(57)【特許請求の範囲】
【請求項１】
商用電源と負荷の間に直列に接続される２線式の負荷制御装置であって、
商用電源及び負荷に対し直列に接続された主スイッチ素子を有し、負荷に対して電力の供給を制御する主開閉部と、
ユーザによって操作され、少なくとも負荷を起動するための起動信号を出力する操作スイッチと、
前記操作スイッチに接続され、前記操作スイッチから送信される信号に応じて、前記主開閉部の開閉を制御する制御部と、
前記主開閉部の両端から整流部を介して電力供給され、前記制御部に安定した電圧を供給する第１電源部と、
前記主開閉部の両端から整流部を介して電力供給され、負荷への電力供給を停止しているときに、前記第１電源部への電力を供給する第２電源部と、
前記主開閉部が閉状態で、負荷への電力供給を行っているときに、前記第１電源部への電力を供給する第３電源部と、
前記第２電源部及び前記第３電源部と並列に設けられ、前記第２電源部及び前記第３電源部のいずれもが前記第１電源部への電力を供給していないときに、前記第１電源部への電力を供給するためのバッファコンデンサを備え、
前記第３電源部は、少なくとも前記第３電源部の出力電圧又は前記バッファコンデンサの端子電圧を検出する電圧検出部と、前記整流部の出力端子と前記バッファコンデンサの端子との間に設けられたサイリスタ素子を有し、
前記制御部は、前記電圧検出部が前記第３電源部の出力電圧又は前記バッファコンデンサの端子電圧が所定の閾値に達したことを検出したときに、前記第３電源部を非導通にさせると共に、前記主スイッチ素子を導通させることを特徴とする負荷制御装置。
【請求項２】
前記主スイッチ素子は自己消弧型のスイッチ素子であり、前記制御部は前記サイリスタ素子のゲートにトリガ信号を出力し、前記主スイッチ素子が非導通になると同時に前記第３電源部を導通させることを特徴とする請求項１に記載の負荷制御装置。
【請求項３】
前記主スイッチ素子はトランジスタ構造を有する双方向素子であり、
前記整流部からの出力電圧の０Ｖ（ゼロクロス点）を検出するためのゼロクロス検出部をさらに備え、
前記制御部は、前記ゼロクロス検出部がゼロクロス点を検出したときに、前記主スイッチ素子が非導通にすると共に、前記サイリスタ素子のゲートに対してトリガ信号を出力して前記第３電源部を導通させることを特徴とする請求項１に記載の負荷制御装置。
【請求項４】
前記サイリスタ素子と前記バッファコンデンサの端子との間にさらに電源スイッチ素子を設け、
前記制御部は、前記バッファコンデンサに充電された電力を電源として前記トリガ信号を発生させると共に、前記電圧検出部が前記第３電源部の出力電圧又は前記バッファコンデンサの端子電圧が所定の閾値に達したことを検出したときに、前記電源スイッチ素子を非導通にさせることを特徴とする請求項１乃至請求項３のいずれか一項に記載の負荷制御装置。
【請求項５】
前記整流部の出力端子と前記サイリスタ素子のゲートとの間に設けられた電源スイッチ素子をさらに備え、
前記制御部は、前記電源スイッチ素子を導通させることにより、前記整流部の出力を電源として前記サイリスタ素子へのトリガ信号を発生させることを特徴とする請求項１乃至請求項３のいずれか一項に記載の負荷制御装置。
【請求項６】
前記制御部は、前記電圧検出部が前記第３電源部の出力電圧又は前記バッファコンデンサの端子電圧が所定の閾値に達したことを検出したときに、第１パルス幅を有する第１パルス信号を出力して前記主スイッチ素子を前記第１所定時間だけ導通させることを特徴とする請求項３に記載の負荷制御装置。
【請求項７】
サイリスタ素子構造の補助スイッチ素子を有し、前記制御部は、前記主スイッチ素子が非導通になるとほぼ同時に、パルス状の第２パルス信号を出力して前記補助スイッチ素子を導通させ、それによって負荷に対して電力の供給を行うことを特徴とする請求項６に記載の負荷制御装置。
【請求項８】
前記トランジスタ構造を有する双方向素子は、ＧａＮ層と、その上に形成されたＡｌＧａＮ層と、前記ＧａＮ層に達するように形成された１組のドレイン電極と、前記ＡｌＧａＮ層の上で、且つ、前記１組のドレイン電極の間に形成された１組のゲート電極を備えた横型のデュアルゲートトランジスタ構造を有し、前記ゲート電極に電圧が印加されることによって、一方のドレイン電極から他方のドレイン電極に向かってＡｌＧａＮ／ＧａＮヘテロ界面に電流が流れることを特徴とする請求項３に記載の負荷制御装置。
【請求項９】
前記トランジスタ構造を有する双方向素子は、ＧａＮ層と、その上に形成されたＡｌＧａＮ層と、前記ＧａＮ層に達するように形成された１組のドレイン電極と、前記ＡｌＧａＮ層の上で、且つ、前記１組のドレイン電極の間の中間電位に形成された１つのゲート電極を備えた横型のシングルゲートトランジスタ構造を有し、前記ゲート電極に電圧が印加されることによって、一方のドレイン電極から他方のドレイン電極に向かってＡｌＧａＮ／ＧａＮヘテロ界面に電流が流れることを特徴とする請求項３に記載の負荷制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、商用電源（交流電源）と照明装置やモータなどの負荷の間に直列に接続される２線式の負荷制御装置に関する。
【背景技術】
【０００２】
従来から、トライアックやサイリスタ素子などの無接点スイッチ素子を用いた負荷制御装置が実用化されている（特許文献１参照）。これらの負荷制御装置は、省配線の見地から、２線式結線が一般的であり、商用電源と負荷との間に直列に接続される。このように商用電源と負荷との間に直列に接続される負荷制御装置においては、如何にして自己の回路電源を確保するかが問題となる。
【０００３】
図１９に示すように、従来例の負荷制御装置５０は、商用電源２と負荷３との間に直列に接続され、主開閉部５１と、整流部５２と、制御部５３と、制御部５３に安定した電力を供給するための第１電源部５４と、負荷３への電力停止状態のときに第１電源部５４へ電力を供給する第２電源部５５と、負荷３への電力供給が行われているときに第１電源部５４へ電力を供給する第３電源部５６と、主開閉部５１の主スイッチ素子５１ａを導通させるために必要な大きさの電流を主スイッチ素子のゲートに供給するための補助開閉部５７などで構成されている。主開閉部５１の主スイッチ素子５１ａは、トライアックで構成されている。
【０００４】
負荷３へ電力供給が行われていない負荷制御装置５０のオフ状態では、商用電源２から負荷制御装置５０に印加される電圧は、整流部５２を介して第２電源部５５に供給される。第２電源部５５は、抵抗とツェナーダイオードで構成された定電圧回路である。負荷３がオフ状態のとき、第２電源部５５には、整流部５２により全波整流された脈流が入力され、その電圧値がツェナーダイオード５５ａのツェナー電圧よりも高いときだけ、ツェナー電圧が第１電源部５４に入力される。整流部５２により全波整流された脈流の電圧がツェナー電圧よりも低いときは、第１電源部５４の入力端子間に接続されたバッファコンデンサ５４ａが電源となって第１電源部５４に電力を供給する。バッファコンデンサ５４ａは充放電を繰り返す。なお、このときに負荷３に流れる電流は、負荷３が誤動作しない程度の微小電流であり、制御部５３の消費電流は小さく、第２電源部５５のインピーダンスは高く維持されるように設定されている。
【０００５】
一方、負荷３を起動させるための操作スイッチ（ＳＷ）４がオンされると、制御部５３は制御信号を出力し、それによって第３電源部５６のスイッチ素子５６ｃが導通する。このとき、第１電源部５４の入力電圧は、第２電源部５５の出力電圧であり、第３電源部５６の出力電圧よりも高いので、第３電源部５６を流れる電流は、ツェナーダイオード５６ａ、補助開閉部５７のサイリスタ素子５７ａ、主開閉部５１のトライアック５１ａの順に流れる。トライアック５１ａがオンした時点では、整流部５２の整流電圧がほぼ零になっているので、第２電源部５５は非導通となり、電流は流れない。第３電源部５６も同様である。その間、第１電源部５４はバッファコンデンサ５４ａから電力が供給されるので、第１電源部５４の入力電圧、すなわち、バッファコンデンサ５４ａの端子電圧が徐々に低下する。そして、第１電源部５４の入力電圧が第３電源部５６の出力電圧よりも低くなったときに、第３電源部５６から第１電源部５４に電力が供給され始める。このとき、第２電源部５５のツェナーダイオード５５ａのツェナー電圧は、第３電源部５６のツェナーダイオード５６ａのツェナー電圧よりも高いので、第２電源部５５は非導通のままである。そして、バッファコンデンサ５４ａは、その端子電圧が第３電源部５６の出力電圧となるように充電される。整流部５２の整流電圧が第２電源部５５のツェナーダイオード５５ａのツェナー電圧よりも高くなると、第１電源部５４の入力電圧は第２電源部５５の出力電圧となるが、その瞬間に、第３電源部５６を流れる電流は、ツェナーダイオード５６ａ、サイリスタ素子５７ａ、主開閉部５１のトライアック５１ａに転流する。これらの動作を繰り返すことにより、負荷３がオン状態のときは、第２電源部５５から第１電源部５４には電力が供給されず、専ら第３電源部５６から第１電源部５４に電力が供給されることになる。
【０００６】
一旦、主開閉部５１が導通する（閉状態）と電流を流し続けるが、交流電流がゼロクロス点に達したときに主スイッチ素子５１ａは自己消弧し、主開閉部５１が非導通（開状態）になる。主開閉部５１が非導通（開状態）になると、再び整流部５２から第３電源部５６を経て第１電源部５４に電流が流れ、負荷制御装置５０の自己回路電源を確保する動作を行う。すなわち、交流の１／２周期ごとに、負荷制御装置５０の自己回路電源確保、補助開閉部５７の導通及び主開閉部５１の導通動作が繰り返される。
【０００７】
ところで、第３電源部５６は、バッファコンデンサ５４ａに充電電流を引き込むためのスイッチ素子５６ｂ及びスイッチ素子５６ｂを導通させるためのスイッチ素子５６ｃがいずれもバイポーラトランジスタで構成されているため、以下のような問題点が生じる。第１に、バッファコンデンサ５４ａを急速に充電しようとすると、充電電流として大電流を流す必要があるが、そのためには、スイッチ素子５６ｂは高耐圧素子である必要があり、且つ、大電流を流す能力が要求され、素子自体が大型化する。第２に、バイポーラトランジスタには、ベース電流を沢山流さなければコレクタ電流も沢山流れないという基本原理があり、スイッチ素子５６ｂに大電流を流すためには、ベース電流を大きくする必要がある。ところが、ベース電流は、バッファコンデンサ５４ａの充電に寄与せず、結局、無駄に電流を捨てていることになる。
【０００８】
このときの負荷制御装置５０のスイッチ間電圧を図２０に示す。図２０において、スイッチ間に印加される電圧が上昇し、バッファコンデンサ５４ａの残留電圧値を超えると（Ｐ１１）充電が開始される。充電電流が小さい間は、おおむねスイッチ間電圧は一定であるが（Ｃ１）、商用電源２の電圧が高くなるにつれて充電電流が増加する。この充電電流（スイッチ素子５６ｂにとってのコレクタ電流）が増加すると、スイッチ素子５６ｂの電流増幅率が低下する。スイッチ素子５６ｂのコレクタ電流が増加する割合よりも電流増幅率が低下する割合の方が優勢であるので、結果的にコレクタ電流が流せないようにスイッチ素子５６ｂのコレクタ−エミッタ間電圧が上昇する。この電圧上昇が略三角波形Ｂ１，Ｂ２となって現れ、スイッチ間電圧Ｖ１，Ｖ２が上昇する。この状況で充電が完了し（Ｐ１２）、補助開閉部５７を導通させると、スイッチ間電圧が急激に０Ｖ付近まで低下する。この急激で、且つ、大きなスイッチ間電圧の変動は、ノイズの原因や負荷電流の振動の原因、負荷３への突入電流の増加による負荷３の寿命低下につながるという問題が生じる。負荷３をオン／オフさせるためのスイッチとしては、負荷３がオフのとき負荷制御装置５０のスイッチ間電圧は０Ｖであることが理想であるが、２線式の負荷制御装置５０の自己回路電源確保のため０Ｖにすることは不可能である。従って、バッファコンデンサ５４ａの充電完了時における負荷制御装置５０のスイッチ間電圧Ｖ１，Ｖ２をできるだけ低くすることが望まれている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１７４４０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記従来例の問題を解決するためになされたものであり、バッファコンデンサの充電電流として大電流を可能にしつつ、第３電源部を構成する部品の小型化を図ると共に、バッファコンデンサ５４ａの充電完了時における負荷制御装置５０のスイッチ間電圧を可能な限り低くしてノイズの発生や負荷電流の振動を低減することが可能な負荷制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために請求項１の発明は、商用電源と負荷の間に直列に接続される２線式の負荷制御装置であって、商用電源及び負荷に対し直列に接続された主スイッチ素子を有し、負荷に対して電力の供給を制御する主開閉部と、ユーザによって操作され、少なくとも負荷を起動するための起動信号を出力する操作スイッチと、前記操作スイッチに接続され、前記操作スイッチから送信される信号に応じて、前記主開閉部の開閉を制御する制御部と、前記主開閉部の両端から整流部を介して電力供給され、前記制御部に安定した電圧を供給する第１電源部と、前記主開閉部の両端から整流部を介して電力供給され、負荷への電力供給を停止しているときに、前記第１電源部への電力を供給する第２電源部と、前記主開閉部が閉状態で、負荷への電力供給を行っているときに、前記第１電源部への電力を供給する第３電源部と、前記第２電源部及び前記第３電源部と並列に設けられ、前記第２電源部及び前記第３電源部のいずれもが前記第１電源部への電力を供給していないときに、前記第１電源部への電力を供給するためのバッファコンデンサを備え、前記第３電源部は、少なくとも前記第３電源部の出力電圧又は前記バッファコンデンサの端子電圧を検出する電圧検出部と、前記整流部の出力端子と前記バッファコンデンサの端子との間に設けられたサイリスタ素子を有し、前記制御部は、前記電圧検出部が前記第３電源部の出力電圧又は前記バッファコンデンサの端子電圧が所定の閾値に達したことを検出したときに、前記第３電源部を非導通にさせると共に、前記主スイッチ素子を導通させることを特徴とする。
【００１２】
請求項２の発明は、請求項１に記載の負荷制御装置において、前記主スイッチ素子は自己消弧型のスイッチ素子であり、前記制御部は前記サイリスタ素子のゲートにトリガ信号を出力し、前記主スイッチ素子が非導通になると同時に前記第３電源部を導通させることを特徴とする。
【００１３】
請求項３の発明は、請求項１に記載の負荷制御装置において、前記主スイッチ素子はトランジスタ構造を有する双方向素子であり、前記整流部からの出力電圧の０Ｖ（ゼロクロス点）を検出するためのゼロクロス検出部をさらに備え、前記制御部は、前記ゼロクロス検出部がゼロクロス点を検出したときに、前記主スイッチ素子が非導通にすると共に、前記サイリスタ素子のゲートに対してトリガ信号を出力して前記第３電源部を導通させることを特徴とする。
【００１４】
請求項４の発明は、請求項１乃至請求項３のいずれか一項に記載の負荷制御装置において、前記サイリスタ素子と前記バッファコンデンサの端子との間にさらに電源スイッチ素子を設け、前記制御部は、前記バッファコンデンサに充電された電力を電源として前記トリガ信号を発生させると共に、前記電圧検出部が前記第３電源部の出力電圧又は前記バッファコンデンサの端子電圧が所定の閾値に達したことを検出したときに、前記電源スイッチ素子を非導通にさせることを特徴とする。
【００１５】
請求項５の発明は、請求項１乃至請求項３のいずれか一項に記載の負荷制御装置において、前記整流部の出力端子と前記サイリスタ素子のゲートとの間に設けられた電源スイッチ素子をさらに備え、前記制御部は、前記電源スイッチ素子を導通させることにより、前記整流部の出力を電源として前記サイリスタ素子へのトリガ信号を発生させることを特徴とする。
【００１６】
請求項６の発明は、請求項３に記載の負荷制御装置において、前記制御部は、前記電圧検出部が前記第３電源部の出力電圧又は前記バッファコンデンサの端子電圧が所定の閾値に達したことを検出したときに、第１パルス幅を有する第１パルス信号を出力して前記主スイッチ素子を前記第１所定時間だけ導通させることを特徴とする。
【００１７】
請求項７の発明は、請求項６に記載の負荷制御装置において、サイリスタ素子構造の補助スイッチ素子を有し、前記制御部は、前記主スイッチ素子が非導通になるとほぼ同時に、パルス状の第２パルス信号を出力して前記補助スイッチ素子を導通させ、それによって負荷に対して電力の供給を行うことを特徴とする。
【００１８】
請求項８の発明は、請求項３に記載の負荷制御装置において、前記トランジスタ構造を有する双方向素子は、ＧａＮ層と、その上に形成されたＡｌＧａＮ層と、前記ＧａＮ層に達するように形成された１組のドレイン電極と、前記ＡｌＧａＮ層の上で、且つ、前記１組のドレイン電極の間に形成された１組のゲート電極を備えた横型のデュアルゲートトランジスタ構造を有し、前記ゲート電極に電圧が印加されることによって、一方のドレイン電極から他方のドレイン電極に向かってＡｌＧａＮ／ＧａＮヘテロ界面に電流が流れることを特徴とする。
【００１９】
請求項９の発明は、請求項３に記載の負荷制御装置において、前記トランジスタ構造を有する双方向素子は、ＧａＮ層と、その上に形成されたＡｌＧａＮ層と、前記ＧａＮ層に達するように形成された１組のドレイン電極と、前記ＡｌＧａＮ層の上で、且つ、前記１組のドレイン電極の間の中間電位に形成された１つのゲート電極を備えた横型のシングルゲートトランジスタ構造を有し、前記ゲート電極に電圧が印加されることによって、一方のドレイン電極から他方のドレイン電極に向かってＡｌＧａＮ／ＧａＮヘテロ界面に電流が流れることを特徴とする。
【発明の効果】
【００２０】
請求項１の発明によれば、第３電源部としてサイリスタ素子を用いており、基本的に、サイリスタ素子はそのゲートにトリガ信号を入力することによって導通状態を維持することができるので、図１９に示すようなトランジスタを用いた場合に比べて、常時ゲートに電流を流す必要が無くなる。また、サイリスタ素子のゲートに常時トリガ信号を入力し続ける場合であっても、バイポーラトランジスタの場合と異なり、ベース電流はほとんど流れない。その結果として、負荷制御装置による電力損失を低減することができる。さらに。同じ耐電圧であればサイリスタ素子の方がトランジスタに比べて素子自体の小型化が可能である。さらに、サイリスタ素子は、いわゆる定電圧素子であり、大電流が流れてもそのオン電圧はほぼ一定である。そのため、図２に示すように、負荷制御装置のスイッチ間電圧は、サイリスタ素子の導通によってもさほど上昇せず、負荷制御装置のスイッチ間電圧を図２０に示す従来例に比べて低くすることができ、その結果として、ノイズの発生や負荷電流の振動を低減することが可能となる。
【００２１】
請求項２の発明によれば、主スイッチ素子として、例えばトライアックなどの自己消弧型のスイッチ素子を用いているので、例えば常時サイリスタ素子のゲートにトリガ信号を出力し、サイリスタ素子を導通可能な状態にしておけば、主スイッチ素子が非導通になると同時に第３電源部を導通させる、すなわち、バッファコンデンサの充電開始のタイミングを主スイッチ素子の非導通と同期させることができる。その結果として、ゼロクロス検出回路を不要とすることができる。
【００２２】
請求項３の発明によれば、主スイッチ素子としてトランジスタ構造を有する双方向素子を用いているので、トライアックのような自己消弧型素子ではないのでゼロクロス検出部が必要ではあるが、トライアックなどに比べて低損失であり、素子自体による発熱や電力損失を低減することができる。
【００２３】
請求項４の発明によれば、制御部がバッファコンデンサに充電された電力を電源としてトリガ信号を発生させているので、昇圧回路が必要になるものの、サイリスタ素子の導通のタイミングなどの制御が容易である。その反面、サイリスタ素子が非導通のときでも、バッファコンデンサからの電流がサイリスタ素子に付属する抵抗などを介して流れ、電圧検出部に電圧が発生する可能性がある。そこで、サイリスタ素子とバッファコンデンサの端子との間にさらに電源スイッチ素子を設け、電圧検出部が第３電源部の出力電圧又は前記バッファコンデンサの端子電圧が所定の閾値に達したことを検出したときに、電源スイッチ素子を非導通にさせることによって、サイリスタ素子を電圧検出部から完全に切り離すことができる。
【００２４】
請求項５の発明によれば、制御部から直接サイリスタ素子のゲートのトリガ信号を入力していないので、サイリスタ素子の導通のタイミングなどの制御が若干複雑になるが、整流部の出力を電源としてサイリスタ素子へのトリガ信号を発生させているので、昇圧回路が不要になる。
【００２５】
請求項６の発明によれば、トランジスタ構造を有する双方向素子は駆動信号が入力されている間だけ導通するので、電圧検出部からの検出信号、すなわちバッファコンデンサの充電完了時点を基準として位相制御やＰＷＭ制御することが可能となる。
【００２６】
請求項７の発明によれば、サイリスタ素子構造の補助スイッチ素子を有する補助開閉部を用いて、主開閉部が非導通のときに負荷に対して電力の供給を制御するので、商用電源の０Ｖ（ゼロクロス点）においてサイリスタ素子が自己消弧し、交流の１／２周期ごとに、負荷制御装置の自己回路電源確保、補助開閉部の導通及び主開閉部の導通動作を繰り返すことができる。
【００２７】
トライアックのような縦型構造の素子は通電経路にＰＮジャンクションが存在するため、通電時にこの障壁を乗り越えるために損失が発生するが、請求項８又は請求項９の発明によれば、一方のドレイン電極から他方のドレイン電極に向かってＡｌＧａＮ／ＧａＮヘテロ界面に電流が流れる横型構造を採用しているため、このような障壁は存在せず、通電時の損失を低減することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施形態に係る負荷制御装置の構成を示す回路図。
【図２】第１実施形態に係る負荷制御装置におけるバッファコンデンサの充電時のスイッチ間電圧を示す波形図。
【図３】本発明の第２実施形態に係る負荷制御装置の構成を示す回路図。
【図４】第２実施形態に係る負荷制御装置の動作における各部の電流及び制御信号の波形を示すタイムチャート。
【図５】（ａ）は、第２実施形態において、主スイッチ素子として用いられる耐電圧部を１カ所とする横型のデュアルゲートトランジスタ構造の主スイッチ素子の回路図、（ｂ）は参考例として２つのＭＯＳＦＥＴ型トランジスタ素子を逆方向接続した場合の回路図。
【図６】上記デュアルゲートトランジスタ構造の主スイッチ素子の平面図。
【図７】上記デュアルゲートトランジスタ構造の主スイッチ素子の縦断面図。
【図８】図３における駆動回路の具体的構成例を示す回路図。
【図９】上記駆動回路のさらに具体的な構成例を示す回路図。
【図１０】図９に示す駆動回路の変形例を示す回路図。
【図１１】図９に示す駆動回路の他の変形例を示す回路図。
【図１２】図３における駆動回路の他の具体的構成例を示す回路図。
【図１３】図１２に示す駆動回路の変形例を示す回路図。
【図１４】図３における駆動回路の他の具体的構成例を示す回路図。
【図１５】本発明の第３実施形態に係る負荷制御装置の構成を示す回路図。
【図１６】第３実施形態において、主スイッチ素子として用いられる耐電圧部を１カ所とする横型のシングルゲートトランジスタ構造の主スイッチ素子の平面図。
【図１７】上記シングルゲートトランジスタ構造の主スイッチ素子の縦断面図。
【図１８】本発明の第４実施形態に係る負荷制御装置の構成を示す回路図。
【図１９】従来例の負荷制御装置の構成を示す回路図。
【図２０】上記従来の負荷制御装置におけるバッファコンデンサの充電時の端子電圧間を示す波形図。
【発明を実施するための形態】
【００２９】
（第１実施形態）
本発明の第１実施形態に係る負荷制御装置について、図１及び図２を参照しつつ説明する。図１は、第１実施形態に係る負荷制御装置１Ａの構成を示す回路図であり、図２は、そのバッファコンデンサの充電時の端子電圧間を示す波形図である。第１実施形態は、上記従来例と同様に、主開閉部の主スイッチ素子としてトライアックを用いた例を示す。なお、負荷３としては、照明装置や換気扇などのモータを使用した機器が考えられるが、これらに限定されるものではない。
【００３０】
図１に示すように、負荷制御装置１Ａは、商用電源２と負荷３との間に直列に接続され、負荷３に対して電力の供給を制御する主開閉部１１と、主開閉部１１を駆動する駆動回路１０と、整流部１２と、負荷制御装置１全体を制御する制御部１３と、制御部１３に安定した電力を供給するための第１電源部１４と、負荷３への電力停止状態のときに第１電源部１４へ電力を供給する第２電源部１５と、負荷３への電力供給が行われているときに第１電源部１４へ電力を供給する第３電源部１６と、主開閉部１１の主スイッチ素子１１ａを導通させるために必要な大きさの電流を主スイッチ素子のゲートに供給するための補助開閉部１７などで構成されている。主開閉部１１は、主スイッチ素子１１ａとしてトライアックを用いて構成されている（以下、必要に応じてトライアック１１ａと称する）。さらに、第２電源部１５及び第３電源部１６と並列にバッファコンデンサ１４ａが設けられており、第２電源部１５及び第３電源部１６のいずれもが第１電源部１４への電力を供給していないときに、バッファコンデンサ１４ａから第１電源部１４への電力が供給される。
【００３１】
図１に示す第１実施形態に係る負荷制御装置１Ａの構成と図１９に示す従来の負荷制御装置５０の構成を比較して、第３電源部１６は、第３電源部１６の出力電圧又はバッファコンデンサ１４ａの端子電圧を検出する電圧検出部１６ｂと、整流部１２の出力端子とバッファコンデンサ１４ａの端子との間に設けられたサイリスタ素子１６ｃとＭＯＳＦＥＴ素子（電源スイッチ素子）１６ｄの直列回路を有している点が異なっている。また、制御部１３とサイリスタ素子１６ｃ及びＭＯＳＦＥＴ素子１６ｄの間に昇圧回路１３ａが設けられている。従って、その他の共通する部分の説明は省略する。
【００３２】
サイリスタ素子は自己保持型の素子であり、そのゲートにトリガ信号が入力されると導通状態を維持するので、図１９に示すようなバイポーラトランジスタを用いた場合に比べて、常時ゲートに電流を流す必要はない。そのため、基本的には、制御部１３は、サイリスタ素子１６ｃのゲートに対してトリガ信号を１パルスだけ出力すればよい。ところで、第１実施形態では、主スイッチ素子１１ａとして自己消弧型のトライアックを使用しているので、商用電源２の電圧が０Ｖ（ゼロクロス点）になるとトライアック１１ａが自己消弧し、それと同時に整流部１２に電流が流れ始める。そこで、サイリスタ素子１６ｃ及びＭＯＳＦＥＴ素子１６ｄをあらかじめ導通させておけば、トライアック１１ａの自己消弧と同時にバッファコンデンサ１４ａの充電開始のタイミングを同期させることができる。従って、後述する第２実施形態の場合と異なり、整流部１２からの出力電圧の０Ｖ（ゼロクロス点）を検出するためのゼロクロス検出部を設ける必要はない。バイポーラ型のトランジスタ素子と異なり、サイリスタ素子１６ｃのゲート電流はほとんど流れないので、常時サイリスタ素子１６ｃのゲートにトリガ信号を入力し続けても、電力損失は非常に少ない。
【００３３】
なお、図１に示す第３電源部の構成では、サイリスタ素子１６ｃカソード及びＭＯＳＦＥＴ１６ｄのソースはバッファコンデンサ１４ａの有電位側端子に接続されており、制御部１３はバッファコンデンサ１４ａから第１電源部（レギュレータ）１４を経由した電源を用いてパルス信号などを発生させている。一般的に、サイリスタ素子やＭＯＳＦＥＴは、そのゲートにカソードやソースに対して正の電位が与えられることによって駆動されるが、上記のように制御部１３によって発生されるパルス信号などは、バッファコンデンサ１４ａの正電位を超えることはない。そのため、制御部１３とサイリスタ素子１６ｃ及びＭＯＳＦＥＴ素子１６ｄの間に昇圧回路１３ａを設ける必要がある。
【００３４】
一方で、サイリスタ素子は入力電圧が０Ｖになることによって自動的に非導通となる自己消弧型の素子であるが、第３電源部１６は、商用電源２の１／２周期ごとに導通及び非導通を繰り返すため、商用電源２の電圧が０Ｖになるよりも前に強制的に非導通にする必要がある。制御部１３は、単に負荷３のオン及びオフを制御する場合は、電圧検出部１６ｂによりバッファコンデンサ１４ａの充電完了を検出すると同時に主開閉部１１を導通させる。主開閉部１１が導通すると、整流部１２の出力電圧がほぼ０Ｖになるため、本来、サイリスタ１６ｃは自己消弧する。ところが、実際には、負荷容量に応じてバッファコンデンサの充電に要する時間が変化するため、主開閉部１１、補助開閉部１７及び第３電源部１６のサイリスタ素子１６ｃなどの導通のタイミングを正確に制御することは困難である。また、サイリスタ素子１６ｃのトリガ信号としてバッファコンデンサ１４ａの電位（端子電圧）よりも高い電圧を印加するので、主開閉部１１が導通しているときに制御部１３からサイリスタ素子１６ｃにトリガ信号が出力されてしまうと、バッファコンデンサ１４ａの入力側に電圧が発生し、バッファコンデンサの充電完了検出に影響を与える可能性がある。そのため、本実施形態では、サイリスタ素子１６ｃにＭＯＳＦＥＴ素子１６ｄを直列に接続し、ＭＯＳＦＥＴ素子１６ｄを非導通にすることによって第３電源部１６を強制的に非導通にしている。
【００３５】
次に、図２を参照して、第３電源部１６の動作について説明する。操作スイッチ４が操作され、起動信号が出力されると、制御部１３は、サイリスタ素子１６ｃのゲートに対してトリガ信号（一定電圧）を出力し続けると共に、ＭＯＳＦＥＴ素子１６ｄを導通させる。それにより、サイリスタ素子１６ｃが導通する。このとき、第１電源部１４の入力電圧は、第２電源部１５の出力電圧であり、第３電源部１６の出力電圧よりも高いので、ダイオード１６ｓの存在によって、第３電源部１６には電流は流れない。商用電源２の電圧変化に伴って整流部１２の出力電圧が第２電源部１５のツェナーダイオード１５ａのツェナー電圧よりも低くなると、第２電源部１５に電流が流れなくなり、第１電源部１４にはバッファコンデンサ１４ａから電力が供給され始める。それに伴って、バッファコンデンサ１４ａの端子電圧が徐々に低下し、バッファコンデンサ１４ａの端子電圧が第３電源部１６の出力電圧よりも低くなったときに、第３電源部１６から第１電源部１４に電力が供給され始める。同時に、バッファコンデンサ１４ａに充電が開始される。第２電源部１５のツェナーダイオード１５ａのツェナー電圧を電圧検出部１６ｂの閾値よりも高くしておけば、負荷３がオン状態のときは、第２電源部１５から第１電源部１４には電力が供給されず、専ら第３電源部１６から第１電源部１４に電力が供給されることになる。
【００３６】
電圧検出部１６ｂが、第３電源部１６の出力電圧又はバッファコンデンサ１４ａの端子電圧が、上記閾値に達したことを検出すると、すなわち、バッファコンデンサ１４ａの充電が完了すると、制御部１３はＭＯＳＦＥＴ素子１６ｄを非導通にして第３電源部１６を非導通にさせると共に、補助開閉部１７の補助スイッチ素子１７ａのゲートにトリガ信号を出力し、主開閉部１１の主スイッチ素子（トライアック）１１ａを導通させる。主スイッチ素子１１ａが導通すると、整流部１２の出力電圧はほぼ０Ｖになるので、その間にＭＯＳＦＥＴ素子１６ｄを導通させておく。そして、商用電源２の電圧が０Ｖ（ゼロクロス点）になると、主スイッチ素子であるトライアック１１ａが自己消弧し（Ｐ１，Ｐ２）、それに同期して、バッファコンデンサ１４ａに対して充電信号が流れはじめる（Ａ１，Ａ２）。サイリスタ素子１６ｃは定電圧素子であるので、電流が増加してもそのオン電圧はほぼ一定である。そのため、図２に示すように、負荷制御装置１Ａのスイッチ間電圧（ＶＳ１，ＶＳ２）は、サイリスタ素子１６ｃの導通によってもさほど上昇しない（Ｃ１，Ｃ２）。そして、電圧検出部１６ｂが第３電源部の出力電圧又はバッファコンデンサの端子電圧が所定の閾値に達したことを検出すると、すなわち、バッファコンデンサ１４ａの充電が完了すると、制御部１３はＭＯＳＦＥＴ素子１６ｄを非導通にさせる。これらの動作を繰り返すことにより、交流の１／２周期ごとに、負荷制御装置１Ａの自己回路電源確保、補助開閉部１７の導通及び主開閉部１１の導通動作が繰り返される。
【００３７】
なお、バッファコンデンサ１４ａの充電が完了すると、制御部１３は、ＭＯＳＦＥＴ素子１６ｄを非導通にすると同時に、補助開閉部１７のサイリスタ素子１７ａを介して主開閉部１１のトライアック１１ａのゲートにトリガ信号を入力して、トライアック１１ａを導通させている。
【００３８】
このように、第３電源部１６にサイリスタ素子１６ｃを用いることにより、トランジスタを用いた場合に比べて、常時ゲートに電流を流す必要が無くなり、その結果として、負荷制御装置１Ａによる電力損失を低減することができる。また、同じ耐電圧であればサイリスタ素子の方がトランジスタに比べて素子自体の小型化が可能である。さらに、サイリスタ素子は定電圧素子であるため、負荷制御装置１Ａのスイッチ間電圧を図２０に示す従来例に比べて低くすることができ、その結果として、ノイズの発生や負荷電流の振動を低減することが可能となる。さらに、ＭＯＳＦＥＴ素子１６ｄは、サイリスタ素子１６ｃの下流側に設けられており、サイリスタ素子１６ｃのオン電圧が印加されるだけであるので、高耐圧素子を用いる必要はない。さらに、主スイッチ素子１１ａとしてトライアックを用いているので、ゼロクロス検出回路が不要である。その結果、負荷制御装置１Ａのコストダウンが可能になる。
【００３９】
（第２実施形態）
次に、本発明の第２実施形態に係る負荷制御装置について、図３乃至図７を参照しつつ説明する。第２実施形態に係る負荷制御装置１Ｂにおいて使用される主スイッチ素子は、耐電圧部を１箇所とする横型のデュアルゲートトランジスタ構造の素子である点で、上記従来のトライアックとは異なる。図３は、第２実施形態に係る負荷制御装置１Ｂの構成を示す回路図であり、図４は、第２実施形態に係る負荷制御装置の動作における各部の電流及び制御信号の波形を示すタイムチャートである。図５（ａ）は、第２実施形態において、主開閉部１１の主スイッチ素子１１ｂとして用いる耐電圧部を１カ所とする横型のデュアルゲートトランジスタ構造の主スイッチ素子の回路図を示し、図５（ｂ）は参考例として２つのＭＯＳＦＥＴ型トランジスタ素子を逆方向接続した場合の回路図を示す。図６は、横型のデュアルゲートトランジスタ構造の主スイッチ素子の平面図、図７は図６におけるＡ−Ａ縦断面図である。
【００４０】
図５（ｂ）に示す従来の構成では、２つのトランジスタ素子のソース電極Ｓ同士が接続され、かつアースされており（最低電位部）、ソース電極Ｓとゲート電極Ｇ１，Ｇ２の間は耐電圧が不要であり、ゲート電極Ｇ１，Ｇ２とドレイン電極Ｄ１，Ｄ２の間に耐電圧が必要であるため、耐電圧部（例えば、耐電圧距離を開ける）を２箇所必要としている。２つのトランジスタ素子はソース電極を基準にしたゲート信号で動作するので、各トランジスタ素子のゲート電極Ｇ１，Ｇ２に同じ駆動信号を入力して駆動することができる。
【００４１】
それに対して、図６及び７に示すように、横型のデュアルゲートトランジスタ構造の主スイッチ素子では、耐圧を維持する箇所を１箇所とした損失の少ない双方向素子を実現する構造である。すなわち、ドレイン電極Ｄ１及びＤ２はそれぞれＧａＮ層に達するように形成され、ゲート電極Ｇ１及びＧ２はそれぞれＡｌＧａＮ層の上に形成されている。ゲート電極Ｇ１，Ｇ２に電圧が印加されていない状態では、ゲート電極Ｇ１，Ｇ２の直下のＡｌＧａＮ／ＧａＮヘテロ界面に生じる２次元電子ガス層に電子の空白地帯が生じ、電流は流れない。一方、ゲート電極Ｇ１，Ｇ２に電圧が印加されると、ドレイン電極Ｄ１からＤ２に向かって（又はその逆に）ＡｌＧａＮ／ＧａＮヘテロ界面に電流が流れる。ゲート電極Ｇ１とＧ２の間は、耐電圧を必要とし、一定の距離を設ける必要があるが、ドレイン電極Ｄ１とゲート電極Ｇ１の間及びドレイン電極Ｄ２とゲート電極Ｇ２の間は耐電圧を必要としない。そのため、ドレイン電極Ｄ１とゲート電極Ｇ１及びドレイン電極Ｄ２とゲート電極Ｇ２とが、絶縁層Ｉｎを介して重複していてもよい。なお、この構成の素子はドレイン電極Ｄ１，Ｄ２の電圧を基準として制御する必要があり、２つのゲート電極Ｇ１，Ｇ２にそれぞれ駆動信号を入力する必要がある（そのため、デュアルゲートトランジスタ構造と呼ぶ）。
【００４２】
図３に示す負荷制御装置１Ｂは、主開閉部１１の主スイッチ素子１１ｂとして、上記デュアルゲートトランジスタ構造（図では、略記）を有しているため、ゲート電極Ｇ１及びＧ２に制御信号が入力されている間だけ主開閉部１１の主スイッチ素子１１ｂが導通する。そのため、主スイッチ素子１１ｂを駆動するための第１パルス信号を発生させる必要がある。上記のように、元々第３電源部１６に、第３電源部に入力される電圧を検出する電圧検出部１６ｂが設けられているので、図３に示す構成例では、さらに、制御部１３に、電圧検出部１６ｂからの検出信号に応じて第１パルス信号を出力する第１パルス出力部（主開閉部駆動信号出力部）１９及び主開閉部１１が非導通になった後、所定時間補助開閉部１７のサイリスタ素子１７ａを導通させるための第２パルス出力部２１を設けている。また、補助開閉部１７は、上記第１実施形態の場合と異なり、負荷電流が小さい場合に負荷３への電力供給を行う。
【００４３】
次に、図４を参照しつつ、第２実施形態に係る負荷制御装置１Ｂの動作について説明する。負荷３を起動させるために操作スイッチ（ＳＷ）４がオンされ、操作スイッチ４から起動信号が出力されたあと、ゼロクロス検出部１６ａが商用電源２のゼロクロス点（実際には、整流部１２の出力電圧のゼロクロス点）を検出すると、制御部１３の主制御部２０から第３電源部１６のサイリスタ素子１６ｃのゲートに対してパルス状のトリガ信号が入力され、同時に、ＭＯＳＦＥＴ素子１６ｃも導通される。それによって、サイリスタ素子１６ｃが導通し、バッファコンデンサ１４ａに充電電流が流れ始める。バッファコンデンサ１４ａが充電され、電圧検出部１６ｂが第３電源部１６の出力電圧又はバッファコンデンサ１４ａの端子電圧が所定の閾値に達したことを検出すると、主制御部２０は、ＭＯＳＦＥＴ素子１６ｄを非導通にさせる。それにより、第３電源部１６が非導通になり、バッファコンデンサ１４ａへの充電電流が流れなくなる。その後、制御部１３は、主開閉部１１を導通させ、負荷３に電力の供給を開始する。
【００４４】
第２実施形態における主開閉部１１の主スイッチ素子１１ｂは、トライアックと異なり、ゲート電極Ｇ１，Ｇ２に所定の電圧が印加されている間だけ導通するので、制御部１３の第１パルス出力部１９は、第３電源部１６のＭＯＳＦＥＴ素子１６ｄを非導通にさせるとほぼ同時に、主開閉部１１の主スイッチ素子１１ａを第１所定時間導通させる（閉状態にさせる）ように、駆動回路１０に対して主開閉部１１を導通させるための第１パルス信号（主開閉部駆動信号）を出力する。第１パルス信号の第１パルス幅は、商用電源の１／２周期未満であるが、単に負荷３のオン及びオフを制御するだけであれば、バッファコンデンサ１４ａの充電時間及び後述する補助開閉部１７の導通時間（第２所定時間）をできるだけ短くして、商用電源の１／２周期の大部分を第１パルス信号に充当することが好ましい。一方、負荷３が照明装置である場合の調光レベルやモータである場合の回転数などを制御する場合は、第１パルス信号のパルス幅を可変とすることができる（位相制御やＰＷＭ制御）。
【００４５】
第１パルス信号が消滅する（立ち下がる）と、主開閉部１１が非導通（開状態）になるので、第２パルス出力部２１は、前記主スイッチ素子が非導通になるとほぼ同時に、補助開閉部１７を第２所定時間（例えば、数百μ秒）だけ導通させる（閉状態にさせる）ように、第２パルス信号を出力する。そうすると、主開閉部１１が非導通になり、負荷電流は補助開閉部１７に転流され、補助開閉部１７のサイリスタ素子１７ａから負荷３に電力が供給される。サイリスタ素子１７ａは自己消弧型スイッチ素子であるので、負荷電流の電圧値が０Ｖになった時点（ゼロクロス点）で、自動的に非導通になる。
【００４６】
主開閉部１１及び補助開閉部１７が共に非導通になると、整流部１２の整流電圧が上昇し始め、第３電源部１６に電流が流れ、バッファコンデンサ１４ａの充電を開始する。これ以降は、交流の１／２周期ごとに、負荷制御装置１の自己回路電源確保、補助開閉部１７の導通及び主開閉部１１の導通動作が繰り返される。
【００４７】
なお、図３では、電圧検出部１６ｂからの検出信号に応じて、直接的に第１パルス信号を出力するように、専用のＩＣなどを用いてハードウエア的に構成された第１パルス出力部（主開閉部駆動信号出力部）１９を制御部１３の一部として設けた構成例を示しているが、図示した構成に限定されず、電圧検出部１６ｂからの出力を、ＣＰＵなどで構成された主制御部２０に入力し、ソフトウエア的に第１パルス信号を出力するように構成してもよい。
【００４８】
これらの動作は負荷電流に対して行われるため、主開閉部１１がトランジスタ構造を有する主スイッチ素子１１ａで構成されていても、負荷３は力率１のものに限定されず、蛍光灯及び白熱灯のいずれにも適した２線式の負荷制御装置を実現することができる。また、主開閉部１１が横型のデュアルゲートトランジスタ構造の主スイッチ素子１１ａで構成されているので、トランジスタ素子の耐電圧が必要な箇所は１箇所に限定され、負荷への通電時における主スイッチ素子自体の発熱量を少なくして、負荷制御装置の小型化及び大容量化を同時に実現することができる。
【００４９】
また、図３では、補助開閉部１７に流れる電流を検出するための電流検出部２２を設けた例を示しているが、これは、周波数ずれや過負荷が接続された場合に、補助開閉部１７から再度主開閉部１１に負荷電流経路を切り替える動作を行うことにより、補助開閉部１７を破壊から保護することためのものである。従って、電流検出部２２は必ずしも必要ではなく、必要に応じて設けられていればよい。
【００５０】
図８は、駆動回路１０の具体的構成例を示す回路図である。主開閉部１１を駆動するための駆動回路１０は、主スイッチ素子１１ｂのデュアルゲートに対応してそれぞれ２組設けられ、負荷制御装置１Ｂの第１電源部１４に接続されたダイオード１０１ａ，１０１ｂと、一端がそれぞれの電力線に接続され、他端がダイオード１０１ａ，１０１ｂに接続されたコンデンサ１０２ａ，１０２ｂと、ダイオード１０１ａ，１０１ｂとコンデンサ１０２ａ，１０２ｂの接続点と主開閉部１１の主スイッチ素子１１ａの各ゲート端子との間に接続された駆動スイッチ素子１０３ａ，１０３ｂで構成されている。駆動スイッチ素子１０３ａ，１０３ｂは、制御部１３からの信号によりオン／オフされる。さらに、この駆動スイッチ素子１０３ａ，１０３ｂは、スイッチ部と操作部が絶縁された構成である。駆動スイッチ素子１０３ａ，１０３ｂの構成は特に限定されるものではなく、後述するように、フォトカプラやフォトリレーなどの光絶縁半導体スイッチ素子など、様々なタイプのものを使用することができる。
【００５１】
この構成によれば、負荷制御装置１Ｂの第１電源部１４をダイオード１０１ａ，１０１ｂを経由して、一端が電力線に接続されたコンデンサ１０２ａ，１０２ｂの他端に接続することにより、電力線の電位を基準とする簡易電源がこのコンデンサ１０２ａ，１０２ｂにより構成される。このコンデンサ１０２ａ，１０２ｂへの充電は、電力線のうち電源電圧の高い側から、負荷制御装置１Ｂの内部電源を経由して、電圧の低い側の電力線に流れる電流が、電圧の低い側に接続されたコンデンサを充電することによって行われる。そのとき、電圧の高い側に接続されたコンデンサには充電されないため、電源周波数の一周期毎にコンデンサに充電が繰り返される。反対側のコンデンサには、電力線の電位の関係が前述と逆のタイミングで充電される。
【００５２】
横型のデュアルゲートトランジスタ構造の主スイッチ素子１１ｂをオフからオンにする場合、主スイッチ素子１１ｂのゲートに対して、電力線が接続される点（図５（ａ）参照）を基準として電圧を印加する必要がある。ここで、制御部１３からの信号により主開閉部１１の主スイッチ素子１１ｂのゲート電極に接続される駆動スイッチ素子１０３ａ又は１０３ｂを導通させると、主スイッチ素子１１ｂのゲート端子には、それぞれ電力線を基準とするコンデンサに充電された電圧が印加されるため、主スイッチ素子１１ｂは導通状態（閉状態）になる。主スイッチ素子１１ｂが一旦導通状態になると、主スイッチ素子１１ｂのスイッチ間電圧が非常に小さくなるため、負荷制御装置１の電源からダイオード１０１ａ，１０１ｂ及び駆動スイッチ素子１０３ａ，１０３ｂを経由して印加される電圧で導通を維持することができる。
【００５３】
この実施形態では、駆動回路１０が第１電源部１４と非絶縁に構成されているため、高効率で駆動電力を供給することが可能である。コンデンサ１０２ａ，１０２ｂは、主スイッチ素子１１ａがオフからオンになるときのゲート電極の電位を一時的に確定すればよいので、その形状や容量は小型なものでもよい。
【００５４】
図９は、駆動回路１０のさらに具体的な構成例を示し、駆動スイッチ素子１０３ａ，１０３ｂとして、フォトカプラやフォトリレーなどの光絶縁半導体スイッチ素子を用いている。制御部１３からの駆動信号が入力されると、光絶縁半導体スイッチ素子の発光部から光信号が出力され、その光信号が受光部に入射すると、受光部が導通し、第１電源部１４からの電流（駆動信号）が流れる。発光部と受光部は電気的に絶縁されているため、発光部から光が出力されない限り、主スイッチ素子１１ａのゲート電極には駆動信号は入力されない。そのため、制御部１３からの駆動信号を基に、絶縁を維持しながら容易に、且つ確実に主スイッチ素子１１ａのゲート電極に接続された駆動スイッチ素子１０３ａ，１０３ｂをオン・オフすることができる。
【００５５】
図１０は、図９に示す駆動回路１０の変形例を示す。この変形例では、フォトカプラやフォトリレーなどの光絶縁半導体スイッチ素子を用いた駆動スイッチ素子１０３ａ，１０３ｂの発光部が直列に接続されている。それにより、駆動回路１０に流れる電流値を約１／２にすることができ、駆動回路１０での電力消費量を低減させることが可能となる。
【００５６】
図１１は、図９に示す駆動回路１０の他の変形例を示す。この変形例では、フォトカプラやフォトリレーなどの光絶縁半導体スイッチ素子を用いた駆動スイッチ素子１０３ａ，１０３ｂの発光部が直列に接続されていると共に、主開閉部１１の主スイッチ素子１１ａのゲート電極と駆動スイッチ素子１０３ａ，１０３ｂが接続される接続点と、そのゲート電極の基準となる電力線との間にコンデンサ１０４ａ，１０４ｂが接続されている。なお、図９に示す駆動回路１０の構成例に、コンデンサ１０４ａ，１０４ｂを追加してもよい。
【００５７】
この変形例に示すように、コンデンサ１０４ａ，１０４ｂを追加することにより、駆動スイッチ素子１０３ａ，１０３ｂがオン・オフされる際に、コンデンサ１０４ａ，１０４ｂにより、主スイッチ素子１１ａのゲート電極に印加される電圧の急激な変化を緩和することができ、主スイッチ素子１１ａが急峻にオン・オフすることを防止することができる。その結果、主開閉部１１の主スイッチ素子１１ａがオン・オフすることで発生するノイズを低減することができるため、ノイズフィルタを小さくしたり、あるいは省略したりすることが可能となる。すなわち、図１９に示す従来例の構成と比較して、ノイズフィルタとして機能するコイルやコンデンサを省略することができる。
【００５８】
ノイズフィルタを構成するコイルに関しては、負荷制御装置の定格電流が大きくなるにつれて、このコイルも大型になるため、コイルを省略することができれば、負荷制御装置の小型化を実現することができる。また、ノイズフィルタを構成するコンデンサに関しては、コイルに比べて負荷制御装置の大きさに対する制約は少ないが、このコンデンサが存在することにより、負荷制御装置がオフの状態での負荷制御装置のインピーダンスを下げることにつながり、負荷制御装置のオフ状態として好ましくない。また、負荷制御装置がオフの状態でもコンデンサを介して交流電流が流れ、それによってオフ時に負荷が誤動作したりする可能性がある。従って、負荷制御装置からノイズフィルタ用のコンデンサを省略することができれば、２線式負荷制御装置にとって好ましい形態となる。
【００５９】
図１２は、駆動回路１０の他の具体的構成例を示す回路図である。駆動回路１０は、主スイッチ素子１１ｂのデュアルゲートに対応して２組設けられたフォトカプラなどの光絶縁半導体スイッチ素子２０１，２０２などで構成されている。光絶縁半導体スイッチ素子２０１，２０２の発光部２０１ａ，２０２ａには、それぞれ制御部１３からの駆動信号が入力される。光絶縁半導体スイッチ素子２０１，２０２の発光部２０１ａ，２０２ａは、駆動信号が入力されると、その電力を光エネルギーに変換して出力する。光絶縁半導体スイッチ素子２０１，２０２の受光部２０１ｂ，２０２ｂに、発光部２０１ａ，２０２ａからの光が入射すると、受光部２０１ｂ，２０２ｂで光電変換を行い、光エネルギーを電気エネルギーに変換（すなわち発電）する。受光部２０１ｂ，２０２ｂは、そこで発電された電力が、交流電源（商用電源）及び負荷が接続される点をそれぞれ基準として（図５（ａ）参照）、主開閉部１１の主スイッチ素子１１ｂのゲート部に正の電位が印加されるように接続されている。
【００６０】
制御部１３から駆動信号を出力して光絶縁半導体スイッチ素子２０１，２０２の発光部２０１ａ，２０２ａを発光させることにより、容易に基準電位の異なる主開閉部１１の主スイッチ素子１１ｂのゲート電極に駆動信号を入力することができ、主開閉部１１の主スイッチ素子１１ｂを導通状態（閉状態）にすることができる。なお、光絶縁半導体スイッチ素子２０１，２０２の発光部２０１ａ，２０２ａと受光部２０１ｂ，２０２ｂは、電気的に絶縁されているため、発光部２０１ａ，２０２ａから光が出力されない限り、主スイッチ素子１１ｂのゲート電極には駆動信号は入力されない。すなわち、主スイッチ素子１１ｂのゲート電極には、制御部１３から出力された駆動信号とは異なる制御部１３（又は負荷制御装置１Ｂの第１電源部１４）から電気的に絶縁された電力が供給される。また、制御部１３からの駆動信号を基に、絶縁を維持しながら容易に、且つ確実に主スイッチ素子１１ｂのゲート電極に接続された光絶縁半導体スイッチ素子２０１，２０２をオン・オフすることができる。
【００６１】
図１３は、図１２に示す駆動回路１０の変形例を示す。この変形例では、フォトカプラなどの光絶縁半導体スイッチ素子２０１，２０２の発光部２０１ａ，２０２ａが直列に接続されている。それにより、駆動回路１０に流れる電流値を約１／２にすることができ、駆動回路１０での電力消費量を低減させることが可能となる。
【００６２】
図１４は、駆動回路１０の他の具体的構成を示す回路図である。この構成例では、駆動回路１０が、高周波絶縁トランスなど電磁的結合によって電力を伝達するトランス（電磁結合素子）２０３、整流回路２０４ａ，２０４ｂ、発振回路２０５などによって構成されている。トランス２０３の１次側コイル２０３ａは発振回路２０５に接続され、さらに発振回路２０５は制御部１３に接続されている。発振回路２０５に制御部１３からの駆動信号が入力されると、駆動信号が印加されている間だけ、発振回路２０５は発振を行い、交流電力を発生させる。トランス２０３の１次側コイル２０３ａに発振回路２０５により発生された交流電流が流れると、電磁誘導により２次側コイル２０３ｂ，２０３ｃに起電力が発生する。トランス２０３の２次側にコイル２０３ｂ、２０３ｃに発生する起電力は交流であるため、整流回路２０４ａ，２０４ｂにより整流された後、主開閉部１１の主スイッチ素子１１ｂのゲート電極に入力される。なお、整流回路２０４ａ，２０４ｂは、商用電源及び負荷が接続される点を基準として、主スイッチ素子１１ｂのゲート電極に正の電位が印加されるように接続されている。なお、トランス２０３の１次側コイル２０３ａと２次側コイル２０３ｂ，２０３ｃは電気的に絶縁されているため、トランス２０３の１次側コイル２０３ａに電流が流れない限り、主スイッチ素子１１ｂのゲート電極には駆動信号は入力されない。すなわち、主スイッチ素子１１ｂのゲート電極には、制御部１３から出力された駆動信号とは異なる制御部１３から電気的に絶縁された電力が供給される。
【００６３】
このように、制御部１３から出力される駆動信号をトリガとして発振回路２０５により交流電力を発生させているので、発振回路２０５での発振周波数及び振幅、トランス２０３の１次側コイル２０３ａと２次側コイル２０３ｂ，２０３ｃの巻き線数などを適宜設定することにより、トランス２０３の２次側コイル２０３ｂ，２０３ｃに所望する電力を発生させることができる。そのため、主開閉部１１の主スイッチ素子１１ｂのゲート部が一定以上の電流値を必要とする電流型の主スイッチ素子である場合であっても安定して駆動することができる。なお、発振回路２０５の駆動電力は、負荷制御装置のいずれかの電源部から供給されることは言うまでもない。あるいは、図示していないが、発振回路２０５を省略して、制御部１３から所定周波数及び所定振幅のパルス信号を直接出力するように構成してもよい。
【００６４】
（第３実施形態）
次に、本発明の第３実施形態に係る負荷制御装置について、図１５乃至図１７を参照しつつ説明する。第３実施形態に係る負荷制御装置１Ｃにおいて使用される主スイッチ素子は、耐電圧部を２箇所とする横型のシングルゲートトランジスタ構造の素子である点で、上記従来のトライアックやデュアルゲートトランジスタ構造とは異なる。図１５は、第３実施形態に係る負荷制御装置１Ｃの構成を示す回路図である。図１６は、横型のシングルゲートトランジスタ構造の主スイッチ素子の平面図、図１７は図１６におけるＢ−Ｂ縦断面図である。
【００６５】
図３に示すデュアルゲートトランジスタ構造の主スイッチ素子１１ｂを用いた第２実施形態と比較して、図１５に示すシングルゲートトランジスタ構造の主スイッチ素子１１ｃを用いた第３実施形態では、２つのシングルゲートトランジスタ構造にそれぞれ、主制御部２０又は第１パルス出力部２１から出力される第１駆動信号又は第１パルス信号が直接入力されるので、駆動回路１０が不要となっている。その他の構成は、図３に示す第２実施形態に係る負荷制御装置１Ｂと同様である。
【００６６】
図１７に示すように、主スイッチ素子１１ｃの基板１２０は、導体層１２０ａと、導体層１２０ａの上に積層されたＧａＮ層１２０ｂ及びＡｌＧａＮ層１２０ｃで構成されている。この主スイッチ素子１１ｃでは、チャネル層としてＡｌＧａＮ／ＧａＮヘテロ界面に生じる２次元電子ガス層を利用している。図１６に示すように、基板１２０の表面１２０ｄには、電源２及び負荷３に対してそれぞれ直列に接続された第１ドレイン電極Ｄ１及び第２ドレイン電極Ｄ２と、第１ドレイン電極Ｄ１の電位及び第２ドレイン電極Ｄ２の電位に対して中間電位となる中間電位部Ｓが形成されている。さらに、中間電位部Ｓの上には、制御電極（ゲート）Ｇが積層形成されている。制御電極Ｇとして、例えばショットキ電極を用いる。第１ドレイン電極Ｄ１及び第２ドレイン電極Ｄ２は、それぞれ互いに平行に配列された複数の電極部１１１，１１２，１１３・・・及び１２１，１２２，１２３・・・を有する櫛歯状であり、櫛歯状に配列された電極部同士が互いに対向するように配置されている。中間電位部Ｓ及び制御電極Ｇは、櫛歯状に配列された電極部１１１，１１２，１１３・・・及び１２１，１２２，１２３・・・の間にそれぞれ配置されており、電極部の間に形成される空間の平面形状に相似した形状（略魚背骨状）を有している。
【００６７】
次に、主スイッチ素子１１ｃを構成する横型のトランジスタ構造について説明する。図１６に示すように、第１ドレイン電極Ｄ１の電極部１１１と第２ドレイン電極Ｄ２の電極部１１２は、それらの幅方向における中心線が同一線上に位置するように配列され、中間電位部Ｓの対応部分及び制御電極Ｇの対応部分は、それぞれ第１ドレイン電極Ｄ１の電極部１１１及び第２ドレイン電極Ｄ２の電極部１２１の配列に対して平行に設けられている。上記幅方向における第１ドレイン電極Ｄ１の電極部１１１と第２ドレイン電極Ｄ２の電極部１１２と中間電位部Ｓの対応部分及び制御電極Ｇの対応部分の距離は、所定の耐電圧を維持しうる距離に設定されている。上記幅方向に直交する方向、すなわち第１ドレイン電極Ｄ１の電極部１１１と第２ドレイン電極Ｄ２の電極部１１２の長手方向においても同様である。また、これらの関係は、その他の電極部１１２及び１２２，１１３及び１２３・・・についても同様である。すなわち、中間電位部Ｓ及び制御電極Ｇは、第１電極Ｄ１及び第２電極Ｄ２に対して所定の耐電圧を維持しうる位置に配置されている。
【００６８】
このように、第１ドレイン電極Ｄ１の電位及び第２ドレイン電極Ｄ２の電位に対して中間電位となる中間電位部Ｓ及びこの中間電位部Ｓに接続され、中間電位部Ｓに対して制御を行うための制御電極Ｇが、第１ドレイン電極Ｄ１及び第２ドレイン電極Ｄ２に対して所定の耐電圧を維持しうる位置に配置されているので、例えば第１ドレイン電極Ｄ１が高電位側、第２ドレイン電極Ｄ２が低電位側である場合に、主スイッチ素子１１ｃがオフの時、すなわち制御電極Ｇに０Ｖの信号が印加されたときには、少なくとも第１ドレイン電極Ｄ１と、制御電極Ｇ及び中間電位部Ｓの間で、電流は確実に遮断される（制御電極（ゲート）Ｇの直下で電流が阻止される）。一方、主スイッチ素子１１ｃがオンの時、すなわち制御電極Ｇに所定の閾値以上の電圧の信号が印加されたときには、図２中矢印で示すように、第１ドレイン電極Ｄ１（電極部１１１，１１２，１１３・・・）、中間電位部Ｓ、第２ドレイン電極Ｄ２（電極部１２１，１２２，１２３・・・）の経路で電流が流れる。逆の場合も同様である。
【００６９】
このように、第１ドレイン電極Ｄ１及び第２ドレイン電極Ｄ２に対して所定の耐電圧を維持しうる位置に中間電位部Ｓを形成することにより、制御電極Ｇに印加する信号の閾値電圧を必要最低限のレベルまで低下させても、主スイッチ素子１１ｃを確実にオン／オフさせることができ、低オン抵抗を実現することができる。そして、この新規な主スイッチ素子１１ｃを用いて主開閉部１１を構成することにより、制御信号に基準（ＧＮＤ）を中間電位部Ｓと同電位とすることで、数Ｖの制御信号で駆動される制御部１３によって、高電圧の商用電源を直接制御することができる。また、整流部１２のダイオードによる電圧降下の影響を受けないので、主開閉部１１の導通（閉状態）／非導通（開状態）を切り換える閾値電圧を低くしても、確実に非導通（開状態）を維持することができる。さらに、チャネル層としてヘテロ界面に生じる２次元電子ガス層を利用している横型のトランジスタ素子においては、素子を非導通にさせる閾値電圧の高電位化と導通時のオン抵抗は相反関係にあるため、閾値電圧を低くすることができることは、オン抵抗を低く維持することができることにつながり、負荷制御装置１Ｃの小型高容量化を実現することができる。
【００７０】
（第４実施形態）
次に、本発明の第４実施形態に係る負荷制御装置について、図１８を参照しつつ説明する。図１８は、第４実施形態に係る負荷制御装置１Ｄの構成を示す回路図であり、図１に示す第１実施形態に係る負荷制御装置１Ａとは、第３電源部１６の構成が異なる。
【００７１】
図１８に示すように、第３電源部１６は、整流部１２の出力端子とバッファコンデンサ１４ａの端子との間に設けられたサイリスタ素子１６ｅと、サイリスタ素子１６ｅのゲートにトリガ信号を入力するための、例えばバイポーラ型のトランジスタ素子（電源スイッチ素子）１６ｆ及び１６ｇを備えている。トランジスタ素子１６ｇのゲートには、制御部１３から駆動信号が入力され、駆動信号が出力され続けている間トランジスタ素子１６ｆが導通する。トランジスタ素子１６ｆは、整流部１２の出力を電源として、サイリスタ素子１６ｅのゲートにトリガ信号を入力する。すなわち、トランジスタ素子１６ｆ及び１６ｇは、図１９に示す従来例と異なり、サイリスタ素子１６ｅのゲートにトリガ信号を入力し続けるためにのみ用いられる。従って、トランジスタ素子１６ｇに流れるゲート電流の値は小さく、図１９に示す従来例に比べて電力損失は遙かに少ない。
【００７２】
第４実施形態では、整流部１２の出力をトリガ信号の電源としているので、サイリスタ素子１６ｅのゲートに対して、カソードよりも高い正電圧を印加することができるので、昇圧回路は不要である。
【００７３】
また、整流部１２の出力をトリガ信号の電源としているので、仮に、主開閉部１１が導通しているときに制御部１３からトランジスタ素子１６ｇに駆動信号が出力されたとしても、トリガ信号の電圧は０Ｖに近く、バッファコンデンサ１４ａの入力側に電圧は発生せず、ゼロクロス検出やバッファコンデンサの充電完了検出に影響を与えることもない。そのため、本実施形態では、サイリスタ素子１６ｅの下流側にはＭＯＳＦＥＴなどの電源スイッチ素子は不要である。
【００７４】
なお、第４実施形態に係る第３電源部１６の構成は、図３に示す第２実施形態及び図１５に示す第３実施形態の第３電源部に適用できることは言うまでもない。また、負荷３の容量が小さく負荷電流が小さい場合、バッファコンデンサ１４ａの充電完了信号が出力されるタイミングが遅くなるなどの問題点も存在しており、それに対して本出願人は様々な対策を提案しているが、本発明の趣旨とは異なるため、それらの説明は省略する。また、本発明は、上記実施形態の構成に限定されるものではなく、ＭＯＳＦＥＴ素子やその他の主スイッチ素子を用いた負荷制御装置に適用できることは言うまでもない。
【符号の説明】
【００７５】
１Ａ，１Ｂ，１Ｃ，１Ｄ：負荷制御装置
２：電源
３：負荷
４：操作スイッチ
１０：駆動回路
１１：主開閉部
１１ａ，１１ｂ，１１ｃ：主スイッチ素子
１２：整流部
１３：制御部
１３ａ：昇圧回路
１４：第１電源部
１４ａ：バッファコンデンサ
１５：第２電源部
１６：第３電源部
１６ａ：ゼロクロス検出部
１６ｂ：電圧検出部
１６ｃ，１６ｅ：サイリスタ素子
１６ｄ：ＭＯＳＦＥＴ素子（電源スイッチ素子）
１６ｆ，１６ｇ：トランジスタ素子（電源スイッチ素子）
１７：補助開閉部
１７ａ：サイリスタ素子（補助スイッチ素子）
１９：第１パルス出力部
２０：主制御部
２１：第２パルス出力部
２２：電流検出部
【図１】
0005457786.tif 000002
【図２】
0005457786.tif 000003
【図３】
0005457786.tif 000004
【図４】
0005457786.tif 000005
【図５】
0005457786.tif 000006
【図６】
0005457786.tif 000007
【図７】
0005457786.tif 000008
【図８】
0005457786.tif 000009
【図９】
0005457786.tif 000010
【図１０】
0005457786.tif 000011
【図１１】
0005457786.tif 000012
【図１２】
0005457786.tif 000013
【図１３】
0005457786.tif 000014
【図１４】
0005457786.tif 000015
【図１５】
0005457786.tif 000016
【図１６】
0005457786.tif 000017
【図１７】
0005457786.tif 000018
【図１８】
0005457786.tif 000019
【図１９】
0005457786.tif 000020
【図２０】
0005457786.tif 000021