(57)【特許請求の範囲】
【請求項１】
スイッチング素子をオンオフしてＡＣ入力の電圧を所定の直流電圧に変換して負荷に供給するフライバック型のスイッチング電源装置の制御回路であって、
前記スイッチング素子に接続され、その電流値を電圧変換する電流検出回路と、
前記電流検出回路により変換された電流信号に基づいて前記負荷に対する過電流を検出する過電流保護回路と、
前記ＡＣ入力の電圧変化に応じて前記過電流保護回路への基準電圧信号を補正する電圧補正回路と、
前記スイッチング素子に対するスイッチング周波数を変調可能な周波数変調機能を有する発振回路と、
前記発振回路により設定された周波数変調期間を含む前記スイッチング周波数のオン期間に比例して単調増加するスロープ補償信号を生成するスロープ補償回路と、
を備え、
前記電圧補正回路は前記スロープ補償信号に基づき前記基準電圧信号を補正することを特徴とするスイッチング電源装置の制御回路。
【請求項２】
前記発振回路は台形波を生成し、該台形波の電圧が一定となる部分の時間長を変化させることにより前記スイッチング周波数を変調させることを特徴とする請求項１に記載のスイッチング電源装置の制御回路。
【請求項３】
前記電圧補正回路は前記スロープ補償信号に比例した電圧と定電圧とを加算して前記基準電圧信号を補正することを特徴とする請求項１に記載のスイッチング電源装置の制御回路。
【請求項４】
スイッチング素子をオンオフしてＡＣ入力の電圧を所定の直流電圧に変換して負荷に供給するフライバック型のスイッチング電源であって、
前記スイッチング素子に接続され、その電流値を電圧変換する電流検出回路と、
前記電流検出回路により変換された電流信号に基づいて前記負荷に対する過電流を検出する過電流保護回路と、
前記ＡＣ入力の電圧変化に応じて前記過電流保護回路への基準電圧信号を補正する電圧補正回路と、
前記スイッチング素子に対するスイッチング周波数を変調可能な周波数変調機能を有する発振回路と、
前記発振回路により設定された周波数変調期間を含む前記スイッチング周波数のオン期間に比例して単調増加するスロープ補償信号を生成するスロープ補償回路と、
を備え、
前記電圧補正回路は前記スロープ補償信号に基づき前記基準電圧信号を補正することを特徴とするスイッチング電源。
【請求項５】
前記発振回路は台形波を生成し、該台形波の電圧が一定となる部分の時間長を変化させることにより前記スイッチング周波数を変調させることを特徴とする請求項４に記載のスイッチング電源。
【請求項６】
前記電圧補正回路は前記スロープ補償信号に比例した電圧と定電圧とを加算して前記基準電圧信号を補正することを特徴とする請求項４に記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子をオンオフしてＡＣ入力の電圧を所定の直流電圧に変換して負荷に供給するフライバック型のスイッチング電源装置の制御回路およびスイッチング電源に関し、とくにスイッチング素子に流れる過電流ピーク電流のＡＣ入力の電圧値による変動を対策することが可能なスイッチング電源装置の制御回路およびスイッチング電源に関する。
【背景技術】
【０００２】
図５にＰＷＭ制御用の集積回路（ＩＣ）を使ったフライバック電源の回路構成を示す。
ＡＣ入力１は、入力フィルタを構成するトランス２とコンデンサ３を介して、ダイオードブリッジ４に供給され、直流入力電圧に整流される。コンデンサ５は、ダイオードブリッジ４と接地との間に設けられて、スイッチングノイズを吸収する機能を有している。また、ダイオード６は、半波整流したＡＣ入力１を電流制限抵抗７を介して制御ＩＣ８のＶＨ端子に供給している。この電流制限抵抗７によって、ＶＨ端子への入力電流が制限されている。【０００３】
制御ＩＣ８には、そのＬＡＴ端子に制御ＩＣ８に加熱ラッチ保護をかけるためのサーミスタ９が接続されている。また、制御ＩＣ８のＩＳ端子には、コンデンサ１０および抵抗１１からなるノイズフィルタを介してセンス抵抗１２の電圧が入力されている。制御ＩＣ８のＶＣＣ端子は、コンデンサ１３の一端と接続されるとともに、逆流防止ダイオード１４を介してトランスＴの補助巻き線１５と接続されている。このコンデンサ１３は、ＰＷＭ制御動作時に制御ＩＣ８へ供給される電源電圧を保持する。また、逆流防止ダイオード１４はＶＣＣ端子から補助巻き線１５への電流の逆流を防ぐように作用する。【０００４】
トランスＴの一次巻き線１６は、一端がコンデンサ５に接続され、他端がＭＯＳＦＥＴ１７のドレイン端子に接続される。また、ＭＯＳＦＥＴ１７のソース端子はセンス抵抗１２を介して接地され、このセンス抵抗１２によってＭＯＳＦＥＴ１７を流れるドレイン電流Ｉｄｓが検出される。すなわち、センス抵抗１２ではＭＯＳＦＥＴ１７のオン電流が、それに比例した大きさの電圧信号に変換され、この電圧信号が上記ノイズフィルタを介して制御ＩＣ８のＩＳ端子に供給される。【０００５】
トランスＴの二次巻き線１８は一端がダイオード１９と接続され、さらにコンデンサ２０を介して接地されている。コンデンサ２０の電圧は、負荷２５に供給される出力電圧に関する情報として、フォトカプラ２１によって二次側から一次側へ送られる。すなわち、フォトカプラ２１はシャントレギュレータ２２と直列に接続され、シャントレギュレータ２２には出力電圧を分圧する抵抗２３，２４の接続点が接続され、シャントレギュレータ２２により出力電圧の分圧値と図示しない基準電圧とが比較される。その結果、二次側の出力電圧の基準電圧に対する誤差情報が電流信号に変換され、この電流信号がフォトカプラ２１を駆動することにより、負荷情報が一次側へ送られるのである。【０００６】
ＰＷＭ制御用の制御ＩＣ８を用いて構成されたスイッチング電源装置では、ＭＯＳＦＥＴ１７のスイッチング動作を制御することにより、ＡＣ入力電圧の整流電圧がトランスＴを介して所定のＤＣ電圧に変換される。ＩＣ回路により構成される制御ＩＣ８では、トランスＴの二次側の負荷２５に出力される負荷情報を、上記のようにシャントレギュレータ２２、フォトカプラ２１を介して制御ＩＣ８のＦＢ端子にフィードバックして検出している。また、ＭＯＳＦＥＴ１７のドレイン電流をセンス抵抗１２で電圧変換して、この電圧を制御ＩＣ８のＩＳ端子で検出する。このＦＢ端子電圧とＩＳ端子電圧を比較して、ＯＵＴ端子からＭＯＳＦＥＴ１７のオン幅を可変制御することで、スイッチング電源装置をＰＷＭ制御することができ、これにより二次側の負荷２５への供給電力を調整することができる。【０００７】
図６は、従来のＰＷＭ制御用の制御ＩＣの内部回路構成を示すブロック図である。
起動回路（Ｓｔａｒｔｕｐ）３１は、起動時にＶＨ端子からＶＣＣ端子へ電流を供給するものであって、フライバック電源にＡＣ入力１が印加されると、制御ＩＣ８ではＶＨ端子から起動回路３１を通してＶＣＣ端子へ電流が流れる。これにより、ＶＣＣ端子に外部接続されたコンデンサ１３が充電されて、その電圧値が上昇する。【０００８】
低電圧誤動作防止回路（ＵＶＬＯ）３２は、ＶＣＣ端子と基準電源Ｖ１とに接続されている。この低電圧誤動作防止回路３２では、ＶＣＣ端子の電圧値が基準電源Ｖ１以上になると低電圧誤動作防止回路３２の出力であるＵＶＬＯ信号がＬ（Low）レベルとなり、内部電源（５ＶＲｅｇ．）３３が起動して、制御ＩＣ８内の各回路に電源供給が行われ、反対にＶＣＣ端子電圧が低い間はＵＶＬＯ信号がＨ（High）レベルとなって制御ＩＣ８の動作を停止する。【０００９】
発振器（ＯＳＣ）３４はＦＢ端子と接続され、ＭＯＳＦＥＴ１７のスイッチング動作で発生するＥＭＩ（電磁妨害）ノイズ低減のため、周波数変調機能が内蔵されている。この発振器３４は、制御ＩＣ８によるＭＯＳＦＥＴ１７のスイッチング周波数を決めるものであって、上記の周波数変調機能とは別に軽負荷時には発振周波数を低下させる機能も有し、発振信号（デューティマックス信号）Ｄｍａｘを出力する。この発振信号Ｄｍａｘは、Ｈレベルの時間が長く、周期毎に短時間Ｌレベルになる信号であって、その周期がスイッチング電源のスイッチング周期となり、その周期と周期中のＨレベルの時間との比がスイッチング電源の最大時比率（デューティマックス）を与える。また、スロープ補償回路３５はＩＳ端子と接続され、後述するようなサブハーモニック発振を防止する機能を備えている。【００１０】
ＦＢコンパレータ３６は、ＦＢ端子と基準電源Ｖ２とに接続されている。ＦＢ端子電圧が基準電源Ｖ２より低下したときに出力電圧が過大と判断して、このＦＢコンパレータ３６から後段のワンショット回路３７にクリア信号ＣＬＲを出力し、スイッチング動作を停止させる。ワンショット回路３７は、発振器３４の発振信号Ｄｍａｘの立ち上がりでトリガーされて後段のＲＳフリップフロップ３８に対するセットパルスを生成する。また、ワンショット回路３７は、Ｈレベルのクリア信号ＣＬＲが入力されている間は、ＲＳフリップフロップ３８に対するセットパルスを出力しない。【００１１】
ＲＳフリップフロップ３８は、オアゲート３９およびアンドゲート４０とともにＰＷＭ信号を形成している。すなわち、オアゲート３９では、入力されているワンショット回路３７とＲＳフリップフロップ３８の出力信号より、２つの出力信号の和（ＯＲ）信号であるブランキング信号を生成する。基本的にはこのブランキング信号がＰＷＭ信号となるが、さらに、発振器３４の発振信号Ｄｍａｘに基づきアンドゲート４０でＰＷＭ信号の最大デューティを決めている。【００１２】
低電圧誤動作防止回路３２から出力されたＵＶＬＯ信号は、オアゲート４１を介してドライブ回路（ＯＵＴＰＵＴ）４２に供給され、ドライブ回路４２からＯＵＴ端子を介して出力されるスイッチ信号ＳｏｕｔによりＭＯＳＦＥＴ１７のゲートをオンオフ制御している。すなわち、ＶＣＣ端子電圧が低くてＵＶＬＯ信号がＨレベルとなっているときはドライブ回路４２の出力をオフさせる（ＭＯＳＦＥＴ１７をオフさせる信号を出力する）。反対に、ＶＣＣ端子電圧が高くてＵＶＬＯ信号がＬレベルとなっているときは、アンドゲート４０の出力信号に従いドライブ回路４２がＭＯＳＦＥＴ１７のゲートをオンオフ制御する。【００１３】
レベルシフト（Ｌｅｖｅｌ  Ｓｈｉｆｔ）回路４３は、ＦＢ端子の電圧をＩＳコンパレータ４４に入力可能な電圧範囲にレベルシフトする機能を有し、その出力信号がＩＳコンパレータ４４の反転入力端子（−）に供給される。ＩＳコンパレータ４４には、その非反転入力端子（＋）にスロープ補償回路３５の出力信号が供給されている。なお、ＦＢ端子には電源電圧Ｖｃｃが抵抗Ｒ０を介して接続され、この抵抗Ｒ０がフォトカプラ２１を構成するフォトトランジスタの負荷抵抗となっている。これにより、抵抗Ｒ０による電源電圧Ｖｃｃからの電圧ドロップによりスイッチング電源装置に接続されている負荷２５の大きさが検知される。【００１４】
ＩＳコンパレータ４４では、スロープ補償されたＩＳ端子電圧とレベルシフトされたＦＢ端子電圧とが比較され、ＭＯＳＦＥＴ１７のオフのタイミングを決めている。また、制御ＩＣ８のＩＳ端子には、ＭＯＳＦＥＴ１７の過電流保護レベルを決めるＯＣＰコンパレータ４５が接続されている。ＯＣＰコンパレータ４５では、その非反転入力端子（＋）がＩＳ端子に、反転入力端子（−）が基準電源Ｖ３にそれぞれ接続され、ＭＯＳＦＥＴ１７の過電流保護レベルを決めている。そして、ＩＳコンパレータ４４からのオフ信号とＯＣＰコンパレータ４５からのオフ信号は、いずれもオアゲート４６を介してＲＳフリップフロップ３８のリセット端子に供給されている。【００１５】
なお、サーミスタ９にはＬＡＴ端子を介して電流源４７から電流が供給される。ＬＡＴコンパレータ４８は、ＬＡＴ端子と基準電源Ｖ４とに接続され、ＬＡＴ端子の電圧（すなわち、サーミスタ９の電圧）が基準電源Ｖ４の電圧以下に低下したことを検出すると、加熱状態であると判断してラッチ回路４９に対するセット信号を出力する。ラッチ回路４９は、ＬＡＴコンパレータ４８のセット信号を受けてＨレベルのラッチ信号Ｌａｔｃｈをオアゲート４１およびオアゲート５１に出力する。これにより、ドライブ回路４２と起動回路３１がオフされる。また、ラッチ回路４９のリセット端子には、低電圧誤動作防止回路３２のＵＶＬＯ信号が供給されていて、ＶＣＣ端子の電位が低下するとラッチ状態が解除される。【００１６】
内部電源３３が起動して内部回路に電源が供給されると、抵抗Ｒ０およびＦＢ端子を介してフォトカプラ２１を構成するフォトトランジスタに電圧が印加されて、ＦＢ端子電圧が上昇する。ＦＢ端子の電圧信号が一定電圧値以上になると、発振器３４から発振信号Ｄｍａｘが出力され、発振信号Ｄｍａｘの立ち上がりにトリガーされてワンショット回路３７からＲＳフリップフロップ３８に対するセットパルスが出力される。このセットパルスはＲＳフリップフロップ３８の出力信号とともにオアゲート３９に入力され、上記のようにブランキング信号を生成する。そして、これがＰＷＭ信号としてアンドゲート４０およびドライブ回路４２を通じてＯＵＴ端子からＭＯＳＦＥＴ１７のゲート端子に出力され、スイッチ信号ＳｏｕｔとなってＭＯＳＦＥＴ１７を駆動する。これより、発振信号Ｄｍａｘの立ち上がりでＭＯＳＦＥＴ１７がターンオンすることになる。なお、ＲＳフリップフロップ３８の出力信号とワンショット回路３７からのセットパルスの和（オア）をとるのは、何らかの事情でＲＳフリップフロップ３８にリセットがかかりっぱなしの状態になったとしても、ワンショット回路３７からのセットパルスの時間幅だけはＭＯＳＦＥＴ１７をターンオンさせるためである。ＭＯＳＦＥＴ１７がターンオンすると、センス抵抗１２にドレイン電流Ｉｄｓが流れるから、制御ＩＣ８のＩＳ端子の電圧が上昇する。【００１７】
そして、制御ＩＣ８のスロープ補償されたＩＳ端子の電圧がＦＢ端子電圧をレベルシフト回路４３によってレベルシフトした電圧に達すると、ＩＳコンパレータ４４からオアゲート４６を介してＲＳフリップフロップ３８にリセット信号が出力される。ＲＳフリップフロップ３８がリセットされることで、オアゲート３９の出力がＬレベルとなり（通常動作では、この時点でワンショット回路３７からのセットパルスはＬレベルになっている。）、これによりアンドゲート４０の出力もＬレベルとなるため、スイッチ信号ＳｏｕｔによりＭＯＳＦＥＴ１７はターンオフする。【００１８】
また、スイッチング電源装置に接続される負荷２５が極端に重くなり、制御ＩＣ８のＦＢ端子にフィードバックされる電圧値が（高電圧側の）制御範囲外になっても、ＯＣＰコンパレータ４５によりＩＳ端子の電圧値を一定の基準電圧値Ｖ３と比較することにより、ＩＳ端子の電圧値が基準電圧値Ｖ３以上になった場合には、ＭＯＳＦＥＴ１７をターンオフすることができる。【００１９】
ＩＳコンパレータ４４でＦＢ端子電圧をレベルシフトした電圧をＩＳ端子の電圧と比較する前に、ＩＳ端子の電圧に対しスロープ補償回路３５によってＭＯＳＦＥＴ１７のオン幅に比例したスロープ補償電圧を加算するスロープ補償がなされている。一般に、定常状態でＭＯＳＦＥＴ１７が動作していれば、ＭＯＳＦＥＴ１７に流れる電流の大きさがスイッチング周期の最初と最後で一致することになる。ところが、ＭＯＳＦＥＴ１７のデューティ（オン時比率＝オン幅／スイッチング周期）が大きくなりすぎると、電流の大きさが一致できなくなって、スイッチング周期毎にＭＯＳＦＥＴ１７に流れる電流の状態が変動する。こうした低周波数での発振はサブハーモニック発振として知られているものであるが、このサブハーモニック発振にはそれが生じる条件がある。サブハーモニック発振は、ＩＳ端子の電圧に単調増加する信号を重畳するスロープ補償によりこの条件が成立しないようにして防止できる（特許文献１参照）。【００２０】
図７は、従来のスロープ補償回路の一例を示す回路図であり、図８は、図７のスロープ補償回路により生成されるスロープ補償信号を示すタイミング図である。
以下、このスロープ補償回路３５におけるスロープ補償動作について、図８に示すタイミングチャートによって説明する。【００２１】
図７において、入力端子３５ａにはＩＳ端子の電圧信号が入力され、入力端子３５ｂには発振器３４の発振信号Ｄｍａｘが入力される。入力端子３５ｂには、直列接続されたＰチャネル型のトランジスタＭ１とＮチャネル型のトランジスタＭ２の各ゲート端子がインバータ３５１を介して接続されている。直列接続されたトランジスタＭ１，Ｍ２のうち、Ｍ１のソース端子は電流源回路Ｉ１に接続され、Ｍ２のソース端子は接地され、共通に接続された各ドレイン端子はＰＮＰトランジスタＴ１のベースに接続されている。また、トランジスタＭ１，Ｍ２の接続点はコンデンサＣ１の一端と接続され、コンデンサＣ１の他端は接地されている。【００２２】
ＰＮＰトランジスタＴ１のエミッタは、ＮＰＮトランジスタＴ２のベースおよび電流源回路Ｉ２に接続され、そのコレクタは接地されている。ＮＰＮトランジスタＴ２のコレクタは、電源Ｖｃｃに接続され、そのエミッタは直列接続された抵抗Ｒ１，Ｒ２および入力端子３５ａを介してＩＳ端子に接続されている。また、抵抗Ｒ１，Ｒ２の接続点は出力端子３５ｃに接続されている。【００２３】
上述した構成のスロープ補償回路３５では、入力端子３５ｂに発振器３４からの発振信号Ｄｍａｘが供給され、それがＨレベルのときにトランジスタＭ１がオン、トランジスタＭ２がオフとなり、電流源回路Ｉ１からの電流でコンデンサＣ１が充電される。この単調増加する積分電圧は、図８に示すような右肩上がりの電圧信号ＳａとしてＰＮＰトランジスタＴ１のベースに印加される。電圧信号Ｓａは、それぞれＰＮＰトランジスタＴ１とＮＰＮトランジスタＴ２からなる２つのエミッタフォロワによってレベルシフトされて（レベルシフト量＝（ＰＮＰトランジスタＴ１のベース・エミッタ間電圧）−（ＮＰＮトランジスタＴ２のベース・エミッタ間電圧）≒０）、ＮＰＮトランジスタＴ２のエミッタに電圧信号Ｓａと同じレベルの電圧が発生する。また、図８において点線によって示すように、ＩＳ端子の電圧信号も、ＭＯＳＦＥＴ１７がターンオンするタイミングｔ１から右肩上がりで上昇する。この電圧信号の傾きは、図５に示すトランスＴの一次巻き線１６のインダクタンス値とＡＣ入力１からの入力電圧（コンデンサ５の電圧値）で決まる。なお、コンデンサ５の電圧値は、１スイッチング周期内では一定と看做すことができる。【００２４】
ここで、発振信号Ｄｍａｘの立ち上がりとＭＯＳＦＥＴ１７のターンオンが同じタイミングであるため、抵抗Ｒ１，Ｒ２の抵抗値をそれぞれＲ１，Ｒ２とすると、ＩＳ端子の電圧信号に電圧信号Ｓａの波形が分圧比（Ｒ１／（Ｒ１＋Ｒ２））分だけ加算されて出力端子３５ｃから出力される。この出力端子３５ｃの電圧波形は、図６に示すＦＢ端子からレベルシフト回路４３によってレベルシフトされたフィードバック電圧波形と、ＩＳコンパレータ４４で比較され、出力端子３５ｃの電圧がレベルシフトされたフィードバック電圧を上回ると、ＩＳコンパレータ４４の出力がＨレベルになる。この信号は、オアゲート４６を介してＲＳフリップフロップ３８をリセットし、ＲＳフリップフロップ３８の出力ＱがＬレベルとなるため、ドライブ回路４２によりＭＯＳＦＥＴ１７がターンオフされる。【００２５】
発振信号ＤｍａｘがＬレベルになるタイミングｔ２では、トランジスタＭ２がオンとなり、コンデンサＣ１の電荷が急速に放電される。そのため、スロープ補償回路３５の出力電圧（出力端子３５ｃの電圧）がゼロになって、次にＭＯＳＦＥＴ１７がターンオンするときは再びゼロ電位から電圧が加算され、スイッチング電源装置がＰＷＭ制御される。【００２６】
図９は、従来の周波数変調機能を備えた発振器の一例を示す回路図である。
図９に示す従来の発振器３４は、定電流を流す電流源回路Ｉ３，Ｉ４、電流源回路Ｉ３を介して電源Ｖｃｃと接続されたＰチャネル型のトランジスタＭ３、このトランジスタＭ３と直列に接続され、電流源回路Ｉ４を介して接地されたＮチャネル型のトランジスタＭ４、トランジスタＭ３，Ｍ４の接続点に一端が接続され、他端が接地されたタイミングコンデンサＣ２、タイミングコンデンサＣ２の電圧信号Ｓｂに対して、その充電電圧上限値と放電電圧下限値をそれぞれ設定するコンパレータ３４１，３４２、後述する周波数変調用の変調期間設定回路３４３、変調期間設定回路３４３の出力信号Ｓｃとコンパレータ３４１の出力信号を入力するアンドゲート３４４、トランジスタＭ３，Ｍ４を相補的にオンオフするＲＳフリップフロップ３４５、およびインバータ３４６から構成されている。なお、ＦＢ端子へのフィードバック信号により軽負荷状態であると判断されると、電流源回路Ｉ３，Ｉ４の電流値を減少させてスイッチング周波数を低下させるよう機能するが、本発明の説明に関しては定電流と考えてよい。【００２７】
コンパレータ３４１の反転入力端子（−）には第１の基準電圧Ｖ５が入力され、コンパレータ３４２の非反転入力端子（＋）には第２の基準電圧Ｖ６が入力されている。第１の基準電圧Ｖ５と第２の基準電圧Ｖ６は、タイミングコンデンサＣ２の電圧信号Ｓｂのそれぞれ充電電圧上限値と放電電圧下限値を規定するものであって、それらの間にはＶ５＞Ｖ６という関係がある。コンパレータ３４２の出力端子はＲＳフリップフロップ３４５のセット端子Ｓに接続され、コンパレータ３４１の出力端子はアンドゲート３４４を介してＲＳフリップフロップ３４５のリセット端子Ｒに接続されている。ＲＳフリップフロップ３４５からは、そのＱ出力（出力端子Ｑから出力される信号をＱ出力とする）が発振器３４の出力端子３４ａに供給され、発振信号Ｄｍａｘとして出力されるとともに、インバータ３４６を介してそれぞれトランジスタＭ３，Ｍ４のゲートに接続されている。【００２８】
いま、コンパレータ３４１の出力端子が直接ＲＳフリップフロップ３４５のリセット端子Ｒに接続されていて、発振器３４に周波数変調用の変調期間設定機能がないものとする。その場合は、電流源回路Ｉ３からの電流によってタイミングコンデンサＣ２が充電されるタイミングでは、タイミングコンデンサＣ２の電圧信号Ｓｂがコンパレータ３４１の反転入力端子に入力される第１の基準電圧Ｖ５に到達すると、即座にフリップフロップ３４５がリセットされてトランジスタＭ３，Ｍ４のオンオフが反転する。これにより、電流源回路Ｉ４の電流によってタイミングコンデンサＣ２が放電し、コンパレータ３４２の非反転入力端子に入力される第２の基準電圧Ｖ６に到達すると、即座にフリップフロップ３４５がセットされてトランジスタＭ３，Ｍ４のオンオフが再度反転する。こうして、タイミングコンデンサＣ２が電流源回路Ｉ３により充電され、つぎに電流源回路Ｉ４により放電されるという動作が繰り返される。したがって、タイミングコンデンサＣ２の充電期間と放電期間の合計期間によって後述の図１０に示すタイミングｔ１〜ｔ４の長さが規定される（ｔ２〜ｔ３の長さはゼロ。）。そのため、図５に示すＭＯＳＦＥＴ１７のスイッチング周波数がタイミングコンデンサＣ２だけで決まり、その充電期間と放電期間のみによって最大のデューティが規定されることになる。【００２９】
これに対して、図９の周波数変調機能が付いた発振器３４では、変調期間設定回路３４３によって充電期間と放電期間との間に時間長が周期毎に変動する変調期間（休止期間）を設けることができる。したがって、発振器３４の発振信号の周期、すなわちスイッチング電源のスイッチング周期は、充電期間と変調期間（休止期間）と放電期間との和となっている。【００３０】
変調期間設定回路３４３は、コンパレータ３４１の出力信号を反転するインバータ３４７、電源Ｖｃｃと接続された電流源回路Ｉ５、ゲート端子がインバータ３４７の出力端子に接続されて交互にオンオフするＰチャネル型のトランジスタＭ５とＮチャネル型のトランジスタＭ６、休止期間を設定するカウンタ３４８、カウンタ３４８のｎビットのオンオフ信号により選択されるＰチャネル型のトランジスタＭ７１，Ｍ７２〜Ｍ７ｎ、トランジスタＭ７１、Ｍ７２〜Ｍ７ｎにそれぞれ直列に接続されたコンデンサＣ３１，Ｃ３２〜Ｃ３ｎから構成されている。【００３１】
図１０は、発振器の各部の信号波形を示すタイミング図である。
ここで、図１０に示す発振器３４から出力される発振信号Ｄｍａｘの波形について説明する。【００３２】
図９に示す発振器３４では、タイミングコンデンサＣ２への充電動作はタイミングｔ２で終わるが、その直後から放電をスタートさせず、タイミングｔ２からｔ３までの変調期間（休止期間ｔ２〜ｔ３）を設けている。すなわち、変調期間設定回路３４３ではタイミングコンデンサＣ２の充電動作が終わると、電流源回路Ｉ５の電流が、選択されたトランジスタＭ７１，Ｍ７２〜Ｍ７ｎを介してコンデンサＣ３１，Ｃ３２〜Ｃ３ｎを充電し始める。タイミングコンデンサＣ２の放電動作は、コンデンサＣ３１，Ｃ３２〜Ｃ３ｎの充電が完了する（すなわち、コンデンサＣ３１，Ｃ３２〜Ｃ３ｎの充電電圧である電圧Ｓｃがアンドゲート３４４の入力に対する閾値電圧に達する）タイミングｔ３からスタートする。変調期間設定回路３４３では、Ｐチャネル型のトランジスタＭ７１，Ｍ７２〜Ｍ７ｎのスイッチのオンオフによって、コンデンサＣ３１，Ｃ３２〜Ｃ３ｎの容量値が切り替え可能とされ、これによりコンデンサＣ３１，Ｃ３２〜Ｃ３ｎの充電期間、すなわち変調期間（休止期間ｔ２〜ｔ３）の長さが変化する。こうして、発振器３４では、変調期間設定回路３４３により、その発振信号Ｄｍａｘの周波数固定期間（ｔ１〜ｔ２，ｔ３〜ｔ４）に変調期間（休止期間ｔ２〜ｔ３）を設定することができる。【００３３】
このように、周波数変調機能が付いた発振器３４の変調方式では、タイミングコンデンサＣ２の休止期間ｔ２〜ｔ３を変調させることにより、発振信号Ｄｍａｘの周波数を変調できる。これは、タイミングコンデンサＣ２の充電期間（ｔ１〜ｔ２）と、コンデンサＣ３１，Ｃ３２〜Ｃ３ｎの充電期間（ｔ２〜ｔ３）と、タイミングコンデンサＣ２の放電期間（ｔ３〜ｔ４）との合計によって、ＭＯＳＦＥＴ１７のスイッチング周期が規定されることになるからである。このように、タイミングコンデンサＣ２の休止期間の変調により、スイッチ信号Ｓｏｕｔのスイッチング周波数が変調できる。そして、コンデンサＣ３１，Ｃ３２〜Ｃ３ｎの充電期間は、電流源回路Ｉ５に接続されているコンデンサの総容量値に反比例し、どのコンデンサが接続されるかは、発振信号Ｄｍａｘの周期毎に（スイッチング周期毎に）カウントダウンもしくはカウントアップされるカウンタ３４８のカウント値に応じてオンオフするＰチャネル型のトランジスタＭ７１，Ｍ７２〜Ｍ７ｎによって決定される（特許文献２参照）。【００３４】
なお、スイッチング周期を変調させるやり方については、上記以外にも従来から様々な手段が提案されている。
上述した制御ＩＣ８では、ＭＯＳＦＥＴ１７を流れるドレイン電流Ｉｄｓが一定電流以上にならないように、ＯＣＰコンパレータ４５でレベル制限を行っている。このことは、すでに制御ＩＣ８の内部回路構成を示す図６によって説明した通りである。【００３５】
図１１は、入力電圧が変化したときの過電流保護レベルの変化を示す図である。
このＭＯＳＦＥＴ１７がオンのときに流れるドレイン電流Ｉｄｓは、その大きさが過電流検出レベルに達した後にＭＯＳＦＥＴ１７がターンオフするが、実際にドレイン電流Ｉｄｓがオフするまでには、図１１（Ａ）に示すように一定の遅延時間τがかかる。この遅延時間τの長さは、電流検出端子のノイズフィルタ、制御ＩＣ８内部での回路遅延要素、あるいはＭＯＳＦＥＴ１７自体のスイッチング動作の遅延時間などによって規定される。そして、図１１（Ｂ）に示すように、ＡＣ入力１からの入力電圧が高ければ、ＭＯＳＦＥＴ１７のターンオン時にトランスＴの一次巻き線１６を流れる電流の傾きが大きくなる。その傾斜角は一次巻き線１６のインダクタ値にもよるが、図１１（Ａ）に示すように、入力電圧が低いときの傾きは緩やかとなり、入力電圧が高いときは傾きが急になる。【００３６】
ところが、図６に示すように、ＯＣＰコンパレータ４５における過電流検出電圧は基準電源Ｖ３によって一定値に設定されている。そのため、遅延時間τの間に流れるインダクタ電流（＝Ｉｄｓ）が引き続いて上昇し、実際にＭＯＳＦＥＴ１７がオフするときの電流リミット値については、ＡＣ入力１からの入力電圧が高いほど過電流保護動作時のピーク電流が大きな値となる。一般に、負荷２５に設定される電流リミット値は、入力電圧が低いときの過電流検出レベルによって決められているので、入力電圧が高いときは設計者が望む過電流検出レベルより大きな電流が流れてしまう。したがって、ＰＷＭ制御される従来のフライバック電源では、ＭＯＳＦＥＴ１７やトランスＴ等の定格電流を高くする必要があって、電源装置のコスト増や大型化を招来する原因となっていた。
【先行技術文献】
【特許文献】
【００３７】
【特許文献１】特開２００４−４０８５６号公報
【特許文献２】特開２０１０−２４５６７５号公報
【特許文献３】米国特許出願公開第２００８／０２９１７００号明細書（段落番号［００２５］〜［００２６］、ＦＩＧ４，５参照）
【特許文献４】特開２００２−１５３０４７号公報（段落番号［００４８］〜［００５４］、図４参照）
【発明の概要】
【発明が解決しようとする課題】
【００３８】
この現象に対して、特許文献３の電源装置の発明では、つぎのような対策がとられている。特許文献３によれば、発振器の三角波をレベルシフトして、過電流保護の基準電圧とすることにより、ＭＯＳＦＥＴＱ１のオン幅が広くなる低入力電圧時には、過電流保護の基準電圧を高くし、ＭＯＳＦＥＴＱ１のオン幅が狭くなる高入力電圧時は、過電流保護の基準電圧を低くするように、検出レベルに傾斜を設けている。図１２は、入力電圧の大きさによって過電流検出レベルを変化させた状態を示す図である。ここに示すように、入力電圧の大きさによって過電流検出レベルを連続的に変化させることにより、入力電圧の大きさによらないでＭＯＳＦＥＴＱ１の過電流保護のピーク電流値（図では、電流リミットとして示している。）を一定にすることができる。【００３９】
すなわち、特許文献３の技術は後述する本発明に近似する考えに基づくものであるが、そこに示されている実施の形態は、過電流保護回路（パワーリミッタ６０）が発振器（オッシレータ１０）から電圧信号（鋸歯状信号：Saw Signal）ＶSAWを受けることにより、過電流制限を行うものだけが示されている。【００４０】
しかしながら、特許文献３での対策によれば、上述の休止期間を持った発振器には適用できない。図９において説明した周波数変調機能が付いた発振器３４に特許文献３の方法を適用した場合には、過電流保護の基準電圧（ＯＣＰコンパレータ４５の基準電源Ｖ３）が休止期間（変調期間）では一定となってしまうからである。【００４１】
図１３は、図９の周波数変調機能を備えた発振器に特許文献３の方法を適用した場合の過電流保護動作を説明するタイミング図である。この図１３に示すように、タイミングｔ２，ｔ５で周波数固定期間を過ぎ、周波数変調期間（ｔ３〜ｔ４，ｔ５〜ｔ６）になると、特許文献３の電圧信号ＶSAWに相当する電圧信号Ｓｂでは過電流保護の基準電圧のレベル補正ができなくなる。したがって、このときは、ＡＣ入力１からの入力電圧によるＭＯＳＦＥＴ１７の過電流保護のピーク電流変動を補正することが不可能になる。【００４２】
別の発明として、特許文献４における第２の実施の形態として示されているチョッパ型レギュレータでは、抵抗４９を使って入力電流（過電流）を検出し、コンパレータ６３では２つの入力電圧の差がＶｃに達すると出力が反転する。【００４３】
ここでは、分圧回路６６は入力電圧を検出するためのものであって、その出力によりトランジスタ６７に流れるベース電流Ｉｂが飽和しないよう、分圧比を小さくしておく。調整抵抗６５には、トランジスタ６７のベース電流Ｉｂのｈｆｅ倍だけ電流が流れるので、入力電圧が高くなれば、それだけ調整抵抗６５の電圧ドロップが大きくなる。また、コンパレータ６３には電流検出抵抗４９での電圧ドロップと調整抵抗６５での電圧ドロップの和の電圧が入力されるので、電流検出抵抗４９に流れる電流が同じ大きさでも、入力電圧が高いほどコンパレータ６３の２つの入力電圧の差も大きくなる。すなわち、入力電圧が高いほど早めに過電流が流れていることが判断できる（特許文献４の図４参照）。【００４４】
しかしながら、この方式では、コンパレータ６３の非反転入力端子（＋）に入力電圧がそのまま印加されるので、交流電源を整流した入力電源から入力電圧を得る場合には、その電圧値が高すぎてそのままではコンパレータに入力できないという問題が生じる。また、電源用の制御回路を集積回路で作る場合は、コンパレータ６３への入力端子が必要となり、集積回路の外部端子が２つ多く必要となる。集積回路化する場合には、その必要端子数が常に大きな問題となる。さらに、抵抗４９の抵抗値は通常小さな値とすることが好ましいため、コンパレータ６３の反転入力端子（−）への入力電圧も高電圧になってしまうという問題があった（特許文献４の図４参照）。【００４５】
こうした問題を解決するためには、上述した図５において用いられているセンス抵抗１２のように、スイッチング用のＭＯＳＦＥＴ１７と接地電位（ＧＮＤ）との間に電流検出抵抗を設けることが考えられる。ところが、特許文献４の発明を適用するためには、制御回路に負電源が必要である。通常、負電源を用意することは回路規模を大きくするために好ましくない。
【００４６】
本発明はこのような点に鑑みてなされたものであり、発振波形に変調期間（休止期間）を有する発振器を用いても、スイッチング素子に流れる過電流ピーク電流の変動を補正できるようにしたスイッチング電源装置の制御回路およびスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【００４７】
本発明では、上記問題を解決するために、スイッチング素子をオンオフしてＡＣ入力の電圧を所定の直流電圧に変換して負荷に供給するフライバック型のスイッチング電源装置の制御回路が提供される。このスイッチング電源装置の制御回路は、前記スイッチング素子に接続され、その電流値を電圧変換する電流検出回路と、前記電流検出回路により変換された電流信号に基づいて前記負荷に対する過電流を検出する過電流保護回路と、前記ＡＣ入力の電圧変化に応じて前記過電流保護回路への基準電圧信号を補正する電圧補正回路と、前記スイッチング素子に対するスイッチング周波数を変調可能な周波数変調機能を有する発振回路と、前記発振回路により設定された周波数変調期間を含む前記スイッチング周波数のオン期間に比例して単調増加するスロープ補償信号を生成するスロープ補償回路とから構成される。【００４８】
このスイッチング電源装置では、前記電圧補正回路は前記スロープ補償信号に基づき前記基準電圧信号を補正する。
また、本発明によれば、スイッチング素子をオンオフしてＡＣ入力の電圧を所定の直流電圧に変換して負荷に供給するフライバック型のスイッチング電源が提供される。このスイッチング電源は、前記スイッチング素子に接続され、その電流値を電圧変換する電流検出回路と、前記電流検出回路により変換された電流信号に基づいて前記負荷に対する過電流を検出する過電流保護回路と、前記ＡＣ入力の電圧変化に応じて前記過電流保護回路への基準電圧信号を補正する電圧補正回路と、前記スイッチング素子に対するスイッチング周波数を変調可能な周波数変調機能を有する発振回路と、前記発振回路により設定された周波数変調期間を含む前記スイッチング周波数のオン期間に比例して単調増加するスロープ補償信号を生成するスロープ補償回路と、から構成される。【００４９】
このスイッチング電源では、前記電圧補正回路は前記スロープ補償信号に基づき前記基準電圧信号を補正する。
【発明の効果】
【００５０】
本発明によれば、発振波形に変調期間（休止期間）を有する発振器を用いた場合でも、回路規模を増やすことなく過電流保護レベルを調整する機能が実現できる。
したがって、電源回路（フライバック）を制御し、ＥＭＩノイズ低減のための変調期間（休止期間）による周波数変調機能を持つＩＣにおいて、入力電圧に関わらず、同じ過電流レベルでＭＯＳＦＥＴをオフすることができる。【００５１】
そして、同じ過電流レベルでスイッチをオフすることにより、スイッチ、インダクタ、トランスの定格電流における余分なマージンが削減でき、電源装置のコスト低下、小型化を実現できる。【００５２】
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【００５３】
【図１】実施の形態に係るスイッチング電源の制御回路の構成を示すブロック図である。
【図２】図１の制御回路内のスロープ補償回路を示す回路図である。
【図３】図１の制御回路内の過電流レベル設定回路を示す回路図である。
【図４】図３の過電流レベル設定回路による補正動作を説明するタイミング図である。
【図５】ＰＷＭ制御用の集積回路（ＩＣ）を使ったフライバック電源の回路構成を示す図である。
【図６】従来のＰＷＭ制御用の制御ＩＣの内部回路構成を示すブロック図である。
【図７】従来のスロープ補償回路の一例を示す回路図である。
【図８】図７のスロープ補償回路により生成されるスロープ補償信号を示すタイミング図である。
【図９】従来の周波数変調機能を備えた発振器の一例を示す回路図である。
【図１０】発振器の各部の信号波形を示すタイミング図である。
【図１１】入力電圧が変化したときの過電流保護レベルの変化を示す図である。
【図１２】入力電圧の大きさによって過電流検出レベルを変化させた状態を示す図である。
【図１３】図９の周波数変調機能を備えた発振器に特許文献３の方法を適用した場合の過電流保護動作を説明するタイミング図である。
【発明を実施するための形態】
【００５４】
以下、図面を参照してこの発明の実施の形態について説明する。図１は、実施の形態に係るスイッチング電源の制御回路の構成を示すブロック図である。
このスイッチング電源の制御回路を構成する制御ＩＣ８は、先に図６において説明した従来のＰＷＭ制御用の制御ＩＣ８と基本的に同一の構成をなしている。制御ＩＣ８は、ＡＣ入力１からの電圧を基にして、一定の出力電圧を作るフライバック電源（図５参照）を制御するものである。また、図５に示すＭＯＳＦＥＴ１７に流れる電流を電圧変換する電流検出用のセンス抵抗１２、変換された電圧信号を検出するＩＳ端子、制御ＩＣ８内の過電流検出用のＯＣＰコンパレータ４５が、過電流を検出するための過電流保護回路を構成している。
【００５５】
図１では、従来のスイッチング電源の制御回路とは異なる部分について説明するものとし、図６に示す従来回路と対応する部分には同じ符号が付けて詳細な説明は省略する。制御ＩＣ８において、従来回路（図６）との相違点は、ＯＣＰコンパレータ４５の反転入力端子（−）に過電流レベル設定回路５０を接続し、基準電源Ｖ３を用いることなしにＭＯＳＦＥＴ１７の過電流保護レベルを決めていることである。
【００５６】
最初に、制御ＩＣ８の過電流保護時における動作について説明する。
ＭＯＳＦＥＴ１７がオンし、ＭＯＳＦＥＴ１７に接続されたセンス抵抗１２に電流が流れ、制御ＩＣ８のＩＳ端子の電圧が上昇する。制御ＩＣ８のＩＳ端子の電圧が制御ＩＣ８内部の過電流保護レベル電圧以上になると、過電流検出用のＯＣＰコンパレータ４５の出力が反転し、後段のＲＳフリップフロップ３８に対するリセット信号が生成される。ＲＳフリップフロップ３８がリセットされると、ＯＵＴ端子からＭＯＳＦＥＴ１７をオフさせる信号が出力される。なお、ワンショット回路３７の出力信号は短パルス信号であり、過電流となる時点では通常Ｌレベルとなっているので、オアゲート３９の出力はＲＳフリップフロップ３８の出力で定まる。また、制御ＩＣ８のＩＳ端子に図示しないリーディングエッジブランキング回路等を介在させて、ＭＯＳＦＥＴ１７がターンオンした直後の入力ノイズを除去することが可能である。
【００５７】
過電流レベル設定回路５０は、スロープ補償回路３５とＯＣＰコンパレータ４５の反転入力端子（−）との間に接続され、過電流保護レベルを決める基準電圧信号Ｓｄを出力している。この過電流レベル設定回路５０では、ＭＯＳＦＥＴ１７がターンオンした直後から基準電圧信号Ｓｄが右肩上がりで上昇するようにして、ＡＣ入力１からの入力電圧レベルが高いほどＭＯＳＦＥＴ１７の過電流保護時のピーク電流が高くなる現象を補正するものである。
【００５８】
図２は、図１の制御回路内のスロープ補償回路を示す回路図である。
スロープ補償回路３５は、スロープ電圧信号Ｓａを出力するための端子３５ｄを備えている点を除けば、図７に示した従来のスロープ補償回路３５と同一構成を有している。すなわち、このスロープ補償回路３５では、図７に関して説明したように、入力端子３５ｂから入力される発振器３４の発振信号ＤｍａｘがＨレベルになると、コンデンサＣ１が電流源回路Ｉ１からの電流で充電されて、単調増加する積分電圧Ｓａを生成する。この単調増加する積分電圧Ｓａが、スロープ電圧信号Ｓａとして端子３５ｄから出力される。
【００５９】
すなわち、スイッチング動作するＭＯＳＦＥＴ１７のターンオン時にコンデンサＣ１に充電して、単調増加するスロープ電圧信号Ｓａを作り、過電流レベル設定回路５０に出力している。したがって、コンデンサＣ１の容量値と電流源回路Ｉ１からの電流値（Ｉ１）により、このスロープ電圧信号Ｓａの傾斜が決定され、ＭＯＳＦＥＴ１７でのスイッチングのオン幅が広くなるほど電圧値が増加するスロープ電圧となる。
【００６０】
図３は、図１の制御回路内の過電流レベル設定回路を示す回路図である。
過電流レベル設定回路５０は、スロープ電圧信号Ｓａが入力される入力端子５０ａと、基準電圧信号Ｓｄを出力する出力端子５０ｂとを備える。過電流レベル設定回路５０は、それぞれエミッタフォロワ回路を構成するＰＮＰトランジスタＴ３とＮＰＮトランジスタＴ４、電流源回路Ｉ６，Ｉ７、カレントミラー回路を構成するＰチャネル型のトランジスタＭ８，Ｍ９、および抵抗Ｒ３，Ｒ４から構成されている。この過電流レベル設定回路５０では、ＰＮＰトランジスタＴ３からなるエミッタフォロワでＰＮＰトランジスタＴ３のエミッタ端子に（スロープ電圧信号Ｓａ＋ＰＮＰトランジスタＴ３のベース・エミッタ間電圧）という電圧信号を生成し、ＮＰＮトランジスタＴ４からなるエミッタフォロワでＮＰＮトランジスタＴ４のエミッタ端子に（スロープ電圧信号Ｓａ＋ＰＮＰトランジスタＴ３のベース・エミッタ間電圧−ＮＰＮトランジスタＴ４のベース・エミッタ間電圧≒スロープ電圧信号Ｓａ）という電圧信号を生成する。このようなことをするのは、インピーダンス変換したスロープ電圧信号Ｓａを抵抗Ｒ３に印加するためである。
【００６１】
抵抗Ｒ３にインピーダンス変換したスロープ電圧信号Ｓａが印加されるため、抵抗Ｒ３にはスロープ電圧信号Ｓａに比例した電流が流れる。この電流はトランジスタＭ８，Ｍ９からなるカレントミラー回路でコピーされ、このコピーされた電流に電流源回路Ｉ７の基準電流（電流値もＩ７で表す）が加算された電流が抵抗Ｒ４（その抵抗値もＲ４で表す）に流れる。すなわち、スロープ電圧信号Ｓａに比例した電流と基準電流（Ｉ７）が加算された電流が、抵抗Ｒ４により電圧変換されて基準電圧信号Ｓｄになる。したがって、出力端子５０ｂから出力される過電流保護レベルを決める基準電圧信号Ｓｄは、非ゼロの初期電圧（＝Ｉ７×Ｒ４）から右肩上がりで増加（増加分はスロープ電圧信号Ｓａに比例した電流が抵抗Ｒ４に流れることにより発生する。）するものとなっている。
【００６２】
このスロープ電圧信号Ｓａに比例する電圧と初期電圧とが加算された基準電圧信号Ｓｄは、図１に示すように、ＯＣＰコンパレータ４５の反転入力端子（−）に供給される。これにより、制御ＩＣ８のＩＳ端子の電圧が基準電圧信号Ｓｄを上回ると、ＲＳフリップフロップ３８にリセット信号が入力される。したがって、ＯＣＰコンパレータ４５の出力信号が反転するタイミングでＭＯＳＦＥＴ１７をターンオフさせることができる。
【００６３】
図４は、図３の過電流レベル設定回路による補正動作を説明するタイミング図である。
図４（Ｂ），（Ｃ）に示すように、それぞれ発振器３４（図９）で作られる電圧信号Ｓｂ（台形波信号）と発振信号Ｄｍａｘは、タイミングｔ４あるいはタイミングｔ７などで同時に立ち上がり、同図（Ａ）に示すように、Ｈレベルのスイッチ信号Ｓｏｕｔをドライブ回路４２からＯＵＴ端子に出力する。これによって、ＭＯＳＦＥＴ１７をターンオンさせることができる。
【００６４】
図４（Ｄ）に示すように、スロープ補償回路３５では、発振信号Ｄｍａｘの立ち上がりのタイミングｔ４，ｔ７に同期して電流源回路Ｉ１からコンデンサＣ１を充電することにより、右肩上がりのスロープ電圧信号Ｓａを作る。
【００６５】
図４（Ｅ）に示す過電流レベル設定回路５０からの基準電圧信号Ｓｄは、ＭＯＳＦＥＴ１７のターンオン直後のタイミングｔ４，ｔ７には、
Ｖｄ＝Ｉ７×Ｒ４［Ｖ］
の値となり、そこからＩ１／Ｃ１［Ｖ／ｓ］に比例する傾斜で上昇する右肩上がりの電圧信号となる。
【００６６】
図４（Ｂ）に示すように、発振器３４内の電圧信号Ｓｂ（台形波信号）は、充電期間が終わって変調期間Ｉ、IIになるタイミングｔ２，ｔ５で、一定電圧値Ｖ５が維持されることになる。そのため、発振器３４内では変調期間Ｉ、IIにおいても右肩上がりの傾斜を維持する信号を作ることができない。これに対し、上述したようにスロープ補償回路３５からのスロープ電圧信号Ｓａは、発振信号ＤｍａｘがＨレベルである期間は右肩上がりの傾斜を有している。したがって、このスロープ電圧信号Ｓａを基にして生成される過電流保護の基準電圧信号Ｓｄは、変調期間Ｉ、IIの期間中も、一貫して右肩上がりの傾斜で増加する信号となる。
【００６７】
スイッチ信号Ｓｏｕｔのオン幅は、スイッチング電源の出力電圧が一定に制御される場合、ＡＣ入力１からの入力電圧が高いほど狭く、入力電圧が低いほど広くなる。そこで、スイッチ信号Ｓｏｕｔのオン幅に比例するスロープ電圧信号Ｓａに比例する電圧を一定電圧の過電流基準電圧（＝Ｉ７×Ｒ４、図６に示す回路の基準電源Ｖ３の電圧に相当。）に加算することにより、入力電圧が低い（オン幅が広い）ときの過電流状態では、基準電圧信号Ｓｄの電圧が高く、入力電圧が高い（オン幅が狭い）ときの過電流状態では、基準電圧信号Ｓｄの電圧が低くなる。
【００６８】
したがって、この過電流レベル設定回路５０の動作により、過電流基準電圧に入力電圧補正がかけられたことになって、過電流保護時のＭＯＳＦＥＴ１７のピーク電流に生じる変動を補正することができる。
【００６９】
このように、本発明のスイッチング電源装置によれば、変調期間（休止期間）による周波数変調機能を持つ制御ＩＣ８において、過電流保護時のＭＯＳＦＥＴ１７のピーク電流に対する入力電圧補正の効果を持たせることができる。
【００７０】
なお、上述のＭＯＳＦＥＴ１７はスイッチング素子の一例として挙げたものであり、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトラジスタなどのデバイスに置き換えてもよい。
【００７１】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【００７２】
１  ＡＣ入力
２  トランス
３，５，１０，１３，２０  コンデンサ
４  ダイオードブリッジ
６，１９  ダイオード
７  電流制限抵抗
８  制御ＩＣ
９  サーミスタ
１１，２３，２４  抵抗
１２  センス抵抗
１４  逆流防止ダイオード
１５  補助巻き線
１６  一次巻き線
１７  ＭＯＳＦＥＴ
１８  二次巻き線
２１  フォトカプラ
２２  シャントレギュレータ
２５  負荷
３１  起動回路（Ｓｔａｒｔｕｐ）
３２  低電圧誤動作防止回路（ＵＶＬＯ）
３３  内部電源（５ＶＲｅｇ．）
３４  発振器（ＯＳＣ）
３５  スロープ補償回路
３６  ＦＢコンパレータ
３７  ワンショット回路
３８  ＲＳフリップフロップ
３９，４１，４６，５１  オアゲート
４０  アンドゲート
４２  ドライブ回路（ＯＵＴＰＵＴ）
４３  レベルシフト回路（Ｌｅｖｅｌ  Ｓｈｉｆｔ）
４４  ＩＳコンパレータ
４５  ＯＣＰコンパレータ
４７  電流源
４８  ＬＡＴコンパレータ
４９  ラッチ回路
５０  過電流レベル設定回路
Ｄｍａｘ  発振信号
Ｉ１〜Ｉ５  電流源回路
Ｓａ  スロープ電圧信号
Ｓｂ，ＶSAW  電圧信号
Ｓｃ  出力信号
Ｓｄ  基準電圧信号
Ｓｏｕｔ  スイッチ信号
Ｔ  トランス
Ｖ１〜Ｖ６  基準電源
Ｖｃｃ  電源電圧
【図１】
0005641140.tif 000002
【図２】
0005641140.tif 000003
【図３】
0005641140.tif 000004
【図４】
0005641140.tif 000005
【図５】
0005641140.tif 000006
【図６】
0005641140.tif 000007
【図７】
0005641140.tif 000008
【図８】
0005641140.tif 000009
【図９】
0005641140.tif 000010
【図１０】
0005641140.tif 000011
【図１１】
0005641140.tif 000012
【図１２】
0005641140.tif 000013
【図１３】
0005641140.tif 000014