(57)【特許請求の範囲】
【請求項１】
シリコン化合物ガス、酸化性ガス、および希ガスを含み、前記希ガスの分圧比が、前記シリコン化合物ガスと前記酸化性ガスと前記希ガスを併せたトータルガス圧の１５％以上の割合であって、前記シリコン化合物ガスと前記酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）が３以上１１以下であるプロセスガスをプラズマ処理容器内に供給する工程と、
前記プラズマ処理容器内にマイクロ波を供給する工程と、
前記マイクロ波により生成されたプラズマで、被処理基板上にシリコン酸化膜を形成する工程とを含み、
前記シリコン化合物ガスは、ＴＥＯＳ（テトラエトキシシラン）ガスであり、
前記プラズマはラジアルラインスロットアンテナから放射されたマイクロ波により発生したプラズマであることを特徴とするシリコン酸化膜の成膜方法。
【請求項２】
前記酸化性ガスは、酸素ガスを含むことを特徴とする請求項１に記載のシリコン酸化膜の成膜方法。
【請求項３】
前記酸化性ガスは、オゾンガスを含むことを特徴とする請求項１または２に記載のシリコン酸化膜の成膜方法。
【請求項４】
前記希ガスの分圧比は、前記トータルガス圧の２０％以上８０％以下の割合であることを特徴とする請求項１〜３のいずれかに記載のシリコン酸化膜の成膜方法。
【請求項５】
前記希ガスの分圧比は、前記トータルガス圧の４０％以上７５％以下の割合であることを特徴とする請求項１〜４のいずれかに記載のシリコン酸化膜の成膜方法。
【請求項６】
前記有効流量比（酸化性ガス／シリコン化合物ガス）が４．０以上６．０以下であることを特徴とする請求項１〜５のいずれかに記載のシリコン酸化膜の成膜方法。
【請求項７】
ＴＥＯＳ（テトラエトキシシラン）ガス、酸素ガス、およびＡｒ（アルゴン）ガスを含み、前記Ａｒガスの分圧比が、前記ＴＥＯＳガスと前記酸素ガスと前記Ａｒガスを併せたトータルガス圧の２０％以上の割合であって、前記ＴＥＯＳガスと前記酸素ガスの有効流量比（酸素ガス／ＴＥＯＳガス）が３以上１１以下であるプロセスガスをプラズマ処理容器内に供給する工程と、
前記プラズマ処理容器内にラジアルラインスロットアンテナから放射されたマイクロ波を供給してプラズマを生成する工程と、
前記マイクロ波により生成されたプラズマで、被処理基板上にシリコン酸化膜を形成する工程と、
を含むことを特徴とするシリコン酸化膜の成膜方法。
【請求項８】
前記Ａｒガスの分圧比は、前記トータルガス圧の４０％以上７５％以下の割合であることを特徴とする請求項７に記載のシリコン酸化膜の成膜方法。
【請求項９】
前記有効流量比（酸素ガス／ＴＥＯＳガス）が４．０以上６．０以下であることを特徴とする請求項７または８に記載のシリコン酸化膜の成膜方法。
【請求項１０】
前記被処理基板の温度を４５０℃以下とすることを特徴とする請求項１〜９のいずれかに記載のシリコン酸化膜の成膜方法。
【請求項１１】
前記被処理基板の温度を３６０℃以上３９０℃以下とすることを特徴とする請求項１〜１０のいずれかに記載のシリコン酸化膜の成膜方法。
【請求項１２】
前記プラズマ処理容器内の圧力を、６．６７Ｐａ以上１３３．３２Ｐａ以下とすることを特徴とする請求項１〜１１のいずれかに記載のシリコン酸化膜の成膜方法。
【請求項１３】
素子分離領域におけるライナー膜の形成方法であって、
シリコン化合物ガス、酸化性ガス、および希ガスを含み、前記希ガスの分圧比が、前記シリコン化合物ガスと前記酸化性ガスと前記希ガスを併せたトータルガス圧の１５％以上の割合であって、前記シリコン化合物ガスと前記酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）が３以上１１以下であるプロセスガスをプラズマ処理容器内に供給する工程と、
前記プラズマ処理容器内に供給されたマイクロ波により生成されたプラズマを用いて、トレンチが形成された被処理基板を４５０℃以下とした状態で、前記トレンチの表面にシリコン酸化膜から構成されるライナー膜を形成する工程とを含み、
前記シリコン化合物ガスは、ＴＥＯＳ（テトラエトキシシラン）ガスであり、
前記プラズマはラジアルラインスロットアンテナから放射されたマイクロ波により発生したプラズマである、ライナー膜の形成方法。
【請求項１４】
前記ライナー膜を形成する工程の前に、前記トレンチが形成された被処理基板に対し、前記トレンチの表面にプラズマ処理を行なう工程を含む、請求項１３に記載のライナー膜の形成方法。
【請求項１５】
前記ライナー膜を形成する工程の後に、前記ライナー膜の表面にプラズマ処理を行なう工程を含む、請求項１３または１４に記載のライナー膜の形成方法。
【請求項１６】
前記酸化性ガスは、酸素ガスを含む、請求項１３〜１５のいずれかに記載のライナー膜の形成方法。
【請求項１７】
前記希ガスは、アルゴンガスを含む、請求項１３〜１６のいずれかに記載のライナー膜の形成方法。
【請求項１８】
素子分離領域におけるライナー膜の形成方法であって、
シリコン化合物ガス、酸化性ガス、および希ガスを含み、前記希ガスの分圧比が、前記シリコン化合物ガスと前記酸化性ガスと前記希ガスを併せたトータルガス圧の１５％以上の割合であって、前記シリコン化合物ガスと前記酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）が３以上１１以下であるプロセスガスをプラズマ処理容器内に供給する工程と、
前記プラズマ処理容器内に供給されたマイクロ波により生成されたプラズマを用いて、トレンチが形成された被処理基板の表面温度を３００℃以下とした状態で、前記トレンチの表面にシリコン酸化膜から構成されるライナー膜を形成する工程と、
前記ライナー膜を形成する工程の後に、前記ライナー膜の表面にプラズマ処理を行なう工程とを含み、
前記シリコン化合物ガスは、ＴＥＯＳ（テトラエトキシシラン）ガスであり、
前記プラズマはラジアルラインスロットアンテナから放射されたマイクロ波により発生したプラズマである、ライナー膜の形成方法。
【請求項１９】
前記ライナー膜を形成する工程の前に、前記トレンチが形成された被処理基板に対し、前記トレンチの表面にプラズマ処理を行なう工程を含む、請求項１８に記載のライナー膜の形成方法。
【請求項２０】
半導体装置の製造方法であって、
被処理基板上に素子を形成する工程と、
前記素子を形成した後に、請求項１３〜１９のいずれかに記載のライナー膜の形成方法によりライナー膜を形成する工程とを含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン酸化膜の成膜方法、シリコン酸化膜、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体製造過程のトランジスタ素子分離やあるいは配線間の層間絶縁膜にシリコン酸化膜や窒化膜で代表されるような絶縁膜を形成する方法として、一般に７５０℃以上の高温熱処理が許容される工程においては、高品位絶縁膜の形成には熱ＣＶＤ法を代表とする方法がある。また、４５０℃以上７５０℃以下の高温熱処理が許容される工程においては、常圧ＣＶＤ法にて形成された熱ＣＶＤ膜を約４２０℃から５００℃程度の温度で成膜しておいて、その後にその膜質の改質の為に、７５０℃程度の熱処理を施すことにより絶縁膜の改質を実施するのが一般的である。
【０００３】
近年、大規模集積回路ＬＳＩやＣＣＤの素子をより高速に動作させ、かつ、低消費電力化を進めるために製造プロセスの微細化を進め、かつ、前述のトランジスタ素子分離やあるいは配線間の層間絶縁膜にシリコン酸化膜や窒化膜で代表されるような絶縁膜をより高品位にする事（つまり、耐圧やリーク電流特性で一般的に示される電気特性をより優れたものにする事）への要求が強くなってきている。一般にトランジスタのゲート配線材料に融点が低い（４５０℃以下の）メタル（金属材料）を用いたＬＳＩやＣＭＯＳイメージセンサー等の半導体素子へのゲート形成工程以降のプロセス（ＢＥＯＬ）については、前述のプラズマやオゾン等による活性酸素のアシストを有する低温ＣＶＤ法による成膜方法で形成されたＣＶＤ酸化膜やＣＶＤ窒化膜では、熱ＣＶＤ法を代表とするＨＴＯＣＶＤ膜よりも膜質（ここでは電気的な特性）が劣ることが知られている。また、前述のプラズマＣＶＤ法で形成したプラズマＣＶＤ膜は、成膜中のプラズマ処理に起因するダメージにより、せっかく形成されたトランジスタの特性が後半工程（ＢＥＯＬ）プロセスにより劣化することが知られている。
【０００４】
特許文献１は、酸素欠損の少ない膜を安価かつ容易に形成できる成膜方法を提供している。混合ガスは、有機金属化合物ガス、酸化性ガス、及び希ガスを含む。混合ガス中の希ガスの分圧の割合Ｐｒを８５％≦Ｐｒ＜１００％とする。混合ガスをプラズマ処理容器内に導入する。プラズマ処理容器内にプラズマを発生させて有機金属ガス及び酸化性ガスをプラズマにて分解させ、被処理基板に金属酸化物膜を形成する技術である。
【０００５】
特許文献２は、被処理基板やこの被処理基板に形成されるシリコン系酸化膜に与えるプラズマ損傷を抑制しつつ、被処理基板にシリコン系酸化膜を均一に形成することができる成膜方法を提供している。一分子中に少なくともシリコン原子、炭素原子、及び酸素原子を有する有機シリコン化合物ガスと、酸化性ガスと、アルゴン、クリプトン、及びキセノンのうち少なくとも１種以上を有する希ガスとを含む混合ガスを、希ガスの分圧の割合Ｐｒが１５％≦Ｐｒ≦８５％となるように、プラズマ処理容器内に供給する。プラズマ処理容器内にプラズマを発生させて、有機シリコン化合物ガス及び酸化性ガスをプラズマにて分解させ、被処理基板に酸化シリコン膜を形成する技術である。なお、プラズマ源として並行平板型のプラズマ源を用いている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３３６０１９号公報
【特許文献２】特開２００５−２５２０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１においては、希ガスの量を多くし、プラズマ中の電子密度を高めることで良好な膜質となることが記載されている。電子密度を高めるために、分子量の小さい希ガスより、分子量の大きい希ガスであるキセノン（Ｘｅ）が最も好ましいとあるが、使用量やコストを考えると、量産には不向きであり、好ましくない。特許文献２においては、シリコン系酸化膜を均一に形成しているが、膜質の成分については考慮されていない。
【０００８】
４５０℃以下で行われるシリコン酸化膜（ＳｉＯ）の低温プラズマＣＶＤ膜形成技術においては、成膜条件の最適化やプラズマからのアシスト方法、原料ガスの工夫がなされてきた。しかし、成膜されたシリコン酸化膜（As Deposition）の膜質は８００℃以上で成膜された熱ＣＶＤ膜（ＨＴＯと称されるＳｉＨ４系ＳｉＯ−ＣＶＤ膜）の膜質より電気的な特性（例えば、耐圧やリーク特性など）が明らかに劣る。またその原因の一つとして、低温プラズマＣＶＤ膜形成技術では、シリコン酸化膜の膜中にＦＴ−ＩＲ（フーリエ変換型赤外分光光度計）分析法においてＳｉ−ＯＨ、Ｓｉ−ＨおよびＳｉＯ−ＣＨ３等の不純物成分の混入が、また膜中に存在する水分量を検出するＴＤＳ（Thermal Desorption Spectroscopy）分析において膜中に水素や水分の取り込みまたは有機系不純物の取り込みが確認されていた。
【０００９】
しかし、７００℃以上の高温下で形成されたＣＶＤ膜（例えばＨＴＯ膜）は、金属配線を備えた半導体装置への成膜は行えない。近年脚光を浴びている高品質な膜を低温で形成する手法として原子層堆積法（ＡＬＤ）が代替技術としてあり得るが、成膜速度が非常に遅く、半導体製造工程への適用はスループットの低下につながり、量産を考慮したとき、好ましくない。また、従来の並行平板等のプラズマ源を用いたプラズマＣＶＤ成膜においては、成膜中に生じるプラズマチャージングダメージがＬＳＩ素子特性の劣化を促進させるという問題があった。また、このプラズマ源を用いた場合、生成したプラズマの電子温度が被処理基板近傍でも数ｅＶ〜１０数ｅＶと高いため、基板に過剰なダメージを与え、さらにチャンバー内壁をスパッタし、アルミニウム等の金属元素を膜中に取り込んでしまい、欠陥や不純物の少ない膜を成膜することが困難であった。
【００１０】
本発明はこうした状況に鑑みてなされたものであり、その目的は、金属配線を備える半導体装置であっても、優れた性質を有する酸化シリコンからなる薄膜を低温ＣＶＤ法により形成することができるシリコン酸化膜の成膜方法、シリコン酸化膜、半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の第１の観点に係るシリコン酸化膜の成膜方法は、
シリコン化合物ガス、酸化性ガス、および希ガスを含み、前記希ガスの分圧比が、前記シリコン化合物ガスと前記酸化性ガスと前記希ガスを併せたトータルガス圧の１０％以上の割合であって、前記シリコン化合物ガスと前記酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）が３以上１１以下であるプロセスガスをプラズマ処理容器内に供給する工程と、
前記プラズマ処理容器内にマイクロ波を供給する工程と、
前記マイクロ波により生成されたプラズマで、被処理基板上にシリコン酸化膜を形成する工程と、
を含むことを特徴とする。
【００１２】
好ましくは、前記シリコン化合物ガスは、Ｓｉ−Ｏ−Ｒ（アルコキシド基）を含むシリコン化合物ガスであることを特徴とする。
【００１３】
好ましくは、前記シリコン化合物ガスは、ＴＥＯＳ（テトラエトキシシラン）ガスであることを特徴とする。
【００１４】
さらに好ましくは、前記シリコン化合物ガスは、シリコン原子を有するシラン（水素化ケイ素）ガス、および／または、シラン化合物を含有するシリコン化合物ガスであることを特徴とする。
【００１５】
好ましくは、前記酸化性ガスは、酸素ガスを含むことを特徴とする。
【００１６】
さらに好ましくは、前記酸化性ガスは、オゾンガスを含むことを特徴とする。
【００１７】
好ましくは、前記プラズマはスロットアンテナから放射されたマイクロ波により発生したプラズマであることを特徴とする。
【００１８】
好ましくは、前記希ガスの分圧比は、前記トータルガス圧の２０％以上８０％以下の割合であることを特徴とする。
【００１９】
さらに好ましくは、前記希ガスの分圧比は、前記トータルガス圧の４０％以上７５％以下の割合であることを特徴とする。
【００２０】
好ましくは、前記有効流量比（酸化性ガス／シリコン化合物ガス）が４．０以上６．０以下であることを特徴とする。
【００２１】
本発明の第２の観点に係るシリコン酸化膜の成膜方法は、
ＴＥＯＳ（テトラエトキシシラン）ガス、酸素ガス、およびＡｒ（アルゴン）ガスを含み、前記Ａｒガスの分圧比が、前記ＴＥＯＳガスと前記酸素ガスと前記Ａｒガスを併せたトータルガス圧の２０％以上の割合であって、前記ＴＥＯＳガスと前記酸素ガスの有効流量比（酸素ガス／ＴＥＯＳガス）が３以上１１以下であるプロセスガスをプラズマ処理容器内に供給する工程と、
前記プラズマ処理容器内にスロットを介してマイクロ波を供給する工程と、
前記マイクロ波により生成されたプラズマで、被処理基板上にシリコン酸化膜を形成する工程と、
を含むことを特徴とする。
【００２２】
好ましくは、Ａｒガスの分圧比は、前記トータルガス圧の４０％以上７５％以下の割合であることを特徴とする。
【００２３】
好ましくは、前記有効流量比（酸素ガス／ＴＥＯＳガス）が４．０以上６．０以下であることを特徴とする。
【００２４】
好ましくは、前記被処理基板の温度を４５０℃以下とすることを特徴とする。
【００２５】
さらに好ましくは、前記被処理基板の温度を３６０℃以上３９０℃以下とすることを特徴とする。
【００２６】
好ましくは、前記プラズマ処理容器内の圧力を、６．６７Ｐａ以上１３３．３２Ｐａ以下とすることを特徴とする。
【００２７】
本発明の第３の観点に係るシリコン酸化膜は、
本発明の第１または第２の観点に係るシリコン酸化膜の成膜方法で形成することを特徴とする。
【００２８】
本発明の第４の観点に係るシリコン酸化膜は、
金属配線を備える被処理基板上に、スロットを介し供給されたマイクロ波により生成されたプラズマを用いて形成された薄膜であって、
前記薄膜に、実質的に不純物成分（Ｓｉ−ＯＨ、Ｓｉ−Ｈ、およびＳｉＯ−ＣＨ３）が含まれないことを特徴とする。
【００２９】
本発明の第５の観点に係るシリコン酸化膜は、
マイクロ波励起プラズマを用いて形成されたシリコン酸化膜であって、
Ｐ型基板上に形成したＥＯＴ（等価酸化膜厚）が７ｎｍ±１ｎｍの厚さのシリコン酸化膜に負電位を与え、７ＭＶ／ｃｍの大きさの電界を印加して測定したときのリーク電流密度が、１．０×１０−７Ａ／ｃｍ２以下であることを特徴とする。
【００３０】
好ましくは、前記シリコン酸化膜に、実質的に不純物成分（Ｓｉ−ＯＨ、Ｓｉ−Ｈ、およびＳｉＯ−ＣＨ３）が含まれないことを特徴とする。
【００３１】
本発明の第６の観点に係るシリコン酸化膜は、
マイクロ波励起プラズマを用いて形成されたシリコン酸化膜（ＳｉｘＯｙ）であって、
組成比（ｘ／ｙ）の膜厚方向の変化量が、±３％以下であることを特徴とする。
【００３２】
好ましくは、前記組成比（ｘ／ｙ）の膜厚方向の変化量が、±１％以下であることを特徴とする。
【００３３】
本発明の第７の観点に係る半導体装置は、
本発明の第３ないし第６の観点に係るシリコン酸化膜を備えることを特徴とする。
【００３４】
本発明の第８の観点に係る半導体装置は、
被処理基板上に４５０℃以上の熱処理で組成変形を伴うような低融点メタルを含む金属材料を含み、本発明の第３ないし第６の観点に係るシリコン酸化膜を備えることを特徴とする。
【００３５】
好ましくは、前記金属材料は、Ｃｕ（銅）またはＡｌ（アルミニウム）であることを特徴とする。
【００３６】
本発明の第９の観点に係る半導体装置の製造方法は、
本発明の第３ないし第６の観点に係るシリコン酸化膜を成膜する工程を含むことを特徴とする。
【００３７】
また、この発明の他の局面においては、シリコン化合物を用いた低温での成膜を、素子分離領域（ＳＴＩ：Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）におけるライナー膜の成膜に適用可能である。ここで、素子分離領域におけるライナー膜の形成方法は、シリコン化合物ガス、酸化性ガス、および希ガスを含み、希ガスの分圧比が、シリコン化合物ガスと酸化性ガスと希ガスを併せたトータルガス圧の１０％以上の割合であって、シリコン化合物ガスと酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）が３以上１１以下であるプロセスガスをプラズマ処理容器内に供給する工程と、プラズマ処理容器内に供給されたマイクロ波により生成されたプラズマを用いて、トレンチが形成された被処理基板を４５０℃以下とした状態で、トレンチの表面にシリコン酸化膜から構成されるライナー膜を形成する工程とを含む。
【００３８】
好ましくは、ライナー膜を形成する工程の前に、トレンチが形成された被処理基板に対し、トレンチの表面にプラズマ処理を行なう工程を含む。
【００３９】
また、ライナー膜を形成する工程の後に、ライナー膜の表面にプラズマ処理を行なう工程を含むよう構成してもよい。
【００４０】
さらに好ましい一実施形態として、シリコン化合物ガスは、ＴＥＯＳガスを含む。
【００４１】
さらに好ましい一実施形態として、酸化性ガスは、酸素ガスを含む。
【００４２】
さらに好ましい一実施形態として、希ガスは、アルゴンガスを含む。
【００４３】
また、素子分離領域におけるライナー膜の形成方法は、シリコン化合物ガス、酸化性ガス、および希ガスを含み、希ガスの分圧比が、シリコン化合物ガスと酸化性ガスと希ガスを併せたトータルガス圧の１０％以上の割合であって、シリコン化合物ガスと酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）が３以上１１以下であるプロセスガスをプラズマ処理容器内に供給する工程と、プラズマ処理容器内に供給されたマイクロ波により生成されたプラズマを用いて、トレンチが形成された被処理基板の表面温度を３００℃以下とした状態で、トレンチの表面にシリコン酸化膜から構成されるライナー膜を形成する工程と、ライナー膜を形成する工程の後に、ライナー膜の表面にプラズマ処理を行なう工程とを含む。
【００４４】
好ましくは、ライナー膜を形成する工程の前に、トレンチが形成された被処理基板に対し、トレンチの表面にプラズマ処理を行なう工程を含む。
【００４５】
この発明のさらに他の局面において、半導体装置の製造方法は、被処理基板上に素子を形成する工程と、素子を形成した後に、上記したいずれかのライナー膜の形成方法によりライナー膜を形成する工程とを含む。
【発明の効果】
【００４６】
本発明のシリコン酸化膜の成膜方法、シリコン酸化膜、半導体装置および半導体装置の製造方法によれば、金属配線（金属配線にはメタルゲート等の金属よりなる部分を含んでよい。）を備える半導体装置であっても、優れた性質を有する酸化シリコンからなる薄膜を低温ＣＶＤ法により形成することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態１に係るプラズマ処理装置の断面図である。
【図２】スロット板の一例を示す平面図である。
【図３】本発明の実施の形態１に係るシリコン酸化膜の特性を示す図で、希ガスの分圧比を変化させたときのＴＤＳの結果である。
【図４】本発明の実施の形態１に係るシリコン酸化膜の特性を示す図で、酸化性ガスとシリコン化合物ガスの流量比を変化させたときのＴＤＳの結果である。
【図５】本発明の実施の形態１に係るシリコン酸化膜の特性を示す図で、エッチングレートで規格化した結果である。
【図６】本発明の実施の形態１に係るシリコン酸化膜の特性を示す図で、処理圧力を変化させたときのＴＤＳの結果である。
【図７】本発明の実施の形態１に係るシリコン酸化膜の特性を示す図で、被処理基板の温度を変化させたときのＴＤＳの結果である。
【図８】本発明の実施の形態１に係るシリコン酸化膜の特性を示す図で、リーク耐圧特性を示す。
【図９】ＭＯＳＣＡＰ素子の一例を示す断面図である。
【図１０】本発明の実施の形態１に係るシリコン酸化膜の特性を示す図で、ＱｂｄのＷｅｉｂｕｌｌプロットしたものである。
【図１１Ａ】本発明の実施の形態１に係るシリコン酸化膜の特性を示す図で、膜質の構成組成比を示す。
【図１１Ｂ】比較対象である熱ＣＶＤ法で形成される熱酸化膜の特性を示す図で、膜質の構成組成比を示す。
【図１２】本発明の実施の形態１に係るシリコン酸化膜の電気的特徴を示す図で、膜質の組成を示す。
【図１３】本発明の実施の形態２に係る半導体装置の断面図である。（ａ）〜（ｄ）は、製造の工程を示す。
【図１４】ＭＯＳ型半導体装置の一部を示す断面図である。
【図１５】素子分離領域付近を示す拡大断面図である。
【図１６】トレンチが形成されたＥＥＰＲＯＭにおける素子分離領域付近を示す拡大断面図である。
【図１７】ライナー膜が形成されたＥＥＰＲＯＭにおける素子分離領域付近を示す拡大断面図である。
【図１８】図１５のＸＶＩＩＩで示すトレンチの角部の電子顕微鏡写真である。
【図１９】フラッシュメモリの一部を模式的に示す断面図である。
【図２０】素子分離領域付近を示す拡大断面図である。
【発明を実施するための形態】
【００４８】
（実施の形態１）
図１は本発明の実施の形態１に係るプラズマ処理装置の断面図である。プラズマ処理装置は、ＲＬＳＡプラズマを用いるプラズマ処理装置であって、被処理基板上にシリコン酸化膜を形成する際に用いられる。図２は、プラズマ処理装置の一部分であるスロット板の一例を示す平面図である。
【００４９】
プラズマ処理装置１は、チャンバ２、天板（誘電体窓）３、アンテナ４、導波管５、マイクロ波源６、冷却ジャケット７、基板保持台８、真空ポンプ９、を備える。ガス供給源（図示せず）から壁用ガス通路１０、または中央ガス通路１１を介して、チャンバ２内へガスを供給することができる。
【００５０】
天板３の上にアンテナ４は設けられ、アンテナ４の上に、温調媒体を流通させる流路を備えた冷却ジャケット７が備えられる。アンテナ４はスロット板４ａ、遅波板（誘電体板）４ｂとを備える。遅波板４ｂは、例えばＳｉＯ２やＡｌ２Ｏ３などの誘電体材料から構成され、冷却ジャケット７とスロット板４ａとの間に配置され、マイクロ波の波長を圧縮する。
【００５１】
導波管５から給電されたマイクロ波は、アンテナ４の遅波板４ｂ内で定在波が形成される。また、遅波板４ｂ内の波長は、導波管５内での波長に比べて、誘電率の比（導波管内雰囲気の誘電率／誘電体の誘電率）の平方根分に短縮される。例えば２．４５ＧＨｚのマイクロ波の場合、導波管内での波長は約１２．２ｃｍであるのに対し、誘電体（アルミナ）内での波長は約４ｃｍ程度となる。
【００５２】
図２に示すスロット板は、ＲＬＳＡ（ラジアルラインスロットアンテナ）の一例を示す。スロット板４ａは、銅板に金メッキ等が施され、マイクロ波を通過させるための多数のスロット４１、４２が形成されている。スロット板４ａを遅波板４ｂに隣接して備えることでプラズマを広げることができる。マイクロ波はスロット４１、４２から下方向に放射され径方向に伝播し、天板３内で反射が繰り返され、干渉して強め合い、定在波が形成される。図示してあるように、スロット４１、４２は同心円状に、かつ互いに直交するように形成されている。プラズマはスロット４１、４２の長さ方向に垂直に広がり、天板３直下にプラズマが発生する。励起されたプラズマの電子温度は、誘電体窓である天板３直下で最も高く、天板３から離れるにつれ、低下する。天板３直下は数ｅＶ−１０数ｅＶとなり、プラズマ励起領域と呼ばれる。被処理基板Ｗ付近では、マイクロ波のパワー等にもよるが、１．５ｅＶ程度以下である。これは、拡散プラズマ領域と呼ばれる。
【００５３】
また、ＲＬＳＡ（ラジアルラインスロットアンテナ）によって生成されるプラズマは、高密度であることが特長である。天板３直下のプラズマ励起領域で１０１３ｃｍ−３程度あり、拡散プラズマ領域の被処理基板Ｗ近傍でも、１０１１ｃｍ−３以上と非常に高密度である。本構成によると、高い電子温度の領域でガスが十分に解離され、低電子温度の拡散プラズマ領域で成膜されるため、被処理基板Ｗにダメージの少ない高品質の成膜が可能となるものと考えられる。
【００５４】
導波管５は、アンテナ４に接続されている。導波管５は外側導体５ａと内側導体５ｂからなる軸管の部分と、軸管の上部にある矩形導波部５ｃとを備える。アンテナ４のスロット板４ａは内側導体５ｂに結合され、その内側導体５ｂの中心を中央ガス通路１１は通る。ガス供給源からガスを導入し、天板３の中央部にあるガス噴射口１２からチャンバ２内に、ガスを供給することができる。
【００５５】
以下、シリコン酸化膜の成膜方法について、プラズマ処理装置１を用いて説明する。被処理基板Ｗを基板保持台８に載置する。プラズマを形成する空間Ｓの、基板保持台８と天板３の距離Ｚを１３５ｍｍとし、マイクロ波パワーを３．５ｋＷとする。被処理基板Ｗの大きさは、直径３００ｍｍである。
【００５６】
図示していないが、基板保持台８は、ヒータやランプアニールなどの加熱手段を備えており、被処理基板Ｗを所定の温度に保つことができ、成膜条件により、温度を設定する。例えば、被処理基板Ｗに金属配線（金属配線にはメタルゲート等の金属よりなる部分を含んでよい。）が備えられたものである場合、４５０℃以下の範囲で温度設定しておく。
【００５７】
プラズマ処理装置１のチャンバ２は、天板３により塞がれ、真空ポンプ９でチャンバ２の内部を真空（減圧）状態にすることが可能に構成される。例えばチャンバ２内の圧力を、パーティクルが発生しにくい圧力である１３３．３２Ｐａ以下の範囲内の所定の圧力に設定しておく。
【００５８】
天板３上には、アンテナ４が結合されている。アンテナ４には、導波管５が接続されている。より詳しくは、スロット板４ａは内側導体５ｂに結合される。遅波板４ｂは、冷却ジャケット７とスロット板４ａとの間に配置され、マイクロ波の波長を圧縮する。
【００５９】
２．４５ＧＨｚのマイクロ波源６から導波管５を通してマイクロ波を供給する。マイクロ波は遅波板４ｂを介してアンテナ４の径方向に伝播し、スロット板４ａのスロットより放射される。マイクロ波は天板３を伝播し、天板３全体に広がり、チャンバ２内に供給される。
【００６０】
ガス供給源から、壁用ガス通路１０と中央ガス通路１１を介して、チャンバ２内にガスが供給される。ガスは、天板３側方を囲むように備えられた壁用ガス通路１０から、チャンバ２内に向けて均等に噴射される。また、天板３の直下の中心部分にガス噴射口１２からガスが噴射されることで、天板３全体の直下部分に、均等にガスが供給される。このとき供給されるガスは、希ガス、例えばアルゴン（Ａｒ）ガスと、酸化性ガス、例えば酸素ガスとシリコン化合物ガスが含まれる。シリコン化合物ガスは、例えばＴＥＯＳ（テトラエトキシシラン）ガスである。これらのガスの分圧比、流量比等を所定の条件で供給する。
【００６１】
プラズマ励起用の希ガスを励起させプラズマ生成し、シリコン化合物ガスを解離し、ラジカル化する。基板保持台８に設置した被処理基板Ｗにシリコン酸化膜を堆積させ、プラズマＣＶＤ（Chemical Vapor Deposition）処理を施すことができる。本実施の形態の例では、マイクロ波を供給した後にガスを供給したが、ガスの供給とマイクロ波の供給は、処理条件に応じ、順序が逆であってもよい。被処理基板Ｗをプラズマ処理装置（チャンバ２）内へ搬入しプラズマ処理後に搬出するという一連の流れを繰り返し、所定枚数の基板に対して、シリコン酸化膜の形成を行う。
【００６２】
成膜速度を５〜６００ｎｍ／ｍｉｎの範囲で任意に調節することで、薄膜１０ｎｍ以下から厚膜１μｍ以上まで自由に成膜の膜厚を制御するが事が可能である。プラズマ処理を行う時間、または原料ガスの流量を変化させることで、形成されるＣＶＤ膜の厚みを制御することができる。
【００６３】
図３には、希ガス（Ａｒ）の分圧比を変化させたときのＴＤＳ（Thermal Disorption Spectroscopy）の結果を示した。ここで、Ａｒ分圧比は可変、処理圧力は５０．５Ｐａ、ステージ温度は３９０℃とした。図３の縦軸は、熱酸化膜のＴＤＳ値で規格化した値を示す。図中のＰＥ＿ＴＥＯＳは、従来のプラズマＣＶＤ法により成膜されたものであり、比較のために示したものである。
【００６４】
これによれば、７．５％の分圧のとき、大きなＴＤＳ値を示す。少なくとも１５％以上７５％まではＴＤＳ値は小さくなり、膜中に水分、すなわち−Ｈや−ＯＨ基を実質的に含まないことがわかる。
【００６５】
ここで、実用に耐える膜の基準としては、熱酸化膜のＴＤＳ値を基準として規格化した値でみて、３程度であればよく、その基準値から見積もったとき、希ガスと酸化性ガスとシリコン化合物ガスを併せたトータルガス圧に対して、希ガスの分圧比を１０％以上の範囲とするとよいことがわかる。さらに好ましくは、希ガスの分圧比を４０％以上７５％以下の割合にするとよい。希ガスの分圧比を４０％以上とすると、より良好な状態で成膜を行いやすくなる。希ガスは高価なガスであり、成膜の良好さとコストとのバランスを考えながら、希ガスの分圧比を設定する。
【００６６】
図４に酸素ガスとシリコン化合物ガスの流量比を種々変化させて成膜したときのＴＤＳの結果を示した。ここで、Ａｒ分圧比は、４４％、処理圧力は、５０．５Ｐａ、基板処理温度は、３９０℃とした。
【００６７】
これによれば、酸素ガスとシリコン化合物ガスの流量比（酸素ガス／シリコン化合物ガス）が１程度のときは、ＴＤＳ値は大きな値を示す。一方、酸素ガスとシリコン化合物ガスの流量比（酸素ガス／シリコン化合物ガス）が４〜９程度のとき、ＴＤＳ値は低い値となり、膜中に水分、すなわち−Ｈや−ＯＨ基を実質的に含まないことがわかる。酸素ガスとシリコン化合物ガスの流量比（酸素ガス／シリコン化合物ガス）が４．０以上６．０以下であれば、実用に十分耐えうる膜を成膜することが可能である。
【００６８】
図５に、ＲＬＳＡプラズマによって成膜した酸化シリコン膜の５％フッ酸（ＨＦ）に対するエッチングレートを熱酸化膜に対する５％フッ酸のエッチングレートで規格化した結果を示した。高温でのＣＶＤ酸化膜の５％フッ酸に対するエッチングレートが、熱酸化膜のエッチングレートの２倍程度であるから、十分余裕をみて、熱酸化膜のエッチングレートの１．７程度あれば、十分に良好な膜であるということができる。そこで、この１．７を基準として、見積もった好適な酸素ガスとシリコン化合物ガスの流量比は、３．６以上１０．８以下である。成膜のしやすさや、品質などを考えると、さらに好適には、酸素ガスとシリコン化合物ガスの流量比は４．０以上６．０以下であることが望ましい。
【００６９】
図６に、Ａｒ分圧比を、４４％、酸素／ＴＥＯＳ流量比を５．５、基板処理温度を、３９０℃として、処理圧力を種々変化させたときのＴＤＳの結果を示した。成膜を行ったすべての処理圧力帯に対し、ＴＤＳ値は良好な値を示した。
【００７０】
図７にＡｒ分圧比を４４％及び７．５％、酸素／ＴＥＯＳ流量比を５．５、処理圧力を５０．５Ｐａとして、被処理基板の温度を種々変化させたときのＴＤＳ分析の結果を示す。図中のＰＥ＿ＴＥＯＳは、従来のプラズマＣＶＤ法により成膜されたものであり、比較のために示したものである。Ａｒ分圧比を７．５％として被処理基板の温度（基板保持台）の温度を３６０℃、３９０℃とした場合には、ＴＤＳは大きな値となる。一方、Ａｒ分圧比を４４％として、被処理基板の温度（基板保持台）の温度を３６０℃、３９０℃とした場合には、良好な低いＴＤＳ値を示す。以上から、Ａｒの分圧比が適切な値であれば、被処理基板温度は広く設定できることがわかる。ＴＥＯＳを用いた成膜においては、Ａｒ分圧比を固定したとき、成膜されたシリコン酸化膜のＴＤＳには大きな差はないが、被処理基板温度を高くするほうがＴＤＳ値は小さく良好な膜を得ることができる傾向にあることがわかる。
【００７１】
希ガスは、アルゴン（Ａｒ）ガスの他、キセノン（Ｘｅ）ガス、クリプトン（Ｋｒ）ガス等であってもよい。また、酸化性ガスは、酸素の他に、酸素元素を含むガスとしてオゾンガスや一酸化炭素ガス等を用いてもよい。このときチャンバ内に供給される酸素原子の個数がＳｉ原子数との関係で所定値となるように決定する。有効流量比（酸化性ガス／シリコン化合物ガス）は以下に示される。
【００７２】
酸化性ガスの有効流量は、以下の式（式１）で与えられる。
【００７３】
（酸化性ガスの流量）×（酸化性ガス１分子中に含まれる酸素原子の数）／２…（式１）
シリコン化合物ガス中の有効流量は、以下の式（式２）で与えられる。
【００７４】
（シリコン化合物ガスの流量）×（シリコン化合物ガス１分子中に含まれるＳｉ原子の数）…（式２）
有効流量比は、（式１）を（式２）で割った式（式３）で与えられる。
【００７５】
（（酸化性ガスの流量）×（酸化性ガス１分子中に含まれる酸素原子の数）／２）／（（シリコン化合物ガスの流量）×（シリコン化合物ガス１分子中に含まれるＳｉ原子の数））…（式３）
例えばオゾンガスを酸化性ガスとして用いる場合、シリコン化合物の流量が一定であるとき、所定の有効流量比を選るには、オゾンガスの有効流量は酸素ガスの有効流量の１．５倍であるから、酸素ガスを用いる場合に比べて、３分の２倍の流量が適当である。
【００７６】
（実施例）
本実施の形態１の成膜方法で形成したシリコン酸化膜の特性を以下のようにして評価した。
【００７７】
図８は、ＥＯＴ（Equivalent Oxide Thickness；等価酸化膜厚）換算で７ｎｍ±１ｎｍの膜厚領域において、印加する電界の大きさを変化させた際の電流特性（Ｊ）を測定したものである。電界７ＭＶ／ｃｍ印加した時に膜を流れる電流密度を測定しており、被処理基板ＷのタイプはＰ型半導体を用いている。
【００７８】
図中のＲ＿ＴＥＯＳは、本発明のシリコン酸化膜を示しており、ＷＶＧ膜を、比較対象に示した。電気特性測定用の素子は、電気特性を測定するときに一般的に用いられる、ＭＯＳＣＡＰを作成して電流−電圧（Ｉ−Ｖ）特性を測定した。ＭＯＳＣＡＰ素子３０は図９に示す。
【００７９】
ＭＯＳＣＡＰ素子３０は、Ｎ型Ｐｈｏｓである拡散層３１と、ゲート酸化膜３２と、Ｐ型のシリコン基板３３と、から構成される。
【００８０】
図８には、ここで測定には、Ａｒ分圧４３−７５％、圧力５０．５Ｐａ、マイクロ波パワーを３．５ｋＷとして形成された、３ｎｍ、６ｎｍ、８ｎｍの試料を用いた。すべての膜厚の試料においてＷＶＧ膜と比較して良好なリーク特性を示すが、７ＭＶ／ｃｍの電界を印加した際に６ｎｍ、８ｎｍの試料でＪ＜１．０×１０−７Ａ／ｃｍ２を示した。
【００８１】
図３から図８の結果より、本発明により作成されたシリコン酸化膜は、耐圧やリーク特性に関して、ＷＶＧ熱酸化膜と同等以上の性能を有していることが分かる。また、７ｎｍよりも薄い領域においても、リークが非常に少ないことも分かる。厚みに関わらずに高いリーク特性を有するので、高い絶縁性が必要とされる、半導体装置に対応することが可能である。本件は、ＭＯＳ構造における基板をＰ型かつゲートに印加する電圧を負にすることで得られた評価結果であり、一般に実施される逆の場合、つまり基板をＮ型かつゲートに印加する電圧を正にすることで得られた評価結果よりも厳しい環境で実施されたことを付け加える。
【００８２】
図１０にＱｂｄ（Ｃ／ｃｍ２）（ＣＣＳ；−０．１Ａ／ｃｍ２、ゲートサイズ１００μｍ×１００μｍ）の測定結果をＷｅｉｂｕｌｌプロットしたものを示した。本発明による酸化膜はＲ＿ＴＥＯＳである。比較対象として、ＨＴＯ膜、熱酸化膜、ＷＶＧ熱酸化膜を記載した。Ｑｂｄは、熱酸化膜（Ｄｒｙ−Ｏ２法）よりも良く、ＨＴＯ膜と比べて、２桁近く良いことがわかる。これによっても本発明で形成された膜が、優れたリーク特性を有することが示される。
【００８３】
図１１には、シリコン基板上に形成されたシリコン酸化膜の組成比をＴＯＦ−ＳＩＭＳ法（Time-of-flight secondary ion mass spectrometry；飛行時間型イオン質量分析法）により膜の厚さ方向において調べた結果を記載した。図１１ａは、本発明のシリコン酸化膜を示しており、図１１ｂは、比較対象である熱ＣＶＤ法で形成される熱酸化膜を示す。堆積した膜の厚みは、シリコン酸化膜が４００ｎｍ、熱酸化膜が５００ｎｍの場合である。
【００８４】
図１１ａより、ＲＬＳＡマイクロ波プラズマを用いて成膜されたシリコン酸化膜（ＳｉｘＯｙ）は、基板側（シリコン基板との界面）から最表面（表面）までシリコンと酸素の組成比（ｘ：ｙ）がほぼ一定（ｘ：ｙ＝１：２）であることが分かる。深さ方向においては、膜中のどの部分を比較しても、構成組成比はほとんど変化せず、変化量は３％未満である。深さ方向において、組成比が一定な膜が形成されており、良質な膜であることが分かる。一方、図１１ｂの熱酸化膜では、基板側（界面）ではシリコンが少なく、最表面（表面）に近づくにつれ、シリコンが増加している。そのため、シリコンと酸素の比は深さ方向で異なり、基板側（界面）と最表面（表面）とで、シリコンと酸素の比は最も変化する。
【００８５】
さらに、膜質の特徴についてＦＴ−ＩＲにて分析を行った。この結果を図１２に示す。
【００８６】
図１２より、ＳｉＯＨ、ＳｉＨ、ＣＯ、Ｓｉ−ＣＨ３は測定されず、含有率が検出限界以下であった。これは、実質的に当該成分が含まれていないことを示す。このことより、プロセス中の脱ガスによる膜収縮がなく、膜中に残っているメチル基などによるトランジスタ素子への悪影響のおそれがないシリコン酸化膜であることが分かる。
【００８７】
ＬＳＩ製造工程における素子分離形成やゲート形成工程に伴うサイドウォール形成に関しては、特に高品位な絶縁膜（ゲート熱酸化膜を含む）が要求される。ここでの高品位膜の定義は、絶縁膜の絶縁耐圧やリーク電流特性や電気的なストレスによる信頼性特性（Ｑｂｄ寿命信頼性試験）が優れていることで、その基準は、ＣＶＤ法で形成された絶縁膜の中では膜質が最高とされている炉型の熱ＣＶＤ装置で８００℃の高温下で成膜したＨＴＯ膜（High Temperature Oxide CVD膜）を比較対象とすることが一般的である。より優れたＣＶＤ膜を形成する為に、さまざまなプロセス手法による低温ＣＶＤ膜形成後の膜質改善方法が考案されているが、従来技術ではどのような手法を用いても、結果的には前記ＨＴＯ膜の膜質を越える４５０℃以下での低温ＣＶＤ成膜法は実用化されていない。悪い膜質のＣＶＤ膜に後で高温熱処理を施し膜質を改善する手法は、広く用いられているが、この場合は被処理サンプル基板をＣＶＤ成膜中は低温に処理できても、その後に熱によるダメージを与えることから意味がない。
【００８８】
本発明では、４５０℃以下の温度でありながら、上記の膜質評価基準において、ＨＴＯ膜より格段に優れた膜を高速成膜形成できる。その膜質性能は、従来の熱酸化膜と同等以上の性能を有した膜にも及ぶ。そのため、金属配線（金属配線にはメタルゲート等の金属よりなる部分を含んでよい。）を形成後の被処理基板Ｗであっても、良質なシリコン酸化膜を形成することが可能である。さらに、イオン注入活性層にもダメージを与えずに済み、不用意な熱拡散を防止することができる。低融点メタル材料が予め下地サンプル基板上にある場合は、更に処理温度を下げ、４００℃以下とすることが望ましい。
【００８９】
これらシリコン酸化膜の特性を評価した結果より、本発明のシリコン酸化膜の成膜方法によれば、従来の熱酸化膜と同等以上の性能を有した膜を形成することができる。本発明の成膜方法で形成したシリコン酸化膜は、膜質が均質で、不純物がなく、耐圧やリーク特性に優れ、電気的特性もよい。
【００９０】
また、シリコン酸化膜を形成するにあたり、被処理基板Ｗの基板の温度を高温にする必要がなく、比較的低い温度（４５０℃以下）で処理を行うことができる。そのため、被処理基板Ｗに、金属配線などが備えられた場合であっても、耐圧やリーク特性に優れるシリコン酸化膜を形成することが可能である。
【００９１】
（実施の形態２）
図１３は本発明の実施の形態２に係る半導体装置の断面図である。実施の形態１に係るシリコン酸化膜の成膜方法を適用したＭＯＳ型半導体装置の製造例について、図面を参照して説明する。図１に示したプラズマ処理装置を使用し、ＲＬＳＡマイクロ波プラズマを用いて成膜を行う。また、Ｓｉ基板５０は、Ｐ型半導体基板である。
【００９２】
まず、素子分離領域５１を形成したＳｉ基板５０を準備する（図１３（ａ））。このとき、Ｓｉ基板５０の主面のトランジスタ形成部５２は、Ｓｉ、ＳｉＯＮ、ＳｉＯ等で形成されている。
【００９３】
次いで、実施の形態１のシリコン酸化膜の成膜方法で上述したように、ＴＥＯＳ（テトラエトキシシラン）を用いて、プラズマＣＶＤ法により、シリコン酸化膜からなるゲート絶縁膜５３を形成する（図１３（ｂ））。
【００９４】
より詳しくは、シリコン酸化膜の製造に用いるガスは、ＴＥＯＳガスの他、酸素ガスとアルゴンガスである。プラズマを形成するときのアルゴンガスの分圧比は、希ガスとＴＥＯＳガスと酸素ガスを併せたトータルガス圧の４０％以上７５％以下の割合となるようにしておく。酸素ガス／シリコン化合物ガスの流量比は、４．０以上６．０以下に調整しておく。また、プラズマを発生するプラズマ処理室内の圧力は、６．６７Ｐａ以上１３３．３２Ｐａ以下の所定の圧力でプラズマを生成する。
【００９５】
その後、常法に従ってゲート絶縁膜５３上にゲート電極５４を形成する（図１３（ｃ））。すなわち、ポリシリコン等のゲート電極材料の膜を例えばＣＶＤにより全面に形成した後、フォトリソグラフィ技術によりパターン化したレジスト膜をマスクとしてプラズマエッチングを行うことによりゲート電極５４を形成する。その後、側壁酸化膜５５の形成およびイオン注入等による不純物拡散領域５６を形成し（図１３（ｄ））、ＭＯＳ型半導体装置を得る。
【００９６】
ここでは、Ｓｉ基板５０の主面のトランジスタ形成部５２は、Ｓｉ、ＳｉＯＮ、ＳｉＯ等で形成された状態であるが、銅（Ｃｕ）やアルミニウム（Ａｌ）などの金属配線が設けてあっても構わない。シリコン酸化膜を形成する際に、４５０℃以下の温度で成膜を行うことができる。
【００９７】
本発明により、金属配線を備える半導体装置であっても、低温条件下で、優れた性質を有する酸化シリコンからなる薄膜を形成することができる。従来よりある熱酸化膜などと比較して、シリコンと酸素の組成比が厚さ方向で略一定で、不純物を含まず、リーク特性などの特性は同等以上である。本発明においては、低温で成膜できるため、金属配線を設けた基板であってもよく、より性能のよい半導体装置とできるだけでなく、その半導体装置の設計プロセスの幅が広がる。
【００９８】
実施の形態では、プラズマ処理装置は、処理容器の壁側にガス導入口を備えていたが、天板全体にガス噴射口を備えたシャワープレートの機能を有する天板を用いてもよく、下段にシャワープレートを備えるプラズマ処理装置であってもよい。天板（誘電体窓）の直下全体に均一にプラズマを生成することができ、プラズマ拡散領域で薄膜の堆積を均一に行えるプラズマ処理装置であることが好ましい。プラズマ処理装置に備える天板やアンテナのスロット形状などについても、上述した例は一例であり、これらに限定されるものではない。
【００９９】
なお、実施の形態で説明した成膜にかかる条件、例えば製造時のガスの種類や基板温度、成膜の厚みなどは、その範囲内で、使用する半導体装置に併せて自由に設定が可能である。また、シリコン酸化膜の形成は、ゲート酸化膜やライナーなど、半導体装置の使用部位や目的に合わせて任意に選択が可能である。
【０１００】
ここで、素子分離領域（ＳＴＩ）において、シリコン酸化膜の形成をライナーに適用した場合について説明する。図１４は、ＭＯＳ型半導体装置の一部を示す断面図である。なお、図１４に示すＭＯＳ型半導体装置において、導電層をハッチングで示している。
【０１０１】
図１４を参照して、ＭＯＳ型半導体装置６１には、シリコン基板６２上に、素子分離領域６３、ｐ型ウェル６４ａ、ｎ型ウェル６４ｂ、高濃度ｎ型不純物拡散領域６５ａ、高濃度ｐ型不純物拡散領域６５ｂ、ｎ型不純物拡散領域６６ａ、ｐ型不純物拡散領域６６ｂ、およびゲート酸化膜６７が形成されている。ゲート酸化膜６７を間に挟むように形成される高濃度ｎ型不純物拡散領域６５ａおよび高濃度ｐ型不純物拡散領域６５ｂのいずれか一方は、ドレインとなり、他方はソースとなる。
【０１０２】
また、ゲート酸化膜６７の上には、導電層となるゲート電極６８が形成されており、ゲート電極６８の側部には、絶縁膜となるゲート側壁部６９が形成される。さらに、上記したゲート電極６８等が形成されたシリコン基板６２の上には、絶縁膜７１が形成される。絶縁膜７１には、高濃度ｎ型不純物拡散領域６５ａおよび高濃度ｐ型不純物拡散領域６５ｂに連なるコンタクトホール７２が形成され、コンタクトホール７２内には穴埋め電極７３が形成される。さらにその上に導電層となるメタル配線層７４が形成される。さらに、絶縁層となる層間絶縁膜（図示せず）および導電層となるメタル配線層を交互に形成し、最後に外部との接点となるパッド（図示せず）を形成する。このようにＭＯＳ型半導体装置６１が形成されている。
【０１０３】
上記した素子分離領域６３においては、シリコン基板６２の主表面から下方側に凹んだトレンチと呼ばれる溝を形成し、このトレンチを、絶縁性を有する部材で穴埋めするようにして形成される。図１５は、素子分離領域６３付近を示す拡大断面図である。
【０１０４】
素子分離領域６３の形成工程としては、具体的にはまず、シリコン基板６２の主表面６２ａを酸化してＳｉＯ２の膜を形成し、後に行なうＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程に要するＳｉＮ膜を、ＣＶＤによってその上に形成する。その後、フォトレジストにより塗布、露光、および現像を行ってパターンを形成し、これをマスクとしてＳｉＮ、ＳｉＯ２、Ｓｉの順にエッチングを行う。このようにして、所定の箇所においてシリコン基板６２の主表面６２ａから下方側に凹んだ溝状のトレンチ７５を形成する。そして、このトレンチ７５を、絶縁性を有する部材によって埋める。このようにして素子分離領域６３を形成する。
【０１０５】
この場合、界面、具体的には、シリコン基板６２とトレンチ７５内に埋め込まれる絶縁物との境界面の絶縁性を高めるために、まず、トレンチ７５の表面にライナー膜７６ａと呼ばれる絶縁性のシリコン酸化物の層を形成する。次に、トレンチ７５を埋めるようにして、絶縁性の埋め込み膜７６ｂを埋めこむ。このような埋め込み膜７６ｂは、ＳＯＤ（Ｓｐｉｎ  Ｏｎ  Ｄｉｅｌｅｃｔｒｉｃ）塗布膜や、ＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ：高密度プラズマ）ＣＶＤにより埋め込まれる。
【０１０６】
また、高カバレッジが求められる場合には、埋め込み特性も良好である本発明のライナー膜７６ａを厚く堆積させてから埋め込み膜７６ｂを成膜してもよいし、ライナー膜７６ａの成膜と同じ工程を用いて埋め込み膜７６ｂを成膜してもよい。
【０１０７】
ここで、このようなライナー膜７６ａについては、絶縁性の高い膜が必要とされる。すなわち、例えば、耐圧やリーク特性などの電気的特性が優れた膜質のものを用いる必要がある。このような膜質を備える酸化膜は、従来、熱酸化法によって形成されるのが一般的である。
【０１０８】
これを具体的に説明すると、従来一般的に、素子分離領域の形成工程は、トランジスタのゲート酸化膜形成工程よりも前の工程であるため、ＳＴＩ埋め込み工程、すなわち、ライナー膜の形成工程およびライナー膜の形成工程の後に行われるトレンチの埋め込み工程に対して、熱処理温度の制限はない。すなわち、ＳＴＩ埋め込み工程において高温熱処理を用いても、ゲート酸化膜が影響を受けることはない。それどころか、ＳＴＩ埋め込み工程を境に、上記した図１４に示すｐ型ウェル６４ａおよびｎ型ウェル６４ｂを形成する必要があり、ランプアニール等によりイオン注入後にイオンを活性化させるため、９００℃程度の高温熱処理されるのが通常である。すなわち、通常のＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）製造工程においては、ＳＴＩ形成工程の後にゲート酸化膜形成工程が行なわれるため、製造工程における熱処理温度の問題は生じない。
【０１０９】
しかし、一部のフラッシュＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍ−ｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）等の製造工程では、ゲート酸化膜形成工程の後に、ＳＴＩ埋め込み工程が行なわれる場合がある。具体的には、フラッシュＥＥＰＲＯＭに含まれるフローティングゲートを形成する工程や、フローティングゲートおよびコントロールゲートを形成する工程の後に、ＳＴＩを形成する工程が行なわれる場合がある。このような場合、製造工程における熱処理温度の問題が生ずる。
【０１１０】
図１６は、被処理基板に対してフローティングゲートを形成した後、トレンチを形成した場合を示す図である。図１６を参照して、被処理基板であるシリコン基板７９ａ上に、後にゲート酸化膜となるシリコン酸化膜の層７９ｂを形成し、その上にフローティングゲートを構成する層７９ｃを形成する。次に、ゲート酸化膜となるシリコン酸化膜の層７９ｄをフローティングゲートを構成する層７９ｃの上に形成し、その後、エッチングによりトレンチ７９ｅを形成する。次に、ＣＶＤ装置を用いて、図１７に示すように、形成したトレンチ７９ｅの表面を覆うように、シリコン酸化膜から構成されるライナー膜７９ｆを形成する。その後、トレンチ７９ｅの埋め込みを行う。このようにして、素子分離領域を形成する。なお、図示は省略するが、コントロールゲートを形成する場合、すなわち、フローティングゲートとなる層７９ｃを形成後、その上にゲート酸化膜となるシリコン酸化膜の層７９ｄを形成し、その上にコントロールゲートを構成する層を形成した後、さらにその上に絶縁層を形成し、その後、エッチングによってトレンチを形成する場合も同様である。
【０１１１】
このような製造工程については、フローティングゲートを形成する層７９ｃやコントロールゲートを形成する層を形成した後に、一括してエッチングを行ってトレンチ７９ｅを形成した方が、フォトリソグラフィにおけるセルフアライメントを向上させるというメリットがある。昨今における素子微細化の観点から、このようなアライメント誤差を限りなく小さくすることが要求されるため、素子分離領域をこのような順序で形成することがある。
【０１１２】
しかし、このような形成工程によると、製造工程における熱処理温度の問題が発生する。すなわち、ゲート酸化膜を形成した後にライナー膜を形成する工程順序とすると、熱酸化により形成されるライナー膜の形成工程において、被処理基板が９００度程度の高温となるため、既に形成されたフローティングゲートの下層や上層にあるゲート酸化膜が、高温での熱酸化による影響を受ける。具体的には、例えば、素子分離領域におけるゲート酸化膜を形成する層７９ｂ、７９ｄの端部が異常酸化され、ゲート酸化膜の横方向の幅が広がってしまうという問題がある。
【０１１３】
また、上記した従来におけるライナー膜の形成における高温での熱酸化によると、基板全体を高温、例えば、７００℃以上とする必要があるため、上記した図１６および図１７に示すＥＥＰＲＯＭの形成工程における場合のみならず、既に半導体装置を構成するメタル配線層が低融点の金属で形成されている場合に、低融点金属の溶融の問題が発生する。そうすると、ライナー膜の形成工程の順序が制約されることになる。具体的には、ライナー膜の形成工程は、メタル配線層の形成工程の前にならざるを得ない。このような形成工程の順序の制約は、昨今の高性能化が求められている半導体装置の製造工程を選択する上で、大きな阻害要因となる。その一例として、ゲート電極の性能向上の観点からゲート電極をポリシリコンに置き換えて低融点の金属を用いる場合、このような金属を用いる工程を、ライナー膜の形成工程の後に行なわなければならないことになる。
【０１１４】
また、このようなライナー膜の形成工程において、平行平板型プラズマ等を用いて行なった場合、プラズマが高い電子温度を有するため、シリコン基板がプラズマダメージを受けることになる。また、シリコン酸化膜の形成時において、ＳｉＯＨ等に代表される不純物も多く含まれることとなり、熱酸化膜のような絶縁性の高い膜が得られない。
【０１１５】
ここで、素子分離領域６３におけるライナー膜７６ａの形成方法は、以下のように行う。まず、シリコン化合物ガス、酸化性ガス、および希ガスを含むガスを処理容器内に供給する。ここで、シリコン化合物ガス、酸化性ガス、および希ガスを含むガスについては、希ガスの分圧比が、シリコン化合物ガスと酸化性ガスと希ガスを併せたトータルガス圧の１０％以上の割合であって、シリコン化合物ガスと酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）が３以上１１以下とする。そして、処理容器内に供給されたマイクロ波により生成されたプラズマを用いて、トレンチが形成された被処理基板を４５０℃以下とした状態で、トレンチの表面にシリコン酸化膜から構成されるライナー膜を形成する。なお、具体的には、シリコン化合物ガスとしては、ＴＥＯＳガスを用い、酸化性ガスとしては、酸素ガスを用い、希ガスとしては、アルゴンガスを用いる。また、マイクロ波の導入は、ガスを導入してからであっても、ガスを導入する前であってもよい。
【０１１６】
すなわち、素子分離領域６３におけるライナー膜７６ａの形成方法は、シリコン化合物ガス、酸化性ガス、および希ガスを含み、希ガスの分圧比が、シリコン化合物ガスと酸化性ガスと希ガスを併せたトータルガス圧の１０％以上の割合であって、シリコン化合物ガスと酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）が３以上１１以下であるプロセスガスをプラズマ処理容器内に供給する工程と、プラズマ処理容器内に供給されたマイクロ波により生成されたプラズマを用いて、トレンチが形成された被処理基板を４５０℃以下とした状態で、トレンチの表面にシリコン酸化膜から構成されるライナー膜を形成する工程とを含む。
【０１１７】
上記した方法において、マイクロ波プラズマを用いたプラズマ処理によって素子分離領域におけるライナー膜を形成することにより、素子分離領域におけるライナー膜を形成する際に、シリコン基板に対して、プラズマダメージを与えることがない。また、このようにして形成されたライナー膜の膜質は、上記した図１０等に示すように、電気的特性等において、熱酸化により形成した膜と同等以上に優れている。
【０１１８】
また、低温でライナー膜を形成することができるため、既にゲート酸化膜が形成されていたとしても、形成されたゲート酸化膜において端部の異常酸化の問題は生じない。また、低融点金属の溶融の問題を回避できる。そうすると、金属による処理の後に、ライナー膜の形成を行うことができる。すなわち、ライナー膜の形成工程の順序の制約をなくし、半導体装置の製造工程における工程間の順序の自由度が増大させて、より柔軟に製造工程を選択することができる。具体的には、ＭＯＳトランジスタを形成した後に、上記したライナー膜の形成方法によりライナー膜を形成し、その後、トレンチの穴埋めをして素子分離領域としてのＳＴＩを形成することができる。
【０１１９】
また、この発明にかかる半導体装置の製造方法は、被処理基板上に素子を形成する工程と、素子を形成した後に、上記したライナー膜の形成方法によりライナー膜を形成する工程とを含むため、電気的な特性が良好である。
【０１２０】
ここで、ライナー成膜前にプラズマ処理を行なうことが好ましい。すなわち、素子分離領域６３におけるライナー膜７６ａの形成方法は、ライナー膜を形成する工程の前に、トレンチが形成された被処理基板に対し、トレンチの表面にプラズマ処理を行なう工程を含む。こうすることにより、いわゆる角部の「丸め効果」を期待できる。すなわち、図１５を再び参照して、いわゆる面方位依存性がないプラズマ処理の工程を用いて、トレンチ７５の側壁部７７ａとトレンチ７５の底部７７ｂとの間の角部７８に形成されるライナー膜を丸めることができる。具体的には、側壁部７７ａから底部７７ｂにかけて鋭角な部分を有さず、側壁部７７ａから底部７７ｂにかけてなだらかに連ねるようにしてライナー膜を形成することができる。ライナー膜において角部７８を丸めることにより、この部分における電界集中を緩和することができる。なお、図１８に、図１５のＸＶＩＩＩで示すトレンチ７５の角部７８の電子顕微鏡写真を示す。
【０１２１】
また、素子分離領域６３におけるライナー膜７６ａの形成方法は、ライナー膜を形成する工程の後に、ライナー膜の表面にプラズマ処理を行なう工程を含むよう構成してもよい。こうすることにより、形成したライナー膜中において、ＳｉＯＨ等に代表される不純物の少ない膜の形成が可能となる。このような膜は、電気的特性において絶縁性に優れている。
【０１２２】
ここで、処理温度は４５０℃以下で行うことができるが、さらに低温、例えば、３００℃としたときは、シリコン酸化膜を成膜した後に、プラズマ処理を行なうことがさらに好ましい。すなわち、素子分離領域におけるライナー膜の形成方法は、シリコン化合物ガス、酸化性ガス、および希ガスを含み、希ガスの分圧比が、シリコン化合物ガスと酸化性ガスと希ガスを併せたトータルガス圧の１０％以上の割合であって、シリコン化合物ガスと酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）が３以上１１以下であるプロセスガスをプラズマ処理容器内に供給する工程と、プラズマ処理容器内に供給されたマイクロ波により生成されたプラズマを用いて、トレンチが形成された被処理基板の表面温度を３００℃以下とした状態で、トレンチの表面にシリコン酸化膜から構成されるライナー膜を形成する工程と、ライナー膜を形成する工程の後に、ライナー膜の表面にプラズマ処理を行なう工程とを含む。こうすることにより、ＳｉＯＨ等に代表される不純物の少ない膜の形成が３００℃以下で可能となる。また、この場合についても、素子分離領域におけるライナー膜の形成方法は、ライナー膜を形成する工程の前に、トレンチが形成された被処理基板に対し、トレンチの表面にプラズマ処理を行なう工程を含むよう構成してもよい。こうすることにより、上記したように角部の「丸め効果」を期待でき、電界が角部に集中することを緩和することができるため、より効果的に異常放電を抑制することができる。
【０１２３】
また、このようなライナー膜の形成工程は、同一の処理容器内で供給するガスを切替えることにより、複数の処理工程を一連で行なうことができる。すなわち、酸素ガスおよびアルゴンガスを含むプロセスガスを供給しながらマイクロ波プラズマによりトレンチの表面をプラズマ処理し、その後、プラズマを切らずにそのままの状態とし、引き続いてさらにＴＥＯＳガスを処理容器内に供給し、プラズマＣＶＤを行なってシリコン酸化物から構成されるライナー膜を形成することができる。また、ＴＥＯＳガス、酸素ガスおよびアルゴンガスを用いてプラズマＣＶＤを行なってシリコン酸化物から構成されるライナー膜を形成した後、ＴＥＯＳガスの供給を停止し、酸素ガスの供給量を多くしながら酸素ガスおよびアルゴンガスを供給して、ライナー膜のプラズマ処理を行なうことができる。このように、複数の処理工程を一連で行なうことは、製造工程におけるスループットコスト等の観点からみても非常に有利である。
【０１２４】
上記したシリコン酸化膜の形成は、フラッシュメモリにおけるゲート酸化膜を形成する際にも適用することができる。図１９は、フラッシュメモリの一部を模式的に示す断面図である。まず、図１９を参照して、フラッシュメモリ８１は、シリコン基板８２上に形成されたソース８３ａ、ドレイン８３ｂ、フローティングゲート８４、およびコントロールゲート８５を備える。また、フローティングゲート８４とシリコン基板８２との間には、第一の絶縁層としてゲート酸化膜８６が形成されており、フローティングゲート９４とコントロールゲート９５との間には、第二の絶縁性としてゲート酸化膜８７が形成されている。
【０１２５】
このようなフラッシュメモリ８１の製造方法について簡単に説明すると、まず、被処理基板となるシリコン基板８２の主表面の上にゲート酸化膜８６を構成する第一の絶縁層を形成し、形成された第一の絶縁層の上にフローティングゲート８４を構成する層を形成する。次に、形成されたフローティングゲート８４を構成する層の上に、ゲート酸化膜８７を構成する第二の絶縁層を形成し、形成された第二の絶縁層の上にコントロールゲート８５を構成する層を形成する。ここで、上記したフローティングゲート８４とコントロールゲート８５との間に形成されるゲート酸化膜８７は、以下の方法によって形成される。まず、シリコン化合物ガス、酸化性ガス、および希ガスを含むガスを処理容器内に供給する。ここで、シリコン化合物ガス、酸化性ガス、および希ガスを含むガスについては、希ガスの分圧比が、シリコン化合物ガスと酸化性ガスと希ガスを併せたトータルガス圧の１０％以上の割合であって、シリコン化合物ガスと酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）が３以上１１以下とする。そして、処理容器内に供給されたマイクロ波により生成されたプラズマを用いて、トレンチが形成された被処理基板を４５０℃以下とした状態で、トレンチの表面にシリコン酸化膜から構成される第二の絶縁層となるゲート酸化膜８７を形成する。
【０１２６】
このようにして形成されたゲート酸化膜８７は、上記したように電気的特性等において、非常に良好である。また、低温での形成が可能であり、製造工程の自由度の観点等において有利となる。同様に、第一の絶縁層となるゲート酸化膜８６およびコントロールゲート８５の上に形成される絶縁層となるゲート酸化膜についても、同様の方法で製造することにしてもよい。
【０１２７】
また、上記した図１５に示す素子分離領域において、穴埋めしたトレンチの内部にさらにトレンチを設ける構成としてもよい。図２０は、この場合における素子分離領域付近を示す拡大断面図である。図２０を参照して、ＭＯＳ型半導体装置９１は、シリコン基板９２と、第一のトレンチ９７ａの穴埋めによって形成される素子分離領域９３と、フローティングゲート９４と、コントロールゲート９５と、第一および第二のゲート酸化膜９６ａ、９６ｂとを備える。素子分離領域内には、第一のトレンチ９７ａの穴埋め層から形成された第二のトレンチ９７ｂが設けられている。
【０１２８】
このような構成のＭＯＳ型半導体装置９１においても、上記したシリコン酸化膜の形成が適用される。すなわち、ＭＯＳ型半導体装置９１において、第一および第二のゲート酸化膜、第一および第二のトレンチ９７ａ、９７ｂの表面を覆うライナー膜の形成については、上記した方法が適用される。こうすることにより、電気的特性の良好な酸化膜を形成することができる。
【０１２９】
また、本技術の本質はマイクロ波ＲＬＳＡプラズマのもつ低ダメージプラズマの優位性を活かしたプラズマエネルギーのアシストによる低温での高品位ＣＶＤ成膜を可能にしたという点である。よって、今後、更に本技術を基本と更なる低温、つまり３００℃以下におけるＣＶＤ成膜技術の発展が容易に期待できる。これは熱に弱い有機材料を含む基板への成膜にも容易に適用することができることを意味する。
【産業上の利用可能性】
【０１３０】
この発明に係るシリコン酸化膜の成膜方法、シリコン酸化膜、半導体装置および半導体装置の製造方法は、優れた性質を有する酸化シリコンからなる薄膜を低温ＣＶＤ法により形成することが要求される場合に、有効に利用される。
【符号の説明】
【０１３１】
１  プラズマ処理装置
２  チャンバ
３  天板（誘電体窓）
４  アンテナ
５  導波管
７  冷却ジャケット
３０  ＭＯＳＣＡＰ素子
５０  Ｓｉ基板
５３  ゲート絶縁膜
Ｗ  被処理基板
【図１】
0005387586.tif 000002
【図２】
0005387586.tif 000003
【図３】
0005387586.tif 000004
【図４】
0005387586.tif 000005
【図５】
0005387586.tif 000006
【図６】
0005387586.tif 000007
【図７】
0005387586.tif 000008
【図８】
0005387586.tif 000009
【図９】
0005387586.tif 000010
【図１０】
0005387586.tif 000011
【図１１Ａ】
0005387586.tif 000012
【図１１Ｂ】
0005387586.tif 000013
【図１２】
0005387586.tif 000014
【図１３】
0005387586.tif 000015
【図１４】
0005387586.tif 000016
【図１５】
0005387586.tif 000017
【図１６】
0005387586.tif 000018
【図１７】
0005387586.tif 000019
【図１９】
0005387586.tif 000020
【図２０】
0005387586.tif 000021
【図１８】
0005387586.tif 000022