(57)【特許請求の範囲】
【請求項１】
搬送波を生成する生成手段と、
前記搬送波を増幅する複数の増幅手段と、
入力されたアナログ音声信号をデジタル信号に変換して出力する変換手段と、
前記複数の増幅手段のうち前記アナログ音声信号が無信号である状況でオンとなるオン増幅手段の組合せを決定するデジタル値を出力する調整手段と、
前記デジタル値にて決定されるオン増幅手段の組合せが所定の組合せである場合には、オン増幅手段の組合せを前記所定の組合せ以外の組合せとするデジタル補正値を出力し、前記デジタル値にて決定されるオン増幅手段の組合せが前記所定の組合せと異なる場合には、当該デジタル値を出力する補正手段と、
前記補正手段からの出力と前記変換手段からの出力とを加算し、当該加算の結果に従って前記増幅手段の各々のオンオフを制御する制御手段と、
前記複数の増幅手段のうち前記制御手段にてオンとされた増幅手段の出力を合成して出力する合成手段と、を含む振幅変調回路。
【請求項２】
請求項１に記載の振幅変調回路において、
前記複数の増幅手段は、オンオフ応答特性が互いに異なる第１増幅手段および第２増幅手段からなり、
前記第１増幅手段の出力レベルは、前記第２増幅手段の出力レベルよりも大きいものであり、
前記所定の組合せは、前記複数の増幅手段のうち、前記第２増幅手段のすべてがオンとなる組合せである、振幅変調回路。
【請求項３】
請求項１または２に記載の振幅変調回路において、
前記増幅手段は、電源電圧の大きさに応じて出力レベルが変動し、
前記調整手段は、前記アナログ音声信号が無信号である状況での前記合成手段からの出力が一定になるように、前記電源電圧の大きさに応じて前記デジタル値を変更する、振幅変調回路。
【請求項４】
搬送波を増幅する複数の増幅手段を含む振幅変調回路での振幅変調方法であって、
前記搬送波を生成する生成ステップと、
入力されたアナログ音声信号をデジタル信号に変換して出力する変換ステップと、
前記複数の増幅手段のうち前記アナログ音声信号が無信号である状況でオンとなるオン増幅手段の組合せを決定するデジタル値を出力する調整ステップと、
前記デジタル値にて決定されるオン増幅手段の組合せが所定の組合せである場合には、オン増幅手段の組合せを前記所定の組合せ以外の組合せとするデジタル補正値を出力し、前記デジタル値にて決定されるオン増幅手段の組合せが前記所定の組合せと異なる場合には、当該デジタル値を出力する補正ステップと、
前記補正ステップでの出力と前記変換ステップでの出力とを加算し、当該加算の結果に従って前記増幅手段の各々のオンオフを制御する制御ステップと、
前記複数の増幅手段のうち前記制御ステップにてオンとされた増幅手段の出力を合成して出力する合成ステップと、を含む振幅変調方法。
【請求項５】
請求項４に記載の振幅変調方法において、
前記複数の増幅手段は、オンオフ応答特性が互いに異なる第１増幅手段および第２増幅手段からなり、
前記第１増幅手段の出力レベルは、前記第２増幅手段の出力レベルよりも大きいものであり、
前記所定の組合せは、前記複数の増幅手段のうち、前記第２増幅手段のすべてがオンとなる組合せである、振幅変調方法。
【請求項６】
請求項４または５に記載の振幅変調方法において、
前記増幅手段は、電源電圧の大きさに応じて出力レベルが変動し、
前記調整ステップでは、前記アナログ音声信号が無信号である状況での前記合成ステップでの出力が一定になるように、前記電源電圧の大きさに応じて前記デジタル値を変更する、振幅変調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振幅変調回路および振幅変調方法に関し、例えば、中波帯または短波帯等の帯域を使用した無線送信機に搭載される振幅変調回路および振幅変調方法に関する。
【背景技術】
【０００２】
中波帯または短波帯等の帯域を使用した無線送信機に搭載される振幅変調回路が知られている。
【０００３】
図８は、関連技術の振幅変調回路の構成を示す図である。
【０００４】
図８において、振幅変調回路１００は、高周波発振器１と、分配器２と、等出力電圧増幅器３−１〜３−ｎ（ｎは２以上の整数）と、バイナリ電圧増幅器４−１〜４−ｍ（ｍは２以上の整数）と、電源５と、電源６と、出力変成器７と、フィルタ８と、Ａ／Ｄ変換回路９と、増幅器微調回路１０と、Ａ／Ｄ変換回路１１と、加算回路１２と、変調エンコーダ１３と、を含む。以下では、等出力電圧増幅器３−１〜３−ｎを、単に増幅器３−１〜３−ｎと称し、バイナリ電圧増幅器４−１〜４−ｍを、単に増幅器４−１〜４−ｍと称する。
【０００５】
振幅変調回路１００は、アナログ音声信号Ｓと、出力設定バイアス電圧（以下、単に「バイアス電圧」と称する）Ｖｂと、電源電圧Ｖ１と、電源電圧Ｖ２と、を受け付ける。
【０００６】
バイアス電圧は、アナログ音声信号Ｓが振幅変調回路１００に入力されていない状況（以下「音声無信号状況」と称する）での増幅器３−１〜３−ｎおよび増幅器４−１〜４−ｍの動作の仕方を決定するための情報である。また、電源電圧Ｖ１が電源電圧Ｖ２を兼ねてもよい。
【０００７】
振幅変調回路１００は、アナログ音声信号Ｓと、バイアス電圧Ｖｂと、電源電圧Ｖ１と、に基づいて、増幅器３−１〜３−ｎと増幅器４−１〜４−ｍとのオンオフを制御する。
【０００８】
高周波発振器１は、振幅変調回路１００で用いられる搬送波信号を出力する。
【０００９】
分配器２は、高周波発振器１からの搬送波信号を、増幅器３−１〜３−ｎおよび増幅器４−１〜４−ｍに分配する。
【００１０】
増幅器３−ｐ（ｐ＝１、２、・・・、ｎ）は、オン状態になると、互いに等しい出力レベルの電圧を出力する。例えば、増幅器３−ｐは、オン状態になると、搬送波信号の電圧振幅をＡ（Ａは１以上の正数）倍した電圧を出力する。なお、Ａは、電源電圧Ｖ１が低くなるにつれて小さくなり、電源電圧Ｖ１が高くなるにつれて大きくなる。
【００１１】
増幅器４−ｑ（ｑ＝１、２、・・・、ｍ）は、オン状態になると、搬送波信号の電圧振幅をＤ（Ｄ＝Ａ／（２q））倍した電圧を出力する。
【００１２】
なお、増幅器３−ｐおよび増幅器４−ｑは、変調エンコーダ１３からの信号に従ってオンオフされる。変調エンコーダ１３からの信号については後述する。
【００１３】
出力変成器７は、増幅器３−ｐおよび増幅器４−ｑのうち、オン状態の増幅器から出力される電圧を加算して出力信号を生成する。出力変成器７は、出力信号を、フィルタ８を通して出力する。フィルタ８から出力された信号は、アナログ信号となる。
【００１４】
Ａ／Ｄ変換回路９は、アナログ音声信号Ｓを受け付けると、アナログ音声信号Ｓを２進の多ビットデジタル信号に変換する。
【００１５】
増幅器微調回路１０は、バイアス電圧Ｖｂと電源電圧Ｖ１とを受け付ける。増幅器微調回路１０は、バイアス電圧Ｖｂと電源電圧Ｖ１とに基づいて増幅器３−ｐと増幅器４−ｑとのオンオフを制御するための調整信号を出力する。調整信号はアナログ信号である。
【００１６】
例えば、増幅器微調回路１０は、電源電圧Ｖ１が変動しても、音声無信号状況の振幅変調回路１００の出力レベル（フィルタ８からの出力レベル）が一定になるように、バイアス電圧Ｖｂにて決定された増幅器３−ｐおよび増幅器４−ｑの動作台数を、電源電圧Ｖ１の大きさに応じて変更するための調整信号を出力する。
【００１７】
増幅器微調回路１０は、例えば、電源電圧Ｖ１が上昇したとき、増幅器３−ｐや増幅器４−ｑの動作台数を減少させ、電源電圧Ｖ１が低下したとき、増幅器３−ｐや増幅器４−ｑの動作台数を増加させる。
【００１８】
Ａ／Ｄ変換回路１１は、増幅器微調回路１０からの調整信号（アナログ信号）を、２進の多ビットデジタル信号（デジタル値）に変換する。
【００１９】
加算回路１２は、Ａ／Ｄ変換回路９からのデジタル信号とＡ／Ｄ変換回路１１からのデジタル信号とを加算し、加算の結果（デジタル信号）を出力する。
【００２０】
変調エンコーダ１３は、加算回路１２からのデジタル信号に基づいて、増幅器３−ｐおよび増幅器４−ｑのオンオフを制御する制御信号を生成する。具体的には、変調エンコーダ１３は、加算回路１２からのデジタル信号が示す値（デジタル時）が変化するごとに、増幅器３−ｐおよび増幅器４−ｑのオンオフの組み合わせが変更するように、制御信号が表す値を変更する。
【００２１】
変調エンコーダ１３は、制御信号を、増幅器３−１〜３−ｎおよび増幅器４−１〜４−ｍに出力する。
【００２２】
図９は、６台の増幅器３−１〜３−６と３台の増幅器４−１〜４−３が用いられた状況下でのアナログ音声信号Ｓの振幅に応じた各増幅器の出力を示す図である。
【００２３】
図９において、無変調時（０％）には増幅器３−１〜３−３がオン状態となりかつ増幅器３−４〜３−６がオフ状態となり、１００％変調の正側ピーク時（＋１００％）には増幅器３−１〜３−６がオン状態となり、負側ピーク時（−１００％）には増幅器３−１〜３〜６がオフ状態となるように、変調エンコーダ１３は、制御信号を生成する。
【００２４】
増幅器３−ｐおよび増幅器４−ｑのオンオフが共通の制御信号に従って制御される状況で、増幅器３−ｐのオンオフ応答タイミングが増幅器４−ｑのオンオフ応答タイミングと異なる場合、振幅変調回路１００の出力のＳ／Ｎ（Signal to Noise）特性が悪化するという問題が発生する。
【００２５】
図１０は、振幅変調回路１００の出力のＳ／Ｎ特性が悪化する状況を示した図である。
【００２６】
図１０（ａ）は、増幅器４−ｑのオン応答タイミングが増幅器３−ｐのオフ応答タイミングよりも遅れている状況での出力変成器７からの出力信号を示した図である。図１０（ａ）に示した例では、本来、出力電圧の隙間が生じるべきではない箇所に隙間Ａが生じている。
【００２７】
図１０（ｂ）は、図１０（ａ）に示した出力変成器７からの出力信号がフィルタ８によってアナログ信号に変換された例を示した図である。図１０（ｂ）では、増幅器４−ｑのオンオフ応答タイミングが増幅器３−ｐのオンオフ応答タイミングよりも遅れていることが原因となって、ノイズＢが生じている。
【００２８】
図１０（ｃ）は、増幅器４−ｑのオン応答タイミングが増幅器３−ｐのオフ応答タイミングよりも進んでいる状況での出力変成器７からの出力信号を示した図である。図１０（ｃ）に示した例では、本来、増幅器３−ｐのいずれかからの電圧と増幅器４−ｑからの電圧とが重なるべきでない箇所Ｃで、増幅器３−ｐのいずれかからの電圧と増幅器４−ｑからの電圧とが重なっている。
【００２９】
図１０（ｄ）は、図１０（ｃ）に示した出力変成器７からの出力信号がフィルタ８によってアナログ信号に変換された例を示した図である。図１０（ｄ）では、増幅器４−ｑのオン応答タイミングが増幅器３−ｐのオフ応答タイミングよりも進んでいることが原因となって、ノイズＤが生じている。
【００３０】
図１０（ａ）〜図１０（ｄ）に示したように、ノイズは、増幅器３−ｐのいずれかがオンまたはオフするとき、つまり、制御信号が増幅器３−ｐのいずれかをオンまたはオフさせる値を示すときに、観点を変えると、制御信号が増幅器４−ｑの全てをオンさせる値を示すときに、発生する。以下、制御信号が増幅器３−ｐのいずれかをオンまたはオフさせる値、または、制御信号が増幅器４−ｑの全てをいずれかをオンさせる値を「動作切り替わり点」と称する。
【００３１】
制御信号が動作切り替わり点を示す状況としては、例えば、音声無信号状況下で、電源電圧Ｖ１の変動に伴い、増幅器微調回路１０からの調整信号が変動し、この調整信号の変動に伴って、制御信号が動作切り替わり点を示す状況が考えられる。
【００３２】
特許文献１には、制御信号（Ａ／Ｄ変換回路の出力）が動作切り替わり点を示した場合に、制御信号の元になる信号を変更して、制御信号が動作切り替わり点を示さないように変更する振幅変調回路が記載されている。
【００３３】
また、特許文献２には、電源電圧が変動しても制御信号が動作切り替わり点を示さないように、制御信号を補正するディジタルＡＭラジオ送信機が記載されている。
【００３４】
特許文献２に記載のディジタルＡＭラジオ送信機では、制御信号（Ａ／Ｄ変換回路の出力）が動作切り替わり点を示すときの電源電圧の大きさ（以下「補正対象電圧」と称する）が予め求められる。
【００３５】
特許文献２に記載のディジタルＡＭラジオ送信機では、電源電圧が補正対象電圧になると、制御信号が動作切り替わり点を示さないように、電源電圧の測定値が変更され、変更後の電源電圧の測定値がＡ／Ｄ変換回路に入力され、Ａ／Ｄ変換回路が変更後の電源電圧に応じた制御信号を出力する。
【先行技術文献】
【特許文献】
【００３６】
【特許文献１】特開２００７−３３６１１１号公報
【特許文献２】特開２００１−２５１１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００３７】
特許文献１に記載の振幅変調回路では、制御信号が動作切り替わり点を示した後に制御信号の補正が行われるため、制御信号が動作切り替わり点を示す状況が発生してしまうという課題があった。
【００３８】
特許文献２に記載のディジタルＡＭラジオ送信機では、制御信号が動作切り替わり点を示す状況を防止できるが、補正対象電圧を予め求めなければならないという課題があった。
【００３９】
よって、特許文献１に記載の振幅変調回路および特許文献２に記載のディジタルＡＭラジオ送信機では、補正対象電圧の大きさを予め求めることなく、制御信号が動作切り替わり点を示すことを防止する、ということができないという課題があった。
【００４０】
本発明の目的は、上述した課題を解決する振幅変調回路および振幅変調方法を提供することにある。
【課題を解決するための手段】
【００４１】
本発明による振幅変調回路は、搬送波を生成する生成手段と、前記搬送波を増幅する複数の増幅手段と、入力されたアナログ音声信号をデジタル信号に変換して出力する変換手段と、前記複数の増幅手段のうち前記アナログ音声信号が無信号である状況でオンとなるオン増幅手段の組合せを決定するデジタル値を出力する調整手段と、前記デジタル値にて決定されるオン増幅手段の組合せが所定の組合せである場合には、オン増幅手段の組合せを前記所定の組合せ以外の組合せとするデジタル補正値を出力し、前記デジタル値にて決定されるオン増幅手段の組合せが前記所定の組合せと異なる場合には、当該デジタル値を出力する補正手段と、前記補正手段からの出力と前記変換手段からの出力とを加算し、当該加算の結果に従って前記増幅手段の各々のオンオフを制御する制御手段と、前記複数の増幅手段のうち前記制御手段にてオンとされた増幅手段の出力を合成して出力する合成手段と、を含む。
【００４２】
本発明による振幅変調方法は、搬送波を増幅する複数の増幅手段を含む振幅変調回路での振幅変調方法であって、前記搬送波を生成する生成ステップと、入力されたアナログ音声信号をデジタル信号に変換して出力する変換ステップと、前記複数の増幅手段のうち前記アナログ音声信号が無信号である状況でオンとなるオン増幅手段の組合せを決定するデジタル値を出力する調整ステップと、前記デジタル値にて決定されるオン増幅手段の組合せが所定の組合せである場合には、オン増幅手段の組合せを前記所定の組合せ以外の組合せとするデジタル補正値を出力し、前記デジタル値にて決定されるオン増幅手段の組合せが前記所定の組合せと異なる場合には、当該デジタル値を出力する補正ステップと、前記補正ステップでの出力と前記変換ステップでの出力とを加算し、当該加算の結果に従って前記増幅手段の各々のオンオフを制御する制御ステップと、前記複数の増幅手段のうち前記制御ステップにてオンとされた増幅手段の出力を合成して出力する合成ステップと、を含む。
【発明の効果】
【００４３】
本発明によれば、補正対象電圧の大きさを予め求めることなく、制御信号が動作切り替わり点を示すことを防止可能になる。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態の振幅変調回路１００Ａを示す図である。
【図２】補正回路１Ｃの機能を示したブロック図である。
【図３】補正プログラム実行機能部１Ｃ２の動作を説明するための図である。
【図４】変調エンコーダ１３に入力される２進の多ビットデジタル信号のビットに対する増幅器の割り当てを表す図である。
【図５】補正回路１Ｃの動作を説明するための図である。
【図６】補正回路１Ｃの動作を説明するための図である。
【図７】補正回路１Ｃを示した図である。
【図８】関連技術の振幅変調回路の構成を表す図である。
【図９】振幅変調回路の出力に対する増幅器の対する分担を表す図である。
【図１０】振幅変調回路の出力に生じるノイズを表す図である。
【発明を実施するための形態】
【００４５】
以下、本発明の一実施形態について図面を参照して説明する。
【００４６】
図１は、本発明の一実施形態の振幅変調回路１００Ａを示す図である。振幅変調回路１００Ａは、例えば、振幅変調送信機に含まれる。なお、図１において、図８に示したものと同一構成のものには同一符号を付してあり、図８に示したものと同一構成のものについてはその説明を省略する。
【００４７】
図１において、振幅変調回路１００Ａは、図８に示した振幅変調回路１００に、補正回路１Ｃが追加されたものである。
【００４８】
高周波発振器１と分配器２は、生成部１Ａに含まれる。生成部１Ａは、一般的に生成手段と呼ぶことができる。生成部１Ａは、搬送波（搬送波信号）を生成する。
【００４９】
増幅器３−ｐおよび増幅器４−ｑは、一般的に増幅手段と呼ぶことができる。増幅器３−ｐは、一般的に第１増幅手段と呼ぶことができる。増幅器４−ｑは、一般的に第２増幅手段と呼ぶことができる。増幅器３−ｐの出力レベルは増幅器４−ｑの出力レベルよりも大きい。
【００５０】
Ａ／Ｄ変換回路９は、一般的に変換手段と呼ぶことができる。Ａ／Ｄ変換回路９は、入力されたアナログ音声信号Ｓをデジタル信号に変換して出力する。
【００５１】
増幅器微調回路１０とＡ／Ｄ変換回路１１は、調整部１Ｂに含まれる。調整部１Ｂは、一般的に調整手段と呼ぶことができる。調整部１Ｂは、複数の増幅器（増幅器３−ｐおよび増幅器４−ｑ）のうち、アナログ音声信号Ｓが無信号である状況でオンとなる増幅器（以下「オン増幅器」と称する）の組合せを決定するデジタル値を出力する。
【００５２】
補正回路１Ｃは、一般的に補正手段と呼ぶことができる。
【００５３】
補正回路１Ｃは、調整部１Ｂからのデジタル値にて決定されるオン増幅器の組合せが所定の組合せ（図１０を用いて上述したような振幅変調回路１００ＡのＳ／Ｎ特性を悪化させる組み合わせ）である場合には、オン増幅部の組合せを所定の組合せ以外の組合せとするデジタル補正値を出力する。
【００５４】
なお、所定の組合せは、増幅器３−ｐおよび増幅器４−ｑのうち、増幅器４−ｑのすべてがオンとなる組合せである。さらに言えば、所定の組合せは、増幅器３−ｐおよび増幅器４−ｑのうち、増幅器４−ｑのすべてがオンとなり、増幅器３−ｐの少なくとも１つがオンとなる組み合わせである。
【００５５】
また、補正回路１Ｃは、調整部１Ｂからのデジタル値にて決定されるオン増幅器の組合せが所定の組合せと異なる場合には、調整部１Ｂからのデジタル値を出力する。
【００５６】
加算回路１２と変調エンコーダ１３は、制御部１Ｄに含まれる。制御部１Ｄは、一般的に制御手段と呼ぶことができる。制御部１Ｄは、補正回路１Ｃからの出力とＡ／Ｄ変換回路９からの出力とを加算し、その加算の結果に従って、増幅器３−ｐおよび増幅器４−ｑの各々のオンオフを制御する。
【００５７】
出力変成器７とフィルタ８は、合成部１Ｅに含まれる。合成部１Ｅは、一般的に合成手段と呼ぶことができる。合成部１Ｅは、増幅器３−ｐおよび増幅器４−ｑのうち、制御部１Ｄにてオンとされた増幅器の出力を合成して出力する。
【００５８】
なお、本実施形態では、調整部１Ｂは、アナログ音声信号Ｓが無信号である状況での合成部１Ｅからの出力が一定になるように、電源電圧Ｖ１の大きさに応じてデジタル値を変更する。
【００５９】
次に、動作を説明する。
【００６０】
入力されたアナログ音声信号Ｓは、Ａ／Ｄ変換回路９で、２進の多ビットデジタル信号に変換される。
【００６１】
電源電圧Ｖ１は、バイアス電圧Ｖｂと共に増幅器微調回路１０に入力される。増幅器微調回路１０は、電源電圧Ｖ１が、振幅変調回路１００Ａが必要とする電圧よりも高い場合は、増幅器の動作台数を減らし、電源電圧Ｖ１が、振幅変調回路１００Ａが必要とする電圧よりも低い場合は、増幅器の動作台数を増やすことで、振幅変調回路１００Ａの出力を一定に保つ機能を備えている。このときの動作台数の調整が、Ｓ／Ｎ特性が悪化するポイント（図１０参照）で発生する場合がある。
【００６２】
増幅器微調回路１０の出力は、Ａ／Ｄ変換回路１１で、２進の多ビットデジタル信号に変換される。
【００６３】
加算回路１２は、Ａ／Ｄ変換回路１１の出力とＡ／Ｄ変換回路９の出力を加算する。加算回路１２での加算結果を示す２進の多ビットデジタル信号が、変調エンコーダ１３に入力され、変調エンコーダ１３が、加算回路１２での加算結果に従って、それぞれの増幅器３−ｐおよび４−ｑのオンオフを制御する。
【００６４】
本実施形態では、Ａ／Ｄ変換回路１１と加算回路１２の間に、Ａ／Ｄ変換回路１１の出力を補正する補正回路１Ｃが設けられている。
【００６５】
補正回路１Ｃは、Ａ／Ｄ変換回路１１の出力にて決定されるオン増幅器の組み合わせが、図１０を参照して説明したＳ／Ｎ特性を悪化させる組み合わせ（所定の組合せ）になっていないか確認し、その確認の結果に従って、Ａ／Ｄ変換回路１１の出力を調整する機能を備えている。
【００６６】
Ａ／Ｄ変換回路１１からのデジタル信号が補正回路１Ｃに入力されると、Ａ／Ｄ変換回路１１からのデジタル信号は、補正回路１Ｃ内のＲＯＭに記録された補正プログラムに従って補正される。
【００６７】
図２は、補正回路１Ｃの機能を示したブロック図である。図２において、補正回路１Ｃは、変換機能部１Ｃ１と、補正プログラム実行機能部１Ｃ２と、変換機能部１Ｃ３と、を含む。
【００６８】
Ａ／Ｄ変換回路１１からのデジタル信号が補正回路１Ｃに入ると、まず、デジタル信号は、変換機能部１Ｃ１で２進数の値から１０進数の値に変換される。続いて、１０進数の値は、補正プログラム実行機能部１Ｃ２で補正される。続いて、補正プログラム実行機能部１Ｃ２での補正の結果は、変換機能部１Ｃ３で１０進数の値から２進数の値に変換され出力される。
【００６９】
図３は、補正プログラムを実行する補正プログラム実行機能部１Ｃ２の動作、具体的には、補正プログラム実行機能部１Ｃ２の入力と出力の関係を説明するための図である。補正プログラム実行機能部１Ｃ２に入力された１０進数の値は、図３に示すようなヒステリシスを持たせて出力される。
【００７０】
本実施形態では、図９に示す増幅器を用い、「０」〜「９」の番号が振られた各ビットからなる１０ビットのデジタル信号で増幅器をオンオフさせるものとする。このとき増幅器４−ｑに割り当てられるビット数は、図４のように下位３ビットとする。
【００７１】
図４と図９より、番号「２」のビットと番号「３」ビットが、増幅器３−ｐのいずれかと増幅器４−１のオンオフが起こる境目である。入力信号の番号「２」のビットが“１”であるときを１０進で表すと「４」、入力信号の番号「３」のビット目が“１”であるときを１０進で表すと「８」となる。番号「２」のビットと番号「３」のビットとが同時に“１”を出力するとき、すなわち、入力信号が１０進でいう「１２」であるポイントがＳ／Ｎ特性が悪化するポイントである。
【００７２】
同じように、番号「２」のビットと番号「４」のビットが同時に“１”であるとき（１０進数でいう「２０」）、番号「２」のビット、番号「３」のビットおよび番号「４」のビットが同時に“１”であるとき（１０進数でいう「２８」）などが、Ｓ／Ｎ特性悪化ポイントである。
【００７３】
補正プログラムは、このＳ／Ｎ特性悪化ポイントを避けるようにヒステリシスを持たせてデジタル値を出力させるプログラムである。補正プログラム実行機能部１Ｃ２は、補正プログラムに従って、次のような計算を行っている。
【００７４】
出力＝入力−１−（ＷＤ／２）＋ＷＤ−ＭＯＤ（入力−１，ＷＤ）・・・補正（Ａ）
出力＝入力−１＋（ＷＤ／２）＋ＷＤ−ＭＯＤ（入力―１，ＷＤ）・・・補正（Ｂ）
なお、ＭＯＤ（Ａ，Ｂ）は、ＡをＢで割ったときの余りを求める計算である。
【００７５】
また、ＷＤは、２の（増幅器４−ｑを動作させるビット割り当て数＋１）乗の数である。
【００７６】
なお、補正プログラム実行機能部１Ｃ２が補正（Ａ）の計算のみで入力値を出力値に補正する状況で、Ａ／Ｄ変換回路１１からのデジタル値が、図５の矢印のポイントの近傍でふらつく場合、補正回路１Ｃの出力が不安定になり、Ｓ／Ｎ特性悪化の原因となってしまう。
【００７７】
本実施形態では、これを防止するため、図６に示すようにヒステリシスを持たせるために、補正プログラム２つ（図６に示した「補正（Ａ）」と「補正（Ｂ）」）を用意する。
【００７８】
Ａ／Ｄ変換回路１１からのデジタル値が、補正（Ａ）に従って図５の矢印のポイントで調整されると、Ｓ／Ｎ特性が悪化する。このとき、補正回路１Ｃは、補正プログラムを補正（Ａ）からもう一方の補正（Ｂ）に切り替えることで、補正回路１Ｃ自身の出力を安定させるように調整する。補正（Ｂ）においても同様に補正（Ａ）へ切り替える動作をする。
【００７９】
図７は、補正回路１Ｃを示した図である。
【００８０】
図７において、補正回路１Ｃは、音声無信号検出回路１ＣＡと、補正実行部１ＣＢと、フリップフロップ（Ｆ／Ｆ）１ＣＣと、比較器１ＣＤと、を含む。
【００８１】
音声無信号検出回路１ＣＡは、アナログ音声信号Ｓが無信号状態になっているときを検出する。例えば、音声無信号検出回路１ＣＡは、Ａ／Ｄ変換回路９にアナログ音声信号Ｓが入力されているかを検出し、Ａ／Ｄ変換回路９にアナログ音声信号Ｓが入力されていない場合、アナログ音声信号Ｓが無信号状態になっていることを検出する。
【００８２】
補正実行部１ＣＢは、図２に示した変換機能部１Ｃ１、補正プログラム実行機能部１Ｃ２および変換機能部１Ｃ３が備える機能を有する。
【００８３】
補正実行部１ＣＢは、例えば、音声無信号検出回路１ＣＡが、アナログ音声信号Ｓが無信号状態になっていることを検出している間、Ａ／Ｄ変換回路１１からのデジタル値を、補正（Ａ）に従って補正し、補正後のデジタル値を加算回路１２に出力する。
【００８４】
また、補正後のデジタル値は、フリップフロップ１ＣＣによって１クロックだけ遅延される。また、比較器１ＣＤは、補正実行部１ＣＢからの出力と、フロップフロップ１ＣＣからの出力と、を比較し、その比較の結果を、補正実行部１ＣＢに出力する。
【００８５】
補正実行部１ＣＢは、比較の結果が不一致を示す場合、補正プログラムを補正（Ａ）から補正（Ｂ）に切り替えることで、補正実行部１ＣＢの出力を安定させる。
【００８６】
このように、補正回路４は、簡単な回路構成で実現され、補正を施す際の調整も補正プログラムが自動的に行い、調整が容易にできる。
【００８７】
本実施形態によれば、補正回路１Ｃは、調整部１Ｂからのデジタル値にて決定されるオン増幅器の組合せが所定の組合せである場合には、オン増幅器の組合せを所定の組合せ以外の組合せとするデジタル補正値を出力し、調整部１Ｂからのデジタル値にて決定されるオン増幅器の組合せが所定の組合せと異なる場合には、そのデジタル値を出力する。
【００８８】
制御部１Ｄは、補正回路１Ｃからの出力とＡ／Ｄ変換回路９からの出力とを加算し、その加算の結果に従って、増幅器３−ｐおよび増幅器４−ｑの各々のオンオフを制御する。
【００８９】
このため、Ａ／Ｄ変換回路９からの出力がない場合、つまり、アナログ音声信号Ｓが無信号である場合に、オン増幅器の組合せが所定の組合せになることを防止可能となる。よって、オン増幅器の組合せが所定の組合せとなって、振幅変調回路１００ＡのＳ／Ｎ特性が悪化することを防止可能になる。なお、所定の組合せは、振幅変調回路１００ＡのＳ／Ｎ特性が悪化するオン増幅器の組合せである。
【００９０】
この場合、振幅変調回路１００ＡのＳ／Ｎ特性が悪化する組合せに対応する電源電圧の値を予め求めることなく、振幅変調回路１００ＡのＳ／Ｎ特性の悪化を防止可能になる。
【００９１】
また、本実施形態では、所定の組合せとして、増幅器３−ｐおよび増幅器４−ｑのうち、増幅器４−ｐのすべてがオンとなる組合せが用いられる。図１０に示したように、増幅器４−ｐのすべてがオンとなる組合せが、振幅変調回路１００ＡのＳ／Ｎ特性が悪化するオン増幅器の組合せとなる。よって、振幅変調回路１００ＡのＳ／Ｎ特性の悪化を防止可能になる。
【００９２】
また、本実施形態では、増幅器３−ｐおよび増幅器４−ｑは、電源電圧Ｖ１の大きさに応じて出力レベルが変動し、調整部１Ｂは、アナログ音声信号Ｓが無信号である状況での合成部１Ｅからの出力が一定になるように、電源電圧Ｖ１の大きさに応じてデジタル値を変更する。
【００９３】
この場合、アナログ音声信号Ｓが無信号である状況での合成部１Ｅからの出力を一定にしながら、振幅変調回路１００ＡのＳ／Ｎ特性の悪化を防止可能になる。つまり、振幅変調回路１００Ａに供給される電源電圧の変動に対して信号対雑音比（Ｓ／Ｎ特性）の悪化を抑制することが可能になる。
【００９４】
以上説明した実施形態において、図示した構成や、補正プログラム内の計算は単なる一例であって、本発明はそれに限定されるものではない。
【符号の説明】
【００９５】
１００Ａ      振幅変調回路
１      高周波発振器
２      分配器
３−ｐ  等出力電圧増幅器
４−ｑ  バイナリ電圧増幅器
５、６  電源
７      出力変成器
８      フィルタ
９      Ａ／Ｄ変換回路
１０      増幅器微調回路
１１      Ａ／Ｄ変換回路
１２      加算回路
１３      変調エンコーダ
１Ａ      生成部
１Ｂ      調整部
１Ｃ      補正回路
１Ｃ１    変換機能部
１Ｃ２    補正プログラム実行機能部
１Ｃ３    変換機能部
１ＣＡ    音声無信号検出回路
１ＣＢ    補正実行部
１ＣＣ    フリップフロップ
１ＣＤ    比較器
１Ｄ      制御部
１Ｅ      合成部
【図１】
0005494036.tif 000002
【図２】
0005494036.tif 000003
【図３】
0005494036.tif 000004
【図４】
0005494036.tif 000005
【図５】
0005494036.tif 000006
【図６】
0005494036.tif 000007
【図７】
0005494036.tif 000008
【図８】
0005494036.tif 000009
【図９】
0005494036.tif 000010
【図１０】
0005494036.tif 000011