(57)【特許請求の範囲】
【請求項１】
半導体素子がその表面側に形成された基板と、前記基板上に形成された金属配線と、前記金属配線で構成され、かつ、前記半導体素子に電気的に接続され、回路網の一部を構成する回路配線と、前記金属配線および前記回路配線とを埋設するＬｏｗ−ｋ絶縁膜と、前記基板の裏面側から前記Ｌｏｗ−ｋ絶縁膜中まで形成されたシリコン貫通電極とを有し、前記シリコン貫通電極と前記回路配線との間に水分バリア膜が形成されており、
前記水分バリア膜は、
複数の配線層に形成された複数の前記金属配線と、
前記複数の配線層のうち最上層の配線層に形成された一の前記金属配線と、前記複数の配線層のうち前記最上層の配線層よりも下層の配線層に形成された他の前記金属配線とをつなぐ接続ビアと、
を有し、
前記水分バリア膜は、前記複数の金属配線と、前記接続ビアとによって、１重以上のリング状の囲いが構成されており、前記リング状の囲いの内部に１つ以上の前記シリコン貫通電極を含み、
前記一の金属配線は、前記シリコン貫通電極を覆うように、前記シリコン貫通電極の上方に配置され、
前記一の金属配線の下面と、前記シリコン貫通電極の上面との間に、前記Ｌｏｗ−ｋ絶縁膜の一部が設けられ、
前記他の金属配線は、前記シリコン貫通電極を囲むように、前記シリコン貫通電極の側方に配置されていることを特徴とする半導体装置。
【請求項２】
前記シリコン貫通電極は、前記リング状の囲いの内部において、金属電極と電気的に接続されており、さらに、前記金属電極は前記囲いの外部とも電気的に接続されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記Ｌｏｗ−ｋ絶縁膜は、酸化シリコン、炭化水素から選ばれる化合物が主たる成分であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記金属配線が、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記金属電極が、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることを特徴とする請求項２記載の半導体装置。
【請求項６】
前記接続ビアが、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記シリコン貫通電極が、銅を主成分とした金属で構成されていることを特徴とする請求項１記載の半導体装置。
【請求項８】
基板の表面側に半導体素子を形成した後、前記基板上に金属配線、および、前記半導体素子に電気的に接続され、回路網の一部を構成する金属配線からなる回路配線を形成する工程と、前記基板の裏面側からＬｏｗ−ｋ絶縁膜中までシリコン貫通電極の開口部を形成する工程以前に、前記金属配線および前記回路配線を埋設するように前記Ｌｏｗ−ｋ絶縁膜を形成する工程とを有し、前記シリコン貫通電極と前記回路配線との間に水分バリア膜を形成し、
前記水分バリア膜は、
複数の配線層に形成された複数の前記金属配線と、
前記複数の配線層のうち最上層の配線層に形成された一の前記金属配線と、前記複数の配線層のうち前記最上層の配線層よりも下層の配線層に形成された他の前記金属配線とをつなぐ接続ビアと、
を有し、
前記水分バリア膜は、前記複数の金属配線と、前記接続ビアとによって、１重以上のリング状の囲いが構成されており、前記リング状の囲いの内部に１つ以上の前記シリコン貫通電極を含み、
前記一の金属配線は、前記シリコン貫通電極を覆うように、前記シリコン貫通電極の上方に配置され、
前記一の金属配線の下面と、前記シリコン貫通電極の上面との間に、前記Ｌｏｗ−ｋ絶縁膜の一部が設けられ、
前記他の金属配線は、前記シリコン貫通電極を囲むように、前記シリコン貫通電極の側方に配置されていることを特徴とする半導体装置の製造方法。
【請求項９】
前記シリコン貫通電極は、前記半導体素子が形成された基板の裏面側から開口し、金属を充填することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記シリコン貫通電極は、前記リング状の囲いの内部において、金属電極と電気的に接続されており、さらに、前記金属電極は前記囲いの外部とも電気的に接続されていることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１１】
前記Ｌｏｗ−ｋ絶縁膜は、酸化シリコン、炭化水素から選ばれる化合物が主たる成分であることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１２】
前記金属配線が、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１３】
前記金属電極が、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１４】
前記接続ビアが、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１５】
前記シリコン貫通電極が、銅を主成分とした金属で構成されていることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１６】
半導体素子がその表面側に形成された基板と、前記基板上に形成され、Ｌｏｗ−ｋ絶縁膜に埋設された複数層の金属配線と１つ以上の接続ビアを有する水分バリア膜と、前記基板の裏面側から前記Ｌｏｗ−ｋ絶縁膜中まで形成されたシリコン貫通電極とを有し、前記接続ビアを用いて少なくとも１重のリング状の囲いが構成され、前記リング状の囲いの内部に１つ以上の前記シリコン貫通電極を含み、かつ、前記シリコン貫通電極を内包するようにレイアウトされた前記複数層の金属配線が配置されており、
前記接続ビアは、前記複数層の金属配線のうち最上層に形成された一の前記金属配線と、前記複数層の金属配線のうち前記最上層よりも下層に形成された他の前記金属配線とをつなぎ、
前記一の金属配線は、前記シリコン貫通電極を覆うように、前記シリコン貫通電極の上方に配置され、
前記一の金属配線の下面と、前記シリコン貫通電極の上面との間に、前記Ｌｏｗ−ｋ絶縁膜の一部が設けられ、
前記他の金属配線は、前記シリコン貫通電極を囲むように、前記シリコン貫通電極の側方に配置されていることを特徴とする半導体装置。
【請求項１７】
前記シリコン貫通電極は、前記リング状の囲いの内部において、金属電極と電気的に接続されており、さらに、前記金属電極は前記囲いの外部とも電気的に接続されていることを特徴とする請求項１６記載の半導体装置。
【請求項１８】
前記Ｌｏｗ−ｋ絶縁膜は、酸化シリコン、炭化水素から選ばれる化合物が主たる成分であることを特徴とする請求項１６記載の半導体装置。
【請求項１９】
前記金属配線が、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることを特徴とする請求項１６記載の半導体装置。
【請求項２０】
前記金属電極が、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることを特徴とする請求項１７記載の半導体装置。
【請求項２１】
前記接続ビアが、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることを特徴とする請求項１６記載の半導体装置。
【請求項２２】
前記シリコン貫通電極が、銅を主成分とした金属で構成されていることを特徴とする請求項１６記載の半導体装置。
【請求項２３】
前記一の金属配線上に形成され、水分を通さない絶縁膜を有することを特徴とする請求項１記載の半導体装置。
【請求項２４】
前記一の金属配線上に形成され、水分を通さない絶縁膜を有することを特徴とする請求項１６記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン貫通電極を有する高性能な半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体ＬＳＩの高機能化・高性能化を達成するために、配線の微細化技術が発展してきた。より高性能化・低消費電力化するために、近年、ＬＳＩが搭載された複数の半導体チップを三次元方向に積層し一つのパッケージに実装するという技術が注目されている。その三次元積層における接続方式として、ワイヤボンディング法やフリップチップ法が挙げられる。ワイヤボンディング法では、チップ上のパッド電極がチップ周辺に限られ、積層したチップ間で通信する場合には、必ずチップ外縁近傍に形成したパッド電極を経由するため、配線長が長くなり、配線遅延が増大する問題がある。また、パッド電極の設置数も限られるため、伝送帯域が狭くなる問題がある。一方、フリップチップ法では、チップ全面に形成したバンプ接続が可能となり配線長は短いが、積層チップ数は２個に限定される。これらの課題を解決する三次元接続方式として、シリコン貫通電極を用いて積層チップを電気接続する方法がある。【０００３】
シリコン貫通電極を用いた接続方式とは、半導体素子が形成されたシリコン基板に多数の貫通孔を形成し、貫通孔内に銅に代表される導体を充填し、それを電極として積層半導体チップ間を電気接続する方法である。シリコン貫通電極を備えたチップを複数接続することで、チップを最短距離で多点接続することが可能となり、且つ、積層する半導体チップの数に原理上の上限はない。【０００４】
非特許文献１は、シリコン貫通電極を有する三次元接続方式の一例であり、素子を有する半導体装置の裏面から貫通孔を開け、上部パッドと接触させて配線層と接続する方法である。この文献に記載されている三次元接続方式の典型的従来例とその課題について、図２と図３を用いて説明する。【０００５】
まず、シリコン貫通電極を有する三次元接続方式を用いた半導体装置の典型的従来例の製造工程を示す。半導体素子が形成された基板１００上に、膜厚２５０ｎｍの酸化シリコン膜、膜厚５０ｎｍの窒化シリコンからなる配線下絶縁膜２００を形成し、該配線下絶縁膜にタングステン・プラグを形成した。次に、膜厚１００ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなるＬｏｗ−ｋ材料を用いた第一の層間絶縁膜２０１を形成し、該層間絶縁膜にタンタルと銅からなる第一の金属配線４００を順次形成した。次に、窒素含有炭化シリコン（ＳｉＣＮ）からなる膜厚２５ｎｍの第一の保護絶縁膜２０４、膜厚２５０ｎｍのＳｉＯＣからなるＬｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２を順次形成し、該層間絶縁膜にタンタルと銅からなる第二の金属配線４０１と隣接する並行金属配線４０３Ａ、４０３Ｂを形成した。次に、ＳｉＣＮからなる膜厚２５ｎｍの第二の保護絶縁膜２０５、ＳｉＯＣからなるＬｏｗ−ｋ材料を用いた第三の層間絶縁膜２０３を順次形成し、該層間絶縁膜２０３にタンタルと銅からなる第三の金属配線４０２を形成した。次に、膜厚２５ｎｍのＳｉＣＮからなる第三の保護絶縁膜２０６を形成し、膜厚５０ｎｍの窒化チタン膜と膜厚５００ｎｍのアルミ膜からなるアルミパッドを形成し、膜厚２００ｎｍの酸化シリコン膜と膜厚２５０ｎｍの窒化シリコン膜からなるパシベーション膜２０７を形成した。上記工程を経て、多層配線を有する半導体装置を形成することが可能となる。【０００６】
次に、図３（ａ）に示すように半導体素子が形成された基板１００の裏面に、プラズマＣＶＤ法により酸化シリコンから成る第一の裏面絶縁膜６００を形成した後、リソグラフィーとドライエッチングを用いて、第一の裏面絶縁膜６００のシリコン貫通電極を形成したい領域に開口部を設け、第一の裏面絶縁膜開口部７００とした。次に、該裏面絶縁膜をエッチングマスクにし、ドライエッチングを用いて、少なくとも半導体装置が形成された基板１００を貫通し、第一の金属配線４００に達するまでエッチングし、図３（ｂ）のようなシリコン貫通孔７０１を形成した。次に、プラズマＣＶＤ法によりシリコン貫通孔７０１を被覆するように膜厚１μｍの酸化シリコン膜を形成した後、全面エッチバックを行い、図３（ｃ）に示すようなシリコン貫通孔の側壁に側壁絶縁膜を有する第二の裏面絶縁膜６０１を形成した。次に、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、膜厚５０ｎｍの銅からなるめっきシード膜を順次成膜し、電解めっき法を用いて、シリコン貫通孔７０１を完全に銅で充填した。その後、化学的機械研磨法を用いてシリコン貫通孔７０１以外の領域のタンタル膜と銅膜を除去し、図３（ｄ）に示すような半導体素子が形成された基板の裏面から開口したシリコン貫通電極８００を有する半導体装置を形成した。以下では、上記の工程に準じて形成されたシリコン貫通電極が形成された半導体装置を従来例と呼ぶことにする。【０００７】
図３（ｂ）に示すように、ドライエッチングを用いて、数十μｍの深さのシリコン基板を十分に貫通し、厚さ１００ｎｍの第一の金属配線４００の層に達するようなシリコン貫通孔７０１を形成する際、オーバーエッチングのマージンが足らず、第一の接続ビア層、もしくは上層の金属配線層までエッチングが進行してしまう。Ｌｏｗ−ｋ材料を用いた層間絶縁膜と、シリコン貫通孔が接触するまでドライエッチングが進行すると、Ｌｏｗ−ｋ材料にはプラズマダメージが入る。さらに、ドライエッチング工程後の洗浄工程において、Ｌｏｗ−ｋ材料が洗浄によって供給される水分で吸湿する。Ｌｏｗ−ｋ材料が吸湿してしまうと、Ｌｏｗ−ｋ材料からなる層間絶縁膜の誘電率が上昇するため、金属配線の寄生容量が増大し、配線遅延の増大や消費電力の増大を引き起こし、回路動作に支障を来すおそれがある。また、吸湿した水分がその後、金属配線を構成する金属材料を酸化し、配線抵抗の増大や導通不良の原因となるおそれがある。基板の裏面からシリコン貫通孔を形成する工程においては、前工程とは異なり高温プロセスを行うことが不可能なため、一旦、吸湿してしまったＬｏｗ−ｋ材料を吸湿前の特性に戻すことは困難であるという問題がある。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】S.Denda、“Process Examination of Through Silicon Via Technologies”IEEE Polytronic 2007 Conference、p149、2007
【発明の概要】
【発明が解決しようとする課題】
【０００９】
発明が解決しようとする問題は、シリコン基板の裏面（半導体デバイスが形成されていない面）からシリコン貫通電極を形成する際、Ｌｏｗ−ｋ材料からなる層間絶縁膜が吸湿し、配線の電気的特性が低下することである。
【課題を解決するための手段】
【００１０】
上記課題は、一部がＬｏｗ−ｋ材料を貫通して形成されたシリコン貫通電極と該シリコン貫通電極近傍に形成された回路配線との間に、水分バリア膜を形成することで達成される。【００１１】
上記課題は、シリコン貫通電極によって貫通されたＬｏｗ−ｋ材料層において、複数層の金属配線と、前記金属配線の上下間をつなぐ接続ビアとを用いて、シリコン貫通電極を内包するようにレイアウトした少なくとも１重のリング状の囲いを形成し、該シリコン貫通電極と該シリコン貫通電極近傍に形成された回路配線との間に少なくとも金属配線と接続ビアからなる水分バリア膜を形成することで達成される。【００１２】
上記課題は、シリコン貫通電極が接触するＬｏｗ−ｋ材料を用いた層間絶縁膜に、複数層の金属配線の開口部と、前記金属配線の上下間をつなぐ接続ビアの開口部を形成する工程において、シリコン貫通電極を内包するリング状の開口部を形成することで達成される。【００１３】
第１の本発明の特徴は、（１）半導体素子がその表面側に形成された基板と、前記基板上に形成された金属配線と、前記金属配線で構成され、かつ、前記半導体素子に電気的に接続され、回路網の一部を構成する回路配線と、前記金属配線および前記回路配線とを埋設するＬｏｗ−ｋ絶縁膜と、前記基板の裏面側から前記Ｌｏｗ−ｋ絶縁膜中まで形成されたシリコン貫通電極とを有し、前記シリコン貫通電極と前記回路配線との間に水分バリア膜が形成されている半導体装置にある。【００１４】
（１）において、（２）前記水分バリア膜は、２層以上の異なる配線層に形成された金属配線と、上下配線層に形成された前記金属配線間をつなぐ接続ビアを有する特徴がある。【００１５】
（２）において、（３）前記水分バリア膜は、前記金属配線と、前記接続ビアとによって、１重以上のリング状の囲いが構成されており、前記リング状の囲いの内部に１つ以上のシリコン貫通電極が含まれていても良い。【００１６】
（３）において、（４）前記シリコン貫通電極は、前記リング状の囲いの内部において、金属電極と電気的に接続されており、さらに、前記金属電極は前記囲いの外部とも電気的に接続されている特徴がある。【００１７】
（１）において、（５）前記Ｌｏｗ−ｋ絶縁膜は、酸化シリコン、炭化水素から選ばれる化合物が主たる成分であることが好ましい。【００１８】
（１）において、（６）前記金属配線が、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることが好ましい。【００１９】
（４）において、（７）前記金属電極が、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることが好ましい。【００２０】
（２）において、（８）前記接続ビアが、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることが好ましい。【００２１】
（１）において、（９）前記シリコン貫通電極が、銅を主成分とした金属で構成されていることが好ましい。【００２２】
第２の本発明の特徴は、（１０）基板の表面側に半導体素子を形成する工程と、前記基板上に金属配線、および、前記半導体素子に電気的に接続され、かつ、回路網の一部を構成する金属配線からなる回路配線を形成する工程と、前記基板を裏面側からＬｏｗ−ｋ絶縁膜中までシリコン貫通電極の開口部を形成する工程以前に、前記金属配線および前記回路配線を埋設するように前記Ｌｏｗ−ｋ絶縁膜を形成する工程とを有し、前記シリコン貫通電極と前記回路配線との間に水分バリア膜を形成する半導体装置の製造方法にある。【００２３】
（１０）において、（１１）前記シリコン貫通電極は、前記半導体素子が形成された基板の裏面側から開口し、金属が充填されている。【００２４】
（１０）において、（１２）前記水分バリア膜は、２層以上の異なる配線層に形成された金属配線と、上下配線層に形成された前記金属配線間をつなぐ接続ビアを有する特徴がある。【００２５】
（１２）において、（１３）前記水分バリア膜は、前記金属配線と、前記接続ビアとによって、１重以上のリング状の囲いが構成されており、前記リング状の囲いの内部に１つ以上のシリコン貫通電極が含まれていても良い。【００２６】
（１３）において、（１４）前記シリコン貫通電極は、前記リング状の囲いの内部において、金属電極と電気的に接続されており、さらに、前記金属電極は前記囲いの外部とも電気的に接続されている特徴がある。【００２７】
（１０）において、（１５）前記Ｌｏｗ−ｋ絶縁膜は、酸化シリコン、炭化水素から選ばれる化合物が主たる成分であることが好ましい。【００２８】
（１０）において、（１６）前記金属配線が、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることが好ましい。【００２９】
（１４）において、（１７）前記金属電極が、それぞれ、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることが好ましい。【００３０】
（１２）において、（１８）前記接続ビアが、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることが好ましい。【００３１】
（１０）において、（１９）前記シリコン貫通電極が、銅を主成分とした金属で構成されていることが好ましい。【００３２】
第３の本発明の特徴は、（２０）半導体素子がその表面側に形成された基板と、前記基板上に形成され、Ｌｏｗ−ｋ絶縁膜に埋設された複数層の金属配線と１つ以上の接続ビアを有する水分バリア膜と、前記基板の裏面側から前記Ｌｏｗ−ｋ絶縁膜中まで形成されたシリコン貫通電極とを有し、前記接続ビアを用いて少なくとも1重のリング状の囲いが構成され、前記リング状の囲いの内部に１つ以上の前記シリコン貫通電極を含み、かつ、前記シリコン貫通電極を内包するようにレイアウトされた前記複数層の金属配線が配置されている半導体装置にある。【００３３】
（２０）において、（２１）前記シリコン貫通電極は、前記リング状の囲いの内部において、金属電極と電気的に接続されており、さらに、前記金属電極は前記囲いの外部とも電気的に接続されている特徴がある。【００３４】
（２０）において、（２２）前記Ｌｏｗ−ｋ絶縁膜は、酸化シリコン、炭化水素から選ばれる化合物が主たる成分であることが好ましい。【００３５】
（２０）において、（２３）前記金属配線が、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることが好ましい。【００３６】
（２１）において、（２４）前記金属電極が、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることが好ましい。【００３７】
（２０）において、（２５）前記接続ビアが、銅、アルミ、タングステンのいずれかを主たる成分として形成されていることが好ましい。【００３８】
（２０）において、（２６）前記シリコン貫通電極が、銅を主成分とした金属で構成されていることが好ましい。
【発明の効果】
【００３９】
本発明に基づけば、Ｌｏｗ−ｋ材料を用いた層間絶縁膜にシリコン貫通電極を形成する工程において、Ｌｏｗ−ｋ材料を用いた該層間絶縁膜が吸湿する領域を大幅に制限することが可能となり、該層間絶縁膜の誘電率の上昇を回避でき、かつ配線の抵抗上昇も回避できるため、配線の電気的特性が良好で信頼度の高い半導体装置を得ることが可能となる。
【図面の簡単な説明】
【００４０】
【図１】実施例１における本発明の半導体装置の製造工程の要部断面模式図である。
【図２】従来例における半導体装置の製造工程の要部断面模式図である。
【図３】従来例における半導体装置の製造工程の要部断面模式図であって、（ａ）は図２に続き、（ｂ）は（ａ）に続き、（ｃ）は（ｂ）に続き、（ｄ）は（ｃ）に続く製造工程の要部断面模式図である。
【図４】（ａ）は実施例１における本発明の半導体装置の製造工程の要部断面模式図であって、（ｂ）は（ａ）に続き、（ｃ）は（ｂ）に続き、（ｄ）は（ｃ）に続き、（ｅ）は（ｄ）に続き、（ｆ）は（ｅ）に続く製造工程の要部断面模式図である。
【図５】実施例１における本発明の半導体装置の製造工程の要部断面模式図であって、（ａ）は図４（ｆ）に続き、（ｂ）は（ａ）に続き、（ｃ）は（ｂ）に続く製造工程の要部断面模式図である。
【図６】実施例１における本発明の平面レイアウト模式図である。
【図７】（ａ）は実施例２における本発明の半導体装置の製造工程の要部断面模式図であって、（ｂ）は（ａ）に続き、（ｃ）は（ｂ）に続き、（ｄ）は（ｃ）に続き、（ｅ）は（ｄ）に続き、（ｆ）は（ｅ）に続き、（ｇ）は（ｆ）に続く製造工程の要部断面模式図である。
【図８】実施例２における本発明の半導体装置の製造工程の要部断面模式図であって、（ａ）は図７（ｇ）に続き、（ｂ）は（ａ）に続き、（ｃ）は（ｂ）に続き、（ｄ）は（ｃ）に続き、（ｅ）は（ｄ）に続く製造工程の要部断面模式図である。
【図９】（ａ）は実施例３における本発明の半導体装置の製造工程の要部断面模式図であって、（ｂ）は（ａ）に続き、（ｃ）は（ｂ）に続き、（ｄ）は（ｃ）に続き、（ｅ）は（ｄ）に続く製造工程の要部断面模式図である。
【図１０】実施例３における本発明の半導体装置の、図９（ｅ）に続く製造工程の要部断面模式図である。
【図１１】実施例３における本発明の平面レイアウト模式図である。
【図１２】（ａ）は実施例４における本発明の半導体装置の製造工程の要部断面模式図であって、（ｂ）は（ａ）に続き、（ｃ）は（ｂ）に続き、（ｄ）は（ｃ）に続き、（ｅ）は（ｄ）に続く製造工程の要部断面模式図である。
【図１３】実施例４における本発明の半導体装置の、図１２（ｅ）に続く製造工程の要部断面模式図である。
【図１４】（ａ）は実施例５における本発明の半導体装置の製造工程の要部断面模式図であって、（ｂ）は（ａ）に続き、（ｃ）は（ｂ）に続き、（ｄ）は（ｃ）に続き、（ｅ）は（ｄ）に続く製造工程の要部断面模式図である。
【図１５】実施例５における本発明の半導体装置の、図１４（ｅ）に続く製造工程の要部断面模式図である。
【図１６】実施例５における本発明の平面レイアウト模式図である。
【図１７】（ａ）は実施例６における本発明の半導体装置の製造工程の要部断面模式図であって、（ｂ）は（ａ）に続き、（ｃ）は（ｂ）に続き、（ｄ）は（ｃ）に続き、（ｅ）は（ｄ）に続く製造工程の要部断面模式図である。
【図１８】実施例６における本発明の半導体装置の、図１７（ｅ）に続く製造工程の要部断面模式図である。
【図１９】実施例６における本発明の平面レイアウト模式図である。
【図２０】（ａ）は実施例７における本発明の半導体装置の製造工程の要部断面模式図であって、（ｂ）は（ａ）に続き、（ｃ）は（ｂ）に続き、（ｄ）は（ｃ）に続き、（ｅ）は（ｄ）に続く製造工程の要部断面模式図である。
【図２１】実施例７における本発明の半導体装置の、図２０（ｅ）に続く製造工程の要部断面模式図である。
【図２２】実施例７における本発明の平面レイアウト模式図である。
【図２３】（ａ）は実施例８における本発明の半導体装置の製造工程の要部断面模式図であって、（ｂ）は（ａ）に続き、（ｃ）は（ｂ）に続き、（ｄ）は（ｃ）に続き、（ｅ）は（ｄ）に続く製造工程の要部断面模式図である。
【図２４】実施例８における本発明の半導体装置の、図２３（ｅ）に続く製造工程の要部断面模式図である。
【図２５】実施例８における本発明の平面レイアウト模式図である。
【発明を実施するための形態】
【００４１】
以下、図面を用いて本発明の実施例について説明する。なお、各図面は模式的に描いており、説明に不用な箇所は省略している。
【実施例１】
【００４２】
図４、図５、図１は本発明の実施例１に基づく半導体装置の製造工程を示す断面図であり、図６は図１の平面レイアウト図である。以下、順を追って説明する。【００４３】
半導体素子が形成された基板１００上に、膜厚２５０ｎｍの酸化シリコン膜、膜厚５０ｎｍの窒化シリコンからなる配線下絶縁膜２００を形成し、該配線下絶縁膜２００の所望の領域に開口部を設けＣＶＤ法と化学的機械研磨法を用いてタングステン・プラグを形成した。次に、プラズマＣＶＤ法を用いて膜厚１００ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなるＬｏｗ−ｋ材料を用いた第一の層間絶縁膜２０１を形成し、リソグラフィーとドライエッチングを用いて、第一の層間絶縁膜２０１の少なくとも金属配線を形成したい領域に、第一の金属配線開口部３００を形成した（図４（ａ））。該金属配線開口部３００を充填するように、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、スパッタ法と電解めっき法を用いて銅膜を順次形成した後、化学的機械研磨法を用いて第一の金属配線開口部３００以外の領域のタンタル膜と銅膜を取り除き、図４（ｂ）に示すような第一の金属配線４００を形成した。【００４４】
次に、プラズマＣＶＤ法を用いて、窒素含有炭化シリコン（ＳｉＣＮ）からなる膜厚２５ｎｍの第一の保護絶縁膜２０４を形成し、プラズマＣＶＤ法を用いて、第一の保護絶縁膜２０４上に膜厚２５０ｎｍのＳｉＯＣからなるＬｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２を形成した。２回のリソグラフィーとドライエッチングを用いて、該層間絶縁膜２０２において所望の領域に開口部を設け、これを第二の金属配線開口部３０１、隣接する並行金属配線開口部３０３Ａ、３０３Ｂとした。この際、第一の金属配線４００の一部が露出するように第二の金属配線開口部３０１を形成した（図４（ｃ））。【００４５】
次に、第二の金属配線開口部３０１、隣接する並行金属配線開口部３０３Ａ、３０３Ｂを充填するように、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、スパッタ法と電解めっき法を用いて膜厚５００ｎｍの銅膜とを順次形成した後、化学的機械研磨法を用いて該開口部以外の領域のタンタル膜と銅膜を取り除き、図４（ｄ）に示すような第二の金属配線４０１と隣接する並行金属配線４０３Ａ、４０３Ｂを形成した。【００４６】
次に、プラズマＣＶＤ法を用いて、ＳｉＣＮからなる膜厚２５ｎｍの第二の保護絶縁膜２０５を形成し、プラズマＣＶＤ法を用いて、第二の保護絶縁膜２０５上に膜厚２５０ｎｍのＳｉＯＣからなるＬｏｗ−ｋ材料を用いた第三の層間絶縁膜２０３を形成した。２回のリソグラフィーとドライエッチングを用いて、該層間絶縁膜２０３において所望の領域に第二の金属配線４０１を露出するように開口部を設け、これを第三の金属配線開口部３０２とした（図４（ｅ））。【００４７】
次に、第三の金属配線開口部３０２を充填するように、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、スパッタ法と電解めっき法を用いて膜厚５００ｎｍの銅膜とを順次形成した後、化学的機械研磨法を用いて該開口部以外の領域のタンタル膜と銅膜を取り除き、第三の金属配線４０２を形成した。【００４８】
次に、プラズマＣＶＤ法を用いて、膜厚２５ｎｍのＳｉＣＮからなる第三の保護絶縁膜２０６を形成し、リソグラフィーとドライエッチングを用いて、第三の保護絶縁膜２０６の少なくとも金属パッドを形成したい領域において、下層金属配線が露出するように開口し、該開口部を被覆するように、スパッタ法を用いて膜厚５０ｎｍの窒化チタン膜と膜厚５００ｎｍのアルミ膜を形成し、リソグラフィーとドライエッチングを用いて、所望の領域以外の窒化チタン膜とアルミ膜を除去し、窒化チタンとアルミからなるアルミパッドを形成した。次に、プラズマＣＶＤ法を用いて、膜厚２００ｎｍの酸化シリコン膜と膜厚２５０ｎｍの窒化シリコン膜を形成し、リソグラフィーとドライエッチングを用いてアルミパッドが露出するように開口し、図４（ｆ）に示すような酸化シリコン膜と窒化シリコン膜からなるパシベーション膜２０７を形成した。上記工程を経て、多層配線を有する半導体装置を形成することが可能となる。【００４９】
次に、多層配線を有する半導体装置において、図５（ａ）に示すように半導体素子が形成された基板１００の裏面に、プラズマＣＶＤ法により酸化シリコンから成る第一の裏面絶縁膜６００を形成した後、リソグラフィーとドライエッチングを用いて、第一の裏面絶縁膜６００のシリコン貫通電極を形成したい領域に開口部を設け、第一の裏面絶縁膜開口部７００とした。【００５０】
次に、該裏面絶縁膜をエッチングマスクにし、ドライエッチングを用いて、少なくとも半導体装置が形成された基板１００を貫通し、第一の金属配線４００に達するまでエッチングし、図５（ｂ）のようなシリコン貫通孔７０１を形成した。【００５１】
次に、プラズマＣＶＤ法によりシリコン貫通孔７０１を被覆するように膜厚１μｍの酸化シリコン膜を形成した後、全面エッチバックを行い、図５（ｃ）に示すようなシリコン貫通孔の側面に側壁絶縁膜を有する第二の裏面絶縁膜６０１を形成した。【００５２】
次に、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、膜厚５０ｎｍの銅からなるめっきシード膜を順次成膜し、電解めっき法を用いて、シリコン貫通孔７０１を完全に銅で充填した。その後、化学的機械研磨法を用いてシリコン貫通孔７０１以外の領域のタンタル膜と銅膜を除去し、図１に示すような半導体素子が形成された基板の裏面から開口したシリコン貫通電極８００を有する半導体装置を形成した。【００５３】
上記の工程で形成した半導体装置における平面レイアウト図の一部（シリコン貫通孔、第一、第二の金属配線、第一の接続ビア、隣接する並行金属配線）を図６に示す。図１に示した断面図は、図６中のＡ−Ａ’間の断面である。図６において、第二の金属配線を構成する接続ビア領域５０５Ａ、５０５Ｂ、５０５Ｃ、５０５Ｄはリング状の囲い５０５を形成しており、シリコン貫通孔領域５５０を内包している。ここで、第二の金属配線を構成する接続ビア領域５０５Ａ、５０５Ｂ、５０５Ｃ、５０５Ｄの短辺方向の長さをそれぞれ１００ｎｍとした。且つ、リング状の囲い５０５は、第一の金属配線領域５００および第二の金属配線領域５０１に完全に内包されるように配置した。さらに前記リング状の囲い５０５の外側に、隣接する並行金属配線領域５０３Ａ、隣接する並行金属配線領域５０３Ｂが敷設してある。【００５４】
この実施例１の比較例として、リング状の囲い５０５のない構造も作製した。リング状の囲いの有無以外、レイアウトおよび製造工程の差異はない。【００５５】
このようにして形成した半導体装置の性能を調べた。隣接する並行金属配線５０３Ａと隣接する並行金属配線５０３Ｂの間の配線間容量を測定したところ、リング状の囲い５０５を設けた場合と比較して、リング状の囲い５０５を設けなかった半導体装置では配線間容量が１５％高くなった。また、これとは別に第一の金属配線５００および第二の金属配線５０１と同一層に設けられた接続ビアチェーンの抵抗を測定したところ、リング状の囲い５０５を設けた場合と比較して、リング状の囲い５０５を設けなかった半導体装置ではビアチェーンの抵抗が１５％上がった。抵抗が上がった理由を調べるために、両試料の接続ビア部分のＴＥＭ（透過型電子線顕微鏡）観察を行ったところ、リング状の囲いのない試料では、接続ビア底部にあるバリア金属のタンタルの一部が酸化されていた。一方、リング状の囲いがある試料では、接続ビア底部にあるバリア金属のタンタルは酸化されていないことが分かった。詳細に検討した結果、このタンタルの酸化は、層間絶縁膜のＬｏｗ−ｋ材料中を拡散してきた水分によることが判明した。【００５６】
つまり、本実施例に従い、シリコン貫通孔を形成する領域を完全に内包するように複数層の金属配線を形成し、さらに、この金属配線間の接続ビアを用いて前記シリコン貫通孔を内包するようにリング状の構造を形成することにより、シリコン貫通孔近傍の回路領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成することが可能となる。【００５７】
また、本実施例に従い、シリコン貫通孔の開口部に露出したＬｏｗ−ｋ材料を用いた層間絶縁膜と回路配線領域に形成されたＬｏｗ−ｋ材料を用いた層間絶縁膜との間に、金属配線、配線下絶縁膜などの水分を通しにくい膜を形成することにより、シリコン貫通孔近傍の回路領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成することが可能となる。【００５８】
本実施例では、Ｌｏｗ−ｋ材料の吸湿を防ぐための水分バリア膜として、第一の金属配線４００、第二の金属配線４０１の２層の金属配線を用いたが、３層以上の配線層を利用することも可能である。使用する配線層数が多いほど、シリコン貫通ビアを開口するときのエッチングにおいて、オーバーエッチングに対するマージンを大きくすることができる。一方、水分バリア膜を形成した領域は回路配線としては使用できないため、配線レイアウトに制約が加わる。【００５９】
また本実施例では、Ｌｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２の途中で、シリコン貫通孔７０１のエッチングがストップしているが、本発明の有効性はこの場合に限定されるわけではない。エッチングが少なくとも半導体装置が形成された基板１００を貫通し、第一の金属配線４００に達することが、シリコン貫通電極が機能する条件であるため、Ｌｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２以上の上位配線層までエッチングが進行する場合があってもよい。ただし、Ｌｏｗ−ｋ材料を用いた第三の層間絶縁膜２０３以上の層までエッチングが進行し、Ｌｏｗ−ｋ材料とシリコン貫通孔７０１が接する場合は、水分がＬｏｗ−ｋ材料へ浸透する領域を限定するために、シリコン貫通孔７０１のエッチングが到達する上位配線層にも、図６中のリング状の囲い５０５を設けなければならない。【００６０】
また本実施例では、シリコン貫通電極８００と電気的に接続する配線の引き出し方法として、第三の金属配線４０２を用いているが、第二の金属配線層で引き出しても良い。【００６１】
また本実施例では、リング状の囲い５０５の材料に、タンタルと銅を用いているが、ＳｉＣＮのように水分を通さない効果が期待できる材料であれば、他の材料を用いることが可能である。金属をリング状の囲いの材料にしている場合、リング状の囲いは厚さ１０ｎｍ程度で水分を通さない効果が期待できる。さらに、平面レイアウト図において、リング状の囲いの形状は、四角形でなくてもよく、シリコン貫通電極の周囲を何重にも囲んでいてもよい。【００６２】
また本実施例では、金属配線は開口部を持たないが、必ずしもその必要はなく、例えば、平坦性を向上させるために金属配線の一部に開口部が含まれていてもよい。【００６３】
また本実施例では、第一、第二、第三の金属配線において、銅を主たる成分とする材料を用いているが、タングステンを主たる成分とする材料であってもよい。【００６４】
また本実施例では、第一、第二、第三の金属配線において、バリア金属としてタンタルを用いているが、この材料に限定されるわけではない。たとえば、タンタルの化合物や、チタン、タングステン、ルテニウム、マンガンやその化合物を用いることも可能である。さらに、バリア金属の構造は、複数の膜が積層されていても構わない。【００６５】
また本実施例では、層間絶縁膜にプラズマＣＶＤ法を用いて形成されたＳｉＯＣからなる絶縁膜を用いているが、本発明の効果はこの材料に限定される物ではない。多孔質Ｌｏｗ−ｋ膜や有機系Ｌｏｗ−ｋ膜でも同様の効果が期待できる。また、成膜方法としてＣＶＤ法以外の手法を用いることも可能である。【００６６】
また本実施例では、第一、第二、第三の保護絶縁膜の材料にプラズマＣＶＤ法を用いて形成されたＳｉＣＮからなる絶縁膜を用いているが、この材料に限定されるわけではない。例えば、ＳｉＮ、ＳｉＣ、それらの積層構造であっても構わない。
【実施例２】
【００６７】
図７、図８は、本発明の実施例２に基づく半導体装置の製造工程を示す断面図である。以下、順を追って説明する。【００６８】
半導体素子が形成された基板１００上に、膜厚２５０ｎｍの酸化シリコン膜、膜厚５０ｎｍの窒化シリコンからなる配線下絶縁膜２００を形成し、該配線下絶縁膜２００の所望の領域に開口部を設けＣＶＤ法と化学的機械研磨法を用いてタングステン・プラグを形成した。次に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン膜と膜厚３００ｎｍのアルミ膜及び膜厚５０ｎｍの窒化チタン膜の積層構造を形成し、リソグラフィーとドライエッチングを用いて、金属配線を形成したい領域以外の窒化チタン膜とアルミ膜を除去し、窒化チタンとアルミからなる第一の金属配線４００を形成した（図７（ａ））。【００６９】
次に、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）を形成した後、化学的機械研磨法を用いて表面の平坦化を行い、第一の層間絶縁膜２０１とした。このＬｏｗ−ｋ材料を用いた第一の層間絶縁膜２０１において、所望の領域に開口部を設け、第一の接続ビア開口部３０４とした。この際、第一の金属配線４００の一部が露出するように第一の接続ビア開口部３０４を形成した（図７（ｂ））。【００７０】
次に、第一の接続ビア開口部３０４を充填するように、スパッタ法とＣＶＤ法を用いてタングステン膜を充填した後、化学的機械研磨法を用いて該開口部以外の領域のタングステン膜を取り除き、図７（ｃ）に示すような第一の接続ビア４０４を形成した。【００７１】
次に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン膜と膜厚３００ｎｍのアルミ膜及び膜厚５０ｎｍの窒化チタン膜の積層構造を形成し、リソグラフィーとドライエッチングを用いて、金属配線を形成したい領域以外の窒化チタン膜とアルミ膜を除去し、窒化チタンとアルミからなる第二の金属配線４０１と隣接する並行金属配線４０３Ａと隣接する並行金属配線４０３Ｂを形成した。この際、第二の金属配線４０１は、第一の接続ビア４０４を被覆するように形成した（図７（ｄ））。【００７２】
次に、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなる層間絶縁膜を形成した後、化学的機械研磨法を用いて表面の平坦化を行った。該層間絶縁膜において、接続ビアを形成したい領域に開口部を形成した。この際、第二の金属配線４０１の一部が露出するように開口部を形成した。該開口部を充填するように、スパッタ法とＣＶＤ法を用いてタングステン膜を形成した後、化学的機械研磨法を用いて該開口部以外の領域のタングステン膜を取り除き、図７（ｅ）に示すような第二の接続ビア４０６を形成した。【００７３】
次に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン膜と膜厚３００ｎｍのアルミ膜及び膜厚５０ｎｍの窒化チタン膜の積層構造を形成し、リソグラフィーとドライエッチングを用いて、金属配線を形成したい領域以外の窒化チタン膜とアルミ膜を除去し、窒化チタンとアルミからなる第三の金属配線４０２を形成した。この際、第三の金属配線４０２は、第二の接続ビア４０６を被覆するように形成した（図７（ｆ））。【００７４】
次に、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなる層間絶縁膜を形成し、化学的機械研磨法を用いて表面の平坦化を行った後、リソグラフィーとドライエッチングを用いて、該層間絶縁膜の少なくとも金属パッドを形成したい領域において、第三の金属配線４０２が露出するように開口した。該開口部を被覆するように、スパッタ法を用いて膜厚５０ｎｍの窒化チタン膜と膜厚５００ｎｍのアルミ膜を形成し、リソグラフィーとドライエッチングを用いて、所望の領域以外の窒化チタン膜とアルミ膜を除去し、窒化チタンとアルミからなるアルミパッドを形成した。次に、プラズマＣＶＤ法を用いて、膜厚２００ｎｍの酸化シリコン膜と膜厚２５０ｎｍの窒化シリコン膜からなるパシベーション膜２０７を形成した。この際、リソグラフィーとドライエッチングを用いて所望の領域にアルミパッドが露出するように開口部を形成した。上記工程を経て、図７（ｇ）に示したような多層配線を有する半導体装置を形成することが可能となる。【００７５】
次に、前記多層配線を有する半導体装置に対し、図８（ａ）に示すように半導体素子が形成された基板１００の裏面に、プラズマＣＶＤ法により酸化シリコンから成る第一の裏面絶縁膜６００を形成した後、リソグラフィーとドライエッチングを用いて、第一の裏面絶縁膜６００のシリコン貫通電極を形成したい領域に開口部を設け、第一の裏面絶縁膜開口部７００とした。【００７６】
次に、該裏面絶縁膜をエッチングマスクにし、ドライエッチングを用いて、少なくとも半導体装置が形成された基板１００を貫通し、少なくとも第一の金属配線４００に達するまでエッチングし、図８（ｂ）のようなシリコン貫通孔７０１を形成した。【００７７】
次に、図８（ｃ）に示すように、プラズマＣＶＤ法により、シリコン貫通孔７０１を被覆するように膜厚１μｍの酸化シリコン膜を形成する。その後、全面エッチバックを行い、図８（ｄ）に示すようなシリコン貫通孔の側面に側壁絶縁膜を有する第二の裏面絶縁膜６０１を形成した。【００７８】
次に、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、膜厚５０ｎｍの銅からなるめっきシード膜を順次成膜し、電解めっき法を用いて、シリコン貫通孔７０１を完全に銅で充填した。その後、化学的機械研磨法を用いてシリコン貫通孔７０１以外の領域のタンタル膜と銅膜を除去し、図８（ｅ）に示すような半導体素子が形成された基板の裏面から開口したシリコン貫通電極８００を有する半導体装置を形成した。【００７９】
この実施例２では、上記の工程で形成した半導体装置における平面レイアウト図の一部（シリコン貫通孔、第一、第二の金属配線、第一の接続ビア、隣接する並行金属配線）を、実施例１のようには示していないが、図６のレイアウト図に準じている。【００８０】
このようにして形成した半導体装置の性能を調べたところ、リング状の囲い５０５を設けた場合と比較して、リング状の囲い５０５を設けなかった半導体装置では、実施例１の比較例として示したのと同様、寄生容量の増大やビアチェーン抵抗の増大、導通不良が見られた。【００８１】
つまり、本実施例に従い、シリコン貫通孔を形成する領域を完全に内包するように複数層の金属配線を形成し、さらに、この金属配線間の接続ビアを用いて前記シリコン貫通孔を内包するようにリング状の構造を形成することにより、シリコン貫通孔近傍の回路領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成可能となる。【００８２】
また、本実施例に従い、シリコン貫通孔の開口部に露出したＬｏｗ−ｋ材料を用いた層間絶縁膜と、回路配線領域に形成されたＬｏｗ−ｋ材料を用いた層間絶縁膜との間に、金属配線、接続ビア、配線領域下絶縁膜などの水分を通しにくい膜を形成することにより、シリコン貫通孔近傍の回路領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成することが可能となる。【００８３】
本実施例では、Ｌｏｗ−ｋ材料の吸湿を防ぐための水分バリア膜として、第一の金属配線４００、第二の金属配線４０１の２層の金属配線とその間をつなぐ第一の接続ビア４０４を用いたが、３層以上の配線層と各配線層をつなぐ接続ビアを利用することも可能である。使用する配線層数が多いほど、シリコン貫通ビアを開口するときのエッチングにおいて、オーバーエッチングに対するマージンを大きくすることができる。一方、水分バリア膜を形成した領域は回路配線としては使用できないため、配線レイアウトに制約が加わる。【００８４】
また本実施例では、第一の接続ビア４０４が形成された層の途中で、シリコン貫通孔７０１のエッチングがストップしているが、本発明の有効性はこの場合に限定されるわけではない。エッチングが少なくとも半導体装置が形成された基板１００を貫通し、第一の金属配線４００に達することが、シリコン貫通電極が機能する条件であるため、第二の金属配線層以上の上位配線層までエッチングが進行する場合があってもよい。ただし、第二の金属配線層以上の上位配線層までエッチングが進行し、Ｌｏｗ−ｋ材料とシリコン貫通孔７０１が接する場合は、水分がＬｏｗ−ｋ材料へ浸透する領域を限定するために、シリコン貫通孔７０１のエッチングが到達する上位配線層にも、リング状の囲い５０５を設けなければならず、且つ、リング状の囲い５０５を内包するような形状の該上位金属配線を形成しなければならない。【００８５】
また本実施例では、シリコン貫通電極８００と電気的に接続する配線の引き出し方法として、第三の金属配線４０２を用いているが、第二の金属配線層で引き出しても良い。また本実施例では、第一、第二の接続ビアの材料にタングステンを用いているが、この材料に限定されない。例えば、アルミでも同様の効果が期待できる。【００８６】
また本実施例では、リング状の囲い５０５の材料に、タングステンを用いているが、ＡｌやＳｉＣＮのように水分を通さない効果が期待できる材料であれば、他の材料を用いることが可能である。金属をリング状の囲いの材料にしている場合、リング状の囲いは厚さ１０ｎｍ程度で水分を通さない効果が期待できる。さらに、平面レイアウト図において、リング状の囲いの形状は、四角形でなくてもよく、シリコン貫通電極の周囲を何重にも囲んでいてもよい。【００８７】
また本実施例では、第一、第二、第三の金属配線において、アルミを主成分とする材料を用いているが、タングステンを主たる成分とする材料であってもよい。【００８８】
また本実施例では、第一、第二、第三の金属配線において、バリア金属として窒化チタンを用いているが、この材料に限定されるわけではない。たとえば、タングステン、モリブデン、ニッケルやその化合物を用いることも可能である。さらに、バリア金属の構造は、複数の膜が積層されていても構わない。【００８９】
また本実施例では、層間絶縁膜にＳｉＯＣからなる絶縁膜を用いているが、本発明の効果はこの材料に限定される物ではない。多孔質Ｌｏｗ−ｋ膜や有機系Ｌｏｗ−ｋ膜でも同様の効果が期待できる。
【実施例３】
【００９０】
本実施例は実施例１の応用例の１つであり、半導体装置の製造工程を示す断面図（図９、図１０）を用いて、実施の形態を説明する。また、図１１は図１０の平面レイアウト図である。以下、順を追って説明する。【００９１】
半導体素子が形成された基板１００上に、膜厚２５０ｎｍの酸化シリコン膜、膜厚５０ｎｍの窒化シリコンからなる配線下絶縁膜２００を形成し、該配線下絶縁膜２００の所望の領域に開口部を設けＣＶＤ法と化学的機械研磨法を用いてタングステン・プラグを形成した。次に、プラズマＣＶＤ法を用いて膜厚１００ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなるＬｏｗ−ｋ材料を用いた第一の層間絶縁膜２０１を形成し、リソグラフィーとドライエッチングを用いて、第一の層間絶縁膜２０１の少なくとも金属配線を形成したい領域に、第一の金属配線開口部３００を形成した（図９（ａ））。該金属配線開口部３００を充填するように、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、スパッタ法と電解めっき法を用いて銅膜を順次形成した後、化学的機械研磨法を用いて第一の金属配線開口部３００以外の領域のタンタル膜と銅膜を取り除き、図９（ｂ）に示すような第一の金属配線４００を形成した。【００９２】
次に、プラズマＣＶＤ法を用いて、窒素含有炭化シリコン（ＳｉＣＮ）からなる膜厚２５ｎｍの第一の保護絶縁膜２０４を形成し、プラズマＣＶＤ法を用いて、第一の保護絶縁膜２０４上に膜厚２５０ｎｍのＳｉＯＣからなるＬｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２を形成した。２回のリソグラフィーとドライエッチングを用いて、該層間絶縁膜２０２において所望の領域に開口部を設け、これを第二の金属配線開口部３０１、隣接する並行金属配線開口部３０３Ａ、３０３Ｂとした。この際、第一の金属配線４００の一部が露出するように第二の金属配線開口部３０１を形成した（図９（ｃ））。【００９３】
次に、第二の金属配線開口部３０１、隣接する並行金属配線開口部３０３Ａ、３０３Ｂを充填するように、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、スパッタ法と電解めっき法を用いて膜厚５００ｎｍの銅膜とを順次形成した後、化学的機械研磨法を用いて該開口部以外の領域のタンタル膜と銅膜を取り除き、図９（ｄ）に示すような第二の金属配線４０１と隣接する並行金属配線４０３Ａ、４０３Ｂを形成した。【００９４】
次に、実施例１に示した工程に準じ、ＳｉＣＮからなる膜厚２５ｎｍの第二の保護絶縁膜２０５、膜厚２５０ｎｍのＳｉＯＣからなるＬｏｗ−ｋ材料を用いた第三の層間絶縁膜２０３、膜厚５０ｎｍのタンタル膜と銅膜からなる第三の金属配線４０２を順次形成した。更に、膜厚２５ｎｍのＳｉＣＮからなる第三の保護絶縁膜２０６、窒化チタンとアルミからなるアルミパッドを形成し、膜厚２００ｎｍの酸化シリコン膜と膜厚２５０ｎｍの窒化シリコンからなるパシベーション膜２０７を形成し、図９（ｅ）に示すような多層配線を有する半導体装置を形成することが可能となる。【００９５】
次に、本実施例で上記した多層配線を有する半導体装置（図９（ｅ））において、実施例１のシリコン貫通電極の製造工程に準じ、酸化シリコンから成る第一の裏面絶縁膜６００及び第二の裏面絶縁膜６０１、タンタルと銅から構成されるシリコン貫通電極８００を複数有する半導体装置を形成した（図１０）。【００９６】
上記の工程で形成した半導体装置における平面レイアウト図の一部（シリコン貫通孔、第一、第二の金属配線、第一の接続ビア、隣接する並行金属配線）を図１１に示す。図１０に示した断面図は、図１１中のＡ−Ａ’間の断面である。図１１において、第二の金属配線を構成する接続ビア領域５０５Ａ、５０５Ｂ、５０５Ｃ、５０５Ｄはリング状の囲い５０５を形成しており、複数のシリコン貫通孔領域５５０、５５０Ａを内包している。ここで、第二の金属配線を構成する接続ビア領域５０５Ａ、５０５Ｂ、５０５Ｃ、５０５Ｄの短辺方向の長さをそれぞれ１００ｎｍとした。且つ、リング状の囲い５０５は、第一の金属配線領域５００および第二の金属配線領域５０１に完全に内包されるように配置した。さらに前記リング状の囲い５０５の外側に、隣接する並行金属配線領域５０３Ａ、隣接する並行金属配線領域５０３Ｂが敷設してある。【００９７】
このようにして形成した半導体装置の性能を調べたところ、リング状の囲い５０５を設けた場合と比較して、リング状の囲い５０５を設けなかった半導体装置では、実施例１に示したのと同様、寄生容量の増大やビアチェーン抵抗の増大、導通不良が見られた。【００９８】
つまり、本実施例に従い、シリコン貫通孔を形成する領域を完全に内包するように複数層の金属配線を形成し、さらに、この金属配線間の接続ビアを用いて前記シリコン貫通孔を内包するようにリング状の構造を形成することにより、シリコン貫通孔近傍の回路領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成可能となる。【００９９】
また、本実施例に従い、シリコン貫通孔の開口部に露出したＬｏｗ−ｋ材料を用いた層間絶縁膜と回路配線領域に形成されたＬｏｗ−ｋ材料を用いた層間絶縁膜との間に、金属配線、配線下絶縁膜などの水分を通しにくい膜を形成することにより、シリコン貫通孔近傍の回路領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成することが可能となる。【０１００】
本実施例は、実施例１とは異なり、複数のシリコン貫通電極がリング状の囲いに内包されている。実施例１と比較し、本実施例では、ひとつの金属配線に複数のシリコン貫通電極が接続されているので、電気的な接続の信頼度が向上できるという長所がある。【０１０１】
本実施例では、Ｌｏｗ−ｋ材料の吸湿を防ぐための水分バリア膜として、第一の金属配線４００、第二の金属配線４０１の２層の金属配線を用いたが、３層以上の配線層を利用することも可能である。使用する配線層数が多いほど、シリコン貫通ビアを開口するときのエッチングにおいて、オーバーエッチングに対するマージンを大きくすることができる。一方、水分バリア膜を形成した領域は回路配線としては使用できないため、配線レイアウトに制約が加わる。【０１０２】
また本実施例では、Ｌｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２の途中で、シリコン貫通孔７０１のエッチングがストップしているが、本発明の有効性はこの場合に限定されるわけではない。エッチングが少なくとも半導体装置が形成された基板１００を貫通し、第一の金属配線４００に達することが、シリコン貫通電極が機能する条件であるため、Ｌｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２以上の上位配線層までエッチングが進行する場合があってもよい。ただし、Ｌｏｗ−ｋ材料を用いた第三の層間絶縁膜２０３以上の層までエッチングが進行し、Ｌｏｗ−ｋ材料とシリコン貫通孔７０１が接する場合は、水分がＬｏｗ−ｋ材料へ浸透する領域を限定するために、シリコン貫通孔７０１のエッチングが到達する上位配線層にも、リング状の囲い５０５を設けなければならない。【０１０３】
また本実施例では、シリコン貫通電極８００と電気的に接続する配線の引き出し方法として、第三の金属配線４０２を用いているが、第二の金属配線層で引き出しても良い。【０１０４】
また本実施例では、リング状の囲い５０５の材料に、タンタルと銅を用いているが、ＳｉＣＮのように水分を通さない効果が期待できる材料であれば、他の材料を用いることが可能である。金属をリング状の囲いの材料にしている場合、リング状の囲いは厚さ１０ｎｍ程度で水分を通さない効果が期待できる。さらに、平面レイアウト図において、リング状の囲いの形状は、四角形でなくてもよく、シリコン貫通電極の周囲を何重にも囲んでいてもよい。【０１０５】
また本実施例では、金属配線は開口部を持たないが、必ずしもその必要はなく、例えば、平坦性を向上させるために金属配線の一部に開口部が含まれていてもよい。【０１０６】
また本実施例では、第一、第二、第三の金属配線において、銅を主成分とする材料を用いているが、タングステンを主たる成分とする材料であってもよい。【０１０７】
また本実施例では、第一、第二、第三の金属配線において、バリア金属としてタンタルを用いているが、この材料に限定されるわけではない。たとえば、タンタルの化合物や、チタン、タングステン、ルテニウム、マンガンやその化合物を用いることも可能である。さらに、バリア金属の構造は、複数の膜が積層されていても構わない。【０１０８】
また本実施例では、層間絶縁膜にプラズマＣＶＤ法を用いて形成されたＳｉＯＣからなる絶縁膜を用いているが、本発明の効果はこの材料に限定される物ではない。多孔質Ｌｏｗ−ｋ膜や有機系Ｌｏｗ−ｋ膜でも同様の効果が期待できる。また、成膜方法としてＣＶＤ法以外の手法を用いることも可能である。【０１０９】
また本実施例では、第一、第二、第三の保護絶縁膜の材料にプラズマＣＶＤ法を用いて形成されたＳｉＣＮからなる絶縁膜を用いているが、この材料に限定されるわけではない。例えば、ＳｉＮ、ＳｉＣ、それらの積層構造であっても構わない。
【実施例４】
【０１１０】
本実施例は実施例２の応用例の１つであり、半導体装置の製造工程を示す断面図（図１２、図１３）を用いて、以下、順を追って実施の形態を説明する。【０１１１】
半導体素子が形成された基板１００上に、膜厚２５０ｎｍの酸化シリコン膜、膜厚５０ｎｍの窒化シリコンからなる配線下絶縁膜２００を形成し、該配線下絶縁膜２００の所望の領域に開口部を設けＣＶＤ法と化学的機械研磨法を用いてタングステン・プラグを形成した。次に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン膜と膜厚３００ｎｍのアルミ膜及び膜厚５０ｎｍの窒化チタン膜の積層構造を形成し、リソグラフィーとドライエッチングを用いて、金属配線を形成したい領域以外の窒化チタン膜とアルミ膜を除去し、窒化チタンとアルミからなる第一の金属配線４００を形成した（図１２（ａ））。【０１１２】
次に、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）を形成した後、化学的機械研磨法を用いて表面の平坦化を行い、第一の層間絶縁膜２０１とした。このＬｏｗ−ｋ材料を用いた第一の層間絶縁膜２０１において、所望の領域に開口部を設け、第一の接続ビア開口部３０４とした。この際、第一の金属配線４００の一部が露出するように第一の接続ビア開口部３０４を形成した（図１２（ｂ））。【０１１３】
次に、第一の接続ビア開口部３０４を充填するように、スパッタ法とＣＶＤ法を用いてタングステン膜を充填した後、化学的機械研磨法を用いて該開口部以外の領域のタングステン膜を取り除き、図１２（ｃ）に示すような第一の接続ビア４０４を形成した。【０１１４】
次に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン膜と膜厚３００ｎｍのアルミ膜及び膜厚５０ｎｍの窒化チタン膜の積層構造を形成し、リソグラフィーとドライエッチングを用いて、金属配線を形成したい領域以外の窒化チタン膜とアルミ膜を除去し、窒化チタンとアルミからなる第二の金属配線４０１と隣接する第二の並行金属配線４０３Ａと第二の並行金属配線４０３Ｂを形成した。この際、第二の金属配線４０１は、第一の接続ビア４０４を被覆するように形成した（図１２（ｄ））。【０１１５】
次に、実施例２に示した工程に準じることで、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなる層間絶縁膜、タングステンからなる第二の接続ビア４０６、膜厚５０ｎｍの窒化チタンとアルミからなる第三の金属配線４０２、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなる層間絶縁膜、窒化チタンとアルミからなるアルミパッド、膜厚２００ｎｍの酸化シリコン膜と膜厚２５０ｎｍの窒化シリコン膜からなるパシベーション膜２０７を形成した。上記工程を経て、図１２（ｅ）に示したような多層配線を有する半導体装置を形成することが可能となる。【０１１６】
次に、本実施例で上記した多層配線を有する半導体装置（図１２（ｅ））において、実施例２のシリコン貫通電極の製造工程に準じることで、酸化シリコンから成る第一の裏面絶縁膜６００及び第二の裏面絶縁膜６０１、タンタルと銅から構成されるシリコン貫通電極８００を複数有する半導体装置を形成した（図１３）。【０１１７】
この実施例４では、上記の工程で形成した半導体装置における平面レイアウト図の一部（シリコン貫通孔、第一、第二の金属配線、第一の接続ビア、隣接する並行金属配線）は、実施例３のようには示していないが、図１１のレイアウト図に準じている。【０１１８】
このようにして形成した半導体装置の性能を調べたところ、リング状の囲い５０５を設けた場合と比較して、リング状の囲い５０５を設けなかった半導体装置では、実施例１の比較例として示したのと同様、寄生容量の増大やビアチェーン抵抗の増大、導通不良が見られた。【０１１９】
つまり、本実施例に従い、シリコン貫通孔を形成する領域を完全に内包するように複数層の金属配線を形成し、さらに、この金属配線間の接続ビアを用いて前記シリコン貫通孔を内包するようにリング状の構造を形成することにより、シリコン貫通孔近傍の回路配線領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成可能となる。【０１２０】
また、本実施例に従い、シリコン貫通孔の開口部に露出したＬｏｗ−ｋ材料を用いた層間絶縁膜と、回路配線領域に形成されたＬｏｗ−ｋ材料を用いた層間絶縁膜との間に、金属配線、接続ビア配線領域下絶縁膜などの水分を通しにくい膜を形成することにより、シリコン貫通孔近傍の回路領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成することが可能となる。【０１２１】
本実施例は、実施例２とは異なり、複数のシリコン貫通電極がリング状の囲いに内包されている。実施例２と比較し、本実施例では、ひとつの金属配線に複数のシリコン貫通電極が接続されているので、電気的な接続の信頼度が向上できるという長所がある。【０１２２】
本実施例では、Ｌｏｗ−ｋ材料の吸湿を防ぐための水分バリア膜として、第一の金属配線４００、第二の金属配線４０１の２層の金属配線とその間をつなぐ第一の接続ビア４０４を用いたが、３層以上の配線層と各配線層をつなぐ接続ビアを利用することも可能である。使用する配線層数が多いほど、シリコン貫通ビアを開口するときのエッチングにおいて、オーバーエッチングに対するマージンを大きくすることができる。一方、水分バリア膜を形成した領域は回路配線としては使用できないため、配線レイアウトに制約が加わる。【０１２３】
また本実施例では、第一の接続ビア４０４が形成された層の途中で、シリコン貫通孔７０１のエッチングがストップしているが、本発明の有効性はこの場合に限定されるわけではない。エッチングが少なくとも半導体装置が形成された基板１００を貫通し、第一の金属配線４００に達することが、シリコン貫通電極が機能する条件であるため、第二の金属配線層以上の上位配線層までエッチングが進行する場合があってもよい。ただし、第二の金属配線層以上の上位配線層までエッチングが進行し、Ｌｏｗ−ｋ材料とシリコン貫通孔７０１が接する場合は、水分がＬｏｗ−ｋ材料へ浸透する領域を限定するために、シリコン貫通孔７０１のエッチングが到達する上位配線層にも、リング状の囲い５０５を設けなければならず、且つ、リング状の囲い５０５を内包するような形状の該上位金属配線を形成しなければならない。【０１２４】
また本実施例では、第一の接続ビア４０４が形成された層の途中で、シリコン貫通孔７０１のエッチングがストップしているが、本発明の有効性はこの場合に限定されるわけではない。エッチングが少なくとも半導体装置が形成された基板１００を貫通し、第一の金属配線４００に達することが、シリコン貫通電極が機能する条件であるため、第二の金属配線層以上の上位配線層までエッチングが進行する場合があってもよい。ただし、第二の金属配線層以上の上位配線層までエッチングが進行し、Ｌｏｗ−ｋ材料とシリコン貫通孔７０１が接する場合は、水分がＬｏｗ−ｋ材料へ浸透する領域を限定するために、シリコン貫通孔７０１のエッチングが到達する上位配線層にも、リング状の囲い５０５を設けなければならず、且つ、リング状の囲い５０５を内包するような形状の該上位金属配線を形成しなければならない。【０１２５】
また本実施例では、シリコン貫通電極８００と電気的に接続する配線の引き出し方法として、第三の金属配線４０２を用いているが、第二の金属配線層で引き出しても良い。【０１２６】
また本実施例では、第一、第二、第三の金属配線において、アルミを主成分とする材料を用いているが、タングステンを主たる成分とする材料であってもよい。【０１２７】
また本実施例では、リング状の囲い５０５の材料に、タングステンを用いているが、ＡｌやＳｉＣＮのように水分を通さない効果が期待できる材料であれば、他の材料を用いることが可能である。金属をリング状の囲いの材料にしている場合、リング状の囲いは厚さ１０ｎｍ程度で水分を通さない効果が期待できる。さらに、平面レイアウト図において、リング状の囲いの形状は、四角形でなくてもよく、シリコン貫通電極の周囲を何重にも囲んでいてもよい。【０１２８】
また本実施例では、第一、第二、第三の金属配線において、主成分にアルミを用いているが、タングステンであってもよい。【０１２９】
また本実施例では、第一、第二、第三の金属配線において、バリア金属として窒化チタンを用いているが、この材料に限定されるわけではない。たとえば、タングステン、モリブデン、ニッケルやその化合物を用いることも可能である。さらに、バリア金属の構造は、複数の膜が積層されていても構わない。【０１３０】
また本実施例では、層間絶縁膜にＳｉＯＣからなる絶縁膜を用いているが、本発明の効果はこの材料に限定される物ではない。多孔質Ｌｏｗ−ｋ膜や有機系Ｌｏｗ−ｋ膜でも同様の効果が期待できる。
【実施例５】
【０１３１】
本実施例は実施例１の応用例の１つであり、半導体装置の製造工程を示す断面図（図１４、図１５）を用いて、実施の形態を説明する。また、図１６は図１５の平面レイアウト図である。以下、順を追って説明する。【０１３２】
半導体素子が形成された基板１００上に、膜厚２５０ｎｍの酸化シリコン膜、膜厚５０ｎｍの窒化シリコンからなる配線下絶縁膜２００を形成し、該配線下絶縁膜２００の所望の領域に開口部を設けＣＶＤ法と化学的機械研磨法を用いてタングステン・プラグを形成した。次に、プラズマＣＶＤ法を用いて膜厚１００ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなるＬｏｗ−ｋ材料を用いた第一の層間絶縁膜２０１を形成し、リソグラフィーとドライエッチングを用いて、第一の層間絶縁膜２０１の少なくとも金属配線を形成したい領域に、第一の金属配線開口部３００、３００Ａ、３００Ｂを形成した（図１４（ａ））。該金属配線開口部３００、３００Ａ、３００Ｂを充填するように、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、スパッタ法と電解めっき法を用いて銅膜を順次形成した後、化学的機械研磨法を用いて第一の金属配線開口部３００、３００Ａ、３００Ｂ以外の領域のタンタル膜と銅膜を取り除き、図１４（ｂ）に示すような第一の金属配線４００、４００Ａ、４００Ｂを形成した。【０１３３】
次に、プラズマＣＶＤ法を用いて、窒素含有炭化シリコン（ＳｉＣＮ）からなる膜厚２５ｎｍの第一の保護絶縁膜２０４を形成し、プラズマＣＶＤ法を用いて、第一の保護絶縁膜２０４上に膜厚２５０ｎｍのＳｉＯＣからなるＬｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２を形成した。２回のリソグラフィーとドライエッチングを用いて、該層間絶縁膜２０２において所望の領域に開口部を設け、これを第二の金属配線開口部３０１、３０１Ａ、３０１Ｂ、隣接する並行金属配線開口部３０３Ａ、３０３Ｂとした。この際、第一の金属配線４００の一部が露出するように第二の金属配線開口部３０１を、第一の金属配線４００Ａの一部が露出するように第二の金属配線開口部３０１Ａを、第一の金属配線４００Ｂの一部が露出するように第二の金属配線開口部３０１Ｂを形成した（図１４（ｃ））。【０１３４】
次に、第二の金属配線開口部３０１、３０１Ａ、３０１Ｂ、隣接する並行金属配線開口部３０３Ａ、３０３Ｂを充填するように、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、スパッタ法と電解めっき法を用いて膜厚５００ｎｍの銅膜とを順次形成した後、化学的機械研磨法を用いて該開口部以外の領域のタンタル膜と銅膜を取り除き、図１４（ｄ）に示すような第二の金属配線４０１、４０１Ａ、４０１Ｂ、隣接する並行金属配線４０３Ａ、４０３Ｂを形成した。ここで、第一の金属配線４００Ａと第二の金属配線４０１Ａおよび第一の金属配線４００Ｂと第二の金属配線４０１Ｂは同一層で繋がっており、リング状の囲い４０５を形成している。【０１３５】
次に、実施例１に示した工程に準じ、ＳｉＣＮからなる膜厚２５ｎｍの第二の保護絶縁膜２０５、膜厚２５０ｎｍのＳｉＯＣからなるＬｏｗ−ｋ材料を用いた第三の層間絶縁膜２０３、膜厚５０ｎｍのタンタル膜と銅膜からなる第三の金属配線４０２を順次形成した。更に、膜厚２５ｎｍのＳｉＣＮからなる第三の保護絶縁膜２０６、窒化チタンとアルミからなるアルミパッドを形成し、膜厚２００ｎｍの酸化シリコン膜と膜厚２５０ｎｍの窒化シリコンからなるパシベーション膜２０７を形成し、図１４（ｅ）に示すような多層配線を有する半導体装置を形成することが可能となる。【０１３６】
次に、本実施例で上記した多層配線を有する半導体装置（図１４（ｅ））において、実施例１のシリコン貫通電極の製造工程に準じ、酸化シリコンから成る第一の裏面絶縁膜６００及び第二の裏面絶縁膜６０１、タンタルと銅から構成されるシリコン貫通電極８００を有する半導体装置を形成した（図１５）。【０１３７】
上記の工程で形成した半導体装置における平面レイアウト図の一部（シリコン貫通孔、第二の金属配線、隣接する並行金属配線）を図１６に示す。図１５に示した断面図は、図１６中のＡ−Ａ’間の断面にシリコン貫通孔を付け加えたものである。図１６において、第二の金属配線を構成する領域５０１Ａ、５０１Ｂ、５０１Ｃ、５０１Ｄは、リング状の囲い５０５を形成しており、シリコン貫通孔領域５５０を内包している。ここで、第二の金属配線領域５０１は、リング状の囲い５０５に完全に内包されるように配置した。さらに前記リング状の囲い５０５の外側に、隣接する並行金属配線領域５０３Ａ、隣接する並行金属配線領域５０３Ｂが敷設してある。【０１３８】
このようにして形成した半導体装置の性能を調べたところ、リング状の囲い５０５を設けた場合と比較して、リング状の囲い５０５を設けなかった半導体装置では、実施例１の比較例として示したのと同様、寄生容量の増大やビアチェーン抵抗の増大、導通不良が見られた。【０１３９】
つまり、本実施例に従い、シリコン貫通孔を形成する領域を内包するように複数層の金属配線を形成し、この金属配線と接続ビアを用いてリング状の構造を形成し、更に保護絶縁膜を形成することにより、前記シリコン貫通孔を内包し、シリコン貫通孔近傍の回路領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成可能となる。【０１４０】
また、本実施例に従い、シリコン貫通孔の開口部に露出したＬｏｗ−ｋ材料を用いた層間絶縁膜と回路配線領域に形成されたＬｏｗ−ｋ材料を用いた層間絶縁膜との間に、金属配線、配線下絶縁膜、保護絶縁膜などの水分を通しにくい膜を形成することにより、シリコン貫通孔近傍の回路領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成することが可能となる。【０１４１】
本実施例では、実施例１と異なり、シリコン貫通電極と直接、電気的な接続をとるための金属配線と、水分透過のバリアとなる金属配線とを別個にレイアウトし、両金属配線間に空隙を設けている。従って、電気的な接続をとるための金属配線は必ずしも水分透過バリアの役割を果たす必要がないため、配線レイアウトの自由度を高くすることができる。【０１４２】
本実施例では、Ｌｏｗ−ｋ材料の吸湿を防ぐための水分バリア膜として、第一の金属配線（４００Ａ、４００Ｂ）、第二の金属配線（４０１Ａ、４０１Ｂ）の２層の金属配線を用いたが、３層以上の配線層を利用することも可能である。使用する配線層数が多いほど、シリコン貫通ビアを開口するときのエッチングにおいて、オーバーエッチに対するマージンを大きくすることができる。一方、水分バリア膜を形成した領域は回路配線としては使用できないため、配線レイアウトに制約が加わる。【０１４３】
また本実施例では、Ｌｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２の途中で、シリコン貫通孔７０１のエッチングがストップしているが、本発明の有効性はこの場合に限定されるわけではない。エッチングが少なくとも半導体装置が形成された基板１００を貫通し、第一の金属配線４００に達することが、シリコン貫通電極が機能する条件であるため、Ｌｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２以上の上位配線層までエッチングが進行する場合があってもよい。ただし、Ｌｏｗ−ｋ材料を用いた第三の層間絶縁膜２０３以上の層までエッチングが進行し、Ｌｏｗ−ｋ材料とシリコン貫通孔７０１が接する場合は、水分がＬｏｗ−ｋ材料へ浸透する領域を限定するために、シリコン貫通孔７０１のエッチングが到達する上位配線層にも、リング状の囲い５０５を設けなければならない。【０１４４】
また本実施例では、シリコン貫通電極８００と電気的に接続する配線の引き出し方法として、第三の金属配線４０２を用いているが、第二の金属配線層で引き出しても良い。【０１４５】
また本実施例では、リング状の囲い５０５の材料に、タンタルと銅を用いているが、ＳｉＣＮのように水分を通さない効果が期待できる材料であれば、他の材料を用いることが可能である。金属をリング状の囲いの材料にしている場合、リング状の囲いは厚さ１０ｎｍ程度で水分を通さない効果が期待できる。さらに、平面レイアウト図において、リング状の囲いの形状は、四角形でなくてもよく、シリコン貫通電極の周囲を何重にも囲んでいてもよい。【０１４６】
また本実施例では、金属配線は開口部を持たないが、必ずしもその必要はなく、例えば、平坦性を向上させるために金属配線の一部に開口部が含まれていてもよい。【０１４７】
また本実施例では、第一、第二、第三の金属配線において、銅を主成分とする材料用いているが、タングステンを主たる成分とする材料であってもよい。【０１４８】
また本実施例では、第一、第二、第三の金属配線において、バリア金属としてタンタルを用いているが、この材料に限定されるわけではない。たとえば、タンタルの化合物や、チタン、タングステン、ルテニウム、マンガンやその化合物を用いることも可能である。さらに、バリア金属の構造は、複数の膜が積層されていても構わない。【０１４９】
また本実施例では、層間絶縁膜にプラズマＣＶＤ法を用いて形成されたＳｉＯＣからなる絶縁膜を用いているが、本発明の効果はこの材料に限定される物ではない。多孔質Ｌｏｗ−ｋ膜や有機系Ｌｏｗ−ｋ膜でも同様の効果が期待できる。また、成膜方法としてＣＶＤ法以外の手法を用いることも可能である。【０１５０】
また本実施例では、第一、第二、第三の保護絶縁膜の材料にプラズマＣＶＤ法を用いて形成されたＳｉＣＮからなる絶縁膜を用いているが、この材料に限定されるわけではない。例えば、ＳｉＮ、ＳｉＣ、それらの積層構造であっても構わない。
【実施例６】
【０１５１】
本実施例は実施例２の応用例の１つであり、半導体装置の製造工程を示す断面図（図１７、図１８）を用いて、実施の形態を説明する。また、図１９は図１８の平面レイアウト図である。以下、順を追って説明する。【０１５２】
半導体素子が形成された基板１００上に、膜厚２５０ｎｍの酸化シリコン膜、膜厚５０ｎｍの窒化シリコンからなる配線下絶縁膜２００を形成し、該配線下絶縁膜２００の所望の領域に開口部を設けＣＶＤ法と化学的機械研磨法を用いてタングステン・プラグを形成した。次に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン膜と膜厚３００ｎｍのアルミ膜及び膜厚５０ｎｍの窒化チタン膜の積層構造を形成し、リソグラフィーとドライエッチングを用いて、金属配線を形成したい領域以外の窒化チタン膜とアルミ膜を除去し、窒化チタンとアルミからなる第一の金属配線４００、第一の金属配線４００Ａ、第一の金属配線４００Ｂ、および隣接する平行金属配線４０３Ａ、第一の金属配線４０３を形成した（図１７（ａ））。【０１５３】
次に、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）を形成した後、化学的機械研磨法を用いて表面の平坦化を行い、第一の層間絶縁膜２０１とし、プラズマＣＶＤ法を用いて、酸化シリコン（ＳｉＯ）からなる膜厚２５ｎｍの第一の保護絶縁膜２０４を形成した。このＬｏｗ−ｋ材料を用いた第一の層間絶縁膜２０１、および第一の保護絶縁膜２０４において、所望の領域に開口部を設け、第一の接続ビア開口部３０４、３０４Ａ、３０４Ｂとした。この際、第一の金属配線４００の一部が露出するように第一の接続ビア開口部３０４を、第一の金属配線４００Ａの一部が露出するように第一の接続ビア開口部３０４Ａを、第一の金属配線４００Ｂの一部が露出するように第一の接続ビア開口部３０４Ｂを形成した（図１７（ｂ））。【０１５４】
次に、第一の接続ビア開口部３０４、３０４Ａ、３０４Ｂを充填するように、スパッタ法とＣＶＤ法を用いてタングステン膜を充填した後、化学的機械研磨法を用いて該開口部以外の領域のタングステン膜を取り除き、図１７（ｃ）に示すような第一の接続ビア４０４、４０４Ａ、４０４Ｂを形成した。【０１５５】
次に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン膜と膜厚３００ｎｍのアルミ膜及び膜厚５０ｎｍの窒化チタン膜の積層構造を形成し、リソグラフィーとドライエッチングを用いて、所望の領域外の窒化チタン膜とアルミ膜を除去し、窒化チタンとアルミからなる第二の金属配線４０１、４０１Ａ、４０１Ｂを形成した。この際、第二の金属配線４０１は第一の接続ビア４０４を被覆するように、第二の金属配線４０１Ａは第一の接続ビア４０４Ａを被覆するように、第二の金属配線４０１Ｂは第一の接続ビア４０４Ｂを被覆するように形成した（図１７（ｄ））。【０１５６】
次に、実施例２に示した工程に準じることで、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなる層間絶縁膜、タングステンからなる第二の接続ビア４０６、膜厚５０ｎｍの窒化チタンとアルミからなる第三の金属配線４０２、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなる層間絶縁膜、窒化チタンとアルミからなるアルミパッド、膜厚２００ｎｍの酸化シリコン膜と膜厚２５０ｎｍの窒化シリコン膜からなるパシベーション膜２０７を形成した。上記工程を経て、図１７（ｅ）に示したような多層配線を有する半導体装置を形成することが可能となる。【０１５７】
次に、本実施例で上記した多層配線を有する半導体装置（図１７（ｅ））において、実施例２のシリコン貫通電極の製造工程に準じることで、酸化シリコンから成る第一の裏面絶縁膜６００及び第二の裏面絶縁膜６０１、タンタルと銅から構成されるシリコン貫通電極８００を有する半導体装置を形成した（図１８）。【０１５８】
上記の工程で形成した半導体装置における平面レイアウト図の一部（シリコン貫通孔、第一の金属配線、隣接する並行金属配線）を図１９に示す。図１８に示した断面図は、図１９中のＡ−Ａ’間の断面である。図１９において、第一の金属配線を構成する領域５０１Ａ、５０１Ｂ、５０１Ｃ、５０１Ｄは、リング状の囲い５０５を形成しており、シリコン貫通孔領域５５０を内包している。ここで、第一の金属配線領域５００は、リング状の囲い５０５に完全に内包されるように配置した。さらに前記リング状の囲い５０５の外側に、隣接する並行金属配線領域５０３Ａ、隣接する並行金属配線領域５０３Ｂが敷設してある。【０１５９】
このようにして形成した半導体装置の性能を調べたところ、リング状の囲い５０５を設けた場合と比較して、リング状の囲い５０５を設けなかった半導体装置では、実施例１の比較例として示したのと同様、寄生容量の増大やビアチェーン抵抗の増大、導通不良が見られた。【０１６０】
つまり、本実施例に従い、シリコン貫通孔を形成する領域を内包するように複数層の金属配線を形成し、この金属配線と接続ビアを用いてリング状の構造を形成し、更に保護絶縁膜を形成することにより、前記シリコン貫通孔を内包し、シリコン貫通孔近傍の回路配線領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成することが可能となる。【０１６１】
また、本実施例に従い、シリコン貫通孔の開口部に露出したＬｏｗ−ｋ材料を用いた層間絶縁膜と回路配線領域に形成されたＬｏｗ−ｋ材料を用いた層間絶縁膜との間に、金属配線、接続ビア、配線領域下絶縁膜、保護絶縁膜などの水分を通しにくい膜を形成することにより、シリコン貫通孔近傍の回路配線領域において、寄生容量が低く、抵抗が低い配線を有する半導体装置を形成することが可能となる。【０１６２】
本実施例では、実施例１と異なり、シリコン貫通電極と直接、電気的な接続をとるための金属配線と、水分透過のバリアとなる金属配線とを別個にレイアウトし、両金属配線間に空隙を設けている。従って、電気的な接続をとるための金属配線は必ずしも水分透過バリアの役割を果たす必要がないため、配線レイアウトの自由度を高くすることができる。【０１６３】
本実施例では、Ｌｏｗ−ｋ材料の吸湿を防ぐための水分バリア膜として、第一の金属配線（４００Ａ、４００Ｂ）、第二の金属配線（４０１Ａ、４０１Ｂ）の２層の金属配線と、その間をつなぐ第一の接続ビア（４０４Ａ、４０４Ｂ）を用いたが、３層以上の配線層と各配線層をつなぐ接続ビアを利用することも可能である。使用する配線層数が多いほど、シリコン貫通ビアを開口するときのエッチングにおいて、オーバーエッチングに対するマージンを大きくすることができる。一方、水分バリア膜を形成した領域は回路配線としては使用できないため、配線レイアウトに制約が加わる。【０１６４】
また本実施例では、第一の接続ビア４０４が形成された層の途中で、シリコン貫通孔７０１のエッチングがストップしているが、本発明の有効性はこの場合に限定されるわけではない。エッチングが少なくとも半導体装置が形成された基板１００を貫通し、第一の金属配線４００に達することが、シリコン貫通電極が機能する条件であるため、第二の金属配線層以上の上位配線層までエッチングが進行する場合があってもよい。ただし、第二の金属配線層以上の上位配線層までエッチングが進行し、Ｌｏｗ−ｋ材料とシリコン貫通孔７０１が接する場合は、水分がＬｏｗ−ｋ材料へ浸透する領域を限定しなければならず、且つ、リング状の囲い５０５を内包するような形状の該上位金属配線をするために、シリコン貫通孔７０１のエッチングが到達する上位配線層にも、リング状の囲い５０５形成しなければならない。【０１６５】
また本実施例では、シリコン貫通電極８００と電気的に接続する配線の引き出し方法として、第三の金属配線４０２を用いているが、第二の金属配線層で引き出しても良い。【０１６６】
また本実施例では、第一、第二、第三の金属配線において、アルミを主成分とする材料を用いているが、タングステンを主たる成分とする材料であってもよい。【０１６７】
また本実施例では、リング状の囲い５０５の材料に、タングステンとＡｌを用いているが、ＳｉＣＮのように水分を通さない効果が期待できる材料であれば、他の材料を用いることが可能である。金属をリング状の囲いの材料にしている場合、リング状の囲いは厚さ１０ｎｍ程度で水分を通さない効果が期待できる。さらに、平面レイアウト図において、リング状の囲いの形状は、四角形でなくてもよく、シリコン貫通電極の周囲を何重にも囲んでいてもよい。【０１６８】
また本実施例では、第一、第二、第三の金属配線において、主成分にアルミを用いているが、タングステンであってもよい。【０１６９】
また本実施例では、第一、第二、第三の金属配線において、バリア金属として窒化チタンを用いているが、この材料に限定されるわけではない。たとえば、タングステン、モリブデン、ニッケルやその化合物を用いることも可能である。さらに、バリア金属の構造は、複数の膜が積層されていても構わない。【０１７０】
また本実施例では、層間絶縁膜にＳｉＯＣからなる絶縁膜を用いているが、本発明の効果はこの材料に限定される物ではない。多孔質Ｌｏｗ−ｋ膜や有機系Ｌｏｗ−ｋ膜でも同様の効果が期待できる。【０１７１】
また本実施例では、第一の保護絶縁膜の材料にプラズマＣＶＤ法を用いて形成された酸化シリコンからなる絶縁膜を用いているが、この材料に限定されるわけではない。例えば、ＳｉＮ、ＳｉＣＮ、それらの積層構造であっても構わない。
【実施例７】
【０１７２】
本実施例は実施例５の応用例の１つであり、半導体装置の製造工程を示す断面図（図２０、図２１）を用いて、実施の形態を説明する。また、図２２は図２１の平面レイアウト図である。以下、順を追って説明する。【０１７３】
半導体素子が形成された基板１００上に、膜厚２５０ｎｍの酸化シリコン膜、膜厚５０ｎｍの窒化シリコンからなる配線下絶縁膜２００を形成し、該配線下絶縁膜２００の所望の領域に開口部を設けＣＶＤ法と化学的機械研磨法を用いてタングステン・プラグを形成した。次に、プラズマＣＶＤ法を用いて膜厚１００ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなるＬｏｗ−ｋ材料を用いた第一の層間絶縁膜２０１を形成し、リソグラフィーとドライエッチングを用いて、第一の層間絶縁膜２０１の少なくとも金属配線を形成したい領域に、第一の金属配線開口部３００、３００Ａ、３００Ｂを形成した（図２０（ａ））。該金属配線開口部３００、３００Ａ、３００Ｂを充填するように、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、スパッタ法と電解めっき法を用いて銅膜を順次形成した後、化学的機械研磨法を用いて第一の金属配線開口部３００、３００Ａ、３００Ｂ以外の領域のタンタル膜と銅膜を取り除き、図２０（ｂ）に示すような第一の金属配線４００、４００Ａ、４００Ｂを形成した。【０１７４】
次に、プラズマＣＶＤ法を用いて、窒素含有炭化シリコン（ＳｉＣＮ）からなる膜厚２５ｎｍの第一の保護絶縁膜２０４を形成し、プラズマＣＶＤ法を用いて、第一の保護絶縁膜２０４上に膜厚２５０ｎｍのＳｉＯＣからなるＬｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２を形成した。２回のリソグラフィーとドライエッチングを用いて、該層間絶縁膜２０２において所望の領域に開口部を設け、これを第二の金属配線開口部３０１、３０１Ａ、３０１Ｂ、隣接する並行金属配線開口部３０３Ａ、３０３Ｂとした。この際、第一の金属配線４００の一部が露出するように第二の金属配線開口部３０１を、第一の金属配線４００Ａの一部が露出するように第二の金属配線開口部３０１Ａを、第一の金属配線４００Ｂの一部が露出するように第二の金属配線開口部３０１Ｂを形成した（図２０（ｃ））。【０１７５】
次に、第二の金属配線開口部３０１、３０１Ａ、３０１Ｂ、隣接する並行金属配線開口部３０３Ａ、３０３Ｂを充填するように、スパッタ法を用いて膜厚５０ｎｍのタンタル膜と、スパッタ法と電解めっき法を用いて膜厚５００ｎｍの銅膜とを順次形成した後、化学的機械研磨法を用いて該開口部以外の領域のタンタル膜と銅膜を取り除き、図２０（ｄ）に示すような第二の金属配線４０１、４０１Ａ、４０１Ｂ、隣接する並行金属配線４０３Ａ、４０３Ｂを形成した。ここで、第一の金属配線４００Ａと第二の金属配線４０１Ａおよび第一の金属配線４００Ｂと第二の金属配線４０１Ｂは同一層で繋がっており、リング状の囲い５０５を形成している。【０１７６】
次に、実施例１に示した工程に準じ、ＳｉＣＮからなる膜厚２５ｎｍの第二の保護絶縁膜２０５、膜厚２５０ｎｍのＳｉＯＣからなるＬｏｗ−ｋ材料を用いた第三の層間絶縁膜２０３、膜厚５０ｎｍのタンタル膜と銅膜からなる第三の金属配線４０２を順次形成した。更に、膜厚２５ｎｍのＳｉＣＮからなる第三の保護絶縁膜２０６、窒化チタンとアルミからなるアルミパッドを形成し、膜厚２００ｎｍの酸化シリコン膜と膜厚２５０ｎｍの窒化シリコンからなるパシベーション膜２０７を形成し、図２０（ｅ）に示すような多層配線を有する半導体装置を形成することが可能となる。【０１７７】
次に、本実施例で上記した多層配線を有する半導体装置（図２０（ｅ））において、実施例１のシリコン貫通電極の製造工程に準じ、酸化シリコンから成る第一の裏面絶縁膜６００及び第二の裏面絶縁膜６０１、タンタルと銅から構成されるシリコン貫通電極８００を複数有する半導体装置を形成した（図２１）。【０１７８】
上記の工程で形成した半導体装置における平面レイアウト図の一部（シリコン貫通孔、第二の金属配線、隣接する並行金属配線）を図２２に示す。図２１に示した断面図は、図２２中のＡ−Ａ’間の断面にシリコン貫通孔を付け加えたものである。図２２において、第二の金属配線を構成する領域５０１Ａ、５０１Ｂ、５０１Ｃ、５０１Ｄは、リング状の囲い５０５を形成しており、複数のシリコン貫通孔領域５５０、５５０Ａを内包している。ここで、第二の金属配線領域５０１は、リング状の囲い５０５に完全に内包されるように配置した。さらに前記リング状の囲い５０５の外側に、隣接する並行金属配線領域５０３Ａ、隣接する並行金属配線領域５０３Ｂが敷設してある。【０１７９】
このようにして形成した半導体装置の性能を調べたところ、リング状の囲い５０５を設けた場合と比較して、リング状の囲い５０５を設けなかった半導体装置では、実施例１の比較例として示したのと同様、寄生容量の増大やビアチェーン抵抗の増大、導通不良が見られた。【０１８０】
つまり、本実施例に従い、シリコン貫通孔を形成する領域を内包するように複数層の金属配線を形成し、この金属配線と接続ビアを用いてリング状の構造を形成し、更に保護絶縁膜を形成することにより、前記シリコン貫通孔を内包し、シリコン貫通孔近傍の回路配線領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成することが可能となる。【０１８１】
また、本実施例に従い、シリコン貫通孔の開口部に露出したＬｏｗ−ｋ材料を用いた層間絶縁膜と回路配線領域に形成されたＬｏｗ−ｋ材料を用いた層間絶縁膜との間に、金属配線、配線領域下絶縁膜、保護絶縁膜などの水分を通しにくい膜を形成することにより、シリコン貫通孔近傍の回路配線領域において、寄生容量が低く、抵抗が低い配線を有する半導体装置を形成することが可能となる。【０１８２】
本実施例は、実施例５と異なり、複数のシリコン貫通電極がリング状の囲いに内包されている。実施例５と比較して、ひとつの金属配線に複数のシリコン貫通電極が接続されているので、電気的な接続の信頼度が向上できるという長所がある。【０１８３】
本実施例では、Ｌｏｗ−ｋ材料の吸湿を防ぐための水分バリア膜として、第一の金属配線（４００Ａ、４００Ｂ）、第二の金属配線（４０１Ａ、４０１Ｂ）の２層の金属配線を用いたが、３層以上の配線層を利用することも可能である。使用する配線層数が多いほど、シリコン貫通ビアを開口するときのエッチングにおいて、オーバーエッチングに対するマージンを大きくすることができる。一方、水分バリア膜を形成した領域は回路配線としては使用できないため、配線レイアウトに制約が加わる。【０１８４】
また本実施例では、Ｌｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２での途中で、シリコン貫通孔７０１のエッチングがストップしているが、本発明の有効性はこの場合に限定されるわけではない。エッチングが少なくとも半導体装置が形成された基板１００を貫通し、第一の金属配線４００に達することが、シリコン貫通電極が機能する条件であるため、Ｌｏｗ−ｋ材料を用いた第二の層間絶縁膜２０２以上の上位配線層までエッチングが進行する場合があってもよい。ただし、Ｌｏｗ−ｋ材料を用いた第三の層間絶縁膜２０３以上の層までエッチングが進行し、Ｌｏｗ−ｋ材料とシリコン貫通孔７０１が接する場合は、水分がＬｏｗ−ｋ材料へ浸透する領域を限定するために、シリコン貫通孔７０１のエッチングが到達する上位配線層にも、リング状の囲い５０５を設けなければならない。【０１８５】
また本実施例では、リング状の囲いに内包される金属配線はひとつであるが、少なくともひとつ以上のシリコン貫通電極を内包する金属配線がリング状の囲いに複数内包されていてもよい。また、このシリコン貫通電極が接続された金属配線は、それぞれ電気的に接続される必要はない。【０１８６】
また本実施例では、シリコン貫通電極８００と電気的に接続する配線の引き出し方法として、第三の金属配線４０２を用いているが、第二の金属配線層で引き出しても良い。【０１８７】
また本実施例では、リング状の囲い５０５の材料に、タンタルと銅を用いているが、ＳｉＣＮのように水分を通さない効果が期待できる材料であれば、他の材料を用いることが可能である。金属をリング状の囲いの材料にしている場合、リング状の囲いは厚さ１０ｎｍ程度で水分を通さない効果が期待できる。さらに、平面レイアウト図において、リング状の囲いの形状は、四角形でなくてもよく、シリコン貫通電極の周囲を何重にも囲んでいてもよい。【０１８８】
また本実施例では、金属配線は開口部を持たないが、必ずしもその必要はなく、例えば、平坦性を向上させるために金属配線の一部に開口部が含まれていてもよい。【０１８９】
また本実施例では、第一、第二、第三の金属配線において、銅を主成分とする材料用いているが、タングステンを主たる成分とする材料であってもよい。【０１９０】
また本実施例では、第一、第二、第三の金属配線において、バリア金属としてタンタルを用いているが、この材料に限定されるわけではない。たとえば、タンタルの化合物や、チタン、タングステン、ルテニウム、マンガンやその化合物を用いることも可能である。さらに、バリア金属の構造は、複数の膜が積層されていても構わない。【０１９１】
また本実施例では、層間絶縁膜にプラズマＣＶＤ法を用いて形成されたＳｉＯＣからなる絶縁膜を用いているが、本発明の効果はこの材料に限定される物ではない。多孔質Ｌｏｗ−ｋ膜や有機系Ｌｏｗ−ｋ膜でも同様の効果が期待できる。また、成膜方法としてＣＶＤ法以外の手法を用いることも可能である。【０１９２】
また本実施例では、第一、第二、第三の保護絶縁膜の材料にプラズマＣＶＤ法を用いて形成されたＳｉＣＮからなる絶縁膜を用いているが、この材料に限定されるわけではない。例えば、ＳｉＮ、ＳｉＣ、それらの積層構造であっても構わない。
【実施例８】
【０１９３】
本実施例は実施例６の応用例の１つであり、半導体装置の製造工程を示す断面図（図２３、図２４）を用いて、実施の形態を説明する。また、図２５は図２４の平面レイアウト図である。以下、順を追って説明する。【０１９４】
半導体素子が形成された基板１００上に、膜厚２５０ｎｍの酸化シリコン膜、膜厚５０ｎｍの窒化シリコンからなる配線下絶縁膜２００を形成し、該配線下絶縁膜２００の所望の領域に開口部を設けＣＶＤ法と化学的機械研磨法を用いてタングステン・プラグを形成した。次に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン膜と膜厚３００ｎｍのアルミ膜及び膜厚５０ｎｍの窒化チタン膜の積層構造を形成し、リソグラフィーとドライエッチングを用いて、金属配線を形成したい領域以外の窒化チタン膜とアルミ膜を除去し、窒化チタンとアルミからなる第一の金属配線４００、４００Ａ、４００Ｂ、および隣接する金属配線４０３Ａ、および隣接する金属配線４０３Ｂを形成した（図２３（ａ））。【０１９５】
次に、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）を形成した後、化学的機械研磨法を用いて表面の平坦化を行い、第一の層間絶縁膜２０１とし、プラズマＣＶＤ法を用いて酸化シリコン（ＳｉＯ）からなる膜厚２５ｎｍの第一の保護絶縁膜２０４を形成した。このＬｏｗ−ｋ材料を用いた第一の層間絶縁膜２０１、および第一の保護絶縁膜２０４において、所望の領域に開口部を設け、第一の接続ビア開口部３０４、３０４Ａ、３０４Ｂとした。この際、第一の金属配線４００一部が露出するように第一の接続ビア開口部３０４を、第一の金属配線４００Ａの一部が露出するように第一の接続ビア開口部３０４Ａを、第一の金属配線４００Ｂの一部が露出するように第一の接続ビア開口部３０４Ｂを形成した（図２３（ｂ））。【０１９６】
次に、第一の接続ビア開口部３０４、３０４Ａ、３０４Ｂを充填するように、スパッタ法とＣＶＤ法を用いてタングステン膜を充填した後、化学的機械研磨法を用いて該開口部以外の領域のタングステン膜を取り除き、図２３（ｃ）に示すような複数の第一の接続ビア４０４、４０４Ａ、４０４Ｂを形成した。【０１９７】
次に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン膜と膜厚３００ｎｍのアルミ膜及び膜厚５０ｎｍの窒化チタン膜の積層構造を形成し、リソグラフィーとドライエッチングを用いて、所望の領域外の窒化チタン膜とアルミ膜を除去し、窒化チタンとアルミからなる第二の金属配線４０１、４０１Ａ、４０１Ｂを形成した。この際、第二の金属配線４０１は第一の接続ビア４０４を被覆するように、第二の金属配線４０１Ａは第一の接続ビア４０４Ａを被覆するように、第二の金属配線４０１Ｂは第一の接続ビア４０４Ｂを被覆するように形成した（図２３（ｄ））。【０１９８】
次に、実施例２に示した工程に準じることで、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなる層間絶縁膜、タングステンからなる第二の接続ビア４０６、膜厚５０ｎｍの窒化チタンとアルミからなる第三の金属配線４０２、膜厚７５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）からなる層間絶縁膜、窒化チタンとアルミからなるアルミパッド、膜厚２００ｎｍの酸化シリコン膜と膜厚２５０ｎｍの窒化シリコン膜からなるパシベーション膜２０７を形成した。上記工程を経て、図２３（ｅ）に示したような多層配線を有する半導体装置を形成することが可能となる。【０１９９】
次に、本実施例で上記した多層配線を有する半導体装置（図２３（ｅ））において、実施例２のシリコン貫通電極の製造工程に準じることで、酸化シリコンから成る第一の裏面絶縁膜６００及び第二の裏面絶縁膜６０１、タンタルと銅から構成されるシリコン貫通電極８００を複数有する半導体装置を形成した（図２４）。【０２００】
上記の工程で形成した半導体装置における平面レイアウト図の一部（シリコン貫通孔、第一の金属配線、隣接する並行金属配線）を図２５に示す。図２４に示した断面図は、図２５中のＡ−Ａ’間の断面である。図２５において、第一の金属配線を構成する領域５００Ａ、５００Ｂ、５００Ｃ、５００Ｄは、リング状の囲い５０５を形成しており、シリコン貫通孔領域５５０およびシリコン貫通孔領域５５０Ａを内包している。ここで、第一の金属配線領域５００は、リング状の囲い５０５に完全に内包されるように配置した。さらに前記リング状の囲い５０５の外側に、隣接する並行金属配線領域５０３Ａ、隣接する並行金属配線領域５０３Ｂが敷設してある。【０２０１】
このようにして形成した半導体装置の性能を調べたところ、リング状の囲い５０５を設けた場合と比較して、リング状の囲い５０５を設けなかった半導体装置では、実施例１の比較例として示したのと同様、寄生容量の増大やビアチェーン抵抗の増大、導通不良が見られた。【０２０２】
つまり、本実施例に従い、複数のシリコン貫通孔を形成する領域を内包するように複数層の金属配線を形成し、この金属配線と接続ビアを用いてリング状の構造を形成し、更に保護絶縁膜を形成することにより、前記シリコン貫通孔を内包し、シリコン貫通孔近傍の回路配線領域において寄生容量が低く、ビア抵抗が低い配線を有する半導体装置を形成することが可能となる。【０２０３】
また、本実施例に従い、シリコン貫通孔の開口部に露出したＬｏｗ−ｋ材料を用いた層間絶縁膜と回路配線領域に形成されたＬｏｗ−ｋ材料を用いた層間絶縁膜との間に、金属配線、接続ビア、配線領域下絶縁膜、保護絶縁膜などの水分を通しにくい膜を形成することにより、シリコン貫通孔近傍の回路配線領域において、寄生容量が低く、抵抗が低い配線を有する半導体装置を形成することが可能となる。【０２０４】
本実施例は、実施例６と異なり、複数のシリコン貫通電極がリング状の囲いに内包されている。実施例６と比較して、ひとつの金属配線に複数のシリコン貫通電極が接続されているので、電気的な接続の信頼度が向上できるという長所がある。【０２０５】
本実施例では、Ｌｏｗ−ｋ材料の吸湿を防ぐための水分バリア膜として、第一の金属配線（４００Ａ、４００Ｂ）、第二の金属配線（４０１Ａ、４０１Ｂ）の２層の金属配線と、その間をつなぐ第一の接続ビア（４０４Ａ、４０４Ｂ）を用いたが、３層以上の配線層と各配線層をつなぐ接続ビアを利用することも可能である。使用する配線層数が多いほど、シリコン貫通ビアを開口するときのエッチングにおいて、オーバーエッチに対するマージンを大きくすることができる。一方、水分バリア膜を形成した領域は回路配線としては使用できないため、配線レイアウトに制約が加わる。【０２０６】
また本実施例では、第一の接続ビア４０４が形成された層の途中で、シリコン貫通孔７０１のエッチングがストップしているが、本発明の有効性はこの場合に限定されるわけではない。エッチングが少なくとも半導体装置が形成された基板１００を貫通し、第一の金属配線４００に達することが、シリコン貫通電極が機能する条件であるため、第二の金属配線層以上の上位配線層までエッチングが進行する場合があってもよい。ただし、第二の金属配線層以上の上位配線層までエッチングが進行し、Ｌｏｗ−ｋ材料とシリコン貫通孔７０１が接する場合は、水分がＬｏｗ−ｋ材料へ浸透する領域を限定するために、シリコン貫通孔７０１のエッチングが到達する上位配線層にも、リング状の囲い５０５を設けなければならず、且つ、リング状の囲い５０５を内包するような形状の該上位金属配線を形成しなければならない。【０２０７】
また本実施例では、リング状の囲いに内包される金属配線はひとつであるが、少なくともひとつ以上のシリコン貫通電極を内包する金属配線がリング状の囲いに複数内包されていてもよい。また、このシリコン貫通電極が接続された金属配線は、それぞれ電気的に接続される必要はない。【０２０８】
また本実施例では、説明を簡単にするために、配線の積層数を三層に限定したが、配線を何層積層してもなんら問題はない。【０２０９】
また本実施例では、シリコン貫通電極８００と電気的に接続する配線の引き出し方法として、第三の金属配線４０２を用いているが、第二の金属配線層で引き出しても良い。【０２１０】
また本実施例では、リング状の囲い５０５の材料に、タングステンとＡｌを用いているが、ＳｉＣＮのように水分を通さない効果が期待できる材料であれば、他の材料を用いることが可能である。金属をリング状の囲いの材料にしている場合、リング状の囲いは厚さ１０ｎｍ程度で水分を通さない効果が期待できる。さらに、平面レイアウト図において、リング状の囲いの形状は、四角形でなくてもよく、シリコン貫通電極の周囲を何重にも囲んでいてもよい。【０２１１】
また本実施例では、第一、第二、第三の金属配線において、アルミを主成分とする材料を用いているが、タングステンを主たる成分とする材料であってもよい。【０２１２】
また本実施例では、第一、第二、第三の金属配線において、バリア金属として窒化チタンを用いているが、この材料に限定されるわけではない。たとえば、タングステン、モリブデン、ニッケルやその化合物を用いることも可能である。さらに、バリア金属の構造は、複数の膜が積層されていても構わない。【０２１３】
また本実施例では、層間絶縁膜にＳｉＯＣからなる絶縁膜を用いているが、本発明の効果はこの材料に限定される物ではない。多孔質Ｌｏｗ−ｋ膜や有機系Ｌｏｗ−ｋ膜でも同様の効果が期待できる。【０２１４】
また本実施例では、第一の保護絶縁膜の材料にプラズマＣＶＤ法を用いて形成された酸化シリコンからなる絶縁膜を用いているが、この材料に限定されるわけではない。例えば、ＳｉＮ、ＳｉＣＮ、それらの積層構造であっても構わない。
【産業上の利用可能性】
【０２１５】
本発明は、Ｌｏｗ−ｋ材料を用いた層間絶縁膜中までシリコン貫通電極を形成する半導体装置において、該層間絶縁膜の誘電率の上昇を回避でき、かつ配線の抵抗上昇も回避できるため、配線の電気的特性が良好で信頼度の高い半導体装置の提供が可能となる。
【符号の説明】
【０２１６】
１００…半導体素子が形成された基板
２００…配線下絶縁膜
２０１…Ｌｏｗ−ｋ材料を用いた第一の層間絶縁膜
２０２…Ｌｏｗ−ｋ材料を用いた第二の層間絶縁膜
２０３…Ｌｏｗ−ｋ材料を用いた第三の層間絶縁膜
２０４…第一の保護絶縁膜
２０５…第二の保護絶縁膜
２０６…第三の保護絶縁膜
２０７…パシベーション膜
３００…第一の金属配線開口部
３００Ａ…第一の金属配線開口部
３００Ｂ…第一の金属配線開口部
３０１…第二の金属配線開口部
３０１Ａ…第二の金属配線開口部
３０１Ｂ…第二の金属配線開口部
３０２…第三の金属配線開口部
３０３Ａ…隣接する並行金属配線開口部
３０３Ｂ…隣接する並行金属配線開口部
３０４…第一の接続ビア開口部
３０４Ａ…第一の接続ビア開口部
３０４Ｂ…第一の接続ビア開口部
４００…第一の金属配線
４００Ａ…第一の金属配線
４００Ｂ…第一の金属配線
４０１…第二の金属配線
４０１Ａ…第二の金属配線
４０１Ｂ…第二の金属配線
４０２…第三の金属配線
４０３Ａ…隣接する並行金属配線
４０３Ｂ…隣接する並行金属配線
４０４…第一の接続ビア
４０４Ａ…第一の接続ビア
４０４Ｂ…第一の接続ビア
４０５…リング状の囲い
４０６…第二の接続ビア
５００…第一の金属配線を構成する配線領域
５００Ａ…第一の金属配線を構成する配線領域
５００Ｂ…第一の金属配線を構成する配線領域
５００Ｃ…第一の金属配線を構成する配線領域
５００Ｄ…第一の金属配線を構成する配線領域
５０１…第二の金属配線を構成する配線領域
５０１Ａ…第二の金属配線を構成する配線領域
５０１Ｂ…第二の金属配線を構成する配線領域
５０１Ｃ…第二の金属配線を構成する配線領域
５０１Ｄ…第二の金属配線を構成する配線領域
５０３Ａ…隣接する並行金属配線領域
５０３Ｂ…隣接する並行金属配線領域
５０４…シリコン貫通電極と第二の金属配線とを接続する接続ビア領域
５０４Ａ…シリコン貫通電極と第二の金属配線とを接続する接続ビア領域
５０５…リング状の囲い
５０５Ａ…第二の金属配線を構成する接続ビア領域
５０５Ｂ…第二の金属配線を構成する接続ビア領域
５０５Ｃ…第二の金属配線を構成する接続ビア領域
５０５Ｄ…第二の金属配線を構成する接続ビア領域
５５０…シリコン貫通孔領域
５５０Ａ…シリコン貫通孔領域
６００…第一の裏面絶縁膜
６０１…第二の裏面絶縁膜
７００…第一の裏面絶縁膜開口部
７０１…シリコン貫通孔
８００…シリコン貫通電極
【図１】
0005451762.tif 000002
【図２】
0005451762.tif 000003
【図３（ａ）】
0005451762.tif 000004
【図３（ｂ）】
0005451762.tif 000005
【図３（ｃ）】
0005451762.tif 000006
【図３（ｄ）】
0005451762.tif 000007
【図４（ａ）】
0005451762.tif 000008
【図４（ｂ）】
0005451762.tif 000009
【図４（ｃ）】
0005451762.tif 000010
【図４（ｄ）】
0005451762.tif 000011
【図４（ｅ）】
0005451762.tif 000012
【図４（ｆ）】
0005451762.tif 000013
【図５（ａ）】
0005451762.tif 000014
【図５（ｂ）】
0005451762.tif 000015
【図５（ｃ）】
0005451762.tif 000016
【図６】
0005451762.tif 000017
【図７（ａ）】
0005451762.tif 000018
【図７（ｂ）】
0005451762.tif 000019
【図７（ｃ）】
0005451762.tif 000020
【図７（ｄ）】
0005451762.tif 000021
【図７（ｅ）】
0005451762.tif 000022
【図７（ｆ）】
0005451762.tif 000023
【図７（ｇ）】
0005451762.tif 000024
【図８（ａ）】
0005451762.tif 000025
【図８（ｂ）】
0005451762.tif 000026
【図８（ｃ）】
0005451762.tif 000027
【図８（ｄ）】
0005451762.tif 000028
【図８（ｅ）】
0005451762.tif 000029
【図９（ａ）】
0005451762.tif 000030
【図９（ｂ）】
0005451762.tif 000031
【図９（ｃ）】
0005451762.tif 000032
【図９（ｄ）】
0005451762.tif 000033
【図９（ｅ）】
0005451762.tif 000034
【図１０】
0005451762.tif 000035
【図１１】
0005451762.tif 000036
【図１２（ａ）】
0005451762.tif 000037
【図１２（ｂ）】
0005451762.tif 000038
【図１２（ｃ）】
0005451762.tif 000039
【図１２（ｄ）】
0005451762.tif 000040
【図１２（ｅ）】
0005451762.tif 000041
【図１３】
0005451762.tif 000042
【図１４（ａ）】
0005451762.tif 000043
【図１４（ｂ）】
0005451762.tif 000044
【図１４（ｃ）】
0005451762.tif 000045
【図１４（ｄ）】
0005451762.tif 000046
【図１４（ｅ）】
0005451762.tif 000047
【図１５】
0005451762.tif 000048
【図１６】
0005451762.tif 000049
【図１７（ａ）】
0005451762.tif 000050
【図１７（ｂ）】
0005451762.tif 000051
【図１７（ｃ）】
0005451762.tif 000052
【図１７（ｄ）】
0005451762.tif 000053
【図１７（ｅ）】
0005451762.tif 000054
【図１８】
0005451762.tif 000055
【図１９】
0005451762.tif 000056
【図２０（ａ）】
0005451762.tif 000057
【図２０（ｂ）】
0005451762.tif 000058
【図２０（ｃ）】
0005451762.tif 000059
【図２０（ｄ）】
0005451762.tif 000060
【図２０（ｅ）】
0005451762.tif 000061
【図２１】
0005451762.tif 000062
【図２２】
0005451762.tif 000063
【図２３（ａ）】
0005451762.tif 000064
【図２３（ｂ）】
0005451762.tif 000065
【図２３（ｃ）】
0005451762.tif 000066
【図２３（ｄ）】
0005451762.tif 000067
【図２３（ｅ）】
0005451762.tif 000068
【図２４】
0005451762.tif 000069
【図２５】
0005451762.tif 000070