(57)【特許請求の範囲】
【請求項１】
複数のディジタル保護継電装置が所定の電気角のサンプリング周期で同期するシステムにおいて、
前記ディジタル保護継電装置は、
自装置のディジタル保護継電装置に入力している入力信号をディジタル信号に変換し、第１のデータとして、他装置のディジタル保護継電装置にプロセスバスを経由して送信するとともに、前記他装置のディジタル保護継電装置から前記プロセスバスを経由して入力されるデータを第２のデータとして受信し、
前記第１のデータおよび前記第２のデータに基づいてリレーの演算処理する際に、前記第２のデータを前記他装置が送信したサンプリング周期の次のサンプリング周期に受信する場合、前記第１のデータの取り込みに１サンプリング周期の遅延時間を挿入してリレー演算の同時性を担保する際に、
前記複数のディジタル保護継電装置のうちの１台がマスタとなり、他がスレーブとなる場合、前記マスタとなる自装置でデータセーブのトリガが検出されたとき、トリガが検出されたことを前記スレーブとなる他装置に通知し、前記自装置は、１サンプリング周期の遅延時間後にトリガをかける
ことを特徴とするディジタル保護継電装置。
【請求項２】
前記複数のディジタル保護継電装置は、
前記サンプリング周期毎のサンプリング数カウンタ値により同期をとっており、
前記トリガが検出された場合、前記サンプリング数カウンタ値とともに、前記データセーブのデータを記憶部に記憶し、
同時発生の事象のデータセーブのデータを取り出す要求があった場合、前記サンプリング数カウンタ値をキーとして前記記憶部から取り出し、前記データセーブのデータを要求元に出力する
ことを特徴とする請求項１に記載のディジタル保護継電装置。
【請求項３】
前記マスタのディジタル保護継電装置は、変電所の母線電圧を前記第１のデータとして取り込み、前記スレーブのディジタル保護継電装置は、前記変電所の前記母線に接続される送電線の回線電流を前記第２のデータとして取り込む
ことを特徴とする請求項１に記載のディジタル保護継電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の保護継電装置がサンプリング周期で同期するシステムにおいて、他保護継電装置から送付されたアナログデータの遅延を考慮してリレー演算およびデータセーブできるディジタル保護制御装置に関する。
【背景技術】
【０００２】
電力系統に発生する故障、いわゆる短絡、地絡故障等に対しては、電力系統を形成する送電線、変圧器、母線、発電機といった要素毎に設置された保護継電装置が、その守備範囲内に発生した故障に対して動作し、当該の故障点を含む区間を遮断器の引き外しにより、残りの健全な電力系統から切り離しすることで、故障の除去が行われている。
【０００３】
電力系統の保護においては、系統の電流、電圧情報をＡ／Ｄ（アナログ／ディジタル）変換し、ソフトウェア処理によって、系統故障を判別するアルゴリズムを実現したディジタルリレーが主流となっている。
【０００４】
ディジタルリレー装置の概略について述べると、特高向けのディジタル保護継電装置では、電力系統の電流、電圧情報を電気角３０度や、高速なものでは３．７５度といったサンプリング周期でサンプリングし、いわゆるリレー演算を実施し、系統の故障を検出する。さらに、機器の状態や他装置の状態等の入力条件、およびいくつかのリレー演算結果の組み合わせにより構成されるシーケンスロジックを実施し、最終的な引き外し指令、いわゆるトリップ指令を出力する。このときディジタルリレー装置は、装置画面に動作内容として系統故障の種類、動作したリレー要素を表示すると同時に、通信やディジタル出力の接点渡しで遠方に通知する機能を有している。
【０００５】
近年、通信技術の進歩により装置間で同期をとってサンプリングする手法が現れてきており、複数の装置間でアナログデータを取り込み、相互にデータを受け渡しして、リレーの演算をすることが可能となってきている（例えば、特許文献１参照）。各装置のサンプリング周期を同期させるプロトコルとしては、ＩＥＥＥ１５８８などが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−８０９９４号公報（段落００６７、図１０）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
前述の様に、複数装置間で同時サンプリングしたアナログデータを使用する場合、サンプリングの同時性は保たれているが、通信の受け渡しによる遅延発生分は考慮されていない。したがって、受信したアナログデータをリレー演算に使用とするにはソフトウェア的な同期処理が必要となる。
【０００８】
また、リレー装置にはデータセーブ機能を付けることが一般的であるが、リレー動作発生時のデータセーブはトリガの同時性が保てなければ、装置間で位相の異なるアナログデータが保持されてしまい、事故時の解析に役立てるのが難しくなる。
【０００９】
本発明は、前記の課題を解決するための発明であって、複数のディジタル保護継電装置が所定の電気角のサンプリング周期で同期するシステムにおいて、他局（他保護継電装置）から送付されたアナログデータの遅延を考慮してリレー演算およびデータセーブできるディジタル保護継電装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的を達成するため、本発明のディジタル保護継電装置は、複数のディジタル保護継電装置が所定の電気角（例えば、電気角３０度）のサンプリング周期で同期するシステムにおいて、他局から送付されたアナログデータと自局で取り込んだアナログデータとのリレー演算の同時性を確保するために、１サンプリング周期の遅延時間を自局のアナログデータの取り込みに挿入することで、リレーとしての演算を可能とすることを特徴とする。また、データセーブのトリガにも、アナログデータと同様に、自局のトリガをかけるタイミングに１サンプリング周期の遅延時間を挿入することで、装置間での同時性を保つことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、複数のディジタル保護継電装置が所定の電気角のサンプリング周期で同期するシステムにおいて、他局から送付されたアナログデータの遅延を考慮してリレー演算およびデータセーブできる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態の変電所保護継電システムを示すブロック構成図である。
【図２】ディジタル保護継電装置のＣＰＵ基板を示す構成図である。
【図３】変電所の母線構成を示す説明図である。
【図４】複数のディジタル保護継電装置の構成例を示す説明図である。
【図５】アナログデータの遅延の発生を示す説明図である。
【図６】４台のディジタル保護継電装置で変電所保護継電システムを構成した場合の課題を示す説明図である。
【図７】データセーブのトリガの同期例を示す説明図である。
【図８】データセーブ用のカウンタ構成を示す説明図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図面を参照して詳細に説明する。
図１は、本発明の実施形態の変電所保護継電システムを示すブロック構成図である。変電所保護継電システムは、複数のディジタル保護継電装置（以下、装置という。）から構成されており、マスタ局となる装置１（１０）、スレーブ局１となる装置２（２０）、スレーブ局２となる装置３（３０）、スレーブ局３となる装置４（４０）を含んでおり、各装置は、自局で直接取り込む外部入力によるアナログデータと、他局からプロセスバスを経由して取り込むアナログデータとに基づいてリレー演算処理を行う。マスタ局とスレーブ局とはシリアル伝送媒体であるプロセスバスにより通信可能に結合されている。
【００１４】
なお、アナログデータとは、アナログの入力値をＡ／Ｄ変換してディジタル化した数値データであり、シーケンスなどで扱うＯＮ／ＯＦＦ（オン／オフ）の信号と区別するために、アナログデータと表現している。
【００１５】
装置１（１０）には、入力されたアナログデータに基づきリレー演算するリレー演算処理部１１、リレー演算の結果に基づき動作検出のトリガ信号を発行する保護シーケンス部１２、トリガ信号が発行された場合にデータセーブするデータセーブ処理部１３、データセーブされたセーブデータを解析ツールに送信するセーブデータ通信処理部１４を有している。装置２（２０）においても、装置１（１０）と同様の機能を有しており、リレー演算処理部２１、保護シーケンス部２２、データセーブ処理部２３、セーブデータ通信部２４を有しており、装置３（３０）、装置４（４０）においても、装置１と同様の機能を有している。
【００１６】
装置１（１０）のマスタ局は、ＣＴ（Current Transformer）、ＰＴ（Potential Transformer）の外部入力を自局取り込みアナログデータ１１２、他局から送信されるアナログデータをプロセスバス経由アナログデータ１１１として取り込む構成であり、同様に、装置２（２０）、装置３（３０）、装置４（４０）のスレーブ局は、ＣＴ、ＰＴの外部入力を自局取り込みアナログデータ２１２、他局から送信されるアナログデータをプロセスバス経由アナログデータ２１１として取り込む構成である。
【００１７】
図１を参照して、本変電所保護継電システムの動作概要を説明する。他局からくる複数装置間で同時サンプリングしたアナログデータを使用する場合、サンプリングの同時性は保たれているが、通信の受け渡しによるサンプリング周期の遅延発生分は考慮されていない。このため、受信したアナログデータをリレー演算に使用するには、ソフト（ソフトウェア）的な同期処理が必要となる。また、複数装置で構成される変電所保護継電システムにおいて、系統事故の解析では装置間で同期をとりデータセーブできる必要がある。本実施形態では次のような処理で実現する。
【００１８】
（１）外部入力（リレーのアナログ量の取り込み）は、プロセスバス経由で相互に送られる。相手から来るプロセスバスのデータは、プロセスバスの送受信のために、遅延してくるので、リレーの演算には自局取り込みのデータを遅延させて取り込む。この関係はマスタ局もスレーブ局も等価で同じ処理となる。
【００１９】
（２）取り込まれたアナログデータは、リレー演算処理後、保護シーケンス部で、リレー動作判定（自分のリレー動作と出力の確認）をすると、データセーブのトリガ（動作検出トリガ）を検出する。
【００２０】
（３）マスタ局が自分のトリガを検出した場合は、トリガ信号をスレーブ局に送り、自分は１サンプリング周期後にトリガをかける。
【００２１】
（３Ａ）一方、スレーブ局がトリガを検出した場合は、自分でトリガはかけずに、マスタ局にトリガがあったことを通知し、マスタ局に前記（３）の処理をしてもらう。
前記（３）または前記（３Ａ）の処理で同期したセーブデータが作成される。
【００２２】
（４）データセーブした件名は、それぞれリングバッファ上のセーブエリアに記憶（凍結）される。凍結時にはマスタ局・スレーブ局は、同期したサンプリング数カウンタ１３１，２３１が、それぞれ、トリガ点のサンプリング数カウンタ値を記録する。
【００２３】
（５）データセーブしたデータは、外部に接続された解析ツールであるＰＣ(Personal Computer)で読み出され、セーブした件名は、マスタ局からのみリスト化されて読み出され、詳細なデータセーブは、前記（４）で作成したサンプリング数カウンタ値を検索することで、ＰＣからは同一件名でセーブされたデータを読み出すことが可能となる。
【００２４】
具体的に説明すると、装置１（１０）のマスタ局において、リレー演算処理部１１でリレー演算処理を行う場合、自局取り込みアナログデータ１１２を１サンプリング周期の遅延１１３の処理後のアナログデータと、他局からのプロセスバス経由アナログデータ１１１とに基づいて演算処理をする。詳細については図５を用いて後記する。
【００２５】
また、保護シーケンス部１２は、自局でトリガを検出した場合、データセーブ処理部１３は、スレーブ局の装置２（２０）、装置３（３０）、装置４（４０）にトリガがあったことを通知し、その後１サンプリング周期の遅延１２１の処理の後、トリガ検出時のカウンタ値を書き込みデータセーブの処理を実行する。
【００２６】
他方、装置２（２０）のスレーブ局において、リレー演算処理部２１がリレー演算処理を行う場合、自局取り込みアナログデータ２１２を１サンプルの遅延２１３の処理後のアナログデータと、マスタ局からのプロセスバス経由アナログデータ２１１とに基づいて演算処理をする。保護シーケンス部２２は、自局でトリガを検出した場合、マスタ局の装置１（１０）にトリガがあったことを通知する。詳細については、図７において後記する。また、装置２（２０）の保護シーケンス部２２は、トリガの通知を受理すると、データセーブ処理部２３は、トリガ検出時のカウンタ値を書き込みデータセーブの処理を実行する。装置３（３０）、装置４（４０）も同様のデータセーブの処理を実行する。
【００２７】
図５は、アナログデータの遅延の発生を示す説明図である。図１において遅延１１３の処理、遅延２１３の処理をする理由について説明する。図５には、マスタ局とスレーブ局間において電気角３０度のサンプリング周期で同期がとられている状態を示している。なお、各装置のサンプリング周期を同期させるプロトコルとしては、前記のようにＩＥＥＥ１５８８などが知られている。
【００２８】
マスタ局（図１の例では装置１（１０））およびスレーブ局（図１の例では装置２（２０）など）のそれぞれの装置において、サンプリング周期毎に、入力量をアナログからディジタルへ変換するアナログディジタル変換処理ＡＤ、このアナログディジタル変換処理ＡＤの出力をフィルタ処理するディジタルフィルタ演算処理ＤＦ、他局との送受信処理、リレー演算処理ＲＹ、保護シーケンス処理ＳＥＱ、ディジタル出力処理ＤＯとが実行される。
【００２９】
具体的に、マスタ局で取り込んだデータをスレーブ局のリレー演算に使用することを考えると、アナログディジタル処理ＡＤ（５１）で取り込んだアナログデータをディジタルフィルタＤＦ（５２）の処理をし、他局との送受信処理（５３）でＲＡＭ１０３（図２参照）にデータを書き込む。書き込んだデータはハードウェアの送受信タイミング５４でスレーブ局に送信される。スレーブ局ではこのデータを読み込みできるタイミングは１サンプリング周期だけ遅延した符号５５で示す送受信処理である。このため、このデータがリレー演算処理ＲＹ（５６）に使われるため、１サンプリング周期だけ遅延したデータとなる。このため、データを受信したスレーブ局は、自局取り込みアナログデータを１サンプルリング周期だけ遅延させること（例えば、図１の遅延２１３の処理）により、入力データの時間的な整合性を確保する必要がある。
【００３０】
また、スレーブ局で取り込んだデータをマスタ局のリレー演算に使用することを考えると、同様に、データを受信したマスタ局は、自局取り込みアナログデータを１サンプリング周期だけ遅延させること（例えば、図１の遅延１１３の処理）により、入力データの時間的な整合性を確保する必要がある。
【００３１】
なお、変電所保護継電システムにおける複数のディジタル保護継電装置の構成上、マスタ局とスレーブ局で２サンプリング周期の遅延が発生することが予めわかっている場合には、ＲＯＭ１０４（図２参照）に、遅延時間として２サンプリング周期であることを記憶しておき、遅延１１３の処理、遅延２１３の処理において、２サンプリング周期の遅延処理をすればよい。
【００３２】
本実施形態によれば、この問題を解決するために、リレー演算の前に自局の取り込みデータに遅延を入れる処理を挿入する。このようにすることで、異なる装置で取り込んだアナログデータをリレー演算に利用可能となる。
【００３３】
図２は、ディジタル保護継電装置のＣＰＵ基板を示す構成図である。図２は、ディジタル保護継電装置に使用されるＣＰＵ（Central Processing Unit）基板の実装例である。ＣＰＵ基板には、Ａ／Ｄコンバータ１０１、ＣＰＵ１０２、ランダムアクセスメモリであるＲＡＭ１０３（記憶部）、リードオンリメモリであるＲＯＭ１０４、論理回路を書き込むことのできるゲートアレイであるＦＰＧＡ１０５、プロセスバス１０６が実装されている。なお、ＦＰＧＡはField Programmable Gate Arrayの略である。
【００３４】
Ａ／Ｄコンバータ１０１から取り込まれたデータはＣＰＵ１０２でフィルタ演算の処理がされ、プロセスバス１０６を経由し、他装置に送信・受信が可能となる構成である。ＲＯＭ１０４には、図１に示す、リレー演算処理部１１、保護シーケンス部１２、データセーブ処理部１３などの各プログラム、初期設定データが記憶されている。
【００３５】
次にマスタ局とスレーブ局の実施例について説明する。
図３は、変電所の母線構成を示す説明図である。図４は、複数のディジタル保護継電装置の構成例を示す説明図である。図３に示す母線構成は、二重母線１ブスタイ方式を示す。上位電圧階級と、連系変圧器（連ＴＲ）を介して、甲母線および乙母線と連系されており、甲母線および乙母線は、ひとつのブスタイで連系されている。なお、図３において
ＣＢはCircuit Breakerの略、ＬＳはLine Switchの略である。
【００３６】
図３に示す保護機能は、下記のように分類される。図４を適宜参照する。
（ａ）送電線保護ＲｙＦ（３０１）：距離リレー（４４ＳＩ）を主リレーとした送電線保護
（ｂ）母線連絡保護ＢＴ（３０２）：距離リレーを主リレーとした母線連絡保護
（ｃ）短絡ＢＰ（バイパス）不動作保護ＢＰＳＦ（３０３）：母線保護が不動作時に、送電線と逆向き（母線向き）の距離リレーを主リレーとした短絡ＢＰ不動作保護
【００３７】
図４に示す例では、マスタ局の装置１（１０）は、各スレーブ局の共通盤としての機能として、母線連絡保護ＢＴ（３０２）、短絡ＢＰ不動作保護ＢＰＳＦ（３０３）の機能を有する。スレーブ局の装置２（２０）は、８回線（１Ｌ〜８Ｌ）の送電線保護の機能を有する。スレーブ局の装置３（３０）は、８回線（９Ｌ〜１６Ｌ）の送電線保護の機能を有する。スレーブ局の装置４（４０）は、８回線（１７Ｌ〜２４Ｌ）の送電線保護の機能を有する。
【００３８】
マスタ局の装置１（１０）は、プロセスバス経由で、アナログ入力として回線９Ｌ〜１２Ｌの電流を取り込むこととし、他方、スレーブ局の装置２（２０）は、プロセスバス経由で、アナログ入力として甲母線電圧、乙母線電圧を取り込むこととしている。他のスレーブ局の装置３（３０）、装置４（４０）も同様である。
【００３９】
本実施形態のようにすれば、スレーブ局に共通する甲母線電圧、乙母線電圧をマスタ局で一括で取り込むことで、スレーブ局に甲母線電圧、乙母線電圧を取り込むチャンネル数を低減でき、多数の送電線の回線をスレーブ局で監視できる特徴がある。
【００４０】
図１で、本実施形態のデータセーブの方法について説明したが、本実施形態のデータセーブが必要な背景についての課題およびその改善方法について再度説明する。
【００４１】
図６は、４台のディジタル保護継電装置で変電所保護継電システムを構成した場合の課題を示す説明図である。データセーブの場合、装置はトリップすると、例えば、商用周波数ベースでトリップ前６サイクル、トリップ後４サイクルのデータを記憶する。このとき、図６（ａ）に示すように、４つの装置、すなわち、装置１（１０）、装置２（２０）、装置３（３０）、装置４（４０）で１つのシステムを構成しており、系統事故でトリップするのが装置毎であることを考えると、データセーブを同時に起動する必要がある。すなわち、データの記憶のタイミングがずれると、系統事故時の本来の正確なデータを得ることができない。
【００４２】
図６（ｂ）には、データセーブを行う各装置が独立してリングバッファ上にセーブしているデータの状態を示す。この場合、各装置にセーブされているデータを同一の事象のデータセーブとして解析ツールに読み出せる仕組みが必要である。本実施形態では、図１のデータセーブ処理部１３，２３が図６に示す課題を解決している。
【００４３】
図７は、データセーブのトリガの同期例を示す説明図である。横軸に時間を示し、サンプリング周期毎（例えば、電気角３０度）のマスタ局とスレーブ局との関係について説明する。通常、リレー動作でトリガが発生した場合、単独の装置であればデータの凍結はトリガ検出時点となるが、複数の装置構成において、系統事故の解析する際には装置間で同期をとりデータセーブできる必要がある。
【００４４】
トリガはリレー演算同様に各装置間で同期をとる必要があるため、トリガ信号をマスタ局である装置１（１０）に集約し、どの装置でリレー動作が起きても、マスタ局からトリガをかける構成とする。マスタ局自身のトリガは、リレー演算と同様に１サンプリング周期だけトリガ点を遅延させ、各装置と同期をとる。
【００４５】
図８は、データセーブ用のカウンタ構成を示す説明図である。データセーブは複数保存されるため、データの取り出し時に装置間で同時に保存したデータを取り出せるようにする必要がある。図８は、このために、サンプリング周期毎のサンプリング数カウンタ値をもたせ、予めマスタ局の装置１（１０）とスレーブ局の各装置とのサンプリング周期毎のサンプリング数カウンタ値の同期をとっておく。そして、図１において説明したように、マスタ局が自分のトリガを検出した場合はトリガ信号をスレーブ局に送り、自分は１サンプリング周期後にトリガをかける。このことにより、トリガした場合の、マスタ局のサンプリング数カウンタ値と、スレーブ局のサンプリング数カウンタ値が同一となる。データセーブの取り出し時にはこのトリガ点のサンプリング数カウンタ値をキーにして、データを要求するようにすれば、装置間にまたがって保存されたデータをユニークに取り出せる構成である。このようにする理由は、装置同士は互いに独立しており、電源の入り切りも自由に行えることから、保存データの数は常に一致するとは限らないためである。
【００４６】
以上をまとめると、本実施形態によれば、複数のディジタル保護継電装置が所定の電気角のサンプリング周期で同期するシステムにおいて、ディジタル保護継電装置は、自装置のディジタル保護継電装置に入力している入力信号をディジタル信号に変換し、第１のデータ（例えば、自局取り込みアナログデータ１１２）として、他装置のディジタル保護継電装置にプロセスバスを経由して送信するとともに、他装置のディジタル保護継電装置からプロセスバスを経由して入力されるデータを第２のデータ（例えば、プロセスバス経由アナログデータ１１１）として受信し、第１のデータおよび第２のデータに基づいてリレーの演算処理する際に、第２のデータを他装置が送信したサンプリング周期の次のサンプリング周期に受信する場合、第１のデータの取り込みに１サンプリング周期の遅延時間を挿入してリレー演算の同時性を担保することができる。
【００４７】
複数のディジタル保護継電装置のうちの１台がマスタ（例えば、装置１（１０））となり、他がスレーブ（例えば、装置２（２０）など）となる場合において、マスタとなる自装置でデータセーブのトリガが検出されたとき、トリガが検出されたことをスレーブとなる他装置に通知し、自装置は、１サンプリング周期の遅延時間後にトリガをかけることができる。
【００４８】
本実施形態によれば、複数のディジタル保護継電装置は、サンプリング周期毎のサンプリング数カウンタ値により同期をとっており、トリガが検出された場合、サンプリング数カウンタ値とともに、データセーブのデータを記憶部（例えば、ＲＡＭ１０３）に記憶し、同時発生の事象のデータセーブのデータを取り出す要求があった場合、サンプリング数カウンタ値をキーとして記憶部から取り出し、データセーブのデータを要求元に出力することができる。
【００４９】
本実施形態によれば、複数のディジタル保護継電装置のうちの１台がマスタ（例えば、装置１（１０））となり、他がスレーブ（例えば、装置２（２０）、装置３（３０）、装置４（４０））となる場合において、マスタのディジタル保護継電装置は、変電所の母線電圧を第１のデータとして取り込み、スレーブのディジタル保護継電装置は、変電所の母線に接続される送電線の回線電流を第２のデータとして取り込むことができる。
【００５０】
すなわち、本実施形態によれば、下記の効果を奏する。
（１）異なる保護継電装置間でのアナログデータの組み合わせでリレー演算が可能となる。このため小規模なユニットを複数組み合わせることで、大規模な保護システムの構築が可能となる。
（２）データセーブの同時性が保たれることで、保護継電装置を組み合わせてのデータ解析が可能となる。
【符号の説明】
【００５１】
１０    装置１（マスタ局１）
１１，２１    リレー演算部
１２，２２    保護シーケンス部
１３，２３    データセーブ処理部
１４，２４    セーブデータ通信処理部
２０    装置２（スレーブ局１）
３０    装置３（スレーブ局２）
４０    装置４（スレーブ局３）
１０１    ＡＤコンバータ
１０２    ＣＰＵ
１０３    ＲＡＭ（記憶部）
１０４    ＲＯＭ
１０５    ＦＰＧＡ
１０６    プロセスバス
１１１，２１１    プロセスバス経由アナログデータ
１１２，２１２    自局取り込みアナログデータ
１１３，１２１，２１３    遅延
１３１，２３１    サンプリング数カウンタ
【図１】
0005592849.tif 000002
【図２】
0005592849.tif 000003
【図３】
0005592849.tif 000004
【図４】
0005592849.tif 000005
【図５】
0005592849.tif 000006
【図６】
0005592849.tif 000007
【図７】
0005592849.tif 000008
【図８】
0005592849.tif 000009