(57)【特許請求の範囲】
【請求項１】
アモルファス状態に対応するリセット状態と結晶状態に対応するセット状態との間で遷移することができる相変化素子と、前記相変化素子に電気的に直列に接続されたヒータとを有し、前記ヒータは前記相変化素子に熱的に結合している、相変化メモリのプログラム方法であって、
前記相変化素子を前記リセット状態に遷移させる場合に、前記リセット状態での相変化素子に対してスレッショルドスイッチングを起こさせるためのスレッショルド電圧よりも高く、かつ前記相変化素子と前記ヒータとの直列接続体を流れる電流によって発生する熱量であって前記相変化素子を前記リセット状態とするのに必要な熱量に対応する電流を流すことができる電圧である第１の電圧を有する第１のパルスを前記相変化素子に印加することと、
前記相変化素子を前記セット状態に遷移させる場合に、前記スレッショルド電圧よりも高いが前記第１の電圧よりは低く、かつ前記直列接続体によって発生する熱量が前記必要な熱量には到達できない電流しか流せない電圧である第２の電圧を有する第２のパルスを前記相変化素子に印加することと、
を有し、前記第１のパルスの時間幅と前記第２のパルスの時間幅とが等しい、プログラム方法。
【請求項２】
アモルファス状態に対応するリセット状態と結晶状態に対応するセット状態との間で遷移する相変化素子を有する相変化メモリのプログラム方法であって、
前記相変化素子を前記リセット状態に遷移させる場合に、電流パルスの印加後において前記相変化素子が第１のスレッショルド電圧においてスレッショルドスイッチングを起こす状態となるようにする第１の電流の第１のパルスを前記相変化素子に印加することと、
前記相変化素子を前記セット状態に遷移させる場合に、電流パルスの印加後において前記相変化素子が前記第１のスレッショルド電圧よりも低い第２のスレッショルド電圧においてスレッショルドスイッチングを起こす状態となるようにする第２の電流の第２のパルスを前記相変化素子に印加することと、
を有し、前記第２の電流は前記第１の電流よりも小さく、前記第１のパルスの時間幅と前記第２のパルスの時間幅とが等しい、プログラム方法。
【請求項３】
前記相変化素子と前記相変化素子に熱的に結合するヒータとが電気的に直列に接続し、前記相変化素子と前記ヒータとの直列接続体に対して前記第１のパルス及び前記第２のパルスが印加される、請求項２に記載のプログラム方法。
【請求項４】
アモルファス状態に対応するリセット状態と結晶状態に対応するセット状態との間で遷移する相変化素子を有する相変化メモリからの情報の読み出し方法であって、
前記リセット状態にあるときの前記相変化素子がスレッショルドスイッチングを起こすためのスレッショルド電圧を第１のスレッショルド電圧とし、前記セット状態にあるときの前記相変化素子がスレッショルドスイッチングを起こすためのスレッショルド電圧を第２のスレッショルド電圧として、
前記第１のスレッショルド電圧と前記第２のスレッショルド電圧との間での電圧である読み出し電圧を前記相変化素子に印加し、前記相変化素子においてスレッショルドスイッチングによる電流が流れたかどうかを検出して、前記相変化素子にプログラムされている情報を読み出す、読み出し方法。
【請求項５】
請求項２または３に記載の方法によってプログラムされた相変化メモリからの情報の読み出し方法であって、
前記第１のスレッショルド電圧と前記第２のスレッショルド電圧との間での電圧である読み出し電圧を前記相変化素子に印加し、前記相変化素子においてスレッショルドスイッチングによる電流が流れたかどうかを検出して、前記相変化素子にプログラムされている情報を読み出す、読み出し方法。
【請求項６】
センスアンプに接続し前記読み出し電圧にプリチャージされるビット線を介して前記相変化素子に前記読み出し電圧を印加することと、
前記読み出し電圧を印加したときの前記ビット線の電圧変化を前記センスアンプで増幅することにより、前記情報を読み出すことと、
をさらに有する、請求項４または５に記載の読み出し方法。
【請求項７】
アモルファス状態に対応するリセット状態と結晶状態に対応するセット状態との間で遷移する相変化素子を有する相変化メモリを情報に基づいてプログラムし、プログラムされた情報を前記相変化メモリから読み出す方法であって、
前記リセット状態にあるときの前記相変化素子がスレッショルドスイッチングを起こすためのスレッショルド電圧を第１のスレッショルド電圧とし、前記セット状態にあるときの前記相変化素子がスレッショルドスイッチングを起こすためのスレッショルド電圧を第２のスレッショルド電圧として、
前記相変化メモリをプログラムする際に前記相変化素子を前記リセット状態に遷移させる場合に、前記第１のスレッショルド電圧よりも高く、かつ前記相変化素子を前記リセット状態とするのに必要な発熱量に対応する電流を流すことができる電圧である第１の電圧を有する第１のパルスを前記相変化素子に印加することと、
前記相変化メモリをプログラムする際に前記相変化素子を前記セット状態に遷移させる場合に、前記第１のスレッショルド電圧よりも高いが前記第１の電圧よりは低く、かつ前記必要な発熱量には到達できない電流しか流せない電圧である第２の電圧を有する第２のパルスを前記相変化素子に印加することと、
前記第１のスレッショルド電圧と前記第２のスレッショルド電圧との間での電圧である読み出し電圧を前記相変化素子に印加し、前記相変化素子においてスレッショルドスイッチングによる電流が流れたかどうかを検出して、前記相変化素子にプログラムされている情報を読み出すことと、
を有し、前記第１のパルスの時間幅と前記第２のパルスの時間幅とが等しい、方法。
【請求項８】
センスアンプに接続し前記読み出し電圧にプリチャージされるビット線を介して前記相変化素子に前記読み出し電圧を印加することと、
前記読み出し電圧を印加したときの前記ビット線の電圧変化を前記センスアンプで増幅することにより、前記情報を読み出すことと、
をさらに有する、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化メモリにデータを記録するためのプログラム方法とその相変化メモリに格納されたデータを読み出すための読み出し方法とに関する。
【背景技術】
【０００２】
携帯電話機やハンドヘルド型の各種情報機器などの携帯型の機器での用途（モバイル用途）で用いられるメモリについては、据え置き型機器で用いられるメモリと同様に、高性能であって高機能であることが求められている。例えば、汎用のＤＲＡＭ（ダイナミック型ランダムアクセスメモリ）並みの大容量であることが必要であることはもとより、メモリのデータビット幅も例えば３２ビットと大きく、ＤＤＲ(double data rate)方式などのアクセス技術を採用して高速アクセス可能であることが求められ、かつ、モバイル機器での用途であるから低消費電力であることが強く求められる。電池寿命の確保の観点からは、電源を遮断してもデータを保持し続けること、すなわち不揮発性メモリであることの要請は高い。システム性能の向上の観点からは、高速動作可能で大容量の不揮発性ＲＡＭ（ランダムアクセスメモリ）の実現化が強く望まれている。
【０００３】
近年、高速プログラム・読み出し可能な記憶デバイスとして、磁気抵抗効果素子などを用いるＭＲＡＭ（磁気ランダムアクセスメモリ）や強誘電体素子を用いるＦｅＲＡＭ、さらには、物質における相変化を利用して情報を記憶する相変化メモリなどの相変化メモリ（ＰＲＡＭ；phase change RAM）などの開発が進んでいる。中でも相変化メモリは、その製造工程の簡易さ、半導体プロセスへの導入のしやすさ、また、微細加工やメモリ素子のスケーリングに適したものとして注目を浴びている。ＩＳＳＣＣ２００６の講演番号７．５："A 0.1 μm 1.8V 256Mb 66MHz Synchronous Burst PRAM"では、製品仕様としてのプログラム電流を削減する方法として、同時書き込みのビット幅を減少させ、消費電流を下げる方法について提案がなされている。
【０００４】
相変化メモリは、カルコゲナイド系の材料（Ｇｅ，Ｓｂ，Ｔｅ）に熱を加えることにより、高い電気抵抗を示すアモルファス状態と低い電気抵抗を示す結晶状態との間でこの材料が遷移する性質を利用している。このような相変化メモリは、カルコゲナイドなどで構成された相変化素子を有するメモリ素子と、１ビットを選択するための選択トランジスタとから構成されている。カルゴゲナイド材料は、発熱のプロセスの相違により結晶状態（低抵抗）とアモルファス状態（高抵抗）とに相変化することが知られている。この現象は、Stanford Ovshinskyによって発見されたものであり、カルコゲナイド系の材料は、今日、ＯＵＭなどの名称でユニバーサルメモリとして使用し得る可能性を秘めた記憶材料として、大いに注目を浴びている。
【０００５】
相変化メモリでは、一般には、メモリ素子に流れる電流により発生するジュール熱と印加時間により、各相変化素子を高抵抗（リセット）状態／低抵抗（セット）状態に変化させるので、メモリ素子には大きな電流を流す必要がある。例えば、ＶＬＳＩシンポジウム(VLSI Symposium)やＩＳＳＣＣ(IEEE International Solid-State Circtuits Conference)などの学会では、相変化メモリのプログラム電流として、特にリセットプログラム（結晶状態をアモスファス状態にする）過程での電流として、４００μＡ〜６００μＡ程度のものが報告されている。
【０００６】
図８（ａ）は、代表的な相変化メモリのメモリセルの断面構造の一例を示しており、図８（ｂ）は、図８（ａ）に示したメモリセルの等価回路図が示されている。半導体基板８００と半導体基板８００の上方に配置された上部電極８０１との間に、ビットごとのメモリ素子が構成されている。メモリ素子は、相変化材料からなる相変化素子（Ｇｅ−Ｓｂ−Ｔｂの３元系の材料からなるのでＧＳＴとも略す）８０３とこの相変化素子８０３を加熱するためのヒータ８０５が柱状に直列に接続した構成を有する。上部電極８０１と相変化素子８０３の図示上面との間には、両者を電気的に接続するコンタクト材料８０２が設けられている。相変化素子８０３の下面は柱状のヒータ８０５の上面と直接接続しており、ヒータ８０５の下面は、半導体基板８００と接している。半導体基板８００の表面において、ヒータ８０５の接する部分とその近傍は拡散層８０９Ｄとなっている。この拡散層は、メモリ素子に対する下部電極として機能する。また、ヒータ８０５の形成位置から離れて半導体基板８００の表面にはもう一つの拡散層８０９Ｓが形成されており、こちらの拡散層８０９Ｓには、コンタクト８０８を介してソース電極８０７が電気的に接続している。そして、両方の拡散層８０９Ｄ，８０９Ｓをまたぐようにゲート電極８０６が形成されており、ゲート電極８０６及び拡散層８０９Ｄ，８０９Ｓとによって、このメモリ素子を選択するためのメモリセルトランジスタＴｒが形成されたことになる。
【０００７】
この構成において上部電極８０１は、図８（ｂ）に示すように、一般にはメモリ装置におけるビット線ＢＬであり、このメモリ素子に対してビット線読み出しを行う場合とビット線プログラムを行う場合の双方において、メモリセル（メモリセル）への電圧・電流の供給源となる。相変化素子８０３とヒータ８０５は、ビット線ＢＬ（上部電極８０１）とメモリセルトランジスタＴｒのドレインとの間に電気的に直列に接続していることになる（図８（ｂ）の等価回路図では、ヒータ８０５は明示していない）。メモリセルトランジスタＴｒのソースはソース電極８０７を介して接地し、ゲート電極８０６にはゲート電圧ＶＧが印加される。
【０００８】
相変化素子８０３に対して１ビットのデータを書き込むとき、すなわちプログラムを行うときは、上部電極８０１と拡散層（下部電極）８０９Ｄとの間に電圧を与えて、この区間に流れる電流の値Ｉとヒータ８０５の抵抗値Ｒとから、単位時間当たりの発熱量がＩ2Ｒで表される熱を発生させる。その結果、ヒータ８０５と相変化素子８０３との界面から相変化素子８０３側に熱が伝わる。このとき、メモリ素子に流す電流Ｉと通電時間とを変化させることによって、相変化素子８０３をアモルファス状態と結晶状態とのいずれかにプログラムをすることができる。
【０００９】
図９は、相変化メモリのプログラムにおいて従来より用いられてきた一般的な電流波形を示している。図９において、横軸はプログラム時間を示しており、縦軸は、電流及び抵抗からなる温度プロファイルを示している。この電流波形に基づいて、従来の一般的なプログラム方法を説明する。
【００１０】
まず、記憶材料であるＧＳＴ（相変化素子２０３）が結晶状態であったとする。ＧＳＴのメルト温度（融点）Ｔmを超える温度を短時間でＧＳＴに与え、その後、短期間で急冷する。これはリセット(reset)と呼ばれ、ＧＳＴの相を結晶状態からアモルファス状態へ変化させる熱プロファイルである。また、ＧＳＴをアモルファス状態から結晶状態へ遷移させる場合には、Ｔmより低い温度Ｔxで、リセット時よりも長いパルスをＧＳＴに与え、その後、徐冷を行う。これをセット(set)と呼ぶ。ＧＳＴに与えられる熱は、ＧＳＴ自体あるいはヒータ材料などの抵抗素子を流れる電流Ｉの２乗と、その抵抗Ｒとの積とによって与えられる。
【００１１】
このようにプログラムが行われると、図８（ａ）において符号８０４によって示されるように、ヒータ材料８０５からの熱の影響をうけ、相変化素子８０３において半球状に相変化部分が存在するようになる。
【００１２】
図９は、相変化素子に対してプログラムをするための条件と、書き込み・読み出し電流に対する定義とマージンとを示すグラフである。図９は、アモルファス状態（以下、リセット状態とも言う）にあるとき相変化素子（ＧＳＴ）のデバイス特性を示している。リセット状態であるときの相変化素子の抵抗Ｒresetに対し、そこに流れる電流を監視しながら、相変化素子への印加電圧ＶGSTを徐々に大きくしていくと、ある一定の電圧Ｖthに達したとき、電圧−電流曲線の傾きが大きく変化し、ダイナミック抵抗Ｒdynにしがたう電流が急激に流れる現象が発生する。この現象は、ＯＴＳ（オボニック・スレッショルド・スイッチング；Ovonic Threshold Switching）と呼ばれており、電圧Ｖthは、ＯＴＳ現象を生起させるためのスレッショルド（しきい値）電圧である。ＯＴＳの発生後、Ｉreset以上の電流を与えると相変化素子はリセット状態へと変化し、またＩsafe以下Ｉset(min)以上の電流が与えられれば、相変化素子はセット状態へと変化をすることができる。ＩresetとＩsafeは、リセットプログラム電流とセットプログラム電流とのマージンとなる部分の上限と下限である。相変化素子の両端の電圧をＶGSTとすると、電流Ｉsafeが得られるときのＶGSTをＶsafeと定義する。セットプログラム時の電圧がＶsetで示されている。また、図９においては、セット状態であるときの相変化素子（抵抗Ｒset）に対する電圧−電圧曲線が破線で描かれている。
【００１３】
また、結晶状態（以下、セット状態とも言う）からリセット状態へのプログラムは、Ｖsafeよりも大きい電圧を与えて相変化素子にＩreset以上の電流を供給することによりリセット状態への相変化を発生させることによって行うことができる。リセットプログラム時の電圧がＶresetで示されている。
【００１４】
相変化メモリの製品としての実現化のためには、デバイスの縮小が求められるとともに、近年のモバイル用途などにおいて求められる性能としての低消費電流を実現する必要がある。低消費電流を実現するためには、上述したプログラム電流の削減は必須であると考えられる。現状では、１ビットあたりのリセットプログラム電流は、１００μＡ〜２００μＡ程度であり、これを大幅に削減することが求められている。プログラム電流の削減等を達成するために、相変化素子（ＧＳＴ）に適した組成や材料の探索や、プログラム方法についての改善も検討されている。
【００１５】
一般に、相変化メモリのプログラムでは、リセット状態（高抵抗状態）に遷移させるときと、セット状態（低抵抗状態）に遷移させるときとでは、プログラム電流（あるいは相変化素子に印加する電圧）と印加パルス幅が異なっている。また一般に、リセットパルス幅は１００ｎｓ程度であり、セットパルス幅は５００ｎｓ程度である。高速の相変化メモリでは、リセットパルス幅は１０ｎｓ以下であり、セットパルス幅は３０ｎｓ程度であることが見込まれる。
【００１６】
相変化メモリの開発が進行するにつれて、リセットプログラム電流の削減は進むものの、現状では、相変化メモリのプログラムにおいては、セット及びリセットの２つの異なる幅を有するプログラムパルスを用いるとともに、それらパルスの各々に必要な電流供給を行わなければならない。つまり、各々のパルスを発生・制御するための回路と、各々の電流を制御・供給するための回路が必要である。
【００１７】
ところで、不揮発性ＲＡＭを実現する場合、動作スピードとしては、汎用のＤＲＡＭと同程度のものであることが必要である。汎用のＤＲＡＭとしてシンクロナスＤＲＡＭを例にして考えると、１００ＭＨｚの動作スピードに要求されるプログラムスピードは、１アドレスにつき１０ｎｓ以下である。したがって相変化メモリにおいて、仮に、リセットスピードが１０ｎｓ以下、セットスピードが３０ｎｓ以下を実現することができたとしても、１ショットのパルス信号でセットプログラムを行うことができないことになり、上述したような動作スピードを達成できないことになる。プログラム時間を隠蔽するために、プログラムやプログラムや読み出しに制限をつけ、例えば、連続した決められたページ単位のみでプログラムするような構成とすることの可能であるが、このように構成する場合には、通常のＲＡＭのような高速かつランダムなアクセスが不可能になるばかりか、メモリデバイス内のメモリアレイ部における制御回路規模の増大などにつながる。メモリアレイ部における制御回路規模が増大することは、相変化メモリを有する半導体メモリデバイスにおけるチップサイズに与える影響も大きいとともに、特性面、特に読み出し速度に与える影響も大きく、高速読み出しに与える影響も大きい。
【００１８】
なお、特開２００２−２０３３９２号公報（特許文献１）には、結晶化特性が異なる複数の相変化物質層を積層することによって、１セル当たり多値（複数ビット）の情報の記憶を行えるようにした相変化メモリが開示されている。
【特許文献１】特開２００２−２０３３９２号公報
【非特許文献１】A new thin-film, Cross-point Non-volatile Memory Using Threshold Switching Properties of Phase-Change Chalcogenide.(2004/IEEE)
【発明の開示】
【発明が解決しようとする課題】
【００１９】
上述したように相変化メモリでは、消費電力を小さくするともに、セットプログラム時間を短縮することが求められている。相変化メモリのプログラムにおいて、セットプログラム時とリセットプログラム時とにおいて異なる時間幅のパルスを発生させることは、相変化メモリの高速動作の妨げともなり、また、これらのパルスを発生させるための回路が複雑になる、という問題を生じる。また、低消費電力を維持したまま、相変化メモリからの情報の読み出し速度を早くすることも求められている。
【００２０】
そこで本発明の目的は、相変化メモリにおける上述した従来のプログラム方法が有する課題を解決し、相変化メモリの高速動作を可能とする新規のプログラム方法と、このプログラム方法に対応した読み出し方法とを提供することにある。
【００２１】
そこで本発明の別の目的は、相変化メモリにおける上述した従来の読み出し方法が有する課題を解決し、相変化メモリの高速動作を可能とする新規の読み出し方法を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の第１のプログラム方法は、アモルファス状態に対応するリセット状態と結晶状態に対応するセット状態との間で遷移する相変化素子を有する相変化メモリのプログラム方法であって、相変化素子をリセット状態に遷移させる場合には、リセット状態での相変化素子に対してスレッショルドスイッチングを起こさせるのにスレッショルド電圧よりも高く、かつ相変化素子をリセット状態とするのに必要な発熱量に対応する電流を流すことができる電圧である第１の電圧を有する第１のパルスを相変化素子に印加し、相変化素子をセット状態に遷移させる場合には、スレッショルド電圧よりも高いが第１の電圧よりは低く、かつ必要な発熱量には到達できない電流しか流せない電圧である第２の電圧を有する第２のパルスを相変化素子に印加し、第１のパルスの時間幅と第２のパルスの時間幅とが等しいことを特徴とする。
【００２３】
本発明の第２のプログラム方法は、アモルファス状態に対応するリセット状態と結晶状態に対応するセット状態との間で遷移する相変化素子を有する相変化メモリのプログラム方法であって、相変化素子をリセット状態に遷移させる場合には、電流パルスの印加後において相変化素子が第１のスレッショルド電圧においてスレッショルドスイッチングを起こす状態となるようにする第１の電流の第１のパルスを相変化素子に印加し、相変化素子をリセット状態に遷移させる場合には、電流パルスの印加後において相変化素子が第１のスレッショルド電圧よりも低い第２のスレッショルド電圧においてスレッショルドスイッチングを起こす状態となるようにする第２の電流の第２のパルスを相変化素子に印加し、第２の電流は第１の電流よりも小さく、第１のパルスの時間幅と第２のパルスの時間幅とが等しいことを特徴とする。本発明のプログラム方法では、後述の「発明を実施するための最良の形態」での記載から明らかになるように、第１のスレッショルド電圧は、リセット状態にある相変化素子がスレッショルドスイッチングを起こすスレッショルド電圧に対応し、第２のスレッショルド電圧は、セット状態にある相変化素子がスレッショルドスイッチングを起こすスレッショルド電圧に対応する。
【００２４】
本発明のプログラム方法では、相変化素子とこの相変化素子に熱的に結合するヒータとが電気的に直列に接続し、相変化素子とヒータとの直列接続体に対して第１のパルス及び第２のパルスが印加されるようにすることが好ましい。
【００２５】
本発明の第１の読み出し方法は、アモルファス状態に対応するリセット状態と結晶状態に対応するセット状態との間で遷移する相変化素子を有する相変化メモリからの情報の読み出し方法であって、リセット状態にあるときの相変化素子がスレッショルドスイッチングを起こすためのスレッショルド電圧を第１のスレッショルド電圧としセット状態にあるときの相変化素子がスレッショルドスイッチングを起こすためのスレッショルド電圧を第２のスレッショルド電圧として、第１のスレッショルド電圧と第２のスレッショルド電圧との間での電圧である読み出し電圧を相変化素子に印加し、相変化素子においてスレッショルドスイッチングによる電流が流れたかどうかを検出して、相変化素子にプログラムされている情報を読み出すことを特徴とする。
【００２６】
本発明の第２の読み出し方法は、上述した本発明の第２のプログラム方法によってプログラムされた相変化メモリからの情報の読み出し方法であって、第１のスレッショルド電圧と第２のスレッショルド電圧との間での電圧である読み出し電圧を相変化素子に印加し、相変化素子においてスレッショルドスイッチングによる電流が流れたかどうかを検出して、相変化素子にプログラムされている情報を読み出すことを特徴とする。
【００２７】
本発明の読み出し方法では、例えば、センスアンプに接続し読み出し電圧にプリチャージされるビット線を介して相変化素子に読み出し電圧を印加し、読み出し電圧を印加したときのビット線の電圧変化をセンスアンプで増幅することにより、情報を読み出すようにすることが好ましい。
【００２８】
従来の相変化メモリのプログラム方法では、相変化素子をセット状態にする場合とリセット状態にする場合とでは異なる時間幅のパルスを使用していたが、本発明のプログラム方法では、上述したように、セットとリセットとに対し、電圧は異なるが同一の時間幅のパルスを使用する。このような同一時間幅でのプログラムが可能となるのは、本発明のプログラム方法が、相変化素子における抵抗値の変化に基づく従来のプログラム方法から踏み出して、相変化素子におけるスレッショルドスイッチングが起こるスレッショルド電圧Ｖthを変化させるという観点でプログラムを行うものであるからである。具体的には本発明のプログラム方法では、カルコゲナイドからなる相変化素子を用いる場合にダイナミック抵抗を大きくし、あるいは相変化素子の加熱に用いられるとともにダイナミック抵抗の大きな構成要素であるヒータ素子の抵抗を高め、セット状態あるいはリセット状態の抵抗に至らしめるプログラムを行う際に、相変化素子のＶthを超え、かつセット状態への遷移とリセット状態への遷移とでは異なるプログラム電圧であってパルス幅は同じプログラムパルスを用いることにより、スレッショルド電圧が異なる状態（セット状態またはリセット状態）にプログラムすることができる。
【００２９】
また本発明によれば、このような方法によって異なるスレッショルド電圧を有するようにプログラムされた相変化素子からの、情報の読み出し方法が提供される。具体的には、セット状態におけるスレッショルド電圧とリセット状態におけるスレッショルド電圧との中間のレベルに読み出し電圧を設定し、セット状態のメモリセルがスレッショルドスイッチングを発生することによる電圧降下による電圧変化を検出することによって、相変化素子に記録されている情報を高速に読み出すことができる。
【発明の効果】
【００３０】
本発明では、従来のいわゆる抵抗変化プログラム方式から、スレッショルド電圧Ｖthに基づくプログラム方式を採用することにより、相変化素子において正確な抵抗差を設定できなくても相変化素子の状態の制御が可能になる。これにより、セットパルスとリセットパルスとにおいて時間幅を変える必要がなくなる、これに伴い、余分なパルス発生回路や制御回路が不要となって、メモリ装置における回路規模の縮小が可能になる。
【００３１】
また、本発明の読み出し方法では、スレッショルドスイッチングによる読み出し電圧の電圧降下を読み取る方法を用いているので、従来の抵抗プログラム方式により電流検出・電圧変換を行う読み出し方法と比較し、高速での読み出しが可能になる。
【発明を実施するための最良の形態】
【００３２】
次に、本発明の好ましい実施の形態について、図面を参照して説明する。以下の説明では、相変化メモリのメモリ素子は、図８に示したように、相変化素子とヒータとが直列に接続し、ヒータでの発熱によって相変化素子が相変化を起こす構成のものであるとする。もちろん、ヒータと相変化素子が直列接続されていない構成のものや、相変化素子自体のジュール発熱によって相変化素子が相変化する構成のものに対しても、本発明を適用することができる。
【００３３】
［第１の実施形態］
図１は、本発明の第１の実施形態の相変化メモリのプログラム方法に基づく、プログラムパルス及び読み出しパルスを示す電圧波形図である。プログラムパルスには、上述したように、結晶状態の相変化素子をアモルファス状態にするために用いられるリセットパルスと、アモルファス状態の相変化素子を結晶状態にするために用いられるセットパルスの２種類がある。また、読み出しパルスは、相変化素子の相状態を変化させることなく、相変化素子の相状態を読み出すために相変化素子に印加されるパルスである。
【００３４】
第１の実施形態において、リセットパルス１０１は、結晶状態の相変化素子をアモルファス状態にするために必要な電流を供給するための電圧Ｖresetを有するパルスであって、そのアモルファス化に必要なパルス幅ｔresetを有する。セットパルス１０２は、アモルファス状態に至ったときの相変化素子でスレッショルドスイッチングを生起させるためのスレッショルド電圧ＶthB以上の電圧である電圧Ｖsetのパルスであって、そのパルス幅ｔsetは、リセットパルス幅ｔresetと同等、すなわち、ｔset＝ｔresetである。読み出しパルス１０３は、セットプログラムを実行したことによって結晶状態に変化した相変化素子においてスレッショルドスイッチングを生起させるためのスレッショルド電圧ＶthA以上の電圧である電圧Ｖreadを有するパルスである。読み出しパルス１０３の時間幅ｔreadは、相変化素子の抵抗値の読み取るための回路の動作に必要な時間に応じて適宜に定めることができる。スレッショルド電圧ＶthA，ＶthBについては後で詳しく説明する。
【００３５】
前述の各電圧の間には、
ＶthA＜Ｖread＜ＶthB＜Ｖset＜Ｖreset
なる関係が成立している。
【００３６】
図２は、前述の各電圧とダイナミック抵抗Ｒdynとの関係を示す図である。相変化素子を構成するカルコゲナイド系材料の本来の抵抗成分の値は小さく、メモリ素子全体として見た場合にはダイナミック抵抗Ｒdynはヒータ材料にほぼ依存する。そこで、ヒータの抵抗Ｒを含めた値をダイナミック抵抗Ｒdynと定義する。
【００３７】
次に、相変化素子のプログラムに必要な電圧と電流との関係について説明する。
【００３８】
図２を参照して、リセットプログラム（相変化素子を結晶状態からアモルファス状態に遷移させる）に必要な電流Ｉresetに対して、近似的にＩ2Ｒ（電流×電流×抵抗）によって定義される発熱量を得るために必要な抵抗成分であるＲdynとの交点から、必要なリセット電圧Ｖresetが求められる。電流Ｉresetは、相変化素子の材料などにより異なるものである。
【００３９】
一方、セットプログラム（相変化素子をアモルファス状態から結晶状態に遷移させる）に必要な電圧Ｖsetは、相変化素子のスレッショルドスイッチングが発生するスレッショルド電圧Ｖth以上に設定されなければならない。その理由は、高抵抗のリセット状態（アモルファス状態）の相変化素子に対してプログラムを行う際、スレッショルド電圧を超える電圧がかからなければ、相変化素子に実質的に電流を流すことができず、そのため、ヒータも発熱することができないので、相変化素子の状態を変化させることができないからである。本実施形態では、セットプログラムに用いる電圧ＶsetはＶresetよりも低い電圧とし、セットプログラムに用いる電流をＩsetとする。
【００４０】
図３は、プログラム電流Ｉprogと相変化素子の抵抗ＲGSTとの関係を示すグラフである。図３では、プログラム電流Ｉprogは同一時間幅のパルスで印加されるものとし、低抵抗・結晶状態のセット状態にある相変化素子（このときの抵抗値はＲset）に対し、プログラム電流Ｉprogを徐々に大きくしながら、すなわちプログラム電圧を徐々に高くしながら、相変化素子に対してプログラムパルスを繰り返し印加した場合の抵抗値変化を示している。
【００４１】
ここで、セット状態の抵抗値Ｒsetは１ｋΩであったとする。プログラム電流Ｉprogが大きくなるにしたがってヒータの発熱量が大きくなるので、相変化素子は暖められる。図３によれば、Ｉprogがおおよそ２００μＡを超える点から、相変化素子の抵抗が徐々に高くなり始める。さらにプログラム電流を大きくしていくと、相変化素子は結晶状態から高抵抗のアモルファス状態のリセット状態（このときの抵抗値Ｒreset）へと変化し、Ｉprogが３００μＡ程度となると、１０ｋΩ程度の高抵抗に至る。図３に示した電流−抵抗曲線を示す相変化素子の例においては、プログラム電流Ｉprogを大きくしても相変化素子の抵抗値が高抵抗状態でほぼ変化しなくなる点に対し、さらに＋５０μＡをマージンとして加えた電流値をＩresetと定義する。この場合、Ｉresetはおおよそ３５０μＡとなる。
【００４２】
このように、相変化メモリでは、セット状態の抵抗Ｒsetとリセット状態の抵抗Ｒresetとの抵抗比は、１桁から２桁以上のものである。これに対し、磁気抵抗効果などを使用するＭＲＡＭでは、“０”の状態と“１”状態との抵抗比はせいぜい１．５〜２であり、相変化メモリによれば、データ読み出しのためのダイナミックレンジを大きく取ることができることが分かる。したがって、相変化材料は、ばらつき等を考えても、大容量のメモリ製品を実現するのに優位性がある材料であるといえる。
【００４３】
以上説明したように、第１の実施形態は、相変化メモリに対してプログラムを行う際に、リセットプログラムとセットプログラムとに対して同じ時間幅のパルスを使用できるようにしたものであり、これによって、余分なパルス発生回路や制御回路を設ける必要がなくなる。
【００４４】
また、図３に示されたセット状態での抵抗Ｒsetからリセット状態での抵抗Ｒresetに至るまでの変化は、プログラム電流Ｉprogにより、セット状態とリセット状態との間の遷移状態内の抵抗値に相変化素子をプログラムすることも可能であることを示唆している。遷移区間も含めてプログラムされた抵抗値と相変化素子のスレッショルド電圧Ｖthとの関係を図４に示す。図４では、横軸にプログラムされた抵抗値ＲGSTを示し、縦軸に相変化素子のスレッショルド電圧を示している。
【００４５】
以下では、本発明に基づく、このような相変化素子のスレッショルド電圧を変化させることによるプログラム方法と、このようにプログラムされた相変化素子からの情報の読み出し方法とについて説明する。ここで述べるプログラム方法及び読み出し方法は、相変化素子におけるスレッショルドスイッチング現象を利用する新規な方法である。
【００４６】
図４に示されるように、プログラムされた抵抗値によって、スレッショルド電圧Ｖthが決まる。この例においては、Ｒset（＝１ｋΩ）とＲreset（＝１２ｋΩ）との抵抗差において、スレッショルド電圧におおよそ０．４Ｖの電圧差が発生することが分かった。すなわち、プログラムパルスとして同一の時間幅のものを用いる場合であっても、所望のプログラム電流、言い換えれば所望のプログラム電圧を設定することにより、相変化素子のスレッショルド電圧Ｖthを制御することができ、相変化素子に対してスレッショルド電圧をプログラムすることができることになる。ここで、相変化素子がリセット状態にあるときにおけるスレッショルド電圧をＶthBとし、セット状態にあるときにおけるスレッショルド電圧をＶthAと定義する。
【００４７】
次に、上述のようにスレッショルド電圧がプログラムされた相変化素子に対する読み出し動作について、図２及び図５を参照して説明する。ここでは、相変化素子を含むビットごとのメモリ素子は、従来の相変化メモリやＭＲＡＭなどの場合と同様に、センスアンプに接続されて、相変化素子の状態（高抵抗のアモルファス状態か低抵抗の結晶状態か）が読み出されるようになっている。図５は、相変化素子からの情報の読み出しを行う際における、センスアンプに対する制御信号ＳＥ、読み出し電圧Ｖread及びセンス検出・増幅信号Ｓoutの信号波形を示している。ここで読み出し電圧Ｖreadは、所定の電圧を発生するバイアス電源によってプリチャージされたビット線ＢＬ（図８（ｂ）を参照）を介して相変化素子に印加されるものとする。すなわち、図８（ｂ）に示した回路配置において、相変化素子（ＧＳＴ）８０３から読み出しを行う場合には、センスアンプに接続するビット線ＢＬをＶreadにプリチャージしておき、メモリセルトランジスタＴｒをターンオンすることによって、上部電極８０１とトランジスタＴｒのドレインとを介してこの電圧が相変化素子８０３に印加されるようにすればよい。
【００４８】
センスアンプに対する制御信号ＳＥがＨ（ハイ）レベルからＬ（ロー）レベルとなることによって、センスアンプがアクティブとなる。読み出しに必要なバイアス電圧（Ｖread）は、リセット状態におけるスレッショルド電圧ＶthBとセット状態におけるスレッショルド電圧ＶthAとの間に設定されている（上述のようにＶthA＜ＶthBである）。ここで、リセット状態のメモリセルを読み出す場合を考える。このとき、相変化素子は相対的に高抵抗である抵抗Ｒresetにプログラムされており、スレッショルド電圧ＶthBよりも小さな読み出し電圧Ｖreadが相変化素子にバイアスされているので、スレッショルドスイッチングが起きることない。このため、相変化素子にも電流は流れず、図５にＶread(reset)と記載されているように、ビット線の電圧はＶreadに保たれた状態である。
【００４９】
一方、セット状態の相変化素子の場合、スレッショルド電圧ＶthAよりも大きなバイアス電圧Ｖreadが読み出し時に相変化素子に印加されることになる。その結果、相変化素子はスレッショルドスイッチングを起し、負性抵抗領域からダイナミック抵抗Ｒdynによる電圧−電流（Ｖ−Ｉ）特性領域に移行するため（図２参照）、急激に相変化素子に電流が流れるようになる。このため、図５にＶread(set)として示されているように、読み出し電圧Ｖreadすなわちビット線ＢＬの電圧は、相変化素子に電流が流れることに応じて急激に降下し、その電圧レベルは下げられる。Ｓoutはセンスアンプの出力信号を示しているが、Ｖread(set)のレベル変化を検知してＳoutはＬレベルからＨレベルへと変化している。このようにして、第１の実施形態の読み出し方法により、相変化素子のリセット／セットの状態を検知・検出することが可能となる。
【００５０】
従来の読み出し方法では、相変化素子の抵抗値に応じて流れる電流を検出し、その電流に基づく電圧変換を行って電圧増幅を行うセンスアンプ方式を用いられている。そのため、電流／電圧変換が行われる分だけ時間がかかるとともに、相変化素子側では電流読み出しであるため、相変化素子の抵抗値自体によっても読み出しスピードが大きく左右される、という課題がある。相変化素子の抵抗値が数ｋΩから数１０ｋΩの範囲にあるときには、相変化素子に対して数１０μＡオーダの電流を流すことができて、おおよそ、２０ｎｓ〜７０ｎｓ程度のアクセスタイムを得ることができる。ここで読み出し系に存在する静電容量Ｃは一定であり、相変化素子の抵抗をＲGSTとし、読み出し時間ｔdは、概ねＣ×ＲGSTに比例し、相変化素子の抵抗ＲGSTに依存する。相変化素子の抵抗値が１００ｋΩの場合には、相変化素子には数μＡオーダーの電流しか流すことができなくて読み出しマージンが小さくなるとともに、おおよそ１００ｎｓ〜１μｓ程度の低速でのアクセスしか行うことができなくなる。
【００５１】
これに対し、本発明で提案する上述したスレッショルドスイッチングを利用した読み出し方法では、スレッショルドスイッチング現象自体がナノ秒レベルで発生する現象であるとともに、その生起時間は相変化素子の抵抗値には無依存である。そのため、バイアス電圧を印加したときのＶreadの電圧変化は高速であり、高速読み出しが可能である。
【００５２】
以上、スレッショルド電圧の差として相変化素子から情報の読み出しが可能であることを示したが、ここで、セット状態の相変化素子に対して読み出し電流Ｉreadが加わった場合に、誤プログラムが発生し、誤ったデータが相変化素子に保持されたり、相変化素子に保持されたデータの破壊が起こるのではないか、という懸念が生ずる余地がある。そこで、セット状態の相変化素子に対して読み出し電流Ｉreadが加わっても誤プログラムは発生せず、上述した懸念がないことを説明する。
【００５３】
セット状態の相変化素子に対して上述した読み出しが行われた場合、そのスレッショルド電圧ＶthAを超えた電圧が印加されたことにより、スレッショルドスイッチングにより相変化素子は電気を流しやすい状態となっており、メモリ素子全体として発熱可能な状態となっている。図２によれば、ＶreadとＲdynの曲線との交点をＩreadと定義できる。第１の実施形態の読み出し方法では、読み出し電圧Ｖreadとして一定レベルの電圧がセンスアンプから供給するので、予め定められている読み出し電圧Ｖreadを超える電圧が相変化素子に印加することはなく、したがって、電流Ｉreadを超える電流が相変化素子を流れることはない。ここで、相変化素子に印加される読み出し電圧Ｖreadは、リセット状態（アモルファス状態）でスレッショルドスイッチングを起こさせるスレッショルド電圧ＶthBを超えることはなく、かつ、リセットプログラムのための電圧Ｖresetやセットプログラムのための電圧Ｖsetよりも十分に低い電圧であるため、読み出し電流Ｉreadは、セット電流Ｉsetやリセット電流Ｉresetよりも十分に低い電流となっている。すなわち、相変化素子を流れる電流は非常に低いので、セット状態（抵抗Ｒset）からリセット状態（抵抗Ｒreset）へと変化することはない。
【００５４】
このとき、相変化素子は微小ながらＩreadなる電流が流れている状態であり、相変化素子の特性として、結晶状態に遷移することは考えられる。しかし、低抵抗状態のセット状態に対して、より低抵抗の状態にプログラムされたとしても何の問題もなく、仮に相変化素子自体の抵抗ＲGSTが０Ωに至ったとしても、ヒータを含めたダイナミック抵抗Ｒdynはほどんと変化せず、系の抵抗値はほぼ一定となり、過大な電流は流れることはない。したがって、誤プログラムに至ることはない。
【００５５】
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。図６は、第１の実施形態の相変化メモリにおいて、ダイナミック抵抗Ｒdynをおおよそ２倍に設定した場合の電流電圧特性を示している。ダイナミック抵抗Ｒdynは、ヒータを構成する材料を選択することによって、高抵抗とすることができる。ダイナミック抵抗を高くすることにより、発熱効率が向上し、単純に言えば、ダイナミック抵抗Ｒdynが２倍となったことにより、発熱量を表す式（Ｉ2Ｒ）におけるＲが２倍になることから、発熱効率も２倍となる。そのため、相変化素子の抵抗値を同じ値にプログラムする場合、第２の実施形態では、リセット電流をＩreset1に、セット電流をＩset1にと、第１の実施形態の場合よりも低減することができる。消費電流の観点からは、電流低減が望ましいことは明らかである。
【００５６】
図７は、第１の実施形態の説明で参照した図３のＩprog対ＲGSTの変化特性グラフに大使、さらに追加して、Ｒdynを２倍とした場合の相変化素子の抵抗変化の様子をプロットしたものである。図７において、符号７０１で表す抵抗変化曲線は、第１の実施形態でのものである。これに対し符号７０２は、ダイナミック抵抗Ｒdynを第１の実施形態の場合と比べて２倍とした場合の抵抗変化曲線を示している。第２の実施形態での抵抗変化曲線７０２が第１の実施形態の抵抗変化曲線７０１と大きく異なっているところは、プログラム電流Ｉprogに対する抵抗変化の傾きが小さく、かつ低電流でセット状態からリセット状態へと変化していることである。第２の実施形態において、相変化素子の抵抗ＲGSTは、電流が１００μＡ程度のときから変化しはじめ、おおよそ２５０μＡとなった点で、抵抗ＲGSTの値は飽和に達する。
【００５７】
抵抗変化曲線の傾きが緩やかであるということは、プログラム電流Ｉprogに対する抵抗変化の割合が緩やかであるということであり、プログラム電流Ｉprogのばらつきに対する抵抗変化マージンが広がることになる。一般に大容量のメモリ装置を製造する場合には電流・電圧ばらつきが大きくなるため、ダイナミック抵抗Ｒdynを大きくした方が製造マージンが広くなることになる。しかしながら、ダイナミック抵抗Ｒdynの増大により、メモリセルを選択するための選択経路の抵抗値が上昇してしまい、従来の電流センスアンプを用いた場合には、センス速度が大きく影響を受けて動作速度が低下するおそれがある。しかしながら本発明の読み出し方法では、スレッショルドスイッチングのスレッショルド（しきい値）電圧の変化を検出することによって情報の読み出しを行うため、このように選択経路の抵抗値が上昇しても、読み出し速度が影響を受けることはほとんどない。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態における、相変化メモリに対するプログラムパルス及び読み出しパルスを示す波形図である。
【図２】相変化素子における電流電圧曲線を示すグラフであって、図１に示した各パルスの電圧及び電流と相変化素子のダイナミック抵抗Ｒdynとの関係を説明するグラフである。
【図３】プログラム電流Ｉprogと相変化素子の抵抗ＲGSTとの関係を示すグラフである。
【図４】プログラムされた抵抗値と相変化素子のスレッショルド電圧Ｖthとの関係を示すグラフである。
【図５】相変化素子からの情報の読み出しを行う際における各信号の波形を示す波形図である。
【図６】相変化素子における電流電圧曲線を示すグラフであって、本発明の第２の実施形態における各パルスの電圧及び電流と相変化素子のダイナミック抵抗Ｒdynとの関係を説明するグラフである。
【図７】第２の実施形態におけるプログラム電流Ｉprogと相変化素子の抵抗ＲGSTとの関係を示すグラフである。
【図８】（ａ）は相変化メモリのメモリセルの代表的な構成を示す断面図であり、（ｂ）は、（ａ）に示すメモリセルの等価回路図である。
【図９】相変化メモリに対する一般的なプログラムにおける電流波形を示す波形図である。
【図１０】相変化素子における電流電圧曲線を示すグラフであって、相変化素子に対してプログラムをするための条件と、書き込み・読み出し電流に対する定義とマージンとを示すグラフである。
【符号の説明】
【００５９】
１０１    リセットパルス
１０２    セットパルス
１０３    読み出しパルス
７０１，７０２    抵抗変化曲線
８００    半導体基板
８０１    上部電極
８０２    コンタクト材料
８０３    相変化素子
８０５    ヒータ
８０６    ゲート電極
８０７    ソース電極
８０８    コンタクト
８０９Ｄ，８０９Ｓ    拡散層
【図１】
0005539610.tif 000002
【図２】
0005539610.tif 000003
【図３】
0005539610.tif 000004
【図４】
0005539610.tif 000005
【図５】
0005539610.tif 000006
【図６】
0005539610.tif 000007
【図７】
0005539610.tif 000008
【図８】
0005539610.tif 000009
【図９】
0005539610.tif 000010
【図１０】
0005539610.tif 000011