(57)【特許請求の範囲】
【請求項１】
画像データの記録媒体への記録を行う記録部と、
第１クロック信号を入力し、前記第１クロック信号に対して所定の周波数拡散幅で周波数拡散を行い、周波数変調された第２クロック信号を出力する第１スペクトラム拡散クロック発生器と、
前記第１クロック信号を入力して、前記第１クロック信号の周波数を逓倍した周波数で同期発振して第３クロック信号を出力するＰＬＬ回路と、
前記第３クロック信号を入力し、画像データに対する画像処理を行って、前記第３クロック信号に同期して、画像処理が施された画像データを出力する画像処理部と、
前記第２クロック信号と前記第３クロック信号とを入力し、前記第３クロック信号に同期して前記画像処理が施された画像データを入力し、前記第２クロック信号に同期して前記画像データを出力する速度変換部と、
前記速度変換部から出力された画像データと前記第２クロック信号とを入力し、前記第２クロック信号と同期して前記画像データを前記記録部に出力する入出力制御部と、
を備えたことを特徴とする画像形成装置。
【請求項２】
前記第１クロック信号を入力し、前記第１クロック信号に対して所定の周波数拡散幅で周波数拡散を行い、周波数変調された第４クロック信号を出力する第２スペクトラム拡散クロック発生器を更に備え、
前記ＰＬＬ回路は、前記第４クロックを入力し、前記第４クロックの周波数を逓倍した周波数で同期発振して第５クロックを出力し、
前記画像処理部は、前記第５クロック信号を入力し、前記第５クロック信号に同期して、前記画像処理が施された画像データを出力し、
前記速度変換部は、前記第２クロック信号と前記第５クロック信号とを入力し、前記第５クロック信号に同期して前記画像処理が施された画像データを入力し、前記第２クロック信号に同期して前記画像データを出力することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記第１スペクトラム拡散クロック発生器と前記第２スペクトラム拡散クロック発生器は、互いに異なる前記周波数拡散幅で周波数拡散を行うことを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記第１スペクトラム拡散クロック発生器は、前記第２スペクトラム拡散クロック発生器における前記周波数拡散幅より大きい値の前記周波数拡散幅で周波数拡散を行うことを特徴とする請求項３に記載の画像形成装置。
【請求項５】
アナログ電圧波形を生成するアナログ変調器をさらに備え、
前記第１スペクトラム拡散クロック発生器と前記第２スペクトラム拡散クロック発生器は、周波数拡散による周波数変調波形の位相を、前記アナログ変調器により生成されたアナログ電圧波形によって制御することを特徴とする請求項２〜４のいずれか一つに記載の画像形成装置。
【請求項６】
前記第１スペクトラム拡散クロック発生器と前記第２スペクトラム拡散クロック発生器との出力周波数差は、１２０ｋＨｚ以上であることを特徴とする請求項２〜５のいずれか一つに記載の画像形成装置。
【請求項７】
第１クロック信号を入力し、前記第１クロック信号に対して所定の周波数拡散幅で周波数拡散を行い、周波数変調された第２クロック信号を出力する第１スペクトラム拡散クロック発生器と、
前記第１クロック信号を入力して、前記第１クロック信号の周波数を逓倍した周波数で同期発振して第３クロック信号を出力するＰＬＬ回路と、
前記第３クロック信号を入力し、所定のデータに対する処理を行って、前記第３クロック信号に同期して、処理が施されたデータを出力する処理部と、
前記第２クロック信号と前記第３クロック信号とを入力し、前記第３クロック信号に同期して前記処理が施されたデータを入力し、前記第２クロック信号に同期して前記データを出力する速度変換部と、
前記速度変換部から出力されたデータと前記第２クロック信号とを入力し、前記第２クロック信号と同期して前記データを出力する入出力制御部と、
を備えたことを特徴とする電気機器。
【請求項８】
画像データの記録媒体への記録を行う記録部を備えた画像形成装置で実行される記録制御方法であって、
第１クロック信号を入力し、前記第１クロック信号に対して所定の周波数拡散幅で周波数拡散を行い、周波数変調された第２クロック信号を出力する第１スペクトラム拡散クロック発生ステップと、
前記第１クロック信号を入力して、前記第１クロック信号の周波数を逓倍した周波数で同期発振して第３クロック信号を出力する出力ステップと、
前記第３クロック信号を入力し、画像データに対する画像処理を行って、前記第３クロック信号に同期して、画像処理が施された画像データを出力する画像処理ステップと、
前記第２クロック信号と前記第３クロック信号とを入力し、前記第３クロック信号に同期して前記画像処理が施された画像データを入力し、前記第２クロック信号に同期して前記画像データを出力する速度変換ステップと、
前記速度変換ステップにより出力された画像データと前記第２クロック信号とを入力し、前記第２クロック信号と同期して前記画像データを前記記録部に出力する入出力制御ステップと、
を含むことを特徴とする記録制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置、電気機器および記録制御方法に関する。
【背景技術】
【０００２】
電気機器や画像形成装置から放射される電磁雑音を低減させる電磁妨害対策、すなわちＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）対策において、スペクトラム拡散クロック発生器（ＳＳＣＧ：Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｃｌｏｃｋ  Ｇｅｎｅｒａｔｏｒ）が広く一般的に使用されている。スペクトラム拡散クロック発生器でクロック信号の周波数を変調させることにより、クロック信号の周波数スペクトラムのピーク値を下げことができ、これにより放射される電磁雑音を低減することができる。
【０００３】
このようなスペクトラム拡散クロック発生器を使用したＥＭＩ対策によれば、ＥＭＩ低減効果を非常に高くしながらも、装置の製造コストを比較的低減することができる。一方、スペクトラム拡散クロック発生器による周波数変調を許容できないシステムが存在する。このため、このようなシステムに対しては、スペクトラム拡散クロック発生器による拡散幅を許容範囲まで下げたり、動作に支障を来すシステムを分離して、動作に問題ないシステムに対してのみスペクトラム拡散クロック発生器によるＥＭＩ対策を実施するという技術が既に知られている。
【０００４】
また、特許文献１の技術は、画像読取装置において、ＥＭＩ対策としてスペクトラム拡散クロックを使用できるようにして、ＥＭＩ対策にかかるコストを低減することを目的としている。そして、この特許文献１には、画像読取装置のタイミング回路をアナログ系クロック発生回路とデジタル系クロック発生回路に分け、アナログ系発生回路では基準クロック発信器からの基準クロックを用い、かつ、デジタル系クロック発生回路ではスペクトラム拡散クロック発生器からのスペクトラム拡散クロックを用いる技術が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のスペクトラム拡散クロック発生器を使用したＥＭＩ対策の技術では、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）やＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）を実装している制御基板で構成されている画像形成装置において、ＡＳＩＣやＦＰＧＡ内部にＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を実装している場合、スペクトラム拡散クロック発生器による拡散幅が、ＰＬＬ回路のジッタ規格値によって制限されてしまう。このため、従来の技術では、スペクトラム拡散クロック発生器による拡散幅をＰＬＬ回路のジッタ規格値に基づく許容範囲まで下げる必要があり、この結果、十分なＥＭＩ低減効果を得ることができないという問題がある。
【０００６】
また、特許文献１の技術でも同様に、スペクトラム拡散クロック発生器による拡散幅がＰＬＬ回路のジッタ規格値により制限されてしまい、十分なＥＭＩ低減効果を得ることができないという問題がある。
【０００７】
本発明は、上記に鑑みてなされたものであって、ＰＬＬ回路を実装した構成においても、スペクトラム拡散クロック発生器による拡散幅をＰＬＬ回路のジッタ規格値による制限を受けないようにして、ＥＭＩ低減効果を向上させることができる画像形成装置、電気機器および記録制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明にかかる画像形成装置は、画像データの記録媒体への記録を行う記録部と、第１クロック信号を入力し、前記第１クロック信号に対して所定の周波数拡散幅で周波数拡散を行い、周波数変調された第２クロック信号を出力する第１スペクトラム拡散クロック発生器と、前記第１クロック信号を入力して、前記第１クロック信号の周波数を逓倍した周波数で同期発振して第３クロック信号を出力するＰＬＬ回路と、前記第３クロック信号を入力し、画像データに対する画像処理を行って、前記第３クロック信号に同期して、画像処理が施された画像データを出力する画像処理部と、前記第２クロック信号と前記第３クロック信号とを入力し、前記第３クロック信号に同期して前記画像処理が施された画像データを入力し、前記第２クロック信号に同期して前記画像データを出力する速度変換部と、前記速度変換部から出力された画像データと前記第２クロック信号とを入力し、前記第２クロック信号と同期して前記画像データを前記記録部に出力する入出力制御部と、を備えたことを特徴とする。
【０００９】
また、本発明にかかる電気機器は、第１クロック信号を入力し、前記第１クロック信号に対して所定の周波数拡散幅で周波数拡散を行い、周波数変調された第２クロック信号を出力する第１スペクトラム拡散クロック発生器と、前記第１クロック信号を入力して、前記第１クロック信号の周波数を逓倍した周波数で同期発振して第３クロック信号を出力するＰＬＬ回路と、前記第３クロック信号を入力し、所定のデータに対する処理を行って、前記第３クロック信号に同期して、処理が施されたデータを出力する処理部と、前記第２クロック信号と前記第３クロック信号とを入力し、前記第３クロック信号に同期して前記処理が施されたデータを入力し、前記第２クロック信号に同期して前記データを出力する速度変換部と、前記速度変換部から出力されたデータと前記第２クロック信号とを入力し、前記第２クロック信号と同期して前記データを出力する入出力制御部と、を備えたことを特徴とする。
【００１０】
また、本発明にかかる記録制御方法は、画像データの記録媒体への記録を行う記録部を備えた画像形成装置で実行される記録制御方法であって、第１クロック信号を入力し、前記第１クロック信号に対して所定の周波数拡散幅で周波数拡散を行い、周波数変調された第２クロック信号を出力する第１スペクトラム拡散クロック発生ステップと、前記第１クロック信号を入力して、前記第１クロック信号の周波数を逓倍した周波数で同期発振して第３クロック信号を出力する出力ステップと、前記第３クロック信号を入力し、画像データに対する画像処理を行って、前記第３クロック信号に同期して、画像処理が施された画像データを出力する画像処理ステップと、前記第２クロック信号と前記第３クロック信号とを入力し、前記第３クロック信号に同期して前記画像処理が施された画像データを入力し、前記第２クロック信号に同期して前記画像データを出力する速度変換ステップと、前記速度変換ステップにより出力された画像データと前記第２クロック信号とを入力し、前記第２クロック信号と同期して前記画像データを前記記録部に出力する入出力制御ステップと、を含むことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ＰＬＬ回路を実装した構成においても、スペクトラム拡散クロック発生器による拡散幅がＰＬＬ回路のジッタ規格値による制限を受けず、ＥＭＩ低減効果を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施の形態１にかかるインクジェット式プリンタ装置の概略構成図である。
【図２】図２は、プリンタ制御基板の機能的構成を示すブロック図である。
【図３−１】図３−１は、周波数拡散幅がＯＦＦ（０％）の場合、±１．５％の場合、±０．５％の場合を比較した周波数のグラフである。
【図３−２】図３−２は、周波数拡散幅がＯＦＦ（０％）の場合、±１．５％の場合、±０．５％の場合を比較した周波数スペクトラムのグラフである。
【図４】図４は、速度変換メモリの入出力を示す説明図である。
【図５】図５は、速度変換メモリのタイミングチャートである。
【図６】図６は、実施の形態２にかかるプリンタ制御基板の機能的構成を示すブロック図である。
【図７】図７は、実施の形態３にかかるプリンタ制御基板７００の機能的構成を示すブロック図である。
【図８−１】図８−１は、ＳＳＣＧの特性としての周波数のグラフである。
【図８−２】図８−２は、ＳＳＣＧの特性としての周波数スペクトラムのグラフである。
【図９】図９は、実施の形態３の２つのＳＳＣＧの機能的構成を示すブロック図である。
【図１０】図１０は、２つのＳＳＣＧの周波数変調波形の位相をずらすことによるＥＭＩ低減効果の説明図である。
【図１１】図１１は、従来の画像形成装置におけるプリンタ制御基板の機能的構成を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照して、この発明にかかる画像形成装置、電気機器および記録制御方法の最良な実施の形態を詳細に説明する。
【００１４】
（実施の形態１）
図１は、実施の形態１にかかるインクジェット式プリンタ装置の概略構成図である。図１では、本実施の形態のインクジェット式プリンタを備えた画像形成装置１００（以下、「画像形成装置１００」という。）にネットワークで接続されたホストＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）１０１も示している。ここで、ホストＰＣ１０１は、各種イメージの画像データを画像形成装置１００に送出するコンピュータである。
【００１５】
画像形成装置１００は、図１に示すように、プリンタインタフェース１０３と、スキャナ１０７と、メモリコントローラ１０２と、プリンタ制御基板２００と、操作パネル１０６と、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１０４と、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）１０５と、記録ヘッド１１２と、キャリッジ１１３と、搬送部１１４と、吸引フィン１１５と、排紙部１１６とを主に備えている。
【００１６】
プリンタインタフェース１０３とメモリコントローラ１０２およびプリンタ制御基板２００とはＰＣＩバスで接続されている。
【００１７】
プリンタインタフェース１０３は、ＵＳＢやセントロニクス等のインタフェースであり、スキャナ１０７が接続されている。
【００１８】
メモリコントローラ１０２には操作パネル１０６、ＳＤＲＡＭ１０４、ＨＤＤ１０５が接続されている。メモリコントローラ１０２は、ホストＰＣ１０１からプリンタインタフェース１０３、ＰＣＩバスを介して画像データを受信し、受信した画像データをＳＤＲＡＭ１０４、ＨＤＤ１０５へ一時的に保存する。メモリコントローラ１０２は、スキャナ１０７で読み取った画像データも同様に、プリンタインターフェース１０３、ＰＣＩバスを介して受信し、受信した画像データをＳＤＲＡＭ１０４、ＨＤＤ１０５へ保存する。
【００１９】
プリンタ制御基板２００は、画像形成装置１００の全体を制御するものである。プリンタ制御基板２００は、ＳＤＲＡＭ１０４、ＨＤＤ１０５に格納されている画像データの転送をメモリコントローラ１０２に対して要求する。要求を受けたメモリコントローラ１０２は、ＨＤＤ１０５、ＳＤＲＡＭ１０４に格納されている画像データを、ＰＣＩバスを介してプリンタ制御基板２００へ転送する。
【００２０】
プリンタ制御基板２００は、メモリコントローラ１０２から転送されてきた画像データを、内部の記録ヘッド制御ＡＳＩＣ（後述）によって画像処理し、記録ヘッド１１２が受け取ることができるデータフォーマットに変換した後、フレキシブルフラットケーブル（ＦＦＣ：Ｆｌｅｘｉｂｌｅ  Ｆｌａｔ  Ｃａｂｌｅ、以下、「ＦＦＣ１１１」という。）１１１を介して記録ヘッド１１２へと転送される。
【００２１】
記録ヘッド１１２は、インクジェット式の記録ヘッドであり、搬送部１１４によって搬送されてきた用紙に対してインクを吐出することによって作像する。ここで、本実施の形態でが、記録する手段である記録部として記録ヘッド１１２を用いているが、記録ヘッド１１２は記録部の一例であり、記録可能な記録部であればいずれも用いることができる。
【００２２】
キャリッジ１１３は、記録ヘッド１１２を用紙搬送方向に対して垂直な方向に移動させる。この動作によって主走査方向の画像が用紙に形成される。吸引フィン１１５は、インク吐出の際に用紙位置を安定させるためのものである。作像された用紙は排紙部１６によって画像形成装置１００の外部に排出される。
【００２３】
図２は、プリンタ制御基板の機能的構成を示すブロック図である。プリンタ制御基板２００は、図２に示すように、水晶発振器２０１と、スペクトラム拡散クロック発生器２０２（以下、「ＳＳＣＧ２０２」という。）と、ＣＰＵ２０９と、記録ヘッド制御ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１０８とを備えている。
【００２４】
ＣＰＵ２０９は、画像形成装置１００の全体制御を司る。水晶発振器２０１は、クロック１（第１クロック信号）を発振させる。
【００２５】
ＳＳＣＧ２０２は、クロック１を入力して、クロック１の周波数を予め設定された周波数拡散幅で拡散して周波数変調させるスペクトル拡散処理を行い、周波数変調された（周波数拡散された）クロック２（第２クロック信号）を出力する。ＳＳＣＧ２０２は、ＥＭＩノイズ低減が目的で設けられており、ＥＭＩノイズ強度規制値をクリアするために必要不可欠なものとなっている。なお、画像形成装置のような電子機器に対しては、各国でＦＣＣ、ＶＣＣＩ、ＥＮ５５０２２等のＥＭＩノイズに関する規制がある。
【００２６】
記録ヘッド制御ＡＳＩＣ１０８は、記録ヘッド１１２を制御する回路である。記録ヘッド制御ＡＳＩＣは、図２に示すように、ＰＬＬ回路２０３と、プリンタ画像処理ロジック部２０４と、速度変換メモリ２０５と、ＩＯセルＦＦ（Ｆｌｉｐ  Ｆｌｏｐ）２０６とを備えている。
【００２７】
ＰＬＬ回路２０３は、リファレンスクロックとしてクロック１を入力して、クロック１の周波数を逓倍した周波数で同期発振してクロック３を出力する。周波数逓倍されたクロック３（第３クロック信号）は、プリンタ画像処理ロジック部２０４のシステムクロック、速度変換メモリ２０５のライトクロックとして使用される。
【００２８】
プリンタ画像処理ロジック部２０４は、クロック３を入力し、メモリコントローラ１０２から転送されてきた画像データを処理し、クロック３に同期して出力する。このようにプリンタ画像処理ロジック部２０４がＰＬＬ回路２０３から出力されるクロック３を用いるのは、高速な処理を行うためである。本実施の形態では、プリンタ画像処理ロジック部２０４は、主に画像データの階調処理、記録ヘッド１１２のデータＩ／Ｆを行っている。
【００２９】
ＩＯセルＦＦ２０６は、速度変換メモリ２０５から出力される画像データと周波数変調されたクロック２を入力し、クロック２に同期して、画像データをラッチして記録ヘッド１１２に出力するフリップフロップである。
【００３０】
プリンタ画像処理ロジック部２０４によって画像処理されたデータは、速度変換メモリ２０５、記録ヘッド制御ＡＳＩＣ１０８の外部端子付近に配置されているＩＯセルＦＦ２０６を経由して、記録ヘッド１１２へと転送されることになる。
【００３１】
ＥＭＩノイズは、プリンタ制御基板２００から記録ヘッド１１２へ記録ヘッドデータを転送する際に、ＦＦＣ１１１から多く発生している。記録ヘッドデータをＳＳＣＧ２０２を用いて周波数拡散したクロックで同期化することで、記録ヘッドデータの周波数は拡散されて、ＦＦＣ１１１から発生するＥＭＩノイズを低減することができる。
【００３２】
ＳＳＣＧ２０２を使用した場合におけるＥＭＩノイズ低減の効果について説明する。ＳＳＣＧ２０２によるＥＭＩノイズ低減効果の大小は、周波数拡散幅に関係している。図３−１は、周波数拡散幅がＯＦＦ（０％）の場合、±１．５％の場合、±０．５％の場合を比較した周波数のグラフである。図３−２は、周波数拡散幅がＯＦＦ（０％）の場合、±１．５％の場合、±０．５％の場合を比較した周波数スペクトラムのグラフである。
【００３３】
図３−１に示すように、周波数拡散幅がＯＦＦの場合には、図３−２に示すように、周波数スペクトラムが一点の周波数ｆ０に集中する。周波数拡散幅がＯＮの場合には、周波数スペクトラムが周波数拡散範囲で分散される。図３−２に示すように、周波数拡散幅が大きければそれだけ周波数スペクトラムが広範囲に拡散するため、ＥＭＩノイズ低減効果が大きくなる。
【００３４】
図３−２の例では、周波数拡散幅が±１．５％の場合が、±０．５％の場合に比べて、周波数スペクトラムの最大値が低減していることがわかる。
【００３５】
ＳＳＣＧを使用しないＥＭＩノイズ低減対策には、ＦＦＣ１１１にフェライトコアを追加したり、シールドタイプのＦＦＣ１１１を使用する等の方策があるが、ＳＳＣＧを使用したＥＭＩ対策と比較すると、いずれも製造コストが増大する。
【００３６】
図１１は、従来の画像形成装置におけるプリンタ制御基板の機能的構成を示すブロック図である。図１１に示す従来の技術では、水晶発振器２０１から出力されたクロック１がＳＳＣＧ１１０２を経由して記録ヘッド制御ＡＳＩＣ１１０８のシステムクロック（クロック２）として入力される。具体的には、図１１に示すように、クロック２が記録ヘッド制御ＡＳＩＣ１１０８内部のＰＬＬ回路２０３へ入力される。
【００３７】
この場合のＳＳＣＧ１１０２による周波数拡散幅は、記録ヘッド制御ＡＳＩＣ１１０８内部のＰＬＬ回路２０３によるＰＬＬジッタ規格値によって制限される。例えば、ＰＬＬジッタ規格値が２００ｐｓ、水晶発振器２０１からのクロック１の周波数が８０ＭＨｚの場合、許容される最大周波数拡散幅は１．６％（±０．８％）となる。
【００３８】
一般にＳＳＣＧの周波数拡散幅の設定は、±１．５％、±１．０％、±０．５％、ＯＦＦ（±０％）の±０．５％刻みで選択され、上記の例では、±０．５％が設定されることになる。これを越える周波数拡散幅（±１．０％、±１．５％）を設定した場合、ＰＬＬ回路２０３は、安定した逓倍周波数クロックを出力できなくなり、記録ヘッド制御ＡＳＩＣ１１０８のシステム動作が不安定となってしまう。
【００３９】
本実施の形態のプリンタ制御基板２００では、図２に示すように、水晶発振器２０１から出力されたクロック１と、クロック１がＳＳＣＧ２０２を経由したクロック２の２系統を記録ヘッド制御ＡＳＩＣ１０８のシステムクロックとして入力する構成としている。
【００４０】
すなわち、第１系統としては、クロック１のシステムクロックは、記録ヘッド制御ＡＳＩＣ１１０８内部のＰＬＬ回路２０３に入力され、ＰＬＬ回路２０３により周波数逓倍されたクロック３はプリンタ画像処理ロジック部２０４のクロックとして使用される。
【００４１】
一方、第２系統として、ＳＳＣＧ２０２から出力された周波数拡散がなされたクロック２は、ＰＬＬ回路２０３を介さずに、ＩＯセルＦＦ２０６に入力され、その後、記録ヘッドデータを転送する際のＩＯセルＦＦ２０６で使用される。このため、この第２系統では、クロック２がＰＬＬ回路２０３に入力されないため、ＳＳＣＧ２０２では、周波数拡散幅がＰＬＬジッタ規格値による制限を考慮する必要がなくなる。このため、本実施の形態では、図１１に示す従来技術に比べて、ＳＣＧ２０２の周波数拡散幅をデバイスの性能を十分に発揮することができる大きい値まで設定可能となる。上記の例の場合には、周波数拡散幅を±１．５％まで設定可能となる。
【００４２】
図２に戻り、速度変換メモリ２０５は、プリンタ画像処理ロジック部２０４から出力される画像データとクロック２とクロック３とを入力し、周波数拡散されていないクロック３に同期して、プリンタ画像処理ロジック部２０４から画像データを書き込み、この画像データを周波数拡散されたクロック２に同期してＩＯセルＦＦ２０６に出力するＦＩＦＯメモリである。
【００４３】
本実施の形態では、ＳＳＣＧ２０２によって周波数拡散されているクロック２と、周波数拡散されていないクロック１の２系統を、記録ヘッド制御ＡＳＩＣ１０８のシステムクロックとしているが、この場合、次のような問題がある。
【００４４】
すなわち、周波数拡散されていないクロック３によってプリンタ画像処理ロジック部２０４で同期処理された画像データを、ＩＯセルＦＦ２０６で周波数拡散されているクロック２で同期すると、クロック２は周波数拡散されていることでジッタが生じているため、クロック２に同期させるＩＯセルＦＦ２０６が、クロック３で同期して出力された画像データをラッチする際に、非同期のタイミングが発生してしまい、タイミングエラーによって不定出力が発生してしまう。このため、本実施の形態では、速度変換メモリ２０５をＩＯセルＦＦ２０６の前段に設け、非同期のタイミングが生じることを防止している。
【００４５】
図４は、速度変換メモリ２０５の入出力を示す説明図である。図５は、速度変換メモリ２０５のタイミングチャートである。
【００４６】
速度変換メモリ２０５は、同期クロック入力、データバス、イネーブル信号、リセット信号がリード側とライト側に分かれているデュアルポートのＦＩＦＯメモリである。ライトデータバスには、プリンタ画像処理ロジック部２０４からの画像データを入力する。
【００４７】
周波数拡散されていないクロック３はライト側のライトクロックとして入力し、周波数拡散されているクロック２はリード側のリードクロックとして入力される。また、ライトイネーブル信号、リードイネーブル信号は、記録ヘッド１１２が１回のスキャン動作で処理しているデータ量分の長さをアサート幅としている。そして、スキャン単位のイネーブルアサート間には、リセットをアサートしている。
【００４８】
図５に示すように、周波数拡散されていないクロック３に同期して、プリンタ画像処理ロジック部２０４から１スキャン動作分の画像データを速度変換メモリ２０５に書き込み、周波数拡散されたクロック２に同期して、ＦＩＦＯ方式で、書き込まれた１スキャン動作分の画像データをＩＯセルＦＦ２０６に出力している。これにより、速度変換メモリ２０５でから出力される画像データは、速度変換後の記録ヘッドデータとして、周波数拡散されているクロック２に同期するＩＯセルＦＦ２０６で不定出力することなく、ラッチが可能となる。
【００４９】
このように本実施の形態では、記録ヘッド制御ＡＳＩＣ１０８に２系統でシステムクロックを入力している。すなわち、安定が必要なプリンタ画像処理ロジック部２０４に入力するクロック１はＳＳＣＧ２０２を経由せずに入力し（第１系統）、ＩＯセルＦＦ２０６に対するクロック２をＳＳＣＧを経由させて入力する（第２系統）ことにより、ＰＬＬのジッタ規格値の制限を受けることなく、ノイズ発生源であるＦＦＣ１１１において、大きな周波数拡散幅でスペクトルを拡散させることができる。このため、本実施の形態によれば、記録ヘッド制御ＡＳＩＣ１０８のシステム動作を不安定にさせることがなく、ＥＭＩノイズの低減を行うことができる。
【００５０】
特に、本実施の形態の画像形成装置は、インクジェット式のプリンタを備えたものであるため、記録ヘッド１１２の移動に伴いＦＦＣ１１１も移動するため、ＦＦＣ１１１自身でＥＭＩノイズ低減を行うことが困難である。しかし、本実施の形態では、プリンタ制御基板２００でＦＦＣ１１１に発生するＥＭＩノイズを低減することができるため、移動可能なＦＦＣ１１でＥＭＩ対策を行う必要がない。
【００５１】
（実施の形態２）
実施の形態２にかかる画像形成装置は、２系統のシステムクロックを異なる周波数拡散幅に設定された２つのＳＳＣＧをそれぞれ経由して記録ヘッド制御ＡＳＩＣに入力して、ＥＭＩノイズの低減を図るものである。
【００５２】
図６は、実施の形態２にかかるプリンタ制御基板の機能的構成を示すブロック図である。なお、実施の形態２にかかるプリンタ制御基板６００を備えた画像形成装置の概略構成は実施の形態１と同様である。
【００５３】
実施の形態２のプリンタ制御基板６００は、図６に示すように、水晶発振器２０１と、ＳＳＣＧ２０２と、ＳＳＣＧ６０２と、ＣＰＵ２０９と、記録ヘッド制御ＡＳＩＣ１０８とを備えている。本実施の形態では、図６に示すように、プリンタ制御基板６００は、２つのＳＳＣＧ２０２、ＳＳＣＧ６０２を備えている。ここで、水晶発振器２０１、ＳＳＣＧ２０２、ＣＰＵ２０９、記録ヘッド制御ＡＳＩＣ１０８の機能および構成は実施の形態１と同様である。
【００５４】
本実施の形態のＳＳＣＧ６０２は、クロック１を入力して、クロック１の周波数を予め設定された周波数拡散幅で拡散して周波数変調させるスペクトル拡散処理を行い、クロック４（第４クロック信号）を出力する。ここで、ＳＳＣＧ６０２の周波数拡散幅は、ＰＬＬ回路２０３のジッタ規格値を満足する範囲で、かつＳＳＣＧ２０２の周波数拡散幅より小さい値に設定されている。
【００５５】
本実施の形態では、水晶発振器２０１から出力されるクロック１に対して、それぞれ周波数拡散幅が互いに異なるＳＳＣＧ２０２、ＳＳＣＧ６０２によって周波数拡散を行い、周波数拡散（周波数変調）されたクロック２、クロック４の２系統のシステムクロックを記録ヘッド制御ＡＳＩＣ１０８へと入力する。
【００５６】
第１系統として、記録ヘッド制御ＡＳＩＣ１０８内のＰＬＬ回路２０３に、ＳＳＣＧ６０２によって周波数拡散がなされたクロック４がリファレンスクロックとして入力される。ＰＬＬ回路２０３は、クロック４を周波数逓倍してクロック５を出力する。
【００５７】
ＰＬＬ回路２０３により周波数逓倍されたクロック５は、プリンタ画像処理ロジック部２０４のシステムクロック、速度変換メモリ２０５のライトクロックとして使用される。  一方、第２系統として、ＳＳＣＧ２０２によって周波数拡散されたクロック２は、速度変換メモリ２０５のリードクロック、ＩＯセルＦＦ２０６の同期クロックとして使用される。
【００５８】
ここで、ＳＳＣＧ２０２の周波数拡散幅は、ＰＬＬ回路２０３のジッタ規格による制限がないため、ＳＳＣＧ６０２の設定よりも大きく設定することが可能となる。
【００５９】
ＥＭＩノイズは、プリンタ制御基板６００と記録ヘッド１１２を接続しているＦＦＣ１１１から発生する他、プリンタ制御基板６００からＥＭＩノイズが発生する場合もある。本実施の形態では、記録ヘッド制御ＡＳＩＣ１０８への２系統のクロックともにＳＳＣＧ２０２，６０２によって周波数拡散を行うことによって、プリンタ制御基板６００から発生するＥＭＩノイズを低減することが可能となる。
【００６０】
すなわち、本実施の形態では、ＩＯセルＦＦ２０６に対しては、クロック１をＳＳＣＧ２０２で周波数拡散したクロック２を入力し、ＰＬＬ回路２０３に対しては、ＳＳＣＧ２０２とは異なるＳＳＣＧ６０２でクロック１を周波数拡散したクロック４をリファレンスクロックとして入力することで、ＰＬＬ回路２０３のリファレンスクロックに対してもジッタ規格値の範囲内で周波数拡散することが可能となる。このため、本実施の形態では、記録ヘッド制御ＡＳＩＣ１０８の安定動作には影響を与えることなく、ＦＦＣ１１１から発生するＥＭＩノイズを低減することができる他、記録ヘッド制御ＡＳＩＣを搭載したプリンタ制御基板から発生するＥＭＩノイズを低減することができる。このため、本実施の形態によれば、より一層のＥＭＩノイズの低減を図ることができる。
【００６１】
また、本実施の形態では、ＳＳＣＧ２０２の周波数拡散幅がＳＳＣＧ６０２の周波数拡散幅よりも大きい値に設定可能である。すなわち、ＳＳＣＧ６０２はＰＬＬ回路２０３のジッタ規格値によって周波数拡散幅の設定値に制限が生じるが、ＳＳＣＧ２０２の周波数拡散幅の設定値にはこのような制限がないため、周波数拡散幅をＳＳＣＧ２０２のデバイス性能上の最大値に設定することができる。このため、本実施の形態によれば、さらなるＥＭＩノイズの低減を図ることができる。
【００６２】
（実施の形態３）
実施の形態３にかかる画像形成装置は、実施の形態２において、さらにＳＳＣＧ２０２とＳＳＣＧ６０２の位相を制御するものである。
【００６３】
図７は、実施の形態３にかかるプリンタ制御基板７００の機能的構成を示すブロック図である。なお、実施の形態３にかかるプリンタ制御基板６００を備えた画像形成装置の概略構成は実施の形態１と同様である。
【００６４】
実施の形態３のプリンタ制御基板７００は、図７に示すように、水晶発振器２０１と、ＳＳＣＧ２０２と、ＳＳＣＧ６０２と、アナログ信号発生器７０１と、ＣＰＵ２０９と、記録ヘッド制御ＡＳＩＣ１０８とを備えている。本実施の形態でも、実施の形態２と同様に、プリンタ制御基板７００は、２つのＳＳＣＧ２０２、ＳＳＣＧ６０２を備えているが、本実施の形態では、さらにアナログ信号発生器７０１を備えている点が実施の形態２と異なっている。
【００６５】
ここで、水晶発振器２０１、ＳＳＣＧ２０２、ＳＳＣＧ６０２、ＣＰＵ２０９、記録ヘッド制御ＡＳＩＣ１０８の機能および構成は実施の形態２と同様である。
【００６６】
図８−１は、ＳＳＣＧの特性としての周波数のグラフである。図８−２は、ＳＳＣＧの特性としての周波数スペクトラムのグラフである。
【００６７】
図８−１からわかるように、ＳＳＣＧの特性として、周波数変調波形の周波数ｆ０付近で歪みや、周波数変調波形の周波数の最大値、最小値近辺でなまりが発生している。これらの歪みやなまりによって、図８−２に示すように、周波数スペクトラムにはピーク部が発生しており、ＥＭＩノイズ強度の規制値に対してマージン不足となる。
【００６８】
特に、ＳＳＣＧ２０２、６０２の周波数変調波形の位相を制御する手段がない場合、デバイス誤差、環境条件等で位相がまちまちとなる。このため、ＳＳＣＧ２０２，ＳＳＣＧ６０２のスペクトラムに発生している波形の歪みによるピーク部の発生タイミングが一致してしまう可能性があり、その場合、周波数ｆ０近辺のＥＭＩノイズ強度が増大して、さらなるマージン不足となる。
【００６９】
このため、本実施の形態では、アナログ信号発生器７０１を設け、アナログ信号発生器７０１からＳＳＣＧ２０２、ＳＳＣＧ６０２に対してアナログ電圧波形を入力することにより、２つのＳＳＣＧ２０２、６０２の周波数変調波形に対して位相を制御して、周波数変調波形の歪みやなまりの発生を回避している。
【００７０】
なお、周波数変調波形の周波数の最大値、最小値近辺でのなまりに関しては、２つのＳＳＣＧ２０２，６０２で発生タイミングが一致しても、それぞれのＳＳＣＧ２０２，６０２で設定された周波数拡散幅の相違により周波数が異なるため、ＥＭＩノイズ強度が増大することはない。
【００７１】
図９は、実施の形態３のＳＳＣＧ２０２，６０２の機能的構成を示すブロック図である。本実施の形態のＳＳＣＧ２０２，６０２は、図９に示すように、分周器９０６，９０７と、周波数位相比較器９０１と、チャージポンプ回路（ＣＰ）９０２と、電圧加算器９０３と、ローパスフィルタ（ＬＰＦ）９０４と、電圧制御発振器（ＶＣＯ）９０５とを主に備えている。従来のＳＳＣＧは、内部にアナログ信号発生器を備え、アナログ信号発生器で発生させたアナログ電圧波形を電圧加算器９０３に入力する構成としているが、本実施の形態のＳＳＣＧ２０２，６０２では、アナログ信号発生器を内部に備えず、外部のアナログ信号発生器７０１から専用の外部端子により電圧加算器９０３にアナログ電圧波形を入力する構成としている。
【００７２】
アナログ信号発生器７０１では、位相が異なる２つのアナログ電圧波形を生成して、生成した２つのアナログ電圧波形のそれぞれを、ＳＳＣＧ２０２とＳＳＣＧ６０２にそれぞれ別個に入力する。これにより、ＳＳＣＧ２０２，６０２の互いの周波数変調波形の位相をずらし、位相が一致することを回避することができる。
【００７３】
図１０は、２つのＳＳＣＧ２０２，６０２の周波数変調波形の位相をずらすことによるＥＭＩ低減効果の説明図である。図１０に示すように、ＳＳＣＧ２０２の周波数変調波形とＳＳＣＧ６０２の周波数変調の位相をずらすことにより、周波数変調波形の歪みの出力タイミングを２つのＳＳＣＧ２０２，６０２の周波数変調波形でずらすことができる。このため、本実施の形態では、ＳＳＣＧ２０２，ＳＳＣＧ６０２のスペクトラムに発生する波形の歪みによるピーク部の発生タイミングが一致してしまうことを回避し、ＥＭＩノイズのさらなる低減を図ることが可能となる。
【００７４】
本実施の形態では、２つのＳＳＣＧ２０２，６０２の周波数変調波形の位相をずらす場合には、出力周波数差が１２０ｋＨｚ以上となるように構成することが好ましい。ＥＭＩノイズ強度の測定に用いられるスペクトラム・アナライザは、分解能帯域幅が１２０ｋＨｚとなっているため、出力周波数差が１２０ｋＨｚ以上であれば、２つのクロックのスペクトラムが加算されることがなくなり、実使用時及びＥＭＩノイズ測定時にもＥＭＩノイズ低減が図れるためである。
【００７５】
このように本実施の形態では、ＳＳＣＧ２０２，６０２外部のアナログ信号発生器７０１から入力されるアナログ電圧波形によって、２つのＳＳＣＧ２０２，６０２の周波数変調波形の位相をずらしているので、周波数拡散されたクロックの中心の周波数ｆ０付近に発生するスペクトラムのピーク部の発生タイミングが一致しないように制御することが可能となり、これにより、周波数ｆ０付近でのスペクトラムピーク部が増大してしまうことを回避し、この結果、さらなるＥＭＩ低減効果を図ることができる。
【００７６】
なお、上記実施の形態では、本発明の画像形成装置を、インクジェット式のプリンタを備えた画像形成装置に適用した例を挙げて説明したが、これに限定されるものではなく、インクジェット式以外のプリンタ装置、複写機、スキャナ装置、ファクシミリ装置、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する複合機等の画像形成装置に適用することもできる。また、本発明は、インクジェット式のプリンタ以外への記録手段（書き込み手段）へのデータ転送にも適用することができる。
【００７７】
また、上記実施の形態では、記録部（ヘッド１１２）を制御する回路としてＡＳＩＣを用いた記録ヘッド制御ＡＳＩＣを用いるが、記録部（ヘッド１１２）を制御する手段としてはＡＳＩＣに限定されるものはなく、例えば、ＦＰＧＡ等も用いることができる。
【００７８】
また、上記実施の形態では、画像形成装置を例にあげて説明したが、これに限定されるものではなく、信号を外部に転送し、ＰＬＬ回路を備えた制御基板を搭載した電気機器であれば、いずれの電気機器にも本発明を適用可能である。
【符号の説明】
【００７９】
１０１  ホストＰＣ
１０２  メモリコントローラ
１０３  プリンタインタフェース
１０５  ＨＤＤ
１０６  操作パネル
１０７  スキャナ
１０８  記録ヘッド制御ＡＳＩＣ
１１１  フレキシブルフラットケーブル（ＦＦＣ）
１１２  記録ヘッド
１１３  キャリッジ
１１４  搬送部
１１５  吸引フィン
１１６  排紙部
２００，６００，７００  プリンタ制御基板
２０１  水晶発振器
２０２，６０２  スペクトラム拡散クロック発生器（ＳＳＣＧ）
２０９  ＣＰＵ
２０３  ＰＬＬ回路
２０４  プリンタ画像処理ロジック部
２０５  速度変換メモリ
２０６  ＩＯセルＦＦ
７０１  アナログ信号発生器
９０１  周波数位相比較器
【先行技術文献】
【特許文献】
【００８０】
【特許文献１】特開２００１−０９４７３４号公報
【図１】
0005494074.tif 000002
【図２】
0005494074.tif 000003
【図３−１】
0005494074.tif 000004
【図３−２】
0005494074.tif 000005
【図４】
0005494074.tif 000006
【図５】
0005494074.tif 000007
【図６】
0005494074.tif 000008
【図７】
0005494074.tif 000009
【図８−１】
0005494074.tif 000010
【図８−２】
0005494074.tif 000011
【図９】
0005494074.tif 000012
【図１０】
0005494074.tif 000013
【図１１】
0005494074.tif 000014