(57)【特許請求の範囲】
【請求項１】
情報を磁性体の磁化状態により保持する記憶層を有し、前記記憶層に対して、中間層を介して磁化固定層が設けられ、前記中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子と、
前記記憶素子の前記積層方向に流す電流を供給する配線とを備え、
前記記憶素子の最も上の、Ｔａが用いられているキャップ層の上に隣接して積層され、前記記憶素子と前記配線との間に配置された層に、前記記憶層と熱膨張係数の異なる、ＴｉＮ，ＷＮ，ＴａＮのうちのいずれかの材料が用いられ、前記記憶層に歪が印加されている
メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピン偏極した電子を注入することにより記憶層の磁化の向きを変化させる記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
【背景技術】
【０００２】
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
【０００３】
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている。
【０００４】
ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
【０００５】
一般的なＭＲＡＭの模式図（斜視図）を、図１０に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
【０００６】
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
【０００７】
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１、特許文献２、非特許文献１、非特許文献２参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
【０００８】
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
【０００９】
そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
【００１０】
上述したスピン注入による磁化反転を利用する構成のメモリの模式図を図８及び図９に示す。図８は斜視図、図９は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図８中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図８中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図８中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
【００１１】
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図１０に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができる、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
【００１２】
ところで、ＭＲＡＭの場合は、記憶素子とは別に書き込み配線（ワード線やビット線）を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み（記録）を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。
【００１３】
一方、スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
【００１４】
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネル絶縁層（トンネルバリア層）とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００３−１７７８２号公報
【特許文献２】米国特許第６２５６２２３号明細書
【非特許文献】
【００１６】
【非特許文献１】Ｐｈｙｓ．Ｒｅｖ．Ｂ ５４．９３５３（１９９６）
【非特許文献２】Ｊ．Ｍａｇｎ．Ｍａｔ． １５９．Ｌ１（１９９６）
【発明の概要】
【発明が解決しようとする課題】
【００１７】
ところで、電流によって書き込まれた情報を記憶して保持しなければ、メモリとはなり得ない。そのため、記憶層の熱揺らぎに対する安定性（熱安定性）の確保が必要である。
スピン注入による磁化反転を利用する記憶素子の場合、従来のＭＲＡＭと比較して、記憶層の体積が小さくなるので、単純に考えると熱安定性は低下する方向にある。
記憶層の熱安定性が確保されていないと、反転した磁化の向きが、熱により再反転してしまい、書き込みエラーとなってしまう。
そのため、スピン注入による磁化反転を利用する記憶素子において、熱安定性は非常に重要な特性である。
【００１８】
一般に、書き込みにあまりエネルギーを費やさない素子は、エネルギーバリアが低いため、情報が消えやすい。
一方、書き込みに大きなエネルギーを要する素子は、高いエネルギーバリアを形成することが可能であるため、情報の保持も安定していると言える。
【００１９】
スピン注入による磁化反転を利用する記憶素子において、スピン注入効率が等しい構成で比較すると、記憶層の飽和磁化量及び記憶層の体積が大きくなるに従い、熱安定性が高くなると同時に、書き込みに大きな電流を必要とするようになる。
熱安定性指標は、一般に、熱安定性パラメーター（Δ）で表すことができる。
Δは、Δ＝ＫＶ／ｋＴ（Ｋ：異方性エネルギー、Ｖ：記憶層の体積、ｋ：ボルツマン定数、Ｔ：温度）で与えられる。
【００２０】
従って、スピン注入により記憶層の磁化の向きを反転させる構成の記憶素子が、メモリとして存在し得るためには、スピン注入効率を改善して磁化反転に必要な電流をトランジスタの飽和電流以下に減らすと同時に、書き込まれた情報をしっかり保持する熱安定性を確保する必要がある。
【００２１】
上述した問題の解決のために、本発明は、書き込み電流を増大させることなく、熱安定性を改善することができる記憶素子を有するメモリを提供するものである。
【課題を解決するための手段】
【００２４】
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子と、この記憶素子の積層方向に流す電流を供給する配線とを備え、記憶素子の最も上の、Ｔａが用いられているキャップ層の上に隣接して積層され、記憶素子と配線との間に配置された層に、記憶層と熱膨張係数の異なる、ＴｉＮ，ＷＮ，ＴａＮのうちのいずれかの材料が用いられて、記憶層に歪が印加されている構成であるものである。
【００２５】
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、記憶層に対して、中間層を介して磁化固定層が設けられ、中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子と、この記憶素子の積層方向に流す電流を供給する配線とを備え、記憶素子が、記憶層に歪が印加されている構成であることにより、配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、記憶素子の最も上の、Ｔａが用いられているキャップ層の上に隣接して積層され、記憶素子と配線との間に配置された層に、記憶層と熱膨張係数の異なる、ＴｉＮ，ＷＮ，ＴａＮのうちのいずれかの材料が用いられて、記憶層に歪が印加されていることにより、記憶層の保磁力を大きくすることが可能になるため、記憶層の熱安定性を向上することが可能になる。
さらに、記憶層の飽和磁化を増大させないで、保磁力を大きくすることが可能になるため、書き込み電流量を増大させることなく、記憶層の熱安定性を充分に確保することが可能になる。
【発明の効果】
【００２８】
上述の本発明によれば、記憶層の磁化の向きを反転させるために必要となる電流量（閾値電流）を増大させることなく、情報保持能力である熱安定性を確保することができるため、特性バランスに優れた記憶素子を構成することができる。
これにより、動作エラーをなくして、記憶素子の動作マージンを充分に得ることができる。
【００２９】
また、メモリとして必要な熱安定性を確保しても、書き込み電流が増えることがないので、大きな電圧をかける必要がなくなることから、中間層である絶縁体が破壊されることもなくなる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
【００３０】
さらにまた、書き込み電流を低減しても、メモリとして必要となる熱安定性を充分に確保することが可能となるため、書き込み電流を低減して、記憶素子に書き込みを行う際の消費電力を低減することが可能になる。
従って、メモリ全体の消費電力を低減することも可能になる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施の形態のメモリの概略構成図（斜視図）である。
【図２】図１の記憶素子の断面図である。
【図３】図１の記憶素子の平面図である。
【図４】図３に示した構成を一部変形した構成を示す平面図である。
【図５】本発明の他の実施の形態のメモリの概略構成図（平面図）である。
【図６】Ａ  本発明のさらに他の実施の形態のメモリの概略構成図である。  Ｂ  図６ＡのＸ−Ｘにおける断面図である。
【図７】特性の測定のために作製した記憶素子の試料の概略断面図である。
【図８】スピン注入による磁化反転を利用したメモリの概略構成図（斜視図）である。
【図９】図８のメモリの断面図である。
【図１０】従来のＭＲＡＭの構成を模式的に示した斜視図である。
【発明を実施するための形態】
【００３２】
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
【００３３】
スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくは磁気トンネル接合素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値（Ｉｃ）以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
【００３４】
スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Ｉｃは、現象論的に、下記式（１）により表される（例えば、F.J.Albert他著、Appl.Phys.Lett.,77,p.3809,2000年、等を参照）。
【００３５】
【数１】
0005641026.tif 000002
なお、式（１）において、Ａは定数、αはスピン制動定数、ηはスピン注入効率、Ｍｓは飽和磁化量、Ｖは磁性層（記憶層）の体積である。
【００３６】
本発明では、式（１）で表されるように、電流の閾値が、磁性層の体積Ｖ、磁性層の飽和磁化Ｍｓ、スピン注入効率と制動定数を制御することにより、任意に設定することが可能であることを利用する。
そして、磁化状態により情報を保持することができる磁性層（記憶層）と、磁化の向きが固定された磁化固定層とを有する記憶素子を構成する。
メモリとして存在し得るためには、書き込まれた情報を保持することができなければならない。情報を保持する能力の指標として、前述した熱安定性指標Δの値で判断される。磁性層（記憶層）の熱安定性指標Δは、下記式（２）により表される。
【００３７】
【数２】
0005641026.tif 000003
なお、式（２）において、Ｂは定数、Ｈｃ０は０Ｋでの保磁力Ｈｃ、Ｍｓは飽和磁化量、Ｖは体積である。
【００３８】
一般に、記憶された情報を８５℃で１０年間保持するためには、熱安定性指標Δの値として６０以上が必要とされる。この熱安定性指標Δと電流の閾値Ｉｃとは、トレードオフの関係になることが多く、メモリ特性を維持するには、これらの両立が課題となることが多い。
【００３９】
記憶層の磁化状態を変化させる電流の閾値は、実際には、例えば記憶層の厚さが２ｎｍであり、平面パターンが１００ｎｍ×１５０ｎｍの略楕円形のトンネル磁気抵抗効果素子（ＴＭＲ素子）において、＋側の閾値＋Ｉｃ＝＋０．５ｍＡであり、−側の閾値−Ｉｃ＝−０．３ｍＡであり、その際の電流密度は約３．５×１０６Ａ／ｃｍ２である。これらは、上記の式（１）にほぼ一致する。
【００４０】
一方、電流磁場により磁化反転を行う通常のＭＲＡＭでは、書き込み電流が数ｍＡ以上必要となる。
これに対して、スピン注入により磁化反転を行う場合には、上述のように、書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることがわかる。
また、通常のＭＲＡＭで必要とされる、電流磁界発生用の配線（図１０の１０５）が不要となるため、集積度においても通常のＭＲＡＭに比較して有利である。
【００４１】
そして、スピン注入により磁化反転を行う場合には、記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。
この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限されるため、書き込み電流の許容範囲も制限されることになる。
【００４２】
これに対して、記憶層の磁化量を減らせば、書き込み電流の閾値を低減して許容範囲を広げることが可能になるが、前述したように、記憶層の熱安定性（指標Δ）を損なうことになる。メモリを構成するためには、熱安定性指標Δがある程度以上の大きさである必要がある。
【００４３】
また、電流磁場により磁化反転を行う通常のＭＲＡＭでは、保磁力やノイズを抑制するために、磁歪の影響を小さく制御する必要があった。そのため、磁歪定数の抑制が大きな課題の一つとなっていた。
そして、磁歪の影響を抑えるために、記憶層の磁歪定数をゼロに近くする材料を用いることが考えられていた。例えば、ＮｉＦｅは、磁歪定数が小さく軟磁気特性を示す代表的な材料で、ハードディスクドライブ用の読み出し側の磁気ヘッドにはＮｉＦｅが重用されてきた。改善されたＮｉＦｅの磁歪定数（λ）は１０−６〜１０−７である。
【００４４】
これに対して、スピン注入による磁化反転を行う記憶素子の場合、保磁力が大きくなっても、必ずしも書き込み電流が増大するわけではないので、磁歪定数を極小化する必要はない。むしろ、保磁力を大きくすると、記憶素子の保持能力を示す熱安定性が向上し、記憶素子の性能向上を図ることができる。
具体的に、本発明における記憶素子の磁歪定数は、２×１０−６以上、１×１０−４以下が望ましい。
磁歪定数の調整は、強磁性層を構成するＣｏとＦｅとの組成比を調整したり、Ａｌ，Ｔｉ，Ｖ，Ｃｒ，Ｇａ，Ｇｅ，Ｔｂ，Ｇｄ，Ｂ，Ｃ，Ｎ，Ｏ，Ｐ，Ｓ等の添加元素を適量添加して調整したりすることができる。
【００４５】
しかしながら、ＭＴＪ素子（ＴＭＲ素子）の磁気抵抗特性や、スピン注入効率を優先すると、記憶層の材料選定の観点から、過度に磁歪定数のみを大きくすることはできない。
【００４６】
そこで、本願の発明者等が種々の検討を行った結果、ＭＴＪ素子の記憶層に歪を印加して、磁歪により記憶層の保磁力を向上させることにより、書き込み電流を増やすことなく、熱安定性を改善することができ、安定したメモリを形成することができることを、見出した。
【００４７】
そして、ＭＴＪ素子の記憶層に歪を印加するには、（１）ＭＴＪ素子の周囲を埋める材料とその形成条件とを制御すること、（２）ＭＴＪ素子の周囲に応力発生用の材料の層を形成すること、（３）隣接するＭＴＪ素子の間に素子分離層を形成して応力を付与すること、（４）マトリクス状に配列されたＭＴＪ素子の各行間にＴｉＮ等で形成されたライナー層を形成し、一方向（行方向）にのみ応力を加えること等が、有効であることを見出した。
【００４８】
また、（５）ＭＴＪ素子を構成する記憶層以外の層やＭＴＪ素子の上下に隣接して積層された層、即ち例えば、下地層、キャップ層、上部電極層、下部電極層、或いは、製造時にＭＴＪ素子をパターニングするためのマスクを残したハードマスク層に、ＭＴＪ素子の記憶層とは熱膨張係数が異なり、内部応力の大きいＴｉＮ等の材料を用いて、記憶層に応力が加わる構成も、ＭＴＪ素子の記憶層に歪を印加することができるので、有効である。
この構成の場合、用いる材料としては、ＴｉＮの他に、Ｔｉ，Ｔａ，ＴａＮ，Ｗ，ＷＮ等のＩＶＢ族からＶＩＢ族の遷移金属及びその窒化物が挙げられる。
なお、上述した、下地層、キャップ層、上部電極層、下部電極層、或いは、ハードマスク層以外のＭＴＪ素子を構成する層、例えば、磁化固定層の強磁性層、中間層（例えばトンネル絶縁層）、反強磁性層等を、記憶層とは熱膨張係数が異なる材料にすることも可能である。ただし、これら磁化固定層の強磁性層、中間層、反強磁性層は、記憶素子の特性を左右するので、最良の特性が得られる材料とすることが望ましいことから、下地層、キャップ層、上部電極層、下部電極層、或いは、ハードマスク層に、記憶層とは熱膨張係数が異なる材料を使用する方が好ましい。
【００４９】
（１）のＭＴＪ素子の周辺を埋める材料としては、線膨張係数の小さいアルカリハライド型のセラミックスが有利であるが、具体的には、ＳｉＮ，ＳｉＯ２，ＺｒＳｉＯ４等が挙げられる。２５０℃以上の温度で形成される材料であれば、これらの材料を用いることで問題ない。
【００５０】
より好ましくは、ＭＴＪ素子の記憶層の形状異方性に対応して、記憶層の長手方向（例えば平面形状が楕円形の場合の長軸方向）に、引っ張り応力が作用するように、歪を印加するための構成（ＭＴＪ素子の周囲の材料、トレンチ素子分離層、ライナー層等）を選定する。
【００５１】
なお、本発明の構成においては、記憶層を構成する強磁性層の保磁力を可能な限り大きくすることが望ましい。具体的には、短軸１００ｎｍ、長軸２００ｎｍの楕円形の平面形状を有するＭＴＪ素子において、記憶層の保磁力が１５０［Ｏｅ］以上であることが望ましい。
本発明の構成において、さらに強磁性層が１５０［Ｏｅ］以上の保磁力を有することにより、記憶層の熱安定性を充分に向上させ、かつ反転電流の増大を抑制することができる。
【００５２】
さらに、本発明では、選択トランジスタの飽和電流値を考慮して、記憶層と磁化固定層との間の非磁性の中間層として、絶縁体から成るトンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果（ＧＭＲ）素子を構成した場合と比較して、磁気抵抗変化率（ＭＲ比）を大きくすることができ、読み出し信号強度を大きくすることができるためである。
【００５３】
また、トンネル絶縁層の材料として、特に、酸化マグネシウム（ＭｇＯ）を用いることにより、これまで一般的に用いられてきた酸化アルミニウムを用いた場合よりも、磁気抵抗変化率（ＭＲ比）を大きくすることができる。
一般に、スピン注入効率はＭＲ比に依存し、ＭＲ比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層の材料として酸化マグネシウムを用い、同時に上述の構成の記憶層を用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、ＭＲ比（ＴＭＲ比）を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
【００５４】
トンネル絶縁層を酸化マグネシウム（ＭｇＯ）膜により形成する場合には、ＭｇＯ膜が結晶化していて、００１方向に結晶配向性を維持していることがより望ましい。
【００５５】
なお、本発明において、記憶層と磁化固定層との間の中間層は、酸化マグネシウムから成る構成（トンネル絶縁層）とする他にも、例えば、酸化アルミニウム、窒化アルミニウム、ＳｉＯ２，Ｂｉ２Ｏ３，ＭｇＦ２，ＣａＦ，ＳｒＴｉＯ２，ＡｌＬａＯ３，Ａｌ−Ｎ−Ｏ等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。
【００５６】
さらにまた、中間層に酸化マグネシウムを用いた場合に優れた磁気抵抗効果特性（ＭＲ特性）を得るためには、アニール温度を３００℃以上、望ましくは３４０℃〜３６０℃の高い温度とすることが要求される。これは、従来中間層に用いられていた酸化アルミニウムの場合のアニール温度の範囲（２５０℃〜２８０℃）と比較して、高温になっている。
これは、酸化マグネシウム等のトンネル絶縁層の適正な内部構造や結晶構造を形成するために必要になるからである、と考えられる。
【００５７】
このため、記憶素子の強磁性層にも、この高い温度のアニールに耐性を有するように、耐熱性のある強磁性材料を用いることにより、優れたＭＲ特性を得ることができる。
【００５８】
トンネル絶縁層の面積抵抗値は、スピン注入により記憶層の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμｍ２程度以下に制御する必要がある。
そして、ＭｇＯ膜から成るトンネル絶縁層では、面積抵抗値を上述の範囲とするために、ＭｇＯ膜の膜厚を１．５ｎｍ以下に設定する必要がある。
【００５９】
また、記憶層の磁化の向きを、小さい電流で容易に反転できるように、記憶素子を小さくすることが望ましい。
従って、好ましくは、記憶素子の面積を０．０４μｍ２以下とする。
【００６０】
なお、上述した構成条件を有する記憶層と、材料又は組成範囲の異なる他の強磁性層とを直接積層させることも可能である。また、強磁性層と軟磁性層とを積層させたり、複数層の強磁性層を軟磁性層や非磁性層を介して積層させたりすることも可能である。このように積層させた場合でも、本発明の効果が得られる。
特に、複数層の強磁性層を非磁性層を介して積層させた構成としたときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、記憶素子の寸法がサブミクロン以下になっても、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。この場合の非磁性層の材料としては、Ｒｕ，Ｏｓ，Ｒｅ，Ｉｒ，Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｂｉ，Ｓｉ，Ｂ，Ｃ，Ｃｒ，Ｔａ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｗ，Ｍｏ，Ｎｂまたはそれらの合金を用いることができる。
【００６１】
磁化固定層は、一方向の異方性を有していることが望ましく、記憶層は一軸異方性を有していることが望ましい。
また、磁化固定層及び記憶層のそれぞれの膜厚は、１ｎｍ〜３０ｎｍであることが好ましい。
【００６２】
記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。
【００６３】
磁化固定層は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とする。
また、磁化固定層は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリ構造とする。
磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記憶素子を安定して動作させることができる。さらに、各強磁性層の膜厚を調整することができ、磁化固定層からの漏洩磁界を抑えることができる。
積層フェリ構造の磁化固定層を構成する強磁性層の材料としては、Ｃｏ，ＣｏＦｅ，ＣｏＦｅＢ等を用いることができる。また、非磁性層の材料としては、Ｒｕ，Ｒｅ，Ｉｒ，Ｏｓ等を用いることができる。
【００６４】
反強磁性層の材料としては、ＦｅＭｎ合金、ＰｔＭｎ合金、ＰｔＣｒＭｎ合金、ＮｉＭｎ合金、ＩｒＭｎ合金、ＮｉＯ、Ｆｅ２Ｏ３等の磁性体を挙げることができる。
また、これらの磁性体に、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
【００６５】
また、記憶素子の膜構成は、記憶層が磁化固定層の上側に配置される構成でも、下側に配置される構成でも全く問題はない。
【００６６】
なお、記憶素子の記憶層に記録された情報を読み出す方法としては、記憶素子の記憶層に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層を介して流れる強磁性トンネル電流によって読み出してもよいし、磁気抵抗効果により読み出してもよい。
【００６７】
続いて、本発明の実施の形態を説明する。
本発明の一実施の形態として、メモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
【００６８】
そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、記憶素子３が配置されている。この記憶素子３は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
【００６９】
また、本実施の形態のメモリの記憶素子３の断面図を図２に示す。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に磁化固定層３１を設けている。磁化固定層３１の下に反強磁性層１２が設けられ、この反強磁性層１２により、磁化固定層３１の磁化の向きが固定される。
記憶層１７と磁化固定層３１との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１６が設けられ、記憶層１７と磁化固定層３１とにより、ＭＴＪ素子が構成されている。
また、反強磁性層１２の下には下地層１１が形成され、記憶層１７の上にはキャップ層１８が形成されている。
【００７０】
磁化固定層３１は、積層フェリ構造となっている。
具体的には、磁化固定層３１は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成である。
磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。これにより、磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
【００７１】
磁化固定層３１の強磁性層１３，１５の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ，Ｚｒ，Ｇｄ，Ｔａ，Ｔｉ，Ｍｏ，Ｍｎ，Ｃｕ等の遷移金属元素やＳｉ，Ｂ，Ｃ等の軽元素を含有させることもできる。また、例えばＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅの積層膜といったように、材料が異なる複数の膜を直接（非磁性層を介さずに）積層して、強磁性層１３，１５を構成してもよい。
磁化固定層３１の積層フェリを構成する非磁性層１４の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。
非磁性層１４の膜厚は、材料によって変動するが、好ましくは、ほぼ０．５ｎｍから２．５ｎｍの範囲で使用する。
【００７２】
本実施の形態では、特に、記憶素子３を上から見た平面図を図３に示すように、楕円形の平面形状を有する記憶素子３に対して、記憶素子３の記憶層１７を含む各層の周囲に、熱膨張係数の比較的小さい絶縁層４１が設けられている構成とする。
そして、記憶層１７の熱膨張係数を１×１０−５［／Ｋ］以上とし、絶縁層４１の熱膨張係数は、５×１０−６［／Ｋ］以下とする。
このように熱膨張係数の比較的小さい絶縁層４１で、熱膨張係数の比較的大きい記憶層１７等、記憶素子３の各層の周囲を囲うことによって、絶縁層４１から記憶層１７へ歪を印加することができる。
【００７３】
熱膨張係数の比較的小さい絶縁層４１の材料としては、前述した、線膨張係数の小さいアルカリハライド型のセラミックス、具体的には、ＳｉＮ，ＳｉＯ２，ＺｒＳｉＯ４等が挙げられる。
【００７４】
さらに、本実施の形態において、中間層である絶縁層１６を、酸化マグネシウム層とした場合には、磁気抵抗変化率（ＭＲ比）を高くすることができる。
このようにＭＲ比を高くすることによって、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を低減することができる。
【００７５】
本実施の形態の記憶素子３は、下地層１１からキャップ層１８までを真空装置内で連続的に形成して、その後エッチング等の加工によって記憶素子３のパターンを形成することにより、製造することができる。
【００７６】
上述の本実施の形態の構成によれば、記憶素子３の記憶層１７を含む各層の周囲に、熱膨張係数の比較的小さい絶縁層４１を設けたことにより、この絶縁層４１から記憶層１７に歪を印加して、磁歪により記憶層１７の保磁力を増大させることができる。
これにより、記憶層１７の磁化Ｍ１の向きを反転させるために必要となる、書き込み電流量を増大させることなく、記憶層１７の熱安定性を充分に確保することが可能になる。
記憶層１７の熱安定性が向上することにより、記憶素子３に対して電流を流して情報を記録する、動作領域を拡大することが可能になり、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
【００７７】
また、記憶素子３の記憶層１７に充分な熱安定性を確保しても、書き込み電流が増えることがないので、大きな電圧をかける必要がなくなることから、中間層である絶縁層１６が絶縁破壊されることもなくなる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
【００７８】
さらにまた、書き込み電流を低減しても、熱安定性を充分に確保することが可能となるため、書き込み電流を低減して、記憶素子３に書き込みを行う際の消費電力を低減することが可能になる。
これにより、本実施の形態の記憶素子３によりメモリセルを構成した、メモリ全体の消費電力を低減することも可能になる。
【００７９】
従って、情報保持特性が優れた、安定して動作する信頼性の高いメモリを実現することができ、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
【００８０】
本実施の形態において、記憶素子３の周囲に形成する絶縁層４１は、２５０℃以上５００℃以下で、ＭＯＳプロセスとして比較的高温かつ汎用の条件で形成することができる。しかも、新たなマスクや複雑なプロセス工程を必要としないため、短時間で形成することができる。
【００８１】
なお、図３に示した構成とする代わりに、平面図を図４に示すように、記憶層１７を含む各層の周囲のみに、熱膨張係数の比較的小さい絶縁層４１を設け、その他の部分（さらに外側の部分）は通常用いられるような絶縁層４２とした構成も可能である。
この構成とした場合も、熱膨張係数の比較的小さい絶縁層４１から、記憶素子３の記憶層１７に歪を印加することができる。
【００８２】
また、図３や図４に示した構成において、熱膨張係数の比較的小さい絶縁層４１は、必ずしも記憶素子３の積層膜の全体の周囲を覆っていなくても良く、少なくとも記憶素子３の記憶層１７の周囲を絶縁層４１で覆って、記憶層１７に歪を印加することができるようにすれば良い。
【００８３】
次に、本発明の他の実施の形態として、メモリ（記憶装置）の概略構成図（平面図）を、図５に示す。
図５に示すように、平面形状が楕円形状である記憶素子３により各メモリセルが構成され、メモリセルが多数マトリクス状に配置されている。
各メモリセルを構成する記憶素子３は、例えば、図２に断面図を示した膜構成とすることができる。
本実施の形態のメモリにおいては、特に、メモリセルの各行間に、記憶素子３の周囲とは熱膨張係数が異なる材料から成るライナー層４３を、帯状に形成している。
このライナー層４３は、楕円形状の記憶素子３の長軸方向（長手方向；行方向）と平行に形成されている。
そして、ライナー層４３と各メモリセルの記憶素子３との間は、絶縁層４４で埋められている。
【００８４】
メモリセル間の絶縁は、記憶素子３の周囲の絶縁層４４によって確保されているので、ライナー層４３の材料は、絶縁性に限らず、導電性を有していても構わない。そこで、例えば、電流を流すための配線や信号を伝送するための配線と兼用することも可能である。
【００８５】
ライナー層４３の材料としては、例えば、熱膨張係数の比較的小さい材料、例えば、ＴｉＮが好適であるが、その他にも、Ｔｉ，Ｔａ，ＴａＮ，Ｗ，ＷＮ等のＩＶＢ族からＶＩＢ族の遷移金属系材料や、ＳｉＮ，ＡｌＮ，Ａｌ２Ｏ３，ＺｅＯ２等が挙げられる。
熱膨張係数の比較的小さい材料を使用することにより、絶縁層４４よりも熱膨張係数が小さいライナー層４３から応力を発生させて、絶縁層４４を通じて記憶層１７に歪を付与することができる。
【００８６】
一方、ライナー層４３の材料として、記憶素子３の周囲の絶縁層４４よりも充分に熱膨張係数が大きい、熱膨張係数の比較的大きい材料を使用することも可能である。
即ち、ライナー層４３には、記憶素子３の周囲の絶縁層４４とは熱膨張係数が異なる材料を用いれば良い。
【００８７】
上述の本実施の形態の構成によれば、記憶素子３から成るメモリセルの各行間に、記憶素子３の周囲の絶縁層４４とは熱膨張係数が異なる材料から成るライナー層４３を帯状に設けたことにより、このライナー層４３から絶縁層４４を通じて記憶層１７に歪を印加して、磁歪により記憶層１７の保磁力を増大させることができる。
これにより、記憶層１７の磁化Ｍ１の向きを反転させるために必要となる、書き込み電流量を増大させることなく、記憶層１７の熱安定性を充分に確保することが可能になる。
記憶層１７の熱安定性が向上することにより、記憶素子３に対して電流を流して情報を記録する、動作領域を拡大することが可能になり、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
【００８８】
また、記憶素子３の記憶層１７に充分な熱安定性を確保しても、書き込み電流が増えることがないので、大きな電圧をかける必要がなくなることから、中間層である絶縁層１６が絶縁破壊されることもなくなる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
【００８９】
さらにまた、書き込み電流を低減しても、熱安定性を充分に確保することが可能となるため、書き込み電流を低減して、記憶素子３に書き込みを行う際の消費電力を低減することが可能になる。
これにより、本実施の形態の記憶素子３によりメモリセルを構成した、メモリ全体の消費電力を低減することも可能になる。
【００９０】
従って、情報保持特性が優れた、安定して動作する信頼性の高いメモリを実現することができ、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
【００９１】
本実施の形態において、ライナー層４３は、２５０℃以上５００℃以下で、ＭＯＳプロセスとして比較的高温かつ汎用の条件で形成することができる。しかも、複雑なプロセス工程を必要としないため、短時間で形成することができる。
【００９２】
次に、本発明のさらに他の実施の形態のメモリ（記憶装置）を説明する。
本実施の形態では、メモリの各メモリセルを構成する、記憶素子の膜構成に特徴を有する。
具体的には、図２に断面図を示した記憶素子３の膜構成において、下地層１１、キャップ層１８、下地層１１の下層に接続して設けられる下部電極層（図示せず）、キャップ層１８の上層に接続して設けられる上部電極層（図示せず）、或いは製造時に記憶素子３の積層膜（ＭＴＪ素子）をパターニングするために使用したマスクを残したハードマスク層のうち、少なくともいずれかの層を、記憶層１７よりも熱膨張係数が充分小さい材料を用いて構成する。
このような材料としては、ＴｉＮ等の材料、その他、Ｔｉ，Ｔａ，ＴａＮ，Ｗ，ＷＮ等のＩＶＢ族からＶＩＢ族の遷移金属及びその窒化物を用いることができる。
このような材料を用いることにより、記憶層１７よりも熱膨張係数が充分小さい層から、記憶層１７に歪を印加することができる。
【００９３】
本実施の形態の記憶素子周辺は２５０℃以上５００℃以下で、ＭＯＳプロセスとして比較的高温な汎用条件で形成することができ、しかも新たなマスクや複雑なプロセス工程が必要なわけではなく、短時間で形成することができる。
【００９４】
次に、本発明のさらに他の実施の形態として、メモリ（記憶装置）の概略構成図（平面図）を、図６Ａに示す。
図６Ａに示すように、平面形状が楕円形の記憶素子３により各メモリセルが構成され、メモリセルがマトリクス状に配置されている。
各メモリセルの間は、絶縁層から成る素子分離層４５により、互いに絶縁されている。
【００９５】
本実施の形態においては、さらに、この素子分離層４５から記憶素子３の記憶層１７に歪が印加されている構成とする。
そのためには、素子分離層４５に、例えば、前述した、線膨張係数の小さいアルカリハライド型のセラミックス、具体的には、ＳｉＮ，ＳｉＯ２，ＺｒＳｉＯ４等のような、熱膨張係数の小さい材料を用いればよい。
【００９６】
ここで、図６ＡのＸ−Ｘにおける断面図を、図６Ｂに示す。
絶縁層２２によってそれぞれメモリセル毎に分離されたコンタクト層４（２１）の上に、記憶素子３が形成されている。
そして、各メモリセルの記憶素子３の間を埋めて、素子分離層４５が形成されている。
【００９７】
図６Ａ及び図６Ｂに示す素子分離層４５を形成するには、例えば、次のような製造工程を採る。
まず、記憶素子３の積層膜を全面的に形成する。
次に、記憶素子３の積層膜をエッチングによってパターニングして、各メモリセルに分離する。
続いて、各メモリセルの間にできた穴を埋めて、素子分離層４５を形成する。
その後、記憶素子３上に余分な素子分離層４５が残っていれば、除去する。
このようにして、図６Ｂに示した断面構造を作製することができる。
【００９８】
上述の本実施の形態の構成によれば、記憶素子３から構成されるメモリセルの間が素子分離層４５によって絶縁され、素子分離層４５から記憶素子３の記憶層１７に歪が印加されていることにより、磁歪により記憶層１７の保磁力を増大させることができる。
これにより、記憶層１７の磁化Ｍ１の向きを反転させるために必要となる、書き込み電流量を増大させることなく、記憶層１７の熱安定性を充分に確保することが可能になる。
記憶層１７の熱安定性が向上することにより、記憶素子３に対して電流を流して情報を記録する、動作領域を拡大することが可能になり、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
【００９９】
また、記憶素子３の記憶層１７に充分な熱安定性を確保しても、書き込み電流が増えることがないので、大きな電圧をかける必要がなくなることから、中間層である絶縁層１６が絶縁破壊されることもなくなる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
【０１００】
さらにまた、書き込み電流を低減しても、熱安定性を充分に確保することが可能となるため、書き込み電流を低減して、記憶素子３に書き込みを行う際の消費電力を低減することが可能になる。
これにより、本実施の形態の記憶素子３によりメモリセルを構成した、メモリ全体の消費電力を低減することも可能になる。
【０１０１】
従って、情報保持特性が優れた、安定して動作する信頼性の高いメモリを実現することができ、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
【０１０２】
なお、本発明において、記憶素子の平面形状は、図３・図４・図５・図６Ａに示した略楕円形に限定されるものではなく、他の形状も可能である。ただし、記憶層に形状異方性を持たせた方が、磁化の向きを互いに逆向きの２つの向きに規制しやすい。楕円形の他には、例えば、紡錘形、長方形等が考えられる。
【０１０３】
ここで、本発明の記憶素子の構成において、具体的に記憶層を構成する強磁性材料、ライナー層、ハードマスク層、埋め込み材料等、各層の材料や膜厚等を選定して、特性を調べた。
実際のメモリでは、図１や図８に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、選択用のトランジスタや下層配線の製造工程については、説明を省略する。
また、図１では、記憶素子３の上下にコンタクト層４が接続されているが、ここでは、図７に断面図を示すように、記憶素子３上にビット線２４（ＢＬ）を直接接続した構造とした。
【０１０４】
＜実験１＞
メモリセルの間にライナー層を設け、また、ライナー層の材料を変えて、それぞれ特性を調べた。
【０１０５】
図７に示すように、下層配線と接続するコンタクト層２１が形成された絶縁層２２上に、図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層となる絶縁層（バリア層）１６を膜厚０．９ｎｍの酸化マグネシウム膜、記憶層１７を膜厚３ｎｍのＣｏＦｅＢ膜、キャップ層１８を膜厚５ｎｍのＴａ膜と選定し、また下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
上記膜構成で、ＰｔＭｎ膜の組成はＰｔ５０Ｍｎ５０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０（原子％）とした。
ＣｏＦｅＢ膜のＣｏとＦｅの比率は８０：２０とした。
酸化マグネシウム膜から成る絶縁層１６以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム（ＭｇＯ）膜から成る絶縁層１６は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
【０１０６】
ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、ワード線のＣｕ層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子３のパターンを、短軸０．０９μｍ×長軸０．１８μｍの楕円形状として、記憶素子３の面積抵抗値（Ωμｍ２）が３０Ωμｍ２となるようにした。
次に、記憶素子３部分以外を埋めて、厚さ１５０ｎｍ程度のシリコン酸化物から成る絶縁層２３をスパッタリングによって形成し、記憶素子３を周囲と絶縁した。
【０１０７】
その後、上部電極となるビット線２４及びライナー層４３を、それぞれフォトリソグラフィを用いてパターニングすることによって、順次形成した。ライナー層４３は、記憶素子３に対して、図５に示した配置関係になるように、幅１５０ｎｍ・厚さ５０ｎｍになるように形成した。
さらに、ビット線２４やライナー層４３を覆って絶縁層２５を形成し、ビット線２４上の絶縁層２５の一部を開口して測定用のパッドを形成した。
このようにして、記憶素子３から成るメモリセルを多数有し、メモリセルの各行の間に行方向のライナー層４３が形成されたメモリの試料を作製した。
そして、ライナー層４３の材料を、ＴａＮ（窒化タンタル）、ＳｉＮ（窒化シリコン；熱膨張係数２．６×１０−６／Ｋ）、ＴｉＮ（窒化チタン；熱膨張係数４．１×１０−６／Ｋ）、２Ａｌ２Ｏ３・５ＳｉＯ２・２ＭｇＯ（熱膨張係数２．５×１０−６／Ｋ）、Ａｌ２Ｏ３・４ＳｉＯ２・ＬｉＯ２（熱膨張係数１．９×１０−６／Ｋ）と変えて、メモリを作製し、それぞれ実施例の試料とした。
また、ライナー層４３を形成せず、その他は実施例の試料と同様にしてメモリを作製し、比較例の試料とした。
【０１０８】
作製した実施例及び比較例の各試料について、下記のように特性の測定を行った。
【０１０９】
（保磁力の測定）
まず、記憶素子に連続的に変化する外部磁場を加えながら、記憶素子の抵抗値を測定した。このとき、温度を室温２５℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節した。
そして、記憶層の磁化の向きとは反対の方向に外部磁場を加えていき、外部磁界が記憶層の保磁力を上回ると、記憶層の磁化の向きが反転する。磁化の向きが反転することにより、記憶素子の抵抗値が変化するので、この抵抗値が変化したときの外部磁界の大きさを記憶素子の保磁力と等しいとみなして、記憶素子の保磁力を得た。
【０１１０】
（反転電流値の測定）
記憶素子に、１μｓから１００ｍｓのパルス幅の電流を流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温２５℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節した。
さらに、記憶素子に流す電流量を変化させて、この記憶層の磁化が反転する反転電流値を求めた。
そして、記憶素子間のばらつきを考慮するために、同一構成の記憶素子を２０個程度作製して、上述の測定を行い、反転電流値の平均値をとった。
ここで、便宜上、ワード線からビット線に電流を流す場合の反転電流値をＩｃ+と記し、ビット線からワード線に電流を流す場合の反転電流値をＩｃ−と記す。ワード線からビット線に電流を流す場合には、平行状態から反平行状態に反転し、ビット線からワード線に電流を流す場合には、反平行状態から平行状態に反転する。各パルス幅におけるＩｃ値を横軸パルス幅でプロットし、１ｎｓのパルス幅に外挿した値をＩｃ０値とした。
そして、Ｉｃ＋及びＩｃ−からそれぞれ得られたＩｃ０値の絶対値の平均値を求め、これを各試料の反転電流値とした。
【０１１１】
（熱安定性の指標Δの測定）
各パルス幅で測定された電流値Ｉｃ及び上述の方法により算出されたＩｃ０の値から、下記の式３に従い、熱安定性の指標Δを導出した。式３中のτ０値は、スピン自転周波数の逆数で、通常１ｎｓとする。
【０１１２】
【数３】
0005641026.tif 000004
【０１１３】
測定結果として、測定により得られた、保磁力Ｈｃ値、熱安定性の指標Δ値、反転電流値Ｉｃ０値を、表１にまとめて示す。
【０１１４】
【表１】
0005641026.tif 000005
【０１１５】
表１より、ライナー層４３を形成した実施例の試料は、いずれも保磁力Ｈｃ及び熱安定性の指標Δが、比較例の試料より向上していることがわかる。
実施例の試料のうちでは、ライナー層４３の材料をＴｉＮ（窒化チタン）とした試料が、最も保磁力Ｈｃ及び熱安定性の指標Δが大きかった。
また、反転電流値Ｉｃ０は比較例と同等又は若干増える程度であり、ライナー層４３を設けても、反転電流値が大きく増大することはない。
【０１１６】
従って、ライナー層４３を設けることにより、記憶層１７の保磁力Ｈｃや熱安定性の指標Δを向上させて、反転電流値（即ち、書き込み電流量）を増大させることなく、記憶層１７の熱安定性を充分に確保することが可能になる。
そして、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
【０１１７】
実験１の実施例の各試料では、絶縁層２３で記憶素子３の周囲を埋めた後に、ライナー層４３をパターン形成しているので、ライナー層４３が絶縁層２３よりも上方に形成されている。
これに対して、例えば、絶縁層２３を掘って溝を形成し、この溝にライナー層４３の材料を埋め込んで形成することも可能である。
【０１１８】
＜実験２＞
記憶素子の積層膜の上にハードマスク層を残し、また、ハードマスク層の材料を変えて、特性を調べた。
【０１１９】
実験１と同様にして、記憶素子３の各層を成膜し、さらに反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
続いて、記憶素子３の最上層（キャップ層１８）の上に、ハードマスク層を１００ｎｍの厚さで形成した。
その後、実験１と同様にして、ワード線を形成し、さらに記憶素子３のパターンのレジストマスクを形成した。
次に、このレジストマスクを用いて、ハードマスク層をパターニングした。
そして、レジストマスクを除去した後に、ハードマスク層を用いて記憶素子３の各層をパターニングした。
次に、記憶素子３部分以外を、厚さ１５０ｎｍ程度のシリコン酸化物から成る絶縁層２３をスパッタリングによって形成し、記憶素子３を周囲と絶縁した。
【０１２０】
その後、ハードマスク層の上に、フォトグラフィを用いて、上部電極となるビット線２４を形成した。即ち、ハードマスク層は、図７に示した断面構造に対して、記憶素子３とビット線２４との間に設けている。
さらに、ビット線２４を覆って絶縁層２５を形成した後に、絶縁層２５の一部を開口して測定用のパッドを形成した。
このようにして、記憶素子３から成るメモリセルを多数有するメモリの試料を作製した。
そして、ハードマスク層の材料を、ＴｉＮ（窒化チタン）、ＷＮ（窒化タングステン）、ＴａＮ（窒化タンタル）、Ｍｏ（モリブデン）と変えて、メモリを作製した。このうち、ハードマスク層にＭｏを用いた試料は、記憶層１７のＣｏＦｅＢとの熱膨張係数の差が小さく、記憶層１７への応力の付与が少ないので、比較例として、その他の試料を実施例とした。
【０１２１】
作製した実施例及び比較例の各試料について、実験１と同様にして特性の測定を行った。
測定結果として、測定により得られた、保磁力Ｈｃ値、熱安定性の指標Δ値、反転電流値Ｉｃ０値を、表２にまとめて示す。
【０１２２】
【表２】
0005641026.tif 000006
【０１２３】
表２より、ハードマスク層にＴｉＮ，ＷＮ，ＴａＮをそれぞれ用いた各実施例の試料は、いずれも保磁力Ｈｃ及び熱安定性の指標Δが、Ｍｏを用いた比較例の試料より高くなっていることがわかる。
実施例の試料のうちでは、ハードマスク層の材料をＴｉＮ（窒化チタン）とした試料が、最も保磁力Ｈｃ及び熱安定性の指標Δが大きかった。
また、反転電流値Ｉｃ０は比較例と同等又は若干増える程度であり、ＴｉＮ，ＷＮ，ＴａＮから成るハードマスク層を設けても、反転電流値が大きく増大することはない。
【０１２４】
従って、記憶素子３の上に、ＴｉＮ，ＷＮ，ＴａＮから成るハードマスク層を設けることにより、記憶層１７の保磁力Ｈｃや熱安定性の指標Δを向上させて、反転電流値（即ち、書き込み電流量）を増大させることなく、記憶層１７の熱安定性を充分に確保することが可能になる。
そして、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
【０１２５】
＜実験３＞
記憶素子の周囲を埋め込む絶縁層２３の材料を変えて、特性を調べた。
【０１２６】
実験１と同様にして、記憶素子３の各層をパターニングした。
次に、記憶素子３部分以外を、厚さ１５０ｎｍ程度の絶縁層２３をスパッタリングによって形成し、記憶素子３を周囲と絶縁した。
その後、フォトグラフィを用いて、上部電極となるビット線２４を形成した。
さらに、ビット線２４を覆って絶縁層２５を形成した後に、絶縁層２５の一部を開口して測定用のパッドを形成した。
このようにして、記憶素子３から成るメモリセルを多数有するメモリの試料を作製した。
そして、記憶素子３の周囲に埋め込む絶縁層２３の絶縁材料を、ＳｉＮ（窒化シリコン；熱膨張係数２．６×１０−６／Ｋ）、ＳｉＯ（酸化シリコン；熱膨張係数３．０×１０−６／Ｋ）、Ａｌ２Ｏ３（酸化アルミニウム；熱膨張係数７．２×１０−６／Ｋ）、ＺｒＳｉＯ４（熱膨張係数４．１×１０−６／Ｋ）、Ａｌ２Ｏ３・ＴｉＯ２（熱膨張係数１．４×１０−６／Ｋ）と変えて、メモリを作製した。このうち、Ａｌ２Ｏ３（酸化アルミニウム）を用いた試料は、記憶層１７との熱膨張係数の差が小さくなり、記憶層１７への応力の付与が少ないので、比較例として、その他の試料を実施例とした。
【０１２７】
作製した実施例及び比較例の各試料について、実験１と同様にして特性の測定を行った。
測定結果として、測定により得られた、保磁力Ｈｃ値、熱安定性の指標Δ値、反転電流値Ｉｃ０値を、表３にまとめて示す。
【０１２８】
【表３】
0005641026.tif 000007
【０１２９】
表３より、各実施例の試料は、いずれも保磁力Ｈｃ及び熱安定性の指標Δが、比較例の試料よりも高くなっていることがわかる。
実施例の試料のうちでは、絶縁層２３の材料をＺｒＳｉＯ４とした試料が、最も保磁力Ｈｃ及び熱安定性の指標Δが大きかった。
また、反転電流値Ｉｃ０は比較例と同等又は若干増える程度であり、ＳｉＮ，ＳｉＯ，ＺｒＳｉＯ４，Ａｌ２Ｏ３・ＴｉＯ２を絶縁層２３に用いても、反転電流値が大きく増大することはない。
【０１３０】
従って、記憶素子３の周囲に埋め込む絶縁層２３の材料として、ＳｉＮ，ＳｉＯ，ＺｒＳｉＯ４，Ａｌ２Ｏ３・ＴｉＯ２を用いることにより、記憶層１７の保磁力Ｈｃや熱安定性の指標Δを向上させて、反転電流値（即ち、書き込み電流量）を増大させることなく、記憶層１７の熱安定性を充分に確保することが可能になる。
そして、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
【０１３１】
なお、前述した記憶素子３の周囲に埋め込む絶縁層２３の熱膨張係数を５×１０−６［／Ｋ］以下とする条件について、実施例の各試料はこの条件を満たし、酸化アルミニウムを絶縁層２３に用いた比較例の試料はこの条件を満たしていない。
従って、この熱膨張係数の条件を満たすことにより、記憶層１７の保磁力Ｈｃや熱安定性の指標Δを向上させて、反転電流値（即ち、書き込み電流量）を増大させることなく、記憶層１７の熱安定性を充分に確保して、記憶素子３を安定して動作させることができる。
【０１３２】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【０１３３】
３  記憶素子、４，２１  コンタクト層、１１  下地層、１２  反強磁性層、１３，１５  強磁性層、１４  非磁性層、１６  トンネル絶縁層、１７  記憶層、１８  キャップ層、２２，２３，２５，４２，４４  絶縁層、２４  ビット線、３１  磁化固定層、４１  （熱膨張係数の比較的小さい）絶縁層、４３  ライナー層、４５  素子分離層
【図１】
0005641026.tif 000008
【図２】
0005641026.tif 000009
【図３】
0005641026.tif 000010
【図４】
0005641026.tif 000011
【図５】
0005641026.tif 000012
【図６】
0005641026.tif 000013
【図７】
0005641026.tif 000014
【図８】
0005641026.tif 000015
【図９】
0005641026.tif 000016
【図１０】
0005641026.tif 000017