(57)【特許請求の範囲】
【請求項１】
交流電源と負荷との間で該負荷と並列に接続される電力変換器を備え、負荷入力に含まれる高調波成分を相殺する補償出力を発生するアクティブフィルタ装置において、
交流電源電圧のゼロクロス点を検出するゼロクロス検出手段と、
上記負荷入力から上記高調波成分を抽出し該高調波成分を相殺する補償出力指令値を演算する補償出力指令演算手段と、
上記補償出力指令値と上記電力変換器の出力である上記補償出力の検出値との誤差量を、一定の制御周期毎に演算する誤差量演算手段と、
各々アドレスを有し入力される上記誤差量を積分して誤差量積分値を記憶するＮ個の誤差積分器と入出力切り換え手段とを備えて、上記制御周期毎に上記誤差量を入力して上記誤差量積分値を出力する誤差量積分手段と、
上記ゼロクロス点に基づいて上記交流電源電圧の各周期における上記制御周期の数をカウントアップし、上記制御周期毎にその時点のカウント値に基づいて上記入出力切り換え手段が選択する上記誤差積分器のアドレスを決定するアドレス決定手段と、
上記誤差量積分値に基づいて上記制御周期毎に制御量を演算する制御量演算手段と、
上記制御量から上記電力変換器への制御信号を生成する制御信号生成手段とを備え、
上記誤差量積分手段では、該誤差量積分手段内の上記誤差積分器の個数Ｎが、上記制御周期ｄｔと上記交流電源の周波数ｆｓの積の逆数である１／（ｆｓ・ｄｔ）より大きく設定され、上記制御周期毎に、上記入出力切り換え手段が上記Ｎ個の誤差積分器の中から上記アドレス決定手段で決定されたアドレスに対応する誤差積分器を選択し、該選択された誤差積分器に上記誤差量を入力し、該選択された誤差積分器に記憶された上記誤差量積分値を上記誤差量積分手段から出力することを特徴とするアクティブフィルタ装置。
【請求項２】
上記アドレス決定手段は、上記アドレスとして上記制御周期毎にその時点の上記カウント値に対応する入力アドレスと、該入力アドレスより所定のカウント分進んだ出力アドレスとを決定し、
上記誤差量積分手段は、上記入力アドレスにて選択された上記誤差積分器に上記誤差量を入力して積分した上記誤差積分値を記憶し、上記出力アドレスにて選択された上記誤差積分器に記憶された上記誤差量積分値を出力することを特徴とする請求項１に記載のアクティブフィルタ装置。
【請求項３】
上記アドレス決定手段は、上記ゼロクロス点の検出信号をリセット信号として上記制御周期の数をカウントアップし、該カウント値に基づいて上記アドレスを決定することを特徴とする請求項１または２に記載のアクティブフィルタ装置。
【請求項４】
上記アドレス決定手段は、上記ゼロクロス点に基づいて上記交流電源電圧の各周期毎の上記制御周期の総数値を生成する手段を備え、過去周期における上記制御周期の総数値に基づいて現在周期において上記制御周期数の上限値を決定し、該上限値をリセット値として上記制御周期の数をカウントアップし、該カウント値に基づいて上記アドレスを決定することを特徴とする請求項１または２に記載のアクティブフィルタ装置。
【請求項５】
上記アドレス決定手段は、上記ゼロクロス点の検出信号をリセット信号として上記制御周期の数をカウントアップし、上記交流電源電圧の各周期毎の上記制御周期の総数値を生成すると共に、現在周期において上記制御周期の数のカウント値に基づいて上記入力アドレスを決定し、該入力アドレスより所定のカウント分進んだアドレスを、直前周期における上記制御周期の総数値を上限値として補正して上記出力アドレスを決定することを特徴とする請求項２に記載のアクティブフィルタ装置。
【請求項６】
上記アドレス決定手段は、上記ゼロクロス点に基づいて上記交流電源電圧の各周期毎の上記制御周期の総数値を生成する手段を備え、過去周期における上記制御周期の総数値に基づいて現在周期において上記制御周期数の上限値を決定し、該上限値をリセット値として上記制御周期の数をカウントアップし、該カウント値に基づいて上記入力アドレスを決定すると共に、該入力アドレスより所定のカウント分進んだアドレスを、上記上限値により補正して上記出力アドレスを決定することを特徴とする請求項２に記載のアクティブフィルタ装置。
【請求項７】
上記制御周期数の上限値は、過去の複数周期における上記制御周期の総数値の平均値と、直前周期の上記制御周期の総数値とに基づいて決定されることを特徴とする請求項４または６に記載のアクティブフィルタ装置。
【請求項８】
上記負荷入力と上記補償出力は電流であることを特徴とする請求項１〜７のいずれか１項に記載のアクティブフィルタ装置。
【請求項９】
上記制御量演算手段は、さらに上記誤差量演算手段からの上記誤差量に基づいて上記制御量を演算することを特徴とする請求項１〜８のいずれか１項に記載のアクティブフィルタ装置。
【請求項１０】
上記制御量演算手段は、上記誤差量演算手段からの上記誤差量を積分して積分値を演算し、さらに該積分値に基づいて上記制御量を演算することを特徴とする請求項９に記載のアクティブフィルタ装置。
【請求項１１】
上記制御量演算手段は、上記誤差量演算手段からの上記誤差量の変化量を演算し、さらに該変化量に基づいて上記制御量を演算することを特徴とする請求項９または１０に記載のアクティブフィルタ装置。
【請求項１２】
上記電力変換器は複数のスイッチング素子を有し、所定のキャリア周期を用いた上記複数のスイッチング素子のオン／オフ制御により上記補償出力を出力し、上記キャリア周期は、上記制御周期の１／２倍、あるいは整数倍であることを特徴とする請求項１〜１１のいずれか１項に記載のアクティブフィルタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、負荷が発生する電源高調波を抑制するためのアクティブフィルタ装置に関するものである。
【背景技術】
【０００２】
従来のアクティブフィルタ装置は、系統電源に接続された高調波発生負荷に並列に接続され、高調発生負荷の負荷入力を検出し、負荷入力に含まれる高調波成分を抽出し、高調波成分を相殺するための補償出力をスイッチング素子のオン／オフ制御により発生させる。そして、このアクティブフィルタ装置の制御では、電源電圧位相を検出する位相検出手段と、位相毎に補償出力指令と主回路が出力する実際の補償出力との誤差量を演算する誤差量演算手段と、位相毎に誤差量を積分し記憶する誤差量積分手段と、記憶された誤差量の積分値から補償出力の制御量を演算する制御量演算手段とを備えて、制御量から主回路の制御信号を生成する。誤差量積分手段内には制御位相に対応するＮ個の誤差積分器を有しており、誤差量は制御位相に応じて切り替え手段により選択された誤差積分器により積分され、制御位相に応じて切り替え手段により選択された誤差積分器より得られる誤差積分値を出力する。
このように、従来のアクティブフィルタ装置は電源周期１周期において制御周期により分割された位相毎に誤差量の積分値を設け、電源周期に同期した補償出力を可能にしている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１８６７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のアクティブフィルタ装置では、電源周期内の制御周期の個数がＮ個と固定で、電源周期と制御周期とが同期することが制御の前提であり、電源周期と制御周期とが完全に同期しない場合や、電源電圧位相の検出に誤差がある場合に、電源の実位相に応じて選択すべき誤差積分器を正しく選択できず、制御精度が劣化して高調波抑制性能を保てないという問題点があった。
また、制御周期を電源周期と同期させる必要があるため、異なる電源周波数の電源に用いる場合は、制御周期の変更を要し、制御系の設計が複雑化するものであった。
【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、電源周期と制御周期とが同期しない場合や、電源電圧位相の検出に誤差がある場合にも、高い制御精度および高調波抑制性能が得られるアクティブフィルタ装置を提供することを目的とする。
さらに、アクティブフィルタ装置において、電源周波数に応じて制御周期の変更が不要で制御系の設計を容易にすることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るアクティブフィルタ装置は、交流電源と負荷との間で該負荷と並列に接続される電力変換器を備え、負荷入力に含まれる高調波成分を相殺する補償出力を発生する。このアクティブフィルタ装置は、交流電源電圧のゼロクロス点を検出するゼロクロス検出手段と、上記負荷入力から上記高調波成分を抽出し該高調波成分を相殺する補償出力指令値を演算する補償出力指令演算手段と、上記補償出力指令値と上記電力変換器の出力である上記補償出力の検出値との誤差量を、一定の制御周期毎に演算する誤差量演算手段と、各々アドレスを有し入力される上記誤差量を積分して誤差量積分値を記憶するＮ個の誤差積分器と入出力切り換え手段とを備えて、上記制御周期毎に上記誤差量を入力して上記誤差量積分値を出力する誤差量積分手段と、上記ゼロクロス点に基づいて上記交流電源電圧の各周期における上記制御周期の数をカウントアップし、上記制御周期毎にその時点のカウント値に基づいて上記入出力切り換え手段が選択する上記誤差積分器のアドレスを決定するアドレス決定手段と、上記誤差量積分値に基づいて上記制御周期毎に制御量を演算する制御量演算手段と、上記制御量から上記電力変換器への制御信号を生成する制御信号生成手段とを備える。そして、上記誤差量積分手段では、該誤差量積分手段内の上記誤差積分器の個数Ｎが、上記制御周期ｄｔと上記交流電源の周波数ｆｓの積の逆数である１／（ｆｓ・ｄｔ）より大きく設定され、上記制御周期毎に、上記入出力切り換え手段が上記Ｎ個の誤差積分器の中から上記アドレス決定手段で決定されたアドレスに対応する誤差積分器を選択し、該選択された誤差積分器に上記誤差量を入力し、該選択された誤差積分器に記憶された上記誤差量積分値を上記誤差量積分手段から出力するものである。
【発明の効果】
【０００７】
この発明によれば、誤差量積分手段内に、制御周期ｄｔと電源周波数ｆｓの積の逆数である１／（ｆｓ・ｄｔ）より大きい数の誤差積分器を備えておき、交流電源電圧の各周期における制御周期の数をカウントアップし、制御周期毎にその時点のカウント値に基づいて誤差積分器を選択するため、電源周期と制御周期とが同期する必要はない。このため、電源周期と制御周期とが同期しない場合や、電源電圧位相の検出に誤差がある場合にも、アクティブフィルタ装置は高い制御精度および高調波抑制性能を維持することができる。また、電源周波数に依らず一定の制御周期を用いることができ制御系の設計が容易になる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１によるアクティブフィルタ装置の構成図である。
【図２】この発明の実施の形態１によるアドレス決定手段を示す制御ブロック図である。
【図３】この発明の実施の形態１によるアクティブフィルタ装置における各部の波形を示す図である。
【図４】この発明の実施の形態１によるアドレス決定手段の説明図である。
【図５】この発明の実施の形態１による誤差量積分手段と制御量演算手段とを示す制御ブロック図である。
【図６】この発明の実施の形態１によるアクティブフィルタ装置における各部の波形を示す図である。
【図７】この発明の実施の形態２によるアドレス決定手段を示す制御ブロック図である。
【図８】この発明の実施の形態２によるアドレス決定手段を説明するフローチャートである。
【図９】この発明の実施の形態３による誤差量積分手段と制御量演算手段とを示す制御ブロック図である。
【図１０】この発明の実施の形態３の別例による誤差量積分手段と制御量演算手段とを示す制御ブロック図である。
【図１１】この発明の実施の形態３の別例による誤差量積分手段と制御量演算手段とを示す制御ブロック図である。
【図１２】この発明の実施の形態３の別例による誤差量積分手段と制御量演算手段とを示す制御ブロック図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
以下、この発明の実施の形態１によるアクティブフィルタ装置について説明する。
図１は、この発明の実施の形態１による、電源高調波発生負荷より発生する高調波を抑制するアクティブフィルタ装置を示す構成図である。
図１に示すように、交流電源としての系統電源１に電源高調波発生負荷である負荷２が接続され、アクティブフィルタ装置３は、系統電源１と負荷２との間で負荷２と並列に接続され、負荷２に入力される負荷電流Ｉｆを電流検出器４にて検出し、負荷電流Ｉｆに含まれる高調波成分を相殺する補償出力としての高調波補償電流Ｉａ（以下、単に補償電流Ｉａと称す）を発生する。
【００１０】
また、アクティブフィルタ装置３は、電源電圧ゼロクロス点の検出を行い検出信号であるゼロクロス信号Ｓｚｃを発生するゼロクロス検出手段５と、ノイズフィルタ６と、交流リアクトル７と、補償電流Ｉａを検出する補償電流検出器８と、複数のスイッチング素子を有するインバータ回路などから成り補償電流Ｉａを出力するアクティブフィルタ装置３の主回路である電力変換器９と、電力変換器９の直流部に接続された電解コンデンサ１０と、電力変換器９内のスイッチング素子を駆動するためのゲート駆動回路１１と、与えられた制御量Ｉｃｎからゲート駆動回路１１への制御信号を生成する制御信号生成手段１２とを備える。
【００１１】
さらに、アクティブフィルタ装置３は、ゼロクロス信号Ｓｚｃに基づいて後述する誤差量積分手段１６で用いる入力アドレスおよび出力アドレスを決定するアドレス決定手段１３と、検出された負荷電流Ｉｆから高調波成分を抽出し該高調波成分を相殺する補償電流の指令値Ｉａ＊を演算する補償出力指令演算手段１４と、補償電流指令値Ｉａ＊と補償電流検出器８にて検出された補償電流Ｉａとの誤差量ΔＩａを演算する誤差量演算手段１５と、誤差量ΔＩａを入力して誤差量積分値ΔＩａｉを出力する誤差量積分手段１６と、誤差量積分値ΔＩａｉと誤差量ΔＩａとに基づいて制御量Ｉｃｎを演算して制御信号生成手段１２に出力する制御量演算手段２０とを備える。
【００１２】
誤差量積分手段１６は、各々アドレスｍ０〜ｍＮ−１を有するＮ個の誤差積分器１７と入出力切り換え手段としての入力切り換え手段１８および出力切り換え手段１９とを備える。そして、入力切り換え手段１８は、アドレス決定手段１３からの入力アドレスに応じて誤差量演算手段１５からの誤差量ΔＩａを入力する誤差積分器１７を選択する。各誤差積分器１７は、自身に入力された誤差量ΔＩａを積分して誤差量積分値ΔＩａｉを記憶し、出力切り換え手段１９は、アドレス決定手段１３からの出力アドレスに応じて、記憶された誤差量積分値ΔＩａｉを出力する誤差積分器１７を選択する。
なお、２１は、負荷２およびアクティブフィルタ装置３を系統電源１に接続する受電点である。
【００１３】
上記のように構成されたアクティブフィルタ装置３の動作について図１を参照して説明する。なお、アクティブフィルタ装置には負荷入力に含まれる高調波電流を補償する電流補償型のものと高調波電圧を補償する電圧補償型のものがあり、ここでは前者の電流補償型を例にとり説明するが、電圧補償型にも同様に適用できる。また、この場合系統電源１は三相交流電源とするが、単相交流電源にも同様に適用できる。
【００１４】
まず、アクティブフィルタ装置３の主回路である電力変換器９は、ゲート駆動回路１１からの駆動信号によりスイッチング素子がオン／オフ制御され、電力変換器９の出力電流（補償電流Ｉａ）が交流リアクトル７およびノイズフィルタ６を介して受電点２１に供給される。
系統電源１に接続された高調波発生負荷２を動作させた場合、系統電源１から負荷２へ電源高調波を含んだ負荷電流Ｉｆが入力される。負荷２が発生する高調波成分は、アクティブフィルタ装置３から出力される補償電流Ｉａにより相殺され、系統電源１に高調波電流が流入しないように補償される。
【００１５】
次に、アクティブフィルタ装置３の制御系の動作について説明する。
アクティブフィルタ装置３のアドレス決定手段１３、補償出力指令演算手段１４、誤差量演算手段１５、誤差量積分手段１６および制御量演算手段２０は、制御周期ｄｔにて離散時間的に処理を行う。
ここでは、制御周期ｄｔは、電力変換器９のスイッチング素子をオン／オフ制御するキャリア周期と同周期とする。なお、キャリア周期は制御周期ｄｔの１／２倍、あるいは２以上の整数倍であっても良い。
【００１６】
制御周期ｄｔ［１／Ｈｚ］と系統電源１の周波数ｆｓ［Ｈｚ］が決まれば電源電圧１周期内に生じる理想的な制御回数Ｎｉが、Ｎｉ＝１／（ｆｓ・ｄｔ）により得られる。誤差量積分手段１６内の誤差積分器１７は、電源電圧１周期内の制御周期毎に選択して用いるため、系統電源１や電圧ゼロクロス検出の誤差を考慮して、誤差積分器１７の個数Ｎは、Ｎｉより大きく、例えば１．１倍程度に設定する。
例えば電源周波数は５０．１Ｈｚ、キャリア周波数は１５ｋＨｚとする。この時、制御周期ｄｔがキャリア周期と等しいとすると、電源電圧１周期内に生じる理想的な制御回数Ｎｉは、約２９９．４となり、例えばＮ＝３３０とする。
【００１７】
図２は、アドレス決定手段１３の制御ブロック図であり、図３は各部の波形図、図４はアドレス決定手段１３の動作を説明する図である。
ゼロクロス検出手段５は、アクティブフィルタ装置３に入力される電源電圧の負から正へ切り替わるゼロクロスを検出し、ゼロクロス信号Ｓｚｃを生成する。
【００１８】
アドレス決定手段１３では、誤差量積分手段１６内の誤差積分器１７を選択するための入力アドレスＡ１と出力アドレスＡ２を、以下のように決定する。
カウントアップ手段２２は、制御周期ｄｔとゼロクロス信号Ｓｚｃを入力し、ゼロクロス信号Ｓｚｃをリセット信号としてクロック信号である制御周期ｄｔの数をカウントアップする。即ち、制御周期ｄｔの信号の立ち上がりにてカウントアップを実行してカウント値ｎを生成する。また、カウント値ｎはゼロクロス信号Ｓｚｃが入力されると、次の制御周期ｄｔでｎ＝０にリセットされ、電源周期毎に制御周期ｄｔの総数値Ｎｍａｘを生成する。即ち、Ｎｍａｘは直前の電源周期のリセット直前のカウント値＋１となる。そして、カウント値ｎは入力アドレスＡ１として出力される。
カウントアップ手段２２の出力であるカウント値ｎと制御周期ｄｔの総数値Ｎｍａｘとは、無駄時間補償部２３に入力される。無駄時間補償部２３は、マイクロコンピュータでの演算遅れ等に起因する制御遅れを補償するために、制御に反映される無駄時間である制御周期ｄｔの２カウント分が加算されたｎ＋２を出力アドレスＡ２として出力する。このとき、制御周期ｄｔの総数値Ｎｍａｘを上限値としてリセット値に用いて出力アドレスＡ２を補正して出力する。即ち、ｎ＋２がＮｍａｘ以上になるとＮｍａｘを減算して出力アドレスＡ２を０にリセットする。
【００１９】
図３、図４に示すように、入力アドレスＡ１は、ゼロクロス点から次のゼロクロス点になるまで、制御周期毎に０からカウントした値で、例えば２９９までとする。このとき、その周期のＮｍａｘは３００となる。次の周期において、入力アドレスＡ１を同様に生成すると０から２９８となり、このとき、出力アドレスＡ２は２から２９９まで増えた後、入力アドレスＡ１が２９８の時点で、２加算した値が直前周期のＮｍａｘと等しくなるので０にリセットされる。なお、制御周期ｄｔの総数値Ｎｍａｘは、電源周期が終了した段階で決定され、現在周期の出力アドレスＡ２の上限値として用いるＮｍａｘは、直前周期のＮｍａｘであり、図４でも直前周期のＮｍａｘを示している。
【００２０】
高調波を含んだ負荷電流Ｉｆは、制御周期毎に電流検出器４にて検出される。補償出力指令演算手段１４は、検出された負荷電流Ｉｆから高調波成分を抽出し該高調波成分を相殺する補償電流Ｉａの指令値Ｉａ＊を演算する。誤差量演算手段１５は、補償電流指令値Ｉａ＊と補償電流検出器８にて検出された実際の補償電流Ｉａとの誤差量ΔＩａを演算する。
【００２１】
誤差量積分手段１６は、制御周期毎に、誤差量演算手段１５からの誤差量ΔＩａと、アドレス決定手段１３からの入力アドレスＡ１、出力アドレスＡ２とを入力として誤差量積分値ΔＩａｉを、以下のように出力する。
上述したように誤差量積分手段１６は、各々アドレスを有するＮ個、この場合３３０個の誤差積分器１７と入力切り換え手段１８および出力切り換え手段１９とを備える。入力切り換え手段１８は、入力アドレスＡ１に対応する誤差積分器１７（以下、Ａ１誤差積分器と称す）を選択し、誤差量演算手段１５からの誤差量ΔＩａをＡ１誤差積分器に入力する。Ａ１誤差積分器では、既に入力された誤差量ΔＩａの積分値が記憶されており、新たに入力された誤差量ΔＩａも加えて、誤差量ΔＩａを積分した誤差量積分値ΔＩａｉを記憶する。同時に、出力切り換え手段１９は、出力アドレスＡ２に対応する誤差積分器１７（以下、Ａ２誤差積分器と称す）を選択し、Ａ２誤差積分器に記憶されている誤差量積分値ΔＩａｉを誤差量積分手段１６の出力に接続する。
【００２２】
図５は、補償電流指令値Ｉａ＊から制御量Ｉｃｎを導出するまでの行程（誤差量演算手段１５、誤差量積分手段１６および制御量演算手段２０）の流れを示した制御ブロック図である。この制御ブロックは繰り返し制御を用いた制御手段であり、アクティブフィルタ装置３内の制御回路に組み込まれたマイクロコンピュータの中で演算処理される。制御ブロックにおいて、２４は繰り返し制御部、２５はデジタル制御における出力を１制御周期ｄｔ遅らせる遅れ要素、２６は繰り返し制御部２４内の制御ゲインである。また、繰り返し制御部２４内の制御ゲイン２６と、誤差量ΔＩａに乗じる比例ゲイン２７とを有して制御量演算手段２０が構成される。
【００２３】
図５に示すように、誤差量演算手段１５は、補償出力指令演算手段１４にて生成された補償電流指令値Ｉａ＊と実際の補償電流Ｉａとの差から誤差量ΔＩａを演算する。誤差積分器１７では、誤差量ΔＩａはＮｍａｘ個の制御周期ｄｔ前の誤差量ΔＩａとの和をとり再び、Ｎｍａｘ個の遅れ要素２５のループに入る。そして、ゼロクロス信号Ｓｚｃが発生するたびにＮｍａｘは更新され、遅れ要素２５の個数Ｎｍａｘは変化する。
例えば、その時点の入力アドレスＡ１が２であれば、Ｎｍａｘ個の制御周期ｄｔ前の入力アドレスＡ１も２で同じとなり、そのアドレスで指定される誤差積分器１７に誤差量ΔＩａが積分され記憶される。またその時、出力アドレスＡ２は４であり、そのアドレスで指定される誤差積分器１７に記憶された誤差量積分値ΔＩａｉに制御ゲイン２６を乗じて繰り返し制御部２４の出力とする。そして、制御量演算手段２０では、誤差量演算手段１５からの誤差量ΔＩａに比例ゲイン２７を乗じて、誤差量積分値ΔＩａｉに制御ゲイン２６を乗じた値に加算し、誤差量ΔＩａが０となるように制御量Ｉｃｎを演算する。
【００２４】
そして、制御信号生成手段１２では、制御量Ｉｃｎに応じて電力変換器９をＰＷＭ制御する制御信号を生成し、この制御信号によりゲート駆動回路１１は電力変換器９内の各スイッチング素子をオン／オフ制御する。
【００２５】
以上のようにアクティブフィルタ装置３は動作し、例えば、負荷２をインバータを搭載した空気調和機とした時の各部の波形を図６に示す。負荷電流Ｉｆは電源周期と同期した周期的な波形となる。そのため、電源高調波を補償するための補償電流指令値Ｉａ＊も電源周期に同期した周期的な波形となる。つまり、電源周期毎の同電源電圧位相における補償電流Ｉａは毎周期ほぼ同出力となる。従って、電源１周期において電源電圧のゼロクロス点を検出し、アドレス決定手段１３にて決定したアドレスに応じた補償電流Ｉａを毎周期出力することにより、補償電流Ｉａは補償電流指令値Ｉａ＊に追従するように高精度に制御される。これにより、負荷電流Ｉｆの高調波成分は補償電流Ｉａにより相殺され、系統電源１の電源電流Ｉｓは正弦波電流となる。
【００２６】
この実施の形態では、電源電圧のゼロクロス点の検出に外乱がなく、正しく検出できるとするならば、電源周期毎に生成される制御周期ｄｔの総数値Ｎｍａｘは２９９、３００、２９９、３００、…と振動し、平均値が２９９．４となるように動作する。このようにＮｍａｘは振動しており制御周期ｄｔと電源周期とは同期が取れず、アドレス決定手段１３が決定するアドレスＡ１、Ａ２は本来の電源位相角から若干ずれたものになるが、誤差量積分手段１６の制御応答は遅く問題ない。また、電源電圧の同位相において、アドレス決定手段１３が決定するアドレスＡ１、Ａ２が振動的に動作することになり、誤差量積分手段１６内の各誤差積分器１７には平均的に本来の電源位相角の誤差量ΔＩａが蓄積されるのと同じ動作になる。
また電源電圧のゼロクロス点の検出に外乱が入って、本来検出される位置からズレが生じたとしても、制御周期ｄｔと電源周期とは同期する必要がないため、同様に動作し誤差量積分手段１６内の各誤差積分器１７には平均的に本来の電源位相角の誤差量ΔＩａが蓄積されるのと同じ動作になる。
【００２７】
このように、電源周期と制御周期ｄｔとが同期しない場合や、電源電圧位相の検出に誤差がある場合にも、アクティブフィルタ装置３は高い制御精度および高調波抑制性能を維持することができる。また、制御周期ｄｔと電源周期とは同期する必要がないため、電源周波数に依らず一定の制御周期ｄｔを用いることができ、スイッチング素子の制御に用いるキャリア周期も固定にでき、制御系の設計が容易になる。
また、誤差積分器１７の個数ＮをＮｉ個より１．１倍程度の大きい数にしておくことで、電源系統やゼロクロス点の検出の誤差が発生し、Ｎｍａｘの数が多少変化したとしても誤差積分器１７は不足せず、制御を安定に継続させることができる。
また、制御量演算手段２０では、上記繰り返し制御と誤差量ΔＩａの比例制御を合わせて用いることで、電源周期と異なる周期の瞬間的な負荷電流Ｉｆの変化にも追従が可能となり、電源高調波抑制能力を向上できる。
【００２８】
実施の形態２．
次に、この発明の実施の形態２によるアクティブフィルタ装置について説明する。
上記実施の形態１では、カウントアップ手段２２により入力アドレスＡ１となるカウント値ｎと制御周期ｄｔの総数値Ｎｍａｘとを生成し、直前周期のＮｍａｘを現在周期のカウント値ｎの上限値に用いたが、この実施の形態２では、アドレス決定手段１３を以下のように構成する。なお、その他の構成は上記実施の形態１と同様で、図１で示す全体構成も同様で、アドレス決定手段１３以外の動作も上記実施の形態１と同様である。
【００２９】
図７は、この実施の形態２のアドレス決定手段１３の制御ブロック図であり、図８はアドレス決定手段１３でのＮｍａｘの決定動作を説明するフローチャートである。
アドレス決定手段１３は、制御周期カウンタ２２ａ、アドレス総数決定手段２２ｂ、カウントアップ手段２２ｃおよび無駄時間補償部２３を備え、誤差量積分手段１６内の誤差積分器１７を選択するための入力アドレスＡ１と出力アドレスＡ２を、以下のように決定する。
制御周期カウンタ２２ａおよびカウントアップ手段２２ｃは制御周期毎に動作し、アドレス総数決定手段２２ｂは、ゼロクロス信号毎に制御周期カウンタ２２ａの出力が更新された時に動作する。すなわち電源１周期に１回の動作となる。
【００３０】
制御周期カウンタ２２ａは、制御周期ｄｔとゼロクロス信号Ｓｚｃを入力し、ゼロクロス信号Ｓｚｃをリセット信号としてクロック信号である制御周期ｄｔの数をカウントアップする。即ち、制御周期ｄｔの信号の立ち上がりにてカウントアップを実行し、カウント値はゼロクロス信号Ｓｚｃが入力されると、次の制御周期ｄｔで０にリセットされ、電源周期毎に制御周期ｄｔの総数値Ｎｘを生成する。即ち、Ｎｘは直前の電源周期のリセット直前のカウント値＋１となる。また、過去数周期のＮｘの平均値Ｎｘａｖｅも出力する。この平均値Ｎｘａｖｅは過去数周期のゼロクロス点からゼロクロス点間の制御周期ｄｔの平均個数を示しており、Ｎｘが振動していれば、小数部まで演算する。
【００３１】
アドレス総数決定手段２２ｂは、直前周期の制御周期ｄｔの総数値Ｎｘと過去の数周期のＮｘの平均値Ｎｘａｖｅとを入力とし、アドレス総数Ｎｍａｘを決定する。このアドレス総数Ｎｍａｘの決定は、図８に示す流れで行う。
まず、ＮｘからＮｘａｖｅを減算して誤差Ｎｅを計算し、誤差Ｎｅの総和Ｎｅｔを計算する。そして、基準アドレス総数ＮＮｍａｘを設定し、誤差調整用アドレスＡｄを設けて、誤差Ｎｅの総和Ｎｅｔおよび基準アドレス総数ＮＮｍａｘを調整した後に、ＮＮｍａｘにＡｄを加算してアドレス総数Ｎｍａｘを決定する。
【００３２】
誤差Ｎｅの総和Ｎｅｔおよび基準アドレス総数ＮＮｍａｘの調整は、Ｎｅｔの値によって以下に示す５つの条件（ｉ）〜（ｖ）に分離して行う。
条件（ｉ）は、誤差Ｎｅの総和ＮｅｔがＮｅｔ≧２で、基準アドレス総数ＮＮｍａｘが過剰であり、誤差調整用アドレスＡｄだけでは調整できないので、ＮＮｍａｘを１減少させ誤差調整用アドレスＡｄは０とする。その際、誤差Ｎｅの総和Ｎｅｔを０にリセットする。
条件（ｉｉ）は、２＞Ｎｅｔ≧１で、基準アドレス総数ＮＮｍａｘが過剰であり、誤差調整用アドレスＡｄ＝−１とする。誤差Ｎｅの総和Ｎｅｔも調整分だけ変更する必要があり、１減少させる。
条件（ｉｉｉ）は、１＞Ｎｅｔ≧−１で、基準アドレス総数ＮＮｍａｘが適正であり、誤差調整用アドレスＡｄ＝０とする。
条件（ｉｖ）は、−１＞Ｎｅｔ≧−２で、基準アドレス総数ＮＮｍａｘが不足であり、誤差調整用アドレスＡｄ＝１とする。誤差Ｎｅの総和Ｎｅｔも調整分だけ変更する必要があり、１増加させる。
条件（ｖ）は、−２＞Ｎｅｔで、基準アドレス総数ＮＮｍａｘが不足であり、誤差調整用アドレスＡｄだけでは調整できないので、ＮＮｍａｘを１増加させ誤差調整用アドレスＡｄは０とする。その際、誤差Ｎｅの総和Ｎｅｔを０にリセットする。
【００３３】
このように、誤差Ｎｅの総和Ｎｅｔが正側に大きくなると、アドレス決定手段１３によるアドレスと電源位相でズレが生じてアドレス総数Ｎｍａｘが過剰であるので、Ｎｍａｘを減少させるように制御する。逆に誤差Ｎｅの総和Ｎｅｔが負側に大きくなるとアドレス総数Ｎｍａｘが不足しているので、Ｎｍａｘを増加させるように制御する。
【００３４】
生成されたアドレス総数Ｎｍａｘは、制御周期ｄｔが入力されるカウントアップ手段２２ｃに入力され、カウントアップ手段２２ｃではアドレス総数Ｎｍａｘを上限値としてリセット値に用い、クロック信号である制御周期ｄｔの数をカウントアップしてカウント値ｎを生成する。即ち、制御周期ｄｔの信号の立ち上がりにてカウントアップを実行し、カウント値ｎはアドレス総数Ｎｍａｘと等しくなるとき０にリセットされる。そして、カウント値ｎは入力アドレスＡ１として出力される。
カウントアップ手段２２ｃの出力であるカウント値ｎとアドレス総数決定手段２２ｂからのアドレス総数Ｎｍａｘとは無駄時間補償部２３に入力される。無駄時間補償部２３は、上記実施の形態１と同様に、マイクロコンピュータでの演算遅れ等に起因する制御遅れを補償するために、制御に反映される無駄時間である制御周期ｄｔの２カウント分が加算されたｎ＋２を出力アドレスＡ２として出力する。このとき、アドレス総数Ｎｍａｘを上限値としてリセット値に用い、出力アドレスＡ２を補正して出力する。即ち、ｎ＋２がＮｍａｘ以上になるとＮｍａｘを減算して出力アドレスＡ２を０にリセットする。
【００３５】
この実施の形態では、制御周期ｄｔの数をカウントアップして入力アドレスＡ１となるカウント値ｎを生成する際、リセット値に用いる制御周期数の上限値を、過去の数周期における制御周期総数値Ｎｘの平均値Ｎｘａｖｅと直前周期の制御周期総数値Ｎｘとに基づいて決定したアドレス総数Ｎｍａｘとする。この場合も、上記実施の形態１と同様に、制御周期ｄｔと電源周期とが同期しない場合はＮｍａｘは振動し、電源電圧の同位相において、アドレス決定手段１３が決定するアドレスＡ１、Ａ２が振動的に動作することになり、誤差量積分手段１６内の各誤差積分器１７には平均的に本来の電源位相角の誤差量ΔＩａが蓄積されるのと同じ動作になり、上記実施の形態１と同様の効果が得られる。
このように、電源周期と制御周期ｄｔとが同期しない場合や、電源電圧位相の検出に誤差がある場合にも、アクティブフィルタ装置３は高い制御精度および高調波抑制性能を維持することができる。また、制御周期ｄｔと電源周期とは同期する必要がないため、電源周波数に依らず一定の制御周期ｄｔを用いることができ、スイッチング素子の制御に用いるキャリア周期も固定にでき、制御系の設計が容易になる。
【００３６】
また、制御周期ｄｔの数をカウントアップして入力アドレスＡ１となるカウント値ｎを生成する際のリセット信号にゼロクロス信号Ｓｚｃを直接用いずに、過去周期における制御周期総数値Ｎｘに基づいて生成したアドレス総数Ｎｍａｘを用いるため、電圧検出の誤差によるゼロクロス信号Ｓｚｃの脈動に強固となり、アクティブフィルタ装置３の高調波抑制性能が向上する。
【００３７】
なお、上記実施の形態１、２において、制御遅れを補償するために、出力アドレスＡ２は入力アドレスＡ１よりも制御周期ｄｔの２個分に相当してアドレスを進めるものとしたが、制御周期ｄｔの１個分または２以外の複数個分でも可能である。
また、制御遅れを考慮せず入力アドレスＡ１と出力アドレスＡ２とを同数としても良い。
【００３８】
実施の形態３．
次に、この発明の実施の形態３によるアクティブフィルタ装置について説明する。
上記実施の形態１では、制御量演算手段２０は誤差量ΔＩａと誤差量積分手段１６からの誤差量積分値ΔＩａｉとに基づいて制御量Ｉｃｎを演算するものを示したが、この実施の形態３では、上記実施の形態１と異なる制御量演算手段２０ａを備える。なお、その他の構成は上記実施の形態１と同様で、図１で示す全体構成も同様で、制御量演算手段２０ａ以外の動作も上記実施の形態１と同様である。
【００３９】
図９は、この実施の形態３による補償電流指令値Ｉａ＊から制御量Ｉｃｎを導出するまでの行程（誤差量演算手段１５、誤差量積分手段１６および制御量演算手段２０ａ）の流れを示した制御ブロック図である。制御量演算手段２０ａ以外の動作については上記実施の形態１と同様であるため説明は省略する。
制御量演算手段２０ａは、誤差量積分手段１６の出力である誤差量積分値ΔＩａｉに乗じる制御ゲイン２６と、誤差量ΔＩａに乗じる比例ゲイン２７と、誤差量ΔＩａを積分する積分手段２８および積分ゲイン２９とを備える。制御量演算手段２０ａでは、誤差量演算手段１５からの誤差量ΔＩａと、誤差量積分手段１６からの誤差量積分値ΔＩａｉとを入力として、誤差量積分値ΔＩａｉに制御ゲイン２６を乗じた値と、誤差量ΔＩａに比例ゲイン２７を乗じた値と、誤差量ΔＩａを積分手段２８にて積分して積分ゲイン２９を乗じた値とを加算し、誤差量ΔＩａが０となるように制御量Ｉｃｎを演算する。
このように、制御量演算手段２０ａでは、上記繰り返し制御と誤差量ΔＩａの比例制御および積分制御を合わせて用いることで、さらに制御精度が向上して電源高調波抑制能力を向上できる。
【００４０】
なお、図１０に示すように、積分手段２８および積分ゲイン２９の替わりに変化量を演算する微分手段３０および微分ゲイン３１を備えた制御量演算手段２０ｂを用いても良く、上記繰り返し制御と誤差量ΔＩａの比例制御および微分制御を合わせて用いることで、制御精度が向上して電源高調波抑制能力を向上できる。
【００４１】
さらにまた、図１１に示すように、積分手段２８と微分手段３０との双方を備えた制御量演算手段２０ｃを用いても良く、上記繰り返し制御と誤差量ΔＩａの比例制御、微分制御および積分制御を合わせて用いることで、さらに制御精度が向上して電源高調波抑制能力を向上できる。
また、図１２に示すように、制御量演算手段２０ｄに誤差量積分値ΔＩａｉのみ入力して、繰り返し制御のみで制御ゲイン２６を用いて制御量Ｉｃｎを演算させても良い。
【符号の説明】
【００４２】
１  交流電源としての系統電源、２  負荷、３  アクティブフィルタ装置、
５  ゼロクロス検出手段、９  電力変換器、１２  制御信号生成手段、
１３  アドレス決定手段、１４  補償出力指令演算手段、１５  誤差量演算手段、
１６  誤差量積分手段、１７  誤差積分器、１８  入力切り替え手段、
１９  出力切り換え手段、２０，２０ａ〜２０ｄ  制御量演算手段、
２２  カウントアップ手段、２２ａ  制御周期カウンタ、
２２ｂ  アドレス総数決定手段、２２ｃ  カウントアップ手段、
２３  無駄時間補償部、２８  積分手段、３０  微分手段、Ａ１  入力アドレス、
Ａ２  出力アドレス、ｄｔ  制御周期、Ｉａ  補償出力としての補償電流、
Ｉａ＊  補償出力指令値としての補償電流指令値、ΔＩａ  誤差量、
ΔＩａｉ  誤差量積分値、Ｉｃｎ  制御量、Ｉｓ  電源電流、
Ｉｆ  負荷入力としての負荷電流、ｎ  カウント値、
Ｎｍａｘ  上限値（制御周期の総数値／アドレス総数）、Ｎｘ  制御周期の総数値、
Ｎｘａｖｅ  制御周期の総数値平均、Ｓｚｃ  ゼロクロス信号。
【図１】
0005438037.tif 000002
【図２】
0005438037.tif 000003
【図３】
0005438037.tif 000004
【図４】
0005438037.tif 000005
【図５】
0005438037.tif 000006
【図６】
0005438037.tif 000007
【図７】
0005438037.tif 000008
【図８】
0005438037.tif 000009
【図９】
0005438037.tif 000010
【図１０】
0005438037.tif 000011
【図１１】
0005438037.tif 000012
【図１２】
0005438037.tif 000013