(57)【特許請求の範囲】
【請求項１】
第１周波数に第１差分周波数を加えた第１入力周波数の第１振動および前記第１周波数から前記第１差分周波数を減じた第２入力周波数の第２振動が入力される第１入力部と、
前記第１周波数と異なる周波数の第２周波数に前記第１差分周波数を加えた第３入力周波数の第３振動および前記第２周波数から前記第１差分周波数を減じた第４入力周波数の第４振動が選択的に入力される第２入力部と、
前記第１入力部の振動と前記第２入力部の振動との差を出力する周波数変換手段と、
設定された少なくとも第１設定周波数を検出して対応する第１出力を出力する周波数検出手段と
を少なくとも備え、
前記第１設定周波数は、前記第１周波数と前記第２周波数との差であり、
前記周波数検出手段は、前記第１振動と前記第２振動とが前記第１入力部に入力された状態で、少なくとも前記第３振動ないしは前記第４振動のいずれかが前記第２入力部に入力されたときに、前記第１出力を出力することを特徴とする演算装置。
【請求項２】
請求項１記載の演算装置において、
前記周波数検出手段は、設定された前記第１設定周波数および第２設定周波数を検出して各々対応する前記第１出力および第２出力を出力し、
前記第２設定周波数は、前記第１入力周波数および前記第２入力周波数のいずれかと前記第３入力周波数および前記第４入力周波数のいずれかとの差と、前記第３入力周波数および前記第４入力周波数のいずれかとの差により得られる周波数のなかより選択される１の周波数であり、
前記周波数検出手段は、前記第１振動と前記第２振動とが前記第１入力部に入力された状態で、前記第３振動および前記第４振動が前記第２入力部に入力されたときに、前記第２出力を出力することを特徴とする演算装置。
【請求項３】
請求項２記載の演算装置において、
前記第２入力部は、前記第３振動，前記第４振動，および前記第２周波数と前記第１差分周波数の整数倍との和もしくは差の第５入力周波数の第５振動が選択的に入力され、
前記周波数検出手段は、前記第１設定周波数および前記第２設定周波数に加え、設定された第３設定周波数および第４設定周波数を検出し、各々対応する前記第１出力，前記第２出力，第３出力，および第４出力を出力し、
前記第２設定周波数は、前記第１設定周波数から前記第１差分周波数の３倍の周波数を減じた周波数であり、
前記第３設定周波数は、前記第１設定周波数に前記第１差分周波数の２倍の周波数を加えた周波数であり、
前記第４設定周波数は、前記第１設定周波数から前記第１差分周波数の２倍の周波数を減じた周波数であり、
前記周波数検出手段は、前記第１振動と前記第２振動とが前記第１入力部に入力された状態で、前記第５振動が前記第２入力部に入力されたとき、ないしは前記第３振動と前記第４振動とが前記第２入力部に入力されたときの、少なくともいずれか一方の条件を満たす場合に、前記第２出力を出力する
ことを特徴とする演算装置。
【請求項４】
請求項１〜３のいずれか１項に記載の演算装置において、
前記第１入力部，前記第２入力部および前記周波数変換手段は、パラメトリック振動子より構成されていることを特徴とする演算装置。
【請求項５】
請求項４記載の演算装置において、
前記パラメトリック振動子は、機械的に振動するものであることを特徴とする演算装置。
【請求項６】
請求項４記載の演算装置において、
前記パラメトリック振動子は、ＬＣ共振器であることを特徴とする演算装置。
【請求項７】
請求項１〜３のいずれか１項に記載の演算装置において、
前記第１入力部，前記第２入力部および前記周波数変換手段は、非線形振動子より構成されていることを特徴とする演算装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理情報の処理に用いられる演算装置に関するものである。
【背景技術】
【０００２】
情報処理装置において、ビット情報を記憶させる記憶装置、また、この記憶装置のビット情報を用いて演算を行う演算装置は、民政機器用，通信用装置として広く用いられている。現在、主流となっている演算装置は、半導体により作製されたトランジスタを用いるものである。一般に、１つの演算装置（論理ゲート）を構成するためには、複数のトランジスタが用いられる。
【０００３】
例えば、図５に示すように、４つのＭＯＳトランジスタを備えるＣＭＯＳ回路により構成された論理ゲート（ＮＡＮＤ）がある。この論理ゲートは、ＮＭＯＳ型のトランジスタＱ1，Ｑ2、およびＰＭＯＳ型のトランジスタＱ3,Ｑ4から構成されている。この論理ゲートでは、入力Ａに電圧が与えられると、トランジスタＱ1はオフ状態となり、トランジスタＱ3はオン状態となる。同様に、入力Ｂに電圧が与えられると、トランジスタＱ2はオフ状態となり、トランジスタＱ4はオン状態となる。これにより、入力Ａおよび入力Ｂの両方に電圧が与えられたとき以外のみ、出力Ｙには電圧が現れない。このように、図５に示す論理ゲートにより、ＮＡＮＤ動作が得られることになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１３５２７０号公報
【非特許文献】
【０００５】
【非特許文献１】I. MAHBOOB AND H. YAMAGUCHI, "Bit storage and bit flip operations in an electromechanical oscillator", Nature Nanotechnology, VOL 3, pp.275-279, 2008.
【非特許文献２】I. Mahbooba and H. Yamaguchi, "Piezoelectrically pumped parametric amplification and Q enhancement in an electromechanical oscillator", APPLIED PHYSICS LETTERS, vol.92, 173109, 2008.
【非特許文献３】A. Dana, et al. , "Mechanical parametric amplification in piezoresistive gallium arsenide microcantilevers", APPLIED PHYSICS LETTERS, vol.72, No.10, pp.1152-1154,1998
【非特許文献４】Jean-Pierre Raskin, et al., "A Novel Parametric-Effect MEMS Amplifier", JOURNAL OF MICROELECTROMECHANICAL SYSTEMS, Vol.9, No.4, pp.528-537, 2000.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以上に説明したように、ＮＡＮＤという１つの論理ゲートを構成するためには、４つのトランジスタを用いることになる。他の論理ゲートを構成する場合にも、同数あるいはこれ以上のトランジスタを用いることになり、これらの論理ゲートを組み合わせた複合論理回路を構成するためには、基本となる論理ゲートの数倍のトランジスタを用いることになる。
【０００７】
このように、現在主流となっているトランジスタを基本素子として用いた演算装置（論理素子）においては、論理ゲート数の数倍のトランジスタ数が必要となる。論理ゲートの高度化に伴い必要なトランジスタ数は増大するため、同じ素子サイズで構成するためには、トランジスタのさらなる微細化が必要である。しかしながら、現在、微細化技術は限界に近づいており、近い将来、集積化が進まなくなることが予想されている。このように、従来のトランジスタを基本素子とした演算装置においては、１つの論理ゲートに要する素子数が複数であることにより、集積度に限界が生じるという問題がある。
【０００８】
本発明は、以上のような問題点を解消するためになされたものであり、より小さな規模で論理ゲートが構成できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る演算装置は、第１周波数に第１差分周波数を加えた第１入力周波数の第１振動および第１周波数から第１差分周波数を減じた第２入力周波数の第２振動が入力される第１入力部と、第１周波数と異なる周波数の第２周波数に第１差分周波数を加えた第３入力周波数の第３振動および第２周波数から第１差分周波数を減じた第４入力周波数の第４振動が選択的に入力される第２入力部と、第１入力部の振動と第２入力部の振動との差を出力する周波数変換手段と、設定された少なくとも第１設定周波数を検出して対応する第１出力を出力する周波数検出手段とを少なくとも備え、第１設定周波数は、第１周波数と第２周波数との差であり、周波数検出手段は、第１振動と第２振動とが第１入力部に入力された状態で、少なくとも第３振動ないしは第４振動のいずれかが第２入力部に入力されたときに、第１出力を出力する。
【００１０】
上記演算装置において、周波数検出手段は、設定された第１設定周波数および第２設定周波数を検出して各々対応する第１出力および第２出力を出力し、第２設定周波数は、第１入力周波数および第２入力周波数のいずれかと第３入力周波数および第４入力周波数のいずれかとの差と、第３入力周波数および第４入力周波数のいずれかとの差により得られる周波数のなかより選択される１の周波数であり、周波数検出手段は、第１振動と第２振動とが第１入力部に入力された状態で、第３振動および第４振動が第２入力部に入力されたときに、第２出力を出力するようにしてもよい。
【００１１】
上記演算装置において、第２入力部は、第３振動，第４振動，および第２周波数と第１差分周波数の整数倍との和もしくは差の第５入力周波数の第５振動が選択的に入力され、周波数検出手段は、第１設定周波数および第２設定周波数に加え、設定された第３設定周波数および第４設定周波数を検出し、各々対応する第１出力，第２出力，第３出力，および第４出力を出力し、第２設定周波数は、第１設定周波数から第１差分周波数の３倍の周波数を減じた周波数であり、第３設定周波数は、第１設定周波数に第１差分周波数の２倍の周波数を加えた周波数であり、第４設定周波数は、第１設定周波数から第１差分周波数の２倍の周波数を減じた周波数であり、周波数検出手段は、第１振動と第２振動とが第１入力部に入力された状態で、第５振動が第２入力部に入力されたとき、ないしは第３振動と第４振動とが第２入力部に入力されたときの、少なくともいずれか一方の条件を満たす場合に、第２出力を出力するようにしてもよい。
【００１２】
上記演算装置において、第１入力部，第２入力部および周波数変換手段は、パラメトリック振動子より構成されていればよい。また、パラメトリック振動子は、機械的に振動するものであればよい。また、パラメトリック振動子は、ＬＣ共振器であってもよい。また、第１入力部，第２入力部および周波数変換手段は、非線形振動子より構成されていてもよい。
【発明の効果】
【００１３】
以上説明したように、本発明によれば、振動を用いるようにしたので、より小さな規模で論理ゲートが構成できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の実施の形態１における演算装置の構成を示す構成図である。
【図２】図２は、本発明の実施の形態２における演算装置の構成を示す構成図である。
【図３】図３は、実施の形態２における演算装置の動作例を説明する説明図である。
【図４】図４は、本発明の実施の形態３における演算装置の構成を示す構成図である。
【図５】図５は、ＭＯＳトランジスタによる論理ゲート（ＮＡＮＤ）の構成を示す回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図を参照して説明する。
【００１６】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１における演算装置の構成を示す構成図である。この演算装置は、第１周波数ｆに差分周波数Δを加えた第１入力周波数ｆ＋Δの第１振動および第１周波数ｆから差分周波数Δを減じた第２入力周波数ｆ−Δの第２振動が入力される第１入力部１０１と、第１周波数ｆと異なる周波数の第２周波数ｆ’に差分周波数Δを加えた第３入力周波数ｆ’＋Δの第３振動および第２周波数ｆ’から差分周波数Δを減じた第４入力周波数ｆ’−Δの第４振動が選択的に入力される第２入力部１０２とを備える。
【００１７】
また、この演算装置は、第１入力部１０１の振動と第２入力部１０２の振動との差を出力する周波数変換部１０３と、設定された第１設定周波数および第２設定周波数を検出して各々対応する第１出力および第２出力を出力する周波数検出部１０４とを少なくとも備える。
【００１８】
ここで、周波数検出部１０４に設定されている第１設定周波数は、上述した第１周波数ｆと第２周波数ｆ’の差であればよい。また、第２設定周波数は、第１入力周波数および第２入力周波数のいずれかと第３入力周波数および第４入力周波数のいずれかとの差と、第３入力周波数および第４入力周波数のいずれかとの差により得られる周波数のなかより選択されたものであればよい。
【００１９】
上述した本実施の形態における演算装置の論理動作について説明する。初期の状態では、第２入力部１０２に、第３入力周波数ｆ’＋Δの第３振動、および第４入力周波数ｆ’−Δの第４振動のいずれも入力されていない状態とする。
【００２０】
この場合、第１入力部１０１より、第１入力周波数ｆ＋Δの第１振動、および第２入力周波数ｆ−Δの第２振動が入力されているので、周波数変換部１０３では、第１振動および第２振動の加算および減算を行い、第１入力周波数ｆ＋Δと第２入力周波数ｆ−Δとの和に等しい周波数２ｆの変換振動、および第１入力周波数と第２入力周波数との差に等しい周波数２Δの変換振動を出力する。また、周波数変換部１０３からは、第１入力部１０１に入力されるｆ＋Δおよびｆ−Δの周波数の変換振動も出力される。
【００２１】
しかしながら、周波数検出部１０４では、検出対象の周波数として、まず、第１周波数と第２周波数との差（ｆ−ｆ’orｆ’−ｆ）が、第１設定周波数として設定されている。また、第１入力周波数ｆ＋Δおよび第２入力周波数ｆ−Δのいずれかと第３入力周波数ｆ’＋Δおよび第４入力周波数ｆ’−Δのいずれかとの差と、第３入力周波数ｆ’＋Δおよび第４入力周波数ｆ’−Δのいずれかとの差の中で、第１設定周波数とは異なる周波数が、第２設定周波数として設定されている。なお、「差」は、「差の絶対値」としてもよい。
【００２２】
上述した第２設定周波数として設定可能な組み合わせについて以下に示す。
（ｆ’＋Δ）−｛（ｆ’＋Δ）−（ｆ＋Δ）｝＝ｆ＋Δ
（ｆ’−Δ）−｛（ｆ’＋Δ）−（ｆ＋Δ）｝＝ｆ−Δ
（ｆ’＋Δ）−｛（ｆ’−Δ）−（ｆ＋Δ）｝＝ｆ＋３Δ
（ｆ’＋Δ）−｛（ｆ’＋Δ）−（ｆ−Δ）｝＝ｆ−Δ
（ｆ’＋Δ）−｛（ｆ’−Δ）−（ｆ−Δ）｝＝ｆ＋Δ
（ｆ’−Δ）−｛（ｆ’−Δ）−（ｆ＋Δ）｝＝ｆ＋Δ
（ｆ’−Δ）−｛（ｆ’＋Δ）−（ｆ−Δ）｝＝ｆ−３Δ
（ｆ’−Δ）−｛（ｆ’−Δ）−（ｆ−Δ）｝＝ｆ−Δ
【００２３】
上述のことから明らかなように、第２設定周波数には、ｆ＋Δ，ｆ−Δ，ｆ＋３Δ，ｆ−３Δのいずれかが設定可能である。この中で、第１入力部１０１にはｆ＋Δおよびｆ−Δが入力され、これが周波数検出部１０４にも入力されるので、第２設定周波数としては、ｆ＋３Δおよびｆ−３Δのいずれかを選択すればよいことになる。
【００２４】
以上のように設定されている場合、第２入力部１０２に入力がなければ、周波数変換部１０３からは２ｆ，２Δ，ｆ＋Δ，ｆ−Δが出力されるので、これらの周波数は、周波数検出部１０４には検出されない。
【００２５】
次に、第２入力部１０２に、第３振動のみを加えた場合について説明する。この場合、周波数変換部１０３では、第１入力部１０１から入力されているｆ＋Δの第１振動、ｆ−Δの第２振動、また、第２入力部１０２から入力されているｆ’＋Δの第３振動に加え、これらの差の周波数の振動の出力が行われる。この結果、周波数変換部１０３から、ｆ＋Δ、ｆ−Δ、ｆ’＋Δに加え、ｆ’＋Δ−（ｆ＋Δ）＝ｆ’−ｆ，ｆ’＋Δ−（ｆ−Δ）＝ｆ’−ｆ＋２Δの各変換周波数が出力される。
【００２６】
ここで、前述したように、周波数検出部１０４では、第１設定周波数としてｆ’−ｆが設定されており、周波数ｆ’−ｆを検出すると、対応する第１出力を出力する。従って、第２入力部１０２に第３振動のみを加えた場合、ｆ’−ｆの変換周波数が出力されるので、これが周波数検出部１０４に検出され、第１出力が出力されることになる。一方、上述の場合、ｆ＋３Δおよびｆ−３Δのいずれの周波数も発生しないので、周波数検出部１０４からは、第２出力は出力されない。また、これらのことは、第２入力部１０２に第４振動のみを加えた場合においても同様である。
【００２７】
従って、第２入力部１０２に、第３振動のみもしくは第４振動のみが入力されると、周波数検出部１０４からは、第１出力のみが出力される。これは、第３振動の入力∨第４振動の入力の論理ゲートが構成されたことに相当する。
【００２８】
次に、第２入力部１０２に、第３振動および第４振動の両方の振動が入力される場合について説明する。この場合、上述同様の仕組みにより、ｆ＋Δ，ｆ−Δ，ｆ’＋Δ，ｆ’−Δの信号に加え、これらの差の周波数の振動の出力が行われる。この結果、周波数変換部１０３から、ｆ＋Δ、ｆ−Δ、ｆ’＋Δ，ｆ’−Δに加え、ｆ’＋Δ−（ｆ＋Δ）＝ｆ’−ｆ，ｆ’＋Δ−（ｆ−Δ）＝ｆ’−ｆ＋２Δ，ｆ’−Δ−（ｆ＋Δ）＝ｆ’−ｆ−２Δ，ｆ’−Δ−（ｆ−Δ）＝ｆ’−ｆの各変換周波数が出力される。
【００２９】
また、周波数変換部１０３では、以下に示すように、一度減算した周波数の値を、再度第２入力部１０２に入力される振動の周波数より減じる処理も行う。
（ｆ’＋Δ）−｛（ｆ’＋Δ）−（ｆ＋Δ）｝＝ｆ＋Δ
（ｆ’−Δ）−｛（ｆ’＋Δ）−（ｆ＋Δ）｝＝ｆ−Δ
（ｆ’＋Δ）−｛（ｆ’−Δ）−（ｆ＋Δ）｝＝ｆ＋３Δ
（ｆ’＋Δ）−｛（ｆ’＋Δ）−（ｆ−Δ）｝＝ｆ−Δ
（ｆ’＋Δ）−｛（ｆ’−Δ）−（ｆ−Δ）｝＝ｆ＋Δ
（ｆ’−Δ）−｛（ｆ’−Δ）−（ｆ＋Δ）｝＝ｆ＋Δ
（ｆ’−Δ）−｛（ｆ’＋Δ）−（ｆ−Δ）｝＝ｆ−３Δ
（ｆ’−Δ）−｛（ｆ’−Δ）−（ｆ−Δ）｝＝ｆ−Δ
【００３０】
以上のことにより、第２入力部１０２に、第３振動および第４振動の両方の振動が入力されると、周波数変換部１０３より、ｆ＋Δ、ｆ−Δ、ｆ’＋Δ，ｆ’−ｆ，ｆ’−ｆ＋２Δ，ｆ’−ｆ−２Δ，ｆ＋３Δ，およびｆ−３Δの各信号が出力される。ここで、前述したように、周波数検出部１０４では、第１設定周波数としてｆ’−ｆが設定されており、第２設定周波数としてｆ＋３Δおよびｆ−３Δのいずれかが設定されている。
【００３１】
このため、第２入力部１０２に第３振動および第４振動の両方が加えられると、ｆ’−ｆ，ｆ＋３Δ，およびｆ−３Δの変換周波数が出力されるので、これらが周波数検出部１０４に検出され、第１出力および第２出力の両方が出力されることになる。これは、第３振動の入力∧第４振動の入力の論理ゲートが構成されたことに相当する。
【００３２】
このように、本実施の形態によれば、複数の素子を用いることなく、「第３振動の入力∨第４振動の入力」と、「第３振動の入力∧第４振動の入力」との両方の機能を同時に持った論理ゲートを構成することができ、より小さな規模で論理ゲートが構成できるようになる。
【００３３】
［実施の形態２］
次に、本発明の実施の形態２について図２，３を用いて説明する。図２は、本発明の実施の形態２における演算装置の構成を示す構成図であり、一部を斜視図で示している。また、図３は、実施の形態２における演算装置の動作例を説明する説明図である。
【００３４】
本実施の形態における演算装置２００は、例えば面方位が（００１）のＧａＡｓからなる基板２０１の上に、まず、単結晶の絶縁性Ａｌ0.7Ｇａ0.3Ａｓからなる絶縁層２０２，シリコンがドープされた単結晶の導電性ＧａＡｓからなる導電層２０３，および単結晶の絶縁性Ａｌ0.3Ｇａ0.7Ａｓからなる絶縁層２０４からなる積層構造体が形成されている。
【００３５】
また、演算装置２００は、上述した積層構造体により、支持部２０５，支持部２０６およびこれらに両端が支持された梁２０７が形成されている。梁２０７は、この下面が基板２０１の表面より離間し、梁２０７と基板２０１との対向面の間に空間を形成している。この構造は、絶縁層２０２を犠牲層として用いることで形成可能である。
【００３６】
また、支持部２０６の上には、第１電極２０８および第２電極２０９が形成され、支持部２０５の上には、第３電極２１０が形成されている。これら電極は、半導体よりなる絶縁層２０４に対してショットキー接合を形成する金属材料から構成され、例えば、Ｔｉ層とこの上に形成されたＡｕ層との積層構造体である。また、支持部２０５の一部の絶縁層２０４を除去することで露出された導電層２０３の上には、共通電極２１１が形成されている。共通電極２１１は、導電層２０３にオーミック接続する金属材料から構成され、例えば、ＡｕＧｅＮｉ合金から構成されている。
【００３７】
また、第１電極２０８には、第１周波数ｆrに差分周波数Δを加えた第１入力周波数ｆr＋Δの交流電圧を発生する発生器２２１，および第１周波数ｆrから差分周波数Δを減じた第２入力周波数ｆr−Δの交流電圧を発生する発生器２２２が接続されている。また、第３電極２１０には、第２周波数２ｆrに差分周波数Δを加えた第３入力周波数２ｆr＋Δの交流電圧を発生する発生器２２３がスイッチＡ２３１を介して接続し、加えて、第２周波数２ｆrから差分周波数Δを減じた第４入力周波数２ｆr−Δの交流電圧を発生する発生器２２４が、スイッチＢ２３２を介して接続している。
【００３８】
また、第２電極２０９には、第１設定周波数として設定されているｆr、および第２設定周波数として設定されている周波数ｆr＋３Δを検出し、各々対応する第１出力および第２出力を出力する周波数検出部２３３が接続している。本実施の形態では、第１周波数がｆrとし、第２周波数が２ｆrとしているので、これらの差のｆrが第１設定周波数として設定されている。なお、演算装置２００では、導電層２０３が、絶縁層２０４を挟んで第１電極２０８，第２電極２０９，および第３電極２１０に対向する共通の電極として機能する。
【００３９】
ここで、上述した支持部２０５，支持部２０６，および梁２０７の構造の作製について簡単に説明する。例えば、基板２０１の上に、絶縁性Ａｌ0.7Ｇａ0.3Ａｓ層を結晶成長させる。引き続いて、この絶縁性Ａｌ0.7Ｇａ0.3Ａｓ層の上にシリコンがドープされた単結晶の導電性ＧａＡｓを結晶成長させ、また、導電性ＧａＡｓ層に上に絶縁性Ａｌ0.3Ｇａ0.7Ａｓを結晶成長させる。これらはヘテロエピタキシャル成長により作製すればよい。
【００４０】
この後、これらの積層膜を、公知のリソグラフィー技術とエッチング技術とにより、支持部２０５，梁２０７，支持部２０６の平面形状に微細加工する。この状態で、他の層に対して絶縁層２０２を選択的に除去することで、梁２０７の領域においては、梁２０７と基板２０１との対向面の間に空間が形成された状態とする。本例では、他の層よりＡｌが多い比率の組成とした絶縁層２０２を用いているので、絶縁層２０２を選択的にエッチング除去することができる。
【００４１】
ところで、梁２０７以外の支持部においても、絶縁層２０２は側面よりエッチング除去される。しかしながら、梁２０７となる部分は、支持部となる他の領域に比較して、幅が狭く形成されているため、梁２０７の領域の絶縁層２０２が除去された状態としても、他の領域の絶縁層２０２は残すことが可能である。例えば、梁２０７の領域の絶縁層２０２が除去されたら、上記エッチングを停止することで、支持部２０５および支持部２０６の領域の絶縁層２０２は残すことができる。従って、実際には上述した処理により、支持部２０５および支持部２０６の領域においては、他の層に比較して絶縁層２０２が内側に入り込んだ形状となる（図２では簡略して示している）。なお、上述した製造方法に限るものではなく、他の方法により、梁の部分を形成するようにしても良いことは、言うまでもない。
【００４２】
また、共通電極２１１を形成する領域においては、支持部２０５を構成している一部の絶縁性Ａｌ0.3Ｇａ0.7Ａｓ層（絶縁層２０４）を除去し、この箇所において、導電性ＧａＡｓ層（導電層２０３）が露出した状態とする。この後、よく知られたリフトオフ法などを用いることで、第１電極２０８，第２電極２０９，第３電極２１０，および共通電極２１１を形成すればよい。
【００４３】
上述した本実施の形態における演算装置２００の支持部２０５，支持部２０６，および梁２０７は、パラメトリック振動子（周波数変換手段）として機能する（特許文献１，非特許文献１，２参照）。例えば、第１電極２０８に梁２０７の共振周波数に近い周波数の交流電圧を印加すると、梁２０７の機械的な振動が引き起こされる。また、梁２０７の共振周波数は、第３電極２１０に印加する電圧によって変調することができる。また、梁２０７に発生している機械的な振動は、第２電極２０９に発生する電圧を測定することにより検出できる。
【００４４】
ここで、パラメトリック振動子の一般的な性質として、次に示すことが知られている。前提として、第１電極２０８に加えた交流の振動数をｆb、第３電極２１０に加えた交流の振動数をｆaとする。また、第３電極２１０に加えた交流の振幅がパラメトリック励振のしきい値に近く、かつｆrを梁２０７の共振周波数とし、Ｑを共振のＱ値としたとき、「｜ｆb−ｆr｜≦ｆr／Ｑ，｜ｆa／２−ｆr｜≦ｆr／Ｑ」 の条件が満たされるものとする。この場合、第２電極２０９にはｆa-ｆbの周波数が出力される。このように、本実施の形態における支持部２０５，支持部２０６，および梁２０７からなるパラメトリック振動子は、入力された周波数を変換する機能を持っている（非特許文献３，４参照）。
【００４５】
このような特徴を有する本実施の形態における演算装置２００において、第２入力部となる支持部２０５の第３電極２１０に２ｆr＋Δと２ｆr−Δの２つの周波数の交流を入力し、これらの振幅をスイッチＡ２３１ならびにスイッチＢ２３２でオン・オフすることを考える。ここで、差分周波数Δの大きさは、第１周波数ｆr／Ｑよりも、２桁以上に十分小さいものとする。なお、同時に、第１入力部となる支持部２０６の第１電極２０８には、ｆr＋Δおよびｆr−Δの交流電圧が加えられている。
【００４６】
上述したように交流電圧が印加される状態で、演算装置２００では、第２電極２０９に表れた交流電圧は、周波数検出部２３３により最終的に、ｆrおよびｆr＋３Δの周波数成分の交流のみが分離されて出力される。
【００４７】
上述した本実施の形態における演算装置２００の論理動作について説明する。初期の状態では、スイッチＡ２３１およびスイッチＢ２３２ともにオフ状態とする。この場合、梁２０７に加えられる交流の周波数は、ｆr＋Δおよびｆr−Δのみであるため、第２電極２０９にも同様の周波数しか出力されず、周波数検出部２３３の出力はどちらもオフである。
【００４８】
次に、スイッチＡ２３１のみをオン状態とした場合について説明する。この場合、第２電極２０９には、外部から入力される周波数であるｆr＋Δ、ｆr−Δ、および２ｆr＋Δに加え、上述した周波数変換の機能により、(２ｆr＋Δ）−（ｆr＋Δ）＝ｆrおよび(２ｆr＋Δ）−（ｆr−２Δ）＝ｆr＋２Δが出力される。従って、周波数検出部２３３からは、第１設定周波数ｆrに対応する第１出力のみ出力される。スイッチＢ２３２のみをオン状態したときも同様であり、やはり周波数検出部２３３からは、第１出力のみが出力される。
【００４９】
次に、スイッチＡ２３１およびスイッチＢ２３２の両方をオン状態にした場合について説明する。この場合、上述同様の仕組みにより、ｆr、ｆr＋２Δ、ｆr−２Δの信号が、周波数変換の結果として第２電極２０９より出力される。ここで、重要な点は、この信号が、支持部２０５，支持部２０６，および梁２０７より構成されるパラメトリック振動子に対して再度入力されることになり、さらに異なる周波数が生成されることにある。この場合、(２ｆr＋Δ）−（ｆr−２Δ）＝ｆr＋３Δおよび(２ｆr−Δ）−（ｆr＋２Δ）＝ｆr−３Δの２つの新しい周波数の信号が、第２電極２０９より出力される。従って、周波数検出部２３３からは、第１出力に加え、第２設定周波数ｆr＋３Δに対応する第２出力も出力される。
【００５０】
以上をまとめると、次のようになる。スイッチＡ２３１もスイッチＢ２３２もオフ状態の場合、周波数検出部２３３からは、何も出力されない。スイッチＡ２３１あるいはスイッチＢ２３２のどちらか片方だけがオン状態の場合、周波数検出部２３３からは、第１出力のみが出力される。スイッチＡ２３１およびスイッチＢ２３２が両方ともオン状態の場合には、周波数検出部２３３からは第１出力および第２出力の両方の信号が出力される。従って、周波数検出部２３３からの第１設定周波数ｆrに対応する第１出力の出力は、スイッチＡ２３１∨スイッチＢ２３２の論理ゲートに相当し、周波数検出部２３３からの第２設定周波数ｆr＋３Δに対応する第２出力の出力は、スイッチＡ２３１∧スイッチＢ２３２の論理ゲートに相当する。
【００５１】
このように、本実施の形態によれば、１つの機械振動子により、スイッチＡ２３１∨スイッチＢ２３２とスイッチＡ２３１∧スイッチＢ２３２との、両方の機能を同時に持った論理ゲートを構成することができる。
【００５２】
図３に、本実施の形態における演算装置２００の、スイッチＡ２３１およびスイッチＢ２３２のスイッチを、オンおよびオフさせた時に、第２電極２０９に出力される信号の周波数スペクトルの実測結果を示す。前述した説明に対応し、周波数ｆrの出力は、スイッチＡ２３１あるいはスイッチＢ２３２のいずれかがオン状態とされた時のみ得られている。従って、周波数ｆrが検出されることが、スイッチＡ２３１∨スイッチＢ２３２の動作を示していることがわかる。
【００５３】
また、周波数ｆr＋３Δの出力は、スイッチＡ２３１およびスイッチＢ２３２の両方がオン状態とされた時のみ得られている。従って、周波数ｆr＋３Δが検出されることが、スイッチＡ２３１∧スイッチＢ２３２の動作を示していることがわかる。
【００５４】
このように、本実施の形態によれば、２値情報を交流電圧の振幅として入力させ、これらの異なる周波数に異なる２値情報を割り当て、パラメトリック振動子の周波数変換の機能を用いるようにしたので、１つの振動子のみで、ＡＮＤ回路ならびにＯＲ回路の両方の動作を同時に実現できるようになる。
【００５５】
なお、第１電極２０８，第２電極２０９，第３電極２１０，および共通電極２１１は、金属材料から構成するものに限らず、導電性を備えた半導体の薄膜から構成しても良い。例えば、シリコンがドープされたＧａＡｓから構成することが可能である。また、半導体材料として、ＧａＡｓ，ＡｌＧａＡｓを用いるようにしたが、これに限るものではなく、本発明の趣旨を逸脱しない範囲において、ＩｎＡｓ，ＩｎＰ，ＩｎＳｂ，ＩｎＮ，ＧａＰ，ＧａＳｂ，ＧａＮ，ＡｌＰ，ＡｌＳｂ，およびＡｌＮなどの他の化合物半導体を用いるようにしてもよい。また、導電性を持たせるためにシリコンなどの不純物をドーピングしたが、この場合、よく知られた変調ドープ構造を用いて電気的特性の優れた状態にしても良い。
【００５６】
［実施の形態３］
次に、本発明の実施の形態３について図４を用いて説明する。図４は、本発明の実施の形態３における演算装置の構成を示す構成図である。図４では、一部を斜視図で示している。本実施の形態における演算装置２００は、例えば面方位が（００１）のＧａＡｓからなる基板２０１の上に、まず、単結晶の絶縁性Ａｌ0.7Ｇａ0.3Ａｓからなる絶縁層２０２，シリコンがドープされた単結晶の導電性ＧａＡｓからなる導電層２０３，および単結晶の絶縁性Ａｌ0.3Ｇａ0.7Ａｓからなる絶縁層２０４からなる積層構造体が形成されている。
【００５７】
また、演算装置２００は、上述した積層構造体により、支持部２０５，支持部２０６およびこれらに両端が支持された梁２０７が形成されている。梁２０７は、この下面が基板２０１の表面より離間し、梁２０７と基板２０１との対向面の間に空間を形成している。
【００５８】
また、支持部２０６の上には、第１電極２０８および第２電極２０９が形成され、支持部２０５の上には、第３電極２１０が形成されている。また、支持部２０５の一部の絶縁層２０４を除去することで露出した導電層２０３の上には、共通電極２１１が形成されている。以上の構成は、前述した実施の形態２と同様である。
【００５９】
本実施の形態では、まず、第１電極２０８には、第１周波数ｆrに差分周波数Δを加えた第１入力周波数ｆr＋Δの交流電圧を発生する発生器２２１，および第１周波数ｆrから差分周波数Δを減じた第２入力周波数ｆr−Δの交流電圧を発生する発生器２２２が接続されている。これは、前述した実施の形態２と同様である。
【００６０】
また、第３電極２１０には、第２周波数２ｆrに差分周波数Δを加えた第３入力周波数２ｆr＋Δの交流電圧を発生する発生器２２３がスイッチＡ２３１を介して接続し、第２周波数２ｆrから差分周波数Δを減じた第４入力周波数２ｆr−Δの交流電圧を発生する発生器２２４が、スイッチＢ２３２を介して接続している。加えて、本実施の形態では、第３電極２１０に、第２周波数２ｆrに差分周波数の２倍の２Δを加えた第５入力周波数２ｆr＋２Δの交流電圧を発生する発生器２２５が、スイッチＣ２３４を介して接続している。なお、第５入力周波数は、２ｆr−２Δとしてもよい。また、上述では差分周波数の２倍を加える、もしくは減じる場合について説明したが、これに限るものではなく、差分周波数の整数倍を加える、もしくは減じるようにしてもよい。
【００６１】
また、本実施の形態では、第２電極２０９に、第１設定周波数として設定されている周波数ｆr、第２設定周波数として設定されている周波数ｆr−３Δ、第３設定周波数として設定されている周波数ｆr＋２Δ、および第４設定周波数として設定されている周波数ｆr−２Δを検出し、これらの各々対応する第１出力，第２出力，第３出力，および第４出力を出力する周波数検出部２３３ａが接続している
【００６２】
本実施の形態では、入力信号として２ｆr＋Δおよび２ｆr−Δに加え、２ｆr＋２Δを加えてある。この結果、まず、前述した実施の形態２と同様に、周波数検出部２３３ａからの第１設定周波数ｆrに対応する第１出力の出力は、スイッチＡ２３１∨スイッチＢ２３２の論理ゲートに相当する。また、本実施の形態では、周波数検出部２３３ａからの第２設定周波数ｆr−３Δに対応する第２出力の出力は、（スイッチＡ２３１∧スイッチＢ２３２）∨スイッチＣ２３４の論理ゲートに相当する。
【００６３】
また、周波数検出部２３３ａからの第３設定周波数ｆr＋２Δに対応する第３出力の出力は、スイッチＡ２３１∨（スイッチＢ２３２∧スイッチＣ２３４）の論理ゲートに相当し、周波数検出部２３３ａからの第４設定周波数ｆr−２Δに対応する第４出力の出力は、スイッチＢ２３２∨（スイッチＡ２３１∧スイッチＣ２３４）の論理ゲートに相当する。このように、本実施の形態によれば、前述した実施の形態２に比較して入力周波数を増やしたので、複数の多重論理回路を同時に実現できるようになる。
【００６４】
以上に説明したように、本発明では、振動を用いて２値情報を表現することにより論理演算を行うようにしたものであり、第１に、複数の異なる周波数の振動を同時に加え、第２に、特定の周波数の振動のみを検出するようにし、第３に、異なる周波数の振動により複数の２値情報を表現し、さらに、第４に、加えられた振動の周波数を変換する機能により論理演算を行うようにしたものである。
【００６５】
本発明では、「０」あるいは「１」の２値情報を、トランジスタで用いられている電圧値ではなく、振動子の振動の振幅や位相などで表現するものである。例えば、異なる周波数を有する複数の振動を同時に振動子に加え、各々を異なる２値情報に対応させることにより、複数の２値情報を同時に操作する。また、これらの振動の周波数を変換して混合させることにより、論理演算を実現する。
【００６６】
上述した本発明によれば、従来では１個の基本論理ゲートを構成するのに、複数個の素子が必要であったトランジスタによる論理ゲートとは異なり、１つの振動子により複数の多重論理回路を構成することが可能であり、これまでに比較して著しく高い集積度を持つ演算装置を得ることができる。
【００６７】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、上述では、２入力２出力および３入力４出力の多重論理回路の例を示したが、同様の手法により、振動子の共振幅の範囲内で、任意数入力および任意数出力の多重論理回路を構成することも可能である。また、設定周波数は、２つ以上設定されている必要はなく、１つの設定周波数が設定されて、２入力１出力の論理ゲートを構成することもできる。
【００６８】
また、上述した実施の形態では、梁をパラメトリックに励振する手法として圧電効果による共振周波数の変化を用いたが、近接した電極との間に発生するクーロン力による共振周波数の変化など、他の手法を用いて梁をパラメトリックに励振することも可能である。
【００６９】
また、上述した実施の形態では、圧電効果を用いて電気的信号と機械信号の間の変換を行う例を示したが、静電結合や、半導体の変形ポテンシャル効果、トンネル電流やピエゾ抵抗効果など、あらゆる電気信号と機械信号の変換手法を用いることができる。
【００７０】
また、上述した実施の形態においては、機械的共振器として両持ち梁構造を用いたが、パラメトリック励振が可能であれば、片持ち梁やねじり梁、周辺が固定された薄膜など、あらゆる機械的共振器の利用が可能であることはいうまでもない。
【００７１】
また、上述した実施の形態では、梁を構成する材料として化合物半導体を用いる場合について説明したが、これに限るものではなく、ＳｉやＧｅなどの単体半導体、あるいは半導体以外の任意の固体材料を用いることができる。
【００７２】
また、上述した実施の形態では、パラメトリック振動子として機械振動子を用いたが、ＬＣ共振器や超伝導回路など、他のパラメトリック振動子を用いても同様の動作が行えることは言うまでもない。また、上述した実施の形態では周波数変換を行う機構としてパラメトリック振動子を用いたが、非線形素子など他の周波数変換機構を用いることができることは言うまでもない。
【００７３】
また、上述では、入力される振動に加減される差分周波数が、第１入力部および第２入力部の両方で同じものとしたが、これに限るものではない。例えば、第１入力部には、第１周波数ｆに第１差分周波数Δを加えた第１入力周波数ｆ＋Δの第１振動および第１周波数ｆから第１差分周波数Δを減じた第２入力周波数ｆ−Δの第２振動が入力され、第２入力部には、第１周波数ｆと異なる周波数の第２周波数ｆ’に第２差分周波数Δ’を加えた第３入力周波数ｆ’＋Δ’の第３振動および第２周波数ｆ’から第２差分周波数Δ’を減じた第４入力周波数ｆ’−Δ’の第４振動が選択的に入力されるようにしてもよい。
【００７４】
このようにすることで、第２入力部に第３振動および第４振動の両方が加えられると、ｆ’＋Δ＋２Δ’の変換周波数が周波数変換部より出力されるようになる。従って、周波数検出部にｆ’＋Δ＋２Δ’が第１設定周波数と設定されていれば、第３振動の入力∧第４振動の入力の２入力１出力の論理ゲートが構成されたことになる。
【符号の説明】
【００７５】
１０１…第１入力部、１０２…第２入力部、１０３…周波数変換部、１０４…周波数検出部。
【図１】
0005451512.tif 000002
【図２】
0005451512.tif 000003
【図３】
0005451512.tif 000004
【図４】
0005451512.tif 000005
【図５】
0005451512.tif 000006