(57)【特許請求の範囲】
【請求項１】
半導体構造の製造方法であって、シリコンへの炭素の注入によって作製される単結晶３Ｃ−ＳｉＣ層をシリコンからなる第１の基板上に含んでいる３Ｃ−ＳｉＣ半導体層構造の供給、オプトエレクトロニクスデバイスの作製に適した窒化ガリウム化合物半導体のエピタキシャル層を前記３Ｃ−ＳｉＣ半導体層構造上に施与することを包含する半導体構造の製造方法において、窒化ガリウム化合物半導体の前記エピタキシャル層上に金属材料の導電性反射層を設け、シリコン及びＳｉＣを含有する前記３Ｃ−ＳｉＣ半導体層構造の非結晶性遷移領域を機械的又は化学的に除去した後に、窒化ガリウム化合物半導体の前記エピタキシャル層の第２の基板上への移設を、前記窒化ガリウムの層を前記第２の基板の表面上に接合し、且つシリコン及びＳｉＣを含有する前記３Ｃ−ＳｉＣ半導体層構造の前記非結晶性遷移領域を機械的又は化学的に除去することによって行い、その際、前記第２の基板が、８０％以上の高い反射率を有する金属合金又は透明な基板であることを特徴とする半導体構造の製造方法。
【請求項２】
前記シリコンからなる第１の基板が、フロートゾーン法により成長したシリコン材料からのウェハであることを特徴とする、請求項１記載の方法。
【請求項３】
前記シリコンからなる第１の基板が、チョクラルスキー法により成長したシリコン材料からのウェハであることを特徴とする、請求項１記載の方法。
【請求項４】
前記３Ｃ−ＳｉＣ半導体層構造の作製を、前記シリコンからなる第１の基板の一定の深さへの炭素イオンの注入後これを熱処理し、それによって前記シリコンからなる第１の基板の一定の深さに埋め込まれた３Ｃ−ＳｉＣからなる単結晶層が形成され、その後に、前記単結晶３Ｃ−ＳｉＣ層が露出するまで、埋め込まれた前記単結晶３Ｃ−ＳｉＣ層の上方にある前記非結晶性遷移領域を除去し、引き続き前記単結晶３Ｃ−ＳｉＣ層の露出した前記表面を化学機械的に研磨することによって行うことを特徴とする、請求項１から３までのいずれか１項記載の方法。
【請求項５】
前記ＣＭＰ研磨によって露出した前記単結晶３Ｃ−ＳｉＣ層を、０．１〜０．５ｎｍ ＲＭＳの表面粗さに平滑化することを特徴とする、請求項４記載の方法。
【請求項６】
前記第２の基板が金属又は金属合金から成ることを特徴とする、請求項１から５までのいずれか１項記載の方法。
【請求項７】
前記第２の基板が銅合金から成ることを特徴とする、請求項６記載の方法。
【請求項８】
前記第２の基板がガラス基板であることを特徴とする、請求項１から５までのいずれか１項記載の方法。
【請求項９】
シリコン及びＳｉＣを含有するエピタキシャル成長した前記３Ｃ−ＳｉＣ半導体層構造の前記非結晶性遷移領域の除去前に、キャリアウェハ又はフォイルを前記３Ｃ−ＳｉＣ半導体層構造の前記エピタキシャル層上に貼り合わせ、その際、前記キャリアウェハ又は前記フォイルを前記エピタキシャル層から取り除くために、前記第２の基板上へのエピタキシャル層の接合後に容易に溶解し得る材料を固定のために使用することを特徴とする、請求項１から８までのいずれか１項記載の方法。
【請求項１０】
シリコン及びＳｉＣを含有する前記３Ｃ−ＳｉＣ半導体層構造の前記非結晶性遷移領域の除去を、機械的プロセス、研磨、ラッピング又はポリシングによって又は湿式及び乾式化学エッチングプロセスによって又は機械的及び化学的除去とからの組み合わせによって行うことを特徴とする、請求項９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体構造、殊にオプトエレクトロニクス用の半導体構造の製造方法に関する。
【０００２】
大面積の単結晶基板の不足により、大きなバンドギャップを有する半導体材料（同じく：ワイドギャップ半導体）−例えばＧａＮ、ＡｌＧａＮ又はＩｎＧａＮ−からの高性能素子もしくはオプトエレクトロニクスデバイスが、今日では頻繁にヘテロエピタキシャル的に、適切な異種基板、例えば単結晶サファイア又はシリコンカーバイド上に製造される。
【０００３】
しかしながら、そのような異種基板は、その上に製造されるデバイスの機能にとって不利な特性を有しかねない。これらの問題のいくつかは、Ｃ．Ａ．Ｔｒａｎ ｅｔ ａｌ．，Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２９８ （２００７） ７２２から公知である。サファイアは、他の材料と比較して相対的に低い熱伝導率を有しており、そのため該サファイア上に製造される高性能デバイスもしくはオプトエレクトロニクスデバイスにおける損失熱が排出され得難く、このことはデバイス機能に不利な影響を及ぼす。そのうえ、まずサファイア上に作製され、しかし、その後に金属合金からの基板上に移設されるＬＥＤ構造が、効率に関してより好都合な特性を有することは公知である。
【０００４】
基板としてのシリコンカーバイド（ＳｉＣ）の使用は、より高い熱伝導率に基づき、損失熱の問題を解決する。しかしながら、ＳｉＣを低コストで、且つより大きい基板上に作製する方法は、ごく僅かしか提供されていない。バルクＳｉＣ基板は、単に１００ｍｍの直径までのものしか提供されていない。
【０００５】
ＵＳ６３２８７９６は、代替的な一方法を開示しており、その際、ドナーウェハとして用いられるシリコンウェハの表面を炭化することによって３Ｃ−ＳｉＣ層を作製し、シリコンドナーウェハのＳｉＣ層を、その後に多結晶ＳｉＣからのキャリアウェハ上に接合し、続けてシリコンドナーウェハの残余を取り除くことでＳｉＣ層を露出させている。基板としての多結晶ＳｉＣの使用は、ＧａＮ及びＳｉＣの熱膨張係数がシリコンとは異なり比較的互いに近似しているという利点を有している。これは更なる熱処理工程にとって好ましくあり得る。
【０００６】
ＷＯ０３／０３４４８４から、イオンビーム合成（"Ｉｏｎ ｂｅａｍ ｓｙｎｔｈｅｓｉｓ，ＩＢＳ"）によって、ポリタイプ３Ｃの薄い単結晶シリコンカーバイド層をシリコン基板上に作製させる（ＩＢＳ ３Ｃ−ＳｉＣ ｏｎ ｓｉｌｉｃｏｎ）更なる一方法が公知である。ＳｉＣ層の作製は、この方法において、シリコン基板への炭素イオンの注入、熱処理及びイオン注入によって損傷したシリコン基板部分の除去によって行われる。
【０００７】
このようにして露出したＳｉＣ層の表面は、化学的機械研磨によって０．５ｎｍ未満の粗さに研磨されることができ（ＥＰ１７２７１９０Ａ１を参照のこと）、そうして、その後にＧａＮがエピタキシャル成長させられ得る。
【０００８】
ＷＯ９８／１４９８６には、２つの材料層を、電磁線によるこれらの材料層の界面の照射によって切り離す方法を開示している。その際、切り離しは、界面近くでの両材料層の熱分解に基づいている。実際に、この方法は、ＧａＮもしくはＩｎＧａＮからのオプトエレクトロニクスデバイスを製造し、続けてサファイア基板をＧａＮもしくはＩｎＧａＮの熱分解によってサファイアとＧａＮもしくはＩｎＧａＮとの間の界面近くで分離することに利用され得る。
【０００９】
このレーザーリフトオフ法の欠点は、電磁線の影響下でもしくは熱作用によって分解する材料系への制限である。更に、この技術的に複雑な方法は、使用されるワイドバンドギャップ半導体のバンドギャップよりエネルギー的に高い波長を有する強力レーザーの使用を要している。
【００１０】
記載された問題点から、従来技術において公知の方法の欠点を回避する、オプトエレクトロニクス用の質的に価値の高いエピタキシャル層を提供するという本発明の課題設定が生まれた。
【００１１】
本発明の課題は、シリコンへの炭素の注入によって作製される単結晶３Ｃ−ＳｉＣ層をシリコンからの第１の基板上に含んでいる３Ｃ−ＳｉＣ半導体層構造の供給、オプトエレクトロニクスデバイスの作製に適した窒化物化合物半導体のエピタキシャル層を３Ｃ−ＳｉＣ半導体層構造上に施与することを包含する半導体構造の製造方法において、該窒化物化合物半導体のエピタキシャル層の第２の基板上への移設を、窒化物層を第２の基板の表面上に接合し、且つシリコン及びＳｉＣを含有する３Ｃ−ＳｉＣ半導体層構造の層を機械的又は化学的に除去することによって行い、その際、該第２の基板が、８０％以上の高い反射率を有する金属合金又は実質的に透明な基板であることを特徴とする半導体構造の製造方法によって解決される。
【００１２】
本発明者は、例えばＧａＮがエピタキシャル成長したＳｉＣ構造体の場合ですら、シリコン又はポリＳｉＣ基板が不利な特性を有していることを認めた。それというのも、この場合にも、ＧａＮ層において製造された発光ダイオード（ＬＥＤ）では、放射線の一部が基板によって吸収され、ひいては効率が減少するからである。
【００１３】
シリコンカーバイド層を作製する様々な使用可能な方法のなかで、３Ｃ−ＳｉＣ上に作製されるエピタキシャル層が特に良好な特性を有し、且つ製造が比較的好都合であることからイオンビーム合成が使用される。そのためＩＢＳ−ＳｉＣは、オプトエレクトロニクスにおいて特に危険と見なされる、なかでもＬＥＤｓの全損をもたらすマイクロパイプを有さない。そのうえ、その際に使用される基板、例えばシリコンウェハは、１００ｍｍより大きな、現在では３００ｍｍまでの直径でも使用可能である。４５０ｍｍの直径を有するシリコンウェハは開発中である。
【００１４】
ＩＢＳ ３Ｃ−ＳｉＣは、他の方法によって作製された３Ｃ−ＳｉＣ構造体と比べて、並びに４Ｈ及び６Ｈのような他のポリタイプのＳｉＣと比べても、ただＣＭＰ研磨によって十分に平滑に、ひいては後続のエピタキシャル工程のために供給され得るという利点を有する。
【００１５】
それゆえ該３Ｃ−ＳｉＣは、有利には、シリコン基板に炭素イオンを注入し、該シリコン基板を熱処理し、それによって該シリコン基板の一定の深さに、３Ｃ−ＳｉＣからの埋め込まれた単結晶層が形成され、続けて該シリコン基板の上部層を、単結晶３Ｃ−ＳｉＣ層が露出するまで除去し、引き続き、露出した３Ｃ−ＳｉＣ層の表面を化学的機械研磨することによって作製される。
【００１６】
シリコンウェハとの用語は、炭素の注入によって埋め込まれたシリコンカーバイド層を作製するのに適している、シリコンを含む全てのウェハを包含するべきである。
【００１７】
このために、結晶配向（１００）、（１１０）又は（１１１）を有し、且つＦＺ（フローティングゾーン）−又はＣＺ（チョクラルスキー）のいずれかの方法から成長した結晶が製造されたシリコンウェハが適していることが公知である。
【００１８】
使用されるシリコンウェハは、好ましくは、５０ｍｍ、１００ｍｍ、１５０ｍｍ、２００ｍｍ、３００ｍｍ又は４５０ｍｍの直径を有する。
【００１９】
好ましくはシリコンウェハの表面法線に対して０〜２０°の角度で行われる、シリコンウェハへの炭素イオンの注入、及び好ましくは２〜２０時間のあいだ１０５０〜１４００℃の温度で行われる後続の熱処理によって、該シリコンウェハ内で、埋め込まれた単結晶３Ｃ−ＳｉＣ層並びに非結晶性遷移領域がこのシリコンカーバイド層の上部及び下部に形成される。該遷移領域は、様々なポリタイプのＳｉＣ析出物、非晶質多結晶ＳｉＣ及びシリコンを含んでいる。そのうえ上部遷移領域は、注入によって引き起こされた多数の欠陥を包含する。
【００２０】
唯一の注入工程のみが行われる。殊に、ＷＯ０３／０３４４８４とは対照的に、ダメージ層を作製するために、例えばヘリウムイオンの第２のイオン注入は予定されていない。
【００２１】
炭素イオンの注入は、好ましくは、格子誘導作用（いわゆるチャネリング）を抑えるために、水平角度で行われる。それゆえ、炭素イオンをシリコンウェハの表面法線に対して１〜１０°の角度で注入することが特に有利である。
【００２２】
引き続き、上部シリコン層、並びに埋め込まれた単結晶３Ｃ−ＳｉＣ層の上方にある非結晶性遷移領域は、好ましくは、適した化学エッチング工程により、気相エッチング又は反応イオンエッチングによって、熱酸化及び後続のエッチングにより、又はそれに機械的もしくは化学機械的な除去プロセス、例えば研磨、ラッピング又はポリシングによって取り除かれる。
【００２３】
それによって、埋め込まれた単結晶３Ｃ−ＳｉＣ層が露出させられる。
【００２４】
次いでＳＣ−ＳｉＣ層は、好ましくは、コロイド状シリケート（シリカ）を含むスラリーで化学機械的に研磨される。ＣＭＰ研磨前の露出した３Ｃ−ＳｉＣ層の前処理は予定されていない。殊に、機械的な前研磨及び熱酸化は、ＣＭＰ研磨と組み合わせて予定されておらず、それに有利ではない。
【００２５】
研磨時間は、好ましくは３０分未満である。特に有利なのは、１５分未満の研磨時間である。
【００２６】
特に有利なのは、５分未満の研磨時間である。
【００２７】
ＣＭＰ研磨は、好ましくは、１０〜１００分-1の研磨定盤の回転数で行われる。
【００２８】
ＣＭＰ研磨は、好ましくは、０．０５ｂａｒ以上且つ１．０ｂａｒ以下の研磨圧力で実施され、特に有利には０．０５〜０．４ｂａｒ及び極めて有利には０．０５〜０．２ｂａｒである。
【００２９】
使用されるスラリーのｐＨ値は、例えばスラリーへの水酸化ナトリウム溶液（ＮａＯＨ）の添加によって調節されることができ、且つ好ましくはｐＨ８〜１１である。
【００３０】
ＣＭＰ研磨は、好ましくは２０〜６０℃、有利には２０〜４０℃の研磨温度、及び極めて有利には室温で行われる。
【００３１】
ＣＭＰ研磨によって、露出したシリコンカーバイド表面は、好ましくは０．５ｎｍ以下の粗さ（ＲＭＳ）にまで平滑化される。
【００３２】
０．１ｎｍまでの低い粗さ値（ＲＭＳ）を得ることができる。
【００３３】
３Ｃ−ＳｉＣ層の表面上に、引き続き、窒化物化合物半導体からのエピタキシャル層が堆積させられる。
【００３４】
該エピタキシャル層は、好ましくは、窒化アルミニウム、窒化ガリウム、窒化インジウム、窒化ガリウムアルミニウム及び窒化ガリウムインジウムから選択される窒化物化合物半導体から成るか、又は１つ以上の窒化物化合物半導体を包含する層構造から成る。
【００３５】
酸化亜鉛の使用も同様に有利である。しかしながら、この材料は比較的高価である。
【００３６】
その際、好ましくは、窒化物化合物半導体を含むエピタキシャル層、単結晶３Ｃ−ＳｉＣ層、非結晶性遷移領域並びにシリコンウェハの残るシリコン残余を包含する層構造が結果生じる。
【００３７】
それに従って、例えば窒化物化合物半導体から成るエピタキシャル層が第２の基板上に移設される。
【００３８】
第２の基板は、さもなければ生じる吸収損失を低下させ、且つ全体としてサファイア又はＳｉＣ基板上の従来のＧａＮ−ＬＥＤｓの場合より高い光出力を保証するために用いられる。
【００３９】
第２の基板は、好ましくは金属性であり、且つ８０％以上の高い反射率、特に有利には９０％以上の反射率を有する。
【００４０】
しかしながら、５０％以上、特に有利には８０％以上及び極めて有利には９０％以上の透過係数を有する透明又は半透明な基板も適している。
【００４１】
第２の基板は、好ましくは、高い熱伝導率を有する金属合金である。
【００４２】
特に有利なのは、銅合金からの基板の使用である。
【００４３】
同様に適しているのは、Ａｇ、Ａｌ及びＡｕ（銀、アルミニウム、金）である。
【００４４】
透明又は半透明な材料を含む基板の使用も適している。
【００４５】
それは、例えばガラス基板であってよい。
【００４６】
ガラス基板上には透明な酸化物層が存在してよい。特に有利なのは、インジウム−スズ酸化物である。
【００４７】
電気伝導性であり、且つ窒化物層上に作製されるＬＥＤチップから放出される電磁線のための高い透過係数を有する基板又は層も有利である。殊に、インジウム−スズ酸化物（ＩＴＯ）又は亜鉛酸化物が適している。
【００４８】
同様に有利なのは、透明なプラスチック基板又はそれに透明な構造化された基板である。
【００４９】
エピタキシャル層の移設は、好ましくは、そのエピタキシャル成長した表面を有するエピタキシャル成長した３Ｃ−ＳｉＣ層構造全体を第２の基板上に接合し、引き続きシリコン又はシリコンカーバイドを含む３Ｃ−ＳｉＣ層構造の全ての層を除去することによって行われ、そうして後には予めエピタキシャル的に堆積した層（窒化物）のみが残る。
【００５０】
層の除去は、機械的プロセス、例えば研磨、ラッピング又はポリシングによって、又は例えばＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）による湿式−及び乾式エッチングプロセスによって行われる。
【００５１】
特に有利なのは、シリコン又はシリコンカーバイドを含有する層を、第２の基板上へのエピタキシャル層の移設前にすでに取り除くことであり、その際、このために機械的、化学的な又は機械的プロセス及び化学的プロセスとからの組み合わせも適している。
【００５２】
しかしながら、この場合、予めキャリアウェハ又はフォイル（Ｆｏｌｉｅ）（例えばカーボン）が層構造のエピタキシャル層上に貼り合わされる。固定するために、例えばロウ又は樹脂（固定剤）が適している。それは、後に溶媒中に、例えばアセトン中に比較的容易に溶解し得る材料である。
【００５３】
特に有利なのは、まず金属性材料からの電気伝導性反射層をＧａＮ層上に施与することである。それらに適しているのはＡｇ、Ａｌ又はＡｕである。この層は、例えば蒸着させられることができる。引き続き、この層の上にカーボンフォイルが施与される。更なる安定化のために、及びより容易な取り扱いのために、好ましくは更にキャリアウェハが固定される。
【００５４】
キャリアウェハは、接合プロセスの際のエピタキシャル層の取り扱いを簡単にする。
【００５５】
キャリアウェハを施与し、且つエピタキシャル成長した３Ｃ−ＳｉＣ層構造のシリコン及びシリコンカーバイドを含有する層を取り除いた後、エピタキシャル層は第２の基板上に接合される。
【００５６】
接合自体は、半導体産業において久しく公知の任意の接合法に従って行われる。
【００５７】
それは本質的に、付着、親水性／疎水性結合による２つの表面の接触、接合されるべき両表面の少なくとも１つ面の活性化である。
【００５８】
これらの方法のいくつかは、Ｑ．Ｙ．Ｔｏｎｇ及びＵ．Ｇｏｅｓｅｌｅ，"Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ"，（Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ），Ｗｉｌｅｙ Ｉｎｔｅｒｓｃｉｅｎｃｅ Ｐｕｂｌｉｃａｔｉｏｎｓの中で詳細に記載されている。
【００５９】
引き続き、固定剤が溶解され、且つキャリアウェハが、接合された層から取り除かれる。
【００６０】
予め３Ｃ−ＳｉＣ上にエピタキシャル的に堆積させられ、第２の基板と結合されている窒化物層が残る。
【００６１】
本発明の本質的な利点は、イオンビーム合成及びそれにより作製される３Ｃ−ＳｉＣ層の使用によって、例えば第ＩＩＩ族窒化物の質的に価値の高い層を簡単な接合工程及び簡単な例えばエッチング工程又はポリシング工程により他の基板上に移設することを可能にする窒化物化合物半導体の続く堆積のための優れた基板を提供することにあり、その際、第２の基板は、好ましくは、第ＩＩＩ族窒化物上に作製されるデバイス（ＬＥＤｓ）がより良好なパフォーマンス／エネルギー収支を示すように選択される。