(57)【特許請求の範囲】
【請求項１】
半導体チップ上に、
活性領域と、
前記活性領域の角部に配置された電気的に溶断可能なヒューズ素子形成領域と、
前記ヒューズ素子形成領域のヒューズに電気的に接続された第１のパッドと第２のパッドと、
を備え、
前記ヒューズ素子形成領域のヒューズに接続され、前記角部の上層における複数の配線層に形成されたヒューズ溶断用配線を有し、
前記第１のパッドは外部端子に電気的に接続され、前記第２のパッドは前記外部端子に対して電気的にオープンであり、
前記第２のパッドが、前記第１のパッドよりも、前記半導体チップの角に近いことを特徴とする
半導体装置。
【請求項２】
前記第１のパッドはワイヤボンディングにより前記外部端子に電気的に接続された請求項１記載の半導体装置。
【請求項３】
前記半導体装置は、さらに、
同一のヒューズに対して電圧を印加可能な３以上のパッドが設けられている、請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体装置は、さらに、
ＳＲＡＭを備え、
前記ＳＲＡＭは前記ヒューズ素子形成領域のヒューズと電気的に接続されている、請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記ヒューズ素子形成領域のヒューズは前記ＳＲＡＭの不良素子を冗長素子で救済する、請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特にヒューズ素子によってメモリの冗長救済を行う半導体装置およびそのヒューズ溶断方法に関する。
【背景技術】
【０００２】
半導体回路のメモリ設計などにおいて、特性不良となったセルを冗長セルで代替することが一般的に行われている。この不良セルを冗長セルに代替する作業は、一般的に半導体回路内に形成されたヒューズ素子を切断することで行われる。
【０００３】
一方、近年では半導体回路の設計は、マクロと呼ばれる機能回路単位で設計され、半導体回路形成領域内にこのマクロを配置していくことで回路設計が行われる。特許文献１には、論理回路とメモリマクロを同一基板上に配置した際に、ヒューズ素子群を、パッド列の外側に形成する例が開示されている。
【０００４】
このようなヒューズ素子も回路設計上は一般的にマクロとして用意され、ヒューズ素子マクロとして半導体基板上に配置される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−７８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、このようなヒューズ素子マクロも、回路形成領域内、あるいはパッド外側等に配置されるため、半導体チップとしての面積の増大を招いていた。
【課題を解決するための手段】
【０００７】
本発明の１実施形態による半導体装置は、コア回路形成領域およびバッファ形成領域を含む活性領域と、活性領域の角部に配置された電気的に溶断可能なヒューズ素子形成領域とを有する。
【０００８】
活性領域角部にヒューズ素子形成領域を配置することにより、コア回路形成領域にヒューズを形成することなく、ヒューズ素子を配置することが可能となる。
【０００９】
また、本発明の１実施形態による半導体装置のヒューズ溶断方法は、半導体チップの角部にヒューズ素子形成領域を配置し、半導体チップの角部近傍に形成された複数のパッドと、ヒューズ素子形成領域のヒューズとを電気的に接続し、複数のパッドにプロービングによって電圧を与えることにより、ヒューズを溶断する。
【００１０】
プロービング時にチップ角部のパッドを介してヒューズを溶断することにより、実装時にボンディングされないパッドも利用して、確実にヒューズを溶断することが可能となる。
【発明の効果】
【００１１】
半導体チップの縮小化を図ることが可能である。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態の半導体チップを示す平面図である。
【図２】実施の形態のヒューズマクロを示す図である。
【図３】ボンディング不可能なパッドを説明する模式図である。
【発明を実施するための形態】
【００１３】
以下、図面を用いて本発明について詳細に説明する。図１は、本発明の実施の形態１に関する半導体チップ１００の構成を示した平面図である。図１に示すように、本実施の形態の半導体チップを示す。図に示すように、本実施の形態の半導体チップ１００は、コア回路形成領域１、バッファ領域２、パッド形成領域３、ヒューズマクロ４、ヒューズ部５、パッド列６、ヒューズ用パッド７を有している。
【００１４】
コア回路形成領域１は、半導体チップ１００が有する機能を実行する機能回路が形成される領域である、なお、このコア回路形成領域１内には、記憶素子領域としてＳＲＡＭ１〜ＳＲＡＭ４が含まれている。バッファ形成領域２は、入出力バッファが形成される領域である。このコア回路形成領域１、バッファ形成領域２までが、半導体基板上に回路を形成する上での活性領域１０（図１、破線参照）に相当する。パッド形成領域３は、例えばワイアボンディングなどにより外部に接続されるパッドが形成される領域である。
【００１５】
ヒューズマクロ４は、活性領域１０のそれぞれの角部に配置されたヒューズ素子を含むマクロである。本実施の形態では、このヒューズマクロ４は、バッファ領域２における活性領域１０の角部近辺の一部を含み、この角部近辺のバッファ領域に配置されるヒューズ素子に対する配線も含んだヒューズマクロ４として配置されている。このヒューズマクロはそれぞれ、ＳＲＡＭ１〜ＳＲＡＭ４に接続されている。
【００１６】
ヒューズ部５は、電気的に溶断することが可能なヒューズが配置された領域である。パッド列６は、パッド形成領域３上に形成された複数のパッドから構成されている。ヒューズ用パッド７は、パッド列６に含まれる複数のパッドのうち、ヒューズマクロ４内のヒューズに接続されるパッドである。このヒューズ用パッド７は、例えば、チップの辺に沿って直線状に配置されているパッドであれば、その両端および端部近傍のパッドが好ましく、ヒューズマクロ４近傍に形成されていることが好ましい。
【００１７】
このように、本実施の形態では活性領域１０の角部にヒューズマクロ４を配置している。つまり活性領域の角部がヒューズ素子形成領域として用いられている。以下、このヒューズマクロ４の配置について詳細に説明する。
【００１８】
図２は、本実施の形態にかかるヒューズマクロ４を詳細に示した図である。本実施の形態のヒューズマクロ４は、上記したヒューズ部５およびヒューズ断線用配線２１を含んでいる。ヒューズ部５は、上記したとおり、電気的に溶断することが可能なヒューズであり、ヒューズ用配線２１は、活性領域１０の角部上層に形成された配線層で形成されている。本実施の形態のようなヒューズマクロ４を用いることで半導体チップの小面積化を図れる詳細について以下に説明する。
【００１９】
図２には、上記したヒューズ用パッド７も示されている。図２に示すヒューズ用パッド７には、半導体装置が実装された場合に、外部端子との接続が不可能なボンディングパッド７Ａおよび外部端子と接続することが可能なボンディングパッド７Ｂが存在する。このボンディング不可なヒューズ用パッド７Ａおよびボンディング可能なパッド７Ｂに関して図３を用いて説明する。
【００２０】
図３は、チップを実装した後の、パッド列６のパッドと、パッドに接続される外部端子ＯＵＴ、および外部端子とパッドを接続するワイアＷＩＲＥの様子を模式的に示した図である。図３に示すように、ワイアボンディングなどでパッド列６端部の端子と外部端子ＯＵＴを接続しようとする場合、パッド列６の端部に近づくほど、ワイアのチップの辺に対する角度が急峻になる。このようなパッド列端部のパッドに接続するワイアは、ワイアショートなどを引き起こすおそれが生じる。したがってこのようなパッドには、半導体チップ実装時にはボンディングが行われない。通常チップの角部付近のパッド、およびそのパッドに接続されるバッファは、コア回路とは接続されない状態とされる。そのため、従来の半導体装置では、チップ角部、つまり活性領域角部近傍のパッド、およびバッファ領域は空き領域となり、チップ角部近傍に無駄な領域を形成していた。
【００２１】
しかしながら、本実施の形態では、活性領域１０の角部近傍にヒューズマクロ４を配置している。また、ヒューズマクロ４に配置されるヒューズ部５は、電気的に溶断可能なヒューズとしている。このヒューズの溶断は、メモリ素子の不良を冗長素子で救済する為に行われるため、実装前のプロービングの段階で行われる。
【００２２】
つまり、本実施の形態では、活性領域１０の角部近傍にヒューズマクロ４を配置し、パッド列６の端部および端部近傍のヒューズ用パッドを用いて、プロービングの段階でヒューズを溶断することにより、従来、無駄な領域として形成されていたパッドおよびバッファ領域を利用し、ヒューズを溶断することが可能となる。
【００２３】
また、本実施の形態のヒューズマクロ４によれば、活性領域角部上層に配置される配線を複数層利用したより高密度なヒューズ溶断用の配線層を形成することが可能となる。ヒューズマクロ４が、活性領域１０の角部に配置されない場合、活性領域角部上層には、電源配線以外の配線が形成されることは極めて少ない。それに対し、本実施の形態によればヒューズマクロ４上層の複数の配線を用いることで、コア回路形成領域１上の配線に影響を与えることなく、高密度なヒューズ溶断用の配線を形成することが可能となる。また、活性領域１０の角部における電源配線などは、仮に取り除いたとしても一般的に電源配線は、電源メッシュなどの構成で形成されるため、バッファ回路に影響を与えることなくヒューズ溶断用の配線を形成することが可能となる。
【００２４】
また、ヒューズマクロ４自体もコア回路形成領域１あるいはパッド形成領域３の外側などに配置を行う必要がなく、活性領域１０の角部に配置を行うことが可能となる。したがって、全体としての半導体チップの面積を増加させることなく、ヒューズ素子を配置することが可能になる。
【００２５】
また、本実施の形態のヒューズマクロに含まれるヒューズ５に対し、ヒューズ溶断時には、例えば、図２に示すボンディング不可能なパッド７Ａおよびボンディング可能なパッド７Ｂを含めて３箇所のパッドにプローブ針を押し当てて、電圧を印加する。その後、ヒューズを溶断し、半導体チップが実装される時には、ボンディング可能なパッド７Ｂのみは電源ＶＤＤなどにワイアボンディングされヒューズ素子の一端の電位を確保する。実装時には、ボンディングパッド７Ａにはボンディングされず、隣接するワイア間のショートなどの可能性を引き起こさない状態とする。本実施の形態によれば、このように複数の端子をヒューズ用端子として用いることで、ヒューズ溶断時の電流量を増加させ、確実にヒューズを溶断することが可能である。
【００２６】
以上、本実施の形態にしたがって詳細に説明したが、本発明は本実施の形態に限定されず、種々の変形が可能である。例えば、実施の形態では活性領域の４つの角部それぞれにヒューズマクロが配置されている例を説明したが、コア回路のメモリ容量、メモリの配置などに応じて４つの角部それぞれにヒューズマクロを配置せず、任意の角部に１〜３つのヒューズマクロを配置するような構成としても良い。
【符号の説明】
【００２７】
１    コア回路形成領域
２    バッファ形成領域
３    パッド形成領域
４    ヒューズマクロ
５    ヒューズ
６    パッド列
７    ヒューズ用パッド
１０    活性領域
２１    ヒューズ断線用配線
１００    半導体チップ
【図１】
0005592970.tif 000002
【図２】
0005592970.tif 000003
【図３】
0005592970.tif 000004