(57)【特許請求の範囲】
【請求項１】
メモリセルアレイと、
前記メモリセルアレイとデータ入出力接点とのデータ授受を制御する内部マスク信号を出力するデータマスク制御部と、を備え、
前記データマスク制御部は、外部から入力または内部で生成されるデフォルトマスク信号に応じて前記内部マスク信号の待機状態の論理値を可変とし、
前記デフォルトマスク信号が、外部から入力される、前記メモリセルアレイにアクセスする最初のコマンドを処理するときに、前記内部マスク信号の論理値の変化が少なくなるように設定される特徴とする半導体メモリ。
【請求項２】
前記データ入出力接点は、前記半導体メモリの外部端子であることを特徴とする請求項１記載の半導体メモリ。
【請求項３】
前記デフォルトマスク信号は、外部との一つのアクセスで必要となるデータ数に対応するマスク信号のビット数と、前記内部マスク信号の全ビット数との比較結果に基づいて、設定されることを特徴とする請求項１または２記載の半導体メモリ。
【請求項４】
前記半導体メモリは、製品モードに応じてデータ構成を設定することを特徴とする請求項１乃至３のいずれか一項に記載の半導体メモリ。
【請求項５】
前記内部マスク信号の待機状態の論理値は、自装置のデータ構成を設定する期間に変更されることを特徴とする請求項４記載の半導体メモリ。
【請求項６】
前記データマスク制御部は、前記メモリセルアレイへアクセスするときに、前記デフォルトマスク信号に応じて、外部から入力される外部マスク信号、及びカラムアドレス信号の論理演算を行い、前記内部マスク信号を生成することを特徴とする請求項１乃至５のいずれか一項に記載の半導体メモリ。
【請求項７】
前記データマスク制御部は、前記外部マスク信号をＭＡＳＫ１、前記カラムアドレス信号をＣＯＬ選択、前記内部マスク信号をＭＡＳＫ２と表すと、前記内部マスク信号を、
デフォルトマスク信号がマスク解除を示す場合、式、
ＭＡＳＫ２＝（ＭＡＳＫ１）  ｏｒ  ｎｏｔ（ＣＯＬ選択）
を用いて算出し、
デフォルトマスク信号がマスク状態を示す場合、式、
ＭＡＳＫ２＝ｎｏｔ（ＭＡＳＫ１）・ＣＯＬ選択（＝ｎｏｔ  式（１））
を用いて算出することを特徴とする請求項６記載の半導体メモリ。
【請求項８】
外部から受け取る、前記製品モードを用いて、前記デフォルトマスク信号を生成するデフォルトマスク信号生成部を、さらに備えることを特徴とする請求項４または５記載の半導体メモリ。
【請求項９】
前記デフォルトマスク信号生成部は、前記製品モードに応じて、マスク信号のデフォルト状態を変更するか否かを示す情報を予め保持し、前記保持する情報と、前記製品モードに基づいて、前記デフォルトマスク信号を生成することを特徴とする特徴とする請求項８記載の半導体メモリ。
【請求項１０】
前記デフォルトマスク信号は、ホストから受け取ることを特徴とする請求項１乃至９のいずれか一項に記載の半導体メモリ。
【請求項１１】
前記デフォルトマスク信号は、自装置の外部に配置された情報回路を参照して取得する信号であり、
前記情報回路は、前記ホストの外部に配置され、前記ホストが値を設定することを特徴とする請求項１０記載の半導体メモリ。
【請求項１２】
前記デフォルトマスク信号は、前記ホストから製品モードとともに通知されることを特徴とする請求項１０記載の半導体メモリ。
【請求項１３】
前記デフォルトマスク信号は、前記ホストが、製品モードと外部マスク信号とを使用して、前記メモリセルアレイにアクセスする最初のコマンドを処理するときに、前記内部マスク信号の論理値の変化が少なくなるように設定した値であることを特徴とする請求項１１乃至１２のいずれか一項に記載の半導体メモリ。
【請求項１４】
前記製品モードは、複数の製品モードからなり、
前記メモリセルアレイは、前記複数の製品モードに基づいて複数のデータ構成が設定され、
前記デフォルトマスク信号は、前記複数の製品モードに対応する複数のデフォルト値を指定することを特徴とする請求項４、５、１２、１３のいずれか一項に記載の半導体メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリのライト・リード動作時における消費電流の平準化に関する。
【背景技術】
【０００２】
半導体メモリ（以降、適宜「メモリ」とも称する）は、システム側（ホスト）からの要求に応じて、メモリセルアレイにデータをライトする。この際、ホストから半導体メモリに対してライトコマンドが発行され、データと一緒にデータマスク信号（以降単に、「マスク信号」とも称する）が転送される。半導体メモリは、転送されたデータをメモリセルアレイに書き込む。このとき、半導体メモリは、データマスク信号に応じて、データを実際にメモリセルアレイに書き込むか否かを制御する。データビット数の多い構成の半導体メモリは、外部から入力されるデータ信号（ＤＱ）を、同時に入力されるマスク信号（ＤＭ）によって制御する。
【０００３】
例えば、特許文献１には、半導体メモリのマスク処理に関する技術が開示されている。図１０は、特許文献１に開示された、記憶装置の一部分の内部構成及び接続構成を示す概略ブロック図である。記憶装置は、ライト時のデータマスク動作を備える。例えば、特許文献１には、図１０を参照して、一般的なメモリのマスク動作が以下のように説明されている。「データマスク部７００は、データマスク用ＤＭ０、・・・、ＤＭ１５の外部入力端子に接続され、１２８ビット幅のデータ信号ＤＱ０、・・・、ＤＱ１２７用の外部入出力端子に接続されている。また、データマスク部７００は、内部にデータマスク信号ラッチ回路７１をデータマスク信号ＤＭ０、・・・、ＤＭ１５用の外部入力端子ごとに一つ備え、データ信号入出力バッファ回路７２をデータ信号用の外部入出力端子の８ビット分を一組として、当該組ごとに一つ備えている。また、それぞれのデータマスク信号ラッチ回路７１と、データ信号入出力バッファ回路７２とは、クロック信号ＣＬＫを入力としている。データ信号を数ビットごとにグループ化し、マスクをするか否かを制御することで、マスクに必要な外部入力端子を減らしており、グループでマスクすることが固定されている。」
【０００４】
特許文献１では、図１０に示す一般的なマスク動作に関して、「データマスク信号用の外部入力端子を増加させずに、データ信号のバースト読み出し又はバースト書き込みにおけるそれぞれのデータ信号ごとにマスクするか否かを選択し、それぞれのデータ信号のビットごとに異なるマスクをすることを可能とする」という課題が提起されている。そして、解決手段として、図１１に示す図面を参照して、「アドレス信号用の外部入力端子９１７を介して入力されるマスク指示信号に基づき、マスクレジスタ回路９１１に記憶されるマスクパターン信号を用い、リードデータコンバータ回路９１６ａ及びライトデータコンバータ回路９１６ｃは、バースト読み出し又はバースト書き込みのそれぞれのデータ信号ごとにマスクするか否かを選択し、データ信号を変換する。変換されたデータ信号は、書き込み時はメモリセル９５０へ出力し記憶され、読み出し時はデータ信号用の外部入出力端子９１７へ出力される。」という技術が開示されている。
【０００５】
ここで、一般的な半導体メモリの構成例を示し、その動作の概略を説明する。図１２は、一般的な半導体メモリの構成例を示すブロック図である。ここでは、半導体メモリの一例としてＤＲＡＭ（Dynamic Random Access Memory）コア（以下、メモリコアと称する）の構成例を示す。
メモリコアは、複数のメモリセル（MEMORY CELL）１、ロウデコーダ（ROW DEC）２、カラムデコーダ（COL DEC）３、センスアップ部（センスアンプ／Ｙスイッチ：SENSE AMP/YSW）４、リードライト部（データアンプ／ライトアンプ：DATA AMP/WRITE AMP）５、制御部（アドレス、コマンド、タイミングコントローラ：ADDRESS, COMMAND, TIMING CONTROLLER）６、及びデータ・マスク信号入出力部（データインタフェース／データマスク：DATA I/O、DATA MASK）７を備える。また、バス８を介して、クロック信号、アドレス信号（ロウアドレス信号、カラムアドレス信号）、コマンド信号がメモリコアへ入力される。さらに、バス８を介して、データ信号ＤＱ、マスク信号ＤＭがメモリコアへ入力される。ここでは、各構成要素の詳細な説明を省略する。
【０００６】
メモリコアを操作するシステム側をホストとして、半導体メモリへデータを書き込む動作を説明する。ホストは、バス８を介して、クロック信号、アドレス信号、コマンド信号（ライトコマンド、リードコマンド）、データ信号ＤＱ、及びマスク信号ＤＭをメモリコアへ入力する。
例えば、メモリへデータを書き込む場合、ホストはライトコマンドをメモリコアへ出力するとともに、データ信号ＤＱとマスク信号ＤＭとをメモリコアへ出力する。
【０００７】
メモリコアでは、ホストからバス８を介して、制御部６へライトコマンドが入力されると、バス８を介して、ホスト２０から出力されたデータ信号ＤＱとマスク信号ＤＭとがセットでデータ・マスク信号入出力部７へ入力される。メモリセルアレイのデータ書き込み領域は、マスク信号ＤＭにより制御される。
データ・マスク信号入出力部７は、データ信号ＤＱをマスク信号ＤＭによってマスク処理し、リードライト部５へ出力する。リードライト部５は、マスク信号ＤＭにより制御された（書き込みの可否が選択された）データ信号ＤＱを、センスアンプ部４を介してメモリセル１へ書き込む。このとき、リードライト部５、具体的にはリードライト部５のライトアンプのマスク動作は、マスク信号ＤＭによって制御される。
【０００８】
ライトアンプのマスク動作において、図１０を参照して説明したように、１ビットのマスク信号は、複数ビットのデータ信号と対応づけられていることを前提する。マスク信号がマスク状態を示すとき、そのマスク信号に対応づけられたデータ信号は、書き込みを行わない。従って、ライトアンプを活性化するイネーブル信号をマスク信号ＤＭによりキャンセルし、ライトアンプを活性化しない。一方、マスク信号がマスク解除を示す（非マスク状態）とき、イネーブル信号が有効になり、ライトアンプが活性化する。
【０００９】
ここで、例えば、マスク信号ＤＭの値が"Ｈ"の場合、マスク処理（内部でライトアンプのイネーブル信号をキャンセル）であること、"Ｌ"の場合、マスク解除（ライトアンプのイネーブル信号が有効）であること、を前提とする。マスク信号の値が、"Ｈ／Ｌ"のいずれかに応じて、ライトアンプのマスク動作は、"Ｈ"ならマスク処理、"Ｌ"ならマスク解除となる。
【００１０】
メモリコアにおいて、マスク信号は、予めデフォルト状態が設定される。マスク信号のデフォルト状態として、"マスク状態"もしくは、"非マスク状態"が一意に設計・設定される。例えば、例えば、図１０に示すメモリでは、１２８ＤＱ構成（１２８ＩＯ）で、８ＤＱ毎（８ＩＯ毎）にマスク信号ＤＭを割り当てる構成である。マスク信号ＤＭには、"Ｈ"または"Ｌ"のいずれかのデフォルト状態のマスク信号が設定される。従って、１２８個のデータ信号は、８ＤＱ毎にマスク状態、あるいは、非マスク状態が設定される。
【００１１】
近年、ホストが指定する外部データ構成及びバースト長に応じて、半導体メモリの動作仕様（内部データ構成）を適応させる半導体メモリが提供されている。このような半導体メモリを利用する場合、ホストは、メモリを使用開始するときに、モードレジスタ設定（ＭＤＲＳ：Mode Register Set）コマンドを半導体メモリへ出力する。半導体メモリは、ＭＤＲＳコマンドに応じて、半導体メモリの内部データ構成を設定する。
上述したように、半導体メモリではマスク信号はデフォルト状態が設定されているが、ホストが設定する外部データ構成に応じて、最初にメモリセルへアクセスする１ｓｔアクセスにおいて、動作させるマスク信号のビット数が異なる。
【００１２】
これまで、半導体メモリでは、メモリセルアレイのカラム選択動作、及びワード選択動作、あるいは、センスアンプによるセンス動作など、メモリセルアレイ内の動作電流が消費電流の多くを占めていた。近年、高速化のためにメモリセルアレイの動作単位が小さくなってきている。例えば、メモリセルアレイの分割などにより、ワードドライバーやセンス動作の領域が削減されている。これに伴い、上述した動作が、全体の消費電流に占める割合自体が小さくなってきている。
【００１３】
一方で、半導体メモリにおいて、その性能を向上させるため、データバンド幅が増大している。これに伴い、１回に処理するデータ数が増加し、内部バス（ＩＯ）で扱うデータ数そのものと、データ信号をマスク制御するマスク信号とが増加している。さらに、メモリ容量が大容量化することによって、チップ面積が増加している。その結果、データ信号やマスク信号の内部バスは、それ自身の配線の引き回しが伸びることによって、データ信号やマスク信号を伝達するための消費電流が増加している。
【００１４】
このような事情により、メモリセルアレイの動作電流の削減だけでなく、データ信号や、マスク信号を伝達する、信号伝達の電流を削減することが望まれるようになった。これは、信号伝達の電流が消費電流において占める割合の大きくなっているからである。特に、半導体メモリは、電源立ち上げ後や、リセット後における最初の動作（１ｓｔアクセス）において不安定である。このため、半導体メモリでは、内部電源の反応スピード、初期設定における電流消費による電源ドロップ、あるいは、グランドノイズを起因として、特性不具合が生じることが多い。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００９−１８７６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
半導体メモリが、多ＩＯ（Input-Output）を有する製品仕様となっている場合に、半導体メモリは、その内部データ構成を、ホストが指定する、外部データ構成及びバースト長に応じて設定することができる。ここで、多ＩＯを有する製品仕様とは、半導体メモリが多くのＩＯ端子をもつ仕様を意味する。このとき、半導体メモリは、多ＩＯと、少ないＩＯ端子を使用する少ＩＯとによって動作仕様が異なる。半導体メモリは、多ＩＯから少ＩＯまでの動作仕様をカバーするため、ホストの指定に応じて動作仕様を切り替える。このとき、マスク信号についても動作仕様に応じて、値を切り替える必要が生じる。具体的には、設定する動作仕様に応じたマスク信号の設定と、マスク信号のデフォルト状態とが異なる場合、動作するマスク信号が多くなる。
【００１７】
これは、マスク信号のデフォルトの状態を、マスク状態"Ｈ"、あるいは、非マスク状態"Ｌ"に固定しているため、動作仕様に対応した最適なデフォルト状態となっていないために生じていた。例えば、動作仕様によって、マスク信号の全部を"Ｈ"から"Ｌ"に動作させることが生じていた。このとき、マスク信号がスイッチングを行う為、動作電流が流れる。１ｓｔアクセスにおいて、マスク信号のスイッチングで大電流を消費することは、動作の遅れや誤動作となる。このため、安定動作、消費電流低減の観点からも、動作仕様に応じてスィッチングするマスク信号の数を削減することが好ましい。
【００１８】
このように、一時的に動作するマスク信号が多くなるため、電流を消費するタイミングを平準化することができなかった。その結果、半導体メモリをアクセスするときに、消費電流が一時的に増加するピーク電流を低減することができない、という問題があった。
【課題を解決するための手段】
【００１９】
本発明に係る半導体メモリの一態様は、メモリセルアレイと、データマスク制御部とを備える。データマスク制御部は、メモリセルアレイとデータ入出力接点とのデータ授受を制御する内部マスク信号を出力する。また、データマスク制御部は、外部から入力または内部で生成されるデフォルトマスク信号に応じて内部マスク信号の待機状態の論理値を可変とする。
データマスク制御部は、内部マスク信号の待機状態の論理値を可変とする。言い換えると、データマスク制御部は、ホストから１ｓｔアクセスが実施される前に、内部マスク信号のデフォルト状態を変更することを可能にする。このとき、データマスク制御部は、１ｓｔアクセスにおいて、内部マスク信号のスイッチング動作を削減するように内部マスク信号を設定する。
【発明の効果】
【００２０】
本発明によれば、半導体メモリをアクセスするときに、消費電流が一時的に増加するピーク電流を低減することが可能になる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態１に係る半導体メモリの構成例を示すブロック図である。
【図２】一般的な半導体メモリが、メモリセルアレイにアクセスする１番目のコマンドを受信したときに、マスク信号が変化する状況を示す図である。
【図３】図２に示すマスク信号の遷移に、ホストからマスク処理が指示される確率を加味して、マスク信号の動作率を示した図である。
【図４Ａ】本実施形態の半導体メモリのＣｏｎｆｉｇ１の動作仕様において、内部マスク信号のデフォルト状態を維持した場合の動作例を示す図である。
【図４Ｂ】本実施形態の半導体メモリのＣｏｎｆｉｇ１の動作仕様において、内部マスク信号のデフォルト状態を変更した場合の動作例を示す図である。
【図５】本実施形態の半導体メモリのＣｏｎｆｉｇ２−４の動作仕様において、マスク信号のデフォルト処理をしない場合の動作例を示す図である。
【図６】本実施形態のマスク信号の遷移に、ホストからマスク処理が指示される確率を加味して、マスク信号の動作率を示した図である。
【図７】ＭＡＳＫ２を生成する処理の一例を示す制御模式図である。
【図８】実施形態２に係る半導体メモリの構成例を示すブロック図である。
【図９】実施形態２に係る半導体メモリの他の構成例を示すブロック図である。
【図１０】特許文献１に開示された、記憶装置の一部分の内部構成及び接続構成を示す概略ブロック図である。
【図１１】特許文献１に開示された半導体記憶装置の一部分の構成を示すブロック図である。
【図１２】一般的なメモリコアの構成例を示すブロック図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明は省略する。
【００２３】
本発明は、複数のデータ構成（語構成）に対応できる半導体メモリに適用することができる。複数のデータ構成に対応できる半導体メモリとは、例えば、多ＩＯ構成の製品仕様を有し、かつ、複数の製品モードに応じた動作仕様を設定することができる半導体メモリである。製品モードは、ホストから半導体メモリへ通知される情報であり、ホストの外部データ構成及びバースト長に応じて決定される情報である。以降ででは、説明を容易にするため、ホストが採用するデータ構成を「外部データ構成」、半導体メモリのデータ構成を「内部データ構成」ということがある。
【００２４】
ホストは、半導体メモリを利用する場合、複数の製品モードのうち、少なくとも一つの仕様に従って動作する。半導体メモリは、少なくとも一つの製品モードに応じて内部データ構成を設定する。例えば、半導体メモリは、モードレジスタ設定（ＭＤＲＳ）コマンドが通知されると、モード設定コマンドとともに通知される製品モードに従って、内部データ構成を設定する。内部データ構成が設定されると、半導体メモリは、製品モードに応じた動作仕様に従って動作する。製品モードについては後で詳細を述べる。
【００２５】
多ＩＯ構成の半導体メモリでは、データ入出力接点を多数備え、メモリセルアレイとデータ入出力接点との間でデータを授受する。このとき、半導体メモリは、マスク信号（データマスク信号）を用いて、当該データの授受を制御する。ここで、データ入出力接点は、半導体メモリの外部端子である。
本発明に係る半導体メモリは、マスク信号のデフォルト状態（例えば、Ｈ：マスク状態、Ｌ：非マスク状態）を、動作仕様やホストから受け取る信号に基づいて変更する。言い換えると、マスク信号の待機状態の論理値を可変とする。これにより、最初のアクセス時（１ｓｔアクセス時）に動作するマスク信号の数を低減する手段を提供する。
半導体メモリは、コマンド、アドレス信号、または製品モード等の各種情報を外部から受信する。以降の説明において、半導体メモリの外部を、「ホスト」と称して説明するが、ホスト以外から情報を受信する場合を排除するものではない。ホストは、半導体メモリを利用する装置であり、例えば、半導体メモリへコマンド等の指示を出力する装置である。ホストは、システム側ともいう。
【００２６】
（実施形態１）
図１は、本発明の実施形態１に係る半導体メモリの構成例を示すブロック図である。半導体メモリ（メモリコア）１０は、メモリセルアレイ１１、ロウデコーダ１２、カラムデコーダ１３、制御部１６、及びデータ・マスク信号入出力部（DATA I/O、 DATA MASK）１７を備える。また、バス８を介して、クロック信号、アドレス信号（ロウアドレス信号、カラムアドレス信号）、コマンド信号などが、ホスト２０から半導体メモリ１０へ入力される。カラムアドレス信号は、Ｙアドレスともいう。さらに、バス８を介して、データ信号ＤＱ、マスク信号ＤＭが、ホスト２０から半導体メモリ１０内のデータ・マスク信号入出力部１７へ入力される。図１では、カラムデコーダ１３及びデータ・マスク信号入出力部１７が、データマスク制御部１０１を構成する例を示す。
【００２７】
ここで、マスク信号は、マスク処理を行うマスク状態として"Ｈ"、マスク解除を行う非マスク状態として"Ｌ"を用いることを前提とする。マスク信号は、マスク状態（Ｈ）、非マスク状態（Ｌ）、あるいは、不定（値が定まっていない）のいずれかの値を取り得る。半導体メモリが保持するマスク信号のデフォルト値は、マスク状態（Ｈ）を前提とする。
本明細書では、マスク信号を、存在する場所や、値の変更に応じて、以下に示す名称を用いて区別することがある。しかしながら、マスク信号としての機能・とり得る値等は同様であり、単に「マスク信号」と称する場合には、区別する必要のない事項に言及していることを前提とする。
【００２８】
「マスク信号ＤＭ」、または、「外部マスク信号」は、半導体メモリ１０の外部から入力されるマスク信号である。例えば、半導体メモリ１０は、ホスト２０から外部マスク信号を受信する。外部マスク信号は、外部から入力される（指定される）、データマスクの論理値を示す。
「内部マスク信号」は、半導体メモリ１０の内部で生成されるマスク信号である。内部マスク信号は、メモリセルアレイとデータ入出力接点（外部端子）とのデータの授受を制御する論理値を示す。
【００２９】
また、以降の説明では、外部マスク信号を「ＭＡＳＫ１」、内部マスク信号を「ＭＡＳＫ２」とも表す。
内部マスク信号は、データマスク制御部１０１において生成される。詳細には、図１の構成例では、データマスク制御部１０１において、カラムデコーダ１３が内部マスク信号を生成する場合を説明する。しかしながら、この構成に限られるものではなく、例えば、データ・マスク信号入出力部１７が内部マスク信号を生成する構成であってもよい。
【００３０】
続いて、各構成要素を説明する。
メモリセルアレイ１１は、複数のワード線と複数のビット線との交点に形成される複数のメモリセルを有する。各メモリセルは、データを記憶する。各メモリセルは、ワード線とビット線とを選択することによって、択一的に選択される。図１では、メモリセルアレイ１１のうち、活性化された領域をアクティブエリア１４として示す。
なお、図１では、図１２に示したセンスアンプ部４及びリードライト部５を明示していないが、半導体メモリ１０もこれらの機能をメモリセルアレイ１１内に備えていることを前提とする。
【００３１】
ロウデコーダ１２は、複数のワード線のうち、活性化するワード線を選択する。具体的には、ロウデコーダ１２は、バス８を介して入力されるロウアドレス信号をデコードし、メモリセルアレイの複数のワード線のうち、デコードしたアドレスに対応するワード線を活性化する（ワード線の選択処理）。
【００３２】
カラムデコーダ１３は、複数のビット線のうち、活性化するビット線を選択する内部マスク信号（ここでは、上述した「ＭＡＳＫ２」に相当する）をメモリセルアレイ１１へ出力する（ビット線の選択処理）。具体的には、カラムデコーダ１３は、後述するデフォルトマスク信号（ＤＥＦ＿ＭＡＳＫ）、外部マスク信号、及びカラムアドレス信号のうちの、少なくとも一つを使用して、内部マスク信号を生成し、生成した内部マスク信号をメモリセルアレイ１１へ出力する。内部マスク信号は、カラムデコーダ１３からメモリセルアレイ１１へ出力された後、図１には示していないセンスアンプ部（センスアンプ）、または、リードライト部（ライトアンプ／データアンプ）において使用される。
【００３３】
制御部１６は、バス８から入力される、クロック信号、アドレス信号、及びコマンド信号等に応じて、ロウデコーダ１２、カラムデコーダ１３、及びデータ・マスク信号入出力部１７の動作を制御する。制御部１６は、ロウアドレス信号をロウデコーダ１２へ出力し、カラムアドレス信号等をカラムデコーダ１３へ出力する。また、制御部１６は、ライトイネーブル信号（ＷＥＮ）をメモリセルアレイ１１、カラムデコーダ１３、データ・マスク信号入出力部１７等へ出力する。また、制御部１６は、デフォルトマスク信号生成部１９を備える。
なお、図１では、制御部１６がデフォルトマスク信号生成部１９を備える例を示しているが、半導体メモリ１０内に配置されていれば他の場所に配置されていてもよい。
【００３４】
デフォルトマスク信号生成部１９は、ホスト２０から通知される、製品モードを用いてデフォルトマスク信号を生成し、デフォルトマスク信号をカラムデコーダ１３へ出力する。
デフォルトマスク信号は、内部マスク信号のデフォルト状態を変更するか否かを示す信号である。ここでは、デフォルトマスク信号は、内部マスク信号のデフォルト状態の変更を示すアクティブ（Ｈ）と、変更しないことを示す非アクティブ（Ｌ）とを、値として用いることを前提とする。デフォルトマスク信号生成部１９は、自装置の内部データ構成を設定するときに、ホスト２０から次に要求されるメモリセルアレイ１１へのアクセスにおいて、内部マスク信号の値の変化が少なくなるようにデフォルトマスク信号を生成する。言い換えると、デフォルトマスク信号は、メモリセルアレイ１１への最初のアクセスにおいて、内部マスク信号の論理値の変化が少なくなるように、内部マスク信号の待機状態の論理値を設定するような、値を保持する。
【００３５】
データ・マスク信号入出力部１７は、リード時には、メモリセルアレイ１１から読みだしたデータ信号を保持し、バス８を介してホスト２０へ出力する。また、データ・マスク信号入出力部１７は、ライト時には、バス８から入力されるデータ信号ＤＱとマスク信号ＤＭとをレジスタに保持する。そして、マスク信号ＤＭをデコードして外部マスク信号（ＭＡＳＫ１）を生成し、カラムデコーダ１３へ出力する。また、ライトイネーブル信号に応じて、データ信号ＤＱをメモリセルアレイ１１へ出力する。
データ・マスク信号入出力部１７とメモリセルアレイ１１との間には、７２個のデータ信号を入出力する７２ＩＯを有するリードライトバス（ＲＷＢＳ  ７２ＩＯ）を備える。入出力数の７２ＩＯについては後述する。
【００３６】
ここで、本発明を適用する半導体メモリ１０の内部データ構成（メモリコアのデータ構成）について説明する。半導体メモリ１０は、製品毎に、一度に動作するデータ信号のビット数（ＤＱ数、あるいはＩＯ数）と、内部マスク信号のビット数（ＤＭ数）とを含む製品仕様が決められている。以降の説明では、データ構成に関する説明において、内部データ構成を特定する情報を、「内部ＤＱ数」、あるいは「内部ＩＯ数」ということがある。「内部」は、半導体メモリ１０自体の製品仕様に関する情報を示すものである。これに対して、ホスト２０が半導体メモリ１０をアクセスするときに用いる、外部データ構成を特定する情報を、「外部ＤＱ数」、あるいは「外部ＩＯ数」とする。これにより、半導体メモリのデータ構成（内部データ構成）と、ホストが使用するデータ構成（外部データ構成）とを区別する。
【００３７】
続いて、製品モード、及び半導体メモリ１０のアレイ構成について説明した後、マスク処理の動作について説明する。また、以下では、説明を容易にするため、具体的なビット数を用いて説明する。本実施形態では、データ信号のビット数が内部１４４ＤＱ（１４４ＩＯ）構成、内部マスク信号のビット数が１６ＤＭである半導体メモリ１０を一例として用いて説明する。これは、９ＤＱ毎に内部マスク信号を持っている構成である。しかし、この構成に限られることなく、例えば、特許文献１に示された、内部１２８ＤＱ構成、１６ＤＭ（８ＤＱ毎に内部マスク信号を持つ）であってもよい。
【００３８】
まず、製品モードについて、内部１４４ＤＱ（１４４ＩＯ）構成、１６ＤＭ（内部マスク信号）の製品仕様である半導体メモリ１０を一例として説明する。
製品モードは、半導体メモリ１０の製品仕様に応じて、ホスト２０が採用できる、外部データ構成（外部ＤＱ数、すなわち外部ＤＱ端子の数、例えば、×３６、×１８、×９）と、それぞれ一回のＲＥＡＤまたはＷＲＩＴＥで処理するデータ信号ＤＱのバースト長（ＢＬ、例えば、ＢＬ２，４）を設定する仕様である。
外部データ構成は、外部ＤＱ数（ＩＯ数）によって、半導体メモリ１０へアクセスするときに、半導体メモリ１０が提供する外部ＤＱ端子のうち、データの入出力するデータ数を特定する。
バースト長は、一つの外部ＤＱ端子に対して、何個のデータを出力させるかを示す数値であり、すなわち、一回のアクセスで外部ＤＱから出力させるデータ数である。
【００３９】
ここで、内部ＤＱ数は、半導体メモリ１０の内部で動作可能な最大ＤＱ数であり、外部ＤＱ数は、半導体メモリ１０が外部（ホスト２０）とデータを入出力する場合に動作可能なＤＱ数である。
例えば、内部１４４ＤＱ、１６ＤＭの半導体メモリ１０を用いる場合、次の製品モードが可能となる。
外部ＤＱ数：×３６、×１８、×９
ＢＬ      ：２，４
例えば、外部ＤＱ数が×３６で、バースト長が４である製品モードである場合、すなわち、外部ＤＱ端子が３６個で、一つの外部ＤＱ端子に４個のデータが関わる場合、半導体メモリ１０は、全部で３６×４＝１４４のデータをメモリ内部で処理することになる。これは、１回のアクセスにおいて、一つの外部ＤＱ端子に４回データが入出力することになるため、１４４のデータとなる。
【００４０】
代表的な製品モードの具体例として、Ｃｏｎｆｉｇ１−４の４種類がある。Ｃｏｎｆｉｇ１は最大の１４４ＩＯ（×３６とＢＬ４）がメモリセルアレイで動作する製品モードである。Ｃｏｎｆｉｇ２は、７２ＩＯ（×１８とＢＬ４、または×３６とＢＬ２）である。Ｃｏｎｆｉｇ３は、３６ＩＯ（×９とＢＬ４，×１８とＢＬ２）である。Ｃｏｎｆｉｇ４は、１８ＩＯ（×９とＢＬ２）である。また、データマスク信号は外部９ＤＱ毎に１ＤＭをもつ構成である。以降の説明では、説明を容易にするため、上述した製品モードを用いて説明するが、これに限られるわけではない。製品モードは、半導体メモリの製品仕様に応じて様々であり、他の製品モードである場合にも本発明を適用することができる。
【００４１】
ホスト２０が採用する、外部データ構成とバースト長の組み合わせによって、半導体メモリ１０が動作する際の内部ＩＯ数が決まる。最大データ数は、外部データ構成（外部ＤＱ数）が×３６、ＢＬ４の時であり、動作する内部ＩＯ数は１４４ＩＯになる。最小データ数は、外部データ構成が×９、ＢＬ２の時であり、動作する内部ＩＯ数は１８ＩＯになる。
【００４２】
上述したように、半導体メモリ１０は、半導体メモリ１０の製品仕様、具体的には、内部データ構成に応じて、採用できる製品モードの範囲が定まっている。ホスト２０は、自己の外部データ構成に応じて、半導体メモリ１０が提供する一以上の製品モードのうち、どの製品モードを採用するかを決定する。このため、ホスト２０は、電源投入後、まず、ＭＤＲＳコマンドによって、採用する製品モードを半導体メモリ１０へ設定する。また、半導体メモリ１０は、製品モードに応じて、すなわち、外部ＤＱ数とバースト長に応じて、動作仕様を設定する。従って、半導体メモリ１０は、ホスト２０が採用する製品モードに応じて動作仕様を決定する。
【００４３】
次にアレイ構成について説明する。半導体メモリ１０は、メモリセルアレイ１１を分割してアクセスすることが行われている。
例えば、上述した内部１４４ＩＯの半導体メモリ１０を、ＵＰＰＥＲ  ＤＱ、ＬＯＷＥＲ  ＤＱの７２ＩＯ毎に分割してアクセスする場合（２アレイ構成）、ＵＰＰＥＲ  ＤＱ、ＬＯＷＥＲ  ＤＱそれぞれのメモリセルアレイの動作ＩＯの最大数は７２ＩＯになる。
【００４４】
ここで半導体メモリ１０の動作仕様として上述した４種類の仕様に対応可能な製品（Ｃｏｎｆｉｇ１−４）を一例として説明する。
前述のようにメモリセルアレイ１１を分割制御すると、ＵＰＰＥＲ  ＤＱ（またはＬＯＷＥＲ  ＤＱ）の最大動作ＩＯ数は、Ｃｏｎｆｉｇ１−４でそれぞれ７２ＩＯ、３６ＩＯ、１８ＩＯ、９ＩＯになる。図１は、メモリセルアレイ１１を二つに分割し、７２ＩＯを制御する例を示す。従って、半導体メモリ１０は、メモリセルアレイ１１とデータ・マスク信号入出力部１７との間に７２個の入出力バス（７２ＩＯＢＳ）を備える。
【００４５】
続いて、半導体メモリ１０のマスク処理の動作について、特に、電源投入時の内部マスク信号の値の変化に関して説明する。まず、一般的なマスク処理の動作、すなわち、上述したデフォルトマスク信号（ＤＥＦ＿ＭＡＳＫ）を用いない場合の動作について、図２、３を参照して説明する。その後、本発明の実施形態１のマスク処理の動作、すなわち、デフォルトマスク信号を用いる場合の動作を、図４Ａ、図４Ｂ、及び図５を参照して説明する。
【００４６】
一般的なマスク処理を、図１の構成例を参照して説明する。ここでは、内部マスク信号がカラムデコーダ１３からメモリセルアレイ１１へ出力されることを前提とする。ただし、内部マスク信号の値は、外部マスク信号と一致すると仮定する。これに対して、本発明の実施形態１のマスク処理では、カラムデコーダ１３で生成された内部マスク信号がメモリセルアレイ１１へ出力される。
【００４７】
図２は、一般的な半導体メモリが、メモリセルアレイにアクセスする１番目のコマンド（例えば、ＲＥＡＤまたはＷＲＩＴＥ）を受信したときに、内部マスク信号が変化する状況を示す図である。半導体メモリ１０は、ホスト２０からモードレジスターセット（ＭＤＲＳ）が通知されると、各製品モード（Ｃｏｎｆｉｇ１−４）に応じて内部マスク信号を設定する。このとき、内部マスク信号は、デフォルト状態を維持する。従って、１番目のコマンドを受け取ったときに内部マスク信号が動作することになる。
【００４８】
図２に示す内部マスク信号の値は、カラムデコーダ１３からメモリセルアレイ１１、具体的には、メモリセルアレイ１１のアクティブエリア１４へ出力される内部マスク信号の値である。図２は、アクティブエリア１４の１４４ＩＯを分割制御し、１回のアクセスで７２ＩＯを動作させる場合を示す。図２では、内部マスク信号は、７２ＩＯの９ＩＯ毎に一つが割り当てられるため、７２ＩＯを、０−８、９−１７、・・・、６３−７１の９つに分割し、９ＩＯ毎に割り当てられた内部マスク信号の値の変化を示している。
【００４９】
図２では、内部マスク信号の値を"Ｈ"または"Ｌ"を用いて示す。"Ｈ"と"Ｌ"とが、矢印で結ばれている場合（例えば、Ｈ⇒Ｌ）、矢印が示す方向に内部マスク信号の値が変化することを示す。"Ｈ"と"Ｌ"とのいずれか一方が示してある内部マスク信号は、値が変化しないことを示す。図２に示すように、７２ＩＯのうち、動作するＩＯは、製品モードの動作仕様に応じて異なる。内部マスク信号の値が変化しない領域は、動作しないことを示す。アクティブエリアのＩＯが動作するか否かは、カラムアドレス信号によって指定される。言い換えると、カラムアドレス信号は、Ｃｏｎｆｉｇ１−４により内部マスク信号を解除しなくてはならないエリアを示すアドレス情報である。例えば、メモリセルアレイ１１のうち、実際にライト動作を実施するエリアは、カラムアドレス信号で指定されかつマスクしないことが条件になる。
【００５０】
Ｃｏｎｆｉｇ１−４の外部ＤＱ数と、バースト長は上述した通りであり、図２の右側の欄に記載した。図２中、"Ｈ"から"Ｌ"へ変化している内部マスク信号の値が割り当てられたアクティブエリアが動作するＩＯとなる。電源投入（Ｐｏｗｅｒ  ＯＮ）直後、リセット直後などの初期状態では、メモリコアの７２ＩＯ全てがマスクされている。たとえば、ＭＤＲＳコマンドなど動作仕様を決めるコマンドに応じて、Ｃｏｎｆｉｇ１が設定される場合、半導体メモリ１０は、７２ＩＯ全てのＤＱに対する内部マスク信号を"Ｈ"から"Ｌ"へ動作させてマスクを解除する。Ｃｏｎｆｉｇ２の場合、７２ＩＯのうちカラムアドレス信号により指定される３２ＩＯのマスクを解除する。また、Ｃｏｎｆｉｇ３、４も同様にアクティブにするＩＯについて、マスクを解除する。
図２において、"Ｈ"から"Ｌ"へ変化させる動作が多い製品モードほど（たとえばＣｏｎｆｉｇ１）、初期状態、初期設定において電流を多く消費することになる。
【００５１】
カラムアドレス信号はメモリコアにアクセスする際のカラム領域を指定しているカラムアドレスであり、動作仕様Ｃｏｎｆｉｇにより適宜割り付けられる。また、カラムアドレス信号は、外部マスク信号とは関係なく、アレイを活性化するエリアに対する選択・非選択の制御を実施している。実際にメモリセルアレイ１１にデータを書き込むライトアンプ制御は、書き込み時にはイネーブル信号で選択され、かつマスクされていないことが必要になる。内部マスク信号はマスク信号ＭＤ（外部マスク信号）だけでなく、活性化エリアのカラムアドレス信号のコントロールを含む。従って、ライトアンプのみならずデータアンプも同時に選択・非選択を制御する場合もある。
【００５２】
ここで、図２において、内部マスク信号は全部で８本であるが、Ｃｏｎｆｉｇ１の場合、９ＩＯ毎の内部マスク信号８本の１００％が動作し、Ｃｏｎｆｉｇ２−４の場合、それぞれ４本（５０％）、２本（２５％）、１本（１２．５％）が動作することに注目する。この点について、図３を用いてさらに解析する。
図３は、図２に示す内部マスク信号の遷移に、ホストからマスク処理が指示される確率を加味して、内部マスク信号の動作率を示した図である。すなわち、図２のＣｏｎｆｉｇ１−４において、"Ｈ"から"Ｌ"へ遷移した信号の割合に、さらに半導体メモリ１０にホスト２０から入力されるマスク信号ＤＭを考慮した場合を示した図である。図３は、例えば、半導体メモリ１０がホスト２０から、マスク信号ＤＭが指定されたメモリアクセス（ライト）を受信した場合である。
【００５３】
図３は、以下の式により算出した、値Ａと値Ｂとの積を示している。
Ａ＝Ｃｏｎｆｉｇによる内部マスク信号の動作率＝１−（Ｃｏｎｆｉｇによる動作ＩＯ数／総ＩＯ数）
Ｂ＝ホストからマスク信号ＤＭが入力されマスクする割合
Ａは動作仕様（Ｃｏｎｆｉｇ）の設定に応じて決まる内部マスク信号の動作率である。図２に示す例では、総ＩＯ数は７２ＩＯであり、内部マスク信号の動作率は１００％、５０％、２５％、１２．５％となる。
Ｂは半導体メモリ１０にホスト２０からデータ信号ＤＱとともにマスク信号ＤＭが入力される場合、マスク制御により内部マスク信号がマスクを維持する割合として定義している。
【００５４】
例えば、製品モードとして、Ｃｏｎｆｉｇ１が設定された場合、図２に示す通り、内部マスク信号は１００％"Ｈ"から"Ｌ"に動作し、メモリセルアレイ１１に対するマスクを解除する。これに対して、極端な例ではあるが、ホスト２０からデータ信号ＤＱ全部をマスクする指示を、マスク信号ＤＭとして受け取った場合（Ｂ＝１００％）、Ｃｏｎｆｉｇ１における内部マスク信号は全て"Ｈ"固定に維持され、マスク状態を維持することになる。図３の表は、ＡとＢとの積で示しており、この場合、マスクが"Ｈ"から"Ｌ"に動作する割合を示す動作率は０％になる。半導体メモリ１０に入力するデータ信号ＤＱの２５％をマスク信号ＤＭによってマスクした場合、Ｃｏｎｆｉｇ１の場合、内部マスク信号の７５％が"Ｈ"から"Ｌ"に動作するが残り２５％は"Ｈ"を維持してマスク状態を維持する。Ｃｏｎｆｉｇ２−４も同様である。ただし、内部マスク信号は９ＤＱ毎に一本で考え、最大８ＤＭになるが、値Ｂについての説明上、この図では単純化している。
【００５５】
図３に示す通り、ホスト２０から半導体メモリ１０へマスク信号ＤＭが入力され、半導体メモリ１０内部でマスク状態を維持する割合が０〜５０％と低い場合（表の内部マスク信号が入力される割合"Ｈ"は維持される割合）、動作仕様Ｃｏｎｆｉｇ１は、内部マスク信号が５０％以上"Ｈ"から"Ｌ"に動作する。一方、Ｃｏｎｆｉ２−４では、その動作は５０％以下になる。
逆にホスト２０から半導体メモリ１０へマスク信号ＤＭが入力され、半導体メモリ１０内部でマスク状態を維持する割合が５０％〜１００％と高い場合には、Ｃｏｎｆｉｇ１は５０％以下なのに対して、Ｃｏｎｆｉｇ２−４では５０％以上になる。
【００５６】
これは、内部ＤＱ数が多い製品仕様を有する半導体メモリ１０において、外部ＤＱ数が多い製品モードから、外部ＤＱ数が少ない製品モードまでをカバーするため、動作する内部マスク信号が多くなることにより生じていた。例えば、内部マスク信号のデフォルト状態が、マスク状態（Ｈ）であると仮定すると、製品モードによっては、半導体メモリ１０は、内部マスク信号全部をマスク状態（Ｈ）から非マスク状態（Ｌ）へ変更する。従って、ホスト２０が採用する製品モードに応じて動作仕様を切り替える場合、製品モードによって、動作させる内部マスク信号数が多くなり、動作電流が大きくなっていた。
【００５７】
これは、半導体メモリ１０内の内部マスク信号のデフォルト状態をマスク状態（Ｈ）に固定されているため、Ｃｏｎｆｉｇ１−４の全てに最適なデフォルト状態でないことにより生じる。従って、内部マスク信号のデフォルト状態を、製品モードに応じた動作仕様による動作率（上述した値Ａ）と、ホストからマスク信号ＤＭが入力されマスクする割合（上述した値Ｂ）とに応じて最適化することが好ましい。
【００５８】
図２において、製品モードがＣｏｎｆｉｇ１の場合、内部マスク信号は、マスク状態から非マスク状態（ＨからＬ）に内部マスク信号全てが動作することを説明した。この動作では、内部マスク信号のスイッチングの為の動作電流が流れる。
既に述べたように、近年、スイッチングさせる内部マスク信号数の増加や、メモリの大容量化による信号自体の内部配線（引き回し）の増加による電流が無視できなくなってきている。内部マスク信号のスイッチングで大電流を消費することは、動作の遅れや誤動作となるため、安定動作、消費電流低減の観点からも削減することが望ましい。
【００５９】
そこで、本実施形態では、図１に示す構成例を用いて、１回目のメモリアクセス時に動作するマスク信号の数を低減する手段を提供する。具体的には、複数の製品モード（Ｃｏｎｆｉｇ）に対応するＤＱ数の多い半導体メモリ（多ＩＯ構成の半導体メモリ）において、内部マスク信号のデフォルト状態を、ホストから通知される動作仕様に応じて変更する。言い換えると、内部マスク信号の待機状態の論理値を可変とする。これにより、１ｓｔアクセスにおいて、マスク信号の動作率を低減させる。図４Ａ、図４Ｂ，及び図５を参照して、実施形態１のマスク処理動作の詳細を説明する。
【００６０】
図１に示すデフォルトマスク信号生成部１９は、製品モードに応じて動作仕様を設定するときに、デフォルトマスク信号（以降、「ＤＥＦ＿ＭＡＳＫ」とも称する）を生成する。また、半導体メモリ１０がホスト２０からＭＤＲＳコマンドを受信したとき（自装置の内部データ構成を設定するときに）に、カラムデコーダ１３は、製品モードとＤＥＦ＿ＭＡＳＫとに応じて、ＭＡＳＫ２の値を変更する。
【００６１】
デフォルトマスク信号生成部１９は、ＤＥＦ＿ＭＡＳＫを、ホスト２０から、１ｓｔアクセス要求（メモリセルアレイ１１への１番目のアクセス）が送信されたときに、動作する内部マスク信号の数が削減されるように、すなわち、動作電流を削減するように、生成する。これにより、１ｓｔアクセスにおいて、内部マスク信号のスイッチング動作を削減する。その結果、消費電流を平準化し、アクセス時のピーク電流を低減することを図る。
ＭＡＳＫ２のデフォルト状態がマスク状態（Ｈ）であると仮定すると、カラムデコーダ１３は、ＭＤＲＳコマンドに応じて動作仕様を設定するときに、ＭＡＳＫ２のデフォルト状態を次のように制御する。ＤＥＦ＿ＭＡＳＫが"Ｌ"の場合、ＭＡＳＫ２のデフォルト状態（マスク状態：Ｈ）を維持する。ＤＥＦ＿ＭＡＳＫが"Ｈ"の場合、ＭＡＳＫ２のデフォルト状態をマスク解除（Ｌ）に設定する（変更する）。
【００６２】
図４Ａ、図４Ｂ、及び図５は、本実施形態の半導体メモリ１０のマスク処理の動作例を示す図である。
図４Ａ、図４Ｂともに、半導体メモリ１０が製品モードとしてＣｏｎｆｉｇ１の動作仕様を設定した場合を示す。図４Ａは、ＤＥＦ＿ＭＡＳＫに非アクティブ（Ｌ）を設定し、ＭＡＳＫ２のデフォルト状態を維持した場合（デフォルト処理を実施しなかった場合）、図４Ｂは、ＤＥＦ＿ＭＡＳＫにアクティブ（Ｈ）を設定し、ＭＡＳＫ２のデフォルト状態を変更した場合（デフォルト処理を実施した場合）を示す。図５は、半導体メモリ１０が製品モードとしてＣＯＮＦＩＧ２−４の動作仕様を設定した場合を示す。
図４Ａ、図４Ｂともに、ホスト２０から半導体メモリ１０へ、以下に示すコマンドが送信された場合を示している。コマンド：ＭＤＲＳ、Ｗｒｉｔｅ／Ｒｅａｄ、Ｗｒｉｔｅ（外部マスク信号の指定あり）、ＲＥＳＥＴ、ＭＤＲＳ、Ｗｒｉｔｅ／Ｒｅａｄ。
【００６３】
図４ＢのＭＤＲＳコマンドの処理において、カラムデコーダ１３は、ＤＥＦ＿ＭＡＳＫの"Ｈ"に応じて、ＭＡＳＫ２をデフォルト状態のマスク状態（Ｈ）から非マスク状態（Ｌ）へ変更する。これにより、次の１ｓｔアクセス、Ｗｒｉｔｅ／Ｒｅａｄコマンドの処理において、動作するＭＡＳＫ２がゼロとなり、動作電流の削減を可能とする。一方、図４Ａでは、ＭＤＲＳコマンドの処理において、カラムデコーダ１３は、ＤＥＦ＿ＭＡＳＫの"Ｌ"に応じて、ＭＡＳＫ２のデフォルト状態を維持している。このため、次の、Ｗｒｉｔｅ／Ｒｅａｄコマンドの処理において、ＭＡＳＫ２全部が動作することになり、動作電流が発生する。このときに動作するＭＡＳＫ２は、図２に示した状況と同様である。
【００６４】
このように、図２において、Ｃｏｎｆｉｇ１の場合、マスク状態から非マスク状態（ＨからＬ）に全ての内部マスク信号が変化していた。これに対して、ＤＥＦ＿ＭＡＳＫを用いて、ＭＡＳＫ２のデフォルト値を逆にすること（デフォルト値を反転させること）によって、ＭＤＲＳコマンドの処理後、１回目のメモリセルアクセスにおいて、ＭＡＳＫ２が、非マスク状態を維持する、"Ｌ"から"Ｌ"を可能にする。
【００６５】
このようにして、デフォルトマスク信号生成部１９は、半導体メモリ１０がホスト２０との一つのアクセスで必要となるデータ数に対応する内部マスク信号のビット数と、カラムデコーダ１３が設定するＭＡＳＫ２の全ビット数との比較結果に基づいて、デフォルトマスク信号を生成する。具体的には、一つのアクセスで必要となるデータ数に対応する内部マスク信号のビット数、言い換えると、設定された動作仕様において使用する内部マスク信号のビット数が、ＭＡＳＫ２の全ビット数より小さい場合（Ｃｏｎｆｉｇ２−４）、内部マスク信号を、マスク状態（デフォルト状態）に維持する。設定された動作仕様において使用する内部マスク信号のビット数が、ＭＡＳＫ２の全ビット数と一致する場合（Ｃｏｎｆｉｇ１）、内部マスク信号をマスク状態をマスク解除へ変更する。
本実施形態では、Ｃｏｎｆｉｇ２−４について、デフォルトマスク信号生成部１９がＤＥＦ＿ＭＡＳＫをアクティブ（Ｈ）にしないため、図５にＤＥＦ＿ＭＡＳＫがアクティブでない（Ｌ）場合について示している。
【００６６】
図６は、本実施形態の内部マスク信号の遷移に、ホストからマスク処理が指示される確率を加味して、内部マスク信号の動作率を示した図である。図６では、Ｃｏｎｆｉｇ１の場合、ＤＥＦ＿ＭＡＳＫによって、内部マスク信号のチップ内部におけるデフォルト値を逆に設定し、他のＣｏｎｆｉｇ２−４は、そのままとした場合である。具体的には、図６は、内部マスク信号のデフォルト状態を、Ｃｏｎｆｉｇ１では、非マスク状態、Ｃｏｎｆｉｇ２−４ではマスク状態を前提とした場合の内部マスク信号の動作率を示す。従って、図６は、Ｃｏｎｆｉｇ１の場合、ホストからマスク処理が指示される確率が、０〜５０％範囲（図６中、点線で囲んだ範囲）において、図３に示す動作率が改善されていることを示す。具体的には、ホスト２０から入力されるマスク信号ＤＭ（ＭＡＳＫ１）によりデータがマスクされる割合（上述した値Ｂ）が０−５０％の場合に、内部マスク信号の動作率が改善される。図３では、ホスト２０からマスク処理が指示される確率が０−５０％では、マスク状態からマスク解除（ＨからＬ）に１００−５０％動作していた。これに対し、図６では、動作率が０−５０％（図８）と低く改善することが可能となる。
【００６７】
ＤＥＦ＿ＭＡＳＫにより内部マスク信号（ＭＡＳＫ２）のデフォルト値を逆に設定する動作は、ホスト２０の製品モード（Ｃｏｎｆｉｇ１−４）に応じて、半導体メモリ１０の動作仕様を決める際に確定するものである。上述した説明では、一例として、ＭＤＲＳコマンドを受信したときＤＥＦ＿ＭＡＳＫ信号を生成し、ＭＡＳＫ２のデフォルト状態を変更する場合を説明した。しかしながら、ＭＡＳＫ２のデフォルト状態は、「Ｐｏｗｅｒ  ＯＮとなってから１ｓｔアクセスのコマンドを受信するまでの期間」、言い換えると、「製品モードに従って、自装置の内部データ構成を設定する期間」に実施されればよい。言い換えれば、１ｓｔアクセスのときに内部マスク信号のスイッチング動作が削減されるように、内部マスク信号の切り替えが実施されればよい。例えば、ＷＲＩＴＥ／ＲＥＡＤコマンドといったメモリセルアレイ１１への動作コマンドが入力されるまでに行われていればよい。
ここで、１ｓｔアクセス（１番目に受け取る、メモリセルアレイにアクセスを要求するコマンド）は、ホストから受け取るコマンドのうち、メモリセルアレイへアクセスするコマンドのことである。従って、１ｓｔアクセスには、ＭＤＲＳコマンドなど、動作仕様を設定するコマンドや、ＲＥＳＥＴコマンドを含まない。
【００６８】
さらに、製品モードに応じた動作仕様は半導体メモリ１０を使う顧客のシステムの使用状況に応じて行う。上述した説明では、ＭＤＲＳコマンドを受け取ったときにＤＥＦ＿ＭＡＳＫを生成する例を説明したが、これに限定されない。例えば、Ｃｏｎｆｉｇ１を使う顧客に対しては、Ｐｏｗｅｒ  ＯＮ、リセット後にＤＥＦ＿ＭＡＳＫによってデフォルト値を逆に設定するよう予めＦＵＳＥなどのオプションにより設定することも可能である。
【００６９】
ここで、上述したマスク処理の動作を、図４Ｂに示すＭＤＲＳコマンド、及びＷｒｉｔｅ／Ｒｅａｄコマンドを受け取った場合を用いて具体的に説明する。
まず、半導体メモリ１０が、ホスト２０からＭＤＲＳコマンドを受け取った場合を説明する。
【００７０】
制御部１６は、ホスト２０からバス８を介して、ＭＤＲＳコマンドを受け取る。このとき、制御部１６は、ＭＤＲＳコマンドとともに、ホスト２０が採用する製品モードを受け取る。制御部１６は、製品モードをデフォルトマスク信号生成部１９へ出力する。デフォルトマスク信号生成部１９は、制御部１６から製品モードを受け取ると、ＤＥＦ＿ＭＡＳＫを生成する。
デフォルトマスク信号生成部１９は、製品モードに応じて、内部マスク信号のデフォルト状態を変更するか否かを示す情報を予め保持している。保持する情報は、図２に示す情報などに応じて予めＭＡＳＫ２のデフォルト状態を変更するか否かを判定した情報である。
【００７１】
例えば、デフォルトマスク信号生成部１９は、製品モードとデフォルト状態を変更するか否かを示す値との組み合わせを、複数の製品モード毎に保持してもよいし、複数の製品モードのうち、ＭＡＳＫ２のデフォルト状態を変更する製品モードを保持してもよい。例えば、本実施形態の場合、デフォルトマスク信号生成部１９は、製品モードがＣｏｎｆｉｇ１のときに、ＭＡＳＫ２のデフォルト状態を変更する、という情報を保持してもよい。デフォルトマスク信号生成部１９は、保持する情報に従って、製品コードに応じたＤＥＦ＿ＭＡＳＫを生成するように構成されてもよい。これに限らず、デフォルトマスク信号生成部１９は、半導体メモリ１０内の他の構成要素に保持されている、製品モードに関する情報に従って、ＤＥＦ＿ＭＡＳＫを生成するように構成されていてもよい。
【００７２】
カラムデコーダ１３は、ＤＥＦ＿ＭＡＳＫがデフォルト状態の変更を示す場合、デフォルト状態のＭＡＳＫ２を反転させる。ＤＥＦ＿ＭＡＳＫがデフォルト状態の変更を示さない場合、デフォルト状態のＭＡＳＫ２をそのまま維持する。
【００７３】
次に、半導体メモリ１０が、ホスト２０からＷｒｉｔｅ／Ｒｅａｄコマンドを受け取った場合を説明する。制御部１６は、ホスト２０からバス８を介して、Ｗｒｉｔｅ／Ｒｅａｄコマンドを受け取る。このとき、本実施形態では、デフォルトマスク信号生成部１９は、制御部１６から製品モードを受け取らないため、ＤＥＦ＿ＭＡＳＫを新たに生成することなく、前回生成したＤＥＦ＿ＭＡＳＫの値を維持することになる。その後、半導体メモリ１０がホスト２０からＭＤＲＳコマンドを受け取るまで、ＤＥＦ＿ＭＡＳＫの値を維持する。
【００７４】
なお、デフォルトマスク信号生成部１９は、半導体メモリ１０がＭＤＲＳコマンドを受け取ったときに限らず、半導体メモリ１０が製品モードに応じて内部データ構成を設定する動作を実施したことに応じてＤＥＦ＿ＭＡＳＫを生成する。その後、半導体メモリ１０が再度内部データ構成を設定するまでの間、ＤＥＦ＿ＭＡＳＫの値を維持する。言い換えると、ＤＥＦ＿ＭＡＳＫの値は、一度内部データ構成を設定した後、再度設定するまで維持される。図５Ｂでは、ＲＥＳＥＴコマンドの後のＭＤＲＳコマンドにて、"Ｈ"の値が再度設定されることになる。
【００７５】
カラムデコーダ１３は、ＤＥＦ＿ＭＡＳＫ、ＭＡＳＫ１、及びカラムアドレス情報を用いて、ＭＡＳＫ２を生成する。
【００７６】
図７は、ＭＡＳＫ２を生成する処理の一例を示す制御模式図である。図７に示す構成は、本図１では、カラムデコーダ１３に備える例を示している。
上述したように、ＤＥＦ＿ＭＡＳＫは、デフォルトマスク信号生成部１９が生成した信号である。ＭＡＳＫ１は、ホスト２０からバス８を介して受け取った外部マスク信号である。カラムアドレス信号は、ホスト２０からバス８を介して受け取った信号であり、製品モードに応じて、マスク状態を解除するアドレス（非マスク状態とするアドレス）を指定する。従って、カラムデコーダ１３は、ＭＡＳＫ１で非マスク状態が指定され、かつ、カラムアドレス信号でマスク解除が指定されたアドレスを、非マスク状態とするＭＡＳＫ２を生成する。
【００７７】
ＭＡＳＫ２は、実際にメモリコアを制御する信号であり、ＭＡＳＫ１、カラムアドレス信号、及び、ＤＥＦ＿ＭＡＳＫによって、メモリセルアレイ１１のマスク処理を指定する。ＭＡＳＫ１は、ホスト２０から通知されたマスク情報であり、カラムアドレス信号は、製品モード（ここでは、Ｃｏｎｆｉｇ１−４）で設定され、かつ、ホスト２０から入力されるアドレス情報で決定される情報である。
【００７８】
図２−６を参照して説明した通り、製品モードがＣｏｎｆｉｇ１の場合、言い換えると、外部ＤＱ数が多い場合、半導体メモリ１０の動作仕様でアクティブエリア（動作する領域）として選ばれるエリアは広い。ホスト２０が、メモリセルアレイ１１をアクセスする場合、カラムアドレス信号は、すべてのアドレスをマスク解除にすることを示す情報となる。従って、ＭＡＳＫ２をすべて非マスク状態（ＨからＬ）に変更することになる。このとき、ホスト２０が外部マスク信号によってマスク処理を指定した場合、ＭＡＳＫ１のマスク状態の指定が論理積として関わる。例えば、ホスト２０から外部マスク信号が、入力確率がα＝０−５０％で入力される場合、ＭＡＳＫ２のうち、１００％−αが動作する。これは内部のマスク信号のデフォルト状態を"Ｈ"としていたからである。
【００７９】
本実施形態では、デフォルトマスク信号生成部１９は、ＭＡＳＫ２のデフォルト値（マスク状態：Ｈ）を反転さるように、ＤＥＦ＿ＭＡＳＫを生成する。具体的には、デフォルトマスク信号生成部１９は、ＤＥＦ＿ＭＡＳＫをアクティブ（Ｈ）に設定する。
このときのカラムデコーダ１３の動作は次のようになる。スイッチ１３２は、ＤＥＦ＿ＭＡＳＫに応じて、ＭＡＳＫ１と、バッファ１３３によって反転されたＭＡＳＫ１とのいずれか一方を選択するように構成されている。ここでは、スイッチ１３２は、ＤＥＦ＿ＭＡＳＫがアクティブ（Ｈ）の場合に、反転されたＭＡＳＫ１を選択する。演算部１３１は、ＤＥＦ＿ＭＡＳＫ、反転されたＭＡＳＫ１、及びカラムアドレス信号を用いて、ＭＡＳＫ２を生成する。
【００８０】
具体的には、演算部１３１は、ＤＥＦ＿ＭＡＳＫがアクティブでない（Ｌ）場合、式（１）に従ってＭＡＳＫ２を算出し、ＤＥＦ＿ＭＡＳＫがアクティブ（Ｈ）である場合、式（２）に従ってＭＡＳＫ２を算出する。
ＭＡＳＫ２＝（ＭＡＳＫ１）  ｏｒ  ｎｏｔ（カラムアドレス信号）      （１）
ＭＡＳＫ２＝ｎｏｔ（ＭＡＳＫ１）・ＣＯＬ選択（＝ｎｏｔ  式（１））    （２）
【００８１】
通常デフォルトのデコーダの論理を式（１）とした場合、ＤＥＦ＿ＭＡＳＫがアクティブ（Ｈ）であるときに用いる式（２）は、ドモルガンの公式により、式（１）の論理を反転する。
この論理反転のため、ＤＥＦ＿ＭＡＳＫは、ＭＡＳＫ１を選択するスイッチ１３２と、演算部１３１に出力させている。
式（１）及び（２）は、ＭＡＳＫ１によってマスク指定されるかと、カラムアドレス信号によって選択されるかいなか、とに基づいて、ＭＡＳＫ２を生成することを示すものである。
【００８２】
なお、図７に示す構成は、ＭＡＳＫ２を生成する回路構成の一例を示したものであり、これに限られることなく、他の回路構成であってもよい。その際、回路構成は、少なくともＤＥＦ＿ＭＡＳＫ、ＭＡＳＫ１、及びカラムアドレス信号を入力とし、ＭＡＳＫ２を出力とする回路構成であればよい。従って、図１では、カラムデコーダ１３が、ＭＡＳＫ２をメモリセルアレイ１１へ出力する構成例を示しているが、他の構成要素がＭＡＳＫ２をメモリセルアレイ１１へ出力するように構成してもよい。例えば、データ・マスク信号入出力部１７、あるいはこれに相当する構成要素がＭＡＳＫ２をメモリセルアレイ１１へ出力するような構成であってもよい。
【００８３】
さらに、本実施形態では、カラムデコーダ１３がＭＡＳＫ２を生成する処理を実施する態様を説明した。これは、説明を容易にするために構成の一例を示したものであり、これに限らず、半導体メモリ１０内でＭＡＳＫ２が生成され、メモリセルアレイ１１へ出力されればよい。例えば、図７に示す構成例を、半導体メモリ１０内に独立して配置する場合、演算部１３１のみをカラムデコーダ１３に配置し、その他をカラムデコーダ１３の外部に配置する場合、あるいは、例えば、データ・マスク信号入出力部１７などの他の構成要素内にすべてを配置する場合などの構成でもよい。
【００８４】
本実施形態によれば、半導体メモリの内部マスク信号のデフォルト状態を制御することによって、１ｓｔアクセス時の消費電流を削減することができる。例えば、電源投入のパワーオン直後や、半導体メモリ内部のリセット直後における内部マスク信号のデフォルト状態を制御する。内部マスク信号のデフォルト状態を制御すること、例えば、最初の動作モード設定時に内部マスク信号のデフォルト値を制御することによって、最初のライト動作・リード動作時の際に生じる内部マスク信号のスイッチング動作による消費電流を削減することができる。さらに、動作モード設定時に内部マスク信号のスイッチング動作を実行させることによって、電流消費のピークを分散することを可能にする。その結果、電流の削減と同時に安定動作を得ることができる。
【００８５】
（実施形態２）
実施形態１では、半導体メモリが、製品コードに応じてデフォルトマスク信号の値を設定する場合を説明したが、本実施形態では、デフォルトマスク信号の値をホストが指定する場合を説明する。
図８は、実施形態２に係る半導体メモリの構成例を示すブロック図である。本実施形態では、ホスト４０がアクセス可能な情報回路（ＭＡＳＫＳｔａｔｕｓ）４１を備える。半導体メモリ３０は、情報回路４１が保持する値を、カラムデコーダ３３へ直接入力するように構成されている。情報回路４１は、実施形態１のＤＥＦ＿ＭＡＳＫの値に相当する値を保持する。図８では、カラムデコーダ３３及びデータ・マスク信号入出力部１７が、データマスク制御部３０１を構成する例を示す。
【００８６】
ホスト４０は、自装置が採用する製品モードに従って、ＤＥＦ＿ＭＡＳＫの値を選択する。ホスト４０は、自装置が外部マスク信号により、マスク処理を行う場合、外部マスク信号でマスク状態にするビット数に応じて、ＤＥＦ＿ＭＡＳＫの値を選択することが好ましい。さらに、図８の構成例では、ホスト４０は、外部マスク信号によって、半導体メモリ３０へマスク処理を実施する頻度を保持し、頻度に応じてＤＥＦ＿ＭＡＳＫの切り替えが必要かどうかを判定する。そして、ホスト４０は、判定結果に応じて、ＤＥＦ＿ＭＡＳＫを適宜切り替える情報回路４１を、外部に備える。図８では、半導体メモリ３０は、情報回路４１が保持する値を、直接カラムデコーダ３３へ入力するように構成されているが、この構成に限られる事はない。例えば、情報回路４１の値を、バス８を介して入力するように構成してもよい。また、図８では、ホスト４０の外部に情報回路４１を配置しているが、ホスト４０内に情報回路４１を配置し、ホスト４０がコマンドともに、ＤＥＦ＿ＭＡＳＫの値をバス８へ出力してもよい。
【００８７】
半導体メモリ３０は、情報回路４１に設定された値を、バス８を介して参照することができように構成される。カラムデコーダ３３は、情報回路４１に設定された値をＤＥＦ＿ＭＡＳＫとして用いる。カラムデコーダ３３の動作は実施形態１と同様である。
【００８８】
さらに、情報回路４１を備えていない場合であってもよい。図９は、実施形態２に係る半導体メモリの他の構成例を示すブロック図である。例えば、図９に示すように、ホスト６０は、内部処理によりＤＥＦ＿ＭＡＳＫの値を選択し、ＤＥＦ＿ＭＡＳＫを半導体メモリ５０へ出力するように構成されていてもよい。この場合、ホスト６０は、ＤＥＦ＿ＭＡＳＫをＭＤＲＳコマンドに付加するパラメータとして、半導体メモリ５０へ通知してもよい。半導体メモリ５０では、制御部５６は、ホスト４０から受け取ったＤＥＦ＿ＭＡＳＫをカラムデコーダ１３へ出力する。カラムデコーダ１３の動作は、実施形態１と同様である。
【００８９】
本実施形態によれば、ホスト（ここでは、ホスト４０または６０、以降実施形態２では同様）がＤＥＦ＿ＭＡＳＫの値を選択可能とすることができる。これにより、ホストが半導体メモリ（ここでは、半導体メモリ３０または５０、以降実施形態２では同様）を利用する状況に応じて、柔軟に内部マスク信号のデフォルト値を変更することができる。特に、ホストが外部マスク信号により、マスク処理を実施する場合には有効である。
【００９０】
この点について、図６を用いてＣｏｎｆｉｇ１の場合を具体的に説明する。外部マスク信号が入力される割合が低い場合（０−５０％）、ＤＥＦ＿ＭＡＳＫにより内部マスク信号（具体的には、ＭＡＳＫ２）のデフォルト値を反転させる操作を実施する。このときの効果は実施形態１で説明した通りである。一方、ホストから外部マスク信号が入力される割合が高い場合（５０−１００％）、逆に内部マスク信号が半分以上動作することになり効率が悪い。このような場合、図８または図９に示すホストは、内部マスク信号のデフォルト値を選択することによって、内部マスク信号が動作する割合を変更することができる。言い換えると、ホストは、外部マスク信号に応じて、半導体メモリの内部マスク信号のデフォルト状態を変更することができる。
【００９１】
従って、本実施形態の構成によれば、外部マスク信号が示すマスク状態の割合が低い場合０−５０％も、高い場合５０−１００％も、１ｓｔアクセス時において内部マスク信号が動作する割合を削減することができる。これにより、１ｓｔアクセス時に内部マスク信号がスイッチングする動作率を削減することができる。その結果、電流の消費量を平準化することが可能になる。
【００９２】
図８での説明では、半導体メモリ３０は、情報回路４１の判定結果により内部マスク信号のデフォルト値を制御した。図９の説明では、半導体メモリ５０は、ホスト６０からの情報入力により、内部マスク信号のデフォルト値を制御した。このような制御に限られず、判定結果に相当する命令を半導体メモリ３０または５０の外部から入力させることによって、ホスト４０または６０から任意に制御またはテストを実施することが可能である。
【００９３】
（その他の実施形態）
上記各実施形態では、半導体メモリの動作仕様を、一つの製品モードに応じて設定することを前提としていたが、ホストが二つ以上の製品モードを採用することもあり得る。この場合、半導体メモリは、メモリセルアレイ１１のうち、一部分を第１の製品モードの動作仕様に対応させ、他の部分を第２の製品モードの動作仕様に対応させるような設定を行う。このような場合、ＤＥＦ＿ＭＡＳＫは、製品モードの数に応じて設定されることが好ましい。
従って、半導体メモリは、複数の製品モードに応じて動作仕様を設定する場合、各製品モードに対応するＤＥＦ＿ＭＡＳＫを設定する。
【００９４】
以上説明したように、上記各実施形態のいずれかによれば、１ｓｔアクセス（ライト動作・リード動作）における内部マスク信号のスイッチング電流を減らすことができる。上記各実施形態では、１ｓｔアクセスの消費電流を削減することを、内部マスク信号を事前にスイッチングさせることにより実施する。これにより、電流を消費するタイミングを平準化する。これは、半導体メモリアクセス時のピーク電流の低減につながる。さらに、電源のゆらぎを削減し安定動作を得ることを可能とする。
【００９５】
なお、本発明は上記に示す実施形態に限定されるものではない。本発明の範囲において、上記実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。
【符号の説明】
【００９６】
１  メモリセル（MEMORY CELL）
２  ＲＯＷデコーダ（ROW DEC）
３  ＣＯＬデコーダ（COL DEC）
４  センスアップ部（センスアンプ／Ｙスイッチ：SENSE AMP/YSW）
５  リードライト部（データアンプ／ライトアンプ：DATA AMP/WRITE AMP）
６  制御部（アドレス、コマンド、タイミングコントローラ：ADDRESS, COMMAND, TIMING CONTROLLER）
７  データ・マスク信号入出力部（DATA I/O、DATA MASK）
８  バス
１０、３０、５０  半導体メモリ
１１  メモリセルアレイ
１２  ロウデコーダ
１３  カラムデコーダ
１４  アクティブエリア
１６、３６  制御部
１７  データ・マスク信号入出力部
１９  デフォルトマスク信号生成部
２０、４０、６０  ホスト
４１  情報回路
１０１、３０１  データマスク制御部
【図１】
0005398664.tif 000002
【図２】
0005398664.tif 000003
【図３】
0005398664.tif 000004
【図４Ａ】
0005398664.tif 000005
【図４Ｂ】
0005398664.tif 000006
【図５】
0005398664.tif 000007
【図６】
0005398664.tif 000008
【図７】
0005398664.tif 000009
【図８】
0005398664.tif 000010
【図９】
0005398664.tif 000011
【図１０】
0005398664.tif 000012
【図１１】
0005398664.tif 000013
【図１２】
0005398664.tif 000014