(57)【特許請求の範囲】
【請求項１】
基板と、この基板の少なくとも一方面に配線と、部品をはんだを介して実装するはんだパッドと、少なくとも前記はんだパッドを露出させて前記配線を覆う絶縁層とを具備するはんだ実装基板であって、前記絶縁層は、前記基板及び前記配線上に設けられた第１絶縁層と、この第１絶縁層上の少なくとも一部に設けられた第２絶縁層とを具備し、前記はんだパッドは、クリームはんだを施さないで実装可能な第１実装パッドと、クリームはんだを施して実装する第２実装パッドとを有し、前記第１実装パッドは、前記第１絶縁層に設けられた第１開口部内に露出して複数個が当該第１絶縁層により隔離され且つ当該複数個の第１実装パッドへ実装される部品の部品実装領域が前記第２絶縁層で囲まれており、前記第２実装パッドは、前記第１絶縁層と前記第２絶縁層との積層絶縁層に設けられた第２開口部内に露出していることを特徴とするはんだ実装基板。
【請求項２】
請求項１に記載のはんだ実装基板において、前記第１実装パッドの周縁部が前記第１絶縁層に覆われて且つ当該第１実装パッド上の前記第１絶縁層の厚さが３〜１０μｍであることを特徴とするはんだ実装基板。
【請求項３】
請求項１又は２に記載のはんだ実装基板において、前記複数の第１実装パッドは、２００μｍ以下のピッチで設けられ、当該第１実装パッドが露出する前記第１開口部の開口径が１００μｍ以下であり、前記第２実装パッドは、２００〜１０００μｍピッチで設けられ、当該第２実装パッドが露出する前記第２開口部の開口径が１００〜５００μｍであることを特徴とするはんだ実装基板。
【請求項４】
請求項１〜３の何れか１項に記載のはんだ実装基板において、前記第１絶縁層が熱硬化性ソルダーレジスト又は光硬化性ソルダーレジストで形成されていることを特徴とするはんだ実装基板。
【請求項５】
請求項１〜４の何れか１項に記載のはんだ実装基板において、前記第２絶縁層が光硬化性ソルダーレジスト又は熱硬化性ソルダーレジストで形成されていることを特徴とするはんだ実装基板。
【請求項６】
請求項１〜５の何れか１項に記載のはんだ実装基板の前記第１実装パッドには、クリームはんだを介さないで第１部品が実装されており、前記第２実装パッドには、クリームはんだを介して第２部品が実装されていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、前記第１部品はフラックス機能付き樹脂を介して実装されており、当該第１部品は、前記第２絶縁層により囲まれた領域内に前記フラックス機能付き樹脂の硬化物により固定されていることを特徴とする半導体装置。
【請求項８】
基板と、この基板の少なくとも一方面に配線と、部品をはんだを介して実装するはんだパッドとを具備し、この上に設けられた第１絶縁層と、この第１絶縁層上の少なくとも一部に設けられた第２絶縁層とを具備し、前記はんだパッドは、クリームはんだを施さないで実装可能な第１実装パッドと、クリームはんだを施して実装する第２実装パッドとを有し、前記第１実装パッドは、前記第１絶縁層に設けられた第１開口部内に露出して複数個が当該第１絶縁層により隔離され且つ当該複数個の第１実装パッドへ実装される部品の部品実装領域が前記第２絶縁層で囲まれており、前記第２実装パッドは、前記第１絶縁層と前記第２絶縁層との積層絶縁層に設けられた第２開口部内に露出しているはんだ実装基板の製造方法であって、
配線及びはんだパッドを少なくとも一方面に備えた基板に、第１ソルダーレジストを塗布し、前記第１絶縁層のみを存在させる第１領域の前記第１ソルダーレジストを少なくとも非現像化させる工程と、
次いで、第２ソルダーレジストを塗布し、前記第１絶縁層及び前記第２絶縁層を残す第２領域の前記第１ソルダーレジスト及び前記第２ソルダーレジストを少なくとも非現像化させる工程と、
前記第２領域以外の前記第２ソルダーレジストと、前記第２領域及び前記第１領域以外の範囲の前記第１ソルダーレジストとを現像で除去する工程と、
を実施することにより、前記第１領域で前記第１開口部を有する前記第１絶縁層を形成して当該第１開口部内に前記第１実装パッドを露出させ、前記第２領域で前記第１実装パッドへ実装される部品の部品実装領域を囲む囲みを形成し、且つ前記第２開口部を有する前記積層絶縁層を形成して当該第２開口部内に前記第２実装パッドを露出させることを特徴とするはんだ実装基板の製造方法。
【請求項９】
請求項８に記載のはんだ実装基板の製造方法において、前記第２領域のみの前記第１ソルダーレジスト及び前記第２ソルダーレジストを非現像化させる工程は、前記第２領域の前記第２ソルダーレジスト及び前記第１ソルダーレジストの露光又は全体の領域の熱処理により行うことを特徴とするはんだ実装基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、はんだを介して部品を実装するはんだ実装基板及びその製造方法、並びに半導体装置に関する。
【背景技術】
【０００２】
ＬＳＩやＷＬＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）などに代表される半導体装置等に用いられる部品を基板へ実装する際には、はんだ付けが多用されている。
【０００３】
このようなはんだ実装プロセスの例を図面を参照しながら説明する。
【０００４】
図６の例では、基板１０１上に設けられた配線１０２及び実装パッド１０３の一部を覆うようにソルダーレジスト１０４を設けた実装基板１００を用い（図６（ａ））、これに、クリームはんだ１０５を塗布して（図６（ｂ））、リフローしてはんだバンプ１０６を形成する（図６（ｃ））。次いで、フラックス１０７を塗布した後（図６（ｄ））、はんだバンプ１０６上に部品１１０をマウントし（図６（ｅ））、リフローすることにより部品１１０を実装する（図６（ｆ））。その後、洗浄し（図６（ｇ））、アンダーフィル１０８を充填する（図６（ｈ））。
【０００５】
図７の例は、クリームはんだを用いないで直接実装するものであり、同様な実装基板１００を用意し（図７（ａ）に、フラックス１０７を塗布し（図７（ｂ）））、部品１１０をマウントし（図７（ｃ））、リフローして部品１１０を実装する（図７（ｄ））。次いで、洗浄し（図７（ｅ））、アンダーフィル１０８を充填する（図７（ｆ））。
【０００６】
図８の例は、フラックス剤を含む接着剤を用いて工程を簡略化するものである（特許文献１など参照）。この場合、同様な実装基板１００を用意し（図８（ａ））、これにフラックス剤入り接着剤層１０９を設け（図８（ｂ））、部品１１０を実装し（図８（ｃ））、リフローして部品１１０を実装し、（図８（ｄ））、接着剤層１０９を硬化するものであり（図８（ｅ））、アンダーフィルの充填も省略するものである。
【０００７】
このようなはんだ実装の場合、近年の実装部品の高密度化に伴い、部品とこれを実装する基板の接合ピッチが狭くなり、上述したＳＭＤ設計では種々の不具合の発生が問題となっている。
【０００８】
例えば、ソルダーレジストの開口ピッチが狭くなることにより、図６のプロセスでは、基板側に設けたクリームはんだが脱落して実装不良が生じたり、ソルダーレジスト１０４の開口アスペクト比が大きいので、リフローにおいてはんだが上方へ吸い上がってしまい、実装の信頼性が低下するという問題が生じる。パッド毎のはんだバンプの大きさにばらつきが生じてしまうという問題があった。また、クリームはんだを用いない図７や図８のプロセスでは、部品１１０のはんだ径とソルダーレジスト１０４のアスペクト比との関係から、部品１１０のはんだが実装パッド１０３まで届かずに接合不良が生じるという問題がある。
【０００９】
また、近年の実装部品の高密度化に伴う問題は、実装プロセスだけではなく、上述した実装基板１００自体にも生じている。
【００１０】
実装基板１００の実装部設計が高密度化することにより、ソルダーレジスト１０４の開口径が小さくなると、ソルダーレジスト１０４の現像過剰や現像不足により、ソルダーレジスト１０４自体の形状不良や、部品１１０実装後のソルダーレジスト１０４へのクラックの発生などの問題がある。また、このようなクラックなどの不良を解決するためにソルダーレジストを低弾性率化すると、配線１０２間のマイグレーションが生じ易くなり、また、両面配線の基板では、表裏の配線面積の相違から、ソルダーレジスト１０４の量にも表裏で差が生じ、硬化収縮により反りが発生し易くなるという問題がある。
【００１１】
さらに、実装基板１００に実装した部品１１０の接合部補強のために施されるアンダーフィルにおいては、実装する部品の高密度化に伴い、接合後のギャップの問題で部品１１０の外へ流れ出して部品１１０の下での樹脂不足になったり、未充填部位が発生したりして、信頼性が低下するという問題が生じる。特に、図８のプロセルのように、アンダーフィル樹脂を先に設けるプロセスでは、リフローにより樹脂が流れ出しやすく、樹脂不足になるという問題が顕著である。
【００１２】
そこで、接続パッドを幅広とし、配線を幅狭とすることにより、接続パッドと部品との接合を確実に行うことができるフリップチップ実装基板が提案されている（特許文献２参照）。特許文献２の発明は、かかる構成とすることにより、半田粉が溶融した際に、幅広となっている接続パッドに半田が集まり、接続パッド表面に所望の半田瘤を形成することができ、実装パッドと部品との接合を確実に行うことができるというものである。
【００１３】
また、このようなアンダーフィルの充填不良を防止する技術として、絶縁膜の開口部を実装部品の外形の外側まで拡張して実装部品の内側領域に配線層を介在させるという技術が提案されている（特許文献３参照）。
【００１４】
しかしながら、この技術は、接合部が部品の周縁だけでなく、中央にも存在する場合には適用できない。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平４−２８０４４３号公報
【特許文献２】特許第３４２００７６号公報
【特許文献３】特許第３３９０６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明は、上述した事情に鑑み、部品の実装信頼性に優れたはんだ実装基板及びその製造方法並びに半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の第１の態様は、基板と、この基板の少なくとも一方面に配線と、部品をはんだを介して実装するはんだパッドと、少なくとも前記はんだパッドを露出させて前記配線を覆う絶縁層とを具備するはんだ実装基板であって、前記絶縁層は、前記基板及び前記配線上に設けられた第１絶縁層と、この第１絶縁層上の少なくとも一部に設けられた第２絶縁層とからなることを特徴とするはんだ実装基板にある。
【００１８】
本発明の第２の態様は、第１の態様に記載のはんだ実装基板において、前記はんだパッドの少なくとも一部は前記第１絶縁層に設けられた開口部内に露出していることを特徴とするはんだ実装基板にある。
【００１９】
本発明の第３の態様は、第１又は２の態様に記載のはんだ実装基板において、前記第１絶縁層に設けられた開口部内に露出しているはんだパッドを複数含む部品実装領域を囲むように前記第２絶縁層に開口部が設けられていることを特徴とするはんだ実装基板にある。
【００２０】
本発明の第４の態様は、第１〜３の何れかの態様に記載のはんだ実装基板において、前記はんだパッドの少なくとも一部は前記第１絶縁層及び前記第２絶縁層の積層絶縁層に設けられた開口部内に露出していることを特徴とするはんだ実装基板にある。
【００２１】
本発明の第５の態様は、第１〜４の何れかの態様に記載のはんだ実装基板において、前記第１絶縁層が熱硬化性ソルダーレジスト又は光硬化性ソルダーレジストで形成されていることを特徴とするはんだ実装基板にある。
【００２２】
本発明の第６の態様は、第１〜５の何れかの態様に記載のはんだ実装基板において、前記第２絶縁層が光硬化性ソルダーレジスト又は熱硬化性ソルダーレジストで形成されていることを特徴とするはんだ実装基板にある。
【００２３】
本発明の第７の態様は、第１〜６の何れかの態様に記載のはんだ実装基板に部品がはんだを介して実装されていることを特徴とする半導体装置にある。
【００２４】
本発明の第８の態様は、基板と、この基板の少なくとも一方面に配線と、部品をはんだを介して実装するはんだパッドとを具備し、この上に設けられた第１絶縁層と、この第１絶縁層上の少なくとも一部に設けられた第２絶縁層とを具備するはんだ実装基板の製造方法であって、配線及びはんだパッドを少なくとも一方面に備えた基板に、第１ソルダーレジストを塗布し、前記第１絶縁層のみを存在させる第１領域の前記第１ソルダーレジストを少なくとも非現像化させる工程と、次いで、第２ソルダーレジストを塗布し、前記第１絶縁層及び前記第２絶縁層を残す第２領域の前記第１ソルダーレジスト及び前記第２ソルダーレジストを少なくとも非現像化させる工程と、前記第２領域以外の前記第２ソルダーレジストと、前記第２領域及び前記第１領域以外の範囲の前記第１ソルダーレジストとを現像で除去する工程と、を具備することを特徴とするはんだ実装基板の製造方法にある。
【００２５】
本発明の第９の態様は、第８の態様に記載のはんだ実装基板の製造方法において、前記第２領域の前記第１ソルダーレジスト及び前記第２ソルダーレジストを非現像化させる工程は、前記第２領域の前記第２ソルダーレジスト及び前記第１ソルダーレジストの露光又は全体の領域の熱処理により行うことを特徴とするはんだ実装基板の製造方法にある。
【図面の簡単な説明】
【００２６】
【図１】実施形態１に係るはんだ実装基板を示す平面図及び断面図である。
【図２】実施形態１に係る半導体装置の製造方法を示す断面図である。
【図３】実施形態１に係るはんだ実装基板の製造方法を示す断面図である。
【図４】実施形態１に係るはんだ実装基板の平面図である。
【図５】他の実施形態に係るはんだ実装基板の製造方法を示す断面図である。
【図６】従来技術に係る実装基板を用いた実装プロセスの例を示す断面図である。
【図７】従来技術に係る実装基板を用いた実装プロセスの他の例を示す断面図である。
【図８】従来技術に係る実装基板を用いた実装プロセスの他の例を示す断面図である。
【発明を実施するための形態】
【００２７】
（実施形態１）
図１は、本発明の実施形態１に係るはんだ実装基板の要部上面視平面図及びそのＡ−Ａ’線断面図である。
【００２８】
図１に示すように、本実施形態のはんだ実装基板１０は、少なくとも一方面が絶縁材料からなるプラスチック基板などの実装基板本体１と、この実装基板本体１の一方面（以下、上面ともいう）側に設けられた、銅などからなる小径の実装パッド２及び比較的大寸法の実装パッド３と、これらに連続する図示しない配線が設けられている。この実装パッド２は、第１絶縁層４の開口部４ａ内に露出している。また、本実施形態では、４つの実装パッド２が配置された領域が部品の実装領域Ａであり、実装領域Ａを囲むように、第２絶縁層５の開口部５ａが設けられている。ここで、第２絶縁層５は、第１絶縁層４上に設けられており、開口部５ａ内には、第１絶縁層４のみが設けられた領域と、第１絶縁層４の開口部４ａ内に露出した実装パッド２が存在する。ここで、実装パッド２は、例えば、２００μｍ以下のピッチで設けられるものであり、開口部４ａの開口径は、１００μｍ以下、好ましくは、１０〜８０μｍ程度である。
【００２９】
一方、実装パッド３は、第１絶縁層４及び第２絶縁層５の積層部６に設けられた開口部６ａ内に露出しており、開口部６ａは、第１絶縁層４の開口部４ｂと第２絶縁層５の開口部５ｂとにより形成されている。実装パッド３は、２００μｍより大きなピッチ、例えば、２００〜１０００μｍで形成され、開口部６ａの開口径は１００〜５００μｍである。
【００３０】
ここで、第１絶縁層４の厚みは、実装パッド２などの配線上で１０μｍ以下とするのが好ましく、よって、例えば、３〜１０μｍとすればよい。また、第２絶縁層５の厚みは、例えば、１０〜２５μｍである。なお、ここで、第１絶縁層４や第２絶縁層５の厚みは、硬化後の厚みであり、塗布厚は硬化後の厚みを想定して決定する。
【００３１】
このような実装基板１０は、小径の開口部４ａ内に露出する実装パッド２は、薄い第１絶縁層４のみに囲まれているので、クリームはんだを施さなくても容易に実装可能であり、また、フラックス機能を有すると共に実装後にはアンダーフィルとなる樹脂を塗布して実装しても確実な実装が可能である。
【００３２】
また、本実施形態では４つの実装パッド２が設けられた実装領域Ａは、第２絶縁層５の開口部５ａ内に存在し、実装領域Ａは、第１絶縁層４及び第２絶縁層５の積層部６と同じ高さの第２絶縁層５に囲まれているので、アンダーフィルとなる樹脂の流れ出しが防止され、アンダーフィル樹脂の充填不良などの発生も防止できる。
【００３３】
さらに、比較的寸法が大きな実装パッド３は、第１絶縁層４及び第２絶縁層５の積層部６の開口部６ａ内に露出するようにし、従来と同様な構造が確保できる。
【００３４】
また、このような積層部６の開口部６ａ内に実装パッド３を露出させる構造においても、第１絶縁層４及び第２絶縁層５の積層構造としたことにより、一層構造と比較して特性の設計を柔軟に行うことができ、絶縁層のクラック発生などの問題も解決される。
【００３５】
ここで、第１絶縁層４、第２絶縁層５は、それぞれ、光硬化性（感光性）ソルダーレジストや熱硬化性ソルダーレジストにより形成することができ、また、ネガ型でもポジ型でもよい。
【００３６】
例えば、第１絶縁層４及び第２絶縁層５を共に光硬化性ソルダーレジストとし、フォトリソグラフィーによりパターニングするのが高精度にパターニングでき好ましい。
【００３７】
これに対し、熱硬化性ソルダーレジストは、マスクを介して所定のパターンで塗布し、熱硬化させることができ、光硬化性ソルダーレジストと比較して簡便に形成できるが、位置精度が高くないという問題がある。よって、特に、小径の開口部などのパターンがない場合に、第２絶縁層５として用いるのが好ましい。勿論、上述したような小径の開口部４ａを有する第１絶縁層４として熱硬化性ソルダーレジストを用いることもでき、この場合には、開口部４ａはレーザなどにより後加工で形成するのが好ましい。
【００３８】
何れにしても、本発明の実装基板の第１の特徴は、高密度で小径の実装パッド２に対しては、開口部４ａを有する薄い第１絶縁層４のみを設けることである。この点から、第１絶縁層４には高精度なパターニングが要求され、光硬化性ソルダーレジストを用いるのが好ましい。ここで、第１絶縁層４は、３〜１０μｍの厚さに設けられ、実装パッド２上に重なった部分で１０μｍ以下、好ましくは、３〜６μｍの厚さとなっているので、部品のはんだバンプ、例えば、３０μｍ径のはんだバンプを有する部品を、クリームはんだを用いないで容易に実装でき、また、フラックス機能付き樹脂を先に設けても実装することができる。
【００３９】
また、本発明の実装部品の第２の特徴は、薄い第１絶縁層４により所定のパターンで形成された複数の開口部４ａが形成された実装領域を囲むように第２絶縁層５の土手となる開口部５ａが形成されている。このような第２絶縁層５の開口部５ａの内周面はアンダーフィルやフラックス機能付き樹脂の実装領域外への流れだしを防止する土手の機能を果たす。このような機能から第２絶縁層５の開口部５ａは比較的高い位置精度が要求される場合があり、このような観点からは光硬化性ソルダーレジストを用いるのが好ましい。
【００４０】
なお、本発明の実装基板は、上述したような実装パッド２の周辺の構造と、実装パッド３の周辺の構造とを併せ持ったものの他、実装パッド２の周辺の構造と実装パッド３の周辺の構造の何れかのみを持ったものでもよく、何れも本発明に包含される。
【００４１】
次に本発明の実装基板に部品を実装した半導体装置の一例を実装プロセスを説明しながら説明する。
【００４２】
図２は、実装プロセスの一例を示す。この例では、図１で説明した実装基板１０を用意し（図２（ａ））、実装パッド３が露出する開口部６ａにクリームはんだ１１を塗布する（図２（ｂ））。次に、実装パッド２が露出する開口部４ａを囲む開口部５ａ内にフラックス機能付き樹脂１２を塗布する（図２（ｃ））。次に、部品２１、２２をマウントし（図２（ｄ））、リフローして部品２１、２２を実装し、また、部品２１の下側の樹脂を硬化させ、半導体装置とする（図２（ｅ））。
【００４３】
かかる実装プロセスでは、部品２１の実装パッド２への実装は、フラックス機能付き樹脂１２を介して行われるが、実装パッド２は比較的薄い第１絶縁層４の開口部４ａ内に露出しているので、接合不良が生じることがなく、また、フラックス機能付き樹脂１２は第２絶縁層５の開口部５ａ内にとどまり、充填不良などの問題も生じない。
【００４４】
以下、本発明の実装基板の一実施例をその製造プロセスを説明しながら説明する。
【００４５】
図３には、一実施例に係る実装基板の製造プロセスを示す。なお、図３は、図４に示すＢ−Ｂ′線断面とＣ−Ｃ′線断面を併せて示す。図３に示すように、プラスチック基板１上に実装パッド２、３を含む回路をパターニングした後、ネガ型の感光性ソルダーレジストである第１ソルダーレジスト４０を塗布し、（図３（ａ））、乾燥、平坦化処理した後（図３（ｂ））、第１絶縁層のみを設ける第１領域Ｓ１のみをマスク６１を介して露光し（図３（ｃ））、露光領域である第１領域Ｓ１に対応する第１ソルダーレジスト４０を非現像化領域４１とする（図３（ｄ））。次いで、この上に、ネガ型の感光性ソルダーレジストである第２ソルダーレジスト５０を塗布して乾燥し（図３（ｅ））、第１絶縁層及び第２絶縁層の両方を残す第２領域Ｓ２をマスク６２を介して露光し（図３（ｆ））、露光された第２ソルダーレジスト５０の非現像化領域５１と露光された第１ソルダーレジスト４０の非現像化領域４２とを形成する（図３（ｇ））。最後に、第２ソルダーレジスト５０の非現像化領域５１以外の領域と、第１ソルダーレジスト４０の非現像化領域４１及び４２以外の領域とを現像により除去し、必要に応じて露光または熱硬化して、非現像化領域４１、４２からなる第１絶縁層４と、非現像化領域５１からなる第２絶縁層５とを具備する実装基板１０とする（図３（ｈ））。
【００４６】
かかる実装基板１０においては、実装パッド２は、非現像化領域４１からなる第１絶縁層４に設けられた開口部４ａ内に露出し、実装領域Ａは、非現像化領域４２上に積層された非現像化領域５１からなる第２絶縁層５の開口部５ａ内に存在する。また、実装パッド３は、非現像化領域４２からなる第１絶縁層４と非現像化領域５１からなる第２絶縁層５の積層部６の開口部６ａ内に露出している。
【００４７】
実装基板１０の製造方法は、上述した例に限定されず、種々の方法で製造することができる。
【００４８】
例えば、上述したプロセスでは、非現像化領域４１を形成する露光工程において、第１絶縁層のみを設ける第１領域Ｓ１のみを露光するようにしたが、第１領域Ｓ１と第２領域Ｓ２との位置ずれを保証するために、第１領域Ｓ１と同時に第２領域Ｓ２の一部に対応する第１ソルダーレジスト４０を非現像化してもよいし、第１領域Ｓ１と同時に第２領域Ｓ２に対応する第１ソルダーレジスト４０を非現像化してもよい。
【００４９】
図５には、第１領域Ｓ１と同時に第２領域Ｓ２の一部に対応する第１ソルダーレジスト４０を非現像化した例を示す。なお、図３と同一部分には同一符号を付し、重複する説明は省略する。
【００５０】
図５に示す実装基板の製造プロセスでは、プラスチック基板１上に実装パッド２、３を含む回路をパターニングした後、ネガ型の感光性ソルダーレジストである第１ソルダーレジスト４０を塗布し、（図５（ａ））、乾燥、平坦化処理した後（図５（ｂ））、第１絶縁層のみを設ける第１領域Ｓ１と共に、第１絶縁層及び第２絶縁層の両方を残す第２領域Ｓ２の第１領域Ｓ１との境界部分の一部をマスク６１を介して露光し（図５（ｃ））、露光領域である第１領域Ｓ１と、第２領域Ｓ２の一部とに対応する第１ソルダーレジスト４０を非現像化領域４１としている（図５（ｄ））。次いで、この上に、ネガ型の感光性ソルダーレジストである第２ソルダーレジスト５０を塗布して乾燥し（図５（ｅ））、第１絶縁層及び第２絶縁層の両方を残す第２領域Ｓ２をマスク６２を介して露光し（図５（ｆ））、露光された第２ソルダーレジスト５０の非現像化領域５１と露光された第１ソルダーレジスト４０の非現像化領域４２とを形成する（図５（ｇ））。このとき、非現像化領域５１の一部の下側には、先の工程で露光された非現像化領域４１が存在することになる。最後に、第２ソルダーレジスト５０の非現像化領域５１以外の領域と、第１ソルダーレジスト４０の非現像化領域４１、４２以外の領域とを現像により除去し、必要に応じて露光または熱硬化して、非現像化領域４１及び４２からなる第１絶縁層４と、非現像化領域５１からなる第２絶縁層５とを具備する実装基板１０とする（図５（ｈ））。
【００５１】
かかる実装基板１０においては、実装パッド２は、非現像化領域４１からなる第１絶縁層４に設けられた開口部４ａ内に露出し、実装領域Ａは、非現像化領域４２上に積層された非現像化領域５１からなる第２絶縁層５の開口部５ａ内に存在する。また、実装パッド３は、非現像化領域４２からなる第１絶縁層４と非現像化領域５１からなる第２絶縁層５の積層部６の開口部６ａ内に露出している。 
【符号の説明】
【００５２】
１    基板（プラスチック基板）
２、３    実装パッド
４    第１絶縁層
４ａ、４ｂ、５ａ、５ｂ、６ａ  開口部
５    第２絶縁層
６    積層部
１０  実装基板
１２  フラックス機能付き樹脂
２１、２２  部品
【図１】
0005641449.tif 000002
【図２】
0005641449.tif 000003
【図３】
0005641449.tif 000004
【図４】
0005641449.tif 000005
【図５】
0005641449.tif 000006
【図６】
0005641449.tif 000007
【図７】
0005641449.tif 000008
【図８】
0005641449.tif 000009