(57)【特許請求の範囲】
【請求項１】
それぞれダイシングラインを隔てて複数の半導体チップとなる領域が行列上に設けられた半導体ウェハであって、
前記半導体ウェハのダイシングラインを含む前記複数の半導体チップ間の領域に設けられた複数の検査用パッドと、
前記複数の検査用パッドと平行して前記半導体チップとなる領域の間に設けられ、複数の前記検査用パッドに接続された検査用パッド間配線と、
前記複数の半導体チップとなる領域の内、少なくとも２つの領域を接続するチップ間配線と、を備え、
前記検査用パッド間配線と前記チップ間配線が電気的に接続され、
複数の前記検査用パッド間配線が絶縁層を介して複数の配線層にわたって重ねて配線され、それぞれ異なる前記検査用パッド及び前記チップ間配線に接続されていることを特徴とする半導体ウェハ。
【請求項２】
前記チップ間配線は、前記検査用パッド間配線と直交する方向に配線されていることを特徴とする請求項１記載の半導体ウェハ。
【請求項３】
前記複数の検査用パッドは半導体チップとなる領域の行又は列の数が最大となる行及び／又は列に隣接して配置されていることを特徴とする請求項１又は２記載の半導体ウェハ。
【請求項４】
前記複数の検査用パッドは、半導体ウェハの中心を実質的に通る行及び／又は列上に配置されていることを特徴とする請求項１乃至３いずれか１項記載の半導体ウェハ。
【請求項５】
前記検査用パッド間配線と該検査用パッド間配線に接続される前記チップ間配線は同一配線層により形成され、コンタクトを介さず直接接続されていることを特徴とする請求項１乃至４いずれか１項記載の半導体ウェハ。
【請求項６】
請求項１乃至５いずれか１項記載の半導体ウェハを製造する工程と、
半導体ウェハについて前記検査用パッドを用いて検査を行う工程と、
前記検査用パッド及び検査用パッド間配線を含まない半導体チップに分割し、前記検査を行う工程で良品と判定された半導体チップを組み立てて半導体装置として完成させる工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記検査用パッド間配線と、該検査用パッド間配線に直接接続する同一層に形成されるチップ間配線と、をそれぞれ別の露光マスクを用いて形成することを特徴とする請求項６の半導体装置の製造方法。
【請求項８】
前記検査用パッド間配線の露光に用いられるマスクは、チップサイズの異なる複数の半導体装置の製造に共通に用いられることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記検査用パッドは、チップサイズの異なる複数の半導体装置で共通の位置に設けられており、前記検査を行う工程では、前記チップサイズの異なる複数の半導体装置に対して共通のプローブカードを用いて検査を行うことを特徴とする請求項６乃至８いずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願）本願は、先の日本特許出願２００９−０７２５０８号（２００９年３月２４日出願）の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
本発明は、半導体ウェハ及び半導体装置の製造方法に関する。特に、複数の半導体チップを並列でテストが可能な半導体ウェハ及び上記半導体ウェハを途中工程で使用した半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般的な半導体装置の製造工程においては、後工程の組立工程に移る前に、半導体ウェハ上に形成された半導体チップの機能を検査するため、半導体ウェハの状態で機能検査が行われる。このウェハ状態での検査では、複数のプローブニードルを備えたプローブカードと呼ばれる検査装置を用いて、テスタと呼ばれる装置で発生させた検査用電気信号を半導体チップ内に印加し、更に、前記したプローブカードを用いて動作結果をテスタに入力・演算することで、検査を実施している。【０００３】
近年、半導体チップの素子数の増大、及び内蔵される機能の高度化に伴い、検査内容も複雑になり、検査時間が増加し、半導体装置の検査コストの増大につながっている。そこで、複数の半導体チップを同時に並列に検査することにより、１チップあたりの検査時間を短縮することにより、検査コストの削減を図っている。【０００４】
しかしながら、半導体チップ上の回路の微細化に伴い、信号入出力用パッドの面積とピッチが狭くなり、プローブニードルによる信号の入出力が困難になり、同時に検査するチップの数が制限されてしまっている。【０００５】
そこで、同時に検査する半導体チップの数を増加させるため、個別半導体チップに切り分ける前の半導体ウェハ状態において、各半導体チップの入出力パッド同士を接続するチップ間配線を設け、プローブカードによって入出力される信号数や電源数を削減し、同時に検査できる半導体チップ数を増加させる技術が提案されている。図５は、特許文献１のＦｉｇ．２に記載された図である。図５が示すように、この半導体装置は各半導体チップの入出力パッド同士を配線で接続し、半導体ウェハ周辺に検査用信号の入出力パッドを設け、検査を実施する。検査終了後、各半導体チップのパッド同士を接続していた配線ごと切断し、所望の個別半導体チップに切り分ける。このとき、複数の半導体チップの入出力パッドが少なくとも１つの検査用パッドと接続しているため、各半導体チップの入出力パッドごとにプローブカードを用いて検査を実施していたときに比べて、検査の際に入出力に用いられる信号の数を削減できるので、同時に検査できる半導体チップの数を増加することができ、検査時間短縮により検査コストの削減が可能であるとしている。【０００６】
また、特許文献２には、隣り合うチップ領域で共通のテスト用パッドをスクライブライン領域に形成した半導体ウェハが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第５５９４２７３号明細書
【特許文献２】特開２００４−３４２７２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以下の分析は本発明により与えられる。上記特許文献１記載の半導体ウェハでは、検査用パッド(図５の５４〜５９)がウェハ周辺部のみにしかなく、ウェハ中央付近に配置された半導体チップまでの距離が大きいため、各半導体チップの入出力パッド同士を接続したチップ間配線の寄生抵抗が大きくなってしまい、所望の入出力信号を得られなくなってしまう。【０００９】
また、特許文献２では、検査用パッドを共用できるのは、隣り合うチップ領域に限られるので、多数の半導体チップを並列でテストすることができない。【００１０】
本発明の目的は、半導体ウェハ製造工程における半導体ウェハ全体の検査時間を短縮し、検査コストの削減が可能な半導体ウェハ、及び上記半導体ウェハを使用した半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の第１の側面による半導体ウェハは、それぞれダイシングラインを隔てて複数の半導体チップとなる領域が行列上に設けられた半導体ウェハであって、前記半導体ウェハのダイシングラインを含む前記複数の半導体チップ間の領域に設けられた複数の検査用パッドと、前記複数の検査用パッドと平行して前記半導体チップとなる領域の間に設けられ、複数の前記検査用パッドに接続された検査用パッド間配線と、前記複数の半導体チップとなる領域の内、少なくとも２つの領域を接続するチップ間配線と、を備え、前記検査用パッド間配線と前記チップ間配線が電気的に接続され、複数の前記検査用パッド間配線が絶縁層を介して複数の配線層にわたって重ねて配線され、それぞれ異なる前記検査用パッド及び前記チップ間配線に接続されている。
【００１２】
また、本発明の第２の側面による半導体装置の製造方法は、上記半導体ウェハを製造する工程と、半導体ウェハについて前記検査用パッドを用いて検査を行う工程と、前記検査用パッド及び検査用パッド間配線を含まない半導体チップに分割し、前記検査を行う工程で良品と判定された半導体チップを組み立てて半導体装置として完成させる工程と、を含む。
【発明の効果】
【００１３】
本発明によれば、半導体ウェハ全体の検査時間を短縮し、検査コストの削減が可能な半導体ウェハ、及び半導体装置の製造方法が得られる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施例による半導体ウェハ全体の平面図である。
【図２】本発明の一実施例における半導体ウェハの主要部拡大図である。
【図３】図２の（ａ）ＡＡ’断面図、（ｂ）ＢＢ’断面図、（ｃ）ＣＣ'断面図である。
【図４】図２の（ａ）ＤＤ’断面図、（ｂ）ＥＥ’断面図、（ｃ）ＦＦ'断面図である。
【図５】特許文献１に記載の従来の半導体ウェハ全体の断面図である。
【発明を実施するための形態】
【００１５】
以下に本発明において可能な又は好ましい形態を示す。
（形態１）
第１の側面に既述のとおり。
（形態２）
前記チップ間配線は、前記検査用パッド間配線と直交する方向に配線されていることが好ましい。
（形態３）
前記複数の検査用パッドは半導体チップとなる領域の行又は列の数が最大となる行及び／又は列に隣接して配置されていることが好ましい。
（形態４）
前記複数の検査用パッドは、半導体ウェハの中心を実質的に通る行及び／又は列上に配置されていることが好ましい。
（形態５）
前記検査用パッド間配線と該検査用パッド間配線に接続される前記チップ間配線は同一配線層により形成され、コンタクトを介さず直接接続されていることが好ましい。
（形態６）
第２の側面に既述のとおり。
（形態７）
前記検査用パッド間配線と、該検査用パッド間配線に直接接続する同一層に形成されるチップ間配線と、をそれぞれ別の露光マスクを用いて形成することが好ましい。
（形態８）
前記検査用パッド間配線の露光に用いられるマスクは、チップサイズの異なる複数の半導体装置の製造に共通に用いられることが好ましい。
（形態９）
前記検査用パッドは、チップサイズの異なる複数の半導体装置で共通の位置に設けられており、前記検査を行う工程では、前記チップサイズの異なる複数の半導体装置に対して共通のプローブカードを用いて検査を行うことが好ましい。
本発明の実施形態について、必要に応じて図面を参照して説明する。なお、実施形態の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。
【００１６】
本発明の一実施形態の半導体ウェハ１は、例えば図１、図２に示す通り、それぞれダイシングラインを隔てて複数の半導体チップ３となる領域が行列上に設けられた半導体ウェハ１であって、半導体ウェハ１のダイシングライン２を含む複数の半導体チップ間の領域に設けられた複数の検査用パッド４と、複数の検査用パッドと平行して半導体チップ３となる領域の間に設けられ、複数の検査用パッド４に接続された検査用パッド間配線５と、複数の半導体チップ３となる領域の内、少なくとも２つの領域を接続するチップ間配線６と、を備え、検査用パッド間配線５とチップ間配線６が電気的に接続されている。上記構成によれば、ウェハーテストのための面積増加を極力抑え、各半導体チップへの接続インピーダンスが十分に低い状態で、複数の半導体チップに対して並列に検査を行うことができる。
【００１７】
また、一実施形態の半導体ウェハ１は、例えば図１に示す通り、複数の検査用パッド４は、半導体ウェハ１の中心を実質的に通る行及び／又は列上に配置されている。すなわち、複数の検査用パッドを半導体ウェハ１の中心部を通って行方向に並べて配置してもよいし、列方向に並べて配置してもよい。特に、図１のように行方向と列方向に並べれば、行又は列に並べた検査用パッドから最も遠い半導体チップまでの距離は、半導体ウェハの半径の１／√２になるので、検査用パッドを半導体ウェハの外周部に設けるより、配線抵抗を下げることができる。
【００１８】
また、一実施形態の半導体ウェハ１は、例えば図２〜図４に示す通り、複数の検査用パット間配線５が絶縁層を介して複数の配線層にわたって重ねて配線され、それぞれ異なる前記検査用パッド及び前記チップ間配線に接続されている。したがって、ウェハーテストのための面積増加を極力抑え、各半導体チップへの接続インピーダンスが十分に低い状態で、複数の半導体チップに対して並列して検査を行うことができる。
【００１９】
また、本発明の一実施形態による半導体装置の製造方法は、半導体ウェハ１を製造する工程と、半導体ウェハ１について検査用パッド４を用いて検査を行う工程と、検査用パッド４及び検査用パッド間配線５を含まない半導体チップに分割し、検査を行う工程で良品と判定された半導体チップ３を組み立てて半導体装置として完成させる工程と、を含む。
【００２０】
また、本発明の一実施形態による半導体装置の製造方法は、検査用パッド間配線５と、その検査用パッド間配線５に直接接続する同一層に形成されるチップ間配線６と、をそれぞれ別の露光マスクを用いて形成する。一般的に、半導体ウェハへのパタンの露光は、半導体ウェハ全体より少ない面積のパタンが形成されたマスクを用い、ずらして露光を繰り返すことにより半導体ウェハ全面にパタンを形成する。しかし、検査用パッド間配線５は、この繰り返しパタンでは、露光できないので、例えば、半導体ウェハ全面が一度に露光できるマスクを用いて露光を行う。上記実施形態によれば、検査用パッド間配線と検査用バット間配線に接続すべきチップ間配線は同一配線層で形成されているので、両者の露光の位置合わせ精度は低くとも接続することができる。
【００２１】
また、一実施形態による半導体装置の製造方法は、検査用パッド間配線の露光に用いられるマスクは、チップサイズの異なる複数の半導体装置の製造に共通に用いられる。すなわち、例えば、半導体ウェハの中心部を通る行列上に検査用パッドと検査用パッド間配線を配置する等検査用パッド間配線を配線する位置をあらかじめ決めておけば、チップサイズの異なる半導体装置であっても、検査用パッド間配線の露光に関しては、共通のマスクを用いることができる。以下、実施例について、図面を参照して詳しく説明する。
【実施例１】
【００２２】
図１は、実施例１による半導体ウェハ１全体の平面図である。半導体ウェハには、下地となる半導体ウェハ基板の上に複数の半導体チップ３となる領域が行列状に形成されている。各半導体チップ３は、縦横に走るダイシングライン２によって隔てられている。また、半導体ウェハの中心を通り、行方向と列方向に検査用パッド４が並んで配置されている。この検査用パッド４が配置される領域は、ダイシングライン２を含む行列状に配置された半導体チップ３の間の領域である。さらに、並んで配置された検査用パッド４に隣接して平行に検査用パッド間配線５が配線されている。検査用パッド４は、それぞれ電源用、グランド用、入出力信号用等用途に分けてそれぞれ複数配置されており、検査用パッド間配線はそれぞれ対応する検査用パッドに接続され、同じ信号、電源等が接続される検査用パッドの間を接続している。【００２３】
図２は、図１に示した半導体ウェハの中央左上部の拡大図である。図２に示すように、各半導体チップ３となる領域は、電源、グランドや入出力信号を接続するための入出力パッド７が設けられている。また、隣接して配置される入出力パッドの間を相互に接続するチップ間配線６が設けられている。このチップ間配線６を介して多数の半導体チップの同一種類の電源、グランド又は、入出力信号は相互に接続されている。このチップ間配線６はダイシングライン２と直交して配線され、ダイシングライン２を跨いで半導体チップ間を接続している。【００２４】
また、チップ間配線６、検査用パッド間配線はそれぞれ、第１層〜第３層の３層の配線層を用いて配線されており、チップ間配線６は対応する検査用パッド間配線５に接続されている。なお、少なくとも検査用パッド間配線５に接続される部分のチップ間配線６は同一の配線層で配線されており、コンタクトを介さずに接続されている。また、検査用パッド間配線に接続される部分では、チップ間配線６は検査用パッド間配線５に直交する方向に配線されている。【００２５】
たとえば、ステッパー（縮小投影型露光装置）などを用いた一般的な半導体ウェハの製造工程では、半導体ウェハ全面より小さい面積を露光するマスクを用い、マスクの位置をずらして繰り返し露光することにより、半導体ウェハ全面に規則的なパタンを形成する。しかし、検査用パッド４、検査用パッド間配線５は半導体ウェハ全面に規則的に設けられているパタンではない。従って、チップ間配線６を含む半導体チップ３内のパタンと同一の一般的な露光方法ではパタンを形成することができず、別な露光方法で検査用パッド間配線５、検査用パッド４を形成する必要がある。従って、検査用パッド間配線５と検査用パッド間配線５に接続するチップ間配線６の位置合わせが問題となる。本実施例では、上述したように、チップ間配線３と検査用パッド間配線５の接続は同一配線層の配線を用いて、互いに直交する方向に配線している。従って、両者の接続には、コンタクト等を設ける必要がなく、比較的低精度の位置合わせでも両者の接続は問題ない。【００２６】
この様に、検査用パッド間配線５とチップ間配線６を用いて、半導体チップ３内の入出力パッド７を検査用パッド４に接続することで、検査用パッド４から最も遠い半導体チップまで配線の長さを最短にすることができる。図１において、同一信号に接続される検査用パッドは複数設けられているので、半導体ウェハ１の中心部を通り、行、又は列状に並べられた検査用パッド４のうち、最も近い検査用パッド４に接続すればよい。従って、検査用パッド４から最も遠い半導体チップ３までの距離は、半導体ウェハの半径の１／√２である。特許文献１のように半導体ウェハ１の周辺に検査用パッド４を設けた場合には、最も遠い半導体ウェハ中央の半導体チップまでの距離はちょうど半導体ウェハの半径になるので、図１のように検査用パッドを配置することにより、その距離は、１／√２に短縮することができ、検査用パッド４から半導体チップまでの配線抵抗を低減することができる。【００２７】
図３と図４はそれぞれ図２の断面図である。図３（ａ）は、図２のＡＡ’断面図、図３（ｂ）は図２のＢＢ’断面図、図３（ｃ）は図２のＣＣ’断面図である。また、図４（ａ）は、図２のＤＤ’断面図、図４（ｂ）は図２のＥＥ’断面図、図４（ｃ）は図２のＦＦ’断面図である。図３、図４において、半導体ウェハ基板８の上に第１層〜第３層の配線が形成されている。なお、図示しない半導体チップ３となる領域内の半導体ウェハ基板の表面には、多数のトランジスタが形成されている。【００２８】
図３、図４において、検査用パッド間配線５、チッブ間配線６はそれぞれ第１層〜第３層の３層の配線を用いて配線されるが、検査用パッド間配線５は３層にそれぞれ異なる検査用パッドに接続された別の検査用パッド間配線５が同一領域に重ねて配線されている。また、検査用パッド間配線５に接続されるパッド間配線６はそれぞれ同一配線層に接続されている。【００２９】
なお、本実施例では、３層の配線層を使って検査用パッド間配線５を配線しているので、電源やグランド、入出力信号など３種類の信号について、半導体チップの入出力パッド７と検査用パッドを接続することができる。しかし、配線層の数を増やすことにより、さらに多くの信号を検査用パッドから供給する（検査する）ことが可能である。また、チップ間配線と検査用パッド間配線が接続する領域を複数に分割し、検査用信号、または、検査用電源の種類を増加させることもできる。【００３０】
また、検査用パッド間配線５や検査用パッド４の位置や、検査用パッド間配線５に用いる配線層をあらかじめ決めておき、それに合わせてチップ間配線６のレイアウトを行えば、チップサイズの異なる複数の半導体装置で、検査用パッド間配線５と検査用パッド４の配置や配線層を共用にすることもできる。共用にできる場合は、チップサイズの異なる複数の半導体装置の間で、検査用パッド間配線５及び検査用パッド４露光用のマスクや、検査用パッドに接続するプローブカードを共通化することができる。【００３１】
次に、本発明の半導体装置の検査方法を説明する。検査用パッド４に検査信号を入力すると、検査用パッド４に接続された検査用パッド間配線５とチップ間配線６を介して、チップ間配線６に接続された複数の半導体チップに検査信号を入力できる。また、各半導体チップ３の動作結果は、チップ間配線６、検査用パッド間配線５を介して、検査用パッド４に送られ、各半導体チップ３の動作を確認する。すなわち、複数の半導体チップの入出力をより少ない検査用パッドによって実現可能で、かつ、複数の半導体チップの検査を同時に実施できるので、検査時間の短縮が可能となる。【００３２】
なお、検査に用いる信号のすべてを検査用パッド４から入出力してもよいが、検査用信号のすべてを検査用パッド４から入出力する必要はなく、検査用信号の少なくとも１種について、検査用パッド４を用いた場合でも、検査コスト削減効果がある。例えば、検査に用いる信号のうち電源のみを検査用パッド４から入力し、検査信号と動作結果の信号は従来の半導体装置の検査と同様に、各半導体チップ３に搭載された入出力パッド７から入出力してもかまわない。また、検査信号と検査結果の入出力に、電磁誘導を用いた信号伝送技術を利用してもかまわない。【００３３】
さらに、上述した実施例１では、図２に示すように、入出力パッド７とチップ間配線６が直接接続していたが、直接接続する必要はない。例えば、入出力パッド７とチップ間配線６の間に、入出力パッド７とチップ間配線６の接続を制御する制御回路を挿入してもよい。また、所望の電圧を発生するレギュレータ回路を挿入してもよい。【００３４】
上記した実施例によれば、複数の半導体チップ３を同時に検査することによって、検査時間を削減すると共に、検査用パッド４から各半導体チップ３までの距離を短くできるので、検査用パッド間配線５とチップ間配線６の太さを細くすることが可能になり、半導体ウェハ１に搭載できる半導体チップ３の数を増やすことができるため、半導体チップ３の製造コストの削減が可能となる。【００３５】
また、チップ間配線６と検査用パッド間配線５との接続を同一配線層の直交する配線により接続しているので、チップ間配線６と検査用パッド間配線５とを別々に露光しパターンを形成する場合であっても、半導体チップ製造時ばらつきによるチップ間配線６と検査用パッド間配線５の接続不良の発生を防ぐことが可能となる。【００３６】
また、半導体チップの入出力パッド同士の接続不良の発生を防ぐことが可能となる。【００３７】
また、検査用パッドの位置は製造する半導体チップの種類やチップサイズに依存せずに決定できるので、検査用パッドへの信号の入出力に使用するプローブカードの共有化が可能となり、検査コストを削減できる。【００３８】
さらに、検査用パッド間配線５により、複数の検査用パッド４を接続しているので、複数の検査用パッド４を介して並列に半導体チップへの接続ができるので、プローブニードルの接触不良による不良が生じる可能性を低減できる。また、複数の検査用パッド４と検査用パッド間配線５とを介してプローブカードから各半導体チップへ並列に接続できるので、接続抵抗を低減することもできる。【００３９】
以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【産業上の利用可能性】
【００４０】
本発明は、完成された半導体装置として取引を行う場合においても、半導体チップに分割する前の半導体ウェハとして半製品の状態で取引を行う場合のどちらの場合においても、利用することができる。
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。
【符号の説明】
【００４１】
１：半導体ウェハ
２：ダイシングライン
３：半導体チップ
４：検査用パッド
５：検査用パッド間配線
６：チップ間配線
７：入出力パッド
８：半導体ウェハ基板
【図１】
0005451747.tif 000002
【図２】
0005451747.tif 000003
【図３】
0005451747.tif 000004
【図４】
0005451747.tif 000005
【図５】
0005451747.tif 000006