(57)【特許請求の範囲】
【請求項１】
主プロセッサと、
前記主プロセッサに電気的に結合された高解像度マルチメディアインタフェース（ＨＤＭＩ）受信機回路と、
前記ＨＤＭＩ受信機回路に電気的に結合された第１のＨＤＭＩ入力ポートと、
前記ＨＤＭＩ受信機回路に電気的に結合され、該ＨＤＭＩ受信機回路から制御信号を受信するように構成されたバッファ回路と、
前記バッファ回路に電気的に結合され、ソースデバイスから表示装置へＨＤＭＩ接続を提供するように構成された第２のＨＤＭＩ入力ポートと、
を含み、
前記バッファ回路は、前記第２のＨＤＭＩ入力ポートと前記ＨＤＭＩ受信機回路の間で電気的に結合されることを特徴とする表示装置。
【請求項２】
前記ＨＤＭＩ受信機回路は、前記主プロセッサと前記バッファ回路の間に電気的に結合されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記ＨＤＭＩ受信機回路に直接に電気的に結合された第３のＨＤＭＩ入力ポートを更に含むことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記ＨＤＭＩ受信機回路は、バスを通じて前記主プロセッサに電気的に結合され、
前記バッファ回路は、前記バスから電気的に隔離されている、
ことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記ＨＤＭＩ受信機回路は、前記バッファ回路から「遷移最短差動信号」を受信するように構成されていることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記バッファ回路は、前記ＨＤＭＩ受信機回路の指令の下で前記第２のＨＤＭＩ入力ポートと１つ又はそれよりも多くの付加的なＨＤＭＩ入力ポートとの間で選択するための切換回路を更に含むことを特徴とする請求項１に記載の表示装置。
【請求項７】
主プロセッサと、
前記主プロセッサに電気的に結合された高解像度マルチメディアインタフェース（ＨＤＭＩ）送信機回路と、
前記ＨＤＭＩ送信機回路に電気的に結合された第１のＨＤＭＩ出力ポートと、
前記ＨＤＭＩ送信機回路に電気的に結合され、該ＨＤＭＩ送信機回路から制御信号を受信するように構成されたバッファ回路と、
前記バッファ回路に電気的に結合され、接続した装置へのＨＤＭＩ接続を提供するように構成された第２のＨＤＭＩ出力ポートと、
を含み、
前記バッファ回路は、前記第２のＨＤＭＩ出力ポートと前記ＨＤＭＩ送信機回路との間に電気的に結合されることを特徴とする消費者電子装置。
【請求項８】
前記ＨＤＭＩ送信機回路は、前記主プロセッサと前記バッファ回路の間に電気的に結合されていることを特徴とする請求項７に記載の消費者電子装置。
【請求項９】
前記ＨＤＭＩ送信機回路に直接に電気的に結合された第３のＨＤＭＩ出力ポートを更に含むことを特徴とする請求項７に記載の消費者電子装置。
【請求項１０】
前記ＨＤＭＩ送信機回路は、バスを通じて前記主プロセッサに電気的に結合され、
前記バッファ回路は、前記バスから電気的に隔離されている、
ことを特徴とする請求項７に記載の消費者電子装置。
【請求項１１】
前記ＨＤＭＩ送信機回路は、前記バッファ回路に「遷移最短差動信号」を供給するように構成されていることを特徴とする請求項７に記載の消費者電子装置。
【請求項１２】
前記バッファ回路は、ＨＤＭＩ送信機回路の指令の下で前記第２のＨＤＭＩ出力ポートと１つ又はそれよりも多くの付加的なＨＤＭＩ出力ポートとの間で選択するための切換回路を更に含むことを特徴とする請求項７に記載の消費者電子装置。
【請求項１３】
バスに電気的に結合された高解像度マルチメディアインタフェース（ＨＤＭＩ）受信機回路と、
前記ＨＤＭＩ受信機回路に電気的に結合され、第１のソースデバイスとの第１のＨＤＭＩ接続を提供するように構成された第１のＨＤＭＩ入力ポートと、
制御線及び「遷移最短差動信号（ＴＭＤＳ）」線を通じて前記ＨＤＭＩ受信機回路に電気的に結合され、該制御線を通じて該ＨＤＭＩ受信機回路によって検出及び制御されるバッファ回路と、
前記バッファ回路に電気的に結合され、第２のソースデバイスとの第２のＨＤＭＩ接続を提供するように構成された第２のＨＤＭＩ入力ポートと、
を含み、
前記バッファ回路は、前記第２のＨＤＭＩ入力ポートと前記ＨＤＭＩ受信機回路との間に電気的に結合されることを特徴とするチップセット。
【請求項１４】
前記ＨＤＭＩ受信機回路は、主プロセッサと前記バッファ回路の間に電気的に結合されていることを特徴とする請求項１３に記載のチップセット。
【請求項１５】
前記バッファ回路は、前記バスから電気的に隔離されていることを特徴とする請求項１３に記載のチップセット。
【請求項１６】
前記バッファ回路は、前記ＨＤＭＩ受信機回路の指令の下で前記第２のＨＤＭＩ入力ポートと１つ又はそれよりも多くの付加的なＨＤＭＩ入力ポートとの間で選択するための切換回路を更に含むことを特徴とする請求項１３に記載のチップセット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に受信機及び送信機チップセットに関し、より具体的には、改善された「高解像度マルチメディアインタフェース」受信機／送信機チップセットに関する。
【背景技術】
【０００２】
「高解像度マルチメディアインタフェース（ＨＤＭＩ）」が益々遍在性を高める時に、消費者電子装置上のＨＤＭＩポート数は増加し続けている。しかし、複数のＨＤＭＩポートを有する装置では、入力／出力（Ｉ／Ｏ）ポートの全てをＨＤＭＩ受信機／送信機チップの近くに物理的に設置することができるわけではない。これは、例えば、側面及び／又は前面「ＨＤＭＩ」Ｉ／Ｏポートの使用で発生する場合がある。残念ながら、準拠性テスト要件のために、ＨＤＭＩ受信機／送信機チップからそのように遠隔に位置する「ＨＤＭＩ」Ｉ／Ｏポートに単純に銅線接続を連結するのは、多くの場合に困難である。そのような準拠性テストは、典型的には、表示データチャンネル（ＤＤＣ）バスキャパシタンス、「遷移最短差動信号伝送（ＴＭＤＳ）」線固有インピーダンス、及び消費者電子機器制御（ＣＥＣ）バスキャパシタンスを含む。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
１つの解決法は、これまではＨＤＭＩ受信機／送信機チップとＨＤＭＩポート自体との間の内部銅線接続を隔離するようにバッファチップを設置することであった。これは、遠隔に位置するＨＤＭＩポートとＨＤＭＩ受信機／送信機チップとの間に延びる長いケーブルによって引き起こされる信号減衰を低減する効果を有する。しかし、正しく機能するためには、そのようなバッファチップは、装置の主プロセッサによって検出及び制御される必要がある。その結果、著しい量の処理負荷が主プロセッサに追加される傾向がある。また、付加的な制御線を主プロセッサからバッファチップへと広げる必要があり、それによってシステムの複雑度及び経費が加算される。従って、改善されたＨＤＭＩ受信機／送信機チップセットが必要である。
【課題を解決するための手段】
【０００４】
本明細書で開示して特許請求するのは、本発明の原理に従って構成された消費者電子装置及びチップセットである。一実施形態では、表示装置は、主プロセッサ、主プロセッサに電気的に結合された高解像度マルチメディアインタフェース（ＨＤＭＩ）受信機回路、及びＨＤＭＩ受信機回路に電気的に結合されたバッファ回路を含み、バッファ回路は、ＨＤＭＩ受信機回路から制御信号を受信するように構成される。更に、表示装置は、バッファ回路に電気的に結合されてソースデバイスからのＨＤＭＩ接続をもたらすように構成された第１のＨＤＭＩ入力ポートを含む。
本発明の他の態様、特徴、及び技術は、本発明の以下の詳細説明に照らして当業者には明らかであろう。
本発明の特徴、目的、及び利点は、全体を通じて同じ参照文字が相応に同一に扱われる図面と関連させて以下に示す詳細説明からより明らかになるであろう。
【図面の簡単な説明】
【０００５】
【図１】本発明の一実施形態に従って構成されたシステムのブロック図である。
【図２Ａ】本発明の１つ又はそれよりも多くの実施形態に従って構成された受信機ベースのシステムのブロック図である。
【図２Ｂ】本発明の１つ又はそれよりも多くの実施形態に従って構成された送信機ベースのシステムのブロック図である。
【図３】本発明の一実施形態に従って構成された別のシステムのブロック図である。
【発明を実施するための形態】
【０００６】
開示の概要
本発明の開示の一態様は、ＨＤＭＩ受信機チップと遠隔に位置するＨＤＭＩポートとの間の内部接続を隔離するためにバッファチップが用いられるシステムアーキテクチャに関する。一実施形態では、ＨＤＭＩ受信機又は送信機回路は、内部バスを通じて主プロセッサに結合される。ＨＤＭＩ受信機又は送信機回路は、１つ又はそれよりも多くのローカルＨＤＭＩ入力又は出力を含むことができる。しかし、更に、ＨＤＭＩ受信機／送信機回路は、ＨＤＭＩバッファチップに電気的に結合することができ、これは、次に、ＨＤＭＩ受信機／送信機回路から遠隔に位置する１つ又はそれよりも多くのＨＤＭＩポートに接続される。ある一定の実施形態では、ＨＤＭＩバッファチップの組込みは、信号減衰を軽減することができ、ＨＤＭＩ関連の準拠性テスト要件を満たす上で有用である。
【０００７】
本発明の別の態様は、ＨＤＭＩ受信機／送信機回路によってＨＤＭＩバッファチップの検出及び制御をもたらすものである。以下でより詳細に説明することになるが、ＨＤＭＩバッファチップは、ＨＤＭＩ受信機／送信機回路の制御下で主プロセッサから完全に分離することができ、それにより、そうでない場合に主プロセッサが負担することになると考えられる付加的な処理負荷を最小にするだけでなく、主プロセッサからの付加的な制御線を設ける必要がなくなる。
【０００８】
本明細書に用いる場合、「ａ」又は「ａｎ」は、１つ又は１つよりも多いを意味するものとする。「複数」という用語は、２つ又は２つよりも多いを意味するものとする。「別の」という用語は、「第２の又はそれよりも大きい」と定義される。「含む」及び／又は「有する」という用語は、非限定的である（例えば、含む）。本明細書に用いる場合の「又は」という用語は、包含的として解釈されるか、又はいずれか１つ又はいずれかの組合せを意味するものとする。従って、「Ａ、Ｂ、又はＣ」は、「Ａ；Ｂ；Ｃ；Ａ及びＢ；Ａ及びＣ；Ｂ及びＣ；Ａ、Ｂ、及びＣのうちのいずれか」を意味する。この定義に対する例外は、要素、機能、段階、又は段の組合せが、何らかの点で本質的に互いに排他的である時にのみ発生することになる。
【０００９】
本明細書全体を通じて「一実施形態」、「ある一定の実施形態」、「実施形態」、又は同様の用語への参照は、その実施形態に関連して説明する特定の特徴、構造、又は特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書を通して様々な箇所におけるそのような語句の出現は、必ずしも全てが同じ実施形態を参照しているわけではない。更に、特定の特徴、構造、又は特性は、１つ又はそれよりも多くの実施形態に対してあらゆる適切な方式で制限なく組み合わせることができる。
【００１０】
例示的な実施形態
図１は、本発明の原理に従って構成されたシステム１００を示している。具体的には、システム１００は、表示装置（例えば、テレビジョン、モニタ等）のＨＤＭＩ関連回路を含む。以下に説明することになるが、システム１００は、ＨＤＭＩ受信機チップと遠隔に位置するＨＤＭＩ入力ポートとの間の内部接続を隔離するためのバッファチップを含む。
システム１００は、各々がバス１４０に結合された、表示装置のための主プロセッサ１１０及びＨＤＭＩ受信機回路１２０を含む。ＨＤＭＩ受信機回路１２０は、第１のＨＤＭＩ入力ポート（示していない）に対応する第１のＨＤＭＩ入力１５０、及び第２のＨＤＭＩ入力ポート（示していない）に対応する第２のＨＤＭＩ入力１６０を含む。ＨＤＭＩ入力１５０及び１６０は、ＨＤＭＩ受信機回路１２０が、ＨＤＭＩ通信規格に従ってソースデバイス（例えば、ＤＶＤ、ＰＶＲ等）からオーディオ／ビデオ（ＡＶ）コンテンツを受信することを可能にする。次に、受信されたＡＶコンテンツは、ＨＤＭＩ受信機回路１２０によって出力１９０を通じて必要な映像処理回路に供給されるが、これに関する詳細は、本発明の開示の範囲外である。
【００１１】
更に、システム１００は、別途ＨＤＭＩ受信機回路１２０から遠隔に位置して（例えば、表示装置の前面又は側面に）表示装置の第３のＨＤＭＩ入力ポート（示していない）に対応する第３のＨＤＭＩ入力１８０を有するＨＤＭＩバッファ１３０を含む。上述のように、ＨＤＭＩバッファ１３０は、遠隔に位置する第３のポートとＨＤＭＩ受信機回路１２０との間に比較的大きい距離が存在する場合に、準拠性テスト要件を満たすのに有用なものとすることができる。
【００１２】
到着するＡＶコンテンツは、ＨＤＭＩ入力１８０を通じてバッファ１３０によって受信することができる。次に、対応するＡＶ信号は、ＴＭＤＳ線１７０を通じてＨＤＭＩ受信機回路１２０に供給することができる。しかし、従来技術のＨＤＭＩバッファとは異なり、図１のＨＤＭＩバッファ１３０は、主プロセッサ１１０から分離される。実際に、プロセッサ１１０は、バッファチップ１３０の存在に全く気付かないものとすることができる。しかし、適正に機能するためには、ＨＤＭＩバッファ１３０は、表示装置のための特定の設計及び信号伝送基準に従って検出及び制御される必要がある。この目的のために、ＨＤＭＩ受信機回路１２０は、制御線１９５を通じてバッファ１３０の検出及び制御の両方の機能をもたらすことができる。
【００１３】
一実施形態では、バッファチップ１３０の存在は、制御線１９５を通じてＨＤＭＩ受信機回路１２０が最初に検出することができる。最初のハンドシェークに続いて、ＨＤＭＩ受信機回路１２０は、次に、バッファ回路１３０の制御を受け持つことができ、それにより、そうでない場合に主プロセッサ１１０が負担することになる付加的な処理負荷が排除される。同様に、主プロセッサ１１０からＨＤＭＩバッファチップ１３０への付加的な制御線も必要ではない。
【００１４】
ＨＤＭＩ受信機１２０の全体的な処理負荷は、バッファチップ１３０の存在に起因して増大する可能性があるが、ＨＤＭＩ受信機回路１２０とバッファチップ１３０の間の比較的短い距離を考慮すると、一般的にＨＤＭＩ受信機回路１２０によって実行される歪み解除処理が不要になるので、ＨＤＭＩ受信機回路１２０の全体的な電力消費は、実際に比較的一定に留めることができ、又は低減さえすることができる。
【００１５】
図１の実施形態は、ＨＤＭＩ受信機回路１２０が、２つのローカルＨＤＭＩ入力１５０及び１６０、並びにバッファ１３０に接続した遠隔に位置する入力１８０を有するように示しているが、それよりも多くの又は少ないＨＤＭＩ入力をＨＤＭＩ受信機回路１２０に対してローカルに及び／又はリモートに設置することができることも同様に認めるべきである。例えば、システム１００は、バッファチップに結合された単一の遠隔に位置するＨＤＭＩ入力のみを含むことができる。
【００１６】
ここで図２Ａを参照すると、表示装置内に実施することができるような受信機ベースのシステム２００の別の実施形態が示されている。システム２００は、図示のように、第１のＨＤＭＩ入力ポート２１５1及び第２のＨＤＭＩ入力ポート２１５2に直接結合されたＨＤＭＩ受信機回路２０５を含む。これらのＨＤＭＩ入力ポートは、接続したソースデバイス（示していない）からＨＤＭＩ通信規格に従って受信されるオーディオ／ビデオ（ＡＶ）コンテンツをＨＤＭＩ受信機回路２０５に供給するのに使用可能なものとすることができる。当業技術で一般的に公知であるように、そのような受信ＡＶコンテンツは、次に、ＨＤＭＩ受信機回路２０５によって表示装置の映像処理回路（示していない）に供給することができることを認めるべきである。
【００１７】
ＨＤＭＩ入力ポート２１５1及び２１５2に結合されることに加えて、ＨＤＭＩ受信機回路２０５は、更に、ＨＤＭＩバッファ２１０に電気的に結合され、ＨＤＭＩバッファ２１０自体は、第３のＨＤＭＩ入力ポート２１５3に結合される。一実施形態では、ＨＤＭＩ入力ポート２１５3は、ＨＤＭＩ受信機回路２０５から遠隔に位置している（例えば、表示装置の異なる側面に）。上述のように、ＨＤＭＩバッファ２１０は、遠隔に位置するポート（例えば、ＨＤＭＩ入力ポート２１５3）の場合のように、比較的長いケーブル配線に本質的に伴う信号減衰を軽減するように構成することができる。
【００１８】
図２Ａへの参照を続けると、ＡＶコンテンツは、接続したソースデバイス（示していない）からＨＤＭＩ入力ポート２１５3を通じてＨＤＭＩバッファ２１０によって受信することができ、次に、ＴＭＤＳ線２２０を通じてＨＤＭＩ受信機回路２０５に供給することができる。しかし、ＨＤＭＩバッファ２１０が、そのようなＡＶコンテンツを適正にバッファに入れることができるようにするために、ＨＤＭＩバッファ２１０の検出及び制御が、制御線２２５を通じてＨＤＭＩ受信機回路２０５によってもたらされる。すなわち、ＨＤＭＩバッファ２１０の最初の検出に続いて、ＨＤＭＩ受信機回路２０５は、ＨＤＭＩバッファ２１０の制御を自動的に受け持つことができ、それにより、そうでない場合に主プロセッサ１１０が負担することになる付加的な処理負荷が排除される。同様に、主プロセッサから又はこのプロセッサへの付加的な制御線も必要ではない。実際に、表示装置の主プロセッサは、ＨＤＭＩバッファ２１０に気付かないものとすることができる。
【００１９】
図２Ａの実施形態は、ＨＤＭＩ受信機回路２０５が、２つのローカルＨＤＭＩ入力ポート２１５1及び２１５2、並びにＨＤＭＩバッファ２１０に接続した１つの遠隔に位置する入力ポート２１５3を有するように示しているが、それよりも多くの又は少ないＨＤＭＩ入力ポートをＨＤＭＩ受信機回路２０５に対してローカルに及び／又はリモートに設置することができることも同様に認めるべきである。例示的に、システム２００は、ＨＤＭＩバッファ回路２１０に結合された単一の遠隔に位置するＨＤＭＩ入力ポートのみを含むことができ、これは、次に、ＨＤＭＩ受信機回路２０５に結合される。別の実施形態では、システム２００は、ＨＤＭＩバッファ回路２１０に接続した別のバッファ回路（示していない）を代わりに含むことができる。
【００２０】
ここで図２Ｂを参照すると、ＡＶコンテンツを表示装置に供給するソースデバイス又はＡＶ受信機によって実施することができるような送信機ベースのシステム２３０の一実施形態が示されている。図２Ｂに示しているように、システム２３０は、第１のＨＤＭＩ出力ポート２４０1及び第２の出力ＨＤＭＩポート２４０2に直接結合されたＨＤＭＩ送信機回路２３５を含む。ＨＤＭＩ出力ポートは、オーディオ／ビデオ（ＡＶ）コンテンツを１つ又はそれよりも多くの接続した装置（例えば、表示装置）に供給するのに使用可能なものとすることができる。そのような受信ＡＶコンテンツは、次に、映像処理回路から又はシステム２３０を通じてＡＶコンテンツを経路指定している他のソースデバイスからＨＤＭＩ送信機回路２３５によって受信することができることを認めるべきである。
ＨＤＭＩ出力ポート２４０1及び２４０2に結合されるのに加えて、ＨＤＭＩ送信機回路２３５は、更に、ＨＤＭＩバッファ２４５に電気的に結合され、ＨＤＭＩバッファ２４５自体は、ＨＤＭＩ出力ポート２４０3に結合される。一実施形態では、ＨＤＭＩ出力ポート２４０3は、ＨＤＭＩ送信機回路２３５から遠隔に位置することができる。
【００２１】
図２Ｂへの参照を続けると、ＡＶコンテンツは、接続したソースデバイス（示していない）からＨＤＭＩ受信機回路２３５によって受信することができ、次に、ＴＭＤＳ線２５０を通じてＨＤＭＩバッファ２４５へと供給される。更に、ＨＤＭＩバッファ２４５は、接続したＨＤＭＩ受信機回路２３５によって制御線２５５を通じて検出及び制御することができ、それにより、遠隔に位置するＨＤＭＩ出力ポート２４０3とＨＤＭＩ送信機回路２３５との間の長いケーブル配線によって引き起こされる信号減衰が低減される。
接続した装置へと送信を行う際には、原データを露出しないことが望ましい場合があることに更に注意すべきである。そのような場合には、ＨＤＭＩバッファ２４５によって受信されるデータは、先に暗号化を済ませたものとすることができる。
【００２２】
ここで図３を参照すると、図２Ａを参照して上述したように、表示装置内に実施することができるようなシステムの更に別の実施形態が示されている。具体的には、システム３００は、図示のように、第１のＨＤＭＩ入力ポート３２０1及び第２のＨＤＭＩ入力ポート３２０2に直接結合されたＨＤＭＩ受信機回路３１０を含む。これらのＨＤＭＩ入力ポートは、接続したソースデバイス（示していない）からＨＤＭＩ通信規格に従って受信されるオーディオ／ビデオ（ＡＶ）コンテンツをＨＤＭＩ受信機回路３１０に供給するのに使用可能なものとすることができる。
【００２３】
ＨＤＭＩ入力ポート３２０1及び３２０2に結合されるのに加えて、ＨＤＭＩ受信機回路３１０は、更に、ＨＤＭＩバッファ及びスイッチ回路３３０に電気的に結合される。上述のバッファ機能を提供するのに加えて、回路３３０は、接続したＨＤＭＩ入力ポート３２０3及び３２０4のための切換機能を更に提供することができる。一実施形態では、ＨＤＭＩ入力ポート３２０3及び３２０4は、ＨＤＭＩ受信機回路３１０から遠隔に位置している（例えば、表示装置の異なる側面に）。
【００２４】
一実施形態では、ＡＶコンテンツは、接続したソースデバイス（示していない）からＨＤＭＩ入力ポート３２０3又は３２０4のいずれかを通じてバッファ及びスイッチ回路３３０によって受信することができ、次に、ＴＭＤＳ線３４０を通じてＨＤＭＩ受信機回路３１０に供給することができる。更に、ＨＤＭＩ受信機回路３１０は、制御線３５０を通じてバッファ及びスイッチ回路３３０を検出し、続いて制御することができる。上述のように、バッファ及びスイッチ回路３３０は、リモートＨＤＭＩポートへの／そこからの信号減衰を軽減する一方で、そうでない場合に主プロセッサによって負担される主プロセッサに対するあらゆる付加的な処理負荷を回避するために用いることができる。
【００２５】
装置の主プロセッサに対する付加的な処理負荷を回避するのに加えて、システム３００の構成は、更に、様々な「ＨＤＭＩ」Ｉ／Ｏポートの全てを処理するのに十分な個数の利用可能なＩ／Ｏピンがないという主プロセッサの障害を軽減する。すなわち、切換機能を回路３３０内に組み込むことにより、付加的なプロセッサリソース又はＩ／Ｏピンを用いることなく、複数の付加的なＨＤＭＩ入力ポート（例えば、ポート３２０3及び３２０4）を追加することができる。
【００２６】
図３のシステム３００は、一実施形態に過ぎず、ＨＤＭＩ受信機回路３１０に対してローカル及び／又はリモートであるかに関わらず、より少ないか又は追加のポートを含めることができることを認めるべきである。
ある一定の例示的な実施形態を説明し、添付図面に示したが、そのような実施形態は、幅広い本発明の一例に過ぎず、本発明に対する制限ではなく、当業者には様々な他の修正を想起することができるから、本発明は、図示及び説明した特定の構成及び配置に限定されないことは理解されるものとする。本明細書において言及している商標及び著作権は、それらのそれぞれの所有者の所有物である。
【符号の説明】
【００２７】
１００  本発明のシステム
１１０  主プロセッサ
１２０  ＨＤＭＩ受信機回路
１４０  バス
【図１】
0005641513.tif 000002
【図２Ａ】
0005641513.tif 000003
【図２Ｂ】
0005641513.tif 000004
【図３】
0005641513.tif 000005