(57)【特許請求の範囲】
【請求項１】
複数のサイリスタが直列に接続されたサイリスタ直列回路の前記サイリスタの故障を検出する故障検出回路であって、
前記複数のサイリスタのそれぞれの順電圧を検出する複数の順電圧検出手段と、
前記サイリスタの逆電圧を検出する逆電圧検出手段と、
前記逆電圧検出手段により逆電圧が検出されている期間に、前記逆電圧を検出している前記サイリスタと異なる前記サイリスタで前記順電圧検出手段により順電圧が検出された場合、前記順電圧を検出したサイリスタを故障と判断する故障判断手段と
を備えたことを特徴とするサイリスタ直列回路の故障検出回路。
【請求項２】
複数のサイリスタが直列に接続されたサイリスタ直列回路の前記サイリスタの故障を検出する故障検出回路であって、
前記複数のサイリスタのそれぞれの順電圧を検出する複数の順電圧検出手段と、
前記複数のサイリスタのうち少なくとも３つのサイリスタの逆電圧をそれぞれ検出する複数の逆電圧検出手段と、
前記複数の逆電圧検出手段のうち２分の１を超える数の前記逆電圧検出手段から逆電圧が検出されている期間に、前記順電圧検出手段により順電圧が検出された場合、前記順電圧を検出したサイリスタを故障と判断する故障判断手段と
を備えたことを特徴とするサイリスタ直列回路の故障検出回路。
【請求項３】
複数のサイリスタが直列に接続されたサイリスタ直列回路を制御し、前記サイリスタの故障を検出する故障検出回路を備えたサイリスタ直列回路の制御装置であって、
前記複数のサイリスタのそれぞれの順電圧を検出する複数の順電圧検出手段と、
前記サイリスタの逆電圧を検出する逆電圧検出手段と、
前記逆電圧検出手段により逆電圧が検出されている期間に、前記逆電圧を検出している前記サイリスタと異なる前記サイリスタで前記順電圧検出手段により順電圧が検出された場合、前記順電圧を検出したサイリスタを故障と判断する故障判断手段と、
前記故障判断手段により故障と判断された前記サイリスタの前記順電圧検出手段から検出された順電圧を除外して、前記サイリスタ直列回路を駆動するためのゲート信号を生成するゲート信号生成手段と
を備えたことを特徴とするサイリスタ直列回路の制御装置。
【請求項４】
複数のサイリスタが直列に接続されたサイリスタ直列回路を制御し、前記サイリスタの故障を検出する故障検出回路を備えたサイリスタ直列回路の制御装置であって、
前記複数のサイリスタのそれぞれの順電圧を検出する複数の順電圧検出手段と、
前記複数のサイリスタのうち少なくとも３つのサイリスタの逆電圧をそれぞれ検出する複数の逆電圧検出手段と、
前記複数の逆電圧検出手段のうち２分の１を超える数の前記逆電圧検出手段から逆電圧が検出されている期間に、前記順電圧検出手段により順電圧が検出された場合、前記順電圧を検出したサイリスタを故障と判断する故障判断手段と、
前記故障判断手段により故障と判断された前記サイリスタの前記順電圧検出手段から検出された順電圧を除外して、前記サイリスタ直列回路を駆動するためのゲート信号を生成するゲート信号生成手段と
を備えたことを特徴とするサイリスタ直列回路の制御装置。
【請求項５】
前記ゲート信号生成手段により生成された前記ゲート信号に基づいて、前記サイリスタ直列回路の転流失敗を検出する転流失敗検出手段
を備えたことを特徴とする請求項３又は請求項４に記載のサイリスタ直列回路の制御装置。
【請求項６】
電力変換するためのサイリスタ直列回路を構成する直列に接続された複数のサイリスタと、
前記複数のサイリスタのそれぞれの順電圧を検出する複数の順電圧検出手段と、
前記サイリスタの逆電圧を検出する逆電圧検出手段と、
前記逆電圧検出手段により逆電圧が検出されている期間に、前記逆電圧を検出している前記サイリスタと異なる前記サイリスタで前記順電圧検出手段により順電圧が検出された場合、前記順電圧を検出したサイリスタを故障と判断する故障判断手段と
を備えたことを特徴とする電力変換装置。
【請求項７】
電力変換するためのサイリスタ直列回路を構成する直列に接続された複数のサイリスタと、
前記複数のサイリスタのそれぞれの順電圧を検出する複数の順電圧検出手段と、
前記複数のサイリスタのうち少なくとも３つのサイリスタの逆電圧をそれぞれ検出する複数の逆電圧検出手段と、
前記複数の逆電圧検出手段のうち２分の１を超える数の前記逆電圧検出手段から逆電圧が検出されている期間に、前記順電圧検出手段により順電圧が検出された場合、前記順電圧を検出したサイリスタを故障と判断する故障判断手段と
を備えたことを特徴とする電力変換装置。
【請求項８】
前記故障判断手段により故障と判断された前記サイリスタの前記順電圧検出手段から検出された順電圧を除外して、前記サイリスタ直列回路を駆動するためのゲート信号を生成するゲート信号生成手段
を備えたことを特徴とする請求項６又は請求項７に記載の電力変換装置。
【請求項９】
前記ゲート信号生成手段により生成された前記ゲート信号に基づいて、前記サイリスタ直列回路の転流失敗を検出する転流失敗検出手段
を備えたことを特徴とする請求項８に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のサイリスタが直列に接続されたサイリスタ直列回路の故障を検出する故障検出回路に関する。
【背景技術】
【０００２】
一般に、多数のサイリスタが直列に接続されたサイリスタ直列回路が知られている。サイリスタ直列回路は、例えば直流送電用サイリスタバルブの例がある。サイリスタ直列回路の各サイリスタには、スナバ回路が並列に設けられている。サイリスタは、スナバ回路が設けられることにより、安定して駆動する。
【０００３】
また、サイリスタ直列回路の各サイリスタには、サイリスタの順方向（サイリスタに電流が流れる方向）に電圧（以下、「順方向電圧」という。）が印加されていることを検出するための発光ダイオードが設けられることがある。この発光ダイオードは、スナバ回路のインピーダンスにより発生する電圧を利用して発光する。発光ダイオードから発せられた光は、光ファイバケーブルを介して、ＦＶ信号（順電圧信号）として、サイリスタ直列回路のゲート制御装置（例えば、パルスジェネレータ）に入力される。
【０００４】
また、サイリスタ直列回路の幾つかのサイリスタにはサイリスタの逆方向（順方向の反対の極性）に電圧（以下、「逆方向電圧」という。）が印加されていることを検出するための発光ダイオードが設けられることがある。発光ダイオードから発せられた光は、光ファイバケーブルを介して、ＲＶ信号(逆電圧信号)としてサイリスタのゲート制御装置に入力される。ゲート制御装置は、これらのＦＶ信号、ＲＶ信号、及び制御盤からの位相制御オンタイミング信号を用いてサイリスタにゲートパルスを与え点弧制御するとともに、ＦＶ信号を用いて故障検出（例えば、特許文献１）を実施する。
【０００５】
また、ゲート制御装置は、ゲートパルス及び位相制御オンタイミング信号を利用して転流失敗を検出し、転流失敗検出信号として制御盤に送出し、制御盤は、この転流失敗検出信号を用いてサイリスタの点弧位相を早める制御（以下、「β進め」という。）を行い転流失敗から回復を図る運転を行うことがある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２７１０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、先行技術文献に開示されているサイリスタの故障検出装置では、サイリスタが数十Ω以上の抵抗値を持って短絡（不十分短絡）した場合、サイリスタの故障を検出することが困難である。
【０００８】
このため、この検出方法を用いたゲート制御装置では、このような状態で短絡したサイリスタを故障と判断できずに、サイリスタ直列回路の制御を継続することになる。この場合、故障したサイリスタに印加される電圧は、他の正常なサイリスタに印加される電圧よりも位相が進む。これにより、ゲート制御装置は、サイリスタ直列回路全体としては、順電圧が印加される期間でないにも係わらず、故障したサイリスタからは、ＦＶ信号を検出する。このようなＦＶ信号により、ゲート制御装置は、転流失敗を発生させるため、制御盤によるベータ進めの頻発等により、サイリスタ直列回路による電力変換動作を安定させることができない場合がある。
【０００９】
そこで、本発明の目的は、複数のサイリスタが直列に接続されたサイリスタ直列回路において、サイリスタがある程度のインピーダンスを保持して短絡した場合でも、故障として検出することができるサイリスタ直列回路の故障検出回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の観点に従ったサイリスタ直列回路の故障検出回路は、複数のサイリスタが直列に接続されたサイリスタ直列回路の前記サイリスタの故障を検出する故障検出回路であって、前記複数のサイリスタのそれぞれの順電圧を検出する複数の順電圧検出手段と、前記サイリスタの逆電圧を検出する逆電圧検出手段と、前記逆電圧検出手段により逆電圧が検出されている期間に、前記逆電圧を検出している前記サイリスタと異なる前記サイリスタで前記順電圧検出手段により順電圧が検出された場合、前記順電圧を検出したサイリスタを故障と判断する故障判断手段とを備えている。
【発明の効果】
【００１１】
本発明によれば、複数のサイリスタが直列に接続されたサイリスタ直列回路において、サイリスタがある程度のインピーダンスを保持して短絡した場合でも、故障として検出することができる故障検出回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係る電力変換装置の構成を示す構成図。
【図２】本発明の第１の実施形態に係る電力変換装置の電力変換回路のうち１アームの回路を主とした構成を示す構成図。
【図３】第１の実施形態に係る順電圧及び逆電圧を検出する電圧検出器の構成を示す構成図。
【図４】第１の実施形態に係る順電圧を検出する電圧検出器の構成を示す構成図。
【図５】第１の実施形態に係るゲート制御装置の構成を示す構成図。
【図６】第１の実施形態に係るサイリスタ素子故障検出回路の構成を示す構成図。
【図７】第１の実施形態に係るゲート制御回路の構成を示す構成図。
【図８】第１の実施形態に係る所定条件下でのサイリスタオフ時の抵抗と順電圧信号ＦＶの位相進みの関係を示すグラフ図。
【発明を実施するための形態】
【００１３】
以下図面を参照して、本発明の実施形態を説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電力変換装置１０の構成を示す構成図である。
【００１５】
電力変換装置１０は、３相交流電源ＡＰから供給される交流電力を直流電力に変換して直流回路ＤＰに供給し、或いは直流回路ＤＰから供給される直流電力を交流電力に変換して３相交流電源ＡＰに供給を行う。
【００１６】
電力変換装置１０は、サイリスタバルブ１とゲート制御装置２と制御盤３を備えている。
【００１７】
図２は、図１における電力変換装置１０の全体の電力変換回路のうち１アームの回路についての構成を示し、他のアームについての構成を省略した図である。なお、図中における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。以降の実施形態も同様にして重複する説明を省略する。
【００１８】
サイリスタバルブ１は、ゲート制御装置２と光ファイバケーブルなどにより接続されている。
【００１９】
サイリスタバルブ１は、Ｎ個のサイリスタＴＨ１，ＴＨ２，ＴＨ３，…，ＴＨＮと、Ｎ個のスナバ回路ＳＮ１，ＳＮ２，ＳＮ３，…，ＳＮＮと、Ｎ個の分圧抵抗ＲＰ１，ＲＰ２，ＲＰ３，…，ＲＰＮと、Ｎ個の電圧検出器ＤＶ１，ＤＶ２，ＤＶ３，…，ＤＶＮとを備えている。
【００２０】
Ｎ個のサイリスタＴＨ１〜ＴＨＮは、全て直列に接続されている。Ｎ個のスナバ回路ＳＮ１〜ＳＮＮは、Ｎ個のサイリスタＴＨ１〜ＴＨＮとそれぞれ並列に接続されている。Ｎ個の分圧抵抗ＲＰ１〜ＲＰＮは、Ｎ個の電圧検出器ＤＶ１〜ＤＶＮとそれぞれ直列に接続されている。分圧抵抗ＲＰ１〜ＲＰＮと電圧検出器ＤＶ１〜ＤＶＮとがそれぞれ直列に接続されたＮ個の回路は、Ｎ個のサイリスタＴＨ１〜ＴＨＮとそれぞれ並列に接続されている。
【００２１】
サイリスタＴＨ１〜ＴＨＮは、電力変換するためのスイッチング素子である。サイリスタＴＨ１〜ＴＨＮは、ゲート制御装置２から出力されるゲートパルスＧＰに応じて駆動（点弧）する。サイリスタＴＨ１〜ＴＨＮが駆動することにより、交流電力と直流電力とが相互に変換される。
【００２２】
分圧抵抗ＲＰ１〜ＲＰＮは、サイリスタバルブの極間に加わる直流電圧成分を均一分圧するとともに電圧検出器ＤＶ１〜ＤＶＮに流れる電流の抑制の役割も兼ねている。
【００２３】
スナバ回路ＳＮ１〜ＳＮＮは、サイリスタバルブの極間に加わる交流電圧成分を均一分圧すると共に、それぞれサイリスタＴＨ１〜ＴＨＮのターンオン及びターンオフ時に加わる過渡的な電圧分担の不均一及び過電圧から保護する。また、スナバ回路ＳＮ１〜ＳＮＮは、それぞれサイリスタＴＨ１〜ＴＨＮに対して電力損失を低減し、安定したスイッチングをさせるために設けられている。各スナバ回路ＳＮ１〜ＳＮＮは、抵抗ＲＳとコンデンサＣＳとが直列に接続された構成である。
【００２４】
電圧検出器ＤＶ１〜ＤＶＮは、それぞれサイリスタＴＨ１〜ＴＨＮに順電圧（サイリスタＴＨ１〜ＴＨＮに電流が流れる方向の電圧）が印加されると、ゲート制御装置２にそれぞれ順電圧信号ＦＶ１〜ＦＶＮを出力する。これにより、電圧検出器ＤＶ１〜ＤＶＮは、順電圧を検出する。
【００２５】
Ｎ個のうち３個の電圧検出器ＤＶ１〜ＤＶ３は、それぞれサイリスタＴＨ１〜ＴＨ３に逆電圧（順電圧の極性と逆の電圧）が印加されると、ゲート制御装置２に逆電圧信号ＲＶ１〜ＲＶ３をそれぞれ出力する。これにより、電圧検出器ＤＶ１〜ＤＶ３は、逆電圧を検出する。即ち、３個の電圧検出器ＤＶ１〜ＤＶ３は、順電圧及び逆電圧の両方を検出する。
【００２６】
ゲート制御装置２は、制御盤３から受信する各種信号及びサイリスタバルブ１から受信した順電圧信号ＦＶ１〜ＦＶＮ若しくは逆電圧信号ＲＶ１〜ＲＶ３に基づいて、ゲートパルスＧＰを生成する。ゲート制御装置２は、ゲートパルスＧＰを、光ファイバケーブルを介してサイリスタバルブ１の各サイリスタＴＨ１〜ＴＨＮに出力して、各サイリスタＴＨ１〜ＴＨＮを駆動させる。これにより、サイリスタバルブ１は、電力変換動作を行う。ゲート制御装置２は、サイリスタバルブ１から受信した各種信号に基づいて、転流失敗や各サイリスタＴＨ１〜ＴＨＮの故障を検出する。
【００２７】
制御盤３は、ゲート制御装置２と各種信号の送受信をして、サイリスタバルブ１による電力変換の制御及び監視をする。
【００２８】
図３は、本実施形態に係る順電圧及び逆電圧を検出する電圧検出器ＤＶ１の構成を示す構成図である。なお、電圧検出器ＤＶ２，ＤＶ３の構成についても、電圧検出器ＤＶ１の構成と同様であるため、説明を省略する。
【００２９】
電圧検出器ＤＶ１は、ツェナーダイオードＤＺＦ，ＤＺＲと、発光素子ＬＦ，ＬＲと、抵抗ＲＤとを備えている。
【００３０】
ツェナーダイオードＤＺＦは、分圧抵抗ＲＰ１と直列に接続されている。ツェナーダイオードＤＺＦは、順電圧により流れる電流を阻止する方向に取り付けられている。ツェナーダイオードＤＺＦは、電圧検出器ＤＶ１に順電圧が印加されると、発光素子ＬＦを発光させるための電圧を印加する。ツェナーダイオードＤＺＦは、順電圧による電流が過大になると（過電流が流れると）、この電流を流す方向に導通する。これにより、ツェナーダイオードＤＺＦは、発光素子ＬＦを過大な電流から保護する。
【００３１】
発光素子ＬＦは、電圧検出器ＤＶ１に順電圧が印加されると、発光する。発光素子ＬＦは、発光すると、順電圧信号ＦＶ１をゲート制御装置２に出力する。発光素子ＬＦは、発光ダイオード（LED, light-emitting diode）である。
【００３２】
ツェナーダイオードＤＺＲは、ツェナーダイオードＤＺＦと逆向きに、ツェナーダイオードＤＺＦと直列に接続されている。即ち、ツェナーダイオードＤＺＲは、逆電圧により流れる電流を阻止する方向に取り付けられている。ツェナーダイオードＤＺＲは、電圧検出器ＤＶ１に逆電圧が印加されると、発光素子ＬＲを発光させるための電圧を印加する。ツェナーダイオードＤＺＲは、逆電圧による電流が過大になると（過電流が流れると）、この電流を流す方向に導通する。これにより、ツェナーダイオードＤＺＲは、発光素子ＬＲを過電流から保護する。
【００３３】
発光素子ＬＲは、電圧検出器ＤＶ１に逆電圧が印加されると、発光する。発光素子ＬＲは、発光すると、逆電圧信号ＲＶ１をゲート制御装置２に出力する。発光素子ＬＲは、発光ダイオードである。
【００３４】
抵抗ＲＤは、発光素子ＬＦ，ＬＲに流れる電流を抑制する。これにより、抵抗ＲＤは、発光素子ＬＦ，ＬＲに、発光させるための所定の電流を流す。
【００３５】
図４は、本実施形態に係る順電圧を検出する電圧検出器ＤＶＮの構成を示す構成図である。図４は、Ｎ個のうち３個の電圧検出器ＤＶ１〜ＤＶ３以外の電流検出器ＤＶＮの構成を示している。
【００３６】
電流検出器ＤＶＮは、図３に示す電圧検出器ＤＶ１において、ツェナーダイオードＤＺＲ及び発光素子ＬＲを取り除いた構成である。
【００３７】
ツェナーダイオードＤＺＦは、発光素子ＬＦと逆の極性の電圧が印加されることを防止する。その他の点は、電圧検出器ＤＶＮは、図３に示す電圧検出器ＤＶ１と同様の構成である。
【００３８】
図５は、本実施形態に係るゲート制御装置２の構成を示す構成図である。
【００３９】
ゲート制御装置２は、多数決回路２１と、サイリスタ素子故障検出回路２２と、ゲート制御回路２３とを備えている。
【００４０】
多数決回路２１は、３個の電圧検出器ＤＶ１〜ＤＶ３から出力された逆電圧信号ＲＶ１〜ＲＶ３を受信する。多数決回路２１は、受信した逆電圧信号ＲＶ１〜ＲＶ３の演算結果を逆電圧信号ＲＶとして、サイリスタ素子故障検出回路２２及びゲート制御回路２３に出力する。多数決回路２１は、２個以上の逆電圧信号ＲＶ１〜ＲＶ３を受信した場合、逆電圧信号ＲＶを「１」にして出力する。多数決回路２１は、１個以下の逆電圧信号ＲＶ１〜ＲＶ３を受信した場合、逆電圧信号ＲＶを「０」にして出力する。即ち、過半数（２分の１を超える数）の電圧検出器ＤＶ１〜ＤＶ３から逆電圧信号を受信した場合、多数決回路２１は、「１」を示す逆電圧信号ＲＶを出力する。そうでない場合、多数決回路２１は、「０」を示す逆電圧信号ＲＶを出力する。
【００４１】
サイリスタ素子故障検出回路２２は、電圧検出器ＤＶ１〜ＤＶＮからそれぞれ出力された順電圧信号ＦＶ１〜ＦＶＮ及び多数決回路２１から出力された逆電圧信号ＲＶを受信する。サイリスタ素子故障検出回路２２は、順電圧信号ＦＶ１〜ＦＶＮ及び逆電圧信号ＲＶに基づいて、サイリスタバルブ１のサイリスタＴＨ１〜ＴＨＮのそれぞれの故障ＮＧ１〜ＮＧＮを検出する。サイリスタ素子故障検出回路２２は、順電圧信号ＦＶ１〜ＦＶＮ及び逆電圧信号ＲＶに基づいて、サイリスタバルブ１のサイリスタＴＨ１〜ＴＨＮを駆動するために用いる順電圧集約信号ＦＶをゲート制御回路２３に出力する。
【００４２】
ゲート制御回路２３には、サイリスタＴＨ１〜ＴＨＮを導通させる信号である位相制御オンタイミング信号ＯＮ、ゲートパルスＧＰの出力を抑止するゲートブロックＧＢ、転流する他相の位相制御オンタイミング信号ＴＯＮ、サイリスタ素子故障検出回路２２から出力された順電圧集約信号ＦＶ、及び多数決回路２１から出力された逆電圧信号ＲＶが入力される。
【００４３】
ゲート制御回路２３は、位相制御オンタイミング信号ＯＮ及び順電圧集約信号ＦＶに基づいて、ゲートパルスＧＰを生成する。ゲート制御回路２３は、生成したゲートパルスＧＰをサイリスタバルブ１の各サイリスタＴＨ１〜ＴＨＮに出力する。これにより、ゲート制御回路２３は、各サイリスタＴＨ１〜ＴＨＮを点弧させる。ゲート制御回路２３は、ゲートパルスＧＰを出力後、サイリスタバルブ１の転流失敗を検出すると、転流失敗信号ＣＦＤを出力する。ゲート制御回路２３は、ゲートブロックＧＢ、転流する他相の位相制御オンタイミング信号ＴＯＮ、及び逆電圧信号ＲＶに基づいて、ゲートパルスＧＰの出力を停止する。
【００４４】
図６は、本実施形態に係るサイリスタ素子故障検出回路２２の構成を示す構成図である。
【００４５】
サイリスタ素子故障検出回路２２は、Ｎ個のサイリスタＴＨ１〜ＴＨＮに対応したＮ個の回路ＣＲ１，ＣＲ２，…，ＣＲＮと、論理和回路ＯＲＴとを備えている。
【００４６】
ここで、サイリスタ素子故障検出回路２２を構成する各論理回路において、各種信号は、受信している場合を「１」、受信していない場合を「０」と判断するものとする。例えば、順電圧信号ＦＶ１は、受信している場合を「１」、受信していない場合を「０」と判断する。同様に、逆電圧信号ＲＶは、受信している場合を「１」、受信していない場合を「０」と判断する。
【００４７】
回路ＣＲ１は、論理積回路ＡＮ１１，ＡＮ１２と、論理否定回路ＮＴ１１と、オンディレイ回路ＴＭ１１，ＴＭ１２と、フリップフロップＦＦ１１，ＦＦ１２と、論理和回路ＯＲ１１とを備えている。なお、回路ＣＲ２〜ＣＲＮは、回路ＣＲ１と同様に構成されているため、説明を省略する。
【００４８】
論理積回路ＡＮ１１には、サイリスタＴＨ１に対応する順電圧信号ＦＶ１、及び逆電圧信号ＲＶが入力される。論理積回路ＡＮ１１は、順電圧信号ＦＶ１と逆電圧信号ＲＶとの論理積がされた演算結果をオンディレイ回路ＴＭ１１に出力する。従って、論理積回路ＡＮ１１は、順電圧信号ＦＶ１及び逆電圧信号ＲＶを共に受信している間、オンディレイ回路ＴＭ１１に信号を出力する。
【００４９】
オンディレイ回路ＴＭ１１は、論理積回路ＡＮ１１からの信号が所定時間継続すると、フリップフロップＦＦ１１のセットに信号を出力する。サイリスタＴＨ１〜ＴＨＮが正常であっても、サイリスタの電圧分担アンバランスにより順電圧信号ＦＶ１〜ＦＶＮと逆電圧信号ＲＶは、同時に検出されることがある。そこで、オンディレイＴＭ１１〜ＴＭＮ１の時限は、交流電圧の周波数が５０Ｈｚないし６０Ｈｚの場合は、概略１００μ秒から２ｍ秒程度に設定する。
【００５０】
フリップフロップＦＦ１１は、オンディレイ回路ＴＭ１１からの信号によりセットされると、論理和回路ＯＲ１１及び論理積回路ＡＮ１２に信号を出力する。フリップフロップＦＦ１１は、リセット信号が入力されることによりリセットされる。
【００５１】
論理否定回路ＮＴ１１には、順電圧信号ＦＶ１が入力される。論理否定回路ＮＴ１１は、順電圧信号ＦＶ１が入力されていない場合、オンディレイ回路ＴＭ１２に信号を出力する。
【００５２】
オンディレイ回路ＴＭ１２は、論理否定回路ＮＴ１１からの信号が所定時間継続すると、フリップフロップＦＦ１２のセットに信号を出力する。
【００５３】
フリップフロップＦＦ１２は、オンディレイ回路ＴＭ１２からの信号によりセットされると、論理和回路ＯＲ１１に信号を出力する。フリップフロップＦＦ１２は、リセット信号が入力されることによりリセットされる。
【００５４】
論理和回路ＯＲ１１は、フリップフロップＦＦ１１又はフリップフロップＦＦ１２のうち少なくともいずれか一方から信号を受信すると、サイリスタＴＨ１の故障ＮＧ１を検出する。従って、論理和回路ＯＲ１１は、順電圧信号ＦＶ１と逆電圧信号ＲＶとを同時に所定時間継続して受信した場合、又は順電圧信号ＦＶ１を所定時間継続して受信しなかった場合に、サイリスタＴＨ１を故障と判断する。正常時でも、順電圧信号ＦＶ１〜ＦＶＮは、サイリスタのターンオン中は受信できなくなるため、オンディレイＴＭ１２〜ＴＭＮ２の設定値は交流電源の周期よりも十分長く設定する。
【００５５】
論理積回路ＡＮ１２は、フリップフロップＦＦ１１からの信号及び順電圧信号ＦＶ１が入力される。フリップフロップＦＦ１１からの信号は、反転（論理否定）して入力される。論理積回路ＡＮ１２は、フリップフロップＦＦ１１から信号を受信しておらず、順電圧信号ＦＶ１を受信した場合、信号を論理和回路ＯＲＴに出力する。即ち、論理積回路ＡＮ１２は、順電圧信号ＦＶ１と逆電圧信号ＲＶとを同時に所定時間継続して受信した場合によるサイリスタＴＨ１の故障と判断されていない間に、順電圧信号ＦＶ１を受信した場合、信号を出力する。
【００５６】
論理和回路ＯＲＴは、Ｎ個のサイリスタＴＨ１〜ＴＨＮに対応するＮ個の回路ＣＲ１〜ＣＲＮからそれぞれ信号を受信する。論理和回路ＯＲＴは、Ｎ個の回路ＣＲ１〜ＣＲＮから少なくとも１つの信号を受信した場合、Ｎ個のサイリスタＴＨ１〜ＴＨＮに対する共通の順電圧集約信号ＦＶを出力する。
【００５７】
図７は、本実施形態に係るゲート制御回路２３の構成を示す構成図である。
【００５８】
ゲート制御回路２３は、論理和回路ＯＲ６１と、フリップフロップＦＦ６１，ＦＦ６２と、オンディレイ回路ＴＭ６１と、論理積回路ＡＮ６１，ＡＮ６２と、論理否定回路ＮＴ６１と、ワンショット回路ＯＳ６１とを備えている。
【００５９】
フリップフロップＦＦ６１のセットには、位相制御オンタイミング信号ＯＮが入力される。フリップフロップＦＦ６１は、位相制御オンタイミング信号ＯＮを受信すると、フリップフロップＦＦ６２及び論理否定回路ＮＴ６１に信号を出力する。フリップフロップＦＦ６１は、リセット優先である。従って、フリップフロップＦＦ６１は、リセットに信号を受信している間、信号を出力しない。
【００６０】
論理和回路ＯＲ６１には、ゲートブロックＧＢ及び転流する他相の位相制御オンタイミング信号ＴＯＮが入力される。論理和回路ＯＲ６１は、ゲートブロックＧＢ又は転流する他相の位相制御オンタイミング信号ＴＯＮのうち少なくとも１つの信号を受信すると、フリップフロップＦＦ６１のリセットに信号を出力する。これにより、フリップフロップＦＦ６１は、リセットされる。
【００６１】
フリップフロップＦＦ６２は、フリップフロップＦＦ６１から出力された信号を受信すると、論理積回路ＡＮ６１に信号を出力する。フリップフロップＦＦ６２のリセットには、逆電圧信号ＲＶがオンディレイＴＭ６１を介して、入力される。従って、フリップフロップＦＦ６２は、逆電圧信号ＲＶが所定時間継続して出力されると、リセットされる。フリップフロップＦＦ６２は、セット優先である。従って、フリップフロップＦＦ６２は、リセットに信号を受信している間も、信号を出力する。
【００６２】
論理積回路ＡＮ６１には、フリップフロップＦＦ６２から出力された信号及びサイリスタ素子故障検出回路２２から出力された順電圧集約信号ＦＶが入力される。論理積回路ＡＮ６１は、フリップフロップＦＦ６２から出力された信号及び順電圧集約信号ＦＶを共に受信すると、ワンショット回路ＯＳ６１に信号を出力する。
【００６３】
ワンショット回路ＯＳ６１は、論理積回路ＡＮ６１から信号を受信すると、１パルスの波形信号をゲートパルスＧＰとして、サイリスタバルブ１及び論理積回路ＡＮ６２に出力する。
【００６４】
論理積回路ＡＮ６２には、ゲートパルスＧＰ及びフリップフロップＦＦ６１から論理否定回路ＮＴ６１を介した信号が入力される。フリップフロップＦＦ６１から出力された信号は、反転（論理否定）して、論理積回路ＡＮ６２に入力される。論理積回路ＡＮ６２は、フリップフロップＦＦ６１から信号が出力されていない間に、ゲートパルスＧＰを受信すると、転流失敗信号ＣＦＤを出力する。即ち、論理積回路ＡＮ６２は、フリップフロップＦＦ６１から信号が出力されていない期間に、ゲートパルスＧＰが出力されると、強点パルスと見なして、転流失敗信号ＣＦＤを出力する。転流失敗信号ＣＦＤが制御盤３に出力されると、ベータ進め等が行われる。
【００６５】
本実施形態によれば、以下の作用効果を得ることができる。
【００６６】
まず、サイリスタバルブ１のサイリスタの不十分短絡により生じる現象について説明する。
【００６７】
通常、スナバ回路ＳＮ１〜ＳＮＮを構成するコンデンサＣＳは数μＦであり、抵抗ＲＳは数十Ωである。また、抵抗ＲＰ１〜ＲＰＮは数十ｋΩであり、電圧検出器ＤＶ１〜ＤＶＮのインピーダンスは１〜数ＫΩである。よって、正常なサイリスタＴＨ１〜ＴＨＮがオフ状態であれば、スナバ回路ＳＮ１〜ＳＮＮより十分にインピーダンスが大きい。したがって、１つのサイリスタとスナバ回路の合成インピーダンスは数百〜数千Ωの容量性インピーダンスとなるので、サイリスタバルブ１全体としても容量性インピーダンスになる。サイリスタバルブ１全体としては容量性であるのでサイリスタバルブがオフ状態の時にはサイリスタバルブ１に流れる電流位相はサイリスタバルブ１の電圧位相に比較し約９０°ｅｌ進んだ位相になっている。
【００６８】
例えばサイリスタＴＨＮが数十Ω〜数十ｋΩの抵抗値を保持した状態で不十分短絡した状態で説明する。サイリスタＴＨ１が不十分短絡してもサイリスタバルブ１全体としては容量性であるので、サイリスタバルブ１がオフ状態の時にはサイリスタバルブ１に流れる電流はサイリスタバルブ１の電圧位相に比較し約９０°ｅｌ進んだ位相になっている。
【００６９】
この故障したサイリスタＴＨＮが数十Ω〜数十ｋΩの抵抗値を保持した状態で不十分短絡すると、そのインピーダンスは抵抗性であり、スナバ回路ＳＮＮのインピーダンスに比較し無視できなくなる。
【００７０】
故障したサイリスタＴＨＮのインピーダンスが低くなるにつれ、サイリスタＴＨＹＮとスナバ回路ＳＮＮと抵抗ＲＰＮと電圧検出器ＤＶＮの合成インピーダンスは、容量性から抵抗性に移行していくことになる。
【００７１】
インピーダンスが容量性であると電流位相が転流位相に先行しているが、抵抗性では電流位相と電圧位相は同位相である。
【００７２】
したがって、故障したサイリスタＴＨＹＮの抵抗値が低下するに従い、サイリスタＴＨＹＮに加わる電圧位相は、電流位相に接近していくことになる。すなわち、サイリスタＴＨＹＮの電圧位相がサイリスタバルブ１の電圧位相と比較して進んでいくことになる。したがって、サイリスタＴＨＹＮから検出される順電圧信号ＦＶＮもサイリスタバルブ全体の位相より進んでしまうことになる。
【００７３】
図８にある条件下でサイリスタオフ時の抵抗と順電圧信号ＦＶの位相進みの関係を計算した例を示す。図８において、サイリスタオフ時の抵抗値が１００Ω以下の領域に於いて抵抗値が減少するにつれ、ＦＶ信号の進み位相量が減少している。これは、実際のサイリスタの電圧位相は進むが、サイリスタオフ時の抵抗値が減少するにつれサイリスタに加わる分担電圧が低くなるので、電圧検出器の検出感度の関係で分担電圧のピーク値近傍のみしか電圧を検出できなくなるためである。またサイリスタオフ時の抵抗値が１００ｋΩ以上の領域で位相の進み量が負の値を示すことも同様に検出レベルの関係で健全の場合はサイリスタバルブ全体の位相より若干遅れて検出される。
【００７４】
このように故障したサイリスタに加わる電圧位相は、他のサイリスタより位相が進む。その結果、サイリスタバルブ１全体としては、逆電圧が印加される期間であるにも関わらず、故障したサイリスタからは、順電圧が印加されることになる。
【００７５】
このような故障に対しても、ゲート制御装置２であれば、複数のサイリスタＴＨ１〜ＴＨＮが直列に接続されたサイリスタ直列回路において、一部のサイリスタが不十分短絡した場合でも、逆電圧信号ＲＶ１〜ＲＶ３を用いることで、この不十分短絡を故障として検出することができる。これにより、不十分短絡したサイリスタを特定することができる。また、ゲート制御装置２は、故障したサイリスタから検出された順電圧信号を除外して、ゲートパルスＧＰを生成する。このため、ゲート制御装置２は、このような故障をしたサイリスタにより強点回路を動作させることがない。よって、ゲート制御装置から制御盤にＣＦＤ信号を出力し、ベータ進めを頻発させるなどにより、安定な電力変換動作を妨げるということもない。
【００７６】
また、サイリスタ素子故障検出回路２２は、故障したサイリスタの順電圧信号を除外して、順電圧集約信号ＦＶを出力する。これにより、ゲート制御装置２は、一部のサイリスタが故障しても、正常な順電圧集約信号ＦＶにより、継続してサイリスタバルブ１を制御することができる。
【００７７】
これにより、複数のサイリスタが直列に接続されたサイリスタ直列回路において、サイリスタがある程度のインピーダンスを保持して短絡した場合でも、故障として検出することができるとともに安定に運転継続できるサイリスタ直列回路の故障検出回路を提供することができる。また、この故障検出回路を用いることで、不要なゲートパルスの発生の無い直列サイリスタの制御装置及び電力変換装置を提供することができる。
【００７８】
なお、本実施形態では、サイリスタＴＨ１〜ＴＨ３の故障を検出するために、Ｎ個のうち３個のサイリスタＴＨ１〜ＴＨ３から逆電圧信号ＲＶ１〜ＲＶ３を検出する構成としたが、これに限らない。あるサイリスタの故障を検出する場合、自己のサイリスタと異なる他の正常な（信頼性のある）サイリスタの逆電圧信号を少なくとも１つ検出すれば、故障を検出することができる。また、全てのサイリスタＴＨ１〜ＴＨＮから逆電圧信号を検出してもよい。全てのサイリスタＴＨ１〜ＴＨＮが検出した逆電圧信号を、多数決回路に掛けることで、より正確な逆電圧信号ＲＶをサイリスタＴＨ１〜ＴＨＮの故障検出に用いることができる。また、多数決回路以外でも、正常な（信頼性のある）サイリスタから検出された逆電圧信号であることを判断できるのであれば、どのような回路や機器を用いてもよい。
【００７９】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００８０】
１…サイリスタバルブ、２…ゲート制御装置、３…制御盤、１０…電力変換装置、ＡＰ…交流電源、ＣＳ…コンデンサ、ＦＶ１〜ＦＶＮ…順電圧信号、ＤＶ１〜ＤＶＮ…電圧検出器、ＧＰ…ゲートパルス、ＲＰ１〜ＲＰＮ…分圧抵抗、ＲＳ…抵抗、ＲＶ…逆電圧信号、ＳＮ１〜ＳＮＮ…スナバ回路、ＴＨ１〜ＴＨＮ…サイリスタ。
【図１】
0005520652.tif 000002
【図２】
0005520652.tif 000003
【図３】
0005520652.tif 000004
【図４】
0005520652.tif 000005
【図５】
0005520652.tif 000006
【図６】
0005520652.tif 000007
【図７】
0005520652.tif 000008
【図８】
0005520652.tif 000009