(57)【特許請求の範囲】
【請求項１】
光電変換素子と、ＬＤＤ構造を有するトランジスタのゲート電極とを覆うように半導体基板の上に形成された層から、前記光電変換素子の上の少なくとも一部に、第１の領域を形成するとともに、前記層をエッチングすることで、前記層から前記ＬＤＤ構造のためのサイドウォールを形成する第１の工程と、
前記第１の工程の後に、前記第１の領域を覆うように前記半導体基板の上に前記第１の領域に比べて屈折率の低い第１の絶縁層を形成する第２の工程と、
前記第２の工程の後に、前記第１の絶縁層の上に配線層を形成する第３の工程と、
前記第３の工程の後に、前記配線層を覆うように前記第１の絶縁層の上に第２の絶縁層を形成する第４の工程と、
少なくとも前記第２の絶縁層をエッチングすることで、前記第１の領域に対応した位置に、掘り込みを形成する第５の工程と、
前記第５の工程の後に、前記第２の絶縁層に比べて屈折率の高い材料を前記掘り込みに埋め込むことで、第２の領域を形成する第６の工程と、を有し、
前記第５の工程は、前記光電変換素子の受光面に垂直な方向において、前記光電変換素子と前記掘り込みとの間に前記第１の領域が位置するように行われ、
前記第６の工程は、前記光電変換素子の前記受光面に垂直な方向において、前記光電変換素子と前記第２の領域との間に前記第１の領域が位置するように行われることを特徴とする撮像装置の製造方法。
【請求項２】
前記第１の工程では、前記第１の領域が、前記半導体基板に設けられた複数の光電変換素子に対応して、前記半導体基板の上に複数形成されることを特徴とする請求項１記載の撮像装置の製造方法。
【請求項３】
前記第２の領域の屈折率は前記第１の領域の屈折率と異なり、前記第６の工程では、前記第１の領域と前記第２の領域との間に膜が位置することを特徴とする請求項１あるいは２に記載の撮像装置の製造方法。
【請求項４】
前記第６の工程では、前記第２の領域が前記第１の領域に接することを特徴とする請求項１あるいは２に記載の撮像装置の製造方法。
【請求項５】
前記光電変換素子の前記受光面から前記掘り込みの底部までの距離が、２００ｎｍ以上２０００ｎｍ以下であることを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置の製造方法。
【請求項６】
前記第１の絶縁層を前記第１の領域が剥き出しになるまで平坦化する工程を含むことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置の製造方法。
【請求項７】
前記第４の工程の後に、前記第２の絶縁層の上に導電パターンを形成する工程を有することを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置の製造方法。
【請求項８】
前記導電パターンを覆うパッシベーション層を前記材料から形成することを特徴とする請求項７記載の撮像装置の製造方法。
【請求項９】
前記第１の領域は、前記光電変換素子の前記受光面に水平な方向の第１の面における断面積に比べ、前記光電変換素子の前記受光面に水平な方向で、前記第１の面よりも前記光電変換素子側の第２の面における断面積の方が大きく形成されることを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置の製造方法。
【請求項１０】
前記第２の領域は、前記光電変換素子の前記受光面に水平な方向の第３の面における断面積に比べ、前記光電変換素子の前記受光面に水平な方向で、前記第３の面よりも前記光電変換素子側の第４の面における断面積の方が小さく形成されることを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置の製造方法。
【請求項１１】
前記第１の領域は窒化シリコンで構成されることを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置の製造方法。
【請求項１２】
前記材料は窒化シリコンであることを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置の製造方法。
【請求項１３】
前記材料は、スピンコートによって前記掘り込みに埋め込まれることを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置の製造方法。
【請求項１４】
請求項１乃至１３のいずれか１項に記載の撮像装置の製造方法によって製造された撮像装置と、前記撮像装置へ光を結像するレンズ部材と、前記レンズ部材を保持する鏡筒部材と、を有することを特徴とする撮像モジュール。
【請求項１５】
請求項１乃至１３のいずれか１項に記載の撮像装置の製造方法によって製造された撮像装置と、前記撮像装置からの出力信号を処理する信号処理回路と、を有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換素子を用いた撮像装置の製造方法に関するものであり、特にその集光部の製造方法に関する。
【背景技術】
【０００２】
デジタルカメラやカムコーダに用いられる撮像装置において、その小型化および多画素化によって画素の微細化がなされている。それに伴って、その光電変換素子の受光部の面積が減少し、入射光量が少なくなるため、感度の低下が生じている。
【０００３】
この感度の低下を改善するために、撮像装置の光入射面上にオンチップマイクロレンズを形成し、光を受光部へ集光して、感度の低下が抑制されている。更に近年、オンチップマイクロレンズと光電変換素子との間に、光の反射を利用して集光を行う光導波路を形成する構成が知られている。
【０００４】
このような撮像装置における光導波路の製造方法は、一般的に、光電変換素子上の絶縁層に井戸状の掘り込みを行う工程の後、その井戸状の掘り込み部分を埋め込む工程を有する。その埋め込み材料は、絶縁層に比べて高い屈折率を有する。それらの屈折率の差によって、光が反射し集光される。
【０００５】
しかし、画素の微細化が進むにつれて、その井戸状の掘り込み部分のアスペクト比が高くなり、埋め込み工程において井戸の内部にボイドが生じてしまう場合がある。特に、多層配線を有するＣＭＯＳイメージセンサにおいて、それは生じ易い。
【０００６】
そこで、このような埋め込み工程における問題の解決法として次の技術がある。それは、図８のように光導波路を複数に分割し、形成する方法である（特許文献１参照）。
【０００７】
図８において、８０２は半導体基板であり、８０４は半導体基板に形成される受光センサ部、８０３は素子分離領域である。受光センサ部８０４上に、８１５の高屈折率層が配され、低屈折率層の８０８と８１４Ａおよび８１４Ｂで示す井戸が形成される。この井戸は、いわゆる光導波路である。径の異なる複数の層から井戸が形成される。
【０００８】
つまり、複数の層からなる光導波路を各層ごとに形成することによって、高屈折率材料を埋め込む際のボイドを発生させずに良好に埋め込むことを可能にするものである。その製造方法は図９のようになり、井戸状の掘り込みを行う工程の後、井戸状の内部を埋め込む工程を繰り返すことによって、ボイドのない光導波路を形成する。
【０００９】
また、図１０に示すように井戸状の掘り込み１０２１を形成する際に、掘り込み構造の深さを一定にするためエッチングストッパ膜１０１２を形成することが知られている（特許文献２参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−１９３５００号公報
【特許文献２】特開２０００−１５０８４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、このような技術には次のような懸念がある。
【００１２】
この井戸状の掘り込みは、一般的に、プラズマエッチングにて行われる。具体的には、光電変換素子上に、絶縁層とエッチング選択比がとれるエッチングストップ層（例えば窒化シリコン層）を形成し、光電変換素子直上までプラズマエッチングを行う。このエッチングストップ層と先のエッチングストッパ膜は、同一の機能を有するものである。
【００１３】
ここで、この光電変換素子上でのプラズマエッチングは、光電変換素子の欠陥を増加させ、センサのノイズ成分である暗電流を増加させる場合がある。
【００１４】
センサの性能を向上させる上で、シグナル（Ｓ）成分とノイズ（Ｎ）成分の比であるＳ／Ｎ比を高めることは重要である。光導波路は、入射光の集光効率を向上させ、シグナル成分を高めることが可能となる構成である。しかし、同時に、掘り込み工程でのプラズマエッチングによって、ノイズ成分を高めてしまう場合がある。特に、多層の配線層を有するＣＭＯＳセンサ等の増幅型の撮像装置においては、掘り込み分が大きいだけ、そのダメージは大きいと考えられる。
【００１５】
これに対して特許文献２には、図１０にて図示するエッチングストッパ膜１０１２を設けることによって、エッチングを停止させ、更にエッチングの際にセンサ表面にダメージを与えることがないと記載されている。しかし、通常のエッチングストップとしての機能を果たすための膜厚では、エッチングダメージの低減が充分でない場合がある。先に述べたように、増幅型の撮像装置などのように、複数の配線層を有する構成においては特許文献２に記載されているような撮像装置とはエッチング条件も異なる場合があり、エッチングダメージの更なる低減が望まれている。
【００１６】
また、特許文献２の構成において、エッチングストッパ膜１０１２の膜厚を単純に厚くした場合には、光導波路と光電変換素子上に厚いエッチングストッパ膜が残るため、光導波路の機能が損なわれる可能性がある。
【００１７】
更に、特許文献２では、図１０のように、エッチングストッパ膜１０１２よりも光電変換素子である受光部１００２の開口を規定する遮光膜１００６を先に形成している。そのため、遮光膜１００６によってエッチングストッパ膜１０１２の半導体基板１００１に水平な方向の面積が規定され、受光部１００２の受光面を十分に使用できない場合がある。更に、そのエッチングストッパ膜１０１２の面積に比べて、光導波路を形成する絶縁層１００７の開口の面積は、小さくなくてはならないため、受光部１００２の受光面を十分に活用することが難しい。さらに、特許文献２のような構成では、エッチングストッパ膜１０１２を厚く、アスペクト比の高い構造を形成するのが困難である。これは上述したように、遮光膜１００６によりエッチングストッパ膜１０１２の面積が規定され、エッチングストッパ膜１０１２の形状設計の自由度が低いためである。
【００１８】
他に、光導波路を形成した後に、プラズマエッチングによって形成された欠陥をアニール処理によって改善し、暗電流の増加を抑制する手法があるが、完全にその増加を抑制することは困難である。
【００１９】
よって、本発明では、光導波路形成時におけるプラズマエッチングによる暗電流の増加を抑制し、かつ、集光効率を向上することができる光導波路を有する撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明の撮像装置の製造方法は、光電変換素子と、ＬＤＤ構造を有するトランジスタのゲート電極とを覆うように半導体基板の上に形成された層から、前記光電変換素子の上の少なくとも一部に、第１の領域を形成するとともに、前記層をエッチングすることで、前記層から前記ＬＤＤ構造のためのサイドウォールを形成する第１の工程と、前記第１の工程の後に、前記第１の領域を覆うように前記半導体基板の上に前記第１の領域に比べて屈折率の低い第１の絶縁層を形成する第２の工程と、前記第２の工程の後に、前記第１の絶縁層の上に配線層を形成する第３の工程と、前記第３の工程の後に、前記配線層を覆うように前記第１の絶縁層の上に第２の絶縁層を形成する第４の工程と、少なくとも前記第２の絶縁層をエッチングすることで、前記第１の領域に対応した位置に、掘り込みを形成する第５の工程と、前記第５の工程の後に、前記第２の絶縁層に比べて屈折率の高い材料を前記掘り込みに埋め込むことで、第２の領域を形成する第６の工程と、を有し、前記第５の工程は、前記光電変換素子の受光面に垂直な方向において、前記光電変換素子と前記掘り込みとの間に前記第１の領域が位置するように行われ、前記第６の工程は、前記光電変換素子の前記受光面に垂直な方向において、前記光電変換素子と前記第２の領域との間に前記第１の領域が位置するように行われることを特徴とする撮像装置の製造方法。
【発明の効果】
【００２１】
本発明によれば、光導波路の形成による暗電流の増加を抑制することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施例の撮像装置の断面図である。
【図２】本発明の第１の実施例の製造フローである。
【図３】本発明の第１の実施例の製造フローである。
【図４】本発明の第１の実施例の製造フローである。
【図５】本発明の第２の実施例の撮像装置の断面図である。
【図６】本発明の第３の実施例の撮像装置の断面図である。
【図７】膜厚と暗電流の関係図である。
【図８】背景技術の撮像装置の断面図である。
【図９】背景技術の撮像装置の製造フローである。
【図１０】背景技術の撮像装置の断面図である。
【図１１】本発明の撮像装置を応用した一例の撮像モジュールの構成図である。
【図１２】本発明の撮像装置を応用した一例のデジタルカメラの構成を示すブロック図である。
【図１３】本発明の撮像装置の等価回路の一例である。
【発明を実施するための形態】
【００２３】
本発明に係る撮像装置の製造方法は、光電変換素子上に光導波路となる高屈折率領域を形成し、高屈折率領域を埋め込む絶縁層を形成した後に、光電変換素子の開口を規定する導電層を形成する工程を有することを特徴とする。開口を規定するパターンには、一般に配線等の導電層が用いられるが、これに限られたものではなく所望のパターンを有していれば良い。
【００２４】
ここで、高屈折率領域は、半導体基板上に光電変換素子に対応して形成され、共に光導波路を構成する絶縁層に比べ高い屈折率を有する。具体的には、窒化シリコンや酸窒化シリコンによって形成される。以下、この領域を高屈折率領域と呼ぶ。ここで、この高屈折率領域と特許文献１における高屈折率層は、同一の機能を有する。しかし、本発明における高屈折率層とは、高屈折率領域を形成するための層を示している。また、絶縁層は、それよりも屈折率の低い酸化シリコンによって形成される。
【００２５】
このように光電変換素子上の高屈折率領域を先に形成することにより、プラズマエッチングによって光電変換素子の直上に井戸状の掘り込みを形成する必要がない。すなわち、ノイズ信号となる暗電流の増加を抑制し、かつ光導波路による感度の向上が可能となる。もちろん、掘り込みを形成する場合においても、光電変換素子へのプラズマエッチングによるダメージを低減することが可能となる。
【００２６】
ここで、この高屈折率領域は、膜厚方向に２００ｎｍから２０００ｎｍの間がよい。好ましくは、５００ｎｍ以上の厚さである。このような高屈折率領域によって、その形成後にエッチング工程がある場合、光電変換素子へのダメージを低減することが可能である。以下に、それを説明する。
【００２７】
図７に撮像装置に井戸状の掘り込みを行った際の、光電変換素子の受光面から井戸状の掘り込み部分の底部までの距離と、暗電流との関係を示す。ここで、撮像装置は、高屈折率領域を形成する前の井戸状の掘り込みを行った後のものを用いている。また、暗電流は、井戸状の掘り込みを行わないものを１として、相対比で示している。
【００２８】
このグラフから、光電変換素子の受光面からの距離が短いほど暗電流が増大し、５００ｎｍ以上においては、暗電流が少ないことが分かる。よって、光電変換素子上に形成する高屈折率領域の厚さが、より厚い場合、好ましくは、５００ｎｍ以上において、プラズマエッチング時のダメージをより低減することが可能である。
【００２９】
また、この高屈折率領域がエッチングストップ層としての機能を兼ねても良い。ここで、エッチングストップ層とエッチングストッパ膜とは同一の機能を有するものである。
【００３０】
ここで、撮像装置に含まれる電界効果型トランジスタには、ドレイン拡散領域近傍での電界集中による暗電流の抑制として、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造が用られる場合がある。このＬＤＤ構造では、トランジスタのゲート電極にサイドウォールが形成される。（不図示）
このＬＤＤ構造を有する場合、先の高屈折率領域を形成する高屈折率層を用いて、サイドウォールを形成することができる。具体的な工程としては、トランジスタのゲート電極を形成した後、ゲート電極を覆って高屈折率層を形成する。そして、高屈折率層を異方性エッチングし、高屈折率領域とサイドウォールとを同時に形成することができる。また、このような工程で形成することで、工数の削減、およびサイドウォール形成時のエッチングから光電変換素子を保護することが可能となる。もちろん、それぞれのエッチングを別工程で行った場合においても、同一の高屈折率層を用いるため、工数の削減は可能である。
【００３１】
しかし、エッチングダメージからの保護のため、その高屈折率層を厚く形成した場合、エッチングによるサイドウォールの形成ができなくなることがある。また、それを薄くした場合にも、層の厚みが足りず、サイドウォールが形成できなくなることがある。その好ましい厚さとしては、ゲート電極と同等の厚み、例えば、２００ｎｍである。図７より、この厚みにおいてもエッチング工程における光電変換素子へのダメージの低減は可能であることが分かる。
【００３２】
いずれの構造においても、それぞれの厚さにおける高屈折率領域と絶縁層との界面での反射を利用する光導波路としての機能を有効に活用することが可能となる。
【００３３】
また、導電層よりも先に高屈折率領域を形成することによって、光電変換素子の受光面の有効活用や、図１０のような遮光層のパターニング時における光電変換素子へのダメージの低減も可能となる。
【００３４】
ここで、光電変換素子の開口を規定するパターンは、光の、光電変換素子へ入射する領域の外縁を決めるためのものである。これは素子断面の光学シミュレーション等を行なうことにより、どの層が開口を決めたパターンとなっているかがわかる。
【００３５】
以下、材料基板である半導体基板を「基板」と表現するが、以下のような、材料基板が処理された場合も含む。例えば、１又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を基板と呼ぶこともできる。
【００３６】
また、「半導体基板上」とは、画素が形成された半導体基板の主表面上を表す。また、半導体基板の主表面から基板内部への方向を下方向とし、その逆を上方向とする。
【００３７】
（画素の回路構成）
図１３に撮像装置の一種であるＣＭＯＳ型撮像装置における画素の回路構成の一例を示す。各画素は、１３１０にて示される。
【００３８】
画素１３１０は、光電変換素子であるフォトダイオード１３００、転送トランジスタ１３０１、リセットトランジスタ１３０２、増幅トランジスタ１３０３、選択トランジスタ１３０４を含み構成される。ここで、電源線はＶｃｃ、出力線は１３０５にて示している。
【００３９】
フォトダイオード１３００は、そのアノードが接地線に接続され、そのカソードが転送トランジスタ１３０１のソースに接続されている。また、転送トランジスタのソースがフォトダイオードのカソードを兼ねることも可能である。
【００４０】
転送トランジスタ１３０１のドレインが転送領域であるフローティングディフュージョン（以下ＦＤ）を構成し、そのゲートが転送信号線に接続されている。更に、リセットトランジスタ１３０２は、そのドレインが電源線Ｖｃｃに接続され、そのソースがＦＤを構成し、そのゲートがリセット信号線に接続されている。
【００４１】
増幅トランジスタ１３０３は、そのドレインが電源線Ｖｃｃに接続され、そのソースが選択トランジスタ１３０４のドレインに接続され、そのゲートがＦＤに接続されている。選択トランジスタ１３０４は、そのドレインが増幅トランジスタ１３０３のソースに接続され、そのソースが出力線１３０５に接続され、そのゲートが垂直選択回路（不図示）によって駆動される垂直選択線に接続されている。
【００４２】
ここで示した回路構成は、本発明の全ての実施例に適用可能であるが、例えば、転送トランジスタがない構成、複数画素でトランジスタを共有するような他の回路構成にも適用可能である。同様に、光電変換素子は、フォトダイオードを始め、フォトトランジスタ等も適用可能である。
【００４３】
以下、図面を用いて本発明の実施例を詳細に説明する。
【００４４】
（第１の実施例）
図１は、先に述べたＣＭＯＳ型撮像装置の１画素分についての、半導体基板に対して垂直方向の断面模式図である。実際の撮像装置は、この画素が半導体基板に複数形成されている。
【００４５】
本実施例の撮像装置は、以下のような構成となっている。光電変換素子であるフォトダイオード２を有する半導体基板１上に、第１の高屈折率領域３と第１の絶縁層４とが配されている。この第１の絶縁層上４上に設けられた第１のパターン５とそれを覆う第２の絶縁層６と、さらに上に設けられた第２のパターン７があり、第１の高屈折率領域３の上には、第２の高屈折率領域８が配されている。この高屈折率領域８上に設けられた平坦化層９と、カラーフィルター層１０と、平坦化層１１と、さらにオンチップマイクロレンズ１２とが、この順番に備えられている。
【００４６】
第１の高屈折率領域３は、光を透過する透明な材料で、その周りに存在する第１の絶縁層４に比べて高い屈折率を有しており、具体的には、窒化シリコンが好ましい。
【００４７】
本実施例では、第１の高屈折率領域３のある第１の面よりも光電変換素子２側における第２の面の方が、第１の面よりも面積が大きい構成である。すなわち高屈折率領域は、テーパー形状に形成される。この形状によると、光の洩れを低減することが可能である。また、従来の製造方法によると、この形状に絶縁層をエッチングする工程および光屈折率材料を埋め込む工程が困難であるが、本実施例の製造方法によって容易に形成することが可能となる。もちろん、第１の高屈折率領域３と絶縁層４との界面が光電変換素子２の受光面に対して垂直を成してもよい。
【００４８】
ここで、高屈折率領域の「面」とは、高屈折率領域の光電変換素子２の受光面に対して水平方向の面をいう。以下の実施例における、いずれの光屈折率領域においても同様である。
【００４９】
第１の高屈折率領域３の第２の面の面積が、第１の面の面積よりも大きいテーパー形状を形成する方法としては、ドライエッチング時の諸条件の制御がある。例えば、プラズマエッチング装置で、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２、ＣＯ、Ｏ２、Ａｒなどのガスを用いて異方性エッチングを行う。その際にガス流量、圧力、温度、パワー、電極間距離などの各種パラメータを制御することによりテーパー形状に加工することが可能となる。
【００５０】
また、本発明に係る実施例では、第１の高屈折率領域３はその周りに存在する第１の絶縁層４よりも先に形成される。この具体的な製造方法とその効果については後述する。
【００５１】
そして、この第１の絶縁層４は、光電変換素子２と第１の高屈折率領域３を覆う。その第１の絶縁層４は、第１の高屈折率領域３よりも低い屈折率を有する絶縁体が好ましい。具体的には、酸化シリコンまたは酸化シリコンにリン、ホウ素、フッ素等をドープしたもの等が挙げられる。なお、半導体基板１と第１の絶縁層４との間には、例えばゲート絶縁層およびゲート電極が介在されてもよい（不図示）。
【００５２】
その後、第１の絶縁層４上に形成される第１のパターン５は、例えばアルミニウムや銅など導電性材料により構成される配線層である。
【００５３】
第２の絶縁層６は、第１の高屈折率領域３よりも低い屈折率を有していればよい。具体的には、酸化シリコン等が挙げられる。
【００５４】
第２のパターン７は、例えばアルミニウムや銅など導電性材料により構成されており、配線としての機能の他に、光電変換素子２に入射する入射光を遮光するための遮光膜をなしている場合もある。
【００５５】
第２の高屈折率領域８は、第２のパターン７の間の光電変換素子２上に、第１の高屈折率領域３と接して設けられる。第２の高屈折率領域８は、光が透過する透明材料からなり、かつ第１の絶縁層４と第２の絶縁層６よりも高い屈折率を有する材料からなる。具体的には、窒化シリコン層が好適である。
【００５６】
この第２の高屈折率領域８は、第２のパターン７を覆うパッシベーション層の役割を兼ねてもよい。また、本実施例において、第２の高屈折率領域８は、その第１の面の断面積が第２の面の断面積よりも大きい形状に形成されている。しかし、第２の高屈折率領域８と絶縁層６との界面が光電変換素子２の受光面と垂直をなす形状をしていてもよい。
【００５７】
平坦化層９は、第２の高屈折率領域８の上部に必要に応じて設けられる。カラーフィルター層１０は、平坦化層９よりも上部に、必要に応じて設けられ、例えばレッド、グリーン、ブルーの３色をベイヤ配列に形成する。さらに、平坦化層１１は、カラーフィルター層１０よりも上部に必要に応じて設けられる。
【００５８】
最後に、オンチップマイクロレンズ１２は、平坦化層１１の上部に設けられ、上記の高屈折率領域に光を有効に取り込む役目を果たす。
【００５９】
次に、本実施例の具体的な製造方法について説明する。
【００６０】
図２に、第１の高屈折率領域３を形成する製造フローを示す。まず、光電変換素子２を形成した半導体基板１上に、高屈折率材料を層状に形成する。この高屈折率層は、ＬＰＣＶＤを用いた窒化シリコン（屈折率ｎ＝２．０）や、プラズマＣＶＤを用いた窒化シリコン（ｎ＝２．０）がよい。ここで、第１の高屈折率領域３を形成する前に、ゲート絶縁層およびゲート電極を形成してもよい。
【００６１】
その後、一般的な半導体加工技術を用いて、所望の領域に第１の高屈折率領域３を形成する。この高屈折率領域３の厚みは、先に述べたように５００ｎｍ以上が望ましい。また、その厚みの上限は第１のパターン５の底辺と同等であることが好ましい。具体的には、略２０００ｎｍである。第１のパターン５の形成が容易となるからである。
【００６２】
このように、先に高屈折率領域３を形成することによって、図８に示すような製造方法に比べて、光電変換素子へのダメージの低減が可能となる。また、高屈折率領域８を形成する際のエッチングによるフォトダイオードへのダメージも低減することが可能である。
【００６３】
ここで、光電変換素子２の受光面に対向する面、すなわち第１の高屈折率領域３の最下部における面の面積は、光電変換素子２の表面積よりも小さいことが好ましい。これは、光電変換素子２以外への光の漏れこみを低減させるためであり、特に、製造中のずれを考慮した場合には有効である。
【００６４】
更に、トランジスタのＬＤＤ構造を形成する場合には、前述のように、この第１の高屈折率領域３は、ゲート電極と膜厚方向に等しい厚さ、例えば厚さ２００ｎｍ程度であることが好ましい。このような厚みにすることで、ＬＤＤ構造のサイドウォールと第１の高屈折率領域３とを同時に形成することが可能となり、光電変換素子２へのダメージの低減に加え、工数の削減が可能となる。もちろん、それぞれのエッチングを別工程で行った場合においても、同一の高屈折率層を用いるため、工数の削減は可能である。また、図７よりこの厚みにおいてもエッチング工程における光電変換素子へのダメージの低減は可能である。
【００６５】
また、いずれの構造においても、それぞれの厚さにおける高屈折率領域と絶縁層との界面での反射を利用する光導波路をしての機能を、有効に活用することが可能となる。
【００６６】
また、光電変換素子上に形成される層のうち、まず第１にエッチングストップ層を形成するような一般的なプロセスの場合には、光導波路と光電変換素子上にエッチングストップ層が残る。そのため、光導波路の機能が損なわれる可能性がある。また、エッチングストップ層の光導波路に対応する部分に更にエッチングを行うことも考えられているが（特許文献１参照）、このエッチング工程により光電変換素子がダメージを受けてしまう。
【００６７】
しかし、本実施形態によれば、光電変換素子上に形成される層のうち、光導波路を構成するための高屈折率層を第１に形成している。そのため、光電変換素子へのエッチングダメージを低減しながら、光導波路を構成することが可能となる。
【００６８】
そして、図２Ｃのように、第１の高屈折率領域３を覆って、第１の絶縁層４を成膜する。第１の絶縁層４は酸化シリコンにリン、ホウ素をドープしたＢＰＳＧ膜が好適である。第１の絶縁層４を形成した後、必要に応じてＣＭＰ等の平坦化処理を行う。
【００６９】
図２Ｃでは、第１の高屈折率領域３の上部を完全に第１の絶縁層４が覆う構成である。それは、絶縁層４が全面に形成されていることによって、ＣＭＰを行う場合に平坦性が向上するためである。もちろん、第１の絶縁層４を形成後、ＣＭＰなどの平坦化処理を行うことによって高屈折率領域３の上部が剥き出しとなる構成でも構わない。
【００７０】
図３は、第１の高屈折率領域３を形成してから第２の高屈折率領域８を形成するまでの製造フローである。
【００７１】
絶縁層４を形成した後、第１のパターン５を形成する。第１のパターン５の材料としては、例えばアルミニウムが好適である。また、ダマシンプロセスによって形成される銅パターンであってもよい。以下の実施例においても、同様である。
【００７２】
本実施形態の工程順によれば、先に第１の高屈折率領域３を形成するので、光導波路を光電変換素子２の受光面の面積を十分に活かして形成することが可能である。高屈折率領域の設計自由度があがるため、高屈折率領域の断面積を光電変換素子の表面積に対して最大限の面積とすることが可能となる。これは画素が微小化し、高屈折率領域のアスペクト比が高くなった場合に、特に有効となる。
【００７３】
また、この工程順によれば、図１０のような光電変換素子上に形成される遮光膜等のパターニング時におけるエッチングのダメージからも光電変換素子を保護することが可能となる。
【００７４】
その後、第２の絶縁層６、第２のパターン７を形成する。その材料は、それぞれ、例えば、絶縁層６はプラズマ酸化シリコン、パターン７はアルミニウムである。
【００７５】
図４は、第２の高屈折率領域８を形成する製造フローである。
【００７６】
第２のパターン７を形成した後に、フォトレジストを形成しパターニング技術を用いて第２の高屈折率領域８を形成するためのフォトレジストパターン１３を形成する。そして、プラズマエッチングにより第２の絶縁層６と第１の絶縁層４のエッチングを行う。
【００７７】
第２の絶縁層６がプラズマ酸化シリコン、第１の絶縁層４がＢＰＳＧの場合、例えばＣ４Ｆ８、Ｃ５Ｆ８に代表されるＣＦ系のガスと、Ｏ２、Ａｒを用いてプラズマエッチングを行う。この際、第１の高屈折率領域３と比べて高い選択比を保てるエッチング条件を選べば、第１の高屈折率領域３の削れ量を少なくすることができる。また、エッチング条件を選べば、図４Ｂに示すようなテーパー形状にエッチングを行うことも可能であるが、必ずしもテーパー形状である必要はない。
【００７８】
その後、高屈折率材料を埋め込むことにより第２の高屈折率領域８を形成する。例えば、高密度プラズマＣＶＤによる窒化シリコンや、スピンコートによる高屈折率材料を埋め込む。
【００７９】
その高屈折率材料を埋め込んだ後、必要に応じて、レジストエッチバックやＣＭＰを用いて上部を平坦に加工してもよい。
【００８０】
ここで、第１の高屈折率領域３と第２の高屈折率領域８は同一屈折率を有する材料からなることがより好ましい。それらの接合部分における、界面での反射を低減することが可能となるためである。しかし、同一でなくてもよい。このような場合にはその界面に、界面での反射を低減するための反射防止膜を配しても良い。
【００８１】
また、本実施例においては、エッチングによって井戸状の掘り込みを形成し第２の高屈折率領域８を形成しているが、第１の高屈折率領域３と同様に、先に第２の高屈折率領域８のパターニングをし、形成してもよい。
【００８２】
以上、本発明の製造方法によれば、光電変換素子の直上に光導波路を形成する際のプラズマエッチングによるダメージを低減することが可能となる。よって、センサのノイズ成分である暗電流の増加を抑制することが可能となる。
【００８３】
また、光導波路が複数の高屈折率領域はもちろん、１つの領域からなる構成においても、同様の効果が得られる。
【００８４】
（第２の実施例）
第２の実施例の撮像装置を図５に示す。上述した第１の実施例と同一部材には同符号を付して説明を省略する。また同一の製造方法に関する記載も省略する。
【００８５】
第２の実施例の撮像装置は、第２のパターン７を形成した後に、第３の絶縁層１４を形成し、ＣＭＰ等の平坦化処理を行う。そして、その後に井戸状の掘り込みを行い、第２の高屈折率領域８を形成したものである。第３の絶縁層１４を平坦化処理することにより、第２の高屈折率領域８を形成するためのエッチング工程における露光処理を安定に行うことができる。
【００８６】
本実施例においては、光電変換素子２から最も近傍に存在する第１の高屈折率領域３をまず形成することにより、プラズマエッチングによるダメージに起因するノイズ成分の増加を抑制することが可能となる。それと同時に、絶縁層を平坦化したのちに井戸状の掘り込みを行うことによって、それを精度よく行うことが可能となり、集光効率が向上する。
【００８７】
（第３の実施例）
本実施例の撮像装置を図６に示す。第２の高屈折率領域８に加えて、第３の高屈折率領域１６を形成する。更に、１４は第３の絶縁層、１５は第３の配線層を表す。
【００８８】
また、ここで、上述した第１の実施例と同一部材には同符号を付して説明を省略し、また同一の製造方法に関する記載も省略する。
【００８９】
多層の配線のために、高アスペクト比の光導波路を形成する場合において、層を増やすことにより、各層でのアスペクト比は小さくなり、高屈折率材料の埋め込みが容易となる。
【００９０】
本実施例においては、第１の実施例と同様に、光電変換素子２から最も近傍に存在する第１の高屈折率領域３を先に形成することにより、プラズマダメージによるノイズ成分の増加を抑制することが可能である。特に、複数の光導波路を形成するため、効果的である。同時に、高屈折率領域を３層にすることで、配線層の多層化による高アスペクト比の光導波路を形成する際にも、良好な埋め込み性を得ることができる。
【００９１】
（撮像モジュールへの応用）
図１１は、本発明の第１乃至第３の実施例にて説明した撮像装置の製造方法によって製造された撮像装置を、携帯機器に用いられる撮像モジュールへ適用した場合の一例を示す構成図である。
【００９２】
セラミック等の基板１１０７上に撮像装置１１００を設置し、封止するカバー部材１１０４がある。この基板１１０７は撮像装置１１００と電気的な接続がされている。撮像装置１１００上には、光を取り込む光学部分１１０５と光学ローパスフフィルタ１１０６が設置されている。更に、撮像レンズ１１０２およびそれを固定する鏡筒部材１１０１がカバー部材１１０４を覆い基板１１０７とよく封しされている。
【００９３】
本応用において、基板１１０７上には、本発明の撮像装置のみならず、撮像信号処理回路、Ａ／Ｄ変換器（アナログ／デジタル変換器）やモジュール制御部が搭載されていてもよい。また、それらが撮像装置と同一半導体基板（図１、１）上に、同一工程によって形成されていてもよい。
【００９４】
（デジタルカメラへの応用）
図１２は、本発明の第１乃至第３の実施例にて説明した撮像装置の製造方法によって製造された撮像装置を、撮像システムの一例であるデジタルカメラへ適用した場合のブロック図である。
【００９５】
撮像装置である固体撮像素子１２０４へ光を取り込むための構成として、シャッター１２０１、撮像レンズ１２０２、絞り１２０３がある。シャッター１２０１は固体撮像素子１２０４への露出を制御し、入射した光は、撮像レンズ１２０２によって固体撮像素子１２０４に結像される。このとき、絞り１２０３によって光量が制御される。
【００９６】
取り込まれた光に応じて固体撮像素子１２０４から出力された信号は、撮像信号処理回路１２０５にて処理され、Ａ／Ｄ変換器１２０６によってアナログ信号からデジタル信号へ変換される。出力されたデジタル信号は、更に信号処理部１２０７にて演算処理され撮像画像データが生成される。撮像画像データは、ユーザーの動作モードの設定に応じ、デジタルカメラに搭載されたメモリ１２１０への蓄積や、外部Ｉ／Ｆ部１２１３を通してコンピュータやプリンタなどの外部の機器への送信ができる。また、記録媒体制御Ｉ／Ｆ部１２１１を通して、デジタルカメラに着脱可能な記録媒体１２１２に撮像画像データを記録することも可能である。
【００９７】
固体撮像素子１２０４、撮像信号処理回路１２０５、Ａ／Ｄ変換器１２０６、信号処理部１２０７はタイミング発生部１２０８により制御されるほか、システム全体は全体制御部・演算部１２０９にて制御される。また、これらのシステムは、固体撮像素子１２０４と同一の半導体基板（図１、１）上に、同一工程によって形成することも可能である。
【００９８】
以上、各実施例において、ＣＭＯＳ型の撮像装置を例に挙げたが、他の方式の撮像装置にも適応可能である。
【００９９】
また、光導波路の形状もその形状に限られるものではなく、更に、各実施例においては、複数の高屈折率領域を形成したが、１つの領域であっても、本発明の製造方法によれば、その効果を得られる。
【符号の説明】
【０１００】
１  半導体基板
２  フォトダイオード
３  第１の高屈折率領域
４  第１の絶縁層
５  第１のパターン
６  第２の絶縁層
７  第２のパターン
８  第２の高屈折率領域
９  平坦化層
１０  カラーフィルター層
１１  平坦化層
１２  オンチップマイクロレンズ
１３  フォトレジスト
１４  第３の絶縁層
１５  第３のパターン
１６  第３の高屈折率領域
【図１】
0005539426.tif 000002
【図２】
0005539426.tif 000003
【図３】
0005539426.tif 000004
【図４】
0005539426.tif 000005
【図５】
0005539426.tif 000006
【図６】
0005539426.tif 000007
【図７】
0005539426.tif 000008
【図８】
0005539426.tif 000009
【図９】
0005539426.tif 000010
【図１０】
0005539426.tif 000011
【図１１】
0005539426.tif 000012
【図１２】
0005539426.tif 000013
【図１３】
0005539426.tif 000014