(57)【特許請求の範囲】
【請求項１】
回路キャリアを製造する方法であって、
ａ）少なくとも１つの内側層の回路を有する多層基板であるプリント基板を提供し、
ｂ）多層基板の少なくとも一方の面を誘電体でコーティングし、
ｃ）レーザーアブレーションを用いて溝及びビアを作るために誘電体を構造化し、溝は誘電体を完全に通って延びてはおらず、Ｖ形に設計され、ここで、レーザーアブレーションは、誘電体を反応ガスに晒しながら、レーザービームが誘電体の表面にフォーカスされる直接書き込み法を用いて実行され、
ｄ）誘電体の表面全体に下塗り層を析出し又は作られた溝及びビアの壁にのみ下塗り層を析出し、
ｅ）下塗り層に金属層を析出し、溝及びビアは導体構造を形成するために金属で完全に満たされ、
ｆ）下塗り層が方法ステップｄ）で表面全体に析出された場合、誘電体を露出するために、溝及びビアを除いて金属層と下塗り層を除去する、方法ステップを有し、
方法ステップｂ）〜ｆ）を１回又は複数回連続的にそれぞれ実行することにより、多層基板の一方又は両方の面に導体構造の１又は複数の面を形成する方法。
【請求項２】
溝及びビアが方法ステップｃ）において単一のプロセス操作で作られることを特徴とする請求項１に記載の方法。
【請求項３】
直接書き込み法がさらに、作られるべき溝及びビアの深さに依存したレーザービームのパワーの調節を有することを特徴とする請求項１又は２に記載の方法。
【請求項４】
直接書き込み法がさらに、レーザービームのパルス化を有することを特徴とする請求項１〜３のいずれか一項に記載の方法。
【請求項５】
直接書き込み法がさらに、表面領域に放射されるレーザーパルスの数を設定することで作られるべき溝及びビアの深さに依存した誘電体の表面領域に放射されるレーザービームのエネルギー量の調節を有することを特徴とする請求項４に記載の方法。
【請求項６】
直接書き込み法がさらに、誘電体の表面領域に放射される連続的なエネルギーパルスのエネルギー量の減少を有することを特徴とする請求項４又は５に記載の方法。
【請求項７】
溝及びビアがランドレス設計で互いに接続されることを特徴とする請求項１〜６のいずれか一項に記載の方法。
【請求項８】
終端層が方法ステップｆ）の後に析出されることを特徴とする請求項１〜７のいずれか一項に記載の方法。
【請求項９】
下塗り層が、金属活性剤、導電ポリマー層を形成するためのモノマー溶液若しくはカーボン懸濁液を用いた処理、又はスパッタリング、又は直接析出法の実行により析出されることを特徴とする請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
金属層が無電解めっき及び／又は電解めっきにより形成されることを特徴とする請求項１〜９のいずれか一項に記載の方法。
【請求項１１】
金属層及び下塗り層が、研磨及び／又は化学的バックエッチング技術及び／又は電気化学バックエッチング技術及び／又は電解研磨により除去されることを特徴とする請求項１〜１０のいずれか一項に記載の方法。
【請求項１２】
方法ステップｃ）の誘電体における溝及びビアの生成が溝の生成を有し、当該溝がビアをも有することを特徴とする請求項１〜１１のいずれか一項に記載の方法。
【請求項１３】
電子部品に電気的に接触するための機能層が金属層に析出されることを特徴とする請求項１〜１２のいずれか一項に記載の方法。
【請求項１４】
水平ラインにおける請求項１〜１３のいずれか一項に記載の方法の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路キャリアを製造する方法と当該方法の使用に関する。
【背景技術】
【０００２】
このタイプの製造方法は従来技術から知られており、一般的に以下の方法ステップが実行される。１）基板を用い、当該基板は少なくとも１つの誘電層と少なくとも１つの基板の側面における銅層とから成り、２）形成すべき導体パターンに従い基板の表面を構造化し、３）導体構造を形成するために導体パターンに対応する領域において導電材料を析出し、４）導体パターンから導電材料を除去する。これに代えて、導体パターンは、ステップ２）の基板の表面の構造化の後露出されたベース銅から選択的にエッチングして形成されてもよい。
【０００３】
表面を構造化するために、例えばフォトリソグラフィー又はレーザーアブレーションなどの方法ステップも利用される。これにより、非常に微細な導体パターンを製造するフォトリソグラフィーの工程には限界があるので、レーザー技術と基板材料のさらなる発展の結果、フォトリソグラフィーを用いた基板の表面の構造化はレーザーダイレクトイメージングに益々取って代わられている。
【０００４】
より具体的には、現在の方法は主にテンティング法（スルーホールのテンティングとその後外側の銅張のエッチングの間、ネガティブフォトレジストがボード材料の外側面をパターニングするのに用いられる）、パターン・エッチ法（負のフォトレジストがボード材料の外側面をパターニングするのに用いられ、及びセミアディティブ法（異なるエッチングを用いる）である。ＨＤＩ導体構造（HDI = High Density Interconnect；導体構造は、せいぜい１００μｍの線幅を有する回路パターン（回路トレース）とせいぜい１００μｍのパターンの間隔を有する。）を実現するための差は、ボードの表面に最初に塗布された銅層の表面厚さによって生じるだけである。今まで工業で使用されたＨＤＩ導体構造は９５％以上がボードの表面に位置したディスクリート回路で作られている。異なる回路面の構造は機械的に穿孔されたスルーホール又はレーザー穿孔された微小ビアにより電気的に接続している。
【０００５】
前記の方法のいずれにおいても、銅張（例えば、樹脂コーティング銅（ＲＣＣ））又はコアボード上の裸の積層外側層（ここでは、内層又はコア）の積層が必要である。このＨＤＩボードを生成するための製造は１７〜２０の製造ステップから成り、場合によってはエラーの幅広い基になる。導体構造の小さい寸法のために、異なる導体面における個々の導体構造のミスレジストレーションからＨＤＩボードの限界が生じる。
【０００６】
従来通りに製造されたＨＤＩボードの欠陥は複数の理由から生じる。導体構造の線及びスペースの創出は主にサブトラクティブエッチプロセスとの前のエッチ深さと適用されるフォトレジストの厚さに依存する。外側層回路のエッチ厚さと関連する線解像度は次のようになる。３８〜５０μｍの厚さを有するネガティブ・エッチ・（フォト）レジストと５〜１７μｍの厚さを有する銅張が使用され、さらに銅が２５μｍの厚さにめっきされる場合、テンティング法を用いて、７５μｍの導体線幅と１００μｍ以下の隣接する導体パターンの間隔を有する可能な解像度が実現する。薄めのエッチレジストはより良好なエッチ解像度を可能にするが、テンティング能力が制限される。３８μｍの厚さを有するネガティブ・エッチ・（フォト）レジストと５〜２５μｍの厚さを有する銅張（加えて５〜１０μｍのフラッシュ銅めっき）が用いられ、さらに銅が２５μｍの厚さにパターンめっきされ、５〜１０μｍの厚さを有するエッチ（金属）レジスト（Ｓｎ、Ｓｎ／Ｐｂ又はＮｉ／Ａｕ）が使用されると、それに代えてパターン・エッチ法を用いて、５０μｍの線幅と７５μｍの間隔を有する可能な解像度が実現する。プロセスルートの種類に応じて全エッチ深さは１０μｍから２５μｍ以上に変化する。先ず裸のボード積層が０．６〜０．９μｍ厚の無電解銅層で覆われ、３８μｍの厚さを有するネガティブ・エッチ・（フォト）レジスト（これは少なくとも２５μｍの厚さを有するパターンの銅めっきを可能にする）が使用されると、最後にセミアディティブ法を用いることで、２５μｍの線幅と１．２になるエッチファクターの３５μｍの間隔を有する可能な解像度が実現する。この場合、異なるエッチプロセスを用いて共通のフラッシュ銅層が除去される。しかしながら、無電解銅のための触媒層から生じる銅層の下の残留パラジウムを、この場合例えば適切な強酸又は強アルカリ性溶液内で剥ぎ取る必要がある。
【０００７】
ＨＤＩ回路を作るための前記の３つの方法は様々な故障メカニズムの源である。これらは考慮しなければならず、最大の実現可能な目標に対する責任がある。
【０００８】
第１に、ボード材料を製造するために積層をプレスする際、ｘ及びｙ方向（縦及び横方向）の両方の公差がある。多層回路の生成の際、平坦化の要求は、（外側層を構造化する前の）さらなる完成ボードの成功と生産に対する主な関心事である。その結果、工業により最少量の応力を生じさせ、縦及び横方向の内部テンション（しなり、ねじれ）を除去する積層法が発展してきた。印刷回路用積層板の伸張率は全ての３つの次元（ｘ、ｙ、ｚ）で異なるので、偏差は、（全ての場合で同じ積層と正確に同じプレスパラメータを用いるＤＯＥで測定して）±２５０μｍ内で定められる。
【０００９】
第２に、成形及びレジストレーション公差がある。全ての機械的及びフォトリソグラフィック製造ステップは基準点（又は複数の基準点）に対するレジストレーションを必要とする。しばしばこれら基準点は超硬合金ピン（穴−ピン）又は光学的目標で与えられる。温度変化とオペレータ精度により、製造パネルの表面領域にわたって±２５μｍの最大レジストレーション能力が可能になる（これらパネルは、１８’’×１２’’（４５ｃｍ×３０ｃｍ）又は１８’’×２４’’（４５ｃｍ×６０ｃｍ）と同じ大きさのサイズを有する）。たいていの場合、内側層から外側層の欠陥が区分ミスマッチにおいて見つかる。フォトリソグラフィック操作はこれら誤差を補償するのに１００％の解決法を与えないが、ＣＮＣボール盤はこれら区分偏差に適合でき、人が気づいたときにこれら偏差を補うことができる。この現象はプリント基板製造工程において失敗をもたらしかねない。
【００１０】
第３に、画像移転公差が生じる。区分偏差に加えてレジストレーションリスク並びに３７μｍの厚さを有する厚膜レジストが迷光による露光過度又は露光不足のリスクを取り去るという事実がエラーの増加を生じさせる。これに対する工業的答えは、例えば包装パッドなどのターゲットパッド及びホールを生成することであり、パッド直径のホール直径に対する比は約３：１である。これにより、ホール位置のパッド位置へのミスフィットの平衡を保つために環状リングがホール周りに形成される。
【００１１】
第４に、発展中の金属レジスト及びエッチング公差がある。フォトレジストの化学的発展は、イメージングの際の迷光効果のリスク及び他のエラーの元のリスクを常に課す。例えば、半加硫又は過加硫レジストが発展し、又はレジストの発展は十分でなくレジストはレジスト側壁のフット（フランク）にある。レジストを適用する前に所望の寸法に達するためにさらに幾らかかるか見積もりを出さなければならない。当業者はこの資金がある。回路を作るのにアルカリ性又は酸性エッチングが使用されると、同じ問題が生じる。この場合、最終的な（ターゲット）寸法（±１０〜４０％のアンダーカットとしての全導体寸法公差）に達するために、いわゆるオーバーエッチファクターが考慮される。先ずパターンめっき外側層は銅層圧に±２０〜６０％の偏差を受ける。これは、エッチアンダーカットになるエッチ深さの偏差を反映する。加えて、レジスト上の過成長金属によって、ある線幅と５０μｍより小さい間隔を有する導体構造間の間隔を物理的に取り除くことはほとんど不可能である。
【００１２】
第５に、穿孔公差がある。機械穿孔とレーザー穿孔は一般的にミスレジストレーション、ドリル・ビットの（回転）偏向及び機械加工から生じる公差を有する。機械加工は主に反復、ツーリング及び深さ精度のために生じる。
【００１３】
ここで説明した全ての公差を有する従来技術を使用し、前記の技術の最高基準を適用しても、穴を有する２つの包装パッドの間を通る５０〜１００μｍの線幅を有する１〜２の回路パターンが可能になるだけである。パッドのピッチは０．８〜１ｍｍである。２つの回路パターンが２つのパッドの間を通るようにパターンを設計するには、精密な線構造化とレーザーによるソルダレジスト除去が必要である。回路の線幅はこの場合５０μｍの範囲にある。これらの回路パターンは外側層又は内側層の誘電表面の上部に載り、パターンはいわゆる銅張処理によって下のボード基板にしっかり接着している。この処理は３〜６μｍの粗さを有する。±１０μｍの範囲の線幅及び間隔のための最良の再現可能な公差は、使用されるイメージ転送装置の精度でもたらされる。
【００１４】
５０μｍの線幅と線幅の間の５０μｍの間隔を有する回路パターンの場合、使用すべきパッドは１２０μｍより大きい直径を有しなければならない。これらパッドの環状リングは約５０μｍの幅を有する。回路の完全性は、製造とアセンブリに必要な表面接着のために逃れられない回路パターンとボード基板の処理粗さによって制限される。しかしながら、この構造は、インピーダンス制御と高周波適用がこの粗さのために制限されるという別な問題を課す。
【００１５】
前記の技術を用いることは、ＢＧＡ、ＣＳＰ及び特にＦＣタイプパッケージなどの非常に細かいピッチの接続ターミナルを有する半導体チップパッケージ又は半導体チップを直接搭載し、電気的に接続するのに適切なプリント基板を製造する解決法にならない。これら電子部品は０．２０ｍｍ（ＦＣタイプ）から０．５０ｍｍ（ＣＳＰタイプ）の範囲にある外側コネクタピッチを有する。これら部品をプリント基板に搭載し、電気的に接続するために、より低い製造公差でより微細な導体構造を可能にする新たな方法を見出さなければならない。これら新たな電子部品を搭載したプリント基板は同じレベルでより優れた再分配要件を満たさなければならないので、できるだけ多くの表面スルーパス接続性を有するのが望ましい。
【００１６】
特許文献１は、好ましくはエキシマレーザーを用いたレーザーアブレーションによって先ず溝（トレンチ）及びスルーホールが例えばキャリアフレームに取り付けられた誘電体に形成されるプリント基板の製造方法を開示する。従って、誘電体は溝及びスルーホールの位置から次に選択的に除去される接地層を具備する。回路パターン及びめっきスルーホールなどの導体構造を形成するために、残りの接地層は直接又は光活性化の後に金属めっきされる。ここで開示された別な可能性は接地層の選択的処理をなくし、その全表面に直接金属を析出することである。これにより、スルーホールは金属で完全に満たされる。この場合、金属は次に、誘電体と同じ高さに形成されたフィルドトレンチ及びスルーホールを有する誘電体までエッチバックされる。
【００１７】
特許文献２はプリント基板の別な製造方法を開示する。この文献は多層基板及び高価でしばしば一定の質が手に入らない多層積層材料を必要とする同様の従来技術の工程から離れている。先ず、特許文献１で示されるように、好ましくはエキシマレーザーを用いたレーザーアブレーションによりキャリア基板に様々な凹部が作られる。次いで、別なレーザーアブレーションを用いてスルーホールが形成される。その後、導電材料が実質的に基板の表面全体に析出される。次いで、この導電材料は好ましくはめっきにより強化され、材料はスルーホールの壁にも析出される。最後のステップでは、析出した導電材料は凹部及びスルーホールを除いて機械研磨で除去される。凹部及びスルーホールでの導電材料の選択的析出は、レーザー放射により溝及びスルーホールのキャリア基板を選択的に活性化することでのみ行われる。レーザー放射されると電気的導電性を得る物質が凹部及びスルーホールの壁に析出される。
【００１８】
例えばコンピュータ、携帯電話又はディジタルカメラなどの技術装置の製造の今日の要件は、とりわけ前記のように増加する回路キャリアの小型化に対する要求で特徴付けられる。この目的のために、小さめの寸法と大きい配線密度を有する導体構造の回路キャリア並びに益々小さめの部品が、いわゆる「高密度プリント基板」を製造する際に必要である。
【００１９】
前記の方法は、高解像度レーザー技術を用いた回路パターンに従って誘電体に溝及びビアホールを形成することができる。しかしながら、めっきスルーホールが極めて多数の導体面を介して作られるときはいつでも増加した回路密度の形成は限界がある。非常に高い回路密度を実現するためには、例えば金属めっきに最適なスルーホールと小さいスペースを占めるスルーホールの直径／深さのアスペクト比などの条件が満たされなければならない。
【００２０】
ここで示された全ての方法のより重大な欠点は、これら方法を用いて製造されるＨＤＩ基板がこれら基板を作る際に直面する問題（必要なＨＤＩ解像度を有する回路パターンを作るために避けられない公差と処理ステップの数のために、スクラップが増える）のために極めて高価であるということである。例えば８〜１２の内側層と、さらに電子部品を電気的に接続する働きをする２つの外側単層とを有する製造基板を有する必要な集積度を実現するために、これら回路を製造するための多大な工程ステップが必要になる。ＨＤＩ回路パターンを作る場合、従来技術を用いて例えば４５ｃｍ×６０ｃｍの通常の基板サイズを有する多層を作ることは実質的に不可能である。
【００２１】
必要な集積度を有するプリント基板を製造する一方で、前記のように電子部品を電気的に接続する可能性をもたらすために特許文献１と特許文献２に記載された方法が使用されても、これら基板を製造する生産量は劇的に減少するので、これら方法の１つに従って製造されるプリント基板は極めて高価になるだろう。これは、明細に合わない又は要求される全ての設計導体接続を示さない不良品基板が作られうるという事実による。これら基板の完全な試験の際、非常に微細な回路パターンが作られ、複雑な多層が作られると生産量が劇的に減少することが分かった。特許文献１と特許文献２に開示された方法のいずれかにより製造された基板の個々の単層の連続的積層のために、個々の層の失敗率が積み重なり、それで比較的少数の単層を完成させただけでも不良品率が劇的に増えることになる。このような失敗は基板を完成させた後でのみ検出できるので、かなりの基板の損失が不可避的に生じる。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】ＤＥ１９６２００９５Ａ１
【特許文献２】ＥＰ０６７７９８５Ａ１
【特許文献３】ＵＳ５７５９４２７Ａ
【非特許文献】
【００２３】
【非特許文献１】S. Kondo et al. described in: J. Electrochem. Soc., 147, 2907 (2000)
【発明の概要】
【発明が解決しようとする課題】
【００２４】
ゆえに本発明の目的は、さらなる小型化、すなわちより小さい寸法の導体構造の形成とより高い配線密度を可能にする回路キャリアを製造する方法を提供することである。従って、極めて微細な導体構造を形成することを意図し、当該構造は基板に対する良好な接着強度と有利な熱放散特性を示し、高い機械負荷及び熱負荷に耐える。さらには、当該方法は経済的で、容易に扱うことができる。もちろんこれにより、例えばコンピュータのメイン基板に必要な集積度を備えたＨＤＩ導体構造が作られる場合でもこれらキャリアの製造が高い生産量で可能になるという目的を果たすことができる。
【課題を解決するための手段】
【００２５】
これら目的は請求項１に記載の方法及び請求項１４に記載の方法の使用により達成される。本発明の好ましい実施形態は従属請求項に記載される。
【００２６】
当該方法は、プリント基板、チップキャリア及びマルチチップモジュールなどの回路キャリアを製造するのに役立つ。
これは、
ａ）少なくとも１つの内側層の回路を有する多層基板であるプリント基板を提供し、
ｂ）多層基板をその少なくとも一方の面を誘電体でコーティングし、
ｃ）レーザーアブレーションを用いてそこに溝及びビア（凹部）を作るために誘電体を構造化し、溝は誘電体を完全に通って延びてはおらず、Ｖ形に設計され、ここで、レーザーアブレーションは、誘電体を反応ガスに晒しながら、レーザービームが誘電体の表面にフォーカスされる直接書き込み法を用いて実行され、
ｄ）誘電体の表面全体に下塗り層を析出し又は作られた溝及びビアの壁にのみ下塗り層を析出し、
ｅ）下塗り層に金属層を析出し（アディティブ工程）、溝及びビアはそこに導体構造を形成するために金属で完全に満たされ、
ｆ）下塗り層が方法ステップｄ）で表面全体に析出された場合、誘電体を露出するために溝及びビアを除いて金属層と下塗り層を除去する、方法ステップを有し、
方法ステップｂ）〜ｆ）を１回又は複数回連続的にそれぞれ実行することにより、多層基板の一方又は両方の面に導体構造の１又は複数の面を形成する。
【００２７】
本発明の方法は、あらゆる種類の誘電体材料で作られた３次元構造を金属化する電気めっき法を利用して高密度プリント基板を作るように設計される。
【００２８】
ステップａ）で提供すべきプリント基板は従来のように製造されたプリント基板である。これら基板は、両面又は多層の基板を形成するために個々の回路積層を共に積層させることで製造される。この基板の外側面又は内側積層における回路パターンは、テンティング、パターン・エッチ、セミアディティブ又は前記の他の従来技術を用いて形成される。このようにして形成されるパターンは基板材料の上部に設けられる。その結果、パターンは材料粗さのために十分な接着力で載る。
【００２９】
ビアは回路キャリアの異なる導体面を接続する働きをし、よって全体的に少なくとも１つの誘電層を完全に通って延びる。溝は、例えばビアを互いに連結し、電子部品のパッケージングパッドための凹部を互いに連結し又はビアとこれらパッケージングパッドのための凹部を共に連結する働きをする。ゆえに、溝は誘電体を完全に通って延びるわけではない。
【００３０】
回路パターン及び金属めっきすべきビア構造が基層に導電接続されると、基層であるプリント基板は、とりわけ電気化学金属めっきの間に電流を供給するのに利用できる。この目的のために、基層に接続する電流供給用の電気接触パッドが構造化すべき回路キャリアの領域の外側に設けられる。
【００３１】
溝の構造はそこに形成しようとする導体構造パターンに一致する。導体構造パターンは例えば、遮蔽又はコンデンサーの形成のために、電子部品と金属領域のための回路パターンとパッケージングパッドの両方を有する。以下に、溝に形成されるべき導体構造パターンを一般的に回路パターンと呼ぶ。
【００３２】
基層として従来のプリント基板から出発して、そこに本発明の方法により極めて微細な導体構造を有する付加的な単層を形成することで、同時に例えばコンピュータシステムボードに必要な集積度を有する回路キャリアを製造し、例えば５０μｍ以下の線及びスペースを有する超ＨＤＩ導体構造を製造する場合でも高い生産量でこれらボードを製造することができ、複雑な半導体チップパッケージの搭載と電気接続が可能になる。従って先ず、十分に確立された製造技術を用いて例えば多層の従来のプリント基板が製造される。内層回路を具備したこれらプリント基板は、必要ならば、その外側面にＨＤＩ単層を形成する前に欠陥の存在に関して試験される。次いで、このプリント基板は本発明に従い、誘電体を適用し、誘電体を構造化し及び誘電体に形成した凹部に導体構造を形成することでさらに処理される。従来のプリント基板がＨＤＩタイプの導体構造を具備する必要はない。むしろ、ＨＤＩタイプの導体構造は、本発明の方法ステップｂ）〜ｆ）を実行することで回路キャリアの外側面に形成される。実際は、一定で高い質の競争可能な製造を可能にするために、比較的幅の広い導体構造を有する従来のプリント基板を提供すると有利である。
【００３３】
従って、従来通り製造されたプリント基板の基層としての使用により、経済的な非ＨＤＩプリント基板を改良して、その外側面に微細な導体構造を具備したハイテクノロジーな回路キャリアにすることができる。この変形は非常に容易で経済的な方法を用いて実行される一方、高い生産量を維持する。
【００３４】
本発明の方法により、１つの方法ステップで回路パターン及びフィルドビアなどのこれら極めて微細な導体構造を創出し、小さい寸法及び大きい配線密度の導体構造を有する多数の導体構造面を備えた複雑な回路キャリアを簡単に作り上げることができる。従って、半導体部品の対応する接触隆起部の接触グリッドパターンが非常に小さくても、半導体部品と回路キャリアに形成されたパッケージングパッドとの電気接触を確実に確立することができる。このタイプの部品は非常に高い集積度を構成するのに必要なので、益々当該技術において利用されている。従って、半導体部品、又は例えばボールグリッドアレー（ＢＧＡ）又はファイングリッドアレーパッケージマトリクス又はＧＡ、ＣＳＰ若しくはＦＣタイプのパッケージを有する半導体チップパッケージを確実に接触させることが可能である。
【００３５】
さらなる位置決め及びアブレーションステップを要する、回路パターンとビアが２つの別個のステップで製造される従来技術の方法と比べて、本発明の方法を用いて全ての構造が好ましくはほんの１つの方法ステップ（処理操作）で作られる。これは、溝及びビアが製造工場において回路キャリアの取り外し及び再設置を要せずに連続操作で誘電体に形成されることを意味し、それで溝及びビアを形成するために実行される個々の操作の間に付加的なレジストレーションステップが不要になる。この取り外し及び再設置に関連するミスレジストレーション問題も生じないので、これも生産性を従ってコストを改善する。
【００３６】
誘電体とプリント基板の相境界における粗さが非常に小さくなるように、誘電体は好ましくはプリント基板に析出される。同じことが、誘電体の別な層を既に形成された回路パターン及びフィルドビアに析出することで別な回路面を形成する場合にも当てはまる。これは、銅張材料から作られる従来の回路キャリアと対照をなす。これは、制御できないインピーダンスのゆれ、より具体的には好ましくない静電容量が回路で作られるのを防ぎ、それで本発明の方法を用いてインピーダンス制御された回路を容易に製造することができる。
【００３７】
ビアを満たし、誘電層に回路パターンを埋設することで、金属層の誘電体への特にしっかり固定した接着が実現される。溝及びビアに析出した銅はその壁にしっかり接着することが分かった。結局、形成された回路キャリアは熱負荷及び機械負荷に対して非常に安定している。これは、ここに埋設される回路パターンが従来のプリント基板の外側層の上部に設けられた回路パターンより小さい剪断力に依存するという事実により実現される。溝及びビアが完全に満たされると、アセンブリの１つの層から次の層まで固体金属めっき接続、好ましくは銅めっき接続の創出により回路キャリアは非常に良好な熱放散特性を有する一方、同時に関連する導体トラックが形成される。さらに、ドッグボーンパッド又はファンアウト及び残留リングなどの接続部における通常の欠陥は観測できなかった。さらには、インピーダンス制御された導体構造を作ることができる。
【００３８】
金属を誘電体の溝及びビアに析出する付加的なプロセスの使用には導体構造を形成するエッチングステップがなくて済む。これは、より改良された導体構造の定義、その結果、より微細な構造を実現するための別な理由である。
【００３９】
溝及びビアはそこに導体構造を形成するために完全に金属で満たされる。これにより、回路キャリアの製造において欠陥率が減少する。凹部を完全に満たすことで、ビア及び溝が金属で完全には満たされずにその壁を覆う場合よりも、回路パターンの金属をビアの金属によりしっかり固定して接着することができる。凹部を完全に満たすことで、接続すべき２つの金属領域間に大きい接触領域が創出される。これは、はんだ付け又はチップ接着などの際に熱応力に対するより良好な抵抗を保証する。溝及びビアが互いに接続されると同じ効果が実現される。
【００４０】
本発明の方法は経済的で、扱いやすい。従来の方法を用いて多層プリント基板を製造する際、光学的な認識、方向付け及び層収容（ミスレジストレーション）の際の位置決め誤差が全ての単層により化合物に生じる。非常に多数の層が設けられると、大きくなるこれらの違い（差）の和は補償するための補正が必要である。ゆえに、多層構造の間に小さいスペースを有する微細回路パターンは技術的な課題に直面する。結局、処理のためのコストは層の数及び回路密度に伴って増加する。本発明の方法はこれらの不都合を減少させることができ、従って不良率と製造コストを減少させる。本発明の方法を使用することで、前記の方法ステップａ）〜ｆ）を一度実行して誘電層のどちらかの面に形成される２層構造が、電気めっきで銅を満たすことによる独特な位置決めを用いて１ステップで有利に製造されるからである。従って、２つの位置決めステップと２つの電気めっきステップは１ステップに減らされる。
【００４１】
特に、導体構造の異なる面を接触させるためにビアが使用されるので、非常に微細な導体構造を見事に製造することができる。これは、スルーホールの使用より多数の基本的な利点をもたらす。
【００４２】
よく知られているように、深さが増すに連れウェット化学的めっき法を用いてスルーめっき層を形成することは技術的により難しくなるので、スルーホールは初めから深さに依存する大きめの直径（少なくとも１５０μｍ）を有して設計されなければならない。さらに、スルーホールは通常その上側及び下側縁に環状リングを有し、環状リングには、導電パターンを構造化するのに必要なレジスト材料が載ることになる。従って、とにかく大きいホールの直径はさらに大きくなり、導体構造を形成するためにプリント基板上又は様々な面内のそれに応じた大きさの領域は使用できない。ゆえに、本発明の方法によりランドレス設計で溝とビアを互いに接続することができる。これは半導体実装密度を顕著に増加させ、プロセス操作ウィンドウ全体をかなり広くする。
【００４３】
回路パターンやフィルドビアなどの導体構造を形成することで導体構造の最初の面が誘電体に作られた後、さらなる方法ステップが実行され、導体構造を有する回路キャリアの誘電体に析出される別な誘電体が形成される。次いで、導体構造の別な面を作るために当該誘電体は方法ステップｂ）〜ｆ）に従って処理されると好ましい。これを実行するために、本発明の方法は方法ステップｆ）の後に一回又は数回実行される以下のさらなる方法ステップを有すると好ましい。
ｇ）溝及びビアを具備した誘電体に別な誘電体を析出し、
ｈ）ステップｃ）〜ｆ）を繰り返す
【００４４】
他の誘電体は同じ又は別な材料でできてもよい。回路キャリアに望まれる構造に応じて、前記の方法ステップは繰り返される。最終的に、例えば回路パターンの裸の銅表面を腐食から又ははんだ付けの際に守るために、終端層が導体構造の外側面に析出される。一般的な二次レジスト又は永久レジスト、より具体的にはソルダレジストがこのために利用される。このレジストは例えばフォトリソグラフィで構造化される。
【００４５】
作られた回路パターン及びフィルドビアは好ましくは以下の寸法を有する。回路パターンの幅は１０〜８０μｍ以下、回路パターンの高さは１０〜５０μｍ以下、ビアの直径は１０〜８０μｍ以下、ビアの長さは５０〜１３０μｍであり、最大高さは誘電体の厚さに一致する。一般的に誘電体は５０〜１３０μｍの厚さを有する。
【００４６】
誘電体における溝及びビアの製造は溝とビアの組み合わせの製造をも有する。つまり、そこに形成されたビアを有する溝が作られる。その後、その結果導体構造が形成され、当該構造はフィルドビアを備えた回路パターンを有する。ビアが誘電体の厚さに一致すると、ビアは導体構造の異なる面における回路パターンに接触する。
【００４７】
導体構造の最初の面が作られた後、誘電体を固定するプリント基板は好ましくは導体構造の別な面の形成の間、誘電体に残る。
【００４８】
プリント基板は、方法ステップｂ）〜ｆ）で形成された単層のためにキャリア部材としても働く。それは例えば多層又は半導体チップである。プリント基板は好ましくはサンドイッチ構造を有する。
【００４９】
ＦＲ４及びＦＲ５材料、高Ｔｇ ＦＲ４材料、ＢＴ樹脂、シアン酸エステル樹脂、ＡＰＰＥ、ＥＰＰＯ、ＲＣＦ、ＬＣＰ（液晶ポリマー）、ＰＴＦＥ、ポリイミドが誘電体として使用されると好ましい。ＦＲ４は安価で、他の材料の大部分よりもより再現可能に容易に処理されるので、これらは特に好ましい。
【００５０】
前記の材料はより具体的には、レーザーガラス（Ｉｓｏｌａ、Ｄｉｅｌｅｋｔｒａ）又はＴｈｅｒｍｏｕｎｔ（ＤｕＰｏｎｔ）などの寸法安定性をもたらすフィラー材料で満たされる。好都合なことに、これら材料は多層構造に寸法安定性を与える。ガラスを挿入する場合、吸収コーティングを有する平ら編みのガラス（Ｉｓｏｌａ、Ｄｉｅｌｅｋｔｒａ）を用いることで、一様なアブレーションが可能になることが知られている。
【００５１】
例えば、片面を銅で覆われた材料とプリプレグ（完全には硬化されていない（段階Ｂ）ガラス繊維マット強化ＦＲ４樹脂層）からなる以下の材料の組み合わせが、キャリア材料を製造するのに利用される。
【００５２】
表１は材料の組み合わせの例である。
【００５３】
【表１】
0005568618.tif 000002
【００５４】
このタイプのキャリア要素が使用される場合、これらはビアの基礎としても役立つ。そのため、ビアを形成する金属層は停止位置、すなわちレーザーアブレーションの際ランド領域として働く。プリント基板又は半導体チップはフィルドビアを介して接触する。プリント基板の場合、ビアは、ビアを介して電気的に接触する金属領域が設けられるプリント基板上の位置に誘電体内に作られる。さらに本発明の方法は、上側回路面と同時にキャリア材料の下側面に第２の回路面を形成することができる。
【００５５】
本発明の方法は、本発明に従い処理された個々のキャリアを組み立てることで多層回路キャリアを製造することもできる。当該回路キャリアはオプションで固体金属により互いに連続的に接続される。この目的のために、両面に誘電体を具備したプリント基板が利用され、回路面は本発明に従ってプリント基板の両面に形成される。層間の固体銅接続のおかげで、回路キャリアは特に変形及び衝撃に強く、温度及び構造の変化を感じず、熱放散特性に有利である。
【００５６】
誘電体はレーザーアブレーションで構造化される。アブレーションにより作られる溝及びビアはノッチのようにほぼＶ形に設計されると好ましい。これにより、ノッチの深さが開口の幅に対して小さいので、溝及びビアにおける金属の電解析出が容易になる。
【００５７】
レーザーアブレーションのために、フォーカスされた又はされないレーザー光が誘電体に向けられる。第１のケース（投射プロセス）では、アブレーション構造を作るために金属マスクがさらに利用される。この場合、作るべきパターンに配置された微細な開口を有する金属マスクを介して、フォーカスされないレーザービームが行われる。第２のケース（直接フォーカスプロセス）では、この方法は好ましい代わりの方法であり、レーザービームインフォーカスが誘電体の表面にわたってガイドされ、「書き込み」レーザービーム（直接書き込み法）により埋め込まれた構造及びビアが形成される。この直接書き込み法は、溝及びビアが作られるべき誘電体の表面領域の誘電体にわたるレーザービームの走査を有する。この目的のために、レーザーは高速ミラーを用いて偏向され、レーザーが異なる角度で誘電体の表面に放射するように調節される。さらに、レーザーのエネルギーはアブレーションの間制御される。これにより、所望の平坦と精度で製造が可能になる。インサイチュレジストレーションは、他の全ての慣習的に必要なレジストレーションと全てのフォトリソグラフィックプロセス並びにアンダーカットなどの公知の欠陥を有する回路確定エッチを捨てる。
【００５８】
誘電体を構造化するために、より具体的にはＵＶ又は青色可視範囲のレーザー波長を有するレーザーが利用される。適切なレーザーは１９３，２４８，３０８，３５５ｎｍのレーザー波長を有する。適切なレーザーはアルゴンイオンレーザー又はエキシマレーザーである。ＦＲ４材料は３０８ｎｍの波長のエキシマレーザーを用いた投射法により処理されると有利である。
【００５９】
誘電体を反応ガス、例えば酸化ガス、より具体的には酸素又は酸化窒素、又はフッ素又は揮発性の反応物質を形成するために誘電体と反応する他のガスに晒すことで、アブレーション速度がかなり高められた。この目的のために、レーザー光で誘電体表面を放射すると同時にガスが誘電体表面に接触させられる。ガスは例えば晒される間誘電体表面にわたって吹き付けられる。
【００６０】
誘電材料はパルスレーザーにより取り除かれると好ましい。その利点は、全てのシングルレーザーパルスが所定量のエネルギーを有するので除去される誘電材料の量が再現可能に調節できることである。所定のアブレーション深さを実現するために、レーザービームは先に計算された数のレーザーパルスにより決定された放射位置に放射される。パルスレーザービームは誘電体にわたって走査されるので、これは単一のプロセス操作で溝及びビアの形成を可能にする一方、作るべき溝及びビアの深さに依存して誘電体の表面領域に放射されたレーザービームのエネルギー量を調節し、当該表面領域に放射されるレーザーパルスの数を設定する。ゆえに、溝がある表面領域に形成される場合、それを形成するのに、ビアはより大きい深さを有するのでビアが作られる場合よりも少ないレーザーパルスで済む。連続ビームレーザーが使用される場合、同じ原理が用いられる。この場合、レーザービームのパワーは作るべき溝及びビアの深さに依存して調節される。
【００６１】
全てのシングルパルスで所定量のレーザーエネルギーを選択的に放射することで、材料は丁寧に除去される。材料の除去の間、エネルギー量は例えば最初の高い値から徐々に低くなり、ビア及び溝の壁から除去されない材料は大部分が損傷を避けられる。その結果、ビアが金属基層で終わるときにビアの所定の深さが実現されるだけでなく、ビアが誘電体内で「ブラインド」で終わるときも実現される。これは滑らかな凹んだ壁の生成をも可能にする。この目的のために、金属化のための別な処理の前に誘電体の表面を調製するのにレーザー工具が使用されてもよい（レーザー研磨）。レーザー研磨は特に、非常に狭いトラック公差及び高解像度を備えた高周波導体を保証する。
【００６２】
レーザーアブレーションは例えばクロスパターン操作モードで実行される。このために、第１群の溝が投射又はレーザー直接フォーカスプロセスにより基板に形成される。当該溝は互いに平行に指向すると好ましい。次に、第２群の溝が形成され、これら溝も互いに平行に指向すると好ましく、例えば９０°の角度で第１群の溝と交差する。第１群の溝は例えば、バー・マスクを用いた第１レーザーステップにおいて例えば１つの面にある誘電体への投射により形成される。次の放射装置に対する誘電体又はバー・マスクの回転により、第２群の溝がさらなるレーザーステップにおいて作られる。溝の交差位置では、繰り返されるレーザーアブレーションの結果、交差点の外側の溝からよりもこれらの領域からより多くの材料が除去されるので、ビアが同時に形成される。放射されるレーザーのエネルギーと誘電体の材料に依存して、ビアは誘電体の厚さに一致する厚さを有する。
【００６３】
前記の方法がレーザー直接フォーカスプロセスにより実行される場合、ビアを有するどんな回路構造でも製造される。このために、レーザーは、溝が形成されるべき誘電体上の平行なパターン領域にわたってガイドされる。前記の原則と対比して、パターンセグメントがこのそれぞれの位置で形成される場合、レーザービームは誘電体に向けられるだけであり、セグメントがそこで望まれない場合ビームは消される。もちろん、除去すべき凹部を表す投射された経路に沿ってレーザービームインフォーカスをガイドするなどの他の走査モードも同様に可能である。異なる深さが凹部に生成される場合、レーザービームは異なる速度でこの経路に沿って走査される。ビアが生成される場合、レーザーは溝が生成される場合よりも遅い速度で走査される。連続的なレーザーのパワー又はパルスレーザーのパルス系列が一定に設定される場合、この手順が必要である。パワー又はパルス系列が時間と共に変わる場合でも走査速度は一定に設定され、レーザービームのエネルギーは形成すべき凹部の深さに対応して調節される。
【００６４】
構造化の後、下塗り層が溝及びビアの壁に析出される。壁への金属層の接着強度を改良するために、下塗り層が塗布される前に壁は前処理される。化学洗浄プロセスに先行するプラズマデスミアプロセスはこの目的のために利用される。プラズマデスミアプロセスの代わりに、ウェット化学的ポリマーエッチングプロセス、例えば、二酸化マンガンを除去するための還元ステップに先行するアルカリ過マンガン酸塩溶液を有するエッチングプロセスも利用される。一般の洗浄剤も洗浄に使用される。さらに、壁は下塗り層の形成を改善するように調整される。
【００６５】
下塗り層は公知の方法に従い金属活性剤を用いた処理を行うことで形成される。より具体的には高級な金属活性剤、例えばパラジウム活性剤、より具体的にはＰｄＣｌ２／ＨＣＬ又はＰｄＸ２／有機保護コロイド活性剤（Ｎｅｏｐａｃｔ（登録商標）、Ａｔｏｔｅｃｈ；Ｘ＝パラジウムリガンド）、又は導電ポリマー層を形成するためのモノマー溶液、例えばピロール若しくはチオフェンの溶液又はその誘導体（Ｓｅｌｅｏ（登録商標）、Ａｔｏｔｅｃｈ）、又はカーボン懸濁液（Ｓｈａｄｏｗ（登録商標）、Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌｓ）、又はスパッタリングを用いる。Ｎｅｏｐａｃｔ（登録商標）はＰＴＦＥとポリアミドを金属めっきするのに特に好ましい。このプロセスでは、リガンドを有する窒素のパラジウム錯体、好ましくはリガンドを有する芳香族窒素、例えば２−アミノピリジンを適用し、その後、ナトリウムボラネート（ホウ化ホウ素）又はジメチルアミノボランなどのボラン還元剤を用いてパラジウム原子核を作るために吸収されたパラジウム種を還元する。さらに、下塗り層は、インクジェット技術又はマイクロシリンジ又はマイクロペン技術又はレーザーエアロゾル技術などの直接析出法を用いて析出される。このような直接析出法は、電気的導電コーティング又は無電解めっきのためのコーティング触媒を誘電体表面に例えばスプレーで適用するのに使用される。下塗り層は、前記の方法のいずれによっても作られた構造にだけ又は表面全体に析出される。
【００６６】
下塗り層のおかげで、溝及びビアは３次元で、つまり溝及びビアの壁においても活性化されると好ましい。
【００６７】
本発明のある実施形態では、表面全体に塗布された下塗り層は、例えばレーザーアブレーションにより、レーザーアブレーションにより前に構造化されていなかった位置から再び除去され、それで下塗り層は溝及びビアにのみ残る。次いで、金属層が析出されるとき、それは所望の領域にのみ形成される。
【００６８】
例えば、下塗り層を析出するステップを実行する代わりに、溝及びビアが準備されてもよい。すなわち、例えばその後の適切な誘電体を用いたＵＶ光の放射による金属化のために活性化される。この目的のために、レーザー放射により電気的に導電性を帯びた物質が例えば溝及びビアの底部及び壁に析出される。例えばビス−（エチルチオアセチレン）などの有機ポリマーはこれらの特性を示す。
【００６９】
次いで、溝及びビアが完全に金属で満たされるように、金属層が無電解及び／又は電解（ウェット化学的）めっきにより下塗り層に析出される。そのため、純粋な金属又は合金が析出される。銅又は銅合金が析出されると好ましい。原則として、例えば銀、パラジウム、ニッケル、コバルト、スズ、鉛、その合金、及びそれとアンチモン、リン、ホウ素などの他の元素との合金などの他の金属も適する。金属は、直流電流又はパルス電流（単極性、逆パルス）を用いて電気化学的に析出されてもよい。化学的（無電解）析出のために、最新の銅浴、例えば還元剤としてホルムアルデヒド、錯化剤としてＥＤＴＡ又は酒石酸塩を含む浴が利用される。
【００７０】
溝及びビアにおける一様な銅の電気化学析出のために、ビアを満たすのに小さいスローイングパワーであり、パターンめっきにおけるように一様に満たされた構造の容量を特徴とする浴が好ましい。金属層を形成するために電気めっき銅浴を用いて、例えば硫酸銅浴などの最新の銅電解質が使用される。硫酸銅浴では、銅濃度は好ましくは溶解限度にあるように設定される。２０〜４０ｇ／ｌの銅の濃度（好ましくは硫酸銅）が利用される。さらに、これらは２２０ｇ／ｌまでの濃度の硫酸、例えば０．３〜２ｍｌ／ｌの濃度のビス−（３−スルホプロピル）−ジスルフィド２ナトリウム塩などのジスルフィド化合物を含んでもよい。さらに、例えばポリアルキレンアルコキシレート及びそのアルキル／シクロアルキル誘導体などのレベラーが１３〜１８ｍｌ／ｌで使用されてもよい。
【００７１】
一様な金属めっきのために、キャリア材料は垂直プロセス法で処理される。垂直プロセス法は特に有益であり、電解質が高速で材料に供給され、微小循環がある。
【００７２】
下塗り層が誘電体の表面全体に析出され、金属がウェット化学的析出の結果溝及びビアに形成されただけでない場合、方法ステップｆ）に従って過度金属（銅）が誘電体の表面から再び取り除かれなければならない。除去の際、誘電体表面と実質的に同じ高さの、導電性を有する平坦化された表面が形成される。エッチングステップは２５〜４５℃の温度で実行されると好ましい。化学的エッチ溶液がエッチングに使用されると好ましい。それに代えて、直流電流又はパルス電流（単極性、逆パルス）を用いた電気化学エッチングプロセスが利用されてもよい。電気化学エッチングと化学的エッチングを組み合わせてもよく、例えば過度金属の大部分を除去する電気化学プロセスと、電気化学エッチングから生じる金属の島をエッチングする化学的後エッチステップである。金属表面を平らにするために、表面はエッチングの前に僅かに磨かれる。それに代えて、化学的−機械的研磨プロセス、例えば非特許文献１及び特許文献３に記載のプロセスが利用されてもよい。これらの文献は参照により組み込まれる。
【００７３】
剥がすことができる又は外すことができるカバー層を用いて、より具体的には電気めっきレジストを用いて、構造化された誘電体の選択的な金属化が実行される。この場合、レジスト表面に塗布された下塗り層と必要なら第１フラッシュ銅層（化学的銅）がレジストを剥がすことで再び除去される。
【００７４】
金属層と下塗り層は、研磨及び／又は化学的バックエッチング技術及び／又は電気化学バックエッチング技術及び／又は電解研磨及び／又はパルス電気分解により除去されてもよい。
【００７５】
バックエッチングのために、ＦｅＣｌ３／ＨＣＬ、ＣｕＣｌ２／ＨＣＬに基づくエッチ溶液又はアンモニア性エッチが利用できる。さらに、化学的研磨及び／又は電解研磨のために、ペルオキソ一硫酸塩及び／又はペルオキソ二硫酸塩並びにＨ３ＰＯ４を有する溶液が利用できる。水平技術がこの目的のために利用されると有利である。
【００７６】
本発明の特定の実施形態では、例えば接触手により電気接触を作り半導体チップに接触するための機能層、例えば金又はパラジウム層が金属層に析出される。ボールグリッドアレー又はファイングリッドアレーのための機能層が技術的に有利である。
【００７７】
本発明の方法は、業界標準装置を使用する水平及び垂直プロセス技術の両方に使用できる。水平技術では、キャリア材料はプロセスラインを通って水平に運ばれる。垂直技術を用いて、材料は処理タンクまで垂直に下げられる。本発明の方法は水平ラインで使用されると好ましい。この技術の利点は、非常にデリケートなキャリア材料を容易に扱えることと、水平技術のために利用される完全に取り囲まれたラインにおいて優れたクリーンルームの条件を有することができることにある。従って、高集積回路キャリアを製造するコストがかなり減少される。
【００７８】
電気的に導電構造を有する複数配線面を製造する、特に適する第１の方法バリエーションは以下の方法ステップを有する。
ｉ）プリント基板が誘電体を具備する。
ｉｉ）ビアを有する回路パターンのための凹部が誘電体に形成される。金属基層の面に作られるべき配線面との導電接続を確立するために、ビアは金属基層と同じ深さに作られる。オプションで、ビアは凹部に形成される。金属基層はレーザーアブレーションの間ランド領域として働き、一部は金属めっきの間電流を運ぶ。
ｉｉｉ）ビアを有する凹部の壁が下塗り層により活性化される。
ｉｖ）電気めっきによって、ビアを有する凹部のボリュームを完全に満たすように金属が下塗り層に析出される。
ｅ）過度金属が除去される。
ｖ）半導体チップが回路キャリア誘電体に埋設される（チップインポリマー技術）。同様に、半導体チップは、回路キャリアに析出して終端層を形成する永久レジスト又は第２フォトレジストに埋設されてもよい。これらの場合、回路キャリア上の回路パターンへの電気接続がチップ上の接触パッドに形成される。この目的のために、より具体的には、埋設されたチップ上の接触パッドへの付加的なビアが接続を確立するために埋設材料に形成される。
【００７９】
電気的導電構造を有する複数配線面を製造するためのこの方法バリエーションでは、多層の基層として用いられる構造化された外側層に析出される誘電体がスタートのために提供される。溝及びビアが前記のステップｉｉ）に従って誘電体の第１面に形成される。配線面の導電接続のために、多層の外側層まで延びるビアが誘電体にドリル穿孔される。
【００８０】
前記の実施形態のさらなる発展形態では、誘電体のさらなる層、第２レジスト又は永久レジストが別なふうに完成された回路キャリアに析出される。
【００８１】
本発明をより理解するために、サンドイッチ構造で形成された様々な部品タイプの回路キャリアを示す以下の図を参照されたい。
【図面の簡単な説明】
【００８２】
【図１】１又は２の誘電体面と２つの配線面をそれぞれ備えた片面又は２方向設計の、基層として多層を有する部品（回路キャリア）の図である。
【図２】多層の積層における方法ステップｃ）〜ｇ）の概略図である。
【図３】組み合わされた方法ステップｄ）及びｅ）を有する図２に従う多層の積層における概略図である。
【図４】基層９としてプリント基板を用いた図２に従う多層の積層における概略図である。
【図５】金属化後のフィルドビア（左）と回路パターン（右）の電子顕微鏡断面図である。
【図６】金属化後の２又は３の回路パターンの電子顕微鏡断面図である。
【図７】金属化後の突出した銅を有する電気めっき誘電体の平面図である。
【図８】金属化後の突出した銅と交差した回路パターンを有する電気めっき誘電体の平面図である。
【図９】過度の銅がエッチングされた後の電気めっきされた構造化誘電体の図である。
【図１０】レーザー・イン・フォーカスによるレーザーアブレーションを用いて生成された凹んだ溝及びビアを有する回路キャリアのＳＥＭ（走査型電子顕微鏡）写真である。
【図１１】図１０の詳細図である。
【図１２】ワンパスレーザー走査後の溝外形を有する１５μｍの幅広の凹んだ溝のＳＥＭ写真である。
【図１３】マルチパスレーザー走査後の溝外形を有する６０μｍの幅広の凹んだ溝のＳＥＭ写真である。
【図１４】銅フィルド溝及びビアを備えた回路キャリアの写真である。
【図１５】横寸法を示す、アンフィルド溝及びビアを備えた回路キャリアの写真である。
【図１６】溝及びビアの断面写真である。
【図１７】そこに接続した上側溝を備えたビアの断面写真であり、ビアは下の銅ベースに接続している。
【図１８】正面図及び断面図のビア及び溝を備えた基板デザインの概略図である。
【発明を実施するための形態】
【００８３】
図１の部品を製造するために、適切な場所の片面に導体パターンを有する多層コアが出発材料として考えられる。この場合、多層の外側の両面又は片面のみに誘電体層が適用され、本発明に従って誘電体層は構造化される。図１の下側の実施例では、第１誘電体層が構造化され、回路パターン及びフィルドビアが形成された後、第２誘電体層が多層の上面に析出された。
【００８４】
図２は、多層の積層の際における導体構造面の設計を概略的に示す。誘電体６と（概略的に示された）基層９からなるキャリア材料を処理するための本発明の方法の方法ステップｃ）〜ｇ）が示されている。ｃ）では、誘電体６は、溝２、ビア１及びビアを有する溝３が形成されるレーザーアブレーションにより構造化された。ビア１及びビアを有する溝３は基層９まで延びる。ｄ）では、溝２、ビア１及びビアを有する溝３は下塗り層４でコーティングされ、次いでｅ）で電気めっきされ、それにより金属５で完全に満たされている。金属層５も誘電体６の表面に形成される。先ず、無電解銅層が電気的導電金属層を形成するために析出された。その後、電気めっきにより金属も析出された。過度金属５がｆ）におけるバックエッチング工程で除去された後、別な誘電体６’の層がｇ）で析出され、本発明の方法を用いて多層を積層する。
【００８５】
本発明のこの実施形態では、レーザーは基層９上の金属を除去することができないので、基層９はランド領域又はレーザーボアホールのベースとして働く。
【００８６】
図３は、１つのステップに組み合わされた方法ステップｄ）及びｅ）を有する図２に従う多層の積層における導体構造面の設計を概略的に示し、当該方法の効率をさらに増加させる。
【００８７】
図４は原則として図２に対応する図を有し、多層の積層における導体構造面の設計を概略的に示す。構造化された外側銅層１０を有するプリント基板９が基層として使用された。先のステップでは、誘電体６は構造化された外側銅層１０に析出された。図２に関して説明したように、このステップに、それぞれステップｃ）〜ｅ）に従う誘電体の構造化、下塗り層の析出、活性化、金属めっきが続く。次いで、過度金属５がｆ）において除去され、別な誘電体６’が図２に関して説明したようにｇ）において析出された。
【００８８】
本発明のこの実施形態では、埋められたビア及びビアを有する溝の部分が構造化された外側銅層まで下方に延び、構造化された外側銅層１０の部分に接触するように、これらは構成される。
【００８９】
回路キャリアを製造するための２つの実施例を以下に詳細に説明する。
【００９０】
使用されるキャリア材料は、６５μｍ厚の誘電体（ＦＲ４樹脂Ｂ段階）上の１８μｍ厚の銅層から作られた箔（Ｉｓｏｆｏｉｌ  １６０ｉ）である。先ず、キャリア材料の同一片が硬化サイクル（加熱４０分；２５〜１８０℃、硬化９０分；１８０℃、冷却９０分；１８０〜２５℃）により前処理され、次いでステップａ）〜ｆ）に従う本発明の方法が実行された。
【００９１】
投射技術により誘電体を構造化するクロスパターン操作モードにおいて、３０８ｎｍの波長を有するＬＰＫＦエキシマレーザーが用いられた。よって、線設計の金属マスクが利用された。最初のレーザーアブレーションの後、マスクは９０°回転され、第２の投射方向にレーザー放射された。交差点が２倍のエネルギーで放射され、生じたビアは銅層と同じ深さに延びるように形成された。
【００９２】
前記のように準備された同じ出発材料を用いて以下のステップが実行された。例１の誘電体は例２とは異なるレーザーで構造化された。
【００９３】
ａ）例１及び２のためにキャリア材料を準備する。
【００９４】
ｂ）例１におけるレーザーアブレーション： 
３５μｍ／４０μｍのスペース／線の寸法でマスク。
それぞれの投射方向に６５０ｍＪの２５０のパルス。
【００９５】
ｂ）例２におけるレーザーアブレーション：
１１０μｍ／２５０μｍのスペース／線の寸法でマスク。
第１の投射方向に６５０ｍＪの１５０のパルス、
第２の投射方向に６５０ｍＪの３５０のパルス。
【００９６】
ｃ）例１及び２における下塗り層の析出：
ＤＳ−ＰＴＨ法手順、垂直に：
膨潤剤セキュリガント（登録商標）（Ａｔｏｔｅｃｈ）          ２分、７７℃
過マンガン酸塩エッチ（Ａｔｏｔｅｃｈ）                      ８分、７０℃、超音波
還元剤コンディショナー（Ａｔｏｔｅｃｈ）                    ５分、４８℃
クリーナーセキュリガント（登録商標）                        ５分、５７℃
エッチクリーナーセキュリガント（登録商標）                  ２分、２５℃
プリディップネオガント（登録商標）（Ａｔｏｔｅｃｈ）        １分、２５℃
活性化剤ネオガント（登録商標）                              ５分、３９℃
還元剤ネオガント（登録商標）                                ５分、３０℃
無電解銅プリントガント（登録商標）（Ａｔｏｔｅｃｈ）          ３０分、３２℃
【００９７】
ｄ）例１及び２における金属層の析出
垂直技術の金属化条件：
クリーナーキュプラプロ（Ａｔｏｔｅｃｈ）                    ５分、３９℃
エッチクリーナーセキュリガント（登録商標）                  ３０秒、２８℃
デスケーリング（１０重量％のＨ２ＳＯ４）                      ２分、２５℃
１Ａ／ｄｍ２の密度でキュプラシド（登録商標）（Ａｔｏｔｅｃｈ）による電気めっき  ２７℃
【００９８】
ｅ）例１及び２における金属層の除去：
２つの方法ステップで過度金属が完全にエッチングされ、導体構造は無傷のままである。
第１ステップでは水平ラインが使用された：
ピルエッチャー
塩化鉄／塩酸、３５℃
１．２ｍ／分、４．６μｍ除去
第２ステップでは垂直ラインが使用された：
垂直モジュール
ペルオキソ一硫酸塩水素カリウム、２８℃
１．７μｍ／分除去
【００９９】
図５は金属化後のフィルドビア（左）と回路パターン（右）とそれらの上に延びる金属層の電子顕微鏡断面図である。硫酸銅浴による金属めっきの際、０．３ｍｌ／ｌの光沢剤（Ａｔｏｔｅｃｈ）と１３ｍｌ／ｌのベーシックレベラー（Ａｔｏｔｅｃｈ）が金属めっき浴に加えられた。ビアはキャリア要素の面と同じ深さまで埋められ、金属で満たされる。
【０１００】
図６の左側の写真は金属化後の２つの回路パターン、右側の写真は３つの回路パターンを示し、そこを越えて延びる金属層を有する電子顕微鏡断面図である。硫酸銅浴による金属めっきの際、０．８ｍｌ／ｌの光沢剤（Ａｔｏｔｅｃｈ）と１４ｍｌ／ｌのベーシックレベラー（Ａｔｏｔｅｃｈ）が金属めっき浴に加えられた。
【０１０１】
図７は、銅めっき後のフィルド溝及びビアから突出した銅を有する電気めっきされた誘電体の平面図である。金属めっきの際、０．８ｍｌ／ｌの光沢剤（Ａｔｏｔｅｃｈ）と１４ｍｌ／ｌのベーシックレベラー（Ａｔｏｔｅｃｈ）が金属めっき浴に加えられた。
【０１０２】
図８は、回路パターン及びこのパターンの交差点から突出した銅を有する図７より大きい縮尺の電気めっきされた誘電体の平面図である。銅めっきの際、０．９ｍｌ／ｌの光沢剤（Ａｔｏｔｅｃｈ）と１６ｍｌ／ｌのベーシックレベラー（Ａｔｏｔｅｃｈ）が金属めっき浴に加えられた。
【０１０３】
図９は、過度銅が２度エッチングされた後の構造化された、電気めっきされた誘電体の平面図である。過度銅は完全に除去され、導体構造は無傷のままである。
【０１０４】
例３：
機械穿孔、デスミア、活性化、無電解めっき及び電解パネルめっきなどの従来の方法により製造された一般的なエポキシ樹脂ベースのＦＲ４基板から成る回路プリント基板と、１５０μｍ厚のめっきビアを用いて、別な例の作業が実行された。回路パターンを作るために、従来のドライフィルムレジストイメージング及び酸エッチングが適用された。
【０１０５】
次いで、７０μｍの樹脂、Ｉｓｏｆｏｉｌ（Ｉｓｏｌａ）を有するＲＣＣ箔（樹脂コーティングされた１８μｍ厚の銅箔）が、ＦＲ４の業界標準条件を用いた熱と圧力によりコアボードの両面に積層された。次いで、ＲＣＣエポキシ樹脂層から望んでいない銅張箔を除去するために、得られた基板は酸性エッチング液でエッチングされた。
【０１０６】
誘電体のレーザーアブレーションにより同時に創出されるブラインドマイクロビアと凹んだ回路パターンを有する単層の形成のために、生じた裸のエポキシ層（誘電体）がベースとして働く。
【０１０７】
回路溝及びブラインドマイクロビアホールのレーザーアブレーションは、１５μｍのビームスポットサイズを有する３５５ｎｍ波長のＵＶレーザーを用いて同時に実行され、４Ｗ〜８Ｗ、２０ｋＨｚの平均出力範囲で操作された。この操作は３００ｍｍ／ｓｅｃのアブレーション速度で１５μｍのアブレーション深さになった。
【０１０８】
走査速度は材料の種類と特徴のサイズにかなり依存することが分かった。
【０１０９】
別な実験では、レーザービームが表面上を走査される間、酸素が誘電体表面に吹きかけられた。走査速度がかなり増した。
【０１１０】
レーザーアブレーションで形成された凹部はＳＥＭ写真に示されている。図１０は、凹んだパターン（溝）及びホール（ビア）を有するこの写真を示す。この回路の拡大写真は、やはり溝とビアを示した図１１に示される。パターン及びスルーホールを作るために従来の方法が使用される場合に必要なスペースを例示するために、典型的なＢＧＡパッドのハロー（かさ）がこの写真に概略的に示されている。この図から、３つのパターンが２つのビアの間をうまく通過することが見てとれる。大きいＢＧＡパッドを基板表面に作らなければならない場合は（たとえミスレジストレーションが起きても、この場合、スルーホールとの電気接触を作るためパターンは穴に合わなければならないので、従来技術によるミスレジストレーションを補償するために）、２つのパッドの間に１つのパターンだけが通り、３つのパターンは通らない。
【０１１１】
次いで、後続の電解銅めっきのために高い表面部分と凹んだ構造（すなわち、パネルの表面全体）を導電性にするために、パネルは表２に挙げられたアトテックＰＴＨ手順で処理された。
【０１１２】
狭い溝を作るため線経路に沿った１レーザー走査による大きく拡大した溝の写真が、図１２に示されている。図１３では、広めの溝を作るため線経路に沿った複数レーザー走査により作られた穴と溝の交差のＳＥＭ詳細図が示されている。画像はレーザー研磨の前に取られ、０．８ｍｍＢＧＡを示す。複数の異なるレーザー順序が可能である。
【０１１３】
表２はプロセス手順を示す。ＮａＰＳはペルオキソ二硫酸塩ナトリウム、ＲＴは室温を示す。
【０１１４】
【表２】
0005568618.tif 000003
【０１１５】
次のステップでは、パネルは凹みを有するその表面全体を電解銅めっきされた。めっきは、４０〜４５ｇのＣｕ２＋／ｌ、１４０〜１６０ｇのＨ２ＳＯ４／ｌ、３０〜４０ｐｐｍの塩化物、４〜６ｇ／ｌのＦｅ（ＩＩ）、０．５〜１．５ｇ／ｌのＦｅ（ＩＩＩ）を有するめっき浴を用いて１．３Ａ／ｄｍ２で実行された。
【０１１６】
約２０μｍ厚の銅層が８５分以内にめっきされた。
【０１１７】
次のステップでは、銅層の大半が導体構造が望まれないパネルの高い部分から化学的エッチングにより除去された。エッチングは、標準エッチングラインの、Ｃｈｅｍｕｃｕｔ社（米国）製のシグマＨＤＣの塩化第二銅溶液で実行された。次いで、研削、研磨又はフライスにより残りの２〜３μｍの銅が除去された（詳しいプロセスの説明は以下を参照されたい）。
【０１１８】
図１４は、銅の詰まったビアと溝の銅パターン（０．２ｍｍピッチＢＧＡの３本の線）を示す。図１５の写真は、金属化の前の図１４に示された実例のパターン及びビアの寸法を示す。ビアは約５０μｍの直径を有し、パターンは約２０μｍの線幅を有する。図１６は、下の銅面に接続したビアを有するこれらビア及びパターンの断面を示す。ビアの銅金属とパターンの銅金属の間に優れた銅結合が創出される。これは図１７に示される。鋭利な角のない滑らかな移行部がビアの銅金属と右に延びる銅パターンの間に創出されている。これは、熱負荷に耐える銅の良好な安定性を保証する。
【０１１９】
例４：
裸の純粋なポリイミド箔（ＳＰＢ０５０ Ｅｓｐａｎｅｘ  日鉄）が、製造業者の薦める標準条件に従って、１５０μｍ厚のＦＲ４多層基板コアの両面に積層された。
【０１２０】
回路溝及びブラインドマイクロビアホールのレーザーアブレーションが、例３のサンプルと同様の条件を用いて再び同時に実行された。３００ｍｍ／秒のアブレーション速度で１５μｍアブレーション深さになる４〜８Ｗ、２０ｋＨｚの平均出力範囲で操作して、１５μｍのビームスポットサイズを有する３５５ｎｍ波長のＵＶレーザーが使用された。
【０１２１】
ポリイミド箔の高い構造及び凹んだ構造を導電性にするために、パネルは例３のサンプルと同様のＰＴＨ条件で処理された。
【０１２２】
次いで、サンプルは例３のサンプルと同一の条件を用いてめっきされた。
【０１２３】
銅層の大半が導体構造が望まれないパネルの高い部分から化学的エッチングにより除去された。エッチングは、標準エッチングラインの、Ｃｈｅｍｕｃｕｔ社（米国）製のシグマＨＤＣの塩化第二銅溶液で実行された。次いで、研削、研磨又はフライスにより残りの２〜３μｍの銅が除去された（詳しいプロセスの説明は以下を参照されたい）。
【０１２４】
例５：
同様の基板積層が例４のサンプルのように使用された。
【０１２５】
ポリイミド箔の凹んだ構造のアブレーションは、マスク投射により３００Ｈｚ、３０８ｎｍ波長のエキシマレーザーを用いて実行された。回路ライン及びマイクロビア開口の除去は２つの別個のマスクを要した。６正方形／インチの正方形サイズの回路の片面に環状マイクロビアパッドを有する１５μｍ深さの回路パターンを除去するために、０．３μｍ／パルスのアブレーション速度の約５０パルスが必要だった。
【０１２６】
残りの３５μｍ厚のポリイミドのビアホールを除去するために、付加的な１０５パルスが必要だった。
【０１２７】
次のステップでは、銅層の大半が化学的エッチングにより導体構造が望まれないパネルの高い部分から除去された。エッチングは、標準エッチングラインの、Ｃｈｅｍｕｃｕｔ社（米国）製のシグマＨＤＣの塩化第二銅溶液で実行された。次いで、研削、研磨又はフライスにより残りの２〜３μｍの銅が除去された（詳しいプロセスの説明は以下を参照されたい）。
【０１２８】
選択プロセス（ディスクリート回路及びビアを作るための）：
【０１２９】
ステップ１：
業界標準パラメータに設定された業界標準エッチング技術（装置、化学）を使用するが、詰めプロセスの間に創出された過大めっき銅の大半（８５％）を除去するように設定された接触時間を用いる。
業界標準プロセスは、アルカリエッチング、酸性エッチング−塩化第二銅、塩化第二鉄エッチング、硫酸／過酸化物エッチング、又はＤＣ若しくはパルス／逆パルス技術を用いた電解エッチングなどの特に発展した装置を有する。
【０１３０】
ステップ２：
以下の業界標準方法の１つを用いて過大めっき銅（及び活性化層）の残りの１５％を除去する。
硬いフライス工具を用いた機械的平坦化
業界標準マイクロエッチパラメータを用いたディファレンシャルエッチング（過酸化物、過硫酸塩、オキソネ（ｏｘｏｎｅ）／カロアテ（ｃａｒｏａｔｅ）、など）
化学的機械的平坦化（回転、直線、など）
機械的ソフトブラッシング（軽石を用いて又は用いずに）
【０１３１】
上の例は、図１８に関連して表３に概略的に示されたのと同じ小さい寸法の極めて微細な構造を有する経済的なプリント基板に基づく回路キャリアを製造することができることを示す。
【０１３２】
表３はキャリア設計を示す。
【０１３３】
【表３】
0005568618.tif 000004
【０１３４】
図１８はキャリア設計を概略的に示す。このキャリアは銅で満たされた３つのビア１を備えている。これらビアの２つは、それらの間にパターンが通らずに隣接している。別の二つのビアは、それの間に１つのパターン７が通って隣接している。表３に与えられたパラメータ寸法は本発明の実現により達成される値である。本発明によればこの設計が得られ、同時に、形成されたＨＤＩ回路のためのベースとして従来のプリント基板を用いた競争価格の回路キャリアの設計を実現する。
【０１３５】
前記の例と実施形態は説明のためだけのものであり、様々な変形や変更並びに本出願において説明した特徴の組み合わせは当業者にとって明らかであり、本発明の精神及び範囲及び従属請求項の範囲に含まれる。ここで引用した全ての刊行物、特許及び特許出願は参照により組み込まれる。
【符号の説明】
【０１３６】
１  ビア、銅フィルドビア
２  溝（トレンチ）
３  ビアを有する溝
４  下塗り層
５  金属（銅）
６，６’  誘電体
７  銅パターン
９  プリント基板
１０  構造化された外側銅層
【図１】
0005568618.tif 000005
【図２】
0005568618.tif 000006
【図３】
0005568618.tif 000007
【図４】
0005568618.tif 000008
【図５】
0005568618.tif 000009
【図６】
0005568618.tif 000010
【図７】
0005568618.tif 000011
【図８】
0005568618.tif 000012
【図９】
0005568618.tif 000013
【図１０】
0005568618.tif 000014
【図１１】
0005568618.tif 000015
【図１２】
0005568618.tif 000016
【図１３】
0005568618.tif 000017
【図１４】
0005568618.tif 000018
【図１５】
0005568618.tif 000019
【図１６】
0005568618.tif 000020
【図１７】
0005568618.tif 000021
【図１８】
0005568618.tif 000022