(57)【特許請求の範囲】
【請求項１】
少なくとも１個のアップブリッジエレメントと１個のダウンブリッジエレメントとを含むコンバータと、
仮想電流リップルのパルス幅変調回路と、を備え、
前記アップブリッジエレメントおよび前記ダウンブリッジエレメントが入力電源に電気的に接続され、位相ノードを通じて前記アップブリッジエレメントと前記ダウンブリッジエレメントを接続し、前記位相ノードがパルス幅変調信号で制御するドライバーにより駆動されて前記位相ノード電圧信号を生成することで、前記アップブリッジエレメントおよび前記ダウンブリッジエレメントにスイッチング動作を行わせ、
前記位相ノードが出力インダクタンス、出力コンデンサに接続し、前記出力インダクタンスの電流を前記出力コンデンサに充電するよう制御して出力電圧を生成し、
前記仮想電流リップルのパルス幅変調回路は、前記位相ノード電圧信号を入力すると共に出力電圧信号に反応し、
直流基準電圧レベルにある仮想電流リップルのパラメータ信号を生成する積分及び直流バイアス除去ユニットと、
前記仮想電流リップルのパラメータ信号と出力電圧信号のスルーレートとがパルス幅変調のパラメータ信号をベクトル合成する位相合成ユニットと、
アップ直流基準電圧レベルおよびダウン直流基準電圧レベルを生成し、前記パルス幅変調のパラメータ信号と前記アップ直流基準電圧レベルおよび前記ダウン直流基準電圧レベルを比較してパルス幅変調信号を生成して前記ドライバーに入力するデュアル基準電圧レベル生成ユニットとを含むことを特徴とするパルス幅変調制御回路。
【請求項２】
前記仮想電流リップルのパルス幅変調回路は、直流基準電圧レベルユニットとパルス幅変調生成ユニットを更に含み、
前記直流基準電圧レベルユニットが直流基準電圧レベルを提供し、前記積分及び直流バイアス除去ユニットの入力側が前記位相ノード電圧信号に接続し、且つ、直流基準電圧レベルユニットに接続して位相ノード電圧信号の方形波が積分、及び、直流バイアス除去を経ることで直流基準電圧レベルにある三角波を形成し、前記三角波のスルーレートが前記位相ノード電圧信号の変化に反応でき、
前記位相合成ユニットは、前記積分及び直流バイアス除去ユニットが出力した積分波形電圧と前記コンバータが出力した電圧を受信し、割合による重畳を行って近似三角波の合成電圧を生成し、前記電圧を前記パルス幅変調のパラメータ信号とし、
デュアル基準電圧レベル生成ユニットの入力側が前記直流基準電圧レベルユニットに接続し、前記パルス幅変調生成ユニットまで出力し、且つ、前記デュアル基準電圧レベル生成ユニットが直流基準電圧レベルの正負の同じ電圧差に対応する前記アップ直流基準電圧レベルおよび前記ダウン直流基準電圧レベルを生成し、
前記パルス幅変調生成ユニットの入力側が前記位相合成ユニットの出力側及び前記デュアル基準電圧レベル生成ユニットの出力側に接続し、前記位相合成ユニットから入力された前記パルス幅変調のパラメータ信号と前記デュアル基準電圧レベル生成ユニットの前記アップ直流基準電圧レベル、前記ダウン直流基準電圧レベルとを比較させて、前記パルス幅変調信号を生成することを特徴とする請求項１に記載のパルス幅変調制御回路。
【請求項３】
前記積分及び直流バイアス除去ユニットは、積分部分と直流バイアス除去部分とを備え、
前記積分部分が前記アップブリッジエレメントおよび前記ダウンブリッジエレメントの前記位相ノードの方形波信号を積分して三角波信号を形成し、
前記直流バイアス除去部分が積分回路と誤差増幅回路とを有し、
前記積分回路の入力側が前記積分部分の出力側に接続し、
前記誤差増幅回路が前記積分回路の出力側、及び、前記直流基準電圧レベルユニットの出力に接続し、
前記積分部分が出力した前記アップブリッジエレメントおよび前記ダウンブリッジエレメントに対応する前記位相ノード信号は、前記積分回路を経由して直流レベルに対応する波形を形成してから前記誤差増幅回路により前記直流レベル波形と前記直流基準電圧レベルユニットの前記直流基準電圧レベルを比較させることができ、その直流誤差量を増幅してから前記積分部分に入力し、前記積分部分が出力した異なる前記直流レベルの三角波電圧を前記直流基準電圧レベルにある三角波として調整させることができることを特徴とする請求項２に記載のパルス幅変調制御回路。
【請求項４】
前記積分及び直流バイアス除去ユニットは、積分部分と直流バイアス除去部分とを備え、
前記積分部分が前記アップブリッジエレメントおよび前記ダウンブリッジエレメントの前記位相ノードの方形波信号を積分して三角波信号を形成し、
前記直流バイアス除去部分が比較回路と積分回路からなり、
前記比較回路の入力側が前記積分部分の出力信号、及び、前記直流基準電圧レベルユニットの出力信号に接続し、
前記積分回路の入力側が前記比較回路、及び、前記直流基準電圧レベルユニットの出力信号に接続し、
前記積分部分が受信した積分波形は、前記直流基準電圧レベルを基準とし、前記比較回路と前記直流基準電圧レベルを比較し、前記積分回路を通じて積分した後前記直流基準電圧レベルに対応する直流誤差の出力電圧を生成し、前記電圧を前記積分部分に入力して前記積分部分の出力直流レベルを調整し、前記直流基準電圧レベルに対応する三角波を形成することを特徴とする請求項２に記載のパルス幅変調制御回路。
【請求項５】
前記位相合成ユニットは、誤差増幅器を備え、入力側に前記積分、及び、直流バイアス除去ユニットの出力電圧及び前記コンバータの出力及び帰還電圧を入力し、重畳を経て出力パルス幅変調のパラメータ信号を合成することを特徴とする請求項２に記載のパルス幅変調制御回路。
【請求項６】
前記デュアル基準電圧レベル生成ユニットは、２つの比較回路を備え、前記２つの比較回路のいずれか入力側が前記直流基準レベルに接続し、前記２つの比較回路が抵抗に接続し、前記抵抗の抵抗値の設定を介して前記直流基準電圧レベルの正負の同じ電圧差に対応する前記アップ直流基準電圧レベルおよび前記ダウン直流基準電圧レベルを各々出力することを特徴とする請求項２に記載のパルス幅変調制御回路。
【請求項７】
前記パルス幅変調生成ユニットは、２つの比較回路を備え、前記比較回路のいずれかの入力側が前記パルス幅変調のパラメータ信号、及び、前記アップ直流基準電圧レベルに接続し、別の前記比較回路の入力側が前記パルス幅変調のパラメータ信号、及び、前記ダウン直流基準電圧レベルに接続し、２つの前記比較回路の出力が前記パルス幅変調のパラメータ信号のスルーレート変化に反応する方形波信号を形成することを特徴とする請求項２に記載のパルス幅変調制御回路。
【請求項８】
前記仮想電流リップルのパルス幅変調回路と前記ドライバーと前記アップブリッジエレメントおよび前記ダウンブリッジエレメントとを有するパルス幅変調アーキテクチャが並列接続され、前記出力インダクタンスと同一前記出力コンデンサに各々接続して多相配置を行うことができることを特徴とする請求項２に記載のパルス幅変調制御回路。
【請求項９】
少なくとも１個のアップブリッジエレメントと１個のダウンブリッジエレメントとを含むコンバータと、を備え、
前記アップブリッジエレメントおよび前記ダウンブリッジエレメントが入力電源に電気的に接続され、位相ノードを通じて前記アップブリッジエレメントと前記ダウンブリッジエレメントを接続し、前記位相ノードがパルス幅変調信号で制御するドライバーにより駆動されて前記アップブリッジエレメントおよび前記ダウンブリッジエレメントにスイッチング動作を行わせ、
前記位相ノードが出力インダクタンス、出力コンデンサに接続し、前記出力インダクタンスの電流を前記出力コンデンサに充電するよう制御して出力電圧を生成し、
前記位相ノードの方形波電圧信号を取り、直流基準電圧レベルを設定し、前記信号が積分及び直流バイアス除去処理を経て前記直流基準電圧レベルにある仮想電流リップルのパラメータ信号を生成するａステップと、
反応した出力電圧信号と前記仮想電流リップルのパラメータ信号を重畳して近似三角波を有するパルス幅変調パラメータ信号を合成するｂステップと、
前記パルス幅変調のパラメータ信号を測定すると共に前記パルス幅変調信号を生成して前記アップ、ダウンブリッジエレメントの動作を制御するｃステップと、
を含むことを特徴とするパルス幅変調制御方法。
【請求項１０】
前記ｃステップの測定方法は、前記直流基準電圧レベルの正負の同じ電圧差に対応するアップ直流基準電圧レベルおよびダウン直流基準電圧レベルを設定し、前記パルス幅変調のパラメータ信号の上昇波、下降波は各々前記アップ直流基準電圧レベル信号および前記ダウン直流基準電圧レベル信号のレベルにある時、前記パルス幅変調信号を生成できることを特徴とする請求項９に記載のパルス幅変調制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーコンバータのパルス幅変調制御回路及びその制御方法に関し、特に、閉回路を要しない安定化補償調整のパルス幅変調制御回路及びその制御方法に関する。
【背景技術】
【０００２】
パワーコンバータは、一般的な電子機器にとって、極めて重要な地位を占め、電源を変換して電子機器の作動時に必要とする電圧を供給するものである。利用者にとって、電子機器の動作時間の持続力は、往々にして電子機器購入時に、主な考慮要因の一つとなる。このため、如何にして電子機器を長時間動作状態に保たせるかが、現在のパワーコンバータの主な設計目標となっている。
【０００３】
現在パワーコンバータの設計は、スイッチング式パワーコンバータ（Ｓｗｉｔｃｈｉｎｇ  Ｐｏｗｅｒ  Ｓｕｐｐｌｉｅｓ）が主流である。スイッチング式パワーコンバータは負荷に必要とする出力電力、出力電圧或いは出力電流の判断を通じて、パルス幅変調（ＰＷＭ  Ｐｕｌｓｅ−ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ）の方法によりパワーコンバータが電気エネルギーを出力する時、負荷に出力される電気エネルギーを正確に制御して負荷の使用に供給する。スイッチング式パワーコンバータの使用時、電気エネルギーの無駄が発生しにくいため、電気エネルギーの消費を節約できる。
【０００４】
特許文献１を参照しながら説明する。特許文献１は、Ｉｎｔｅｒｓｉｌ社から発表されたスイッチング式パワーコンバータで、主にインダクタンス電流を検出する回路により電流の極性が変換したかを検出し、また、カウンターを組み合わせて負荷の電流状態の変更開始時間を測定して、電気エネルギーの出力モードを選択する。よって、該スイッチング式パワーコンバータが高電流の負荷状態にある時、パルス幅変調の調整及び制御回路を選択して出力する電気エネルギーを制御でき、また、低電流の負荷状態にある時、遅延（リップル）制御回路を選択して出力する電気エネルギーを制御でき、これを介して電気エネルギー出力を節約する目的を達成し、電子機器の持続作動時間を延ばす。
【０００５】
しかし、このようなスイッチング式パワーコンバータのカウンターが負荷の電流状態変化の検出から適した電気エネルギーの出力モードを選択するまで、タイムラグがあったため、スイッチング式パワーコンバータは、負荷の電流状態に合わせて適した電気エネルギーを正確に供給できなくなっていた。例えば負荷が高電流状態から低電流状態に変わった時、カウンター作動時の時間誤差により、該スイッチング式パワーコンバータがまだ遅延（リップル）調整及び制御回路で出力する電気エネルギーを制御し、出力する電気エネルギーを負荷の需要に合わせることができなくなり、従って電気エネルギー損失が起きていた。よって、カウンターを利用した、このようなスイッチング式パワーコンバータの出力する電気エネルギーに対する調整効果が悪く、且つ余分な電気エネルギー消費が生じていた。
【０００６】
更に、このようなスイッチング式パワーコンバータの設計について、パルス幅変調制御回路は電源を負荷に安定的に出力するため、負荷に入力する電源に対し補償調整を行い、遅延（リップル）調整及び制御回路、或いはその他の回路を組み合わせなければならず、単一制御回路による出力電圧の安定化制御効果を奏することができないため、このようなスイッチング式パワーコンバータの設計コストが比較的高く、体積も大きくなり、現在電子製品の体積が絶え間なくコンパクト化するという傾向の下、このようなパワーコンバータの設計を改善する必要がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第６４３３５２５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、コンバータ出力側のインダクタンス、静電容量特性の影響を軽減できるパルス幅変調制御信号を提供し、正確な制御及びコスト削減の効果を有するパルス幅変調制御回路及びその制御方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のコンバータは、少なくとも１個のアップブリッジエレメントと１個のダウンブリッジエレメントとを含み、該アップ、ダウンブリッジエレメントが入力電源に電気的に接続され、また、位相ノードを通じてアップブリッジエレメントとダウンブリッジエレメントを接続し、位相ノードがパルス幅変調信号で制御するドライバーにより駆動されて位相ノード電圧信号を生成することで、アップ、ダウンブリッジエレメントにスイッチング動作を行わせる。
また、該位相ノードが出力インダクタンス、出力コンデンサに接続し、出力インダクタンスの電流を出力コンデンサに充電するよう制御して出力電圧を生成する。
本発明のパルス幅変調制御回路は、仮想電流リップルのパルス幅変調回路を備える。
該仮想電流リップルのパルス幅変調回路は、前記位相ノード電圧信号を入力すると共に出力電圧信号に反応し、また、直流基準電圧レベルにある仮想電流リップルのパラメータ信号を生成する積分と直流バイアス除去ユニットと、該仮想電流リップルのパラメータ信号と出力電圧信号のスルーレートとがパルス幅変調のパラメータ信号をベクトル合成させる位相合成ユニットと、アップ、ダウン直流基準電圧レベルを生成し、該パルス幅変調のパラメータ信号とアップ、ダウン直流基準電圧レベルを比較してパルス幅変調信号を生成して前記ドライバーに入力するデュアル基準電圧レベル生成ユニットとを含む。
【００１０】
本発明の仮想電流リップルのパルス幅変調回路は、直流基準電圧レベルを提供する直流基準電圧レベルユニットと、その入力側が前記位相ノード電圧信号に接続し、また、直流基準電圧レベルユニットに接続して位相ノード電圧信号の方形波が積分及び直流バイアス除去を経ることで直流基準電圧レベルにある三角波を形成し、また、該三角波のスルーレートが位相ノード電圧信号の変化に反応できる積分及び直流バイアス除去ユニットと、積分及び直流バイアス除去ユニットが出力した積分波形電圧とコンバータが出力した電圧を受信し、割合による重畳を行って近似三角波の合成電圧を生成し、また、該電圧をパルス幅変調のパラメータ信号とする位相合成ユニットと、その入力側が直流基準電圧レベルユニットに接続し、パルス幅変調生成ユニットまで出力し、且つ直流基準電圧レベルの正負の同じ電圧差に対応するデュアルのアップ、ダウン直流基準電圧レベルを生成するデュアル基準電圧レベル生成ユニットと、その入力側が位相合成ユニットの出力側及びデュアル基準電圧レベル生成ユニットの出力側に接続し、位相合成ユニットから入力されたパルス幅変調のパラメータ信号とデュアル基準電圧レベル生成ユニットのアップ直流基準電圧レベル、ダウン直流基準電圧レベルとを比較させて、パルス幅変調信号を生成し、また、該パルス幅変調信号をドライバーに入力してアップ、ダウンブリッジエレメントの動作を制御するパルス幅変調生成ユニットとを含む。
【００１１】
本発明は、該仮想電流リップルのパルス幅変調回路を介してパワーコンバータを設計し、出力インダクタンス及びフィルタリングコンデンサ素子の特性インピーダンスと外付けラインレギュレーション誤差増幅器の周波数応答特性を精密に制御して高い安定性で、且つ使いやすいパワーコンバータ設計を達成する必要が全くなく、該パワーコンバータが高負荷状態にあるか、或いは低負荷状態にあるかを問わず、該仮想電流リップルのパルス幅変調回路はいずれも電源の安定出力の目的を達成でき、パワーコンバータの製造コストを削減できるだけでなく、パワーコンバータの体積をコンパクト化して従来の技術の不足するところも解決できる。
【００１２】
本発明の閉回路を要しない安定化補償調整のパルス幅変調制御方法には、
位相ノードの方形波電圧信号を取り、直流基準電圧レベルを設定し、該信号が積分及び直流バイアス除去処理を経て直流基準電圧レベルにある仮想電流リップルのパラメータ信号を生成するａステップと、
反応した出力電圧信号と仮想電流リップルのパラメータ信号を重畳して近似三角波を有するパルス幅変調パラメータ信号を合成するｂステップと、
パルス幅変調のパラメータ信号を測定すると共にパルス幅変調信号を生成してアップ、ダウンブリッジエレメントの動作を制御するｃステップと、
を含む。
前記ｃステップの測定方法は、直流基準電圧レベルの正負の同じ電圧差に対応するアップ、ダウン直流基準電圧レベルを設定し、また、該パルス幅変調のパラメータ信号の上昇波、下降波は各々アップ、ダウン直流基準電圧レベル信号のレベルにある時、パルス幅変調信号を生成できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態によるパルス幅変調制御回路の回路構成を示す図。
【図２】本発明の仮想電流リップルのパルス幅変調回路のブロック図。
【図３】本発明の仮想電流リップルのパルス幅変調回路及び動作波形状態を示す図。
【図４】本発明の動作波形を示す図。
【図５Ａ】本発明の積分及び直流バイアス除去ユニットの回路図。
【図５Ｂ】図５Ａに対応する波形を示す図。
【図６Ａ】本発明の他の実施形態の直流バイアス除去部分の回路図。
【図６Ｂ】図６Ａに対応する波形を示す図。
【図６Ｃ】図６Ａに対応する波形を示す図。
【図７】本発明の位相合成ユニット回路図。
【図８】本発明のデュアル基準電圧レベル生成ユニット回路図。
【図９】本発明のパルス幅変調ユニット回路図。
【図１０】本発明の多相応用を示す図。
【発明を実施するための形態】
【００１４】
（一実施形態）
本発明の一実施形態によるコンバータ回路構成について、図１を参照しながら説明する。本発明のコンバータは、アップブリッジエレメントＱ１とダウンブリッジエレメントＱ２とを含み、また、アップ、ダウンブリッジエレメントＱ１、Ｑ２が入力電源ＶＩＮに電気的に接続され、位相ノードＡを通じて該アップ、ダウンブリッジエレメントＱ１、Ｑ２を接続し、位相ノードＡがドライバー９１により駆動されてアップ、ダウンブリッジエレメントＱ１、Ｑ２にスイッチング動作を行わせる。また、前記ダウンブリッジエレメントＱ２はダイオード（図示略）とすることができる。該位相ノードＡが出力インダクタンス９２、出力コンデンサ９３に接続し、また、出力インダクタンス９２の電流を出力コンデンサ９３に充電するよう制御して出力電圧ＶＯＵＴを生成する。本実施形態では、分圧抵抗９４、９５の分圧電圧を取って出力電圧ＶＯＵＴの変化を検出する。また、本発明は、仮想電流リップルのパルス幅変調回路１を備え、また、該仮想電流リップルのパルス幅変調回路１が前記位相ノードＡの電圧信号を入力すると共に出力電圧ＶＯＵＴ信号に反応し、且つドライバー９１に出力してアップ、ダウンブリッジエレメントＱ１、Ｑ２にスイッチング動作を行わせるよう制御する。
【００１５】
図１乃至図４を参照しながら説明する。本発明の仮想電流リップルのパルス幅変調回路１は、直流基準電圧レベルユニット２と積分及び直流バイアス除去ユニット３と位相合成ユニット４とデュアル基準電圧レベル生成ユニット５とパルス幅変調生成ユニットとを含む。直流基準電圧レベルユニット２は、直流基準電圧レベルＶＲＥＦ（図４参照）を提供する。積分及び直流バイアス除去ユニット３は、その入力側が位相ノードＡの電圧ＶＳＷ信号に接続し、且つ直流基準電圧レベルユニット２に接続し、また、積分部分３１と直流バイアス除去部分３２とを備える。
【００１６】
図３、図４に示すように、該位相ノードＡの電圧信号の方形波は、積分及び直流バイアス除去を経て直流基準電圧レベルにある三角波Ｖｉｎｔを形成し、その波形は図４に示す通りである。また、該三角波のスルーレートは、位相ノードＡの電圧信号変化に反応できる。本実施形態の図４に示されるＶｉｎｔ波形は、逆位相の形態で、同位相の形態とすることもできる。
【００１７】
位相合成ユニット４は、積分及び直流バイアス除去ユニット３が出力した積分波形電圧とコンバータが帰還及び検出した出力電圧ＶＦＢを受信して割合による重畳を行って三角波電圧を合成する。その波形は図４のＶＥＡの通りであり、該ＶＥＡ電圧をパルス幅変調パラメータ信号する。図内のＶＥＡは、Ｖｉｎｔの逆位相後形成したＶＳＷに対応する同位相波形である。
【００１８】
デュアル基準電圧レベル生成ユニット５の入力側が直流基準電圧レベルユニット２に接続し、パルス幅変調生成ユニット６まで出力する。該デュアル基準電圧レベル生成ユニット６は、図４に示すような直流基準電圧レベルＶＲＥＦの正、負の同じ電圧差に対応するデュアルアップ、ダウン直流基準電圧レベルＶＲＥＦ＋、ＶＲＥＦ−を生成する。
【００１９】
パルス幅変調生成ユニット６の入力側が位相合成ユニット４の出力側及びデュアル基準電圧レベル生成ユニット５の出力側に接続し、位相合成ユニット４から入力したパルス幅変調のパラメータ信号ＶＥＡとデュアル基準電圧レベル生成ユニット５から入力されたアップ直流基準電圧レベルＶＲＥＦ＋、ダウン直流基準電圧レベルＶＲＥＦ−を比較して、パルス幅変調信号を生成し、且つ該パルス幅変調信号をドライバー９１に入力してアップ、ダウンブリッジエレメントＱ１、Ｑ２の動作を制御する。
【００２０】
図４を参照しながら説明する。本発明のコンバータが出力した帰還電圧はＶＦＢで、該ＶＦＢ電圧がＴ１時間に降下した時アップブリッジエレメントＱ１が導通され、ＶＳＷの電圧が上昇してアップ、ダウンブリッジエレメントＱ１、Ｑ２の位相ノードＡのＶＳＷ電圧がＶＩＮ電圧とする。また、Ｔ２時間に出力電圧ＶＯＵＴが上昇した時ダウンブリッジエレメントＱ２が導通され、ＶＳＷ電圧が降下し、位相ノードＡの電圧が地電位となる。出力コンデンサ９３特性の内部抵抗（図示略）は、出力インダクタンス９２電流により充電するため、該帰還ＶＦＢのリップルの該出力コンデンサ９３に対する特性は異なるピークを有する。また、該Ｖｉｎｔは、積分及び直流バイアス除去ユニット３の出力電圧で、ＶＳＷ電圧に対応して基準電圧ＶＲＥＦレベルを有する三角波電圧を生成できる。本実施形態の三角波電圧はＶＳＷ電圧の逆位相で、同位相設計とすることもできる。ＶＥＡは、位相合成ユニット４が入力したコンバータ出力及び帰還電圧ＶＦＢとＶｉｎｔ電圧を重畳すると共に逆方向のパルス幅変調のパラメータ電圧である。該ＶＥＡは、前記Ｖｉｎｔ波形を更に逆位相するため、ＶＳＷ電圧に対応する同位相波形を生成できる。該ＶＲＥＦ＋、ＶＲＥＦ−は、直流基準電圧レベルＶＲＥＦに位置する正負の直流基準電圧レベルである。本発明のＶＥＡ電圧波形のスルーレートは、更にＶＦＢの電圧変化に反応でき、また、近似三角波を生成できる。よって、ＶＥＡ電圧がＴ１時間とＶＲＥＦ−を交差するＢ位置に降下、又はＶＥＡ電圧がＴ２時間とＶＲＥＦ＋を交差するＣ位置に上昇した時パルス幅変調ユニットがパルス幅変調信号を発生させてドライバー９１及びアップ、ダウンブリッジエレメントＱ１、Ｑ２の動作を制御し、また、本発明の出力電圧を変化して正確に反応させることで出力電圧の安定性を向上する。
【００２１】
本発明の積分及び直流バイアス除去ユニット３、位相合成ユニット４、デュアル基準電圧レベル生成ユニット５、パルス幅変調生成ユニット６は、前記機能を達成できるさまざまな設計とすることができる。図１乃至図５Ａに示すように、本発明の積分及び直流バイアス除去ユニット３は、積分部分３１及び直流バイアス除去部分３２を備える。積分部分３１は、第１の演算増幅器ＯＰ１を有し、その逆位相の入力側が接続する第１の抵抗Ｒ１は、位相ノードＡの信号ＳＷと電気的に接続する。また、逆位相の入力側が接続する第２の抵抗Ｒ２は直流バイアス除去部分３２の出力ｂｉａｓと接続する。第１の演算増幅器ＯＰ１の出力側と逆位相の入力側の間に第１のコンデンサＣ１を接続する。積分時定数は、Ｒ１、Ｃ１で決定し、その同位相の入力側が直流基準電圧レベルユニット２の出力接点ＲＥＦに接続し、また、方形波の位相ノードＡの電圧ＶＳＷの積分を三角波信号として形成できる。ｂｉａｓ発生電圧は、出力直流レベルを調整できる。直流バイアス除去部分３２は、積分回路、誤差増幅回路を有し、該積分回路の入力側が積分部分３１の出力側に接続し、誤差増幅回路が積分回路の出力側及び直流基準電圧レベルユニット２の出力接点ＲＥＦに接続し、積分部分３１が位相ノードＡの信号ＶＳＷ方形波のデューティ比に対応して異なる直流レベルの三角波（図３参照）を形成させ、積分回路を経由して直流レベルに対応する波形を形成してから誤差増幅回路により該直流レベル波形と直流基準電圧レベルユニット２の直流基準電圧レベルＶＲＥＦを比較させることができる。その直流誤差量を増幅してから積分部分３１に入力し、積分部分３１が出力した異なる直流レベルの三角波電圧を直流基準電圧レベルＶＲＥＦにある三角波Ｖｉｎｔとして調整させることができる。該直流バイアス除去部分３２は、第２の演算増幅器ＯＰ２と第３の演算増幅器ＯＰ３と第３の抵抗Ｒ３と第４の抵抗Ｒ４と第５の抵抗Ｒ５と第６の抵抗Ｒ６と第２のコンデンサＣ２とを備える。該第２の演算増幅器ＯＰ２の逆位相の入力側が接続する第３の抵抗Ｒ３は、第１の演算増幅器ＯＰ１の出力側と接続し、その逆位相の入力側と出力側の間に第４の抵抗Ｒ４及び第２のコンデンサＣ２を並列接続し、また、その同位相の入力側が直流基準電圧レベルユニット２の出力接点ＲＥＦに接続し、第２の演算増幅器ＯＰ２が積分回路を形成させる。第３の演算増幅器ＯＰ３の逆位相の入力側が接続する第５の抵抗Ｒ５は第２の演算増幅器ＯＰ２の出力側と接続し、その逆位相の入力側と出力側の間に第６の抵抗Ｒ６を接続し、また、その同位相の入力側が直流基準電圧レベルユニット２の出力接点ＲＥＦに接続する。
【００２２】
図５Ａ及び図５Ｂを参照しながら説明する。本発明のＶｉｎｔ出力に直流誤差がない時、Ｖｉｎｔ出力はＶＳＷ積分後のＶＣＲ（出力コンデンサ９３内の抵抗電圧）三角波にＶＲＥＦレベルをプラスしたものである。前記回路は、積分部分３１が入力した第２の演算増幅器ＯＰ２の三角波信号に直流誤差を持たせた時、第２の演算増幅器ＯＰ２の逆位相積分を経由してＶＣＲを除去して直流波形信号Ｖｄｅｔに対応する出力を形成できる。該第２の演算増幅器ＯＰ２が出力した直流波形電圧は、第３の演算増幅器ＯＰ３に入力すると共に基準電圧レベルと比較し、また、誤差増幅を経た後Ｖｂｉａｓ電圧になってから積分部分３１の第１の演算増幅器ＯＰ１の逆位相の入力側にフェードインするため、積分及び直流バイアス除去ユニット３が出力したＶＳＷ積分後のＶＣＲ三角波にＶＲＥＦのレベルをプラスさせて直流基準電圧レベルＶＲＥＦに対応する仮想リップル電流の三角波信号Ｖｉｎｔを形成する。
【００２３】
本発明の他の実施形態について、図１乃至図６Ａを参照しながら説明する。本発明の他の実施形態の積分部分３１は図５Ａと同じ、直流バイアス除去部分３３が比較回路、逆位相積分回路からなる。本実施形態の比較回路は、第４の演算増幅器ＯＰ４を備え、その逆位相の入力側が積分部分３１の出力に接続し、その同位相の入力側が直流基準電圧レベルユニット２の出力接点ＲＥＦに接続する。また、積分回路は第７の抵抗Ｒ７と第３のコンデンサＣ３と第５の演算増幅器ＯＰ５とを備える。該第５の演算増幅器ＯＰ５の逆位相の入力側が接続する第７の抵抗Ｒ７は、比較回路の第４の演算増幅器ＯＰ４の出力と接続し、また、該逆位相の入力側が接続する第３のコンデンサＣ３は、第５の演算増幅器ＯＰ５の出力側と接続し、該第５の演算増幅器ＯＰ５の同位相の入力側が直流基準電圧レベルユニット２の出力接点ＲＥＦに接続し、Ｖｉｎｔ出力に直流誤差がない時、Ｖｉｎｔ出力は、ＶＳＷ積分後のＶＣＲ三角波にＶＲＥＦレベルをプラスしたものである。また、図６Ａと図６Ｂ及び図６Ｃに示すように、Ｖｉｎｔ出力に直流誤差がある時積分部分３１が受信した積分波形は、直流基準電圧レベルＶＲＥＦを基準とし、比較回路により直流参考レベルＶＲＥＦと比較し、生成した方形波は、図６Ｂの破線内に示す通りとなる。直流実効値が基準電圧レベルと同じ場合、該方形波のデューティ比が５０％で、該比較回路が出力したＶｃｏｍｐは２ｘ基準電圧レベルで、うち、Ｋ＝２である。また、積分回路を通じて積分した後相互に対応するＶｉｎｔ直流誤差量のＶｂｉａｓ電圧を生成し、また、図５Ａ及び図６Ｃに示すように、該Ｖｂｉａｓ電圧を前記積分部分３１のｂｉａｓ端点に入力でき、その相位がＶｉｎｔの直流誤差に相殺することで、積分部分３１の出力直流レベルを調整でき、且つ直流基準電圧レベルＶＲＥＦに対応する三角波Ｖｉｎｔ信号を形成する。
【００２４】
図１乃至４及び図７を参照しながら説明する。位相合成ユニット４は、誤差増幅器を備え、入力側に積分及び直流バイアス除去ユニット３の出力電圧Ｖｉｎｔ及びコンバータの出力及び帰還電圧ＶＦＢを入力し、重畳を経て出力パルス幅変調のパラメータ信号を合成する。本実施形態は、第６の演算増幅器ＯＰ６を備え、該第６の演算増幅器ＯＰ６の逆位相の入力側が第８の抵抗Ｒ８と積分及び直流バイアス除去ユニット３の出力接点Ｖｉｎｔに接続し、また、該逆位相の入力側が接続する第９の抵抗Ｒ９は第６の演算増幅器ＯＰ６の出力側と接続し、該逆位相の入力側と第８の抵抗Ｒ８と第９の抵抗Ｒ９の間に位相ノードを有する。該第６の演算増幅器ＯＰ６の同位相の入力側は、コンバータの出力及び帰還電圧接点ＦＢに接続し、また、該第８の抵抗Ｒ８と第９の抵抗Ｒ９の抵抗値を調整して積分及び直流バイアス除去ユニット３の出力電圧に対応する適切な割合及びコンバータの出力及び帰還電圧ＶＦＢを取ることができる。好しくは、Ｖｉｎｔ  １／２０を取ってＶＦＢ電圧に対応し、前記電圧とコンバータの出力及び帰還電圧ＶＦＢを重畳して合成させ、積分及び直流バイアス除去ユニット３の出力電圧三角波信号のスルーレートとコンバータの出力及び帰還電圧ＶＦＢ変化のスルーレートをベクトル合成させて出力パルス幅のパラメータ信号ＶＥＡを形成させることができる。
【００２５】
図１乃至４及び図８を参照しながら説明する。該デュアル基準電圧レベル生成ユニット５は、２つの比較回路を備え、該２つの比較回路のいずれか入力側が直流基準レベル信号に接続し、また、該２つの比較回路が抵抗に接続し、抵抗の抵抗値の設定を介して直流基準電圧レベルの正負の同じ電圧差に対応するアップ、ダウン直流基準電圧レベルを各々出力する。本実施形態は、第７の演算増幅器ＯＰ７と第８の演算増幅器ＯＰ８とを備える。該第７の演算増幅器ＯＰ７、第８の演算増幅器ＯＰ８の同位相の入力側が直流基準電圧レベルユニット２の出力接点ＲＥＦに接続し、また、第７の演算増幅器ＯＰ７の逆位相の入力側が第１０の抵抗Ｒ１０の接地に接続し、且つ逆位相の入力側が接続する第１１の抵抗Ｒ１１は出力側と接続する。該第７の演算増幅器ＯＰ７の出力側がアップ直流基準電圧レベルＶＲＥＦ＋を生成し、また、第８の演算増幅器ＯＰ８の逆位相の入力側が接続する第１２の抵抗Ｒ１２は第７の演算増幅器ＯＰ７の出力側と接続する。該逆位相の入力側が接続する第１３の抵抗Ｒ１３は、第８の演算増幅器ＯＰ８の出力側と接続する。該第１２の抵抗Ｒ１２と第１３の抵抗Ｒ１３及び第８の演算増幅器ＯＰ８の逆位相の入力側は、位相ノードを有し、第８の演算増幅器ＯＰ８の出力側がダウン直流基準電圧レベルＶＲＥＦ−を生成させる。該アップ直流基準電圧レベルＶＲＥＦ＋は、ＶＲＥＦ＋（ＶＲＥＦ×Ｒ１１／Ｒ１０）で、ダウン直流基準電圧レベルＶＲＥＦ−が［（ＶＲＥＦ＋−ＶＲＥＦ）×−１］＋ＶＲＥＦで、直流基準電圧レベルＶＲＥＦ電圧を１Ｖ、第１０の抵抗Ｒ１０を９９Ｋ、第１１の抵抗Ｒ１１の抵抗値を１Ｋに設定すると、ＶＲＥＦ＋＝１＋（１×１Ｋ／９９Ｋ）＝１．０１Ｖで、また、ＶＲＥＦ−＝［（１．０１Ｖ−１Ｖ）×−１］＋１Ｖ＝０．９９Ｖである。
【００２６】
図１乃至４及び図９を参照しながら説明する。本発明のパルス幅変調生成ユニット６は、２つの比較回路を備え、該比較回路のいずれかの入力側がパルス幅変調のパラメータ信号ＥＡ及び直流基準電圧レベルユニット２の出力接点ＲＥＦ＋に接続し、別の比較回路の入力側がパルス幅変調のパラメータ信号ＥＡ及び直流基準電圧レベルユニット２の出力接点ＲＥＦ−に接続し、また２つの比較回路の出力がパルス幅変調のパラメータ信号のスルーレート変化に反応する方形波信号を形成し、該方形波信号がフリップフロップにより増幅すると共にソフトスタート回路に合わせてパルス幅変調信号を生成できる。本実施形態は、第９の演算増幅器ＯＰ９と第１０の演算増幅器ＯＰ１０とＲＳフリップフロップとソフトスタート回路６１とを備える。該ソフトスタート回路６１はパワーコンバータの従来の技術であるため、省略する。該第９の演算増幅器ＯＰ９の同位相の入力側は位相合成ユニット４が入力したパルス幅変調のパラメータ信号ＥＡに接続し、第９の演算増幅器ＯＰ９の逆位相の入力側が直流基準電圧レベルユニット２の出力接点ＲＥＦ＋に接続する。第１０の演算増幅器ＯＰ１０の逆位相の入力側は、位相合成ユニット４が入力したパルス幅変調パラメータ信号ＥＡに接続し、その同位相の入力側が直流基準電圧レベルユニット２の出力接点ＲＥＦ−に接続する。また、該第９の演算増幅器ＯＰ９、第１０の演算増幅器ＯＰ１０の出力側はＲＳフリップフロップのＲ端、Ｓ端に各々接続し、且つＲＳフリップフロップのＱ端とソフトスタート回路６１の出力側がＡＮＤゲートに接続し、該ＡＮＤゲートの出力でパルス幅変調信号ＰＷＭを生成し、ＶＥＡの電圧波形のスルーレートをアップ直流基準電圧レベルＶＲＥＦ＋に上昇させた時、第９の演算放器ＯＰ９が高電位方形波を出力し、ＲＳフリップフロップの出力Ｑを低電位になってコンバータの出力電圧を降下させる。ＶＥＡの電圧波形のスルーレートがダウン直流基準電圧レベルＶＲＥＦ−に降下した時、第１０の演算増幅器ＯＰ１０が高電位方形波を出力し、ＲＳフリップフロップの出力Ｑを高電位になってコンバータの出力電圧を上昇させる。
【００２７】
図１０を参照しながら説明する。本発明の仮想電流リップルのパルス幅変調回路１とドライバー９１とアップ、ダウンブリッジエレメントＱ１、Ｑ２とを有するパルス幅変調アーキテクチャが並列接続され、出力インダクタンス９２と同一出力コンデンサ９３に各々接続して多相配置を行うことができ、本発明が負荷の需要に合わせて出力電流を上昇させる。図内に示すのは、二組のパルス幅変調アーキテクチャの並列接続で、負荷に合わせて二組以上のパルス幅変調アーキテクチャの並列接続設置を行うことができる。
【００２８】
本発明の前記回路は、あくまでも本発明の技術内容を明らかにするものであって、そのような具体例により本発明の特許請求の範囲を限定するべきものではなく、本発明の精神を逸脱しない範囲内において種々の改良変更をなし得ることは、本発明の特許請求の範囲内に含めるものであるのが勿論である。
【符号の説明】
【００２９】
１  ・・・・仮想電流リップルのパルス幅変調回路
２  ・・・・直流基準電圧レベルユニット
３  ・・・・積分及び直流バイアス除去ユニット
３１  ・・・積分部分
３２  ・・・直流バイアス除去部分
３３  ・・・直流バイアス除去部分
４  ・・・・位相合成ユニット
５  ・・・・デュアル基準電圧レベル生成ユニット
６  ・・・・パルス幅変調生成ユニット
６１  ・・・ソフトスタート回路
９１  ・・・ドライバー
９２  ・・・出力インダクタンス
９３  ・・・出力コンデンサ
９４  ・・・抵抗
９５  ・・・抵抗
Ａ  ・・・・位相ノード
Ｑ１  ・・・アップブリッジエレメント
Ｑ２  ・・・ダウンブリッジエレメント
【図１】
0005391318.tif 000002
【図２】
0005391318.tif 000003
【図３】
0005391318.tif 000004
【図４】
0005391318.tif 000005
【図５Ａ】
0005391318.tif 000006
【図６Ａ】
0005391318.tif 000007
【図６Ｂ】
0005391318.tif 000008
【図６Ｃ】
0005391318.tif 000009
【図７】
0005391318.tif 000010
【図８】
0005391318.tif 000011
【図９】
0005391318.tif 000012
【図１０】
0005391318.tif 000013
【図５Ｂ】
0005391318.tif 000014