(57)【特許請求の範囲】
【請求項１】
一端が信号線に接続され、第１走査線によってオンオフされるサンプリングトランジスタと、
このサンプリングトランジスタの他端にゲートが接続され、ドレインが第１電源に接続される駆動トランジスタと、
この駆動トランジスタのソースと第２電源との間に接続され、前記駆動トランジスタに流れる電流によって駆動される発光素子と、
前記駆動トランジスタのゲート・ソース間に接続される保持容量と、
前記駆動トランジスタのソースと基準電位線の間に配置され、第２走査線によってオンオフされるスイッチングトランジスタと、
を含み、
前記信号線に基準信号電圧が設定されている期間に、前記サンプリングトランジスタと前記スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート・ソース間電圧を前記駆動トランジスタの閾値電圧以上とした状態で前記保持容量に基準信号電圧と基準電位の差電圧を充電すると共に、前記駆動トランジスタのソースの電圧を基準電位に設定することで前記発光素子への印加電圧をその閾値電圧以下とし、
その後、前記信号線に基準信号電圧が設定されている期間に、前記サンプリングトランジスタを導通させるとともに、前記スイッチングトランジスタをオフにすることで、前記発光素子への印加電圧をその閾値電圧以下に維持したまま、前記保持容量に前記駆動トランジスタの閾値電圧に相当する電圧を保持し、
前記信号線に表示信号電圧が設定されている期間に、前記サンプリングトランジスタを導通させ前記表示信号電圧をサンプリングし、前記保持容量の保持していた閾値電圧に前記表示信号電圧を重畳し、
前記基準電位線に接続されるプローブポイントであって、少なくとも前記発光素子の形成前に、着脱可能なプローブによりポイント可能なプローブポイントを有する、画素回路。
【請求項２】
複数の画素をマトリクス状に配置した表示装置であって、
複数の信号線と、
この複数の信号線を駆動する信号線駆動回路と、
複数の第１走査線と、
この第１走査線を駆動する第１走査線駆動回路と、
複数の第２走査線と、
この第２走査線を駆動する第２走査線駆動回路と、
基準電位が供給される基準電位線と、
を含み、
各画素は、
一端が信号線に接続され、第１走査線によってオンオフされるサンプリングトランジスタと、
このサンプリングトランジスタの他端にゲートが接続され、ドレインが第１電源に接続される駆動トランジスタと、
この駆動トランジスタのソースと第２電源との間に接続され、前記駆動トランジスタに流れる電流によって駆動される発光素子と、
前記駆動トランジスタのゲート・ソース間に接続される保持容量と、
前記駆動トランジスタのソースと基準電位線の間に配置され、第２走査線によってオンオフされるスイッチングトランジスタと、
を含み、
前記信号線に基準信号電圧が設定されている期間に、前記サンプリングトランジスタと前記スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート・ソース間電圧を前記駆動トランジスタの閾値電圧以上とした状態で前記保持容量に基準信号電圧と基準電位の差電圧を充電すると共に、前記駆動トランジスタのソースの電圧を基準電位に設定することで前記発光素子への印加電圧をその閾値電圧以下とし、
その後、前記信号線に基準信号電圧が設定されている期間に、前記サンプリングトランジスタを導通させるとともに、前記スイッチングトランジスタをオフにすることで、前記発光素子への印加電圧をその閾値電圧以下に維持したまま、前記保持容量に前記駆動トランジスタの閾値電圧に相当する電圧を保持し、
前記信号線に表示信号電圧が設定されている期間に、前記サンプリングトランジスタを導通させ前記表示信号電圧をサンプリングし、前記保持容量の保持していた閾値電圧に前記表示信号電圧を重畳し、
前記基準電位線に接続されるプローブポイントであって、少なくとも前記発光素子の形成前に、プローブにより表示装置の外部からポイント可能なプローブポイントを有する、表示装置。
【請求項３】
請求項２に記載の表示装置であって、
前記基準電位線は、２行の画素に共通であって画素の２行毎に行方向に配置されている表示装置。
【請求項４】
請求項２に記載の表示装置であって、
前記基準電位線は、２列の画素に共通であって画素の２列毎に列方向に配置されている表示装置。
【請求項５】
請求項２〜４のいずれか１つに記載の表示装置であって、
前記画素が配列される表示領域の外部において、前記基準電位線をまとめて接続している表示装置。
【請求項６】
請求項２〜５のいずれか１つに記載の表示装置であって、
前記第２走査線は、２行の画素に共通であって画素の２行毎に行方向に配置されている表示装置。
【請求項７】
請求項２〜６のいずれか１つに記載の表示装置についての検査方法であって、
前記発光素子の形成前において、基準電位線にプローブを接続し、少なくとも１つの画素の前記サンプリングトランジスタ、前記少なくとも１つの画素のスイッチングトランジスタのオンオフを制御して、基準電位線から流れ出る電流を検出することで、前記複数の画素の少なくとも１つの画素の駆動トランジスタの電流−電圧特性を測定する表示装置の検査方法。
【請求項８】
請求項１に記載の画素回路についての検査方法であって、
前記発光素子の形成前において、基準電位線にプローブを接続し、各画素における前記サンプリングトランジスタ、スイッチングトランジスタのオンオフを制御して、基準電位線から流れ出る電流を検出することで、駆動トランジスタの電流−電圧特性を測定する画素回路の検査方法。
【請求項９】
一端が信号線に接続され、第１走査線によってオンオフされるサンプリングトランジスタと、
このサンプリングトランジスタの他端にゲートが接続され、ドレインが第１電源に接続される駆動トランジスタと、
この駆動トランジスタのソースと第２電源との間に接続され、前記駆動トランジスタに流れる電流によって駆動される発光素子と、
前記駆動トランジスタのゲート・ソース間に接続される保持容量と、
前記駆動トランジスタのソースと基準電位線の間に配置され、第２走査線によってオンオフされるスイッチングトランジスタと、
を含み、
前記スイッチングトランジスタを導通させることで前記発光素子への印加電圧をその閾値電圧以下とし、
前記信号線に基準信号電圧が設定されている期間に、前記駆動トランジスタのゲート・ソース間電圧を前記駆動トランジスタの閾値電圧以上とした状態で、前記サンプリングトランジスタを導通させ、
その後、前記スイッチングトランジスタをオフにし、さらにその後、前記保持容量に前記駆動トランジスタの閾値電圧に相当する電圧を保持し、
前記基準電位線に接続されるプローブポイントであって、少なくとも前記発光素子の形成前に、着脱可能なプローブによりポイント可能なプローブポイントを有する、画素回路。
【請求項１０】
複数の画素をマトリクス状に配置した表示装置であって、
複数の信号線と、
この複数の信号線を駆動する信号線駆動回路と、
複数の第１走査線と、
この第１走査線を駆動する第１走査線駆動回路と、
複数の第２走査線と、
この第２走査線を駆動する第２走査線駆動回路と、
基準電位が供給される基準電位線と、
を含み、
各画素は、
一端が信号線に接続され、
第１走査線によってオンオフされるサンプリングトランジスタと、
このサンプリングトランジスタの他端にゲートが接続され、ドレインが第１電源に接続される駆動トランジスタと、
この駆動トランジスタのソースと第２電源との間に接続され、前記駆動トランジスタに流れる電流によって駆動される発光素子と、
前記駆動トランジスタのゲート・ソース間に接続される保持容量と、
前記駆動トランジスタのソースと基準電位線の間に配置され、第２走査線によってオンオフされるスイッチングトランジスタと、
を含み、
前記スイッチングトランジスタを導通させることで前記発光素子への印加電圧をその閾値電圧以下とし、
前記信号線に基準信号電圧が設定されている期間に、前記駆動トランジスタのゲート・ソース間電圧を前記駆動トランジスタの閾値電圧以上とした状態で、前記サンプリングトランジスタを導通させ、
その後、前記スイッチングトランジスタをオフにし、さらにその後、前記保持容量に前記駆動トランジスタの閾値電圧に相当する電圧を保持し、
前記基準電位線に接続されるプローブポイントであって、少なくとも前記発光素子の形成前に、プローブにより表示装置の外部からポイント可能なプローブポイントを有する、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
駆動トランジスタを用いて発光素子を駆動する画素回路、表示装置、および検査方法に関する。
【背景技術】
【０００２】
有機ＥＬ素子（ＯＬＥＤ）などの電流駆動型の発光素子を用いた表示装置では、その画素回路に駆動トランジスタを有する。この駆動トランジスタを表示信号に基づいて駆動した表示を行うが、ＯＬＥＤは電流駆動素子であるため、駆動トランジスタの出力電流ばらつきは、そのまま表示品位の悪化につながる。そこで、駆動電流のばらつきを抑えることについて各種の提案があり、例えば特許文献１にその提案がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２７１０９５号公報
【特許文献２】特開２００４−１９１６０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、特許文献１では、駆動電流のバラツキを押さえるためにスイッチングトランジスタを利用するが、このスイッチングトランジスタのソ−ス電極と発光素子のカソ−ド電極が共通である。このため、発光素子形成前にスイッチングトランジスタのソ−ス電極がオープン状態となり、その状態での検査は難しい。
【０００５】
発光素子の形成前に、画素の検査を行うことは、例えば、特許文献２で提案されている。しかしながら、この特許文献２には、駆動電流のばらつきを抑える手段が組み込まれておらず、そのままでは表示品位の悪化を防止ことはできない。
【課題を解決するための手段】
【０００６】
本発明に係る画素回路は、一端が信号線に接続され、第１走査線によってオンオフされるサンプリングトランジスタと、このサンプリングトランジスタの他端にゲートが接続され、ドレインが第１電源に接続される駆動トランジスタと、この駆動トランジスタのソースと第２電源との間に接続され、前記駆動トランジスタに流れる電流によって駆動される発光素子と、前記駆動トランジスタのゲート・ソース間に接続される保持容量と、前記駆動トランジスタのソースと基準電位線の間に配置され、第２走査線によってオンオフされるスイッチングトランジスタとを含み、前記信号線に基準信号電圧が設定されている期間に、前記サンプリングトランジスタと前記スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート・ソース間電圧を前記駆動トランジスタの閾値電圧以上とした状態で前記保持容量に基準信号電圧と基準電位の差電圧を充電すると共に、前記駆動トランジスタのソースの電圧を基準電位に設定することで前記発光素子への印加電圧をその閾値電圧以下とし、その後、前記信号線に基準信号電圧が設定されている期間に、前記サンプリングトランジスタを導通させるとともに、前記スイッチングトランジスタをオフにすることで、前記発光素子への印加電圧をその閾値電圧以下に維持したまま、前記保持容量に前記駆動トランジスタの閾値電圧に相当する電圧を保持し、前記信号線に表示信号電圧が設定されている期間に、前記サンプリングトランジスタを導通させ前記表示信号電圧をサンプリングし、前記保持容量の保持していた閾値電圧に前記表示信号電圧を重畳し、前記基準電位線に接続されるプローブポイントであって、少なくとも前記発光素子の形成前に、着脱可能なプローブによりポイント可能なプローブポイントを有する。
また、本発明に係る表示装置は、複数の画素をマトリクス状に配置した表示装置であって、複数の信号線と、この複数の信号線を駆動する信号線駆動回路と、複数の第１走査線と、この第１走査線を駆動する第１走査線駆動回路と、複数の第２走査線と、この第２走査線を駆動する第２走査線駆動回路と、基準電位が供給される基準電位線とを含み、各画素は、一端が信号線に接続され、第１走査線によってオンオフされるサンプリングトランジスタと、このサンプリングトランジスタの他端にゲートが接続され、ドレインが第１電源に接続される駆動トランジスタと、この駆動トランジスタのソースと第２電源との間に接続され、前記駆動トランジスタに流れる電流によって駆動される発光素子と、前記駆動トランジスタのゲート・ソース間に接続される保持容量と、前記駆動トランジスタのソースと基準電位線の間に配置され、第２走査線によってオンオフされるスイッチングトランジスタとを含み、前記信号線に基準信号電圧が設定されている期間に、前記サンプリングトランジスタと前記スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート・ソース間電圧を前記駆動トランジスタの閾値電圧以上とした状態で前記保持容量に基準信号電圧と基準電位の差電圧を充電すると共に、前記駆動トランジスタのソースの電圧を基準電位に設定することで前記発光素子への印加電圧をその閾値電圧以下とし、その後、前記信号線に基準信号電圧が設定されている期間に、前記サンプリングトランジスタを導通させるとともに、前記スイッチングトランジスタをオフにすることで、前記発光素子への印加電圧をその閾値電圧以下に維持したまま、前記保持容量に前記駆動トランジスタの閾値電圧に相当する電圧を保持し、前記信号線に表示信号電圧が設定されている期間に、前記サンプリングトランジスタを導通させ前記表示信号電圧をサンプリングし、前記保持容量の保持していた閾値電圧に前記表示信号電圧を重畳し、前記基準電位線に接続されるプローブポイントであって、少なくとも前記発光素子の形成前に、プローブにより表示装置の外部からポイント可能なプローブポイントを有する。
また、本発明に係る画素回路は、一端が信号線に接続され、第１走査線によってオンオフされるサンプリングトランジスタと、このサンプリングトランジスタの他端にゲートが接続され、ドレインが第１電源に接続される駆動トランジスタと、この駆動トランジスタのソースと第２電源との間に接続され、前記駆動トランジスタに流れる電流によって駆動される発光素子と、前記駆動トランジスタのゲート・ソース間に接続される保持容量と、前記駆動トランジスタのソースと基準電位線の間に配置され、第２走査線によってオンオフされるスイッチングトランジスタとを含み、前記スイッチングトランジスタを導通させることで前記発光素子への印加電圧をその閾値電圧以下とし、前記信号線に基準信号電圧が設定されている期間に、前記駆動トランジスタのゲート・ソース間電圧を前記駆動トランジスタの閾値電圧以上とした状態で、前記サンプリングトランジスタを導通させ、その後、前記スイッチングトランジスタをオフにし、さらにその後、前記保持容量に前記駆動トランジスタの閾値電圧に相当する電圧を保持し、前記基準電位線に接続されるプローブポイントであって、少なくとも前記発光素子の形成前に、着脱可能なプローブによりポイント可能なプローブポイントを有する。
さらに、本発明に係る表示装置は、複数の画素をマトリクス状に配置した表示装置であって、複数の信号線と、この複数の信号線を駆動する信号線駆動回路と、複数の第１走査線と、この第１走査線を駆動する第１走査線駆動回路と、複数の第２走査線と、この第２走査線を駆動する第２走査線駆動回路と、基準電位が供給される基準電位線とを含み、各画素は、一端が信号線に接続され、第１走査線によってオンオフされるサンプリングトランジスタと、このサンプリングトランジスタの他端にゲートが接続され、ドレインが第１電源に接続される駆動トランジスタと、この駆動トランジスタのソースと第２電源との間に接続され、前記駆動トランジスタに流れる電流によって駆動される発光素子と、前記駆動トランジスタのゲート・ソース間に接続される保持容量と、前記駆動トランジスタのソースと基準電位線の間に配置され、第２走査線によってオンオフされるスイッチングトランジスタとを含み、前記スイッチングトランジスタを導通させることで前記発光素子への印加電圧をその閾値電圧以下とし、前記信号線に基準信号電圧が設定されている期間に、前記駆動トランジスタのゲート・ソース間電圧を前記駆動トランジスタの閾値電圧以上とした状態で、前記サンプリングトランジスタを導通させ、その後、前記スイッチングトランジスタをオフにし、さらにその後、前記保持容量に前記駆動トランジスタの閾値電圧に相当する電圧を保持し、前記基準電位線に接続されるプローブポイントであって、少なくとも前記発光素子の形成前に、プローブにより表示装置の外部からポイント可能なプローブポイントを有する。
【発明の効果】
【００１４】
本発明によれば、画素回路において、駆動用トランジスタへ電流が流れ始める閾値電圧の補正を行うので、駆動電流のばらつきを抑えることができる。また、発光素子形成前に画素の検査を行うことができるため、次工程に不良品を送らないことで、コストの低減化を実現することができる。
【図面の簡単な説明】
【００１５】
【図１Ａ】本発明構成図
【図１Ｂ】本発明構成図
【図２】本発明画素回路
【図３】本発明動作波形
【図４Ａ】本発明動作説明図
【図４Ｂ】本発明動作説明図
【図４Ｃ】本発明動作説明図
【図４Ｄ】本発明動作説明図
【図４Ｅ】本発明動作説明図
【図４Ｆ】本発明動作説明図
【図４Ｇ】本発明動作説明図
【図４Ｈ】本発明動作説明図
【図４Ｊ】本発明動作説明図
【図４Ｋ】本発明動作説明図
【図５Ａ】本発明構成図
【図５Ｂ】本発明動作説明図
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１７】
実施形態に係る表示装置の全体の構成図を図１Ａに示す。図に示すように、表示領域には画素１０がマトリクス状に配置されており、画素１０の各列に対応して列方向信号線ＤＴＣ、各行に対応して第１走査線ＤＳＲ、２行毎に対応しては第２走査線ＲＳＲと基準電位線Ｖｒｅｆ＿ｒが配置されている。第１走査線ＤＳＲは画素の２行毎の行間に２本ずつ配置され上下両側の画素にそれぞれ接続され、第２走査線ＲＳＲおよび基準電位線Ｖｒｅｆ＿ｒは第１走査線ＤＳＲが配置されていない行間に配置されて、それぞれが上下の画素に接続されている。
【００１８】
また、画素１０の配置される表示領域の外側には、列方向信号線を制御する信号線駆動回路ＤＲ、行方向の第１走査線ＤＳＲと制御する第１走査線駆動回路ＳＲ１と、行方向の第２走査線ＲＳＲを制御する第２走査線駆動回路ＳＲ２とが設けられている。なお、第２走査線ＲＳＲと、基準電位線Ｖｒｅｆ＿ｒは、その上下２行の画素に共通接続されている。
【００１９】
また、基準電位線Ｖｒｅｆ＿ｒは列方向でも構わない。この場合、基準電位線Ｖｒｅｆ＿ｒは、２列毎に共通であり、左右２列の画素に接続されている。そのときの構成を図１Ｂに示す。以後、基準電位線Ｖｒｅｆ＿ｒは行方向にしたときについて説明をする。
【００２０】
図２には、図１Ａに示した表示装置に含まれる画素回路の具体的な構成を示す。図においては、第２走査線ＤＳＲと基準電位線Ｖｒｅｆ＿ｒが２行毎に共通であるため２画素分を示す。図２に示すとおり、この画素回路は、ＯＬＥＤ（有機ＥＬ素子）など電流により発光する発光素子１０Ｅと、サンプリングトランジスタ１０Ａと、駆動トランジスタ１０Ｃと、スイッチングトランジスタ１０Ｄと、保持容量１０Ｂとを有している。サンプリングトランジスタ１０Ａのゲ−トには、第１走査線ＤＳＲが接続されるとともに、一端が列方向信号線ＤＴＣ、他端が駆動トランジスタ１０Ｃのゲ−トに接続されている。駆動トランジスタ１０Ｃのドレイン電極は電源ＶＣＣ、ソ−ス電極は、例えば有機ＥＬ素子などの電流駆動型の発光素子１０Ｅのアノ−ドに接続されている。発光素子１０Ｅのカソ−ドは、カソ−ド電源ＶＥＥに接続されている。また、駆動トランジスタ１０Ｃのゲ−ト電極とソ−ス電極間に保持容量１０Ｂが接続されている。スイッチングトランジスタ１０Ｄは、一端が駆動トランジスタ１０Ｃのドレインと発光素子１０Ｅのアノ−ドの間に接続され、他端およびゲ−ト電極は、隣接する画素のスイッチングトランジスタ１０Ｄと他端とゲ−ト電極に接続されている。
【００２１】
ここで、図２の上段を画素１０、下段の画素１１として、下段の画素における各素子については、１１Ａ〜１１Ｅの符号を付けている。
【００２２】
なお、図２においては、第１走査線ＤＳＲを画素の各行間に１本ずつ配置されるように記載しており、行間に配置される配線の数が１，３，・・・となっているが、画素の配置上は、上述の図１Ａ，Ｂのように、第１走査線ＤＳＲを画素の１行おきに２本ずつ配置するとよい。
【００２３】
図３にタイミングチャ−トを示す。図４Ａ〜図４Ｋに各工程の動作を示す。
【００２４】
図４Ａ：発光期間であり、サンプリングトランジスタ１０Ａ、スイッチングトランジスタ１０Ｄはオフされており、発光素子１０Ｅ、１１Ｅは駆動トランジスタ１０Ｃ、１１Ｃから供給される電流によって発光状態にある。
【００２５】
図４Ｂ：閾値検出準備期間であり、信号線ＤＴＣｍを基準電位Ｖｒｅｆとして、第１走査線ＤＳＲをＨレベルとしてサンプリングトランジスタ１０Ａを導通させる。これによって、駆動トランジスタ１０Ｃのゲ−ト電極の電圧がＶｒｅｆになる。一方、第２走査線ＲＳＲをＨレベルとしてスイッチングトランジスタ１０Ｄをオンすることで、駆動トランジスタ１０Ｃのソ−ス電極の電圧がＶｒｅｆ＿ｒになる。ＶｒｅｆとＶｒｅｆ＿ｒの差電圧を駆動トランジスタ１０Ｃの閾値電圧より大きくするとともに、駆動トランジスタ１０Ｃのソ−ス電極の電圧を発光素子１０Ｅの閾値電圧Ｖｔｈ＿１０Ｅ以下にする。すなわち、Ｖｇｓ＿１０Ｃ＝Ｖｒｅｆ−Ｖｒｅｆ＿ｒ＞Ｖｔｈ＿１０Ｃ、ＶＥＥ＋Ｖｔｈ＿１０Ｅ＞Ｖｒｅｆ＿ｒに設定する。
【００２６】
これによって、駆動トランジスタ１０Ｃはオン状態ではあるが、発光素子１０Ｅに電流は流れない。保持容量１０Ｂには、Ｖｇｓ−１０Ｃが保持される。
【００２７】
図４Ｃ：他の行、ここでは２ｘ（ｎ−４）行目、２ｘ（ｎ−３）行目のサンプリング期間であるため、それ以外の行の画素に影響を及ぼさないようにする必要がある。そのため、サンプリングトランジスタ１０Ａ、１１Ａは非導通としている。
【００２８】
図４Ｄ：閾値検出準備期間であり、信号線ＤＴＣｍを基準電位Ｖｒｅｆとし、サンプリングトランジスタ１０Ａ、１１Ａを導通させて、駆動トランジスタ１０Ｃ、１１Ｃのゲ−ト電極をＶｒｅｆにする。駆動トランジスタ１０Ｃ、１１Ｃのゲ−ト電極−ソ−ス電極間Ｖｇｓ＿１０Ｃ、Ｖｇｓ＿１１Ｃの電圧が駆動トランジスタ１０Ｃ、１１Ｃの閾値電圧Ｖｔｈ＿１０Ｃ、Ｖｔｈ＿１１Ｃより大きくする、かつ、発光素子１０Ｅ、１１Ｅを閾値電圧以下にするために、スイッチングトランジスタ１０Ｄ、１１Ｄを導通させる。
【００２９】
式で表すと以下となる。
Ｖｇｓ＿１０Ｃ＝Ｖｒｅｆ−Ｖｒｅｆ＿ｒ＞Ｖｔｈ＿１０Ｃ・・・・・・１
Ｖｇｓ＿１１Ｃ＝Ｖｒｅｆ−Ｖｒｅｆ＿ｒ＞Ｖｔｈ＿１１Ｃ・・・・・・２
ＶＥＥ＋Ｖｔｈ＿１０Ｅ＞Ｖｒｅｆ＿ｒ・・・・・・３
ＶＥＥ＋Ｖｔｈ＿１１Ｅ＞Ｖｒｅｆ＿ｒ ・・・・・・４
【００３０】
ここで、第２走査線は、２ライン毎に共通であるため、（２ｎ，ｍ）番地の画素は、（２ｎ＋１，ｍ）番地の画素よりも閾値検出準備期間が１Ｈ分長くなる。また、図３では、（２ｎ，ｍ）番地の画素は１Ｈの期間、（２ｎ＋１，ｍ）番地の画素は２Ｈの期間、閾値検出準備期間としているが、式１〜４の条件を満たすまで繰り返す。保持容量１０Ｂや寄生容量などを十分放電して、上述の関係式が満足できるようにする。
【００３１】
図４Ｅ：閾値検出期間であり、信号線ＤＴＣｍを基準電位Ｖｒｅｆとし、駆動トランジスタ１０Ｃ、１１Ｃのゲ−ト電極をＶｒｅｆにするためサンプリングトランジスタ１０Ａ、１１Ａを導通させる。駆動トランジスタ１０Ｃ、１１Ｃの閾値電圧を検出するため、スイッチングトランジスタ１０Ｄ、１１Ｄを非導通とする。これによって、駆動トランジスタ１０Ｃ、１１Ｃがオン状態で、発光素子１０Ｅ、１１Ｅには電流が流れない状態が維持されており、駆動トランジスタ１０Ｃ、１１Ｃのゲ−ト電極とソ−ス電極の間の電圧Ｖｇｓは、各トランジスタの閾値電圧にセットされるはずである。保持容量１０Ｂ、１１Ｂには、Ｖｒｅｆと、Ｖｒｅｆ＿ｒの差電圧が蓄えられており、これが各トランジスタの閾値電圧に向けて変化する。
【００３２】
図４Ｆ：図３にはＦの工程が５回あるが、それぞれ、２ｘ（ｎ−３）＋１行目、２ｘ（ｎ−２）行目、２ｘ（ｎ−２）＋１行目、２ｘ（ｎ−１）行目、２ｘ（ｎ−１）＋１行目のサンプリング期間であるため、それ以外の行の画素に影響を及ぼさないようにする必要がある。従って、サンプリングトランジスタ１０Ａ、１１Ａは非導通である。この期間では、各電極について前閾値検出期間時の電位が保持される。
【００３３】
図４Ｅ、図４Ｆの工程は、駆動トランジスタのゲ−ト電極、ソ−ス電極間電圧Ｖｇｓが閾値電圧Ｖｔｈになるまで繰り返す。図では、５回繰り返している。このとき、駆動トランジスタ１０Ｃ、１１Ｃのソ−ス電極の電圧Ｖｓはそれぞれ、
Ｖｓ＿１０Ｃ＝Ｖｒｅｆ−Ｖｔｈ＿１０Ｃ・・・・・・５
Ｖｓ＿１１Ｃ＝Ｖｒｅｆ−Ｖｔｈ＿１１Ｃ・・・・・・６
となる。従って、保持容量１０Ｂ、１１Ｂには、Ｖｔｈ＿１０Ｃ、Ｖｔｈ＿１１Ｃがそれぞれ保持される。
【００３４】
また、このとき、発光素子１０Ｅ、１１Ｅに印加されている電圧は閾値電圧Ｖｔｈ＿１０Ｅ、Ｖｔｈ＿１１Ｅ未満である必要がある。すなわち、
ＶＥＥ＋Ｖｔｈ＿１０Ｅ＞Ｖｓ＿１０Ｃ・・・・・・７
ＶＥＥ＋Ｖｔｈ＿１１Ｅ＞Ｖｓ＿１１Ｃ・・・・・・８
を満足する必要がある。
【００３５】
２ｎ行目について、Ｖｒｅｆは式５と式７より得られる式９を満たす必要があり、Ｖｒｅｆ＿ｒは、式１を満たす必要がある。
ＶＥＥ＋Ｖｔｈ＿１０Ｅ＋Ｖｔｈ＿１０Ｃ＞Ｖｒｅｆ・・・・・・９
【００３６】
図４Ｇ：信号線を所望の信号電圧Ｖｓｉｇ０とし、サンプリングトランジスタ１０Ａを導通して信号電圧Ｖｓｉｇ０のサンプリングを行う。駆動トランジスタ１０Ｃのゲ−ト電極電位は、ＶｒｅｆからＶｓｉｇ０となる。
【００３７】
そのとき、駆動トランジスタ１０Ｃのソ−ス電極は、
Ｖｓ＿１０Ｃ＝Ｖｒｅｆ−Ｖｔｈ＿１０Ｃ＋（Ｖｓｉｇ０−Ｖｒｅｆ）ｘＣａｐ＿１０Ｅ／（Ｃａｐ＿１０Ｂ＋Ｃａｐ＿１０Ｅ）＋ＶＥＥｘＣａｐ＿１０Ｂ／（Ｃａｐ＿１０Ｂ＋Ｃａｐ＿１０Ｅ）
＝｛Ｃａｐ＿１０Ｂｘ（ＶＥＥ＋Ｖｒｅｆ）＋Ｃａｐ＿１０ＥｘＶｓｉｇ０｝／（Ｃａｐ＿１０Ｂ＋Ｃａｐ＿１０Ｅ）−Ｖｔｈ＿１０Ｃ
となり、ゲ−ト電極−ソ−ス電極間の電圧は、
Ｖｇｓ＿１０Ｃ＝Ｃａｐ＿１０Ｂ／（Ｃａｐ＿１０Ｂ＋Ｃａｐ＿１０Ｅ）（Ｖｓｉｇ０−ＶＥＥ−Ｖｒｅｆ）＋Ｖｔｈ＿１０Ｃ
となる。
【００３８】
図４Ｈ：サンプリングトランジスタ１０Ａ、１１Ａは非導通であるため、各電極について前工程の電位が保持される。
【００３９】
図４Ｊ：２ｎ＋１行目の最後の閾値検出期間であり、サンプリングトランジスタ１０Ａは非導通、１１Ａは導通としている。
【００４０】
図４Ｋ：信号線を所望の信号電圧Ｖｓｉｇ１とし、サンプリングトランジスタ１１Ａにて信号電圧Ｖｓｉｇ１のサンプリングを行う。駆動トランジスタ１１Ｃのゲ−ト電極電位は、ＶｒｅｆからＶｓｉｇ１となる。
【００４１】
そのとき、駆動トランジスタ１１Ｃのソ−ス電極は、
Ｖｓ＿１１Ｃ＝Ｖｒｅｆ−Ｖｔｈ＿１１Ｃ＋（Ｖｓｉｇ０−Ｖｒｅｆ）ｘＣａｐ＿１１Ｅ／（Ｃａｐ＿１１Ｂ＋Ｃａｐ＿１１Ｅ）＋ＶＥＥｘＣａｐ＿１１Ｂ／（Ｃａｐ＿１１Ｂ＋Ｃａｐ＿１１Ｅ）
となり、ゲ−ト電極−ソ−ス電極間の電圧は、
Ｖｇｓ＿１１Ｃ＝Ｃａｐ＿１１Ｂ／（Ｃａｐ＿１１Ｂ＋Ｃａｐ＿１１Ｅ）ｘ（Ｖｓｉｇ０−ＶＥＥ−Ｖｒｅｆ）＋Ｖｔｈ＿１１Ｃ
となる。
【００４２】
駆動トランジスタのＩｄｓの特性式は、Ｉｄｓ＝β／２（Ｖｇｓ−Ｖｔｈ）２で表される。それぞれ、Ｖｇｓ＿１０Ｃ、Ｖｇｓ＿１１Ｃをそれぞれ代入すると、
Ｉｄｓ０＝β／２｛Ｃａｐ＿１０Ｂ／（Ｃａｐ＿１０Ｂ＋Ｃａｐ＿１０Ｅ）ｘ（Ｖｓｉｇ０−ＶＥＥ−Ｖｒｅｆ）｝２
Ｉｄｓ１＝β／２｛Ｃａｐ＿１１Ｂ／（Ｃａｐ＿１１Ｂ＋Ｃａｐ＿１１Ｅ）ｘ（Ｖｓｉｇ１−ＶＥＥ−Ｖｒｅｆ）｝２
となり、Ｖｔｈの項は補正され、駆動電流のばらつきを抑えることができる。
【００４３】
図５Ａに発光素子形成前に信号電圧をサンプリングするトランジスタ、駆動トランジスタ、スイッチングトランジスタの不具合を確認するときの全体図を示す。基準電位線Ｖｒｅｆ＿ｒは表示領域の外で、所定数まとめて接続するが、電流測定装置数、測定時間、Ｓ／Ｎ比を勘案し、束ねる基準電位線Ｖｒｅｆ＿ｒの数を決定する。図ではＶｒｅｆ＿ｒ＿０とＶｒｅｆ＿ｒ＿ｎをひとつに束ねている。そして、この基準電位線Ｖｒｅｆ＿ｒをまとめた端部に測定用のプローブポイントを作成してある。
【００４４】
図５Ｂに発光素子形成前に信号電圧をサンプリングするサンプリングトランジスタ１０Ａ、駆動トランジスタ１０Ｃ、スイッチングトランジスタ１０Ｄの不具合を確認するときの発光素子１０Ｅの形成前の画素回路を示す。すなわち、発光素子１０Ｅが形成された場合、駆動トランジスタ１０Ｃのソースが発光素子１０Ｅのアノードに接続されるが、発光素子１０Ｅの形成前はこの接続がない。
【００４５】
サンプリングトランジスタ１０Ａ、スイッチングトランジスタ１０Ｄを導通状態とし、信号線ＤＴＣｍより、信号電位を駆動トランジスタ１０Ｃのゲ−ト電極に与え、そのときに、駆動トランジスタ１０Ｃのドレイン電極−ソ−ス電極間に流れる電流をＶｒｅｆ＿ｒに接続されたプローブポイントにおいて測定することで不具合を確認する。すなわち、第２走査線ＲＳＲをＨレベルとして、第１走査線ＤＳＲを順次Ｈレベルにする。これによって、対応する画素のサンプリングトランジスタ１０Ａがオンし、信号線ＤＴＣの電位が画素に取り込まれ、その電流に応じた電流が流れ、プローブポイントから外部のアースに流れる電流を測定器で測定することで画素回路の動作を確認できる。
【００４６】
特に、１つの画素回路における駆動トランジスタ１０Ｃの閾値電圧を含む、ＩＶ特性など検出することができる。
【００４７】
なお、信号線ＤＴＣを１つずつオンすることで、１画素ずつ検査が行えるが、ある程度まとめて検査しても、素子に不具合があるか否かの検出は行える。
【００４８】
上述の実施形態では、ｎチャネルトランジスタを用いたが、ｐチャネルトランジスタを用いることもできる。駆動トランジスタ１０Ｃにｐチャネルトランジスタを用いた場合、電源ＶＣＣ側にソース電極が配置され、発光素子１０Ｅ、保持容量１０Ｂも電源ＶＣＣ側に配置される。
【００４９】
本実施形態の表示装置によれば、各画素回路において、駆動用トランジスタへ電流が流れ始める閾値電圧の補正を行い、駆動電流のばらつきを抑えることができる。また、発光素子形成前に画素の検査、すなわち、サンプリングトランジスタ、駆動トランジスタ、スイッチングトランジスタの不具合を発光素子形成前に確認することができるため、次工程に不良品を送らないことで、コストの低減化を実現することができる。
【符号の説明】
【００５０】
１０，１１  画素、１０Ａ，１１Ａ  サンプリングトランジスタ、１０Ｂ，１１Ｂ  保持容量、１０Ｃ，１１Ｃ  駆動トランジスタ、１０Ｄ，１１Ｄ  スイッチングトランジスタ、１０Ｅ，１１Ｅ  発光素子。
【図１Ａ】
0005503255.tif 000002
【図１Ｂ】
0005503255.tif 000003
【図２】
0005503255.tif 000004
【図３】
0005503255.tif 000005
【図４Ａ】
0005503255.tif 000006
【図４Ｂ】
0005503255.tif 000007
【図４Ｃ】
0005503255.tif 000008
【図４Ｄ】
0005503255.tif 000009
【図４Ｅ】
0005503255.tif 000010
【図４Ｆ】
0005503255.tif 000011
【図４Ｇ】
0005503255.tif 000012
【図４Ｈ】
0005503255.tif 000013
【図４Ｊ】
0005503255.tif 000014
【図４Ｋ】
0005503255.tif 000015
【図５Ａ】
0005503255.tif 000016
【図５Ｂ】
0005503255.tif 000017