(57)【特許請求の範囲】
【請求項１】
入力信号をパルス変調するパルス変調装置であって、
前記入力信号の周期を１／Ｎに分周するＮ分周回路と、
前記Ｎ分周回路からの信号に同期して変調パルス信号を発生させる変調パルス発生回路と、
前記入力信号を前記変調パルス信号に同期してパルス変調するパルス変調回路と、を備えることを特徴とするパルス変調装置。
【請求項２】
請求項１に記載のパルス変調装置であって、
前記パルス変調回路は、前記入力信号と前記変調パルス信号とを入力として、前記変調パルス信号に同期して前記入力信号をパルス変調して出力する論理ゲートを含むことを特徴とするパルス変調装置。
【請求項３】
請求項２に記載のパルス変調装置であって、
前記パルス変調回路は、複数の前記論理ゲートを多段接続して形成され、かつ、各論理ゲートがそれぞれ別々のパッケージに収容されていることを特徴とするパルス変調装置。
【請求項４】
請求項１乃至３のいずれか１項に記載のパルス変調装置であって、
論理ゲートにより形成された、前記パルス変調回路からの信号を電力増幅して出力する高周波電力増幅回路を備えることを特徴とするパルス変調装置。
【請求項５】
請求項１乃至４のいずれか１項に記載のパルス変調装置であって、
前記パルス変調回路又は前記高周波電力増幅回路に接続されたコンデンサを備えることを特徴とするパルス変調装置。
【請求項６】
請求項１乃至５のいずれか１項に記載のパルス変調装置であって、
前記変調パルス発生回路は、分周信号に同期した１パルス信号を出力する同期パルス発生器と、
前記同期パルス発生器からの信号に同期して所定パルス幅の前記変調パルス信号を発生する変調パルス発生回路と、を備えることを特徴とするパルス変調装置。
【請求項７】
請求項６に記載のパルス変調装置であって、
前記変調パルス発生回路は、前記同期パルス発生器からの信号に同期した信号を出力させる第２のパルス発生器と、
前記第２のパルス発生器からの信号を所定時間遅延させて出力する遅延器と、
前記第２のパルス発生器からの信号と前記遅延器からの信号とに基づき論理演算を行う論理ゲートと、を備えることを特徴とするパルス変調装置。
【請求項８】
請求項６又は７に記載のパルス変調装置であって、
前記分周信号に同期して外部接続された負荷に応じたパルス幅のパルス信号を発生する外部信号発生器を備えることを特徴とするパルス変調装置。
【請求項９】
入力信号をパルス変調するパルス変調方法であって、
前記入力信号の周期を分周する分周信号を生成する分周信号生成処理と、
前記分周信号に同期して変調パルス信号を生成する変調パルス信号生成処理と、
前記変調パルス信号に同期して前記入力信号をパルス変調して変調信号を生成する変調処理と、を含むことを特徴とするパルス変調方法。
【請求項１０】
請求項９に記載のパルス変調方法であって、
前記変調パルス信号生成処理は、
前記分周信号に同期した信号を出力させる同期信号出力手順と、
前記同期信号出力手順により出力された信号を所定時間遅延させて出力する遅延手順と、
前記同期信号出力手順からの信号と、前記遅延手順からの信号とに基づき論理演算を行う手順と、を含むことを特徴とするパルス変調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス変調装置及びパルス変調方法に関する。
【背景技術】
【０００２】
レーダ装置等においては、中間周波信号に対してパルス変調を行い、これを中間周波励振信号としてレーダ装置に出力する。このように変調されたレーダ送信機の出力信号は、図７に示すような測定系により測定することがある。
【０００３】
図７は、中間周波信号を発生して、パルス変調を行い、これを中間周波励振信号としてレーダ送信器１０５に出力する信号出力系１０１Ａと、このレーダ送信機１０５から出力された信号を測定する測定系１０１Ｂとを示している。
【０００４】
信号出力系１０１Ａは、信号発生器１０２、パルス変調器１０３、パルス発生器１０４を備える。測定系１０１Ｂは、減衰器１０６、直線検波器１０７及びオシロスコープ等の測定機器１０８を備える。
【０００５】
信号発生器１０２は中間周波数の高周波信号を発生し、この信号（入力信号）をパルス変調器１０３がパルス発生器１０４からの変調パルス信号に基づきパルス変調する。パルス変調された信号は、中間周波励振出力信号としてレーダ送信機１０５に送られてレーダの送信周波数に変換されて送信される。一方、出力信号は、減衰器１０６により減衰され、直線検波器１０７により検波されて、測定機器１０８に入力する。
【０００６】
しかし、入力信号と変調パルス信号とは、時間的に同期していないので、図８に示すように、出力信号Ｇの立上り及び立下りの領域にジッタＧＡが発生することがある。従って、出力信号Ｇを直線検波器１０７で検波して測定機器１０８で波形を測定すると、ジッタＧＡによる測定誤差が大きくなる。このようなジッタＧＡによる測定誤差は、変調パルス幅が狭くなるほど顕著になる。
【０００７】
このとき、ジッタＧＡは測定系１０１Ｂに起因して発生することもあるので、信号出力系１０１ＡでジッタＧＡが発生していると速断することができない。従って、測定機器１０８等による波形測定でジッタＧＡが観測されても、その発生箇所が信号出力系１０１Ａにあるのか測定系１０１Ｂにあるのかの区別が困難である。
【０００８】
そこで、極めてパルス幅の狭いパルス変調波形をオシロスコープ等で測定する場合には、ジッタの発生を抑えたパルス変調機能を持つ信号発生器や、基準周波数を共用したシンセサイズド方式の信号発生器と同方式のパルス発生器とを組み合わせた測定系を用いることがある。しかし、これらの測定装置は高価であるため、誰でも容易に使えない問題がある。
【０００９】
なお、特許文献１には、パルス変調された信号をｎ分配して、各分配された信号の位相を制御して出力する構成が開示されている。しかし、このような構成であっても、入力信号と変調パルスとは時間同期していないため、例えば位相のずれに起因したジッタが発生する問題がある。
【００１０】
また、特許文献２には、分波光パルスと光クロックパルスとを合波した入力光パルスが光ＡＮＤゲートに入力して、この光ＡＮＤゲートにより、分波光パルスと光クロックパルスとの重なり部分を抽出することで、入力光パルスに含まれるランダムジッタを除去する構成が開示されている。しかし、分波光パルスと光クロックパルスとは異なる信号源から発生されたパルス信号であるため、少なくとも光クロックパルスを発生する構成が必要になる問題がある。
【００１１】
さらに、特許文献３には、制御信号に応じた同期信号を出力する可変分周器と、基準信号及び同期信号の位相を比較してその結果を出力する位相比較器とを備える構成が開示されている。しかし、基準信号及び同期信号は時間同期していない問題がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平０９−１３８２７１号公報
【特許文献２】特開平０１−２４１２３２号公報
【特許文献３】特開２００４−３５００９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述したように、ジッタの発生を抑えたパルス変調機能を持つ信号発生器や、基準周波数を共用したシンセサイズド方式の信号発生器と同方式のパルス発生器との組み合わせ測定系を用いる場合には、測定装置が高価であるため、誰でも簡便に利用することができない問題がある。
【００１４】
一方、特許文献１〜３にかかる構成では、少なくとも２つの信号に関する処理を行うが、各信号の時間同期が図られていないため、ジッタの発生自体を防止することができない問題がある。
【００１５】
そこで、本発明の主目的は、パルス変調後の波形の立上り及び立下りにおいてジッタが発生しない安価なパルス変調装置及びパルス変調方法を提供することである。
【課題を解決するための手段】
【００１６】
本発明は、入力信号をパルス変調するパルス変調装置であって、入力信号の周期を１／Ｎに分周するＮ分周回路と、Ｎ分周回路からの信号に同期して変調パルス信号を発生させる変調パルス発生回路と、入力信号を変調パルス信号に同期してパルス変調するパルス変調回路と、を備える。
【００１７】
また、入力信号をパルス変調するパルス変調方法であって、入力信号の周期を分周する分周信号を生成する分周信号生成処理と、分周信号に同期して変調パルス信号を生成する変調パルス信号生成処理と、変調パルス信号に同期して入力信号をパルス変調して変調信号を生成する変調処理と、を含む。
【発明の効果】
【００１８】
本発明によれば、パルス変調後の波形の立上り及び立下りにおいてジッタが発生しない安価なパルス変調装置及びパルス変調方法が提供できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態にかかるパルス変調装置のブロック図である。
【図２】本発明の第２の実施形態にかかるパルス変調装置のブロック図である。
【図３】第２の実施形態にかかる変調器の構成を示す図である。
【図４】第２の実施形態にかかる変調パルス発生回路におけるタイミングチャートである。
【図５】第２の実施形態にかかるパルス変調回路におけるタイミングチャートである。
【図６】第２の実施形態にかかるパルス変調装置におけるパルス変調方法の処理手順を示す図である。
【図７】関連技術の説明にかかるパルス変調装置のブロック図である。
【図８】関連技術の説明にかかる変調された信号に発生するジッタを説明する図である。
【発明を実施するための形態】
【００２０】
＜第１の実施形態＞
本発明の第１の実施形態を説明する。図１は、本実施形態にかかるパルス変調装置１のブロック図である。このパルス変調装置１は、入力信号の周期を１／Ｎに分周するＮ分周回路３と、Ｎ分周回路３からの信号に同期して変調パルス信号を発生させる変調パルス発生回路４と、入力信号を変調パルス信号に同期してパルス変調するパルス変調回路５とを備える。
【００２１】
そして、Ｎ分周回路３は、入力信号の周波数の１／Ｎの信号（分周信号）を発生する。変調パルス発生回路４は、分周信号に同期して変調パルスを発生する。従って、変調パルス信号は、入力信号と時間同期した信号となる。一方、パルス変調回路５には、入力信号が入力すると共に、変調パルス発生回路４からの変調パルス信号が入力する。パルス変調回路５は、変調パルス信号に同期して入力信号に対してパルス変調を行う。
【００２２】
このパルス変調回路５に入力する入力信号及び変調パルス信号は、共に入力信号に時間同期した信号であるため、変調後の信号の立ち上がりや立ち下がりにジッタが発生しなくなる。
【００２３】
＜第２の実施形態＞
次に、本発明の第２の実施形態を説明する。図２は、本実施形態にかかるパルス変調装置１０のブロック図である。このパルス変調装置１０は、２分配回路１１、パルス変調回路１２、Ｎ分周回路１３、変調パルス発生回路１４、高周波増幅回路１５、コンデンサ１６、トリガ信号発生回路１７を備える。
【００２４】
以下、パルス変調装置１０の詳細な構成及び動作を、図４〜図６を参照して説明する。図４は変調パルス発生回路１４におけるタイミングチャートを示し、図５はパルス変調回路におけるタイミングチャートを示している。このとき、図４（ｅ）と図５（ｅ）とは、同じ信号を示していることから解るように、図４と図５とにおける横軸（時間）のスケールが異なっている。また、図６はこのパルス変調装置１０におけるパルス変調方法の処理手順を示す図である。
【００２５】
２分配回路１１は、高周波の入力信号Ｇ１を、図５（ａ）に示すような分配信号Ｇ２に分配する（ステップＳ１）。この入力信号Ｇ１及び分配信号Ｇ２は、アナログ信号である。
【００２６】
単に信号を分配するだけであれば、分岐配線を設けることにより可能である。しかし、後述するように、パルス変調回路１２においてはパルス変調処理が行われ、Ｎ分周回路１３においては分周信号生成処理が行われる。これらの処理が適正に行われるためには、処理する信号の電圧値等が所定の範囲に含まれることが必要である。従って、分岐配線により入力信号を分配しただけでは、パルス変調回路１２やＮ分周回路１３の入力インピーダンスが著しく異なる場合においてパルス変調回路１２やＮ分周回路１３が、適正に処理できるとは限らない。これらを改善する方法として、抵抗分配器やウィルキンソン分配器等が利用できる。
【００２７】
Ｎ分周回路１３は、分周信号Ｇ２を増幅する第２電圧変圧器１３ａ及びこの第２電圧変圧器１３ａで増幅された信号の周波数を１／Ｎ（Ｎは、正の整数）に分周するカウンタＩＣ等により形成された分周器１３ｂを備える。第２電圧変圧器１３ａは、分配信号Ｇ２を分周器１３ｂが適正に処理を行うために要求される電圧値に増幅する。第２電圧変圧器１３ａはトランジスタを用いたレベル変換回路や論理ゲートＩＣを用いた自己バイアス増幅回路を用いることができる。そして、分周器１３ｂは、入力信号Ｇ１の周波数の１／Ｎの信号を生成して、図４（ａ）に示すような分周信号Ｇ６として出力する（ステップＳ２）。分周信号Ｇ６は、変調パルス発生回路１４及びトリガ信号発生回路１７に入力する。分周器１３ｂにおける分周する数値Ｎは、パルス変調回路１２における変調特性に応じて適宜設定可能に設けられている。
【００２８】
この分周器１３ｂを構成するカウンタＩＣの種類や品種は、分周する周波数に応じて選択される。例えば、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）周波数シンセサイザにおける入力段が、ＥＣＬ（Ｅｍｉｔｔｅｒ  Ｃｏｕｐｌｅｄ  Ｌｏｇｉｃ）のデュアルモジュラスプリスケーラ機能を持つプログラムデバイダＩＣを用いると、入力信号が正弦波でも、この入力信号の周波数に対する分周信号を得ることができる利点がある。また、この構成の場合には、第２電圧変圧器１３ａが省略できる利点がある。
【００２９】
変調パルス発生回路１４は、第１パルス発生器２１ａを含む同期パルス発生部２１及びパルス幅調整部２２を備える。また、パルス幅調整部２２は、第２パルス発生器２２ａ、遅延器２２ｃ、論理ゲート２２ｄを備える。第１パルス発生器２１ａ及び第２パルス発生器２２ａは、単安定マルチバイブレータの利用が可能である。論理ゲート２２ｄとしては、ＡＮＤ、ＯＲ、ＮＯＴゲート等が利用できる。以下の説明では、論理ゲート２２ｄをＡＮＤゲートで構成した場合を例に説明し、適宜ＡＮＤゲート２２ｄと記載する。
【００３０】
同期パルス発生部２１は、図４（ａ）に示すような分周信号Ｇ６に同期して、図４（ｂ）に示すような所定パルス幅を持つ１パルスのパルス信号を生成する。このときのパルス幅は、可変抵抗器２１ｂを調整することにより変えることができる。
【００３１】
パルス幅調整部２２は、同期パルス発生部２１からのパルス信号に同期して、例えば５０ナノ秒程度の極めて短いパルス幅のパルス信号を生成して、これを変調パルス信号Ｇ７として出力する。即ち、同期パルス発生部２１からのパルス信号がパルス幅調整部２２の第２パルス発生器２２ａのトリガ端子２２ｅに入力すると、第２パルス発生器２２ａは図４（ｃ）に示すような波形のパルス信号を出力する。このパルス信号は分岐して、一方の信号はＡＮＤゲート２２ｄに直接入力し、他方の信号は遅延器２２ｃを介してＡＮＤゲート２２ｄに入力する。
【００３２】
遅延器２２ｃは、入力した信号を所定時間遅延させて出力する。図４（ｄ）はこの遅延器２２ｃから出力された信号を示している。図４（ｄ）における符号Ｔは、遅延時間を示している。従って、ＡＮＤゲート２２ｄには、図４（ｃ）に示す信号と、図４（ｄ）に示す信号とが入力する。ＡＮＤゲートは２つの入力が共にハイレベルの時に、ハイレベルの信号を出力するので、ＡＮＤゲート２２ｄから図４（ｅ）に示すような、極めて狭いパルス幅（例えば５０ナノ秒）の信号が出力される。この信号が変調パルス信号Ｇ７である（ステップＳ３）。
【００３３】
なお、ＩＣやトランジスタで単安定マルチバイブレータ回路を構成した場合、その出力信号のパルス幅は、殆どの場合、抵抗値と静電容量により決定される。従って、狭いパルス幅の信号を発生させるためには、抵抗値と静電容量とを極めて小さい値に設定しなければならない。このとき、回路内の寄生容量や寄生抵抗などの成分が、パルス幅に影響を与えてしまい理論どおりの狭いパルス幅を持つ信号を出力させることが極めて難しい。また、周囲温度が変化すると、使用している抵抗の抵抗値やコンデンサの静電容量の変動や、寄生抵抗や寄生静電容量の変動が生じて、周囲温度に依存しない一定のパルス幅を持つ信号を出力させることが極めて困難である。そこで、本実施形態では、周囲温度の影響を受け難い遅延器、論理ゲートを用いて、狭いパルス幅の信号を発生するようにしている。
【００３４】
なお、第２パルス発生器２２ａにおける可変抵抗器２２ｂによりパルス幅が調整できる（図４（ｃ）に示すパルスの幅）。一方、遅延器２２ｃによる信号の遅延量は可変抵抗器２２ｂに依存しない。従って、この可変抵抗器２２ｂを調整することで、変調パルス信号Ｇ７のパルス幅が調整できる。
【００３５】
パルス変調回路１２は、第１電圧変圧器１２ａ及び変調器１２ｂを備える。以下の説明では、パルス変調回路１２をＡＮＤゲートで構成した場合を例に説明するが、ＯＲゲートやＮＯＴゲート等の他の論理回路で構成してもよい。変調器１２ｂは、第１〜第３ＡＮＤゲート１２ｂａ，１２ｂｂ，１２ｂｃをシリーズに接続して構成されている。そして、第１電圧変圧器１２ａは、変調器１２ｂが分配信号Ｇ２に基づき適正に所定の論理処理が行えるように、この分配信号Ｇ２を要求される電圧値に増幅する。（図５（ａ）、（ｂ）参照）。この第１電圧変圧器１２ａは、第２電圧変圧器１３ａと同様にトランジスタを用いたレベル変換回路や論理ゲートＩＣを用いた自己バイアス増幅回路を用いることができる。
【００３６】
第１電圧変圧器１２ａで電圧調整された分配信号Ｇ２は、変調器１２ｂにおけるＡＮＤゲート１２ｂａ〜１２ｂｃに順次入力して、この変調器１２ｂで変調されて、変調信号Ｇ３として出力される。この変調信号Ｇ３は、パルス信号である。変調器１２ｂにおけるＡＮＤゲート１２ｂａ〜１２ｂｃは、処理する信号の周波数に対し、十分な応答特性を持っている。
【００３７】
なお、１つのＡＮＤゲートによりパルス変調を行うことは可能である。しかし、本実施形態のように扱う信号の周波数が高い場合には、漏れ電流が大きくなり、高いオフ・アイソレーションを得ることが困難である。そこで、複数のＡＮＤゲートを直列に接続することにより漏れ電流を小さくして、高いオフ・アイソレーションが得られるようにしている。
【００３８】
ところで、複数のＡＮＤゲートが１つのパッケージに設けられたＩＣが市販されている。従って、このようなＩＣを用いることにより、変調器１２ｂを構成することが可能である。しかしながら、先に述べたと同様の理由により、１つのパッケージに収納されている複数のＡＮＤゲートを用いて変調器１２ｂを構成すると、高いオフ・アイソレーションが得られない。そこで、本実施形態では、図２に示したパルス変調回路１２を、図３に示すように３つのパッケージＰｇに収納されたＡＮＤゲートをそれぞれ１個ずつ用いて構成している。これにより、パッケージＰｇ間の物理的距離が長くなるので、漏れ電流が小さくなり、約４０ｄＢ以上のオフ・アイソレーションが得られる。
【００３９】
さて、このような変調器１２ｂに変調パルス信号Ｇ７が入力すると、変調器１２ｂがＡＮＤゲートで構成されていることから、分配信号Ｇ２がハイレベルで、変調パルス信号Ｇ７がハイレベルの時、ハイレベルの信号が出力されることになる（図５（ｃ）参照）。即ち、入力信号Ｇ１を分配して得られた分配信号Ｇ２は、変調パルス信号Ｇ７に同期してパルス変調され、これが変調信号Ｇ３として出力される（ステップＳ４）。
【００４０】
このとき、変調パルス信号Ｇ７は、変調対象である分配信号Ｇ２と時間同期しているので、変調パルス信号Ｇ７により分配信号Ｇ２を変調しても変調信号Ｇ３にジッタが含まれない。
【００４１】
また、高周波の入力信号をパルス変調する場合、ＰＩＮダイオード・スイッチやガリウム砒素ＦＥＴ等のスイッチＩＣを用いることがある。これらを用いてパルス変調した場合には、ノイズが発生することがある。入力信号の周波数が数十ＭＨｚ〜２００ＭＨｚの範囲の場合、ノイズの周波数は、この周波数の範囲に含まれ、パルス変調された信号の質が極めて悪くなってしまう。しかし、本実施形態にかかるパルス変調回路１２は論理回路により形成されているので、かかるノイズの発生が小さい。依って高品質の変調信号がえられる。
【００４２】
高周波増幅回路１５は、論理ゲートＩＣ等を使用して構成されて、パルス変調回路１２からの変調信号Ｇ３の電力増幅を行う。高周波増幅回路１５は、増幅する信号の周波数に対して、十分な応答特性を持つと共に、負荷インピーダンスに対して余裕を持つ。論理ゲートＩＣのパルス特性は、周波数が高くなるに従い出力波形が矩形波から正弦波に近い形状に近づく。そこで、使用する周波数に対して出力波形が正弦波で近似できるような信号が出力される論理ゲートＩＣ等を用いて高周波増幅回路１５を構成することにより、高調波成分の少ない出力波形を得ることができるようになる。
【００４３】
コンデンサ１６は、高周波増幅回路１５から出力される信号に含まれる不要な周波数成分を減衰させ、また直流成分を除去させる。また、高周波増幅回路１５から出力される信号はパルス信号であるため、このパルス信号を正弦波信号に変換する。このコンデンサ１６からの出力信号を変調波出力信号Ｇ５と記載する（図５（ｄ））。なお、図５（ｄ）は、負荷（レーダ装置等）に発生する電圧を示し、コンデンサ１６に発生する電圧でないことを注記する。コンデンサ１６の容量は、不要周波数成分を減衰させ、また直流成分を除去させることができるように適宜設定される設計値である。
【００４４】
トリガ信号発生回路１７は、単安定マルチバイブレータ等により構成されている。そして、図４（ａ）に示すようなＮ分周回路１３からの分周信号Ｇ６に同期して、所定のパルス幅のパルス信号を発生させて、これをトリガ信号Ｇ８として出力する（ステップＳ５）。これはパルス幅の短い分周信号Ｇ６をトリガ信号として用いると、オシロスコープ等の計測装置の負荷インピーダンスが小さい場合には電圧降下が大きく、トリガをかけることができないためである。そこで、単安定マルチバイブレータ等により分周信号Ｇ６と同期し、かつ、所定のパルス幅を持つトリガ信号Ｇ８を出力するようにしている。
【００４５】
但し、このときでもトリガ信号Ｇ８は、分配信号Ｇ２に時間同期しているので、変調波パルス信号Ｇ７とトリガ信号Ｇ８は時間同期している。従って、変調波パルス信号Ｇ７をオシロスコープで測定した際にジッタが測定されても、このジッタはパルス変調回路１２内で発生したジッタではないことが保証される。即ち、ジッタの発生原因がオシロスコープ側に存在すると判断できる。このことは、オシロスコープが適正に校正されていれば、高精度な変調波出力信号を測定できることを意味する。依って、測定結果の信頼性が向上する。
【符号の説明】
【００４６】
１，１０  パルス変調装置
３  Ｎ分周回路
４，１４  変調パルス発生回路
５，１２  パルス変調回路
１１  ２分配回路
１２ａ  第１の電圧変圧器
１２ｂ  変調器
１３  Ｎ分周回路
１３ａ  第２の電圧変圧器
１３ｂ  分周器
１５  高周波増幅回路
１６  コンデンサ
１７  トリガ信号発生回路
２１  同期パルス発生部
２１ａ  第１のパルス発生器
２２  パルス幅調整部
２２ａ  第２のパルス発生器
２２ｃ  遅延器
２２ｄ  論理ゲート（ＡＮＤゲート）
【図１】
0005451518.tif 000002
【図２】
0005451518.tif 000003
【図３】
0005451518.tif 000004
【図４】
0005451518.tif 000005
【図５】
0005451518.tif 000006
【図６】
0005451518.tif 000007
【図７】
0005451518.tif 000008
【図８】
0005451518.tif 000009