(57)【特許請求の範囲】
【請求項１】
信号を処理する装置であって、
入力信号を受信するよう接続される入力と、
複数の入力エントリと、前記複数の入力エントリのそれぞれに対する第１出力エントリと第２出力エントリとを有し、前記入力信号を受信するため前記入力に接続される、単調増加するレスポンス曲線を表現するルックアップテーブルであって、前記入力信号の値より小さい最も近い値を有する前記入力エントリの１つからなる下位入力エントリと、前記入力信号の値より大きい最も近い値を有する前記入力エントリの１つからなる上位入力エントリと、前記下位入力エントリに対する前記第２出力エントリと、前記上位入力エントリに対する前記第１出力エントリとを返すよう構成されるルックアップテーブルと、
前記入力と前記ルックアップテーブルとに接続され、第１差分を生成するため前記入力信号から前記下位入力エントリを減算する第１減算器と、
前記入力と前記ルックアップテーブルとに接続され、第２差分を生成するため前記上位入力エントリから前記入力信号を減算する第２減算器と、
前記ルックアップテーブルと前記第１減算器とに接続され、第１積を生成するため前記第１差分と前記上位入力エントリの第１出力エントリとを乗算する第１乗算器と、
前記ルックアップテーブルと前記第２減算器とに接続され、第２積を生成するため前記第２差分と前記下位入力エントリの第２出力エントリとを乗算する第２乗算器と、
出力信号を生成するため前記第１積と前記第２積とを加算する加算器と、
を有し、
各入力エントリは、非線形レスポンス曲線の入力値に対応し、
各入力値は、前記非線形レスポンス曲線により規定される対応する出力値を有し、
入力エントリの前記第１出力エントリは、前記入力エントリの対応する入力値と次に小さい入力エントリとの間の差分により除算された、前記非線形レスポンス曲線により規定される対応する出力値を有し、
前記入力エントリの前記第２出力エントリは、次に大きい入力エントリの対応する入力値と前記入力エントリとの間の差分により除算された、前記非線形レスポンス曲線により規定される対応する出力値を有する装置。
【請求項２】
隣接する入力エントリの各ペアは、あるインターバルにより分けられ、
隣接する入力エントリの異なるペアは、異なるインターバルにより分けられる、請求項１記載の装置。
【請求項３】
隣接する何れか２つの入力値の間の補間された出力値と、前記非線形レスポンス曲線の対応する実際の出力値との間の出力差分が閾値未満となるように、前記入力エントリが選択される、請求項１記載の装置。
【請求項４】
前記非線形レスポンス曲線は、パワー又はガンマタイプファンクションに従う、請求項１乃至３何れか一項記載の装置。
【請求項５】
非線形レスポンス曲線を有する、装置を制御するための出力信号を生成するため、入力信号を処理する方法であって、
複数の入力エントリと、前記複数の入力エントリのそれぞれに対する第１出力エントリと第２出力エントリとを有する、単調増加するレスポンス曲線を表現するルックアップテーブルを提供するステップと、
前記ルックアップテーブルから、前記入力信号の値より小さい最も近い値を有する前記入力エントリの１つからなる下位入力エントリと、前記入力信号の値より大きい最も近い値を有する前記入力エントリの１つからなる上位入力エントリとを検索するステップと、
第１差分を生成するため前記入力信号から前記下位入力エントリを減算するステップと、
第２差分を生成するため前記上位入力エントリから前記入力信号を減算するステップと、
第１積を生成するため前記第１差分と前記上位入力エントリの第１出力エントリとを乗算するステップと、
第２積を生成するため前記第２差分と前記下位入力エントリの第２出力エントリとを乗算するステップと、
前記出力信号を生成するため前記第１積と前記第２積とを加算するステップと、
を有し、
各入力エントリは、非線形レスポンス曲線の入力値に対応し、
各入力値は、前記非線形レスポンス曲線により規定される対応する出力値を有し、
入力エントリの前記第１出力エントリは、前記入力エントリの対応する入力値と次に小さい入力エントリとの間の差分により除算された、前記非線形レスポンス曲線により規定される対応する出力値を有し、
前記入力エントリの前記第２出力エントリは、次に大きい入力エントリの対応する入力値と前記入力エントリとの間の差分により除算された、前記非線形レスポンス曲線により規定される対応する出力値を有する方法。
【請求項６】
隣接する入力エントリの各ペアは、あるインターバルにより分けられ、
隣接する入力エントリの異なるペアは、異なるインターバルにより分けられる、請求項５記載の方法。
【請求項７】
隣接する何れか２つの入力値の間の補間された出力値と、前記非線形レスポンス曲線の対応する実際の出力値との間の出力差分が閾値未満となるように、前記入力エントリが選択される、請求項５記載の方法。
【請求項８】
前記非線形レスポンス曲線は、パワー又はガンマタイプファンクションに従う、請求項５乃至７何れか一項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理に関する。特定の実施例は、非線形レスポンス曲線を有する装置用の駆動信号の処理への適用を有する。
【背景技術】
【０００２】
電子信号により制御される多くの装置は、装置により生成される出力が入力信号に線形には関連していない点で非線形レスポンスを有する。例えば、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）やＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）などの一部の装置は、一般にパワー又はガンマタイプファンクションに従うレスポンス曲線を有する。このような非線形レスポンスは、これらの装置を駆動するための電子信号を提供する際に考慮される必要がある。
【０００３】
非線形レスポンスを処理するいくつかの従来技術による方法及びシステムが存在する。例えば、Ｋｗａｋらによる米国特許第６，１６６，７８１号、Ｔｈｅｂａｕｌｔらによる米国特許出願公報第２００７／０２２２７０７号、Ｙｕｊｉによる日本特許公報２００６−１７３９７１があげられる。
【発明の概要】
【０００４】
本発明者は、非線形レスポンス曲線を有する装置用の駆動信号を効率的に計算する方法及びシステムが必要であると考えた。
【図面の簡単な説明】
【０００５】
【図１】図１は、非線形特性を有する装置用の一例となるレスポンス曲線を示す図である。
【図２】図２は、表現対象の相対的に多くのビット数を必要とする非線形レスポンスデータの入力をより少数のビットを用いて表現可能な出力に変換するのに利用可能なルックアップテーブル（ＬＵＴ）を示す。
【図３】図３Ａ及び３Ｂは、１０２４個のポイントと３２個のポイントとによりそれぞれ表現されるパワーファンクションを示すグラフである。
【図４】図４は、デュアル出力ＬＵＴを生成するための一例となる方法を示すフローチャートである。
【図５Ａ】図５Ａは、図１の一例となる曲線を近似するため選択される複数の線形セグメントを示すグラフである。
【図５Ｂ】図５Ｂは、線形セグメントの個数が調整された図５Ａに類似するグラフである。
【図６】図６は、図４の方法により生成される中間テーブルを示す。
【図７】図７は、図４の方法により生成されるデュアル出力ＬＵＴを示す。
【図８】図８は、デュアル出力ＬＵＴを用いる信号処理回路を含む一例となるシステムを示す。
【図９】図９は、デュアル出力ＬＵＴを用いる一例となる信号処理回路を示す。
【図１０】図１０は、デュアル出力ＬＵＴを適用する一例となる方法を示すフローチャートである。
【発明を実施するための形態】
【０００６】
以下の説明を通じて、具体的な詳細が当業者により完全な理解を提供するために与えられる。しかしながら、本開示を不必要に不明りょうにすることを回避するため、周知の要素は詳細には図示又は説明されていない。従って、本説明及び図面は、限定的な意味でなく例示的なものとしてみなされるべきである。
【０００７】
図１は、電子信号により制御される装置の一例となる非線形レスポンス曲線１０のグラフを示す。垂直軸は、装置を制御するため提供される入力信号を表す。入力信号は、例えば、ビデオ信号から構成されてもよい。水平軸は、デバイスドライバに手得供される所望の出力信号を表す。図１の曲線１０は、特定の装置の一例となる特定のレスポンス曲線でなく一例となる汎用的な非線形レスポンス曲線を表すものである。
【０００８】
一部の状況では、制御される装置のビット深さと比較して、相対的に多数のビットが入力信号を表すのに必要とされる可能性がある。例えば、２．７５のガンマにより線形化される１０ビットの画像に対して、入力信号の最小の非零の値（（１／１０２３）２．７５）は、２８ビットで表現されることを必要とする。１０ビットの深さを有するＬＣＤなどの装置を制御するため、２８ビット入力信号は１０ビット出力信号に変換される必要がある。他の状況では、入力信号と出力信号とは異なるビット数を有してもよい。例えば、一部のＬＥＤは１２ビット信号を用いて制御されてもよい。
【０００９】
図２は、Ｎビット入力信号の可能性のある各値を所望のビット深さを有する出力値に変換するための２Ｎ個の行を有するルックアップテーブル（ＬＵＴ）１２を示す。２８ビット入力信号を１０ビット出力信号に変換する上述の例では、このようなテーブルは３２０ＭＢ（２２８×１０ビット）を必要とする。行数を一意的な出力の個数（例えば、２１０×１０ビット又は１２８０バイトしか必要としない１０ビット出力信号のケースでは、２１０など）に制限することによって、ＬＵＴのサイズを減少させることが可能である。このような減少されたサイズのＬＵＴは、受信した入力信号に対応する正しいエントリを検出するための検索を必要とする。この検索は、完了するのに同じ時間が常にかかるべきであるという点で、決定的なものであるべきである。例えば、２１０個の行を有するテーブルのシンプルなバイナリサーチは、完了するため１０回の比較を必要とするであろう。
【００１０】
ＬＵＴのサイズは、レスポンス曲線を線形部分の系列として表現することによって、レスポンス曲線が単調に又は少なくとも全体的に単調に増加する状況では、さらに低減される。例えば、図３Ａは、１０２４個のポイントを用いて生成されるパワーファンクションのグラフであり（１０２４又は２１０行を有するテーブルを必要とする）、図３Ｂは、精度の最小限のロスによる３２個のポイントを用いて生成される同一のパワーファンクションのグラフである（３２行しか有さないテーブルを必要とする）。曲線に沿ったポイントはＬＵＴに格納されるよう選択されてもよく、中間値が線形補間により決定されてもよい。しかしながら、このようなテーブルが装置を制御するのに適用されるとき、線形補間を実行するのに必要とされる装置は、ハードウェアにより実現するのにコストがかかる。
【００１１】
図４は、分割を必要とすることなく装置を制御するのに適用可能なデュアル出力ＬＵＴを生成するための一例となる方法２０を示す。レスポンス曲線を表すデータが、ステップ２２において受信される。一部の状況では、レスポンス曲線は、完全に単調増加してくてもよい（例えば、図１の曲線１０の減少領域１０Ａを参照されたい）。例えば、レスポンス曲線が測定により決定される場合、ノイズは曲線を一部のセクションにおいて、特に下端において単調増加させない可能性がある。データが単調増加しない場合、ステップ２４において、データは単調増加となるように変更される。例えば、テーブルに格納されているデータが、テーブルの各値と前の値とを比較し、ある値が前の値より小さい場合、後述されるように次のより大きな値を検出し、ギャップを埋めるように線形部分を生成することによって、単調増加するようにされてもよい。より大きな値がない場合、このより小さな値は、前の値より所定量だけ大きな値と置換されてもよい。例えば、より小さな値は、前の値より１パーセント（又は他のパーセント）大きい値、又は出力のサイズに依存してもよい他の所定量大きい値と置換されてもよい。
【００１２】
ステップ２６において、いくつのポイントがレスポンス曲線を規定するため選択され、選択されたポイントの入力値と出力値とを用いて中間テーブルが生成される。図５Ａを参照して、曲線１０に沿って選択されたポイント１４は、線形部分１６により近似曲線１０に接続されてもよい。ポイント１４Ａの後、曲線１０は領域１０Ａにおいて単調増加せず、このため、次のポイント１４Ｂは、ポイント１４Ａより大きな値を有するよう選択され、線形部分１６Ａがポイント１４Ａと１４Ｂとの間のギャップを埋めることに留意されたい。
【００１３】
部分１６に沿った補間値と曲線１０に沿った対応する値との間の差分ｄＯがある閾値未満となるように、ポイント１４が選択されてもよい。一部の実施例では、１つのポイント１４が選択された後、曲線１０にさらに沿った候補となる次のポイントが選択され、補間値がポイント１４と候補となる次のポイントとの間の領域に対して計算され、ｄＯが閾値未満である場合、候補となる次のポイントは曲線に沿ってさらに移動され、ｄＯが閾値に到達するまで、当該処理が繰り返される。例えば、許容係数と乗算されるｄＯが、補間値と曲線１０を表す当初データにおけるより大きな値との間の差分未満となり、補間値と曲線１０を表す当初データにおけるより小さな値との間の差分未満となるように、ポイント１４は選択されてもよい。許容係数は、初期的には１に設定されてもよく、所望数のポイント１４が所望の行数を有するテーブルを生成するため選択されるように調整されてもよい。例えば、許容係数は、少なすぎるポイントしか選択されない場合には増加され、多すぎるポイントが選択される場合には減少されてもよい。図５Ｂは、ポイント１４の個数が８行を有するテーブルを生成するために７から８に増加された図５Ａのものと類似するグラフを示す。許容係数が所望の行数を有するテーブルをもたらすように調整できない場合、テーブルは、行数が多すぎる場合、１以上のポイント１４を削除し、曲線１０の上方の領域近傍の部分１６をマージすることによって縮小されてもよく、又は行数が少なすぎる場合、所望の行数を生成するため最も大きなポイント１４の値を繰り返しことによって増大されてもよい。
【００１４】
一部の実施例では、ステップ２４はステップ２６と組み合わされてもよい。例えば、まずデータを単調増加させる代わりに、各ポイント１４が前のポイント１４のものより小さくない入力値と出力値とを有するように、ポイント１４が選択されてもよい。しかしながら、これは、ポイント１４の選択前に曲線１０のより大きな部分が処理されることを要求する可能性がある。
【００１５】
ステップ２６は、図６に示されるテーブル３０などの所望の行数を有する中間テーブルを生成する。次に、ステップ２８において、図７のデュアル出力ＬＵＴ３２などのデュアル出力ＬＵＴを生成するため、ステップ２６において生成された中間テーブルの各入力値に対して、第１及び第２出力値が後述されるように計算される。各入力値に対して、デュアル出力ＬＵＴの第１出力値が、中間テーブルの対応する出力値を入力値と次のより小さな入力値との間の差分によって除することによって、デュアル出力ＬＵＴの第１出力値が計算され、中間テーブルの対応する出力値を入力値と次のより大きな入力値との間の差分によって除することによって、第２出力値が計算される。図７に示されるように、第１入力値の第１出力と、最後の入力値の第２出力とは、このためエンプティとなるであろう。
【００１６】
デュアル出力ＬＵＴは、より大きな製品のコンポーネントとして装置が製造又は設置されるときに生成されてもよい。このため、計算量の大きな除算は、装置の処理中の除算の計算の必要性を回避するため、予め計算されてもよい。
【００１７】
処理について、デュアル出力ＬＵＴは、図８の信号処理回路４２などの信号処理回路において適用されてもよい。図８に示されるように、信号処理回路４２は、信号ソース４０から入力信号を受信し、デバイスドライバ４４に出力信号を提供する。
【００１８】
図９は、一例となる信号処理回路５０を示す。回路５０は、入力信号を受信するよう接続される入力５２を有する。入力５２は、入力信号をデュアルＬＵＴ５４、第１減算器５６及び第２減算器５８に提供するため接続される。入力信号がデュアル出力ＬＵＴ５４において受信されると、入力信号に最も近い値とを有する２つの入力エントリ（下位入力エントリと上位入力エントリ）を特定するため、決定的検索が実行される。下位入力エントリ（Ｌｏｗｅｒ＿Ｉｎ）は、第１乗算器６０に提供される第１差分を生成するため、第１減算器５６において入力信号から減算される。入力信号は、第２乗算器６２に提供される第２差分を生成するため、第２減算器５８において上位入力エントリ（Ｕｐｐｅｒ＿Ｉｎ）から減算される。
【００１９】
第１乗算器６０は、第１積を生成するため、第１減算器５６から受信した第１差分と乗算される、デュアル出力ＬＵＴ５４からの上位入力エントリ（Ｕｐｐｅｒ＿Ｏｕｔ１）の第１出力エントリを受信する。第２乗算器６２は、第２積を生成するため、第２減算器５８から受信した第２差分と乗算される、デュアル出力ＬＵＴ５４からの下位入力エントリ（Ｌｏｗｅｒ＿Ｏｕｔ２）の第２出力エントリを受信する。第１及び第２の積は、加算器６４に提供され、出力６６に提供される出力信号を生成するため加算される。入力信号がテーブルの入力エントリの１つにたまたま等しい場合、第１乗算器６０と第２乗算器６２の１つはゼロの入力を受信し、これにより、出力信号は第１乗算器６０と第２乗算器６２の他方からの積により提供されることになる。当業者が理解するように、出力信号は、標準的なＬＵＴの下位及び上位の入出力エントリを用いて実行可能な線形補間の結果に等しくなり、デュアル出力ＬＵＴ５４を適用するときに出力信号を取得するため除算が不要となる。
【００２０】
図１０は、装置を制御するための出力信号を生成するため、デュアル出力ＬＵＴを適用する一例となる方法７０を示すフローチャートである。ステップ７２において、入力信号が信号ソースから受信される。ステップ７４において、下位及び上位入力エントリが決定される。ステップ７６において、下位入力エントリが入力信号から減算され、その差分が、第１積を取得するため、上位入力エントリの第１出力エントリと乗算される。ステップ７８において、入力信号が上位入力エントリから減算され、その差分が、第２積を取得するため下位入力エントリの第２出力エントリと乗算される。ステップ７６及び７８は、これらのステップが同時に実行可能であることを示すため、図１０において並んで示されている。あるいは、ステップ７６と７８の１つが最初に実行され、その後に他方が実行されてもよい。ステップ８０において、ステップ７６及び７８において生成された第１及び第２の積が、出力信号を生成するため加算される。ステップ８２において、出力信号は、装置を制御するためデバイスドライバに提供される。
【００２１】
上述した本発明の各態様による装置及び方法は、例えば、限定されることなく半導体チップ、集積回路、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などにより実現されてもよい。本発明の特定の態様により信号を処理する装置は、限定されることなく、ＬＣＤディスプレイ、ＬＥＤディスプレイ、プラズマディスプレイ又は他のタイプのディスプレイを含む表示装置のためのビデオ信号処理システムに搭載可能である。一部の実施例では、本発明による装置は、バックライトの光源とフロントパネルの光伝送素子とに対して設けられる個別の信号処理回路によって、個別に制御可能な光伝送素子のフロントパネルアレイを照射する個別に制御可能な光源のアレイからなる空間可変的バックライトを有するデュアル変調表示装置に搭載されてもよい。
【００２２】
いくつかの態様及び実施例が上述されたが、当業者は特定の改良、置換、追加及びこれらの組み合わせを認識するであろう。従って、以下に添付した請求項と以降に導入される請求項とは、このようなすべての改良、置換、追加及び組み合わせをそれらの真の趣旨及び範囲内のものとして含むよう解釈されるべきである。
【図１】
0005503657.tif 000002
【図２】
0005503657.tif 000003
【図３Ａ】
0005503657.tif 000004
【図３Ｂ】
0005503657.tif 000005
【図４】
0005503657.tif 000006
【図５Ａ】
0005503657.tif 000007
【図５Ｂ】
0005503657.tif 000008
【図６】
0005503657.tif 000009
【図７】
0005503657.tif 000010
【図８】
0005503657.tif 000011
【図９】
0005503657.tif 000012
【図１０】
0005503657.tif 000013