(57)【特許請求の範囲】
【請求項１】
制御部と、
前記制御部と電気的に接続された電流源部と、
前記電流源部と電気的に接続された発振回路と、を有し、
前記制御部は、
ソースが第１の配線と電気的に接続され、ゲートとドレインとが電気的に接続された第１のトランジスタと、
ソースが第２の配線と電気的に接続され、ドレインが前記第１のトランジスタのドレインと電気的に接続され、ゲートに入力電圧が供給された第２のトランジスタと、
ソースが前記第２の配線と電気的に接続され、ドレインが前記第１のトランジスタのドレインと電気的に接続され、ゲートに第１の電圧が供給された第３のトランジスタと、を有し、
前記第１の配線の電圧が大きくなると、前記第１の電圧が小さくなり、
前記第１の配線の電圧が小さくなると、前記第１の電圧が大きくなることを特徴とする電圧制御発振回路。
【請求項２】
制御部と、
前記制御部と電気的に接続された第１の電流源部と、
前記制御部と電気的に接続された第２の電流源部と、
前記第１の電流源部及び前記第２の電流源部と電気的に接続された発振回路と、を有し、
前記制御部は、
ソースが第１の配線と電気的に接続され、ゲートとドレインとが電気的に接続された第１のトランジスタと、
ソースが第２の配線と電気的に接続され、ドレインが前記第１のトランジスタのドレインと電気的に接続された第２のトランジスタと、
ソースが前記第２の配線と電気的に接続され、ドレインが前記第１のトランジスタのドレインと電気的に接続され、ゲートに第１の電圧が供給された第３のトランジスタと、
ソースが前記第１の配線と電気的に接続され、ゲートが前記第１のトランジスタのゲートと電気的に接続された第４のトランジスタと、
ソースが前記第２の配線と電気的に接続され、ゲートとドレインとが電気的に接続され、ドレインが前記第４のトランジスタのドレインと電気的に接続された第５のトランジスタと、を有し、
前記第１の配線の電圧が大きくなると、前記第１の電圧が小さくなり、
前記第１の配線の電圧が小さくなると、前記第１の電圧が大きくなることを特徴とする電圧制御発振回路。
【請求項３】
請求項２において、
前記発振回路は、ループ構造の複数のインバータ回路を有し、
前記第１の電流源部は、
ソースが前記第１の配線と電気的に接続され、ドレインが前記複数のインバータ回路のいずれか一の第１の電源端子と電気的に接続され、ゲートが前記第１のトランジスタのゲートと電気的に接続された第６のトランジスタと、
ソースが前記第１の配線と電気的に接続され、ドレインが前記第６のトランジスタのドレインと電気的に接続され、ゲートが前記第５のトランジスタのゲートと電気的に接続された第７のトランジスタと、を有し、
前記第２の電流源部は、
ソースが前記第２の配線と電気的に接続され、ドレインが前記複数のインバータ回路のいずれか一の第２の電源端子と電気的に接続され、ゲートが前記第５のトランジスタのゲートと電気的に接続された第８のトランジスタと、
ソースが前記第２の配線と電気的に接続され、ドレインが前記第８のトランジスタのドレインと電気的に接続され、ゲートが前記第６のトランジスタのドレインと電気的に接続された第９のトランジスタと、を有することを特徴とする電圧制御発振回路。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
ソースが前記第１の配線と電気的に接続され、ゲートとドレインとが電気的に接続された第１０のトランジスタと、
ソースが前記第２の配線と電気的に接続され、ドレインが前記第１０のトランジスタのドレイン及び前記第３のトランジスタのゲートと電気的に接続された第１１のトランジスタと、
ソースが前記第１の配線と電気的に接続され、ゲートとドレインとが電気的に接続され、ドレインが前記第１１のトランジスタのゲートと電気的に接続された第１２のトランジスタと、
ソースが前記第２の配線と電気的に接続され、ゲートとドレインとが電気的に接続され、ドレインが前記第１２のトランジスタのドレインと電気的に接続された第１３のトランジスタを有することを特徴とする電圧制御発振回路。
【請求項５】
制御部と、
前記制御部と電気的に接続された第１の電流源部と、
前記制御部と電気的に接続された第２の電流源部と、
前記第１の電流源部及び前記第２の電流源部と電気的に接続された発振回路と、を有し、
前記制御部は、
ソースが第１の配線と電気的に接続され、ゲートとドレインとが電気的に接続された第１のトランジスタと、
ソースが第２の配線と電気的に接続され、ドレインが前記第１のトランジスタのドレインと電気的に接続された第２のトランジスタと、
ソースが前記第１の配線と電気的に接続され、ゲートが前記第１のトランジスタのゲートと電気的に接続された第３のトランジスタと、
ソースが前記第１の配線と電気的に接続され、ドレインが前記第３のトランジスタのドレインと電気的に接続され、ゲートに第１の電圧が供給された第４のトランジスタと、
ソースが前記第２の配線と電気的に接続され、ゲートとドレインとが電気的に接続され、ドレインが前記第３のトランジスタのドレインと電気的に接続された第５のトランジスタと、
ソースが前記第１の配線と電気的に接続され、ゲートとドレインとが電気的に接続された第６のトランジスタと、
ソースが前記第２の配線と電気的に接続され、ドレインが前記第６のトランジスタのドレインと電気的に接続され、ゲートが前記第５のトランジスタのゲートと電気的に接続された第７のトランジスタと、を有し、
前記第１の配線の電圧が大きくなると、前記第１の電圧が大きくなり、
前記第１の配線の電圧が小さくなると、前記第１の電圧が小さくなることを特徴とする電圧制御発振回路。
【請求項６】
請求項５において、
前記発振回路は、ループ構造の複数のインバータ回路を有し、
前記第１の電流源部は、
ソースが前記第１の配線と電気的に接続され、ドレインが前記複数のインバータ回路のいずれか一の第１の電源端子と電気的に接続され、ゲートが前記第６のトランジスタのゲートと電気的に接続された第８のトランジスタと、
ソースが前記第１の配線と電気的に接続され、ドレインが前記第８のトランジスタのドレインと電気的に接続され、ゲートが前記第７のトランジスタのゲートと電気的に接続された第９のトランジスタと、を有し、
前記第２の電流源部は、
ソースが前記第２の配線と電気的に接続され、ドレインが前記複数のインバータ回路のいずれか一の第２の電源端子と電気的に接続され、ゲートが前記第７のトランジスタのゲートと電気的に接続された第１０のトランジスタと、
ソースが前記第２の配線と電気的に接続され、ドレインが前記第１０のトランジスタのドレインと電気的に接続され、ゲートが前記第８のトランジスタのドレインと電気的に接続された第１１のトランジスタと、を有することを特徴とする電圧制御発振回路。
【請求項７】
請求項１乃至請求項６のいずれか一項に記載の前記電圧制御発振回路を用いたフェーズ・ロックド・ループ回路。
【請求項８】
請求項１乃至請求項６のいずれか一項に記載の前記電圧制御発振回路と、
分周器と、
位相比較器と、
ループ・フィルタと、を有し、
前記位相比較器には基準信号と前記分周器の出力とが入力され、
前記基準信号と前記分周器の出力信号の位相差を出力し、
前記ループ・フィルタには前記位相比較器の出力が入力され、入力された信号のノイズを除去して出力し、
前記電圧制御発振回路には前記ループ・フィルタの出力信号が入力され、
前記分周器には前記電圧制御発振回路の出力が入力され、入力された信号の周波数を１／Ｎ（Ｎは任意の自然数）倍して出力することを特徴とするフェーズ・ロックド・ループ回路。
【請求項９】
請求項７又は請求項８に記載の前記フェーズ・ロックド・ループ回路を備えたことを特徴とする半導体装置。
【請求項１０】
請求項９において、
前記半導体装置は、無線によって情報の送受信を行う無線チップ、携帯電話、コードレス電話、ワイヤレスＬＡＮであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振回路、及び電圧制御発振回路を用いたクロック生成回路に関する。更に、クロック生成回路を備えた半導体装置に関する。特に、クロック生成回路としてフェーズ・ロックド・ループ回路に関する。
【背景技術】
【０００２】
近年、同一の絶縁表面上に様々な回路が集積された半導体の開発が進められており、供給される信号に同期した任意の周波数のクロックを生成する回路として、フェーズ・ロックド・ループ回路（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ回路、以下ＰＬＬ回路）が知られている。
【０００３】
ＰＬＬ回路は、電圧制御発振回路（以下ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）回路）を有し、ＶＣＯ回路の出力を帰還信号にして、供給される信号との位相比較を行う。そして、ＰＬＬ回路は、供給される信号と帰還信号が一定の位相になるよう負帰還により出力信号の調整を行う。
【０００４】
ＶＣＯ回路において、出力信号の周波数Ｆｏは入力電圧（以下、ＶＣＯ回路の制御電圧ともいう）Ｖｉｎ（なお、電圧とは、特に記載のない限りグラウンドとの電位差を意味する。）により制御され、入力電圧と出力周波数の関係は電源電圧の変動により変化する。このため、ＶＣＯ回路において定電圧回路を設けることで、ＰＬＬ回路の安定した位相同期を実現している。しかし、プロセス等の製造条件における変動により定電圧回路の生成する電圧が変動する。定電圧回路の生成する電圧が変動すると、ＶＣＯ回路の入力電圧Ｖｉｎと出力信号の周波数Ｆｏの関係が変動してしまう。また、ＶＣＯ回路の入力電圧Ｖｉｎと出力信号の周波数Ｆｏの関係が変動すると、当該ＶＣＯ回路を用いたＰＬＬ回路は、その出力信号の周波数（自走発振周波数）を所望の周波数にする（以下、所望の周波数でロックする、ともいう）ことができなくなる可能性がある。このため、ＰＬＬ回路に供給される信号と位相同期可能となる、ＶＣＯ回路の電源電圧の範囲を十分広げる必要がある。
【０００５】
前述の課題への対策として、ＶＣＯ回路の出力信号の周波数範囲を広くとる方法がある。こうすることで、種々の原因による電源電圧の変動においてもＰＬＬ回路が所望の周波数範囲でロックすることを保証することができる。
【０００６】
ＶＣＯ回路の入力電圧Ｖｉｎに対する出力信号の周波数Ｆｏの可変範囲は大きくなる。そのため、入力電圧Ｖｉｎ（以下、制御電圧ともいう）に対する出力信号の周波数Ｆｏの変化の割合（以下、周波数制御電圧利得）が急峻となる。周波数制御電圧利得が大きくなると制御電圧の僅かな変動に対しても出力信号の周波数Ｆｏの変動が大きくなり、ジッタ（ｊｉｔｔｅｒ：信号等の遅延時間の揺らぎ）等の特性に悪い影響を及ぼす。
【０００７】
このような状況の中で、回路動作条件及び製造条件の変動によらず安定してロック可能とするために、複数のＶＣＯ回路を設け、複数のＶＣＯ回路各々の出力信号の周波数範囲を異なる範囲に設定し、複数のＶＣＯ回路から最適なＶＣＯ回路を選択するＰＬＬ回路が提案されている（特許文献１参照。）。
【特許文献１】特開２００１−２５１１８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のＰＬＬ回路では、複数のＶＣＯ回路を設け、更に最適なＶＣＯ回路を選択する選択回路を設けなければならなかった。そのため回路規模が大きくなるといる欠点があった。また、複数のＶＣＯ回路の出力信号の周波数範囲は離散的あるため、周波数範囲の境界においてＰＬＬ回路のロックが不安定になる可能性があった。
【０００９】
そこで本発明では、電源電圧が変動しても、出力信号の周波数Ｆｏの変動が小さいＶＣＯ回路を提供することを目的とする。また、ＶＣＯ回路の電源電圧が変動しても自走発振周波数を一定に調整し、安定したロックを実現できるＰＬＬ回路を提供することを目的とする。更に、ＰＬＬ回路を搭載した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の電圧制御発振回路（ＶＣＯ回路）は、第１の電圧が入力されて前記第１の電圧に対応する第２の電圧を出力する制御部と、前記第２の電圧が入力されて前記第２の電圧に対応する電流を出力する電流源部と、前記電流が入力されて前記電流に応じた周波数の信号を出力する発振回路とを有し、前記制御部は調整回路を有し、前記調整回路は、電源電圧の変動に連動して前記第２の電圧を変化させることを特徴とする。
【００１１】
調整回路は、前記電源電圧が増大すると前記第２の電圧を減少させ、前記電源電圧が減少すると前記第２の電圧を増加させる。
【００１２】
また、前記制御部のより具体的な構成は次のとおりである。
（制御部の第１の構成）
制御部は、第１のトランジスタと、第２のトランジスタと、前記第１のトランジスタに直列に接続された第３のトランジスタとを有する。前記調整回路は前記第２のトランジスタを有する。前記第３のトランジスタはゲートとドレインが接続（以下、ダイオード接続という）される。前記第３のトランジスタのソースとドレインを流れる電流（以下、ドレイン電流という）は、前記第１のトランジスタのドレイン電流と、前記第２のトランジスタのドレイン電流との和となる。前記第１のトランジスタのゲートには前記第１の電圧が入力される。前記第１のトランジスタのドレインから前記第２の電圧が出力される。前記第２のトランジスタのゲートには第３の電圧が入力される。前記第３の電圧は前記電源電圧の変動に連動して変化する。
【００１３】
前記第２のトランジスタは、前記第３の電圧に応じて一定の電流を流す定電流源を構成する。
【００１４】
特に、前記第１のトランジスタと前記第２のトランジスタは共にＮチャネル型のトランジスタであり、前記電源電圧が増大すると前記第３の電圧は減少し、前記電源電圧が減少すると前記第３の電圧は増大することを特徴とする。即ち、第３の電圧は、前記電源電圧が増大すると前記第２のトランジスタのドレイン電流を減少させる方向に変化し、前記電源電圧が減少すると前記第２のトランジスタのドレイン電流を増大させる方向に変化することを特徴とする。
【００１５】
また、前記第１のトランジスタのドレイン電流に対する前記第２のトランジスタのドレイン電流の割合を変化させることによって、電流利得を調整することを特徴とする。電流利得とは、ＶＣＯ回路の入力電圧Ｖｉｎの変化に対するＶＣＯ回路を流れる電流Ｉの変化量のことである。
【００１６】
上記制御部の第１の構成において、更に、前記第３のトランジスタとカレントミラー回路を構成する第４のトランジスタ、及び前記第４のトランジスタと直列に接続され、ダイオード接続された第５のトランジスタを有していてもよい。なお、カレントミラー回路を構成するトランジスタの極性は等しく、それらのトランジスタのゲートの電圧は等しく、ソースの電圧も等しいとする。
【００１７】
（制御部の第２の構成）
制御部は、第１のトランジスタと、第２のトランジスタと、前記第１のトランジスタに直列に接続された第３のトランジスタと、第４のトランジスタと、前記第４のトランジスタと直列に接続された第５のトランジスタとを有する。前記調整回路は前記第２のトランジスタを有する。前記第３のトランジスタはダイオード接続される。前記第５のトランジスタはダイオード接続される。前記第１のトランジスタと前記第５のトランジスタはカレントミラー回路を構成する。前記第３のトランジスタのドレイン電流は、前記第１のトランジスタのドレイン電流と、前記第２のトランジスタのドレイン電流との和となる。前記第４のトランジスタのゲートには前記第１の電圧が入力される。前記第１のトランジスタのドレインから前記第２の電圧が出力される。前記第２のトランジスタのゲートには第３の電圧が入力される。前記第３の電圧は前記電源電圧の変動に連動して変化する。
【００１８】
前記第２のトランジスタは、前記第３の電圧に応じて一定の電流を流す定電流源を構成する。
【００１９】
特に、前記第１のトランジスタと前記第２のトランジスタは共にＰチャネル型のトランジスタであり、前記電源電圧が増大すると前記第３の電圧は増大し、前記電源電圧が減少すると前記第３の電圧は減少することを特徴とする。即ち、第３の電圧は、前記電源電圧が増大すると前記第２のトランジスタのドレイン電流を減少させる方向に変化し、前記電源電圧が減少すると前記第２のトランジスタのドレイン電流を増大させる方向に変化することを特徴とする。
【００２０】
また、前記第１のトランジスタのドレイン電流に対する前記第２のトランジスタのドレイン電流の割合を変化させることによって、電流利得を調整することを特徴とする。
【００２１】
上記制御部の第２の構成において、更に、前記第３のトランジスタとカレントミラー回路を構成する第６のトランジスタ、及び前記第６のトランジスタと直列に接続され、ダイオード接続された第７のトランジスタを有していてもよい。
【００２２】
以上が前記制御部のより具体的な構成である。
【００２３】
なお、本発明は、前記電圧制御発振回路を用いたフェーズ・ロックド・ループ回路（ＰＬＬ回路）とすることができる。例えば、上述の電圧制御発振回路と、分周器と、位相比較器と、ループ・フィルタとを有する構成とすることができる。
【００２４】
前記位相比較器には基準信号と前記分周器の出力とが入力され、前記基準信号と前記分周器の出力信号の位相差を出力し、前記ループ・フィルタには前記位相比較器の出力が入力され、入力された信号のノイズ（主に、高周波成分）を除去して出力し、前記電圧制御発振回路には前記ループ・フィルタの出力信号が入力され、前記分周器には前記電圧制御発振回路の出力が入力され、入力された信号の周波数を１／Ｎ（Ｎは任意の自然数）倍して出力する。
【００２５】
更に、本発明は、前記フェーズ・ロックド・ループ回路（ＰＬＬ回路）を備えたことを特徴とする半導体装置とすることができる。例えば、半導体装置として、無線によって情報の送受信を行う半導体装置に適用することができる。このような半導体装置としては、無線チップ（無線タグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、ＲＦＩＤタグ、電子タグ、トランスポンダとも呼ばれる）、携帯電話、コードレス電話、ワイヤレスＬＡＮ等が挙げられる。
【発明の効果】
【００２６】
本発明のＶＣＯ回路は、調整回路を有することによって、電源電圧が変動しても、出力信号の周波数Ｆｏの変動を小さくできる。また、本発明のＰＬＬ回路は、ＶＣＯ回路の電源電圧が変動しても自走発振周波数を一定に調整し、安定したロックを実現できる。
【発明を実施するための最良の形態】
【００２７】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面で共通して用いる。また、接続とは電気的接続も含むものとする。
（実施の形態１）
【００２８】
図１に本発明の電圧制御発振回路（ＶＣＯ回路１１３）のブロック図を示す。ＶＣＯ回路１１３は、発振回路２０１と電圧制御電流源２０７を有する。電圧制御電流源２０７は制御部２０４と電流源部２０６を有する。電流源部２０６は、Ｐチャネル型のトランジスタで構成される回路２０２と、Ｎチャネル型のトランジスタで構成される回路２０３を有する。制御部２０４は、調整回路２０５を有する。
【００２９】
制御部２０４には、第１の電圧（図１中、Ｖｉｎと表記）が入力されて第１の電圧Ｖｉｎに対応する第２の電圧（図１中、Ｖｉｎ２及びＶｉｎ２’と表記）を出力する。電流源部２０６には、第２の電圧（Ｖｉｎ２、Ｖｉｎ２’）が入力されて第２の電圧（Ｖｉｎ２、Ｖｉｎ２’）に対応する電流（図１中、Ｉｘと表記）を出力する。なお、Ｖｉｎ２はＰチャネル型のトランジスタで構成される回路２０２に入力され、回路２０２は電流Ｉｘと出力し、Ｖｉｎ２’はＮチャネル型のトランジスタで構成される回路２０３に入力され、回路２０３は電流−Ｉｘと出力する。発振回路２０１は、電流Ｉｘが入力されて電流Ｉｘに応じた周波数の信号（図１中、ＯＵＴと表記）を出力する。制御部２０４は調整回路２０５を有し、調整回路２０５は、電源電圧ＶＤＤの変動に連動して第２の電圧（Ｖｉｎ２、Ｖｉｎ２’）を変化させる。
【００３０】
調整回路２０５は、電源電圧ＶＤＤが増大すると第２の電圧Ｖｉｎ２を減少させ、前記電源電圧ＶＤＤが減少すると第２の電圧Ｖｉｎ２を増加させる。
【００３１】
図１においてＰチャネル型のトランジスタで構成される回路２０２及びＮチャネル型のトランジスタで構成される回路２０３を設けた構成を示したがこれに限定されるものではない。回路２０２と回路２０３の一方のみとしても良い。
（実施の形態２）
【００３２】
本実施の形態では、実施の形態１で示した構成における、制御部２０４のより具体的な構成について示す。なお、本実施の形態は、［課題を解決するための手段］において述べた制御部の第１の構成に対応する。
【００３３】
図２に電流制御部２０４の回路図を示す。制御部２０４は、第１のトランジスタ３０２と、第２のトランジスタ３０３と、第１のトランジスタ３０２に直列に接続された第３のトランジスタ３０１とを有する。ここで、制御部２０４の有する調整回路２０５は第２のトランジスタ３０３を有する。第３のトランジスタ３０１はゲートとドレインがダイオード接続される。
【００３４】
第３のトランジスタ３０１のドレイン電流は、第１のトランジスタ３０２のドレイン電流と、第２のトランジスタ３０３のドレイン電流との和となる。第１のトランジスタ３０２のゲートには第１の電圧Ｖｉｎが入力される。第１のトランジスタ３０２のドレインから第２の電圧Ｖｉｎ２が出力される。第２のトランジスタ３０３のゲートには、第３の電圧（図２中、ＢＩＡＳと表記）が入力される。第２のトランジスタ３０３は、第３の電圧ＢＩＡＳに応じて一定の電流を流す定電流源を構成する。第３の電圧ＢＩＡＳは、電源電圧ＶＤＤの変動に連動して変化する。
【００３５】
なお、電源電圧ＶＤＤとは、低電源電位に対する高電源電位（図中、ＶＤＤと表記）の電位差である。なお、低電源電位として図中ではＧＮＤを示した。以下、単に電源電圧をＶＤＤと表記する。もちろん、低電源電位はＧＮＤに限定されず、ＶＤＤより低い任意の電位を用いることも可能である。
【００３６】
第１のトランジスタ３０２と第２のトランジスタ３０３は共にＮチャネル型のトランジスタであり、電源電圧ＶＤＤが増大すると第３の電圧ＢＩＡＳは減少し、電源電圧ＶＤＤが減少すると第３の電圧ＢＩＡＳは増大する。即ち、第３の電圧ＢＩＡＳは、電源電圧ＶＤＤが増大すると第２のトランジスタ３０３のドレイン電流を減少させる方向に変化し、電源電圧ＶＤＤが減少すると第２のトランジスタ３０３のドレイン電流を増大させる方向に変化する。
【００３７】
図２中第３のトランジスタ３０１のドレイン電流（図２中、Ｉと表記）は）はＶＣＯ回路１１３の出力信号の所望する周波数に応じて決定される。そのため、第１のトランジスタ３０２のドレイン電流（可変電流であり、図２中、Ｉ’と表記）と第２のトランジスタ３０３のドレイン電流（定電流であり、図２中、Ｉ’’と表記）の和は所望する出力周波数で一定値Ｉとなる（Ｉ＝Ｉ’＋Ｉ’’）。
【００３８】
第１のトランジスタ３０２のドレイン電流に対する第２のトランジスタ３０３のドレイン電流の割合を変化させることによって、所定の電源電圧ＶＤＤにおけるＶＣＯ回路１１３の電流利得を調整することができる。電流利得とは、所定の電源電圧ＶＤＤにおけるＶＣＯ回路１１３の入力電圧Ｖｉｎの変化に対する電流Ｉの変化量である。第１のトランジスタ３０２の設計（チャネル幅、チャネル長等、ドレイン電流に関連する設計）を調整することによって、可変電流Ｉ’を変化させ、ＶＣＯ回路１１３の電流利得を調整することができる。更に、第２のトランジスタ３０３の設計（チャネル幅、チャネル長等、ドレイン電流に関連する設計）を調整することによって定電流Ｉ’’を変化させ、ＶＣＯ回路１１３の出力信号の周波数Ｆｏが所望の周波数となるように調整することができる。
【００３９】
図２に示した制御部２０４において、更に、第３のトランジスタ３０１とカレントミラー回路を構成する第４のトランジスタ３１１、及び第４のトランジスタ３１１と直列に接続され、ダイオード接続された第５のトランジスタ３１２を有していてもよい。こうして、制御部２０４は第２の電圧Ｖｉｎ２とＶｉｎ２に対応した電圧Ｖｉｎ２’を出力する。
【００４０】
図２に示した構成の制御部２０４では、第３のトランジスタ３０１とカレントミラー回路を構成するトランジスタを第４のトランジスタ３１１の１つとしたがこれに限定されない。第３のトランジスタ３０１とカレントミラー回路を構成するトランジスタを複数設け、当該複数のトランジスタそれぞれに対して、直列に接続され、ダイオード接続されたトランジスタを設けてもよい。即ち、図２における第４のトランジスタ３１１と第５のトランジスタ３１２との組を複数設けてもよい。
【００４１】
本実施の形態は、実施の形態１と自由に組み合わせて実施することが可能である。
（実施の形態３）
【００４２】
本実施の形態では、実施に形態１で示した構成における、制御部２０４のより具体的な構成について実施の形態２の図２で示した構成とは別の例を示す。なお、本実施の形態は、［課題を解決するための手段］において述べた制御部の第２の構成に対応する。
【００４３】
図３に制御部２０４の回路図を示す。制御部２０４は、第１のトランジスタ４１１と、第２のトランジスタ４０３と、第１のトランジスタ４１１に直列に接続された第３のトランジスタ４１２と、第４のトランジスタ４０２と、第４のトランジスタ４０２と直列に接続された第５のトランジスタ４０１とを有する。調整回路２０５は第２のトランジスタ４０３を有する。第３のトランジスタ４１２はダイオード接続される。第５のトランジスタ４０１はダイオード接続される。第１のトランジスタ４１１と第５のトランジスタ４０１はカレントミラー回路を構成する。
【００４４】
第３のトランジスタ４１２のドレイン電流は、第１のトランジスタ４１１のドレイン電流と、第２のトランジスタ４０３のドレイン電流との和となる。第４のトランジスタ４０２のゲートには第１の電圧Ｖｉｎが入力される。第１のトランジスタ４１１のドレインから第２の電圧Ｖｉｎ２が出力される。第２のトランジスタ４０３のゲートには第３の電圧（図３中、ＢＩＡＳと表記）が入力される。第２のトランジスタ４０３は、第３の電圧ＢＩＡＳに応じて一定の電流を流す定電流源を構成する。第３の電圧ＢＩＡＳは電源電圧ＶＤＤの変動に連動して変化する。
【００４５】
第１のトランジスタ４１１と第２のトランジスタ４０３は共にＰチャネル型のトランジスタであり、電源電圧ＶＤＤが増大すると第３の電圧ＢＩＡＳは増大し、電源電圧ＶＤＤが減少すると第３の電圧ＢＩＡＳは減少する。即ち、第３の電圧ＢＩＡＳは、電源電圧ＶＤＤが増大すると第２のトランジスタ４０３のドレイン電流を減少させる方向に変化し、電源電圧ＶＤＤが減少すると第２のトランジスタ４０３のドレイン電流を増大させる方向に変化する。
【００４６】
図３中第３のトランジスタ４１２のドレイン電流（図３中、Ｉと表記）はＶＣＯ回路１１３の出力信号の所望する周波数に応じて決定される。そのため、第１のトランジスタ４１１のドレイン電流（可変電流であり、図３中、Ｉ’と表記）と第２のトランジスタ４０３のドレイン電流（定電流であり、図３中、Ｉ’’と表記）の和は所望する出力周波数で一定値Ｉ（Ｉ＝Ｉ’＋Ｉ’’）となる。
【００４７】
第１のトランジスタ４１１のドレイン電流に対する第２のトランジスタ４０３のドレイン電流の割合を変化させることによって、所定の電源電圧ＶＤＤにおけるＶＣＯ回路１１３の電流利得を調整することができる。電流利得とは、所定の電源電圧ＶＤＤにおけるＶＣＯ回路１１３の入力電圧Ｖｉｎの変化に対する電流Ｉの変化量である。第１のトランジスタ４１１の設計（チャネル幅、チャネル長等、ドレイン電流に関連する設計）を調整することによって、可変電流Ｉ’を変化させ、ＶＣＯ回路１１３の電流利得を調整することができる。更に、第２のトランジスタ４０３の設計（チャネル幅、チャネル長等、ドレイン電流に関連する設計）を調整することによって定電流Ｉ’’を変化させ、ＶＣＯ回路１１３の出力信号の周波数Ｆｏが所望の周波数となるように調整することができる。
【００４８】
図３に示した制御部２０４において、更に、第３のトランジスタ４１２とカレントミラー回路を構成する第６のトランジスタ４２２、及び第６のトランジスタ４２２と直列に接続され、ダイオード接続された第７のトランジスタ４２１を有していてもよい。こうして、制御部２０４は第２の電圧Ｖｉｎ２とＶｉｎ２に対応した電圧Ｖｉｎ２’を出力する。
【００４９】
図３に示した構成の制御部２０４では、第３のトランジスタ４１２とカレントミラー回路を構成するトランジスタを第６のトランジスタ４２２の１つとしたがこれに限定されない。第３のトランジスタ４１２とカレントミラー回路を構成するトランジスタを複数設け、当該複数のトランジスタそれぞれに対して、直列に接続され、ダイオード接続されたトランジスタを設けてもよい。即ち、図３における第６のトランジスタ４２２と第７のトランジスタ４２１との組を複数設けてもよい。
【００５０】
本実施の形態は、実施の形態１や実施の形態２と自由に組み合わせて実施することが可能である。
（実施の形態４）
【００５１】
本実施の形態では、調整回路２０５の更に具体的な構成について示す。図４に調整回路２０５を示す。なお、第３の電圧ＢＩＡＳがゲートに入力されるトランジスタとして、Ｎチャネル型のトランジスタの例を示す。即ち、実施の形態２に対応した例を示す。調整回路２０５は、モニター回路５００、第２のトランジスタ３０３を有する。
【００５２】
モニター回路５００は、Ｐチャネル型のトランジスタ５０１、Ｐチャネル型のトランジスタ５１１、Ｎチャネル型のトランジスタ５０２、Ｎチャネル型のトランジスタ５１２を有する。Ｐチャネル型のトランジスタ５０１のゲートとドレイン、Ｎチャネル型のトランジスタ５０２のゲートとドレイン、Ｎチャネル型のトランジスタ５１２のゲートは接続されている。Ｐチャネル型のトランジスタ５０１のソース及びＰチャネル型のトランジスタ５１１のソースには高電源電位ＶＤＤが与えられている。Ｎチャネル型のトランジスタ５０２のソース及びＮチャネル型のトランジスタ５１２のソースには低電源電位（図中、ＧＮＤ）が与えられている。Ｐチャネル型のトランジスタ５１１はダイオード接続され、Ｎチャネル型のトランジスタ５１２と直列に接続されている。Ｐチャネル型のトランジスタ５１１のドレインの電圧が第３の電圧ＢＩＡＳとして第２のトランジスタ３０３のゲートに入力される。
【００５３】
本実施の形態は、実施の形態１乃至実施の形態３と自由に組み合わせて実施することが可能である。
（実施の形態５）
【００５４】
本実施の形態では、本発明のＶＣＯ回路の周波数特性について説明する。
【００５５】
まず、図６に理想的なＶＣＯ回路の周波数特性を示す。電源電圧がＶＤＤ’、ＶＤＤ（＞ＶＤＤ’）、ＶＤＤ’’（＞ＶＤＤ’’）と変化した場合であっても、制御電圧Ｖｉｎが電源電圧の半分となるときに所望する出力周波数Ｆｏが得られればよい。図４に示した調整回路２０５において、第２のトランジスタ３０３に流れる電流Ｉ’’が増加すると、ＶＣＯ回路１１３の出力信号の周波数は増加する。このため、電源電圧がＶＤＤからＶＤＤ’に減少した場合、電流Ｉ’’が増加すれば出力周波数Ｆｏが得られる制御電圧ＶｉｎがＶＤＤ／２からＶＤＤ’／２に減少する。
【００５６】
図７に、調整回路２０５を使用した本発明のＶＣＯ回路の電流Ｉの特性を示す。電流Ｉが３５μＡの時、所望の出力周波数Ｆｏとする。電源電圧３．３０Ｖの場合、入力電圧１．６５Ｖで電流Ｉが３５μＡ流れているのが２）の特性である。電源電圧が３．００Ｖになった場合において所望の出力周波数Ｆｏを得るためには、１）の特性を持たなければならない。そのため、定電流Ｉ’’を増加することで、２）から１）にＶＣＯ回路の特性を調整する。３）から２）への調整、３）から１）への調整についても同様である。
【００５７】
本実施の形態は、実施の形態１乃至実施の形態４と自由に組み合わせて実施することが可能である。
（実施の形態６）
【００５８】
本実施の形態では、ＶＣＯ回路１１３のより具体的な回路構成について、図５を用いて説明する。図５に示したＶＣＯ回路１１３は、図１のブロック図の回路の具体例の１つである。
【００５９】
制御部２０４の構成については、実施の形態２で図２を用いて説明した構成と同様であるので説明は省略する。
【００６０】
発振回路２０１は、Ｎチャネル型のトランジスタ１４１とＰチャネル型のトランジスタ１３１が直列に接続され、Ｎチャネル型のトランジスタ１４１とＰチャネル型のトランジスタ１３１のゲートが接続されている。このようなＮチャネル型のトランジスタとＰチャネル型のトランジスタの組（インバータ回路）を複数含んでいる（Ｎチャネル型のトランジスタ１４１とＰチャネル型のトランジスタ１３１、Ｎチャネル型のトランジスタ１４２とＰチャネル型のトランジスタ１３２、Ｎチャネル型のトランジスタ１４３とＰチャネル型のトランジスタ１３３、Ｎチャネル型のトランジスタ１４４とＰチャネル型のトランジスタ１３４、Ｎチャネル型のトランジスタ１４５とＰチャネル型のトランジスタ１３５）。図５において発振回路２０１は、インバータ回路が５個直列に連結された構成であるが、これに限定されるものでない。複数のインバータは入力と出力が接続され、最終段の出力が初段の入力に接続されたループ構造をしている。このループ内のインバータ数は発振回路２０１が発振するためには奇数個でなければならない。
【００６１】
電流源部２０６は、Ｐチャネル型のトランジスタで構成される回路２０２とＮチャネル型のトランジスタで構成される回路２０３とを有する。Ｐチャネル型のトランジスタで構成される回路２０２は、Ｐチャネル型のトランジスタ１０１、Ｐチャネル型のトランジスタ１０２、Ｐチャネル型のトランジスタ１０３、Ｐチャネル型のトランジスタ１０４、Ｐチャネル型のトランジスタ１０５、Ｐチャネル型のトランジスタ１６１、Ｐチャネル型のトランジスタ１６２、Ｐチャネル型のトランジスタ１６３、Ｐチャネル型のトランジスタ１６４、Ｐチャネル型のトランジスタ１６５を有する。Ｎチャネル型のトランジスタで構成される回路２０３は、Ｎチャネル型のトランジスタ１５１、Ｎチャネル型のトランジスタ１５２、Ｎチャネル型のトランジスタ１５３、Ｎチャネル型のトランジスタ１５４、Ｎチャネル型のトランジスタ１５５、Ｎチャネル型のトランジスタ１７１、Ｎチャネル型のトランジスタ１７２、Ｎチャネル型のトランジスタ１７３、Ｎチャネル型のトランジスタ１７４、Ｎチャネル型のトランジスタ１７５を有する。
【００６２】
Ｎチャネル型のトランジスタ１４１とＰチャネル型のトランジスタ１３１、Ｐチャネル型のトランジスタ１０１、Ｐチャネル型のトランジスタ１６１、Ｎチャネル型のトランジスタ１５１、Ｎチャネル型のトランジスタ１７１で第１の段１８１が構成される。同様に、Ｎチャネル型のトランジスタ１４２とＰチャネル型のトランジスタ１３２、Ｐチャネル型のトランジスタ１０２、Ｐチャネル型のトランジスタ１６２、Ｎチャネル型のトランジスタ１５２、Ｎチャネル型のトランジスタ１７２で第２の段１８２が構成される。Ｎチャネル型のトランジスタ１４３とＰチャネル型のトランジスタ１３３、Ｐチャネル型のトランジスタ１０３、Ｐチャネル型のトランジスタ１６３、Ｎチャネル型のトランジスタ１５３、Ｎチャネル型のトランジスタ１７３で第３の段１８３が構成される。Ｎチャネル型のトランジスタ１４４とＰチャネル型のトランジスタ１３４、Ｐチャネル型のトランジスタ１０４、Ｐチャネル型のトランジスタ１６４、Ｎチャネル型のトランジスタ１５４、Ｎチャネル型のトランジスタ１７４で第４の段１８４が構成される。Ｎチャネル型のトランジスタ１４５とＰチャネル型のトランジスタ１３５、Ｐチャネル型のトランジスタ１０５、Ｐチャネル型のトランジスタ１６５、Ｎチャネル型のトランジスタ１５５、Ｎチャネル型のトランジスタ１７５で第５の段１８５が構成される。図５において、発振回路２０１と回路２０２と回路２０３とを合わせた部分は、第１の段１８１乃至第５の段１８５が直列に接続された構成を有する。
【００６３】
各段における各トランジスタの接続関係は同様であるので、第１の段１８１を代表として説明する。Ｐチャネル型のトランジスタ１０１及びＰチャネル型のトランジスタ１６１は各々、Ｐチャネル型のトランジスタ１３１と直列に接続されている。Ｎチャネル型のトランジスタ１５１及びＮチャネル型のトランジスタ１７１は各々、Ｎチャネル型のトランジスタ１４１と直列に接続されている。Ｐチャネル型のトランジスタ１０１のゲートには第２の電圧Ｖｉｎ２が入力され、Ｎチャネル型のトランジスタ１５１のゲートには第２の電圧Ｖｉｎ２’が入力されている。Ｐチャネル型のトランジスタ１６１のゲートはＮチャネル型のトランジスタ１５１のゲートと接続され、Ｎチャネル型のトランジスタ１７１のゲートはＰチャネル型のトランジスタ１０１のドレインと接続されている。
【００６４】
図５において、発振回路２０１と回路２０２と回路２０３とを合わせた部分は、第１の段１８１乃至第５の段１８５が直列に接続された構成としたがこれに限定されるものではない。更に複数の段を有していても良い。なお、段の数は奇数とする必要がある。
【００６５】
本実施の形態は、実施の形態１乃至実施の形態５と自由に組み合わせて実施することが可能である。
（実施の形態７）
【００６６】
本実施の形態では、実施の形態６において図５で示した構成のＶＣＯ回路を実際に作製した例について説明する。図８にＶＣＯ回路のマスク図面を示す。
【００６７】
なお、図８において図５と同じ部分は同じ符号を用いて示し、説明は省略する。図８において、ＶＳＳは低電源電位であり、図５のＧＮＤに対応する。
【００６８】
本実施の形態は、実施の形態１乃至実施の形態６と自由に組み合わせて実施することが可能である。
（実施の形態８）
【００６９】
本実施の形態では、本発明のＶＣＯ回路１１３を備えたＰＬＬ回路の構成について、図９を用いて説明する。
【００７０】
フェーズ・ロックド・ループ回路（ＰＬＬ回路１１５）は、ＶＣＯ回路１１３と、分周器１１４と、位相比較器１１１と、ループ・フィルタ１１２とを有する構成とすることができる。ＶＣＯ回路１１３は、実施の形態１乃至実施の形態７で示した構成とすることができる。
【００７１】
位相比較器１１１には周波数Ｆｓの基準信号（図９中、ＩＮＰＵＴと表記）と分周器１１４の出力とが入力され、基準信号ＩＮＰＵＴと分周器１１４の出力信号の位相差（図９中、ＰＤと表記）を出力する。ループ・フィルタ１１２には位相比較器１１１の出力が入力され、入力された信号の高周波成分を除去して出力する。ＶＣＯ回路１１３にはループ・フィルタ１１２の出力信号Ｖｉｎが入力される。分周器１１４にはＶＣＯ回路１１３の出力（図９中、周波数をＦｏと表記）が入力され、入力された信号の周波数を１／Ｎ（Ｎは任意の自然数）倍して出力する（図９中、周波数をＦｏ／Ｎと表記）。
【００７２】
なお、位相比較器１１１、ループ・フィルタ１１２及び分周器１１４は、用途に応じて適時に設けられるものである。
【００７３】
また、位相比較器１１１は原理的には乗算器なので、アナログ位相比較器（ＤＢＭ（Ｄｏｕｂｌｅ  Ｂａｌａｎｃｅｄ  Ｍｉｘｅｒ）など）やディジタル位相比較器（ＸＯＲ、ＲＤフリップフロップ、あるいは電流出力タイプのもの）に置き換えることができる。
【００７４】
同様に、ループ・フィルタ１１２は、高周波成分の除去が役割するものであれば良く、パッシブ・ループ・フィルタ（ローパスフィルタ、ラグリードフィルタ）やアクティブ・ループ・フィルタに置き換えることができる。
【００７５】
また、分周器１１４において、動作周波数の高いプリスケーラ（固定分周器）を入れれば高い周波数のＦｏを得ることができる。分周器１１４において、プログラマブル分周器を設ける構成にすれば、任意の周波数Ｆｏを得ることができる。
【００７６】
また、本実施の形態において、水晶発振器を用いて基準信号ＩＮＰＵＴの周波数Ｆｓを入力する構成としてもよい。またはＬＣ共振回路によって、基準信号ＩＮＰＵＴの周波数Ｆｓを入力する構成としてもよい。ＬＣ共振回路を設けることによって、ＰＬＬ回路１１５を小型化できる。こうして、ＰＬＬ回路１１５を備えた半導体装置を小型化することができる。
【００７７】
また、本実施の形態に係るＰＬＬ回路１１５は、その他の構成要素を有していてもよく、例えば、スワローカウンタ等を有してもよい。例えば、スワローカウンタを設ける構成にすれば、任意の周波数Ｆｏを得ることができる。
【００７８】
本実施の形態は、実施の形態１乃至実施の形態７と自由に組み合わせて実施することが可能である。
（実施の形態９）
【００７９】
本発明は、フェーズ・ロックド・ループ回路（ＰＬＬ回路）を備えたことを特徴とする半導体装置とすることができる。例えば、半導体装置として、無線によって情報の送受信を行う半導体装置に適用することができる。このような半導体装置としては、無線チップ（無線タグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、ＲＦＩＤタグ、電子タグ、トランスポンダとも呼ばれる）、携帯電話、コードレス電話、ワイヤレスＬＡＮ等が挙げられる。
【００８０】
図１０を用いて、本発明の無線チップ１０００の構成について説明する。無線チップ１０００は、アンテナ１００１と、帯域フィルタ１００２と、電源回路１００３と、復調回路１００４と、変調回路１００５と、ＰＬＬ回路１００６と、コード認識及び判定回路１００７と、メモリ１００８と、符号化回路１００９等を有する。ＰＬＬ回路１００６として、実施の形態８に示した構成の回路を用いることができる。
【００８１】
アンテナ１００１は無線信号の送受信を行う。アンテナ１００１で受信された無線信号は、帯域フィルタ１００２によってノイズを除去されて電源回路１００３及び復調回路１００４に入力される。電源回路１００３は入力された信号を用いて、無線チップ１０００内の回路の直流電源電圧を生成する。復調回路１００４は入力された無線信号を復調する。復調された信号は、ＰＬＬ回路１００６とコード認識及び判定回路１００７に入力される。ＰＬＬ回路１００６は入力された信号から所定の周波数のクロックを生成する。コード認識及び判定回路１００７はＰＬＬ回路１００６から出力されるクロックに基づき、復調された信号のコードを解析し、対応する情報を得る。解析された情報に応じて、メモリ１００８と情報のやりとりと行う。メモリ１００８から出力された情報は、符号化回路１００９において符号化される。符号化された信号は、変調回路１００５において無線信号に変換され、アンテナ１００１から送信される。
【００８２】
本発明では、ＰＬＬ回路１００６の信頼性を高め且つ小型化することができる。こうして、ＰＬＬ回路１００６を備えた無線チップ１０００の信頼性を高め且つ小型化することができる。
【００８３】
本実施の形態は、実施の形態１乃至実施の形態９と自由に組み合わせて実施することが可能である。
【実施例１】
【００８４】
本実施例では、本発明の半導体装置の具体的な構成について、図１１及び図１３を用いて説明する。
【００８５】
本発明の半導体装置におけるアンテナ１００１の構成例を図１１（Ａ）乃至図１１（Ｄ）に示す。アンテナ１００１は２通りの設け方があり、一方（以下、第１のアンテナ設置法という）を図１１（Ａ）及び図１１（Ｃ）に示す。もう一方（以下、第２のアンテナ設置法という）を図１１（Ｂ）及び図１１（Ｄ）に示す。図１１（Ｃ）は図１１（Ａ）のＡ〜Ａ’の断面図に相当し、図１１（Ｄ）は図１１（Ｂ）のＢ〜Ｂ’の断面図に相当する。
【００８６】
第１のアンテナ設置法では、複数の素子（以下、素子群６０１と呼ぶ）が設けられた基板６００上にアンテナ１００１を設ける（図１１（Ａ）及び図１１（Ｃ）参照）。素子群６０１によって、本発明の半導体装置のアンテナ以外の回路が構成される。素子群６０１は複数の薄膜トランジスタを有する。図示する構成では、アンテナ１００１として機能する導電膜は、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線と同じ層に設けられている。しかしながら、アンテナ１００１として機能する導電膜は、素子群６０１の有する薄膜トランジスタのゲート電極６６４と同じ層に設けてもよいし、素子群６０１を覆うように更に絶縁膜を設け当該絶縁膜上に設けてもよい。
【００８７】
第２のアンテナ設置法では、素子群６０１が設けられた基板６００上に端子部６０２を設ける。そして、当該端子部６０２に接続するように、基板６００とは別の基板６１０上に設けられたアンテナ１００１を接続する（図１１（Ｂ）及び図１１（Ｄ）参照）。図示する構成では、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線の一部を端子部６０２として用いる。そして、端子部６０２に接続するように、基板６００と、アンテナ１００１が設けられた基板６１０とを貼り合わせている。基板６００と基板６１０の間には、導電性粒子６０３と樹脂６０４が設けられている。導電性粒子６０３によって、アンテナ１００１と端子部６０２とは電気的に接続されている。
【００８８】
素子群６０１の構成及び作製方法について説明する。素子群６０１は、大面積の基板上に複数形成し、その後、分断することで完成させれば、安価なものを提供することができる。基板６００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。また、ガラス基板、石英基板や、半導体基板を研磨して薄くした基板を用いてもよい。
【００８９】
基板６００上に設けられている下地層６６１としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地層６６１によって、基板６００に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体層６６２に拡散し薄膜トランジスタの特性に悪影響をおよぼすのを防ぐことができる。図１１では、下地層６６１を単層の構造としているが、２層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純物の拡散がさして問題とならない場合は、下地層６６１を必ずしも設ける必要はない。
【００９０】
なお、高密度プラズマによって基板６００の表面を直接処理してもよい。高密度プラズマは、マイクロ波、例えば２．４５ＧＨｚを使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない膜を形成することができる。プラズマの生成はラジアルスロットアンテナを用いたマイクロ波励起のプラズマ処理装置を用いることができる。マイクロ波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
【００９１】
窒化性雰囲気、例えば、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気下において、上記高密度プラズマ処理を行うことによって、基板６００表面を窒化することができる。基板６００としてガラスや石英、シリコンウエハ等を用いた場合、基板６００の表面に形成された窒化物層は窒化珪素を主成分とするので、基板６００側から拡散してくる不純物のブロッキング層として利用することができる。この窒化物層の上に酸化珪素膜または酸窒化珪素膜をプラズマＣＶＤ法で形成して下地層６６１としても良い。
【００９２】
また、酸化珪素や酸窒化珪素などからなる下地層６６１の表面に対し同様な高密度プラズマ処理を行うことにより、その表面及び表面から１〜１０ｎｍの深さの窒化処理をすることができる。このきわめて薄い窒化珪素の層は、ブロッキング層として機能し、且つその上に形成する半導体層６６２へ与える応力の影響が少ないので好ましい。
【００９３】
半導体層６６２としては、島状の結晶性半導体膜や非晶質半導体膜を用いることができる。また、有機半導体膜を用いてもよい。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層６６２は、チャネル形成領域６６２ａと、導電型を付与する不純物元素が添加された一対の不純物領域６６２ｂとを有する。なお、チャネル形成領域６６２ａと一対の不純物領域６６２ｂとの間に、不純物領域６６２ｂよりも低濃度で前記不純物元素が添加された低濃度不純物領域６６２ｃを有する構成を示したがこれに限定されない。低濃度不純物領域６６２ｃを設けない構成であってもよい。
【００９４】
なお、半導体層６６２と同時に形成される配線は、基板６００の上面に垂直な方向から見た場合に角部が丸くなるよう引き回すのが好ましい。上記配線の引き回し方法について図１３に模式的に示す。半導体層と同時に形成される配線を図中配線ａで示す。図１３（Ａ）は従来の配線の引き回し方法である。図１３（Ｂ）は本発明の配線の引き回し方法である。従来の角部１２０１ａに対して角部１２０２ａは丸くなっている。角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
【００９５】
薄膜トランジスタのチャネル形成領域６６２ａにおいて、導電型を付与する不純物元素が添加されていてもよい。こうして、薄膜トランジスタのしきい値電圧を制御することができる。
【００９６】
第１の絶縁層６６３としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。この場合において、第１の絶縁層６６３の表面を酸化雰囲気又は窒化雰囲気で高密度プラズマによって処理し、酸化又は窒化処理して緻密化しても良い。高密度プラズマは、前述と同様に、マイクロ波、例えば２．４５ＧＨｚを使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。プラズマの生成はラジアルスロットアンテナを用いたマイクロ波励起のプラズマ処理装置を用いることができる。また、高密度プラズマを発生させる装置において、マイクロ波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
【００９７】
なお、第１の絶縁層６６３を成膜する前に、半導体層６６２の表面に対して上記高密度プラズマ処理を行って、半導体層の表面を酸化又は窒化処理してもよい。このとき、基板６００の温度を３００〜４５０℃とし、酸化雰囲気又は窒化雰囲気で処理することにより、その上に堆積する第１の絶縁層６６３と良好な界面を形成することができる。
【００９８】
窒化雰囲気としては、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気を用いることができる。酸化雰囲気としては、酸素（Ｏ）と希ガス雰囲気下、または酸素と水素（Ｈ）と希ガス雰囲気下、または一酸化二窒素（Ｎ２Ｏ）と希ガス雰囲気を用いることができる。
【００９９】
ゲート電極６６４としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。図では、２層構造のゲート電極６６４を示した。なお、ゲート電極６６４やゲート電極６６４と同時に形成される配線は、基板６００の上面に垂直な方向から見た場合に角部が丸くなるよう引き回すのが好ましい。引き回しの方法は図１３（Ｂ）に示した方法と同様とすることができる。ゲート電極６６４やゲート電極６６４と同時に形成される配線を図中配線ｂで示す。角部１２０１ｂに対して角部１２０２ｂの様に角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
【０１００】
薄膜トランジスタは、半導体層６６２と、ゲート電極６６４と、半導体層６６２とゲート電極６６４との間のゲート絶縁膜として機能する第１の絶縁層６６３とによって構成される。本実施例では、薄膜トランジスタをトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
【０１０１】
第２の絶縁層６６７は窒化珪素膜などイオン性不純物をブロッキングするバリア性の絶縁膜であることが望ましい。第２の絶縁層６６７は窒化珪素または酸窒化珪素で形成する。この第２の絶縁層６６７は、半導体層６６２の汚染を防ぐ保護膜としての機能を有している。第２の絶縁層６６７を堆積した後に、水素ガスを導入して前述のような高密度プラズマ処理をすることで、第２の絶縁層６６７の水素化を行っても良い。または、アンモニア（ＮＨ３）ガスを導入して、第２の絶縁層６６７の窒化と水素化を行っても良い。または、酸素、一酸化二窒素（Ｎ２Ｏ）ガスなどと水素ガスを導入して、酸化窒化処理と水素化処理を行っても良い。この方法により、窒化処理、酸化処置若しくは酸化窒化処理を行うことにより第２の絶縁層６６７の表面を緻密化することができる。こうして第２の絶縁層６６７の保護膜としての機能を強化することができる。第２の絶縁層６６７に導入された水素は、その後４００〜４５０℃の熱処理をすることにより放出されて、半導体層６６２の水素化をすることができる。なお当該水素化処理は、第１の絶縁層６６３を用いた水素化処理と組み合わせてもよい。
【０１０２】
第３の絶縁層６６５としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化珪素膜や、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法により塗布された酸化珪素膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
【０１０３】
また、第３の絶縁層６６５として、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１０４】
配線６６６としては、Ａｌ、Ｎｉ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または該元素を複数含む合金からなる単層または積層構造を用いることができる。図では、単層構造の例を示した。なお、配線６６６は、基板６００の上面に垂直な方向から見た場合に角部が丸くなるよう引き回すのが好ましい。引き回しの方法は図１３（Ｂ）に示した方法と同様とすることができる。配線６６６を図中配線ｃで示す。角部１２０１ｃに対して角部１２０２ｃの様に角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。図１１（Ａ）及び図１１（Ｃ）に示した構成では、配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となると共に、アンテナ１００１となる。図１１（Ｂ）及び図１１（Ｄ）に示した構成では、配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となると共に、端子部６０２となる。
【０１０５】
なお、アンテナ１００１は、Ａｕ、Ａｇ、Ｃｕなどのナノ粒子を含む導電性ペーストを用いて、液滴吐出法により形成することもできる。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを形成する方式の総称であり、材料の利用効率の向上等の利点を有する。
【０１０６】
図１１（Ａ）及び図１１（Ｃ）に示した構成では、配線６６６上に第４の絶縁層６６８を形成する。第４の絶縁層６６８としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。第４の絶縁層６６８はアンテナ１００１の保護層として機能する。
【０１０７】
また、素子群６０１は基板６００上に形成されたもの（図１２（Ａ）参照）をそのまま使用してもよいが、基板６００上の素子群６０１を剥離し（図１２（Ｂ）参照）、当該素子群６０１をフレキシブル基板７０１に貼り合わせてもよい（図１２（Ｃ）参照）。フレキシブル基板７０１は、可撓性を有し、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板またはセラミック基板等を用いることができる。
【０１０８】
基板６００からの素子群６０１の剥離は、（Ａ）あらかじめ基板６００と素子群６０１との間に剥離層を設けておいて、剥離層をエッチング剤により除去することで行う方法か、（Ｂ）剥離層をエッチング剤により部分的に除去し、その後、基板６００と素子群６０１とを物理的に剥離する方法か、（Ｃ）素子群６０１が形成された耐熱性の高い基板６００を機械的に削除又は溶液やガスによるエッチングで除去することで、当該素子群６０１を切り離す方法を用いることができる。なお、物理的手段によって剥離されるとは、外部からストレスが与えられて剥離されることを指し、例えば、ノズルから吹き付けられるガスの風圧や超音波等からストレスを与えられて剥離することである。
【０１０９】
上記（Ａ）や（Ｂ）のより具体例な方法としては、耐熱性の高い基板６００と素子群６０１の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子群６０１を剥離する方法や、耐熱性の高い基板６００と素子群６０１の間に水素を含む非晶質珪素膜を設け、レーザ−光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該素子群６０１を剥離する方法を用いることができる。
【０１１０】
また、剥離した素子群６０１のフレキシブル基板７０１への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂系接着剤や樹脂添加剤等の接着材を用いればよい。
【０１１１】
素子群６０１をアンテナが形成されたフレキシブル基板７０１に貼り合わせ当該アンテナとの電気的接続をとると、厚さが薄く、軽く、落下しても割れにくい半導体装置が完成する（図１２（Ｃ）参照）。安価なフレキシブル基板７０１を用いると、安価な半導体装置を提供することができる。さらに、フレキシブル基板７０１は可撓性を有するため、曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。例えば、薬の瓶のような曲面上に、本発明の半導体装置の一形態である無線チップ１０００を密着して貼り合わせることができる（図１２（Ｄ）参照）。さらに、基板６００を再利用すれば、低コストで半導体装置を作製することができる。
【０１１２】
素子群６０１は、フィルムで覆うことによって封止することができる。該フィルムの表面は、二酸化珪素（シリカ）の粉末により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。つまり、耐湿性の機能を持たせることができる。また、該フィルムの表面に帯電防止の機能を持たせてもよい。また、該フィルムの表面は、炭素を主成分とする材料（例えば、ダイヤモンドライクカーボン）によりコーティングされていてもよい。コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また、フィルムは、基材の材料（例えば樹脂）と、二酸化珪素や導電性材料や炭素を主成分とする材料とを混ぜ合わせた材料により形成してもよい。また、フィルムに界面活性剤を表面に塗布する、もしくは界面活性剤を直接練り込むことで帯電防止の機能を持たせることができる。
【０１１３】
本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例２】
【０１１４】
本実施例では、本発明の半導体装置をフレキシブルな構成にした例について説明する。説明には図１４を用いる。図１４（Ａ）において、本発明の半導体装置は、フレキシブルな保護層９０１と、アンテナ９０２（アンテナ１００１に相当）を含むフレキシブルな保護層９０３と、剥離プロセスや基板の薄膜化により形成された素子群９０４とを有する。素子群９０４は、実施例１で素子群６０１として示した構成と同様の構成とすることができる。保護層９０３上に形成されたアンテナ９０２は、素子群９０４と電気的に接続する。図１４では、アンテナ９０２は保護層９０３上にのみ形成されているが、本発明はこの構成に制約されず、アンテナ９０２を保護層９０１上にも形成してもよい。なお、素子群９０４と、保護層９０１及び保護層９０３との間には、窒化珪素膜等からなるバリア膜を形成するとよい。そうすると、素子群９０４が汚染されることなく、信頼性を向上させた半導体装置を提供することができる。
【０１１５】
アンテナ９０２は、Ａｇ、Ｃｕ、またはそれらでメッキされた金属で形成することができる。素子群９０４とアンテナ９０２とは、異方性導電膜を用い、紫外線処理又は超音波処理を行うことで接続することができる。なお、素子群９０４とアンテナ９０２とは、導電性ペースト等を用いて接着してもよい。
【０１１６】
保護層９０１及び保護層９０３によって素子群９０４を挟むことによって半導体装置が完成する（図１４（Ａ）中、矢印参照）。
【０１１７】
こうして形成された半導体装置の断面構造を図１４（Ｂ）に示す。挟まれた素子群９０４の厚さは、５μｍ以下、好ましくは０．１μｍ〜３μｍの厚さを有するように形成するとよい。また、保護層９０１及び保護層９０３を重ねたときの厚さをｄとしたとき、保護層９０１及び保護層９０３の厚さは、好ましくは（ｄ／２）±３０μｍ、さらに好ましくは（ｄ／２）±１０μｍとする。また、保護層９０１及び保護層９０３の厚さは１０μｍ〜２００μｍであることが望ましい。さらに、素子群９０４の面積は１０ｍｍ角（１００ｍｍ２）以下であり、望ましくは０．３ｍｍ角〜４ｍｍ角（０．０９ｍｍ２〜１６ｍｍ２）の面積とするとよい。
【０１１８】
保護層９０１及び保護層９０３は、有機樹脂材料で形成されているため、折り曲げに対して強い特性を有する。また、剥離プロセスや基板の薄膜化により形成した素子群９０４自体も、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、素子群９０４と、保護層９０１及び保護層９０３とは空隙がないように、密着させることができるため、完成した半導体装置自体も折り曲げに対して強い特性を有する。このような保護層９０１及び保護層９０３で囲われた素子群９０４は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。
【０１１９】
素子群９０４を有する半導体装置を、曲面を有する基板に貼る場合について説明する。説明には図１４（Ｃ）を用いる。図面では、素子群９０４から選択された１つのトランジスタ９８１を図示する。トランジスタ９８１は、ゲート電極９０７の電位に応じて、ソース及びドレインの一方９０５からソース及びドレインの他方９０６に電流を流す。トランジスタ９８１の電流が流れる方向（キャリアの移動方向）と、基板９８０が弧を描く方向が直交するように、トランジスタ９８１は配置される。このような配置にすれば、基板９８０が折り曲げられて弧を描いても、トランジスタ９８１に与えられる応力の影響が少なく、素子群９０４が含むトランジスタ９８１の特性の変動を抑制することができる。
【０１２０】
本実施例は、上記の実施の形態、実施例１と自由に組み合わせることができる。
【実施例３】
【０１２１】
本実施例では、本発明の半導体装置を構成する回路が有するトランジスタの構成例を示す。トランジスタは単結晶基板に形成されるＭＯＳトランジスタの他、薄膜トランジスタ（ＴＦＴ）で構成することもできる。図１７はこれらの回路を構成するトランジスタの断面構造を示す図である。図１７は、Ｎチャネル型のトランジスタ２００１、Ｎチャネル型のトランジスタ２００２、容量素子２００４、抵抗素子２００５、Ｐチャネル型のトランジスタ２００３が示されている。各トランジスタは半導体層４４０５、絶縁層４４０８、ゲート電極４４０９を備えている。ゲート電極４４０９は、第１導電層４４０３と第２導電層４４０２の積層構造で形成されている。また、図１８（Ａ）〜（Ｄ）は、図１７で示すトランジスタ、容量素子、抵抗素子に対応する上面図であり合わせて参照することができる。
【０１２２】
図１７において、Ｎチャネル型のトランジスタ２００１は、半導体層４４０５中のゲート電極と重なる領域の両側に低濃度ドレイン（ＬＤＤ）領域を有する。低濃度ドレイン（ＬＤＤ）領域は、不純物領域４４０７であり、配線４４０４とコンタクトを形成するソース領域及びドレイン領域（不純物領域４４０６）の不純物濃度よりも低濃度にＮ型を付与する不純物がドープされている。不純物領域４４０６と不純物領域４４０７には、Ｎチャネル型のトランジスタ２００１を構成する場合、Ｎ型を付与する不純物としてリンなどが添加されている。ＬＤＤ領域はホットエレクトロン劣化や短チャネル効果を抑制する手段として形成される。
【０１２３】
図１８（Ａ）で示すように、Ｎチャネル型のトランジスタ２００１のゲート電極４４０９において、第１導電層４４０３は第２導電層４４０２の両側に広がって形成されている。この場合において、第１導電層４４０３の膜厚は第２導電層４４０２の膜厚よりも薄く形成されている。第１導電層４４０３の厚さは、１０〜１００ｋＶの電界で加速されたイオン種を通過させることが可能な厚さに形成されている。不純物領域４４０７はゲート電極４４０９の第１導電層４４０３と重なるように形成されている。すなわち、ゲート電極４４０９とオーバーラップするＬＤＤ領域を形成している。この構造は、ゲート電極４４０９において、第２導電層４４０２をマスクとして第１導電層４４０３を通して一導電型の不純物を添加することにより、自己整合的に不純物領域４４０７を形成している。すなわち、ゲート電極とオーバーラップするＬＤＤ領域を自己整合的に形成している。
【０１２４】
半導体層中のゲート電極と重なる領域の両側にＬＤＤを有するトランジスタは、トランスミッションゲート（アナログスイッチとも呼ぶ）を構成するトランジスタや、図１０における電源回路１００３中の整流回路に用いられるトランジスタに適用される。これらのトランジスタは、ソース電極及びドレイン電極に正負両方の電圧が印加されるため、半導体層中のゲート電極と重なる領域の両側にＬＤＤを設けることが好ましい。
【０１２５】
図１７において、Ｎチャネル型のトランジスタ２００２は、半導体層４４０５中のゲート電極と重なる領域の片側に不純物領域４４０６の不純物濃度よりも低濃度に導電型を付与する不純物元素がドープされた不純物領域４４０７が形成されている。図１８（Ｂ）で示すように、Ｎチャネル型のトランジスタ２００２のゲート電極４４０９において、第１導電層４４０３は、第２導電層４４０２の片側に広がって形成されている。この場合も同様に、第２導電層４４０２をマスクとして、第１導電層４４０３を通して一導電型の不純物を添加することにより、自己整合的にＬＤＤを形成することができる。
【０１２６】
半導体層中のゲート電極と重なる領域の片側にＬＤＤを有するトランジスタは、ソース電極及びドレイン電極間に正電圧のみ、もしくは負電圧のみが印加されるトランジスタに適用すればよい。具体的には、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成するトランジスタや、センスアンプ、定電圧発生回路、ＶＣＯといったアナログ回路を構成するトランジスタに適用すればよい。
【０１２７】
図１７において、容量素子２００４は、第１導電層４４０３と半導体層４４０５とで絶縁層４４０８を挟んで形成されている。容量素子２００４を形成する半導体層４４０５には、不純物領域４４１０と不純物領域４４１１を備えている。不純物領域４４１１は、半導体層４４０５において第１導電層４４０３と重なる位置に形成される。また、不純物領域４４１０は配線４４０４とコンタクトを形成する。不純物領域４４１１は、第１導電層４４０３を通して一導電型の不純物を添加することができるので、不純物領域４４１０と不純物領域４４１１に含まれる不純物濃度は同じにすることもできるし、異ならせることも可能である。いずれにしても、容量素子２００４において、半導体層４４０５は電極として機能させるので、一導電型の不純物を添加して低抵抗化しておくことが好ましい。また、第１導電層４４０３は、図１８（Ｃ）に示すように、第２導電層４４０２を補助的な電極として利用することにより、電極として十分に機能させることができる。このように、第１導電層４４０３と第２導電層４４０２を組み合わせた複合的な電極構造とすることにより、容量素子２００４を自己整合的に形成することができる。
【０１２８】
容量素子２００４は、図１０に示す電源回路１００３の保持容量や、あるいはアンテナ１００１と並列に設けられる共振容量や、復調回路１００４が有する容量素子として用いることができる。特に、共振容量は、容量素子の２端子間に正負両方の電圧が印加されるため、２端子間の電圧の正負によらず容量として機能することが必要である。
【０１２９】
図１７において、抵抗素子２００５は、第１導電層４４０３によって形成されている（図１８（Ｄ）も参照）。第１導電層４４０３は３０〜１５０ｎｍ程度の厚さに形成されるので、その幅や長さを適宜設定して抵抗素子を構成することができる。
【０１３０】
抵抗素子は、図１０に示す変調回路１００５が有する抵抗負荷として用いることができる。また、図１０に示す復調回路１００４が有する抵抗素子としても用いることができる。さらに、ＶＣＯ回路などで電流を制御する場合の負荷としても用いられる場合がある。抵抗素子は、高濃度に不純物元素を含む半導体層や、膜厚の薄い金属層によって構成すればよい。抵抗値が膜厚、膜質、不純物濃度、活性化率などに依存する半導体層に対して、金属層は、膜厚、膜質で抵抗値が決定するため、ばらつきが小さく好ましい。
【０１３１】
図１７において、Ｐチャネル型のトランジスタ２００３は、半導体層４４０５に不純物領域４４１２を備えている。この不純物領域４４１２は、配線４４０４とコンタクトを形成するソース領域及びドレイン領域として機能する。ゲート電極４４０９の構成は第１導電層４４０３と第２導電層４４０２が重畳した構成となっている（図１８（Ｅ）も参照）。Ｐチャネル型のトランジスタ２００３はＬＤＤを設けないシングルドレイン構造のトランジスタである。Ｐチャネル型のトランジスタ２００３を形成する場合、不純物領域４４１２にはＰ型を付与する不純物として硼素などが添加される。一方、不純物領域４４１２にリンを添加すればシングルドレイン構造のＮチャネル型のトランジスタとすることもできる。
【０１３２】
半導体層４４０５及びゲート絶縁層４４０８の一方若しくは双方に対して、高密度プラズマ処理によって酸化又は窒化処理しても良い。この処理は、実施例１で示した手法と同様にすることができる。
【０１３３】
上記処理によって、半導体層４４０５とゲート絶縁層４４０８の界面の欠陥準位を低減することができる。ゲート絶縁層４４０８対してこの処理を行うことにより、この絶縁層の緻密化を図ることができる。すなわち、荷電欠陥の生成を抑えトランジスタのしきい値電圧の変動を抑えることができる。また、トランジスタを３Ｖ以下の電圧で駆動させる場合には、このプラズマ処理により酸化若しくは窒化された絶縁層をゲート絶縁層４４０８として適用することができる。また、トランジスタの駆動電圧が３Ｖ以上の場合には、このプラズマ処理で半導体層４４０５の表面に形成した絶縁層とＣＶＤ法（プラズマＣＶＤ法若しくは熱ＣＶＤ法）で堆積した絶縁層とを組み合わせてゲート絶縁層４４０８を形成することができる。また、同様に、この絶縁層は、容量素子２００４の誘電体層としても利用することができる。この場合、このプラズマ処理で形成された絶縁層は、１〜１０ｎｍの厚さで形成され、緻密な膜であるので、大きな電荷容量を持つ容量素子を形成することができる。
【０１３４】
図１７及び図１８を参照して説明したように、膜厚の異なる導電層を組み合わせることにより、さまざまな構成の素子を形成することができる。第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて形成することができる。すなわち、フォトリソグラフィー工程において、フォトレジストを露光する際に、フォトマスクの透過光量を調節して、現像されるレジストマスクの厚さを異ならせる。この場合、フォトマスクまたはレチクルに解像度限界以下のスリットを設けて上記複雑な形状を有するレジストを形成してもよい。また、現像後に約２００℃のベークを行ってフォトレジスト材料で形成されるマスクパターンを変形させてもよい。
【０１３５】
また、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることにより、第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域を連続して形成することができる。図１８（Ａ）に示すように、第１導電層のみが形成される領域を半導体層上に選択的に形成することができる。このような領域は、半導体層上において有効であるが、それ以外の領域（ゲート電極と連続する配線領域）では必要がない。このフォトマスク若しくはレチクルを用いることにより、配線部分は、第１導電層のみの領域を作らないで済むので、配線密度を実質的に高めることができる。
【０１３６】
図１７及び図１８の場合には、第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。また、第２導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。例えば、第１導電層と第２導電層をそれぞれ異なる導電材料を用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。一例として、第１導電層としてＴａＮを用い、第２導電層としてタングステン膜を用いることができる。
【０１３７】
本実施例では、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて、電極構造の異なるトランジスタ、容量素子、抵抗素子を、同じ工程によって作り分けることができることを示している。これにより、回路の特性に応じて、形態の異なる素子を、工程を増やすことなく作り込み、集積化することができる。
【０１３８】
本実施例は、上記の実施の形態、実施例１及び実施例２と自由に組み合わせることができる。
【実施例４】
【０１３９】
本実施例では、本発明の半導体装置のメモリ（図３のＭＲＯＭ＿ＵＮＩＴ３０５等）として用いることができるスタティックＲＡＭ（ＳＲＡＭ）の一例について、図１９〜図２１を参照して説明する。
【０１４０】
図１９（Ａ）で示す半導体層１０、半導体層１１はシリコン若しくはシリコンを成分とする結晶性の半導体で形成することが好ましい。例えば、シリコン膜をレーザアニールなどによって結晶化された多結晶シリコン、単結晶シリコンなどが適用される。その他にも半導体特性を示す、金属酸化物半導体、アモルファスシリコン、有機半導体を適用することも可能である。
【０１４１】
いずれにしても、最初に形成する半導体層は絶縁表面を有する基板の全面若しくは一部（トランジスタの半導体領域として確定されるよりも広い面積を有する領域）に形成する。そして、フォトリソグラフィー技術によって、半導体層上にマスクパターンを形成する。そのマスクパターンを利用して半導体層をエッチング処理することにより、トランジスタのソース領域及びドレイン領域及びチャネル形成領域を含む特定形状の島状の半導体層１０、半導体層１１を形成する。その半導体層１０、半導体層１１はレイアウトの適切さを考慮して決められる。
【０１４２】
図１９（Ａ）で示す半導体層１０、半導体層１１を形成するためのフォトマスクは、図１９（Ｂ）に示すマスクパターン２０００を備えている。このマスクパターン２０００は、フォトリソグラフィー工程で用いるレジストがポジ型かネガ型かで異なる。ポジ型レジストを用いる場合には、図１９（Ｂ）で示すマスクパターン２０００は、遮光部として作製される。マスクパターン２０００は、多角形の頂部Ａを削除した形状となっている。このフォトマスクのパターンは、例えば、角部において一辺が１０μｍ以下の直角三角形を切り取るように面取りされている。また、屈曲部Ｂにおいては、その角部が直角とならないように屈曲する形状となっている。屈曲Ｂを拡大すると、複数段に渡って屈曲する形状となっている。
【０１４３】
図１９（Ｂ）で示すマスクパターン２０００は、その形状が、図１９（Ａ）で示す半導体層１０、半導体層１１に反映される。その場合、マスクパターン２０００と相似の形状が転写されても良いが、マスクパターン２０００の角部がさらに丸みを帯びるように転写されていても良い。すなわち、マスクパターン２０００よりもさらにパターン形状をなめらかにした丸め部を設けても良い。
【０１４４】
半導体層１０、半導体層１１の上には、酸化シリコン若しくは窒化シリコンを少なくとも一部に含む絶縁層が形成される。この絶縁層を形成する目的の一つはゲート絶縁層である。そして、図２０（Ａ）で示すように、半導体層と一部が重なるようにゲート配線１２、ゲート配線１３、ゲート配線１４を形成する。ゲート配線１２は半導体層１０に対応して形成される。ゲート配線１３は半導体層１０、半導体層１１に対応して形成される。また、ゲート配線１４は半導体層１０、半導体層１１に対応して形成される。ゲート配線は、金属層又は導電性の高い半導体層を成膜し、フォトリソグラフィー技術によってその形状を絶縁層上に作り込む。
【０１４５】
このゲート配線を形成するためのフォトマスクは、図２０（Ｂ）に示すマスクパターン２１００を備えている。このマスクパターン２１００は、Ｌ字形に折れ曲がった各コーナー部であって、直角三角形の一辺が１０μｍ以下、または、配線の線幅の１／２以下で、線幅の１／５以上の大きさに角部を削除し、コーナー部を丸みをおびるパターンを有せしめる。即ち、上面からみたコーナー部におけるマスクパターン２１００の外周は曲線を形成するようにする。具体的には、コーナー部の外周縁に丸みを帯びさせるため、コーナー部を挟む互いに垂直  な２つの第１直線と、これら２つの第１直線と約４５度の角度をなす一つの第２直線と、で形成される直角  ２等辺三角形の部分に相当するマスクパターン２１００の一部を除去する。除去すると新たに２つの鈍角の部分がマスクパターン２１００に形成されるが、マスク設計や、エッチング条件を適宜設定することにより、各鈍角部分に第１直線と第２直線との両方に接する曲線が形成されるようにマスクパターン２１００をエッチングすることが好ましい。なお、前記直角２等辺三角形の互いに等しい２辺の長さは、配線幅の１／５以上１／２以下とする。またコーナー部の内周についても、コーナー部の外周に沿って内周が丸みを帯びるよう形成する。図２０（Ｂ）で示すマスクパターン２１００は、その形状が、図２０（Ａ）で示すゲート配線１２、ゲート配線１３、ゲート配線１４に反映される。その場合、マスクパターン２１００と相似の形状が転写されても良いが、マスクパターン２１００の角部がさらに丸みを帯びるように転写されていても良い。すなわち、マスクパターン２１００よりもさらにパターン形状をなめらかにした、丸め部を設けても良い。すなわち、ゲート配線１２、ゲート配線１３、ゲート配線１４の角部は、線幅の１／２以下であって１／５以上にコーナー部に丸みをおびさせる。凸部はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部では、たとえ洗浄のときにできた微粉であっても、それが角に集まりやすいのを洗い流す結果として歩留まり向上が甚だしく期待できるという効果を有する。
【０１４６】
層間絶縁層はゲート配線１２、ゲート配線１３、ゲート配線１４の次に形成される層である。層間絶縁層は酸化シリコンなどの無機絶縁材料若しくポリイミドやアクリル樹脂などを使った有機絶材料を使って形成する。この層間絶縁層とゲート配線１２、ゲート配線１３、ゲート配線１４の間には窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を介在させても良い。また、層間絶縁層上にも窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を設けても良い。この絶縁層は、外因性の金属イオンや水分などＴＦＴにとっては良くない不純物により半導体層やゲート絶縁層を汚染するのを防ぐことができる。
【０１４７】
層間絶縁層には所定の位置に開口が形成されている。例えば、下層にあるゲート配線や半導体層に対応して設けられる。金属若しくは金属化合物の一層若しくは複数層で形成される配線層は、フォトリソグラフィー技術によってマスクパターンが形成され、エッチング加工により所定のパターンに形成される。そして、図２１（Ａ）で示すように、半導体層１０や半導体層１１と一部が重なるように配線１５、配線１６、配線１７、配線１８、配線１９、配線２０を形成する。配線はある特定の素子間を連結する。配線は特定の素子と素子の間を直線で結ぶのではなく、レイアウトの制約上屈曲部が含まれる。また、コンタクト部やその他の領域において配線幅が変化する。コンタクト部では、コンタクトホールが配線幅と同等若しくは大きい場合には、その部分で配線幅が広がるように変化する。
【０１４８】
この配線１５乃至配線２０を形成するためのフォトマスクは、図２１（Ｂ）に示すマスクパターン２２００を備えている。この場合においても、配線は、Ｌ字形に折れ曲がったコーナー部であって直角三角形の一辺が１０μｍ以下、または、配線の線幅の１／２以下で、線幅の１／５以上の長さに角部を削除し、コーナー部に丸みをおびるパターンを有せしめる。即ち、上面からみたコーナー部における配線の外周は曲線を形成するようにする。具体的には、コーナー部の外周縁に丸みを帯びさせるため、コーナー部を挟む互いに垂直な２つの第１直線と、これら２つの第１直線と約４５度の角度をなす一つの第２直線と、で形成される直角２等辺三角形の部分に相当する配線の一部を除去する。除去すると新たに２つの鈍角の部分が配線に形成されるが、マスク設計や、エッチング条件を適宜設定することにより、各鈍角部分に第１直線と第２直線との両方に接する曲線が形成されるように配線をエッチングすることが好ましい。なお、前記直角２等辺三角形の互いに等しい２辺の長さは、配線幅の１／５以上１／２以下とする。またコーナー部の内周についても、コーナー部の外周に沿って内周が丸みを帯びるよう形成する。このような配線は、凸部はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部では、たとえ洗浄のときにできた微粉であっても、それが角に集まりやすいのを洗い流す結果として歩留まり向上が甚だしく期待できるという効果を有する。配線の角部がラウンドをとることにより、電気的にも伝導させることが期待できる。また、多数の平行配線では、ゴミを洗い流すのにはきわめて好都合である。
【０１４９】
図２１（Ａ）には、Ｎチャネル型のトランジスタ２１、Ｎチャネル型のトランジスタ２２、Ｎチャネル型のトランジスタ２３、Ｎチャネル型のトランジスタ２４、Ｐチャネル型のトランジスタ２５、Ｐチャネル型のトランジスタ２６が形成されている。Ｎチャネル型のトランジスタ２３とＰチャネル型のトランジスタ２５及びＮチャネル型のトランジスタ２４とＰチャネル型のトランジスタ２６はそれぞれインバータ２７、インバータ２８を構成している。この６つのトランジスタを含む回路はＳＲＡＭを形成している。これらのトランジスタの上層には、窒化シリコンや酸化シリコンなどの絶縁層が形成されていても良い。
【０１５０】
本実施例は、上記の実施の形態、実施例１乃至実施例３と自由に組み合わせることができる。
【実施例５】
【０１５１】
本発明の半導体装置の一実施例を図２２に示す。図２２（Ａ）は半導体装置の展開図であり、図２２（Ｂ）は図２２（Ａ）のＡ−Ｂにおける断面図である。本実施例では、複数のアンテナを有する半導体装置において、特に薄膜トランジスタを有する層上に形成されたアンテナと、パッチアンテナとを有する半導体装置の構造について説明する。
【０１５２】
実施例１で示した素子群６０１の作製方法と同様に、絶縁性基板７１０１上に薄膜トランジスタを有する層７１０２が形成される。薄膜トランジスタを有する層７１０２上に層間絶縁層７１８２が形成される。層間絶縁層７１８２上に第１のアンテナ７１８１が形成される。第１のアンテナ７１８１上には絶縁層７１８３が形成され、絶縁層７１８３の表面に接続端子７１８４が形成される。
【０１５３】
一部に接続端子７１８４が露出した絶縁層７１８３と第２のアンテナであるパッチアンテナ７１０３とが、異方性導電接着材７１０４により固着される。また、接続端子７１８４とパッチアンテナの給電体層７１１３とが、異方性導電接着材に分散される導電性粒子で電気的に接続される。接続端子７１８４と薄膜トランジスタを有する層７１０２に形成される第１の薄膜トランジスタ７１８５とが電気的に接続される。また、薄膜トランジスタを有する層７１０２に形成される第２の薄膜トランジスタ７１８６と第１のアンテナ７１８１とが接続される。なお、異方性導電接着材の代わりに、導電性ペーストを硬化した導電層を用いてもよい。
【０１５４】
第１のアンテナ７１８１は、アルミニウム、銅、銀を含む金属材料で形成する。例えば、銅又は銀のペースト状組成物を、スクリーン印刷、オフセット印刷、インクジェット方式の印刷法で形成することができる。また、スパッタリングなどでアルミニウム膜を形成し、エッチング加工により形成しても良い。その他、電解メッキ法、無電解メッキ法を用いて形成しても良い。
【０１５５】
パッチアンテナ７１０３は、誘電体層７１１０と、誘電体層の一表面に形成される第１の導電層７１１１と、誘電体層を介して第１の導電層７１１１に対向し、且つ誘電体層の他表面に形成される第２の導電層７１１２と、給電体層７１１３とを有する。第１の導電層７１１１は、反射体として機能する。また、第２の導電層７１１２は接地体として機能する。給電体層７１１３は、第１の導電層７１１１と第２の導電層７１１２と接触しないように設けられている。
【０１５６】
なお、第１のアンテナ７１８１を省略することも可能である。
【０１５７】
ここでは、第１のアンテナ７１８１の形状は、図２３（Ａ）に示すように方形コイル状である。
【０１５８】
第１のアンテナ７１８１の形状について図２３を用いて説明する。図２３は、層間絶縁層７１８２及びその上に形成されたアンテナを示す上面図である。本実施例では、図２２（Ａ）及び図２３（Ａ）に示すように、第１のアンテナ７１８１は方形コイル状７１８１ａであるがこの形状に限定されるものではない。円形コイル状としてもよい。また、図２３（Ｂ）に示すように方形ループ状７１８１ｂのアンテナとすることができる。また、円形ループ状アンテナとすることができる。また、図２３（Ｃ）に示すように直線型ダイポール状７１８１ｃのアンテナとすることができる。また、曲線型ダイポール状のアンテナとすることができる。
【０１５９】
このように複数のアンテナを設けることで、一つの半導体装置で多数の電波を受信することが可能なマルチバンド対応の半導体装置を形成することができる。
【０１６０】
本実施例は、上記の実施の形態、実施例１乃至実施例４と自由に組み合わせることができる。
【実施例６】
【０１６１】
本実施例では、本発明の半導体装置（図１０における無線チップ１０００に相当）の用途について図１５及び図１６を用いて説明する。無線チップ１０００は、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等、図１６（Ａ）参照）、包装用容器類（包装紙やボトル等、図１６（Ｂ）参照）、ＤＶＤソフトやＣＤやビデオテープ等の記録媒体（図１６（Ｃ）参照）、車やバイクや自転車等の乗物類（図１６（Ｄ）参照）、鞄や眼鏡等の身の回り品（図１６（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、テレビジョン装置（単にテレビまたはテレビ受像器とも呼ぶ）および携帯電話機等を指す。
【０１６２】
無線チップ１０００は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線チップ１０００を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップ１０００を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に無線チップ１０００を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０１６３】
以上のように、本発明の無線チップ１０００は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
【０１６４】
無線チップ１０００は、無線通信によるデータの送受信が可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の様々な利点を有する。
【０１６５】
次に、無線チップ１０００を用いたシステムの一形態について、図１５を用いて説明する。表示部９５２１を含む携帯端末の側面には、リーダ／ライタ９５２０が設けられ、物品Ａ９５２２の側面には本発明の半導体装置９５２３（図１０における無線チップ１０００）が設けられ、物品Ｂ９５３２の上面には本発明の半導体装置９５３１が設けられている（図１５（Ａ）参照）。物品Ａ９５２２が含む半導体装置９５２３にリーダ／ライタ９５２０をかざすと、表示部９５２１に物品Ａ９５２２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。物品Ｂ９５３２が含む半導体装置９５３１にリーダ／ライタ９５２０をかざすと、表示部９５２１に物品Ｂ９５３２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。
【０１６６】
図１５（Ａ）に示すシステムを利用したビジネスモデルの一例を示す。説明には図１５（Ｂ）のフローチャートを用いる。携帯端末において、アレルギーの情報を入力しておく（ステップ１）。アレルギーの情報とは、所定の人物がアレルギー反応を起こす医薬品またはその成分等の情報である。携帯端末に設けられたリーダ／ライタ９５２０によって、前述のとおり物品Ａ９５２２の情報を取得する（ステップ２）。ここで、物品Ａ９５２２は医薬品であるとする。物品Ａ９５２２の情報には物品Ａ９５２２の成分等の情報が含まれる。アレルギーの情報と取得した物品Ａ９５２２の成分等の情報とを比較し、一致するか否かを判断する（ステップ３）。一致する場合、所定の人物は物品Ａに対してアレルギー反応を起こす危険性があるとし、携帯端末の使用者に注意を呼びかける（ステップ４）。一致しない場合、所定の人物は物品Ａに対してアレルギー反応を起こす危険性が少ないとし、携帯端末の使用者にその旨（安全である旨）を知らせる（ステップ５）。ステップ４やステップ５において、携帯端末の使用者に情報を知らせる方法は、携帯端末の表示部９５２１に表示を行う方法であっても良いし、携帯端末のアラーム等を鳴らす方法であっても良い。
【０１６７】
また、別のビジネスモデルの例として、端末に、同時に使用すると危険な医薬品または同時に使用すると危険な医薬品の成分の組み合わせの情報（以下、組み合わせ情報という）を入力しておく（ステップ１）。端末に設けられたリーダ／ライタによって、前述のとおり物品Ａの情報を取得する（ステップ２）。ここで、物品Ａは医薬品であるとする。物品Ａの情報には物品Ａの成分等の情報が含まれる。次いで、端末に設けられたリーダ／ライタによって、前述のとおり物品Ｂの情報を取得する（ステップ２’）。ここで、物品Ｂも医薬品であるとする。物品Ｂの情報には物品Ｂの成分等の情報が含まれる。こうして、複数の医薬品の情報を取得する。組み合わせ情報と取得した複数の物品の情報とを比較し、一致するか否か、即ち、同時に使用すると危険な医薬品の成分の組み合わせが有るか否かを判断する（ステップ３）。一致する場合、端末の使用者に注意を呼びかける（ステップ４）。一致しない場合、端末の使用者にその旨（安全である旨）を知らせる（ステップ５）。ステップ４やステップ５において、端末の使用者に情報を知らせる方法は、端末の表示部に表示を行う方法であっても良いし、携帯端末のアラーム等を鳴らす方法であっても良い。
【０１６８】
このように、システムに本発明の半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現したシステムを提供することができる。
【０１６９】
本実施例は、上記の実施の形態、実施例１乃至実施例５と自由に組み合わせることができる。
【実施例７】
【０１７０】
本実施例では、無線チップ１０００を用いたシステムの実施例６に示した例とは別の例について説明する。
【０１７１】
例えば、無線チップ１０００付き会員券を配布し、更に店内に並べられた商品にも無線チップ１０００を付ける。客が無線チップ１０００付き会員券を持ち、同時に無線チップ１０００付きの商品を持って店内を歩くとする。店内に配置された複数のリーダ／ライタは、この２つの無線チップ１０００と交信し、この２つの無線チップ１０００の有する情報を取得する。こうして、この２つの無線チップ１０００の有する情報の組み合わせに対して、最適な情報を客に提供する。
【０１７２】
情報の提供は、音声でも映像でも、限定されるものではない。また、交信する無線チップの数は２つに限定されるものではない。
【０１７３】
例えば、ある客が商品を購入するパターンが複数組ある場合、一つもしくはそれ以上の商品をもっている情報から、さらに購入する商品を推測し、情報を提供することで、購買意欲をそそることができる。
【０１７４】
店内に複数設置してあるリーダ／ライタより客の巡回パターンを把握することで、店内の場所に応じて情報を提供することができる。
【０１７５】
ある人（物）に対して、無線チップ付きの物（人）が鍵（条件）となり、あるいは時間・場所の情報が鍵（条件）となり、リーダ／ライタが多種多様な対応をすることで、最適なサービスを行うことができる。
【０１７６】
このように、システムに本発明の半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現したシステムを提供することができる。
【０１７７】
本実施例は、上記の実施の形態、実施例１乃至実施例６と自由に組み合わせることができる。
【図面の簡単な説明】
【０１７８】
【図１】実施の形態１の構成を示す図。
【図２】実施の形態２の構成を示す図。
【図３】実施の形態３の構成を示す図。
【図４】実施の形態４の構成を示す図。
【図５】実施の形態６の構成を示す図。
【図６】実施の形態５を示す図。
【図７】実施の形態５を示す図。
【図８】実施の形態７の構成を示す図。
【図９】実施の形態８の構成を示す図。
【図１０】実施の形態９の構成を示す図。
【図１１】実施例１を示す図。
【図１２】実施例１を示す図。
【図１３】実施例１を示す図。
【図１４】実施例２を示す図。
【図１５】実施例６を示す図。
【図１６】実施例６を示す図。
【図１７】実施例３を示す図。
【図１８】実施例３を示す図。
【図１９】実施例４を示す図。
【図２０】実施例４を示す図。
【図２１】実施例４を示す図。
【図２２】実施例５を示す図。
【図２３】実施例５を示す図。
【符号の説明】
【０１７９】
１０  半導体層
１１  半導体層
１２  ゲート配線
１３  ゲート配線
１４  ゲート配線
１５  配線
１６  配線
１７  配線
１８  配線
１９  配線
２０  配線
２１  Ｎチャネル型のトランジスタ
２２  Ｎチャネル型のトランジスタ
２３  Ｎチャネル型のトランジスタ
２４  Ｎチャネル型のトランジスタ
２５  Ｐチャネル型のトランジスタ
２６  Ｐチャネル型のトランジスタ
２７  インバータ
２８  インバータ
１０１  Ｐチャネル型のトランジスタ
１０２  Ｐチャネル型のトランジスタ
１０３  Ｐチャネル型のトランジスタ
１０４  Ｐチャネル型のトランジスタ
１０５  Ｐチャネル型のトランジスタ
１１１  位相比較器
１１２  ループ・フィルタ
１１３  ＶＣＯ回路
１１４  分周器
１１５  ＰＬＬ回路
１３１  Ｐチャネル型のトランジスタ
１３２  Ｐチャネル型のトランジスタ
１３３  Ｐチャネル型のトランジスタ
１３４  Ｐチャネル型のトランジスタ
１３５  Ｐチャネル型のトランジスタ
１４１  Ｎチャネル型のトランジスタ
１４２  Ｎチャネル型のトランジスタ
１４３  Ｎチャネル型のトランジスタ
１４４  Ｎチャネル型のトランジスタ
１４５  Ｎチャネル型のトランジスタ
１５１  Ｎチャネル型のトランジスタ
１５２  Ｎチャネル型のトランジスタ
１５３  Ｎチャネル型のトランジスタ
１５４  Ｎチャネル型のトランジスタ
１５５  Ｎチャネル型のトランジスタ
１６１  Ｐチャネル型のトランジスタ
１６２  Ｐチャネル型のトランジスタ
１６３  Ｐチャネル型のトランジスタ
１６４  Ｐチャネル型のトランジスタ
１６５  Ｐチャネル型のトランジスタ
１７１  Ｎチャネル型のトランジスタ
１７２  Ｎチャネル型のトランジスタ
１７３  Ｎチャネル型のトランジスタ
１７４  Ｎチャネル型のトランジスタ
１７５  Ｎチャネル型のトランジスタ
１８１  第１の段
１８２  第２の段
１８３  第３の段
１８４  第４の段
１８５  第５の段
２０１  発振回路
２０２  回路
２０３  回路
２０４  制御部
２０５  調整回路
２０６  電流源部
２０７  電圧制御電流源
３０１  第３のトランジスタ
３０２  第１のトランジスタ
３０３  第２のトランジスタ
３１１  第４のトランジスタ
３１２  第５のトランジスタ
４０１  第５のトランジスタ
４０２  第４のトランジスタ
４０３  第２のトランジスタ
４１１  第１のトランジスタ
４１２  第３のトランジスタ
４２１  第７のトランジスタ
４２２  第６のトランジスタ
５００  モニター回路
５０１  Ｐチャネル型のトランジスタ
５０２  Ｎチャネル型のトランジスタ
５１１  Ｐチャネル型のトランジスタ
５１２  Ｎチャネル型のトランジスタ
６００  基板
６０１  素子群
６０２  端子部
６０３  導電性粒子
６０４  樹脂
６１０  基板
６６１  下地層
６６２  半導体層
６６２ａ  チャネル形成領域
６６２ｂ  不純物領域
６６２ｃ  低濃度不純物領域
６６３  第１の絶縁層
６６４  ゲート電極
６６５  第３の絶縁層
６６６  配線
６６７  第２の絶縁層
６６８  第４の絶縁層
７０１  フレキシブル基板
９０１  保護層
９０２  アンテナ
９０３  保護層
９０４  素子群
９０５  ソース及びドレインの一方
９０６  ソース及びドレインの他方
９０７  ゲート電極
９８０  基板
９８１  トランジスタ
１０００  無線チップ
１００１  アンテナ
１００２  帯域フィルタ
１００３  電源回路
１００４  復調回路
１００５  変調回路
１００６  ＰＬＬ回路
１００７  コード認識及び判定回路
１００８  メモリ
１００９  符号化回路
１２０１ａ  従来の配線ａの角部
１２０１ｂ  従来の配線ｂの角部
１２０１ｃ  従来の配線ｃの角部
１２０２ａ  本発明の配線ａの角部
１２０２ｂ  本発明の配線ｂの角部
１２０２ｃ  本発明の配線ｃの角部
２０００  マスクパターン
２００１  Ｎチャネル型のトランジスタ
２００２  Ｎチャネル型のトランジスタ
２００３  Ｐチャネル型のトランジスタ
２００４  容量素子
２００５  抵抗素子
２１００  マスクパターン
２２００  マスクパターン
４４０２  第２導電層
４４０３  第１導電層
４４０４  配線
４４０５  半導体層
４４０６  不純物領域
４４０７  不純物領域
４４０８  絶縁層
４４０９  ゲート電極
４４１０  不純物領域
４４１１  不純物領域
４４１２  不純物領域
７１０１  絶縁性基板
７１０２  層
７１０３  パッチアンテナ
７１０４  異方性導電接着材
７１１０  誘電体層
７１１１  第１の導電層
７１１２  第２の導電層
７１１３  給電体層
７１８１  第１のアンテナ
７１８１ａ  方形コイル状
７１８１ｂ  方形ループ状
７１８１ｃ  直線型ダイポール状
７１８２  層間絶縁層
７１８３  絶縁層
７１８４  接続端子
７１８５  第１の薄膜トランジスタ
７１８６  第２の薄膜トランジスタ
９５２０  リーダ／ライタ
９５２１  表示部
９５２２  物品Ａ
９５２３  半導体装置
９５３１  半導体装置
９５３２  物品Ｂ
【図１】
0005503832.tif 000002
【図２】
0005503832.tif 000003
【図３】
0005503832.tif 000004
【図４】
0005503832.tif 000005
【図５】
0005503832.tif 000006
【図６】
0005503832.tif 000007
【図７】
0005503832.tif 000008
【図８】
0005503832.tif 000009
【図９】
0005503832.tif 000010
【図１０】
0005503832.tif 000011
【図１１】
0005503832.tif 000012
【図１２】
0005503832.tif 000013
【図１３】
0005503832.tif 000014
【図１４】
0005503832.tif 000015
【図１５】
0005503832.tif 000016
【図１６】
0005503832.tif 000017
【図１７】
0005503832.tif 000018
【図１８】
0005503832.tif 000019
【図１９】
0005503832.tif 000020
【図２０】
0005503832.tif 000021
【図２１】
0005503832.tif 000022
【図２２】
0005503832.tif 000023
【図２３】
0005503832.tif 000024