(57)【特許請求の範囲】
【請求項１】
基板温度を第１の温度に保持し、ＩＩＩ族元素が過剰な状態において、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を０のままとする第１ステップと、
基板温度を第１の温度から前記第１の温度よりも高い第２の温度に保持し、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を１．０以上のＣｕ元素が過剰な状態に移行させる第２ステップと、
（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比が１．０以上のＣｕ元素が過剰な状態から、１．０以下のＩＩＩ族元素が過剰な状態に移行させる第３ステップと
を有し、前記第３のステップは、基板温度を前記第２の温度に保持する第１の期間と、基板温度を前記第２の温度から前記第１の温度よりも低い第３の温度に保持する第２の期間を有することにより、表面にＣｕの析出を抑制したカルコパイライト構造の化合物半導体薄膜を形成することを特徴とするフォトダイオードの製造方法。
【請求項２】
前記カルコパイライト構造の化合物半導体薄膜は、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成されることを特徴とする請求項１に記載のフォトダイオードの製造方法。
【請求項３】
前記第３の温度は、３００℃以上４００℃以下であることを特徴とする請求項１または２に記載のフォトダイオードの製造方法。
【請求項４】
前記第２の温度は、５５０℃以下であることを特徴とする請求項１〜３のいずれか１項に記載のフォトダイオードの製造方法。
【請求項５】
また、前記第３ステップは、前記第１の期間の終了時の（Ｃｕ／（Ｉｎ＋Ｇａ））を０．５〜１．３の範囲とし、前記第２の期間の終了時の（Ｃｕ／（Ｉｎ＋Ｇａ））を１．０以下の値とすることを特徴とする請求項１〜４のいずれか１項に記載のフォトダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードの製造方法に関し、特にカルコパイライト構造の化合物半導体膜を有し優れた波長感度特性を有すると共に、低暗電流、低電圧動作のフォトダイオードの製造方法に関する。
【背景技術】
【０００２】
Ｉｂ族元素とＩＩＩｂ族元素とＶＩｂ族元素とからなる、カルコパイライト構造の半導体薄膜であるＣｕＩｎＳｅ2（ＣＩＳ系薄膜）、或いはこれにＧａを固溶したＣｕ（Ｉｎ,Ｇａ）Ｓｅ2（ＣＩＧＳ系薄膜）を光吸収層に用いた薄膜太陽電池は、高いエネルギー変換効率を示し、光照射などによる効率の劣化が少ないという利点を有している。
【０００３】
カルコパイライト構造の化合物半導体薄膜を利用し、かつ暗電流を大幅に低減した光電変換装置およびその製造方法については、既に開示されている（例えば、特許文献１および特許文献２参照。）。
【０００４】
また、高品質のＣＩＧＳ系薄膜のセレン化処理による形成法などについても既に開示されている（例えば、特許文献３、特許文献４参照。）。
【０００５】
また、ＣｕＩｎＳｅ2薄膜の成長および特性における表面層Ｃｕ2-xＳｅの効果については、既に開示されている（例えば、非特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３７２０号公報
【特許文献２】特開２００７−１２３７２１号公報
【特許文献３】米国特許第５,４３６,２０４号明細書
【特許文献４】米国特許第５,４４１,８９７号明細書
【非特許文献】
【０００７】
【非特許文献１】仁木  栄(S. Niki)他;“ＣｕＩｎＳｅ2薄膜の成長および特性における表面Ｃｕ2-xＳｅフェーズの効果（Effects of the surface Cu2-xSe phase on the growth and properties of CuInSe2 films）”, アプライド・フィジックス・レターズ(APPLIED PHYSICS LETTERS), VOLUME 74, Number 11, 15 MARCH 1999, pp.1630-1632
【発明の概要】
【発明が解決しようとする課題】
【０００８】
現在ＣＩＳ系薄膜ならびにＣＩＧＳ系薄膜は、太陽電池としての利用が主流である。
【０００９】
本発明の発明者らは、この化合物半導体薄膜材料の高い光吸収係数と、可視光から近赤外光までの広い波長域にわたって高い感度を持つ特性に着目し、この化合物半導体薄膜材料を、フォトダイオードとして利用することについて検討している。特に、ＣＩＧＳ系薄膜の製膜後の表面に導電性ＣｕＳｅ層が存在すると、暗電流が増大するという問題点がある。
【００１０】
本発明の目的は、優れた波長感度特性を有すると共に、低温成長によって、ＣＩＧＳ製膜後の表面にＣｕの析出を抑制し、低暗電流、低電圧動作のフォトダイオードの製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の他の態様によれば、基板温度を第１の温度に保持し、ＩＩＩ族元素が過剰な状態において、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を０のままとする第１ステップと、基板温度を第１の温度から前記第１の温度よりも高い第２の温度に保持し、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を１．０以上のＣｕ元素が過剰な状態に移行させる第２ステップと、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比が１．０以上のＣｕ元素が過剰な状態から、１．０以下のＩＩＩ族元素が過剰な状態に移行させる第３ステップとを有し、前記第３のステップは、基板温度を前記第２の温度に保持する第１の期間と、基板温度を前記第２の温度から前記第１の温度よりも低い第３の温度に保持する第２の期間を有することにより、低温成長によって、表面にＣｕの析出を抑制したカルコパイライト構造の化合物半導体薄膜を形成するフォトダイオードの製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、優れた波長感度特性を有すると共に、低温成長によって、ＣＩＧＳ製膜後の表面にＣｕの析出を抑制し、低暗電流、低電圧動作のフォトダイオードの製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】（ａ）本発明の第１の実施の形態に係るフォトダイオードの模式的平面パターン構成図、（ｂ）（ａ）のＩ−Ｉ線に沿う模式的断面構造図。
【図２】本発明の第１の実施の形態に係るフォトダイオードにおいて、上部電極層と下部電極層間に逆バイアス電圧ＶR（Ｖ）を印加した場合の電界強度と深さ方向の距離との関係を示す図。
【図３】本発明の第１の実施の形態に係るフォトダイオードにおいて、受光時と、非受光時の増倍現象を説明するための電流電圧特性の模式図。
【図４】本発明の第１の実施の形態に係るフォトダイオードにおいて、電流ＩA（Ａ／ｃｍ2）と上部電極層と下部電極層間に印加する逆バイアス電圧ＶR（Ｖ）との関係を表す特性図。
【図５】本発明の第１の実施の形態に係るフォトダイオードにおいて、受光した光照度をパラメータとする増倍率Ｍと逆バイアス電圧ＶR（Ｖ）との関係を示す特性図。
【図６】（ａ）本発明の第１の実施の形態に係るフォトダイオードの模式的断面構造図、（ｂ）比較例に係るフォトダイオードの模式的断面構造図。
【図７】本発明の第１の実施の形態に係るフォトダイオードの製造方法において、カルコパイライト構造の化合物半導体薄膜の形成工程の詳細説明図であって、（ａ）各段階における基板温度と成膜する際の成分を表す図。（ｂ）各段階における（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を表す図。
【図８】本発明の第１の実施の形態に係るフォトダイオード（図６（ａ））と比較例に係るフォトダイオード（図６（ｂ））において、電流密度（Ａ／ｃｍ2）と逆バイアス電圧ＶR（Ｖ）の関係を示す特性図。
【図９】比較例に係るフォトダイオードにおいて、ＳＩＭＳ分析結果を示す図。
【図１０】本発明の第１の実施の形態に係るフォトダイオードにおいて、ＳＩＭＳ分析結果を示す図。
【図１１】本発明の第１の実施の形態に係るフォトダイオードにおいて、表面のＣｕ濃度の減少に伴いバンドギャップエネルギーＥｇ（ｅＶ）が増大する傾向を示す特性図。
【図１２】本発明の第１の実施の形態に係るフォトダイオードにおいて、（ａ）暗電流Ｉd (Ａ／ｃｍ2)と表面層の厚さｄとの関係を示す特性図、（ｂ）光吸収層と表面層の模式的断面構造図。
【図１３】本発明の第１の実施の形態に係るフォトダイオードの表面層の厚さｄの値をパラメータとする量子効率の波長特性。
【図１４】本発明の第１の実施の形態に係るフォトダイオードの量子効率の波長特性。
【図１５】本発明の第１の実施の形態に係るフォトダイオードの光吸収特性図。
【図１６】本発明の第１の実施の形態に係るフォトダイオードに適用するカルコパイライト構造の化合物半導体薄膜のバンドギャップエネルギーＥｇ（ｅＶ）とＩｎ／（Ｉｎ＋Ｇａ）組成比との関係を示す図。
【図１７】本発明の第１の実施の形態に係るフォトダイオードの暗電流Ｉd(Ａ／ｃｍ2)と表面層の組成比Ｇａ／（Ｇａ＋Ｉｎ）との関係を示す図。
【図１８】（ａ）本発明の第１の実施の形態に係るフォトダイオードにおいて表面層の形成された様子を示す断面ＳＥＭ写真例、（ｂ）図１８（ａ）に対応する説明図。
【図１９】図１８に示すフォトダイオードにおいて、表面近傍におけるＳＩＭＳ分析結果を示す図。
【図２０】図１８に示すフォトダイオードにおいて、順方向および逆方向電流密度（Ａ／ｃｍ2）とバイアス電圧Ｖ（Ｖ）の関係を示す特性図。
【発明を実施するための形態】
【００１６】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１７】
又、以下に示す第１の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１８】
（第１の実施の形態）
本発明の第１の実施の形態に係るフォトダイオードの模式的平面パターン構成は、図１（ａ）に示すように表され、図１（ａ）のＩ−Ｉ線に沿う模式的断面構造は、図１（ｂ）に示すように表される。
【００１９】
第１の実施の形態に係るフォトダイオードは、図１（ａ）および図１（ｂ）に示すように、カルコパイライト構造の化合物半導体薄膜からなる光吸収層１２と、光吸収層１２上に配置され、化合物半導体薄膜よりも高いバンドギャップエネルギーを有する表面層１４と、表面層１４上に配置され上部電極層１８と、上部電極層１８と対向し、光吸収層１２の裏面に配置された下部電極層１０とを備える。上部電極層１８と下部電極層１０間に逆バイアス電圧ＶR(Ｖ)を印加して、カルコパイライト構造の化合物半導体薄膜内で光電変換により発生した電荷を検出する。
【００２０】
第１の実施の形態に係るフォトダイオードにおいては、上部電極層１８と下部電極層１０間に逆バイアス電圧ＶR(Ｖ)を印加して、カルコパイライト構造の化合物半導体薄膜からなる光吸収層１２内で衝突電離により、光電変換により発生した電荷の増倍を起こさせている。
【００２１】
上部電極層１８は、透明電極で形成されている。透明電極の材料としては、例えば、ＺｎＯ膜、ＩＴＯ膜、酸化錫（ＳｎＯ2）膜、或いは酸化インジウム（Ｉｎ2Ｏ3）膜を用いることができる。
【００２２】
下部電極層１０としては、例えば、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、およびタングステン（Ｗ）などを使用することができる。
【００２３】
図１に示すフォトダイオードおいて、光吸収層１２のカルコパイライト構造の化合物半導体薄膜は、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成される。
【００２４】
表面層１４は、例えば、ｉ型のＣＩＧＳ層で形成可能であり、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成される光吸収層１２よりもＣｕ濃度が減少された高抵抗層で形成されている。すなわち、表面層１４は、低温成長によって、ＣＩＧＳ製膜後の表面にＣｕの析出を抑制した高抵抗層で形成されている。
【００２５】
また、表面層１４は、Ｃｕを完全に除去されたＩｎX,Ｇａ1-XＳｅ(０≦X≦１)で形成されていても良い。
【００２６】
上部電極層１８は、表面層１４上に配置されるノンドープのＺｎＯ膜（ｉ−ＺｎＯ）と、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）上に設けられるｎ型のＺｎＯ膜とで構成されていても良い。
【００２７】
なお、第１の実施の形態に係るフォトダイオードは、表面層１４上に配置されたバッファ層１６をさらに備え、上部電極層１８は、バッファ層１６上に配置されていても良い。
【００２８】
バッファ層１６は、光吸収層１２の導電型とは、反対の導電型を有する。
【００２９】
バッファ層１６の形成材料としては、例えば、ＣｄＳ、ＺｎＳ、ＺｎＯ、ＺｎＭｇＯ、ＺｎＳｅ、Ｉｎ2Ｓ3などを使用することができる。
【００３０】
上部電極層１８となる透明電極としてノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を設けることにより、下地のＣＩＧＳ薄膜に生じるボイドやピンホールを半絶縁層で埋め込むと共に、リークを防ぐことができる。したがって、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を厚膜化することによって、ｐｎ接合界面の暗電流を低減することができる。
【００３１】
また、第１の実施の形態に係るフォトダイオードにおいて、表面層１４上に配置されたバッファ層１６を有する構成では、バッファ層１６によってリーク電流を低減できるが、本発明はこれに限るものではない。表面層１４上にバッファ層なしで上部電極層１８を設ける構成であっても良い。
【００３２】
また、図１（ｂ）に示すように、上部電極層１８と、バッファ層１６と、表面層１４の一部はメサ構造を備えていても良い。このようにメサ構造を備えることによって、第１の実施の形態に係るフォトダイオードの逆方向耐圧の確保と、逆方向リーク電流の軽減を図ることができる。
【００３３】
図１に示すフォトダイオードは、近赤外光領域にも感度を持つフォトセンサとして構成することもできる。
【００３４】
上部電極層１８の厚さは、例えば約５００ｎｍであり、バッファ層１６の厚さは、例えば約５０ｎｍ〜１００ｎｍであり、表面層１４の厚さは、例えば約２００ｎｍ〜６００ｎｍであり、光吸収層１２の厚さは、例えば約１〜２μｍであり、下部電極層１０の厚さは、例えば約６００ｎｍである。下部電極層１０から上部電極層１８までの全体の厚さは、例えば約３μｍである。
【００３５】
（フォトダイオードの増倍機構）
第１の実施の形態に係るフォトダイオードにおいて、上部電極層１８と下部電極層１０間に逆バイアス電圧ＶR（Ｖ）を印加した場合の電界強度と深さ方向の距離との関係は、図２に示すように表される。上部電極層１８と下部電極層１０間に逆バイアス電圧ＶR（Ｖ）を印加した場合、バッファ層１６および光吸収層１２は実質的に空乏化されており、表面層１４は、高抵抗層で形成されているため、例えば、約１×１０4（Ｖ／ｃｍ）程度の強電界が印加されている。電界強度のピーク値は、光吸収層１２のＣＩＧＳ組成および膜厚によって、例えば、約１×１０4〜４×１０5（Ｖ／ｃｍ）程度に変化する。
【００３６】
第１の実施の形態に係るフォトダイオードにおいて、アバランシェ増倍は、上部電極層１８と下部電極層１０間に印加した逆バイアス電圧ＶR（Ｖ）が、約１２Ｖ程度の低電圧で発生する。一方、通常のシリコンデバイスの場合には、アバランシェ増倍を得るためには約１００Ｖ程度必要である。
【００３７】
第１の実施の形態に係るフォトダイオードにおいて、受光時と、非受光時の増倍現象を説明するための電流電圧特性は、模式的に図３に示すように表される。
【００３８】
図３から明らかなように、相対的に低電界を発生させる逆バイアス電圧ＶR（Ｖ）を印加した状態において、光照射がある場合Ｐ２と、光照射がない場合Ｐ１の電流値の変化はわずかである。一方、相対的に高電界を発生させる逆バイアス電圧ＶR（Ｖ）を印加してアバランシェ増倍作用が起こり得る状態において、光照射がある場合Ａ２と、光照射がない場合Ａ１の電流値の変化はきわめて顕著である。光照射がない場合の暗電流は、Ｐ１とＡ１を比較して、略同程度である。したがって、第１の実施の形態に係るフォトダイオードにおいては、Ｓ／Ｎ比も改善されていることが明らかである。
【００３９】
第１の実施の形態に係るフォトダイオードにおいて、上部電極層１８と下部電極層１０間に印加する逆バイアス電圧ＶR（Ｖ）と電流ＩA（Ａ／ｃｍ2）との関係を表す特性例は、図４に示すように表される。実線は、光照射１０００Ｌｕｘの時のフォト電流密度の測定結果を示し、破線は、暗電流密度の測定結果を示す。図４の測定結果からも明らかなように、比較的低電界を発生させる逆バイアス電圧ＶR（Ｖ）を印加した状態において、光照射１０００Ｌｕｘの時と、光照射がない場合の電流値の変化はわずかである。一方、相対的に高電界を発生させる逆バイアス電圧ＶR（Ｖ）を印加してアバランシェ増倍作用が起こり得る状態において、光照射１０００Ｌｕｘの時と、光照射がない場合の電流値の変化はきわめて顕著である。また、第１の実施の形態に係るフォトダイオードは、低電圧動作であることから、相対的に低電界を発生させる逆バイアス電圧ＶR（Ｖ）を印加した状態と相対的に高電界を発生させる逆バイアス電圧ＶR（Ｖ）を印加してアバランシェ増倍作用が起こり得る状態において、光照射がない場合の暗電流は、略同程度である。したがって、第１の実施の形態に係るフォトダイオードにおいては、Ｓ／Ｎ比も改善されていることが観測される。
【００４０】
第１の実施の形態に係るフォトダイオードにおいて、照射された光照度をパラメータとする増倍率Ｍと逆バイアス電圧との関係を示す特性例は、図５に示すように表される。図５から明らかなように、第１の実施の形態に係るフォトダイオードは、０〜−１０Ｖ程度の相対的に低い逆バイアス電圧ＶR（Ｖ）によって動作可能である。しかも低照度である程、高い増倍率Ｍを有することがわかる。例えば、逆バイアス電圧ＶR（Ｖ）＝−１０Ｖにおいては、照度１Ｌｕｘx〜１０００Ｌｕｘの範囲で、１００〜２０程度の増倍率が得られている。
【００４１】
（カルコパイライト構造の化合物半導体薄膜の形成工程）
光吸収層１２として機能するカルコパイライト構造の化合物半導体薄膜は、物理的気相堆積（ＰＶＤ：Physical Vapor Deposition）法と呼ばれる真空蒸着法やスパッタ法、あるいは分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法によって、半導体基板やガラス基板上に、形成可能である。ここで、ＰＶＤ法とは、真空中で蒸発させた原材料を堆積させて、成膜する方法をいうものとする。
【００４２】
真空蒸着法を用いる場合、化合物の各成分（Ｃｕ,Ｉｎ,Ｇａ,Ｓｅ,Ｓ）を別々の蒸着源として、基板上に蒸着させる。
【００４３】
スパッタ法では、カルコパイライト化合物をターゲットとして用いるか、或いは、その各成分を別々にターゲットとして用いる。
【００４４】
なお、カルコパイライト構造の化合物半導体薄膜をガラス基板上に形成する場合、基板を高温に加熱するため、カルコゲナイド元素の離脱による組成ずれが起こる場合がある。この場合は、成膜後にＳｅまたはＳの蒸気雰囲気中で４００〜６００℃の温度で１〜数時間程度の熱処理を行うことにより、ＳｅまたはＳを補充することもできる（セレン化処理または硫化処理）。
【００４５】
（製造方法）
第１の実施の形態に係るフォトダイオードの製造方法において、カルコパイライト構造の化合物半導体薄膜の形成工程は、図７に示すように表される。図７（ａ）は、各段階における基板温度と成膜する際の成分を表す。また、図７（ｂ）は、各段階における（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を表す。
【００４６】
本発明の第１の実施の形態に係るフォトダイオードの製造方法に適用するカルコパイライト構造の化合物半導体薄膜の形成工程は、例えば、図７に示す三段階法に示すように表される。
【００４７】
組成制御のなされたｐ型のＣＩＧＳ薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）を成膜する際、図７に示すように、例えば、第１階、第２段階、第３段階の三段階に分けて行う。図７（ａ）は各段階における基板温度と、蒸着法によって成膜する際の成分を表す。成膜はスパッタリング法によって行ってもよい。図７（ｂ）は各段階における（Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ））の組成比を表す。
【００４８】
第１の実施の形態に係るフォトダイオードの製造方法は、図７（ａ）および図７（ｂ）に示すように、基板温度を第１の温度Ｔ１に保持し、ＩＩＩ族元素が過剰な状態において、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を０に維持する第１ステップ（第１段階：１ａ期間）と、基板温度を第１の温度Ｔ１から第１の温度Ｔ１よりも高い第２の温度Ｔ２に保持し、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を１．０以上のＣｕ元素が過剰な状態に移行させる第２ステップ（第２段階：２ａ期間）と、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比が１．０以上のＣｕ元素が過剰な状態から、１．０以下のＩＩＩ族元素が過剰な状態に移行させる第３ステップ（第３段階）とを有し、第３のステップ（第３段階）は、基板温度を第２の温度Ｔ２に保持する第１の期間（期間３ａ）と、基板温度を第２の温度Ｔ２から第１の温度Ｔ１よりも低い第３の温度Ｔ３に保持する第２の期間（３ｂ）を有することにより、カルコパイライト構造の化合物半導体薄膜を形成する。
【００４９】
ここで、基板温度を第２の温度Ｔ２よりも低い第３の温度Ｔ３に保持する第２の期間（３ｂ）を有することにより、化合物半導体薄膜表面におけるＣｕの析出を抑制することができ、高抵抗の表面層１４を形成することができる。
【００５０】
また、カルコパイライト構造の化合物半導体薄膜は、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成される。
【００５１】
また、第３の温度Ｔ３は、例えば、約３００℃以上４００℃程度以下である。
【００５２】
また、第２の温度は、例えば、約５５０℃程度以下である。
【００５３】
また、第３段階は、例えば第１の期間（期間３ａ）の終了時の（Ｃｕ／（Ｉｎ＋Ｇａ））を例えば約０．５〜１．３の範囲とし、第２の期間（期間３ｂ）の終了時の（Ｃｕ／（Ｉｎ＋Ｇａ））を１．０以下の値としてもよい。
【００５４】
第１の実施の形態に係るフォトダイオードの製造方法においては、第３段階を２段に分けて、３ａ期間は温度Ｔ２の高温プロセス段階であるが、３ｂ期間は、温度Ｔ３の低温プロセス段階に移行させて、化合物半導体薄膜の表面に、積極的にｉ型ＣＩＧＳ層からなる表面層１４を形成する。基板温度は、３００℃〜４００℃であり、例えば、約３００℃とする。
【００５５】
第１の実施の形態に係るフォトダイオードの製造方法においては、各構成元素の蒸着を同時に蒸着するのではなく、三段階に分けて行っており、膜内における各構成元素の分布を、ある程度制御できる。Ｉｎ元素、Ｇａ元素のビームフラックスは、化合物半導体薄膜のバンドギャップの制御に用いる。一方、Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ）比は、ＣＩＧＳ膜内のＣｕ濃度の制御に用いることができる。Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ）比の設定が比較的容易である。また、膜厚の制御も容易である。Ｓｅは常に一定量供給されている。
【００５６】
Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ）比の設定が比較的容易であることから、第３段階において、Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ）比を低下させて、化合物半導体薄膜の表面に、ｉ型ＣＩＧＳからなる表面層１４を、膜厚の制御性よく、容易に形成することができる。ｉ型ＣＩＧＳからなる表面層１４は、膜内のキャリア濃度を調整するＣｕの濃度が低く、キャリアの数が少ないためにｉ層として機能するものと考えられる。
【００５７】
なお、上では図７を参照して、期間３ｂの低温ステップを行う例について説明したが、本発明はこれに限るものではない。例えば、三段階法を行った後に一旦プロセスを終了し、その後に図７の期間３ｂで示したような温度へと温度変化させつつＣｕ分率を減らして、所望のＣＩＧＳ表面層を形成することもできる。また、三段階法を例として説明したが、本発明はこれに限るものではない。例えば、バイレイヤー法を利用して本発明を実施することもできる。バイレイヤー法とは、第１段階でＣｕ,Ｉｎ,Ｇａ,Ｓｅの４元素を用い、引き続く第２段階においてはＣｕを除いたＩｎ,Ｇａ,Ｓｅの３元素を用いて、例えば蒸発法やスパッタリング法などによりＣＩＧＳ膜を成膜する方法である。バイレイヤー法により成膜した後に、図７の期間３ｂで示したような温度へと温度変化させつつＣｕ分率を減らして、所望のＣＩＧＳ表面層を形成することもできる。また、その他の成膜方法（硫化法、セレン化／硫化法、同時蒸着法、インライン式同時蒸着法、高速固相セレン化法、ＲＲ（ロール・ツー・ロール）法、イオン化蒸着・ＲＲ法、同時蒸着・ＲＲ法、電着法、ハイブリッドプロセス、ハイブリッドスパッタ・ＲＲ法、ナノ粒子印刷法、ナノ粒子印刷・ＲＲ法、ＦＡＳＳＴ（登録商標）プロセス）を用いて作成したＣＩＧＳ薄膜に、さらに上述のような低温成膜ステップを行うことによって、本発明を実施することもできるのはもちろんである。
【００５８】
第１の実施の形態に係るフォトダイオードの製造方法によれば、上記三段階法における第３段階において、Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ）比を低下させて、化合物半導体薄膜の表面に、ｉ型ＣＩＧＳからなる表面層１４を、膜厚の制御性よく、容易に形成することができる。ｉ型ＣＩＧＳからなる表面層１４の厚さを、薄く形成することも容易に可能となる。
【００５９】
第１の実施の形態に係るフォトダイオードの模式的断面構造は、図６（ａ）に示すように表され、比較例に係るフォトダイオードの模式的断面構造は、図６（ｂ）に示すように表される。図６（ｂ）に示す比較例は、太陽電池として使用する場合を示す。
【００６０】
図６（ｂ）に示す比較例は、ＺｎＯ（１８）／ＣｄＳ（１６）／ＣＩＧＳ（１２）／Ｍｏ（１０）からなる構成を備える。一方、図６（ａ）に示す第１の実施の形態に係るフォトダイオードは、ＺｎＯ（１８）／ＣｄＳ（１６）／ＩｎＧａＳｅ（１４）／ＣＩＧＳ（１２）／Ｍｏ（１０）からなる構成を備える。
【００６１】
第１の実施の形態に係るフォトダイオード（図６（ａ））と比較例に係るフォトダイオード（図６（ｂ））において、電流密度（Ａ／ｃｍ2）と逆バイアス電圧ＶR（Ｖ）の関係を示す特性は、図８に示すように表される。第１の実施の形態に係るフォトダイオード（図６（ａ））においては、Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ）比を低下させた化合物半導体薄膜を形成することによって、高抵抗の高バンドギャップ層からなる表面層１４を有するために、逆バイアス電圧ＶR（Ｖ）を印加した場合の電流密度（Ａ／ｃｍ2）を約４桁も改善可能であるという結果が得られている。
【００６２】
比較例に係るフォトダイオード構造（図６（ｂ））において、ＳＩＭＳ分析結果は、例えば、図９に示すように表され、第１の実施の形態に係るフォトダイオード（図６（ａ））において、ＳＩＭＳ分析結果は、例えば、図１０に示すように表される。
【００６３】
図９において、基板温度は、第２段階、第３段階共に約５５０℃程度であり、また、Ｃｕ／ＩＩＩ族比は約０．７５の例である。図９に示されるＳＩＭＳの分析結果においては、化合物半導体薄膜の表面においてＣｕ元素の低下は観測されていない。すなわち、化合物半導体薄膜の表面はｉ型化されてはいない。
【００６４】
一方、第１の実施の形態に係るフォトダイオードにおいては、図１０に示すように、深さ約０．５〜１．０μｍの範囲において、Ｃｕ濃度の減少傾向が観測されている。
【００６５】
すなわち、図１０において、基板温度を、第２段階および第３段階の３ａ期間で共に約４００℃程度とし、第３段階の３ｂ期間で約３００℃程度にする場合には、Ｃｕ／ＩＩＩ族比を０．７５において、化合物半導体薄膜の表面においてＣｕ元素の顕著な低下が観測されている。化合物半導体薄膜の表面層１４はｉ型化され、ｉ型ＣＩＧＳ層が形成されている。ここで、第２段階で約４００℃程度、Ｃｕ／ＩＩＩ族比を０．９２としている。第３段階の３ｂ期間では、約３００℃程度、Ｃｕ／ＩＩＩ族比を０．７５としている。図１０から明らかなように、ｉ型化された化合物半導体薄膜の表面層１４（ｉ型ＣＩＧＳ層）の厚さは、約３００ｎｍ程度である。
【００６６】
第１の実施の形態に係るフォトダイオードにおいて、表面層１４のＣｕ濃度の減少に伴いバンドギャップエネルギーが増大する傾向を示す特性は、図１１に示すように表される。光吸収層１２のＣＩＧＳ層のバンドギャップエネルギーＥｇは、約１．２５ｅＶであるのに対して、光吸収層１２上に形成される表面層１４の形成温度Ｔ３として、約４００℃の場合には、表面層１４のバンドギャップエネルギーＥｇは、約１．３５ｅＶに上昇し、さらに、表面層１４の形成温度Ｔ３として、約３００℃の場合には、表面層１４のバンドギャップエネルギーＥｇは、約１．３９ｅＶに上昇している。表面層１４のＣｕ濃度の減少に伴いバンドギャップエネルギーＥｇが増大する傾向が観測されている。
【００６７】
第１の実施の形態に係るフォトダイオードにおいて、暗電流Ｉd (Ａ／ｃｍ2)と表面層１４の厚さｄとの関係は、例えば、図１２（ａ）に示す特性が得られている。また、図１２（ａ）の特性が得られた光吸収層１２と表面層１４の模式的断面構造は、図１２（ｂ）に示される。
【００６８】
光吸収層１２は、組成比Ｇａ／（Ｇａ＋Ｉｎ）が０．４の条件でＣＩＧＳ層を成長温度４００℃で形成し、表面層１４は、組成比Ｇａ／（Ｇａ＋Ｉｎ）が０．４の条件でＩｎ0.6Ｇａ0.4Ｓｅ層を成長温度３００℃で形成している。表面層１４の厚さｄを０〜１３００ｎｍ程度まで変化させた時、厚さｄの増加とともに暗電流Ｉd (Ａ／ｃｍ2)は、徐々に減少する傾向が観測されている。例えば、厚さｄが約１３００ｎｍでは、暗電流Ｉd の値は、約３×１０-10（Ａ／ｃｍ2）が観測されている。
【００６９】
第１の実施の形態に係るフォトダイオードにおいて、表面層１４の厚さｄの値をパラメータとする量子効率の波長特性は、図１３に示すように表される。光吸収層１２は、組成比Ｇａ／（Ｇａ＋Ｉｎ）＝０．４の条件でＣＩＧＳ層を成長温度４００℃で形成し、表面層１４は、組成比Ｇａ／（Ｇａ＋Ｉｎ）＝０．４の条件でＩｎ0.6Ｇａ0.4Ｓｅ層を成長温度３００℃で形成している。図１３に示すように、表面層１４の厚さｄが薄いほど、広い波長範囲において、量子効率が高くなるという傾向が観測されている。表面層１４の厚さｄが薄いほど、短波長側において、表面層１４における光吸収が減少し、量子効率が高くなるという傾向が観測されている。
【００７０】
（光電変換特性）
第１の実施の形態に係るフォトダイオードの量子効率の波長特性は、図１４に示すように表される。即ち、光吸収層として機能するカルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）からなる光吸収層１２の量子効率を反映して、可視光から近赤外光まで幅広い波長領域において、高い量子効率の光電変換特性を示している。シリコン（Ｓｉ）の場合の光電変換特性に比べ、量子効率は倍以上である。
【００７１】
光吸収層１２として機能するカルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）の組成を、Ｃｕ（ＩｎＧａ）Ｓｅ2からＣｕ（Ｉｎ）Ｓｅ2まで変化することによって、波長域を近赤外光の波長である約１３００ｎｍまで拡大することができる。
【００７２】
（光吸収特性）
第１の実施の形態に係るフォトダイオードの光吸収特性は、図１５に示すように表される。即ち、光吸収層１２として機能するカルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）の光吸収係数特性を反映して、可視光から近赤外光まで幅広い波長領域において、強い吸収性能を有する。
【００７３】
例えば、可視光領域においてもシリコン（Ｓｉ）の吸収係数の約１００倍であり、光吸収層１２として機能するカルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2 (０≦X≦１)）の組成を、ＣｕＧａＳｅ2からＣｕＩｎＳｅ2まで変化することによって、波長１３００ｎｍ程度まで、吸収性能を増大することができる。
【００７４】
（バンドギャップエネルギーとＩｎ／（Ｉｎ＋Ｇａ）組成比特性）
第１の実施の形態に係るフォトダイオードの光吸収層１２に適用するカルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）のバンドギャップエネルギーＥgとＩｎ／（Ｉｎ＋Ｇａ）組成比の依存性は、図１６に示すように表される。
【００７５】
図１６に示すように、Ｃｕ（Ｇａ）Ｓｅ2のバンドギャップエネルギーは１．６８ｅＶであり、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2のバンドギャップエネルギーは１．３８ｅＶであり、Ｃｕ（Ｉｎ）Ｓｅ2のバンドギャップエネルギーは１．０４ｅＶである。
【００７６】
カルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）のバンドギャップエネルギーＥgは、図１６に示すように、Ｉｎ／（Ｉｎ＋Ｇａ）組成比を制御することによって、可変にすることができることから、組成制御によって、光電変換波長を可変にすることができる。例えば、暗電流低減のために、ＣＩＧＳ膜上面および下面近傍でＧａ過剰にして、バンドギャップエネルギーを大きくしてもよい。また、例えば、光電変換効率を近赤外波長域で向上させるために、ＣＩＧＳ膜内の所定の深さの範囲で、Ｉｎ過剰にしてバンドギャップエネルギーを小さくしてもよい。
【００７７】
また、図７を参照して説明したＣＩＧＳ表面層の形成において、表面層形成中にＣｕ/ＩＩＩ族比を一定としつつＧａ成分を増やすようにすれば、表面側でバンドギャップエネルギーＥgが増加し、短波長側の量子効率を改善することができる。
【００７８】
第１の実施の形態に係るフォトダイオードの暗電流Ｉd(Ａ／ｃｍ2)と表面層１４の組成比Ｇａ／（Ｇａ＋Ｉｎ）との関係は、図１７に示すように表される。表面層１４の組成比Ｇａ／（Ｇａ＋Ｉｎ）を約０．４とすることによって、暗電流Ｉｄ（Ａ／ｃｍ2）の値は、約３×１０-9(Ａ／ｃｍ2)が得られている。
【００７９】
第１の実施の形態に係るフォトダイオードにおいて表面層１４の形成された様子を示す断面ＳＥＭ写真例は、図１８（ａ）に示すように表される。また、図１８（ａ）に対応する説明図は、図１８（ｂ）に示すように表される。図１８に対応するフォトダイオードにおいて、表面近傍におけるＳＩＭＳ分析結果は、図１９に示すように表される。図１９から明らかなように、深さ０〜０．２μｍの範囲において、Ｃｕ濃度の急激な減少が観測されており、Ｃｕ濃度が減少された表面層１４が形成されていることがわかる。図１８に対応するフォトダイオードにおいて、順方向および逆方向電流密度（Ａ／ｃｍ2）とバイアス電圧Ｖ（Ｖ）の関係を示す特性例は、図２０に示すように表される。暗電流密度は、逆バイアス電圧０〜５Ｖの範囲で、１０-10〜１０-6（Ａ／ｃｍ2）であることがわかる。
【００８０】
第１の実施の形態によれば、カルコパイライト型半導体を用いた光吸収層に高電界を印加することで、衝突電離による電荷の増倍を発生させ、かつ暗電流特性を改善することにより、低照度でも検出効率を大幅に高め、Ｓ／Ｎ比が高いフォトダイオードおよびその製造方法を提供することができる。
【００８１】
第１の実施の形態によれば、低温成長によって、ＣＩＧＳ製膜後の表面にＣｕの析出を抑制し、暗電流特性が改善されたことにより、従来見られなかった増倍現象が観測され、低照度の光でも検出可能なフォトダイオードおよびその製造方法を提供することができる。
【００８２】
第１の実施の形態によれば、優れた波長感度特性を有すると共に、低温成長によって、ＣＩＧＳ製膜後の表面にＣｕの析出を抑制し、低暗電流、低電圧動作のフォトダイオードおよびその製造方法を提供することができる。
【００８３】
[その他の実施の形態]
上記のように、本発明は第１の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００８４】
本発明の第１の実施の形態に係るフォトダイオードおよびその製造方法においては、光吸収層にカルコパイライト構造をもつ化合物半導体薄膜として、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)を用いているが、これに限定されるものではない。
【００８５】
化合物半導体薄膜に適用するＣＩＧＳ薄膜としては、Ｃｕ（ＩｎX,Ｇａ1-X）(ＳｅY, Ｓ1-Y) (０≦X≦１,０≦Y≦１)という組成のものも知られており、このような組成をもつＣＩＧＳ薄膜も利用可能である。
【００８６】
カルコパイライト構造の化合物半導体薄膜としては、この他、ＣｕＡｌＳ2,ＣｕＡｌＳｅ2,ＣｕＡｌＴｅ2,ＣｕＧａＳ2,ＣｕＧａＳｅ2, ＣｕＧａＴｅ2, ＣｕＩｎＳ2, ＣｕＩｎＳｅ2, ＣｕＩｎＴｅ2, ＡｇＡｌＳ2, ＡｇＡｌＳｅ2, ＡｇＡｌＴｅ2, ＡｇＧａＳ2, ＡｇＧａＳｅ2, ＡｇＧａＴｅ2, ＡｇＩｎＳ2, ＡｇＩｎＳｅ2, ＡｇＩｎＴｅ2など、他の化合物半導体薄膜も適用可能である。
【００８７】
また、上記では実施形態としてバッファ層を有する構成について説明したが、本発明はこれに限るものではない。化合物半導体薄膜(ＣＩＧＳ)層の上にバッファ層なしで電極層を設ける構成であってもよい。
【００８８】
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【００８９】
本発明のフォトダイオードは、近赤外光にも高い感度を有するため、幅広い波長域における光検出装置（フォトディテクタ）、アバランシェフォトダイオードなどに適用可能である。
【符号の説明】
【００９０】
１０…下部電極層
１２…光吸収層
１４…表面層（高バンドギャップ層）
１６…バッファ層
１８…上部電極層
【図１】
0005520597.tif 000002
【図２】
0005520597.tif 000003
【図３】
0005520597.tif 000004
【図４】
0005520597.tif 000005
【図６】
0005520597.tif 000006
【図７】
0005520597.tif 000007
【図１１】
0005520597.tif 000008
【図１２】
0005520597.tif 000009
【図１３】
0005520597.tif 000010
【図１４】
0005520597.tif 000011
【図１５】
0005520597.tif 000012
【図１６】
0005520597.tif 000013
【図１７】
0005520597.tif 000014
【図１９】
0005520597.tif 000015
【図５】
0005520597.tif 000016
【図８】
0005520597.tif 000017
【図９】
0005520597.tif 000018
【図１０】
0005520597.tif 000019
【図１８】
0005520597.tif 000020
【図２０】
0005520597.tif 000021