(57)【特許請求の範囲】
【請求項１】
トランスの１次側主巻線の一端に接続されたスイッチング素子をオンオフして前記トランスの２次側巻線接続された負荷に所定の出力電圧を出力するスイッチング電源装置の制御回路であって、
前記トランスの１次側補助巻線から電源電圧が入力される電源端子と、前記出力電圧を検知する発光ダイオードに結合するフォトトランジスタに接続されるフィードバック端子と、前記スイッチング素子のオンオフを制御するオンオフ信号が出力される出力端子と、前記フィードバック端子に接続されたプルアップ素子と、を有し、
前記フィードバック端子の電圧が高いほど前記オンオフ信号のオン時比率を大きくするとともに、前記電源端子の電圧が基準電圧より低くなるとプルダウン素子を前記フィードバック端子に接続することを特徴とするスイッチング電源装置の制御回路。
【請求項２】
前記プルダウン素子が抵抗であることを特徴とする請求項１に記載のスイッチング電源装置の制御回路。
【請求項３】
前記プルダウン素子が電流源であることを特徴とする請求項１に記載のスイッチング電源装置の制御回路。
【請求項４】
前記トランスの１次側巻線に供給される電圧が入力される起動用端子をさらに有することを特徴とする請求項１に記載のスイッチング電源装置の制御回路。
【請求項５】
前記プルダウン素子が前記フィードバック端子に接続されると、前記起動用端子と前記電源端子との間に接続されているスイッチ素子を導通させることを特徴とする請求項４に記載のスイッチング電源装置の制御回路。
【請求項６】
前記電源端子の電圧が前記基準電圧より低い第２の基準電圧以下になると前記フィードバック端子への前記プルダウン素子の接続を解除することを特徴とする請求項１に記載のスイッチング電源装置の制御回路。
【請求項７】
前記プルダウン素子を前記フィードバック端子に接続してから所定時間経過すると前記フィードバック端子への前記プルダウン素子の接続を解除することを特徴とする請求項１に記載のスイッチング電源装置の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧が低下した場合の出力電流の増加を抑制することができるスイッチング電源装置の制御回路に関する。
【背景技術】
【０００２】
図９は、スイッチング電源装置の一例を示すブロック図である。図９に示すスイッチング電源装置は商用交流電源１からの交流電圧を入力とし、インダクタ２およびコンデンサ３からなるフィルタ回路、ダイオードブリッジ４、コンデンサＣｉｎ，Ｃｏｕｔ，Ｃ１、Ｃ２、ダイオードＤ１，Ｄ２、１次側主巻線（コイル）６，２次側巻線７および１次側補助巻線８を有するトランスＴ、スイッチング素子としてのＮチャネルＭＯＳトランジスタＭＮ１、抵抗Ｒ１，Ｒ２，Ｒ３、フォトカプラを構成するフォトトランジスタ９および発光ダイオード（ＬＥＤ）１０、スイッチング電源制御用ＩＣ５、並びにシャントレギュレータ１１を有している。スイッチング電源制御用ＩＣ５は、高電圧入力端子ＶＨ、電源端子ＶＣＣ、出力端子ＯＵＴ、電流検出端子ＩＳ、およびフィードバック端子ＦＢを有している。スイッチング電源制御用ＩＣ５はスイッチング電源装置の制御回路を集積したものであり、その構成例を図１０に示す。図１０に示すスイッチング電源制御用ＩＣ５は、内部に起動(START-UP)回路５１、ＵＶＬＯ(Under Voltage Lock-Out：低電圧ロックアウト)回路５２、基準電圧発生回路５３、過電流制限コンパレータＯＶＣＣＭＰ、発振器(ＯＳＣ)５４、ＰＷＭ(Pulse Width Modulation)コンパレータＰＷＭＣＭＰ、論理回路(Output Logic）５５並びにドライバ回路(DRV)５７を有している。そして図９に示すスイッチング電源装置は、商用交流電源１の出力電圧ＡＣ１００〜２２０Ｖをダイオードブリッジ４で整流し、トランスＴを介して電力を２次側の図示していない負荷に供給する絶縁型のＡＣ−ＤＣコンバータ（フライバックコンバータ）の例を示している。
【０００３】
ダイオードブリッジ４はＡＣ１００〜２２０Ｖの商用電源を整流する。整流された商用電源は、トランスＴの１次側主巻線６と、このスイッチング電源装置のスイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１と、抵抗Ｒ１とを直列接続した直列回路に印加される。
【０００４】
フィードバック端子ＦＢは、フォトカプラを構成するフォトトランジスタ９に接続されている。フィードバック端子ＦＢはまたスイッチング電源制御用ＩＣ５の内部で抵抗を介して基準電圧源に接続されている。電流検出端子ＩＳは、ＮチャネルＭＯＳトランジスタＭＮ１の電流を検出する電流検出用の抵抗Ｒ１に接続され、ＮチャネルＭＯＳトランジスタＭＮ１と抵抗Ｒ１の接続点の電圧Ｖｉｓが入力される。また、出力端子ＯＵＴはＮチャネルＭＯＳトランジスタＭＮ１のゲートに接続されている。電源端子ＶＣＣは、ダイオードＤ１を介して、トランスＴの１次側補助巻線（コイル）８に接続されている。スイッチング電源制御用ＩＣ５は、１次側補助巻線８に誘起される電圧によって動作する。
【０００５】
電源端子ＶＣＣには、１次側補助巻線８から供給される電圧を安定させるためのコンデンサＣ２が外付けされている。起動時は、ダイオードブリッジ４から起動回路５１を介してコンデンサＣ２に起動電流が流れる。そして、電源端子ＶＣＣの電圧（これもＶＣＣで表す。）が、スイッチング電源制御用ＩＣ５が動作するのに必要な電圧まで上昇すると、起動回路５１からの起動電流が止まるよう構成されている。つまり電圧ＶＣＣが、スイッチング電源制御用ＩＣ５が動作するのに必要な電圧まで上昇すると、ＵＶＬＯ回路５２は、起動回路５１にオフ(off)信号を加え、起動回路５１からの起動電流、つまり高電圧入力端子ＶＨから電源端子ＶＣＣのコンデンサＣ２への電流の供給を止める。これによって、電源端子ＶＣＣに供給される電源電圧ＶＣＣのみによってスイッチング電源制御用ＩＣ５が動作するようになる。また、ＵＶＬＯ回路５２は、スイッチング電源制御用ＩＣ５の電源端子ＶＣＣに供給される電源電圧ＶＣＣが立ち上がるときにスイッチング電源制御用ＩＣ５の各部位をリセットするための信号Ｒｅｓｅｔ０を出力する。信号Ｒｅｓｅｔ０は電源電圧ＶＣＣが所定電圧まで上昇するまで各部位をリセットし続け、電源電圧ＶＣＣが一旦この所定電圧を超えるとリセットが外れる信号である。
【０００６】
スイッチング電源制御用ＩＣ５においては、ＰＷＭパルスの開始を指示する短パルスの信号ＰＷＭＳＥＴを発振器(ＯＳＣ)５４が定周期で出力する。ＰＷＭコンパレータＰＷＭＣＭＰは、電流検出端子ＩＳへの入力電圧Ｖｉｓがフィードバック端子ＦＢの電圧ＶＦＢ（出力電圧に応じて変化する発光ダイオード１０の発光量を検知するフォトトランジスタ９の導通状態によって変化し、出力電圧が高くなると低くなり、出力電圧が低くなると高くなる）に等しくなったことを検出すると、ＰＷＭパルスを終了させる信号ＰＷＭＲＥＳＥＴを出力する。これらの信号は論理回路(Output Logic）５５に入力され、論理回路５５からドライバ回路(DRV)５７を介してＰＷＭ制御されたパルス信号ＰＷＭを出力端子ＯＵＴから出力し、ＮチャネルＭＯＳトランジスタＭＮ１をオンオフ制御する。これによりＰＷＭパルスは、発振器(ＯＳＣ)５４から出力されるＰＷＭパルスを開始させる信号ＰＷＭＳＥＴによりＨ（High）（ＰＷＭパルス＝Ｈがスイッチング素子のオンを指示する。）になり、電流検出端子ＩＳへの入力電圧Ｖｉｓがフィードバック端子ＦＢの電圧ＶＦＢに等しくなった時点でＬ（Low）になる信号となる。なお、フィードバック端子ＦＢもしくは／かつ電流検出端子ＩＳの電圧レベルを調整するために、フィードバック端子ＦＢもしくは／かつ電流検出端子ＩＳにレベルシフト回路を設け、その出力をＶＦＢやＶｉｓとする場合もある。
【０００７】
トランスＴの２次側巻線(コイル)７は、ダイオードＤ２とコンデンサＣｏｕｔからなる整流・平滑回路を介して、直流出力電圧Ｖoが印加される図示しない負荷に接続されている。この整流・平滑回路の出力部には、図示しない負荷に供給される出力電圧を制御するための抵抗Ｒ２，Ｒ３、発光ダイオード１０、およびシャントレギュレータ１１からなる出力電圧制御回路が接続されている。この出力電流制御回路のシャントレギュレータ１１は、抵抗Ｒ２とＲ３の接続点の電位Ｖｒが所定値より小さい場合はシャントレギュレータ１１に流れる電流が少なくなり、逆に電位Ｖｒが所定値より大きい場合は流れる電流が多くなることにより発光ダイオード１０の発光量を制御する。これによりスイッチング電源制御用ＩＣ５へのフィードバック信号（フィードバック端子ＦＢの電圧）ＶＦＢを生成して、出力電圧が一定になるよう制御するものである。フォトカプラを構成する発光ダイオード１０の発光量という形で検出された出力電圧は、フォトトランジスタ９を介して、スイッチング電源制御用ＩＣ５のフィードバック端子ＦＢにフィードバックされる。なお、フォトカプラで１次側にフィードバック信号を伝えるので、トランス結合の１次側と２次側は電気的に絶縁されている。
【０００８】
抵抗Ｒ１は、スイッチング電源装置のスイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１に流れる電流を検出し、その電流量に比例した電圧Ｖｉｓを電流検出端子ＩＳに入力している。この電流検出端子ＩＳには、スイッチング電源制御用ＩＣ５のＰＷＭコンパレータＰＷＭＣＭＰの非反転入力端子および過電流制限コンパレータＯＶＣＣＭＰの非反転入力端子が接続されている。
【０００９】
ＰＷＭコンパレータＰＷＭＣＭＰは、上述したようにフィードバック端子ＦＢの電圧ＶＦＢおよび電流検出端子ＩＳに入力される電圧Ｖｉｓを比較して制御信号ＰＷＭＲＥＳＥＴを論理回路５５に出力する。
【００１０】
過電流制限コンパレータＯＶＣＣＭＰは、基準電圧発生回路５３から出力される基準電圧Ｖｏｖｃと電流検出端子ＩＳに入力される電圧Ｖｉｓを比較して制御信号ＯＶＣを論理回路５５に出力する。過電流制限コンパレータＯＶＣＣＭＰは、出力電圧Ｖｏを出力するスイッチング電源装置の出力端子がショートした場合等におきる過電流からスイッチング電源装置およびその負荷を保護するために設けられている。スイッチング電源装置の出力端子がショートしたような場合、図示しない過電流保護回路が出力電圧Ｖoの低下を検出し、この状態がある一定の遅延時間以上続くことで過電流状態にあると判断してスイッチング動作を停止させる。この場合、出力電圧Ｖoの低下を検出してから実際にスイッチング動作を停止するまでの期間は、スイッチング電源装置が低下した出力電圧Ｖoを回復させようとしてスイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１のオン時比率を大きくし続けるため、ＮチャネルＭＯＳトランジスタＭＮ１に流れる電流が際限なく大きくなる危険がある。これを防ぐのが過電流制限コンパレータＯＶＣＣＭＰであり、電流検出端子ＩＳに入力される電圧Ｖｉｓが基準電圧Ｖｏｖｃに達した時点でＮチャネルＭＯＳトランジスタＭＮ１をオフさせて、過電流保護が実行される。
【００１１】
図９に示すスイッチング電源装置におけるこの過電流保護動作について説明すると、抵抗Ｒ１(その抵抗値もＲ１とする)に流れる電流をＩ１とすると、電流Ｉ１が増加してＲ１・Ｉ１≧Ｖｏｖｃとなると、過電流制限コンパレータＯＶＣＣＭＰが応答して過電流保護機能が動作する。図９に示すスイッチング電源装置では、通常Ｉ0≡Ｖｏｖｃ/Ｒ１が抵抗Ｒ１に流れる電流のピークとなるようにされる。このためトランスＴの１次側に蓄積される最大エネルギは (Ｌ/２) *Ｉ02（但し、ＬはトランスＴの１次側主巻線（コイル）６のインダクタンス）で一定となる。ロスを除いてトランスＴの１次側の入力電力 ＝ トランスＴの２次側の出力電力であるから、トランスＴの１次側で (Ｌ/２) *Ｉ02 の最大エネルギを供給しているということは、２次側の出力電圧（Ｖo）が低ければ２次側の最大出力電流が増大するということになる。図１１はその様子を説明するための図であり、横軸はスイッチング電源装置の出力電流、縦軸は出力電圧（Ｖo）である。なお、出力電流は、コンデンサＣｏｕｔの放電分を除いたトランスＴから供給される電流のみを示す。出力電流が増加していくと、許容最大電流を少し超えたところでスイッチング電源装置は定電圧出力を維持できなくなり、出力電圧が減少する。出力電圧の減少に伴い、上術のように定電力（出力電圧×出力電流が一定。）を保つ形で出力電流が際限なく増加していく。このような状態になると、スイッチング電源装置を構成するダイオードやＭＯＳトランジスタなどのデバイスが加熱・破壊する、または電源出力に繋がっている回路に大電流が流れて発熱・発火する恐れがあることや、スイッチング電源装置が電源アダプタの形態である場合は出力端子に触れると大電流が流れうる、という問題が引き起こされる。
【００１２】
過電流コンパレータＯＶＣＣＭＰは１次側の過電流保護を行うものであるが、論理回路５５はまた、２次側の過負荷状態（過電流状態）を検出してそれが所定時間（数十ｍｓ程度）継続するとスイッチング素子のスイッチング動作を停止させる２次側の過負荷保護機能も有している。２次側の過負荷保護機能を有する論理回路５５の構成例を図１２に示す
図１２に示す論理回路５５は、２次側過負荷保護回路５６，オア（ＯＲ）ゲート５５１，５５２およびＲＳフリップフロップ５５３を有している。また、２次側過負荷保護回路５６は定電圧源５６１，ヒステリシスコンパレータＣｏｍｐ１０およびラッチ／オートリスタート(Latch/Auto Restart）回路６０を有している。フリップフロップ５５３のＱ出力（出力端子Ｑから出力される信号）がスイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１のオンオフを制御する信号となる。発振器５４から出力される定周期のパルス信号ＰＷＭＳＥＴによりＲＳフリップフロップ５５３がセットされるとＲＳフリップフロップ５５３のＱ出力がＨ（High）になり、ＮチャネルＭＯＳトランジスタＭＮ１がオンする。また、ラッチ／オートリスタート回路６０の出力Ｒｅｓｅｔ，過電流制限コンパレータＯＶＣＣＭＰの出力ＯＶＣまたはＰＷＭコンパレータＰＷＭＣＭＰの出力ＰＷＭＲＥＳＥＴのいずれかがＨになると、ＲＳフリップフロップ５５３がリセットされてＲＳフリップフロップ５５３のＱ出力がＬ（Low）になり、ＮチャネルＭＯＳトランジスタＭＮ１がオフする。
【００１３】
過負荷状態になると、すなわちスイッチング電源装置に接続されている負荷が消費する電流が大きくなりすぎると、出力電圧Ｖｏが低下する。出力電圧Ｖｏが低下して端子ＦＢの電圧ＶＦＢが２次側過負荷保護回路５６の定電圧源５６１の出力電圧より高くなると、ヒステリシスコンパレータＣｏｍｐ１０の出力ＤｅｔｅｒｃｔがＨとなり、これがラッチ／オートリスタート回路６０に入力される。ラッチ／オートリスタート回路６０は信号Ｄｅｔｅｒｃｔが所定時間Ｈとなっていると、その出力ＲｅｓｅｔをＨにする。すなわち、過負荷になるとスイッチング電源装置の出力電圧Ｖｏが低下し、これがフィードバックされて端子ＦＢの電圧ＶＦＢは上昇し、その電圧が定電圧源５６１の出力電圧より高くなる状態が所定時間継続すると、ＲＳフリップフロップ５５３がリセットされてＮチャネルＭＯＳトランジスタＭＮ１がオフする。
【００１４】
端子ＦＢの電圧ＶＦＢが定電圧源５６１の出力電圧より高くなっても、所定時間継続するまでＮチャネルＭＯＳトランジスタＭＮ１がオフさせないのは、ノイズ等による誤動作を防止するためである。また、ラッチ／オートリスタート回路６０の具体的構成としては、出力Ｒｅｓｅｔの解除（ＲｅｓｅｔをＬにする）方法により、ラッチ方式のものとオートリスタート方式の２つがある。
【００１５】
図１３はラッチ方式のラッチ／オートリスタート回路６０の構成例を示すものであり、抵抗Ｒ６１，Ｒ６２、タイマー(Timer）６１、ＲＳフリップフロップ６２、定電圧源６３およびヒステリシスコンパレータＣｏｍｐ２０を有している。抵抗Ｒ６１，Ｒ６２は直列に接続されて分圧回路を構成していて、その一端は電源端子ＶＣＣに接続されている。タイマー６１には信号Ｄｅｔｅｃｔが入力されていて、信号ＤｅｔｅｃｔがＨになっている時間を計測し、それが所定時間を超えるとその出力をＨにしてＲＳフリップフロップ６２をセットする。ＲＳフリップフロップ６２のＱ出力が、ラッチ／オートリスタート回路６０の出力信号Ｒｅｓｅｔとなっている。信号Ｒｅｓｅｔは一旦Ｈになると、ヒステリシスコンパレータＣｏｍｐ２０の出力がＨになるまでＬにならない。これが所謂ラッチ動作である。ヒステリシスコンパレータＣｏｍｐ２０は電源端子ＶＣＣの電圧ＶＣＣが定電圧源６３の出力電圧以下に低下すると、その出力をＨにして信号ＲｅｓｅｔをＬにして２次側の過負荷保護機能を解除する。
【００１６】
図１４はオートリスタート方式のラッチ／オートリスタート回路６０の構成例を示すものであり、タイマー６１，６４およびＲＳフリップフロップ６２を有している。タイマー６１とＲＳフリップフロップ６２は、図１３のものと同じである。信号ＲｅｓｅｔがＨになるまでは図１３のものと同じ動作となるが、タイマー６４により信号ＲｅｓｅｔがＨになってから所定時間経過するとＲＳフリップフロップ６２がリセットされて２次側の過負荷保護機能が解除され、スイッチング電源装置の動作がリスタートする。
【００１７】
上述のように、２次側過負荷保護回路５６は出力電圧の低下を検出し、この状態がある一定の遅延時間以上続くとスイッチング動作を停止する。しかし、過電流検出後、スイッチング動作停止までの遅延時間の間は、上記のように基準電圧発生回路５３から出力される基準電圧Ｖｏｖｃによって１次側の最大電流が一定の値となることから、トランスＴに蓄積される最大エネルギも常に一定となる。これにより、出力電圧が高い場合には過電流時の最大出力電流が少ないが、出力電圧が低い場合には過電流時の最大出力電流が大きくなる問題が生じ、上述したような大電流の出力電流による危険を回避することが必要となる。
【００１８】
特許文献１には、電源端子ＶＣＣの電圧ＶＣＣの変化に応じて基準電圧発生回路５３から出力される基準電圧Ｖｏｖｃを変化させてこの問題に対処するスイッチング電源装置が開示されている。図１５は特許文献１に開示されている基準電圧発生回路の構成例である。
【００１９】
図１５（ａ）は第１の構成例であり、抵抗Ｒ５３１，Ｒ５３２および演算増幅器ＯＰＡ１を有している。抵抗Ｒ５３１，Ｒ５３２は一端に電圧ＶＣＣが印加された直列回路を構成していて、抵抗Ｒ５３１，Ｒ５３２の接続点から電圧ＶＣＣを分圧した電圧が演算増幅器ＯＰＡ１の非反転入力端子に入力されている。演算増幅器ＯＰＡ１は、その出力端子と反転入力端子が接続されてボルテージフォロワを構成して、電圧ＶＣＣを分圧した電圧をインピーダンス変換した電圧を基準電圧Ｖｏｖｃとして出力する。図９に示すフライバックコンバータにおいては、１次側補助巻線８の出力電圧は２次側巻線７の出力電圧に比例するから、電源端子ＶＣＣの電圧ＶＣＣは基本的に出力電圧Ｖｏに比例する。従い、基準電圧Ｖｏｖｃも電圧ＶＣＣに比例し、過負荷状態になって出力電圧Ｖｏが低下すると基準電圧Ｖｏｖｃも低下する。すると基準電圧Ｖｏｖｃが入力されている過電流制限コンパレータＯＶＣＣＭＰにより１次側主巻線６の最大電流、すなわちトランスＴに蓄積される最大エネルギが低下する。これにより、過負荷状態になって出力電圧Ｖｏが低下しても出力電流の増加を抑制することができる。
【００２０】
電源端子ＶＣＣの電圧ＶＣＣはコンデンサＣ２の作用により急速には変化しない。従い、出力電圧Ｖｏがある程度低下しても基準電圧Ｖｏｖｃの低下が遅れるために１次側主巻線６の最大電流がさほど低下しないことがある。これに対し、出力電圧Ｖｏの変化に対する応答を早めるようにしたのが、図１５（ｂ）に示す第２の構成例である。図１５（ｂ）に示す第２の構成例は電圧ＶＣＣに対する分圧抵抗Ｒ５３１，Ｒ５３２、定電圧源５３１，５３２，５３３、スイッチ５３４，５３５およびコンパレータＣｏｍｐ３０を備えている。分圧抵抗Ｒ５３１，Ｒ５３２による電圧ＶＣＣの分圧電圧は、コンパレータＣｏｍｐ３０により定電圧源５３１から出力される定電圧と比較される。コンパレータＣｏｍｐ３０はその出力がＬかＨであるかによって、スイッチ５３４，５３５を相補的にオンオフ（一方がオンなら他方がオフ）させる。これにより、この第２の構成例では定電圧源５３２または５３３のいずれかの出力がコンパレータＣｏｍｐ３０の出力によって選択されて基準電圧Ｖｏｖｃとして出力される。例えば、コンパレータＣｏｍｐ３０の出力がＨのときにスイッチ５３４がオンし、Ｌのときスイッチ５３５がオンするとすれば、電圧ＶＣＣの分圧電圧が定電圧源５３１の出力電圧より高ければ定電圧源５３３の出力電圧が基準電圧Ｖｏｖｃとなり、電圧ＶＣＣの分圧電圧が定電圧源５３１の出力電圧より低ければ定電圧源５３２の出力電圧が基準電圧Ｖｏｖｃとなる。これにより、通常動作のときはコンパレータＣｏｍｐ３０の出力がＬで定電圧源５３３の出力電圧が基準電圧Ｖｏｖｃとなり、過負荷状態になって電圧ＶＣＣがある程度下がるとコンパレータＣｏｍｐ３０の出力がＨとなって定電圧源５３２の出力電圧が基準電圧Ｖｏｖｃとなる。定電圧源５３２の出力電圧を定電圧源５３３の出力電圧より低くしておけば、電圧ＶＣＣの分圧電圧が定電圧源５３１の出力電圧より低くなった瞬間に基準電圧Ｖｏｖｃが小さい電圧に切り替わるので、１次側主巻線６の最大電流を急速に減少させることができる。
【００２１】
なお、ＰＷＭパルスの生成方法は図１０に示す回路によるものの他に、図１６に示すものがある。図１６は、図１０の短パルスを出力する発振器(ＯＳＣ)５４に替えてランプ波形（鋸波）の信号を出力する発振器(Ｒａｍｐ  ＯＳＣ）５８を適用したスイッチング電源制御用ＩＣ５の別の構成例を示すものであり、図１６とおなじ部位については同じ符号を付して詳細な説明を省略する。ＰＷＭコンパレータＰＷＭＣＭＰはフィードバック端子ＦＢの電圧ＶＦＢと発振器(Ｒａｍｐ  ＯＳＣ）５８から出力されるランプ波形の信号ＲＡＭＰとを比較し、電圧ＶＦＢの方が高ければＨとし、逆であればＬとなる信号をＰＷＭパルスとして出力する。論理回路５５には当該ＰＷＭパルスと過電流制限コンパレータＯＶＣＣＭＰの出力ＯＶＣが入力されていて、論理回路５５は過電流制限コンパレータＯＶＣＣＭＰの出力ＯＶＣがＨでなければＰＷＭコンパレータＰＷＭＣＭＰから出力されるＰＷＭパルスをそのまま出力する。上述のようにフィードバック端子ＦＢの電圧ＶＦＢは出力電圧が低くなると高くなるから、これにより出力電圧が低いほどＰＷＭパルスがＨとなる期間、すなわちスイッチング素子がオンする期間を長くして出力電圧を上昇させるようにすることができる。また、過電流状態となって過電流制限コンパレータＯＶＣＣＭＰの出力ＯＶＣがＨとなるときの動作は、図１０のものと同じである。さらに、図１０のものと同様に、フィードバック端子ＦＢもしくは／かつ電流検出端子ＩＳにレベルシフト回路を設け、その出力をＶＦＢやＶｉｓとする場合がある。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００９−１５３２３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
図１５（ｂ）に示す特許文献１の基準電圧発生回路の第２の構成例では、基準電圧Ｖｏｖｃを２段階に切り替えるが、電圧ＶＣＣの分圧電圧が定電圧源５３１の出力電圧以下になった後は、出力電圧Ｖｏがさらに低下を続けると出力電流が増加してしまう。図１５（ａ）に示す第１の構成例では出力電圧Ｖｏの低下に応じて基準電圧Ｖｏｖｃを低下させるので、出力電流の増加に歯止めをかけることができるが、上述のように出力電圧Ｖｏの低下に対する応答が遅くなるという問題がある。
【００２４】
本発明は、従来技術に関する以上の課題を解決し、出力電圧Ｖｏの低下に対し応答性よく出力電流の増加を抑制することのできるスイッチング電源装置の制御回路を提供することを目的とする。
【課題を解決するための手段】
【００２５】
そこで、上記課題を解決するために、請求項１に係る発明は、トランスの１次側主巻線の一端に接続されたスイッチング素子をオンオフして前記トランスの２次側巻線接続された負荷に所定の出力電圧を出力するスイッチング電源装置の制御回路であって、前記トランスの１次側補助巻線から電源電圧が入力される電源端子と、前記出力電圧を検知する発光ダイオードに結合するフォトトランジスタに接続されるフィードバック端子と、前記スイッチング素子のオンオフを制御するオンオフ信号が出力される出力端子と、前記フィードバック端子に接続されたプルアップ素子と、を有し、前記フィードバック端子の電圧が高いほど前記オンオフ信号のオン時比率を大きくするとともに、前記電源端子の電圧が基準電圧より低くなるとプルダウン素子を前記フィードバック端子に接続することを特徴とする。
【００２６】
請求項２に係る発明は、請求項１に係る発明において、前記プルダウン素子が抵抗であることを特徴とする。
請求項３に係る発明は、請求項１に係る発明において、前記プルダウン素子が電流源であることを特徴とする。
【００２７】
請求項４に係る発明は、請求項１に係る発明において、前記トランスの１次側巻線に供給される電圧が入力される起動用端子をさらに有することを特徴とする。
請求項５に係る発明は、請求項４に係る発明において、前記プルダウン素子が前記フィードバック端子に接続されると、前記起動用端子と前記電源端子との間に接続されているスイッチ素子を導通させることを特徴とする。
【００２８】
請求項６に係る発明は、請求項１に係る発明において、前記電源端子の電圧が前記基準電圧より低い第２の基準電圧以下になると前記フィードバック端子への前記プルダウン素子の接続を解除することを特徴とする。
【００２９】
請求項７に係る発明は、請求項１に係る発明において、前記プルダウン素子を前記フィードバック端子に接続してから所定時間経過すると前記フィードバック端子への前記プルダウン素子の接続を解除することを特徴とする。
【発明の効果】
【００３０】
この発明のスイッチング電源装置の制御回路は、出力電圧の検知結果をフィードバックするフォトカプラに接続され、内部でプルアップされているフィードバック端子に対し、
電源端子ＶＣＣの電圧ＶＣＣが所定電圧以下になるとプルダウン素子を接続することにより、スイッチング素子のオン時比率を急速に低下させることにより、過負荷状態で出力電圧Ｖｏが低下しても出力電流の増加を抑制することができる。
【００３１】
また、前記プルアップ素子と前記プルダウン素子で構成される分圧回路の分圧を十分低くしておくことにより、出力電圧Ｖｏが低下を続けても出力電流の抑制を保つことができる。
【図面の簡単な説明】
【００３２】
【図１】図１は本発明の実施形態に係るスイッチング電源装置の制御回路の要部構成を示す回路図である。
【図２】図１の回路を図１０示す制御回路に適用した場合の動作を説明するための波形図である。
【図３】図１の回路を図１６示す制御回路に適用した場合の動作を説明するための波形図である。
【図４】本発明の実施形態に係る第２の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。
【図５】本発明の実施形態に係る第３の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。
【図６】本発明の実施形態に係る第４の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。
【図７】本発明の実施形態に係る第５の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。
【図８】垂下特性の調整について説明するための図である。
【図９】スイッチング電源装置の一例を示すブロック図である。
【図１０】スイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５の構成例を説明するための図である。
【図１１】２次側の出力電圧（Ｖo）が低ければ２次側の最大出力電流が非常に大きい状態にあるということを示すための図である。
【図１２】論理回路５５の構成例を示す図である。
【図１３】ラッチ方式のラッチ／オートリスタート回路６０の構成例を示す図である。
【図１４】オートリスタート方式のラッチ／オートリスタート回路６０の構成例を示す図である。
【図１５】特許文献１に開示されている基準電圧発生回路の第１および第２の構成例を示す図である。
【図１６】スイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５の別の構成例を説明するための図である。
【発明を実施するための形態】
【００３３】
以下、本発明を実施するための最良の形態について、図面を参照して詳細に説明する。
【実施例１】
【００３４】
図１は本発明の実施形態に係る第１の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。本回路は図１０または１６に示すスイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５のいずれの構成例にも適用できるものである。但し、基準電圧発生回路５３の出力Ｖｏｖｃは一定電圧である（以下同様）。図２，３はその動作を説明するための波形図であり、図２は図１の回路を図１０示す制御回路に適用した場合の波形図であり、図３は図１６に示す制御回路に適用した場合の波形図である。
【００３５】
図１に示す制御回路の要部（以下、単に制御回路という。）は、抵抗Ｒ４〜Ｒ６、コンパレータＣｏｍｐ１，Ｃｏｍｐ２，ＵＶＬＯＣＭＰ、アンド（ＡＮＤ）ゲート１２、ワンショットマルチバイブレータ１３、ＲＳフリップフロップ１４、それぞれ基準電圧Ｖ１５〜Ｖ１７を出力する基準電圧源１５〜１７、オア（ＯＲ）ゲート１８およびＮチャネルＭＯＳトランジスタＭＮ２を有している。また、この制御回路は電源端子ＶＣＣおよびフィードバック端子ＦＢに接続されていて、フィードバック端子ＦＢを介してフォトトランジスタ９と発光ダイオード１０からなるフォトカプラ、および当該フォトカプラに並列接続されたコンデンサＣ１に接続されている。ＶＤＤは図示しない基準電圧源により生成される基準電圧である。なお、電源端子ＶＣＣ、フィードバック端子ＦＢ、フォトトランジスタ９、発光ダイオード（ＬＥＤ）１０およびコンデンサＣ１は、図９，１０，１６のものと同じである。
【００３６】
抵抗Ｒ４，Ｒ５およびＮチャネルＭＯＳトランジスタＭＮ２は直列回路を構成していて、抵抗Ｒ４とＲ５の接続点がフィードバック端子ＦＢに接続されている。ＮチャネルＭＯＳトランジスタＭＮ２がオフ（遮断）していれば、フォトカプラ出力は抵抗Ｒ４によって基準電圧ＶＤＤにプルアップされ、ＮチャネルＭＯＳトランジスタＭＮ２がオン（導通）していれば、フォトカプラ出力が抵抗Ｒ４によって定電圧ＶＤＤにプルアップされるとともに抵抗Ｒ５により接地電位（ＧＮＤ）にプルダウンされるようになる。
【００３７】
コンパレータＣｏｍｐ２の非反転入力端子にはフィードバック端子ＦＢの電圧ＶＦＢが入力され、反転入力端子には基準電圧Ｖ１５が入力されている。コンパレータＣｏｍｐ２は２つの入力を比較し、電圧ＶＦＢが基準電圧Ｖ１５より高ければＨ、そうでなければＬとなる出力信号をアンドゲート１２に入力する。
【００３８】
電源端子ＶＣＣの電圧ＶＣＣは抵抗Ｒ６〜Ｒ７の直列回路で分圧され、抵抗Ｒ６とＲ７の接続点で分圧ＶＲ７を、抵抗Ｒ７とＲ８の接続点で分圧ＶＲ８をそれぞれ出力する。コンパレータＣｏｍｐ１には電圧ＶＣＣの分圧ＶＲ７と基準電圧Ｖ１７がそれぞれ入力され、分圧ＶＲ７が基準電圧Ｖ１７より低くなるとＨ、そうでなければＬとなる出力信号をアンドゲート１２に入力する。コンパレータＵＶＬＯＣＭＰはヒステリシスコンパレータであり、電圧ＶＣＣの分圧ＶＲ８が反転入力端子に、基準電圧Ｖ１６が非反転入力端子にそれぞれ接続されている。基準電圧Ｖ１６は、実際は基準電圧Ｖ１６Ｌとそれより高い電圧であるＶ１６Ｈの２つの基準電圧からなり、ヒステリシスコンパレータＵＶＬＯＣＭＰはその出力により２つの基準電圧を使い分ける。すなわち、ヒステリシスコンパレータＵＶＬＯＣＭＰの出力がＨであれば基準電圧Ｖ１６Ｈが分圧ＶＲ８との比較に用いられ、出力がＬであれば基準電圧Ｖ１６Ｌが用いられる。ヒステリシスコンパレータＵＶＬＯＣＭＰの出力はオアゲート１８を介してＲＳフリップフロップ１４のリセット端子Ｒに接続されている。オアゲート１８には、図１０，１６に示すＵＶＬＯ(Under Voltage Lock-Out：低電圧ロックアウト)回路５２から出力される信号Ｒｅｓｅｔ０も入力されている。上述のように信号Ｒｅｓｅｔ０はスイッチング電源制御用ＩＣ５を初期リセットするための信号であり、電源端子ＶＣＣに供給される電源電圧ＶＣＣが所定電圧になるまでＨであり、当該所定電圧を超えるとＬとなる信号である。これにより、ＲＳフリップフロップ１４は電源電圧ＶＣＣの立ち上がりにリセットされる。また、上記所定電圧は、これを超える電源電圧ＶＣＣの分圧ＶＲ８が基準電圧Ｖ１６Ｈより大きくなるように設定するので、信号Ｒｅｓｅｔ０によるＲＳフリップフロップ１４のリセットが外れるときはＶＲ８＞Ｖ１６でコンパレータＵＶＬＯＣＭＰの出力はＬとなっていて、コンパレータＵＶＬＯＣＭＰは分圧ＶＲ８と基準電圧Ｖ１６Ｌとを比較する状態となっている。
【００３９】
アンドゲート１２の出力はワンショットマルチバイブレータ１３に接続され、ワンショットマルチバイブレータ１３はアンドゲート１２の出力がＬからＨに立ち上がると、単発のパルス信号をＲＳフリップフロップ１４のセット端子Ｓに入力する。ＲＳフリップフロップ１４の出力端子ＱはＮチャネルＭＯＳトランジスタＭＮ２のゲート端子に接続さされていて、ＲＳフリップフロップ１４がセットされていてそのＱ出力がＨとなっているとＮチャネルＭＯＳトランジスタＭＮ２はオンし、ＲＳフリップフロップ１４がリセットされていてそのＱ出力がＬとなっているとＮチャネルＭＯＳトランジスタＭＮ２はオフする。
【００４０】
コンパレータＣｏｍｐ２は軽負荷と重負荷を見分けるためのものである。上述のように、電源電圧ＶＣＣは出力電圧Ｖｏに比例し、重負荷になって出力電圧Ｖｏが低下すると電源電圧ＶＣＣも低下するが、軽負荷の場合でも電源電圧ＶＣＣが低下することがある。これは、軽負荷になるとスイッチング素子ＭＮ１のオン時比率が小さくなるため、トランスＴの１次側補助巻線８からコンデンサＣ２に供給される電流が減少し、これがスイッチング電源制御用ＩＣ５の消費電流より小さくなるとコンデンサＣ２の電荷が放出されるからである。
【００４１】
上述のように、軽負荷では、フィードバック端子の電圧ＶＦＢが小さくなるから、コンパレータＣｏｍｐ２の出力はＬとなり、アンドゲート１２の出力もＬとなる。これにより、軽負荷で電源電圧ＶＣＣが低下してもこれによるコンパレータＣｏｍｐ１の応答はアンドゲート１２でブロックされるので、重負荷と誤認することを防止できる。以下の説明では軽負荷の場合を考えないので、コンパレータＣｏｍｐ２の出力は常にＨであり、アンドゲート１２の出力はコンパレータＣｏｍｐ１の出力に等しい。
【００４２】
図１の回路を図１０示す制御回路に適用した場合の動作について、図２の波形図により説明する。図２において（ａ）は出力電圧Ｖｏの波形図、（ｂ）は負荷電流の波形図、（ｃ）はスイッチング電源制御用ＩＣ５の電源電圧ＶＣＣの波形図、（ｄ）はフィードバック端子ＦＢの電圧ＶＦＢおよび電流検出端子ＩＳの電圧Ｖｉｓの波形図、（ｅ）は出力端子ＯＵＴの電圧波形図である。
【００４３】
図２に示す時刻ｔ１までは通常動作の状態である。このときは既にスイッチング電源制御用ＩＣ５の初期化は終了していて信号Ｒｅｓｅｔ０がＬとなっているので、オアゲート１８の出力はコンパレータＵＶＬＯＣＭＰの出力に等しい。基準電圧Ｖ１６Ｌ，Ｖ１６ＨおよびＶ１７は通常状態における電圧ＶＣＣの分圧ＶＲ７，ＶＲ８に対し、ＶＲ７＞Ｖ１７、Ｖ１６Ｈ＞ＶＲ８＞Ｖ１６Ｌとなるよう設定されるため、コンパレータＣｏｍｐ１の出力はＬであり、アンドゲート１２の出力もＬとなり、ワンショットマルチバイブレータ１３は動作しない（パルスを出力しない）状態である。なお。基準電圧Ｖ１６Ｌ，Ｖ１６Ｈ，Ｖ１７は電源電圧ＶＣＣの分圧ＶＲ８，ＶＲ７と比較するための電圧であるが、図２では比較対象を電源電圧ＶＣＣに一本化して分かりやすくするために、基準電圧Ｖ１６Ｌ，Ｖ１６Ｈ，Ｖ１７をそれぞれ電源電圧ＶＣＣに対応するＶ１６Ｌ・（Ｒ６＋Ｒ７＋Ｒ８）／Ｒ８，Ｖ１６Ｈ・（Ｒ６＋Ｒ７＋Ｒ８）／Ｒ８，Ｖ１７・（Ｒ６＋Ｒ７＋Ｒ８）／（Ｒ７＋Ｒ８）に置き換えて示してある（抵抗Ｒ４〜Ｒ８の抵抗値もＲ４〜Ｒ８とする）。
【００４４】
通常動作では、上述のようにＲＳフリップフロップ１４が信号Ｒｅｓｅｔ０によりリセットされている状態となっているので、フリップフロップのＱ出力はＬであり、これをゲートに受けるＮチャネルＭＯＳトランジスタＭＮ２はオフしている。従い、フォトトランジスタ９と発光ダイオード１０からなるフォトカプラの出力は抵抗Ｒ４によって基準電圧ＶＤＤにプルアップされ、フィードバック端子ＦＢの電圧ＶＦＢは抵抗Ｒ４の抵抗値Ｒ４とフォトトランジスタ９のオン抵抗によって決まる値となる。
【００４５】
時刻ｔ１で負荷が重くなり負荷電流（図９の出力電圧Ｖｏに接続される図示しない負荷に流れる電流。）が急増すると、スイッチング電源装置が負荷に電流を供給しきれなくなり、図９に示すコンデンサＣｏｕｔの電荷が放出されるため、出力電圧Ｖｏが低下する。すると、スイッチング素子ＭＮ１のオン時比率が増加することと、さらには上述のように過電流制限コンパレータＯＶＣＣＭＰの働きにより定電力化されることから負荷電流が増加する。また、電源電圧ＶＣＣは出力電圧Ｖｏに比例して低下する。
【００４６】
時刻ｔ２で電源電圧ＶＣＣの分圧ＶＲ７が基準電圧Ｖ１７に達すると、コンパレータＣｏｍｐ１の出力がＬからＨに反転し、これを受けたワンショットマルチバイブレータ１３がＲＳフリップフロップ１４にセットパルスを出力し、ＲＳフリップフロップ１４がセットされ、ＮチャネルＭＯＳトランジスタＭＮ２のゲートがＨとなってＮチャネルＭＯＳトランジスタＭＮ２がオンする。これにより時刻ｔ２以降はフィードバック端子ＦＢにプルダウン抵抗Ｒ５が接続された形となり、フィードバック端子ＦＢの電圧ＶＦＢは低下する。スイッチング素子ＭＮ１のオン時比率（オン期間）は電流検出端子ＩＳの電圧Ｖｉｓとフィードバック端子ＦＢの電圧ＶＦＢの関係で決まるから、電圧ＶＦＢが低下するにつれスイッチング素子ＭＮ１のオン時比率（オン期間）も低下し、トランスＴの１次側から供給されるエネルギが低下するため、出力電圧Ｖｏが低下しても負荷電流の増加を抑制することができる。なお、図２は、電流検出端子ＩＳの電圧を高電圧側にシフトさせるレベルシフト回路を設け、その出力をＶｉｓとする場合に対応するもので、抵抗Ｒ１に流れる電流ゼロに相当する電圧Ｖｉｓの最低電圧は正電圧である。出力電圧Ｖｏの低下が進み、フォトトランジスタ９が完全にオフすると、電圧ＶＦＢは最終的には定電圧ＶＤＤを抵抗Ｒ４，Ｒ５で分圧した値に落ち着く。図２では、その分圧値と電圧Ｖｉｓの最低電圧がほぼ等しくなるよう回路定数を調整している。このように、抵抗Ｒ４，Ｒ５による分圧比を十分小さくしておくことにより出力電圧Ｖｏが低下を続けても負荷電流の増加を抑制することができ、さらには最終の負荷電流をゼロにすることもできる。
【００４７】
時刻ｔ３を過ぎると、スイッチング素子ＭＮ１のオン時比率（オン期間）が過電流制限コンパレータＯＶＣＣＭＰに入力されている基準電圧Ｖｏｖｃではなく電圧ＶＦＢで決まるようになり、これによりオン時比率（オン期間）が低下するので負荷電流も低下を始める。なお、低下の傾きは抵抗Ｒ４，Ｒ５の分圧比、抵抗Ｒ４，Ｒ５およびコンデンサＣ１で定まる時定数、上記レベルシフト回路の構成などにより定まり、これらを調整することにより時刻ｔ３を過ぎて暫くの間は定電流特性、すなわちスイッチング電源装置の出力に関する垂下特性を実現させることも可能である。
【００４８】
時刻ｔ４に達すると電圧ＶＦＢは最低値に達し、スイッチング素子ＭＮ１はオンしなくなる。電源電圧ＶＣＣはコンデンサＣ２の電荷が残っている限り、まだ低下を続ける。
時刻ｔ５で電源電圧ＶＣＣの分圧ＶＲ８が基準電圧Ｖ１６Ｌに達するとコンパレータＵＶＬＯＣＭＰの出力がＬからＨに反転し、これによりＲＳフリップフロップ１４がリセットされてＮチャネルＭＯＳトランジスタＭＮ２がオフする。するとフィードバック端子ＦＢに対するプルダウン抵抗Ｒ５が外された形となり、電圧ＶＦＢが上昇する。電圧ＶＦＢの上昇に応じてスイッチング素子ＭＮ１のスイッチングも再開し、出力電圧Ｖｏも上昇する。
【００４９】
時刻ｔ６で電源電圧ＶＣＣの分圧ＶＲ８がＶ１６Ｈに達するとコンパレータＵＶＬＯＣＭＰの出力がＨからＬに反転し、これによりＲＳフリップフロップ１４のリセットが解除されて、全体の動作は最初に戻る。そして、この段階で重負荷状態が解消されていなければ、上記の動作が繰り返されることになる。
【００５０】
次に図１の回路を図１６示す制御回路に適用した場合の動作について、図３の波形図により説明する。図３において（ａ）は出力電圧Ｖｏの波形図、（ｂ）は負荷電流の波形図、（ｃ）はスイッチング電源制御用ＩＣ５の電源電圧ＶＣＣの波形図、（ｄ）は発振器(Ｒａｍｐ  ＯＳＣ）５８から出力される信号ＲＡＭＰおよびフィードバック端子ＦＢの電圧ＶＦＢの波形図、（ｅ）は出力端子ＯＵＴの電圧波形図である。
【００５１】
出力端子ＯＵＴの電圧波形、すなわちスイッチング素子ＭＮ１のオンオフが信号ＲＡＭＰとフィードバック端子ＦＢの電圧ＶＦＢの大小関係で決まっていること以外、時刻ｔ２までの動作は図２と同様である。
【００５２】
時刻ｔ２で電源電圧ＶＣＣの分圧ＶＲ７が基準電圧Ｖ１７に達すると、図１の回路を図１０示す制御回路に適用した図２の場合と同様に、コンパレータＣｏｍｐ１の出力がＬからＨに反転し、これを受けたワンショットマルチバイブレータ１３がＲＳフリップフロップ１４にセットパルスを出力し、ＲＳフリップフロップ１４がセットされ、ＮチャネルＭＯＳトランジスタＭＮ２のゲートがＨとなってＮチャネルＭＯＳトランジスタＭＮ２がオンする。これにより時刻ｔ２以降はフィードバック端子ＦＢにプルダウン抵抗Ｒ５が接続された形となり、フィードバック端子ＦＢの電圧ＶＦＢは低下する。スイッチング素子ＭＮ１のオン時比率（オン期間）は信号ＲＡＭＰとフィードバック端子ＦＢの電圧ＶＦＢの大小関係で決まるから、電圧ＶＦＢが低下するにつれスイッチング素子ＭＮ１のオン時比率（オン期間）も低下し、トランスＴの１次側から供給されるエネルギが低下するから、出力電圧Ｖｏが低下しても負荷電流の増加を抑制することができる。出力電圧Ｖｏの低下が進み、フォトトランジスタ９が完全にオフすると、電圧ＶＦＢは最終的には定電圧ＶＤＤを抵抗Ｒ４，Ｒ５で分圧した値に落ち着く。この場合も、抵抗Ｒ４，Ｒ５による分圧比を十分小さくしておくことにより、出力電圧Ｖｏが低下を続けても負荷電流の増加を抑制することができ、さらには最終の負荷電流をゼロにすることもできる。
【００５３】
負荷電流の低下の傾きは抵抗Ｒ４，Ｒ５の分圧比、抵抗Ｒ４，Ｒ５およびコンデンサＣ１で定まる時定数、上記レベルシフト回路の構成などにより定まり、これらを調整することにより時刻ｔ２を過ぎて暫くの間は定電流特性、すなわちスイッチング電源装置の出力に関する垂下特性を実現させることも可能である。
【００５４】
時刻ｔ３に達すると電圧ＶＦＢは信号ＲＡＭＰの最低値以下となり、スイッチング素子ＭＮ１はオンしなくなる。電源電圧ＶＣＣと電圧ＶＦＢはその後も低下を続ける。
時刻ｔ４で電源電圧ＶＣＣの分圧ＶＲ８が基準電圧Ｖ１６Ｌに達するとコンパレータＵＶＬＯＣＭＰの出力がＬからＨに反転し、これによりＲＳフリップフロップ１４がリセットされてＮチャネルＭＯＳトランジスタＭＮ２がオフする。するとフィードバック端子ＦＢに対するプルダウン抵抗Ｒ５が外された形となり、電圧ＶＦＢが上昇する。電圧ＶＦＢは上昇するが、まだ信号ＲＡＭＰの最低値以下であるのでスイッチング素子ＭＮ１のスイッチングは再開しないため、出力電圧Ｖｏは低下を続ける。
【００５５】
時刻ｔ５で電圧ＶＦＢが信号ＲＡＭＰの最低値を超えるとスイッチング素子ＭＮ１のスイッチングが再開し、これにより出力電圧Ｖｏが増加を始める。
【実施例２】
【００５６】
図４は本発明の実施形態に係る第２の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。本回路も図１０または１６に示すスイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５のいずれの構成例にも適用できるものである。なお、図４については、図１と同じ部位には同じ符号を付して詳細な説明を省略する。
【００５７】
図４の回路は図１のプルダウン抵抗Ｒ５を定電流源１９に置き換えたものであり、それ以外の構成は図１と同じである。電源電圧ＶＣＣの分圧ＶＲ７が基準電圧Ｖ１７に達したときに、フィードバック端子ＦＢにプルダウン抵抗Ｒ５ではなく定電流源１９を接続するようにするものであり、プルダウン素子の種類が異なるだけであるので実施例１と同様の効果を得ることができる。
【実施例３】
【００５８】
図５は本発明の実施形態に係る第３の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。本回路も図１０または１６に示すスイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５のいずれの構成例にも適用できるものである。なお、図５については、図１と同じ部位には同じ符号を付して詳細な説明を省略する。
【００５９】
図５の回路は、図１の回路に対し、コンパレータＣｏｍｐ２の出力信号が入力されるワンショットマルチバイブレータ２０、ワンショットマルチバイブレータ２０の出力がリセット端子Ｒに入力されるとともに信号Ｒｅｓｅｔ０がセット端子に入力されるＲＳフリップフロップ２１を追加し、信号Ｒｅｓｅｔ０に替えてＲＳフリップフロップ２１の出力端子Ｑをオアゲート１６の入力に接続するようにしたものである。これ以外の構成は図１と同じである。
【００６０】
上記の図１に対する追加回路は、スイッチング電源装置の起動時に過負荷と誤判定するのを防止するためのものである。すなわち、スイッチング電源装置の回路定数，負荷状態および入力電圧によっては起動時の出力電圧Ｖｏや電圧ＶＣＣの上昇が遅れ、低い電圧ＶＣＣが過負荷による電圧ＶＣＣの低下と誤判定される可能性があるので、電圧ＶＣＣに連動している出力電圧Ｖｏが上昇するまではコンパレータＣｏｍｐ１による電圧ＶＣＣの低下チェック機能をブロックすることにより誤判定を防止するものである。
【００６１】
スイッチング電源装置の起動時に、信号Ｒｅｓｅｔ０によりＲＳフリップフロップ２１がセットされることによりＲＳフリップフロップ１４にリセット信号が入力されたままの状態となる。この状態は、出力電圧Ｖｏが上昇することによりフィードバック端子の電圧ＶＦＢが低下し、電圧ＶＦＢが基準電圧以下になってコンパレータＣｏｍｐ２の出力がＬからＨに反転し、この反転を受けてワンショットマルチバイブレータ２０がリセットパルスをＲＳフリップフロップ２１に入力するまで継続される。すなわち、スイッチング電源装置の起動時に電圧ＶＣＣが低くてもＲＳフリップフロップ１４がリセットされたままとなっているので、コンパレータＣｏｍｐ１が電圧ＶＣＣの低下を検出してもＲＳフリップフロップ１４がセットされることがなく、誤判定を防止することができる。
【実施例４】
【００６２】
図６は本発明の実施形態に係る第４の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。本回路も図１０または１６に示すスイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５のいずれの構成例にも適用できるものである。なお、図６については、図１と同じ部位には同じ符号を付して詳細な説明を省略する。
【００６３】
実施例１〜３は、コンパレータＣｏｍｐ１が電圧ＶＣＣの低下を検出してＲＳフリップフロップ１４をセットした後のリセットは、コンパレータＵＶＬＯＣＭＰが電源電圧ＶＣＣの分圧ＶＲ８が基準電圧Ｖ１６Ｌに達したことを検出することによって行っていたが、本実施例はコンパレータＵＶＬＯＣＭＰを使わずにタイマーによりＲＳフリップフロップ１４のセット後、所定時間経過したらリセットするようにしたものである。そのため、図１のコンパレータＵＶＬＯＣＭＰおよび基準電圧源１６を廃し、その代わりにタイマー２２を設けている。タイマー２２の出力は図１のコンパレータＵＶＬＯＣＭＰの代わりにオアゲート１８に入力されている。
【００６４】
図６の回路では、コンパレータＣｏｍｐ１が電圧ＶＣＣの低下を検出し、その結果がアンドゲート１２およびワンショットマルチバイブレータ１３を介してＲＳフリップフロップ１４をセットし、ＲＳフリップフロップ１４のＱ出力がＨになるとタイマー２２が計時動作を開始し、所定時間が経過するとその出力をＨにしてＲＳフリップフロップ１４をリセットする。このようにしてＲＳフリップフロップ１４のリセット動作が行われるが、ＲＳフリップフロップ１４がリセットされるとＲＳフリップフロップ１４のＱ出力がＬになり、タイマー２２はこれを受けてその出力をＬにする。
【００６５】
このリセット動作はスイッチング電源制御用ＩＣ５の電源端子ＶＣＣの電圧には無関係に動作し、ＲＳフリップフロップ１４がセットされるのは電源電圧ＶＣＣが低下したときなので、タイマー２２が動作しているときに電源電圧ＶＣＣの低下がさらに進み、図１に示すＵＶＬＯ５２が動作してスイッチング電源制御用ＩＣ５の動作が停止もしくはリセットされてタイマー２２の動作が維持できなくなる可能性がある。これを防ぐのがスイッチＳＷ１である。スイッチＳＷ１は、ＲＳフリップフロップ１４がセットされてそのＱ出力がＨになると導通し、これにより端子ＶＨと端子ＶＣＣを接続して電源電圧ＶＣＣの低下を抑制する。なお、図示していないが、図１のダイオードブリッジ４の出力端から端子ＶＣＣに至る経路のいずれかに抵抗などの降圧素子を挿入して端子ＶＣＣに高電圧が印加されないようにしている。
【実施例５】
【００６６】
図７は本発明の実施形態に係る第５の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。本回路も図１０または１６に示すスイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５のいずれの構成例にも適用できるものである。なお、図７については、図１，７と同じ部位には同じ符号を付して詳細な説明を省略する。
【００６７】
本実施例は、ＲＳフリップフロップ１４のリセットを、スイッチング電源装置のユーザが外部から電圧ＶＣＣを強制的のダウンさせることにより行わせるものである。図７の回路は、図１の回路にスイッチＳＷ１を追加し、スイッチＳＷ１のオンオフをＲＳフリップフロップ１４のＱ出力により制御するものである。コンパレータＣｏｍｐ１が電圧ＶＣＣの低下を検出し、その結果がアンドゲート１２およびワンショットマルチバイブレータ１３を介してＲＳフリップフロップ１４をセットし、ＲＳフリップフロップ１４のＱ出力がＨになると、スイッチＳＷ１がオンして端子ＶＨと端子ＶＣＣを接続する。なお、図示していないが、図１のダイオードブリッジ４の出力端から端子ＶＣＣに至る経路のいずれかに抵抗などの降圧素子を挿入しておくのは図６と同様である。端子ＶＨと端子ＶＣＣが接続されると電源端子ＶＣＣのそれ以上の電圧降下が抑制され、このままではコンパレータＵＶＬＯＣＭＰＧの出力がＨとはならない。コンパレータＵＶＬＯＣＭＰＧの出力がＨとなるのはユーザが端子ＶＣＣの電圧を強制的に低下させるときだけであり、それまではＲＳフリップフロップ１４がセットされたままとなる。
【００６８】
上述の説明において、ＲＳフリップフロップ１４がセットされた後の負荷電流の低下の傾きに関し、抵抗Ｒ４，Ｒ５の分圧比、抵抗Ｒ４，Ｒ５およびコンデンサＣ１で定まる時定数、上記レベルシフト回路の構成などにより垂下特性を調整できると説明してきたが、図８に示すように端子ＶＣＣと端子ＦＢ間に抵抗Ｒ１０を外付けし、端子ＦＢと接地電位の間に抵抗Ｒ１１を外付けすれば、垂下特性を調整の自由度を上げることができる。すなわち、抵抗Ｒ１０，Ｒ１１の抵抗値を調整してフィードバック端子ＦＢの電圧ＶＦＢの低下カーブを調整することにより、より好ましい垂下特性を実現できるようスイッチング素子ＭＮ１のオン時比率を制御することができる。
【符号の説明】
【００６９】
１  商用交流電源
２  インダクタ
３  コンデンサ
４  ダイオードブリッジ
５  スイッチング電源制御用ＩＣ
６  １次側主巻線
７  ２次側巻線
８  １次側補助巻線
９  フォトカプラを構成するフォトトランジスタ
１０  フォトカプラを構成する発光ダイオード（ＬＥＤ）
１１  シャントレギュレータ
１２  アンド（ＡＮＤ）ゲート
１３，２０  ワンショットマルチバイブレータ
１４，２１  ＲＳフリップフロップ
１５，１６，１７  基準電圧源
１８  オア（ＯＲ）ゲート
１９  定電流源
２２  タイマー
５１  起動(START-UP)回路
５２  ＵＶＬＯ(Under Voltage Lock-Out：低電圧ロックアウト)回路
５３  基準電圧発生回路
５４  発振器(ＯＳＣ)
５５  論理回路(Output Logic）
５６  ２次側過負荷保護回路
５７  ドライバ回路(DRV)
５８  発振器(Ｒａｍｐ  ＯＳＣ）
６０  ラッチ／オートリスタート(Latch/Auto Restart）回路
Ｃ１，Ｃ２，Ｃｉｎ，Ｃｏｕｔ  コンデンサ
Ｃｏｍｐ１，Ｃｏｍｐ２  コンパレータ
Ｄ１，Ｄ２  ダイオード
ＦＢ  フィードバック端子
ＩＳ  電流検出端子
ＭＮ１  スイッチング素子（ＮチャネルＭＯＳトランジスタ）
ＭＮ２  ＮチャネルＭＯＳトランジスタ
ＯＵＴ  出力端子
ＯＶＣＣＭＰ  過電流制限コンパレータ
ＰＷＭＣＭＰ  ＰＷＭ(Pulse Width Modulation)コンパレータ
Ｒ１〜  Ｒ１１  抵抗
ＳＷ１  スイッチ
Ｔ  トランス
ＵＶＬＯＣＭＰ  ヒステリシスコンパレータ
Ｖｏ  出力電圧
Ｖ１５，Ｖ１６（Ｖ１６Ｌ，Ｖ１６Ｈ），Ｖ１７  基準電圧
ＶＣＣ  電源端子またはその電圧
ＶＨ  高電圧入力端子
【図１】
0005387453.tif 000002
【図２】
0005387453.tif 000003
【図３】
0005387453.tif 000004
【図４】
0005387453.tif 000005
【図５】
0005387453.tif 000006
【図６】
0005387453.tif 000007
【図７】
0005387453.tif 000008
【図８】
0005387453.tif 000009
【図９】
0005387453.tif 000010
【図１０】
0005387453.tif 000011
【図１１】
0005387453.tif 000012
【図１２】
0005387453.tif 000013
【図１３】
0005387453.tif 000014
【図１４】
0005387453.tif 000015
【図１５】
0005387453.tif 000016
【図１６】
0005387453.tif 000017