(57)【特許請求の範囲】
【請求項１】
表面および裏面を有し、縦型構造の半導体パワー素子が形成され、表面側に信号線電極（７１）が形成されていると共に表面電極（７２）が形成され、裏面側に裏面電極（７３）が形成された半導体チップ（７ａ）と、
前記半導体チップ（７ａ）の裏面電極（７３）に接続されると共に第１端子（Ｐ）が備えられる第１リードフレーム（９）と、
前記半導体チップ（７ａ）の前記信号線電極（７１）に接続される信号線端子（Ｓ１）および前記表面電極（７２）に接続されると共に第２端子（Ｏ）が延設された板状部（１０ａ）が備えられる第２リードフレーム（１０）と、
前記第１端子（Ｐ）および前記第２端子（Ｏ）を露出させつつ前記半導体チップ（７ａ）と前記第１、第２リードフレーム（９、１０）を封止する樹脂部（１６）とを有し、
前記信号線端子（Ｓ１）と前記信号線電極（７１）とがバンプで構成された接合材（２２）によって接合され、
前記信号線端子（Ｓ１）のうち前記接合材（２２）によって接合される位置には表裏を貫通する貫通孔（１７）が形成されており、該貫通孔（１７）内に前記接合材（２２）が入り込んでいると共に、前記貫通孔（１７）は、深さ方向の途中位置において内径が最も小さく、前記信号線端子（Ｓ１）の表面側および裏面側に向かうに連れて内径が徐々に大きくなることを特徴とする半導体モジュール。
【請求項２】
前記信号線端子（Ｓ１）のうち前記板状部（１０ａ）側の端部は、前記板状部（１０ａ）よりも厚みが薄くされていることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
表面および裏面を有し、縦型構造の半導体パワー素子が形成され、表面側に信号線電極（７１）が形成されていると共に表面電極（７２）が形成され、裏面側に裏面電極（７３）が形成された半導体チップ（７ａ）と、
前記半導体チップ（７ａ）の裏面電極（７３）に接続されると共に第１端子（Ｐ）が備えられる第１リードフレーム（９）と、
前記半導体チップ（７ａ）の前記信号線電極（７１）に接続される信号線端子（Ｓ１）および前記表面電極（７２）に接続されると共に第２端子（Ｏ）が延設された板状部（１０ａ）が備えられる第２リードフレーム（１０）と、
前記第１端子（Ｐ）および前記第２端子（Ｏ）が露出させつつ前記半導体チップ（７ａ）と前記第１、第２リードフレーム（９、１０）を封止する樹脂部（１６）とを有し、
前記信号線端子（Ｓ１）と前記信号線電極（７１）とがバンプで構成された接合材（２２）によって接合されていることを特徴とする半導体モジュールの製造方法であって、
前記第１リードフレーム（９）を用意し、該第１リードフレーム（９）のうちの前記半導体チップ（７ａ）が接続される位置に第１接合材（２０）を配置する工程と、
前記第２リードフレーム（１０）を用意し、該第２リードフレーム（１０）のうちの前記半導体チップ（７ａ）が接続される位置に第２接合材（２３）を配置すると共に前記信号線端子（Ｓ１）のうち前記信号線電極（７１）に接続される位置に第３接合材（２２）を配置する工程と、
前記第１接合材（２０）の上に前記半導体チップ（７ａ）を配置する工程と、
前記第１接合材（２０）の上に前記半導体チップ（７ａ）を配置した前記第１リードフレーム（９）の上に、前記第２リードフレーム（１０）を前記第２接合材（２３）および前記第３接合材（２２）側を向けて配置する工程と、
リフロー処理により、前記第１接合材（２０）と前記裏面電極（７３）とを接合すると共に、前記第２接合材（２３）と前記表面電極（７２）とを接合し、さらに前記第３接合材（２２）と前記信号線電極（７１）とを接合する工程と、
前記リフロー処理後に、前記第１リードフレーム（９）と前記第２リードフレーム（１０）および前記半導体チップ（７ａ）を前記第１、第２端子（Ｐ、Ｏ）が露出されるように前記樹脂部（１６）にて樹脂封止する工程とを含み、
前記第２リードフレーム（１０）として、前記信号線端子（Ｓ１）が、前記板状部（１０ａ）のうち前記第２端子（Ｏ）が延設された側と反対側において、一方向を長手方向として延設されていると共に前記板状部（１０ａ）から離間して配置され、前記板状部（１０ａ）に備えられたフレーム部（１０ｂ）を介して前記板状部（１０ａ）に繋げられたものを用い、
前記樹脂封止する工程の後で、前記フレーム部（１０ｂ）を切断することにより、前記信号線端子（Ｓ１）を前記板状部（１０ａ）を分離する工程を含んでいると共に、
前記第３接合材（２２）を前記第２接合材（２３）よりも低融点の材料で構成することを特徴とする半導体モジュールの製造方法。
【請求項４】
前記信号線端子（Ｓ１）のうち前記板状部（１０ａ）側の端部を前記板状部（１０ａ）よりも厚みを薄くすることを特徴とする請求項３に記載の半導体モジュールの製造方法。
【請求項５】
前記信号線端子（Ｓ１）のうち前記接合材（２２）によって接合される位置に表裏を貫通する貫通孔（１７）を形成し、
前記リフロー処理を行う工程では、前記第３接合材（２２）を前記第２接合材（２３）よりも先に溶融させることで前記貫通孔（１７）内に入り込ませたのち、前記第２接合材（２３）を溶融させることを特徴とする請求項３または４に記載の半導体モジュールの製造方法。
【請求項６】
前記第２接合材（２３）よりも前記第３接合材（２２）を高く配置することを特徴とする請求項５に記載の半導体モジュールの製造方法。
【請求項７】
前記貫通孔（１７）を深さ方向の途中位置において内径が最も小さく前記信号線端子（Ｓ１）の表面側および裏面側に向かうに連れて内径が徐々に大きくなるようにすることを特徴とする請求項５または６に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放熱基板を介し放熱が行われる半導体パワー素子が形成された半導体チップと放熱基板とを樹脂封止して一体構造とした半導体モジュールに関するもので、例えば、上アーム（ハイサイド側素子）と下アーム（ローサイド側素子）の二つの半導体パワー素子を一つの樹脂封止部に封止した２ｉｎ１構造、もしくは、一つの半導体パワー素子を樹脂封止部に封止した１ｉｎ１構造の半導体モジュールに適用すると好適である。
【背景技術】
【０００２】
従来より、半導体パワー素子が形成された半導体チップと放熱基板とを樹脂封止して一体構造とした半導体モジュールが提案されている（例えば、特許文献１参照）。
【０００３】
図１０は、この半導体モジュールの断面図である。この図に示されるように、半導体モジュールは、半導体パワー素子として絶縁ゲート型電界効果トランジスタ（以下、ＩＧＢＴという）が形成された半導体チップＪ１と、フリーホイールダイオード（以下、ＦＷＤという）が形成された半導体チップＪ２とを備え、これらを樹脂部Ｊ３にて封止した構造とされる。
【０００４】
ＩＧＢＴのエミッタ−コレクタ間とＦＷＤのアノード−カソード間とは並列接続され、ＩＧＢＴのゲート電極を含む信号線電極に接続される信号線端子Ｊ４、コレクタ電極に繋がるハイサイド側端子Ｊ５、エミッタ電極に繋がるローサイド側端子Ｊ６が樹脂部Ｊ３から露出させられることで、外部との電気的が図られている。具体的には、ＩＧＢＴのゲート電極を含む信号線電極は、半導体チップＪ１と信号線端子Ｊ４との間をボンディングワイヤＪ７で接続することにより信号線端子Ｊ４と電気的に接続されている。ＩＧＢＴのコレクタ電極は、はんだＪ８を介してハイサイド側端子Ｊ５に直接接続されている。ＩＧＢＴのエミッタ電極は、はんだＪ９を介して電極ブロックＪ１０に接続されたのち、さらにはんだＪ１１を介してローサイド側端子Ｊ６に接続されている。また、ＦＷＤのアノード電極は、はんだＪ１２を介して電極ブロックＪ１３に接続されたのち、さらにはんだＪ１４を介してローサイド側端子Ｊ６に接続されている。そして、ＦＷＤのカソード電極は、はんだＪ１５を介してハイサイド側端子Ｊ５に直接接続されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３７１９５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のような従来の半導体モジュールでは、信号線端子Ｊ４と半導体チップＪ１とをボンディングワイヤＪ７で接続している。しかしながら、信号線端子Ｊ４とローサイド側端子Ｊ６とは異なる電位となるため、信号線端子Ｊ４と半導体チップＪ１とを接続するボンディングワイヤＪ７がローサイド側端子Ｊ６に接触しないように、これらの間の間隔をある程度空ける必要があった。このため、電極ブロックＪ１０、Ｊ１３が必要となり、部品点数の増加になっていた。
【０００７】
また、ボンディングワイヤＪ７での結線が必要になるため、製造工程の増加にも繋がっていた。具体的には、電気的な接続を行うための工程として、まず、ハイサイド側端子Ｊ５の上にはんだＪ８、Ｊ１５を介して半導体チップＪ１、Ｊ２を搭載し、さらに半導体チップＪ１、Ｊ２の上にはんだＪ９、Ｊ１２を介して電極ブロックＪ１０、Ｊ１３を配置してからリフロー処理を行うというダイボンド工程を行った後、ボンディングワイヤＪ７での結線を行うためのボンディング工程を行っている。そして、ローサイド側端子Ｊ６の上にはんだＪ１１、Ｊ１４を備えたものを用意し、上記のようにダイボンド工程まで行ったものを裏返して、はんだＪ１１、Ｊ１４を備えたローサイド側端子Ｊ６上に搭載し、再びリフロー処理を行うというダイボンド工程を行っている。したがって、電気的な接続を行うために、ダイボンド工程→ボンディング工程→ダイボンド工程という複数の工程を経なければならず、製造工程を煩雑にしていた。
【０００８】
本発明は上記点に鑑みて、ボンディングを必要としなくても、信号線端子とパワー素子との電気接続が行える半導体モジュールおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、半導体チップ（７ａ）の裏面電極（７３）に接続されると共に第１端子（Ｐ）が備えられる第１リードフレーム（９）と、半導体チップ（７ａ）の信号線電極（７１）に接続される信号線端子（Ｓ１）および表面電極（７２）に接続されると共に第２端子（Ｏ）が延設された板状部（１０ａ）が備えられる第２リードフレーム（１０）と、第１端子（Ｐ）および第２端子（Ｏ）を露出させつつ半導体チップ（７ａ）と第１、第２リードフレーム（９、１０）を封止する樹脂部（１６）とを有し、信号線端子（Ｓ１）と信号線電極（７１）とがバンプで構成された接合材（２２）によって接合されていることを特徴としている。
【００１０】
このように、半導体チップ（７ａ）の表面電極（７２）に接合される第２リードフレーム（１０）を用いてゲート電極に接続される信号線端子（Ｓ１）を構成するようにしている。そして、接合材（２２）を用いることにより、ボンディングワイヤを用いることなく信号線端子（Ｓ１）が半導体チップ（７ａ）の信号線電極（７１）に直接接合されるようにしている。したがって、ボンディングを行わなくても良い構造の半導体モジュールとすることが可能となり、従来のボンディングを行う場合のようなダイボンド工程→ボンディング工程→ダイボンド工程という煩雑な工程を経なくても済み、製造工程の簡略化を図ることが可能となる。
また、請求項１に記載の発明では、信号線端子（Ｓ１）のうち接合材（２２）によって接合される位置には表裏を貫通する貫通孔（１７）が形成されており、該貫通孔（１７）内に接合材（２２）が入り込んでいることを特徴としている。
このような構成によれば、貫通孔（１７）がアンカーとして機能し、接合材（２２）が貫通孔（１７）から抜け難くなるようにできる。これにより、接合材（２２）と信号線端子（Ｓ１）との接合をより強固に行うことが可能となる。
さらに、請求項１に記載の発明では、貫通孔（１７）は、深さ方向の途中位置において内径が最も小さく、信号線端子（Ｓ１）の表面側および裏面側に向かうに連れて内径が徐々に大きくなることを特徴としている。
このような構成とすれば、貫通孔（１７）内に接合材（２２）が入り込んだときに貫通孔（１７）の内壁面が引っ掛かって接合材（２２）が抜けなくなるため、よりアンカー効果を発揮することが可能となる。
【００１１】
請求項２に記載の発明では、信号線端子（Ｓ１）のうち板状部（１０ａ）側の端部は、板状部（１０ａ）よりも厚みが薄くされていることを特徴としている。
【００１２】
このように、信号線端子（Ｓ１）のうち板状部（１０ａ）側の端部を板状部（１０ａ）よりも厚みが薄くなるようにすれば、その分、空間が空くため、樹脂部（１６）による樹脂封止を行う際に樹脂流れ性を良好にすることが可能となる。
【００１７】
請求項３に記載の発明では、第１リードフレーム（９）を用意し、該第１リードフレーム（９）のうちの半導体チップ（７ａ）が接続される位置に第１接合材（２０）を配置する工程と、第２リードフレーム（１０）を用意し、該第２リードフレーム（１０）のうちの半導体チップ（７ａ）が接続される位置に第２接合材（２３）を配置すると共に信号線端子（Ｓ１）のうち信号線電極（７１）に接続される位置に第３接合材（２２）を配置する工程と、第１接合材（２０）の上に半導体チップ（７ａ）を配置する工程と、第１接合材（２０）の上に半導体チップ（７ａ）を配置した第１リードフレーム（９）の上に、第２リードフレーム（１０）を第２接合材（２３）および第３接合材（２２）側を向けて配置する工程と、リフロー処理により、第１接合材（２０）と裏面電極（７３）とを接合すると共に、第２接合材（２３）と表面電極（７２）とを接合し、さらに第３接合材（２２）と信号線電極（７１）とを接合する工程と、リフロー処理後に、第１リードフレーム（９）と第２リードフレーム（１０）および半導体チップ（７ａ）を第１、第２端子（Ｐ、Ｏ）が露出されるように樹脂部（１６）にて樹脂封止する工程とを含み、第２リードフレーム（１０）として、信号線端子（Ｓ１）が、板状部（１０ａ）のうち第２端子（Ｏ）が延設された側と反対側において、一方向を長手方向として延設されていると共に板状部（１０ａ）から離間して配置され、板状部（１０ａ）に備えられたフレーム部（１０ｂ）を介して板状部（１０ａ）に繋げられたものを用い、樹脂封止する工程の後で、フレーム部（１０ｂ）を切断することにより、信号線端子（Ｓ１）を板状部（１０ａ）を分離する工程を含んでいることを特徴としている。
【００１８】
このように、半導体チップ（７ａ）の表面電極（７２）に接合される第２リードフレーム（１０）を用いてゲート電極に接続される信号線端子（Ｓ１）を構成するようにしている。そして、第３接合材（２２）を用いることにより、ボンディングワイヤを用いることなく信号線端子（Ｓ１）が半導体チップ（７ａ）の信号線電極（７１）に直接接合されるようにしている。したがって、ボンディングを行わなくても良い構造の半導体モジュールとすることが可能となり、従来のボンディングを行う場合のようなダイボンド工程→ボンディング工程→ダイボンド工程という煩雑な工程を経なくても済み、製造工程の簡略化を図ることが可能となる。
【００１９】
また、第２リードフレーム（１０）によって信号線端子（Ｓ１）を構成しているが、樹脂封止後にフレーム部（１０ｂ）を切断することで、信号線端子（Ｓ１）を板状部（１０ａ）から分離できる。
また、請求項１に記載の発明では、第３接合材（２２）を第２接合材（２３）よりも低融点の材料で構成することを特徴としている。
このように、第３接合材（２２）を第２接合材（２３）よりも低融点の材料で構成すれば、第３接合材（２２）が第２接合材（２３）よりも先に溶融するようにできる。このため、例えば、請求項６に記載したように、第３接合材（２２）が第２接合材（２３）よりも高く配置されるような場合には、第２リードフレーム（１０）が傾斜してガタツキが生じることがあるが、先に第３接合材（２２）を溶融することで、第２リードフレーム（１０）の傾斜が修正され、水平となってガタツキを無くすことが可能となる。
【００２０】
請求項４に記載の発明では、信号線端子（Ｓ１）のうち板状部（１０ａ）側の端部を板状部（１０ａ）よりも厚みを薄くすることを特徴としている。
【００２１】
このように、信号線端子（Ｓ１）のうち板状部（１０ａ）側の端部を板状部（１０ａ）よりも厚みが薄くなるようにすれば、その分、空間が空くため、樹脂部（１６）による樹脂封止を行う際に樹脂流れ性を良好にすることが可能となる。
【００２４】
請求項５に記載の発明では、信号線端子（Ｓ１）のうち第３接合材（２２）によって接合される位置に表裏を貫通する貫通孔（１７）を形成し、リフロー処理を行う工程では、第３接合材（２２）を第２接合材（２３）よりも先に溶融させることで貫通孔（１７）内に入り込ませたのち、第２接合材（２３）を溶融させることを特徴としている。
【００２５】
このように、貫通孔（１７）を形成することで、第３接合材（２２）の余剰分を逃がすことが可能になるため、第２接合材（２３）第３接合材（２２）の高さを揃えることが可能となる。また、貫通孔（１７）がアンカーとして機能し、接合材（２２）が貫通孔（１７）から抜け難くなるようにできる。これにより、接合材（２２）と信号線端子（Ｓ１）との接合をより強固に行うことが可能となる。
【００２６】
請求項７に記載の発明では、貫通孔（１７）を深さ方向の途中位置において内径が最も小さく信号線端子（Ｓ１）の表面側および裏面側に向かうに連れて内径が徐々に大きくなるようにすることを特徴としている。
【００２７】
このような構成とすれば、貫通孔（１７）内に接合材（２２）が入り込んだときに貫通孔（１７）の内壁面が引っ掛かって接合材（２２）が抜けなくなるため、よりアンカー効果を発揮することが可能となる。
【００２８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施形態にかかる半導体モジュールが適用されるインバータの回路図である。
【図２】インバータに備えられる半導体モジュールを示した図であり、（ａ）は上面レイアウト図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図である。
【図３】半導体モジュールを構成する各部の分解図である。
【図４】半導体モジュール４の製造工程を示した断面図である。
【図５】信号線端子Ｓ１の厚みをリードフレーム１０の四角板状部１０ａの厚みと同じにした場合とその１／２にした場合での非線形歪み振幅（％）を調べた結果を示す図である。
【図６】（ａ）、（ｂ）は、信号線端子Ｓ１、Ｓ２の厚みをリードフレーム１０、１１の四角板状部１０ａ、１１ａの厚みと同じにした場合とそれよりも薄くした場合の断面の様子を示した図である。
【図７】本発明の第２実施形態にかかる半導体モジュール４における信号線端子Ｓ１の先端部近傍の断面図である。
【図８】接合材２２を貫通孔１７に設置する際の様子を表した断面図である。
【図９】第２実施形態の変形例に掛かる半導体モジュール４における信号線端子Ｓ１の先端部近傍の断面図である。
【図１０】従来の半導体モジュールの断面図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００３１】
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールが備えられたインバータを例に挙げて説明する。
【００３２】
図１は、インバータの回路図、図２は、インバータに備えられる半導体モジュールを示した図であり、（ａ）は上面レイアウト図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図である。また、図３は、半導体モジュールを構成する各部の分解図である。
【００３３】
図１に示すように、インバータ１は、直流電源２に基づいて負荷である三相モータ３を交流駆動するためのもので、直列接続した上下アームが三相分並列接続された構成とされ、上アームと下アームとの中間電位を三相モータ３のＵ相、Ｖ相、Ｗ相の各相に順番に入れ替えながら印加する。このインバータ１における上アームと下アームの一相分が、１つの半導体モジュール４とされ、図２および図３に示す半導体モジュール４が３つ備えられることでインバータ１が構成されている。例えば、３つの半導体モジュール４がユニット化されて一体化されることでインバータ１が構成されている。なお、インバータ１に対して並列接続されたコンデンサ１ａは、平滑コンデンサである。
【００３４】
また、図１に示すように、各上アームと各下アームは、それぞれ、半導体パワー素子であるＩＧＢＴ５とＦＷＤ６とによって構成されている。本実施形態では、ＩＧＢＴ５が形成された半導体チップ７とＦＷＤ６を形成した半導体チップ８（共に図２、図３参照）を別チップとしており、ＩＧＢＴ５のエミッタ−コレクタ間とＦＷＤ６のアノード−カソードとを電気的に接続している。また、各半導体モジュール４の上アームの正極端子Ｐ、負極端子Ｎ、出力端子Ｏおよび信号線端子Ｓ１、Ｓ２が、図２に示すように外部露出するように突き出た状態とされている。そして、正極端子Ｐ、負極端子Ｎおよび出力端子Ｏに、直流電源２の正極と負極および三相モータ３がそれぞれ接続されることによって図１に示す回路構成が構成されている。このような構成において、信号線端子Ｓ１、Ｓ２への入力電圧を制御してＩＧＢＴ５のゲート電圧を制御することにより、インバータ１を駆動する。
【００３５】
次に、このように構成されるインバータ１に備えられる半導体モジュール４の詳細構造について説明する。
【００３６】
図２および図３に示すように、半導体モジュール４は、半導体チップ７、８と、リードフレーム９、１０、１１と、放熱基板１２〜１５等を備え、これらが図２（ｂ）、（ｃ）に示すように樹脂部１６によって樹脂封止されることで一体化された構造とされている。
【００３７】
半導体チップ７、８は、Ｓｉ、ＳｉＣ、ＧａＮなどを母材基板として構成されている。半導体チップ７は、上アーム側のＩＧＢＴ５が形成された半導体チップ７ａと下アーム側のＩＧＢＴ５が形成された半導体チップ７ｂとによって構成されている。また、半導体チップ８は、上アーム側のＦＷＤ６が形成された半導体チップ８ａと下アーム側のＦＷＤ６が形成された半導体チップ８ｂとによって構成されている。半導体チップ７ａ、７ｂは、共に、ＩＧＢＴ５を基板垂直方向に電流を流す縦型素子として構成したものであり、半導体チップ８ａ、８ｂは、共に、ＦＷＤ６を基板垂直方向に電流を流す縦型素子として構成したものである。例えば、半導体チップ７ａ、７ｂは、表面側にゲート電極を含む信号線電極７１およびエミッタ電極７２が配置され、裏面側にコレクタ電極７３が一面に配置された構造とされている。また、半導体チップ８ａ、８ｂは、表面側にアノード電極８１、裏面側一面にカソード電極８２が形成された構造とされている。
【００３８】
本実施形態の場合、図２（ａ）、（ｂ）の紙面左側が上アーム、紙面右側が下アームとされている。このため、半導体チップ７ａは、紙面上方にゲート電極を含む信号線電極７１およびエミッタ電極７２が向けられ、紙面下方にコレクタ電極７３が向けられて配置されている。また、半導体チップ７ｂは、半導体チップ７ａと上下裏返しとされ、紙面下方にゲート電極を含む信号線電極７１およびエミッタ電極７２が向けられ、紙面上方にコレクタ電極７３が向けられて配置されている。同様に、半導体チップ８ａは、紙面上方にアノード電極が向けられ、紙面下方にカソード電極が向けられて配置されている。また、半導体チップ８ｂは、紙面上方にカソード電極が向けられ、紙面下方にアノード電極が向けられて配置されている。そして、図２（ａ）に示されるように、上アームの半導体チップ７ａ、８ａが紙面上下方向に並べられ、下アームの半導体チップ７ｂ、８ｂが紙面上下方向に並べられて配置されている。
【００３９】
リードフレーム９〜１１は、正極端子Ｐが含まれるリードフレーム９と、出力端子Ｏおよび上アームの半導体チップ７ａに接続される信号線端子Ｓ１が含まれるリードフレーム１０と、負極端子Ｎおよび上アームの半導体チップ７ａに接続される信号線端子Ｓ２が含まれるリードフレーム１１がある。
【００４０】
リードフレーム９は、板状導体で構成され、Ｃｕ、Ａｌ、Ｆｅなどを主成分とし、放熱基板１２に接続される面積を有する金属板にて構成され、例えば金属板をプレス加工することで形成される。このリードフレーム９には、上アームの半導体チップ７ａ、８ａが搭載され、接合材２０、２１を介して半導体チップ７ａのコレクタ電極７３側の面および半導体チップ８ａのカソード電極８２側の面が全面接合されている。また、リードフレーム９には正極端子Ｐが備えられており、四角板状部９ａより半導体チップ７ａ、８ａの配列方向の一方に延設され、樹脂部１６の外部に引き出されている。
【００４１】
リードフレーム１０も、板状導体で構成され、例えばＣｕ、Ａｌ、Ｆｅなどを主成分とし、放熱基板１３、１４に接続される面積を有する金属板にて構成され、例えば金属板をプレス加工することで形成される。このリードフレーム１０には、上アームの半導体チップ７ａ、８ａと下アームの半導体チップ７ｂ、８ｂのすべてが接続される。具体的には、リードフレーム１０に対して、上アームの半導体チップ７ａのゲート電極を含む信号線電極７１およびエミッタ電極７２が接続されると共に半導体チップ８ａのアノード電極８１が接続され、下アームの半導体チップ７ｂのコレクタ電極７３が接続されると共に半導体チップ８ｂのカソード電極８２が接続される。図２（ｃ）に示すように、上アームについては、半導体チップ７ａは、ゲート電極を含む信号線電極７１が接合材２２、エミッタ電極７２が接合材２３を介してリードフレーム１０に接続され、半導体チップ８ａは、アノード電極８１が接合材２４を介してリードフレーム１０に接続されている。また、図３に示すように、下アームについては、半導体チップ７ｂは、コレクタ電極７３が接合材２５を介してリードフレーム１０に接続され、半導体チップ８ｂは、カソード電極８２が接合材２６を介してリードフレーム１０に接続されている。
【００４２】
リードフレーム１０には、出力端子Ｏと信号線端子Ｓ１が備えられており、樹脂部１６の外部に引き出されている。
【００４３】
出力端子Ｏは、リードフレーム１０のうち、半導体チップ７ａのエミッタ電極７２や半導体チップ８ａのアノード電極８１が接続される部分および半導体チップ７ｂのコレクタ電極７３や半導体チップ８ｂのカソード電極８２が接続される部分となる広面積の四角板状部１０ａから延設されている。具体的には、四角板状部１０ａの四隅のうち半導体チップ８ｂが配置される隅から延設されており、正極端子Ｐと同方向に引き出されている。また、出力端子Ｏは、途中で折り曲げられており、リードフレーム９の正極端子Ｐと同じ高さにされている。
【００４４】
信号線端子Ｓ１は、四角板状部１０ａの四隅のうち、出力端子Ｏが配置されている隅とは対角に位置している隅に配置されている。この信号線端子Ｓ１は、複数本備えられており、最終製品としては四角板状部１０ａから切り離せる構造とされている。すなわち、各信号線端子Ｓ１は、半導体チップ７ａ、８ａの配列方向が長手方向とされ、四角板状部１０ａ側の端部が四角板状部１０ａから離間しており、長手方向の途中位置において四角板状部１０ａから伸ばされたフレーム部１０ｂに連結されている。このフレーム部１０ｂが最終的に切断されて切り離されることで、信号線端子Ｓ１が四角板状部１０ａから分離されるようになっている。なお、信号線端子Ｓ１のうち四角板状部１０ａと反対側の端部においてもフレーム部１０ｃによって繋げられているが、このフレーム部１０ｃも最終的に切断されて切り離される。このため、各信号線端子Ｓ１は、最終的には、それぞれが分離された状態となる。
【００４５】
また、信号線端子Ｓ１における四角板状部１０ａ側の端部は、四角板状部１０ａの板厚よりも薄くされている。具体的には、図２（ｃ）に示すように、信号線端子Ｓ１における四角板状部１０ａ側の端部のうち半導体チップ７ａ側の面は四角板状部１０ａと同一平面とされているが、その反対側の面は四角板状部１０ｂよりも低い位置とされている。このため、図中矢印で示したように、信号線端子Ｓ１と放熱基板１３との間に空間が空くようにされている。
【００４６】
さらに、信号線端子Ｓ１における四角板状部１０ａ側の端部、つまり半導体チップ７ａのゲート電極を含む信号線電極７１に接続される側の端部には、表裏を貫通する円柱形状の貫通孔１７が形成されており、この貫通孔１７内に接合材２２が入り込んだ状態となっている。このため、接合材２２が貫通孔１７に入り込むことで確実に接合できると共に、貫通孔１７がアンカーとして機能し、接合材２２が貫通孔１７から抜け難くなるようにできる。これにより、接合材２２と信号線端子Ｓ１との接合をより強固に行うことが可能となる。また、信号線端子Ｓ１は長手方向の途中位置において屈曲させられており、四角板状部１０ａと反対側の端部がリードフレーム９と同じ高さにされている。
【００４７】
なお、信号線端子Ｓ１における貫通孔１７よりも半導体チップ７ａから離れる側にも貫通孔１９が形成されている。この貫通孔１９により、樹脂部１６にて樹脂封止を行う際に樹脂を流動させられるため、より樹脂の充填性（回り込み）を良くすることが可能となる。
【００４８】
リードフレーム１１も、板状導体で構成され、例えばＣｕ、Ａｌ、Ｆｅなどを主成分とし、放熱基板１５に接続される面積を有する金属板にて構成され、例えば金属板をプレス加工することで形成される。このリードフレーム１１には、下アームの半導体チップ７ｂ、８ｂが接続される。具体的には、半導体チップ７ｂは、ゲート電極を含む信号線電極７１が図示しない接合材を介して、また、エミッタ電極７２が接合材２７を介してリードフレーム１１に接続されている。半導体チップ８ｂは、アノード電極８１が接合材２８を介してリードフレーム１１に接続されている。
【００４９】
リードフレーム１１には、負極端子Ｎと信号線端子Ｓ２が備えられており、樹脂部１６の外部に引き出されている。
【００５０】
負極端子Ｎは、リードフレーム１１のうち、半導体チップ７ｂのエミッタ電極７２や半導体チップ８ｂのアノード電極８１が接続される部分となる広面積の四角板状部１１ａから延設されている。具体的には、負極端子Ｎは、リードフレーム９に備えられた正極端子Ｐとリードフレーム１０に備えられた出力端子Ｏとの間の位置において、半導体チップ７ｂ、８ｂの配列方向の一方に延設され、樹脂部１６の外部に引き出されている。
【００５１】
信号線端子Ｓ２は、四角板状部１１ａのうち、負極端子Ｎが配置されている方とは反対側に配置されている。この信号線端子Ｓ２も、複数本備えられており、最終製品としては四角板状部１１ａから切り離せる構造とされている。すなわち、各信号線端子Ｓ２は、半導体チップ７ｂ、８ｂの配列方向が長手方向とされ、四角板状部１１ａ側の端部が四角板状部１１ａから離間しており、長手方向の途中位置において四角板状部１１ａから伸ばされたフレーム部１１ｂに連結されている。このフレーム部１１ｂが最終的に切断されて切り離されることで、信号線端子Ｓ２が四角板状部１１ａから分離されるようになっている。なお、信号線端子Ｓ２のうち四角板状部１１ａと反対側の端部においてもフレーム部１１ｃによって繋げられているが、このフレーム部１１ｃも最終的に切断されて切り離される。このため、各信号線端子Ｓ２は、最終的には、それぞれが分離された状態となる。
【００５２】
また、信号線端子Ｓ２における四角板状部１１ａ側の先端、つまり半導体チップ７ｂのゲート電極を含む信号線電極７１と接続される部分には、信号線端子Ｓ２の表裏を貫通する貫通孔１８が形成されている。この貫通孔１８は、信号線端子Ｓ１における貫通孔１７と同じ役割を果たす。この貫通孔１８内に信号線端子Ｓ２と信号線電極７１との間を接続する図示しない接合材が入り込んだ状態とされている。
【００５３】
なお、断面では表していないが、信号線端子Ｓ２についても、信号線端子Ｓ１と同様に、ゲート電極を含む信号線電極７１に接続される側、つまり四角板状部１１ａ側の厚みを四角板状部１１ａと比較して薄くしてある。また、信号線端子Ｓ２における貫通孔１８よりも半導体チップ７ａから離れる側にも貫通孔１９を形成しており、樹脂封止の際の樹脂の充填性（回り込み）が良くなるようにしている。
【００５４】
放熱基板１２〜１５は、四角板状とされ、各リードフレーム９〜１１に貼り付けられることで、半導体チップ７ａ、７ｂなどで発した熱の放熱を行うものである。各放熱基板１２〜１５は、導体部１２ａ〜１５ａと、絶縁基板１２ｂ〜１５ｂおよび導体部１２ｃ〜１５ｃを有した構成とされている。各放熱基板１２〜１５に備えられる導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃは、共に、絶縁基板１２ｂ〜１５ｂに対して分割されてないベタ構造によって構成されており、絶縁基板１２ｂ〜１５ｂを挟んで対称的に形成されている。すなわち、四角板状の放熱基板１２〜１５の交差する二辺をＸ軸とＹ軸と見立てたときに、Ｘ軸方向とＹ軸方向共に、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃが基本的には対称形状とされており、厚みも等しくされている。なお、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃは、基本的には全く対称形状になっていることが好ましいが、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃは、放熱基板１２〜１５の法線方向から見て少なくとも８０％、好ましくは９５％以上の面積がオーバラップするように配置場所が一致させられていればよい。
【００５５】
導体部１２ａ〜１５ａは、絶縁基板１２ｂ〜１５ｂに対してリードフレーム９〜１１側に配置された部分であり、それぞれ、接合材２９、３０、３１、３２を介して各リードフレーム９〜１１に接続されている。また、絶縁基板１２ｂ〜１５ｂは、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃの間に挟まれた配置とされ、これらの間を絶縁している。導体部１２ｃ〜１５ｃは、絶縁基板１２ｂ〜１５ｂに対して各リードフレーム９〜１１と反対側に配置されており、絶縁基板１２ｂ〜１５ｂと反対側の面が樹脂部１６から露出した状態となっている。導体部１２ａ〜１５ａおよび導体部１２ｃ〜１５ｃは、Ｃｕ、Ａｌ、Ｆｅなどを主成分とする材料で構成され、例えば厚さ０．３〜０．８ｍｍのＣｕ厚膜によって構成されている。また、絶縁基板１２ｂ〜１５ｂは、例えば厚さ０．１〜０．５ｍｍのＳｉＮ、ＡｌＮ、Ａｌ2Ｏ3等によって構成されている。
【００５６】
樹脂部１６は、線膨張率が放熱基板１２〜１５に備えられる導体部１２ａ〜１５ａ、１２ｃ〜１５ｃの構成材料よりも線膨張率の低い材料で構成されている。このようにすれば、樹脂部１６によって導体部１２ａ〜１５ａ、１２ｃ〜１５ｃの伸縮を押さえることができ、より放熱基板１２〜１５の反りを抑制することが可能となる。
【００５７】
以上のような構造により、本実施形態にかかる半導体モジュール４が構成されている。続いて、このように構成される半導体モジュール４の製造方法について説明する。図４は、本実施形態にかかる半導体モジュール４の製造工程を示した断面図であり、図２（ｃ）に対応する断面での製造工程を示している。
【００５８】
〔図４（ａ）に示す工程〕
金属板を打ち抜くことなどによって形成したリードフレーム９〜１１を用意する（ただし、図中には、リードフレーム９、１０のみ記載してある。以下の図でも、図２（ｃ）に対応する断面しか記載していないが、各工程の説明としては、図２（ｃ）の断面以外の部分についても行うものとする）。そして、リードフレーム９、１１の表面における半導体チップ７ａ、７ｂ、８ａ、８ｂの搭載予定箇所に接合材２０、２１、２７、２８を設置する。また、リードフレーム１０の表面における半導体チップ７ａ、７ｂ、８ａ、８ｂと対応する場所にはんだ２３〜２６を設置すると共に、信号線端子Ｓ１に接合材２２を設置し、信号線端子Ｓ２にも図示しない接合材を設置する。さらに、放熱基板１２〜１５（図中には、放熱基板１２、１３のみ記載してある）を用意し、各放熱基板１２〜１５のうち各リードフレーム９〜１１との接続箇所と対応する部分にも接合材２９〜３２を設置する。
【００５９】
例えば、接合材２０、２１、２３〜２６、２９〜３２については、はんだ箔のような固形物、焼結型Ａｇペースト等を印刷もしくはディスペンス等によって塗布することで形成している。信号線端子Ｓ１の接合材２２や信号線端子Ｓ２の接合材については、はんだボール等を該当場所に搭載した後、リフロー処理により一次固定することで設置している。このときのリフロー処理によって、接合材２０、２１、２３〜２６、２９〜３２の仮付けを同時に行っても良い。
【００６０】
また、信号線端子Ｓ１の接合材２２や信号線端子Ｓ２の接合材については、接合材２０、２１、２３〜２８と比べて高く、かつ低融点（好ましくは１０℃程度低融点）のものによって構成されるようにしている。例えば、信号線端子Ｓ１の接合材２２や信号線端子Ｓ２の接合材をＳｎＡｇＣｕ系（融点２１８℃）にて構成し、接合材２０、２１、２３〜２８をＳｎＣｕＮｉ系（融点２２８℃）にて構成している。なお、接合材２９〜３２については高さや融点について特に制限はないが、これらもＳｎＣｕＮｉ系（融点２２８℃）によって構成している。
【００６１】
〔図４（ｂ）に示す工程〕
接合材２９〜３２を介して各放熱基板１２〜１５と各リードフレーム９〜１１とを接合する。そして、放熱基板１２を接合したリードフレーム９と放熱基板１５を接合したリードフレーム１１を並べて配置したのち、接合材２０、２１、２７、２８の上に半導体チップ７ａ、７ｂ、８ａ、８ｂを搭載する。その後、その上に放熱基板１３、１４を接合したリードフレーム１０を裏返して、つまりリードフレーム１０側がリードフレーム９、１１側に向けられるようにして搭載する。
【００６２】
〔図４（ｃ）に示す工程〕
リフロー処理を行う。図４（ｂ）に示したように、放熱基板１３、１４を接合したリードフレーム１０を搭載したときには、信号線端子Ｓ１の接合材２２や信号線端子Ｓ２の接合材が接合材２０、２１、２３〜２８よりも高くしてあることから、リードフレーム１０が傾斜してガタツキが生じる。
【００６３】
しかしながら、リフロー処理によって各接合材２０〜３２が溶融すると、リードフレーム１０の傾斜が修正され、水平となるため、ガタツキを無くすことができる。特に、上記したように、接合材２２を接合材２０、２１、２３〜２８よりも低融点の材料で構成すれば、リードフレーム１０の傾斜要因となっている接合材２２をまず溶融させて荷重を掛かられるため、接合材２２の高さが接合材２０、２１、２３〜２８の高さと揃うようにできる。本実施形態の場合、信号線端子Ｓ１、Ｓ２に貫通孔１７、１８を形成しているため、この貫通孔１７、１８内に接合材２２の余剰分が逃げ、より接合材２２の高さが接合材２０、２１、２３〜２８の高さと揃うようにできる。そして、接合材２０〜２８の高さが揃ってから更にリフロー処理の温度を上げることで、すべての接合材２０〜３２が溶融され、各接合材２０〜３２によって各部の接合が行われる。
【００６４】
〔図４（ｄ）に示す工程〕
必要に応じてポリイミドやポリアミドなどによるプライマー処理を行った後、接合材２０〜３２によって接合された各部を図示しない成形型内に設置し、樹脂注入を行うことで、樹脂部１６にて樹脂封止する。これにより、図２に示した構造の半導体モジュール４が構成される。この後、フレーム部１０ｂ、１０ｃ、１１ｂ、１１ｃなどの不要部分を切断する。このとき、フレーム部１０ｂ、１１ｂの切断箇所が樹脂部１６から露出することになるため、低温硬化可能な絶縁性樹脂で被覆するようにすると好ましい。このようにして、本実施形態にかかる半導体モジュール４が完成する。
【００６５】
以上説明したような半導体モジュール４や半導体モジュール４の製造方法によれば、以下の効果を奏することが可能となる。
【００６６】
（１）本実施形態では、半導体チップ７ａ、７ｂのエミッタ電極７２に接合されるリードフレーム１０、１１を用いてゲート電極を含む信号線電極７１に接続される信号線端子Ｓ１、Ｓ２を構成するようにしている。そして、接合材２２を用いることにより、ボンディングワイヤを用いることなく信号線端子Ｓ１、Ｓ２が半導体チップ７ａ、７ｂの信号線電極７１に直接接合されるようにしている。したがって、ボンディングを行わなくても良い構造にて半導体モジュール４を構成することが可能となり、従来のボンディングを行う場合のようなダイボンド工程→ボンディング工程→ダイボンド工程という煩雑な工程を経なくても済み、製造工程の簡略化を図ることが可能となる。
【００６７】
（２）本実施形態では、信号線端子Ｓ１、Ｓ２のうち半導体チップ７ａ、７ｂに接続される側の厚みをリードフレーム１０、１１の四角板状部１０ａ、１１ａの厚みよりも薄くしている。このため、信号線端子Ｓ１と放熱基板１３との間や信号線端子Ｓ２と放熱基板１５との間の間隔を空けることが可能となり、これらの間での短絡発生を確実に防止することが可能となる。
【００６８】
また、信号線端子Ｓ１、Ｓ２を薄くすることによって応力低減効果や製造工程での樹脂封止時の樹脂流れ性を良好にできるという効果も得られる。これらの効果について、図５および図６を参照して説明する。
【００６９】
図５は、信号線端子Ｓ１の厚みをリードフレーム１０の四角板状部１０ａの厚みと同じにした場合とその１／２にした場合での非線形歪み振幅（％）を調べた結果を示している。ここでは、リードフレーム１０の四角板状部１０ａの厚みを０．５ｍｍとし、信号線端子Ｓ１の厚みをそれと同じにしたときとその１／２にしたときについてシミュレーションしている。その他の部分での物性値は共通としている。
【００７０】
この図に示されるように、信号線端子Ｓ１の厚みをリードフレーム１０の四角板状部１０ａの厚みに比べて薄くすると、同じにした場合と比較して、非線形歪み振幅が２．１４から１．６２に約２５％も低減されていることが判る。このシミュレーションでは、信号線端子Ｓ１とリードフレーム１０の四角板状部１０ａの厚みについて行っているが、信号線端子Ｓ２とリードフレーム１１の四角板状部１１ａの厚みについても同様の結果が得られる。したがって、信号線端子Ｓ１、Ｓ２の厚みをリードフレーム１０、１１の四角板状部１０ａ、１１ａの厚みに比べて薄くすることにより、応力低減効果を発揮することが可能となる。
【００７１】
図６（ａ）、（ｂ）は、信号線端子Ｓ１、Ｓ２の厚みをリードフレーム１０、１１の四角板状部１０ａ、１１ａの厚みと同じにした場合とそれよりも薄くした場合の断面の様子を示している。この図に示されるように、信号線端子Ｓ１、Ｓ２の厚みをリードフレーム１０、１１の四角板状部１０ａ、１１ａの厚みと同じにすると、信号線端子Ｓ１、Ｓ２と放熱基板１３、１５との間隔が狭くなる。これに対して、信号線端子Ｓ１、Ｓ２の厚みをリードフレーム１０、１１の四角板状部１０ａ、１１ａの厚みよりも薄くすると、信号線端子Ｓ１、Ｓ２と放熱基板１３、１５との間隔を広くすることが可能となる。したがって、樹脂封止時の樹脂流れ性を良好にすることが可能となる。
【００７２】
なお、信号線端子Ｓ１、Ｓ２のうち厚さを薄くする範囲については、半導体チップ７ａ、７ｂとの接続箇所のみとしても、応力低減効果や樹脂流れ性を良好にするという効果をある程度得ることができる。しかしながら、放熱基板１３、１５と対向する部分全域とすれば、よりこれらの効果を得ることができる。
【００７３】
（３）本実施形態では、信号線端子Ｓ１、Ｓ２に貫通孔１７、１８を形成し、この貫通孔１７、１８内に接合材２２が入り込むようにしている。このため、信号線端子Ｓ１、Ｓ２と接合材２２とをより強固に確実に接合されるようにすることができる。したがって、信号線端子Ｓ１、Ｓ２と半導体チップ７ａ、７ｂとの接続信頼性を向上させることが可能となる。
【００７４】
（４）本実施形態では、信号線端子Ｓ１、Ｓ２のうち半導体チップ７ａ、７ｂと接続される箇所よりも外側にも貫通孔１９を形成している。このため、樹脂封止時に貫通孔１９内を通じて樹脂が流動させられ、より樹脂の充填性（回り込み）を良くすることが可能となる。ただし、このような貫通孔１９については、孔面積を広げる程、樹脂の充填性を良くできるが、その分、信号線端子Ｓ１、Ｓ２の抵抗値が増加することになるため、それを加味して信号線端子Ｓ１、Ｓ２の厚みや幅などを設計するのが好ましい。
【００７５】
（５）本実施形態では、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃとの間に絶縁基板１２ｂ〜１５ｂを挟み込んだ放熱基板１２〜１５を各リードフレーム９〜１１に接合している。このため、半導体モジュール４は、放熱基板１２〜１５の露出面側に冷却機器などを取り付けることで冷却機能を高める構造にすることができるが、露出面がリードフレーム９〜１１と導通した状態になっていると、露出面に絶縁膜などを備えた状態で冷却機器などを取り付けることになる。しかしながら、本実施形態のような放熱基板１２〜１５の場合、絶縁基板１２ｂ〜１５ｂにより、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃと間を電気的に分離できる。このため、放熱基板１２〜１５の露出面に直接冷却機器などを取り付けることも可能となる。
【００７６】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して信号線端子Ｓ１、Ｓ２の構造を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
【００７７】
図７は、本実施形態にかかる半導体モジュール４における信号線端子Ｓ１の先端部近傍の断面図である。第１実施形態では、信号線端子Ｓ１の貫通孔１７を内径が一定の円柱形状としたが、図７に示すように、本実施形態では、信号線端子Ｓ１の貫通孔１７を内径を変化させ、貫通孔１７の深さ方向の途中位置において内径が最も小さく、信号線端子Ｓ１の表面側および裏面側に向かうに連れて内径が徐々に大きくなるようにしている。このような形状は、例えば、貫通孔１７を表面側と裏面側からダブルエッチングを行うことなどにより実現できる。
【００７８】
このような構造とされる場合、貫通孔１７内に接合材２２が入り込んだときに貫通孔１７の内壁面が引っ掛かって接合材２２が抜けなくなるため、よりアンカー効果を発揮することが可能となる。なお、ここでは、信号線端子Ｓ１について説明したが、信号線端子Ｓ２についても同様のことが言える。
【００７９】
このような構造では、接合材２２を貫通孔１７に設置する際には、次のような方法によって行える。図８は、その様子を示した断面図である。
【００８０】
まず、図８（ａ）に示すように、貫通孔１７を形成した信号線端子Ｓ１を用意する。そして、図８（ｂ）の左図に示すように、はんだボールを配置すること、もしくは、図８（ｂ）の右図に示すように、はんだペースト等をディスペンス塗布することで接合材２２を貫通孔１７上に搭載する。このとき、はんだボールを用いる場合には、リードフレーム１０を逆さにすると信号線端子Ｓ１からはんだボールが落下してしまうため、このままの状態でリードフレーム１０を逆さにすることはできない。一方、はんだペースト等を用いる場合にはリードフレーム１０を逆さにしても信号線端子Ｓ１から落下しない。
【００８１】
このため、はんだボールを使用する場合には、リフロー処理を行うことで接合材２２を溶融させ、接合材２２が信号線端子Ｓ１に濡れて接合されるようにする。例えば、信号線端子Ｓ１の表面にＮｉメッキのみを施してある場合には、図８（ｃ）の左図に示すように接合材２２の塗布領域に準じてバンプ状の接合材２２が形成される。また、図８（ｃ）の中央図もしくは右図に示すように信号線端子Ｓ１の表面において図中太線で示した領域に濡れ改善用のＡｕメッキなどが施されている場合には、接合材２２が濡れ広がり、信号線端子Ｓ１との密着エリアを拡大することが可能となる。
【００８２】
このように、はんだペースト等を用いる場合には接合材２２を信号線端子Ｓ１に配置したら直ぐに、はんだボールを使用する場合にはリフロー処理を行うことで接合材２２を溶融させてから、第１実施形態で示した図４（ｂ）の工程に移行する。そして、その後は、図４（ｃ）、（ｄ）の工程を行うことにより、信号線端子Ｓ１の貫通孔１７の形状を本実施形態のようにした場合の半導体モジュール４を製造できる。
【００８３】
なお、ここでは信号線端子Ｓ１を例に挙げたが、信号線端子Ｓ２についても、同様の構造とすることができ、同様の効果を得ることができる。
【００８４】
（第２実施形態の変形例）
上記第２実施形態のような構造の貫通孔１７を構成する場合、半導体チップ７ａのうち信号線端子Ｓ１と接続されるゲート電極を含む信号線電極７１の寸法と貫通孔１７のうち信号線端子Ｓ１の表面側、つまり信号線電極７１と反対側の径とを次のような関係にすると良い。なお、ここでいう信号線電極７１の寸法とは、信号線電極７１の中心を通過する最小寸法のことを意味しており、円形であれば信号線電極７１の径、正方形であれば信号線電極７１の辺に相当する。
【００８５】
図９は、本変形例に掛かる半導体モジュール４における信号線端子Ｓ１の先端部近傍の断面図であり、（ａ）、（ｂ）は、それぞれ、信号線端子Ｓ１と信号線電極７１とが位置ズレしていない場合と位置ズレしている場合を示している。
【００８６】
図９（ａ）に示すように、半導体チップ７ａのうち信号線端子Ｓ１と接続されるゲート電極を含む信号線電極７１の寸法φｅに対して、貫通孔１７のうち信号線端子Ｓ１の表裏面での径φＬが小さく（φＬ＜φｅ）なるようにすると好ましい。このようにすれば、信号線端子Ｓ１と半導体チップ７ａとの位置ズレに基づいて、図９（ｂ）に示すように貫通孔１７と信号線電極７１とが位置ズレしたときに、接合材２２の濡れ角α、βが鋭角になるようにできる。振動などに起因する応力発生時における接合材２２のクラックは、濡れ角α、βが０°に近い方が生じ難い。このため、濡れ角α、βが鋭角になるようにできるため、クラックが生じ難い構造とすることが可能となる。
【００８７】
（他の実施形態）
上記各実施形態では、２ｉｎ１構造の半導体モジュール４を例に挙げて説明した。しかしながら、少なくとも半導体チップ７ａ、７ｂのうち信号線端子Ｓ１、Ｓ２が接続される電極（ゲート電極を含む信号線電極７１）と同じ面に備えられた電極（エミッタ電極７２）が接合されるリードフレーム１０、１１によって信号線端子Ｓ１、Ｓ２を構成している構造であれば良い。つまり、１ｉｎ１構造であっても良いし、三つの上アームおよび下アームの六つの半導体パワー素子を一つの樹脂部に封止した６ｉｎ１構造などに対しても、本発明を適用することができる。
【００８８】
なお、上記各実施形態は、２ｉｎ１構造であるため、上アームと下アームそれぞれで本発明が適用されていると把握することができる。すなわち、本発明でいう第１端子が正極端子Ｐで第１リードフレームがリードフレーム９の場合、第２端子が出力端子Ｏで第２リードフレームがリードフレーム１０となるが、第１端子が出力端子Ｏで第１リードフレームがリードフレーム１０の場合、第２端子が負極端子Ｎで第２リードフレームがリードフレーム１１となる。
【００８９】
また、上記各実施形態では、ＩＧＢＴが形成された半導体チップ７ａとＦＷＤが形成された半導体チップ８ａとを別チップにすると共に、ＩＧＢＴが形成された半導体チップ７
ｂとＦＷＤが形成された半導体チップ８ｂとを別チップにした。しかしながら、これらをそれぞれ１チップとしても良い。
【００９０】
また、上記実施形態では、半導体パワー素子として縦型構造のＩＧＢＴを例に挙げたが、縦型構造のパワーＭＯＳＦＥＴであっても良い。すなわち、半導体チップ７ａ、７ｂとして、表面側に信号線電極が形成されていると共に表面電極が形成され、裏面側に裏面電極が形成された構造のものを用いた半導体モジュール４に対して本発明を適用することができる。
【００９１】
上記第１実施形態では、貫通孔１７に接合材２２を配置した後、リフロー処理を行うことで一次固定するようにしているが、接合材２２としてはんだペーストなどを用いる場合には、接合材２２がある程度は信号線端子Ｓ１に密着した状態となる。このため、このような場合にはリフロー処理を行うことなく図４（ｂ）の工程に進むようにしても良い。
【００９２】
また、上記各実施形態で説明した半導体モジュール４に備えられる各種部品の形状等については適宜設計変更可能である。例えば、リードフレーム９〜１１のうち半導体チップ７、８に接合される部分を四角板状部９ａ〜１１ａとしたが、必ずしも四角でなくても良い。
【符号の説明】
【００９３】
１                              インバータ
２                              直流電源
３                              三相モータ
４                              半導体モジュール
５                              ＩＧＢＴ
６                              ＦＷＤ
７（７ａ、７ｂ）                半導体チップ
８（８ａ、８ｂ）                半導体チップ
９、１０、１１                  リードフレーム
９ａ、１０ａ、１１ａ            四角板状部
１０ｂ、１０ｃ、１１ｂ、１１ｃ  フレーム部
１２〜１５                      放熱基板
１２ａ〜１５ａ、１２ｃ〜１５ｃ  導体部
１２ｂ〜１５ｂ                  絶縁基板
１６                            樹脂部
１７、１８、１９                貫通孔
２０〜３２                      接合材
７１                            信号線電極
７２                            エミッタ電極（表面電極）
７３                            コレクタ電極（裏面電極）
８１                            アノード電極
８２                            カソード電極
【図１】
0005494590.tif 000002
【図２】
0005494590.tif 000003
【図３】
0005494590.tif 000004
【図４】
0005494590.tif 000005
【図５】
0005494590.tif 000006
【図６】
0005494590.tif 000007
【図７】
0005494590.tif 000008
【図８】
0005494590.tif 000009
【図９】
0005494590.tif 000010
【図１０】
0005494590.tif 000011