(57)【特許請求の範囲】
【請求項１】
半導体チップの外周に絶縁膜をマスクにして半導体基板の第１主面から逆阻止接合に達する深さのトレンチを形成する第１工程、該トレンチの側壁に第２導電型不純物を導入して第２導電型分離領域を形成する第２工程、前記絶縁膜マスクの除去後、前記トレンチの開口部近傍を除くトレンチ内面にシリコン酸化膜を形成してから高温水素アニール処理により前記トレンチ開口部を閉塞する第３工程、前記第２導電型分離領域に囲まれる内側の第１主面に第２導電型ベース領域、周縁耐圧構造部、第１導電型エミッタ領域、ゲート絶縁膜、ゲート電極を形成する第４工程、前記半導体基板の第２主面に第２導電型領域を形成して前記第２導電型分離領域に導電接続する第５工程を有することを特徴とするトレンチ分離型逆阻止ＭＯＳ型半導体装置の製造方法。
【請求項２】
前記絶縁膜マスクを除去後、シリコン酸化膜を形成し、斜めイオン注入によって前記トレンチの開口部近傍のみにダメージを与え、ダメージを受けたシリコン酸化膜を選択的にエッチングにより除去することにより、前記トレンチの開口部近傍を除くトレンチ内面にシリコン酸化膜を形成することを特徴とする請求項１記載のトレンチ分離型逆阻止ＭＯＳ型半導体装置の製造方法。
【請求項３】
前記第３工程の後、トレンチ形成用絶縁膜マスクを残したまま、高温水素アニール処理を施し、続いて、前記絶縁膜マスクを除去した後、再度高温水素アニール処理を施すことを特徴とする請求項２記載のトレンチ分離型逆阻止ＭＯＳ型半導体装置の製造方法。
【請求項４】
閉塞された前記トレンチの中央で半導体基板を切断して半導体チップとすることを特徴とする請求項１乃至３のいずれか一項に記載のトレンチ分離型逆阻止ＭＯＳ型半導体装置の製造方法。
【請求項５】
閉塞された前記トレンチの内側で半導体基板を切断して半導体チップとすることを特徴とする請求項１乃至３のいずれか一項に記載のトレンチ分離型逆阻止ＭＯＳ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置などに使用されるトレンチ分離型逆阻止ＭＯＳ型半導体装置の製造方法に関する。さらに詳しくは双方向の耐圧特性を有する双方向デバイスまたは逆阻止デバイスにおけるトレンチ分離構造の形成プロセスに関し、良好なデバイス特性、高い長期信頼性を持つＲＢ（Ｒｅｖｅｒｓｅ  ｂｌｏｃｋｉｎｇ、逆阻止）−ＩＧＢＴを、低コスト、短いリードタイム、高い良品率で製造する方法に関する。
【背景技術】
【０００２】
縦型の逆阻止ＩＧＢＴを製造する方法の１つとして、チップ外周部内側に形成した深いトレンチにポリシリコン、絶縁物などを埋め込んだトレンチ分離構造（以降、トレンチ埋め込み分離構造とする）を利用することにより、半導体基板の裏面側に形成される逆阻止接合端を表面側に屈曲させて表面に交差させ、この接合端表面を表面絶縁膜で覆って耐圧信頼性を確保する構造が知られている（特許文献１〜３、非特許文献１）。図４に、逆阻止接合端を表面側に屈曲させるための前記トレンチ埋め込み分離構造２を有する逆阻止ＩＧＢＴ１０の端部断面図を示す。この逆阻止ＩＧＢＴ１０は、ウエハプロセスの初期段階で、ウエハ内の各半導体チップ領域の外周部内側に深いトレンチ１を形成し、このトレンチ１側壁にｐ型分離領域１４を形成後、内部にシリコン酸化膜、ポリシリコン膜、エピタキシャルシリコン膜などを充填材として埋め込むプロセスを有する。その後、ウエハ表面に堆積した分の充填材をエッチバックすることにより表面を平坦化したトレンチ埋め込み分離構造２を形成する。次に、この分離構造２に囲まれた内側領域にゲート電極３とエミッタ領域４、エミッタ電極５等の活性部９および該活性部９を取り巻くガードリング６、フィールドプレート７などの周縁耐圧構造部８を形成することにより逆阻止ＩＧＢＴ１０が製造される。
【０００３】
図５は、このウエハプロセスの初期段階で行なわれる従来のトレンチ埋め込み分離構造を形成するプロセスフローを示すトレンチ近傍の拡大断面図である。まず、半導体基板上に熱酸化もしくは減圧ＣＶＤなどによりシリコン酸化膜１１を形成する（図５（ａ））。このシリコン酸化膜１１にパターニングとエッチングによりシリコン酸化膜の開口部１２を形成する（図５（ｂ））。シリコン酸化膜の開口部１２の幅は、その後に形成するトレンチ１３の深さや、ドライエッチング装置の性能に依存するが、耐圧６００Ｖクラスの逆阻止ＩＧＢＴを例にとると、トレンチ１３の深さが約１００μｍ程度で、アスペクト比が５程度のトレンチ形状を仮定した場合は、そのシリコン酸化膜の開口部１２の幅は２０μｍとなる。次に、ドライエッチングにより、前記開口部１２からシリコン酸化膜１１をマスクにしてシリコン半導体基板に異方性トレンチエッチングを行なって、深いトレンチ１３を形成する。図示されてはいないが、トレンチエッチング後は、側壁保護膜と呼ばれるエッチング反応生成物がトレンチ１３側壁や底面に付着しているので、これを除去するためにフッ酸水溶液による浸漬処理などにより、トレンチ１３内の洗浄が行なわれる。トレンチ１３内の洗浄後、シリコン酸化膜１１を残したまま、斜めイオン注入もしくは、気相拡散により、側壁へドーパントのボロンを導入しｐ型分離領域１４を形成する（図５（ｃ））。トレンチ１３内をＳｉＯ２膜、エピタキシャルシリコン膜、ポリシリコン膜などの充填材１５で充填する（図５（ｄ））。ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）やＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）などによってトレンチ１３内部以外に成膜された余分の充填材をエッチバックにより除去する（図５（ｅ））、その後、マスクとして用いたシリコン酸化膜１１をフッ酸水溶液などに浸漬させて除去する（図５（ｆ））。シリコン酸化膜１１の膜厚分によって発生するトレンチ充填材１５の段差を除去するため、ＣＭＰで平坦化を行なうと（図５（ｇ））、トレンチ埋め込み分離構造２の形成が終了する。
【０００４】
一方、アスペクト比の大きいトレンチやホールを水素雰囲気下で高温熱処理を行なうと、シリコン表面のマイグレーションによりトレンチ開口部が閉塞し平坦化され、「Ｓｉｌｉｃｏｎ  ｏｎ  Ｎｏｔｈｉｎｇ」とよばれるプロセス技術およびデバイス構造が知られている（特許文献４〜７、非特許文献２）。
【０００５】
図６のトレンチ部の模式的斜視図に、アスペクト比の高いトレンチは高温水素アニールによる表面シリコンマイグレーション現象によって、トレンチ開口部が閉塞される現象の過程を示す。予めシリコン半導体基板２４の表面２１の酸化膜が除去され、開口部２２ａを有しアスペクト比が比較的小さいトレンチ２０ａでは、高温水素アニール処理をすると、図６（ａ）の最左図から順に、トレンチ２０ａが底部から徐々に小さく、下すぼまり形状になり、最終的には表面２１の開口部２２ａが閉塞され、トレンチ２０ａの凹部自体が完全に消失することを示している。ある程度アスペクトが大きいトレンチ２０ｂの高温水素アニール処理では、（図６（ｂ））に示すように、トレンチ中間部が細くなるとともに開口部２２ｂが閉塞し、シリコン半導体基板２４内部にトレンチが空洞２３となって残る。
【０００６】
図７のトレンチの断面図は、（ａ）に示す半導体基板２４の表面２１から形成された開口部２２ａを有するアスペクト比が２．６のトレンチ２０ａ（開口径０．２５μｍ×０．５５μｍ、深さ１．１μｍ）が高温水素アニール処理（１１００℃、１０Ｔｏｒｒ、１０分間）により、（ｂ）のようにトレンチ開口部２２ａが完全に閉塞することを示す。また、（ｃ）に示すアスペクト比が５．５であるトレンチ２０ｂ（開口径０．２５μｍ×０．５５μｍ、深さ２．３μｍ）では、（ｄ）のようにトレンチ開口部２２ｂは完全に閉じ、半導体基板２４内部に空洞２３だけが残されることを示す（１０Ｔｏｒｒ＝１０×１３３．３Ｐａ）。
【０００７】
図８は、シリコン半導体基板２４表面のアスペクト比が３０程度の高アスペクト比のトレンチ２５の開口部２８上にシリコンの表面マイグレーションを阻害させるシリコン酸化膜、ＳｉＮ膜２６などの絶縁膜を残して高温水素アニール処理を行なった場合の、トレンチ２５形状の変化の過程を示す拡大断面図である。図８（ａ）〜（ｆ）までの経過条件は１１００℃、１０Ｔｏｒｒ（１０×１３３．３Ｐａ）、１０分間である。シリコン半導体基板２４表面にシリコン酸化膜２６が形成されていると、シリコン半導体基板２４の表面マイグレーションが阻害され、高アスペクト比のトレンチ２５の底部から順次、部分的に閉塞されて段階的に空洞２７が次々に形成されていくことを示している。トレンチ開口部２８はシリコン酸化膜２６があるので、閉塞されず開口されたままとなることが示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−３３６００８号公報
【特許文献２】特開２００５−９３９７２号公報
【特許文献３】特開２００６−３１９２１８号公報
【特許文献４】特開２００１−１４４２７６号公報
【特許文献５】特開２００１−２９８１８９号公報
【特許文献６】特開２００２−１１０９７９号公報
【特許文献７】特開２００７−２７３９９３号公報
【非特許文献１】Ｎ．  Ｔｏｋｕｄａ，  Ｍ．  Ｋａｎｄａ，  Ｔ．  Ｍｉｎａｔｏ，  “Ａｎ  ｕｌｔｒａ−ｓｍａｌｌ  ｉｓｏｌａｔｉｏｎ  ａｒｅａ  ｆｏｒ  ６００Ｖ  ｃｌａｓｓ  ｒｅｖｅｒｓｅ  ｂｌｏｃｋｉｎｇ  ＩＧＢＴ  ｗｉｔｈ  ｄｅｅｐ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ  ｐｒｏｃｅｓｓ  （ＴＩ−ＲＢ−ＩＧＢＴ）”  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ２００４  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ＆  ＩＣｓ，  ｐｐ．  １２９−１３２
【非特許文献２】水島一郎、佐藤力、綱島祥隆、「シリコンの表面マイグレーションを利用した大面積ＳＯＮ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｎｏｔｈｉｎｇ）の形成」、応用物理、２０００年、第６９巻、第１０号、ｐｐ１１８７−１１９１
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、前述のように、従来のトレンチ埋め込みによる分離構造は、形成した深いトレンチに充填材を埋め込む必要がある。この理由としては、深いトレンチを充填しないと、その後のウエハプロセスを流動させることが非常に困難であることが挙げられる。たとえば、深いトレンチを形成した後、トレンチ内を充填させないと、図９（ａ）の深いトレンチ部分の拡大断面図に示すように、その後のウエハプロセスで何度も繰り返されるフォトリソグラフィー（塗布、露光、現像、剥離）工程で、フォトレジスト３０が深いトレンチ３１内に入り込み、レジスト剥離（除去）が非常に困難となる。レジスト３０の塗布は通常、回転ウエハに液体レジストのスピンコーティングで行なわれる。レジスト３０は毛細管現象により深いトレンチ３１に充填される。充填されたレジスト３０を除去する場合は、通常のレジスト剥離条件では、前記図９（ｂ）のように深さ１００μｍのトレンチ３１内に充填されたレジスト３０は、その表面が１μｍ程度除去されるだけである。その結果、トレンチ３１内にレジスト３０が残存することになる。トレンチ３１内にレジスト３０の残渣が存在した状態で熱処理を行なうと、レジスト３０残渣が不完全燃焼され、化学的に安定な炭化物としてシリコン基板に固着する。その後のプロセスで、前記炭化物を除去することは、事実上不可能となり、著しく良品率を低下させる。このため従来のトレンチ埋め込み分離構造を利用する逆阻止ＩＧＢＴでは、トレンチ３１をエピタキシャルシリコンもしくはポリシリコンで充填させる必要があった。この充填のためのシリコンエピタキシャル成長工程もしくはポリシリコン成膜工程も、深いトレンチつまり開口幅が大きなトレンチの場合は成膜膜厚が大きくなり、製造コストが増大する。たとえば、アスペクト比５の深さ１００μｍトレンチの場合、そのトレンチ開口幅は２０μｍとなり、充填に必要な成膜膜厚は少なくとも１０μｍ以上を要する。さらに、埋め込み膜はトレンチ以外の基板表面上にも当然成膜されるので、前記図５（ｄ）〜図５（ｇ）に示されるエッチバック処理および表面平坦化処理が必要不可欠となり、コスト増大を伴っていた。
【００１０】
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、逆阻止用のトレンチを充填しなくても、ウエハプロセスを高良品率にすることのできるトレンチ分離型逆阻止ＭＯＳ型半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明は、半導体チップの外周に絶縁膜をマスクにして半導体基板の第１主面から逆阻止接合に達する深さのトレンチを形成する第１工程、該トレンチの側壁に第２導電型不純物を導入して第２導電型分離領域を形成する第２工程、前記絶縁膜マスクの除去後、前記トレンチの開口部近傍を除くトレンチ内面にシリコン酸化膜を形成してから高温水素アニール処理により前記トレンチ開口部を閉塞する第３工程、前記第２導電型分離領域に囲まれる内側の第１主面に第２導電型ベース領域、周縁耐圧構造部、第１導電型エミッタ領域、ゲート絶縁膜、ゲート電極を形成する第４工程、前記半導体基板の第２主面に第２導電型領域を形成して前記第２導電型分離領域に導電接続する第５工程を有するトレンチ分離型逆阻止ＭＯＳ型半導体装置の製造方法とすることによって、前記本発明の目的が達成される。前記絶縁膜マスクを除去後、シリコン酸化膜を形成し、斜めイオン注入によって前記トレンチの開口部近傍のみにダメージを与え、ダメージを受けたシリコン酸化膜を選択的にエッチングにより除去することにより、前記トレンチの開口部近傍を除くトレンチ内面にシリコン酸化膜を形成する製造方法とすることもできる。また、前記第３工程の後、トレンチ形成用絶縁膜マスクを残したまま、高温水素アニール処理を施し、続いて、前記絶縁膜マスクを除去した後、再度高温水素アニール処理を施す製造方法とすることも望ましい。また、閉塞された前記トレンチの中央で半導体基板を切断して半導体チップとすることもできる。閉塞された前記トレンチの内側で半導体基板を切断して半導体チップとすることも好ましい。
【発明の効果】
【００１３】
本発明によれば、逆阻止用のトレンチを充填しなくても、ウエハプロセスを高良品率とすることのできるトレンチ分離型逆阻止ＭＯＳ型半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１にかかる埋め込みレスのトレンチ分離構造形成用プロセスフローを説明するためのトレンチ部拡大断面図である。
【図２】本発明の実施例２にかかる埋め込みレスのトレンチ分離構造形成用プロセスフローを説明するためのトレンチ部拡大断面図である。
【図３】本発明にかかるトレンチ埋め込みレスのトレンチ分離型ＲＢ−ＩＧＢＴのチップ周縁部の断面図である。
【図４】従来のトレンチ埋め込み分離構造を有する逆阻止ＩＧＢＴの端部断面図である。
【図５】従来のトレンチ埋め込み分離構造を形成するプロセスフローを示すトレンチ近傍の拡大断面図である。
【図６】従来のトレンチ開口部が閉塞される現象の過程を示すトレンチ部の模式的斜視図である。
【図７】一般的なトレンチの断面図（ａ）と、トレンチ閉塞後の断面図（ｂ）および高アスペクト比のトレンチの断面図（ｃ）と、トレンチ閉塞後の断面図（ｄ）である。
【図８】一般的なトレンチ形状の、高温水素アニール処理による変化の過程を示す拡大断面図である。
【図９】従来の高アスペクト比のトレンチ部分の拡大断面図であり、（ａ）は高アスペクト比のトレンチ内にレジストを埋め込んだ状態を示す断面図、（ｂ）は表面上のレジストを除去した状態を示す拡大断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明のトレンチ分離型逆阻止ＭＯＳ型半導体装置の製造方法の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【実施例１】
【００１６】
図１に本発明の実施例１として、逆阻止ＩＧＢＴにおける埋め込みレスのトレンチ分離構造形成用プロセスフローを説明するためのトレンチ部拡大断面図を示す。半導体基板１００上に熱酸化もしくは減圧ＣＶＤ法によって、トレンチエッチング用マスクとなるシリコン酸化膜１０１を形成し（図１（ａ））、シリコン酸化膜１０１の開口部１０２を形成（図１（ｂ））後、ＲＩＥ（リアクティブイオンエッチング）などにより略垂直で、耐圧によって決まる所要の深さに異方性エッチングし、トレンチ１０３を形成する（図１（ｃ））。次に気相拡散などによりトレンチ１０３側壁へ矢印に示すボロン導入（図１（ｄ））によりｐ型分離領域１０４を形成した（図１（ｅ））後、酸化膜マスク１０１を全面除去し（図１（ｆ））、トレンチ１０３側壁に減圧ＣＶＤもしくは熱酸化によってシリコン酸化膜１０５を形成し（図１（ｇ））、斜めイオン注入によってトレンチ１０３側壁のシリコン酸化膜１０１に対して、トレンチ開口部１０６の近傍領域にのみ選択的にイオン注入ダメージを導入する（図１（ｈ））。ダメージが導入されたシリコン酸化膜１０５は、ウェットエッチングでのエッチング速度が増大することを利用して、トレンチ開口部１０６近傍のみ、選択的に除去（図１（ｉ））される。高温水素アニールによるトレンチ開口部１０６の閉塞処理を施すと、トレンチ開口部１０６は（図１（ｊ）、（ｋ）、（ｌ））に示すように、徐々に閉じられ、トレンチ１０３は閉塞トレンチ１０３ａとなってトレンチ埋め込みレス分離構造の形成処理が終了する。高温水素アニール処理はたとえば、１１００℃、１０Ｔｏｒｒ（１０×１３３．３Ｐａ）、１０分間の条件とすることができる。
【００１７】
図３（ａ）に示すトレンチ埋め込みレスのトレンチ分離型ＲＢ−ＩＧＢＴの断面図のように、半導体基板１００の第１主面の各半導体チップ領域の外周部に閉塞トレンチ１０３ａとｐ型分離領域１０４からなる環状の平面パターンを有する前述のトレンチ埋め込みレス分離構造１１７を形成した後、半導体基板の裏面研削を行い、所要の厚さにした後、このトレンチ埋め込みレス分離構造１１７により囲まれる第１主面内に、ゲート絶縁膜１１０ａ、ゲート電極１１０、エミッタ電極１１１、ｎエミッタ領域１１２、ｐチャネル領域１１２ａなどからなる活性部１１６、ガードリング１１３、フィールド酸化膜１１３ａ、金属電極１１４などからなる周縁耐圧構造部１１５をよく知られた公知の方法により形成し、半導体基板の裏面にｐ型コレクタ層をイオン注入などにより形成し、前記ｐ型分離領域１０４に導電接続させることにより、前記トレンチ埋め込みレスのトレンチ分離型ＲＢ−ＩＧＢＴが形成される。以上の説明では、トレンチ埋め込みレス分離構造１１７を半導体チップ領域の外周部に環状の平面パターンとする構成としたが、この環状の平面パターンはトレンチ自体が完全に連続的な環状にされる必要は必ずしも無く、トレンチは断続的な構成であっても、このトレンチの側壁に形成されるｐ型分離領域が熱拡散の拡がりによって連続的な環状の平面パターンになっていればよい。
【００１８】
本発明にかかる埋め込みレスのトレンチ分離構造はトレンチ内を充填する必要がなく、充填工程、ＣＭＰエッチバック工程などの煩雑な工程が省略されるという効果を奏する。また充填材との熱膨張係数差による応力が発生しないので信頼性や良品率が向上する。
【実施例２】
【００１９】
図２に本発明の実施例２として、前記実施例１とは異なる逆阻止ＩＧＢＴにおける埋め込みレスのトレンチ分離構造形成用プロセスフローを説明するためのトレンチ部拡大断面図を示す。半導体基板１００上に、実施例１と同様に、シリコン酸化膜マスク１０１を用いて、シリコン酸化膜の開口部１０２からトレンチ１０３が形成される（図２（ａ）〜（ｃ））。トレンチ１０３側壁にボロンが導入され、ｐ型分離領域１０４が形成された（図２（ｄ）、（ｅ））後、実施例１と異なり、トレンチエッチングで使用されたシリコン酸化膜マスク１０１を除去せずに残留させたまま、１回目の高温水素アニールによるトレンチ開口部１０６の閉塞処理を行う（図２（ｆ）〜（ｈ））。高温水素アニール処理はたとえば、１１００℃、１０Ｔｏｒｒ（１０×１３３．３Ｐａ）、１０分間の条件とすることができる。実施例２では実施例１と異なり、トレンチ１０３が複数の空洞１０７となって基板内部に残る。このトレンチ開口部１０６の閉塞処理では基板表面にシリコン酸化膜マスク１０１があるので、トレンチ開口部１０６はこの段階では閉塞されない。次に、前記シリコン酸化膜マスク１０１の全面除去処理が行なわれ（図２（ｉ））、第２回目の高温水素アニールによるトレンチ開口部１０６の閉塞処理が行なわれる（図２（ｊ）、（ｋ）、（ｌ））。図２（ｌ）では、基板内部に複数の空洞１０７が残り、基板表面はシリコン酸化膜が除去されているので、完全に閉じてフラットになる。その後、実施例１と同様のプロセスを施すことにより、最終的には図３（ｂ）に示されるような、トレンチ内の複数の空洞１０７に「梁」が渡されて機械的強度が向上するトレンチ分離構造を有するトレンチ埋め込みレスのトレンチ分離型ＲＢ−ＩＧＢＴが得られる。図３（ｃ）にトレンチ埋め込みレス分離構造を形成するためのトレンチが、スクライブライン（ダイシングライン）１１８を中央に形成したトレンチ分離型ＲＢ−ＩＧＢＴのチップ端部の断面図を示す。トレンチの中央部にダイシングライン１１８を設定するので、チップサイズの削減が可能であり、チップ取れ数が増加する効果を奏する。図３（ａ）の場合も、図３（ｃ）のように閉塞トレンチ１０３ａの中央部にダイシングライン１１８を設定してもよい。
また、図３（ｂ）、（ｃ）の場合も、前述の図３（ａ）と同様に、トレンチは環状トレンチにて形成され、トレンチ側壁に気相拡散によってボロンを導入後に、熱拡散によって隣接する側壁のｐ型分離領域１０４が連続的な環状となって、チップの活性部に形成されるｐ＋コレクタ層と接続するとともに、空洞１０７間にチップ活性部を取り囲むように連続的に接続されるｐ型分離領域１０４が形成されるとチップの機械的強度が増加するため望ましい。
【符号の説明】
【００２０】
１        トレンチ
２、１１７    トレンチ埋め込み分離構造
３        ゲート電極
４        エミッタ領域
５        エミッタ電極
６        ガードリング
７        フィールドプレート
８        周縁耐圧構造部
９        活性部
１０      逆阻止ＩＧＢＴ
１１、１０１      シリコン酸化膜
１２、１０２      開口部
１３、１０３      トレンチ
１４、１０４      ｐ型分離領域
１５      充填材
２０ａ    高アスペクトトレンチ
２０ｂ    高アスペクトトレンチ
２１      半導体基板
２２ａ    高アスペクトトレンチの表面
２２ｂ    高アスペクトトレンチの表面
２３      気泡
２４      半導体基板
２５      トレンチ
２６      絶縁膜
２７      気泡
２８      開口部
１００    半導体基板
１０３ａ  空洞
１０５    シリコン酸化膜
１０６    トレンチ開口部
１０７    空洞
１１０    ゲート電極
１１０ａ  ゲート絶縁膜
１１２    エミッタ領域
１１３    ガードリング
１１４    金属電極
１１５    周縁耐圧構造部
１１６    活性部
１１８    スクライブライン
【図１】
0005494217.tif 000002
【図２】
0005494217.tif 000003
【図３】
0005494217.tif 000004
【図４】
0005494217.tif 000005
【図５】
0005494217.tif 000006
【図６】
0005494217.tif 000007
【図７】
0005494217.tif 000008
【図８】
0005494217.tif 000009
【図９】
0005494217.tif 000010