(57)【特許請求の範囲】
【請求項１】
シリコン基板と、
ＲＦ信号が入力される入力端子と、
前記ＲＦ信号を第１の信号と第２の信号に分割する電力分割部と、
前記第２の信号の位相を変調する位相変調部と、
前記シリコン基板内に形成されるＮウェルと、
前記Ｎウェル内に形成され、位相が変調された前記第２の信号が入力されるＰウェルと、
前記Ｐウェル上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記第１の信号が入力されるゲート電極と、
前記ゲート電極の両側の前記シリコン基板に形成されるソースおよびドレイン電極と、
前記ドレイン電極から得られるＲＦ信号を出力する出力端子と、
を備えることを特徴とする電力増幅器。
【請求項２】
前記位相変調部が、インダクタとキャパシタにより構成されることを特徴とする請求項１記載の電力増幅器。
【請求項３】
前記ゲート電極が環状の構造を有し、前記ゲート電極の内側に向けて、前記ドレイン電極、前記Ｐウェルに前記第２の信号を入力するＰウェル電極が順に形成され、前記ゲート電極の外側に前記ソース電極が形成されることを特徴とする請求項２記載の電力増幅器。
【請求項４】
前記ゲート電極が環状の構造を有し、前記ゲート電極の内側に向けて、前記ドレイン電極、前記Ｐウェルに前記第２の信号を入力するＰウェル電極が順に形成され、かつ、前記ゲート電極の外側に前記ソース電極が形成されるセルを、基本セルとする複数のセルが配置され、
前記複数のセルは、前記基本セルと相似形で、少なくとも２種以上の異なるサイズを有することを特徴とする請求項３記載の電力増幅器。
【請求項５】
前記複数のセルがモザイク状に配置されることを特徴とする請求項４記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン半導体を用いた電力増幅器に関する。
【背景技術】
【０００２】
シリコン半導体上に形成されるＭＩＳＦＥＴを用いた電力増幅器を実現させるためには、大電流を安定して流せることが不可欠である。このため、ゲートをくし型に配置し、ソース電極、ゲート電極、ドレイン電極の繰り返しパターンであり、隣接するゲート間で、ソース電極とドレイン電極を共用するレイアウトが広く使われている。このレイアウトは、一般的に、マルチフィンガー構造と称される。【０００３】
マルチフィンガー構造では、ドレイン電極からの出力に負性抵抗成分が生じ、この負性抵抗成分に起因するＲＦ動作の不安定性が問題となる。【０００４】
このＲＦ動作の不安定性を解決するために、特許文献１には半導体チップを正方形に近づけ、フィンガーパターンの長さを抑制することで、位相差を小さくする技術が開示されている。また、また、マルチフィンガー構造に変えて、環状のパターンを基本とするいわゆるワッフルゲート構造のレイアウトが提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−９４５５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
もっとも、従来の技術では、３００ｍＷ以上の出力電力が要求されるゲート幅の大きな電力増幅器においては、必ずしも十分にＲＦ動作の不安定性を解決することができない。【０００７】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、ＭＩＳＦＥＴを有する電力増幅器で生ずるＲＦ動作の不安定性を抑制し、大出力でも安定して動作する電力増幅器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様の電力増幅器は、シリコン基板と、ＲＦ信号が入力される入力端子と、前記ＲＦ信号を第１の信号と第２の信号に分割する電力分割部と、前記第２の信号の位相を変調する位相変調部と、前記シリコン基板内に形成されるＮウェルと、前記Ｎウェル内に形成され、位相が変調された前記第２の信号が入力されるＰウェルと、前記Ｐウェル上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記第１の信号が入力されるゲート電極と、前記ゲート電極の両側の前記シリコン基板に形成されるソースおよびドレイン電極と、前記ドレイン電極から得られるＲＦ信号を出力する出力端子と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ＭＩＳＦＥＴを有する電力増幅器で生ずるＲＦ動作の不安定性を抑制し、大出力でも安定して動作する電力増幅器を提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態の電力増幅器の構成を示すブロック図である。
【図２】第１の実施の形態の電力増幅器の回路構成を示す図である。
【図３】マルチフィンガー構造のＭＩＳＦＥＴを有する電力増幅器のテストパターンの評価結果である。
【図４】電力増幅器の寄生バイポーラトランジスタの説明図である。
【図５】ＡＭ−ＰＭ変換およびＡＭ−ＡＭ変換の説明図である。
【図６】従来の電力増幅器のシミュレーション結果を示す図である。
【図７】従来の電力増幅器のシミュレーション結果を示す図である。
【図８】第１の実施の形態の電力増幅器のシミュレーション結果を示す図である。
【図９】従来および第１の実施の形態の電力増幅器のシミュレーション結果を示す図である。
【図１０】第２の実施の形態の電力増幅器の構成を示す図である。
【図１１】第３の実施の形態の電力増幅器のレイアウトを示す図である。
【図１２】第４の実施の形態の電力増幅器の構成を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００１２】
（第１の実施の形態）
本実施の形態の電力増幅器は、シリコン基板と、ＲＦ信号が入力される入力端子と、ＲＦ信号を第１の信号と第２の信号に分割する電力分割部と、第２の信号の位相を変調する位相変調部と、シリコン基板内に形成されるＮウェルと、Ｎウェル内に形成され、位相が変調された第２の信号が入力されるＰウェルと、Ｐウェル上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成され、第１の信号が入力されるゲート電極と、ゲート電極の両側のシリコン基板に形成されるソースおよびドレイン電極と、ドレイン電極から得られるＲＦ信号を出力する出力端子と、を備える。
【００１３】
本実施の形態の電力増幅器は、上記構成を備えることにより、入力信号であるＲＦ信号の一部を変調してＰウェルに印加する。これにより、電力増幅器の寄生バイポーラトランジスタの動作で生じる出力信号の変調を補完し、負性抵抗成分等に起因するＲＦ動作の不安定性を抑制する。
【００１４】
図１は、本実施の形態の電力増幅器の構成を示すブロック図である。本実施の形態の電力増幅器はいわゆるマルチフィンガー構造を有している。
【００１５】
図１に示すように、本実施の形態の電力増幅器は、例えばｐ型のシリコン基板１２上に形成されている。そして、このシリコン基板１２内に、ｎ型の不純物がドープされたＮウェル１４が形成されている。
【００１６】
さらに、Ｎウェル１４内に形成される、ｐ型の不純物がドープされたＰウェル１６が形成されている。そして、このＰウェル１６上にマルチフェンガーレイアウトのＭＯＳＦＥＴが形成されている。このＭＯＳＦＥＴは、Ｐウェル１６上に形成されるゲート絶縁膜（図示せず）と、ゲート絶縁膜上に形成されるゲート電極１８を備えている。また、ゲート電極１８の両側のシリコン基板１２に形成されるソース電極２０およびドレイン電極２２を備えている。
【００１７】
また、Ｐウェル１６上には、Ｐウェルに電位を与えるための、Ｐウェル電極２４が形成されている。そして、Ｎウェル１４上には、Ｎウェルに電位を与えるための、Ｎウェル電極２６が形成されている。
【００１８】
そして、電力増幅器の入力信号であるＲＦ信号が入力される入力端子２８と、ドレイン電極２２から得られる電力増幅器の出力信号であるＲＦ信号を出力する出力端子３０を備えている。
【００１９】
さらに、入力端子２８に入力されたＲＦ信号を、第１の信号と第２の信号に分割する電力分割部３２と、分割された第２の信号の位相を変調する位相変調部３４とを備えている。
【００２０】
位相変調部３４で変調された第２の信号は、Ｐウェル電極２４を介してＰウェル１６に入力される。ここで位相の変調は、出力端子３０から出力される出力信号が、負性抵抗等の不安定特性を示さないよう変調される。なお、ゲート電極１８には分割された第１の信号が入力される。
【００２１】
なお、図１においては、シリコン基板１２に設けられる周辺回路については図示を省略しているが、例えば、図１のＮウェル１４の外にＰウェル１６と独立したＰウェルや、Ｎウェル１４と独立したＮウェルを設け、ＣＭＯＳで構成される周辺回路を設けても構わない。この際、Ｐウェル１６と独立したＰウェルには、ＲＦ信号は入力されず、固定したバイアス電圧が印加されることになる。また、Ｎウェル１４と独立したＮウェルには、Ｎウェル１４と同一または異なる固定したバイアス電圧が印加されることになる。
【００２２】
図２は、本実施の形態の電力増幅器の回路構成を示す図である。図１の電力増幅器の回路構成を具体的に示すものである。入力端子２８から入力されるＲＦ信号は、配線を分岐し、一方に抵抗３６を挟むことにより、所望の比率に分配される。たとえば入力される電力の９９％を第１の信号に、１％を第２の信号に分配する。この比率は、不安定性の抑制と電力損失を考慮して所望の値に設定される。
【００２３】
ゲート電極１８に入力される第１の信号にはＭＯＳ用バイアス電源３８により、所定のバイアス電圧が印加されるよう構成されている。また、Ｐウェル１６に入力される第１の信号にはＰウェル用バイアス電源４０により、所定のバイアス電圧が印加されるよう構成されている。
【００２４】
さらに、入力端子２８とＰウェル電極２４の間の経路には、インダクタとキャパシタで構成される位相変調器３４が配置されている。
【００２５】
なお、電力分割部３２や位相変調部３４は必ずしも図２の回路構成に限定されるものではない。その他、公知の電力分割手法や位相変調方法を適用した構成を採用することが可能である。
【００２６】
次に、従来の問題点および本実施の形態の効果について説明する。図３は、マルチフィンガー構造のＭＯＳＦＥＴを有する電力増幅器のテストパターンの評価結果である。このテストパターンは、ゲート幅３２００μｍのＭＩＳＦＥＴのゲート電極を、８個のくし型に分割するマルチフィンガー構造を有している。そして、Ｎウェル内に形成される独立した８個のＰウェルに、分割されたゲート電極が配置されている。
【００２７】
図３は、横軸が入力電力（Ｐｉｎ）、縦軸が出力電力（Ｐｏｕｔ）、ゲイン（Ｇａｉｎ）、増幅効率（Ｅｆｆｉｃｉｅｎｃｙ）である。図３に示すように、入力電力に対し出力電力が飽和する飽和電力に近い領域で、出力電力、ゲイン、増幅効率にＲＦ動作の不安定性がキンク現象として現われている。なお、ここでは約２．５ＧＨｚの周波数で測定を行っている。
【００２８】
図３に示すような不安定性が生ずるメカニズムとして、ＭＯＳＦＥＴのソース・ドレイン間に、ＲＦ的にもＤＣ的にも同様に印加される高電界によるホットキャリアの関与が考えられる。すなわち、ソース・ドレイン間に印加される高電界により、ドレイン電極端で、インパクトイオン化が進み、ホットキャリアとして多くの電子とホール（正孔）が排出されることが特性の不安定性を生じさせる。
【００２９】
図４は、電力増幅器の寄生バイポーラトランジスタの説明図である。本願発明者らは、電力増幅器の不安定性が、寄生バイポーラトランジスタの動作により引き起こされると考え、これを検証した。図４に示すように、従来および本実施の形態の電力増幅器には、ソース電極２０をエミッタ、ドレイン電極２２をコレクタ、Ｐウェル電極２４をベースとする第１の寄生バイポーラトランジスタ５０と、Ｎウェル電極２６をエミッタ、ドレイン電極２２をコレクタ、Ｐウェル電極２４をベースとする第２の寄生バイポーラトランジスタ５２とが存在する。
【００３０】
インパクトイオン化によって生ずるキャリアが、それぞれの寄生バイポーラトランジスタのベース電流となる。そして、第１の寄生バイポーラトランジスタ５０と第２の寄生バイポーラ５２トランジスタの双方によって生ずる電流が、ＭＯＳＦＥＴのドレイン電流に足しあわされて出力されることになる。
【００３１】
図５は、ＡＭ−ＰＭ変換およびＡＭ−ＡＭ変換の説明図である。ＡＭ−ＰＭ変換、ＡＭ−ＡＭ変換とは、電力増幅器に、周波数を固定してＲＦ信号を入力する際の、所望の出力信号、すなわち理想的な出力信号に対する実際の歪んだ出力信号の差分を意味する。図５に示すように、ＡＭ−ＰＭ変換が位相の差分、ＡＭ−ＡＭ変換が振幅の差分である。本願発明者らは、第１の寄生バイポーラトランジスタ５０と第２の寄生バイポーラトランジスタ５２で生ずるＡＭ−ＰＭ変換およびＡＭ−ＡＭ変換により、電力増幅器の特性が不安定になると考えている。特に、振幅の差分であるＡＭ−ＡＭ変換が不安定性の主因となる。
【００３２】
図６および図７は、従来の電力増幅器のシミュレーション結果を示す図である。図６（ａ）はＭＯＳＦＥＴ単体のＡＭ−ＡＭ変換およびＡＭ−ＰＭ変換を示す図、図６（ｂ）が寄生バイポーラトランジスタ単体のＡＭ−ＡＭ変換およびＡＭ−ＰＭ変換を示す図である。シミュレーションは図４で示した等価回路から、本実施の形態のＲＦ信号分割の構成を除いた回路を用いて行っている。ＭＯＳＦＥＴ部分だけをみると安定した動作であるが、寄生バイポーラトランジスタ部分は不安定な動作を示すことがわかる。
【００３３】
図７は、図６（ａ）と図６（ｂ）はＭＯＳＦＥＴ部分と寄生バイポーラ部分の双方を組み合わせてシミュレーションした場合の結果を示す図である。このように、従来の電力増幅器では、寄生バイポーラトランジスタ部分の不安定な特性が、ＭＯＳＦＥＴ部分の正常な特性に足しあわされることで、全体とした不安定な動作が生ずることがわかる。
【００３４】
本実施の形態の電力増幅器では、入力信号であるＲＦ信号の一部を変調して寄生バイポーラトランジスタのベースとなるＰウェルに印加する。このとき、特に、ＡＭ−ＡＭ変換を補完、すなわちＡＭ−ＡＭ変換が抑制されるように、Ｐウェルに印加するＲＦ信号の位相を変調する。
【００３５】
図８は、本実施の形態の電力増幅器のシミュレーション結果を示す図である。シミュレーションは、図４で示した等価回路を用いて行っている。このシミュレーションにおいても、ＭＯＳＦＥＴ部分と寄生バイポーラトランジスタ部分の両方の出力が足しあわされている。図から明らかなように、従来生じていた、不安定動作が抑制されていることがわかる。特に、ＡＭ−ＡＭ変換による振幅差がほぼゼロとなり、理想的な出力信号に近づいていることがわかる。
【００３６】
図９は、従来および本実施の形態の電力増幅器のシミュレーション結果を示す図である。図９（ａ）は従来の電力増幅器、図９（ｂ）は本実施の形態の電力増幅器の場合である。シミュレーションは、図４で示した等価回路を用いて行っている。ただし、図９（ａ）では、本実施の形態のＲＦ信号分割の構成を除いた回路を用いて行っている。横軸には入力電力、縦軸には出力電力および出力位相が示されている。図から明らかなように、本実施の形態によれば、入力電力と出力電力の線形性が確保され、従来見られていた不安定性が抑制されていることがわかる。
【００３７】
このように、本実施の形態では、従来、不安定動作の要因となっていた寄生バイポーラトランジスタを積極的に制御して動作させることにより、不安定動作を解消する。よって、本実施の形態によれば、ＭＩＳＦＥＴを有する電力増幅器で生ずるＲＦ動作の不安定性を抑制し、大出力でも安定して動作する電力増幅器を提供することが可能になる。
【００３８】
（第２の実施の形態）
本実施の形態の電力増幅器は、ゲート電極が環状の構造を有し、ゲート電極の内側に向けて、ドレイン電極、Ｐウェル電極が順に形成され、ゲート電極の外側にソース電極が形成されている。
【００３９】
図１０は、本実施の形態の電力増幅器の構成を示す図である。図１０（ａ）が平面図、図１０（ｂ）が図１０（ａ）のＡＡ断面図である。
【００４０】
本実施の形態の電力増幅器は、シリコン基板１２上にゲート電極１８が四角形の環状の構造を有している。そして、ゲート電極１８の内側に向けて、ドレイン電極２２、Ｐウェル１６に電位を印加するＰウェル電極２４が順に形成されている。また、ゲート電極の外側にソース電極２０が形成されている。
【００４１】
このように、本実施の形態の電力増幅器は、樹木の年輪のように中心部のＰウェル電極２４から外側のソース電極２０まで電極が配置されることを特徴とする。このレイアウトを年輪形状のゲート構造（Ｇｒｏｗｔｈ  Ｒｉｎｇ  Ｇａｔｅ  Ｓｔｒｕｃｔｕｒｅ）と称する。
【００４２】
また、ドレイン電極２２とＰウェル電極２４の間には、第１の素子分離領域５４が形成されている。また、ソース電極２０の周囲には、第２の素子分離領域５８を介して、Ｎウェル１４に電位を与えるＮウェル電極２６が配置される。
【００４３】
ここでは、年輪形状のゲート構造が一個だけのレイアウトを示したが、図１０（ａ）に示した年輪形状のゲート構造を基本セルとして、複数個、例えば並列に配置することで、さらに大電力を増幅できる電力増幅器を実現できる。
【００４４】
本実施の形態のように、Ｐウェル電極２４を、インパクトイオン化によりホットキャリアが発生するドレイン電極２２近傍、かつ、ドレイン電極２２の内側に設けることで、ホットキャリアの吸い出しが効率的に行われる。特に、この年輪形状のゲート構造の基本セルを複数個配置する場合は、ホットキャリアをセルの内側で吸い出すことで、セル外、すなわち隣接するセルへホットキャリアが流出することを抑制する。したがって、隣接セルの動作に対するホットキャリアの影響を抑制し、ＲＦ動作の不安定性を低減する。よって、大出力でも安定して動作する電力増幅器を実現できる。
【００４５】
また、本実施の形態の年輪形状のゲート構造を単純に二次元的に配置していくことで総ゲート長を大きくし、所望のサイズの大電力用の電力増幅器のレイアウトが実現可能である。したがって、大電力の電力増幅器の設計時のパターンレイアウトが容易になるという利点がある。
【００４６】
また、年輪形状のゲート構造のレイアウトは、マルチフィンガーレイアウトと比較してパターンの対称性が高く単純化されているため、等価回路も単純化できる。したがって、電力増幅器の動作シミュレーションが容易かつ高精度で実現できる。よって、高性能な電力増幅器を簡便に実現することが可能である。
【００４７】
ここでは四角形の環状の構造を例に説明したが、レイアウトの容易性からは、四角形の環状の構造が望ましい。しかし、例えば、円形、三角形、その他の多角形等の環状の構造を採用しても構わない。
【００４８】
なお、図１０においては、シリコン基板１２に設けられる周辺回路については図示を省略しているが、例えば、図１のＮウェル１４の外にＰウェル１６と独立したＰウェルや、Ｎウェル１４と独立したＮウェルを設け、ＣＭＯＳで構成される周辺回路を設けても構わない。
【００４９】
（第３の実施の形態）
本実施の形態の電力増幅器は、第２の実施の形態で説明した、ゲート電極が環状の構造を有し、ゲート電極の内側に向けて、ドレイン電極、Ｐウェル電極が順に形成され、かつ、ゲート電極の外側にソース電極が形成されるセルを基本セルとする複数のセルが配置されている。そして、これら複数のセルは、すべて基本セルと相似形で、少なくとも２種以上の異なるサイズを有している。
【００５０】
図１０で示す構造が、本実施の形態の基本セルとなる。図１１は、本実施の形態の電力増幅器のレイアウトの一例を示す図である。
【００５１】
本実施の形態の基本セル６０は、シリコン基板１２上にゲート電極１８が四角の環状の構造を有している。そして、ゲート電極１８の内側に向けて、ドレイン電極２２、Ｐウェル１６に電位を印加するＰウェル電極２４が順に形成されている。また、ゲート電極の外側にソース電極２０が形成されている。
【００５２】
このように、本実施の形態の基本セルは、樹木の年輪のように中心部のＰウェル電極２４から外側のソース電極２０まで電極が配置されることを特徴とする。この基本セルのレイアウトを年輪形状のゲート構造（Ｇｒｏｗｔｈ  Ｒｉｎｇ  Ｇａｔｅ  Ｓｔｒｕｃｔｕｒｅ）と称する。
【００５３】
また、ドレイン電極２２とＰウェル電極２４の間には、第１の素子分離領域５４が形成されている。また、ソース電極２０の周囲には、第２の素子分離領域５８を介して、Ｎウェル１４に電位を与えるＮウェル電極２６が配置される。
【００５４】
図に示すように、図１０の基本セル６０と相似形でサイズの異なるセルを複数配置している。これらのセルはモザイク状に配置されている。このように、セルはモザイク状に配置されることがレイアウトの規則性を一層低減させる観点から望ましい。
【００５５】
また、ここでは四角形の環状の構造を例に説明したが、レイアウトの容易性からは、四角形の環状の構造が望ましい。しかし、円形、三角形、その他の多角系の環状の構造を採用しても構わない。
【００５６】
マルチフィンガー構造やワッフルゲート構造の電力増幅器では、ゲート電極、ソース電極およびドレイン電極が規則的に配置されている。このため、フォノンエネルギーによる各ゲート間の相互干渉がおこり、インパクトイオン化を促進すると考えられている。このため、ＲＦ動作の不安定性が助長されると考えられている。
【００５７】
すなわち、ＭＯＳＦＥＴ動作時のインパクトイオン化によって生じるフォノンエネルギーが、例えば、素子分離領域端で反射して相互干渉することによりシリコンの格子振動に定在波が生じる。そして、この定在波によりＭＯＳＦＥＴのチャネル領域での格子振動が増大し、インパクトイオン化がまた助長されるというモデルが考えられる。このような定在波はレイアウトパターンの周期性が高いほど、波の干渉が生じやすいため発生しやすいと考えられる。
【００５８】
本実施の形態のように、基本セルと相似形で異なるサイズのセルを配置することで、レイアウトの周期性が低減される。したがって、フォノンエネルギーによる各ゲート間の相互干渉が抑制され、ＭＩＳＦＥＴを有する電力増幅器で生ずるＲＦ動作の不安定性を抑制し、大出力でも安定して動作する電力増幅器を実現できる。
【００５９】
また、本実施の形態の電力増幅器は、基本セルと相似形のセルを配置することでレイアウトする。したがって、電力増幅器の設計時のパターンレイアウトが容易である。またサイズを変えたセルを配置できることでパターンレイアウトの自由度が上がり、よりコンパクトな電力増幅器を設計できるという利点もある。
【００６０】
また、年輪形状のゲート構造のレイアウトは、マルチフィンガーレイアウトと比較してパターンの対称性が高く単純化されているため、等価回路も単純化できる。したがって、電力増幅器の動作シミュレーションが容易かつ高精度で実現できる。よって、高性能な電力増幅器を簡便に実現することが可能である。
【００６１】
（第４の実施の形態）
本実施の形態の電力増幅器は、マルチフィンガー構造を、第２の実施の形態の年輪形状のゲート構造に変えること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態および第２の実施の形態と重複する内容については記載を省略する。
【００６２】
図１２は、本実施の形態の電力増幅器の構成の一例を示す図である。本実施の形態の電力増幅器は、第１および第２の電力増幅器と同様の効果を有する。
【００６３】
さらに、年輪形状のゲート構造では、従来のマルチフィンガー構造やワッフルゲート構造と比較して、ＭＯＳＦＥＴと寄生バイポーラトランジスタの等価回路が簡単になる。したがって、精度の高いモデリングが可能となり、位相変調器３４による位相変調が容易になる。
【００６４】
したがって、ＭＩＳＦＥＴを有する電力増幅器で生ずるＲＦ動作の不安定性をより一層抑制し、大出力でも安定して動作する電力増幅器を実現できる。
【００６５】
なお、本実施の形態において、第３の実施の形態で説明したように、年輪形状のゲート構造のセルを、サイズを変えて配置すると、さらに動作を安定させる上で有効である。また、それらのセルをモザイク状に配置すると一層有効である。
【００６６】
なお、図１２においては、シリコン基板１２に設けられる周辺回路については図示を省略しているが、例えば、図１２のＮウェル１４の外にＰウェル１６と独立したＰウェルや、Ｎウェル１４と独立したＮウェルを設け、ＣＭＯＳで構成される周辺回路を設けても構わない。この際、Ｐウェル１６と独立したＰウェルには、ＲＦ信号は入力されず、固定したバイアス電圧が印加されることになる。また、Ｎウェル１４と独立したＮウェルには、Ｎウェル１４と同一または異なる固定したバイアス電圧が印加されることになる。
【００６７】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、電力増幅器等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる電力増幅器等に関わる要素を適宜選択して用いることができる。
【００６８】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての電力増幅器が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【００６９】
１２      シリコン基板
１４      Ｎウェル
１６      Ｐウェル
１８      ゲート電極
２０      ソース電極
２２      ドレイン電極
２４      Ｐウェル電極
２６      Ｎウェル電極
２８      入力端子
３０      出力端子
３２      出力分割部
３４      位相変調部
【図１】
0005398841.tif 000002
【図２】
0005398841.tif 000003
【図３】
0005398841.tif 000004
【図４】
0005398841.tif 000005
【図５】
0005398841.tif 000006
【図６】
0005398841.tif 000007
【図７】
0005398841.tif 000008
【図８】
0005398841.tif 000009
【図９】
0005398841.tif 000010
【図１０】
0005398841.tif 000011
【図１１】
0005398841.tif 000012
【図１２】
0005398841.tif 000013