(57)【特許請求の範囲】
【請求項１】
アンプ回路であって、
増幅されるべき入力信号を受信するための入力と、
前記入力信号を増幅するためのアンプと、
入力信号および音量信号の少なくとも一方と共に変化する周波数を有するクロック信号を発生するためのクロック信号発生器と、
前記クロック信号を受信し、前記クロック信号周波数でスイッチングし、前記アンプに少なくとも１つの供給電圧を提供するためのチャージポンプと、
を備えるアンプ回路。
【請求項２】
入力信号の包絡線を検出するための包絡線検出器、を更に備え、
前記クロック信号周波数は検出された入力信号包絡線とともに変化する、請求項１に記載のアンプ回路。
【請求項３】
前記包絡線検出器が前記入力信号の包絡線を検出する前に、前記入力信号が前記音量信号に基づいて修正される、請求項２に記載のアンプ回路。
【請求項４】
前記包絡線検出器は検出された入力信号包絡線に従って制御信号を出力し、前記クロック信号発生器は前記制御信号を受信し、前記包絡線検出器は前記音量信号に基づいて前記制御信号を調整する、請求項２に記載のアンプ回路。
【請求項５】
前記包絡線検出器が前記検出された入力信号包絡線に従って制御信号を出力し、前記クロック信号発生器が前記制御信号を受信し、該制御信号は、前記包絡線検出器から出力された後、前記音量信号に基づいて修正される、請求項２に記載のアンプ回路。
【請求項６】
前記回路が、音量信号に基づいて入力信号を増幅し、前記クロック信号周波数が前記音量信号に従って変化する、請求項１または２に記載のアンプ回路。
【請求項７】
前記回路が可変利得により前記入力信号を増幅し、該可変利得は音量信号に従って変化する、請求項６に記載のアンプ回路。
【請求項８】
前記クロック信号周波数が前記可変利得に従って変化する、請求項７に記載のアンプ回路。
【請求項９】
前記チャージポンプは、複数の供給電圧を前記アンプ回路に供給し、
入力電圧への接続のための入力端子及び共用端子と、
使用中はそれぞれの第１及び第２蓄積キャパシタを介して前記共用端子に接続されている、前記複数の供給電圧を出力するための第１及び第２出力端子と、
フライング・キャパシタに接続するための第１及び第２フライング・キャパシタ端子と、
前記端子を相互接続するため複数の異なる状態で動作可能なスイッチのネットワークと、
前記状態のシーケンスで前記スイッチを操作して、前記共用端子の電圧を中心とし、共に入力電圧に等しい電圧にわたる正及び負の供給電圧を生成する、コントローラと、
を備える、請求項１から８のいずれか１項に記載のアンプ回路。
【請求項１０】
前記コントローラは第１及び第２モードで動作可能であり、前記第１モードにおいて、前記シーケンスにより、共に前記共用端子の電圧を中心として、前記入力電圧に等しい範囲にわたる前記正及び負の供給電圧が発生されるようになっている、請求項９に記載のアンプ回路。
【請求項１１】
前記少なくとも１つの供給電圧は各キャパシタを通じて電力アンプに供給される、請求項１から１０のいずれか１項に記載のアンプ回路。
【請求項１２】
請求項１から１１のいずれか１項に記載のアンプ回路を備えた集積回路。
【請求項１３】
請求項１２に記載の集積回路を備えた、携帯装置、他から主電源が供給される装置、および自動車内、列車内または飛行機内の娯楽システムの少なくとも一つである、オーディオシステム。
【請求項１４】
信号を増幅する方法であって、
入力信号を受信するステップと、
入力信号および音量信号の少なくとも一方と共に変化する周波数を有するクロック信号を発生するステップと、
前記発生するステップにおいて発生したクロック信号周波数でチャージポンプをスイッチングして、少なくとも１つの供給電圧を前記チャージポンプから電力アンプに供給するステップと、
前記入力信号を電力アンプにて増幅するステップと、
を有する、
信号を増幅する方法。
【請求項１５】
前記発生するステップでは、入力信号の包絡線を検出し、検出された入力信号の包絡線と共に変化する周波数を有する前記クロック信号を発生する、
請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアンプ回路に係り、これに限定される訳ではないが特に電力アンプを含むアンプ回路に関する。
【背景技術】
【０００２】
図１は基本的なクラスＡＢアンプを示す。バイポーラ（即ち、スプリット・レベル）電源は電圧Ｖ＋、Ｖ−を出力し、これらの出力電圧はアンプ１０に横切って印加され、アンプ１０は入力信号Ｓｉｎを増幅してグランド参照増幅出力信号Ｓｏｕｔを負荷２０に出力する。 アンプ１０に供給される電圧が十分であれば、アンプ１０は（クロスオーバー効果を無視すると）実質的にリニアな増幅利得を有する。即ち、電源からの電圧Ｖ＋、Ｖ−出力は、電源からアンプへの電圧Ｖ＋、Ｖ−出力に信号が近い、等しい、或いは、超えるときに、出力信号の「切取り」即ち減衰を回避するような丁度良い量でなければならない。これは、最大出力信号Ｓｏｕｔｍａｘと電源レールとの間に「ヘッドルーム」を設けることにより、回避される。
【０００３】
図２はＳｉｎがサイン波のときのＳｏｕｔを示す図である。
【０００４】
この例では、Ｖ＋及びＶ−は入力サイン波がリニアに増幅されるように十分に高く設定されている。即ち、Ｖ＋及びＶ−と最大出力信号との間には僅かな値のヘッドルームがあり、信号が切取られない。
【０００５】
グラフの影領域はアンプ１０で浪費される電力を表す。アンプ１０は、出力がＶ＋或いはＶ−に近いとき非常に効率的であるが、出力が０Ｖ（ＧＮＤ）に近いとき非常に非効率的であることが分かる。即ち、出力信号Ｓｏｕｔが小さいときですらアンプ１０により大きな値の電力が浪費されている。クラスＡＢアンプ１０の理論上の最大効率は７８．５％である。
【０００６】
クラスＧアンプは、複数セットの電源レール即ち電源電圧を設ける事により、この制約を乗越える。即ち、図３に示されるように、出力信号Ｓｏｕｔがかなり大きなときは或る電源Ｖ＋−Ｖ−で動き、或いは出力信号Ｓｏｕｔが小さいときは別のより小さな電源Ｖｐ−Ｖｎで動く。理想的には、無数の電源レールが設けられると、アンプ１０に供給される電圧が効率的に入力信号を「追随」し、丁度十分な電圧が常に供給されて切取りがなくなる。
【０００７】
図４はクラスＧアンプの一例を示す。
【０００８】
増幅されるべきディジタル信号Ｓｉｎはアンプ５０への入力である。ディジタル入力信号は最初にディジタル−アナログ変換器（ＤＡＣ）５１によりアナログ信号に変換される。その結果のアナログ信号は包絡線検出器５２に与えられる。包絡線検出器５２はＤＡＣ５１のアナログ出力信号の包絡線の大きさを検出し、スイッチングＤＣ−ＤＣ変換器５４に制御信号を出力する。制御信号はＤＡＣ５１のアナログ出力の包絡線の大きさを示す。ＤＣ−ＤＣ変換器５４は次に各キャパシタ５８、６０をチャージする事により電圧Ｖ＋、Ｖ−を電力アンプ５６に供給する。ＤＣ−ＤＣ変換器５４により供給される電圧Ｖ＋及びＶ−は包絡線検出器５２からの制御信号に応じて変化し、相対的大きな包絡線は電力アンプ５６に供給される相対的に高い電圧を招き、反対に、小さな包絡線は電力アンプ５６に供給される相対的に小さな電圧を招き、こうして、より少ない電力しか浪費されない。
【０００９】
Ｖ＋は第１キャパシタ５８の一端子に供給され、そしてＶ−は第２キャパシタ６０の一端子に供給される。各キャパシタ５８、６０の第２端子は接地される。ＤＣ−ＤＣ変換器５４は固定周波数Ｆｓでオン及びオフにスイッチされ、キャパシタ５８、６０は交互にチャージ及びディスチャージされ、アナログ信号の包絡線が変化しないなら電力アンプ５６にはおおよそ一定の電圧が供給される。
【００１０】
図５はキャパシタ５８、６０の１つを横切る電圧を図示する概略図である（実際には、キャパシタのチャージ及びディスチャージ特性は指数関数的曲線となる。）。時刻ｔ０で、ＤＣ−ＤＣ変換器５４はオンにスイッチし、キャパシタはチャージを始める。時刻ｔ１で、ＤＣ−ＤＣ変換器５４はオフにスイッチし、キャパシタはディスチャージを始める。時刻ｔ２で、ＤＣ−ＤＣ変換器５４はオンにスイッチし、キャパシタは再びチャージを始める。この動作を繰返し、キャパシタを横切る電圧は「リップル電圧」として知られる小さな量の変動を伴うおおよそ一定のレベルに維持される。ｔ０とｔ２との時刻間隔は従って１／Ｆｓである。
【００１１】
上述された包絡線の検出に並行して、図４のＤＡＣ５１のアナログ出力信号はアナログ遅延６２を通じてプリアンプ６３に供給され、それは典型的にはプログラマブル・ゲイン・アンプ（ＰＧＡ）であり、受信した制御信号（即ち、音量）に応じて設定される利得による遅延信号を増幅する。プリアンプ６３からの出力信号は電力アンプ５６に供給され、そこで増幅され、負荷６４へと出力される。アナログ遅延６２は、包絡線検出器で達成される電力変調が電力アンプ５６に到達する信号に同期するために必要である。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、アナログ遅延はしばしば信号の歪みを生じさせ、より長い遅延が必要とされるほど、より悪い歪の遅延信号となる。従来は、この効果を最小化するため、包絡線検出と電力変調を可能な限り迅速に動作するように作らなければならない。即ち、ＤＣ−ＤＣ変換器５４は入力信の変化に迅速に対応しなければならない。しかしながら、この手法は不利益も有する。例えば、電力アンプ５６がオーディオ信号の増幅に用いられるときには、信号中の歪みを低減するために必要な周波数で動作するＤＣ−ＤＣ変換器自らがユーザに聴覚され得るノイズ音を発生しかねない。
【００１３】
実際には、信号の歪みと電力源により発生されるノイズとの間での妥協が図られなければならない。
【課題を解決するための手段】
【００１４】
本発明の一態様によれば、アンプ回路が提供され、このアンプ回路は、増幅されるべき入力信号を受信する入力、可変利得に基づいて入力信号を増幅するためのプリアンプ、プリアンプから出力される信号を増幅するための電力アンプ、電力アンプに電力を供給するための可変電圧電源、を備え、前記電力は前記可変利得に基づいて調整されている。
【００１５】
本発明の一関連態様によれば、信号を増幅するための方法が提供され、この方法は、入力信号を受信するステップ、可変利得に基づいてプリアンプにて入力信号を増幅するステップ、可変電圧電源からの電力を電力アンプに供給するステップ、及び、電力アンプにてアナログ信号を増幅するステップ、を備え、前記可変電圧電源は前記入力信号及び前記可変利得に基づいて制御される。
【００１６】
本発明のもう１つの態様によれば、アンプ回路が提供され、このアンプ回路は、増幅されるべき入力ディジタル信号を受信するための入力、入力ディジタル信号を遅延させてアナログ信号を出力するための遅延ブロック、を備え、遅延ブロックはディジタル信号を受信してディジタル信号をアナログ信号に変換するディジタル−アナログ信号変換器を備え、このアンプ回路は、アナログ信号を増幅するための電力アンプ、及び電力アンプに少なくとも１つの供給電力を供給するための可変電圧電源、を備え、可変電圧電源により供給される少なくとも１つの供給電圧は入力ディジタル信号に基づいて制御される。
【００１７】
本発明の一関連態様によれば、信号を増幅するための方法が提供される。この方法は、入力ディジタル信号を受信するステップ、遅延されたディジタル信号をアナログ信号に変換するステップ、可変電圧電源からの少なくとも１つの供給電圧を電力アンプに供給するステップ、及び電力アンプにてアナログ信号を増幅するステップ、を備え、可変電圧電源により供給される少なくとも１つの供給電圧が入力ディジタル信号に基づいて制御される。
【００１８】
本発明の別の一態様によれば、アンプ回路が提供され、このアンプ回路は、増幅されるべき信号を受信する入力、音量信号に基づいて入力信号を増幅するためのプリアンプ、プリアンプからの信号出力を増幅するための電力アンプ、音量信号に応じて変化する周波数を有するクロック信号を生成するためのクロック生成器、及び、クロック信号を受信し、前記クロック信号の周波数でスイッチし、そして前記電力アンプに少なくとも１つの供給電圧を供給するためのスイッチド電源、を備えている。
【００１９】
本発明の一関連態様によれば、信号を増幅する方法が提供される。この方法は、入力信号を受信するステップ、入力信号を音量信号に従ってプリアンプにて増幅するステップ、スイッチド電源から少なくとも１つの供給電圧を電力アンプに供給するステップ、及び電力アンプにてプリアンプからの信号出力を増幅するステップ、を備え、スイッチド電源は音量信号に従って変化する周波数でスイッチする。
【００２０】
本発明の別の一態様によれば、アンプ回路が提供され、このアンプ回路は、増幅されるべき信号を受信する入力、入力信号を増幅するための電力アンプ、入力信号に応じて変化する周波数を有するクロック信号を生成するためのクロック生成器、及びクロック信号を受信し、クロック信号の周波数をスイッチし、そして前記電力アンプに少なくとも１つの供給電圧を供給するためのスイッチド電源、を備えている。
【００２１】
本発明の一関連態様によれば、信号を増幅するための方法が提供される。この方法は、入力信号を受信するステップ、スイッチド電源からの少なくとも１つの供給電圧を電力アンプに供給するステップ、及び電力アンプにて入力信号を増幅するステップ、を備え、スイッチド電源が入力信号に従って変化する周波数でスイッチする。
【００２２】
本発明の一層良い理解のため、そして本発明がどのようにして効果をもたらすように実践されるのかをより一層明瞭に示すために、例示として、以下の図面を用いて論及する。
【図面の簡単な説明】
【００２３】
【図１】図１は基本的なクラスＡＢアンプを示す。
【図２】図２は入力信号がサイン波のときの図１のアンプからの出力信号を示す。
【図３】図３はアンプに用いられる二重電源レールを図示する。
【図４】図４は典型的なクラスＧアンプを示す。
【図５】図５は図４中のキャパシタの１つを横切る電圧を模式化した概略図である。
【図６】図６は本発明の一態様に従うアンプを示す。
【図７】図７は本発明の別の一態様に従うアンプを示す。
【図８】図８は本発明の別の一態様に従うアンプを示す。
【図９】図９は本発明の別の一態様に従うアンプを示す。
【図１０】図１０は別のアンプを示す。
【図１１】図１１は図１０のアンプに用いられ得るスイッチの一例を示す。
【図１２】図１２は図１０及び図１１のスイッチの一実装例を示す。
【図１３】図１３は更なるアンプを示す。
【図１４ａ】図１４ａは本発明の何れのアンプに用いるのにも適した第１チャージポンプを示す。
【図１４ｂ】図１４ｂは本発明の何れのアンプに用いるのにも適した第１チャージポンプを示す。
【図１５ａ】図１５ａは本発明の何れのアンプに用いるのに適した第２チャージポンプを示す。
【図１５ｂ】図１５ｂは本発明の何れのアンプに用いるのに適した第２チャージポンプを示す。
【発明を実施するための形態】
【００２４】
図６は本発明の一態様に従うオーディオ信号の増幅に用いられるためのアンプ１００を示す。しかしなから、アンプ１００は他の多数の種類の信号の増幅のためにも用いられ得ると理解されたい。
【００２５】
アンプ１００は増幅されるべきディジタル入力信号を受信する。ディジタル入力信号は包絡線検出器１０２に入力される。包絡線検出器１０２はディジタル入力信号の包絡線の大きさを検出して制御信号１０３を可変電圧電源（ＶＶＰＳ）１０４に出力する。ＶＶＰＳ１０４に出力される制御信号は検出された包絡線の大きさを示す。ＶＶＰＳ１０４は次に各キャパシタ１０８、１１０をチャージする事により電力アンプ１０６に２つの電圧Ｖ＋及びＶ−を供給する。包絡線検出器１０２からの制御信号１０２が変化するに伴い、ＶＶＰＳ１０４により供給される電圧Ｖ＋及びＶ−が変化し、相対的に大きな包絡線を示す制御信号は電力アンプ１０６に供給される相対的に高い電圧を引き起こし、反対に、相対的に小さな包絡線を示す制御信号は電力アンプ１０６に供給される相対的に小さな電圧を引き起こし、こうしてより少ない電力しか浪費されない。
【００２６】
Ｖ＋は第１キャパシタ１０８の一端子に供給され、そしてＶ−は第２キャパシタ１１０の一端子に供給される。各キャパシタ１０８、１１０の第２端子は接地される。ＶＶＰＳ１０４は周波数Ｆｓでオン及びオフに切替えられ、そうしてキャパシタ１０８、１１０は交互にチャージ及びディスチャージされ、ディジタル入力信号の包絡線が変化しないなら、おおよそ一定の電圧が電力アンプ１０６に供給される。
【００２７】
制御信号１０３は高い精度で包絡線の大きさを表すため、多数のビット数でもよい。或いは、制御信号は僅か１ビットでもよい。
【００２８】
包絡線検出と並行して、ディジタル入力信号はディジタル・フィルター１１２に入力される。フィルターされた信号は次にシグマ−デルタ（Σ−Δ）モジュレータ１１４に入力される。変調済みのフィルターされた信号はディジタル−アナログ変換器（ＤＡＣ）１１６に入力され、アナログ信号に変換される。
【００２９】
フィルター１１２、シグマ−デルタ・モジュレータ１１４及びＤＡＣ１１６の効果は、ディジタル信号をアナログ信号に変換して増幅され得るようにし、そして信号を遅延させてその電力アンプ１０６への到着を包絡線検出器１０２により決定されるような正確な電圧レベルに同調させることである。このように原理的には必要なのはディジタル遅延及びＤＡＣだけである。図６に示される例では、シグマ−デルタ・モジュレータ１１４及びＤＡＣ１１６もまた固有の遅延を有するが、遅延は第１にディジタル・フィルター１１２により導入される。当業者にはよく知られるようにシグマ−デルタ・モジュレータ１１４は入力信号のワード長を減らす。入力信号は複雑かもしれず（オーディオ信号は典型的には２４ビットである。）、２４ビットＤＡＣの設計はとても困難であるが、これはＤＡＣ１１６を簡素化する。シグマ−デルタ・モジュレータ１１４、或いは他の如何様な適切なワード長低減ブロックを用いることにより、ＤＡＣ１１６の設計は非常に簡素化される。シグマ−デルタ・モジュレータ１１４は信号がサンプリングされないことを必要とし、これがディジタル・フィルター１１２の目的である。
【００３０】
ＤＡＣ１１６のアナログ出力信号は可変利得により信号を増幅するプリアンプ１１８に入力される。可変利得は制御信号により設定され、それはこの特定の例では音量信号である。オーディオ分野での多数の応用では、可変利得は典型的には減衰し、信号ノイズ比（ＳＮＲ）を改善する。
【００３１】
予備増幅された信号はプリアンプ１１８から電力アンプ１０６に出力され、そこで増幅されて、例えば、スピーカー、ヘッドホンの受音器、或いは、出力線コネクタのような負荷１２０に出力される。
【００３２】
アンプ１００は図４に関して記述されたアンプ５０に対して多数の利点を有する。ディジタル入力信号の包絡線を検出することにより、アンプ１００は包絡線検出と並行して信号を遅延させるためにディジタル遅延を利用できる。ディジタル遅延は実装が容易であり信号の歪みをもたらさない。更に、ディジタル遅延は容易に調整できＶＶＰＳ１０４は従来技術における場合のようには迅速に動作する必要が無く、そしてユーザに聴覚され得る音が生成しない。
【００３３】
上述のように、ディジタル遅延は固有遅延を有する１つ或いは複数の過程を利用していると理解される。例えば、図６に示される構成（即ち、ディジタル・フィルター１１２とシグマ−デルタ・モジュレータ１１４との組合せ）はＤＡＣ１１６を簡素化して信号を遅延もさせる。しかしながら、イコライザー回路が信号を変調し遅延させるために用いられ得る。また、ステレオ或いは３Ｄ処理も信号を遅延させる。ここでの列挙が全てではなく、信号を遅延させる如何なる処理或いは処理の組合せが用いられ得る。ＤＡＣ１１６単独による遅延もあり得る。
【００３４】
包絡線検出器１０２は当業者によく知られた多数の形態を取り得る。例えば、包絡線検出器１０２は包絡線を検出してそれを或る閾値と比較する。制御信号１０３が僅か１ビットの場合、包絡線検出器１０２は包絡線を閾値と比較する比較器を備えるものでよい。包絡線が閾値より低いとき、ＶＶＰＳ１０４は相対的に低い電圧を供給し、包絡線が閾値を越えるとき、ＶＶＰＳ１０４は相対的に高い電圧を供給する。
【００３５】
別の例によれば、制御信号１０３は、例えば入力信号の最上位ビット（ＭＳＢ）のような、特定のビットに基づいて、ディジタル入力信号から直接誘導されてもよい。この例によれば、ＭＳＢが高いときにはＶＶＰ１０４はより高い供給電圧を電力アンプ１０６に供給し、ＭＳＢが低いときにはＶＶＰ１０４はより低い供給電圧を電力アンプ１０６に供給する。
【００３６】
追加の比較器及び対応する閾値を用いることにより、例えば複数の電源レール或いは電圧レベルを用いるときには、精密な更なるビットが制御信号１０３に提供されてもよいと理解される。
【００３７】
可変電圧電源１０４は当業者によく知られた多様な形式の何れか１つであってもよい。ＶＶＰＳ１０４はチャージポンプ、ＤＣ−ＤＣ変換器、或いは他のモードスイッチド電源であってもよい。更に、示されたＶＶＰＳ１０４はスイッチド電源であるが、アンプ１００は非スイッチド電源（例えば、リニア・レギュレータ）を用いても良い。また、図６に示されるＶＶＰＳ１０４は正及び負の電圧出力を電力アンプに提供する。しかし、これは必須ではない。ＶＶＰＳはただ１つの電圧を電力アンプに供給してもよい。後に述べる図１４及び図１５はＶＶＰＳ１０４として用いられ得る２つのチャージポンプを図示している。
【００３８】
図７は本発明の他の態様に従うアンプ２００を示す。
【００３９】
以下により詳細に述べる多数のコンポーネントを除けば、アンプ２００はアンプ１００に類似している。両アンプ１００、２００に共通するコンポーネントは元の参照番号のままであり、更には述べない。包絡線検出器２０２及びＶＶＰＳ２０４はアンプ１００内のそれらの対応部分と同様の働きをする。しかし、一方或いは両者は以下に述べられるように調整される。アンプ２００では、プリアンプ１１８における可変利得を節制するためにプリアンプ１１８に加えられる制御信号（即ち、音量信号）は、電力アンプに供給される電圧を調整するためにも用いられる。
【００４０】
上述のように、プリアンプ１１８内に適用される可変利得は典型的には信号雑音比を改善するために減衰する。しかし、アンプ１００では包絡線検出、そして従って電力アンプ１０６に供給される電圧は、全く入力信号に基づいている。システムの利得の全てが包絡線検出の後に存在する。こうして、音量が減衰に終わる結果では、電力浪費がある。もし音量が増大に終わるなら、電力アンプ１０６からの信号出力の切取りがあるだろう。
【００４１】
包絡線検出への音量の適用を達成するには多数の仕方がある。
【００４２】
入力信号は包絡線検出器２０２に入る前に音量信号により変調されてもよく、そうすれば音量は検出された包絡線に既に斟酌されている（例えば、入力信号が音量信号により倍量されてもよい。）。
【００４３】
また、包絡線検出器２０２からＶＶＰＳ２０４への制御信号出力が音量信号により変調されてもよく、そうしてＶＶＰＳ２０４はそれに応じてその電圧出力を調整できる（例えば、制御信号が音量信号により倍量されてもよい。）。この後者の方法はシステムの解像度を増加させるという利点を有し、包絡線検出器２０２は全入力信号を用いて包絡線を検出できる。また、音量に適した制御信号を出力するために、包絡線検出器２０２の検出手法が音量信号により調整されてもよい。更なる別の方法では、ＶＶＰＳ２０４の出力は音量信号により調整されてもよく、そうして電力アンプ１０６に供給される電圧は音量のために調整される。
【００４４】
以上の論述は、プリアンプ１１８内の可変利得の設定のためには通常であったように、音量制御信号のプリアンプ１１８への適用だけでなく、入力信号の包絡線検出にも適用する。しかしながら、当業者には明らかなように可変利得自体が入力信号の包絡線の検出に適用されてもよい。「音量に基づく」音量或いは信号の調整或いは変更についての以上の及び以下の論及は従ってまた可変利得に基づく音量或いは信号の調整或いは変更をも意味する。プリアンプでの可変利得は定義上音量制御に従って変化し、そしてこのようにして可変利得に基づく音量或いは信号の調整或いは変更は音量に基づくそうした音量或いは信号の間接的な調整或いは変更と等価である。
【００４５】
音量を包絡線の検出へ適用するという上述の概念は、ディジタル入力信号及び混成アンプに関してのみこれまでは論述されてきた。しかしながら、包絡線検出への音量利得の適用は、図４を参照して述べられたような、アナログ入力信号及びアナログ・アンプを有するシステムにおいても同等に利点を有するであろうことは当業者には容易に理解される。例えば、アンプ５０において、アンプ２００及び図７を参照して前述されたように、音量は、音量検出器５２における音量検出の前、最中、或いは、後の何れに適用されてもよい。
【００４６】
図８は本発明の別の態様によるアンプ３００を示す。
【００４７】
以下により詳細に述べられる若干数のコンポーネントを除いて、アンプ３００は図６のアンプ１００に似ている。アンプ１００、３００に共通のコンポーネントは参照番号を同じくし更には述べられない。包絡線検出器３０２及びＶＶＰＳ３０４はアンプ１００のそれらの対応部分と同様に働く。しかし、一方或いは両方の動作は以下に述べられるように調整され得る。
【００４８】
以前に述べられたアンプ等と同様、キャパシタ１０８、１１０はＶＶＰＳ３０４がオンにスイッチするとチャージされ、そしてＶＶＰＳ３０４がオフにスイッチするとディスチャージされる。上述のように、キャパシタ１０８、１１０を横切る電圧の上昇及び下降は「リップル電圧」として知られている（図５参照）。
【００４９】
キャパシタ１０８、１１０を横切るリップル電圧を低減させるため、ＶＶＰＳ３０４のスイッチング周波数Ｆｓを増大させて、キャパシタ１０８，１１０が再チャージされる前程にはディスチャージされないようにしてもよい。しかしながら、所定期間内でより多くの回数スイッチされる程、スイッチング周波数Ｆｓの増大がＶＶＰＳ３０４自身の内部のより大きな電力消費に帰着する。
【００５０】
キャパシタ１０８，１１０のディスチャージ速度は負荷１２０で散逸される電力量に依存し、負荷１２０はそして電力アンプ１０６により増幅される信号に依存する。信号が電力アンプ１０６に達する前に、その包絡線が検出されて（音量制御信号により設定されるような）可変利得がプリアンプ１１８の入力信号に印加される。これら両ファクター（即ち、信号包絡線及び音量）は電力アンプ１０６に入力する入力信号に影響する。
【００５１】
アンプ３００はクロック発生器３０６を備え、それは音量信号を受信し周波数Ｆｓ‘でクロック信号を発生する。クロック信号の周波数Ｆｓ‘は音量が相対的に高いときは相対的に高く調整され、音量が相対的に低いときは相対的に低く調整される。クロック信号はＶＶＰＳ３０４に出力され、ＶＶＰＳ３０４は周波数Ｆｓ‘でスイッチする。 従って、より高い音量では、負荷１２０に流れ込む電流が高いときであり、そしてこのようにキャパシタ１０８、１１０は相対的に速くディスチャージし、ＶＶＰＳ３０４のスイッチング周波数Ｆｓ’もまた高い。これはキャパシタ１０８、１１０を横切る電圧が適切なレベルに維持される事を意味する。
【００５２】
反対に、音量が相対的に低く、より低い電流が負荷１２０に流れ込むと、キャパシタ１０８、１１０は相対的に遅くディスチャージする。この場合、キャパシタ１０８、１１０は頻繁にチャージされなくともよいので、スイッチング周波数Ｆｓ‘は低くてよく、そうして電力が節約される。図８の実施例は第１及び第２スイッチング周波数を有するとして記述されたが、多様なスイッチング周波数が用いられてもよい。
【００５３】
図９は本発明の別の態様によるアンプ４００を示す。
【００５４】
以下により詳細に述べられる若干数のコンポーネントを除いて、アンプ４００は図６のアンプ１００に似ている。アンプ１００、４００に共通のコンポーネントは参照番号を同じくし更には述べられない。包絡線検出器４０２及びＶＶＰＳ４０４はアンプ１００のそれらの対応部分と同様に働く。しかし、一方或いは両方の動作は以下に述べられるように調整され得る。
【００５５】
上述のように、特定の負荷１２０については、負荷１２０に流れ込む電流の量は入力信号の包絡線の大きさに依存する。この観点から、アンプ４００は包絡線検出器４０２からの更なる制御信号を受信するクロック発生器４０６を備える。クロック発生器４０６は周波数Ｆ８‘のクロック信号を発生する。クロック信号はＶＶＰＳ４０４に出力され、ＶＶＰＳ４０４は周波数Ｆ５‘でスイッチする。従って、信号包絡線が大きいとき負荷１２０に流れ込む電流量は高くなり、こうしてキャパシタ１０８、１１０は相対的に速くディスチャージされる。従って、ＶＶＰＳ４０４のスイッチング周波数Ｆ５‘も高くなり、こうしてキャパシタ１０８、１１０を横切る電圧が適切なレベルに維持される。
【００５６】
反対に、信号包絡線が相対的に低いと、より少ない電流が負荷１２０に流れ込み、そして従って、キャパシタ１０８、１１０が相対的に遅くディスチャージされる。この例では、キャパシタ１０８、１１０は頻繁にチャージされる必要が無いので、スイッチング周波数Ｆ８‘はより低くてもよく、そして従って電力が節約される。図９の実施例は第１及び第２スイッチング周波数を有するとして記述されたが、多数のスイッチング周波数が用いられてもよい。
【００５７】
両アンプ３００、４００は、ＶＶＰＳ３０４、４０４のスイッチング周波数が信号包絡線及び音量の両方を斟酌しているように調整されてもよい。これは多数の手法で達成される。 例えば、図７を参照して述べられたように音量が包絡線検出器３０２、４０２に適用されてもよい。即ち、アンプ４００では包絡線が包絡線検出器で検出される前に信号が音量で増幅されてよい（例えば、信号は音量で倍量される。）。或いは、包絡線検出器４０２からクロック発生器４０６への制御信号出力が音量により変更されてもよい（例えば、制御信号が音量により倍量されてもよい。）。アンプ３００では、クロック信号を発生するときに包絡線及び音量の両者が斟酌されるように包絡線検出器３０２が制御信号をクロック発生器３０６に出力してもよい。当業者は音量、包絡線、及びそれらの組合せがＶＶＰＳのスイッチング周波数を変更するために用いられる多様な方法を思い付く事ができる。更に、音量、信号包絡線、或いはそれらの組合せのスイッチング周波数への適用はアナログ入力信号及びアナログ・アンプを備えたシステムにおいても同等に利点を有するであろうことは当業者には容易に理解される。
【００５８】
こうして、例えば図４を参照して述べられたような、アナログ・アンプは図８及び９を参照して述べられたようなクロック発生器を有するなら、つまり実質的に同じような働きをする。
【００５９】
スイッチング電源の２つの電源損失源は導電損失とスイッチング損失である。導電損失はスイッチング電源の各スイッチによる電力散逸に関連し、そしてスイッチング損失は各スイッチのスイッチング、即ち、駆動中の電力散逸に関連する。典型的にはスイッチング電源はスイッチング電源の素子としてＭＯＳＦＥＴを用いる。大きなＭＯＳＦＥＴは、特定の電流について相対的により小さなＭＯＳＦＥＴよりも、より低いチャネル抵抗、即ち、ソース−ドレイン間抵抗ＲＤＳを有する。しかしながら、その相対的により大きなゲート面積ゆえに、大きなＭＯＳＦＥＴは、特定の動作周波数について、より小さなＭＯＳＦＥＴよりも、より大きなスイッチ駆動電流損失、即ち、スイッチング損失を招くより高いゲートチャージを必要とする。高い出力電流ではスイッチング損失は典型的には導電損失よりも重大性が少ないが、スイッチング損失は低い出力電流では重大な非効率となる。こうして、ＶＶＰＳがスイッチする度に、例えば、典型的にはチャージポンプの出力電圧を調整するために用いられる、チャージポンプの内部スイッチはあるエネルギーを膨張させる。このスイッチング損失エネルギーは1/2CV2に等しく、ここでＣはスイッチのキャパシタンス、Ｖはスイッチを横切る電圧である。こうして、多くの割合の時間においてスイッチされるのに加えて、僅かなスイッチング動作でもエネルギーを費やす。
【００６０】
上述のように、ＶＶＰＳ内のＭＯＳＦＥＴスイッチは固有ゲート・キャパシタンス及び固有チャネル抵抗RDS.を有する。抵抗RDSはＬ／Ｗに比例し、ここでＬはＭＯＳＦＥＴスイッチのチャネル長でありＷはチャネル幅である。ゲート・キャパシタンスは積ＷＬに比例する。
【数１】
0005539557.tif 000002
【００６１】
従って、ＭＯＳＦＥＴスイッチの幅の増大はゲート・キャパシタンスを増大させ、その抵抗を減少させる。前記幅の減少は逆の効果を有する。
【００６２】
多数の異なるタイプのスイッチがＶＶＰＳ内に用いられ、例えば単独ＭＯＳＦＥＴ、伝送ゲート（例えば、ＮＭＯＳ及びＰＭＯＳトランジスタ）等である。しかしながら、上述の基本的原理はＭＯＳスイッチの各タイプについて同じである。ＭＯＳスイッチの動作中に費やされるエネルギーは1/2CV2であり、キャパシタンスはスイッチのゲート面積（ＷＬ）に比例する。
【００６３】
図１０は更なるアンプ５００を示す。
【００６４】
以下により詳細に述べられる若干数のコンポーネントを除いて、アンプ５００は図６のアンプ１００に似ている。アンプ１００、５００に共通のコンポーネントは参照番号を同じとし更には述べられない。
【００６５】
包絡線検出器５０２及びＶＶＰＳ５０４はアンプ１００のそれらの対応部分と同様に働く。しかし、一方或いは両方の動作は以下に述べられるように調整され得る。
【００６６】
アンプ５００は音量制御信号を受信しＶＶＰＳ５０４に制御信号５０５を出力するスイッチ選択ブロック５０６を備える。制御信号５０５は図１１及び図１２を参照して以下により詳細に述べられるようにＶＶＰＳ５０４がそのスイッチを調整するように指示する。
【００６７】
図１１はＶＶＰＳ５０４に用いられ得るスイッチの一例を示す。２つのスイッチ５５０、５５２は入力信号電圧Ｖｉｎ及び出力電圧Ｖｏｕｔの間に並列に接続されている。第１スイッチ５５０は比較的広く、そして従って比較的低い抵抗と高いキャパシタンスを有する。第２スイッチ５５２は比較的狭く、そうして比較的高い抵抗しかし低いキャパシタンスを有する。高い電圧を出力するため（即ち、出来るだけ大きなＶｉｎを転送してＶｏｕｔへと横切らせるため）、ＶＶＰＳ５０４のスイッチには低い抵抗が要求される。従ってこの例では広いスイッチ５５０が用いられる。キャパシタンスＣが高いのでより多量のエネルギーが消費されるが、しかしこれは十分なＶｏｕｔを達成するために必要である。
【００６８】
しかしながら、低い出力電圧しか要求されないなら、スイッチの抵抗は高くてもよい。従って、この例ではより狭いスイッチ５５２が用いられ得る。狭いスイッチ５５２のキャパシタンスが低くなるほど、その動作中には一層少ないエネルギーしか消費されない。図１１は唯２つのスイッチ、５５０、５５２、を示すが、夫々が異なる「幅」を有する多数のスイッチが用いられてもよい。
【００６９】
図１２はスイッチ５５０、５５２の１つの取り得る実装を示す。シングル・スイッチ５６０は図示のように不均等に、領域５６２、５６４に分けられる。この構成は３つの取り得るスイッチ幅を与える。即ち、最も小さな領域５６４、より大きな領域５６２、及び、両領域５６２及び５６４の組合せである。また、多数のスイッチが提供され、異なる数のスイッチがオンになって全体としての抵抗及びキャパシタンスが所望の電圧に調整されてもよい。
【００７０】
アンプ５００内のスイッチ選択ブロック５０６がどのように動作してアンプ５００の電力消費を低減させるかがここで分かる。音量が高いと、より大きな量の電圧がキャパシタ１０８、１１０で要求される。それゆえ、この場合は、スイッチ選択ブロック５０６はＶＶＰＳ５０４が相対的に広いスイッチを使用するように指示する。音量が低いと、より低い電圧がキャパシタ１０８，１１０で要求される。この場合は、スイッチ選択ブロック５０６はＶＶＰＳ５０４を指示して相対的に狭いスイッチを使用させ、ＶＶＰＳ５０４内のスイッチング損失は最小化される。
【００７１】
図１３は更なるアンプ６００を示す。
【００７２】
以下により詳細に述べられる若干数のコンポーネントを除いて、アンプ６００は図６のアンプ１００に似ている。アンプ１００、６００に共通のコンポーネントは参照番号を同じくし更には述べられない。包絡線検出器６０２及びＶＶＰＳ６０４はアンプ１００のそれらの対応部分と同様に働く。しかし、一方或いは両方の動作は以下に述べられるように調整され得る。
【００７３】
アンプ６００は包絡線検出器６０６からの制御信号を受信しＶＶＰＳ６０４に制御信号６０５出力するスイッチ選択ブロック６０６を更に備えている。代替的構成では、スイッチ選択ブロック６０６はＶＶＰＳ６０４に出力するのと同じ制御信号を受信してもよい。制御信号は図１１及び１２を参照して前述されたようにそのスイッチを調整するように指示する。
【００７４】
信号包絡線が相対的に高いと、より多量の電圧がキャパシタ１０８，１１０で要求される。従って、この場合、スイッチ選択ブロック６０６はＶＶＰＳ６０４が相対的に広いスイッチを用いるよう指図する。信号包絡線が相対的に低いと、より少量の電圧がキャパシタ１０８，１１０で要求される。この場合、スイッチ選択ブロック６０６はＶＶＰＳ６０４が相対的に狭いスイッチを用いるよう指示し、ＶＶＰＳ６０４のスイッチング損失は最小化される。上述のように、用いられ得るスイッチは夫々異なる「幅」を有すると理解される。
【００７５】
両アンプ５００、６００はスイッチ選択ブロック５０６，６０６が信号包絡線と音量との両方を斟酌するように調整されている。これは多様な仕方で達成される。例えば、図７を参照して述べられたように音量は包絡線検出器５０２，６０２に印加される。 即ち、アンプ６００では入力信号は包絡線検出器６０２で検出される前に音量で変更される（例えば、信号は音量で倍量される。）。 或いは、包絡線検出器６０２からスイッチ選択ブロック６０６への制御出力信号は音量により変更されてもよい（例えば、出力制御信号は音量信号により倍量される。）。 或いは、スイッチ選択ブロック６０６からの制御信号６０５が音量信号により変更されてもよい。アンプ６００では、包絡線検出器６０２は、検出した入力信号包絡線を示す、更なる制御信号をスイッチ選択ブロック６０６に出力してスイッチ選択制御信号を生成するときに包絡線及び音量の両者が斟酌されるようであってよい。当業者は音量、包絡線、及びそれらの組合せがＶＶＰＳで用いられるスイッチを変更させる多数の方法を思い付くことができる。
【００７６】
更に、音量、信号包絡線、或いはそれらの組合せの信号スイッチ選択ブロックへの適用はアナログ入力信号及びアナログ・アンプを備えたシステムにおいても同等に利点を有するであろうことは当業者には容易に理解される。こうして、例えば図４を参照して述べられたような、アナログ・アンプは図１０及び１３を参照して述べられたようなスイッチ選択ブロックを有するなら、つまり実質的に同じような働きをする。
【００７７】
図１４ａは図６、７、８、９、１０及び１３夫々のＶＶＰＳ１０４、２０４、３０４、５０４、６０４として用いられるチャージポンプ１４００を示す。更に、チャージポンプ１４００はまたアンプ２００、３００、４００、５００、６００のアナログな等価回路中の何れかのＶＶＰＳとして用いられるにもまた適している。
【００７８】
図１４ａは新しいインバータチャージポンプのブロック図であり、「レベル・シフトチャージポンプ（ＬＳＣＰ）」１４００と呼んでいる。 ２つの蓄積キャパシタＣＲ１及びＣＲ２、フライング・キャパシタＣｆ及びスイッチ・コントローラ１４２０により制御されるスイッチ・アレイ１４１０がある。しかしながら、この構成では、蓄積キャパシタＣＲ１、ＣＲ２のどちらも入力供給電圧ＶＤＤには直接接続されず、スイッチ・アレイ１４１０を介してのみ接続される。ＬＳＣＰ１４００は開ループチャージポンプとして構成されるが、閉ループ構成も当業者には直ちに認識され理解される。従って、ＬＳＣＰ１４００は予め定められた制約内の各出力Ｎ１２−Ｎ１１、Ｎ１３−Ｎ１１に交差して接続された各負荷（図示せず）に依拠する。ＬＳＣＰ１４００は共用電圧源（ノードＮ１１）、即ち、接地で参照される２つの電圧Ｖｏｕｔ＋、Ｖｏｕｔ−を出力する。出力Ｖｏｕｔ＋、Ｖｏｕｔ−、Ｎ１１に接続されるのは、図示だけのために、負荷１４５０である。実際にはこの負荷１４５０は電源としての同じチップに全体が或いは部分が配置されてもよく、或いは又、チップ外に配置されてもよい。負荷１４５０は電力アンプ１０６と負荷１２０との組合せである。
【００７９】
ＬＳＣＰ１４００は、入力電圧＋ＶＤＤについては、ＬＳＣＰ１４００が＋ＶＤＤ／２及び−ＶＤＤ／２の大きさの出力を発生するように動作するが、軽い負荷の時にはこれらのレベルは、実際は、＋／−ＶＤＤ／２−ｌｌｏａｄとなる。ｌｌｏａｄが負荷電流に等しい場合、Ｒｌｏａｄは負荷抵抗に等しい。ノードＮ１２及びＮ１３を横切る出力電圧の大きさ（ＶＤＤ）はノードＮ１０及びＮ１１を横切る入力電圧（ＶＤＤ）に同じか実質的に同じである。
【００８０】
図１４ｂはＬＳＣＰ１４００のより詳細な表現を示し又、特に、スイッチ・アレイ１４１０の詳細が示されている。スイッチ・アレイ１４１０はスイッチ・コントローラ１４２０からの対応する制御信号ＣＳ１−ＣＳ６により夫々が制御される６つのスイッチＳ１−Ｓ６を備えている。スイッチは、第１スイッチＳ１がフライング・キャパシタＣｆの正プレートと入力電圧源との間に接続され、第２スイッチＳ２はフライング・キャパシタＣｆの正ブレートと第１出力ノードＮ１２との間であり、第３スイッチＳ３はフライング・キャパシタＣｆの正プレートと共用端子Ｎ１１との間であり、第４スイッチＳ４はフライング・キャパシタＣｆの負プレートと第１出力ノードＮ１２との間であり、第５スイッチＳ５はフライング・キャパシタＣｆの負プレートと共用端子Ｎ１１との間であり、第６スイッチＳ６はフライング・キャパシタＣｆの負プレートと第２出力端子Ｎ１３との間である。スイッチは、例えば、集積回路プロセス技術或いは入力及び出力電圧の要請により、幾つもの異なる手法（例えば、ＭＯＳトランジスタ・スイッチは或いはＭＯＳ伝送ゲート・スイッチ）により実装され得ることに注意されたい。
【００８１】
図１５ａは図６、７、８、９、１０及び１３の夫々の何れかのＶＶＰＳ１０４、２０４、３０４、４０４、５０４、６０４として用いられるのに適した更なるチャージポンプを示す。更に、チャージポンプ２４００はまたアンプ２００、３００、４００、５００、６００のアナログ等価回路の何れかのＶＶＰＳとして用いられるのにも適している。
【００８２】
図１５ａは更なる新規な反転チャージポンプのブロック図であり、それを「二重モード・チャージポンプ」（ＤＭＣＰ）２４００と呼ぶ。再び２つの蓄積キャパシタＣＲ１及びＣＲ２、フライング・キャパシタＣｆ及びスイッチ制御モジュール２４２０（ソフトウェア或いはハードウェアで実装され得る。）で制御されるスイッチ・アレイ２４１０がある。この構成では、蓄積キャパシタＣＲ１及びＣＲ２の何れも入力供給電圧ＶＤＤに直接には接続されず、むしろスイッチ・アレイ２４１０を介して接続される。
【００８３】
ＤＭＣＰ２４００は開ループ型チャージポンプとして構成されたが、閉ループ型チャージポンプ構成も当業者には容易に想到そして理解されることを理解されたい。 従って、ＤＭＣＰ２４００は各出力Ｎ１２−Ｎ１１、Ｎ１３−Ｎ１１に交差して接続される所定の制限内の各負荷（図示せず）に依存する。 ＤＭＣＰ２４００は共用電圧源（Ｎ１１）で参照される２つの出力電圧Ｖｏｕｔ＋、Ｖｏｕｔ−を出力する。 出力Ｖｏｕｔ＋／Ｖｏｕｔ−、Ｎ１１に接続され、そして図示されるのは１つの負荷２４５０だけである。実際には、この負荷２４５０は電源と同一チップ内に全体的に或いは部分的に所在してもよいし、或いはチップ外に所在してもよい。負荷２４５０は電力アンプ１０６及び負荷１２０の組合せである。
【００８４】
ＤＭＣＰ２４００は２つのモードで動作し得る。第１モードではＤＭＣＰ２４００は、例えば入力電圧＋ＶＤＤについて、ＤＭＣＰ２４００は入力電圧＋ＶＤＤの計算上は分数の大きさの各出力を生成するように、動作する。 以下の実施例では、この第１モードで生成される出力は＋Ｖｄｄ／２、−ＶＤＤ／２の大きさであり、しかし軽い負荷では、これらのレベルは、実際上は、＋／−ＶＤＤ／２−ｌｌｏａｄ．Ｒｌｏａｄとなり、ここでｌｌｏａｄは負荷電流に等しくＲｌｏａｄは負荷抵抗に等しい。この例では、ノードＮ１２及びＮ１３を横切る出力電圧の大きさ（ＶＤＤ）はノードＮ１０及びＮ１１を横切る入力電圧のそれ（ＶＤＤ）と等しいか、或いは実質的に等しい。第２モードではＤＭＣＰ２４００は＋／−ＶＤＤの二重のレール出力を生成する。
【００８５】
図１５ｂはＤＭＣＰ２４００のより詳細な部分及び、特に、スイッチ・アレイ２４１０の詳細が示されている。スイッチ・アレイ２４１０はスイッチ制御モジュール２４２０からの対応する制御信号ＣＳ１−ＣＳ６により夫々が制御される６つのスイッチＳ１−Ｓ６を備えている。スイッチは、第１スイッチＳ１がフライング・キャパシタＣｆの正プレートと入力電圧源との間に接続され、第２スイッチＳ２はフライング・キャパシタＣｆの正ブレートと第１出力ノードＮ１２との間であり、第３スイッチＳ３はフライング・キャパシタＣｆの正プレートと共用端子Ｎ１１との間であり、第４スイッチＳ４はフライング・キャパシタＣｆの負プレートと第１出力ノードＮ１２との間であり、第５スイッチＳ５はフライング・キャパシタＣｆの負プレートと共用端子Ｎ１１との間であり、第６スイッチＳ６はフライング・キャパシタＣｆの負プレートと第２出力端子Ｎ１３との間である。任意選択的に、入力電圧源（ノードＮ１０）と第１出力ノードＮ１２との間に、第７スイッチＳ７が設けられてもよい。またより詳細に示されるのはどちらのコントローラ２４２０ａ、２４２０ｂ或いは制御プログラムが用いられるかを判断し、そうしてどちらのモードでＤＭＣＰが動作するかを決定するためのモード選択回路２４３０を備えた制御モジュール２４２０である。また、モード選択回路２４３０及びコントローラ２４２０ａ、２４２０ｂの組合せは単一の回路ブロック（図示せず）内に実装され得る。 
第１モードでは、スイッチＳ１−Ｓ６が用いられそしてＤＭＣＰ２４００はＬＳＣＰ１４００に似た態様で動作する。第２モードでは、スイッチＳ１−Ｓ３及びＳ５−Ｓ６／Ｓ７が用いられ、スイッチＳ４は冗長である。
【００８６】
スイッチは、例えば、集積回路プロセス技術或いは入力及び出力電圧の要請により、幾つもの異なる手法（例えば、ＭＯＳトランジスタ・スイッチは或いはＭＯＳ伝送ゲート・スイッチ）により実装され得ることに注意されたい。
【００８７】
ここで述べられるアンプは好ましくは集積回路に組込まれる。例えば、その集積回路はＭＰ３プレイヤー、移動電話、カメラ或いは衛星ナビゲーション・システムのようなオーディオ及び又はビデオシステムの部分を成すものであってもよく、そのシステムは（バッテリ電源携帯システムのような）携帯型或いは（ハイ−ファイ・システム或いはテレビ映像受信器のような）主電源されるものでも或いは自動車内、列車内、或いは飛行機内娯楽システムでもあり得る。上記に特定された信号より更に、アンプで増幅された信号はノイズ消去プロセスで用いられる周囲ノイズを示してもよい。
【００８８】
当業者は上述の装置及び方法は、例えばディスク、ＣＤ或いはＤＶＤ−ＲＯＭ、読み出し専用メモリのようなプログラム・メモリ（ファームウェア）のような搬送媒体上、或いは光学的或いは電気的信号媒体のようなデータ搬送媒体上のプロセッサ制御コードとして実装され得ることを理解するでしょう。多くの応用例について、発明の実施例はＤＳＰ（ディジタル信号プロセッサ）、ＡＳＩＣ（特定用途向け集積回路）あるはＦＰＧＡ（現場で書換可能なゲートアレイ）で実装され得る。こうしてコードは、例えばＳＡＩＣ或いはＦＰＧＡを設定或いは制御するための、通常のプログラム・コード或いはマイクロコードを備えてもよい。コードは又再書換可能な論理ゲートアレイのような再構成可能な装置を動的に構成するためのコードをも備えていてもよい。同様にVerilogＴＭ或いはＶＨＤＬ（非常な高速度の集積回路のハードウェア記述言語）のようなハードウェア記述言語のためのコードを備えてもよい。当業者には理解されるように、コードは互いに交信され複数のコンポーネントに分散されてもよい。適切な場合には、実施例はアナログ及びディジタル・ハードウェアを構成するために現場で（再）プログラム可能なアナログアレイ或いは同様の装置を稼働させるためのコードを用いて実装されてもよい。
【００８９】
上述の実施例は本発明を制限するのではなく当業者は添付の請求項の範囲を逸脱することなく多様な代替的実施例を設計する事が出来ることを理解されたい。用語「備える」は請求項に列挙されたもの以外の要素或いはステップの存在を排除するものではなく、「一」或いは「或る」は複数を排除するものではなく、そして、単一のプロセッサ或いは他のユニットが請求項に記載された幾つかのユニットの機能を充足するものであってもよい。請求項中の如何なる参照番号も請求範囲を制限するものと解釈してはならない。
【図１】
0005539557.tif 000003
【図２】
0005539557.tif 000004
【図３】
0005539557.tif 000005
【図４】
0005539557.tif 000006
【図５】
0005539557.tif 000007
【図６】
0005539557.tif 000008
【図７】
0005539557.tif 000009
【図８】
0005539557.tif 000010
【図９】
0005539557.tif 000011
【図１０】
0005539557.tif 000012
【図１１】
0005539557.tif 000013
【図１２】
0005539557.tif 000014
【図１３】
0005539557.tif 000015
【図１４ａ】
0005539557.tif 000016
【図１４ｂ】
0005539557.tif 000017
【図１５ａ】
0005539557.tif 000018
【図１５ｂ】
0005539557.tif 000019