(57)【特許請求の範囲】
【請求項１】
基板上に、ソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極を含む薄膜トランジスタにおいて、
前記チャネル層は、酸化物半導体にボロンを含有する窒化物を含む半導体薄膜であり、
前記ボロンが含有された窒化物は、ボロンが半導体薄膜を構成する酸化物半導体の金属原子の全体原子量に対して０．０１乃至５０ａｔ％の範囲内に存在するように含まれることを特徴とする薄膜トランジスタ。
【請求項２】
前記チャネル層の上部に、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質で形成されたチャネル保護層をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記薄膜トランジスタは、基板上に順次にソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極が形成されている上部ゲートコプレーナ型構造；基板上に順次にチャネル層、ソース・ドレーン電極、ゲート絶縁層及びゲート電極が形成されている上部ゲートスタガード型構造；基板上に順次にゲート電極、ゲート絶縁層、ソース・ドレーン電極及びチャネル層が形成されている下部ゲートコプレーナ型；または基板上に順次にゲート電極、ゲート絶縁層、チャネル層及びソース・ドレーン電極が形成されている下部ゲートスタガード型構造であることを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記酸化物半導体として、ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−ＺｎＯ、Ｚｎ−Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ及びＳｎＯ２よりなる群から一種以上選択されることを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項５】
前記ボロンが含有された窒化物は、ＢＮであることを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項６】
前記ゲート絶縁層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質で形成された絶縁膜であることを特徴とする請求項１または２に記載の薄膜
トランジスタ。
【請求項７】
基板上にソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極を形成する薄膜トランジスタの製造方法において、
ボロンが含有された窒化物が組み合わせられた酸化物半導体の半導体薄膜でチャネル層を形成する段階と、
前記チャネル層をパターニングする段階と、を含み、
前記チャネル層の形成段階で、酸化物半導体として、ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−ＺｎＯ、Ｚｎ−Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ及びＳｎＯ２よりなる群から一種以上選択され、ボロンが含有された窒化物は、ボロンが半導体薄膜を構成する酸化物半導体の金属原子の全体原子量に対して０．０１乃至５０ａｔ％範囲内に存在するように含まれることを特徴とする薄膜トランジスタの製造方法。
【請求項８】
前記チャネル層の上部に絶縁物質でチャネル保護層を形成する段階をさらに含み、前記チャネル保護層は、チャネル層とともにパターニングされることを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記チャネル層の形成段階で、チャネル層は、ボロンが含有された窒化物が組み合わせられた酸化物半導体でスパッタリング法、ＰＬＤ法またはイオンビーム蒸着法を利用して５乃至１００ｎｍの厚さで常温乃至３００℃の間の温度で形成され、次いで、６００℃以下の温度で後熱処理することを特徴とする請求項７または８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記チャネル保護層の形成段階で、チャネル保護層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質を利用してＣＶＤ法、ＡＬＤ法、スパッタリング法で１乃至２０ｎｍの厚さで形成されることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記チャネル層またはチャネル保護層のパターニング段階で、パターニングは、フォトレジストでパターニングし、ドライまたはウェットエッチングまたはイオンミーリング法でエッチングされることを特徴とする請求項７または８に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記チャネル層またはチャネル保護層のパターニング段階で、パターニングはフォトレジストでリフトオフパターンを製作して実行され、前記フォトレジストは、１５０℃未満で適用されることを特徴とする請求項７または８に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記ゲート絶縁層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質を利用して原子層蒸着法で形成されることを特徴とする請求項７または８に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びその製造方法に関する。より詳細には、酸化物半導体に特定の窒化物を組み合わせた半導体薄膜を薄膜トランジスタのチャネル層に適用した酸化物薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタの製造において、チャネル層の形成時に主に使用される半導体素材として、大きく、シリコン基盤半導体素材、ＺｎＯ基盤半導体素材及び非ＺｎＯ基盤半導体素材が使用されている。以下、これらの各々について具体的に説明する。
【０００３】
（１）シリコン基盤半導体素材
非晶質シリコン及び多結晶シリコンを基盤とした素子が具現されており、非晶質シリコントランジスタは、移動度が略１ｃｍ／Ｖｓと低く、多結晶シリコントランジスタは、移動度が略１００ｃｍ／Ｖｓと高いが、素子の均一性において問題点を有している。
【０００４】
（２）ＺｎＯ基盤半導体素材
ＺｎＯ基盤半導体素材は、チャネル層を形成するとき、性能向上のために、亜鉛と酸素（Ｚｎ／Ｏ）の割合を調節する工法が開発されてきており、例えば、Ｌａ、Ｂａ、Ｓｒなどの置換を用いてバンド−ギャップを調節する構造的接近法や、低温熱処理及びレーザーアニリングのような後処理工程を調節する方法が挙げられる。
【０００５】
また、ＺｎＯ基盤半導体素材は、ＺｎＯの多結晶化構造に起因した特性劣化を改善させるための研究が進行されてきた。例えば、単結晶化の場合、グレーン成長方法、低温ＭＢＥ工程により改善しているし、非晶質化の場合、インジウム、ガリウム、亜鉛、酸素の４成分系素材を利用して改善している。しかしながら、インジウム、ガリウム、亜鉛、酸素の４成分系素材は、日本国のホソノ（Ｈｏｓｏｎｏ）によって特許化されているので、使用時にライセンスが要求されるという問題点がある。
【０００６】
ＺｎＯ基盤半導体素材を利用したチャネル層を形成するとき、Ｎ−タイプ及びＰ−タイプキャリア濃度の調節を用いた特性改善が研究されており、例えば、単元素ドーピング法または低価移植（implantation）工法が活用されており、また、３成分系化合物半導体、例えば、ＺｎＳｎＯ、ＭｇＺｎＯまたはＣｄＺｎＯなどが利用されており、３成分系化合物半導体に追加的な置換などについては研究が進行される余地が充分にある。
【０００７】
（３）非ＺｎＯ基盤半導体素材
非ＺｎＯ基盤半導体素材として、Ｉｎ−Ｇａ−Ｚｎ−Ｏタイプの非晶質半導体またはＩｎ２Ｏ３、ＳｎＯ２の個別酸化物半導体が挙げられる。前記Ｉｎ−Ｇａ−Ｚｎ−Ｏタイプの非晶質半導体は、ホソノの源泉特許を避けにくく、Ｉｎ２Ｏ３、ＳｎＯ２の個別酸化物半導体は、ＺｎＯに比べて特性が劣化するが、相対的に研究が少ないため、組成調節またはドーピング置換などを用いた特性改善に対する余地が十分である。非ＺｎＯ基盤半導体素材として、ＣｄＳ、ＺｎＳ、ＺｎＳｅなどの不透明半導体があるが、特性は、ＡＭＯＬＥＤに適用可能であるが、透明でないため、技術制約がある。
【０００８】
上記のように、シリコン基盤半導体素材、ＺｎＯ基盤半導体素材、及び非ＺｎＯ基盤半導体素材を使用した薄膜トランジスタは、次のような問題点を有する。
【０００９】
ＺｎＯ基盤半導体薄膜の場合、大気湿度、熱処理、製造過程などに薄膜の特性が敏感に変わることができるので、安定性において問題があり、結晶質チャネルで素子均一性に問題をもたらすことができる。一方、電流及び光に対する素子の変形が深刻になることができる。
【００１０】
また、ＺｎＯにインジウム及びガリウム酸化物を適用したＩＧＺＯチャネルが適用された薄膜トランジスタの場合、インジウム及びガリウムが枯渇資源であり、価格が高いという問題点を有する。
【００１１】
シリコン基盤半導体薄膜の場合、特に非晶質シリコンの場合、低い移動度が問題になり、多結晶シリコンの場合、均一度の問題がパネルの大型化に対して大きい短所として作用している。特に、非晶質シリコントランジスタは、電流による安定性に脆弱である。
【００１２】
全般的に酸化物薄膜トランジスタは、チャネル薄膜の内部的に、またはゲート絶縁膜との界面によって電流に対して安定性が脆弱になることができる。
【００１３】
また、そのほか、ＺｎＳ、ＺｎＳｅ、ＣｄＳなどを使用した薄膜トランジスタは、不透明なので、透明電子素子への応用が制限されることができる。
【００１４】
これより、本発明者らは、薄膜トランジスタに対する研究を進行しながら、薄膜トランジスタのチャネル層を形成するにあたって、酸化物半導体に特定の窒化物を組み合わせて使用する場合、移動度の増加及び高温での安定性を改善させることができることを知見し、本発明を完成した。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】米国特許公開第２００５／００１７２４４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明の目的は、特定の窒化物が組み合わせられた酸化物半導体で形成された半導体薄膜をチャネル層に適用し、移動度の増加及び高温での安定性を確保した薄膜トランジスタを提供することにある。
【００１７】
本発明の他の目的は、特定の窒化物が組み合わせられた酸化物半導体で形成された半導体薄膜をチャネル層として形成することを含む製造工程を最適化し、移動度の増加及び高温での安定性を確保した薄膜トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明は、基板上に、ソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極を含む薄膜トランジスタにおいて、前記チャネル層は、酸化物半導体にボロンまたはアルミニウムが含有された窒化物を含む半導体薄膜であることを特徴とする薄膜トランジスタを提供する。
【００１９】
本発明による薄膜トランジスタにおいて、チャネル層は、チャネル層の上部にＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質で形成されたチャネル保護層をさらに含むことが好ましい。
【００２０】
本発明による薄膜トランジスタは、基板上に順次にソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極が形成されている上部ゲートコプレーナ型構造と、基板上に順次にチャネル層、ソース・ドレーン電極、ゲート絶縁層及びゲート電極が形成されている上部ゲートスタガード型構造と、基板上に順次にゲート電極、ゲート絶縁層、ソース・ドレーン電極及びチャネル層が形成されている下部ゲートコプレーナ型、または基板上に順次にゲート電極、ゲート絶縁層、チャネル層及びソース・ドレーン電極が形成されている下部ゲートスタガード型構造を有する。
【００２１】
本発明による薄膜トランジスタにおいて、チャネル層に使用される酸化物半導体として、ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ及びＳｎＯ２よりなる群から一種以上選択されることが好ましく、前記ボロンまたはアルミニウムが含有された窒化物として、ＢＮまたはＡｌＮが好ましく、ボロンまたはアルミニウムを含む窒化物は、ボロンまたはアルミニウムが半導体薄膜を構成する酸化物半導体の金属原子の全体原子量に対して０．０１乃至５０ａｔ％の範囲内に存在するように含まれることが好ましい。
【００２２】
本発明による薄膜トランジスタにおいて、ゲート絶縁層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質で形成された絶縁膜であることが好ましい。
【００２３】
また、本発明は、基板上にソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極を形成する薄膜トランジスタの製造方法において、ボロンまたはアルミニウムが含有された窒化物が組み合わせられた酸化物半導体の半導体薄膜でチャネル層を形成する段階と、前記チャネル層をパターニングする段階とを含む薄膜トランジスタの製造方法を提供する。
【００２４】
本発明による薄膜トランジスタの製造方法において、チャネル層の上部に絶縁物質でチャネル保護層を形成する段階をさらに含み、前記チャネル保護層は、チャネル層とともにパターニングされることが好ましい。
【００２５】
本発明による薄膜トランジスタの製造方法において、チャネル層の形成段階で、酸化物半導体として、ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ及びＳｎＯ２よりなる群から一種以上選択され、ボロンまたはアルミニウムが含有された窒化物は、ボロンまたはアルミニウムが半導体薄膜を構成する酸化物半導体の金属原子の全体原子量に対して０．０１乃至５０ａｔ％の範囲内に存在するように含まれることが好ましい。
【００２６】
本発明による薄膜トランジスタの製造方法において、チャネル層は、窒化物が組み合わせられた酸化物半導体であって、スパッタリング法、ＰＬＤ法またはイオンビーム蒸着法を利用して５乃至１００ｎｍの厚さで常温乃至３００℃の間の温度で形成され、次いで、６００℃以下の温度で後熱処理して形成されることが好ましい。
【００２７】
本発明による薄膜トランジスタの製造方法において、チャネル保護層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質を利用してＣＶＤ法、ＡＬＤ法、スパッタリング法で１乃至２０ｎｍの厚さで形成されることが好ましい。
【００２８】
本発明による薄膜トランジスタの製造方法において、チャネル層またはチャネル保護層のパターニング段階で、パターニングは、フォトレジストでパターニングし、ドライまたはウェットエッチング、またはイオンミーリング法でエッチングされるか、またはフォトレジストでリフトオフパターンを製作して実施されることができ、フォトレジストは、１５０℃未満で適用されることが好ましい。
【００２９】
本発明による薄膜トランジスタにおいて、ゲート絶縁層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質を利用して原子層蒸着法で形成されることが好ましい。
【発明の効果】
【００３０】
本発明の効果は、次の通りである。
第一に、本発明による窒化物が組み合わせられた酸化物半導体で形成された半導体薄膜は、従来の酸化物半導体薄膜に比べて、移動度の増加など電気的特性が改善され、素子の活用可能性が非常に高くなった。
【００３１】
第二に、本発明による窒化物が組み合わせられた酸化物半導体で形成された半導体薄膜は、高温での安定性が高くて、工程中に発生する温度に対する抵抗力を増加させることができる。
【図面の簡単な説明】
【００３２】
【図１ａ】本発明の一実施例による薄膜トランジスタの構造を示す断面図である。
【図１ｂ】本発明の一実施例による薄膜トランジスタの構造を示す断面図である。
【図１ｃ】本発明の一実施例による薄膜トランジスタの構造を示す断面図である。
【図１ｄ】本発明の一実施例による薄膜トランジスタの構造を示す断面図である。
【図２ａ】本発明の他の一実施例による薄膜トランジスタの構造を示す断面図である。
【図２ｂ】本発明の他の一実施例による薄膜トランジスタの構造を示す断面図である。
【図２ｃ】本発明の他の一実施例による薄膜トランジスタの構造を示す断面図である。
【図２ｄ】本発明の他の一実施例による薄膜トランジスタの構造を示す断面図である。
【図３】本発明の実施例１で製作された薄膜トランジスタのトランスファープロットである。
【図４】本発明の実施例２で製作された薄膜トランジスタのトランスファープロットである。
【発明を実施するための形態】
【００３３】
以下、本発明をさらに詳しく説明する。
本発明による薄膜トランジスタは、図１の（ａ）乃至（ｄ）に示されたように、すなわち、基板１０上に、ソース・ドレーン電極２０、チャネル層３０、ゲート絶縁層４０及びゲート電極５０が順次に積層されているコプレーナ型構造、または、基板１０上に、チャネル層３０、ソース・ドレーン電極２０、ゲート絶縁層４０及びゲート電極５０が順次に積層されている逆スタガード型構造の上部ゲート薄膜トランジスタを構成することができ、また、基板１０上に、ゲート電極５０、ゲート絶縁層４０、ソース・ドレーン電極２０及びチャネル層３０が順次に積層されているコプレーナ型構造、または基板１０上に、ゲート電極５０、ゲート絶縁層４０、チャネル層３０、及びソース・ドレーン電極２０が順次に積層されているスタガード型構造の下部ゲート薄膜トランジスタを構成することができる。
【００３４】
本発明の他の実施例による薄膜トランジスタは、図２の（ａ）乃至（ｄ）に示されたように、チャネル層３０の上部に各々チャネル保護層Ａをさらに含む。
【００３５】
便宜上、図２（ａ）を参照して、各層について詳しく説明する。図２を参照すれば、本発明による薄膜トランジスタは、基板１０上に、ソース・ドレーン電極２０、チャネル層３０、チャネル保護層Ａ、ゲート絶縁層４０及びゲート電極５０を含む。
【００３６】
前記基板１０としては、この分野における一般的なものが使用されることができ、例えば、ガラス、金属箔、プラスチック、またはシリコンの中から選択されることができる。
【００３７】
前記基板１０上に形成されるソース・ドレーン電極２０は、ＩＴＯ、ＩＺＯ、ＺｎＯ：Ａｌ（Ｇａ）などの透明酸化物、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔｉなどの金属または伝導性高分子が使用されることができるが、これらに限定されるものではない。また、前記ソース・ドレーン電極２０は、前記金属と酸化物の二層構造を形成してもよい。前記ソース・ドレーン電極２０は、この分野における通常の厚さでスパッタリング法、原子層蒸着法（ＡＬＤ）、化学気相蒸着法（ＣＶＤ）などのような工程を通じて蒸着された後にパターニングされる。
【００３８】
前記基板１０とソース・ドレーン電極２０上のチャネル領域に形成されるチャネル層３０は、ボロンまたはアルミニウムが含有された窒化物が組み合わせられた酸化物半導体を利用して５乃至１００ｎｍの厚さで蒸着される。
【００３９】
前記蒸着は、この分野における一般的な蒸着方法を使用することができ、好ましくは、スパッタリング法、ＰＬＤ方法またはイオンビーム蒸着法などが使用される。スパッタリング蒸着時に、窒化物が組み合わせられた酸化物ターゲットが使用されることができ、また、窒化物ターゲット及び酸化物タケットを別々に装着し、同時スパッタリングすることもできる。ターゲットの場合、窒化物粉末と酸化物粉末を充分に混合した後、９００乃至１５００℃の温度で焼結して製作されることができる。この場合、焼結温度及び雰囲気は、粉末の種類及び相対的な量によって異なり、酸素、窒素及び真空雰囲気で焼結することができる。
【００４０】
前記チャネル層３０は、４５０℃以下の温度で蒸着されることができ、好ましくは、常温乃至３００℃で蒸着されることが好ましい。後熱処理は、６００℃以下の温度、好ましくは、３００乃至６００℃の範囲内で行われることができる。
【００４１】
前記酸化物半導体として、亜鉛酸化物系、錫酸化物系、インジウム酸化物系またはガリウム酸化物系のようなすべての酸化物半導体が対象になることができ、好ましくは、ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ（Ｉｎ２Ｏ３−ＺｎＯ）、Ｚｎ−Ｓｎ−Ｏ（ＺｎＯ−ＳｎＯ２）、Ｚｎ−Ｉｎ−Ｓｎ−Ｏ（ＺｎＯ−Ｉｎ２Ｏ３−ＳｎＯ２）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（Ｉｎ２Ｏ３−Ｇａ２Ｏ３−ＺｎＯ）、Ｉｎ−Ｇａ−Ｏ（Ｉｎ２Ｏ３−Ｇａ２Ｏ３）またはＳｎＯ２である。
【００４２】
前記酸化物半導体に組み合わせられるボロンまたはアルミニウムが含有された窒化物として、ＢＮまたはＡｌＮが使用されることができ、ボロン窒化物またはアルミニウム窒化物は、ボロンまたはアルミニウムが半導体薄膜を構成する金属酸化物の金属原子の全体原子量に対して０．０１乃至５０ａｔ％の範囲内に存在するように含まれることが好ましい。ボロン窒化物またはアルミニウム窒化物の添加は、移動度の増加だけでなく、高温での安定性をも大きく増大させる効果を有する。
【００４３】
前記チャネル層３０の上部には、選択的にチャネル保護層Ａが形成されることができる。チャネル保護層Ａは、エッチングなどからチャネル層を保護するために形成されるもので、その厚さは、１乃至２０ｎｍの範囲が好ましく、ＡｌＯｘ、ＳｉＮｘまたはＳｉＯｘなどの絶縁物質で形成されることができる。
【００４４】
チャネル保護層Ａの形成方法は、ＣＶＤ法、ＡＬＤ法またはスパッタリング法などの方法が適用されることができる。
【００４５】
前記チャネル層３０またはチャネル層３０とチャネル保護層Ａのパターニングは、イオンミーリング、ドライエッチング方法、ウェットエッチング方法またはリフトオフ方法で実行される。
【００４６】
前記リフトオフ方法は、フォトレジストでリフトオフパターンを形成して実行されることができ、ここで、フォトレジストは、蒸着温度に脆弱なので、１５０℃未満で適用されることが好ましい。
【００４７】
前記チャネル層３０と少なくとも部分的に界面を形成するゲート絶縁層４０は、アルミナ、シリコン窒化物またはシリコン酸化物を利用して４５０℃以下の温度で蒸着して形成される。アルミナの場合、ＡＬＤ法、ＰＥＣＶＤ法またはＭＯＣＶＤ法を使用し、好ましくは、ＡＬＤ法を使用して１００乃至２５０℃の温度で蒸着されることが好ましく、シリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）は、低温工程の場合、１００乃至３００℃の温度でＰＥＣＶＤ法により蒸着されることが好ましく、高温工程の場合、５００℃未満の温度が適用されることができる。前記ゲート絶縁層４０の形成後に、２００乃至３００℃の温度で後熱処理することが安定的な特性面から好ましい。
【００４８】
前記ゲート絶縁層４０の上に形成されるゲート電極５０は、ＩＴＯ、ＩＺＯ、ＺｎＯ：Ａｌ（Ｇａ）などのような透明酸化物、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｃｒ、Ａｌ／Ｃｒ／Ａｌ、Ｎｉなどのような様々な種類の抵抗が低い金属または伝導性高分子が使用されることができるが、これらに限定されるものではない。前記ゲート電極５０は、この分野における通常の厚さでスパッタリング法、ＡＬＤ法またはＣＶＤ法などの工程により蒸着された後にパターニングされる。
【００４９】
以下、本発明は、実施例によりさらに詳しく説明するが、本発明が下記実施例に限定されるものではない。
【００５０】
実施例１
基板上にＩＴＯを利用してソース・ドレーン電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングした。次に、前記ソース・ドレーン電極上にアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ａｌ−Ｏ−Ｎ（Ｚｎ：Ｉｎ：Ａｌ原子比＝２：２：１）を利用してスパッタリング法によって常温で蒸着し、２０ｎｍの厚さのアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ｏチャネル層を形成し、４００℃で１時間熱処理した。次に、チャネル層上にアルミナを利用してチャネル保護層を１０ｎｍの厚さで形成した。次に、チャネル層とチャネル保護層を薄いＨＦ溶液でウェットエッチングしてパターニングした。次に、前記パターン化されたチャネル層及びチャネル保護層上にアルミナを利用して１５０℃でＡＬＤ法で蒸着し、１９０ｎｍの厚さでゲート絶縁層を形成し、次いで、ゲート絶縁層を１２０℃まで加熱されたリン酸溶液でエッチングしてパターニングした。ゲート絶縁層上にＩＴＯを利用してゲート電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングし、薄膜トランジスタを製作した。得られたトランジスタの特性を評価し、その結果を図３に示した。図３から分かるように、ＳＳ値は、０．３３であり、移動度は、２２．１８ｃｍ２／ｓＶであった。
【００５１】
実施例２
基板上にＩＴＯを利用してソース・ドレーン電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングした。次に、前記ソース・ドレーン電極上にアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ｓｎ−Ａｌ−Ｏ−Ｎ（Ｚｎ：Ｉｎ：Ｓｎ：Ａｌ原子比＝３：５：１：０．５）を利用してスパッタリング法によって常温で蒸着し、２０ｎｍの厚さのアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ｓｎ−Ｏチャネル層を形成し、４００℃で１時間熱処理した。次に、チャネル層上にアルミナを利用してチャネル保護層を１０ｎｍの厚さで形成した。次に、チャネル層とチャネル保護層を薄いＨＦ溶液でウェットエッチングしてパターニングした。次に、前記パターン化されたチャネル層及びチャネル保護層上にアルミナを利用して１５０℃でＡＬＤ法で蒸着し、１９０ｎｍの厚さでゲート絶縁層を形成し、次いで、ゲート絶縁層を１２０℃まで加熱されたリン酸溶液でエッチングしてパターニングした。ゲート絶縁層上にＩＴＯを利用してゲート電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングし、薄膜トランジスタを製作した。得られたトランジスタの特性を評価し、その結果を図４に示した。図４から分かるように、ＳＳ値は、０．４０であり、移動度は、１７．９６ｃｍ２／ｓＶであった。
【００５２】
前記実施例の結果から、アルミニウム窒化物が組み合わせられた酸化物半導体をチャネル層に適用した薄膜トランジスタの電気的特性が改善したことを確認することができた。
【００５３】
このように窒化物が組み合わせられた酸化物半導体をチャネル層に適用した薄膜トランジスタは、多様な分野に応用されることができ、ディスプレーだけでなく、各種透明回路の設計に使用されることができる。例えば、医療用透明ディスプレーパネル、電子回路、ＵＶ  ＰＤ、透明ＬＥＤ、両方向透明モニターパネル、ＬＣＤ、ＯＬＥＤの駆動素子であって、パネル、透明ＲＦＩＤ、透明ガラス窓とディスプレー機能を同時に行うことができるスマト窓、自動車及び航空機などのヘッド−アップディスプレー（Head-up display；ＨＵＤ）、頭部装着型ディスプレー（Head Mounted Display；ＨＭＤ）、汎用透明ディスプレーまたは透明で且つ柔軟なディスプレーなどに使用されることができる。
【符号の説明】
【００５４】
１０  基板
２０  ソース・ドレーン電極
３０  チャネル層
４０  ゲート絶縁層
５０  ゲート電極
【図１ａ】
0005439287.tif 000002
【図１ｂ】
0005439287.tif 000003
【図１ｃ】
0005439287.tif 000004
【図１ｄ】
0005439287.tif 000005
【図２ａ】
0005439287.tif 000006
【図２ｂ】
0005439287.tif 000007
【図２ｃ】
0005439287.tif 000008
【図２ｄ】
0005439287.tif 000009
【図３】
0005439287.tif 000010
【図４】
0005439287.tif 000011