(57)【特許請求の範囲】
【請求項１】
印加電圧に応じて画素ごとに変化させることが可能な表示機能層と、
表示基準電位との電位差で前記表示機能層に前記印加電圧を付与する画素電極と、
前記画素電極に付与するための画素信号が印加される複数の画素信号線と、
検出駆動信号に応答して検出電位が発生し、当該検出電位が被検出物の近接にともなって変化する複数の検出電極と、
前記画素電極及び前記複数の検出電極との間でそれぞれ静電容量を介して結合する複数の駆動電極と、
前記画素電極との間で静電容量を介して前記表示基準電位との電位差を前記画素電極に印加し、かつ、前記複数の検出電極との間で静電容量を介して前記検出駆動信号を前記複数の検出電極に印加する駆動制御部と、
前記表示期間中に、前記複数の画素信号線に印加する複数の前記画素信号に、極性が異なる画素信号が含まれるように制御を行う画素信号制御部と、
を有する表示装置。
【請求項２】
前記駆動制御部は、前記検出駆動信号を印加する前記駆動電極が、表示走査が行われている前記画素ラインと重ならないように制御する、
請求項１に記載の表示装置。
【請求項３】
１つの画素内が２つの領域に区分され、各領域のそれぞれに前記画素電極とスイッチ素子が配置され、
前記画素信号制御部によって、同一の画素信号が単一の画素信号線から同一画素内の前記２つの領域に逆極性で供給されるように、前記画素信号の極性制御と、供給タイミングと、前記スイッチ素子の開閉とを制御する、
請求項１または２に記載の表示装置。
【請求項４】
１つの画素内が２つの領域に区分され、各領域のそれぞれが異なる前記画素信号を保持可能に構成され、
前記画素信号制御部によって、同一の画素信号が隣接する異なる２本の画素信号線から、同一画素内の前記２つの領域に逆極性で供給されるように前記画素信号の極性制御と、前記２本の画素信号線への排出タイミングとを制御する、
請求項１または２に記載の表示装置。
【請求項５】
前記画素信号制御部は、画素信号を１つの画素内の単一の画素電極にスイッチ素子を介して供給する動作を並列で複数の画素分行うときは、逆極性の画素信号が同時に複数の画素信号線に排出されるように制御する、
請求項１または２に記載の表示装置。
【請求項６】
前記画素信号制御部は、前記一定の表示期間内で中心電位に対し正極性の画素信号数と負極性の画素信号数が同一となるように制御する、
請求項１または２に記載の表示装置。
【請求項７】
前記画素信号制御部は、前記一定の表示期間内で隣接画素の画素信号の極性が反転するように制御する、
請求項１または２に記載の表示装置。
【請求項８】
前記画素信号制御部は、前記一定の表示期間と次の他の一定の表示期間とにおいて、行方向と列方向で隣接する画素信号の極性が反転するように制御する、
請求項７に記載の表示装置。
【請求項９】
前記画素信号制御部は、一画面の表示期間と次の他の一画面の表示期間で、同一画素に対する画素信号の極性が反転するドット反転駆動を制御する、
請求項８に記載の表示装置。
【請求項１０】
前記表示機能層が液晶層である、
請求項１から９の何れか一項に記載の表示装置。
【請求項１１】
前記表示機能層の表示面側に前記複数の検出電極が配置され、
前記表示機能層の表示面と反対の側に前記複数の駆動電極が配置され、
画素ごとに分離され、前記画素信号が供給されたときに画素ごとに、対応する駆動電極の電位を基準とした前記印加電圧を前記表示機能層に付与する複数の前記画素電極が、前記表示機能層と前記複数の駆動電極との間に配置されている、
請求項１から１０の何れか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ検出の駆動信号が付与される電極が表示の基準電位が印加される電極と兼用されるセンサ内蔵型の表示装置に関する。
【背景技術】
【０００２】
いわゆるタッチパネルと呼ばれる接触検出装置が知られている。タッチパネルは、表示パネルに重ねて形成し、表示面に画像として各種のボタンを表示させることにより、通常のボタンの代わりとして情報入力を可能とする。この技術を小型のモバイル機器に適用すると、ディスプレイとボタンの配置の共用化が可能で画面の大型化、あるいは、操作部の省スペース化や部品点数の削減という大きなメリットをもたらす。
【０００３】
このように“タッチパネル”というとき、一般には、表示装置と組み合わされるパネル状の接触検出装置を指す。
しかしながら、タッチパネルを液晶パネルに設けると、液晶モジュールの全体の厚さが厚くなる。そこで、例えば特許文献１には、薄型化に適した構造の、静電容量型タッチパネル付き液晶表示素子が提案されている。
【０００４】
静電容量式のタッチセンサは、複数の駆動電極と、当該複数の駆動電極の各々と静電容量を形成する複数の検出電極を有する。センサ検出精度は駆動電極と検出電極の数に比例するが、検出電極とは別にセンサ出力線を設けると配線の数が膨大となる。したがって、検出電極をセンサ出力線としても機能させるために、複数の駆動電極の１つを交流駆動し、その交流駆動している駆動電極を、駆動電極が一定ピッチで並ぶ方向（以下、走査方向）にシフトする駆動法が主流となってきている。この交流駆動する駆動電極の一方向に走査する手法では、走査に追従して検出電極の電位変化を観察すると、電位変化があった走査時の位置から被検出物のタッチパネル面への接触または近接が検出できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−９７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このようなタッチパネルを表示装置に適用する際に、装置全体の薄型化を図ると、検出駆動のために交流駆動される駆動電極が、表示駆動のための信号線や電極と電気的に干渉しやすくなる。
表示駆動のための信号線や電極は、表示のために画素信号が印加され、あるいは、例えば液晶層等の表示機能層に付与する表示電圧の電位基準（表示基準電位）を交流反転することで駆動される場合がある。そのため、これらの表示のための電位変動が駆動電極を介して検出電極の電位を揺らし、これが物体検出にとってノイズ源となることがある。
【０００７】
特に表示機能層の表示基準電位が交流反転駆動され、かつ、その交流反転駆動される表示基準電位を基準とする画素信号で白表示や黒表示の場合のように極端な階調表示を行う場合がある。このような場合、検出電極の直流電位レベルが画素信号の影響で変化し、これが検出時のノイズとなって精度が高い物体検出を阻害することがある。また、白表示や黒表示以外の中間階調の場合でも、電極間の干渉の強さによっては検出精度が低下することがある。
【０００８】
本発明は、画素信号による物体検出の精度低下を防止または抑止した、タッチセンサを内蔵する表示装置を提供するものである。
【課題を解決するための手段】
【０００９】
本発明に関わる表示装置は、印加電圧に応じて画素ごとに変化させることが可能な表示機能層と、表示基準電位との電位差で前記表示機能層に前記印加電圧を付与する画素電極と、前記画素電極に付与するための画素信号が印加される複数の画素信号線と、検出駆動信号に応答して検出電位が発生し、当該検出電位が被検出物の近接にともなって変化する複数の検出電極と、前記画素電極及び前記複数の検出電極との間でそれぞれ静電容量を介して結合する複数の駆動電極と、前記画素電極との間で静電容量を介して前記表示基準電位との電位差を前記画素電極に印加し、かつ、前記複数の検出電極との間で静電容量を介して前記検出駆動信号を前記複数の検出電極に印加する駆動制御部と、前記表示期間中に、前記複数の画素信号線に印加する複数の前記画素信号に、極性が異なる画素信号が含まれるように制御を行う画素信号制御部と、を有する。
【００１０】
上記構成によれば、一定の表示期間中は、複数の駆動電極に一定の表示基準電位が印加される。そして、画素信号制御部の制御によって、この表示期間中に、複数の画素信号線に印加する複数の画素信号に対し、極性が異なる画素信号を含むようになる。そのため、複数の画素信号線の電位変動が、極性が異なる画素信号を含む割合だけ相殺される。よって、複数の画素信号線に各駆動電極が電気的に結合する場合でも、駆動電極が画素信号起因で電位変動しないか、当該電位変動が抑制される。結果として、各駆動電極に容量結合する検出電極において、画素信号起因の電位変動、すなわち物体検出のノイズ成分が防止または抑圧される。
【発明の効果】
【００１１】
本発明によれば、画素信号による物体検出の精度低下を防止または抑止した、タッチセンサを内蔵する表示装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態に関わる表示装置の電極と、その駆動や検出のための回路の配置に特化した平面図と概略断面図である。
【図２】画素の等価回路図である。
【図３】ＦＦＳ液晶の画素におけるＴＦＴ基板の上面視を示す平面図である。
【図４】画素ごとに画素信号の極性を反転するドット反転が可能なドライバ構成例を示すブロック図である。
【図５】画素ごとに配色した画素配列をソース線およびゲート線によってマトリクス駆動する構成を示す平面図である。
【図６】６セレクタ方式の共通電位Ｖｃｏｍと画素信号の極性を示す図である。
【図７】１ＨＶｃｏｍ反転駆動を行う比較例において、検出電極（センサ線）の電位変化の測定結果と、対応する画素信号パルスの極性を示す図である。
【図８】画素ごとの誤差の極性とセンサ線電位変動の経路を示す図である。
【図９】第１の実施の形態における共通電位Ｖｃｏｍと画素信号との関係を示す図である。
【図１０】第１の実施の形態の効果を示す図である。
【図１１】第２の実施の形態における共通電位Ｖｃｏｍと画素信号との関係を示す図である。
【図１２】１画素内の２領域（もしくは画素ペアとなる２画素）の規定の仕方を説明するための図である。
【図１３】横電界モード液晶表示装置の第１の構成変形例を示す概略断面構造図である。
【図１４】横電界モード液晶表示装置の第２の構成変形例を示す概略断面構造図である。
【図１５】横電界モード液晶表示装置の第３の構成変形例を示す概略断面構造図である。
【発明を実施するための形態】
【００１３】
本発明の実施形態を、液晶表示装置を例として図面を参照して説明する。
以下、次の順で説明を行う。
１．第１の実施の形態：１Ｈ期間内に異なる極性の画素信号を含む実施の形態であり、特に好ましい形態として、交互に極性反転する場合を例示するものである。
２．第２の実施の形態：１画素内の２領域（もしくは画素ペアとなる２画素）の同一画素信号による駆動例を示す実施の形態である。
３．変形例
【００１４】
＜１．第１の実施の形態＞
［表示装置の基本構成］
図１（Ａ）〜図１（Ｃ）に、本実施の形態に関わる表示装置の電極と、その駆動や検出のための回路の配置に特化した平面図を示す。また、図１（Ｄ）に、本実施形態に関わる表示装置の概略的な断面構造を示す。図１（Ｄ）は、例えば行方向（画素表示ライン方向）の６画素分の断面を表している。図２は、画素の等価回路図である。
図１に図解する表示装置は、「表示機能層」としての液晶層を備える液晶表示装置である。
【００１５】
液晶表示装置は、液晶層を挟んで対向する２つの基板素のうち、一方の基板側に、複数の画素で共通な電極であり、画素ごとに階調表示のための信号電圧に対し基準電圧を付与する共通電位Ｖｃｏｍが印加される電極（駆動電極）を有する。
図１（Ｄ）では断面構造を見易くするために、この本発明の主要な構成である、駆動電極、画素電極および検出電極についてはハッチングを付すが、それ以外の部分（基板、絶縁膜および機能膜等）についてはハッチングを省略している。このハッチングの省略は、これ以降の他の断面構造図においても同様である。
【００１６】
液晶表示装置１は、図２に示す画素ＰＩＸがマトリクス配置されている。各画素ＰＩＸは、図２に示すように、画素のセレクト素子としての薄膜トランジスタ（ＴＦＴ；thin film transistor、以下、ＴＦＴ２３と表記）と、液晶層６の等価容量Ｃ６と、保持容量（付加容量）Ｃｘとを有する。液晶層６を表す等価容量Ｃ６の一方側の電極は、画素ごとに分離されてマトリクス配置された画素電極２２であり、他方側の電極は複数の画素で共通な駆動電極４３である。
【００１７】
ＴＦＴ２３のソースとドレインの一方に画素電極２２が接続され、ＴＦＴ２３のソースとドレインの他方に画素信号線（以下、ソース線ＳＬという）が接続されている。ソース線ＳＬは、後述する垂直駆動回路（ソースドライバ）に接続され、画素信号がソース線ＳＬに垂直駆動回路から供給される。
ＴＦＴ２３のゲートは行方向、即ち表示画面の横方向に並ぶ全ての画素ＰＩＸで電気的に共通化され、これにより表示走査線が形成されている。この表示走査線は、不図示の垂直駆動回路から出力され、ＴＦＴ２３のゲートを開閉するためのゲートパルスが供給されるため、以下、ゲート線ＧＬと称する。
【００１８】
図２に示すように、保持容量Ｃｘが等価容量Ｃ６と並列に接続されている。保持容量Ｃｘは、等価容量Ｃ６では蓄積容量が不足し、ＴＦＴ２３のリーク電流などによって書き込み電位が低下するのを防止するために設けられている。また、保持容量Ｃｘの追加はフリッカ防止や画面輝度の一様性向上にも役立っている。
【００１９】
液晶表示装置１は、断面構造（図１（Ｄ））で見ると、断面に現れない箇所で図２に示すＴＦＴ２３が形成され画素の駆動信号（画素信号電圧）が供給される基板（以下、駆動基板２という）を備えている。また、液晶表示装置１は、駆動基板２に対向して配置された対向基板４と、駆動基板２と対向基板４との間に配置された液晶層６とを備えている。
【００２０】
駆動基板２は、図２のＴＦＴ２３が形成された回路基板としてのＴＦＴ基板２１（基板ボディ部はガラス等からなる）と、このＴＦＴ基板２１上に形成された駆動電極４３および複数の画素電極２２とを有する。複数の画素電極２２は、図１には表れていないが、マトリクス配置された複数の画素電極２２と、を有する。
【００２１】
ＴＦＴ基板２１に、各画素電極２２を駆動するための図示しない表示ドライバ（後述の図４参照）が形成されている。また、ＴＦＴ基板２１に、図２に示すＴＦＴ２３、ならびに、ソース線ＳＬおよびゲート線ＧＬ等の配線が形成されている。ＴＦＴ基板２１に接触検出部８が形成されていてもよい。
【００２２】
対向基板４は、ガラス基板４１と、このガラス基板４１の一方の面に形成されたカラーフィルタ４２と、カラーフィルタ４２の上（液晶層６側）に形成された駆動電極４３とを有する。カラーフィルタ４２は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタ層を周期的に配列して構成したもので、画素ＰＩＸ（画素電極２２）ごとにＲ、Ｇ、Ｂの３色の１色が対応付けられている。なお、１色が対応付けられている画素をサブ画素といい、Ｒ、Ｇ、Ｂの３色のサブ画素を画素という場合があるが、ここではサブ画素も画素ＰＩＸと表記する。
駆動電極４３は、タッチ検出動作を行うタッチセンサの一部を構成するタッチ検出センサの駆動電極ＤＥとしても兼用されるものである。
【００２３】
駆動電極４３は、液晶層６に電界を付与するために画素電極２２に供給される画素電圧の基準電位として一定の共通電位Ｖｃｏｍが印加されるようになっている。一方、駆動電極４３はタッチ検出センサの駆動電極ＤＥを兼用することから、タッチ検出走査時に、図１の交流信号源ＡＳから供給されるＡＣパルス信号が駆動電極４３に印加される。
【００２４】
ガラス基板４１の他方の面（表示面側）には、センサ線ＳＮＬが形成され、さらに、センサ線ＳＮＬの上には、保護層４５が形成されている。センサ線ＳＮＬは、タッチセンサの一部を構成するもので、図１および図２における検出電極Ｅ２に相当する。センサ線ＳＮＬは、ＩＴＯ、ＩＺＯ、有機導電膜等の透明電極材料から形成されている。なお、ガラス基板４１に、タッチ検出動作を行う接触検出部８が形成されていてもよい。
【００２５】
液晶層６は、「表示機能層」として、印加される電界の状態に応じて厚さ方向（電極の対向方向）を通過する光を変調する。液晶層６は、例えば、ＴＮ（ツイステッドネマティック）、ＶＡ（垂直配向）、ＥＣＢ（電界制御複屈折）等の各種モードの液晶材料が用いられる。
【００２６】
なお、液晶層６と駆動基板２との間、および液晶層６と対向基板４との間には、それぞれ配向膜が配設される。また、駆動基板２の反表示面側（即ち背面側）と対向基板４の表示面側には、それぞれ偏光板が配置される。これらの光学機能層は、図３で図示を省略している。
【００２７】
ｎ本のセンサ線ＳＮＬ１〜ＳＮＬｎは、本発明の“複数の検出電極”に相当する。ｎ本のセンサ線ＳＮＬ１〜ＳＮＬｎは、図１（Ａ）に示すようにｙ方向に細長い複数の配線から形成されている。以下、センサ線ＳＮＬ１〜ＳＮＬｎの任意の１本を、センサ線ＳＮＬｉ（ｉ＝１,２,３,…,ｎ）と表記する。
【００２８】
図１（Ｄ）の駆動電極４３は、図１（Ａ）に示すｋｍ本の駆動電極の各々に相当する。
各駆動電極は、ｘ方向に長い帯状に形成され、ｙ方向に同一ピッチでｋｍ個配置されている。このうちｋ個の駆動電極４３で、同時駆動される駆動電極群ＤＥｊ（ｊ＝１,２,３,…,ｍ）の各々が構成される。各駆動電極４３は、ｎ本のセンサ線ＳＮＬ１〜ＳＮＬｎと異なる方向に配置されている。本例では、駆動電極ＤＥｊとセンサ線ＳＮＬｉが直交して配置されている。
【００２９】
この（ｋ×ｍ）分割された駆動電極４３＿１〜４３＿ｋｍの分割配置ピッチが、（サブ）画素ピッチ、あるいは、画素電極の配置ピッチの自然数倍に設定されている。ここでは駆動電極の分割配置ピッチは画素電極の配置ピッチと等しいとする。
【００３０】
なお、ｋ個の駆動電極ＤＥの単位で交流駆動が行われる理由は、交流駆動の単位を１画素ラインより大きくしてタッチセンサの静電容量を大きくして検出感度上げるためである。その一方で、駆動電極ＤＥを画素ピッチ単位の自然数倍でシフトさせて、シフトの不可視化を図ることができる。
【００３１】
図１（Ｂ）に示すＴＦＴ基板２１とガラス基板４１の材質を限定しない。ただし、ｎ本のセンサ線ＳＮＬ１〜ＳＮＬｎの各々（ＳＬｉ）がｍ個の駆動電極ＤＥ１〜ＤＥｍの各々（ＤＥｊ）と容量結合している必要がある。そのため当該容量結合を所定の強さとするという観点から、ガラス基板４１の厚さや材質が規定されている。
【００３２】
図１（Ａ）に示すように、ｍ個の駆動電極ＤＥ１〜ＤＥｍの一方端に接続されて駆動制御部９が配置されている。また、ｎ本のセンサ線ＳＮＬ１〜ＳＮＬｎの一方端に接続されて接触検出部８が配置されている。
なお、接触検出部８は液晶表示装置１の外部に配置されていてもよいが、本例では液晶表示装置１が接触検出部８を内蔵している。
【００３３】
駆動制御部９は、駆動電極ごとに交流信号源ＡＳを有する。駆動制御部９は、活性化する交流信号源ＡＳを、図１（Ａ）の駆動制御部９のブロック内で矢印により示す方向（走査方向）内で切り替える回路である。あるいは、駆動制御部９は、１つの交流信号源ＡＳを有し、この１つの交流信号源ＡＳと、ｍ個の駆動電極内の１つとの接続を上記走査方向内で切り替える回路である。
【００３４】
駆動制御部９は、検出走査駆動を行う回路である。
ここで“検出走査駆動”とは、検出駆動電圧（例えば交流電圧）を印加する動作と、その印加対象を一方向（第１方向、ここではｙ方向）内でシフトするシフト動作とを行う動作である。例えば一定の共通電位Ｖｃｏｍが印加されている駆動電極４３（単数でもよいが、ここでは隣接するｋ本の駆動電極４３）に、検出駆動電圧（ＡＣパルス信号）が印加される。検出駆動電圧が印加される駆動電極以外の駆動電極は一定の共通電位Ｖｃｏｍで保持される。
【００３５】
ただし、タッチ検出走査のための検出駆動電圧（ＡＣパルス信号）の印加は、表示走査の画素ラインと重ならないように制御される。
つまり、表示走査の画素ラインでは、図２のゲート線ＧＬの活性化によりＴＦＴ２３がオンしてソース線ＳＬの画素信号が画素電極２２に書き込まれる。そのとき駆動電極４３は一定の共通電位Ｖｃｏｍで保持する必要から、タッチ検出走査のための検出駆動電圧を駆動電極４３に印加できない。
【００３６】
タッチ検出走査のための検出駆動電圧は上記表示走査と重ならないように駆動電極４３に印加されるが、このとき駆動電極ＤＥを単位とする駆動電極４３の束に対して検出駆動電圧が印加される。また、シフト動作では、駆動電極ＤＥの幅（ｋ本の駆動電極４３のピッチにほぼ相当）より小さい、例えば１本または数本の駆動電極４３のピッチを単位として行うとよい。これは、駆動電極ＤＥのシフト（切り替え）が視認できないようにする不可視化のためである。検出駆動電圧の印加とそのシフト動作は駆動制御部９が、例えば不図示の制御部の制御を受けて所定のアルゴリズムで実行する。
【００３７】
ｎ本のセンサ線ＳＮＬ１〜ＳＮＬｎの各々は、ｋｍ本の駆動電極４３と静電容量で結合しており、駆動電極４３に印加される検出駆動電圧のパルスが静電容量を介して伝達される。このため、各センサ線に電位変化が生じるが、その波高値が、外部に被検出物（人の指等）が近接すると変化（通常は低下）する。接触検出部８の検出回路ＤＥＴは、その電位変化が所定の大きさになったときに被検出物の有無を検出する。
【００３８】
なお、図１（Ａ）と図１（Ｂ）は電極パターン説明のために分けた図である。ただし、実際には図１（Ｃ）のように、駆動電極４３＿１〜４３＿ｋｍと各センサ線ＳＮＬｉとは重ねて配置されている。
この構成によって、接触検出部８は、どの検出回路ＤＥＴに電圧変化が生じたかで行方向の位置が検出でき、その検出時のタイミングによって列方向の位置情報を得ることができる。つまり、駆動制御部９の検出駆動電圧の走査と接触検出部８の動作が、例えば所定周期のクロック信号で同期しているとする。このような同期動作によって、接触検出部８が電圧変化を得たときが、駆動制御部９が、どの駆動電極を駆動していたときに対応するかが分かるため、指の接触位置中心を検出できる。このような検出動作は、液晶表示装置１全体を統括する不図示のコンピュータベースの統括制御回路、例えばＣＰＵやマイクロコンピュータ、あるいは、タッチ検出のための制御回路により制御される。
【００３９】
駆動制御部９は、図１（Ｄ）の駆動基板２側に形成されるが、接触検出部８は、駆動基板２側でも対向基板４側でもよいし、また、液晶表示装置１の外部に配置されてもよい。
ＴＦＴが多く集積化されているため製造工程数を減らすには駆動基板２に接触検出部８も一緒に形成することが望ましい。ただし、センサ線ＳＮＬが対向基板４側に存在し、センサ線ＳＮＬが透明電極材料から形成されるため配線抵抗が高くなることがある。そのような場合、配線抵抗が高いことの不具合を回避するには、対向基板４側に接触検出部８を形成することが好ましい。ただし、接触検出部８だけのために対向基板４にＴＦＴ形成プロセスを用いると、コスト高になるという不利益がある。以上の利益と不利益を総合的に勘案して、接触検出部８の形成位置を決定するとよい。
【００４０】
［横電界モード液晶駆動］
図３に、ＦＦＳ(Field Fringe Switching)方式の液晶の画素(ＰＩＸ)におけるＴＦＴ基板２１の上面視を示す。
【００４１】
画素電極２２は透明電極層（ＴＥ）で形成され、複数のスリットを有している。透明電極材料としては、ＩＴＯ、ＩＺＯ、有機導電膜等を用い得る。画素電極２２の下方に、駆動電極４３が画素電極２２と対面して形成される（図１（Ｄ））。駆動電極４３は、全画素共通な透明電極層（ＴＥ）で形成される。
画素電極２２は、コンタクト４６を介して下層のアルミニウム（ＡＬ）等からなる内部配線４７と接続されている。内部配線４７が、ポリシリコン（ＰＳ）からなるＴＦＴ２３の薄膜半導体層４８に形成されたソースとドレインの一方に接続されている。薄膜半導体層４８のソースとドレインの他方に、アルミニウム（ＡＬ）からなるソース線ＳＬが接続されている。薄膜半導体層４８の下層に交差するゲート線ＧＬが、モリブデン（Ｍｏ）等のゲートメタル（ＧＭ）から形成され、ソース線ＳＬと直交する向きに配置されている。
【００４２】
なお、図３に示す各種パターンを有するＴＦＴ基板２１の上方（不図示の部分）には、図１（Ｄ）の対向基板４が重ねられ、これら２つの基板間に液晶層６が形成される。また、第１の偏光板と第２の偏光板が、２つの基板に配置されている。
【００４３】
［表示ドライバ構成］
図４は、画素ごとに画素信号の極性を反転するドット反転が可能なドライバ構成例を示すブロック図である。
図４に図解する液晶表示装置１は、図２および図３に示す画素ＰＩＸがマトリクス配置された表示部１００を有する。
表示部１００からは、ｓ本のソース線ＳＬ１〜ＳＬｓがｙ方向の一方から引き出され、ｋｍ本のゲート線ＧＬ１〜ＧＬｋｍがｘ方向の一方から引き出されている。
【００４４】
ｓ本のソース線ＳＬ１〜ＳＬｓに、画素信号駆動回路としてのソースドライバ（Ｓ＿ＤＲＶ）３００が接続され、ｋｍ本のゲート線ＧＬ１〜ＧＬｋｍにゲートドライバ（Ｇ＿ＤＲＶ）４００が接続されている。
また、ソースドライバ３００とゲートドライバ４００には、これらを制御する表示制御回路（ＤＩＳ＿ＣＯＮＴ）２００が接続されている。
例えば、これらソースドライバ３００、ゲートドライバ４００および表示制御回路２００により、本発明の“画素信号制御部”の実施例を構成する。
【００４５】
表示制御回路２００は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、表示動作を制御するための制御信号Ｄｃとが与えられる。また、表示制御回路２００には、デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹが外部から供給される。
【００４６】
表示制御回路２００は、デジタルビデオ信号Ｄｖの表す画像を表示部１００に表示させるための信号として、４つのソース駆動系の信号（ＤＡ,Ｃｃｈ,ＳＳＰ,ＳＣＫ）と、３つのゲート駆動系の信号（ＧＣＫ,ＧＳＰ,ＧＯＥ）を発生する。表示制御回路２００は、これらの信号の発生を、入力された信号（Ｄｖ,Ｄｃ,ＨＳＹ,ＶＳＹ）に基づいて行う。
【００４７】
ここでデジタル画素信号ＤＡは、表示制御回路２００がビデオ信号Ｄｖからを発生した信号であり、表示階調の情報を含む信号である。表示制御回路２００は、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行うことでデジタル画素信号ＤＡを発生し、ソースドライバ３００に出力する。
また、表示制御回路２００は、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、短絡制御信号Ｃｓｈとを発生し、これらをソースドライバ３００に与える。
【００４８】
データクロック信号ＳＣＫは、デジタル画素信号ＤＡの表す画像の各画素に対応するパルスからなる信号であり、ソースドライバ３００のシフト動作クロックとして用いられる。
データクロック信号ＳＣＫは、水平同期信号ＨＳＹに基づき１水平走査期間（１Ｈ）ごとに所定期間だけハイレベル（Ｈレベル）となる信号であり、ソースドライバ３００の１Ｈシフト動作の開始と終了を制御する信号である。この動作によりデジタル画素信号ＤＡが所定数（例えば、４、６、１２等）の出力選択経路に分配される。例えば６セレクタ方式の場合、６本のソース線ＳＬごとに所定数（ｓ／６）の画素信号が同時に出力され、この動作が全部で６回繰り返されて１Ｈ期間の画素信号排出が行われる。
短絡制御信号Ｃｓｈは、ドット反転時に用いられる信号であり、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づき表示制御回路２００で発生し、ソースドライバ３００に与えられる。
【００４９】
表示制御回路２００は、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力イネーブル信号ＧＯＥとを発生し、これらをゲートドライバ４００に与える。
【００５０】
ゲートクロック信号ＧＣＫは、水平同期信号ＨＳＹに基づいて発生し、ゲートドライバ４００のゲートパルスをシフト動作させる走査クロックとして用いられる。
ゲートスタートパルス信号ＧＳＰは、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）のうち所定期間にＨレベルとなる信号である。
ゲートドライバ出力イネーブル信号ＧＯＥは、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づき発生する。このゲートドライバ出力イネーブル信号ＧＯＥとゲートスタートパルス信号ＧＳＰによって、ゲートドライバ４００が、１フレーム（１Ｆ）表示動作の開始と終了を制御する。
【００５１】
ソースドライバ３００は、デジタル画素信号ＤＡとスタートパルス信号ＳＳＰおよびクロック信号ＳＣＫとに基づき、デジタル画素信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号を１水平走査期間ごとに順次発生する。そして、発生したデータ信号をソースラインＳＬ１〜ＳＬｓに、例えば６セレクタ方式で出力する。
【００５２】
また、ソースドライバ３００は、画素信号の極性を、例えば共通電位Ｖｃｏｍを中心として反転するドット反転等の機能を有する。ここで“ドット反転”とは、画素信号の極性反転により、液晶層６への印加電圧の極性が１フレーム期間内においてｘ方向の１ゲート線ごと、かつ、ｙ方向の１ソースラインごとに反転する動作をいう。あるいは、さらに異なるフレーム期間（画面表示期間）で同一画素において画素信号が極性反転することを含めてドット反転駆動と呼ぶ。ソースドライバ３００は、ｙ方向とｘ方向の双方で隣接する画素間でドット反転する以外に、ｘ方向のみ画素信号を反転するようにしてもよい。
【００５３】
なお、画素電圧の極性反転の基準となる中心電位は、厳密には、画素信号の直流レベル（直流成分に相当する電位）であり、この直流レベルは、共通電位Ｖｃｏｍとは一致するとは限らない。つまり、この極性反転の中心電位は、各画素におけるＴＦＴのゲート・ドレイン間の寄生容量によるレベルシフトだけ共通電位Ｖｃｏｍの直流レベルと異なる。ただし、寄生容量によるレベルシフトが液晶の光学的しきい値電圧に対して十分に小さい場合には、画素信号（データ信号）の直流レベルは共通電位Ｖｃｏｍの直流レベルに等しいとみなせる。よって、通常、データ信号の極性すなわちソースラインへの印加電圧の極性は共通電位Ｖｃｏｍの電位を基準として反転すると考えてもよい。
局部的な液晶のＤＣバイアスを平均化する意味で、画素ごとに１Ｈ周期で画素信号の極性が反転することが望ましい。
【００５４】
また、ソースドライバ３００では、消費電力を低減するために、短絡制御信号Ｃｓｈにより、データ信号の極性反転時に隣接ソースライン間が短絡される。
【００５５】
ゲートドライバ４００は、スタートパルス信号ＧＳＰおよびクロック信号ＧＣＫと、ゲートドライバ出力イネーブル信号ＧＯＥとに基づき、各データ信号を画素電極２２の容量に順次書き込む。このとき、ゲートドライバ４００は、デジタル画素信号ＤＡの各フレーム期間（各垂直走査期間）において、ゲート線ＧＬ１〜ＧＬｋｍをほぼ１Ｈ期間ずつ順次選択する。
【００５６】
［１ＨＶｃｏｍ反転を行う場合（比較例）の不具合］
本実施の形態では、１Ｈ期間ごとの共通電位Ｖｃｏｍの反転は、基本的には行わないが、その理由について説明する。
【００５７】
図５は、画素ごとに配色した画素配列をソース線ＳＬおよびゲート線ＧＬによってマトリクス駆動する構成を示す平面図である。
図５に図解する配色の例では、画素列ごとに赤(Ｒ),緑(Ｇ),青(Ｂ)の１色が配置されている。例えばソース線ＳＬ１とＳＬ４に赤(Ｒ)の画素信号であるＲ１信号とＲ２信号が異なるタイミングで与えられる。ソース線ＳＬ２とＳＬ５に緑(Ｇ)の画素信号であるＧ１信号とＧ２信号が異なるタイミング与えられる。また、ソース線ＳＬ３とＳＬ６に青(Ｂ)の画素信号であるＢ１信号とＢ２信号が異なるタイミングで与えられる。
【００５８】
より詳細には、６本のソース線ＳＬを組として、Ｒ１信号はソース線ＳＬ１を含む第１番目、第７番目、…のソース線に同時に与えられる。同様に、Ｒ２信号はソース線ＳＬ２を含む第４番目、第１０番目、…のソース線に同時に与えられる。
Ｇ１信号はソース線ＳＬ２を含む第２番目、第８番目、…のソース線ソース線に同時に与えられ、Ｇ２信号はソース線ＳＬ５を含む第５番目、第１１番目、…のソース線に同時に与えられる。
同様に、Ｂ１信号はソース線ＳＬ３を含む第３番目、第９番目、…のソース線２同時に与えられ、Ｂ２信号はソース線ＳＬ６を含む第６番目、第１２番目、…のソース線に同時に与えられる。
【００５９】
このような６本のソース線ＳＬを組として、その組内で順次に与えられた画素信号(色信号)は、活性化されたゲート線ＧＬ１〜ＧＬｋｍの何れかに対応する画素行に印加される。この方式は６セレクタ方式と呼ばれる。
【００６０】
図６（Ａ）と（Ｂ）は、６セレクタ方式の共通電位Ｖｃｏｍと画素信号の極性を示す図である。
１ＨＶｃｏｍ反転駆動を行う比較例の場合、１水平期間（１Ｈ）ごとに対向電極（駆動電極４３）の電位である共通電位Ｖｃｏｍが、例えば０Ｖを中心に反転駆動される。
共通電位Ｖｃｏｍが正極のときは画素信号が負パルス、逆に、共通電位Ｖｃｏｍが負極の時は画素信号が正パルスとして与えられる。液晶層６は電界の向きが逆でも同じ電圧値が与えられると同一階調の表示となる。なお、図６では、１Ｈ期間ごとの６つのパルスを、図５の色信号の符号により表している。
【００６１】
図７（Ｂ）は、図６の１ＨＶｃｏｍ反転駆動を行う比較例において、黒表示（ＢＫ）と白表示（Ｗ）で画素信号パルスの極性の相違を示す図である。図７（Ａ）は、実際にセンサ線ＳＮＬの電位変化を測定し、横軸に時間をとって示すグラフである。また、図８（Ａ）と図８（Ｂ）は、センサ線電位変動のノイズ発生の説明図である。
【００６２】
前述した図６は、ある平均より明るい画素が４Ｈ期間という短い期間で繰り返される場合を示したものであるため、どちらかというと白表示（Ｗ）に近くほぼ同じ階調表示の例を挙げている。これに対し、図７（Ｂ）に示すように、黒表示（ＢＫ）で静電容量は、画素信号（色の輝度信号）は画素信号パルスの極性が反転した正パルスとなる。
【００６３】
図７（Ａ）において実線が黒表示（ＢＫ）、破線が白表示(Ｗ)に対応している。この比較例では、駆動電極４３が表示のための共通電位Ｖｃｏｍを与えるとともに、１Ｈ反転駆動される共通電位Ｖｃｏｍが検出駆動電圧の交流パルスとしても用いられる。
検出電位が全体的に減衰しているのはセンサ線ＳＮＬ自身の配線抵抗、ならびに、検出回路が抵抗を有するためである。その減衰の１Ｈ期間終了までの到達点、つまり共通電位Ｖｃｏｍが正極から負極に変化する直前での階調差によって電位差ΔＶが生じていることがわかる。この電位差は次の負極の共通電位Ｖｃｏｍにおいて、初期電位差として継承されている。物体検出は、この極性変化後にセンサ線出力の波高値が減衰する前の高いレベルにおいて、被検出物の接近で変化する（より低下する）ことを検出するため、この電位差ΔＶは、そのまま物体検出の誤差成分となる。
【００６４】
図７（Ｂ）に示すように、次の負極正Ｖｃｏｍの期間では白表示と黒表示のパルス極性が反転する（図６参照）。また、同じ画素についてみると、次の１Ｈ期間でもパルス極性が反転する。図７（Ａ）のように白表示を「＋」誤差成分発生と定義すると、最初の１Ｈでは１画素ラインが「＋」の誤差をもち、次の１Ｈでは反対に「−」の誤差をもち、これが交互に繰り返されることになる。
図８（Ａ）は、この誤差の極性を模式的に示す図である。
【００６５】
また、図８（Ｂ）に、センサ線電位変動の経路を示す。
前述したように駆動電極４３（図１参照）は、ソース線ＳＬ１〜ＳＬｋｍの各々と交差して配置されるため、両者は多少なりとも容量結合している。この容量結合の強さは表示装置を薄型化すればするだけ増大する。従って図８（Ａ）に示す結合容量Ｃ１〜Ｃ６は、ソース線ＳＬ１〜ＳＬ６の各々が駆動電極（対向電極）４３と電気的に結合する強さを表している。
一方、駆動電極４３は、それと直交するセンサ線ＳＮＬと静電容量Ｃｓで電気的に結合している。従って、ソース線ＳＬ１〜ＳＬｋｍの電位が画素信号パルスの印加で変化すると、それが更に、駆動電極４３から静電容量を介してセンサ線ＳＮＬに伝達される。
【００６６】
［比較例の不具合を防止のための画素信号反転制御］
以上の不具合を防止するため、本実施の形態では以下の対策を行っている。
図９に、本実施の形態における共通電位Ｖｃｏｍと画素信号とを示す。
本実施の形態では、１Ｈ表示期間中は、共通電位Ｖｃｏｍは一定電位とする。この要件を満たす場合としては、１Ｈ表示期間が次の１Ｈ表示期間に推移しても、検出駆動がなされない限り共通電位Ｖｃｏｍは一定電位とする場合がある。さらに、共通電位Ｖｃｏｍを１Ｈごとに反転駆動する場合も、この要件を満たす。つまり、共通電位Ｖｃｏｍは一定電位とするのは、「少なくとも１Ｈ期間中は」であり、それ以外は任意である。
【００６７】
また、画素信号のパルスは、１Ｈ表示期間に、１つ以上の画素信号のパルスが他の画素信号のパルスと極性反転している。１Ｈ期間内における、極性反転のパルス数は、極性反転していないパルス数と等しいことがより望ましい。少なくとも１つが極性反転していると、その分だけセンサ検出出力のノイズ成分が低減される。ただし、極性反転のパルス数は、極性反転していないパルス数と等しいと、よりノイズ成分が低減し、あるいは、ほとんどノイズ成分が発生しなくなる。
【００６８】
このようなパルス極性の制御は、図４のソースドライバ３００が表示制御部２００から与えられる短絡制御信号Ｃｓｈ等により、内部の反転駆動部を制御して実行する。
【００６９】
図１０（Ａ）と図１０（Ｂ）は、図９（Ｂ）のように画素信号の極性を水平方向に交互に切り替えたときの効果を説明するための図である。
図７の例でも分かるように、負極性の白表示（Ｗ）が「＋」の誤差要因となるため、画素信号の極性と反対の極性が潜在的な誤差要因となる。よって、図９（Ｂ）のパルス極性制御では、第１番目の画素ラインにおいては、潜在的な誤差要因の極性が「＋」,「−」,「＋」,…の順で存在する。
【００７０】
図１の構成から、画素ラインごとに駆動電極４３が細く区切られているが、ｓ本のソース線ＳＬ１〜ＳＬｓのどのソース線に対しても同じように交差している。そのため、図１０のように、水平方向の画素ラインで「＋」誤差成分と「−」誤差成分が均衡していると、どの位置の駆動電極４３においても、結合容量Ｃ１〜Ｃ６を介した電位変動がほぼキャンセルされる。よって、駆動電極４３の電位変動が十分に抑制され、結果として、センサ線ＳＮＬの画素信号起因の電位変動が防止または十分に抑制できる。
【００７１】
＜２．第２の実施の形態＞
上記第１の実施の形態では、ノイズ成分の発生がなくなる前提としては、正極性のパルスと負極正のパルスが波高値において均衡している場合が挙げられる。このような場合としてはある特定色が水平画素行の全域で表示されている場合などであるが、表示内容によってはノイズ発生効果が変動することが予想される。
【００７２】
本第２の実施の形態は、表示内容によらず常に高いノイズ防止効果が得られる構成を例示するものである。
【００７３】
図１１に、本実施の形態における共通電位Ｖｃｏｍと画素信号とを示す。
本実施の形態では、第１の実施の形態と同様、表示制御時に共通電位Ｖｃｏｍは一定電位とする。また、１Ｈ期間内における、極性反転のパルス数は、極性反転していないパルス数と等しいという、より望ましい観点も満たしている。
【００７４】
本実施の形態を示す図１１（Ｂ）が、図９（Ａ）と異なる点は、画素信号が同時に２パルス、同一の画素ラインに印加されることである。
このとき画素ラインの１つの画素が図６に示す通常の１画素構成ならば、極性が異なる画素信号同士が相殺してしまう。
【００７５】
そこで、本実施の形態は、異なる極性の画素信号が相殺することがない画素構成が必須となる。これは、いわゆる“画素分割”と称される技術によって、１画素内の２領域に、それぞれ画素電極２２とＴＦＴ２３と設けることで達成できる。画素分割は、画素の定義が同一階調、同一色を表示する最小の単位であるという考えに基づく。その考えを採らない場合、“同色２画素を同時に同一階調で駆動する技術（以下、画素ペア駆動という）”の技術とも言える。
【００７６】
１画素内の２領域（もしくは画素ペアとなる２画素）は、図１２に示すように、行方向の隣接領域（もしくは画素）でも列方向の隣接領域（もしくは画素）でもよい。この隣接領域（もしくは隣接画素）は、同一色のカラーフィルタ４２によって配色されている。
【００７７】
行方向の隣接領域（もしくは画素）の場合、別々の隣接する２本のソース線ＳＬをペアとして、同一階調の画素信号で同時駆動する。一方、列方向の隣接領域（もしくは画素）の場合、１本のソース線の画素信号が２領域（２画素）に同時に書き込まれるように隣接する２本のゲート線ＧＬをほぼ同時に駆動する。
なお、本発明で“同時”というとき、実質的に同時期に制御を行う意味であり、僅かな時間差は許容される。
【００７８】
第２の実施の形態によれば、誤差そのものの発生は防止され、これにより表示内容によらず、常に高いノイズ抑制効果が得られる。
【００７９】
なお、図４に示す画素信号制御部、即ち表示制御回路２００、ソースドライバ３００およびゲートドライバ４００の制御は、以下の２通りがある。
第１の方法では、図１２の列方向（ｙ方向）の２領域（または２画素）を１画素のように駆動する場合、異なる極性の画素信号を２領域（または２画素）で取り込む必要がある。この場合、画素信号には正極性パルスと負極性パルスが交互に印加されており、そのパルスのサンプリングタイミングを、表示制御回路２００およびゲートドライバ４００によるＴＦＴ２３のターンオンのタイミングで制御する。
この場合、画素信号そのものの電位変動が平均化され、ノイズ発生が発生源で抑圧されている。
【００８０】
第２の方法では、図１２の行方向（ｘ方向）の２領域（または２画素）を１画素のように駆動する場合、画素信号のサンプリングタイミングはあまり重要でない。むしろ、異なる画素信号線に異なる極性の画素信号パルスが時間的に揃って排出されていることが重要である。つまり、画素信号制御部の特に、表示制御回路２００およびソースドライバ３００による、画素信号線への排出タイミングを隣接する逆極性の画素信号線パルスで揃える（同時とする）ことが重要である。ここでも“同時”は、若干の時間的なずれを排除する趣旨ではない。
これにより個々の画素信号線の電位変動は抑制できないが、駆動電極４３で、その電位変動を相殺してセンサ検出精度への影響を予め排除できる。
【００８１】
＜３．変形例＞
図９では、Ｒ１信号、Ｒ２信号、Ｇ１信号、Ｇ２信号、Ｂ１信号、Ｂ２信号の各々は、それぞれ（ｓ／６）本の画素信号線（ソース線ＳＬ）に同一極性の画素信号パルスとして供給される。セレクタ方式を変更して、例えばＲ１信号とＲ２信号の各半分が同時供給され、残りの各半分が同時供給されるようにして、時間的に駆動電極４３に重畳するノイズを相殺することができる。この場合、各ソース線ＳＬでの電位変動は抑制されないが、異なる極性のノイズなので駆動電極４３で相殺される。結果として、センサ線ＳＮＬへのノイズ重畳は防止または抑止される。
【００８２】
第２の実施の形態では、センサ検出精度優先の画素分割モードと、高品位な画像表示優先の画素分割をしない通常モードとを、図４のソースドライバ３００が切り替えることが可能に構成することも可能である。
例えば、操作画面を表示し、指等によるタッチ検出による操作が予想される場合は、画素分割モードにしてセンサ検出精度を高め、その他の映像再生時等には画素分割モードを解除して高品質な映像表示を行うようにしてよい。
【００８３】
図１３〜図１５は、横電界モード液晶表示装置の対向基板４側の構造例を示す。
前述したように、横電界モードでは、画素電極２２と駆動電極４３が駆動基板２側に配置される。
【００８４】
図１３に示す構造では、ＴＦＴ基板２１の正面側（表示面側）の面に駆動電極４３が配置され絶縁層２４を介して、駆動電極４３と画素電極２２が近接する。駆動電極４３は、表示ラインの向き（ｘ方向）に長いライン状に配置され、画素電極２２は、その向きに画素ごとに分離されている。
ＴＦＴ基板２１は、その画素電極２２側を液晶層６に隣接させ、ガラス基板４１と貼り合わされている。液晶層６は不図示のスペーサで強度的に保たれている。
【００８５】
符号“４９”はガラスや透明性のフィルムなど、表示面側の基材を示す。この基材４９の片側の面にセンサ線ＳＮＬが形成されている。基材４９に保持されたセンサ線ＳＮＬは、接着層４８によってガラス基板４１の反液晶側の面に固定されている。
一方、ＴＦＴ基板２１の背面には第１偏光板６１が貼られ、これと偏光の向きが異なる第２偏光板６２が、基材４９の表示面側に貼られている。
第２偏光板６２の表示面側に不図示の保護層が形成される。
【００８６】
図１４に示す構造では、カラーフィルタ４２がガラス基板４１の液晶側に予め形成されている。カラーフィルタ４２は（サブ）画素ごとに異なる色領域が規則的に配置されている。
【００８７】
図１５に示す構造では、表示面側の積層構造が図１４と異なる。
図１４に示す構造では、センサ線ＳＮＬが基材４９に予め形成されて、例えばロール状の部材として貼られるが、図１５ではガラス基板４１の表示面側にセンサ線ＳＮＬを形成し、その上に第２偏光板６２が貼られる。
【００８８】
以上の第１および第２の実施の形態ならびに上記変形例によれば、ノイズ検出のための検出電極を表示機能層の近くに配置して表示装置の薄型化が図れる。このとき画素信号に起因したノイズを低減することができ、検出精度を高めたタッチパネル付の表示装置を提供することができる。
とくに極性が反転した画素が隣接していると、タッチ検出精度の向上のほかにも、ちらつきなどが発生しない表示装置を実現できる。
また、ドット反転駆動とすることにより、極性反転した信号を書き込むことが容易となる。
さらに、液晶表示装置とすることにより、検出駆動と表示駆動を単一層の電極（共通電極）で制御でき、一体化した表示装置を形成することができる。
横電界モードでは、共通電極をＴＦＴ側に形成することが可能となり、共通電極をタッチパネルのための電極として駆動させるための駆動回路を容易に形成することが可能となる。
【符号の説明】
【００８９】
１…液晶表示装置、６…液晶層、８…接触検出部、９…駆動制御部、４３…駆動電極、１００…表示部、２００…表示制御回路、３００…ソースドライバ、４００…ゲートドライバ、ＰＩＸ…画素、２２…画素電極、２３…ＴＦＴ、ＳＮＬ…センサ線（検出電極）、ＳＬ…ソース線、ＧＬ…ゲート線、Ｃ１〜Ｃ６…結合容量、Ｃｓ…静電容量
【図１】
0005439060.tif 000002
【図２】
0005439060.tif 000003
【図３】
0005439060.tif 000004
【図４】
0005439060.tif 000005
【図５】
0005439060.tif 000006
【図６】
0005439060.tif 000007
【図７】
0005439060.tif 000008
【図８】
0005439060.tif 000009
【図９】
0005439060.tif 000010
【図１０】
0005439060.tif 000011
【図１１】
0005439060.tif 000012
【図１２】
0005439060.tif 000013
【図１３】
0005439060.tif 000014
【図１４】
0005439060.tif 000015
【図１５】
0005439060.tif 000016