(57)【特許請求の範囲】
【請求項１】
定電圧駆動と定電流駆動が選択可能に構成されてなる電源回路であって、
演算増幅器の出力端子とグランドとの間に第１及び第２の抵抗器が直列接続されて設けられ、前記演算増幅器の非反転入力端子には、所定の基準電圧が印加され、前記演算増幅器の出力端子には、外部からの信号により動作制御可能に構成されてなるバッファアンプが接続され、前記バッファアンプの出力端子とグランドとの間には、ＭＯＳトランジスタと第３の抵抗器が順に直列接続されて設けられる一方、
回路動作を定電圧駆動と定電流駆動のいずれか一方に切り替える動作切替手段が設けられてなり、
前記動作切替手段は、外部から電源回路の動作を定電圧駆動とすべく所定の信号が入力された際には、前記第１及び第２の抵抗器の相互の接続点における電圧を前記演算増幅器の反転入力端子へフィードバック電圧として供給する経路を形成すると共に、前記バッファアンプを動作状態とする一方、
外部から電源回路の動作を定電流駆動とすべく所定の信号が入力された際には、前記フィードバック電圧の供給経路を断とすると共に、前記バッファアンプを非動作状態とする一方、前記演算増幅器の出力端子と前記ＭＯＳトランジスタのゲートとを接続する経路を形成すると共に、前記第３の抵抗器の電圧を前記演算増幅器の反転入力端子へフィードバック電圧として供給する経路を形成するものであって、
前記動作切替手段は、切替制御回路と第１乃至第４のアナログスイッチを有してなり、
前記第１のアナログスイッチは、前記演算増幅器の出力端子と前記ＭＯＳトランジスタのゲートとの間に設けられ、
前記第２のアナログスイッチは、前記第１及び第２の抵抗器の相互の接続点と前記演算増幅器の反転入力端子との間に設けられ、
前記第３のアナログスイッチは、前記ＭＯＳトランジスタと前記第３の抵抗器の相互の接続点と前記演算増幅器の反転入力端子との間に設けられ、
前記第４のアナログスイッチは、前記ＭＯＳトランジスタのゲートとグランドとの間に設けられ、
前記切替制御回路は、外部から電源回路の動作を定電圧駆動とすべく所定の信号が入力された際には、前記バッファアンプを動作状態とすると共に、前記第２及び第４のアナログスイッチをオン状態とする一方、前記第１及び第３のアナログスイッチをオフ状態とし、
外部から電源回路の動作を定電流駆動とすべく所定の信号が入力された際には、前記第１及び第３のアナログスイッチをオン状態とする一方、前記バッファアンプを非動作状態とすると共に、前記第２及び第４のアナログスイッチをオフ状態とするよう構成されてなることを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置において用いられる電源回路に係り、特に、定電圧駆動と定電流駆動の切り替え機能を備えた電源回路における構成の簡素化等を図ったものに関する。
【背景技術】
【０００２】
この種の従来回路としては、例えば、図５に示されたような定電圧駆動の電源回路や図６に示されたような定電流駆動の電源回路が、従来から良く知られている。
以下、図５及び図６を参照しつつ、これら従来回路について概略的に説明する。
まず、図５に示された定電圧駆動の電源回路は、出力電圧Ｖｏｕｔを抵抗分圧して得られたフィードバック電圧Ｖｄと、基準電圧ＶREFとを演算増幅器ａｍｐによって比較することで、出力電圧Ｖｏｕｔを一定電圧として出力できるよう構成されたものである。
【０００３】
一方、図６に示された定電流駆動の電源回路は、フィードバック電圧Ｖｄと、基準電圧ＶREFとを演算増幅器ａｍｐによって比較し、その比較結果に応じて、出力抵抗Ｒ３と直列接続された出力用ｎチャンネルＭＯＳトランジスタＭＮ１の導通状態を制御することで、一定の出力電流Ｉｏｕｔを得ることができるよう構成されたものである。
このような従来回路は、例えば、特許文献１、２等に開示されている。
【０００４】
ところで、上述のような定電圧駆動の電源回路や定電流駆動の電源回路を必要とする半導体装置にあっては、必ずしもいずれか一方の電源回路のみを必要とするものばかりではなく、その動作状態等に応じて、２種類の電源回路を切り替えての使用が所望されるものもある。
このような場合の従来の方策としては、例えば、図７に示されたように、上述の２種類の電源回路を、アナログスイッチＳＷａ，ＳＷｂにより、選択的に切り換え可能な構成とすることが一般的である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１６０７４７号公報（第４−８頁、図１−図５）
【特許文献２】特開平３−２９１７０９号公報（第２−３頁、図１−図２）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、図７に示された構成にあっては、電源供給経路にアナログスイッチＳＷａ，ＳＷｂが挿入されるため、それによる出力損失を抑えるためにアナログスイッチＳＷａ，ＳＷｂのオン抵抗値を小さくする必要があり、そのための回路を増設することなどによる回路全体の面積の増大を招くという問題がある。
【０００７】
本発明は、上記実状に鑑みてなされたもので、比較的簡易な構成で、定電圧駆動と定電流駆動を所望に応じて選択可能な電源回路を提供するものである。
【課題を解決するための手段】
【０００８】
上記本発明の目的を達成するため、本発明に係る電源回路は、
定電圧駆動と定電流駆動が選択可能に構成されてなる電源回路であって、
演算増幅器の出力端子とグランドとの間に第１及び第２の抵抗器が直列接続されて設けられ、前記演算増幅器の非反転入力端子には、所定の基準電圧が印加され、前記演算増幅器の出力端子には、外部からの信号により動作制御可能に構成されてなるバッファアンプが接続され、前記バッファアンプの出力端子とグランドとの間には、ＭＯＳトランジスタと第３の抵抗器が順に直列接続されて設けられる一方、
回路動作を定電圧駆動と定電流駆動のいずれか一方に切り替える動作切替手段が設けられてなり、
前記動作切替手段は、外部から電源回路の動作を定電圧駆動とすべく所定の信号が入力された際には、前記第１及び第２の抵抗器の相互の接続点における電圧を前記演算増幅器の反転入力端子へフィードバック電圧として供給する経路を形成すると共に、前記バッファアンプを動作状態とする一方、
外部から電源回路の動作を定電流駆動とすべく所定の信号が入力された際には、前記フィードバック電圧の供給経路を断とすると共に、前記バッファアンプを非動作状態とする一方、前記演算増幅器の出力端子と前記ＭＯＳトランジスタのゲートとを接続する経路を形成すると共に、前記第３の抵抗器の電圧を前記演算増幅器の反転入力端子へフィードバック電圧として供給する経路を形成するものであって、
前記動作切替手段は、切替制御回路と第１乃至第４のアナログスイッチを有してなり、
前記第１のアナログスイッチは、前記演算増幅器の出力端子と前記ＭＯＳトランジスタのゲートとの間に設けられ、
前記第２のアナログスイッチは、前記第１及び第２の抵抗器の相互の接続点と前記演算増幅器の反転入力端子との間に設けられ、
前記第３のアナログスイッチは、前記ＭＯＳトランジスタと前記第３の抵抗器の相互の接続点と前記演算増幅器の反転入力端子との間に設けられ、
前記第４のアナログスイッチは、前記ＭＯＳトランジスタのゲートとグランドとの間に設けられ、
前記切替制御回路は、外部から電源回路の動作を定電圧駆動とすべく所定の信号が入力された際には、前記バッファアンプを動作状態とすると共に、前記第２及び第４のアナログスイッチをオン状態とする一方、前記第１及び第３のアナログスイッチをオフ状態とし、
外部から電源回路の動作を定電流駆動とすべく所定の信号が入力された際には、前記第１及び第３のアナログスイッチをオン状態とする一方、前記バッファアンプを非動作状態とすると共に、前記第２及び第４のアナログスイッチをオフ状態とするよう構成されてなるものである。
【発明の効果】
【０００９】
本発明によれば、外部への電源供給経路にアナログスイッチを挿入することなく、定電圧駆動による電源供給と定電流駆動による電源供給を選択可能に構成したので、従来と異なり、回路動作に対して、定電圧駆動と定電流駆動に用いられるアナログスイッチのオン抵抗値の影響を排除することができ、安定した回路動作が確保できるという効果を奏するものである。
また、定電圧駆動と定電流駆動において演算増幅器を共用できるようにしたので、回路規模の簡素化が図られるという効果を奏するものである。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態における電源回路の回路構成例を示す回路図である。
【図２】図１に示された電源回路に用いられるバッファアンプの回路構成例を示す回路図である。
【図３】図１に示された電源回路の定電圧駆動時における回路接続を示す回路図である。
【図４】図１に示された電源回路の定電流駆動時における回路接続を示す回路図である。
【図５】従来の定電圧駆動の電源回路の回路構成例を示す回路図である。
【図６】従来の定電流駆動の電源回路の回路構成例を示す回路図である。
【図７】図５及び図６に示された電源回路を選択的に用いるための回路構成例を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における電源回路の回路構成について図１を参照しつつ説明する。
まず、本発明の実施の形態における電源回路は、演算増幅器（図１においては「ａｍｐ」と表記）１と、バッファアンプ（図１においては「Ｘ１」と表記）２と、第１乃至第４のアナログスイッチ（図１においては、それぞれ「ＳＷ１」、「ＳＷ２」、「ＳＷ３」、「ＳＷ４」と表記）２１〜２４と、基準電圧回路３と、切替制御回路４を主たる構成要素として構成されてなるものである。
【００１２】
演算増幅器１は、その非反転入力端子ＶIN+に、基準電圧回路３からの基準電圧ＶREFが印加されるようになっている一方、反転入力端子ＶIN-は、第２及び第３のアナログスイッチ２２，２３に接続されたものとなっている。
ここで、基準電圧回路３は、所定の基準電圧ＶREFを出力するよう構成されてなるもので、それ自体は、従来の電源回路において用いられているものと基本的に同一の構成を有してなるものである。
【００１３】
また、第２及び第３のアナログスイッチ２２，２３は、第１及び第４のアナログスイッチ２１，２４と共に、いずれも従来から用いられているものと同一の構成を有してなるもので、そのオン・オフは、後述するように切替制御回路４から出力されるスイッチ切替用信号によって制御されるものとなっている。
【００１４】
一方、演算増幅器１の出力端子は、バッファアンプ２の入力段に接続されると共に、第１のアナログスイッチ２１に接続されている。さらに、演算増幅器１の出力端子とグランドとの間には、出力端子側から第１の抵抗器（図１においては「Ｒ１」と表記）３１、第２の抵抗器（図１においては「Ｒ２」と表記）３２が順に直列接続されて設けられている。そして、第１の抵抗器３１と第２の抵抗器３２の接続点は、第２のアナログスイッチ２２に接続されており、第２のアナログスイッチ２２を介して演算増幅器１の反転入力端子ＶIN-に接続可能となっている（詳細は後述）。
【００１５】
バッファアンプ２は、その動作が、２つのイネーブル端子（図１においては、それぞれ「ENABLE1」、「ENABLE2」と表記）２ａ，２ｂに印加される信号によって制御可能に構成されてなる公知・周知の構成を有してなるものである。
かかるバッファアンプ２の第１及び第２のイネーブル端子２ａ，２ｂには、切替制御回路４から出力される信号がそれぞれ入力されるようになっている。
すなわち、本発明の実施の形態における切替制御回路４は、制御信号入力端子４ａに外部から入力される制御信号に応じて、第１乃至第４のアナログスイッチ２１〜２４の動作並びにバッファアンプ２の動作を切り替えるための２種類のスイッチ切替用信号Ｓcont1、Ｓcont2を出力するよう構成されてなるもので、いわゆるデコーダ回路の一種である。
【００１６】
本発明の実施の形態においては、第２及び第４のアナログスイッチ２２，２４、並びに、第１のイネーブル端子２ａに対して、切替制御回路４からの第１のスイッチ切替用信号Ｓcont1が、第１及び第３のアナログスイッチ２１，２３、並びに、第２のイネーブル端子２ｂに対して、切替制御回路４からの第２のスイッチ切替用信号Ｓcont2が、それぞれ入力されるようになっている。
【００１７】
一方、バッファアンプ２の出力端子は、ｎチャンネルＭＯＳトランジスタ（図１においては「ＭＮ１」と表記）１１のドレインに接続されると共に電源出力端子４１に接続されている。
このｎチャンネルＭＯＳトランジスタ１１のソースは、第３の抵抗器（図１においては「Ｒ３」と表記）３３を介してグランドに接続されると共に、第３のアナログスイッチ２３に接続されている。
【００１８】
一方、ｎチャンネルＭＯＳトランジスタ１１のゲートは、第１のアナログスイッチ２１及び第４のアナログスイッチ２４に接続されている。かかる接続により、詳細は後述するが、ｎチャンネルＭＯＳトランジスタ１１のソースは、第３のアナログスイッチ２３を介して演算増幅器１の反転入力端子ＶIN+に接続可能となっており、また、ゲートは、第１のアナログスイッチ２１を介して演算増幅器１の出力端子、又は、第４のアナログスイッチ２４を介してグランドのいずれか一方に接続されるようになっている。
【００１９】
かかる図１に示された構成においては、切替制御回路４と、第１乃至第４のアナログスイッチ２１〜２４によって、動作切替手段が実現されたものとなっている。
すなわち、切替制御回路４の制御信号入力端子４ａに、電源回路の動作を定電圧駆動とすべく所定の信号が入力された際には、切替制御回路４により、バッファアンプ２が動作状態とされると共に、第２及び第４のアナログスイッチ２２，２４がオン状態とされる一方、第１及び第３のアナログスイッチ２１，２３がオフ状態とされ、また、制御信号入力端子４ａに、電源回路の動作を定電流駆動とすべく所定の信号が入力された際には、切替制御回路４により、第１及び第３のアナログスイッチ２１，２４がオン状態とされる一方、バッファアンプ２が非動作状態とされると共に、第２及び第４のアナログスイッチ２２，２４がオフ状態とされるものとなっている（詳細は後述）。
【００２０】
ここで、バッファアンプ２の具体回路例について、図２を参照しつつ説明する。
本発明の実施の形態におけるバッファアンプ２は、差動対を構成する第２及び第３のｎチャンネルＭＯＳトランジスタ（図２においては、それぞれ「ＭＮ２」、「ＭＮ３」と表記）１２，１３と、カレントミラー回路を構成する第１及び第２のｐチャンネルＭＯＳトランジスタ（図２においては、それぞれ「ＭＰ１」、「ＭＰ２」と表記）１５，１６と、定電流源２０と、第５乃至第７のアナログスイッチ（図２においては、それぞれ「ＳＷ５」、「ＳＷ６」、「ＳＷ７」と表記）２５〜２７を主たる構成要素として構成されてなるものである。
【００２１】
まず、第２及び第３のｎチャンネルＭＯＳトランジスタ１２，１３は、ソースが相互に接続されると共に、その接続点とグランドとの間には、定電流源２０が接続される一方、ドレインは、第１及び第２のｐチャンネルＭＯＳトランジスタ１５，１６により構成されたカレントミラー回路に接続されており、第２及び第３のｎチャンネルＭＯＳトランジスタ１２，１３は、差動対を構成するものとなっている。
【００２２】
そして、第２のｎチャンネルＭＯＳトランジスタ１２のゲートは、入力端子ＢＩＮを介して演算増幅器１の出力信号が入力されるようになっている一方、第３のｎチャンネルＭＯＳトランジスタ１３のドレインからは、出力端子ＢＯＵＴを介してバッファ出力が得られるようになっている。
また、第３のｎチャンネルＭＯＳトランジスタ１３のゲートとグランドとの間には、第６のアナログスイッチ２６が直列接続されて設けられる一方、ゲートと出力端子ＢＯＵＴとの間に、第７のアナログスイッチ２７が直列に設けられたものとなっている。
【００２３】
一方、第１及び第２のｐチャンネルＭＯＳトランジスタ１５，１６は、各々のゲートと第１のｐチャンネルＭＯＳトランジスタ１５のドレインとが相互に接続されると共に、第２のｎチャンネルＭＯＳトランジスタ１２のドレインと接続されたものとなっている。さらに、第１及び第２のｐチャンネルＭＯＳトランジスタ１５，１６のゲートには、第５のアナログスイッチ２５を介して所定の電源電圧が印加可能とされている。
【００２４】
一方、第２のｐチャンネルＭＯＳトランジスタ１６のドレインは、第３のｎチャンネルＭＯＳトランジスタ１３のドレインと接続されている。
そして、第１及び第２のｐチャンネルＭＯＳトランジスタ１５，１６のソースには、所定の電源電圧が印加されるようになっており、第１及び第２のｐチャンネルＭＯＳトランジスタ１５，１６は、カレントミラー回路を構成し、第２及び第３のｎチャンネルＭＯＳトランジスタ１２，１３の能動負荷となっている。
なお、第７のアナログスイッチ２７は、切替制御回路４から出力される第１のスイッチ切替用信号Ｓcont1により、第５及び第６のアナログスイッチ２５，２６は、同じく切替制御回路４から出力される第２のスイッチ切替用信号Ｓcont2により、それぞれオン・オフ動作が制御されるものとなっている。
【００２５】
次に、上記構成における動作について、図３及び図４を参照しつつ説明する。
最初に、定電圧駆動時における動作について図３を参照しつつ説明する。
定電圧駆動状態とする場合、切替制御回路４の制御信号入力端子には、第１のスイッチ切替用信号Ｓcont1により、対応するアナログスイッチを動作状態（オン状態）とする一方、第２のスイッチ切替用信号Ｓcont2により対応する他のアナログスイッチを非動作状態（オフ状態）とすべく、予め定められたレベルの信号が入力される。
【００２６】
これによって、第１のスイッチ切替用信号Ｓcont1は、例えば、論理値Ｈｉｇｈに相当するレベルとなり、第２のスイッチ切替用信号Ｓcont2は、論地値Ｌｏｗに相当するレベルとなる。
そして、第１のスイッチ切替用信号Ｓcont1により、第２、第４、及び、第７のアナログスイッチ２２、２４、２７が、それぞれオン状態となる一方、第２のスイッチ切替用信号Ｓcont2により、第１、第３、第５、及び、第６のアナログスイッチ２１、２３、２５、２６が、それぞれオフ状態となる（図３参照）。
【００２７】
その結果、まず、演算増幅器１の反転入力端子ＶIN+には、第２のアナログスイッチ２２を介して、演算増幅器１の出力電圧Ｖｏを、第１及び第２の抵抗器３１，３２により抵抗分圧した電圧がフィードバックされる構成となり、演算増幅器１は、一定の出力電圧Ｖｏを出力するよう動作することとなる。
また、バッファアンプ２においては、第７のアナログスイッチ２７のみがオン状態となり第３のｎチャンネルＭＯＳトランジスタ１３のゲートは、第７のアナログスイッチ２７を介して第１のｎチャンネルＭＯＳトランジスタ１１のドレイン及び電源出力端子４１と接続され、バッファアンプ２は、正常動作状態となる。
【００２８】
また、第１のｎチャンネルＭＯＳトランジスタ１１のゲートは、オン状態の第４のアナログスイッチ２４を介してグランドに接続されるため、第１のｎチャンネルＭＯＳトランジスタ１１は、非動作状態となる。
したがって、演算増幅器１の出力電圧は、バッファアンプ２によりバッファされて、電源出力端子４１から出力されることとなり、定電圧駆動の電源回路としての動作が確保されるようになっている。
かかる定電圧駆動においては、従来と異なり、電源供給経路にアナログスイッチが挿入されない構成であるため、アナログスイッチのオン抵抗が回路動作に影響することがない。
【００２９】
次に、定電流駆動時における動作について図４を参照しつつ説明する。
定電流駆動状態とする場合、切替制御回路４の制御信号入力端子には、第１のスイッチ切替用信号Ｓcont1により、対応するアナログスイッチを非動作状態（オフ状態）とする一方、第２のスイッチ切替用信号Ｓcont2により対応する他のアナログスイッチを動作状態（オン状態）とすべく、予め定められたレベルの信号が入力される。
【００３０】
これによって、第１のスイッチ切替用信号Ｓcont1は、例えば、論理値Ｌｏｗに相当するレベルとなり、第２のスイッチ切替用信号Ｓcont2は、論地値Ｈｉｇｈに相当するレベルとなる。
そして、第１のスイッチ切替用信号Ｓcont1により、第２、第４、及び、第７のアナログスイッチ２２、２４、２７が、それぞれオフ状態となる一方、第２のスイッチ切替用信号Ｓcont2により、第１、第３、第５、及び、第６のアナログスイッチ２１、２３、２５、２６が、それぞれオン状態となる（図４参照）。
【００３１】
その結果、まず、バッファアンプ２においては、第１及び第２のｐチャンネルＭＯＳトランジスタ１５，１６のゲートには、第５のアナログスイッチ２５を介して電源電圧が印加された状態となる。また、第３のｎチャンネルＭＯＳトランジスタ１３のゲートが、第６のアナログスイッチ２６を介してグランドに接続された状態となる。
そのため、バッファアンプ２は、非動作状態となる。
【００３２】
一方、演算増幅器１の出力端子は、第１のアナログスイッチ２１を介して第１のｎチャンネルＭＯＳトランジスタ１１のゲートに接続される一方、演算増幅器１の反転入力端子ＶIN+は、第１のｎチャンネルＭＯＳトランジスタ１１のソースと第３の抵抗器３３との接続点と接続されることとなる。
その結果、演算増幅器１による基準電圧ＶREFと、第３の抵抗器３３に得られたフィードバック電圧との比較結果に応じて、第１のｎチャンネルＭＯＳトランジスタ１１の動作状態が制御され、電源出力端子４１に一定の出力電流Ｉｏｕｔを得ることができることとなり、定電流駆動の電源回路としての動作が確保されるようになっている。
かかる定電流駆動状態にあっては、バッファアンプ２が非動作状態であるため、電源出力端子４１におけるインピーダンス状態は、高出力インピーダンスとなる。
【産業上の利用可能性】
【００３３】
定電圧駆動状態と定電流駆動状態のいずれか一方、所望に応じて選択可能とする電源回路が必要とされる半導体装置などに適用できる。
【符号の説明】
【００３４】
１…演算増幅器
２…バッファアンプ
３…基準電圧回路
４…切替制御回路
１１…第１のｎチャンネルＭＯＳトランジスタ
２１…第１のアナログスイッチ
２２…第２のアナログスイッチ
２３…第３のアナログスイッチ
２４…第４のアナログスイッチ
３１…第１の抵抗器
３２…第２の抵抗器
３３…第３の抵抗器
【図１】
0005536508.tif 000002
【図２】
0005536508.tif 000003
【図３】
0005536508.tif 000004
【図４】
0005536508.tif 000005
【図５】
0005536508.tif 000006
【図６】
0005536508.tif 000007
【図７】
0005536508.tif 000008