(57)【特許請求の範囲】
【請求項１】
半導体層と、その上に堆積される誘電体層を構成に含む半導体デバイスの製造方法であって、
半導体層を形成する半導体層形成工程と、
前記半導体層形成工程において形成された前記半導体層の表面に対して、残留炭素化合物を除去するための表面処理を施す表面処理工程と、
前記表面処理工程において表面処理を施した半導体層の表面の少なくとも一部に、前記表面処理後の表面状態に応じた堆積条件で誘電体膜を形成する誘電体膜形成工程と、
前記誘電体膜形成工程において誘電体膜が形成された前記半導体層に熱処理を施すことにより、前記半導体層の少なくとも一部領域の結晶状態を変化させる熱処理工程と、
を含むことを特徴とする半導体デバイスの製造方法。
【請求項２】
前記半導体デバイスは、光デバイスであることを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記半導体デバイスは、半導体レーザであることを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項４】
前記半導体層は、複数種類の半導体層からなる半導体積層構造であることを特徴とする請求項３に記載の半導体デバイスの製造方法。
【請求項５】
前記半導体積層構造には、化合物系半導体層が含まれることを特徴とする請求項４に記載の半導体デバイスの製造方法。
【請求項６】
前記少なくとも一部領域は、半導体レーザの窓領域であることを特徴とする請求項５に記載の半導体デバイスの製造方法。
【請求項７】
前記熱処理工程における熱処理の温度は、前記半導体積層構造の少なくとも一つの層における少なくとも一部領域の結晶状態が混晶を含む状態となる温度以上の温度であることを特徴とする請求項６に記載の半導体デバイスの製造方法。
【請求項８】
前記表面処理工程において、硫酸混合液を使用して前記表面処理を施すことを特徴とする請求項１〜７のいずれか１項に記載の半導体デバイスの製造方法。
【請求項９】
前記化合物系半導体層はＧａＡｓ系半導体層であり、前記表面処理工程によって表面が水との接触角が６０度以下となっていることを特徴とする請求項８に記載の半導体デバイスの製造方法。
【請求項１０】
前記誘電体膜形成工程は、前記表面状態に対応する屈折率になる堆積条件で誘電体膜を堆積させることを特徴とする請求項１〜９のいずれか１項に記載の半導体デバイスの製造方法。
【請求項１１】
前記誘電体膜はＳｉＮであり、屈折率が２．１以下であることを特徴とする請求項１０に記載の半導体デバイスの製造方法。
【請求項１２】
前記熱処理工程における熱処理の温度は８００℃以上であることを特徴とする請求項１〜１１のいずれか１項に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造方法、半導体デバイス、通信機器、および半導体レーザに関する。更に詳細には、本発明は、半導体積層構造を構成に含む半導体デバイスの製造方法、半導体デバイス、通信機器、および半導体レーザに関する。
【背景技術】
【０００２】
半導体光デバイスには、発光デバイス、受光デバイスなどのように、電気−光変換／光−電気変換を行う光デバイス、及び、光導波路、光スイッチ、アイソレータ、フォトニック結晶などのように、光信号の伝送等を行う光デバイスがある。【０００３】
上記電気−光変換／光−電気変換を行う光デバイスにおいて、半導体レーザ、発光ダイオード等の発光デバイスでは、半導体へテロ構造や量子井戸構造といった活性層を含む複数の半導体層からなる半導体積層構造を構成に含んでいる。かかる発光デバイスは左記半導体積層構造における放射再結合の作用を利用して電気−光変換を行っている。【０００４】
一方、受光デバイスも同様にして、複数の半導体層からなる半導体積層構造を構成に含んでいる。かかる受光デバイスは、左記半導体積層構造における所定の半導体層における光吸収の作用を利用して、光−電気変換を行っている。【０００５】
上記光信号の伝送を行う光デバイスではその種類によって、屈折率があらかじめ定められた複数の半導体層（あるいは、電気光学効果によって屈折率を可変できる半導体層を含む複数の半導体層）からなる半導体積層構造を構成に含んでいる。かかる光信号の伝送を行う光デバイスは、複数の半導体層間の屈折率差を利用して、所望の光信号伝送を行っている。【０００６】
以上の光デバイスは、半導体積層構造を主とした構成を有しているが、左記半導体積層構造における所定の半導体層の物性を変化させるためのプロセスをその製造工程に含むことがある。
例えば、光デバイスとしての半導体レーザの場合は、放射再結合により発生した光を共振させることによって発生したレーザ光を外部に取り出すための出射面に対して、窓領域を形成することがある。すなわち、半導体レーザでは出射面が高密度の光吸収により劣化し、ＣＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ  Ｏｐｔｉｃａｌ  Ｄａｍａｇｅ）が引き起こされる場合がある。そこで、窓領域を形成した半導体レーザでは、出射面に相当する箇所の半導体積層構造の半導体のバンドギャップを大きくすることで、当該箇所の出射光の吸収を少なくしている。【０００７】
このような窓領域を形成するために、例えば特許文献１に記載されているように、ＧａＡｓ系半導体レーザにおいて、窓領域に対応する半導体積層構造においてＧａの拡散を促進する作用を有する誘電体膜を半導体積層構造の積層上に形成する。そして、当該半導体積層構造について熱処理を施すことにより、窓領域に対応する半導体積層構造における所定の半導体層の混晶化を行い、その半導体層の物性値を変化、すなわち、バンドギャップを大きくさせるプロセスが行われる。かかる方法は、ＩＦＶＤ（ＩｍｐｕｒｉｔｙＦｒｅｅ  Ｖａｃａｎｃｙ  Ｄｉｓｏｒｄｅｒｉｎｇ）法と呼ばれている。【０００８】
【特許文献１】特開平７−１２２８１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
半導体積層構造を構成に含む光デバイスを製造する際に、半導体積層構造の積層上に誘電体膜を形成した後、熱処理を施す場合は、半導体積層構造の積層表面上に形成された誘電体膜に前記熱処理の際にクラックが発生して、誘電体膜の作用が低下することがある。これによって、誘電体膜が形成された半導体表面に荒れが生じ、その後に当該半導体表面に電極を形成した場合に接触抵抗が増大する等の問題がある。特に、本発明において着目しているＩＦＶＤ法においては、窓領域を混晶化し、所望の大きさのバンドギャップを達成するために一般的に熱処理に用いられる温度よりも高い温度での熱処理が必要となっているが、従来より用いられている慣用的なプロセスによってデバイスを製作した場合、その熱処理によって誘電体層にクラックが発生して誘電体層の機能が著しく損なわれ、結果として所望の大きさのバンドギャップを形成できない、あるいは誘電体層のクラック発生に伴う半導体層表面の荒れによる接触抵抗の増大という問題があった。【００１０】
本発明は、上記に鑑みてなされたものであって、半導体層の表面上に誘電体膜を形成した後、熱処理を行う工程を有する半導体デバイスの製造方法において、熱処理を含むプロセスを行った後でも、誘電体膜の作用を十分に発揮させることができる処理方法、および半導体デバイス、通信機器、半導体レーザを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明に係る半導体デバイスの製造方法は、半導体層と、その上に堆積される誘電体層を構成に含む半導体デバイスの製造方法であって、半導体層を形成する半導体層形成工程と、前記半導体層形成工程において形成された前記半導体層の表面に対して、残留炭素化合物を除去するための表面処理を施す表面処理工程と、前記表面処理工程において表面処理を施した半導体層の表面の少なくとも一部に、前記表面処理後の表面状態に応じた堆積条件で誘電体膜を形成する誘電体膜形成工程と、前記誘電体膜形成工程において誘電体膜が形成された前記半導体層に熱処理を施すことにより、前記半導体層の少なくとも一部領域の結晶状態を変化させる熱処理工程とを含むことを特徴とする。【００１２】
また、本発明に係る半導体デバイスの製造方法は、上記の発明において、前記半導体デバイスは、光デバイスであることを特徴とする。【００１３】
また、本発明に係る半導体デバイスの製造方法は、上記の発明において、前記半導体デバイスは、半導体レーザであることを特徴とする。【００１４】
また、本発明に係る半導体デバイスの製造方法は、上記の発明において、前記半導体層は、複数種類の半導体層からなる半導体積層構造であることを特徴とする。【００１５】
また、本発明に係る半導体デバイスの製造方法は、上記の発明において、前記半導体積層構造には、化合物系半導体層が含まれることを特徴とする。【００１６】
また、本発明に係る半導体デバイスの製造方法は、上記の発明において、前記少なくとも一部領域は、半導体レーザの窓領域であることを特徴とする。【００１７】
また、本発明に係る半導体デバイスの製造方法は、上記の発明において、前記熱処理工程における熱処理の温度は、前記半導体積層構造の少なくとも一つの層における少なくとも一部領域の結晶状態が混晶を含む状態となる温度以上の温度であることを特徴とする。【００１８】
また、本発明に係る半導体デバイスの製造方法は、上記の発明において、前記表面処理工程おいて、硫酸混合液を使用して前記表面処理を施すことを特徴とする。【００１９】
また、本発明に係る半導体デバイスの製造方法は、上記の発明において、前記化合物系半導体層はＧａＡｓ系半導体層であり、前記表面処理工程によって表面が水との接触角が６０度以下となっていることを特徴とする。【００２０】
また、本発明に係る半導体デバイスの製造方法は、上記の発明において、前記誘電体膜形成工程は、前記表面状態に対応する屈折率になる堆積条件で誘電体膜を堆積させることを特徴とする。【００２１】
また、本発明に係る半導体デバイスの製造方法は、上記の発明において、前記誘電体膜はＳｉＮであり、屈折率が２．１以下であることを特徴とする。【００２２】
また、本発明に係る半導体デバイスの製造方法は、上記の発明において、前記熱処理工程における熱処理の温度は８００℃以上であることを特徴とする。【００２３】
また、本発明に係る半導体デバイスは、上記の発明のいずれか１つに係る半導体デバイスの製造方法によって製造されたことを特徴とする。【００２４】
また、本発明に係る通信機器は、上記の発明に係る半導体デバイスを用いたことを特徴とする。
【発明の効果】
【００２７】
本発明の半導体デバイスの製造方法によれば、熱処理を含むプロセスを適切に行うことができ、使用される誘電体膜の作用が低下することがないという顕著な作用効果を奏する。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の実施形態に係る光デバイスの製造方法により製造される光デバイスを構成するための半導体積層構造を、製造工程順に示した断面図である。
【図２】図２は、本発明の実施形態に係る光デバイスの製造方法により製造される光デバイスを製造する工程を示すフローチャートである。
【図３】図３は、本発明の実施形態に係る光デバイスの製造方法を説明するための模式図である。
【図４】図４は、本発明の実施形態に係る光デバイスの製造方法により製造される半導体レーザ素子の斜視図である。
【図５】図５は、図４に示した半導体レーザ素子のｚ軸またはｘ軸に垂直な方向の断面図である。
【図６】図６は、図４に示した半導体レーザ素子を製造する工程を示すための、図４に示した半導体レーザ素子のｚ軸に垂直な方向の断面図である。
【図７】図７は、図４に示した半導体レーザ素子を製造する工程を示すための基板上の半導体積層構造の一部断面図である。
【図８】図８は、本発明による洗浄方法による表面状態を示す図である。
【図９】図９は、熱処理後の半導体積層構造の積層表面についての表面状態を示す図である。
【図１０】図１０は、半導体積層構造の積層表面上に形成した誘電体膜の屈折率及び半導体積層構造の積層表面上の水との親和性に対する、熱処理後の積層表面の表面荒れの有無の関係を示す図である。
【図１１】図１１は、熱処理の温度と窓領域に相当する半導体層のバンドギャップの増加の関係を示すグラフである。
【図１２】図１２は、図４に示した半導体レーザ素子を製造する別の工程を示すための図４に示した半導体レーザ素子のｚ軸に垂直な方向の半導体基板上の半導体積層構造の一部断面図である。
【図１３】図１３は、本発明による混晶化によるバンドギャップの増大と熱処理温度の関係を示す図である。
【符号の説明】
【００２９】
１  半導体積層構造
２  半導体層
３  積層表面
４，４´  誘電体膜
５  領域
６  水
１０  半導体レーザ素子
１１  半導体積層構造
１２  半導体層
１４  半導体基板
１５  出射領域
１６  水
１７  リッジ
１８  レーザ光
１９  低反射膜
２０  高反射膜
２１  絶縁層
２２  上部電極
２３  下部電極
３０  積層表面
４０，４０´  誘電体膜
【発明を実施するための最良の形態】
【００３０】
本発明は、半導体層の表面状態と、その半導体層上に堆積される誘電体層の屈折率を所定の関係にすることによって、続く熱処理工程によって表面のあれを防ぐことができるという発見に基づく。以下、図を参照しながら本発明の実施形態に係る光デバイスの製造方法について説明する。図１（ａ）は、本発明の実施形態に係る光デバイスの製造方法により製造される図示しない光デバイスを構成するための半導体積層構造１の断面を示している。半導体積層構造１は、複数の半導体層２−１，２−２〜２−ｎにより、構成されており、これらの複数（ｎ層）の半導体層２−１，２−２〜２−ｎの半導体材料は複数種類とする。【００３１】
ここで、本発明の実施形態に係る光デバイスの製造方法では、以下で説明するように、上記半導体積層構造１に対して熱処理を施す工程が含まれ、かかる熱処理における熱作用を利用している。そのため、上記のように半導体層２−１，２−２〜２−ｎの半導体材料が複数種類となることで、各半導体層２−１，２−２〜２−ｎのそれぞれが受ける熱作用が異なるようにし、熱処理の実効を図れるようにする。【００３２】
なお、上記の半導体材料は特に限定されないが、複数の構成原子により構成される化合物系半導体が好適である。すなわちその理由は、半導体層２−１，２−２〜２−ｎが複数の構成原子により構成される化合物系半導体で形成されることにより、当該化合物系半導体の構成原子の結合エネルギーが構成原子の種類により異なることとなるため、上記の熱処理における熱作用を受けやすくなるためである。言い換えれば、半導体層を構成する半導体の構成原子の結合エネルギーが構成原子の種類により異なることによって、熱処理の熱作用によって構成原子の一部が移動し、その箇所の半導体の結晶状態が変化しやすくなるためである。ここで、構成原子とは、半導体材料自体を構成するための原子である。もちろん、化合物系半導体だけではなく、単一元素からなる半導体材料であっても、熱処理の熱作用によって構成原子が移動することによって結晶状態が変化するのであれば、本半導体積層構造１の半導体層２−１，２−２〜２−ｎとして利用することもできる。【００３３】
なお、光デバイスは図示されていないが、上記の半導体積層構造１を構成に含む光デバイスであればどのような光デバイスであってもよい。例えば光デバイスとして、発光デバイス、受光デバイスなどのように、電気−光変換／光−電気変換を行う光デバイス、及び、光導波路、光スイッチ、アイソレータ、フォトニック結晶などのように、光信号の伝送を行う光デバイスがある。また、本発明は光デバイスに限定されることはなく、半導体層上に誘電体層を形成する半導体デバイスであって、その密着性の改善を必要とする、例えばＭＯＳダイオードやＭＯＳトランジスタといった半導体デバイスに対して本発明を広く適用することができる。【００３４】
上記の半導体積層構造１を構成に含む光デバイスを製造する工程について、図１（ａ）〜（ｃ）に示した光デバイスの製造工程の一部を説明する断面図と、図２に示したフローチャート、および図３に示した模式図を参照しながら説明する。【００３５】
まず、図１（ａ）に示した半導体積層構造１を作製する（図２，ＳＴ１）。そして、図１（ａ）に示した半導体積層構造１の積層表面３に対して表面処理を施す（図２，ＳＴ２）。【００３６】
ここで、半導体積層構造１の積層表面３に対して表面処理を施した後の状態は、図３に示すように、表面処理を施した半導体積層構造１の積層表面３上に、水６が存在すると仮定した場合に、積層表面３が親水性の性質を示すことが望ましい。その理由は、本発明の表面処理後に、かかる性質を積層表面３が示すということは、積層表面３が清浄化され、つまり炭素化合物や酸化物が除去されたことを示し、以下の工程で半導体積層構造１の積層表面３上に誘電体膜を形成した場合に、誘電体膜の膜質を向上ひいては、誘電体膜の積層表面３への密着性の向上を図ることができるためである。これによって形成した誘電体膜の作用を十分に発揮させることができる。【００３７】
なお、積層表面３が親水性の性質を示すとは、具体的には、積層表面３上の水６の積層表面３に対する接触角θが６０°以下を示すことを言う。一方で、積層表面３の性質が親水性ではない、すなわち、積層表面３の性質が疎水性であるときは、上記接触角θは９０°以上となる（親水性と疎水性の中間の性質である場合は、θが６０〜９０°となる）。接触角θは、ゴニオメータ式接触角測定装置などを用いて測定することができる。なお、目視によっても、θが６０°以下であるか、６０〜９０°の範囲であるか、９０°以上であるかのおおよその区別をすることは可能であり、処理工程において、積層表面の水の接触角を目視により確認し、大まかな表面状態を把握することもできる。【００３８】
上記のように、半導体積層構造１の積層表面３に対して表面処理を施す場合には、酸性の液体を使用して表面処理を施すことが望ましい。すなわちその理由は、図１（ａ）に示したような半導体積層構造１を作製した後に、半導体積層構造１の積層表面３が大気に接触して酸化されるような場合には、酸性の液体を使用して積層表面３の表面処理を施すことによって、表面に形成された酸化物や表面加工によって表面に付着した炭素化合物の残留物などの汚染の除去を効果的に行うことができ、積層表面３の清浄化を図ることができるためである。【００３９】
積層表面１に対して表面処理を施した後、図１（ｂ）に示すように、半導体積層構造１の積層表面３の少なくとも一部の所定の箇所にたとえば誘電体膜４を形成する（図２，ＳＴ３）。誘電体膜４を半導体積層構造１の積層表面３に形成する目的は、以下で説明する熱処理によって当該誘電体膜４が形成された積層表面３の領域に相当する半導体積層構造１を構成する半導体層２−１，２−２〜２−ｎのうち、少なくとも１つの層における少なくとも一部領域の結晶状態の変化を促進させる作用を誘電体膜４に持たせるためである。【００４０】
ここで、半導体層の結晶状態を変化させる作用を促進するとは、たとえば、半導体積層構造１を構成する半導体層２−１，２−２〜２−ｎの構成原子が熱処理による熱作用により移動していく、または、当該移動した原子の空孔が移動していく際にかかる移動を促進させることである。さらに具体的には、移動してくる半導体層２−１，２−２〜２−ｎの構成原子、または、移動していく空孔を誘電体膜４が吸収する作用を持つ場合に、半導体層の結晶状態を変化させる作用を促進するということができる。【００４１】
一方、図１（ｂ）に示したように、誘電体膜４が形成された領域以外の積層表面３には、誘電体膜４とは異なる他の誘電体膜４´を形成してもよい。誘電体膜４´を半導体積層構造１の積層表面３に形成する目的は、以下で説明する熱処理中、積層表面３を保護し、図１（ｃ）の領域５ｂの半導体積層構造１には、結晶状態の変化を少なくする作用を誘電体膜４´に持たせるためである。【００４２】
次に、積層表面３の所定の箇所に誘電体膜４が形成された半導体積層構造１に熱処理を施す（図２，ＳＴ４）。当該熱処理の目的は、次段で説明するように、積層表面３の所定の箇所に形成された誘電体膜４が形成された領域（図１（ｃ）の領域５ａ）の半導体積層構造１の少なくとも一つの層における少なくとも一部領域の結晶状態を変化させることである。【００４３】
半導体積層構造１に熱処理を行うと、誘電体膜４に半導体層の結晶状態の変化を促進させる作用がある場合には、図１（ｃ）に示したように、誘電体膜４が形成された領域（図１（ｃ）の領域５ａ）の半導体積層構造１の少なくとも一つの層における少なくとも一部領域の結晶状態が変化する。一方で、誘電体膜４´が形成された領域（図１（ｃ）の領域５ｂ）では、結晶状態の変化が少ない。【００４４】
図１（ｃ）では、誘電体膜４が形成された領域（図１（ｃ）の領域５ａ）の半導体積層構造１の半導体層２−１，２−２〜２−ｎの全ての層について結晶状態が変化した場合を示している。しかしながら、熱処理によって、誘電体膜４が形成された領域の半導体積層構造１の半導体層２−１，２−２〜２−ｎのうちどの半導体層の結晶状態が変化するのかについては、各半導体層２−１，２−２〜２−ｎを構成する半導体材料に大きく依存する。例えば、互いに隣接する半導体層２−１，２−２〜２−ｎ相互の、半導体材料の構成原子の結合エネルギーの差が相対的に大きいと、半導体層の結晶状態が変化しやすい。【００４５】
熱処理が終了後、半導体積層構造１に対して、他の必要な処理を実施する（図２，ＳＴ５）ことによって、光デバイスが完成する。ここで、他の必要な処理とは、光デバイスを構成する半導体積層構造１以外の構成物を付加する、及び／または、半導体積層構造１に対して行う上記の表面処理や熱処理とは異なる処理を行うことによって、当該光デバイスの完成体を作製することである。【００４６】
例えば、光デバイスが、発光デバイス、受光デバイスである場合には、かかる処理は、発光デバイス、受光デバイスの体をなすために半導体積層構造１を物理的に加工するエッチング、パッシベーション膜の形成、電極の形成、反射膜の形成である。そして、光デバイスが光導波路、光スイッチ、アイソレータ、フォトニック結晶である場合には、かかる処理は、光導波路、光スイッチ、アイソレータ、フォトニック結晶の体をなすための半導体積層構造１を物理的に加工するエッチング、パッシベーション膜の形成、必要な電極の形成などがある。【００４７】
（実施例）
以上説明した、本発明の実施形態に係る光デバイスの製造方法について、より具体的な光デバイスの製造方法を例示しながら説明する。  本発明の実施形態に係る光デバイスの製造方法によって製造される光デバイスの具体例として、半導体レーザ素子を挙げることができ、図４はその斜視図を示している。図４に示した半導体レーザ素子１０は、リッジ１７の形状を形成するための所定の物理的加工が施され、かつ、活性層を含むＧａＡｓ系の複数の半導体層を積層した半導体積層構造１１をＧａＡｓ半導体基板１４上に形成した構造を基本構造としている。【００４８】
半導体レーザ素子１０はさらに、リッジ１７の長手方向の両端部において、半導体積層構造１１と一体的化している半導体基板１４がへき開されることによって、２面のへき開面を有している。２面のへき開面のうち、一方のへき開面には、半導体積層構造１１の活性層内で発生した光を上記２面へき開面を反射鏡として共振させることによって生成したレーザ光１８を半導体レーザ素子１０の出射領域１５から半導体レーザ素子１０の外部に取り出すために、低反射膜１９が形成されている。そして、他方のへき開面には、生成したレーザ光１８を低反射膜１９側のみから効率的に半導体レーザ素子１０の外部へ取り出すために、高反射膜２０が形成されている。【００４９】
図５（ａ）は、図４に示した半導体レーザ素子１０の構造を具体的に説明するために、図４におけるｚ軸（光出射方向）に垂直な面における断面図を示している。また、図５（ｂ）は、図４におけるｘ軸に垂直な面であって、かつリッジ１７部分を通る面（すなわち半導体レーザ素子の共振器を含む面）における断面図を示している。半導体レーザ素子１０は、１００μｍ程度の厚さのＧａＡｓ半導体基板１４上に形成された半導体積層構造１１を構成に含んでいる。半導体積層構造１１は、下層から順に、１００ｎｍ程度の厚さのＧａＡｓからなるｎバッファ層１２−１、２μｍ程度の厚さのＡｌＧａＡｓ（Ａｌ組成は４０％）からなるｎクラッド層１２−２、４００ｎｍ程度の厚さのＡｌＧａＡｓ（Ａｌ組成は３０％）からなるｎガイド層１２−３、活性層１２−４、４００ｎｍ程度の厚さのＡｌＧａＡｓ（Ａｌ組成は３０％）からなるｐガイド層１２−５、１μｍ程度の厚さのＡｌＧａＡｓ（Ａｌ組成は５０％）からなるｐクラッド層１２−６、５００ｎｍ程度の厚さのＧａＡｓからなり、電極とコンタクトを取るために高濃度にドーピングされたｐコンタクト層１２−７といった複数種類の半導体層によって構成されている。【００５０】
活性層１２−４はさらに、下層から順にＡｌＧａＡｓ（Ａｌ組成は３０％）からなる下部バリア層１２−４ａ、ＩｎＧａＡｓからなる量子井戸層１２−４ｂ、ＡｌＧａＡｓ（Ａｌ組成は３０％）からなる上部バリア層１２−４ｃにより構成された量子井戸構造をなしている。ここで、量子井戸構造は単一量子井戸構造だけではなく、多重量子井戸構造であってもよい。【００５１】
半導体レーザ素子１０は、活性層１２−４に電流が注入される領域を制限するために、半導体積層構造１１の上部の一部を物理的に加工してリッジ１７を形成する。すなわち、半導体積層構造１１の上部側のｐクラッド層１２−６の一部と、ｐコンタクト層１２−７を物理的に加工して加工部分をリッジ１７形状とする。【００５２】
半導体レーザ素子１０は、活性層１２−４に外部から電流を注入させるために、ｐコンタクト層１２−７面側に上部電極２２を形成し、ＧａＡｓ半導体基板１４の裏面に下部電極２３を形成する。なお、外部から電流を注入する際に、リッジ１７の頂部のみから注入できるように、リッジ１７の頂部以外の半導体積層構造１１の面は、絶縁層２１を介して上部電極２２を形成する。【００５３】
ここで、上記のように、半導体積層構造１１の一部が加工されて形成されたリッジ１７によって、上部電極２２と下部電極２３から注入された電流が活性層１２−４の一部に集中し、レーザ光１８が半導体レーザ素子１０の外部に取り出されることになる。しかし、出射領域１５（図４参照）から出射されるレーザ光１８の光密度は高密度であるため、ＣＯＤ発生防止の観点から、光出射端面を含む所定の領域に、レーザ光の吸収が少ない半導体材料よりなる窓領域１５ａを設け、それ以外の領域を非窓領域１５ｂとしている（図５ｂ参照）。【００５４】
窓領域となる領域１５ａでは、半導体積層構造１１を構成する上記のＧａＡｓ系の化合物系半導体層のIII族原子が拡散して、混晶を含む状態が発生することによって、領域１５ａの半導体積層構造１１を構成する半導体層の結晶状態が変化した状態となっている。【００５５】
以上の構成よりなる半導体レーザ素子１０を製造する工程について図面を参照しながら説明する。まず図６（ａ）に示したように、通常使用されるＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を採用するＭＯＣＶＤ装置を用いて、ＧａＡｓ半導体基板１４上に、ｎバッファ層１２−１、ｎクラッド層１２−２、ｎガイド層１２−３、活性層１２−４、ｐガイド層１２−５、ｐクラッド層１２−６、ｐコンタクト層１２−７からなる半導体積層構造１１をエピタキシャル成長する。【００５６】
半導体積層構造１１をエピタキシャル成長する際において所定の半導体層に導電性を持たせるために、ｎバッファ層１２−１、ｎクラッド層１２−２のエピタキシャル成長過程で、Ｓｉのドーピングを行い、ｐクラッド層１２−６、ｐコンタクト層１２−７のエピタキシャル成長過程で、Ｃのドーピングを行う。【００５７】
半導体基板１４上に、半導体積層構造１１をエピタキシャル成長した後、半導体基板１４をＭＯＣＶＤ装置外に搬出し、半導体積層構造１１の積層表面３０の表面処理を行う。本実施例での表面処理は、和光純薬工業（株）濃硫酸（95%以上）の原液を用いて半導体積層構造１１の積層表面３０に対して９０秒の表面洗浄処理を行った。その後、純水洗浄を５分間行った。【００５８】
表面処理を行った後、表面処理後の積層表面３０の表面状態を確認するために積層表面３０に水を滴下させる検査を実施した。検査の結果、上記の濃硫酸を用いた表面処理を行った場合では、表面処理後に、積層表面３０に水１６を滴下させると図７に示したように、水１６の接触角θは、親水性を示す角度である約６０°を示した。【００５９】
本実施例では上述したように濃硫酸による処理を好ましい例として示したが、表面炭素化合物の残留成分を実質的に無視することができる量まで減少することができる方法であれば、本発明の表面洗浄処理として利用することができる。一例として、硫酸系エッチャント（硫酸：過酸化水素：水＝3：1：50）を用いても表面処理を行うこともできる。【００６０】
検査が終了後、図６（ｂ）に示すように半導体積層構造１１の領域１５ａおよび領域１５ｂに相当する積層表面３０に、ＣＶＤ装置を用いて、屈折率がそれぞれ１．９、２．１のＳｉＮからなる誘電体膜４０、誘電体膜４０´を成膜した。なお、比較のために、屈折率を２〜２．２に変化させたＳｉＮからなる誘電体膜４０´を成膜したサンプルも別途作製した。【００６１】
積層表面３０に誘電体膜４０、誘電体膜４０´を成膜後、熱処理を半導体積層構造１１に対して実施する。本実施例では、熱処理を行うための装置はＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置である。なお、熱処理の条件は、温度が９００℃であり、処理時間が３０秒である。【００６２】
熱処理を行うことにより、図６（ｃ）に示すように誘電体膜４０が形成された領域１５ａの半導体積層構造１１の少なくとも一つの層における少なくとも一部領域の結晶状態が変化する。また、誘電体膜４０´が形成された領域1５ｂでは、結晶状態の変化が少ない。本実施例の場合では、熱処理によって、半導体積層構造１１を構成する半導体層１２−１，１２−２〜１２−７を構成するＧａ原子が誘電体膜４０の方向に移動していき、誘電体膜４０に吸収される。半導体層１２−１，１２−２〜１２−７を構成するＧａ原子が移動した後に、空孔が残り、残った箇所の半導体層１２−１，１２−２〜１２−７の結晶状態が混晶を含む状態となる。半導体層１２−１，１２−２〜１２−７の結晶状態が混晶を含む状態では、当該半導体層のバンドギャップが増加し、半導体レーザ素子１０から出射されるレーザ光がバンドギャップの増加した層で吸収されない窓領域が形成される。なお、熱処理の温度が上記の場合では、窓領域に相当する半導体層のバンドギャップの増加は７０ｍｅＶ程度であり、非窓領域に相当する半導体層のバンドギャップの増加は１０ｍｅＶ程度であった。【００６３】
熱処理を行った後、積層表面３０の表面状態の検査を行った。まず、従来の表面洗浄処理との比較を示すために、図８（ａ）に本発明による洗浄方法によって洗浄された半導体表面に誘電体層を堆積したサンプルのオージェ分析結果を、図８（ｂ）に従来のアセトンや塩酸を用いた慣例的な洗浄方法によって洗浄された半導体表面に誘電体層を堆積したサンプルのオージェ分析結果を示した。図の対比より、本発明による洗浄方法によれば、表面加工に起因する、表面の残留炭素化合物が実質的に無視できる程度まで著しく減少していることがわかる。また、酸化物も同様に除去されていることがわかる。図９（ａ）は、本発明による表面処理後に誘電体膜を堆積し、熱処理を行った後の積層表面３０の表面状態を示しているが、誘電体膜には特にクラックも発生しておらず、積層表面３０の表面状態が良好であり、誘電体膜の作用が低下していない。一方で図９（ｂ）は、従来の洗浄法による表面処理後に誘電体膜を堆積し、熱処理を行った後の積層表面３０の表面状態を示しているが、誘電体膜にはクラックが発生し、誘電体膜が積層表面３０から剥離してしまっているため、誘電体膜の作用が低下している。ここで、図９(ａ)および図９(ｂ)は、図８(ａ)および図８(ｂ)にそれぞれ対応しており、表面洗浄後の残留炭素化合物の有無がその後の誘電体層の状態に大きく影響することがわかる。【００６４】
さらに、比較のために堆積条件を変化させて別途作製された、屈折率を２〜２．２に変化させたＳｉＮからなる誘電体膜４０´を積層表面３０に成膜したサンプルについて、熱処理後の積層表面３０の表面状態の検査も行った。検査の結果を図１０に示した。【００６５】
図１０は、積層表面３０上に形成した誘電体膜４０´の屈折率及び半導体積層構造１１の積層表面３０の水との親和性に対する、熱処理後の積層表面３０の表面荒れ（図９に示された誘電体膜の剥離である）の有無の関係を示している。図１０から理解されるように、表面処理後の積層表面３０が親水性を示し、かつ、積層表面３０に形成される誘電体膜を構成するＳｉＮの屈折率が２．１以下である条件の場合には、表面荒れは発生しない。すなわち、この条件を満たす場合は、熱処理において誘電体膜の作用が低下せず、当該熱処理を適切に行うことができる。【００６６】
図１０に示された関係は、半導体積層構造１１を構成する半導体層１２がＧａＡｓ系であり、半導体積層構造１１の積層表面３０に形成する誘電体膜がＳｉＮである場合の関係である。しかし、半導体層１２がＧａＡｓ系ではなく、また、誘電体膜がＳｉＮでなくても、表面処理後の積層表面３０が親水性を示す限りにおいて、誘電体膜の屈折率が所定の値以下であれば、積層表面３０には表面荒れが発生せず、熱処理が適切に行われると考えることができる。【００６７】
すなわち、表面処理後の表面状態は、半導体積層構造１１の積層表面３０と誘電体膜との接着性に関連があり、誘電体膜の屈折率は、誘電体膜を構成する誘電体の密度と関連がある。また、誘電体の密度は、誘電体膜が形成される積層表面３０に与える応力と関連がある。したがって、誘電体膜の屈折率が、積層表面３０の表面状態に対応した所定の値以下である場合に、当該誘電体膜が半導体積層構造１１の積層表面３０に形成されたとき、誘電体膜と積層表面３０の半導体層との間で作用する応力が最適な状態となるので、熱処理後に表面荒れが発生しないといえる。言い換えれば、上述してきた材料に限られず、半導体層と、その上に堆積される誘電体層に関して、半導体層の表面状態と誘電体層の屈折率との間に図１０に示したものと同様の関係が成り立ち、積層表面３０の表面状態と誘電体層の屈折率を熱処理後の誘電体膜が良好となるような範囲の条件に設定することで、半導体層と誘電体層の密着性が改善され、かつ熱処理後に剥離のない誘電体層を形成することができる。【００６８】
本実施例において、熱処理の温度は９００℃であったが、他の温度で熱処理を行ったサンプルについても別途作製し、窓領域に相当する半導体層のバンドギャップの増加の測定を行った。図１１は、熱処理の温度と窓領域に相当する半導体層のバンドギャップの増加の関係を示すグラフである。図１１からわかるように、熱処理の温度が８００℃以上であれば、半導体層１２−１，１２−２〜１２−７の結晶状態が混晶を含む状態（窓領域に相当する半導体層のバンドギャップが増加する）ことが示される。【００６９】
熱処理が終了後、半導体レーザ素子１０を完成させるための他の必要なプロセスを行った。まず、リッジ１７を形成するために、半導体積層構造１１の積層表面３０においてリッジ１７の頂部に相当する箇所についてリソグラフィを行ってマスキングをする。マスキング後、図１２（ａ）に示したように、マスキングした箇所以外のｐコンタクト層１２−７と、ｐクラッド層１２−６の上部をエッチングによって除去し、リッジ１７を形成する。【００７０】
リッジ１７を形成後、半導体積層構造１１の露出面にＣＶＤ装置を使用してＳｉＮからなる絶縁層２１を成膜する。そして、図１２（ｂ）に示したように、上部電極２２（図５（ａ）参照）が接触する箇所の絶縁層２１を除去する。そして、上部電極２２を形成したのち、半導体基板１４の裏面を厚さが１００μｍ程度になるまで研磨し、研磨した面に、下部電極２３を形成する。そして、半導体基板１４をアニール装置に搬入し、形成した電極のシンタリングを行う。シンタリングが終了した後、半導体基板１４をバー状にへき開し、ＣＶＤ装置を使用して、へき開面の一方の面に誘電体多層膜からなる低反射膜１９を、他方の面に誘電体多層膜からなる高反射膜２０を形成する。最後に、バー状になった半導体基板１４を各半導体レーザ素子１０ごとに切り分けて、半導体レーザ素子１０が完成する。本発明に従う半導体レーザ素子は現在普及している半導体レーザを用いた通信機器に適用可能である。【００７１】
最後に、本発明によるＧａＡｓの活性層を持つ半導体積層構造の混晶化によるバンドギャップ差（ΔＥｇ、活性層の窓領域と非窓領域のバンドギャップの差）と熱処理温度の関係を図１３に示す。本発明によれば、従来技術に比べて同じ温度で高いΔＥｇを達成できる。また、従来技術に比べて表面荒れの発現する境界の温度が高くなっているので、従来技術に比べて高温まで熱処理を行うことができ、結果的に大きなバンドギャップを持つ窓領域を作製することが可能になる。熱処理温度が９００℃程度では、窓領域のバンドギャップの増加を７０ｍｅＶ以上、非窓領域のバンドギャップの増加を１０ｍｅＶ以下にすることができ、従来は表面の荒れなしには作製が困難であったΔＥｇ＞５０ｍｅＶの窓を作製することができる。【００７２】
以上のように、本発明によれば、半導体層と誘電体層の密着性が改善されて誘電体膜の荒れ（剥離）が生じず、誘電体層の作用（窓領域の混晶化の促進および非窓領域の混晶抑制）が十分に発揮され、かつ接触抵抗を増大させることがないという顕著な作用効果を奏するものである。
【産業上の利用可能性】
【００７３】
本発明は、たとえば光通信の分野において用いられる各種半導体デバイスに好適に利用できる。
【図１】
0005391078.tif 000002
【図２】
0005391078.tif 000003
【図３】
0005391078.tif 000004
【図４】
0005391078.tif 000005
【図５】
0005391078.tif 000006
【図６】
0005391078.tif 000007
【図７】
0005391078.tif 000008
【図８】
0005391078.tif 000009
【図９】
0005391078.tif 000010
【図１０】
0005391078.tif 000011
【図１１】
0005391078.tif 000012
【図１２】
0005391078.tif 000013
【図１３】
0005391078.tif 000014