(57)【特許請求の範囲】
【請求項１】
第１メモリ領域及び第２メモリ領域を少なくとも含むメモリ領域を有する不揮発性半導体記憶装置であって、
前記第１メモリ領域に対する処理の実行を指示する特定コマンドに応じて、前記第１メモリ領域に対する処理が行われる場合に、前記第１メモリ領域に対する処理に続けて、前記第２メモリ領域に格納されたデータを読み出すように構成された制御部を備え、
前記特定コマンドは、前記第１メモリ領域に対する処理に続けて、前記第２メモリ領域に格納されたデータを読み出すべきことを識別する識別情報を含むことを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記特定コマンドは、前記第１メモリ領域に対する処理に続けて、前記第２メモリ領域に格納されたデータの読み出しを指示する自動処理コマンドであることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記自動処理コマンドは、前記第２メモリ領域の先頭アドレスを特定する情報を含むことを特徴とする請求項２に記載の不揮発性半導体記憶装置。
【請求項４】
前記自動処理コマンドは、前記第１メモリ領域からの相対アドレスを特定する情報を含むことを特徴とする請求項２に記載の不揮発性半導体記憶装置。
【請求項５】
前記第２メモリ領域の先頭アドレスを格納するように構成された格納部をさらに備え、
前記制御部は、前記特定コマンドに応じて、前記第２メモリ領域の先頭アドレスによって、前記第２メモリ領域を特定することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項６】
前記制御部は、前記第２メモリ領域の先頭アドレスを直接的に指定するプリセットコマンドに応じて、前記第２メモリ領域の先頭アドレスを前記格納部に格納することを特徴とする請求項５に記載の不揮発性半導体記憶装置。
【請求項７】
前記第１メモリ領域からの相対アドレスを格納するように構成された格納部をさらに備え、
前記制御部は、前記特定コマンドに応じて、前記第１メモリ領域からの相対アドレスによって、前記第２メモリ領域を特定することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項８】
前記制御部は、前記第１メモリ領域からの相対アドレスを指定するプリセットコマンドに応じて、前記第１メモリ領域からの相対アドレスを前記格納部に格納することを特徴とする請求項７に記載の不揮発性半導体記憶装置。
【請求項９】
前記第１メモリ領域に含まれる特定領域のアドレスを格納するように構成された格納部をさらに備え、
前記制御部は、前記特定コマンドに応じて、前記特定領域に格納されるデータによって、前記第２メモリ領域を特定することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項１０】
前記メモリ領域は、前記第１メモリ領域と対応する第１サブラッチ回路と、前記第２メモリ領域と対応する第２サブラッチ回路とを有しており、
前記第１メモリ領域に対する処理は、前記第１メモリ領域に格納されたデータを読み出す処理であり、
前記制御部は、前記第１メモリ領域に格納されたデータを前記第１サブラッチ回路に読み出す処理の開始に応じて、前記第２メモリ領域に格納されたデータを前記第２サブラッチ回路に読み出す処理を開始することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項１１】
前記メモリ領域から読み出されたデータを一時的に格納する揮発性メモリ領域をさらに備え、
前記メモリ領域は、前記第２メモリ領域と対応する第２サブラッチ回路を有しており、
前記第１メモリ領域に対する処理は、前記第１メモリ領域に格納されたデータを読み出す処理であり、
前記制御部は、前記第１メモリ領域に格納されたデータを前記揮発性メモリ領域に読み出す処理の開始に応じて、前記第２メモリ領域に格納されたデータを前記第２サブラッチ回路に読み出す処理を開始することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項１２】
前記メモリ領域から読み出されたデータを前記不揮発性半導体記憶装置の外部に出力するための出力ピンをさらに備え、
前記メモリ領域は、前記第２メモリ領域と対応する第２サブラッチ回路を有しており、
前記第１メモリ領域に対する処理は、前記第１メモリ領域に格納されたデータを読み出す処理であり、
前記制御部は、前記第１メモリ領域に格納されたデータを前記出力ピンに出力する処理の開始に応じて、前記第２メモリ領域に格納されたデータを前記第２サブラッチ回路に読み出す処理を開始することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項１３】
前記メモリ領域は、前記第１メモリ領域と対応する第１サブラッチ回路と、前記第２メモリ領域と対応する第２サブラッチ回路とを有しており、
前記第１メモリ領域に対する処理は、前記第１メモリ領域に格納されたデータを前記第１サブラッチ回路に読み出す処理であり、
前記制御部は、前記第１メモリ領域に格納されたデータを前記第１サブラッチ回路に読み出す処理の完了に応じて、前記第２メモリ領域に格納されたデータを前記第２サブラッチ回路に読み出す処理を開始することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項１４】
前記第１サブラッチ回路は、前記第２サブラッチ回路とは異なることを特徴とする請求項１３に記載の不揮発性半導体記憶装置。
【請求項１５】
前記第１サブラッチ回路は、前記第２サブラッチ回路とは同じであることを特徴とする請求項１３に記載の不揮発性半導体記憶装置。
【請求項１６】
前記メモリ領域に電圧をチャージするように構成されたレギュレータ回路をさらに備え、
前記レギュレータ回路は、前記第１メモリ領域に対する処理を開始してから、前記第２メモリ領域に格納されたデータを読み出す処理が完了するまで、前記メモリ領域から電圧をディスチャージせずに、前記メモリ領域に電圧がチャージされた状態を維持することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項１７】
前記メモリ領域に電圧をチャージするように構成された昇圧系又は降圧系のパンプ回路をさらに備え、
前記パンプ回路は、前記第１メモリ領域に対する処理を開始してから、前記第２メモリ領域に格納されたデータを読み出す処理が完了するまで、活性化状態を維持することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的にデータを書き換え可能な不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
電気的にデータを書き換え可能な不揮発性半導体記憶装置が提案されている。不揮発性半導体記憶装置としては、ＮＡＮＤ型の不揮発性半導体記憶装置が知られている。不揮発性半導体記憶装置は、ビット線及びワード線が配置されたメモリセルアレイを有する。例えば、ビット線及びワード線は直交するように配置される。なお、ビット線及びワード線の交点はメモリセルを構成する。
【０００３】
ここで、不揮発性半導体記憶装置において、データの読み出しを高速化する技術が提案されている。例えば、ページデータを第１分割データ及び第２分割データに分割した上で、ラッチ回路に格納された第１分割データを外部に出力している間に、第２分割データをラッチ回路に格納する不揮発性半導体記憶装置が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−９７７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上述した技術では、ページデータが分割されているため、ラッチ回路に格納された第１分割データを外部に出力している間に、ラッチ回路に読み出される第２分割データを任意に指定することができない。すなわち、特定の処理（例えば、読み出し処理）に続けて読み出されるデータを任意に指定することができない。
【０００６】
そこで、本発明は、上述した課題を解決するためになされたものであり、特定の処理に続けて読み出されるデータを任意に指定することを可能とする不揮発性半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１の特徴に係る不揮発性半導体記憶装置は、第１メモリ領域及び第２メモリ領域を少なくとも含むメモリ領域を有する。不揮発性半導体記憶装置は、前記第１メモリ領域に対する処理の実行を指示する特定コマンドに応じて、前記第１メモリ領域に対する処理が行われる場合に、前記第１メモリ領域に対する処理に続けて、前記第２メモリ領域に格納されたデータを読み出すように構成された制御部を備える。前記特定コマンドは、前記第１メモリ領域に対する処理に続けて、前記第２メモリ領域に格納されたデータを読み出すべきことを識別する識別情報を含む。
【０００８】
第１の特徴において、前記特定コマンドは、前記第１メモリ領域に対する処理に続けて、前記第２メモリ領域に格納されたデータの読み出しを指示する自動処理コマンドである。
【０００９】
第１の特徴において、前記自動処理コマンドは、前記第２メモリ領域の先頭アドレスを特定する情報を含む。
【００１０】
第１の特徴において、前記自動処理コマンドは、前記第１メモリ領域からの相対アドレスを特定する情報を含む。
【００１１】
第１の特徴において、不揮発性半導体記憶装置は、前記第２メモリ領域の先頭アドレスを格納するように構成された格納部をさらに備える。前記制御部は、前記特定コマンドに応じて、前記第２メモリ領域の先頭アドレスによって、前記第２メモリ領域を特定する。
【００１２】
第１の特徴において、前記制御部は、前記第２メモリ領域の先頭アドレスを直接的に指定するプリセットコマンドに応じて、前記第２メモリ領域の先頭アドレスを前記格納部に格納する。
【００１３】
第１の特徴において、不揮発性半導体記憶装置は、前記第１メモリ領域からの相対アドレスを格納するように構成された格納部をさらに備える。前記制御部は、前記特定コマンドに応じて、前記第１メモリ領域からの相対アドレスによって、前記第２メモリ領域を特定する。
【００１４】
第１の特徴において、前記制御部は、前記第１メモリ領域からの相対アドレスを指定するプリセットコマンドに応じて、前記第１メモリ領域からの相対アドレスを前記格納部に格納する。
【００１５】
第１の特徴において、不揮発性半導体記憶装置は、前記第１メモリ領域に含まれる特定領域のアドレスを格納するように構成された格納部をさらに備える。前記制御部は、前記特定コマンドに応じて、前記特定領域に格納されるデータによって、前記第２メモリ領域を特定する。
【００１６】
第１の特徴において、前記メモリ領域は、前記第１メモリ領域と対応する第１サブラッチ回路と、前記第２メモリ領域と対応する第２サブラッチ回路とを有する。前記第１メモリ領域に対する処理は、前記第１メモリ領域に格納されたデータを読み出す処理である。前記制御部は、前記第１メモリ領域に格納されたデータを前記第１サブラッチ回路に読み出す処理の開始に応じて、前記第２メモリ領域に格納されたデータを前記第２サブラッチ回路に読み出す処理を開始する。
【００１７】
第１の特徴において、不揮発性半導体記憶装置は、前記メモリ領域から読み出されたデータを一時的に格納する揮発性メモリ領域をさらに備える。前記メモリ領域は、前記第２メモリ領域と対応する第２サブラッチ回路を有する。前記第１メモリ領域に対する処理は、前記第１メモリ領域に格納されたデータを読み出す処理である。前記制御部は、前記第１メモリ領域に格納されたデータを前記揮発性メモリ領域に読み出す処理の開始に応じて、前記第２メモリ領域に格納されたデータを前記第２サブラッチ回路に読み出す処理を開始する。
【００１８】
第１の特徴において、不揮発性半導体記憶装置は、前記メモリ領域から読み出されたデータを前記不揮発性半導体記憶装置の外部に出力するための出力ピンをさらに備える。前記メモリ領域は、前記第２メモリ領域と対応する第２サブラッチ回路を有する。前記第１メモリ領域に対する処理は、前記第１メモリ領域に格納されたデータを読み出す処理である。前記制御部は、前記第１メモリ領域に格納されたデータを前記出力ピンに出力する処理の開始に応じて、前記第２メモリ領域に格納されたデータを前記第２サブラッチ回路に読み出す処理を開始する。
【００１９】
第１の特徴において、前記メモリ領域は、前記第１メモリ領域と対応する第１サブラッチ回路と、前記第２メモリ領域と対応する第２サブラッチ回路とを有する。前記第１メモリ領域に対する処理は、前記第１メモリ領域に格納されたデータを読み出す処理である。前記制御部は、前記第１メモリ領域に格納されたデータを前記第１サブラッチ回路に読み出す処理の完了に応じて、前記第２メモリ領域に格納されたデータを前記第２サブラッチ回路に読み出す処理を開始する。
【００２０】
上述した特徴において、前記第１サブラッチ回路は、前記第２サブラッチ回路とは異なる。
【００２１】
上述した特徴において、前記第１サブラッチ回路は、前記第２サブラッチ回路とは同じである。
【００２２】
第１の特徴において、不揮発性半導体記憶装置は、前記メモリ領域に電圧をチャージするように構成されたレギュレータ回路をさらに備える。前記レギュレータ回路は、前記第１メモリ領域に対する処理を開始してから、前記第２メモリ領域に格納されたデータを読み出す処理が完了するまで、前記メモリ領域から電圧をディスチャージせずに、前記メモリ領域に電圧がチャージされた状態を維持する。
【００２３】
第１の特徴において、不揮発性半導体記憶装置は、前記メモリ領域に電圧をチャージするように構成された昇圧系又は降圧系のパンプ回路をさらに備える。前記パンプ回路は、前記第１メモリ領域に対する処理を開始してから、前記第２メモリ領域に格納されたデータを読み出す処理が完了するまで、活性化状態を維持する。
【発明の効果】
【００２４】
本発明によれば、特定の処理に続けて読み出されるデータを任意に指定することを可能とする不揮発性半導体記憶装置を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】図１は、第１実施形態に係る不揮発性半導体記憶装置１００の概略構成を示す図である。
【図２】図２は、第１実施形態に係るメモリセルアレイ３００の構成を示す図である。
【図３】図３は、第１実施形態に係るメモリプレーン３１０の構成を示す図である。
【図４】図４は、第１実施形態に係るサブラッチ回路ＳＵＢＬＡＴを示す回路図である。
【図５】図５は、第１実施形態に係るビット線スイッチコントローラ４００を示す回路図である。
【図６】図６は、第１実施形態に係るサブラッチ回路コントローラ５００を示す回路図である。
【図７】図７は、第１実施形態に係るＰｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドを示す図である。
【図８】図８は、第１実施形態に係るＡｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドを示す図である。
【図９】図９は、第１実施形態に係るＮｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドを示す図である。
【図１０】図１０は、第１実施形態に係る読み出し処理（自動）を示すタイミングチャートである。
【図１１】図１１は、第１実施形態に係る書き込み処理（自動）を示すタイミングチャートである。
【図１２】図１２は、第１実施形態に係る消去処理（自動）を示すタイミングチャートである。
【図１３】図１３は、第１実施形態に係る読み出し処理（非自動）を示すタイミングチャートである。
【図１４】図１４は、第１実施形態に係る書き込み処理（非自動）を示すタイミングチャートである。
【図１５】図１５は、第１実施形態に係る消去処理（非自動）を示すタイミングチャートである。
【図１６】図１６は、第１実施形態に係るパンプレギュレータの立ち上がりを説明するための図である。
【図１７】図１７は、変更例１に係る読み出し処理（自動）を示すタイミングチャートである。
【図１８】図１８は、変更例２に係る不揮発性半導体記憶装置１００の概略構成を示す図である。
【図１９】図１９は、変更例２に係るメモリセルアレイ３００の構成を示す図である。
【図２０】図２０は、変更例２に係るメインデータ線スイッチコントローラ６００の構成を示す回路図である。
【図２１】図２１は、変更例３に係るデータの連続読み出しについて説明するための図である。
【図２２】図２２は、変更例３に係るデータの連続読み出しについて説明するための図である。
【図２３】図２３は、変更例３に係るデータの連続読み出しについて説明するための図である。
【図２４】図２４は、変更例３に係るデータの連続読み出しについて説明するための図である。
【図２５】図２５は、変更例３に係るデータの連続読み出しについて説明するための図である。
【発明を実施するための形態】
【００２６】
以下において、本発明の実施形態に係る不揮発性半導体記憶装置について、図面を参照しながら説明する。なお、以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。
【００２７】
ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。従って、具体的な寸法などは以下の説明を参酌して判断すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００２８】
［実施形態の概要］
実施形態に係る不揮発性半導体記憶装置は、第１メモリ領域及び第２メモリ領域を少なくとも含むメモリ領域を有する。不揮発性半導体記憶装置は、第１メモリ領域に対する処理の実行を指示する特定コマンドに応じて、第１メモリ領域に対する処理が行われる場合に、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すように構成された制御部を備える。特定コマンドは、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すべきことを識別する識別情報を含む。
【００２９】
実施形態では、特定コマンドが識別情報を含むため、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すべきか否かを判定することができる。また、特定コマンドに応じて、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータが読み出される。すなわち、第１メモリ領域に対する処理に続けて読み出すべきデータを指定することができる。
【００３０】
［第１実施形態］
（不揮発性半導体記憶装置の概略構成）
以下において、第１実施形態に係る不揮発性半導体記憶装置について、図面を参照しながら説明する。図１は、第１実施形態に係る不揮発性半導体記憶装置１００の概略構成を示す図である。
【００３１】
図１に示すように、不揮発性半導体記憶装置１００は、コマンドデコーダ１１０と、メモリコントローラ１２０と、アドレスラッチ＆コマンドジェネレータ１３０と、アドレスデコーダ１４０と、センスアンプコントローラ１５０と、アドレスラッチ回路１６０と、パンプ＆レギュレータ回路１７０と、カラムデコーダ＆読み出し判定回路１８０と、ページバッファ回路１９０と、ＳＲＡＭキャッシュ回路２００と、データラッチ回路２１０と、Ｉ／Ｏバッファ２２０とを有する。また、不揮発性半導体記憶装置１００は、メモリセルアレイ３００（メモリ領域）と、ビット線スイッチコントローラ４００と、サブラッチ回路コントローラ５００とを有する。
【００３２】
コマンドデコーダ１１０は、各種コマンドをデコードする。第１に、コマンドデコーダ１１０は、不揮発性半導体記憶装置１００の内部及びアドレスラッチ＆コマンドジェネレータ１３０に接続される。コマンドデコーダ１１０には、例えば、アドレスラッチイネーブル（ＡＬＥ）、読み出しイネーブル（／ＲＥ）、チップイネーブル（／ＣＥ）、書き込みイネーブル（／ＷＥ）、コマンドラッチイネーブル（／ＣＬＥ）、及びコマンド・アドレス・データ入出力（Ｉ／Ｏ）等が不揮発性半導体記憶装置１００の外部から入力される。また、コマンドデコーダ１１０には、アドレスラッチ＆コマンドジェネレータ１３０によって生成されたコマンドがアドレスラッチ＆コマンドジェネレータ１３０から入力される。
【００３３】
第２に、コマンドデコーダ１１０は、メモリコントローラ１２０、アドレスデコーダ１４０及びアドレスラッチ回路１６０に接続される。コマンドデコーダ１１０は、デコード結果をメモリコントローラ１２０、アドレスデコーダ１４０及びアドレスラッチ回路１６０に出力する。
【００３４】
例えば、コマンドデコーダ１１０は、通常Ｒｅａｄコマンド、通常Ｐｒｏｇｒａｍコマンド、通常Ｅｒａｓｅコマンドをメモリコントローラ１２０に出力する。また、コマンドデコーダ１１０は、Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンド、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンド、Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドをメモリコントローラ１２０に出力する。ここで、Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンド、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンド及びＰｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドは、第１メモリ領域に対する処理が行われる場合に、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すように指示する特定コマンドである。なお、Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンド、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンド及びＰｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドの詳細については後述する（図８及び図９を参照）。
【００３５】
或いは、コマンドデコーダ１１０は、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドをアドレスラッチ回路１６０に出力する。Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドは、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すケースにおいて、第２メモリ領域を特定可能に構成されたプリセットコマンドである。なお、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドの詳細については後述する（図７を参照）。
【００３６】
メモリコントローラ１２０は、メモリセルからのデータの読み出し（Ｒｅａｄ）、メモリセルへのデータの書き込み（Ｐｒｏｇｒａｍ）、メモリセルからのデータの消去（Ｅｒａｓｅ）を制御する。第１に、メモリコントローラ１２０は、コマンドデコーダ１１０に接続される。メモリコントローラ１２０には、各種コマンドのデコード結果がコマンドデコーダ１１０から入力される。
【００３７】
第２に、メモリコントローラ１２０は、パンプ＆レギュレータ回路１７０、カラムデコーダ＆読み出し判定回路１８０、メモリセルアレイ３００、ビット線スイッチコントローラ４００及びサブラッチ回路コントローラ５００に接続される。メモリコントローラ１２０は、各種コマンドのデコード結果に基づいて、パンプ＆レギュレータ回路１７０、カラムデコーダ＆読み出し判定回路１８０、メモリセルアレイ３００、ビット線スイッチコントローラ４００及びサブラッチ回路コントローラ５００を制御する。
【００３８】
アドレスラッチ＆コマンドジェネレータ１３０は、アドレスラッチ及びコマンドジェネレータによって構成される。第１に、アドレスラッチ＆コマンドジェネレータ１３０は、不揮発性半導体記憶装置１００の外部に接続される。アドレスラッチ＆コマンドジェネレータ１３０には、アドレス信号（Ａ０−ｎ）が不揮発性半導体記憶装置１００の外部から入力される。アドレスラッチは、アドレス信号（Ａ０−ｎ）をラッチする。コマンドジェネレータは、アドレス信号（Ａ０−ｎ）と対応するコマンドを生成する。
【００３９】
第２に、アドレスラッチ＆コマンドジェネレータ１３０は、コマンドデコーダ１１０及びアドレスデコーダ１４０に接続される。アドレスラッチは、アドレス信号（Ａ０−ｎ）をアドレスデコーダ１４０に出力する。コマンドジェネレータは、アドレス信号（Ａ０−ｎ）と対応するコマンドをコマンドデコーダ１１０に出力する。
【００４０】
アドレスデコーダ１４０は、アドレス信号（Ａ０−ｎ）をデコードする。第１に、アドレスデコーダ１４０は、アドレスラッチ＆コマンドジェネレータ１３０に接続される。アドレスデコーダ１４０には、アドレス信号（Ａ０−ｎ）がアドレスラッチから入力される。
【００４１】
第２に、アドレスデコーダ１４０は、センスアンプコントローラ１５０、カラムデコーダ＆読み出し判定回路１８０、メモリセルアレイ３００、ビット線スイッチコントローラ４００及びサブラッチ回路コントローラ５００に接続される。アドレスデコーダ１４０は、アドレス信号（Ａ０−ｎ）のデコード結果を、センスアンプコントローラ１５０、カラムデコーダ＆読み出し判定回路１８０、メモリセルアレイ３００、ビット線スイッチコントローラ４００及びサブラッチ回路コントローラ５００に出力する。
【００４２】
センスアンプコントローラ１５０は、メモリセルアレイ３００に設けられたセンスアンプ回路（不図示）を制御する。第１に、センスアンプコントローラ１５０は、アドレスデコーダ１４０に接続される。センスアンプコントローラ１５０には、アドレス信号（Ａ０−ｎ）のデコード結果がアドレスデコーダ１４０から入力される。
【００４３】
第２に、センスアンプコントローラ１５０は、メモリセルアレイ３００に接続される。センスアンプコントローラ１５０は、アドレス信号（Ａ０−ｎ）のデコード結果に基づいて、メモリセルアレイ３００に設けられたセンスアンプ回路（不図示）を制御する。なお、アドレス信号（Ａ０−ｎ）のデコード結果と対応するメモリセルに格納されたデータは、センスアンプ回路（不図示）によって検出される。
【００４４】
アドレスラッチ回路１６０は、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すケースにおいて、第２メモリ領域を特定するアドレスをラッチする。第１に、アドレスラッチ回路１６０は、コマンドデコーダ１１０に接続される。アドレスラッチ回路１６０には、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドがコマンドデコーダ１１０から入力される。アドレスラッチ回路１６０は、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって特定されるアドレスをラッチする。
【００４５】
第２に、アドレスラッチ回路１６０は、センスアンプコントローラ１５０、カラムデコーダ＆読み出し判定回路１８０、メモリセルアレイ３００、ビット線スイッチコントローラ４００及びサブラッチ回路コントローラ５００に接続される。アドレスデコーダ１４０は、アドレスラッチ回路１６０にラッチされたアドレスを、センスアンプコントローラ１５０、カラムデコーダ＆読み出し判定回路１８０、メモリセルアレイ３００、ビット線スイッチコントローラ４００及びサブラッチ回路コントローラ５００に出力する。
【００４６】
パンプ＆レギュレータ回路１７０は、メモリコントローラ１２０の制御に応じて、メモリセルアレイ３００（ビット線、ワード線或いは基板）に印加すべき電圧を生成する。具体的には、パンプ＆レギュレータ回路１７０は、メモリセルアレイ３００（ビット線、ワード線或いは基板）に電圧をチャージする。また、パンプ＆レギュレータ回路１７０は、メモリセルアレイ３００（ビット線、ワード線或いは基板）から電圧をディスチャージする。なお、パンプ＆レギュレータ回路１７０は、メモリセルアレイ３００に印加すべき電圧を昇圧或いは降圧するパンプ回路を含む。
【００４７】
カラムデコーダ＆読み出し判定回路１８０は、カラムデコーダ及び読み出し判定回路によって構成される。第１に、カラムデコーダ＆読み出し判定回路１８０は、メモリコントローラ１２０、アドレスデコーダ１４０及びアドレスラッチ回路１６０に接続される。また、カラムデコーダ＆読み出し判定回路１８０は、メモリセルアレイ３００に設けられるビット線に接続される。
【００４８】
カラムデコーダは、アドレスデコーダ１４０から入力されるアドレス信号（Ａ０−ｎ）のデコード結果に基づいて、メモリセルアレイ３００に設けられるメモリセルを特定する。或いは、カラムデコーダは、アドレスラッチ回路１６０にラッチされたアドレスに基づいて、メモリセルアレイ３００に設けられるメモリセルを特定する。続いて、カラムデコーダは、メモリコントローラ１２０の制御に応じて、特定されたメモリセルと対応するビット線（後述するメインデータ線ＭＤＬに接続されたビット線ＢＬ）に印加すべき電圧を制御する。
【００４９】
読み出し判定回路は、読み出し判定回路は、メモリセルアレイ３００（制御対象のメモリセル）からデータを読み出すとともに、データの読み出しが完了したか否かを判定する。
【００５０】
第２に、カラムデコーダ＆読み出し判定回路１８０は、ＳＲＡＭキャッシュ回路２００に接続される。読み出し判定回路は、メモリセルアレイ３００から読み出されたデータをＳＲＡＭキャッシュ回路２００に出力する。
【００５１】
ページバッファ回路１９０は、１ページ分のデータを記憶可能に構成されたメモリである。ページバッファ回路１９０は、ＣＡＭ（Ｃｏｎｔｅｎｔ  Ａｄｄｒｅｓｓａｂｌｅ  Ｍｅｍｏｒｙ）であってもよい。ページバッファ回路１９０は、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すケースにおいて、第２メモリ領域を特定するアドレスを格納してもよい。
【００５２】
ＳＲＡＭキャッシュ回路２００は、データを一時的に格納する回路である。第１に、ＳＲＡＭキャッシュ回路２００は、カラムデコーダ＆読み出し判定回路１８０に接続される。ＳＲＡＭキャッシュ回路２００には、カラムデコーダ＆読み出し判定回路１８０からデータが入力される。第２に、ＳＲＡＭキャッシュ回路２００は、データラッチ回路２１０に接続される。ＳＲＡＭキャッシュ回路２００は、一時的に格納されたデータをデータラッチ回路２１０に出力する。
【００５３】
データラッチ回路２１０は、Ｄ−フリップ・フロップ回路によって構成されており、データをラッチする回路である。第１に、データラッチ回路２１０は、ＳＲＡＭキャッシュ回路２００に接続される。データラッチ回路２１０には、ＳＲＡＭキャッシュ回路２００からデータが入力される。第２に、データラッチ回路２１０は、Ｉ／Ｏバッファ２２０に接続される。データラッチ回路２１０は、ラッチされたデータをＩ／Ｏバッファ２２０に出力する。
【００５４】
Ｉ／Ｏバッファ２２０は、データラッチ回路２１０から入力されるデータをバッファリングするとともに、バッファリングされたデータを不揮発性半導体記憶装置１００の外部に出力ピンを介して出力する。
【００５５】
メモリセルアレイ３００は、少なくともビット線及びワード線を有する。第１実施形態では、メモリセルアレイ３００は、ビット線、ワード線及びメインデータ線を有する。但し、メモリセルアレイ３００の構成は、これに限定されるものではない。なお、メモリセルアレイ３００の詳細については後述する（図２を参照）。
【００５６】
ビット線スイッチコントローラ４００は、メモリコントローラ１２０の制御に応じて、メモリセルアレイ３００に設けられるビット線スイッチ（図１では不図示）を制御する。具体的には、ビット線スイッチコントローラ４００は、メモリコントローラ１２０、アドレスデコーダ１４０及びアドレスラッチ回路１６０に接続される。また、ビット線スイッチコントローラ４００は、メモリセルアレイ３００に設けられるビット線と対応するビット線スイッチと接続される。
【００５７】
ビット線スイッチコントローラ４００は、アドレスデコーダ１４０から入力されるアドレス信号（Ａ０−ｎ）のデコード結果に基づいて、メモリセルアレイ３００に設けられるメモリセルを特定する。或いは、ビット線スイッチコントローラ４００は、アドレスラッチ回路１６０にラッチされたアドレスに基づいて、メモリセルアレイ３００に設けられるメモリセルを特定する。続いて、ビット線スイッチコントローラ４００は、メモリコントローラ１２０の制御に応じて、特定されたメモリセルと対応するビット線スイッチを制御する。
【００５８】
なお、ビット線スイッチコントローラ４００の詳細については後述する（図５を参照）。
【００５９】
サブラッチ回路コントローラ５００は、メモリコントローラ１２０の制御に応じて、メモリセルアレイ３００に設けられるサブラッチ回路（図１では不図示）を制御する。詳細には、サブラッチ回路コントローラ５００は、メモリコントローラ１２０の制御に応じて、サブラッチ回路に接続されたサブラッチ回路スイッチを制御する。具体的には、サブラッチ回路コントローラ５００は、メモリコントローラ１２０、アドレスデコーダ１４０及びアドレスラッチ回路１６０に接続される。また、サブラッチ回路コントローラ５００は、メモリセルアレイ３００に設けられるサブラッチ回路（サブラッチ回路スイッチ）と接続される。
【００６０】
サブラッチ回路コントローラ５００は、アドレスデコーダ１４０から入力されるアドレス信号（Ａ０−ｎ）のデコード結果に基づいて、メモリセルアレイ３００に設けられるメモリセルを特定する。或いは、サブラッチ回路コントローラ５００は、アドレスラッチ回路１６０にラッチされたアドレスに基づいて、メモリセルアレイ３００に設けられるメモリセルを特定する。続いて、サブラッチ回路コントローラ５００は、メモリコントローラ１２０の制御に応じて、特定されたメモリセルと対応するサブラッチ回路（サブラッチ回路スイッチ）を制御する。
【００６１】
なお、サブラッチ回路コントローラ５００の詳細については後述する（図６を参照）。
【００６２】
（メモリセルアレイの構成）
以下において、第１実施形態に係るメモリセルアレイの構成について、図面を参照しながら説明する。図２は、第１実施形態に係るメモリセルアレイ３００の構成を示す図である。
【００６３】
図２に示すように、メモリセルアレイ３００は、複数のメモリプレーン３１０（メモリプレーン３１０−１、メモリプレーン３１０−２など）を有する。また、メモリセルアレイ３００に隣接して入出力パッド３６０が配置される。
【００６４】
ここで、各メモリプレーン３１０は、複数のメモリセルエリア３２０と、複数のロウデコーダ３３０と、複数のサブラット領域３４０とを有する。また、メモリプレーン３１０に隣接してメインバッファ３５０が配置される。
【００６５】
例えば、メモリプレーン３１０−１を例に挙げると、メモリプレーン３１０−１は、メモリセルエリア３２０として、メモリセルエリア３２０−１Ａ〜メモリセルエリア３２０−１Ｄを有する。メモリプレーン３１０−１は、ロウデコーダ３３０として、ロウデコーダ３３０−１Ａ〜ロウデコーダ３３０−１Ｄを有する。メモリプレーン３１０−１は、サブラット領域３４０として、サブラット領域３４０−１Ａ〜サブラット領域３４０−１Ｃを有する。メモリプレーン３１０−１は、メインバッファ３５０として、メインバッファ３５０−１を有する。
【００６６】
メモリセルエリア３２０は、複数のメモリセルを有する。具体的には、メモリセルエリア３２０は、ビット線方向（以下、Ｂ方向）に沿って延びる複数本のビット線ＢＬと、ワード線方法（Ｗ方向）に沿って延びる複数本のワード線ＷＬとを有する。なお、ビット線ＢＬ及びワード線ＷＬの交点がメモリセルを構成する。
【００６７】
ここで、第１実施形態では、メモリプレーン３１０内において、複数のメモリセルエリア３２０はＢ方向に沿って配置される。また、メモリプレーン３１０内において、複数のメモリセルエリア３２０に跨ってＢ方向に沿って延びるメインデータ線ＭＤＬが配置される。メモリプレーン３１０内において、複数本のビット線ＢＬは、メインデータ線ＭＤＬに接続されており、メインデータ線ＭＤＬは、メインバッファ３５０に接続される。
【００６８】
例えば、メモリプレーン３１０−１を例に挙げると、メインデータ線ＭＤＬは、メモリセルエリア３２０−１Ａ〜メモリセルエリア３２０−１Ｄ、サブラット領域３４０−１Ａ〜サブラット領域３４０−１Ｃに跨って配置される。複数本のビット線ＢＬは、メインデータ線ＭＤＬに接続されており、メインデータ線ＭＤＬは、メインバッファ３５０−１に接続される。
【００６９】
ロウデコーダ３３０は、メモリセルエリア３２０毎に設けられており、メモリセルエリア３２０に設けられる複数本のワード線ＷＬに接続される。ロウデコーダ３３０は、ワード線ＷＬに印加すべき電圧を制御する。
【００７０】
具体的には、ロウデコーダ３３０は、メモリコントローラ１２０、アドレスデコーダ１４０及びアドレスラッチ回路１６０に接続される。ロウデコーダ３３０は、アドレスデコーダ１４０から入力されるアドレス信号（Ａ０−ｎ）のデコード結果に基づいて、メモリセルエリア３２０に設けられるメモリセルを特定する。或いは、ロウデコーダ３３０は、アドレスラッチ回路１６０にラッチされたアドレスに基づいて、メモリセルエリア３２０に設けられるメモリセルを特定する。続いて、ビット線スイッチコントローラ４００は、メモリコントローラ１２０の制御に応じて、特定されたメモリセルと対応するワード線ＷＬに印加すべき電圧を制御する。
【００７１】
サブラット領域３４０は、互いに隣接する１対のメモリセルエリア３２０の間に配置される。サブラット領域３４０には、メモリセルエリア３２０に設けられるメモリセルに格納されたデータを一時的にラッチするサブラッチ回路が設けられる。なお、サブラット領域３４０の数は、メモリセルエリア３２０の数と異なっていてもよい。
【００７２】
メインバッファ３５０は、メモリプレーン３１０毎に設けられる。具体的には、メインバッファ３５０は、Ｂ方向におけるメモリプレーン３１０の一端（図２に示すＤ１側）に隣接して配置される。メインバッファ３５０は、メモリプレーン３１０に設けられるメモリセルに格納されたデータを一時的に格納する。
【００７３】
入出力パッド３６０は、メモリセルアレイ３００にデータを入力するインタフェースを構成する。或いは、入出力パッド３６０は、メモリセルアレイ３００からデータを出力するインタフェースを構成する。具体的には、入出力パッド３６０は、カラムデコーダ＆読み出し判定回路１８０に接続される。入出力パッド３６０は、メモリセルアレイ３００からの読み出しデータをカラムデコーダ＆読み出し判定回路１８０に出力する。或いは、入出力パッド３６０は、カラムデコーダ＆読み出し判定回路１８０からの書き込みデータをメモリセルアレイ３００に入力する。
【００７４】
（メモリプレーンの構成）
以下において、第１実施形態に係るメモリプレーンの構成について、図面を参照しながら説明する。図３は、第１実施形態に係るメモリプレーン３１０の構成を示す図である。なお、図３では、ワード線ＷＬ及びロウデコーダ３３０が省略されている。
【００７５】
図３に示すように、メモリプレーン３１０は、メモリセルエリア３２０（メモリセルエリア３２０Ａ、メモリセルエリア３２０Ｂなど）を有する。メモリセルエリア３２０Ａとメモリセルエリア３２０Ｂとの間にはサブラット領域３４０Ａがサブラット領域３４０として配置される。メモリプレーン３１０の一端に隣接してメインバッファ３５０が配置される。
【００７６】
各メモリプレーン３１０は、複数本のビット線ＢＬを有する。第１実施形態では、４本のビット線ＢＬ（ＢＬ０〜ＢＬ３）がメモリプレーン３１０に設けられているケースについて例示する。４本のビット線ＢＬは、メインデータ線ＭＤＬに接続されており、メインデータ線ＭＤＬは、メインバッファ３５０に接続される。
【００７７】
ここで、ビット線ＢＬとメインデータ線ＭＤＬとの間には、ビット線ＢＬとメインデータ線ＭＤＬとを電気的に接続するか否かを切り替えるビット線スイッチＳＳＥＬ（ＳＳＥＬ０〜ＳＳＥＬ３）が配置される。偶数番目のビット線スイッチＳＳＥＬ（例えば、SSEL０）は、Ｗ方向において、奇数番目のビット線スイッチＳＳＥＬ（例えば、SSEL１）と隣接して配置される。また、偶数番目のビット線スイッチＳＳＥＬ（例えば、SSEL０）は、Ｂ方向において、奇数番目のビット線スイッチＳＳＥＬ（例えば、SSEL１）の反対側に配置される。
【００７８】
なお、ビット線スイッチＳＳＥＬは、ビット線スイッチコントローラ４００によって制御されることに留意すべきである。
【００７９】
第１実施形態では、「スイッチ」は、浮遊ゲート及び制御ゲートのスタックゲート構造を有するトランジスタ、又は、制御ゲートのみを有する通常のトランジスタ構造を有するトランジスタを示す用語である。ビット線スイッチＳＳＥＬは、メモリセルエリア３２０に設けられるメモリセルと同様の設計ルールで形成されたトランジスタ構造を有することが好ましい。
【００８０】
サブラット領域３４０Ａは、２つのサブラッチ回路ＳＵＢＬＡＴ（ＳＵＢＬＡＴｅ及びＳＵＢＬＡＴｏ）と、２つのサブラッチ回路スイッチＳＬＳＥＬ（ＳＬＳＥＬｅ及びＳＬＳＥＬｏ）とを有する。
【００８１】
第１実施形態では、「ｅ」は、偶数番目を示す符号であり、「ｏ」は、奇数番目を示す符号である。
【００８２】
サブラッチ回路ＳＵＢＬＡＴは、自回路と対応するビット線ＢＬに設けられるメモリセルに格納されたデータを一時的に格納する。例えば、ＳＵＢＬＡＴｅは、奇数番目のビット線ＢＬ（例えば、ＢＬ１）に設けられるに設けられるメモリセルに格納されたデータを一時的に格納する。ＳＵＢＬＡＴｏは、偶数番目のビット線ＢＬ（例えば、ＢＬ０）に設けられるに設けられるメモリセルに格納されたデータを一時的に格納する。
【００８３】
具体的には、サブラッチ回路ＳＵＢＬＡＴは、図４に示すように、チャージトランジスタと、検出トランジスタと、ラッチトランジスタと、１対のインバータ（第１インバータ及び第２インバータ）と、リセットトランジスタと、出力トランジスタとを有する。
【００８４】
チャージトランジスタのゲートは、サブラッチ回路コントローラ５００に接続される。チャージトランジスタのソースは、電源Ｖｃｃに接続される。チャージトランジスタのドレインは、サブラッチ回路スイッチＳＬＳＥＬのドレイン（或いは、ソース）に接続される。
【００８５】
検出トランジスタのゲートは、サブラッチ回路スイッチＳＬＳＥＬのドレイン（或いは、ソース）に接続される。検出トランジスタのソースは、グラウンドＧＮＤに接続される。検出トランジスタのドレインは、ラッチトランジスタのソースに接続される。
【００８６】
ラッチトランジスタのゲートは、サブラッチ回路コントローラ５００に接続される。ラッチトランジスタのソースは、検出トランジスタのドレインに接続される。ラッチトランジスタのドレインは、第１インバータの入力に接続されるとともに、第２インバータの出力に接続される。
【００８７】
第１インバータ及び第２インバータは、データを一時的に格納するラッチ部を構成する。第１インバータの入力は、ラッチトランジスタのドレイン及び第２インバータの出力に接続される。第１インバータの出力は、第２インバータの入力、リセットトランジスタのドレイン、出力トランジスタのドレインに接続される。一方で、第２インバータの入力は、第１インバータの出力、リセットトランジスタのドレイン、出力トランジスタのドレインに接続される。第２インバータの出力は、第１インバータの入力及びラッチトランジスタのドレインに接続される。
【００８８】
リセットトランジスタのゲートは、サブラッチ回路コントローラ５００に接続される。リセットトランジスタのソースは、グラウンドＧＮＤに接続される。リセットトランジスタのドレインは、第１インバータの出力に接続されるとともに、第２インバータの入力に接続される。
【００８９】
出力トランジスタのゲートは、サブラッチ回路コントローラ５００に接続される。出力トランジスタのソースは、サブラッチ回路スイッチＳＬＳＥＬのドレイン（或いは、ソース）に接続される。出力トランジスタのドレインは、第１インバータの出力に接続されるとともに、第２インバータの入力に接続される。
【００９０】
なお、チャージトランジスタのゲートに入力されるＰＣＨＲＢ信号、ラッチトランジスタのゲートに入力されるＬＴ信号、出力トランジスタに入力されるＬＴＯＵＴ信号、リセットトランジスタのゲートに入力されるＲＳＴＲ信号の詳細については後述する（図６を参照）。また、サブラッチ回路ＳＵＢＬＡＴ及びサブラッチ回路スイッチＳＬＳＥＬの動作の詳細についても後述する（図６を参照）。
【００９１】
図３に戻って、サブラッチ回路スイッチＳＬＳＥＬは、サブラッチ回路ＳＵＢＬＡＴとメインデータ線ＭＤＬとの間に配置されており、サブラッチ回路ＳＵＢＬＡＴとメインデータ線ＭＤＬとを電気的に接続するか否かを切り替える。例えば、ＳＬＳＥＬｅは、ＳＵＢＬＡＴｅとメインデータ線ＭＤＬとを電気的に接続するか否かを切り替える。ＳＬＳＥＬｏは、ＳＵＢＬＡＴｏとメインデータ線ＭＤＬとを電気的に接続するか否かを切り替える。
【００９２】
サブラッチ回路スイッチＳＬＳＥＬは、メモリセルエリア３２０に設けられるメモリセルと同様の設計ルールで形成されたトランジスタ構造を有していてもよい。サブラッチ回路スイッチＳＬＳＥＬは、高耐圧系の通常のトランジスタ構造を有していてもよい。
【００９３】
なお、サブラッチ回路ＳＵＢＬＡＴ及びサブラッチ回路スイッチＳＬＳＥＬは、上述したサブラッチ回路コントローラ５００によって制御されることに留意すべきである。
【００９４】
（ビット線スイッチコントローラ）
以下において、第１実施形態に係るビット線スイッチコントローラについて、図面を参照しながら説明する。図５は、第１実施形態に係るビット線スイッチコントローラ４００を示す回路図である。
【００９５】
図５に示すように、ビット線スイッチコントローラ４００は、ＡＮＤ回路４１０と、ＯＲ回路４２０と、インバータ４３０と、レベルシフタ４４０と、駆動回路４５０と、駆動回路４６０と、駆動回路４７０と、駆動回路４８０とを有する。
【００９６】
ＡＮＤ回路４１０の入力は、アドレスデコーダ１４０の出力に接続される。ＡＮＤ回路４１０の出力は、ＯＲ回路４２０の入力に接続される。
【００９７】
ＯＲ回路４２０の入力は、ＡＮＤ回路４１０の出力に接続される。ＯＲ回路４２０の出力は、インバータ４３０の入力に接続される。
【００９８】
インバータ４３０の入力は、ＯＲ回路４２０の出力に接続される。インバータ４３０の出力は、レベルシフタ４４０、駆動回路４５０〜駆動回路４８０の入力に接続される。
【００９９】
レベルシフタ４４０の入力は、インバータ４３０の出力に接続される。レベルシフタ４４０の出力は、駆動回路４５０〜駆動回路４８０の入力に接続される。
【０１００】
駆動回路４５０〜駆動回路４８０は、ビット線スイッチＳＳＥＬを駆動する回路である。ここでは、駆動回路４５０は、ＳＳＥＬ０を駆動する回路であり、駆動回路４６０は、ＳＳＥＬ１を駆動する回路であり、駆動回路４７０は、ＳＳＥＬ２を駆動する回路であり、駆動回路４８０は、ＳＳＥＬ３を駆動する回路である。
【０１０１】
駆動回路４５０〜駆動回路４８０のそれぞれは、駆動電源（以下、ＧＳＳＥＬ）とグラウンド（以下、ＶＳＳ）との間において直列に接続された２つのトランジスタを有する。ＧＧＳＥＬ側のトランジスタのゲートには、レベルシフタ４４０の出力が接続される。すなわち、ＧＧＳＥＬ側のトランジスタのゲートは、ＧＷＬＮ信号によって制御される。ＶＳＳ側のトランジスタのゲートには、インバータ４３０の出力が接続される。すなわち、ＶＳＳ側のトランジスタのゲートは、ＳＥＬＢ＿Ｎ信号によって制御される。２つのトランジスタの間の接続点は、ビット線スイッチＳＳＥＬのゲートに接続される。
【０１０２】
以下において、ビット線スイッチコントローラ４００の動作について説明する。
【０１０３】
ＡＮＤ回路４１０には、エリア選択信号１、エリア選択信号２、ＳＳＥＬ＿ＤＥＣ信号１及びＳＳＥＬ＿ＤＥＣ信号２が入力される。ＡＮＤ回路４１０は、エリア選択信号１、エリア選択信号２、ＳＳＥＬ＿ＤＥＣ信号１及びＳＳＥＬ＿ＤＥＣ信号２のＡＮＤ演算結果を出力する。例えば、ＡＮＤ回路４１０は、ビット線スイッチコントローラ４００が選択されている場合に、ハイレベルのＡＮＤ演算結果を出力する。
【０１０４】
エリア選択信号１及びエリア選択信号２は、アドレス信号（Ａ０−ｎ）のうち、ロウアドレスのデコード結果を示す信号である。ＳＳＥＬ＿ＤＥＣ信号１及びＳＳＥＬ＿ＤＥＣ信号２は、アドレス信号（Ａ０−ｎ）のうち、カラムアドレスのデコード結果を示す信号である。
【０１０５】
ＯＲ回路４２０には、ＡＮＤ回路４１０のＡＮＤ演算結果及びＴＷＩＮ＿ＲＰＣが入力される。ＯＲ回路４２０は、ＡＮＤ演算結果及びＴＷＩＮ＿ＲＰＣ信号のＯＲ演算結果を出力する。
【０１０６】
ＴＷＩＮ＿ＲＰＣ信号は、メモリセルアレイ３００に設けられた全てのビット線スイッチＳＳＥＬをオンするための信号である。ＴＷＩＮ＿ＲＰＣ信号は、全てのビット線スイッチＳＳＥＬをチャージするために用いられる。なお、全てのビット線スイッチＳＳＥＬが選択されている場合に、ハイレベルのＴＷＩＮ＿ＲＰＣ信号が入力される。
【０１０７】
インバータ４３０には、ＯＲ回路４２０のＯＲ演算結果が入力される。インバータ４３０は、ＯＲ演算結果の反転結果を出力する。なお、インバータ４３０は、駆動回路４５０〜駆動回路４８０に対して、ＯＲ演算結果の反転結果をＳＥＬＢ＿Ｎ信号として出力する。
【０１０８】
レベルシフタ４４０は、インバータ４３０から入力された信号のレベルを変更するとともに、信号の反転結果をＧＷＬＮ信号として出力する。
【０１０９】
例えば、ビット線スイッチＳＳＥＬの全てをオンするために、ＴＷＩＮ＿ＲＰＣ信号がハイレベルである場合には、ＳＥＬＢ＿Ｎ信号がロウレベルとなり、ＧＷＬＮ信号がハイレベルとなる。これによって、ビット線スイッチコントローラ４００が制御すべきビット線スイッチＳＳＥＬ（例えば、図３に示すＳＳＥＬ０〜ＳＳＥＬ３）がオンする。
【０１１０】
一方で、ビット線スイッチＳＳＥＬを個別にオンするために、エリア選択信号１、エリア選択信号２、ＳＳＥＬ＿ＤＥＣ信号１及びＳＳＥＬ＿ＤＥＣ信号２のいずれかがハイレベルである場合には、ＳＥＬＢ＿Ｎ信号がロウレベルとなり、ＧＷＬＮ信号がハイレベルとなる。これによって、ビット線スイッチコントローラ４００が制御すべきビット線スイッチＳＳＥＬ（例えば、図３に示すＳＳＥＬ０〜ＳＳＥＬ３）がオンする。
【０１１１】
（サブラッチ回路コントローラ）
以下において、第１実施形態に係るサブラッチ回路コントローラについて、図面を参照しながら説明する。図６は、第１実施形態に係るサブラッチ回路コントローラ５００を示す回路図である。
【０１１２】
図６に示すように、サブラッチ回路コントローラ５００は、プリデコード回路５１０と、レベルシフタ５２０と、制御信号生成回路５３０と、駆動回路５４０と、駆動回路５５０とを有する。
【０１１３】
プリデコード回路５１０の入力は、メモリコントローラ１２０の出力（或いは、アドレスデコーダ１４０の出力）に接続される。プリデコード回路５１０の出力は、レベルシフタ５２０、制御信号生成回路５３０、駆動回路５４０及び駆動回路５５０の入力に接続される。
【０１１４】
レベルシフタ５２０の入力は、プリデコード回路５１０の出力に接続される。レベルシフタ５２０の出力は、駆動回路５４０及び駆動回路５５０に接続される。
【０１１５】
制御信号生成回路５３０の入力は、プリデコード回路５１０の出力に接続される。制御信号生成回路５３０の出力は、サブラッチ回路ＳＵＢＬＡＴに接続される。
【０１１６】
駆動回路５４０及び駆動回路５５０は、サブラッチ回路スイッチＳＬＳＥＬを駆動する回路である。ここでは、駆動回路５４０は、奇数番目のＳＬＳＥＬｏを駆動する回路であり、駆動回路５５０は、偶数番目のＳＬＳＥＬｏを駆動する回路である。
【０１１７】
駆動回路５４０及び駆動回路５５０のそれぞれは、駆動電源（以下、ＧＳＬＳＥＬ）とグラウンド（以下、ＶＳＳ）との間において直列に接続された２つのトランジスタを有する。ＧＳＬＳＥＬ側のトランジスタのゲートには、レベルシフタ５２０の出力が接続される。すなわち、ＧＳＬＳＥＬ側のトランジスタのゲートは、ＧＷＬＮ信号によって制御される。ＶＳＳ側のトランジスタのゲートには、プリデコード回路５１０の出力が接続される。すなわち、ＶＳＳ側のトランジスタのゲートは、ＳＥＬＢ＿Ｎ信号によって制御される。２つのトランジスタの間の接続点は、サブラッチ回路スイッチＳＬＳＥＬのゲートに接続される。
【０１１８】
以下において、サブラッチ回路コントローラ５００の動作について説明する。
【０１１９】
プリデコード回路５１０には、エリア選択信号１、エリア選択信号２などが入力される。プリデコード回路５１０は、サブラッチ回路コントローラ５００が選択されている場合に、ハイレベルの信号を出力する。なお、プリデコード回路５１０は、制御信号生成回路５３０、駆動回路５４０及び駆動回路５５０に対して、ＳＥＬＢ＿Ｎ信号を出力する。
【０１２０】
なお、エリア選択信号１及びエリア選択信号２は、上述したアドレス信号（Ａ０−ｎ）のうち、ロウアドレスのデコード結果を示す信号である。
【０１２１】
レベルシフタ５２０は、プリデコード回路５１０から入力された信号のレベルを変更するとともに、信号の反転結果をＧＷＬＮ信号として出力する。
【０１２２】
制御信号生成回路５３０には、ＳＥＬＢ＿Ｎ信号及びＲＥＡＤステータス信号が入力される。制御信号生成回路５３０は、ＳＥＬＢ＿Ｎ信号及びＲＥＡＤステータス信号に基づいて、ＲＳＴＲ信号、ＰＣＨＲＢ信号、ＬＴ信号、ＬＴＯＵＴ信号を生成する。
【０１２３】
ＲＳＴＲ信号は、サブラッチ回路ＳＵＢＬＡＴのリセットトランジスタのゲートに入力される信号である。ＰＣＨＲＢ信号は、サブラッチ回路ＳＵＢＬＡＴのチャージトランジスタのゲートに入力される信号である。ＬＴ信号は、サブラッチ回路ＳＵＢＬＡＴのラッチトランジスタのゲートに入力される信号である。ＬＴＯＵＴ信号は、サブラッチ回路ＳＵＢＬＡＴの出力トランジスタに入力される信号である。
【０１２４】
ここでは、図３を参照しながら、サブラッチ回路ＳＵＢＬＡＴがデータをラッチする動作について説明する。検出トランジスタがオンである状態で、ＬＴ信号によってラッチトランジスタがオンとなった場合には、第１インバータ回路及び第２インバータ回路のループにおいて、ハイレベルの電位（例えば、“１”）が保持される。一方で、検出トランジスタがオフである状態で、ＬＴ信号によってラッチトランジスタがオンとなった場合には、第１インバータ回路及び第２インバータ回路のループにおいて、ロウレベルの電位（例えば、“０”）が保持される。
【０１２５】
ＲＳＴＲ信号によってリセットトランジスタがオンすると、第１インバータ回路及び第２インバータ回路のループにおいて保持される電位がグラウンドＧＮＤに抜ける。
【０１２６】
ＰＣＨＲＢ信号によってチャージトランジスタがオンすると、サブラッチ回路スイッチＳＬＳＥＬを介してサブラッチ回路ＳＵＢＬＡＴに接続されたメインデータ線ＭＤＬがチャージされる。なお、検出トランジスタをオンにする場合には、PCＨＲＢ信号によってチャージトランジスタがオフすることは勿論である。
【０１２７】
ＬＴＯＵＴ信号によって出力トランジスタがオンすると、第１インバータ回路及び第２インバータ回路のループで保持されたデータがサブラッチ回路スイッチＳＬＳＥＬを介してサブラッチ回路ＳＵＢＬＡＴに接続されたメインデータ線ＭＤＬに出力される。
【０１２８】
（プリセットコマンド）
以下において、第１実施形態に係るプリセットコマンドについて、図面を参照しながら説明する。図７は、第１実施形態に係るプリセットコマンド（Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンド）を示す図である。
【０１２９】
図７に示すように、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドは、第１部分（ＢＢｈ）と、第２部分（ＡＤＤ．Ｂ）と、第３部分（Ｂ０ｈ）とを有する。
【０１３０】
第１部分（ＢＢｈ）は、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドの開始を識別する情報であり、第３部分（Ｂ０ｈ）は、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドの終了を識別する情報である。また、第１部分（ＢＢｈ）及び第３部分（Ｂ０ｈ）は、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すケースにおいて、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドが第２メモリ領域を特定する可能に構成されたコマンドであることを識別する情報である。
【０１３１】
第２部分（ＡＤＤ．Ｂ）は、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すケースにおいて、第２メモリ領域を特定可能に構成された情報である。
【０１３２】
例えば、第２部分（ＡＤＤ．Ｂ）は、第２メモリ領域の先頭アドレスを直接的に指定するアドレス情報（直接アドレス）あってもよい。或いは、第２部分（ＡＤＤ．Ｂ）は、第１メモリ領域のアドレスに対して第２メモリ領域の先頭アドレスを相対的に指定するアドレス情報（相対アドレス）であってもよい。
【０１３３】
なお、第２部分（ＡＤＤ．Ｂ）によって特定されるアドレス情報は、アドレスラッチ回路１６０にラッチされてもよい。或いは、第２部分（ＡＤＤ．Ｂ）によって特定されるアドレス情報は、ページバッファ回路１９０に格納されてもよい。
【０１３４】
（特定コマンド）
以下において、第１実施形態に係る特定コマンドについて、図面を参照しながら説明する。図８及び図９は、第１実施形態に係る特定コマンドを示す図である。
【０１３５】
第１に、特定コマンドの一例として、自動処理コマンド（Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンド）について、図８を参照しながら説明する。
【０１３６】
図８に示すように、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドは、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンド、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンド及びＡｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドを含む。
【０１３７】
ここで、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドは、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すべきことを指示するコマンドである。また、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドは、第２メモリ領域に格納されたデータをＩ／Ｏバッファ２２０から出力するまでの処理を自動的に行うことを指示するコマンドである。
【０１３８】
Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドは、第１部分（０Ａｈ）と、第２部分（ＡＤＤ．Ａ）と、第３部分（３Ａｈ）とを有する。
【０１３９】
第１部分（０Ａｈ）は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドの開始を識別する情報であり、第３部分（３Ａｈ）は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドの終了を識別する情報である。また、第１部分（０Ａｈ）及び第３部分（３Ａｈ）は、第１メモリ領域に対する処理（読み出し処理）に続けて、第２メモリ領域に格納されたデータを自動的に読み出すべきことを識別する識別情報である。
【０１４０】
第２部分（ＡＤＤ．Ａ）は、第１メモリ領域を特定可能に構成された情報である。第２部分（ＡＤＤ．Ａ）は、第１メモリ領域の先頭アドレスを直接的に指定するアドレス情報（直接アドレス）である。
【０１４１】
Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドは、第１部分（８Ａｈ）と、第２部分（ＡＤＤ．Ａ，Ｄａｔａ）と、第３部分（３Ａｈ）とを有する。
【０１４２】
第１部分（８Ａｈ）は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドの開始を識別する情報であり、第３部分（３Ａｈ）は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドの終了を識別する情報である。また、第１部分（８Ａｈ）及び第３部分（３Ａｈ）は、第１メモリ領域に対する処理（書き込み処理）に続けて、第２メモリ領域に格納されたデータを自動的に読み出すべきことを識別する識別情報である。
【０１４３】
第２部分（ＡＤＤ．Ａ，Ｄａｔａ）は、第１メモリ領域を特定可能に構成された情報、第１メモリ領域に格納すべきデータを特定可能に構成された情報である。第２部分（ＡＤＤ．Ａ，Ｄａｔａ）は、第１メモリ領域の先頭アドレスを直接的に指定するアドレス情報（直接アドレス）を含む。
【０１４４】
Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドは、第１部分（６Ａｈ）と、第２部分（ＡＤＤ．Ａ）と、第３部分（３Ａｈ）とを有する。
【０１４５】
第１部分（６Ａｈ）は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドの開始を識別する情報であり、第３部分（３Ａｈ）は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドの終了を識別する情報である。また、第１部分（６Ａｈ）及び第３部分（３Ａｈ）は、第１メモリ領域に対する処理（消去処理）に続けて、第２メモリ領域に格納されたデータを自動的に読み出すべきことを識別する識別情報である。
【０１４６】
第２部分（ＡＤＤ．Ａ）は、第１メモリ領域を特定可能に構成された情報である。第２部分（ＡＤＤ．Ａ）は、第１メモリ領域の先頭アドレスを直接的に指定するアドレス情報（直接アドレス）である。
【０１４７】
ここで、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドに応じて、第２メモリ領域から読み出されたデータは、第２メモリ領域と対応するサブラッチ回路ＳＵＢＬＡＴにラッチされることに留意すべきである。また、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドに応じて、第２メモリ領域からデータを読み出すタイミングは、例えば、第１メモリ領域に対する処理の完了が確認されたタイミングである。
【０１４８】
但し、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドに応じて、第２メモリ領域からデータを読み出すタイミングは、例えば、第１メモリ領域に格納されたデータがメインバッファ３５０に一時的に格納されたタイミングであってもよく、第１メモリ領域に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたタイミングであってもよく、第１メモリ領域に格納されたデータがＩ／Ｏバッファ２２０に一時的に格納されたタイミングであってもよい。
【０１４９】
第２に、特定コマンドの一例として、非自動処理コマンド（Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンド）について、図９を参照しながら説明する。
【０１５０】
ここで、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドは、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンド、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンド及びＮｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドを含む。
【０１５１】
ここで、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドは、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すべきことを指示するコマンドである。また、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドは、第２メモリ領域に格納されたデータをサブラッチ回路ＳＵＢＬＡＴ（或いは、メインバッファ３５０、ＳＲＡＭキャッシュ回路２００）に格納するまでの処理を自動的に行うことを指示する。なお、サブラッチ回路ＳＵＢＬＡＴ（或いは、メインバッファ３５０、ＳＲＡＭキャッシュ回路２００）からデータを出力するためには、新たなコマンド（Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンド）が必要である。
【０１５２】
なお、第１実施形態では、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドは、第２メモリ領域に格納されたデータをＳＲＡＭキャッシュ回路２００に格納するまでの処理を自動的に行うことを指示するケースについて例示する。
【０１５３】
Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドは、第１部分（０Ａｈ）と、第２部分（ＡＤＤ．Ａ）と、第３部分（３Ａｈ）とを有する。
【０１５４】
第１部分（０Ｂｈ）は、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドの開始を識別する情報であり、第３部分（３Ｂｈ）は、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドの終了を識別する情報である。また、第１部分（０Ｂｈ）及び第３部分（３Ｂｈ）は、第１メモリ領域に対する処理（読み出し処理）に続けて、第２メモリ領域に格納されたデータを読み出すべきことを識別する識別情報である。
【０１５５】
第２部分（ＡＤＤ．Ａ）は、第１メモリ領域を特定可能に構成された情報である。第２部分（ＡＤＤ．Ａ）は、第１メモリ領域の先頭アドレスを直接的に指定するアドレス情報（直接アドレス）である。
【０１５６】
Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドは、第１部分（８Ｂｈ）と、第２部分（ＡＤＤ．Ａ，Ｄａｔａ）と、第３部分（３Ｂｈ）とを有する。
【０１５７】
第１部分（８Ｂｈ）は、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドの開始を識別する情報であり、第３部分（３Ｂｈ）は、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドの終了を識別する情報である。また、第１部分（８Ｂｈ）及び第３部分（３Ｂｈ）は、第１メモリ領域に対する処理（書き込み処理）に続けて、第２メモリ領域に格納されたデータを読み出すべきことを識別する識別情報である。
【０１５８】
第２部分（ＡＤＤ．Ａ，Ｄａｔａ）は、第１メモリ領域を特定可能に構成された情報、第１メモリ領域に格納すべきデータを特定可能に構成された情報である。第２部分（ＡＤＤ．Ａ，Ｄａｔａ）は、第１メモリ領域の先頭アドレスを直接的に指定するアドレス情報（直接アドレス）を含む。
【０１５９】
Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドは、第１部分（６Ｂｈ）と、第２部分（ＡＤＤ．Ａ）と、第３部分（３Ｂｈ）とを有する。
【０１６０】
第１部分（６Ｂｈ）は、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドの開始を識別する情報であり、第３部分（３Ｂｈ）は、Ｎｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドの終了を識別する情報である。また、第１部分（６Ｂｈ）及び第３部分（３Ｂｈ）は、第１メモリ領域に対する処理（消去処理）に続けて、第２メモリ領域に格納されたデータを読み出すべきことを識別する識別情報である。
【０１６１】
第２部分（ＡＤＤ．Ａ）は、第１メモリ領域を特定可能に構成された情報である。第２部分（ＡＤＤ．Ａ）は、第１メモリ領域の先頭アドレスを直接的に指定するアドレス情報（直接アドレス）である。
【０１６２】
Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンド（３Ｃｈ）は、サブラッチ回路ＳＵＢＬＡＴ（或いは、メインバッファ３５０、ＳＲＡＭキャッシュ回路２００）からデータを出力するタイミングを指示するコマンドである。また、第２メモリ領域に格納されたデータを連続的に読み出す場合には、Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンドは、次のアドレス情報をアドレスラッチ回路１６０にラッチするように指示するコマンドを兼ねる。
【０１６３】
（読み出し処理（自動））
以下において、第１実施形態に係る読み出し処理（自動）について、図面を参照しながら説明する。図１０は、第１実施形態に係る読み出し処理（自動）を示すタイミングチャートである。
【０１６４】
図１０に示すように、ステップＳ１０において、コマンドデコーダ１１０は、コマンドのデコード結果（ここでは、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンド）を出力する。
【０１６５】
ステップＳ１１において、アドレスラッチ回路１６０は、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって指定されるアドレス情報（例えば、アドレス情報Ｂ）をラッチする。アドレス情報Ｂは、第２メモリ領域の先頭アドレスを直接的に示す直接アドレスあってもよく、第２メモリ領域の先頭アドレスを相対的に示す相対アドレスであってもよい。
【０１６６】
ステップＳ１２において、コマンドデコーダ１１０は、コマンドのデコード結果（ここでは、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンド）を出力する。
【０１６７】
ステップＳ１３Ａにおいて、メモリコントローラ１２０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドに応じて、ＲＹ／ＢＹ＃を“Ｂｕｓｙ”に変更する。
【０１６８】
ＲＹ／ＢＹ＃は、メモリセルアレイ３００にアクセス可能であるか否かを識別するための情報である。ＲＹ／ＢＹ＃が“Ｂｕｓｙ”である場合には、メモリセルアレイ３００へのアクセスが禁止される。一方で、ＲＹ／ＢＹ＃が“Ｒｅａｄｙ”である場合には、メモリセルアレイ３００へのアクセスが許可される。
【０１６９】
ステップＳ１３Ｂにおいて、アドレスデコーダ１４０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドに応じて、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドによって指定されるアドレス情報（例えば、アドレス情報Ａ）をデコードする。アドレス情報Ａは、第１メモリ領域の直接アドレスである。
【０１７０】
ステップＳ１３Ｃにおいて、メモリコントローラ１２０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドに応じて、Ｒｅａｄ  ｍｏｄｅをハイレベルにする。
【０１７１】
Ｒｅａｄ  ｍｏｄｅは、読み出し処理が行われているか否かを識別する情報である。Ｒｅａｄ  ｍｏｄｅがハイレベルである場合に、読み出し処理が行われており、Ｒｅａｄ  ｍｏｄｅがロウレベルである場合に、読み出し処理が行われていない。
【０１７２】
ステップＳ１４Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、第１メモリ領域から読み出されたデータをラッチする。
【０１７３】
ステップＳ１４Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０１７４】
ステップＳ１４Ｃにおいて、ＳＲＡＭキャッシュ回路２００は、メインバッファ３５０に格納されたデータを一時的に格納する。
【０１７５】
ステップＳ１４Ｄにおいて、データラッチ回路２１０は、ＳＲＡＭキャッシュ回路２００に格納されたデータをラッチする。なお、データラッチ回路２１０にラッチされたデータは、出力ピンから出力される。
【０１７６】
ステップＳ１４Ｅにおいて、コマンドデコーダ１１０には、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が禁止されていることを示す読み出しイネーブル（ＲＥ＃）が入力される。
【０１７７】
ハイレベルからロウレベルへの立ち下がりが検出される場合に、読み出しイネーブル（ＲＥ＃）は、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が禁止されていることを示す。ハイレベルからロウレベルへの立ち下がりが検出されない場合に、読み出しイネーブル（ＲＥ＃）は、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が許可されていることを示す。
【０１７８】
ステップＳ１５において、パンプ＆レギュレータ回路１７０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｒｅａｄコマンドに応じて、メモリセルアレイ３００に供給すべき電圧を生成する。具体的には、パンプ＆レギュレータ回路１７０は、メモリセルアレイ３００（図１０では、読み出し処理が行われるため、ビット線及びワード線）に電圧をチャージする。ここで、パンプ＆レギュレータ回路１７０は、読み出し処理（Ｒｅａｄ  ｍｏｄｅ）を開始してから、読み出し処理（Ｐｏｓｔ  Ｌｏａｄ処理）が完了するまで、メモリセルアレイ３００から電圧をディスチャージせずに、メモリセルアレイ３００に電圧が印加された状態を維持する。
【０１７９】
ステップＳ１６において、メモリコントローラ１２０は、読み出しイネーブル（ＲＥ＃）についてハイレベルからロウレベルへの立ち下がりの検出に応じて、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅをハイレベルにする。
【０１８０】
Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅは、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータの読み出し処理（Ｐｏｓｔ  Ｌｏａｄ処理）が行われているか否かを識別する情報である。Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅがハイレベルである場合に、Ｐｏｓｔ  Ｌｏａｄ処理が行われており、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅがロウレベルである場合に、Ｐｏｓｔ  Ｌｏａｄ処理が行われていない。
【０１８１】
ステップＳ１７Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅについてロウレベルからハイレベルへの立ち上がりの検出に応じて、第２メモリ領域から読み出されたデータをラッチする。
【０１８２】
ステップＳ１７Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０１８３】
ステップＳ１７Ｃにおいて、ＳＲＡＭキャッシュ回路２００は、メインバッファ３５０に格納されたデータを一時的に格納する。詳細には、ＳＲＡＭキャッシュ回路２００は、Last  ａｄｄ  ｆｌａｇがステップＳ１８でハイレベルとなった後に、メインバッファ３５０に格納されたデータを一時的に格納する。
【０１８４】
ステップＳ１７Ｄにおいて、データラッチ回路２１０は、ＳＲＡＭキャッシュ回路２００に格納されたデータをラッチする。なお、データラッチ回路２１０にラッチされたデータは、出力ピンから出力される。
【０１８５】
ステップＳ１７Ｅにおいて、コマンドデコーダ１１０には、データラッチ回路２１０にラッチされたデータの出力に応じて、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が禁止されていることを示す読み出しイネーブル（ＲＥ＃）が入力される。
【０１８６】
ステップＳ１８において、メモリコントローラ１２０は、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が許可されたことを読み出しイネーブル（ＲＥ＃）によって確認して、Last  ａｄｄ  ｆｌａｇを一時的にハイレベルにする。
【０１８７】
Last  ａｄｄ  ｆｌａｇは、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が完了したか否かを検出するための情報である。Last  ａｄｄ  ｆｌａｇが一時的にハイレベルになった場合に、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が完了したことが検出される。
【０１８８】
ステップＳ１９において、アドレスラッチ回路１６０は、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって指定されるアドレス情報（例えば、アドレス情報Ｂ）に続くアドレス情報（例えば、アドレス情報Ｂ＋１）をラッチする。
【０１８９】
ステップＳ２０において、メモリコントローラ１２０は、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅを再び“Ｈｉｇｈ”にする。なお、ステップＳ１６でハイレベルにされたＰｏｓｔ  Ｌｏａｄ  ｍｏｄｅは、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、ロウレベルに変更されている。
【０１９０】
ステップＳ２１Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、第２メモリ領域から読み出されたデータをラッチする。
【０１９１】
ステップＳ２２Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０１９２】
（書き込み処理（自動））
以下において、第１実施形態に係る書き込み処理（自動）について、図面を参照しながら説明する。図１１は、第１実施形態に係る書き込み処理（自動）を示すタイミングチャートである。
【０１９３】
図１１に示すように、ステップＳ３０において、コマンドデコーダ１１０は、コマンドのデコード結果（ここでは、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンド）を出力する。
【０１９４】
ステップＳ３１において、アドレスラッチ回路１６０は、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって指定されるアドレス情報（例えば、アドレス情報Ｂ）をラッチする。アドレス情報Ｂは、第２メモリ領域の先頭アドレスを直接的に示す直接アドレスあってもよく、第２メモリ領域の先頭アドレスを相対的に示す相対アドレスであってもよい。
【０１９５】
ステップＳ３２において、コマンドデコーダ１１０は、コマンドのデコード結果（ここでは、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンド）を出力する。
【０１９６】
ステップＳ３３Ａにおいて、メモリコントローラ１２０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドに応じて、ＲＹ／ＢＹ＃を“Ｂｕｓｙ”に変更する。
【０１９７】
ステップＳ３３Ｂにおいて、アドレスデコーダ１４０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドに応じて、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドによって指定されるアドレス情報（例えば、アドレス情報Ａ）をデコードする。アドレス情報Ａは、第１メモリ領域の直接アドレスである。
【０１９８】
ステップＳ３３Ｃにおいて、メモリコントローラ１２０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドに応じて、Program  ｍｏｄｅをハイレベルにする。
【０１９９】
Program  ｍｏｄｅは、書き込み処理が行われているか否かを識別する情報である。Program  ｍｏｄｅがハイレベルである場合に、書き込み処理が行われており、Ｐｒｏｇｒａｍ  ｍｏｄｅがロウレベルである場合に、書き込み処理が行われていない。
【０２００】
ステップＳ３４Ａにおいて、メインバッファ３５０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドの第２部分によって指定されるデータを一時的に格納する。
【０２０１】
ステップＳ３４Ｂにおいて、サブラッチ回路ＳＵＢＬＡＴは、メインバッファ３５０に一時的に格納されたデータをラッチする。
【０２０２】
ステップＳ３４Ｃにおいて、メモリコントローラ１２０は、プログラムストレスを第１メモリ領域に印加する。
【０２０３】
ステップＳ３５において、パンプ＆レギュレータ回路１７０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｏｇｒａｍコマンドに応じて、メモリセルアレイ３００に供給すべき電圧を生成する。具体的には、パンプ＆レギュレータ回路１７０は、メモリセルアレイ３００（図１１では、書き込み処理が行われるため、ビット線及びワード線）に電圧をチャージする。ここで、パンプ＆レギュレータ回路１７０は、書き込み処理（Ｐｒｏｇｒａｍ  ｍｏｄｅ）を開始してから、読み出し処理（Ｐｏｓｔ  Ｌｏａｄ処理）が完了するまで、メモリセルアレイ３００から電圧をディスチャージせずに、メモリセルアレイ３００に電圧が印加された状態を維持する。
【０２０４】
ステップＳ３６において、メモリコントローラ１２０は、Ｐｒｏｇｒａｍ  ｍｏｄｅについてハイレベルからロウレベルへの立ち下がりの検出に応じて、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅをハイレベルにする。
【０２０５】
ステップＳ３７Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅについてロウレベルからハイレベルへの立ち上がりの検出に応じて、第２メモリ領域から読み出されたデータをラッチする。
【０２０６】
ステップＳ３７Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０２０７】
ステップＳ３７Ｃにおいて、ＳＲＡＭキャッシュ回路２００は、メインバッファ３５０に格納されたデータを一時的に格納する。
【０２０８】
ステップＳ３７Ｄにおいて、データラッチ回路２１０は、ＳＲＡＭキャッシュ回路２００に格納されたデータをラッチする。なお、データラッチ回路２１０にラッチされたデータは、出力ピンから出力される。
【０２０９】
ステップＳ３７Ｅにおいて、コマンドデコーダ１１０には、データラッチ回路２１０にラッチされたデータの出力に応じて、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が禁止されていることを示す読み出しイネーブル（ＲＥ＃）が入力される。
【０２１０】
ステップＳ３８において、メモリコントローラ１２０は、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅを再び“Ｈｉｇｈ”にする。なお、ステップＳ３６でハイレベルにされたＰｏｓｔ  Ｌｏａｄ  ｍｏｄｅは、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、ロウレベルに変更されている。
【０２１１】
ステップＳ３９Ａにおいて、メモリコントローラ１２０は、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、ＲＹ／ＢＹ＃を“Ｒｅａｄｙ”に変更する。
【０２１２】
ステップＳ３９Ｂにおいて、アドレスラッチ回路１６０は、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって指定されるアドレス情報（例えば、アドレス情報Ｂ）に続くアドレス情報（例えば、アドレス情報Ｂ＋１）をラッチする。
【０２１３】
ステップＳ４０Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、第２メモリ領域から読み出されたデータをラッチする。
【０２１４】
ステップＳ４０Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０２１５】
（消去処理（自動））
以下において、第１実施形態に係る消去処理（自動）について、図面を参照しながら説明する。図１２は、第１実施形態に係る消去処理（自動）を示すタイミングチャートである。
【０２１６】
図１２に示すように、ステップＳ５０において、コマンドデコーダ１１０は、コマンドのデコード結果（ここでは、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンド）を出力する。
【０２１７】
ステップＳ５１において、アドレスラッチ回路１６０は、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって指定されるアドレス情報（例えば、アドレス情報Ｂ）をラッチする。アドレス情報Ｂは、第２メモリ領域の先頭アドレスを直接的に示す直接アドレスあってもよく、第２メモリ領域の先頭アドレスを相対的に示す相対アドレスであってもよい。
【０２１８】
ステップＳ５２において、コマンドデコーダ１１０は、コマンドのデコード結果（ここでは、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンド）を出力する。
【０２１９】
ステップＳ５３Ａにおいて、メモリコントローラ１２０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドに応じて、ＲＹ／ＢＹ＃を“Ｂｕｓｙ”に変更する。
【０２２０】
ステップＳ５３Ｂにおいて、アドレスデコーダ１４０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドに応じて、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドによって指定されるアドレス情報（例えば、アドレス情報Ａ）をデコードする。アドレス情報Ａは、第１メモリ領域の直接アドレスである。
【０２２１】
ステップＳ５３Ｃにおいて、メモリコントローラ１２０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドに応じて、Ｅｒａｓｅ  ｍｏｄｅをハイレベルにする。
【０２２２】
Ｅｒａｓｅ  ｍｏｄｅは、消去処理が行われているか否かを識別する情報である。Ｅｒａｓｅ  ｍｏｄｅがハイレベルである場合に、消去処理が行われており、Ｅｒａｓｅ  ｍｏｄｅがロウレベルである場合に、消去処理が行われていない。
【０２２３】
ステップＳ５４において、メモリコントローラ１２０は、消去ストレスを第１メモリ領域に印加する。
【０２２４】
ステップＳ５５において、パンプ＆レギュレータ回路１７０は、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄ−Ｅｒａｓｅコマンドに応じて、メモリセルアレイ３００に供給すべき電圧を生成する。具体的には、パンプ＆レギュレータ回路１７０は、メモリセルアレイ３００（図１２では、消去処理が行われるため、基板）に電圧をチャージする。ここで、パンプ＆レギュレータ回路１７０は、書き込み処理（Ｅｒａｓｅ  ｍｏｄｅ）を開始してから、読み出し処理（Ｐｏｓｔ  Ｌｏａｄ処理）が完了するまで、メモリセルアレイ３００から電圧をディスチャージせずに、メモリセルアレイ３００に電圧が印加された状態を維持する。
【０２２５】
ステップＳ５６において、メモリコントローラ１２０は、Ｅｒａｓｅ  ｍｏｄｅについてハイレベルからロウレベルへの立ち下がりの検出に応じて、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅをハイレベルにする。なお、Ｅｒａｓｅ  ｍｏｄｅは、ステップＳ５４で消去ストレスの印加が終了した場合に、ハイレベルからロウレベルに変更される。
【０２２６】
ステップＳ５７Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅについてロウレベルからハイレベルへの立ち上がりの検出に応じて、第２メモリ領域から読み出されたデータをラッチする。
【０２２７】
ステップＳ５７Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０２２８】
ステップＳ５７Ｃにおいて、ＳＲＡＭキャッシュ回路２００は、メインバッファ３５０に格納されたデータを一時的に格納する。
【０２２９】
ステップＳ５７Ｄにおいて、データラッチ回路２１０は、ＳＲＡＭキャッシュ回路２００に格納されたデータをラッチする。なお、データラッチ回路２１０にラッチされたデータは、出力ピンから出力される。
【０２３０】
ステップＳ５７Ｅにおいて、コマンドデコーダ１１０には、データラッチ回路２１０にラッチされたデータの出力に応じて、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が禁止されていることを示す読み出しイネーブル（ＲＥ＃）が入力される。
【０２３１】
ステップＳ５８において、メモリコントローラ１２０は、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅを再び“Ｈｉｇｈ”にする。なお、ステップＳ５６でハイレベルにされたＰｏｓｔ  Ｌｏａｄ  ｍｏｄｅは、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、ロウレベルに変更されている。
【０２３２】
ステップＳ５９Ａにおいて、メモリコントローラ１２０は、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、ＲＹ／ＢＹ＃を“Ｒｅａｄｙ”に変更する。
【０２３３】
ステップＳ５９Ｂにおいて、アドレスラッチ回路１６０は、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって指定されるアドレス情報（例えば、アドレス情報Ｂ）に続くアドレス情報（例えば、アドレス情報Ｂ＋１）をラッチする。
【０２３４】
ステップＳ６０Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、第２メモリ領域から読み出されたデータをラッチする。
【０２３５】
ステップＳ６０Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０２３６】
（読み出し処理（非自動））
以下において、第１実施形態に係る読み出し処理（非自動）について、図面を参照しながら説明する。図１３は、第１実施形態に係る読み出し処理（非自動）を示すタイミングチャートである。なお、ステップＳ１１０〜ステップＳ１１６までの処理は、ステップＳ１０〜ステップＳ１６までの処理（図１０を参照）と同様であるため、その説明については省略する。
【０２３７】
図１３に示すように、ステップＳ１１７Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅについてロウレベルからハイレベルへの立ち上がりの検出に応じて、第２メモリ領域から読み出されたデータをラッチする。
【０２３８】
ステップＳ１１７Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０２３９】
ステップＳ１１７Ｃにおいて、ＳＲＡＭキャッシュ回路２００は、後述するステップＳ１１９で出力されるＰｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンドに応じて、メインバッファ３５０に格納されたデータを一時的に格納する。
【０２４０】
ステップＳ１１７Ｄにおいて、データラッチ回路２１０は、ＳＲＡＭキャッシュ回路２００に格納されたデータをラッチする。なお、データラッチ回路２１０にラッチされたデータは、出力ピンから出力される。
【０２４１】
ステップＳ１１７Ｅにおいて、コマンドデコーダ１１０には、データラッチ回路２１０にラッチされたデータの出力に応じて、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が禁止されていることを示す読み出しイネーブル（ＲＥ＃）が入力される。
【０２４２】
ステップＳ１１８において、メモリコントローラ１２０は、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が許可されたことを読み出しイネーブル（ＲＥ＃）によって確認して、Last  ａｄｄ  ｆｌａｇを一時的にハイレベルにする。
【０２４３】
ステップＳ１１９において、コマンドデコーダ１１０は、コマンドのデコード結果（ここでは、Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンド）を出力する。詳細には、コマンドデコーダ１１０は、Last  ａｄｄ  ｆｌａｇがステップＳ１１８でハイレベルとなった後に、Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンドを出力する。
【０２４４】
ステップＳ１２０において、アドレスラッチ回路１６０は、Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンドに応じて、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって指定されるアドレス情報（例えば、アドレス情報Ｂ）に続くアドレス情報（例えば、アドレス情報Ｂ＋１）をラッチする。
【０２４５】
ステップＳ１２１において、メモリコントローラ１２０は、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅを再び“Ｈｉｇｈ”にする。なお、ステップＳ１１６でハイレベルにされたＰｏｓｔ  Ｌｏａｄ  ｍｏｄｅは、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、ロウレベルに変更されている。
【０２４６】
ステップＳ１２２Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、第２メモリ領域から読み出されたデータをラッチする。
【０２４７】
ステップＳ１２２Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０２４８】
（書き込み処理（非自動））
以下において、第１実施形態に係る書き込み処理（非自動）について、図面を参照しながら説明する。図１４は、第１実施形態に係る書き込み処理（非自動）を示すタイミングチャートである。なお、ステップＳ１３０〜ステップＳ１３６までの処理は、ステップＳ３０〜ステップＳ３６までの処理（図１１を参照）と同様であるため、その説明については省略する。
【０２４９】
図１４に示すように、ステップＳ１３７Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅについてロウレベルからハイレベルへの立ち上がりの検出に応じて、第２メモリ領域から読み出されたデータをラッチする。
【０２５０】
ステップＳ１３７Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０２５１】
ステップＳ１３７Ｃにおいて、ＳＲＡＭキャッシュ回路２００は、メインバッファ３５０に格納されたデータを一時的に格納する。
【０２５２】
ステップＳ１３７Ｄにおいて、データラッチ回路２１０は、後述するステップＳ１３９で出力されるＰｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンドに応じて、ＳＲＡＭキャッシュ回路２００に格納されたデータをラッチする。なお、データラッチ回路２１０にラッチされたデータは、出力ピンから出力される。
【０２５３】
ステップＳ１３７Ｅにおいて、コマンドデコーダ１１０には、データラッチ回路２１０にラッチされたデータの出力に応じて、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が禁止されていることを示す読み出しイネーブル（ＲＥ＃）が入力される。
【０２５４】
ステップＳ１３８において、メモリコントローラ１２０は、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、Last  ａｄｄ  ｆｌａｇを一時的にハイレベルにする。
【０２５５】
ステップＳ１３９において、コマンドデコーダ１１０は、コマンドのデコード結果（ここでは、Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンド）を出力する。詳細には、コマンドデコーダ１１０は、Last  ａｄｄ  ｆｌａｇがステップＳ１３８でハイレベルとなった後に、Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンドを出力する。
【０２５６】
ステップＳ１４０Ａにおいて、メモリコントローラ１２０は、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、ＲＹ／ＢＹ＃を“Ｒｅａｄｙ”に変更する。
【０２５７】
ステップＳ１４０Ｂにおいて、アドレスラッチ回路１６０は、Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンドに応じて、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって指定されるアドレス情報（例えば、アドレス情報Ｂ）に続くアドレス情報（例えば、アドレス情報Ｂ＋１）をラッチする。
【０２５８】
ステップＳ１４１において、メモリコントローラ１２０は、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅを再び“Ｈｉｇｈ”にする。なお、ステップＳ１３６でハイレベルにされたＰｏｓｔ  Ｌｏａｄ  ｍｏｄｅは、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、ロウレベルに変更されている。
【０２５９】
ステップＳ１４２Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、第２メモリ領域から読み出されたデータをラッチする。
【０２６０】
ステップＳ１４２Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０２６１】
（消去処理（非自動））
以下において、第１実施形態に係る消去処理（非自動）について、図面を参照しながら説明する。図１５は、第１実施形態に係る消去処理（非自動）を示すタイミングチャートである。なお、ステップＳ１５０〜ステップＳ１５６までの処理は、ステップＳ５０〜ステップＳ５６までの処理（図１２を参照）と同様であるため、その説明については省略する。
【０２６２】
図１５に示すように、ステップＳ１５７Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅについてロウレベルからハイレベルへの立ち上がりの検出に応じて、第２メモリ領域から読み出されたデータをラッチする。
【０２６３】
ステップＳ１５７Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０２６４】
ステップＳ１５７Ｃにおいて、ＳＲＡＭキャッシュ回路２００は、メインバッファ３５０に格納されたデータを一時的に格納する。
【０２６５】
ステップＳ１５７Ｄにおいて、データラッチ回路２１０は、後述するステップＳ１５９で出力されるＰｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンドに応じて、ＳＲＡＭキャッシュ回路２００に格納されたデータをラッチする。なお、データラッチ回路２１０にラッチされたデータは、出力ピンから出力される。
【０２６６】
ステップＳ１５７Ｅにおいて、コマンドデコーダ１１０には、データラッチ回路２１０にラッチされたデータの出力に応じて、ＳＲＡＭキャッシュ回路２００からデータを出力する処理が禁止されていることを示す読み出しイネーブル（ＲＥ＃）が入力される。
【０２６７】
ステップＳ１５８において、メモリコントローラ１２０は、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、Last  ａｄｄ  ｆｌａｇを一時的にハイレベルにする。
【０２６８】
ステップＳ１５９において、コマンドデコーダ１１０は、コマンドのデコード結果（ここでは、Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンド）を出力する。詳細には、コマンドデコーダ１１０は、Last  ａｄｄ  ｆｌａｇがステップＳ１５８でハイレベルとなった後に、Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンドを出力する。
【０２６９】
ステップＳ１６０Ａにおいて、メモリコントローラ１２０は、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、ＲＹ／ＢＹ＃を“Ｒｅａｄｙ”に変更する。
【０２７０】
ステップＳ１６０Ｂにおいて、アドレスラッチ回路１６０は、Ｐｏｓｔ−Ｌｏａｄ−Ｉｎｃｒｅｍｅｎｔコマンドに応じて、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって指定されるアドレス情報（例えば、アドレス情報Ｂ）に続くアドレス情報（例えば、アドレス情報Ｂ＋１）をラッチする。
【０２７１】
ステップＳ１６１において、メモリコントローラ１２０は、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅを再び“Ｈｉｇｈ”にする。なお、ステップＳ１５６でハイレベルにされたＰｏｓｔ  Ｌｏａｄ  ｍｏｄｅは、メインバッファ３５０に格納されたデータがＳＲＡＭキャッシュ回路２００に一時的に格納されたことに応じて、ロウレベルに変更されている。
【０２７２】
ステップＳ１６２Ａにおいて、サブラッチ回路ＳＵＢＬＡＴは、第２メモリ領域から読み出されたデータをラッチする。
【０２７３】
ステップＳ１６２Ｂにおいて、メインバッファ３５０は、サブラッチ回路ＳＵＢＬＡＴにラッチされたデータを一時的に格納する。
【０２７４】
（作用及び効果）
第１実施形態では、Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンド又はＮｏｎ−Ａｕｔｏ−Ｐｏｓｔ−Ｌｏａｄコマンドに含まれる第１部分及び第３部分によって、第１メモリ領域に対する処理に続けて、第２メモリ領域に格納されたデータを読み出すべきか否かを判定することができる。
【０２７５】
第１実施形態では、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって、第２メモリ領域のアドレス情報がアドレスラッチ回路１６０にラッチされる。従って、第１メモリ領域に対する処理に続けて読み出すべきデータを容易に指定することができる。
【０２７６】
第１実施形態では、Ｐｏｓｔ  Ｌｏａｄ  ｍｏｄｅにおいて、パンプ＆レギュレータ回路１７０は、メモリセルアレイ３００から電圧をディスチャージせずに、第１メモリ領域に対する処理で電圧を立ち上げた状態を維持する。従って、パンプ＆レギュレータ回路１７０の立ち上がり時間を削減することができ、第２メモリ領域に格納されたデータの読み出しが高速化され、さらに、パンプ＆レギュレータ回路１７０の立ち上がり時の消費電力も削減される。
【０２７７】
なお、第２メモリ領域に対する処理が常に「読み出し処理」であり、第１メモリ領域に対する処理が「読み出し処理」であるため、第１メモリ領域及び第２メモリ領域について、同一のパンプ回路を用いることができることは言うまでもない。
【０２７８】
詳細には、図１６の上段に示すように、従来例では、第１メモリ領域に対する処理に必要な電圧（第１処理電圧）がメモリセルアレイ３００に印加され、第１メモリ領域に対する処理が行われた後に、メモリセルアレイ３００から電圧がディスチャージされる。続いて、第２メモリ領域に対する処理を行うために、第２メモリ領域に対する処理に必要な電圧（第２処理電圧）がメモリセルアレイ３００に再印加される。例えば、第１メモリ領域に対する処理に必要な電圧を印加するパンプ回路とは異なるパンプ回路によって、第２メモリ領域に対する処理に必要な電圧が印加される。
【０２７９】
これに対して、図１６の下段に示すように、第１実施形態では、第１メモリ領域に対する処理に必要な電圧（第１処理電圧）がメモリセルアレイ３００に印加され、第１メモリ領域に対する処理が行われた後に、メモリセルアレイ３００から電圧がディスチャージされずに、第１メモリ領域に対する処理で電圧を立ち上げた状態（活性化状態）が維持される。従って、第２メモリ領域に対する処理を行うためには、メモリセルアレイ３００に印加される電圧を第２メモリ領域に対する処理に必要な電圧（第２処理電圧）に落とせばよい。ここでは、第１メモリ領域に対する処理に必要な電圧を印加するパンプ回路と同じパンプ回路によって、第２メモリ領域に対する処理に必要な電圧が印加される。
【０２８０】
図１６から明らかなように、第１実施形態では、パンプ＆レギュレータ回路１７０の立ち上がり時間を削減することができ、第２メモリ領域に格納されたデータの読み出しが高速化され、さらに、パンプ＆レギュレータ回路１７０の立ち上がり時の消費電力も削減される。
【０２８１】
［変更例１］
以下において、第１実施形態の変更例１について説明する。以下においては、第１実施形態との相違点について主として説明する。
【０２８２】
具体的には、第１実施形態では、メモリコントローラ１２０は、第１メモリ領域に格納されたデータを出力ピンから出力する処理の開始に応じて、第２メモリ領域に格納されたデータを第２サブラッチ回路に読み出す処理（Ｐｏｓｔ  Ｌａｏｄ  ｍｏｄｅ）を開始する（図１０に示すステップＳ１６を参照）。
【０２８３】
これに対して、変更例１では、図１７に示すように、ステップＳ１６において、メモリコントローラ１２０は、第１メモリ領域に格納されたデータを第１サブラッチ回路から出力する処理の完了に応じて、第２メモリ領域に格納されたデータを第２サブラッチ回路に読み出す処理（Ｐｏｓｔ  Ｌａｏｄ  ｍｏｄｅ）を開始する。
【０２８４】
なお、変更例１において、第１サブラッチ回路は、第２サブラッチ回路と同じであってもよく、第２サブラッチ回路と異なっていてもよい。
【０２８５】
［変更例２］
以下において、第１実施形態の変更例２について説明する。以下においては、第１実施形態との相違点について主として説明する。
【０２８６】
具体的には、第１実施形態では、サブラット領域３４０には、サブラッチ回路及びサブラッチ回路スイッチが設けられる。これに対して、変更例２では、サブラット領域３４０には、サブラッチ回路及びサブラッチ回路スイッチに加えて、メインデータ線スイッチが設けられる。
【０２８７】
メインデータ線スイッチは、上述したサブラット領域３４０に設けられており、互いに隣接する１対のメモリセルエリア３２０に設けられた１対のメインデータ線ＭＤＬを接続する。
【０２８８】
（不揮発性半導体記憶装置の概略構成）
以下において、変更例２に係る不揮発性半導体記憶装置について、図面を参照しながら説明する。図１８は、変更例２に係る不揮発性半導体記憶装置１００の概略構成を示す図である。なお、図１８では、図１と同様の構成について、同様の符号を付していることに留意すべきである。
【０２８９】
図１８に示すように、不揮発性半導体記憶装置１００は、図１に示す構成に加えて、メインデータ線スイッチコントローラ６００を有する。
【０２９０】
メインデータ線スイッチコントローラ６００は、メモリコントローラ１２０の制御に応じて、メモリセルアレイ３００に設けられるメインデータ線スイッチ（図１８では不図示）を制御する。具体的には、メインデータ線スイッチコントローラ６００は、メモリコントローラ１２０、アドレスデコーダ１４０及びアドレスラッチ回路１６０に接続される。また、メインデータ線スイッチコントローラ６００は、メモリセルアレイ３００に設けられるビット線と対応するメインデータ線スイッチと接続される。
【０２９１】
メインデータ線スイッチコントローラ６００は、アドレスデコーダ１４０から入力されるアドレス信号（Ａ０−ｎ）のデコード結果に基づいて、メモリセルアレイ３００に設けられるメモリセルを特定する。或いは、メインデータ線スイッチコントローラ６００は、アドレスラッチ回路１６０にラッチされたアドレスに基づいて、メモリセルアレイ３００に設けられるメモリセルを特定する。続いて、メインデータ線スイッチコントローラ６００は、メモリコントローラ１２０の制御に応じて、特定されたメモリセルと対応するメインデータ線スイッチを制御する。
【０２９２】
なお、メインデータ線スイッチコントローラ６００の詳細については後述する（図２０を参照）。
【０２９３】
（メモリセルアレイの構成）
以下において、変更例２に係るメモリセルアレイの構成について、図面を参照しながら説明する。図１９は、変更例２に係るメモリセルアレイ３００の構成を示す図である。なお、図１９では、図２と同様の構成について、同様の符号を付していることに留意すべきである。
【０２９４】
図１９に示すように、サブラット領域３４０は、サブラッチ回路ＳＵＢＬＡＴに加えて、メインデータ線スイッチＴＳＬを有する。
【０２９５】
メインデータ線スイッチＴＳＬは、互いに隣接する１対のメモリセルエリア３２０に設けられた１対のメインデータ線ＭＤＬを電気的に接続するか否かを切り替える。メインデータ線スイッチＴＳＬは、メモリセルエリア３２０に設けられるメモリセルと同様の設計ルールで形成されたトランジスタ構造を有することが好ましい。
【０２９６】
（メインデータ線スイッチコントローラ）
以下において、変更例２に係るメインデータ線スイッチコントローラの構成について、図面を参照しながら説明する。図２０は、変更例２に係るメインデータ線スイッチコントローラ６００の構成を示す回路図である。
【０２９７】
図２０に示すように、メインデータ線スイッチコントローラ６００は、プリデコード回路６１０と、レベルシフタ６２０と、駆動回路６３０とを有する。
【０２９８】
プリデコード回路６１０の入力は、メモリコントローラ１２０の出力（或いは、アドレスデコーダ１４０の出力）に接続される。プリデコード回路６１０の出力は、レベルシフタ６２０及び駆動回路６３０の入力に接続される。具体的には、プリデコード回路６１０には、エリア選択信号１、エリア選択信号２などが入力される。プリデコード回路６１０は、メインデータ線スイッチコントローラ６００が選択されている場合に、ハイレベルの信号を出力する。なお、プリデコード回路６１０は、駆動回路６３０に対して、ＳＥＬＢ＿Ｎ信号を出力する。
【０２９９】
なお、エリア選択信号１及びエリア選択信号２は、上述したアドレス信号（Ａ０−ｎ）のうち、ロウアドレスのデコード結果を示す信号である。
【０３００】
レベルシフタ６２０の入力は、プリデコード回路６１０の出力に接続される。レベルシフタ６２０の出力は、駆動回路６３０に接続される。具体的には、レベルシフタ６２０は、プリデコード回路６１０から入力された信号のレベルを変更するとともに、信号の反転結果をＧＷＬＮ信号として出力する。
【０３０１】
駆動回路６３０は、メインデータ線スイッチＴＳＬを駆動する回路である。駆動回路６３０は、駆動電源（以下、ＧＴＳＬ）とグラウンド（以下、ＶＳＳ）との間において直列に接続された２つのトランジスタを有する。ＧＴＳＬ側のトランジスタのゲートには、レベルシフタ６２０の出力が接続される。すなわち、ＧＴＳＬ側のトランジスタのゲートは、ＧＷＬＮ信号によって制御される。ＶＳＳ側のトランジスタのゲートには、プリデコード回路６１０の出力が接続される。すなわち、ＶＳＳ側のトランジスタのゲートは、ＳＥＬＢ＿Ｎ信号によって制御される。２つのトランジスタの間の接続点は、メインデータ線スイッチＴＳＬのゲートに接続される。
【０３０２】
［変更例３］
以下において、第１実施形態の変更例３について説明する。以下においては、第２実施形態との相違点について主として説明する。
【０３０３】
具体的には、変更例３では、パターン１〜パターン５を例に挙げて、データを連続的に読み出すタイミングについて、図２１〜図２５を参照しながら説明する。
【０３０４】
パターン１〜パターン５の共通構成は、以下に示す通りである。具体的には、不揮発性半導体記憶装置１００は、４つのメモリセルエリア（メモリセルエリア＃０〜メモリセルエリア＃３）と、３つのサブラッチ回路（ＳＵＢＬＡＴ＃１〜ＳＵＢＬＡＴ＃３）と、１つのメインバッファとを有する。また、不揮発性半導体記憶装置１００は、１つのＳＲＡＭキャッシュ回路或いは２つのＳＲＡＭキャッシュ回路を有する。
【０３０５】
なお、メモリセルエリア＃０〜メモリセルエリア＃３は、メインバッファ側から順に並んでいる。ＳＵＢＬＡＴ＃１は、メモリセルエリア＃０とメモリセルエリア＃１との間に設けられており、メモリセルエリア＃１から読み出されたデータをラッチする。ＳＵＢＬＡＴ＃２は、メモリセルエリア＃１とメモリセルエリア＃２との間に設けられており、メモリセルエリア＃２から読み出されたデータを一時的にラッチする。ＳＵＢＬＡＴ＃３は、メモリセルエリア＃２とメモリセルエリア＃３との間に設けられており、メモリセルエリア＃３から読み出されたデータを一時的にラッチする。
【０３０６】
なお、変更例３では、ＳＵＢＬＡＴ＃１〜ＳＵＢＬＡＴ＃３の記憶容量が２ｋＢであるケースについて例示する。
【０３０７】
図２１〜図２５では、メモリセルエリアからデータを読み出す動作については、“Ｃｅｌｌ  ＲＥＡＤ”で表されている。メインバッファ又はサブラッチ回路からデータを読み出す動作については、“Latch  ＲＥＡＤ”で表されている。ＳＲＡＭキャッシュ回路からデータを読み出す動作については、“ＳＲＡＭ  ＲＥＡＤ”で表されている。
【０３０８】
（パターン１）
以下において、パターン１について、図２１を参照しながら説明する。図２１に示すように、不揮発性半導体記憶装置１００は、２つのＳＲＡＭキャッシュ回路を有する。
【０３０９】
パターン１では、メモリセルエリア＃０に格納されたデータＤ０がメインバッファに読み出されるときに、メモリセルエリア＃１〜メモリセルエリア＃３に格納されたデータＤ１〜データＤ３が、それぞれ、ＳＵＢＬＡＴ＃１〜ＳＵＢＬＡＴ＃３に読み出される。
【０３１０】
具体的には、時刻Ｔ１において、メモリセルエリア＃０に格納されたデータＤ０がメインバッファに読み出される。同時に、メモリセルエリア＃１〜メモリセルエリア＃３に格納されたデータＤ１〜データＤ３が、それぞれ、ＳＵＢＬＡＴ＃１〜ＳＵＢＬＡＴ＃３に読み出される。
【０３１１】
時刻Ｔ２において、メインバッファに一時的に格納されたデータＤ０がＳＲＡＭキャッシュ回路（Ａ）に読み出される。
【０３１２】
時刻Ｔ３において、ＳＲＡＭキャッシュ回路（Ａ）に一時的に格納されたデータＤ０が出力ピン（ＤＱ）から出力される。同時に、ＳＵＢＬＡＴ＃１にラッチされたデータＤ１がＳＲＡＭキャッシュ回路（Ｂ）に読み出される。
【０３１３】
なお、時刻Ｔ４〜時刻Ｔ６において、同様の動作が繰り返される。
【０３１４】
（パターン２）
以下において、パターン２について、図２２を参照しながら説明する。図２２に示すように、不揮発性半導体記憶装置１００は、２つのＳＲＡＭキャッシュ回路を有する。
【０３１５】
パターン２では、メインバッファ或いはサブラッチ回路からＳＲＡＭキャッシュ回路にデータが読み出されるときに、メモリセルエリアに格納されたデータがサブラッチ回路に読み出される。
【０３１６】
具体的には、時刻Ｔ１において、メモリセルエリア＃０に格納されたデータＤ０がメインバッファに読み出される。
【０３１７】
時刻Ｔ２において、メインバッファに一時的に格納されたデータＤ０がＳＲＡＭキャッシュ回路（Ａ）に読み出される。同時に、メモリセルエリア＃１に格納されたデータＤ１がＳＵＢＬＡＴ＃３に読み出される。
【０３１８】
時刻Ｔ３において、ＳＲＡＭキャッシュ回路（Ａ）に一時的に格納されたデータＤ０が出力ピン（ＤＱ）から出力される。同時に、ＳＵＢＬＡＴ＃１にラッチされたデータＤ１がＳＲＡＭキャッシュ回路（Ｂ）に読み出される。また、メモリセルエリア＃２に格納されたデータＤ２がＳＵＢＬＡＴ＃２に読み出される。
【０３１９】
なお、時刻Ｔ４〜時刻Ｔ６において、同様の動作が繰り返される。
【０３２０】
（パターン３）
以下において、パターン３について、図２３を参照しながら説明する。図２３に示すように、不揮発性半導体記憶装置１００は、２つのＳＲＡＭキャッシュ回路を有する。
【０３２１】
パターン３では、ＳＲＡＭキャッシュ回路に格納されたデータが出力ピン（ＤＱ）から出力されるときに、メモリセルエリアに格納されたデータがサブラッチ回路に読み出される。
【０３２２】
具体的には、時刻Ｔ１において、メモリセルエリア＃０に格納されたデータＤ０がメインバッファに読み出される。
【０３２３】
時刻Ｔ２において、メインバッファに一時的に格納されたデータＤ０がＳＲＡＭキャッシュ回路（Ａ）に読み出される。
【０３２４】
時刻Ｔ３において、ＳＲＡＭキャッシュ回路（Ａ）に一時的に格納されたデータＤ０が出力ピン（ＤＱ）から出力される。同時に、メモリセルエリア＃１に格納されたデータＤ１がＳＵＢＬＡＴ＃１に読み出される。
【０３２５】
なお、時刻Ｔ４〜時刻Ｔ９において、同様の動作が繰り返される。
【０３２６】
（パターン４）
以下において、パターン４について、図２４を参照しながら説明する。図２４に示すように、不揮発性半導体記憶装置１００は、１つのＳＲＡＭキャッシュ回路を有する。
【０３２７】
パターン４では、パターン３と同様に、ＳＲＡＭキャッシュ回路に格納されたデータが出力ピン（ＤＱ）から出力されるときに、メモリセルエリアに格納されたデータがサブラッチ回路に読み出される。なお、パターン４はパターン３と同様であるため、パターン４の説明については省略する。
【０３２８】
（パターン５）
以下において、パターン５について、図２５を参照しながら説明する。図２４に示すように、不揮発性半導体記憶装置１００は、２つのＳＲＡＭキャッシュ回路を有する。但し、１つのＳＲＡＭキャッシュ回路の容量は、メインバッファ或いはサブラッチ回路の容量の半分である。
【０３２９】
具体的には、時刻Ｔ１において、メモリセルエリア＃０に格納されたデータＤ０がメインバッファに読み出される。
【０３３０】
時刻Ｔ２において、メインバッファに一時的に格納されたデータＤ０がデータＤ０１及びデータＤ０２に分割される。また、メインバッファに一時的に格納されたデータＤ０１がＳＲＡＭキャッシュ回路（Ａ）に読み出される。
【０３３１】
時刻Ｔ３において、ＳＲＡＭキャッシュ回路（Ａ）に一時的に格納されたデータＤ０１が出力ピン（ＤＱ）から出力される。同時に、メインバッファに一時的に格納されたデータＤ０２がＳＲＡＭキャッシュ回路（Ｂ）に読み出される。また、メモリセルエリア＃１に格納されたデータＤ１がＳＵＢＬＡＴ＃１に読み出される。
【０３３２】
時刻Ｔ４において、ＳＲＡＭキャッシュ回路（Ｂ）に一時的に格納されたデータＤ０２が出力ピン（ＤＱ）から出力される。同時に、ＳＵＢＬＡＴ＃１に一時的に格納されたデータＤ１がデータＤ１１及びデータＤ１２に分割される。また、ＳＵＢＬＡＴ＃１に一時的に格納されたデータＤ１１がＳＲＡＭキャッシュ回路（Ａ）に読み出される。
【０３３３】
なお、時刻Ｔ５〜時刻Ｔ１０において、同様の動作が繰り返される。
【０３３４】
［その他の実施形態］
本発明は上述した実施形態によって説明したが、この開示の一部をなす論述及び図面は、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【０３３５】
上述した実施形態では、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって第２メモリ領域のアドレス情報がアドレスラッチ回路１６０にラッチされる。或いは、Ｐｏｓｔ−Ｌｏａｄ−Ｐｒｅｓｅｔコマンドによって第２メモリ領域のアドレス情報がページバッファ回路１９０に格納される。しかしながら、実施形態は、これに限定されるものではない。例えば、第２メモリ領域のアドレス情報は、予め配線されたロジックによって特定されてもよい。
【符号の説明】
【０３３６】
１００…不揮発性半導体記憶装置、１１０…コマンドデコーダ、１２０…メモリコントローラ、１３０…コマンドジェネレータ、１４０…アドレスデコーダ、１５０…センスアンプコントローラ、１６０…アドレスラッチ回路、１７０…パンプ＆レギュレータ回路、１８０…判定回路、１９０…ページバッファ回路、２００…ＳＲＡＭキャッシュ回路、２１０…データラッチ回路、２２０…Ｉ／Ｏバッファ、３００…メモリセルアレイ、３１０…メモリプレーン、３２０…メモリセルエリア、３３０…ロウデコーダ、３４０…サブラット領域、３５０…メインバッファ、３６０…入出力パッド、４００…ビット線スイッチコントローラ、４１０…ＡＮＤ回路、４２０…ＯＲ回路、４３０…インバータ、４４０…レベルシフタ、４５０〜４８０…駆動回路、５００…サブラッチ回路コントローラ、５１０…プリデコード回路、５２０…レベルシフタ、５３０…制御信号生成回路
５４０…駆動回路、５５０…駆動回路、６００…メインデータ線スイッチコントローラ、６１０…プリデコード回路、６２０…レベルシフタ、６３０…駆動回路
【図１】
0005513285.tif 000002
【図２】
0005513285.tif 000003
【図３】
0005513285.tif 000004
【図４】
0005513285.tif 000005
【図５】
0005513285.tif 000006
【図６】
0005513285.tif 000007
【図７】
0005513285.tif 000008
【図８】
0005513285.tif 000009
【図９】
0005513285.tif 000010
【図１０】
0005513285.tif 000011
【図１１】
0005513285.tif 000012
【図１２】
0005513285.tif 000013
【図１３】
0005513285.tif 000014
【図１４】
0005513285.tif 000015
【図１５】
0005513285.tif 000016
【図１６】
0005513285.tif 000017
【図１７】
0005513285.tif 000018
【図１８】
0005513285.tif 000019
【図１９】
0005513285.tif 000020
【図２０】
0005513285.tif 000021
【図２１】
0005513285.tif 000022
【図２２】
0005513285.tif 000023
【図２３】
0005513285.tif 000024
【図２４】
0005513285.tif 000025
【図２５】
0005513285.tif 000026