(57)【特許請求の範囲】
【請求項１】
入射する光に応じて電荷を生成する光電変換部と、
前記光電変換部で生成された電荷を前記光電変換部とは別の場所で保持する第１導電型の第１半導体領域を含んで構成される電荷保持部と、
前記電荷保持部とセンスノードとの間のポテンシャルを制御する転送ゲート電極を含んで構成される転送部と、を有する画素を複数備える固体撮像装置であって、
前記電荷保持部は、前記第１半導体領域の上部に絶縁膜を介して配された制御電極を含み、
前記制御電極と前記転送ゲート電極との間の半導体領域の表面に、前記第１半導体領域よりも不純物濃度が高い第２導電型の第２半導体領域が配され、
前記第２半導体領域の下部の前記電荷保持部から前記センスノードヘの電荷経路に、第１導電型の第３半導体領域が配されており、
前記第３半導体領域の不純物濃度は前記第１半導体領域の不純物濃度よりも高いことを特徴とする固体撮像装置。
【請求項２】
前記第１半導体領域の下部に、前記第１半導体領域とＰＮ接合を構成するように第２導電型の第４半導体領域が配されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記センスノードはフローティングディフュージョンを含み、
前記第４半導体領域よりも深い位置に、前記第４半導体領域の少なくとも一部、前記転送ゲート電極、及び前記フローティングディフュージョンのそれぞれの下部にわたって配された第２導電型の第５半導体領域を有することを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記第５半導体領域は、深さの異なる複数の第２導電型の半導体領域を含んで構成されることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記画素の各々において、前記第５半導体領域の光電変換部側の端部が、前記電荷保持部の光電変換部側の端部に比べて、前記光電変換部から離れた位置にあり、
前記電荷保持部の少なくとも一部の下部に前記光電変換部の一部を構成する第１導電型の半導体領域が配されたことを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記画素の各々において、前記第５半導体領域の光電変換部側の端部が、前記第１半導体領域の前記光電変換部側の端部に比べて、前記光電変換部から離れた位置にあることを特徴とする請求項５に記載の固体撮像装置。
【請求項７】
前記画素の各々において、前記第５半導体領域の光電変換部側の端部が、前記第４半導体領域の前記光電変換部側の端部に比べて、前記光電変換部から離れた位置にあることを特徴とする請求項５または６のいずれかに記載の固体撮像装置。
【請求項８】
前記光電変換部と前記電荷保持部との間の電荷経路が埋め込みチャネルであることを特徴とする請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項９】
請求項１〜８に記載の固体撮像装置の製造方法であって、前記第２半導体領域と前記第３半導体領域とは、同一マスクを用いて、前記制御電極及び前記転送ゲート電極に対してセルフアラインで形成されることを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置に関するものであり、更に詳細には、画素内に電荷保持部を有する固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、固体撮像装置の更なる高性能化のために、画素内に光電変換部及びフローティングディフュージョン（以下ＦＤ）とは別に電荷保持部を有する構成が検討されている。画素内の電荷保持部は、特許文献１、２に記載されているようにグローバル電子シャッタを実現するために、もしくは、特許文献３に記載されているようにダイナミックレンジを拡大するために設けられる。更には特許文献４に記載されているように、画素毎にＡＤ変換器を有する構成においても、画素内の電荷保持部が設けられる。【０００３】
特許文献１には、Ｎ型半導体領域で形成された電荷保持部上の電極ＴＸ１と、該電荷保持部の電荷を転送するための電極ＴＸ２とを分離するように表面部分にＰ型半導体領域が配された構成が開示されている。このような構成により蓄積領域への暗電流を防止するとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許公報７４１４２３３
【特許文献２】特開２００８−００４６９２号公報
【特許文献３】特開２００６−１９７３８３号公報
【特許文献４】特開２００９−０３８１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら特許文献１の構成によれば、二つの転送ゲート構造を分離するようにＰ型半導体領域が配され、その下部は電荷保持部を構成するＮ型半導体領域が配されている。そのため、二つの転送ゲート構造を分離するように設けられたＰ型半導体領域下の電荷経路における電荷転送効率が、電荷保持部の不純物濃度と独立に制御することが困難であった。したがって電荷保持部の性能を優先させた場合には、電荷保持部からセンスノードにおける電荷経路の転送効率を向上させることが困難であった。【０００６】
本発明はこの課題に基づいて成されたものであり、電荷保持部の不純物濃度によらず電荷保持部からＦＤへの電荷転送効率を向上させることを目的とする。
【課題を解決するための手段】
【０００７】
上記課題に鑑み本発明は、入射する光に応じて電荷を生成する光電変換部と、前記光電変換部で生成された電荷を前記光電変換部とは別の場所で保持する第１導電型の第１半導体領域を含んで構成される電荷保持部と、前記電荷保持部とセンスノードとの間のポテンシャルを制御する転送ゲート電極を含んで構成される転送部と、を有する画素を複数備える固体撮像装置であって、前記電荷保持部は、前記第１半導体領域の上部に絶縁膜を介して配された制御電極を含み、前記制御電極と前記転送ゲート電極との間の半導体領域の表面に、前記第１半導体領域よりも不純物濃度が高い第２導電型の第２半導体領域が配され、前記第２半導体領域の下部の前記電荷保持部から前記センスノードヘの電荷経路に、第１導電型の第３半導体領域が配されており、前記第３半導体領域の不純物濃度は前記第１半導体領域の不純物濃度よりも高いことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電荷保持部の不純物濃度によらず電荷保持部からＦＤへの電荷転送効率の向上を向上させることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】実施例１の固体撮像装置の画素断面の概略図である。
【図２】実施例２の固体撮像装置の画素断面の概略図である。
【図３】実施例３の固体撮像装置の画素断面の概略図である。
【図４】実施例３の固体撮像装置の画素上面の概略図である。
【図５】図３のＹ−Ｙ´断面における不純物濃度プロファイルを示す概念図である。
【図６】本発明の固体撮像装置の製造方法の一例を示すため画素断面図である。
【図７】本発明の固体撮像装置の等価回路図である。
【発明を実施するための形態】
【００１０】
以下実施例を挙げて本発明を詳細に説明する。半導体の導電型に関して、第１導電型をＮ型、第２導電型をＰ型として説明を行なうが、これは逆でもよい。信号電荷が電子となるかホールとなるかの違いのみである。また各画素の断面図は１画素の一部に関してのものであるが、実際の装置においては画素を複数備えた構成となっている。
【００１１】
（実施例１）
図１は本発明に係る一実施形態である固体撮像装置の画素断面の概略図である。
【００１２】
１０１は光電変換部である。例えばＰ型半導体領域とＮ型半導体領域とを含んで構成されるフォトダイオードが用いられる。１０２は電荷保持部である。電荷保持部１０２は、光電変換部で生成された電荷を保持可能なＮ型の半導体領域（第１半導体領域）を含んで構成される。１０３は転送部である。転送部１０３は、電荷保持部で保持された電荷をセンスノードへ転送する。１０４はセンスノードである。センスノードは、例えば画素増幅用のＭＯＳトランジスタのゲートに電気的に接続されたＦＤである。センスノードは、画素増幅用のＭＯＳトランジスタのゲートに電気的に接続される代わりに、不図示の垂直信号線に電気的に接続されていてもよい。
【００１３】
次に上記各部材の詳細な構成に関して説明する。本実施例において、光電変換部１０１、電荷保持部１０２、転送部１０３、センスノード１０４はＰ型ウェル１０７内に配される。Ｐ型ウェル１０７は、イオン注入もしくはエピタキシャル成長によって、Ｎ型基板１１６の表面側に形成される。Ｐ型ウェル１０７が形成されたＮ型基板１１６の代わりに、Ｐ型の半導体基板を用いてもよい。
【００１４】
１０５、１０６はＮ型半導体領域である。Ｎ型半導体領域１０５はＮ型半導体領域１０６の内部に形成され、Ｎ型半導体領域１０６よりもＮ型不純物濃度が高い。Ｐ型半導体領域１０８とＰＮ接合を形成している。Ｎ型半導体領域１０６は、Ｐ型ウェル１０７とＰＮ接合を形成している。
【００１５】
１０８は高濃度のＰ型半導体領域である。Ｐ型半導体領域１０８を設けることにより半導体表面で生じる暗電流を低減することが可能となる。本実施例において、上述の光電変換部１０１は、Ｎ型半導体領域１０５、１０６、Ｐ型ウェル１０７、高濃度のＰ型半導体領域１０８で構成される。
【００１６】
１１０はＮ型半導体領域である。本実施例においては、Ｎ型半導体領域１１０が光電変換部とは別の場所で電荷を保持する第１半導体領域である。１１２は制御電極である。上述の電荷保持部１０２は、Ｎ型半導体領域１１０、及び制御電極１１２を含んで構成される。
【００１７】
本実施例の電荷保持部１０２は、Ｎ型半導体領域１１０の上部に絶縁膜１０９を介して制御電極１１２を備えている。制御電極１１２は、Ｎ型半導体領域１１０の半導体表面側のポテンシャルを制御する。電荷保持部で発生する暗電流の影響を抑制するためには、制御電極に負電圧が印加されるとよい。
【００１８】
１１３は転送ゲート電極である。転送ゲート電極１１３に供給されるバイアスにより、Ｎ型半導体領域１１０に隣接するＰ型ウェル１０７の一部の領域に、電子の転送路が形成される。転送ゲート電極１１３は供給されるバイアスに応じて転送路の形成、非形成状態を切り替え、電荷保持部とＦＤとの電気的接続を制御する。
【００１９】
Ｎ型半導体領域１１４はＦＤである。本実施例ではＦＤ１１４がセンスノードとして機能する。センスノードは、そこに蓄積された電荷の量に応じて信号が出力される半導体領域であればよい。
【００２０】
１１５は遮光部材である。遮光部材１１５は、電荷保持部１０２、転送部１０３、センスノード１０４へ入射する光を低減、好ましくは入射する光を完全に遮蔽する。
【００２１】
１１６はＰ型半導体領域（第２半導体領域）である。制御電極１１２及び転送ゲート電極１１３間の表面部分に配される。このＰ型半導体領域を設けることにより、ＦＤ１１４へ電荷を転送する電荷転送路における暗電流を抑制することが可能となる。
【００２２】
１１７はＮ型半導体領域（第３半導体領域）である。Ｐ型半導体領域１１６の下部に配される。電荷保持部を構成するＮ型半導体領域１１０とは別工程で、別構成として配される。Ｐ型半導体領域１１６とＮ型半導体領域１１７とはＰＮ接合を構成している。Ｎ型半導体領域１１７の不純物濃度はＮ型半導体領域１１０の不純物濃度よりも高い。
【００２３】
このような構成によれば、転送特性がＮ型半導体領域１１０の不純物濃度に依存せず決定できるので、電荷保持部における飽和電荷数を独立に設計することが可能となる。具体的には、電荷転送効率を向上させるためには、Ｎ型半導体領域１１７の不純物濃度はある程度高いことが好ましい。しかしながらＮ型半導体領域１１７を、電荷保持部を構成するＮ型半導体領域１１０を延在させて構成した場合には、Ｎ型半導体領域１１０全体の不純物濃度が高くなりすぎてしまう。このような構成の場合には、電荷保持部から電荷の大部分好ましくはすべての電荷を転送するための電圧が高くなってしまう。逆に、転送時の電圧をそれほど高くしないためにＮ型半導体領域１１０の不純物濃度をある程度低くすることが好ましい。しかしながらしかしながらＮ型半導体領域１１７を、電荷保持部を構成するＮ型半導体領域１１０を延在させて構成した場合には、Ｎ型半導体領域１１７の不純物濃度が低くなり電荷の転送効率が低下してしまう。したがって本実施例のように、Ｎ型半導体領域１１０と１１７とを別領域で形成し、Ｎ型半導体領域１１７の不純物濃度をＮ型半導体領域１１０よりも高くすることにより、転送時の電圧を高くすることなく転送効率を向上させることが可能となる。
【００２４】
また、本実施例によればプロセスのばらつきによる各画素毎の電荷保持部の位置ずれに対する暗電流、飽和バラツキも低減することが可能となる。
【００２５】
（実施例２）
図２に本実施例の画素断面の概略図を示す。実施例１と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。
【００２６】
本実施例において実施例１と異なるところは、Ｎ型半導体領域１１７の配置される深さである。実施例１ではＮ型半導体領域１１７はＮ型半導体領域１１０とほぼ同じ深さに配されていたが、本実施例ではＮ型半導体領域１１７の方がＮ型半導体領域１１０よりも深い位置に配されている。
【００２７】
本実施例によれば、実施例１で得られた効果に加えて、電荷保持部からセンスノードヘの電荷経路に電荷だまりが生じるのを抑制することが可能となる。
【００２８】
（実施例３）
図３に本実施例の画素断面の概略図、図４に画素の上面図を示す。図５に図３のＹ−Ｙ´断面における不純物プロファイルの概念図である。図３は図４のＡ−Ｂ部分の断面図となる。実施例１、２と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。
【００２９】
本実施例において実施例１、２と異なるところは、Ｎ型半導体領域１１０の下部にＰ型半導体領域３０１（第４半導体領域）が配されている点である。更に、Ｐ型半導体領域３０１の下部に複数の半導体領域で構成されるＰ型半導体領域３０２（第５半導体領域）を配した点である。ここでは３０２ａ〜３０２ｄの４つのＰ型半導体領域により構成されている。Ｐ型半導体領域の数はこれに限られるものではない。
【００３０】
３０１は高濃度のＰ型半導体領域であり、Ｐ型半導体領域３０１の不純物濃度はＰ型ウェル１０７の不純物濃度より高い。好ましくは、Ｎ型半導体領域１１０と、Ｐ型ウェル１０７を介することなく直接にＰＮ接合を構成する。Ｐ型半導体領域３０１の深さ方向の不純物濃度プロファイルは、ある深さに不純物濃度ピークを持ったプロファイルとしてもよい。Ｐ型半導体領域３０１の不純物濃度のピークは、表面から０．５μｍよりも浅い位置であることが好ましい。表面から０．５μｍよりも浅い位置にピークが位置すると、Ｎ型半導体領域１１０と高濃度Ｐ型半導体領域３０１との間に、不純物濃度の低い領域が配されないためである。この構成により、電荷保持部からセンスノードヘの低電圧での電荷転送が可能となる。これを詳細に説明する。
【００３１】
まず、電荷保持部からセンスノードヘの電荷転送のメカニズムを説明する。光電変換部１０１で生成された信号電荷がＮ型半導体領域１１０で保持される前に、Ｎ型半導体領域１１０にセンスノードを介してリセット電圧が供給される。この後、センスノードの電位がフローティングにされた後に、光電変換部１０１の電荷がＮ型半導体領域１１０へ転送される。その後、順次電荷保持部からセンスノードヘ電荷が転送される。画素行ごともしくは複数画素行ごとに転送が行なわれる。この時、Ｎ型半導体領域１１０は転送部１０３を介して逆バイアスが供給された状態となる。逆バイアスによってＮ型半導体領域１１０が空乏化することで電荷が転送される。Ｎ型半導体領域１１０に保持された電荷のほとんど、好ましくは全てをセンスノードへ転送するためには、Ｎ型半導体領域１１０の大部分、好ましくは全領域が空乏化される必要がある。このときの空乏層の広がりを抑制するためには、Ｎ型半導体領域１１０が、Ｐ型ウェル１０７を介することなく直接に、高濃度Ｐ型半導体領域１１１とＰＮ接合を構成していると好ましい。Ｎ型半導体領域１１０とＰＮ接合を形成するＰ型半導体領域の不純物濃度が高いので、Ｐ型半導体領域への空乏層の広がりが抑制されるためである。したがって、転送部を介して供給される逆バイアス電圧が小さくても、Ｎ型半導体領域１１０の大部分、あるいは全領域を空乏化することが可能となる。
【００３２】
さらに本実施例においては、高濃度Ｐ型半導体領域３０１の不純物濃度が、転送路下部の、Ｐ型半導体領域３０１と同じ深さの領域の不純物濃度よりも高い。言い換えると、高濃度Ｐ型半導体領域３０１は転送ゲート電極１１３の下部にまで延在していない。この構成によれば、転送ゲート電極１１３に供給されるバイアス電圧を大きくすることなく、転送ゲート電極１１３下のＰ型ウェルに転送路を形成することが可能となる。
【００３３】
更に本実施例においては、Ｐ型半導体領域３０１の一部の下部にＰ型半導体領域３０２が配される。Ｐ型半導体領域３０２は、転送ゲート電極１１３下部及びＦＤ１１４の下部にまで延在している。
【００３４】
Ｐ型ウェル１０７は、二つの領域１０７ａと１０７ｂに分離される。しかし、Ｐ型半導体領域３０２が、Ｐ型半導体領域３０１、転送ゲート電極１１３及びＦＤ１１４のそれぞれの少なくとも一部のみの下に延在している構成としてもよい。また１０７ｂの領域に更にイオン注入を行ないＰ型の半導体領域を形成してもよい。
【００３５】
Ｐ型半導体領域３０２に含まれる複数の半導体領域の全てもしくは一部の端部は、電荷保持部の端部を基準として同じ画素内の光電変換部側からオフセットして配されている。オフセットされた部分には光電変換部の一部を構成するＮ型半導体領域１０６が配される。
【００３６】
本実施例では、複数の画素の各々において、Ｐ型半導体領域３０２、３０３の光電変換部側の端部が光電変換部からオフセットしている。この構成によれば、斜め方向から入射した光に対しても感度を持つことが可能となる。すべての画素がそのような配置となっていても良いし、一部の画素のみでもよい。
【００３７】
次に、図４に関して説明する。４０１は画素を構成する回路が配される部分である。具体的には増幅ＭＯＳトランジスタ、リセットＭＯＳトランジスタなどである。この等価回路の一例に関しては後述する。４０２は素子分離領域である。活性領域どうしを分離するために設けられる。絶縁膜で構成されるフィールド領域もしくはＰＮ接合分離で構成される拡散分離いずれかが配される。４０３はＦＤに電気的に接続されたコンタクトプラグである。ＦＤと増幅ＭＯＳトランジスタのゲートとを電気的に接続する。４０４は素子が配される活性領域である。
【００３８】
図４において、Ｐ型半導体領域３０２の配置される領域を点線で示しており、Ｐ型半導体領域１１６及びＮ型半導体領域２０１の配置される領域を一点鎖線で示している。図４からＰ型半導体領域３０２の端部が電荷保持部の端部を基準として同じ画素内の光電変換部側からオフセットして配されていることがわかる。上述したようにオフセットされた部分には光電変換部の一部を構成するＮ型半導体領域１０６が配される。
【００３９】
図５に図３のＹ−Ｙ´断面における不純物濃度プロファイルを示す。縦軸は逆導電型の不純物によって補償された正味の不純物濃度（ネット濃度）である。横軸は半導体基板の受光部が配される一主面からの深さを示している。Ｐ型半導体領域３０２ａ〜ｄはそれぞれ不純物濃度のピークを有している。Ｐ型半導体領域３０１、３０２は最も表面に近い部分の領域が最もピーク値が高い構成となっている。
【００４０】
以上述べたように、本実施例によれば、実施例１、２の効果に加えて、光電変換部の感度が向上するという効果が得られる。
【００４１】
（固体撮像装置の製造方法）
図６に本発明の固体撮像装置の製造プロセスを説明するための画素断面の概略図を示す。各実施例と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。
【００４２】
本製造方法の特徴の第１点目は、同一のマスク（第１のマスク）を用いてＮ型半導体領域１１０及びＰ型半導体領域３０１とを形成する点である。第２点目は、制御電極１１２及び転送ゲート電極１１３間のギャップ部に配されたＰ型半導体領域１１６及びＮ型半導体領域２０１とを、同一マスクを用いて形成する点である。
【００４３】
図６を参照して具体的に説明する。図６においては本実施例に関する部分のみを抽出している。その他トランジスタなどの製造方法は公知の方法を用いて製造することができる。図６（ａ）は、Ｐ型半導体領域３０１が形成される時の画素断面の概略図である。６０１は例えばフォトレジストで形成されたマスクパターンである。
【００４４】
まずフォトレジストを基板全面に形成する。その後、電荷保持部のＮ型半導体領域１１０を配するべき領域に開口が形成されるように、フォトレジストを露光する。
【００４５】
Ｎ型半導体領域１１０を形成するための第１不純物注入工程として、露光工程により形成されたフォトレジストパターンをマスクパターン（第１のマスクパターン）として用いて、Ｎ型不純物イオンを注入する。不純物としては砒素、リンなどを用いることができる。
【００４６】
続いて、フォトレジストマスクを除去する工程を経ることなく、高濃度Ｐ型半導体領域３０１を形成するための第２不純物注入工程として、Ｐ型不純物イオンを注入する。このときの不純物としては、ボロンなどを用いることができる。その後、イオン注入時に生じる結晶欠陥等を回復させるため、熱処理を行なう。このようにして、同一のマスクパターンを用いて、Ｎ型半導体領域１１０とＰ型半導体領域３０１とが形成される。
【００４７】
Ｎ型半導体領域を形成するための第１不純物注入工程と、Ｐ型半導体領域を形成するための第２不純物注入工程とは、逆の順番で実施してもよい。
【００４８】
Ｎ型半導体領域１１０とＰ型半導体領域３０１とを形成した後、フォトレジストマスク６０１を除去する。
【００４９】
その後、Ｐ型半導体領域３０２を上記第１のマスクとは異なるマスクで光電変換部からオフセットするように形成する。そして制御電極１１２及び転送ゲート電極１１３を形成する。
【００５０】
次に、Ｐ型半導体領域１１６、Ｎ型半導体領域２０１を形成する工程を図６（ｂ）を用いて説明する。
【００５１】
まず、フォトレジストを基板全面に形成する。その後、制御電極１１２及び転送ゲート電極１１３間とのギャップ部を除いて半導体基板が覆われるように、フォトレジストが露光されフォトレジスタマスク（第２のマスク）を形成する。制御電極１１２及び転送ゲート電極１１３に対してセルフアラインとなるようにイオン注入を行なうためフォトレジストは制御電極１１２及び転送ゲート電極１１３の少なくとも一部及びその他の領域を覆って形成される。
【００５２】
その後、制御電極１１２、転送ゲート電極１１３に対してセルフアラインで、Ｐ型不純物のイオン注入を行ない、Ｐ型半導体領域１１６を形成する（第３不純物注入工程）。その後、第２のマスクを除去することなくＮ型不純物のイオン注入を行い、Ｎ型半導体領域２０１を形成する（第４不純物注入工程）。この際のイオン注入の条件としては、少なくともＮ型半導体領域１１０よりも不純物濃度が高くなる様に、第１不純物注入工程の時に比べて不純物イオンのドーズ量を大きくする。その後、イオン注入時に生じる結晶欠陥等を回復させるため、熱処理を行なう。
【００５３】
このような製造方法によれば、大幅な製造工程の増加を必要とせずに、Ｐ型半導体領域３０１、１１６、Ｎ型半導体領域２０１を形成することができる。更に、Ｎ型半導体領域１１０とＰ型半導体領域３０１との、基板表面と水平な方向へのずれを低減することが可能となる。そのため、Ｎ型半導体領域１１０とＰ型半導体領域３０１とがＰＮ接合を直接構成する部分を大きくすることが可能となる。また、Ｐ型半導体領域１１６、Ｎ型半導体領域２０１の位置ずれを抑制することが可能となり、各画素毎の転送ばらつきを抑制することが可能となる。
【００５４】
第１、第２不純物注入工程及び第３、第４不純物注入工程のいずれか一方のみを同一マスクを用いて行なっても良い。
【００５５】
（固体撮像装置の等価回路）
図７は以上に述べた全実施例に適用可能な固体撮像装置の等価回路図である。この等価回路を有する固体撮像装置はグローバル電子シャッタ動作が可能となる。
【００５６】
８０１は光電変換部である。ここではフォトダイオードを用いている。８０２は電荷保持部である。光電変換部で生じた信号電荷を保持する。８０３は増幅部のセンスノードである。例えばＦＤ及びＦＤに電気的に接続された増幅トランジスタのゲート電極がこれにあたる。８０４は第１転送部である。電荷保持部の電荷を増幅部のセンスノードへ転送する。８０５は必要に応じて設けられる第２転送部である。第２転送部は電荷保持部の制御電極と兼ねることもできる。転送の機能を持たせずに、電荷保持部の制御電極としての機能のみを持たせてもよい。第２転送部としての機能は光電変換部の電荷を電荷保持部へ転送することである。８０８はリセット部である。少なくとも増幅部の入力部に基準電圧を供給する。更に電荷保持部に対して基準電圧を供給しても良い。８０７は必要に応じて設けられる選択部である。信号線に画素行ごとの信号を出力させる。８０６は増幅部を構成する増幅トランジスタである。信号線に設けられた定電流源とともにソースフォロワ回路を構成する。８０９は電荷排出制御部である。光電変換部とオーバーフロードレイン（以下、ＯＦＤ）として機能する電源線との接続を制御する。
【００５７】
また等価回路はこれに限られるものではなく、一部の構成を複数の画素で共有してもよい。また、各素子の制御配線を一定電圧で固定し、導通の制御を行なわない構成にも適用可能である。
【００５８】
第２転送部を埋め込みチャネル型のＭＯＳトランジスタ構成として、光電変換部で生じた電荷が直ちに電荷保持部へ流入するような構成とすることができる。これは、非導通状態であっても表面よりも深い部位にエネルギー障壁が一部低くなっている部分が存在している構成である。この場合には電荷転送部は積極的な制御を行なわずに一定の電圧が供給された状態とすることもできる。つまり転送部としての機能を有さずとも固定のポテンシャル障壁を設けても良い。
【００５９】
このような構成によれば、光電変換部に光が入射した際に光電変換により生成した信号電荷の大半が光電変換部で蓄積されることなく電荷保持部へ転送可能となる。したがって、全ての画素に含まれる光電変換部において電荷の蓄積時間を揃えることが可能となる。また、ＭＯＳトランジスタが非導通時においてはチャネル表面にホールが蓄積されており、かつ電荷が転送されるチャネルが表面よりも所定深さの部分に存在するため、絶縁膜界面における暗電流の影響を低減することが可能となる。
【００６０】
別の観点でいうと、光電変換部及び電荷保持部で信号電荷を蓄積している期間において、光電変換部と電荷保持部の間の電荷経路のポテンシャルが光電変換部とＯＦＤ領域との間の電荷経路のポテンシャルよりも低いともいえる。ここでのポテンシャルとは信号電荷に対してのポテンシャルである。
【００６１】
さらに駆動という観点では、１露光期間中に光電変換部から第１の電荷保持部に移動してきた電荷を第１の電荷保持部において保持し、画像信号として用いている。つまり、光電変換部での１露光期間を開始後、電荷保持部のリセット動作を介することなく画素外部へ信号を読み出しているともいえる。なお１露光期間とは１フレームの画像を撮影する際に、各光電変換部で共通に決定されるものである。
【００６２】
このような画素構成においては光電変換部から電荷保持部への電荷転送が低電圧で行なうことが可能であるため。本発明の実施例と組み合わせた時に、低電圧での電荷転送効率向上という観点で更に好ましい。
【００６３】
このような構成においては、グローバル露光は比較的容易に実施できるが、電荷保持部からＦＤ領域への転送期間中は光電変換部の電荷はＯＦＤ領域へ排出されるため、画像が間欠的になる。このような構成において画像の連続性が特に必要な場合には、ライン露光を行なうことによって連続的な画像を得ることが可能となる。必要に応じて両者を切り替え可能にすることができる。
【００６４】
また、ダイナミックレンジ向上のために画素内に電荷保持部が設けられ、電荷保持部からセンスノードへ電荷が転送されるような固体撮像装置においても、本発明を実施することができる。
【００６５】
本発明は各実施形態に限定されるものではなく、発明の概念を超えない範囲で各種の変更が可能である。例えば、制御電極１１２を含まない構成に用いることもできる。例えばＮ型半導体領域１１０が、コンタクトプラグ、スイッチを介して選択的に電源に接続される構成である。
【符号の説明】
【００６６】
１０１  光電変換部
１０２  電荷保持部
１１４  制御電極
１１３  転送ゲート電極
１１６  Ｐ型半導体領域
１１７、２０１  Ｎ型半導体領域
【図１】
0005539373.tif 000002
【図２】
0005539373.tif 000003
【図３】
0005539373.tif 000004
【図４】
0005539373.tif 000005
【図５】
0005539373.tif 000006
【図６】
0005539373.tif 000007
【図７】
0005539373.tif 000008