(57)【特許請求の範囲】
【請求項１】
第１乃至第５の回路を有し、
前記第１の回路は、前記第３の回路と電気的に接続され、
前記第１の回路は、バッテリーから出力される電圧を検出することができる機能を有し、
前記第２の回路は、前記第４の回路と電気的に接続され、
前記第２の回路は、前記バッテリーから出力される電圧に応じた基準クロック信号を前記第４の回路に出力することができる機能を有し、
前記第３の回路は、前記第４の回路と電気的に接続され、
前記第３の回路は、前記第１の回路から出力される、前記バッテリーから出力される電圧に関する信号に基づいて分周数を判定することができる機能と、前記第４の回路におけるカウンターをリセットするカウンター値を前記判定した分周数に基づいて設定することができる機能と、を有し、
前記第４の回路は、前記第５の回路と電気的に接続され、
前記第４の回路は、前記基準クロック信号の波の数をカウントすることができる機能と、前記カウントした波の数が前記カウンター値に達した際に前記第５の回路に信号を出力することができる機能と、を有し、
前記第５の回路は、前記第４の回路から出力される信号をもとに前記基準クロック信号を分周した信号を論理回路に出力することができる機能を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２の回路は、レギュレータ回路を介することなく前記バッテリーと電気的に接続されていることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置と、表示部と、を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック生成回路に関する。特に、バッテリーからの出力電圧に応じてクロック信号の生成を行うクロック生成回路において、当該バッテリーの放電特性に起因して出力電圧の変動があっても所望の周波数のクロック信号を一定に生成することのできるクロック生成回路及び当該クロック生成回路を備えた半導体装置に関する。
【背景技術】
【０００２】
様々な電子機器の普及が進み、多種多様な製品が市場に出荷されている。特に、携帯型の電子機器の普及は顕著である。一例として、携帯電話、デジタルビデオカメラ等は、表示部の高精細化並びに電池の耐久性及び低消費電力化が向上し、利便性に富んだものとなってきている。携帯型の電子機器を駆動するための電源としては、蓄電手段であるバッテリーを内蔵した構造を有し、バッテリーより電源を確保している。バッテリーとしてリチウムイオン電池等の電池（以下、バッテリーという）が用いられている。
【０００３】
携帯型の電子機器の一例として、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ（以下、ＲＦタグという）は、実用化に向けた研究開発も活発に行われている。ＲＦタグは、アクティブタイプ（能動タイプ）のＲＦタグと、パッシブタイプ（受動タイプ）のＲＦタグとの二つのタイプに分けることができる。アクティブタイプは、バッテリーを内蔵し、ＲＦタグの情報を含んだ電磁波を送信することができる。またアクティブタイプのＲＦタグとは別に、ＲＦタグを駆動するための電源を確保するためにバッテリーを具備し、当該バッテリーに対し、携帯電話等の電磁波を用いてバッテリーを充電する技術の開発も進んでいる（特許文献１を参照）。
【０００４】
なおＲＦタグは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦチップ、無線タグ、電子タグとも呼ばれる。
【０００５】
一方でバッテリーの放電特性は経時的に劣化するため、バッテリーの出力電圧が低下した際にバッテリーの残量を検出し、電子機器を駆動する駆動周波数を変更する複数のモードを有することでバッテリーの残量を有効に活用する技術の開発も進んでいる（特許文献２を参照）。
【特許文献１】特開２００３−６５９２号公報
【特許文献２】特開２００３−６９８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
バッテリーは図２３（Ａ）に示す放電特性のように、放電時間に依存して出力電圧が低下する。図２３（Ａ）ではバッテリーの放電期間ｔａｌｌにおいて、充電完了直後の出力電圧をＶ１とすると、期間ｔ１後に出力電圧がＶ２になる。期間ｔ１の後、期間ｔ２では一定の出力電圧Ｖ２が保持され、更に期間ｔ３後に出力電圧はＶ３になる。期間ｔ３の後は、バッテリーの放電特性がなくなる。
【０００７】
バッテリーを備えた携帯型の電子機器における内部回路のクロック生成回路においては、図２３（Ａ）で示したバッテリーの経時的な出力電圧のＶ１からＶ３への低下により、クロック信号の周波数の低下を招いていた。図２３（Ｂ）にクロック生成回路に入力される出力電圧のＶ１からＶ３への変化に伴う、発振周波数の変化について示す。図２３（Ｂ）に示すように、クロック生成回路における発振周波数は、入力される電圧Ｖ１からＶ３に応じてＦ１からＦ３までばらつきを生じる。
【０００８】
発振周波数のばらつきの問題を解消するために、バッテリーの残量が一定となる図２３（Ａ）の期間ｔ２の出力電圧Ｖ２をバッテリーの出力電圧として用いることで対応することができる。しかしながら、図２３（Ａ）のバッテリーの放電期間ｔａｌｌは、期間ｔ２に比べて長くバッテリーの放電期間にはまだ期間ｔ１、期間ｔ３と余剰があった。
【０００９】
なおバッテリーの寿命を延ばすためには、特許文献２に記載の電子機器のようにクロック生成回路の発振周波数に基づいて、電子機器を駆動するモードを変更することによりバッテリーの蓄電残量を有効利用することも考えられる。しかし電子機器を駆動するモードにより駆動周波数を変動させることは、電子機器の品質の低下に繋がるといった課題も残る。
【００１０】
また携帯型の電子機器を駆動するためのクロック生成回路は、リングオシレータ等で構成される。リングオシレータは、上述のように、バッテリーより出力される電圧に応じて発振周波数が変わるため、リングオシレータの入力部において、レギュレータ等の定電圧回路を設ける必要があった。そのためクロック生成回路は、バッテリーの蓄電残量を有効に活用できていないといった課題があった。
【００１１】
そこで本発明は上記問題を鑑み、バッテリーの放電特性の変化に伴う出力電圧の変化によるクロック生成回路からの発振周波数の変動を抑制し、かつバッテリーの蓄電残量を有効利用することのできるクロック生成回路を提供することを課題とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明のクロック生成回路においては、バッテリーの出力電圧を検出するための出力電圧検出回路と、出力電圧検出回路で検出された出力電圧の値により分周数を判定する分周数判定回路と、出力電圧に応じた基準クロック信号を出力する発振回路と、基準クロック信号の波の数をカウントするカウンター回路と、基準クロック信号を分周する分周回路を有し、カウンター回路は、一旦分周回路に分周するための信号を出力した後、カウントした波の数が分周数に応じた波の数に達したら、分周回路に分周数判定回路で判定された分周数で分周するための信号を出力する構成とする。
【００１３】
本発明のクロック生成回路の一は、バッテリーの出力電圧を検出するための出力電圧検出回路と、出力電圧検出回路で検出された出力電圧の値により分周数を判定する分周数判定回路と、出力電圧に応じた基準クロック信号を出力する発振回路と、基準クロック信号の波の数をカウントするカウンター回路と、基準クロック信号を分周する分周回路を有し、カウンター回路は、一旦分周回路に分周するための信号を出力した後、カウントした波の数が分周数に応じた波の数に達したら、分周回路に分周数判定回路で判定された分周数で分周するための信号を出力することを特徴とする。
【００１４】
別の本発明のクロック生成回路の一は、バッテリーの出力電圧を検出するための出力電圧検出回路と、出力電圧検出回路で検出された出力電圧の値により分周数を判定する分周数判定回路と、出力電圧に応じた基準クロック信号を出力する発振回路と、基準クロック信号の波の数をカウントするカウンター回路と、基準クロック信号を分周して得た信号をクロック信号として論理回路に出力する分周回路を有し、カウンター回路は、一旦分周回路に分周するための信号を出力した後、カウントした波の数が分周数に応じた波の数に達したら、分周回路に分周数判定回路で判定された分周数で分周するための信号を出力することを特徴とする。
【００１５】
なお本発明のクロック生成回路におけるバッテリーは１次電池または２次電池であってもよい。
【００１６】
なお本発明のクロック生成回路における発振回路は、リングオシレータ又は水晶発振器であってもよい。
【００１７】
また本発明の半導体装置の一は、アンテナを備え、リーダ／ライタと無線通信により信号の送受信を行う半導体装置であって、クロック生成回路と、論理回路と、バッテリーと、を有し、クロック生成回路は、バッテリーの出力電圧を検出するための出力電圧検出回路と、出力電圧検出回路で検出された出力電圧の値により分周数を判定する分周数判定回路と、出力電圧に応じて基準クロック信号を出力する発振回路と、基準クロック信号の波の数をカウントするカウンター回路と、基準クロック信号を分周する分周回路を有し、カウンター回路は、一旦分周回路に分周するための信号を出力した後、カウントした波の数が分周数に応じた波の数に達したら、分周回路に分周数判定回路で判定された分周数で分周するための信号を出力することを特徴とする。
【００１８】
また別の本発明の半導体装置の一は、アンテナを備え、リーダ／ライタと無線通信により信号の送受信を行う半導体装置であって、クロック生成回路と、論理回路と、バッテリーと、を有し、クロック生成回路は、バッテリーの出力電圧を検出するための出力電圧検出回路と、出力電圧検出回路で検出された出力電圧の値により分周数を判定する分周数判定回路と、出力電圧に応じた基準クロック信号を出力する発振回路と、基準クロック信号の波の数をカウントするカウンター回路と、基準クロック信号を分周して得た信号をクロック信号として論理回路に出力する分周回路を有し、カウンター回路は、一旦分周回路に分周するための信号を出力した後、カウントした波の数が分周数に応じた波の数に達したら、分周回路に分周数判定回路で判定された分周数で分周するための信号を出力することを特徴とする。
【００１９】
また本発明の半導体装置におけるバッテリーは、１次電池または２次電池であってもよい。
【００２０】
また本発明の半導体装置における発振回路は、リングオシレータ又は水晶発振器であってもよい。
【発明の効果】
【００２１】
本発明により、バッテリーの放電特性に伴う出力電圧の変化によるクロック生成回路からの発振周波数の変動を抑制し、かつバッテリーの蓄電残量を有効利用することのできるクロック生成回路を提供することができる。そのため、クロック信号のばらつきに起因した電子機器の品質の低下を引き起こすことなく、バッテリーの長寿命化を図ることができる。
【００２２】
また本発明のクロック生成回路は、クロック生成回路の入力部にレギュレータ回路等の定電圧回路を設けることなく、ばらつきの小さいクロック信号を生成することができる。そのため、本発明のクロック生成回路を具備する電子機器等においては、低消費電力化及び電子機器の小型化をすることができる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
【００２４】
本実施の形態では、本発明のクロック生成回路に関して図面を参照して説明する。
【００２５】
図１に示す本発明のクロック生成回路１００は、バッテリー１１１の出力電圧を検出するための出力電圧検出回路１０１と、バッテリー１１１の出力電圧に応じて基準クロック信号を出力する発振回路１０２と、出力電圧検出回路１０１で検出された出力電圧の値により分周数を判定する分周数判定回路１０３と、発振回路１０２より出力される基準クロック信号の波の数をカウントするカウンター回路１０４と、カウンター回路１０４に入力された波の数と分周数判定回路１０３より出力される分周数に応じて、基準クロック信号を分周することにより得られた信号をクロック信号として論理回路１２１に出力する分周回路１０５を有している。
【００２６】
本発明は、バッテリーの放電特性により経時的な劣化に伴い出力電圧が低下した際においても、クロック信号の周波数の変動を抑制することができるといった効果を有する。当該効果は、出力電圧検出回路で検出するバッテリーの出力電圧の値に基づく分周数、及び発振回路から出力され、カウンター回路でカウントされた基準クロック信号の波の数に基づき、分周回路に入力される基準クロック信号を分周して出力することで実現することができる。以下、具体的な構成等について説明する。
【００２７】
図１に示した本発明のクロック生成回路１００におけるバッテリー１１１からの出力電圧を検出するための出力電圧検出回路１０１に関して具体的な構成を図２に示す。図１に示した出力電圧検出回路１０１としては、一例として図２に示すように、反転比較回路を用いることができる。比較器２０１の反転入力端子にはバッテリー１１１からの出力電圧が入力され、比較器２０１の非反転入力端子にはＶｒｅｆの電位が入力されている。バッテリー１１１からの出力電圧がＶｒｅｆの電位よりも低いときには比較器２０１の出力からＨレベルの信号が出力される。一方バッテリー１１１からの出力電圧がＶｒｅｆの電位よりも高いときには比較器２０１の出力からＬレベルの信号が出力される。バッテリー１１１からの出力電圧が複数段階に変化するのであれば図２に例示した反転比較回路を複数設け、論理回路により出力電圧に関する信号を分周数判定回路１０３に出力すればよい。こうして反転比較回路によりバッテリー１１１からの出力電圧の検出を行うことができる。
【００２８】
なお、本実施の形態では、一例として、バッテリー１１１からの出力電圧をＶ１、Ｖ２、Ｖ３の３段階を経るものとして説明し、Ｖ１＞Ｖ２＞Ｖ３であるとする。そのため、出力電圧検出回路１０１は、バッテリー１１１の出力電圧がＶ１、Ｖ２、またはＶ３かの情報について分周数判定回路１０３に出力するものとする。勿論本発明の出力電圧検出回路１０１は、検出される出力電圧がＶ１、Ｖ２、Ｖ３に限定されるものではなく、バッテリー１１１の出力電圧を検出し、バッテリー１１１の出力電圧に対応した信号を分周数判定回路１０３に出力するものであればよい。
【００２９】
また図１に示した本発明のクロック生成回路１００におけるバッテリー１１１からの出力電圧により基準クロック信号を出力する発振回路１０２に関して具体的な構成を図３（Ａ）に示す。図１に示した発振回路１０２としては、一例として図３（Ａ）に示すように、Ｎチャネル型トランジスタ３０１とＰチャネル型トランジスタ３０２が直列に接続され、この２つのトランジスタのゲートが接続されているインバータ構成を含み、このインバータを一単位としてこれを複数含んだ構成である。図３（Ａ）に示す構成は所謂リングオシレータである。図３（Ａ）において発振回路１０２は、５段構成であるが、これに限定されるものでない。複数のインバータは入力端子と出力端子が接続され、最終段の出力端子が初段のインバータの入力端子に接続されたループ構造している。このループ内のインバータの数について、発振回路１０２から信号を発振するためには、奇数個のインバータで構成される必要がある。
【００３０】
なお、本発明においては図３（Ａ）に示したリングオシレータを発振回路とするものに限定されるものではなく、水晶発振器であってもよい。すなわち、本発明の構成における発振回路は入力されるバッテリーの出力電圧に応じて発振する信号の周波数が異なるものであればよい。なおリングオシレータを構成するトランジスタを薄膜トランジスタで構成することにより、発振回路１０２の小型化を行うことができる。
【００３１】
なお本明細書においては、発振回路１０２から出力される信号を基準クロック信号という。また、クロック生成回路１００より出力され、論理回路等を駆動する信号をクロック信号という。
【００３２】
また、発振回路１０２に入力されるバッテリー１１１の出力電圧Ｖ１、Ｖ２、またはＶ３に対する発振周波数の特性を図３（Ｂ）に示す。発振回路１０２はバッテリー１１１の出力電圧Ｖ１、Ｖ２、またはＶ３に対応した周波数Ｆ１、Ｆ２、またはＦ３の基準基ロック信号を出力する。なお、図示したように発振回路１０２における周波数はＦ１＞Ｆ２＞Ｆ３の関係を有する。入力されるバッテリー１１１の出力電圧が高ければ、発振回路１０２は高い周波数の信号を出力し、入力されるバッテリー１１１の出力電圧が低ければ、発振回路１０２は低い周波数の信号を出力する。
【００３３】
また図１に示した本発明のクロック生成回路１００における分周数判定回路１０３は、出力電圧検出回路１０１から出力される、バッテリー１１１の出力電圧に関する信号に基づき、分周数を判定する回路である。分周数判定回路１０３は、出力電圧検出回路１０１から出力されるバッテリー１１１の出力電圧に関する信号に基づいて、分周数を判定し、当該分周数をカウンター回路１０４に出力することにより、カウンター回路１０４におけるカウンターをリセットするカウンター値を設定する。
【００３４】
また図１に示した本発明のクロック生成回路１００におけるカウンター回路１０４は、発振回路１０２から出力される基準クロック信号の波の数をカウントする回路である。カウンター回路１０４は、分周数判定回路１０３によって判定されたカウンターをリセットするカウンター値まで基準クロック信号の波の数をカウントする。カウンター回路１０４は、フリップフロップ回路等の論理回路を組み合わせて構成し、発振回路からの基準クロック信号が入力され、カウントが行われる。カウンター回路１０４は、カウントした波の数が分周数判定回路１０３によって判定されたカウンターをリセットするカウンター値に達した際に、分周回路１０５に信号を出力する。またカウンター回路１０４では、分周回路１０５への信号の出力と共に、カウンター値のリセットが行なわれる。
【００３５】
また図１に示した本発明のクロック生成回路１００における分周回路１０５は、カウンター回路１０４でカウントした波の数がカウンターをリセットするカウンター値に達した際に分周回路１０５に出力される信号をもとに、発振回路１０２から出力される基準クロック信号を分周する回路である。分周回路１０５は発振回路１０２が出力する基準クロック信号を、分周数判定回路１０３からのカウンター値がＮ（Ｎは自然数）であればＮ分周する回路である。
【００３６】
なお本発明におけるバッテリーとは、放電または充電により、経時的に出力電圧が変化する電池のことをいう。そのため本実施の形態で用いられるバッテリー１１１としては、一次電池や二次電池が相当する。
【００３７】
次に図１に示したブロック図の具体的な動作についてタイミングチャート及びフローチャートを用いて説明をおこなう。
【００３８】
図４においては、本実施の形態の構成について図１で示したブロック図におけるクロック生成回路１００の動作の一例についてフローチャートを用いて説明する。図４のフローチャートにおいて、バッテリー１１１の出力電圧はＶ１以下かつＶ２よりも大きい範囲、Ｖ２以下かつＶ３よりも大きい範囲、またはＶ３のいずれかに含まれる例について説明する。またカウンター回路１０４におけるカウンター値をＸとする。また出力電圧検出回路１０１から分周数判定回路１０３に出力される信号が、バッテリー１１１の出力電圧がＶ１以下かつＶ２よりも大きい範囲に含まれる際に示す信号であるとき、分周数判定回路１０３はカウンター回路１０４のカウンター数をＸ＝３でリセットするものとして説明する。同様に、出力電圧検出回路１０１から分周数判定回路１０３に出力される信号が、バッテリー１１１の出力電圧がＶ２以下かつＶ３よりも大きい範囲に含まれる際に示す信号であるとき、分周数判定回路１０３はカウンター回路１０４のカウンター数をＸ＝２でリセットするものとして説明する。また同様に出力電圧検出回路１０１から分周数判定回路１０３に出力される信号が、バッテリー１１１の出力電圧がＶ３の際に示す信号であるとき、分周数判定回路１０３はカウンター回路１０４のカウンター数をＸ＝１でリセットするものとして説明する。
【００３９】
まず、カウンター回路１０４は、発振回路１０２から出力される基準クロック信号の波の数をカウントする前にカウンター値をリセットする（図４のステップＳ４０１）。カウンター値をリセットすることにより、カウンター値Ｘは０（Ｘ＝０）となる。カウンター値のリセットは、カウンター回路１０４に入力される分周数判定回路１０３からの信号に基づいて決定されたカウンター値に達した際にリセットされるものである。
【００４０】
次にカウンター回路１０４は、発振回路１０２からの基準クロック信号のカウントを開始する（ステップＳ４０２）。カウンター値はリセット後にカウンター回路に入力された基準クロック信号の波の数であるため、１波長毎にカウンター値に１を加算していく。すなわちカウンター回路１０４には、基準クロック信号の１波長分が入力されるごとにカウンター値に１が加算されていき、波の数のカウントが行われることになる。
【００４１】
カウンター回路１０４において、カウントを開始すると共に、カウンター回路１０４に入力される分周数判定回路１０３からの信号を決める出力電圧検出回路１０１で検出されたバッテリー１１１の出力電圧がＶ１以下かつＶ２よりも大きい範囲内にあるかどうかの判定が行われる（ステップＳ４０３）。カウンター回路１０４に入力される分周数判定回路１０３からの信号を決める出力電圧検出回路１０１で検出されたバッテリー１１１の出力電圧がＶ１以下かつＶ２よりも大きい範囲内にあれば、カウンター値が３（Ｘ＝３）であるか否かの判断が行われる（ステップＳ４０４）。ステップＳ４０４において、カウンター値がＸ＝３でなければ、再度ステップＳ４０２に戻り、カウンター値の加算が行われる。ステップＳ４０４において、カウンター値がＸ＝３であれば、信号を分周回路１０５に出力し（ステップＳ４０５）、カウンター回路１０４のカウンター値をリセットするステップＳ４０１に戻る。
【００４２】
ステップＳ４０３で、カウンター回路１０４に入力される分周数判定回路１０３からの信号を決める出力電圧検出回路１０１で検出されたバッテリー１１１の出力電圧がＶ１以下かつＶ２よりも大きい範囲内になければ、バッテリー１１１の出力電圧がＶ２以下かつＶ３よりも大きい範囲内にあるかどうかの判定が行われる（ステップＳ４０６）。カウンター回路１０４に入力される分周数判定回路１０３からの信号を決める出力電圧検出回路１０１で検出されたバッテリー１１１の出力電圧がＶ２であれば、カウンター値が２（Ｘ＝２）であるかの判断が行われる（ステップＳ４０７）。ステップＳ４０７において、カウンター値がＸ＝２でなければ、再度ステップＳ４０２に戻り、カウンター値の加算が行われる。ステップＳ４０７において、カウンター値がＸ＝２であれば、ステップＳ４０５に移行し、カウンター回路のカウンター値をリセットするステップＳ４０１に戻る。
【００４３】
ステップＳ４０６で、カウンター回路１０４に入力される分周数判定回路１０３からの信号を決める出力電圧検出回路１０１でのバッテリー１１１の出力電圧がＶ２以下かつＶ３よりも大きい範囲内になければ、バッテリー１１１の出力電圧がＶ３であるかどうかの判定が行われる（ステップＳ４０８）。カウンター回路１０４に入力される分周数判定回路１０３からの信号を決める出力電圧検出回路１０１でのバッテリー１１１の出力電圧がＶ３であれば、カウンター値が１（Ｘ＝１）になった際に（ステップＳ４０９）、ステップＳ４０５に移行し、カウンター回路１０４のカウンター値をリセットするステップＳ４０１に戻る。
【００４４】
ステップＳ４０８で、カウンター回路１０４に入力される分周数判定回路１０３からの信号を決める出力電圧検出回路１０１でのバッテリー１１１の出力電圧がＶ３でなければ、クロック生成回路１００は、この時バッテリー１１１はクロック信号を発振する十分な蓄電残量を有さず、クロック信号の発振が停止される（ステップＳ４１０）。
【００４５】
次に、上述した図４のフローチャートで説明した図１の構成に関する動作のタイミングチャートについて図５を参照して説明する。
【００４６】
図５には、バッテリー１１１の出力電圧がＶ１、Ｖ２、またはＶ３であるときの発振回路１０２から出力される基準クロック信号、カウンター回路１０４におけるカウンター値、及びクロック生成回路１００から出力されるクロック信号のタイミングチャートを示している。
【００４７】
バッテリー１１１の出力電圧はＶ１、Ｖ２、Ｖ３と経時的に変化する。そのため、基準クロック信号の周波数は図３（Ｂ）に示したように、Ｖ１、Ｖ２、Ｖ３の変化に依存して下がる。そのため、図５に示す基準クロック信号の周波数もＶ１、Ｖ２、Ｖ３の変化に依存して下がる。また図５において、上述したようにカウンター値は出力電圧Ｖ１のときＸ＝３でリセットし、出力電圧Ｖ２のときＸ＝２でリセットし、出力電圧Ｖ３のときＸ＝１でリセットするものとして図示している。
【００４８】
図５に示すタイミングチャートを図４で説明したフローチャートに沿って説明する。図４のステップＳ４０１においてカウンター値がリセットされる。ステップＳ４０１の後に、図４のステップＳ４０２において、バッテリーの出力電圧がＶ１、Ｖ２、またはＶ３であるときの基準クロック信号の波の数に依存してバッテリー１１１の出力電圧がＶ１、Ｖ２、またはＶ３であるときのカウンター値が１ずつ加算されている。バッテリーの出力電圧がＶ１のとき（図４のステップＳ４０３）、カウンター回路１０４は、カウンター値が３（図４のステップＳ４０４）で分周回路１０５に、分周するための信号を出力する（図４のステップＳ４０５）。分周回路１０５は、カウンター回路１０４より出力された分周するための信号に基づき、基準クロック信号に分周を行う。
【００４９】
同様にバッテリー１１１の出力電圧がＶ２のとき（図４のステップＳ４０６）、カウンター回路１０４は、カウンター値が２（図４のステップＳ４０７）で分周回路１０５に信号を出力する（図４のステップＳ４０５）。分周回路１０５は、カウンター回路１０４より出力された信号に基づき、基準クロック信号に分周を行う。
【００５０】
同様にバッテリー１１１の出力電圧がＶ３のとき（図４のステップＳ４０８）、カウンター回路１０４は、カウンター値が１（図４のステップＳ４０９）で分周回路１０５に信号を出力する（図４のステップＳ４０５）。分周回路１０５は、カウンター回路１０４より出力された信号に基づき、基準クロック信号に分周を行う。
【００５１】
本実施の形態においては、バッテリー１１１の出力電圧がＶ１のときにカウンター回路１０４より信号が出力されると、分周回路１０５は基準クロック信号を３分周するものとして説明している。また本実施の形態においては、バッテリー１１１の出力電圧がＶ２のときにカウンター回路１０４よりカウンター値が出力されると、分周回路１０５は基準クロック信号を２分周するものとして説明している。また、本実施の形態においては、バッテリー１１１の出力電圧がＶ３のときにカウンター回路１０４よりカウンター値が出力されると、分周回路１０５は基準クロック信号を１分周するものとして説明している。
【００５２】
本発明においては基準クロック信号の波の数をカウンター回路でカウントし、バッテリーの出力電圧に応じた分周数で分周するための信号を分周回路に出力することによって、分周回路にて当該カウンター値に応じた分周を行うことができる。そのためクロック生成回路において、図５に示すとおり、出力するクロック信号の周波数が、バッテリーの出力電圧Ｖ１、Ｖ２、Ｖ３に依存して大きく変化することなく、出力することが可能になる。そのためクロック信号のばらつきに起因した電子機器の品質の低下を引き起こすことなく、バッテリーの蓄電残量を有効利用することができる。
【００５３】
従来は、バッテリーと発振回路の間にレギュレータ回路等の定電圧回路を設けることで、クロック生成回路からのクロック信号の周波数のばらつきを低減させていた。本発明においては、定電圧回路を設けることなく、周波数の変動の少ないクロック信号を出力することが可能になる。そのため、本発明においては定電圧回路を用いる場合に比べて電子機器の小型化が可能になり、回路の設計面積が限られた場合の電子機器等においては特に有用である。
【００５４】
なお、本発明においては、カウンター値に対応する分周数の値は限定されるものではなく、適宜クロック信号の周波数に基づいて分周数を決定すればよい。
【００５５】
以上のように、本発明はバッテリーの放電特性に伴う出力電圧の変化による、クロック生成回路から出力されるクロック信号の発振周波数の変化を抑制し、かつバッテリーの蓄電残量を有効利用することのできるクロック生成回路を提供することができる。そのため、クロック信号のばらつきに起因した電子機器の品質の低下を引き起こすことなく、バッテリーの長寿命化を図ることができる。
【００５６】
また本発明のクロック生成回路は、クロック生成回路の入力部にレギュレータ回路等の定電圧回路を設けることなく、周波数のばらつきの小さいクロック信号を生成することができる。そのため、本発明のクロック生成回路を具備する電子機器等においては、低消費電力化及び電子機器の小型化をすることができる。
【００５７】
なお、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態２）
【００５８】
本実施の形態では、上記実施の形態で示したクロック生成回路を有し、且つ無線で情報の送受信が可能な半導体装置に関して図面を参照して説明する。
【００５９】
近年、超小型ＩＣチップと、無線通信用のアンテナを組み合わせたＲＦタグ等の半導体装置が脚光を浴びている。ＲＦタグは、無線通信装置（リーダ／ライタともいう）を使った通信信号（動作磁界）の授受により、データを書き込んだり、データを読み出すことができる。
【００６０】
ＲＦタグ等の無線で情報の送受信が可能な半導体装置の応用分野として、例えば、流通業界における商品管理が挙げられる。現在では、バーコードなどを利用した商品管理が主流であるが、バーコードは光学的に読み取るため、遮蔽物があるとデータを読み取れない。一方、ＲＦタグでは、無線でデータを読み取るため、遮蔽物があっても読み取れる。従って、商品管理の効率化、低コスト化などが実現可能である。その他、乗車券、航空旅客券、料金の自動精算など、広範な応用が実現可能である。
【００６１】
本実施の形態では、本発明における半導体装置の一例として、図６を用いて説明する。図６は、ＲＦタグのブロック図である。
【００６２】
図６のＲＦタグ６００では、アンテナ６０１によって受信された通信信号が信号処理回路６０４における復調回路６０５に入力される。通常、通信信号は１３．５６ＭＨｚ、９１５ＭＨｚなどのキャリアがＡＳＫ（振幅偏移；Ａｍｐｌｉｔｕｄｅ  ｓｈｉｆｔ  ｋｅｙｉｎｇ）変調、ＦＳＫ（周波数偏移；Ｆｒｅｑｕｅｎｃｙ  ｓｈｉｆｔ  ｋｅｙｉｎｇ）変調などの処理を受けた上で送られてくる。図６において、信号処理回路６０４が信号を処理するためには基準となるクロック信号が必要であり、クロック生成回路６０３に入力されるバッテリー６０２からの出力電圧により得られ、クロック生成回路６０３から出力されるクロック信号を用いている。また図６においては、信号処理回路６０４を駆動するための電力もバッテリー６０２より供給されている。ＡＳＫ変調やＰＳＫ変調された通信信号は復調回路６０５で復調される。復調後の信号は、論理回路６０６に送られ解析される。論理回路６０６で解析された信号はメモリコントロール回路６０７に送られ、それに基づき、メモリコントロール回路６０７はメモリ回路６０８を制御し、メモリ回路６０８に記憶されたデータを取り出し論理回路６０９に送られる。論理回路６０９でエンコード処理されたのち、変調回路６１０はキャリアに変調をかける。
【００６３】
次に、図７を用いて、図６で示したＲＦタグ６００の模式図について説明する。なお、図７において、図６に相当する部分には、同一の番号を付し、説明を省略する。なお図６で示したクロック生成回路は、図７では信号処理回路と同じ基板上に形成されるものとして以下説明を行う。
【００６４】
図７（ａ）に示すＲＦタグ６００は、基板７０１上に、アンテナ６０１、バッテリー６０２、クロック生成回路６０３、及び信号処理回路６０４を有している。アンテナ６０１は接続端子７２０及び接続端子７２１を備えている。アンテナ６０１においては、接続端子７２０及び接続端子７２１のそれぞれが信号処理回路６０４と接続されている。
【００６５】
信号処理回路６０４に含まれるトランジスタは、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。なお、非単結晶半導体膜には水素またはハロゲンが含まれていてもよい。
【００６６】
基板７０１の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板などを用いることが出来る。また、ある基板に信号処理回路６０４を形成し、その後、別の基板に信号処理回路６０４を移動させて、別の基板上に配置するようにしてもよい。
【００６７】
アンテナ６０１の形状については、特に限定されない。たとえば図８（Ａ）のように基板８０１上の信号処理回路８０２を囲むように一面のアンテナ８０３を配置しても良い。また、図８（Ｂ）のように基板８０１上の信号処理回路８０２の周りに細いアンテナ８０３を配置しても良い。また、図８（Ｃ）のように高周波の電磁波を受信するための形状をとってもよい。また、図８（Ｄ）のように１８０度無指向性の形状をとってもよい。また、図８（Ｅ）のように棒状に長く伸ばした形状をとってもよい。また、例えば、いわゆる、ダイポールアンテナ、ループアンテナ、八木アンテナ、パッチアンテナ又は微小アンテナなどの形状をとってもよい。
【００６８】
なお、図８においては、説明を簡単にするため、バッテリーに相当するものは記載されていないが本発明のクロック生成回路を具備する半導体装置には、バッテリーが設けられる。
【００６９】
図７（ａ）に示すアンテナ６０１は、信号処理回路６０４が形成された基板上に形成されていてもよいし、信号処理回路６０４の形成された基板とは別の基板上に形成してもよい。そして、アンテナ６０１を形成する基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板などに形成することが出来る。そして、アンテナ６０１を信号処理回路６０４の形成された基板と同じ基板に形成する場合には、スパッタリング法や、ＣＶＤ法、スピンコーティング法などにより導電膜を形成し、導電膜をパターニングしてアンテナ６０１を形成してもよいし、インクジェット法に代表される液滴吐出法又はスクリーン印刷法などによりアンテナ６０１を形成してもよい。アンテナ６０１を信号処理回路６０４の形成された基板と別の基板に形成する場合にも上述した方法によりアンテナ６０１を形成することができるが、好ましくは、特にスクリーン印刷法によりアンテナ６０１を形成するとよい。
【００７０】
なお、信号処理回路６０４の形成された基板とアンテナ６０１との接続は公知の方法で行うことができる。例えばアンテナと信号処理回路とをワイヤボンディング接続やバンプ接続を用いて接続する、あるいはチップ化した信号処理回路の形成された基板一面を電極にしてアンテナに貼り付けるという方法を取ってもよい。この方式ではＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ  ｃｏｎｄｕｃｔｉｖｅ  ｆｉｌｍ；異方性導電性フィルム）を用いて貼り付けることができる。
【００７１】
また、アンテナに必要な長さは受信に用いる周波数によって適正な長さが異なる。そのため、一般には波長の整数分の１の長さにし、例えば周波数が２．４５ＧＨｚの場合は約６０ｍｍ（１／２波長）、約３０ｍｍ（１／４波長）とすれば良い。
【００７２】
また、図７（ａ）において、アンテナ６０１は信号処理回路６０４と共に同じ基板上に積層して設ける構成としているが、外付けのアンテナとして設けられるものであっても良い。なお、図７（ａ）に示すようにアンテナ６０１を信号処理回路６０４と共に同じ基板７０１上に積層して設ける場合には、好ましくは、アンテナ形状を微小ループアンテナや、微小ダイポールアンテナなどの形状のアンテナとするとよい。
【００７３】
バッテリー６０２には、１次電池または２次電池であれば適用可能である。また、本発明のクロック生成回路は、経時的に放電特性が変化することにより、出力電圧が変化するバッテリーを具備する半導体装置であれば適用可能である。
【００７４】
なお、本発明のクロック生成回路を具備する半導体装置の構成としては、図７（ａ）に示すものに限られない。たとえば、図７（ｂ）には、アンテナ６０１とバッテリー６０２との間に信号処理回路６０４が配置されている構成を示しているが、アンテナ６０１と信号処理回路６０４との間にバッテリー６０２が配置されていてもよいし、バッテリー６０２と信号処理回路６０４との間にアンテナ６０１が配置されていてもよい。また、アンテナ６０１とバッテリー６０２と信号処理回路６０４との面積比もこれに限られるものではない。つまり、本発明のクロック生成回路を具備する半導体装置は、断面から層別に見たときに、アンテナ６０１とバッテリー６０２と信号処理回路６０４との位置関係は限定されない。また、アンテナ６０１と信号処理回路６０４とがそれぞれ別の基板に形成されていてもよいし、アンテナ６０１と信号処理回路６０４とバッテリー６０２とが同じ基板上に形成されていてもよい。
【００７５】
なお、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて実施することができる。すなわち本実施の形態は、バッテリーの放電特性に伴う出力電圧の変化によるクロック生成回路から出力されるクロック信号の発振周波数の変化を抑制し、かつバッテリーの蓄電残量を有効利用することのできるクロック生成回路を具備する半導体装置を提供することができる。そのため、クロック信号のばらつきに起因した電子機器の品質の低下を引き起こすことなく、バッテリーの長寿命化を図ることができる。
【００７６】
また本発明のクロック生成回路を具備する半導体装置は、クロック生成回路の入力部にレギュレータ回路等の定電圧回路を設けることなく、周波数のばらつきの小さいクロック信号を生成することができる。そのため、本発明のクロック生成回路を具備する半導体装置においては、低消費電力化及び半導体装置の小型化をすることができる。
（実施の形態３）
【００７７】
本実施の形態では、上記実施の形態で示した半導体装置において、電磁波により充電可能なバッテリーを設けた半導体装置の一例に関して図面を参照して説明する。
【００７８】
本実施の形態で示す半導体装置に関して図９に示すＲＦタグを例にして説明する。
【００７９】
図９に示すＲＦタグ６００は、アンテナ６０１、バッテリー６０２、クロック生成回路６０３、信号処理回路６０４、充放電回路９００を有している。
【００８０】
充放電回路９００は、整流回路９０１、充電制御回路９０２、放電制御回路９０３を有している。また、信号処理回路６０４は、復調回路６０５、論理回路６０６、メモリコントロール回路６０７、メモリ回路６０８、論理回路６０９、変調回路６１０によって構成される。なお、上記実施の形態２における図６の構成との違いは、ＲＦタグ６００に充放電回路９００が設けられた点にある。
【００８１】
信号処理回路６０４は、リーダ／ライタ９５１より送信されアンテナ６０１により受信された通信信号が、信号処理回路６０４における復調回路６０５に入力される。通常、通信信号は１３．５６ＭＨｚ、９１５ＭＨｚなどのキャリアをＡＳＫ変調、ＰＳＫ変調などの処理を受けた後送られてくる。例えば、通信信号を１３．５６ＭＨｚとする場合は、バッテリー６０２を充電するためのリーダ／ライタからの電磁波の周波数も同じであることが望ましい。なお充電のための信号と、通信のための信号とを同一の周波数帯にすることでアンテナ６０１を共有にすることができる。アンテナ６０１を共有化することにより、半導体装置の小型化を達成することができる。
【００８２】
図９において、信号処理回路６０４が信号を処理するためには基準となるクロック信号が必要であり、バッテリー６０２からの出力電圧が放電制御回路９０３を介してクロック生成回路６０３に入力され、クロック生成回路６０３から出力されるクロック信号を用いている。また図９においては、信号処理回路６０４を駆動するための電源もバッテリー６０２より放電制御回路９０３を介して供給されている。ＡＳＫ変調やＰＳＫ変調された通信信号は復調回路６０５で復調される。復調後の信号は、論理回路６０６に送られ解析される。論理回路６０６で解析された信号はメモリコントロール回路６０７に送られ、それに基づき、メモリコントロール回路６０７はメモリ回路６０８を制御し、メモリ回路６０８に記憶されたデータを取り出し論理回路６０９に送られる。論理回路６０９でエンコード処理されたのち、変調回路６１０はキャリアに変調をかける。
【００８３】
また図９において、アンテナ６０１がリーダ／ライタ９５１からバッテリー６０２を充電するための電磁波を受信した場合の動作の一例について説明する。なお本実施の形態においては、充電制御回路９０２に第１のスイッチが設けられ、放電制御回路９０３に第２のスイッチが設けられている例を示す。
【００８４】
まず、リーダ／ライタ９５１から電磁波が送信されると、アンテナ６０１がリーダ／ライタ９５１から送信された電磁波の受信を開始する。そして、バッテリー６０２の電力を他の回路へ供給しないように放電制御回路９０３に設けられた第２のスイッチをオフにする。
【００８５】
次に、充電制御回路９０２に設けられた第１のスイッチがオンして、整流回路９０１を介して整流化及び平滑化された信号により、バッテリー６０２の充電が開始される。そして、バッテリー６０２の電圧が所定の電圧値以上になった場合に、充電制御回路９０２に設けられた第１のスイッチをオフし、充電を停止する。
【００８６】
次に、第１のスイッチのオフと同時又はその後に第２のスイッチをオンして、放電制御回路９０３を介して信号処理回路６０４及びクロック生成回路６０３に電力を供給し、ＲＦタグ６００は、通信を開始する信号が含まれた電磁波（以下、単に「信号」と記す場合がある）をリーダ／ライタ９５１に送信する。
【００８７】
なお、図９に示した構成では、充放電回路９００と信号処理回路６０４にアンテナ６０１を共有させて設けた場合を示したが、充放電回路９００と信号処理回路６０４にそれぞれアンテナを設けた構成としてもよい。例えば充放電回路９００に第１のアンテナ回路を設け、信号処理回路６０４に第２のアンテナ回路をそれぞれ設けた構成でもよい。なお、充放電回路９００に第１のアンテナ回路を設け、信号処理回路６０４に第２のアンテナ回路をそれぞれ設けることで、第１のアンテナ回路には外部に無作為に生じている電磁波を受信させ、第２のアンテナ回路にはリーダ／ライタ９５１から発振された特定の波長を有する電磁波を受信させることができる。
【００８８】
以上のように、無線で充電可能なバッテリーを設けることによって、半導体装置に設けられたバッテリーの充電を容易に行うことが可能となる。また、一定の時間をかけて電磁波を受信してバッテリーの充電を行い、蓄電された電力をパルス的に放電することによって、バッテリーの充電に利用する電磁波が微弱な場合であっても、バッテリーから負荷部に大きい電力を供給することができる。
【００８９】
なお、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて行うことができる。すなわち本実施の形態は、バッテリーの放電特性に伴う出力電圧の変化によるクロック生成回路からの発振周波数の変化を抑制し、かつバッテリーの蓄電残量を有効利用することのできるクロック生成回路を具備する半導体装置を提供することができる。そのため、クロック信号のばらつきに起因した電子機器の品質の低下を引き起こすことなく、バッテリーの長寿命化を図ることができる。
【００９０】
また本発明のクロック生成回路を具備する半導体装置は、クロック生成回路の入力部にレギュレータ回路等の定電圧回路を設けることなく、ばらつきの小さいクロック信号を生成することができる。そのため、本発明のクロック生成回路を具備する半導体装置においては、低消費電力化及び半導体装置の小型化をすることができる。
【実施例１】
【００９１】
本実施例では、上記実施の形態で示した半導体装置の作製方法の一例に関して、図面を参照して説明する。本実施例においては、半導体装置におけるアンテナ、バッテリー、信号処理回路を同一基板上に薄膜トランジスタを用いて設ける構成について説明する。なお、基板上に一度にアンテナ、バッテリー、信号処理回路を形成することで、小型化を図ることができるため好適である。また、バッテリーとしては薄膜の二次電池を用いた例について説明する。
【００９２】
まず、基板１３０１の一表面に絶縁膜１３０２を介して剥離層１３０３を形成し、続けて下地膜として機能する絶縁膜１３０４と半導体膜１３０５（例えば、非晶質珪素を含む膜）を積層して形成する（図１０（Ａ）参照）。なお、絶縁膜１３０２、剥離層１３０３、絶縁膜１３０４および半導体膜１３０５は、連続して形成することができる。
【００９３】
基板１３０１は、ガラス基板、石英基板、金属基板（例えばセラミック基板またはステンレス基板など）、Ｓｉ基板等の半導体基板などから選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。なお、本工程では、剥離層１３０３は、絶縁膜１３０２を介して基板１３０１の全面に設けているが、必要に応じて、基板１３０１の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。
【００９４】
絶縁膜１３０２、絶縁膜１３０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜１３０２、１３０４を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜１３０２は、基板１３０１から剥離層１３０３又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能し、絶縁膜１３０４は基板１３０１、剥離層１３０３からその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜１３０２、１３０４を形成することによって、基板１３０１からＮａなどのアルカリ金属やアルカリ土類金属が、剥離層１３０３から剥離層に含まれる不純物元素がこの上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１３０１として石英を用いるような場合には絶縁膜１３０２、１３０４を省略してもよい。
【００９５】
剥離層１３０３は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。他にも、例えば、金属膜（例えば、タングステン）を形成した後に、当該金属膜上にスパッタ法で酸化珪素（ＳｉＯ２）等の絶縁膜を設けると共に、金属膜上に金属酸化物（例えば、タングステン上にタングステン酸化物）を形成してもよい。また、プラズマ処理として、例えば上述した高密度プラズマ処理を行ってもよい。また、金属酸化膜の他にも、金属窒化物や金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。
【００９６】
非晶質半導体膜１３０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
【００９７】
次に、非晶質半導体膜１３０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜１３０５の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜１３０５ａ〜１３０５ｆを形成し、当該半導体膜１３０５ａ〜１３０５ｆを覆うようにゲート絶縁膜１３０６を形成する（図１０（Ｂ）参照）。
【００９８】
ゲート絶縁膜１３０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜１３０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。
【００９９】
結晶質半導体膜１３０５ａ〜１３０５ｆの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜１３０５ａ〜１３０５ｆを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【０１００】
結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【０１０１】
また、ゲート絶縁膜１３０６は、半導体膜１３０５ａ〜１３０５ｆに対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【０１０２】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【０１０３】
ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【０１０４】
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜１３０５ａ〜１３０５ｆは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
【０１０５】
次に、ゲート絶縁膜１３０６上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１０６】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、半導体膜１３０５ａ〜１３０５ｆの上方にゲート電極１３０７を形成する。ここでは、ゲート電極１３０７として、第１の導電膜１３０７ａと第２の導電膜１３０７ｂの積層構造で設けた例を示している。
【０１０７】
次に、ゲート電極１３０７をマスクとして半導体膜１３０５ａ〜１３０５ｆに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜１３０５ａ〜１３０５ｆに選択的に導入し、ｎ型を示す不純物領域１３０８を形成する。また、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように選択的に半導体膜１３０５ｃ、１３０５ｅに導入し、ｐ型を示す不純物領域１３０９を形成する（図１０（Ｃ）参照）。
【０１０８】
続いて、ゲート絶縁膜１３０６とゲート電極１３０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１３０７の側面に接する絶縁膜１３１０（サイドウォールともよばれる）を形成する。絶縁膜１３１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【０１０９】
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１３０７および絶縁膜１３１０をマスクとして用いて、半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆにｎ型を付与する不純物元素を高濃度に添加して、ｎ型を示す不純物領域１３１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆに選択的に導入し、不純物領域１３０８より高濃度のｎ型を示す不純物領域１３１１を形成する。
【０１１０】
以上の工程により、ｎチャネル型薄膜トランジスタ１３００ａ、１３００ｂ、１３００ｄ、１３００ｆとｐチャネル型薄膜トランジスタ１３００ｃ、１３００ｅが形成される（図１０（Ｄ）参照）。
【０１１１】
ｎチャネル型薄膜トランジスタ１３００ａは、ゲート電極１３０７と重なる半導体膜１３０５ａの領域にチャネル形成領域が形成され、ゲート電極１３０７及び絶縁膜１３１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１３１１が形成され、絶縁膜１３１０と重なる領域であってチャネル形成領域と不純物領域１３１１の間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ１３００ｂ、１３００ｄ、１３００ｆも同様にチャネル形成領域、低濃度不純物領域及び不純物領域１３１１が形成されている。
【０１１２】
ｐチャネル型薄膜トランジスタ１３００ｃは、ゲート電極１３０７と重なる半導体膜１３０５ｃの領域にチャネル形成領域が形成され、ゲート電極１３０７と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１３０９が形成されている。また、ｐチャネル型薄膜トランジスタ１３００ｅも同様にチャネル形成領域及び不純物領域１３０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ１３００ｃ、１３００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。
【０１１３】
次に、半導体膜１３０５ａ〜１３０５ｆ、ゲート電極１３０７等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ１３００ａ〜１３００ｆのソース領域又はドレイン領域を形成する不純物領域１３０９、１３１１と電気的に接続する導電膜１３１３を形成する（図１１（Ａ）参照）。絶縁膜は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁膜を２層で設け、１層目の絶縁膜１３１２ａとして窒化酸化珪素膜で形成し、２層目の絶縁膜１３１２ｂとして酸化窒化珪素膜で形成する。また、導電膜１３１３は、薄膜トランジスタ１３００ａ〜１３００ｆのソース電極又はドレイン電極を形成しうる。
【０１１４】
なお、絶縁膜１３１２ａ、１３１２ｂを形成する前、または絶縁膜１３１２ａ、１３１２ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
【０１１５】
導電膜１３１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜１３１３は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１３１３を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０１１６】
次に、導電膜１３１３を覆うように、絶縁膜１３１４を形成し、当該絶縁膜１３１４上に、薄膜トランジスタ１３００ａ、１３００ｆのソース電極又はドレイン電極を形成する導電膜１３１３とそれぞれ電気的に接続する導電膜１３１５ａ、１３１５ｂを形成する。また、薄膜トランジスタ１３００ｂ、１３００ｅのソース電極又はドレイン電極を形成する導電膜１３１３とそれぞれ電気的に接続する導電膜１３１６を形成する。なお、導電膜１３１５ａ、１３１５ｂと導電膜１３１６は同一の材料で同時に形成してもよい。導電膜１３１５ａ、１３１５ｂと導電膜１３１６は、上述した導電膜１３１３で示したいずれかの材料を用いて形成することができる。
【０１１７】
続いて、導電膜１３１６にアンテナとして機能する導電膜１３１７が電気的に接続されるように形成する（図１１（Ｂ）参照）。
【０１１８】
絶縁膜１３１４は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１１９】
導電膜１３１７は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１２０】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１３１７を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるといった利点を有している。
【０１２１】
また、導電膜１３１５ａ、１３１５ｂは、後の工程において本発明の半導体装置に含まれる二次電池と電気的に接続される配線として機能しうる。また、アンテナとして機能する導電膜１３１７を形成する際に、導電膜１３１５ａ、１３１５ｂに電気的に接続するように別途導電膜を形成し、当該導電膜を二次電池に接続する配線として利用してもよい。
【０１２２】
次に、導電膜１３１７を覆うように絶縁膜１３１８を形成した後、薄膜トランジスタ１３００ａ〜１３００ｆ、導電膜１３１７等を含む層（以下、「素子形成層１３１９」と記す）を基板１３０１から剥離する。ここでは、レーザー光（例えばＵＶ光）を照射することによって、薄膜トランジスタ１３００ａ〜１３００ｆを避けた領域に開口部を形成後（図１１（Ｃ）参照）、物理的な力を用いて基板１３０１から素子形成層１３１９を剥離することができる。また、基板１３０１から素子形成層１３１９を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層１３０３を選択的に除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。そうすると、素子形成層１３１９は、基板１３０１から剥離された状態となる。なお、剥離層１３０３は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層１３０３の除去を行った後にも、基板１３０１上に素子形成層１３１９を保持しておくことが可能となる。また、素子形成層１３１９が剥離された基板１３０１を再利用することによって、コストの削減をすることができる。
【０１２３】
絶縁膜１３１８は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
【０１２４】
本実施例では、レーザー光の照射により素子形成層１３１９に開口部を形成した後に、当該素子形成層１３１９の一方の面（絶縁膜１３１８の露出した面）に第１のシート材１３２０を貼り合わせた後、基板１３０１から素子形成層１３１９を剥離する（図１２（Ａ）参照）。
【０１２５】
次に、素子形成層１３１９の他方の面（剥離により露出した面）に、第２のシート材１３２１を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第１のシート材と第２のシート材１３２１を貼り合わせる（図１２（Ｂ）参照）。第１のシート材１３２０、第２のシート材１３２１として、ホットメルトフィルム等を用いることができる。
【０１２６】
また、第１のシート材１３２０、第２のシート材１３２１として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
【０１２７】
なお、電源回路の保持容量は、薄膜の二次電池を導電膜１３１５ａ、１３１５ｂに接続して形成されるが、二次電池との接続は、基板１３０１から素子形成層１３１９を剥離する前（図１１（Ｂ）又は図１１（Ｃ）の段階）に行ってもよいし、基板１３０１から素子形成層１３１９を剥離した後（図１２（Ａ）の段階）に行ってもよいし、素子形成層１３１９を第１のシート材及び第２のシート材で封止した後（図１２（Ｂ）の段階）に行ってもよい。以下に、素子形成層１３１９と二次電池を接続して形成する一例を図１３、図１４を用いて説明する。
【０１２８】
図１１（Ｂ）において、アンテナとして機能する導電膜１３１７と同時に導電膜１３１５ａ、１３１５ｂにそれぞれ電気的に接続する導電膜１３３１ａ、１３３１ｂを形成する。続けて、導電膜１３１７、導電膜１３３１ａ、１３３１ｂを覆うように絶縁膜１３１８を形成した後、導電膜１３３１ａ、１３３１ｂの表面が露出するように開口部１３３２ａ、１３３２ｂを形成する。その後、レーザー光の照射により素子形成層１３１９に開口部を形成した後に、当該素子形成層１３１９の一方の面（絶縁膜１３１８の露出した面）に第１のシート材１３２０を貼り合わせた後、基板１３０１から素子形成層１３１９を剥離する（図１３（Ａ）参照）。
【０１２９】
次に、素子形成層１３１９の他方の面（剥離により露出した面）に、第２のシート材１３２１を貼り合わせた後、素子形成層１３１９を第１のシート材１３２０から剥離する。従って、ここでは第１のシート材１３２０として粘着力が弱いものを用いる。続けて、開口部１３３２ａ、１３３２ｂを介して導電膜１３３１ａ、１３３１ｂとそれぞれ電気的に接続する導電膜１３３４ａ、１３３４ｂを選択的に形成する（図１３（Ｂ）参照）。
【０１３０】
導電膜１３３４ａ、導電膜１３３４ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１３１】
なお、ここでは、基板１３０１から素子形成層１３１９を剥離した後に導電膜１３３４ａ、１３３４ｂを形成する例を示しているが、導電膜１３３４ａ、１３３４ｂを形成した後に基板１３０１から素子形成層１３１９の剥離を行ってもよい。
【０１３２】
次に、基板上に複数の素子を形成している場合には、素子形成層１３１９を素子ごとに分断する（図１４（Ａ）参照）。分断は、レーザー照射装置、ダイシング装置、スクライブ装置等を用いることができる。ここでは、レーザー光を照射することによって１枚の基板に形成された複数の素子を各々分断する。
【０１３３】
次に、分断された素子を二次電池と電気的に接続する（図１４（Ｂ）参照）。本実施例においては、電源回路の保持容量としては薄膜の二次電池が用いられ、集電体薄膜、負極活物質層、固体電解質層、正極活物質層、集電体薄膜の薄膜層が順次積層される。
【０１３４】
導電膜１３３６ａ、導電膜１３３６ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。導電性材料としては、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅、ニッケル、バナジウムなどが好適である。
【０１３５】
薄膜の二次電池の構成について次いで詳述すると、導電膜１３３６ａ上に負極活物質層１３８１を成膜する。一般には酸化バナジウム（Ｖ２Ｏ５）などが用いられる。次に負極活物質層１３８１上に固体電解質層１３８２を成膜する。一般にはリン酸リチウム（Ｌｉ３ＰＯ４）などが用いられる。次に固体電解質層１３８２上に正極活物質層１３８３を成膜する。一般にはマンガン酸リチウム（ＬｉＭｎ２Ｏ４）などが用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）やニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に正極活物質層１３８３上に電極となる集電体薄膜１３８４を成膜する。集電体薄膜１３８４は正極活物質層１３８３と密着性がよく、抵抗が小さいことが求められ、アルミニウム、銅、ニッケル、バナジウムなどを用いることができる。
【０１３６】
上述の負極活物質層１３８１、固体電解質層１３８２、正極活物質層１３８３、集電体薄膜１３８４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。
【０１３７】
次に樹脂を塗布し、層間膜１３８５を形成する。そしてその層間膜をエッチングしコンタクトホールを形成する。層間膜は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜上に配線層１３８６を形成し、導電膜１３３４ｂと接続することにより、二次電池の電気接続を確保する。
【０１３８】
ここでは、素子形成層１３１９に設けられた導電膜１３３４ａ、１３３４ｂと予め薄膜の二次電池１３８９の接続端子となる導電膜１３３６ａ、１３３６ｂとをそれぞれ接続する。ここで、導電膜１３３４ａと導電膜１３３６ａとの接続、又は導電膜１３３４ｂと導電膜１３３６ｂとの接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等の接着性を有する材料を介して圧着させることにより電気的に接続する場合を示している。ここでは、接着性を有する樹脂１３３７に含まれる導電性粒子１３３８を用いて接続する例を示している。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。
【０１３９】
なお、トランジスタの構成は、様々な形態をとることができる。本実施例で示した特定の構成に限定されない。例えば、ゲート電極が２個以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくし、空乏層ができやすくなってＳ値をよくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。
【０１４０】
また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよい。また、チャネル領域が複数の領域に分かれていてもよいし、複数のチャネル領域が並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。
【０１４１】
なお、本実施例の半導体装置の作製方法は、本明細書に記載した半導体装置に適用することができる。すなわち本実施例は、バッテリーの放電特性に伴う出力電圧の変化によるクロック生成回路からの発振周波数の変動を抑制し、かつバッテリーの蓄電残量を有効利用することのできるクロック生成回路を具備する半導体装置を提供することができる。そのため、クロック信号のばらつきに起因した電子機器の品質の低下を引き起こすことなく、バッテリーの長寿命化を図ることができる。
【０１４２】
また本発明のクロック生成回路を具備する本実施例の半導体装置は、クロック生成回路の入力部にレギュレータ回路等の定電圧回路を設けることなく、ばらつきの小さいクロック信号を生成することができる。そのため、本発明のクロック生成回路を具備する半導体装置においては、低消費電力化及び半導体装置の小型化をすることができる。
【実施例２】
【０１４３】
本実施例では、上記実施の形態で示した半導体装置の作製方法の一例に関して、図面を参照して説明する。本実施例においては、半導体装置におけるアンテナ、バッテリー、信号処理回路を同一基板上に設ける構成について説明する。なお、単結晶基板にチャネル形成領域が形成されたトランジスタを用いて、基板上に一度にアンテナ、バッテリー、信号処理回路を形成する。単結晶基板に形成されたトランジスタとすることで、トランジスタ特性のばらつきが少ないトランジスタで半導体装置を構成することができるため好適である。また、バッテリーとしては上記実施例１で説明した薄膜二次電池を用いた例について説明する。
【０１４４】
まず、半導体基板２３００に素子を分離した領域２３０４、２３０６（以下、領域２３０４、２３０６とも記す）を形成する（図１５（Ａ）参照）。半導体基板２３００に設けられた領域２３０４、２３０６は、それぞれ絶縁膜２３０２（フィールド酸化膜ともいう）によって分離されている。また、ここでは、半導体基板２３００としてｎ型の導電型を有する単結晶Ｓｉ基板を用い、半導体基板２３００の領域２３０６にｐウェル２３０７を設けた例を示している。
【０１４５】
また、半導体基板２３００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１４６】
素子分離領域２３０４、２３０６は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができる。
【０１４７】
また、半導体基板２３００の領域２３０６に形成されたｐウェルは、半導体基板２３００にｐ型の導電型を有する不純物元素を選択的に導入することによって形成することができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０１４８】
なお、本実施例では、半導体基板２３００としてｎ型の導電型を有する半導体基板を用いているため、領域２３０４には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域２３０４にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２３０４にｎ型を示す不純物元素を導入してｎウェルを形成し、領域２３０６には不純物元素の導入を行わない構成としてもよい。
【０１４９】
次に、領域２３０４、２３０６を覆うように絶縁膜２３３２、２３３４をそれぞれ形成する（図１５（Ｂ）参照）。
【０１５０】
絶縁膜２３３２、２３３４は、例えば、熱処理を行い半導体基板２３００に設けられた領域２３０４、２３０６の表面を酸化させることにより酸化珪素膜で絶縁膜２３３２、２３３４を形成することができる。また、熱酸化法により酸化珪素膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させることにより、酸化珪素膜と酸素と窒素を有する膜（酸窒化珪素膜）との積層構造で形成してもよい。
【０１５１】
他にも、上述したように、プラズマ処理を用いて絶縁膜２３３２、２３３４を形成してもよい。例えば、半導体基板２３００に設けられた領域２３０４、２３０６の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜２３３２、２３３４として酸化珪素（ＳｉＯｘ）膜又は窒化珪素（ＳｉＮｘ）膜で形成することができる。また、高密度プラズマ処理により領域２３０４、２３０６の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２３０４、２３０６の表面に接して酸化珪素膜が形成され、当該酸化珪素膜上に（酸窒化珪素膜）が形成され、絶縁膜２３３２、２３３４は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。また、熱酸化法により領域２３０４、２３０６の表面に酸化珪素膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１５２】
また、半導体基板２３００の領域２３０４、２３０６に形成された絶縁膜２３３２、２３３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１５３】
次に、領域２３０４、２３０６の上方に形成された絶縁膜２３３２、２３３４を覆うように導電膜を形成する（図１５（Ｃ）参照）。ここでは、導電膜として、導電膜２３３６と導電膜２３３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１５４】
導電膜２３３６、２３３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。
【０１５５】
ここでは、導電膜２３３６として窒化タンタルを用いて形成し、その上に導電膜２３３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜２３３６として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜２３３８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０１５６】
次に、積層して設けられた導電膜２３３６、２３３８を選択的にエッチングして除去することによって、領域２３０４、２３０６の上方の一部に導電膜２３３６、２３３８を残存させ、それぞれゲート電極２３４０、２３４２を形成する（図１６（Ａ）参照）。
【０１５７】
次に、領域２３０４を覆うようにレジストマスク２３４８を選択的に形成し、当該レジストマスク２３４８、ゲート電極２３４２をマスクとして領域２３０６に不純物元素を導入することによって不純物領域を形成する（図１６（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。
【０１５８】
図１６（Ｂ）においては、不純物元素を導入することによって、領域２３０６にソース領域又はドレイン領域を形成する不純物領域２３５２とチャネル形成領域２３５０が形成される。
【０１５９】
次に、領域２３０６を覆うようにレジストマスク２３６６を選択的に形成し、当該レジストマスク２３６６、ゲート電極２３４０をマスクとして領域２３０４に不純物元素を導入することによって不純物領域を形成する（図１６（Ｃ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、図１６（Ｃ）で領域２３０６に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、領域２３０４にソース領域又はドレイン領域を形成する不純物領域２３７０とチャネル形成領域２３６８を形成される。
【０１６０】
次に、絶縁膜２３３２、２３３４、ゲート電極２３４０、２３４２を覆うように第２の絶縁膜２３７２を形成し、当該第２の絶縁膜２３７２上に領域２３０４、２３０６にそれぞれ形成された不純物領域２３５２、２３７０と電気的に接続する配線２３７４を形成する（図１７（Ａ）参照）。
【０１６１】
第２の絶縁膜２３７２は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１６２】
配線２３７４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。配線２３７４は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、配線２３７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０１６３】
なお本発明のトランジスタを構成するトランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【０１６４】
また本発明の半導体装置においては、信号処理回路に電力を蓄積できるバッテリーを具備することを特徴とする。バッテリーとしては、電気二重層コンデンサー等のコンデンサーや薄膜の二次電池を用いることが好ましい。そこで本実施例においては、本実施例において作製したトランジスタにおいて、薄膜の二次電池との接続について説明する。
【０１６５】
本実施例において二次電池は、トランジスタに接続された配線２３７４上に積層して形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層、集電体薄膜の薄膜層が順次積層される（図１７（Ｂ））。そのため、二次電池の集電体薄膜と兼用される配線２３７４の材料は、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅、ニッケル、バナジウムなどが好適である。
【０１６６】
薄膜二次電池の構成について次いで詳述すると、配線２３７４上に負極活物質層２３９１を成膜する。一般には酸化バナジウム（Ｖ２Ｏ５）などが用いられる。次に負極活物質層２３９１上に固体電解質層２３９２を成膜する。一般にはリン酸リチウム（Ｌｉ３ＰＯ４）などが用いられる。次に固体電解質層２３９２上に正極活物質層２３９３を成膜する。一般にはマンガン酸リチウム（ＬｉＭｎ２Ｏ４）などが用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）やニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に正極活物質層２３９３上に電極となる集電体薄膜２３９４を成膜する。集電体薄膜２３９４は正極活物質層２３９３と密着性がよく、抵抗が小さいことが求められ、アルミニウム、銅、ニッケル、バナジウムなどを用いることができる。
【０１６７】
上述の負極活物質層２３９１、固体電解質層２３９２、正極活物質層２３９３、集電体薄膜２３９４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。また、それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。
【０１６８】
次に樹脂を塗布し、層間膜２３９６を形成する。そして層間膜２３９６をエッチングしコンタクトホールを形成する。層間膜は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜２３９６上に配線層２３９５を形成し、配線２３９７と接続することにより、二次電池の電気接続を確保する。
【０１６９】
以上のような構成にすることにより、本発明の半導体装置においては、単結晶基板上にトランジスタを形成し、その上に薄膜二次電池を有する構成を取り得る。故に本発明の半導体装置においては、極薄化、小型化を達成した柔軟性を達成することができる。
【０１７０】
なお、本実施例の半導体装置の作製方法は、本明細書に記載した他の実施の形態の半導体装置に適用することができる。すなわち本実施例は、バッテリーの放電特性に伴う出力電圧の変化によるクロック生成回路からの発振周波数の変動を抑制し、かつバッテリーの蓄電残量を有効利用することのできるクロック生成回路を具備する半導体装置を提供することができる。そのため、クロック信号のばらつきに起因した電子機器の品質の低下を引き起こすことなく、バッテリーの長寿命化を図ることができる。
【０１７１】
また本発明のクロック生成回路を具備する本実施例の半導体装置は、クロック生成回路の入力部にレギュレータ回路等の定電圧回路を設けることなく、ばらつきの小さいクロック信号を生成することができる。そのため、本発明のクロック生成回路を具備する半導体装置においては、低消費電力化及び半導体装置の小型化をすることができる。
【実施例３】
【０１７２】
本実施例では、上記実施例２と異なる半導体装置の作製方法の一例に関して、図面を参照して説明する。
【０１７３】
まず、基板２６００上に絶縁膜を形成する。ここでは、ｎ型の導電型を有する単結晶Ｓｉを基板２６００として用い、当該基板２６００上に絶縁膜２６０２と絶縁膜２６０４を形成する（図１８（Ａ）参照）。例えば、基板２６００に熱処理を行うことにより絶縁膜２６０２として酸化珪素（ＳｉＯｘ）を形成し、当該絶縁膜２６０２上にＣＶＤ法を用いて窒化珪素（ＳｉＮｘ）を成膜する。
【０１７４】
また、基板２６００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１７５】
また、絶縁膜２６０４は、絶縁膜２６０２を形成した後に高密度プラズマ処理により当該絶縁膜２６０２を窒化することにより設けてもよい。なお、基板２６００上に設ける絶縁膜は単層又は３層以上の積層構造で設けてもよい。
【０１７６】
次に、絶縁膜２６０４上に選択的にレジストマスク２６０６のパターンを形成し、当該レジストマスク２６０６をマスクとして選択的にエッチングを行うことによって、基板２６００に選択的に凹部２６０８を形成する（図１８（Ｂ）参照）。基板２６００、絶縁膜２６０２、２６０４のエッチングとしては、プラズマを利用したドライエッチングにより行うことができる。
【０１７７】
次に、レジストマスク２６０６のパターンを除去した後、基板２６００に形成された凹部２６０８を充填するように絶縁膜２６１０を形成する（図１８（Ｃ）参照）。
【０１７８】
絶縁膜２６１０は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。ここでは、絶縁膜２６１０として、常圧ＣＶＤ法または減圧ＣＶＤ法によりＴＥＯＳ（テトラエチルオルソシリケート）ガスを用いて酸化珪素膜を形成する。
【０１７９】
次に、研削処理、研磨処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことによって、基板２６００の表面を露出させる。ここでは、基板２６００の表面を露出させることにより、基板２６００の凹部２６０８に形成された絶縁膜２６１１間に領域２６１２、２６１３が設けられる。なお、絶縁膜２６１１は、基板２６００の表面に形成された絶縁膜２６１０が研削処理、研磨処理又はＣＭＰ処理により除去されることにより得られたものである。続いて、ｐ型の導電型を有する不純物元素を選択的に導入することによって、基板２６００の領域２６１３にｐウェル２６１５を形成する（図１９（Ａ）参照）。
【０１８０】
ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を領域２６１３、２６１４に導入する。
【０１８１】
なお、本実施例では、基板２６００としてｎ型の導電型を有する半導体基板を用いているため、領域２６１２には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域２６１２にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０１８２】
一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２６１２にｎ型を示す不純物元素を導入してｎウェルを形成し、領域２６１３、２６１４には不純物元素の導入を行わない構成としてもよい。
【０１８３】
次に、基板２６００の領域２６１２、２６１３の表面上に絶縁膜２６３２、２６３４をそれぞれ形成する（図１９（Ｂ）参照）。
【０１８４】
絶縁膜２６３２、２６３４は、例えば、熱処理を行い基板２６００に設けられた領域２６１２、２６１３の表面を酸化させることにより酸化珪素膜で絶縁膜２６３２、２６３４を形成することができる。また、熱酸化法により酸化珪素膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させることにより、酸化珪素膜と酸素と窒素を有する膜（酸窒化珪素膜）との積層構造で形成してもよい。
【０１８５】
他にも、上述したように、プラズマ処理を用いて絶縁膜２６３２、２６３４を形成してもよい。例えば、基板２６００に設けられた領域２６１２、２６１３の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜２６３２、２６３４として酸化珪素（ＳｉＯｘ）膜又は窒化珪素（ＳｉＮｘ）膜で形成することができる。また、高密度プラズマ処理により領域２６１２、２６１３の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２６１２、２６１３の表面に接して酸化珪素膜が形成され、当該酸化珪素膜上に（酸窒化珪素膜）が形成され、絶縁膜２６３２、２６３４は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。また、熱酸化法により領域２６１２、２６１３の表面に酸化珪素膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１８６】
なお、基板２６００の領域２６１２、２６１３に形成された絶縁膜２６３２、２６３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１８７】
次に、基板２６００に設けられた領域２６１２、２６１３の上方に形成された絶縁膜２６３２、２６３４を覆うように導電膜を形成する（図１９（Ｃ）参照）。ここでは、導電膜として、導電膜２６３６と導電膜２６３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１８８】
導電膜２６３６、２６３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。
【０１８９】
ここでは、導電膜２６３６として窒化タンタルを用いて形成し、その上に導電膜２６３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜２６３６として、窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜２６３８として、タングステン、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０１９０】
次に、積層して設けられた導電膜２６３６、２６３８を選択的にエッチングして除去することによって、基板２６００の領域２６１２、２６１３の上方の一部に導電膜２６３６、２６３８を残存させ、それぞれゲート電極として機能する導電膜２６４０、２６４２を形成する（図２０（Ａ）参照）。また、ここでは、基板２６００において、導電膜２６４０、２６４２と重ならない領域２６１２、２６１３の表面が露出するようにする。
【０１９１】
具体的には、基板２６００の領域２６１２において、導電膜２６４０の下方に形成された絶縁膜２６３２のうち当該導電膜２６４０と重ならない部分を選択的に除去し、導電膜２６４０と絶縁膜２６３２の端部が概略一致するように形成する。また、基板２６００の領域２６１４において、導電膜２６４２の下方に形成された絶縁膜２６３４のうち当該導電膜２６４２と重ならない部分を選択的に除去し、導電膜２６４２と絶縁膜２６３４の端部が概略一致するように形成する。
【０１９２】
この場合、導電膜２６４０、２６４２の形成と同時に重ならない部分の絶縁膜等を除去してもよいし、導電膜２６４０、２６４２を形成後残存したレジストマスク又は当該導電膜２６４０、２６４２をマスクとして重ならない部分の絶縁膜等を除去してもよい。
【０１９３】
次に、基板２６００の領域２６１２、２６１３に不純物元素を選択的に導入する（図２０（Ｂ）参照）。ここでは、領域２６１３に導電膜２６４２をマスクとしてｎ型を付与する低濃度の不純物元素を選択的に導入し、領域２６１２に導電膜２６４０をマスクとしてｐ型を付与する低濃度の不純物元素を選択的に導入する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０１９４】
次に、導電膜２６４０、２６４２の側面に接するサイドウォール２６５４を形成する。具体的には、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。そして、当該絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜２６４０、２６４２の側面に接するように形成することができる。なお、サイドウォール２６５４は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、サイドウォール２６５４は、導電膜２６４０、２６４２の下方に形成された絶縁膜や浮遊ゲート電極の側面にも接するように形成されている。
【０１９５】
続いて、当該サイドウォール２６５４、導電膜２６４０、２６４２をマスクとして基板２６００の領域２６１２、２６１３に不純物元素を導入することによって、ソース領域又はドレイン領域として機能する不純物領域を形成する（図２０（Ｃ）参照）。ここでは、基板２６００の領域２６１３にサイドウォール２６５４と導電膜２６４２をマスクとして高濃度のｎ型を付与する不純物元素を導入し、領域２６１２にサイドウォール２６５４と導電膜２６４０をマスクとして高濃度のｐ型を付与する不純物元素を導入する。
【０１９６】
その結果、基板２６００の領域２６１２には、ソース領域又はドレイン領域を形成する不純物領域２６５８と、ＬＤＤ領域を形成する低濃度不純物領域２６６０と、チャネル形成領域２６５６が形成される。また、基板２６００の領域２６１３には、ソース領域又はドレイン領域を形成する不純物領域２６６４と、ＬＤＤ領域を形成する低濃度不純物領域２６６６と、チャネル形成領域２６６２が形成される。
【０１９７】
なお、本実施例では、導電膜２６４０、２６４２と重ならない基板２６００の領域２６１２、２６１３を露出させた状態で不純物元素の導入を行っている。従って、基板２６００の領域２６１２、２６１３にそれぞれ形成されるチャネル形成領域２６５６、２６６２は導電膜２６４０、２６４２と自己整合的に形成することができる。
【０１９８】
次に、基板２６００の領域２６１２、２６１３上に設けられた絶縁膜や導電膜等を覆うように第２の絶縁膜２６７７を形成し、当該絶縁膜２６７７に開口部２６７８を形成する（図２１（Ａ）参照）。
【０１９９】
第２の絶縁膜２６７７は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２００】
次に、ＣＶＤ法を用いて開口部２６７８に導電膜２６８０を形成し、当該導電膜２６８０と電気的に接続するように絶縁膜２６７７上に導電膜２６８２ａ〜２６８２ｄを選択的に形成する（図２１（Ｂ）参照）。
【０２０１】
導電膜２６８０、２６８２ａ〜２６８２ｄは、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜２６８０、２６８２ａ〜２６８２ｄは、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜２６８０を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。ここでは、導電膜２６８０はＣＶＤ法によりタングステン（Ｗ）を選択成長することにより形成することができる。
【０２０２】
以上の工程により、基板２６００の領域２６１２に形成されたｐ型のトランジスタと、領域２６１３に形成されたｎ型のトランジスタとを得ることができる。
【０２０３】
なお、本発明の半導体装置を構成するトランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【０２０４】
また本発明における半導体装置においては、信号処理回路に電力を蓄積できるバッテリーを具備することを特徴とする。バッテリーとしては、電気二重層コンデンサーや薄膜の二次電池を用いることが好ましい。そこで本実施例においては、本実施例において作製したトランジスタにおいて、薄膜の二次電池との接続について説明する。
【０２０５】
本実施例において二次電池は、トランジスタに接続された配線２６８２ｄ上に積層して形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層、集電体薄膜の薄膜層が順次積層される（図２１（Ｂ））。そのため、二次電池の集電体薄膜と兼用される配線２６８２ｄの材料は、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅、ニッケル、バナジウムなどが好適である。
【０２０６】
薄膜二次電池の構成について次いで詳述すると、配線２６８２ｄ上に負極活物質層２６９１を成膜する。一般には酸化バナジウム（Ｖ２Ｏ５）などが用いられる。次に負極活物質層２６９１上に固体電解質層２６９２を成膜する。一般にはリン酸リチウム（Ｌｉ３ＰＯ４）などが用いられる。次に固体電解質層２６９２上に正極活物質層２６９３を成膜する。一般にはマンガン酸リチウム（ＬｉＭｎ２Ｏ４）などが用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）やニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に正極活物質層２６９３上に電極となる集電体薄膜２６９４を成膜する。集電体薄膜２６９４は正極活物質層２６９３と密着性がよく、抵抗が小さいことが求められ、アルミニウム、銅、ニッケル、バナジウムなどを用いることができる。
【０２０７】
上述の負極活物質層２６９１、固体電解質層２６９２、正極活物質層２６９３、集電体薄膜２６９４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。また、それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。
【０２０８】
次に樹脂を塗布し、層間膜２６９６を形成する。そして層間膜２３９６をエッチングしコンタクトホールを形成する。層間膜２６９６は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜２６９６上に配線層２６９５を形成し、配線２６９７と接続することにより、薄膜二次電池の電気接続を確保する。
【０２０９】
以上のような構成にすることにより、本発明の半導体装置においては、単結晶基板上にトランジスタを形成し、その上に薄膜二次電池を有する構成を取り得る。故に本発明の半導体装置においては、極薄化、小型化を達成した柔軟性を達成することができる。
【０２１０】
なお、本実施例の半導体装置の作製方法は、本明細書に記載した他の実施の形態の半導体装置に適用することができる。すなわち本実施例は、バッテリーの放電特性に伴う出力電圧の変化によるクロック生成回路からの発振周波数の変動を抑制し、かつバッテリーの蓄電残量を有効利用することのできるクロック生成回路を具備する半導体装置を提供することができる。そのため、クロック信号のばらつきに起因した電子機器の品質の低下を引き起こすことなく、バッテリーの長寿命化を図ることができる。
【０２１１】
また本発明のクロック生成回路を具備する本実施例の半導体装置は、クロック生成回路の入力部にレギュレータ回路等の定電圧回路を設けることなく、ばらつきの小さいクロック信号を生成することができる。そのため、本発明のクロック生成回路を具備する半導体装置においては、低消費電力化及び半導体装置の小型化をすることができる。
【実施例４】
【０２１２】
本実施例では、上記実施の形態で示した本発明のクロック生成回路を具備する半導体装置の利用形態の一例であるＲＦタグの用途について説明する。ＲＦタグは、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設けることができ、いわゆるＩＤラベル、ＩＤタグ、ＩＤカードとして使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。以下に、図２２を参照して、本発明の応用例、及びそれらを付した商品の一例について説明する。
【０２１３】
図２２（Ａ）は、本発明に係るＲＦタグの完成品の状態の一例である。ラベル台紙３００１（セパレート紙）上に、ＲＦタグ３００２を内蔵した複数のＩＤラベル３００３が形成されている。ＩＤラベル３００３は、ボックス３００４内に収納されている。また、ＩＤラベル３００３上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されている。一方、内蔵されているＲＦタグには、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、ＲＦタグ内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。なお、ＲＦタグに表示部を設けこれらの情報を表示できる構成としてもよい。
【０２１４】
図２２（Ｂ）は、ＲＦタグ３０１２を内蔵したラベル状のＲＦタグ３０１１を示している。ＲＦタグ３０１１を商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、ＲＦタグを備えることにより、所謂トレーサビリティに優れた商品を流通させることができる。
【０２１５】
図２２（Ｃ）は、ＲＦタグ３０２２を内包したＩＤカード３０２１の完成品の状態の一例である。上記ＩＤカード３０２１としては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。また、ＩＤカード３０２１の表面に表示部を設け様々な情報を表示させる構成としてもよい。
【０２１６】
図２２（Ｄ）は、無記名債券３０３１の完成品の状態を示している。無記名債券３０３１には、ＲＦタグ３０３２が埋め込まれており、その周囲は樹脂によって成形され、ＲＦタグを保護している。ここで、該樹脂中にはフィラーが充填された構成となっている。無記名債券３０３１は、本発明に係るＲＦタグと同じ要領で作成することができる。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明のＲＦタグ３０３２を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。
【０２１７】
図２２（Ｅ）はＲＦタグ３０４２を内包したＩＤラベル３０４１を貼付した書籍３０４３を示している。本発明のＲＦタグ３０４２は、表面に貼ったり、埋め込んだりして、物品に固定される。図２０（Ｅ）に示すように、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明のＲＦタグ３０４２は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。
【０２１８】
また、ここでは図示しないが、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明のＲＦタグを設けることにより、検品システム等のシステムの効率化を図ることができる。また乗物類にＲＦタグを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０２１９】
なお、上述した商品以外にも、あらゆる商品に、本発明のクロック生成回路を具備する半導体装置を利用することができる。本実施例に示した半導体装置が本発明のクロック生成回路を具備することにより、バッテリーの放電特性に伴う出力電圧の変化によるクロック生成回路からの発振周波数の変動を抑制し、かつバッテリーの蓄電残量を有効利用することのできるクロック生成回路を具備する半導体装置を提供することができる。そのため、クロック信号のばらつきに起因した電子機器の品質の低下を引き起こすことなく、バッテリーの長寿命化を図ることができる。
【０２２０】
また本発明のクロック生成回路を具備する本実施例の半導体装置は、クロック生成回路の入力部にレギュレータ回路等の定電圧回路を設けることなく、ばらつきの小さいクロック信号を生成することができる。そのため、本発明のクロック生成回路を具備する半導体装置においては、低消費電力化及び半導体装置の小型化をすることができる。
【図面の簡単な説明】
【０２２１】
【図１】本発明のクロック生成回路について説明する図。
【図２】本発明のクロック生成回路について説明する図。
【図３】本発明のクロック生成回路について説明する図。
【図４】本発明のクロック生成回路について説明する図。
【図５】本発明のクロック生成回路について説明する図。
【図６】本発明のクロック生成回路について説明する図。
【図７】本発明のクロック生成回路について説明する図。
【図８】本発明のクロック生成回路について説明する図。
【図９】本発明のクロック生成回路について説明する図。
【図１０】本発明の半導体装置の作製方法の一例を示す図。
【図１１】本発明の半導体装置の作製方法の一例を示す図。
【図１２】本発明の半導体装置の作製方法の一例を示す図。
【図１３】本発明の半導体装置の作製方法の一例を示す図。
【図１４】本発明の半導体装置の作製方法の一例を示す図。
【図１５】本発明の半導体装置の作製方法の一例を示す図。
【図１６】本発明の半導体装置の作製方法の一例を示す図。
【図１７】本発明の半導体装置の作製方法の一例を示す図。
【図１８】本発明の半導体装置の作製方法の一例を示す図。
【図１９】本発明の半導体装置の作製方法の一例を示す図。
【図２０】本発明の半導体装置の作製方法の一例を示す図。
【図２１】本発明の半導体装置の作製方法の一例を示す図。
【図２２】本発明の半導体装置の使用形態の一例を示す図。
【図２３】本発明の解決する課題について説明する図。
【符号の説明】
【０２２２】
１００    クロック生成回路
１０１    出力電圧検出回路
１０２    発振回路
１０３    分周数判定回路
１０４    カウンター回路
１０５    分周回路
１１１    バッテリー
１２１    論理回路
１５０    ＲＦタグ
２０１    比較器
３０１    Ｎチャネル型トランジスタ
３０２    Ｐチャネル型トランジスタ
Ｓ４０１    ステップ
Ｓ４０２    ステップ
Ｓ４０３    ステップ
Ｓ４０４    ステップ
Ｓ４０５    ステップ
Ｓ４０６    ステップ
Ｓ４０７    ステップ
Ｓ４０８    ステップ
Ｓ４０９    ステップ
Ｓ４１０    ステップ
６００    ＲＦタグ
６０１    アンテナ
６０２    バッテリー
６０３    クロック生成回路
６０４    信号処理回路
６０５    復調回路
６０６    論理回路
６０７    メモリコントロール回路
６０８    メモリ回路
６０９    論理回路
６１０    変調回路
７０１    基板
７２０    接続端子
７２１    接続端子
８０１    基板
８０２    信号処理回路
８０３    アンテナ
９００    充放電回路
９０１    整流回路
９０２    充電制御回路
９０３    放電制御回路
９５１    リーダ／ライタ
１３０１    基板
１３０２    絶縁膜
１３０３    剥離層
１３０４    絶縁膜
１３０５    半導体膜
１３０６    ゲート絶縁膜
１３０７    ゲート電極
１３０８    不純物領域
１３０９    不純物領域
１３１０    絶縁膜
１３１１    不純物領域
１３１３    導電膜
１３１４    絶縁膜
１３１６    導電膜
１３１７    導電膜
１３１８    絶縁膜
１３１９    素子形成層
１３２０    シート材
１３２１    シート材
１３３７    樹脂
１３３８    導電性粒子
１３８１    負極活物質層
１３８２    固体電解質層
１３８３    正極活物質層
１３８４    集電体薄膜
１３８５    層間膜
１３８６    配線層
１３８９    二次電池
２３００    半導体基板
２３０２    絶縁膜
２３０４    領域
２３０６    領域
２３０７    ｐウェル
２３３２    絶縁膜
２３３６    導電膜
２３３８    導電膜
２３４０    ゲート電極
２３４２    ゲート電極
２３４８    レジストマスク
２３５０    チャネル形成領域
２３５２    不純物領域
２３６６    レジストマスク
２３６８    チャネル形成領域
２３７０    不純物領域
２３７２    絶縁膜
２３７４    配線
２３９１    負極活物質層
２３９２    固体電解質層
２３９３    正極活物質層
２３９４    集電体薄膜
２３９５    配線層
２３９６    層間膜
２３９７    配線
２６００    基板
２６０２    絶縁膜
２６０４    絶縁膜
２６０６    レジストマスク
２６０８    凹部
２６１０    絶縁膜
２６１１    絶縁膜
２６１２    領域
２６１３    領域
２６１４    領域
２６１５    ｐウェル
２６３２    絶縁膜
２６３４    絶縁膜
２６３６    導電膜
２６３８    導電膜
２６４０    導電膜
２６４２    導電膜
２６５４    サイドウォール
２６５６    チャネル形成領域
２６５８    不純物領域
２６６０    低濃度不純物領域
２６６２    チャネル形成領域
２６６４    不純物領域
２６６６    低濃度不純物領域
２６７７    絶縁膜
２６７８    開口部
２６８０    導電膜
２６９１    負極活物質層
２６９２    固体電解質層
２６９３    正極活物質層
２６９４    集電体薄膜
２６９５    配線層
２６９６    層間膜
２６９７    配線
３００１    ラベル台紙
３００２    ＲＦタグ
３００３    ＩＤラベル
３００４    ボックス
３０１１    ＲＦタグ
３０１２    ＲＦタグ
３０２１    ＩＤカード
３０２２    ＲＦタグ
３０３１    無記名債券
３０３２    ＲＦタグ
３０４１    ＩＤラベル
３０４２    ＲＦタグ
３０４３    書籍
１３００ａ    薄膜トランジスタ
１３００ｂ    薄膜トランジスタ
１３００ｃ    ｐチャネル型薄膜トランジスタ
１３００ｅ    ｐチャネル型薄膜トランジスタ
１３０５ａ    半導体膜
１３０５ｃ    半導体膜
１３０７ａ    導電膜
１３０７ｂ    導電膜
１３１２ａ    絶縁膜
１３１２ｂ    絶縁膜
１３１５ａ    導電膜
１３３１ａ    導電膜
１３３２ａ    開口部
１３３４ａ    導電膜
１３３４ｂ    導電膜
１３３６ａ    導電膜
１３３６ｂ    導電膜
２６８２ａ    導電膜
２６８２ｄ    配線
【図１】
0005438894.tif 000002
【図２】
0005438894.tif 000003
【図３】
0005438894.tif 000004
【図４】
0005438894.tif 000005
【図５】
0005438894.tif 000006
【図６】
0005438894.tif 000007
【図７】
0005438894.tif 000008
【図８】
0005438894.tif 000009
【図９】
0005438894.tif 000010
【図１０】
0005438894.tif 000011
【図１１】
0005438894.tif 000012
【図１２】
0005438894.tif 000013
【図１３】
0005438894.tif 000014
【図１４】
0005438894.tif 000015
【図１５】
0005438894.tif 000016
【図１６】
0005438894.tif 000017
【図１７】
0005438894.tif 000018
【図１８】
0005438894.tif 000019
【図１９】
0005438894.tif 000020
【図２０】
0005438894.tif 000021
【図２１】
0005438894.tif 000022
【図２２】
0005438894.tif 000023
【図２３】
0005438894.tif 000024