(57)【特許請求の範囲】
【請求項１】
１組の平衡の高周波電力を入力とし、２組の差動出力を出力とする入力変換部と、
４つの入力端子と４つの出力端子を有し、所定の周波数の差動入力である正相と逆相を前記４つの入力端子の２つずつに入力することで、前記４つの出力端子の所定の２つずつの組の差動出力の位相差がπ／２となるポリフェーズフィルタ部とを有し、
前記入力変換部は、定電流源と、第１、第２、第３、第４、第５、第６、第７及び第８のトランジスタを有し、
前記平衡の高周波電力の正相は、前記第１のトランジスタのエミッタと、前記第２のトランジスタのベース及びコレクタと、前記第３のトランジスタのベースに入力され、
前記平衡の高周波電力の逆相は、前記第６のトランジスタのエミッタと、前記第７のトランジスタのベース及びコレクタと、前記第８のトランジスタのベースに入力され、
前記入力変換部において、
前記定電流源が前記第１のトランジスタのベースと、前記第４のトランジスタのベース及びコレクタに接続され、前記第４のトランジスタのエミッタが前記第５のトランジスタのベース及びコレクタに接続され、前記第２及び第５のトランジスタのエミッタが接地されることにより、前記第１、第２、第４及び第５のトランジスタはトランスリニア回路を形成しており、
且つ、
前記定電流源が前記第６のトランジスタのベースに接続され、前記第７のトランジスタのエミッタが接地されることにより、前記第６、第７、第４及び第５のトランジスタはトランスリニア回路を形成しており、
前記第３のトランジスタのエミッタと、前記第８のトランジスタのエミッタが接地されており、
前記第２及び第３のトランジスタはカレントミラー回路を形成し、
前記第７及び第８のトランジスタはカレントミラー回路を形成し、
前記ポリフェーズフィルタ部の前記４つの入力端子のうちの１つである第１の入力端子が、前記第１のトランジスタのコレクタと接続されており、
前記ポリフェーズフィルタ部の前記４つの入力端子のうちの、前記第１の入力端子の一方の隣の端子である第２の端子が、前記第３のトランジスタのコレクタと接続されており、
前記ポリフェーズフィルタ部の前記４つの入力端子のうちの、前記第２の入力端子の隣の端子であって前記第１の端子ではない方の第３の端子が、前記第６のトランジスタのコレクタと接続されており、
前記ポリフェーズフィルタ部の前記４つの入力端子のうちの残りの第４の端子が、前記第８のトランジスタのコレクタと接続されていることを特徴とするアクティブポリフェーズフィルタ。
【請求項２】
前記ポリフェーズフィルタ部は、４つの抵抗と４つの容量を交互に環状に接続した回路を有することを特徴とする請求項１に記載のアクティブポリフェーズフィルタ。
【請求項３】
前記ポリフェーズフィルタ部は、各々、４つの抵抗と４つの容量を交互に環状に接続した回路を２段有することを特徴とする請求項１に記載のアクティブポリフェーズフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された高周波電力に基づき、互いに位相がπ／２異なる２組の差動出力を生成するアクティブポリフェーズフィルタに関する。本発明は高周波帯域（ＲＦ）と中間周波数帯域（ＩＦ）の周波数変換におけるイメージ周波数を除去するイメージリジェクションフィルタの一部を構成するための回路として有用である。
【背景技術】
【０００２】
互いに位相がπ／２異なる２組の差動出力を生成する、４つの入力端子と４つの出力端子を有するポリフェーズフィルタが知られている。図１は、４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4と４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4を有するポリフェーズフィルタ１５の回路図である。
ポリフェーズフィルタ１５は、入力端子Ｖi-1と出力端子Ｖo-1の間に容量Ｃ1が挿入され、出力端子Ｖo-1と入力端子Ｖi-2の間に抵抗Ｒ1が挿入され、入力端子Ｖi-2と出力端子Ｖo-2の間に容量Ｃ2が挿入され、出力端子Ｖo-2と入力端子Ｖi-3の間に抵抗Ｒ2が挿入され、入力端子Ｖi-3と出力端子Ｖo-3の間に容量Ｃ3が挿入され、出力端子Ｖo-3と入力端子Ｖi-4の間に抵抗Ｒ3が挿入され、入力端子Ｖi-4と出力端子Ｖo-4の間に容量Ｃ4が挿入され、出力端子Ｖo-4と入力端子Ｖi-1の間に抵抗Ｒ4が挿入されている。
即ち、図１のポリフェーズフィルタ１５は、４つの容量Ｃ1、Ｃ2、Ｃ3及びＣ4と４つの抵抗Ｒ1、Ｒ2、Ｒ3及びＲ4が交互に環状に接続されており、それらの間の８個の接続点に、４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4と４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4が交互に設けられている。
尚、図１のポリフェーズフィルタ１５の４つの容量Ｃ1、Ｃ2、Ｃ3及びＣ4は全て等しくＣであり、また、４つの抵抗Ｒ1、Ｒ2、Ｒ3及びＲ4は全て等しくＲであるとする。
【０００３】
ω＝１／ＲＣと置くと、４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に電圧が各々、ｅｘｐｊωｔ、ｅｘｐｊωｔ、ｅｘｐｊ（ωｔ＋π）及びｅｘｐｊ（ωｔ＋π）と表される交流を入力すると、４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4からは電圧が各々、ｅｘｐｊωｔ、ｅｘｐｊ（ωｔ＋π／２）、ｅｘｐｊ（ωｔ＋π）及びｅｘｐｊ（ωｔ＋３π／２）と表される交流が出力される。
４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に電圧が各々、ｅｘｐｊωｔ、ｅｘｐｊ（ωｔ＋π／２）、ｅｘｐｊ（ωｔ＋π）及びｅｘｐｊ（ωｔ＋３π／２）と表される交流を入力すると、４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4からは電圧が各々、ｅｘｐｊ（ωｔ＋π／４）、ｅｘｐｊ（ωｔ＋３π／４）、ｅｘｐｊ（ωｔ＋５／４π）及びｅｘｐｊ（ωｔ＋７π／４）と表される交流が出力される。
【０００４】
例えば特許文献１には、平衡な高周波電力を入力とし、互いに位相がπ／２異なる２つの差動出力を生成するアクティブポリフェーズフィルタが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１９８３２９
【非特許文献】
【０００６】
【非特許文献１】Barrie Gilbert, "The Micromixer: A Highly Linear Variant of the Gilbert Mixer Using a Bisymmetric Class-AB Input Stage," IEEE J. Solid-State Circuits, vol. 32, pp. 1412-1423, Sept. 1997
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ポリフェーズフィルタは受動素子のみで構成されているため、伝送損失が大きく、例えば図１のポリフェーズフィルタ１５を２段、縦続接続した場合においては１５ｄＢ程度となる。
そこで特許文献１のような、トランジスタにより増幅する種々の提案がされている。特許文献１においては、ポリフェーズフィルタの前段に差動増幅回路を挿入している。この差動増幅回路の２つのトランジスタのエミッタを抵抗で接続している。この差動増幅回路の抵抗により、入力電力と出力電力とが線形となる範囲が拡大できる。
しかし特許文献１の入力部である差動増幅回路の抵抗は、これら２つのトランジスタのエミッタのフィードバックとして機能するため、利得が下がり、入力インピーダンスを増加させている。従って、本来、損失の低減を目的としているにもかかわらず、損失の低減を十分に達成できないこととなる。また、差動増幅回路の抵抗が入力インピーダンスを決定しているので、入力のインピーダンスマッチングを難しくしている。更に、差動増幅回路の線形範囲を超えた入力では、ポリフェーズフィルタへの出力信号が大きく歪むこととなる。
【０００８】
本発明者らは非特許文献１に、トランスリニア原理を用いた、線形範囲の広い非平衡−平衡変換回路が記載されていることに着目し、本発明を完成させた。
即ち、本発明の目的は、ポリフェーズフィルタの出力である、位相がπ／２異なる２組の差動出力のいずれもが歪の小さくなるような、アクティブポリフェーズフィルタを提供することである。
【課題を解決するための手段】
【０００９】
請求項１に係る発明は、１組の平衡の高周波電力を入力とし、２組の差動出力を出力とする入力変換部と、
４つの入力端子と４つの出力端子を有し、所定の周波数の差動入力である正相と逆相を４つの入力端子の２つずつに入力することで、４つの出力端子の所定の２つずつの組の差動出力の位相差がπ／２となるポリフェーズフィルタ部とを有し、
入力変換部は、定電流源と、第１、第２、第３、第４、第５、第６、第７及び第８のトランジスタを有し、
平衡の高周波電力の正相は、第１のトランジスタのエミッタと、第２のトランジスタのベース及びコレクタと、第３のトランジスタのベースに入力され、平衡の高周波電力の逆相は、第６のトランジスタのエミッタと、第７のトランジスタのベース及びコレクタと、第８のトランジスタのベースに入力され、
入力変換部において、
定電流源が第１のトランジスタのベースと、第４のトランジスタのベース及びコレクタに接続され、第４のトランジスタのエミッタが第５のトランジスタのベース及びコレクタに接続され、第２及び第５のトランジスタのエミッタが接地されることにより、第１、第２、第４及び第５のトランジスタはトランスリニア回路を形成しており、且つ、定電流源が第６のトランジスタのベースに接続され、第７のトランジスタのエミッタが接地されることにより、第６、第７、第４及び第５のトランジスタはトランスリニア回路を形成しており、
第３のトランジスタのエミッタと、第８のトランジスタのエミッタが接地されており、第２及び第３のトランジスタはカレントミラー回路を形成し、第７及び第８のトランジスタはカレントミラー回路を形成し、
ポリフェーズフィルタ部の４つの入力端子のうちの１つである第１の入力端子が、第１のトランジスタのコレクタと接続されており、ポリフェーズフィルタ部の４つの入力端子のうちの第１の入力端子の一方の隣の端子である第２の端子が、第３のトランジスタのコレクタと接続されており、ポリフェーズフィルタ部の４つの入力端子のうちの第２の入力端子の隣の端子であって第１の端子ではない方の第３の端子が、第６のトランジスタのコレクタと接続されており、ポリフェーズフィルタ部の４つの入力端子のうちの残りの第４の端子が、第８のトランジスタのコレクタと接続されていることを特徴とするアクティブポリフェーズフィルタである。
【００１０】
ここでトランスリニア回路とは、バリー・ギルバートにより命名された用語である。これは、バイポーラトランジスタのコレクタ電流ＩCが、ベースエミッタ間電圧ＶBEの指数関数となる特性を利用している。即ち、ループを形成する、偶数個のトランジスタについて、ループの時計回りに対してベースエミッタが順方向となるトランジスタのコレクタ電流の積と、ループの反時計回りに対してベースエミッタが順方向となるトランジスタのコレクタ電流の積とが等しいとするものである。この成立条件は、ループを構成するトランジスタの特性が全て等しいことである。ループを構成するトランジスタの特性が、ベースエミッタの接触面積以外等しい場合は、上記でコレクタ電流の積を、トランジスタごとにコレクタ電流をベースエミッタの接触面積で除したもので置き換えれば良い。
【００１１】
請求項２に係る発明は、ポリフェーズフィルタ部は、４つの抵抗と４つの容量を交互に環状に接続した回路を有することを特徴とする。
請求項３に係る発明は、ポリフェーズフィルタ部は、各々、４つの抵抗と４つの容量を交互に環状に接続した回路を２段有することを特徴とする。尚この場合、４つの抵抗と４つの容量を交互に環状に接続した回路は、第１段と第２段で全く同一の特性としても良く、適用帯域を広げるために、若干異なる特性としても良い。
なお、上記の発明とは、別に、本明細書には、下記の発明が記載されている。非平衡の高周波電力を入力とし、差動出力を出力とする入力変換部と、
４つの入力端子と４つの出力端子を有し、所定の周波数の差動入力である正相と逆相を４つの入力端子の２つずつに入力することで、４つの出力端子の所定の２つずつの組の差動出力の位相差がπ／２となるポリフェーズフィルタ部とを有し、
入力変換部は、定電流源と、第１、第２、第３、第４及び第５のトランジスタを有し、
非平衡の高周波電力は、第１のトランジスタのエミッタと、第２のトランジスタのベース及びコレクタと、第３のトランジスタのベースに入力され、
入力変換部において、
定電流源が第１のトランジスタのベースと、第４のトランジスタのベース及びコレクタに接続され、第４のトランジスタのエミッタが第５のトランジスタのベース及びコレクタに接続され、第２及び第５のトランジスタのエミッタが接地されることにより、第１、第２、第４及び第５のトランジスタはトランスリニア回路を形成しており、
第３のトランジスタのエミッタが接地されており、第２及び第３のトランジスタはカレントミラー回路を形成し、
ポリフェーズフィルタ部の４つの入力端子のうちの２つが、第１のトランジスタのコレクタと接続されており、ポリフェーズフィルタ部の４つの入力端子のうちの残りの２つが、第３のトランジスタのコレクタと接続されていることを特徴とするアクティブポリフェーズフィルタである。
【発明の効果】
【００１２】
非特許文献１にも記載されている通り、本発明の入力変換部は極めて線形性の広い入力変換部であり、非平衡な高周波入力をポリフェーズフィルタ部への入力に適した差動出力に変換可能である。これは、入力変換部の第１のトランジスタがベース共通回路を、第３のトランジスタがエミッタ共通回路を構成することでプッシュプル増幅回路を形成していると見なせるからである。より正確にはＡＢ級増幅器である。また、トランスリニア原理により、第１、第２及び第３のトランジスタのベースエミッタの接触面積が、第４及び第５のトランジスタのベースエミッタの接触面積よりも十分に大きい場合、第１のトランジスタのコレクタ電流と第３のトランジスタのコレクタ電流の積がほぼ一定に保たれ、且つ第１のトランジスタのコレクタ電流と第３のトランジスタのコレクタ電流の差が入力された高周波の電流と一致することにより、入力変換部の入出力の線形性は、広い電力範囲において精度高く保たれる。
【００１３】
しかし本発明の入力変換部も、入力電力が非常に大きくなるとその差動出力が大きな２次高調波成分を有することとなり、ポリフェーズフィルタ部の出力まで影響することとなる。これは入力変換部の第１のトランジスタがベース共通回路を、第３のトランジスタがエミッタ共通回路を構成しているので、高周波の入力電力が大きくなった場合にそれぞれの回路における高調波成分の発生量が大きく異なり、ポリフェーズフィルタ部の２組の差動出力のそれぞれに大きな高調波成分が伝搬するためである。
そこで、更に入力変換部の線形性を向上させるため、入力変換部を２組組み合わせて、平衡な高周波入力を入力することにすると良い。即ち、ベース共通回路を構成する第１のトランジスタと、エミッタ共通回路を構成する第３のトランジスタに対応して、入力が逆相であるベース共通回路を構成する第６のトランジスタと、エミッタ共通回路を構成する第８のトランジスタとを設けて、ポリフェーズフィルタ部の順に並んだ４つの入力端子に、順に第１のトランジスタのコレクタ、第３のトランジスタのコレクタ、第６のトランジスタのコレクタ、第８のトランジスタのコレクタを接続する。
こうして、ベース共通回路の高調波成分が、正相入力の第１のトランジスタと逆相入力の第６のトランジスタから、ポリフェーズフィルタ部の互いに隣り合わない２つの入力端子に入力され、エミッタ共通回路の高調波成分が、正相入力の第３のトランジスタと逆相入力の第８のトランジスタから、ポリフェーズフィルタ部の互いに隣り合わない他の２つの入力端子に入力されることで、ポリフェーズフィルタ部の差動出力においては偶数次高調波成分が抑制又は相殺される。詳細については実施例２で説明する。
【図面の簡単な説明】
【００１４】
【図１】ポリフェーズフィルタ１５の構成を示す回路図。
【図２】ポリフェーズフィルタの基礎原理を説明するための２つの回路図。
【図３】ポリフェーズフィルタ１６及び１７の構成を示す回路図。
【図４．Ａ】ポリフェーズフィルタ１５−Ａの構成を示す回路図。
【図４．Ｂ】ポリフェーズフィルタ１５−Ｂの構成を示す回路図。
【図４．Ｃ】ポリフェーズフィルタ１５−Ｃの構成を示す回路図。
【図４．Ｄ】ポリフェーズフィルタ１５−Ｄの構成を示す回路図。
【図５】本発明の具体的な一実施例に係るアクティブポリフェーズフィルタ１００の構成を示す回路図。
【図６】アクティブポリフェーズフィルタ１００の、小電力入力に対する出力特性を示す２つのグラフ図。
【図７】アクティブポリフェーズフィルタ１００の、大電力入力に対する出力特性を示す３つのグラフ図。
【図８】本発明の具体的な別の実施例に係るアクティブポリフェーズフィルタ２００の構成を示す回路図。
【図９】アクティブポリフェーズフィルタ２００の、小電力入力に対する出力特性を示す２つのグラフ図。
【図１０】アクティブポリフェーズフィルタ２００の、大電力入力に対する出力特性を示す３つのグラフ図。
【図１１】１１．Ａは実施例１のアクティブポリフェーズフィルタ１００の構成の一部を電流の符号と共に示す回路図（部分図）、１１．Ｂは実施例２のアクティブポリフェーズフィルタ２００の構成の一部を電流の符号と共に示す回路図（部分図）。
【図１２】実施例１のアクティブポリフェーズフィルタ１００のポリフェーズフィルタ部１０の４入力の電流波形を説明するための１１個のグラフ図。
【図１３】実施例２のアクティブポリフェーズフィルタ２００のポリフェーズフィルタ部１０の４入力の電流波形を説明するための１３個のグラフ図。
【発明を実施するための形態】
【００１５】
以下においては、本発明のアクティブポリフェーズフィルタとして、４つの抵抗と４つの容量を交互に環状に接続した回路を２段有するポリフェーズフィルタ部１０を有するもののみ示すが、上述した通り、４つの抵抗と４つの容量を交互に環状に接続した回路を１段のみとしてもポリフェーズフィルタ部として有効に作用する。
以下の実施例１においてはバイポーラトランジスタＱ1、Ｑ2及びＱ3の特性が全て十分に等しい必要がある。また実施例２においては、バイポーラトランジスタＱ1、Ｑ2、Ｑ3、Ｑ6、Ｑ7及びＱ8の特性が全て十分に等しい必要がある。一般的にはバイポーラトランジスタＱ4及びＱ5は、ベースとエミッタの接触面積が他のバイポーラトランジスタのベースとエミッタの接触面積よりも数分の１乃至数十分の１と十分に小さい必要があるが、キャリア密度その他の特性は他のバイポーラトランジスタのキャリア密度その他の特性と等しくすると良い。
まず、ポリフェーズフィルタの基礎原理を説明する。
【００１６】
図２．Ａ及び図２．Ｂは、ポリフェーズフィルタの基礎原理を説明する２つの回路図である。図２．Ａは、入力端子Ｖinと出力端子Ｖoutの間に容量Ｃを挿入し、出力端子Ｖoutとアースの間に抵抗Ｒを接続した回路図である。図２．Ｂは、入力端子Ｖinと出力端子Ｖoutの間に抵抗Ｒを挿入し、出力端子Ｖoutとアースの間に容量Ｃを接続した回路図である。
今、入力端子Ｖinに、ω＝１／ＲＣ、ｊを虚数単位として電圧がｅｘｐｊωｔと表される交流を入力した場合、図２．Ａにおいては出力端子Ｖoutには電圧がｅｘｐｊ（ωｔ＋π／４）／√２と表される交流が出力され、図２．Ｂにおいては出力端子Ｖoutには電圧がｅｘｐｊ（ωｔ−π／４）／√２と表される交流が出力される。
【００１７】
図１のポリフェーズフィルタ１５の４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4への交流の入力が、出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4からどの様に出力されるかを説明する。図３．Ａは、図１のポリフェーズフィルタ１５の入力端子Ｖi-1に電圧Ｖinを入力し、図１のポリフェーズフィルタ１５の入力端子Ｖi-2、Ｖi-3及びＶi-4を接地した状態のポリフェーズフィルタ１６の回路図である。図３．Ａのポリフェーズフィルタ１６において、出力端子Ｖo-2及びＶo-3には交流が出力されないことは明らかであるので、図３．Ａのポリフェーズフィルタ１６は、容量Ｃ2、抵抗Ｒ2、容量Ｃ3及び抵抗Ｒ3を取り除いて短絡した、図３．Ｂのポリフェーズフィルタ１７に簡略化できる。即ち、図３．Ａのポリフェーズフィルタ１６の出力端子Ｖo-1及びＶo-4に出力される電圧は、図３．Ｂのポリフェーズフィルタ１７で考えることができる。
ω＝１／ＲＣとして、図３．Ｂのポリフェーズフィルタ１７の入力端子Ｖi-1に電圧Ｖin＝ｅｘｐｊωｔと表される交流を入力した場合、出力端子Ｖo-1には電圧がｅｘｐｊ（ωｔ＋π／４）／√２と表される交流が出力され、出力端子Ｖo-4には電圧がｅｘｐｊ（ωｔ−π／４）／√２と表される交流が出力される。
【００１８】
重ね合わせの原理に基づき、図１のポリフェーズフィルタ１５の４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に位相の異なる交流を入力した場合に、４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4がどの様な出力となるかを容易に示すことができる。
図４．Ａ、図４．Ｂ、図４．Ｃ及び図４．Ｄは、図１のポリフェーズフィルタ１５の４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に位相の異なる交流を入力する、４つの場合のそれぞれについて、４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4のそれぞれから出力される交流の位相と共に示した回路図である。図４．Ａ、図４．Ｂ、図４．Ｃ及び図４．Ｄの各回路を、ポリフェーズフィルタ１５−Ａ、１５−Ｂ、１５−Ｃ及び１５−Ｄと示す。図４．Ａのポリフェーズフィルタ１５−Ａ、図４．Ｂのポリフェーズフィルタ１５−Ｂ、図４．Ｃのポリフェーズフィルタ１５−Ｃ及び図４．Ｄのポリフェーズフィルタ１５−Ｄは、４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に入力される交流の位相と４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4から出力される交流の位相が異なるが、全て図１のポリフェーズフィルタ１５と同一の構成を有する。
図４．Ａに示す通り、４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に電圧が各々、ｅｘｐｊωｔ、ｅｘｐｊωｔ、ｅｘｐｊ（ωｔ＋π）及びｅｘｐｊ（ωｔ＋π）と表される交流を入力すると、４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4からは電圧が各々、ｅｘｐｊωｔ、ｅｘｐｊ（ωｔ＋π／２）、ｅｘｐｊ（ωｔ＋π）及びｅｘｐｊ（ωｔ＋３π／２）と表される交流が出力される。
図４．Ｂに示す通り、４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に電圧が各々、ｅｘｐｊωｔ、ｅｘｐｊ（ωｔ＋π）、ｅｘｐｊωｔ及びｅｘｐｊ（ωｔ＋π）と表される交流を入力すると、４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4からは電圧が各々、ｅｘｐｊ（ωｔ＋π／２）、ｅｘｐｊ（ωｔ＋３π／２）、ｅｘｐｊ（ωｔ＋π／２）、及びｅｘｐｊ（ωｔ＋３π／２）と表される交流が出力される。
図４．Ｃに示す通り、４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に電圧が各々、ｅｘｐｊωｔ、ｅｘｐｊ（ωｔ＋π／２）、ｅｘｐｊ（ωｔ＋π）及びｅｘｐｊ（ωｔ＋３π／２）と表される交流を入力すると、４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4からは電圧が各々、ｅｘｐｊ（ωｔ＋π／４）、ｅｘｐｊ（ωｔ＋３π／４）、ｅｘｐｊ（ωｔ＋５／４π）及びｅｘｐｊ（ωｔ＋７π／４）と表される交流が出力される。
図４．Ｄに示す通り、４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に電圧が各々、ｅｘｐｊωｔ、ｅｘｐｊ（ωｔ−π／２）、ｅｘｐｊ（ωｔ−π）及びｅｘｐｊ（ωｔ−３π／２）と表される交流を入力すると、４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4の電圧は全て０となり、交流は出力されない。
【００１９】
図４．Ａ及び図４．Ｂを比較すれば、次のことが明らかである。
まず、図４．Ａにおいては、出力端子Ｖo-1及びＶo-3の組を差動出力と考えると、例えば電位差Ｖo-1−Ｖo-3＝２ｅｘｐｊωｔである。また、出力端子Ｖo-2及びＶo-4の組を差動出力と考えると、例えば電位差Ｖo-2−Ｖo-4＝２ｅｘｐｊ（ωｔ＋π／２）である。これら２組の差動出力は、角周波数がωで等しく、位相差がπ／２となる。また、図４．Ａにおいては、出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4の出力は、位相差が順にπ／２ずつ異なる出力となっている。即ち、出力端子Ｖo-1の出力よりも出力端子Ｖo-2の出力の方が位相がπ／２進んでおり、出力端子Ｖo-2の出力よりも出力端子Ｖo-3の出力の方が位相がπ／２進んでおり、出力端子Ｖo-3の出力よりも出力端子Ｖo-4の出力の方が位相がπ／２進んでおり、出力端子Ｖo-4の出力よりも出力端子Ｖo-1の出力の方が位相がπ／２進んでいる。
次に、図４．Ｂにおいては、出力端子Ｖo-1及びＶo-3の組を差動出力と考えると、電位差Ｖo-1−Ｖo-3＝０である。また、出力端子Ｖo-2及びＶo-4の組を差動出力と考えると、電位差Ｖo-2−Ｖo-4＝０である。出力端子Ｖo-1及びＶo-2の組を差動出力と考えると、電位差Ｖo-1−Ｖo-2＝２ｅｘｐｊ（ωｔ＋π／２）である。また、出力端子Ｖo-3及びＶo-4の組を差動出力と考えると、電位差Ｖo-3−Ｖo-4＝２ｅｘｐｊ（ωｔ＋π／２）である。出力端子Ｖo-1及びＶo-4の組を差動出力と考えると、電位差Ｖo-1−Ｖo-4＝２ｅｘｐｊ（ωｔ＋π／２）である。また、出力端子Ｖo-3及びＶo-2の組を差動出力と考えると、電位差Ｖo-3−Ｖo-2＝２ｅｘｐｊ（ωｔ＋π／２）である。
結局、図４．Ｂにおいては、４つの出力端子をどの様に２組に分けても、その組となった２つの出力端子の差動出力は、別の組の２つの出力端子の差動出力と位相差がπ／２となることはない。
すると、１組の差動出力である、ｅｘｐｊωｔ及びｅｘｐｊ（ωｔ＋π）＝−ｅｘｐｊωｔを図１のポリフェーズフィルタ１５に入力して、互いに位相がπ／２異なる２組の差動出力を得るためには、図４．Ａのように入力する必要が有り、図４．Ｂのように入力してはいけない。
図１のポリフェーズフィルタ１５は、４つの等しい容量Ｃ1、Ｃ2、Ｃ3及びＣ4と４つの等しい抵抗Ｒ1、Ｒ2、Ｒ3及びＲ4を交互に環状に接続した回路であるので、１組の差動出力であるｅｘｐｊωｔ及びｅｘｐｊ（ωｔ＋π）を、４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に２つずつ入力する方法は、図４．Ａ又は図４．Ｂのいずれかに帰着し、他の方法は存在しない。即ち、図１のポリフェーズフィルタ１５に１組の差動出力であるｅｘｐｊωｔ及びｅｘｐｊ（ωｔ＋π）を入力して、位相差が順にπ／２ずつ異なる４つの出力を得る入力方法は、図４．Ａに示した入力方法に限定される。
【００２０】
図４．Ｃ及び図４．Ｄを比較すれば、次のことが明らかである。
まず、図４．Ｃのポリフェーズフィルタ１５−Ｃにおいて、入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4の入力は、位相差が順にπ／２ずつ異なる入力となっている。即ち、入力端子Ｖi-1の入力よりも入力端子Ｖi-2の入力の方が位相がπ／２進んでおり、入力端子Ｖi-2の入力よりも入力端子Ｖi-3の入力の方が位相がπ／２進んでおり、入力端子Ｖi-3の入力よりも入力端子Ｖi-4の入力の方が位相がπ／２進んでおり、入力端子Ｖi-4の入力よりも入力端子Ｖi-1の入力の方が位相がπ／２進んでいる。
また、図４．Ｃのポリフェーズフィルタ１５−Ｃにおいて、出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4の出力は、位相差が順にπ／２ずつ異なる出力となっている。即ち、出力端子Ｖo-1の出力よりも出力端子Ｖo-2の出力の方が位相がπ／２進んでおり、出力端子Ｖo-2の出力よりも出力端子Ｖo-3の出力の方が位相がπ／２進んでおり、出力端子Ｖo-3の出力よりも出力端子Ｖo-4の出力の方が位相がπ／２進んでおり、出力端子Ｖo-4の出力よりも出力端子Ｖo-1の出力の方が位相がπ／２進んでいる。
次に、図４．Ｄのポリフェーズフィルタ１５−Ｄにおいて、入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4の入力は、位相差が順にπ／２ずつ異なる入力となっている。即ち、入力端子Ｖi-1の入力よりも入力端子Ｖi-2の入力の方が位相がπ／２遅れており、入力端子Ｖi-2の入力よりも入力端子Ｖi-3の入力の方が位相がπ／２遅れており、入力端子Ｖi-3の入力よりも入力端子Ｖi-4の入力の方が位相がπ／２遅れており、入力端子Ｖi-4の入力よりも入力端子Ｖi-1の入力の方が位相がπ／２遅れている。
以上から明らかに、位相差が順にπ／２ずつ異なる交流を図１のポリフェーズフィルタ１５に入力して、位相差が順にπ／２ずつ異なる交流を出力させるためには、図４．Ｃのように入力する必要が有り、図４．Ｄのように入力してはいけない。
【００２１】
位相差が順にπ／２ずつ異なる交流を図１のポリフェーズフィルタ１５に入力する場合としては、図４．Ｃ及び図４．Ｄに示した入力方法の他に、４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に電圧が各々、ｅｘｐｊωｔ、ｅｘｐｊ（ωｔ＋π／２）、ｅｘｐｊ（ωｔ＋３π／２）及びｅｘｐｊ（ωｔ＋π）と表される交流を入力する場合があるが、この場合、４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4からは電圧が各々、ｅｘｐｊ（ωｔ＋π／４）、√２・ｅｘｐｊ（ωｔ＋π）、０及びｅｘｐｊ（ωｔ＋３π／２）と表される交流が出力される。出力端子Ｖo-3が常に０となるため、好ましくない。
簡単な考察から、位相差が順にπ／２ずつ異なる交流を図１のポリフェーズフィルタ１５に入力する場合は、今考えた場合と、図４．Ｃ及び図４．Ｄの場合のいずれかに帰着する。結局、位相差が順にπ／２ずつ異なる交流を図１のポリフェーズフィルタ１５に入力して、位相差が順にπ／２ずつ異なる交流を出力させるためには、図４．Ｃのように入力する必要が有る。
【００２２】
〔２段のポリフェーズフィルタ〕
良く知られているように、ポリフェーズフィルタは、図４．Ａのポリフェーズフィルタ１５−Ａと図４．Ｃのポリフェーズフィルタ１５−Ｃの縦続接続が汎用されている。即ち、図４．Ａのポリフェーズフィルタ１５−Ａの４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4を、各々、図４．Ｃのポリフェーズフィルタ１５−Ｃの４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に接続するものである。
この、図４．Ａのポリフェーズフィルタ１５−Ａと図４．Ｃのポリフェーズフィルタ１５−Ｃの縦続接続は、ポリフェーズフィルタの帯域幅を広げる効果を奏する。
【００２３】
ポリフェーズフィルタの２段構成が帯域幅を広げる理由を簡単に説明する。
今までの論議ではω＝１／ＲＣであったが、これを拡張する。ｔａｎφ＝１／ωＲＣとおく。ω＝１／ＲＣならばφ＝π／４であり、既に図２乃至図４．Ｄで説明した。
ω≠１／ＲＣ、即ちφ≠π／４とし、δ＝φ−π／４＝ａｒｃｔａｎ（１／ωＲＣ）−π／４とする。
この条件では、詳細を省くが、図４．Ａのポリフェーズフィルタ１５−Ａにおいて、４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4からは、絶対値が等しく、位相が０、π／２＋２δ、π、３π／２＋２δである電圧の交流が出力される。図４．Ｃのポリフェーズフィルタ１５−Ｃにおいて、４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に絶対値が等しく、位相が０、π／２＋２δ、π、３π／２＋２δである電圧の交流を入力すると、４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4からは、絶対値が等しい交流が出力される。それらの位相については、出力端子Ｖo-1の位相を基準として、出力端子Ｖo-2、Ｖo-3及びＶo-4の位相差は、順にπ／２−２δ2、π、３π／２−２δ2となる。
即ち、｜δ｜＝｜φ−π／４｜＝｜ａｒｃｔａｎ（１／ωＲＣ）−π／４｜≪１であれば、ポリフェーズフィルタの１段の出力よりも、２段の縦続接続の出力の方が、４つの出力の位相差がよりπ／２に近づくこととなる。即ち、ポリフェーズフィルタ２段の縦続接続により、位相差が順に実質的にπ／２となる４つの交流を得られる帯域幅は、ポリフェーズフィルタ１段での位相差が順に実質的にπ／２となる４つの交流を得られる帯域幅よりも広くなる。
【実施例１】
【００２４】
図５は本発明の具体的な一実施例に係るアクティブポリフェーズフィルタ１００の構成を示す回路図である。図５のアクティブポリフェーズフィルタ１００は、ポリフェーズフィルタ部１０と入力変換部２０とから成る。
【００２５】
ポリフェーズフィルタ部１０は、ポリフェーズフィルタ１１及び１２の縦続接続を有する。
ポリフェーズフィルタ１１は、４つの入力端子Ｆ1Ｉ1、Ｆ1Ｉ2、Ｆ1Ｉ3及びＦ1Ｉ4と、４つの出力端子Ｆ1Ｏ1、Ｆ1Ｏ2、Ｆ1Ｏ3及びＦ1Ｏ4を有し、４つの抵抗Ｒと４つの容量Ｃを交互に環状に接続した回路から成る。
ポリフェーズフィルタ１２は、４つの入力端子Ｆ2Ｉ1、Ｆ2Ｉ2、Ｆ2Ｉ3及びＦ2Ｉ4と、４つの出力端子Ｆ2Ｏ1、Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4を有し、４つの抵抗Ｒと４つの容量Ｃを交互に環状に接続した回路から成る。
ポリフェーズフィルタ部１０は、ポリフェーズフィルタ１１の４つの出力端子Ｆ1Ｏ1、Ｆ1Ｏ2、Ｆ1Ｏ3及びＦ1Ｏ4が、各々、ポリフェーズフィルタ１２の４つの入力端子Ｆ2Ｉ1、Ｆ2Ｉ2、Ｆ2Ｉ3及びＦ2Ｉ4に接続されている。ポリフェーズフィルタ１１及び１２の縦続接続で構成されるポリフェーズフィルタ部１０の全体としての入力端子は、ポリフェーズフィルタ１１の入力端子Ｆ1Ｉ1、Ｆ1Ｉ2、Ｆ1Ｉ3及びＦ1Ｉ4であり、ポリフェーズフィルタ部１０の全体としての出力端子は、ポリフェーズフィルタ１２の出力端子Ｆ2Ｏ1、Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4である。
【００２６】
ポリフェーズフィルタ１１の内部構成は、基本的には図４．Ａのポリフェーズフィルタ１５−Ａと同様であるが、敢えて図５のポリフェーズフィルタ１１の４つの入力端子Ｆ1Ｉ1、Ｆ1Ｉ2、Ｆ1Ｉ3及びＦ1Ｉ4と、４つの出力端子Ｆ1Ｏ1、Ｆ1Ｏ2、Ｆ1Ｏ3及びＦ1Ｏ4とが、図４．Ａのポリフェーズフィルタ１５−Ａのいずれの端子と対応するかについては明示しないこととする。
即ち、図５のポリフェーズフィルタ１１の４つの出力端子Ｆ1Ｏ1、Ｆ1Ｏ2、Ｆ1Ｏ3及びＦ1Ｏ4の関係は、以下に示す通り、出力端子Ｆ1Ｏ1の出力の位相を基準として出力端子Ｆ1Ｏ2、Ｆ1Ｏ3及びＦ1Ｏ4各出力の位相差が、π／２、π、３π／２であることのみを条件とする。
例えば、図５のポリフェーズフィルタ１１の４つの入力端子Ｆ1Ｉ1、Ｆ1Ｉ2、Ｆ1Ｉ3及びＦ1Ｉ4が、順に、図４．Ａのポリフェーズフィルタ１５−Ａの４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に対応する場合に、図５のポリフェーズフィルタ１１の４つの出力端子Ｆ1Ｏ1、Ｆ1Ｏ2、Ｆ1Ｏ3及びＦ1Ｏ4は、順に、図４．Ａのポリフェーズフィルタ１５−Ａの４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4に対応しても良く、順に、Ｖo-2、Ｖo-3、Ｖo-4及びＶo-1に対応しても良く、順に、Ｖo-3、Ｖo-4、Ｖo-1及びＶo-2に対応しても良く、順に、Ｖo-4、Ｖo-1、Ｖo-2及びＶo-3に対応しても良い。
【００２７】
ポリフェーズフィルタ１２の内部構成は、基本的には図４．Ｃのポリフェーズフィルタ１５−Ｃと同様であるが、敢えて図５のポリフェーズフィルタ１２の４つの入力端子Ｆ2Ｉ1、Ｆ2Ｉ2、Ｆ2Ｉ3及びＦ2Ｉ4と、４つの出力端子Ｆ2Ｏ1、Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4とが、図４．Ｃのポリフェーズフィルタ１５−Ｃのいずれの端子と対応するかについては明示しないこととする。
即ち、図５のポリフェーズフィルタ１２の４つの入力端子Ｆ2Ｉ1、Ｆ2Ｉ2、Ｆ2Ｉ3及びＦ2Ｉ4は、以下に示す通り、入力端子Ｆ2Ｉ1の入力の位相を基準として入力端子Ｆ2Ｉ2、Ｆ2Ｉ3及びＦ2Ｉ4各出力の位相差が、π／２、π、３π／２であることのみを条件とする。同様に４つの出力端子Ｆ2Ｏ1、Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4は、以下に示す通り、出力端子Ｆ2Ｏ1の出力の位相を基準として出力端子Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4各出力の位相差が、π／２、π、３π／２であることのみを条件とする。
例えば、図５のポリフェーズフィルタ１２の４つの入力端子Ｆ2Ｉ1、Ｆ2Ｉ2、Ｆ2Ｉ3及びＦ2Ｉ4が、順に、図４．Ｃのポリフェーズフィルタ１５−Ｃの４つの入力端子Ｖi-1、Ｖi-2、Ｖi-3及びＶi-4に対応する場合に、図５のポリフェーズフィルタ１２の４つの出力端子Ｆ2Ｏ1、Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4は、順に、図４．Ｃのポリフェーズフィルタ１５−Ｃの４つの出力端子Ｖo-1、Ｖo-2、Ｖo-3及びＶo-4に対応しても良く、順に、Ｖo-2、Ｖo-3、Ｖo-4及びＶo-1に対応しても良く、順に、Ｖo-3、Ｖo-4、Ｖo-1及びＶo-2に対応しても良く、順に、Ｖo-4、Ｖo-1、Ｖo-2及びＶo-3に対応しても良い。
【００２８】
入力変換部２０は、５つのｎｐｎトランジスタＱ1、Ｑ2、Ｑ3、Ｑ4及びＱ5と、２つの容量Ｃi及びＣbと、定電流源２５とから成る。ｎｐｎトランジスタＱ1、Ｑ2及びＱ3は素子特性が等しく、ｎｐｎトランジスタＱ4及びＱ5は素子特性が等しいものとし、且つ、ｎｐｎトランジスタＱ1、Ｑ2及びＱ3とｎｐｎトランジスタＱ4及びＱ5の差異は、ベースとエミッタの接触面積の差異に基づくもののみとする。
容量Ｃiは、一端が非平衡の高周波電力ＲＦの入力に接続され、他端がｎｐｎトランジスタＱ1のエミッタと、ｎｐｎトランジスタＱ2のベース及びコレクタと、ｎｐｎトランジスタＱ3のベースに接続されている。
定電流源２５の正極が、ｎｐｎトランジスタＱ1のベースと、ｎｐｎトランジスタＱ4のベース及びコレクタに接続され、ｎｐｎトランジスタＱ4のエミッタがｎｐｎトランジスタＱ5のベース及びコレクタに接続されている。また、ｎｐｎトランジスタＱ2及びｎｐｎトランジスタＱ5のエミッタが接地されている。ここに、ｎｐｎトランジスタＱ1、ｎｐｎトランジスタＱ2、ｎｐｎトランジスタＱ4及びｎｐｎトランジスタＱ5はトランスリニア回路を形成している。即ち、ループを、ｎｐｎトランジスタＱ5のエミッタ、ベース、ｎｐｎトランジスタＱ4のエミッタ、ベース、ｎｐｎトランジスタＱ1のベース、エミッタ、ｎｐｎトランジスタＱ2のベース、エミッタの順に考えれば良い。今、ｎｐｎトランジスタＱ1、ｎｐｎトランジスタＱ2、ｎｐｎトランジスタＱ4及びｎｐｎトランジスタＱ5のコレクタ電流をＩ1C、Ｉ2C、Ｉ4C、Ｉ5Cとし、ｎｐｎトランジスタＱ1及びＱ2のベースとエミッタの接触面積がｎｐｎトランジスタＱ4及びＱ5のベースとエミッタの接触面積のＭ倍だとすれば、トランスリニア原理によりＩ1CＩ2C＝Ｍ2Ｉ4CＩ5Cが成立する。
定電流源２５からｎｐｎトランジスタＱ1のベースに流れるバイアス電流が十分小さければ、定電流源２５からの電流はほとんどｎｐｎトランジスタＱ4のコレクタ電流Ｉ4Cになると考えて良い。この時、Ｉ4C＝Ｉ5Cだから、ｎｐｎトランジスタＱ4のコレクタ電流Ｉ4CとｎｐｎトランジスタＱ5のコレクタ電流Ｉ5Cはほぼ一定であると考えて良い。
これにより、トランスリニア原理により、ｎｐｎトランジスタＱ1のコレクタ電流Ｉ1CとｎｐｎトランジスタＱ2のコレクタ電流Ｉ2Cの積はほぼ一定となる。
【００２９】
また、ｎｐｎトランジスタＱ3のエミッタが接地されており、ｎｐｎトランジスタＱ2及びｎｐｎトランジスタＱ3はカレントミラー回路を形成している。このため、ｎｐｎトランジスタＱ2のコレクタ電流Ｉ2CとｎｐｎトランジスタＱ3のコレクタ電流Ｉ3Cは等しくなる。
以上から、ｎｐｎトランジスタＱ1のコレクタ電流Ｉ1CとｎｐｎトランジスタＱ3のコレクタ電流Ｉ3Cの積はほぼ一定となる。
ｎｐｎトランジスタＱ1のコレクタが、ポリフェーズフィルタ１１の入力端子Ｆ1Ｉ1及びＦ1Ｉ2に接続され、ｎｐｎトランジスタＱ3のコレクタが、ポリフェーズフィルタ１１の入力端子Ｆ1Ｉ3及びＦ1Ｉ4に接続されている。
また、定電流源２５の正極は容量Ｃbを介して接地され、定電流源２５の負極は正の定電圧源ＶCCに接続されている。また、定電圧源ＶCCとポリフェーズフィルタ１２の４つの出力端子Ｆ2Ｏ1、Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4とは、各々抵抗Ｒf1、Ｒf2、Ｒf3及びＲf4を介して接続されている。
【００３０】
今、高周波電力ＲＦにより、容量ＣiからｎｐｎトランジスタＱ1のエミッタと、ｎｐｎトランジスタＱ2のベース及びコレクタと、ｎｐｎトランジスタＱ3のベースに流れ出す電流の合計をＩRFとおくと、ＩRFとｎｐｎトランジスタＱ1のエミッタ電流の和がｎｐｎトランジスタＱ2のコレクタ電流Ｉ2Cに等しくなる。ｎｐｎトランジスタＱ1のエミッタ電流をコレクタ電流Ｉ1Cに等しいとおき、カレントミラーによりＩ2C＝Ｉ3Cを考慮すると、ＩRF＋Ｉ1C＝Ｉ3C、即ち、ＩRF＝Ｉ3C−Ｉ1Cとなる。これは、非平衡な高周波電力ＲＦの入力電流ＩRFが、ｎｐｎトランジスタＱ1のコレクタ電流Ｉ1CとｎｐｎトランジスタＱ3のコレクタ電流Ｉ3Cの差動出力に変換されることを意味する。
また上述の通り、ｎｐｎトランジスタＱ1のコレクタ電流Ｉ1CとｎｐｎトランジスタＱ3のコレクタ電流Ｉ3Cの積はほぼ一定となっている。こうして、極めて広い入力電力範囲に対し、線形な差動出力を得ることが可能となる。
図２乃至図４．Ｄで説明した時には、直流バイアスを考慮せずに説明したが、直流バイアスがある場合でもポリフェーズフィルタは当然に作動する。
【００３１】
図５のアクティブポリフェーズフィルタ１００の入出力特性をシミュレーションした。その結果を図６に２つのグラフ図として示す。尚、図６．Ａ及び図６．Ｂではポリフェーズフィルタ部１０の出力端子（ポリフェーズフィルタ１２の出力端子）Ｆ2Ｏ1、Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4の電圧を、Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４として示す。ポリフェーズフィルタ１１の４つのＲを全て６６Ω、ポリフェーズフィルタ１２の４つのＲを全て６２Ωとし、ポリフェーズフィルタ１１の４つのＣとフェーズフィルタ１２の４つのＣを全て０．１ｐＦとした。
図６．Ａは、アクティブポリフェーズフィルタ１００の入力である、入力変換部２０の高周波入力ＲＦを、２４ＧＨｚ、−１０ｄＢｍとしたときの、アクティブポリフェーズフィルタ１００の出力である出力端子Ｆ2Ｏ1、Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4の電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３及びＶｏｕｔ４を示すグラフ図である。横軸の単位はピコ秒、縦軸の単位はミリボルトとした。アクティブポリフェーズフィルタ１００の４つの出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３及びＶｏｕｔ４にはそれぞれ歪が生じており、各出力の電圧振幅も異なっていることがわかる。
図６．Ｂは、図６．Ａの結果に基づき、アクティブポリフェーズフィルタ１００の出力を差動出力として表現したものである。即ち、出力端子Ｆ2Ｏ3に対する出力端子Ｆ2Ｏ1の電位Ｖｏｕｔ１−Ｖｏｕｔ３と、出力端子Ｆ2Ｏ4に対する出力端子Ｆ2Ｏ2の電圧Ｖｏｕｔ２−Ｖｏｕｔ４をプロットしたものである。差動出力Ｖｏｕｔ１−Ｖｏｕｔ３とＶｏｕｔ２−Ｖｏｕｔ４は、歪の極めて小さい正弦波となり、且つそれらはπ／２の位相差を生じている。
このように、図５のアクティブポリフェーズフィルタ１００を用いると、２４ＧＨｚ、−１０ｄＢｍの非平衡な高周波電力を入力することで、π／２の位相差の２組の差動出力を得ることができる。
【００３２】
〔実施例１に対し、大電力を入力した場合〕
さて、図５のアクティブポリフェーズフィルタ１００に、２４ＧＨｚ、０ｄＢｍの非平衡な高周波電力を入力するシミュレーションを実施したところ、２組の差動出力が大きく歪むことがわかった。これを図７に示す。
図７．Ａは、アクティブポリフェーズフィルタ１００の高周波入力ＲＦを、２４ＧＨｚ、０ｄＢｍとしたときの、アクティブポリフェーズフィルタ１００の電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３及びＶｏｕｔ４を示すグラフ図である。アクティブポリフェーズフィルタ１００の４つの出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３及びＶｏｕｔ４にはそれぞれ非常に激しい歪が生じていることがわかる。
図７．Ｂは、図７．Ａの結果に基づき、アクティブポリフェーズフィルタ１００の出力を差動出力として表現したものである。差動出力Ｖｏｕｔ１−Ｖｏｕｔ３とＶｏｕｔ２−Ｖｏｕｔ４には、歪が大きく残っており、π／２の位相差を有する２つの正弦波とはならない。
図７．Ｃは、図７．Ｂの差動出力Ｖｏｕｔ１−Ｖｏｕｔ３について、スペクトル分析したものである。周波数２４ＧＨｚの入力した高周波の基本波が−７．４１５ｄＢｍであるのに対し、周波数４８ＧＨｚの２次高調波が−２９．９９１ｄＢｍ含まれていることがわかる。即ち、２次高調波は、基本波に対し、２２．５７６ｄＢｍしか小さくない。
このように、実施例１で示した図５のアクティブポリフェーズフィルタ１００は、入力電力が大きくなると、差動出力に比較的大電力の二次高調波が出力されてしまうことがわかる。
【実施例２】
【００３３】
そこで、図８に示すアクティブポリフェーズフィルタ２００を構成し、シミュレーションを実施した。
図８は、本発明の具体的な第２の実施例に係るアクティブポリフェーズフィルタ２００の構成を示す回路図である。
図８のアクティブポリフェーズフィルタ２００は、ポリフェーズフィルタ部１０と入力変換部２１とから成る。図８のアクティブポリフェーズフィルタ２００のポリフェーズフィルタ部１０の構成は、図５のアクティブポリフェーズフィルタ１００のポリフェーズフィルタ部１０の構成と全く同様である。即ち、ポリフェーズフィルタ１１及び１２の縦続接続を有し、ポリフェーズフィルタ１１の４つの出力端子Ｆ1Ｏ1、Ｆ1Ｏ2、Ｆ1Ｏ3及びＦ1Ｏ4が、各々、ポリフェーズフィルタ１２の４つの入力端子Ｆ2Ｉ1、Ｆ2Ｉ2、Ｆ2Ｉ3及びＦ2Ｉ4に接続されている。定電圧源ＶCCとポリフェーズフィルタ１２の４つの出力端子Ｆ2Ｏ1、Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4とは、各々抵抗Ｒf1、Ｒf2、Ｒf3及びＲf4を介して接続されている。
【００３４】
図８のアクティブポリフェーズフィルタ２００の入力変換部２１は、図５のアクティブポリフェーズフィルタ１００の入力変換部２０に対し、３つのｎｐｎトランジスタＱ6、Ｑ7及びＱ8と容量Ｃi-2を追加し、高周波入力を平衡入力としたものであり、接続順に一部変更がある。尚、図８のアクティブポリフェーズフィルタ２００の入力変換部２１の容量Ｃi-1は、図５のアクティブポリフェーズフィルタ１００の入力変換部２０の容量Ｃiに相当するものである。
【００３５】
図８のアクティブポリフェーズフィルタ２００の入力変換部２１の構成は次の通りである。
平衡な高周波入力の正相が、容量Ｃi-1を介してｎｐｎトランジスタＱ1のエミッタと、ｎｐｎトランジスタＱ2のベース及びコレクタと、ｎｐｎトランジスタＱ3のベースに接続されている。この他、定電流源２５の正極と接地間での、５つのｎｐｎトランジスタＱ1、Ｑ2、Ｑ3、Ｑ4及びＱ5と、容量Ｃbの接続は図５のアクティブポリフェーズフィルタ１００と全く同様である。当然に、容量Ｃi-1からｎｐｎトランジスタＱ1のエミッタと、ｎｐｎトランジスタＱ2のベース及びコレクタと、ｎｐｎトランジスタＱ3のベースに流れ出す電流の合計をＩ+RFとおき、ｎｐｎトランジスタＱ1のコレクタ電流をＩ1C、ｎｐｎトランジスタＱ3のコレクタ電流をＩ3Cとおくと、Ｉ+RF＝Ｉ3C−Ｉ1Cとなる。
【００３６】
平衡な高周波入力の逆相が、容量Ｃi-2を介してｎｐｎトランジスタＱ6のエミッタと、ｎｐｎトランジスタＱ7のベース及びコレクタと、ｎｐｎトランジスタＱ8のベースに接続されている。また、定電流源２５の正極がｎｐｎトランジスタＱ6のベースに接続され、ｎｐｎトランジスタＱ7のエミッタが接地されることにより、ｎｐｎトランジスタＱ6、ｎｐｎトランジスタＱ7、ｎｐｎトランジスタＱ4、ｎｐｎトランジスタＱ5はトランスリニア回路を形成する。また、ｎｐｎトランジスタＱ8のエミッタが接地されており、ｎｐｎトランジスタＱ7及びｎｐｎトランジスタＱ8はカレントミラー回路を形成する。
これにより、容量Ｃi-2からｎｐｎトランジスタＱ6のエミッタと、ｎｐｎトランジスタＱ7のベース及びコレクタと、ｎｐｎトランジスタＱ8のベースに流れ出す電流の合計をＩ-RF（＝−Ｉ+RF）とおき、ｎｐｎトランジスタＱ6のコレクタ電流をＩ6C、ｎｐｎトランジスタＱ8のコレクタ電流をＩ8Cとおくと、Ｉ-RF＝Ｉ8C−Ｉ6Cとなる。
【００３７】
こうして、ポリフェーズフィルタ部１０のポリフェーズフィルタ１１の４つの入力端子Ｆ1Ｉ1、Ｆ1Ｉ2、Ｆ1Ｉ3及びＦ1Ｉ4に、各々、ｎｐｎトランジスタＱ1のコレクタ、ｎｐｎトランジスタＱ3のコレクタ、ｎｐｎトランジスタＱ6のコレクタ、ｎｐｎトランジスタＱ8のコレクタが接続される。
【００３８】
図８のアクティブポリフェーズフィルタ２００の入出力特性をシミュレーションした。
図９は、実施例１の図６に対応し、図８のアクティブポリフェーズフィルタ２００に２４ＧＨｚ、−１０ｄＢｍの平衡な小電力を入力した場合の２つのグラフ図である。
図９．Ａは、アクティブポリフェーズフィルタ２００の出力である出力端子Ｆ2Ｏ1、Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4の電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３及びＶｏｕｔ４を示すグラフ図である。アクティブポリフェーズフィルタ２００の４つの出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３及びＶｏｕｔ４にはほとんど歪が生じておらず、ほぼ正弦波であって、各出力の電圧振幅もほぼ一致していることがわかる。
図９．Ｂは、図９．Ａの結果に基づき、アクティブポリフェーズフィルタ２００の出力を差動出力として表現したものである。差動出力Ｖｏｕｔ１−Ｖｏｕｔ３とＶｏｕｔ２−Ｖｏｕｔ４は、ほぼ歪の無い振幅の等しい正弦波となり、且つそれらはπ／２の位相差を生じている。
このように、図８のアクティブポリフェーズフィルタ２００は、２４ＧＨｚ、−１０ｄＢｍの平衡な高周波電力を入力することで、振幅の等しい、π／２の位相差の２組の差動出力を得ることができる。
【００３９】
図１０は、実施例１の図７に対応し、図８のアクティブポリフェーズフィルタ２００に２４ＧＨｚ、０ｄＢｍの平衡な大電力を入力した場合の３つのグラフ図である。
図１０．Ａは、アクティブポリフェーズフィルタ２００の出力である出力端子Ｆ2Ｏ1、Ｆ2Ｏ2、Ｆ2Ｏ3及びＦ2Ｏ4の電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３及びＶｏｕｔ４を示すグラフ図である。アクティブポリフェーズフィルタ２００の４つの出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３及びＶｏｕｔ４にはそれぞれ歪が生じており、各出力の電圧振幅も異なっていることがわかる。
図１０．Ｂは、図１０．Ａの結果に基づき、アクティブポリフェーズフィルタ２００の出力を差動出力として表現したものである。差動出力Ｖｏｕｔ１−Ｖｏｕｔ３とＶｏｕｔ２−Ｖｏｕｔ４は、ほぼ歪の無い振幅の等しい正弦波となり、且つそれらはπ／２の位相差を生じている。
図１０．Ｃは、図１０．Ｂの差動出力Ｖｏｕｔ１−Ｖｏｕｔ３について、スペクトル分析したものである。周波数２４ＧＨｚの入力した高周波の基本波が−数ｄＢｍであるのに対し、周波数４８ＧＨｚの２次高調波が−３２０ｄＢｍと、ほぼ完全に抑制されていることがわかる。その他の偶数次成分も極めて効率的に抑制されている。尚、図８のアクティブポリフェーズフィルタ２００の差動出力における３次高調波は、実施例１の図５のアクティブポリフェーズフィルタ１００において図７．Ｃで示したのと同様、−４０ｄＢｍ程度であり、実用上問題ない。また、バンドパスフィルタで容易に除去可能である。
このように、図８のアクティブポリフェーズフィルタ２００を用いると、２４ＧＨｚ、０ｄＢｍの平衡な大電力の高周波電力を入力することで、振幅の等しい、π／２の位相差の２組の差動出力を得ることができる。
【００４０】
〔実施例２の実施例１に対する優位性の考察〕
次に図８に示した、実施例２に係るアクティブポリフェーズフィルタ２００が、図５に示した実施例１に係るアクティブポリフェーズフィルタ１００に対して優位である理由について考察する。
以下、高調波は入力される高周波入力源ＲＦには全く含まれておらず、図５のアクティブポリフェーズフィルタ１００においては、主としてｎｐｎトランジスタＱ1において発生してそのコレクタ電流Ｉ1Cとして入力端子Ｆ1Ｉ1及びＦ1Ｉ2に入力され、ｎｐｎトランジスタＱ3において発生してそのコレクタ電流Ｉ3Cとして入力端子Ｆ1Ｉ3及びＦ1Ｉ4に入力されるものとする。
【００４１】
図５のアクティブポリフェーズフィルタ１００において、ポリフェーズフィルタ部１０のＦ1Ｉ1及びＦ1Ｉ2への入力であるｎｐｎトランジスタＱ1のコレクタ電位が、一定の直流バイアスに対してｅｘｐｊωｔであり、Ｆ1Ｉ3及びＦ1Ｉ4への入力であるｎｐｎトランジスタＱ3のコレクタ電位が、一定の直流バイアスに対してｅｘｐｊ（ωｔ＋π）であるとする。更に高調波成分が、それらの純粋な二次高調波であるｅｘｐ２ｊωｔとｅｘｐｊ２（ωｔ＋π）＝ｅｘｐ２ｊωｔのみであるとすれば、図１以下で検討したポリフェーズフィルタの特性から、当該高調波成分は４つの入力端子に完全に同相で入力されるので、４つの出力端子からも同相で出力される。この場合は差動出力には高調波が全く残らないはずである。
【００４２】
そこで、ｎｐｎトランジスタＱ1とｎｐｎトランジスタＱ3がプッシュプル回路的な作用をすることを踏まえて、以下考察する。
図１１．Ａは実施例１のアクティブポリフェーズフィルタ１００の構成の一部を電流の符号と共に示す回路図（部分図）である。図１１．Ａに示す通り、ｎｐｎトランジスタＱ1のコレクタに流れ込む方向を正としてコレクタ電流Ｉ1Cを、ｎｐｎトランジスタＱ1のベースに流れ込む方向を正としてベース電流Ｉ1Bを定義する。同様に、ｎｐｎトランジスタＱ2のコレクタに流れ込む方向を正としてコレクタ電流Ｉ2Cを、ｎｐｎトランジスタＱ2のベースに流れ込む方向を正としてベース電流Ｉ2Bを定義し、ｎｐｎトランジスタＱ3のコレクタに流れ込む方向を正としてコレクタ電流Ｉ3Cを、ｎｐｎトランジスタＱ3のベースに流れ込む方向を正としてベース電流Ｉ3Bを定義する。また、容量Ｃi-1からｎｐｎトランジスタＱ1のエミッタと、ｎｐｎトランジスタＱ2のベース及びコレクタと、ｎｐｎトランジスタＱ3のベースに流れ出す方向を正としてそれら電流の合計をＩRFとおく。
トランスリニア回路において、積Ｉ1CＩ3Cが一定で、ＩRF＝Ｉ3C−Ｉ1Cが成り立つ場合、非特許文献１にもある通り、図１１．ＡのＩRFの符号が正負いずれとなっても、Ｉ1CとＩ3Cの符号は負とはならない。
図１１．Ａの高周波入力の電流ＩRFが０の時、電流Ｉ1CとＩ3Cは正のバイアス電流Ｉzとなる。
ＩRFの絶対値が小さいときは、Ｉ1C≒Ｉz−ＩRF／２、Ｉ3C≒Ｉz＋ＩRF／２となる。
ＩRFの絶対値が正で大きいときは、Ｉ1C≒Ｉz2／ＩRF、Ｉ3C≒ＩRFとなる。
ＩRFの絶対値が負で大きいときは、Ｉ1C≒−ＩRF、Ｉ3C≒−Ｉz2／ＩRFとなる。即ち、図５の入力変換部２０は、ＡＢ級プッシュプル回路に近い作用をすると考えられる。
ところで、ＩRF＋Ｉ1C＋Ｉ1B＝Ｉ2B＋Ｉ2C＋Ｉ3Bである。
また、カレントミラー回路において、常に、Ｉ2B＝Ｉ3B且つＩ2C＝Ｉ3Cである。
これらから、ＩRF＋Ｉ1C＋Ｉ1B＝Ｉ3C＋２Ｉ3Bが成立する。即ち、非特許文献１のＩRF＝Ｉ3C−Ｉ1Cはやや正確性に欠ける。
尚、ＩRFの絶対値が正で大きく、Ｉ1C≒Ｉz2／ＩRF、Ｉ3C≒ＩRFのときには、Ｉ1B≒０、Ｉ3B＞０であるので、ＩRF＝Ｉ3C−Ｉ1C＋２Ｉ3Bとおける。一方、ＩRFの絶対値が負で大きく、Ｉ1C≒−ＩRF、Ｉ3C≒−Ｉz2／ＩRFのときには、Ｉ1B＞０、Ｉ3B≒０であるので、ＩRF＝Ｉ3C−Ｉ1C−Ｉ1Bとおける。
【００４３】
図１１．Ｂは実施例２のアクティブポリフェーズフィルタ２００の構成の一部を電流の符号と共に示す回路図（部分図）である。図１１．Ｂの電流の符号と定義のうち、コレクタ電流Ｉ1C、ベース電流Ｉ1B、コレクタ電流Ｉ2C、ベース電流Ｉ2B、コレクタ電流Ｉ3C、ベース電流Ｉ3B、電流ＩRFについては図１１．Ａでの定義と同様である。
明らかに、ＩRF＋Ｉ1C＋Ｉ1B＝Ｉ2B＋Ｉ2C＋Ｉ3Bである。
また、カレントミラー回路において、常に、Ｉ2B＝Ｉ3B且つＩ2C＝Ｉ3Cである。
更に、図１１．Ｂに示す通り、ｎｐｎトランジスタＱ6のコレクタに流れ込む方向を正としてコレクタ電流Ｉ6Cを、ｎｐｎトランジスタＱ6のベースに流れ込む方向を正としてベース電流Ｉ6Bを定義する。同様に、ｎｐｎトランジスタＱ7のコレクタに流れ込む方向を正としてコレクタ電流Ｉ7Cを、ｎｐｎトランジスタＱ7のベースに流れ込む方向を正としてベース電流Ｉ7Bを定義し、ｎｐｎトランジスタＱ8のコレクタに流れ込む方向を正としてコレクタ電流Ｉ8Cを、ｎｐｎトランジスタＱ8のベースに流れ込む方向を正としてベース電流Ｉ8Bを定義する。また、容量Ｃi-2からｎｐｎトランジスタＱ6のエミッタと、ｎｐｎトランジスタＱ7のベース及びコレクタと、ｎｐｎトランジスタＱ8のベースに流れ出す方向を正とするとそれら電流の合計は−ＩRFとなる。
明らかに、−ＩRF＋Ｉ6C＋Ｉ6B＝Ｉ7B＋Ｉ7C＋Ｉ8Bである。
また、カレントミラー回路において、常に、Ｉ7B＝Ｉ7B且つＩ8C＝Ｉ8Cである。
以上から、ＩRF＋Ｉ1C＋Ｉ1B＝Ｉ3C＋２Ｉ3Bが成立し、−ＩRF＋Ｉ6C＋Ｉ6B＝Ｉ8C＋２Ｉ8Bが成立する。
【００４４】
図１２は、実施例１のアクティブポリフェーズフィルタ１００のポリフェーズフィルタ部１０の４入力端子Ｆ1Ｉ1、Ｆ1Ｉ2、Ｆ1Ｉ3及びＦ1Ｉ4の電流波形、即ちｎｐｎトランジスタＱ1のコレクタ電流Ｉ1CとｎｐｎトランジスタＱ3のコレクタ電流Ｉ3Cを説明するための１１個のグラフ図である。
そこで、高周波入力の電流ＩRFの振幅が大きい場合を考える。図１２のＩRFのグラフのように、基本波の周期Ｔの前半である、時刻ｔ＝０からｔ＝Ｔ／２まではＩRF≧０、基本波の周期Ｔの後半である、時刻ｔ＝Ｔ／２からｔ＝ＴまではＩRF≦０とおく。説明を見通しよくするため、図１２のＩ1Cのグラフのように、時刻ｔ＝０からｔ＝Ｔ／２まではＩ1C＝０、時刻ｔ＝Ｔ／２からｔ＝ＴまではＩ1C＝−ＩRFとなり、Ｉ3Cのグラフのように、時刻ｔ＝０からｔ＝Ｔ／２まではＩ3C＝ＩRF、時刻ｔ＝Ｔ／２からｔ＝ＴまではＩ3C＝０と簡略化する。
【００４５】
図１２のＩ1Cについて、奇数次成分と偶数次成分に分解することを考えると、それらの波形は、図１２でＩ1C-oddと、Ｉ1C-evenと示した波形となることがわかる。即ち、図１２の周期Ｔの正弦波である高周波電流ＩRFが図５の入力変換部２０に入力されると、ｎｐｎトランジスタＱ1のコレクタ電流Ｉ1Cは図１２でＩ1C-oddと、Ｉ1C-evenと示した波形の和としてポリフェーズフィルタ部１０の入力端子Ｆ1Ｉ1とＦ1Ｉ2に入力される。全く同様に考えると、ｎｐｎトランジスタＱ3のコレクタ電流Ｉ3Cは図１２でＩ3C-oddと、Ｉ3C-evenと示した波形の和としてポリフェーズフィルタ部１０の入力端子Ｆ1Ｉ3とＦ1Ｉ4に入力される。
ここで重要なことは、奇数次成分は周期Ｔの基本波成分が最も大きく、偶数次成分は周期Ｔ／２の２次高調波成分が最も大きいことである。
【００４６】
ポリフェーズフィルタ部１０は４つの入力毎に線形応答するものと考えられるので、入力を奇数次成分と偶数次成分に分けて出力を考察することが可能である。
Ｉ1C-oddとＩ3C-oddとが、位相差πの基本波のみの場合は、図４．Ａでの議論通り、基本波成分が４つの入力端子Ｆ1Ｉ1、Ｆ1Ｉ2、Ｆ1Ｉ3及びＦ1Ｉ4に位相差０、０、π、πの基本波を入力することで、互いにπ／２位相の異なる、２組の差動出力を得ることができる。この時基本波の振幅がＩ1C-oddとＩ3C-oddで異なったとしても、出力の振幅が変化するほかは大差が無い。また、高次成分はポリフェーズフィルタ部１０の出力に伝搬するが、Ｉ1C-oddとＩ3C-oddにおける電力比が小さいので、最終的な影響は比較的小さい。
一方偶数次成分であるＩ1C-evenとＩ3C-evenの波形が完全に一致するならば、４つの入力端子Ｆ1Ｉ1、Ｆ1Ｉ2、Ｆ1Ｉ3及びＦ1Ｉ4の全てに同一の波形の高周波を入力することとなり、ポリフェーズフィルタ部１０の２組の差動出力はいずれも０となる。
ところが偶数次成分であるＩ1C-evenとＩ3C-evenの波形が完全に一致しない場合は、４つの入力端子Ｆ1Ｉ1、Ｆ1Ｉ2、Ｆ1Ｉ3及びＦ1Ｉ4のうち、例えば隣り合うＦ1Ｉ1及びＦ1Ｉ2にＩ1C-even−Ｉ3C-evenを入力し、他の２つに入力を０としたことと同様となり、ポリフェーズフィルタ部１０の２組の差動出力のいずれにも、大きな偶数次成分が残ることとなる。
ここで、図５の入力変換部２０は、ＡＢ級プッシュプル回路に近い作用をするとは言え、ｎｐｎトランジスタＱ1とｎｐｎトランジスタＱ3は等価でない。例えばそれらの入力インピーダンスは等しくない。このため、高周波入力の電流ＩRFの振幅が大きくなると、ｎｐｎトランジスタＱ1とｎｐｎトランジスタＱ3のコレクタ電流の偶数次成分、特に二次高調波に大きな差が生じ、これがポリフェーズフィルタ部１０の２組の差動出力に大きな偶数次成分が残ることに繋がる。
このように、図５の入力変換部２０はｎｐｎトランジスタＱ1とｎｐｎトランジスタＱ3は等価でないので、入力が大きいときにコレクタ電流の偶数次成分、特に二次高調波に大きな差が生じ、ポリフェーズフィルタ部１０の２組の差動出力に偶数次成分が抑制されずに伝搬することとなる。
【００４７】
実施例２のアクティブポリフェーズフィルタ２００においては事情が異なる。
図１３は、実施例２のアクティブポリフェーズフィルタ２００のポリフェーズフィルタ部１０の４入力端子Ｆ1Ｉ1、Ｆ1Ｉ2、Ｆ1Ｉ3及びＦ1Ｉ4の電流波形、即ちｎｐｎトランジスタＱ1のコレクタ電流Ｉ1C、ｎｐｎトランジスタＱ3のコレクタ電流Ｉ3C、ｎｐｎトランジスタＱ6のコレクタ電流Ｉ6C及びｎｐｎトランジスタＱ8のコレクタ電流Ｉ8Cの電流波形を説明するための１３個のグラフ図である。
図１２と同様に、図１３においても高周波入力の電流ＩRFのグラフは、基本波の周期をＴとして、時刻ｔ＝０からｔ＝Ｔ／２まではＩRF≧０、時刻ｔ＝Ｔ／２からｔ＝ＴまではＩRF≦０とおく。Ｉ1CのグラフとＩ3Cのグラフは図１２と全く同じである。即ち、時刻ｔ＝０からｔ＝Ｔ／２まではＩ1C＝０、Ｉ3C＝ＩRF、時刻ｔ＝Ｔ／２からｔ＝ＴまではＩ1C＝−ＩRF、Ｉ3C＝０とおくことができる。
次に、Ｉ6CのグラフとＩ8Cのグラフは、簡単な考察から、時刻ｔ＝０からｔ＝Ｔ／２まではＩ6C＝ＩRF、Ｉ8C＝０、時刻ｔ＝Ｔ／２からｔ＝ＴまではＩ6C＝０、Ｉ8C＝−ＩRFとおくことができる。ここで、高周波入力に対して、ｎｐｎトランジスタＱ1とｎｐｎトランジスタＱ6の作用がＩRFの半周期のいずれに対応するかを除けば等価であることから、Ｉ6Cの波形はＩ1Cの波形の半周期進んだ波形となることがわかる。同様に、高周波入力に対して、ｎｐｎトランジスタＱ3とｎｐｎトランジスタＱ8がＩRFの半周期のいずれに対応するかを除けば等価であることから、Ｉ8Cの波形はＩ3Cの波形の半周期遅れた波形となることがわかる。いずれにせよ、Ｉ6Cを時間軸上Ｔ／２ずらすとＩ1Cと一致し、Ｉ8Cを時間軸上Ｔ／２ずらすとＩ3Cと一致する。
【００４８】
そこでＩ1C、Ｉ3C、Ｉ6C、Ｉ8Cを各々奇数次成分と偶数次成分に分解する。これらを各々符号に-oddと-evenを付して示した。すると当然のことながら、次の関係が成り立つ。
Ｉ6C-odd＝−Ｉ1C-odd，Ｉ6C-even＝Ｉ1C-even，
Ｉ8C-odd＝−Ｉ3C-odd，Ｉ8C-even＝Ｉ3C-even
奇数次成分では周期Ｔの基本波成分が最も大きく、偶数次成分では周期Ｔ／２の２次高調波成分が最も大きい。
Ｉ1C-oddとＩ3C-oddとが、位相差πの基本波のみの場合は、図４．Ａでの議論通り、基本波成分が４つの入力端子Ｆ1Ｉ1、Ｆ1Ｉ2、Ｆ1Ｉ3及びＦ1Ｉ4に位相差０、π、π、０の基本波を入力することで、互いにπ／２位相の異なる、２組の差動出力を得ることができる。この時基本波の振幅がＩ1C-oddとＩ3C-oddで異なったとしても、出力の振幅が変化するほかは大差が無い。また、高次成分はポリフェーズフィルタ部１０の出力に伝搬するが、Ｉ1C-oddとＩ3C-oddにおける電力比が小さいので、最終的な影響は比較的小さい。
一方偶数次成分については一つ置きの入力端子であるＦ1Ｉ1及びＦ1Ｉ3にＩ1C-evenが、Ｆ1Ｉ2及びＦ1Ｉ4にＩ3C-evenが入力されることで、ポリフェーズフィルタ部１０の２組の差動出力では理論的には完全に相殺される。
【００４９】
以上は、図１２及び図１３で、基本波である周期Ｔの高周波入力の電流ＩRFに対し、時刻ｔ＝０からｔ＝Ｔ／２まではＩRF≧０、Ｉ1C＝０、Ｉ3C＝ＩRF、時刻ｔ＝Ｔ／２からｔ＝ＴまではＩRF≦０、Ｉ1C＝−ＩRF、Ｉ3C＝０とおき、図１３では更に時刻ｔ＝０からｔ＝Ｔ／２まではＩ6C＝ＩRF、Ｉ8C＝０、時刻ｔ＝Ｔ／２からｔ＝ＴまではＩ6C＝０、Ｉ8C＝−ＩRFとおいたが、実際はＩ1C、Ｉ3C、Ｉ6C、Ｉ8Cのいずれも０になることは無く、且つ波形も±ＩRFの半周期に完全に一致する区間は無い。しかし、奇数次成分と偶数次成分に分解した場合について、上述の考察は本質的に当てはまる。
即ち、実施例１の図５のアクティブポリフェーズフィルタ１００においては、ｎｐｎトランジスタＱ1とＱ3が高周波入力に対して等価でないことから、高周波入力ＩRFの振幅が大きい場合に、ポリフェーズフィルタ部１０の入力端子であるＦ1Ｉ1及びＦ1Ｉ2への入力であるｎｐｎトランジスタＱ1のコレクタ電流Ｉ1Cの偶数次成分と、Ｆ1Ｉ3及びＦ1Ｉ4への入力であるｎｐｎトランジスタＱ3のコレクタ電流Ｉ3Cの偶数次成分が、大きく異なりうる。このため、ポリフェーズフィルタ部１０の２組の差動出力のいずれにも偶数次成分が伝搬することとなる。但し、高周波入力ＩRFの振幅が小さい場合にはｎｐｎトランジスタＱ1のコレクタ電流Ｉ1Cの偶数次成分と、Ｆ1Ｉ3及びＦ1Ｉ4への入力であるｎｐｎトランジスタＱ3のコレクタ電流Ｉ3Cの偶数次成分の差が小さいので、ポリフェーズフィルタ部１０の２組の差動出力においては偶数次成分の電力比は小さい。
一方、実施例２の図８のアクティブポリフェーズフィルタ２００においては、ポリフェーズフィルタ部１０の一つ置きの入力端子であるＦ1Ｉ1及びＦ1Ｉ3に偶数次成分が一致するｎｐｎトランジスタＱ1とＱ6のコレクタ電流が入力され、Ｆ1Ｉ2及びＦ1Ｉ4に偶数次成分が一致するｎｐｎトランジスタＱ3とＱ8のコレクタ電流が入力されることで、ポリフェーズフィルタ部１０の２組の差動出力においては偶数次成分、特に二次高調波が完全に抑制されることとなる。
【００５０】
上記はバイポーラトランジスタを用いたトランスリニア回路を中心に説明したが、ＭＯＳＦＥＴを用いた回路を排除する意味ではない。ＭＯＳＦＥＴを用いた回路によっても、差動出力が入力と線形であれば、入力変換部として用いることができる。また、実施例２の入力変換部２１の本質は、４つの出力の高調波成分のうちの偶数次成分が、基本波の４つの出力の波形関係と異なる波形関係を有することである。そのような関係を有し、入力と差動出力の線形範囲が広い回路を入力変換部として用いることができる。
【産業上の利用可能性】
【００５１】
本発明に係るアクティブポリフェーズフィルタは、無限移相器、直交変調器、イメージフィジェクションフィルタに適用できる。
【符号の説明】
【００５２】
１０：ポリフェーズフィルタ部
１１、１２：４入力４出力のポリフェーズフィルタ
２０：非平衡な高周波入力から１組の差動出力を得る入力変換部
２１：平衡な高周波入力から２組の差動出力を得る入力変換部
２５：定電流源
Ｑ1、Ｑ2、Ｑ3、Ｑ6、Ｑ7、Ｑ8：特性の等しいｎｐｎトランジスタ
Ｑ4、Ｑ5：ベースとエミッタの接触面積がＱ1と異なる他は特性の等しいｎｐｎトランジスタ
【図１】
0005438440.tif 000002
【図２】
0005438440.tif 000003
【図３】
0005438440.tif 000004
【図４．Ａ】
0005438440.tif 000005
【図４．Ｂ】
0005438440.tif 000006
【図４．Ｃ】
0005438440.tif 000007
【図４．Ｄ】
0005438440.tif 000008
【図５】
0005438440.tif 000009
【図８】
0005438440.tif 000010
【図１１】
0005438440.tif 000011
【図１２】
0005438440.tif 000012
【図１３】
0005438440.tif 000013
【図６】
0005438440.tif 000014
【図７】
0005438440.tif 000015
【図９】
0005438440.tif 000016
【図１０】
0005438440.tif 000017