(57)【特許請求の範囲】
【請求項１】
電流−光変換特性を備えた発光素子を発光または消灯させるためのデジタル信号にしたがって該発光素子を駆動する発光素子駆動回路であって、
第１のトランジスタと、
前記第１のトランジスタのドレイン及びゲートに接続され、前記第１のトランジスタのドレインとソースとの間に定電流を流す定電流源と、
前記発光素子に前記定電流に対し所定のミラー比の電流を流す第２のトランジスタと、
前記デジタル信号にしたがって、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとを抵抗を介して接続または切断する制御回路とを有し、
前記制御回路は、前記第２のトランジスタがオンしている時間によって決定される前記発光素子の発光パルス幅を広くするために、前記第２のトランジスタのゲートの電位の立上り時間を短縮する手段を有することを特徴とする発光素子駆動回路。
【請求項２】
前記制御回路は、前記デジタル信号がゲートに入力されて、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとを前記抵抗を介して接続または切断する第１のスイッチトランジスタを有し、
前記制御信号の立上り時間を短縮する手段は、前記第１のスイッチトランジスタのバックゲートの電位を接地電位とは異なる電位とする手段であることを特徴とする請求項１に記載の発光素子駆動回路。
【請求項３】
前記第１のスイッチトランジスタのバックゲートの電位を接地電位とは異なる電位とする手段は、前記第１のスイッチトランジスタのバックゲートと接地電位との間に接続された、電圧が外部から制御される可変電圧源であることを特徴とする請求項２に記載の発光素子駆動回路。
【請求項４】
前記第１のスイッチトランジスタのバックゲートの電位を接地電位とは異なる電位とする手段は、前記第１のスイッチトランジスタのバックゲートを前記第１のスイッチトランジスタのドレインと短絡する手段であることを特徴とする請求項２に記載の発光素子駆動回路。
【請求項５】
前記デジタル信号は、相補的なデジタル信号の入力に応じて差動デジタル信号発生回路により発生したデジタル形式の差動データ信号であって、前記デジタル形式の差動データ信号の一方が前記第１のスイッチトランジスタのゲートに入力され、
前記制御回路は、前記デジタル形式の差動データ信号の他方がゲートに入力されて、前記第２のトランジスタのゲートを前記抵抗を介して接地電位と接続または切断する第２のスイッチトランジスタを更に有することを特徴とする請求項２乃至４のいずれか１項に記載の発光素子駆動回路。
【請求項６】
前記第１のトランジスタ、前記第２のトランジスタ、前記第１のスイッチトランジスタ、前記第２のスイッチトランジスタは全てＭＯＳトランジスタであり、
前記定電流源は、一端が電源に接続され、他端が前記第１のトランジスタのドレイン及びゲートに接続され、
前記第１のトランジスタは、ソース及びバックゲートが接地電位と接続され、
前記第１のスイッチトランジスタは、ゲートが前記デジタル形式の差動データ信号の前記一方と接続され、ソースが前記第１のトランジスタのゲートと接続され、ドレインが前記抵抗の一端と接続され、
前記第２のトランジスタは、ゲートが前記抵抗の他端と接続され、ソース及びバックゲートが接地電位に接続され、ドレインが前記発光素子の一端に接続され、
前記第２のスイッチトランジスタは、ゲートが前記デジタル形式の差動データ信号の前記他方に接続され、ドレインが前記第１のスイッチトランジスタのドレインと接続され、ソース及びバックゲートが接地電位に接続されることを特徴とする請求項５に記載の発光素子駆動回路。
【請求項７】
請求項１乃至６のいずれか１項に記載の発光素子駆動回路と、
前記発光素子駆動回路によって駆動される発光素子とを備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子の駆動回路に関し、低電圧、低駆動電流及び低コストが要求される複写機やレーザビームプリンタ（以下ＬＢＰ）などにおいて、画像形成のために用いられるＣＭＯＳ半導体集積回路における発光素子の駆動回路に関する。かかる発光素子の駆動回路において、定電流パルス出力を発生する方法、特に、低電源電圧の低駆動電流においても高速スイッチングを可能にする方法に関するものである。
【背景技術】
【０００２】
従来から、半導体発光素子の駆動回路としては、半導体発光素子の出力光信号のパルス幅を広くする工夫がなされている。例えば特許文献１に示されるように、差動回路を用いたものにおいて、差動回路を２段にしてその間にレベルシフト回路を設けたものがある。また、特許文献２に示されるように、カスコード接続されたカレントミラー回路を用いたもので、カレントミラー回路を複数段設けカスコード接続をスイッチングするものが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０５−１５２６６２号公報
【特許文献２】特開平０９−２３２６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図６は、半導体発光素子である半導体レーザーダイオード（以下ＬＤと略す）の一般的な駆動電流と発光光量との光変換特性を示している。図６において、ＡはＬＤが使用初期の状態の特性であり、ＢはＬＤが使用により劣化した状態での特性である。また、同等の光量を得るために必要なＬＤの順方向電圧は、ＬＤの劣化に従い増大する。ＬＤの順方向電圧は、使用初期の状態では凡そ1.5〜1.6Ｖ程度でＬＤが発光し始めるが、劣化するに従い増大し2.4Ｖ程度となる。複写機やＬＢＰでは、印刷枚数を保証するために、ＬＤが劣化した状態であっても所望の光量とパルス幅を駆動回路により制御する必要がある。
【０００５】
しかしながら、特許文献１及び２に示した従来例では、ＬＤが劣化した状態にあっては、電源電圧としてＬＤの順方向電圧に加えてＭＯＳトランジスタの２段分の動作電圧が必要となるため、電源としては5Ｖ系が必要であった。このことにより、近年の複写機やＬＢＰでは一般的な構成である制御系に3Ｖ電源、パワー系に12Ｖ或いは24Ｖを用いているシステムでは、ＬＤ駆動のために別途5Ｖ系電源が必要となり、システムコストが上昇する。さらに、ＬＤを高速の定電流パルスで駆動すると、半導体集積回路から外部へ定電流パルスを出力する際に、ボンディングワイヤやパッケージのリードフレーム等の寄生インダクタンスの影響がある。そのため、ＬＤに供給される定電流波形にオーバーシュート、アンダーシュート及びリンギングが発生し、ＬＤの劣化を招くという問題もある。
【０００６】
本発明は、上記従来技術の問題点に鑑み、ＬＤの発光パルス幅を広くすると共に、低電圧化を可能とし、出力電流のオーバーシュート及びアンダーシュートを抑制する発光素子駆動回路を提供する。
【課題を解決するための手段】
【０００７】
以上述べた課題を解決するために、本発明の発光素子駆動回路は、電流−光変換特性を備えた発光素子を発光または消灯させるためのデジタル信号にしたがって該発光素子を駆動する発光素子駆動回路であって、第１のトランジスタと、前記第１のトランジスタのドレイン及びゲートに接続され、前記第１のトランジスタのドレインとソースとの間に定電流を流す定電流源と、前記発光素子に前記定電流に対し所定のミラー比の電流を流す第２のトランジスタと、前記デジタル信号にしたがって、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとを抵抗を介して接続または切断する制御回路とを有し、前記制御回路は、前記第２のトランジスタがオンしている時間によって決定される前記発光素子の発光パルス幅を広くするために、前記第２のトランジスタのゲートの電位の立上り時間を短縮する手段を有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、駆動用ＭＯＳトランジスタのスイッチングを短い遅延で行うので、発光パルス幅を広くすることが可能である。また、必要となる電源電圧はＬＤの順方向電圧とＬＤに定電流を供給する駆動用ＭＯＳトランジスタの１段分であるので低電圧化が可能になる。更に、抵抗を介して駆動用ＭＯＳトランジスタをオン／オフさせるため、駆動用ＭＯＳトランジスタのゲート容量と抵抗で構成されるローパスフィルタによって、出力電流のオーバーシュート及びアンダーシュートを抑制することが可能になる。
【図面の簡単な説明】
【０００９】
【図１】本発明に係わる実施例１の回路構成図である。
【図２】本発明に係わる実施例１の立ち上がり波形である。
【図３】本発明に係わる実施例２の回路構成図である。
【図４】本発明に係わる実施例２の立ち上がり波形である。
【図５】本発明に係わる実施例の効果を模式的に示した図である。
【図６】レーザーダイオードの電流電圧特性である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施例について、図面を用いて詳細に説明する。
【００１１】
［実施例１］
＜実施例１の発光素子駆動回路例＞  図１に、本発明に係わる発光素子駆動回路を含む半導体集積回路の実施例１の回路構成図を示す。図１において、ＬＤは、電流−光変換特性を備えた発光素子であり、このＬＤをデジタル形式の差動データ信号にしたがって動作させるカレントミラー回路がＭＯＳトランジスタＭ１とＭ４により構成される。
【００１２】
ＭＯＳトランジスタＭ１（第１のトランジスタに相当）のゲート及びドレインは、一端が電源Ｖccに接続された定電流源Ｉ１の他端にそれぞれ接続され、ソースがＧＮＤ(接地電位）と接続される。ＭＯＳトランジスタＭ２（第１のスイッチトランジスタに相当）及びＭ３（第２のスイッチトランジスタに相当）は、ＬＤのオン／オフを制御する制御ブロックＣＴＲ＿ＢＬＯＣＫ（制御回路）を構成している。ＭＯＳトランジスタＭ２のドレインは、ＭＯＳトランジスタＭ１のゲート及びドレイン双方と接続され、ソースは、ＭＯＳトランジスタＭ４のゲートに一端が接続される抵抗Ｒ１の他端とＭＯＳトランジスタＭ３のドレインとに接続されている。更に、ＭＯＳトランジスタＭ２は、ゲートが差動デジタル信号発生回路Ｄ−ＤＩＦＦからの差動データ信号の一方の出力に接続され、バックゲートがＧＮＤに一端が接続された可変電圧源ＶＢＧの他端に接続されている。可変電圧源ＶＢＧの電圧は、端子ＣＴＲＬ１に外部から入力される制御信号により制御される。ＭＯＳトランジスタＭ３のソースは、ＧＮＤに接続され、ゲートは、差動デジタル信号発生回路Ｄ−ＤＩＦＦからの差動データ信号の他方の出力に接続されている。なお、ＭＯＳトランジスタＭ２を除くＭＯＳトランジスタのバックゲートは、ＧＮＤへ接続される。ＭＯＳトランジスタＭ４（第２のトランジスタに相当）は、ＭＯＳトランジスタＭ１のｍ（ｍは整数、所定のミラー比に相当）倍の大きさを持つ。ＭＯＳトランジスタＭ４のドレインは、電源に一端が接続された半導体発光素子ＬＤの他端（図１のＯＵＴ）に接続され、（ｍ×Ｉ１）の電流をＬＤに供給する。
【００１３】
図１のＶ-及びＶ＋は、相補的なデジタル信号の入力である。Ｖ-＞Ｖ＋の状態の時に、ＭＯＳトランジスタＭ２のゲート電位＝Ｌｏｗで切断、ＭＯＳトランジスタＭ３のゲート電位＝Ｈｉｇｈで接続となり、ＭＯＳトランジスタＭ４のゲート電位≒ＧＮＤで切断となるので、ＬＤは消灯状態となる。Ｖ‐＜Ｖ＋の状態においては、ＭＯＳトランジスタＭ２のゲート電位＝Ｈｉｇｈで接続、ＭＯＳトランジスタＭ３のゲート電位＝Ｌｏｗで切断となり、ＭＯＳトランジスタＭ２がＭＯＳトランジスタＭ１とＭ４のゲートを接続する。そのため、ＭＯＳトランジスタＭ１とＭ４により構成されるカレントミラーが動作状態となり、ＭＯＳトランジスタＭ４は接続して電流源Ｉ１のｍ倍の電流を発生し、ＬＤは発光状態となる。
【００１４】
ＬＤの動作状態をデータ信号に基づき制御し、高速に発光／消灯を行なう必要があるが、所望の電流値とパルス幅を得るためにはＭＯＳトランジスタＭ４のゲート電位は速やかに所望の電位へ達する必要がある。このＭＯＳトランジスタＭ４のゲート電位の立上り時間は、定電流Ｉ１によりＭＯＳトランジスタＭ４のゲート容量を所望の電位まで充電するのに必要な時間であり、定電流Ｉ１の大きさに依存する。従って、低電流領域ではＭＯＳトランジスタＭ４のゲート容量を充電する時間が長くなるため、ＭＯＳトランジスタＭ４のゲート電位の立上り時間が遅くなる。結果として、ＬＤの発光時間が短くなり正確な画像データが得られなくなる。図１において、ＮＭＯＳであるＭＯＳトランジスタＭ２のバックゲートは予め基準電圧ＶＢＧにあるため、ＭＯＳトランジスタＭ２がオンする時間を短縮でき、その結果、ＭＯＳトランジスタＭ４の立上り時間を早くすることが出来る。
【００１５】
＜実施例１の発光素子駆動回路の動作例＞  図２は、図１でＶＢＧの電圧＝0.4Ｖとしたときの、ＭＯＳトランジスタＭ４のゲート電位の立上り波形である。ＶＢＧを与えない場合に比較して立上り時間が約０．６ｎｓ早くなっている。このことは、例えば２００Ｍｂｐｓのデータレートではパルス幅は５ｎｓであるので、１０％以上パルス幅の精度向上に相当する。
【００１６】
＜実施例１の効果＞  本実施例により、必要となる電源電圧はＬＤの順方向電圧とＬＤに定電流を供給する駆動用ＭＯＳトランジスタの１段分であるので、低電圧化が可能になる。更にまた、本実施例による効果として、駆動用ＭＯＳトランジスタをオンさせるＭＯＳトランジスタのバックゲートの電位が制御される。そのため、閾値電圧を制御することが可能になり、低電流領域においても駆動回路の応答性を最適に設定することができる。
【００１７】
［実施例２］
図３に、本発明に係わる発光素子駆動回路を含む半導体集積回路の実施例２の回路構成図を示す。実施例２では、ＭＯＳトランジスタＭ２はセルフバイアス接続されており、バックゲートとソースとが接続（短絡）される構成としている。これは、ＭＯＳトランジスタＭ２のゲート容量をゲート・ソース間に挿入することで、ゲート電極に印加されるパルスをゲート容量を通してＭＯＳトランジスタＭ４のゲート電極に伝達する。これにより、より高速の立上り時間を得、データ幅の精度を更に向上させようとするものである。但し、この場合、オーバーシュートが生じやすくなる。そのため、ＭＯＳトランジスタＭ４のゲートへ抵抗を挿入することで、ＭＯＳトランジスタＭ４のゲート容量と抵抗とでＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）を構成し、オーバーシュートを抑制する必要がある。  ＜実施例２の発光素子駆動回路の動作例＞  図４は、実施例２における、ＭＯＳトランジスタＭ４のゲート電位の立上り波形である。図４によれば、立上り時間で約０．６８ｎｓの改善が見られ、実施例１と同様に２００Ｍｂｐｓのパルス幅５ｎｓに対して、従来例と比較して、１３％以上のパルス幅の精度向上が得られる。
【００１８】
＜本実施例によるＬＤ発光パルス幅の精度向上例＞  図５は、実施例１及び２における立上り時間の改善がＬＤ発光パルス幅の精度向上になることを説明する図である。図５は、ＭＯＳトランジスタＭ４のゲート電位波形と、ＭＯＳトランジスタＭ４のドレイン電流波形と、ＬＤの発光波形とを模式的に示したものである。まず、ＭＯＳトランジスタには閾値があるため、ゲート電位が閾値を超えてＭＯＳトランジスタＭ４のドレイン電流が流れ始める。更に、ＬＤ（レーザーダイオード）にも発光閾値電流があるため、ＬＤの駆動電流であるＭＯＳトランジスタＭ４のドレイン電流が発光閾値電流を超えて、ＬＤが発光する。このため、各閾値へ到達する時間は、要求される発光パルス幅を狭め、精度を低下させる。
【００１９】
図５の点線は、ＭＯＳトランジスタＭ４のゲート電位の立上り時間が改善された場合を示している。ＭＯＳトランジスタＭ４がオンしている時間によって決定される前記発光素子の発光パルス幅は、ＭＯＳトランジスタＭ４のゲートの電位の立上り時間を短縮することで広くなる。すなわち、ＬＤの発光パルス幅がＭＯＳトランジスタＭ４のゲートへ与えられるパルス幅に近くなり、精度向上が得られる様子を示している。
【００２０】
＜実施例２の効果＞  本実施例により、必要となる電源電圧はＬＤの順方向電圧とＬＤに定電流を供給する駆動用ＭＯＳトランジスタの１段分であるので、低電圧化が可能になる。また、本実施例による効果として、駆動用ＭＯＳトランジスタをオンさせるＭＯＳトランジスタのバックゲートの電位が制御され、低電流領域においても駆動回路の応答性を最適に設定することができる。更に、本実施例では、バックゲートをソースへ接続することで、ゲート・ソース間をゲート容量で接続することが出来るため、駆動パルスの立上りを用いて駆動用ＭＯＳトランジスタのゲート電位の立上りを高速化することが出来る。
【００２１】
以上述べたように、本発明によればレーザーダイオードを用いて画像を出力するＬＢＰや複写機等において、３Ｖ系電源でレーザーダイオードを駆動する定電流回路を提供することが出来、システムのコストダウン、性能向上に寄与する。尚、上記実施例ではアノードコモン型レーザーダイオードを駆動する回路に関して説明したが、カソード・コモン型であっても、ＮＭＯＳ構成をＰＭＯＳ構成とすることで、同様の効果が得られる。
【符号の説明】
【００２２】
Ｖcc：３Ｖ系電源、ＧＮＤ：接地電位、Ｄ−ＤＩＦＦ：差動デジタル信号発生回路、Ｖ＋，Ｖ−：相補差動信号、ＣＴＲＬ１：バックゲート電位制御信号、ＣＴＲＬ＿Ｂｌｏｃｋ：制御回路、Ｉ１：定電流源、ＬＤ：レーザーダイオード、Ｍ１〜Ｍ４：Ｎ型ＭＯＳトランジスタ、Ｒ１：抵抗、ＯＵＴ：出力端子
【図１】
0005451429.tif 000002
【図２】
0005451429.tif 000003
【図３】
0005451429.tif 000004
【図４】
0005451429.tif 000005
【図５】
0005451429.tif 000006
【図６】
0005451429.tif 000007