(57)【特許請求の範囲】
【請求項１】
１次巻線と帰還巻線と２次巻線を有するトランスと、前記１次巻線に直列接続された主スイッチング素子と、前記主スイッチング素子に並列接続された第１のコンデンサとを備え、前記帰還巻線に生じる電圧を前記主スイッチング素子の制御電極に与えて自励発振を起こし、前記２次巻線に生じる電圧を整流して直流電圧を生成する自励式スイッチング電源であって、
前記帰還巻線と前記主スイッチング素子の制御電極との間に設けられ、前記主スイッチング素子のスイッチング損失を低減する遅延回路を備え、
前記遅延回路は、
その一方電極が前記帰還巻線の出力電圧を受け、その他方電極が前記主スイッチング素子の制御電極に接続されたインダクタと、
その一方電極が前記インダクタの一方電極に接続され、その他方電極が基準電圧を受ける第２のコンデンサとを含む、自励式スイッチング電源。
【請求項２】
さらに、前記帰還巻線の一方端子と前記インダクタの一方電極との間に直列接続された第３のコンデンサおよび抵抗素子を備え、
前記帰還巻線の他方端子は前記基準電圧を受ける、請求項１に記載の自励式スイッチング電源。
【請求項３】
さらに、前記帰還巻線の出力電圧に応じたレベルの電流によって充電される第４のコンデンサと、
前記第２のコンデンサの一方電極と前記基準電圧のラインとの間に接続され、前記第４のコンデンサの端子間電圧がしきい値電圧を越えた場合に導通して前記主スイッチング素子をターンオフさせる副スイッチング素子とを備える、請求項１または請求項２に記載の自励式スイッチング電源。
【請求項４】
前記インダクタはフェライトビーズインダクタである、請求項１から請求項３までのいずれかに記載の自励式スイッチング電源。
【請求項５】
１次巻線と帰還巻線と２次巻線を有するトランスと、前記１次巻線に直列接続された主スイッチング素子と、前記主スイッチング素子に並列接続された第１のコンデンサとを備え、前記帰還巻線に生じる電圧を前記主スイッチング素子の制御電極に与えて自励発振を起こし、前記２次巻線に生じる電圧を整流して直流電圧を生成する自励式スイッチング電源であって、
前記帰還巻線と前記主スイッチング素子の制御電極との間に設けられ、前記主スイッチング素子のスイッチング損失を低減する遅延回路を備え、
前記遅延回路は、
その一方電極が前記帰還巻線の出力電圧を受ける第１のインダクタと、
その一方電極が前記第１のインダクタの他方電極に接続され、その他方電極が前記主スイッチング素子の制御電極に接続された第２のインダクタと、
その一方電極が前記第２のインダクタの一方電極に接続され、その他方電極が基準電圧を受ける第２のコンデンサとを含む、自励式スイッチング電源。
【請求項６】
さらに、前記帰還巻線の一方端子と前記第１のインダクタの一方電極との間に直列接続された第３のコンデンサおよび抵抗素子を備え、
前記帰還巻線の他方端子は前記基準電圧を受ける、請求項５に記載の自励式スイッチング電源。
【請求項７】
さらに、前記帰還巻線の出力電圧に応じたレベルの電流によって充電される第４のコンデンサと、
前記第２のコンデンサの一方電極と前記基準電圧のラインとの間に接続され、前記第４のコンデンサの端子間電圧がしきい値電圧を越えた場合に導通して前記主スイッチング素子をターンオフさせる副スイッチング素子とを備える、請求項５または請求項６に記載の自励式スイッチング電源。
【請求項８】
前記第１および第２のインダクタの各々はフェライトビーズインダクタである、請求項５から請求項７までのいずれかに記載の自励式スイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は自励式スイッチング電源に関し、特に、擬似共振型ＲＣＣ(Ringing Choke Converter)方式スイッチング電源に関する。
【背景技術】
【０００２】
図６は、従来の擬似共振型ＲＣＣ方式スイッチング電源の要部を示す回路図である。図６において、この擬似共振型ＲＣＣ方式スイッチング電源は、１次巻線５１と２次巻線５２と帰還巻線５３を有するトランス５０と、１次巻線５１に直列接続された主スイッチング素子６２と、主スイッチング素子６２に並列接続されたコンデンサ６３とを備える。帰還巻線５３の一方端子と主スイッチング素子６２のゲートとの間には、遅延回路５４、抵抗素子６０およびコンデンサ６１が直列接続されており、遅延回路５４はバイポーラトランジスタ５５、抵抗素子５６，５７、コンデンサ５８、およびダイオード５９を含む。
【０００３】
主スイッチング素子６２のオン期間にトランス５０にエネルギーが蓄積され、主スイッチング素子６２のオフ期間にトランス５０のエネルギーが放出される。トランス５０のエネルギーの放出が終了すると、コンデンサ６３と１次巻線５１で共振回路が形成され、主スイッチング素子６２のドレイン−ソース間電圧が減衰振動する。また、トランス５０のエネルギーの放出が終了すると、主スイッチング素子６２に電流が流れ始め、帰還巻線５３に正電圧が発生する。遅延回路５４は、帰還巻線５３に発生した正電圧を、主スイッチング素子６２のドレイン−ソース間電圧の谷点まで遅延させて主スイッチング素子６２のゲートに与える。これにより、主スイッチング素子６２のターンオン時のスイッチング損失が低減される（たとえば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】「トランジスタ技術」（ＣＱ出版社発行）２００９年１月号１８７〜１９３頁
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の擬似共振型ＲＣＣ方式スイッチング電源では、遅延回路５４はバイポーラトランジスタ５５、抵抗素子５６，５７、コンデンサ５８、およびダイオード５９で構成されていたので、部品点数が多くなり、コスト高になると言う問題があった。
【０００６】
それゆえに、この発明の主たる目的は、スイッチング損失が小さく、部品点数が少ない自励式スイッチング電源を提供することである。
【課題を解決するための手段】
【０００７】
この発明に係る自励式スイッチング電源は、１次巻線と帰還巻線と２次巻線を有するトランスと、１次巻線に直列接続された主スイッチング素子と、主スイッチング素子に並列接続された第１のコンデンサとを備え、帰還巻線に生じる電圧を主スイッチング素子の制御電極に与えて自励発振を起こし、２次巻線に生じる電圧を整流して直流電圧を生成する自励式スイッチング電源であって、帰還巻線と主スイッチング素子の制御電極との間に設けられ、主スイッチング素子のスイッチング損失を低減する遅延回路を備えたものである。この遅延回路は、その一方電極が帰還巻線の出力電圧を受け、その他方電極が主スイッチング素子の制御電極に接続されたインダクタと、その一方電極がインダクタの一方電極に接続され、その他方電極が基準電圧を受ける第２のコンデンサとを含む。
【０００８】
好ましくは、さらに、帰還巻線の一方端子とインダクタの一方電極との間に直列接続された第３のコンデンサおよび抵抗素子を備え、帰還巻線の他方端子は基準電圧を受ける。
【０００９】
また好ましくは、さらに、帰還巻線の出力電圧に応じたレベルの電流によって充電される第４のコンデンサと、第２のコンデンサの一方電極と基準電圧のラインとの間に接続され、第４のコンデンサの端子間電圧がしきい値電圧を越えた場合に導通して主スイッチング素子をターンオフさせる副スイッチング素子とを備える。
【００１０】
また好ましくは、インダクタはフェライトビーズインダクタである。
また、この発明に係る他の自励式スイッチング電源は、１次巻線と帰還巻線と２次巻線を有するトランスと、１次巻線に直列接続された主スイッチング素子と、主スイッチング素子に並列接続された第１のコンデンサとを備え、帰還巻線に生じる電圧を主スイッチング素子の制御電極に与えて自励発振を起こし、２次巻線に生じる電圧を整流して直流電圧を生成する自励式スイッチング電源であって、帰還巻線と主スイッチング素子の制御電極との間に設けられ、主スイッチング素子のスイッチング損失を低減する遅延回路を備えたものである。この遅延回路は、その一方電極が帰還巻線の出力電圧を受ける第１のインダクタと、その一方電極が第１のインダクタの他方電極に接続され、その他方電極が主スイッチング素子の制御電極に接続された第２のインダクタと、その一方電極が第２のインダクタの一方電極に接続され、その他方電極が基準電圧を受ける第２のコンデンサとを含む。
【００１１】
好ましくは、さらに、帰還巻線の一方端子と第１のインダクタの一方電極との間に直列接続された第３のコンデンサおよび抵抗素子を備え、帰還巻線の他方端子は基準電圧を受ける。
【００１２】
また好ましくは、さらに、帰還巻線の出力電圧に応じたレベルの電流によって充電される第４のコンデンサと、第２のコンデンサの一方電極と基準電圧のラインとの間に接続され、第４のコンデンサの端子間電圧がしきい値電圧を越えたた場合に導通して主スイッチング素子をターンオフさせる副スイッチング素子とを備える。
【００１３】
また好ましくは、第１および第２のインダクタの各々はフェライトビーズインダクタである。
【発明の効果】
【００１４】
この発明に係る自励式スイッチング電源では、帰還巻線と主スイッチング素子の制御電極との間に、主スイッチング素子のスイッチング損失を低減する遅延回路が設けられる。この遅延回路は、その一方電極が帰還巻線の出力電圧を受け、その他方電極が主スイッチング素子の制御電極に接続されたインダクタと、その一方電極がインダクタの一方電極に接続され、その他方電極が基準電圧を受ける第２のコンデンサとを含む。したがって、スイッチング損失を小さくし、かつ部品点数を少なくすることができる。
【００１５】
また、この発明に係る他の自励式スイッチング電源では、帰還巻線と主スイッチング素子の制御電極との間に、主スイッチング素子のスイッチング損失を低減する遅延回路が設けられる。この遅延回路は、その一方電極が帰還巻線の出力電圧を受ける第１のインダクタと、その一方電極が第１のインダクタの他方電極に接続され、その他方電極が主スイッチング素子の制御電極に接続された第２のインダクタと、その一方電極が第２のインダクタの一方電極に接続され、その他方電極が基準電圧を受ける第２のコンデンサとを含む。したがって、スイッチング損失を小さくし、かつ部品点数を少なくすることができる。また、第１および第２のインダクタと第２のコンデンサはＴ型フィルタを構成するので、スイッチングに伴って発生するノイズを低減できる。
【図面の簡単な説明】
【００１６】
【図１】この発明の一実施の形態による擬似共振型ＲＣＣ方式スイッチング電源の構成を示す回路図である。
【図２】図１に示した主スイッチング素子のドレイン−ソース間電圧、ドレイン電流、ゲート−ソース間電圧を示すタイムチャートである。
【図３】実施の形態の比較例を示す回路図である。
【図４】図３に示した主スイッチング素子のドレイン−ソース間電圧、ドレイン電流、ゲート−ソース間電圧を示すタイムチャートである。
【図５】実施の形態の変更例を示す回路図である。
【図６】従来の擬似共振型ＲＣＣ方式スイッチング電源の要部を示す回路図である。
【発明を実施するための形態】
【００１７】
この擬似共振型ＲＣＣ方式スイッチング電源は、図１に示すように、入力端子Ｔ１，Ｔ２、全波整流回路１、コンデンサ２，７，１０、副スイッチング素子（ＮＰＮバイポーラトランジスタ）３、抵抗素子４〜６、インダクタ８、主スイッチング素子（ＮチャネルＭＯＳトランジスタ）９、およびトランス１１を備える。トランス１１は、１次巻線１２、２次巻線１３、および帰還巻線１４を含む。２次巻線１３には１次巻線１２と逆極性の電圧が発生し、帰還巻線１４には１次巻線１２と同極性の電圧が発生する。
【００１８】
入力端子Ｔ１，Ｔ２間には、商用交流電圧ＶＡＣが印加される。全波整流回路１は、入力端子Ｔ１，Ｔ２を介して与えられた商用交流電圧ＶＡＣを全波整流する。コンデンサ２は、全波整流回路１の出力端子１ａおよび基準電圧端子１ｂ間に接続され、全波整流回路１の出力電圧を平滑化して直流電圧ＶＤＣ１を生成する。
【００１９】
抵抗素子４，５は、端子１ａ，１ｂ間に直列接続される。副スイッチング素子３のコレクタは抵抗素子４，５間のノードＮ４に接続され、そのエミッタは基準電圧端子１ｂに接続される。１次巻線１２の一方端子は全波整流回路１の出力端子１ａに接続され、１次巻線１２の他方端子は主スイッチング素子９および抵抗素子６を介して基準電圧端子１ｂに接続される。コンデンサ７は、ノードＮ４と主スイッチング素子９のソースとの間に接続される。インダクタ８は、ノードＮ４と主スイッチング素子９のゲートとの間に接続される。コンデンサ１０は、主スイッチング素子９のソースおよびドレイン間に接続される。
【００２０】
全波整流回路１から直流電圧ＶＤＣが出力されると、出力端子１ａから抵抗素子４を介してノードＮ４に電流が流れ、ノードＮ４の電圧が上昇する。ノードＮ４の電圧が主スイッチング素子９のしきい値電圧を越えると、主スイッチング素子９がオンする。副スイッチング素子３がオンすると、ノードＮ４が基準電圧にされ、主スイッチング素子９がオフする。主スイッチング素子９に過電流が流れると、抵抗素子６の電圧降下が大きくなり、主スイッチング素子９のゲート−ソース間電圧が低下して主スイッチング素子９のドレイン電流が減少する。コンデンサ７およびインダクタ８は、遅延回路を構成し、主スイッチング素子９のターンオンおよびターンオフのタイミングを調整してスイッチング損失を低減させる。
【００２１】
また、この擬似共振型ＲＣＣ方式スイッチング電源は、コンデンサ１５，１９、抵抗素子１６，１８，２０、ツェナーダイオード１７、ダイオード２１、フォトカプラ２２を備える。フォトカプラ２２は、フォトダイオード２３およびフォトトランジスタ２４を含む。
【００２２】
コンデンサ１５および抵抗素子１６は、帰還巻線１４の一方端子とノードＮ４との間に直列接続される。ツェナーダイオード１７のカソードは帰還巻線１４の一方端子に接続され、そのアノードは抵抗素子１８を介して副スイッチング素子３のベースに接続される。コンデンサ１９は、副スイッチング素子３のベースと主スイッチング素子９のソースとの間に接続される。抵抗素子２０は、コンデンサ１９に並列接続される。ダイオード２１のアノードは帰還巻線１４の一方端子に接続され、そのカソードはフォトトランジスタ２４を介して副スイッチング素子３のベースに接続される。帰還巻線１４の他方端子は、基準電圧端子１ｂに接続される。
【００２３】
主スイッチング素子９および１次巻線１２に電流が流れると、帰還巻線１４には主スイッチング素子９の電流を増大させる極性の電圧が発生する。帰還巻線１４の一方端子に発生した電圧は、コンデンサ１５、抵抗素子１６、および遅延回路（コンデンサ７およびインダクタ８）を介して主スイッチング素子９のゲートに与えられる。これにより、主スイッチング素子９が所定のタイミングでターンオンする。
【００２４】
帰還巻線１４の一方端子の電圧が所定の電圧を越えるとツェナーダイオード１７が導通し、帰還巻線１４の一方端子からツェナーダイオード１７および抵抗素子１８を介してコンデンサ１９に電流が流れ、コンデンサ１９が充電される。また、帰還巻線１４の一方端子からダイオード２１およびフォトトランジスタ２４を介してコンデンサ１９に電流が流れ、コンデンサ１９が充電される。コンデンサ１９が充電されて副スイッチング素子３のベース電圧が副スイッチング素子９のしきい値電圧を越えると、副スイッチング素子９がオンし、ノードＮ４が基準電圧にされて主スイッチング素子９がターンオフする。
【００２５】
また、この擬似共振型ＲＣＣ方式スイッチング電源は、ダイオード２５、コンデンサ２６，２９，３２、抵抗素子２７，３０，３１、インダクタ２８、シャントレギュレータ３４、出力端子Ｔ３、および基準電圧端子Ｔ４を備える。
【００２６】
ダイオード２５のアノード２５は２次巻線１３の一方端子に接続され、そのカソードはインダクタ２８を介して出力端子Ｔ３に接続される。コンデンサ２６の一方電極はダイオード２５のカソードに接続され、その他方電極は２次巻線１３の他方端子および基準電圧端子Ｔ４に接続される。コンデンサ２９は、端子Ｔ３，Ｔ４間に接続される。抵抗素子３０，３１は、端子Ｔ３，Ｔ４間に直列接続される。抵抗素子３０，３１間のノードＮ３０は、シャントレギュレータ３４の参照電圧端子３４ａに接続される。
【００２７】
抵抗素子２７の一方電極はダイオード２５のカソードに接続され、その他方電極はフォトダイオード２３を介してシャントレギュレータ３４のカソードに接続される。コンデンサ３２は、抵抗素子２７の他方電極とノードＮ３０との間に接続される。抵抗素子３３は、出力端子Ｔ３とシャントレギュレータ３４のカソードとの間に接続される。シャントレギュレータ３４のアノードは、基準電圧端子Ｔ４に接続される。
【００２８】
主スイッチング素子９のオン期間は、２次巻線１３の一方端子に負電圧が発生し、ダイオード２５に電流が流れず、トランス１１にエネルギーが蓄えられる。主スイッチング素子９がオフすると、２次巻線１３の一方端子に正電圧が発生し、トランス１１に蓄えられたエネルギーが放出される。２次巻線１３の一方端子に正電圧が発生すると、２次巻線１３の一方端子からダイオード２５を介してコンデンサ２６に電流が流れるとともに、ダイオード２５およびインダクタ２８を介してコンデンサ２９に電流が流れる。これにより、コンデンサ２６，２９が充電され、正の直流電圧ＶＤＣ２が端子Ｔ３，Ｔ４間に出力される。
【００２９】
ノードＮ３０の電圧が予め定められた参照電圧に等しい場合は、シャントレギュレータ３４のカソードからアノードに所定値の電流が流れる。ノードＮ３０の電圧が参照電圧よりも高くなると、シャントレギュレータ３４に流れる電流は、ノードＮ３０の電圧と参照電圧との差電圧に応じて増大する。ノードＮ３０の電圧が参照電圧よりも低くなると、シャントレギュレータ３４に流れる電流は、参照電圧とノードＮ３０の電圧との差電圧に応じて減少する。
【００３０】
したがって、出力電圧ＶＤＣ２が所定値よりも上昇すると、シャントレギュレータ３４に流れる電流が増大し、フォトダイオード２３およびフォトトランジスタ２４に流れる電流が増大する。これにより、副スイッチング素子３のオフ時間が短くなり、主スイッチング素子９のオン時間が短くなって出力電圧ＶＤＣ２が低下する。
【００３１】
逆に、出力電圧ＶＤＣ２が所定値よりも低下すると、シャントレギュレータ３４に流れる電流が減少し、フォトダイオード２３およびフォトトランジスタ２４に流れる電流が減少する。これにより、副スイッチング素子３のオフ時間が長くなり、主スイッチング素子９のオン時間が長くなって出力電圧ＶＤＣ２が上昇する。
【００３２】
次に、この擬似共振型ＲＣＣ方式スイッチング電源の動作について説明する。商用交流電圧ＶＡＣが入力端子Ｔ１，Ｔ２に印加されると、商用交流電圧ＶＡＣは全波整流回路１で全波整流され、コンデンサ２で平滑化されて直流電圧ＶＤＣ１となる。直流電圧ＶＤＣ１は、トランス１１の１次巻線１２の一方端子に与えられる。また、出力端子１ａから抵抗素子４を介してノードＮ４に電流が流れ、ノードＮ４の電圧が上昇する。ノードＮ４の電圧は、インダクタ８を介して主スイッチング素子９のゲートに与えられる。これにより、主スイッチング素子９および１次巻線１２に電流が流れ始める。
【００３３】
１次巻線１２に電流が流れると、２次巻線１３の一方端子には負電圧が発生し、ダイオード２５に電流が流れず、トランス１１にエネルギーが蓄積される。また、帰還巻線１４の一方端子には正電圧が発生し、この正電圧はコンデンサ１５および抵抗素子１６と、コンデンサ７およびインダクタ８からなる遅延回路を介して主スイッチング素子９のゲートに与えられる。これにより、主スイッチング素子９がターンオンする。
【００３４】
また、帰還巻線１４の一方端子からツェナーダイオード１７および抵抗素子１８を介してコンデンサ１９に電流が流れ、副スイッチング素子３のベース電圧が上昇する。ベース電圧が副スイッチング素子３のしきい値電圧を越えると、副スイッチング素子３がオンし、ノードＮ４の電圧が基準電圧になり、主スイッチング素子９がオフする。
【００３５】
主スイッチング素子９がオフすると、巻線１２〜１４の電圧の極性が反転し、１次巻線１２および帰還巻線１４の一方端子には負電圧が発生し、２次巻線１３の一方端子には正電圧が発生する。これにより、２次巻線１３の一方端子からダイオード２５を介してコンデンサ２６，２９に電流が流れ、トランス１１に蓄積されたエネルギーが放出される。これにより、コンデンサ２６，２９が充電されて端子Ｔ３，Ｔ４間に直流電圧ＶＤＣ２が発生し、この直流電圧ＶＤＣ２は負荷（図示せず）に供給される。
【００３６】
また、帰還巻線１４の一方端子が負電圧になると、コンデンサ１９から抵抗素子１８およびツェナーダイオード１７を介して帰還巻線１４に電流が流れ、副スイッチング素子３のベース電圧が低下して副スイッチング素子３がオフする。また、ノードＮ４から抵抗素子１６およびコンデンサ１５を介して帰還巻線１４に電流が流れ、コンデンサ１５が充電される。
【００３７】
トランス１１からエネルギーが放出されるに従って巻線１２〜１４の電圧が低下し、トランス１１のエネルギーがゼロになると、巻線１２〜１４の電圧は０Ｖになる。帰還巻線１４の一方端子が０Ｖになると、コンデンサ１５の電圧が抵抗素子１６およびインダクタ８を介して主スイッチング素子９のゲートに与えられ、主スイッチング素子９および１次巻線１２に電流が流れ始める。
【００３８】
１次巻線１２に電流が流れると、２次巻線１３の一方端子には負電圧が発生し、ダイオード２５に電流が流れず、トランス１１にエネルギーが蓄積される。また、帰還巻線１４の一方端子には正電圧が発生し、この正電圧はコンデンサ１５および抵抗素子１６と、コンデンサ７およびインダクタ８からなる遅延回路を介して主スイッチング素子９のゲートに与えられる。これにより、主スイッチング素子９がターンオンする。
【００３９】
また、帰還巻線１４の一方端子からツェナーダイオード１７および抵抗素子１８を介してコンデンサ１９に電流が流れ、副スイッチング素子３のベース電圧が上昇する。また、直流電圧ＶＤＣ２に応じた値の電流が帰還巻線１４の一方端子からダイオード２１およびフォトトランジスタ２４を介してコンデンサ１９に流れ、副スイッチング素子３のベース電圧が上昇する。直流電圧ＶＤＣ２が高くなるほどコンデンサ１９に流れる電流が大きくなるので、副スイッチング素子３のベース電圧の上昇速度は速くなる。直流電圧ＶＤＣ２が低くなるほどコンデンサ１９に流れる電流が小さくなるので、副スイッチング素子３のベース電圧の上昇速度は遅くなる。ベース電圧が副スイッチング素子３のしきい値電圧を越えると、副スイッチング素子３がオンし、ノードＮ４の電圧が基準電圧になり、主スイッチング素子９がオフする。これにより、直流電圧ＶＤＣ２は所定値に保たれる。
【００４０】
主スイッチング素子９がオフすると、巻線１２〜１４の電圧の極性が反転し、２次巻線１３の一方端子からダイオード２５を介してコンデンサ２６，２９に電流が流れ、トランス１１に蓄積されたエネルギーが放出される。これにより、コンデンサ２６，２９が充電されて端子Ｔ３，Ｔ４間に直流電圧ＶＤＣ２が発生し、この直流電圧ＶＤＣ２は負荷（図示せず）に供給される。
【００４１】
図２は、主スイッチング素子９のドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、およびゲート−ソース間電圧Ｖｇｓを示すタイムチャートである。図２において、主スイッチング素子９のオフ期間とオン期間が交互に現れる。主スイッチング素子９がオフすると（時刻ｔ０，ｔ２，ｔ４）、ドレイン−ソース間電圧Ｖｄｓはオーバーシュートして振動した後に直流電圧ＶＤＣ１になる。
【００４２】
オフ期間において、トランス１１のエネルギーが放出されてゼロになると（時刻ｔＡ）、コンデンサ１０と１次巻線１２によって共振回路が形成され、ドレイン−ソース間電圧Ｖｄｓはコンデンサ１０のキャパシタンスと１次巻線１２のインダクタンスで決まる共振周波数で減衰振動する。このとき、トランス１１の帰還巻線１４の一方端子に正電圧が発生し、この正電圧がコンデンサ１５および抵抗素子１６と、コンデンサ７およびインダクタ８からなる遅延回路によって所定の時間Ｔｄ１だけ遅延されて主スイッチング素子９のゲートに与えられる。
【００４３】
すなわち、帰還巻線１４の一方端子の電圧が急峻に立ち上げられると、インダクタ８が高インピーダンス状態になり、帰還巻線１４からコンデンサ１５および抵抗素子１６を介してコンデンサ７に電流が流れる。その後、帰還巻線１４の一方端子の電圧の時間変化（ｄＶ／ｄｔ）が小さくなるに従ってインダクタ８のインピーダンスが減少し、帰還巻線１４からコンデンサ１５、抵抗素子１６およびインダクタ８を介して主スイッチング素子９のゲートに電流が流れ、主スイッチング素子９のゲート−ソース間電圧Ｖｇｓが上昇する。
【００４４】
このようにして、主スイッチング素子９がオンするタイミングをドレイン−ソース電圧Ｖｄｓの谷点まで遅延させることにより、主スイッチング素子９のターンオン時のスイッチング損失を低減できる。また、コンデンサ１０の電荷は、１次巻線１２を介して平滑用のコンデンサ２に回生される。ゲート−ソース間電圧Ｖｇｓが主スイッチング素子９のしきい値電圧を越えると、主スイッチング素子９がオンし、ドレイン電流Ｉｄが上昇する（時刻ｔ１，ｔ３）。
【００４５】
ドレイン電流Ｉｄが上昇すると、帰還巻線１４に発生する正電圧も上昇し、コンデンサ１９が充電されて副スイッチング素子３のベース電圧が上昇する。ベース電圧が副スイッチング素子３のしきい値電圧を越えると、副スイッチング素子３がオンし、ノードＮ４の電圧が急峻に低下する。このとき、インダクタ８が高インピーダンス状態になり、コンデンサ７の電荷が副スイッチング素子３を介して放電される。その後、ノードＮ４の電圧の時間変化（ｄＶ／ｄｔ）が小さくなるに従ってインダクタ８のインピーダンスが減少し、主スイッチング素子９のゲートの電荷がインダクタ８および副スイッチング素子３を介して放電され、主スイッチング素子９がターンオフする。これにより、ゲート−ソース間電圧Ｖｇｓが滑らかに変化し、主スイッチング素子９のターンオフ時に発生するノイズが低減される。
【００４６】
図３は、上記実施の形態の比較例となるＲＣＣ方式スイッチング電源を示す回路図であって、図１と対比される図である。図３において、このＲＣＣ方式スイッチング電源が図１の擬似共振型ＲＣＣ方式スイッチング電源と異なる点は、コンデンサ７およびインダクタ８が除去されている点である。ノードＮ４は主スイッチング素子９のゲートに直接接続されている。
【００４７】
図４は、図３に示した主スイッチング素子９のドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、およびゲート−ソース間電圧Ｖｇｓを示すタイムチャートであって、図２と対比される図である。図４においてオフ期間において、トランス１１のエネルギーが放出されてゼロになると（時刻ｔＢ）、コンデンサ１０と１次巻線１２によって共振回路が形成され、ドレイン−ソース間電圧Ｖｄｓはコンデンサ１０のキャパシタンスと１次巻線１２のインダクタンスで決まる共振周波数で減衰振動する。このとき、トランス１１の帰還巻線１４の一方端子に正電圧が発生し、この正電圧がコンデンサ１５および抵抗素子１６を介して主スイッチング素子９のゲートに与えられる。ゲート−ソース間電圧Ｖｇｓが主スイッチング素子９のしきい値電圧を越えると、主スイッチング素子９がオンし、ドレイン電流Ｉｄが上昇する（時刻ｔ１，ｔ３）。
【００４８】
この比較例では、コンデンサ７およびインダクタ８が無いので、トランス１１のエネルギーが放出されてゼロになってから主スイッチング素子９がターンオンするまでの遅延時間Ｔｄ２が図２の遅延時間Ｔｄ１よりも短くなり、ドレイン−ソース間電圧Ｖｄｓが谷点になるまでに主スイッチング素子９がターンオンしてしまう。このため、主スイッチング素子９のターンオン時のスイッチング損失が大きくなる。また、コンデンサ１０の電荷は、スイッチング素子９のドレイン電流Ｉｄとなり、コンデンサ２に回生されることなく無駄に消費される。
【００４９】
また、ドレイン電流Ｉｄが上昇すると、帰還巻線１４に発生する正電圧も上昇し、コンデンサ１９が充電されて副スイッチング素子３のベース電圧が上昇する。ベース電圧が副スイッチング素子３のしきい値電圧を越えると、副スイッチング素子３がオンし、主スイッチング素子９のゲートの電荷が放電され、主スイッチング素子９がターンオフする。この比較例では、ゲート−ソース間電圧Ｖｇｓが急峻に変化するので、主スイッチング素子９のターンオフ時に大きなノイズが発生する。
【００５０】
以上のように、この実施の形態では、主スイッチング素子９のゲートにコンデンサ７およびインダクタ８からなる遅延回路を設けたので、主スイッチング素子９のスイッチング損失を低減するとともに、スイッチング動作に伴って発生するノイズを小さくすることができる。しかも、遅延回路をコンデンサ７とインダクタ８で構成したので、非特許文献１の場合に比べ、部品点数が少なくなり、低コスト化を図ることができる。
【００５１】
図５は、実施の形態の変更例を示す図であって、図１と対比される図である。図５において、この擬似共振型ＲＣＣ方式スイッチング電源が図１の擬似共振型ＲＣＣ方式スイッチング電源と異なる点は、インダクタ３５が追加されている点である。コンデンサ１５、抵抗素子１６およびインダクタ３５は、帰還巻線１４の一方端子とノードＮ４との間に直列接続される。この変更例では、実施の形態と同じ効果が得られる他、インダクタ８，３５およびコンデンサ７によってＴ型フィルタが構成されるので、主スイッチング素子９のスイッチングに伴って発生するノイズをより効果的に低減できる。
【００５２】
なお、インダクタ８，３５としては、フェライトビーズインダクタを使用した。インダクタ８，６５としてアモルファス可飽和コアを用いた巻線型のインダクタを使用することも可能であるが、フェライトビーズインダクタを使用したほうが安価で高性能なスイッチング電源を実現することができる。
【００５３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５４】
Ｔ１，Ｔ２  入力端子、Ｔ３  出力端子、Ｔ４  基準電圧端子、１  全波整流回路、２，７，１０，１９，２６，２９，３２，５８，６１，６３  コンデンサ、３  副スイッチング素子（ＮＰＮバイポーラトランジスタ）、４〜６，１８，２０，２７，３０，３１，３３，５６，５７，６０  抵抗素子、８，２８，３５  インダクタ、９，６２  主スイッチング素子（ＮチャネルＭＯＳトランジスタ）、１１，５０  トランス、１２，５１  １次巻線、１２，５２  ２次巻線、１４，５３  帰還巻線、１７  ツェナーダイオード、２１，２５，５９  ダイオード、２２  フォトカプラ、２３  フォトダイオード、２４  フォトトランジスタ、３４  シャントレギュレータ、５５  バイポーラトランジスタ。
【図１】
0005391486.tif 000002
【図２】
0005391486.tif 000003
【図３】
0005391486.tif 000004
【図４】
0005391486.tif 000005
【図５】
0005391486.tif 000006
【図６】
0005391486.tif 000007