(57)【特許請求の範囲】
【請求項１】
複数のセラミック層と層間接続導体とを備えた多層セラミック基板を焼成によって作製した後に、前記多層セラミック基板の基板表面を研磨する多層セラミック基板の製造方法において、
前記多層セラミック基板となる材料の上にダミーセラミック層となる材料を積層して焼成することにより、表面側にダミーセラミック層を備えた多層セラミック基板を作製する焼成工程と、
前記ダミーセラミック層を備えた多層セラミック基板に対して、前記ダミーセラミック層の表面側の一部をラッピング加工により除去するラッピング工程と、
前記ラッピング加工後の基板表面に対して、ポリッシング加工を行って、残余の前記ダミーセラミック層を除去するとともに、多層セラミック基板の表面を研磨するポリッシング工程と、
を有することを特徴とする多層セラミック基板の製造方法。
【請求項２】
内部配線導体及び層間接続導体となる導体材料を配置した第１グリーンシートを所定枚数積層して積層体を形成するとともに、積層体の最表面にダミーセラミック層用のダミーグリーンシートを積層してグリーンシート多層体を形成する工程と、
前記グリーンシート多層体の１面又は両面に、前記グリーンシート多層体の焼成温度では焼結しない材料からなる第２グリーンシートを積層して、複合グリーンシート多層体を形成する工程と、
前記複合グリーンシート多層体を加圧しながら焼成する工程と、
前記焼成後の第２グリーンシートからなる未焼結層を除去し、表面にダミーセラミック層を備えた多層セラミック基板を形成する工程と、
前記ダミーセラミック層の表面側の一部を、ラッピング加工によって除去する工程と、
前記ラッピング加工後の基板表面に対して、ポリッシング加工を行って、残余の前記ダミーセラミック層を除去するとともに、多層セラミック基板の表面を研磨するポリッシング工程と、
を有することを特徴とする請求項１に記載の多層セラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層セラミック基板を研磨加工することによって生じる層間接続導体周辺のクラックを防止することができる多層セラミック基板の製造方法に関するものであり、この製造方法によって得られる多層セラミック基板は、電子部品並びにＩＣパッケージ、シリコンウェハー上に形成されたＩＣを検査するための検査用基板等に用いることができる。
【背景技術】
【０００２】
近年、各種用途のセラミック基板に対しては、寸法精度の向上並びに（小さい部品を多数個配置して工数を削減するための）大型化の要求が多くなっている。
更に、一部の用途においては、より高精度のパターン形成のために、焼成後の基板表面に対して薄膜又は厚膜の導体（表面導体）を形成することで、接続するＩＣ等の部品との位置精度を確保しており、今後は、より高集積で微細な表面導体パターンの形成が要求されると予想される。
【０００３】
また、焼成後の多層セラミック基板には、通常、その表面に反りやうねりがあることから、従来より、基板表面に配置された表面導体に対して寸法精度が必要なものに関しては、基板表面を研磨することで平坦性、平面性を確保し、その上に表面導体を形成することによって、表面導体の寸法精度を確保している（特許文献１参照）。
【０００４】
しかしながら、例えば低抵抗導体を有する低温焼成多層セラミック基板においては、導体材料であるＡｇやＣｕ等とセラミック材料との収縮挙動の差や熱膨張挙動の差により、層間接続導体（ビア）の周辺においては、欠陥が生じやすく、特に平坦性を確保する上で行われる機械研磨においては、より欠陥が助成される。
【０００５】
この欠陥に対しては、発生した欠陥に対して補修を行った上で、その上に表面導体を形成することで、表面導体と層間接続導体との接続信頼性を確保する技術が開示されている（特許文献２、３参照）。
【０００６】
また、機械研磨を施した場合には、層間接続導体のみならず、セラミック表面にも欠陥が発生することがあり、この欠陥が後に形成される表面導体の密着性の低下などを招き、信頼性を低下させるという問題がある。
【０００７】
このようなセラミックの欠陥に対しては、機械研磨を施した基板を再度加熱することで、多層セラミック基板中のガラスを移動させて欠陥を補修する技術が開示されている（特許文献４参照）。
【０００８】
なお、特許文献４には、温度を下げることで層間接続導体との間の応力を緩和し、クラック等の発生を抑制できるとされているが、導体材料の組み合わせや表面導体の形成後の熱履歴等によって層間接続導体とセラミックとの間に発生した残留応力により、クラックが発生することがある。
【０００９】
また、これとは別に、低抵抗導体を有する多層セラミック基板の研磨の際には、低抵抗導体であるＡｇやＣｕとセラミック材料との間の硬度差により、機械研磨時の加工速度に差が出るため、層間接続導体部分が凹んでしまうという問題が知られている。
【００１０】
この問題に対しては、研磨砥粒の硬度や粒径を制御することで、硬度の低い導体部分が
選択的に研磨されることを防止し、これによって、（層間接続導体が大きく凹んだ物に表面導体を形成することによる）接続信頼性の低下を防止する技術が開示されている（特許文献５、６参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開昭６０−５５６９７号公報
【特許文献２】特開平６−２６８３７６号公報
【特許文献３】特開平９−８４５６号公報
【特許文献４】特開平５−５８７６２号公報
【特許文献５】特開平７−２８３５３６号公報
【特許文献６】特開平４−５３６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した特許文献２〜４の様な従来技術の場合には、機械研磨の加工以降に、補修や加熱などの多くの工程を行う必要があるという問題がある。
また、これまでには、層間接続導体の周囲の欠陥、即ち機械研磨の際に層間接続導体の周囲に発生するクラックの対策については、特に検討がなされていない。
【００１３】
つまり、前記特許文献５、６の様に、層間接続導体との接続信頼性の確保には、形状的な面で多くの検討がなされているが、機械研磨加工の際に発生する欠陥、特に層間接続導体周囲に発生するクラックを防止する手法に関しては、何等検討されていないのが現状である。
【００１４】
ここで、図１１に基づいて、機械研磨（特にラッピング研磨）の際に、層間接続導体の周辺にクラックが発生する原因について説明する。
通常では、焼成後の多層セラミック基板には、１００μｍ程度の反りやうねりが存在しているので、その上に、露光などを行って表面導体を形成しようとする場合には、焦点距離が足りずに、露光されたパターンが不必要に広がってしまうため、精密な回路構成は困難である。よって、研磨加工を行うことで、平坦性を確保している。
【００１５】
この研磨加工には、ラッピング法、ポリッシング法、平面研削法などがあるが、より大面積を同時に加工する上で、ラッピング法やポリッシング法が有効である。
その中でも、ラッピング法は、図１１（ａ）に示す様に、遊離砥粒を基板表面に押しつけることで、基板表面にマイクロクラックを発生させて破砕することで研磨が進行することから、より大きな研磨速度を得ることが可能となる。
【００１６】
一方、ポリッシング法は、研磨布等により固定された砥粒において、引っかき加工により研磨が進行してゆくことから、ラッピングのような表面の破砕がないため、基板表面に欠陥を発生させること無く加工できるが、研削量が小さいため、大きな研磨速度を得ることができない。よって、反りやうねりが大きな基板に対しては、平坦性を確保することが難しい。
【００１７】
そこで、ある程度の平坦性を得るために、ラッピング法により研磨を行うが、例えば低抵抗導体を有する多層セラミック基板等においては、材料硬度の差により機械研磨時の加工速度に差が生じる。
【００１８】
つまり、低抵抗導体であるＡｇやＣｕなどは、ラッピングによる砥粒の押しつけを行っても、金属の延性によって破砕が進行しないことから、研磨速度が著しく小さくなる。よ
って、その状態で研磨すると、図１１（ｂ）に示す様に、セラミック部分のみが大きく削られ、層間接続導体が基板表面より突出する形となる。
【００１９】
この状態を長く続けると、層間接続導体の凸状部の先端が研磨のために使用する定盤（ラッピング定盤）と接触した場合、層間接続導体に大きなせん断応力が加わり、その結果、層間接続導体周辺にクラックが発生してしまう。
【００２０】
本発明は、上述した課題を解決するためになされたものであり、機械研磨の際に層間接続導体の周囲にクラックが発生することを防止できるとともに、機械研磨の加工以降に多くの工程を必要しない多層セラミック基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００４２】
（１）請求項１の発明は、複数のセラミック層と層間接続導体とを備えた多層セラミック基板を焼成によって作製した後に、前記多層セラミック基板の基板表面を研磨する多層セラミック基板の製造方法において、前記多層セラミック基板となる材料の上にダミーセラミック層となる材料を積層して焼成することにより、表面側にダミーセラミック層を備えた多層セラミック基板を作製する焼成工程と、前記ダミーセラミック層を備えた多層セラミック基板に対して、前記ダミーセラミック層の表面側の一部をラッピング加工により除去するラッピング工程と、前記ラッピング加工後の基板表面に対して、ポリッシング加工を行って、残余の前記ダミーセラミック層を除去するとともに、多層セラミック基板の
表面を研磨するポリッシング工程と、を有することを特徴とする。
【００４３】
本発明では、製品となる多層セラミック基板上（従って層間接続導体上）にダミーセラミック層を形成するので、ラッピング加工の際には、そのダミーセラミック層の途中でラッピング加工を中止し、層間接続導体の研磨を行わない。従って、ラッピング加工によって層間接続導体の凸状部は生じないので、この状態でポリッシング加工を行って、残余のダミーセラミック層を除去するとともに、多層セラミック基板の表面を研磨することにより、層間接続導体の周囲にクラックが発生することを防止できる。
【００４４】
なお、ダミーセラミック層としては、多層セラミック基板を構成するセラミック層と同様な材料を使用できる。
（２）請求項２の発明は、内部配線導体及び層間接続導体となる導体材料を配置した第１グリーンシートを所定枚数積層して積層体を形成するとともに、積層体の最表面にダミーセラミック層用のダミーグリーンシートを積層してグリーンシート多層体を形成する工程と、前記グリーンシート多層体の１面又は両面に、前記グリーンシート多層体の焼成温度では焼結しない材料からなる第２グリーンシートを積層して、複合グリーンシート多層体を形成する工程と、前記複合グリーンシート多層体を加圧しながら焼成する工程と、前記焼成後の第２グリーンシートからなる未焼結層を除去し、表面にダミーセラミック層を備えた多層セラミック基板を形成する工程と、前記ダミーセラミック層の表面側の一部を、ラッピング加工によって除去する工程と、前記ラッピング加工後の基板表面に対して、ポリッシング加工を行って、残余の前記ダミーセラミック層を除去するとともに、多層セラミック基板の表面を研磨するポリッシング工程と、を有することを特徴とする。
【００４５】
本発明では、無収縮焼成技術によって、多層セラミック基板を製造できる。また、前記請求項１の発明と同様に、ラッピング加工の際には、ダミーセラミック層の途中でラッピング加工を中止し、層間接続導体の研磨を行わない。次に、この状態でポリッシング加工を行って、残余のダミーセラミック層を除去するとともに、多層セラミック基板の表面を研磨することにより、層間接続導体の周囲にクラックが発生することを防止できる。
【図面の簡単な説明】
【００４６】
【図１】実施例１の多層セラミック基板を模式的に示す断面図である。
【図２】ＩＣ検査用基板の使用方法を示す説明図である。
【図３】実施例１の多層セラミック基板の製造方法の一部を示す説明図である。
【図４】実施例１の多層セラミック基板の製造方法の一部を示す説明図である。
【図５】（ａ）は実施例１におけるラッピング加工の説明図、（ｂ）はそのポリッシング加工の説明図である。
【図６】ラッピング加工における層間接続導体の凸状部を示す説明図である。
【図７】ポリッシング加工を示す説明図である。
【図８】実施例２の多層セラミック基板の製造方法の一部を示す説明図である。
【図９】実施例２の多層セラミック基板の製造方法の一部を示す説明図である。
【図１０】（ａ）は実施例２におけるラッピング加工の説明図、（ｂ）はそのポリッシング加工の説明図である。
【図１１】従来技術を示す説明図である。
【発明を実施するための形態】
【００４７】
以下、本発明の実施例を、図面を参照しながら説明する。なお、実施例１は参考例である。
【実施例１】
【００４８】
ここでは、例えばシリコンウェハー検査用治具の基板（電気検査用基板）などに用いることができる多層セラミック基板の製造方法について説明する。
ａ）まず、多層セラミック基板の構成について、図１に基づいて説明する。
【００４９】
図１に示す様に、多層セラミック基板１は、主として、ガラスセラミック層３が板厚方向に複数積層された焼結体（例えば厚さ５ｍｍ×縦３００ｍｍ×横３００ｍｍの直方体の焼結体）から構成されている。
【００５０】
前記ガラスセラミック層３は、例えばガラス成分とセラミック成分との混合物を、例えば８００〜１０５０℃程度の低温にて焼成した低温焼成のガラスセラミックで構成されている。詳しくは、各ガラスセラミック層３は、ムライト及びホウケイ酸系ガラスをセラミックの主成分とするガラスセラミックからなり、ホウケイ酸系ガラス中にアルカリ金属の酸化物（Ｎａ2Ｏ及び／又はＫ2Ｏ）を少量（例えば０．５〜１．５質量％）含んでいる。
【００５１】
前記多層セラミック基板１の表裏面には、電極（表面導体）５が形成されており、この電極５は、Ｔｉ／Ｃｕ／Ｎｉ／Ａｕ層を順に積み重ねた構造を有している。なお、表面に電極５が形成された多層セラミック基板１を、電気検査用基板７と称する。
【００５２】
また、多層セラミック基板１の内部（詳しくは各ガラスセラミック層３の境界部分）には、内部配線層（内部配線導体）９が形成されている。
更に、多層セラミック基板１の表面の電極５と裏面の電極５とを、内部配線層９を介して電気的に接続するように、基板の厚み方向に伸びる層間接続導体（ビア）１１が形成されている。
【００５３】
なお、電極５を構成する導体としては、Ｔｉ、Ｃｒ、Ｍｏ、Ｃｕ、Ｎｉ、Ａｕ、及びそれらを組み合わせたものを採用でき、内部配線層９や層間接続導体１１を構成する導体としては、ガラスセラミックの焼成の際に低温で同時焼成可能な、Ａｕ、Ａｇ、Ｃｕ、Ａｇ／Ｐｔ合金（又は混合物）、Ａｇ／Ｐｄ合金（又は混合物）などの導体が使用できる。
【００５４】
また、図２に示す様に、上述した構成の多層セラミック基板１上の電極５には、導電性のプローブ（接続端子）１３が接続されてシリコンウェハー上のＩＣ１５を検査するＩＣ検査用治具（シリコンウェハーの電気検査用治具）１７が構成される。
【００５５】
ｂ）次に、本実施例の多層セラミック基板１の製造方法を、図３〜図７に基づいて詳細に説明する。
(1)まず、セラミック原料粉末として、平均粒径：３μｍ、比表面積：２．０ｍ2／ｇのＳｉＯ2、Ａｌ2Ｏ3、Ｂ2Ｏ3を主成分とするホウケイ酸系ガラス粉末と、平均粒径：２μ
ｍ、比表面積：３．０ｍ2／ｇのムライト粉末とを用意した。
【００５６】
更に、シート成形時のバインダー成分及び可塑剤成分として、アクリル系バインダー及びＤＯＰ（ジ・オクチル・フタレート）を用意した。
そして、アルミナ製のポットに、ホウケイ酸ガラス粉末とムライト粉末とを、質量比で５０：５０、総量１０００ｇ投入するとともに、アクリル樹脂を１２０ｇ投入した。更に、適当なスラリー粘度とシート強度を持たせるのに必要な量の溶剤（ＭＥＫ：メチルエチルケトン）と可塑剤（ＤＯＰ）を上記ポットに入れ、５時間混合することにより、セラミックスラリーを得た。
【００５７】
得られたセラミックスラリーを用いて、ドクターブレード法により、図３（ａ）に示す様に、厚み０．１５ｍｍの（各ガラスセラミック層３用の）第１グリーンシート２１を作製した。
【００５８】
(2)また、前記第１グリーンシート２１を作製する工程とは別に、拘束シート（第２グ
リーンシート）２３を作製するために、セラミック原料粉末として、平均粒径：２μｍ、比表面積：１ｍ2／ｇのアルミナ粉末を用意した。
【００５９】
更に、シート形成時のバインダー成分としてアクリル系バインダー、可塑剤成分としてＤＯＰ、溶剤としてＭＥＫを用意した。
そして、前記第１グリーンシート２１と同様に、アルミナ製のポットに、アルミナ粉末を１０００ｇ、アクリル樹脂を１２０ｇ投入し、更に、スラリー粘度とシート強度を持たせるために、必要な量の溶剤（ＭＥＫ）と可塑剤（ＤＯＰ）を投入し、５時間混合してスラリーを得た。
【００６０】
このスラリーを用いて、ドクターブレード法により、図３（ｂ）に示す様に、厚み０．３０ｍｍの第２グリーンシート２３を作製した。
(3)次に、図３（ｃ）に示す様に、前記第１グリーンシート２１に、パンチによって、
直径０．１２ｍｍのビアホール２５を形成した。
【００６１】
(4)次に、図３（ｄ）に示す様に、ビアホール２５に、層間接続導体ペーストを充填し
、（層間接続導体１１となる）充填部２７を形成した。
なお、層間接続導体ペーストは、平均粒径３．５μｍの銀粉末１００重量部に対して、軟化点が８００℃のホウケイ酸ガラスを２重量部添加し、この粉末対して、樹脂としてエチルセルロース樹脂を、溶剤としてターピネオールを加え、３本ロールミルにて混練して作製した。
【００６２】
(5)また、図３（ｅ）に示す様に、第１グリーンシート２１の表面の必要な箇所に、内
部配線導体ペーストを用いて、印刷によって（内部配線層９となる）導電パターン２９を形成した。
【００６３】
なお、内部配線導体ペーストは、平均粒径０．９μｍの銀粉末１００重量部に対して、軟化点が８００℃のホウケイ酸ガラスを５重量部添加し、この粉末対して、樹脂としてエチルセルロース樹脂を、溶剤としてターピネオールを加え、３本ロールミルにて混練して作製した。
【００６４】
(6)次に、図３（ｆ）に示す様に、上述した様にして製造した複数の第１グリーンシー
ト２１を、順次積層してグリーンシート多層体３１を形成するとともに、グリーンシート多層体３１の両側に第２グリーンシート２３を積層して、複合グリーンシート多層体３３を形成した。
【００６５】
(7)次に、図４（ａ）に示す様に、プレス機（図示せず）にて、複合グリーンシート多
層体３３の積層方向の両側から０．２ＭＰａの押圧力を加えながら、８５０℃にて３０分間焼成（脱脂焼成）し、複合積層焼結体３５を得た。
【００６６】
(8)次に、図４（ｂ）に示す様に、複合積層焼結体３５の両主面に残っている（未焼結
の）第２グリーンシート２３を、水を媒体として超音波洗浄機により除去し、焼結体本体３７を得た。
【００６７】
(9)次に、図４（ｃ）に示す様に、下記の手順で、焼結体本体３７の両外側表面を、ア
ルミナ砥粒４０（図６参照）を用いて研磨して、多層セラミック基板１を得た。
以下に、多層セラミック基板１の研磨工程について説明する。
【００６８】
まず、平均粒径（Ｄ５０）が２０〜６０μｍの範囲内のアルミナ砥粒４０、例えば、＃４００（平均粒径（Ｄ５０）が３４μｍ）のアルミナ砥粒４０を用いて、ラッピング加工を行い、焼結体本体３７の表面を５０μｍ研磨した。
なお、前記平均粒径（Ｄ５０）とは、砥粒の粒子の個数の５０％に当たる粒子の粒子径を示している（ＪＩＳ  Ｒ１６２９参照）。
【００６９】
つまり、図５（ａ）に示す様に、通常、焼結体本体３７には、反りやうねりがあり製品として十分な平坦性が無いので、ラッピング加工によって、反り等が無くなるまで（同図の点線で示す位置まで）焼結体本体３７の表面を研磨して、基板の平坦性を確保した。
【００７０】
詳しくは、ラッピング加工の際には、図６に示す様に、基板表面から突出するように層間接続導体１１の凸状部３９が形成されるが、本実施例では、凸量（基板表面からの高さＨ）よりも平均粒径（Ｄ５０）が２倍以上の砥粒４０を使用する（従って、凸状部３９の凸量は、砥粒４０の平均粒径（Ｄ５０）の１／２以下）。
【００７１】
ここで、ラッピング加工によってどの程度の凸量を有する凸状部３９が形成できるかは、層間接続導体１１やセラミック層３の種類、更には加工条件（例えば加工速度や加工時間等）によって異なるが、予め実験等により予測することができる。従って、形成される凸状部３９の凸量に応じて、最適な平均粒径（Ｄ５０）の砥粒４０を選択して使用する。
【００７２】
なお、ここでは、ラッピング加工の条件として、アルミナ砥粒４０を界面活性剤を含む水の中に分散したものを用い、１５分間、回転速度２０ｒｐｍにより加工する条件を採用できる。
【００７３】
次に、ラッピング加工後の焼結体本体３７の両外側表面を、ダイヤモンド砥粒を用いたポリッシング加工により研磨した。
具体的には、平均粒径（Ｄ５０）が９μｍの多結晶ダイヤモンド砥粒を使用して、図５（ｂ）に示す様に、ラッピング加工後の焼結体本体３７の両外側表面を更に所定量研磨して、所望の厚みの多層セラミック基板１を得た。なお、この所定量とは、層間接続導体１１の凸状部３９の凸量以上である。
【００７４】
詳しくは、図７に示す様に、凸量よりも平均粒径（Ｄ５０）が大きな砥粒（多結晶ダイヤモンド砥粒）４１を選択し、この多結晶ダイヤモンド砥粒４１を押圧して固定した研磨定盤（ポリッシング定盤）４３を用いてポリッシング加工を行い、表面粗さＲａが０．０３μｍの多層セラミック基板１を得た。
【００７５】
なお、ここでは、ポリッシング加工の条件として、多結晶ダイヤモンド砥粒４１を分散材を添加した水に分散したものを用い、回転速度２ｒｐｍにより加工する条件を採用できる。
【００７６】
なお、前記図３（ｄ）に示す様に、研磨した多層セラミック基板１の表面の層間接続導体１１に対応する位置に、例えばＴｉ薄膜をスパッタ法により形成した後に、順次、Ｃｕメッキ、Ｎｉメッキ、Ａｕメッキを施して、電極５を形成することにより、電気検査用基板７を得ることができる。
【００７７】
ｃ）この様に、本実施例では、まず、多層セラミック基板１となる焼結体本体３７の基板表面をラッピング加工（ラッピング研磨）する。このとき、基板表面が研磨されるとともに、基板表面より層間接続導体１１の先端側（凸状部３９）が突出する。次に、この凸状部３９を有する基板表面に対して、凸量よりも平均粒径（Ｄ５０）が大きな砥粒４１を用いて、ポリッシング加工（ポリッシング研磨）を行うことにより、層間接続導体１１の周囲にクラックを発生させることなく、凸状部３９とともに基板表面を好適に研磨することができる。
【００７８】
しかも、上述した製造方法では、従来の様に、研磨後に、クラックを消去するための多
くの工程（補修や加熱の工程など）を必要しないという利点がある。
また、本実施例では、ラッピング加工を行って平坦性を確保する際には、層間接続導体１１の凸状部３９の凸量が砥粒４０の平均粒径（Ｄ５０）の１／２以下（即ち、砥粒４０の平均粒径（Ｄ５０）が凸量の２倍以上）である。よって、凸状部３９と定盤との接触を効果的に防止できるので、クラックの発生を抑制できる。
【００７９】
更に、本実施例では、ラッピング加工に使用する砥粒４０の平均粒径（Ｄ５０）が、２０〜６０μｍである。よって、凸状部３９と定盤との間隔が十分にあるので、定盤と接触する可能性が低い、また、ラッピング加工時の基板のダメージが少なく、所望の平滑度を得ることができる。
【００８０】
その上、ここでは、層間接続導体１１とセラミック層３との硬度の差は、タングステンとアルミナとの硬度の差より大であるが、本実施例では、この様な大きな硬度差がある場合でも、ラッピング加工の後にポリッシング加工を行うので、層間接続導体１１の周囲にクラックが発生することを防止できる。
＜実験例＞
次に、本発明の効果を確認するために行った実験例について説明する。
【００８１】
本実験例では、下記表１に示す材料を使用して、下記の条件にて、ａ）層間接続導体の凸状部の凸量、ｂ）研磨加工性、ｃ）層間接続導体の周囲の欠陥、ｄ）多層セラミック基板の表面に形成した表面薄膜導体の信頼性、ｅ）基板表面粗さを調べた。その結果を、同表１に記す。
【００８２】
ａ）層間接続導体の凸状部の凸量（ビア周り凸量）
下記表１の材料を用い、前記実施例と同様な製造方法で、多数の層間接続導体を有する多層セラミック基板の試料を作製した（研磨前まで）。
【００８３】
そして、各試料に対してラッピング加工及び／又はポリッシング加工を施し、各研磨後の試料の表面に露出する層間接続導体１００個に対して、２００倍の光学顕微鏡の焦点を基板表面及び層間接続導体頂点に合わせ、その際の高さの差を読み取り、その平均値を凸量とした。
【００８４】
即ち、ラッピング加工後の凸量及びポリッシング加工後の凸量を調べた。
ｂ）研磨加工性
下記表１の材料を用い、前記実施例と同様な製造方法で、多層セラミック基板の試料を作製した（研磨前まで）。
【００８５】
そして、作製した試料を研磨（ラッピング加工及び／又はポリッシング加工）する際に、所定厚み（具体的には５０μｍ）を研磨可能かどうか調べた。ここでは、研磨偏り（２層目のセラミック層まで研磨した場合）や研磨不足が無い場合を○とし、そうでない場合は×とした。
【００８６】
ｃ）層間接続導体の周囲の欠陥（ビア周り欠陥発生率）
下記表１の材料を用い、前記実施例と同様な製造方法で、多層セラミック基板の試料を作製した（研磨前まで）。
【００８７】
そして、各試料に対してラッピング加工及び／又はポリッシング加工を施し、研磨後の試料の表面に蛍光液を塗布し、３０分放置してから、蛍光液を拭き取った。次に、この試料に対して、ＵＶライトのもとで、層間接続導体の周囲の欠陥の有無を確認した。なお、欠陥が存在した場合には、蛍光液が欠陥に浸透するので、ＵＶライトによって欠陥部分が
発光する。
【００８８】
具体的には、１００個の層間接続導体に対して欠陥のある層間接続導体の割合（ビア周り欠陥発生率）を調べた。
ｄ）表面薄膜導体の信頼性（薄膜導体フクレ発生率）
下記表１の材料を用い、前記実施例と同様な製造方法で、多層セラミック基板の試料を作製した（研磨前まで）。
【００８９】
そして、各試料に対してラッピング加工及び／又はポリッシング加工を施し、更に各試料を鏡面研磨（Ｒａ＜０．１μｍ）した。その後、基板表面に、Ｔｉ／Ｃｕの薄膜（０．３μｍ／０．６μｍ）をスパッタ法により形成した後、メッキにて、Ｃｕ／Ｎｉ／Ａｕ膜（４μｍ／２μｍ／１μｍ）を形成した。その後、加熱処理（３５０℃−３０分）を実施し、層間接続導体上及びその周囲に薄膜導体のフクレの発生状況を確認した。
【００９０】
具体的には、１００個の層間接続導体に対してフクレのある層間接続導体の割合（薄膜導体フクレ発生率）を調べた。
ｅ）基板表面粗さ
下記表１の材料を用い、前記実施例と同様な製造方法で、多層セラミック基板の試料を作製した（研磨前まで）。
【００９１】
そして、各試料に対してラッピング加工及び／又はポリッシング加工を施した後に、基板表面粗さを評価した。狙いは表面粗さＲａが０．３μｍ以下である。
【００９２】
【表１】
0005536942.tif 000002
この表１から明かな様に、請求項１の発明の発明例４、５、９、１２〜１４、１６〜１８では、ラッピング加工の後に、凸状部の凸量よりも平均粒径（Ｄ５０）が大きな砥粒を用いて、ポリッシング加工を行うので、研磨加工性、ビア周り欠陥発生率、薄膜導体フクレ発生率、基板表面粗さとも、好適であった。
【００９３】
特に、本発明例４、５、９、１３では、ラッピング加工に用いる砥粒の平均粒径が２０〜６０μｍの範囲であるので、ビア周り欠陥発生率及び薄膜導体フクレ発生率が共に０％であり、一層好適である。
【００９４】
なお、本発明例１２、１４、１８については、請求項１の発明の要件を備えているが、ラッピング加工時の砥粒の平均粒径が、２０〜６０μｍの範囲外であるので、範囲内である本発明例４、５、９、１３に比べて、ビア周り欠陥発生率及び薄膜導体フクレ発生率が共にやや大きくなっている。
【００９５】
一方、比較例１、３、６、１０は、ラッピング加工の後に、凸状部の凸量よりも平均粒径（Ｄ５０）が小さな砥粒を用いて、ポリッシング加工を行うので、ビア周り欠陥発生率、薄膜導体フクレ発生率が高く、好ましくない。なお、比較例６については、ポリッシング加工において、硬度低い砥粒を使用しているので、十分な研削量が得られず、加工性の低下並びに欠陥が発生しており、好ましくない。
【００９６】
また、比較例２、８、１１は、ラッピング加工のみで研磨を行っているため、ビア周り欠陥発生率及び薄膜導体フクレ発生率が高く、基板表面粗さも大きく好ましくない。
更に、比較例１５は、ラッピング加工を行っていないので、基板の平面度が確保されておらず、よって、ポリッシング加工の際に偏りが発生ており、好ましくない。
【実施例２】
【００９７】
次に、実施例２について説明するが、前記実施例１と同様な内容の説明は省略する。
本実施例は、多層セラミック基板の製造工程が、前記実施例１と異なるので、異なる製造工程を中心に説明する。
【００９８】
(1)まず、図８（ａ）に示す様に、実施例１と同様にして、第１グリーンシート５１を
作製した。
(2)また、図８（ｂ）に示す様に、第２グリーンシート５３を作製した。
【００９９】
(3)次に、図８（ｃ）に示す様に、第１グリーンシート５１に、ビアホール５５を形成
した。
(4)次に、図８（ｄ）に示す様に、ビアホール５５に、層間接続導体ペーストを充填し
、充填部５７を形成した。
【０１００】
(5)また、図８（ｅ）に示す様に、第１グリーンシート５１の表面の必要な箇所に、内
部配線導体ペーストを用いて、導電パターン５９を形成した。
(6)次に、図８（ｆ）に示す様に、各第１グリーンシート５１を、順次積層してグリー
ンシート多層体６１を形成した。
【０１０１】
詳しくは、製品となる多層セラミック基板に対応した分の複数の第１グリーンシート５１を積層して積層体６３を形成するとともに、その積層体６３の両側に、（焼成後に研磨によって削除するダミーセラミック層を形成するために）第１グリーンシート５１と同じ材料からなるダミーグリーンシート６５を積層してグリーンシート多層体６１を形成した。
【０１０２】
(7)次に、図９（ａ）に示す様に、グリーンシート多層体６１の両側に第２グリーンシ
ート５３を積層して、複合グリーンシート多層体６９を形成した。
(8)次に、図９（ｂ）に示す様に、複合グリーンシート多層体６９の積層方向の両側か
ら押圧力を加えながら脱脂焼成し、複合積層焼結体７１を得た。
【０１０３】
(9)次に、図９（ｃ）に示す様に、複合積層焼結体７１の両主面に残っている（未焼結
の）第２グリーンシート５３を除去し、焼結体本体７３を得た。
この焼結体本体７３とは、製品となる多層セラミック基板の両側にダミーセラミック層７５が積層されたものである。
【０１０４】
(10)次に、図９（ｄ）に示す様に、下記の手順で、焼結体本体７３の両外側を研磨し、多層セラミック基板７７を得た。
以下に、多層セラミック基板７７の研磨工程について説明する。
【０１０５】
まず、図１０（ａ）に示す様に、焼結体本体７３の両外側のダミーセラミック層７５の表面を、アルミナ砥粒を用いたラッピング加工により研磨した。
具体的には、＃４００（Ｄ５０  ３４μｍ）のアルミナ砥粒を用いて、ダミーセラミック層７５の厚みの約５０％（同図の点線部分まで）を除去した。
【０１０６】
その後、図１０（ｂ）に示す様に、ラッピング加工後の焼結体本体７５の両外側表面を、ダイヤモンド砥粒を用いたポリッシング加工により研磨した。
具体的には、Ｄ５０  ９μｍの多結晶ダイヤモンド砥粒を使用して、残余のダミーセラミック層７５を除去するとともに、多層セラミック基板７７の表面層（最表面のガラスセラミック層７９）の一部（ガラスセラミック層７９の約５０％：同図の点線部分まで）を除去し、多層セラミック基板７７を得た。
【０１０７】
本実施例においても、前記実施例１と同様な効果を奏する。
尚、本発明は前記実施形態になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
【符号の説明】
【０１０８】
１、７７…多層セラミック基板
３、７９…ガラスセラミック層
５…電極
７…電気検査用基板
９…内部配線層
１１…層間接続導体（ビア）
２１、５１…第１グリーンシート
２３、５３…第２グリーンシート（拘束シート）
３１、６１…グリーンシート多層体
３３、６９…複合グリーンシート多層体
３５、７１…複合積層焼結体
３９…凸状部
６５…ダミーグリーンシート
７５…ダミーセラミック層
【図１】
0005536942.tif 000003
【図２】
0005536942.tif 000004
【図３】
0005536942.tif 000005
【図４】
0005536942.tif 000006
【図５】
0005536942.tif 000007
【図７】
0005536942.tif 000008
【図８】
0005536942.tif 000009
【図９】
0005536942.tif 000010
【図１０】
0005536942.tif 000011
【図６】
0005536942.tif 000012
【図１１】
0005536942.tif 000013