(57)【特許請求の範囲】
【請求項１】
表面および裏面を有する基板と、
前記基板の表面側に形成され、半導体チップと電気的に接続される配線と、
前記配線と接続された電気素子と、
前記電気素子に対応する位置に前記基板の裏面側から形成されると共に、底部に前記基板の少なくとも一部が柵状または格子状に残存する凹部と
を備えたインターポーザ。
【請求項２】
前記電気素子は受動素子である、請求項１に記載のインターポーザ。
【請求項３】
前記受動素子はアンテナ、インダクタまたはカプラである、請求項２に記載のインターポーザ。
【請求項４】
前記基板上に誘電体層を有し、前記配線は前記誘電体層の内部または層上に少なくとも一層設けられている、請求項１乃至３のいずれか一項に記載のインターポーザ。
【請求項５】
前記誘電体層は有機材料を含む、請求項４に記載のインターポーザ。
【請求項６】
前記基板と前記誘電体層との間に絶縁層を有する、請求項４に記載のインターポーザ。
【請求項７】
前記基板内に前記配線と接続された貫通電極を有する、請求項１に記載にインターポーザ。
【請求項８】
前記基板は半導体基板または誘電体基板である、請求項１に記載のインターポーザ。
【請求項９】
前記基板はシリコン基板である、請求項８に記載のインターポーザ。
【請求項１０】
インターポーザと、前記インターポーザに実装された半導体チップとを備え、
前記インターポーザは、
表面および裏面を有し、表面側に前記半導体チップが実装された基板と、
前記基板の表面側に形成され、前記半導体チップと電気的に接続された配線と、
前記配線と接続された電気素子と、
前記電気素子に対応する位置に前記基板の裏面側から形成されると共に、底部に前記基板の少なくとも一部が柵状または格子状に残存する凹部と
を備えたモジュール。
【請求項１１】
前記半導体チップは、前記配線および前記基板内に設けられた貫通電極を介して実装基板と電気的に接続されている、請求項１０に記載のモジュール。
【請求項１２】
インターポーザと、前記インターポーザに実装された半導体チップと、前記インターポーザと電気的に接続された実装基板とを備え、
前記インターポーザは、
表面および裏面を有し、表面側に前記半導体チップが実装された基板と、
前記基板の表面側に形成され、前記半導体チップと電気的に接続された配線と、
前記配線と接続された電気素子と、
前記電気素子に対応する位置に前記基板の裏面側から形成されると共に、底部に前記基板の少なくとも一部が柵状または格子状に残存する凹部と
を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線ルールの異なる複数の電子デバイスの電気的および機械的接続を中継するためのインターポーザ、モジュールおよびこれを備えた電子機器に関する。
【背景技術】
【０００２】
急激に微細化が進む半導体チップのパッドピッチと、そのチップの実装先である基板（実装基板）のパッドピッチとの間には一桁以上のギャップがある。このことが半導体技術の進歩により得られる高性能且つ高機能チップの性能をデバイスあるいはシステムに反映させることを難しくしている。例えば、半導体チップのパッドピッチは５０μｍ以下にまで実用化が進んでいるのに対し、実装基板（例えばプリント基板（ＰＣＢ；Print Circuit Board ））のパッドピッチは５００μｍ程度である。今後、半導体チップのパッドピッチの縮小化はスケーリング則に従って進展すると予測されているが、ＰＣＢのパッドピッチの縮小化の進展は相対的に遅いと考えられている。
【０００３】
従来、このパッドピッチのギャップを補い半導体チップと実装基板とを電気的および機械的に結合する手段として、金（Ａｕ）やアルミニウム（Ａｌ）によるワイヤリングが利用されている。具体的には５００μｍクラスの配線ルールを有する有機基板上に半導体チップをダイボンド（機械的接続）し、その上で両者の配線パッドをワイヤ接続（電気的接続）する。
【０００４】
ところで、信号線路はキャリア周波数が高まるにつれて長さの影響が大きくなる。デジタル回路のキャリアにはクロック周波数が４００ＭＨｚクラスの信号が用いられているのに対し、送受信回路のキャリアには高周波帯（ＧＨｚ〜ミリ波帯）が利用されている。高周波は波長が短く、例えば６０ＧＨｚの半波長は真空中で２．５ｍｍ、ＰＣＢ上では１．２ｍｍである。ある一つの信号線路の物理的長さがキャリア周波数の電気的長さの半分以上になると、信号線路において信号の共振現象の問題が顕在化してくる。このため、信号品質確保の観点から、信号線路の長さは伝送するキャリア信号の電気的長さの半分未満を目安としてレイアウトすることが望ましい。このことから近年、ワイヤによる実装形態と比較してより小型のパッケージングが可能になり、短配線による電力損の削減および信号品質の向上が期待できるシリコンインターポーザが注目され、技術開発が盛んに行われている（例えば、特許文献１）。
【０００５】
特許文献１によるシリコンインターポーザは、配線ピッチ変換のための配線（ＴＳＶ（Through Silicon Via）を含む）と、後述するアンテナ部品のためのキャビティ（凹部）とから構成されている。このシリコンインターポーザは、インターポーザ基板上に、別のシリコン基板（上部シリコン部分）に形成されたアンテナパターンを集積したものである。これにより、高周波アナログ回路である半導体チップとの結線距離が短縮され、信号品質を向上させることが可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−４２９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記に例示したインターポーザではアンテナパターンを設けたシリコン基板の接合およびアンテナ部分や半導体チップの部分のパターニングなど、製造工程が繁雑になることから信頼性および歩留まりが低下するという問題があった。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、製造工程の簡略化を図ることが可能なインターポーザ、モジュールおよびこれを備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のインターポーザは、表面および裏面を有する基板と、基板の表面側に形成され、半導体チップと電気的に接続される配線と、配線と接続された電気素子と、電気素子に対応する位置に基板の裏面側から形成されると共に、底部に基板の少なくとも一部が柵状または格子状に残存する凹部とを備えたものである。
【００１０】
ここで「凹部」とは底部に基板が残っている形状に加えて、底部の基板が完全に除去され貫通した形状も含む。また、「対応する」とは基板上に設けられた電気素子の少なくとも一部が凹部上に設けられている状態を指す。
【００１１】
本発明のモジュールは、上記本発明のインターポーザおよびインターポーザに実装された半導体チップを備えたものである。
【００１２】
本発明の電子機器は、上記本発明のインターポーザ、インターポーザに実装された半導体チップおよびインターポーザが搭載される実装基板を備えたものである。
【００１３】
本発明のインターポーザ、モジュールおよびこれを備えた電子機器では、基板上に予め配線および電気素子が設けられていることにより、基板と配線の接合およびアンテナなどの電気素子部分や半導体チップの部分のパターニングなどが不要になり製造工程が簡略化される。
【発明の効果】
【００１４】
本発明のインターポーザ、モジュールおよびこれを備えた電子機器によれば、基板上に配線および電気素子を設けるようにしたので製造工程が簡略化される。これにより信頼性および歩留まりを向上させることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施の形態に係るモジュールの断面図である。
【図２】図１に示したモジュールの平面図である。
【図３】モジュールの他の例を表す断面図である。
【図４】図１に示したモジュールの電波放射の特性図である。
【図５】図１に示したモジュールの製造方法を工程順に表す図である。
【図６】図５に続く工程を表す図である。
【図７】比較例に係るモジュールの断面図である。
【図８】図７に示したモジュールの製造方法を工程順に表す図である。
【図９】図８に続く工程を表す図である。
【図１０】図９に続く工程を表す図である。
【図１１】変形例に係るモジュールの断面図である。
【図１２】図１１に示したモジュールの平面図である。
【図１３】モジュールの他の例を表す断面図である。
【図１４】モジュールの適用例に係る電子機器の機能ブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について、以下の順に図面を参照しつつ説明する。
（１）全体構成
（２）製造方法
【００１７】
（１）全体構成
図１は本発明の一実施の形態に係るインターポーザ１０Ａおよび半導体チップ２０を備えたモジュール１Ａの断面構造を表すものであり、図２はその平面構成を表すものである。なお、図１は図２のＩ−Ｉ線における断面構造である。このインターポーザ１０Ａでは凹部１９Ａを備えた基板１１上に誘電体層１４が形成され、この誘電体層１４には配線層１６および電気素子１７（ここではアンテナ）が設けられている。この誘電体層１４上には配線層１６に接続された半導体チップ２０が設けられており、インターポーザ１０Ａはこの半導体チップ２０と実装基板３０（ここではプリント基板）とを基板１１に設けられた貫通電極１２を介して接続している。
【００１８】
基板１１は、後述する半導体チップ２０の材料に合わせ、例えば厚みが５０〜４００μｍのシリコン（Ｓｉ）基板またはシリコンカーバイド（ＳｉＣ）基板を用いることが望ましい。半導体チップ２０と材料を合わせることで熱膨張係数がほぼ等しくなり、半導体チップ２０とインターポーザ１０Ａとの間の接合の信頼性が向上するからである。なお、基板１１としてはこれに限るものではなく、他の半導体材料や誘電体材料を用いてもよい。他の半導体材料としては例えば、ＳｉＧｅ，ＧａＡｓ等が、誘電体材料としては例えば、セラミック、ガラス（例えばＰｙｒｅｘ（登録商標），ＳＤ２，石英）、樹脂（ガラスエポキシ，ＢＴレジン）や有機ポリマーなどが挙げられる。
【００１９】
基板１１には、誘電体層１４に設けられたアンテナ１７の少なくとも一部に対応する位置に、基板１１の裏面側に窪みを有する凹部１９Ａが設けられている。但し、凹部１９Ａは信号損失の抑制効果との関係から、後述するアンテナ１７に対向する位置、即ち図２に示したように上から見てアンテナ１７全体を含むように形成することが望ましい。なお、ここでは凹部１９Ａの底部に基板１１が残っているが、これに限らず図３に示したように基板１１が完全に除去され貫通した開口１９Ｂとしてもよい。また、基板１１は完全に除去されず、一部が残っていてもよい。具体的には例えば柵状または格子状に形成してもよい。更に、凹部１９Ａ（開口１９Ｂ）の平面パターンは例えば円形状または矩形状であるが、これに限らず、凹部１９Ａ（開口１９Ｂ）の上方に配置される電気素子の形状および大きさとの関係で決定される。
【００２０】
また、基板１１は例えば直径５０μｍの貫通電極１２を備えている。貫通電極１２は例えば銅（Ｃｕ）により形成され、上下にパッド１３Ａ，１３Ｂが設けられている。
【００２１】
基板１１と誘電体層１４との間には絶縁層１１Ａが設けられている。この絶縁層１１Ａは例えば厚みが０．０１〜４μｍのシリコン酸化膜（ＳｉＯ2）上に、例えば厚みが０．０１〜０．３μｍのシリコン窒化膜（ＳｉＮ）を形成したものである。この絶縁層１１Ａは後述のように基板１１に凹部１９Ａ（開口１９Ｂ）を設ける際のエッチングストッパ層となるものであるが、本実施の形態のインターポーザ１０Ａのように凹部１９Ａ（開口１９Ｂ）を有する、いわゆるメンブレン素子の性能達成の構造としては必須のものではない。
【００２２】
誘電体層１４は高周波信号に対して損失の少ない低誘電体率材料、例えばベンゾシクロブテン（ＢＣＢ）により形成されている。この誘電体層１４の厚みは電気的特性と機械強度の両面から決定され、例えば１μｍ〜２０μｍである。但し、誘電体層１４の最適な膜厚は配線のレイアウトルールによって幅がある。例えば電気的特性の要件では配線のインピーダンスマッチングの観点から膜厚の範囲が決まる。具体的には、例えば６０ＧＨｚの配線、ライン／スペースが５０μｍ／５０μｍの高周波配線でマイクロストリップラインでの５０Ωマッチングには２０μｍの膜厚が必要である。また、狭ピッチおよび多ピン化が加速するＣＭＯＳ（Complementary Metal Oxide Semiconductor）のパッドに対応したライン／スペースを考えると、例えばライン／スペースが３０μｍ／３０μｍでは厚さ１２μｍ、１５μｍ／１５μｍでは厚さ６μｍ、５μｍ／５μｍでは厚さ３μｍで５０Ωにマッチングする。従って、誘電体層１４は数μｍ以下の薄膜から数十μｍの厚膜までのＢＣＢ膜形成技術や多層膜化の技術によって製造することが望ましい。また、誘電体層１４としては、一般的に利用される誘電体材料のうち高周波信号に対して損失が少なく、且つ上記のように基板１１に凹部１９Ａ（開口１９Ｂ）を設けても架橋構造を保持できる程度の強度を有するものであれば、他の材料を用いることもできる。具体的にはＳｉＯ2などの無機材料のほかにダイヤモンドライクカーボン（ＤＬＣ）を用いることも可能である。
【００２３】
誘電体層１４内には配線層１６およびアンテナ１７が設けられている。配線層１６は少なくとも一層以上の多層配線層（ここでは一層、配線１６Ａ，１６Ｂ）と層間接続配線層（ビアコンタクト１５Ａ）との組み合わせにより構成されている。これら配線層１６は導電性材料、例えばＡｌ（アルミニウム）、ＡｌＣｕ（アルミニウム銅）などの金属材料により形成されている。アンテナ１７は、ここではＡｌ配線による疑似八木宇多アンテナである。勿論これに限らず、パッチアンテナまたはスロットアンテナなど、他の受動素子を用いてもよい。また、材料もＡｌ以外の金属材料を用いてもよい。アンテナ１７および後述する半導体チップ２０は信号品質を確保するために近接してレイアウトすることが望ましい。アンテナ１７と半導体チップ２０との距離を短くすることによって送受信回路の積算損失を小さくすることができる。例えば半導体チップ２０とアンテナ１７をワイヤ経由で接続する場合には、例えば約１．５ｍｍ，直径２０μｍの金（Ａｕ）ワイヤには０．８ｎＨの寄生インダクタンスがあり、６０ＧＨｚにおいて約１ｄＢ信号損失を生じる。これに対して本実施の形態のようにそれぞれをレイアウトした場合には、アンテナ１７と半導体チップ２０との距離は２００μｍとなり、信号損失は０．１ｄＢと非常に小さくなる。また、前述のようにアンテナ１７を凹部１９Ａ（開口１９Ｂ）上に形成することにより、基板起因の信号損失も小さくなり、より高いアンテナゲインが得られる。なお、層間接続配線層は図１、図３および図５に示したように、誘電体層１４Ａに貫通孔１４ａを形成し、この貫通孔１４ａ内に金属材料を埋め込んだものであるが、これに限らず、層の異なる配線が互いに接続されていれば特に形状は問わない。
【００２４】
図４（Ａ）は中心周波数６０ＧＨｚの疑似八木宇多アンテナの反射特性（Ｓ１１）の特性を表すものであり、図４（Ｂ）は遠方界の電波放射特性（３次元表示）の計算結果である。放射特性におけるメインローブにおいて、メンブレンアンテナのアンテナゲインの計算結果が−５ｄＢｉであるのに対して、メンブレンアンテナではないリファレンスアンテナの計算結果は−１０ｄＢｉである。このことから本実施の形態のように、アンテナ１７に対向する位置に凹部１９Ａ（開口１９Ｂ）を設けることにより高いアンテナゲインを得ることができる。
【００２５】
半導体チップ２０はＲＦＩＣであり、ここでは例えばベースバンドチップから入力される数百ＭＨｚ帯域の信号を高周波帯域にアップコンバートし、例えばミリ波帯域の信号とするデバイスである。半導体チップ２０は、パッド２１Ａ，２１Ｂおよび半田層２２Ａ，２２Ｂを介して配線１６Ａ，１６Ｂに接続されている。配線１６Ａはビア１５Ａおよびパッド１３Ａを介して貫通電極１２に接続されている。一方、配線１６Ｂはアンテナ１７に接続されている。
【００２６】
プリント基板３０は、モジュール１Ａ（１Ｂ）のほか、抵抗器あるいはコンデンサ等の多数の電子部品を実装する実装基板であり、これら電子部品間を配線によって接続することにより電子回路を構成する。
【００２７】
モジュール１Ａ（１Ｂ）は例えば図５（Ａ）〜（Ｃ）および図６（Ａ）〜（Ｃ）に示した方法により製造することができる。
【００２８】
（２）製造方法
まず、図５（Ａ）に示したように、基板１１に貫通孔１１Ｂを形成したのち絶縁層１１Ａを形成する。具体的には、例えば厚さ４００μｍの基板１１の表面にエッチングマスクをパターニングする。次に、ＤＲＩＥ（Deep Reactive Ion Etching）装置を用いて真空条件下にて基板１１を厚み方向にエッチングし、貫通孔１１Ｂを形成する。続いて、基板１１を例えば１０００℃で加熱し、水蒸気雰囲気下における熱酸化によって厚さ３μｍのＳｉＯ2膜を形成する。次に、この基板１１の表面のＳｉＯ2膜上に例えばＣＶＤ（Chemical Vapor Deposition；化学的気相成長）法により厚さ０．１〜０．３μｍのＳｉＮ膜を形成し、絶縁膜１１Ａとする。
【００２９】
続いて、図５（Ｂ）に示したように貫通電極１２を形成する。具体的には、例えばシード層（図示なし）として貫通孔１１Ｂの表面に例えばＰＶＤ（Physical Vapor Deposition）により例えば厚さ５０ｎｍの下地チタン（Ｔｉ）および例えば厚さ３００ｎｍの銅（Ｃｕ）薄膜を形成する。次に、電解銅めっきにより貫通孔１１ＢにＣｕを充填したのちＣＭＰ（Chemical Mechanical Polishing）により基板１１を研磨し、貫通電極１２を形成する。続いて、パッド１３Ａ，１３Ｂ，１３Ｃを例えばフォトリソグラフィおよびＤＲＩＥなどのドライエッチングにより、例えば直径１００μｍ，厚さ１００ｎｍのＡｌＣｕ薄膜を形成する。
【００３０】
次に、図５（Ｃ）に示したように誘電体層１４Ａ、ビアコンタクト１５Ａ、配線１６Ａ，１６Ｂおよびアンテナ１７を形成する。具体的には、まず基板１１の上面に低誘電率材料であるＢＣＢを用いてスピンコート法により誘電体層１４Ａを形成し、この誘電体層１４Ａに対してパッド１３Ａに達する貫通孔１４ａを形成したのち、この貫通孔１４ａにＡｌＣｕを充填してビアコンタクト１５Ａを形成する。次に誘電体層１４Ａ上にフォトリソグラフィおよびドライエッチングにより配線１６Ａ，１６Ｂおよびアンテナ１７を形成する。次に、同様の方法を用いて基板１１の下面に誘電体層１４Ｃ、ビアコンタクト１５Ｂ、１５Ｃ，パッド１６Ｃ，１６Ｄを形成する。
【００３１】
続いて、図６（Ａ）に示したように基板１１の上面に誘電体層１４Ｃを形成したのち半導体チップ２０と配線１６Ａ，１６Ｂを接続するための開口１８Ａ，１８Ｂを形成する。具体的には、基板１１の上面に例えばＢＣＢを用いてスピンコート法により誘電体層１４Ｃを形成したのち、フォトリソグラフィおよびドライエッチングにより半導体チップ２０を実装する領域の誘電体層１４Ｃを除去する。次に、基板１１の下面に例えばハードマスクを形成したのち、例えばＤＲＩＥによって基板１１をエッチングして凹部１９Ａ（開口１９Ｂ）を形成し、所望のメンブレン構造を有するインターポーザ１０Ａが完成する。エッチング条件としては、ボッシュプロセスとして知られているＳＦ６／Ｃ４Ｈ８による垂直加工や、ＸｅＦ２によるドライプロセスが用いられる。また、水酸化テトラメチルアンモニウム（ＴＭＡＨ）や水酸化カリウム（ＫＯＨ）を用いたウエットプロセスを用いてもよい。このとき基板１１と誘電体層１４との間に設けた絶縁層１１Ａがエッチングストッパ層として働くので、絶縁層１１Ａにおいてエッチングが停止する。なお、絶縁層１１Ａの厚さが薄い場合にはオーバーエッチングが発生する場合もある。
【００３２】
次に、図６（Ｂ）に示したようにインターポーザ１０Ａの上面に半導体チップ２０を実装する。具体的には、半導体チップ２０の下面に設けられているパッド２１Ａ，２１Ｂをインターポーザ１０Ａの上面に、例えば１５０℃，１００ｋＰａにて熱圧着し半導体チップ２０とインターポーザ１０Ａの接合が完了する。
【００３３】
最後に図６（Ｃ）に示したようにインターポーザ１０Ａのパッド１６Ｃ，１６Ｄとプリント基板３０上に形成したパッド３１Ａ，３１Ｂとをバンプ３２Ａ，３２Ｂを介して接続し、プリント基板３０に半導体チップ２０を搭載したインターポーザ１０Ａを実装する。これによりモジュール１Ａが完成する。
【００３４】
本実施の形態のインターポーザ１０Ａ（１０Ｂ）は、基板１１上に誘電体層１４を形成し、この誘電体層１４中に配線層１６およびアンテナ１７を備えている。また、基板１１には貫通電極１２が設けられており、インターポーザ１０Ａは貫通電極１２を介してプリント基板３０とインターポーザ１０Ａ上に搭載された半導体チップ２０とを接続している。このようにインターポーザ１０Ａを用いることによって、配線ピッチの異なる半導体チップ２０とプリント基板３０とを電気的および機械的に中継することが可能となる。
【００３５】
更に、基板１１のアンテナ１７に対応する位置には、基板１１の裏面側から形成された凹部１９Ａ（開口１９Ｂ）が設けられている。これにより、基板１１部分とアンテナ１７との間の寄生容量や渦電流の発生が抑えられる。
【００３６】
上述の通り、半導体チップ２０およびプリント基板３０は、半導体チップ２０側の接続部では狭配線ピッチにて、プリント基板３０側の接続部では広配線ピッチにて接続される。接続部を構成するパッドおよびそれらをつなぐ配線は、インターポーザ１０Ａの基板１１上の誘電体層１４内に設けられた配線層１６、貫通電極１２および基板１１裏面側の配線層１６（パッド１３Ｂ，１６Ｃ、ビアコンタクト１５Ｂ）であり、これらのラインおよびスペースは半導体チップの加工手段を使用して製造される。従って一般的な実装基板と比較すると、一桁以上の微細な加工技術あるいは半導体チップの配線加工ルールと同等のルールで加工される。なお、図１（図３）におけるインターポーザ１０Ａ（１０Ｂ）の基板１１の裏面右側の配線層１６（パッド１３Ｃ，１６Ｄ、ビアコンタクト１５Ｃ）は、例えばプリント基板３０への実装時の機械的バランスをとるためのダミー接続層または基板１１のＧＮＤ（グランド）接続層である。
【００３７】
図７は、比較例に係る従来のモジュール１００の断面構成を表したものである。このモジュール内のインターポーザ１００Ａは凹部１１９を有する第１Ｓｉ基板（インターポーザ）１１１上に、下面に配線２１６およびアンテナ２１７を有し半導体チップ（集積回路チップ）２２０を搭載した第２Ｓｉ基板２１１が接合金属によって接合されている。なお、凹部１１９は半導体チップ２２０を収容するためのものである。
【００３８】
このようなモジュール１００を実際に得るためには、図８（Ａ）〜（Ｃ），図９（Ａ）〜（Ｃ）および図１０（Ａ），（Ｂ）に示した製造工程が考えられる。各工程を簡単に説明すると、まず、図８（Ａ）に示したように第１Ｓｉ基板１１１を加工して貫通孔１１１Ｂを形成したのち絶縁膜（図示なし）を形成する。次に図８（Ｂ）に示したように貫通電極１１２Ａを形成したのち、パッド１１３Ａ，１１３Ｂ，１１３Ｃ，１１３Ｄを形成する。続いて図８（Ｃ）に示したように凹部１１９を形成し、インターポーザとなる第１Ｓｉ基板１１１を作製する。次に図９（Ａ）に示したように第２Ｓｉ基板２１１上に配線２１６Ａ，２１６Ｂおよびアンテナ２１７を備えた誘電体層２１４を形成したのち、図９（Ｂ）に示したように第２Ｓｉ基板２１１をＣＭＰにより薄膜化する。続いて、図９（Ｃ）に示したように第２Ｓｉ基板２１１に凹部２１９を設けてメンブレン構造としたのち、半導体チップ２２０を接続し、半導体チップ２２０を搭載した第２Ｓｉ基板２１１を作製する。次に図１０（Ａ）に示したように熱圧着により第１Ｓｉ基板１１１および第２Ｓｉ基板２１１を接合してしたのち、最後に図１０（Ｂ）に示したように半田を用いてプリント基板１３０に実装してモジュール１００が完成する。
【００３９】
このようにして得られたモジュール１００およびその製造工程には以下のような問題がある。まず、Ｓｉ基板を２枚用いるため必然的に大型化する。そのため、これを補う薄膜化工程（図９（Ｂ））が必要となる。また、第１Ｓｉ基板１１１への凹部１１９の形成に加えてアンテナ２１７からの電波放射のために、第２Ｓｉ基板２１１の対向する位置に凹部２１９を設ける必要がある。この際、第２Ｓｉ基板２１１は上述のように薄膜化しているため、壊れやすい虞もある。更に、第１Ｓｉ基板１１１に第２Ｓｉ基板２１１を実装する際には、第１Ｓｉ基板１１１の貫通電極１１２Ａ，１１２Ｂおよび第２Ｓｉ基板２１１の下面に設けられた配線層２１６の接合を行う。接合工程は、アライメント精度が低いため微細化の制約となると共に、伝送周波数が高い場合には配線の不整合等による信号損失が顕在化する。また、第１Ｓｉ基板１１１および第２Ｓｉ基板２１１の接合用の配線加工も必要となる。以上のように製造工程が繁雑となる。
【００４０】
これに対して、本実施の形態のインターポーザ１０Ａ（１０Ｂ）では、基板１１上に直接形成した誘電体層１４中に配線層１６を設けることにより、上記工程が不要となるため製造工程の簡略化を図ることが可能となる。
【００４１】
以上のように、本実施の形態のインターポーザ１０Ａ（１０Ｂ）およびこれを備えたモジュール１Ａ（１Ｂ）では基板１１上に誘電体層１４を形成し、この誘電体層１４中に配線層１６およびアンテナ１７を設けるようにした。このように、基板１１と配線層１６を一体化した構造とすることにより製造工程が簡略化され、歩留まりを向上させることが可能となる。
【００４２】
また、アライメント精度の低下の原因となる接合工程が削減されるため、モジュール１Ａ（１Ｂ）の特性が向上する。更に、製造工程が短縮されるためコストを抑えることもできる。
【００４３】
また、半導体チップ２０とプリント基板３０を貫通電極１２によって接続するようにしたので、配線面積を縮小することができる。即ち、モジュール１Ａ（１Ｂ）の小型化が可能となる。更に、貫通電極１２を用いることによってモジュール１Ａ（１Ｂ）上に他のモジュールを積層することも可能となる。
【００４４】
また、本実施の形態のインターポーザ１０Ａ（１０Ｂ）およびこれを備えたモジュール１Ａ（１Ｂ）では、アンテナ１７の少なくとも一部に対応する位置の基板１１の裏面側に凹部１９Ａ（または基板１１を貫通する開口１９Ｂ）を設けるようにした。これにより基板部分と素子との間での寄生容量や渦電流の発生が抑えられるため、信号損失を抑制することが可能となる。
【００４５】
（変形例）
次に、上記実施の形態のインターポーザ１０Ａ（１０Ｂ）およびこれを備えたモジュール１Ａ（１Ｂ）の変形例に係るインターポーザ１０Ｃ（１０Ｄ）およびこれを備えたモジュール２Ａ（２Ｂ）について説明する。図１１は基板１１に凹部１９Ａを有するインターポーザ１０Ｃを備えたモジュール２Ａの断面構成を表すものであり、図１２はその平面構成を表すものである。図１３は基板１１に開口１９Ｂを有するインターポーザ１０Ｄを備えたモジュール２Ｂの断面構成を表すものである。なお、図１１および図１３は図１２のＩＩ−ＩＩ線における断面構造である。上記実施の形態と同一の構成要素については同一符号を付してその説明は省略する。
【００４６】
このインターポーザ１０Ｃ（１０Ｄ）は、配線層１６とプリント基板３０とをワイヤ３３を介して接続したものである。基板１１上には、上記実施の形態で説明した配線層１６および電気素子１７が形成された誘電体層１４に加えて、プリント基板３０とワイヤ接続するためのワイヤパッドと配線ノイズを除去するためのデカップリングコンデンサ（ＭＩＭキャパシタ）（図示せず）と共に、チップ用接続部２３が設けられている。
【００４７】
本変形例のインターポーザ１０Ｃ（１０Ｄ）およびこれを備えたモジュール２Ａ（２Ｂ）では、配線層１６とプリント基板３０とをワイヤ３３で接続するようにしたので、上記実施の形態の効果に加えてプリント基板３０上にモジュール２Ａ（２Ｂ）を自由に配置することが可能となるという効果がある。また、例えばピン数が少なくＢＧＡ（Ball Grid Array）等と比較して素子の専有面積の差が小さい場合には、貫通電極１２を製造することよりもワイヤ３３による配線のほうが安価であるため、コストを低減できるという効果もある。
【００４８】
（適用例）
次に、図１４を参照して、本発明のインターポーザ１０Ａを用いた通信装置の構成について説明する。図１４は、電子機器としての通信装置のブロック構成を表している。
【００４９】
図１４に示した通信装置は例えば、携帯電話器、情報携帯端末（ＰＤＡ）、無線ＬＡＮ機器などである。この通信装置は、例えば、図１４に示したように、送信系回路３００Ａ（モジュール）と、受信系回路３００Ｂ（モジュール）と、送受信経路を切り替える送受信切換器３０１と、高周波フィルタ３０２と、送受信用のアンテナ３０３とを備えている。
【００５０】
送信系回路３００Ａは、Ｉチャンネルの送信データおよびＱチャンネルの送信データに対応した２つのデジタル／アナログ変換器（ＤＡＣ；Digital/Analogue Converter）３１１Ｉ，３１１Ｑおよび２つのバンドパスフィルタ３１２Ｉ，３１２Ｑと、変調器３２０および送信用ＰＬＬ（Phase-Locked Loop）回路３１３と、電力増幅器３１４とを備えている。この変調器３２０は、上記した２つのバンドパスフィルタ３１２Ｉ，３１２Ｑに対応した２つのバッファアンプ３２１Ｉ，３２１Ｑおよび２つのミキサ３２２Ｉ，３２２Ｑと、移相器３２３と、加算器３２４と、バッファアンプ３２５とを含んで構成されている。
【００５１】
受信系回路３００Ｂは、高周波部３３０、バンドパスフィルタ３４１およびチャンネル選択用ＰＬＬ回路３４２と、中間周波回路３５０およびバンドパスフィルタ３４３と、復調器３６０および中間周波用ＰＬＬ回路３４４と、Ｉチャンネルの受信データおよびＱチャンネルの受信データに対応した２つのバンドパスフィルタ３４５Ｉ，３４５Ｑおよび２つのアナログ／デジタル変換器（ＡＤＣ；Analogue/Digital Converter）３４６Ｉ，３４６Ｑとを備えている。高周波部３３０は、低ノイズアンプ３３１と、バッファアンプ３３２，３３４と、ミキサ３３３とを含んで構成されており、中間周波回路３５０は、バッファアンプ３５１，３５３と、自動ゲイン調整（ＡＧＣ；Auto Gain Controller）回路３５２とを含んで構成されている。復調器３６０は、バッファアンプ３６１と、上記した２つのバンドパスフィルタ３４５Ｉ，３４５Ｑに対応した２つのミキサ３６２Ｉ，３６２Ｑおよび２つのバッファアンプ３６３Ｉ，３６３Ｑと、移相器３６４とを含んで構成されている。
【００５２】
この通信装置では、送信系回路３００ＡにＩチャンネルの送信データおよびＱチャンネルの送信データが入力されると、それぞれの送信データを以下の手順で処理する。すなわち、まず、ＤＡＣ３１１Ｉ、３１１Ｑにおいてアナログ信号に変換し、引き続きバンドパスフィルタ３１２Ｉ，３１２Ｑにおいて送信信号の帯域以外の信号成分を除去したのち、変調器３２０に供給する。続いて、変調器３２０において、バッファアンプ３２１Ｉ，３２１Ｑを介してミキサ３２２Ｉ，３２２Ｑに供給し、引き続き送信用ＰＬＬ回路３１３から供給される送信周波数に対応した周波数信号を混合して変調したのち、両混合信号を加算器３２４において加算することにより１系統の送信信号とする。この際、ミキサ３２２Ｉに供給する周波数信号に関しては、移相器３２３において信号移相を９０°シフトさせることにより、Ｉチャンネルの信号とＱチャンネルの信号とが互いに直交変調されるようにする。最後に、バッファアンプ３２５を介して電力増幅器３１４に供給することにより、所定の送信電力となるように増幅する。この電力増幅器３１４において増幅された信号は、送受信切換器３０１および高周波フィルタ３０２を介してアンテナ３０３に供給されることにより、そのアンテナ３０３を介して無線送信される。この高周波フィルタ３０２は、通信装置において送信または受信する信号のうちの周波数帯域以外の信号成分を除去するバンドパスフィルタとして機能する。
【００５３】
一方、アンテナ３０３から高周波フィルタ３０２および送受信切換器３０１を介して受信系回路３００Ｂに信号が受信されると、その信号を以下の手順で処理する。すなわち、まず、高周波部３３０において、受信信号を低ノイズアンプ３３１で増幅し、引き続きバンドパスフィルタ３４１で受信周波数帯域以外の信号成分を除去したのち、バッファアンプ３３２を介してミキサ３３３に供給する。続いて、チャンネル選択用ＰＰＬ回路３４２から供給される周波数信号を混合し、所定の送信チャンネルの信号を中間周波信号とすることにより、バッファアンプ３３４を介して中間周波回路３５０に供給する。続いて、中間周波回路３５０において、バッファアンプ３５１を介してバンドパスフィルタ３４３に供給することにより中間周波信号の帯域以外の信号成分を除去し、引き続きＡＧＣ回路３５２でほぼ一定のゲイン信号としたのち、バッファアンプ３５３を介して復調器３６０に供給する。続いて、復調器３６０において、バッファアンプ３６１を介してミキサ３６２Ｉ，３６２Ｑに供給したのち、中間周波用ＰＰＬ回路３４４から供給される周波数信号を混合し、Ｉチャンネルの信号成分とＱチャンネルの信号成分とを復調する。この際、ミキサ３６２Ｉに供給する周波数信号に関しては、移相器３６４において信号移相を９０°シフトさせることにより、互いに直交変調されたＩチャンネルの信号成分とＱチャンネルの信号成分とを復調する。最後に、Ｉチャンネルの信号およびＱチャンネルの信号をそれぞれバンドパスフィルタ３４５Ｉ，３４５Ｑに供給することによりＩチャンネルの信号およびＱチャンネルの信号以外の信号成分を除去したのち、ＡＤＣ３４６Ｉ，３４６Ｑに供給してデジタルデータとする。これにより、Ｉチャンネルの受信データおよびＱチャンネルの受信データが得られる。
【００５４】
この通信装置は、上記実施の形態および変形例において説明したインターポーザ１０Ａ〜１０Ｄを、アンテナ３０３、高周波フィルタ３０２、バンドパスフィルタ３４１，３４３、変調器３２０および復調器３６０と実装基板との接続に適用しているため、上記実施の形態において説明した作用により、優れた高周波特性を有する。
【００５５】
なお、図１４に示した通信装置では、上記実施の形態および変形例において説明したインターポーザ１０Ａ〜１０Ｄを上記各素子と実装基板との接続に適用する場合について説明したが、必ずしもこれに限られるものではない。例えば、インターポーザ１０Ａ〜１０Ｄを微細化に隔たりのあるＣＭＯＳ素子とＭＥＭＳセンサの集積デバイス内における両者の配線の接続に適用してもよい。この場合においても、上記と同様の効果を得ることができる。また、アナログ回路素子とデジタル回路素子の集積化にも適用することができる。
【００５６】
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形可能である。例えば、上記実施の形態では半導体チップ２０とプリント基板３０との接続に貫通電極１２を用いたが、スルーホール配線によって接続しても同様の効果が得られる。
【００５７】
また、上記実施の形態等では電気素子（受動素子）としてアンテナ１７を用いたがこれに限らず、例えばインダクタまたはカプラを用いてもよい。更に、受動素子以外の電気素子、例えば高周波スイッチ、高周波伝送線路のカップリングコンデンサとして用いられる場合のバリキャップまたは電気素子を組み合わせたフィルタおよび可変フィルタでもよい。
【符号の説明】
【００５８】
１Ａ，１Ｂ，２Ａ，２Ｂ，１００…モジュール、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１００Ａ…インターポーザ、１１…基板、１１Ａ…絶縁層、１２…貫通電極、１３Ａ，１３Ｂ，１３Ｃ，１６Ｃ，１６Ｄ，２１Ａ，２１Ｂ，３１Ａ，３１Ｂ…パッド、１４（１４Ａ，１４Ｂ，１４Ｃ）…誘電体層、１５Ａ，１５Ｂ，１５Ｃ…ビアコンタクト、１６Ａ，１６Ｂ…配線、１６（１５Ａ，１６Ａ，１６Ｂ）…配線層、１７…アンテナ、１８Ａ，１８Ｂ，１９Ａ…凹部、１９Ｂ…開口、２０…半導体チップ、２２，３２Ａ，３２Ｂ…半田、３０…プリント基板。
【図１】
0005641202.tif 000002
【図２】
0005641202.tif 000003
【図３】
0005641202.tif 000004
【図４】
0005641202.tif 000005
【図５】
0005641202.tif 000006
【図６】
0005641202.tif 000007
【図７】
0005641202.tif 000008
【図８】
0005641202.tif 000009
【図９】
0005641202.tif 000010
【図１０】
0005641202.tif 000011
【図１１】
0005641202.tif 000012
【図１２】
0005641202.tif 000013
【図１３】
0005641202.tif 000014
【図１４】
0005641202.tif 000015