(57)【特許請求の範囲】
【請求項１】
半導体素子における、可変調な注入障壁を提供するための半導体物質と強誘電体物質との混合物の使用であって、
前記可変調な注入障壁は電子またはホールが電極層から半導体物質に注入された時に克服すべきエネルギー障壁であって、前記電極層と前記半導体物質の接合部において、前記可変調な注入障壁は少なくとも１つの前記電極層と半導体層との間に形成され、前記半導体層は前記混合物からなり、前記注入障壁の変調は前記強誘電体物質の分極処理の変調により行われることを特徴とする使用。
【請求項２】
請求項１に記載の使用であって、
前記強誘電体物質および前記半導体物質は有機物質であることを特徴とする使用。
【請求項３】
請求項２に記載の使用であって、前記強誘電体物質および前記半導体物質はポリマー物質であることを特徴とする使用。
【請求項４】
請求項３に記載の使用であって、
前記強誘電体物質は、ナイロン、またはポリフッ化ビニリデンと３フッ化エチレンとの共重合体であることを特徴とする使用。
【請求項５】
請求項２または３に記載の使用であって、
前記半導体物質は、フラーレン、ピリレン、フタロシアニン、チオフェンのオリゴマー、フェニレン、およびフェニレンビニレンを含むグループから選択される有機物質であるかまたは、
ポリ３−アルキルチオフェン、ポリジアルコキシフェニレンビニレン、ポリアニリン、ポリチオフェン、ポリフェニレン、ポリフェニレンエチレン、ポリピロール、ポリフラン、ポリアセチレン、ポリアリーレンメチン、ポリイソチアナフテン、ポリフルオレンを含むグループから選択されるポリマー物質であることを特徴とする使用。
【請求項６】
請求項２または３に記載の使用であって、
前記半導体物質は、部位不規則な（ｒｅｇｉｏｎ−ｉｒｒｅｇｕｌａｒ）ポリ３−ヘキシルチオフェンｒｉｒ−Ｐ３ＨＴであることを特徴とする使用。
【請求項７】
請求項２に記載の使用であって、
前記半導体物質と前記強誘電体物質の前記混合物は、半導電性ブロックおよび強誘電体ブロックを持つブロック共重合体を備えることを特徴とする使用。
【請求項８】
請求項２に記載の使用であって、
前記半導体物質と前記強誘電体物質の前記混合物は、分離されたポリマー相を持つ相互貫入した高分子網目を備えることを特徴とする使用。
【請求項９】
少なくとも１つの可変調な注入障壁を備える半導体素子であって、
前記注入障壁は少なくとも２つの電極層と半導体層との間に形成され、前記半導体層は半導体ポリマーと強誘電体ポリマーとの混合物からなり、前記混合物は少なくとも分極電荷が測定できる程度に十分な量の前記強誘電体ポリマーと、少なくとも前記混合物を通る経路で電荷キャリアが電極間を移動することができる程度に十分な量の前記半導体ポリマーとを備えることを特徴とする半導体素子。
【請求項１０】
請求項９に記載の半導体素子であって、
前記混合物は、前記強誘電体ポリマーと前記半導体ポリマーとが、前記半導体ポリマーの重量を１とした場合、前記強誘電体ポリマーの重量が１から１０００の範囲の重量となるような重量比範囲で混合されていることを特徴とする半導体素子。
【請求項１１】
請求項１０に記載の半導体素子であって、
前記重量比範囲は、前記半導体ポリマーの重量を１とした場合、前記強誘電体ポリマーの重量が１０から１００の範囲であることを特徴とする半導体素子。
【請求項１２】
デバイスであって、
請求項９〜１１のいずれか１項に記載の半導体素子を少なくとも１つ備えることを特徴とするデバイス。
【請求項１３】
請求項１２に記載のデバイスであって、
前記デバイスは、前記混合物を絶縁層の上に活性層として備える３端子デバイスの形態であって、前記絶縁層はゲート電極と前記活性層との間に挟まれ、前記活性層にはソース電極とドレイン電極が設けられることを特徴とするデバイス。
【請求項１４】
請求項１３に記載のデバイスであって、
前記デバイスは２端子の不揮発性プログラマブル抵抗器であり、
（ａ）第１の電極層と、
（ｂ）第２の電極層と、前記両電極層に接する
（ｃ）記録層とを備え、前記記録層は、
（ｄ）強誘電体ポリマーからなり、
前記記録層には前記第１および第２の電極層を互いに分離し、前記記録層は前記強誘電体ポリマー（ｄ）と、
（ｅ）半導体ポリマーとの混合物からなることを特徴とするデバイス。
【請求項１５】
請求項１２〜１４のいずれか１項に記載のデバイスであって、
前記電極は、前記電極のフェルミ準位と前記半導体物質のフェルミ準位とが、価電子帯または伝導帯に揃っていない非オーミック接合を形成する金属で作製されていることを特徴とするデバイス。
【請求項１６】
請求項１２から１５のいずれか１項に記載のデバイスであって、
電極の遮断機を持つように作製されていることを特徴とするデバイス。
【請求項１７】
請求項１２に記載のデバイスの使用であって、
前記可変調な注入障壁は、電荷キャリアの発光半導体への注入のスイッチをオンまたはオフする働きをすることを特徴とするデバイスの使用。
【請求項１８】
請求項９〜１１のいずれか１項に記載の可変調な注入障壁を有する半導体素子を備えた有機またはポリマーメモリデバイスであって、前記有機またはポリマーメモリデバイスは、前記強誘電体ポリマーの分極作用により一方向だけに電流を流すように設定することを特徴とする有機またはポリマーメモリデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は可変調な注入障壁およびこれを備えた半導体素子に関する。更に具体的には、本発明は２端子の不揮発性プログラマブル抵抗器に関する。このような抵抗器は不揮発性メモリデバイスに適用可能であり、例えばディスプレイにおける能動スイッチとして用いられる。本発明はまた、プログラマブルな整流ダイオードにも関する。
【背景技術】
【０００２】
強誘電体デバイスは電子メモリ（例えばコンピュータ）の一部として用いられている。これらの機能は電気的にプログラムされた２値状態（“０”か“１”）に基づいており、これらの状態は電気的にも読み出すことができる。そのようなデバイスが複数個用いられてメモリが構成される。このプログラミングには強誘電体物質を分極させる電圧を必要とする。
【０００３】
不揮発性メモリデバイスは電源オフでもこれらのプログラム状態が失われないという望ましい特性を持つ。従来の不揮発性メモリデバイスは、しかしながら、本質的に不揮発性ではない。本発明においては、不揮発性とは読出しに必要な電圧がデバイスの分極状態を変化させないということを意味する。すなわち、デバイスの各々の読出しは本質的に不揮発性ではないが、これに続いてこのデバイスの分極を元の状態に戻すステップが実行されなければならない。これは、とりわけ分極処理の繰り返しがデバイスの寿命を制限するという観点からは不利となる。
【０００４】
これに関しては、ブロム等の論文、Ｂｌｏｍ  ｅｔ  ａｌ．，  Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｌｅｔｔｅｒｓ，  Ｖｏｌｕｍｅ  ７３，  Ｎｕｍｂｅｒ  １５，  １０  Ｏｃｔｏｂｅｒ  １９９４，  ２１０９、がある。この論文はショットキーダイオードについて記載している。更に詳細には、ブロム等の論文は以下を備えた２端子メモリデバイスを記載している。
−第１の電極；
−第２の電極；およびこれらの電極に隣接した、
−強誘電体の半導体物質、すなわちＰｂＴｉＯ３、の薄膜。
【０００５】
このデバイスでは、２値状態は強誘電半導体のハイかローの導通状態によって決定される。これは、導通特性が強誘電体の特性を犠牲にしているため、実用的でも実施可能でもない。すなわち、これにより分極可能でもなく、また読出し可能にもならないデバイスになってしまう。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は本質的に不揮発性の電子スイッチを提供することである。ハイとローの導通状態はメモリへの適用においては“１”か“０”（またはこの逆）の２値状態として働くか、または例えばディスプレイピクセルを選択する能動電子スイッチとして働く。更なる目的は、記録密度の増大、不揮発性の電子スイッチの生成が配線工程で一緒に行えるようなプロセス温度の低下、プロセスコストの低減、および非対称スイッチングダイオードの実現（すなわち１つのバイアス方向は常に逆になっているダイオード）である。
【０００７】
更に本発明の目的はメモリデバイスやスイッチに用いられる可変調な注入障壁（実際は大部分は可変調な電極）だけでなく、３端子（電界効果）デバイスおよび整流用または発光用半導体ダイオードにも用いられる可変調な注入障壁を提供することである。更に具体的には、本発明の目的は１つより多いプログラム状態を取り得る有機半導体ダイオードを提供する（すなわち非対称スイッチングダイオードを作成する）ことである。
【０００８】
本発明のもう１つの目的は、とりわけ有機物質に基づくメモリデバイスの場合にクロストークが避けられるメモリーデバイスを提供することである。
【０００９】
有機半導体物質を用いることの背景技術としては次の文献が参照される。Ｃｈｅｎｇ  Ｈｕａｎｇ  ｅｔ  ａｌ．，  Ｅｌｅｃｔｒｅｔｓ  ２００５，  ９１−９４頁、は高い誘電率を持つナノ複合材料を記載している。ここでは、高い誘電率のポリマー母材にポリアニリンの導電性充填材が配合されている。導電性充填材の濃度が浸透（ｐｅｒｃｏｌａｔｉｏｎ）濃度に近いことからすると、この目的はとりわけその電気機械レスポンスが有用な高い誘電率の物質を得ることである。この文献の目的は導通状態を得るということを目的とするものとは反対のものであり、この文献は従って可変調な注入障壁には関係ない。同様な考察は同じ筆頭著者による文献、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，  ８７，  １８２９０１（２００５），  頁１８２９０１−１〜１９８２９０１−３にも該当する。
【００１０】
強誘電ポリマーを用いたメモリ素子についての背景技術文献には国際出願公開第ＷＯ２００６／０４５７６４号パンフレットと国際出願公開第ＷＯ０２／４３０７１号パンフレットがある。
【課題を解決するための手段】
【００１１】
上記の目的の内１つ以上を実現するために、本発明は、１つの態様において、少なくとも１つの可変調な注入障壁を備える半導体素子を提供し、この障壁は少なくとも１つの電極層と半導体層との間に形成され、この半導体層は半導体物質と強誘電体物質の混合物を備える。この半導体素子はそれ自体デバイスであり、あるいは半導体デバイスに用いることができる。
【００１２】
本発明の更に他の態様では、可変調な注入障壁は、種々考案可能な電子デバイスにおいて、メモリデバイスのプログラム、スイッチ位置の選択、または整流ダイオードの作製を行うのに用いられる。
【００１３】
もう１つの態様では、本発明は２端子の不揮発性プログラマブル抵抗器（例えば電子メモリデバイスまたはスイッチのような選択デバイスに用いられる）を提供し、この２端子の不揮発性プログラマブル抵抗器は、好ましくは基板上に下記のものを備える。
（ａ）第１の電極層と、
（ｂ）第２の電極層と、これらの電極層に接する
（ｃ）記録層とを備え、この記録層が
（ｄ）強誘電体物質を備える。
この記録層は第１および第２の電極層を互いに分離している。すなわち、この記録層はこれらの電極に挟まれており、この記録層は強誘電体物質（ｄ）と
（ｅ）半導体物質、との混合物を備える。
【００１４】
従ってこの混合物は強誘電体相と半導体相とを備える。本発明は同一のデバイスの中で、半導体の特性と強誘電体の特性の双方を維持し、最適化することを可能にする。
【００１５】
デバイスは一方の２値状態から他方の２値状態に、比較的高い第１の電圧Ｖｐを用いて、強誘電体を分極することにより切り替えられる。半導体相により、比較的低い電圧Ｖｒをデバイスの読出し電圧として印加することができる。Ｖｒは強誘電体を再分極または脱分極するには不十分であるので、このデバイスは本質的に不揮発性である。
【００１６】
もう１つの態様では、本発明は第１の電極層と第２の電極層に挟まれた記録層を備えた２端子の電子スイッチを提供し、この記録層は強誘電体ポリマーと半導体ポリマーとの混合物を備えたポリマー層である。
【００１７】
もう１つの態様では、本発明は３端子デバイスを提供し、この３端子デバイスは強誘電体ポリマーと、半導電性ポリマーとの混合物を絶縁層の上に活性層として備える。絶縁体はゲート電極と活性層との間に挟まれ、この活性層にはソース電極とドレイン電極が設けられる。ゲート電極を介して強誘電体を分極することにより、ソース電極またはドレイン電極またはこれら双方の注入障壁が変調され、３端子の不揮発性メモリまたは、オン／オフ比およびサブスレッショルドスロープ（ｓｕｂｔｈｒｅｓｈｏｌｄ  ｓｌｏｐｅ）に関するスイッチ特性が改善された３端子スイッチとすることができる。
【００１８】
もう１つの態様では、本発明は上記のような２端子のメモリデバイスを提供し、この２端子のメモリデバイスは強誘電体ポリマーと半導体ポリマーとの混合物と、２つの非対称の切替電極とを備える。
【００１９】
更にもう１つの態様では、本発明は、強誘電体物質と半導体物質との混合物に関して上記に説明したような記録層を持つ複数のメモリデバイスを備えたメモリセルを提供する。他のデバイスにおいても、すなわちメモリにおいてだけでなく、例えば発光ダイオードアレイまたはディスプレイにおいても、本発明による複数の半導体素子を適用することができる。
【００２０】
更にもう１つの態様では、本発明は電子スイッチセルを提供し、この電子スイッチセルは強誘電体物質と半導体物質との混合物に関して上記に説明したような記録層を持つ複数の電子スイッチを備える。
【図面の簡単な説明】
【００２１】
【図０】図０は非オーミック接合およびオーミック接合に関連したバンド構造図である。
【図１】図１は本発明による注入障壁の説明図であり、（ａ）は注入障壁の部分の断面図、（ｂ）、（ｃ）はそれぞれバンド構造図である。
【図２】図２（ａ）は強誘電体ヒステリシスループ図、（ｂ）は異なる混合比のデバイスのＣＶ測定結果を示す図である。
【図３】図３は面積１ｍｍ２のデバイスのＩ−Ｖ特性図であり、（ａ）はＰ（ＶＤＦ−ＴｒＦＥ）のみを用いたデバイスから、ｒｉｒ−Ｐ３ＨＴ：Ｐ（ＶＤＦ−ＴｒＦＥ）が１：２０を用いたデバイスまでの異なる混合比の初期状態を示し、（ｂ）はこの混合比が１：２０のデバイスでのＩ−Ｖ掃引、（ｃ）は１：２０の混合物を用いたデバイスの初期状態、正の分極処理、および負の分極処理での電流の比較を示す。
【図４】図４は電流の面積によるスケーリングを示す図である。
【図５】図５は異なる幅の±３０Ｖの信号で、デバイスをＯＦＦからＯＮにする場合、およびこの逆の場合のプログラミング時間の測定結果を示す図である。
【図６】図６はデータ保持時間を示す図である。
【図７】図７はｒｉｒ−Ｐ３ＨＴをＮｉジチオレンで置き換えた混合物のＩ−Ｖ特性を示す図である。
【図８】図８は非対称電極を用いた場合のｒｉｒ−Ｐ３ＨＴ：Ｐ（ＶＤＦ−ＴｒＦＥ）が１：４０の混合物のＩ−Ｖ特性を示す図である。
【発明を実施するための形態】
【００２２】
本発明の種々の素子を以下に説明する。
一般的には、本発明は電極層と半導体層との間に形成された可変調な注入障壁を提供する。「注入障壁」という用語は当業者には知られた用語であり、キャリア（電子またはホール）が電極から半導体物質にその接合部分で注入された時に克服すべきエネルギー差またはエネルギー障壁に関連する。
【００２３】
「可変調」という用語は、注入障壁に電荷注入するのに必要なエネルギー差がローレベルからハイレベルに切り替えられることをいう。高いエネルギーバリアに対しては、ほんの少量の電荷キャリアしか半導体（低導電状態）に注入することができない。これに対し、低いエネルギーバリアに対しては大量のキャリアを注入することが可能であり、大電流（導電状態）となる。
【００２４】
可変調の注入障壁を提供するために、本発明では、半導体層は半導体物質と強誘電体物質との混合物を備える。理論に拘束されるものではないが、強誘電体物質が電極に接合した時に強誘電体物質の分極処理によりこの電極と直接的あるいは間接的に接合している半導体物質へのキャリアの注入、すなわち半導体物質への電流の注入が可能になると考えられる。半導体物質と強誘電体物質との混合物はこのようにして２つのバイアスの内のいずれか１つを（反転されない限り、かつ反転されるまで）保持する。この記録層の性質を以下に説明する。
【００２５】
以下の議論は逆の場合、すなわち半導体が導電特性を持っている状態からスタートし、強誘電体物質の分極処理を変調して半導体に注入されるキャリアのための障壁を形成する場合にも適用できる。本発明の可変調な注入障壁はこのように、例えば「良い」接合（すなわち電流が簡単に流れる電極−半導体の接合部）が「悪い」接合（すなわち電流の流れが低いかまたはゼロの接合部）に変換されること、またはこの逆に変換されることを可能とする。当業者であれば「良い」接合と「悪い」接合の間の変形例が可能であることを理解するであろう。
【００２６】
可変調な注入障壁はとりわけ有機またはポリマー発光ダイオード（ＯＬＥＤｓまたはＰＬＥＤｓ）において有用である。これらのダイオードは一方の側面に電子注入接合を持つ。この電子注入接合は、効率的であるためには、通常バリウムまたはカルシウムのような反応性物質から作られるが、このようにすることは一般的にはＬＥＤの安定性にとって逆効果である。本発明により、例えばアルミニウムのような非反応性の接合を用いることができるが、それ自体は電子の良い注入物質ではない。強誘電体と併用して、カルシウムやバリウムのような反応性物質でできている電極を非反応性物質で置き換えることで、本発明で想定されるように、非反応性電極からの電子の注入はもっと高いレベルで行われる。
【００２７】
本発明の可変調な注入障壁は、例えばメモリデバイスのプログラムまたは選択デバイスにおけるスイッチ位置の選択を行うように働く。とりわけこれらの２つのデバイスでは、本発明は、１つの実施形態において、２端子の不揮発性電子スイッチとして記述することができ、この２端子の不揮発性電子スイッチは（ａ）第１の電極層、（ｂ）第２の電極層およびこれらの電極層に接する（ｃ）記録層を備え、この記録層は（ｄ）強誘電体物質を備え、この記録層は第１および第２の電極層を互いに分離し、この記録層は（ｄ）強誘電体物質と（ｅ）半導体物質との混合物を備える。
【００２８】
これらの電極（ａ）および（ｂ）はメモリデバイス、スイッチ、トランジスタ、発光ダイオード等において常用される構成要素である。同じ電極物質はトランジスタ、ダイオードその他のような半導体デバイス用に周知のものと同じ電極物質を用いることができる。好適な物質にはタングステン、銀、銅、チタン、クロム、コバルト、タンタル、ゲルマニウム、金、アルミニウム、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、亜鉛、これらの金属の合金、アルミニウム、リチウム、ナトリウム、バリウム、カルシウム、リチウムフルオライド、インジウム錫酸化物、他の導電性および半導電性金属酸化物、窒化物、珪化物、ポリシリコン、ドープされたアモルファスシリコン、および種々の金属組成の合金がある。また、ドープされたあるいはドープされていない、導電性または半導電性のポリマー、オリゴマー、およびモノマーも電極に使用できるが、例えばポリ（３，４−エチレンジオキシチオフェン）：ポリ（スチレンスルホネート）（ＰＥＤＯＴ：ＰＳＳ）、ポリアニリン、ポリチオフェン、ポリピロール、およびこれらの誘導体がある。電極は異なる物質または異なる物質の種々の混合物を含む１つ以上の層を備えていてもよい。
【００２９】
これらの電極（ａ）および（ｂ）は、対称デバイスとなるように同一でもよく、または非対称の電流を流すように異なっていてもよい。
【００３０】
好ましくは、これらの電極は半導体とオーミック接合を形成しない金属で作製される。これらはデバイスのスイッチング機能を強化する。
【００３１】
これらの電極は実用的な順序で設けられ、好ましくは基板上にデバイスの集積に合わせてもっとも論理的に設けられる。このようにして、第１の電極層（ａ）は例えば蒸着により基板上に設けられる。次の層として、記録層が上記の混合物を用いて設けられる。デバイスの作製においては、この混合物用にポリマー物質を選択することにより実用的な有利性が得られる。これは例えばスピンコートまたは印刷のような、有機デバイスおよびポリマーデバイスの技術では良く知られた手法を用いて、これらのポリマー物質を比較的簡単に適用でき、所望の厚さにできるからである。
【００３２】
更にプロセスを進める前に、記録層には更なる処理、例えば強誘電体ポリマーでよく知られているような、ポリマーの混合物のアニーリングを所望によりまたは必要に応じて行ってもよい。これらのポリマーがキュリー温度より高い温度で結晶化されると、この強誘電体の特性は強化される。
【００３３】
上記の実施形態では、第１の電極層（ａ）および記録層（ｃ）が連続して設けられた基板で、この記録層の上に第２の電極（ｂ）が設けられる。この処理は第１の電極層（ａ）で説明された場合と同様に行われる。
【００３４】
本発明によるデバイスはそれぞれ個別に作製できるが、同時に複数のデバイスに対し本発明の層構造を形成することが望ましい。このためこれらの電極の１つまたは両方が、本発明のメモリデバイスが用いられる所望の回路に見合った形状で設けられる。好ましくは、このデバイスは電極の遮断機を持つように作製される。デバイス間のクロストークを避けるためには、ハイおよびロー双方の導電状態において逆方向バイアスにおける電流が小さいことが重要である。尚、本発明は従来の有機メモリデバイスに対して非常に大きな優位性がある。これは従来の有機メモリデバイスは一般的に整流していない、すなわちどちらの方向にも電流を流すことができるのでクロストークを起こしやすいからである。本発明のメモリデバイスは、有機物質をベースにした場合でも、強誘電体の分極処理により、一方向だけに電流を流すように設定することができる。
【００３５】
記録層は半導体相と強誘電体相との混合物を含む単層でもよい。この記録層はまた、同じ混合物の数個の副層を備えていてもよく、または異なる混合物の数個の副層を備えていてもよい。
【００３６】
記録層は通常５０−５００ｎｍの厚さを持ち、好ましくは１００ｎｍ程度である。
【００３７】
記録層は強誘電体物質と半導体物質の混合物を備える。この混合物は、例えば共蒸着によって無機物質で生成されることも可能であるが、有機物質で生成することが更に好ましい。
【００３８】
適合した無機強誘電体物質にはＰｂＴｉＯ３、ＢａＴｉＯ３がある。好適な無機半導体物質にはシリコン、ガリウム、ヒ素がある。
【００３９】
好ましくは強誘電体物質および半導体物質は有機物質である。最も好ましくは、この有機物質はポリマー物質である。
【００４０】
好適な有機強誘電体物質はナイロンであり、最も好ましくはポリフッ化ビニリデンの三フッ化エチレンとの共重合体（Ｐ（ＶＤＦ−ＴｒＦＥ））である。有機物質は強誘電体であれば高分子量であっても、低分子量であってもよい。エレクトレットもまた強誘電体物質の代わりに用いることができる。これはエレクトレットの分極は印加電界を用いて切り替えられるからである。
【００４１】
好適な半導体物質は有機物質であり、フラーレン、ピリレン、フタロシアニン、チオフェンのオリゴマー、フェニレン、およびフェニレンビニレンのようなものがある。好適な半導体ポリマーは、好ましくは、ポリ（３−アルキルチオフェン）、ポリ（ジアルコキシフェニレンビニレン）、ポリ（アニリン）、ポリ（チオフェン）、ポリ（フェニレン）、ポリ（フェニレンエチレン）、ポリ（ピロール）、ポリ（フラン）、ポリ（アセチレン）、ポリ（アリーレンメチン）、ポリ（イソチアナフテン）、ポリ（フルオレン）であり、最も好ましくは部位不規則な（ｒｅｇｉｏｎ−ｉｒｒｅｇｕｌａｒ）ポリ（３−ヘキシルチオフェン）ｒｉｒ−Ｐ３ＨＴである。他に可能な物質としては、ＺｎＯ、ＴｉＯ２、ＣｄＳ、ＣｄＳｅ等のような溶液処理可能な無機半導電性ナノ微粒子を可溶性強誘電体層との混合物として使用することができる。
【００４２】
好ましいポリマーは以下の式ＩおよびＩＩのそれぞれに示す構造を持つ。
【化１】
0005592255.tif 000002
【化２】
0005592255.tif 000003
【００４３】
もう１つの実施形態においては、重合体は記録層に求められる２つの特性の両方を持つ、すなわちブロック共重合体は半導電性ブロックおよび強誘電体ブロックを持つ。好ましくはこのような共重合体は両ブロックが揃って交代するように結晶化され、本発明による最適な混合物を提供する。
【００４４】
尚、「混合物（ｂｌｅｎｄ）」という用語は広い意味を持ち、重合体、共重合体、または相互貫入した高分子網目（ｉｎｔｅｒｐｅｎｅｔｒａｔｉｎｇ  ｐｏｌｙｍｅｒ  ｎｅｔｗｏｒｋｓ，  ＩＰＮｓ）の実際の混合物を意味し、分離された半導体ポリマー相と強誘電体ポリマー相をまだ備えているものを意味する。
【００４５】
この混合物においては、強誘電体ポリマーは少なくとも分極電荷が測定できる程度に十分に存在する（当然そうでなければこの物質はもはや強誘電体ではない）。半導体ポリマーは、少なくとも、この混合物を通る経路で電荷キャリアが電極間を移動することができる程度に十分な量が存在する。
【００４６】
更に具体的には、強誘電体物質（ｄ）と半導体物質（ｅ）は混合されてとなり、その重量混合比（ｄ）：（ｅ）が１：１から１０００：１の範囲、好ましくは１０：１から１００：１の範囲となるように混合することができる。ｒｉｒ−Ｐ３ＨＴのような半導体ポリマーが集合体またはマクロ相分離を形成することを防止するために、これらのポリマーがあまり多量に存在しないことが好ましく、提唱（ｄ）：（ｅ）比が２０：１から５０：１であるのが好ましく、更に好ましくは２０：１から４０：１である。
【００４７】
記録層においては、半導体の特性または強誘電体の特性のいずれか一方を持つ有機物質の連続した第１の相を設け、そしてこの相に半導体の特性または強誘電体の特性の他方を持つ第２の相が含まれるように第２の相を設けることが可能である。例として、強誘電体はナノメートルの大きさの穴を持つように予備形成され、この穴は有機（または無機）半導体で充填されることが可能である。
【００４８】
プロセスは強誘電体および半導体の両方に共通な溶剤を用いて、これらが同様の形態を持つように行われる。更に、２種類のポリマーの混合物で慣用されているように、相容化剤の添加が有効である。
【００４９】
スイッチング特性を変えるために活性（混合物）層と電極との間に追加の半導体層を追加することも可能である。
【００５０】
本発明の装置はメモリセルに有利に使用できる。実施上好ましくは、本発明はこのようにして複数の注入障壁およびデバイスにも関連する。
【００５１】
尚、本発明は前記の実施形態と式に限定されない。また、請求項における「備える（ｃｏｍｐｒｉｓｉｎｇ）」という単語は他の要素またはステップを排除するものではない。不定冠詞または定冠詞、すなわち「ａ」、「ａｎ」、「ｔｈｅ」が単数の名詞を引用する際に用いられている場合は、特に断りが無ければ、この単数の名詞はこの名詞の複数も含む。
［図の説明］
【００５２】
本発明が以下の例およびこれに付随する図を参照して説明されるが、本発明はこの例およびこれに付随する図に限定されない。
【００５３】
図０は非オーミック接合（フェルミ準位は価電子帯または伝導帯と揃っていない）およびオーミック接合（フェルミ準位が揃っている）に関連したバンド構造図を示す。
【００５４】
図１ａは本発明による注入障壁の部分の断面を示す。白い部分は半導体物質と強誘電体物質（図中に名称を記載）の混合物を示す。暗い部分は電極を示す。ここに示されているように、強誘電体の分極処理は強誘電体物質と電極との間に反対の電荷（強誘電体側では負の電荷（−）で、電極側では正の電荷（＋）で示されている）を生じる。電極から半導体物質に向かう矢印は半導体物質への電荷の注入を示す（図中に名称で記載）。この図にはまた、図１ｂおよび図１ｃに示すバンド構造の出所を示す点線が含まれている。図１ｂおよび１ｃは図１ａの点線で示す位置に該当するバンド構造図を示す。２つの水平線は価電子帯（下）と伝導帯（上）を示し、左側に強誘電体（バンドギャップが大きい）と右側に半導体（バンドギャップが小さい）を示し、暗い部分は電極である。
【００５５】
図１ｂに示すバンド構造図は強誘電体の非分極状態に該当する。電極から強誘電体への方向の複数の矢印は半導体物質に注入されるキャリアの不足を示す（「弱い注入（ｐｏｏｒ  ｉｎｊｅｃｔｉｏｎ）」で示されている）。
【００５６】
図１ｃのバンド構造図は強誘電体の分極状態、すなわち図１の状態に該当する。強誘電体の分極処理は、半導体物質によるエネルギー障壁を越えるような、電極での十分な逆電荷を生じ、電荷キャリアがこの半導体に流れ込むことを可能とする（図中に「効率的注入（ｅｆｆｉｃｉｅｎｔ  ｉｎｊｅｃｔｉｏｎ）」と記載）。
【００５７】
図２は（ａ）２つの銀の電極に挟まれたＰ（ＶＤＦ−ＴｒＦＥ）ポリマーの、ソーヤー・タワー（Ｓａｗｙｅｒ−Ｔｏｗｅｒ）法を用いた、強誘電体ヒステリシスループと、（ｂ）異なる混合比のデバイスのＣＶ測定を示す。
【００５８】
図３は面積１ｍｍ２のデバイスのＩ−Ｖ特性を示す。（ａ）はＰ（ＶＤＦ−ＴｒＦＥ）のみを用いたデバイスから、ｒｉｒ−Ｐ３ＨＴ：Ｐ（ＶＤＦ−ＴｒＦＥ）が１：２０を用いたデバイスまでの異なる混合比の初期状態（分極処理前）のデバイスであり、（ｂ）この混合比が１：２０のデバイスでのＩ−Ｖ掃引であり、２つの異なる動作状態での電流のヒステリシスを示す。（ｃ）は１：２０の混合物を用いたデバイスの初期状態、正の分極処理、および負の分極処理での電流の比較を示す。
【００５９】
図４は電流の面積によるスケーリングを示す。ＯＮ状態およびＯＦＦ状態の両方において、２つの異なるデバイス面積の電流密度が互いに重なっている。
【００６０】
図５は、異なる幅の±３０Ｖの信号で、デバイスをＯＦＦからＯＮにする場合、およびこの逆の場合のプログラミング時間の測定結果を示す。
【００６１】
図６はデータ保持時間を示す。
【００６２】
図７はｒｉｒ−Ｐ３ＨＴをＮｉジチオレンで置き換えた混合物のＩ−Ｖ特性を示す。この混合物は６５％−３５％のＰ（ＶＤＦ−ＴｒＦＥ）と５％のＮｉ錯体の組成で、２つの銀電極に挟まれている。Ｎｉジチオレンの化学構造も示されている。
【００６３】
図８は非対称電極を用いた場合のｒｉｒ−Ｐ３ＨＴ：Ｐ（ＶＤＦ−ＴｒＦＥ）が１：４０の混合物のＩ−Ｖ特性を示す。下部電極には金が用いられており、上部電極にはＬｉＦ／Ａｌが用いられている。分極処理の際は、金からｒｉｒ−Ｐ３ＨＴに向かうホールの注入が変更（負バイアス）される。これに対しＬｉＦ／Ａｌからのホールの注入は常に阻止されている。
【実施例】
【００６４】
実施例１
清浄なガラス基板上に、最初に１ｎｍのクロムとこれに続いて２０−５０ｎｍの銀（または金）が蒸着される。次に溶液がスピンコートされ、記録媒体の薄膜が形成される。この堆積物は１４０℃で２時間真空オーブンでアニールされ、Ｐ（ＶＤＦ−ＴｒＦＥ）副相の強誘電体相が強化される。次に金属電極が薄膜の上にシャドウマスクを用いて蒸着される。
【００６５】
Ｐ（ＶＤＦ−ＴｒＦＥ）のみを５０ｍｇ／ｍｌの濃度で含むテトラヒドロフラン（ＴＨＦ）溶液と、１：１００のｒｉｒ−Ｐ３ＨＴ：Ｐ（ＶＤＦ−ＴｒＦＥ）、すなわち１ｍｇのｒｉｒ−Ｐ３ＨＴを１００ｍｇのＰ（ＶＤＦ−ＴｒＦＥ）に加えたものが、２ｍｌのＴＨＦに溶解された溶液、同様にｒｉｒ−Ｐ３ＨＴ：Ｐ（ＶＤＦ−ＴｒＦＥ）が１：５０、１：４０、１：３０、および１：２０の溶液がそれぞれ調整された。
【００６６】
結果
最初に、２つの銀電極に強誘電体（Ｐ（ＶＤＦ−ＴｒＦＥ））（６５−３５）のみを挟んだデバイスの特性を、Ｓａｗｙｅｒ−Ｔｏｗｅｒ回路を用いて、明確にする。図２（ａ）は周波数１００Ｈｚで異なる電圧におけるこの強誘電体ポリマーの典型的なヒステリシスループを示す。保持電界は５０ＭＶ／ｍであり、残留分極は６０ｍＣ／ｍ２である。
【００６７】
純粋な強誘電体物質の強誘電体特性が明確にされたので、次にｒｉｒ−Ｐ３ＨＴとＰ（ＶＤＦ−ＴｒＦＥ）の異なる混合比の混合物で作製されたデバイスを検討する。２つの主要な問題に対処する。これらはｒｉｒ−Ｐ３ＨＴの存在による強誘電性とデバイスの導電性である。
【００６８】
図２（ｂ）はＣＶ測定によるデバイスの静電容量を、異なる混合組成に対し示したものである。銀と金がそれぞれ下部および上部の接合に用いられている。Ｐ（ＶＤＦ−ＴｒＦＥ）のみのデバイスは予想された強誘電体物質のバタフライ形状のＣＶ特性を示す。半導電性のｒｉｒ−Ｐ３ＨＴを添加すると、２つの特徴が観察される。第１の特徴は、薄膜中のｒｉｒ−Ｐ３ＨＴ量の増加に伴い静電容量が減少すること、第２の特徴は、スイッチング電圧が、純粋なＰ（ＶＤＦ−ＴｒＦＥ）のデバイスに比べ、増加することである。全ての混合物のデバイスは初期状態の強誘電体デバイスとほぼ同じＣＶ特性を示すので、図２（ｂ）から混合物における強誘電性がまだ全ての混合物で存在し、１：１０の場合でも存在することが結論される。
【００６９】
混合物の薄膜における強誘電性が示されたので、デバイスの電流輸送特性を検討する。図３（ａ）は、下部電極および上部電極が共に銀電極の、強誘電体：半導体の比の異なるデバイスであり、分極処理前のデバイスの電流を示す（初期状態の電流）。予想されたように、電流は薄膜でのｒｉｒ−Ｐ３ＨＴの量に対応し、Ｐ（ＶＤＦ−ＴｒＦＥ）のみのデバイスのリーク電流から増加し、１：１０のｒｉｒ−Ｐ３ＨＴ：Ｐ（ＶＤＦ−ＴｒＦＥ）のデバイスで最大１０μＡに達する。この場合のデバイスの構造が対称（Ａｇ／（ｒｉｒ−Ｐ３ＨＴ：Ｐ（ＶＤＦ−ＴｒＦＥ））／Ａｇ）であり、両側での注入が制限されているので、対称のＩ−Ｖ特性になることが予想された。これは非分極の初期状態のデバイスにのみ当て嵌まる。分極されたデバイスではこのＩ−Ｖ特性は図３（ｂ）に示すように、強誘電体分極によって非対称になる。
【００７０】
スイッチングの仕組み
半導体に電荷を注入するためには、フェルミ準位が価電子帯または伝導帯に揃っている必要がある。フェルミ準位が揃っていないと、電荷キャリアの注入は非効率である。このため、デバイスの電流は少なく、電荷注入プロセスにより制限される。（図０）。本発明では、強誘電体の分極電荷が注入制限されたデバイスの半導体への電荷注入を強化することに用いられる。図１（ａ）では強誘電体物質と半導体の混合物が概略的に示されている。半導体の半導電性の浸透された経路は注入された電荷を他方の電極に輸送するためにある。非分極の強誘電体については、電極は半導体に効率的に電荷注入を行うことができない。しかしながら、強誘電体が分極されると、強誘電体の分極電荷が中和されるために電荷は半導体および／または金属電極に集積する（図１（ｃ）参照）。これらの集積した電荷は強誘電体と半導体の接合部の近くで（数ｎｍ以内）、エネルギーバンドの強い曲がりを生じさせ、電荷注入を強化することになる。
【００７１】
強誘電体が分極するとオーミック接合を遮断するかどうかは明白でない。もしそうであれば、反対の符号の電荷が集積されることが必要であるが、これらは簡単には接合部から注入できない。金のオーミック接合を用いた最初の実験は、反対方向への分極処理によっても注入が低減され得ることを示した。
【００７２】
デバイスの強誘電体スイッチングのおかげで、導電性スイッチングは、溶液プロセスによる極めて簡便、低コスト、および高密度の不揮発性メモリセルの製造への道を開くものである。この命題を立証するため、デバイスの面積スケーリング、スイッチング時間および記憶保持時間を考察することが必要である。図４は異なる面積のデバイスでの電流スケーリング性を示す。これは一方ではｒｉｒ−Ｐ３ＨＴを介した輸送による伝導を保証するものであり、もう一方ではデバイスを小型化する可能性を示すものである、これは高密度メモリへの適用に極めて重要である。
【００７３】
競合する技術と比較すべきもう１つの重要なパラメータは、デバイスのプログラミング時間である。すなわち、いかに速く分極が切り替わるか、言い換えればいかに速くデバイスがオン／オフするかである。プログラミング時間を測定するために、−３０Ｖ振幅のパルスをデバイスに印加し、オフ状態に切り替える。次に、同じ振幅で逆極性の所定のパルス幅のパルスを印加して、デバイスを切り替えてオン状態に戻す。この手順の後で電流が測定される。このサイクルは数回繰り返され、各々のサイクルでは正のパルスに異なるパルス幅のパルスを用いて、１０より大きいオン／オフ比を得るようにする。図５はデバイスのプログラミング時間を示す。０．５ｍｓのパルス幅のパルスで１０のオン／オフ比が得られた。従って、これらのデバイスのプログラミング時間は一般的におおよそ０．５ｍｓになると結論される。
【００７４】
図６にはデバイスの記憶保持時間が示されている。観測された長い記憶保持時間は強誘電体の分極の安定性によるものである。従って、この強誘電体がその分極を維持する限り−Ｐ（ＶＤＦ−ＴｒＦＥ）では少なくとも２、３年維持される−、そして半導体（この場合はｒｉｒ−Ｐ３ＨＴ）が劣化しない限り、このデバイスはオン／オフ比を維持する。記憶保持の測定はここでは２つの異なるデバイスで行われている。１つはオン状態に維持され、他の１つはオフ状態に維持される。これらのデバイスは両方とも４カ月後に劣化の兆候を示さなかった。
【００７５】
重要な問題は可変調な注入障壁の概念が普遍的かつ多数の強誘電体半導体の組み合わせについて有効かどうかということである。図７には、ポリマー半導体ｒｉｒ−Ｐ３ＨＴが他の有機半導体、Ｎｉ−ジチオレン分子に置き換えられたデバイスのＩ−Ｖ特性が示されている。この混合物はＰ（ＶＤＦ−ＴｒＦＥ）６５％−３５％とＮｉ錯体５％の組成であり、２つの銀電極に挟まれている。スイッチング動作はｒｉｒ−Ｐ３ＨＴデバイスと同じであり、可変調な注入障壁の概念が物質の１つの特定の組み合わせに限定されないことを示している。
【００７６】
メモリデバイスのアレイにおいてはメモリ素子間のクロストークを避けることが重要である。クロストークを克服する方法は、ダイオードの抵抗が順方向バイアスにおいてのみ変調されるようにすることである。逆方向バイアスでは、ダイオードは常に閉じている。図８には非対称の電極を持つ、１：４０のｒｉｒ−Ｐ３ＨＴ：Ｐ（ＶＤＦ−ＴｒＦＥ）の混合物のＩ−Ｖ特性が示されている。下部電極には金が用いられているが、これは良好なホール注入接合である。上部電極には低仕事関数のＬｉＦ／Ａｌが用いられているが、これは非常に劣るホール注入体である。分極処理の際は、金からｒｉｒ−Ｐ３ＨＴへのホールの注入が変調される（負バイアス）が、これに対しＬｉＦ／Ａｌからのホールの注入は、分極処理の方向に拘わらず、常に阻止される。この例はプログラム可能な整流ダイオードの作製が可能であることを示しており、この整流ダイオードの電流は順方向バイアスでのみ変調され、逆方向では常にオフである。
【００７７】
有機発光ダイオードの大きな欠点は、電子を効率良く注入するには反応性金属が必要だということである。本質的に劣る注入接合でも、本発明により、効率的な電子注入が達成できることが、ここで示された。これは強誘電体と半導体ＭＥＨ−ＰＰＶの混合物をＡｌ電極と共に用いて電子注入を変調することで実現されている。
【図０】
0005592255.tif 000004
【図１】
0005592255.tif 000005
【図２】
0005592255.tif 000006
【図３】
0005592255.tif 000007
【図４】
0005592255.tif 000008
【図５】
0005592255.tif 000009
【図６】
0005592255.tif 000010
【図７】
0005592255.tif 000011
【図８】
0005592255.tif 000012