(57)【特許請求の範囲】
【請求項１】
画素の生成に使用される画素領域と、
前記画素領域の外側に設けられた黒基準領域と、
前記黒基準領域と前記画素領域との間に設けられ、前記画素領域から前記黒基準領域内に侵入する光を遮光するための遮光パターンを含むダミー領域と
を具備し、
前記遮光パターンは、金属または金属シリサイドで形成された複数の第１のプラグと、前記複数の第１のプラグの下方に配置され、金属または金属シリサイドで形成された第１のゲートとを含むことを特徴とする固体撮像装置。
【請求項２】
前記複数の第１のプラグは、前記光が通り抜けないように、隙間が生じないようにジグザクに配置されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記黒基準領域およびダミー領域の上に設けられた遮光パターンをさらに具備してなることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記第１のゲートの上方に配置され、前記複数の第１のプラグに接続され、金属または金属シリサイドで形成された配線と、
前記配線と前記第１のゲートとの間に設けられ、前記配線と前記第１のゲートとを接続する第２のプラグとをさらに具備することを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記画素領域内に設けられた第２のゲート、および、前記黒基準領域内に設けられた第３のゲートをさらに具備し、前記第２および第３のゲートは、前記第１のゲートと同じ材料で形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体撮像素子を用いた固体撮像装置に関する。
【背景技術】
【０００２】
半導体撮像装置の一つとしてＣＭＯＳイメージセンサーがある（特許文献１）。ＣＭＯＳイメージセンサーの画素レイアウトは、画素領域と、画素領域の外側に設けられ、暗時の信号を規定するための黒基準領域とを含む。
【０００３】
画素領域と黒基準領域との間には、画素領域から黒基準領域への光漏れを防ぐために、画素ダミー領域を設けることが一般に行われている。さらに、黒基準領域および画素ダミー領域の上にはＡｌ膜等の遮光膜が設けられている。
【０００４】
しかしながら、従来の技術では、黒基準領域への光漏れを十分に抑制することはできておらず、黒基準領域への光漏れの低減化を図れているとは言えなかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２８２８５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、黒基準領域への光漏れの低減化を図れる固体撮像装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様による固体撮像装置は、画素の生成に使用される画素領域と、前記画素領域の外側に設けられた黒基準領域と、前記黒基準領域と前記画素領域との間に設けられ、前記画素領域から前記黒基準領域内に侵入する光を遮光するための遮光パターンを含むダミー領域と  を具備し、前記遮光パターンは、金属または金属シリサイドで形成された複数の第１のプラグと、前記複数の第１のプラグの下方に配置され、金属または金属シリサイドで形成された第１のゲートとを含むことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、黒基準領域への光漏れの低減化を図れる固体撮像装置を実現できるようになる。
【図面の簡単な説明】
【０００９】
【図１】ＣＭＯＳイメージセンサーのレイアウトを示す平面図。
【図２】第１の実施形態のＣＭＯＳイメージセンサーを示す平面図。
【図３】図２の線分Ａ−Ａ’に沿った断面図。
【図４】実施形態の効果を説明するための平面図。
【図５】第１の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図６】図５に続く第１の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図７】図６に続く第１の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図８】図７に続く第１の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図９】図８に続く第１の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図１０】図９に続く第１の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図１１】第２の実施形態のＣＭＯＳイメージセンサーを示す平面図。
【図１２】図１１の線分Ａ−Ａ’に沿った断面図。
【図１３】第２の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図１４】図１３に続く第２の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図１５】図１４に続く第２の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図１６】図１５に続く第２の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図１７】図１５に続く第２の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図１８】図１７に続く第２の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図。
【図１９】第１および第２の実施形態、ならびに、比較例の黒基準回路の出力のＹアドレスの依存性を示す図。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら本発明の実施形態を説明する。
【００１１】
（第１の実施形態）
図１は、ＣＭＯＳイメージセンサーのレイアウト（画素レイアウト）を示す平面図である。図１に示すように、画素レイアウトは、画素領域１００Ｐと、画素領域１００Ｐの外側に設けられ、暗時の信号を規定するための黒基準領域１００Ｂと、画素領域１００Ｐと黒基準領域１００Ｂとの間に設けられ、画素領域１００Ｐから黒基準領域１００Ｂへの光漏れを防ぐための、画素ダミー領域（以下、ダミー領域と略記）１００Ｄとを具備している。これら領域１００Ｐ，１００Ｂ，１００Ｄの外側はロジック領域１００Ｌである。黒基準領域１００Ｂおよびダミー領域１００Ｄの上には、図示しないＡｌ膜等の遮光膜が設けられている。
【００１２】
このような従来のＣＭＯＳイメージセンサーにおいて、黒基準領域への光漏れを十分に抑制することができない理由を検討したところ、黒基準領域に対して横方向から侵入してくる光（横方向からの光漏れ）を遮断できないことが明らかになった。
【００１３】
以下、上記原因を考慮してなされた実施形態のＣＭＯＳイメージセンサーについて説明する。
【００１４】
図２は本実施形態のＣＭＯＳイメージセンサーを示す平面図、図３は図２の線分Ａ−Ａ’に沿った断面図である。なお、図３に示されているカラーフィルター１２０、マイクロレンズ１２１は、図２には示していない。
【００１５】
本実施形態のＣＭＯＳイメージセンサーは、画素の生成に使用される画素領域と、画素領域の外側に設けられた黒基準領域と、黒基準領域と画素領域との間に設けられ、画素領域から黒領域に侵入する光を遮光するための遮光パターンを含むダミー領域とを具備している。黒基準領域は、信号レベルの基準信号となる信号（黒基準信号）を得るために光を遮断した領域である。したがって、黒基準領域およびダミー領域の上には、従来と同様に、遮光パターンとしての遮光膜１１９が設けられている。
【００１６】
本実施形態によれば、ダミー領域および黒基準領域に対して上方向から侵入してくる光は、従来と同様に、遮光膜１１９によって遮断される。さらに、本実施形態によれば、図４に示すように、画素領域から黒基準領域に対して横方向から侵入してくる光１０は、ダミーＣｕプラグ１１３Ａ、ダミーゲート１０３Ａ、Ｗプラグ１０８Ａ、ダミーＣｕ配線１１０Ａ、ダミーＣｕ配線１１４Ａ、ダミー領域上の遮光膜１１９Ａによって十分に遮断される。したがって、本実施形態によれば、黒基準領域への光漏れの低減化を図れるようになる。特に本実施形態では、光１０が通り抜けないように、ダミー領域上に交互に隙間が生じないようにジグザクにダミーＣｕプラグ１１３Ａを配置しているので、横方向からの光漏れは効果的に抑制される。
【００１７】
なお、図４では、横方向から侵入してくる光１０は右から左に水平に伝搬しているが、斜めに傾いて伝搬している場合でも、従来よりも、黒基準領域への光漏れは抑制される。
【００１８】
また、従来構造にはないダミー第１Ｗプラグ１０８Ａは、ダミー領域上に交互に隙間が生じないように配置されてはいないが、図４に示すように、ダミーＷプラグ１０８Ａと画素領域のＷプラグ１０８と黒基準領域のＷプラグ１０８との全体では、横方向からの光漏れを遮断できる。このようにプラグの配置を工夫することでも、黒基準領域への光漏れの低減化を図れるようになる。
【００１９】
そして、黒基準領域への光漏れの低減化を図れることにより、黒基準領域に繋がった回路（以下、黒基準回路という。）の出力変動を抑制でき、黒基準回路の誤動作を回避することが可能となる。出力変動の具体例（図１９）は第２の実施形態の後に示す。
【００２０】
図５−図１０は、本発明の第１の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図である。
【００２１】
［図５］
シリコン基板１０１上に、ＳＴＩ（Shallow Trench Isolation）プロセスにより素子分離領域１０２を形成し、続いて、周知の方法により、ゲート（ゲート絶縁膜、ゲート電極）１０３、フォトダイオードＮ領域１０４、フォトダイオードＰ領域１０５、ソース／ドレイン拡散層１０６を形成し、さらに、ダミー領域にはダミーゲート（ダミーゲート絶縁膜、ダミーゲート電極）１０３Ａを形成する。なお、図では、ゲート絶縁膜とその上のゲート電極をまとめて一つのゲート１０３で示してある。ダミーゲート１０３Ａも同様である。
【００２２】
［図６］
第１層間絶縁膜１０７となる第１絶縁膜を堆積し、この第１絶縁膜をＣＭＰ法を用いて平坦化することにより、第１層間絶縁膜１０７を形成する。なお、図６において、簡単のため、図６の説明に関係ない１０１等の参照番号は、省略してある（以下の図においても当該図の説明と関係ない参照符号は省略してある）。
【００２３】
次に、フォトリソグラフィー法およびエッチング法を用いて第１コンタクトホール（不図示）を第１層間絶縁膜１０７に形成し、この第１コンタクトホールを埋め込むように全面に図示しない第１金属（ここではタングステン（Ｗ））を堆積し、その後、第１コンタクトホール外の第１金属をＣＭＰ法により除去するとともに、表面を平坦化することにより、Ｗプラグ１０８およびダミーＷプラグ１０８Ａを形成する。Ｗプラグ１０８は、画素領域および黒基準領域に形成され、ダミーＷプラグ１０８Ａは、ダミー領域に形成される。ダミーＷプラグ１０８Ａはダミーゲート１０３Ａと接続し、ダミーＷプラグ１０８Ａとダミーゲート１０３Ａとの間には隙間はない。
【００２４】
［図７］
第２層間絶縁膜１０９を堆積し、フォトリソグラフィー法およびエッチング法を用いて第１配線溝（不図示）を第２層間絶縁膜１０９に形成し、この第１配線溝を埋め込むように全面に図示しない第２金属（ここでは銅（Ｃｕ））を堆積し、その後、第１配線溝外の第２金属をＣＭＰ法により除去するとともに、表面を平坦化することにより、Ｃｕ配線１１０およびダミーＣｕ配線１１０Ａを形成する。Ｃｕ配線１１０は、画素領域および黒基準領域に形成され、ダミーＣｕ配線１１０Ａは、ダミー領域に形成される。その後、これら１１０，１１０Ａの材料であるＣｕの酸化および拡散を防止するために、キャップ膜（例えば、シリコン窒化膜）１１１を全面に堆積する。この図７の工程は、良く知られているＣｕ配線のシングルダマシン工程である。
【００２５】
［図８］
第３層間絶縁膜１１２を堆積し、フォトリソグラフィー法およびエッチング法を用いて第２コンタクトホール（不図示）を第３層間絶縁膜１１２に形成し、続けて、フォトリソグラフィー法およびエッチング法を用いて第２配線溝（不図示）を第３層間絶縁膜１１２に形成し、その後、第２コンタクトホールおよび第２配線溝を埋め込むように全面に図示しない第３金属（ここではＣｕ）を堆積し、第２配線溝外の第３金属をＣＭＰ法により除去するとともに、表面を平坦化することにより、ダミー領域にダミーＣｕプラグ１１３ＡおよびダミーＣｕ配線１１４Ａを選択的に形成する。その後、これら１１３Ａ，１１４Ａの材料であるＣｕの酸化および拡散を防止するために、キャップ膜（例えば、シリコン窒化膜）１１５を全面に堆積する。この図８の工程は、良く知られているＣｕ配線のデュアルダマシン工程である。
【００２６】
［図９］
全面に第１パッシベーション膜（例えば、シリコン酸化膜）１１６、第２パッシベーション膜（例えば、シリコン窒化膜）１１７を順次堆積し、その後、フォトリソグラフィー法およびエッチング法を用いてパッシベーション膜１１７，１１６を加工して、第３コンタクトホール１１８を形成する。第３コンタクトホール１１８は、ダミー領域に形成される。
【００２７】
［図１０］
遮光膜１１９となるＡｌ膜を全面に堆積し、その後、フォトリソグラフィー法およびエッチング法を用いてＡｌ膜を加工して、所定の形状を有する遮光膜１１９を黒基準領域およびダミー領域に形成する。なお、１１９Ａは遮光膜１１９のうちダミー領域上の遮光膜を示している。遮光膜１１９は、黒基準領域およびダミー領域に対して上からの光を遮断できるパターンを有する。
【００２８】
その後、画素領域にカラーフィルター、マイクロレンズを形成する工程等の周知の工程を経て、図３に示したＣＭＯＳイメージセンサーが完成する。
【００２９】
（第２の実施形態）
図１１は、第２の実施形態のＣＭＯＳイメージセンサーを示す平面図、図１２は図１１の線分Ａ−Ａ’に沿った断面図である。なお、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
【００３０】
本実施形態が第１の実施形態と異なる点は、ダミー領域上のダミーゲート（図３の１０３Ａ）およびダミーＷプラグ（図３の１０８Ａ）を省いたことにある。
【００３１】
本実施形態でも第１の実施形態と同様に、横方向からの光１０は、ダミー領域上に配置されたダミーＣｕプラグ１１３Ａ、ダミーＣｕ配線１１０Ａ、ダミーＣｕ配線１１４、ダミー領域上の遮光膜１１９Ａによって十分に遮断され、第１の実施形態と同様に、黒基準領域への光漏れの低減化の効果および黒基準回路の誤動作回避の効果を得られる。
【００３２】
図１３−図１８は、第２の実施形態に係るＣＭＯＳイメージセンサーの製造方法を示す断面図である。
【００３３】
［図１３］
シリコン基板１０１に素子分離領域１０２を形成し、続いて、ゲート１０３、フォトダイオードＮ領域１０４、フォトダイオードＰ領域１０５、ソース／ドレイン拡散層１０６を形成する。
【００３４】
［図１４］
第１層間絶縁膜１０７を形成し、第１層間絶縁膜１０７にＷプラグ１０８を形成する。  ［図１５］
第２層間絶縁膜１０９を形成し、シングルダマシン工程を用いて、第２層間絶縁膜１０９にＣｕ配線１１０およびダミーＣｕ配線１１０Ａを形成する。これら１１０，１１０Ａの材料であるＣｕの酸化および拡散を防止するために、キャップ膜（例えば、シリコン窒化膜）１１１を全面に堆積する。
【００３５】
［図１６］
第３層間絶縁膜１１２を形成し、デュアルダマシン工程を用いて、ダミー領域の第３層間絶縁膜１１２にダミーＣｕプラグ１１３ＡおよびダミーＣｕ配線１１４Ａを形成する。その後、これら１１３Ａ，１１４Ａの材料であるＣｕの酸化および拡散を防止するために、キャップ膜（例えば、シリコン窒化膜）１１５を全面に堆積する。
【００３６】
［図１７］
全面に第１パッシベーション膜（例えば、シリコン酸化膜）１１６、第２パッシベーション膜（例えば、シリコン窒化膜）１１７を順次堆積し、その後、フォトリソグラフィー法およびエッチング法を用いてパッシベーション膜１１６，１１７を加工して、第３コンタクトホール１１８を形成する。
【００３７】
［図１８］
黒基準領域およびダミー領域に対して上からの光を遮断できるパターンを有する、遮光膜１１９を形成する。
【００３８】
その後、画素領域にカラーフィルター、マイクロレンズを形成する工程等の周知の工程を経て、図１２に示したＣＭＯＳイメージセンサーが完成する。
【００３９】
図１９に、第１の実施形態（＃１）、第２の実施形態（＃２）および比較例（＃３）の黒基準回路の出力のＹアドレス（図２の横方向の位置）の依存性を示す図である。比較例（＃３）はダミー領域にダミープラグおよびダミー配線がない従来構造である。また、出力の値が６４を超えると、誤動作が起きる黒基準回路を用いた。縦軸のＨＯＢは、Horizontal Optical Blackの略である。
【００４０】
図１９から、第１および第２の実施形態（＃１、＃２）の場合、出力変動は十分に抑制され、どのＹアドレスでも出力値は６４を超えないことが分かる。一方、比較例（＃３）の場合、出力変動は大きく、出力値が６４を超えるＹアドレスがあることが分かる。以上の結果は、比較例では黒基準回路の誤動作は避けられないが、本実施形態では黒基準回路の誤動作を回避できることを意味している。
【００４１】
なお、本発明は、上記実施形態に限定されるものではない。
【００４２】
例えば、ダミー領域に形成した遮光体パターン１０３Ａ，１０８Ａ，１１０Ａ，１１３Ａ，１１４Ａ，１１８，１１９Ａの材料は金属（例えばＷ、Ｃｕ、Ａｌ）には限定されず、画素領域から黒領域内に侵入する光を遮光できる材料であれば構わない。例えば、タングステンシリサイド等の金属シリサイドが使用可能である。
【００４３】
また、ＣＭＯＳイメージセンサーを例にあげて説明したが、本発明はＣＣＤイメージセンサー等の他の固体撮像装置にも適用できる。
【００４４】
さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００４５】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【符号の説明】
【００４６】
１０…光、１０１…シリコン基板、１０２…素子分離領域、１０３…ゲート、１０３Ａ…ダミーゲート、１０４…フォトダイオードＮ領域、１０５…フォトダイオードＰ領域、１０６…ソース／ドレイン拡散層、１０７…第１層間絶縁膜、１０８…Ｗプラグ、１０８Ａ…ＷプラグＡ、１０９…第２層間絶縁膜、１１０…Ｃｕ配線、１１０Ａ…ダミーＣｕ配線、１１１…キャップ膜、１１２…第３層間絶縁膜、１１３…ダミーＣｕプラグ、１１４…ダミーＣｕ配線、１１５…キャップ膜、１１６…第１パッシベーション膜、１１７…第２パッシベーション膜、１１８…第３コンタクトホール、１１９…遮光膜、１１９Ａ…ダミー領域上の遮光膜、１２０…カラーフィルター、１２１…マイクロレンズ、１００Ｐ…画素領域、１００Ｂ…黒基準領域、１００Ｄ…ダミー領域、１００Ｌ…ロジック領域。
【図１】
0005513872.tif 000002
【図２】
0005513872.tif 000003
【図３】
0005513872.tif 000004
【図４】
0005513872.tif 000005
【図５】
0005513872.tif 000006
【図６】
0005513872.tif 000007
【図７】
0005513872.tif 000008
【図８】
0005513872.tif 000009
【図９】
0005513872.tif 000010
【図１０】
0005513872.tif 000011
【図１１】
0005513872.tif 000012
【図１２】
0005513872.tif 000013
【図１３】
0005513872.tif 000014
【図１４】
0005513872.tif 000015
【図１５】
0005513872.tif 000016
【図１６】
0005513872.tif 000017
【図１７】
0005513872.tif 000018
【図１８】
0005513872.tif 000019
【図１９】
0005513872.tif 000020