(57)【特許請求の範囲】
【請求項１】
一方の入力端子を第１のリアクトルを介して三相交流電源の第１の出力端子に接続し、他方の入力端子を前記三相交流電源の第２の出力端子に接続した第１のブリッジ回路と、
前記第１のブリッジ回路の各出力端子間に並列接続された複数の第1の駆動回路と、
一方の入力端子を第２のリアクトルを介して前記三相交流電源の第３の出力端子に接続し、他方の入力端子を前記三相交流電源の第２の出力端子に接続した第２のブリッジ回路と、
前記第２ブリッジ回路の各出力端子間に並列接続された複数の第２の駆動回路と、
前記三相交流電源の第１、第２の出力端子間に接続され、前記第１のリアクトルと共にフィルタを構成する第１のキャパシタと、
前記三相交流電源の第２、第３の出力端子間に接続に接続され、前記第２のリアクトルと共にフィルタを構成する第２のキャパシタと、
スイッチング信号を発生するスイッチング信号発生手段と、を備え、
前記第１、第２ブリッジ回路は、ブリッジ接続したダイオードと、これらのダイオードにそれぞれ逆並列接続したスイッチング素子とを有し、
前記第１、第２の駆動回路は、直列接続された一対のスイッチング素子と、これらのスイッチング素子にそれぞれ逆並列接続したダイオードとを有し、
前記スイッチング信号発生手段は、前記第１のブリッジ回路の各スイッチング素子を前記三相交流電源の第１、第２の出力端子間の交流電圧の極性に基づいてオンオフさせる第１のスイッチング信号と、前記第２のブリッジ回路の各スイッチング素子を前記三相交流電源の第２、第３の出力端子間の交流電圧の極性に基づいてオンオフさせる第２のスイッチング信号と、前記複数の第１の駆動回路の各スイッチング素子をオンオフさせるパルス幅変調された第３のスイッチング信号と、前記複数の第２の駆動回路の各スイッチング素子をオンオフさせるパルス幅変調された第４のスイッチング信号とを発生し、かつ、前記
複数の第１の駆動回路に対する前記第３のスイッチング信号の供給タイミングを、該第３のスイッチング信号に係る前記パルス幅変調のキャリア信号の周期を前記第１の駆動回路の数で除した時間だけ順次ずらすとともに、前記複数の第２の駆動回路に対する前記第４のスイッチング信号の供給タイミングを、該第４のスイッチング信号に係る前記パルス幅変調のキャリア信号の周期を前記第２の駆動回路の数で除した時間だけ順次ずらすように構成され、
前記第１、第２の駆動回路は、互いの個数が相違し、
前記複数の第１の駆動回路及び前記複数の第２の駆動回路にそれぞれ個別の負荷を接続したことを特徴とする電力調整装置。
【請求項２】
前記第１、第２のブリッジ回路のスイッチング素子および前記第１、第２の駆動回路のスイッチング素子としてＩＧＢＴを用いたことを特徴とする請求項１に記載の電力調整装置。
【請求項３】
前記負荷が半導体製造装置における熱処理用ヒータである請求項１に記載の電力調整装置。
【請求項４】
一方の入力端子を第１のリアクトルを介して三相交流電源の第１の出力端子に接続し、他方の入力端子を前記三相交流電源の第２の出力端子に接続した第１のブリッジ回路と、
前記第１のブリッジ回路の各出力端子間に並列接続された複数の第1の駆動回路と、
一方の入力端子を第２のリアクトルを介して前記三相交流電源の第３の出力端子に接続し、他方の入力端子を前記三相交流電源の第２の出力端子に接続した第２のブリッジ回路と、
前記第２ブリッジ回路の各出力端子間に並列接続された複数の第２の駆動回路と、
前記三相交流電源の第１、第２の出力端子間に接続され、前記第１のリアクトルと共にフィルタを構成する第１のキャパシタと、
前記三相交流電源の第２、第３の出力端子間に接続に接続され、前記第２のリアクトルと共にフィルタを構成する第２のキャパシタと、
スイッチング信号を発生するスイッチング信号発生手段と、を備え、
前記第１、第２ブリッジ回路は、ブリッジ接続したダイオードと、これらのダイオードにそれぞれ逆並列接続したスイッチング素子とを有し、
前記第１、第２の駆動回路は、直列接続された一対のスイッチング素子と、これらのスイッチング素子にそれぞれ逆並列接続したダイオードとを有し、
前記スイッチング信号発生手段は、前記第１のブリッジ回路の各スイッチング素子を前記三相交流電源の第１、第２の出力端子間の交流電圧の極性に基づいてオンオフさせる第１のスイッチング信号と、前記第２のブリッジ回路の各スイッチング素子を前記三相交流電源の第２、第３の出力端子間の交流電圧の極性に基づいてオンオフさせる第２のスイッチング信号と、前記複数の第１の駆動回路の各スイッチング素子をオンオフさせるパルス幅変調された第３のスイッチング信号と、前記複数の第２の駆動回路の各スイッチング素子をオンオフさせるパルス幅変調された第４のスイッチング信号とを発生し、かつ、前記
複数の第１の駆動回路に対する前記第３のスイッチング信号の供給タイミングを、該第３のスイッチング信号に係る前記パルス幅変調のキャリア信号の周期を前記第１の駆動回路の数で除した時間だけ順次ずらすとともに、前記複数の第２の駆動回路に対する前記第４のスイッチング信号の供給タイミングを、該第４のスイッチング信号に係る前記パルス幅変調のキャリア信号の周期を前記第２の駆動回路の数で除した時間だけ順次ずらすように構成され、
前記第３のスイッチング信号に係るパルス幅変調用キャリア信号の周波数と、前記第４のスイッチング信号に係るパルス幅変調用キャリア信号の周波数とが相違し、
前記複数の第１の駆動回路及び前記複数の第２の駆動回路にそれぞれ個別の負荷を接続したことを特徴とする電力調整装置。
【請求項５】
前記第１、第２のブリッジ回路のスイッチング素子および前記第１、第２の駆動回路のスイッチング素子としてＩＧＢＴを用いたことを特徴とする請求項４に記載の電力調整装置。
【請求項６】
前記負荷が半導体製造装置における熱処理用ヒータである請求項４に記載の電力調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源の出力を制御して負荷に供給する電力調整装置の改良に関する。
【背景技術】
【０００２】
この種の電力調整装置として、サイリスタを逆並列に接続したスイッチ回路を変圧器の１次巻線に直列に接続し、この変圧器の２次巻線間に負荷を接続したものが提案されている。この電力調整装置では、スイッチ回路のサイリスタを位相制御することによって負荷への供給電力が調整される。しかし、この電力調整装置は、入力電流の高調波が多くなるため入力仮想電力が大きくなり、また、その高調波を抑制するため、工場設備にアクティブフィルタを並列に挿入する必要がある。
【０００３】
そこで、特許文献１に係る電力調整装置が提案されている。この電力調整装置は、第１ダイオードのアノード端子と第２ダイオードのカソード端子を接続した第１のダイオード直列回路と、第３ダイオードのアノード端子と第４ダイオードのカソード端子を接続した第２のダイオード直列回路と、第５ダイオードのアノード端子と第６ダイオードのカソード端子を接続した第３のダイオード直列回路とを互いに並列接続し、各ダイオードにそれぞれスイッチング素子を逆並列接続してなる３相ブリッジ回路を備えている。
【０００４】
上記第１のダイオード直列回路の直列接続点は、第１のリアクトルを介して交流電源の一方の端子に、第３のダイオード直列回路の直列接続点は第２のリアクトルを介して負荷の一方の端子に、第２のダイオード直列回路の直列接続点は、交流電源および負荷の各他方の端子にそれぞれ直接接続され、更に、第１のリアクトルと共に第１のフィルタを構成する第１のキャパシタが交流電源に並列接続されるとともに、第２のリアクトルと共に第２のフィルタを構成する第２のキャパシタが負荷に並列接続される。
この電力調整装置では、負荷への供給電力を調整するため、第３のダイオード直列回路の各ダイオードに逆並列接続されたスイッチング素子がＰＷＭ信号によってスイッチングされる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−１５０７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に係る電力調整装置では、第１のフィルタの大型化を抑制するためにＰＷＭによるスイッチング周波数（キャリア周波数）を数ｋＨ以上に設定する必要があり、このため、スイッチング損失が大きくなるという不都合を生じる。
そこで、本発明の目的は、フィルタを大型化することなくスイッチング損失を低減することができる電力調整装置を提供することにある。
【課題を解決するための手段】
【０００７】
第１の発明は、一方の入力端子を第１のリアクトルを介して三相交流電源の第１の出力端子に接続し、他方の入力端子を前記三相交流電源の第２の出力端子に接続した第１のブリッジ回路と、前記第１のブリッジ回路の各出力端子間に並列接続された複数の第１の駆動回路と、一方の入力端子を第２のリアクトルを介して前記三相交流電源の第３の出力端子に接続し、他方の入力端子を前記三相交流電源の第２の出力端子に接続した第２のブリッジ回路と、前記第２ブリッジ回路の各出力端子間に並列接続された複数の第２の駆動回路と、前記三相交流電源の第１、第２の出力端子間に接続され、前記第１のリアクトルと共にフィルタを構成する第１のキャパシタと、前記三相交流電源の第２、第３の出力端子間に接続に接続され、前記第２のリアクトルと共にフィルタを構成する第２のキャパシタと、スイッチング信号を発生するスイッチング信号発生手段と、を備える。
前記第１、第２ブリッジ回路は、ブリッジ接続したダイオードと、これらのダイオードにそれぞれ逆並列接続したスイッチング素子とを有し、前記第１、第２の駆動回路は、直列接続された一対のスイッチング素子と、これらのスイッチング素子にそれぞれ逆並列接続したダイオードとを有する。
前記スイッチング信号発生手段は、前記第１のブリッジ回路の各スイッチング素子を前記三相交流電源の第１、第２の出力端子間の交流電圧の極性に基づいてオンオフさせる第１のスイッチング信号と、前記第２のブリッジ回路の各スイッチング素子を前記三相交流電源の第２、第３の出力端子間の交流電圧の極性に基づいてオンオフさせる第２のスイッチング信号と、前記複数の第１の駆動回路の各スイッチング素子をオンオフさせるパルス幅変調された第３のスイッチング信号と、前記複数の第２の駆動回路の各スイッチング素子をオンオフさせるパルス幅変調された第４のスイッチング信号とを発生し、かつ、前記
複数の第１の駆動回路に対する前記第３のスイッチング信号の供給タイミングを、該第３のスイッチング信号に係る前記パルス幅変調のキャリア信号の周期を前記第１の駆動回路の数で除した時間だけ順次ずらすとともに、前記複数の第２の駆動回路に対する前記第４のスイッチング信号の供給タイミングを、該第４のスイッチング信号に係る前記パルス幅変調のキャリア信号の周期を前記第２の駆動回路の数で除した時間だけ順次ずらすように構成される。
前記第１、第２の駆動回路は、互いの個数が相違する。前記複数の第１の駆動回路及び前記複数の第２の駆動回路には、それぞれ個別の負荷が接続される。
【０００８】
第２の発明は、一方の入力端子を第１のリアクトルを介して三相交流電源の第１の出力端子に接続し、他方の入力端子を前記三相交流電源の第２の出力端子に接続した第１のブリッジ回路と、前記第１のブリッジ回路の各出力端子間に並列接続された複数の第1の駆動回路と、一方の入力端子を第２のリアクトルを介して前記三相交流電源の第３の出力端子に接続し、他方の入力端子を前記三相交流電源の第２の出力端子に接続した第２のブリッジ回路と、前記第２ブリッジ回路の各出力端子間に並列接続された複数の第２の駆動回路と、  前記三相交流電源の第１、第２の出力端子間に接続され、前記第１のリアクトルと共にフィルタを構成する第１のキャパシタと、前記三相交流電源の第２、第３の出力端子間に接続に接続され、前記第２のリアクトルと共にフィルタを構成する第２のキャパシタと、スイッチング信号を発生するスイッチング信号発生手段と、を備える。
前記第１、第２ブリッジ回路は、ブリッジ接続したダイオードと、これらのダイオードにそれぞれ逆並列接続したスイッチング素子とを有し、前記第１、第２の駆動回路は、直列接続された一対のスイッチング素子と、これらのスイッチング素子にそれぞれ逆並列接続したダイオードとを有する。
前記スイッチング信号発生手段は、前記第１のブリッジ回路の各スイッチング素子を前記三相交流電源の第１、第２の出力端子間の交流電圧の極性に基づいてオンオフさせる第１のスイッチング信号と、前記第２のブリッジ回路の各スイッチング素子を前記三相交流電源の第２、第３の出力端子間の交流電圧の極性に基づいてオンオフさせる第２のスイッチング信号と、前記複数の第１の駆動回路の各スイッチング素子をオンオフさせるパルス幅変調された第３のスイッチング信号と、前記複数の第２の駆動回路の各スイッチング素子をオンオフさせるパルス幅変調された第４のスイッチング信号とを発生し、かつ、前記
複数の第１の駆動回路に対する前記第３のスイッチング信号の供給タイミングを、該第３のスイッチング信号に係る前記パルス幅変調のキャリア信号の周期を前記第１の駆動回路の数で除した時間だけ順次ずらすとともに、前記複数の第２の駆動回路に対する前記第４のスイッチング信号の供給タイミングを、該第４のスイッチング信号に係る前記パルス幅変調のキャリア信号の周期を前記第２の駆動回路の数で除した時間だけ順次ずらすように構成される。
前記第３のスイッチング信号に係るパルス幅変調用キャリア信号の周波数と前記第４のスイッチング信号に係るパルス幅変調用キャリア信号の周波数は相違する。前記複数の第１の駆動回路及び前記複数の第２の駆動回路には、それぞれ個別の負荷が接続される。
前記第１、第２の発明において、前記第１、第２のブリッジ回路のスイッチング素子および前記第１、第２の駆動回路のスイッチング素子としては、例えばＩＧＢＴが用いられる。また、前記負荷としては、例えば、半導体製造装置における熱処理用ヒータがある。
【発明の効果】
【０００９】
本発明によれば、入力部のフィルタを構成するリアクトルの大型化を伴うことなくキャリア周波数を低下することができるので、スイッチング損失の少ない高効率の電力供給が可能になる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る電力調整装置の一実施形態を示す回路図である。
【図２】スイッチング信号を発生するための回路要素を示すブロック図である。
【図３】実施形態に係る電力調整装置の動作を説明するための波形図である。
【図４】従来例に係る電力調整装置と本発明に係る電力調整装置の損失特性を例示したグラフである
【図５】単相交流電源に適用した電力調整装置の構成例を示す回路図である。
【発明を実施するための形態】
【００１１】
図１は、本発明に係る電力調整装置の実施の形態を示す回路図である。この電力調整装置は、ブリッジ回路１０、このブリッジ回路１０と組合される駆動回路１０−１〜１０−Ｎ（Ｎは２以上の整数）、ブリッジ回路２０、このブリッジ回路２０と組合される駆動回路２０−１〜２０−Ｎを備えている。
ブリッジ回路１０は、ブリッジ接続したダイオードＤ１１〜Ｄ１４と、このダイオードＤ１１〜Ｄ１４にそれぞれ逆並列接続したスイッチング素子Ｓ１１〜Ｓ１４とを有し、一方の入力端子（ダイオードＤ１１，Ｄ１２の共通接続点）がリアクトルＬ１０を介して三相交流電源１４のＲ出力端子に接続されるともに、他方の入力端子（ダイオードＤ１３，Ｄ１４の共通接続点）が三相交流電源１４のＳ出力端子に接続されている。
【００１２】
駆動回路１０−１は、直列接続された一対のスイッチング素子Ｓ１５，Ｓ１６と、これらのスイッチング素子Ｓ１５，Ｓ１６にそれぞれ逆並列接続されたダイオードＤ１５，Ｄ１６を備えている。駆動回路１０−２〜１０−Ｎも同様である。そして、駆動回路１０−２〜１０−Ｎは、ブリッジ回路１０の正出力端子に接続されたライン１２と負出力端子に接続されたライン１３との間に並列接続されている。
ブリッジ回路２０及び負荷駆動回路２０−１〜２０−Ｎは、それぞれブリッジ回路１０及び負荷駆動回路１０−１〜１０−Ｎと同等の構成を有するので、構成要素に対応する符号を付してその構成についての説明を省略する。なお、ブリッジ回路２０は、一方の入力端子（ダイオードＤ２１，Ｄ２２の共通接続点）がリアクトルＬ２０を介して三相交流電源１４のＴ出力端子に接続されるともに、他方の入力端子（ダイオードＤ２３，Ｄ２４の共通接続点）が三相交流電源１４のＳ出力端子に接続されている。
【００１３】
負荷Ｒ１０−１〜Ｒ１０−Ｎは、それらの一端が駆動回路１０−１〜１０−Ｎの出力端子（スイッチング素子Ｓ１５，Ｓ１６の共通接続点）にそれぞれ接続され、それらの他端が三相交流電源１４のＳ出力端子に接続されている。また、負荷Ｒ２０−１〜Ｒ２０−Ｎは、それらの一端が駆動回路２０−１〜２０−Ｎの各出力端子（スイッチング素子Ｓ２５，Ｓ２６の共通接続点）にそれぞれ接続され、それらの他端が三相交流電源１４のＳ出力端子に接続されている。
負荷Ｒ１０−１〜Ｒ１０−Ｎおよび負荷Ｒ２０−１〜Ｒ２０−Ｎは、例えば、半導体製造装置においてウエハ等の材料を加熱するためのヒータである。
三相交流電源１４のＲ，Ｓ出力端子間には、リアクトルＬ１０と共にフィルタを構成するキャパシタＣ１０が接続され、また、三相交流電源１４のＳ，Ｔ出力端子間には、リアクトルＬ２０と共にフィルタを構成するキャパシタＣ２０が接続されている。
【００１４】
図２に示す位相検出回路１５は、三相交流電源１４の各相の電圧の位相を検出して、該三相交流電源１４のＲ、Ｓ出力端子間の電圧及びＳ、Ｔ出力端子間の電圧が正の半サイクルの電圧であるか負の半サイクルの電圧であるかを判定し、その判定結果を示す信号をスイッチング信号発生回路１６に出力する。スイッチング信号発生回路１６は、上記判定結果を示す信号と外部から与えられるパルス幅指定信号とに基づいて、ブリッジ回路１０のスイッチング素子Ｓ１１〜Ｓ１４に対するスイッチング信号、各駆動回路１０−１〜１０−Ｎのスイッチング素子Ｓ１５，Ｓ１６に対するスイッチング信号、ブリッジ回路２０のスイッチング素子Ｓ２１〜Ｓ２４に対するスイッチング信号、及び各駆動回路２０−１〜２０−Ｎのスイッチング素子Ｓ２５，Ｓ２６に対するスイッチング信号を生成する。
【００１５】
以下、図３を参照しながら、本実施形態に係る電力調整装置の動作について説明する。図３（ａ）は、三相交流電源１４のＲ、Ｓ出力端子を介して入力される交流電圧を示す。図２の位相検出回路１５は、上記交流電圧が正の半サイクルの電圧であるか負の半サイクルの電圧であるかに応じて図３（ｃ）に示すような判定信号を出力する。
一方、スイッチング信号発生回路１６は、図３（ｂ）に示すキャリア信号を発生するとともに、このキャリア信号とパルス幅指定信号との比較に基づいて図３（ｄ）に示すパルス幅変調（以下、ＰＷＭという）信号を形成する。そして、このスイッチング信号発生回路１６は、図３（ｃ）に示す判定信号に基づいて、スイッチング素子Ｓ１１〜Ｓ１４をスイッチングするための図３（ｅ）〜（ｈ）に示すスイッチング信号を発生するとともに、図３（ｃ）に示す判定信号と図３（ｄ）に示すＰＷＭ信号とに基づいて、駆動回路１０-１のスイッチング素子Ｓ１６，Ｓ１５をスイッチングするための図３（ｉ），（ｊ）に示すスイッチング信号、駆動回路１０-２のスイッチング素子Ｓ１６，Ｓ１５をスイッチングするための図３（ｋ），（ｌ）に示すスイッチング信号を発生する。図示を省略するが、駆動回路１０-３、・・・、１０−Ｎのスイッチング素子Ｓ１６，Ｓ１５をスイッチングするためのスイッチング信号についても同様である。
【００１６】
図３（ｉ）に示すスイッチング信号は、図３（ｃ）に示す判定信号と図３（ｄ）に示すＰＷＭ信号を排他的論理和処理することによって得られ、図３（ｊ）に示すスイッチング信号は、図３（ｉ）に示すスイッチング信号を反転することによって得られる。また、図３（ｋ），（ｌ）に示すスイッチング信号は、それぞれ図３（ｉ），（ｊ）に示すスイッチング信号の位相を所定時間Δｔずらしたものである。時間Δｔは、図３（ａ）に示す交流電圧の周期を１／Ｎ倍したものであるので、角度換算すると３６０°／Ｎである。すなわち、駆動回路１０-２〜１０-Ｎのスイッチング素子Ｓ１５，Ｓ１６に対するスイッチング信号は、それぞれ駆動回路１０-１〜１０-Ｎ−１のスイッチング素子Ｓ１５，Ｓ１６に対するそれに対してそれぞれ時間Δｔだけずらされている。
【００１７】
図３（ａ）に示す交流電圧の正の半サイクル期間においては、スイッチング素子Ｓ１１，Ｓ１４がオンするので、駆動回路１０-１のスイッチング素子Ｓ１５がオンすることによって、電源１４（Ｒ出力端子）→リアクトルＬ１０→ダイオードＤ１１→スイッチング素子Ｓ１５→負荷Ｒ１０−１→電源１４（Ｓ出力端子）の経路が形成されて負荷Ｒ１０−１に電力が供給される。このとき、電圧と電流の位相が異なっているとすると（電圧が正で電流が負）、電源１４（Ｓ出力端子）→負荷Ｒ１０−１→ダイオードＤ１５→スイッチング素子Ｓ１１→リアクトルＬ１９→電源１４（Ｒ出力端子）の経路で電流が流れることになる。
【００１８】
次に、スイッチング素子Ｓ１５をオフさせてスイッチング素子Ｓ１６をオンさせると、電源１４と負荷Ｒ１０−１間の電圧印加経路が断たれるため、負荷Ｒ１０−１の印加電圧は零となり、その結果、負荷Ｒ１０−１側からの電流が、負荷Ｒ１０−１→スイッチング素子Ｓ１４→ダイオードＤ１６→負荷Ｒ１０−１の経路で環流する。このとき、電圧と電流の位相が異なっているとすると（電圧が正で電流が負）、負荷Ｒ１０−１側からの電流が、Ｒ１０−１→スイッチＳ１６→ダイオードＤ１４→負荷Ｒ１０−１の経路で環流することになる。
【００１９】
一方、図３（ａ）に示す交流電圧の負の半サイクル期間においては、スイッチング素子Ｓ１２，Ｓ１３がオンするので、駆動回路１０-１のスイッチング素子Ｓ１６がオンすることによって、電源１４（Ｓ出力端子）→負荷Ｒ１０−１→スイッチング素子Ｓ１６→ダイオードＤ１２→リアクトルＬ１０→電源１４（Ｒ端子）の経路で負荷Ｒ１０−１に電力が供給される。このとき、電圧と電流の位相が異なっているとすると（電圧が負で電流が正）、電源１４（Ｒ端子）→リアクトルＬ１０→スイッチング素子Ｓ１２→ダイオードＤ１６→負荷Ｒ１０−１→電源１４（Ｓ端子）の経路で電流が流れることになる。
【００２０】
次に、スイッチング素子Ｓ１６をオフさせてスイッチング素子Ｓ１５をオンさせると、電源１４と負荷Ｒ１０−１間の電圧印加経路が断たれるため、負荷Ｒ１０−１の印加電圧は零となり、その結果、負荷Ｒ１０−１側からの電流が、負荷Ｒ１０−１→ダイオードＤ１５→スイッチング素子Ｓ１３→負荷Ｒ１０−１の経路で環流する。このとき、電圧と電流の位相が異なっているとすると（電圧が負で電流が負）、負荷Ｒ１０−１側からの電流が、負荷Ｒ１０−１→ダイオードＤ１３→スイッチング素子Ｓ１５→負荷Ｒ１０−１の経路で環流することになる。
【００２１】
交流電圧の一周期中においては、上記のような動作がキャリア周波数で規定される周期で繰り返され、その結果、負荷Ｒ１０−１に交流電圧波形に近似する波形の電圧が印加される。このとき、リアクトルＬ１０とキャパシタＣ１０からなるフィルタ回路は、入出力電流のリプルを抑制するように作用する。
なお、負荷Ｒ１０−１に供給される電力は、図３（ｂ）に示すパルス幅指令の値によって設定される。
【００２２】
他の駆動回路１０−２〜１０−Ｎも駆動回路１０−１の動作形態に準じた形態で同時に作動する。このとき、前記したように、各駆動回路１０−１〜１０−Ｎに対するスイッチング信号が順次Δｔだけずらされているため、リアクトルＬ１０に流れる電流のリプル周波数が高くなる。すなわち、駆動回路１０−１〜１０−Ｎに対するスイッチング信号の位相が一致している場合には、上記リプル周波数がキャリア周波数と一致するが、各駆動回路１０−１〜１０−Ｎに上記の位相差を設定することにより、上記リプル周波数がキャリア周波数をＮ倍した周波数まで上昇することになる。
【００２３】
周知のように、スイッチ素子のスイッチング損失は、スイッチング周波数が低くなるに伴って低下する。一方、リアクトルＬ１０は、上記リプル周波数が低くなるに伴って大容量のもの、つまり、大型のものを使用することが必要になる。
上記実施形態に係る電力調整装置によれば、例えば、負荷の数Ｎが６で、従来適用されていたキャリア周波数が１８ｋＨｚである場合、このキャリア周波数を３ｋＨｚ（１８／６ｋＨｚ）まで低下させても、上記リプル周波数が１８ｋＨｚに維持されることになる。したがって、リアクトルＬ１０を大型化することなく駆動回路１０−１のスイッチング素子Ｓ１５，Ｓ１６のスイッチング損失を低下することが可能である。すなわち、例えば、上記のようにキャリア周波数を１８ｋＨｚから３ｋＨｚに低下させた場合には、スイッチング損失を約１／３程度まで低下させることができる。
図４は、キャリア周波数が１８ｋＨｚのときのスイッチング損失を点線で示し、また、キャリア周波数が３ｋＨｚのときのスイッチング損失を実線で示す。なお、この損失特性は、負荷の数Ｎが６で、それらの容量が１００ｋＷである場合のものである。
【００２４】
以上では、ブリッジ回路１０と駆動回路１０−１〜１０−Ｎの動作を説明したが、ブリッジ回路２０と駆動回路２０−１〜２０−Ｎも上記に準じた動作を行う。
【００２５】
図５は、単相交流電源４に適用した電力調整装置を示す。この電力調整装置は、ブリッジ回路１、このブリッジ回路１と組合される駆動回路１−１，１−２を備えている。
ブリッジ回路１は、ダイオードＤ１〜Ｄ４からなるブリッジ回路と、このダイオードＤ１〜Ｄ４にそれぞれ逆並列接続したスイッチング素子Ｓ１〜Ｓ４とを有し、一方の入力端子（ダイオードＤ１，Ｄ２の共通接続点）がリアクトルＬ１を介して単相交流電源４の一方の出力端子に接続されるともに、他方の入力端子（ダイオードＤ１３，Ｄ１４の共通接続点）が上記電源４の他方の出力端子に接続されている。
【００２６】
駆動回路１−１は、直列接続された一対のスイッチング素子Ｓ５，Ｓ６と、これらのスイッチング素子Ｓ５，Ｓ６にそれぞれ逆並列接続されたダイオードＤ５，Ｄ６を備えている。駆動回路１−２も同様である。そして、駆動回路１−１，１−２は、ブリッジ回路１の正出力端子に接続されたライン２と負出力端子に接続されたライン３との間に並列接続されている。
負荷Ｒ１−１，Ｒ１−２は、それらの一端が駆動回路１−１，１−２の出力端子（スイッチング素子Ｓ５，Ｓ６の共通接続点）にそれぞれ接続され、それらの他端が電源４の他方の出力端子に接続されている。
電源４の各出力端子間には、リアクトルＬ１と共にフィルタを構成するキャパシタＣ１が接続されている。
【００２７】
ブリッジ回路１のスイッチング素子Ｓ１〜Ｓ４は、図３の（ｅ）〜（ｈ）に示すスイッチング信号に対応するスイッチング信号によってオンオフされる。また、駆動回路１−１のスイッチング素子Ｓ５，Ｓ６は、図３の（ｉ），（ｊ）に示すスイッチング信号に対応するスイッチング信号によってオンオフされ、駆動回路１−２のスイッチング素子Ｓ５，Ｓ６は、図３の（ｋ），（ｌ）に示すスイッチング信号に対応するスイッチング信号によってオンオフされる。したがって、この図５に示す電力調整装置においても、図１に示した電力調整装置と同様にスイッチング損失を低減することができるという効果が得られる。なお、図５に示す電力調整装置は２つの駆動回路１−１，１−２を備えているが、もちろん、駆動回路を３以上設けることが可能である。
【００２８】
本発明は上記実施形態に限定されず、種々の変形態様を含むものである。すなわち、図１における駆動回路１０−１，１０−２、・・・と、駆動回路２０−１，２０−２、・・・は、必ずしも個数を一致させる必要はない。ただし、駆動回路１０−１，１０−２、・・・側の負荷（容量）と、駆動回路２０−１，２０−２、・・・側の負荷（容量）はほぼ同じであることが望ましい。また、図２に示すスイッチング信号発生回路１６では、駆動回路１０−１，１０−２、・・・に対するスイッチング信号と、駆動回路２０−１，２０−２、・・・に対するスイッチング信号とを共通のＰＷＭキャリア信号を用いて形成しているが、前者のスイッチング信号と後者のスイッチング信号とを周波数の異なる個別のＰＷＭキャリア信号を用いて形成することも可能である。ただし、この場合、ビート現象を生じないように上記各ＰＷＭキャリア信号の周波数を選定することが望ましい。
なお、駆動回路１０−１，１０−２、・・・の個数と、駆動回路２０−１，２０−２、・・・の個数とを相違させる場合や、上記周波数の異なる個別のＰＷＭキャリア信号を用いる場合には、駆動回路１０−１，１０−２、・・・に対するスイッチング信号相互のずれ時間（図３のΔｔ参照）と駆動回路２０−１，２０−２、・・・に対するスイッチング信号相互のずれ時間とが相違することになる。
更に、図１に示す負荷Ｒ１０−１〜Ｒ１０−Ｎおよび負荷Ｒ２０−１〜Ｒ２０−Ｎは、前記したヒータに限定されない。
【符号の説明】
【００２９】
１，１０  ブリッジ回路
１−１，１−２  駆動回路
１０-１〜１０-Ｎ，２０-１〜２０-Ｎ  駆動回路
Ｄ１〜Ｄ４，Ｄ５，Ｄ６  ダイオード
Ｄ１１〜Ｄ１４，Ｄ１５，Ｄ１６  ダイオード
Ｓ１〜Ｓ４，Ｓ５，Ｓ６  スイッチング素子
Ｓ１１〜Ｓ１４，Ｓ１５，Ｓ１６  スイッチング素子
Ｒ１−１〜Ｒ１−２  負荷
Ｒ１０−１〜Ｒ１０−Ｎ，Ｒ２０−１〜Ｒ２０−Ｎ  負荷
Ｌ１，Ｌ１０，Ｌ２０  リアクトル
Ｃ１，Ｃ１０，Ｃ２０  キャパシタ
４，１４  交流電源
１５  位相検出回路
１６  スイッチング信号発生回路
【図１】
0005494304.tif 000002
【図２】
0005494304.tif 000003
【図３】
0005494304.tif 000004
【図４】
0005494304.tif 000005
【図５】
0005494304.tif 000006