(57)【特許請求の範囲】
【請求項１】
支持部、前記支持部に揺動自在に支持されたカンチレバー部、および前記カンチレバー部における前記支持部側とは反対の先端部に設けられた錘部を有するデバイス基板と、前記カンチレバー部に設けられた前記カンチレバー部の振動に応じて交流電圧を発生する発電部とを備え、前記発電部は、圧電体の厚み方向の両面に形成され互いに対向する２つ１組の電極と前記圧電体において前記２つ１組の電極に挟まれた部分である機能部とで構成される複数個の発電エレメントを有し、前記複数個の発電エレメントは、前記厚み方向に沿った分極の向きが互いに逆向きである第１の発電エレメントと第２の発電エレメントとからなり、前記発電部では、前記複数個の発電エレメントの全てが直列接続されるように、対をなす前記第１の発電エレメントと前記第２の発電エレメントとが、前記厚み方向の一方のみで同じ面側に形成された前記電極同士を接続する配線部により直列接続されていることを特徴とする発電デバイス。
【請求項２】
前記２つ１組の電極のうち前記圧電体を下地とする前記電極が、シート電極からなることを特徴とする請求項１記載の発電デバイス。
【請求項３】
前記デバイス基板は、前記カンチレバー部における前記各発電エレメントそれぞれの形成部位に前記機能部の一部が埋設される埋込穴が形成されてなり、前記圧電体は、自己平坦化膜からなることを特徴とする請求項１記載の発電デバイス。
【請求項４】
請求項１ないし請求項３のいずれか１項に記載の発電デバイスと、前記発電デバイスが実装された回路基板とを備え、前記回路基板に、前記発電デバイスの出力電圧を倍電圧整流する両波倍電圧整流回路が設けられてなることを特徴とする発電モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発電デバイスおよびそれを用いた発電モジュールに関するものである。
【背景技術】
【０００２】
圧電体を利用して振動エネルギを電気エネルギに変換する発電デバイス（圧電型振動発電デバイス）は、エネルギーハーベスティング（Energy Harvesting）などの分野で注目され、各所で研究開発されている（例えば、非特許文献１，２）。ここで、非特許文献１には、圧電体の材料として、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）が記載され、非特許文献２には、圧電体の材料として、ＰＺＴおよび窒化アルミニウム（ＡｌＮ）が記載されている。
【０００３】
ところで、発電デバイスは、圧電体の形態（薄膜型、バルク型）により分類することができる。ここで、非特許文献１には、マイクロマシニング技術を利用して製造された薄膜型の発電デバイスについて記載されている。また、非特許文献２には、バルク型の発電デバイスについて記載されている。
【０００４】
非特許文献１に開示された発電デバイスは、図２３に示すように、シリコン基板３００を用いて形成されたデバイス基板３０１を備えている。このデバイス基板３０１は、矩形枠状の支持部３１１と、支持部３１１の内側に配置され支持部３１１に揺動自在に支持されたカンチレバー部（ビーム）３１２と、カンチレバー部３１２の先端部に設けられた錘部３１３とを備えている。また、発電デバイスは、デバイス基板３０１におけるカンチレバー部３１２に設けられカンチレバー部３１２の振動に応じて交流電圧を発生する発電部３２０を備えている。
【０００５】
発電部３２０は、下部電極３２２と、下部電極３２２におけるカンチレバー部３１２側とは反対側に形成された圧電膜３２１と、圧電膜３２１における下部電極３２２側とは反対側に形成された上部電極３２３とで構成されている。ここにおいて、発電部３２０は、下部電極３２２がＰｔ膜により構成され、圧電膜３２１がＡｌＮ薄膜もしくはＰＺＴ薄膜により構成され、上部電極３２３がＡｌ膜により構成されている。
【０００６】
また、発電デバイスは、第１のガラス基板４００を用いて形成されデバイス基板３０１の一表面側（図２３の上面側）において支持部３１１が固着された第１のカバー基板４０１と、第２のガラス基板５００を用いて形成されデバイス基板３０１の他表面側（図２３の下面側）において支持部３１１が固着された第２のカバー基板５０１とを備えている。
【０００７】
なお、各カバー基板４０１，５０１と、デバイス基板３０１のカンチレバー部３１２と錘部３１３とからなる可動部との間には、当該可動部の変位空間４２６，５２６が形成されている。
【０００８】
また、非特許文献２に記載された発電デバイスは、支持部と、支持部に揺動自在に支持されたカンチレバー部と、カンチレバー部における支持部側とは反対の先端部に設けられた錘部とを備えており、カンチレバー部が、２層の圧電体を張り合わせたバイモルフ圧電素子により構成されている。
【０００９】
また、非特許文献２には、発電デバイスを用いたシステムの等価回路モデルとして図２４が記載されている。
【００１０】
ここで、この等価回路モデルにおいて、発電デバイスの等価回路は、錘部の質量または慣性に相当する等価インダクタンスＬmと、機械的なダンピングに相当する等価抵抗Ｒbと、機械的なスティフネスに相当する等価コンデンサＣkと、外部振動を与えた場合に発生する等価応力σinと、トランスの等価巻数比ｎと、発電部により構成されるコンデンサＣbとを用いて表されている。また、この等価回路モデルには、４個のダイオードＤ1，Ｄ2，Ｄ3，Ｄ4がブリッジ接続されてなり発電デバイスの出力電圧ｖを全波整流する全波整流回路と、全波整流回路の出力端間に接続された蓄電用のコンデンサＣstとが記載されている。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】R. van Schaijk,et al,「Piezoelectric AlN energy harvesters for wireless autonomous transducer solutions」，IEEE SENSORS 2008 Conference,2008，p.45-48
【非特許文献２】S Roundy and P K Wright,「A piezoelectric vibration based generator for wireless electronics」，Smart Materials and Structures 13,2004,p1131-1142
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、非特許文献１に記載された発電デバイスのような薄膜型の発電デバイスでは、非特許文献２に記載されたバルク型の発電デバイスに比べて、小型化を図ることができる一方で出力電圧が低下するので、出力電圧の高出力化が望まれる。また、非特許文献１に記載された発電デバイスを用いて直流電圧を出力する発電モジュールを構築する場合、非特許文献２のように全波整流回路を発電デバイスの出力端間に接続した構成とすることも考えられるが、この場合も、出力電圧の高出力化が望まれる。
【００１３】
本発明は上記事由に鑑みて為されたものであり、その目的は、小型化を図りながらも高出力化を図ることが可能な発電デバイスおよびそれを用いた発電モジュールを提供することにある。
【課題を解決するための手段】
【００１４】
本発明の発電デバイスは、支持部、前記支持部に揺動自在に支持されたカンチレバー部、および前記カンチレバー部における前記支持部側とは反対の先端部に設けられた錘部を有する基板と、前記カンチレバー部に設けられた前記カンチレバー部の振動に応じて交流電圧を発生する発電部とを備え、前記発電部は、圧電体の厚み方向の両面に形成され互いに対向する２つ１組の電極と前記圧電体において前記２つ１組の電極に挟まれた部分である機能部とで構成される複数個の発電エレメントを有し、前記複数個の発電エレメントは、前記厚み方向に沿った分極の向きが互いに逆向きである第１の発電エレメントと第２の発電エレメントとからなり、前記発電部では、前記複数個の発電エレメントの全てが直列接続されるように、対をなす前記第１の発電エレメントと前記第２の発電エレメントとが、前記厚み方向の一方のみで同じ面側に形成された前記電極同士を接続する配線部により直列接続されていることを特徴とする。
【００１５】
この発電デバイスにおいて、前記２つ１組の電極のうち前記圧電体を下地とする前記電極が、シート電極からなることが好ましい。
【００１６】
この発電デバイスにおいて、前記基板は、前記カンチレバー部における前記各発電エレメントそれぞれの形成部位に前記機能部の一部が埋設される埋込穴が形成されてなり、前記圧電体は、自己平坦化膜からなることが好ましい。
【００１７】
本発明の発電モジュールは、前記発電デバイスと、前記発電デバイスが実装された回路基板とを備え、前記回路基板に、前記発電デバイスの出力電圧を倍電圧整流する両波倍電圧整流回路が設けられてなることを特徴とする。
【発明の効果】
【００１８】
本発明の発電デバイスにおいては、小型化を図りながらも高出力化を図ることが可能となる。
【００１９】
本発明の発電モジュールにおいては、小型化を図りながらも高出力化を図ることが可能となる。
【図面の簡単な説明】
【００２０】
【図１】実施形態１の発電デバイスを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図、（ｃ）は（ａ）のＢ−Ｂ’概略断面図である。
【図２】実施形態１の発電デバイスの製造方法の説明図である。
【図３】実施形態１の発電デバイスの製造方法の説明図である。
【図４】実施形態１の発電デバイスの製造方法の説明図である。
【図５】参考形態１の発電デバイスを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図６】参考形態１の発電デバイスの出力電圧の波形図である。
【図７】参考形態１の発電デバイスの等価回路モデル図である。
【図８】参考形態１の発電デバイスにおける開放電圧の電圧波形のシミュレーション結果の一例を示す図である。
【図９】実施形態１の発電デバイスの等価回路モデル図である。
【図１０】実施形態１の発電デバイスにおける開放電圧の電圧波形のシミュレーション結果の一例を示す図である。
【図１１】実施形態１の発電モジュールの概略平面図である。
【図１２】実施形態１の発電モジュールの等価回路モデル図である。
【図１３】実施形態１の発電モジュールの充電特性のシミュレーション結果の一例を示す図である。
【図１４】参考形態１の発電モジュールの回路図である。
【図１５】参考形態１の発電モジュールの等価回路モデル図である。
【図１６】参考形態１の発電モジュールの充電特性のシミュレーション結果の一例を示す図である。
【図１７】参考形態２の発電モジュールの等価回路モデル図である。
【図１８】参考形態２の発電モジュールの充電特性のシミュレーション結果の一例を示す図である。
【図１９】実施形態２の発電デバイスの概略分解斜視図である。
【図２０】実施形態２の発電デバイスにおける第１のカバー基板の要部断面図である。
【図２１】実施形態３の発電デバイスの概略平面図である。
【図２２】実施形態３の発電デバイスを示し、図２１のＡ−Ａ’概略断面図である。
【図２３】従来例の発電デバイスの概略断面図である。
【図２４】他の従来例の発電デバイスの等価回路モデル図である。
【発明を実施するための形態】
【００２１】
（実施形態１）
以下、本実施形態の発電デバイスについて図１に基づいて説明する。
【００２２】
発電デバイス１は、支持部１１、支持部１１に揺動自在に支持されたカンチレバー部１２、およびカンチレバー部１２における支持部１１側とは反対の先端部に設けられた錘部１３を有するデバイス基板１０と、カンチレバー部１２に設けられカンチレバー部１２の振動に応じて交流電圧を発生する発電部２０とを備えている。
【００２３】
デバイス基板１０は、基板１０ａを用いて形成されている。基板１０ａとしては、一表面が（１００）面である単結晶のシリコン基板を用いているが、これに限らず、多結晶のシリコン基板でもよい。デバイス基板１０において、基板１０ａと発電部２０とは、基板１０ａの上記一表面側に形成されたシリコン酸化膜からなる第１の絶縁膜１０ｂによって、電気的に絶縁されている。また、デバイス基板１０は、基板１０ａの他表面側に、シリコン酸化膜からなる第２の絶縁膜１０ｃが形成されている。ただし、第２の絶縁膜１０ｃは、必ずしも設ける必要はない。基板１０ａとしては、シリコン基板に限らず、例えば、ＳＯＩ（Silicon on Insulator）基板、酸化マグネシウム（ＭｇＯ）基板、金属基板、ガラス基板、ポリマー基板などを用いてもよい。基板１０ａとして、ＭｇＯ基板やガラス基板やポリマー基板などの絶縁性基板を用いる場合、第１の絶縁膜１０ｂも設ける必要はない。
【００２４】
デバイス基板１０は、支持部１１が、枠状（ここでは、矩形枠状）に形成され、カンチレバー部１２および錘部１３が、支持部１１の内側に配置されている。ここにおいて、デバイス基板１０は、カンチレバー部１２と錘部１３とで構成される可動部を囲む平面視Ｕ字状のスリット１０ｄが設けられることによって、カンチレバー部１２における支持部１１との連結部位以外の部分が、支持部１１と空間的に分離されている。なお、支持部１１は、カンチレバー部１２を揺動自在に支持できる形状であればよく、必ずしも枠状である必要はない。
【００２５】
発電部２０は、デバイス基板１０の上記一表面側に形成されている。発電部２０は、圧電体２１の厚み方向（図１（ｂ），（ｃ）における上下方向）の両面に形成され互いに対向する２つ１組の電極２２，２３と圧電体２１において２つ１組の電極２２，２３に挟まれた部分である機能部２１ａとで構成される複数個（本実施形態では、２個）の発電エレメント２００を有している。複数個の発電エレメント２００は、圧電体２１の厚み方向に沿った分極の向きが互いに逆向きである第１の発電エレメント２０１と第２の発電エレメント２０２とからなる。図１（ｃ）においては、左側の発電エレメント２０１の分極の向きが、上向き、右側の発電エレメント２０２の分極の向きが、下向きである。したがって、第１の発電エレメント２０１により構成されるコンデンサの極性は、図１（ｃ）における上側の電極２３がプラス、下側の電極２２がマイナスとなる。これに対して、第２の発電エレメント２０２により構成されるコンデンサの極性は、図１（ｃ）における下側の電極２２がプラス、上側の電極２３がマイナスとなる。
【００２６】
発電部２０では、対をなす第１の発電エレメント２０１と第２の発電エレメント２０２とが圧電体２１の厚み方向の同じ面側に形成された電極２２，２２同士を接続する配線部２４により接続され、複数個の発電エレメント２００の全てが直列接続されている。
【００２７】
発電部２０では、各発電エレメント２００が、電極２２（以下、下部電極２２とも称する）と機能部２１ａと電極２３（以下、上部電極２３とも称する）とを有する圧電変換部により構成されているから、カンチレバー部１２の振動によって発電部２０の圧電体２１が応力を受け上部電極２３と下部電極２２とに電荷の偏りが発生し、各発電エレメント２００において交流電圧が発生する。要するに、本実施形態の発電デバイス１は、発電部２０が圧電材料の圧電効果を利用して発電する圧電型振動発電デバイスである。ここで、発電部２０の発生電圧は、各発電エレメント２００それぞれで発生する交流電圧を合わせた電圧となる。
【００２８】
発電部２０は、第１の発電エレメント２０１の下部電極２２と配線部２４と第２の発電エレメント２０２の下部電極２２とが連続した形状であり、第１の発電エレメント２０１の下部電極２２と配線部２４と第２の発電エレメント２０２の下部電極２２とで構成される第１金属層２２ａの平面形状が矩形状となっている。これに対して、第１の発電エレメント２０１の上部電極２３と第２の発電エレメント２０２の上部電極２３とは、第１金属層２２ａの平面形状をカンチレバー部１２の延長方向に沿った中心線で２等分した矩形状よりも平面サイズがやや小さな矩形状に形成され、カンチレバー部１２の幅方向（図１（ｃ）の左右方向）において互いに離間して形成されている。また、圧電体２１の平面形状は、第１金属層２２ａよりも平面サイズがやや小さく、且つ、２つの上部電極２３，２３と後述の絶縁層２５のうち両上部電極２３，２３間に介在する部位とを合わせた矩形よりもやや大きな、矩形状に形成されている。
【００２９】
圧電体２１の圧電材料としては、ＰＺＴを採用しているが、これに限らず、例えば、ＰＺＴ−ＰＭＮ（Ｐｂ（Ｍｎ，Ｎｂ）Ｏ3）やその他の不純物を添加したＰＺＴでもよい。また、圧電材料は、ＡｌＮ、ＺｎＯ、ＫＮＮ（Ｋ0.5Ｎａ0.5ＮｂＯ3）や、ＫＮ（ＫＮｂＯ3）、ＮＮ（ＮａＮｂＯ3）、ＫＮＮに不純物（例えば、Ｌｉ，Ｎｂ，Ｔａ，Ｓｂ，Ｃｕなど）を添加したものなどでもよい。
【００３０】
下部電極２２の材料としては、Ｐｔを採用しているが、これに限らず、例えば、Ａｕ、Ａｌ、Ｉｒなどでもよい。また、上部電極２３の材料としては、Ａｕを採用しているが、これに限らず、例えば、Ｍｏ、Ａｌ、Ｐｔ、Ｉｒなどでもよい。
【００３１】
本実施形態の発電デバイス１では、下部電極２２の厚みを５００ｎｍ、圧電体２１の厚みを６００ｎｍ、上部電極２３の厚みを１００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ただし、製造時において、圧電体２１にはピンホールが形成されてしまう場合がある。このため、２つ１組の電極２２，２３のうち圧電体２１を下地として形成される上部電極２３の厚さは、圧電体２１の厚さよりも小さく設定されていることが好ましい。これにより、製造時に、上部電極２３を圧電体２１上にスパッタ法などにより形成する際に、圧電体２１にピンホールが存在していて、上部電極２３の電極材料がピンホールに入り込んだ場合でも、圧電体２１上の上部電極２３と圧電体２１の下地の下部電極２２との短絡が発生するのを抑制することが可能となり、製造時の歩留まりの向上による低コスト化を図れるとともに、信頼性が向上する。
【００３２】
また、上部電極２３は、スパッタ法、ＣＶＤ法、蒸着法などの薄膜形成技術により成膜してからフォトリソグラフィ技術およびエッチング技術を利用してパターニングすることで形成されたものに限らない。例えば、圧電体２１を下地とする上部電極２３として、シート電極（電極シートとも呼ばれている）を用いれば、圧電体２１上に上部電極２３を成膜する際にピンホール内に電極材料が入り込むという問題がなくなり、圧電体２１上の上部電極２３と圧電体２１の下地の下部電極２２との短絡が発生するのを、より確実に抑制することが可能となる。
【００３３】
圧電体２１上にシート電極からなる上部電極２３を設ける方法としては、例えば、シート電極からなる上部電極２３を圧電体２１上に真空ラミネート法などを採用すればよい。なお、シート電極としては、例えば、アルミニウム箔などの金属箔を用いてもよいし、ラミネート用シートに電極材料をスパッタ法などにより被着したものを用いてもよい。
【００３４】
発電デバイス１は、デバイス基板１０と下部電極２２との間に緩衝層を設けた構造でもよい。緩衝層の材料は、圧電体２１の圧電材料に応じて適宜選択すればよく、圧電体２１の圧電材料がＰＺＴの場合には、例えば、ＳｒＲｕＯ3、（Ｐｂ，Ｌａ）ＴｉＯ3、ＰｂＴｉＯ3、ＭｇＯ、ＬａＮｉＯ3などを採用することが好ましい。また、緩衝層は、例えば、Ｐｔ膜とＳｒＲｕＯ3膜との積層膜により構成してもよい。なお、緩衝層を設けることにより、圧電体２１の結晶性を向上させることが可能となる。
【００３５】
デバイス基板１０の上記一表面側には、全ての発電エレメント２００の直列回路における一端の電極２３（図１（ａ）の上側の電極２３）に第１の金属配線２６ａを介して電気的に接続された第１のパッド２７ａと、当該直列回路における他端の電極２３（図１（ａ）の下側の電極２３）に第２の金属配線２６ｂを介して電気的に接続された第２のパッド２７ｂとが、形成されている。ここで、各パッド２７ａ，２７ｂは、デバイス基板１０において、支持部１１に対応する部位に形成されている。本実施形態の発電デバイス１は、第１のパッド２７ａおよび第２のパッド２７ｂそれぞれが出力端子Ｔ１，Ｔ１を構成している。
【００３６】
各金属配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂの材料としては、Ａｕを採用しているが、これに限らず、例えば、Ｍｏ、Ａｌ、Ｐｔ、Ｉｒなどでもよい。なお、本実施形態では、各金属配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂの材料と、上部電極２３の材料とを同じとしてあり、各金属配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂと、各上部電極２３とを同時に形成してある。したがって、金属配線２６ａ，２６ｂとパッド２７ａ，２７ｂと上部電極２３とで材料が異なる場合に比べて、製造プロセスの簡略化による低コスト化が可能となる。
【００３７】
また、デバイス基板１０の上記一表面側には、各上部電極２３，２３それぞれにおける圧電体２１との接触部位の面積を規定する開口部２５ａ，２５ａを有する上述の絶縁層２５が形成されている。この絶縁層２５は、デバイス基板１０の上記一表面上（第１の絶縁膜１０ｂ上）まで延設されており、圧電体２１の側面および第１金属層２２ａの側面を全周に亘って覆っている。したがって、第１の金属配線２６ａおよび第２の金属配線２６ｂが第１金属層２２ａと短絡するのを防止することが可能となる。なお、絶縁層２５は、シリコン酸化膜により構成してあるが、シリコン酸化膜に限らず、例えば、シリコン窒化膜により構成してもよい。
【００３８】
以下、本実施形態の発電デバイス１の製造方法について図２〜図４に基づいて説明する。なお、図２〜図４それぞれにおいて、上段は概略平面図、下段は概略断面図である。
【００３９】
まず、シリコン基板からなる基板１０ａの上記一表面側および上記他表面側それぞれにシリコン酸化膜からなる絶縁膜１０ｂ，１０ｃを形成する絶縁膜形成工程を行うことによって、図２（ａ）に示す構造を得る。絶縁膜形成工程において絶縁膜１０ｂ，１０ｃを形成する方法としては、例えば、熱酸化法を採用すればよいが、これに限らず、ＣＶＤ法などを採用してもよい。
【００４０】
上述の絶縁膜形成工程の後、基板１０ａの上記一表面側の全面に各下部電極２２，２２と配線部２４とからなる第１金属層２２ａの基礎となる金属膜２２ｂを形成する金属膜形成工程を行う。続いて、基板１０ａの上記一表面側の全面に圧電体２１の基礎となる圧電膜（例えば、ＰＺＴ薄膜など）２１ｂを形成する圧電膜形成工程を行うことによって、図２（ｂ）に示す構造を得る。金属膜形成工程において金属膜２２ｂを形成する方法としては、スパッタ法を採用しているが、これに限らず、例えば、ＣＶＤ法や蒸着法などを採用してもよい。また、圧電膜形成工程において圧電膜２１ｂを形成する方法としては、スパッタ法を採用しているが、これに限らず、例えば、ＣＶＤ法やゾルゲル法などを採用してもよい。
【００４１】
上述の圧電膜形成工程の後、圧電膜２１ｂをパターニングすることで圧電膜２１ｂの一部からなる圧電体２１を形成する圧電膜パターニング工程を行うことによって、図２（ｃ）に示す構造を得る。圧電膜形成工程では、フォトリソグラフィ技術およびエッチング技術を利用して圧電膜２１ｂをパターニングする。
【００４２】
上述の圧電膜形成工程の後、上述の金属膜２２ｂをパターニングすることでそれぞれ金属膜２２ｂの一部からなる第１金属層２２ａ（各下部電極２２および配線部２４）を形成する金属膜パターニング工程を行うことによって、図３（ａ）に示す構造を得る。金属膜パターニング工程では、フォトリソグラフィ技術およびエッチング技術を利用して金属膜２２ｂをパターニングする。
【００４３】
上述の金属膜パターニング工程の後、基板１０ａの上記一表面側に絶縁層２５を形成する絶縁層形成工程を行うことによって、図３（ｂ）に示す構造を得る。絶縁層形成工程では、基板１０ａの上記一表面側の全面に絶縁層２５をＣＶＤ法などにより成膜してから、フォトリソグラフィ技術およびエッチング技術を利用してパターニングする際に開口部２５ａ，２５ａを形成する。絶縁層形成工程では、開口部２５ａ，２５ａを有する絶縁層２５を、リフトオフ法を利用して形成するようにしてもよい。
【００４４】
上述の絶縁層形成工程の後、各上部電極２３，２３を形成する上部電極形成工程と同時に各金属配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂを形成する配線形成工程を行うことによって、図３（ｃ）に示す構造を得る。上部電極形成工程では、各上部電極２３，２３を、例えば、スパッタ法やＣＶＤ法などの薄膜形成技術と、フォトリソグラフィ技術と、エッチング技術とを利用して形成する。また、配線形成工程では、各金属配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂを、例えば、スパッタ法やＣＶＤ法などの薄膜形成技術と、フォトリソグラフィ技術と、エッチング技術とを利用して形成する。
【００４５】
上述の配線形成工程の後、両パッド２７ａ，２７ｂ間に通電することで圧電体２１において電極２２，２３に挟まれている部分を分極処理（ポーリング処理）する分極処理工程を行う。この分極処理工程を行うことによって、第１の発電エレメント２０１および第２の発電エレメント２０２それぞれの機能部２１ａが形成される。
【００４６】
上述の分極処理工程の後、基板１０ａの上記一表面側からカンチレバー部１２、錘部１３および支持部１１以外の部位（上述のスリット１０ｄの形成予定領域）をカンチレバー部１２の厚みに対応する分だけエッチングすることで溝１０ｅを形成する溝形成工程を行うことによって、図４（ａ）に示す構造を得る。溝形成工程では、フォトリソグラフィ技術およびエッチング技術などを利用して溝１０ｅを形成する。
【００４７】
上述の溝形成工程の後、基板１０ａの上記他表面側から錘部１３および支持部１１以外の部位（上述のスリット１０ｄの形成予定領域）をエッチングすることで錘部１３および支持部１１と併せてカンチレバー部１２を形成するカンチレバー部形成工程を行うことによって、図４（ｂ）に示す構造の発電デバイス１を得る。カンチレバー部形成工程では、フォトリソグラフィ技術およびエッチング技術などを利用して、錘部１３および支持部１１と併せてカンチレバー部１２を形成する。なお、このカンチレバー形成工程において、スリット１０ｄが形成される。
【００４８】
デバイス基板１０と発電部２０とを備えた発電デバイス１の製造にあたっては、カンチレバー部形成工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うことで個々の発電デバイス１に分割するようにしている。
【００４９】
ところで、本願発明者らは、本実施形態の発電デバイス１の製作の前に、図５に示す参考形態１の発電デバイス１’を試作した。なお、参考形態の発電デバイス１’において、本実施形態の発電デバイス１と同様の構成要素には同一の符号を付してある。
【００５０】
参考形態１の発電デバイス１’は、実施形態１と略同じ基本構成を有しており、発電部２０が１つの発電エレメント２００のみにより構成され、第２のパッド２７ｂが下部電極２２に接続されている点が相違している。
【００５１】
しかしながら、参考形態１の発電デバイス１’では、当該発電デバイス１’の共振周波数を７５０Ｈｚに設定した場合、開放電圧として、図６に示すように、最大値が０．０７Ｖ程度の交流電圧しか得られなかった。なお、発電デバイス１’の開放電圧は、圧電体２１の振動に合わせて正弦波状の交流電圧となる。
【００５２】
また、本願発明者らは、鋭意研究の結果、参考形態１の発電デバイス１’について、両パッド２７ａ，２７ｂが開放された状態を図７のような等価回路モデルで表すことにより、等価回路モデルの出力特性（開放電圧）が実験結果の出力特性（開放電圧）と整合するという知見を得た。図７の等価回路モデルでは、発電デバイス１’を、交流電流源ｉ0と、発電部２０の容量成分により構成されるコンデンサＣ0と、発電部２０の抵抗成分により構成される抵抗Ｒ0との並列回路で表してある。ここで、交流電流源ｉ0の周波数は、外部振動の周波数が発電デバイス１の共振周波数と一致するときには、発電デバイス１の共振周波数と同じになる。なお、外部振動としては、例えば、稼動中のＦＡ機器で発生する振動、車両の走行によって発生する振動、人の歩行によって発生する振動など、種々の環境振動があるが、本実施形態では、外部振動を発生する外部振動源として、例えば、周波数が４７５Ｈｚ程度の振動を発生するＦＡ機器を想定している。
【００５３】
参考形態１の発電デバイス１’において、共振周波数を４７５Ｈｚとした参考例１について、開放電圧Ｖocの電圧波形のシミュレーション結果を図８に示す。この開放電圧Ｖocの電圧波形の最大値は１．１５Ｖであった。
【００５４】
ところで、本実施形態の発電デバイス１の等価回路モデルは、図９のようになる。図９の等価回路モデルでは、第１の発電エレメント２０１を、交流電流源ｉ1と、第１の発電エレメント２０１の容量成分により構成されるコンデンサＣ1と、第１の発電エレメント２０１の抵抗成分により構成される抵抗Ｒ1との並列回路で表してある。また、この等価回路モデルでは、第２の発電エレメント２０２を、交流電流源ｉ2と、第２の発電エレメント２０２の容量成分により構成されるコンデンサＣ3と、第２の発電エレメント２０２の抵抗成分により構成される抵抗Ｒ3との並列回路で表してある。ここで、交流電流源ｉ1，ｉ2の周波数は、外部振動の周波数が発電デバイス１の共振周波数と一致するときには、発電デバイス１の共振周波数と同じになる。また、本実施形態の発電デバイス１では、発電部２０において、コンデンサＣ1とコンデンサＣ3とが直列接続されている。
【００５５】
本実施形態の発電デバイス１において、発電部２０以外の構造パラメータを、図８のシミュレーション結果が得られた参考形態１と同じにし、且つ、圧電体２１の厚みを同じにして、コンデンサＣ1，Ｃ3の容量をコンデンサＣ０の２分の１とした場合の開放電圧Ｖocのシミュレーション結果を図１０に示す。この開放電圧Ｖocの電圧波形の最大値は２．３Ｖであった。要するに、シミュレーション結果において、本実施形態の発電デバイス１の開放電圧Ｖocは、参考形態１の発電デバイス１’の開放電圧Ｖocの２倍であった。この場合、発電部２０の容量は、直列接続されているコンデンサＣ1，Ｃ3の合成容量となるので、コンデンサＣ０の容量の４分の１となる。
【００５６】
以上説明した本実施形態の発電デバイス１は、発電部２０が、圧電体２１の厚み方向の両面に形成され互いに対向する２つ１組の電極２２，２３と圧電体２１において２つ１組の電極２２，２３に挟まれた部分である機能部２１ａとで構成される複数個の発電エレメント２００を有している。また、本実施形態の発電デバイス１は、複数個の発電エレメント２００が、圧電体２１の厚み方向に沿った分極の向きが互いに逆向きである第１の発電エレメント２０１と第２の発電エレメント２０２とからなる。そして、本実施形態の発電デバイス１は、発電部２０において、対をなす第１の発電エレメント２０１と第２の発電エレメント２０２とが、圧電体２１の厚み方向の同じ面側に形成された電極２２，２２同士を接続する配線部２４により接続され、複数個の発電エレメント２００の全てが直列接続されている。しかして、本実施形態の発電デバイス１では、参考形態の発電デバイス１’や図２３に示した従来例の発電デバイスに比べて、チップサイズを変更することなく発電部２０の開放電圧Ｖocを増加させることが可能となるから、小型化を図りながらも高出力化を図ることが可能となる。
【００５７】
また、本実施形態の発電デバイス１は、上述のように、上部電極２３と圧電体２１との接するエリアを規定し且つ上部電極２３と下部電極２２との短絡を防止する絶縁層２５がデバイス基板１０の上記一表面側において支持部１１上まで延設されている。しかも、発電デバイス１は、平面視において、第１金属層２２ａの外周線の内側に圧電体２１が位置し、圧電体２１の外周線の内側に上部電極２３，２３が位置しているので、下部電極２２と圧電体２１と上部電極２３とが同じ平面サイズである場合に比べて、各金属配線２６ａ，２６ｂの下地となる部分の段差を低減できる。しかして、本実施形態の発電デバイス１では、各金属配線２６ａ，２６ｂの断線の発生を抑制することが可能となり、製造歩留まりの向上および信頼性の向上を図れる。また、本実施形態の発電デバイス１では、上述の製造方法でも説明したように、基板１０ａの上記一表面側の全面に第１金属層２２ａを形成した後で、基板１０ａの上記一表面側の全面に圧電体２１の基礎となる圧電膜２１ｂを形成してから、当該圧電膜２１ｂをパターニングすることで当該圧電膜２１ｂの一部からなる圧電体２１を形成する製造プロセスを採用することができる。したがって、本実施形態の発電デバイス１では、基板１０ａの上記一表面側に所定形状の各下部電極２２および配線部２４を形成してから、圧電膜２１ｂを形成し当該圧電膜２１ｂをパターニングすることで圧電体２１を形成する製造プロセスを採用する場合に比べて、圧電体２１の結晶性を向上でき、発電効率の向上を図れる。
【００５８】
次に、上述の発電デバイス１を用いた発電モジュール２について、図１１および図１２に基づいて説明する。
【００５９】
発電モジュール２は、発電デバイス１と、発電デバイス１が実装された回路基板３とを備えている。この回路基板３には、発電デバイス１の出力電圧を倍電圧整流する両波倍電圧整流回路４（図１２参照）が設けられている。回路基板３としては、プリント基板を用いている。また、回路基板３には、発電デバイス１のカンチレバー部１２と錘部１３とからなる可動部の変位空間を確保するための開口部（図示せず）が当該回路基板３の厚み方向に貫設されている。なお、回路基板３は、上記開口部の代わりに、上記変位空間を確保するための凹部を形成してもよい。
【００６０】
両波倍電圧整流回路４は、２個のダイオードＤ1，Ｄ3の直列回路と２個のコンデンサＣ2，Ｃ4の直列回路とが並列接続されている。要するに、両波倍電圧整流回路は、２個ダイオードＤ1，Ｄ3と２個のコンデンサＣ2，Ｃ4とがブリッジ接続されている。ここで、発電モジュール２は、発電デバイス１の第１のパッド２７ａが、２個のダイオードＤ1，Ｄ3の直列回路における両ダイオードＤ1，Ｄ3の接続点に接続され、発電デバイス１の第２のパッド２７ｂが、２個のコンデンサの直列回路Ｃ2，Ｃ4における両コンデンサＣ2，Ｃ4の接続点に接続されている。各ダイオードＤ1，Ｄ3としては、それぞれ表面実装型のダイオードを用いている。また、各コンデンサＣ2，Ｃ4としては、それぞれ表面実装型のコンデンサを用いている。したがって、発電モジュール２は、各ダイオードＤ1，Ｄ3および各コンデンサＣ2，Ｃ4として、回路基板３のスルーホールへリードを挿入して実装するリード付きのものを用いる場合に比べて、薄型化を図ることが可能となる。
【００６１】
また、発電モジュール２は、２個のコンデンサＣ2，Ｃ4の直列回路の高電位端に接続された出力端子Ｔ２と低電位端に接続された出力端子Ｔ２との間（つまり、２個のコンデンサＣ2，Ｃ4の直列回路の両端間）に、負荷（図示せず）を接続すれば、負荷の電源として機能することとなる。負荷としては、例えば、ＬＥＤ（Light Emitting Diode）、センサなどを用いることが可能である。なお、ＬＥＤの動作電圧は、発光層の結晶材料のバンドギャップエネルギー程度となるので、このバンドギャップエネルギーが２ｅＶの赤色ＬＥＤでは、２Ｖ程度である。
【００６２】
ダイオードＤ1とダイオードＤ3とは、仕様の同じものを用いており、同じ特性を有している。なお、各ダイオードＤ１，Ｄ3としては、シリコンダイオードを用いており、順方向電圧降下が０．６〜０．７Ｖ程度となる。
【００６３】
また、コンデンサＣ2とコンデンサＣ4とは、仕様の同じものを用いており、同じ特性を有している。なお、各コンデンサＣ2，Ｃ4の容量は、１０μＦに設定してあるが、この数値は一例であり、特に限定するものではない。
【００６４】
以下、発電モジュール２の動作について簡単に説明する。
【００６５】
発電モジュール２は、発電デバイス１の出力電圧に関して第１のパッド２７ａが第２のパッド２７ｂに比べて高電位となる正の半サイクルにおいて、第１のパッド２７ａ→ダイオードＤ1→コンデンサＣ2→第２のパッド２７ｂ、の経路で電流が流れてコンデンサＣ2が充電される。また、発電モジュール２は、発電デバイス１の出力電圧に関して第１のパッド２７ａが第２のパッド２７ｂに比べて低電位となる負の半サイクルにおいて、第２のパッド２７ｂ→コンデンサＣ4→ダイオードＤ3→第１のパッド２７ａ、の経路で電流が流れてコンデンサＣ4が充電される。要するに、発電モジュール２の両波倍電圧整流回路４では、発電デバイス１の出力電圧の電圧波形の半サイクルごとに各コンデンサＣ２，Ｃ４がそれぞれ充電される。したがって、発電モジュール２の出力電圧は、発電デバイス１の出力電圧のピーク値の略２倍になる。発電モジュール２において、各コンデンサＣ2，Ｃ4に充電されている電圧が０の状態で、共振周波数に等しい周波数の外部振動を発電デバイス１に与えたときの充電特性をシミュレーションした結果、両コンデンサＣ2，Ｃ4の直列回路に充電される充電電圧Ｖstoは、図１３のように変化した。
【００６６】
ところで、本願発明者らは、本実施形態の発電モジュール２の製作の前に、図１４に示す参考形態１の発電モジュール２’を試作した。
【００６７】
参考形態１の発電モジュール２’は、上述の参考形態の発電デバイス１’と、発電デバイス１’の第１のパッド２７ａと第２のパッド２７ｂとの間に接続された全波整流回路５と、全波整流回路５の出力端間に接続された蓄電用のコンデンサＣstとを備えている。したがって、発電モジュール２’は、図１５に示すような等価回路モデルで表すことができる。全波整流回路５は、４個のダイオードＤ1，Ｄ2，Ｄ3，Ｄ4がブリッジ接続されたダイオードブリッジであり、発電デバイス１’の出力電圧Ｖout（図１４参照）を全波整流する機能を有している。なお、図１４では、蓄電用のコンデンサＣstの両端間に接続する負荷７を図示してある。
【００６８】
参考形態１の発電モジュール２’において、発電デバイス１’の共振周波数を２００Ｈｚとした場合、コンデンサＣstに充電されている充電電圧が０Ｖの状態で、共振周波数に等しい周波数の外部振動を発電デバイス１に与えたときの充電特性をシミュレーションした結果、コンデンサＣstに充電される充電電圧Ｖst（図１５参照）は、図１６のように変化した。この図１６から分かるように、充電電圧Ｖstは、０．３Ｖ程度で飽和している。この原因としては、発電デバイス１’の出力電圧Ｖoutに関して第１のパッド２７ａが第２のパッド２７ｂに比べて高電位となる正の半サイクルにおいて、２個のダイオードＤ1，Ｄ2で電圧損失（順方向電圧降下）が生じ、発電デバイス１’の出力電圧Ｖoutに関して第１のパッド２７ａが第２のパッド２７ｂに比べて低電位となる負の半サイクルにおいて、２個のダイオードＤ3，Ｄ4で電圧損失（順方向電圧降下）が生じることが挙げられる。このため、上述の負荷７として動作電圧が２ＶのＬＥＤを用いた場合には、負荷７であるＬＥＤを点灯させることができない。
【００６９】
そこで、本願発明者らは、図１７に示すような等価回路モデルで表すことが可能な参考形態２の発電モジュール２”を試作した。参考形態２の発電モジュール２”では、参考形態１の発電モジュール２’における全波整流回路５の代わりに、実施形態の発電モジュール２における両波倍電圧整流回路４を採用している。
【００７０】
参考形態２の発電モジュール２”において、発電デバイス１’の共振周波数を２００Ｈｚとした場合、コンデンサＣstに充電されている充電電圧が０Ｖの状態で、共振周波数に等しい周波数の外部振動を発電デバイス１に与えたときの充電特性をシミュレーションした結果、両コンデンサＣ2，Ｃ4の直列回路に充電される充電電圧Ｖstoは、図１８のように変化した。この図１８から分かるように、充電電圧Ｖstoは、１．５Ｖ程度で飽和している。このため、上述の負荷７として動作電圧が２ＶのＬＥＤを用いた場合には、負荷７であるＬＥＤを点灯させることができない。
【００７１】
これら参考形態１，２に対して、本実施形態の発電デバイスモジュール２では、図１３の充電特性からも分かるように充電電圧Ｖstoを高くすることが可能であり、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイスモジュール２では、動作電圧が２ＶのＬＥＤを負荷とした場合、このＬＥＤを点灯させることができる。
【００７２】
（実施形態２）
以下、本実施形態の発電デバイス１について、図１９および図２０に基づいて説明する。
【００７３】
本実施形態の発電デバイス１の基本構成は実施形態１と略同じであり、基板１０ａ（以下、第１の基板１０ａと称する）を用いて形成されたデバイス基板１０と、発電部２０との他に、デバイス基板１０の一表面側（図１９の上面側）において支持部１１に固着された第１のカバー基板３０を備えている点が相違する。また、本実施形態の発電デバイス１は、デバイス基板１０の他表面側（図１９の下面側）において支持部１１に固着された第２のカバー基板４０を備えている点などが相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００７４】
第１のカバー基板３０は、第２の基板３０ａを用いて形成されている。ここで、第２の基板３０ａとしては、シリコン基板を用いている。そして、第１のカバー基板３０は、デバイス基板１０側の一表面に、カンチレバー部１２と錘部１３とからなる可動部の変位空間を第１の基板１０との間に形成するための凹所３０ｂ（図２０参照）が形成されている。
【００７５】
また、第１のカバー基板３０の他表面側には、発電部２０で発生した交流電圧を出力するための一対の出力用電極３５，３５が形成されている。したがって、本実施形態の発電デバイス１では、一対のパッド２７ａ，２７ｂではなく、一対の出力用電極３５，３５が、一対の出力端子Ｔ１，Ｔ１を構成している。この第１のカバー基板３０は、図２０に示すように、各出力用電極３５，３５と、第１のカバー基板３０の上記一表面側に形成された連絡用電極３４，３４とが、第１のカバー基板３０の厚み方向に貫設された貫通孔配線３３，３３を介して電気的に接続されている。ここで、第１のカバー基板３０は、一方の連絡用電極３４が第１の基板１０の第１のパッド２７ａと接合されて電気的に接続され、他方の連絡用電極３４が第１の基板１０の第２のパッド２７ｂと接合されて電気的に接続されている。なお、本実施形態では、各出力用電極３５，３５および各連絡用電極３４，３４をＴｉ膜とＡｕ膜との積層膜により構成してあるが、これらの材料は特に限定するものではない。また、各貫通孔配線３３，３３の材料としてはＣｕを採用しているが、これに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。
【００７６】
第１のカバー基板３０は、２つの出力用電極３５，３５同士の短絡を防止するためのシリコン酸化膜からなる絶縁膜３２が、当該第１のカバー基板３０の上記一表面側および上記他表面側と、貫通孔配線３３，３３が内側に形成された貫通孔３１，３１の内周面とに跨って形成されている。第１のカバー基板３０は、シリコン基板に限らず、ガラス基板のような絶縁性基板を用いて形成してもよく、この場合には、絶縁膜３２は設ける必要はない。ここにおいて、ガラス基板のガラス材料としては、Ｓｉとの線膨張率差が小さなガラス材料、例えば、硼珪酸ガラスなどを用いることが好ましい。また、発電デバイス１は、第１のカバー基板３０に、各連絡用電極３４，３４、各貫通孔配線３３，３３、および各出力用電極３５，３５を設けずに、第１のカバー基板３０を、デバイス基板１０の上記一表面側の各パッド２７ａ，２７ｂが露出する形状としてもよい。この場合は、実施形態１と同様、第１のパッド２７ａおよび第２のパッド２７ｂそれぞれが出力端子Ｔ１，Ｔ１となる。
【００７７】
また、第２のカバー基板４０は、第３の基板４０ａを用いて形成されている。ここで、第３の基板４０ａとしては、シリコン基板を用いている。第２のカバー基板４０におけるデバイス基板１０側の一表面には、上記可動部の変位空間をデバイス基板１０との間に形成するための凹所４０ｂが形成されている。なお、第３の基板４０ａとしては、シリコン基板に限らず、ガラス基板のような絶縁性基板を用いてもよい。ここにおいて、ガラス基板のガラス材料としては、Ｓｉとの線膨張率差が小さなガラス材料、例えば、硼珪酸ガラスなどを用いることが好ましい。
【００７８】
また、デバイス基板１０における第１の基板１０ａの上記一表面側には、第１のカバー基板３０と接合するための第１の接合用金属層２８が形成されている。これに対して、第１のカバー基板３０には、第１の接合用金属層２８に接合される第２の接合用金属層（図示せず）が形成されている。ここで、第１の接合用金属層２８の材料としては、各パッド２７ａ，２７ｂと同じ材料を採用しており、第１の接合用金属層２８は、第１の基板１０ａの上記一表面側において各パッド２７ａ，２７ｂと同じ厚さに形成されている。
【００７９】
デバイス基板１０と各カバー基板３０，４０とは、常温接合法により接合してあるが、常温接合法に限らず、例えば、常温よりも高い所定温度（例えば、５０℃〜１００℃程度）で加熱しながら適宜の荷重を印加して接合する直接接合法や、エポキシ樹脂などを用いた樹脂接合法や、陽極接合法などにより接合してもよい。樹脂接合法では、常温硬化型の樹脂接着剤（例えば、２液常温硬化型のエポキシ樹脂系接着剤、１液常温硬化型のエポキシ樹脂系接着剤）を用いれば、熱硬化型の樹脂接着剤（例えば、熱硬化型のエポキシ樹脂系接着剤など）を用いる場合に比べて、接合温度の低温化を図れる。
【００８０】
以上説明した本実施形態の発電デバイス１においても、実施形態１と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス１においては、例えば、第１の接合用金属層２８を枠状の支持部１１の外周部の全周に亘って形成するとともに、第１のカバー基板３０の上記第２の接合用金属層を第１のカバー基板３０の外周部の全周に亘って形成してもよい。この場合、第１の接合用金属層２８と上記第２の接合用金属層とを全周に亘って接合し、さらに、デバイス基板１０と第２のカバー基板４０の周部とを全周に亘って接合することにより、支持部１０と各カバー基板３０，４０とで囲まれる空間を気密空間とすることが可能となる。なお、この気密空間は、不活性ガス雰囲気としたり、真空雰囲気とすることが可能である。
【００８１】
また、実施形態１において説明した発電モジュール２（図１１、図１２参照）における発電デバイス１の代わりに、本実施形態の発電デバイス１を用いてもよく、この場合も、発電モジュール２の小型化を図りながらも高出力化を図ることが可能となる。また、この場合には、回路基板３（図１１参照）に上記開口部や上記凹部を形成する必要はない。
【００８２】
（実施形態３）
本実施形態の発電デバイスについて図２１および図２２に基づいて説明する。
【００８３】
本実施形態の発電デバイス１の基本構成は実施形態１と略同じであり、基板１０ａとして、単結晶シリコン基板からなる支持基板１０１上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０２上に単結晶のシリコン層１０３が形成されたＳＯＩ基板を用いている点などが相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００８４】
また、図１に示した実施形態１では、発電部２０が２個の発電エレメント２００を備えた構成を例示したが、本実施形態では、より多くの発電エレメント２００を備えている。図２１の例では、この図２１におけるＡ−Ｂ線に沿って３２個の発電エレメント２００が並んでいる。ここにおいて、Ａ−Ｂ線上で、第１のパッド２７ａに第１の金属配線２６ａを介して接続されている発電エレメント２００が第１の発電エレメント２０１であり、第２のパッド２７ｂに第２の金属配線２６ｂを介して接続されている発電エレメント２００が第２の発電エレメント２０２であり、また、Ａ−Ｂ線上で、第１の発電エレメント２０１と第２の発電エレメント２０２とが交互に並んでいる。また、電極２２，２２同士は、配線部２４により接続され、電極２３，２３同士は、配線部２９により接続されている。なお、配線部２９は、各電極２３，２３と同時に形成されている。要するに、配線部２９は、各電極２３，２３と同じ材料で同じ膜厚に形成されている。
【００８５】
また、デバイス基板１０は、カンチレバー部１２における各発電エレメント２００それぞれの形成部位に機能部２１ａの一部が埋設される複数個（ここでは、３２個）の埋込穴１０４が形成されており、圧電体２１が、自己平坦化膜（self planarization film）により構成されている。
【００８６】
自己平坦化膜とは、凹凸面を有する下地を覆う成膜時に最表面が平坦化される条件で成膜された膜である。ここにおいて、本実施形態では、圧電体２１を構成する自己平坦化膜をＣＶＤ法により形成している。このため、自己平坦化膜の成膜後にエッチバック法やＣＭＰ（Chemical mechanical polishing）法などによる平坦化が不要である。
【００８７】
デバイス基板１０の埋込穴１０４は、カンチレバー部１２の厚み方向に貫設されており、各埋込穴１０４の内周面には、シリコン酸化膜からなる絶縁膜１０５が形成されており、各埋込穴１０４の内周面と機能部２１ａとの間に絶縁膜１０５が介在している。
【００８８】
本実施形態の発電デバイス１における発電部２０の形成にあたっては、まず、ＳＯＩ基板からなる基板１０ａにおいて埋込穴１０４に対応する部位を基板１０ａの上記一表面側から絶縁層１０２に達する深さまでエッチングする。その後、基板１０ａにおけるカンチレバー部１２に対応する部位を基板１０ａの上記他表面側から絶縁層１０２に達する深さまでエッチングする。その後、熱酸化法などによって絶縁膜１０５を形成する。続いて、ＣＶＤ法によって圧電体２１を形成する。その後、絶縁層１０２において各電極２２の形成予定部位に対応する部分を基板１０ａの上記他表面側からエッチング除去する。その後、各電極２２および各配線部２４を形成する。続いて、各電極２３および各配線部２９を形成する。
【００８９】
ところで、図２３に示した従来例のように略均一な膜厚の圧電膜３２１や実施形態１のように略均一な膜厚の圧電体２１の膜厚を厚くするには、成膜時間が長くなり、コストアップの要因となる。
【００９０】
これに対して、本実施形態の発電デバイス１では、圧電体２１が、上述の自己平坦化膜（self planarization film）により構成されているので、機能部２１ａの厚みを機能部２１ａ以外の部分の膜厚よりも厚くすることが可能となり、成膜時間の短縮を図りながらも機能部２１ａの厚みを厚くすることが可能となる。しかして、各発電エレメント２００の容量の低減を図れる。
【００９１】
以上説明した本実施形態の発電デバイス１においても、実施形態１と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス１においても、実施形態２と同様に第１のカバー基板３０および第２のカバー基板４０を設けてもよい。
【００９２】
また、実施形態１において説明した発電モジュール２（図１１参照）における発電デバイス１の代わりに、本実施形態の発電デバイス１を用いてもよく、この場合も、発電モジュール２の小型化を図りながらも高出力化を図ることが可能となる。
【符号の説明】
【００９３】
１  発電デバイス
３  回路基板
４  両波倍電圧整流回路
１０  デバイス基板
１１  支持部
１２  カンチレバー部
１３  錘部
２０  発電部
２１  圧電体
２２  電極
２３  電極
２４  配線部
２９  配線部
１０４  埋込穴
２００  発電エレメント
２０１  第１の発電エレメント
２０２  第２の発電エレメント
【図１】
0005520239.tif 000002
【図２】
0005520239.tif 000003
【図３】
0005520239.tif 000004
【図４】
0005520239.tif 000005
【図５】
0005520239.tif 000006
【図６】
0005520239.tif 000007
【図７】
0005520239.tif 000008
【図８】
0005520239.tif 000009
【図９】
0005520239.tif 000010
【図１０】
0005520239.tif 000011
【図１１】
0005520239.tif 000012
【図１２】
0005520239.tif 000013
【図１３】
0005520239.tif 000014
【図１４】
0005520239.tif 000015
【図１５】
0005520239.tif 000016
【図１６】
0005520239.tif 000017
【図１７】
0005520239.tif 000018
【図１８】
0005520239.tif 000019
【図１９】
0005520239.tif 000020
【図２０】
0005520239.tif 000021
【図２１】
0005520239.tif 000022
【図２２】
0005520239.tif 000023
【図２３】
0005520239.tif 000024
【図２４】
0005520239.tif 000025