(57)【特許請求の範囲】
【請求項１】
ケースと、
前記ケース内に個別に配設されるダイオード素子と、
前記ケース内に個別に配設されるスイッチング素子と、
前記ケース外に配設され、前記ダイオード素子のアノード電極に電気的に接続されたアノード端子と、
前記ケース外に配設され、スイッチング素子の一方の主電極と電気的に接続された一方の主電極端子と、
前記ケース外に配設され、前記ダイオード素子のカソード電極に電気的に接続されたカソード端子と、
前記ケース外に配設され、前記スイッチング素子の他方の主電極と電気的に接続された他方の主電極端子とを、備えており、
前記アノード端子と前記一方の主電極端子とは、
所定の距離だけ隔てて隣接して配設されており、
前記カソード端子と、前記他方の主電極端子とは、
所定の距離だけ隔てて隣接して配設されており、
前記アノード端子と前記カソード端子との間に流れる電流の方向と、前記一方の主電極端子と前記他方の主電極端子との間に流れる電流の方向とが、平行となるように、前記アノード端子、前記カソード端子、前記一方の主電極端子および前記他方の主電極端子を配設する、
ことを特徴とする半導体装置。
【請求項２】
前記ケースの一の端縁部には、
前記アノード端子と前記一方の主電極端子とが、配設されており
前記一の端縁部に対向する、前記ケースの他の端縁部には、
前記カソード端子と前記他方の主電極端子とが、配設されている、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記スイッチング素子は、
バイポーラトランジスタまたはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）であり、
前記一方の主電極端子は、
コレクタ端子であり、
前記他方の主電極端子は、
エミッタ端子である、
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記スイッチング素子は、
ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｅｒ）であり、
前記一方の主電極端子は、
ドレイン端子であり、
前記他方の主電極端子は、
ソース端子である、
ことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する発明であり、たとえば、チョッパー回路の形成が可能な半導体装置に関するものである。
【背景技術】
【０００２】
従来より、ＤＣ−ＤＣ変換回路として、降圧回路、昇圧回路および昇降圧回路が存在する。降圧回路、昇圧回路および昇降圧回路は各々、ダイオード素子とスイッチング素子であるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）とを含む回路構成である。
【０００３】
降圧回路および昇降圧回路は、たとえば、ダイオード素子のカソード端子とＩＧＢＴのエミッタ端子とが接続される構成を含む（第一のタイプの回路：図２参照）。他方、昇圧回路は、たとえば、ダイオード素子のアノード端子とＩＧＢＴのコレクタ端子とが接続される構成を含む（第二のタイプの回路：図３参照）。
【０００４】
なお、上記第一のタイプの回路を有するチョッパー回路および上記第二のタイプの回路を有するチョッパー回路は、周知の回路構成である。たとえば、第一のタイプの回路を有する昇圧チョッパー回路は、特許文献１に開示されている。これに対して、第二のタイプの回路を有する降圧チョッパー回路／昇降圧チョッパー回路は、特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１１３２５３号公報
【特許文献２】特開平０９−３２２５３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来では、使用用途に併せて、第一のタイプの回路を有する半導体装置と、第二のタイプの回路を有する半導体装置とを、用意する必要があった。したがって、２種類の半導体装置を用意する必要があるので、多くの回路素子を配設する必要があり、コスト高が発生していた。また、ユーザ側において、当該ユーザの要望に応じて、簡単に、降圧回路（または昇降圧回路）と昇圧回路との選択ができることが望まれている。
【０００７】
そこで、本発明は、低コストで、ユーザ側において所望の回路（降圧回路（または昇降圧回路）と昇圧回路）の選択ができる、半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明に係る半導体装置は、ケースと、前記ケース内に個別に配設されるダイオード素子と、前記ケース内に個別に配設されるスイッチング素子と、前記ケース外に配設され、前記ダイオード素子のアノード電極に電気的に接続されたアノード端子と、前記ケース外に配設され、スイッチング素子の一方の主電極と電気的に接続された一方の主電極端子と、前記ケース外に配設され、前記ダイオード素子のカソード電極に電気的に接続されたカソード端子と、前記ケース外に配設され、前記スイッチング素子の他方の主電極と電気的に接続された他方の主電極端子とを、備えており、前記アノード端子と前記一方の主電極端子とは、所定の距離だけ隔てて隣接して配設されており、前記カソード端子と、前記他方の主電極端子とは、所定の距離だけ隔てて隣接して配設されている。そして、前記アノード端子と前記カソード端子との間に流れる電流の方向と、前記一方の主電極端子と前記他方の主電極端子との間に流れる電流の方向とが、平行となるように、前記アノード端子、前記カソード端子、前記一方の主電極端子および前記他方の主電極端子を配設する。
【発明の効果】
【０００９】
本発明は、ケースと、前記ケース内に個別に配設されるダイオード素子と、前記ケース内に個別に配設されるスイッチング素子と、前記ケース外に配設され、前記ダイオード素子のアノード電極に電気的に接続されたアノード端子と、前記ケース外に配設され、スイッチング素子の一方の主電極と電気的に接続された一方の主電極端子と、前記ケース外に配設され、前記ダイオード素子のカソード電極に電気的に接続されたカソード端子と、前記ケース外に配設され、前記スイッチング素子の他方の主電極と電気的に接続された他方の主電極端子とを、備えており、前記アノード端子と前記一方の主電極端子とは、所定の距離だけ隔てて隣接して配設されており、前記カソード端子と、前記他方の主電極端子とは、所定の距離だけ隔てて隣接して配設されている。そして、前記アノード端子と前記カソード端子との間に流れる電流の方向と、前記一方の主電極端子と前記他方の主電極端子との間に流れる電流の方向とが、平行となるように、前記アノード端子、前記カソード端子、前記一方の主電極端子および前記他方の主電極端子を配設する。
【００１０】
したがって、ユーザ側の軽負担により、簡単にかつ低コストにて、ユーザに用途に応じたチョッパー回路を、半導体装置に作成することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る半導体装置の要部構成を示す回路図である。
【図２】半導体スイッチングデバイスとしてＩＧＢＴを用いた場合における、昇圧チョッパー回路の主要構成を示す回路図である。
【図３】半導体スイッチングデバイスとしてＩＧＢＴを用いた場合における、降圧・昇降圧チョッパー回路の主要構成を示す回路図である。
【図４】半導体スイッチングデバイスとしてバイポーラトランジスタを用いた場合における、昇圧チョッパー回路の主要構成を示す回路図である。
【図５】半導体スイッチングデバイスとしてバイポーラトランジスタを用いた場合における、降圧・昇降圧チョッパー回路の主要構成を示す回路図である。
【図６】半導体スイッチングデバイスとしてＭＯＳＦＥＴを用いた場合における、昇圧チョッパー回路の主要構成を示す回路図である。
【図７】半導体スイッチングデバイスとしてＭＯＳＦＥＴを用いた場合における、降圧・昇降圧チョッパー回路の主要構成を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１３】
図１は、本発明に係る半導体装置の要部構成を示す、回路図である。図１に示すように、半導体装置は、ケース１を含み、回路配設工程において、当該ケース１内には、ダイオード素子１０とスイッチング素子２０であるＩＧＢＴ２０とが、少なくとも配設される。また、当該回路配設工程において、ケース１外には、端子Ｔ１、Ｔ２，Ｔ３，Ｔ４が少なくとも配設される。ここで、図１に示すように、ダイオード素子１０およびスイッチング素子２０は各々、個別素子として配設されている。
【００１４】
ダイオード素子１０のアノード側（アノード電極側）において、端子Ｔ２が電気的に接続され、ダイオード素子１０のカソード側（カソード電極側）において、端子Ｔ４が電気的に接続される。当該アノード電極に電気的に接続された外部端子Ｔ２は、アノード端子と把握される。他方、当該カソード電極に電気的に接続された外部端子Ｔ４は、カソード端子と把握される。
【００１５】
他方、ＩＧＢＴ２０のコレクタ側（コレクタ電極側）において、端子Ｔ１が電気的に接続され、ＩＧＢＴ２０のエミッタ側（エミッタ電極側）において、端子Ｔ３が電気的に接続される。端子Ｔ１は、コレクタ電極に電気的に接続された一方の主電極端子であると把握でき、端子Ｔ３は、エミッタ電極側に電気的に接続された他方の主電極端子であると把握できる。
【００１６】
上記回路配設工程後において、図１に示すように、ダイオード素子１０とＩＧＢＴ２０とは、ケース１内において並設されている（図１の上下方向に並んで配設されている）。具体的に、ダイオード素子１０とＩＧＢＴ２０とは、平面視して、所定の間隔だけ隔てて並走している。換言すれば、ダイオード素子１０を経由して端子Ｔ２−端子Ｔ４の間に流れる電流の方向と、ＩＧＢＴ２０を経由して端子Ｔ１−端子Ｔ３の間に流れる電流の方向とは、平行であるように（両方向とも、図１の左右方向である）、ダイオード素子１０とＩＧＢＴ２０とがケース１内に配設されている。
【００１７】
図１に示すように、端子Ｔ２と端子Ｔ１とは、図１の上下方向において所定の距離だけ隔てて隣接して、基板１外に配設されている。また、端子Ｔ４と端子Ｔ３と、図１の上下方向において前記所定の距離だけ隔てて隣接して、ケース１外に配設されている。たとえば、端子Ｔ２の中心と端子Ｔ１の中心との距離、および端子Ｔ４の中心と端子Ｔ３の中心との距離は、２〜３ｃｍ程度である。また、端子Ｔ２の中心と端子Ｔ４の中心との距離、および端子Ｔ１の中心と端子Ｔ３の中心との距離は、８〜９ｃｍ程度である。
【００１８】
また、端子Ｔ１，Ｔ２は共に、ケース１の一の端縁部（図１の左側のケース１の一辺）に配設されており、端子Ｔ３，Ｔ４は共に、ケース１の一の端縁部と対向する他の端縁部（図１の右側のケース１の一辺）に配設されている。
【００１９】
なお、ケース１内には他の配線処理等も施されている。たとえば、ＩＧＢＴ２０に並列にフライホイールダイオード３０が配設され、ＩＧＢＴ２０の制御電極の配線もケース１内において施されている。
【００２０】
さて、図１に示す構成を有する半導体装置をユーザ側に供給し、ユーザは、当該半導体装置の製造の継続、つまりユーザ側の用途に応じた当該半導体装置に対する結線処理を実行する。
【００２１】
たとえば、ユーザが昇圧チョッパー回路の構成を望む場合には、ユーザは、図１に示す半導体装置において、配線等を用いて、端子Ｔ１と端子Ｔ２とを電気的に接続する。当該接続処理により、図２に示す構成を有する昇圧チョッパー回路を半導体装置において作成される。
【００２２】
ここで、図２において、端子ｔ１は、接地（またはマイナス電位）側に接続され、端子ｔ３は、入力（プラス電位）側に接続され、端子ｔ２は、出力端子である。
【００２３】
これに対して、ユーザが降圧チョッパー回路／昇降圧チョッパー回路の構成を望む場合には、ユーザは、図１に示す半導体装置において、配線等を用いて、端子Ｔ３と端子Ｔ４とを電気的に接続する。当該接続処理により、図３に示す構成を有する降圧チョッパー回路／昇降圧チョッパー回路を半導体装置において作成される。
【００２４】
ここで、図３において、端子ｔ１１は、接地（またはマイナス電位）側に接続され、端子ｔ１３は、入力（プラス電位）側に接続され、端子ｔ１２は、出力端子である。
【００２５】
以上のように、本発明に係る半導体装置では、図１に示すように、ダイオード素子１０とスイッチング素子（ＩＧＢＴ）２０とが、並設されており、かつ、端子Ｔ１と端子Ｔ２とが隣り合って配設されていると共に、端子Ｔ３と端子Ｔ４とが隣り合って配設されている。
【００２６】
したがって、端子Ｔ１と端子Ｔ２とを電気的に接続するだけの単純な作業により、図２に示す構成を有する昇圧チョッパー回路を半導体装置において作成することができる。他方、端子Ｔ３と端子Ｔ４とを電気的に接続するだけの単純な作業により、図３に示す構成を有する降圧チョッパー回路／昇降圧チョッパー回路を半導体装置において作成することができる。つまり、ユーザ側の軽負担により、簡単にかつ低コストにて、ユーザに用途に応じたチョッパー回路を、半導体装置に作成することができる。
【００２７】
なお、端子Ｔ１と端子Ｔ２との電気的接続と、端子Ｔ３と端子Ｔ４との電気的接続とを、選択的に切り替えることにより、ユーザは、簡単に、昇圧チョッパー回路と降圧チョッパー回路／昇降圧チョッパー回路との選択的切り替えを行うこともできる。つまり、ユーザ側の軽負担により、簡単にかつ低コストにて、ユーザに用途に応じたチョッパー回路を、図１に示す半導体装置において選択的に切り替え作成することができる。
【００２８】
なお、上記では、スイッチング素子２０の一例としてＩＧＢＴを挙げている。しかしながら、ダイオード素子１０に対して並設されるスイッチング素子２０として、バイポーラトランジスタやＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｅｒ）を採用しても良い。
【００２９】
ここで、図１において、スイッチング素子２０として、バイポーラトランジスタを採用した場合には、ダイオード素子１０の端子（アノード端子）Ｔ２を、図１に示すように当該端子Ｔ２と隣り合う端子（バイポーラトランジスタのコレクタ端子）Ｔ１と接続する。当該接続により、図４に示す構成を含む昇圧チョッパー回路が、半導体装置において作成される。
【００３０】
ここで、図４において、端子ｔ１は、接地（またはマイナス電位）側に接続され、端子ｔ３は、入力（プラス電位）側に接続され、端子ｔ２は、出力端子である。
【００３１】
また、図１において、スイッチング素子２０として、バイポーラトランジスタを採用した場合には、ダイオード素子１０の端子（カソード端子）Ｔ４を、図１に示すように端子Ｔ４と隣り合う端子（バイポーラトランジスタのエミッタ端子）Ｔ３と接続する。当該接続により、図５に示す構成を含む降圧チョッパー回路／昇降圧チョッパー回路が、半導体装置において作成される。
【００３２】
ここで、図５において、端子ｔ１１は、接地（またはマイナス電位）側に接続され、端子ｔ１３は、入力（プラス電位）側に接続され、端子ｔ１２は、出力端子である。
【００３３】
また、図１において、スイッチング素子として、ＭＯＳＦＥＴを採用した場合には、ダイオード素子１０の端子（アノード端子）Ｔ２を、図１に示すように端子Ｔ２に隣り合う端子（ＭＯＳＦＥＴのドレイン端子）Ｔ１と接続する。当該接続により、図６に示す構成を含む昇圧チョッパー回路が、半導体装置において作成される。
【００３４】
ここで、図６において、端子ｔ１は、接地（またはマイナス電位）側に接続され、端子ｔ３は、入力（プラス電位）側に接続され、端子ｔ２は、出力端子である。
【００３５】
また、図１において、スイッチング素子として、ＭＯＳＦＥＴを採用した場合には、ダイオード素子１０の端子（カソード端子）Ｔ４を、図１に示すように端子Ｔ１と隣り合う端子（ＭＯＳＦＥＴのソース端子）Ｔ３と接続する。当該接続により、図７に示す構成を含む降圧チョッパー回路／昇降圧チョッパー回路が、半導体装置において作成される。
【００３６】
ここで、図７において、端子ｔ１１は、接地（またはマイナス電位）側に接続され、端子ｔ１３は、入力（プラス電位）側に接続され、端子ｔ１２は、出力端子である。
【符号の説明】
【００３７】
１  ケース、１０  ダイオード素子、２０  スイッチング素子（ＩＧＢＴ）、３０  フライホイールダイオード、Ｔ１，Ｔ２，Ｔ３，Ｔ４  端子。
【図１】
0005539134.tif 000002
【図２】
0005539134.tif 000003
【図３】
0005539134.tif 000004
【図４】
0005539134.tif 000005
【図５】
0005539134.tif 000006
【図６】
0005539134.tif 000007
【図７】
0005539134.tif 000008