(57)【特許請求の範囲】
【請求項１】
パワー素子制御端子（４）への駆動電圧の印加に基づいて駆動される半導体スイッチング素子にて構成されたパワー素子（５）と、
オン指令信号として前記パワー素子（５）をオンすることを指示するオン指令が出されると、電源端子（３）を通じて印加される電源電圧に基づいて、前記パワー素子制御端子（４）に前記駆動電圧を印加するバイアス回路（２）とを有し、
前記パワー素子制御端子（４）に前記駆動電圧を印加することで、前記パワー素子（５）をオンさせ、該パワー素子（５）に接続された負荷（６）に対して電力供給を行う負荷駆動回路を備えていると共に、
前記パワー素子制御端子（４）に接続される電流供給端子（８ａ）と接地端子（８ｂ）および制御端子（８ｃ）を有し、前記制御端子（８ｃ）に印加される制御電圧に基づいて、前記パワー素子制御端子（４）に印加される前記駆動電圧がクランプ基準電圧（ＲＥＦ１）に近づくようにクランプ動作を行うクランプ制御回路（８）と、
前記パワー素子制御端子（４）に印加される前記駆動電圧に対応する前記制御電圧を形成し、該制御電圧を前記クランプ制御回路（８）の前記制御端子（８ｃ）に対して印加するクランプ電圧回路（１１）と、
前記クランプ制御回路（８）の前記制御端子（８ｃ）と前記接地端子（８ｂ）との間に備えられ、これらの間のインピーダンスを設定するインピーダンス回路（１２）とを有するクランプ回路を備え、
前記クランプ回路には、
前記クランプ制御回路（８）の前記制御端子（８ｃ）と前記接地端子（８ｂ）との間に備えられ、前記制御端子（８ｃ）と前記接地端子（８ｂ）との間の導通状態を制御するスイッチ部（１３）と、
前記パワー素子制御端子（４）に印加される前記駆動電圧が前記クランプ基準電圧（ＲＥＦ１）よりも低いクランプオフ制御基準電圧（ＲＥＦ２）以下のときに、前記スイッチ部（１３）にて前記制御端子（８ｃ）と前記接地端子（８ｂ）との間を導通させることで、これらの間のインピーダンスを前記インピーダンス回路（１２）が設定するインピーダンスよりも低くするインピーダンス制御回路（１４）とを有するクランプ動作オフ固定回路が備えられていることを特徴とする負荷駆動装置。
【請求項２】
前記インピーダンス制御回路（１４）により前記スイッチ部（１３）を導通させると、前記クランプ制御回路（８）によるクランプ動作がオフさせられることを特徴とする請求項１に記載の負荷駆動装置。
【請求項３】
前記スイッチ部（１３）はＭＯＳＦＥＴであり、
前記インピーダンス制御回路（１４）は前記パワー素子制御端子（４）に印加される前記駆動電圧と前記クランプオフ制御基準電圧（ＲＥＦ２）とを比較し、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）以下のときには前記ＭＯＳＦＥＴをオンさせ、駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）を超えると前記ＭＯＳＦＥＴをオフするコンパレータであることを特徴とする請求項１または２に記載の負荷駆動装置。
【請求項４】
前記スイッチ部（１３）はＰｃｈ型のＭＯＳＦＥＴであり、
前記インピーダンス制御回路（１４）は、カレントミラー接続された２つのＭＯＳＦＥＴ（１４ａ、１４ｂ）と前記２つのＭＯＳＦＥＴ（１４ａ、１４ｂ）のうちの一方のＭＯＳＦＥＴ（１４ａ）に接続された定電流回路（１４ｃ）および前記２つのＭＯＳＦＥＴ（１４ａ、１４ｂ）のうちの他方のＭＯＳＦＥＴ（１４ｂ）に接続された抵抗（１４ｄ）とを有し、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）以下のときには前記一方のＭＯＳＦＥＴ（１４ａ）側に電流が流れ、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）を超えると前記他方のＭＯＳＦＥＴ（１４ｂ）側に電流が流れるように構成され、
前記他方のＭＯＳＦＥＴ（１４ｂ）と前記抵抗（１４ｄ）との間の電位に基づいて前記Ｐｃｈ型のＭＯＳＦＥＴがオンオフ制御され、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）以下のときには前記Ｐｃｈ型のＭＯＳＦＥＴがオン、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）を超えると前記Ｐｃｈ型のＭＯＳＦＥＴがオフされることを特徴とする請求項１または２に記載の負荷駆動装置。
【請求項５】
前記スイッチ部（１３）はＰｃｈ型のＭＯＳＦＥＴであり、
前記インピーダンス制御回路（１４）は、カレントミラー接続された２つのバイポーラトランジスタ（１４ｅ、１４ｆ）と前記２つのバイポーラトランジスタ（１４ｅ、１４ｆ）のうちの一方のバイポーラトランジスタ（１４ｅ）に接続された定電流回路（１４ｇ）および前記２つのバイポーラトランジスタ（１４ｅ、１４ｆ）のうちの他方のバイポーラトランジスタ（１４ｆ）に接続された抵抗（１４ｈ）とを有し、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）以下のときには前記一方のバイポーラトランジスタ（１４ｅ）側に電流が流れ、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）を超えると前記他方のバイポーラトランジスタ（１４ｆ）側に電流が流れるように構成され、
前記他方のバイポーラトランジスタ（１４ｅ）と前記抵抗（１４ｈ）との間の電位に基づいて前記Ｐｃｈ型のＭＯＳＦＥＴがオンオフ制御され、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）以下のときには前記Ｐｃｈ型のＭＯＳＦＥＴがオン、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）を超えると前記Ｐｃｈ型のＭＯＳＦＥＴがオフされることを特徴とする請求項１または２に記載の負荷駆動装置。
【請求項６】
前記スイッチ部（１３）はＰｃｈ型のＭＯＳＦＥＴであり、
前記インピーダンス制御回路（１４）は、定電流回路（１４ｉ）と、前記定電流回路（１４ｉ）に対して互いのドレイン同士が接続された２つのＮｃｈ型のＭＯＳＦＥＴ（１４ｊ、１４ｋ）と、前記２つのＮｃｈ型のＭＯＳＦＥＴ（１４ｊ、１４ｋ）のうちの一方のＭＯＳＦＥＴ（１４ｋ）に接続された抵抗（１４ｍ）とを有してなるコンパレータ回路であり、
前記一方のＭＯＳＦＥＴ（１４ｋ）のゲートに対して前記パワー素子制御端子（４）に印加される前記駆動電圧が印加され、前記２つのＮｃｈ型のＭＯＳＦＥＴ（１４ｊ、１４ｋ）のうちの他方のＭＯＳＦＥＴ（１４ｊ）のゲートに対してクランプオフ基準電圧（ＲＥＦ２）が印加されるようにしており、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）以下のときには前記他方のＭＯＳＦＥＴ（１４ｊ）側に電流が流れ、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）を超えると前記一方のＭＯＳＦＥＴ（１４ｋ）側に電流が流れるように構成され、
前記一方のＭＯＳＦＥＴ（１４ｋ）と前記抵抗（１４ｍ）との間の電位に基づいて前記Ｐｃｈ型のＭＯＳＦＥＴがオンオフ制御され、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）以下のときには前記Ｐｃｈ型のＭＯＳＦＥＴがオン、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）を超えると前記Ｐｃｈ型のＭＯＳＦＥＴがオフされることを特徴とする請求項１または２に記載の負荷駆動装置。
【請求項７】
前記スイッチ部（１３）はＰｃｈ型のＭＯＳＦＥＴであり、
前記インピーダンス制御回路（１４）は、定電流回路（１４ｎ）と、前記定電流回路（１４ｎ）に対して互いのコレクタ同士が接続された２つのＮＰＮトランジスタ（１４ｏ、１４ｐ）と、前記２つのＮＰＮトランジスタ（１４ｏ、１４ｐ）のうちの一方のＮＰＮトランジスタ（１４ｐ）に接続された抵抗（１４ｑ）とを有してなるコンパレータ回路であり、
前記一方のＮＰＮトランジスタ（１４ｐ）のベースに対して前記パワー素子制御端子（４）に印加される前記駆動電圧が印加され、前記２つのＮＰＮトランジスタ（１４ｏ、１４ｐ）のうちの他方のＮＰＮトランジスタ（１４ｏ）のベースに対してクランプオフ基準電圧（ＲＥＦ２）が印加されるようにしており、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）以下のときには前記他方のＮＰＮトランジスタ（１４ｏ）側に電流が流れ、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）を超えると前記一方のＮＰＮトランジスタ（１４ｐ）側に電流が流れるように構成され、
前記一方のＮＰＮトランジスタ（１４ｐ）と前記抵抗（１４ｑ）との間の電位に基づいて前記Ｐｃｈ型のＭＯＳＦＥＴがオンオフ制御され、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）以下のときには前記Ｐｃｈ型のＭＯＳＦＥＴがオン、前記駆動電圧が前記クランプオフ制御基準電圧（ＲＥＦ２）を超えると前記Ｐｃｈ型のＭＯＳＦＥＴがオフされることを特徴とする請求項１または２に記載の負荷駆動装置。
【請求項８】
前記クランプ電圧回路（１１）は、前記パワー素子制御端子（４）と前記クランプ制御回路（８）の前記制御端子（８ｃ）との間に接続された抵抗（１１ｎ）によって構成されており、
前記インピーダンス回路（１２）も抵抗によって構成されており、
前記クランプ制御回路（８）の前記制御端子（８ｃ）には、前記クランプ電圧回路（１１）を構成する前記抵抗（１１ｎ）と前記インピーダンス回路（１２）を構成する前記抵抗とにより前記駆動電圧が分圧された電圧が印加されることを特徴とする請求項１ないし７のいずれか１つに記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷への電力供給を制御する半導体スイッチング素子からなるパワー素子を有すると共に、このパワー素子の駆動電圧を一定電圧にクランプするクランプ回路を有した負荷駆動装置に関するものである。
【背景技術】
【０００２】
従来、負荷への電力供給を制御するためのパワー素子（半導体スイッチング素子）に過電流が流れることを防ぐために、パワー素子に流れる電流をセンスし、そのセンス結果に基づいてパワー素子への駆動電圧を一定電圧にクランプしている（例えば、特許文献１参照）。
【０００３】
図１１は、従来のクランプ回路を備えた負荷駆動装置の回路構成例を示した図である。この図に示されるように、スイッチング指令端子Ｊ１からバイアス回路Ｊ２に対して図示しないマイコンからオン指令信号が入力されると、電源端子Ｊ３を通じて駆動電圧がパワー素子制御端子Ｊ４に印加され、パワー素子Ｊ５がオンされる。これにより、パワー素子Ｊ５に接続された負荷Ｊ６への電力供給が行われる。
【０００４】
このパワー素子Ｊ５のドライブ時において、オン動作のときに電源とＧＮＤとが短絡した状態になると過電流状態になり、その過電流が素子耐量を超える安全動作領域外の大きさに達すると素子破壊に至る可能性がある。このため、パワー素子Ｊ５をハーフオン状態を作り出し、過電流が流れることによる素子破壊を防止している。なお、ハーフオン状態とは、ＩＧＢＴが能動領域の増幅動作を行っている状態のことであり、ハーフオン状態の際にはパワー素子Ｊ５のオン抵抗が上昇させられるが、パワー素子Ｊ５は順方向電圧Ｖｆを超える前の状態で、負荷に駆動電流が流れない状態となる。
【０００５】
ただし、パワー素子Ｊ５はオンオフの過渡状態においてミラー領域に入るため、その際の瞬間的な過渡電流を過電流と誤判定しない回路構成も必要とされる。このため、パワー素子Ｊ５のパワー素子制御端子Ｊ４とＧＮＤ接続される基準電圧端子Ｊ７との間にクランプ制御回路Ｊ８を接続し、このクランプ制御回路Ｊ８によってパワー素子Ｊ５のパワー素子制御端子Ｊ４の電圧を一定電圧にクランプしている。具体的には、クランプ制御回路Ｊ８は、パワー素子Ｊ５のパワー素子制御端子Ｊ４に対して電流供給端子Ｊ８ａが接続されると共に、ＧＮＤ接続される基準電圧端子Ｊ７に対して接地端子Ｊ８ｂが接続され、図示しないマイコンからのオン指令信号に基づいてクランプ動作制御部Ｊ９からの制御電圧が制御端子Ｊ８ｃに入力されることで駆動される。クランプ動作制御部Ｊ９は、例えばスイッチにて構成されており、マイコンからのオン指令信号などと連動するクランプ指令信号がクランプ指令端子Ｊ１０を通じて入力されることで、クランプ制御回路Ｊ８の制御端子Ｊ８ｃに制御電圧を印加している。
【０００６】
クランプ指令信号は、オン指令信号がパワー素子Ｊ５をオフさせることを示すオフ指令からオンさせることを示すオン指令に切り替わったときにクランプ動作制御部Ｊ９からクランプ制御回路Ｊ８に対して制御電圧を所定時間印加させることを指示する信号である。このクランプ指令信号は、パワー素子Ｊ５のセンス結果も反映されており、過電流が検出されなければオン指令が出されてから所定期間経過後にクランプ動作制御部Ｊ９からクランプ制御回路Ｊ８への制御電圧の印加を終了し、過電流が検出されるとクランプ動作制御部Ｊ９からクランプ制御回路Ｊ８への制御電圧の印加を実行する。制御電圧は、差動増幅回路Ｊ１１にて形成されている。パワー素子制御端子Ｊ４に印加される駆動電圧の変化に応じてクランプ電圧回路Ｊ１２から差動増幅回路Ｊ１１に供給される電流が変位することで差動増幅回路Ｊ１１が形成する制御電圧が変化し、クランプ制御回路Ｊ８にてパワー素子制御端子Ｊ４に印加される駆動電圧が一定値となるようにクランプしている。
【０００７】
したがって、過電流が所定時間検出されずクランプ指令信号が解除されてクランプ動作制御部Ｊ９によるクランプ制御回路Ｊ８への制御電圧の印加が解除されると、パワー素子Ｊ５を通常通りフルオン状態で動作させ、過電流が検出されてクランプ指令信号が解除されないと、クランプ動作制御部Ｊ９によるクランプ制御回路Ｊ８への制御電圧の印加が継続されて、パワー素子Ｊ５に過電流が流れることが防止される。
【０００８】
さらに、クランプ制御回路Ｊ８を普段使用しないときに制御端子Ｊ８ｃにノイズが印加されると、クランプ制御回路Ｊ８が誤動作してしまう。このため、クランプ制御回路Ｊ８の制御端子Ｊ８ｃと接地端子Ｊ８ｂとの間にインピーダンス回路Ｊ１３が備えられている。したがって、クランプ制御回路Ｊ８の制御端子Ｊ８ｃと接地端子Ｊ８ｂとの間のインピーダンスがインピーダンス回路Ｊ１３によって高くなるようにできるため、ノイズによってクランプ制御回路Ｊ８が誤動作することを防止できる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１０−０３２４７６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記した図１１に示すような回路構成であっても、スイッチング時の基準電圧の変動などによって過渡的にノイズが発生し、パワー素子Ｊ５がオン動作を開始するときにクランプ制御回路Ｊ８が誤動作することがある。このような場合、クランプ制御回路Ｊ８がバイアス回路Ｊ２を通じて電源端子Ｊ３から供給される電流を吸い込み、オン時のパワー素子Ｊ５の動作波形の立ち上がりが遅くなり、負荷Ｊ６への電力供給の立ち上がりにバラツキが生じるという問題が発生する。
【００１１】
本発明は上記点に鑑みて、オン時にパワー素子の立ち上がりが遅くなることを抑制し、負荷への電力供給のバラツキを抑制することができるクランプ回路を備えた負荷駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、請求項１に記載の発明では、パワー素子制御端子（４）への駆動電圧の印加に基づいて駆動される半導体スイッチング素子にて構成されたパワー素子（５）と、オン指令信号としてパワー素子（５）をオンすることを指示するオン指令が出されると、電源端子（３）を通じて印加される電源電圧に基づいて、パワー素子制御端子（４）に駆動電圧を印加するバイアス回路（２）とを有し、負荷（６）に対して電力供給を行う負荷駆動回路を備えていると共に、制御端子（８ｃ）に印加される制御電圧に基づいて、パワー素子制御端子（４）に印加される駆動電圧がクランプ基準電圧（ＲＥＦ１）に近づくようにクランプ動作を行うクランプ制御回路（８）と、駆動電圧に対応する制御電圧を形成し、該制御電圧をクランプ制御回路（８）の制御端子（８ｃ）に対して印加するクランプ電圧回路（１１）と、クランプ制御回路（８）の制御端子（８ｃ）と接地端子（８ｂ）との間の間のインピーダンスを設定するインピーダンス回路（１２）とを有するクランプ回路を備え、クランプ回路には、クランプ制御回路（８）の制御端子（８ｃ）と接地端子（８ｂ）との間の導通状態を制御するスイッチ部（１３）と、パワー素子制御端子（４）に印加される駆動電圧がクランプ基準電圧（ＲＥＦ１）よりも低いクランプオフ制御基準電圧（ＲＥＦ２）以下のときに、スイッチ部（１３）にて制御端子（８ｃ）と接地端子（８ｂ）との間を導通させることで、これらの間のインピーダンスをインピーダンス回路（１２）が設定するインピーダンスよりも低くするインピーダンス制御回路（１４）とを有するクランプ動作オフ固定回路が備えられていることを特徴としている。
【００１３】
このように、スイッチ部（１３）およびインピーダンス制御回路（１４）とにより構成されたクランプ動作オフ固定回路を備えるようにしている。このように構成される負荷駆動装置では、このクランプ動作オフ固定回路により、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）以下のときに、インピーダンス制御回路（１４）にてスイッチ部（１３）を導通させることで、請求項２に記載したようにクランプ制御回路（８）によるクランプ動作をオフさせることができる。
【００１４】
これにより、スイッチング時の基準電圧の変動などによって過渡的にノイズが発生しても、パワー素子（５）がオン動作を開始するときにクランプ制御回路（８）が誤動作することを防止することが可能となり、負荷（６）への電力供給のバラツキを抑制することができる。
【００１５】
例えば、請求項３に記載したように、スイッチ部（１３）としてＭＯＳＦＥＴを用い、インピーダンス制御回路（１４）として、パワー素子制御端子（４）に印加される駆動電圧とクランプオフ制御基準電圧（ＲＥＦ２）とを比較し、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）以下のときにはＭＯＳＦＥＴをオンさせ、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）を超えるとＭＯＳＦＥＴをオフするコンパレータを用いることができる。
【００１６】
また、請求項４に記載したように、スイッチ部（１３）としてＰｃｈ型のＭＯＳＦＥＴを用い、インピーダンス制御回路（１４）として、カレントミラー接続された２つのＭＯＳＦＥＴ（１４ａ、１４ｂ）と２つのＭＯＳＦＥＴ（１４ａ、１４ｂ）のうちの一方のＭＯＳＦＥＴ（１４ａ）に接続された定電流回路（１４ｃ）および他方のＭＯＳＦＥＴ（１４ｂ）に接続された抵抗（１４ｄ）とを有した構成を用いることができる。この場合、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）以下のときには一方のＭＯＳＦＥＴ（１４ａ）側に電流が流れ、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）を超えると他方のＭＯＳＦＥＴ（１４ｂ）側に電流が流れるように構成され、他方のＭＯＳＦＥＴ（１４ｂ）と抵抗（１４ｄ）との間の電位に基づいてＰｃｈ型のＭＯＳＦＥＴがオンオフ制御され、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）以下のときにはＰｃｈ型のＭＯＳＦＥＴがオン、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）を超えるとＰｃｈ型のＭＯＳＦＥＴがオフされるようにすることができる。
【００１７】
また、請求項５に記載したように、スイッチ部（１３）としてＰｃｈ型のＭＯＳＦＥＴを用い、インピーダンス制御回路（１４）として、カレントミラー接続された２つのバイポーラトランジスタ（１４ｅ、１４ｆ）と２つのバイポーラトランジスタ（１４ｅ、１４ｆ）のうちの一方のバイポーラトランジスタ（１４ｅ）に接続された定電流回路（１４ｇ）および他方のバイポーラトランジスタ（１４ｆ）に接続された抵抗（１４ｈ）とを有した構成を用いることができる。この場合、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）以下のときには一方のバイポーラトランジスタ（１４ｅ）側に電流が流れ、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）を超えると他方のバイポーラトランジスタ（１４ｆ）側に電流が流れるように構成され、他方のバイポーラトランジスタ（１４ｅ）と抵抗（１４ｈ）との間の電位に基づいてＰｃｈ型のＭＯＳＦＥＴがオンオフ制御され、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）以下のときにはＰｃｈ型のＭＯＳＦＥＴがオン、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）を超えるとＰｃｈ型のＭＯＳＦＥＴがオフされるようにすることができる。
【００１８】
また、請求項６に記載したように、スイッチ部（１３）としてＰｃｈ型のＭＯＳＦＥＴを用い、インピーダンス制御回路（１４）として、定電流回路（１４ｉ）と、定電流回路（１４ｉ）に対して互いのドレイン同士が接続された２つのＮｃｈ型のＭＯＳＦＥＴ（１４ｊ、１４ｋ）と、２つのＮｃｈ型のＭＯＳＦＥＴ（１４ｊ、１４ｋ）のうちの一方のＭＯＳＦＥＴ（１４ｋ）に接続された抵抗（１４ｍ）とを有してなるコンパレータ回路を用いることができる。この場合、一方のＭＯＳＦＥＴ（１４ｋ）のゲートに対してパワー素子制御端子（４）に印加される駆動電圧が印加され、他方のＭＯＳＦＥＴ（１４ｊ）のゲートに対してクランプオフ基準電圧（ＲＥＦ２）が印加されるようにしており、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）以下のときには他方のＭＯＳＦＥＴ（１４ｊ）側に電流が流れ、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）を超えると一方のＭＯＳＦＥＴ（１４ｋ）側に電流が流れるように構成され、一方のＭＯＳＦＥＴ（１４ｋ）と抵抗（１４ｍ）との間の電位に基づいてＰｃｈ型のＭＯＳＦＥＴがオンオフ制御され、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）以下のときにはＰｃｈ型のＭＯＳＦＥＴがオン、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）を超えるとＰｃｈ型のＭＯＳＦＥＴがオフされるようにすることができる。
【００１９】
さらに、請求項７に記載したように、スイッチ部（１３）としてＰｃｈ型のＭＯＳＦＥＴを用い、インピーダンス制御回路（１４）として、定電流回路（１４ｎ）と、定電流回路（１４ｎ）に対して互いのコレクタ同士が接続された２つのＮＰＮトランジスタ（１４ｏ、１４ｐ）と、２つのＮＰＮトランジスタ（１４ｏ、１４ｐ）のうちの一方のＮＰＮトランジスタ（１４ｐ）に接続された抵抗（１４ｑ）とを有してなるコンパレータ回路を用いることもできる。この場合、一方のＮＰＮトランジスタ（１４ｐ）のベースに対してパワー素子制御端子（４）に印加される駆動電圧が印加され、他方のＮＰＮトランジスタ（１４ｏ）のベースに対してクランプオフ基準電圧（ＲＥＦ２）が印加されるようにしており、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）以下のときには他方のＮＰＮトランジスタ（１４ｏ）側に電流が流れ、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）を超えると一方のＮＰＮトランジスタ（１４ｐ）側に電流が流れるように構成され、一方のＮＰＮトランジスタ（１４ｐ）と抵抗（１４ｑ）との間の電位に基づいてＰｃｈ型のＭＯＳＦＥＴがオンオフ制御され、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）以下のときにはＰｃｈ型のＭＯＳＦＥＴがオン、駆動電圧がクランプオフ制御基準電圧（ＲＥＦ２）を超えるとＰｃｈ型のＭＯＳＦＥＴがオフされるようにすることができる。
【００２０】
また、請求項８に記載したように、クランプ電圧回路（１１）については、パワー素子制御端子（４）とクランプ制御回路（８）の制御端子（８ｃ）との間に接続された抵抗（１１ｎ）によって構成することもできる。この場合、インピーダンス回路（１２）も抵抗によって構成されるようにすれば、クランプ制御回路（８）の制御端子（８ｃ）に、クランプ電圧回路（１１）を構成する抵抗（１１ｎ）とインピーダンス回路（１２）を構成する抵抗とにより駆動電圧が分圧された電圧が印加されるようにすることができる。
【００２１】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態にかかるクランプ回路を備えた負荷駆動装置のブロック構成例を示した図である。
【図２】図１に示すクランプ回路を備えた負荷駆動装置の具体的な回路構成例を示した図である。
【図３】負荷駆動装置の動作時のタイミングチャートである。
【図４】本発明の第２実施形態にかかる負荷駆動装置におけるクランプ回路のみを示した回路図である。
【図５】本発明の第３実施形態にかかる負荷駆動装置におけるクランプ回路のみを示した回路図である。
【図６】本発明の第４実施形態にかかる負荷駆動装置におけるクランプ回路のみを示した回路図である。
【図７】本発明の第５実施形態にかかる負荷駆動装置におけるクランプ回路のみを示した回路図である。
【図８】本発明の第６実施形態にかかる負荷駆動装置におけるクランプ回路のみを示した回路図である。
【図９】本発明の第７実施形態にかかる負荷駆動装置におけるクランプ回路のみを示した回路図である。
【図１０】他の実施形態で説明する負荷６をハイサイド駆動する場合のクランプ回路を備えた負荷駆動装置のブロック構成例を示した図である。
【図１１】従来のクランプ回路を備えた負荷駆動装置の回路構成例を示した図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２４】
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかるクランプ回路を備えた負荷駆動装置のブロック構成例を示した図である。また、図２は、このクランプ回路を備えた負荷駆動装置の具体的な回路構成例を示した図である。これらの図を参照して、本実施形態のクランプ回路を備えた負荷駆動装置について説明する。
【００２５】
図１に示す負荷駆動装置は、負荷駆動回路とクランプ回路を備えた構成とされている。負荷駆動回路は、スイッチング指令端子１からのオン指令信号に基づいて駆動されるバイアス回路２と、電源端子３から印加される電源電圧に基づいてバイアス回路２からパワー素子制御端子４に駆動電圧が入力されるとオンされるパワー素子５とを有し、パワー素子５をオンさせることでパワー素子５に対して接続された負荷６への電力供給を行う。クランプ回路は、パワー素子制御端子４とパワー素子５のＧＮＤ端子となる基準電圧端子７との間に接続されたクランプ制御回路８と、クランプ制御回路８への制御電圧の印加を制御するクランプ動作制御部９とを備え、クランプ指令端子１０を介して入力されるクランプ指令信号に基づいて、クランプ制御回路８への制御電圧の印加を制御し、パワー素子Ｊ５に印加される駆動電圧をクランプする。また、クランプ回路には、クランプ電圧回路１１およびインピーダンス回路１２が備えられ、クランプ電圧回路１１にて駆動電圧の変位に応じた制御電圧を形成しつつ、インピーダンス回路１２にてインピーダンス調整を行い、ノイズによってクランプ制御回路８が誤動作することを防止できるようにしている。
【００２６】
具体的には、図１に示す負荷駆動装置における負荷駆動回路では、スイッチング指令端子１からバイアス回路２に対して図示しないマイコンからオン指令信号が入力されると、電源端子３を通じて駆動電圧がパワー素子制御端子４に印加され、パワー素子５がオンされる。これにより、パワー素子５をオンさせ、パワー素子５に接続された負荷６への電力供給が行われる。
【００２７】
図２に示すように、バイアス回路２は、例えばＭＯＳＦＥＴにて構成され、パワー素子制御端子４を介してパワー素子５をオンオフすることで負荷６へのエネルギー供給のオンオフを制御する。具体的には、オン指令信号がパワー素子５をオフさせることを示すオフ指令からオンさせることを示すオン指令に切り替わったときに電源電圧から順方向電圧Ｖｆだけ電圧降下した電圧を駆動電圧としてパワー素子制御端子４に入力する。オン指令信号は、負荷６の駆動を開始もしくは停止する際にオン指令とオフ指令とが切替わる信号で、外部から入力される。
【００２８】
パワー素子５は、例えば絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴという）で構成される。パワー素子５がＩＧＢＴで構成される場合には、例えば駆動電圧が１５Ｖ程度とされる。ただし、パワー素子５のドライブ時において、オン動作のときに電源とＧＮＤとが短絡した状態になると過電流状態になり、その過電流が素子耐量を超える安全動作領域外の大きさに達すると素子破壊に至る可能性がある。このため、パワー素子５をフルオン状態にする前にハーフオン状態を作り出し、過電流が流れることによる素子破壊を防止している。例えば、パワー素子５がＩＧＢＴで構成される場合、ハーフオン状態の際には駆動電圧が８Ｖ程度とされる。
【００２９】
負荷６は、電力供給のオンオフによって駆動される装置であればどのようなものであっても構わないが、例えばパワー素子５を複数個備えることでインバータを構成すれば、三相モータなどとすることもできる。
【００３０】
また、図１に示す負荷駆動装置に備えられたクランプ回路では、クランプ制御回路８やクランプ動作制御部９、クランプ電圧回路１１およびインピーダンス回路１２により、パワー素子５のパワー素子制御端子４の電圧を一定電圧にするクランプ動作を行う。
【００３１】
クランプ制御回路８は、パワー素子５のパワー素子制御端子４に対して電流供給端子８ａが接続されると共に、ＧＮＤなどの基準電圧ラインに接続される基準電圧端子７に対して接地端子８ｂが接続され、図示しないマイコンからのオン指令信号に基づいてクランプ動作制御部９からの制御電圧が制御端子８ｃに入力されることで駆動される。例えば、図２に示すように、クランプ制御回路８は、ＭＯＳＦＥＴにて構成され、電流供給端子８ａがドレイン端子、接地端子８ｂがソース端子、制御端子８ｃがゲート端子とされる。このクランプ制御回路８により、パワー素子制御端子４側に供給されようとするエネルギーを吸い取り、ＧＮＤ側に流すことで、パワー素子制御端子４がクランプ電圧にクランプされるようにする。
【００３２】
クランプ動作制御部９は、例えばスイッチにて構成されており、マイコンからのオン指令信号などと連動するクランプ指令信号がクランプ指令端子１０を通じて入力されることで、クランプ制御回路８の制御端子８ｃに制御電圧を印加している。
【００３３】
クランプ指令信号は、オン指令信号がパワー素子５をオフさせることを示すオフ指令からオンさせることを示すオン指令に切り替わったときにクランプ動作制御部９からクランプ制御回路８に対して制御電圧を所定時間印加させることを指示する信号である。このクランプ指令信号は、パワー素子５に流れる電流が過電流になっているか否かのセンス結果も反映されており、過電流が検出されなければオン指令が出されてから所定期間経過後にクランプ動作制御部９からクランプ制御回路８への制御電圧の印加を終了し、過電流が検出されるとクランプ動作制御部９からクランプ制御回路８への制御電圧の印加を実行する。
【００３４】
なお、過電流の検出については、従来より公知となっている過電流検出回路などを用いることができる。この過電流検出回路については図示していないが、例えば、パワー素子５を構成するＩＧＢＴをメインＩＧＢＴとセンスＩＧＢＴとに分け、メインＩＧＢＴに流れる電流を所定比で減少させたセンス電流をセンスＩＧＢＴに流させ、そのセンス電流をセンス抵抗の両端電圧として検出することができる。このセンス電流の検出結果に基づいて過電流の検出を行うことができる。
【００３５】
クランプ電圧回路１１は、クランプ制御回路８に印加する制御電圧を形成しており、パワー素子制御端子４に印加される駆動電圧の変化に応じた制御電圧を形成することでクランプ制御回路８を制御し、パワー素子制御端子４に印加される駆動電圧をクランプ電圧にクランプする。例えば、図２に示したように、クランプ電圧回路１１は、定電流回路１１ａと差動増幅回路１１ｂとを有した構成とされる。定電流回路１１ａは、パワー素子制御端子４に印加される駆動電圧に基づいて定電流を形成しており、駆動電圧の変化に応じて定電流の大きさを変化させる。差動増幅回路１１ｂは、駆動電圧がクランプ基準電圧に相当する参照電圧ＲＥＦ１に近づくようにクランプ制御回路８に対して電流を供給する。具体的には、駆動電圧の変化に応じて定電流回路１１ａが形成する定電流の大きさが変化すると、それに対応して差動増幅回路１１ｂの出力する電流が変化し、クランプ制御回路８の電流供給端子８ａと接地端子８ｂとの間のインピーダンスが調整される。これにより、クランプ制御回路８がパワー素子制御端子４側に供給されようとするエネルギーを吸い取る量が制御され、パワー素子制御端子４がクランプ基準電圧にクランプされる。
【００３６】
したがって、過電流が所定時間検出されずクランプ指令信号が解除されてクランプ動作制御部９によるクランプ制御回路８への制御電圧の印加が解除されると、パワー素子５を通常通りフルオン状態で動作させる。そして、過電流が検出されてクランプ指令信号が解除されないと、クランプ動作制御部９によるクランプ制御回路８への制御電圧の印加が継続されて、パワー素子５に過電流が流れることが防止される。
【００３７】
このように、クランプ指令信号により所定時間中はパワー素子制御端子４に入力される駆動電圧をクランプできるため、パワー素子５がオンオフの過渡状態においてミラー領域に入っても、その際の瞬間的な過渡電流を過電流と誤判定しない回路構成とすることができる。
【００３８】
インピーダンス回路１２は、クランプ制御回路８の制御端子８ｃと接地端子８ｂとの間に備えられ、これらの間のインピーダンスを高くするために用いられる。このインピーダンス回路１２によってクランプ制御回路８の制御端子８ｃと接地端子８ｂとの間のインピーダンスを高くすることで、クランプ制御回路８をオンするときの制御端子８ｃと接地端子８ｂとの間の電位差を形成している。
【００３９】
さらに、図１に示す負荷駆動装置に備えられたクランプ回路には、スイッチ部１３およびインピーダンス制御回路１４とにより構成されたクランプ動作オフ固定回路が備えられている。
【００４０】
スイッチ部１３は、制御端子８ｃと接地端子８ｂとの間の導通状態を制御し、これらの間をインピーダンス回路１２のみの場合よりも低インピーダンスとするためのものである。例えば、図２に示すように、スイッチ部１３をＭＯＳＦＥＴによって構成することができる。このスイッチ部１３は、必要時には制御端子８ｃと接地端子８ｂとの間を導通させることで、これらの間を低インピーダンスとする。
【００４１】
インピーダンス制御回路１４は、スイッチ部１３を制御するために用いられる。ここでは、インピーダンス制御回路１４をコンパレータによって構成しており、パワー素子制御端子４に印加される駆動電圧をクランプオフ制御基準電圧に相当する参照電圧ＲＥＦ（図２では参照電圧ＲＥＦ２）と比較し、駆動電圧が参照電圧ＲＥＦ（ＲＥＦ２）以下のときにはスイッチ部１３を導通させる信号を出力し、駆動電圧が参照電圧ＲＥＦ（ＲＥＦ２）を超えるとスイッチ部１３を遮断させる信号を出力する。これにより、駆動電圧が参照電圧ＲＥＦ（ＲＥＦ２）以下のときには、スイッチ部１３が導通状態となり、制御端子８ｃと接地端子８ｂとの間が低インピーダンスとなる。このため、スイッチング時の基準電圧の変動などによって過渡的にノイズが発生しても、パワー素子５がオン動作を開始するときにクランプ制御回路８が誤動作することが防止される。
【００４２】
したがって、クランプ制御回路８の誤動作によってクランプ制御回路８がバイアス回路２を通じて電源端子３から供給される電流を吸い込み、オン時のパワー素子５の動作波形の立ち上がりが遅くなることを抑制できる。このため、負荷６への電力供給の立ち上がりにバラツキが生じることを抑制することが可能となる。
【００４３】
以上のようにして、本実施形態にかかるクランプ回路を備えた負荷駆動装置が構成されている。このように構成された負荷駆動装置は、以下のように動作する。これについて、図３に負荷駆動装置の動作時のタイミングチャートを示して説明する。なお、図３は、図２に示す回路構成例が適用された場合のタイミングチャートを表している。
【００４４】
時点Ｔ１に示すように、図示しないマイコンからのオン指令信号がオフ指令からオン指令に切り替わると、同時にクランプ指令端子１０にクランプ指令信号が入力される。これにより、バイアス回路２を通じてパワー素子制御端子４に駆動電圧が印加され、その駆動電圧が徐々に増加していく。このとき、駆動電圧がクランプオフ制御基準電圧に相当する参照電圧ＲＥＦ２以下の状態では、インピーダンス制御回路１４にてスイッチ部１３が導通するように制御される。
【００４５】
このため、クランプ制御回路８の制御端子８ｃと接地端子８ｂとの間のインピーダンスがインピーダンス回路１２よりも低くなる。したがって、クランプ制御回路８の制御端子８ｃと接地端子８ｂとの間の電位差が小さくなり、制御端子８ｃに印加される制御電圧が小さくなるため、クランプ動作制御部９がクランプ制御回路８をオンしようとしていても、クランプ制御回路８がオンしないようにできる。これにより、クランプ動作がオフされ、スイッチング時の基準電圧の変動などによって過渡的にノイズが発生しても、パワー素子５がオン動作を開始するときにクランプ制御回路８が誤動作することが防止される。
【００４６】
この後、時点Ｔ２に示すように、駆動電圧がクランプオフ制御基準電圧に相当する参照電圧ＲＥＦ２を超えると、インピーダンス制御回路１４にてスイッチ部１３が遮断するように制御される。これにより、クランプ制御回路８の制御端子８ｃと接地端子８ｂとの間がインピーダンス回路１２により設定されたインピーダンスになると共に、パワー素子５がオンする。
【００４７】
そして、時点Ｔ３において、駆動電圧がクランプ基準電圧に相当する参照電圧ＲＥＦ１に至ると、駆動電圧が参照電圧ＲＥＦ１に近づくようにクランプ制御回路８が制御され、クランプ動作が行われる。これにより、ハーフオン状態となり、過電流が流れることによる素子破壊が防止される。
【００４８】
この後、オン指令が出されてから所定時間が経過しても過電流が検出されないと、時点Ｔ４においてクランプ指令端子１０からのクランプ制御信号が解除され、クランプ動作制御部９がオフされる。これにより、パワー素子制御端子４に印加される駆動電圧がさらに上昇し、パワー素子５がハーフオン状態からフルオン状態に移行する。
【００４９】
一方、時点Ｔ５において、図示しないマイコンからのオン指令信号がオン指令からオフ指令に切り替わると、パワー素子制御端子４に印加される駆動電圧が低下し始める。そして、時点Ｔ６において、駆動電圧がクランプオフ制御基準電圧に相当する参照電圧ＲＥＦ２以下の状態になると、インピーダンス制御回路１４にてスイッチ部１３が再び導通するように制御される。
【００５０】
このため、クランプ制御回路８の制御端子８ｃと接地端子８ｂとの間のインピーダンスがインピーダンス回路１２よりも低くなり、再度オン指令が出された時にも、クランプ制御回路８がオンしないようにできる。
【００５１】
以上説明したように、本実施形態にかかるクランプ回路を備えた負荷駆動装置では、スイッチ部１３およびインピーダンス制御回路１４とにより構成されたクランプ動作オフ固定回路を備えるようにしている。そして、このクランプ動作オフ固定回路により、駆動電圧がクランプオフ制御基準電圧に相当する参照電圧ＲＥＦ２以下のときには、インピーダンス制御回路１４にてスイッチ部１３を導通させることで、クランプ制御回路８によるクランプ動作をオフさせるようにしている。
【００５２】
これにより、スイッチング時の基準電圧の変動などによって過渡的にノイズが発生しても、パワー素子５がオン動作を開始するときにクランプ制御回路８が誤動作することを防止することが可能となり、負荷６への電力供給のバラツキを抑制することができる。
【００５３】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してインピーダンス制御回路１４等の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００５４】
図４は、負荷駆動装置におけるクランプ回路のみを示した回路図である。この回路では、負荷駆動装置におけるクランプ回路のみを示してあるが、負荷駆動回路については第１実施形態と同様である。
【００５５】
図４に示すように、本実施形態では、インピーダンス制御回路１４をカレントミラー回路によって構成している。
【００５６】
インピーダンス制御回路１４は、カレントミラー接続された２つのＭＯＳＦＥＴ１４ａ、１４ｂと、一方のＭＯＳＦＥＴ１４ａに接続された定電流回路１４ｃおよび他方のＭＯＳＦＥＴ１４ｂに接続された抵抗１４ｄを有した構成とされている。このような構成では、Ｐｃｈ型のＭＯＳＦＥＴにて構成されたスイッチ部１３が通常時にはオンさせられており、パワー素子制御端子４に印加される駆動電圧が参照電圧ＲＥＦ２より高くなると、ＭＯＳＦＥＴ１４ｂ側に電流が流れ、ＭＯＳＦＥＴ１４ｂと抵抗１４ｄとの間の電位が上昇してスイッチ部１３をオフさせる。このような構成により、インピーダンス制御回路１４を構成することもできる。
【００５７】
同様に、本実施形態では、クランプ電圧回路１１についても、カレントミラー回路によって構成している。
【００５８】
クランプ電圧回路１１は、カレントミラー接続された２つのＭＯＳＦＥＴ１１ａ、１１ｂおよび定電流回路１１ｃを有した構成とされている。このような構成では、パワー素子制御端子４に印加される駆動電圧が参照電圧ＲＥＦ１より高くなると、ＭＯＳＦＥＴ１１ｂ側に電流が流れ、クランプ制御回路８に対して電流が供給されるようにできる。このような構成により、クランプ電圧回路１１を構成することもできる。
【００５９】
このように、カレントミラー回路によってインピーダンス制御回路１４を構成するようにしても、第１実施形態と同様の効果を得ることができる。この場合、クランプ電圧回路１１についても、インピーダンス制御回路１４と同様にカレントミラー回路で構成しても良い。
【００６０】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態も、第１実施形態に対してインピーダンス制御回路１４等の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００６１】
図５は、負荷駆動装置におけるクランプ回路のみを示した回路図である。この回路では、負荷駆動装置におけるクランプ回路のみを示してあるが、負荷駆動回路については第１実施形態と同様である。
【００６２】
図５に示すように、本実施形態では、インピーダンス制御回路１４をバイポーラトランジスタによるカレントミラー回路によって構成している。
【００６３】
インピーダンス制御回路１４は、カレントミラー接続された２つのＰＮＰトランジスタ１４ｅ、１４ｆ、定電流回路１４ｇおよび抵抗１４ｈを有した構成とされている。このような構成でも、Ｐｃｈ型のＭＯＳＦＥＴにて構成されたスイッチ部１３が通常時にはオンさせられており、パワー素子制御端子４に印加される駆動電圧が参照電圧ＲＥＦ２より高くなると、ＰＮＰトランジスタ１４ｆ側に電流が流れ、ＰＮＰトランジスタ１４ｆと抵抗１４ｈとの間の電位が上昇してスイッチ部１３をオフさせる。このような構成により、インピーダンス制御回路１４を構成することもできる。
【００６４】
同様に、本実施形態では、クランプ電圧回路１１についても、バイポーラトランジスタによるカレントミラー回路によって構成している。
【００６５】
クランプ電圧回路１１は、カレントミラー接続された２つのＰＮＰトランジスタ１１ｄ、１１ｅおよび定電流回路１１ｆを有した構成とされている。このような構成では、パワー素子制御端子４に印加される駆動電圧が参照電圧ＲＥＦ１より高くなると、ＰＮＰトランジスタ１１ｅ側に電流が流れ、クランプ制御回路８に対して電流が供給されるようにできる。このような構成により、クランプ電圧回路１１を構成することもできる。
【００６６】
このように、バイポーラトランジスタによるカレントミラー回路によってインピーダンス制御回路１４を構成するようにしても、第１実施形態と同様の効果を得ることができる。この場合、クランプ電圧回路１１についても、インピーダンス制御回路１４と同様にカレントミラー回路で構成しても良い。
【００６７】
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態も、第１実施形態に対してインピーダンス制御回路１４等の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００６８】
図６は、負荷駆動装置におけるクランプ回路のみを示した回路図である。この回路では、負荷駆動装置におけるクランプ回路のみを示してあるが、負荷駆動回路については第１実施形態と同様である。
【００６９】
図６に示すように、本実施形態では、インピーダンス制御回路１４をコンパレータ回路によって構成している。
【００７０】
インピーダンス制御回路１４は、定電流回路１４ｉ、互いのドレイン同士が定電流回路１４ｉに接続された２つのＮｃｈ型のＭＯＳＦＥＴ１４ｊ、１４ｋおよび抵抗１４ｍを有した構成とされている。そして、一方のＭＯＳＦＥＴ１４ｊのゲートに参照電圧ＲＥＦ２が印加され、他方のＭＯＳＦＥＴ１４ｋのゲートにパワー素子制御端子４に印加される駆動電圧が印加されるようにしている。このような構成では、パワー素子制御端子４に印加される駆動電圧が参照電圧ＲＥＦ２より低いときには定電流回路１４ｉからの電流がＭＯＳＦＥＴ１４ｊ側に流れるため、Ｐｃｈ型のＭＯＳＦＥＴにて構成されたスイッチ部１３がオンした状態となる。そして、パワー素子制御端子４に印加される駆動電圧が参照電圧ＲＥＦ２より高くなると、ＭＯＳＦＥＴ１４ｋ側に電流が流れ、ＭＯＳＦＥＴ１４ｋと抵抗１４ｍとの間の電位が上昇してスイッチ部１３をオフさせる。このような構成により、インピーダンス制御回路１４を構成することもできる。
【００７１】
同様に、本実施形態では、クランプ電圧回路１１についても、バイポーラトランジスタによるカレントミラー回路によって構成している。
【００７２】
クランプ電圧回路１１は、定電流回路１１ｇ、互いのドレイン同士が定電流回路１１ｇに接続されたＮｃｈ型のＭＯＳＦＥＴ１１ｈ、１１ｉを有した構成とされている。このような構成では、パワー素子制御端子４に印加される駆動電圧が参照電圧ＲＥＦ１より高くなると、ＭＯＳＦＥＴ１１ｈ側に電流が流れ、クランプ制御回路８に対して電流が供給されるようにできる。このような構成により、クランプ電圧回路１１を構成することもできる。
【００７３】
このように、ＭＯＳＦＥＴ１４ｊ、１４ｋのゲート電圧同士を比較してスイッチ部１３のオンオフを制御するコンパレータ回路によってインピーダンス制御回路１４を構成するようにしても、第１実施形態と同様の効果を得ることができる。この場合、クランプ電圧回路１１についても、インピーダンス制御回路１４と同様にコンパレータ回路で構成しても良い。
【００７４】
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態も、第１実施形態に対してインピーダンス制御回路１４等の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００７５】
図７は、負荷駆動装置におけるクランプ回路のみを示した回路図である。この回路では、負荷駆動装置におけるクランプ回路のみを示してあるが、負荷駆動回路については第１実施形態と同様である。
【００７６】
図７に示すように、本実施形態では、インピーダンス制御回路１４をバイポーラトランジスタによるコンパレータ回路によって構成している。
【００７７】
インピーダンス制御回路１４は、定電流回路１４ｎ、互いのコレクタ同士が定電流回路１４ｎに接続されたＮＰＮトランジスタ１４ｏ、１４ｐおよび抵抗１４ｑを有した構成とされている。そして、一方のＮＰＮトランジスタ１４ｏのベースに参照電圧ＲＥＦ２が印加され、他方のＮＰＮトランジスタ１４ｐのベースにパワー素子制御端子４に印加される駆動電圧が印加されるようにしている。このような構成では、パワー素子制御端子４に印加される駆動電圧が参照電圧ＲＥＦ２より低いときには定電流回路１４ｎからの電流がトランジスタ１４ｏ側に流れるため、Ｐｃｈ型のＭＯＳＦＥＴにて構成されたスイッチ部１３がオンした状態となる。そして、パワー素子制御端子４に印加される駆動電圧が参照電圧ＲＥＦ２より高くなると、ＮＰＮトランジスタ１４ｐ側に電流が流れ、ＮＰＮトランジスタ１４ｐと抵抗１４ｑとの間の電位が上昇してスイッチ部１３をオフさせる。このような構成により、インピーダンス制御回路１４を構成することもできる。
【００７８】
同様に、本実施形態では、クランプ電圧回路１１についても、バイポーラトランジスタによるコンパレータ回路によって構成している。
【００７９】
クランプ電圧回路１１は、定電流回路１１ｊ、互いのドレイン同士が定電流回路１１ｊに接続されたＮＰＮトランジスタ１１ｋ、１１ｍを有した構成とされている。このような構成では、パワー素子制御端子４に印加される駆動電圧が参照電圧ＲＥＦ１より高くなると、ＮＰＮトランジスタ１１ｍ側に電流が流れ、クランプ制御回路８に対して電流が供給されるようにできる。このような構成により、クランプ電圧回路１１を構成することもできる。
【００８０】
このように、ＮＰＮトランジスタ１４ｏ、１４ｐのベース電圧同士を比較してスイッチ部１３のオンオフを制御するコンパレータ回路によってインピーダンス制御回路１４を構成するようにしても、第１実施形態と同様の効果を得ることができる。この場合、クランプ電圧回路１１についても、インピーダンス制御回路１４と同様にコンパレータ回路で構成しても良い。
【００８１】
（第６実施形態）
本発明の第６実施形態について説明する。本実施形態は、第１実施形態に対してクランプ電圧回路１１等の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００８２】
図８は、負荷駆動装置におけるクランプ回路のみを示した回路図である。この回路では、負荷駆動装置におけるクランプ回路のみを示してあるが、負荷駆動回路については第１実施形態と同様である。
【００８３】
図８に示すように、本実施形態では、クランプ電圧回路１１をクランプ制御回路８における電流供給端子８ａと制御端子８ｃの間に接続した抵抗１１ｎによって構成し、この抵抗１１ｎとインピーダンス回路１２を構成する抵抗とによって分圧抵抗を構成している。また、クランプ制御回路８をＮＰＮトランジスタによって構成している。このような構成では、抵抗１１ｎおよびインピーダンス回路１２を構成する抵抗とにより分圧された駆動電圧が参照電圧ＲＥＦ２より高くなると、ＮＰＮトランジスタで構成されたクランプ制御回路８がオンするようにできる。このように、クランプ電圧回路１１を抵抗により構成し、インピーダンス回路１２を構成する抵抗と共に分圧抵抗を構成するようにしても良い。
【００８４】
なお、このような構成とする場合、図８に示したようにインピーダンス制御回路１４を構成するコンパレータの参照電圧ＲＥＦと比較される駆動電圧に対応する電圧を分圧抵抗１５ａ、１５ｂによる分圧部１５にて分圧する構造としても良い。
【００８５】
（第７実施形態）
本発明の第７実施形態について説明する。本実施形態も、第１実施形態に対してクランプ電圧回路１１等の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００８６】
図９は、負荷駆動装置におけるクランプ回路のみを示した回路図である。この回路では、負荷駆動装置におけるクランプ回路のみを示してあるが、負荷駆動回路については第１実施形態と同様である。
【００８７】
図９に示すように、本実施形態では、第７実施形態と同様にクランプ電圧回路１１をクランプ制御回路８における電流供給端子８ａと制御端子８ｃの間に接続した抵抗１１ｎによって構成する場合において、クランプ制御回路８をＮｃｈ型のＭＯＳＦＥＴによって構成している。このように、第７実施形態に対して、クランプ制御回路８をＭＯＳＦＥＴによって構成することもできる。
【００８８】
（他の実施形態）
上記各実施形態では、クランプ制御回路８やクランプ電圧回路１１およびスイッチ部１３などをＭＯＳＦＥＴやバイポーラトランジスタによって構成する例を挙げたが、各実施形態それぞれにおいてＭＯＳＦＥＴとバイポーラトランジスタとを組み合わせて使用しても良い。例えば、第６実施形態において、クランプ制御回路８をバイポーラトランジスタとし、スイッチ部１３をＭＯＳＦＥＴで構成する場合について説明したが、第１〜第５実施形態についても、クランプ制御回路８をバイポーラトランジスタとし、スイッチ部１３をＭＯＳＦＥＴとしても良い。また、第６、第７実施形態では、クランプ電圧回路１１を抵抗１１ｎによって構成する場合について説明したが、第１〜第５実施形態についても、同様の構成を適用することもできる。
【００８９】
また、上記実施形態では、負荷６のローサイド側にパワー素子５が配置されることで負荷６をローサイド駆動する形態に本発明を適用した場合について説明したが、本発明をハイサイド駆動する形態に対して適用することもできる。図１０は、負荷６をハイサイド駆動する場合のクランプ回路を備えた負荷駆動装置のブロック構成例を示した図である。この図に示すように、電源にパワー素子５が接続されることで、パワー素子５が負荷６のハイサイド側に配置されるようにしている。このように、負荷６のハイサイド側にパワー素子５が配置されることで負荷６をハイサイド駆動する形態に本発明を適用しても良い。
【符号の説明】
【００９０】
１    スイッチング指令端子
２    バイアス回路
３    電源端子
４    パワー素子制御端子
５    パワー素子
６    負荷
７    基準電圧端子
８    クランプ制御回路
８ａ  電流供給端子
８ｂ  接地端子
８ｃ  制御端子
９    クランプ動作制御部
１０  クランプ指令端子
１１  クランプ電圧回路
１２  インピーダンス回路
１３  スイッチ部
１４  インピーダンス制御回路
【図１】
0005387545.tif 000002
【図２】
0005387545.tif 000003
【図３】
0005387545.tif 000004
【図４】
0005387545.tif 000005
【図５】
0005387545.tif 000006
【図６】
0005387545.tif 000007
【図７】
0005387545.tif 000008
【図８】
0005387545.tif 000009
【図９】
0005387545.tif 000010
【図１０】
0005387545.tif 000011
【図１１】
0005387545.tif 000012