(57)【特許請求の範囲】
【請求項１】
論理回路に関する情報を示す回路情報と、前記論理回路同士を接続するワイヤの情報を示す接続情報と、各論理回路の種別とに基づいて、各論理回路に対して設定されたタイミング制約を前記ワイヤを辿って伝播させる伝播部と、
前記伝播部によって前記ワイヤに異なる複数のタイミング制約が伝播されたか否かを判定する判定部と、
前記判定部によって前記ワイヤに異なる複数の前記タイミング制約が伝播されたと判定された場合には、当該ワイヤに伝播したタイミング制約が重複していることを示す情報を出力する出力部と、
を有することを特徴とするタイミング制約生成支援装置。
【請求項２】
前記判定部は、前記伝播部によって前記ワイヤに同じ種別のタイミング制約が複数伝播され、かつ、各タイミング制約が示す設定値が異なる場合には、前記ワイヤに異なる複数のタイミング制約が伝播されたと判定することを特徴とする請求項１に記載のタイミング制約生成支援装置。
【請求項３】
前記伝播部は、前記回路情報および前記接続情報を用いるとともに、前記タイミング制約が前記ワイヤに伝播するか否かを示す条件を用いて、各論理回路に対して設定された各タイミング制約を前記ワイヤを辿って伝播させることを特徴とする請求項１又は２に記載のタイミング制約生成支援装置。
【請求項４】
前記出力部は、前記判定部によって前記ワイヤに異なる複数のタイミング制約が伝播されたと判定された場合には、当該ワイヤ部分を強調した回路図を出力することを特徴とする請求項１に記載のタイミング制約生成支援装置。
【請求項５】
論理回路に関する情報を示す回路情報と、前記論理回路同士を接続するワイヤの情報を示す接続情報と、各論理回路の種別とに基づいて、各論理回路に対して設定されたタイミング制約を前記ワイヤを辿って伝播させる伝播手順と、
前記伝播手順によって前記ワイヤに異なる複数のタイミング制約が伝播されたか否かを判定する判定手順と、
前記判定手順によって前記ワイヤに異なる複数の前記タイミング制約が伝播されたと判定された場合には、当該ワイヤに伝播したタイミング制約が重複していることを示す情報を出力する出力手順と、
をコンピュータに実行させることを特徴とするタイミング制約生成支援プログラム。
【請求項６】
タイミング制約生成支援装置が実行するタイミング制約生成支援方法であって、
論理回路に関する情報を示す回路情報と、前記論理回路同士を接続するワイヤの情報を示す接続情報と、各論理回路の種別とに基づいて、各論理回路に対して設定されたタイミング制約を前記ワイヤを辿って伝播させる伝播工程と、
前記伝播工程において前記ワイヤに異なる複数のタイミング制約が伝播されたか否かを判定する判定工程と、
前記判定工程において前記ワイヤに異なる複数の前記タイミング制約が伝播されたと判定された場合には、当該ワイヤに伝播したタイミング制約が重複していることを示す情報を出力する出力工程と、
を含むことを特徴とするタイミング制約生成支援方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイミング制約生成支援装置、タイミング制約生成支援プログラム、及び、タイミング制約生成支援方法に関する。
【背景技術】
【０００２】
従来、多くの機能を一つのＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）に格納した大規模回路の開発が行われている。このような大規模回路の開発においては、多数の論理設計者がモジュールごとに回路を開発している。大規模回路をモジュールごとに開発する場合には、回路の大規模化に伴って、各モジュールを接続する際の配線ができなくなる場合がある。このような問題を早期に抽出し、抽出した問題を解決するため、開発者は、回路の仕様が未確定の状態でレイアウト工程や論理設計を繰り返し行っている。【０００３】
このような大規模回路のレイアウト工程においては、各モジュールの回路情報と各モジュールに適用されるタイミング制約とを用いて、タイミング違反が発生するか否かを判定する静的タイミング検証が行われる。また、このような静的タイミング検証においては、回路情報とタイミング制約とを用いて、タイミング違反が発生するか否かを判定する情報処理装置が用いられる。【０００４】
ここで、図１４を用いて、従来のレイアウト工程について説明する。図１４は、従来のレイアウト工程を説明するためのフローチャートである。図１４に例示するレイアウト工程の例では、モジュールごとに仕様を決定し（ステップＳ１）、論理設計（ステップＳ２）及びタイミング制約の作成を行い（ステップＳ３）、その後、モジュールの論理合成を行う（ステップＳ４）。そして、回路全体の組み上げ（ステップＳ５）を行った後に、タイミング違反が発生するか否かを判別するため、情報処理装置を用いた静的タイミング検証（ステップＳ６）が実行される。【０００５】
また、静的タイミング検証によって、タイミング違反が発生すると判定されなかった場合には、各モジュールの配置及び配線（ステップＳ７）が行われ、再度静的タイミング検証が行われる（ステップＳ８）。その後、再度の静的タイミング検証においてタイミング違反が発生しなかった場合には、回路全体のタイミングがＦｉｘ（固定）となる（ステップＳ９）。【０００６】
ここで、設計上の誤りがモジュールの回路に存在する場合やタイミング制約に誤りが存在する場合には、モジュール間での送受信タイミングがずれるタイミング違反が発生する。つまり、静的タイミング検証を行う情報処理装置は、設計上の誤りが存在する場合やタイミング制約に誤りが存在する場合には、タイミング違反の発生を検出する。このような場合には、開発者は、検出されたタイミング違反がタイミング制約の誤りを原因とする誤検出であるか否かを手動で判別する。【０００７】
ここで、図１５を用いて、従来の静的タイミング検証について説明する。図１５は、従来の静的タイミング検証を説明するためのフローチャートである。例えば、図１５に示す例では、モジュールごとのタイミング制約が開発者によって作成される（ステップＳ１０）。そして、作成されたタイミング制約と各モジュールの回路情報とを用いた静的タイミング検証が情報処理装置によって行われる（ステップＳ１１）。【０００８】
また、情報処理装置によってタイミング違反が無いと判別された場合には（ステップＳ１２否定）、タイミングがＦｉｘされる（ステップＳ１３）。一方、情報処理装置によってタイミング違反が発生すると判別された場合には（ステップＳ１２肯定）、タイミング違反の原因がタイミング制約の誤りによる誤検出であるか否かを開発者が手動で判別する（ステップＳ１４）。【０００９】
そして、タイミング違反の原因がタイミング制約の誤りによる誤検出であると開発者が判別した場合には（ステップＳ１４肯定）、開発者によってタイミング制約が修正される（ステップＳ１５）。一方、タイミング制約の原因がタイミング制約の誤りによる誤検出ではないと開発者が判別した場合には（ステップＳ１４否定）、各モジュール回路の修正が行われる（ステップＳ１６）。【００１０】
ここで、図１６〜１８を用いて、タイミング制約の誤りを原因としてタイミング違反が検出される例について説明する。なお、図１６は、従来のタイミング制約設定を説明するための図である。また、図１７は、マルチサイクルが適用される範囲を説明するための図である。また、図１８は、タイミング制約の重複を説明するための図である。【００１１】
例えば、図１６に示す例では、出力がマルチサイクル「４」のタイミング制約がモジュールＡに設定され、入力がマルチサイクル「２」のタイミング制約がモジュールＣに設定される。このような場合には、図１７中αで示すようにモジュールＡからモジュールＣまでの間がマルチサイクル「４」の適用範囲となる。また、図１７中βで示すようにモジュールＡからモジュールＣまでの間、及び、モジュールＢからモジュールＣまでの間がマルチサイクル「２」の適用範囲となる。【００１２】
結果として、図１８中γに示すように、モジュールＡからモジュールＣまでの間に、異なる値のマルチサイクル「２」とマルチサイクル「４」とが同時に適用されてしまう。このような場合には、静的タイミング検証に使用するツールによって異なるタイミング制約が選択される結果、タイミング違反を検出してしまう。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００５−１２２５７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、上述した静的タイミング検証が誤検出であるか否かを判別する方法では、タイミング違反の原因がタイミング制約の誤りであるか否かを人手で判別するので、誤検出の確認のための工数が増大するという問題があった。【００１５】
本願に開示の技術は、上述した問題に鑑みてなされたものであって、タイミング制約の誤りを検出するので、タイミング違反の原因がタイミング制約の誤りであるか否かを判別する工数を削減することができる。
【課題を解決するための手段】
【００１６】
本願に開示の技術は、一つの態様によれば、論理回路に関する情報を示す回路情報と、論理回路同士を接続するワイヤの情報を示す接続情報と、各論理回路の種別とに基づいて、各論理回路に対して設定されたタイミング制約をワイヤを辿って伝播させるタイミング制約生成支援装置である。また、タイミング制約生成支援装置は、ワイヤに異なる複数のタイミング制約が伝播されたか否かを判定する。そして、タイミング制約生成支援装置は、ワイヤに異なる複数の前記タイミング制約が伝播されたと判定した場合には、ワイヤに伝播したタイミング制約が重複していることを示す情報を出力する。
【発明の効果】
【００１７】
本願に開示の技術は、一つの態様によれば、タイミング制約の誤りを検出するので、タイミング違反の原因がタイミング制約の誤りであるか否かを判別する工数を削減することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、実施例１に係る情報処理装置を説明するための図である。
【図２】図２は、回路情報の一例を説明するための図である。
【図３】図３は、タイミング制約の一例を説明するための図である。
【図４】図４は、インスタンス情報とワイヤー情報とを生成する処理の一例を説明するための図である。
【図５】図５は、回路情報が示す回路図の一例を説明するための図である。
【図６】図６は、タイミング制約の追加を説明するための図である。
【図７】図７は、タイミング制約の伝播の一例を説明するための図である。
【図８】図８は、タイミング制約の伝播条件の一例を説明するための図である。
【図９】図９は、タイミング制約の重複の一例を説明するための図である。
【図１０】図１０は、出力される回路図の一例を説明するための図である。
【図１１】図１１は、実施例１に係るタイミング制約生成支援装置が実行する処理の一例を説明するためのフローチャートである。
【図１２】図１２は、タイミング制約の伝播処理と比較処理との一例を説明するためのフローチャートである。
【図１３】図１３は、タイミング制約生成支援プログラムを実行するコンピュータの一例を説明するための図である。
【図１４】図１４は、従来のレイアウト工程を説明するためのフローチャートである。
【図１５】図１５は、従来の静的タイミング検証を説明するためのフローチャートである。
【図１６】図１６は、従来のタイミング制約設定を説明するための図である。
【図１７】図１７は、マルチサイクルが適用される範囲を説明するための図である。
【図１８】図１８は、タイミング制約の重複を説明するための図である。
【発明を実施するための形態】
【００１９】
以下に添付図面を参照して本願に係るタイミング制約生成支援装置について説明する。
【実施例１】
【００２０】
以下の実施例１では、図１を用いて、タイミング制約生成支援装置を有する情報処理装置について説明する。図１は、実施例１に係る情報処理装置を説明するための図である。なお、情報処理装置は、少なくともタイミング制約生成支援を行うワークステーションである。【００２１】
図１に示すように、情報処理装置１は、タイミング制約生成支援装置２を有する。また、情報処理装置１は、回路情報記憶部３、タイミング制約記憶部４、及び、モニタ１４と接続される。タイミング制約生成支援装置２は、インスタンス情報記憶部５、ワイヤー情報記憶部６、タイミング制約重複確認部７を有する。また、タイミング制約重複確認部７は、回路情報解析部８、インスタンス情報検索部９、ワイヤー情報検索部１０、伝播部１１、判定部１２、出力部１３を有する。【００２２】
回路情報記憶部３は、回路情報を記憶する記憶部である。具体的には、回路情報記憶部３は、モジュール名、インスタンス名、ピン名、論理情報、ワイヤー名、ドライバピン名、レシーバピン名回路の詳細情報として有する回路情報を記憶する。例えば、回路情報記憶部３は、図２に例示する回路情報を記憶する。図２は、回路情報の一例を説明するための図である。【００２３】
タイミング制約記憶部４は、タイミング制約を記憶する。具体的には、タイミング制約記憶部４は、タイミング制約が適用されるモジュール及びタイミング制約が伝播するワイヤが接続されたピン名を有するタイミング制約を記憶する。図３に示す例では、タイミング制約記憶部４は、タイミング制約「ｓｅｔ＿ｍｕｌｔｉｃｙｃｌｅ＿ｐａｔｈ  ２  −ｓｅｔｕｐ−ｓｔａｒｔ−ｆｒｏｍ［ｇｅｔ＿ｐｉｎｓＤＡＴＡ＿ＩＮ＿Ａ＊］」を記憶する。また、図３に示す例では、タイミング制約記憶部４は、タイミング制約「ｓｅｔ＿ｍｕｌｔｉｃｙｃｌｅ＿ｐａｔｈ  ４  −ｓｅｔｕｐ−ｓｔａｒｔ−ｔｈｒｏｕｇｈ［ｇｅｔ＿ｐｉｎｓ  ｉｎｓｔ＿ＩＮ＿Ｂ／Ｃ＊］」を記憶する。図３は、タイミング制約の一例を説明するための図である。【００２４】
図１に戻って、インスタンス情報記憶部５は、論理回路に関する情報であるインスタンス情報を記憶する。具体的には、インスタンス情報記憶部５は、回路情報記憶部３に記憶された回路情報から後述する回路情報解析部８が作成したインスタンス情報を記憶する。例えば、インスタンス情報記憶部５は、モジュール名「ＳＣＶＯＲ」、インスタンス名「ｉｎｓｔ＿Ａ１」、入力ピン「Ａ」及び「Ｂ」、出力ピン「Ｙ」、論理情報「Ｙ＝Ａ  ｏｒ  Ｂ」が関連付けられたインスタンス情報を記憶する。つまり、インスタンス情報記憶部５は、入力ピン「Ａ」及び「Ｂ」を有し、出力ピン「Ｙ」を有するＯＲ回路「ｉｎｓｔ＿Ａ１」についてのインスタンス情報を記憶する。【００２５】
ワイヤー情報記憶部６は、論理回路同士の接続関係を示すワイヤー情報を記憶する。つまり、ワイヤー情報記憶部６は、各論理回路同士を接続するワイヤーを示す情報を記憶する。具体的には、ワイヤー情報記憶部６は、回路情報記憶部３に記憶された回路情報から後述する回路情報解析部８が作成したワイヤー情報を記憶する。【００２６】
例えば、ワイヤー情報記憶部６は、ワイヤー名「ｗｉｒｅ＿２」、ドライバピン名「ＤＡＴＡ＿ＩＮ＿Ａ［２］」、レシーバピン名「ｉｎｓｔ＿Ｂ／Ａ［２］」が関連付けられたワイヤー情報を記憶する。さらに、ワイヤー情報記憶部６は、各ワイヤー情報にタイミング制約を格納するタイミング制約格納領域を付加して記憶する。このタイミング制約格納領域には、後述するように、伝播部１１によって、タイミング制約が格納される。【００２７】
回路情報解析部８は、回路情報記憶部３に記憶された回路情報を解析し、解析された回路情報からインスタンス情報とワイヤー情報とを作成する。具体的には、回路情報解析部８は、回路情報記憶部３に記憶された回路情報を解析し、解析された回路情報に含まれる回路の詳細情報を取得する。【００２８】
その後、回路情報解析部８は、作成したインスタンス情報をインスタンス情報記憶部５に記憶させる。また、回路情報解析部８は、作成したワイヤー情報をワイヤー情報記憶部６に記憶させる。また、回路情報解析部８は、作成したインスタンス情報とワイヤー情報とを用いて、回路情報が示す回路図を作成する。そして、回路情報解析部８は、作成した回路図をモニタ１４に表示させる。【００２９】
例えば、図４に示す例では、回路情報解析部８は、モジュール名「ＳＶＣＯＲ２００１０」、インスタンス名「ｉｎｓｔ＿Ａ１」、入力ピン「Ａ」及び「Ｂ」、出力ピン「Ｙ」、論理情報「Ｙ＝Ａ  ｏｒ  Ｂ」が格納されたインスタンス情報を作成する。そして、回路情報解析部８は、作成したインスタンス情報をインスタンス情報記憶部５に記憶させる。【００３０】
また、図４に示す例では、回路情報解析部８は、ワイヤー名「ｗｉｒｅ＿２」、ドライバピン名「ＤＡＴＡ＿ＩＮ＿Ａ［２］」、レシーバピン名「ｉｎｓｔ＿Ｂ／Ａ［２］」を格納するとともに、タイミング制約格納領域を確保したワイヤー情報を作成する。そして、回路情報解析部８は、作成したワイヤー情報をワイヤー情報記憶部６に記憶させる。【００３１】
また、図５に示す例では、回路情報解析部８は、ＤＡＴＡ＿ＩＮ＿Ａ［０：７］、ＤＡＴＡ＿ＩＮ＿Ｂ［０：７］、ｉｎｓｔ＿Ａ、ｉｎｓｔ＿Ｂを複数のワイヤで接続した回路図を作成し、作成した回路図をモニタ１４に表示させる。図５は、回路情報が示す回路図の一例を説明するための図である。【００３２】
図１に戻り、インスタンス情報検索部９は、タイミング制約を取得し、タイミング制約が設定された論理回路を示すインスタンス情報をインスタンス情報記憶部５から検索する。具体的には、インスタンス情報検索部９は、タイミング制約記憶部４に記憶されたタイミング制約を取得する。【００３３】
そして、インスタンス情報検索部９は、取得されたタイミング制約を解析し、タイミング制約に含まれるインスタンス情報を取得する。そして、インスタンス情報検索部９は、取得したインスタンス情報を解析し、インスタンス情報に含まれるピン名を取得する。その後、インスタンス情報検索部９は、取得したピン名と取得したタイミング制約とをワイヤー情報検索部１０に通知する。【００３４】
例えば、インスタンス情報検索部９は、タイミング制約「ｓｅｔ＿ｍｕｌｔｉｃｙｃｌｅ＿ｐａｔｈ  ２  −ｓｅｔｕｐ−ｓｔａｒｔ−ｆｒｏｍ［ｇｅｔ＿ｐｉｎｓＤＡＴＡ＿ＩＮ＿Ａ＊］」を取得する。このような場合には、インスタンス情報検索部９は、取得したタイミング制約を解析し、タイミング制約に含まれる「ｇｅｔ＿ｐｉｎｓＤＡＴＡ＿ＩＮ＿Ａ＊」から、インスタンス名「ＴＯＰ」を判別する。また、インスタンス情報検索部９は、タイミング制約に含まれる「ｇｅｔ＿ｐｉｎｓＤＡＴＡ＿ＩＮ＿Ａ＊」から、ピン名「ＤＡＴＡ＿ＩＮ＿Ａ＊」を判別する。なお、「＊」は、任意の文字、数字を表す記号である。【００３５】
そして、インスタンス情報検索部９は、判別されたインスタンス名「ＴＯＰ」を用いて、インスタンス情報記憶部５に記憶されたインスタンス情報のうち、インスタンス名に「ＴＯＰ」が格納されたインスタンス情報を検索する。また、インスタンス情報検索部９は、インスタンス名が「ＴＯＰ」であるインスタンス情報に格納された出力ピン名から「ＤＡＴＡ＿ＩＮ＿Ａ＊」と合致するピン名「ＤＡＴＡ＿ＩＮ＿Ａ［２］」を取得する。【００３６】
そして、インスタンス情報検索部９は、取得された出力ピン名「ＤＡＴＡ＿ＩＮ＿Ａ［２］」をワイヤー情報検索部１０に通知する。また、インスタンス情報検索部９は、取得されたタイミング制約「ｓｅｔ＿ｍｕｌｔｉｃｙｃｌｅ＿ｐａｔｈ  ２  −ｓｅｔｕｐ−ｓｔａｒｔ−ｆｒｏｍ［ｇｅｔ＿ｐｉｎｓＤＡＴＡ＿ＩＮ＿Ａ＊］」をワイヤー情報検索部１０に通知する。【００３７】
ワイヤー情報検索部１０は、タイミング制約が設定された論理回路に接続されたワイヤを示すワイヤー情報を検索する。つまり、ワイヤー情報検索部１０は、タイミング制約が設定された論理回路の接続関係を示すワイヤー情報を検索する。具体的には、ワイヤー情報検索部１０は、インスタンス情報検索部９から出力ピン名とタイミング制約とを取得する。そして、ワイヤー情報検索部１０は、取得された出力ピン名がドライバピン名として格納されたワイヤー情報を検索する。その後、ワイヤー情報検索部１０は、検索されたワイヤー情報のタイミング制約格納領域に取得されたタイミング制約を格納する。【００３８】
ここで、ワイヤー情報検索部１０が実行する処理の一例を図６を用いて説明する。図６は、タイミング制約の追加を説明するための図である。例えば、ワイヤー情報検索部１０は、ピン名「ＤＡＴＡ＿ＩＮ＿Ａ［２］」をインスタンス情報検索部９から取得する。また、ワイヤー情報検索部１０は、タイミング制約「ｓｅｔ＿ｍｕｌｔｉｃｙｃｌｅ＿ｐａｔｈ  ２  −ｓｅｔｕｐ−ｓｔａｒｔ−ｆｒｏｍ［ｇｅｔ＿ｐｉｎｓＤＡＴＡ＿ＩＮ＿Ａ＊］」をインスタンス情報検索部９から取得する。そして、ワイヤー情報検索部１０は、取得されたピン名「ＤＡＴＡ＿ＩＮ＿Ａ［２］」がドライバピン名として格納されたワイヤー情報をワイヤー情報記憶部６から検索する。【００３９】
図６に示す例では、ワイヤー情報検索部１０は、ピン名「ＤＡＴＡ＿ＩＮ＿Ａ［２］」がドライバピン名として格納されたワイヤー情報として、ワイヤー名に「ｗｉｒｅ２」が格納されたワイヤー情報を特定する。そして、ワイヤー情報検索部１０は、特定したワイヤー情報のタイミング制約格納領域にタイミング制約「ｓｅｔ＿ｍｕｌｔｉｃｙｃｌｅ＿ｐａｔｈ  ２  −ｓｅｔｕｐ−ｓｔａｒｔ−ｆｒｏｍ［ｇｅｔ＿ｐｉｎｓＤＡＴＡ＿ＩＮ＿Ａ＊］」を格納する。【００４０】
図１に戻って、伝播部１１は、インスタンス情報とワイヤー情報とを用いるとともに、タイミング制約がワイヤに伝播するか否かを示す条件を用いて、各論理回路に対して設定されたタイミング制約をワイヤーを辿って伝播させる。具体的には、伝播部１１は、タイミング制約格納領域にタイミング制約が格納されたワイヤー情報を検索し、検索されたワイヤー情報のレシーバピン名と格納されたタイミング制約とを取得する。また、伝播部１１は、取得されたレシーバピン名を用いて、タイミング制約が伝播する論理回路を示すインスタンス情報を検索する。つまり、伝播部１１は、ワイヤー情報が示すワイヤーの接続先となる論理回路を示すインスタンス情報を検索する。【００４１】
そして、伝播部１１は、検索されたインスタンス情報が伝播条件を満たすか否かを判別する。ここで、伝播条件とは、インスタンス情報が示す論理回路が他の論理回路にタイミング制約が伝播するか否かを判別するための条件である。例えば、論理回路には、ｏｒ回路、ａｎｄ回路、ｎｏｔ回路、ｓｅｌｅｃｔ回路、フリップフロップ、ｎｕｌｌ等の種類がある。このような各種論理回路は、入力された情報を回路の種別ごとに異なる条件に従って他の論理回路へ出力する。つまり、タイミング制約の伝播の仕方が論理回路ごとに異なる。ここで、ｎｕｌｌとは、インスタンスがトップ階層であることを示す。【００４２】
このため、伝播部１１は、インスタンス情報とワイヤー情報とを用いるとともに、伝播条件を用いて、タイミング制約が他の論理回路に伝播するか否かを判別する。このため、伝播部１１は、タイミング制約を正確に伝播させることができる。【００４３】
また、伝播部１１は、検索されたインスタンス情報が伝播条件を満たすと判別した場合には、検索されたインスタンス情報からインスタンス名と出力ピン名とを取得する。そして、伝播部１１は、取得されたインスタンス名及び出力ピン名がドライバピン名として格納されたワイヤー情報をワイヤー情報記憶部６から検索する。【００４４】
また、伝播部１１は、検索されたワイヤー情報のタイミング制約格納領域に伝播するタイミング制約を格納する。つまり、伝播部１１は、検索されたワイヤー情報のタイミング制約格納領域に最初に取得したタイミング制約を格納する。また、伝播部１１は、ワイヤー情報にタイミング制約を格納した場合には、上述したように、再度インスタンス情報の検索を行う。【００４５】
このように、伝播部１１は、タイミング制約が適用された論理回路を示すインスタンス情報を起点として、ワイヤー情報とインスタンス情報とを辿りながらタイミング制約を伝播させる。また、伝播部１１は、タイミング制約が伝播した論理回路同士を接続するワイヤーを示すワイヤー情報にタイミング制約を格納する。【００４６】
以下、図７、８を用いて伝播部１１が実行する処理の具体例について説明する。なお図７は、タイミング制約の伝播の一例を説明するための図である。また、図８は、タイミング制約の伝播条件の一例を説明するための図である。図７に示す例では、伝播部１１は、タイミング制約格納領域にタイミング制約が格納されたワイヤー情報をワイヤー情報記憶部６から検索した結果、ワイヤー名に「ｗｉｒｅ＿１６」が格納されたワイヤー情報を特定したものとする。【００４７】
このような場合には、伝播部１１は、ワイヤー名「ｗｉｒｅ＿１６」のワイヤー情報に格納されたレシーバピン名「ｉｎｓｔ＿Ａ０／Ａ」を取得する。また、伝播部１１は、ワイヤー名「ｗｉｒｅ＿１６」のワイヤー情報に格納されたタイミング制約「ｓｅｔ＿ｍｕｌｔｉｃｙｃｌｅ＿ｐａｔｈ  ２  −ｓｅｔｕｐ−ｓｔａｒｔ−ｆｒｏｍ［ｇｅｔ＿ｐｉｎｓＤＡＴＡ＿ＩＮ＿Ａ＊］」を取得する。【００４８】
また、伝播部１１は、取得されたレシーバピン名「ｉｎｓｔ＿Ａ０／Ａ」を用いて、インスタンス名に「ｉｎｓｔ＿Ａ０」が格納されたインスタンス情報をインスタンス情報記憶部５から検索する。そして、伝播部１１は、インスタンス名に「ｉｎｓｔ＿Ａ０」が格納されたインスタンス情報を特定した場合には、特定したインスタンス情報の出力ピンに格納された情報「Ｙ」を取得する。【００４９】
また、伝播部１１は、インスタンス名に「ｉｎｓｔ＿Ａ０」が格納されたインスタンス情報の論理情報に「ｏｒ」が含まれていることを判別する。つまり、伝播部１１は、インスタンス名「ｉｎｓｔ＿Ａ０」の論理回路がｏｒ回路であることを判別する。そして、伝播部１１は、図８に例示する伝播条件を用いて、特定したインスタンス情報が示す論理回路がタイミング制約を伝播するか否かを判別する。【００５０】
ここで、図８は、タイミング制約の伝播条件の一例を説明するための図である。図８に示す例では、伝播条件として論理回路の種別が「ｏｒ」である場合には、取得されたタイミング制約が０固定であるか否かを判別し、タイミング制約が０固定ではないと判別した場合には、タイミング制約を伝播させる条件が示されている。【００５１】
また、図８に示す例では、伝播条件として、取得されたタイミング制約が０固定であると判別した場合には、インスタンス情報の検索に用いられた入力ピンとは異なるピンと接続されたワイヤー情報を検索する。そして、検索されたワイヤー情報に格納された他のタイミング制約が０固定の場合には、タイミング制約を伝播させる条件が示されている。【００５２】
図７に示す例では、伝播するか否かを判別されるタイミング制約が０固定ではない。このため、伝播部１１は、インスタンス名「ｉｎｓｔ＿Ａ０」が格納したインスタンス情報が示す論理回路を介してタイミング制約が伝播すると判別する。そして、伝播部１１は、インスタンス名「ｉｎｓｔ＿Ａ０」と出力ピン「Ｙ」とを用いて、ワイヤー情報を検索する。【００５３】
このため、伝播部１１は、ワイヤー名に「ｗｉｒｅ＿３２」が格納されたワイヤー情報を特定する。このため、伝播部１１は、特定されたワイヤー情報のタイミング制約格納領域に伝播したタイミング制約を追加する。その後、伝播部１１は、上述した処理と同様の処理を実行し、タイミング制約が伝播する論理回路を示すインスタンス情報を検索する。【００５４】
このように、伝播部１１は、ワイヤー情報のタイミング制約格納領域に伝播したタイミング制約を追加することで、タイミング制約が伝播する論理回路とタイミング制約に従って情報が送受信される経路とを特定することができる。【００５５】
図１に戻って、判定部１２は、伝播部１１によって異なる複数のタイミング制約がワイヤに伝播されたか判定する。また、判定部１２は、伝播部１１によってワイヤに同じ種別のタイミング制約が複数伝播され、かつ、伝播したタイミング制約が設定する値が異なる場合には、ワイヤに異なる複数のタイミング制約が伝播されたと判定する。【００５６】
具体的には、判定部１２は、伝播部１１が全てのタイミング制約について他の論理回路に伝播させた場合には、ワイヤー情報記憶部６に記憶されたワイヤー情報のうち、複数の異なるタイミング制約が格納されたワイヤー情報を検索する。そして、判定部１２は、検索されたワイヤー情報のタイミング制約格納領域に格納されたタイミング制約が重複しているか否かを判別する。【００５７】
その後、判定部１２は、ワイヤー情報のタイミング制約格納領域に格納されたタイミング制約が重複していると判別した場合には、タイミング制約が重複したワイヤー情報を重複したワイヤー情報群として登録する。つまり、判定部１２は、複数の異なるタイミング制約が適用される範囲に含まれるワイヤーを示すワイヤー情報を検索し、検索されたワイヤー情報を重複したワイヤー情報群として登録する。【００５８】
ここで、タイミング制約が重複するとは、各タイミング制約が示す設定種別が同じだが、各タイミング制約が示す設定値が異なる状態を言う。例えば、判定部１２は、それぞれマルチサイクルを指定するタイミング制約であって、それぞれ異なる設定値を指定する２つのタイミング制約が、ワイヤー情報のタイミング制約記憶領域に格納されている場合には、タイミング制約が重複していると判別する。【００５９】
以下、図９を用いて、判定部１２が実行する処理について具体例を説明する。図９は、タイミング制約の重複の一例を説明するための図である。図９に示す例では、判定部１２は、ワイヤー名に「ｗｉｒｅ＿３２」が格納されたワイヤー情報のタイミング制約格納領域に複数の異なるタイミング制約が格納されていると判別する。このため、判定部１２は、タイミング制約格納領域に格納されたタイミング制約が重複しているか否かを判別する。【００６０】
ここで、図９に示す例では、ワイヤー名に「ｗｉｒｅ＿３２」が格納されたワイヤー情報には、タイミング制約「ｓｅｔ＿ｍｕlｔｉｃｙｃｌｅ＿ｐａｔｈ２−ｓｅｔｕｐ−ｓｔａｒｔ−ｆｒｏｍ［ｇｅｔ＿ｐｉｎｓ  ＤＡＴＡ＿ＩＮ＿Ａ＊］」が格納されている。つまり、マルチサイクルを「２」に設定するタイミング制約が格納されている。また、ワイヤー名に「ｗｉｒｅ＿３２」が格納されたワイヤー情報には、また、タイミング制約「ｓｅｔ＿ｍｕlｔｉｃｙｃｌｅ＿ｐａｔｈ４−ｓｅｔｕｐ−ｓｔａｒｔ−ｔｈｒｏｕｇｈ［ｇｅｔ＿ｐｉｎｓ  ｉｎｓｔ＿Ｂ／Ｃ＊］」が格納されている。つまり、マルチサイクルを「４」に設定するタイミング制約が格納されている。【００６１】
このため、判定部１２は、ワイヤー名に「ｗｉｒｅ＿３２」が格納されたワイヤー情報には、同一種別のタイミング制約であって、異なる設定値を指定するタイミング制約が格納されていると判別する。このため、判定部１２は、ワイヤー名に「ｗｉｒｅ＿３２」が格納されたワイヤー情報が示すワイヤーにおいてタイミング制約が重複すると判別する。そして、判定部１２は、ワイヤー名に「ｗｉｒｅ＿３２」が格納されたワイヤー情報を重複ワイヤー情報群として登録する。その後、判定部１２は、ワイヤー情報記憶部６に記憶された全てのワイヤー情報についてタイミング制約の重複を判別した場合には、重複ワイヤー情報群として登録された各ワイヤー情報を出力部１３に送信する。【００６２】
このように、判定部１２は、タイミング制約に含まれる設定内容と設定値とを用いて、論理回路間で複数の異なるタイミング制約が伝播しているか否かを判別する。ここで、複数の異なるタイミング制約同士が伝播している場合にも、各タイミング制約同士が完全に同じタイミング制約であれば、タイミング制約の重複は発生しない。一方、各タイミング制約に含まれる設定内容が同じであっても、設定値が異なる場合には、タイミング制約の重複が発生する。【００６３】
このため、判定部１２は、タイミング制約に含まれる設定内容同士と設定値同士とを比較する。結果として、判別部１２、タイミング制約同士が重複するか否かを適切に判別することができるので、タイミング制約の誤りを適切に検出することができる。【００６４】
図１に戻り、出力部１３は、判定部１２によってワイヤに異なる複数のタイミング制約が伝播されたと判定された場合には、ワイヤに伝播したタイミング制約が重複していることを示す情報を出力する。例えば、出力部１３は、判定部１２によってワイヤに異なる複数のタイミング制約が伝播されたと判定された場合には、異なる複数のタイミング制約が伝播されたワイヤ部分を強調した回路図を出力する。【００６５】
具体的には、出力部１３は、判定部１２から重複ワイヤー情報群として登録された各ワイヤー情報を受信する。そして、出力部１３は、判定部１２から受信した各ワイヤー情報が示すワイヤー部分をモニタ１４に表示させる。例えば、出力部１３は、図１０の斜線部分に示すように、タイミング制約が重複する範囲、つまりタイミング制約に誤りが有る範囲をハイライト表示した回路図をモニタ１４に表示させる。図１０は、出力される回路図の一例を説明するための図である。【００６６】
例えば、タイミング制約生成支援装置２とは、電子回路である。また、回路情報解析部８、インスタンス情報検索部９、ワイヤー情報検索部１０、伝播部１１、判定部１２、出力部１３とは、電子回路である。ここで、電子回路の例として、ＡＳＩＣ（Application  Specific  Integrated  Circuit）やＦＰＧＡ（Field  Programmable  Gate  Array）などの集積回路、またはＣＰＵ（Central  Processing  Unit）やＭＰＵ（Micro  Processing  Unit）などを適用する。【００６７】
また、回路情報記憶部３、タイミング制約記憶部４、インスタンス情報記憶部５、ワイヤー情報記憶部６とは、ＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）、フラッシュメモリ（flash  memory）などの半導体メモリ素子、または、ハードディスク、光ディスクなどの記憶装置である。【００６８】
次に、図１１を用いて、タイミング制約生成支援装置２が実行する処理の流れについて説明する。図１１は、実施例１に関わるタイミング制約生成支援装置が実行する処理の一例を説明するためのフローチャートである。【００６９】
まず、タイミング制約生成支援装置２は、回路情報を取得し、取得した回路情報から回路情報を解析する（ステップＳ１０１）。この際、タイミング制約生成支援装置２は、取得した回路情報からインスタンス情報とワイヤー情報とを作成し、記憶する。また、タイミング制約生成支援装置２は、取得した回路情報から回路図を作成し、作成した回路図をモニタ１４に表示する（ステップＳ１０２）。【００７０】
また、タイミング制約生成支援装置２は、タイミング制約を取得し、取得したタイミング制約を解析する（ステップＳ１０３）。この際、タイミング制約生成支援装置２は、取得したタイミング制約が設定されたインスタンス情報からワイヤー情報を検索し、検索されたワイヤー情報にタイミング制約を格納する。【００７１】
そして、タイミング制約生成支援装置２は、タイミング制約が格納されたワイヤー情報から、タイミング制約を伝播させる（ステップＳ１０４）。つまり、タイミング制約生成支援装置２は、インスタンス情報とワイヤー情報とを辿って、タイミング制約が伝播した論理回路同士を接続するワイヤー情報を判別する。そして、タイミング制約生成支援装置２は、伝播させたタイミング制約を判別されたワイヤー情報に格納する。【００７２】
次に、タイミング制約生成支援装置２は、ワイヤー情報ごとにタイミング制約を比較する（ステップＳ１０５）。そして、タイミング制約生成支援装置２は、ワイヤー情報に格納されたタイミング制約が重複するか否かを判別する（ステップＳ１０６）。また、タイミング制約生成支援装置２は、ワイヤー情報に格納されたタイミング制約が重複すると判別した場合には（ステップＳ１０６肯定）、重複をモニタ１４にハイライト表示する（ステップＳ１０７）。【００７３】
その後、タイミング制約の修正を開発者が行い（ステップＳ１０８）、モジュールごとのタイミング制約を開発者が再度作成する（ステップＳ１０９）。その後、タイミング制約生成支援装置２は、再度作成された修正済みのタイミング制約を用いて、再度タイミング制約を伝播させる。【００７４】
一方、タイミング制約生成支援装置２は、ワイヤー情報に格納されたタイミング制約が重複しないと判別した場合には（ステップＳ１０６否定）、タイミング制約を確定する（ステップＳ１１０）。その後、静的タイミング検証が実行され（ステップＳ１１１）、タイミング違反が発生するか否かが判別される（ステップＳ１１２）。ここで、タイミング違反が発生しないと判別された場合には（ステップＳ１１２否定）、回路のタイミングがＦｉｘされる（ステップＳ１１３）。【００７５】
一方、タイミング違反が発生すると判別された場合には（ステップＳ１１２肯定）、開発者が回路を修正し（ステップＳ１１４）、修正された回路情報を作成する（ステップＳ１１５）。その後、修正された回路情報を用いた再度の静的タイミング検証が実行される（ステップＳ１１１）。【００７６】
つまり、タイミング制約生成支援装置２は、静的タイミング検証を実行する前にインスタンス情報とワイヤー情報とを用いて、タイミング制約の誤りを検出する。このため、誤りのないタイミング制約を用いた静的タイミング検証が実行される結果、タイミング違反があると判別された場合には、タイミング違反の原因が回路における設計上の誤りであると判別することができる。このため、タイミング制約生成支援装置２は、タイミング違反の原因を判別する工数を削減することができる。【００７７】
次に、図１２を用いて、タイミング制約生成支援装置２がタイミング制約を伝播させ、タイミング制約を比較し、タイミング制約の重複があるか否かを判別する処理について詳しく説明する。なお、図１２に示す各ステップＳ２０１〜Ｓ２０９において実行される処理は、図１１に示す各ステップＳ１０４〜Ｓ１０７、Ｓ１１０において説明した処理と対応する。図１２は、タイミング制約の伝播処理と比較処理との一例を説明するためのフローチャートである。【００７８】
まず、タイミング制約生成支援装置２は、ワイヤー情報に格納されたレシーバピン名を用いて、インスタンス情報を検索する（ステップＳ２０１）。つまり、タイミング制約生成支援装置２は、タイミング制約が伝播する論理回路を示すインスタンス情報を検索する。次に、タイミング制約生成支援装置２は、検索されたインスタンス情報の論理情報と伝播条件情報とに応じて、タイミング制約が適用される範囲が伝播するか否かを判別する（ステップＳ２０２）。【００７９】
ここで、タイミング制約生成支援装置２は、タイミング制約が伝播しないと判別した場合には（ステップＳ２０２否定）、各論理回路に対して設定された全てのタイミング制約を伝播させたか否かを判別する（ステップＳ２０４）。一方、タイミング制約生成支援装置２は、タイミング制約が伝播すると判別した場合には（ステップＳ２０２肯定）、インスタンス情報に格納された出力ピンの情報を用いて、ワイヤー情報を検索する。つまり、タイミング制約生成支援装置２は、インスタンス情報が示す論理回路とタイミング制約が伝播する論理回路との接続関係を示すワイヤー情報を検索する。そして、タイミング制約生成支援装置２は、検索されたワイヤー情報にタイミング制約を格納する（ステップＳ２０３）。【００８０】
その後、タイミング制約生成支援装置２は、各論理回路に対して設定された全てのタイミング制約を伝播させたか否かを判別する（ステップＳ２０４）。そして、タイミング制約生成支援装置２は、全てのタイミング制約を伝播した場合には（ステップＳ２０４否定）、伝播させていないタイミング制約について、ステップＳ２０１の処理を実行する。【００８１】
一方、タイミング制約生成支援装置２は、全てのタイミング制約を伝播させたと判別した場合には（ステップＳ２０４肯定）、ワイヤー情報に格納されたタイミング制約同士をワイヤー情報ごとに比較する（ステップＳ２０５）。そして、タイミング制約生成支援装置２は、ワイヤー情報に格納されたタイミング制約同士が重複するか否かをワイヤー情報ごとに判別する（ステップＳ２０６）。【００８２】
その後、タイミング制約生成支援装置２は、タイミング制約同士が重複すると判別した場合には（ステップＳ２０６肯定）、タイミング制約同士が重複すると判別されたワイヤー情報を重複ワイヤー情報群に登録する（ステップＳ２０７）。その後、タイミング制約生成支援装置２は、重複ワイヤー情報群に登録されたワイヤー情報が示すワイヤー部分をハイライト表示した回路図をモニタ１４から出力する（ステップＳ２０８）。その後、タイミング制約生成支援装置２は、処理を終了する。【００８３】
一方、タイミング制約生成支援装置２は、タイミング制約同士が重複しないと判別した場合には（ステップＳ２０６否定）、タイミング制約を確定する（ステップＳ２０９）。その後、タイミング制約生成支援装置２は、処理を終了する。【００８４】
[実施例１の効果]
上述したように、実施例１に関わるタイミング制約生成支援装置２は、インスタンス情報とワイヤー情報とを用いて、各論理回路に対して設定されたタイミング制約を他の論理回路に伝播させる。そして、タイミング制約生成支援装置２は、同じ接続情報を用いて、複数の異なるタイミング制約を伝播させたか否かを判定する。【００８５】
ここで、一つのワイヤが複数の重複するタイミング制約が適用される適用範囲に含まれる場合には、タイミング制約に誤りが存在する。このため、タイミング制約生成支援装置２は、同じ接続情報を用いて複数の異なるタイミング制約を伝播させたか否かを判別することで、タイミング制約に誤りが存在するか否かを検出することができる。つまり、タイミング制約生成支援装置２は、静的タイミング検証時にタイミング違反が発生した場合には、タイミング違反の原因を回路における設計上の誤りに限定することができる。このため、タイミング違反の原因がタイミング制約の誤りであるか否かを判別する工数を削減することができる。【００８６】
また、タイミング制約生成支援装置２は、同じ接続情報を用いて、判定種別が同じタイミング制約であって、設定値が異なる複数の異なるタイミング制約を伝播させたか否かを判定する。このため、タイミング制約生成支援装置２は、タイミング制約の誤りを正確に判別することができる。【００８７】
また、タイミング制約生成支援装置２は、インスタンス情報とワイヤー情報とを用いるとともに、タイミング制約が他の論理回路に伝播する条件を論理回路の種別ごとに示した伝播条件を用いて、タイミング制約を伝播させる。このため、タイミング制約生成支援装置２は、各タイミング制約が伝播する論理回路を正確に特定することができる。【００８８】
また、タイミング制約生成支援装置２は、同じ接続情報を用いて複数の異なるタイミング制約を伝播させたと判定した場合には、タイミング制約が重複していることを示す情報を出力する。このため、タイミング制約生成支援装置２は、開発者がタイミング制約の誤りを修正する作業を容易にすることができる。
【実施例２】
【００８９】
これまで本発明の実施例について説明したが実施例は、上述した実施例以外にも様々な異なる形態にて実施されてよいものである。そこで、以下では実施例２として本発明に含まれる他の実施例を説明する。【００９０】
（１）タイミング制約の伝播とタイミング制約の重複について
上述したタイミング制約生成支援装置２は、タイミング制約を伝播させるため、ワイヤー情報とインスタンス情報とを辿って、タイミング制約が伝播した論理回路間の接続関係を示すワイヤー情報にタイミング制約を格納した。しかし、実施例はこれに限定されるものではなく、インスタンス情報とワイヤー情報とを用いてタイミング制約を伝播させ、タイミング制約を伝播させた経路を識別できれば、任意の方法でよい。【００９１】
（２）タイミング制約重複確認部７が有する各部について
上述したタイミング制約重複確認部７は、回路情報解析部８、インスタンス情報検索部９、ワイヤー情報検索部１０、伝播部１１、判定部１２、出力部１３を有していた。しかし、実施例はこれに限定されるものではなく、例えば、各部８〜１１の機能を有する伝播部１１であってもよい。また、出力部１３は、必須の機能ではなく、任意の方法でタイミング制約の誤りを利用者に通知することができればよい。【００９２】
また、回路情報解析部８は、インスタンス情報記憶部５及びワイヤー情報記憶部６にあらかじめインスタンス情報とワイヤー情報とが記憶されている場合には、回路情報からインスタンス情報とワイヤー情報とを作成する必要は無い。また、回路情報解析部８は、最初に回路図を表示する必要は無い。【００９３】
また、出力部１３は、判定部１２によってワイヤに異なる複数のタイミング制約が伝播されたと判定された場合には、異なる複数のタイミング制約が伝播されたと判定されたワイヤを示すワイヤー情報を出力していた。しかし、実施例はこれに限定されるものではなく、例えば、出力部１３は、一つのワイヤに伝播した異なる複数のタイミング情報を出力しても良い。出力部１３は、出力するものの別によらず、タイミング制約の誤りを開発者に示すことができるからである。【００９４】
（３）プログラム
ところで、実施例１に係るタイミング制約生成支援装置２は、ハードウェアを利用して各種の処理を実現する場合を説明した。しかし、実施例はこれに限定されるものではなく、あらかじめ用意されたプログラムをタイミング制約生成支援装置が有するコンピュータで実行することによって実現するようにしてもよい。そこで、以下では、図１３を用いて、実施例１に示したタイミング制約生成支援装置と同様の機能を有するタイミング制約生成支援プログラムを実行するコンピュータの一例を説明する。図１３は、タイミング制約生成支援プログラムを実行するコンピュータの一例を説明するための図である。【００９５】
図１３に例示されたコンピュータ１００は、ＲＡＭ（Random  Access  Memory）１２０、ＲＯＭ（Read  Only  Memory）１３０、ＨＤＤ（Hard  Disk  Drive）１５０がバス１７０で接続される。また、図１３に例示されたコンピュータ１００は、ＣＰＵ（Central  Processing  Unit）１４０がバス１７０で接続される。さらにバス１７０には、回路情報とタイミング制約とを外部から受信するためのＩ／Ｏ（Input  Output）１６０が接続される。【００９６】
ＨＤＤ１５０には、インスタンス情報１５１、ワイヤー情報１５２があらかじめ保存される。ここで、インスタンス情報１５１とは、実施例１に関わるインスタンス情報記憶部５に記憶されたインスタンス情報と同様の情報である。また、ワイヤー情報１５２とは、実施例１に関わるワイヤー情報記憶部６に記憶されたワイヤー情報と同様の情報である。【００９７】
ＲＯＭ１３０には、回路情報解析プログラム１３１、インスタンス情報検索プログラム１３２、ワイヤー情報検索プログラム１３３、伝播プログラム１３４、判定プログラム１３５、出力プログラム１３６があらかじめ保持される。ＣＰＵ１４０が各プログラム１３１〜１３６をＲＯＭ１３０から読み出して実行することによって、図１３に示す例では、各プログラム１３１〜１３２は、回路情報解析プロセス１４１、インスタンス情報検索プロセス１４２として機能するようになる。また、各プログラム１３３〜１３６は、ワイヤー情報検索プロセス１４３、伝播プロセス１４４、判定プロセス１４５、出力プロセス１４６として機能するようになる。なお、各プロセス１４１〜１４６は、図１に示した各部８〜１３と同様の機能を発揮する。【００９８】
なお、本実施例で説明したタイミング制約生成支援プログラムは、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータで実行することによって実現することができる。このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスク、フレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ（Compact  Disc  Read  Only  Memory）、ＭＯ（Magneto  Optical  Disc）、ＤＶＤ（Digital  Versatile  Disc）などのコンピュータで読取可能な記録媒体に記録される。また、このプログラムは、コンピュータによって記録媒体から読み出されることによって実行することもできる。
【符号の説明】
【００９９】
１  情報処理装置
２  タイミング制約生成支援装置
３  回路情報記憶部
４  タイミング制約記憶部
５  インスタンス情報記憶部
６  ワイヤー情報記憶部
７  タイミング制約重複確認部
８  回路情報解析部
９  インスタンス情報検索部
１０  ワイヤー情報検索部
１１  伝播部
１２  判定部
１３  出力部
【図１】
0005641046.tif 000002
【図２】
0005641046.tif 000003
【図３】
0005641046.tif 000004
【図４】
0005641046.tif 000005
【図５】
0005641046.tif 000006
【図６】
0005641046.tif 000007
【図７】
0005641046.tif 000008
【図８】
0005641046.tif 000009
【図９】
0005641046.tif 000010
【図１０】
0005641046.tif 000011
【図１１】
0005641046.tif 000012
【図１２】
0005641046.tif 000013
【図１３】
0005641046.tif 000014
【図１４】
0005641046.tif 000015
【図１５】
0005641046.tif 000016
【図１６】
0005641046.tif 000017
【図１７】
0005641046.tif 000018
【図１８】
0005641046.tif 000019