(57)【特許請求の範囲】
【請求項１】
主面および裏面を有する半導体基板と、
前記半導体基板の前記主面上に位置する第１炭化珪素半導体層であって、第１導電型のドリフト領域と、前記ドリフト領域上に位置する第２導電型のボディ領域と、前記ボディ領域上に位置する第１導電型の不純物領域とを含む第１炭化珪素半導体層と、
前記第１炭化珪素半導体層に設けられ、前記ボディ領域を貫通し、前記ドリフト領域内に達するトレンチと、
少なくとも前記トレンチの側面に位置し、前記ドリフト領域の少なくとも一部および前記不純物領域の少なくとも一部に接している第１導電型の第２炭化珪素半導体層と、
前記第２炭化珪素半導体層上に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置するゲート電極と、
前記不純物領域に接触する第１オーミック電極と、
前記半導体基板の前記裏面に位置する第２オーミック電極と
を備え、
前記ボディ領域は、前記不純物領域に接し、かつ前記トレンチの側面において前記第２炭化珪素半導体層に接する第１ボディ領域と、前記ドリフト領域に接し、かつ前記トレンチの側面において前記第２炭化珪素半導体層に接する、前記第１ボディ領域よりも平均不純物濃度が小さい第２ボディ領域とを含み、
前記第１ボディ領域の不純物濃度は１×１０18ｃｍ-3以上であり、
前記第２炭化珪素半導体層の不純物濃度は１×１０17ｃｍ-3以上４×１０18ｃｍ-3以下であり、前記第２炭化珪素半導体層の厚さは２０ｎｍ以上７０ｎｍ以下であり、
前記第１オーミック電極を基準とする前記第２オーミック電極および前記ゲート電極に印加される電位はそれぞれＶｄｓおよびＶｇｓであり、ゲート閾値電圧はＶｔｈであり、
Ｖｇｓ≧Ｖｔｈの場合、前記第２炭化珪素半導体層を介して前記第２オーミック電極から前記第１オーミック電極へ電流が流れ、
０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、前記ボディ領域から前記ドリフト領域へ電流が流れ始める前に前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ電流が流れる、半導体素子。
【請求項２】
前記第１ボディ領域は、前記ドリフト領域に接していない請求項１に記載の半導体素子。
【請求項３】
前記第２ボディ領域は前記不純物領域にさらに接している請求項１に記載の半導体素子。
【請求項４】
主面および裏面を有する半導体基板と、
前記半導体基板の前記主面上に位置する第１炭化珪素半導体層であって、第１導電型のドリフト領域と、前記ドリフト領域上に位置する第２導電型のボディ領域と、前記ボディ領域上に位置する第１導電型の不純物領域とを含む第１炭化珪素半導体層と、
前記第１炭化珪素半導体層に設けられ、前記ボディ領域を貫通し、前記ドリフト領域内に達するトレンチと、
少なくとも前記トレンチの側面に位置し、前記ドリフト領域の少なくとも一部および前記不純物領域の少なくとも一部に接している第１導電型の第２炭化珪素半導体層と、
前記第２炭化珪素半導体層上に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置するゲート電極と、
前記不純物領域に接触する第１オーミック電極と、
前記半導体基板の前記裏面に位置する第２オーミック電極と
を備え、
前記ボディ領域は、前記トレンチの側面において前記第２炭化珪素半導体層に接する第１ボディ領域と、前記ドリフト領域に接し、前記第１ボディ領域よりも平均不純物濃度が小さい第２ボディ領域とを含み、
前記不純物領域は、前記第１ボディ領域および前記第２ボディ領域に接しており、
前記第１ボディ領域の不純物濃度は１×１０18ｃｍ-3以上であり、
前記第２炭化珪素半導体層の不純物濃度は１×１０17ｃｍ-3以上４×１０18ｃｍ-3以下であり、前記第２炭化珪素半導体層の厚さは２０ｎｍ以上７０ｎｍ以下であり、
前記第１オーミック電極を基準とする前記第２オーミック電極および前記ゲート電極に印加される電位はそれぞれＶｄｓおよびＶｇｓであり、ゲート閾値電圧はＶｔｈであり、
Ｖｇｓ≧Ｖｔｈの場合、前記第２炭化珪素半導体層を介して前記第２オーミック電極から前記第１オーミック電極へ電流が流れ、
０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、前記ボディ領域から前記ドリフト領域へ電流が流れ始める前に前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ電流が流れる、半導体素子。
【請求項５】
前記第１ボディ領域は前記ドリフト領域に接していない請求項４に記載の半導体素子。
【請求項６】
前記第１ボディ領域は前記ドリフト領域にさらに接している請求項４に記載の半導体素子。
【請求項７】
前記第２炭化珪素半導体層は前記トレンチの側面において前記第１ボディ領域および前記第２ボディ領域と接している請求項４に記載の半導体素子。
【請求項８】
前記半導体素子は複数のユニットセルを含み、
各ユニットセルは、前記半導体基板と、前記第１炭化珪素半導体層と、前記トレンチと、前記第２炭化珪素半導体層と、前記ゲート絶縁膜と、前記ゲート電極と、前記第１オーミック電極と、前記第２オーミック電極とを備え、
各ユニットセルの前記第１ボディ領域の前記半導体基板と平行な方向における幅は、当該ユニットセルと前記トレンチを挟んで隣接するユニットセルの前記第１ボディ領域の前記半導体基板と平行な方向における幅と等しい、請求項１から７のいずれかに記載の半導体素子。
【請求項９】
前記第１ボディ領域は、前記トレンチに対して自己整合的に画定されている請求項１から７のいずれかに記載の半導体素子。
【請求項１０】
前記第２ボディ領域は前記第１ボディ領域の下方に位置し、前記不純物領域と接していない請求項１に記載の半導体素子。
【請求項１１】
前記第２炭化珪素半導体層はエピタキシャル層である請求項１から１０のいずれかに記載の半導体素子。
【請求項１２】
前記第１ボディ領域の平均不純物濃度は、前記第２ボディ領域の平均不純物濃度の２倍以上である請求項１から１１のいずれかに記載の半導体素子。
【請求項１３】
前記トレンチの底面に設けられた第２導電型の電界緩和領域をさらに備える請求項１から１２のいずれかに記載の半導体素子。
【請求項１４】
前記不純物領域に隣接し、前記第２オーミック電極および前記第２ボディ領域と接しているコンタクト領域をさらに備える請求項１から１３のいずれかに記載の半導体素子。
【請求項１５】
前記半導体素子は、
前記半導体基板と、前記第１炭化珪素半導体層と、前記トレンチと、前記第２炭化珪素半導体層と、前記ゲート絶縁膜と、前記ゲート電極と、前記第１オーミック電極と、前記第２オーミック電極とをそれぞれ含む複数のユニットセルが配列されたユニットセル配列部と、
前記半導体基板の前記主面の法線方向から見て、前記ユニットセル配列部の外側に配置された周端部と
を備え、
前記周端部は、前記第１炭化珪素半導体層において、前記半導体基板の前記主面の法線方向から見て前記ユニットセル配列部を囲むように配置された第２導電型のリング領域を有し、前記リング領域における深さ方向の第２導電型の不純物濃度プロファイルは、各ユニットセルの前記第２ボディ領域における深さ方向の第２導電型の不純物濃度プロファイルと同じである請求項１から１４のいずれかに記載の半導体素子。
【請求項１６】
半導体基板上に、第１導電型のドリフト領域及び第２導電型の第２ボディ領域を含む第１炭化珪素半導体層を形成する工程と、
前記第１炭化珪素半導体層の表面の一部領域上にマスクを形成する工程と、
前記マスクを用いて不純物を注入することにより、前記第１炭化珪素半導体層の前記第２ボディ領域中に、第２導電型の第１ボディ領域を形成する工程と、
前記マスクの側面にサイドウォールを形成する工程と、
前記マスクおよびサイドウォールを用いて、前記第１炭化珪素半導体層をエッチングすることにより、前記第１ボディ領域を貫通し、前記ドリフト領域を露出するトレンチを形成する工程と、
前記マスクおよびサイドウォールを除去する工程と、
前記第１炭化珪素半導体層を熱処理することにより、前記第１ボディ領域及び前記第２ボディ領域を活性化させる工程と、
前記トレンチの少なくとも側面を覆うように第２炭化珪素半導体層を形成する工程と、を包含する半導体素子の製造方法。
【請求項１７】
前記第１ボディ領域を形成する工程において、前記ドリフト領域に達していない前記第１ボディ領域を形成する請求項１６に記載の半導体素子の製造方法。
【請求項１８】
前記第１炭化珪素半導体層を形成する工程と前記マスクを形成する工程の間に、前記第２ボディ領域の表層部に不純物を注入することにより、不純物領域を形成する工程をさらに含み、
前記トレンチを形成する工程では、
前記第１ボディ領域及び前記不純物領域を貫通するトレンチを形成する請求項１６または１７に記載の半導体素子の製造方法。
【請求項１９】
前記第１炭化珪素半導体層を形成する工程は、
第１導電型の炭化珪素半導体層の表層部に不純物を注入することにより、前記第２ボディ領域を形成するとともに、前記第２ボディ領域以外の部分に前記ドリフト領域を画定する工程を含む請求項１６に記載の半導体素子の製造方法。
【請求項２０】
前記マスクを形成する工程の前に、前記不純物領域および前記第２ボディ領域中にコンタクト領域を形成する工程をさらに包含する請求項１８に記載の半導体素子の製造方法。
【請求項２１】
前記第２炭化珪素半導体層上にゲート絶縁膜を形成する工程と
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記不純物領域の一部および前記コンタクト領域が露出するように、前記ゲート絶縁膜および前記第２炭化珪素半導体層の一部を除去する工程と、
前記露出した不純物領域の一部および前記コンタクト領域に接するように第１オーミック電極を形成する工程と、
前記半導体基板の前記第１炭化珪素半導体層が接していない面に接するように第２オーミック電極を形成する工程と
をさらに包含する請求項２０に記載の半導体素子の製造方法。
【請求項２２】
前記半導体素子は、複数のユニットセルが配列されたユニットセル配列部と、前記半導体基板の前記主面の法線方向から見て、前記ユニットセル配列部の外側に配置された周端部とを有し、
前記周端部において、前記第１炭化珪素半導体層は、前記半導体基板の前記主面の法線方向から見て前記ユニットセル配列部を囲むように配置された第２導電型のリング領域を有しており、
前記第２ボディ領域と前記リング領域とを同じ工程によって形成する請求項１６に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、半導体素子に関する。特に、高耐圧、大電流用に使用される、炭化珪素半導体素子（パワー半導体デバイス）に関する。
【背景技術】
【０００２】
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップの大きな高硬度の半導体材料であり、パワー素子、耐環境素子、高温動作素子、高周波素子等の種々の半導体素子に応用されている。中でも、半導体素子や整流素子などのパワー素子への応用が注目されている。ＳｉＣを用いたパワー素子は、Ｓｉパワー素子よりも電力損失を大幅に低減できるなどの利点がある。また、ＳｉＣパワー素子は、そのような特性を活かして、Ｓｉパワー素子と比較して、より小型の半導体素子を実現することができる。【０００３】
ＳｉＣを用いたパワー素子のうち代表的な半導体素子の１つに金属−絶縁体−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）がある。以下、ＳｉＣのＭＩＳＦＥＴを、単に「ＳｉＣ−ＦＥＴ」と称する場合がある。金属−酸化物−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）は、ＭＩＳＦＥＴの一種である。【０００４】
ＭＩＳＦＥＴなどのパワー素子で更なる大電流を流すためには、チャネル密度を高くすることが有効である。このため、従来のプレーナ構造を有する縦型ＭＩＳＦＥＴ（プレーナ型ＭＩＳＦＥＴ）に代わって、トレンチゲート構造を有する縦型ＭＩＳＦＥＴ（トレンチ型ＭＩＳＦＥＴ）が提案されている。【０００５】
トレンチ型ＭＩＳＦＥＴでは、半導体層に形成されたトレンチの側面にチャネルが形成される。従って、基板面積に対するチャネル充填密度を十分に向上でき、単位面積当たりのオン抵抗（規格化オン抵抗）を十分に小さくすることができる。【０００６】
以下、図４７を参照しながら、従来のトレンチ型ＭＩＳＦＥＴの断面構造の一例を説明する。図４７に示されるトレンチ型ＭＩＳＦＥＴは例えば、特許文献１に開示されている。縦型ＭＩＳＦＥＴは、一般に、二次元に配列された複数のユニットセルを備えている。【０００７】
図４７に示す半導体素子１０００は複数のユニットセル１０００ｕを備えている。各ユニットセル１０００ｕは、炭化珪素によって構成されるｎ+型の基板１０１０と、基板１０１０の主面に形成された炭化珪素半導体層１０２０とを有している。炭化珪素半導体層１０２０は、基板１０１０の主面上に形成されたｎ-型のドリフト領域１０２０ｄと、ドリフト領域１０２０ｄの上に形成されたｐ型のボディ領域１０３０とを有している。ボディ領域１０３０の表面領域の一部には、ｐ+型のコンタクト領域１０５０およびｎ+型のソース領域１０４０が配置されている。炭化珪素半導体層１０２０の上には、コンタクト領域１０５０およびソース領域１０４０と接するようにソース電極１０９０が配置されている。【０００８】
炭化珪素半導体層１０２０には、ボディ領域１０３０を貫通し、ドリフト領域１０２０ｄに達するトレンチ１０２０ｔが配置されている。この例では、トレンチ１０２０ｔは、ソース領域１０４０およびボディ領域１０３０を貫通し、ドリフト領域１０２０ｄに達している。トレンチ１０２０ｔの側壁には、ソース領域１０４０とドリフト領域１０２０ｄとを繋ぐように、ｎ-型のチャネル層１０６０が配置されている。トレンチ１０２０ｔ内には、ゲート電極１０８０、および、ゲート電極１０８０とチャネル層１０６０とを絶縁するためのゲート絶縁膜１０７０が配置されている。基板１０１０の裏面にはドレイン電極１１００が設けられている。【０００９】
ソース電極１０９０およびゲート電極１０８０の上には、層間絶縁膜１１１０が形成されている。層間絶縁膜１１１０の上には上部配線電極１１２０が設けられている。上部配線電極１１２０は、層間絶縁膜１１１０に形成された開口部１１１０ｃ内で、各ユニットセル１０００ｕのソース電極１０９０と電気的に接続されている。また、ドレイン電極１１００上には、裏面配線電極１１３０が設けられている。裏面配線電極１１３０は、リードフレームやモジュールへ実装する際に、半導体素子１０００とリードフレームやモジュールを固定する半田材料とを密着させる働きを有する。【００１０】
また、特許文献２には、チャネル層１０６０がｐ型である例が開示されている。【００１１】
特許文献３は、ソース電極１０９０からチャネル層１０６０を介してドレイン電極１１００へと電流を流すダイオードとして機能するＭＩＳＦＥＴを開示している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平９−７４１９３号公報
【特許文献２】特開平９−７４１９２号公報
【特許文献３】国際公開第２０１０／１２５８１９号
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ＳｉＣ−ＦＥＴは、ｐボディ領域１０３０とｎ-ドリフト層１０２０との間のｐｎ接合によって形成されるボディダイオード１０００ｄを有する。このボディダイオード１０００ｄには、ソース電極１０９０に対してドレイン電極１１００にマイナスの電圧が印加されるときに順方向の電流が流れる。【００１４】
これに対して、特許文献３に示されるとおり、ＭＩＳＦＥＴのチャネル層に電流を流してダイオード（チャネルダイオード）として機能させる場合、チャネルダイオードの立ち上がり電圧の絶対値│Ｖｆ０│は、ＭＩＳＦＥＴのボディダイオードの立ち上がり電圧の絶対値│Ｖｆ│よりも小さく設定される。【００１５】
しかしながら、本発明者が検討したところ、従来のトレンチ型ＭＩＳＦＥＴにおいて、チャネルダイオードの立ち上がり電圧の絶対値│Ｖｆ０│を小さく設定する目的で、ボディ領域の不純物濃度を高くし過ぎると、ＭＩＳＦＥＴの耐圧を十分確保できなくなったり、リーク不良を生じる可能性があることが分かった。【００１６】
本願は、このような従来技術に鑑み、上記従来技術の課題の少なくとも１つを解決し、還流ダイオードを内蔵した炭化珪素半導体素子を提供する。
【課題を解決するための手段】
【００１７】
本願に開示された半導体素子は、主面および裏面を有する半導体基板と、前記半導体基板の前記主面上に位置する第１炭化珪素半導体層であって、第１導電型のドリフト領域と、前記ドリフト領域上に位置する第２導電型のボディ領域と、前記ボディ領域上に位置する第１導電型の不純物領域とを含む第１炭化珪素半導体層と、前記第１炭化珪素半導体層に設けられ、前記ボディ領域を貫通し、前記ドリフト領域内に達するトレンチと、少なくとも前記トレンチの側面に位置し、前記ドリフト領域の少なくとも一部および前記不純物領域の少なくとも一部に接している第１導電型の第２炭化珪素半導体層と、前記第２炭化珪素半導体層上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置するゲート電極と、前記不純物領域に接触する第１オーミック電極と、前記半導体基板の前記裏面に位置する第２オーミック電極とを備え、前記ボディ領域は、第１ボディ領域および前記第１ボディ領域よりも平均不純物濃度が小さい第２ボディ領域を含み、前記第１ボディ領域は、前記トレンチの側面において前記第２炭化珪素半導体層と接し、前記第２ボディ領域は、前記ドリフト領域と接し、前記第１オーミック電極を基準とする前記第２オーミック電極および前記ゲート電極に印加される電位はそれぞれＶｄｓおよびＶｇｓであり、ゲート閾値電圧はＶｔｈであり、Ｖｇｓ≧Ｖｔｈの場合、前記第２炭化珪素半導体層を介して前記第２オーミック電極から前記第１オーミック電極へ電流が流れ、０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、前記ボディ領域から前記ドリフト領域へ電流が流れ始める前に前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ電流が流れる。
【発明の効果】
【００１８】
本願に開示された半導体素子によれば、ボディ領域を２つの領域で構成することにより、閾値を調整する第１ボディ領域の不純物濃度、および、第１炭化珪素半導体層とｐｎ接合を形成する第２ボディ領域の不純物濃度を独立に制御することが可能となる。これにより、チャネルダイオードの立ち上がり電圧がボディダイオードよりも低く、素子耐圧の高い半導体素子を提供できる。
【図面の簡単な説明】
【００１９】
【図１】（ａ）は、実施形態１−１の半導体素子を示す要部断面図であり、（ｂ）および（ｃ）は、ユニットセルの配置を示す模式図である。
【図２】実施形態の半導体素子における、第２炭化珪素半導体層の不純物濃度および膜厚に対する、半導体素子の閾値Ｖｔｈおよびチャネルダイオードの立ち上がり電圧｜Ｖｆ０｜の関係を示す図である。
【図３】（ａ）から（ｃ）は、図１に示す半導体素子の製造方法を説明するための工程断面図である。
【図４】（ａ）から（ｃ）は、図１に示す半導体素子の製造方法を説明するための工程断面図である。
【図５】（ａ）から（ｃ）は、図１に示す半導体素子の製造方法を説明するための工程断面図である。
【図６】（ａ）から（ｃ）は、図１に示す半導体素子の製造方法を説明するための工程断面図である。
【図７】（ａ）および（ｂ）は、図１に示す半導体素子の製造方法を説明するための工程断面図である。
【図８】（ａ）は実施形態１−２の半導体素子を示す上面図であり、（ｂ）はユニットセルの断面図であり、（ｃ）は（ａ）の線Ｅ−Ｆにおける断面図である。
【図９】実施形態１−１の他の例による半導体素子を示す断面図である。
【図１０】実施形態１−１の他の例による半導体素子を示す断面図である。
【図１１】実施形態１−１の他の例による半導体素子を示す断面図である。
【図１２】（ａ）は、実施形態２−１の半導体素子の断面図であり、（ｂ）は半導体素子におけるボディ領域の上面図、（ｃ）は半導体素子におけるユニットセルの配置の一例を示す平面図である。
【図１３】（ａ）および（ｂ）は、それぞれ、ユニットセルがストライプ形状を有する場合のボディ領域の上面図、および、半導体素子におけるユニットセルの配置の一例を示す平面図である。
【図１４】（ａ）から（ｃ）は、それぞれ、図１２に示す半導体素子の製造方法を説明するための工程断面図である。
【図１５】（ａ）から（ｃ）は、それぞれ、図１２に示す半導体素子の製造方法を説明するための工程断面図である。
【図１６】（ａ）から（ｃ）は、それぞれ、図１２に示す半導体素子の製造方法を説明するための工程断面図である。
【図１７】（ａ）から（ｃ）は、それぞれ、図１２に示す半導体素子の製造方法を説明するための工程断面図である。
【図１８】（ａ）および（ｂ）は、それぞれ、図１２に示す半導体素子の製造方法を説明するための工程断面図である。
【図１９】（ａ）は、実施形態２−２の半導体素子を示す上面図であり、（ｂ）はユニットセルの断面図、（ｃ）は半導体素子の周端部を示す断面図である。
【図２０】実施形態２−１の他の例による半導体素子を示す断面図である。
【図２１】実施形態２−１の他の例による半導体素子を示す断面図である。
【図２２】実施形態２−１の他の例による半導体素子を示す断面図である。
【図２３】（ａ）は、実施形態３−１の半導体素子の断面図であり、（ｂ）は半導体素子におけるボディ領域の上面図、（ｃ）は半導体素子におけるユニットセルの配置の一例を示す平面図である。
【図２４】（ａ）および（ｂ）は、それぞれ、ユニットセルがストライプ形状を有する場合のボディ領域の上面図、および、半導体素子におけるユニットセルの配置の一例を示す平面図である。
【図２５】（ａ）から（ｃ）は、それぞれ、半導体素子の製造方法を説明するための工程断面図である。
【図２６】（ａ）から（ｃ）は、それぞれ、半導体素子の製造方法を説明するための工程断面図である。
【図２７】（ａ）から（ｃ）は、それぞれ、半導体素子の製造方法を説明するための工程断面図である。
【図２８】（ａ）から（ｃ）は、それぞれ、半導体素子の製造方法を説明するための工程断面図である。
【図２９】（ａ）および（ｂ）は、それぞれ、半導体素子の製造方法を説明するための工程断面図である。
【図３０】（ａ）は、本発明による実施形態の半導体を示す上面図であり、（ｂ）はユニットセルの断面図、（ｃ）は半導体素子の周端部を示す断面図である。
【図３１】実施形態３−１の他の例によるの半導体素子を示す断面図である。
【図３２】実施形態３−１の他の例によるの半導体素子を示す断面図である。
【図３３】実施形態３−１の半導体素子において、不純物領域およびボディ領域の深さ方向の不純物濃度プロファイルを例示する図である。
【図３４】（ａ）は、実施形態４−１の半導体素子の断面図であり、（ｂ）は半導体素子におけるボディ領域の上面図、（ｃ）は実施形態４−１の半導体素子におけるユニットセルの配置の一例を示す平面図である。
【図３５】（ａ）および（ｂ）は、それぞれ、ユニットセルがストライプ形状を有する場合のボディ領域の上面図、および、実施形態４−１の半導体素子におけるユニットセルの配置の一例を示す平面図である。
【図３６】（ａ）、（ｂ）は、それぞれ、実施形態４−１の半導体素子の製造方法を説明するための工程断面図であり、（ａ’）は、他の形態による工程断面図である。
【図３７】（ａ）、（ｂ）は、それぞれ、実施形態４−１の半導体素子の製造方法を説明するための工程断面図であり、（ａ’）は、他の形態による工程断面図である。
【図３８】（ａ）から（ｃ）は、それぞれ、実施形態４−１の半導体素子の製造方法を説明するための工程断面図である。
【図３９】（ａ）および（ｂ）は、それぞれ、実施形態４−１の半導体素子の製造方法を説明するための工程断面図である。
【図４０】（ａ）から（ｃ）は、それぞれ、実施形態４−１の半導体素子の製造方法を説明するための工程断面図である。
【図４１】（ａ）および（ｂ）は、それぞれ、実施形態４−１の半導体素子の製造方法を説明するための工程断面図である。
【図４２】本発明による実施形態４−１の他の例による半導体素子の断面図である。
【図４３】（ａ）から（ｃ）は、それぞれ、図４２に示す半導体素子の製造方法を説明するための工程断面図である。
【図４４】（ａ）は、本発明による実施形態の半導体素子を示す上面図であり、（ｂ）はユニットセルの断面図、（ｃ）は半導体素子の周端部を示す断面図である。
【図４５】本発明による実施形態４−３の他の例による半導体素子を示す断面図である。
【図４６】本発明による実施形態４−１の他の例による半導体素子を示す断面図である。
【図４７】従来の半導体素子の構成を模式的に示す断面図である。
【図４８】本願発明者が検討した、図４７に示す半導体素子における、ボディ領域の不純物濃度に対する、トランジスタの閾値電圧Ｖｔｈおよびチャネルダイオードの立ち上がり電圧│Ｖｆ０│の関係を示す図である。
【発明を実施するための形態】
【００２０】
本願に開示された半導体素子および半導体素子の製造方法は、本発明者によって新たに見出された知見に基づくものである。以下では、まず、当該知見について説明し、その後、実施形態が解決する課題について説明する。なお、以下では、図４７を参照しながら知見および課題を説明するが、これは簡便のためであり、本発明はこれに限定されるものではない。
【００２１】
図４７に示した従来の半導体素子１０００はボディ領域１０３０およびチャネル層１０６０間にｐｎ接合（ボディダイオード）を有している。半導体素子１０００をノーマリーオフ型とする場合、ソース電極に対してゲート電極の電位差がゼロのときに、ｐｎ接合界面からチャネル層に拡がる空乏層の少なくとも一部がゲート絶縁膜１０７０にまで到達するように、ボディ領域１０３０のドーパント濃度や基板面に平行な方向の幅、チャネル層１０６０のドーパント濃度、膜厚、ゲート絶縁膜１０７０の膜厚が決定される。これにより、ソース電極に対してゲート電極の電位差がゼロのときに、チャネル層１０６０の一部は完全に空乏化した状態となる。
【００２２】
本発明者は、半導体素子１０００において、ボディ領域を高濃度化することでチャネルダイオードの立ち上がり電圧を小さくできることを見出した。以下、当該知見について説明する。
【００２３】
半導体素子１０００のチャネルダイオードの立ち上がり電圧｜Ｖｆ０｜は、ゲート絶縁膜１０７０とチャネル層１０６０間の界面のポテンシャル障壁に略等しい。このポテンシャル障壁は、ｐｎ接合界面からボディ領域１０３０に拡がる空乏層と、ｐｎ接合界面からチャネル層１０６０に拡がる空乏層の和によって制御される。
【００２４】
ここで、ボディ領域１０３０のドーパント濃度を大きくすると、ボディ領域１０３０内に拡がる空乏層が狭くなる。一方、チャネル層１０６０に拡がる空乏層は、チャネル層１０６０の膜厚によって制限される。そのため、ボディ領域１０３０に拡がる空乏層とチャネル層１０６０に拡がる（図４７では基板面に平行な方向における）空乏層の和は、ボディ領域１０３０のドーパント濃度を大きくすることによって小さくできる。すなわち、ボディ領域１０３０のドーパント濃度を大きくすることにより、ゲート絶縁膜１０７０とチャネル層１０６０の界面のポテンシャル障壁が小さくでき、チャネルダイオードの立ち上がり電圧｜Ｖｆ０｜を小さくすることができる。
【００２５】
図４８は、チャネル層１０６０に接するボディ領域１０３０のドーパント濃度を変化させたときの、トランジスタの閾値電圧Ｖｔｈおよび、チャネルダイオードの立ち上がり電圧│Ｖｆ０│を例示している。ボディ領域１０３０のドーパント濃度を変化させると閾値電圧Ｖｔｈも変化するが、ここでは、チャネル層１０６０のドーパント濃度を適宜変更することにより閾値電圧Ｖｔｈが約３Ｖとなるように設定している。図４８は、閾値電圧Ｖｔｈを一定とした場合に、ボディ領域１０３０のドーパント濃度が大きくなるにつれて、立ち上がリ電圧│Ｖｆ０│が小さくなる傾向を示している。したがって、トランジスタの閾値電圧Ｖｔｈを維持しながら、チャネルダイオードの立ち上がり電圧│Ｖｆ０│を選択的に小さくするためには、チャネル層１０６０に接するボディ領域１０３０のドーパント濃度はできるだけ大きい方が望ましい。
【００２６】
以上の鋭意検討により、チャネルダイオードの立ち上がり電圧の絶対値│Ｖｆ０│を小さくするために、ボディ領域の濃度を高濃度とすることが望ましいという知見が得られた。特に、他のパラメータを適切に選択することにより、半導体素子の閾値電圧Ｖｔは維持したまま、チャネルダイオードの立ち上がり電圧｜Ｖｆ０｜を選択的に小さくすることも可能である。
【００２７】
しかしながら、ボディ領域１０３０のドーパント濃度を大きくすると、様々な不具合が懸念される。一般的に、炭化珪素の結晶状態はシリコンに比べて劣るため、ドーパントの活性化が不十分な場合には結晶欠陥が十分に回復できず、ボディ領域が高濃度の場合は予期せぬリーク電流が発生することも懸念される。例えば、図４７に示すボディ領域１０３０を高濃度にした場合、ボディ領域１０３０に結晶欠陥が生じ、ボディ領域１０３０とドリフト層１０２０間の耐圧が低下する可能性がある。また、ソース領域１０４０をイオン注入で形成する場合、ボディ領域１０３０を高濃度にするとソース領域の抵抗が大きくなる。その結果半導体素子のオン抵抗が増加してしまう。
【００２８】
さらに、高耐圧のパワーデバイスにおいて、例えば、ｐｎ接合を有する周端構造（例えば図８で示されるリング領域１０３ｆ）を備える場合であって、プロセス簡略化のためにボディ領域１０３０と周端構造を同一プロセスで形成する場合には、周端構造の耐圧低下も懸念される。周端構造の耐圧特性はその濃度に大きく依存する。そのため、ボディ領域１０３０の高濃度化に伴って周端構造が高濃度化すると、上記結晶欠陥の問題に加えて、最適な濃度から外れることによる耐圧の低下が懸念される。したがって、ボディ濃度１０３０の変更は周端構造での耐圧維持のバランスを崩すことにつながり、設計自由度が大幅に低減することとなる。
【００２９】
本願に開示された実施形態に係る半導体素子は、上記の課題に対して、ボディ領域の一部領域の濃度を高濃度化し、その他の領域の濃度を低濃度化することにより、チャネルダイオードの立ち上がり電圧の絶対値│Ｖｆ０│の低減と、ボディ領域とドリフト層間の耐圧の向上を両立させるものである。
【００３０】
本発明の一態様の概要は以下の通りである。
【００３１】
本発明の一態様である半導体素子は、主面および裏面を有する半導体基板と、前記半導体基板の前記主面上に位置する第１炭化珪素半導体層であって、第１導電型のドリフト領域と、前記ドリフト領域上に位置する第２導電型のボディ領域と、前記ボディ領域上に位置する第１導電型の不純物領域とを含む第１炭化珪素半導体層と、前記第１炭化珪素半導体層に設けられ、前記ボディ領域を貫通し、前記ドリフト領域内に達するトレンチと、少なくとも前記トレンチの側面に位置し、前記ドリフト領域の少なくとも一部および前記不純物領域の少なくとも一部に接している第１導電型の第２炭化珪素半導体層と、前記第２炭化珪素半導体層上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置するゲート電極と、前記不純物領域に接触する第１オーミック電極と、前記半導体基板の前記裏面に位置する第２オーミック電極とを備え、前記ボディ領域は、前記トレンチの側面において前記第２炭化珪素半導体層と接する第１ボディ領域と、前記ドリフト領域と接し、前記第１ボディ領域よりも平均不純物濃度が小さい第２ボディ領域とを含み、前記第１オーミック電極を基準とする前記第２オーミック電極および前記ゲート電極に印加される電位はそれぞれＶｄｓおよびＶｇｓであり、ゲート閾値電圧はＶｔｈであり、Ｖｇｓ≧Ｖｔｈの場合、前記第２炭化珪素半導体層を介して前記第２オーミック電極から前記第１オーミック電極へ電流が流れ、０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、前記ボディ領域から前記ドリフト領域へ電流が流れ始める前に前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ電流が流れる。
【００３２】
前記第２ボディ領域は前記不純物領域にさらに接している。
【００３３】
前記第１ボディ領域は前記不純物領域および前記ドリフト領域にさらに接している。
【００３４】
前記第１ボディ領域は前記不純物領域にさらに接し、前記ドリフト領域に接していない。
【００３５】
前記半導体素子は複数のユニットセルを含み、各ユニットセルは、前記半導体基板と、前記第１炭化珪素半導体層と、前記トレンチと、前記第２炭化珪素半導体層と、前記ゲート絶縁膜と、前記ゲート電極と、前記第１オーミック電極と、前記第２オーミック電極とを備え、各ユニットセルの前記第１ボディ領域の前記半導体基板と平行な方向における幅は、当該ユニットセルと前記トレンチを挟んで隣接するユニットセルの前記第１ボディ領域の前記半導体基板と平行な方向における幅と等しい。
【００３６】
前記第１ボディ領域は、前記トレンチに対して自己整合的に画定されている。
【００３７】
前記第２炭化珪素半導体層は前記トレンチの側面において前記第１ボディ領域および前記第２ボディ領域と接している。
【００３８】
前記第１ボディ領域は前記不純物領域にさらに接し、前記ドリフト領域に接していない。
【００３９】
前記第２ボディ領域は前記第１ボディ領域の下方に位置し、前記不純物領域と接していない。
【００４０】
前記０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、前記ボディ領域から前記ドリフト領域へ電流が流れ始める前に前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ電流が流れるように前記第２炭化珪素半導体層およびボディ領域が構成されている。
【００４１】
前記第２炭化珪素半導体層はエピタキシャル層である。
【００４２】
前記第１ボディ領域の平均不純物濃度は、前記第２ボディ領域の平均不純物濃度の２倍以上である。
【００４３】
前記トレンチの底面に設けられた第２導電型の電界緩和領域をさらに備える。
【００４４】
前記半導体素子は、前記不純物領域に隣接し、前記第２オーミック電極および前記第２ボディ領域と接しているコンタクト領域をさらに備える。
【００４５】
前記半導体素子は、前記半導体基板と、前記第１炭化珪素半導体層と、前記トレンチと、前記第２炭化珪素半導体層と、前記ゲート絶縁膜と、前記ゲート電極と、前記第１オーミック電極と、前記第２オーミック電極とをそれぞれ含む複数のユニットセルが配列されたユニットセル部と、前記半導体基板の前記主面の法線方向から見て、前記ユニットセル配列部の外側に配置された周端部とを備え、前記周端部は、前記第１炭化珪素半導体層において、前記半導体基板の前記主面の法線方向から見て前記ユニットセル配列部を囲むように配置された第２導電型のリング領域を有し、前記リング領域における深さ方向の第２導電型の不純物濃度プロファイルは、各ユニットセルの前記第２ボディ領域における深さ方向の第２導電型の不純物濃度プロファイルと同じである。
【００４６】
本発明の他の一態様による半導体素子の製造方法は、半導体基板上に、第１導電型のドリフト領域及び第２導電型の第２ボディ領域を含む第１炭化珪素半導体層を形成する工程と、前記第１炭化珪素半導体層の表面の一部領域上にマスクを形成する工程と、前記マスクを用いて不純物を注入することにより、前記第１炭化珪素半導体層の前記第２ボディ領域中に、第２導電型の第１ボディ領域を形成する工程と、前記マスクの側面にサイドウォールを形成する工程と、前記マスクおよびサイドウォールを用いて、前記第１炭化珪素半導体層をエッチングすることにより、前記第１ボディ領域を貫通し、前記ドリフト領域を露出するトレンチを形成する工程とを包含する。
【００４７】
前記第１ボディ領域を形成する工程において、前記ドリフト領域に達していない前記第１ボディ領域を形成する。
【００４８】
前記第１炭化珪素半導体層を形成する工程と前記マスクを形成する工程の間に、前記第２ボディ領域の表層部に不純物を注入することにより、前記不純物領域を形成する工程をさらに含み、前記トレンチを形成する工程では、前記第１ボディ領域及び前記不純物領域を貫通するトレンチを形成する。
【００４９】
前記第１炭化珪素半導体層を形成する工程は、第１導電型の炭化珪素半導体層の表層部に不純物を注入することにより、前記第２ボディ領域を形成するとともに、前記第２ボディ領域以外の部分に前記ドリフト領域を画定する工程を含む。
【００５０】
前記マスクを形成する工程の前に、前記不純物領域および前記第２ボディ領域中にコンタクト領域を形成する工程をさらに包含する。
【００５１】
前記トレンチを形成する工程の後に、前記第１炭化珪素半導体層を熱処理することにより、前記不純物領域、前記第１ボディ領域及び前記第２ボディ領域を活性化させる工程と、前記活性化させる工程の後に、前記トレンチの少なくとも側面を覆うように第２炭化珪素半導体層を形成する工程と、前記第２炭化珪素半導体層上にゲート絶縁膜を形成する工程と前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ソース領域の一部および前記コンタクト領域が露出するように、前記ゲート絶縁膜および前記第２炭化珪素半導体層の一部を除去する工程と、前記露出した不純物領域の一部および前記コンタクト領域に接するように第オーミック電極を形成する工程と、前記基板の前記第１炭化珪素半導体層が接していない面に接するように第２オーミック電極を形成する工程とをさらに包含する。
【００５２】
前記半導体素子は、前記複数のユニットセルが配列されたユニットセル配列部と、前記基板の前記主面の法線方向から見て、前記ユニットセル配列部の外側に配置された周縁部とを有し、前記周縁部において、前記第１炭化珪素半導体層は、前記基板の前記主面の法線方向から見て前記ユニットセル配列部を囲むように配置された第２導電型のリング領域を有しており、前記第２ボディ領域と前記リング領域とを同じ工程によって形成する。
【００５３】
以下、本発明による半導体素子の実施形態を説明する。なお、以下に説明する実施形態はあくまでも例示であり、本発明は以下の実施形態に限定されない。
【００５４】
以下で説明される半導体素子は、チャネル領域として機能する炭化珪素半導体層と、炭化珪素半導体層に流れる電流を制御するゲート電極と、炭化珪素半導体層に電気的に接続された第１オーミック電極および第２オーミック電極とによって構成されるＭＩＳＦＥＴを含む。このＭＩＳＦＥＴは、第１オーミック電極の電位を基準とするゲート電極の電位がゼロ以上であってトランジスタの閾値電圧Ｖｔｈ未満の場合に、第１オーミック電極からチャネル領域を介して第２オーミック電極に電流を流すダイオードとして動作する。つまり、本実施形態の半導体素子は、ＭＩＳＦＥＴを含む半導体素子であり、所定の条件下でＭＩＳＦＥＴのチャネル領域がダイオード特性を発揮する。
【００５５】
本願明細書では、第１オーミック電極Ｓ（ソース電極）の電位を基準とする第２オーミック電極Ｄ（ドレイン電極）の電位をＶｄｓ、第１オーミック電極Ｓの電位を基準とするゲート電極Ｇの電位をＶｇｓとし、第２オーミック電極Ｄから第１オーミック電極Ｓへ流れる電流の向きを「順方向」、第１オーミック電極Ｓから第２オーミック電極Ｄへ流れる電流の向きを「逆方向」と定義する。なお、電位および電圧の単位は、いずれも、ボルト（Ｖ）である。
【００５６】
本明細書では、簡便のため、第１導電型がｎ型であり第２導電型がｐ型であるものとして説明する。しかし、第１導電型がｐ型であり第２導電型がｎ型であってもよい。ｎまたはｐの導電型の右肩の「＋」または「−」は、不純物の相対的な濃度を表している。「ｎ+」は「ｎ」よりもｎ型不純物濃度が高いことを意味し、「ｎ-」は「ｎ」よりもｎ型不純物濃度が低いことを意味している
【００５７】
（実施形態１−１）
［半導体素子３１１の構成］
図１（ａ）は実施形態１−１の半導体素子３１１の断面を模式的に示している。半導体素子３１１は、ユニットセル１００ｕとしてＭＩＳＦＥＴを含む。図１（ａ）には、一点鎖線の右側および左側にそれぞれ位置する２つのＭＩＳＦＥＴの断面が示されている。半導体素子は、典型的には一次元または二次元に配列された複数のユニットセルを含む。
【００５８】
半導体素子３１１は、第１導電型の半導体基板１０１と、半導体基板１０１の主面上に位置する第１導電型の第１炭化珪素半導体層１０２とを備える。半導体基板１０１は、ｎ+型の導電性を有し、炭化珪素によって構成される。
【００５９】
第１炭化珪素半導体層１０２は、ドリフト領域１０２ｄとドリフト領域１０２ｄ上に位置するボディ領域１０３とを含む。ボディ領域１０３は第１ボディ領域１０３ａと第２ボディ領域１０３ｂとを含む。図１（ａ）に示すように、第１ボディ領域１０３ａは、ドリフト領域１０２ｄおよび不純物領域１０４と接し、トレンチ１２０の側面において第２炭化珪素半導体層１０６と接する。また、第２ボディ領域１０３ｂは、ドリフト領域１０２ｄおよび第１ボディ領域１０３ａと接する。第１ボディ領域１０３ａは、第２ボディ領域１０３ｂの側面１０３ｓを覆っている。第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂはそれぞれ第２導電型であり、不純物濃度が互いに異なる。具体的には、第２ボディ領域１０３ｂの平均不純物濃度は、第１ボディ領域１０３ａの平均不純物濃度よりも小さい。本実施形態では、第１ボディ領域１０３ａはｐ+型であり、第２ボディ領域１０３ｂはｐ型である。ここで、平均不純物濃度とは、領域内における不純物濃度分布の平均値を意味する。
【００６０】
ボディ領域１０３上には、第１導電型の不純物領域１０４が位置している。本実施形態では、不純物領域１０４はｎ+型であり、ソース領域として機能する。また、不純物領域１０４は第２ボディ領域１０３ｂと接している。
【００６１】
好ましくは、不純物領域１０４には第２ボディ領域１０３ｂと接する第２導電型のコンタクト領域１０５が形成されている。コンタクト領域１０５は、Ｐ++型またはｐ+型であることが好ましい。不純物領域１０４上には第１オーミック電極１０９が形成されている。第１オーミック電極１０９は、不純物領域１０４およびコンタクト領域１０５の表面に形成され、不純物領域１０４およびコンタクト領域１０５の両方と電気的に接触している。コンタクト領域１０５を設けない場合には、不純物領域１０４に、第２ボディ領域１０３ｂを露出するコンタクトトレンチを設け、トレンチ１２０内に第１オーミック電極１０９を形成することにより第２ボディ領域１０３ｂと第１オーミック電極１０９とを直接接触させてもよい。
【００６２】
図１（ａ）に示すように、半導体素子３１１は、不純物領域１０４に開口１２０ａを有するトレンチ１２０を備える。トレンチ１２０は、不純物領域１０４およびボディ領域１０３を貫通してドリフト領域１０２ｄに達している。このため、不純物領域１０４の一部、ボディ領域１０３の一部である第１ボディ領域１０３ａおよびドリフト領域１０２ｄの一部がトレンチ１２０の側面１２０ｃを構成している。また、ドリフト領域１０２ｄの一部がトレンチ１２０の底面１２０ｂを構成している。
【００６３】
トレンチ１２０の少なくとも側面１２０ｃ上には第２炭化珪素半導体層１０６が位置している。第２炭化珪素半導体層１０６は、トレンチ１２０の側面１２０ｃを構成する不純物領域１０４の一部、第１ボディ領域１０３ａおよびドリフト領域１０２ｄの一部と接している。第２炭化珪素半導体層１０６は、少なくとも第１ボディ領域１０３ａに接するようにトレンチ１２０に設けられていればよく、トレンチ１２０の底面１２０ｂには第２炭化珪素半導体層１０６は位置していなくてもよい。本実施形態では、第２炭化珪素半導体層１０６は、トレンチ１２０の側面１２０ｃおよび底面１２０ｂと、不純物領域１０４の表面１０４ａに設けられている。第２炭化珪素半導体層１０６は、第１導電型を有し、エピタキシャル成長によって形成されている。第２炭化珪素半導体層１０６は、第１ボディ領域１０３ａ上に位置し、トランジスタのチャネルとして機能するチャネル領域１０６ｃを含んでいる。このため第２炭化珪素半導体層１０６は「チャネルエピ層」とも称される。チャネル領域１０６ｃの長さ（チャネル長）は、図１（ａ）に示されている双方向矢印で示される長さに相当する。すなわち、ＭＩＳＦＥＴの「チャネル長」は、図面上における、第１ボディ領域１０３ａの深さで規定される。
【００６４】
上述した不純物領域１０４および第２炭化珪素半導体層１０６によって、第１ボディ領域１０３ａは、不純物領域１０４と、第２炭化珪素半導体層１０６とドリフト領域１０２ｄと接し、かつ、第２ボディ領域１０３ｂの側面１０３ｓを完全に覆っている。
【００６５】
第２炭化珪素半導体層１０６上にはゲート絶縁膜１０７が位置し、ゲート絶縁膜１０７の上にゲート電極１０８が形成されている。半導体基板１０１の裏面には、第２オーミック電極１１０が形成されている。本実施形態では第２オーミック電極１１０はドレイン電極である。
【００６６】
半導体基板１０１の裏面には、第２オーミック電極１１０が形成されている。第２オーミック電極１１０にはさらに裏面配線電極１１３が形成されている。ゲート電極１０８を覆うように層間絶縁膜１１１が形成され、層間絶縁膜１１１上に上部配線電極１１２が形成されている。上部配線電極１１２は層間絶縁膜１１１に設けられたコンタクトホール１１１ｃを介して第１オーミック電極１０９に接続されている。
【００６７】
ユニットセル１００ｕは、上部配線電極１１２側から半導体素子３１１を見た場合、例えば正方形状を有している。長方形や、４角形以外の長方形、多角形形状を有していてもよい。図１（ｂ）は、半導体素子３１１におけるユニットセル１００ｕの配置を示している。図１（ａ）〜（ｃ）に示される例では、半導体素子３１１は、ＭＩＳＦＥＴをユニットセル１００ｕとして複数含む。図１（ｂ）に示すように、ユニットセル１００ｕは、例えば、ｘおよびｙ方向に２次元に配列されており、ｙ方向の配列は交互に１／２ずつシフトしている。ユニットセル１００ｕが一方向に長い形状を有する場合は、図１（ｃ）に示すように並列に配置してもよい。図１（ａ）に示すように各ユニットセル１００ｕの半導体基板１０１および第１炭化珪素半導体層１０２は、それぞれ、互いに接続されている。また、各ユニットセル１００ｕの上部配線電極１１２、裏面配線電極１１３も互いに接続されている。
【００６８】
本実施形態の半導体素子３１１は、不純物濃度が互いに異なる第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂを備えている。この構造により、チャネル領域１０６ｃを還流ダイオードの電流経路として利用し、ボディ領域１０３とドリフト領域１０２ｄとにより構成されるｐｎ接合に流れる順方向電流を抑制し、結晶欠陥の増加を抑制するとともに、適切な耐圧を確保することができる。以下、このような機能を半導体素子３１１の動作とともに説明する。
【００６９】
まず、半導体素子３１１のダイオード動作について説明する。
【００７０】
図１（ａ）に示すように、半導体素子３１１において、ゲート電極１０８と、ゲート絶縁膜１０７と、第２炭化珪素半導体層１０６とによってＭＩＳ構造が構成され、ゲート電極１０８に印加する電圧によって、第１オーミック電極１０９および第２オーミック電極１１０に接続された第２炭化珪素半導体層１０６に流れる電流を制御する。ＭＩＳＦＥＴの閾値電圧（順方向電流の閾値電圧）をＶｔｈとすると、ＭＩＳＦＥＴは、Ｖｇｓ≧Ｖｔｈの場合オン状態となり、Ｖｄｓ＞０Ｖであれば、第２炭化珪素半導体層１０６を介して第２オーミック電極１１０から第１オーミック電極１０９へ電流が流れる。一方、Ｖｇｓ＜Ｖｔｈの場合、トランジスタとしてはオフ状態になる。
【００７１】
しかし、このＭＩＳＦＥＴは、オフ状態であっても、０Ｖ≦Ｖｇｓ＜Ｖｔｈであり、Ｖｄｓ＜０Ｖのときは、第１ボディ領域１０３ａの不純物濃度と、第２炭化珪素半導体層１０６の不純物濃度と、第２炭化珪素半導体層１０６の厚さを適切に選択することにより、第２炭化珪素半導体層１０６を介して第１オーミック電極１０９から第２オーミック電極１１０に電流を流すダイオードとして機能する。言い換えると、０Ｖ≦Ｖｇｓ＜Ｖｔｈを満たす場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、ボディ領域１０３からドリフト領域１０２ｄへ電流が流れ始める前に第１オーミック電極１０９から第２炭化珪素半導体層１０６を介して第２オーミック電極１１０へ電流が流れるように第２炭化珪素半導体層１０６およびボディ領域１０３が構成されている。以降、本願明細書において、チャネル領域１０６ｃを含む第２炭化珪素半導体層１０６を介して第１オーミック電極１０９から第２オーミック電極１１０に電流を流すダイオードを、「チャネルダイオード」と呼ぶ。第２オーミック電極１１０から第１オーミック電極１０９への向きを「順方向」、第１オーミック電極１０９から第２オーミック電極１１０への向きを「逆方向」と定義しているため、このダイオードが電流を流す方向は、「逆方向」である。
【００７２】
ＭＩＳＦＥＴのチャネル領域１０６ｃを電流経路とする、このチャネルダイオードは、Ｖｄｓ＞Ｖｆ０（Ｖｆ０は負の値）の場合に１ｍＡ以上の電流を流さず、Ｖｄｓ≦Ｖｆ０の場合に１ｍＡ以上の電流を流す特性を有している。言い換えると、このダイオードを流れる電流は、Ｖｄｓ＞Ｖｆ０（Ｖｆ０は負の値）のとき、ほとんどゼロ（１ｍＡ未満）であるが、Ｖｄｓをゼロから徐々に小さくしていく（Ｖｄｓの絶対値を増加させていく）と、ＶｄｓがＶｆ０に達したとき、１ｍＡとなり、さらにＶｄｓを小さくしていく（絶対値を増加させていく）と、増大する。この意味で、Ｖｆ０は、ダイオードの電流−電圧特性における「立ち上がり電圧」に相当する。
【００７３】
本実施形態の半導体素子３１１は、チャネルダイオードに電流を流すことにより、以下の効果を奏する。炭化珪素半導体において、炭化珪素半導体のｐｎ接合に流れる順方向電流が、半導体基板底面転位に起因した積層欠陥を増大させるという固有の問題が報告されている。そのため、炭化珪素から構成される従来の半導体素子においてＭＩＳＦＥＴのボディダイオードに還流電流が流れた場合、還流電流がボディダイオードのｐｎ接合において炭化珪素の結晶劣化を促進してしまう。これに対して、本実施形態の半導体素子３１１は、還流電流がチャネルダイオードに多く流れることにより、結晶欠陥の増加が抑制される。また、チャネルダイオードはユニポーラ動作するため、ダイオードがオン状態からオフ状態に遷移する際の逆回復電流が低減される。これにより、例えば、リカバリー損失やスイッチング速度の低下を抑制できる。
【００７４】
次に、第１ボディ領域１０３ａの不純物濃度について説明する。
【００７５】
本実施形態の半導体素子３１１において、第１ボディ領域１０３ａの平均不純物濃度は、半導体素子３１１におけるダイオードの立ち上がり電圧Ｖｆ０およびトランジスタの閾値電圧Ｖｔｈが所望の値となるように設計される。特に、ダイオードの立ち上がり電圧Ｖｆ０は、ボディ領域１０３と第１炭化珪素半導体層１０２とにより構成されるｐｎ接合ダイオードの立ち上がり電圧Ｖｆよりも小さくなるように設定される。
【００７６】
ダイオードの立ち上がり電圧Ｖｆ０、トランジスタの閾値電圧Ｖｔｈは、いずれも、ボディ領域１０３のうち、第２炭化珪素半導体層１０６に接する第１ボディ領域１０３ａの不純物濃度、第２炭化珪素半導体層１０６の不純物濃度および膜厚、ゲート絶縁膜１０７の厚さで主に決定される。
【００７７】
本実施形態の半導体素子３１１において、ＶｔｈとＶｆ０とは独立に制御することができる。図２は、一例として、ゲート絶縁膜１０７の厚さを７０ｎｍに設定し、第１ボディ領域１０３ａの不純物濃度を１×１０19ｃｍ-3に設定した場合における、第２炭化珪素半導体層１０６の不純物濃度およびその膜厚と、トランジスタの閾値電圧Ｖｔｈおよびチャネルダイオードの立ち上がり電圧の絶対値｜Ｖｆ０｜との関係を示すシミュレーション結果である。図２より、チャネルダイオードの立ち上がり電圧Ｖｆ０の絶対値｜Ｖｆ０｜を約１Ｖとしたい場合、第２炭化珪素半導体層１０６の不純物濃度を約２．５×１０17ｃｍ-3とし、第２炭化珪素半導体層１０６の膜厚を約７０ｎｍに設定すれば、半導体素子３１１のＶｔｈは約３．５Ｖとなる。また、第２炭化珪素半導体層１０６の不純物濃度を約１．５×１０18ｃｍ-3とし、第２炭化珪素半導体層１０６の膜厚を約３０ｎｍに設定すれば、｜Ｖｆ０｜は約１Ｖを維持したまま、半導体素子３１１のＶｔｈを約６．１Ｖに設定できる。なお、本実施形態の半導体素子における、チャネルダイオードの立ち上がり電圧│Ｖｆ０│およびトランジスタの閾値電圧Ｖｔｈと、ボディ領域のドーパント濃度との関係は、図４８と同様の傾向を示す。
【００７８】
本実施形態の半導体素子において、第１ボディ領域１０３ａの濃度は例えば１×１０18ｃｍ-3以上であることが望ましい。より望ましくは、第１ボディ領域１０３ａの濃度は５×１０18ｃｍ-3以上である。これにより、ボディ領域１０３とチャネル領域１０６ｃの間に拡がる空乏層において、ボディ領域１０３側の空乏層の拡がりを抑制できるため、ゲート絶縁膜とチャネル層の界面のポテンシャル障壁を小さくすることが出来る。
【００７９】
第１ボディ領域１０３ａが第２炭化珪素半導体層１０６に接する界面と、第１ボディ領域１０３ａが第２ボディ領域１０３ｂに接する界面との間で規定される、第１ボディ領域１０３ａの基板面に対して平行方向の厚みは、ゲート電極１０８に０Ｖが印加された状態で、第１ボディ領域１０３ａと第２炭化珪素半導体層１０６との界面から第１ボディ領域１０３ａへ拡がる空乏層が、第１ボディ領域１０３ａ内にとどまることが望ましい。例えば、第１ボディ領域１０３ａの基板面に対して平行方向の厚みは、５０ｎｍ以上である。
【００８０】
また、不純物領域１０４が第１オーミック電極１０９と接する基板面と垂直な界面をＦ１とし、不純物領域１０４が第２炭化珪素半導体層１０６と接する界面をＦ２としたとき、第１ボディ領域１０３ａの基板面に対して平行方向の厚みは、Ｆ１とＦ２で規定される基板面に対して平行方向の長さより小さいことが好ましい。
【００８１】
これにより、第１ボディ領域１０３ａに対してカウンタードーピングに伴う不純物領域１０４の高抵抗化の影響を抑制できる。特に、第１ボディ領域１０３ａが、注入ドーズ量の多いイオン注入によって形成される場合、より効果的に半導体素子におけるリーク電流の発生を低減できる。
【００８２】
第１ボディ領域１０３ａは、不純物領域１０４および第１炭化珪素半導体層１０２と接していることが望ましい。ボディ領域１０３のうち、第２炭化珪素半導体層１０６と接する領域全体に渡って高濃度化することにより、閾値電圧や立ち上がり電圧の設計を、第２ボディ領域１０３ｂと独立に設計できる。
【００８３】
本実施形態の半導体素子３１１は、第２ボディ領域１０３ｂから独立して、第１ボディ領域１０３ａの不純物濃度を高くすることができる。このため、第１ボディ領域１０３ａおよび第２炭化珪素半導体層１０６の不純物濃度をいずれも高くすることによって、第１炭化珪素半導体層１０２と第２ボディ領域１０３ｂとによって形成されるボディダイオードに電流が流れ始めるＶｆの絶対値よりもＶｆ０の絶対値を小さく設定できる。具体的には、ＭＩＳＦＥＴがオフ状態であり、０Ｖ≦Ｖｇｓ＜Ｖｔｈであり、Ｖｄｓ＜０Ｖである場合において、ボディダイオードに電流が流れ始める前にチャネルダイオードに電流を流すことが可能となる。
【００８４】
また、本実施形態の半導体素子３１１においては、独立に制御可能な第１ボディ領域１０３ａに接するように、第２炭化珪素半導体層１０６を形成している。このため、第１ボディ領域１０３ａの不純物濃度と第２炭化珪素半導体層１０６の不純物濃度および膜厚とを適切に制御することによって、Ｖｄｓが負の場合にチャネルダイオードに流れる電流量と、Ｖｄｓが正の場合にトランジスタに流れるオン電流量とを同程度の値に設定することができる。例えば、チャネルダイオードに流れる逆方向電流の電流用は、トランジスタの定格オン電流の１／５以上２倍以下に設定される。これにより、Ｖｄｓが負（逆方向）の場合でも、第２ボディ領域１０３ｂと第１炭化珪素半導体層１０２との間に形成されるボディダイオードに流れる電流を大幅に低減（またはゼロに）させることができ、チャネルダイオードに多くの電流を流すことができる。つまり、本実施形態の半導体素子３１１は、一般的なインバータ回路に搭載されるＭＩＳＦＥＴに逆並列接続されたいわゆる還流ダイオードの機能を、半導体素子３１１内のＭＩＳＦＥＴに内蔵することができる。
【００８５】
逆に言えば、第１ボディ領域が第２炭化珪素半導体層に接していないＭＩＳＦＥＴの場合、上述した設定を行うことができないため、適切な条件で還流ダイオードとして機能するチャネルダイオードを実現することが困難となる。
【００８６】
次いで、第２ボディ領域１０３ｂの不純物濃度について説明する。
【００８７】
半導体素子３１１の第２ボディ領域１０３ｂの平均不純物濃度は、所望の耐圧が確保されるように設定される。
【００８８】
半導体素子３１１の耐圧は、主に、第２ボディ領域１０３ｂと第１炭化珪素半導体層１０２によって構成されるｐｎ接合により決定される。
【００８９】
第２ボディ領域１０３ｂのドーパント濃度をドリフト領域１０２ｄのドーパント濃度の絶対値より大きくすることにより、半導体素子３１１の耐圧は主に第１炭化珪素半導体層１０２のドーパント濃度で設計される。数百ボルト以上の高耐圧を有する半導体素子を実現するには、ドリフト領域１０２ｄのドーパント濃度は１×１０17ｃｍ-3より小さいことが好ましい。よって、本実施形態の半導体素子において、第２ボディ領域１０３ｂの濃度は１×１０17ｃｍ-3以上第１ボディ領域の濃度以下であることが望ましい。第２ボディ領域１０３ｂのドーパント濃度を、第１ボディ領域１０３ａのドーパント濃度より小さくすることにより、ボディ領域の高濃度化により引き起こされる可能性のあるリーク電流を抑制できる。
【００９０】
ここで、第１ボディ領域１０３ａと第２ボディ領域１０３ｂの関係について説明する。
【００９１】
本実施形態の半導体素子３１１は、ボディ領域１０３が第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂに分割されている。そのため、第１ボディ領域１０３ａの不純物濃度と第２ボディ領域１０３ｂの不純物濃度を独立して調整することができる。具体的には、一方で、第１ボディ領域１０３ａの不純物濃度を調整することによって、チャネルダイオードの立ち上がり電圧Ｖｆ０を制御でき、他方で、第２ボディ領域１０３ｂの不純物濃度を調整することによって、半導体素子３１１の耐圧を制御できる。したがって、本実施形態の半導体素子３１１は、低いチャネルダイオードの立ち上がり電圧Ｖｆ０と、高い耐圧とを両立することができる。
【００９２】
チャネルダイオードの立ち上がり電圧Ｖｆ０を低く、かつ耐圧を高くするためには、第１ボディ領域１０３ａの平均不純物濃度は小さいことが望ましく、第２ボディ領域１０３ｂの平均不純物濃度よりも、第１ボディ領域の平均不純物濃度が大きいことが好ましい。例えば、第１ボディ領域１０３ａの平均不純物濃度を１×１０18ｃｍ-3以上、１×１０20ｃｍ-3以下とし、第２ボディ領域１０３ｂの平均不純物濃度を１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下とする。より好ましくは、第１ボディ領域１０３ａの平均不純物濃度は、第２ボディ領域１０３ｂの平均不純物濃度の２倍以上である。
【００９３】
このように、本実施形態の半導体素子３１１によれば、一般的なインバータ回路に搭載されるＭＩＳＦＥＴに逆並列接続されるいわゆる還流ダイオードを半導体素子３１１のチャネルダイオードにて機能させることができる。つまり、半導体素子３１１中のＭＩＳＦＥＴは還流ダイオードを内蔵する。
【００９４】
また、チャネルダイオードの立ち上がり電圧Ｖｆ０の絶対値を、ボディダイオードの立ち上がり電圧の絶対値よりも小さくできるため、インバータ回路における電力損失を低減させることができる。さらに、ボディダイオードに流れる電流を激減させることができるため、半導体素子３１１の結晶劣化を抑制することができ、高耐圧特性を維持することができる。したがって、半導体素子３１１は高い信頼性を備える。
【００９５】
［半導体素子３１１の製造方法］
次に、図３から図７を参照しながら、本実施形態の半導体素子３１１の製造方法の一例について詳述する。なお、以下の説明は、あくまでも例示であり、特定のプロセス、条件、濃度、膜厚等に限定されるものではない。
【００９６】
まず、半導体基板１０１を準備する。半導体基板１０１は、例えば、低抵抗（抵抗率０．０２Ωｃｍ）のｎ型４Ｈ−ＳｉＣオフカット半導体基板である。
【００９７】
図３（ａ）に示すように、半導体基板１０１の上に高抵抗の第１炭化珪素半導体層１０２をエピタキシャル成長する。例えば、第１炭化珪素半導体層１０２はｎ型４Ｈ−ＳｉＣによって構成され、不純物濃度および膜厚はそれぞれ１×１０16ｃｍ-3および１０μｍである。第１炭化珪素半導体層１０２を形成する前に半導体基板１０１上に、高不純物濃度の炭化珪素によって構成されるバッファー層を堆積してもよい。例えばバッファー層の不純物濃度は１×１０18ｃｍ-3であり、厚さは１μｍである。
【００９８】
次に、図３（ｂ）に示すように、第１炭化珪素半導体層１０２の上に、第２導電型の第２ボディ領域１０３ｂ’を形成する。第２ボディ領域１０３ｂ’は、第１炭化珪素半導体層１０２上にイオン注入を行うことにより形成できる。あるいは、第２ボディ領域１０３ｂ’は、第１炭化珪素半導体層１０２上にエピタキシャル成長させることによっても形成できる。以下では、第２ボディ領域１０３ｂ’がイオン注入によって形成される例について説明する。第１炭化珪素半導体層１０２のうち、第２ボディ領域１０３ｂ’以外の領域がドリフト領域１０２ｄとなる。
【００９９】
第１炭化珪素半導体層１０２の上に、例えばＡｌイオンをイオン注入する。ここで形成される第２ボディ領域１０３ｂ’のうち、後工程において第１ボディ領域１０３ａ’が形成されなかった領域が、半導体素子３１１の第２ボディ領域１０３ｂとなる。なお、本工程で形成される第２ボディ領域１０３ｂ’は、後の活性化工程後に、半導体素子３１１の第２ボディ領域１０３ｂとなる領域に少なくとも形成されていればよい。
【０１００】
図３（ｂ）はユニットセルの断面のみを示しており、ユニットセルの全体に第２ボディ領域１０３ｂ’が形成されるため、パターニングのためのマスクは図示していないが、例えば複数のＭＩＳＦＥＴ周辺の電界集中を緩和する周端構造をリング状に形成する場合（後に示す図８（ｃ）の１０３ｆを複数形成してＦＬＲ構造１１６を形成する場合）には、本工程において、例えばＳｉＯ2からなるマスクを形成しておき、周端部にパターニングされた第２ボディ領域１０３ｂ’（図８（ｃ）の１０３ｆに相当）を形成してもよい。不純物種としてＡｌを用いる場合、拡散係数が小さいため、拡散による濃度プロファイルの変化はほとんど無視できる。Ｂ（ボロン）をボディ領域の不純物として用いる場合は、あらかじめ活性化率や拡散係数を把握した上で、所望の不純物濃度のプロファイルが得られるように、イオン注入のエネルギーとドーズ量を選択するとよい。活性化率が１００％であると仮定し、例えばアルミニウムを用いて第２ボディ領域１０３ｂを形成する場合、アルミニウムイオンの注入エネルギーおよびドーズ量は、以下の通りである。
３０ｋｅＶ：６．０×１０12ｃｍ-2
７０ｋｅＶ：１．２×１０13ｃｍ-2
１５０ｋｅＶ：２．５×１０13ｃｍ-2
３５０ｋｅＶ：６．０×１０13ｃｍ-2
【０１０１】
イオン注入後、図３（ｃ）に示すように、マスク２０１を形成し、続いて、マスク２０１を用いて第２ボディ領域１０３ｂ’中に、例えばアルミニウムをイオン注入することによって、第１ボディ領域１０３ａ’を形成する。第１ボディ領域１０３ａ’の不純物濃度は、第２ボディ領域１０３ｂ’内へのイオン注入のために、必然的に第２ボディ領域１０３ｂ’の不純物濃度より高くなる。このときの注入エネルギーは、例えば第２ボディ領域１０３ｂ’と同じとし、ドーズ量は例えば５倍になるように調整する。この場合、追加で注入されるドーズ量は４倍相当量となり、アルミニウムイオンの注入エネルギーおよびドーズ量は、以下の通りである。
３０ｋｅＶ：２．４×１０13ｃｍ-2
７０ｋｅＶ：４．８×１０13ｃｍ-2
１５０ｋｅＶ：１．０×１０14ｃｍ-2
３５０ｋｅＶ：２．４×１０14ｃｍ-2
【０１０２】
上述のように形成した第１ボディ領域１０３ａ’には、後の工程においてトレンチ１２０が形成され、残った領域が活性化されて、半導体素子３１１の第１ボディ領域１０３ａとなる。本工程後の第１ボディ領域１０３ａ’の幅をＷ１とし、トレンチ１２０の幅をＷ２とすると、半導体素子３１１形成後の第１ボディ領域１０３ａの幅Ｗ３は（Ｗ１−Ｗ２）／２である。第１ボディ領域１０３ａの幅Ｗ３は、後に形成される第２炭化珪素半導体層１０６の濃度／膜厚やゲート絶縁膜の厚さに基づいて決定される。ゲート電極１０８に０Ｖが印加された状態で、第２炭化珪素半導体層１０６と第１ボディ領域１０３ａの界面から第１ボディ領域１０３ａへ拡がる空乏層が、第１ボディ領域１０３ａ内にとどまっていればよい。このためには、本実施形態の適用範囲内で考えると、第１ボディ領域１０３ａ領域の幅Ｗ３（厚さ）が１００ｎｍ以上であればよい。つまり、Ｗ１≧Ｗ２＋１００×２（ｎｍ）であればよい。
【０１０３】
次に、マスク２０１を除去した後に、マスク２０２を形成し、図４（ａ）に示すように第１導電型の不純物領域１０４’を形成する。マスク２０２はマスク２０１の一部をエッチングすることによって形成してもよい。第１導電型の不純物領域１０４’は、例えば窒素を用いたイオン注入によって形成することができる。
【０１０４】
イオン注入後、マスク２０２を除去し、続いて図４（ｂ）に示すように、マスク２０３を形成した後にＡｌを注入することによってコンタクト領域１０５’を形成する。
【０１０５】
これらのイオン注入後に、マスク２０３を除去し、活性化アニールを行うことで、図４（ｃ）に示すように、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４、コンタクト領域１０５が形成される。第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂを同じ注入エネルギーで形成することにより、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの深さをほぼ等しくできる。上記例の注入エネルギーで形成された場合、不純物領域１０４の表面Ｓを基準としたときの、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの深さは約５００ｎｍである。第１ボディ領域１０３ａの平均不純物濃度が約１×１０19ｃｍ-3となるように、イオン注入プロファイルを決定する。また、第２ボディ領域１０３ｂの平均不純物濃度が約２×１０18ｃｍ-3となるようにイオン注入プロファイルを調整する。不純物領域１０４の深さは、表面Ｓを基準として、例えば２５０ｎｍに調整する。不純物領域１０４の平均不純物濃度が約５×１０19ｃｍ-3となるようにイオン注入プロファイルを調整する。ここで、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂは、例えばｐ型不純物濃度が５×１０17ｃｍ-3以上である領域と規定される。また、不純物領域１０４は、例えばｎ型不純物濃度が５×１０17ｃｍ-3以上である領域と規定される。
【０１０６】
コンタクト領域１０５の深さは、表面Ｓを基準として、例えば４００ｎｍであり、平均不純物濃度は例えば、約１×１０20ｃｍ-3である。コンタクト領域１０５は、例えばｐ型不純物濃度が５×１０17ｃｍ-3の以上である領域と規定される。なお、活性化アニール後の第１炭化珪素半導体層１０２の表面清浄化のために、第１炭化珪素半導体層１０２の表層を除去する場合がある。例えば第１炭化珪素半導体層１０２の表層を５０ｎｍ除去した場合、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４、コンタクト領域１０５の深さは、すべて５０ｎｍほど浅くなり、それぞれ、４５０ｎｍ、４５０ｎｍ、２００ｎｍ、３５０ｎｍとなる。
【０１０７】
次に、図５（ａ）に示すように、マスク２０４を形成し、不純物領域１０４、第１ボディ領域１０３ａを貫通し、第１炭化珪素半導体層１０２を露出させるトレンチ１２０を形成する。このトレンチ１２０は、不純物領域１０４、第１ボディ領域１０３ａおよび、第１炭化珪素半導体層１０２の一部を、例えばフロンと酸素の混合ガスを用いてドライエッチングすることによって形成される。トレンチ１２０の幅Ｗ２は例えば１μｍ程度であり、深さは例えば１．１μｍ程度である。マスク２０４はこのドライエッチングに対して耐性を有する材料（例えばアルミニウム）からなる。もしくは、耐性が不十分な場合は、十分に厚いマスク２０４を形成する。
【０１０８】
次に、マスク２０４を除去し、半導体基板１０１を十分に洗浄した後に、図５（ｂ）に示すように、第１ボディ領域１０３ａ、不純物領域１０４およびコンタクト領域１０５および第１炭化珪素半導体層１０２の露出した表面に、炭化珪素を用いて第２炭化珪素半導体層（チャネルエピ層）１０６を成長させる。これにより、トレンチ１２０の少なくとも側面１２０ｃを第２炭化珪素半導体層１０６で覆う。本実施形態では、第２炭化珪素半導体層１０６のうち、第１ボディ領域１０３ａに隣接する部分の不純物濃度Ｎ（ｃｍ-3）および厚さｄ（ｎｍ）を、例えば以下の条件を満たすように調整する。
Ｎ＝２×１０18
ｄ＝３０
【０１０９】
次いで、第２炭化珪素半導体層１０６の所定部位を必要に応じてドライエッチングした後、例えば熱酸化によって、図５（ｂ）に示したような第２炭化珪素半導体層１０６の表面にゲート絶縁膜１０７を形成する。ゲート絶縁膜１０７を第２炭化珪素半導体層１０６の熱酸化によって形成する場合には、第２炭化珪素半導体層１０６の表面領域は酸化され、ゲート絶縁膜１０７になってしまう。このため、熱酸化により消失する厚さを考慮し、ゲート絶縁膜１０７形成後に上記厚さｄになるように、エピタキシャル成長させる第２炭化珪素半導体層１０６の厚さを調整する。
【０１１０】
その後、ゲート絶縁膜１０７の表面に、例えばリンを７×１０20ｃｍ-3程度ドーピングした多結晶シリコン膜を堆積する。多結晶シリコン膜の厚さは、例えば、５００ｎｍ程度である。これにより、第１炭化珪素半導体層１０２に形成されたトレンチ１２０の内部を多結晶シリコン膜で満たす。
【０１１１】
次に、図５（ｃ）に示すように、マスク（図示せず）を用いて、多結晶シリコン膜をドライエッチングすることにより、所望の領域にゲート電極１０８を形成する。
【０１１２】
続いて、図６（ａ）に示すように、ゲート電極１０８の表面およびゲート電極１０８で覆われていないゲート絶縁膜１０７を覆うように、例えばＳｉＯ2を用いた層間絶縁膜１１１をＣＶＤ法によって堆積する。層間絶縁膜１１１の厚さは、例えば、１．５μｍである。
【０１１３】
次に、図６（ｂ）に示すように、マスク（図示せず）を用いて、ドライエッチングにより、コンタクト領域１０５の表面上と、不純物領域１０４の一部の表面が露出するように層間絶縁膜１１１およびゲート絶縁膜１０７と第２炭化珪素半導体層の一部を除去することによって、コンタクトホール（開口部）１１１ｃが形成される。
【０１１４】
その後、図６（ｃ）に示すように、例えば厚さ５０ｎｍ程度の例えばニッケルからなる金属膜１０９’を、層間絶縁膜１１１上およびコンタクトホール１１１ｃ内で露出したコンタクト領域１０５および不純物領域１０４上に形成する。この後、不活性雰囲気内で例えば９５０℃、５分間、熱処理を行なうことによって、ニッケルを炭化珪素表面と反応させ、ニッケルシリサイドで構成される第１オーミック電極１０９を形成し、層間絶縁膜１１１上の金属膜１０９’を除去することで、図７（ａ）に示す構造が得られる。
【０１１５】
次いで、図７（ｂ）に示すように、半導体基板１０１の裏面にも、例えばニッケルを全面に堆積させ、同様に熱処理によって炭化珪素と反応させて、第２オーミック電極１１０を形成する。
【０１１６】
続いて、層間絶縁膜１１１およびコンタクトホール１１１ｃの上に、例えば厚さ４μｍ程度のアルミニウムを堆積し、所望のパターンにエッチングすることによって、図１（ａ）に示すように、上部配線電極１１２が得られる。なお、図示しないが、チップ端にゲート電極と接触するゲート配線（またはゲートパッド）も他の領域に形成する。さらに、第２オーミック電極１１０の裏面に、ダイボンド用の裏面配線電極１１３として、例えばＴｉ／Ｎｉ／Ａｇから構成される層を堆積する。（Ｔｉ側が第２オーミック電極１１０に接する。）このようにして、図１に示す半導体素子３１１が得られる。
【０１１７】
図１（ａ）に示すように、本実施形態の半導体素子３１１は、平均不純物濃度の異なる第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂを含んでいる。このため、耐圧に影響を与える第２ボディ領域１０３ｂと、トランジスタの閾値電圧Ｖｔｈおよびチャネルダイオードの立ち上がり電圧Ｖｆ０に影響を与える第１ボディ領域１０３ａを独立に制御できる。
【０１１８】
しかし、耐圧を維持したまま、チャネルダイオードの立ち上がり電圧｜Ｖｆ０｜を小さく（好ましくは１Ｖ以下、さらに好ましくは０．６Ｖ以下）、かつトランジスタの閾値電圧Ｖｔｈを正に維持（好ましくは２Ｖ以上８Ｖ以下）するためには、上述したように、第１ボディ領域１０３ａの平均不純物濃度よりも第２ボディ領域１０３ｂの平均不純物濃度を小さくしておくことが望ましい。チャネルダイオードの立ち上がり電圧を１Ｖ以下に設計すれば、還流ダイオードの候補であるＳｉＣからなるショットキーダイオードの代替が可能となり、チャネルダイオードの立ち上がり電圧を０．６Ｖ以下に設計すれば、Ｓｉからなるファストリカバリーダイオードの代替が可能となる。つまり、これらの還流ダイオードを使用することなく、ＭＩＳＦＥＴのみで、還流ダイオードの機能を併せ持つことができる。
【０１１９】
また、順方向電流の閾値電圧Ｖｔｈは２Ｖ以上あることが好ましい。パワー回路であるインバータ回路一般的に使用するＭＩＳＦＥＴは、ノーマリーオフ（Ｖｔｈ＞０Ｖ）であることが好ましい。なぜならば、何らかの要因でゲート制御回路が故障し、ゲート電圧が０Ｖになってしまっても、ドレイン電流を遮断することができるので、安全だからである。また、ＭＩＳＦＥＴの閾値電圧は高温になると低下する。例えば、ＳｉＣ−ＭＯＳＦＥＴの場合、１００℃の温度上昇で約１Ｖ低下する場合がある。ここで、ノイズでゲートがオンになってしまわないようにノイズマージンを１Ｖとすれば、室温でのＶｔｈは２Ｖ（１Ｖ＋１Ｖ）以上に設定することが好ましい。また、閾値電圧が高すぎると、トランジスタをオンする際のゲート電圧もその分大きくなってしまい、ゲート電圧を発生させる電源の制約が多くなってくるため、実用上、閾値電圧は８Ｖ以下とすることが好ましい。
【０１２０】
また、本実施形態の半導体素子３１１おいて、第１ボディ領域１０３ａの平均不純物濃度および第２ボディ領域の平均不純物濃度は独立に制御できる。このため、ＭＩＳＦＥＴの周端部１００ｆｌの電界集中緩和構造のプロセス設計も容易となる。これを以下に説明する。
【０１２１】
（実施形態１−２）
図８（ａ）は実施形態１−２の半導体素子３２１を、上部配線電極１１２側から見た模式図である。本実施形態の半導体素子３２１は、実施形態１−１と同様のユニットセル１００ｕを複数含む。半導体素子３２１は、図８（ａ）に示すように、半導体基板の主面からみて四角形のチップとして切り出されることが多い。半導体素子３２１は、ユニットセル配置部１００ｕｌおよび周端部１００ｆｌを含む。ユニットセル配置部１００ｕｌには図１（ｂ）、（ｃ）で示したユニットセルが配置されている。周端部１００ｆｌはユニットセル配置部１００ｕｌの周辺を取り囲むように配置されている。図８（ｂ）はすでに図１（ａ）で示した半導体素子３１１のユニットセル１００ｕである。図８（ａ）のＥ−Ｆ断面図を図８（ｃ）に示す。周端部１００ｆｌは、第１炭化珪素半導体層１０２に配置された第２導電型の第２導電型領域１０３ｄを含む。第２導電型領域１０３ｄはユニットセル１００ｕの最外周に主に配置され、ユニットセル１００ｕと同様な平面形状（例えば図１（ｂ）に示した四角形）で規定される。
【０１２２】
周端部１００ｆｌは、第１炭化珪素半導体層１０２に配置されたＦＬＲ（Ｆｉｅｌｄ  Ｌｉｍｉｔｅｄ  Ｒｉｎｇ：ＦＬＲ）構造１１６を含む。ＦＬＲ構造１１６は、半導体基板１０１の主面と平行な面において、ユニットセル配置部１００ｕｌおよび第２導電型領域１０３ｄをリング状に取り囲んでおり、単数または複数のリング領域１０３ｆから構成される。ＦＬＲ構造１１６の外側には第１導電型の空乏化抑制領域１０４ｆが設けられ、ＦＬＲ構造１１６をさらに取り囲んでいる。空乏化抑制領域１０４ｆは第１オーミック電極１０９と同様のプロセスで形成された金属１０９ｆを介して、上部配線電極１１２と同様のプロセスで形成された金属リング１１２ｆと接続されている。
【０１２３】
第２導電型領域１０３ｄおよびＦＬＲ構造１１６は、第１炭化珪素半導体層１０２の導電型（ここではｎ型）に対して反対導電型（ｐ型）であることが望ましい。第２導電型領域１０３ｄおよびＦＬＲ構造１１６の不純物濃度は、所望の耐圧に応じて設定される。第２導電型領域１０３ｄやＦＬＲ構造１１６は耐圧を高め、半導体素子３２１の端部での電界集中を緩和する役割を有する。
【０１２４】
第２導電型領域１０３ｄおよびＦＬＲ構造１１６の少なくとも一方を、半導体素子３１１におけるボディ領域１０３形成時に同時に形成できる。これにより、半導体素子３２１の製造工程を簡略にすることができ、プロセスコストの低減も可能となる。例えば図８（ｃ）では、半導体素子３１１を作製する際に図３（ｂ）で示した第２ボディ領域１０３ｂ’を形成するプロセスにおいて、同時に第２導電型領域１０３ｄおよびリング領域１０３ｆの少なくとも一方を形成することができる。これにより、第２導電型領域１０３ｄは第２ボディ領域１０３ｂと同じ不純物濃度プロファイルにできる。同様に、ＦＬＲ構造１１６も第２ボディ領域１０３ｂと、同じ不純物濃度プロファイルにできる。
【０１２５】
半導体素子３２１の耐圧劣化を抑制するためには、周端部１００ｆｌでの電界集中を緩和させることが好ましい。ここで電界集中緩和のためには、第２導電型領域１０３ｄやＦＬＲ構造１１６の設計が重要となる。例えばＦＬＲ構造１１６として形成されたリング領域１０３ｆの幅や間隔、本数、さらには不純物濃度が最適に設計される。そして、この設計に基づき、半導体プロセスを実現するためのマスクセットが作製される。電界集中はｐｎ接合で主に発生するため、周端部１００ｆｌにおいては、第２導電型領域１０３ｄおよびＦＬＲ構造１１６の下端に電界集中が発生しやすい。本実施形態の半導体素子３２１においては、周端部１００ｆｌの第２導電型領域１０３ｄおよびＦＬＲ構造１１６を、ユニットセル配置部１００ｕｌにおける第２ボディ領域１０３ｂと同時に形成する場合であっても、これらの領域の不純物濃度は、第１ボディ領域１０３ａとは独立して設定できる。そのため、一方で、耐圧に影響する第２ボディ領域１０３ｂ、第２導電型領域１０３ｄ、ＦＬＲ構造１１６のリング領域１０３ｆの不純物濃度を設定し、他方で第１ボディ領域１０３ａの不純物濃度を任意にプロセス設計できる。その結果、耐圧劣化を抑制しつつ、好ましいＶｔｈ、｜Ｖｆ０｜有する半導体素子３２１を実現できる。つまり、ボディ領域の不純物濃度変更による素子設計変更（マスク再作製）をすることなく、同じ素子設計のままで、プロセス設計に自由度を持たせる効果も併せ持っている。例えば図４７で示した従来の半導体素子において、ボディ領域１０３０の濃度を制御することは、図１（ａ）における第１ボディ領域１０３ａの濃度を制御することと同様の効果が予想されるが、この場合、上記のように、周端構造の第２導電型領域１０３ｄやリング領域１０３ｆをボディ領域１０３０と同時に形成すると、周端構造における電界集中緩和の設計を都度やり直す必要が発生してコスト増につながり、また、周端構造を別プロセスで形成する場合にも、工程数が増加することによって製造コストの増大につながる。
【０１２６】
（実施形態１−３）
本発明は上記実施形態１−１に限定されず、種々の改変が可能である。
【０１２７】
例えば、図９に示す構造を備えた半導体素子３１１Ａを実施してもよい。半導体素子３１１Ａは、半導体基板１０１主面に垂直な方向において、第２ボディ領域１０３ｂの深さが、第１ボディ領域１０３ａの深さよりも大きい点で、上記実施形態の半導体素子３１１と異なる。半導体素子３１１Ａは、上述の半導体素子３１１の製造方法の図３（ｃ）に示されるイオン注入の工程において、第２ボディ領域１０３ｂ’の深さを、第１ボディ領域１０３ａ’の深さよりも大きくすることによって形成される。具体的には、第２ボディ領域１０３ｂの注入エネルギーを、第１ボディ領域１０３ａの注入エネルギーよりも大きくすることによって形成できる。
【０１２８】
例えば、図１０に示す構造を備えた半導体素子３１１Ｂを好適に実施し得る。半導体素子３１１Ｂはトレンチ１２０の底面１０２ｂに第２導電型の電界緩和領域１２１Ａを有する点で、上記実施形態の半導体素子３１１とは異なる。電界緩和領域１２１Ａはトレンチ１２０の底面１２０ｂにおいて、第２炭化珪素半導体層１０６に生じる電界集中を緩和する。
【０１２９】
例えば、図１１に示す構造を備えた半導体素子３１１Ｃを実施してもよい。半導体素子３１１Ｃは、トレンチ１２０の底面１２０ｂにおいて、第２炭化珪素半導体層が除去されており、底面１２０ｂに第２導電型の電界緩和領域１２１Ｂを有している点で上記実施形態と異なる。これら電界緩和領域１２１Ａ、１２１Ｂは、第１炭化珪素半導体層１０２のうち、トレンチ１２０の底に相当する位置に、第２導電型の不純物（例えばアルミニウム）を注入し、活性化することにより形成することができる。電界緩和領域１２１Ａ、１２１Ｂの不純物濃度は適宜選択され、例えば１×１０17〜１×１０19ｃｍ-3程度である。
【０１３０】
このように、実施形態１−１、１−２、１−３の半導体素子によれば、ボディ領域を２つの領域で構成することにより、閾値を調整する第１ボディ領域の不純物濃度、および、第１炭化珪素半導体層とｐｎ接合を形成する第２ボディ領域の不純物濃度を独立に制御することが可能となる。これにより、チャネルダイオードの立ち上がり電圧がボディダイオードよりも低く、素子耐圧の高い半導体素子を提供できる。
【０１３１】
（実施形態２−１）
［半導体素子３１２の構成］
図１２（ａ）は、半導体素子３１２の断面図、図１２（ｂ）は、半導体素子３１２におけるボディ領域１０３の上面を示す平面図である。図１２（ｃ）は、半導体素子３１２におけるユニットセルの配置を例示する平面図である。
【０１３２】
実施形態２−１の半導体素子３１２は、ボディ領域１０３を除き、実施形態１−１の半導体素子３１１と同様の構造を備えている。このため、本実施形態に係る半導体素子３１２の説明のうち、実施形態１−１の説明と重複する部分については説明を省略することがある。例えば、図１２（ａ）は図１（ａ）と、図１２（ｃ）は図１（ｂ）と、図１３（ｂ）は図１（ｃ）と説明が重複する場合がある。具体的には、本実施形態に係る半導体素子３１２は、実施形態１−１に係る半導体素子３１１とボディ領域１０３の構造が異なるため、それ以外の構成、配置等については説明を省略することがある。
【０１３３】
半導体素子３１２は、二次元に配置された複数のユニットセル１００ｕによって構成されている。各ユニットセル１００ｕは、半導体基板１０１と、半導体基板１０１の表面上に配置された第１炭化珪素半導体層１０２とを有している。第１炭化珪素半導体層１０２は、第１導電型のドリフト領域１０２ｄを含んでいる。
【０１３４】
第１炭化珪素半導体層１０２には、ドリフト領域１０２ｄの上に位置するボディ領域１０３と、ボディ領域１０３の上に位置する第１導電型の不純物領域１０４とが配置されている。ボディ領域１０３は、第２導電型の第１ボディ領域１０３ａおよび第２導電型の第２ボディ領域１０３ｂを含んでいる。第１ボディ領域１０３ａは、第２ボディ領域１０３ｂよりも高い濃度で第２導電型の不純物を含んでいる。すなわち、第１ボディ領域１０３ａの第２導電型の不純物の濃度（ドーパント濃度）の平均値は、第２ボディ領域１０３ｂの第２導電型の不純物の濃度（ドーパント濃度）の平均値よりも高い。ここで、ドーパント濃度の平均値を「平均ドーパント濃度」と略する。
【０１３５】
第１炭化珪素半導体層１０２には、ボディ領域１０３を貫通するトレンチ１０２ｔが設けられている。図示する例では、トレンチ１０２ｔの側面は、下方からドリフト領域１０２ｄ、第２ボディ領域１０３ｂ、第１ボディ領域１０３ａおよび不純物領域１０４によって構成されている。
【０１３６】
トレンチ１０２ｔ内には、第２炭化珪素半導体層１０６が配置されている。第２炭化珪素半導体層１０６は、第２導電型（例えばｎ-型）であってもよい。第２炭化珪素半導体層１０６は、トレンチ１０２ｔの側面上において、第１および第２ボディ領域１０３ａ、１０３ｂの両方と接するように配置されている。第２炭化珪素半導体層１０６のうち、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂと接する部分がチャネル領域１０６ｃとなる。これにより、半導体素子３１２のオン状態において、第２炭化珪素半導体層１０６のチャネル領域１０６ｃを介して、不純物領域１０４とドリフト領域１０２ｄとを接続させることができる。
【０１３７】
第２炭化珪素半導体層１０６は、トレンチ１０２ｔの側面上において、ドリフト領域１０２ｄ、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂおよび不純物領域１０４と接するように配置されることが好ましい。これにより、不純物領域１０４とドリフト領域１０２ｄとをより確実に接続できる。
【０１３８】
本実施形態では、第２炭化珪素半導体層１０６は、トレンチ１０２ｔの側面において、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの両方と接している。また、第２ボディ領域１０３ｂの上面は不純物領域１０４、下面はドリフト領域１０２ｄとそれぞれ接している。従って、第１ボディ領域１０３ａのドーパント濃度を、第２ボディ領域１０３ｂのドーパント濃度とは独立して調整することによって、素子耐圧を低下させることなく、閾値電圧Ｖｔｈや立ち上がり電圧Ｖｆ０を制御することが可能になる。また、ドーパント濃度の低い第２ボディ領域１０３ｂとドリフト領域１０２ｄとがｐｎ接合を形成しているので、イオン注入に起因する結晶欠陥の影響を抑えることができ、リーク電流の発生を低減できる。結晶欠陥によるリーク電流をさらに効果的に低減するためには、第１ボディ領域１０３ａとドリフト領域１０２ｄとが接していないことが好ましい。さらに、第２ボディ領域１０３ｂは不純物領域１０４の下面の少なくとも一部と接している。これにより、不純物領域１０４の下面全体が高濃度の第１ボディ領域１０３ａと接することを防止できるので、ボディ領域１０３と不純物領域１０４との界面で、不純物領域１０４の抵抗が高くなることを抑制できる。
【０１３９】
図１２（ｂ）に示す例では、ボディ領域１０３の上面において、第１ボディ領域１０３ａは、第２ボディ領域１０３ｂを囲むように、第２炭化珪素半導体層１０６側にのみ配置されている。また、第１ボディ領域は不純物領域１０４と接している。なお、ボディ領域１０３の構成は図示する構成に限定されない。
【０１４０】
以下、本実施形態における第２炭化珪素半導体層１０６を「チャネル層」と称することにする。チャネル領域１０６ｃの長さ（チャネル長）Ｌは、図１２（ａ）に示すように、トレンチ１０２ｔの側面における、不純物領域１０４とドリフト領域１０２ｄとの距離で規定される。ここでは、トレンチ１０２ｔの側面において、第１ボディ領域１０３ａと不純物領域１０４との界面から、第２ボディ領域１０３ｂとドリフト領域１０２ｄとの界面までの距離がチャネル長Ｌとなる。
【０１４１】
半導体素子３１２のユニットセル１００ｕは、半導体基板１０１の法線方向から見たとき、図１２（ｃ）に示すように、ｘ方向およびそれに垂直なｙ方向に二次元的に配置されていてもよい。各ユニットセル１００ｕは、略長方形または正方形であってもよいし、他の多角形であってもよい。
【０１４２】
なお、ユニットセル１００ｕは、一方向（例えばｙ方向）に延びるストライプ状の平面形状を有していてもよい。図１３（ａ）および（ｂ）は、それぞれ、半導体素子３１２がストライプ状のユニットセル１００ｕを有する場合のボディ領域１０３の上面図および半導体素子３１２の平面図である。図１３（ｂ）に示すように、複数のユニットセル１００ｕは、例えばｙ方向に垂直なｘ方向に配列されている。断面構造は、図１２（ａ）に示す構造と同様であるので図示を省略する。この例でも、第１ボディ領域１０３ａは、ボディ領域１０３の上面において、第２炭化珪素半導体層１０６近傍にのみ配置されている。
【０１４３】
半導体素子３１２は、実施形態１−１の半導体素子３１１と同様に、Ｖｄｓ＞０Ｖで、ゲート電極１０８に閾値電圧以上の電圧が印加されると（Ｖｇｓ≧Ｖｔｈ）、第２炭化珪素半導体層１０６を介して第２オーミック電極１１０と第１オーミック電極１０９との間が導通し、第２オーミック電極１１０から第１オーミック電極１０９へオン電流が流れる。一方、０Ｖ≦Ｖｇｓ＜Ｖｔｈを満たす場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、ボディ領域１０３からドリフト領域１０２ｄへ電流が流れ始める前に第１オーミック電極１０９から第２炭化珪素半導体層１０６を介して第２オーミック電極１１０へ電流が流れるように第２炭化珪素半導体層１０６およびボディ領域１０３が構成されている。
【０１４４】
ダイオードの立ち上がり電圧Ｖｆ０、トランジスタの閾値電圧Ｖｔｈは、いずれも、第１ボディ領域１０３ａのドーパント濃度、第２ボディ領域１０３ｂのドーパント濃度、第２炭化珪素半導体層１０６のドーパント濃度および厚さ、ゲート絶縁膜１０７の厚さで主に決定される。一方、半導体素子３１２の耐圧は、主に、第２ボディ領域１０３ｂとドリフト領域１０２ｄとによって形成されるｐｎ接合により決定される。
【０１４５】
従来の半導体素子１０００（図４７）では、トレンチ１０２０ｔの側面部に、ｎ型のチャネル層１０６０またはｐ型のチャネル層を形成し、トランジスタの素子耐圧と閾値電圧Ｖｔｈとを独立に制御している。チャネル層１０６０は一定の濃度に設定されており、素子耐圧、ダイオードの立ち上がり電圧Ｖｆ０およびトランジスタの閾値電圧Ｖｔｈを互いに独立に制御することはできない。
【０１４６】
これに対し、本実施形態では、実施形態１−１と同様、ボディ領域１０３を第１ボディ領域１０３ａと第２ボディ領域１０３ｂとを含む複数の領域に分割して、各ボディ領域１０３ａ、１０３ｂの濃度を独立に制御する。また、第２炭化珪素半導体層１０６を、トレンチ１０２ｔの側面上に、これらのボディ領域１０３ａ、１０３ｂと接するように配置する。このため、半導体素子３１２では、第１ボディ領域１０３ａのドーパント濃度を制御することによって閾値電圧Ｖｔｈを調整し、第２ボディ領域１０３ｂのドーパント濃度を制御することによって半導体素子３１２の耐圧を調整することが可能である。
【０１４７】
本実施形態では、第１ボディ領域１０３ａの平均ドーパント濃度は、半導体素子３１２におけるダイオードの立ち上がり電圧Ｖｆ０およびトランジスタの閾値電圧Ｖｔｈが所望の値となるように設計される。特に、ダイオードの立ち上がり電圧Ｖｆ０は、ボディ領域１０３と第１炭化珪素半導体層１０２とにより構成されるｐｎ接合ダイオードの立ち上がり電圧Ｖｆよりも小さくなるように設定される。
【０１４８】
ダイオードの立ち上がり電圧Ｖｆ０、トランジスタの閾値電圧Ｖｔｈは、いずれも、ボディ領域１０３のうち、第２炭化珪素半導体層１０６に接する第１ボディ領域１０３ａのドーパント濃度、第２炭化珪素半導体層１０６のドーパント濃度および膜厚、ゲート絶縁膜１０７の厚さで主に決定される。
【０１４９】
第２炭化珪素半導体層１０６のドーパント濃度および厚さと、トランジスタの閾値電圧Ｖｔｈ、およびチャネルダイオードの立ち上がり電圧の絶対値｜Ｖｆ０｜との関係は、実施形態１−１の図２で説明したシミュレーション結果と同様である。
【０１５０】
このように、本実施形態では、第１ボディ領域１０３ａのドーパント濃度、第２炭化珪素半導体層１０６のドーパント濃度および厚さ、ゲート絶縁膜１０７の厚さ、および、第２ボディ領域１０３ｂのドーパント濃度を互いに独立に調整することにより、閾値電圧Ｖｔｈ、立ち上がり電圧Ｖｆ０、および素子耐圧を独立に制御できる。
【０１５１】
本実施形態の半導体素子３１２では、チャネルダイオードに多くの電流を流すことができる。従って、ボディダイオードに電流が流れることに起因する炭化珪素の結晶欠陥を抑制できる。また、一般的なインバータ回路に搭載されるＭＩＳＦＥＴに、逆並列で接続されるいわゆる環流ダイオードの機能を半導体素子３１２に内蔵させることができる。さらに、チャネルダイオードはユニポーラ動作するため、ダイオードがオン状態からオフ状態に遷移する際の逆回復電流が低減される。これにより、例えば、リカバリー損失やスイッチング速度の低下を抑制できる。
【０１５２】
本実施形態において、チャネルダイオードに電流を流すためには、第１ボディ領域１０３ａのドーパント濃度は大きいことが好ましい。一方、素子耐圧を確保するためには、第２ボディ領域１０３ｂのドーパント濃度も適切に制御する必要がある。これらを両立させるために、第２ボディ領域１０３ｂのドーパント濃度よりも、第１ボディ領域１０３ａのドーパント濃度が大きくなるように設定する。これにより、素子耐圧を確保しつつ、ボディダイオードに流れる電流量を抑えて、炭化珪素の結晶欠陥の進行を抑制できる。
【０１５３】
本実施形態では、第１ボディ領域１０３ａの濃度は例えば１×１０18ｃｍ-3以上であることが望ましい。これにより、ボディ領域１０３とチャネル領域１０６ｃの間に拡がる空乏層において、ボディ領域１０３側の空乏層の拡がりを抑制できるため、ゲート絶縁膜とチャネル層の界面のポテンシャル障壁を小さくすることが出来る。なお、本実施形態の半導体素子における、チャネルダイオードの立ち上がり電圧│Ｖｆ０│およびトランジスタの閾値電圧Ｖｔｈと、ボディ領域のドーパント濃度との関係は、図４８と同様の傾向を示す。したがって、第１ボディ領域１０３ａの濃度は例えば５×１０18ｃｍ-3以上であることがより望ましい。
【０１５４】
第１ボディ領域１０３ａの基板面に対して平行方向の厚みは、ゲート電極１０８に０Ｖが印加された状態で、第１ボディ領域１０３ａと第２炭化珪素半導体層１０６との界面から第１ボディ領域１０３ａへ拡がる空乏層が、第１ボディ領域１０３ａ内にとどまることが望ましい。例えば、第１ボディ領域１０３ａの基板面に対して平行方向の厚みは、５０ｎｍ以上である。なお、基板面に対して平行方向の厚みとは、第１ボディ領域１０３ａが第２炭化珪素半導体層１０６に接する界面と、当該界面に対向する界面であって第１ボディ領域１０３ａが第２ボディ領域１０３ｂに接する界面との間で規定される厚みを意味する。
【０１５５】
第２ボディ領域１０３ｂの平均不純物濃度は、所望の耐圧が確保されるように設定される。本実施形態における第２ボディ領域１０３ｂの平均不純物濃度は、実施形態１−１で説明した第２ボディ領域１０３ｂの不純物濃度と同程度に設定される。すなわち、第２ボディ領域１０３ｂの濃度は１×１０17ｃｍ-3以上第１ボディ領域の濃度未満であることが望ましい。
【０１５６】
図１２に示す例では、第１ボディ領域１０３ａは不純物領域１０４と接しているが、第１ボディ領域１０３ａは不純物領域１０４と接していなくてもよい。ただし、第１ボディ領域１０３ａの下面は、第２ボディ領域１０３ｂの下面よりも上に位置することが好ましい。これにより、以下に説明するようなメリットがある。
【０１５７】
ボディ領域１０３をイオン注入で形成する場合、不純物イオンの注入量が多くなると、イオン注入に起因して生じたＳｉＣ中の結晶欠陥を完全に除去できないことがある。この状態でｐｎ接合を形成すると、ｐｎ接合に逆方向バイアスが印加された場合にリーク電流が発生することがある。これに対し、第１ボディ領域１０３ａの下面が第２ボディ領域１０３ｂの下面よりも上に配置すると、高濃度の第１ボディ領域１０３ａとドリフト領域１０２ｄとの間に、低濃度の第２ボディ領域１０３ｂを存在させることができる。従って、低濃度の第２ボディ領域１０３ｂとドリフト領域１０２ｄとがｐｎ接合を形成する。このため、ｐｎ接合に逆バイアス印加された際にリーク電流が発生する可能性が低くなる。
【０１５８】
［半導体素子３１２の製造方法］
次に、図１４から図１８を参照しながら、本実施形態の半導体素子３１２の製造方法の一例を説明する。なお、以下の説明は、あくまでも例示であり、特定のプロセス、条件、濃度、膜厚等に限定されるものではない。また、本実施形態に係る半導体素子３１２の製造方法のうち、上記実施形態１−１に係る半導体素子３１１の製造方法と共通する部分については、説明を省略することがある。
【０１５９】
まず、図１４（ａ）に示すように、半導体基板１０１の主面上に、高抵抗の第１炭化珪素半導体層１０２を形成する。この工程では、実施形態１−１の図３（ａ）で説明した方法と同様の方法を用いることができる。
【０１６０】
次に、図１４（ｂ）に示すように、第１炭化珪素半導体層１０２の表面領域に、第２導電型の第２ボディ領域１０３ｂ’を形成する。第２ボディ領域１０３ｂ’は、第１炭化珪素半導体層１０２にイオン注入を行うことにより形成できる。あるいは、第２ボディ領域１０３ｂ’は、第１炭化珪素半導体層１０２上にエピタキシャル成長させることによっても形成できる。以下では、第２ボディ領域１０３ｂ’がイオン注入によって形成される例について説明する。
【０１６１】
第１炭化珪素半導体層１０２の上に、第１炭化珪素半導体層１０２の表面領域にｐ型の不純物イオン（例えばＡｌイオン）を注入することにより、後に半導体素子３１２の第２ボディ領域１０３ｂとなる第２ボディ領域１０３ｂ’を形成する。第１炭化珪素半導体層１０２のうち第２ボディ領域１０３ｂ’が形成されなかった領域はドリフト領域１０２ｄとなる。
【０１６２】
ここでは、ユニットセル１００ｕの全面に第２ボディ領域１０３ｂ’が形成されるため、パターニングのためのマスクは図示していない。なお、実施形態１−１と同様に、周端部には、リング状にパターニングされた不純物領域を形成してもよい。
【０１６３】
本イオン注入工程において、実施形態１−１の図３（ｂ）で説明した方法と同様の方法を用いることができる。
【０１６４】
この後、図１４（ｃ）に示すように、第１炭化珪素半導体層１０２の上に、第１ボディ領域形成用のマスク２０１を形成し、マスク２０１を用いて、第２ボディ領域１０３ｂ’の一部に、例えばアルミニウムをイオン注入する。これによって、第１ボディ領域１０３ａ’を形成する。本工程では、第２ボディ領域１０３ｂ’内に、さらにｐ型不純物イオンを注入して第１ボディ領域１０３ａ’を形成しているので、第１ボディ領域１０３ａ’の不純物濃度（ｐ型不純物の濃度）は、必然的に第２ボディ領域１０３ｂ’の不純物濃度より高くなる。このときの注入エネルギーは、例えば、第２ボディ領域１０３ｂ’を形成するときの注入エネルギーと同様に多段階で設定されてもよい（多段注入）。ただし、注入条件は、第１ボディ領域１０３ａ’の下面が、第２ボディ領域１０３ｂ’の下面よりも上に位置する（浅い位置に配置される）ように設定されることが好ましい。これにより、第２ボディ領域１０３ｂ’のうち第１ボディ領域１０３ａ’よりも深い部分（本工程でｐ型不純物が注入されなかった部分）が、後の活性化工程を経て、半導体素子３１２の第２ボディ領域１０３ｂとなる。
【０１６５】
また、第１ボディ領域１０３ａ’のドーズ量は、第２ボディ領域１０３ｂ’を形成するときのドーズ量の例えば５倍になるように調整され得る。この場合、本工程において追加で注入されるドーズ量は４倍相当量となる。従って、Ａｌイオンの注入エネルギーおよびドーズ量は、例えば
３０ｋｅＶ：２．４×１０13ｃｍ-2
７０ｋｅＶ：４．８×１０13ｃｍ-2
１５０ｋｅＶ：３．４×１０14ｃｍ-2
に設定される。
【０１６６】
マスク２０１を除去した後に、図１５（ａ）に示すように、不純物領域１０４’を形成する。本工程では、実施形態１−１の図４（ａ）で説明した方法と同様の方法を用いることができる。もちろん、マスク２０１の一部を残してマスク２０２を形成しても良い。
【０１６７】
マスク２０２を除去した後、図１５（ｂ）に示すように、コンタクト領域１０５’を形成する。本工程では、実施形態１−１の図４（ｂ）で説明した方法と同様の方法を用いることができる。コンタクト領域１０５’のドーズ量は、第１ボディ領域１０３ａ’、第２ボディ領域１０３ｂ’のドーズ量よりも高くなるように設定される。
【０１６８】
マスク２０３を除去した後、活性化アニールを行うことにより、各領域に注入された不純物イオンを活性化させる。これにより、図１５（ｃ）に示すように、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４およびコンタクト領域１０５が形成される。第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂを合わせて「ボディ領域１０３」とする。
【０１６９】
第１炭化珪素半導体層１０２の表面Ｓを基準としたときの第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの深さＴａ、Ｔｂは、注入エネルギーを異ならせることにより個別に制御され得る。例えば第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの深さＴａ、Ｔｂは、それぞれ約５００ｎｍ、約７５０ｎｍである。
【０１７０】
また、第１ボディ領域１０３ａのイオン注入プロファイルは、第１ボディ領域１０３ａの平均的なドーパント濃度が例えば約１×１０19ｃｍ-3となるように決定される。第２ボディ領域１０３ｂのイオン注入プロファイルは、第２ボディ領域１０３ｂの平均的なドーパント濃度が例えば約２×１０18ｃｍ-3となるように調整される。第１ボディ領域１０３ａの好適な幅ｗについては後述する。なお、ここでは、第２ボディ領域１０３ｂは、ドーパント濃度が例えば５×１０17ｃｍ-3以上の領域とする。第２ボディ領域１０３ｂでは、所定の深さを超えると、深くなるにつれてドーパント濃度が低くなるが、そのドーパント濃度が例えば５×１０17ｃｍ-3に達した位置を第２ボディ領域１０３ｂの下面とし、表面Ｓからこの下面までの深さを「深さＴｂ」とする。また、第１ボディ領域１０３ａは、ドーパント濃度が例えば１×１０18ｃｍ-3以上の領域とする。
【０１７１】
不純物領域１０４及びコンタクト領域１０５のイオン注入プロファイルは、例えば、実施の形態１−１と同様の深さ及び平均不純物濃度に設定される。なお、活性化アニール後の第１炭化珪素半導体層１０２の表面清浄化のために、第１炭化珪素半導体層１０２の表層を除去する場合がある。第１炭化珪素半導体層１０２の表層を例えば５０ｎｍの厚さで除去した場合、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４、コンタクト領域１０５の底面の深さＴａ、Ｔｂ、Ｔｓ、Ｔｃは、それぞれ、５０ｎｍ程度小さくなり、４５０ｎｍ、７００ｎｍ、２００ｎｍ、３５０ｎｍとなる。
【０１７２】
次に、図１６（ａ）に示すように、第１炭化珪素半導体層１０２の上に、トレンチ１０２ｔを形成する。本工程では、実施形態１−１の図５（ａ）で説明した方法と同様の方法を用いることができる。
【０１７３】
ここで、トレンチ１０２ｔを形成する前の第１ボディ領域１０３ａの幅ｗの好適な範囲を説明する。幅ｗは、後で形成されるチャネル層の濃度および厚さ、ゲート絶縁膜の厚さなどによって変わり得る。後で形成されるゲート電極に０Ｖが印加された状態で、チャネル層と第１ボディ領域１０３ａとの界面から（第１ボディ領域１０３ａ側へ）拡がる空乏層が、第１ボディ領域１０３ａ内にとどまっていればよい。このためには、トレンチ１０２ｔの側面からの第１ボディ領域１０３ａの深さ（厚さ）Ｄａは５０ｎｍ以上であることが好ましい。トレンチ１０２ｔの基板面内における幅をＷとすると、第１ボディ領域１０３ａの基板面内における幅ｗは、Ｗ＋５０×２（ｎｍ）以上であることが好ましい。一方、厚さＤａは、トレンチ１０２ｔの側面からコンタクト領域１０５までの基板面内における距離未満であることが好ましい。これにより、不純物領域１０４と第１ボディ領域１０３ａとの接触面積を小さく抑えることができるので、ソースシート抵抗の増大を抑制でき、オン抵抗をより低減できる。
【０１７４】
マスク２０４を除去し、第１炭化珪素半導体層１０２の表面を十分に洗浄した後に、図１６（ｂ）に示すように、第１炭化珪素半導体層１０２の表面に、炭化珪素をエピタキシャル成長させ、第２炭化珪素半導体層１０６を得る。ここでは、第２炭化珪素半導体層１０６は、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４、ドリフト領域１０２ｄおよびコンタクト領域１０５と接するように、第１炭化珪素半導体層１０２の表面全体に形成されている。なお、第２炭化珪素半導体層１０６は、少なくとも、トレンチ１０２ｔの側面に露出した第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂを覆うように形成されればよい。これにより、第２炭化珪素半導体層１０６を介して、不純物領域１０４とドリフト領域１０２ｄとを繋ぐことが可能になる。
【０１７５】
本実施形態では、第２炭化珪素半導体層１０６のうち、第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂに隣接する部分（チャネル領域）１０６ｃの不純物濃度Ｎを２×１０18ｃｍ-3、厚さｄを３０ｎｍに調整する。なお、チャネル領域１０６ｃの不純物濃度Ｎおよび厚さｄは、上記の数値に限定されず、半導体素子３１２のチャネルダイオードの立ち上がり電圧Ｖｆ０が所定の値になるように適宜設定され得る。
【０１７６】
次いで、図示しないが、第２炭化珪素半導体層１０６の所定の部分を、必要に応じてドライエッチングで除去する。
【０１７７】
この後、図１６（ｂ）に示すように、第２炭化珪素半導体層１０６の表面にゲート絶縁膜１０７（厚さ：例えば７０ｎｍ）を形成する。本工程では、実施形態１−１の図５（ｂ）で説明した方法と同様の方法を用いることができる。
【０１７８】
図１６（ｂ）に示す例では、ボディ領域１０３の上面は不純物領域１０４と接し、ボディ領域１０３の下面はドリフト領域１０２ｄと接している。ボディ領域１０３の上面は、第１ボディ領域１０３ａの上面と、第２ボディ領域１０３ｂの上面とによって規定されている。また、この例では、第１ボディ領域１０３ａの下面は、第２ボディ領域１０３ｂの下面よりも上にあるため、ボディ領域１０３の下面は、第２ボディ領域１０３ｂのみによって規定されている。従って、第１ボディ領域１０３ａはドリフト領域１０２ｄとは接していない。
【０１７９】
この後、図１６（ｃ）に示すように、トレンチ１０２ｔ内にゲート電極１０８を形成する。本工程では、実施形態１−１の図５（ｃ）で説明した方法と同様の方法を用いることができる。
【０１８０】
続いて、図１７（ａ）に示すように、ゲート電極１０８およびゲート絶縁膜１０７を覆うように、層間絶縁膜１１１を形成する。
【０１８１】
次に、図１７（ｂ）に示すように、マスク（不図示）を用いて、層間絶縁膜１１１、ゲート絶縁膜１０７および第２炭化珪素半導体層１０６のエッチングを行い、コンタクト領域１０５および不純物領域１０４を露出するコンタクトホール（開口部）１１１ｃを形成する。ここでは、ドライエッチングにより、コンタクト領域１０５の上面全体と、不純物領域１０４の上面の一部とを露出するコンタクトホール１１１ｃを形成する。
【０１８２】
その後、図１７（ｃ）に示すように、層間絶縁膜１１１上およびコンタクトホール１１１ｃ内に金属膜１０９’を形成する。その後、図１８（ａ）に示すように、第１オーミック電極１０９を形成する。本工程では実施形態１−１の図６（ｃ）〜７（ｂ）で説明した方法と同様の方法を用いることができる。
【０１８３】
次いで、図１８（ｂ）に示すように、半導体基板１０１の裏面に第２オーミック電極１１０を形成する。
【０１８４】
続いて、図示しないが、層間絶縁膜１１１上およびコンタクトホール１１１ｃ内にソース配線（上部配線電極）を形成する。
【０１８５】
さらに、図示しないが、ゲート電極１０８と接触するゲート配線（またはゲートパッド）を形成する。また、第２オーミック電極１１０の裏面に、ダイボンド用の裏面電極を形成する。このようにして、図１２に示す半導体素子３１２が得られる。
【０１８６】
本実施形態によると、ボディ領域１０３を、ドーパント濃度が互いに異なる第１ボディ領域１０３ａと第２ボディ領域１０３ｂとによって構成できる。第２ボディ領域１０３ｂは、ドリフト領域１０２ｄと接するように配置されるので、素子耐圧により大きな影響を与える。一方、第１ボディ領域１０３ａは、チャネル領域１０６ｃと接するように配置されており、トランジスタの閾値電圧Ｖｔｈおよびチャネルダイオードの立ち上がり電圧Ｖｆ０に影響を与える。従って、これらの第１および第２ボディ領域１０３ａ、１０３ｂを互いに独立に制御することにより、所望の素子特性を実現できる。
【０１８７】
また、本実施形態では、第１ボディ領域１０３ａの平均ドーパント濃度を、第２ボディ領域１０３ｂの平均ドーパント濃度よりも大きくなるように設定する。これにより、素子耐圧を高く維持したまま、チャネルダイオードの立ち上がり電圧｜Ｖｆ０｜を小さく抑え、かつ、トランジスタの閾値電圧Ｖｔｈを正に維持する（Ｖｔｈ＞０）ことが可能になる。
【０１８８】
実施形態１−１と同様に、チャネルダイオードの立ち上がり電圧｜Ｖｆ０｜は、１Ｖ以下に設計されることが好ましく、０．６Ｖ以下に設計されることがより好ましい。
【０１８９】
また、実施形態１−１と同様に、半導体素子３１２の順方向電流の閾値電圧Ｖｔｈは２Ｖ以上８Ｖ以下であることが好ましい。
【０１９０】
素子耐圧を確保しつつ、立ち上がり電圧Ｖｆ０および閾値電圧Ｖｔｈを上記範囲に設定するためには、例えば、第２ボディ領域１０３ｂの平均ドーパント濃度を１×１０17ｃｍ-3以上第１ボディ領域の濃度未満に設定する。なお、これらの領域の好適な平均ドーパント濃度は、半導体素子３１２の第２炭化珪素半導体層１０６やドリフト領域１０２ｄの濃度や厚さなどによって変わり得るため、上記範囲には限定されない。
【０１９１】
（実施形態２−２）
実施形態２−１の半導体素子３１２として半導体チップを製造する場合、半導体チップの周端部の電界集中緩和構造のプロセス設計も容易となる。以下、図面を参照しながら、実施形態２−１の半導体素子（半導体チップ）の構成を説明する。なお、本実施形態のうち、上記の実施形態２−１と説明が重複する部分については、説明を省略する。
【０１９２】
本実施形態では、１個の炭化珪素ウェハを用いて複数の半導体素子（半導体チップ）３２２を製造する。本明細書では、「炭化珪素ウェハ」は、改良レーリー（Ｌｅｌｙ）法や昇華法などにより作製された単結晶ＳｉＣを所定のサイズに切断・研磨して得られた基板を指す。複数の半導体素子３１２が形成された炭化珪素ウェハは、その後、所定のチップサイズに切断（ダイシング）され、これにより、複数の半導体素子３２２が互いに分離される。
【０１９３】
図１９（ａ）は、炭化珪素ウェハから切り出された半導体素子３２２の模式的な平面図である。
【０１９４】
図１９（ａ）に示すように、半導体素子３２２は、例えば四角形に切り出される。半導体素子３２２は、複数のユニットセルを含むユニットセル配置部１００ｕｌと、その周囲に配置された周端部１００ｆｌとを有している。ユニットセル配置部１００ｕｌには、図１２を参照しながら前述した複数のユニットセル１００ｕが配置されている。半導体基板１０１の主面の法線方向から見て、周端部１００ｆｌは、例えば、ユニットセル配置部１００ｕｌを取り囲むように配置されている。
【０１９５】
図１９（ｂ）は、ユニットセル配置部１００ｕｌに配置された複数のユニットセル１００ｕの１個を示す断面図である。図示するユニットセル１００ｕは、図１２を参照しながら前述したユニットセルと同様の構成を有するので、説明を省略する。
【０１９６】
図１９（ｃ）は、周端部１００ｆｌの構成を示す図であり、図１９（ａ）に示すＥ−Ｆ線に沿った断面を示している。図示するように、周端部１００ｆｌは第１炭化珪素半導体層１０２に配置された注入領域１１５および第２導電型のＦＬＲ構造１１６を含む。注入領域１１５は、ユニットセル配置部１００ｕｌの最外周に配置されており、第２導電型領域１０３ｄを含んでいる。ＦＬＲ構造１１６は、注入領域１１５のさらに外側に配置されている。ＦＬＲ構造１１６は、例えば、第１炭化珪素半導体層１０２の表面において、ユニットセル配置部１００ｕｌおよびＦＬＲ構造１１６を包囲するように配置された、単数または複数の第２導電型のリング領域１０３ｆを含んでいる。これらのリング領域１０３ｆは、ＦＬＲ（Ｆｉｅｌｄ  Ｌｉｍｉｔｉｎｇ  Ｒｉｎｇ）を構成している。
【０１９７】
本実施形態の半導体素子３２２は、ＦＬＲ構造１１６のさらに外側に配置された、第１導電型の空乏化抑制領域１０４ｆを有していてもよい。空乏化抑制領域１０４ｆは、第１炭化珪素半導体層１０２の表面領域に、例えば、リング状のＦＬＲ構造１１６を取り囲むように配置されている。
【０１９８】
注入領域１１５、ＦＬＲ構造１１６は、素子耐圧を確保する目的で設けられており、半導体素子３２２の周端部１００ｆｌでの電界集中を緩和する役割を有する。所望の耐圧を有するように設計されたドリフト領域１０２ｄと反対の導電型（ここではｐ型）を有する注入領域１１５、ＦＬＲ構造１１６を的確に設計することによって、周端部１００ｆｌにおける電界集中を緩和することができる。また、これらの注入領域１１５、ＦＬＲ構造１１６は、ボディ領域１０３と同じ工程で形成されることが好ましい。これにより、プロセス設計を容易に実現でき、プロセスコストを低減できる。
【０１９９】
図１９（ｃ）に示す例では、図１４（ｂ）を参照しながら前述したイオン注入工程において、第２ボディ領域１０３ｂ’の形成と同時に、第２導電型領域１０３ｄおよびリング領域１０３ｆとなる不純物注入領域を形成する。これらの不純物注入領域は、図１５（ｃ）に示す活性化アニール工程により、それぞれ、第２導電型領域１０３ｄおよびリング領域１０３ｆとなる。従って、第２導電型領域１０３ｄおよびリング領域１０３ｆにおける深さ方向の不純物濃度プロファイルは、第２ボディ領域１０３ｂにおける深さ方向の不純物濃度プロファイルと同じになる。
【０２００】
ユニットセル配置部１００ｕｌにおける第２ボディ領域１０３ｂと、周端部１００ｆｌにおける第２導電型領域１０３ｄおよびリング領域１０３ｆとを同時に形成すると、プロセス設計を容易にできるだけでなく、以下に説明するように、素子耐圧の劣化を抑制できるという利点もある。
【０２０１】
素子耐圧の劣化を抑制するためには、周端部１００ｆｌでの電界集中を緩和することが好ましい。電界集中を緩和するためには、第２導電型領域１０３ｄやリング領域１０３ｆの設計が重要である。例えばリング領域１０３ｆの幅、間隔、本数、およびドーパント濃度などが、素子耐圧を確保できるように設計される。電界集中はｐｎ接合で主に発生するため、一般に、周端部に第２導電型の領域が配置されていると、その下端に電界集中が発生しやすいという問題がある。本実施形態では、周端部１００ｆｌの第２導電型領域１０３ｄおよびリング領域１０３ｆは、第２ボディ領域１０３ｂと同じドーパント濃度や厚さを有するため、周端部１００ｆｌでも、ユニットセル配置部１００ｕｌと同様に、ｐｎ接合の下端への電界集中を緩和できる。さらに、これらの第２導電型の領域（第２ボディ領域１０３ｂ、第２導電型領域１０３ｄ、リング領域１０３ｆ）のドーパント濃度を、素子耐圧を確保できるように設定したままで、第１ボディ領域１０３ａのドーパント濃度を任意に設定できる。従って、素子耐圧の劣化を抑制しつつ、好ましい閾値電圧Ｖｔｈおよび立ち上がり電圧｜Ｖｆ０｜を実現できる。
【０２０２】
また、本実施形態によると、ボディ領域１０３のドーパント濃度（特に第１ボディ領域１０３ａのドーパント濃度）を変更しても、素子設計を変更し、マスクを作製しなおす必要がないという利点がある。従って、同じ素子設計のままで、プロセス設計に自由度を持たせることが可能になる。例えば、図４７に示す従来の半導体素子１０００では、ボディ領域１０３０のドーパント濃度を調整することによって、閾値電圧Ｖｔｈや立ち上がり電圧Ｖｆ０を制御することが可能である。周端部の第２導電型領域やリング領域をボディ領域１０３０と同時に形成する場合、ボディ領域１０３０のドーパント濃度を調整するたびに、周端構造における電界集中を緩和するために、周端部の第２導電型領域やリング領域を設計しなおす必要が生じ得る。このため、製造コストが増加する可能性がある。また、周端構造の各領域をボディ領域１０３０とは別個のプロセスで形成する場合にも、製造工程数および製造コストが増大する。これに対し、本実施形態によると、製造工程数や製造コストを増大させることなく、素子耐圧を確保しつつ、第１ボディ領域１０３ａのドーパント濃度などを調整することにより閾値電圧Ｖｔｈおよび立ち上がり電圧Ｖｆ０を制御できる。
【０２０３】
実施形態２−１、２−２の半導体素子の構成は、図１２〜図１９に示す構成に限定されない。
【０２０４】
（実施形態２−３）
図２０〜図２２は、それぞれ、実施形態２−１の他の形態にかかる半導体素子３１２Ａ、３１２Ｂ、３１２Ｃを示す断面図である。具体的には、実施形態２−１に対して、実施形態１−３で説明した種々の改変を加えたものである。そのため、実施形態１−３の説明と同様の部分については説明を省略することがある。
【０２０５】
図２０に示す半導体素子３１２Ａは、トレンチ１０２ｔの底部に第２導電型（ここではｐ型）の電界緩和領域１２１Ａを有する点で、図１２に示す半導体素子３１２と異なる。半導体素子３１２Ａでは、電界緩和領域１２１Ａは、トレンチ１０２ｔの底面上に配置された第２炭化珪素半導体層１０６とドリフト領域１０２ｄとの間に配置されている。電界緩和領域１２１Ａは、トレンチ１０２ｔの底面に生じる電界強度を低減するために設けられる。
【０２０６】
図２１に示すように、第２炭化珪素半導体層１０６はトレンチ１０２ｔの側面上にのみ配置され、トレンチ１０２ｔの底面上に配置されていなくてもよい。この場合でも、トレンチ１０２ｔの底部に第２導電型（ここではｐ型）の電界緩和領域１２１Ｂが配置されていてもよい。図２１に示す半導体素子３１２Ｂでは、電界緩和領域１２１Ｂは、トレンチ１０２ｔの底面上に配置されたゲート絶縁膜１０７とドリフト領域１０２ｄとの間に配置されている。
【０２０７】
本実施形態における第１ボディ領域１０３ａは、チャネル領域１０６ｃと接していればよく、不純物領域１０４と接していなくてもよい。例えば図２２に示す半導体素子３１２Ｃでは、第１ボディ領域１０３ａは、第２ボディ領域１０３ｂの上面と下面との間に、チャネル領域１０６ｃと接するように配置されている。第１ボディ領域１０３ａはドリフト領域１０２ｄと接していないことが好ましい。なお、第１ボディ領域１０３ａがより浅い位置に配置されていると、イオン注入による結晶欠陥の影響をより低減できるので好ましい。
【０２０８】
上述した実施形態では、トレンチ１０２ｔの側面が垂直の場合について説明を行ったが、トレンチ溝にテーパー角がついていても、同様の効果を得ることができる。また、上記の方法では、炭化珪素の表面を酸化することによりゲート絶縁膜１０７を形成しているが、代わりに、ＣＶＤ法などを用いて形成していてもよい。さらに、上記の方法では、第１および第２ボディ領域１０３ａ、１０３ｂを、第１炭化珪素半導体層１０２に対するイオン注入によって形成しているが、例えば第２ボディ領域１０３ｂをエピタキシャル成長によって形成してもよい。ただし、イオン注入によって第２ボディ領域１０３ｂを形成すると、そのイオン注入工程で周端構造（例えばリング領域）も同時に形成できるので好ましい。
【０２０９】
このように、実施形態２−１、２−２、２−３の半導体素子によれば、ボディ領域を、閾値電圧を調整する第１ボディ領域と、素子耐圧を確保するための、第１ボディ領域よりもドーパント濃度の低い第２ボディ領域とによって構成する。これらのボディ領域のドーパント濃度を互いに独立に制御できるので、半導体素子の耐圧不良やリーク不良を抑制しつつ、所望の閾値電圧を実現できる。さらに、チャネルダイオードの立ち上がり電圧を所望の値に制御して、より多くのダイオード電流をチャネルに流すことできる。この結果、ＳｉＣのｐｎ接合に順方向に流れる電流を低減でき、結晶欠陥の増加を抑制することが可能になる。また、ソースシート抵抗の増大を抑えて、オン抵抗を低減できる。
【０２１０】
（実施形態３−１）
以下、図面を参照しながら、本発明による半導体素子の実施形態３−１を説明する。実施形態１−１と同様、本実施形態の半導体素子は、トレンチ構造を有する縦型の炭化珪素ＭＩＳＦＥＴである。
【０２１１】
［半導体素子３１３の構成］
図２３（ａ）は、半導体素子３１３の断面図、図２３（ｂ）は、半導体素子３１３におけるボディ領域１０３の上面を示す平面図である。図２３（ｃ）は、半導体素子３１３におけるユニットセルの配置を例示する平面図である。
【０２１２】
実施形態３−１の半導体素子３１３は、ボディ領域１０３を除き、実施形態１−１の半導体素子３１１又は実施形態２−１の半導体素子３１２と同様の構造を備えている。このため、本実施形態に係る半導体素子３１３の説明のうち、実施形態１−１又は実施形態２−１の説明と重複する部分については説明を省略することがある。例えば、図２３（ａ）と図１２（ａ）、図２３（ｃ）と図１２（ｃ）、図２４（ｂ）と図１３（ｂ）は説明が重複する場合がある。具体的には、本実施形態に係る半導体素子３１３は、実施形態１−１に係る半導体素子３１１又は実施形態２−１に係る半導体素子３１２とボディ領域１０３の構造が異なるため、それ以外の構成、配置等については説明を省略することがある。
【０２１３】
半導体素子３１３は、二次元に配置された複数のユニットセル１００ｕによって構成されている。各ユニットセル１００ｕは、半導体基板１０１と、半導体基板１０１の表面上に配置された第１炭化珪素半導体層１０２とを有している。第１炭化珪素半導体層１０２は、第１導電型のドリフト領域１０２ｄを含んでいる。
【０２１４】
第１炭化珪素半導体層１０２には、ドリフト領域１０２ｄの上に位置するボディ領域１０３と、ボディ領域１０３の上に位置する第１導電型の不純物領域１０４と配置されている。ボディ領域１０３は、第２導電型の第１ボディ領域１０３ａと、第１ボディ領域１０３ａの下方に配置された第２導電型の第２ボディ領域１０３ｂとを含んでいる。第１ボディ領域１０３ａは、第２ボディ領域１０３ｂよりも高い濃度で第２導電型の不純物を含んでいる。すなわち、第１ボディ領域１０３ａの第２導電型の不純物の濃度（ドーパント濃度）の平均値は、第２ボディ領域１０３ｂの第２導電型の不純物の濃度（ドーパント濃度）の平均値よりも高い。本明細書では、ドーパント濃度の平均値を「平均ドーパント濃度」と略する。
【０２１５】
第１炭化珪素半導体層１０２には、ボディ領域１０３を貫通するトレンチ１０２ｔが設けられている。トレンチ１０２ｔ内には、第２炭化珪素半導体層１０６が配置されている。
【０２１６】
本実施形態では、第２炭化珪素半導体層１０６は、トレンチ１０２ｔの側面において、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの両方と接している。そのため、実施形態２−１と同様の効果を得ることができる。
【０２１７】
さらに、本実施形態では、第１ボディ領域１０３ａはコンタクト領域１０５と接している。このため、コンタクト領域１０５とチャネル領域１０６ｃとを、高濃度の第１ボディ領域１０３ａによって接続できるので、オンまたはオフ時にチャネルに発生したキャリアを高速にコンタクト領域側に移動できるようになり、スイッチング遅延を改善できる。第１ボディ領域１０３ａは、また、ボディ領域１０３の表面領域に位置し、不純物領域１０４と接している。このような構成により、第１ボディ領域１０３ａとコンタクト領域１０５との接触面積を十分に確保できるので、より確実にスイッチング遅延を改善できる。
【０２１８】
第１ボディ領域１０３ａは、第２炭化珪素半導体層１０６（チャネル領域１０６ｃ）、不純物領域１０４およびコンタクト領域１０５のそれぞれに接するように配置されていれば、上記効果を得ることができる。なお、第１ボディ領域１０３ａは、ボディ領域１０３の半導体基板１０１に平行な断面全体に亘って配置されていてもよい。これにより、より効果的にスイッチング特性を高めることが可能になる。例えば図２３（ｂ）に示すように、ボディ領域１０３の上面全体に亘って第１ボディ領域１０３ａが配置されていてもよい。
【０２１９】
半導体素子３１３のユニットセル１００ｕは、半導体基板１０１の法線方向から見たとき、図２３（ｃ）に示すように、ｘ方向およびそれに垂直なｙ方向に二次元的に配置されていてもよいし、図２４（ｂ）に示すように、ストライプ状に配置されていてもよい。
【０２２０】
半導体素子３１３は、実施形態２−１の半導体素子３１２と同様に、ダイオードの立ち上がり電圧Ｖｆ０、トランジスタの閾値電圧Ｖｔｈが、いずれも、第１ボディ領域１０３ａのドーパント濃度、第２ボディ領域１０３ｂのドーパント濃度、第２炭化珪素半導体層１０６のドーパント濃度および厚さ、ゲート絶縁膜１０７の厚さで主に決定される。一方、半導体素子３１３の耐圧は、主に、第２ボディ領域１０３ｂとドリフト領域１０２ｄとによって形成されるｐｎ接合により決定される。本実施形態では、第１ボディ領域１０３ａの平均ドーパント濃度は、半導体素子３１３におけるダイオードの立ち上がり電圧Ｖｆ０およびトランジスタの閾値電圧Ｖｔｈが所望の値となるように設計される。特に、ダイオードの立ち上がり電圧Ｖｆ０は、ボディ領域１０３と第１炭化珪素半導体層１０２とにより構成されるｐｎ接合ダイオードの立ち上がり電圧Ｖｆよりも小さくなるように設定される。
【０２２１】
半導体素子３１３は、実施形態２−１の半導体素子３１２と同様に、第２ボディ領域１０３ｂのドーパント濃度よりも、第１ボディ領域１０３ａのドーパント濃度が大きくなるように設定される。これにより、素子耐圧を確保しつつ、ボディダイオードに流れる電流量を抑えて、炭化珪素の結晶欠陥の進行を抑制できる。
【０２２２】
［半導体素子３１３の製造方法］
次に、図２５から図２９を参照しながら、本実施形態の半導体素子３１３の製造方法の一例を説明する。なお、以下の説明は、あくまでも例示であり、特定のプロセス、条件、濃度、膜厚等限定されるものではない。また、本実施形態に係る半導体素子３１３の製造方法のうち、上記実施形態１−１に係る半導体素子３１１の製造方法、又は実施形態２−１に係る半導体素子３１２の製造方法と共通する部分については、説明を省略することがある。例えば、本実施形態における図２５から図２９の説明は、実施形態２−１における図１４〜１８の説明と順次対応している。本実施形態は、図２５（ｃ）に示される工程が実施形態２−１の図１４（ｃ）に示される工程と一部異なる点を除いて、同様の方法を採用できる。
【０２２３】
まず、図２５（ａ）に示すように、半導体基板１０１の主面上に、高抵抗の第１炭化珪素半導体層１０２を形成する。次いで、図２５（ｂ）に示すように、第１炭化珪素半導体層１０２の上に、第２導電型の第２ボディ領域１０３ｂ’を形成する。
【０２２４】
その後、図２５（ｃ）に示すように、第１炭化珪素半導体層１０２の一部にｐ型の不純物イオンを注入し、第１ボディ領域１０３ａ’を形成する。第２ボディ領域１０３ｂ’のうち第１ボディ領域１０３ａ’が形成されなかった部分（本工程でｐ型不純物が注入されなかった部分）が、後の活性化工程を経て、半導体素子３１３の第２ボディ領域１０３ｂとなる。このとき、注入条件は、第１ボディ領域１０３ａ’の下面が、第２ボディ領域１０３ｂ’の下面よりも上に位置する（浅い位置に配置される）ように設定される。
【０２２５】
次に、図２６（ａ）に示すように不純物領域１０４’を形成する。そして、マスク２０２を除去した後、図２６（ｂ）に示すように、コンタクト領域１０５’を形成する。
【０２２６】
マスク２０３を除去した後、活性化アニールを行うことにより、図２６（ｃ）に示すように、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４およびコンタクト領域１０５が形成される。第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂを合わせて「ボディ領域１０３」とする。
【０２２７】
第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの深さＴａ、Ｔｂ、並びにそれらのイオン注入プロファイルは、例えば、実施形態２−１で説明した条件と同様である。
【０２２８】
コンタクト領域１０５と第１ボディ領域１０３ａとの接触面積を十分に確保するためには、コンタクト領域１０５の深さＴｃは、不純物領域１０４の深さＴｓよりも大きく、かつ、第１ボディ領域１０３ａの深さＴａ未満であることが好ましい。
【０２２９】
次に、図２７（ａ）に示すように、第１炭化珪素半導体層１０２の上に、トレンチ１０２ｔを形成する。次いで、図２７（ｂ）に示すように、第１炭化珪素半導体層１０２の表面に、炭化珪素をエピタキシャル成長させ、第２炭化珪素半導体層１０６を得る。その後、図２７（ｂ）に示すように、第２炭化珪素半導体層１０６の表面にゲート絶縁膜１０７を形成する。
【０２３０】
図２７（ｂ）に示す例では、ボディ領域１０３の上面は不純物領域１０４と接し、ボディ領域１０３の下面はドリフト領域１０２ｄと接している。ボディ領域１０３の上面は、第１ボディ領域１０３ａの上面のみによって規定されている。また、ボディ領域１０３の下面は、第２ボディ領域１０３ｂの下面のみによって規定されており、第１ボディ領域１０３ａはドリフト領域１０２ｄとは接していない。
【０２３１】
この後、図２７（ｃ）に示すように、トレンチ１０２ｔ内にゲート電極１０８を形成する。続いて、図２８（ａ）に示すように、ゲート電極１０８およびゲート絶縁膜１０７を覆うように、層間絶縁膜１１１を形成する。
【０２３２】
次に、図２８（ｂ）に示すように、コンタクト領域１０５の上面全体と、不純物領域１０４の上面の一部とを露出するコンタクトホール１１１ｃを形成する。その後、図２８（ｃ）に示すように、層間絶縁膜１１１上およびコンタクトホール１１１ｃ内に金属膜１０９’を形成し、熱処理を行なうことにより、図２９（ａ）に示すように、第１オーミック電極１０９を形成する。
【０２３３】
次いで、図２９（ｂ）に示すように、半導体基板１０１の裏面に第２オーミック電極１１０を形成する。続いて、層間絶縁膜１１１上およびコンタクトホール１１１ｃ内にソース配線（上部配線電極）を形成する。さらに、ゲート電極１０８と接触するゲート配線（またはゲートパッド）を形成する。また、第２オーミック電極１１０の裏面に、ダイボンド用の裏面電極を形成する。このようにして、図２３に示す半導体素子３１３が得られる。
【０２３４】
本実施形態においても、ボディ領域１０３を、ドーパント濃度が互いに異なる第１ボディ領域１０３ａと第２ボディ領域１０３ｂとによって構成できるため、上記で説明した実施形態２−１と同様の効果を有する。
【０２３５】
（実施形態３−２）
さらに、半導体素子３１３として半導体チップを製造する場合、半導体チップの周端部の電界集中緩和構造のプロセス設計も容易となる。
【０２３６】
本実施形態３−２の半導体素子（半導体チップ）は、実施形態３−１の半導体素子に、実施形態２−２の周端部を設けた構造をしている。
【０２３７】
図３０（ａ）は、炭化珪素ウェハから切り出された半導体素子３２３の模式的な平面図である。図３０（ｂ）は、ユニットセル配置部１００ｕｌに配置された複数のユニットセル１００ｕの１個を示す断面図である。図３０（ｃ）は、周端部１００ｆｌの構成を示す図であり、図３０（ａ）に示すＥ−Ｆ線に沿った断面を示している。図３０（ａ）及び（ｃ）は、実施の形態２−２の図１９（ａ）及び（ｃ）とそれぞれ対応しているため、説明を省略する。また、図３０（ｂ）は、実施の形態２−２の図１９（ｂ）と対応しているため、説明を省略する。
【０２３８】
実施形態３−１、３−２の半導体素子の構成は、図２３〜図３０に示す構成に限定されない。
【０２３９】
（実施形態３−３）
図３１および図３２は、それぞれ、実施形態３−１、３−２の他の形態に係る半導体素子３１３Ａ、３１３Ｂを示す断面図である。具体的には、半導体素子３１３Ａは、実施形態３−１の半導体素子３１３に対して、実施形態２−３の電界緩和層１２１Ａを設けた構造であり、半導体素子３１３Ｂは、実施形態３−１の半導体素子３１３に対して、実施形態２−３の電界緩和層１２１Ｂを設けた構造である。電界緩和領域１２１Ａ，１２１Ｂを設けることにより、実施形態２−３と同様に、トレンチ１０２ｔの底面に生じる電界強度を低減できる。
【０２４０】
図３３は、不純物領域１０４およびボディ領域１０３の深さ方向の濃度プロファイルを例示する図である。この図では、不純物領域１０４の濃度プロファイルｐ１と、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの合計濃度のプロファイルｐ２とを重ねて示している。この例では、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂおよび不純物領域１０４を何れも多段注入で形成している。
【０２４１】
第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂを多段注入で形成すると、図示するように、これらの領域内では濃度プロファイルを略平坦にできる。従って、ｐ型不純物の深さ方向の濃度プロファイルｐ２において、上方に位置する略平坦な領域が第１ボディ領域１０３ａとなり、濃度が急激に低下する位置（深さ）が第１ボディ領域１０３ａと第２ボディ領域１０３ｂとの界面となる。界面よりも深い位置にある略平坦な領域が第２ボディ領域１０３ｂとなる。
【０２４２】
一般に多段注入でボディ領域を形成する場合には、ボディ領域の不純物濃度プロファイルが深さ方向に亘って略平坦となるように、注入条件が設定される。ボディ領域よりも深い位置には、濃度が大きく減少する領域（最下段の注入プロファイルのテール部に相当する）が形成される。これに対し、本実施形態では、上述したように、濃度の異なる略平坦な領域が２段階で形成され、それぞれが、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂを規定する。
【０２４３】
上述した実施形態では、トレンチ１０２ｔの側面が垂直の場合について説明を行ったが、トレンチ溝にテーパー角がついていても、同様の効果を得ることができる。また、上記の方法では、炭化珪素の表面を酸化することによりゲート絶縁膜１０７を形成しているが、代わりに、ＣＶＤ法などを用いて形成していてもよい。さらに、上記の方法では、第１および第２ボディ領域１０３ａ、１０３ｂを、第１炭化珪素半導体層１０２に対するイオン注入によって形成しているが、例えば第２ボディ領域１０３ｂをエピタキシャル成長によって形成してもよい。ただし、イオン注入によって第２ボディ領域１０３ｂを形成すると、そのイオン注入工程で周端構造（例えばリング領域）も同時に形成できるので好ましい。
【０２４４】
このように、実施形態３−１、３−２、３−３の半導体素子本発明によれば、ボディ領域を、閾値電圧を調整する第１ボディ領域と、素子耐圧を確保するための、第１ボディ領域よりもドーパント濃度の低い第２ボディ領域とによって構成する。これらのボディ領域のドーパント濃度を互いに独立に制御できるので、半導体素子の耐圧不良やリーク不良を抑制しつつ、所望の閾値電圧を実現できる。さらに、チャネルダイオードの立ち上がり電圧を所望の値に制御して、より多くのダイオード電流をチャネルに流すことできる。この結果、ＳｉＣのｐｎ接合に順方向に流れる電流を低減でき、結晶欠陥の増加を抑制することが可能になる。また、ボディ領域の表面の抵抗を低減できるので、スイッチング遅延を抑制できる。
【０２４５】
（実施形態４−１）
以下、図面を参照しながら、本実施形態の半導体素子を説明する。実施形態４−１および以下において説明する実施形態４−１’、４−２、４−３の半導体素子は、実施形態１−１、２−１、１−２、１−３の半導体素子と類似した構造を備えており、ユニットセルを構成する第１ボディ領域１０３ａの半導体基板と平行な方向における幅ｄ１と、当該ユニットセルにトレンチを挟んで対向するユニットセルを構成する第１ボディ領域１０３ａの幅ｄ２とが等しい。
【０２４６】
［半導体素子３１４の構成］
図３４（ａ）は、半導体素子３１４の断面図、図３４（ｂ）は、半導体素子３１４におけるボディ領域１０３の上面を示す平面図である。図３４（ｃ）は、半導体素子３１４におけるユニットセルの配置を例示する平面図である。また、図３５（ａ）および（ｂ）は、半導体素子３１４がストライプ状のユニットセルを有する場合のボディ領域１０３の上面図および半導体素子３１４の平面図である。
【０２４７】
本実施形態における半導体素子３１４の断面構造は、実施形態１−１における半導体素子３１１と同様の構造であるため、重複する部分については説明を省略する。また、本実施形態における半導体素子３１４のボディ領域１０３の上面、及びユニットセルの配置は、実施形態２−１における半導体素子３１２と同様であるため、説明を省略する。
【０２４８】
以下、本実施形態における半導体素子３１４の特徴部分について説明する。
【０２４９】
本実施形態の半導体素子３１４において、各ユニットセル１００ｕの第１ボディ領域１０３ａの半導体基板１０１と平行な方向における幅は、トレンチ１０２ｔを挟んで隣接するユニットセル１００ｕの第１ボディ領域１０３ａの半導体基板１０１と平行な方向における幅と等しい。ここで、「第１ボディ領域の基板と平行な方向における幅」とは、基板主面に平行な方向における、第１ボディ領域の厚みのことを意味する。典型的には、第１ボディ領域と第２炭化珪素半導体層が接する界面から、第１ボディ領域と第２ボディ領域が接する界面までの距離に対応する。図３４（ａ）に示す例では、図中左側のユニットセルを構成する第１ボディ領域１０３ａの幅ｄ１と、当該ユニットセルにトレンチ１０２ｔを挟んで対向する図中右側のユニットセルを構成する第１ボディ領域１０３ａの幅ｄ２とは互いに等しい。すなわち、トレンチ１０２ｔの対向する２つ側面において、当該２つの側面を構成するそれぞれの第１ボディ領域の厚みが互いに等しい。これは以下において説明するように、第１ボディ領域１０３ａが、トレンチ１０２ｔに対して自己整合的に画定されているからである。本実施形態では、第１ボディ領域１０３ａは第２ボディ領域１０３ｂに対しても自己整合的に画定されている。幅ｄ１と幅ｄ２とが互いに等しいとは、半導体素子３１４の製造工程上生じる誤差の範囲で等しいという意味であり、具体的には、０．１μｍ以内の範囲で幅ｄ１と幅ｄ２とが異なる場合を含む。
【０２５０】
第１ボディ領域１０３ａの半導体基板１０１と平行な方向における幅ｄ１、ｄ２は、ゲート電極１０８に０Ｖが印加された状態で、第１ボディ領域１０３ａと第２炭化珪素半導体層１０６との界面から第１ボディ領域１０３ａへ拡がる空乏層が、第１ボディ領域１０３ａ内にとどまることが望ましい。例えば、第１ボディ領域１０３ａの半導体基板１０１と平行な方向の幅ｄ１、ｄ２は１０ｎｍ以上１００ｎｍ以下であることが好ましい。なお、半導体基板１０１に対して平行な方向の幅ｄ１、ｄ２は、第１ボディ領域１０３ａが第２炭化珪素半導体層１０６に接する界面と、第１ボディ領域１０３ａが第２ボディ領域１０３ｂに接する界面との間で規定される。
【０２５１】
また、第１ボディ領域１０３ａは、トレンチ１０２ｔに対して自己整合的に画定される。このため、トレンチ１０２ｔを挟んで隣接する２つのユニットセル１００ｕの第１ボディ領域１０３ａの半導体基板１０１と平行な方向における幅ｄ１と幅ｄ２は等しくなる。このため、トレンチ１０２ｔを挟む２つのユニットセルにおける、閾値電圧のばらつきおよびチャネル領域１０６ｃを流れる電流量のばらつきが抑制される。このため、半導体素子３１４における複数のユニットセル１００ｕの動作タイミングがよく一致し、高いスイッチング速度を実現することができる。また、トレンチ１０２ｔを挟む２つのユニットセルのいずれか一方に電界が集中することが抑制される。このため、複数のユニットセル１００ｕ間の耐圧のばらつきも抑制され、高い耐圧を実現することができる。
【０２５２】
［半導体素子３１４の製造方法］
次に、図３６から図４１を参照しながら、本実施形態の半導体素子３１４の製造方法の一例を説明する。なお、以下の説明は、あくまでも例示であり、本実施形態の半導体素子３１４の製造方法は、特に、以下で例示する特定のプロセス、条件、濃度、膜厚等に限定されるものではない。また、本実施形態に係る半導体素子３１４の製造方法のうち、上記実施形態１−１に係る半導体素子３１１の製造方法と共通する部分については、説明を省略することがある。特に、本実施形態における図３６（ａ）、図４０、図４１についての説明は、実施形態１−１における図３（ａ）、図６、図７の説明と同様である。
【０２５３】
まず、半導体基板１０１を準備する。次に、図３６（ａ）に示すように、半導体基板１０１の上に高抵抗の第１炭化珪素半導体層１０２をエピタキシャル成長する。
【０２５４】
次に、図３６（ｂ）に示すように、第１炭化珪素半導体層１０２の表面近傍に第２ボディ領域１０３ｂ'を形成する。第１炭化珪素半導体層１０２の第２ボディ領域１０３ｂ'以外の領域にドリフト領域１０２ｄが画定される。第２ボディ領域１０３ｂ’の形成には、例えばＡｌ（アルミニウム）を不純物とするイオン注入を用いることができる。Ａｌを不純物として用いる場合、拡散係数が小さいため、拡散による濃度プロファイルの変化はほとんど無視できる。なお、Ｂ（ボロン）を第２ボディ領域１０３ｂ’の形成に用いる場合は、あらかじめ活性化率や拡散係数を把握した上で、所望のドーパント濃度のプロファイルが得られるように、イオン注入のエネルギーとドーズ量を選択する必要がある。活性化率を１００％と仮定した場合、Ａｌイオンの注入エネルギーおよびドーズ量は、以下の通りである。この第２ボディ領域１０３ｂ'の一部が、後の活性化工程を経て、半導体素子３１４の第２ボディ領域１０３ｂとなるため、第２ボディ領域１０３ｂ’の不純物プロファイルは第２ボディ領域１０３ｂの不純物プロファイルである。
３０ｋｅＶ：６．０×１０12ｃｍ-2
７０ｋｅＶ：１．２×１０13ｃｍ-2
１５０ｋｅＶ：２．５×１０13ｃｍ-2
３５０ｋｅＶ：６．０×１０13ｃｍ-2
【０２５５】
イオン注入後、図３７（ａ）に示すように、第２ボディ領域１０３ｂ’の表面近傍（表層部）に第１導電型の不純物領域１０４'を形成する。第１導電型の不純物領域１０４'は例えば、Ｎ（窒素）をｎ型の不純物としたイオン注入によって形成することができる。
【０２５６】
その後、図３７（ｂ）に示すように、第１炭化珪素半導体層１０２上にマスク２０１を形成し、マスク２０１を用いてＡｌを注入することにより、コンタクト領域１０５'を形成する。コンタクト領域１０５'は、第１導電型の不純物領域１０４'を貫通し、第２ボディ領域１０３ｂ’に達していることが好ましい。
【０２５７】
次に図３８（ａ）に示すように、ＬＰ−ＣＶＤ法を用いて、例えば、８００ｎｍの厚さのポリシリコン膜を形成し、図示しないレジストをマスクとしてドライエッチングを行い、トレンチ１０２ｔおよび第１ボディ領域１０３ａを合わせた領域を規定するマスク２０２を形成する。本実施形態では、マスク２０２は第２ボディ領域１０３ｂも規定する。その後、図示しないレジストマスクを除去し、マスク２０２を用いて第２ボディ領域１０３ｂ’中に、例えばアルミニウムをイオン注入することによって、第２導電型の第１ボディ領域１０３ａ'を形成する。これにより、マスク２０２の下方の第２ボディ領域１０３ｂ’が、後の活性化工程を経て、半導体素子３１４の第２ボディ領域１０３ｂとなる。第１ボディ領域１０３ａ'の一部が、後の活性化工程を経て、半導体素子３１４の第１ボディ領域１０３ａとなる。第１ボディ領域１０３ａ'の不純物濃度は、第２ボディ領域１０３ｂ’内への注入のために、必然的に第２ボディ領域１０３ｂ’の不純物濃度より高くなる。このときの注入エネルギーは、例えば第２ボディ領域１０３ｂ’と等しい深さに位置するエネルギーとし、ドーズ量は例えば５倍になるように調整する。本実施形態の場合、例えば、この工程で注入される不純物のドーズ量は、第２ボディ領域１０３ｂ’を形成する際のドーズ量の４倍相当量とする。具体的には、以下の通りである。
３０ｋｅＶ：２．４×１０13ｃｍ-2
７０ｋｅＶ：４．８×１０13ｃｍ-2
１５０ｋｅＶ：１．０×１０14ｃｍ-2
３５０ｋｅＶ：２．４×１０14ｃｍ-2
【０２５８】
このマスク２０２の開口幅Ｗは、図３４（ａ）に示すトレンチ１０２ｔの幅ｗｔと、トレンチ１０２ｔを挟む２つの第１ボディ領域１０３ａの半導体基板１０１と平行な方向における幅ｄ１、ｄ２との合計の値である。つまり、マスク２０２の開口がトレンチ１０２ｔと第１ボディ領域１０３ａとの合計を規定する。第１ボディ領域１０３ａの幅ｄ１、ｄ２は、後に形成される第２炭化珪素半導体層１０６の濃度および厚さやゲート絶縁膜１０７の厚さに基づき決定される。ゲート電極１０８に０Ｖが印加された状態で、第２炭化珪素半導体層１０６と第１ボディ領域１０３ａの界面から（第２ボディ領域１０３ｂ側へ）拡がる空乏層が、第１ボディ領域１０３ａ内にとどまっていればよい。このためには、本発明の適用範囲内で考えると、幅ｄ１、ｄ２は、１５ｎｍ以上２０ｎｍ以下である。
【０２５９】
図３８（ｂ）に示すように、マスク開口領域を含む第１炭化珪素半導体層１０２の主面全面に、絶縁膜、導電膜または金属膜を形成し、エッチバックによりマスク２０２の側面にサイドウォール２０３を形成する。サイドウォール２０３の下方に第１ボディ領域１０３ａが画定されるため、サイドウォール２０３の半導体基板１０１と平行な方向における幅は、ｄ１、ｄ２と一致させる。形成可能なサイドウォール２０３の幅は、サイドウォール２０３の高さと幅とのアスペクト比に依存する。このため、エッチバックによって形成したサイドウォール２０３の幅をｄ１、ｄ２とするために、マスク２０２用のポリシリコン膜およびサイドウォール２０３用の絶縁膜の厚さを調整する。例えば、厚さ５００ｎｍの酸化膜を絶縁膜として形成する。
【０２６０】
次に、サイドウォール２０３付きマスク２０２をマスクとし、図３８（ｃ）に示すように、第１導電型の不純物領域１０４’および第１ボディ領域１０３ａ'を貫通し、ドリフト領域１０２ｄを露出させるトレンチ１０２ｔを形成する。このトレンチは、第１炭化珪素半導体層１０２を例えばフロンと酸素の混合ガスを用いたドライエッチングによって形成することができる。トレンチ１０２ｔの幅ｗｔは例えば１μｍ程度であり、深さは例えば１．１μｍ程度である。
【０２６１】
その後、マスク２０２およびサイドウォール２０３をドライエッチングもしくはＨＦ系でのウェットエッチングなどにより完全に除去を行う。
【０２６２】
このように作られたトレンチ形状は図３８（ｃ）のようになり、トレンチ１０２ｔの対向する一対の側面において露出する第１ボディ領域１０３ａ’が画定する。本実施形態では、例えば、サイドウォール２０３の幅ｄ１、ｄ２を２０ｎｍとし、異方性の強いＲＩＥを用いたドライエッチングを行い、幅ｄ１、ｄ２が２０ｎｍである第１ボディ領域１０３ａ’を形成する。
【０２６３】
その後、第１炭化珪素半導体層１０２を熱処理することによって注入した不純物の活性化を行い、図３８（ｃ）に示すように、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４、コンタクト領域１０５を形成する。
【０２６４】
不純物領域１０４の、第１炭化珪素半導体層１０２の表面Ｓを基準とした深さは、例えば２５０ｎｍであり、平均的なドーパント濃度が約５×１０19ｃｍ-3となるようにイオン注入プロファイルを調整する。
【０２６５】
第２ボディ領域１０３ｂの深さは、例えば５×１０17ｃｍ-3のドーパント濃度が得られる深さとする。第１ボディ領域１０３ａの深さは、例えば２×１０19ｃｍ-3のドーパント濃度が得られる深さとする。本実施系形態の場合、第１炭化珪素半導体層１０２の表面Ｓを基準とした第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの深さは、例えば、５００ｎｍである。また、不純物領域１０４の深さは、例えば５×１０17ｃｍ-3のドーパント濃度が得られる深さとする。コンタクト領域１０５の深さは、例えば５×１０17ｃｍ-3のドーパント濃度が得られる深さとする。本実施形態の場合、コンタクト領域１０５の表面Ｓを基準とした深さは例えば４００ｎｍであり、平均的なドーパント濃度は約１×１０20ｃｍ-3である。
【０２６６】
なお、活性化アニール後の第１炭化珪素半導体層１０２の表面清浄化のために、第１の第１炭化珪素半導体層１０２の表層を除去する場合がある。例えば第１炭化珪素半導体層１０２の表層を５０ｎｍ除去した場合、第２ボディ領域１０３ｂ、不純物領域１０４、コンタクト領域１０５の深さは、すべて５０ｎｍほどマイナスされ、それぞれ、４５０ｎｍ、２００ｎｍ、３５０ｎｍとなる。また、この場合、トレンチ１０２ｔの側面も５０ｎｍ程度後退し、第１ボディ領域１０３ａの厚さｄ１、ｄ２も１５ｎｍとなる。
【０２６７】
次に、図３９（ａ）に示すように、第１ボディ領域１０３ａ、不純物領域１０４およびコンタクト領域１０５を含むドリフト層１０２ｄの表面全体に、炭化珪素を用いて第２炭化珪素半導体層１０６（チャネルエピ層）を成長させる。これにより、トレンチ１０２ｔの少なくとも側面を第２炭化珪素半導体層１０６で覆う。本実施形態では、半導体素子３１４の第２炭化珪素半導体層１０６のうち、第１ボディ領域１０３ａに隣接する部分の不純物濃度Ｎ（ｃｍ-3）および厚さｄ（ｎｍ）を、例えば以下の条件を満たすように調整する。
Ｎ＝２×１０18
ｄ＝３０
【０２６８】
次いで、第２炭化珪素半導体層１０６の所定部位を必要に応じてドライエッチングした後、例えば熱酸化によって、図３９（ａ）に示すように、第２炭化珪素半導体層１０６の表面にゲート絶縁膜１０７を形成する。熱酸化でゲート絶縁膜１０７を形成する場合、第２炭化珪素半導体層１０６の一部はゲート絶縁膜になってしまう。このため、熱酸化により消失する厚さを考慮し、ゲート絶縁膜１０７形成後に上記厚さｄになるよう、成長する第２炭化珪素半導体層１０６の厚さを調整する。
【０２６９】
その後、ゲート絶縁膜１０７の表面に、例えばリンを７×１０20ｃｍ-3程度ドーピングした多結晶シリコン膜を堆積する。多結晶シリコン膜の厚さは、例えば、５００ｎｍ程度である。これにより、第１炭化珪素半導体層１０２に形成されたトレンチ１０２ｔの内部を多結晶シリコン膜で満たす。
【０２７０】
次に、図３９（ｂ）に示すように、マスク（不図示）を用いて、多結晶シリコン膜をドライエッチングすることにより、所望の領域にゲート電極１０８を形成する。
【０２７１】
続いて、図４０（ａ）に示すように、層間絶縁膜１１１を形成する。次に、図４０（ｂ）に示すように、コンタクトホール（開口部）１１１ｃを形成する。その後、図４０（ｃ）に示すように、金属膜１０９’を層間絶縁膜１１１上に形成し、熱処理を行なうことによって、図４１（ａ）に示すように、第１オーミック電極１０９を形成する。
【０２７２】
次いで、図４１（ｂ）に示すように、半導体基板１０１の裏面にも、第２オーミック電極１１０を形成する。その後、図３４（ａ）に示すように、上部配線電極（ソース配線）１１２を形成する。さらに、第２オーミック電極１１０の裏面に、ダイボンド用の裏面配線電極１１３を堆積する。このようにして、図３４に示した半導体素子３１４が得られる。
【０２７３】
なお、本実施形態では、イオン注入によって、第２ボディ領域１０３ｂ’および不純物領域１０４'を第１炭化珪素半導体層１０２中に形成した。しかし、エピタキシャル成長によって、第２ボディ領域１０３ｂ’や不純物領域１０４'に相当する領域を形成してもよい。例えば図３６（ａ’）に示すように、第１炭化珪素半導体層１０２の替わりに、第２ボディ領域１０３Ｅおよびドリフト領域１０２ｄを含む第１炭化珪素半導体層１０２’をエピタキシャル成長によって半導体基板１０１上に形成してもよい。この場合、第２ボディ領域１０３Ｅが、上述した第２ボディ領域１０３ｂ’と同等の不純物濃度プロファイルを有するように、ボディ領域１０３Ｅのエピタキシャル成長中に第２導電型の不純物の濃度を調整する。
【０２７４】
第１炭化珪素半導体層１０２’の形成後、図３７（ａ）に示すように、第１導電型の不純物領域１０４’を形成し、これ以降の工程を上述したように行うことによって、半導体素子３１４を製造することができる。ただし、第２ボディ領域１０３Ｅの不純物は活性化されているため、図３８（ａ）に示す工程において、マスク２０２を用いて第２ボディ領域１０３Ｅ中に、アルミニウムをイオン注入することによって、第１ボディ領域１０３ａ'が形成され、マスク２０２の下方位置する第２導電型の第２ボディ領域１０３Ｅが、後の活性化工程を経て、半導体素子３１４の第２ボディ領域１０３ｂとして画定される。
【０２７５】
また、図３７（ａ’）に示すように、第１炭化珪素半導体層１０２の替わりに、第１導電型の不純物領域１０４Ｅ、第２導電型の第２ボディ領域１０３Ｅおよびドリフト領域１０２ｄを含む第１炭化珪素半導体層１０２’’をエピタキシャル成長によって半導体基板１０１上に形成してもよい。第１導電型の不純物領域１０４Ｅは、第１導電型の不純物領域１０４’と同等の不純物濃度プロファイルを有していることが好ましい。第１炭化珪素半導体層１０２’’の形成後、図３７（ｂ）に示すように、コンタクト領域１０５’を形成し、これ以降の工程を上述したように行うことによって、半導体素子３１４を製造することができる。この場合、図３８（ｂ）、（ｃ）に示すように第１炭化珪素半導体層１０２’’にトレンチ１０２ｔを形成することによって、不純物領域１０４Ｅのうち、コンタクト領域１０５’以外の領域に不純物領域１０４が画定される。
【０２７６】
本実施形態の半導体素子によれば、トレンチを形成する際に、第２ボディ領域を画定したマスクにサイドウォールを形成し、第１ボディ領域をトレンチに対して自己整合的に画定する。このため、トレンチ側面に形成される第１ボディ領域の幅が、対向するトレンチ側面でほぼ等しくなる。これにより、相対するトレンチの両側面の閾値（Ｖｔ）は同等になるため、デバイス全体での閾値電圧（Ｖｔ）のばらつきを低減することが可能となる。
【０２７７】
（実施形態４−１’）
以下、図面を参照しながら、実施形態４−１の他例による半導体素子の製造方法を説明する。図４２は、本実施形態の半導体素子３１４’の断面図である。半導体素子３１４’は、第１ボディ領域１０３ａが、第２ボディ領域１０３ｂの側面１０３ｂｓを部分的に覆っている点で実施形態４−１と異なる。図４２に示すように、第１ボディ領域１０３ａは、ボディ領域１０３において、深さＬで形成されており、ドリフト領域１０２ｄとは接していない。このため、第２ボディ領域１０３ｂの側面１０３ｂｓの一部は、第１ボディ領域１０３ａと接しておらず、トレンチ１０２ｔの側面に露出しており、第２炭化珪素半導体層１０６と接している。
【０２７８】
このような構造の半導体素子３１４’も実施形態４−１と同様、濃度の異なる第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂを有する。これにより、素子耐圧に影響を与える第２ボディ領域１０３ｂと、トランジスタの閾値電圧Ｖｔｈおよびチャネルダイオードの立ち上がり電圧Ｖｆ０に影響を与える第１ボディ領域１０３ａとを独立に制御することで所望の特性を実現できる。特に、図４２に示される例では、高い濃度の第１ボディ領域１０３ａがドリフト領域１０２ｄと接していないため、実施形態４−１に比べて、さらに効果的にリーク電流を低減することができる。
【０２７９】
半導体素子３１４’も実施形態４−１の半導体素子３１４と同様の工程によって製造することができる。例えば、実施形態４−１において、図３６および図３７を参照して説明したように、図３７（ｂ）に示すコンタクト領域１０５’までの構造を実施形態４−１と同様に形成する。
【０２８０】
その後、図４３（ａ）に示すように、マスク２０２を第１炭化珪素半導体層１０２上に形成し、マスク２０２を用いて第２ボディ領域１０３ｂ’にＡｌを注入し、第１ボディ領域１０３ａ’を形成する。この際、第１ボディ領域１０３ａ’が深さＬを有し、ドリフト領域１０２ｄに達しないように不純物の注入プロファイルを調整する。その後、図４３（ｂ）に示すように、実施形態４−１で説明したようにサイドウォール２０３をマスク２０２の側面に形成し、第１炭化珪素半導体層１０２上に形成し、サイドウォール２０３付きマスク２０２をマスクとし、図４３（ｃ）に示すように、不純物領域１０４および第１ボディ領域１０３ａ'を貫通し、ドリフト領域１０２ｄを露出させるトレンチ１０２ｔを形成する。
【０２８１】
以降、第１の実施形態と同様の工程を用いることによって半導体素子３１４’を形成することができる。
【０２８２】
（実施形態４−２）
以下、実施形態４−２による半導体素子を説明する。図４４（ａ）に示すように、半導体素子３２４は、実施形態４−１の半導体素子のユニットセルまたは実施形態４−１’の半導体素子３１４’のユニットセルを含むユニットセル配置部１００ｕｌと、その周囲に配置された周端部１００ｆｌとを有している。ユニットセル配置部１００ｕｌには、半導体基板１０１の主面の法線方向から見て、周端部１００ｆｌは、例えば、ユニットセル配置部１００ｕｌを取り囲むように配置されている。
【０２８３】
図４４（ｂ）は、ユニットセル配置部１００ｕｌに配置された複数のユニットセル１００ｕの１個を示す断面図である。図示するユニットセル１００ｕは、図３４を参照しながら前述したユニットセルと同様の構成を有するので、説明を省略する。
【０２８４】
図４４（ｃ）は、周端部１００ｆｌの構成を示す図であり、図１２（ａ）に示すＥ−Ｆ線に沿った断面を示している。図示するように、周端部１００ｆｌは、第１炭化珪素半導体層１０２に配置された、注入領域１１５および第２導電型のＦＬＲ構造１１６を含む。また、ＦＬＲ構造１１６のさらに外側に配置された、第１導電型の空乏化抑制領域１０４ｆを有していてもよい。注入領域１１５、１１６は、素子耐圧を確保する目的で設けられており、半導体素子３２４の周端部１００ｆｌでの電界集中を緩和する役割を有する。また、これらの注入領域１１５、１１６は、ボディ領域１０３と同じ工程で形成されることが好ましい。これにより、プロセス設計を容易に実現できるだけでなく、素子耐圧の劣化を抑制できるという利点もある。なお、図４４（ｃ）に示される本実施形態の周端部１００ｆｌは、実施形態２−２の図１９（ｃ）で説明した周端部と同様の構造を有するので、詳細な説明を省略する。
【０２８５】
（実施形態４−３）
図４５および図４６は、それぞれ、本発明による他の実施形態の半導体素子３１４Ａ、３１４Ｂを示す断面図である。具体的には、半導体素子３１４Ａは、実施形態４−１の半導体素子３１４に対して、実施形態２−３の電界緩和層１２１Ａを設けた構造であり、半導体素子３１４Ｂは、実施形態４−１の半導体素子３１４に対して、実施形態２−３の電界緩和層１２１Ｂを設けた構造である。電界緩和領域１２１Ａ，１２１Ｂを設けることにより、実施形態２−３と同様に、トレンチ１０２ｔの底面に生じる電界強度を低減できる。
【０２８６】
上述した実施形態では、トレンチ１０２ｔの側面が垂直の場合について説明を行ったが、トレンチ溝にテーパー角がついていても、同様の効果を得ることができる。また、上記の方法では、炭化珪素の表面を酸化することによりゲート絶縁膜１０７を形成しているが、代わりに、ＣＶＤ法などを用いて形成していてもよい。さらに、上記の方法では、第１および第２ボディ領域１０３ａ、１０３ｂを、第１炭化珪素半導体層１０２に対するイオン注入によって形成しているが、例えば第２ボディ領域１０３ｂをエピタキシャル成長によって形成してもよい。ただし、イオン注入によって第２ボディ領域１０３ｂを形成すると、そのイオン注入工程で周端構造（例えばリング領域）も同時に形成できるので好ましい。
【０２８７】
このように、実施形態４−１、４ー１’、４−２、４−３の半導体素子によれば、ダイオード電流をチャネルに多く流すことができるので、炭化珪素半導体のｐｎ接合に順方向電流を流すことによる結晶欠陥増加の問題を回避することができる。また、ボディ領域が第１ボディ領域および第２ボディ領域を含み、第１ボディ領域の濃度を調整することによって閾値を決定し、第２ボディ領域の濃度を調整することによって第２ボディ領域とドリフト層とのｐｎ接合による耐圧を決定できる。これらの濃度は独立して制御できるため、閾値を所望の値に制御しつつ、半導体素子の耐圧不良やリーク不良を抑制することができる。
【０２８８】
また、トレンチの対向する一対の側面にそれぞれ接する２つの第１ボディ領域の、基板と平行な方向における幅が等しいため、トレンチの両側面に形成されるチャネルの閾値電圧を等しくすることが可能であり、閾値の面内ばらつきを抑制することができる。
【０２８９】
なお、実施形態１−１、１−２、１−３、２−１、２−２、２−３、３−１、３−２、３−３、４−１、４−２、４−３では、半導体基板１０１として４Ｈ−ＳｉＣ基板を用いたが、他の結晶面や他のポリタイプのＳｉＣ基板（例えば６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、１５Ｒ−ＳｉＣなど）を用いてもよい。また、４Ｈ−ＳｉＣ基板を用いる場合、そのＳｉ面に第１炭化珪素半導体層１０２を形成し、Ｃ面に第２オーミック電極１１０を形成してもよいし、Ｃ面に第１炭化珪素半導体層１０２、Ｓｉ面に第２オーミック電極１１０を形成してもよい。また、半導体基板１０１の主面として、（０００１）面からオフカットした面を用いたが、他の面（（１１−２０）面や（１−１００）面、（０００−１）面）およびこれらのオフカット面を主面としてもよい。さらに、１０１基板としてＳｉ基板などの炭化珪素以外の半導体基板を用い、その主面上に炭化珪素（例えば３Ｃ−ＳｉＣ）によって構成される第１炭化珪素半導体層を形成してもよい（ヘテロ接合）。
【０２９０】
また、本発明は縦型ＭＩＳＦＥＴに限定されず、トレンチゲート構造を有する種々の半導体素子に適用され得る。例えば、上記実施形態１−１、１−２、１−３、２−１、２−２、２−３、３−１、３−２、３−３、４−１、４−２、４−３では、ドリフト領域１０２ｄと同じ導電型の半導体基板１０１を用いてＭＩＳＦＥＴを製造しているが、ドリフト領域１０２ｄと異なる導電型の半導体基板１０１を用いて絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）を製造することもできる。
【産業上の利用可能性】
【０２９１】
本願に開示された半導体素子は、トレンチ構造を備えるＭＩＳＦＥＴなどの半導体素子、およびそれを備えた種々の制御装置や駆動装置に広く適用できる。
【符号の説明】
【０２９２】
３１１、３１２、３１３、３１４  半導体素子
３２１，３２２、３２３、３２４  半導体素子（半導体チップ）
１００ｕ  ユニットセル
１００ｕｌ  ユニットセル配置部
１００ｆｌ  周端部
１０１  基板
１０２  第１炭化珪素半導体層
１０３ａ  第１ボディ領域
１０３ｂ  第２ボディ領域
１０３ｄ  第２導電型領域
１０３ｆ  リング領域
１０４  不純物領域
１０４ｆ  空乏化抑制領域
１０５  コンタクト領域
１０６  第２炭化珪素半導体層（チャネル層）
１０６ｃ  チャネル領域
１０７  ゲート絶縁膜
１０８  ゲート電極
１０９  第１オーミック電極
１１０  第２オーミック電極
１１１  層間絶縁膜
１１１ｃ  コンタクトホール
１１２  上部配線電極
１１３  裏面配線電極
１１５  注入領域
１１６  ＦＬＲ構造
【図１】
0005592997.tif 000002
【図２】
0005592997.tif 000003
【図３】
0005592997.tif 000004
【図４】
0005592997.tif 000005
【図５】
0005592997.tif 000006
【図６】
0005592997.tif 000007
【図７】
0005592997.tif 000008
【図８】
0005592997.tif 000009
【図９】
0005592997.tif 000010
【図１０】
0005592997.tif 000011
【図１１】
0005592997.tif 000012
【図１２】
0005592997.tif 000013
【図１３】
0005592997.tif 000014
【図１４】
0005592997.tif 000015
【図１５】
0005592997.tif 000016
【図１６】
0005592997.tif 000017
【図１７】
0005592997.tif 000018
【図１８】
0005592997.tif 000019
【図１９】
0005592997.tif 000020
【図２０】
0005592997.tif 000021
【図２１】
0005592997.tif 000022
【図２２】
0005592997.tif 000023
【図２３】
0005592997.tif 000024
【図２４】
0005592997.tif 000025
【図２５】
0005592997.tif 000026
【図２６】
0005592997.tif 000027
【図２７】
0005592997.tif 000028
【図２８】
0005592997.tif 000029
【図２９】
0005592997.tif 000030
【図３０】
0005592997.tif 000031
【図３１】
0005592997.tif 000032
【図３２】
0005592997.tif 000033
【図３３】
0005592997.tif 000034
【図３４】
0005592997.tif 000035
【図３５】
0005592997.tif 000036
【図３６】
0005592997.tif 000037
【図３７】
0005592997.tif 000038
【図３８】
0005592997.tif 000039
【図３９】
0005592997.tif 000040
【図４０】
0005592997.tif 000041
【図４１】
0005592997.tif 000042
【図４２】
0005592997.tif 000043
【図４３】
0005592997.tif 000044
【図４４】
0005592997.tif 000045
【図４５】
0005592997.tif 000046
【図４６】
0005592997.tif 000047
【図４７】
0005592997.tif 000048
【図４８】
0005592997.tif 000049