(57)【特許請求の範囲】
【請求項１】
単結晶半導体基板の一表面上に熱ＣＶＤ法により第１シリコン酸化膜、シリコン窒化膜、及び第２シリコン酸化膜を順次積層形成し、
前記単結晶半導体基板の所定の深さに脆化層を形成し、
前記単結晶半導体基板と、絶縁表面を有する基板と、を、対向させ、前記単結晶半導体基板に形成された前記第２シリコン酸化膜と前記絶縁表面を有する基板とを接合し、
加熱処理を行うことにより、前記単結晶半導体基板を前記脆化層で分離させ、前記絶縁表面を有する基板上に前記単結晶半導体基板から分離された単結晶半導体膜を残存させる半導体装置製造用基板の作製方法であって、
前記単結晶半導体基板は、予め酸化処理を行い表面に酸化膜が形成されており、
前記酸化膜を間に介して前記単結晶半導体基板の一表面上に前記第１シリコン酸化膜、前記シリコン窒化膜、及び前記第２シリコン酸化膜を順次積層形成することを特徴とする半導体装置製造用基板の作製方法。
【請求項２】
請求項１において、
前記単結晶半導体基板の酸化処理としては、
酸素を含む雰囲気下での熱処理若しくはプラズマ処理、又はＵＶオゾン処理を適用することを特徴とする半導体装置製造用基板の作製方法。
【請求項３】
請求項１または請求項２において、
前記熱ＣＶＤ法により、前記第１シリコン酸化膜、前記シリコン窒化膜、及び前記第２シリコン酸化膜を連続成膜することを特徴とする半導体装置製造用基板の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記熱ＣＶＤ法により、成膜温度６００℃以上で前記第１シリコン酸化膜及び前記シリコン窒化膜を成膜することを特徴とする半導体装置製造用基板の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１シリコン酸化膜又は前記第２シリコン酸化膜は、
原料ガスとして、シランガスと、酸化窒素ガスと、を用いることを特徴とする半導体装置製造用基板の作製方法。
【請求項６】
請求項５において、
前記シランガスとして、モノシラン、ジシラン、又はトリシランを用いることを特徴とする半導体装置製造用基板の作製方法。
【請求項７】
請求項５において、
前記酸化窒素ガスとして、亜酸化窒素又は二酸化窒素を用いることを特徴とする半導体装置製造用基板の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記シリコン窒化膜は、
前記原料ガスとして、塩素を含むシランガスと、組成として窒素及び水素を含むガスと、を用いることを特徴とする半導体装置製造用基板の作製方法。
【請求項９】
請求項８において、
前記塩素を含むシランガスとして、ジクロロシラン又はトリクロロシランを用いることを特徴とする半導体装置製造用基板の作製方法。
【請求項１０】
請求項８において、
前記組成として窒素及び水素を含むガスとして、アンモニア又はヒドラジンを用いることを特徴とする半導体装置製造用基板の作製方法。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記脆化層は、一或いは複数の同一の原子からなる質量が異なるイオンを照射して形成することを特徴とする半導体装置製造用基板の作製方法。
【請求項１２】
請求項１１において、
前記質量が異なるイオンとして、Ｈ＋イオン、Ｈ２＋イオン、又はＨ３＋イオンを用いることを特徴とする半導体装置製造用基板の作製方法。
【請求項１３】
請求項１乃至請求項１２のいずれか一において、
前記絶縁表面を有する基板としては、ガラス基板、石英基板、セラミック基板、サファイヤ基板、又は表面が絶縁膜で被覆された金属基板を用いることを特徴とする半導体装置製造用基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を有する半導体装置製造用基板及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路、及び電子機器は全て範疇に含むものとする。
【背景技術】
【０００３】
ＶＬＳＩ技術の発展に伴い、高集積化、高速化、低消費電力化への要求が厳しくなっている。これらの要求を満たすため、ＳＯＩ構造が注目されている。この技術は、従来バルク単結晶シリコンで形成されていた電界効果トランジスタ（ＦＥＴ；Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の活性領域（チャネル形成領域）を単結晶シリコン薄膜とする技術である。ＳＯＩ構造を用いてＭＯＳ型電界効果トランジスタを作製すると、従来のバルク単結晶シリコン基板を用いる場合よりも寄生容量を小さくでき、高速化に有利になることが知られている。
【０００４】
ＳＯＩ基板としては、ＳＩＭＯＸ基板や貼り合わせ基板が知られている。ＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理を行い埋め込み酸化膜を形成することにより、表面に単結晶シリコン膜を形成してＳＯＩ構造を得ている。ＳＩＭＯＸ基板は、酸素イオンの注入を精密に制御できるため、単結晶シリコン膜を均一な膜厚で形成できる。しかし、酸素イオンの注入に長時間を有し、時間及びコスト面で問題がある。また、酸素イオンの注入の際に単結晶シリコン基板にダメージが入りやすく、得られる単結晶シリコン膜にも影響があるという問題もある。
【０００５】
貼り合わせ基板は、絶縁膜を介して２枚の単結晶シリコン基板を貼り合わせ、一方の単結晶シリコン基板を薄膜化することにより、単結晶シリコン膜を形成してＳＯＩ構造を得ている。薄膜化手段の１つとして、水素イオン注入剥離法が知られている。水素イオン注入剥離法は、一方の単結晶シリコン基板に水素イオンを注入することによって、シリコン基板表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、他方の単結晶シリコン基板に薄い単結晶シリコン膜を固定することができる（特許文献１参照）。
【０００６】
近年では、ガラスなどの絶縁表面を有する基板に単結晶シリコン膜を形成する試みもなされている。例えば、ガラス基板上に単結晶シリコン膜を形成したＳＯＩ基板の一例として、本出願人によるものが知られている（特許文献２参照）。
【特許文献１】特開２０００−１２４０９２号公報
【特許文献２】特開平１１−１６３３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、半導体基板の異種基板に単結晶半導体膜を形成する場合、異種基板中に含まれる不純物に起因して問題が生じる場合がある。例えば、ガラス基板上に単結晶半導体膜を形成したＳＯＩ基板において、ガラス基板に含まれるアルカリ金属又はアルカリ土類金属等の金属不純物は、熱処理工程により単結晶半導体膜に拡散してしまう。前記単結晶半導体膜を用いて電界効果トランジスタを作製する場合、金属不純物の拡散は特性劣化を招き、信頼性が低下する要因となる。
【０００８】
本発明は上述した問題を鑑み、電気特性の向上した半導体装置を製造することが可能な半導体装置製造用基板及びその作製方法を提供することを課題とする。また、信頼性の高い半導体装置及びその作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
半導体基板から分離させた半導体膜を絶縁表面を有する支持基板に転置して、半導体装置製造用基板を作製する。半導体膜の基となる半導体基板にシリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜を順に形成した後、半導体基板にイオンを注入して所定の深さの領域にイオン注入層を形成する。半導体基板と支持基板を、前記シリコン酸化膜、前記シリコン窒化膜及び前記シリコン酸化膜からなる積層膜を間に挟んで重ね合わせて貼り合わせる。加熱処理により、半導体基板をイオン注入層で分離させ、支持基板上に半導体膜を残存させることで半導体装置製造用基板を作製する。
【００１０】
なお、本明細書における「イオンを注入」とは電界で加速されたイオンを照射して、該照射したイオンを構成する元素を半導体基板中に導入することを指す。また、本明細書における「イオン注入層」は、半導体基板へイオンを照射し、イオンの照射により微小な空洞を有するように脆弱化された領域であり、以下、「イオン注入層」を「脆化層」という。そして、後の加熱処理によって脆化層で分離することで支持基板上に半導体膜を形成することができる。
【００１１】
本発明の一は、単結晶半導体基板の一表面上に熱ＣＶＤ法により第１シリコン酸化膜、シリコン窒化膜、及び第２シリコン酸化膜を順次積層形成し、単結晶半導体基板の所定の深さに脆化層を形成し、単結晶半導体基板と、絶縁表面を有する基板と、を、対向させ、単結晶半導体基板に形成された第２シリコン酸化膜と、絶縁表面を有する基板と、を接合し、加熱処理を行うことにより、単結晶半導体基板を脆化層で分離させ、絶縁表面を有する基板上に単結晶半導体基板から分離された単結晶半導体膜を残存させる半導体装置製造用基板の作製方法である。
【００１２】
上記構成において、第１シリコン酸化膜、前記シリコン窒化膜、及び前記第２シリコン酸化膜は、熱ＣＶＤ法により連続成膜することが好ましい。また、第１シリコン酸化膜及び前記シリコン窒化膜は、成膜温度６００℃以上とすることが好ましい。
【００１３】
また、第１シリコン酸化膜又は第２シリコン酸化膜は、原料ガスとして、シランガスと、酸化窒素ガスと、を用いて形成することができる。シランガスとしては、例えばモノシラン、ジシラン、又はトリシランを用いることができる。また、酸化窒素ガスとしては、亜酸化窒素又は二酸化窒素を用いることができる。
【００１４】
また、シリコン窒化膜は、原料ガスとして、塩素を含むシランガスと、組成として窒素及び水素を含むガスと、を用いて形成することができる。塩素を含むシランガスとしては、例えばジクロロシラン又はトリクロロシランを用いる。また、組成として窒素及び水素を含むガスとしては、アンモニア又はヒドラジンを用いることができる。
【００１５】
また、上記構成において、単結晶半導体基板は、予め酸化処理を行い表面に酸化膜を形成した後、該酸化膜を介して単結晶半導体基板の一表面上に第１シリコン酸化膜、シリコン窒化膜、及び第２シリコン酸化膜を順次積層形成する構成とすることもできる。なお、単結晶半導体基板の酸化処理としては、酸素を含む雰囲気下での熱処理若しくはプラズマ処理、又はＵＶオゾン処理を適用できる。
【００１６】
また、上記構成において、脆化層は、一或いは複数の同一の原子からなる質量が異なるイオンを照射して形成することが好ましい。また、質量が異なるイオンとして、Ｈ＋イオン、Ｈ２＋イオン、又はＨ３＋イオンを用いることが好ましい。
【００１７】
なお、本明細書において、「一或いは複数の同一の原子からなる質量が異なるイオン」とは、任意の原子Ａが一でなるイオン、および、任意の原子Ａが複数でなるイオンのことを意味する。また、「一或いは複数の同一の原子からなる質量が異なるイオン」とは、任意の原子Ａが複数でなるイオン、および、任意の原子Ａの同位体Ａ’が一つでなるイオンのことを意味し、例えばＨ２＋イオンと２Ｈ＋イオン（Ｄ＋イオンとも表記される）が挙げられる。
【００１８】
また、本発明の一は、絶縁表面を有する基板上に固定された単結晶半導体膜と、絶縁表面を有する基板と、単結晶半導体膜と、の間に順次積層して設けられた第１シリコン酸化膜、シリコン窒化膜、及び第２シリコン酸化膜と、を有する半導体装置製造用基板である。前記シリコン窒化膜は塩素を含んでいる。
【００１９】
上記構成において、シリコン窒化膜中の塩素含有量は１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２１以下ａｔｏｍｓ／ｃｍ３の範囲であることが好ましい。
【００２０】
また、上記構成において、第１シリコン酸化膜、又は第２シリコン酸化膜は、酸化シリコン膜又は酸化窒化シリコン膜とすることができる。また、シリコン窒化膜は、窒化シリコン膜又は窒化酸化シリコン膜とすることができる。
【００２１】
また、上記構成において、絶縁表面を有する基板は、ガラス基板、石英基板、セラミック基板、サファイヤ基板、又は表面が絶縁膜で被覆された金属基板を適用することができる。
【発明の効果】
【００２２】
本発明に係る半導体装置製造用基板を適用することで、半導体装置の製造における電気的特性の向上を図ることができる。また、信頼性の向上した半導体装置の製造を実現できる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００２４】
（実施の形態１）
本形態に係る半導体装置製造用基板はＳＯＩ構造を有し、半導体基板から分離させた半導体膜、好ましくは単結晶半導体基板から分離させた単結晶半導体膜を支持基板に転置して形成する。支持基板としては、半導体基板と異なる材料を主成分とする基板を適用する。図１に、本形態に係る半導体装置製造用基板の一形態を示す。
【００２５】
図１に示す半導体装置製造用基板１００は、支持基板１２０上に第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８の積層構造が設けられ、該積層構造上に半導体膜１４０が設けられている。半導体膜１４０は、第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８を間に介して、支持基板１２０上に固定されている。
【００２６】
支持基板１２０としては、絶縁表面を有する基板または絶縁性を有する基板が適用される。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板（「無アルカリガラス基板」とも呼ばれる）、石英基板、セラミック基板、サファイヤ基板、又は表面が絶縁膜で被覆された金属基板などが挙げられる。
【００２７】
第１シリコン酸化膜１０４又は第２シリコン酸化膜１０８としては、酸化シリコン膜又は酸化窒化シリコン膜を形成する。
【００２８】
シリコン窒化膜１０６としては、窒化シリコン膜又は窒化酸化シリコン膜を形成する。シリコン窒化膜１０６は、膜中に塩素を含むものとする。好ましくは、シリコン窒化膜１０６中の塩素含有量は１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下とする。
【００２９】
なお、本明細書における酸化窒化シリコン膜とは、窒素よりも酸素の含有量が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、酸素が５０ａｔｏｍｓ％以上７０ａｔｏｍｓ％以下、窒素が０．５ａｔｏｍｓ％以上１５ａｔｏｍｓ％以下、Ｓｉが２５ａｔｏｍｓ％以上３５ａｔｏｍｓ％以下、水素が０．１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、酸素よりも窒素の含有量が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、酸素が５ａｔｏｍｓ％以上３０ａｔｏｍｓ％以下、窒素が２０ａｔｏｍｓ％以上５５ａｔｏｍｓ％以下、Ｓｉが２５ａｔｏｍｓ％以上３５ａｔｏｍｓ％以下、水素が１０ａｔｏｍｓ％以上３０ａｔｏｍｓ％以下の濃度範囲で含まれるものをいう。但し、窒化酸化シリコンまたは酸化窒化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００３０】
半導体膜１４０は、単結晶半導体又は多結晶半導体で形成される。具体的には、シリコン、ゲルマニウム又はシリコンゲルマニウムなどの単結晶半導体又は多結晶半導体、ガリウムヒ素又はインジウムリンなどの化合物半導体でなる半導体膜を形成する。
【００３１】
以下、図面を参照して具体的な作製方法の例について説明する。図２は、本形態に係る半導体装置製造用基板の作製方法の一例を示す断面図である。
【００３２】
半導体基板１０２を準備する（図２（Ａ）参照）。半導体基板１０２としては、シリコン基板やゲルマニウム基板などの半導体基板、又はガリウムヒ素やインジウムリンなどの化合物半導体基板を適用する。なお、半導体基板１０２は単結晶半導体基板を適用するのが好ましいが、多結晶半導体基板を適用することも可能である。また、適用する半導体基板は矩形状でもよいし、円形状でもよい。本形態では、半導体基板１０２として単結晶シリコン基板を適用する。
【００３３】
清浄化された半導体基板１０２の表面上に、第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８を順次形成する（図２（Ｂ）参照）。これらの積層膜は、少なくとも半導体基板１０２が支持基板と接合を形成する面側に形成する。
【００３４】
第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８は、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。ＣＶＤ法には、熱ＣＶＤ法、光ＣＶＤ法、又はプラズマＣＶＤ法があるが、好ましくは熱ＣＶＤ法を適用する。より好ましくは、熱ＣＶＤ法の一つである減圧ＣＶＤ（ＬＰＣＶＤ；Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を適用して形成する。なお、熱ＣＶＤ法を適用する場合は、成膜原理および成膜装置の構成上、熱分解された原料ガスが被処理基板の側面および裏面、又は被処理基板の側面に回り込み、成膜後の被処理基板の側面および裏面、又は被処理基板の側面にも絶縁層が形成されることが多い。図２では、熱ＣＶＤ法により絶縁層を形成することで、半導体基板１０２の一表面上、側面および裏面に第１シリコン酸化膜１０４〜第２シリコン酸化膜１０８が順に積層形成される例を示している。
【００３５】
第１シリコン酸化膜１０４は、酸化シリコン膜又は酸化窒化シリコン膜を形成する。膜厚は実施者が適宜決定すればよいが、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下とすることができる。本形態において、第１シリコン酸化膜１０４は、ＬＰＣＶＤ法を適用し、シランガスと酸化窒素ガスとの混合ガスを原料ガスとして形成することが好ましい。シランガスとしては、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、又はトリシラン（Ｓｉ３Ｈ８）などの無機化合物であるシリコン含有化合物を用いる。また、酸化窒素ガスとしては、亜酸化窒素（Ｎ２Ｏ）又は二酸化窒素（ＮＯ２）などを用いる。その他、原料ガスにアルゴン、ヘリウム、或いは窒素等の不活性ガス、又は水素ガスを混合させてもよい。ＬＰＣＶＤ法による第１シリコン酸化膜１０４の形成は、後の半導体基板から半導体膜を分離させるための加熱温度よりも高い成膜温度が適用されるのが好ましい。成膜温度は原料ガスの分解温度に依存するが、好適には６００℃以上の成膜温度が適用される。また、１０Ｐａ以上１０３Ｐａ以下の減圧下で形成することが好ましい。例えば、モノシランと亜酸化窒素の混合ガスを原料ガスに用いて、ＬＰＣＶＤ法により第１シリコン酸化膜１０４を形成すると、６００℃以上の高い成膜温度とすることが可能である。
【００３６】
シリコン窒化膜１０６は、窒化シリコン膜又は窒化酸化シリコン膜を形成する。膜厚は実施者が適宜決定すればよいが、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下とすることができる。本形態において、シリコン窒化膜１０６は、ＬＰＣＶＤ法を適用し、塩素を含むシランガスと、組成として窒素及び水素を含むガスとの混合ガスを原料ガスとして形成することが好ましい。塩素を含むシランガスとしては、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、又は四塩化ケイ素（ＳｉＣｌ４）などの無機化合物であるシリコン含有化合物を用いる。また、組成として窒素及び水素を含むガスとしては、アンモニア（ＮＨ３）又はヒドラジン（Ｎ２Ｈ４）などを用いる。その他、原料ガスにアルゴン、ヘリウム、或いは窒素等の不活性ガス、又は水素ガスを混合させてもよい。ＬＰＣＶＤ法によるシリコン窒化膜１０６の形成は、後の半導体基板から半導体膜を分離させるための加熱温度よりも高い成膜温度が適用されるのが好ましい。成膜温度は原料ガスの分解温度に依存するが、好適には７００℃以上の成膜温度が適用される。また、１０Ｐａ以上１０３Ｐａ以下の減圧下で形成することが好ましい。例えば、ジクロロシランとアンモニアの混合ガスを原料ガスに用いて、ＬＰＣＶＤ法によりシリコン窒化膜１０６を形成すると、７００℃以上の高い成膜温度とすることが可能である。
【００３７】
なお、原料ガスとして塩素を含むシランガスを適用する場合、得られるシリコン窒化膜１０６は膜中に塩素が含まれる。該シリコン窒化膜１０６は、例えば膜中に塩素を１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度で含むことができる。シリコン窒化膜１０６は、半導体膜側へのアルカリ金属又はアルカリ土類金属等の金属不純物の拡散を防ぐブロッキング膜として機能できるが、塩素を含ませることで金属不純物のブロッキング能力を高めることができる。よって、後に支持基板としてアルミノシリケートガラス等のガラス基板を適用する場合も、ガラス基板中に含まれるナトリウム等の金属不純物の拡散を効果的にブロッキングすることができる。電界効果トランジスタ等の半導体装置の製造において、アルカリ金属又はアルカリ土類金属等の金属不純物の拡散は完成する半導体装置の動作特性に悪影響を及ぼし、信頼性を低下させてしまう。本形態に係る半導体装置製造用基板は、金属不純物の拡散を効果的に防止するブロッキング膜が設けられている。具体的には、塩素を含ませることでブロッキング能力が高められたシリコン窒化膜１０６が設けられている。そのため、本形態に係る半導体装置製造用基板を用いて半導体装置を製造することで、完成する半導体装置の特性劣化による信頼性低下を防ぐことができる。
【００３８】
また、シリコン窒化膜１０６を成膜する原料ガスに、塩素を含むシランガスと、組成として窒素及び水素を含むガスと、の混合ガスを用いることで、成膜中の原料ガスの分解により塩化水素が発生する。シリコン窒化膜１０６は７００℃以上の成膜温度を掛けることが好ましい。成膜温度を高温にすることで、シリコン窒化膜１０６の成膜とともに発生する塩化水素により半導体基板１０２と第１シリコン酸化膜１０４の界面の未結合手（ダングリングボンド）を塩素で終端させることができる。つまり、シリコン窒化膜１０６を成膜する際に、半導体基板１０２と第１シリコン酸化膜１０４の界面の未結合手の塩素終端も同時に行うことができる。その結果、半導体基板１０２と第１シリコン酸化膜１０４との界面が不活性化し、電気特性の向上を図ることができる。したがって、本形態に係る半導体装置製造用基板を用いて半導体装置を製造することで、電気特性の良好な半導体装置を製造することができる。
【００３９】
第２シリコン酸化膜１０８は、平滑性を有し親水性表面を形成することができる酸化シリコン膜又は酸化窒化シリコン膜を形成する。膜厚は実施者が適宜決定すればよいが、５ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とする。第２シリコン酸化膜１０８を前述の範囲程度の膜厚とすることで、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する支持基板との歪みを緩和することもできる。第２シリコン酸化膜１０８は、第１シリコン酸化膜１０４と同様に形成することが好ましい。具体的には、ＬＰＣＶＤ法を適用し、シランガスと酸化窒素ガスとの混合ガスを原料ガスとして形成することが好ましい。シランガスとしては、モノシラン、ジシラン、又はトリシランなどの無機化合物であるシリコン含有化合物を用いる。また、酸化窒素ガスとしては、亜酸化窒素又は二酸化窒素などを用いる。その他、原料ガスにアルゴン、ヘリウム、或いは窒素等の不活性ガス、又は水素ガスを混合させてもよい。第２シリコン酸化膜１０８の成膜温度は、半導体基板から半導体膜を分離させるための加熱温度よりも低い成膜温度、例えば３００℃以上６００℃未満の成膜温度を適用してもよいし、前記加熱温度よりも高い成膜温度、例えば６００℃以上の成膜温度を適用することもできる。第２シリコン酸化膜１０８の成膜温度は原料ガスの分解温度に依存する。なお、１０Ｐａ以上１０３Ｐａ以下の減圧下で形成することが好ましい。具体的には、第２シリコン酸化膜１０８は、モノシランと二酸化窒素の混合ガスを原料ガスに用いて、ＬＰＣＶＤ法により３００℃以上５００℃以下（例えば４００℃）の成膜温度で形成することができる。また、第２シリコン酸化膜１０８は、モノシランと亜酸化窒素の混合ガスを原料ガスに用いて、ＬＰＣＶＤ法により６００℃以上の成膜温度で形成することもできる。
【００４０】
本形態において、シリコン窒化膜１０６は、金属不純物が半導体膜側に拡散するのを防止する効果がある。なお、シリコン窒化膜１０６を半導体基板１０２に直接接するように形成すると、ブロッキング効果は発揮できるが、酸化膜を形成する場合と比較してトラップ密度が極めて高くなる問題が生じる。このような不良を防止するため、半導体基板１０２とシリコン窒化膜１０６との間には第１シリコン酸化膜１０４を形成する。第２シリコン酸化膜１０８は、シリコン窒化膜１０６の内部応力を緩和する作用がある。また、第２シリコン酸化膜１０８は、平滑面を有し親水性表面を形成することで、支持基板との接合層として機能する。半導体基板１０２上にこのような積層構造を形成することで、半導体膜の金属不純物による汚染を防止しつつ、界面の電気特性の向上を図ることができ、且つ応力歪みを緩和することができる。したがって、良好な電気特性を有し、信頼性の高い半導体装置の製造を実現できる。
【００４１】
また、第１シリコン酸化膜１０４及びシリコン窒化膜１０６を形成する際に高温の成膜温度を適用できることで、絶縁耐圧に優れ、良質で緻密な膜を形成することができる。
【００４２】
また、第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８は、連続成膜することが好ましい。これは、連続成膜することで界面の汚染を防止できるからである。前記第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８の３層の積層構造は、支持基板と半導体膜との間の下地絶縁膜となる。したがって、界面が汚染されると電気特性に悪影響を及ぼすため、３層の積層構造を連続成膜することは界面の汚染防止に効果的である。
【００４３】
ここで、第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８を形成する一例を示す。ここでは、第１シリコン酸化膜１０４として酸化シリコン膜、シリコン窒化膜１０６として窒化シリコン膜、及び第２シリコン酸化膜１０８として酸化シリコン膜を連続成膜するものとする。
【００４４】
まず、表面が清浄化された半導体基板１０２上に酸化シリコン膜（第１シリコン酸化膜１０４）を膜厚１００ｎｍで形成する。原料ガスとしてはモノシランと亜酸化窒素との混合ガスを用い、ＬＰＣＶＤ法により形成する。成膜温度は、６００℃以上９００℃以下の範囲とする。
【００４５】
続けて、前記酸化シリコン膜の形成に用いたＣＶＤ装置の同一チャンバーにおいて、原料ガスをジクロロシランとアンモニアとの混合ガスに切り替え、前記酸化シリコン膜上に窒化シリコン膜（シリコン窒化膜１０６）を膜厚５０ｎｍで形成する。成膜温度は、７００℃以上９００℃以下の範囲とし、前記酸化シリコン膜（第１シリコン酸化膜１０４）の成膜温度と同程度とする。
【００４６】
次に、前記酸化シリコン膜及び前記窒化シリコン膜の形成に用いたＣＶＤ装置の同一チャンバーにおいて、原料ガスを再度モノシランと亜酸化窒素との混合ガスに切り替え、前記窒化シリコン膜（シリコン窒化膜１０６）上に酸化シリコン膜（第２シリコン酸化膜１０８）を膜厚５０ｎｍで形成する。成膜温度は、６００℃以上９００℃以下の範囲とし、前記酸化シリコン膜（第１シリコン酸化膜１０４）の成膜温度と同程度とする。
【００４７】
なお、第２シリコン酸化膜１０８に相当する酸化シリコン膜は、第１シリコン酸化膜１０４に相当する酸化シリコン膜、及びシリコン窒化膜１０６に相当する窒化シリコン膜の成膜温度と比べ、低い成膜温度を適用することもできる。例えば、６００℃以上に成膜温度を適用して第１シリコン酸化膜１０４及びシリコン窒化膜１０６を形成した後、６００℃未満の成膜温度を適用して第２シリコン酸化膜１０８を形成することもできる。一例として、半導体基板１０２上に、原料ガスとしてモノシランと亜酸化窒素との混合ガスを用いて、ＬＰＣＶＤ法により成膜温度６００℃以上９００℃以下の範囲で酸化シリコン膜（第１シリコン酸化膜１０４）を形成する。続けて、前記酸化シリコン膜の形成に用いたＣＶＤ装置の同一チャンバーにおいて、原料ガスをジクロロシランとアンモニアとの混合ガスに切り替え、前記酸化シリコン膜上に窒化シリコン膜（シリコン窒化膜１０６）を、ＬＰＣＶＤ法により成膜温度７００℃以上９００℃以下の範囲で形成する。続けて、前記酸化シリコン膜及び前記窒化シリコン膜の形成に用いたＣＶＤ装置の同一チャンバーにおいて、原料ガスをモノシランと二酸化窒素の混合ガスに切り替え、前記窒化シリコン膜上に酸化シリコン膜（第２シリコン酸化膜１０８）を、ＬＰＣＶＤ法により成膜温度３００℃以上５００℃以下の範囲で形成することも可能である。
【００４８】
以上のようにして、半導体基板上に第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８を形成することができる。また、ＬＰＣＶＤ法を適用し同一チャンバーで連続成膜することで、原料ガスを切り替えるだけで効率良く積層構造を形成することができる。なお、各膜で異なる成膜温度を適用する場合は、原料ガスの切り替えとチャンバー内温度の制御を行えばよい。
【００４９】
なお、第１シリコン酸化膜１０４又は第２シリコン酸化膜１０８はプラズマＣＶＤ法を適用して形成することも可能であるが、処理装置が異なるためスループットが低下する恐れがある。
【００５０】
また、ＬＰＣＶＤ法を適用して原料ガスにモノシランと亜酸化窒素との混合ガスを用いてシリコン酸化膜を形成する場合、成膜初期にシリコンが過剰に存在する膜が形成される、或いは亜酸化窒素による酸化反応により欠陥を含む膜が形成される恐れがある。欠陥等を含むシリコン酸化膜が半導体基板との界面に形成されると、界面特性に影響を及ぼし電気的特性を低下させる場合がある。したがって、予め半導体基板１０２を酸化処理して表面に酸化膜を形成しておき、該酸化膜上に第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８を積層形成することもできる。半導体基板１０２の酸化処理としては、酸素を含む雰囲気下での熱処理若しくはプラズマ処理、又はＵＶオゾン処理等を適用する。半導体基板の界面に良質な酸化膜を形成しておくことで、界面の電気特性の向上を図ることができる。
【００５１】
次に、半導体基板１０２に電界で加速されたイオン１１０を照射し、半導体基板１０２の所定の深さに脆化層１１２を形成する（図２（Ｃ）参照）。本形態では、半導体基板１０２の第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８の積層膜が形成された上表面（側面ではない表面）側からイオン１１０を照射する。
【００５２】
半導体基板１０２に形成される脆化層１１２の深さは、照射されるイオン１１０の種類と、イオン１１０の加速電圧と、イオン１１０の照射角度によって制御することができる。脆化層１１２は、半導体基板１０２の表面からイオンの平均進入深さに近い深さの領域に形成される。また、脆化層１１２の深さは、後に支持基板に転置する半導体膜の膜厚を決定する。そのため、イオン１１０を照射する際の加速電圧及びイオン１１０のドーズ量は、転置する半導体膜の膜厚を考慮して調整する。好ましくは半導体膜の膜厚は５ｎｍ以上５００ｎｍ以下、より好ましくは１０ｎｍ以上２００ｎｍ以下の厚さとなるようにする。
【００５３】
イオン１１０の照射はイオンドーピング装置を用いて行うことが好ましい。すなわち、原料ガスをプラズマ励起して生成された複数のイオン種を質量分離しないで照射するドーピング方式を用いることが好ましい。本形態の場合、一或いは複数の同一の原子からなる質量が異なるイオンを照射することが好ましい。このようなイオンドーピングは、加速電圧１０ｋＶ以上１００ｋＶ以下、好ましくは３０ｋＶ以上８０ｋＶ以下、ドーズ量は１×１０１６ｉｏｎｓ／ｃｍ２以上４×１０１６ｉｏｎｓ／ｃｍ２以下、ビーム電流密度が２μＡ／ｃｍ２以上、好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上とすればよい。
【００５４】
イオン１１０としては、水素、重水素、ヘリウム、又はフッ素等のハロゲン元素から選ばれた原料ガスをプラズマ励起して生成された一或いは複数の同一の原子からなる質量が異なるイオン種を照射することが好ましい。水素イオンを照射する場合には、Ｈ＋イオン、Ｈ２＋イオン、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくとイオンの照射効率を高めることができ、照射時間を短縮することができるため好ましい。それにより、半導体基板１０２に形成される脆化層１１２の領域には１×１０２０ａｔｏｍｓ／ｃｍ３（好ましくは１×１０２１ａｔｏｍｓ／ｃｍ３）以上の水素を含ませることが可能である。なお、Ｈ＋イオン、Ｈ２＋イオン又はＨ３＋イオンのいずれかのみを照射してもよい。半導体基板１０２中において、局所的に高濃度の水素照射領域を形成すると、結晶構造が乱されて微小な空洞が形成され、脆化層１１２を多孔質構造とすることができる。この場合、比較的低温の熱処理によって脆化層１１２に形成された微小な空洞の体積変化が起こる。そして、脆化層１１２に沿って劈開することにより、薄い半導体膜を形成することができる。
【００５５】
なお、イオンを質量分離して半導体基板１０２に照射しても同様に脆化層１１２を形成することができる。この場合にも、質量が大きいイオン（例えばＨ３＋イオン）を選択的に照射することは上記と同様な効果を奏することとなり好ましい。
【００５６】
なお、所定の深さに脆化層１１２を形成するために、イオン１１０を高ドーズ条件で照射する場合がある。本形態では、半導体基板１０２に形成された第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８の積層膜を介してイオン１１０を照射するため、イオン照射による半導体基板１０２の表面荒れを防ぐことができる。
【００５７】
支持基板１２０を準備する（図２（Ｄ）参照）。支持基板１２０としては、前述したように絶縁表面を有する基板または絶縁性を有する基板を適用される。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイヤ基板、又は表面が絶縁膜で被覆された金属基板などが挙げられる。本形態では、支持基板１２０としてガラス基板を適用する。
【００５８】
半導体基板１０２と支持基板１２０とを、半導体基板１０２に順次積層された第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８を間に挟んで重ね合わせて貼り合わせる（図２（Ｅ）参照）。本形態では、支持基板１２０と、半導体基板１０２に形成された積層膜の最上層である第２シリコン酸化膜１０８を対向させ、密接させることで接合を形成する。
【００５９】
接合を形成する面は十分に清浄化しておく。そして、支持基板１２０と第２シリコン酸化膜１０８を密接させることにより接合が形成される。接合は初期の段階においてファン・デル・ワールス力が作用するものと考えられ、支持基板１２０と半導体基板１０２とを圧接することで水素結合により強固な接合を形成することが可能であると考えられる。
【００６０】
また、支持基板１２０と半導体基板１０２とを密接させる前に、いずれか一方又は双方の接合面をオゾン添加水、酸素添加水、水素添加水、又は純水等で洗浄してもよい。なお、接合面を洗浄した場合は、乾燥させてから貼り合わせる。
【００６１】
また、半導体基板１０２と支持基板１２０との良好な接合を形成するため、いずれか一方又は双方の接合面を活性化しておいてもよい。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行うことで、活性化を行うこともできる。このような表面処理により２００℃以上４００℃以下の温度であっても異種材料間の接合強度を高めることが可能となる。
【００６２】
なお、支持基板１２０と半導体基板１０２を貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、支持基板１２０の耐熱温度以下であることが好ましい。本形態では支持基板１２０としてガラス基板を適用するため、６００℃以下とすることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い支持基板１２０及び半導体基板１０２の耐圧性を考慮して行う。
【００６３】
加熱処理を行い、支持基板１２０上に半導体膜１４０を残して半導体基板１０２の分離を行う（図２（Ｆ）参照）。加熱処理の温度は半導体基板１０２上に形成する積層膜の成膜温度以下、且つ支持基板１２０の耐熱温度以下で行うことが好ましく、４００℃以上６００℃未満の温度範囲で行うことが好ましい。この温度範囲で加熱処理を行うことにより、脆化層１１２に形成された微小な空洞に体積変化が起こり、脆化層１１２に沿って半導体基板１０２を劈開することができる。第２シリコン酸化膜１０８は接合層として機能して支持基板１２０と接合しているので、支持基板１２０上に半導体基板１０２と同じ結晶性の半導体膜１４０が残存する形態となる。本形態では、半導体基板１０２として単結晶シリコン基板を適用するため、半導体膜１４０として単結晶シリコン膜を形成することができる。このように、半導体基板１０２として単結晶半導体基板を適用することで、支持基板１２０上に単結晶半導体膜を得ることが可能である。
【００６４】
半導体基板１０２の分離により、支持基板１２０上に第２シリコン酸化膜１０８、シリコン窒化膜１０６、及び第１シリコン酸化膜１０４を介して半導体膜１４０が固定されたＳＯＩ構造を有する半導体装置製造用基板が作製される。半導体基板１０２から分離した半導体膜１４０と支持基板１２０との間には、ブロッキング効果が高いシリコン窒化膜が形成されている。よって、本形態で得られる半導体装置製造用基板を用いて、信頼性の高い半導体装置を製造することができる。
【００６５】
なお、図２（Ｆ）に示すように、半導体基板１０２側面に設けられた絶縁層（第１シリコン酸化膜１０４、シリコン窒化膜１０６および第２シリコン酸化膜１０８）は支持基板１２０に接合しない場合が多い。これは、イオン１１０を照射した際に絶縁層（第１シリコン酸化膜１０４、シリコン窒化膜１０６および第２シリコン酸化膜１０８）中には脆化層１１２が形成されないためと考えられる。また、半導体基板１０２の周辺部も支持基板１２０に接合しない場合もある。これは、半導体基板１０２の周辺部が面取りされているため、または、半導体基板１０２がエッジロールオフを有するため、支持基板１２０と第２シリコン酸化膜１０８とが密着しにくく、その結果半導体基板１０２の周辺部で該半導体基板１０２が分離しにくくなるためと考えられる。そのため、支持基板１２０上には、半導体基板１０２よりも大きさが小さい半導体膜１４０が残存する。また、分離される半導体基板１０２の周囲には凸部が形成され、該凸部には支持基板１２０に接合されなかった第１シリコン酸化膜１０４、シリコン窒化膜１０６、および第２シリコン酸化膜１０８が残ることになる。
【００６６】
なお、支持基板１２０に転置された半導体膜１４０は、イオン照射工程及び分離工程によって結晶欠陥が生じ、表面は平坦性が損なわれ、凹凸が形成されている。また、半導体膜１４０の表面には脆化層１１２が残存する場合もある。半導体膜１４０に結晶欠陥や凹凸があると、半導体装置を製造する際に薄く絶縁耐圧の優れたゲート絶縁膜の形成が困難となる、或いは半導体装置の特性劣化が起きる等の要因となる。そのため、半導体膜１４０は平坦化処理を行うことが好ましい（図２（Ｇ）参照）。
【００６７】
例えば、半導体膜１４０は、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことが好ましい。また、半導体膜１４０にレーザビームを照射する、或いは電気炉やランプアニール炉、或いは瞬間熱アニール（ＲＴＡ）装置などで熱処理を行うことにより、平坦化を行ってもよい。レーザビームを照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザビームの照射を行うと半導体膜表面が荒れる恐れがあるからである。なお、半導体膜にレーザビームを照射する、或いは熱処理を行うことで、半導体膜の平坦化と共に結晶欠陥、ダメージ等を回復させることもできる。また、ＣＭＰ処理を行った後、レーザビームの照射や熱処理を行うことで、ＣＭＰ処理による表面の損傷層を修復させることもできる。さらに、得られた半導体膜の薄膜化を目的として、ＣＭＰ等を行ってもよい。以上のように作製された半導体装置製造用基板１００を用いて、各種半導体装置を製造することができる。
【００６８】
なお、本形態では半導体基板１０２よりも支持基板１２０の面積が大きい例を図示したが、本発明は特に限定されない。支持基板１２０は、半導体基板１０２と同程度の面積のものを適用してもよい。また、半導体基板１０２と異なる形状のものを適用してもよい。
【００６９】
また、半導体膜１４０を分離した半導体基板１０２は、再利用することが可能である。すなわち、図２（Ｆ）に示すように分離された半導体基板１０２を、図２（Ａ）の半導体基板として再度利用することができる。なお、半導体基板１０２を再利用する際には、半導体基板１０２の分離面（劈開面となった脆化層１１２）を平坦化することが好ましい。ここでの平坦化処理は、前述した半導体膜１４０の平坦化と同様に行えばよく、ＣＭＰ処理、レーザビーム照射、又は熱処理などを適宜行えばよい。また、複数の処理を組み合わせて行い、平坦化や結晶欠陥の修復を図ってもよい。また、分離された半導体基板１０２の周囲に形成された凸部は、適宜エッチングなどにより除去すればよい。半導体装置製造用基板の作製において、基となる半導体基板の再利用を行うことで、大幅なコスト削減を実現できる。もちろん、半導体膜１４０を分離した後の半導体基板１０２は半導体装置製造用基板を作製する以外の用途に用いてもよい。
【００７０】
また、支持基板１２０側に接合層を設けておいてもよい。図３を用いて、支持基板１２０側に接合層を設けた半導体装置製造用基板の作製方法の一例を示す。
【００７１】
半導体基板１０２を準備し（図３（Ａ）参照）、清浄化された半導体基板１０２の一表面上に第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８を順次形成する（図３（Ｂ）参照）。半導体基板１０２の第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８が形成された上表面側からイオン１１０を照射して、半導体基板１０２の所定の深さに脆化層１１２を形成する（図３（Ｃ）参照）。図３（Ａ）乃至図３（Ｃ）までは、図２（Ａ）乃至（Ｃ）の説明に準ずる。
【００７２】
支持基板１２０を準備する。支持基板１２０上に接合層１２４を形成する（図３（Ｄ）参照）。ここでは、支持基板１２０上にバリア膜１２２を介して接合層１２４を形成する。
【００７３】
支持基板１２０としては、前述したように絶縁表面を有する基板または絶縁性を有する基板を適用される。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイヤ基板、又は表面が絶縁膜で被覆された金属基板などが挙げられる。
【００７４】
接合層１２４は、平滑面を有し親水性表面を形成できる膜を形成することが好ましい。このような接合層１２４としては、化学的な反応により形成される絶縁膜が好ましい。例えば、熱的又は化学的な反応により形成される膜が適している。これは、化学的な反応により形成される膜は、表面の平滑性を確保しやすいためである。平滑面を有し親水性表面を形成する接合層１２４は０．２ｎｍ以上５００ｎｍ以下の厚さで設けることが好ましい。接合層１２４の膜厚を上記範囲内とすることで、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。
【００７５】
なお、支持基板１２０としてガラス基板を適用する場合、接合層１２４の成膜温度はガラス基板の歪み点温度以下、好ましくは６００℃以下とすることが望ましい。このような条件を満たす接合層１２４として、有機シランを原料ガスに用いてプラズマＣＶＤ法により形成される酸化シリコン膜を適用することが好ましい。有機シランとしては、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを用いてプラズマＣＶＤ法により酸化シリコン膜を形成する場合、酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、又は二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、或いは窒素等の不活性ガス、又は水素ガスを混合させてもよい。また、接合層１２４として、モノシラン、ジシラン、又はトリシラン等のシランを原料ガスに用いてプラズマＣＶＤ法により形成される酸化シリコン膜を適用することもできる。この場合も、酸素を付与するガスや不活性ガス等を混合させることが好ましい。プラズマＣＶＤ法による接合層１２４の形成は、支持基板１２０の耐熱性を考慮した温度、具体的には歪み点を超えない程度の温度が適用される。例えば、３５０℃以下の成膜温度が適用できる。なお、後に行う単結晶半導体基板または多結晶半導体基板などの半導体基板から半導体膜を分離させるための加熱処理は、接合層１２４を形成するＣＶＤ法による成膜温度よりも高い加熱温度が適用される。なお、接合層１２４として、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を含む絶縁膜を適用してもよい。シロキサン結合を含む絶縁膜は、スピンコートなどの塗布法により形成すればよい。
【００７６】
なお、支持基板１２０としてアルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板を適用する場合、基板中にナトリウムなどのアルカリ金属又はアルカリ土類金属の金属不純物が微量に含まれる。このような金属不純物は、支持基板から半導体膜へ拡散し、製造する半導体装置の特性に悪影響を及ぼす恐れがある。上述したように、半導体基板１０２側に設けられたシリコン窒化膜１０６により金属不純物のブロッキング効果は得られているが、さらに支持基板１２０側にも金属不純物をブロッキングすることが可能なバリア膜１２２を設けることで、ブロッキング効果を高めることができる。バリア膜１２２は、単層膜又は積層膜で構成することができ、その膜厚は１０ｎｍ以上４００ｎｍ以下とすることができる。バリア膜１２２は、アルカリ金属又はアルカリ土類金属等の金属不純物をブロッキングする効果が高い膜を１層含む。このような膜としては、窒化シリコン膜、窒化酸化シリコン膜又は窒化アルミニウムなどがある。
【００７７】
例えば、バリア膜１２２を単層膜とする場合、厚さ１０ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜又は窒化アルミニウム膜を形成することができる。バリア膜１２２を２層の積層構造とする場合は、例えば窒化シリコン膜と酸化シリコン膜の積層膜、窒化シリコン膜と酸化窒化シリコン膜の積層膜、窒化酸化シリコン膜と酸化シリコン膜の積層膜、窒化酸化シリコン膜と酸化窒化シリコン膜の積層膜を形成することができる。なお、例示した２層の積層膜において、先に記載した膜が支持基板１２０上に形成される膜とすることが好ましい。これは、２層構造のバリア膜１２２において、下層（支持基板１２０側）にブロッキング効果が高い膜を形成し、上層（接合層１２４側）に下層の膜の内部応力を緩和する膜を形成することで、半導体膜にバリア膜１２２の内部応力を作用させないためである。
【００７８】
半導体基板１０２と支持基板１２０とを、半導体基板１０２に順次積層された第１シリコン酸化膜１０４、シリコン窒化膜１０６及び第２シリコン酸化膜１０８、並びに支持基板１２０に形成されたバリア膜１２２及び接合層１２４を間に挟んで重ね合わせて貼り合わせる（図３（Ｅ）参照）。
【００７９】
本形態では、支持基板１２０に形成された接合層１２４と、半導体基板１０２に形成された積層膜の最上層である第２シリコン酸化膜１０８を対向させ、密接させることで接合を形成する。接合を形成する面は十分に清浄化しておく。支持基板１２０と半導体基板１０２とを圧接することで水素結合により強固な接合を形成することが可能である。また、支持基板１２０の接合を形成する面に接合層１２４を形成することで、接合強度を高めることができる。さらに、支持基板１２０と半導体基板１０２との良好な接合を形成するため、第２シリコン酸化膜１０８及び接合層１２４のいずれか一方又は双方の接合面を活性化しておいてもよい。また、支持基板１２０と半導体基板１０２を貼り合わせた後、加熱処理又は加圧処理を行うことで、接合強度を高めることが可能である。
【００８０】
加熱処理を行い、支持基板１２０上に半導体膜１４０を残して半導体基板１０２の分離を行い、ＳＯＩ構造を有する半導体装置製造用基板が作製される（図３（Ｆ））。なお、好ましくは半導体膜１４０の平坦化処理を行う（図３（Ｇ）参照）。図３（Ｆ）、（Ｇ）は、図２（Ｆ）、（Ｇ）の説明に準ずる。
【００８１】
以上で、支持基板１２０上にバリア膜１２２、接合層１２４、第２シリコン酸化膜１０８、シリコン窒化膜１０６、及び第１シリコン酸化膜１０４が順に積層された積層膜を介して半導体膜１４０が固定された半導体装置製造用基板を作製することができる。
【００８２】
また、上述したように、ＬＰＣＶＤ法を適用して半導体基板上にシリコン酸化膜を形成する場合、界面特性が問題となる場合がある。そこで、半導体基板の表面に予め酸化膜を形成しておいてもよい。以下、図４を用いて説明する。
【００８３】
半導体基板１０２を準備し、清浄化された半導体基板１０２の一表面上に酸化膜１０１を形成する（図４（Ａ）参照）。
【００８４】
酸化膜１０１は、半導体基板１０２の表面を酸化処理することで、膜厚１ｎｍ以上１０ｎｍ以上程度の薄い膜を形成することが好ましい。酸化処理としては、ＵＶオゾン処理や酸素雰囲気下でのプラズマ処理を行うことが好ましい。なお、ＵＶオゾン処理はオゾン雰囲気下での紫外線照射処理を示す。また、プラズマ処理はマイクロ波（代表的な周波数は２．４５ＧＨｚ）を用いたプラズマ処理も含むものとし、例えばマイクロ波で励起され、電子密度が１×１０１１／ｃｍ３以上１×１０１３／ｃｍ３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを用いた処理も含むものとする。このように基板表面の酸化処理を行うことにより、薄くて緻密な酸化膜を形成することが可能である。また、半導体基板を直接酸化するため、界面特性の良好な膜を得ることができる。例えば半導体基板１０２として単結晶シリコン基板を適用する場合、酸化膜１０１として酸化シリコン膜が形成される。
【００８５】
半導体基板１０２の一表面上に形成された酸化膜１０１上に、第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８を順次形成する（図４（Ｂ）参照）。半導体基板１０２の酸化膜１０１、第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８が形成された上表面側からイオン１１０を照射して、半導体基板１０２の所定の深さに脆化層１１２を形成する（図４（Ｃ）参照）。
【００８６】
支持基板１２０を準備する（図４（Ｄ）参照）。そして、半導体基板１０２と支持基板１２０とを、半導体基板１０２に順次積層された酸化膜１０１、第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８を間に挟んで重ね合わせて貼り合わせる（図４（Ｅ）参照）。
【００８７】
図４（Ｅ）では、支持基板１２０と、半導体基板１０２に形成された積層膜の最上層である第２シリコン酸化膜１０８を対向させ、密接させることで接合を形成する。なお、本形態は特に限定されず、図３（Ｄ）に示すように、支持基板１２０上に接合層やバリア膜を設けてもよい。支持基板１２０上に接合層を設ける場合は、支持基板１２０上に設けられた接合層と、半導体基板１０２上に設けられた第２シリコン酸化膜１０８とを密接させることで接合を形成することができる。
【００８８】
加熱処理を行い、支持基板１２０上に半導体膜１４０を残して半導体基板１０２の分離を行い、ＳＯＩ構造を有する半導体装置製造用基板が作製される（図４（Ｆ）参照）。好ましくは半導体膜１４０の平坦化処理を行う（図４（Ｇ）参照）。なお、図４（Ｂ）乃至図４（Ｇ）に関する詳細な説明は、図２（Ｂ）乃至図２（Ｇ）の説明に準ずる。
【００８９】
以上で、支持基板１２０上に第２シリコン酸化膜１０８、シリコン窒化膜１０６、第１シリコン酸化膜１０４、及び酸化膜１０１が順に積層された積層膜を介して半導体膜１４０が固定された半導体装置製造用基板を作製することができる。本形態では、半導体膜１４０と、第１シリコン酸化膜１０４との間に半導体基板１０２を酸化処理して得られた酸化膜１０１を形成している。そのため、界面特性が良好であり、本発明を適用した半導体装置製造用基板を用いて製造する半導体装置の電気特性の向上を図ることができる。また、半導体膜と支持基板との間に金属不純物のブロッキング効果を有する膜を形成しているため、信頼性の高い半導体装置を製造することができる。
【００９０】
また、半導体基板を熱酸化することで酸化膜を形成することもできる。以下、図５を用いて説明する。
【００９１】
半導体基板１０２を準備し、清浄化された半導体基板１０２を熱酸化して熱酸化膜１０３を形成する（図５（Ａ）参照）。熱酸化としては、ドライ酸化を行ってもよいが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。ハロゲンを含むものとしてはＨＣｌが代表例であり、その他にもＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。このような熱酸化の例としては、酸素に対しＨＣｌを０．５体積％以上１０体積％以下（好ましくは３体積％）の割合で含む雰囲気中で、９００℃以上１１５０℃以下の温度（代表的には１０００℃）で熱酸化を行うと良い。処理時間は０．１時間以上６時間以下、好ましくは０．５時間以上１時間以下とすれば良い。
【００９２】
なお、このような温度範囲で熱処理を行うことで、半導体基板１０２に対してハロゲン元素によるゲッタリング効果を得ることもできる。ゲッタリング効果としては、特に金属不純物を除去する効果が得られる。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して半導体基板１０２から除去される。特に、半導体基板１０２の表面をＣＭＰ処理したものに対しては有効である。また、水素は半導体基板１０２と熱酸化膜１０３の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。
【００９３】
また、熱酸化膜１０３はハロゲンを含ませることにより、外因性不純物である重金属を捕集して半導体基板１０２が汚染されることを防止する効果を有する。好ましくは、熱酸化膜１０３中にハロゲンを１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度で含ませることにより、金属などの不純物を捕獲して半導体基板１０２の汚染を防止する保護膜としての機能を発現させることができる。代表的な重金属としてはＦｅ、Ｃｒ、Ｎｉであり、Ｍｏがさらに含まれる場合がある。これら重金属は半導体基板１０２に対し、質量分離されないイオンを照射して脆化層を形成する過程で導入される場合がある。熱酸化膜１０３は、ＨＣｌ酸化などによって膜中にハロゲンを含ませることにより、重金属など半導体膜に悪影響を与える不純物をゲッタリングすることができる。熱酸化膜１０３を形成した後に行われる熱処理により、半導体基板１０２に含まれる不純物としての金属は熱酸化膜１０３に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。したがって、熱酸化膜１０３中に捕集した不純物を固定することができ、半導体基板１０２の汚染を防ぐことができる。また、熱酸化膜１０３中にハロゲンを含ませることで、アルカリ金属又はアルカリ土類金属等の金属不純物をブロッキングする効果も有する。したがって、熱酸化膜１０３は、半導体のライフタイムキラーとなる金属元素を捕獲して再拡散させず、ガラス基板等に含まれるアルカリ金属又はアルカリ土類金属等の金属不純物を半導体膜側へ拡散させないことにより、電界効果トランジスタ等の半導体装置の高性能化を図ることができる。
【００９４】
表面に熱酸化膜１０３が形成された半導体基板１０２の表面上に、第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８を順次形成する（図５（Ｂ）参照）。半導体基板１０２の熱酸化膜１０３、第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８が形成された上表面側からイオン１１０を照射して、半導体基板１０２の所定の深さに脆化層１１２を形成する（図５（Ｃ）参照）。
【００９５】
支持基板１２０を準備する（図５（Ｄ）参照）。そして、半導体基板１０２と支持基板１２０とを、半導体基板１０２に順次積層された熱酸化膜１０３、第１シリコン酸化膜１０４、シリコン窒化膜１０６、及び第２シリコン酸化膜１０８を間に挟んで重ね合わせて貼り合わせる（図５（Ｅ）参照）。
【００９６】
図５（Ｅ）では、支持基板１２０と、半導体基板１０２に形成された積層膜の最上層である第２シリコン酸化膜１０８を対向させ、密接させることで接合を形成する。なお、本形態は特に限定されず、図３（Ｄ）に示すように、支持基板１２０上に接合層やバリア膜を設けてもよい。支持基板１２０上に接合層を設ける場合は、支持基板１２０上に設けられた接合層と、半導体基板１０２上に設けられた第２シリコン酸化膜１０８とを密接させることで接合を形成することができる。
【００９７】
加熱処理を行い、支持基板１２０上に半導体膜１４０を残して半導体基板１０２の分離を行い、ＳＯＩ構造を有する半導体装置製造用基板が作製される（図５（Ｆ）参照）。好ましくは半導体膜１４０の平坦化処理を行う（図５（Ｇ）参照）。図５（Ｂ）乃至図５（Ｇ）に関する詳細な説明は、図２（Ｂ）乃至図２（Ｇ）の説明に準ずる。
【００９８】
なお、図５（Ｆ）に示すように、半導体基板１０２側面に設けられた熱酸化膜１０３も支持基板１２０に接合しない場合が多い。これは、イオン１１０を照射した際に熱酸化膜１０３中には脆化層１１２が形成されないためと考えられる。そのため、分離される半導体基板１０２の周囲には凸部が形成され、該凸部には支持基板１２０に接合されなかった熱酸化膜１０３、第１シリコン酸化膜１０４、シリコン窒化膜１０６、および第２シリコン酸化膜１０８が残ることになる。
【００９９】
以上で、支持基板１２０上に第２シリコン酸化膜１０８、シリコン窒化膜１０６、第１シリコン酸化膜１０４、及び熱酸化膜１０３が順に積層された積層膜を介して半導体膜１４０が固定された半導体装置製造用基板を作製することができる。本形態では、半導体膜１４０と、第１シリコン酸化膜１０４との間に半導体基板１０２を熱酸化して得られた熱酸化膜１０３を形成しており、界面特性が良好である。また、熱酸化膜１０３にハロゲンを含ませることで、金属不純物のゲッタリング効果を得ることもできる。したがって、本発明を適用した半導体装置製造用基板を用いて製造する半導体装置の電気特性の向上、及び高性能化を図ることができる。また、支持基板として、アルカリ金属又はアルカリ土類金属等の金属不純物を含むガラス基板を適用する場合も、半導体膜と支持基板との間に金属不純物のブロッキング効果を有する膜を形成しているため、信頼性の高い半導体装置を製造することができる。
【０１００】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１０１】
（実施の形態２）
本実施の形態では、本発明に係る半導体装置製造用基板を用いて半導体装置を製造する一例を、図６、図７を用いて説明する。
【０１０２】
半導体装置製造用基板を準備する（図６（Ａ）参照）。本形態では、図１に示す支持基板１２０上に順に積層された第２シリコン酸化膜１０８、シリコン窒化膜１０６、及び第１シリコン酸化膜１０４を介して半導体膜１４０が固定されたＳＯＩ構造を有する半導体装置製造用基板を適用する例を示す。なお、本発明は特に限定されず、本明細書で示すその他の構成の半導体装置製造用基板を適用できる。
【０１０３】
半導体膜１４０の膜厚は５ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上２００ｎｍ以下、より好ましくは１０ｎｍ以上６０ｎｍ以下とする。半導体膜１４０の膜厚は、上記実施の形態で説明した脆化層１１２を形成する深さを制御することにより適宜設定できる。また、半導体装置製造用基板の半導体膜１４０を、エッチング等により薄膜化して所望の膜厚としてもよい。半導体膜１４０の薄膜化は、Ｃｌ２、ＢＣｌ３若しくはＳｉＣｌ４等の塩素系ガス、ＣＦ４、ＮＦ３若しくはＳＦ６等のフッ素系ガス、又はＨＢｒガス等を用いてドライエッチングにより行うことができる。また、酸化処理や窒化処理等により半導体膜１４０を部分的に変質させて、該変質部分を選択的にエッチングすることもできる。
【０１０４】
半導体膜１４０には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物元素を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物元素を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０１２ｉｏｎｓ／ｃｍ２以上１×１０１４ｉｏｎｓ／ｃｍ２以下程度で行えばよい。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型若しくはｎ型不純物元素を添加すればよい。
【０１０５】
次に、半導体膜１４０を選択的にエッチングして、半導体素子の配置に合わせて島状に分離した半導体膜１４０ａ、半導体膜１４０ｂを形成する（図６（Ｂ）参照）。
【０１０６】
なお、本形態では、半導体膜１４０を島状にエッチングすることで素子分離をする例を示すが、本発明は特に限定されない。例えば、半導体素子の配置に合わせて、半導体膜間に絶縁膜を埋め込むことで素子分離してもよい。
【０１０７】
次に、半導体膜１４０ａ、半導体膜１４０ｂ上に、ゲート絶縁膜７１１、ゲート電極７１２、及びサイドウォール絶縁膜７１３をそれぞれ形成する。サイドウォール絶縁膜７１３は、ゲート電極７１２の側面に設ける。そして、半導体膜１４０ａに第１不純物領域７１４ａ及び第２不純物領域７１５ａ、半導体膜１４０ｂに第１不純物領域７１４ｂ及び第２不純物領域７１５ｂを形成する。なお、ゲート電極７１２上には絶縁膜７１６が形成されている。絶縁膜７１６は窒化シリコン膜で形成し、ゲート電極７１２を形成する際のエッチング用のハードマスクとして用いる（図６（Ｃ）参照）。
【０１０８】
次に、半導体装置製造用基板に設けられたゲート電極７１２等を覆うように、保護膜７１７を形成する（図６（Ｄ）参照）。保護膜７１７は、窒化シリコン膜又は窒化酸化シリコン膜を、プラズマＣＶＤ法で、成膜時の基板温度を３５０℃以下として形成することが好ましい。このように保護膜７１７を成膜することで、該保護膜７１７中に水素を含ませておくことができる。保護膜７１７形成後、３５０℃以上４５０℃以下（好ましくは４００℃以上４２０℃以下）の熱処理を行うことで、保護膜７１７中に含まれる水素を半導体膜１４０側へ拡散させることができる。半導体膜１４０は半導体装置製造用基板を製造する工程で脱水素化されており、保護膜７１７により素子形成工程で欠陥を補償する水素を供給することで、捕獲中心となるような欠陥を有効に補償することが可能である。また、シリコン窒化膜１０６は支持基板１２０側からの金属不純物の拡散を防止するのに対して、保護膜７１７は上層側からの金属不純物の汚染を防ぐ効果がある。本形態では、結晶性に優れた半導体膜１４０の下層側及び上層側を、ナトリウムなどの可動性の高い金属不純物をブロッキングする効果の高い絶縁膜で被覆する。よって、半導体膜１４０により作製される半導体素子の電気特性の向上化に絶大な効果を発揮することができる。
【０１０９】
次に、保護膜７１７上に層間絶縁膜７１８を形成する。層間絶縁膜７１８は、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜を成膜する、或いはポリイミドに代表される有機樹脂を塗布して形成すればよい。そして、層間絶縁膜７１８にコンタクトホール７１９を形成する（図７（Ａ）参照）。
【０１１０】
次に、配線を形成する段階を示す。コンタクトホール７１９にコンタクトプラグ７２３を形成する。コンタクトプラグ７２３は、ＷＦ６ガスとＳｉＨ４ガスからＣＶＤ法によりタングステンシリサイドを形成し、コンタクトホール７１９に埋め込むことで形成する。また、ＷＦ６を水素還元してタングステンを形成しコンタクトホール７１９に埋め込んでも良い。その後、コンタクトプラグ７２３に合わせて配線７２１を形成する。配線７２１はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜を形成する。さらにその上層に層間絶縁膜７２０を形成する（図７（Ｂ）参照）。配線は適宜設ければ良く、この上層にさらに配線層を形成して多層配線化しても良い。その場合にはダマシンプロセスを適用しても良い。
【０１１１】
以上で、支持基板上にシリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜を介して固定された半導体膜を有する半導体装置製造用基板を用いて、電界効果トランジスタを製造することができる。本発明に係る半導体装置製造用基板は電気特性の向上が図られているため、動作特性の良好な電界効果トランジスタを提供することができる。また、半導体膜と支持基板との間に、金属不純物のブロッキング効果の高いシリコン窒化膜を形成しているため、信頼性の高い半導体装置を製造することができる。さらに本発明を適用することで、単結晶半導体で半導体膜１４０を形成することが可能であり、半導体装置の高性能化を図ることができる。
【０１１２】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１１３】
（実施の形態３）
本実施の形態では、上記実施の形態２と異なる構成の半導体装置を製造する一例を、図８、図９、図１０を用いて説明する。
【０１１４】
半導体装置製造用基板を準備する（図８（Ａ）参照）。本形態では、図５に示す支持基板１２０上に順に積層された第２シリコン酸化膜１０８、シリコン窒化膜１０６、第１シリコン酸化膜１０４、及び熱酸化膜１０３を介して半導体膜１４０が固定されたＳＯＩ構造を有する半導体装置製造用基板を適用する例を示す。なお、本発明は特に限定されず、本明細書で示すその他の構成の半導体装置製造用基板を適用できる。
【０１１５】
半導体膜１４０の膜厚は５ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上２００ｎｍ以下、より好ましくは１０ｎｍ以上６０ｎｍ以下とする。半導体膜１４０の膜厚は、上記実施の形態で説明した脆化層１１２を形成する深さを制御することにより適宜設定できる。また、半導体装置製造用基板の半導体膜１４０を、エッチング等により薄膜化して所望の膜厚としてもよい。半導体膜１４０の薄膜化は、Ｃｌ２、ＢＣｌ３若しくはＳｉＣｌ４等の塩素系ガス、ＣＦ４、ＮＦ３若しくはＳＦ６等のフッ素系ガス、又はＨＢｒガス等を用いてドライエッチングにより行うことができる。また、酸化処理や窒化処理等により半導体膜１４０を部分的に変質させて、該変質部分を選択的にエッチングすることもできる。
【０１１６】
次に、半導体膜１４０を選択的にエッチングして、半導体素子の配置に合わせて島状に分離した半導体膜１４０ｃ、半導体膜１４０ｄを形成する（図８（Ｂ）参照）。
【０１１７】
次に、半導体膜１４０ｃ、半導体膜１４０ｄ上に、ゲート絶縁膜８１０、ゲート電極を形成する導電膜８１２、及び導電膜８１４を順に形成する（図８（Ｃ）参照）。
【０１１８】
ゲート絶縁膜８１０は、ＣＶＤ法、スパッタリング法、又は原子層エピタキシ（ＡＬＥ；Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｅｐｉｔａｘｙ）法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、又は窒化酸化シリコン膜等の絶縁膜を用いて、単層膜又は積層膜で形成する。
【０１１９】
また、ゲート絶縁膜８１０は、半導体膜１４０ｃ、半導体膜１４０ｄに対してプラズマ処理を行うことにより、表面を酸化又は窒化することで形成してもよい。この場合のプラズマ処理はマイクロ波（代表的な周波数は２．４５ＧＨｚ）を用いて励起したプラズマによるプラズマ処理も含むものとする。例えばマイクロ波で励起され、電子密度が１×１０１１／ｃｍ３以上１×１０１３／ｃｍ３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを用いた処理も含むものとする。このようなプラズマ処理を適用して半導体膜表面の酸化処理又は窒化処理を行うことにより、薄くて緻密な膜を形成することが可能である。また、半導体膜表面を直接酸化するため、界面特性の良好な膜を得ることができる。なお、ゲート絶縁膜８１０は、ＣＶＤ法、スパッタリング法、又は原子層エピタキシ（ＡＬＥ；Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｅｐｉｔａｘｙ）法により形成した膜に対してマイクロ波を用いたプラズマ処理を行うことで形成してもよい。
【０１２０】
なお、ゲート絶縁膜８１０は半導体膜との界面を形成するため、酸化シリコン膜、酸化窒化シリコン膜が界面となるように形成することが好ましい。これは、窒化シリコン膜又は窒化酸化シリコン膜のように酸素よりも窒素の含有量が多い膜を形成すると、トラップ密度が高くなり界面特性が問題となる恐れがあるからである。
【０１２１】
ゲート電極は、タンタル、窒化タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、又はニオブ等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料を用いて、ＣＶＤ法やスパッタリング法により、単層膜又は積層膜で形成する。積層膜とする場合は、異なる導電材料を用いて形成することもできるし、同一の導電材料を用いて形成することもできる。本形態では、ゲート電極を形成する導電膜を、第１の導電膜８１２及び第２の導電膜８１４で形成する例を示す。
【０１２２】
ゲート電極を形成する導電膜を、第１の導電膜８１２及び第２の導電膜８１４の２層の積層構造とする場合は、例えば、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜の積層膜を形成することができる。なお、例示した２層の積層膜において、先に記載した膜がゲート絶縁膜８１０上に形成される膜とすることが好ましい。ここでは、第１の導電膜８１２は、２０ｎｍ以上１００ｎｍ以下の厚さで形成する。第２の導電膜８１４は、１００ｎｍ以上４００ｎｍ以下の厚さで形成する。なお、ゲート電極は３層以上の積層構造とすることもでき、その場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１２３】
次に、第２の導電膜８１４上にレジストマスク８２０ｃ、レジストマスク８２０ｄを選択的に形成する。そして、レジストマスク８２０ｃ、レジストマスク８２０ｄを用いて第１のエッチング処理及び第２のエッチング処理を行う。
【０１２４】
まず、第１のエッチング処理により第１の導電膜８１２及び第２の導電膜８１４を選択的にエッチングして、半導体膜１４０ｃ上に第１の導電膜８１６ｃ及び第２の導電膜８１８ｃ、並びに半導体膜１４０ｄ上に第１の導電膜８１６ｄ及び第２の導電膜８１８ｄを形成する（図８（Ｄ）参照）。
【０１２５】
次に、第２のエッチング処理により第２の導電膜８１６ｃ及び第２の導電膜８１６ｄの端部を選択的にエッチングして、第２の導電膜８２２ｃ及び第２の導電膜８２２ｄを形成する（図８（Ｅ）参照）。なお、第２の導電膜８２２ｃ及び第２の導電膜８２２ｄは第１の導電膜８１６ｃ及び第１の導電膜８１６ｄよりも幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に平行な方向の長さ）が小さくなるように形成する。このようにして、第１の導電膜８１６ｃ及び第２の導電膜８２２ｃからなるゲート電極８２４ｃ、並びに第１の導電膜８１６ｄ及び第２の導電膜８２２ｄからなるゲート電極８２４ｄを得ることができる。
【０１２６】
第１のエッチング処理及び第２のエッチング処理に適用するエッチング法は適宜選択すればよいが、エッチング速度を向上するにはＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）方式やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合プラズマ）方式などの高密度プラズマ源を用いたドライエッチング装置を用いればよい。第１のエッチング処理および第２のエッチング処理のエッチング条件を適宜調節することで、第１の導電膜８１６ｃ、８１６ｄ、及び第２の導電膜８２２ｃ、８２２ｄの側面を所望のテーパー形状とすることができる。所望のゲート電極８２４ｃ、８２４ｄを形成した後、レジストマスク８２０ｃ、８２０ｄは除去すればよい。
【０１２７】
次に、ゲート電極８２４ｃ、ゲート電極８２４ｄをマスクとして、半導体膜１４０ｃ及び半導体膜１４０ｄに不純物元素８８０を添加する。半導体膜１４０ｃには、第１の導電膜８１６ｃ及び第２の導電膜８２２ｃをマスクとして自己整合的に一対の第１不純物領域８２６ｃが形成される。また、半導体膜１４０ｄには、第１の導電膜８１６ｄ及び第２の導電膜８２２ｄをマスクとして自己整合的に一対の第１不純物領域８２６ｄが形成される（図９（Ａ）参照）。
【０１２８】
不純物元素８８０としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここでは、ｎ型不純物元素であるリンを１×１０１７ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下程度の濃度で含まれるように添加するものとする。
【０１２９】
次に、半導体膜１４０ｄを覆うようにレジストマスク８８２を選択的に形成する。また、半導体膜１４０ｃを部分的に覆うようにレジストマスク８８１を形成する。そして、レジストマスク８８２、及びレジストマスク８８１をマスクとして不純物元素８８４を添加して、半導体膜１４０ｃに一対の第２不純物領域８２８ｃと、一対の第３不純物領域８３０ｃと、チャネル形成領域１４２ｃを形成する（図９（Ｂ）参照）。
【０１３０】
不純物元素８８４としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここでは、ｎ型不純物元素であるリンを５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下程度の濃度で含まれるように添加するものとする。
【０１３１】
半導体膜１４０ｃにおいて、第２不純物領域８２８ｃは第１の導電膜８１６ｃ及び第２の導電膜８２２ｃと重ならない領域に形成される。チャネル形成領域１４２ｃは第１の導電膜８１６ｃ及び第２の導電膜８２２ｃと重なる領域に形成される。第３不純物領域８３０ｃは、チャネル形成領域１４２ｃと第２不純物領域８２８ｃの間であって、第１の導電膜８１６ｃ及び第２の導電膜８２２ｃと重ならない領域に形成される。また、第３不純物領域８３０ｃは、第１の導電膜８１６ｃ及び第２の導電膜８２２ｃと重ならない領域であって、レジストマスク８８１と重なる領域に形成される。第２不純物領域８２８ｃはソース領域又はドレイン領域として機能する。また、第３不純物領域８３０ｃはＬＤＤ領域として機能する。本形態において、第２不純物領域８２８ｃは、第３不純物領域８３０ｃよりも不純物濃度が高いものとする。
【０１３２】
なお、ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に形成する低濃度に不純物元素を添加した領域のことである。ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造」とも呼ぶ）としてもよい。
【０１３３】
次に、レジストマスク８８１及びレジストマスク８８２を除去した後、半導体膜１４０ｃを覆うようにレジストマスク８８６を形成する。そして、レジストマスク８８６、第１の導電膜８１６ｄ及び第２の導電膜８２２ｄをマスクとして不純物元素８８８を添加して、半導体膜１４０ｄに一対の第２不純物領域８２８ｄと、一対の第３不純物領域８３０ｄと、チャネル形成領域１４２ｄを形成する（図９（Ｃ）参照）。
【０１３４】
不純物元素８８８としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここではｐ型不純物元素である硼素を１×１０２０ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下程度含まれるように添加するものとする。
【０１３５】
半導体膜１４０ｄにおいて、第２不純物領域８２８ｄは第１の導電膜８１６ｄ及び第２の導電膜８２２ｄと重ならない領域に形成される。第３不純物領域８３０ｄは、第１の導電膜８１６ｄと重なり、第２の導電膜８２２ｄと重ならない領域に形成されており、不純物元素８８８が第１の導電膜８１６ｄを貫通して形成される。第２不純物領域８２８ｄはソース領域又はドレイン領域として機能する。また、第３不純物領域８３０ｄはＬＤＤ領域として機能する。本形態において、第２不純物領域８２８ｄは、第３不純物領域８３０ｄよりも不純物濃度が高いものとする。
【０１３６】
次に、層間絶縁膜を形成する。層間絶縁膜は、単層膜又は積層膜で形成することができるが、ここでは絶縁膜８３２及び絶縁膜８３４の２層の積層構造で形成する（図１０（Ａ）参照）。
【０１３７】
層間絶縁膜としては、ＣＶＤ法やスパッタリング法により、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、又は窒化酸化シリコン膜等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧ／ＤＴＡ：Ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｔｈｅｒｍａｌ  Ａｎａｌｙｓｉｓ）で昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３ｗｔ％）材料である。オキサゾール樹脂は、ポリイミド等の比誘電率（３．２〜３．４程度）と比較すると、比誘電率が低いため（２．９程度）、寄生容量の発生を抑制し、高速動作を行うことができる。
【０１３８】
本形態では、絶縁膜８３２として窒化酸化シリコン膜を膜厚１００ｎｍで形成し、絶縁膜８３４として酸化窒化シリコン膜を膜厚９００ｎｍで形成する。また、絶縁膜８３２及び絶縁膜８３４を、プラズマＣＶＤ法を適用して連続成膜するものとする。なお、層間絶縁膜は３層以上の積層構造とすることもできる。また、酸化シリコン膜、酸化窒化シリコン膜又は窒化シリコン膜と、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を用いて形成した絶縁膜との積層構造とすることもできる。
【０１３９】
次に、層間絶縁膜（本形態では絶縁膜８３２及び絶縁膜８３４）にコンタクトホールを形成し、該コンタクトホールにソース電極又はドレイン電極として機能する導電膜８３６を形成する（図１０（Ｂ）参照）。
【０１４０】
コンタクトホールは、半導体膜１４０ｃに形成された第２不純物領域８２８ｃ、半導体膜１４０ｄに形成された第２不純物領域８２８ｄに達するように、絶縁膜８３２及び絶縁膜８３４に選択的に形成する。
【０１４１】
導電膜８３６は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金からなる単層膜または積層膜を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金などを形成することができる。また、積層膜とする場合、例えば、アルミニウム膜若しくは上述したようなアルミニウム合金膜を、チタン層で挟持する構成とすることができる。
【０１４２】
以上で、支持基板上にシリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜を介して固定された半導体膜を有する半導体装置製造用基板を用いて、電界効果トランジスタを製造することができる。本発明に係る半導体装置製造用基板は半導体装置の製造に用いた際の電気特性向上を考慮して製造しているため、動作特性の良好な電界効果トランジスタを提供することができる。また、半導体膜と支持基板との間に、金属不純物のブロッキング効果の高いシリコン窒化膜を形成しているため、信頼性の高い半導体装置を製造することができる。さらに本発明を適用することで、単結晶半導体で半導体膜１４０を形成することが可能であり、半導体装置の高性能化を図ることができる。
【０１４３】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１４４】
（実施の形態４）
本実施の形態では、本発明に係る半導体装置製造用基板を適用した半導体装置の例を示す。
【０１４５】
図１１は半導体装置の一例として、マイクロプロセッサ２００の一例を示す。このマイクロプロセッサ２００は、上記実施の形態に係る半導体装置製造用基板を適用して製造されるものである。このマイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ；ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ２０９、及びメモリインターフェース２１０（ＲＯＭ  Ｉ／Ｆ）を有している。
【０１４６】
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は命令解析部２０３に入力され、デコードされた後に演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１１に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
【０１４７】
このようなマイクロプロセッサ２００は、上記実施の形態に係る半導体装置製造用基板及び半導体装置を適用することで電気特性の向上及び信頼性の向上が図られており、信頼性が高く特性の良好な集積回路を形成することができる。また、単結晶半導体膜によって集積回路を形成することも可能であり、高性能化及び処理速度の高速化などを実現することも可能である。
【０１４８】
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１２を参照して説明する。図１２は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９と、変調回路２２０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、ＣＰＵインターフェース２２４、中央処理ユニット２２５、ランダムアクセスメモリ２２６、読み出し専用メモリ２２７を有している。
【０１４９】
このような構成のＲＦＣＰＵ２１１の動作は概略以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けられていれば良い。
【０１５０】
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路２２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
【０１５１】
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、ＣＰＵインターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。ＣＰＵインターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
【０１５２】
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算はプログラムを使って中央処理ユニット２２５が実行する方式を適用することができる。
【０１５３】
このようなＲＦＣＰＵ２１１は、上記実施の形態に係る半導体装置製造用基板及び半導体装置を適用することで、電気特性の向上及び信頼性の向上が図られており、信頼性が高く特性の良好な集積回路を形成することができる。また、単結晶半導体膜によって集積回路を形成することも可能であり、高性能化、処理速度の高速化などの実現も可能である。なお、図１２ではＲＦＣＰＵの形態について示しているが、通信機能、演算処理機能、メモリ機能を備えたものであれば、ＩＣタグのようなものであっても良い。
【０１５４】
また、本発明に係る半導体装置製造用基板は、支持基板として表示パネルを製造するマザーガラスと呼ばれる大型のガラス基板を適用し、該大型のガラス基板に半導体膜を接合して形成することもできる。図１３は支持基板１２０としてマザーガラスを適用し、半導体膜１４０を接合する場合を示す。マザーガラスからは複数の表示パネルを切り出すが、半導体膜１４０は、表示パネル５２２の形成領域に合わせて接合することが好ましい。半導体基板に比べて、マザーガラスは面積が大きいので、図１３で示すように、表示パネル５２２の形成領域の内側に半導体膜１４０を複数個配置することが好ましい。このようにすることで、面取り数も増大するため、生産性が飛躍的に向上する。表示パネル５２２には、走査線駆動回路領域５２３、信号線駆動回路領域５２４、画素形成領域５２５があり、これらの領域が含まれるように半導体膜１４０を支持基板１２０に接合する。
【０１５５】
なお、マザーガラスと呼ばれる大型のガラス基板はナトリウム等の金属不純物の含有が問題となる。しかし、本発明に係る半導体装置製造用基板では、ガラス基板と半導体膜との間にブロッキング効果の高いシリコン窒化膜を形成しているため、表示パネル等の特性劣化を防止できる構成となっており、信頼性の向上も図ることができる。
【０１５６】
図１４は本発明に係る半導体装置製造用基板を適用し、該半導体装置製造用基板の半導体膜を用いて画素部のトランジスタが形成される液晶表示装置の画素の一例を示す。図１４（Ａ）は画素の平面図を示し、半導体膜に走査線５２６が交差し、信号線５２７、画素電極５２８が接続する画素を示す。図１４（Ｂ）は、図１４（Ａ）に示す鎖線Ｊ−Ｋで切断した断面図に相当する。
【０１５７】
図１４（Ｂ）において、支持基板１２０上に順に積層された第２シリコン酸化膜１０８、シリコン窒化膜１０６、及び第１シリコン酸化膜１０４を間に介して半導体膜１４０が積層された構造を有する領域があり、本形態に係る画素トランジスタは前記領域を含んで構成されている。なお、５１１はゲート絶縁膜である。本形態において、半導体膜１４０は単結晶半導体膜とする。層間絶縁膜５１８上に画素電極５２８が設けられている。また、層間絶縁膜５１８には、半導体膜１４０と信号線５２７を接続するコンタクトホールが形成されている。層間絶縁膜５１８に形成されたコンタクトホールによる段差を埋めるように、信号線５２７上に柱状スペーサ５３１が設けられている。対向基板５２９には対向電極５３０が形成され、柱状スペーサ５３１によって形成される空隙に配向膜５４５及び配向膜５４６によって挟持された液晶５３２が設けられている。なお、ここでは図示しないが、必要に応じて支持基板１２０又は対向基板５２９の外側に偏光板を設ける。
【０１５８】
層間絶縁膜５１８は、単層膜又は積層膜で形成することができる。なお、層間絶縁膜５１８は、下層に形成されたトランジスタ等の構造体による凹凸を平滑化して、平坦な表面を形成できる平坦化膜を形成することが好ましい。例えば、スピンコート法などの塗布法により、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて形成することができる。層間絶縁膜５１８として、ＢＰＳＧ膜を形成してもよい。また、ＣＶＤ法やスパッタリング法により、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シリコン膜等の絶縁膜を形成することもできる。また、有機材料を用いて形成した絶縁膜と、無機材料を用いて形成した絶縁膜とを積層させてもよい。
【０１５９】
画素電極５２８は、反射型液晶表示装置とする場合は、反射性のある導電材料を用いて形成すればよい。このような材料としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、クロム、銀等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。なお、画素電極５２８とは別に反射膜を形成する場合、若しくは透過型液晶表示装置とする場合には、画素電極５２８は透光性を有する導電材料を用いて形成すればよい。透光性を有する導電性材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、又はガリウムを添加した酸化亜鉛（ＧＺＯ）等を用いることができる。
【０１６０】
また、画素電極５２８は、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、薄膜におけるシート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１６１】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はこれらの２種以上の共重合体などがあげられる。
【０１６２】
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０１６３】
上記導電性高分子を、単独で導電性組成物として画素電極５２８を形成してもよい。また、導電性組成物で形成される画素電極の膜質、膜強度等の膜特性を調整するために、導電性高分子に有機樹脂を添加することもできる。
【０１６４】
有機樹脂としては、導電性高分子と相溶または混合分散可能である熱硬化性樹脂、熱可塑性樹脂、又は光硬化性樹脂等を用いることができる。例えば、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、若しくはポリエチレンナフタレ−ト等のポリエステル系樹脂、ポリイミド若しくはポリアミドイミド等のポリイミド系樹脂、ポリアミド６、ポリアミド６，６、ポリアミド１２、若しくはポリアミド１１等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマ−、若しくはポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコ−ル、ポリビニルエ−テル、ポリビニルブチラ−ル、ポリ酢酸ビニル、若しくはポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノ−ル系樹脂、ポリエ−テル、アクリル系樹脂、又はこれら樹脂の共重合体などが挙げられる。
【０１６５】
さらに、導電性組成物の電気伝導度を調整するために、導電性組成物にアクセプタ性またはドナ−性ド−パントをド−ピングすることにより、共役導電性高分子の共役電子の酸化還元電位を変化させてもよい。
【０１６６】
アクセプタ性ド−パントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸を挙げることができる。有機カルボン酸及び有機スルホン酸としては、カルボン酸化合物及びスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げられる。
【０１６７】
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、又は４級アミン化合物等を挙げることができる。
【０１６８】
また、導電性組成物を、水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、又は芳香族系溶剤など）に溶解させて、湿式法により画素電極となる薄膜を形成することができる。
【０１６９】
導電性組成物を溶解する溶媒としては、特に限定することはなく、上述した導電性高分子及び有機樹脂などの高分子樹脂化合物を溶解するものを用いればよい。例えば、水、メタノール、エタノール、プロピレンカーボネート、Ｎ‐メチルピロリドン、ジメチルホルムアミド、ジメチルアセトアミド、シクロヘキサノン、アセトン、メチルエチルケトン、メチルイソブチルケトン、又はトルエンなどの単独もしくは混合溶剤に溶解すればよい。
【０１７０】
導電性組成物を、上述のように溶媒に溶解した後、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等の湿式法を用いて層間絶縁膜５１８上に形成することで、画素電極５２８を得ることができる。溶媒の乾燥は、熱処理を行ってもよいし、減圧することで行ってもよい。また、有機樹脂が熱硬化性の場合は熱処理を行えばよいし、光硬化性の場合は光照射処理を行えばよい。
【０１７１】
柱状スペーサ５３１は、エポキシ、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の有機材料、又は酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機材料を用いて基板全面に絶縁膜を形成した後、当該絶縁膜を所望の形状にエッチング加工して得ることができる。
【０１７２】
配向膜５４５及び配向膜５４６は、利用する液晶の動作モードに対応して材料を選択すればよく、液晶を一定方向に配列させることが可能な膜を形成する。例えばポリイミド、ポリアミド等の材料を用いて形成し、配向処理を行うことで配向膜として機能させることができる。配向処理としては、ラビングや、紫外線等の光照射などを行えばよい。配向膜５４５及び配向膜５４６の形成方法は特に限定されないが、各種印刷法や液滴吐出法を用いると、選択的に形成することができる。
【０１７３】
液晶５３２は、所望の液晶材料を用いて形成する。例えば、液晶５３２は、シール材で形成された枠状のシールパターン内に液晶材料を滴下して形成することができる。液晶材料の滴下は、ディスペンサ法や液滴吐出法を用いて行えばよい。なお、液晶材料は予め減圧下で脱気しておくか、滴下後に減圧下で脱気することが好ましい。また、液晶材料の滴下の際に不純物等混入しないように、不活性雰囲気下で行うことが好ましい。また、液晶材料を滴下して液晶５３２を形成した後、支持基板１２０及び対向基板５２９を貼り合わせるまでは、液晶５３２に気泡等入らないように減圧下で行うことが好ましい。また、液晶５３２は、支持基板１２０と対向基板５２９を貼り合わせた後、シール材で形成された枠状パターン内に、毛細管現象を利用して液晶材料を注入して形成することもできる。この場合、あらかじめシール材等に液晶の注入口となる部分を形成しておく。なお、液晶材料は減圧下で注入を行うことが好ましい。
【０１７４】
対向基板５２９は、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等の各種ガラス基板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。なお、反射型液晶表示装置の場合は、対向基板５２９としては、透光性の基板（具体的にはガラス基板又は石英基板など）を用いる。また、透過型液晶表示装置の場合も、対向基板５２９としては、透光性の基板を用いることができる。なお、対向基板５２９には、支持基板１２０と貼り合わせる前に対向電極５３０、配向膜５４６を形成しておけばよい。また、対向基板５２９にカラーフィルターやブラックマトリクス等を設ける構成としてもよい。
【０１７５】
図１５（Ａ）は本発明に係る半導体装置製造用基板を適用し、該半導体装置製造用基板の半導体膜を用いて画素部のトランジスタが形成されるエレクトロルミネセンス（ＥＬ）表示装置の一例を示す。図１５（Ａ）は画素の平面図を示し、信号線５２７に接続する走査線５２６をゲート電極として有する選択トランジスタ５３３と、電流供給線５３５に接続する表示制御トランジスタ５３４を有している。この表示装置はエレクトロルミネセンス材料を含んで形成される層（ＥＬ層）を電極間に挟んだ発光素子が各画素に設けられる構成となっている。画素電極５２８は表示制御トランジスタ５３４に接続されている。図１５（Ｂ）はこのような画素の要部を示す断面図である。
【０１７６】
図１５（Ｂ）において、支持基板１２０上に順に積層された第２シリコン酸化膜１０８、シリコン窒化膜１０６、及び第１シリコン酸化膜１０４を間に介して半導体膜１４０が積層された構造を有する領域があり、表示制御トランジスタ５３４はそのような領域を含んで構成されている。本形態では、半導体膜１４０は単結晶半導体膜とする。第２シリコン酸化膜１０８、シリコン窒化膜１０６、第１シリコン酸化膜１０４、半導体膜１４０、ゲート絶縁膜５１１、層間絶縁膜５１８などの構成は図１４（Ｂ）と同様である。画素電極５２８は周辺部が絶縁性の隔壁層５３６で囲まれている。画素電極５２８上にはＥＬ層５３７が形成されている。ＥＬ層５３７上には対向電極５３０が形成されている。画素部は封止樹脂５３８が充填され、補強板として対向基板５２９が設けられている。
【０１７７】
本形態のエレクトロルミネセンス表示装置はこのような画素をマトリクス状に配列させて表示画面を構成する。この場合、画素のトランジスタのチャネル部を単結晶半導体で形成した半導体膜１４０で形成すると、各トランジスタ間で特性バラツキが少なく、画素毎の発光輝度に斑が出ないという利点がある。従って、発光素子の明るさを電流で制御することが容易となり、トランジスタ特性のバラツキを補正する補正回路も不要となるので、駆動回路の負担を低減することができる。さらに支持基板１２０として透光性の基板を選択することができるので、支持基板１２０側から光を放射する、ボトムエミッション型のエレクトロルミネセンス表示装置を構成することができる。
【０１７８】
このように、液晶表示装置やＥＬ表示装置を製造するマザーガラスにも単結晶半導体膜を形成し、該単結晶半導体膜を用いてトランジスタを形成することが可能である。単結晶半導体膜で形成されるトランジスタは、アモルファスシリコントランジスタよりも電流駆動能力など全ての動作特性が優れているので、トランジスタのサイズを小型化することができる。それにより、表示パネルにおける画素部の開口率を向上させることができる。また、マザーガラスと単結晶半導体膜との間にはブロッキング効果の高い膜を設ける構成とするため、信頼性が高い表示装置を提供することができる。なお、図１１及び図１２で説明したようなマイクロプロセッサやＲＦＣＰＵも形成することができるので、表示装置内にコンピュータの機能を搭載することもできる。また非接触でデータの入出力を可能としたディスプレイを作製することもできる。
【０１７９】
また、本発明に係る半導体装置製造用基板を適用して様々な電気器具を構成することができる。電気器具としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが含まれる。
【０１８０】
図１６（Ａ）は携帯電話機の一例を示している。本形態に示す携帯電話機３０１は、表示部３０２、操作スイッチ３０３などを含んで構成されている。表示部３０２においては、図１４で説明した液晶表示装置又は図１５で説明したエレクトロルミネッセンス表示装置を適用することができる。本形態に係る表示装置を適用することで、画質の優れた表示部を構成することができる。さらに携帯電話機３０１に含まれるマイクロプロセッサやメモリにも本発明に係る半導体装置を適用することができる。
【０１８１】
また、図１６（Ｂ）は、デジタルプレーヤー３０４を示しており、オーディオ装置の１つの代表例である。図１６（Ｂ）に示すデジタルプレーヤー３０４は、表示部３０２、操作スイッチ３０３、イヤホン３０５などを含んでいる。イヤホン３０５の代わりにヘッドホンや無線式イヤホンを用いることができる。デジタルプレーヤー３０４は音楽情報を記憶するメモリ部や、デジタルプレーヤー３０４を機能させるマイクロプロセッサに本発明に係る半導体装置を適用することができる。本構成のデジタルプレーヤー３０４は小型軽量化が可能であるが、表示部３０２においては、図１４で説明した液晶表示装置又は図１５で説明したエレクトロルミネッセンス表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても高精細な画像若しくは文字情報を表示することができる。
【０１８２】
また、図１６（Ｃ）は、電子ブック３０６を示している。この電子ブック３０６は、表示部３０２、操作スイッチ３０３を含んでいる。またモデムが内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。電子ブック３０６は情報を記憶するメモリ部や、電子ブック３０６を機能させるマイクロプロセッサに本発明に係る半導体装置を適用することができる。メモリ部は、記録容量が２０ギガバイト（ＧＢ）以上２００ギガバイト以下のＮＯＲ型不揮発性メモリを用い、映像や音声（音楽）を記録、再生することができる。表示部３０２においては、図１４で説明した液晶表示装置又は図１５で説明したエレクトロルミネッセンス表示装置を適用することで、高画質の表示を行うことができる。
【０１８３】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【図面の簡単な説明】
【０１８４】
【図１】半導体装置製造用基板の構成例を示す図。
【図２】半導体装置製造用基板の作製方法の例を示す図。
【図３】半導体装置製造用基板の作製方法の例を示す図。
【図４】半導体装置製造用基板の作製方法の例を示す図。
【図５】半導体装置製造用基板の作製方法の例を示す図。
【図６】半導体装置製造用基板を用いた半導体装置の作製方法の例を示す図。
【図７】半導体装置製造用基板を用いた半導体装置の作製方法の例を示す図。
【図８】半導体装置製造用基板を用いた半導体装置の作製方法の例を示す図。
【図９】半導体装置製造用基板を用いた半導体装置の作製方法の例を示す図。
【図１０】半導体装置製造用基板を用いた半導体装置の作製方法の例を示す図。
【図１１】半導体装置製造用基板により得られるマイクロプロセッサの構成を示すブロック図。
【図１２】半導体装置製造用基板により得られるＲＦＣＰＵの構成を示すブロック図。
【図１３】表示パネル製造用のマザーガラスに半導体膜を接合する例を示す図。
【図１４】液晶表示装置の例を示す図。
【図１５】エレクトロルミネセンス表示装置の例を示す図。
【図１６】電気器具の例を示す図。
【符号の説明】
【０１８５】
１００    半導体装置製造用基板
１０１    酸化膜
１０２    半導体基板
１０３    熱酸化膜
１０４    第１シリコン酸化膜
１０６    シリコン窒化膜
１０８    第２シリコン酸化膜
１１０    イオン
１１２    脆化層
１２０    支持基板
１２２    バリア膜
１２４    接合層
１４０    半導体膜
【図１】
0005438919.tif 000002
【図２】
0005438919.tif 000003
【図３】
0005438919.tif 000004
【図４】
0005438919.tif 000005
【図５】
0005438919.tif 000006
【図６】
0005438919.tif 000007
【図７】
0005438919.tif 000008
【図８】
0005438919.tif 000009
【図９】
0005438919.tif 000010
【図１０】
0005438919.tif 000011
【図１１】
0005438919.tif 000012
【図１２】
0005438919.tif 000013
【図１３】
0005438919.tif 000014
【図１４】
0005438919.tif 000015
【図１５】
0005438919.tif 000016
【図１６】
0005438919.tif 000017