(57)【特許請求の範囲】
【請求項１】
シリコンを含む材料からなり、光導波路と、位相シフトを有する第１回折格子と、第２回折格子とを含む第１の部分と、
前記第１の部分と異なる材料からなる発光層を含む第２の部分と、
前記第１回折格子と、前記第１回折格子に対応する位置に設けられた前記光導波路及び前記発光層とを含むレーザ領域と、
前記第２回折格子と、前記第２回折格子に対応する位置に設けられた前記光導波路及び前記発光層とを含むミラー領域とを備え、
前記第１回折格子及び前記第２回折格子は、前記光導波路に沿う方向の一部に形成されており、
前記第２の部分は、前記第１回折格子及び前記第２回折格子の全体を覆い、前記第２の部分の両端面が、前記第１回折格子及び前記第２回折格子が形成されている領域の外側に位置することを特徴とする半導体レーザ。
【請求項２】
前記レーザ領域は、前記発光層に電流注入が行なわれるようになっており、
前記ミラー領域は、前記発光層に電流注入が行なわれないようになっていることを特徴とする、請求項１記載の半導体レーザ。
【請求項３】
前記第１の部分と前記第２の部分とは貼り合わされていることを特徴とする、請求項１又は２に記載の半導体レーザ。
【請求項４】
前記発光層は、前記光導波路を伝播する光がエバネッセント結合しうる位置に設けられていることを特徴とする、請求項１〜３のいずれか１項に記載の半導体レーザ。
【請求項５】
前記光導波路は、リブ構造の導波路コアを備え、
前記第１回折格子及び前記第２回折格子は、前記リブ構造の導波路コアの側面に形成されていることを特徴とする、請求項１〜４のいずれか１項に記載の半導体レーザ。
【請求項６】
前記第２回折格子は、前記第１回折格子の結合係数よりも大きい結合係数を有することを特徴とする、請求項１〜５のいずれか１項に記載の半導体レーザ。
【請求項７】
前記発光層の両端面は、それぞれ、前記光導波路に直交する方向に対して傾いていることを特徴とする、請求項１〜６のいずれか１項に記載の半導体レーザ。
【請求項８】
前記レーザ領域及び前記ミラー領域は、電極を含み、
前記ミラー領域は、前記電極と前記発光層との間に高抵抗領域を含むことを特徴とする、請求項１〜７のいずれか１項に記載の半導体レーザ。
【請求項９】
前記第２回折格子は、前記光導波路に沿う方向の一方に前記第１回折格子に連なるように設けられており、
前記発光層は、前記光導波路に沿う方向の他方の端面が前記光導波路に直交する方向に対して傾いていることを特徴とする、請求項１〜８のいずれか１項に記載の半導体レーザ。
【請求項１０】
前記光導波路は、導波路コアを備え、
前記レーザ領域は、電極と、前記電極と前記導波路コアとの間の領域を挟んで両側に高抵抗領域とを含むことを特徴とする、請求項１〜９のいずれか１項に記載の半導体レーザ。
【請求項１１】
前記第１の部分は、
シリコン基板と、
前記シリコン基板上に形成されたシリコン酸化膜と、
前記シリコン酸化膜上に形成され、前記光導波路を構成するリブ構造の導波路コアを含むシリコン層とを備え、
前記第１回折格子及び前記第２回折格子が、前記リブ構造の導波路コアの側面に形成されていることを特徴とする、請求項１〜１０のいずれか１項に記載の半導体レーザ。
【請求項１２】
前記第１の部分と前記第２の部分とは、半導体層を間に挟んで貼り合わされており、
前記半導体層は、前記第２の部分の両側方まで延びており、
前記第２の部分の両側方の前記半導体層上に電極を備えることを特徴とする、請求項１〜１１のいずれか１項に記載の半導体レーザ。
【請求項１３】
請求項１〜１２のいずれか１項に記載の半導体レーザと、
機能素子とを備え、
前記半導体レーザ及び前記機能素子が同一シリコン基板上に集積されていることを特徴とする集積素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ、シリコン導波路基板、集積素子に関する。
【背景技術】
【０００２】
近年、それ自体は発光効率が小さく光源として不向きなシリコン材料を用いて、半導体レーザを構成することが検討されている。
例えば、シリコン基板上に形成したシリコン導波路上に、発光効率の高いＩＩＩ−Ｖ族材料をウェハボンディングして、シリコン導波路を光が伝播する際に、ＩＩＩ−Ｖ族材料にエバネッセント結合し、光利得が得られるようにした、エバネッセントレーザがある。つまり、シリコン基板上にＩＩＩ−Ｖ族材料をハイブリッド集積したハイブリッド集積エバネッセントレーザがある。【０００３】
また、このようなハイブリッド集積エバネッセントレーザにおいて、単一モード発振が得られるようにすべく、シリコン基板側の表面にλ／４位相シフトを有する回折格子を設けてＤＦＢ（Distributed Feed-Back）レーザ構造としたものもある。さらに、ＩＩＩ−Ｖ族材料の両端面で生じる反射を小さく抑えるために、ＩＩＩ−Ｖ族材料の両端面をテーパ構造にしたものもある。
【非特許文献１】Alexander W. Fang et al., “Distributed Feedback Silicon Evanescent Laser”, Optical Fiber Communication Conference 2008, PDP-15
【非特許文献２】Hyundai Park et al., “A Hybrid AlGaInAs-Silicon Evanescent Amplifier”, IEEE PHOTONICS TECHNOLOGY LETTERS, VOL.19, NO.4, FEBRUARY 15, 2007
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、通常、λ／４位相シフトを有するＤＦＢレーザにおいて、安定した単一モード発振を得るためには、レーザ端面での反射戻り光（反射光）を小さく抑えるか、反射光に位相シフトが生じないようにする必要がある。
しかしながら、上述のハイブリッド集積エバネッセントレーザでは、どちらも困難である。【０００５】
つまり、まず、ハイブリッド集積エバネッセントレーザでは、シリコン導波路上にＩＩＩ−Ｖ族材料が貼り付けられている領域と貼り付けられていない領域とがあると、これらの領域は互いに導波路構造が異なることになる。このため、導波路の等価屈折率に差が生じ、これらの領域の境界で反射が起きやすくなる。
また、ＩＩＩ−Ｖ族材料の光軸方向の両端面の位置を、シリコン基板側に形成された回折格子の位相に合うように加工することは大変困難である。このため、反射光の位相シフトが生じないようにすることも困難である。【０００６】
さらに、上述のＩＩＩ−Ｖ族材料の両端面にテーパ構造を設けるものでは、テーパ構造の先端の幅を非常に小さくする必要がある。このような加工は一般に困難であり、結果的に、得られる反射率に歩留まりが生じることになる。また、テーパ構造の先端がシリコン導波路の中心に位置するように加工する必要があるが、このような軸合わせも一般に困難であり、反射率に歩留まりが生じ、安定した単一モード発振が得られない。【０００７】
そこで、反射率に歩留まりが生じないようにしながら、安定した単一モード発振が得られるようにしたい。
【課題を解決するための手段】
【０００８】
このため、本半導体レーザは、シリコンを含む材料からなり、光導波路と、位相シフトを有する第１回折格子と、第２回折格子とを含む第１の部分と、第１の部分と異なる材料からなる発光層を含む第２の部分と、第１回折格子と、第１回折格子に対応する位置に設けられた光導波路及び発光層とを含むレーザ領域と、第２回折格子と、第２回折格子に対応する位置に設けられた光導波路及び発光層とを含むミラー領域とを備え、第１回折格子及び第２回折格子は、光導波路に沿う方向の一部に形成されており、第２の部分は、第１回折格子及び第２回折格子の全体を覆い、第２の部分の両端面が、第１回折格子及び第２回折格子が形成されている領域の外側に位置することを要件とする。
【００１１】
本集積素子は、上記の半導体レーザと、機能素子とを備え、半導体レーザ及び機能素子が同一シリコン基板上に集積されていることを要件とする。
【発明の効果】
【００１２】
したがって、上述の構成によれば、反射率に歩留まりが生じないようにしながら、安定した単一モード発振を得つつ、半導体レーザからの光出力を増大させることができるという利点がある。
【図面の簡単な説明】
【００１３】
【図１】本実施形態にかかる半導体レーザの構成を示す模式的断面図（光軸方向に沿う断面図）である。
【図２】本実施形態にかかる半導体レーザの構成を示す模式的断面図（光軸方向に直交する方向に沿う断面図）である。
【図３】本実施形態にかかる半導体レーザを構成するシリコン導波路基板の構成を示す模式的平面図である。
【図４】本実施形態にかかる半導体レーザの構成を示す模式的平面図である。
【図５】本実施形態にかかる半導体レーザの変形例の構成を示す模式的断面図（光軸方向に沿う断面図）である。
【図６】本実施形態にかかる半導体レーザを備える集積素子（光インターコネクション機能を有する集積素子）の構成を示す模式図である。
【図７】本実施形態にかかる半導体レーザを備える集積素子（トランシーバ機能を有する集積素子）の構成を示す模式図である。
【符号の説明】
【００１４】
１  シリコン導波路基板
２  発光材料基板
３  シリコン基板
４  シリコン導波路
４Ａ  導波路コア
５  位相シフト
６  第１回折格子
７  第２回折格子
８  シリコン酸化膜
９  シリコン層
１０  ＤＦＢレーザ領域
１１  ＤＢＲミラー領域
１２  ＡｌＧａＩｎＡｓ系ＭＱＷ活性層（発光層）
１３  ｐ型ＡｌＧａＩｎＡｓ−ＳＣＨ層
１４  ｐ型ＩｎＰクラッド層
１５  ｐ型ＩｎＧａＡｓコンタクト層
１６  斜め端面
１７  ｎ型ＩｎＰ接着層
１８  ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層
１９  ｎ型ＩｎＰスペーサ層
２０  ｐ側電極
２１  ｎ側電極
２２  ｐ型ＩｎＰ基板
２３，２４  高抵抗領域
３０  光インターコネクション機能を有するチップ（集積素子）
３１  半導体レーザ
３２  レーザ電源（ドライバ）
３３  モニタ用フォトディテクタ
３４  光分岐素子
３５  シリコン変調器
３６  変調器ドライバ回路
３７  電気アンプ
３８  フォトディテクタ
３９  論理回路
４０  他の光インターコネクション機能を有するチップ
４１  プリント基板
５０  シリコン基板上集積トランシーバチップ（集積素子）
５１  半導体レーザ
５２  レーザ電源（ドライバ）
５３  モニタ用フォトディテクタ
５４  シリコン変調器
５５  変調器ドライバ回路（駆動回路）
５６  電気アンプ
５７  フォトディテクタ
【発明を実施するための最良の形態】
【００１５】
以下、図面により、本実施形態にかかる半導体レーザ、シリコン導波路基板及びこれらの製造方法について、図１〜図４を参照しながら説明する。
本実施形態にかかる半導体レーザ（レーザダイオード）は、例えば光通信用の光源として用いられ、シリコン基板に発光材料を貼り付けてハイブリッド集積したハイブリッド集積レーザ（ハイブリッドレーザ）である。また、本半導体レーザは、シリコン導波路を含むシリコン基板に発光材料を接着（融着）して、シリコン導波路を光が伝播する際に、発光材料にエバネッセント結合し、光利得が得られるようにしたエバネッセントレーザである。【００１６】
本実施形態では、図１に示すように、シリコン基板３上に導波路構造を有するシリコン導波路基板（シリコン導波路素子；第１の部分）１上に、発光材料基板（発光材料素子；第２の部分）２をウェハボンディングしたハイブリッド集積エバネッセントレーザである。
ここで、シリコン導波路基板１は、シリコンを含む材料からなる。【００１７】
そして、シリコン導波路基板１は、シリコン基板３と、このシリコン基板３上に形成されたシリコン導波路４と、位相シフト５を有し、レーザの発振波長を決める第１回折格子６と、レーザの発振波長に対して反射ミラーとして機能する第２回折格子７とを含む。なお、シリコン基板３は、シリコンを含む基板であれば良い。また、シリコン導波路４は、シリコンを含む材料からなる光導波路であれば良い。【００１８】
ここでは、シリコン導波路基板１に含まれるシリコン導波路４は、図２に示すように、リブ構造の導波路コア４Ａを備える。
具体的には、シリコン導波路基板１は、シリコン基板３と、シリコン基板３上に形成されたシリコン酸化膜８と、シリコン酸化膜８上に形成され、リブ構造の導波路コア４Ａを含むシリコン層９とを備える。【００１９】
ここでは、シリコン導波路基板１として、シリコン基板３上にシリコン酸化膜８を間に挟んでシリコン層９が形成されているＳＯＩ（Silicon On Insulator）基板に、図２に示すような断面構造の導波路コア４Ａを形成したものを用いている。つまり、図２に示すように、ＳＯＩ基板のシリコン層９を加工して、リブ構造の断面を有する導波路コア４Ａを形成したものを、シリコン導波路基板１として用いている。【００２０】
なお、シリコン酸化膜８は、埋め込み酸化膜（ＢＯＸ層）ともいう。また、シリコン層９は、シリコン薄膜層（ＳＯＩ層）ともいう。ここでは、シリコン酸化膜８の厚さは３μｍである。また、シリコン層９の厚さは０．７μｍである。
ここでは、図２に示すように、リブ構造の導波路コア４Ａのリブ部分は、幅が１．５μｍであり、厚さが０．７μｍである。また、リブ構造の導波路コア４Ａのリブ部分の両側へ延びるスラブ部分（シリコン層９の厚さが薄くなっている部分；スラブ層）は、幅が１０μｍであり、厚さが０．２μｍである。さらに、リブ構造の導波路コア４Ａのスラブ部分の両側に連なる部分（シリコン層９）は、厚さが０．７μｍである。【００２１】
そして、本実施形態では、図３に示すように、シリコン導波路４を構成するリブ構造の導波路コア４Ａの側面に、位相シフト５を含む第１回折格子６及び第２回折格子７が形成されている。
ここでは、第２回折格子７は、光導波路４に沿う方向の一方（ここでは後端面側；レーザ光が出力される側とは反対側；図３中、左側）に、第１回折格子６に連なるように設けられている。【００２２】
また、第２回折格子７は、第１回折格子６の結合係数よりも大きい結合係数を有する。
ここでは、シリコン導波路４の導波路コア４Ａの幅を周期的に変調させることで、結合係数の異なる第１回折格子６及び第２回折格子７を形成している。なお、第１回折格子６は、一定の結合係数を有する。また、第２回折格子７は、一定の結合係数を有する。
つまり、回折格子を形成する際に、回折格子の一方の端部近傍領域（第２回折格子形成領域）において、他の領域（第１回折格子形成領域）と比較して、回折格子の溝の深さが深くなるようにしている（即ち、導波路コア４Ａの幅が狭くなるようにしている）。これにより、第１回折格子６に連なるように、第１回折格子６の結合係数よりも大きい結合係数を有する第２回折格子７が形成されることになる。この場合、第１回折格子６と第２回折格子７とは、同一プロセスにて一括形成することができるため、第１回折格子６と第２回折格子７との接続部分において位相シフトが入らないように連続的に形成することができる。【００２３】
このように、本実施形態では、ＤＢＲレーザ領域１１に含まれる第２回折格子７の結合係数を、ＤＦＢレーザ領域１０に含まれる第１回折格子６の結合係数と比較して大きくすることによって、ＤＢＲミラー領域１１への光の進入長が非常に小さくなるようにしている。このようにして、後述のＤＢＲミラー領域１１に含まれる発光層（活性層）１２で生じる光吸収によるレーザ光出力の減少を小さく抑えることができるようにしている。【００２４】
また、シリコン酸化膜８上に形成されたシリコン層９にリブ構造の導波路コア４Ａが形成されるため、コア（シリコン薄膜層）とクラッド（空気又はシリコン酸化膜）との間の屈折率コントラストが大きい。このため、ＩＩＩ−Ｖ族材料の導波路に回折格子を形成する場合と比較して、回折格子の溝の深さが同じであったとしても、結合係数を大きくすることができる。【００２５】
具体的には、位相シフト５を含む第１回折格子６及び第２回折格子７は、以下のように形成されている。
まず、図３に示すように、シリコン導波路４を構成するリブ構造の導波路コア４Ａの第１回折格子６及び第２回折格子７が形成されていない部分の幅は、１．５μｍである。
これに対し、ＤＦＢレーザ領域１０に含まれる導波路コア４Ａは、幅１．５μｍの導波路コアと幅１．４μｍの導波路コアとが周期２３０．０ｎｍにて交互に並べられた構造になっている。つまり、ＤＦＢレーザ領域１０に含まれるリブ構造の導波路コア４Ａの側面に、深さ０．１μｍの溝を周期的に形成することによって、第１回折格子６としての側面回折格子を形成している。【００２６】
ここでは、ＤＦＢレーザ領域１０に含まれる第１回折格子６の結合係数は、１３０／ｃｍである。また、ＤＦＢレーザ領域１０に含まれる第１回折格子６の光軸方向の全体の長さは、２３０μｍである。
一方、ＤＢＲミラー領域１１に含まれる導波路コア４Ａは、幅１．５μｍの導波路コアと幅０．９μｍの導波路コアとが周期２３０．９ｎｍにて交互に並べられた構造になっている。つまり、ＤＢＲミラー領域１１に含まれるリブ構造の導波路コア４Ａの側面に、深さ０．６μｍの溝を周期的に形成することによって、第２回折格子７としての側面回折格子を形成している。【００２７】
ここでは、ＤＢＲレーザ領域１１に含まれる第２回折格子７の結合係数は、５００／ｃｍである。また、ＤＢＲレーザ領域１１に含まれる第２回折格子７の光軸方向の全体の長さは、１１６μｍである。
これらの第１回折格子６と第２回折格子７とは、後述するように、同一プロセスにて一括形成されるため、第１回折格子６と第２回折格子７との間には実質的に位相シフトが存在しない。【００２８】
このように、本実施形態では、導波路コア４Ａの側面に第１回折格子６及び第２回折格子７を一括形成するため、ＤＦＢレーザ領域１０とＤＢＲミラー領域１１との間で位相シフトなしに回折格子の結合係数を変化させることができる。
これに対し、シリコン導波路基板の表面に回折格子を形成する場合、結合係数の異なる回折格子を一括形成するのは難しく、結合係数の異なる回折格子を位相シフトが存在しないようにするのは困難である。【００２９】
また、本実施形態では、位相シフト５は、λ／４位相シフトであり、第１回折格子６が形成されている領域の光軸方向中心位置に設けられている。これにより、単一モード発振が得られるようにしている。
ところで、発光材料基板（ウェハ）２は、図１，図２に示すように、シリコン導波路基板１と異なる材料からなる発光層１２を含む。つまり、発光材料基板２は、シリコンを含む材料と異なる発光材料からなる発光層１２を含む。【００３０】
ここでは、発光層１２は、ＩＩＩ−Ｖ族半導体材料からなるＩＩＩ−Ｖ族半導体層である。このようなＩＩＩ−Ｖ族半導体材料からなる発光層１２を含む発光材料基板２は、シリコン基板と異なる材料からなる基板、例えば、ＩＩＩ−Ｖ族半導体材料からなるＩＩＩ−Ｖ族半導体基板（半導体基板；図示せず）上に形成される。
本実施形態では、ＩＩＩ−Ｖ族半導体基板（図示せず；例えばＩｎＰ基板）上に、ＩＩＩ−Ｖ族半導体材料からなる発光層１２を含む半導体積層構造を形成した後、ＩＩＩ−Ｖ族半導体基板（図示せず）を除去したものを、発光材料基板２として用いている。【００３１】
具体的には、発光材料基板２は、図１，図２に示すように、シリコン導波路基板１上に貼り付けた状態で、シリコン導波路基板１に近い側から順に、発光層１２としてのＡｌＧａＩｎＡｓ系多重量子井戸（ＭＱＷ：Multi quantum well）活性層、ｐ型ＡｌＧａＩｎＡｓ−ＳＣＨ層１３、ｐ型ＩｎＰクラッド層１４、ｐ型ＩｎＧａＡｓコンタクト層１５を積層させた構造になっている。【００３２】
ここでは、ＡｌＧａＩｎＡｓ系ＭＱＷ活性層１２は、ノンドープ１．３Ｑ−ＡｌＧａＩｎＡｓ／１．７Ｑ−ＡｌＧａＩｎＡｓＭＱＷ層である。また、ｐ型ＡｌＧａＩｎＡｓ−ＳＣＨ層１３は、ｐドープ１．３Ｑ−ＡｌＧａＩｎＡｓ−ＳＣＨ層である。
また、ノンドープ１．３Ｑ−ＡｌＧａＩｎＡｓ／１．７Ｑ−ＡｌＧａＩｎＡｓＭＱＷ層１２の膜厚は、例えば１０ｎｍ／７ｎｍ（×８周期）である。また、ｐドープ１．３Ｑ−ＡｌＧａＩｎＡｓ−ＳＣＨ層１３の膜厚は、例えば０．２５μｍである。また、ｐ型ＩｎＰクラッド層１４は、例えば０．５μｍである。また、ｐ型ＩｎＧａＡｓコンタクト層１５は、例えば０．１μｍである。【００３３】
なお、発光材料基板２の詳細については、例えば、Hyundai Park et al., “A Hybrid AlGaInAs-Silicon Evanescent Amplifier”, IEEE PHOTONICA TECNOLOGY LETTERS, VOL.19, NO.4, p.230, FEBRUARY 15, 2007に記載されている。
また、本実施形態では、図４に示すように、発光材料基板２の両端面（終端面）、特に、発光層１２の両端面（終端面）は、それぞれ、光導波路４に直交する方向（光軸に垂直な面；図４中、符号Ｘで示す）に対して約５°〜約１５°（ここでは７°程度）傾いている。つまり、発光材料基板２、特に、発光層１２は、光導波路４に直交する方向に対する角度θが約５°〜約１５°（ここでは７°程度）である斜め端面１６を有する。これにより、発光層１２の両端面、特に、ＤＦＢレーザ領域１０の出射面における反射を十分に小さくすることができる。このため、従来技術のように、レーザの両端面側に、作製が困難なテーパ構造を設けることなく、安定した単一モード発振が得られる。【００３４】
なお、ここでは、発光層１２の両端面が光導波路４に直交する方向に対して約５°〜約１５°傾くように形成しているが、これに限られるものではない。上述のように、光導波路に沿う方向の一方（ここでは後端面側；レーザ光が出力される側とは反対側；図３中、左側）には第２回折格子７が設けられている（図３参照）。このため、発光層１２は、光導波路に沿う方向の他方の端面（ここでは前端面；レーザ光が出力される側の端面；図４中、右側）が光導波路に直交する方向に対して約５°〜約１５°傾いていれば良い。これにより、第２回折格子７が設けられていないレーザの前端面側においても、従来技術のように、作製が困難なテーパ構造を設けることなく、安定した単一モード発振が得られる。【００３５】
そして、本実施形態では、図１に示すように、上述のように構成されるシリコン導波路基板１と、上述のように構成される発光材料基板２とが貼り合わされている。
この場合、発光層１２が、シリコン導波路４を伝播する光がエバネッセント結合しうる位置に設けられるようにする。
具体的には、図１，図２に示すように、発光材料基板２は、ｎ型ＩｎＰ接着層１７、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子（ＳＬ：Super lattice）層１８、ｎ型ＩｎＰスペーサ層１９を介して、シリコン導波路基板１上に貼り付けられている。【００３６】
ここでは、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層１８は、ｎドープ１．１Ｑ−ＩｎＧａＡｓＰ／ＩｎＰ超格子層である。また、ｎ型ＩｎＰ接着層１７の膜厚は、例えば１０ｎｍである。また、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層１８の膜厚は、例えば７．５ｎｍ／７．５ｎｍ（×２周期）である。また、ｎ型ＩｎＰスペーサ層１９の膜厚は、例えば１１０ｎｍである。【００３７】
本実施形態では、第１回折格子６及び第２回折格子７はシリコン導波路４に沿う方向の一部に形成されている。つまり、シリコン導波路４は、ＤＦＢレーザ領域１０及びＤＢＲミラー領域１１の外側まで延びている。そして、発光材料基板２に形成されている発光層１２が、シリコン導波路基板１に形成されている第１回折格子６及び第２回折格子７の全体を覆うように、シリコン導波路基板１と発光材料基板２とを貼り合わせる。ここでは、図１、図２、図４に示すように、光軸方向において、第１回折格子６及び第２回折格子７が形成されている領域の外側に、発光材料基板２の終端位置がくるようにしている。【００３８】
また、本実施形態では、後述するように、発光材料基板２の上部にｐ側電極２０を設け、両側方にｎ側電極２１を設けるようにしている。このため、シリコン導波路基板１上に発光材料基板２を貼り付ける際に、シリコン導波路基板１と発光材料基板２との間に挟むｎ型ＩｎＰ接着層１７、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層１８及びｎ型ＩｎＰスペーサ層１９を、発光材料基板２の両側方まで延ばしている。そして、発光材料基板２の両側方のｎ型ＩｎＰスペーサ層１９上にｎ側電極２１を設けている。【００３９】
このため、本実施形態では、シリコン導波路基板１上に、発光材料基板２からなるメサ構造が形成されていることになる。
なお、本実施形態では、シリコン導波路基板１上に発光材料基板２を貼り付ける際に、これらの間に、ｎ型ＩｎＰ接着層１７、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層１８及びｎ型ＩｎＰスペーサ層１９を挟むようにしているが、これに限られるものではない。シリコン導波路基板１上に半導体層を用いて発光材料基板２を貼り付ければ良い。そして、シリコン導波路基板１と発光材料基板２との間に挟まれている半導体層を、発光材料基板２の両側方まで延ばし、この発光材料基板２の両側方の半導体層上に電極を設ければ良い。この場合、半導体層は、接着層及びコンタクト層として機能することになる。【００４０】
また、発光材料基板２の構成、及び、発光材料基板２をシリコン導波路基板１上に貼り付ける際に間に挟む層の構成は、上述の実施形態のものに限られるものではない。例えば図５に示すように、発光材料基板２を、ｐ型ＩｎＰ基板２２と、ＡｌＧａＩｎＡｓ系ＭＱＷ層（発光層）１２とを備えるものとし、この発光材料基板２をシリコン導波路基板１上に貼り付けるのにｎ型ＩｎＰ接着層（半導体層）１７を用いるようにしても良い。この場合、発光材料基板２をシリコン導波路基板１上に貼り付けた状態で、シリコン導波路基板１に近い側から順に、ｎ型ＩｎＰ接着層１７、ＡｌＧａＩｎＡｓ系ＭＱＷ活性層１２、ｐ型ＩｎＰ基板２２が設けられた構成となる。なお、図５では、上述の実施形態のもの（図１参照）と同一のものには同一の符号を付している。【００４１】
ところで、本半導体レーザは、図１に示すように、分布帰還型レーザ領域（ＤＦＢレーザ領域；ＤＦＢレーザ部）１０と、分布ブラッグ反射ミラー領域［ＤＢＲ（Distributed BraggReflector）ミラー領域（ＤＢＲミラー部）１１とを備える。
ここで、ＤＦＢレーザ領域１０は、位相シフト５を含む第１回折格子６と、第１回折格子６に対応する位置に設けられた光導波路４及び発光層１２とを含む。ＤＦＢレーザ領域１０は、発光層１２に電流注入が行なわれるようになっている。【００４２】
ここでは、ＤＦＢレーザ領域１０は、図１、図２、図４に示すように、電流注入のための電極２０，２１を備え、第１回折格子６に対応する位置に設けられた発光層（活性層）１２に電流注入が行なわれるようになっている。
つまり、第１回折格子６の直上の領域、即ち、第１回折格子６に対応する位置に設けられた発光層１２の直上の領域に、発光層１２に電流を注入するための電極２０が形成されている。また、発光材料基板２の両側方に延びる半導体層（ここではｎ型ＩｎＰスペーサ層１９）上に、発光層１２に電流を注入するための電極２１が形成されている。これにより、シリコン導波路４を伝播する光が、電極２０，２１を介して電流を注入された発光層１２にエバネッセント結合し、光利得が生じるようになっている。つまり、ＤＦＢレーザ領域１０はアクティブ導波路領域として機能するようになっている。【００４３】
具体的には、図１、図２に示すように、ＤＦＢレーザ領域１０では、発光材料基板２の最上面のｐ型ＩｎＧａＡｓコンタクト層１５上に金属電極（ここではｐ側電極）２０が形成されている。
また、図２に示すように、ＤＦＢレーザ領域１０では、ｎ型ＩｎＰスペーサ層１９の表面が発光材料基板２の両サイドにおいて露出しており、このｎ型ＩｎＰスペーサ層１９の表面に金属電極（ここではｎ側電極）２１が形成されている。【００４４】
また、ＤＦＢレーザ領域１０は、電流注入を導波路コア付近のみに行なうために、電流狭窄構造を形成すべく、図２に示すように、電極２０と導波路コア４Ａとの間の領域を挟んで両側に高抵抗領域２３が設けられている。ここでは、導波路コア４Ａのリブ部分の上方領域の両サイドに位置するｐ型ＩｎＰクラッド層１４にプロトン注入を行ない、高抵抗化して高抵抗領域２３を形成している。【００４５】
また、本実施形態では、λ／４位相シフト５が中心に形成された第１回折格子６を有するＤＦＢレーザ領域１０を備えるため、第１回折格子６のストップバンドの中心波長にて単一波長モード発振が可能である。
ＤＢＲミラー領域１１は、図１に示すように、ＤＦＢレーザ領域１０の後端面側に設けられており、第１回折格子６よりも結合係数の大きい第２回折格子７と、第２回折格子７に対応する位置に設けられた光導波路４及び発光層１２とを含む。【００４６】
ここでは、ＤＦＢレーザ領域１０の発光層１２に連なるように、ＤＢＲミラー領域１１にも発光層１２を設けている。これにより、ＤＦＢレーザ領域１０とＤＢＲミラー領域１１と境界で反射が起きないようにし、また、反射光の位相シフトが生じないようにして、安定した単一モード発振が得られるようにしている。
このように、本実施形態では、ＤＦＢレーザ領域１０の後端面側に、ＤＦＢレーザ領域１０の第１回折格子６よりも結合係数の大きい第２回折格子７を有するＤＢＲミラー領域１１を備える。このため、ＤＦＢレーザ領域１０で発生し、ＤＦＢレーザ領域１０の両端面から出力される光のうち、ＤＢＲミラー領域１１の側へ出力された光は、ＤＢＲミラー領域１１で反射され、ＤＦＢレーザ領域１０へと戻されることになる。【００４７】
このため、本実施形態では、ＤＦＢレーザ領域１０の前端面、即ち、ＤＢＲミラー領域１１が設けられている側とは反対側の端面のみから光が出力されることになる。
これにより、従来技術のように両端面から光が出力される場合と比較して、光出力は約２倍となり、大きな光出力を得ることができる。
つまり、例えば非特許文献２で報告されている従来技術のλ／４シフトＤＦＢレーザからの出力は、最大でも３．５ｍＶ（２０℃）、０．２ｍＷ（５０℃）という小さいものである。一般に光通信においては、送信側の光出力の強度が大きい方が、伝送が容易になるので、このようにレーザからの光出力が小さく抑えられてしまうことは望ましくない。【００４８】
これに対し、本実施形態では、ＤＢＲミラー領域１１を設け、ＤＢＲミラー領域１１が設けられている側とは反対側の端面のみから光が出力されるようにしているため、光出力を大きくすることができる。
また、ＤＢＲミラー領域１１は、発光層１２に電流注入が行なわれないようになっている。ここでは、ＤＢＲミラー領域１１は、電流注入のための電極を備えておらず、第２回折格子７に対応する位置に設けられた発光層１２に電流注入が行なわれないようになっている。つまり、ＤＢＲミラー領域１１はパッシブ導波路領域として機能するようになっている。【００４９】
このように、本実施形態では、ＤＢＲミラー領域１１には電流注入が行なわれず、ＤＦＢレーザ領域１０のみに電流注入が行なわれるようになっている。このため、電極２０は、図１に示すように、ＤＦＢレーザ領域１０のみに形成されており、ＤＢＲミラー領域１１には形成されていない。
さらに、本実施形態では、ＤＢＲミラー領域１１は、電流が注入されないように、高抵抗領域２４が設けられている。ここでは、ＤＢＲミラー領域１１に含まれるｐ型ＩｎＰクラッド層１４の全体にプロトン注入を行ない、高抵抗化して高抵抗領域２４を形成している。【００５０】
また、本実施形態では、ＤＦＢレーザ領域１０の第１回折格子６とＤＢＲミラー領域１１の第２回折格子７とは一括形成されため、ＤＦＢレーザ領域１０とＤＢＲミラー領域１１との境界において、回折格子に位相シフトが存在しない。このため、ＤＢＲミラー領域１１で反射された光がＤＦＢレーザ領域１０へ戻ったとしても、ＤＦＢレーザ領域１０において、安定した単一モード発振が得られることになる。つまり、従来技術のように、レーザの後端面側に、作製が困難なテーパ構造を設けることなく、安定した単一モード発振が得られる。【００５１】
このように、本実施形態では、レーザの両端面側に、作製が困難なテーパ構造を設ける必要がないため、加工精度や軸合わせの問題がなく、反射率に歩留まりが生じないようにしながら、安定した単一モード発振が得られる。
なお、ここでは、レーザ領域は、ＤＦＢレーザ領域としているが、第１回折格子と、第１回折格子に対応する位置に設けられた光導波路及び発光層とを含むレーザ領域であれば良い。また、ミラー領域は、ＤＢＲミラー領域としているが、第２回折格子と、第２回折格子に対応する位置に設けられた光導波路及び発光層とを含むミラー領域であれば良い。【００５２】
また、ここでは、ＤＦＢレーザ領域に電極を設け、ＤＢＲミラー領域に電極を設けないようにしているが、これに限られるものではない。例えば、レーザ領域及びミラー領域に電極を設け、ミラー領域は、電極と発光層との間に高抵抗領域を含むようにしても良い。これにより、ＤＦＢレーザ領域を、発光層に電流注入が行なわれるようにし、ＤＢＲミラー領域を、発光層に電流注入が行なわれないようにすることができる。【００５３】
次に、本実施形態にかかるシリコン導波路基板１の製造方法について説明する。
シリコン導波路基板１は、図１〜図３に示すように、シリコン基板３と、シリコン酸化膜（ＢＯＸ層）８と、シリコン層（シリコン薄膜層；ＳＯＩ層）９とを備えるＳＯＩ基板を加工することによって作製する。つまり、ＳＯＩ基板は、シリコン基板３上にシリコン酸化膜８を介してシリコン層９が形成されている。このシリコン層９を加工して、リブ構造の導波路コア４Ａを形成するとともに、リブ構造の導波路コア４Ａの側面に、位相シフト５を有する第１回折格子６と第１回折格子６の結合係数よりも大きい結合係数を有する第２回折格子７とを一括形成する。このようにして、シリコン導波路基板１を作製する。【００５４】
具体的には、シリコン層９上に、例えば電子ビーム露光によって、リブ構造の導波路コア４Ａを形成するための導波路パターンを形成する。
ここでは、リブ構造の導波路コア４Ａの側面に第１回折格子６及び第２回折格子７を形成するため、導波路パターンの描画時に、第１回折格子６及び第２回折格子７を形成するための回折格子パターンを含む導波路パターン（描画パターン）を形成する。【００５５】
また、第１回折格子６及び第２回折格子７を形成するための回折格子パターンは、導波路幅を変調させることによって形成する。
そして、この回折格子パターンを含む導波路パターンを、例えばドライエッチングによって、シリコン層９に転写する。
これにより、図１〜図３に示すように、シリコン層９に、リブ構造の導波路コア４Ａが形成されると同時に、導波路コア４Ａの側面に、回折格子の凹凸の大きさが異なる第１回折格子６と第２回折格子７とが形成される。つまり、結合係数の異なる第１回折格子６と第２回折格子７とが同一プロセスで一括形成される。このため、第１回折格子６と第２回折格子７との間には実質的に位相シフトが存在しない。【００５６】
このようにして、シリコン層９に形成されるリブ構造の導波路コア４Ａ（シリコンを含む材料からなる光導波路）、位相シフト５を有する第１回折格子６、及び、第２回折格子７を含むシリコン導波路基板１（第１の部分）が作製される。
次に、本実施形態にかかる半導体レーザの製造方法について説明する。
本実施形態では、図１、図２、図４に示すように、上述のようにして作製されたシリコン導波路基板１上に、発光層１２（ここではＩＩＩ−Ｖ族半導体層）を含む発光材料基板２（ここではＩＩＩ−Ｖ族半導体基板）を貼り合わせて、半導体レーザを作製する。【００５７】
ここでは、ｎ型ＩｎＰ接着層１７、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層１８、ｎ型ＩｎＰスペーサ層１９を介して、シリコン導波路基板１と発光材料基板２とをボンディング（ウェハボンディング）する。
具体的には、まず、図示しないｐ型ＩｎＰ基板上に、ｐ型ＩｎＧａＡｓコンタクト層１５、ｐ型ＩｎＰクラッド層１４、ｐ型ＡｌＧａＩｎＡｓ−ＳＣＨ層１３、ＡｌＧａＩｎＡｓ系ＭＱＷ活性層（発光層）１２、ｎ型ＩｎＰスペーサ層１９、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層１８、ｎ型ＩｎＰ接着層１７を順に積層させる。つまり、シリコンを含む材料と異なる材料（ここではＩＩＩ−Ｖ族半導体材料）からなる発光層１２（ここではＩＩＩ−Ｖ族半導体層）を含む発光材料基板２（第２の部分；ここではＩＩＩ−Ｖ族半導体基板）を形成する。また、後のプロセスでシリコン導波路基板１と発光材料基板２とを貼り合わせた時に、シリコン導波路基板１と発光材料基板２との間に挟まれるｎ型ＩｎＰスペーサ層１９、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層１８及びｎ型ＩｎＰ接着層１７を形成する。【００５８】
次に、ｎ型ＩｎＰスペーサ層１９、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層１８及びｎ型ＩｎＰ接着層１７を上部に形成された発光材料基板２を、ｎ型ＩｎＰ接着層１７を下側にした状態で、上述のようにして作製されたシリコン導波路基板１上に位置させ、両方の基板を接着する。
そして、図示しないｐ型ＩｎＰ基板を除去した後、ｐ型ＩｎＧａＡｓコンタクト層１５、ｐ型ＩｎＰクラッド層１４、ｐ型ＡｌＧａＩｎＡｓ−ＳＣＨ層１３、ＡｌＧａＩｎＡｓ系ＭＱＷ活性層（発光層）１２の不要な部分を、例えばエッチングによって除去する。【００５９】
これにより、図１、図２に示すように、ｐ型ＩｎＧａＡｓコンタクト層１５、ｐ型ＩｎＰクラッド層１４、ｐ型ＡｌＧａＩｎＡｓ−ＳＣＨ層１３及びＡｌＧａＩｎＡｓ系ＭＱＷ活性層（発光層）１２を含むメサ形状の発光材料基板２が形成される。この結果、シリコン導波路基板１に形成されている第１回折格子６及び第２回折格子７の全体が、発光材料基板２に含まれる発光層１２によって覆われることになる。また、図２に示すように、メサ形状の発光材料基板２の両側方に、ｎ型ＩｎＰスペーサ層１９の表面が露出することになる。さらに、図４に示すように、光軸方向において、発光材料基板２の両端面が、第１回折格子６及び第２回折格子７が形成されている領域の外側に位置し、光導波路４に直交する方向に対して約５°〜約１５°傾くようにしている。【００６０】
次いで、ｎ型ＩｎＰスペーサ層１９、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層１８及びｎ型ＩｎＰ接着層１７を、例えばエッチングによって除去する。
これにより、図４に示すように、光軸方向において、ｎ型ＩｎＰスペーサ層１９、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層１８及びｎ型ＩｎＰ接着層１７の両端面が、第１回折格子６及び第２回折格子７が形成されている領域の外側に位置し、光導波路４に直交する方向に対して約５°〜約１５°傾くようにしている。【００６１】
その後、ＤＦＢレーザ領域１０に電極２０，２１を形成する。
つまり、発光材料基板２の最上面のｐ型ＩｎＧａＡｓコンタクト層１５上にｐ側電極２０を形成する。また、発光材料基板２の両側方で表面に露出しているｎ型ＩｎＰスペーサ層１９上にｎ側電極２１を形成する。
このようにして、ｎ型ＩｎＰ接着層１７、ｎ型ＩｎＧａＡｓＰ／ＩｎＰ超格子層１８、ｎ型ＩｎＰスペーサ層１９を介して貼り合わされたシリコン導波路基板１と発光材料基板２とを含む半導体レーザが作製される。つまり、リブ構造の導波路コア４Ａ（光導波路）、位相シフト５を有する第１回折格子６及び発光層１２を含むＤＦＢレーザ領域１０と、リブ構造の導波路コア４Ａ（光導波路）、第２回折格子７、発光層１２を含むＤＢＲミラー領域１１とを備える半導体レーザが作製される。【００６２】
なお、半導体レーザの製造方法の詳細については、例えば、Hyundai Park et al., “A Hybrid AlGaInAs-Silicon Evanescent Amplifier”, IEEE PHOTONICA TECNOLOGY LETTERS, VOL.19, NO.4, p.230, FEBRUARY 15, 2007に記載されている。
したがって、本実施形態にかかる半導体レーザによれば、反射率に歩留まりが生じないようにしながら、安定した単一モード発振を得つつ、半導体レーザからの光出力を増大させることができるという利点がある。【００６３】
特に、本実施形態では、ＤＦＢレーザ領域１０の片側にＤＢＲミラー領域１１が設けられているため、このようなＤＢＲミラー領域がない従来技術のものと比較すると、２倍弱の光出力の増大が計算により見込まれる。
また、本実施形態では、発光材料基板２の終端面がシリコン導波路４に垂直な面から傾けられているため、ＤＦＢレーザ領域１０の光が出射する側の終端面における反射を、終端面が垂直な場合と比較して、１０ｄＢ程度小さくすることができる。【００６４】
このように、少なくとも、ＤＦＢレーザ領域１０の一側にＤＢＲミラー領域１１を設け、ＤＦＢレーザ領域１０の他側の発光材料基板２の端面を傾けるだけで良く、加工精度に対する要求を緩和した構造を実現しながら、安定した単一モード発振が得られることになる。
なお、上述の実施形態及びその変形例では、発光層１２として、ＩＩＩ−Ｖ族材料からなる多重量子井戸層を用いた場合を例に挙げて説明しているが、これに限られるものではない。例えば、量子ドット構造の発光層を用いても良い。この場合、優れた温度特性を有するものを実現することができる。【００６５】
また、上述の実施形態及びその変形例では、半導体レーザについて説明しているが、これに限られるものではなく、例えば、上述の実施形態及びその変形例の半導体レーザと、機能素子とを、同一シリコン基板上に集積させて、集積素子を構成することもできる。
例えば、上述の実施形態及びその変形例の半導体レーザが形成されているシリコン基板３上に、シリコン系材料からなる機能素子を集積して、図６に示すような光インターコネクションを行なうシリコン基板上チップ（集積素子）３０を構成することもできる。なお、図６では、上述の実施形態のもの（図１、図２参照）と同一のものには同一の符号を付している。【００６６】
つまり、図６に示すように、シリコン基板３上にシリコン導波路４（導波路コア４Ａ）を備えるシリコン導波路基板１上に、上述の実施形態及びその変形例の半導体レーザ３１と、レーザ電源（ドライバ）３２、モニタ用フォトディテクタ３３、光分岐素子３４、シリコン変調器３５、変調器ドライバ回路３６、電気アンプ３７、フォトディテクタ３８、論理回路３９などの機能素子とを集積させて、光インターコネクション機能を有するチップ３０を構成することもできる。【００６７】
この光インターコネクション機能を有するチップ３０では、本半導体レーザ３１からの連続レーザ光は光分岐素子３４によって分岐され、分岐されたレーザ光はシリコン変調器３５によって変調され、光信号として出力されるようになっている。また、シリコン変調器３５には、論理回路３９から変調器ドライバ回路３６を介して電気信号が入力されるようになっている。一方、チップ３０に入力された光信号は、フォトディテクタ３８によって電気信号に変換されるようになっている。そして、フォトディテクタ３８から出力される電気信号は、電気アンプ３７によって増幅された後、論理回路３９に入力されるようになっている。【００６８】
ここでは、このような光インターコネクション機能を有するチップ３０が、他の光インターコネクション機能を有するチップ４０と相互に接続され、プリント基板４１上に実装されている。
また、例えば、上述の実施形態及びその変形例の半導体レーザが形成されているシリコン基板３上に、シリコン系材料からなる機能素子を集積して、図７に示すようなシリコン基板上集積トランシーバチップ（集積素子）５０を構成することもできる。なお、図７では、上述の実施形態のもの（図１、図２参照）と同一のものには同一の符号を付している。【００６９】
つまり、図７に示すように、シリコン基板３上にシリコン導波路４（導波路コア４Ａ）を備えるシリコン導波路基板１上に、上述の実施形態及びその変形例の半導体レーザ５１と、レーザ電源（ドライバ）５２、モニタ用フォトディテクタ５３、シリコン変調器５４、変調器ドライバ回路（駆動回路）５５、電気アンプ５６、フォトディテクタ５７などの機能素子とを集積させて、トランシーバチップ５０を構成することもできる。【００７０】
このトランシーバチップ５０では、本半導体レーザ５１からの連続レーザ光が、シリコン変調器５４によって変調され、光信号として出力されるようになっている。また、シリコン変調器５４には、変調器ドライバ回路５５を介して電気信号が入力されるようになっている。一方、チップ５０に入力された光信号は、フォトディテクタ５７によって電気信号に変化されるようになっている。そして、フォトディテクタ５７から出力される電気信号は、電気アンプ５６によって増幅された後、出力されるようになっている。【００７１】
また、本発明は、上述した実施形態及びその変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【図１】
0005387671.tif 000002
【図２】
0005387671.tif 000003
【図３】
0005387671.tif 000004
【図４】
0005387671.tif 000005
【図５】
0005387671.tif 000006
【図６】
0005387671.tif 000007
【図７】
0005387671.tif 000008