(57)【特許請求の範囲】
【請求項１】
半導体物質で形成されたデバイス基板と、該デバイス基板の底面に設けられた入力／出力パッド（１４２）を有するデバイス（１４０、２１０、３１０、４１０）と、
半導体物質で形成されたインタポーザ基板と、前記インタポーザ基板の第１のメイン表面上に置かれた第１の入力／出力接点（１２２、３４０、３６０）と、該インタポーザ基板の第２のメイン表面上に置かれた第２の入力／出力接点（１２６、３３０、４１５）と、
前記第２の入力／出力接点（１２６、３３０、４１５）に電気的に接続された導電性フィンガとを有するインタポーザ（１２０、２００、３００、４００）と、
前記導電性フィンガが着脱可能に受け入れる入力／出力手段を備えた構成要素（２２０）とを含み、
前記第２の入力／出力接点が、前記第１の入力／出力接点に電気的に接続（１２４、３２０）されており、
前記導電性フィンガが、前記インタポーザ基板と平行な方向に移動可能であり、前記構成要素（２２０）の前記入力／出力手段を受け入れる、スプリングを備え、
前記インタポーザ基板の第１のメイン表面上に置かれた前記第１の入力／出力接点（１２２、３４０、３６０）が、それに対して前記インタポーザ（１２０、２００、３００、４００）を取り付けようとしている前記デバイス（１４０、２１０、３１０、４１０）の前記入力／出力パッド（１４２）にハンダ付けにより取り付けるためのものであり、
前記インタポーザ基板が前記デバイス基板の材料と一致する半導体物質で製作されており、
前記第１のメイン表面上に置かれた前記第１の入力／出力接点（１２２、３４０、３６０）が、前記インタポーザ基板の第２のメイン表面上に置かれた前記第２の入力／出力接点（１２６、３３０、４１５）よりも小さいピッチを有することを特徴とする構造体。
【請求項２】
前記インタポーザ基板の第１のメイン表面上に置かれた前記第１の入力／出力接点（１２２、３４０、３６０）が、それに対して前記インタポーザを取り付けようとしている前記デバイス（１４０、２１０、３１０、４１０）の入力／出力パッド（１４２）と対応する形状サイズを有することを特徴とする、請求項１に記載の構造体。
【請求項３】
前記デバイス（１４０、２１０、３１０、４１０）が、ｘ、ｙ表面区域を有する集積回路ベアチップを含み、前記インタポーザ（１２０、２００、３００、４００）が、前記集積回路ベアチップのｘ、ｙ表面区域と同じサイズにされた表面区域を有することを特徴とする、請求項１に記載の構造体。
【請求項４】
前記集積回路ベアチップ（１４０、２１０、３１０、４１０）が、第１の集積回路チップを含み、前記構成要素（２２０）が、第２の集積回路チップを含み、前記インタポーザ（１２０、２００、３００、４００）が、前記第１の集積回路チップと前記第２の集積回路チップとの間の電気的接続を可能にすることを特徴とする、請求項３に記載の構造体。
【請求項５】
前記半導体物質が、シリコン、炭化ケイ素、及びガリウム砒素の少なくとも１つを含むことを特徴とする、請求項１に記載の構造体。
【請求項６】
半導体物質で形成されたデバイス基板と、その底面上に置かれた入力／出力パッド（１４２）を有する集積回路デバイス（１４０、２１０、３１０、４１０）と、
半導体物質で形成されたインタポーザ基板と、前記インタポーザ基板の第１のメイン表面上に置かれた第１の入力／出力接点（１２２、３４０、３６０）と、該インタポーザ基板の第２のメイン表面上に置かれかつ前記第１の入力／出力接点に電気的に接続（１２４、３２０）された第２の入力／出力接点（１２６、３３０、４１５）と、前記第２の入力／出力接点（１２６、３３０、４１５）に電気的に接続された導電性フィンガとを有するインタポーザ（１２０、２００、３００、４００）と、
前記導電性フィンガが着脱可能に受け入れる入力／出力手段を備えた構成要素（２２０）とを含み、
前記導電性フィンガが、前記インタポーザ基板と平行な方向に移動可能であり、前記構成要素（２２０）の前記入力／出力手段を受け入れる、スプリングを備え、
前記インタポーザ基板の第１のメイン表面上に置かれた前記第１の入力／出力接点（１２２、３４０、３６０）が、ハンダ付けにより前記集積回路デバイス（１４０、２１０、３１０、４１０）の入力／出力パッド（１４２）に電気的に取り付けられ、
前記インタポーザ基板が前記デバイス基板の材料と一致する半導体物質で製作されており、
前記第１の入力／出力接点（１２２、３４０、３６０）を、前記インタポーザ基板の前記第２の入力／出力接点（１２６、３３０、４１５）に接続する電気的相互接続手段を更に有し、該電気的相互接続手段は前記インタポーザ基板の前記半導体物質から電気的に絶縁されており、
前記第１のメイン表面上に置かれた前記第１の入力／出力接点（１２２、３４０、３６０）が、前記インタポーザ基板の第２のメイン表面上に置かれた前記第２の入力／出力接点（１２６、３３０、４１５）よりも小さいピッチを有していることを特徴とする構造体（１００）。
【請求項７】
半導体物質で形成されたデバイス基板を有するデバイス（１４０、２１０、３１０、４１０）の前記デバイス基板の底面に設けられた入力／出力パッド（１４２）に接触させるための方法であって、
半導体物質で形成されたインタポーザ基板と、前記インタポーザ基板の第１のメイン表面上に置かれた第１の入力／出力接点（１２２、３４０、３６０）と、該インタポーザ基板の第２のメイン表面上に置かれかつそれに対して前記第１の入力／出力接点が電気的に接続（１２４、３２０）された第２の入力／出力接点（１２６、３３０、４１５）と、前記第２の入力／出力接点（１２６、３３０、４１５）に電気的に接続された導電性フィンガとを含むインタポーザ（１２０、２００、３００、４００）を準備する段階と、
前記インタポーザ（１２０、２００、３００、４００）の第１の入力／出力接点（１２２、３４０、３６０）をハンダ付けによりデバイス（１４０、２１０、３１０、４１０）の入力／出力パッド（１４２）に電気的に接続することにより、該インタポーザ（１２０、２００、３００、４００）を該デバイスに対して電気的に接続する段階と、
構成要素（２２０）の入力／出力手段を前記導電性フィンガに電気接続することにより、前記インタポーザ（１２０、２００、３００、４００）を前記構成要素（２２０）に対して電気的に接続する段階と、
を含み、
前記導電性フィンガが、前記インタポーザ基板と平行な方向に移動可能であり、前記構成要素（２２０）の前記入力／出力手段を着脱可能に受け入れる、スプリングを備え、
前記第１のメイン表面上に置かれた前記第１の入力／出力接点（１２２、３４０、３６０）が、前記インタポーザ基板の第２のメイン表面上に置かれた前記第２の入力／出力接点（１２６、３３０、４１５）よりも小さいピッチを有し、
前記インタポーザ基板が前記デバイス基板の材料と一致する半導体物質で製作されている
ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に電子的相互接続システムに関し、より具体的には、例えばパッケージされていない集積回路デバイスに対する電気的接続を可能にするためのインタポーザ及びインタポーザパッケージに関する。
【背景技術】
【０００２】
今日では、集積回路デバイスは、０．１ミクロンという小さな形状を有するように製作され、また入力／出力パッドは、０．２ミクロン又はそれ以下という小さなピッチを有するように製作されることができる。これらのデバイスのための入力／出力パッドは、典型的には最小の相互接続形状に従って構成されている。即ち、入力／出力パッドのピッチは、これまで、デバイス又はウエハのピッチ能力ではなく相互接続ピッチ及び／又は構成能力によって決定されてきた。現在、フレキシブル回路相互接続の最小形状は、１０ミクロンであり、フレキシブルプリント回路板（ＰＣＢ）の最小形状は、５０ミクロンである。従って、デバイスの入力／出力を「システム」の入力／出力に接続するために使用される現存の相互接続システムは、集積回路の理論的最大密度より１００％（フレキシブル相互接続の場合）及び５００％（ＰＣＢの場合）ほどもずれている。例えばカーボンナノチューブのような別の高密度かつ微細ピッチの相互接続システムも考えられるが、高密度の入力／出力デバイスを「システム」に相互接続するためには、現在のところ密度障壁という障害がある。この障害は、現存する相互接続システムのもつ機能性能、能力、及びコスト上の制約により生じるものである。
【０００３】
高密度入力／出力（Ｉ／Ｏ）デバイスのパッケージフットプリント（占有面積）及び体積を小さく維持するために、多くの場合、エリアアレイ構成が利用される。エリアアレイは、所定のフットプリント即ち面積に対して増大した入力／出力接点を提供する、即ち高い入力／出力密度を有する。これは、エリアアレイ入力／出力のために全表面積が使用される場合に、特に言えることである。しかしながら、フレキシブル回路及びＰＣＢ構造の両方がもつ回路経路能力の故に、そのような高密度デバイスＩ／Ｏから免れる（即ち、別のデバイス、構成要素、サブシステム等へ経路変更する）ことができる、デバイスの相互接続システムを製作することは、多くの場合不可能であり、実行不能であり、及び／又は余りにも高価である。従って、デバイスＩ／Ｏの量及び構成もまた、相互接続システムの能力及び密度によって制限される。更に、例え制限されないとしても、高密度相互接続システムは、多くの場合、例えば高密度入力／出力ソケット、クランプ等のような一般に使用される相互接続端子と適合性がない。
【発明の開示】
【課題を解決するための手段】
【０００４】
１つの態様において、本発明は、半導体物質で形成された基板を有し、該基板の第１のメイン表面上に置かれた第１の入力／出力接点と該基板の第２のメイン表面上に置かれた第２の入力／出力接点とを有するインタポーザを含む構造体を提供する。第２の入力／出力接点は、第１の入力／出力接点に電気的に接続される。第１の入力／出力接点は、それに対してインタポーザを取り付けようとしているデバイスの入力／出力パッドに取り付けるためのものである。インタポーザ基板の第２のメイン表面上に置かれた第２の入力／出力接点は、それに対してもインタポーザを取り付けようとしている構成要素の接点に対する該インタポーザの結合を可能にする。
【０００５】
別の態様においては、その表面上に置かれた入力／出力パッドを備えた基板を有する集積回路デバイスを含む構造体が提供される。この構造体は更に、インタポーザを含み、該インタポーザは、半導体物質で形成された基板と、該基板の第１のメイン表面上に置かれた第１の入力／出力接点と該基板の第２のメイン表面上に置かれた第２の入力／出力接点とを有する。第２の入力／出力接点は、第１の入力／出力接点に電気的に接続される。基板の第１のメイン表面上に置かれた第１の入力／出力接点は、集積回路デバイスの入力／出力パッドに電気的に取り付けられ、第２のメイン表面上に置かれた第２の入力／出力接点は、それに対してもインタポーザを取り付けることができる構成要素の接点に対する結合を可能にする。
【０００６】
上に要約した構造体を製作する方法及び接続する方法もまた、本明細書において説明されかつ特許請求されている。更に、本発明のその他の実施形態及び態様も、本明細書において詳細に説明されかつ特許請求されている。
【発明を実施するための最良の形態】
【０００７】
本発明は、様々な構造及びこれら構造の配列の形態を採ることができ、また様々な工程及びこれら工程の組合せの形態を採ることができる。本明細書に添付した図面は、特定の実施形態を説明するためのものであって、本発明を限定するものと解釈すべきではない。本発明と見なされる主題は、特許請求の範囲において具体的に指摘されかつ明確に特許請求されている。
【０００８】
本明細書では、インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体が、実例により図示されかつ説明されている。しかしながら、ここに示したインタポーザ及びインタポーザパッケージは、例えば集積回路デバイスを、他の集積回路デバイス、フレキシブル相互接続、又はプリント回路板サブシステム等のような他の構成要素に接続するといった広範な実施において使用することができることは、当業者には分かるであろう。提出した特許請求の範囲は、そのような実施の全てを包含することを意図している。
【０００９】
本明細書に記載したインタポーザ及びインタポーザパッケージの概念は、例えば、それに対してインタポーザを電気的に接続しようとしているデバイスの基板材料と一致する半導体物質のインタポーザ基板を製作することである。例えば、デバイスがシリコン基板を有する集積回路チップである場合、インタポーザもシリコン基板で製作される。今日ではシリコンベースの集積回路デバイスが主流を占めているから、本明細書においては、主としてシリコンインタポーザについて説明する。しかしながら、インタポーザの基板材料としては、シリコン、炭化ケイ素、ガリウム砒素等を含む任意の半導体物質を含むことができることは、当業者には分かるであろう。有利なことに、例えば集積回路デバイスと同じ基板材料である半導体物質でインタポーザを製作することによって、標準的なウエハ処理法を用いてインタポーザを製作することが可能となり、その製作には、ウエハ処理法を用いて達成できる非常に微細なピッチでインタポーザ上に入力／出力接点を形成することが含まれる。
【００１０】
１つの実施形態においては、インタポーザを使用して、その上表面上にアクティブエリアを有しかつその下表面上に置かれた入力／出力パッドを有するデバイスに対する相互接続システム及びパッケージを形成することができる。そのようなデバイスには、音響（超音波）センサ、光学（ＬＣＤ、光ダイオード、空間光変調器）デバイス、集積回路ベアチップ等が含まれる。インタポーザ基板の一方のメイン表面は、デバイスの入力／出力パッドと整合するように構成された入力／出力接点を有し、インタポーザ基板の他方のメイン表面は、例えばソケット、クランプ、パッド等のような市販の又は特注の相互接続システムと整合するか、該相互接続システムに他の方法でインタフェースするか、或いは該相互接続システムと適合性を有するかのいずれかに構成された入力／出力接点を支持する。インタポーザ基板の一方のメイン表面から他方のメイン表面までの相互接続は、ビアを含む様々な手段により達成することができ、該ビアは、例えば、該ビアを形成するためのレーザ、高速反応性イオンエッチング等の方法と、金属被覆するための標準的なウエハ処理法とを用いて製作されることができる。
【００１１】
図１は、本発明の態様による、インタポーザパッケージを使用したデバイス組立体の一例の断面で表した実施形態を示す。全体を符号１００で示したこのデバイス組立体は、インタポーザパッケージ１１０を含み、該インタポーザパッケージ１１０は、インタポーザ１２０と、該インタポーザの下部メイン表面の少なくとも一部分を囲むカプセル１３０とを有する。インタポーザ基板の上部メイン表面は、第１の入力／出力接点１２２を含み、該第１の入力／出力接点１２２は、図示するように、パッケージされていない（即ち、ベアの）集積回路チップのようなデバイス１４０の表面上に置かれた入力／出力パッド１４２にハンダ付け１５０される。図示するように、第１の入力／出力接点１２２は、金属被覆されたビア１２４を介して、インタポーザ１２０の基板の下部メイン表面上に置かれた第２の入力／出力接点１２６に電気的に接続される。ビア１２４は、インタポーザ基板から電気的に絶縁される。第２の入力／出力接点１２６は、スプリング付勢された差込み可能接点１３２に電気的に接続され、該差込み可能接点１３２は、部分的にカプセル１３０によって支持されかつ該カプセル１３０によって電気的に絶縁される。
【００１２】
インタポーザパッケージ１１０を製作する１つの方法は、デバイス１４０に使用されている基板材料、例えばシリコンと一致する、インタポーザ基板の半導体物質を選ぶことである。このことが、機械的応力及び歪みを最小化し、それとは別に高い信頼性のパッケージ及び相互接続を提供し、更にデバイスと同等の電気的相互接続性能をもたらす。基板材料が選択されると、ビアが形成され（基板に、例えばドリル加工、高速反応性イオンエッチング等の加工を施すことにより）、基板とその後設けられる電気的相互接続部とを電気的に隔離するために絶縁され、次いで金属被覆されて、インタポーザ基板の上部メイン表面から下部メイン表面までの電気的相互接続部を形成する。図１の実施形態においては、インタポーザ基板内に形成されたビアは、インタポーザ基板の上部メイン表面上に置かれる第１の入力／出力接点と、インタポーザ基板の下部メイン表面上に置かれる第２の入力／出力接点との下に又は極めて近傍に整列させられる。１つの実施形態においては、例えばデバイス組立体が形成される時、第１の入力／出力接点は、それに対してインタポーザを取り付けようとしているデバイス１４０の入力／出力パッド構成と整合するようにパターン付けされ、他方、第２の入力／出力接点は、それに対してもインタポーザパッケージを接続しようとしている構成要素への接続が可能になるように構成される。１つの実施形態においては、ビア径は、デバイスの入力／出力パッド及びインタポーザ基板上の第１の入力／出力接点の量及び位置に応じて決まる。高密度入力／出力構成の場合、ビア径は、今日の技術を用いて１０ミクロン又はそれ以下という小さなものにすることができる。
【００１３】
ビア形成の後に、標準的なウエハ処理法（フォトリソグラフィ、湿式化学法等）を使用して、金属被覆された貫通ビアを形成する。貫通ビアを作る方法の１つの実施形態は、湿式化学法を使用し（歪みを解放するために）、その後、基板からの必要な電気的絶縁を得るために酸化処理を行って基板表面とビアの壁とを覆う（ビアを塞ぐことなく）絶縁層を形成することである。次ぎに、例えば銅、ニッケル、金等の金属でビアをメッキするのに先立って、シード金属を蒸着させて、ビア内に金属層を形成する。フォトマスクが適用され、回路（例えば、入力／出力）接点ともし存在するならば貫通ビアへの相互接続部とがパターン付けされる。これらが完了したら、図１に示すようなインタポーザ構造体が得られ、このインタポーザ構造体においては、金属被覆された貫通ビアが、インタポーザ基板の上部メイン表面から該インタポーザ基板の下部メイン表面まで延びている。
【００１４】
貫通ビア形成後に、標準的なウエハ処理法を使用して、インタポーザを取り付けようとしているデバイスの入力／出力パッドに整合するようにパターン付けされかつ配置されたインタポーザの第１の入力／出力接点を製作する。例えばインタポーザの末端側、即ちシステム相互接続側であるインタポーザ基板の反対側のメイン表面上には、第２の入力／出力接点が形成される。第１及び第２の入力／出力接点は、例えば銅、ニッケル、及び／又は金の層のような金属層のスタックとして作られることができる。入力／出力接点スタック内の金属層の実際の組成は、基板材料と、例えばハンダ、異方性導電接着剤又はフィルム、エポキシ等のような使用される取付け方法とに応じて決まることになる。
【００１５】
入力／出力接点の製作の後に、システム相互接続形状部が形成される。１つの実施形態においては、例えばスプリングなどの導電性フィンガが、標準的なウエハ処理法を用いて形成されるか又は取り付けられるか、或いは貫通ビアの末端側即ちシステム相互接続側のインタポーザの第２の入力／出力接点に電気的に接続されることができる。フィンガの設計は、第２の入力／出力接点の寸法形状及びピッチと、インタポーザに接触させるために使用される相互接続システム（図示せず）とによって決めることができる。１つの実施形態においては、フィンガは、プリント回路板（ＰＣＢ）のエッジコネクタシステムと非常によく似たエッジ配置式入力／出力パッド（図示せず）を備えたフレキシブル相互接続回路を受け入れるように設計される。フィンガは、フレキシブル相互接続回路の多数回の挿入及び取外しに適合性を有し、かつ使用時にフレキシブル回路を基板スプリングと接触した状態に保持するのに十分な締付け力をもたらすようにされる。この実施形態においては、フィンガは、例えばＰｌａｓｋｏｎ（Ｃｏｏｋｓｏｎ  Ｇｒｏｕｐ，ｐｌｃに所属する、マサチュセッツ州フォックスボロ所在のＣｏｏｋｓｏｎ  Ｅｌｅｃｔｒｏｎｉｃｓから入手可能な）のような充填エポキシを使用してカプセル封入されて、機械的構造又はインタポーザパッケージを形成することができる。
【００１６】
上記のようにして製作されたインタポーザ及びインタポーザパッケージは、デバイスの入力／出力パッドの密度と達成可能な相互接続システムの密度との間に現に存在する不釣合に関連する問題を、貫通ビアを備えたシリコン基板を利用して、例えば高密度のデバイス入力／出力構成を市販の又は特注の相互接続方法、技術及び処理法を使用することが可能なシステム構成に転換することにより解決する。更に、ここに開示したインタポーザは、多くの市販の（又は特注の）コネクタシステム及び方法等を含むように製作されることができる。インタポーザ基板の下部表面上の第２の入力／出力接点に電気的に接続されることになるこれらのコネクタは、今日では入力／出力ピッチが１ｍｍ又はそれ以下のピッチとなっている。最先端の能力を有するものとしては、０．５ｍｍ以下の入力／出力ピッチを有するコネクタが、市場で入手可能である。更に、市販の最新のパッキング能力に等しい０．３ｍｍという小さな入力／出力ピッチになるように、多くのコネクタを、フリップチップ技術を用いて製作し、インタポーザに取り付けることができる。高密度入力／出力デバイスのための高性能（即ち、短い電気信号路、整合した熱膨張係数を有する基板等）相互接続システムを実現するようにインタポーザを使用すること以外に、インタポーザは、下記のようにベアチップパッキング方法において使用することができる。
【００１７】
断面において、集積回路チップは、２つの領域、即ちアクティブ領域とバルク基板領域とに分解することができる。多くの場合、アクティブ領域は、集積回路チップの厚さ全体の小さな部分しか占めず（例えば、１／３以下）、残りの２／３はチップの基板である。集積回路チップの基板に一致する基板材料を有するインタポーザは、分解された集積回路チップのバルク領域と類似している。パッケージを形成するためにバルク領域のみを処理（形状的に）することにより、ここに述べたようなインタポーザは、その後集積回路チップのアクティブ領域とのみ結合されて、パッキングされたチップ組立体を形成することができる。この方法の利点は、チップのアクティブ部分がその後の厳しいパッキング工程及びここに述べるようなインタポーザの相互接続を形成する際に生じる機械的応力に曝されないようになることである。更に、このインタポーザは、何らの能動素子も必要としないから、基板として処理し、加工し、取り扱うことができる。しかしながら、この基板は、電気的相互接続部、能動又は受動回路、ヒートパイプ、ヒートシンクを含むように構成又は処理されることができ、或いは別な方法として付加的な電気的、機械的、又は熱的な特徴形状を含むように利用することができる。これらの特徴形状の型及び組合せは、用途、性能及びコスト仕様により決まる。
【００１８】
例えば、チップサイズのベアチップ組立体を形成するためには、例えばマイクロプロセッサ等の特定用途向け集積回路は、薄型にされ、入力／出力パッドの裏側に特徴形状を持つように処理されることができる。プロセッサの入力／出力パッドと整合する入力／出力接点を一方の面上に有する貫通ビアを利用したシリコンインタポーザ基板が、製作される。基板の他の面上には、システム相互接続部と整合するようにソケットを形成することができる。別の実施形態においては、インタポーザ基板の反対側の面を処理して、チップサイズにパッケージされた（ＣＳＰ、フリップチップ等）メモリサブシステムを受け入れるための、エリアアレイ構成内の入力／出力接点との相互接続部を形成するようにすることができる。相互接続部は、例えば最高の電気的性能をもたらすことを可能にする最短相互接続リンクを利用して、メモリサブシステムを特定用途向け集積回路に接続することになる。更に、インタポーザの基板材料が集積回路デバイスの基板と同じであるので、パッケージは、特定用途向け集積回路と一致した熱膨張係数（ＣＴＥ）となり、従って優れた機械的性能及び信頼性をもたらす。
【００１９】
インタポーザと該インタポーザを使用したデバイス組立体の別の実施形態が、図２乃至図４Ｃに示されている。
【００２０】
図２に示すように、インタポーザ２００は、該インタポーザの上部メイン表面上に配置されたデバイス２１０と、下部メイン表面上に配置されたプリント回路板２２０のようなサブシステムとに電気的に接続される。この実施形態においては、インタポーザ２００の上部メイン表面上の入力／出力接点は、デバイス２１０の入力／出力パッドと整列して、該デバイス２１０をインタポーザ２００に接続する電気的相互接続スタック２１５を形成する。インタポーザ２００の下部表面上の入力／出力接点は、サブシステム２２０上の対応する接点と整列して、電気的相互接続スタック２２５を形成する。図示するように、インタポーザ２００の上部表面上の相互接続密度は、インタポーザ２００の下部表面上の相互接続密度よりも大きい。この実施形態においては、インタポーザ２００は、デバイス２１０の入力／出力パッドから扇形に広がり、サブシステム２２０上の相互接続密度に整合させる働きをする。層状金属被覆法を使用し又は貫通ビア構造と組み合わせて、特定のインタポーザ実装のための所望の扇形に広がったパターンを形成することができる。上に述べたように、インタポーザ２００は、例えばシリコンのような、デバイス２１０と同じ基板材料で形成される。サブシステム２２０は、プリント回路板又はセラミック基板等を含むことができる。
【００２１】
図３Ａ乃至図３Ｄは、インタポーザ３００と集積回路デバイス３１０とを含むデバイス組立体の更に別の実施形態を示す。図３Ｂに示すように、インタポーザ３００は、インタポーザ基板の上部メイン表面上の電気パッド３６０（図３Ｃ）を該インタポーザ基板の下部メイン表面上に置かれた入力／出力接点３３０に接続する金属被覆されたビア３２０を含む。この実施例においては、電気パッド３６０と入力／出力接点３３０とは、同等又は類似な形状サイズ及び密度を有する。
【００２２】
電気パッド３６０をインタポーザ３００の周縁部に沿って置かれた入力／出力接点３４０に接続するために、電気的相互接続部３４５がインタポーザ基板の上部メイン表面上に形成される。図３Ａに示すように、電気配線３５０を使用して、インタポーザ３００の入力／出力接点３４０を集積回路デバイス３１０の上表面上に置かれた入力／出力パッド（図示せず）に電気的に相互接続する。
【００２３】
図４Ａは、インタポーザ４００と集積回路デバイス４１０とを使用したデバイス組立体の更に別の実施形態を示す。この実施形態においては、相互接続スタック４０５を形成してデバイス４１０をインタポーザ４００に接続するように、インタポーザ４００の上部表面上の第１の入力／出力接点は、デバイス４１０の反対側表面上の入力／出力パッドと整列している。インタポーザ４００は、その上表面上の第１の入力／出力接点をその下部表面上の第２の入力／出力接点４１５の列まで扇形にすぼめるように接続するための電気的相互接続部を有する。図に示すように、デバイス４１０をインタポーザ４００に結合する相互接続スタック４０５の密度は、インタポーザ４００の下部表面上に置かれた第２の入力／出力接点４１５の密度よりも小さい。例えば、相互接続スタック４０５は１ｍｍピッチで構成され、他方、第２の入力／出力接点は０．５ｍｍピッチの接点列とすることができる。１つの実施形態においては、第２の入力／出力接点は、コネクタ４２０に対して電気的に接続されることができ、該コネクタ４２０の第１のコネクタは、電源面接続部を含み、第２のコネクタは、接地面接続部を含むことができる。この実施例においては、相互接続スタックの密度は、ヒートシンク４３０及び能動及び／又は受動回路又は構成要素などのヒートシンク４３０及び回路４４０のための余地を提供するために、インタポーザの上部表面から該インタポーザの下部表面まで増大する。これらの能動及び／又は受動回路又は構成要素は、特定の実装の要求に応じて、インタポーザの上部表面上の第１の入力／出力接点又はインタポーザの下部表面上の第２の入力／出力接点の任意の１つに電気的に接続されることができる。
【００２４】
本明細書において提供されているのは、パッケージされていない集積回路チップのようなデバイスを第２の集積回路チップ、プリント回路板、又はその他サブシステム構成要素のような別の構成要素に直接接続するために使用することができる新規な相互接続構造体及び相互接続パッケージであることが、当業者には上記の実施例から理解されるであろう。インタポーザ基板を半導体物質で製作することによって、より具体的には、インタポーザの基板材料をデバイスの基板材料と一致させることによって、標準的な化学的方法、機械的方法、又はその他の方法を用いて、低コスト、高性能、かつ高生産性のパッケージングを得ることができる。更に、ここに開示した技術は、能動又は受動回路素子、構成要素、その他のデバイスを、該デバイスを取り付けようとしている集積回路デバイス又はサブシステムに統合するための熱管理のプラットフォームとして使用することができる。幾分薄くかつ壊れ易い集積回路チップ及びデバイスのための機械管理システム及び熱管理システムもまた、提供される。
【００２５】
本明細書では好ましい実施形態について図示しかつ詳細に説明してきたが、本発明の技術思想から逸脱することなく様々な変更、追加、置換え等を行うことができることは、当業者には明らかであろう。従って、これらの変更、追加、置換え等は、特許請求の範囲に記載した本発明の技術的範囲内に含まれると考えられる。
【図面の簡単な説明】
【００２６】
【図１】本発明の態様による、インタポーザパッケージを使用したデバイス組立体の１つの実施形態の断面図。
【図２】本発明の態様による、集積回路デバイスと該集積回路デバイスに結合されたインタポーザとを含み、プリント回路板サブシステムに接続された状態を示すデバイス組立体の別の実施形態の断面図。
【図３Ａ】本発明の態様による、インタポーザを使用したデバイス組立体の更に別の実施形態の断面図。
【図３Ｂ】本発明の態様による、図３Ａに示すインタポーザの実施形態の断面図。
【図３Ｃ】本発明の態様による、図３Ａ及び図３Ｂに示すインタポーザの実施形態の上面図。
【図３Ｄ】本発明の態様による、図３Ａ、図３Ｂ、及び図３Ｃに示すインタポーザの実施形態の底面図。
【図４Ａ】本発明の態様による、インタポーザを使用したデバイス組立体の更に別の実施形態の断面図。
【図４Ｂ】本発明の態様による、図４Ａに示すインタポーザの実施形態の上面図。
【図４Ｃ】本発明の態様による、図４Ａに示すインタポーザの実施形態の底面図。
【符号の説明】
【００２７】
１００  デバイス組立体
１１０  インタポーザパッケージ
１２０  インタポーザ
１２２  第１の入力／出力接点
１２４  ビア
１２６  第２の入力／出力接点
１３０  カプセル
１３２  差込み可能接点
１４０  デバイス
１４２  入力／出力パッド
１５０  ハンダ付け
【図１】
0005568205.tif 000002
【図２】
0005568205.tif 000003
【図３Ａ】
0005568205.tif 000004
【図３Ｂ】
0005568205.tif 000005
【図３Ｃ】
0005568205.tif 000006
【図３Ｄ】
0005568205.tif 000007
【図４Ａ】
0005568205.tif 000008
【図４Ｂ】
0005568205.tif 000009
【図４Ｃ】
0005568205.tif 000010