(57)【特許請求の範囲】
【請求項１】
電圧過渡の間、ワイドバンドギャップデバイスを保護する方法であって、
クランプデバイスをワイドバンドギャップデバイスと並列に直接的に接続し、逆方向過渡エネルギが前記クランプデバイスにより吸収されようにするステップを含み、
前記クランプデバイスは前記ワイドバンドギャップデバイスの逆方向ブレークダウン電圧よりも小さな逆方向ブレークダウン電圧を有し、
前記クランプデバイスは、アバランシェの間、前記ワイドバンドギャップデバイスのブレークダウン電圧よりも小さいブレークダウン電圧を維持し、
前記クランプデバイスは前記ワイドバンドギャップデバイスの順方向ブレークダウン電圧よりも大きな順方向ブレークダウン電圧を有することを特徴とする方法。
【請求項２】
前記クランプデバイスは垂直オープンベースＰＮＰトランジスタであることを特徴とする請求項１に記載の方法。
【請求項３】
前記クランプデバイスは１つ以上のポリシリコンダイオードを含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記ワイドバンドギャップデバイスはＳｉＣを含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記ワイドバンドギャップデバイスは窒化ガリウムを含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記ワイドバンドギャップデバイスはダイヤモンドを含むことを特徴とする請求項１に記載の方法。
【請求項７】
前記ワイドバンドギャップデバイスは窒化アルミニウムを含むことを特徴とする請求項１に記載の方法。
【請求項８】
前記ワイドバンドギャップデバイスはダイオードであることを特徴とする請求項１に記載の方法。
【請求項９】
前記ワイドバンドギャップデバイスはアノード端子及びカソード端子を有するショットキーダイオードであり、前記クランプデバイスは前記アノード端子及び前記カソード端子にそれぞれ直接的に接続された第１及び第２の端子を有することを特徴とする請求項１に記載の方法。
【請求項１０】
上記ショットキーダイオードは６００Ｖ以上の定格電圧を有することを特徴とする請求項９に記載のデバイス。
【請求項１１】
前記クランプデバイスはバイポーラトランジスタであることを特徴とする請求項１に記載の方法。
【請求項１２】
ワイドバンドギャップデバイスであって、
クランプデバイスと並列に直接的に接続された第１及び第２の端子を有するワイドバンドギャップデバイスを含み、
前記クランプデバイスは前記ワイドバンドギャップデバイスの逆方向ブレークダウン電圧よりも低い逆方向ブレークダウン電圧を有し、逆方向過渡エネルギは前記クランプデバイスにより吸収され、
前記クランプデバイスは、アバランシェの間、前記ワイドバンドギャップデバイスのブレークダウン電圧よりも小さなブレークダウン電圧を維持し、
前記クランプデバイスは前記ワイドバンドギャップデバイスの順方向電圧降下よりも大きな順方向電圧降下を有することを特徴とするデバイス。
【請求項１３】
前記クランプデバイスはオープンベースＰＮＰトランジスタであり、前記ワイドバンドギャップデバイスの第１及び第２の端子にそれぞれ直接的に接続されたエミッタ及びコレクタを有することを特徴とする請求項１２に記載のデバイス。
【請求項１４】
前記ＰＮＰトランジスタは、Ｐ型材料の第１の領域と第２の領域との間にＮ型半導体材料の薄い領域を設けることにより形成されることを特徴とする請求項１３に記載のデバイス。
【請求項１５】
Ｎ型バッファ層が前記Ｎ型半導体材料と前記第２のＰ型材料領域との間に設けられることを特徴とする請求項１３に記載のデバイス。
【請求項１６】
前記Ｎ型バッファ層はＰＮＰ利得が低いように十分にドープされていることを特徴とする請求項１５に記載のデバイス。
【請求項１７】
前記Ｎ型バッファ層により、前記デバイスは非対称な遮断をするようになることを特徴とする請求項１５に記載のデバイス。
【請求項１８】
前記Ｎ型バッファ層はＢＶｃｅｏスナップバックを防ぐのに十分な電荷を有していることを特徴とする請求項１６に記載のデバイス。
【請求項１９】
前記オープンベースＰＮＰトランジスタは、全ての順方向バイアス電流がワイドバンドギャップデバイスを通って流れるのに十分な逆阻止電圧を有することを特徴とする請求項１３に記載のデバイス。
【請求項２０】
前記ワイドバンドギャップデバイスの前記第１及び第２の端子はアノード及びカソードであり、前記アノード及びカソードは金属を含むことを特徴とする請求項１３に記載のデバイス。
【請求項２１】
前記オープンベースＰＮＰトランジスタは前記アノードと前記カソードとの間に接続されていることを特徴とする請求項２０に記載のデバイス。
【請求項２２】
前記オープンベースＰＮＰトランジスタは前記ワイドギャップデバイスにワイヤボンドされることを特徴とする請求項２１に記載のデバイス。
【請求項２３】
前記クランプデバイスは１つ以上のポリシリコンダイオードであることを特徴とする請求項１２に記載のデバイス。
【請求項２４】
前記ワイドギャップデバイスの前記第１及び第２の端子はアノード及びカソードを含み、前記アノード及びカソードは金属を含むことを特徴とする請求項２３に記載のデバイス。
【請求項２５】
前記１つ以上のポリシリコンダイオードは前記アノード金属と前記カソード金属との間に並行に直接的に接続されることを特徴とする請求項２４に記載のデバイス。
【請求項２６】
前記１つ以上のポリシリコンダイオードは前記ワイドギャップデバイスにワイヤボンドされることを特徴とする請求項２５に記載のデバイス。
【請求項２７】
前記ワイドバンドギャップダイオードは炭化ケイ素を含むことを特徴とする請求項１２に記載のデバイス。
【請求項２８】
前記ワイドバンドギャップダイオードは窒化ガリウムを含むことを特徴とする請求項１２に記載のデバイス。
【請求項２９】
前記ワイドバンドギャップダイオードはダイヤモンドを含むことを特徴とする請求項１２に記載のデバイス。
【請求項３０】
前記ワイドバンドギャップダイオードは窒化アルミニウムを含むことを特徴とする請求項１２に記載のデバイス。
【請求項３１】
前記ワイドバンドギャップデバイスはダイオードであることを特徴とする請求項１２に記載のデバイス。
【請求項３２】
前記ワイドバンドギャップデバイスはショットキーダイオードであることを特徴とする請求項１２に記載のデバイス。
【請求項３３】
前記ショットキーダイオードは６００Ｖ以上の定格電圧を有することを特徴とする請求項３２に記載のデバイス。
【請求項３４】
前記クランプデバイスはバイポーラトランジスタであることを特徴とする請求項１２に記載のデバイス。
【請求項３５】
単一基板上の電気デバイスであって、
第１及び第２の端子を有するワイドバンドギャップデバイスと、
直列接続された２つ以上のポリシリコンダイオードを含むクランプデバイスと、を含み、
前記ダイオードの一端が前記ワイドバンドギャップデバイスの前記第１の端子に直接的に接続され、前記ダイオードの他端は前記ワイドバンドギャップデバイスの前記第２の端子に直接的に接続され、
前記クランプデバイスは前記ワイドバンドギャップの逆方向ブレークダウン電圧より低い逆方向ブレークダウン電圧を有し、逆方向過渡エネルギは前記クランプデバイスにより吸収され、
前記クランプデバイスは、アバランシェの間、前記ワイドバンドギャップのブレークダウン電圧よりも低いブレークダウン電圧を維持し、
前記クランプデバイスは前記ワイドバンドギャップの順方向電圧降下よりも大きな順方向電圧降下を有することを特徴とする電気デバイス。
【請求項３６】
前記ワイドバンドギャップデバイスは炭化ケイ素を含むことを特徴とする請求項３５に記載のデバイス。
【請求項３７】
前記ワイドバンドギャップデバイスは窒化ガリウムを含むことを特徴とする請求項３５に記載のデバイス。
【請求項３８】
前記ワイドバンドギャップデバイスはダイヤモンドを含むことを特徴とする請求項３５に記載のデバイス。
【請求項３９】
前記ワイドバンドギャップデバイスは窒化アルミニウムを含むことを特徴とする請求項３５に記載のデバイス。
【請求項４０】
前記ポリシリコンダイオードは背中合わせに設けられることを特徴とする請求項３５に記載のデバイス。
【請求項４１】
前記ダイオードは直列に積み重ねられた形態に配置されることを特徴とする請求項３５に記載のデバイス。
【請求項４２】
背中合わせに設けられたポリシリコンダイオードのモノリシックな組み合わせは前記ワイドバンドギャップデバイスのエッジ終端部の周縁の一部又は全体に設けられることを特徴とする請求項３５に記載のデバイス。
【請求項４３】
前記ポリシリコンダイオードは酸化物層上に設けられることを特徴とする請求項３５に記載のデバイス。
【請求項４４】
前記ワイドバンドギャップデバイスはダイオードであることを特徴とする請求項３５に記載のデバイス。
【請求項４５】
前記ワイドバンドギャップデバイスはショットキーダイオードであることを特徴とする請求項３５に記載のデバイス。
【請求項４６】
前記ショットキーダイオードは６００Ｖ以上の定格電圧を有することを特徴とする請求項４５に記載のデバイス。
【請求項４７】
前記クランプデバイスはバイポーラトランジスタであることを特徴とする請求項３５に記載のデバイス。
【請求項４８】
前記ワイドバンドギャップデバイスはアノード金属及びカソード金属を含むことを特徴とする請求項３５に記載のデバイス。
【請求項４９】
前記ポリシリコンダイオードは前記アノード金属と前記カソード金属との間に接続されることを特徴とする請求項４８に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスに関し、特に、電圧過渡の抑制の間の損傷（故障・動作不良）からワイドバンドギャップデバイスを保護する方法及びデバイスに関する。
【背景技術】
【０００２】
ワイドバンドギャップ（「ＷＢＧ」）半導体は、将来にわたって引き続きデバイス性能強化を推進することができる材料として新しく出てきた。典型的には、これら材料は２ｅＶより大きい電子バンドギャップを示すとして定義される。炭化ケイ素（ＳｉＣ）が数十年間研究されてきたが、最近の開発により、光学、ＲＦ、及び電力部品にＳｉＣ製品がしっかりと確立された。非常に高い熱的及び化学的安定性、並びに電気的性能により、ＷＢＧデバイスは、高周波数、高温、及び高電力利用のために使用される。ＷＢＧ半導体の例は、窒化ガリウム（ＧａＮ、ＥG＝３．４ｅＶ）、窒化アルミニウム（ＡｌＮ、ＥG＝６．２ｅＶ）、炭化ケイ素（ＳｉＣ、ＥGは、ポリタイプに応じて２．２から３．２５ｅＶの間である）、及びダイヤモンド（Ｅｇ＝５．４５ｅＶ）である。
【０００３】
ワイドバンドギャップデバイスは、シリコン半導体デバイスと比較して十分な性能利点を提供する。炭化ケイ素ショットキーダイオードが、速いスイッチング速度（小さいｔｒｒ）、低い蓄電電荷（Ｑｒｒ）、及び低い順方向導電損失の故に、広く用いられている。しかしながら、ワイドバンドギャップデバイス（例えば、炭化ケイ素）は、元となる基板品質の故に、不十分且つ不安定なアバランシェ耐量を有する。アバランシェブレークダウンは、電流増幅の１つの形態であり、非常に大きな電流が物質内を流れることができる（そうでなければ、その物質は優れた絶縁体である）。絶縁材料に印加される電圧が十分大きいとき、自由電子が材料内の原子にぶつかるとき、又は自由電子が他の自由電子にぶつかることができるポイントまで自由電子を加速させるとき、アバランシェブレークダウンは、固体、液体、気体内において生じることができる。この現象は、アバランシェダイオード及びアバランシェフォトダイオード等の半導体ダイオードにおいては非常に有益であるが、ＭＯＳＦＥＴトランジスタ等の別の場合では、アバランシェブレークダウンはデバイスを破壊し得る。アバランシェブレークダウンが固体絶縁材料内において生じると、アバランシェブレークダウンは大抵の場合破壊的である。よって、ワイドバンドギャップアバランシェ耐量を向上させることが望ましい。
【０００４】
一般的なアバランシェダイオードの用途は、損傷（故障・動作不良）を与える高電圧から電子回路を保護することである。アバランシェダイオードは、当該アバランシェダイオードが逆方向にバイアスされるように回路に接続される。言い換えると、アバランシェダイオードのカソードはアノードに対して正である。この構成では、上記ダイオードは非導電であり、回路に影響を与えない（干渉しない）。電圧が設計限界を超えて増大するならば、ダイオードはアバランシェ降伏を起こし、有害な電圧を制限する。このように使用されると、上記ダイオードは、クランプダイオードとしばしば称される。なぜなら、当該ダイオードは予め決められた最大レベルに電圧を「クランプする」からである。通常は、アバランシェダイオードは、この役目のために、クランプ電圧ＶBR及び当該アバランシェダイオードが吸収できる過渡の最大の大きさにより規定され、当該過渡の最大の大きさは、エネルギ（ジュール）又はＩ2ｔにより規定される。ダイオードがオーバヒートしない限り、アバランシェ降伏は破壊的ではない。
【０００５】
単純なツェナダイオードをワイドギャップデバイスと並列に設けることにより、ワイドギャップデバイスに小数キャリアが注入され、ワイドギャップデバイスのスイッチング性能を低減する。デービス（Davis）等に発行された米国特許第６１４４０９３号（「デービス特許」と以下称する）、フィッシャー（Fisher）等に発行された米国特許第５５４４０３８号（「フィッシャー特許」と以下称する）に開示されたように、ＭＯＳＦＥＴ又は別のＭＯＳゲート半導体デバイスが、スイッチング用途に使用され、当該デバイスのゲートがオン及びオフに繰り返し切り替えられると、デバイスがオフにされたときに、過渡電流はデバイスのボディダイオードを通り流れることができ、デバイスのターンオフ時間を増大させる。１つの解決策は、ショットキーダイオードをボディダイオードと並列に且つボディダイオードの方向に配置し、過渡電流の流れのための速い経路を設けることである。典型的には、ショットキーダイオードは、約０．４Ｖの順方向電圧降下を有し、ボディダイオードは０．７Ｖの順方向電圧降下を有している。よって、ショットキーダイオードは、ボディダイオードが導電することを防止する。なぜなら、ショットキーダイオードはボディダイオードの順方向電圧降下よりも低い順方向電圧降下を有しているからである。しかしながら、本発明のある実施形態とは異なり、デービス特許は少なくとも２つのワイヤボンド接続及び第３の接続を必要とし、フィッシャー特許はトランジスタを必要とする。
【０００６】
スイッチングスピードの利点を低減させる結果となるクランプデバイスにおける小数キャリアの注入を防止するワイドバンドギャップデバイスのためのクランプ保護が望ましい。
【０００７】
さらに、モノリシックに実装するのに容易であり、且つ優れたワイドバンドギャップデバイス終端エッジブレークダウン電圧（「ＢＶ」）のための均一な電界分布を提供するクランプ保護が望ましい。
【０００８】
さらに、順方向及び逆方向接合のオフセット温度係数を有し、最小のＢＶ温度係数を提供するクランプ保護が望ましい。
【０００９】
さらに、アバランシェ耐量が独立して調整されることを可能にするクランプ保護が望ましい。
【発明の概要】
【００１０】
本発明は、ある形態では、ワイドバンドギャップデバイスのブロック接合部に複数のひと続きのダイオードを配置することにより生成される向上されたアバランシェ耐量を有するワイドバンドギャップデバイスを含んでいる。
【００１１】
より詳しくは、本発明は、ワイドバンドギャップデバイスの終端部の周縁の一部又は全体にモノリシックに組み合わせられた背中合わせ（バックツーバック）に設けられたポリシリコンダイオード（back to back polysilicon diode）を含んでいる。
【００１２】
別の形態では、本発明は、ワイドバンドギャップデバイスと並列に配置されたシリコン垂直ＰＮＰトランジスタを含んでいる。
【００１３】
別の形態では、本発明は、ワイドバンドギャップデバイスを電圧過渡の抑制の間の損傷（故障・動作不良）から保護する方法を含んでいる。上記方法はクランプデバイスをワイドバンドギャップデバイスと並列に設けるステップを含み、（その結果）逆方向過渡エネルギはクランプデバイスにより吸収される。クランプデバイスは、アバランシェの間、ワイドバンドギャップのＢＶよりも低いＢＶを維持する。さらに、クランプデバイスはワイドバンドギャップデバイスのＶｆよりも大きい順方向電圧降下Ｖｆを有し、クランプデバイスを経る順方向導電を防止する。
【００１４】
本発明の１つ以上の実施形態の利点は、ワイドバンドギャップデバイスが定格動作温度にわたって、アバランシェのために定格を決められ得ることである。
【００１５】
本発明の１つ以上の実施形態の別の利点は、クランプデバイスが、アバランシェ又はＵＩＳの間、ワイドバンドギャップデバイスのＢＶより低いＢＶを維持する低いアバランシェ接合部を提供することである。
【００１６】
本発明の１つ以上の実施形態の別の利点は、クランプデバイスに高い順方向電圧降下を提供し、順方向バイアスの間にクランプデバイスにおける小数キャリアの注入を阻止することにより、スイッチングスピードの低減を減少させることである。
【００１７】
本発明の別の利点は、１つ以上の実施形態が、絶縁ゲートバイポーラトランジスタ（「ＩＧＢＴ」）に用いられる単純な垂直オープンベーストランジスタを使用することである。
【００１８】
本発明の１つ以上の実施形態の別の利点は、ＰＮＰ利得が、ピークバッファ濃度及び電荷を制御することにより最適化され、コレクタ対エミッタブレークダウン（「ＢＶｃｅｏ」）の温度係数を最小化することである。
【図面の簡単な説明】
【００１９】
【図１】ワイドバンドギャップデバイスのエッジ終端に配置されて、電圧をクランプする背中合わせに設けられたポリシリコンダイオードの断面側面図である。
【図２Ａ】ワイドバンドギャップデバイスのためのＢＶｃｅｏをクランプする垂直型ＰＮＰの概略図である。
【図２Ｂ】図２Ａに示したデバイスの概略図である。
【図３Ａ】図２におけるショットキーダイオードを通りインダクタに流れる電流が除去されたときの図２に示したクランプデバイスのシミュレーションされた電圧、電流、温度のグラフである。
【図３Ｂ】図３Ａのシミュレーションと同じ条件下において測定された電圧及び電流のグラフである。
【図４】ショットキーダイオードが順方向バイアスから逆方向バイアスに過渡するときの図２に示したデバイス及びショットキーダイオードを通る電流及び電圧のグラフである。
【発明を実施するための形態】
【００２０】
本発明は添付図面を参照して説明される。
【００２１】
一致する参照符号は幾つかの図面を通して一致する部分を示している、ここで説明される例は、本発明の幾つかの実施形態を説明しているが、本発明の範囲を制限するとして考えられるべきではない。
【００２２】
マルチダイ半導体パッケージが当該技術分野において周知であり、デービス（Davis）等に発行された米国特許第６４００５０号、米国特許第６２９７５５号、米国特許第６１１３６３２号、及び米国特許第５８１４８８４号に開示されており、これらの米国特許は本出願に含めるものとする。
【００２３】
本発明の方法は、低い逆方向ブレークダウン電圧ＢＶを有するクランプデバイスをワイドバンドギャップデバイスと並列に配置することにより達成され（並列に配置するステップからなり）、その結果、逆方向過渡エネルギはクランプデバイスにより吸収される。クランプデバイスは、アバランシェの間、ワイドバンドギャップダイオードのＢＶより低いＢＶを維持しなければならない。ワイドバンドギャップデバイスが順方向にバイアスされるときにクランプデバイスを経る導電を防止するために、クランプデバイスはワイドバンドギャップデバイスの電圧降下よりも大きな電圧降下を有していなければならない。
【００２４】
図１を参照すると、本発明によるＳｉＣショットキーダイオード１２０からなるワイドバンドギャップデバイスとクランプデバイス１１０とのある実施形態１００が示されている。ワイドバンドギャップアバランシェ耐量の向上は、ショットキーダイオード１２０のブロック接続部に複数の組又は「鎖状」のポリシリコンダイオード１１０を配置することにより達成され、上記ポリシリコンダイオード１１０はＰドープ領域１１４及びＮドープ領域１１８を交互に配置することからなる。ポリシリコンダイオード１１０は、背中合わせ（バックツーバック）（back to back）に又は直列に積み重ねられた形態（series stack）に設けられることができ、ポリシリコンダイオード１１０の電圧降下はショットキーダイオードの電圧降下Ｖｆよりも大きい。１つの例は、ショットキーダイオード１２０のエッジ終端部の周縁の一部又は全体に背中合わせ（バックツーバック）に設けられたポリシリコンダイオード１１０をモノリシックに組み合わせる（設ける）ことである。ショットキーダイオード１２０は、ショットキー金属アノード１３０をさらに含んでいる。ポリシリコンダイオード１１０はアノード金属１４０とカソード金属１５０との間に接続され、接合終端拡張部（ＪＴＥ）１７０及び炭化ケイ素ｎ型基板１８０上に配置された酸化物層１６０上に設けられる。ポリシリコンダイオードは誘電体領域１９０より下に設けられる。別の実施形態では、ポリシリコンダイオードは別個にボンドされたデバイスであり、ＷＢＧデバイスの終端部に設けられない（図示せず）。
【００２５】
使用中にあっては、このクランプデバイスは、ＷＢＧデバイスエッジ終端部にモノリシックに実装され、それだけでよいエッジＢＶのための均一な電界分布（uniform field distribution）を提供できる。この方法の利点は、クランプ電圧の温度係数が、逆方向及び順方向接合部のオフセットの故に、ほぼゼロであることである。しかしながら、非減衰の誘導スイッチング（undamped inductive switching）（「ＵＩＳ」）又はアバランシェ保護の電流値は、ポリシリコンダイオードの面積に依存し、アバランシェにおけるダイオードの寄生抵抗により制限される。
【００２６】
図２Ａを参照すると、本発明の別の実施形態２００が示されている。オープンベースシリコン垂直ＰＮＰトランジスタ２０５が、炭化ケイ素ワイドバンドギャップ高電圧（例えば、６００Ｖ以上の定格電圧）ショットキーダイオード２１０と並列に配置されている。当業者は、ＭＯＳＦＥＴ及びＪＦＥＴトランジスタがＰＮＰトランジスタ２０５の代わりに使用され得ることを理解するであろう。当該技術分野において周知なように、伝統的なＰＮＰトランジスタはＰ型材料の２つの領域の間にＮ型半導体材料の薄い領域を設けることにより形成される。この実施形態では、ＰＮＰトランジスタ２０５は、Ｐドープコレクタ領域２１５、Ｎ−ドープベース領域２２０、Ｎドープバッファ層２２５、Ｐドープエミッタ層２３０を有している。金属配線部２３５はコレクタ領域２１５に接触している。ショットキーダイオード２１０はショットキー接合金属層２３０を有し、当該ショットキー接合金属層２３０は金属配線部２３６に接触している。ショットキーダイオードの基板２４０はＮドープＳｉＣである。
【００２７】
図２Ｂは図２Ａに示した構造の概略図である。ダイオード２５０はショットキーダイオード２１０を示し、ダイオード２５５はコレクタ領域２１５とＮ−層２２０との間のＰＮ接合部を示し、ダイオード２６０はバッファ層２２５とエミッタ層２３０との間のＰＮ接合部を示している。
【００２８】
ＰＮＰトランジスタ２０５及びショットキーダイオード２１０はパッケージ内部又は外部の別個のワイヤ又はリード２７０及び２７５とボンド接続され得る。例えば、デバイスは、（１）ＰＮＰトランジスタ２０５及びショットキーダイオード２１０をワイヤボンドにより外部接続すること、（２）ＰＮＰトランジスタ２０５及びショットキーダイオード２１０を同一のヘッダに取り付け、上部金属配線部同士を接続すること、又は（３）ＰＮＰトランジスタ２０５及びショットキーダイオード２１０を単一のワイヤボンドによりリードフレーム又は外部回路に接続することを含む方法によりパッケージ化されることができるが、これらだけに限定されない。
【００２９】
使用中にあっては、ショットキーダイオード２１０を保護するとき、シリコンＰＮＰトランジスタ２０５はＢＶｃｅｏモードで動作される。バッファ層２２５により、上記デバイスは非対称な遮断をするようになる。回路が順方向にバイアスされると、ＰＮＰトランジスタ２０５はオフのままであり、全ての電流はショットキーダイオード２１０を通って流れる。逆方向にバイアスされると、ＰＮＰトランジスタ２０５は、ショットキーダイオード２１０の前にブレークダウンし、全ての電流はＰＮＰトランジスタ２０５を通って流れる。
【００３０】
逆方向接合バッファ層２２５はＢＶｃｅｏスナップバックを最小化するのに十分な電荷を有しているべきである。バッファ層２２５は、ＢＶｃｅｏが、所定の温度にわたって要求される最小阻止電圧及び最大クランプ電圧を満たす許容範囲に維持されるように最適化されている。ＵＩＳの間の温度の上昇により、ＢＶｃｅｏの正の温度係数は、利得の正の温度係数の故に、ＰＮダイオードの正の温度係数よりも低いままである。
【００３１】
Ｎ−層２２０の厚みは、電界が、アバランシェの間にＮバッファ層２２５を通り抜けないような厚さにするべきである。
【００３２】
図３Ａは、ショットキーダイオード２１０を通り２０ｍＨインダクタに流れる２Ａの電流が中断されたときのＰＭＰトランジスタ２０５におけるシミュレーションされた電圧、電流、温度上昇のグラフ３００である。矢印３１０により示された時間における電流の中断により、大きな過渡電圧がＰＮＰトランジスタ２０５及びショットキーダイオード２１０に印加される。矢印３１０により示される時間の前では、線３２０により示されるＰＮＰトランジスタ２０５を流れる電流はほぼゼロであり、線３３０により示されるＰＮＰトランジスタ２０５に印加される電圧はショットキーダイオード２１０のＶｆである。カソード領域２１５及びＮ−層２２０の接合部の温度は線３４０により示され、電流がトランジスタを通ってほとんど流れないので、カソード領域２１５及びＮ層２２０の接合部の温度はＰＮＰトランジスタ２０５の温度である。
【００３３】
ショットキーダイオードを流れる電流が中断されると（矢印３１０により示される時間）、ＰＮＰトランジスタを流れる電流３２０は急激に増大し、その後、インダクタ電流が放出されるに伴い減少する。ＰＮＰトランジスタ２０５に印加される電圧は、ＢＶｃｅｏまで上昇する。ＰＮＰトランジスタ２０５に電流が流れるので、接合部温度は上昇するが、接合部温度におけるこの変動（上昇）は、トランジスタのＢＶｃｅｏに最小の影響しか有していない。
【００３４】
図３Ｂは、図３Ａのシミュレーションと同一の条件下において測定された電圧と電流のグラフであり、測定された電圧は線３５０により示され、測定された電流は線３６０により示されている。図３Ａ及び図３Ｂを比較すると、比較的平坦なＢＶｃｅｏのシミュレーションの予測が実際に当てはまることがわかる。
【００３５】
ＰＮＰトランジスタ２０５の逆阻止電圧は、全ての順方向バイアス電流がワイドバンドギャップショットキーダイオード２１０を通って流れるように十分大きく設計（設定）されるべきである。こうしないと、ＰＮＰトランジスタ２０５における順方向バイアスされた上部接合部及びアバランシェ後方（avalanching back）接合部から注入される少数キャリアが、空乏部の広がり及び少数キャリア再結合により除去されることとなる。これは、本発明により達成され得る低いＱｒｒ及びｔｒｒの利点を低減する。図４は測定された逆回復を示しており、並列に設けられたＰＮＰトランジスタ２０５を有する及び有していないＳｉＣショットキーダイオード２１０のｔｒｒへの最小の影響を表している。ショットキーダイオード２１０は、６ＡのＩd、４００ＶのＶDD、２５℃のＴJ、５００Ａ／μｓｅｃのｔｒｒを有していた。線４２０はショットキーダイオード２１０を流れる電流を示し、線４１０はショットキーダイオード２１０に印加される電圧を示しており、これは、ショットキーダイオード２１０が図２に示したようにＰＮＰトランジスタ２０５と並列であるとき（電圧は図４における線４１０として示され、電流は線４２０として示される）を示しており、ショットキーダイオード２１０がＰＮＰトランジスタ２０５に接続されていないとき（電圧は線４３０として示され、電流は線４４０として示されている）も示されている。図示したように、ショットキーダイオード２１０の逆回復特性は、ＰＮＰトランジスタ２０５の存在によって、ほとんど影響を受けない。図示された変動は、ＰＮＰトランジスタ２０５のキャパシタンスに関係し、当該キャパシタンスは、図４に示した波形を生成するのに使用されるＰＮＰトランジスタ２０５について約１５ピコファラドであった。
【００３６】
この実施形態では、ＰＮＰ利得は、Ｎ及びＮ−層の深さを最適化することによって、ＢＶｃｅｏ温度係数を最小化するように調整され得る。さらに、小さな面積のダイだけが要求され、アバランシェ耐量は、ＰＮＰトランジスタ２０５の水平断面積を変えることにより、独立して調整され得る。
【００３７】
本発明は好ましい実施形態を参照しつつ説明されたが、当業者は、様々な変形・変更がなされてもよく、均等物が、本発明の要素の代わりに用いられてもとく、本発明の範囲から離れることなく、特定の状況に適用されることを理解するであろう。よって、本発明は、本発明を実施することを意図した最良の形態として説明された特定の実施形態に限定されず、本発明は特許請求の範囲の範囲及び精神内の全ての実施形態を含む。
【図１】
0005513112.tif 000002
【図２Ａ】
0005513112.tif 000003
【図２Ｂ】
0005513112.tif 000004
【図３Ａ】
0005513112.tif 000005
【図３Ｂ】
0005513112.tif 000006
【図４】
0005513112.tif 000007