(57)【特許請求の範囲】
【請求項１】
第１方向に沿ってそれぞれ延出するとともに第１方向に交差する第２方向に沿って間隔をおいて隣接する第１信号配線及び第２信号配線と、第２方向に沿って延出した第３信号配線と、前記第３信号配線と第１方向に沿って間隔をおいて隣接し前記第２信号配線の直上を通り第２方向に沿って延出した第１電極と、を備えた第１基板と、
前記第２信号配線と前記第３信号配線との第１交差部から第１方向及び第２方向とは異なる方向に延出したカラーフィルタと、前記第１電極を挟んだ両側で前記第１電極の延出方向と略平行な方向に沿って延出した第２電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記カラーフィルタは、前記第１信号配線、前記第２信号配線、前記第３信号配線、及び、前記第１電極よりも内側の透過領域において前記第２信号配線と前記第１電極との第２交差部に対向する位置を取り囲む第１開口部を備えたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記カラーフィルタは、前記透過領域において前記第１信号配線と前記第３信号配線との第３交差部に対向する位置を取り囲む第２開口部を備えたことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記透過領域は略四角形状であって、
前記第２開口部は、前記透過領域において前記第１開口部の対角に位置することを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記カラーフィルタは、略四角形状の前記透過領域において前記第１交差部から対角線上に沿って延出したことを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
第１方向に沿ってそれぞれ延出するとともに第１方向に交差する第２方向に沿って間隔をおいて配置された第１信号配線及び第２信号配線と、前記第１信号配線と前記第２信号配線との間に位置し第１方向に沿って延出した第３信号配線と、第２方向に沿ってそれぞれ延出するとともに第１方向に沿って間隔をおいて隣接する第４信号配線及び第５信号配線と、前記第４信号配線と前記第５信号配線との間に位置し前記第３信号配線の直上を通り第２方向に沿って延出した第１電極と、を備えた第１基板と、
前記第１信号配線、前記第２信号配線、前記第４信号配線、及び、前記第５信号配線によって区画された領域において前記第３信号配線と前記第１電極との交差部に対向する位置を取り囲む第１開口部を備えたカラーフィルタと、前記第１電極を挟んだ両側で前記第１電極の延出方向と略平行な方向に沿って延出した第２電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項７】
前記第３信号配線は、前記第１信号配線と前記第２信号配線との略中間に位置し、
前記カラーフィルタは、前記第１信号配線、前記第２信号配線、前記第４信号配線、及び、前記第５信号配線によって区画された領域においてドーナツ状に形成されたことを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記第３信号配線は、前記第１信号配線よりも前記第２信号配線の側に偏在し、
前記カラーフィルタは、前記第１信号配線、前記第２信号配線、前記第４信号配線、及び、前記第５信号配線によって区画された領域においてＵ字状に形成されたことを特徴とする請求項６に記載の液晶表示装置。
【請求項９】
前記カラーフィルタは、さらに、前記第１信号配線と前記第４信号配線及び前記第５信号配線との交差部、及び、前記第２信号配線と前記第４信号配線及び前記第５信号配線との交差部にそれぞれ対向する位置を取り囲む第２開口部を備えたことを特徴とする請求項６乃至８のいずれか１項に記載の液晶表示装置。
【請求項１０】
さらに、前記第１基板の外面に配置され第１吸収軸を有する第１偏光板と、
前記第２基板の外面に配置され前記第１吸収軸とクロスニコルの位置関係にある第２吸収軸を有する第２偏光板と、を備え、
前記第１吸収軸は、前記第１電極の延出方向と略平行であるまたは略直交することを特徴とする請求項１乃至９のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【特許文献２】特開平９−１６００４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１方向に沿ってそれぞれ延出するとともに第１方向に交差する第２方向に沿って間隔をおいて隣接する第１信号配線及び第２信号配線と、第２方向に沿って延出した第３信号配線と、前記第３信号配線と第１方向に沿って間隔をおいて隣接し前記第２信号配線の直上を通り第２方向に沿って延出した第１電極と、を備えた第１基板と、前記第２信号配線と前記第３信号配線との第１交差部から第１方向及び第２方向とは異なる方向に延出したカラーフィルタと、前記第１電極を挟んだ両側で前記第１電極の延出方向と略平行な方向に沿って延出した第２電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【０００７】
本実施形態によれば、
第１方向に沿ってそれぞれ延出するとともに第１方向に交差する第２方向に沿って間隔をおいて配置された第１信号配線及び第２信号配線と、前記第１信号配線と前記第２信号配線との間に位置し第１方向に沿って延出した第３信号配線と、第２方向に沿ってそれぞれ延出するとともに第１方向に沿って間隔をおいて隣接する第４信号配線及び第５信号配線と、前記第４信号配線と前記第５信号配線との間に位置し前記第３信号配線の直上を通り第２方向に沿って延出した第１電極と、を備えた第１基板と、前記第１信号配線、前記第２信号配線、前記第４信号配線、及び、前記第５信号配線によって区画された領域において前記第３信号配線と前記第１電極との交差部に対向する位置を取り囲む第１開口部を備えたカラーフィルタと、前記第１電極を挟んだ両側で前記第１電極の延出方向と略平行な方向に沿って延出した第２電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板を対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図１に示した対向基板における一画素の構造例を概略的に示す平面図である。
【図４】図４は、図２のＡ−Ａ線で切断した液晶表示パネルの断面構造を概略的に示す断面図である。
【図５】図５は、図２のＢ−Ｂ線で切断した液晶表示パネルの断面構造を概略的に示す断面図である。
【図６】図６は、一画素において、黒表示、低階調表示、中間調表示、及び、高階調表示（白表示）を行った際のそれぞれの光の透過状態を示す図である。
【図７】図７は、本実施形態におけるカラーフィルタの形状を概略的に示す平面図である。
【図８】図８は、各カラーフィルタの分光透過率、及び、開口部での分光透過率の一例を示す図である。
【図９】図９は、本実施形態のカラーフィルタを適用した場合の低階調表示の際の色再現範囲及び高階調表示の際の色再現範囲の一例を示す色度図である。
【図１０】図１０は、本実施形態におけるカラーフィルタの他の形状を概略的に示す平面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出した信号配線に相当する。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って間隔をおいて隣接し、交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出した信号配線に相当する。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１４】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１５】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１６】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１７】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１８】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００１９】
図２は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２０】
アレイ基板ＡＲは、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。図示した例では、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えている。
【００２１】
図示した例では、画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って間隔をおいて配置され、それぞれ第１方向Ｘに沿って延出している。補助容量線Ｃ１は、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置し、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて隣接し、第２方向Ｙに沿って延出している。
【００２２】
図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、例えば、ゲート配線Ｇ１とゲート配線Ｇ２との略中間に位置している。つまり、補助容量線Ｃ１は、ゲート配線Ｇ１と第２方向Ｙに沿って間隔をおいて隣接するとともに、ゲート配線Ｇ２と第２方向Ｙに沿って間隔をおいて隣接しており、補助容量線Ｃ１とゲート配線Ｇ１との第２方向Ｙに沿った間隔は、補助容量線Ｃ１とゲート配線Ｇ２との第２方向Ｙに沿った間隔と略同等である。
【００２３】
画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、補助容量線Ｃ１の直上を通りゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。
【００２４】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ１とソース配線Ｓ１の交点に設けられている。スイッチング素子ＳＷのゲート電極ＷＧはゲート配線Ｇ１と電気的に接続され、ソース電極ＷＳはソース配線Ｓ１と電気的に接続され、ソース配線Ｓ１及び補助容量線Ｃ１に沿って延長されたドレイン配線に接続されたドレイン電極ＷＤは補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２５】
画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及び副画素電極ＰＢを備えている。主画素電極ＰＡは、副画素電極ＰＢから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００２６】
副画素電極ＰＢは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。この副画素電極ＰＢは、第１方向Ｘに沿って主画素電極ＰＡの幅よりも幅広に形成されている。また、この副画素電極ＰＢは、補助容量線Ｃ１とソース配線Ｓ１とが交差する交差部ＣＲ１と、補助容量線Ｃ１とソース配線Ｓ２とが交差する交差部ＣＲ２との間に位置している。なお、これらの交差部ＣＲ１及び交差部ＣＲ２は、図中の斜線で示した領域である。
【００２７】
このような画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。換言すると、ソース配線Ｓ１及びソース配線Ｓ２は、画素電極ＰＥを挟んだ両側に位置している。ソース配線Ｓ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００２８】
共通電極ＣＥは、アレイ基板ＡＲに第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１を備えている。これらの第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１は、互いに電気的に接続されている。
【００２９】
第１主共通電極ＣＡ１は、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第２方向Ｙに沿って直線的に延出している。あるいは、第１主共通電極ＣＡ１は、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡの延出方向と略平行に延出している。このような第１主共通電極ＣＡ１は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。また、このような第１主共通電極ＣＡ１は、副画素電極ＰＢを挟む両側で途切れている。つまり、第１主共通電極ＣＡ１は、交差部ＣＲ１及び交差部ＣＲ２で途切れている。
【００３０】
図示した例では、第１主共通電極ＣＡ１は、第１方向Ｘに間隔をおいて２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの第１主共通電極ＣＡ１を区別するために、図中の左側の第１主共通電極をＣＡＬ１と称し、図中の右側の第１主共通電極をＣＡＲ１と称する。第１主共通電極ＣＡＬ１は、交差部ＣＲ１で途切れ、その他の位置ではソース配線Ｓ１と対向している。第１主共通電極ＣＡＲ１は、交差部ＣＲ２で途切れ、その他の位置ではソース配線Ｓ２と対向している。
【００３１】
画素ＰＸにおいて、第１主共通電極ＣＡＬ１は左側端部に配置され、第１主共通電極ＣＡＲ１は右側端部に配置されている。厳密には、第１主共通電極ＣＡＬ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、第１主共通電極ＣＡＲ１は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００３２】
第１副共通電極ＣＢ１は、Ｘ−Ｙ平面内において、画素電極ＰＥを挟んだ両側で副画素電極ＰＢの延出方向と略平行な第１方向Ｘに沿って直線的に延出している。あるいは、第１副共通電極ＣＢ１は、ゲート配線Ｇとそれぞれ対向するとともに副画素電極ＰＢの延出方向と略平行に延出している。このような第１副共通電極ＣＢ１は、帯状に形成されている。第１副共通電極ＣＢ１の第２方向Ｙに沿った幅については、必ずしも一定でなくても良い。また、この第１副共通電極ＣＢ１は、第１主共通電極ＣＡ１と一体的あるいは連続的に形成され、第１主共通電極ＣＡ１と電気的に接続されている。
【００３３】
図示した例では、第１副共通電極ＣＢ１は、第２方向Ｙに間隔をおいて２本平行に並んでおり、画素ＰＸの上下両端部にそれぞれ配置されている。以下では、これらの第１副共通電極ＣＢ１を区別するために、図中の上側の第１副共通電極をＣＢＵ１と称し、図中の下側の第１副共通電極をＣＢＢ１と称する。第１副共通電極ＣＢＵ１は、途中で途切れることなくゲート配線Ｇ１と対向している。第１副共通電極ＣＢＢ１は、途中で途切れることなくゲート配線Ｇ２と対向している。
【００３４】
画素ＰＸにおいて、第１副共通電極ＣＢＵ１は上側端部に配置され、第１副共通電極ＣＢＢ１は下側端部に配置されている。厳密には、第１副共通電極ＣＢＵ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、第１副共通電極ＣＢＢ１は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【００３５】
画素電極ＰＥと共通電極ＣＥとの位置関係に着目すると、以下の関係が言える。
【００３６】
Ｘ−Ｙ平面内において、主画素電極ＰＡと第１主共通電極ＣＡ１とは、第１方向Ｘに沿って交互に配置されている。これらの主画素電極ＰＡと第１主共通電極ＣＡ１とは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、第１主共通電極ＣＡ１のいずれも画素電極ＰＥとは重ならない。すなわち、第１方向Ｘに沿って間隔をおいて隣接する第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１の間には、１本の主画素電極ＰＡが位置している。換言すると、第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１は、主画素電極ＰＡを挟んだ両側に配置されている。このため、第１主共通電極ＣＡＬ１、主画素電極ＰＡ、及び、第１主共通電極ＣＡＲ１は、第１方向Ｘに沿ってこの順に配置されている。
【００３７】
これらの主画素電極ＰＡと第１主共通電極ＣＡ１との第１方向Ｘに沿った間隔は略一定である。すなわち、第１主共通電極ＣＡＬ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔は、第１主共通電極ＣＡＲ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００３８】
また、Ｘ−Ｙ平面内において、副画素電極ＰＢと第１副共通電極ＣＢ１とは、第２方向Ｘに沿って交互に配置されている。これらの副画素電極ＰＢと第１副共通電極ＣＢ１とは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、第１副共通電極ＣＢ１のいずれも画素電極ＰＥとは重ならない。すなわち、第２方向Ｙに沿って間隔をおいて隣接する第１副共通電極ＣＢＵ１及び第１副共通電極ＣＢＢ１の間には、１本の副画素電極ＰＢが位置している。換言すると、第１副共通電極ＣＢＵ１及び第１副共通電極ＣＢＢ１は、副画素電極ＰＢを挟んだ両側に配置されている。このため、第１副共通電極ＣＢＢ１、副画素電極ＰＢ、及び、第１副共通電極ＣＢＵ１は、第２方向Ｙに沿ってこの順に配置されている。
【００３９】
図３は、図１に示した対向基板ＣＴにおける一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板に備えられた画素電極ＰＥと、第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１とを破線で示している。
【００４０】
共通電極ＣＥは、対向基板ＣＴに第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２を備えている。これらの第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、互いに電気的に接続されている。また、これらの第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１と電気的に接続されている。
【００４１】
第２主共通電極ＣＡ２は、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第２方向Ｙに沿って直線的に延出している。あるいは、第２主共通電極ＣＡ２は、第１主共通電極ＣＡ１とそれぞれ対向するとともに主画素電極ＰＡの延出方向と略平行に延出している。このような第２主共通電極ＣＡ２は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００４２】
図示した例では、第２主共通電極ＣＡ２は、第１方向Ｘに間隔をおいて２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの第２主共通電極ＣＡ２を区別するために、図中の左側の第２主共通電極をＣＡＬ２と称し、図中の右側の第２主共通電極をＣＡＲ２と称する。第２主共通電極ＣＡＬ２は、途中で途切れることなく第１主共通電極ＣＡＬ１と対向している。第２主共通電極ＣＡＲ２は、途中で途切れることなく第１主共通電極ＣＡＲ１と対向している。
【００４３】
画素ＰＸにおいて、第２主共通電極ＣＡＬ２は左側端部に配置され、第２主共通電極ＣＡＲ２は右側端部に配置されている。厳密には、第２主共通電極ＣＡＬ２は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、第２主共通電極ＣＡＲ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００４４】
第２副共通電極ＣＢ２は、Ｘ−Ｙ平面内において、画素電極ＰＥを挟んだ両側で副画素電極ＰＢの延出方向と略平行な第１方向Ｘに沿って直線的に延出している。あるいは、第２副共通電極ＣＢ２は、第１副共通電極ＣＢ１とそれぞれ対向するとともに副画素電極ＰＢの延出方向と略平行に延出している。このような第２副共通電極ＣＢ２は、第２方向Ｙに沿って略同一の幅を有する帯状に形成されている。また、この第２副共通電極ＣＢ２は、第２主共通電極ＣＡ２と一体的あるいは連続的に形成され、第２主共通電極ＣＡ２と電気的に接続されている。つまり、対向基板ＣＴにおいては、共通電極ＣＥは格子状に形成されている。
【００４５】
図示した例では、第２副共通電極ＣＢ２は、第２方向Ｙに間隔をおいて２本平行に並んでおり、画素ＰＸの上下両端部にそれぞれ配置されている。以下では、これらの第２副共通電極ＣＢ２を区別するために、図中の上側の第２副共通電極をＣＢＵ２と称し、図中の下側の第２副共通電極をＣＢＢ２と称する。第２副共通電極ＣＢＵ２は、途中で途切れることなく第１副共通電極ＣＢＵ１と対向している。第２副共通電極ＣＢＢ２は、途中で途切れることなく第１副共通電極ＣＢＢ２と対向している。
【００４６】
画素ＰＸにおいて、第２副共通電極ＣＢＵ２は上側端部に配置され、第２副共通電極ＣＢＢ２は下側端部に配置されている。厳密には、第２副共通電極ＣＢＵ２は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、第２副共通電極ＣＢＢ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【００４７】
図４は、図２のＡ−Ａ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。図５は、図２のＢ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００４８】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００４９】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内側においてゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、画素電極ＰＥ、共通電極ＣＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。
【００５０】
ゲート配線Ｇ１、ゲート配線Ｇ２、及び、補助容量線Ｃ１は、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。ソース配線Ｓ１及びソース配線Ｓ２は、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。つまり、第２絶縁膜１２は、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１と、ソース配線Ｓ１、ソース配線Ｓ２との間の層間絶縁膜に相当する。
【００５１】
画素電極ＰＥの主画素電極ＰＡや、共通電極ＣＥの第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、第１副共通電極ＣＢＢ１などは、同一絶縁膜の上面、すなわち、第３絶縁膜１３の上面に形成されているが、それぞれ離間している。主画素電極ＰＡは、隣接するソース配線Ｓ１及びソース配線Ｓ２のそれぞれの直上の位置よりもそれらの内側に位置している。第１主共通電極ＣＡＬ１は、ソース配線Ｓ１の直上に位置している。第１主共通電極ＣＡＲ１は、ソース配線Ｓ２の直上に位置している。第１副共通電極ＣＢＢ１は、ゲート配線Ｇ２の直上に位置している。図示しない第１副共通電極ＣＢＵ１は、ゲート配線Ｇ１の直上に位置している。
【００５２】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥの主画素電極ＰＡや共通電極ＣＥの第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、第１副共通電極ＣＢＢ１などを覆っており、第３絶縁膜１３の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００５３】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０の内側、つまり、アレイ基板ＡＲと対向する側においてブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００５４】
ブラックマトリクスＢＭは、各画素ＰＸを区画する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線Ｇ、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここに示した例では、ブラックマトリクスＢＭは、ソース配線Ｓ１及びソース配線Ｓ２の上方に位置し第２方向Ｙに沿って延出した部分と、ゲート配線Ｇ２及び図示しないゲート配線Ｇ１の上方に位置し第１方向Ｘに沿って延出した部分を備えている。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００５５】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０ＡにおいてブラックマトリクスＢＭによって区画された内側に配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００５６】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００５７】
共通電極の第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、第２副共通電極ＣＢＢ２などは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成され、いずれもブラックマトリクスＢＭの直下に位置している。第２主共通電極ＣＡＬ２は、第１主共通電極ＣＡＬ１の直上に位置している。第２主共通電極ＣＡＲ２は、第１主共通電極ＣＡＲ１の直上に位置している。第２副共通電極ＣＢＢ２は、第１副共通電極ＣＢＢ１の直上に位置している。図示しない第２副共通電極ＣＢＵ２は、第１副共通電極ＣＢＵ１の直上に位置している。
【００５８】
第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２と主画素電極ＰＡとの間の領域、及び、第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２と主画素電極ＰＡとの間の領域は、いずれも光が透過可能な透過領域に相当する。
【００５９】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥの第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、第２副共通電極ＣＢＢ２やオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００６０】
これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図３に示したように、Ｘ−Ｙ平面内において、第２方向Ｙと略平行であって、同じ向きである。
【００６１】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材によって貼り合わせられている。
【００６２】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００６３】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。なお、第１偏光板ＰＬ１と第１絶縁基板１０との間に位相差板などの他の光学素子が配置されても良い。
【００６４】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。なお、第２偏光板ＰＬ２と第２絶縁基板２０との間に位相差板などの他の光学素子が配置されていても良い。
【００６５】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、略直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が主画素電極ＰＡあるいは主共通電極ＣＡの延出方向と略平行または略直交するように配置されている。つまり、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向が第２方向Ｙである場合、一方の偏光板の吸収軸は、第２方向Ｙと略平行である（つまり、第１方向Ｘと略直交する）、あるいは、第２方向Ｙと略直交する（つまり、第１方向Ｘと略平行である）。
【００６６】
あるいは、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｘと平行、あるいは、第１方向Ｘと平行である。
【００６７】
図３において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００６８】
また、図３において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００６９】
次に、上記構成の液晶表示パネルＬＰＮの動作について、図２乃至図５を参照しながら説明する。
【００７０】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００７１】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００７２】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図３に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向である第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００７３】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００７４】
ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００７５】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００７６】
バックライト４からのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって変化するが、ＯＦＦ時においては、液晶層ＬＱを通過した直線偏光の偏光状態はほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００７７】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００７８】
図３に示した例では、画素ＰＸの左下の領域内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の左下を向くように配向する。画素ＰＸの左上の領域内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の左上を向くように配向する。画素ＰＸの右下の領域内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の右下を向くように配向する。画素ＰＸの右上の領域内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の右上を向くように配向する。
【００７９】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００８０】
このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。例えば、第１方向Ｘに平行な直線偏光が液晶表示パネルＬＰＮに入射すると、液晶層ＬＱを通過する際に第１方向Ｘに対して４５°−２２５°方位あるいは１３５°−３１５°方位に配向した液晶分子ＬＭによりλ／２の位相差の影響を受ける（但し、λは液晶層ＬＱを透過する光の波長である）。これにより、液晶層ＬＱを通過した光の偏光状態は、第２方向Ｙに平行な直線偏光となる。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００８１】
上記の通り、本実施形態の構成によれば、一画素内における液晶分子ＬＭの配向方向は主として４方向に分かれる。このような配向を実現するためには、少なくとも画素電極ＰＥに加えて、共通電極ＣＥとして第２主共通電極ＣＡＬ２及び第２主共通電極ＣＡＲ２を備えていればよい。つまり、アレイ基板ＡＲに備えられた第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１、対向基板ＣＴに備えられた第２副共通電極ＣＢ２は、他の配線からの電界をシールドしたり、液晶分子ＬＭの配向制御に必要な電界を補強したり、共通電極ＣＥを冗長化したりするものであって、上記のマルチドメインを形成するのに必須ではない。
【００８２】
このような構成において、ＯＦＦ時（黒表示）、及び、階調表示を行った際の一画素ＰＸの透過率について検討する。
【００８３】
図６は、一画素ＰＸにおいて、黒表示、低階調表示、中間調表示、及び、高階調表示（白表示）を行った際のそれぞれの光の透過状態を示す図である。
【００８４】
なお、図中の画素の第２方向Ｙに沿った長辺のシルエットは、ソース配線Ｓ、第１主共通電極ＣＡ１及び第２主共通電極ＣＡ２、あるいは、ブラックマトリクスＢＭのシルエットであり、画素の第１方向Ｘに沿った短辺のシルエットは、ゲート配線Ｇ、第１副共通電極ＣＢ１及び第２副共通電極ＣＢ２、あるいは、ブラックマトリクスＢＭのシルエットであり、画素中央で交差する十字状のシルエットは、画素電極ＰＥ及び補助容量線Ｃのシルエットである。
【００８５】
黒表示の際には、一画素の全体でほとんど光が透過せず、透過率が略ゼロとなる。高階調表示の際には、一画素内の４つの領域において光が透過し、透過率が最大となる。
【００８６】
低階調表示の際、及び、中間調表示の際には、高階調表示の際と同様に、一画素内の４つの領域において光が透過するが、画素の中央部、及び、画素のコーナー部に暗部が発生している。しかも、この暗部は、特に、低階調表示の際に広がっていることが分かる。このような暗部は、液晶層ＬＱに液晶分子ＬＭを回転させるのに十分な電界が印加されず、液晶分子ＬＭが初期配向状態を維持しているために生ずるものである。
【００８７】
画素の中央部に発生する暗部は、図２を参照すると、補助容量線Ｃ１と画素電極ＰＥとの交差部を中心として広がっている。また、画素のコーナー部に発生する暗部は、図２を参照すると、ゲート配線Ｇ１とソース配線Ｓ１及びソース配線Ｓ２との交差部、及び、ゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２との交差部を中心に広がっている。いずれの暗部も、第２方向Ｙに延びた多角形状あるいは長円形状（楕円形状も含む）である。
【００８８】
図７は、本実施形態におけるカラーフィルタの形状を概略的に示す平面図である。なお、図中には、画素電極ＰＥ、ゲート配線Ｇ１、ゲート配線Ｇ２、ソース配線Ｓ１、ソース配線Ｓ２、補助容量線Ｃ１を破線で示している。ゲート配線Ｇ１及びゲート配線Ｇ２、及び、ソース配線Ｓ１及びソース配線Ｓ２のそれぞれの位置は、ブラックマトリクスが形成される位置と略一致している。
【００８９】
図示した例では、緑色画素ＰＸＧ、赤色画素ＰＸＲ、及び、青色画素ＰＸＢが第１方向Ｘに沿って順に並んでいる。緑色画素ＰＸＧには緑色カラーフィルタＣＦＧが配置され、赤色画素ＰＸＲには赤色カラーフィルタＣＦＲが配置され、青色画素ＰＸＢには青色カラーフィルタＣＦＢが配置されている。
【００９０】
ここでは、赤色画素ＰＸＲの赤色カラーフィルタＣＦＲについて説明するが、緑色画素ＰＸＧの緑色カラーフィルタＣＦＧ及び青色画素ＰＸＢの青色カラーフィルタＣＦＢについても同様の構成であるため、説明を省略する。
【００９１】
まず、ゲート配線Ｇ１、補助容量線Ｃ１、ソース配線Ｓ１、及び、画素電極ＰＥよりも内側の透過領域（赤色画素ＰＸＲの左上の領域）に着目する。この透過領域において、赤色カラーフィルタＣＦＲは、ソース配線Ｓ１と補助容量線Ｃ１との交差部ＣＲ１から第１方向Ｘ及び第２方向Ｙとは異なる方向、ここでは、第１方向Ｘに対して０°より大きく９０°より小さい範囲θａの方向に延出している。つまり、このような透過領域が略四角形状であるとすると、赤色カラーフィルタＣＦＲは、交差部ＣＲ１と、画素電極ＰＥとゲート配線Ｇ１とが近接する位置とを結ぶ対角線上に沿って延出している。
【００９２】
換言すると、赤色カラーフィルタＣＦＲは、この透過領域において、補助容量線Ｃ１と画素電極ＰＥとの交差部ＣＲ３に対向する位置を取り囲む開口部ＡＰ１を備えている。この開口部ＡＰ１は、交差部ＣＲ３の面積よりも大きく、交差部ＣＲ３を中心として第２方向Ｙに広がっている。また、赤色カラーフィルタＣＦＲは、ゲート配線Ｇ１とソース配線Ｓ１との交差部ＣＲ４１に対向する位置を取り囲む開口部ＡＰ２１を備えている。この開口部ＡＰ２１は、交差部ＣＲ４１の面積よりも大きく、交差部ＣＲ４１を中心として第１方向Ｘ及び第２方向Ｙに広がっている。つまり、このような透過領域が略四角形状であるとすると、交差部ＣＲ３は交差部ＣＲ４１の対角に位置しており、開口部ＡＰ２１は透過領域において開口部ＡＰ１の対角に位置している。
【００９３】
上記の説明では、赤色画素ＰＸＲの左上の領域のみに着目したが、他の領域でも同様であり、赤色画素ＰＸＲの右上の領域においては、赤色カラーフィルタＣＦＲは、ソース配線Ｓ２と補助容量線Ｃ１との交差部ＣＲ２から第１方向Ｘ及び第２方向Ｙとは異なる方向、ここでは、第１方向Ｘに対して９０°より大きく１８０°より小さい範囲θｂの方向に延出している。赤色画素ＰＸＲの右下の領域においては、赤色カラーフィルタＣＦＲは、ソース配線Ｓ２と補助容量線Ｃ１との交差部ＣＲ２から、第１方向Ｘに対して１８０°より大きく２７０°より小さい範囲θｃの方向に延出している。赤色画素ＰＸＲの左下の領域においては、赤色カラーフィルタＣＦＲは、ソース配線Ｓ１と補助容量線Ｃ１との交差部ＣＲ１から、第１方向Ｘに対して２７０°より大きく３６０°より小さい範囲θｄの方向に延出している。
【００９４】
ゲート配線Ｇ１、ゲート配線Ｇ２、ソース配線Ｓ１、及び、ソース配線Ｓ２によって区画された領域、つまり、一画素単位で見ると、赤色カラーフィルタＣＦＲは、赤色画素ＰＸＲの中央部に形成された開口部ＡＰ１、及び、４つのコーナー部にそれぞれ形成された開口部ＡＰ２１〜ＡＰ２４を備えている。開口部ＡＰ２１〜ＡＰ２４は、略同一形状である。
【００９５】
上記の通り、開口部ＡＰ１は補助容量線Ｃ１と画素電極ＰＥとの交差部ＣＲ３に対向する位置を取り囲むように形成され、また、開口部ＡＰ２１はゲート配線Ｇ１とソース配線Ｓ１との交差部ＣＲ４１に対向する位置を取り囲むように形成されている。開口部ＡＰ２２は、ゲート配線Ｇ１とソース配線Ｓ２との交差部ＣＲ４２に対向する位置を取り囲むように形成されている。開口部ＡＰ２３は、ゲート配線Ｇ２とソース配線Ｓ２との交差部ＣＲ４３に対向する位置を取り囲むように形成されている。開口部ＡＰ２４は、ゲート配線Ｇ２とソース配線Ｓ１との交差部ＣＲ４４に対向する位置を取り囲むように形成されている。このため、赤色カラーフィルタＣＦＲは、一画素単位で見ると、ドーナツ状に形成されている。
【００９６】
なお、開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２４は、図示した例では、第２方向Ｙに延びた多角形状（例えば八角形状）であるが、第２方向Ｙに延びた長円形状（あるいは楕円形状）であっても良い。あるいは、これらの開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２４を規定するエッジは、少なくとも一部が直線状であってもよいし、少なくとも一部が曲線状であっても良い。
【００９７】
また、これらの開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２４を含む対向基板の断面については図示を省略するが、開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２４が形成された箇所は、第２絶縁基板２０の内面２０ＡがカラーフィルタＣＦから露出し、オーバーコート層ＯＣによって覆われている。
【００９８】
このような開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２４は、図６に示した低階調表示の際に発生する暗部の領域に対応して形成されている。このため、低階調表示の際に、開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２４から光抜けが生ずることはほとんどなく、主としてカラーフィルタを介してバックライト光が透過する。したがって、本実施形態のカラーフィルタを適用した場合であっても、低階調表示の際には、赤色画素ＰＸＲにおいてはほとんどのバックライト光が赤色カラーフィルタＣＦＲを介して透過し、緑色画素ＰＸＧにおいてはほとんどのバックライト光が緑色カラーフィルタＣＦＧを介して透過し、青色画素ＰＸＢにおいてはほとんどのバックライト光が青色カラーフィルタＣＦＢを介して透過するため、色純度の低下を抑制することが可能となる。つまり、低階調表示の際には、開口部を有していないカラーフィルタを適用した場合と比較して、略同等の色再現範囲を維持することが可能となる。
【００９９】
一方、高階調表示の際には、バックライト光は、カラーフィルタを介して透過するとともに、開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２４からも透過する。開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２４から透過したバックライト光は、実質的に白色光である。
【０１００】
高階調表示の際には、赤色画素ＰＸＲにおいては、ほとんどのバックライト光が赤色カラーフィルタＣＦＲを介して透過する一方で、一部のバックライト光が開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２４から透過するため、赤色の色純度は低下するものの赤色画素ＰＸＲでの輝度を向上することが可能となる。同様に、緑色画素ＰＸＧにおいては、ほとんどのバックライト光が緑色カラーフィルタＣＦＧを介して透過する一方で、一部のバックライト光が開口部から透過するため、緑色の色純度は低下するものの緑色画素ＰＸＧでの輝度を向上することが可能となる。同様に、青色画素ＰＸＢにおいては、ほとんどのバックライト光が青色カラーフィルタＣＦＢを介して透過する一方で、一部のバックライト光が開口部から透過するため、青色の色純度は低下するものの青色画素ＰＸＢでの輝度を向上することが可能となる。
【０１０１】
図８は、各カラーフィルタの分光透過率、及び、開口部での分光透過率の一例を示す図である。
【０１０２】
赤色カラーフィルタＣＦＲによって得られる分光透過率は、赤色波長λｒ（例えば６５０ｎｍ）付近で最大透過率となる。緑色カラーフィルタＣＦＧによって得られる分光透過率は、緑色波長λｇ（例えば５５０ｎｍ）付近で最大透過率となる。青色カラーフィルタＣＦＢによって得られる分光透過率は、青色波長λｂ（例えば４５０ｎｍ）付近で最大透過率となる。開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２４において得られる分光透過率は、白色光の分光透過率に相当する。
【０１０３】
赤色画素ＰＸＲにおいて、低階調表示の際には、赤色カラーフィルタＣＦＲによって得られる分光透過率に即した色が表示され、高階調表示の際には、赤色カラーフィルタＣＦＲによって得られる分光透過率に白色光の分光透過率を加算した色が表示される。同様に、緑色画素ＰＸＧにおいては、低階調表示の際には、緑色カラーフィルタＣＦＧによって得られる分光透過率に即した色が表示され、高階調表示の際には、緑色カラーフィルタＣＦＧによって得られる分光透過率に白色光の分光透過率を加算した色が表示される。同様に、青色画素ＰＸＢにおいては、低階調表示の際には、青色カラーフィルタＣＦＢによって得られる分光透過率に即した色が表示され、高階調表示の際には、青色カラーフィルタＣＦＢによって得られる分光透過率に白色光の分光透過率を加算した色が表示される。
【０１０４】
図９は、本実施形態のカラーフィルタを適用した場合の低階調表示の際の色再現範囲及び高階調表示の際の色再現範囲の一例を示す色度図である。なお、ここではＣＩＥｘｙ色度図で色再現範囲を示している。
【０１０５】
低階調表示の際には、赤色画素ＰＸＲにおいて赤色カラーフィルタＣＦＲの分光透過率に即した色が表示されるため、高い色純度の赤色が表示され、同様に、緑色画素ＰＸＧにおいては高い色純度の緑色が表示され、同様に、青色画素ＰＸＢにおいては高い色純度の青色が表示される。このため、低階調表示の際には、比較的広い色再現範囲を得ることが可能となる。
【０１０６】
一方、高階調表示の際には、赤色画素ＰＸＲにおいて赤色カラーフィルタＣＦＲの分光透過率に白色光の分光透過率を加算した色が表示される。つまり、低階調表示の際のような赤色カラーフィルタＣＦＲの分光透過率に即した色と比較して、色度座標が白色側にシフトする。このため、高階調表示の際には、低階調表示の場合よりも赤色の色純度が低下する。同様に、緑色画素ＰＸＧにおいて表示される緑色の色度座標も白色側にシフトし、青色画素ＰＸＢにおいて表示される青色の色度座標も白色側にシフトする。したがって、高階調表示の際には、低階調表示の際と比較して色再現範囲が小さくなる。
【０１０７】
しかしながら、このような高階調表示の際には、それぞれの画素においてカラーフィルタを介することなくカラーフィルタの開口部を透過する白色光が表示に寄与する。このため、赤色画素ＰＸＲ、緑色画素ＰＸＧ、及び、青色画素ＰＸＢのそれぞれにおいて、開口部を有していないカラーフィルタを適用した場合と比較して、高階調表示の際に高い輝度を得ることが可能となる。
【０１０８】
このような本実施形態によれば、低階調表示の際には光漏れを生ずることなく広い色再現範囲を得ることが可能であり、高階調表示の際には高輝度を得ることが可能となる。したがって、表示品位を向上することが可能となる。
【０１０９】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、主画素電極ＰＡと主共通電極ＣＡとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（例えば、主画素電極ＰＡに対して主共通電極ＣＡの配置位置を変更する）ことで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。
【０１１０】
また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域では、透過率が十分に低下している。これは、ソース配線Ｓの直上に位置する共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子ＬＭがＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【０１１１】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【０１１２】
また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【０１１３】
また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。
【０１１４】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【０１１５】
また、本実施形態によれば、アレイ基板ＡＲは、画素電極ＰＥを挟んだ両側に位置する第１主共通電極ＣＡ１を備えている。この第１主共通電極ＣＡ１は、副画素電極ＰＢに隣接する位置で途切れているため、副画素電極ＰＢの第１方向Ｘに沿った幅が拡大したり、画素ＰＸの第１方向Ｘに沿った幅が縮小したりした場合であっても、画素電位となる副画素電極ＰＢとコモン電位の第１主共通電極ＣＡ１との電極間距離を十分に確保することが可能となる。したがって、画素電極ＰＥと共通電極ＣＥとのショートに起因した表示不良の発生を抑制することが可能となる。また、第１方向Ｘに沿った画素ピッチを低減した狭画素ピッチに対応することが可能となり、高精細化が可能となる。
【０１１６】
また、本実施形態によれば、第１主共通電極ＣＡ１がソース配線Ｓと対向するため、ソース配線Ｓからの不所望な電界を遮蔽することが可能となる。このため、ソース配線Ｓから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、クロストーク（例えば、当該画素ＰＸが黒を表示する画素電位に設定されている状態で、当該画素ＰＸに接続されたソース配線に白を表示する画素電位が供給されたときに、当該画素ＰＸの一部から光漏れが生じて輝度の上昇を招く現象）などの表示不良の発生を抑制することが可能となる。
【０１１７】
また、本実施形態によれば、第１副共通電極ＣＢ１がゲート配線Ｇと対向するため、ゲート配線Ｇからの不所望な電界を遮蔽することが可能となる。このため、ゲート配線Ｇから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生、さらには、液晶分子の配向不良に起因した光漏れの発生を抑制することが可能となる。
【０１１８】
また、本実施形態によれば、アレイ基板ＡＲに備えられた第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１は、互いに電気的に接続され、略格子状に形成されているため、冗長性を向上することが可能となる。また、対向基板ＣＴに備えられた第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。したがって、アレイ基板ＡＲに備えられた共通電極ＣＥの一部で断線が発生しり、対向基板ＣＴに備えられた共通電極ＣＥの一部に断線が発生したとしても、各画素ＰＸに安定してコモン電位を供給することが可能となり、表示不良の発生を抑制することが可能となる。
【０１１９】
なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図３に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。
【０１２０】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。
【０１２１】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などの不透明な導電材料を用いて形成しても良い。
【０１２２】
画素電極ＰＥ及び共通電極ＣＥの少なくとも一方が上記の不透明な導電材料によって形成された場合、液晶表示パネルＬＰＮに入射した直線偏光は、画素電極ＰＥや共通電極ＣＥのエッジの延出方向と略平行であるあるいは略直交する。また、上記のような不透明な導電材料によって形成されているゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓの延出方向は、液晶表示パネルＬＰＮに入射した直線偏光と略平行であるあるいは略直交する。このため、画素電極ＰＥや共通電極ＣＥ、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓのエッジで反射された直線偏光は、その偏光面が乱れにくく、偏光子である第１偏光板ＰＬ１を透過した際の偏光面を維持することができる。したがって、ＯＦＦ時において、液晶表示パネルＬＰＮを透過した直線偏光は、検光子である第２偏光板ＰＬ２で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率を低減することができ、コントラスト比の低下を抑制することが可能となる。また、画素電極ＰＥや共通電極ＣＥの周辺での光漏れ対策のためにブラックマトリクスＢＭの幅を拡張する必要がなく、開口部ＡＰの面積の低減、ＯＮ時の透過率の低減を抑制することが可能となる。
【０１２３】
次に、本実施形態の他の構造例について説明する。
【０１２４】
図１０は、本実施形態におけるカラーフィルタの他の形状を概略的に示す平面図である。図中には、画素電極ＰＥ、ゲート配線Ｇ１、ゲート配線Ｇ２、ソース配線Ｓ１、ソース配線Ｓ２、補助容量線Ｃ１を破線で示している。補助容量線Ｃ１は、ゲート配線Ｇ１の側よりもゲート配線Ｇ２の側に偏在している。つまり、補助容量線Ｃ１とゲート配線Ｇ２との第２方向Ｙに沿った間隔は、補助容量線Ｃ１とゲート配線Ｇ１との第２方向Ｙに沿った間隔よりも小さい。
【０１２５】
この構造例においては、図７に示した構造例と比較して、カラーフィルタに形成される開口部の位置が相違している。その他については、図７に示した構造例と同様であり、同一の参照符号を付して詳細な説明を省略する。
【０１２６】
ここでは、赤色画素ＰＸＲの構造について説明するが、緑色画素ＰＸＧ及び青色画素ＰＸＢについても同様であるため、説明を省略する。
【０１２７】
ゲート配線Ｇ１、ゲート配線Ｇ２、ソース配線Ｓ１、及び、ソース配線Ｓ２によって区画される赤色画素ＰＸＲにおいて、補助容量線Ｃ１はゲート配線Ｇ２に近接し、画素電極ＰＥは、補助容量線Ｃ１と対向する副画素電極ＰＢ及びこの副画素電極ＰＢからゲート配線Ｇ１に向かって直線的に延出した帯状の主画素電極ＰＡを備えている。このような赤色画素ＰＸＲには、赤色カラーフィルタＣＦＲが配置されている。
【０１２８】
まず、ゲート配線Ｇ１、補助容量線Ｃ１、ソース配線Ｓ１、及び、画素電極ＰＥよりも内側の透過領域（赤色画素ＰＸＲの左上の領域）に着目する。この透過領域において、赤色カラーフィルタＣＦＲは、ソース配線Ｓ１と補助容量線Ｃ１との交差部ＣＲ１から第１方向Ｘ及び第２方向Ｙとは異なる方向、ここでは、第１方向Ｘに対して０°より大きく９０°より小さい範囲θａの方向に延出している。つまり、このような透過領域が略四角形状であるとすると、赤色カラーフィルタＣＦＲは、交差部ＣＲ１と、主画素電極ＰＡとゲート配線Ｇ１とが近接する位置とを結ぶ対角線上に沿って延出している。
【０１２９】
換言すると、赤色カラーフィルタＣＦＲは、この透過領域において、補助容量線Ｃ１と画素電極ＰＥとの交差部ＣＲ３に対向する位置を取り囲む開口部ＡＰ１を備えている。この開口部ＡＰ１は、交差部ＣＲ３の面積よりも大きく、交差部ＣＲ３からゲート配線Ｇ１に向かって第２方向Ｙに広がっている。また、赤色カラーフィルタＣＦＲは、ゲート配線Ｇ１とソース配線Ｓ１との交差部ＣＲ４１に対向する位置を取り囲む開口部ＡＰ２１を備えている。この開口部ＡＰ２１は、交差部ＣＲ４１の面積よりも大きく、交差部ＣＲ４１を中心として第１方向Ｘ及び第２方向Ｙに広がっている。つまり、このような透過領域が略四角形状であるとすると、交差部ＣＲ３は交差部ＣＲ４１の対角に位置しており、開口部ＡＰ２１は透過領域において開口部ＡＰ１の対角に位置している。
【０１３０】
上記の説明では、赤色画素ＰＸＲの左上の領域のみに着目したが、他の領域でも同様であり、赤色画素ＰＸＲの右上の領域においては、赤色カラーフィルタＣＦＲは、ソース配線Ｓ２と補助容量線Ｃ１との交差部ＣＲ２から第１方向Ｘ及び第２方向Ｙとは異なる方向、ここでは、第１方向Ｘに対して９０°より大きく１８０°より小さい範囲θｂの方向に延出している。
【０１３１】
ゲート配線Ｇ１、ゲート配線Ｇ２、ソース配線Ｓ１、及び、ソース配線Ｓ２によって区画された領域、つまり、一画素単位で見ると、赤色カラーフィルタＣＦＲは、赤色画素ＰＸＲの中央部からゲート配線Ｇ２の側に向かって形成された開口部ＡＰ１、及び、２つのコーナー部にそれぞれ形成された開口部ＡＰ２１及び開口部ＡＰ２２を備えている。開口部ＡＰ２１及び開口部ＡＰ２２は、略同一形状である。
【０１３２】
上記の通り、開口部ＡＰ１は補助容量線Ｃ１と画素電極ＰＥとの交差部ＣＲ３に対向する位置を取り囲むように形成され、また、開口部ＡＰ２１はゲート配線Ｇ１とソース配線Ｓ１との交差部ＣＲ４１に対向する位置を取り囲むように形成されている。開口部ＡＰ２２は、ゲート配線Ｇ１とソース配線Ｓ２との交差部ＣＲ４２に対向する位置を取り囲むように形成されている。このため、赤色カラーフィルタＣＦＲは、一画素単位で見ると、Ｕ字状（厳密には上下反転したＵ字状）に形成されている。
【０１３３】
なお、開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２２は、図示した例では、多角形状であるが、この例に限らない。
【０１３４】
このような開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２２は、図７に示した構造例と同様に、低階調表示の際に発生する暗部の領域に対応して形成されている。
【０１３５】
このような構造例においても、低階調表示の際には、開口部ＡＰ１及び開口部ＡＰ２１〜ＡＰ２２から光抜けが生ずることはほとんどなく、広い色再現範囲を得ることが可能となる。また、高階調表示の際には、高輝度を得ることが可能となる。
【０１３６】
上述の２つの構造例においては、例えば、主画素電極ＰＡと副画素電極ＰＢの交差する部分は、一画素内の他の部分と比較して電界に対して液晶分子が応答し難い部分である。このため、主画素電極ＰＡと副画素電極ＰＢの交差する部分は他の部分と比較して輝度の低下する部分になる。しかしながら、上記構造例のように液晶分子の応答し難い部分にカラーフィルタを配置せず代わりに透明な部分、あるいは、着色しない無色の部分、あるいは、開口部を配置することにより、低階調から高諧調にかけて輝度の向上を図ることができる。
【０１３７】
なお、本実施形態において、画素ＰＸの構造は、上記の例に限定されるものではない。
【０１３８】
上記の例では、副画素電極ＰＢの直下に補助容量線が配置された構成について説明したが、副画素電極ＰＢの直下には、ゲート配線が配置されても良い。また、補助容量線の配置位置は画素の略中央でなくても良いし、ゲート配線の配置位置は画素の上側端部あるいは下側端部でなくてもよい。
【０１３９】
上記の例では、画素電極ＰＥが主画素電極ＰＡ及び副画素電極ＰＢを備えた場合について説明したが、画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続可能であれば、副画素電極ＰＢを備えていなくても良い。
【０１４０】
上記の例では、主画素電極ＰＡの延出方向が第２方向Ｙである場合について説明したが、主画素電極ＰＡは第１方向Ｘに沿って延出していても良い。この場合には、主共通電極ＣＡの延出方向は第１方向Ｘとなる。また、この場合、上記の例と同様に第１方向Ｘに沿った第１配線がゲート配線Ｇであれば、主共通電極ＣＡはゲート配線Ｇと対向するが、第１方向Ｘに沿った第１配線がソース配線Ｓであり第２方向Ｙに沿った第２配線がゲート配線Ｇであれば、主共通電極ＣＡはソース配線Ｓと対向する。
【０１４１】
上記の例では、第１電極として主画素電極ＰＡを含む画素電極ＰＥに対して、この第１電極の両側に位置する第２電極として主共通電極ＣＡを含む共通電極ＣＥを設けた場合について説明したが、第１電極として主共通電極ＣＡを含む共通電極ＣＥに対して、この第１電極の両側に位置する第２電極として主画素電極ＰＡを含む画素電極ＰＥを設けても良い。
【０１４２】
以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。
【０１４３】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１４４】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極  ＰＡ…主画素電極  ＰＢ…副画素電極
ＣＥ…共通電極  ＣＡ…主共通電極  ＣＢ…副共通電極
ＣＦ…カラーフィルタ（ＣＦＲ…赤色カラーフィルタ、ＣＦＧ…緑色カラーフィルタ、ＣＦＢ…青色カラーフィルタ）
ＡＰ１、ＡＰ２１〜ＡＰ２４…開口部
【図１】
0005520896.tif 000002
【図２】
0005520896.tif 000003
【図３】
0005520896.tif 000004
【図４】
0005520896.tif 000005
【図５】
0005520896.tif 000006
【図６】
0005520896.tif 000007
【図７】
0005520896.tif 000008
【図８】
0005520896.tif 000009
【図９】
0005520896.tif 000010
【図１０】
0005520896.tif 000011