(57)【特許請求の範囲】
【請求項１】
光伝送路を介して接続された加入者側装置からの上りフレームを受信する受信回路と、
インターフェースを介して接続された上位装置への上りフレームを送信するとともに、前記インターフェースを介して前記上位装置からの下りフレームを受信する送受信回路と、
複数の伝送系統ごとに設けられ、前記下りフレームを前記光伝送路を介してそれぞれ予め設定された伝送速度で前記光伝送路を介して前記加入者側装置に送信する複数の送信回路と、
前記受信回路で受信した上りフレームを前記送受信回路へ転送し、前記送受信回路で受信した下りフレームを前記送信回路へ転送するフレーム転送処理部と、
下りフレームの宛先となるユーザ装置または加入者側装置を識別する宛先ＩＤと、前記ユーザ装置が接続された加入者側装置または宛先となる加入者側装置を識別する識別子情報と、前記下りフレームの出力先の伝送系統を示す転送指示情報とを互いに対応付けて登録したテーブルと
を備え、
前記フレーム転送処理部は、
前記送受信回路で受信した下りフレームの宛先ＩＤと対応付けられた識別子情報および転送指示情報を前記テーブルから取得して、前記下りフレームに前記識別子情報を付与し、前記下りフレームを前記複数の送信回路のうち前記転送指示情報によって示される伝送系統の送信回路へ転送する、局側装置において、
前記フレーム転送処理部は、
前記受信回路で受信した上りフレームから、前記上りフレームの送信元のユーザ装置または加入者側装置を識別する送信元ＩＤおよび送信元の前記ユーザ装置が接続された前記加入者側装置または送信元の前記加入者側装置を識別する識別子情報を取得し、前記送信元ＩＤと前記識別子情報と前記識別子情報に予め対応付けられた伝送系統を示す転送指示情報とを互いに対応付けて前記テーブルに登録する送信元ＩＤ登録部をさらに含むことを特徴とする局側装置。
【請求項２】
請求項１に記載された局側装置において、
前記受信回路で受信した上りフレームに対して、前記上りフレームの前記識別子情報に予め対応付けられた伝送系統を示す転送指示情報を前記上りフレームに付与する上り入力部をさらに備え、
前記送信元ＩＤ登録部は、前記上りフレームから前記送信元ＩＤ、前記識別子情報、および前記転送指示情報を取得して、前記テーブルに登録する
ことを特徴とする局側装置。
【請求項３】
請求項１に記載された局側装置において、
前記送信元ＩＤ登録部は、
さらに、前記識別子情報および前記転送指示情報を登録する際、前記上りフレームの送信元のユーザ装置または加入者側装置を識別する送信元ＩＤからの受信状況に関する情報を前記テーブルに登録し、
所定の周期ごとに、前記テーブルに登録されている前記送信元ＩＤそれぞれからの受信状況に関する情報を検査し、前記周期内に前記送信元ＩＤからの受信が確認されていない送信元ＩＤを無効状態に設定して、無効状態に設定された送信元ＩＤに関する前記テーブルの登録内容に対して新たな登録内容を上書き可能とする
ことを特徴とする局側装置。
【請求項４】
光伝送路を介して接続された加入者側装置からの上りフレームを受信する受信回路と、
インターフェースを介して接続された上位装置への上りフレームを送信するとともに、前記インターフェースを介して前記上位装置からの下りフレームを受信する送受信回路と、
複数の伝送系統ごとに設けられ、前記下りフレームを前記光伝送路を介してそれぞれ予め設定された伝送速度で前記光伝送路を介して前記加入者側装置に送信する複数の送信回路と、
前記受信回路で受信した上りフレームを前記送受信回路へ転送し、前記送受信回路で受信した下りフレームを前記送信回路へ転送するフレーム転送処理部と、
下りフレームの宛先となるユーザ装置または加入者側装置を識別する宛先ＩＤと、前記ユーザ装置が接続された加入者側装置または宛先となる加入者側装置を識別する識別子情報と、前記下りフレームの出力先の伝送系統を示す転送指示情報とを互いに対応付けて登録したテーブルと
を備え、
前記フレーム転送処理部は、
前記送受信回路で受信した下りフレームの宛先ＩＤと対応付けられた識別子情報および転送指示情報を前記テーブルから取得して、前記下りフレームに前記識別子情報を付与し、前記下りフレームを前記複数の送信回路のうち前記転送指示情報によって示される伝送系統の送信回路へ転送する、局側装置において、
前記複数の伝送系統ごとに設けられた複数のバッファをさらに備え、
前記フレーム転送処理部は、
前記送受信回路で受信した下りフレームの宛先ＩＤと対応付けられた識別子情報および転送指示情報を前記テーブルから取得して、前記下りフレームに書き込み、前記下りフレームに書き込まれた前記転送指示情報によって示される伝送系統のバッファへ前記下りフレームを書き込み、このバッファへ書き込まれた下りフレームを読み出してそのバッファが属する伝送系統の送信回路へ転送する
ことを特徴とする局側装置。
【請求項５】
請求項４に記載された局側装置において、
前記フレーム転送処理部は、
前記上位装置からの下りフレームに含まれている前記宛先ＩＤをキーとして、前記宛先ＩＤと対応付けられた前記識別子情報および前記転送指示情報を前記テーブルから読み出す宛先ＩＤ検索部と、
前記宛先ＩＤ検索部によって読み出された前記識別子情報と前記転送指示情報とを前記上位装置からの下りフレームに書き込む情報書込部と、
前記情報書込部によって前記下りフレームに書き込まれた前記転送指示情報によって示される伝送系統のバッファへ前記下りフレームを書き込むバッファ書込制御部と、
前記複数の伝送系統ごとに設けられ、自己が属する伝送系統の前記バッファに書き込まれた下りフレームを読み出し、この読み出した下りフレームを自己が属する伝送系統の送信回路へ転送するバッファ読出制御部と
を備えることを特徴とする局側装置。
【請求項６】
請求項５に記載された局側装置において、
前記バッファ書込制御部は、
前記情報書込部によって前記下りフレームに書き込まれた前記転送指示情報が前記複数の伝送系統の全てを示していた場合、全ての前記伝送系統のバッファへ前記下りフレームを書き込む
ことを特徴とする局側装置。
【請求項７】
請求項５に記載された局側装置において、
前記フレーム転送処理部は、
前記上位装置からの下りフレームに書き込まれた前記下りフレームの優先度を示す情報に基づいて前記下りフレームの優先度の種別を判定する優先度判定部と、
前記優先度判定部によって判定された前記下りフレームの優先度の種別を示す優先度情報を前記上位装置からの下りフレームに書き込む下り優先度指示部とを備え、
前記バッファは、
前記伝送系統ごとに前記優先度の種別に応じた個数のバッファ回路を備え、
前記バッファ書込制御部は、
前記下りフレームに書き込まれた前記転送指示情報と前記優先度情報とによって示されるバッファ回路へ前記下りフレームを書き込み、
前記バッファ読出制御部は、
前記バッファ書込制御部からの指示に基づいて、自己が属する伝送系統のバッファ回路のうち高優先側のバッファ回路からの読み出しを優先して前記バッファ回路に書き込まれている下りフレームを読み出す
ことを特徴とする局側装置。
【請求項８】
光伝送路を介して接続された加入者側装置からの上りフレームを受信する受信回路と、
インターフェースを介して接続された上位装置への上りフレームを送信するとともに、前記インターフェースを介して前記上位装置からの下りフレームを受信する送受信回路と、
複数の伝送系統ごとに設けられ、前記下りフレームを前記光伝送路を介してそれぞれ予め設定された伝送速度で前記光伝送路を介して前記加入者側装置に送信する複数の送信回路と、
前記受信回路で受信した上りフレームを前記送受信回路へ転送し、前記送受信回路で受信した下りフレームを前記送信回路へ転送するフレーム転送処理部と、
下りフレームの宛先となるユーザ装置または加入者側装置を識別する宛先ＩＤと、前記ユーザ装置が接続された加入者側装置または宛先となる加入者側装置を識別する識別子情報と、前記下りフレームの出力先の伝送系統を示す転送指示情報とを互いに対応付けて登録したテーブルと
を備え、
前記フレーム転送処理部は、
前記送受信回路で受信した下りフレームの宛先ＩＤと対応付けられた識別子情報および転送指示情報を前記テーブルから取得して、前記下りフレームに前記識別子情報を付与し、前記下りフレームを前記複数の送信回路のうち前記転送指示情報によって示される伝送系統の送信回路へ転送する、局側装置において、
前記加入者側装置からの上りフレームに書き込まれている前記識別子情報に予め対応付けられた下り出力速度情報を前記上りフレームに書き込む上り入力部と、
前記加入者側装置からの上りフレームに書き込まれた前記上りフレームの送信元のユーザ装置または加入者側装置を識別する送信元ＩＤが前記テーブルに登録されているか否かを確認し、登録されていない場合、前記上りフレームに書き込まれている前記下り出力速度情報を前記転送指示情報として、上りフレームに書き込まれた前記送信元ＩＤと前記識別子情報とに対応付けて前記テーブルに登録する送信元ＩＤ登録部と
をさらに備えることを特徴とする局側装置。
【請求項９】
光伝送路を介して接続された加入者側装置からの上りフレームを受信する受信回路と、
インターフェースを介して接続された上位装置への上りフレームを送信するとともに、前記インターフェースを介して前記上位装置からの下りフレームを受信する送受信回路と、
複数の伝送系統ごとに設けられ、前記下りフレームを前記光伝送路を介してそれぞれ予め設定された伝送速度で前記光伝送路を介して前記加入者側装置に送信する複数の送信回路と、
前記受信回路で受信した上りフレームを前記送受信回路へ転送し、前記送受信回路で受信した下りフレームを前記送信回路へ転送するフレーム転送処理部と、
下りフレームの宛先となるユーザ装置または加入者側装置を識別する宛先ＩＤと、前記ユーザ装置が接続された加入者側装置または宛先となる加入者側装置を識別する識別子情報と、前記下りフレームの出力先の伝送系統を示す転送指示情報とを互いに対応付けて登録したテーブルと
を備え、
前記フレーム転送処理部は、
前記送受信回路で受信した下りフレームの宛先ＩＤと対応付けられた識別子情報および転送指示情報を前記テーブルから取得して、前記下りフレームに前記識別子情報を付与し、前記下りフレームを前記複数の送信回路のうち前記転送指示情報によって示される伝送系統の送信回路へ転送する、局側装置において、
前記複数の伝送系統ごとに設けられた複数の入力ＦＩＦＯおよび出力ＦＩＦＯと、
前記下りフレームのフレームデータを格納するメモリと
をさらに備え、
前記フレーム転送処理部は、
前記送受信回路で受信した下りフレームの宛先ＩＤと対応付けられた識別子情報および転送指示情報を前記テーブルから取得して前記下りフレームに書き込み、前記下りフレームに書き込まれた前記転送指示情報によって示される伝送系統の入力ＦＩＦＯまたは出力ＦＩＦＯへ前記下りフレームを書き込む一方、内部で生成される制御情報に従って前記入力ＦＩＦＯからの前記出力ＦＩＦＯへのフレームデータの転送、前記入力ＦＩＦＯから前記メモリへのフレームデータの転送、前記メモリから前記出力ＦＩＦＯへのフレームデータの転送を制御し、前記出力ＦＩＦＯに書き込まれた前記下りフレームを読み出してその出力ＦＩＦＯが属する伝送系統の送信回路へ転送する
ことを特徴とする局側装置。
【請求項１０】
請求項９に記載された局側装置において、
前記フレーム転送処理部は、
前記上位装置からの下りフレームに含まれている前記宛先ＩＤをキーとして、前記宛先ＩＤと対応付けられた前記識別子情報および前記転送指示情報を前記テーブルから読み出す宛先ＩＤ検索部と、
前記宛先ＩＤ検索部によって読み出された前記識別子情報と前記転送指示情報とを前記上位装置からの下りフレームに書き込む情報書込部と、
前記情報書込部によって前記下りフレームに書き込まれた前記転送指示情報および前記アクセス調停部からの制御信号によって示される伝送系統の入力ＦＩＦＯまたは出力ＦＩＦＯへ前記下りフレームを書き込むＦＩＦＯ書込制御部と、
前記複数の伝送系統ごとに設けられ、自己が属する伝送系統の前記出力ＦＩＦＯに書き込まれた下りフレームを読み出し、この読み出した前記下りフレームを自己が属する伝送系統の送信回路へ転送する出力ＦＩＦＯ読出制御部と、
前記ＦＩＦＯ書込制御部による前記出力ＦＩＦＯへの下りフレームの書き込みを仲介する一方、前記入力ＦＩＦＯからの前記出力ＦＩＦＯへのフレームデータの転送、前記入力ＦＩＦＯから前記メモリへのフレームデータの転送、前記メモリから前記出力ＦＩＦＯへのフレームデータの転送を制御するアクセス調停部と
をさらに備えることを特徴とする局側装置。
【請求項１１】
請求項１０に記載された局側装置において、
前記アクセス調停部は、
前記入力ＦＩＦＯに書き込まれたフレームデータのデータサイズの合計が所定の値より大きくなった場合に当該入力ＦＩＦＯ内のデータをまとめて前記メモリに転送する
ことを特徴とする局側装置。
【請求項１２】
請求項１１に記載された局側装置において、
前記ＦＩＦＯ書込制御部は、
前記情報書込部によって前記下りフレームに書き込まれた前記転送指示情報が前記複数の伝送系統の全てを示していた場合、全ての前記伝送系統の入力ＦＩＦＯもしくは出力ＦＩＦＯへ前記下りフレームを書き込む
ことを特徴とする局側装置。
【請求項１３】
請求項１１に記載された局側装置において、
前記フレーム転送処理部は、
前記上位装置からの下りフレームに書き込まれた前記下りフレームの優先度を示す情報に基づいて前記下りフレームの優先度の種別を判定する優先度判定部と、
前記優先度判定部によって判定された前記下りフレームの優先度の種別を示す優先度情報を前記上位装置からの下りフレームに書き込む下り優先度指示部とを備え、
前記入力ＦＩＦＯは、
前記伝送系統ごとに前記優先度の種別に応じた個数の入力ＦＩＦＯ回路を備え、
前記出力ＦＩＦＯは、
前記伝送系統ごとに前記優先度の種別に応じた個数の出力ＦＩＦＯ回路を備え、
前記ＦＩＦＯ書込制御部は、
前記下りフレームに書き込まれた前記転送指示情報と前記優先度情報と前記アクセス調停部からの制御信号とによって示される入力ＦＩＦＯ回路または出力ＦＩＦＯ回路へ前記下りフレームを書き込み、
前記出力ＦＩＦＯ読出制御部は、
自己が属する伝送系統の出力ＦＩＦＯ回路のうち高優先側の出力ＦＩＦＯ回路からの読み出しを優先してその出力ＦＩＦＯ回路に書き込まれている下りフレームを読み出す
ことを特徴とする局側装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信技術に関する。より具体的には、事業者側ネットワーク（サービス網）の上位装置とＰＯＮ（Passive Optical Network）システムとを接続する局側装置（Optical Line Terminal。以下、「ＯＬＴ」という。）およびＯＬＴにおけるフレーム転送技術に関する。
【背景技術】
【０００２】
２００９年にＩＥＥＥ８０２．３ａｖにおいて１０Ｇ−ＥＰＯＮ（10 Gigabit Ethernet Passive Optical Network。「Ethernet」は登録商標。）の標準化が完了した。１０Ｇ−ＥＰＯＮの特徴は、既に広く普及しているＧＥ−ＰＯＮ（Gigabit Ethernet Passive Optical Network：非特許文献１参照。）の１０倍の高速伝送が可能なことである。さらに、既存のＧＥ−ＰＯＮと１０Ｇ−ＥＰＯＮを混在させて利用できるという特徴がある。【０００３】
ＧＥ−ＰＯＮと１０Ｇ−ＥＰＯＮを混在させて利用する場合は、１Ｇ下り信号と１０Ｇ下り信号で異なる波長を使用するＷＤＭ技術を用い、１Ｇ下り信号間と１０Ｇ下り信号間のそれぞれにおいてＴＤＭ技術を用いる。上り信号においては、１Ｇ上り信号と１０Ｇ上り信号で同一の波長を使用し、１Ｇ上り信号と１０Ｇ上り信号をまとめてＴＤＭＡ技術を用いる。すなわち、１Ｇ下り信号、１０Ｇ下り信号、および、上り信号で異なる３種類の波長を用いる。【０００４】
図４１は、従来の１０Ｇ−ＥＰＯＮシステムの構成例を示している。図４１に示すように、１０Ｇ−ＥＰＯＮでは、ＧＥ−ＰＯＮと１０Ｇ−ＥＰＯＮを混在させて利用できるため、１台のＯＬＴに１Ｇ−ＯＮＵ（Optical Network Unit）と１０Ｇ−ＯＮＵを接続することができる。
図４２は、従来のＧＥ−ＰＯＮ用のＯＬＴの構成を示すブロック図である（特許文献１参照）。図４３は、従来のＧＥ−ＰＯＮ用のＯＬＴで用いられるフレーム転送処理の要部構成を示すブロック図である。【０００５】
従来のＯＬＴでは、フレーム転送処理部６０で、下りフレームの宛先ＭＡＣアドレスにより、下りフレームの宛先ＯＮＵを決定する。このため、受信した上りフレームの送信元ＭＡＣアドレスを、ＭＡＣアドレス登録部６１Ａが、送信元ＯＮＵのＬＬＩＤ（Logical Link ID）に括りつけてＭＡＣアドレス検索テーブル６１Ｂへ登録しておく。そして、受信した下りフレームの宛先ＭＡＣアドレスが、ＭＡＣアドレス検索テーブル６１Ｂに登録済みであれば、ＭＡＣアドレス検索部６１Ｃで、そのＭＡＣアドレスに括りつけられたＬＬＩＤを宛先ＯＮＵと判断する機能が搭載されている。【０００６】
図４２のＯＬＴにおいて、第１の送受信回路５２は、ＰＯＮポート５１に接続されたＰＯＮを介してＯＮＵとの間でフレームを送受信するための回路である。
第２の送受信回路５８は、ＳＮＩ（Service Node Interface）側に設けられたＳＮＩポート５９を介して接続された事業者ネットワークＮＷとのインターフェースになる回路である。
フレーム分離部５３は、第１の送受信回路５２より受信されたフレームのうち、ＯＬＴ５０宛てのフレーム（ＰＯＮの制御に用いられる制御フレーム）を制御フレーム処理部５４へ送信するとともに、その他のフレームをフレーム転送処理部６０へ送信する処理部である。【０００７】
フレーム多重部５６は、フレーム転送処理部６０からの下りフレームと制御フレーム処理部５４からの制御フレームとを時分割的に多重し、第１の送受信回路５２に対して送信する処理部である。
フレーム転送処理部６０は、フレーム分離部５３と第２の送受信回路５８の双方から受信したフレームについて、それぞれの宛先ＭＡＣアドレスに基づき、フレームの転送処理を行う処理部である。【０００８】
制御フレーム処理部５４は、各ＯＮＵにＬＬＩＤを自動的に割り当てるための発見処理（Discoveryプロセス）や上り信号（ＯＮＵからＯＬＴ宛ての信号）の調停といった、ＰＯＮの制御に関する処理や、各ＯＮＵのＬＬＩＤ等のＰＯＮ−ＩＦポート情報を帯域割当処理部５５へ転送する処理を行う処理部である。
帯域割当処理部５５は、制御フレーム処理部５４からの要求に従い、ＯＮＵへ帯域（送信開始時刻と送信データ量）を割り当てる処理や、制御フレーム処理部５４から転送されたＰＯＮ−ＩＦポート情報を管理する処理を行う処理部である。【０００９】
また、図４３のフレーム転送処理部６０のうち、ＭＡＣアドレスの登録・検索を行うＭＡＣアドレス処理部６１において、ＭＡＣアドレス登録部６１Ａは、受信した上りフレームの送信元ＭＡＣアドレスに基づいてＭＡＣアドレス検索テーブル６１Ｂを検索し、送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル６１Ｂに登録されていない場合は新規に登録し、送信元ＭＡＣアドレスが既にＭＡＣアドレス検索テーブル６１Ｂに登録されている場合は登録情報を更新する（登録情報を変更する必要がない場合は、更新しないようにしてもよい）。
ＭＡＣアドレス検索テーブル６１Ｂには、各送信元ＭＡＣアドレスに対応するＯＮＵのＬＬＩＤが登録されている。【００１０】
ＭＡＣアドレス検索部６１Ｃは、受信した下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル６１Ｂから、対応するＬＬＩＤを読み出して、下りフレームに付与するＬＬＩＤを決定する。
レイテンシ吸収部６１Ｄは、受信した下りフレームに遅延を付加して、ＭＡＣアドレス検索部６１ＣでのＬＬＩＤ決定処理によるレイテンシを吸収する。
出力合成部６１Ｅは、レイテンシ吸収部６１Ｄから出力された下りフレームのプリアンブルに、ＭＡＣアドレス検索部６１Ｃで決定したＬＬＩＤを挿入することにより、送信する下りフレームに宛先ＬＬＩＤを付与する。【００１１】
１０Ｇ−ＥＰＯＮシステムにおいて、１Ｇ−ＯＮＵ宛と１０Ｇ−ＯＮＵ宛の下りフレームが混在した場合も同様に、宛先ＯＮＵのＬＬＩＤを決定することが可能であるが、そのＬＬＩＤがどちらの種類のＯＮＵのものなのかを別途確認して、該当のレートの下りフレーム出力から送信する必要がある。しかしながら、従来のＯＬＴにはそのような機能は搭載されていない。【００１２】
図４４は、従来のＯＬＴにＬＬＩＤからＯＮＵの種類を確認して該当のレートの下りフレーム出力から送信させるための機能を追加する場合の例として考えられるフレーム転送処理の要部構成（変更後）を示すブロック図である。従来のＯＬＴにおいて、下りフレームの宛先ＭＡＣアドレスから宛先ＯＮＵのＬＬＩＤを決定し、そのＬＬＩＤから下り送信速度情報を決定して、それらの情報を下りフレームに付加する回路を追加する場合（すなわち、１０Ｇ−ＥＰＯＮ対応とする場合）、フレーム転送処理部６０において、図４４のような、下り送信速度処理部６２が必要となると考えられる。【００１３】
図４４において、速度情報登録部６２Ａは、受信した上りフレームのプリアンブルから、送信元ＯＮＵのＬＬＩＤを取得し、送信元ＯＮＵのＬＬＩＤに対応する下り送信速度情報を、帯域割当処理部５５から読み出して、当該ＬＬＩＤと下り送信速度情報とを対応付けて、下り送信速度管理テーブル６２Ｂに登録する。
下り送信速度管理テーブル６２Ｂには、各ＯＮＵのＬＬＩＤに対応する下り送信速度情報が登録されている。
下り送信速度検索部６２Ｃは、下りフレームの宛先ＬＬＩＤに基づいて下り送信速度管理テーブル６２Ｂから下り送信速度情報を読み出して、送信する下りフレームの下り送信速度情報を決定する。【００１４】
第２のレイテンシ吸収部６２Ｄは、宛先ＬＬＩＤが付加された下りフレームに遅延を付加して、下り送信速度検索部６２Ｃでの下り送信速度決定処理によるレイテンシを吸収する。
第２の出力合成部６２Ｅは、第２のレイテンシ吸収部６２Ｄから出力された下りフレームに、下り送信速度検索部６２Ｃでの検索により読み出された下り送信速度情報を付与する。
下りフレームは、付与された下り送信速度情報に従って、所定の速度でＰＯＮへ送出される。【００１５】
なお、この図４４では、速度情報登録部６２Ａに対して、上りフレームと帯域割当処理部５５から下り送信速度情報が入力されているが、このような登録用の回路（速度情報登録部６２Ａ）は必ずしも必要ではない。ＯＬＴ５０を制御・管理するソフトウェアが、ＬＬＩＤごとの下り送信速度情報を把握しているので、このソフトウェアにより、下り送信速度管理テーブル６２Ｂに必要な情報を書き込むことが可能である。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００９−２６０６６８号公報
【非特許文献】
【００１７】
【非特許文献１】「技術基礎講座［GE-PON技術］第１回 PONとは」、ＮＴＴ技術ジャーナル、Vol.17、No.8、pp.71-74、2005
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、前述した従来技術では、１台のＯＬＴに１Ｇ−ＯＮＵと１０Ｇ−ＯＮＵを接続する場合、送信速度決定処理を実行するためのハードウェアの追加が必要となる。この送信速度決定処理を実行するためのハードウェアは、例えば図４４に示した下り送信速度処理部６２のように、ＬＬＩＤ決定処理を実行するＭＡＣアドレス処理部６１と同様の回路規模を持つものとなる。
したがって、ＯＬＴの回路規模が大きくなり、装置が大型化するという問題点があった。また、このような回路規模の増大に起因して、消費電力、フレーム転送遅延時間、さらには装置コストなどが増大するという問題点があった。【００１９】
また、上述したフレーム転送処理部６０を設けたＯＬＴでは、下り送信速度情報に合わせて下りフレームの出力ポートを複数設ける構成とすることが考えられる。しかし、下りの出力ポートを複数設けたＯＬＴでは、下りフレームの宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスだった場合、入力フレームのコピーを行って複数の出力ポートから出力することが必要であり、そのための回路の搭載も必要となる。【００２０】
このため、１０Ｇ−ＥＰＯＮシステムでは、ＯＬＴの回路規模が大きくなり、装置が大型化するという問題点があった。また、このような回路規模の増大に起因して、消費電力、フレーム転送遅延時間、さらには装置コストなどが増大するという問題点があった。【００２１】
さらに、ＯＬＴ内で下りフレームを一時的にバッファリングするためのバッファとしてＤＲＡＭ等の大容量メモリを使用する場合、大容量メモリへのwrite/readアクセスの実効スループットがデータバスの速度より小さくなり、特に短フレームが連続入力すると、極端に実効スループットが低下するという問題がある。【００２２】
本発明は、上述の課題を解決するためのものであり、第１には、回路規模の増大を抑制しつつ、伝送速度の異なるＯＮＵの中から宛先となるＯＮＵを選択して下りフレームを転送することができるフレーム転送技術を提供することを目的とする。【００２３】
また、第２には、回路規模の増大を抑制し、できる限り小さな回路規模で、複数の下り出力ポートを有する光伝送システム、例えば、１Ｇ−ＯＮＵ宛と１０Ｇ−ＯＮＵ宛の下りフレームが混在する１０Ｇ−ＥＰＯＮシステムに対応することができ光伝送システムにおける局側装置を提供することを目的とする。【００２４】
また、第３には、回路規模の増大を抑制し、できる限り小さな回路規模で、複数の下り出力ポートを有する光伝送システム、例えば、１Ｇ−ＯＮＵ宛と１０Ｇ−ＯＮＵ宛の下りフレームが混在する１０Ｇ−ＥＰＯＮシステムに対応することができ、かつ実効スループットの極端な低下を避けることができる光伝送システムにおける局側装置を提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明にかかるＯＬＴは、光伝送路を介して接続された加入者側装置からの上りフレームを受信する受信回路と、インターフェースを介して接続された上位装置への上りフレームを送信するとともに、前記インターフェースを介して前記上位装置からの下りフレームを受信する送受信回路と、複数の伝送系統ごとに設けられ、前記下りフレームを前記光伝送路を介してそれぞれ予め設定された伝送速度で前記光伝送路を介して前記加入者側装置に送信する複数の送信回路と、前記受信回路で受信した上りフレームを前記送受信回路へ転送し、前記送受信回路で受信した下りフレームを前記送信回路へ転送するフレーム転送処理部と、下りフレームの宛先となるユーザ装置または加入者側装置を識別する宛先ＩＤと、前記ユーザ装置が接続された加入者側装置または宛先となる加入者側装置を識別する識別子情報と、前記下りフレームの出力先の伝送系統を示す転送指示情報とを互いに対応付けて登録したテーブルとを備え、前記フレーム転送処理部は、前記送受信回路で受信した下りフレームの宛先ＩＤと対応付けられた識別子情報および転送指示情報を前記テーブルから取得して、前記下りフレームに前記識別子情報を付与し、前記下りフレームを前記複数の送信回路のうち前記転送指示情報によって示される伝送系統の送信回路へ転送することを特徴とする。【００２６】
また、本発明にかかるＯＬＴは、  前記複数の伝送系統ごとに設けられた複数の入力ＦＩＦＯおよび出力ＦＩＦＯと、前記下りフレームのフレームデータを格納するメモリとをさらに備え、前記フレーム転送処理部は、前記送受信回路で受信した下りフレームの宛先ＩＤと対応付けられた識別子情報および転送指示情報を前記テーブルから取得して前記下りフレームに書き込み、前記下りフレームに書き込まれた前記転送指示情報によって示される伝送系統の入力ＦＩＦＯまたは出力ＦＩＦＯへ前記下りフレームを書き込む一方、内部で生成される制御情報に従って前記入力ＦＩＦＯからの前記出力ＦＩＦＯへのフレームデータの転送、前記入力ＦＩＦＯから前記メモリへのフレームデータの転送、前記メモリから前記出力ＦＩＦＯへのフレームデータの転送を制御し、前記出力ＦＩＦＯに書き込まれた前記下りフレームを読み出してその出力ＦＩＦＯが属する伝送系統の送信回路へ転送するようにしてもよい。【００２７】
本発明にかかるフレーム転送方法は、光伝送路を介して接続された加入者側装置からの上りフレームを受信する受信回路と、インターフェースを介して接続された上位装置への上りフレームを送信するとともに、前記インターフェースを介して前記上位装置からの下りフレームを受信する送受信回路と、  複数の伝送系統ごとに設けられ、前記下りフレームを前記光伝送路を介してそれぞれ予め設定された伝送速度で前記光伝送路を介して前記加入者側装置に送信する複数の送信回路とを備え、前記加入者側装置と前記上位装置との間でやり取りするフレームを相互に転送処理する局側装置において用いられるフレーム転送方法であって、下りフレームの宛先となるユーザ装置または加入者側装置を識別する宛先ＩＤと、前記ユーザ装置が接続された加入者側装置または宛先となる加入者側装置を識別する識別子情報と、前記下りフレームの出力先の伝送系統を示す転送指示情報とを互いに対応付けてテーブルに登録するステップと、前記送受信回路で受信した下りフレームの宛先ＩＤと対応付けられた識別子情報および転送指示情報を前記テーブルから取得して、前記下りフレームに前記識別子情報を付与し、前記下りフレームを前記複数の送信回路のうち前記転送指示情報によって示される伝送系統の送信回路へ転送するステップとを備えることを特徴とする。
【発明の効果】
【００２８】
本発明によれば、テーブルからの読み出し（検索）だけで、下りフレームの宛先となる加入者側装置を識別する識別子情報（ＬＬＩＤ）と下りフレームの出力先の伝送系統を示す転送指示情報（下り出力先選択情報）を取得することができるので、ＯＬＴの回路規模をほとんど増大させることなく、下りフレームの伝送系統を容易に特定することができる。したがって、１台のＯＬＴにより、伝送速度の異なるＯＮＵの中から宛先となるＯＮＵを選択して下りフレームを転送することが可能となる。
【００２９】
また、本発明によれば、回路規模の増大を抑制し、できる限り小さな回路規模で、１Ｇ−ＯＮＵ宛と１０Ｇ−ＯＮＵ宛の下りフレームが混在する１０Ｇ−ＥＰＯＮシステムに対応することができる。【００３０】
また、本発明によれば、実効スループットの極端な低下を避けることができる。
【図面の簡単な説明】
【００３１】
【図１】図１は、第１の実施の形態にかかるＰＯＮシステムの構成を示すブロック図である。
【図２】図２は、ＰＯＮ区間で伝送されるフレームの構成例を示す図である。
【図３】図３は、第１の実施の形態にかかるＯＬＴの構成を示すブロック図である。
【図４】図４は、フレーム転送処理部の構成例を示すブロック図である。
【図５】図５は、ＭＡＣアドレス検索テーブルの構成例を示す図である。
【図６】図６は、下りフレームの出力先決定手順を示すフローチャートである。
【図７】図７は、ＭＡＣアドレス検索テーブルの一構成例を示す図である。
【図８】図８は、ＭＡＣアドレス検索部の一構成例を示す図である。
【図９】図９は、ＭＡＣアドレス検索テーブルとＭＡＣアドレス検索部の構成例を示す図である。
【図１０】図１０は、ＭＡＣアドレス検索テーブルの構成例を示す図である。
【図１１】図１１は、ＭＡＣアドレス検索テーブルとＭＡＣアドレス登録部の構成例を示す図である。
【図１２】図１２は、ＭＡＣアドレス検索処理を示すタイムチャートである。
【図１３】図１３は、第２の実施の形態にかかるＯＬＴの構成を示すブロック図である。
【図１４】図１４は、上り入力部から出力される上りフレームの構成例を示す図である。
【図１５】図１５は、ＭＡＣアドレス登録処理を示すフローチャートである。
【図１６】図１６は、ＭＡＣアドレス登録処理を示すタイムチャートである。
【図１７】図１７は、通信開始時にＯＮＵから通知された制御フレームによりＯＮＵの下り出力先選択情報を取得する手順を説明するシーケンス図である。
【図１８】図１８は、通信開始時にＯＮＵから通知された制御フレームによりＯＮＵの下り出力先選択情報を取得する手順を説明するシーケンス図である。
【図１９】図１９は、第３の実施の形態にかかるＯＬＴで用いられるＭＡＣアドレス検索テーブルの構成例を示す図である。
【図２０】図２０は、第３の実施の形態にかかるＯＬＴで用いられるＭＡＣアドレス検索テーブルの構成例を示す図である。
【図２１】図２１は、ＭＡＣアドレス登録手順を示す他のフローチャートである。
【図２２】図２２は、エージング処理手順を示すフローチャートである。
【図２３】図２３は、ＭＡＣアドレス検索テーブルにおけるエントリの変遷を示すタイムチャートである。
【図２４】図２４は、第４の実施の形態にかかる局側装置（ＯＬＴ）を用いたＰＯＮシステムの構成を示すブロック図である。
【図２５】図２５は、第４の実施の形態にかかるＯＬＴの構成例を示すブロック図である。
【図２６】図２６は、第４の実施の形態にかかるＯＬＴにおけるフレーム転送処理部の構成例を示すブロック図である。
【図２７】図２７は、ＭＡＣアドレス検索テーブルの構成例を示す図である。
【図２８】図２８は、下りフレームの宛先ＬＬＩＤと出力先の決定手順を示すフローチャートである。
【図２９】図２９は、下り転送指示部から出力されるフレームのフォーマット例を示す図である。
【図３０】図３０は、第５の実施の形態にかかるＯＬＴの構成例を示すブロック図である。
【図３１】図３１は、第５の実施の形態にかかるＯＬＴにおけるフレーム転送処理部の構成例を示すブロック図である。
【図３２】図３２は、ＭＡＣアドレス検索テーブルへの登録情報の自動設定の手順を示すフローチャートである。
【図３３】図３３は、第６の実施の形態にかかるＯＬＴにおけるフレーム転送処理部の構成例を示すブロック図である。
【図３４】図３４は、下り優先度指示部から出力されるフレームのフォーマット例を示す図である。
【図３５】図３５は、第７の実施の形態にかかるＯＬＴにおけるフレーム転送処理部の構成例を示すブロック図である。
【図３６】図３６は、フレーム転送処理部におけるアクセス調停部の構成例を示すブロック図である。
【図３７】図３７は、アクセス調停部の状態遷移を説明する図である。
【図３８】図３８は、第８の実施の形態にかかるＯＬＴにおけるフレーム転送処理部の構成例を示すブロック図である。
【図３９】図３９は、第９の実施の形態にかかるＯＬＴにおけるフレーム転送処理部の構成例を示すブロック図である。
【図４０】図４０は、下り優先度指示部から出力されるフレームのフォーマット例を示す図である。
【図４１】図４１は、従来の１０Ｇ−ＥＰＯＮシステムの構成例を示す図である。
【図４２】図４２は、従来のＧＥ−ＰＯＮ用のＯＬＴの構成を示すブロック図である。
【図４３】図４３は、従来のＧＥ−ＰＯＮ用のＯＬＴで用いられるフレーム転送処理部の構成例を示すブロック図である。
【図４４】図４４は、従来のＧＥ−ＰＯＮ用のＯＬＴのフレーム転送処理部に１０Ｇ−ＥＰＯＮ対応の機能を追加する場合を想定したフレーム転送処理の要部構成を示すブロック図である。
【発明を実施するための形態】
【００３２】
［１．第１の実施の形態]
以下に、本発明の実施の形態について図面を参照して説明する。
本実施の形態にかかるＯＬＴは、光伝送路（ＰＯＮ）を介して複数の加入者側装置（ＯＮＵ）を接続するとともに、ＳＮＩを介して上位装置を接続し、これらＯＮＵと上位装置との間でやり取りするフレームを相互に転送処理するＯＬＴであって、ＰＯＮを介してＯＮＵからの上りフレームを受信する受信回路と、予め設定された伝送速度ごとに設けられて、ＯＮＵへの下りフレームを、ＰＯＮを介して当該伝送速度で送信する複数の送信回路と、ＳＮＩを介して当該上位装置へ上りフレームを送信するとともに、当該ＳＮＩを介して当該上位装置からの下りフレームを受信する送受信回路と、受信回路で受信した上りフレームを送受信回路へ転送し、送受信回路で受信した下りフレームを送信回路へ転送するフレーム転送処理部とを備え、フレーム転送処理部に、ＯＮＵと接続されたユーザ装置またはＯＮＵに個別のアドレス（宛先ＩＤ）ごとに、当該ＯＮＵの識別子情報（ＬＬＩＤ）および転送指示情報（下り出力先選択情報）が登録されているアドレス（宛先ＩＤ）検索テーブル（テーブル）を含み、送受信回路で受信した下りフレームの宛先アドレスと対応するＬＬＩＤおよび下り出力先選択情報をアドレス検索テーブルから取得して、当該ＬＬＩＤを当該下りフレームに付与した後、送信回路のうち当該下り出力先選択情報と対応する送信回路へ転送するようにしたものである。
【００３３】
なお、ＯＮＵと接続されたユーザ装置またはＯＮＵに個別のアドレスとしては、例えば、ＭＡＣアドレスを用いることができる。このアドレスは、ＯＮＵと接続されたユーザ装置またはＯＮＵが識別できるものであれば、ＭＡＣアドレスに限られず、例えば、ＶＬＡＮ（Ｖｉｒｔｕｒａｌ  ＬＡＮ：仮想ＬＡＮ）アドレス（ＶＬＡＮ  ＩＤ）やＩＰアドレスを用いることもできる。
また、上りフレームの送信元のユーザ装置または加入者側装置を識別するアドレスは、本発明における「送信元ＩＤ」に相当し、下りフレームの宛先となるユーザ装置または加入者側装置を識別するアドレスは、本発明における「宛先ＩＤ」に相当する。したがって、送信元ＩＤや宛先ＩＤとして、ＭＡＣアドレスやＶＬＡＮアドレス（ＶＬＡＮ  ＩＤ）、ＩＰアドレスを用いることができる。
【００３４】
［１．１．  ＰＯＮシステム］
まず、図１および図２を参照して、本発明の第１の実施の形態にかかるＰＯＮシステム１００について説明する。図１は、第１の実施の形態にかかるＰＯＮシステムの構成を示すブロック図である。図２は、ＰＯＮ区間で伝送されるフレームの構成例である。
【００３５】
図１に示すように、このＰＯＮシステム１００において、ＯＮＵｎ（ｎ＝１〜３）は、ＵＮＩ（User Network Interface）を介してユーザ装置ｎと接続されている。
各ＯＮＵは、光通信路を介して１つの光スプリッタに共通接続されており、さらにこの光スプリッタは、光通信路と光多重分離装置とを介して、１つのＯＬＴ１０と接続されている。
【００３６】
このＯＬＴ１０には、ＳＮＩ側に設けられたＳＮＩポートに、ＳＮＩを介して上位装置が接続されている。
また、上位装置には、事業者側のネットワーク（サービス網）ＮＷが接続されている。
【００３７】
このＰＯＮシステム１００のＰＯＮ区間、すなわちＯＮＵｎとＯＬＴ１０との間の区間では、図２に示すような構成のフレームでデータがやり取りされる。
図２において、プリアンブルは、ＥｔｈｅｒｎｅｔのプリアンブルにＬＬＩＤを埋め込んだものである。
【００３８】
ＬＬＩＤ（Logical Link ID）は、各ＯＮＵと１対１に対応する識別子である。ＯＮＵ登録（ＯＮＵがＯＬＴの配下となる）時にＯＬＴで決定され、ＯＬＴは自分の配下のＯＮＵでＬＬＩＤの重複が起こらないように管理している。
このＰＯＮシステムは、ＧＥ−ＰＯＮと同様に、ＭＰＣＰ（Multi Point Control Protocol）を使用して、一つの物理ポートに対し、ＯＬＴとＯＮＵとの間で複数のロジカルリンクを確立することができる。個々のロジカルリンクは、ＬＬＩＤ（Logical Link ID）によって識別される。このＬＬＩＤは、各ロジカルリンクに一意に割り当てられる識別子で、フレームがＰＯＮ区間に送出される前にＯＬＴあるいはＯＮＵで付与されて、プリアンブルに格納される。これによって、ＬＬＩＤは、ＯＬＴにとっては、ユーザ装置が接続されたＯＮＵまたはデータの宛先となるＯＮＵを識別するための識別子情報として作用する。
【００３９】
ＶＬＡＮタグは、ＶＬＡＮ情報を含むタグである。タグがついていない場合やタグが複数ついている場合もある。このＶＬＡＮタグは、ＴＰＩＤ、ＴＣＩを含んでいる。
ＴＰＩＤ（Tag Protocol ID）は、ＶＬＡＮタグが続くことを示すＥｔｈｅｒ  Ｔｙｐｅ値である。通常は０ｘ８１００である。
ＴＣＩ（Tag Control Information）は、ＶＬＡＮタグ情報である。このＴＣＩは、ＰＣＰ、ＣＦＩ、ＶＩＤを含んでいる。
【００４０】
ＰＣＰ（Priority Code Point）は、当該フレームの優先度である。
ＣＦＩ（Canonical Format Indicator）は、ＭＡＣヘッダ内のＭＡＣアドレスが標準フォーマットに従っているかどうかを示す値である。
ＶＩＤまたはＶＬＡＮ  ＩＤ（VLAN Identifier）は、フレームが属するＶＬＡＮを指定する値である。
Ｔｙｐｅは、上位プロトコルの種別を示すＥｔｈｅｒ  Ｔｙｐｅ値である。
【００４１】
Ｐａｙｌｏａｄは、送信元ユーザ機器のＩＰアドレスおよび宛先のＩＰアドレスを含むようにしてもよい。
上述したように、ＭＡＣアドレスに代えて、ＶＬＡＮアドレスやＩＰアドレスを用いる場合は、上述した構成を有するフレームに含まれたＶＩＤやＩＰアドレスを用いればよい。
【００４２】
［１．２．第１の実施の形態にかかるＯＬＴ］
次に、図３を参照して、本実施の形態にかかるＯＬＴ１０の構成について説明する。図３は、第１の実施の形態にかかるＯＬＴの構成を示すブロック図である。
本実施の形態にかかるＯＬＴ１０における、従来のＯＬＴとの構成上の違いは、フレーム多重部、送信回路が、伝送速度の異なる伝送系統ごとに設けられ、さらにこれら異なる伝送系統ごとに設けられたフレーム多重部、送信回路に対応する構成のフレーム転送処理部を備えていることである。
【００４３】
図３を参照して、本実施の形態にかかるＯＬＴ１０の各処理部について説明する。
ＰＯＮポート１１は、ＰＯＮを介してＯＮＵとの間でフレームをやり取りするための回路である。
受信回路１２は、ＰＯＮおよびＰＯＮポート１１を介してＯＮＵからの上りフレームを受信するための回路である。
送信回路（０系）１７Ａおよび送信回路（１系）１７Ｂは、予め設定された伝送速度ごとに設けられて、ＰＯＮポート１１およびＰＯＮを介して、それぞれ、ＯＮＵ（０系）およびＯＮＵ（１系）へ、下りフレームを当該伝送速度で送信するための回路である。本発明において、０系は、伝送速度が１Ｇｂｐｓの伝送系統を示し、１系は、伝送速度が１０Ｇｂｐｓの伝送系統を示している。
【００４４】
ＳＮＩポート１９は、ＳＮＩを介して上位装置との間でフレームをやり取りする回路部である。
送受信回路１８は、ＳＮＩポート１９および上位装置を介して、事業者ネットワークＮＷとの間でフレームを送受信する回路部である。
【００４５】
フレーム分離部１３は、受信回路１２より入力されたフレームのうち、ＯＬＴ１０宛てのフレーム（ＰＯＮの制御に用いられる制御フレーム）を制御フレーム処理部１４へ送信するとともに、その他のフレームをフレーム転送処理部２０へ送信する処理部である。
フレーム多重部（０系）１６Ａは、フレーム転送処理部２０からのＯＮＵ（０系）宛の下りフレームと制御フレーム処理部１４からの制御フレームとを時分割的に多重し、送信回路（０系）１７Ａに対して送信する処理部である。
フレーム多重部（１系）１６Ｂは、フレーム転送処理部２０からのＯＮＵ（１系）宛の下りフレームと制御フレーム処理部１４からの制御フレームとを時分割的に多重し、送信回路（１系）１７Ｂに対して送信する処理部である。
【００４６】
フレーム転送処理部２０は、受信回路１２で受信されてフレーム分離部１３から入力された上りフレームを送受信回路１８へ転送処理し、送受信回路１８から受信された下りフレームを、ＭＡＣアドレス検索テーブル２３から取得した当該フレームの宛先ＭＡＣアドレスと対応する下り出力先選択情報に基づいて、フレーム多重部１６Ａ，１６Ｂ（０系または１系）のいずれかへ転送処理する処理部である。この下り出力先選択情報は、本発明における転送指示情報に相当し、互いに異なる伝送速度を有する複数の伝送系統、すなわち、伝送速度が１Ｇｂｐｓの伝送系統と伝送速度が１０Ｇｂｐｓの伝送系統のいずれかを示す情報である。
【００４７】
制御フレーム処理部１４は、各ＯＮＵにＬＬＩＤを自動的に割り当てるための発見処理（Discoveryプロセス）や上り信号（ＯＮＵからＯＬＴ宛ての信号）の調停といった、ＰＯＮの制御に関する処理を行う処理部である。
帯域割当処理部１５は、制御フレーム処理部１４からの要求に従い、ＯＮＵへの帯域（送信開始時刻と送信データ量）割当や、制御フレーム処理部１４から転送されたＰＯＮ−ＩＦポート情報の管理を行う処理部である。
【００４８】
［１．３．  第１の実施の形態にかかるＯＬＴの動作］
次に、図４−図６を参照して、本実施の形態にかかるＯＬＴ１０のフレーム転送処理について詳細に説明する。図４は、フレーム転送処理部の構成例を示すブロック図である。図５は、ＭＡＣアドレス検索テーブルの構成例である。図６は、下りフレームの出力先決定手順を示すフローチャートである。
【００４９】
ここでは、フレーム転送処理部２０が、下りフレームの出力先を決定する動作について説明する。
フレーム転送処理部２０は、受信した下りフレームをどの送信回路１７Ａ，１７Ｂから送信するのか、すなわち速度の異なるどの下り系統へ出力するのかを、次のようにして決定する。
【００５０】
フレーム転送処理部２０は、図５に示すＭＡＣアドレス検索テーブル２２を備えている。このＭＡＣアドレス検索テーブル２２は、本発明におけるテーブルに相当する。ＭＡＣアドレス検索テーブル２２には、ＯＮＵと接続されたユーザ装置のＭＡＣアドレスごとに、下り出力先選択情報、ＬＬＩＤ、およびエントリ有効／無効が登録されている。エントリ有効／無効は、当該エントリの有効／無効を示す情報である。「エントリ無効」の場合は、このエントリのＭＡＣアドレス、下り出力先選択情報、ＬＬＩＤになんらかの値が記載されていても「このエントリは空いている」ということを表す。
【００５１】
ＭＡＣアドレス検索部２３は、受信した下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル２２からＬＬＩＤと下り出力先選択情報を読み出して、下りフレームの宛先ＬＬＩＤと出力先を、図６の手順により決定する。決定されたＬＬＩＤの情報は、宛先ＬＬＩＤとしてＬＬＩＤ付与部２５へ与えられる。
【００５２】
図６における下りフレームの下り出力先決定手順において、ＭＡＣアドレス検索部２３は、まず、ＭＡＣアドレス検索テーブル２２のうち、受信した下りフレームの宛先ＭＡＣアドレスのエントリ有効／無効に基づいて、当該宛先ＭＡＣアドレスがＭＡＣアドレス検索テーブル２２に登録されているか確認する（ステップ１００）。
【００５３】
ここで、エントリ有効／無効として「有効」状態が設定されており、当該宛先ＭＡＣアドレスが登録されている場合（ステップ１００：ＹＥＳ）、ＭＡＣアドレス検索部２３は、ＭＡＣアドレス検索テーブル２２から当該宛先ＭＡＣアドレスに対応するＬＬＩＤを取得し、下りフレームの宛先ＬＬＩＤとして特定する（ステップ１０１）。
続いて、ＭＡＣアドレス検索部２３は、ＭＡＣアドレス検索テーブル２２から当該宛先ＭＡＣアドレスに対応する下り出力先選択情報を取得して、当該下りフレームの出力系統を特定し（ステップ１０２）、一連の処理を終了する。
【００５４】
一方、エントリ有効／無効として「有効」状態が設定されているどのエントリにおいても、ＭＡＣアドレス欄が当該宛先ＭＡＣアドレスに一致しない場合（ステップ１００：ＮＯ）、ＭＡＣアドレス検索部２３は、当該下りフレームの破棄を決定し（ステップ１０３）、一連の処理を終了する。
【００５５】
このような下りフレームの下り出力先決定手順と並行して、下りレイテンシ吸収部２４は、受信した下りフレームに遅延を付加して、ＭＡＣアドレス検索部２３での下り出力先決定処理によるレイテンシを吸収する。
ＬＬＩＤ付与部２５は、ＭＡＣアドレス検索部２３で決定したＬＬＩＤに従って、下りレイテンシ吸収部２４からの下りフレームに宛先ＬＬＩＤを付与する。
下り出力先制御部２６は、ＭＡＣアドレス検索部２３で決定した下り出力先選択情報に従って、該当する０系の下り出力タイミング調整部２７Ａ、または１系の下り出力タイミング調整部２７Ｂへ、ＬＬＩＤ付与部２５からの下りフレームを転送する。
【００５６】
各下り出力タイミング調整部２７Ａ，２７Ｂは、各下りフレームに含まれているＰＣＰなどで決まる優先度に基づいて、各下りフレームの出力順序を調整して、該当するフレーム多重部１６Ａ，１６Ｂへ下りフレームを転送する。例えば、１０Ｇ−ＯＮＵと１Ｇ−ＯＮＵが混在するシステムであれば、１０Ｇ−ＯＮＵについては１０Ｇ（８０２．３ａｖ仕様）出力、１Ｇ−ＯＮＵについては１Ｇ（８０２．３ａｈ仕様）出力を指定すれば良い。
ＭＡＣアドレス検索部２３で破棄と判定された場合、下り出力先制御部２６は、当該下りフレームの廃棄処理を行う。
【００５７】
ＭＡＣアドレス検索テーブル２２については、ＭＡＣアドレス登録部２１が、受信した上りフレームから送信元ＭＡＣアドレスおよびＬＬＩＤを取得し、当該ＬＬＩＤとこのＬＬＩＤに対応する下り出力先選択情報とを、当該送信元ＭＡＣアドレスと対応付けて、ＭＡＣアドレス検索テーブル２２に登録する。下り出力先選択情報は、例えば、通信開始時にＯＮＵから通知された制御フレームにより、ＯＮＵの下り出力先選択情報を取得しておけばよい。
【００５８】
本実施例の構成では、ＭＡＣアドレス検索テーブル２２の値は、ＯＬＴ１０を制御・管理するソフトウェアにより設定する。具体的には、ＭＡＣアドレス登録部２１が、図５に示したような、ＭＡＣアドレス検索テーブル２２に登録しようとする情報を、レジスタにセットして、ＭＡＣアドレス設定要求フラグを立てると、ソフトウェアがＭＡＣアドレス検索テーブル２２に情報を書き込んで、ＭＡＣアドレス設定完了フラグを立てる。このようにして、ＬＬＩＤごとに、下りフレームの宛先ＭＡＣアドレスと下り出力先選択情報を管理して、必要な情報をＭＡＣアドレス検索テーブル２２に登録する。
【００５９】
［１．４．  ＭＡＣアドレスの検索および登録処理］
以下に、本実施の形態にかかるＯＬＴにおけるＭＡＣアドレスの検索および登録処理について、さらに詳細に説明する。
[１．４．１．  公知のアドレス検索技術］
従来のＭＡＣアドレス検索技術では、フレーム転送装置においてＭＡＣアドレスの検索に用いるテーブルのエントリ数が大きくなると、検索に要する処理時間が大きくなる、もしくは、処理時間を短縮するために同じ回路を多数搭載しなければならなくなり、回路規模及び消費電力が大きくなるという問題点があった。
【００６０】
例えば、エントリ数が１６３８４の場合、テーブルから１エントリ（１アドレス）ずつ読み出して、処理を行うと１６３８４回の読み出しが必要となる。ここで、ＯＬＴにおいて、１２５ＭＨｚのクロックで内部の回路を動かした場合、１６３８４回の読み出しには最低で８ｎｓ×１６３８４＝１３１０７２ｎｓの時間がかかることになる。ＧＥ−ＰＯＮで伝送するフレームの最短時間は、プリアンブルの時間を含めて８ｎｓ×７２＝５７６ｎｓ、フレーム間の最小間隔８ｎｓ×１２＝９６ｎｓを加えても６７２ｎｓである。
【００６１】
特に、ＭＡＣアドレス検索テーブルのように、上りフレームのＭＡＣアドレス登録と下りフレームのＭＡＣアドレス検索を同一のテーブルにおいて行う場合は、双方向のフレームを同時に処理することになる。このため、フレーム入力頻度が２倍になるので、処理を６７２ｎｓ÷２＝３３６ｎｓ以内に完了させるか、もしくは、複数フレームの判定処理を並行して行って、１フレーム当たりの平均処理時間を３３６ｎｓ以下にする必要がある。
【００６２】
また、これに対する一例として、ＭＡＣアドレス検索テーブルから複数のデータを並列的に読み出して処理する構成が考えられる。図７は、ＭＡＣアドレス検索テーブルの一構成例を示す図である。図８は、ＭＡＣアドレス検索部の一構成例を示す図である。
【００６３】
これら例では、ＭＡＣアドレス検索テーブルを８個のメモリ＃１〜＃８で構成し、それぞれのメモリに、アドレスを１ずつすらしたエントリアドレス８ｎ〜８ｎ＋７を付与してデータを格納している。また、これらデータごとに、選択回路＃１〜＃８および比較器＃１〜＃８を設けて、入力フレームから選択したＭＡＣアドレスとメモリから読み出したデータのＭＡＣアドレスとを、並列的に比較している。
【００６４】
この構成例によれば、各メモリから８個のデータを並列的に読み出すことができるため、全エントリ数が１６３８４の場合、読み出し回数を２０４８回に削減が可能となる。しかしながら、この場合でも、２０４８回の読み出しには最低で８ｎｓ×２０４８＝１６３８４ｎｓの時間がかかることになる。エントリの並列読み出し数を３２個に増やしても、最低で８ｎｓ×５１２＝４０９６ｎｓの時間がかかることになる。
【００６５】
したがって、ＧＥ−ＰＯＮにおける上記条件をクリアするためには、ＭＡＣアドレス検索テーブルから、より多くのエントリを並列的に読み出す必要がある。このため、このような同じ回路を多数搭載して処理時間を短縮することになるため、回路規模および消費電力が大きくなる。
【００６６】
[１．４．２．  ＭＡＣアドレス高速検索技術］
このような課題を解決するために、以下の技術によって、少ない回路規模および消費電力で、エントリ数の大きいＭＡＣアドレス検索テーブルの検索処理時間を短縮する。
【００６７】
（１）  ＭＡＣアドレス検索回路
図９は、ＭＡＣアドレス検索テーブルとＭＡＣアドレス検索部の構成例を示す図である。
【００６８】
ＭＡＣアドレス検索テーブル２２は、半導体メモリなどの記憶回路からなり、ＯＮＵと接続されたユーザ装置に個別のＭＡＣアドレスごとに、当該ＭＡＣアドレスおよび当該ＯＮＵの宛先情報を含むデータを記憶する機能を有している。
【００６９】
ＭＡＣアドレス検索テーブル２２には、データを格納するデータ格納領域としてＭ×Ｎ（Ｍは２以上の整数、Ｎは２以上の整数）個のエントリがマトリクス状に設けられている。これらエントリは、Ｎ個ずつＭ個のバケットに分割されており、また、これらエントリは、各バケットに属する同一エントリ番号のエントリをＭ個ずつＮ個の記憶領域に分割されている。各記憶領域は、それぞれ１つ以上の記憶回路（半導体メモリ）から構成されており、バケットは複数の記憶領域に跨って仮想的に設けられている。
【００７０】
図１０は、ＭＡＣアドレス検索テーブルの構成例を示す図である。データｉ＿ｊ（ｉ＝０，１，…，Ｍ−１、ｊ＝０，１，…，Ｎ−１）は、バケット番号ｉ、バケット内エントリ番号ｊに格納されている登録データを表わす。データｉ＿ｊの内訳は、ＯＮＵと接続されたユーザ装置もしくはＯＮＵのＭＡＣアドレスごとの、下り出力先選択情報、ＬＬＩＤ、およびエントリ有効／無効である。エントリ有効／無効は、当該エントリの有効／無効を示す情報である。「エントリ無効」の場合は、このエントリのＭＡＣアドレス、下り出力先選択情報、ＬＬＩＤになんらかの値が記載されていても、出力先判定に使用不可の値であり条件無しに書き込み可能である「このエントリは空いている」ということを表す。
【００７１】
各データは、当該データに含まれるＭＡＣアドレスからバケット振分用のハッシュ関数で特定されるバケット番号のバケットに属するエントリにそれぞれ記憶されている。ＭＡＣアドレス検索テーブル２２は、ＭＡＣアドレス検索部２３で選択されたバケットに属するすべてのエントリで記憶しているデータをそれぞれ読み出して並列的に出力する機能を有している。
【００７２】
（２）ＭＡＣアドレス検索部
ＭＡＣアドレス検索部２３は、上位装置から受信した下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル２２から対応するデータを検索する機能と、当該データから当該下りフレームに付加するための宛先情報を取得する機能とを有している。
【００７３】
このＭＡＣアドレス検索部２３は、主な回路部として、比較回路２３Ａ、検索応答処理回路２３Ｂ、および検索制御回路２３Ｃが設けられている。
【００７４】
比較回路２３Ａは、ＭＡＣアドレス検索テーブル２２の各バケットに設けられたＮ個のエントリに対応してＮ個設けられている。それぞれの比較回路２３Ａは、対応するエントリから読み出されたデータに含まれるＭＡＣアドレスと、下りフレームの宛先ＭＡＣアドレスとを比較し、その比較結果を検索応答処理回路２３Ｂへ出力する機能を有している。
【００７５】
検索応答処理回路２３Ｂは、各比較回路２３Ａからの比較結果に基づいて、ＭＡＣアドレス検索テーブル２２から並列的に出力されたデータのうち、宛先ＭＡＣアドレスと一致したＭＡＣアドレスを含むデータから宛先情報を取得し、ＭＡＣアドレス検索応答として出力する機能とを有している。
【００７６】
検索制御回路２３Ｃは、フレーム転送処理部２０からのＭＡＣアドレス検索要求に応じて、下りフレームの宛先ＭＡＣアドレスから、予め設定されているハッシュ関数に基づいて、当該宛先ＭＡＣアドレスと対応するバケット番号を特定する機能と、このバケット番号から、ＭＡＣアドレス検索テーブル２２のうち当該バケット番号と対応するバケットのエントリを示すデータ格納アドレス（読出アドレス）を算出する機能と、このデータ格納アドレスに基づき当該宛先ＭＡＣアドレスと対応するバケットを選択した読出要求を、ＭＡＣアドレス検索テーブル２２へ出力する機能とを有している。
【００７７】
図９の構成例では、ＭＡＣアドレス検索テーブル２２に、記憶領域としてバケット番号０〜５１１に対応する５１２（Ｎ＝５１２）個のバケットが設けられており、各バケットには、エントリ番号０〜３１に対応する３２個のエントリが設けられている。各記憶領域のデータ格納アドレスは、バケット番号と１対１に対応している。各エントリは、５１２ｗｏｒｄのデータ格納領域を有しており、ＭＡＣアドレス検索テーブル２２全体で、最大１６３８４個のデータの登録が可能である。
【００７８】
ここでは、バケット番号の最大値が５１１なので、バケット番号を特定するハッシュ関数は、例えば、ＭＡＣアドレスのＣＲＣ３２の下位９ビットを計算する関数式で構成すればよい。データ格納アドレスとバケット番号の関係は、（データ格納アドレス）＝（バケット番号）×ａとなる。ａは、記憶領域を構成する記憶回路（半導体メモリ）における、データ格納アドレスの間隔を示す係数であり、１以上の整数が用いられる。
【００７９】
検索制御回路２３Ｃは、ＭＡＣアドレス検索要求が入力されると、下りフレームの宛先ＭＡＣアドレスを基にバケット番号を算出してバケット振分けを行い、当該バケット番号と対応するデータ格納アドレス値を算出し、複数の記憶領域（記憶領域＃０〜記憶領域＃３１）内の当該データ格納アドレスに格納されたエントリの登録データを同一のタイミングで読み出す。
【００８０】
これにより、ＭＡＣアドレス検索テーブル２２のすべてのエントリを検索範囲とするのではなく、ＭＡＣアドレス検索テーブル２２のうち、検索対象ＭＡＣアドレスが格納されていると予測されるバケットだけに検索範囲を絞り込むことができる。
【００８１】
図９の例では、バケット振分けで求めたバケット番号は「１」、データ格納アドレス値は「ａ」である。したがって、バケット番号「１」のバケットに属する３２個のエントリから、データ１＿ｊ（ｊ＝０，１，…，３１）が同一のタイミングで読み出される。ＭＡＣアドレス検索テーブル２２から読み出された各データ１＿ｊは、それぞれ対応する比較回路２３Ａ（＃ｊ）に、同一のタイミングで入力される。
【００８２】
各比較回路２３Ａ（＃ｊ）は、データ１＿ｊに含まれるＭＡＣアドレスと下りフレームの宛先ＭＡＣアドレスとを比較し、それぞれの比較結果を同一のタイミングで出力する。検索応答処理回路２３Ｂは、これら比較回路２３Ａから同一のタイミングで入力された比較結果を基にして、当該バケット内に下りフレームの宛先ＭＡＣアドレスが登録されたエントリがあるか否かを判定する。宛先ＭＡＣアドレスと一致するＭＡＣアドレスを含むデータが見つかった場合、検索応答処理回路２３Ｂは、これら比較回路２３Ａから同一のタイミングで入力されたデータ１＿ｊのうち、ＭＡＣアドレスが一致したデータから宛先情報を取得し、ＭＡＣアドレス検索応答として出力する。
【００８３】
ＭＡＣアドレス検索応答は、下りフレームの宛先ＭＡＣアドレスが登録されたエントリの有無、および、当該エントリに登録されている下り出力先選択情報とＬＬＩＤを含んでいる。
【００８４】
前述した図４のＬＬＩＤ付与部２５は、下りレイテンシ吸収部２４から出力された下りフレームのプリアンブルに、このＭＡＣアドレス検索応答に含まれているＬＬＩＤを挿入することにより、送信する下りフレームに宛先ＬＬＩＤを付与する。
【００８５】
（３）ＭＡＣアドレス登録部
図１１は、ＭＡＣアドレス検索テーブルとＭＡＣアドレス登録部の構成例を示す図である。
【００８６】
ＭＡＣアドレス登録部２１は、ＯＮＵから受信した上りフレームの送信元ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル２２から対応するデータを検索する機能と、送信元ＭＡＣアドレスと一致したＭＡＣアドレスを含むデータが登録されていない場合には、当該上りフレームから取得した送信元ＭＡＣアドレスおよび宛先情報を含むデータを、ＭＡＣアドレス検索テーブル２２のうち当該バケット番号のバケットに属する空きエントリへ登録する機能とを有している。
【００８７】
このＭＡＣアドレス登録部２１は、主な回路部として、比較回路２１Ａ、検索応答処理回路２１Ｂ、および登録制御回路２１Ｃが設けられている。
【００８８】
比較回路２１Ａは、ＭＡＣアドレス検索テーブル２２の各バケットに設けられたＮ個のエントリに対応してＮ個設けられている。それぞれの比較回路２１Ａは、対応するエントリから読み出されたデータに含まれるＭＡＣアドレスと、下りフレームの宛先ＭＡＣアドレスとを比較し、その比較結果を検索応答処理回路２１Ｂへ出力する機能を有している。
【００８９】
検索応答処理回路２１Ｂは、各比較回路２１Ａからの比較結果に基づいて、ＭＡＣアドレス検索テーブル２２から並列的に出力されたデータのうち、宛先ＭＡＣアドレスと一致したＭＡＣアドレスを含むデータの登録有無を判定し、ＭＡＣアドレス検索応答として出力する機能とを有している。
【００９０】
登録制御回路２１Ｃは、フレーム転送処理部２０からのＭＡＣアドレス登録要求に応じて、上りフレームの送信元ＭＡＣアドレスから、予め設定されているハッシュ関数に基づいて、当該送信元ＭＡＣアドレスと対応するバケット番号を特定する機能と、このバケット番号から、ＭＡＣアドレス検索テーブル２２のうち当該バケット番号と対応するバケットのエントリを示すデータ格納アドレス（読出アドレス）を算出する機能と、このデータ格納アドレスに基づき当該宛先ＭＡＣアドレスと対応するバケットを選択した読出要求を、ＭＡＣアドレス検索テーブル２２へ出力する機能と、検索応答処理回路２１ＢからのＭＡＣアドレス検索応答が、登録なしを示す場合、当該上りフレームから取得した送信元ＭＡＣアドレスおよび宛先情報を含むデータを、ＭＡＣアドレス検索テーブル２２のうち当該バケット番号のバケットに属する空きエントリへ登録する機能とを有している。
【００９１】
図１１の構成例では、ＭＡＣアドレス検索テーブル２２に、記憶領域としてバケット番号０〜５１１に対応する５１２（Ｎ＝５１２）個のバケットが設けられており、各バケットには、エントリ番号０〜３１に対応する３２個のエントリが設けられている。各記憶領域のデータ格納アドレスは、バケット番号と１対１に対応している。各エントリは、５１２ｗｏｒｄのデータ格納領域を有しており、ＭＡＣアドレス検索テーブル２２全体で、最大１６３８４個のデータの登録が可能である。
【００９２】
ここでは、バケット番号の最大値が５１１なので、バケット番号を特定するハッシュ関数は、例えば、ＭＡＣアドレスのＣＲＣ３２の下位９ビットを計算する関数式で構成すればよい。データ格納アドレスとバケット番号の関係は（データ格納アドレス）＝（バケット番号）×ａとなる。ａは、記憶領域を構成する記憶回路（半導体メモリ）における、データ格納アドレスの間隔を示す係数であり、１以上の整数が用いられる。
【００９３】
登録制御回路２１Ｃは、ＭＡＣアドレス登録要求が入力されると、上りフレームの送信元ＭＡＣアドレスを基にバケット番号を算出してバケット振分けを行い、当該バケット番号と対応するデータ格納アドレス値を算出し、複数の記憶領域（記憶領域＃０〜記憶領域＃３１）内の当該データ格納アドレスに格納されたエントリの登録データを同一のタイミングで読み出す。
【００９４】
これにより、ＭＡＣアドレス検索テーブル２２のすべてのエントリを検索範囲とするのではなく、ＭＡＣアドレス検索テーブル２２のうち、検索対象ＭＡＣアドレスが格納されていると予測されるバケットだけに検索範囲を絞り込むことができる。
【００９５】
図１１の例では、バケット振分けで求めたバケット番号は「１」、データ格納アドレス値は「ａ」である。したがって、バケット番号「１」のバケットに属する３２個のエントリから、データ１＿ｊ（ｊ＝０，１，…，３１）が同一のタイミングで読み出される。ＭＡＣアドレス検索テーブル２２から読み出された各データ１＿ｊは、それぞれ対応する比較回路２１Ａ（＃ｊ）に、同一のタイミングで入力される。
【００９６】
各比較回路２１Ａ（＃ｊ）は、データ１＿ｊに含まれるＭＡＣアドレスと下りフレームの宛先ＭＡＣアドレスとを比較し、それぞれの比較結果を同一のタイミングで出力する。検索応答処理回路２１Ｂは、これら比較回路２１Ａから同一のタイミングで入力された比較結果を基にして、当該バケット内に下りフレームの送信元ＭＡＣアドレスが登録されたエントリがあるか否かを判定する。送信元ＭＡＣアドレスと一致するＭＡＣアドレスを含むデータの有無に応じて、検索応答処理回路２１Ｂは登録有無を示すＭＡＣアドレス検索応答を出力する。
【００９７】
登録制御回路２１Ｃは、このＭＡＣアドレス検索応答が登録なしを示す場合、送信元ＭＡＣアドレスから求めたバケット番号のバケットのうち、データが格納されていない空きエントリのデータ格納アドレスを計算する。エントリの空き状態については、比較回路２１Ａまたは検索応答処理回路２１Ｂにおいて、ＭＡＣアドレス検索テーブル２２から読み出したデータに基づき判定し、この判定結果をＭＡＣアドレス検索応答で登録制御回路２１Ｃへ通知すればよい。登録制御回路２１Ｃは、このようにして求めた空きエントリのデータ格納アドレスへ、上りフレームのＬＬＩＤとこのＬＬＩＤに予め対応付けられている下り出力先選択情報とを含む宛先情報を、当該送信元ＭＡＣアドレスと対応付けて登録する。当該バケット内の空きエントリが複数ある場合は、一例として、バケット内エントリ番号が最も小さい空きエントリに登録すればよい。
【００９８】
また、ＭＡＣアドレス検索応答が登録ありを示す場合、登録制御回路２１Ｃは、一致するＭＡＣアドレスが登録されているエントリのデータ格納アドレスに、当該上りフレームのＬＬＩＤとこのＬＬＩＤに予め対応付けられている下り出力先選択情報とを、当該送信元ＭＡＣアドレスと対応付けて上書き登録する。
【００９９】
（４）ＭＡＣアドレス検索部の動作
ＭＡＣアドレス検索部２３は、受信した下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル２２からＬＬＩＤと下り出力先選択情報を読み出して、下りフレームの宛先ＬＬＩＤと出力先を、図６の手順により決定する。
【０１００】
図６における下りフレームの下り出力先決定手順において、ＭＡＣアドレス検索部２３は、まず、ＭＡＣアドレス検索テーブル２２のうち、受信した下りフレームの宛先ＭＡＣアドレスのエントリ有効／無効に基づいて、当該宛先ＭＡＣアドレスがＭＡＣアドレス検索テーブル２２に登録されているか確認する（ステップ１００）。
【０１０１】
ここで、エントリ有効／無効として「有効」状態が設定されており、当該宛先ＭＡＣアドレスが登録されている場合（ステップ１００：ＹＥＳ）、ＭＡＣアドレス検索部２３は、ＭＡＣアドレス検索テーブル２２から当該宛先ＭＡＣアドレスに対応するＬＬＩＤを取得し、下りフレームの宛先ＬＬＩＤとして特定する（ステップ１０１）。決定されたＬＬＩＤの情報は、宛先ＬＬＩＤとしてＬＬＩＤ付与部２５へ与えられる。
【０１０２】
続いて、ＭＡＣアドレス検索部２３は、ＭＡＣアドレス検索テーブル２２から当該宛先ＭＡＣアドレスに対応する下り出力先選択情報を取得して、当該下りフレームの出力系統を特定し（ステップ１０２）、一連の処理を終了する。
【０１０３】
一方、エントリ有効／無効として「有効」状態が設定されているどのエントリにおいても、ＭＡＣアドレス欄が当該宛先ＭＡＣアドレスに一致しない場合（ステップ１００：ＮＯ）、ＭＡＣアドレス検索部２３は、当該下りフレームの破棄を決定し（ステップ１０３）、一連の処理を終了する。
【０１０４】
（５）ＭＡＣアドレス検索処理
次に、前述した図９を参照して、図６のステップ１００において、ＭＡＣアドレス検索部２３がＭＡＣアドレス検索テーブル２２を検索する処理について説明する。
【０１０５】
ＭＡＣアドレス検索部２３は、上位装置から受信した下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル２２から対応するデータを検索し、当該データから当該下りフレームに付加するための宛先情報を取得する機能を有している。
【０１０６】
このＭＡＣアドレス検索部２３は、主な回路部として、比較回路２３Ａ、検索応答処理回路２３Ｂ、および検索制御回路２３Ｃが設けられている。
比較回路２３Ａは、ＭＡＣアドレス検索テーブル２２の各バケットに設けられたＮ個のエントリに対応してＮ個設けられている。それぞれの比較回路２３Ａは、対応するエントリから読み出されたデータに含まれるＭＡＣアドレスと、下りフレームの宛先ＭＡＣアドレスとを比較し、その比較結果を検索応答処理回路２３Ｂへ出力する機能を有している。
【０１０７】
検索応答処理回路２３Ｂは、各比較回路２３Ａからの比較結果に基づいて、ＭＡＣアドレス検索テーブル２２から並列的に出力されたデータのうち、宛先ＭＡＣアドレスと一致したＭＡＣアドレスを含むデータから宛先情報を取得し、ＭＡＣアドレス検索応答として出力する機能とを有している。
【０１０８】
検索制御回路２３Ｃは、フレーム転送処理部２０からのＭＡＣアドレス検索要求に応じて、下りフレームの宛先ＭＡＣアドレスから、予め設定されているハッシュ関数に基づいて、当該宛先ＭＡＣアドレスと対応するバケット番号を特定する機能と、このバケット番号から、ＭＡＣアドレス検索テーブル２２のうち当該バケット番号と対応するバケットのエントリを示すデータ格納アドレス（読出アドレス）を算出する機能と、このデータ格納アドレスに基づき当該宛先ＭＡＣアドレスと対応するバケットを選択した読出要求を、ＭＡＣアドレス検索テーブル２２へ出力する機能とを有している。
【０１０９】
図９の構成例では、ＭＡＣアドレス検索テーブル２２に、記憶領域としてバケット番号０〜５１１に対応する５１２（Ｎ＝５１２）個のバケットが設けられており、各バケットには、エントリ番号０〜３１に対応する３２個のエントリが設けられている。各記憶領域のデータ格納アドレスは、バケット番号と１対１に対応している。各エントリは、５１２ｗｏｒｄのデータ格納領域を有しており、ＭＡＣアドレス検索テーブル２２全体で、最大１６３８４個のデータの登録が可能である。
【０１１０】
ここでは、バケット番号の最大値が５１１なので、バケット番号を特定するハッシュ関数は、例えば、ＭＡＣアドレスのＣＲＣ３２の下位９ビットを計算する関数式で構成すればよい。データ格納アドレスとバケット番号の関係は、（データ格納アドレス）＝（バケット番号）×ａとなる。ａは、記憶領域を構成する記憶回路（半導体メモリ）における、データ格納アドレスの間隔を示す係数であり、１以上の整数が用いられる。
【０１１１】
検索制御回路２３Ｃは、ＭＡＣアドレス検索要求が入力されると、下りフレームの宛先ＭＡＣアドレスを基にバケット番号を算出してバケット振分けを行い、当該バケット番号と対応するデータ格納アドレス値を算出し、複数の記憶領域（記憶領域＃０〜記憶領域＃３１）内の当該データ格納アドレスに格納されたエントリの登録データを同一のタイミングで読み出す。
【０１１２】
これにより、ＭＡＣアドレス検索テーブル２２のすべてのエントリを検索範囲とするのではなく、ＭＡＣアドレス検索テーブル２２のうち、検索対象ＭＡＣアドレスが格納されていると予測されるバケットだけに検索範囲を絞り込むことができる。
【０１１３】
図９の例では、バケット振分けで求めたバケット番号は「１」、データ格納アドレス値は「ａ」である。したがって、バケット番号「１」のバケットに属する３２個のエントリから、データ１＿ｊ（ｊ＝０，１，…，３１）が同一のタイミングで読み出される。ＭＡＣアドレス検索テーブル２２から読み出された各データ１＿ｊは、それぞれ対応する比較回路２３Ａ（＃ｊ）に、同一のタイミングで入力される。
【０１１４】
各比較回路２３Ａ（＃ｊ）は、データ１＿ｊに含まれるＭＡＣアドレスと下りフレームの宛先ＭＡＣアドレスとを比較し、それぞれの比較結果を同一のタイミングで出力する。検索応答処理回路２３Ｂは、これら比較回路２３Ａから同一のタイミングで入力された比較結果を基にして、当該バケット内に下りフレームの宛先ＭＡＣアドレスが登録されたエントリがあるか否かを判定する。
【０１１５】
宛先ＭＡＣアドレスと一致するＭＡＣアドレスを含むデータが見つかった場合、検索応答処理回路２３Ｂは、これら比較回路２３Ａから同一のタイミングで入力されたデータ１＿ｊのうち、ＭＡＣアドレスが一致したデータから宛先情報を取得し、ＭＡＣアドレス検索応答として出力する。
【０１１６】
ＭＡＣアドレス検索応答は、下りフレームの宛先ＭＡＣアドレスが登録されたエントリの有無、および、当該エントリに登録されている下り出力先選択情報とＬＬＩＤを含んでいる。
【０１１７】
図１２は、ＭＡＣアドレス検索処理を示すタイムチャートである。この例では、ＭＡＣアドレス検索部２３に下りフレームの宛先ＭＡＣアドレスおよびＭＡＣアドレス検索要求が、先頭の１クロック目に入力された場合、次の２クロック目のバケット振分処理でバケット番号が特定され、先頭から３クロック目でバケット番号および読出アドレスと読出要求とが、検索制御回路２３ＣからＭＡＣアドレス検索テーブル２２へ出力される。
【０１１８】
これにより、先頭から４クロック目で、ＭＡＣアドレス検索部２３のうち、対応するバケットの各エントリからデータが読み出されるとともに、各比較回路２３Ａで当該データのＭＡＣアドレスと宛先ＭＡＣアドレスとが比較される。
【０１１９】
これら比較結果は、先頭から５クロック目で、各比較回路２３Ａから検索応答処理回路２３Ｂへ出力されて、検索応答データが生成され、先頭から４クロック目で、検索応答処理回路２３Ｂから出力される。
【０１２０】
したがって、ＭＡＣアドレス検索要求の入力から、５クロック後にＭＡＣアドレス検索応答が出力されていることになる。
また、検索制御回路２３Ｃ、ＭＡＣアドレス検索テーブル２２、比較回路２３Ａ、および検索応答処理回路２３Ｂは、それぞれの入力に応じて順に処理を実行することが可能であることから、全体としてシーケンス動作を行うことができ、１つの処理が終了すれば、１クロックの間隔をあけて次の処理を開始できる。このため、ＭＡＣアドレス検索部２３は、最小間隔１クロックでの検索処理が可能となる。
【０１２１】
一方、図９に示すように、このような下りフレームの下り出力先決定手順と並行して、下りレイテンシ吸収部２４は、受信した下りフレームにＭＡＣアドレス検索部２３で発生したレイテンシと等しい遅延を付加して、ＭＡＣアドレス検索部２３での下り出力先決定処理によるレイテンシを吸収する。
【０１２２】
ＬＬＩＤ付与部２５は、ＭＡＣアドレス検索部２３で決定したＬＬＩＤに従って、下りレイテンシ吸収部２４からの下りフレームに宛先ＬＬＩＤを付与する。
下り出力先制御部２６は、ＭＡＣアドレス検索部２３で決定した下り出力先選択情報に従って、該当する０系の下り出力タイミング調整部２７Ａ、または１系の下り出力タイミング調整部２７Ｂへ、ＬＬＩＤ付与部２５からの下りフレームを転送する。
【０１２３】
各下り出力タイミング調整部２７Ａ，２７Ｂは、各下りフレームに含まれているＰＣＰなどで決まる優先度に基づいて、各下りフレームの出力順序を調整して、該当するフレーム多重部１６Ａ，１６Ｂへ下りフレームを転送する。例えば、１０Ｇ−ＯＮＵと１Ｇ−ＯＮＵが混在するシステムであれば、１０Ｇ−ＯＮＵについては１０Ｇ（８０２．３ａｖ仕様）出力、１Ｇ−ＯＮＵについては１Ｇ（８０２．３ａｈ仕様）出力を指定すれば良い。
【０１２４】
ＭＡＣアドレス検索部２３で破棄と判定された場合、下り出力先制御部２６は、当該下りフレームの廃棄処理を行う。
ＭＡＣアドレス検索テーブル２２については、ＭＡＣアドレス登録部２１が、受信した上りフレームから送信元ＭＡＣアドレスおよびＬＬＩＤを取得し、当該ＬＬＩＤとこのＬＬＩＤに対応する下り出力先選択情報とを、当該送信元ＭＡＣアドレスと対応付けて、ＭＡＣアドレス検索テーブル２２に登録する。下り出力先選択情報は、例えば、通信開始時にＯＮＵから通知された制御フレームにより、ＯＮＵの下り出力先選択情報を取得しておけばよい。
【０１２５】
本実施の形態の構成では、ＭＡＣアドレス検索テーブル２２の値は、ＯＬＴ１０を制御・管理するソフトウェアにより設定する。具体的には、ＭＡＣアドレス登録部２１が、図１０に示したような、ＭＡＣアドレス検索テーブル２２に登録しようとする情報を、レジスタにセットして、ＭＡＣアドレス設定要求フラグを立てると、ソフトウェアがＭＡＣアドレス検索テーブル２２に情報を書き込んで、ＭＡＣアドレス設定完了フラグを立てる。このようにして、ＬＬＩＤごとに、下りフレームの宛先ＭＡＣアドレスと下り出力先選択情報を管理して、必要な情報をＭＡＣアドレス検索テーブル２２に登録する。
【０１２６】
［１．５．第１の実施の形態の効果］
このように、本実施の形態は、ＭＡＣアドレス検索テーブル２２に、ＯＮＵのＬＬＩＤおよび下り出力先選択情報を、ＯＮＵと接続されたユーザ装置のＭＡＣアドレスごとに登録しておき、上位装置から下りフレームを受信した場合、フレーム転送処理部２０で、当該下りフレームの宛先ＭＡＣアドレスに対応するＬＬＩＤおよび下り出力先選択情報を、ＭＡＣアドレス検索テーブル２２から取得するようにしたものである。
【０１２７】
前述した従来技術のように、下りフレームの宛先ＬＬＩＤを決定した後に送信レートの判断を行う場合、ＭＡＣアドレス検索テーブル２２以外に、ＬＬＩＤごとの下り送信速度を管理するテーブルを読み出す回路が必要となり、ＯＬＴの回路規模が増大する。
本実施の形態によれば、ＭＡＣアドレス検索テーブル２２からの読み出し（検索）だけで、下りフレームの宛先ＬＬＩＤと下り出力先選択情報（送信速度）を判定することができるので、ＯＬＴの回路規模をほとんど増大させることなく、下りフレームの出力系統を容易に特定することができる。したがって、宛先となる１Ｇ−ＯＮＵと１０Ｇ−ＯＮＵを選択して下りフレームを転送することが可能となる。
【０１２８】
［２．第２の実施の形態］
次に、図１３を参照して、本発明の第２の実施の形態にかかるＯＬＴ１０について説明する。
［２．１．第２の実施の形態にかかるＯＬＴの構成］
図１３は、第２の実施の形態にかかるＯＬＴの構成を示すブロック図である。
第１の実施の形態と比較して、本実施の形態にかかるＯＬＴ１０には、上り入力部１２Ａが追加されている。
【０１２９】
本実施の形態において、帯域割当処理部１５は、第１の実施の形態で説明した機能に加え、予め帯域割当処理部１５が割り当てた上りフレームのタイミングに合わせて、予定されている上りフレームのＬＬＩＤに対応した下り出力先選択情報を、予め帯域割当処理部１５に登録されているＰＯＮ−ＩＦポート情報から読み出して、下り出力先選択情報を上り入力部１２Ａに指示する機能を有している。
上り入力部１２Ａは、帯域割当処理部１５から指示された下り出力先選択情報を、上りフレームのプリアンブルに挿入する処理部である。
【０１３０】
ＭＡＣアドレス登録部２１（図４参照）は、上り入力部１２Ａからの上りフレームから、送信元ＭＡＣアドレス、ＬＬＩＤ、および下り出力先選択情報を取得し、当該ＬＬＩＤおよび当該下り出力先選択情報を当該送信元ＭＡＣアドレスと対応付けて、ＭＡＣアドレス検索テーブル２２に登録する機能を有している。
本実施の形態にかかるこの他の構成については、第１の実施の形態と同様であり、ここでの詳細な説明は省略する。
【０１３１】
［２．２．第２の実施の形態にかかるＯＬＴの動作］
帯域割当処理部１５は、予め割り当てた上りフレームの受信タイミングに合わせて、予定されている上りフレームのＬＬＩＤに対応した下り出力先選択情報をＰＯＮ−ＩＦポート情報から読み出し、この下り出力先選択情報を上り入力部１２Ａに指示する。下り出力先選択情報は、後述するように、例えば、通信開始時にＯＮＵから通知された制御フレームにより、ＯＮＵの下り出力先選択情報を取得しておく。
【０１３２】
この際、上りフレームのＬＬＩＤが１Ｇ−ＯＮＵ（上り速度が１Ｇ、下り速度が１Ｇ）に割り当てられている場合には、下り出力先選択情報として「０系」を指示し、上りフレームのＬＬＩＤが１０Ｇ−ＯＮＵ（上り速度が１０Ｇ、下り速度が１０Ｇ）に割り当てられている場合には、下り出力先選択情報として「１系」を指示する。なお、上りフレームのＬＬＩＤが非対称ＯＮＵ（上り速度が１Ｇで下り速度が１０Ｇ）に割り当てられている場合には、下り出力先選択情報として「１系」を指示する。
【０１３３】
上り入力部１２Ａは、帯域割当処理部１５から指示された下り出力先選択情報を、上りフレームのプリアンブルに挿入する。図１４は、上り入力部１２Ａから出力される上りフレームの構成例を示す図である。前述の図２に示したＰＯＮ区間で伝送されるフレームとの違いは、プリアンブルに下り出力先選択情報が挿入されている点である。
上り入力部１２Ａは、例えば、帯域割当処理部１５からの指示が「０系」であれば、上りフレームのプリアンブルの下り出力先選択情報に「０」を挿入し、帯域割当処理部１５からの指示が「１系」であれば、上りフレームのプリアンブルの下り出力先選択情報に「１」を挿入する。
【０１３４】
本実施の形態にかかるＯＬＴ構成では、フレーム転送処理部２０内のＭＡＣアドレス検索テーブル２２の値を、上りフレーム受信時に自動的に設定することが可能となる。以下に、フレーム転送処理部２０が、受信した上りフレームの送信元ＭＡＣアドレスと出力先選択情報を、自動的に登録する方法を説明する。図１５は、ＭＡＣアドレス登録処理を示すフローチャートである。
ＭＡＣアドレス登録部２１は、受信した上りフレームがＰＯＮ制御フレームでない場合、上りフレームの送信元ＭＡＣアドレスに基づいて、図１５のＭＡＣアドレス登録処理を行う。
【０１３５】
ＭＡＣアドレス登録部２１は、まず、上りフレームの送信元ＭＡＣアドレスに基づいてＭＡＣアドレス検索テーブル２２を検索し（ステップ２００）、送信元ＭＡＣアドレスが既にＭＡＣアドレス検索テーブル２２に登録されている場合（ステップ２００：ＹＥＳ）、当該ＭＡＣアドレスと対応する下り出力先選択情報およびＬＬＩＤを更新し（ステップ２０１）、一連の処理を終了する。なお、ステップ２０１を実行せず、更新しないようにしてもよい。
【０１３６】
ＭＡＣアドレス検索テーブル２２に登録する下り出力先選択情報は、図１４に示すように、上り入力部１２Ａで上りフレームのプリアンブルに挿入された下り出力先選択情報が、ＭＡＣアドレス登録部２１で取得されたものである。また、ＬＬＩＤは、ＯＮＵによって予め上りフレームのプリアンブルに挿入されているＬＬＩＤが、ＭＡＣアドレス登録部２１で取得されたものである。
【０１３７】
一方、ＭＡＣアドレスがＭＡＣアドレス検索テーブル２２に登録されていない場合（ステップ２００：ＮＯ）、ＭＡＣアドレス登録部２１は、ＭＡＣアドレス検索テーブル２２に空きがあるか確認する（ステップ２０２）。「空きがある」とは、エントリ有効／無効として「無効」状態が設定されているエントリがあることを表わす。
ここで、空きがある場合（ステップ２０２：ＹＥＳ）、当該ＭＡＣアドレスに対応付けて、下り出力先選択情報およびＬＬＩＤを空きエントリに新規に登録し（ステップ２０３）、一連の処理を終了する。また、空きがない場合（ステップ２０２：ＮＯ）、一連の処理を終了する。
【０１３８】
［２．２．１．  ＭＡＣアドレス登録処理］
ここで、前述した図１１を参照して、図１５のステップ２００において、ＭＡＣアドレス登録部２１がＭＡＣアドレス検索テーブル２２にアドレスを登録する処理について説明する。
【０１３９】
ＭＡＣアドレス登録部２１は、ＯＮＵから受信した上りフレームの送信元ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル２２から対応するデータを検索する機能と、送信元ＭＡＣアドレスと一致したＭＡＣアドレスを含むデータが登録されていない場合には、当該上りフレームから取得した送信元ＭＡＣアドレスおよび宛先情報を含むデータを、ＭＡＣアドレス検索テーブル２２のうち当該バケット番号のバケットに属する空きエントリへ登録する機能とを有している。
【０１４０】
このＭＡＣアドレス登録部２１は、主な回路部として、比較回路２１Ａ、検索応答処理回路２１Ｂ、および登録制御回路２１Ｃが設けられている。
比較回路２１Ａは、ＭＡＣアドレス検索テーブル２２の各バケットに設けられたＮ個のエントリに対応してＮ個設けられている。それぞれの比較回路２１Ａは、対応するエントリから読み出されたデータに含まれるＭＡＣアドレスと、下りフレームの宛先ＭＡＣアドレスとを比較し、その比較結果を検索応答処理回路２１Ｂへ出力する機能を有している。
【０１４１】
検索応答処理回路２１Ｂは、各比較回路２１Ａからの比較結果に基づいて、ＭＡＣアドレス検索テーブル２２から並列的に出力されたデータのうち、宛先ＭＡＣアドレスと一致したＭＡＣアドレスを含むデータの登録有無を判定し、ＭＡＣアドレス検索応答として出力する機能とを有している。
【０１４２】
登録制御回路２１Ｃは、フレーム転送処理部２０からのＭＡＣアドレス登録要求に応じて、上りフレームの送信元ＭＡＣアドレスから、予め設定されているハッシュ関数に基づいて、当該送信元ＭＡＣアドレスと対応するバケット番号を特定する機能と、このバケット番号から、ＭＡＣアドレス検索テーブル２２のうち当該バケット番号と対応するバケットのエントリを示すデータ格納アドレス（読出アドレス）を算出する機能と、このデータ格納アドレスに基づき当該宛先ＭＡＣアドレスと対応するバケットを選択した読出要求を、ＭＡＣアドレス検索テーブル２２へ出力する機能と、検索応答処理回路２１ＢからのＭＡＣアドレス検索応答が、登録なしを示す場合、当該上りフレームから取得した送信元ＭＡＣアドレスおよび宛先情報を含むデータを、ＭＡＣアドレス検索テーブル２２のうち当該バケット番号のバケットに属する空きエントリへ登録する機能とを有している。
【０１４３】
図１１の構成例では、ＭＡＣアドレス検索テーブル２２に、記憶領域としてバケット番号０〜５１１に対応する５１２（Ｎ＝５１２）個のバケットが設けられており、各バケットには、エントリ番号０〜３１に対応する３２個のエントリが設けられている。各記憶領域のデータ格納アドレスは、バケット番号と１対１に対応している。各エントリは、５１２ｗｏｒｄのデータ格納領域を有しており、ＭＡＣアドレス検索テーブル２２全体で、最大１６３８４個のデータの登録が可能である。
【０１４４】
ここでは、バケット番号の最大値が５１１なので、バケット番号を特定するハッシュ関数は、例えば、ＭＡＣアドレスのＣＲＣ３２の下位９ビットを計算する関数式で構成すればよい。データ格納アドレスとバケット番号の関係は（データ格納アドレス）＝（バケット番号）×ａとなる。ａは、記憶領域を構成する記憶回路（半導体メモリ）における、データ格納アドレスの間隔を示す係数であり、１以上の整数が用いられる。
【０１４５】
登録制御回路２１Ｃは、ＭＡＣアドレス登録要求が入力されると、上りフレームの送信元ＭＡＣアドレスを基にバケット番号を算出してバケット振分けを行い、当該バケット番号と対応するデータ格納アドレス値を算出し、複数の記憶領域（記憶領域＃０〜記憶領域＃３１）内の当該データ格納アドレスに格納されたエントリの登録データを同一のタイミングで読み出す。
【０１４６】
これにより、ＭＡＣアドレス検索テーブル２２のすべてのエントリを検索範囲とするのではなく、ＭＡＣアドレス検索テーブル２２のうち、検索対象ＭＡＣアドレスが格納されていると予測されるバケットだけに検索範囲を絞り込むことができる。
【０１４７】
図１１の例では、バケット振分けで求めたバケット番号は「１」、データ格納アドレス値は「ａ」である。したがって、バケット番号「１」のバケットに属する３２個のエントリから、データ１＿ｊ（ｊ＝０，１，…，３１）が同一のタイミングで読み出される。ＭＡＣアドレス検索テーブル２２から読み出された各データ１＿ｊは、それぞれ対応する比較回路２１Ａ（＃ｊ）に、同一のタイミングで入力される。
【０１４８】
各比較回路２１Ａ（＃ｊ）は、データ１＿ｊに含まれるＭＡＣアドレスと下りフレームの宛先ＭＡＣアドレスとを比較し、それぞれの比較結果を同一のタイミングで出力する。検索応答処理回路２１Ｂは、これら比較回路２１Ａから同一のタイミングで入力された比較結果を基にして、当該バケット内に下りフレームの送信元ＭＡＣアドレスが登録されたエントリがあるか否かを判定する。送信元ＭＡＣアドレスと一致するＭＡＣアドレスを含むデータの有無に応じて、検索応答処理回路２１Ｂは登録有無を示すＭＡＣアドレス検索応答を出力する。
【０１４９】
図１６は、ＭＡＣアドレス登録処理を示すタイムチャートである。この例では、ＭＡＣアドレス登録部２１に上りフレームの送信元ＭＡＣアドレスおよびＭＡＣアドレス検索要求が、先頭の１クロック目に入力された場合、次の２クロック目のバケット振分処理でバケット番号が特定され、先頭から３クロック目でバケット番号および読出アドレスと読出要求とが、登録制御回路２１ＣからＭＡＣアドレス検索テーブル２２へ出力される。
【０１５０】
これにより、先頭から３クロック目で、ＭＡＣアドレス登録部２１のうち、対応するバケットの各エントリからデータが読み出されるとともに、各比較回路２１Ａで当該データのＭＡＣアドレスと宛先ＭＡＣアドレスとが比較される。
【０１５１】
これら比較結果は、先頭から４クロック目で、各比較回路２１Ａから検索応答処理回路２１Ｂへ出力されて、検索応答データが生成され、先頭から５クロック目で、検索応答処理回路２１Ｂから出力され、これに基づき登録制御回路２１Ｃから書込要求がＭＡＣアドレス検索テーブル２２へ出力される。
【０１５２】
したがって、ＭＡＣアドレス検索要求の入力から、５クロック後にＭＡＣアドレス検索応答が出力されていることがわかる。
また、登録制御回路２１Ｃ、ＭＡＣアドレス検索テーブル２２、比較回路２１Ａ、および検索応答処理回路２１Ｂは、それぞれの入力に応じて順に処理を実行することが可能であることから、全体としてシーケンス動作を行うことができ、１つの処理が終了すれば、１クロックの間隔をあけて次の処理を開始できる。このため、ＭＡＣアドレス登録部２１は、最小間隔１クロックでの検索処理が可能となる。
【０１５３】
［２．２．２．  下り出力先選択情報の取得方法］
以下に、通信開始時にＯＮＵから通知された制御フレームにより、ＯＮＵの下り出力先選択情報を取得する具体的な方法について説明する。
【０１５４】
（１）下り出力先選択情報取得方法１
ＯＬＴは、ＯＮＵとの通信開始前に当該ＯＮＵに対してＯＮＵ種別の問合せを行い、制御フレームにてＯＮＵから回答（Ｒｅｇｉｓｔｅｒ  Ｒｅｑｕｅｓｔフレーム）を受けて、ＯＮＵの下り出力先選択情報を取得する（図１７）。
ここで、「下り出力先情報の通知」は、Ｒｅｇｉｓｔｅｒ  ＲｅｑｕｅｓｔのＤａｔａ又はＲｅｓｅｒｖｅｄ領域に、ＯＮＵ種別（非対称ＯＮＵ、１ＧＯＮＵ、１０Ｇ  ＯＮＵ等）、下り速度（１Ｇ、１０Ｇ等）、系統（０系、１系等）等が記載されていることになる。ＭＰＣＰ（Ｍｕｌｔｉ  Ｐｏｉｎｔ  Ｃｏｎｔｒｏｌ  Ｐｒｏｔｏｃｏｌ）フレームフォーマットは、頭から順に、Ｄｅｓｔｉｎａｔｉｏｎ  Ａｄｄｒｅｓｓ（６Ｏｃｔｅｔｓ）、Ｓｏｕｒｃｅ  Ａｄｄｒｅｓｓ（６Ｏｃｔｅｔｓ）、Ｌｅｎｇｔｈ／Ｔｙｐｅ（２Ｏｃｔｅｔｓ）、Ｏｐｃｏｄｅ（２Ｏｃｔｅｔｓ）、Ｔｉｍｅｓｔａｍｐ（４Ｏｃｔｅｔｓ）、Ｄａｔａ／Ｒｅｓｅｒｖｅｄ／Ｐａｄ（４０Ｏｃｔｅｔｓ）、ＦＣＳ（４Ｏｃｔｅｔｓ）であって、Ｌｅｎｇｔｈ／Ｔｙｐｅが０ｘ８８０８である。「Ｒｅｇｉｓｔｅｒ  Ｒｅｑｕｅｓｔ」は、このうち、ＯｐｃｏｄｅがＲｅｇｉｓｔｅｒ  Ｒｅｑｕｅｓｔを表す値のフレームである。
Ｒｅｇｉｓｔｅｒ  Ｒｅｑｕｅｓｔを用いる代わりに、Ｒｅｇｉｓｔｅｒ  ＡＣＫの後で、別途、下り出力先情報を含む制御フレームを送信することによってＯＮＵの下り出力先選択情報を取得してもよい（図１８）。
この場合、Ｒｅｇｉｓｔｅｒ  ＡＣＫ（Ｒｅｇｉｓｔｅｒの受信応答）の後のＯＬＴからＯＮＵに対する「制御フレーム」の送出（下り出力先情報を要求）とＧＡＴＥの送出（送信帯域および送信タイミングの通知）とは、順序を入れ替えてもよい。
【０１５５】
（２）下り出力先選択情報取得方法２
ＯＬＴは、各ＯＮＵの取りうるＭＡＣアドレスの範囲を予め取得しておき、そのアドレスとの比較によりＯＮＵの下り出力先選択情報を取得する。
【０１５６】
（３）下り出力先選択情報取得方法３
ＯＬＴは、各ＯＮＵの取りうるＭＡＣアドレスに含まれるベンダＩＤとＯＮＵの機種ＩＤを予め取得しておき、受信した上りフレームのＭＡＣアドレスとこれらのＩＤとの比較により、ＯＮＵの下り出力先選択情報を取得する。
イーサネット（登録商標）の場合、ＭＡＣアドレスは４８ビットの符号で、このうち、
・最初の２４ビットがベンダＩＤ部
・次の８ビットが機種ＩＤ
・最後の１６ビットがシリアルＩＤ
となることが一般的である。この場合、上位３２ビットでネットワーク機器の機種名まで特定可能である。
【０１５７】
（４）下り出力先選択情報取得方法４
ＯＬＴは、各ＯＮＵの取りうるＭＡＣアドレスに含まれるＯＮＵのベンダＩＤを予め取得しておき、受信した上りフレームのＭＡＣアドレスとそのＩＤとの比較により、ＯＮＵの下り出力先選択情報を取得する。
【０１５８】
［２．３．  第２の実施の形態の効果］
このように、本実施の形態では、上り入力部１２Ａで、受信した上りフレームの送信元ＯＮＵに関する下り出力先選択情報を当該上りフレームに付与し、ＭＡＣアドレス登録部２１で、上り入力部１２Ａからの上りフレームから送信元ＭＡＣアドレスおよびＬＬＩＤと下り出力先選択情報とを取得し、これらＬＬＩＤおよび下り出力先選択情報を当該送信元ＭＡＣアドレスと対応付けて、ＭＡＣアドレス検索テーブル２２に登録するようにしたものである。
【０１５９】
これにより、非対称ＯＮＵ（上り速度が１Ｇで下り速度が１０Ｇ）の場合を含めて、ＭＡＣアドレス登録部２１は、ＭＡＣアドレスおよびＬＬＩＤと下り出力選択情報を自動的にＭＡＣアドレス検索テーブル２２に登録することができる。
また、上りフレームを利用して、ＭＡＣアドレス登録部２１へ下り出力先選択情報を通知するようにしたので、これと同時にＭＡＣアドレス検索テーブル２２に登録する送信元ＭＡＣアドレスやＬＬＩＤと同様にして、同一タイミングでＭＡＣアドレス登録部２１が下り出力先選択情報を取得することが可能なる。これにより、下り出力先選択情報を送信元ＭＡＣアドレスやＬＬＩＤと同期させて取得するための回路や制御の追加を必要とせず、極めて簡素な構成で下り出力先選択情報を通知することができる。
【０１６０】
なお、本実施形態の構成は、実施例１の構成と比較すると、上りの処理で下り出力先選択情報を挿入する上り入力部１２Ａの追加が必要となる。この際、上り帯域割当を行う帯域割当処理部１５から下り出力先選択情報（Ｇａｔｅフレームと呼ばれる制御フレームの送信速度に対応）をもらうことにより、上りフレームのプリアンブルに下り出力先選択情報を容易に挿入することができる。
【０１６１】
［３．第３の実施の形態］
［３．１．  第３の実施の形態にかかるＯＬＴの構成］
次に、本発明の第３の実施の形態にかかるＯＬＴ１０について説明する。
本実施の形態において、ＯＬＴ１０のＭＡＣアドレス登録部２１は、一定周期ごとに登録済みＭＡＣアドレスの受信履歴を確認して、一定期間内に受信履歴がない登録済みＭＡＣアドレスをＭＡＣアドレス検索テーブル２２で無効状態とする（エージング処理）手段を追加している。エージング処理の周期を「エージング周期」とし、エージング周期をカウントするためのタイマを「エージングタイマ」とする。
【０１６２】
（１）ＭＡＣアドレス検索テーブル
図１９および図２０は、ＭＡＣアドレス検索テーブルの構成例を示す図である。前述した図５と比較して、「エージング後受信状況」の項目が追加されている。「エージング後受信状況」とは、前回のエージング処理から現在までに該当のＭＡＣアドレスのフレームを受信したかどうかを表す情報である。
【０１６３】
（２）ＭＡＣアドレス登録手順
図２１は、ＭＡＣアドレス登録手順を示すフローチャートである。このＭＡＣアドレス登録手順は、前述した図１５のＭＡＣアドレス登録手順の最後に、当該ＭＡＣアドレスに対応するエージング後受信状況を「受信あり」に設定する（ステップ３０４）ようにしたものである。これにより、ＭＡＣアドレスが新規登録または登録更新される度に、エージング後受信状況は「受信あり」となる。
【０１６４】
（３）エージング処理手順
図２２は、エージング処理手順を示すフローチャートである。ＭＡＣアドレス登録部２１は、一定周期ごとに図２２のエージング処理手順を実行する。
まず、ＭＡＣアドレス登録部２１は、ＭＡＣアドレス検索テーブル２２から今回未処理のエントリを１つ選択し（ステップ３１０）、この選択エントリのエントリが「有効」状態に設定されているかどうか確認する（ステップ３１１）。ここで、選択エントリが「有効」状態である場合（ステップ３１１：ＹＥＳ）、選択エントリのエージング後受信状況が「受信有り」に設定されているかどうか確認する（ステップ３１２）。
【０１６５】
ここで、「受信有り」に設定されている場合（ステップ３１２：ＹＥＳ）、選択エントリのエージング後受信状況を「受信なし」に設定し（ステップ３１３）、すべてのエントリの処理が終了したか確認し（ステップ３１５）、未処理のエントリがある場合には（ステップ３１５：ＮＯ）、ステップ３１０へ戻る。また、すべてのエントリの処理が終了した場合（ステップ３１５：ＹＥＳ）、一連の処理を終了する。
【０１６６】
一方、選択エントリのエージング後受信状況が「受信なし」に設定されている場合（ステップ３１２：ＮＯ）、選択エントリのエントリを、未使用である旨を示す「無効」状態に設定し（ステップ３１４）、ステップ３１５へ移行する。
また、ステップ３１１において、選択エントリのエントリが「無効」状態である場合も（ステップ３１１：ＮＯ）、ステップ３１５へ移行する。
【０１６７】
図２３は、ＭＡＣアドレス検索テーブルにおけるエントリの変遷を示すタイムチャートである。
時刻Ｔ１から時刻Ｔ２までのエージング周期Ｔ内における時刻Ｔ１１において、ＯＬＴ１０が未登録の送信元ＭＡＣアドレスを持つ上りフレームを受信した場合、この送信元ＭＡＣアドレスが空いているエントリに新規登録され、当該エントリが「有効」状態および「受信あり」に設定され、時刻Ｔ２における次のエージング処理で「受信なし」に設定される。
【０１６８】
続いて、時刻Ｔ２から時刻Ｔ３までのエージング周期Ｔ内における時刻Ｔ１２において再度この送信元ＭＡＣアドレスを持つ上りフレームを受信すると、当該エントリに同じＭＡＣアドレスが登録更新されて「有効」状態および「受信あり」となり、時刻Ｔ３における次のエージング処理で「受信なし」に設定される。
【０１６９】
このようにして、「有効」状態および「受信なし」に設定された後、時刻Ｔ３から時刻Ｔ４までのエージング周期Ｔ内に、この送信元ＭＡＣアドレスを持つフレームを受信しなかった場合、時刻Ｔ４における次のエージング処理で、当該エントリは「無効」状態に設定される。
【０１７０】
したがって、当該エントリは、時刻Ｔ２，Ｔ３におけるエージング処理で「受信なし」と設定されても「有効」状態のままなので、ＭＡＣアドレス検索テーブル２２には、時刻Ｔ４まで、この送信元ＭＡＣアドレスが継続して登録されているが、時刻Ｔ４では「無効」状態に設定される。エントリが「無効」状態に設定されるということは、すなわち、このＭＡＣアドレスがＭＡＣアドレス検索テーブル２２から削除されて、このエントリが空いているということである（エントリ無効になった時点でテーブルから削除されたとみなす）。
エントリが無効状態に設定されている記憶領域には、他のＭＡＣアドレスを新規登録することができる。
【０１７１】
［３．２．第３の実施の形態の効果］
このように、本実施の形態では、ＭＡＣアドレス登録部２１において、受信した上りフレームごとに、当該上りフレームの送信元ＭＡＣアドレスに関する受信状況をＭＡＣアドレス検索テーブル２２に登録し、ＭＡＣアドレス検索テーブル２２に登録されている各ＭＡＣアドレスの当該受信状況を検査し、これらＭＡＣアドレスのうち一定期間内に受信確認されていないＭＡＣアドレスを無効状態に設定するようにしたものである。
【０１７２】
これにより、ある送信元ＭＡＣアドレスを持つフレームを最後に受信してから２回のエージング処理を行うまでに、同じ送信元ＭＡＣアドレスを持つフレームを受信しないと、その後、当該送信元ＭＡＣアドレスは無効状態に設定される。したがって、登録情報が無効状態である記憶領域には他のＭＡＣアドレスを新規登録することができるので、限られたサイズ（エントリ）のＭＡＣアドレス検索テーブル２２を有効に使うことができる。
【０１７３】
例えば、４８ｂｉｔのＭＡＣアドレスがとりうる全ての値に対してエントリを用意しようとすると２＾４８個のエントリが必要となり、ＭＡＣアドレス検索テーブル２２が非常に大きくなり、回路規模も大きくなってしまう。そこで、小規模のＭＡＣアドレス検索テーブル２２を用意しておいて、使われなくなったＭＡＣアドレスをＭＡＣアドレス検索テーブル２２から削除し、新規登録の際は空きエントリに格納することで、回路規模の増大を抑制することができる。このように空きエントリを探して新規登録ＭＡＣアドレスを格納する方法では、ＭＡＣアドレスは不規則に並んで登録される。
【０１７４】
［４．第４の実施の形態］
次に本発明の第４の実施の形態について説明する。
［４．１．第４の実施の形態にかかるＯＬＴの構成］
第４の実施の形態にかかるＯＬＴは、光伝送路（ＰＯＮ）を介して接続された複数の加入者側装置（ＯＮＵ）と上位装置との間でフレームを転送処理する光伝送システムにおける局側装置（ＯＬＴ）において、上位装置への上りフレームおよび上位装置からの下りフレームの入出力ポートと、加入者側装置からの上りフレームの入力ポートと、加入者側装置への下りフレームの複数系統の出力ポートと、上位装置からの下りフレームに書き込まれている宛先のＭＡＣアドレスをキーとして、そのＭＡＣアドレスに対応する加入者側装置の識別子情報（ＬＬＩＤ）と加入者側装置への下りフレームの出力先の系統を示す転送指示情報とをＭＡＣアドレス検索テーブルより読み出して上位装置からの下りフレームに書き込み、この下りフレームに書き込まれた転送指示情報に従ってその転送指示情報によって示される系統のバッファへ当該下りフレームを書き込み、このバッファへ書き込まれた下りフレームを読み出してそのバッファが属する系統の出力ポートより出力するフレーム転送処理部とを備える。
［４．１．１．  ＰＯＮシステムの構成］
図２４は、本実施の形態にかかる局側装置を用いたＰＯＮシステムの構成例である。
【０１７５】
同図において１（１−１〜１−３）はユーザ装置、２（２−１〜２−３）はＯＮＵ、３は光スプリッタ、４は分離多重装置、５はＯＬＴ、６は上位装置、７は事業者ネットワーク、８（８−１〜８−３）はユーザ装置１とＯＮＵ２との間のインタフェース（ＵＮＩ：User Network Interface）、９はＯＬＴ５と上位装置６との間のインタフェース（ＳＮＩ：Service Node Interface）である。
【０１７６】
このＰＯＮシステムにおいて、ＯＮＵ２−１〜２−３は、光伝送路を介して光スプリッタ３に共通接続されており、さらにこの光スプリッタ３は、光伝送路と分離多重装置４とを介して、ＯＬＴ５と接続されている。ＯＮＵ２−１の上り速度および下り速度は１Ｇｂｐｓとされ、ＯＮＵ２−２の上り速度および下り速度は１０Ｇｂｐｓとされ、ＯＮＵ２−３の上り速度は１Ｇｂｐｓ、ＯＮＵ２−３の下り速度は１０Ｇｂｐｓとされている。
【０１７７】
このＰＯＮシステムのＰＯＮ区間、すなわちＯＮＵ２−１〜２−３とＯＬＴ５との区間１０では、図２に示すような構成のフレームでデータがやり取りされる。
【０１７８】
図２において、プリアンブルは、EthernetのプリアンブルにＬＬＩＤを埋め込んだものである。
ＬＬＩＤ（Logical Link ID）は、各ＯＮＵと１対１に対応する識別子（ＩＥＥＥ規格で定義された識別子）である。ＯＮＵ登録（ＯＮＵがＯＬＴの配下となる）時にＯＬＴで決定され、ＯＬＴは自分の配下のＯＮＵでＬＬＩＤの重複が起こらないように管理している。
【０１７９】
ＶＬＡＮタグは、ＶＬＡＮ情報を含むタグである。タグがついていない場合やタグが複数ついている場合もある。このＶＬＡＮタグは、ＴＰＩＤ、ＴＣＩを含んでいる。
ＴＰＩＤ（Tag Protocol ID）は、ＶＬＡＮタグが続くことを示すEther Type値である。通常は０ｘ８１００である。
ＴＣＩ（Tag Control Information）は、ＶＬＡＮタグ情報である。このＴＣＩは、ＰＣＰ、ＣＦＩ、ＶＩＤを含んでいる。
【０１８０】
ＰＣＰ（Priority Code Point）は、当該フレームの優先度である。
ＣＦＩ（Canonical Format Indicator）は、ＭＡＣヘッダ内のＭＡＣアドレスが標準フォーマットに従っているかどうかを示す値である。
ＶＩＤまたはＶＬＡＮＩＤ（VLAN Identifier）は、フレームが属するＶＬＡＮを指定する値である。
Ｔｙｐｅは、上位プロトコルの種別を示すEther Type値である。この領域をLength値として使用する場合もあるので、合わせて“Type/Length”等と表記する場合もある。
【０１８１】
［４．１．２．  第４の実施の形態にかかるＯＬＴの構成］
図２５は、第４の実施の形態にかかるＯＬＴの構成例を示す図である。
本実施の形態にかかるＯＬＴ５における、従来のＯＬＴとの構成上の違いは、フレーム多重部、送信回路が、伝送速度の異なる２つの伝送系統ごとに設けられ、さらにこれら異なる伝送系統ごとに設けられたフレーム多重部、送信回路に対応する構成のフレーム転送処理部を備えていることである。なお、この実施の形態において、０系は、伝送速度が１Ｇｂｐｓの伝送系統を示し、１系は、伝送速度が１０Ｇｂｐｓの伝送系統を示すものとする。
【０１８２】
図２５を参照して、本実施の形態にかかるＯＬＴ５の各処理部について説明する。
受信回路５１は、ＰＯＮを介してＯＮＵ（０系，１系）２からの上りフレームを受信するための回路である。
送信回路（０系）５２Ａおよび送信回路（１系）５２Ｂは、ＰＯＮを介して、それぞれ、ＯＮＵ（０系）２およびＯＮＵ（１系）２へのフレームを送信するための回路である。
【０１８３】
送受信回路５３は、上位装置６を介して、事業者ネットワーク７との間でフレームを送受信する回路部である。
フレーム分離部５４は、受信回路５１より入力されたフレームのうち、ＯＬＴ５宛てのフレーム（ＰＯＮの制御に用いられる制御フレーム）を制御フレーム処理部５５へ送信するとともに、その他のフレームをフレーム転送処理部５６へ送信する処理部である。
【０１８４】
フレーム多重部（０系）５７Ａは、フレーム転送処理部５６からのＯＮＵ（０系）２宛の下りフレームと制御フレーム処理部５５からの制御フレームとを時分割的に多重し、送信回路（０系）５２Ａに対して送信する処理部である。
フレーム多重部（１系）５７Ｂは、フレーム転送処理部５６からのＯＮＵ（１系）２宛の下りフレームと制御フレーム処理部５５からの制御フレームとを時分割的に多重し、送信回路（１系）５２Ｂに対して送信する処理部である。
【０１８５】
フレーム転送処理部５６は、フレーム分離部５４から受信した上りフレームを送受信回路５３へ転送処理し、送受信回路５３から受信した下りフレームを、当該フレームの宛先ＭＡＣアドレス等に基づいて、フレーム多重部５７Ａ，５７Ｂ（０系または１系）のいずれかへ転送処理を行う処理部である。
【０１８６】
制御フレーム処理部５５は、各ＯＮＵ２にＬＬＩＤを自動的に割り当てるための発見処理（Discoveryプロセス）や上り信号（ＯＮＵからＯＬＴ宛ての信号）の調停といったＰＯＮの制御に関する処理を行ったり、各ＯＮＵ２のＬＬＩＤや各ＯＮＵ２との間の上り／下り送信レート等のＰＯＮ−ＩＦポート情報を帯域割当処理部５８に転送する処理を行う処理部である。
【０１８７】
帯域割当処理部５８は、制御フレーム処理部５５からの要求に従い、ＯＮＵ２への帯域（送信開始時刻と送信データ量）割当や、制御フレーム処理部５５から転送されたＰＯＮ−ＩＦポート情報の管理を行う処理部である。
【０１８８】
［４．１．３．  第４の実施の形態にかかるＯＬＴの動作〕
次に、図２６−図２９を参照して、本実施の形態にかかるＯＬＴ５のフレーム転送処理について、フレーム転送処理部５６が有する機能を交えながら説明する。
【０１８９】
図２６は、フレーム転送処理部５６（５６Ａ）の構成例を示すブロック図である。フレーム転送処理部５６Ａは、ＭＡＣアドレス検索テーブル５６１と、下り出力先判定部５６２と、レイテンシ吸収部５６３と、ＬＬＩＤ付与部５６４と、下り転送指示部５６５と、バッファ書き込み制御部５６６と、バッファ（０系）５６７Ａと、バッファ（１系）５６７Ｂと、バッファ読み出し制御部（０系）５６８Ａと、バッファ読み出し制御部（１系）５６８Ｂと、ＬＬＩＤ変換部（０系）５６９Ａと、ＬＬＩＤ変換部（１系）５６９Ｂとを備えている。このフレーム転送処理部５６Ａの構成において、下り出力先判定部５６２が本発明でいう宛先ＩＤ検索部に相当し、ＬＬＩＤ付与部５６４および下り転送指示部５６５が本発明でいう情報書込部に相当する。
【０１９０】
図２７は、ＭＡＣアドレス検索テーブル５６１の構成例である。ＭＡＣアドレス検索テーブル５６１には、ＯＮＵ２と接続されたユーザ装置もしくはＯＮＵ２のＭＡＣアドレスごとに、下りフレームの出力先の系統を示す転送指示情報、ＬＬＩＤ、および登録データの有効／無効を示す情報が登録情報として設定されている。また、転送指示情報は、下りフレームの出力先の系統の数と同じビット数（この例では、２ビット）のデータとされ、「１０」であれば出力先を０系とすることを示し、「０１」であれば出力先を１系とすることを示し、「１１」であれば出力先を０系と１系の両方とすることを示す。
【０１９１】
また、ＭＡＣアドレス検索テーブル５６１への登録情報は、ソフトウェアにより設定する。具体的には、ＯＬＴ５を制御、管理するソフトウェアがＬＬＩＤごとの下りフレーム送信先ＭＡＣアドレスと転送指示情報を管理して必要な情報をＭＡＣアドレス検索テーブル５６１に設定する。例えば、１０Ｇ−ＯＮＵと１Ｇ−ＯＮＵが混在するシステムであれば、１０Ｇ−ＯＮＵ宛てのフレームについては１０Ｇ（８０２．３ａｖ仕様）出力ポートへの転送指示、１Ｇ−ＯＮＵ宛てのフレームについては１Ｇ（８０２．３ａｈ仕様）出力ポートへの転送指示を設定すれば良い。
【０１９２】
下り出力先判定部５６２は、受信した下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル５６１からＬＬＩＤと転送指示情報を読み出して、下りフレームの宛先ＬＬＩＤと出力先を決定する。すなわち、受信した下りフレームをどの送信回路５２Ａ，５２Ｂから送信するのか、すなわち速度の異なるどの系統の出力ポートから出力するのかを決定する。この下りフレームの宛先ＬＬＩＤと出力先の決定は次のようにして行われる。
【０１９３】
先ず、下り出力先判定部５６２は、受信した下りフレームの宛先ＭＡＣアドレスをチェックし（図２８：ステップＳ１０１）、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスでなければ（ステップＳ１０１のＮＯ）、ＭＡＣアドレス検索テーブル５６１に登録されているか否かをチェックする（ステップＳ１０２）。ここで、ＭＡＣアドレス検索テーブル５６１に登録されていれば（ステップＳ１０２のＹＥＳ）、その宛先ＭＡＣアドレスに対応するＬＬＩＤと転送指示情報をＭＡＣアドレス検索テーブル５６１から読み出す（ステップＳ１０３）。
【０１９４】
これに対し、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスであれば（ステップＳ１０１のＹＥＳ）、ＬＬＩＤをブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）とし、転送指示情報を「１１」とする（ステップＳ１０４）。また、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスでない場合でも（ステップＳ１０１のＮＯ）、ＭＡＣアドレス検索テーブル５６１に登録されていなければ（ステップＳ１０２のＮＯ）、ブロードキャストＭＡＣアドレスの場合と同様にして、ＬＬＩＤをブロードキャストＬＬＩＤとし、転送指示情報を「１１」とする（ステップＳ１０４）。この例では、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスの場合、下り出力先判定部５６２は、ＭＡＣアドレス検索テーブル５６１を使用せずに、下り出力先判定部５６２内の別回路で、宛先ＬＬＩＤと出力先の決定を行う。
【０１９５】
なお、ステップＳ１０２において、宛先ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていない場合、転送指示情報を「００」とし、下りフレームをどのポートにも出力しないようにしてもよい。
【０１９６】
また、送信先ＭＡＣアドレスとしてブロードキャストＭＡＣアドレスが付いたフレームが入力された場合の処理をＭＡＣアドレス検索テーブル５６１を使用して行うようにしてもよい。その場合、ＭＡＣアドレス検索テーブル５６１にブロードキャストＭＡＣアドレス、ブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）、および転送指示情報として「１１」」を登録しておけばよい。
【０１９７】
一方、レイテンシ吸収部５６３は、受信した下りフレームに遅延を付加して、下り出力先判定部５６２での下り出力先決定処理によるレイテンシを吸収する。ＬＬＩＤ付与部５６４は、下り出力先判定部５６２で決定されたＬＬＩＤに従って、レイテンシ吸収部５６３からの下りフレームに宛先ＬＬＩＤを付与する。
【０１９８】
下り転送指示部５６５は、下り出力先判定部５６２で決定された転送指示情報に従って、ＬＬＩＤ付与部５６４からの下りフレームに転送指示情報を付与し、その転送指示情報を付与した下りフレームをバッファ書き込み制御部５６６へ転送する。図２９に下り転送指示部５６５から出力されるフレームのフォーマット例を示す。このフレーム中、プリアンブル部に、ＬＬＩＤ情報と転送指示情報が書き込まれる。
【０１９９】
バッファ書き込み制御部５６６は、下りフレームに書き込まれている転送指示情報に従って、その転送指示情報が示す系統のバッファ５６７（５６７Ａ，５６７Ｂ）へ当該下りフレームを書き込む。例えば、転送指示情報が「１０」であれば、バッファ（０系）５６７Ａに下りフレームを書き込み、転送指示情報が「０１」であれば、バッファ（１系）５６７Ｂに下りフレームを書き込む。また、転送指示情報が「１１」であれば、バッファ（０系）５６７Ａおよびバッファ（１系）５６７Ｂの両方に下りフレームを書き込む。
【０２００】
バッファ読み出し制御部５６８（５６８Ａ，５６８Ｂ）は、バッファ書き込み制御部５６６からの指示に基づいて、バッファ５６７（５６７Ａ，５６７Ｂ）から下りフレームを読み出して、ＬＬＩＤ変換部５６９（５６９Ａ，５６９Ｂ）に転送する。すなわち、バッファ読み出し制御部（０系）５６８Ａは、バッファ（０系）５６７Ａから下りフレームを読み出して、ＬＬＩＤ変換部（０系）５６９Ａに転送する。バッファ読み出し制御部（１系）５６８Ｂは、バッファ（１系）５６７Ｂから下りフレームを読み出して、ＬＬＩＤ変換部（１系）５６９Ｂに転送する。
【０２０１】
ＬＬＩＤ変換部５６９（５６９Ａ，５６９Ｂ）は、入力されたフレームのＬＬＩＤがブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）だった場合にＬＬＩＤの書き換えを行う。例えば、１Ｇ出力ポート（０系）では１６進数表示でＦＦＦＦ、１０Ｇ出力ポート（１系）では１６進数表示でＦＦＦＥに書き換える。また、転送指示情報の領域を必要に応じてＩＥＥＥ規格のアイドルデータ等に書き換える。
【０２０２】
［４．２．第４の実施の形態の効果〕
本実施の形態の構成では、下りフレームの送信処理をＭＡＣアドレス検索テーブル５６１へのアクセス（検索）だけで処理することができるので、下り側の回路規模が小さくなる。すなわち、従来の考えられる技術として説明した図４４に示した構成では、下りフレームの宛先ＬＬＩＤを決定した後に送信レートの判断を行うために、ＭＡＣアドレス検索テーブルにアクセスする回路以外に、ＬＬＩＤごとの下り送信速度を管理するテーブルにアクセスする回路が必要であったが、このような回路が不要となり、下り側の回路規模が小さくなる。
【０２０３】
また、本実施の形態の構成では、下りフレームの宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスだった場合等、下りフレームの出力先として全ての系統を示す情報を転送指示情報（この例では、「１１」）とすることにより、全ての系統のバッファ５６７へ当該下りフレームを書き込んで、すなわち全ての系統のバッファ５６７へ下りフレームのコピーを行って、そのコピーした下りフレームを全ての系統の出力ポートから出力させることが可能である。
【０２０４】
本実施の形態の構成において、送信先ＭＡＣアドレスとしてブロードキャストＭＡＣアドレスが付いたフレームが入力された場合の処理をＭＡＣアドレス検索テーブル５６１を使用せずに、下り出力先判定部５６２内の別回路で決定するようにした場合、そのための回路が必要ではあるが、その回路（Ｈ／Ｗ）の規模は小さいので、本発明の有効性を否定するものではない。
【０２０５】
なお、ＭＡＣアドレス検索テーブル５６１で複数の系統の転送指示を「１（転送指示有り）」に設定することで、該当の宛先ＭＡＣアドレスが付いた下りフレームが入力された場合にそのフレームのコピーを行って、複数の系統の出力ポートから出力させるようにすることも可能である。
【０２０６】
さらに、特定のＩＰアドレス（もしくはＶＬＡＮタグ）が付いた下りフレームが入力された場合に、複数の系統の転送指示を「１（転送指示有り）」に設定するような回路を追加することも可能である。
【０２０７】
〔５．第５の実施の形態〕
〔５．１．第５の実施の形態にかかるＯＬＴの構成〕
次に、図３０を参照して、本発明の第５の実施の形態にかかるＯＬＴ５について説明する。図３０は、第５の実施の形態にかかるＯＬＴの構成を示すブロック図である。第４の実施の形態（図２５）と比較して、第５の実施の形態のＯＬＴ５には、上り入力部５９が追加されている。また、図３１に示すように、フレーム転送処理部５６（５６Ｂ）に、ＭＡＣアドレス登録部５７０が追加されている。
【０２０８】
また、第５の実施の形態において、帯域割当処理部５８は、第４の実施の形態で説明した機能に加え、予め帯域割当処理部５８が割り当てた上りフレームのタイミングに合わせて、予定されている上りフレームのＬＬＩＤに対応した下り出力速度情報を、予め帯域割当処理部５８に登録されているＰＯＮ−ＩＦポート情報から読み出して、上り入力部５９に指示する機能を有している。
【０２０９】
例えば、予定されている入力フレームのＬＬＩＤが１Ｇ−ＯＮＵの場合には、下り出力速度情報として“１Ｇ”を指示し、予定されている入力フレームのＬＬＩＤが１０Ｇ−ＯＮＵの場合には、下り出力速度情報として“１０Ｇ”を指示する。なお、予定されている入力フレームのＬＬＩＤが非対称ＯＮＵ（上り速度が１Ｇで下り速度が１０Ｇ）の場合には、“１０Ｇ”を指示する。
【０２１０】
上り入力部５９は、帯域割当処理部５８からの指示により、下り出力速度情報を上りフレームのプリアンブル部に挿入する。例えば、帯域割当処理部５８からの指示が“１Ｇ”であれば、上りフレームのプリアンブル部の下り出力速度情報に「０」を挿入し、帯域割当処理部５８からの指示が“１０Ｇ”であれば、上りフレームのプリアンブル部の下り出力速度情報に「１」を挿入する。図１４に上り入力部５９から出力されるフレームの構成例を示す。ＰＯＮ区間１０で伝送されるフレーム（図２参照）との違いは、プリアンブル部に下り出力速度情報が挿入されている点である。
【０２１１】
〔５．２．第５の実施の形態にかかるＯＬＴの動作（登録情報の自動設定）〕
本実施の形態では、図３１に示されるように、フレーム転送処理部５６ＢにＭＡＣアドレス登録部５７０が追加されており、このＭＡＣアドレス登録部５７０によって、ＭＡＣアドレス検索テーブル５６１への登録情報の設定が上りフレーム受信時に自動的に行われる。以下、図３２に示すフローチャートを参照して、ＭＡＣアドレス検索テーブル５６１への登録情報の自動設定について説明する。
【０２１２】
ＭＡＣアドレス登録部５７０は、上りフレームの受信時、この上りフレームの送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されているか否かをチェックする（ステップＳ２０１）。ここで、送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていなければ（ステップＳ２０１のＮＯ）、ＭＡＣアドレス検索テーブル５６１に空きがあるか否かをチェックする（ステップＳ２０２）。空きがなければ（ステップＳ２０２のＮＯ）、そのまま処理を終了するが、空きがあれば（ステップＳ２０２のＹＥＳ）、ＭＡＣアドレス検索テーブル５６１への登録情報の設定（新規登録）を行う（ステップＳ２０３）。
【０２１３】
この登録情報の新規登録において、ＭＡＣアドレス登録部５７０は、上りフレームに書き込まれている下り出力速度情報を読み取り、下り出力速度情報が「０」であった場合には、転送指示情報を「１０」（０系）として、１Ｇポートへの転送をセットする。一方、下り出力速度情報が「１」であった場合には、転送指示情報を「０１」（１系）として、１０Ｇポートへの転送をセットする。このようにして設定された転送指示情報をその上りフレーム中の送信元ＭＡＣアドレスとＬＬＩＤと対応づけてＭＡＣアドレス検索テーブル５６１に登録情報として書き込む。なお、この場合、登録データの有効／無効の情報は「有効」とする。
【０２１４】
一方、上りフレームの送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていた場合（ステップＳ２０１のＹＥＳ）、ＭＡＣアドレス登録部５７０は、その上りフレームの下り出力速度情報が「１」であるか否かをチェックし（ステップＳ２０４）、下り出力速度情報が「１」であれば（ステップＳ２０４のＹＥＳ）、転送指示情報を「０１」（１系）として、１０Ｇポートへの転送をセットし、ＭＡＣアドレス検索テーブル５６１中の一致したＭＡＣアドレスのＬＬＩＤと転送指示情報を更新する（ステップＳ２０５）。下り出力速度情報が「１」でなければ（ステップＳ２０４のＮＯ）、転送指示情報を「１０」（０系）として、１Ｇポートへの転送をセットし、ＭＡＣアドレス検索テーブル５６１中の一致したＭＡＣアドレスのＬＬＩＤと転送指示情報を更新する（ステップＳ２０６）。
【０２１５】
なお、この例では、上りフレームの送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていた場合、ＭＡＣアドレス検索テーブル５６１中の対応する登録情報を更新するようにしたが、更新しないようにしてもよい。
【０２１６】
また、この例では、帯域割当処理部５８からの指示が“１Ｇ”であった場合、上りフレームに下り出力速度情報として「０」を書き込み、帯域割当処理部５８からの指示が“１０Ｇ”であった場合、上りフレームに出力速度情報として「１」を書き込むようにしたが、「０」の代わりに「１０」を下り出力速度情報として書き込むようにし、「１」の代わりに「０１」を下り出力速度情報として書き込むようにしてもよい。このようにすると、下り出力速度情報からの転送指示情報への変換が不要となる。
【０２１７】
このようにして、第５の実施の形態では、非対称ＯＮＵ（上り速度が１Ｇで下り速度が１０Ｇ）の場合を含めて、ＭＡＣアドレス登録部５７０によって、ＭＡＣアドレス及びＬＬＩＤと転送指示情報が自動的にＭＡＣアドレス検索テーブル５６１に登録されるものとなる。
【０２１８】
〔５．３．第５の実施の形態の変形〕
なお、第５の実施の形態の構成では、第４の実施の形態の構成と比較すると、上りの処理で「速度情報」を登録する上り入力部５９の追加が必要であるが、上り帯域割当を行う帯域割当処理部５８から「速度情報」（Ｇａｔｅフレームと呼ばれる制御フレームの送信速度に対応）をもらうことにより、簡単な回路で上りフレームのプリアンブル部に「速度情報」を挿入することができる。
【０２１９】
また、この第５の実施の形態の構成でも、下りフレームの宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスだった場合等、入力フレームのコピーを行って全ての系統の出力ポートから出力することが可能な構成となっている。
【０２２０】
なお、ＭＡＣアドレス検索テーブル５６１で複数の系統の転送指示を「１（転送指示有り）」に設定することで、該当の宛先ＭＡＣアドレスが付いた下りフレームが入力された場合にそのフレームのコピーを行って、複数の系統の出力ポートから出力させるようにすることも可能である。
【０２２１】
さらに、特定のＩＰアドレス（もしくはＶＬＡＮタグ）が付いた下りフレームが入力された場合に、複数の系統の転送指示を「１（転送指示有り）」に設定するような回路を追加することも可能である。
【０２２２】
〔６．第６の実施の形態〕
次に、図３３を参照して、本発明の第６の実施の形態にかかるＯＬＴについて説明する。
〔６．１．第６の実施の形態にかかるＯＬＴの構成〕
図３３は、第６の実施の形態にかかるＯＬＴ５におけるフレーム転送処理部５６（５６Ｃ）の構成を示すブロック図である。このフレーム転送処理部５６Ｃは図２６に示したフレーム転送処理部５６Ａに優先制御機能を追加した構成とされている。
【０２２３】
このフレーム転送処理部５６Ｃのフレーム転送処理部５６Ａと異なる点は、バッファ５６７が０系／１系とも複数（バッファＡ、バッファＢ）搭載され、下り転送指示部５６５とバッファ書き込み制御部５６６との間に下り優先度指示部５７１が挿入され、また、下り優先度指示部５７１の前段に下り優先度判定部５７２が追加されている点である。
【０２２４】
この例では、０系のバッファとして、バッファＡ（０系）５６７Ａ１とバッファＢ（０系）５６７Ａ２とを設け、１系のバッファとして、バッファＡ（１系）５６７Ｂ１とバッファＢ（１系）５６７Ｂ２とを設けており、バッファＡ（０系）５６７Ａ１およびバッファＡ（１系）５６７Ｂ１を高優先側のバッファとしている。
【０２２５】
このフレーム転送処理部５６Ｃにおいて、下り優先度判定部５７２は、入力される下りフレームのＶＬＡＮタグ内のＰＣＰビット、ＶＩＤ、もしくは、ＩＰヘッダ内の優先度を示す情報を参照して入力された下りフレームの優先度を決定する。０系／１系とも２個のバッファ（バッファＡ、バッファＢ）で構成されている場合、例えば、ＶＬＡＮタグ内のＰＣＰビットが０ｘ１〜０ｘ７であれば、高優先とし、ＰＣＰビットが０ｘ０であれば、低優先とする。
【０２２６】
下り優先度指示部５７１は、下り優先度判定部５７２で判定された優先度に従って、下り転送指示部５６５からの下りフレームに優先度情報を付与して、バッファ書き込み制御部５６６へフレームを転送する。図３４に下り優先度指示部５７１から出力されるフレームのフォーマット例を示す。優先度情報はプリアンブル部に付与する。例えば、高優先の場合は優先度情報として「１」を付与し、低優先の場合は優先度情報として「０」を付与する。
【０２２７】
バッファ書き込み制御部５６６は、下り優先度指示部５７１からの下りフレームに書き込まれている転送指示情報と優先度情報に従って、その転送指示情報と優先度情報が示す系統のバッファ５６７へ下りフレームを書き込む。
【０２２８】
例えば、転送指示情報が「１０」（０系）で優先度情報が「１」であった場合には、高優先側のバッファＡ（０系）５６７Ａ１に下りフレームを書き込み、転送指示情報が「０１」（１系）で優先度情報が「１」（高優先）であった場合には、高優先側のバッファＡ（１系）５６７Ｂ１に下りフレームを書き込む。また、転送指示情報が「１１」（０系／１系）であり、優先度情報が「１」（高優先）であった場合には、高優先側のバッファＡ（０系）５６７Ａ１およびバッファＡ（１系）５６７Ｂ１共に下りフレームを書き込む。
【０２２９】
バッファ読み出し制御部５６８（５６８Ａ，５６８Ｂ）は、バッファ書き込み制御部５６６からの指示に基づいてバッファ５６７（５６７Ａ１，５６７Ａ２，５６７Ｂ１，５６７Ｂ２）からフレームを読み出して、ＬＬＩＤ変換部５６９（５６９Ａ，５６９Ｂ）に転送する。この場合、バッファ読み出し制御部５６８Ａは、高優先側のバッファ５６７Ａ１からの読み出しが可能な場合は、高優先側のバッファ５６７Ａ１からの読み出しを優先する。また、バッファ読み出し制御部５６８Ｂは、高優先側のバッファ５６７Ｂ１からの読み出しが可能な場合は、高優先側のバッファ５６７Ｂ１からの読み出しを優先する。これにより、優先度の高い下りフレームが先に読み出されて、出力されるものとなる。
【０２３０】
ＬＬＩＤ変換部５６９Ａ，５６９Ｂは、入力されたフレームのＬＬＩＤがブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）だった場合にＬＬＩＤの書き換えを行う。例えば、１Ｇ出力ポート（０系）では１６進数表示でＦＦＦＦ、１０Ｇ出力ポート（１系）では１６進数表示でＦＦＦＥに書き換える。また、優先度と転送指示情報の領域を必要に応じてＩＥＥＥ規格のアイドルデータ等に書き換える。
【０２３１】
〔６．２．第６の実施の形態の変形〕
なお、上述した第４〜第６の実施の形態では、出力ポートの系統を０系と１系の２系統としたが、転送指示情報のビット数を拡張することにより、３系統以上の場合も同様な構成とすることが可能である。
【０２３２】
また、送信回路５２（５２Ａ、５２Ｂ）は、ＩＥＥＥ仕様以外のものとすることも可能である。例えば、複数の送信回路５２の一部をＩＥＥＥ仕様とし、その他をＩＴＵ−ＴのＧ−ＰＯＮ仕様とすることも可能である。
なお、送信回路５２（５２Ａ、５２Ｂ）をＩＥＥＥ仕様以外のものにする場合は、その仕様にあわせてＬＬＩＤ変換部５６９Ａ，５６９Ｂ等の仕様を変える。
【０２３３】
また、第６の実施の形態は、０系および１系のバッファ５６７を高優先用バッファと低優先用バッファの２種類としたが、系統ごとに３個以上のバッファ５６７を搭載し、優先度情報を複数ビットに拡張することにより、３種類以上の優先度に対応することも可能である。
【０２３４】
［７．第７の実施の形態］
次に、本発明の第７の実施の形態にかかるＯＬＴについて説明する。
［７．１．第７の実施の形態にかかるＯＬＴの構成］
第７の実施の形態にかかるＯＬＴは、図３５に示すように、フレーム転送処理部５６がＦＩＦＯを備えたものである。本実施の形態にかかるＯＬＴは、フレーム転送処理部５６の構成が異なる点を除き、第４の実施の形態にかかるＯＬＴと同一とすることができる。したがって、本実施の形態にかかるＯＬＴのフレーム転送処理部５６以外の構成や、本実施の形態にかかるＯＬＴを用いたＰＯＮシステムの構成については、適宜、図２、図２４、図２５、図２７−図２９を参照することとし、その詳細な説明は省略する。
【０２３５】
図３５は、フレーム転送処理部５６（５６Ａ）の構成例を示すブロック図である。フレーム転送処理部５６Ａは、ＭＡＣアドレス検索テーブル５６１と、下り出力先判定部５６２と、レイテンシ吸収部５６３と、ＬＬＩＤ付与部５６４と、下り転送指示部５６５と、ＦＩＦＯ書き込み制御部５６６と、入力ＦＩＦＯ（０系）５６７Ａと、入力ＦＩＦＯ（１系）５６７Ｂと、アクセス調停部５６８と、出力ＦＩＦＯ（０系）５６９Ａと、出力ＦＩＦＯ（１系）５６９Ｂと、大容量メモリ（ＤＲＡＭ）５７０と、出力ＦＩＦＯ読み出し制御部（０系）５７１Ａと、出力ＦＩＦＯ読み出し制御部（１系）５７１Ｂと、ＬＬＩＤ変換部（０系）５７２Ａと、ＬＬＩＤ変換部（１系）５７２Ｂとを備えている。このフレーム転送処理部５６Ａの構成において、下り出力先判定部５６２が本発明でいう宛先ＩＤ検索部に相当し、ＬＬＩＤ付与部５６４および下り転送指示部５６５が本発明でいう情報書込部に相当する。
【０２３６】
このうち、ＭＡＣアドレス検索テーブル５６１の構成例等については、第４の実施の形態に関して図２７−図２９等を参照して説明したとおりである。
【０２３７】
［７．２．第７の実施の形態にかかるＯＬＴの動作］
下り出力先判定部５６２は、受信した下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル５６１からＬＬＩＤと転送指示情報を読み出して、下りフレームの宛先ＬＬＩＤと出力先を決定する。すなわち、受信した下りフレームをどの送信回路５２Ａ，５２Ｂから送信するのか、すなわち速度の異なるどの系統の出力ポートから出力するのかを決定する。この下りフレームの宛先ＬＬＩＤと出力先の決定は次のようにして行われる。
【０２３８】
先ず、下り出力先判定部５６２は、受信した下りフレームの宛先ＭＡＣアドレスをチェックし（図２８：ステップＳ１０１）、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスでなければ（ステップＳ１０１のＮＯ）、ＭＡＣアドレス検索テーブル５６１に登録されているか否かをチェックする（ステップＳ１０２）。ここで、ＭＡＣアドレス検索テーブル５６１に登録されていれば（ステップＳ１０２のＹＥＳ）、その宛先ＭＡＣアドレスに対応するＬＬＩＤと転送指示情報をＭＡＣアドレス検索テーブル５６１から読み出す（ステップＳ１０３）。
【０２３９】
これに対し、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスであれば（ステップＳ１０１のＹＥＳ）、ＬＬＩＤをブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）とし、転送指示情報を「１１」とする（ステップＳ１０４）。また、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスでない場合でも（ステップＳ１０１のＮＯ）、ＭＡＣアドレス検索テーブル５６１に登録されていなければ（ステップＳ１０２のＮＯ）、ブロードキャストＭＡＣアドレスの場合と同様にして、ＬＬＩＤをブロードキャストＬＬＩＤとし、転送指示情報を「１１」とする（ステップＳ１０４）。この例では、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスの場合、下り出力先判定部５６２は、ＭＡＣアドレス検索テーブル５６１を使用せずに、下り出力先判定部５６２内の別回路で、宛先ＬＬＩＤと出力先の決定を行う。
【０２４０】
なお、ステップＳ１０２において、宛先ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていない場合、転送指示情報を「００」とし、下りフレームをどのポートにも出力しないようにしてもよい。
【０２４１】
また、送信先ＭＡＣアドレスとしてブロードキャストＭＡＣアドレスが付いたフレームが入力された場合の処理をＭＡＣアドレス検索テーブル５６１を使用して行うようにしてもよい。その場合、ＭＡＣアドレス検索テーブル５６１にブロードキャストＭＡＣアドレス、ブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）、および転送指示情報として「１１」」を登録しておけばよい。
【０２４２】
一方、レイテンシ吸収部５６３は、受信した下りフレームに遅延を付加して、下り出力先判定部５６２での下り出力先決定処理によるレイテンシを吸収する。ＬＬＩＤ付与部５６４は、下り出力先判定部５６２で決定されたＬＬＩＤに従って、レイテンシ吸収部５６３からの下りフレームに宛先ＬＬＩＤを付与する。
【０２４３】
下り転送指示部５６５は、下り出力先判定部５６２で決定された転送指示情報に従って、ＬＬＩＤ付与部５６４からの下りフレームに転送指示情報を付与し、その転送指示情報を付与した下りフレームをＦＩＦＯ書き込み制御部５６６へ転送する。図２９に下り転送指示部５６５から出力されるフレームのフォーマット例を示す。このフレーム中、プリアンブル部に、ＬＬＩＤ情報と転送指示情報が書き込まれる。
【０２４４】
ＦＩＦＯ書き込み制御部５６６は、下りフレームに書き込まれている転送指示情報とアクセス調停部５６８からの制御情報に従って、その転送指示情報と制御情報とによって示される系統の入力ＦＩＦＯ５６７もしくは出力ＦＩＦＯ５６９へ当該下りフレームを書き込む。
【０２４５】
例えば、転送指示情報が「１０」であれば、入力ＦＩＦＯ（０系）５６７Ａもしくは出力ＦＩＦＯ（０系）に下りフレームを書き込み、転送指示情報が「０１」であれば、入力ＦＩＦＯ（１系）５６７Ｂもしくは出力ＦＩＦＯ（１系）５６９Ｂに下りフレームを書き込む。また、転送指示情報が「１１」であれば、入力ＦＩＦＯ（０系）５６７Ａおよび入力ＦＩＦＯ（１系）５６７Ｂの両方もしくは出力ＦＩＦＯ（０系）５６９Ａおよび出力ＦＩＦＯ（１系）５６９Ｂの両方に下りフレームを書き込む。
【０２４６】
なお、アクセス調停部５６８からの制御情報は、各出力ＦＩＦＯ５６９への書き込みが可能か否かを示すものであり、図３５の構成例においては以下のケースが存在する。
【０２４７】
（１）出力ＦＩＦＯ（０系）５６９Ａ、出力ＦＩＦＯ（１系）５６９Ｂ共に書き込みが不可の場合は、該当の入力ＦＩＦＯ５６７（一つもしくは両方）への書き込みを行う。
（２）出力ＦＩＦＯ（０系）５６９Ａへの書き込みは可能だが、出力ＦＩＦＯ（１系）５６９Ｂへの書き込みが不可の場合は、出力ＦＩＦＯ（０系）５６９Ａ、もしくは、入力ＦＩＦＯ（１系）５６７Ｂ、または、その両方への書き込みを行う（出力ＦＩＦＯ５６９への書き込みはアクセス調停部５６９を介して行う）。
（３）出力ＦＩＦＯ（１系）５６９Ｂへの書き込みは可能だが、出力ＦＩＦＯ（０系）５６９Ａへの書き込みが不可の場合は、出力ＦＩＦＯ（１系）５６９Ｂ、もしくは、入力ＦＩＦＯ（０系）５６７Ａ、または、その両方への書き込みを行う（出力ＦＩＦＯ５６９への書き込みはアクセス調停部５６８を介して行う）。
（４）出力ＦＩＦＯ（０系）５６９Ａ、出力ＦＩＦＯ（１系）５６９Ｂ共に書き込みが可能な場合は、該当の出力ＦＩＦＯ５６９（一つもしくは両方）への書き込みを行う（アクセス調停部５６８を介して行う）。
【０２４８】
アクセス調停部５６８は、ＦＩＦＯ書き込み制御部５６６から出力ＦＩＦＯ５６９への下りフレームの書き込みを仲介する他、入力ＦＩＦＯ５６７から大容量メモリ５７０もしくは出力ＦＩＦＯ５６９へのフレームデータの転送、及び、大容量メモリ５７０から出力ＦＩＦＯ５６９へのフレームデータの転送等を行う。
【０２４９】
図３６にアクセス調停部５６８の構成例を示す。図３６のアクセス調停部５６８は０系／１系の出力ＦＩＦＯ５６９からの書込許可入力に対応して以下の様に動作する。
【０２５０】
〔出力ＦＩＦＯ（０系）側の状態１：初期状態〕
出力ＦＩＦＯ（０系）５６９Ａからの書込許可入力が許可状態で、入力ＦＩＦＯ（０系）５６７Ａにも入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域（アドレス）にもフレームデータが蓄積されていない場合はＦＩＦＯ書き込み制御部５６６に対して、出力ＦＩＦＯ（０系）５６９Ａへの書き込みが可能であることを出力し、ＦＩＦＯ書き込み制御部５６６から入力されるフレームの転送指示信号が「１０」（０系）となっていた場合は、出力ＦＩＦＯ（０系）５６９Ａへのフレームの書き込みを行う。
【０２５１】
なお、この状態ではＦＩＦＯ書き込み制御部５６６から入力ＦＩＦＯ（０系）５６７Ａへのフレームの書き込みも、入力ＦＩＦＯ（０系）５６７Ａからのフレームデータの転送も、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域からのフレームデータの転送も行われない。
【０２５２】
〔出力ＦＩＦＯ（０系）の状態２〕
出力ＦＩＦＯ（０系）５６９Ａからの書込許可入力が禁止（非許可）状態の場合は、ＦＩＦＯ書き込み制御部５６６に対して出力ＦＩＦＯ（０系）５６９Ａへの書き込みは不可であることを出力し、入力ＦＩＦＯ（０系）５６７Ａに蓄積されているフレームデータのサイズ（Ｂｙｔｅ数）の合計が所定の値（フレームの最少サイズより大きい値を設定）より大きくなった場合に、入力ＦＩＦＯ（０系）５６７Ａ内のデータをまとめて大容量メモリ５７０の入力ＦＩＦＯ（０系）５６７Ａに対応する領域（アドレス）に転送する。
【０２５３】
転送終了後、他の状態に遷移する前に、入力ＦＩＦＯ（０系）５６７Ａに蓄積されているフレームデータのサイズ（Ｂｙｔｅ数）の合計が所定の値より大きくなれば、同様に転送を繰り返す。
【０２５４】
大容量メモリ５７０への転送は、入力ＦＩＦＯ５６７ごとに異なるメモリ領域（アドレス）に行い、入力ＦＩＦＯ５６７ごとに転送したフレームデータのサイズ（Ｂｙｔｅ数）の累積値を管理する。
【０２５５】
なお、入力ＦＩＦＯ（０系）５６７Ａから大容量メモリ５７０への転送と入力ＦＩＦＯ（１系）５６７Ｂから大容量メモリ５７０への転送が競合する場合があるので、セレクタ（大容量メモリ用）５６８−１にて競合制御を行う。
【０２５６】
この状態では、ＦＩＦＯ書き込み制御部５６６から入力ＦＩＦＯ（０系）５６７Ａへフレームの書き込みが行われ、ＦＩＦＯ書き込み制御部５６６から出力ＦＩＦＯ（０系）５６９Ａへのフレームの書き込み、入力ＦＩＦＯ（０系）５６７Ａから出力ＦＩＦＯ（０系）５６９Ａへのフレームデータの転送、及び、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域からのフレームデータの転送は行われない。
【０２５７】
〔出力ＦＩＦＯ（０系）側の状態３〕
出力ＦＩＦＯ（０系）５６９Ａからの書込許可入力が許可状態で、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域（アドレス）にフレームデータが蓄積されている場合は、ＦＩＦＯ書き込み制御部５６６に対して、出力ＦＩＦＯ（０系）５６９Ａへの書き込みが不可であることを出力し、入力ＦＩＦＯ（０系）５６７Ａに蓄積されているフレームデータのサイズ（Ｂｙｔｅ数）の合計が所定の値（フレームの最少サイズより大きい値を設定）より大きくなった場合に入力ＦＩＦＯ（０系）５６７Ａ内のデータをまとめて大容量メモリ５７０の入力ＦＩＦＯ（０系）５６７Ａに対応する領域（アドレス）に転送する。
【０２５８】
転送終了後、他の状態に遷移する前に、入力ＦＩＦＯ（０系）５６７Ａに蓄積されているフレームデータのサイズ（Ｂｙｔｅ数）の合計が所定の値より大きくなれば、同様に転送を繰り返す。
【０２５９】
大容量メモリ５７０への転送は、入力ＦＩＦＯ５６７ごとに異なるメモリ領域（アドレス）に行い、入力ＦＩＦＯ５６７ごとに転送したフレームデータのサイズ（Ｂｙｔｅ数）の累積値を管理する。
【０２６０】
なお、入力ＦＩＦＯ（０系）５６７Ａから大容量メモリ５７０への転送と入力ＦＩＦＯ（１系）５６７Ｂから大容量メモリ５７０への転送が競合する場合があるので、セレクタ（大容量メモリ用）５６８−１にて競合制御を行う。
【０２６１】
また、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域（アドレス）に蓄積されているフレームデータを出力ＦＩＦＯ（０系）５６９Ａに対して転送する。この転送は、他の状態に遷移するか、もしくは、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域（アドレス）に蓄積されているフレームデータがなくなるまで行う。
【０２６２】
大容量メモリ５７０から出力ＦＩＦＯ５６９への転送を行う際には、出力ＦＩＦＯ５６９ごと（対応する入力ＦＩＦＯ５６７ごと）に転送したフレームデータのサイズ（Ｂｙｔｅ数）をカウントして、入力ＦＩＦＯ５６７から大容量メモリ５７０に転送したフレームデータのサイズ（Ｂｙｔｅ数）の累積値からの減算を行う。この値は、対応する入力ＦＩＦＯ５６７ごとに、大容量メモリ５７０に蓄積されているフレームデータの有無を確認するために使用する。
【０２６３】
なお、大容量メモリ５７０から出力ＦＩＦＯ（０系）５６９Ａへの転送と大容量メモリ５７０から出力ＦＩＦＯ（１系）５６９Ｂへの転送が競合する場合があるので、ＩＦ制御部５６８−２にて競合制御を行う。さらに、入力ＦＩＦＯ５６７から大容量メモリ５７０への転送と、大容量メモリ５７０から出力ＦＩＦＯ５６９への転送が競合する場合があるので、ＩＦ制御部５６８−２にて競合制御を行う。
【０２６４】
この状態では、ＦＩＦＯ書き込み制御部５６６から入力ＦＩＦＯ（０系）５６７Ａへのフレームの書き込みが行われ、ＦＩＦＯ書き込み制御部５６６から出力ＦＩＦＯ（０系）５６９Ａへのフレームの書き込み、入力ＦＩＦＯ（０系）５６７Ａから出力ＦＩＦＯ（０系）５６９Ａへのフレームデータの転送は行われない。
【０２６５】
〔出力ＦＩＦＯ（０系）側の状態４〕
出力ＦＩＦＯ（０系）５６９Ａからの書込許可入力が許可状態で、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域（アドレス）にフレームデータが蓄積されていないが、入力ＦＩＦＯ（０系）５６７Ａにフレームデータが蓄積されている場合は、ＦＩＦＯ書き込み制御部５６６に対して出力ＦＩＦＯ（０系）５６９Ａへの書き込みが不可であることを出力し、入力ＦＩＦＯ（０系）５６７Ａ内のデータを出力ＦＩＦＯ（０系）５６９Ａに転送する。この転送は、他の状態に遷移するか、もしくは、入力ＦＩＦＯ（０系）５６７Ａに蓄積されているフレームデータがなくなるまで行う。
【０２６６】
この状態では、ＦＩＦＯ書き込み制御部５６６から入力ＦＩＦＯ（０系）５６７Ａへのフレームの書き込みが行われ、ＦＩＦＯ書き込み制御部５６６から出力ＦＩＦＯ（０系）５６９Ａへのフレームの書き込み、入力ＦＩＦＯ（０系）５６７Ａから大容量メモリ５７０へのフレームデータの転送、及び、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域からのフレームデータの転送は行われない。
【０２６７】
なお、上述においては、出力ＦＩＦＯ（０系）５６９Ａからの書込許可入力に対応する動作について説明したが、出力ＦＩＦＯ（１系）５６９Ｂからの書込許可入力に対してもアクセス調停部５６８は同様に動作する。
【０２６８】
図３７にアクセス調停部５６８の状態遷移（例）を示す。図３７は０系もしくは１系どちらかの出力ＦＩＦＯ５６９からの書込許可入力に対応した動作を示している。このように動作する制御回路を２つ（０系用と１系用）搭載して、状態遷移としてはそれぞれ独立に（もう一方の系の動作に依存せずに）動作させることが可能である。なお、大容量メモリ５７０への転送と大容量メモリ５７０からの転送において０系と１系が競合することはあるが、状態遷移上は影響しない。
【０２６９】
フレーム転送処理部５６Ａにおいて、出力ＦＩＦＯ５６９（５６９Ａ，５６９Ｂ）は、アクセス調停部５６８から入力されたフレームデータを蓄積し、出力ＦＩＦＯ読み出し制御部５７１（５７１Ａ，５７１Ｂ）からの要求に従って、フレームデータを出力する。また、フレームデータの蓄積量（入力されたデータの量から出力したデータの量を減算した値）を測定し、その値が規定値を超えた場合に、アクセス調停部５６８に対する書き込み許可信号を禁止（非許可）状態とする。この規定値は、例えば、出力ＦＩＦＯ５６９に蓄積可能なデータ量の最大値から最長フレーム（２０００Ｂｙｔｅ）分のデータ量を減算した値とする。
【０２７０】
出力ＦＩＦＯ読み出し制御部５７１（５７１Ａ，５７１Ｂ）は、例えば、出力ＦＩＦＯ５６９（５６９Ａ，５６９Ｂ）に１フレーム以上のフレームデータが蓄積されていれば、出力ＦＩＦＯ５６９（５６９Ａ，５６９Ｂ）からフレームデータを読み出してＬＬＩＤ変換部５７２（５５２Ａ，５７２Ｂ）に転送する。
【０２７１】
ＬＬＩＤ変換部５７２（５５２Ａ，５７２Ｂ）は、入力されたフレームのＬＬＩＤがブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）だった場合にＬＬＩＤの書き換えを行う。例えば、１Ｇ出力ポート（０系）では１６進数表示でＦＦＦＦ、１０Ｇ出力ポート（１系）では１６進数表示でＦＦＦＥに書き換える。また、転送指示情報の領域を必要に応じてＩＥＥＥ規格のアイドルデータ等に書き換える。
【０２７２】
［７．３．第７の実施の形態の効果］
本実施の形態によれば、下りフレームの送信処理をＭＡＣアドレス検索テーブル５６１へのアクセス（検索）だけで処理することができるので、下り側の回路規模が小さくなる。すなわち、従来の考えられる技術として説明した図４４に示した構成では、下りフレームの宛先ＬＬＩＤを決定した後に送信レートの判断を行うために、ＭＡＣアドレス検索テーブルにアクセスする回路以外に、ＬＬＩＤごとの下り送信速度を管理するテーブルにアクセスする回路が必要であったが、このような回路が不要となり、下り側の回路規模が小さくなる。
【０２７３】
また、本実施の形態によれば、下りフレームの宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスだった場合等、下りフレームの出力先として全ての系統を示す情報を転送指示情報（この例では、「１１」）とすることにより、全ての系統の入力ＦＩＦＯ５６７か出力ＦＩＦＯ５６９のどちらかへ当該下りフレームを書き込んで、すなわち全ての系統の入力ＦＩＦＯ５６７か出力ＦＩＦＯ５６９のどちらかへ下りフレームのコピーを行って、そのコピーした下りフレームを全ての系統の出力ポートから出力させることが可能である。
【０２７４】
本実施の形態の構成において、送信先ＭＡＣアドレスとしてブロードキャストＭＡＣアドレスが付いたフレームが入力された場合の処理をＭＡＣアドレス検索テーブル５６１を使用せずに、下り出力先判定部５６２内の別回路で決定するようにした場合、そのための回路が必要ではあるが、その回路（Ｈ／Ｗ）の規模は小さいので、本発明の有効性を否定するものではない。
【０２７５】
なお、ＭＡＣアドレス検索テーブル５６１で複数の系統の転送指示を「１（転送指示有り）」に設定することで、該当の宛先ＭＡＣアドレスが付いた下りフレームが入力された場合にそのフレームのコピーを行って、複数の系統の出力ポートから出力させるようにすることも可能である。
【０２７６】
さらに、特定のＩＰアドレス（もしくはＶＬＡＮタグ）が付いた下りフレームが入力された場合に、複数の系統の転送指示を「１（転送指示有り）」に設定するような回路を追加することも可能である。
【０２７７】
〔スループットについて〕
ここで、大容量メモリ５７０としてＤＲＡＭを用いる場合のスループットを従来技術と比較する。ＤＲＡＭへの転送もしくはＤＲＡＭからの転送におけるスループットは、１回の転送のデータサイズに依存する。
【０２７８】
１回の転送で転送可能なサイズの最大値（以下、「最大バーストサイズ」と記述する）はＤＲＡＭの仕様で決まり、転送時のデータサイズが最大バーストサイズより小さい場合、スループットは、
ＤＲＡＭのビット幅×動作クロック速度×ＴＤ／（ＴＯ＋ＴＤ）
となる。
但し、ＴＤ＝転送時のデータサイズ（ビット数）／（ＤＲＡＭのビット幅×動作クロック速度）、ＴＯ＝１転送当たりのＤＲＡＭアクセス時のオーバーヘッド時間。
【０２７９】
オーバーヘッド時間ＴＯは、ＤＲＡＭの仕様で決まる固定値であり、転送時のデータサイズが小さいほどスループットが小さくなる。
転送をフレームごとに行う構成が従来から使用されているが、その場合、最小フレーム長のフレームが連続すると、ＤＲＡＭの仕様によってはスループットが極端に低下してしまう。
【０２８０】
例えば、ＤＲＡＭのビット幅が３２、動作クロック速度が３１２．５ＭＨｚ、ＴＯが１６ｎｓだとすると最小フレーム長（６４Ｂｙｔｅ）のフレームが連続した場合、
ＴＤ＝６４［Ｂｙｔｅ］×８／（３２×３１２．５［ＭＨｚ］）＝５１．２ｎｓ
なので、スループットは、
３２［ｂｉｔ］×３１２．５［ＭＨｚ］×５１．２［ｎｓ］／（１６［ｎｓ］＋５１．２［ｎｓ］）＝約７．６［Ｇｂｉｔ／ｓ］
となる。
ＤＲＡＭのバスの速度（３２［ｂｉｔ］×３１２．５［ＭＨｚ］）は１０Ｇｂｉｔ／ｓであるが、それに対して、２割以上スループットが低下している。
【０２８１】
一方、本実施の形態の構成で、大容量メモリ５７０への転送を行うか否かを判定する際の入力ＦＩＦＯ５６７に蓄積されているフレームデータのサイズ（Ｂｙｔｅ数）の合計値を、例えば、１０００Ｂｙｔｅとすると、大容量メモリ５７０に転送するデータのサイズは必ず（最小フレーム長のフレームが連続した場合でも）１０００Ｂｙｔｅ以上となる。
【０２８２】
その場合、
ＴＤの最小値＝１０００［Ｂｙｔｅ］×８／（３２×３１２．５［ＭＨｚ］）＝８００ｎｓ
なので、最小スループットは、
３２［ｂｉｔ］×３１２．５［ＭＨｚ］×８００［ｎｓ］／（１６［ｎｓ］＋８００［ｎｓ］）＝約９．８［Ｇｂｉｔ／ｓ］
となる。
【０２８３】
大容量メモリ５７０から出力ＦＩＦＯ５６９への転送においても、本実施の形態の構成で、１回の転送で転送するデータのサイズを最小フレーム長（６４Ｂｙｔｅ）より大きくすることで、同様にスループットの低下を抑制できる。
【０２８４】
また、本実施の形態の構成は、大容量メモリ５７０を介した転送と、大容量メモリ５７０を介さない直接転送の両方が使い分けられることになり、短フレームがＯＬＴ５内に長時間滞留する（レイテンシが増大する）ことが防止され、短フレームが連続入力した場合の実効スループットの極端な低下が避けられる。
【０２８５】
本実施の形態の構成の内、入力ＦＩＦＯ５６７から出力ＦＩＦＯ５６９への転送を行う機能が無い場合と有る場合（本実施の形態の場合）とを比較する。
【０２８６】
〔入力ＦＩＦＯから出力ＦＩＦＯへの転送機能がない場合〕
本実施の形態の構成の内、入力ＦＩＦＯ５６７から出力ＦＩＦＯ５６９への転送を行う機能が無い場合の動作例を以下に説明する。
【０２８７】
状態遷移の状態１（初期状態）から状態２に遷移後、最小（６４Ｂｙｔｅ）フレームが入力されると、入力ＦＩＦＯ５６７に書き込まれるが、これだけでは大容量メモリ５７０への転送は行われない。
【０２８８】
この状態で、出力ＦＩＦＯ５６９への書き込みが可能になっても、入力ＦＩＦＯ５６７から出力ＦＩＦＯ５６９への転送はできず、入力ＦＩＦＯ５６７から大容量メモリ５７０への転送もできない。すなわち、データは有るのに、どこにも転送できない状態となる。
【０２８９】
その後、さらにフレームが入力されて、入力ＦＩＦＯ５６７から大容量メモリ５７０への転送が行われれば、最終的にはすべてのフレームが転送されることにはなるが、入力ＦＩＦＯ５６７にフレームが長時間滞留する（レイテンシが増大する）ケースが発生する。
【０２９０】
〔入力ＦＩＦＯから出力ＦＩＦＯへの転送機能がある場合（本実施の形態の構成）〕
本実施の形態の構成でも、状態遷移の状態１（初期状態）から状態２に遷移後、最小（６４Ｂｙｔｅ）フレームが入力されると、入力ＦＩＦＯ５６７に書き込まれるが、これだけでは大容量メモリ５７０への転送は行われない。
【０２９１】
ここまでは上記の例と同じであるが、この状態で、出力ＦＩＦＯ５６９への書き込みが可能になると、状態４に遷移して、ただちに入力ＦＩＦＯ５６７から出力ＦＩＦＯ５６９への転送が行われる。つまり、上記の例の様に入力ＦＩＦＯ５６７にフレームが長時間滞留する（レイテンシが増大する）ことはなくなる。
【０２９２】
〔８．第８の実施の形態〕
次に、図３０を参照して、本発明の第８の実施の形態にかかるＯＬＴについて説明する。図３０は、第８の実施の形態にかかるＯＬＴの構成を示すブロック図である。第７の実施の形態（図２５）と比較して、第８の実施の形態のＯＬＴ５には、上り入力部５９が追加されている。また、図３８に示すように、フレーム転送処理部５６（５６Ｂ）に、ＭＡＣアドレス登録部５７３が追加されている。
【０２９３】
また、第８の実施の形態において、帯域割当処理部５８は、第７の実施の形態で説明した機能に加え、予め帯域割当処理部５８が割り当てた上りフレームのタイミングに合わせて、予定されている上りフレームのＬＬＩＤに対応した下り出力速度情報を、予め帯域割当処理部５８に登録されているＰＯＮ−ＩＦポート情報から読み出して、上り入力部５９に指示する機能を有している。
【０２９４】
例えば、予定されている入力フレームのＬＬＩＤが１Ｇ−ＯＮＵの場合には、下り出力速度情報として“１Ｇ”を指示し、予定されている入力フレームのＬＬＩＤが１０Ｇ−ＯＮＵの場合には、下り出力速度情報として“１０Ｇ”を指示する。なお、予定されている入力フレームのＬＬＩＤが非対称ＯＮＵ（上り速度が１Ｇで下り速度が１０Ｇ）の場合には、“１０Ｇ”を指示する。
【０２９５】
上り入力部５９は、帯域割当処理部５８からの指示により、下り出力速度情報を上りフレームのプリアンブル部に挿入する。例えば、帯域割当処理部５８からの指示が“１Ｇ”であれば、上りフレームのプリアンブル部の下り出力速度情報に「０」を挿入し、帯域割当処理部５８からの指示が“１０Ｇ”であれば、上りフレームのプリアンブル部の下り出力速度情報に「１」を挿入する。図１４に上り入力部５９から出力されるフレームの構成例を示す。ＰＯＮ区間１０で伝送されるフレーム（図２参照）との違いは、プリアンブル部に下り出力速度情報が挿入されている点である。
【０２９６】
この第８の実施の形態では、図３８に示されるように、フレーム転送処理部５６ＢにＭＡＣアドレス登録部５７３が追加されており、このＭＡＣアドレス登録部５７３によって、ＭＡＣアドレス検索テーブル５６１への登録情報の設定が上りフレーム受信時に自動的に行われる。以下、図３２に示すフローチャートを参照して、ＭＡＣアドレス検索テーブル５６１への登録情報の自動設定について説明する。
【０２９７】
ＭＡＣアドレス登録部５７３は、上りフレームの受信時、この上りフレームの送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されているか否かをチェックする（ステップＳ２０１）。ここで、送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていなければ（ステップＳ２０１のＮＯ）、ＭＡＣアドレス検索テーブル５６１に空きがあるか否かをチェックする（ステップＳ２０２）。空きがなければ（ステップＳ２０２のＮＯ）、そのまま処理を終了するが、空きがあれば（ステップＳ２０２のＹＥＳ）、ＭＡＣアドレス検索テーブル５６１への登録情報の設定（新規登録）を行う（ステップＳ２０３）。
【０２９８】
この登録情報の新規登録において、ＭＡＣアドレス登録部５７３は、上りフレームに書き込まれている下り出力速度情報を読み取り、下り出力速度情報が「０」であった場合には転送指示情報を「１０」（０系）とし、下り出力速度情報が「１」であった場合には転送指示情報を「０１」（１系）とし、この転送指示情報をその上りフレーム中の送信元ＭＡＣアドレスとＬＬＩＤと対応づけてＭＡＣアドレス検索テーブル５６１に登録情報として書き込む。なお、この場合、登録データの有効／無効の情報は「有効」とする。
【０２９９】
一方、上りフレームの送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていた場合（ステップＳ２０１のＹＥＳ）、ＭＡＣアドレス登録部５７３は、その上りフレームの下り出力速度情報が「１」であるか否かをチェックし（ステップＳ２０４）、下り出力速度情報が「１」であれば（ステップＳ２０４のＹＥＳ）、転送指示情報を「０１」（１系）とし、ＭＡＣアドレス検索テーブル５６１中の一致したＭＡＣアドレスのＬＬＩＤと転送指示情報を更新する（ステップＳ２０５）。下り出力速度情報が「１」でなければ（ステップＳ２０４のＮＯ）、転送指示情報を「１０」（０系）とし、ＭＡＣアドレス検索テーブル５６１中の一致したＭＡＣアドレスのＬＬＩＤと転送指示情報を更新する（ステップＳ２０６）。
【０３００】
なお、この例では、上りフレームの送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていた場合、ＭＡＣアドレス検索テーブル５６１中の対応する登録情報を更新するようにしたが、更新しないようにしてもよい。
【０３０１】
また、この例では、帯域割当処理部５８からの指示が“１Ｇ”であった場合、上りフレームに下り出力速度情報として「０」を書き込み、帯域割当処理部５８からの指示が“１０Ｇ”であった場合、上りフレームに出力速度情報として「１」を書き込むようにしたが、「０」の代わりに「１０」を下り出力速度情報として書き込むようにし、「１」の代わりに「０１」を下り出力速度情報として書き込むようにしてもよい。このようにすると、下り出力速度情報からの転送指示情報への変換が不要となる。
【０３０２】
このようにして、第８の実施の形態では、非対称ＯＮＵ（上り速度が１Ｇで下り速度が１０Ｇ）の場合を含めて、ＭＡＣアドレス登録部５７３によって、ＭＡＣアドレス及びＬＬＩＤと転送指示情報が自動的にＭＡＣアドレス検索テーブル５６１に登録されるものとなる。
【０３０３】
なお、第８の実施の形態の構成では、第７の実施の形態の構成と比較すると、上りの処理で「速度情報」を登録する上り入力部５９の追加が必要であるが、上り帯域割当を行う帯域割当処理部５８から「速度情報」（Ｇａｔｅフレームと呼ばれる制御フレームの送信速度に対応）をもらうことにより、簡単な回路で上りフレームのプリアンブル部に「速度情報」を挿入することができる。
【０３０４】
また、この第８の実施の形態の構成でも、下りフレームの宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスだった場合等、入力フレームのコピーを行って全ての系統の出力ポートから出力することが可能な構成となっている。
【０３０５】
なお、ＭＡＣアドレス検索テーブル５６１で複数の系統の転送指示を「１（転送指示有り）」に設定することで、該当の宛先ＭＡＣアドレスが付いた下りフレームが入力された場合にそのフレームのコピーを行って、複数の系統の出力ポートから出力させるようにすることも可能である。
【０３０６】
さらに、特定のＩＰアドレス（もしくはＶＬＡＮタグ）が付いた下りフレームが入力された場合に、複数の系統の転送指示を「１（転送指示有り）」に設定するような回路を追加することも可能である。
【０３０７】
この第８の実施の形態の構成においても、第７の実施の形態と同様にして、大容量メモリ５７０としてＤＲＡＭを用いる場合のスループットの低下が抑制される。また、第７の実施の形態と同様にして、大容量メモリ５７０を介した転送と、大容量メモリ５７０を介さない直接転送の両方が使い分けられるものとなり、短フレームがＯＬＴ５内に長時間滞留する（レイテンシが増大する）ことが防止される。
【０３０８】
〔９．第９の実施の形態〕
次に、図３９を参照して、本発明の第９の実施の形態にかかるＯＬＴについて説明する。図３９は、第９の実施の形態にかかるＯＬＴ５におけるフレーム転送処理部５６（５６Ｃ）の構成を示すブロック図である。このフレーム転送処理部５６Ｃは図３５に示したフレーム転送処理部５６Ａに優先制御機能を追加した構成とされている。
【０３０９】
このフレーム転送処理部５６Ｃのフレーム転送処理部５６Ａと異なる点は、入力ＦＩＦＯ５６７と出力ＦＩＦＯ５６９が０系／１系とも複数（ＦＩＦＯ-Ａ、ＦＩＦＯ-Ｂ）搭載され、下り転送指示部５６５とＦＩＦＯ書き込み制御部５６６との間に下り優先度指示部５７４が挿入され、また、下り優先度指示部５７４の前段に下り優先度判定部５７５が追加されている点である。
【０３１０】
この例では、０系の入力ＦＩＦＯとして、入力ＦＩＦＯ-Ａ（０系）５６７Ａ１と入力ＦＩＦＯ-Ｂ（０系）５６７Ａ２とを設け、１系の入力ＦＩＦＯとして、入力ＦＩＦＯ-Ａ（１系）５６７Ｂ１と入力ＦＩＦＯ-Ｂ（１系）５６７Ｂ２とを設けており、入力ＦＩＦＯ-Ａ（０系）５６７Ａ１および入力ＦＩＦＯ-Ａ（１系）５６７Ｂ１を高優先側の入力ＦＩＦＯとしている。
【０３１１】
また、０系の出力ＦＩＦＯとして、出力ＦＩＦＯ-Ａ（０系）５６９Ａ１と出力ＦＩＦＯ-Ｂ（０系）５６９Ａ２とを設け、１系の出力ＦＩＦＯとして、出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１と出力ＦＩＦＯ-Ｂ（１系）５６９Ｂ２とを設けており、出力ＦＩＦＯ-Ａ（０系）５６９Ａ１および出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１を高優先側の出力ＦＩＦＯとしている。
【０３１２】
このフレーム転送処理部５６Ｃにおいて、下り優先度判定部５７５は、入力される下りフレームのＶＬＡＮタグ内のＰＣＰビット、ＶＩＤ、もしくは、ＩＰヘッダ内の優先度を示す情報を参照して入力された下りフレームの優先度を決定する。０系／１系とも２個のＦＩＦＯ（ＦＩＦＯ-Ａ、ＦＩＦＯ-Ｂ）で構成されている場合、例えば、ＶＬＡＮタグ内のＰＣＰビットが０ｘ１〜０ｘ７であれば、高優先とし、ＰＣＰビットが０ｘ０であれば、低優先とする。
【０３１３】
下り優先度指示部５７４は、下り優先度判定部５７５で判定された優先度に従って、下り転送指示部５６５からの下りフレームに優先度情報を付与して、ＦＩＦＯ書き込み制御部５６６へフレームを転送する。図４０に下り優先度指示部５７４から出力されるフレームのフォーマット例を示す。優先度情報はプリアンブル部に付与する。例えば、高優先の場合は優先度情報として「１」を付与し、低優先の場合は優先度情報として「０」を付与する。
【０３１４】
ＦＩＦＯ書き込み制御部５６６は、下り優先度指示部５７４からの下りフレームに書き込まれている転送指示情報、優先度情報、及び、アクセス調停部５６８からの制御情報に従って、その転送指示情報と優先度情報と制御情報とが示す系統の入力ＦＩＦＯ５６７もしくは出力ＦＩＦＯ５６９へ下りフレームを書き込む。
【０３１５】
例えば、転送指示情報が「１０」（０系）で優先度情報が「１」であった場合には、高優先側の入力ＦＩＦＯ-Ａ（０系）５６７Ａ１もしくは高優先側の出力ＦＩＦＯ-Ａ（０系）５６９Ａ１に下りフレームを書き込み、転送指示情報が「０１」（１系）で優先度情報が「１」（高優先）であった場合には、高優先側の入力ＦＩＦＯ-Ａ（１系）５６７Ｂ１もしくは高優先側の出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１に下りフレームを書き込む。また、転送指示情報が「１１」（０系／１系）であり、優先度情報が「１」（高優先）であった場合には、高優先側の入力ＦＩＦＯ-Ａ（０系）５６７Ａ１もしくは高優先側の出力ＦＩＦＯ-Ａ（０系）５６９Ａ１と、入力ＦＩＦＯ-Ａ（１系）５６７Ｂ１もしくは出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１に共に下りフレームを書き込む。
【０３１６】
なお、アクセス調停部５６８からの制御情報は、各出力ＦＩＦＯ５６９への書き込みが可能か否かを示すものであり、ＦＩＦＯの数が異なる点以外は、第７の実施の形態と同様である。
【０３１７】
また、アクセス調停部５６８は、ＦＩＦＯ書き込み制御部５６６から出力ＦＩＦＯ５６９へのフレームの書き込みを仲介する他、入力ＦＩＦＯ５６７から大容量メモリ５７０もしくは出力ＦＩＦＯ５６９へのフレームデータの転送、及び、大容量メモリ５７０から出力ＦＩＦＯ５６９へのフレームデータの転送等を行う。ＦＩＦＯの数が異なる点以外は、第７の実施の形態と同様である。
【０３１８】
また、出力ＦＩＦＯ読み出し制御部（０系）５７１Ａは、例えば、出力ＦＩＦＯ-Ａ（０系）５６９Ａ１，５６９Ａ２に１フレーム以上のフレームデータが蓄積されていれば、出力ＦＩＦＯ-Ａ（０系）５６９Ａ１，５６９Ａ２からフレームデータを読み出してＬＬＩＤ変換部（０系）５７２Ａに転送する。この場合、高優先側の出力ＦＩＦＯ-Ａ（０系）５６９Ａ１からの読み出しが可能な場合は、高優先側の出力ＦＩＦＯ-Ａ（０系）５６９Ａ１の読み出しを優先する。
【０３１９】
また、出力ＦＩＦＯ読み出し制御部（１系）５７１Ｂは、例えば、出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１，５６９Ｂ２に１フレーム以上のフレームデータが蓄積されていれば、出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１，５６９Ｂ２からフレームデータを読み出してＬＬＩＤ変換部（１系）５７２Ｂに転送する。この場合、高優先側の出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１からの読み出しが可能な場合は、高優先側の出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１の読み出しを優先する。
【０３２０】
ＬＬＩＤ変換部５７２（５５２Ａ，５７２Ｂ）は、入力されたフレームのＬＬＩＤがブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）だった場合にＬＬＩＤの書き換えを行う。例えば、１Ｇ出力ポート（０系）では１６進数表示でＦＦＦＦ、１０Ｇ出力ポート（１系）では１６進数表示でＦＦＦＥに書き換える。また、優先度と転送指示情報の領域を必要に応じてＩＥＥＥ規格のアイドルデータ等に書き換える。
【０３２１】
なお、上述した第７〜第９の実施の形態では、出力ポートの系統を０系と１系の２系統としたが、転送指示情報のビット数を拡張することにより、３系統以上の場合も同様な構成とすることが可能である。
【０３２２】
また、送信回路５２（５２Ａ、５２Ｂ）は、ＩＥＥＥ仕様以外のものとすることも可能である。例えば、複数の送信回路５２の一部をＩＥＥＥ仕様とし、その他をＩＴＵ−ＴのＧ−ＰＯＮ仕様とすることも可能である。
なお、送信回路５２（５２Ａ、５２Ｂ）をＩＥＥＥ仕様以外のものにする場合は、その仕様にあわせてＬＬＩＤ変換部５７２（５５２Ａ，５７２Ｂ）等の仕様を変える。
【０３２３】
また、第９の実施の形態は、０系および１系の入力ＦＩＦＯ５６７および出力ＦＩＦＯ５６９を高優先用ＦＩＦＯと低優先用ＦＩＦＯの２種類としたが、系統ごとに３個以上の入力ＦＩＦＯ５６７および出力ＦＩＦＯ５６９を搭載し、優先度情報を複数ビットに拡張することにより、３種類以上の優先度に対応することも可能である。
【０３２４】
［１０．実施の形態の拡張］
以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施の形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
例えば、ＬＬＩＤではなく、ＶＬＡＮタグのＶＩＤ等を本発明における識別子情報として扱うシステムを新たに構成することも可能である。そのような場合、下りフレームにＩＥＥＥ規格のＬＬＩＤを付与することは必須ではなく、複数の系統の送信回路から同じ識別子情報（例えばＶＩＤ）が付与された下りフレームを出力しても良い。
また、本発明の適用の対象は、１０Ｇ−ＥＰＯＮシステムのみにとどまらず、複数の下り出力ポートを有する光伝送システムにおけるあらゆる局側装置を対象とすることができる。
【０３２５】
［１１．付記］
以下に、本発明の態様を付記する。
【０３２６】
［付記１］
ＰＯＮを介して複数のＯＮＵを接続するとともに、ＳＮＩ（Service Node Interface）を介して上位装置を接続し、これらＯＮＵと上位装置との間でやり取りするフレームを相互に転送処理するＯＬＴであって、
前記ＰＯＮを介して前記ＯＮＵからの上りフレームを受信する受信回路と、
予め設定された伝送速度ごとに設けられて、前記ＯＮＵへの下りフレームを、前記ＰＯＮを介して当該伝送速度で送信する複数の送信回路と、
前記ＳＮＩを介して当該上位装置へ前記上りフレームを送信するとともに、当該ＳＮＩを介して当該上位装置からの前記下りフレームを受信する送受信回路と、
前記受信回路で受信した前記上りフレームを前記送受信回路へ転送し、前記送受信回路で受信した前記下りフレームを前記送信回路へ転送するフレーム転送処理部と
を備え、
前記フレーム転送処理部は、
前記ＯＮＵと接続されたユーザ装置に個別のＭＡＣアドレスごとに、当該ＯＮＵのＬＬＩＤ（Logical Link ID）および下り出力先選択情報が登録されているＭＡＣアドレス検索テーブルを含み、
前記送受信回路で受信した前記下りフレームの宛先ＭＡＣアドレスと対応するＬＬＩＤおよび下り出力先選択情報を前記ＭＡＣアドレス検索テーブルから取得して、当該ＬＬＩＤを当該下りフレームに付与した後、前記送信回路のうち当該下り出力先選択情報と対応する送信回路へ転送する
ことを特徴とするＯＬＴ。
【０３２７】
［付記２］
付記１に記載のＯＬＴにおいて、
前記フレーム転送処理部は、
前記送受信回路で受信した前記下りフレームの宛先ＭＡＣアドレスに対応するＬＬＩＤおよび下り出力先選択情報を、前記ＭＡＣアドレス検索テーブルから取得するＭＡＣアドレス検索部と、
前記ＭＡＣアドレス検索部で取得した前記ＬＬＩＤを、当該送受信回路で受信した前記下りフレームに付与するＬＬＩＤ付与部と、
前記送信回路のうち、当該ＭＡＣアドレス検索部で取得した前記下り出力先選択情報と対応する送信回路へ、当該ＬＬＩＤ付与部からの前記下りフレームを転送する下り出力先制御部と
をさらに含むことを特徴とするＯＬＴ。
【０３２８】
［付記３］
付記１または付記２に記載のＯＬＴにおいて、
前記フレーム転送処理部は、前記受信回路で受信した前記上りフレームから送信元ＭＡＣアドレスおよびＬＬＩＤを取得し、当該ＬＬＩＤとこのＬＬＩＤに予め対応付けられている下り出力先選択情報とを、当該送信元ＭＡＣアドレスと対応付けて、前記ＭＡＣアドレス検索テーブルに登録するＭＡＣアドレス登録部をさらに含むことを特徴とするＯＬＴ。
【０３２９】
［付記４］
付記３に記載のＯＬＴにおいて、
前記受信回路で受信した前記上りフレームに対して、当該上りフレームのＬＬＩＤに予め対応付けられている下り出力先選択情報を当該上りフレームに付与する上り入力部をさらに備え、
前記ＭＡＣアドレス登録部は、前記上り入力部から出力された前記上りフレームから、前記送信元ＭＡＣアドレス、前記ＬＬＩＤ、および前記下り出力先選択情報とを取得して、前記ＭＡＣアドレス検索テーブルに登録する
ことを特徴とするＯＬＴ。
【０３３０】
［付記５］
付記３または付記４に記載のＯＬＴにおいて、
前記ＭＡＣアドレス登録部は、
前記ＬＬＩＤおよび前記下り出力先選択情報を登録する際、当該送信元ＭＡＣアドレスに関する受信状況を含めて前記ＭＡＣアドレス検索テーブルに登録し、
一定のエージング周期ごとに、前記ＭＡＣアドレス検索テーブルに登録されている前記各ＭＡＣアドレスの当該受信状況を検査し、これらＭＡＣアドレスのうち当該エージング周期内に受信確認されていないＭＡＣアドレスを無効状態に設定する
ことを特徴とするＯＬＴ。
【０３３１】
［付記６］
ＰＯＮを介して複数のＯＮＵを接続するとともに、ＳＮＩ（Service Node Interface）を介して上位装置を接続し、これらＯＮＵと上位装置との間でやり取りするフレームを相互に転送処理するＯＬＴで用いられるフレーム転送方法であって、
前記ＯＮＵと接続されたユーザ装置に個別のＭＡＣアドレスごとに、当該ＯＮＵのＬＬＩＤ（Logical Link ID）および下り出力先選択情報をＭＡＣアドレス検索テーブルで記憶するステップと、
前記上位装置から受信した下りフレームの宛先ＭＡＣアドレスと対応するＬＬＩＤおよび下り出力先選択情報を前記ＭＡＣアドレス検索テーブルから取得し、当該ＬＬＩＤを当該下りフレームに付与した後、予め設定された伝送速度ごとに設けられて前記ＯＮＵへの下りフレームを前記ＰＯＮを介して当該伝送速度で送信する複数の送信回路のうち、当該下り出力先選択情報と対応する送信回路へ転送するステップと
を備えることを特徴とするフレーム転送方法。
【０３３２】
［付記７］
光伝送路を介して接続された複数の加入者側装置と上位装置との間でフレームを転送処理する光伝送システムにおける局側装置において、
前記上位装置への上りフレームおよび前記上位装置からの下りフレームの入出力ポートと、
前記加入者側装置からの上りフレームの入力ポートと、
前記加入者側装置への下りフレームの複数系統の出力ポートと、
前記上位装置からの下りフレームに書き込まれている宛先のＭＡＣアドレスをキーとして、そのＭＡＣアドレスに対応する前記加入者側装置の識別子情報と前記加入者側装置への下りフレームの出力先の系統を示す転送指示情報とをＭＡＣアドレス検索テーブルより読み出して前記上位装置からの下りフレームに書き込み、この下りフレームに書き込まれた転送指示情報に従ってその転送指示情報によって示される系統のバッファへ当該下りフレームを書き込み、このバッファへ書き込まれた下りフレームを読み出してそのバッファが属する系統の前記出力ポートより出力するフレーム転送処理部と
を備えることを特徴とする光伝送システムにおける局側装置。
【０３３３】
［付記８］
付記７に記載された光伝送システムにおける局側装置において、
前記フレーム転送処理部は、
前記ＭＡＣアドレスと前記識別子情報と前記転送指示情報との対応を示すＭＡＣアドレス検索テーブルと、
前記上位装置からの下りフレームに書き込まれている宛先のＭＡＣアドレスをキーとして、そのＭＡＣアドレスに対応する識別子情報と転送指示情報とを前記ＭＡＣアドレス検索テーブルから読み出すＭＡＣアドレス検索部と、
前記ＭＡＣアドレス検索部によって読み出された識別子情報と転送指示情報とを前記上位装置からの下りフレームに書き込む情報書込部と、
前記出力ポートの系統毎に設けられたバッファと、
前記情報書込部によって前記下りフレームに書き込まれた前記転送指示情報に従ってその転送指示情報が示す系統の前記バッファへ当該下りフレームを書き込むバッファ書き込み制御部と、
前記出力ポートの系統毎に設けられ、前記バッファ書き込み制御部からの指示に基づいて自己が属する系統の前記バッファに書き込まれた下りフレームを読み出し、この読み出した下りフレームを自己が属する系統の前記出力ポートより出力させるバッファ読み出し制御部と
を備えることを特徴とする光伝送システムにおける局側装置。
【０３３４】
［付記９］
付記７又は８に記載された光伝送システムにおける局側装置において、
前記ＭＡＣアドレス検索テーブルは、
当該テーブルへの前記ＭＡＣアドレスに対応づけての前記識別子情報および前記転送指示情報の設定が予め行われている
ことを特徴とする光伝送システムにおける局側装置。
【０３３５】
［付記１０］
付記７又は８に記載された光伝送システムにおける局側装置において、
前記ＭＡＣアドレス検索テーブルは、
当該テーブルへの前記ＭＡＣアドレスに対応づけての前記識別子情報および前記転送指示情報の設定が前記加入者側装置からの上りフレームの受信時に自動的に行われる
ことを特徴とする光伝送システムにおける局側装置。
【０３３６】
［付記１１］
付記８に記載された光伝送システムにおける局側装置において、
前記加入者側装置からの上りフレームに、当該上りフレームに書き込まれている前記識別子情報に予め対応付けられた下り出力速度情報を書き込む上り入力部とを備え、
前記フレーム転送処理部は、
前記加入者側装置からの上りフレームに書き込まれている送信元のＭＡＣアドレスが前記ＭＡＣアドレス検索テーブルに登録されているか否かを確認し、登録されていない場合、その上りフレームに書き込まれている下り出力速度情報を前記転送指示情報とし、この転送指示情報をその上りフレーム中の送信元のＭＡＣアドレスと識別子情報とに対応づけて前記ＭＡＣアドレス検索テーブルに登録するＭＡＣアドレス登録部
を備えることを特徴とする光伝送システムにおける局側装置。
【０３３７】
［付記１２］
付記８に記載された光伝送システムにおける局側装置において、
前記バッファ書き込み制御部は、
前記情報書込部によって前記下りフレームに書き込まれた前記転送指示情報が前記出力ポートの全ての系統を示していた場合、全ての系統のバッファへ当該下りフレームを書き込む
ことを特徴とする光伝送システムにおける局側装置。
【０３３８】
［付記１３］
付記８に記載された光伝送システムにおける局側装置において、
前記フレーム転送処理部は、
前記上位装置からの下りフレームに書き込まれている情報に基づいてその下りフレームの優先度を判定する優先度判定部と、
前記優先度判定部によって判定された下りフレームの優先度情報を前記上位装置からの下りフレームに書き込む下り優先度指示部とを備え、
前記バッファは、
前記出力ポートの系統毎に前記優先度の種別に応じた個数のバッファを備え、
前記バッファ書き込み制御部は、
前記下りフレームに書き込まれた前記転送指示情報と前記優先度情報に従ってその転送指示情報および優先度情報によって示されるバッファへその下りフレームを書き込み、
前記バッファ読み出し制御部は、
前記バッファ書き込み制御部からの指示に基づいて自己が属する系統のバッファのうち高優先側のバッファからの読み出しを優先してそのバッファに書き込まれている下りフレームを読み出す
ことを特徴とする光伝送システムにおける局側装置。
【０３３９】
［付記１４］
光伝送路を介して接続された複数の加入者側装置と上位装置との間でフレームを転送処理する光伝送システムにおける局側装置において、
前記上位装置への上りフレームおよび前記上位装置からの下りフレームの入出力ポートと、
前記加入者側装置からの上りフレームの入力ポートと、
前記加入者側装置への下りフレームの複数系統の出力ポートと、
前記上位装置からの下りフレームに書き込まれている宛先のＭＡＣアドレスをキーとして、そのＭＡＣアドレスに対応する前記加入者側装置の識別子情報と前記加入者側装置への下りフレームの出力先の系統を示す転送指示情報とをＭＡＣアドレス検索テーブルより読み出して前記上位装置からの下りフレームに書き込み、この下りフレームに書き込まれた転送指示情報と内部で生成される制御情報に従ってその転送指示情報と制御情報とによって示される系統の入力ＦＩＦＯもしくは出力ＦＩＦＯへ当該下りフレームを書き込む一方、前記入力ＦＩＦＯからの前記出力ＦＩＦＯへのフレームデータの転送、前記入力ＦＩＦＯから大容量メモリへのフレームデータの転送、前記大容量メモリから前記出力ＦＩＦＯへのフレームデータの転送を制御し、前記出力ＦＩＦＯに書き込まれた下りフレームを読み出してその出力ＦＩＦＯが属する系統の前記出力ポートより出力するフレーム転送処理部と
を備えることを特徴とする光伝送システムにおける局側装置。
【０３４０】
［付記１５］
付記１４に記載された光伝送システムにおける局側装置において、
前記フレーム転送処理部は、
前記ＭＡＣアドレスと前記識別子情報と前記転送指示情報との対応を示すＭＡＣアドレス検索テーブルと、
前記上位装置からの下りフレームに書き込まれている宛先のＭＡＣアドレスをキーとして、そのＭＡＣアドレスに対応する識別子情報と転送指示情報とを前記ＭＡＣアドレス検索テーブルから読み出すＭＡＣアドレス検索部と、
前記ＭＡＣアドレス検索部によって読み出された識別子情報と転送指示情報とを前記上位装置からの下りフレームに書き込む情報書込部と、
前記出力ポートの系統毎に設けられた入力ＦＩＦＯおよび出力ＦＩＦＯと、
大容量メモリと、
アクセス調停部と、
前記情報書込部によって前記下りフレームに書き込まれた前記転送指示情報および前記アクセス調停部からの制御信号に従ってその転送指示情報と制御情報とによって示される系統の入力ＦＩＦＯもしくは出力ＦＩＦＯへ当該下りフレームを書き込むＦＩＦＯ書き込み制御部と、
前記出力ポートの系統毎に設けられ、自己が属する系統の前記出力ＦＩＦＯに書き込まれた下りフレームを読み出し、この読み出した下りフレームを自己が属する系統の前記出力ポートより出力させる出力ＦＩＦＯ読み出し制御部とを備え、
前記アクセス調停部は、
前記ＦＩＦＯ書き込み制御部からの前記出力ＦＩＦＯへの下りフレームの書き込みを仲介する一方、前記入力ＦＩＦＯからの前記出力ＦＩＦＯへのフレームデータの転送、前記入力ＦＩＦＯから前記大容量メモリへのフレームデータの転送、前記大容量メモリから前記出力ＦＩＦＯへのフレームデータの転送を制御する
ことを特徴とする光伝送システムにおける局側装置。
【０３４１】
［付記１６］
付記１４又は１５に記載された光伝送システムにおける局側装置において、
前記ＭＡＣアドレス検索テーブルは、
当該テーブルへの前記ＭＡＣアドレスに対応づけての前記識別子情報および前記転送指示情報の設定が予め行われている
ことを特徴とする光伝送システムにおける局側装置。
【０３４２】
［付記１７］
付記１４又は１５に記載された光伝送システムにおける局側装置において、
前記ＭＡＣアドレス検索テーブルは、
当該テーブルへの前記ＭＡＣアドレスに対応づけての前記識別子情報および前記転送指示情報の設定が前記加入者側装置からの上りフレームの受信時に自動的に行われる
ことを特徴とする光伝送システムにおける局側装置。
【０３４３】
［付記１８］
付記１５に記載された光伝送システムにおける局側装置において、
前記アクセス調停部は、
前記入力ＦＩＦＯに書き込まれたフレームデータのデータサイズの合計が所定の値より大きくなった場合に当該入力ＦＩＦＯ内のデータをまとめて前記大容量メモリに転送する
ことを特徴とする光伝送システムにおける局側装置。
【０３４４】
［付記１９］
付記１５に記載された光伝送システムにおける局側装置において、
前記加入者側装置からの上りフレームに、当該上りフレームに書き込まれている前記識別子情報に予め対応付けられた下り出力速度情報を書き込む上り入力部とを備え、
前記フレーム転送処理部は、
前記加入者側装置からの上りフレームに書き込まれている送信元のＭＡＣアドレスが前記ＭＡＣアドレス検索テーブルに登録されているか否かを確認し、登録されていない場合、その上りフレームに書き込まれている下り出力速度情報を前記転送指示情報とし、この転送指示情報をその上りフレーム中の送信元のＭＡＣアドレスと識別子情報とに対応づけて前記ＭＡＣアドレス検索テーブルに登録するＭＡＣアドレス登録部
を備えることを特徴とする光伝送システムにおける局側装置。
【０３４５】
［付記２０］
付記１５に記載された光伝送システムにおける局側装置において、
前記ＦＩＦＯ書き込み制御部は、
前記情報書込部によって前記下りフレームに書き込まれた前記転送指示情報が前記出力ポートの全ての系統を示していた場合、全ての系統の入力ＦＩＦＯもしくは出力ＦＩＦＯへ当該下りフレームを書き込む
ことを特徴とする光伝送システムにおける局側装置。
【０３４６】
［付記２１］
付記１５に記載された光伝送システムにおける局側装置において、
前記フレーム転送処理部は、
前記上位装置からの下りフレームに書き込まれている情報に基づいてその下りフレームの優先度を判定する優先度判定部と、
前記優先度判定部によって判定された下りフレームの優先度情報を前記上位装置からの下りフレームに書き込む下り優先度指示部とを備え、
前記入力ＦＩＦＯは、
前記出力ポートの系統毎に前記優先度の種別に応じた個数の入力ＦＩＦＯを備え、
前記出力ＦＩＦＯは、
前記出力ポートの系統毎に前記優先度の種別に応じた個数の出力ＦＩＦＯを備え、
前記ＦＩＦＯ書き込み制御部は、
前記下りフレームに書き込まれた前記転送指示情報と前記優先度情報と前記アクセス調停部からの制御信号に従ってその転送指示情報、優先度情報および制御信号によって示される入力ＦＩＦＯもしくは出力ＦＩＦＯへその下りフレームを書き込み、
前記出力ＦＩＦＯ読み出し制御部は、
自己が属する系統の出力ＦＩＦＯのうち高優先側の出力ＦＩＦＯからの読み出しを優先してその出力ＦＩＦＯに書き込まれている下りフレームを読み出す
ことを特徴とする光伝送システムにおける局側装置。
【図１】
0005600210.tif 000002
【図２】
0005600210.tif 000003
【図３】
0005600210.tif 000004
【図４】
0005600210.tif 000005
【図５】
0005600210.tif 000006
【図６】
0005600210.tif 000007
【図７】
0005600210.tif 000008
【図８】
0005600210.tif 000009
【図９】
0005600210.tif 000010
【図１０】
0005600210.tif 000011
【図１１】
0005600210.tif 000012
【図１２】
0005600210.tif 000013
【図１３】
0005600210.tif 000014
【図１４】
0005600210.tif 000015
【図１５】
0005600210.tif 000016
【図１６】
0005600210.tif 000017
【図１７】
0005600210.tif 000018
【図１８】
0005600210.tif 000019
【図１９】
0005600210.tif 000020
【図２０】
0005600210.tif 000021
【図２１】
0005600210.tif 000022
【図２２】
0005600210.tif 000023
【図２３】
0005600210.tif 000024
【図２４】
0005600210.tif 000025
【図２５】
0005600210.tif 000026
【図２６】
0005600210.tif 000027
【図２７】
0005600210.tif 000028
【図２８】
0005600210.tif 000029
【図２９】
0005600210.tif 000030
【図３０】
0005600210.tif 000031
【図３１】
0005600210.tif 000032
【図３２】
0005600210.tif 000033
【図３３】
0005600210.tif 000034
【図３４】
0005600210.tif 000035
【図３５】
0005600210.tif 000036
【図３６】
0005600210.tif 000037
【図３７】
0005600210.tif 000038
【図３８】
0005600210.tif 000039
【図３９】
0005600210.tif 000040
【図４０】
0005600210.tif 000041
【図４１】
0005600210.tif 000042
【図４２】
0005600210.tif 000043
【図４３】
0005600210.tif 000044
【図４４】
0005600210.tif 000045