(57)【特許請求の範囲】
【請求項１】
負荷あるいは直流母線に流れる電流を検出する電流検出手段もしくは前記直流母線の直流電圧を検出する電圧検出手段の少なくとも１つを具備し、前記直流電圧をスイッチングして前記負荷に供給する交流電圧を生成するインバータ装置であって、
前記直流電圧の印加方向に沿って上流側の第１のＭＯＳＦＥＴと下流側の第２のＭＯＳＦＥＴとが直列に接続されたアームを１つあるいは複数備えて構成されるスイッチング回路と、
前記電流あるいは前記直流電圧の少なくとも１つに基づいて、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの駆動信号を生成して出力し、前記スイッチング回路を駆動制御する駆動制御部と、
前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴのうちの少なくとも１つに設けられ、前記駆動信号に基づいて当該ＭＯＳＦＥＴをターンオフさせる際のゲート電圧の浮き上がりを抑制するゲート電位安定化回路と、
を備え、
前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴのうち、１つ以上のＭＯＳＦＥＴがワイドバンドギャップ半導体により形成され、残りのＭＯＳＦＥＴがＳｕｐｅｒ  Ｊｕｎｃｔｉｏｎ構造を有し、
前記ゲート電位安定化回路は、
直列に接続された第１および第２のトランジスタと、
前記第１および第２のトランジスタの接続点から駆動用電源による電源電圧が印加されるベースと、前記電荷の放電経路に設けられたＯＦＦ用ゲート抵抗に流れる電流が流れ込むエミッタとを有する第３のトランジスタと、
を備えて構成される
ことを特徴とするインバータ装置。
【請求項２】
前記負荷に蓄えられたエネルギーによって前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの寄生ダイオードに流れる順方向電流を転流させる補助転流回路を前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴのうちの少なくとも１つに備えることを特徴とする請求項１に記載のインバータ装置。
【請求項３】
前記補助転流回路は、
パルストランスと、
前記パルストランスの一次側巻線に一次側電圧を印加する駆動用スイッチと、
前記パルストランスの二次側巻線に直列に接続された転流ダイオードと、
を備え、
前記パルストランスの二次側巻線と前記転流ダイオードとからなる直列回路が、前記転流ダイオードの極性の向きと前記寄生ダイオードの極性の向きとが同一方向となるように、前記寄生ダイオードに並列に接続され、前記駆動制御部から出力される補助転流回路駆動信号により、前記パルストランスの一次側巻線に一次側電圧が印加され、前記一次側電圧に応じて前記パルストランスの二次側巻線に誘導される二次側起電力により、前記順方向電流を前記転流ダイオードに転流することを特徴とする請求項２に記載のインバータ装置。
【請求項４】
前記一次側電圧は、前記駆動制御部の動作に用いる駆動部用電源から供給されることを特徴とする請求項３に記載のインバータ装置。
【請求項５】
前記駆動制御部は、前記電流に基づいて、前記補助転流回路駆動信号の出力タイミングおよび出力パルス幅を制御することを特徴とする請求項３または４に記載のインバータ装置。
【請求項６】
前記駆動制御部は、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴのうち、前記補助転流回路駆動信号の出力対象となる前記補助転流回路を備えた一方のＭＯＳＦＥＴとは異なる他方のＭＯＳＦＥＴのターンオンタイミング前に前記補助転流回路駆動信号を出力することを特徴とする請求項３から５のいずれか一項に記載のインバータ装置。
【請求項７】
前記駆動制御部は、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴのうち、前記補助転流回路駆動信号の出力対象となる前記補助転流回路を備えた一方のＭＯＳＦＥＴとは異なる他方のＭＯＳＦＥＴのターンオンタイミング近傍で前記補助転流回路駆動信号の出力を停止することを特徴とする請求項３から６のいずれか一項に記載のインバータ装置。
【請求項８】
前記第１のＭＯＳＦＥＴあるいは前記第２のＭＯＳＦＥＴのターンオフの際に、ゲートに逆バイアスを印加する逆バイアス回路を前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴのうちの少なくとも１つに備えることを特徴とする請求項１から７のいずれか一項に記載のインバータ装置。
【請求項９】
前記逆バイアス回路は、前記駆動部用電源により動作することを特徴とする請求項８に記載のインバータ装置。
【請求項１０】
前記駆動制御部は、インバータ回転角の１周期を６つの区間に分割し、各区間毎にいずれか二相をスイッチングする二相変調ＰＷＭ制御を用いて、前記スイッチング回路を駆動制御することを特徴とする請求項１から９のいずれか一項に記載のインバータ装置。
【請求項１１】
複数の前記第１のＭＯＳＦＥＴあるいは前記第２のＭＯＳＦＥＴが１つのパッケージの内部に設けられモジュール化されたことを特徴とする請求項１から１０のいずれか一項に記載のインバータ装置。
【請求項１２】
前記ワイドバンドギャップ半導体は、窒化ガリウム系材料、炭化ケイ素、あるいはダイヤモンドであることを特徴とする請求項１から１１のいずれか一項に記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ装置に関する。
【背景技術】
【０００２】
インバータ装置を構成するスイッチング素子としてＩＧＢＴを用いた場合、高出力時の損失は小さいという特徴を有し、インバータ装置を構成するスイッチング素子としてＭＯＳＦＥＴを用いた場合、高周波スイッチングが可能であり、低出力時の損失が小さいという特徴を有している。これらの関係を考慮し、上側アームのスイッチング素子としてＩＧＢＴを用い、下側アームのスイッチング素子としてＭＯＳＦＥＴを用いる技術が開示されている（例えば、特許文献１）。
【０００３】
また、省エネルギー化が進む昨今、低出力時における効率が重要視される場面が増えてきており、上側および下側のアームにＭＯＳＦＥＴを用いた電力変換装置の需要も高まっている。その中でも、ＳＪ（Super Junction）構造のＭＯＳＦＥＴは、ｐ層とｎ層のチャージをバランスさせることで、従来の素子よりも低オン抵抗化、高耐圧化が可能である。
【０００４】
一方で、ＭＯＳＦＥＴは、大きな負荷を駆動する際にＭＯＳＦＥＴに逆並列接続されている還流（寄生）ダイオードにリカバリ（逆回復）電流が流れて損失が発生するという問題がある。そのため、所定のタイミングで還流ダイオードに逆電圧を印加して還流ダイオードの逆回復を図る手法や、還流ダイオードにリカバリ電流の小さいＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）系材料、またはダイヤモンド等のワイドバンドギャップ（以下、「ＷＢＧ」という）半導体によって形成されたダイオードを用いる手法（例えば、特許文献２）や、スイッチング素子にＷＢＧ半導体を用いた電力変換装置が考えられている。
【０００５】
ＷＢＧ半導体によって形成されたスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子やダイオード素子の小型化が可能である。また、耐熱性が高く、電力損失も低いという特徴を有している。このようなＷＢＧ半導体の中でも、ＳｉＣにより形成されたパワー半導体素子は、従来のＳｉ（珪素）により形成されたパワー半導体素子に比べ１０倍の絶縁強度を持ち、リカバリ特性が良いため、小型化、高速スイッチング化、高効率化が可能であるといったメリットがあり、今後様々な利用が期待されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−７４８５８号公報
【特許文献２】特開２００８−９２６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したように、インバータ装置のスイッチング素子としてＷＢＧ半導体素子を適用した場合、低損失化、高耐圧化等の利点がある。しかしながら、ＳｉＣにより形成されたＭＯＳＦＥＴのようなＷＢＧ半導体素子は高価であり、インバータ装置のスイッチング素子を全てＷＢＧ半導体素子として構成すると、インバータ装置のコスト上昇を抑制するのが難しい、という問題点があった。
【０００８】
本発明は、上記に鑑みてなされたものであって、コスト上昇を抑制しつつ、低損失化と高耐圧化とを両立可能なインバータ装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するため、本発明にかかるインバータ装置は、負荷あるいは直流母線に流れる電流を検出する電流検出手段もしくは前記直流母線の直流電圧を検出する電圧検出手段の少なくとも１つを具備し、前記直流電圧をスイッチングして前記負荷に供給する交流電圧を生成するインバータ装置であって、前記直流電圧の印加方向に沿って上流側の第１のＭＯＳＦＥＴと下流側の第２のＭＯＳＦＥＴとが直列に接続されたアームを１つあるいは複数備えて構成されるスイッチング回路と、前記電流あるいは前記直流電圧の少なくとも１つに基づいて、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの駆動信号を生成して出力し、前記スイッチング回路を駆動制御する駆動制御部と、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴのうちの少なくとも１つに設けられ、前記駆動信号に基づいて当該ＭＯＳＦＥＴをターンオフさせる際のゲート電圧の浮き上がりを抑制するゲート電位安定化回路と、を備え、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴのうち、１つ以上のＭＯＳＦＥＴがワイドバンドギャップ半導体により形成され、残りのＭＯＳＦＥＴがＳｕｐｅｒ  Ｊｕｎｃｔｉｏｎ構造を有し、前記ゲート電位安定化回路は、直列に接続された第１および第２のトランジスタと、前記第１および第２のトランジスタの接続点から駆動用電源による電源電圧が印加されるベースと、前記電荷の放電経路に設けられたＯＦＦ用ゲート抵抗に流れる電流が流れ込むエミッタとを有する第３のトランジスタと、を備えて構成されることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、コスト上昇を抑制しつつ、低損失化と高耐圧化とを両立することができる、という効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施の形態１にかかるインバータ装置の一構成例を示す図である。
【図２】図２は、実施の形態１にかかるＰＷＭ信号の生成過程の一例を示すフロー図である。
【図３】図３は、実施の形態１にかかるＰＷＭ信号の論理の一例を示す図である。
【図４】図４は、実施の形態１にかかる補助転流回路の一構成例を示す図である。
【図５】図５は、上側および下側アーム駆動用ＰＷＭ信号と上側および下側アーム電流波形の一例を示す図である。
【図６】図６は、実施の形態１にかかる補助転流回路の動作の一例を示す図である。
【図７】図７は、各相電流の大きさと転流時間との関係を示す図である。
【図８】図８は、上側および下側アームの両方に対応する補助転流回路を備える例を示す図である。
【図９】図９は、誤オン防止の対策回路である電位安定用回路例を示す図である。
【図１０】図１０は、実施の形態２にかかるインバータ装置の一構成例を示す図である。
【図１１】図１１は、実施の形態２にかかる逆バイアス回路の一構成例を示す図である。
【図１２】図１２は、上側アーム駆動用ＰＷＭ信号およびスイッチング制御信号Ｖｓｇｎと下側アームの各部電圧波形の一例を示す図である。
【図１３】図１３は、実施の形態３にかかるインバータ装置のスイッチングパターンを示す図である。
【図１４】図１４は、実施の形態３にかかるインバータ装置のインバータ回転角と電圧指令ベクトルの関係を示す図である。
【図１５】図１５は、実施の形態３にかかるインバータ装置のＰＷＭ信号パターンの一例を示す図である。
【図１６】図１６は、実施の形態にかかるインバータ装置を空気調和機に適用した一例を示す図である。
【図１７】図１７は、実施の形態にかかるインバータ装置を冷蔵庫に適用した一例を示す図である。
【発明を実施するための形態】
【００１２】
以下に添付図面を参照し、本発明の実施の形態にかかるインバータ装置について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。
【００１３】
実施の形態１．
図１は、実施の形態１にかかるインバータ装置の一構成例を示す図である。図１に示すように、実施の形態１にかかるインバータ装置１は、直流電圧電源３から入力端子Ｐ（正側端子）と入力端子Ｎ（負側端子）との間に直流電圧Ｖｄｃが印加され、電動機８へ電力を供給している。
【００１４】
インバータ装置１は、直流電圧Ｖｄｃをスイッチングして電動機８に供給する交流電圧を生成するスイッチング回路２と、スイッチング回路２を駆動制御する駆動制御部９と、直流電圧Ｖｄｃを検出する電圧検出手段６と、電動機８に流れる電流を検出する電流検出手段７とを備えている。また、駆動制御部９は、スイッチング回路２を駆動する駆動部４と、駆動部４に与えるＰＷＭ信号を制御する制御部５とを備えている。
【００１５】
スイッチング回路２は、直流電圧Ｖｄｃの印加方向に沿って上流側（高電圧側）となる各相上側アーム２ｕｐ，２ｖｐ，２ｗｐと、各相上側アーム２ｕｐ，２ｖｐ，２ｗｐに対応し、直流電圧Ｖｄｃの印加方向に沿って下流側（低電圧側）となる各相下側アーム２ｕｎ，２ｖｎ，２ｗｎとにより構成される三相のアームを備えている。
【００１６】
各相上側アーム２ｕｐ，２ｖｐ，２ｗｐは、それぞれ、ＳＪ構造の第１のＭＯＳＦＥＴ（以下、「ＳＪ−ＭＯＳＦＥＴ」という）２１ｕ，２１ｖ，２１ｗおよび各ＳＪ−ＭＯＳＦＥＴ２１ｕ，２１ｖ，２１ｗに逆並列に接続された寄生ダイオード２３ｕ，２３ｖ，２３ｗからなるＭＯＳ型半導体素子対と、各ＭＯＳ型半導体素子対に並列に接続された補助転流回路２５ｕ，２５ｖ，２５ｗとを備えている。
【００１７】
各相下側アーム２ｕｎ，２ｖｎ，２ｗｎは、それぞれ、ＳｉＣにより構成された第２のＭＯＳＦＥＴ（以下、「ＳｉＣ−ＭＯＳＦＥＴ」という）２２ｕ，２２ｖ，２２ｗおよび各ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗに逆並列に接続された寄生ダイオード２４ｕ，２４ｖ，２４ｗからなるＭＯＳ型半導体素子対と、各ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗのゲート−ソース間に接続されたゲート電位安定化回路２６ｕ，２６ｖ，２６ｗとを備えている。
【００１８】
補助転流回路２５ｕ，２５ｖ，２５ｗは、負荷（ここでは、電動機８）に蓄えられたエネルギーによって寄生ダイオードに順方向電流を転流させることにより、ＳＪ−ＭＯＳＦＥＴ２１ｕ，２１ｖ，２１ｗのオンに伴って流れる逆回復電流（リカバリ電流）を抑制する機能を有している。
【００１９】
ゲート電位安定化回路２６ｕ，２６ｖ，２６ｗは、ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗのオフ時におけるゲート電圧の浮き上がり（以下、「ゲート浮き」という）を抑制することにより、スレッシュホールド電圧Ｖｔｈの低さに起因する誤オンを防止する機能を有している。
【００２０】
電流検出手段７は、電動機８のｕ相電流Ｉｕを検出する電流検出素子７ａと、ｗ相電流Ｉｗを検出する電流検出素子７ｂとを備えている。本実施の形態では、電流検出素子７ａ，７ｂの両端電圧を検出して制御部５に取り込み、制御部５に内蔵されるＡ／Ｄ変換器等により、その電圧値を表す数値のデータに変換し、電動機８に流れるｕ相電流Ｉｕおよびｗ相電流Ｉｗのデータ（情報）に換算すると共に、「３相電流の総和が０になる」といった３相平衡インバータの特徴等を利用し、ｖ相電流Ｉｖのデータ（情報）を求める。なお、電動機８に流れる各相電流を導出する方法により本発明が限定されるものではない。また、電流検出手段７は、三相分の電流検出素子を備える構成とすることも可能である。
【００２１】
電圧検出手段６は、抵抗・コンデンサ等から成る分圧回路、Ａ／Ｄ変換器、増幅器等で構成され、直流電圧Ｖｄｃを検出する。本実施の形態では、上述した電流検出の場合と同様に、制御部５に内蔵されるＡ／Ｄ変換器等により、直流電圧Ｖｄｃのデータ（情報）に変換する。なお、直流電圧Ｖｄｃを導出する方法により本発明が限定されるものではない。
【００２２】
制御部５は、ＰＷＭ（Pulse Width Modulation：パルス幅変調）を用いた電動機駆動制御を行う。本実施の形態では、磁極位置センサを付加せず、各相電流Ｉｕ，Ｉｖ，Ｉｗおよび直流電圧Ｖｄｃに基づいて、各ＳＪ−ＭＯＳＦＥＴ２１ｕ，２１ｖ，２１ｗおよび各ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗを駆動する各ＰＷＭ信号Ｕｐ，Ｕｎ，Ｖｐ，Ｖｎ，Ｗｐ，Ｗｎの基となる各ＰＷＭ原信号Ｔｕｐ，Ｔｕｎ，Ｔｖｐ，Ｔｖｎ，Ｔｗｐ，Ｔｗｎを作成すると共に、各補助転流回路２５ｕ，２５ｖ，２５ｗを駆動する各補助転流回路駆動信号Ｓｕ，Ｓｖ，Ｓｗの基となる各補助転流回路駆動原信号Ｔｓｕ，Ｔｓｖ，Ｔｓｗを作成し、スイッチング回路２を駆動制御する。
【００２３】
駆動部４は、例えばバッファやロジックＩＣ、レベルシフト回路等により構成され、各ＰＷＭ原信号Ｔｕｐ，Ｔｕｎ，Ｔｖｐ，Ｔｖｎ，Ｔｗｐ，Ｔｗｎに基づいて、各ＰＷＭ信号Ｕｐ，Ｕｎ，Ｖｐ，Ｖｎ，Ｗｐ，Ｗｎを生成すると共に、各補助転流回路駆動原信号Ｔｓｕ，Ｔｓｖ，Ｔｓｗに基づいて、各補助転流回路駆動信号Ｓｕ，Ｓｖ，Ｓｗを生成し、スイッチング回路２を駆動する。なお、駆動部４は、制御部５内に駆動部４の機能を内蔵する場合等は、適宜省略することも可能である。その場合は、制御部５が各ＰＷＭ信号Ｕｐ，Ｕｎ，Ｖｐ，Ｖｎ，Ｗｐ，Ｗｎおよび各補助転流回路駆動信号Ｓｕ，Ｓｖ，Ｓｗを生成し、スイッチング回路２を直接駆動制御すればよい。
【００２４】
つぎに、各相電流Ｉｕ，Ｉｖ，Ｉｗおよび直流電圧Ｖｄｃに基づいて、スイッチング回路２に出力する各ＰＷＭ信号Ｕｐ，Ｕｎ，Ｖｐ，Ｖｎ，Ｗｐ，Ｗｎを生成する過程について、図２を参照して説明する。図２は、実施の形態１にかかるＰＷＭ信号の生成過程の一例を示すフロー図である。
【００２５】
制御部５は、まず、電流検出手段７により検出された検出値に基づいて、各相電流Ｉｕ，Ｉｖ，Ｉｗを算出する（ステップＳＴ１０１）。
【００２６】
つぎに、制御部５は、各相電流値を座標変換して励磁電流成分（γ軸電流）Ｉγとトルク電流成分（δ軸電流）Ｉδとを算出する。具体的には、次式（１）に示すような変換行列［Ｃ１］と各相電流Ｉｕ，Ｉｖ，Ｉｗとを乗算することにより励磁電流Ｉγとトルク電流Ｉδとを算出する（ステップＳＴ１０２）。ただし、（１）式中のθは、インバータ回転角を示し、回転方向が時計回りの場合を示している。
【００２７】
【数１】
0005647558.tif 000002
【００２８】
なお、パルスエンコーダ等の回転子位置を検出するセンサを用いる場合、回転子の電気角周波数とインバータ装置の回転周波数とはほぼ一致するので、回転子の電気角周波数とインバータ装置とが同一周波数で回転する座標系をｄｑ座標系と一般的に称する。一方、本実施の形態のように、パルスエンコーダ等の回転子位置を検出するセンサを用いない場合は、ｄｑ軸座標を正確に捉えることができず、実際にはｄｑ座標系に対して位相差Δθだけずれてインバータ装置が運転される。このような場合を想定して、一般的にはインバータ装置の出力電圧と同一周波数で回転する座標系をγδ座標系と称し、回転座標系とは区別して扱うこととしている。本実施の形態では、パルスエンコーダ等の回転子位置を検出するセンサを用いない場合の例を示しているので、この慣例を踏襲してγおよびδを添え字としている。
【００２９】
図２に戻り、励磁電流Ｉγ、トルク電流Ｉδおよび外部からの周波数指令ｆ＊から速度制御を含む各種ベクトル制御を行い、例えば次式（２）を用いて次回のγ軸電圧指令Ｖγ＊およびδ軸電圧指令Ｖδ＊を求める（ステップＳＴ１０３）。
【００３０】
【数２】
0005647558.tif 000003
【００３１】
つぎに、制御部５は、（１）式の逆行列［Ｃ１］-1である次式（３）を用いて各相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を求める（ステップＳＴ１０４）。
【００３２】
【数３】
0005647558.tif 000004
【００３３】
つぎに、制御部５は、スイッチング回路２の各相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊と電圧検出手段６により検出された直流電圧Ｖｄｃとの比率（直流電圧Ｖｄｃに対する各相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊の比率）に基づいて、１キャリア周期中における各ＳＪ−ＭＯＳＦＥＴ２１ｕ，２１ｖ，２１ｗおよび各ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗのＯＮ時間（あるいはＯＦＦ時間）を演算し、各ＰＷＭ原信号Ｔｕｐ，Ｔｕｎ，Ｔｖｐ，Ｔｖｎ，Ｔｗｐ，Ｔｗｎを生成する（ステップＳＴ１０５）。
【００３４】
そして、駆動部４は、制御部５から出力された各ＰＷＭ原信号Ｔｕｐ，Ｔｕｎ，Ｔｖｐ，Ｔｖｎ，Ｔｗｐ，Ｔｗｎに基づいて、各ＰＷＭ信号Ｕｐ，Ｕｎ，Ｖｐ，Ｖｎ，Ｗｐ，Ｗｎを生成する（ステップＳＴ１０６）。以降、ステップＳＴ１０１〜ステップＳＴ１０６を繰り返すことにより、各ＰＷＭ信号Ｕｐ，Ｕｎ，Ｖｐ，Ｖｎ，Ｗｐ，Ｗｎが適時出力され、各ＳＪ−ＭＯＳＦＥＴ２１ｕ，２１ｖ，２１ｗおよび各ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗが動作し、電動機８を駆動する。
【００３５】
図３は、実施の形態１にかかるＰＷＭ信号の論理の一例を示す図である。図３に示すように、各相の上側アーム２ｕｐ，２ｖｐ，２ｗｐのオン期間と下側アーム２ｕｎ，２ｖｎ，２ｗｎのオン期間とが同時に生じて短絡回路を形成しないように、各相の上側アーム（あるいは下側アーム）のターンオフと各相の下側アーム（あるいは上側アーム）のターンオンとの間に、デッドタイムＴｄが設けられている。
【００３６】
つぎに、補助転流回路２５ｕ，２５ｖ，２５ｗについて説明する。図４は、実施の形態１にかかる補助転流回路の一構成例を示す図である。なお、各相の補助転流回路２５ｕ，２５ｖ，２５ｗは、いずれも同一の構成であるので、図４では、各構成部に付した各符号の添え字ｕ，ｖ，ｗを省略している。
【００３７】
図４に示すように、実施の形態１にかかる補助転流回路２５は、パルストランス２５２と、パルストランス２５２の一次側巻線に一次側電圧を印加する駆動用スイッチ（ＳＷ）２５３と、パルストランス２５２の二次側巻線に直列に接続された転流ダイオード（例えば、ショットキーバリアダイオード：ＳＢＤ）２５１とを備えている。ＳＢＤ２５１と寄生ダイオード２３との向きが同一方向となるように、パルストランス２５２の二次側巻線とＳＢＤ２５１とからなる直列回路が寄生ダイオード２３に並列に接続されている。駆動部４から出力される補助転流回路駆動信号により、パルストランス２５２の一次側巻線に一次側電圧が印加され、パルストランス２５２の二次側巻線に二次側起電力が誘導される。この二次側起電力によりＳＢＤ２５１がオンとなり、寄生ダイオード２３がオフとなる。
【００３８】
図５は、上側および下側アーム駆動用ＰＷＭ信号と上側および下側アーム電流波形の一例を示す図である。図５（ａ）は、上側アームに補助転流回路２５を備えていない場合の例を示し、図５（ｂ）は、上側アームに補助転流回路２５を備えている場合の例を示している。なお、図５に示す例では、各ＳＪ−ＭＯＳＦＥＴおよび各ＳｉＣ−ＭＯＳＦＥＴのドレインからソース方向に流れる電流の向きを正として示している。
【００３９】
ここでは、補助転流回路２５の動作の一例として、ｕ相下側アーム２ｕｎのＳｉＣ−ＭＯＳＦＥＴ２２ｕおよびｖ相上側アーム２ｖｐのＳＪ−ＭＯＳＦＥＴ２１ｖがオンの状態から、ｕ相下側アーム２ｕｎのＳｉＣ−ＭＯＳＦＥＴ２２ｕがターンオフし、その後ターンオンする際の挙動を、図１、図５および図６を参照して説明する。図６は、実施の形態１にかかる補助転流回路の動作の一例を示す図である。図６（ａ）は、上側アームに補助転流回路２５を備えていない場合の例を示し、図６（ｂ）は、上側アームに補助転流回路２５を備えている場合の例を示している。
【００４０】
ｕ相上側アーム２ｕｐが補助転流回路２５を備えていない場合（図５（ａ））、ｕ相下側アーム２ｕｎのＳｉＣ−ＭＯＳＦＥＴ２２ｕおよびｖ相上側アーム２ｖｐのＳＪ−ＭＯＳＦＥＴ２１ｖがオンの状態では、ＳＪ−ＭＯＳＦＥＴ２１ｖから電動機８に電流が流れ、電動機８からＳｉＣ−ＭＯＳＦＥＴ２２ｕを経由して電源側に電流が流れている。そして、ＳｉＣ−ＭＯＳＦＥＴ２２ｕがターンオフすると、電動機８に蓄えられたエネルギーに起因する電流がＳＪ−ＭＯＳＦＥＴ２１ｕの寄生ダイオード２３ｕを順方向に流れる（図６（ａ）参照）。このとき、寄生ダイオード２３ｕにキャリアが蓄積される。
【００４１】
つぎに、ＳｉＣ−ＭＯＳＦＥＴ２２ｕがターンオンすると、寄生ダイオード２３ｕに蓄積されたキャリアを放出し終えるまで、すなわち寄生ダイオード２３ｕがオフするまでの期間、直流電圧Ｖｄｃを短絡する経路が形成される。この期間において、図５（ａ）に示すように、ｕ相上側アーム２ｕｐおよびｕ相下側アーム２ｕｎに大きな短絡電流（リカバリ電流）が流れる。
【００４２】
一方、ｕ相上側アーム２ｕｐが補助転流回路２５を備えている場合（図５（ｂ））、ＳｉＣ−ＭＯＳＦＥＴ２２ｕがターンオンする前に、補助転流回路２５のＳＷ２５３をターンオンさせることにより、電動機８に蓄えられたエネルギーに起因する電流がＳＪ−ＭＯＳＦＥＴ２１ｕの寄生ダイオード２３ｕよりもリカバリ特性が優れたＳＢＤ２５１に転流される。
【００４３】
そして、ＳＷ２５３のオン状態をＳｉＣ−ＭＯＳＦＥＴ２２ｕのターンオン以降まで維持することにより、寄生ダイオード２３ｕがオフ状態に保たれる。この結果、ＳｉＣ−ＭＯＳＦＥＴ２２ｕのターンオンにより、ＳＢＤ２５１に起因したリカバリ電流が発生するが、ＳＢＤ２５１は、寄生ダイオード２３よりもリカバリ特性が優れているため、図５（ｂ）に示すように、補助転流回路２５を備えていない場合よりもリカバリ電流を抑制することができる。
【００４４】
なお、制御部５は、インバータ装置１から電動機８に流れる各相電流Ｉｕ，Ｉｖ，Ｉｗの方向により、各相毎にリカバリ電流が発生するか否かを判断し、リカバリ電流が発生する場合のみ、その直前のデッドタイムＴｄ期間に補助転流回路２５を動作させることにより、転流動作に伴う損失を最小限に抑えるようにしている。
【００４５】
また、負荷電流（各相電流Ｉｕ，Ｉｖ，Ｉｗ）の大きさにより補助転流回路への転流にかかる時間が変化する。図７は、各相電流の大きさと転流時間との関係を示す図である。図７（ａ）は、負荷電流に対する転流時間の一例を示し、縦軸は負荷電流、横軸は転流時間をそれぞれ示している。また、図７（ｂ）は、負荷電流の大きさ毎の補助転流回路駆動信号の一例を示している。
【００４６】
図７（ａ）に示すグラフの傾きは、パルストランス２５２のインダクタンス値によって変化する。また、寄生ダイオード２３およびＳＢＤ２５１の特性によっても変化する。したがって、寄生ダイオード２３、ＳＢＤ２５１、およびパルストランス２５２の特性により補助転流回路駆動信号のパルス幅を変化させる必要があるが、必ずしも完全に転流動作を終える必要はなく、各ダイオードの特性、リカバリ電流の抑制量最適化、および高キャリア化する際のデッドタイムＴｄの短縮等を考慮して、補助転流回路駆動信号のパルス幅を調整すればよい。
【００４７】
なお、上記説明では、ＳＪ−ＭＯＳＦＥＴ２１ｕ，２１ｖ，２１ｗに対して補助転流回路２５を付加しているが、ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗに対して補助転流回路２５を付加する構成とすることも可能である。例えば、ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗの寄生ダイオード２４ｕ，２４ｖ，２４ｗよりもリカバリ特性の優れたダイオードを用いた補助転流回路を付加すれば、下側アーム２ｕｎ，２ｖｎ，２ｗｎのリカバリ電流をも抑制することができる。
【００４８】
図８は、上側および下側アームの両方に対応する補助転流回路を備える例を示す図である。図８（ａ）および図８（ｂ）は、いずれも二次側巻線を２つ備えたパルストランスを用いて上側および下側アームの両方に対応する補助転流回路２５ａあるいは補助転流回路２５ｂを備える例を示している。図８に示すように、二次側巻線を２つ備えたパルストランス２５２ａを用いて補助転流回路２５ａあるいは補助転流回路２５ｂを構成することにより、上側および下側アームの両方にそれぞれ補助転流回路２５を備える場合よりも低コスト化、基板面積削減による小型化を図ることができる。
【００４９】
つぎに、ゲート電位安定化回路２６ｕ，２６ｖ，２６ｗについて説明する。ＳｉＣ−ＭＯＳＦＥＴは、Ｓｉ−ＭＯＳＦＥＴに比べスレッシュホールド電圧Ｖｔｈが小さく誤オンしやすいといった問題がある。このため、本実施の形態では、各相下側アーム２ｕｎ，２ｖｎ，２ｗｎの各ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗのオフ時におけるゲート浮きを抑制することにより、スレッシュホールド電圧Ｖｔｈの低さに起因する誤オンを防止するゲート電位安定化回路２６ｕ，２６ｖ，２６ｗを付加する構成としている。
【００５０】
図９は、実施の形態１にかかるゲート電位安定化回路の構成例を示す図である。なお、各相のゲート電位安定化回路２６ｕ，２６ｖ，２６ｗは、いずれも同一の構成であるので、図９では、各構成部に付した各符号の添え字ｕ，ｖ，ｗを省略している。
【００５１】
図９（ａ）は、本実施の形態にかかるゲート電位安定化回路２６の最も基本的な構成を示す図である。図９（ａ）に示すように、実施の形態１にかかるゲート電位安定化回路２６は、ＳｉＣ−ＭＯＳＦＥＴ２２のゲートにＯＦＦ用ゲート抵抗２６２を介してｐｎｐ型バイポーラトランジスタ（ＳＷ）２６３のエミッタが接続され、ｐｎｐ型バイポーラトランジスタ（ＳＷ）２６３のコレクタがＳｉＣ−ＭＯＳＦＥＴ２２のソースに接続されている。また、ＳｉＣ−ＭＯＳＦＥＴ２２のゲートとｐｎｐ型バイポーラトランジスタ（ＳＷ）２６３のベースとの間にＯＮ用ゲート抵抗２６１が接続され構成されている。ｐｎｐ型バイポーラトランジスタ２６３のベースには、駆動部４から下側アーム用ＰＷＭ信号（Ｕｎ，Ｖｎ，Ｗｎ）が入力される。
【００５２】
ＳｉＣ−ＭＯＳＦＥＴ２２がターンオフする際にはｐｎｐ型バイポーラトランジスタ（ＳＷ）２６３のベースに負電圧が印加されてｐｎｐ型バイポーラトランジスタ（ＳＷ）２６３がオンし、ＯＦＦ用ゲート抵抗２６２とｐｎｐ型バイポーラトランジスタ（ＳＷ）２６３のエミッタ−コレクタとを介して、ＳｉＣ−ＭＯＳＦＥＴ２２のゲート−ドレイン間の帰還容量に充電された電荷が高速に放電される。これにより、ＳｉＣ−ＭＯＳＦＥＴ２２のゲート浮きが抑制され、オフ時のゲート電位が安定し、誤オンを防止することができる。
【００５３】
さらに、図９（ｂ）に示すように、ＳＷ２６３のベースに保護ダイオード２６７を付加することにより、ｐｎｐ型バイポーラトランジスタ（ＳＷ）２６３を保護することができ、図９（ｃ）に示すように、ｐｎｐ型バイポーラトランジスタ（ＳＷ）２６３とｎｐｎ型バイポーラトランジスタ（ＳＷ）２６８とをダーリントン接続することにより、ＳｉＣ−ＭＯＳＦＥＴ２２のゲート−ドレイン間の帰還容量に充電された電荷をさらに高速に放電させゲート浮きを抑制することが可能であり、さらに、図９（ｂ）の構成と図９（ｃ）の構成とを組合せた図９（ｄ）の構成にすることにより、双方の効果を得ることが可能である。また、図９（ｃ）に示したダーリントン接続の段数を増加することにより、さらに放電速度を向上させゲート浮きを抑制することも可能である。また、図９（ｅ）に示すように、ＳｉＣ−ＭＯＳＦＥＴ２２のゲートにＯＮ用ゲート抵抗２６１を介してｎｐｎ型バイポーラトランジスタ（ＳＷ）２６９のエミッタを接続し、ｎｐｎ型バイポーラトランジスタ（ＳＷ）２６９のコレクタを駆動部用電源Ｖｃｃに接続することにより、ＳｉＣ−ＭＯＳＦＥＴ２２のターンオン時の立ち上がりを高速化することも可能である。
【００５４】
以上説明したように、実施の形態１のインバータ装置によれば、各相上側アームのスイッチング素子としてＳＪ−ＭＯＳＦＥＴを適用し、各相下側アームのスイッチング素子としてＳｉＣ−ＭＯＳＦＥＴを適用したので、コストの上昇を抑制しつつ、低損失化、高耐圧化を図ると共に、信頼性の向上を図ることが可能となる。つまり、各相上側および下側アームのスイッチング素子としてＳｉＣ−ＭＯＳＦＥＴを適用する場合に比べて、低コストで実現でき、各相上側および下側アームのスイッチング素子としてＳＪ−ＭＯＳＦＥＴを適用する場合に比べて、補助転流回路数を減らすことができるので、基板の小型化や回路の単純化により信頼性の向上を図ることができる。また、ＳｉＣ−ＭＯＳＦＥＴおよびＳＪ−ＭＯＳＦＥＴは共に耐電圧性が高いので、インバータ装置の高耐圧化にも適している。
【００５５】
また、各相上側アームに対して、ＳＪ−ＭＯＳＦＥＴのオンに伴って流れるリカバリ電流を抑制する補助転流回路を付加したので、各相下側アームにリカバリ特性の優れたＳｉＣ−ＭＯＳＦＥＴを適用することと併せ、逆回復損失の低減を図ることができると共に、雑音端子電圧の抑制を図ることができ、ＥＭＣ性能の向上が可能となる。
【００５６】
さらに、各相下側アームに対して、ＳｉＣ−ＭＯＳＦＥＴのオフ時におけるゲート浮きを抑制するゲート電位安定化回路を付加したので、ＳｉＣ−ＭＯＳＦＥＴのスレッシュホールド電圧Ｖｔｈの低さに起因する誤オンを防止することができ、信頼性の向上を図ることができる。
【００５７】
なお、上述した実施の形態１では、ＳＪ−ＭＯＳＦＥＴを適用した上側アームに補助転流回路を付加しているが、ＳｉＣ−ＭＯＳＦＥＴを適用した下側アームに補助転流回路を付加することも可能である。この場合は、ＳｉＣ−ＭＯＳＦＥＴの寄生ダイオードよりもリカバリ特性の優れたダイオードを用いて補助転流回路を構成することにより、リカバリ電流がさらに抑制され、さらなる低損失化およびＥＭＣ性能の向上が可能である。
【００５８】
また、各相上側アームのスイッチング素子としてＳＪ−ＭＯＳＦＥＴを適用し、各相下側アームのスイッチング素子としてＳｉＣ‐ＭＯＳＦＥＴを適用したが、各相上側アームのスイッチング素子としてＳｉＣ−ＭＯＳＦＥＴを適用し、各相下側アームのスイッチング素子としてＳＪ‐ＭＯＳＦＥＴを適用することも可能である。また、各相上側アームのスイッチング素子のうちのいずれか１つあるいは２つをＳｉＣ−ＭＯＳＦＥＴとし、残りの上側アームのスイッチング素子および下側アームのスイッチング素子をＳＪ−ＭＯＳＦＥＴとしてもよく、各相下側アームのスイッチング素子のうちのいずれか１つあるいは２つをＳｉＣ−ＭＯＳＦＥＴとし、残りの下側アームのスイッチング素子および上側アームのスイッチング素子をＳＪ−ＭＯＳＦＥＴとしてもよい。いずれの場合でも、コストの上昇を抑制しつつ、低損失化および高耐圧化を両立させることが可能となるという効果を得ることができる。
【００５９】
さらに、上側アームのスイッチング素子と下側アームのスイッチング素子とをモジュール化した、所謂２ＩＮ１モジュールを含む構成とすることも可能である。この場合、例えば、２ＩＮ１モジュール内の上側アームのスイッチング素子としてＳＪ−ＭＯＳＦＥＴを適用し、下側アームのスイッチング素子としてＳｉＣ‐ＭＯＳＦＥＴを適用することも可能であるし、上側アームのスイッチング素子としてＳｉＣ−ＭＯＳＦＥＴを適用し、下側アームのスイッチング素子としてＳＪ‐ＭＯＳＦＥＴを適用することも可能である。また、例えば、全てのアームのスイッチング素子を１つのパッケージの内部に備えたパワーモジュールにより構成することも可能である。さらに、これらの２ＩＮ１モジュールやパワーモジュールに補助転流回路あるいはゲート電位安定化回路を組み込むことも可能である。このように複数のスイッチング素子をモジュール化することにより、故障発生時に交換する部品が少なくなり、メンテナンス性の向上を図ることができる。
【００６０】
また、スイッチング素子を全てＭＯＳＦＥＴにより構成したので、ＩＧＢＴにより構成した場合の順方向電圧に伴う損失がなく、かつ高速スイッチングが可能である。
【００６１】
また、補助転流回路を構成するパルストランスにより、高圧側回路（スイッチング素子側）と低圧側回路（駆動部側）とが電気的に絶縁されるため、低圧側回路の設計が容易である。また、補助転流回路の低圧側回路の電源を駆動部の電源と共通の電源（駆動部用電源）とすることができ、電源回路を別途構成する必要がなく、コストの上昇を抑制することができる。
【００６２】
なお、上述した実施の形態１では、パルスエンコーダ等の回転子位置を検出するセンサを用いず、コストの上昇を抑制しているが、実施の形態１においてさらにこのようなセンサを用いることにより、回転子の電気角周波数とインバータ装置の回転周波数とはほぼ一致するので、高精度なＰＷＭ制御を行うことが可能となる。
【００６３】
実施の形態２．
図１０は、実施の形態２にかかるインバータ装置の一構成例を示す図である。図１０に示すように、実施の形態２にかかるインバータ装置１ａのスイッチング回路２ａでは、図１に示す実施の形態１の構成において各相下側アーム２ｕｎ，２ｖｎ，２ｗｎの各ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗに付加したゲート電位安定化回路２６ｕ，２６ｖ，２６ｗに代えて、ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗのターンオフの際に、ＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗのゲートに逆バイアスを印加する逆バイアス回路２７ｕ，２７ｖ，２７ｗを付加した構成としている。なお、実施の形態１と同一または同等の構成部には同一符号を付して、その詳細な説明を省略する。
【００６４】
図１１は、実施の形態２にかかる逆バイアス回路の一構成例を示す図である。なお、各相の逆バイアス回路２７ｕ，２７ｖ，２７ｗは、いずれも同一の構成であるので、図１１では、各構成部に付した各符号の添え字ｕ，ｖ，ｗを省略している。
【００６５】
図１１に示すように、実施の形態２にかかる逆バイアス回路２７は、駆動部用電源Ｖｃｃにソースが接続されたｐ型ＭＯＳＦＥＴ（ＯＮ駆動用スイッチ）２７１のドレインにＯＮ駆動時電流制限用抵抗２７２を介してＳｉＣ−ＭＯＳＦＥＴ２２のゲートが接続されている。また、ＳｉＣ−ＭＯＳＦＥＴ２２のソースにカソードが接続されたダイオード２５７のアノードにソースが接続されたｎ型ＭＯＳＦＥＴ（ＯＦＦ駆動用スイッチ）２７４のドレインにＯＦＦ駆動時電流制限用抵抗２７３を介してＳｉＣ−ＭＯＳＦＥＴ２２のゲートが接続されている。ＯＮ駆動用スイッチ２７１のゲートおよびＯＦＦ駆動用スイッチ２７４のゲートにスイッチング制御信号Ｖｓｇｎが入力される。なお、スイッチング制御信号Ｖｓｇｎは、実施の形態１において説明したＰＷＭ信号の逆ロジックの信号である。つまり、スイッチング制御信号Ｖｓｇｎが「Ｌｏｗ」信号である場合には、ＳｉＣ−ＭＯＳＦＥＴ２２が「ＯＮ」となり、スイッチング制御信号Ｖｓｇｎが「Ｈｉｇｈ」信号である場合には、ＳｉＣ−ＭＯＳＦＥＴ２２が「ＯＦＦ」となる。したがって、以下の説明では、スイッチング制御信号Ｖｓｇｎが「Ｌｏｗ」である場合の電圧値を「ＯＮ電圧」、スイッチング制御信号Ｖｓｇｎが「Ｈｉｇｈ」である場合の電圧値を「ＯＦＦ電圧」という。また、図１１では、ＯＮ駆動用スイッチ２７１としてｐ型ＭＯＳＦＥＴを適用しているが、例えばｎｐｎ型バイポーラトランジスタであってもよいし、ＯＦＦ駆動用スイッチ２７４としてｎ型ＭＯＳＦＥＴを適用しているが、例えばｐｎｐ型バイポーラトランジスタであってもよい。
【００６６】
また、ソースがＳｉＣ−ＭＯＳＦＥＴ２２およびダイオード２５７のカソードの接続点に接続されたｎ型ＭＯＳＦＥＴ（負バイアス発生スイッチ）２７７のドレインと、ＯＦＦ駆動用スイッチ２７４のソースおよびダイオード２５７のアノードの接続点との間にコンデンサ２７６が接続され、負バイアス発生スイッチ２７７のドレインおよびコンデンサ２７６の接続点がツェナーダイオード２７８のアノードに接続され、ツェナーダイオード２７８のカソードが抵抗２７９を介して駆動部用電源Ｖｃｃに接続されている。負バイアス発生スイッチ２７７のゲートに負バイアス駆動信号Ｖｂｉａｓが入力される。なお、スイッチング制御信号Ｖｓｇｎおよび負バイアス駆動信号Ｖｂｉａｓは、駆動部４から同一の経路で出力することも可能である。また、図１１では、負バイアス発生スイッチ２７７としてｎ型ＭＯＳＦＥＴを適用しているが、例えばｐｎｐ型バイポーラトランジスタであってもよい。
【００６７】
つぎに、逆バイアス回路２７の動作について、図１１および図１２を参照して説明する。図１２は、上側アーム駆動用ＰＷＭ信号およびスイッチング制御信号Ｖｓｇｎと下側アームの各部電圧波形の一例を示す図である。なお、図１２に示す例では、スイッチング制御信号Ｖｓｇｎのロジックに合わせて上側アーム駆動用ＰＷＭ信号のロジックを反転して示している。つまり、図１２に示す例では、上側アーム駆動用ＰＷＭ信号が「Ｌｏｗ」信号である場合には、上側アームのスイッチング素子（ＳＪ−ＭＯＳＦＥＴ２１）が「ＯＮ」となり、上側アーム駆動用ＰＷＭ信号が「Ｈｉｇｈ」信号である場合には、上側アームのスイッチング素子（ＳＪ−ＭＯＳＦＥＴ２１）が「ＯＦＦ」となる。したがって、以下の説明では、上側アーム駆動用ＰＷＭ信号が「Ｌｏｗ」である場合の電圧値を「ＯＮ電圧」、上側アーム駆動用ＰＷＭ信号が「Ｈｉｇｈ」である場合の電圧値を「ＯＦＦ電圧」という。
【００６８】
また、図１２において、Ｖ１は、負バイアス発生スイッチ２７７のドレイン電圧を示し、Ｖ２は、ＯＦＦ駆動用スイッチ２７４のソース電圧を示し、Ｖｌｇｓは、ＳｉＣ−ＭＯＳＦＥＴ２２のゲート電圧を示している。また、図１２に示す例では、ＳｉＣ−ＭＯＳＦＥＴ２２のソース電圧を０Ｖとして示している。
【００６９】
また、図１２に示す例では、上側アーム駆動用ＰＷＭ信号がＯＦＦ電圧であり、スイッチング制御信号ＶｓｇｎがＯＮ電圧である期間をｔ１、スイッチング制御信号ＶｓｇｎがＯＦＦ電圧に切り換わってから上側アーム駆動用ＰＷＭ信号がＯＮ電圧に切り換わるまでのデッドタイムＴｄ期間をｔ２、上側アーム駆動用ＰＷＭ信号がＯＮ電圧に切り換わってからＯＦＦ電圧に切り換わるまでの期間をｔ３、上側アーム駆動用ＰＷＭ信号がＯＦＦ電圧に切り換わってから上側アーム駆動用ＰＷＭ信号がＯＮ電圧に切り換わるまでのデッドタイムＴｄ期間をｔ４、上側アーム駆動用ＰＷＭ信号がＯＮ電圧に切り換わった以降の期間をｔ５としている。
【００７０】
期間ｔ１では、スイッチング制御信号ＶｓｇｎがＯＮ電圧（つまり、Ｌｏｗ信号）であるので、負バイアス発生スイッチ２７７はＯＦＦとなり、負バイアス発生スイッチ２７７のドレイン電圧Ｖ１は、（駆動部用電源電圧Ｖｃｃ）−（ツェナーダイオード２７８の両端電圧Ｖｚｄ）となる。また、ＯＦＦ駆動用スイッチ２７４もＯＦＦとなり、ＯＦＦ駆動用スイッチ２７４のソース電圧Ｖ２は、ダイオード２７５の順方向電圧Ｖｆとなる。また、ＯＮ駆動用スイッチ２７１はＯＮとなるので、ＳｉＣ−ＭＯＳＦＥＴ２２のゲート電圧Ｖｌｇｓは、駆動部用電源電圧Ｖｃｃと等しい。このとき、コンデンサ２７６の両端電圧値は、（Ｖｃｃ−Ｖｚｄ−Ｖｆ）となる。
【００７１】
期間ｔ２において、スイッチング制御信号ＶｓｇｎがＯＦＦ電圧（つまり、Ｈｉｇｈ信号）に切り換わると、負バイアス発生スイッチ２７７はＯＮとなり、負バイアス発生スイッチ２７７のドレイン電圧Ｖ１は、ＳｉＣ−ＭＯＳＦＥＴ２２のソース電圧０Ｖとなる。また、ＯＮ駆動用スイッチ２７１はＯＦＦ、ＯＦＦ駆動用スイッチ２７４はＯＮとなる。これにより、ＳｉＣ−ＭＯＳＦＥＴ２２がターンオフする。
【００７２】
このとき、コンデンサ２７６の両端電圧は、スイッチング制御信号ＶｓｇｎがＯＦＦ電圧となる直前の電圧値を保とうとするので、ＯＦＦ駆動用スイッチ２７４のソース電圧Ｖ２は、（ＳｉＣ−ＭＯＳＦＥＴ２２のソース電圧０Ｖ）−（Ｖｃｃ−Ｖｚｄ−Ｖｆ）となり、ＳｉＣ−ＭＯＳＦＥＴ２２のゲート電圧Ｖｌｇｓは、マイナス電位となり、逆バイアスが印加される。なお、その後、時間の経過と共に、ＳｉＣ−ＭＯＳＦＥＴ２２ｕのゲート容量、ＯＦＦ駆動時電流制限用抵抗２７３、ＯＦＦ駆動用スイッチ２７４、コンデンサ２７６、負バイアス発生スイッチ２７７を介して電流が流れ、ＯＦＦ駆動用スイッチ２７４のソース電圧Ｖ２およびＳｉＣ−ＭＯＳＦＥＴ２２のゲート電圧Ｖｌｇｓは徐々に上昇していく。なお、ツェナーダイオード２７８は、ＯＦＦ駆動用スイッチ２７４のソース電圧Ｖ２の瞬間的な負電位を調節し、上側アーム駆動用ＰＷＭ信号がＯＮ電圧に切り換わる際のノイズ発生時の負バイアス電圧を決めている。また、必要以上に負バイアス電圧を印加しないようにすると共に、抵抗２７９を介したコンデンサ２７６の充放電による損失を抑える作用がある。この損失が逆バイアス回路２７の損失に対して無視できる程度のものならば、ツェナーダイオード２７８を省略することも可能である。
【００７３】
期間ｔ３において、上側アーム駆動用ＰＷＭ信号がＯＮ電圧に切り換わり、上側アームのスイッチング素子がターンオンすると、上側アームのスイッチング素子のドレインからソースに流れる電流が増加し、ＳｉＣ−ＭＯＳＦＥＴ２２のソースからドレインに流れる電流は減少し、ＳｉＣ−ＭＯＳＦＥＴ２２は完全にＯＦＦ状態になる。このとき、ＳｉＣ−ＭＯＳＦＥＴ２２のドレイン−ソース間の寄生容量を充電するために、ドレイン−ソース間電圧が急速に上昇し、ゲート電圧Ｖｌｇｓが一時的に持ち上がる。しかし、期間ｔ２において、ゲート電圧Ｖｌｇｓは、十分なマイナス電位となっているため、期間ｔ３において、ゲート電圧Ｖｌｇｓの持ち上がりが発生しても、ＳｉＣ−ＭＯＳＦＥＴ２２のスレッシュホールド電圧Ｖｔｈを超えることはなく、誤動作を防止できる。
【００７４】
期間ｔ４において、上側アーム駆動用ＰＷＭ信号がＯＦＦ電圧に切り換わり、上側アームのスイッチング素子がターンＯＦＦする。
【００７５】
期間ｔ５において、スイッチング制御信号ＶｓｇｎがＯＮ電圧（つまり、Ｌｏｗ信号）に切り換わると、負バイアス発生スイッチ２７７はＯＦＦ、ＯＮ駆動用スイッチ２７１はＯＦＦ、ＯＦＦ駆動用スイッチ２７４はＯＮとなる。負バイアス発生スイッチ２７７のドレイン電圧Ｖ１は、コンデンサ２７６の充電に伴い上昇してＶｃｃ−Ｖｚｄとなり、ＯＦＦ駆動用スイッチ２７４のソース電圧Ｖ２はＶｆとなる。これにより、ＳｉＣ−ＭＯＳＦＥＴ２２のゲート電圧Ｖｌｇｓは、負バイアス発生スイッチ２７７のドレイン電圧Ｖ１の上昇に伴ってＶｃｃに上昇し、ＳｉＣ−ＭＯＳＦＥＴ２２がターンオンする。
【００７６】
以上説明したように、実施の形態２にかかるインバータ装置によれば、各相下側アームに対して、ＳｉＣ−ＭＯＳＦＥＴのターンオフの際に、ＳｉＣ−ＭＯＳＦＥＴのゲートに逆バイアスを印加する逆バイアス回路を付加したので、実施の形態１の効果に加え、上側アームのスイッチング素子のターンオンの際にゲート電圧が上昇した場合でも誤オンを防止することができ、信頼性の向上を図ることができる。
【００７７】
また、逆バイアス回路の電源を駆動部および実施の形態１において説明した補助転流回路の電源と共通の電源（駆動部用電源）とすることができ、電源回路を別途構成する必要がなく、コストの上昇を抑制することができる。
【００７８】
さらに、実施の形態１と同様に、上側アームのスイッチング素子と下側アームのスイッチング素子とをモジュール化した、所謂２ＩＮ１モジュールを含む構成とすることも可能である。この場合、例えば、２ＩＮ１モジュール内の上側アームのスイッチング素子としてＳＪ−ＭＯＳＦＥＴを適用し、下側アームのスイッチング素子としてＳｉＣ‐ＭＯＳＦＥＴを適用することも可能であるし、上側アームのスイッチング素子としてＳｉＣ−ＭＯＳＦＥＴを適用し、下側アームのスイッチング素子としてＳＪ‐ＭＯＳＦＥＴを適用することも可能である。また、例えば、全てのアームのスイッチング素子を１つのパッケージの内部に備えたパワーモジュールにより構成することも可能である。さらに、これらの２ＩＮ１モジュールやパワーモジュールに補助転流回路、ゲート電位安定化回路、あるいは逆バイアス回路を組み込むことも可能である。このように複数のスイッチング素子をモジュール化することにより、故障発生時に交換する部品が少なくなり、メンテナンス性の向上を図ることができる。
【００７９】
実施の形態３．
実施の形態３にかかるインバータ装置の構成は、実施の形態１あるいは実施の形態２の構成と同一であるので、その詳細な説明を省略する。実施の形態１では、各相のキャリア周期毎に常にいずれかの相をスイッチングするＰＷＭ制御手法について説明したが、本実施の形態では、インバータ回転角の１周期を６つの区間に分割し、各区間毎にいずれか二相をスイッチングする二相変調ＰＷＭ制御手法について説明する。
【００８０】
各相上側あるいは下側アームに供給される各ＰＷＭ信号の論理は、直流電圧Ｖｄｃの正側に接続されたスイッチング素子がオンするか、負側に接続されたスイッチング素子がオンするかのどちらかであり、それらが３相分あるから、全部で８種類（２３＝８）のスイッチングパターンが存在する。図１３は、実施の形態３にかかるインバータ装置のスイッチングパターンを示す図である。
【００８１】
図１３では、各ＰＷＭ信号Ｕｐ，Ｖｐ，ＷｐがＯＮである状態の各上側アーム２ｕｐ，２ｖｐ，２ｗｐの論理を１、各ＰＷＭ信号Ｕｐ，Ｖｐ，ＷｐがＯＦＦである状態の各上側アーム２ｕｐ，２ｖｐ，２ｗｐの論理を０とし、（ＰＷＭ信号Ｗｐの論理，ＰＷＭ信号Ｖｐの論理，ＰＷＭ信号Ｕｐの論理）＝（Ｗ相上側アーム２ｗｐの論理，Ｖ相上側アーム２ｖｐの論理，Ｕ相上側アーム２ｕｐの論理）＝（０，０，０）の場合をＶ０、（０，０，１）の場合をＶ１、（０，１，０）の場合をＶ２、（０，１，１）の場合をＶ３、（１，０，０）の場合をＶ４、（１，０，１）の場合をＶ５、（１，１，０）の場合をＶ６、（１，１，１）の場合をＶ７としている。なお、Ｖ１〜Ｖ６は、ベクトル長を持つ各スイッチングモードの電圧ベクトル（以下、「基本電圧ベクトル」という）であり、Ｖ０およびＶ７は、ベクトル長を持たない電圧ベクトル（以下、「ゼロベクトル」という）である。
【００８２】
図１４は、Ｖ１方向（Ｕ相方向）を基準としたインバータ回転角θと電圧指令ベクトルＶ＊との関係を示す図である。図１４に示すように、電圧指令ベクトルＶ＊は、インバータ回転角θの１周期中において、π／３［ｒａｄ］ずつ位相の異なる６つの基本電圧ベクトルＶ１〜Ｖ６と、中央の２つのゼロベクトルＶ０およびＶ７により表すことができる。これらの６つの基本電圧ベクトルＶ１〜Ｖ６と２つのゼロベクトルＶ０およびＶ７とを適切に組み合わせて電圧指令ベクトルＶ＊を生成することにより、電動機を円滑に回転させるための所望の電圧・周波数に対応した磁束を得ることができる。
【００８３】
図１５は、実施の形態３にかかるインバータ装置のＰＷＭ信号パターンの一例を示す図である。図１５に示す例では、上張付方式の二相変調ＰＷＭ制御パターンの一例を示している。この例では、制御部５は、インバータ回転角θが０〜π／３［ｒａｄ］の区間（図１５（ａ））およびインバータ回転角θが５π／３〜２π［ｒａｄ］の区間（図１５（ｆ））では、Ｗ相およびＶ相の上側アーム２ｗｐ，２ｖｐのＳＪ−ＭＯＳＦＥＴ２１ｗ，２１ｖをスイッチングするように、各ＰＷＭ信号Ｗｐ，Ｖｐを制御し、インバータ回転角θがπ／３〜２π／３［ｒａｄ］の区間（図１５（ｂ））およびインバータ回転角θが２π／３〜π［ｒａｄ］の区間（図１５（ｃ））では、Ｗ相およびＵ相の上側アーム２ｗｐ，２ｕｐのＳＪ−ＭＯＳＦＥＴ２１ｗ，２１ｕをスイッチングするように、各ＰＷＭ信号Ｗｐ，Ｕｐを制御し、インバータ回転角θがπ〜４π／３［ｒａｄ］の区間（図１５（ｄ））およびインバータ回転角θが４π／３〜５π／３［ｒａｄ］の区間（図１５（ｅ））では、Ｖ相およびＵ相の上側アーム２ｖｐ，２ｕｐのＳＪ−ＭＯＳＦＥＴ２１ｖ，２１ｕをスイッチングするように、各ＰＷＭ信号Ｖｐ，Ｕｐを制御するようにしている。なお、各相下側アーム２ｕｎ，２ｖｎ，２ｗｎの各ＰＷＭ信号Ｕｎ，Ｖｎ，Ｗｎは、実施の形態１および実施の形態２と同様に、それぞれが対応する上側アーム２ｕｐ，２ｖｐ，２ｗｐのＰＷＭ信号Ｕｐ，Ｖｐ，Ｗｐにより駆動されるＳＪ−ＭＯＳＦＥＴ２１ｕ，２１ｖ，２１ｗのオン期間と、各ＰＷＭ信号Ｕｎ，Ｖｎ，Ｗｎにより駆動されるＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗのオン期間とが同時に生じて短絡回路を形成しないように、デッドタイムＴｄが設けられ制御されるようにすればよい。
【００８４】
このように、本実施の形態では、スイッチング回数の少ない、例えば上張付方式等の二相変調ＰＷＭ制御を用いることにより、上側アーム２ｕｐ，２ｖｐ，２ｗｐのＳＪ−ＭＯＳＦＥＴ２１ｕ，２１ｖ，２１ｗによる逆回復損失を低減させ、下側アームに導通損失が小さいＳｉＣ−ＭＯＳＦＥＴ２２ｕ，２２ｖ，２２ｗを適用することにより、高効率化を図ることが可能である。
【００８５】
以上説明したように、実施の形態３にかかるインバータ装置によれば、二相変調ＰＷＭ制御を用いて、インバータ回転角の１周期を６つの区間に分割し、各区間毎にいずれか二相をスイッチングするようにしたので、実施の形態１において説明した各相のキャリア周期毎に常にいずれかの相をスイッチングするＰＷＭ制御手法に比べてインバータ１回転当たりの逆回復損失および導通損失を低減させることができ、実施の形態１において説明した補助転流回路をＳＪ−ＭＯＳＦＥＴに付加することと合わせ、実施の形態１よりもさらに低損失化を図ることができると共に、雑音端子電圧の抑制を図ることができ、ＥＭＣ性能のさらなる向上が可能となる。
【００８６】
また、スイッチング回数が減少することにより、逆回復損失および導通損失を低減させることができるので、条件によっては、実施の形態１において説明した補助転流回路を省略した構成とすることも可能である。この場合、補助転流回路を構成する構成部品の減少により、よりコストの低減およびインバータ装置の小型化が可能となる。
【００８７】
さらに、実施の形態１および実施の形態２と同様に、上側アームのスイッチング素子と下側アームのスイッチング素子とをモジュール化した、所謂２ＩＮ１モジュールを含む構成とすることも可能である。この場合、例えば、２ＩＮ１モジュール内の上側アームのスイッチング素子としてＳＪ−ＭＯＳＦＥＴを適用し、下側アームのスイッチング素子としてＳｉＣ‐ＭＯＳＦＥＴを適用することも可能であるし、上側アームのスイッチング素子としてＳｉＣ−ＭＯＳＦＥＴを適用し、下側アームのスイッチング素子としてＳＪ‐ＭＯＳＦＥＴを適用することも可能である。また、例えば、全てのアームのスイッチング素子を１つのパッケージの内部に備えたパワーモジュールにより構成することも可能である。さらに、これらの２ＩＮ１モジュールやパワーモジュールに補助転流回路、ゲート電位安定化回路、あるいは逆バイアス回路を組み込むことも可能である。このように複数のスイッチング素子をモジュール化することにより、故障発生時に交換する部品が少なくなり、メンテナンス性の向上を図ることができる。
【００８８】
なお、上述した実施の形態では、三相電動機の駆動に用いる例について説明したが、例えば、駆動制御対象となる負荷が単相負荷である場合においても適用可能であることは言うまでもない。
【００８９】
また、上述した実施の形態では、電動機の各相に流れる各相電流を検出して、各相電流に基づく各制御を行う例について説明したが、電流検出手段を各相下側アームの直流母線経路に流れる電流を検出するように構成してもよいし（３シャント方式）、直流電圧電源の負極に流れる直流母線電流を検出するように構成してもよく（１シャント方式）、それぞれの構成において各電流に応じて各制御を行うようにしてもよい。
【００９０】
また、上述した実施の形態では、インバータ装置から電動機に流れる各相電流の方向により、各相毎にリカバリ電流が発生するか否かを判断し、リカバリ電流が発生する場合のみ、その直前のデッドタイムＴｄ期間に補助転流回路を動作させるものとして説明したが、あらかじめ各ＰＷＭ信号の制御順序が決まれば、リカバリ電流が発生するタイミングを特定できるので、各相電流の方向からリカバリ電流が発生するか否かを判断することなく、各ＰＷＭ信号の制御順序のみに基づいて補助転流回路の動作を制御することも可能である。このようにすれば、演算処理が簡易となり、演算処理にかかる負荷を軽減することができる。
【００９１】
また、上述した実施の形態では、電圧検出回路および電流検出回路の両方を用いて各制御を行う例を示しているが、簡易な制御であれば、いずれか一方のみを用いる構成とすることも可能である。この場合は、検出系の回路を削減することができ、また、演算処理にかかる負荷を軽減することができる。
【００９２】
また、上述した実施の形態において説明したＳｉＣ−ＭＯＳＦＥＴに代えて、他のワイドバンドギャップ（ＷＢＧ）半導体により形成されたＭＯＳＦＥＴを適用することも可能である。他のＷＢＧ半導体としては、例えば、ＧａＮ（窒化ガリウム）系材料、またはダイヤモンド等がある。
【００９３】
このようなＷＢＧ半導体によって形成されたスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子やダイオード素子の小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだインバータ装置やモジュールの小型化が可能となる。
【００９４】
また、耐熱性も高いため、ヒートシンクの放熱フィンの小型化が可能であり、インバータ装置やモジュールの一層の小型化が可能になる。
【００９５】
さらに、電力損失が低いため、スイッチング素子やダイオード素子の高効率化が可能であり、延いては、インバータ装置やモジュールの高効率化が可能になる。
【００９６】
また、上述した実施の形態にかかるインバータ装置は、例えば空気調和機や冷蔵庫等に適用して好適である。図１６は、実施の形態にかかるインバータ装置を空気調和機に適用した一例を示す図である。また、図１７は、実施の形態にかかるインバータ装置を冷蔵庫に適用した一例を示す図である。
【００９７】
図１６に示すように、実施の形態にかかるインバータ装置を適用した空気調和機３００は、室外機３０１および室内機３０４を備え、室外機３０１は、図示しない冷媒回路に接続され、冷凍サイクルを構成する冷媒圧縮機３０２、および、図示しない熱交換器に送風する送風機３０３を備えている。そして、これら冷媒圧縮機３０２および送風機３０３は、上述した実施の形態にかかるインバータ装置により制御されるモータにより回転駆動される。このように実施の形態にかかるインバータ装置を適用した空気調和機３００においても、上述した実施の形態の効果を得ることができる。
【００９８】
図１７に示すように、実施の形態にかかるインバータ装置を適用した冷蔵庫４００は、図示しない冷媒回路に接続され冷凍サイクルを構成する冷媒圧縮機４０１、冷却室４０２、冷却室４０２内に設けられた冷却器４０３、冷却器４０３で生成された冷気を各冷蔵室および冷凍室に送る冷気循環用の送風機４０４を備えている。そして、冷媒圧縮機４０１および送風機４０４は、上述した実施の形態にかかるインバータ装置により制御されるモータにより回転駆動される。このように実施の形態にかかるインバータ装置を適用した冷蔵庫４００においても、上述した実施の形態の効果を得ることができる。
【００９９】
なお、以上の実施の形態に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。
【符号の説明】
【０１００】
１，１ａ  インバータ装置
２，２ａ  スイッチング回路
３  直流電圧電源
４  駆動部
５  制御部
６  電圧検出手段
７  電流検出手段
７ａ，７ｂ  電流検出素子
８  電動機（負荷）
９  駆動制御部
２ｕｐ，２ｖｐ，２ｗｐ  各相上側アーム
２ｕｎ，２ｖｎ，２ｗｎ  各相下側アーム
２１ｕ，２１ｖ，２１ｗ  第１のＭＯＳＦＥＴ（上側アーム）
２２，２２ｕ，２２ｖ，２２ｗ  第２のＭＯＳＦＥＴ（下側アーム）
２３，２３ｕ，２３ｖ，２３ｗ  （第１のＭＯＳＦＥＴの）寄生ダイオード
２４，２４ｕ，２４ｖ，２４ｗ  （第２のＭＯＳＦＥＴの）寄生ダイオード
２５，２５ａ，２５ｕ，２５ｖ，２５ｗ  補助転流回路
２６，２６ｕ，２６ｖ，２６ｗ  ゲート電位安定化回路
２７，２７ｕ，２７ｖ，２７ｗ  逆バイアス回路
２５１，２５１ｕ  転流ダイオード（ショットキーバリアダイオード：ＳＢＤ）
２５２，２５２ａ，２５２ｕ  パルストランス
２５３，２５３ｕ  駆動用スイッチ
２６１  ＯＮ用ゲート抵抗
２６２  ＯＦＦ用ゲート抵抗
２６３  ｐｎｐ型バイポーラトランジスタ（ＳＷ）
２６７  保護ダイオード
２６８  ｎｐｎ型バイポーラトランジスタ（ＳＷ）
２６９  ｎｐｎ型バイポーラトランジスタ（ＳＷ）
２７１  ｐ型ＭＯＳＦＥＴ（ＯＮ駆動用スイッチ）
２７２  ＯＮ駆動時電流制限用抵抗
２７３  ＯＦＦ駆動時電流制限用抵抗
２７４  ｎ型ＭＯＳＦＥＴ（ＯＦＦ駆動用スイッチ）
２７５  ダイオード
２７６  コンデンサ
２７７  負バイアス発生スイッチ
２７８  ツェナーダイオード
２７９  抵抗
３００  空気調和機
３０１  室外機
３０２  冷媒圧縮機
３０３  送風機
３０４  室内機
４００  冷蔵庫
４０１  冷媒圧縮機
４０２  冷却室
４０３  冷却器
４０４  送風機
【図１】
0005647558.tif 000005
【図２】
0005647558.tif 000006
【図３】
0005647558.tif 000007
【図４】
0005647558.tif 000008
【図５】
0005647558.tif 000009
【図６】
0005647558.tif 000010
【図７】
0005647558.tif 000011
【図８】
0005647558.tif 000012
【図９】
0005647558.tif 000013
【図１０】
0005647558.tif 000014
【図１１】
0005647558.tif 000015
【図１２】
0005647558.tif 000016
【図１３】
0005647558.tif 000017
【図１４】
0005647558.tif 000018
【図１５】
0005647558.tif 000019
【図１６】
0005647558.tif 000020
【図１７】
0005647558.tif 000021