(57)【特許請求の範囲】
【請求項１】
プラズマＣＶＤによって基板上に成膜する成膜部と、
複数の基板を基板配置部材上に配置し、当該基板を基板配置部材と共に前記成膜部に導入するロード部と、
前記成膜部から前記基板配置部材を導出し、当該基板配置部材から成膜された基板を取り出すアンロード部と、
前記アンロード部から取り出した各基板の二次元画像を撮像する撮像部と、
前記撮像部で取得した二次元画像に基づいて、各基板の基板情報を取得する基板検査部と、
前記基板検査部で取得した基板情報に基づいて前記成膜部およびロード部を制御する制御部とを備え、
前記基板情報は、前記基板配置部材上においてパーティクルが付着した基板のパーティクル情報を含み、
前記成膜部は、
複数の基板を基板配置部材上に配置した状態で収納する真空チャンバと、
前記真空チャンバ内を真空排気する排気部と、
前記真空チャンバ内に成膜ガスを供給するガス供給部と、
前記真空チャンバ内にプラズマを生成する高周波電極と、
前記高周波電極に高周波電力を印加する高周波電源とを備え、
前記真空チャンバ内で生成したプラズマにより基板配置部材上に配置した基板を成膜し、
前記撮像部は、
成膜された基板に光を照射し、当該光照射によって前記基板の膜から反射される反射光を受光し、反射光強度によって二次元画像を取得し、
前記基板検査部は、前記二次元画像に基づいて、前記反射光強度の二次元分布により前記基板上に付着するパーティクルのパーティクル情報を取得するパーティクル検出部を備え、
前記パーティクル情報は、基板配置部材上においてパーティクルが検出される基板位置情報を有し、
前記制御部は、
前記パーティクル検出部で得たパーティクル情報の基板位置情報に基づいて、前記ロード部において基板配置部材上に配置する各基板の配置位置を制御する基板配置位置制御部を備え、
前記基板配置位置制御部は、
基板配置部材上に基板を配置する制御において、前記パーティクル位置情報の前記基板位置情報に基づいて、基板配置部材上の当該基板位置に対する基板の配置を制限することを特徴とするプラズマＣＶＤ成膜装置。
【請求項２】
前記パーティクル情報は、パーティクルの発生頻度情報を有し、
前記制御部は、前記パーティクル検出部で得たパーティクル情報のパーティクルの発生頻度情報に基づいて成膜部のメンテナンスを指示するメンテナンス制御部を備えることを特徴とする、請求項１に記載のプラズマＣＶＤ成膜装置。
【請求項３】
前記制御部は、
前記発生頻度情報に基づいて、パーティクルの発生頻度と予め定めたしきい値とを比較し、
パーティクルの発生頻度が小さい場合には、前記基板配置位置制御部により基板配置部材上の基板の配置位置を制御し、
パーティクルの発生頻度が大きい場合には、前記メンテナンス制御部により成膜部のメンテナンス指示を制御することを特徴とする、請求項２に記載のプラズマＣＶＤ成膜装置。
【請求項４】
前記パーティクルの発生頻度は、
基板配置部材上においてパーティクルが発生する基板の枚数、又は、基板配置部材上に配置される基板の枚数に対するパーティクルが発生する基板の枚数の比率であることを特徴とする、請求項３に記載のプラズマＣＶＤ成膜装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマＣＶＤ装置に関し、例えば、プラズマＣＶＤを利用して半導体素子のパッシベーション膜を形成する成膜装置、結晶系シリコンの太陽電池の反射防止膜を形成する成膜装置に関する。
【背景技術】
【０００２】
半導体デバイスの製造工程において、高精度のプロセス制御が容易であるという利点から、成膜、エッチング、アッシング等の処理にプラズマ処理装置が用いられている。プラズマＣＶＤを利用した成膜装置は、半導体素子、液晶ディスプレイ用薄膜トランジスタ（ＴＦＴ−ＬＣＤ）、太陽電池、半導体センタ等の電子機器の製造に広く利用されている。
【０００３】
プラズマＣＶＤ成膜装置は、電子機器の大型化、製造コストの低減化のために、基板サイズ、あるいは成膜装置が一回の成膜処理で行う成膜面積が大面積化する傾向にある。例えば、シリコン半導体装置において、量産用のシリコンウエハの大きさは、現在200mmφあるいは300mmφのものが現在使用されている。将来においては、400〜450mmφのものが計画されている。また、太陽電池の反射防止膜を成膜する成膜装置では、一般的に１５６ｍｍ×１５６ｍｍの多結晶シリコン基板を複数枚同時に成膜する。
【０００４】
成膜面積が大面積化すると、膜厚の均一性や再現性を維持することが困難となっている。成膜装置の均一性・再現性を維持する方法として、成膜後に光干渉法や偏光解析法、分光反射測定を用いて膜厚を測定・推測する機構を設け、成膜機構にフィードバック制御する方法が提案されている。
【０００５】
例えば、特許文献１には、成膜後に光干渉法や偏光解析法を用いて膜厚を測定し、成膜機構にフィードバック制御するプラズマ処理が記載され、特許文献２には、分光反射率を測定して膜厚を推測し、膜厚制御の制御因子として、プラズマ放電のための電源電圧、周波数あるいは処理ガスの流量があることが記載されている。
【０００６】
上記で提案されているフィードバック制御に用いる測定方法には、精密な光学系が必要であり、検査機構にコストがかかり、検査時間が長いといった課題があり、また、検査範囲は数ｍｍのオーダーの領域であるため、成膜後の薄膜の複数箇所を検査するには、複数台の検査装置が必要であるという課題がある。
【０００７】
また、成膜の膜厚測定に伴う上記した課題の他に、パーティクルに伴って生じる課題がある。プラズマＣＶＤ成膜装置には、基板以外の電極やチャンバ内部に着膜した薄膜が剥離してパーティクルが発生し、製品の歩留まりが低下するという課題がある。
【０００８】
膜厚測定の時間を短縮したり精度を向上させるために、白色光を測定対象物に照射し、反射光をカラーＣＣＤカメラで撮像し、赤色画像、緑色画像、青色画像を用いて膜厚を算出する膜厚測定方法が特許文献３に提案され、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤを試料に照射したときの反射光を受光して測定反射率を求め、理論反射率との比較によって膜厚を求める膜厚測定方法が特許文献４に提案され、基板からの反射光束を波長分離し、波長別受光信号である分光反射強度により基板面上の膜層の膜厚を測定する膜厚測定方法が特許文献５に提案されている。
【０００９】
また、ＣＣＤカメラによって基板から発生した散乱光を検出し、半導体基板中に存在するパーティクルを検出する半導体評価方法が特許文献６に提案されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０００−５４１５０号公報（段落［0033］,［0037］,［0040］）
【特許文献２】特開２００２−３５６７８０号公報（段落［0013］,［0044］）
【特許文献３】特開２００３−１５６３１４（段落［0009］,［0017］）
【特許文献４】特開平１１−１３２７２６（段落［0015］〜［0017］）
【特許文献５】特開平１１−１５３４１６（段落［0006］,［0007］）
【特許文献６】特開２００１−３３８９５９（段落［0007］）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
プラズマ成膜装置では、成膜部が備える真空チャンバ内においてプラズマを発生させ、このプラズマによって成膜を行う。真空チャンバ内には、一枚の基板を収納する他に、生産効率を向上させるために複数枚の基板を収納し、これら複数枚の基板を同時に成膜することが行われる。このように真空チャンバ内において複数枚の基板を成膜する場合に、板状の基板配置部材に複数枚の基板を配置し、この複数枚の基板を配置した基板配置部材を真空チャンバ内に収納することが行われる。
【００１２】
このように、真空チャンバ内で複数枚の基板を同時に成膜する構成では、以下のような課題が生じる。
【００１３】
（１）成膜処理を繰り返して行うと、基板配置部材に配置した複数枚の基板の膜厚分布に偏りが生じるという課題がある。基板配置部材上には複数枚の基板が二次元的に配置されるが、基板配置部材の外周側に配置される基板と、基板配置部材の中央側に配置される基板との間において膜厚にずれが生じ、基板配置部材上の基板の膜厚分布の均一性が保たれない。
【００１４】
（２）成膜処理を繰り返して行うと成膜レートが徐々に速まり、メンテナンス後の経過時間によって、形成される基板の膜厚に差異が生じ、膜厚の再現性が低下するという課題がある。
【００１５】
（３）真空チャンバ内において、基板配置部材上に配置される基板の配置位置によって、パーティクルの発生頻度が異なり、パーティクルの発生頻度が高い位置に配置される基板の不良率が高くなるという問題に対して、パーティクルを要因とする不良基板がフィードバック制御で改善されないという課題がある。
【００１６】
真空チャンバ内において、基板配置部材の上方位置には成膜用の高周波電極が配置され、真空チャンバ内にねじ等の固定部材によって固定されている。真空チャンバ内において、固定部材等の部材はその凹凸形状等によってチャンバ内壁面に薄膜が着膜し易くなり、パーティクルが発生する要因となる。
【００１７】
上記した膜厚測定によるフィードバックの従来技術では、一基板上に形成される膜の膜厚を測定し、この膜厚をフィードバックして成膜制御を行っているが、このフィードバックによる成膜制御は、上記（１）の成膜処理を繰り返すことによって基板配置部材に配置した複数枚の基板の膜厚分布に偏りが生じるという課題を解決するものではない。また、上記した従来技術では、上記（２）の成膜処理を繰り返すことによる成膜レートの変化についての課題およびその解決手段について開示されていない。
【００１８】
また、上記したパーティクル検出に係わる従来技術は、一基板上に発生するパーティクルを検出して基板のピクセル欠陥を検出するものであり、上記（３）の基板配置部材上に配置される基板の配置位置によってパーティクルの発生頻度が異なるという課題およびその課題を解決する構成については開示されていない。
【００１９】
そこで、本願発明は上記課題を解決して、真空チャンバ内で複数枚の基板を同時に成膜するプラズマＣＶＤ成膜装置において、基板配置部材上に配置される複数枚の基板について、基板品質を向上させることを目的とする。
【００２０】
本願発明は、真空チャンバ内で複数枚の基板を同時に成膜するプラズマＣＶＤ成膜装置において、基板配置部材上に配置される複数枚の基板の基板品質の向上において、基板配置部材上に配置される複数枚の基板が経時変化で生じる各基板の膜厚の再現性、および各基板の配置位置による膜厚分布を均一化することを目的とする。
【００２１】
また、本願発明は、真空チャンバ内で複数枚の基板を同時に成膜するプラズマＣＶＤ成膜装置において、基板配置部材上に配置される複数枚の基板の基板品質の向上において、基板配置部材上に配置される複数枚の基板の内でパーティクルを要因とする不良基板の発生を除去することを目的とする。
【課題を解決するための手段】
【００２２】
本発明は、基板配置部材上に配置される複数枚の基板の２次元画像を取得し、この２次元画像を用いて、異なる波長の反射光強度によって各基板上の膜厚情報を取得し、この膜厚情報をフィードバックして成膜することによって、膜厚分布を均一化し、平均膜厚の再現性を良好なものとする。
【００２３】
また、２次元画像の反射光強度の二次元分布によって基板配置部材上においてパーティクルが付着した基板のパーティクル情報を取得し、このパーティクル情報をフィードバックして基板の配置位置を制御することによって、パーティクルによる不良基板の発生を低減する。
【００２４】
これらの膜厚分布の均一化、平均膜厚の再現性の良好化、およびパーティクルによる不良基板の発生低減によって、基板配置部材上に配置する複数枚の基板の品質を向上することができる。
【００２５】
本発明は、プラズマＣＶＤによって基板上に成膜する成膜部と、複数の基板を基板配置部材上に配置し、この板を基板配置部材と共に前記成膜部に導入するロード部と、成膜部から基板配置部材を導出し、導出した基板配置部材から成膜された基板を取り出すアンロード部と、アンロード部から取り出した各基板の二次元画像を撮像する撮像部と、撮像部で取得した二次元画像に基づいて、各基板の基板情報を取得する基板検査部と、基板検査部で取得した基板情報に基づいて成膜部およびロード部を制御する制御部とを備える。
【００２６】
ここで、基板情報は、基板上に成膜された膜の膜厚情報である。膜厚情報は、基板配置部材上に配置される各基板の膜厚の膜厚分布と、基板配置部材上に配置される全基板の平均膜厚である。
【００２７】
本発明の成膜部は、複数の基板を基板配置部材上に配置した状態で収納する真空チャンバと、真空チャンバ内を真空排気する排気部と、真空チャンバ内に成膜ガスを供給するガス供給部と、真空チャンバ内にプラズマを生成する高周波電極と、高周波電極に高周波電力を印加する高周波電源とを備え、真空チャンバ内で生成したプラズマにより基板配置部材上に配置した基板を成膜する。
【００２８】
本発明の撮像部は、成膜された基板に異なる複数の波長を含む光を照射し、この光照射によって基板の膜から反射される反射光を受光し、波長を異にする複数の波長の反射光強度によって二次元画像を取得する。
【００２９】
本発明の基板検査部は、撮像部が撮像した二次元画像に基づいて、異なる波長の反射光強度の比較により前記基板上の成膜された膜厚情報を取得する膜厚測定部を備える。
【００３０】
本発明の制御部は、膜厚測定部で得た膜厚情報に基づいて前記成膜部で行う成膜処理の成膜条件を制御する成膜制御部を備える。
【００３１】
本発明は、基板情報として、前記した膜厚情報の他に、基板配置部材上においてパーティクルが付着した基板のパーティクル情報を含む構成とすることができる。本発明の基板検査部は、前記した膜厚測定部の他に、二次元画像に基づいて、反射光強度の二次元分布により基板配置部材に付着するパーティクルのパーティクル情報を取得するパーティクル検出部と、パーティクル情報に基づいて基板の配置位置を制御する基板配置位置制御部とを備える。
【００３２】
パーティクル情報は、基板配置部材上においてパーティクルが検出される基板位置情報を有し、基板配置位置制御部はパーティクル情報の基板位置情報に基づいて、ロード部において基板配置部材上に配置する各基板の配置位置を制御する。
【００３３】
本発明の成膜制御部は、真空チャンバのチャンバ圧力の成膜条件の制御を、排気部とガス供給部の少なくとも何れか一方を膜厚分布に基づいて制御することによって行う。これによって、基板配置部材上に配置される複数枚の基板の膜厚分布を均一化することができる。
【００３４】
また、高周波電極に印加する高周波電力の供給電力量および又は供給時間の成膜条件の制御を、高周波電源を平均膜厚に基づいて制御することによって行う。これによって、基板配置部材上に配置される複数枚の各基板の膜厚の再現性を向上させることができる。
【００３５】
本発明の基板配置位置制御部は、基板配置部材上に基板を配置する制御において、パーティクル位置情報の基板位置情報に基づいて、基板配置部材上でその基板位置への基板の配置を制限する。
【００３６】
配置位置情報が定める位置への基板の配置を制限し、この位置に基板が配置されないようにする。これによって、基板配置部材上に基板を配置する際に、パーティクルの発生率が高い位置への配置を避けて、パーティクルによる不良基板の発生を低減することができる。
【００３７】
パーティクル情報は、前記した基板位置情報の他に、パーティクルの発生頻度情報を有することができる。制御部は、パーティクル検出部で得たパーティクル情報のパーティクルの発生頻度情報に基づいて、成膜部のメンテナンスを指示するメンテナンス制御部を備える。
【００３８】
制御部は、パーティクル情報の発生頻度情報に基づいて、パーティクルの発生頻度と予め定めたしきい値とを比較する。比較の結果、パーティクルの発生頻度が小さい場合には、基板配置位置制御部により基板配置部材上の基板の配置位置を制御する。一方、パーティクルの発生頻度が大きい場合には、メンテナンス制御部により成膜部のメンテナンス指示を制御する。
【００３９】
このメンテナンス制御部によって、成膜部のメンテナンスに移行する時期を最適に制御し、プラズマ成膜装置の稼働率および基板の生産性を向上させることができる。
【００４０】
パーティクルの発生頻度は、基板配置部材上においてパーティクルが発生する基板の枚数、又は、基板配置部材上に配置される基板の枚数に対するパーティクルが発生する基板の枚数の比率とすることができる。
【００４１】
したがって、本願発明は、基板を撮像して得られる二次元画像から、基板の膜厚情報とパーティクル情報とを取得し、膜厚情報の膜厚分布に基づいて膜厚分布を均一化し、膜厚情報の平均膜厚に基づいて基板の膜厚の再現性を向上させ、一方、パーティクル情報の基板配位置情報に基づいてパーティクルによる不良基板の発生を低減し、パーティクル情報の発生頻度情報に基づいてメンテナンス時期を制御することができる。
【発明の効果】
【００４２】
本発明によれば、真空チャンバ内で複数枚の基板を同時に成膜するプラズマＣＶＤ成膜装置において、基板配置部材上に配置される複数枚の基板について、基板品質を向上させることができる。
【００４３】
本発明によれば、真空チャンバ内で複数枚の基板を同時に成膜するプラズマＣＶＤ成膜装置において、基板配置部材上に配置される複数枚の基板の基板品質の向上において、基板配置部材上に配置される複数枚の基板が経時変化で生じる各基板の膜厚の再現性、および各基板の配置位置による膜厚分布を均一化することができる。
【００４４】
本発明によれば、真空チャンバ内で複数枚の基板を同時に成膜するプラズマＣＶＤ成膜装置において、基板配置部材上に配置される複数枚の基板の基板品質の向上において、基板配置部材上に配置される複数枚の基板の内でパーティクルを要因とする不良基板の発生を除去することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明のプラズマＣＶＤ成膜装置の構成を説明するための概略図である。
【図２】本願発明のプラズマＣＶＤ成膜装置の動作を説明するためのフローチャートである。
【図３】本願発明のプラズマＣＶＤ成膜装置の動作を説明するためのフローチャートである。
【図４】本願発明の撮像画像による二次元画像、二次元画像から得られる膜厚情報およびパーティクルによる配置位置情報を説明するための図である。
【図５】本願発明の膜厚分布によるチャンバ圧力制御を説明するための図である。
【図６】本願発明の平均膜厚による電力制御を説明するための図である。
【図７】本願発明のパーティクル検出による基板配置位置制御を説明するための図である。
【発明を実施するための形態】
【００４６】
以下、本発明の実施の形態について図を参照しながら詳細に説明する。
図１は本発明のプラズマＣＶＤ成膜装置の構成を説明するための概略図である。
【００４７】
プラズマＣＶＤ成膜装置１は、基板配置部材３上に配置した複数枚の基板２を同時に成膜するための成膜部１１、複数の基板２を基板配置部材３上に配置し、基板配置部材３と共に複数枚の基板２を成膜部１１内に導入するロード部１０、成膜部１１で成膜した基板２を基板配置部材３から取り出すアンロード部１２を有し、さらに、アンロード部１２から取り出した各基板２の二次元画像を撮像する撮像部１４と、撮像部１４で取得した二次元画像に基づいて、各基板の基板情報を取得する基板検査部１６と、基板検査部１６で取得した基板情報に基づいて成膜部１１およびロード部１０を制御する制御部１７を備える。画像処理部１５は、撮像部１４で撮像した信号から基板２の二次元画像を形成し、基板検査部１６は、画像処理部１５で形成した二次元画像に基づいて基板情報を取得する。
【００４８】
本発明のプラズマＣＶＤ成膜装置１は、基板配置部材３上に配置される複数枚の基板２の２次元画像を取得し、基板検査部１６は、この２次元画像に含まれる異なる波長の反射光強度によって、基板情報の内の、各基板２上の膜厚情報を取得する。制御部１７は、この膜厚情報の膜厚分布と平均膜厚を成膜部１１にフィードバックして成膜することによって、膜厚分布を均一化し、平均膜厚の再現性を良好なものとする。
【００４９】
また、基板検査部１６は、２次元画像の反射光強度の二次元分布によって、基板情報の内のパーティクル情報を取得する。パーティクル情報として、パーティクルが付着した基板２が基板配置部材３上のいずれの位置にあるかを表す基板位置情報と、一成膜工程で発生するパーティクルの発生頻度を表すパーティクル発生頻度情報とがある。
【００５０】
基板検査部１６は、パーティクルが付着した基板２の基板配置部材３上の基板位置情報を取得し、この基板位置情報をロード部１０にフィードバックして基板配置部材３上における基板２の配置位置を制御し、パーティクルによる不良基板の発生を低減する。
【００５１】
本発明のプラズマＣＶＤ成膜装置１は、膜厚分布の均一化、平均膜厚の再現性の良好化の基板情報に基づく基板の品質向上と、パーティクルによる不良基板の発生低減化のパーティクル情報に基づく基板の品質向上とによって、基板配置部材３上に配置される複数枚の基板２の品質を向上させる。
【００５２】
本発明の成膜部１１は、複数の基板２を基板配置部材３上に配置した状態で収納する真空チャンバと、真空チャンバ内を真空排気する排気部と、真空チャンバ内に成膜ガスを供給するガス供給部と、真空チャンバ内にプラズマを生成する高周波電極と、高周波電極に高周波電力を印加する高周波電源とを備え、真空チャンバ内で生成したプラズマにより基板配置部材上に配置した基板を成膜する。なお、図１では上記した真空チャンバ、排気部、ガス供給部、高周波電極、および高周波電源等は図示していない。
【００５３】
成膜部１１の前後には、ゲートを介してロード部１０およびアンロード部１２が隣接して配置される。
【００５４】
ロード部１０は、成膜処理を施す基板２を前工程から導入し、基板配置部材３上の所定位置に配置する。基板２の導入および基板配置部材３上への配置は、図示しない搬送機構によって行うことができ、基板配置部材３上において予め定めておいた配置位置に導入した基板２を順次配置する。配置位置は図示しない記憶装置に位置データとして記憶しておき、この位置データに基づいて搬送機構を制御することで所定位置に配置する。
【００５５】
この位置データは、後述するように、制御部からフィードバックされた配置位置情報によって更新することができ、配置位置情報で定まる位置に基板を配置しないようにすることができる。
【００５６】
アンロード部１２は、成膜部１１で成膜処理が完了した基板２を成膜部１１から取り出す。基板２は基板配置部材３から基板毎に取り出され、基板搬送部１３によって次工程に搬送される。なお、基板２を基板配置部材３から取り出す処理は、アンロード部１２において行う他、アンロード部１２と基板搬送部１３との間に設けた機構で行っても良い。
【００５７】
基板搬送部１３上には、搬送中の基板２を撮像する撮像部１４が設けられる。撮像部１４は、光源１４ａとＣＣＤカメラ等の受光器１４ｂによって構成することができ、光源１４ａは成膜された基板２に異なる複数の波長を含む光を照射し、受光器１４ｂは光照射によって基板の膜から反射される反射光を受光する。撮像部１４は、波長を異にする複数の波長の反射光強度を検出し、画像処理部１５によって二次元画像を取得する。
【００５８】
光源１４ａは、白色光等の複数の波長を発光する光源を設ける構成とする他、それぞれ異なる波長の光を発光する単色の光源を複数個設ける構成としても良い。また、受光器１４ｂは、受光を各測定波長に分光する分光器と各分光波長を検出する受光素子による構成とする他、各測定波長を検出する受光特性を有した単独の受光素子を配置する構成としても良い。受光器１４ｂは、ラインセンサを基板搬送部１３の搬送方向に対して所定角度を有して配置する構成とすることによって、基板２の搬送に伴って二次元画像の信号を取得することができる。
【００５９】
画像処理部１５は、撮像部１４で撮像した信号を用いて二次元画像を形成する。形成される二次元画像には波長を異にする複数波長による画像が含まれ、基板検査部１６によって基板２に成膜された膜の膜厚を測定する他、基板２に付着するパーティクルを検出する。
【００６０】
基板検査部１６は、撮像部１４で撮像し、画像処理部１５で形成した二次元画像に基づいて基板情報を取得する。ここで、基板情報は、基板上に成膜された膜の膜厚情報、および成膜工程で発生するパーティクル情報であり、膜厚情報（膜厚分布および平均膜厚）を求める膜厚測定部１６Ａ、およびパーティクル情報（基板位置情報および発生頻度情報）を求めるパーティクル検出部１６Ｂを備える。
【００６１】
膜厚測定部１６Ａは、複数波長の反射光の反射率を測定し、各波長の反射率の変化と膜厚との関係を予めデータとして記憶しておき、測定で得られた各波長の光の反射率から総合的な解析によって決定する。
【００６２】
例えば、分光反射率法では、膜層で反射する光束の分光反射特性を測定し、膜厚値とその膜厚値について波長別に理論的に計算した分光反射率との相関を示すテーブルを作成し、波長別に測定した分光反射率と相関テーブルを基にして計算した分光反射率との差の最小２乗和を求め、この値が最小値となるときの組み合わせ結果から膜層の膜厚値を算出する（例えば、特許文献４）。
【００６３】
ここで、膜厚情報は、基板配置部材上に配置される各基板の膜厚の膜厚分布と、基板配置部材上に配置される全基板の平均膜厚である。膜厚分布は、基板配置部材の位置によって成膜される膜の膜厚の偏りの有無、およびその偏りの程度を表している。
【００６４】
成膜部１１は、成膜処理を繰り返して行う経時変化によって、基板配置部材３の周辺に配置された基板２の膜厚は、中央側に配置された基板２の膜厚よりも徐々に厚くなる傾向にあり、膜厚分布不良の要因の一つとなっている。また、成膜レートについても経時変化によって変化し、メンテナンス直後と成膜処理を繰り返した後とでは、同一の成膜条件において成膜される膜厚に変化が生じ、膜厚の再現性を低下させる要因の一つとなっている。
【００６５】
基板検査部１６の膜厚測定部１６Ａで求める膜厚分布と平均膜厚の膜厚情報は、上記した膜厚分布不良および膜厚の再現性を評価する評価値として用いることができる。この膜厚情報は、制御部１７の成膜制御部１７Ａによって成膜部１１の成膜条件を制御し、膜厚分布の均一化および膜厚の再現性向上に寄与させることができる。
【００６６】
また、成膜部１１において、プラズマの形成には高周波電極が用いられ、基板の上方に高周波電極が配置され、固定ねじ等の固定手段によって真空チャンバ内に取り付けられる。これら固定手段は真空チャンバの壁面に凹凸部分を形成し、電極やチャンバ内部における着膜の要因となる。この着膜が剥離して基板上に付着すると、基板のパーティクルの発生要因となる。
【００６７】
基板検査部１６のパーティクル検出部１６Ｂで求めるパーティクル情報の内、基板位置情報は、上記したパーティクルの発生位置を表す位置情報であり、この位置に配置される基板はパーティクルが付着する割合が高いと評価される。この基板位置情報をフィードバックし、制御部１７の基板配置位置制御部１７Ｂによってロード部１０の配置位置を制御し、基板配置部材３上においてパーティクルが発生する割合が高い位置への配置を制限して、パーティクルによる不良基板の発生抑制に寄与させることができる。
【００６８】
また、パーティクル情報の内の発生頻度情報は、成膜工程においてパーティクルが発生する頻度を表すものであり、例えば、基板配置部材上においてパーティクルが発生する基板の枚数、又は、基板配置部材上に配置される基板の枚数に対するパーティクルが発生する基板の枚数の比率等で表すことができる。
【００６９】
パーティクル検出は、二次元画像を画像処理し、予め想定される基板２の二次元画像の形状データと撮像部１４で得られた二次元画像の形状データとを比較することで行うことができる。
【００７０】
また、基板検査部１６は上記した膜厚測定部１６Ａおよびパーティクル検出部１６Ｂを備える他、欠陥検査部１６Ｃを備えることができる。欠陥検査部１６Ｃは、パーティクル検出と同様に、二次元画像を画像処理し、正常な基板２の二次元画像の形状データと撮像部１４で得られた二次元画像の形状データとを比較することで行うことができる。
【００７１】
制御部１７は、膜厚測定部１６Ａで得た膜厚情報に基づいて成膜部１１で行う成膜処理の成膜条件を制御する成膜制御部１７Ａと、パーティクル検出部１６Ｂで得た基板位置情報に基づいてロード部１０において基板配置部材３上に配置する各基板２の配置位置を制御する基板配置位置制御部１７Ｂと、パーティクル検出部１６Ｂで得た発生頻度情報に基づいて成膜部１１のメンテナンスを制御するメンテナンス制御部１７Ｃと、欠陥検査部１６Ｃで得た欠陥情報に基づいて成膜部１１を調整する欠陥制御部１７Ｄとを備える。なお、メンテナンス制御部１７Ｃは、発生頻度情報に基づいて基板配置位置制御部１７Ｂを制御するように構成してもよい。
【００７２】
成膜制御部１７Ａが行う成膜条件の制御因子として、例えば、チャンバ圧力制御、放電電力制御、放電時間制御、反応ガス流量制御がある。
【００７３】
真空チャンバのチャンバ圧力の成膜条件の制御を、排気部とガス供給部の少なくとも何れか一方を膜厚分布に基づいて制御することによって行う。これによって、基板配置部材上に配置される複数枚の基板の膜厚分布を均一化する。
【００７４】
また、高周波電極に印加する高周波電力の供給電力量および又は供給時間の成膜条件の制御を、高周波電源を平均膜厚に基づいて制御することによって行う。これによって、基板配置部材上に配置される複数枚の各基板の膜厚の再現性を向上させる。
【００７５】
基板配置位置制御部１７Ｂは、基板配置部材３上に基板２を配置する制御において、基板位置情報が定める位置に対して基板を配置することを制限する。これによって、基板配置部材上に基板を配置する際に、パーティクルの発生率が高い位置への配置を避けて、パーティクルによる不良基板の発生を低減することができる。
【００７６】
パーティクルの発生頻度をあらかじめ定めておいたしきい値と比較し、パーティクルの発生個所が少ない場合には、基板配置位置制御部１７Ｂによって基板配置部材３における基板２の配置位置を制御し、パーティクルの発生個所が多い場合には、メンテナンス制御部１７Ｃによって電極をメンテナンスする処理に移行する。
【００７７】
メンテナンス制御部１７Ｃは、成膜部１１のメンテナンスに移行する時期を最適に制御し、プラズマ成膜装置の稼働率および基板の生産性を向上させることができる。メンテナンス制御部１７Ｃは、パーティクル検出部１６Ｂで得た発生頻度情報に基づいて、成膜部１１をメンテナンスする指示を行う。メンテナンス制御の指示は、図示していない主制御部に行う他、図示しない表示手段に表示することによって行うことができる。
【００７８】
欠陥制御部１７Ｄは、欠陥検査部１６Ｃで得られた欠陥内容および基板上の欠陥位置に基づいて、成膜部１１を制御して成膜処理を調整する。
【００７９】
以下、図２〜図７を用いて本発明のプラズマＣＶＤ成膜装置の動作例について説明する。図２，３はプラズマＣＶＤ成膜装置の動作を説明するためのフローチャートを示し、図４は撮像画像による二次元画像、二次元画像から得られる膜厚情報およびパーティクル情報を説明するための図を示し、図５は膜厚分布によるチャンバ圧力制御を説明するための図を示し、図６は平均膜厚による電力制御を説明するための図を示し、図７はパーティクル検出による基板配置位置制御を説明するための図を示している。
【００８０】
図３，４のフローチャートに従ってプラズマＣＶＤ成膜装置の動作例を説明する。ロード部１０は前工程から送られた基板２を搬入し基板配置部材３上に配置する。基板配置部材３上に配置する基板の位置は、基板配置部材３のサイズや形状等に応じて予め定め位置データとして記憶しておく。ロード部１０は、搬送機構等によってこの位置データに基づいて搬入された基板を基板配置部材３上の所定位置に配置する（S1）。
【００８１】
基板配置部材３上に配置された複数枚の基板２は、基板配置部材３と共にロード部１０から成膜部１１内に導入され、真空チャンバ内の放電によって発生したプラズマによって成膜処理を行い、基板２上に薄膜を成膜する。成膜部１１では、予め定められた成膜条件に基づいて成膜処理が行われる。成膜条件として、例えばチャンバ内圧力、放電電力、放電時間、真空チャンバ内に供給する反応ガスの流量等がある(S2)。成膜部１１において成膜処理が終了した後、基板２を基板配置部材３と共にアンロード部１２に搬出し、基板配置部材３から基板２を取り出す(S3)。
【００８２】
基板配置部材３から取り出した基板２を撮像部１４で撮像し、基板２の二次元画像を取得する。基板２の撮像は、例えば基板２を基板搬送部１３によって搬送させながら光源１４ａから光を照射し、基板２からの反射光をラインセンサ等の受光器１４ｂで受光することによって、基板２の二次元画像を取得することができる。
【００８３】
また、光源１４ａとして、白色光源、あるいは波長を異にする単色光源を複数個組み合わせてなる光源を用い、基板２に対して異なる複数の波長光を照射する。受光器１４ｂは、分光器と波長検出器、あるいは検出波長帯域を異にする複数個の受光素子を用い、基板２で反射された反射光を受光して複数の異なる波長光の反射光強度を検出する。
【００８４】
画像処理部１５は、受光器１４ｂで検出した異なる波長光の反射光強度を用いて、基板２について各測定波長による二次元画像を形成する。
【００８５】
図４（ａ）は、異なる波長λ１〜λ３の反射光を検出して得られる二次元画像を模式的に示している。ここで、Ｉ1（x,y）は波長λ１の反射光から求めた二次元画像の[x,y]の位置に配置された基板の反射光強度あるいはこの反射光強度から求めた反射率を表している。Ｉ2（x,y）およびＩ3（x,y）は、それぞれ波長λ2，λ3の反射光から求めた二次元画像の[x,y]の位置に配置された基板の反射光強度あるいはこの反射光強度から求めた反射率を表している(S4)。基板検査部１６は、各測定波長の二次元画像から膜厚情報および配置位置情報を求める。
【００８６】
膜厚情報は、基板配置部材３に配置された基板の膜厚分布、および基板配置部材３に配置された全基板の平均膜厚であり、この膜厚分布および平均膜厚は各基板について求めた膜厚に基づいて求めることができる。
【００８７】
各基板の膜厚は、例えば、前記したように、分光反射率法を適用することで測定することができ、各測定波長の反射光強度から反射率を測定し、膜厚値とその膜厚値について波長別に理論的に計算した反射率との相関を示すテーブルを作成し、各測定波長の反射率と相関テーブルを基にして計算した反射率との差の最小２乗和を求め、この値が最小値となるときの組み合わせ結果から膜の膜厚値を算出する。
【００８８】
図４（ｂ）は基板配置部材３に配置された基板の膜厚分布を示している。図示する例では、基板配置部材３の外周側に配置される基板の膜厚は厚く、基板配置部材３の中央部側に配置される基板の膜厚は薄くなる膜厚分布の例を示している。図４（ｃ）は基板配置部材３に配置された全基板の平均膜厚を示している(S5)。求めた膜厚情報（膜厚分布、平均膜厚）を記憶しておく(S6)。
【００８９】
画像処理部１５で形成した二次元画像を画像解析してパーティクルの有無を判定する。パーティクルの有無の判定に用いる二次元画像は、何れかの測定波長の二次元画像を用いる他に、各測定波長の信号強度を加算して得られる複数の測定波長のニ次元画像を用いても良い。パーティクルの有無の結果から配置位置情報を形成する。配置位置情報は、基板配置部材３上における基板の配置位置に係わる情報であって、基板配置部材３上への基板の配置を制限する位置である。
【００９０】
図４（ｄ）は基板配置部材３に配置された基板に内でパーティクルが検出される基板の配置位置を示している(S7)。パーティクルが検出された基板の位置情報を基板位置情報として記憶する。また、パーティクルの発生頻度を記憶しておいても良い(S8)。
【００９１】
基板配置部材３上に配置された全ての基板２についてS4〜S8の工程を行い、その基板配置部材３上に配置される全基板の膜厚分布および平均膜厚を求め、また、各基板についてパーティクル情報（基板位置情報、発生頻度情報）を取得する(S9)。
【００９２】
次に、前記した各工程で求めた膜厚分布および平均膜厚の膜厚情報、基板位置情報および発生頻度情報のパーティクル情報に基づく制御を行う。
【００９３】
[膜厚の均一化]
膜厚分布に基づいて成膜部１１を制御することによって膜厚を均一化する。成膜装置は、成膜プロセスを繰り返すと、真空チャンバ内部の着膜状態が変化し、同一の成膜条件であっても膜厚分布が変化する。
【００９４】
例えば、図５（ａ）〜（ｃ）は、チャンバ圧力の成膜条件を一定とした場合において、メンテナンス直後の膜厚分布、８０００枚の成膜プロセスを実施した後の膜厚分布、および１００００枚の成膜プロセスを実施した後の膜厚分布を模式的に示している。例えば、チャンバ圧力を７５Paとした成膜条件では、メンテナンス直後の膜厚分布が３．５％であり、１００００枚の成膜プロセスを実施した後には、基板配置部材３の周囲の膜厚が厚く、中央部側の膜厚が薄い膜厚分布となり、膜厚分布は６．５％に低下する。
【００９５】
成膜制御部１７Ａは、この膜厚分布の膜厚情報を成膜部１１にフィードバックし、膜厚分布に応じて圧力を徐々に上げる圧力制御を行う。
【００９６】
例えば、図５（ｄ）〜（ｆ）は、チャンバ圧力の成膜条件を膜厚分布に応じて変化させる制御において、メンテナンス直後の膜厚分布、８０００枚の成膜プロセスを実施した後の膜厚分布、および１００００枚の成膜プロセスを実施した後の膜厚分布を模式的に示している。例えば、メンテナンス直後のチャンバ圧力を７５Paとし、８０００枚の成膜プロセスを実施した後のチャンバ圧力を９０Paに変え、１００００枚の成膜プロセスを実施した後のチャンバ圧力を１００Paに変えると、１００００枚の成膜プロセスを実施した後の膜厚分布は４．０となり、膜厚分布の均一化が改善されることが確認された。
【００９７】
真空チャンバの圧力制御は、例えば、膜厚分布の値をあらかじめ定めておいたしきい値と比較し(S10)、膜厚分布の値がしきい値以上であるときには、成膜部１１の真空チャンバ内の圧力を変更する(S11)。
【００９８】
[膜厚の再現性向上]
平均膜厚に基づいて成膜部１１を制御することによって膜厚の再現性向上を図る。成膜装置は、成膜プロセスを繰り返すと、同じ成膜条件であっても、成膜レートが変化し、平均膜厚が変化する。
【００９９】
例えば、図６（ａ）〜（ｂ）は、成膜条件として高周波電源の電力を２５００Ｗとした場合において、メンテナンス直後の平均膜厚、５０００枚の成膜プロセスを実施した後の平均膜厚の変化を示し、メンテナンス直後の平均膜厚は９０ｎｍであり、５０００枚の成膜プロセスを実施した後の平均膜厚は９５ｎｍに増加する。
【０１００】
成膜制御部１７Ａは、この平均膜厚の膜厚情報を成膜部１１にフィードバックし、平均膜厚に応じて高周波電極に供給する電力を徐々に下げる放電電力制御を行う。
【０１０１】
例えば、図６（ｃ）〜（ｅ）は、高周波電極に供給する電力の成膜条件を平均膜厚に応じて変化させる制御において、メンテナンス直後の平均膜厚、５０００枚の成膜プロセスを実施した後の平均膜厚、および１００００枚の成膜プロセスを実施した後の平均膜厚を示している。例えば、メンテナンス直後の供給電力を２５００Ｗとし、５０００枚の成膜プロセスを実施した後の供給電力を２４５０Ｗに変え、１００００枚の成膜プロセスを実施した後の供給電力を２４００Ｗに変えると、平均膜厚は何れの段階においても９０ｎｍであることが確認された。
【０１０２】
高周波電源から高周波電極に供給する電力の放電電力制御は、例えば、平均膜厚の値をあらかじめ定めておいた平均膜厚しきい値と比較し(S12)、平均膜厚の値が平均膜厚しきい値以上であるときには、成膜部１１の高周波電極に供給する電力、あるいは成膜時間を変更する(S13)。
【０１０３】
[基板の配置位置、メンテナンスの制御]
パーティクル情報の基板位置情報に基づいてロード部１０を制御することによって、パーティクルによる不良基板の発生を低減し歩留まりを改善する。成膜装置は、成膜プロセスを繰り返すと、真空チャンバ内部の壁面や電極に薄膜が付着し、着膜量が一定量を越えると超えると、着膜が剥離してパーティクルとして基板上に載り、不良製品となる。
【０１０４】
基板配置位置制御部１７Ｂは、この基板配置部材上においてパーティクルが発生する基板位置情報をロード部１０にフィードバックし、この位置に基板を配置しないように制御する。
【０１０５】
例えば、図７（ａ）〜（ｅ）は、パーティクルによる基板位置情報に応じて基板の配置位置を制限する制御例を示している。
【０１０６】
基板配置部材３上に配置される基板を撮像して（図７（ａ））、撮像画像から二次元画像を取得し（図７（ｂ））、パーティクルが検出される基板の位置を基板位置情報として取得する（図７（ｃ））。図７（ｃ）中の斜線を施した基板の位置は、基板配置部材３上においてパーティクルが検出された基板２の位置であり、次の成膜プロセスにおいて基板配置部材３上に基板２を配置しない位置を示している。
【０１０７】
ロード部１０において、基板位置情報に基づいて、パーティクルが検出される基板位置に基板を配置しないようにして、この配置状態で基板を撮像して（図７（ｄ））、撮像画像から二次元画像を取得する（図７（ｅ））。図７（ｅ）は、基板配置部材３上に配置した基板２の画像のみを示している。
【０１０８】
パーティクルの存在が検出される場合において（S14）、パーティクル情報の発生頻度情報に基づいて、パーティクルの発生頻度の大小によって制御内容を設定することができる（S15）。例えば、パーティクルの発生頻度があらかじめ定めておいたしきい値に満たない場合には、前記したようにロード部１０に基板位置情報をフィードバックして配置位置への基板の配置を制限し、これによって、パーティクルが付着する基板の発生を抑制する（S16）。
【０１０９】
また、パーティクルの発生頻度があらかじめ定めておいたしきい値以上である場合には、成膜部１１の真空チャンバや電極のメンテナンスを行う。このときのしきい値は、例えば、パーティクルが発生する基板枚数、基板配置部材３上に配置し得る全基板枚数の比率で定めることができる。この発生頻度の比率として、例えば１０％以上に設定することができる（S17）。
【産業上の利用可能性】
【０１１０】
本発明は、プラズマＣＶＤ成膜装置に限らず、熱ＣＶＤ、スパッタリング、真空蒸着等を利用した成膜装置に適用することができる。
【符号の説明】
【０１１１】
１    プラズマＣＶＤ成膜装置
２    基板
３    基板配置部材
１０    ロード部
１１    成膜部
１２    アンロード部
１３    基板搬送部
１４    撮像部
１４ａ    光源
１４ｂ    受光器
１５    画像処理部
１６    基板検査部
１６Ａ    膜厚測定部
１６Ｂ    パーティクル検出部
１６Ｃ    欠陥検査部
１７    制御部
１７Ａ    成膜制御部
１７Ｂ    基板配置位置制御部
１７Ｃ    メンテナンス制御部
１７Ｄ    欠陥制御部
【図２】
0005440414.tif 000002
【図３】
0005440414.tif 000003
【図１】
0005440414.tif 000004
【図４】
0005440414.tif 000005
【図５】
0005440414.tif 000006
【図６】
0005440414.tif 000007
【図７】
0005440414.tif 000008