(57)【特許請求の範囲】
【請求項１】
フレキシブル基板上に形成された半導体装置であって、
平面視で互いが島状に分離された第１の第一絶縁層と第２の第一絶縁層とを含む複数の第一絶縁層と、
第１の第二絶縁層を含む複数の第二絶縁層と、
第１の第一配線層と第２の第一配線層とを含む第一配線層群と、
第１の第二配線層を含む第二配線層群と、を備え、
前記第１の第一配線層と前記第２の第一配線層とが平面視で第一分離部を介して互いに分離されており、前記第１の第一配線層が前記第１の第一絶縁層上に形成され、前記第２の第一配線層が前記第２の第一絶縁層上に形成され、
前記第１の第二絶縁層が平面視で前記第１の第一絶縁層の一部と前記第２の第一絶縁層の一部と前記第一分離部とにわたって形成されるとともに、前記第１の第一絶縁層の他の一部と前記第２の第一絶縁層の他の一部とは重ならないように形成され、
前記第１の第二配線層が前記第１の第二絶縁層上に形成され、前記第１の第一配線層と前記第２の第一配線層とを電気的に接続しており、
前記第１の第一絶縁層、前記第１の第一配線層、前記第１の第二絶縁層、前記第１の第二配線層、前記第２の第一絶縁層、および前記第２の第一配線層により第一配線を構成していることを特徴とする半導体装置。
【請求項２】
前記第一絶縁層は、平面視で前記第１の第一絶縁層と前記第２の第一絶縁層とは分離された第３の第一絶縁層をさらに含み、
前記第二絶縁層は、平面視で前記第１の第二絶縁層とは分離され、互いが島状に分離された第２の第二絶縁層と第３の第二絶縁層とをさらに含み、
前記第一配線層群は、平面視で前記第１の第一配線層と前記第２の第一配線層とは分離された第３の第一配線層をさらに含み、
前記第二配線層群は、平面視で前記第１の第二配線層とは分離された、第２の第二配線層と第３の第二配線層とをさらに含み、
前記第２の第二配線層と前記第３の第二配線層とが平面視で第二分離部を介して互いに分離されており、前記第２の第二配線層が前記第２の第二絶縁層上に形成され、前記第３の第二配線層が前記第３の第二絶縁層上に形成され、
前記第３の第一絶縁層が平面視で前記第２の第二絶縁層の一部と前記第３の第二絶縁層の一部と前記第二分離部とに重なるように形成されるとともに、前記第２の第二絶縁層の他の一部と前記第３の第二絶縁層の他の一部とは重ならないように形成され、
前記第３の第一配線層が前記第３の第一絶縁層上に形成され、前記第２の第二配線層と前記第３の第二配線層とを電気的に接続しており、
前記第２の第二絶縁層、前記第２の第二配線層、前記第３の第一絶縁層、前記第３の第一配線層、前記第３の第二絶縁層、および前記第３の第二配線層により第二配線を構成している、
請求項１に記載の半導体装置。
【請求項３】
前記第１の第一配線層および前記第２の第一配線層と前記第１の第二配線層とは他の配線と交差しない箇所において接続されている、
請求項１に記載の半導体装置。
【請求項４】
フレキシブル基板上に形成された半導体装置であって、
平面視で互いが島状に分離された第１の第一絶縁層と第２の第一絶縁層と第３の第一絶縁層とを含む第一絶縁層と、
第１の第二絶縁層を含む第二絶縁層と、
第１の第一配線層と第２の第一配線層とを含む第一配線層群と、
第１の第二配線層を含む第二配線層群と、
薄膜トランジスタを構成する半導体層を複数含む半導体層群と、を備え、
前記半導体層群を構成する半導体層の各々は互いに分離され、
前記第１の第一配線層と前記第２の第一配線層とが平面視で第一分離部を介して互いが島状に分離されており、前記第１の前記第１の第一配線層が前記第１の第一絶縁層上に形成され、前記第２の第一配線層が前記第２の第一絶縁層上に形成され、  前記半導体層が前記第３の第一絶縁層上に形成され、
前記第１の第二絶縁層が平面視で前記第１の第一絶縁層の一部と前記第２の第一絶縁層の一部と前記半導体層と前記第一分離部とにわたって形成されるとともに、前記第１の第一絶縁層の他の一部と前記第２の第一絶縁層の他の一部とは重ならないように形成され、
前記第１の第二配線層が前記第１の第二絶縁層上に形成され、前記第１の第一配線層と前記第２の第一配線層と前記半導体層とを電気的に接続しており、
前記第１の第一絶縁層、前記第１の第一配線層、前記第１の第二絶縁層、前記第１の第二配線層、前記第２の第一絶縁層、および前記第２の第一配線層により第一配線を構成していることを特徴とする半導体装置。
【請求項５】
前記第二絶縁層は、平面視で前記第１の第二絶縁層とは分離され、互いが島状に分離された第２の第二絶縁層と第３の第二絶縁層とをさらに含み、
前記第一配線層群は、平面視で前記第１の第一配線層と前記第２の第一配線層とは分離された第３の第一配線層をさらに含み、
前記第二配線層群は、平面視で前記第１の第二配線層とは分離された、第２の第二配線層と第３の第二配線層とをさらに含み、
前記第２の第二配線層と前記第３の第二配線層とが平面視で第二分離部を介して互いに分離されており、前記第２の第二配線層が前記第２の第二絶縁層上に形成され、前記第３の第二配線層が前記第３の第二絶縁層上に形成され、
前記第３の第一絶縁層が前記半導体層上であって、平面視で前記第２の第二絶縁層の一部と前記第３の第二絶縁層の一部と前記第二分離部とに重なるように形成されるとともに、前記第２の第二絶縁層の他の一部と前記第３の第二絶縁層の他の一部とは重ならないように形成され、
前記第３の第一配線層が前記第３の第一絶縁層上に形成され、前記第２の第二配線層と前記第３の第二配線層とを電気的に接続して、前記半導体層のゲートを構成しており、
前記第２の第二絶縁層、前記第２の第二配線層、前記第３の第一絶縁層、前記第３の第一配線層、前記第３の第二絶縁層、および前記第３の第二配線層により第二配線を構成している、
請求項４に記載の半導体装置。
【請求項６】
前記第１の第一配線層および前記第２の第一配線層と前記第１の第二配線層とは他の配線と交差しない箇所において接続されている、
請求項４または５に記載の半導体装置。
【請求項７】
請求項１乃至６記載のいずれか一項記載の半導体装置を有する、
電気光学装置。
【請求項８】
請求項１乃至６記載のいずれか一項記載の半導体装置又は請求項７記載の電気光学装置を有する、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に、フレキシブル基板上に形成される半導体装置に関する。
【背景技術】
【０００２】
近年、液晶装置などの電気光学装置の開発において、装置の小型化や軽量化に加え、可撓性や耐衝撃性を図れることからフレキシブル基板の採用が検討されている。
【０００３】
例えば、下記特許文献１には、金属箔を基板に用いたフレキシブルＴＦＴディスプレイの製造技術が開示されている。また、下記特許文献２には、転写技術を用いた電気光学装置の製造方法および当該方法のフレキシブル表示装置への応用技術が開示されている。
【特許文献１】特開２００４−１０９９７５号公報
【特許文献２】特開２００６−２４５０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者等は、フレキシブル基板を用いた電気光学装置に係る研究・開発を行っており、装置特性の向上を検討している。
【０００５】
例えば、上記電気光学装置に用いられるアクティブマトリクス基板（アレイ基板）は、薄膜トランジスタ（ＴＦＴ: thin film transistor）と画素電極とを有する画素がアレイ状に配置されており、これら薄膜トランジスタや画素電極は、ガラス基板上に下地絶縁膜として酸化シリコン膜や窒化シリコン膜などの無機系の絶縁膜を全面に形成した後、各種膜を積層することにより形成される。
【０００６】
しかしながら、フレキシブル基板全面に形成された下地絶縁膜上に、薄膜トランジスタや画素電極を形成した構成であると、機械的、または熱的な応力が加わった際に、フレキシブル基板と下地絶縁膜の可撓性の違いから、下地絶縁膜およびその上部の薄膜トランジスタにクラックが生じ、装置特性を劣化させてしまう恐れがあった。
【０００７】
そこで、本発明に係る具体的態様は、フレキシブル基板上に形成された場合であっても信頼性に優れる半導体装置の構成を提供することを目的とする。
【課題を解決するための手段】
【０００８】
フレキシブル基板上に形成された半導体装置であって、平面視で互いが島状に分離された第１の第一絶縁層と第２の第一絶縁層とを含む複数の第一絶縁層と、第１の第二絶縁層を含む複数の第二絶縁層と、第１の第一配線層と第２の第一配線層とを含む第一配線層群と、第１の第二配線層を含む第二配線層群と、を備え、前記第１の第一配線層と前記第２の第一配線層とが平面視で第一分離部を介して互いに分離されており、前記第１の第一配線層が前記第１の第一絶縁層上に形成され、前記第２の第一配線層が前記第２の第一絶縁層上に形成され、前記第１の第二絶縁層が平面視で前記第１の第一絶縁層の一部と前記第２の第一絶縁層の一部と前記第一分離部とにわたって形成されるとともに、前記第１の第一絶縁層の他の一部と前記第２の第一絶縁層の他の一部とは重ならないように形成され、前記第１の第二配線層が前記第１の第二絶縁層上に形成され、前記第１の第一配線層と前記第２の第一配線層とを電気的に接続しており、前記第１の第一絶縁層、前記第１の第一配線層、前記第１の第二絶縁層、前記第１の第二配線層、前記第２の第一絶縁層、および前記第２の第一配線層により第一配線を構成していることを特徴とする。
【０００９】
かかる構成によれば、配線の一部を第一配線層と第二配線層とに分割(多層化）したので、第一配線層下に第一絶縁層を分割して配置することができる。よって、半導体装置に、機械的、または熱的な応力が加えられた場合であっても、下地絶縁膜におけるクラックの発生を低減できる。その結果、半導体装置の信頼性を向上させることができる。
【００１０】
前記第一絶縁層は、平面視で前記第１の第一絶縁層と前記第２の第一絶縁層とは分離された第３の第一絶縁層をさらに含み、前記第二絶縁層は、平面視で前記第１の第二絶縁層とは分離され、互いが島状に分離された第２の第二絶縁層と第３の第二絶縁層をさらに含み、前記第一配線層群は、平面視で前記第１の第一配線層と前記第２の第一配線層とは分離された第３の第一配線層をさらに含み、前記第二配線層群は、平面視で前記第１の第二配線層とは分離された、第２の第二配線層と第３の第二配線層をさらに含み、前記第２の第二配線層と前記第３の第二配線層とが平面視で第二分離部を介して互いに分離されており、前記第２の第二配線層が前記第２の第二絶縁層上に形成され、前記第３の第二配線層が前記第３の第二絶縁層上に形成され、前記第３の第一絶縁層が平面視で前記第２の第二絶縁層の一部と前記第３の第二絶縁層の一部と前記第二分離部とに重なるように形成されるとともに、前記第２の第二絶縁層の他の一部と前記第３の第二絶縁層の他の一部とは重ならないように形成され、前記第３の第一配線層が前記第３の第一絶縁層上に形成され、前記第２の第二配線層と前記第３の第二配線層とを電気的に接続しており、前記第２の第二絶縁層、前記第２の第二配線層、前記第３の第一絶縁層、前記第３の第一配線層、前記第３の第二絶縁層、および前記第３の第二配線層により第二配線を構成している。
【００１１】
このように、第二絶縁層も互いが島状に分離して配置することにより、半導体装置に加わる応力をさらに低減できる。
【００１２】
フレキシブル基板上に形成された半導体装置であって、平面視で互いが島状に分離された第１の第一絶縁層と第２の第一絶縁層と第３の第一絶縁層とを含む第一絶縁層と、第１の第二絶縁層を含む第二絶縁層と、第１の第一配線層と第２の第一配線層とを含む第一配線層群と、第１の第二配線層を含む第二配線層群と、薄膜トランジスタを構成する半導体層を複数含む半導体層群と、を備え、前記半導体層群を構成する半導体層の各々は互いに分離され、前記第１の第一配線層と前記第２の第一配線層とが平面視で第一分離部を介して互いが島状に分離されており、前記第１の前記第１の第一配線層が前記第１の第一絶縁層上に形成され、前記第２の第一配線層が前記第２の第一絶縁層上に形成され、前記半導体層が前記第３の第一絶縁層上に形成され、前記第１の第二絶縁層が平面視で前記第１の第一絶縁層の一部と前記第２の第一絶縁層の一部と前記半導体層と前記第一分離部とにわたって形成されるとともに、前記第１の第一絶縁層の他の一部と前記第２の第一絶縁層の他の一部とは重ならないように形成され、前記第１の第二配線層が前記第１の第二絶縁層上に形成され、前記第１の第一配線層と前記第２の第一配線層と前記半導体層とを電気的に接続しており、前記第１の第一絶縁層、前記第１の第一配線層、前記第１の第二絶縁層、前記第１の第二配線層、前記第２の第一絶縁層、および前記第２の第一配線層により第一配線を構成していることを特徴とする。
【００１３】
かかる構成によれば、第一絶縁層を全面ではなく、各半導体層および各第一配線層毎に分割したので、第一絶縁層へのクラックの発生を低減でき、その上部に形成される薄膜トランジスタの特性を向上させることができる。
【００１４】
前記第二絶縁層は、平面視で前記第１の第二絶縁層とは分離され、互いが島状に分離された第２の第二絶縁層と第３の第二絶縁層とをさらに含み、前記第一配線層群は、平面視で前記第１の第一配線層と前記第２の第一配線層とは分離された第３の第一配線層をさらに含み、前記第二配線層群は、平面視で前記第１の第二配線層とは分離された、第２の第二配線層と第３の第二配線層とをさらに含み、前記第２の第二配線層と前記第３の第二配線層とが平面視で第二分離部を介して互いに分離されており、前記第２の第二配線層が前記第２の第二絶縁層上に形成され、前記第３の第二配線層が前記第３の第二絶縁層上に形成され、前記第３の第一絶縁層が前記半導体層上であって、平面視で前記第２の第二絶縁層の一部と前記第３の第二絶縁層の一部と前記第二分離部とに重なるように形成されるとともに、前記第２の第二絶縁層の他の一部と前記第３の第二絶縁層の他の一部とは重ならないように形成され、前記第３の第一配線層が前記第３の第一絶縁層上に形成され、前記第２の第二配線層と前記第３の第二配線層とを電気的に接続して、前記半導体層のゲートを構成しており、前記第２の第二絶縁層、前記第２の第二配線層、前記第３の第一絶縁層、前記第３の第一配線層、前記第３の第二絶縁層、および前記第３の第二配線層により第二配線を構成している。
【００１５】
このように、第二絶縁層も互いが島状に分離して配置することにより、半導体装置に加わる応力をさらに低減できる。
【００１６】
前記第１の第一配線層および前記第２の第一配線層と前記第１の第二配線層とは他の配線と交差しない箇所において接続されている。
【００１７】
このように、他の配線と交差しない箇所において、多層化（第一配線層と第二配線層とを接続）することにより、第一絶縁層をさらに細かく分離することができる。
【００２０】
本発明に係る電気光学装置は、上記半導体装置を有する。かかる構成によれば、電気光学装置の特性を向上させることができる。
【００２１】
本発明に係る電子機器は、上記半導体装置又は電気光学装置を有する。かかる構成によれば、電子機器の特性を向上させることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。又、以下ではフレキシブル基板上の半導体装置として転写法を用いた製造方法を例として本発明を説明するが、プラスティック基板や薄い金属基板などのフレキシブル基板に半導体装置を直接形成する製造方法にも本発明は適応可能である。
【００２３】
（アレイ基板の構成）
図１は、本実施の形態のアレイ基板の構成を示す回路図である。図１に示すように、アレイ基板は、表示部（表示領域）１ａ内に半導体装置の配線を為すｘ方向に配置された複数のゲート線ＧＬと、半導体装置の他の配線を為すｙ方向に配置された複数のソース線ＳＬとを有する。また、各画素は、ソース線ＳＬとゲート線ＧＬとの交点に、マトリクス状に複数配置される。この画素は、画素電極ＰＥおよび薄膜トランジスタＴを有している。例えば、ソース線ＳＬは、Ｘドライバにより駆動され、また、ゲート線ＧＬは、Ｙドライバにより駆動される。
【００２４】
ここで、本実施の形態のアレイ基板の特徴は、追って詳細に説明するように、配線を為すゲート線ＧＬが、異なる絶縁層に交互に配置された第一配線層（第１ゲート線ＧＬ１）および第二配線層（第２ゲート線ＧＬ２）よりなり、絶縁層は下地絶縁膜として機能する第一絶縁層と層間絶縁膜として機能する第二絶縁層とを少なくとも有し、第一配線層は第一絶縁層上に形成される一方で第二配線層は第二絶縁層上に形成され、第二絶縁層は第一配線層と第二配線層との層間に位置して両配線を電気的に絶縁し、この配線が他の配線と交差せぬ部位に於いても第一配線層と第二配線層とが交互に繋がっている。この場合、第二配線層（第２ゲート線ＧＬ２）は第二絶縁膜の一部を取り除いて第一配線層（第１ゲート線ＧＬ１）と接続されている。同様に本発明では他の配線を為すソース線ＳＬが、異なる絶縁層に交互に配置された第一配線層（第１ソース線ＳＬ１）および第二配線層（第２ソース線ＳＬ２）よりなり、絶縁層は下地絶縁膜として機能する第一絶縁層と層間絶縁膜として機能する第二絶縁層とを少なくとも有し、第一配線層は第一絶縁層上に形成される一方で第二配線層は第二絶縁層上に形成され、第二絶縁層は第一配線層と第二配線層との層間に位置して両配線を電気的に絶縁し、この配線が別の配線（例えばゲート線ＧＬ）と交差せぬ部位に於いても第一配線層と第二配線層とが交互に繋がっている。この場合、第二配線層（第２ソース線ＳＬ２）は第二絶縁膜の一部を取り除いて第一配線層（第１ソース線ＳＬ１）と接続されている。
【００２５】
第一絶縁層となる下地絶縁膜１５は互いが島状に分離されて居る。第１ソース線ＳＬ１や第１ゲート線ＧＬ１と言った第一配線層も各々が島状に分離され、島状の第一配線層は島状の第一絶縁層上に形成される。即ち第一絶縁層は島状の第一配線と島状の半導体膜の下部にのみ分割されて島状に配置され、それ以外の部位からは部分的に取り除かれる。又、第二絶縁層となる層間絶縁膜２３は互いが島状に分離されて居る。第２ソース線ＳＬ２や第２ゲート線ＧＬ２と言った第二配線層も各々が島状に分離され、島状の第二配線層は島状の第二絶縁層上に形成される。即ち第二絶縁層は島状の第二配線の下部と島状の半導体膜の上部とのみに分割されて配置され、それ以外の部位からは部分的に取り除かれる。(図１３参照）。なお、薄膜トランジスタＴが形成される半導体膜の下部や保持容量を形成する場合にはその下部など、必要に応じて下地絶縁膜１５の形成領域を調整してもよい。
【００２６】
この下地保護膜１５の役割は、１．半導体膜や金属膜とフレキシブル基板との密着性を改善する事。２．ＴＦＴ製造工程中にフレキシブル基板乃至はガラスなどの基板から半導体膜への不純物拡散防止。３．基板が金属の場合に絶縁性確保（素子や配線間の電気的分離）。４．基板が金属や半導体である場合に基板容量（配線と基板との寄生容量）を削減する事、の四つにある。２．の不純物拡散防止も４．の基板容量削減も下地絶縁膜が厚い程此等の効果は顕著となる。又、１．の密着性改善も３．の絶縁性確保も下地絶縁膜が厚い方がその確実性が増す。この様に一般に下地絶縁膜が厚い方が薄膜電子デバイスに取っては好ましい。一方層間絶縁膜２３の役割は配線（例えばゲート線ＧＬ）と他の配線（例えばソース線ＳＬ）との絶縁性を取ると共に此等配線間に発生する寄生容量を最小とする事である。確実に絶縁性を取るためにも、寄生容量を最小とする為にも層間絶縁膜は厚い方が電子デバイスに取っては好ましい。この様に下地絶縁膜も層間絶縁膜も厚い方が好ましいのである。しかしながらフレキシブル基板に形成されるフレキシブル電子デバイスでは下地絶縁膜や層間絶縁膜が厚いと、電子デバイスにクラックが入って壊れやすくなる。要するにフレキシブル電子デバイスでは信頼性の観点から下地絶縁膜と層間絶縁膜とは薄い方が好ましいのである。この矛盾を解決するのが本発明で、本発明は必要な部位にのみ下地絶縁膜や層間絶縁膜を設け、しかも此等絶縁膜を複数に分割された島状とするのである。更に本発明では、単一配線で有るが故原理的に一本の配線でまかなえる配線であっても、長い配線（例えば液晶表示装置や電気泳動表示装置等で用いられるゲート配線やソース配線）は異なった絶縁層上に形成された第一配線層郡と第二配線層郡とで結び、第一配線層郡を為す各第一配線は島状の第一絶縁層上に形成し、第二配線層郡を為す各第二配線は島状の第二絶縁層上に形成する。斯うする事で長い大きな絶縁膜の島をなくし、各島は比較的小さく多数に分割される。その結果、フレキシブル電子デバイスに熱的乃至は機械的応力が加えられた場合でも、応力は島状の絶縁膜間で分散され、脆い無機物（酸化珪素膜や窒化珪素膜）から成る下地絶縁膜や層間絶縁膜が割れる事を低減するものである。斯くして本発明の電子デバイスは外的応力に対して割れにくくなり、デバイスの信頼性や寿命が著しく改善されるのである。而も本発明では島状の下地絶縁膜や層間絶縁膜を２００ｎｍから７００ｎｍへと十分厚く形成できる。その結果、２００℃から６００℃と云った温度で製造される低温工程ポリシリコンＴＦＴ（ＬＴＰＳ−ＴＦＴ）を薄膜トランジスタとして用いても、ＬＴＰＳ−ＴＦＴ製造途上で基板から半導体膜への不純物が混入する事態を確実に防ぎ、優れた電気特性を有する薄膜トランジスタを形成できる。更に、半導体膜や金属配線の密着性も良く、素子間の絶縁性も保たれる。フレキシブル基板が金属の場合には半導体膜の下部と金属配線の下部には厚い下地保護膜が形成されているので、基板容量は十分に削減され、高速動作する半導体回路をフレキシブル基板上に形成できるのである。又、ゲート配線とソース配線と云った異なった配線間の短絡欠陥を防止でき、此等の配線間の寄生容量も小さく出来るので、高速で誤動作しない優良な半導体装置となる。尚、フレキシブル基板としてはプラスティックや金属、繊維、紙等が用いられる。
【００２７】
（アレイ基板の製造工程）
次いで、本実施の形態のアレイ基板（薄膜トランジスタおよび画素電極）の製造方法について説明するとともに、その構成を明確にする。図２〜図２０は、本実施の形態のアレイ基板の製造方法を示す断面図又は平面図である。なお、各図において断面図は、平面図のＡ−Ａ断面およびＢ−Ｂ断面に対応する。
【００２８】
図２に示すように、第１基板Ｓ１０として、例えば、ガラス基板を準備する。この第１基板Ｓ１０の全面上に、剥離層１３として、例えば、アモルファスシリコン膜を形成する。このアモルファスシリコン膜は、例えば、ＣＶＤ（化学気相成長、Chemical Vapor Deposition）法により形成することができる。なお、剥離層１３として、セラミック系の材料を用いてもよい。此処では転写法を例としているために剥離層をガラス基板上に形成したが、プラスティックや金属板を第１基板として利用し、半導体装置を此等の第１基板に直接形成する場合には剥離層は不要となる。
【００２９】
次いで、剥離層１３上の全面上に、下地絶縁膜（第一絶縁層）１５として例えば、酸化シリコン膜をＣＶＤ法により３００〜５００ｎｍ程度堆積する。なお、酸化シリコン膜に変えて、窒化シリコン膜などの他の無機系の絶縁膜を用いてもよい。
【００３０】
次いで、図３に示すように、下地絶縁膜１５上に、島状の半導体膜１７を形成する。半導体膜としては、例えば２５〜１００ｎｍ程度の厚みを有するアモルファスシリコン膜や多結晶シリコン膜が用いられる。アモルファスシリコン膜はＣＶＤ法やスパッター法などにより堆積される。多結晶シリコン膜は前述の手法で堆積されたアモルファスシリコン膜を固相成長法やレーザ照射法により結晶化させる。このような半導体膜１７を下地絶縁膜１５上の全面に形成し、所望の形状にパターニングする。ここでは、図４に示すように、略矩形状に半導体膜をパターニングする。即ち、半導体膜１７上に、フォトレジスト膜（図示せず）を形成し、露光・現像（フォトリソグラフィ）することにより所望の形状（ここでは、略矩形状）のフォトレジスト膜を形成する。次いで、フォトレジスト膜をマスクに、半導体膜１７をエッチングし、残存するフォトレジスト膜を除去する。このフォトレジスト膜の形成から除去までの一連の工程をパターニングという。
【００３１】
次いで、半導体膜１７上を含む第１基板Ｓ１０上の全面上に、ゲート絶縁膜（絶縁膜）１９として、例えば、酸化シリコン膜をＣＶＤ法により７５ｎｍ程度堆積した後、図５に示すように、ゲート絶縁膜（絶縁膜）１９および下地絶縁膜１５をパターニングする。この際、下地絶縁膜１５を、半導体膜１７の形成領域、第１ソース線ＳＬ１および第１ゲート線（配線層）ＧＬ１の形成領域に残存するようにパターニングする（図６）。図７（Ａ）、（Ｂ）および（Ｃ）にそれぞれ、半導体膜１７の形成領域１５Ａ、第１ソース線（配線層）ＳＬ１および第１ゲート線ＧＬ１の形成領域１５Ｂ、１５Ｃを示す。ここでは、各パターンに一定の幅のゆとりを加えた領域を形成領域とする。これらの領域の合成領域が、下地絶縁膜１５のパターンとなる(図６参照）。一定の幅dとは半導体や第一配線層のエッジからアライメント合わせに対する標準偏差σAとエッチング変動に対する標準偏差σEの和の六倍以上離れておりその倍の１２倍以下の距離を言う（６(（σA＋σE）＜ｄ＜１２(（σA＋σE））。パターニングされた絶縁膜の島は小さい方がフレキシブル電子デバイスの信頼性を増すが、小さすぎると半導体や第一配線が下地絶縁膜の島から出て仕舞う弊害がある。標準偏差の６倍を越えてずれる確率は２(１０-9である。それ故に数百万のトランジスタを有し、半導体の島と第一配線層の島との合計が１千万近くの半導体装置でも半導体や第一配線が下地絶縁膜の島から出る期待値は０．１個以下となる。通常、合わせの標準偏差が０．１μｍ程でエッチングの標準偏差が０．２μｍ程なので、幅ｄは１．８μｍ程から３．６μｍ程とすればよい。半導体の島や第一配線層の島が単なる長方形ではなく、曲がった形状の場合、最外周からの距離をｄとして、下地絶縁膜の島を単純な形状（例えば長方形）にしても良い。例えば、図６では半導体膜１７を含む下地絶縁膜１５は十字型をして居るが、これを単純な長方形にしても良い。その場合、長方形下地絶縁膜のｙ方向の長さはｙ方向の最外周を為す半導体のエッジからアライメント合わせに対する標準偏差σAとエッチング変動に対する標準偏差σEの和の六倍以上で１２倍以下の距離から定め、長方形下地絶縁膜のｘ方向の長さはｘ方向の最外周を為す第１ゲート線ＧＬ１のエッジからアライメント合わせに対する標準偏差σAとエッチング変動に対する標準偏差σEの和の六倍以上で１２倍以下の距離から定める。なお、半導体膜１７および下地絶縁膜１５をそれぞれ別工程でパターニングしてもよい。
【００３２】
また、ここでは、半導体膜１７上にゲート絶縁膜１９を形成した後、下地絶縁膜１５およびゲート絶縁膜１９を一度にパターニングしたが、例えば、以下に示す第１例、例２例の方法で下地絶縁膜１５等をパターニングしてもよい。
【００３３】
第１例として、例えば、下地絶縁膜１５を成膜およびパターニングした後、半導体膜１７を成膜およびパターニングした後、ゲート絶縁膜１９を形成してもよい。この際、ゲート絶縁膜１９は、全面に形成した状態でもよいし、また、下地絶縁膜１５と同様の形状にパターニングしてもよい。
【００３４】
また、第２例として、例えば、下地絶縁膜１５および半導体膜１７を順次成膜後、まず、半導体膜１７をパターニングし、次いで、下地絶縁膜１５をパターニングした後、ゲート絶縁膜１９を形成してもよい。この場合も、ゲート絶縁膜１９は、全面に形成した状態でもよいし、また、下地絶縁膜１５と同様の形状にパターニングしてもよい。
【００３５】
このように、下地絶縁膜１５、半導体膜１７およびゲート絶縁膜１９のパターニング工程は、種々の応用・変形が可能である。中でも、半導体膜１７を先にパターニングする方が、当該パターンをアライメントの基準にしやすく、例えば、透明の基板や膜を用いた場合でも、加工精度が向上するという効果を奏する。
【００３６】
次いで、図８および図９に示すように、ゲート絶縁膜１９上に、導電性膜として例えばアルミニウム（Ａｌ）などの金属膜をスパッタリング法により堆積し、パターニングすることにより第１ゲート線（ゲート電極）ＧＬ１および第１ソース線ＳＬ１を形成する。ここで、図９に示すように、第１ゲート線ＧＬ１は、半導体膜１７と交差するよう配置されるとともに、ｘ方向に一定の間隔を置いて配置され、第１ソース線ＳＬ１は、ｙ方向に一定の間隔を置いて配置される。したがって、各第１ゲート線ＧＬ１間において、下地絶縁膜１５を分離できる。また、各第１ソース線ＳＬ１間において、下地絶縁膜１５を分離できる。第１ゲート線ＧＬ１も第１ソース線ＳＬ１もその長さは、一定の間隔を置いて配置される周期が画素長乃至は画素長の整数倍をとするのが設計の容易さから好ましい。
【００３７】
次いで、第１ゲート線ＧＬ１をマスクに半導体膜１７中にｎ型又はｐ型の不純物を注入し、ソース、ドレイン領域１７ａを形成する。ソース、ドレイン領域１７ａ間がチャネル領域１７ｃとなる。
【００３８】
以上の工程により、ソース、ドレイン電極１７ａ、チャネル領域１７ｃ、ゲート絶縁膜１９およびゲート電極Ｇを有するトップゲート型の薄膜トランジスタが形成される。
【００３９】
次いで、図１０に示すように、第１ゲート線ＧＬ１および第１ソース線ＳＬ１上に層間絶縁膜（第二絶縁層）２３として例えば酸化シリコン膜をＣＶＤ法で５００ｎｍ〜８００ｎｍ程度形成する。
【００４０】
次いで、層間絶縁膜２３をパターニングする。即ち、第１ソース線ＳＬ１間、および第１ゲート線ＧＬ１間に位置するようパターニングする。言い換えれば、第２ソース線（配線層）ＳＬ２および第２ゲート線（配線層）ＧＬ２の形成領域に残存するようにパターニングする（図１１）。この際、第１ソース線ＳＬ１の端部、第１ゲート線ＧＬ１の端部および半導体膜１７の一方の端部（ソース側）に、コンタクトホールＣ１を同時に形成する。
【００４１】
次いで、図１２に示すように、コンタクトホールＣ１内を含む層間絶縁膜２３上に導電性膜として例えばＡｌ膜をスパッタリング法で堆積し、パターニングすることにより第２ソース線ＳＬ２および第２ゲート線ＧＬ２を形成する。なお、インクジェット法を用いてソース線ＳＬ２および第２ゲート線ＧＬ２を形成してもよい。例えば、導電性粒子を含む液状材料をインクジェット法を用いて所望の形状に吐出し、乾燥、焼成（固化）することにより導電性膜を形成する。この場合、パターニング（エッチング）工程を省略できる。また、他の導電性膜もインクジェット法を用いて形成してもよい。
【００４２】
ここで、図１３に示すように、第２ゲート線ＧＬ２は、第１ゲート線ＧＬ１間上に層間絶縁膜２３を介して配置され、第１ソース線ＳＬ１は、第１ソースＳＬ１間上に層間絶縁膜２３を介して配置される。また、層間絶縁膜２３は、第２ソース線ＳＬ２および第２ゲート線ＧＬ２の形成領域に残存するよう分離して配置されている。
【００４３】
また、第１ゲート線ＧＬ１と第２ゲート線ＧＬ２は、これらの層間に位置する層間絶縁膜２３中に形成されたコンタクトホールＣ１内の導電性膜を介して電気的に接続され、全体としてゲート線を構成する。また、第１ソース線ＳＬ１と第２ソース線ＳＬ２は、これらの層間に位置する層間絶縁膜２３中に形成されたコンタクトホールＣ１内の導電性膜を介して電気的に接続され、全体としてソース線を構成する。
【００４４】
次いで、図１４に示すように、第２ソース線ＳＬ２および第２ゲート線ＧＬ２上を含む層間絶縁膜２３上に、層間絶縁膜２５として例えばポリイミド膜(平坦化膜）を形成する。例えば、ポリイミド樹脂溶液を第１基板Ｓ１０上にスピンコート法を用いて塗布した後、熱処理により固化する。次いで、半導体膜１７の一方の端部（ソース側）上の層間絶縁膜２５をエッチングすることによりコンタクトホールＣ２を形成する。次いで、図１５および図１６に示すように、コンタクトホールＣ２内を含む層間絶縁膜２５上に導電性膜として例えばＩＴＯ（酸化インジウムスズ：Indium Tin Oxide）膜をスパッタリング法で堆積し、パターニングすることにより画素電極ＰＥを形成する。この画素電極ＰＥも、アレイ状に配置される。
【００４５】
以上の工程により、第１基板Ｓ１０上に薄膜トランジスタＴおよび画素電極ＰＥが形成される。
【００４６】
（転写工程）
次いで、第１基板Ｓ１０上に形成された薄膜トランジスタＴおよび画素電極ＰＥをフレキシブル基板である第３基板Ｓ３０に転写する。
【００４７】
例えば、図１７に示すように、第１基板Ｓ１０の画素電極ＰＥ形成側の面を接着層２７を介して第２基板（仮転写基板）Ｓ２０と接着する。接着層２７としては、例えば、アクリレート系の水溶性接着剤などを用いることができる。また、以降の処理に耐え得る基板であれば、第２基板Ｓ２０の材料に特に制限はないが、例えば、ガラス基板を用いることができる。
【００４８】
次いで、図１８に示すように、剥離層１３から第１基板Ｓ１０を剥離する。例えば、アモルファスシリコンよりなる剥離層１３にレーザを照射し、剥離層１３の全部もしくは一部を溶融または気化させる（アブレーションを生じさせる）。その結果、剥離層１３の内部もしくは表層に亀裂が生じ第１基板Ｓ１０を剥離することができる。次いで、残存する剥離層１３を薬液洗浄により除去する。
【００４９】
次いで、図１９に示すように、フレキシブル基板である第３基板Ｓ３０上に、上記剥離面を接着層３１を介して接着する。フレキシブル基板としては、プラスチック基板（樹脂基板）や金属薄膜基板などを用いることができる。接着層３１としては、例えば、エポキシ系などの非水溶性接着剤を用いることができる。
【００５０】
次いで、接着層２７から第２基板Ｓ２０を剥離し、残存する接着層２７を薬液洗浄により除去する。この結果、フレキシブル基板である第３基板Ｓ３０上に薄膜トランジスタおよび画素電極ＰＥが転写される。
【００５１】
（電気泳動表示装置の製造工程）
図２０は、本実施の形態の電気泳動表示装置の製造方法を示す断面図である。転写工程の後、例えば、図２０に示すように、対向電極４１および電気泳動カプセル層４３が形成された電気泳動シート(基板）Ｓ４０を第３基板Ｓ３０の画素電極ＰＥの露出面に接着することにより電気泳動表示装置が形成される。
【００５２】
以上詳細に説明したように、本実施の形態においては、第３基板Ｓ３０上の下地絶縁膜１５が、各画素を構成する半導体膜１７、第１ゲート線ＧＬ１および第１ソース線ＳＬ１の領域下に分離して形成されている。したがって、下地絶縁膜１５により、半導体膜１７等への汚染物の拡散を防止することができる。また、半導体膜１７等の密着性を向上させることができる。また、第３基板Ｓ３０として導電性の材料を用いた場合でも、基板と半導体膜１７等との絶縁を図ることができる。
【００５３】
さらに、下地絶縁膜１５が分離して形成されているため、下地絶縁膜１５に加わる応力が緩和される。言い換えれば、下地絶縁膜１５の分割部（下地絶縁膜が形成されていない領域）で、応力が吸収され、クラックの発生を低減できる。
【００５４】
加えて、ゲート線およびソース線を多層化し、それぞれ下層の配線（ＧＬ１、ＳＬ１）と上層の配線（ＧＬ２、ＳＬ２）とで構成したので、従来の構造であれば、ライン状に延在させるべき下地絶縁膜１５を、下層の配線（ＧＬ１、ＳＬ１）の下部にのみ分割して配置することができる。
【００５５】
よって、下地絶縁膜１５をさらに細かく分離でき、膜に加わる応力をさらに緩和できる。
【００５６】
また、ゲート線およびソース線を多層化し、それぞれ下層の配線（ＧＬ１、ＳＬ１）と上層の配線（ＧＬ２、ＳＬ２）とで構成したので、各配線が、短い導電性膜を接続した構成となり、機械的、または熱的な応力が加えられた場合であっても、断線し難くなる。
【００５７】
このように、本実施の形態においては、薄膜トランジスタＴの破損やその構成膜の亀裂を低減でき、歩留まりの向上やトランジスタ特性（信頼性）の向上を図ることができる。
【００５８】
図２１は、本実施の形態のアレイ基板の他の製造方法を示す断面図又は平面図である。上記実施の形態においては、図１１に示すように、半導体膜１７全体を覆うように層間絶縁膜２３を形成したが、図２１に示すように、半導体膜１７の一方の端部（ソース側）のみを覆うよう層間絶縁膜２３を配置してもよい。他の構成および製造工程は、上記実施の形態と同様であるため、その説明を省略する。但し、半導体膜１７全体を覆うように層間絶縁膜２３をパターニングする方が、層間絶縁膜２３のエッチングの際、半導体膜１７の表面に加わるダメージを低減でき、この点で有用である。
【００５９】
＜電子機器＞
上記実施の形態で説明した電気泳動表示装置は、各種電子機器に組み込むことができる。
【００６０】
（電子ペーパー）
例えば、上記電気泳動装置を電子ペーパーに適用することができる。図２２は、電子機器の一例である電子ペーパーを示す斜視図である。
【００６１】
図２２に示す電子ペーパー１０００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体１００１と、表示ユニット１００２とを備えている。このような電子ペーパー１０００では、表示ユニット１００２が、前述したような電気泳動装置で構成されている。
【００６２】
なお、上記実施の形態においては、上記電気泳動装置を例に説明したが、本発明は、この他、液晶装置や有機ＥＬ（Electro-Luminescence）装置などの各種電気光学装置（表示装置）にも適用可能である。
【００６３】
（他の電子機器）
上記各種電気光学装置を有する電子機器の例として、図２３および図２４に示すものが挙げられる。
【００６４】
図２３は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機１１００は、表示部１１０１を備え、当該表示部に、上記電気光学装置を組み込むことができる。
【００６５】
図２４は、電子機器の一例である携帯型情報処理装置を示す斜視図である。この携帯型情報処理装置１２００は、キーボード等の入力部１２０１、演算手段や記憶手段などが格納された本体部１２０２、及び表示部１２０３を備えている。当該表示部に、上記電気光学装置を組み込むことができる。
【００６６】
この他、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等にも適用できる。これらの各種電子機器の表示部に、上記電気光学装置を組み込むことができる。
【００６７】
なお、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【００６８】
例えば、上記実施の形態において説明した各種材料は一例であり、適宜変更が可能である。また、上記実施の形態において説明した各部材のパターン形状は、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。
【図面の簡単な説明】
【００６９】
【図１】本実施の形態のアレイ基板の構成を示す回路図である。
【図２】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図３】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図４】本実施の形態のアレイ基板の製造方法を示す平面図である。
【図５】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図６】本実施の形態のアレイ基板の製造方法を示す平面図である。
【図７】本実施の形態のアレイ基板の製造方法を示す平面図である。
【図８】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図９】本実施の形態のアレイ基板の製造方法を示す平面図である。
【図１０】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図１１】本実施の形態のアレイ基板の製造方法を示す平面図である。
【図１２】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図１３】本実施の形態のアレイ基板の製造方法を示す平面図である。
【図１４】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図１５】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図１６】本実施の形態のアレイ基板の製造方法を示す平面図である。
【図１７】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図１８】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図１９】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図２０】本実施の形態のアレイ基板の製造方法を示す断面図である。
【図２１】本実施の形態のアレイ基板の製造方法を示す平面図である。
【図２２】電子機器の一例である電子ペーパーを示す斜視図である。
【図２３】電子機器の一例である携帯電話機を示す斜視図である。
【図２４】電子機器の一例である携帯型情報処理装置を示す斜視図である。
【符号の説明】
【００７０】
１ａ…表示部、１３…剥離層、１５…下地絶縁膜、１７…半導体膜、１７ａ…ソース、ドレイン領域、１７ｃ…チャネル領域、１９…ゲート絶縁膜、２３…層間絶縁膜、２５…層間絶縁膜、２７…接着層、３１…接着層、４１…対向電極、４３…電気泳動カプセル層、１０００…電子ペーパー、１００１…本体、１００２…表示ユニット、１１００…携帯電話機、１１０１…表示部、１２００…携帯型情報処理装置、１２０１…入力部、１２０２…本体部、１２０３…表示部、Ｃ１、Ｃ２…コンタクトホール、ＧＬ１…第１ゲート線、ＧＬ２…第２ゲート線、ＰＥ…画素電極、Ｓ１０…第１基板、Ｓ２０…第２基板、Ｓ３０…第３基板、Ｓ４０…電気泳動シート、ＳＬ１…第１ソース線、ＳＬ２…第１ソース線
【図１】
0005440996.tif 000002
【図２】
0005440996.tif 000003
【図３】
0005440996.tif 000004
【図４】
0005440996.tif 000005
【図５】
0005440996.tif 000006
【図６】
0005440996.tif 000007
【図７】
0005440996.tif 000008
【図８】
0005440996.tif 000009
【図９】
0005440996.tif 000010
【図１０】
0005440996.tif 000011
【図１１】
0005440996.tif 000012
【図１２】
0005440996.tif 000013
【図１３】
0005440996.tif 000014
【図１４】
0005440996.tif 000015
【図１５】
0005440996.tif 000016
【図１６】
0005440996.tif 000017
【図１７】
0005440996.tif 000018
【図１８】
0005440996.tif 000019
【図１９】
0005440996.tif 000020
【図２０】
0005440996.tif 000021
【図２１】
0005440996.tif 000022
【図２２】
0005440996.tif 000023
【図２３】
0005440996.tif 000024
【図２４】
0005440996.tif 000025