(57)【特許請求の範囲】
【請求項１】
III族窒化物パワー半導体デバイスであって、
活性へテロ接合と、
前記活性へテロ接合上のゲート絶縁体と、
前記ゲート絶縁体上の第１のバリア体と、
前記バリア層上に形成された伝導ゲート体とを備え、前記第１のバリア体および前記伝導ゲート体は、ゲート電極を形成し、
前記活性へテロ接合に結合された第１のパワー電極と、
前記活性へテロ接合に結合された第２のパワー電極と、
前記第１のパワー電極の一部と電界絶縁体との間に形成された第２のバリア体とを備える、デバイス。
【請求項２】
前記第１のバリア体は、TiNから成り、前記ゲート絶縁はSi3N4から成る、請求項１に記載のデバイス。
【請求項３】
前記第１のバリア体は、Ta、W、Si、Mo、Cr、Co、PdまたはTiSiN、TaN、TaSiN、WN、WSiNおよびWBNから構成される系の組から選択された系のうちの少なくとも１つの合金から成る、請求項１に記載のデバイス。
【請求項４】
前記ゲート絶縁体は、二酸化シリコンから成る、請求項１に記載のデバイス。
【請求項５】
前記ゲート絶縁体は、窒化シリコンから成る、請求項１に記載のデバイス。
【請求項６】
各パワー電極と前記ゲート電極との間に配置された前記電界絶縁体は、前記ゲート絶縁体よりも厚い、請求項１に記載のデバイス。
【請求項７】
前記電界絶縁体は二酸化シリコンからなる、請求項６に記載のデバイス。
【請求項８】
前記第１のバリア体は、各電界絶縁体の一部上に前記ゲート絶縁体から伸びる、請求項６に記載のデバイス。
【請求項９】
前記活性へテロ接合は、III族窒化物チャネル層、および前記III族窒化物チャネル層の上のIII族窒化物バリア層を含む、請求項１に記載のデバイス。
【請求項１０】
前記III族窒化物チャネル層は、GaNから成り、前記III族窒化物バリア層は、AlGaNから成る、請求項９に記載のデバイス。
【請求項１１】
前記活性へテロ接合を支持する基板をさらに備える、請求項１に記載のデバイス。
【請求項１２】
前記基板はシリコンから成る、請求項１に記載のデバイス。
【請求項１３】
前記基板はSiCから成る、請求項１に記載のデバイス。
【請求項１４】
前記基板はIII族窒化物半導体から成る、請求項１に記載のデバイス。
【請求項１５】
前記基板はサファイアから成る、請求項１に記載のデバイス。
【請求項１６】
III族窒化物半導体デバイスを製造するための方法であって、
III族窒化物多層体の上にゲート誘電体を形成するステップであって、前記III族窒化物多層体は、活性III族窒化物へテロ接合を含むステップと、
バリア体を形成するステップであって、前記バリア体の第１の部分は前記ゲート誘電体上に形成されるステップと、
前記バリア体の前記第１の部分上に伝導ゲート体を形成するステップであって、前記伝導ゲート体および前記バリア体の前記第１の部分はゲート電極を形成するステップと、
前記III族窒化物多層体上にパワー電極を形成するステップであって、前記バリア体の第２の部分が前記パワー電極と電界絶縁層との間に配置されるステップと、を備える方法。
【請求項１７】
前記バリア体は、バリア金属を堆積することにより形成される、請求項１６に記載の方法。
【請求項１８】
前記バリア金属は、短時間アニール中に前記ゲート誘電体を傷つけないように選択される、請求項１７に記載の方法。
【請求項１９】
前記バリア金属は、TiNから成る、請求項１７に記載の方法。
【請求項２０】
前記バリア体は、Ta、W、Si、Mo、Cr、Co、Pdまたは、TiSiN、TaN、TaSiN、WN、WSiNおよびWBNから構成される系の組から選択された系のうちの少なくとも１つの合金から成る、請求項１７に記載の方法。
【請求項２１】
前記バリア金属は、スパッタリング、化学気相成長、電子ビーム蒸着および原子層堆積のうちの１つにより堆積される、請求項１７に記載の方法。
【請求項２２】
III族窒化物パワー半導体デバイスであって、
III族窒化物活性へテロ接合と、
前記活性へテロ接合に結合された第１パワー電極と、
前記活性へテロ接合に結合された第２パワー電極と、
各パワー電極に隣接した第１および第２の電界絶縁体と、
前記第１パワー電極または前記第２パワー電極の少なくとも一方と、前記第１の電界絶縁体または前記第２の電界絶縁体の少なくとも一方との間に配置されるバリア体と、
前記電界絶縁体よりも薄く、前記電界絶縁体から各パワー電極の下で伸びるリップ部とを備える、デバイス。
【請求項２３】
絶縁されたゲートをさらに備え、前記絶縁されたゲートは、前記へテロ接合およびゲート電極に隣接するゲート絶縁体を含む、請求項２２に記載のデバイス。
【請求項２４】
前記ゲート絶縁体および前記リップは、厚さが同じである、請求項２３に記載のデバイス。
【請求項２５】
前記ゲート電極は、前記ゲート絶縁体に隣接するゲートバリア体と、前記ゲートバリア体上の伝導ゲート体とを含む、請求項２３に記載のデバイス。
【請求項２６】
前記ゲートバリア体は、TiNから成る、請求項２５に記載のデバイス。
【請求項２７】
前記ゲートバリア体は、Ta、W、Si、Mo、Cr、Co、Pdまたは、TiSiN、TaN、TaSiN、WN、WSiNおよびWBNから構成される系の組から選択された系のうちの少なくとも１つの合金から成る、請求項２５に記載のデバイス。
【請求項２８】
前記ゲート絶縁体および電界絶縁体は、二酸化シリコンまたは窒化シリコンから成る、請求項２５に記載のデバイス。
【請求項２９】
前記活性へテロ接合は、III族窒化物チャネル層と、III族窒化物チャネル層上のIII族窒化物バリア層とを含む、請求項２２に記載のデバイス。
【請求項３０】
前記III族窒化物チャネル層は、GaNから成り、前記III族窒化物バリア層は、AlGaNから成る、請求項２９に記載のデバイス。
【請求項３１】
前記活性へテロ接合を支持する基板をさらに備え、前記基板は、シリコン、SiC、III族窒化物半導体およびサファイアのうちの１つから成る、請求項１に記載のデバイス。
【請求項３２】
III族窒化物半導体デバイスを製造するための方法であって、
III族窒化物多層体の上に、電界絶縁層を形成するステップであって、前記III族窒化物多層体は、活性III族窒化物ヘテロ接合を含むステップと、
前記活性III族窒化物ヘテロ接合上に複数の開口を設けるように、前記電界絶縁層の選択された一部を取り除くステップと、
各前記開口の底に、前記電界絶縁体よりも薄いゲート絶縁体を形成するステップと、
前記活性III族へテロ接合を前記ゲート絶縁体の下から露出させ、前記ゲート絶縁体の残された部分が隣接するように配置された電界絶縁体から伸びるように、前記開口のうちの少なくとも１つの底から、前記ゲート絶縁体のうちの少なくとも１つの部分を取り除くステップと、
前記少なくとも１つの開口内にパワー電極を形成するステップと、
前記パワー電極の一部と前記電界絶縁体との間に第１のバリア体を形成するステップとを備える、方法。
【請求項３３】
前記ゲート絶縁体を形成した後、前記ゲート誘電体上に第２のバリア体を形成するステップをさらに備える、請求項３２に記載の方法。
【請求項３４】
前記第２のバリア体は、バリア金属を堆積することにより形成される、請求項３３に記載の方法。
【請求項３５】
前記バリア金属は、短時間アニール中に前記ゲート誘電体を傷つけないように選択される、請求項３４に記載の方法。
【請求項３６】
前記バリア金属は、TiNから成る、請求項３４に記載の方法。
【請求項３７】
前記バリア金属は、Ta、W、Si、Mo、Cr、Co、Pdまたは、TiSiN、TaN、TaSiN、WN、WSiNおよびWBNから構成される系の組から選択された系のうちの少なくとも１つの合金から成る、請求項３４に記載の方法。
【請求項３８】
前記バリア金属は、スパッタリング、化学気相成長、電子ビーム蒸着、原子層堆積のうちの１つにより堆積される、請求項３４に記載の方法。
【請求項３９】
前記ゲート伝導体は、金属から成る、請求項１に記載のデバイス。
【請求項４０】
前記ゲート伝導体は、N+GaN、Si、Ge、P+GaNおよびN+GaNと金属物との組合せから構成される素材の組のうちの素材から成る、請求項１に記載のデバイス。
【請求項４１】
前記ゲート誘電体は、Si3N4のLPCVD成長を経て形成され、前記第１のバリア体は、TiNから成る、請求項１に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
定義
ここで用いられるIII族窒化物は、窒素および他のIII族の合金化元素を少なくとも含むInAlGaN系の半導体合金に言及する。たとえば、III族窒化物合金は、AlN、GaN、AlGaN、InGaN、InAlGaNまたは、窒素および少なくとも１つのIII族の元素の任意の組合せである。
【０００２】
発明の背景
本発明は、パワー半導体デバイスの製造のためのプロセスに関し、特に、III族窒化物パワー半導体デバイスに関する。
【背景技術】
【０００３】
周知のIII族窒化物パワー半導体デバイスは、基板、III族窒化物遷移層および遷移層上のヘテロ接合III族窒化物デバイスを含む。ヘテロ接合上に絶縁ゲートを有することも良く知られている。絶縁ゲートは、ゲート誘電体およびゲート電極を含む。
【０００４】
III族窒化物デバイスの製造中、ゲート誘電体の上にゲート電極のための開口を形成するために、エッチストップ体を堆積させ、エッチストップ体を選択的に取り除くことが必要であり得る。ゲート誘電体を傷つけずにエッチストップ体を完全に取り除くことは難しい。結果的に、ピンチオフまたはスレッシュホールド電圧の変動を引き起こすような好ましくない界面状態を引き起こす未処理のエッチストップ材が、ゲート誘電体上に残り得る。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発明の概要
本発明の目的は、ゲートのあるIII族窒化物デバイスおよび従来技術の欠点がない、デバイスの製造のためのプロセスを提供することである。
【課題を解決するための手段】
【０００６】
本発明に従うIII族窒化物パワー半導体デバイスは、III族窒化物活性ヘテロ接合と、活性ヘテロ接合上のゲート絶縁体と、ゲート絶縁体上のバリア体と、バリア体上に形成されたゲート伝導体と、活性へテロ接合に結合された第１パワー電極と、活性へテロ接合に結合された第２パワー電極とを含む。
【０００７】
バリア体の好ましい素材の１つは、TiNである。しかしながら、バリア体は、Ta、W、Si、Mo、Cr、Co、Pdまたは次の系、TiSiN、TaN、TaSiN、WN、WSiNおよびWBN、のうちの１つの合金から組成されてもよい。
【０００８】
本発明に従うIII族窒化物半導体デバイスの製造のための方法は、活性III族窒化物ヘテロ接合を含むIII族窒化物多層体の上に、ゲート誘電体を形成するステップと、ゲート誘電体上にバリア体を形成するステップと、ゲートバリア体上にゲート伝導体を形成するステップとを含む。
【０００９】
ゲート伝導体が一旦形成されると、短時間アニールが施される。バリア体は、プロセス中にゲート誘電体を保護し、ゲート伝導体を形成する素材がゲート誘電体内に拡散することを防止するために選択される。
【００１０】
バリア体の使用は、一定のピンチオフまたはスレッシュホールド電圧（Ｖｔｈ）、ドレン源の漏れの減少、マスク数およびプロセス工程の低減、スケーラビリティの向上、プロセスの簡素化およびアライメントの精度をもたらす。
【００１１】
本発明の第２の実施例に従うIII族窒化物パワー半導体デバイスにおいて、各パワー電極の角が、その接触抵抗を向上するために薄肉の絶縁体で塞がれる。したがって、第２の実施例に従うデバイスにおいて、パワー電極に隣接する各電界絶縁体は、パワー電極の下方に伸びるリップ部を含み、それによって、その角を塞ぐ。なお、第２の実施例において説明した向上点は、バリア体を用いずに実現されてもよく、ここで説明された利点をなお達成する。
【００１２】
本発明の他の特徴および利点は、添付の図面に言及する、発明の以下の説明から明らかになるであろう。
【図面の簡単な説明】
【００１３】
【図１Ａ】本発明の第１の実施例に従うIII族窒化物デバイスの断面図を示す。
【図１Ｂ】本発明の第２の実施例に従うIII族窒化物デバイスの断面図を示す。
【図１Ｃ】第２の実施例の変形例に従うIII族窒化物デバイスの断面図を示す。
【図２】本発明の第１の実施例に従うIII族窒化物デバイスの製造のためのプロセスにおいて選択された工程を示す。
【図３】本発明の第１の実施例に従うIII族窒化物デバイスの製造のためのプロセスにおいて選択された工程を示す。
【図４】本発明の第１の実施例に従うIII族窒化物デバイスの製造のためのプロセスにおいて選択された工程を示す。
【図５】本発明の第２の実施例に従うIII族窒化物デバイスの製造のためのプロセスにおいて選択された工程を示す。
【図６】本発明の第２の実施例に従うIII族窒化物デバイスの製造のためのプロセスにおいて選択された工程を示す。
【図７】本発明の第２の実施例に従うIII族窒化物デバイスの製造のためのプロセスにおいて選択された工程を示す。
【発明を実施するための形態】
【００１４】
図面の詳細な説明
図１Ａを参照して、本発明の第１の実施例に従うIII族窒化物パワー半導体デバイスは、基板２０の上に形成されたIII族窒化物多層体２１を含む。基板２０は、好ましくはシリコンから形成されるが、SiC、サファイアまたは、GaNなどのIII族窒化物半導体から形成されてもよい。多層体２１は、III族窒化物活性ヘテロ接合２１Ａを含む。活性ヘテロ接合２１Ａは、III族窒化物チャネル層２１Ｃ（たとえばGaN）の上に形成されたIII族窒化物バリア層２１Ｂ（たとえばAlGaN）を含む。周知のように、バリア層２１Ｂおよびチャネル層２１Ｃの厚さおよび組成物は、層２１Ｂおよび層２１Ｃのヘテロ接合に近いチャネル層２１Ｃ内において２次元電子ガス（２ＤＥＧ）が形成されるように選択される。デバイス中の電流は２ＤＥＧを介して伝わる。簡素化の目的で、ヘテロ接合は残りの図面中で具体的には説明されないが、各多層２１は、ここで説明されたIII族窒化物ヘテロ接合を含むことが理解されるべきである。さらに、たとえば、基板２０がIII族窒化物系に対して外来である（すなわち、III族窒化物半導体系のものではない）とき、III族窒化物多層２１は、基板２０とヘテロ接合２１Ａとの間に設けられる、III族窒化物遷移層（たとえばAlNを用いて形成される）およびIII族窒化物バッファ層（たとえばGaN層）を含んでもよい。たとえば、シリコンが基板の素材として用いられる場合。
【００１５】
本発明に従うデバイスは、ヘテロ接合２１Ｂにオーミックに結合された第１パワー電極
３０（たとえばソース電極）およびヘテロ接合２１Ａにオーミックに結合された第２パワー電極３０’（たとえばドレン電極）をさらに含み、これによって、電極３０、３０’の間を２ＤＥＧを介して電流が流れ得る。ゲート誘電体２７はヘテロ接合２１Ａ上に設けられ、デバイスの形式に基づいて２ＤＥＧを遮断する（デプレッションモード）または復元する（エンハンスモード）ために、ゲート伝導体３５がゲート誘電体２７を介して２ＤＥＧに容量結合され得る。
【００１６】
本発明のある局面によれば、バリア体４０は、ゲート伝導体３５およびゲート誘電体２７の間に配置される。バリア体４０およびゲート伝導体３５は、ともに導電性があり、デバイスのゲート電極を一体となって形成する。バリア体４０の好ましい素材の１つは、TiNである。しかしながら、バリア体４０は、Ta、W、Si、Mo、Cr、Co、Pdまたは次の合金系TiSiN、TaN、TaSiN、WN、WSiNおよびWBNのうちの１つの合金から組成されてもよい。
【００１７】
好ましい実施例に従うデバイスは、電界誘電体２５をさらに含む。各電界誘電体は、パワー電極３０、３０’およびゲート伝導体３５の間に配置される。示されるように、電界誘電体２５は、ゲート誘電体２７よりも厚い。また、好ましい実施例において、バリア体４０は、電界誘電体２５に沿って、電界誘電体２５の一部上をゲート誘電体２７から伸びる。ゲート伝導体３５もまた、電界誘電体２５上に伸びるバリア体４０の一部上に伸びる。なお、各電極３０、３０’もまた、隣接して配置された電界誘電体２５に沿って、電界誘電体２５の一部上に立つ。バリア体４０が、各々、電界誘電体２５と電極３０、３０’の一部との間で、電極３０、３０’の一部の下に随意に押し込められる。
【００１８】
図１Ｂを参照して、本発明の他の実施例によれば、電極（たとえば電極３０）に隣接する各電界誘電体２５は、電界誘電体２５の側壁から電極に向けて伸びるリップ部２５ａを含み得る。バリア体４０は、リップ２５ａ上から電界誘電体２５の側壁に沿って、電界誘電体上にある電極の部分の下の部分に向けて伸び得る。なお、電界誘電体２５の側壁同士の距離は、リップ部２５ａの終端同士の距離ｂよりも広い。
【００１９】
同様の数字は前述の実施例の同様の構成を特定する図１Ｃを参照して、第２の実施例に従うデバイスの変形例は、バリア体４０を含まない。
【００２０】
図２−４を参照して、第１の実施例に従うデバイスを製造するために、まず、厚肉電界誘電層が、基板２０上にある多層２１上に形成される。電界誘電層は、SiO2、Si3N4などの、多層２１上に堆積され得る素材を用いて形成されてもよい。電界誘電層の堆積の後、任意の所望の態様で、電界誘電層はその中に開口２６を含むように成形される。なお、電界誘電層の成形の結果、電界誘電体２５が形成される。開口２６が形成された後、ゲート誘電体２７が、多層２１上の各開口の底に形成される。ゲート誘電体２７は、SiO2、Si3N4などを用いて形成されてもよく、堆積などの処理を経て形成されてもよい。好ましくは、ゲート誘電体２７は、できる限り純粋なSi3N4体を得るためにSi3N4の減圧化学気相成長（LPCVD）を経て形成されてもよい。
【００２１】
次に、図３に示されるように、電界誘電体２５およびゲート誘電体２７に並んで、バリア体４０（たとえば、LPCVDによって成長したSi3N4上のTiN）が堆積される。バリア体４０を、スパッタリング、化学気相成長、電子ビーム蒸着、原子層堆積などの任意の所望の方法を用いて堆積するようにしてもよい。その後、図４に示されるように、開口２９が、バリア体４０およびその下の電界絶縁体２５を通って伸びるように形成される。各開口２９は、パワー電極、たとえばパワー電極３０、３０’を受けるためのものである。
【００２２】
次に、図１Ａに示された本発明の第１の実施例に従うデバイスを得るために、適切な素材（たとえばアルミニウム）層が図４に示される配列上に堆積され、成形され、そして配
列に短時間アニール（ＲＴＡ）が施される。なお、バリア体４０は、ＲＴＡ中に熱的に安定するように選択される。また、有利にも、バリア体４０は、ゲート伝導体からゲート誘電体２７への素材の拡散を防止する。
【００２３】
図５−７を参照して、代替的に、開口２６が造られるときと同時に開口２９が電界誘電層内に造られる。その後、ゲート誘電体２７が形成されるときと同時にリップ２５ａを形成するための絶縁体が開口２９の底に形成され、その後にバリア体４０が形成される。そして、バリア４０および誘電体２５ａの一部が、開口２９の底から除去され、リップ２５ａおよびバリア体４０が開口２９の底の上に形成される。そして、図１Ｂに示された本発明の第２の実施例に従うデバイスを得るために、適切な素材（たとえばアルミニウム）層が図６に示される構造上に堆積され、成形される。
【００２４】
図１Ｃに示される変形例に従うデバイスを得るために、図５−７に示されたプロセスから、バリア体４０の形成が省かれる。他の全ての局面において、図１Ｃに従うデバイスを得るためのプロセスは、本発明の第２の実施例のための上記した工程と同じである。
【００２５】
第２の実施例に従うデバイスにおいては、薄肉誘電体（誘電体リップ２５ａ）を有するためにオーミック接合抵抗が低くなる結果となりつつ、ゲート伝導体に隣接する厚肉電界誘電体を有するために、ゲートチャージが低減される（第１の実施例と同様に）。なお、第２の実施例に従うデバイスは、バリア層４０が無いように考案されてもよいが、それでも、低オーミック接合抵抗を有するという利点を含み得る。
【００２６】
なお、ここで開示された好ましい実施例において、リップ２５ａは、デバイスのゲート誘電体と同じ厚さを有してもよいが、機能性の観点から、リップ２５ａは、電界絶縁体よりも薄いことだけが要求される。また、リップ２５ａが一様の厚さを有することが好ましいが、本発明の範囲内にあるためにはリップ２５ａが一様の厚さを有することは必要でない。
【００２７】
さらに、ゲート伝導体３５およびパワー電極３０，３０’を、アルミニウムなどの金属から形成することが好ましいが、N+GaN、Si、Ge、P+GaNおよびN+GaNと金属物との組合せのうちの１つからゲート伝導体３５を形成することもまた可能である。
【００２８】
高ドープスパッタ堆積されたGaNは、良好なオーミック接合を形成し、パワー電極３０，３０’の一部として用いられ得る。スパッタ堆積された高ドープGaNは、ゲート伝導体として用いられる場合、パワー電極および伝導ゲート体のための良好なオーミック接合を形成するためのプロセスの融合を可能にするであろう。さらなる充実として、高ドープGaNのオーミック電極または高ドープGaNのゲート伝導体の上に形成されたアルミニウム体などの金属物は、その抵抗をさらに分路する。
【００２９】
本発明は、本発明の特定の実施例に関連して説明されたが、数多くの他の変形例、改良および他の用途が当業者にとって明らかである。したがって、本発明はここでの特定の開示によって限定されるのではなく、添付の特許請求の範囲によって限定されることが好ましい。
【図１Ａ】
0005491869.tif 000002
【図１Ｂ】
0005491869.tif 000003
【図１Ｃ】
0005491869.tif 000004
【図２】
0005491869.tif 000005
【図３】
0005491869.tif 000006
【図４】
0005491869.tif 000007
【図５】
0005491869.tif 000008
【図６】
0005491869.tif 000009
【図７】
0005491869.tif 000010