(57)【特許請求の範囲】
【請求項１】
走査信号を生成する走査線駆動部と、当該走査線駆動部が生成した走査信号を複数の画素に出力する複数の走査線とを備えた液晶表示装置であって、
上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されており、さらに、
上記走査信号を生成するためのパルス波である走査信号生成信号の立ち下がりを上記走査線群毎に傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されており、
上記電位制御回路は、
上記走査信号生成信号の立下りの傾斜角を決めるための可変抵抗と、
上記走査線駆動部に供給されている上記走査信号生成信号の電荷を引き抜くことで当該走査信号生成信号の電位を減少させる定電流回路とを備え、
上記定電流回路は、上記可変抵抗の抵抗値に対応して上記走査信号生成信号の電荷を引き抜く量を変化させることで上記走査信号生成信号の電位の減少量を変化させる
ことを特徴とする液晶表示装置。
【請求項２】
走査信号を生成する走査線駆動部と、当該走査線駆動部が生成した走査信号を複数の画素に出力する複数の走査線とを備えた液晶表示装置であって、
上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されており、さらに、
上記走査信号を生成するためのパルス波である走査信号生成信号の立ち下がりを上記走査線群毎に傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されており、
上記電位制御回路は、
上記走査信号生成信号の立下りの傾斜角を決めるための可変抵抗と、
上記走査線駆動部に供給されている上記走査信号生成信号の電荷を引き抜くことで当該走査信号生成信号の電位を減少させる定電流回路と、
上記定電流回路の動作状態と非動作状態とを切り換えるスイッチとを備えている
ことを特徴とする液晶表示装置。
【請求項３】
上記電位制御回路は、上記定電流回路の、動作状態と、非動作状態とを切り換えるスイッチを備えていることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、走査信号の立ち下がりの傾斜を制御することが可能な液晶表示装置に関する。
【背景技術】
【０００２】
近年、大型の液晶表示パネルが開発されている。大型の液晶表示パネルは、製造段階での検査工程で、低階調の同一色からなる検査用画面（いわゆるベタ画面）を表示したときに、液晶表示パネル内に部分的に輝度差が視認できる症状が発生する場合がある（以下、この症状を輝度ムラと称する）。【０００３】
大型パネルで、このような輝度ムラが発生する原因としては、ＴＦＴ基板の線幅・膜厚バラつき等の液晶表示パネルの製造バラツキが１枚の液晶表示パネル面内で発生しやすく、ＴＦＴ特性もしくは配線の寄生容量に起因する階調のバラツキが面内分布を持って発生するためである。特に、分割駆動パネルの場合は、顕著に輝度ムラが現れることがある。【０００４】
特許文献１には、表示パネルの輝度ムラを抑制するために、表示パネルを複数の領域に分割し、当該分割した領域ごとにゲートパルス幅を制御することが開示されている。【０００５】
図７は、特許文献１に記載の表示パネル１００、走査ドライバ１２０及び信号ドライバ１３０の配置位置の概略を示す図である。【０００６】
表示パネル１００の表示領域は、列方向に、走査ドライバ１２０から遠い順に、３つの領域Ａ、Ｂ、Ｃに分割されている。そして、領域Ａ、Ｂ、Ｃのそれぞれの走査ラインに印加される走査信号を、走査ドライバ１２０から遠い順に、走査信号Ｇ１〜Ｇｍ、Ｇｍ＋１〜Ｇ２ｍ、走査信号Ｇ２ｍ＋１〜Ｇ３ｍとする。【０００７】
図８は、表示パネル１００の走査ラインに印加される走査信号Ｇの波形を表す図である。【０００８】
図８に示すように、領域Ａの走査ラインに印加される走査信号Ｇ１〜Ｇｍのパルス幅Ｗａと比べて、領域Ｂの走査ラインに印加される走査信号Ｇｍ＋１〜Ｇ２のパルス幅Ｗｂの方が小さい。さらに、領域Ｂの走査ラインに印加される走査信号Ｇｍ＋１〜Ｇ２のパルス幅Ｗｂと比べて、領域Ｃの走査ラインに印加される走査信号Ｇ２ｍ＋１〜Ｇ３のパルス幅Ｗｃの方が小さい。【０００９】
図９は、表示パネル１００の各画素に印加される走査信号Ｇの信号波形の一例を表す図である。【００１０】
図９では、上から順に、領域Ａの各走査ラインＬｇに印加される信号波形、領域Ｂの各走査ラインＬｇに印加される信号波形、領域Ｃの各走査ラインＬｇに印加される信号波形を示している。なお、破線は、走査ドライバ１２０から出力された時点での走査信号Ｇの信号波形を示している。【００１１】
このように、表示パネル１００を分割した領域Ａ、Ｂ、Ｃ毎に、該領域の各走査ラインＬｇに印加される走査信号Ｇのパルス幅Ｗａ、Ｗｂ、Ｗｃが設定されることにより、表示パネル１００の各表示画素のＴＦＴがオン動作する時間ｔａ、ｔｂ、ｔｃをほぼ等しくしている。【００１２】
これにより、各表示画素への表示信号電圧の印加時間がほぼ均一となり、配線負荷の偏りによる表示画像の画質劣化を抑制している。【００１３】
特許文献２には、信号線、又は走査線を駆動するパルス波の立ち上がり又は立ち下がり部分の少なくとも一方に、パルス波のピーク値より低レベル値の領域を形成する液晶表示装置が開示されている。これにより、反転に伴うパルス波のなまり等による、表示ムラを防止している。【００１４】
特許文献３には、走査信号の立ち下がり部分の波形を傾斜させることで、走査信号の立ち下がり部分の波形を鈍りにくくする液晶表示装置が開示されている。【００１５】
図１０は、特許文献３の液晶表示装置の構成を表す図である。【００１６】
図１０に示すように、液晶表示装置４００は、液晶表示パネル４０１と、映像信号線Ｓ４００と、走査信号線Ｇ４００と、映像信号線駆動回路２００−１・２００−２と、走査信号線駆動回路３００−１〜３と、コントロール回路６００と、を備えている。【００１７】
図１１は、映像信号線駆動回路２００−１・２００−２と、走査信号線駆動回路３００−１〜３と、コントロール回路６００とから出力される波形を表す図である。【００１８】
図１２は、走査信号線駆動回路３００−１〜３の構成を表す図である。【００１９】
コントロール回路６００は、映像信号線駆動回路２００−１・２００−２と、走査信号線駆動回路３００−１〜３とを動作させるためのクロック信号ＧＣＫ４００及び周期信号Ｓｔｃ４００を生成する。【００２０】
映像信号線駆動回路２００−１及び２は、クロック信号ＧＣＫ４００を用いて、外部から入力してくる映像信号を映像信号線Ｓ４００に対して印加する。走査信号線駆動回路３００−１〜３は、クロック信号ＧＣＫ４００及び周期信号Ｓｔｃ４００を用いて走査信号ＶＧ４００を生成し、走査信号線Ｇ４００に印加する。【００２１】
走査信号線駆動回路３００−１は、内部モジュレーション部３１０−１と、走査信号線駆動部３１５−１とを含む。内部モジュレーション部３１０−１は、電位Ｖｇｈ及び中間信号Ｖｃｔ４００に基づいて、駆動信号ＶＭ１００を生成する。走査信号線駆動部３１５−１は、内部モジュレーション部３１０−１が生成した駆動信号ＶＭ４００に基づいて走査信号ＶＧ４００を生成する。【００２２】
このように、走査信号ＶＧ４００の立ち下がり部分が傾斜しているので、走査信号ＶＧ４００の立ち下がりが鈍りにくく、表示品位の低下を防止している。【００２３】
さらに、走査信号線駆動回路３００−１〜３の内部配線が、信号配線３０５により接続されている。これにより、当該内部配線に印加される駆動信号ＶＭ１００〜３００のそれぞれの波形が平均化される。つまり、駆動信号ＶＭ１００〜ＶＭ３００のそれぞれの傾斜部分の傾きが略等しくなる。これにより、表示エリア毎に表示品位が異なることを防止している。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】日本国公開特許公報「特開２００７‐１５６０８０号公報（２００７年６月２１日公開）」
【特許文献２】日本国公開特許公報「特開平５‐４６１２８号公報（１９９３年２月２６日公開）」
【特許文献３】国際公開公報ＷＯ２００７/０５２４０８号（２００７年５月１０日国際公開）
【発明の概要】
【発明が解決しようとする課題】
【００２５】
しかしながら、特許文献１は、ゲートパルス幅自体を変更するものであって、ゲート信号（走査信号）の立ち下がりを調整することはできない。【００２６】
特許文献２は、表示パネルの領域毎に、パルス波の鈍りを調整することができず、このため、表示パネルの領域毎に輝度ムラを防止することができない。【００２７】
特許文献３では、複数の走査信号線駆動回路３００−１〜３を信号配線３０５で接続することにより、各駆動回路で生成された駆動信号ＶＭ１００〜ＶＭ３００のバラツキを抑制することはできるが、液晶表示パネル４０１の寄生容量等の面内バラツキによる輝度ムラを抑制することはできない。【００２８】
特に、大型の表示パネルの場合、表示パネルの製造バラツキが１枚のパネル面内で発生するため、階調バラツキが面内分布を持って発生することがある。このような階調バラツキは、特に分割駆動のパネルでは、その端面で、輝度ムラとして視認されやすい。【００２９】
この場合、階調バラツキのパネル特性が面内分布を持つため、液晶表示装置４００で、走査信号ＶＧ４００の立ち下がり部分の傾斜を調整しても、液晶表示パネル４０１全体として、走査信号ＶＧ４００の立ち下がり部分の傾斜がシフトするだけで、液晶表示パネル４０１の面内の階調バラツキ、つまり輝度ムラは低減できないという課題が生じる。【００３０】
本発明は、上記の問題点を解決するためになされたもので、その目的は、走査線群毎に走査信号の立ち下がりを調整することで、表示領域毎に輝度ムラが発生することを防止することである。
【課題を解決するための手段】
【００３１】
上記の課題を解決するために、本発明の液晶表示装置は、走査信号を生成する走査線駆動部と、当該走査線駆動部が生成した走査信号を複数の画素に出力する複数の走査線とを備えた液晶表示装置であって、上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されており、さらに、パルス波からなり、上記走査信号を生成するための走査信号生成信号の立ち下がりを上記走査線群毎に傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されていることを特徴としている。【００３２】
上記構成によると、上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されている。このため、一つの走査線駆動部により駆動される走査線の本数を低減することができるので、走査線に出力される走査信号の立下りが鈍ることを防止することができる。【００３３】
上記構成によると、パルス波からなり、上記走査信号を生成するための走査信号生成信号の立ち下がりを傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されている。【００３４】
このため、上記走査線駆動部は、上記電位制御回路によって、立下りが傾斜されたパルス波からなる走査信号生成信号を取得する。そして、走査線駆動部は、当該取得した走査信号生成信号から走査信号を生成する。このため、走査線駆動部が生成した走査信号のパルス波の形状も、傾斜した立下りを有する形状となる。このように、走査線駆動部によって生成された走査信号は、立下りが傾斜したパルス波の形状を有するので、立下りを鈍り難くすることができる。【００３５】
上記構成によると、電位制御回路は、走査信号生成信号の立下りを、上記走査線群毎に傾斜させる。このため、複数の走査線群のそれぞれに形成される寄生容量等に応じて、走査信号生成信号の立下りの傾斜を最適化することができるので、各走査線に出力される走査信号の立下りの傾斜部分が、走査線群毎にバラつくことを防止することができる。【００３６】
このように、走査線群毎に走査信号の立ち下がりを調整することで、表示領域毎に輝度ムラが発生することを防止する液晶表示装置を提供することができる。
【発明の効果】
【００３７】
本発明の液晶表示装置は、走査信号を生成する走査線駆動部と、当該走査線駆動部が生成した走査信号を複数の画素に出力する複数の走査線とを備えた液晶表示装置であって、上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されており、さらに、パルス波からなり、上記走査信号を生成するための走査信号生成信号の立ち下がりを上記走査線群毎に傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されている。【００３８】
これにより、走査線群毎に走査信号の立ち下がりを調整することで、表示領域毎に輝度ムラが発生することを防止する液晶表示装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【００３９】
【図１】本発明の液晶表示装置の構成を示す図である。
【図２】本発明の液晶表示装置のスロープ調整回路の構成を表す回路図である。
【図３】本発明の液晶表示装置のスロープ調整回路及び走査線駆動回路に入出力される信号を表す図である。
【図４】スロープ調整回路から出力される高電位信号の波形を表す図である。
【図５】液晶表示パネルの検査工程で、低階調の同一色からなる検査用画面を表示した場合の様子を表す図である。
【図６】輝度ムラが発生している液晶表示パネルの表示画面を表す図である。
【図７】従来の表示パネル、走査ドライバ及び信号ドライバの配置位置の概略を示す図である。
【図８】従来の表示パネルの走査ラインに印加される走査信号の波形を表す図である。
【図９】従来の表示パネルの各画素に印加される走査信号の信号波形の一例を表す図である。
【図１０】従来の液晶表示装置の構成を表す図である。
【図１１】従来の液晶表示装置の映像信号線駆動回路と、走査信号線駆動回路と、コントロール回路とから出力される波形を表す図である。
【図１２】従来の液晶表示装置の走査信号線駆動回路の構成を表す図である。
【発明を実施するための形態】
【００４０】
以下、本発明の実施の形態について、詳細に説明する。
【００４１】
（液晶表示装置の構成）
図１に、本実施形態に係る液晶表示装置１の構成を示す。
【００４２】
液晶表示装置１は、液晶表示パネル２と、液晶表示パネル２に形成された各回路に信号を出力し、液晶表示パネル２の画素の駆動を制御する制御回路８とを備えている。
【００４３】
液晶表示パネル２は、表示領域３と、走査線（ゲート線）駆動回路（走査線駆動部）５ａ・５ｂと、信号線（ソース線）駆動回路６と、補助容量線駆動回路７とを備えている。
【００４４】
液晶表示パネル２は、ガラス基板上にアモルファスシリコンや多結晶シリコン、ＣＧシリコン、微結晶シリコンなどを用いて表示領域３、複数の走査線（ゲートバスライン）Ｇ１ａ・Ｇ１ｂ、Ｇ２ａ・Ｇ２ｂ、…、Ｇｉａ・Ｇｉｂ（ｉは１〜Ｉまでの自然数）、複数の信号線（ソースバスライン）Ｓ１、Ｓ２、…、Ｓｊ（ｊは１〜Ｊまでの自然数）、補助容量線（Ｃｓバスライン）ＣｓＨ１・ＣｓＬ１、ＣｓＨ２・ＣｓＬ２、…、ＣｓＨｋ・ＣｓＬｋ（ｋは１〜Ｋまでの自然数）、走査線駆動回路５ａ・５ｂ、信号線駆動回路６、及び補助容量線駆動回路７が作り込まれたアクティブマトリクス型の配線基板と、液晶層を介して、配線基板と対向配置される対向基板とを備える表示パネルである。
【００４５】
表示領域３は、複数の画素ＰＩＸがマトリクス状に配置された領域である。画素ＰＩＸは、画素ＰＩＸの選択素子であるＴＦＴ素子１１、液晶容量及び補助容量１２を備えている。
【００４６】
ここで、本実施の形態では、走査線Ｇ１ａ・Ｇ１ｂ、Ｇ２ａ・Ｇ２ｂ、…、ＧＩａ・ＧＩｂのうち、紙面上半分に配されている画素ＰＩＸのそれぞれと接続されている走査線を走査線群Ｇｉａと称し、紙面下半分に配されている画素ＰＩＸのそれぞれと接続されている走査線を走査線群Ｇｉｂと称する。
【００４７】
信号線Ｓｊが延びる方向を垂直方向とすると、信号線駆動回路６に近い側から順に、走査線群Ｇｉａと、走査線群Ｇｉｂとが並んで配されている。
【００４８】
ＴＦＴ素子１１のゲート電極ｇは走査線群Ｇｉａ、又は走査線群Ｇｉｂに接続されており、ＴＦＴ素子１１のソース電極ｓは信号線Ｓｊに接続されている。ＴＦＴ素子１１のドレイン電極ｄは、液晶容量及び補助容量１２と接続されている。そして補助容量１２は、補助容量線ＣｓＨｋ、及び補助容量線ＣｓＬｋと接続されている。
【００４９】
なお、対向基板上であって、液晶層を介して補助容量１２と対向する領域には対向電極が配置されている。
【００５０】
走査線駆動回路５ａ・５ｂと、信号線駆動回路６と、補助容量線駆動回路７とは、制御回路８から出力されてくる信号によって、制御されるものである。
【００５１】
信号線駆動回路６は、表示領域３に対して、各信号線Ｓｊの延びる方向の一方向に隣接する領域に設けられている。信号線駆動回路６は、液晶表示パネル２に１つ形成されており、信号線駆動回路６に各信号線Ｓｊが接続されている。信号線駆動回路６は、制御回路８からの制御信号に基づいて、各信号線Ｓｊのそれぞれにデータ信号を供給する。
【００５２】
各信号線Ｓｊは、途中で分割されず、信号線駆動回路６から最も遠い位置に配されている画素ＰＩＸまで延びて接続されている。このように、液晶表示装置１では、液晶表示パネル２に１つ形成された信号線駆動回路６により、信号線駆動回路６から最も遠い位置に形成された画素ＰＩＸの駆動制御がなされている。
【００５３】
補助容量線駆動回路７は、表示領域３に対して、各補助容量線ＣｓＨｋ・ＣｓＬｋの延びる方向の一方向に隣接する領域に設けられている。補助容量線駆動回路７は液晶表示パネル２に１つ形成されており、表示領域３を介して、走査線駆動回路５ａ・５ｂと対向して配されている。補助容量線駆動回路７に各補助容量線ＣｓＨｋ・ＣｓＬｋが接続されている。補助容量線駆動回路７は、制御回路８からの制御信号に基づいて、各補助容量線ＣｓＨｋ・ＣｓＬｋのそれぞれに補助容量駆動信号を供給する。
【００５４】
補助容量線ＣｓＨｋは、補助容量１２にハイ（Ｈｉｇｈ）の電圧信号を供給するための配線である。補助容量線ＣｓＬｋは、補助容量１２にロウ（Ｌｏｗ）の電圧信号を供給するための配線である。
【００５５】
各補助容量線ＣｓＨｋ・ＣｓＬｋは、途中で分割されず、補助容量線駆動回路７から最も遠い位置に配されている画素ＰＩＸまで延びて接続されている。このように、液晶表示装置１では、液晶表示パネル２に１つ形成された補助容量線駆動回路７により、補助容量線駆動回路７から最も遠い位置に形成された画素ＰＩＸの補助容量１２の制御がなされている。
【００５６】
なお、このように、表示領域３に形成された全ての画素ＰＩＸを、１つの信号線駆動回路６、補助容量線駆動回路７で駆動制御を行なう液晶表示パネル２を分割駆動していない液晶表示パネルと称する場合がある。
【００５７】
走査線駆動回路５ａ・５ｂは、ゲート信号（走査信号）を生成するものである。液晶表示装置１では、走査線駆動回路５ａと、走査線駆動回路５ｂとが、液晶表示パネル２に１つずつ、合計２つの走査線駆動回路が形成されており、表示領域３を介して、補助容量線駆動回路７と対向して配されている。
【００５８】
走査線駆動回路５ａは、表示領域３に対して、走査線群Ｇｉａの延びる方向の一方向に隣接する領域に設けられている。走査線駆動回路５ｂは、表示領域３に対して、走査線群Ｇｉｂの延びる方向の一方向に隣接する領域に設けられている。
【００５９】
走査線駆動回路５ａ・５ｂは、複数個に分けて画素ＰＩＸを駆動できるように配置されており、走査線群Ｇｉａ・Ｇｉｂ毎にそれぞれ配されている。走査線駆動回路５ａに走査線群Ｇｉａが接続されており、走査線駆動回路５ｂに走査線群Ｇｉｂが接続されている。
【００６０】
走査線駆動回路５ａは、表示領域３に形成された画素ＰＩＸのうち、上半分の画素ＰＩＸの駆動を制御するものである。走査線駆動回路５ｂは、表示領域３に形成された画素ＰＩＸのうち、下半分の画素ＰＩＸの駆動を制御するものである。
【００６１】
走査線群Ｇｉａ・Ｇｉｂは、途中で分割されず、走査線駆動回路５ａ・５ｂから最も遠い位置に配されている画素ＰＩＸまで延びて接続されている。このように、液晶表示装置１では、液晶表示パネル２に形成された走査線駆動回路５ａ・５ｂにより、走査線駆動回路５ａ・５ｂから最も遠い位置に形成された画素ＰＩＸのゲート電極ｄの制御がなされる。
【００６２】
走査線駆動回路５ａは、制御回路８からの制御信号に基づいて、各走査線群Ｇｉａのそれぞれにゲート信号を供給する。走査線群Ｇｉａは、走査線駆動回路５ａから出力されたゲート信号を、表示領域３に形成された画素ＰＩＸのうち、上半分の画素ＰＩＸに出力する。
【００６３】
走査線駆動回路５ｂは、制御回路８からの制御信号に基づいて、各走査線群Ｇｉｂのそれぞれにゲート信号を供給する。走査線群Ｇｉｂは、走査線駆動回路５ｂから出力されたゲート信号を、表示領域３に形成された画素ＰＩＸのうち、下半分の画素ＰＩＸに出力する。
【００６４】
ここで、走査線駆動回路５ａ・５ｂは、傾斜した立下り（スロープ）を有するパルス波形からなるゲート信号を走査線群Ｇｉａ・Ｇｉｂに出力する。
【００６５】
このような、ゲート信号又はゲート信号を生成するための高電位信号（走査信号生成信号）ＶＧＨ１・ＶＧＨ２のパルス波形のうち、立下りが傾斜した、すなわち、立下りの電位が直線的に傾斜して減少することをゲートスロープ（立ち下がりの傾斜部分）と称する。また、ゲートスロープを有する波形をゲートスロープ波形と称する。
【００６６】
走査線駆動回路５ａ・５ｂは、スロープ調整回路１５ａ・１５ｂから、高電位（走査信号生成信号）ＶＧＨ１を取得し、当該取得した高電位信号ＶＧＨ１からゲート信号を生成する。そして、走査線駆動回路５ａ・５ｂは、生成したゲート信号を、それぞれ接続されている走査線群Ｇｉａ又は走査線群Ｇｉｂに出力する。
【００６７】
走査線駆動回路５ａ・５ｂは、スロープ調整回路１５ａ・１５ｂから取得する高電位信号ＶＧＨ１・ＶＧＨ２もゲートスロープ波形となっている。走査線駆動回路５ａ・５ｂは、ゲートスロープ波形となっている高電位信号ＶＧＨ１・ＶＧＨ２から、ゲート信号を生成するので、当該生成されたゲート信号もゲートスロープ波形となる。
【００６８】
スロープ調整回路（電位制御回路）１５ａ・１５ｂは、走査線駆動回路５ａ・５ｂのそれぞれの前段に配されている。すなわち、スロープ調整回路１５ａは、制御回路８と、走査線駆動回路５ａとの間に配されており、スロープ調整回路１５ｂは、制御回路８と、走査線駆動回路５ｂとの間に配されている。
【００６９】
スロープ調整回路（電位制御回路）１５ａ・１５ｂは、ゲート信号を生成するためのパルス波からなる高電位（走査信号生成信号）ＶＧＨを取得し、当該取得した高電位（走査信号生成信号）ＶＧＨ１・ＶＧＨ２の立下りを、走査線群Ｇｉａ毎、及び走査線群Ｇｉｂ毎に傾斜させるものである。そして、スロープ調整回路１５ａ・１５ｂは、走査線群Ｇｉａ毎、及び走査線群Ｇｉｂ毎に傾斜させた高電位ＶＧＨ１・ＶＧＨ２を、後段の走査線駆動回路５ａ・５ｂに出力する。
【００７０】
スロープ調整回路１５ａ・１５ｂは、一方の電圧波形を基準に他方の電圧波形を調整できる構成となっている。すなわち、スロープ調整回路１５ａ（走査線駆動回路５ａ）から出力される電圧波形を基準にスロープ調整回路１５ｂから出力される電圧波形を調整、もしくは、スロープ調整回路１５ｂ（走査線駆動回路５ｂ）から出力される電圧波形を基準に走査線駆動回路５ａから出力される電圧波形を調整できるような構成となっている。なお、このスロープ調整回路１５ａ・１５ｂについて、詳細は後述する。
【００７１】
このように液晶表示装置１では、走査線駆動回路５ａ・５ｂが、走査線群Ｇｉａ・Ｇｉｂ毎にそれぞれ配されている。このため、一つの走査線駆動回路５ａ又は走査線駆動回路５ｂにより駆動される走査線の本数を低減することができるので、走査線に出力されるゲート信号の立下りが鈍ることを防止することができる。
【００７２】
また、液晶表示装置１は、パルス波からなり、ゲート信号（走査信号）を生成するための高電位ＶＧＨ１・ＶＧＨ２の立ち下がりを傾斜させるスロープ調整回路１５ａ・１５ｂが、走査線駆動回路５ａ・５ｂのそれぞれの前段に配されている。このため、走査線駆動回路５ａ・５ｂは、スロープ調整回路１５ａ・１５ｂによって、立下りが傾斜されたパルス波、すなわちゲートスロープ波形からなる高電位信号ＶＧＨ１・ＶＧＨ２を取得する。
【００７３】
そして、走査線駆動回路５ａ・５ｂは、当該取得した高電位信号ＶＧＨ１・ＶＧＨ２から、ゲート信号を生成する。このため、走査線駆動回路５ａ・５ｂが生成したゲート信号のパルス波の形状も、傾斜した立下りを有する形状、すなわちゲートスロープ波形となる。
【００７４】
このように、走査線駆動回路５ａ・５ｂによって生成されたゲート信号は、立下りが傾斜したゲートスロープ波形を有するので、立下りを鈍り難くすることができる。
【００７５】
また、スロープ調整回路１５ａ・１５ｂは、高電位信号ＶＧＨ１・ＶＧＨ２の立下りを、走査線群Ｇｉａ・Ｇｉｂ毎に傾斜させる。このため、複数の走査線群Ｇｉａ・Ｇｉｂ毎のそれぞれに形成される寄生容量等に応じて、高電位信号ＶＧＨ１・ＶＧＨ２の立下りの傾斜を最適化することができるので、各走査線に出力されるゲート信号の立下りの傾斜部分が、走査線群Ｇｉａ・Ｇｉｂ毎にバラつくことを防止することができる。
【００７６】
このように液晶表示装置１では、走査線駆動回路５ａ・５ｂ及びスロープ調整回路１５ａ・１５ｂをそれぞれ複数準備して、液晶表示パネル２の面内をいくつかの領域に分割し、各々ゲートスロープ波形を調整することで、面内分布を持つ階調バラツキを低減する。
【００７７】
また、ゲートスロープ波形の調整は、上記複数の領域のいずれかの電圧波形を基準にして、他のゲートスロープ波形を調整することでも、階調バラツキ（すなわち輝度ムラ）を低減できる。
【００７８】
従って、液晶表示装置１によると、走査線群Ｇｉａ・Ｇｉｂ毎にゲート信号の立ち下がりの傾斜部分を調整することで、表示領域毎に輝度ムラが発生することを防止することができる。
【００７９】
また、複数のスロープ調整回路１５ａ・１５ｂは、それぞれ毎に、高電位信号ＶＧＨ１・ＶＧＨ２の立下りを傾斜させ、当該立下りを傾斜させた高電位信号ＶＧＨ１・ＶＧＨ２を、走査線駆動回路５ａ・５ｂに出力する。これにより、走査線駆動回路５ａ・５ｂは、各走査線群Ｇｉａ・Ｇｉｂ毎に、ゲート信号の立ち下がりを傾斜させることができる。このため、各走査線に出力されるゲート信号の立下りの傾斜部分を均一にすることができる。
【００８０】
このように、液晶表示装置１によると、ゲート信号を、立ち下がりが傾斜したゲートスロープ波形とすることで、ゲート信号のＯＮ（オン）時間を変えることができる。
【００８１】
ここで、特許文献１では、図９で示したように、走査信号Ｇの幅を調整することで、走査信号Ｇのオン時間を変えている。このため、特許文献１では、各領域Ａ、Ｂ、Ｃで、走査信号Ｇの波形が異なることになる。これにより、特許文献１では、最適な電圧に設定された対向電圧に面内分布が生じ、フリッカが発生しやすくなる。
【００８２】
一方、液晶表示装置１によると、上述したように、各走査線群Ｇｉａ・Ｇｉｂ毎に、ゲート信号の立ち下がりを調整することができるので、表示領域毎に、ゲート信号の波形のバラツキを防止することができる。このため、液晶表示装置１によると、最適な電圧に設定された対向電圧に面内分布が生じることを防止することができるので、フリッカが発生することを防止することができる。
【００８３】
このように、特許文献１のように、表示領域毎に走査信号Ｇの幅を異ならせる場合と比べて、液晶表示装置１では、表示領域毎にゲート信号の波形を揃えることができるので、表示品位を向上させることができる。
【００８４】
（ゲート波形のスロープ調整回路）
次に、図２を用い、走査線駆動回路５ａ・５ｂそれぞれの前段に設けられるスロープ調整回路（電位制御回路）１５ａ・１５ｂの回路構成について説明する。
【００８５】
図２は、スロープ調整回路１５ａ・１５ｂの構成を表す回路図である。
【００８６】
スロープ調整回路１５ａと、スロープ調整回路１５ｂとは同じ回路構成なので、対応する部材を合せて説明する。
【００８７】
スロープ調整回路１５ａ・１５ｂは、複数の抵抗と、可変抵抗からなるＤＣＰ（デジタルポテンショメータ）であるデジタルポテンショメータ（可変抵抗）Ｒ‐ＤＣＰ１・Ｒ‐ＤＣＰ２と、抵抗として機能する定電流回路ＶＲ１・ＶＲ２と、電界効果トランジスタであるトランジスタ（スイッチ）ＦＥＴ１・２と、ｎｐｎ型のトランジスタＱ１１・Ｑ２１と、ダイオードＤ１・Ｄ２とを備えている。
【００８８】
定電流回路ＶＲ１・ＶＲ２は、オペアンプであるオペアンプＯＰ１・ＯＰ２と、ｎｐｎ型のトランジスタＱ１２・Ｑ２２と、抵抗Ｒ１５・Ｒ２５とを備えている。
【００８９】
抵抗Ｒ１１・Ｒ２１と、抵抗Ｒ１２・Ｒ２２と、抵抗Ｒ１３・Ｒ３３との３つの抵抗はは直列に接続されている。抵抗Ｒ１１・Ｒ２１の一方の端子は、制御回路８と接続されており、この抵抗Ｒ１１・Ｒ２１の一方の端子に、電源電圧Ｖｃｃが印加される。抵抗Ｒ１３・Ｒ２３の抵抗Ｒ１２・Ｒ２２と接続されている側と逆側の端子は接地されている。なお、抵抗Ｒ１２は、抵抗値が固定された抵抗であってもよく、後述するように、抵抗値を変更することが可能な可変抵抗であってもよい。
【００９０】
デジタルポテンショメータ（可変抵抗）Ｒ‐ＤＣＰ１・Ｒ‐ＤＣＰ２は、ゲートスロープ抵抗値となるトランジスタＱ１２・Ｑ２２のＯＮ（オン）抵抗を調整するためのものである。デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２により、高電位信号ＶＧＨ１・ＶＧＨ２の立下りの傾斜角（すなわち、高電位信号ＶＧＨ１・ＶＧＨ２の立下りの傾斜の度合い）を決めることができる。
【００９１】
この、デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２の抵抗値を変更することで、高電位信号ＶＧＨ１・ＶＧＨ２の立下りの傾斜角を決めることができる。このため、容易に、各走査線に出力されるゲート信号の立下りの傾斜を均一にすることができる。
【００９２】
デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２は、抵抗と、当該抵抗の抵抗値を調整するためのステップＲＷ１・ＲＷ２とを備えている。デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２は、例えば電子式可変抵抗等の半固定抵抗である。
【００９３】
なお、デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２のように、高電位信号ＶＧＨ１・ＶＧＨ２の立下りの傾斜角を決めるために設ける抵抗は、可変抵抗であればよく、デジタルポテンショメータに限定されない。例えば、デジタル式でなく、アナログ式の可変抵抗であってもよい。
【００９４】
デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２は、内部に備える抵抗と、抵抗Ｒ１２・Ｒ２２とが並列となるように接続されている。デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２の抵抗を可変するためのステップＲＷ１・ＲＷ２は、定電流回路ＶＲ１・ＶＲ２を構成するオペアンプＯＰ１・ＯＰ２の非反転（＋）入力端子と接続されている。
【００９５】
ここで、ステップＲＷ１・ＲＷ２とオペアンプＯＰ１・ＯＰ２の非反転入力端子とを接続する配線を配線Ａ１・Ａ２とする。また配線Ａ１・Ａ２に印加されている電圧を電圧ＶＡ１・ＶＡ２とする。
【００９６】
電圧Ａ１・Ａ２の調整範囲は、抵抗Ｒ１１・Ｒ２１、抵抗Ｒ１２・Ｒ２２、抵抗Ｒ１３・Ｒ２３、及びデジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２のそれぞれの抵抗値によって決まる。通常、抵抗Ｒ‐ＤＣＰ１・Ｒ‐ＤＣＰ２の抵抗値は、抵抗Ｒ１１・Ｒ２１、抵抗Ｒ１２・Ｒ２２、抵抗Ｒ１３・Ｒ２３の抵抗値に比べて十分大きな値となるように設定する。
【００９７】
デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２の可変抵抗の一方の端子は、抵抗Ｒ１１・Ｒ２１の他方の端子及び抵抗Ｒ１２・Ｒ２２の一方の端子と接続されている。この抵抗Ｒ１１・Ｒ２１の他方の端子と、抵抗Ｒ１２・Ｒ２２の一方の端子との接続点での電圧を電圧ＲＨ１・ＲＨ２とする。
【００９８】
デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２の可変抵抗の他方の端子は、抵抗Ｒ１２・Ｒ２２の他方の端子及び抵抗Ｒ１３・Ｒ２３の一方の端子と、オペアンプＯＰ１・ＯＰ２の反転（‐）入力端子とを接続する配線と接続されている。この抵抗Ｒ１２・Ｒ２２の他方の端子と、抵抗Ｒ１３・Ｒ２３の一方の端子との、接続点での電圧を電圧ＲＬ１・ＲＬ２とする。
【００９９】
デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２の可変抵抗のステップＲＷ１・ＲＷ２を制御することで、電圧ＶＡ１・ＶＡ２の値を電圧ＲＨ１・ＲＨ２と、電圧ＲＬ１・ＲＬ２との間の値で制御することが可能である。
【０１００】
定電流回路ＶＲ１・ＶＲ２は、高電位信号ＶＧＨの電位を減少させるものである。定電流回路ＶＲ１・ＶＲ２は、走査線駆動回路５ａ・５ｂに印加される高電位信号ＶＧＨを引き抜くための抵抗として機能する。これにより、高電位信号ＶＧＨ１・ＶＧＨ２の立下りを傾斜させることができる。
【０１０１】
なお、高電位信号ＶＧＨは、ゲート信号を生成するための高電位側の信号であってパルス波形からなる。スロープ調整回路１５ａ・１５ｂは、この高電位信号ＶＧＨが入力されると、当該高電位信号ＶＧＨのパルス波形から、ゲートスロープ波形である高電位信号ＶＧＨ１・ＶＧＨ２を生成して、走査線駆動回路５ａ・５ｂに出力する。
【０１０２】
定電流回路ＶＲ１・ＶＲ２では、オペアンプＯＰ１・ＯＰ２の出力端子と、トランジスタＱ１２・Ｑ２２のベース端子とが接続されることで、オペアンプＯＰ１・ＯＰ２とトランジスタＱ１２・Ｑ２２とが直列に接続されている。
【０１０３】
また、トランジスタＱ１２・Ｑ２２のエミッタは、抵抗Ｒ１５・Ｒ２５の一方の端子と接続されていると共に、オペアンプＯＰ１・ＯＰ２の反転入力端子と、抵抗Ｒ１２・Ｒ２２の他方の端子及び抵抗Ｒ１３・Ｒ２３の一方の端子とを接続する配線に接続されている。このトランジスタＱ１２・Ｑ２２のエミッタと、抵抗Ｒ１５・Ｒ２５の一方の端子とを接続する配線を配線Ｂ１・Ｂ２とする。また、配線Ｂ１・Ｂ２に印加される電圧を電圧ＶＢ１・ＶＢ２とする。
【０１０４】
トランジスタＦＥＴ１・ＦＥＴ２は、ｎ型チャネル型の電界効果トランジスタである。トランジスタＦＥＴ１・ＦＥＴ２は、定電流回路ＶＲ１・ＶＲ２をＯＮ（オン）状態（動作状態）又はＯＦＦ（オフ）状態（非動作状態）に切り換えるスイッチとして機能する。トランジスタＦＥＴ１・ＦＥＴ２のＯＮ・ＯＦＦ状態を切り換えることで、高電位信号ＶＧＨの電位を減少させるか否かを選択することができるので、高電位信号ＶＧＨ１・ＶＧＨ２の電位の制御を行うことができる。
【０１０５】
なお、以下の説明では、トランジスタＦＥＴ１・ＦＥＴ２をＧＳスイッチと称する場合がある。
【０１０６】
トランジスタＦＥＴ１・ＦＥＴ２のゲート端子は制御回路８と接続されており、ソース端子は接地されており、ドレイン端子は抵抗Ｒ１５・Ｒ２５の他方の端子と接続されている。
【０１０７】
抵抗Ｒ１４・Ｒ２４と、トランジスタＱ１１・Ｑ２１と、ダイオードＤ１・Ｄ２とは、互いに並列に接続されている。
【０１０８】
抵抗Ｒ１４・Ｒ２４の一方の端子は、制御回路８と接続されていると共に、トランジスタＱ１１・Ｑ２１のコレクタ端子とも接続されている。この抵抗Ｒ１４・Ｒ２４の一方の端子に、制御回路８から、高電位信号ＶＧＨが印加される。
【０１０９】
抵抗Ｒ１４・Ｒ２４の他方の端子は、トランジスタＱ１１・Ｑ２１のベース端子、及びダイオードＤ１・Ｄ２のカソードと接続されていると共に、トランジスタＱ１２・Ｑ２２のコレクタ端子とも接続されている。
【０１１０】
トランジスタＱ１１・Ｑ２１のエミッタ端子は、ダイオードＤ１・Ｄ２のアノードと接続されていると共に、走査線駆動回路５ａ・５ｂと接続されている。
【０１１１】
このように構成されたスロープ調整回路１５ａ・１５ｂは、制御回路８から走査線用高電圧ＶＧＨが出力されると、当該走査線用高電圧ＶＧＨからゲートスロープ波形を生成し、当該生成したゲートスロープ波形を走査線駆動回路５ａ・５ｂに出力する。
【０１１２】
（スロープ調整回路の動作説明）
次に、図２、３を用いて、スロープ調整回路１５ａ・１５ｂの回路の動作の説明をする。
【０１１３】
図３は、スロープ調整回路１５ａ・１５ｂ、及び走査線駆動回路５ａ・５ｂに入出力される信号を表す図である。
【０１１４】
まず、スロープ調整回路１５ａの動作を説明する。なお、スロープ調整回路１５ｂの動作も同様であるので、スロープ調整回路１５ｂのみの動作の説明は省略する。
【０１１５】
スロープ調整回路１５ａから出力されるゲートスロープ波形又はスロープ調整回路１５ｂから出力されるゲートスロープ波形のうち、いずれのゲートスロープを調整しても良い。ここでは、スロープ調整回路１５ａから出力されるゲートスロープを固定して、スロープ調整回路１５ｂから出力されるゲートスロープを調整する場合について説明する。
【０１１６】
図３の（ａ）は、トランジスタＦＥＴ１に入力されるパルス信号Ｐｓを表す図である。
【０１１７】
まず、図３の（ａ）に示すように、水平同期信号に合わせたパルス信号Ｐｓを、制御回路８から、ＧｓスイッチであるトランジスタＦＥＴ１のゲート端子に入力する。トランジスタＦＥＴ１に入力するパルス信号Ｐｓの振幅は、Ｌ（ロウ）レベルがＧＮＤ、Ｈ（ハイ）レベルはトランジスタＦＥＴ１をＯＮ（駆動）するのに十分な電圧とする。
【０１１８】
本実施の形態では、パルス信号ＰｓのＨレベルの電圧は３．３Ｖ、Ｌレベルの電圧を０．０Ｖとする。
【０１１９】
トランジスタＦＥＴ１のゲート端子にＬレベルのパルス信号Ｐｓが入力されているときは、トランジスタＦＥＴ１はスイッチＯＦＦ（オフ）として機能し、定電流回路ＶＲ１も非動作状態となる。これにより、抵抗Ｒ１４の一方の端子に印加された高電圧信号ＶＧＨは、そのまま、トランジスタＱ１１のコレクタ端子からエミッタ端子を通って、高電圧信号ＶＧＨ１として、走査線駆動回路５ａに供給される。
【０１２０】
トランジスタＦＥＴ１のゲート端子にＨレベルのパルス信号Ｐｓが入力されると、トランジスタＦＥＴ１のドレイン端子‐ソース端子間が導通状態となる。つまりトランジスタＦＥＴ１はスイッチＯＮ（オン）として機能し、定電流回路ＶＲ１も動作状態となる。この動作状態となった定電流回路ＶＲ１により、走査線駆動回路５ａに供給されている高電位信号ＶＧＨの電荷をダイオードＤ１、トランジスタＱ１２、抵抗Ｒ１５を通じて引き抜く。
【０１２１】
ここで、トランジスタＱ１２のＯＮ抵抗と抵抗Ｒ１５との合成抵抗値をゲートスロープ抵抗値と称する。このゲートスロープ抵抗値を調整することにより、高電位信号ＶＧＨ１のゲートスロープの傾きを調整することができる。
【０１２２】
次に、定電流回路ＶＲ１の動作を説明する。デジタルポテンショメータＲ‐ＤＣＰ１のステップＲＷ１を、可変抵抗の中間の抵抗値となる位置に固定すると、配線Ａ１の電圧ＶＡ１が固定となる。この電圧ＶＡ１は、抵抗Ｒ１１・Ｒ１２・Ｒ１３・デジタルポテンショメータＲ‐ＤＣＰ１によって、その範囲が決まる。
【０１２３】
図３の（ｂ）は、配線Ａ１の電圧ＶＡ１の波形を表す図である。
【０１２４】
図３の（ｂ）に示すように、本実施の形態では、電圧ＶＡ１は、デジタルポテンショメータＲ‐ＤＣＰ１の抵抗値を調整することで、０．１Ｖから１．７Ｖまで設定可能であり、０．６Ｖで固定されたものとする。このようにデジタルポテンショメータＲ‐ＤＣＰ１のステップＲＷ１を変える事で、電圧ＶＡ１が決まる。
【０１２５】
なお、本実施の形態では、デジタルポテンショメータＲ‐ＤＣＰ１を用いているが、デジタルポテンショメータＲ‐ＤＣＰ１を省略して、抵抗Ｒ１２を、機械式の半固定ボリュームからなる抵抗で構成でもよい。つまり、デジタルポテンショメータＲ‐ＤＣＰ１を省略して、抵抗Ｒ１２が抵抗値を調整できる構成であってもよい。
【０１２６】
配線Ａ１の電圧ＶＡ１が固定で、トランジスタＦＥＴ１のドレイン端子‐ソース端子間が導通すると、トランジスタＱ１２のＯＮ抵抗が変わる。これにより、オペアンプＯＰ１、トランジスタＱ１２、抵抗Ｒ１５の電圧は、電圧ＶＡ１＝電圧ＶＢ１となるように動く。すなわち、電圧ＶＡ２も、電圧ＶＡ１と同じ０．６Ｖとなる。
【０１２７】
配線Ｂ１の電圧ＶＢ１が電圧ＶＡ１と同じになることで電圧ＶＢ１が一定値になると、トランジスタＱ１２のＯＮ抵抗が一定値に保持されることとなる。
【０１２８】
このように、オペアンプＯＰ１と、トランジスタＱ１２と、抵抗Ｒ１５とは定電流回路ＶＲ１として動作し、トランジスタＱ１２のＯＮ抵抗は固定抵抗として動作するので、高電位信号ＶＧＨのゲートスロープの傾きを調整することができる。
【０１２９】
図３の（ｃ）は、スロープ調整回路１５ａから出力される高電位信号ＶＧＨ１を表す図である。
【０１３０】
図３の（ｃ）に示すように、高電位信号ＶＧＨ１のオン時の電圧を３５Ｖとする。Ｈレベルのパルス信号ＰｓがＦＥＴ１へ入力されることで、高電位信号ＶＧＨ１は立下りを開始し、直線的に電位が減少する。そして、Ｌレベルのパルス信号ＰｓがＦＥＴ１へ入力されることで、立下りを終了し、２０Ｖまで減少した電位が３５ｖまで上昇する。
【０１３１】
このように、ＧＳスイッチであるトランジスタＦＥＴ１のゲート端子に、トランジスタＦＥＴ１をＯＮ／ＯＦＦするのに十分な電圧のパルス信号Ｐｓ（矩形波）、例えば、０Ｖ（ＯＦＦ）と３．３Ｖ（ＯＮ）との電圧を入力すれば、トランジスタＦＥＴ１がＯＮのとき、ダイオードＤ１、トランジスタＱ１２、抵抗Ｒ１５、トランジスタＦＥＴ１のパスを通じて、高電位信号ＶＧＨの電荷が引き抜かれる。これにより、高電位信号ＶＧＨ１のゲートスロープが調整される。また、このとき、トランジスタＱ１１はＯＦＦとなる。
【０１３２】
一方、トランジスタＦＥＴ１がＯＦＦのときに、トランジスタＱ１１は、ダイオードＤ１のカソードから出力され、抵抗Ｒ１４を流れる電流によりＯＮされる。これにより、立下りが傾斜した高電位信号ＶＧＨ１が走査線駆動回路５ａに出力される。
【０１３３】
高電位信号ＶＧＨ１に対する液晶表示パネル２の負荷と、ダイオードＤ１、トランジスタＱ１２、抵抗Ｒ１５、トランジスタＦＥＴ１のパス全体のＯＮ抵抗によって、放電の傾きが決まり、この傾きが、ゲートスロープの傾きとなる。
【０１３４】
このようにして、高電位信号ＶＧＨ１の立下りの開始から終了の時間は、パルス信号Ｐｓのパルス幅によって制御することができる。
【０１３５】
また、電圧ＶＡ１の電圧によって、高電位信号ＶＧＨ１の立下りの傾斜角を制御することができる。
【０１３６】
例えば、電圧ＶＡ１を１．７Ｖに固定した場合は、高電位信号ＶＧＨ１は、同じ立下り時間で、１６Ｖまで電位が減少して走査線駆動回路５ａに出力される。一方、電圧ＶＡ１を０．１Ｖに固定した場合は、高電位信号ＶＧＨ１は、同じ立下り時間で、２４Ｖまで電位が減少して走査線駆動回路５ａに出力される。
【０１３７】
このように、定電流回路ＶＲ１・ＶＲ２は、デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２の抵抗値に対応して、高電位信号ＶＧＨ１の電位の減少量を変化させる。これにより、デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２の抵抗値を変更することで、高電位信号ＶＧＨ１の電位の減少量を変化させることができる。
【０１３８】
このように、デジタルポテンショメータＲ‐ＤＣＰ１・Ｒ‐ＤＣＰ２の抵抗値を変更することで、高電位信号ＶＧＨ１の立下りを傾斜させることができるので、容易に、各走査線に出力されるゲート信号の立下りの傾斜を均一にすることができる。
【０１３９】
トランジスタＱ１１のエミッタから、立下りの傾斜が調整された高電位信号ＶＧＨ１がスロープ調整回路１５ａに出力される。
【０１４０】
スロープ調整回路１５ａは、立下りの傾斜が調整された高電位信号ＶＧＨ１が入力されると、当該高電位信号ＶＧＨ１と、制御回路８から入力される低電位信号ＶＧＬとから、ゲート信号を生成する。
【０１４１】
図３の（ｄ）は、スロープ調整回路１５ａが生成したゲート信号Ｇｔを表す図である。
【０１４２】
そして、スロープ調整回路１５ａは、生成したゲート信号を、各走査線群Ｇｉａ・Ｇｉｂに出力する。これにより、各画素ＰＩＸの駆動が制御される。
【０１４３】
スロープ調整回路１５ｂでは、通常、スロープ調整回路１５ａのデジタルポテンショメータＲ‐ＤＣＰ１の抵抗値と同じ値となるように、デジタルポテンショメータＲ‐ＤＣＰ２の抵抗値をステップＲＷ２によって調整する。
【０１４４】
しかし、液晶表示パネル２は、生産されるパネル毎に、配線の寄生容量等にバラツキがある場合が多い。
【０１４５】
この場合、ステップＲＷ２を調整することにより、デジタルポテンショメータＲ‐ＤＣＰ２の抵抗値を調整することができる。これにより、配線Ａ２の電圧ＶＡ２が変わる。
【０１４６】
図３の（ｅ）は、配線Ａ２の電圧ＶＡ２を表す図である。図３の（ｅ）に示すように、本実施の形態では、電圧ＶＡ２は、デジタルポテンショメータＲ‐ＤＣＰ２の抵抗値を調整することで、電圧ＶＡ１と同様に、０．１Ｖから１．７Ｖまで設定可能である。この電圧ＶＡ２の値は、後述するように、高電位信号ＶＧＨ２の最小値が、高電位信号ＶＧＨ１の最小値と同じになるように調整する。
【０１４７】
電圧ＶＡ２が変わると配線Ｂ２の電圧ＶＢ２も追従して変わるので、トランジスタＱ２２のＯＮ抵抗値、即ち、スロープ調整回路１５ｂのゲートスロープ抵抗値（トランジスタＱ２２のＯＮ抵抗値と抵抗Ｒ２５の合成抵抗値）が変わる。
【０１４８】
このように、ステップＲＷ２を調整することで、スロープ調整回路１５ｂのゲートスロープ抵抗値が変わり、高電位信号ＶＧＨ２のゲートスロープの傾きの調整が可能となり、液晶表示パネル２への充電電荷量の微調整が可能となる。
【０１４９】
図３の（ｆ）は、スロープ調整回路１５ｂから出力される高電位信号ＶＧＨ２を表す図である。
【０１５０】
図３の（ｆ）に示すように、高電位信号ＶＧＨ２のオン時の電圧を３５Ｖとする。高電位信号ＶＧＨ２は、Ｈレベルのパルス信号ＰｓがトランジスタＦＥＴ２へ入力されることで、立下りを開始し、直線的に電位が減少する。そして、Ｌレベルのパルス信号ＰｓがトランジスタＦＥＴ２へ入力されることで、立下りを終了し、２０Ｖまで減少した電位が３５ｖまで上昇する。
【０１５１】
ここで、液晶表示パネル２の面積が大きい場合等、液晶表示パネル２内の配線容量、配線抵抗等が面内分布をもつ場合がある。また、スロープ調整回路１５ａ・１５ｂを構成する各回路も、各回路毎にバラつきを有する。このため、デジタルポテンショメータＲ‐ＤＣＰ２の抵抗値を、デジタルポテンショメータＲ‐ＤＣＰ１の抵抗値と同じになるように設定しても、実際には、高電位信号ＶＧＨ２の立下りの最小値と、高電位信号ＶＧＨ１の立下りの最小値とが同じにならない場合がある。
【０１５２】
図４は、高電位信号ＶＧＨ１・高電位信号ＶＧＨ２の波形を表す図である。高電位信号ＶＧＨ１の電圧の最小値と比べて高電位信号ＶＧＨ２の電圧の最小値の方が小さくなっていることがわかる。
【０１５３】
これは、スロープ調整回路１５ａのゲートスロープ抵抗値と比べて、スロープ調整回路１５ｂゲートスロープ抵抗値の方が低いからである。
【０１５４】
図５は、液晶表示パネル２の検査工程で、低階調の同一色からなる検査用画面を表示した場合の様子を表す図である。
【０１５５】
図５の（ａ）は、正常な表示画面を表す図である。図５の（ｂ）（ｃ）は、部分的に輝度に輝度ムラが発生している液晶表示パネルの表示画面を表す図である。
【０１５６】
図５の（ｂ）（ｃ）に示すような輝度ムラは、液晶表示パネルのＴＦＴ基板や対向基板を切り出したマザーガラス内の面付け位置や、生産ロットにより症状の程度差があるものの、約３０％程度の液晶表示パネルで視認できる。
【０１５７】
そこで、上述したように、液晶表示装置１によると、デジタルポテンショメータＲ‐ＤＣＰ１・２の抵抗値を調整することで、充電の実効値（すなわち電圧ＶＢ１と電圧ＶＢ２）が揃うようにゲートスロープ波形を調整することができる。
【０１５８】
これにより、複数のスロープ調整回路１５ａ・１５ｂから出力されるそれぞれの高電位ＶＧＨ１・ＶＧＨ２は、立ち下がりの電位の最小値を等しくすることができる。このため、各走査線群Ｇｉａ・Ｇｉｂに出力されるゲート信号のゲートスロープの最小値を等しくすることができる。
【０１５９】
これにより、各各走査線群Ｇｉａ・Ｇｉｂ毎に、立ち下がりの鈍りが少ないゲート信号を出力することができる。つまり、スロープ調整回路１５ａ・１５ｂがそれぞれ受け持つ走査線群Ｇｉａ・Ｇｉｂに出力されるゲート信号のゲートスロープ波形を調整することができる。
【０１６０】
このため、走査線群Ｇｉａ・Ｇｉｂのそれぞれにより駆動が制御される画素ＰＩＸが含まれる表示領域の輝度は、それぞれの領域全体として制御される。これにより、表示領域毎に輝度ムラの発生を防止することができる。
【０１６１】
検査工程で、輝度ムラが発生した場合に、液晶表示パネル２の走査線群Ｇｉａ・Ｇｉｂの分割方式により、分割部分の輝度ムラが目立つ場合と、分割部分から離れた部分の輝度ムラが目立つ場合とがある。
【０１６２】
このような場合でも、表示領域３のうち、走査線群Ｇｉａ・Ｇｉｂのそれぞれが駆動を受け持つ表示領域のうち、輝度ムラが発生している表示領域の輝度をシフトさせることで、表示領域３全体として、輝度ムラによる表示不良を解消することができる。
【０１６３】
このように、液晶表示装置１では、輝度ムラを緩和させることができ、表示特性を改善できる。つまり、図５の（ａ）のように正常な表示画面を表示させることができる。
【０１６４】
本実施の形態では、デジタルポテンショメータＲ‐ＤＣＰ１の抵抗値を固定して、デジタルポテンショメータＲ‐ＤＣＰ２のみを調整しているが、デジタルポテンショメータＲ‐ＤＣＰ２を固定して、デジタルポテンショメータＲ‐ＤＣＰ１を調整したり、デジタルポテンショメータＲ‐ＤＣＰ１・２を両方調整することでも、それぞれのゲートスロープ波形の調整が可能である。
【０１６５】
また、液晶表示装置１では、走査線群Ｇｉａ・Ｇｉｂを、上下（垂直方向）２つに分割した例を示しているが、走査線群Ｇｉａ・Ｇｉｂを３つ以上に分割して、それに対応する走査線駆動回路、及びスロープ調整回路を設け、当該スロープ調整回路から出力されるゲートスロープ波形を調整することで更に高精度の調整も可能である。
【０１６６】
例えば、表示領域３を上中下の３つの領域に分割し、中央を基準にして、上と下を各々調整することで、大型の液晶表示パネルのゲートスロープ波形の調整が容易となる。
【０１６７】
また、分割方向を左右方向（走査線群Ｇｉａ・Ｇｉｂが延びる方向；水平方向）として、左側もしくは右側の一方の領域に対応するスロープ調整回路のデジタルポテンショメータの抵抗値を固定して、他方のデジタルポテンショメータの抵抗値を調整したりしてもよい。
【０１６８】
さらに、液晶表示パネルを十字形状に４分割し、左上の領域に対応するスロープ調整回路のデジタルポテンショメータを固定して、他の３つの領域に対するするスロープ調整回路のデジタルポテンショメータの抵抗値を各々調整することも可能である。
【０１６９】
図６は、輝度ムラが発生している液晶表示パネルの表示画面を表す図である。図６に示すように、走査線群Ｇｉａ・Ｇｉｂの分割方式により、液晶表示装置１は、さまざまな輝度ムラが発生する。
【０１７０】
図６では、左の表示画面は正常な表示画面の例を表し、真ん中の表示画面の列は、上下分割の場合の表示不良の例を表し、右側の表示画面の列では左右分割の場合の表示不良の例を表している。
【０１７１】
（スロープ調整回路の設計時の考え方）
次に、図２を用いて、スロープ調整回路を設計する際の考え方について説明する。
【０１７２】
まず、スロープ調整回路１５ａについて説明する。
【０１７３】
液晶表示パネル２の設計値により、まず、抵抗Ｒ１４の抵抗値（Ｒ１４とする）＋定電流回路ＶＲ１の抵抗値（すなわちゲートスロープ抵抗値；ＶＲ１とする）の調整範囲が決まる。
【０１７４】
ＶＲ１の調整範囲が決まれば、ＶＲ１＝(トランジスタＱ１２のＯＮ抵抗)＋抵抗Ｒ１５（Ｒ１５とする）により、電圧ＶＢ１の調整範囲が決まる。
【０１７５】
また、電圧ＶＢ１の調整範囲と電圧ＶＡ１の調整範囲は同じ値となる。
【０１７６】
電圧ＶＡ１の調整範囲と、電源電圧Ｖｃｃの値（Ｖｃｃとする）によって、抵抗Ｒ１１の抵抗値（Ｒ１１とする）、抵抗Ｒ１２の抵抗値（Ｒ１２とする）、抵抗Ｒ１３の抵抗値（Ｒ１３とする）は決まる。
【０１７７】
ここで、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１３、デジタルポテンショメータＲ‐ＤＣＰ１は、配線Ａ１の電圧ＶＡ１を作るための回路である。
【０１７８】
電圧ＲＨ１の電圧値をＲＨ１、電圧ＲＬ１の電圧値をＲＬ１、デジタルポテンショメータＲ‐ＤＣＰ１の抵抗値を（Ｒ‐ＤＣＰ１）とすると以下のように表すことができる。
ＲＨ１＝Ｖｃｃ×（ＲＭ１＋Ｒ１３）／（Ｒ１１＋ＲＭ１＋Ｒ１３）
ＲＬ１＝Ｖｃｃ×（Ｒ１３）／（Ｒ１１＋ＲＭ１＋Ｒ１３）
ＲＭ１＝Ｒ１２×（Ｒ‐ＤＣＰ１）／（Ｒ１２＋（Ｒ‐ＤＣＰ１））
Ｒ１２＜＜（Ｒ‐ＤＣＰ１）のとき、ＲＭ１＝Ｒ１２
ＲＨ１＝Ｖｃｃ×（Ｒ１２＋Ｒ１３）／（Ｒ１１＋Ｒ１２＋Ｒ１３）
ＲＬ１＝Ｖｃｃ×（Ｒ１３）／（Ｒ１１＋Ｒ１２＋Ｒ１３）
このようにしてスロープ調整回路１５ａの各回路を設計することができる。
【０１７９】
スロープ調整回路１５ｂの設計については、同様に、以下のように考えることができる。
【０１８０】
抵抗Ｒ２１、抵抗Ｒ２２、抵抗Ｒ２３、デジタルポテンショメータＲ‐ＤＣＰ２は、配線Ａ２の電圧ＶＡ２を作るための回路である。
【０１８１】
電圧ＲＨ２の電圧値をＲＨ２、電圧ＲＬ２の電圧値をＲＬ２、デジタルポテンショメータＲ‐ＤＣＰ２の抵抗値を（Ｒ‐ＤＣＰ２）とすると以下のように表すことができる。
ＲＨ２＝Ｖｃｃ×（ＲＭ２＋Ｒ２３）／（Ｒ２１＋ＲＭ２＋Ｒ２３）
ＲＬ２＝Ｖｃｃ×（Ｒ２３）／（Ｒ２１＋ＲＭ２＋Ｒ２３）
ＲＭ２＝Ｒ２２×（Ｒ‐ＤＣＰ２）／（Ｒ２２＋（Ｒ‐ＤＣＰ２））
Ｒ２２＜＜（Ｒ‐ＤＣＰ２）のとき、ＲＭ２＝Ｒ２２
ＲＨ２＝Ｖｃｃ×（Ｒ２２＋Ｒ２３）／（Ｒ２１＋Ｒ２２＋Ｒ２３）
ＲＬ２＝Ｖｃｃ×（Ｒ２３）／（Ｒ２１＋Ｒ２２＋Ｒ２３）
このようにしてスロープ調整回路１５ｂの各回路を設計することができる。
【０１８２】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１８３】
以上のように、本発明の液晶表示装置は、走査信号を生成する走査線駆動部と、当該走査線駆動部が生成した走査信号を複数の画素に出力する複数の走査線とを備えた液晶表示装置であって、上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されており、さらに、パルス波からなり、上記走査信号を生成するための走査信号生成信号の立ち下がりを上記走査線群毎に傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されていることを特徴としている。
【０１８４】
上記構成によると、上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されている。このため、一つの走査線駆動部により駆動される走査線の本数を低減することができるので、走査線に出力される走査信号の立下りが鈍ることを防止することができる。
【０１８５】
上記構成によると、パルス波からなり、上記走査信号を生成するための走査信号生成信号の立ち下がりを傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されている。
【０１８６】
このため、上記走査線駆動部は、上記電位制御回路によって、立下りが傾斜されたパルス波からなる走査信号生成信号を取得する。そして、走査線駆動部は、当該取得した走査信号生成信号から走査信号を生成する。このため、走査線駆動部が生成した走査信号のパルス波の形状も、傾斜した立下りを有する形状となる。このように、走査線駆動部によって生成された走査信号は、立下りが傾斜したパルス波の形状を有するので、立下りを鈍り難くすることができる。
【０１８７】
上記構成によると、電位制御回路は、走査信号生成信号の立下りを、上記走査線群毎に傾斜させる。このため、複数の走査線群のそれぞれに形成される寄生容量等に応じて、走査信号生成信号の立下りの傾斜を最適化することができるので、各走査線に出力される走査信号の立下りの傾斜部分が、走査線群毎にバラつくことを防止することができる。
【０１８８】
このように、走査線群毎に走査信号の立ち下がりを調整することで、表示領域毎に輝度ムラが発生することを防止する液晶表示装置を提供することができる。
【０１８９】
複数の上記電位制御回路は、それぞれ毎に、上記走査信号生成信号の立下りを傾斜させ、当該立下りを傾斜させた走査信号生成信号を、上記走査線駆動部に出力することが好ましい。上記構成により、上記走査線駆動部は、上記走査線群毎に、走査信号の立ち下がりを傾斜させることができる。このため、各走査線に出力される走査信号の立下りの傾斜部分を均一にすることができる。
【０１９０】
上記電位制御回路は、上記走査信号生成信号の立下りの傾斜角を決めるための可変抵抗を備えていることが好ましい。上記構成により、上記可変抵抗の抵抗値を変更することで、上記走査信号生成信号の立下りの傾斜角を決めることができる。このため、容易に、各走査線に出力される走査信号の立下りの傾斜部分を均一にすることができる。
【０１９１】
上記電位制御回路は、上記走査信号生成信号の電位を減少させる定電流回路を備えていることが好ましい。上記構成により、上記定電流回路によって、上記走査信号生成信号の立下りを傾斜させることができる。
【０１９２】
上記定電流回路は、上記可変抵抗の抵抗値に対応して、上記走査信号生成信号の電位の減少量を変化させることが好ましい。上記構成により、上記可変抵抗の抵抗値を変更することで、上記走査信号生成信号の電位の減少量を変化させることができる。このように、上記可変抵抗の抵抗値を変更することで、上記走査信号生成信号の立下りを傾斜させることができるので、容易に、各走査線に出力される走査信号の立下りの傾斜部分を均一にすることができる。
【０１９３】
上記電位制御回路は、上記定電流回路の、動作状態と、非動作状態とを切り換えるスイッチを備えていることが好ましい。上記構成により、上記スイッチを切り換えることで、上記走査信号生成信号の電位を減少させるか否かを選択することができるので、上記走査信号生成信号の電位の制御を行うことができる。
【０１９４】
上記複数の電位制御回路から出力されるそれぞれの走査信号生成信号は、立ち下がりの電位の最小値が等しいことが好ましい。上記構成により、各走査線群に出力される走査信号の立ち下がりの傾斜部分の最小値を等しくすることができるので、各走査線群毎に、立ち下がりの鈍りが少ない走査信号を出力することができる。これにより、輝度ムラを防止することができる。
【産業上の利用可能性】
【０１９５】
本発明は、走査線群毎に、当該走査線群に出力されるゲート信号の立ち下がりの傾斜を調整することができるので、特に、大画面の液晶表示装置に好適に適用することができる。
【符号の説明】
【０１９６】
１  液晶表示装置
２  液晶表示パネル
３  表示領域
ＦＥＴ１・ＦＥＴ２  トランジスタ（スイッチ）
ＶＧＨ１・ＶＧＨ２  高電位信号（走査信号生成信号）
Ｒ‐ＤＣＰ１・Ｒ‐ＤＣＰ１  デジタルポテンショメータ（可変抵抗）
５ａ・５ｂ  走査線駆動回路（走査線駆動部）
１５ａ・１５ｂ  スロープ調整回路（電位制御回路）
Ｇｉａ・Ｇｉｂ  走査線群
Ｇｔ  ゲート信号（走査信号）
Ｒ１２  抵抗（可変抵抗）
ＶＲ１・ＶＲ２  定電流回路
【図１】
0005525611.tif 000002
【図２】
0005525611.tif 000003
【図３】
0005525611.tif 000004
【図４】
0005525611.tif 000005
【図７】
0005525611.tif 000006
【図８】
0005525611.tif 000007
【図９】
0005525611.tif 000008
【図１０】
0005525611.tif 000009
【図１１】
0005525611.tif 000010
【図１２】
0005525611.tif 000011
【図５】
0005525611.tif 000012
【図６】
0005525611.tif 000013