(57)【特許請求の範囲】
【請求項１】
負荷に定電流を供給する定電流電源装置であって、
前記負荷に流れた電流が入力端子に入力されるスイッチ素子と、
前記スイッチ素子に流れる電流を電圧変換する電流電圧変換手段と、
前記定電流電源装置の入力端子と、前記定電流電源装置の基準電位点と、の間に直列接続された第１抵抗および第２抵抗と、
前記電流電圧変換手段により変換された電圧と、前記第１抵抗と前記第２抵抗との接続点の電圧と、を比較して、比較結果に応じて前記スイッチ素子を制御するスイッチ素子制御手段と、
前記スイッチ素子のオン幅に応じた補正値を、前記第１抵抗と前記第２抵抗との接続点の電圧に加算する補正手段と、を備え、
前記補正手段は、前記補正値を、前記スイッチ素子のオン幅が広くなるに従って大きく設定し、
前記スイッチ素子制御手段は、
前記電流電圧変換手段により変換された電圧が、前記第１抵抗と前記第２抵抗との接続点の電圧以上になると、前記スイッチ素子をオフ状態にし、
前記電流電圧変換手段により変換された電圧が、前記第１抵抗と前記第２抵抗との接続点の電圧未満になると、前記スイッチ素子をオン状態にすることを特徴とする定電流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流電源装置に関する。
【背景技術】
【０００２】
従来より、定電流を出力する電源として、定電流電源装置がある。この定電流電源装置は、例えば、発光ダイオードを点灯させるために用いられる（例えば、特許文献１参照）。
【０００３】
［定電流電源装置１００の構成］
図５は、従来例に係る定電流電源装置１００の回路図である。定電流電源装置１００は、交流電源Ｖｉｎから入力される交流電力を用いて、直列接続された複数の発光ダイオードＬＥＤ１〜ＬＥＤｎ（ｎは、ｎ≧３を満たす整数）に定電流を供給する。この定電流電源装置１００は、整流部ＲＦと、ダイオードＤ１と、キャパシタＣ１と、インダクタＬと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１と、抵抗Ｒ１と、比較器ＣＭＰと、直流電源Ｖｒｅｆと、クロック生成部ＣＬＫと、フリップフロップＦＦと、を備える。
【０００４】
整流部ＲＦの２つの入力端子には、交流電源Ｖｉｎの両端が接続される。整流部ＲＦの第１の出力端子には、ダイオードＤ１のカソードと、キャパシタＣ１の一方の電極と、発光ダイオードＬＥＤ１のアノードと、が接続される。発光ダイオードＬＥＤｎのカソードには、キャパシタＣ１の他方の電極と、インダクタＬの一端と、が接続される。インダクタＬの他端には、ダイオードＤ１のアノードと、スイッチ素子Ｑ１のドレインと、が接続される。
【０００５】
スイッチ素子Ｑ１のソースには、抵抗Ｒ１を介して、定電流電源装置１００の基準電位点に相当する整流部ＲＦの第２の出力端子が接続されるとともに、比較器ＣＭＰの反転入力端子が接続される。比較器ＣＭＰの非反転入力端子には、直流電源Ｖｒｅｆの正極が接続され、直流電源Ｖｒｅｆの負極は、接地されている。
【０００６】
比較器ＣＭＰの出力端子には、フリップフロップＦＦのリセット端子が接続される。フリップフロップＦＦのセット端子には、クロック生成部ＣＬＫが接続され、フリップフロップＦＦの出力端子には、スイッチ素子Ｑ１のゲートが接続される。
【０００７】
［定電流電源装置１００の動作］
以上の構成を備える定電流電源装置１００は、スイッチ素子Ｑ１のドレイン電流に応じてスイッチ素子Ｑ１を制御することで、定電流制御を行う。
【０００８】
具体的には、スイッチ素子Ｑ１がオン状態になると、交流電源Ｖｉｎから供給された交流電力を整流部ＲＦにより整流して、第２の出力端子を基準とした直流電力を第１の出力端子から出力する。整流部ＲＦの第１の出力端子から出力される直流電流は、発光ダイオードＬＥＤ１〜ＬＥＤｎと、インダクタＬの一端から他端と、スイッチ素子Ｑ１と、抵抗Ｒ１と、を介して、整流部ＲＦの第２の出力端子に流れる。これによれば、発光ダイオードＬＥＤ１〜ＬＥＤｎに電流が流れるので、これら発光ダイオードＬＥＤ１〜ＬＥＤｎが点灯する。また、インダクタＬの一端から他端に電流が流れることで、インダクタＬにエネルギーが蓄えられることとなる。
【０００９】
上述のスイッチ素子Ｑ１に流れる電流、すなわちスイッチ素子Ｑ１のドレイン電流は、抵抗Ｒ１に流れることで電圧変換され、比較器ＣＭＰの反転入力端子に入力される。ここで、スイッチ素子Ｑ１がオン状態である期間では、インダクタＬの一端から他端に流れる電流は、時間が経過するに従って増加する。また、スイッチ素子Ｑ１がオン状態である期間では、スイッチ素子Ｑ１のドレイン電流は、インダクタＬの一端から他端に流れる電流に等しい。そして、比較器ＣＭＰの反転入力端子に入力される電圧は、スイッチ素子Ｑ１のドレイン電流が増加するに従って高くなる。以上より、スイッチ素子Ｑ１がオン状態である期間では、比較器ＣＭＰの反転入力端子に入力される電圧は、時間が経過するに従って高くなる。
【００１０】
比較器ＣＭＰの反転入力端子に入力される電圧が、直流電源Ｖｒｅｆの正極から出力される電圧以上になると、比較器ＣＭＰは、Ｈレベル電圧を出力する。一方、比較器ＣＭＰの反転入力端子に入力される電圧が、直流電源Ｖｒｅｆの正極から出力される電圧未満になると、比較器ＣＭＰは、Ｌレベル電圧を出力する。
【００１１】
このため、比較器ＣＭＰの反転入力端子に入力される電圧が、時間が経過するに従って上昇し、直流電源Ｖｒｅｆの正極から出力される電圧に等しくなると、比較器ＣＭＰが、Ｈレベル電圧を出力する。すると、Ｈレベル電圧が入力されるフリップフロップＦＦが、Ｌレベルのゲート信号を出力し、Ｌレベルのゲート信号が入力されるスイッチ素子Ｑ１が、オフ状態になる。
【００１２】
スイッチ素子Ｑ１がオフ状態になると、スイッチ素子Ｑ１がオン状態である期間にインダクタＬに蓄えられたエネルギーにより、インダクタＬの一端から他端、ダイオードＤ１、発光ダイオードＬＥＤ１〜ＬＥＤｎの順に電流が流れ、発光ダイオードＬＥＤ１〜ＬＥＤｎが点灯する。スイッチ素子Ｑ１がオン状態である期間にインダクタＬに蓄えられたエネルギーは、上述の順に電流が流れるに従って減少し、上述の順に流れる電流は、スイッチ素子Ｑ１がオン状態である期間にインダクタＬに蓄えられたエネルギーが減少するに従って減少する。このため、スイッチ素子Ｑ１がオフ状態になると、時間が経過するに従って、インダクタＬの一端から他端に流れる電流が減少する。
【００１３】
また、スイッチ素子Ｑ１がオフ状態になると、スイッチ素子Ｑ１のドレイン電流が「０」になるので、比較器ＣＭＰの反転入力端子には、「０」が入力される。このため、比較器ＣＭＰの反転入力端子に入力される電圧が、直流電源Ｖｒｅｆの正極から出力される電圧未満となるので、比較器ＣＭＰが、Ｌレベル電圧を出力する。すると、Ｌレベル電圧が入力されるフリップフロップＦＦが、クロック生成部ＣＬＫから出力される周期的な信号であるクロック信号の立上がりにおいて、Ｈレベルのゲート信号を出力し、Ｈレベルのゲート信号が入力されるスイッチ素子Ｑ１が、オン状態になる。
【００１４】
なお、発光ダイオードＬＥＤ１〜ＬＥＤｎに流れる電流は、キャパシタＣ１により平滑化される。
【００１５】
以上のように、定電流電源装置１００は、直流電源Ｖｒｅｆの正極の電圧、すなわち予め定められた一定の電圧と、スイッチ素子Ｑ１のドレイン電流を電圧変換したものと、を比較して、比較結果に応じてスイッチ素子Ｑ１を制御する。このため、図６、７に示すように、スイッチ素子Ｑ１のドレイン電流を電圧変換したものが入力される比較器ＣＭＰの反転入力端子の電圧（図６、７のＶＮＥＧＣＭＰを参照）のピーク値は、一定の電圧が入力される比較器ＣＭＰの非反転入力端子の電圧（図６、７のＶＰＯＳＣＭＰを参照）に等しい一定の値となる。
【００１６】
図６は、定電流電源装置１００の第１のタイミングチャートである。ＶＯＵＴＲＦは、整流部ＲＦの第１の出力端子から出力される電圧を示し、ＩＯＵＴＲＦは、整流部ＲＦの第１の出力端子から出力される電流を示す。ＶＮＥＧＣＭＰは、比較器ＣＭＰの反転入力端子の電圧を示し、ＶＰＯＳＣＭＰは、比較器ＣＭＰの非反転入力端子の電圧を示す。ＩＬＥＤは、発光ダイオードＬＥＤ１〜ＬＥＤｎのそれぞれに流れる電流を示す。
【００１７】
また、図７は、比較器ＣＭＰの反転入力端子の電圧ＶＮＥＧＣＭＰと、比較器ＣＭＰの非反転入力端子の電圧ＶＰＯＳＣＭＰと、の関係を示す図６の部分拡大図である。
【００１８】
上述のように、比較器ＣＭＰの反転入力端子の電圧ＶＮＥＧＣＭＰのピーク値は、比較器ＣＭＰの非反転入力端子の電圧ＶＰＯＳＣＭＰに等しい一定の値となる。そこで、定電流電源装置１００は、供給先に定電流を供給し続けるために、整流部ＲＦの第１の出力端子から出力される電圧ＶＯＵＴＲＦが高くなるに従って、スイッチ素子Ｑ１のオン幅を狭くして、スイッチ素子Ｑ１のデューティ比を小さくする。このため、図６に示すように、整流部ＲＦの第１の出力端子から出力される電圧ＶＯＵＴＲＦが高くなるに従って、整流部ＲＦの第１の出力端子から出力される電流ＩＯＵＴＲＦが減少している。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００５−１１６５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
上述のように、比較器ＣＭＰの反転入力端子の電圧のピーク値は、比較器ＣＭＰの非反転入力端子の電圧に等しい一定の値となる。ここで、比較器ＣＭＰの反転入力端子の電圧は、スイッチ素子Ｑ１のドレイン電流を電圧変換したものに等しいため、スイッチ素子Ｑ１のドレイン電流（図８のＩＤＱ１を参照）のピーク値も、図８に示すように一定の値となる。
【００２１】
図８は、定電流電源装置１００の第２のタイミングチャートである。より具体的には、図８の（ａ）は、定負荷時における定電流電源装置１００のタイミングチャートであり、図８の（ｂ）は、図８の（ａ）と比べて負荷が軽い軽負荷時における定電流電源装置１００のタイミングチャートである。ここで、負荷が軽いとは、例えば、直列接続された複数の発光ダイオードＬＥＤ１〜ＬＥＤｎの数が少なくなったり、発光ダイオードＬＥＤ１〜ＬＥＤｎのそれぞれの立上がり電圧が低くなったりするということである。ＩＤＱ１は、スイッチ素子Ｑ１のドレイン電流を示す。ＩＬは、インダクタＬの一端から他端に流れる電流を示し、ＡＶＥ＿ＩＬは、インダクタＬの一端から他端に流れる電流ＩＬの平均値を示す。
【００２２】
負荷が軽くなるに従って、スイッチ素子Ｑ１のドレイン電流ＩＤＱ１の単位時間あたりの増加率が上昇する。このため、図８の（ｂ）の時刻ｔ１６〜ｔ１７までの期間におけるスイッチ素子Ｑ１のドレイン電流ＩＤＱ１の傾きは、図８の（ａ）の時刻ｔ１１〜ｔ１２までの期間におけるスイッチ素子Ｑ１のドレイン電流ＩＤＱ１の傾きと比べて、大きくなっている。
【００２３】
ここで、スイッチ素子Ｑ１のドレイン電流ＩＤＱ１は、インダクタＬの一端から他端に流れる電流ＩＬに等しい。このため、図８の（ｂ）の時刻ｔ１６〜ｔ１７までの期間におけるインダクタＬの一端から他端に流れる電流ＩＬの傾きも、図８の（ａ）の時刻ｔ１１〜ｔ１２までの期間におけるインダクタＬの一端から他端に流れる電流ＩＬの傾きと比べて、大きくなっている。その結果、図８の（ａ）と（ｂ）とでは、インダクタＬの一端から他端に流れる電流ＩＬの平均値ＡＶＥ＿ＩＬに誤差が生じてしまい、発光ダイオードＬＥＤ１〜ＬＥＤｎのそれぞれに供給する定電流に誤差が生じてしまう。
【００２４】
以上のように、定電流電源装置１００では、負荷の変動に応じて、スイッチ素子Ｑ１のドレイン電流ＩＤＱ１の単位時間あたりの増加率が変化してしまい、その結果、負荷に供給する定電流にばらつきが生じてしまう場合があった。
【００２５】
上述の課題を鑑み、本発明は、負荷に供給する定電流にばらつきが生じるのを抑制できる定電流電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）本発明は、負荷に定電流を供給する定電流電源装置であって、前記負荷に流れた電流が入力端子に入力されるスイッチ素子と、前記スイッチ素子に流れる電流を電圧変換する電流電圧変換手段と、前記電流電圧変換手段により変換された電圧と、予め定められた電圧と、を比較して、比較結果に応じて前記スイッチ素子を制御する制御手段と、前記電流電圧変換手段により変換された電圧と、前記予め定められた電圧と、のうちいずれか一方を、前記スイッチ素子のオン幅に応じて補正する補正手段と、を備えることを特徴とする定電流電源装置を提案している。
【００２７】
この発明によれば、負荷に定電流を供給する定電流電源装置に、負荷に流れた電流が入力端子に入力されるスイッチ素子と、スイッチ素子に流れる電流を電圧変換する電流電圧変換手段と、制御手段と、補正手段と、を設けた。そして、制御手段により、電流電圧変換手段により変換された電圧と、予め定められた電圧と、を比較して、比較結果に応じてスイッチ素子を制御することとした。また、補正手段により、電流電圧変換手段により変換された電圧と、予め定められた電圧と、のうちいずれか一方を、スイッチ素子のオン幅に応じて補正することとした。
【００２８】
このため、負荷の変動に応じて変化するスイッチ素子のオン幅に応じて、電流電圧変換手段により変換された電圧、または、予め定められた電圧を補正して、スイッチ素子の制御を調整できる。したがって、負荷に供給する定電流にばらつきが生じるのを抑制できる。
【００２９】
（２）本発明は、（１）の定電流電源装置について、前記制御手段は、前記定電流電源装置の入力端子と、前記定電流電源装置の基準電位点と、の間に直列接続された第１抵抗および第２抵抗と、前記電流電圧変換手段により変換された電圧と、前記第１抵抗と前記第２抵抗との接続点の電圧と、を比較して、比較結果に応じて前記スイッチ素子を制御するスイッチ素子制御手段と、を備え、前記補正手段は、前記第１抵抗と前記第２抵抗との接続点の電圧を、前記スイッチ素子のオン幅に応じて補正することを特徴とする定電流電源装置を提案している。
【００３０】
この発明によれば、制御手段に、第１抵抗、第２抵抗、およびスイッチ素子制御手段を設けた。そして、第１抵抗および第２抵抗を直列接続し、定電流電源装置の入力端子と、定電流電源装置の基準電位点と、の間に設けた。また、スイッチ素子制御手段により、電流電圧変換手段により変換された電圧と、第１抵抗と第２抵抗との接続点の電圧と、を比較して、比較結果に応じて、スイッチ素子を制御することとした。
【００３１】
このため、スイッチ素子のオンオフをスイッチ素子制御手段により制御して、第１抵抗と第２抵抗との接続点の電圧が高くなるに従って、電流電圧変換手段により変換された電圧、すなわちスイッチ素子に流れる電流を電圧変換したものを高くすることができる。ここで、第１抵抗と第２抵抗との接続点の電圧は、定電流電源装置の入力端子に入力される入力電圧と同様に変化し、スイッチ素子に流れる電流は、スイッチ素子に流れる電流を電圧変換したものと同様に変化する。以上より、定電流電源装置の入力端子に入力される入力電圧が高くなるに従って、定電流電源装置の入力端子に入力される入力電流を増加させることができる。したがって、定電流電源装置の力率を向上させることができる。
【００３２】
また、上述の発明によれば、補正手段により、第１抵抗と第２抵抗との接続点の電圧を、スイッチ素子のオン幅に応じて補正することとした。このため、負荷の変動に応じて変化するスイッチ素子のオン幅に応じて、スイッチ素子の制御を調整できる。したがって、上述の効果と同様の効果を奏することができる。
【００３３】
（３）本発明は、（２）の定電流電源装置について、前記補正手段は、前記スイッチ素子のオン幅に応じた補正値を、前記第１抵抗と前記第２抵抗との接続点の電圧に加算し、前記補正値を、前記スイッチ素子のオン幅が広くなるに従って大きく設定し、前記スイッチ素子制御手段は、前記電流電圧変換手段により変換された電圧が、前記第１抵抗と前記第２抵抗との接続点の電圧以上になると、前記スイッチ素子をオフ状態にし、前記スイッチ素子をオフ状態にしてから予め定められた時間が経過すると、前記スイッチ素子をオン状態にすることを特徴とする定電流電源装置を提案している。
【００３４】
この発明によれば、スイッチ素子制御手段により、電流電圧変換手段により変換された電圧が、第１抵抗と第２抵抗との接続点の電圧以上になると、スイッチ素子をオフ状態にし、スイッチ素子をオフ状態にしてから予め定められた時間が経過すると、スイッチ素子をオン状態にすることとした。このため、スイッチ素子をオンオフさせて、上述と同様の効果を奏することができる。
【００３５】
また、上述の発明によれば、補正手段により、スイッチ素子のオン幅に応じた補正値を、第１抵抗と第２抵抗との接続点の電圧に加算するとともに、補正値を、スイッチ素子のオン幅が広くなるに従って大きく設定することとした。このため、負荷の変動に応じて変化するスイッチ素子のオン幅に応じて、スイッチ素子の制御を調整できる。したがって、上述の効果と同様の効果を奏することができる。
【発明の効果】
【００３６】
本発明によれば、負荷に供給する定電流にばらつきが生じるのを抑制できる。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に係る定電流電源装置の回路図である。
【図２】前記定電流電源装置の第１のタイミングチャートである。
【図３】前記第１のタイミングチャートの部分拡大図である。
【図４】前記定電流電源装置の第２のタイミングチャートである。
【図５】従来例に係る定電流電源装置の回路図である。
【図６】前記定電流電源装置の第１のタイミングチャートである。
【図７】前記第１のタイミングチャートの部分拡大図である。
【図８】前記定電流電源装置の第２のタイミングチャートである。
【発明を実施するための形態】
【００３８】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００３９】
［定電流電源装置１の構成］
図１は、本発明の一実施形態に係る定電流電源装置１の回路図である。定電流電源装置１は、図４に示した従来例に係る定電流電源装置１００とは、比較器ＣＭＰの反転入力端子および非反転入力端子の接続と、定電流電源装置１００に設けられていた直流電源Ｖｒｅｆを備えていない点と、定電流電源装置１００には設けられていなかった抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ５およびキャパシタＣ２を備える点と、が異なる。なお、定電流電源装置１において、定電流電源装置１００と同一構成要件については、同一符号を付し、その説明を省略する。
【００４０】
抵抗Ｒ２および抵抗Ｒ３は、直列接続されており、抵抗Ｒ２の一端には、整流部ＲＦの第１の出力端子が接続され、抵抗Ｒ３の他端には、定電流電源装置１の基準電位点に相当する整流部ＲＦの第２の出力端子が接続される。比較器ＣＭＰの非反転入力端子には、抵抗Ｒ２の他端と、抵抗Ｒ３の一端と、の接続点が接続される。比較器ＣＭＰの反転入力端子には、スイッチ素子Ｑ１のソースと抵抗Ｒ１との接続点が接続される。
【００４１】
抵抗Ｒ５およびキャパシタＣ２は、直列接続されており、抵抗Ｒ５の一端には、スイッチ素子Ｑ１のゲートが接続され、キャパシタＣ２の他方の電極には、整流部ＲＦの第２の出力端子が接続される。抵抗Ｒ５の他端と、キャパシタＣ２の一方の電極とは、抵抗Ｒ４を介して、比較器ＣＭＰの非反転入力端子に接続される。
【００４２】
［定電流電源装置１の動作］
以上の構成を備える定電流電源装置１は、スイッチ素子Ｑ１のドレイン電流と、整流部ＲＦの第１の出力端子から出力される電圧と、に応じて、スイッチ素子Ｑ１を制御することで、定電流制御を行う。さらに、定電流電源装置１は、スイッチ素子Ｑ１のオン幅に応じて、上述のスイッチ素子Ｑ１の制御を微調整する。
【００４３】
具体的には、整流部ＲＦの第１の出力端子から出力される電圧は、抵抗Ｒ２と抵抗Ｒ３とで分圧され、比較器ＣＭＰの非反転入力端子に入力される。また、スイッチ素子Ｑ１のゲート電圧は、抵抗Ｒ５を介してキャパシタＣ２に充電され、キャパシタＣ２の端子間電圧が抵抗Ｒ４を介して、比較器ＣＭＰの非反転入力端子に入力される。このため、比較器ＣＭＰの非反転入力端子の電圧は、整流部ＲＦの第１の出力端子から出力される電圧を抵抗Ｒ２と抵抗Ｒ３とで分圧したものに、スイッチ素子Ｑ１のゲート電圧に応じて変化するキャパシタＣ２の端子間電圧を足し合わせたもの（以降、「合算電圧」と呼ぶ）に等しくなる。
【００４４】
ここで、整流部ＲＦの第１の出力端子から出力される電圧は、スイッチ素子Ｑ１のゲート電圧と比べて、十分に大きいので、整流部ＲＦの第１の出力端子から出力される電圧を抵抗Ｒ２と抵抗Ｒ３とで分圧したものは、スイッチ素子Ｑ１のゲート電圧に応じて変化するキャパシタＣ２の端子間電圧と比べて、十分に大きくなる。したがって、整流部ＲＦの第１の出力端子から出力される電圧を抵抗Ｒ２と抵抗Ｒ３とで分圧したものは、キャパシタＣ２の端子間電圧により補正される、とも言い得る。
【００４５】
また、スイッチ素子Ｑ１のドレイン電流は、抵抗Ｒ１に流れることで電圧変換され、比較器ＣＭＰの反転入力端子に入力される。このため、比較器ＣＭＰの反転入力端子の電圧は、スイッチ素子Ｑ１のドレイン電流を電圧変換したものに等しくなる。
【００４６】
そして、スイッチ素子Ｑ１のドレイン電流を電圧変換したものが、合算電圧以上になると、比較器ＣＭＰがＨレベル電圧を出力し、フリップフロップＦＦがＬレベルのゲート信号を出力し、スイッチ素子Ｑ１がオフ状態になる。一方、スイッチ素子Ｑ１のドレイン電流を電圧変換したものが、合算電圧未満になると、比較器ＣＭＰがＬレベル電圧を出力し、クロック生成部ＣＬＫから出力されるクロック信号の立上がりにおいて、フリップフロップＦＦがＨレベルのゲート信号を出力し、スイッチ素子Ｑ１がオン状態になる。
【００４７】
以上によれば、定電流電源装置１は、上述のように、スイッチ素子Ｑ１のドレイン電流を電圧変換したものと、合算電圧と、を比較して、比較結果に応じてスイッチ素子を制御する。
【００４８】
ここで、合算電圧は、整流部ＲＦの第１の出力端子から出力される電圧を抵抗Ｒ２と抵抗Ｒ３とで分圧したものに、スイッチ素子Ｑ１のゲート電圧に応じて変化するキャパシタＣ２の端子間電圧を足し合わせたものである。そして、上述のように、整流部ＲＦの第１の出力端子から出力される電圧は、スイッチ素子Ｑ１のゲート電圧と比べて、十分に大きい。このため、合算電圧は、整流部ＲＦの第１の出力端子から出力される電圧と同様に変化する。具体的には、整流部ＲＦの第１の出力端子から出力される電圧が正弦波状に変化すれば、分圧入力電圧も正弦波状に変化する。このため、図２に示すように、スイッチ素子Ｑ１のドレイン電流を電圧変換したものが入力される比較器ＣＭＰの反転入力端子の電圧（図２、３のＶＮＥＧＣＭＰを参照）のピーク値は、整流部ＲＦの第１の出力端子から出力される電圧と同様に変化する電圧が入力される比較器ＣＭＰの非反転入力端子の電圧（図２、３のＶＰＯＳＣＭＰを参照）に等しい値となる。
【００４９】
図２は、定電流電源装置１の第１のタイミングチャートであり、図３は、比較器ＣＭＰの反転入力端子の電圧ＶＮＥＧＣＭＰと、比較器ＣＭＰの非反転入力端子の電圧ＶＰＯＳＣＭＰと、の関係を示す図２の部分拡大図である。
【００５０】
上述のように、比較器ＣＭＰの反転入力端子の電圧ＶＮＥＧＣＭＰのピーク値は、比較器ＣＭＰの非反転入力端子の電圧ＶＰＯＳＣＭＰに等しい。また、比較器ＣＭＰの非反転入力端子の電圧ＶＰＯＳＣＭＰは、整流部ＲＦの第１の出力端子から出力される電圧を抵抗Ｒ２と抵抗Ｒ３とで分圧したものに、スイッチ素子Ｑ１のゲート電圧に応じて変化するキャパシタＣ２の端子間電圧を足し合わせたものに等しく、上述のように整流部ＲＦの第１の出力端子から出力される電圧ＶＯＵＴＲＦと同様に変化する。このため、比較器ＣＭＰの反転入力端子の電圧ＶＮＥＧＣＭＰのピーク値は、整流部ＲＦの第１の出力端子から出力される電圧ＶＯＵＴＲＦと同様に変化することとなる。
【００５１】
図４は、定電流電源装置１の第２のタイミングチャートである。より具体的には、図４の（ａ）は、定負荷時における定電流電源装置１のタイミングチャートであり、図４の（ｂ）は、図４の（ａ）と比べて負荷が軽い軽負荷時における定電流電源装置１のタイミングチャートである。ＶＧＳＱ１は、スイッチ素子Ｑ１のゲート−ソース間電圧を示し、ＶＣ２は、キャパシタＣ２の端子間電圧を示す。
【００５２】
定電流電源装置１は、定電流を供給し続けるために、負荷が軽くなるに従って、スイッチ素子Ｑ１のオン幅を狭くする。そして、キャパシタＣ２は、スイッチ素子Ｑ１のゲート電圧により充電されるため、キャパシタＣ２の端子間電圧ＶＣ２は、スイッチ素子Ｑ１のオン幅が広くなるに従って高くなる。以上より、キャパシタＣ２の端子間電圧ＶＣ２は、負荷が高くなるに従って、高くなる。
【００５３】
キャパシタＣ２の端子間電圧ＶＣ２が高くなると、比較器ＣＭＰの非反転入力端子の電圧ＶＰＯＳＣＭＰの電圧ＶＰＯＳＣＭＰが高くなり、その結果、比較器ＣＭＰの反転入力端子の電圧ＶＮＥＧＣＭＰのピーク値が大きくなる。このため、スイッチ素子Ｑ１のドレイン電流ＩＤＱ１のピーク値が大きくなる。
【００５４】
スイッチ素子Ｑ１のドレイン電流ＩＤＱ１のピーク値が大きくなると、インダクタＬの一端から他端に流れる電流ＩＬのピーク値も大きくなるので、その結果、インダクタＬの一端から他端に流れる電流ＩＬの平均値ＡＶＥ＿ＩＬが増加する。
【００５５】
以上の定電流電源装置１によれば、以下の効果を奏することができる。
【００５６】
図５に示した従来例に係る定電流電源装置１００では、図６に示したように、整流部ＲＦの第１の出力端子から出力される電圧ＶＯＵＴＲＦが高くなるに従って、整流部ＲＦの第１の出力端子から出力される電流ＩＯＵＴＲＦが減少するため、力率が悪くなる場合があった。
【００５７】
これに対して、定電流電源装置１は、整流部ＲＦの第１の出力端子から出力される電圧を抵抗Ｒ２と抵抗Ｒ３とで分圧したものに、スイッチ素子Ｑ１のゲート電圧に応じて変化するキャパシタＣ２の端子間電圧を足し合わせたものと、スイッチ素子Ｑ１のドレイン電流を電圧変換したものと、を比較して、比較結果に応じてスイッチ素子を制御する。このため、スイッチ素子Ｑ１のドレイン電流を電圧変換したものが入力される、比較器ＣＭＰの反転入力端子の電圧ＶＮＥＧＣＭＰのピーク値は、整流部ＲＦの第１の出力端子から出力される電圧ＶＯＵＴＲＦと同様に変化する。ここで、スイッチ素子Ｑ１のドレイン電流は、整流部ＲＦの第１の出力端子から出力される電流に略等しいため、整流部ＲＦの第１の出力端子から出力される電流は、整流部ＲＦの第１の出力端子から出力される電圧ＶＯＵＴＲＦと同様に変化することとなる。したがって、定電流電源装置１の力率を、定電流電源装置１００といった従来の定電流電源装置の力率と比べて、向上させることができる。
【００５８】
また、図５に示した従来例に係る定電流電源装置１００では、図８に示したように、インダクタＬの一端から他端に流れる電流ＩＬの平均値ＡＶＥ＿ＩＬは、負荷が軽くなるに従って大きくなっていた。
【００５９】
これに対して、定電流電源装置１は、整流部ＲＦの第１の出力端子から出力される電圧を抵抗Ｒ２と抵抗Ｒ３とで分圧したものを、キャパシタＣ２の端子間電圧により補正する。これによれば、負荷が高くなるに従って、インダクタＬの一端から他端に流れる電流ＩＬの平均値ＡＶＥ＿ＩＬを大きくすることができる。このため、定電流電源装置１は、負荷に供給する定電流、すなわち発光ダイオードＬＥＤ１〜ＬＥＤｎのそれぞれに供給する定電流にばらつきが生じるのを抑制できる。
【００６０】
また、抵抗Ｒ２と抵抗Ｒ３との抵抗比を調節することで、比較器ＣＭＰがＬレベル電圧を出力するタイミングを調整することができ、スイッチ素子Ｑ１のオン幅を調整することができる。
【００６１】
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【符号の説明】
【００６２】
１、１００；定電流電源装置
Ｃ１、Ｃ２；キャパシタ
ＣＬＫ；クロック生成部
ＣＭＰ；比較器
Ｄ１；ダイオード
ＦＦ；フリップフロップ
Ｌ；インダクタ
ＬＥＤ１〜ＬＥＤｎ；発光ダイオード
Ｑ１；スイッチ素子
Ｒ１〜Ｒ５；抵抗
ＲＦ；整流部
【図１】
0005420384.tif 000002
【図２】
0005420384.tif 000003
【図３】
0005420384.tif 000004
【図４】
0005420384.tif 000005
【図５】
0005420384.tif 000006
【図６】
0005420384.tif 000007
【図７】
0005420384.tif 000008
【図８】
0005420384.tif 000009