(57)【特許請求の範囲】
【請求項１】
電界変調部を有する半導体構造体であって、
この半導体構造体が、
当該半導体構造体内に形成したIII-Ｖ族電力装置の能動領域を囲み、かつ、当該III-Ｖ族電力装置のヘテロ接合を終端する溝と、
前記溝内に形成され、かつ、前記能動領域の一部の上に延在する溝誘電体とを有し、
前記電界変調部が、前記溝内に形成されているとともに前記能動領域の一部の上に延在し、前記溝誘電体を被覆しており、
前記電界変調部が、導電性材料を有し、前記III-Ｖ族電力装置の端子に電気的に結合されており、
前記III-Ｖ族電力装置が、ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）を有している半導体構造体。
【請求項２】
請求項１に記載の半導体構造体において、前記溝が、前記III-Ｖ族電力装置の前記能動領域を囲む分離領域内に形成されている半導体構造体。
【請求項３】
請求項１に記載の半導体構造体において、前記電界変調部が金属を有している半導体構造体。
【請求項４】
請求項１に記載の半導体構造体において、前記III-Ｖ族電力装置が、III-窒化物のＨＦＥＴを有している半導体構造体。
【請求項５】
請求項４に記載の半導体構造体において、前記電界変調部が電気的に結合されている前記III-Ｖ族電力装置の前記端子が、前記III-窒化物のヘテロ構造電界効果トランジスタのゲートである半導体構造体。
【請求項６】
請求項１に記載の半導体構造体において、前記III-Ｖ族電力装置の他の端子の接点パッドが、前記電界変調部により決定された境界内に形成されている半導体構造体。
【請求項７】
請求項６に記載の半導体構造体において、前記接点パッドがヘテロ構造電界効果トランジスタのドレイン接点である半導体構造体。
【請求項８】
半導体構造体内のIII-Ｖ族電力装置を有する能動領域を囲むように、当該III-Ｖ族電力装置のヘテロ接合を終端する溝を形成するステップと、
前記溝内に、及び、前記能動領域の一部の上に溝誘電体を形成するステップと、
前記溝内に、及び、前記能動領域の一部の上に延在するように、導電性材料を有する電界変調部を、前記溝誘電体を被覆するように形成するステップと、
前記電界変調部を、ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）を有する前記III-Ｖ族電力装置の端子に電気的に結合するステップと
を具える方法。
【請求項９】
請求項８に記載の方法において、前記溝を、前記能動領域を囲む分離領域内に形成する方法。
【請求項１０】
請求項８に記載の方法において、前記電界変調部が金属を有するようにする方法。
【請求項１１】
請求項８に記載の方法において、前記III-Ｖ族電力装置がIII-窒化物のＨＦＥＴを有するようにする方法。
【請求項１２】
請求項１１に記載の方法において、前記電界変調部が電気的に結合されている前記III-Ｖ族電力装置の前記端子を、前記III-窒化物のヘテロ構造電界効果トランジスタのゲートとする方法。
【請求項１３】
請求項８に記載の方法において、この方法が更に、前記III-Ｖ族電力装置の他の端子の接点パッドを、前記電界変調部により決定された境界内に形成するステップを具える方法。
【請求項１４】
請求項１３に記載の方法において、前記接点パッドをヘテロ構造電界効果トランジスタのドレイン接点とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して、半導体の分野に関するものである。本発明は特に、大電力分野に用いる半導体装置の製造分野に関するものである。
［定義］
本明細書で、“III-Ｖ族半導体”とは、少なくとも１つのIII 族元素と少なくとも１つのＶ族元素とを有する化合物半導体、例えば、以下に限定されるものではないが、窒化ガリウム（GaＮ）、砒化ガリウム（GaAs）、砒化ガリウムアルミニウム（AlGaAs）、窒化ガリウムインジウム（InGaＮ）等を意味するものである。同様に、“III-窒化物半導体”とは、窒素と少なくとも１つのIII 族元素とを有する化合物半導体、例えば、以下に限定されるものではないが、GaＮ、AlGaＮ、InＮ、AlＮ、InGaＮ、InAlGaＮ等を意味するものである。
【背景技術】
【０００２】
現在、電力トランジスタやその他の半導体電力装置が種々の電子装置及びシステムに広く用いられており、その傾向は今後も継続する。このような電子装置及びシステムの例は、Ｗ‐ＣＤＭＡ（広帯域符号分割多重アクセス）基地局のような無線通信や、その他の種々の民生用及び産業用アプリケーションに採用されている半導体主体のスイッチング及び増幅装置である。
【０００３】
ヘテロ構造電界効果トランジスタ、すなわち、ＨＦＥＴのようなIII-Ｖ族電力半導体装置は特に、そのスイッチング速度が速く且つその電力処理能力に優れている為に幾つかの上述したアプリケーションに適している。代表的なＨＦＥＴは、ゲート、ソース及びドレインを有する横型装置であり、この装置の能動領域を形成する半導体ヘテロ接合の上方に接点が配置されている。実際には、ＨＦＥＴ又はその他の電力装置の性能は、部分的には、能動領域の一部に亘って発生される大きな電界が如何に有効に扱われるかに依存する。例えば、このような電界が急激に終端する個所において、例えば、能動領域と装置を囲む分離領域との間の界面において、電界の混雑として知られた現象が生じるおそれがあり、これによりブレークダウン電圧の減少を生ぜしめ、従って、電力装置の早期故障を生ぜしめるおそれがある。
【０００４】
ＨＦＥＴの製造に対する従来の手法では残念ながら、能動領域付近における電界の混雑に関する問題に適切に対処していない。更に、これらの従来の手法では代表的に、ＨＦＥＴを支持する半導体構造体に亘って高電位及び低電位の領域を分散させ、これにより電界の閉じ込め問題を一層複雑にする。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従って、電力装置の能動領域の境界付近における電界の混雑を回避するように電界強度を変調するための解決策を提供することにより、上述した技術分野における欠点を解決する必要性がある。
【課題を解決するための手段】
【０００６】
実質的には、図面の少なくとも１つに図示しているか又はこれに関して説明している或いはこの図示及び説明の双方を行っているように、更に完全には、特許請求の範囲に開示しているように、電界変調部を有する半導体構造体及びその製造方法を提供する。
【図面の簡単な説明】
【０００７】
【図１】図１は、従来のヘテロ構造電界効果トランジスタ（ＨＦＥＴ）の配置を示す頂面図である。
【図２】図２は、本発明の一実施例による、ほぼ等電位の電界変調部を有するＨＦＥＴの配置を示す半導体構造体の頂面図である。
【図３】図３は、本発明の一実施例による、ほぼ等電位の電界変調部を有する半導体構造体を製造する方法を表す流れ図である。
【図４Ａ】図４Ａは、本発明の一実施例による図２の半導体構造体を、その早期の製造工程において、何れかの４−４線に沿って断面として示す断面図である。
【図４Ｂ】図４Ｂは、本発明の一実施例による図２の半導体構造体を、その早期の製造工程において、何れかの４−４線に沿って断面として示す断面図である。
【図４Ｃ】図４Ｃは、本発明の一実施例による図２の半導体構造体を、その早期の製造工程において、何れかの４−４線に沿って断面として示す断面図である。
【図４Ｄ】図４Ｄは、本発明の一実施例による図２の半導体構造体を、その早期の製造工程において、何れかの４−４線に沿って断面として示す断面図である。
【発明を実施するための形態】
【０００８】
本発明は、電界変調部を有する半導体構造体及びその製造方法に向けたものである。本発明を特定の実施例につき説明するが、特許請求の範囲により規定される本発明の原理は、これらの特定の実施例を超えて適用されること明らかである。更に、本発明の態様を不明瞭としないようにするために、本発明の説明において、ある細部の説明は省略した。省略したこれらの細部は当業者にとって既知の範囲内のものである。
【０００９】
図面及びこれに付随する説明は、本発明の代表的な実施例に向けたものにすぎない。説明を簡潔にするために、本発明の原理を用いる本発明の他の実施例は特に説明せず、図面にも示さない。特に指摘しないかぎり、各図間の同様な又は対応する素子は、同様な又は対応する参照符号で示してあることに注意すべきである。更に、図面は一般に、実際のものに正比例して描いておらず、実際の相対寸法に対応させるものではない。
【００１０】
図１は、従来のIII-Ｖ族半導体のヘテロ構造電界効果トランジスタ（ＨＦＥＴ）の配置を示す頂面図である。図１における従来の構造体１００は、分離領域１１４により囲まれた能動領域１０３内に形成されたＨＦＥＴ１０２を有する。このＨＦＥＴ１０２は、ソースフィンガー１０４と、ゲートフィンガー１０６と、ドレインフィンガー１０８と、前記ゲートフィンガー１０６及び前記ドレインフィンガー１０８間に形成された電界プレート１１２とを有している。又、図１に示すように、構造体１００内に低電位領域１１８を生ぜしめるＨＦＥＴ１０２のソースパッド１２２及びゲートパッド１２４と、構造体１００内に高電位領域１２６を生ぜしめるＨＦＥＴ１０２のドレインパッド１２８が存在する。更に、図１は電界混雑区域１１６ａ及び１１６ｂを示している。図１は明瞭にするために簡略化していることに注意すべきである。例えば、ＨＦＥＴ１０２が単一の能動セルを有するように図示してあるが、代表的なＨＦＥＴは、互いに接続された複数のセルを有しており、従って、ソースフィンガー１０４と、ゲートフィンガー１０６と、ドレインフィンガー１０８とが複数個繰り返されて能動領域１０３内に形成されているものである。
【００１１】
III-Ｖ族半導体ＨＦＥＴや、その他のIII-Ｖ族半導体電力装置は、大きな印加電圧の下で動作し、大きな電界を発生させるように設計されている。例えば、ゲートフィンガー１０６とドレインフィンガー１０８との間の電位差に対する代表的な値は３０〜３０００ボルトの範囲内としうる。これらの状態の下では、ゲートフィンガー１０６とドレインフィンガー１０８との間の能動領域１０３内の電界強度は、ゲートフィンガー１０６に隣接する個所で不所望に強いピーク値に達するおそれがある。この個所における電界強度のピーク値を制限するとともに、ゲートフィンガー１０６に隣接して“ｘ”方向で電界強度をより均等に徐々に変化させるようにするために、従来の構造体１００は当該技術で既知のように電界プレート１１２を採用している。
【００１２】
しかし、図１に示すように、従来の構造体１００では、ソースフィンガー１０４と、ゲートフィンガー１０６と、ドレインフィンガー１０８とが“ｙ”方向で分離領域１１４により急激に終端されている。この急激な終端は、ゲートフィンガー１０６及び電界プレート１１２の付近に強い電界を存在させる結果を生ぜしめる。この電界は、“ｘ”方向では、能動領域１０３を通ってドレインフィンガー１０８まで円滑に移行するが、“ｙ”方向では円滑に移行しない。能動領域１０３と分離領域１１４との界面における電界の急激な終端により、この境界付近に電界の混雑を生ぜしめる。電界混雑区域１１６ａ及び１１６ｂにおけるような、電界の混雑度が特に大きな区域では、電界が集中することによりＨＦＥＴ１０２のブレークダウン電圧を不所望に低減させる。
【００１３】
更に、図１に示すように、ドレインパッド１２８は代表的に、ソースパッド１２２及びゲートパッド１２４の側とは反対側である能動領域１０３の側に位置している。ソースパッド１２２及びゲートパッド１２４は、これらの間に約２０ボルトの電位差を生ぜしめるが、前述したように、ゲートパッド１２４とドレインパッド１２８との間の電位差は３０００ボルトの大きさとなりうる。従って、図１に示す従来の配置は、不都合なことに、低電位領域１１８と高電位領域１２６とが互いに構造体１００の反対端に位置してしまう。その結果、従来の手法では、構造体１００中の位置やこの構造体を横切る位置における電位を予測するのが困難となるとともに、生じる電界をここに閉じ込めるのを困難とする。
【００１４】
図２を参照するに、この図２は、従来の構造体の欠点を解消しうるようにする、等電位又はほぼ等電位の電界変調部（以後簡潔にこれらを総称して“等電位の電界変調部”と称する）を有するＨＦＥＴの配置を示す半導体構造体の頂面図である。図２において、構造体２００は、等電位の電界変調部２４４及び分離領域２１４により囲まれた能動領域２０３内に形成されたIII-Ｖ族電力装置、例えば、III-窒化物ＨＦＥＴ２０２を有する。ＨＦＥＴ２０２は、ソースフィンガー２０４と、ゲートフィンガー２０６と、ドレインフィンガー２０８と、前記ゲートフィンガー２０６及び前記ドレインフィンガー２０８間に形成された電界プレート２１２とを有している。図２に示すように、ゲートフィンガー２０６及び電界プレート２１２は等電位の電界変調部２４４まで延在している。又、図２に示すように、ソースパッド２２２と、等電位の電界変調部２４４に電気的に接続されたゲートパッド２２４と、等電位の電界変調部２４４により決定された境界線内に形成されたドレインパッド２２８とが存在する。特に、図２には、従来の構造体の問題となっている図１における電界混雑区域１１６ａ及び１１６ｂのような電界混雑区域が存在しない。
【００１５】
構造体２００により得られる利点の幾つかを、図３の流れ図３００及び図４Ａ〜４Ｄを用いて説明する。図３の流れ図３００は、等電位の電界変調部を有する半導体構造体を製造する方法の一実施例を表している。当業者にとって明らかなある細部及び特徴は、この流れ図３００から省略した。例えば、当該技術分野で既知のように、あるステップが１つ以上のサブステップを有するか、或いは特殊な装置又は部材を有するようにしうる。流れ図３００に示すステップ３１０〜３６０は、本発明の一実施例を充分に表しているが、本発明の他の実施例では、流れ図３００に示すステップとは異なるステップを用いるか、或いはステップ数をより多く又は少なくしうる。
【００１６】
図４Ａを参照するに、この図４Ａの構造体４００は、図２の構造体２００を、その早期の製造工程において、何れかの４−４線に沿って断面として示す断面図である。この構造体４００は、窒化ガリウム（GaＮ）層４３２と、窒化アルミニウムガリウム（AlGaＮ）層４３４との界面より成るヘテロ接合に対応する能動領域４０３を示す。この図４Ａには、能動領域４０３を終端させる分離領域４１４をも示してある。この分離領域４１４及び能動領域４０３は、図２における分離領域２１４及びこれにより囲まれた能動領域２０３にそれぞれ対応している。
【００１７】
簡単化のために図４Ａから省略しているが、構造体４００は代表的に、支持基板と、GaＮ層４３２の下側の遷移体とを更に有している。GaＮに対し一般に用いられている基板材料には、例えば、サファイア、シリコン及びシリコンカーバイドが含まれる。更に、代表的な実施例は、支持基板とGaＮ層４３２との間に形成された遷移体を有しており、この遷移体は例えば、支持基板からGaＮ層４３２までの格子遷移を調節する複数の層を有する。このような遷移体には例えば、支持基板上に形成された窒化アルミニウム（AlＮ）層と、これに続くAlＮ及びGaＮを有する一連の層とを含めることができ、GaＮ層４３２への適切な遷移が達成されるまで各層が有するアルミニウムを順次少なくするとともにガリウムを多くする。
【００１８】
更に、図４Ａは能動領域４０３が形成されている半導体ウエハの一部分、例えば、半導体ウエハ上に形成された単一のダイ片に対応しているが、この半導体ウエハは全体として多数のダイ片を具え、各ダイ片が、能動領域４０３のような能動領域であって分離領域４１４のような分離領域で終端している能動領域を有するようにしうる。従って、ここに開示する等電位の電界変調部を有する新規な半導体構造体を反復再現して、複数の半導体構造体を単一の半導体ウエハ上に形成するようにすることができる。
【００１９】
図４Ｂ、４Ｃ及び４Ｄをも参照するに、構造体４１０、４２０及び４３０は、構造体４００において、図３の流れ図３００のステップ３１０、３２０及び３３０を実行した結果を示している。例えば、構造体４１０は、処理ステップ３１０の後の構造体４００を示し、構造体４２０は、処理ステップ３２０の後の構造体４００を示し、構造体４３０は、処理ステップ３３０の後の構造体４００を示している。
【００２０】
図２及び図４Ａ〜４Ｄに示す構造体は、本発明の原理を明確に実施するためのものであり、本発明の概念を明確にする目的の特異性を有するように示してあることに注意すべきである。更に、図２及び図４Ａ〜４Ｄで特徴とする材料や、これらの図に示す半導体装置や、開示した種々の特徴部を形成するのに用いる技術のような特定の細部は例示として提供するものであり、本発明はこれらの例示に限定されるものではないことを理解すべきである。例えば、図２及び図４Ａ〜４Ｄに示す実施例は、GaＮで構成した高電子移動度トランジスタ（ＨＥＭＴ）の形態でIII-窒化物半導体ＨＦＥＴを製造することを示しているが、他の実施例では、等電位の電界変調部を有する半導体構造体は、前述した“定義”で説明したように、GaＮ又は他の適切ないかなるIII-Ｖ族半導体材料を用いて形成したＮチャネル又はＰチャネルＦＥＴ或いはダイオードのような他の種類のIII-Ｖ族電力装置を具えることができるものである。
【００２１】
図３のステップ３１０及び図４Ｂの構造体４１０に対し説明を続けるに、流れ図３００のステップ３１０は、分離領域４１４に溝４３６を形成するステップを有する。図４Ｂに示すように、溝４３６は、AlGaＮ層４３４を越えて構造体４１０のGaＮ層４３２内に延在させることにより、GaＮ層４３２とAlGaＮ層４３４との界面に形成されているヘテロ接合で終端させる。溝４３６の底面４３７及び内側の側壁４３８も図４Ｂに示してある。底面４３７及び内側の側壁４３８を有する溝４３６は分離領域４１４の長さ全体に沿って形成しうる。分離領域４１４及び能動領域４０３は、前述したように、図２の分離領域２１４及びこれにより囲まれた能動領域２０３にそれぞれ対応している為、本例によれば、溝４３６の内側の側壁４３８は能動領域４０３を囲むとともにこの能動領域４０３に隣接している。溝４３６は、エッチング処理のような当該技術分野で既知の如何なる適切な方法でも形成しうる。
【００２２】
図３のステップ３２０及び図４Ｃの構造体４２０に進んで説明するに、流れ図３００のステップ３２０は、溝４３６の底面４３７及び内側の側壁４３８に沿って、且つ能動領域４０３の一部の上に溝誘電体４４２を堆積するステップを有する。溝誘電体４４２は、例えば、窒化シリコン（Si3 Ｎ4 ）、AlＮ、酸化アルミニウム（Al2 Ｏ3 ）又は酸化シリコン（SiＯ2 ）のような適切な如何なる誘電体材料をも有しうる。
【００２３】
図３のステップ３３０及び図４Ｄの構造体４３０を参照するに、流れ図３００のステップ３３０は、溝４３６内に、且つ能動領域４０３の一部の上に等電位の電界変調部４４４を形成し、この等電位の電界変調部４４４を溝誘電体４４２上に位置するようにするステップを有する。等電位の電界変調部４４４は、金属のような導電性材料から形成し、図２における等電位の電界変調部２４４に対応する。従って、能動領域２０３を囲むように示す等電位の電界変調部２４４と同様に、図４Ｄにおける等電位の電界変調部４４４は能動領域４０３を囲んでいる。
【００２４】
流れ図３００のステップ３４０に対し説明を続け、且つ図２の構造体２００を参照するに、流れ図３００のステップ３４０は、能動領域２０３内にIII-窒化物ＨＦＥＴ２０２を形成するステップを有する。図２は、ソースフィンガー２０４、電界プレート２１２と組み合わせたゲートフィンガー２０６及びドレインフィンガー２０８を有する代表的なＨＦＥＴセルを示している。この図２に示すように、ソースフィンガー１０４と、ゲートフィンガー１０６と、ドレインフィンガー１０８とを分離領域１１４で急激に終端させる図１の従来の構造体１００と相違して、構造体２００では、能動領域２０３の境界と、ソースフィンガー２０４及びドレインフィンガー２０８の端部との間にスペースが有り、ゲートフィンガー２０６及び電界プレート２１２の端部から分離領域２１４への遷移を達成する等電位の電界変調部２４４が形成されている。従って、例えば、２０５ａ及び２０５ｂのようなスペースは、ソースフィンガー２０４及びドレインフィンガー２０８をそれぞれ“ｙ”方向で等電位の電界変調部２４４から分離させており、この等電位の電界変調部２４４が“ｙ”方向でゲートフィンガー２０６及び電界プレート２１２の端部に電界の混雑が生じるのを阻止する。
【００２５】
図２の構造体２００を参照し続けて図３のステップ３５０及び３６０に進むに、流れ図３００のステップ３５０は、等電位の電界変調部２４４により決定された境界内の能動領域２０３上にドレインパッド２２８を形成するステップを有する。更に、ソースパッド２２２及びゲートパッド２２４を形成しうる。次に、ステップ３６０は、等電位の電界変調部２４４を、例えば、貫通接続ゲートパッド２２４によりIII-窒化物ＨＦＥＴ２０２の端子に電気的に結合させ、これにより等電位の電界変調部２４４をゲート電位に固定させるようにするステップを有する。例えば、構造体２００がIII-窒化物ＨＦＥＴ２０２ではなくIII-窒化物電力用ダイオードを有するようにした他の実施例では、ステップ３５０は、等電位の電界変調部２４４により決定された境界内に陰極パッドを形成し、等電位の電界変調部２４４を電力用ダイオードの陽極端子に結合させるステップに相当する。
【００２６】
上述したところから、且つ図２に示す実施例の検査から明らかなように、本明細書には、“ｘ”及び“ｙ”方向の双方で電界変調を行うとともに、有効な電界閉じ込めをも達成する新規な構造体及び方法を開示している。例えば、“ｘ”方向における電界変調は、ゲート電位に固定された等電位の電界変調部２４４及び電界プレート２１２により達成しうる。更なる例によれば、“ｙ”方向における電界変調は、等電位の電界変調部２４４により達成でき、等電位の電界変調部２４４と、ソースフィンガー２０４及びドレインフィンガー２０８の端部との間のスペースにより容易としうる。更に、例えば、等電位の電界変調部２４４をゲートパッド２２４又は電力用ダイオードの陽極接点に電気結合させることにより低電位に固定されたこの等電位の電界変調部２４４により決定された境界内に、ドレインパッド２２８又は電力用ダイオードの陰極接点パッドのような高電位装置のパッドを位置させることにより、電界の閉じ込めをも達成でき、これにより構造体２００内の及びこの構造体を横切る電位をより一層予測可能にしうる。
【００２７】
本発明の上述した説明から明らかなように、本発明の範囲を逸脱することなく本発明の概念を実行するのに種々の技術を用いることができる。更に、特に幾つかの実施例を参照して本発明を説明したが、当業者にとって明らかなように、本発明の精神及び本発明の範囲を逸脱することなく、本発明の形態及び細部につき変更を施すことができる。上述した実施例は、あらゆる点において例示的なものであり、本発明はこれらの例示に限定されるものではないことを考慮すべきである。更に、本発明は上述した特定の実施例に限定されず、本発明の範囲を逸脱することなく、種々の再配置、変更及び置換が可能であることを理解すべきである。
【図１】
0005417283.tif 000002
【図２】
0005417283.tif 000003
【図３】
0005417283.tif 000004
【図４Ａ】
0005417283.tif 000005
【図４Ｂ】
0005417283.tif 000006
【図４Ｃ】
0005417283.tif 000007
【図４Ｄ】
0005417283.tif 000008