(57)【特許請求の範囲】
【請求項１】
特性インピーダンスを有する抵抗性中心導体同軸信号ケーブルに結合されたプローブ・チップ回路を有する信号取込みプローブと、
入力ノードを有する信号処理装置であって、上記入力ノードが上記信号取込みプローブの上記抵抗性中心導体同軸信号ケーブルに直接結合されると共に、上記信号処理装置内の上記入力ノードと入力増幅回路の間に配置された入力回路を介して、上記信号処理装置内に配置された上記入力増幅回路に直接結合される信号処理装置とを具え、
上記入力回路が、グラウンドに接続されていない受動回路素子又は直列の受動回路素子結合回路から構成され、
上記抵抗性中心導体同軸信号ケーブル及び上記入力回路が上記入力増幅回路の入力ノードと直列に直接結合されると共に、上記信号処理装置の上記入力ノードにおける上記抵抗性中心導体同軸信号ケーブルの上記特性インピーダンスの抵抗性成分及び容量性成分を上記入力回路が終端し、これによって、上記抵抗性中心導体同軸信号ケーブルから上記入力増幅回路の上記入力ノードへと流れる中周波数帯域及び高周波数帯域信号の電流を増加させることを特徴とする信号取込みシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被測定デバイスからの信号を取込むことに関し、特に、信号取込みプローブ及び信号処理装置を有し、信号取込みプローブの抵抗性中心導体ケーブルが信号処理装置内で終端される信号取込みシステムに関する。
【背景技術】
【０００２】
本願は、２００９年９月３０日出願の米国特許出願番号第１２／５７１，２３６号を基礎とする一部継続出願である。従来の受動電圧プローブ１０は、プローブ・チップ１４が図１においてＲT及びＣTとして示される抵抗−静電容量の並列回路網１２から構成され、この並列回路網１２は抵抗性中心導体信号ケーブル１６を介して補償ボックス中の補償回路１８に結合される。補償回路１８は、抵抗性要素ＲＣ１及びＲＣ２並びに容量性要素ＣＣを有する。ＲＣ１はケーブル１６と直列であり、ＲＣ２は可変コンデンサＣＣと直列である。補償回路１８は、オシロスコープ、スペクトラム・アナライザ、ロジック・アナライザのような測定試験装置２２の入力回路２０に結合される。一般に、オシロスコープの入力回路２０は、ＲＴＳ及びＣＴＳで示される抵抗−静電容量の回路網２４を含み、これは、１０から２０ピコ・ファラド（ｐｆ）のコンデンサと並列な１Ｍオームの入力インピーダンスをオシロスコープに与えるスイッチング入力アッテネーション回路（図示せず）に関係する。スイッチング入力アッテネーション回路の出力は、プリ増幅回路２６の入力端子に結合される。オシロスコープは、オシロスコープの入力端子からプリ増幅回路の出力端子まで、名目上、周波数応答が平坦な伝達関数となるよう校正される。
【０００３】
補償回路１８は、ケーブル１６の抵抗性及び容量性終端となって、反射を最小限にするとともに、測定試験装置２２に名目上平坦な周波数応答を持つ伝達関数を与える。補償可変コンデンサＣＣは、オシロスコープの個々のチャンネルの入力静電容量のばらつきに対して、プローブの抵抗と静電容量の分配比をマッチ（整合）させるように、ユーザが調整可能である。抵抗性要素ＲＣ１は、抵抗性ケーブル１６の終端マッチング（整合）を高周波数におけるオシロスコープの入力信号に与える（ここでケーブルＺ０≒１５５Ω）。可変コンデンサＣＣと直列なＲＣ２は、オシロスコープに負荷されるコンデンサに対するケーブル終端を改善する。
【０００４】
チップの抵抗ＲT、ケーブル終端抵抗ＲＣ１及び入力抵抗ＲＴＳは、直流から低周波数の入力信号に対する分圧減衰回路網を形成する。広い周波数範囲の入力信号に適応するため、抵抗性分圧減衰回路網は、チップ抵抗要素ＲＴを横断するシャント（shunt：分路、分流）チップ・コンデンサＣT、シャント終端コンデンサＣＣ及び終端抵抗要素ＲＴＳを横断する入力コンデンサＣＴＳを用いて補償される。適切に補償された分圧回路を得るためには、プローブ・チップ抵抗−静電容量並列回路網１２の時定数が、Ｃケーブル及びＣＣを含めた終端抵抗−静電容量並列回路網２４の時定数と等しくなければならない。
【０００５】
その特性インピーダンスにおいて、適切に抵抗性ケーブル１６を終端するには、比較的大きなシャント・コンデンサＣＣを補償回路網１８に加えることが必要となる。これは、大きなケーブルの静電容量ＣCABLEに加えてである。例えば、米国テクトロニクス社が製造販売するＰ２２２０型受動プローブ（減衰係数１Ｘ／１０Ｘ＝減衰比１：１と１０：１の切替可）に係るチップの抵抗ＲＴ及び静電容量ＣTは、減衰比１０：１のとき、オシロスコープの１ＭΩの入力インピーダンスに対し、１０分の１となるように選択される。最小のチップ静電容量ＣTは、他の寄生容量を無視すれば、ケーブルの大きな静電容量ＣCABLE、ＣＣ及びＣＴＳの合計の９分の１である。チップ静電容量ＣTは、上述のパラメータに対しては、８ｐＦから１２ｐＦ程度のオーダーである。入力容量（これは、ＣCABLE、ＣＣ及びＣＴＳの合計と直列になっているＣTである）は、モニター（監視）された回路で駆動されるので、プローブが回路にどの程度の負荷を与えるかの量を表す。
【０００６】
図２は、他の受動プローブとオシロスコープの構成を示し、プリ増幅回路２８は電流増幅器として構成される。この構成には、図１のプローブ及びオシロスコープ構成と同じ制約がある。このプローブにはプローブ補償ボックスに補償回路があり、オシロスコープには従来のごとく１０〜２０ｐＦの静電容量と並列な１ＭΩの抵抗がオシロスコープの入力部分にある。既存の受動プローブ及びオシロスコープの構成における主要な課題は、中帯域及び広帯域周波数の信号電流のかなりの部分が、抵抗性中心導体信号ケーブルの出力端において、終端容量ＣＣによってグランドに分流（シャント：shunt）されることである。加えて、抵抗性中心導体ケーブルはオシロスコープの入力端より前で終端されるので、オシロスコープの入力回路の寄生容量が、電流をグランドに更に分流する非終端伝送ラインとして機能する。
【０００７】
プローブ・チップの静電容量及び抵抗性中心導体ケーブルは、従来の受動プローブの帯域全体に影響を得たる。更に、プローブ・チップの入力部分は、高い入力レジスタンスと並列な容量性リアクタンスが原因で、高周波数において被測定デバイスに低い入力インピーダンスを与える。プローブ・チップの静電容量を減少させて容量性リアクタンスを増加させるには、補償回路網を維持するように分圧回路網の他の構成要素の値を調整する必要がある。従来は、これは、プローブ・チップ中のレジスタンスを増加させることで実現していた。しかし、これは、回路網の分圧比を増加させ、結果として、プローブに印加される信号の減衰が大きくなる。オシロスコープに入力された減少された信号は、オシロスコープの入力回路の利得を増加させることで補償してもよいが、これは信号中のノイズを増加させる結果となり、装置における信号対ノイズ比を全般的に悪化させる。
【０００８】
特殊なタイプの受動プローブもあり、これは、比較的高いインピーダンス及びアッテネーションを５０オーム入力のオシロスコープに与える。このＺ0プローブは、比較的低い抵抗値、５キロ・オーム以下であり、５０オームの無損失同軸ケーブルに結合される。プローブ・ヘッドの寄生容量で生じるプローブ・チップの静電容量は、通常、１ｐＦよりも小さい。具体的な実施形態では、プローブ・チップの抵抗値は４５０オームで、５０オームの無損失同軸ケーブルを介して、５０オーム入力のオシロスコープに結合され、これは減衰比１０の受動分圧回路網を形成する。このプローブに入力される電圧は、入力抵抗値の大きさが原因で、従来からある受動プローブに比較して制限される。また、低い入力抵抗値が、直流信号に対する過度の負荷となることがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第６４８３２８４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
米国特許６４８３２８４号は、図３に示すポール・ゼロ・キャンセレーションを用いた広帯域プローブを開示している。抵抗ＲtabとキャパシタＣtabと直列な抵抗Ｒtip及びキャパシタＣtipの並列プローブ・チップ回路網は、被測定デバイスからの信号を検出し、この信号を近くの無損失同軸ケーブル４０を介して補償回路網に結合する。キャパシタＣtabは、回路基板上の配線、同軸ケーブルなどのようなチップ回路中の静電容量を表す。ケーブル終端抵抗Ｒｅは、ケーブル４０とオペアンプ４２の反転入力端子間に直列に接続される。非反転入力端子は、コモン・グランドに結合される。入力端子と出力端子間に接続されるのは、Ｃfbと、Ｃfbと直列なＲpkとの抵抗Ｒfbの並列な組み合わせ回路である。並列なチップ抵抗Ｒtip及びキャパシタＣtipはゼロを生成し、抵抗Ｒtab及びキャパシタＣtabの組み合わせはポールを生成する。補償回路網中の抵抗Ｒfb及びキャパシタＣfbによってポール（極）が生成され、抵抗Ｒpk及びキャパシタＣfbによってゼロ（零点）が生成される。プローブ・チップ回路網中に生成されたゼロ及びポールは、補償回路網中のポール及びゼロによってキャンセルされる。補償回路網の出力は、オシロスコープなどのようなエンド・ユーザ・デバイス（又は最終用途デバイス）に結合される。開示内容によれば、２つのＲＣ回路網の時定数は、これら零点と極が相殺し、プローブが一定の利得を得るように等しくなければならない。更に、オペアンプ４２は、広帯域プローブ回路の一部であって、エンド・ユーザ・デバイスの一部ではない。
【課題を解決するための手段】
【００１１】
本発明は、信号処理装置に結合された信号取込みプローブを有する信号取込みシステムである。信号取込みプローブは、抵抗性中心導体信号ケーブルに結合されたプローブ・チップ回路を有する。信号処理装置は入力ノードを有し、これは抵抗性の中心導体信号ケーブルに結合される。入力ノードは、終端回路を介して信号処理装置中の入力増幅回路に結合される。終端回路は、抵抗性中心導体信号ケーブルに抵抗性終端及び容量性終端の少なくとも１つを与える。
【００１２】
プローブ・チップ回路は、少なくとも第１容量性要素と並列な少なくとも第１抵抗性要素を有し、第１容量性要素は、代表的な１０Ｘ（減衰比１０）のプローブについて２〜５ピコ・ファラッドの範囲のキャパシタンスを有する。入力増幅回路は、好ましくは、フィードバック回路を有する電流増幅回路として構成される。フィードバック回路は、少なくとも第１容量性要素と並列な少なくとも第１抵抗性要素を有し、これらは電流増幅回路の入出力端子間に結合される。終端回路は、好ましくは、減衰回路として実現される。信号処理装置は信号経路を有するが、この信号経路の一端は入力ノードに結合され、他端は電流増幅回路の入力端子の近くに配置される抵抗性要素に結合され、終端伝送線を形成する
【００１３】
好ましい実施形態では、プローブ・チップ回路は、抵抗性中心導体ケーブル及び入力ノードに結合された終端回路の第２時定数とマッチする第１時定数を有する。終端回路は、電流増幅回路のフィードバック回路の第４時定数とマッチする第３時定数を有する。
【００１４】
信号取込みシステムは、信号処理装置内に配置されるスイッチング回路を伴って実現される。スイッチング回路は、入力ノードを終端回路に選択的に結合すると共に、入力ノードを代替の入力信号チャンネルに選択的に結合する。代替の入力信号チャンネルは、入力増幅回路に結合された抵抗性及び容量性要素を有し、この抵抗性及び容量性要素は信号処理装置に旧型の信号取込みプローブと互換性のある入力インピーダンスを提供する。その容量性要素は、代替入力信号チャンネルの寄生容量を表している。
【００１５】
信号取込みシステムの更なる実施形態では、電流増幅回路のフィードバック回路が、少なくとも１つの第１レジスタを含み、これは、第１抵抗性要素及び第１容量性要素に抵抗値及び容量値の少なくとも１つを設定する。
【００１６】
本発明の目的、効果及び新規性は、特許請求の範囲及び図面を参照しつつ、以下の詳細な発明を読むことによって明らかとなろう。
【図面の簡単な説明】
【００１７】
【図１】図１は、従来のプローブの代表的なブロック図である。
【図２】図２は、従来の別のプローブのブロック図である。
【図３】図３は、従来の更に別のプローブのブロック図である。
【図４】図４は、信号処理装置内でプローブ・ケーブルを終端する本発明による信号取込みシステムにおける信号処理装置の代表的なブロック図である。
【図５】図５は、信号取込みシステムの代表的なブロック図である。
【発明を実施するための形態】
【００１８】
本発明による信号取込みシステムは、プローブ・ヘッド内に抵抗性中心導体信号ケーブルの一端が結合された受動電圧プローブ・チップ回路を含む。抵抗性中心導体信号ケーブルの他端には電気コネクタがあり、これはオシロスコープ、ロジック・アナライザ、デジタイザなどの信号処理装置に受動電圧プローブを装着可能にする。本発明は、以下では図４に示すようなデジタル・オシロスコープに関して説明する。図４のハイレベル・ブロック図は、本願発明の信号取込みシステムの一部として使用されるデジタル・オシロスコープ１００を描いている。一般に、オシロスコープ１００は、複数の信号チャンネルを有し、各信号チャンネルの入力端子には、被測定デバイス（ＤＵＴ）からの電気信号を取り込むための受動プローブ、能動プローブ、電流プローブなどのような種々の形式の信号取込みプローブ１０５、１１０が接続される。オシロスコープ１００の信号チャンネル入力端子は、夫々の信号チャンネル取込み回路１１５、１２０に結合される。取込み回路１１５、１２０は、内部のサンプル・クロック発生器１２２が供給するサンプル・クロックに従って、それぞれの信号取込みプローブ１０５及び１１０からの入力信号をそれぞれサンプルする。
【００１９】
取込み回路１１５、１２０は、前置増幅回路、アナログ・デジタル変換回路、トリガ回路、間引き回路、補助（supporting）取込みメモリなどを夫々含んでいる。取込み回路１１５、１２０は、１つ又は複数の被測定信号をサンプル・レートでデジタイズし、コントローラ１２５又は処理回路１３０での使用に適した１つ又は複数のサンプル・ストリームを生成する。取込み回路１１５、１２０は、コントローラ１２５から受けた命令に応答して、前置増幅回路のフィードバック値、トリガ条件、間引き係数、その他の取込みに関するパラメータを変更する。取込み回路１１５、１２０は、夫々が得たサンプル・ストリームをコントローラ１２５に送る。
【００２０】
トリガ回路１２４は、取込み回路１１５、１２０とは別に示しているが、当業者であれば、取込み回路に内蔵させてもよいことが理解できるであろう。トリガ回路１２４は、ユーザの入力に応答して、トリガ閾値レベル、ホールド・オフ、ポスト・トリガ・アクイジションなどのトリガ・パラメータをコントローラ１２５から受ける。トリガ回路１２４は、ＤＵＴからの被測定信号のデジタル・サンプルを捕捉するように、取込み回路１１５、１２０の状態を調整する。
【００２１】
コントローラ１２５は、取込み回路１１５、１２０が供給する１つ又は複数の取り込んだサンプル・ストリームを処理し、１つ又は複数のサンプル・ストリーム夫々に係るサンプル・ストリーム・データを生成する動作を行う。つまり、所望のディビジョン当たりの時間（time per division）、ディビジョン当たりの電圧（volts per division）の表示パラメータが与えられると、コントローラ１２５は、取り込んだサンプル・ストリームに係る生データを修正又はラスタライズし、所望のディビジョン当たりの時間、ディビジョン当たりの電圧を有する対応する波形データを生成する動作を行う。コントローラ１２５は、また、所望ではないディビジョン当たりの時間、ディビジョン当たりの電圧、ディビジョン当たりの電流のパラメータを有する波形データを基準に合うよう調整（normalize）して、所望のパラメータを有する波形データを生成するようにしてもよい。コントローラ１２５は、表示デバイス１３５において続いて表示するために波形データを処理回路１３０に供給する。
【００２２】
図４のコントローラ１２５は、米国モトローラ社で製造販売されているＰｏｗｅｒＰＣ（商標）プロセッサのようなプロセッサ１４０、サポ―ト回路１４５及びメモリ１５５を含んでいるのが好ましい。プロセッサ１４０は、メモリ１５５に記憶されたソフトウェア・ルーチンの実行を支援する回路に加えて、従来からある電源、クロック回路、キャッシュ・メモリ、バッファ／拡張回路などのようなサポート回路１４５と共に動作する。ここでソフウェア処理として説明する処理ステップのいくつかは、例えば、プロセッサ１４０と共同して種々のステップを実行する回路など、ハードウェアで実現してもよいものがあると考えられる。コントローラ１２５は、また、入力／出力（Ｉ／Ｏ）回路１５０ともインターフェイスがある。例えば、Ｉ／Ｏ回路１５０は、キーボード、ポインティング・デバイス、タッチスクリーンなど、ユーザのコントローラ１２５への入力及び出力を提供するのに適した手段を含んでいてもよい。コントローラ１２５は、こうしたユーザ入力に応答して、取込み回路１１５、１２０の動作を順応させ、種々のデータ取込み、トリガ、処理、表示デバイスへの通信も含めた複数の機能を実行する。加えて、ユーザ入力は、自動校正機能を開始させたり、表示デバイス１３５、論理分析回路、その他のデータ取込みデバイスの動作パラメータを適宜変更したりするのに用いられてもよい。
【００２３】
メモリ１５５は、ＳＲＡＭ、ＤＲＡＭその他を含む揮発性メモリとしてもよい。メモリ１５５は、また、ディスク・ドライブやテープ・メディアを含む不揮発性メモリ・デバイス、又は、ＥＰＲＯＭその他を含めたプログラマブル・メモリとしてもよい。信号源１５７は、プローブの補償のため、広い周波数成分信号を生成する。本発明の好適な実施形態では、広い周波数成分信号は、高速エッジ矩形波である。これに代えて、信号源１５７が一定振幅（leveled）可変周波数正弦波生成回路としてもよい。
【００２４】
図４のコントローラ１２５は、本発明に従って種々の制御機能を実行するようプログラムされた汎用コンピュータとして描かれているが、本発明は、例えば、特定用途向けＩＣ（ＡＳＩＣ）のようなハードウェアで実現されてもよい。このように、ここに記載するコントローラ１２５は、広義には、ハードウェア、ソフトウェア又はこれらの組み合わせによって等価的に実行されるものに解釈されることを意図している。
【００２５】
図５は、本発明による信号取込みシステム２００の好適な実施形態の機能ブロック図である。図４と対応する要素には、図５でも同じ符号を付している。信号取込みプローブ１０５は、低キャパシタンスのプローブ・チップ回路２０４を含むプロービング・ヘッド２０２、抵抗性中心導体信号ケーブル２０６及び抵抗性要素２０８を有する。プローブ・チップ回路２０４には、抵抗性要素２１４と直列な容量性要素２１４と並列な抵抗性要素２１０がある。容量性要素２１２は、低入力キャパシタンスを被測定デバイスに与えるため、２〜５ピコ・ファラッド（ｐＦ）のレンジの静電容量を有している。プローブ・チップ回路２０４は、抵抗性中心導体信号ケーブル２０６の一端に結合される。抵抗性中心導体信号ケーブル２０６の他端は、抵抗性要素２０８を介して、オシロスコープ１００内の信号取込み回路１１５、１２０の１つのＢＮＣ入力ノード２１６に結合される。抵抗性中心導体信号ケーブルには、３９Ω／フィート（約１２８Ω／メートル）の抵抗値を持つ抵抗性中心導体を有する同軸ケーブルが好ましい。抵抗性中心導体信号ケーブル２０６には、コンデンサ２１８で示される接地キャパシタンスがある。ＢＮＣ入力ノード２１６は、スイッチング回路２２０に結合され、その結果、信号取込みプローブ１０５を入力回路２２２に結合する。抵抗性要素２０８は、容量性要素２２６と並列な抵抗性要素２２４から成る減衰回路で代表して示される入力回路２２２中の抵抗性要素２２８との組み合わせで、抵抗性中心導体信号ケーブル２０６の特徴的な抵抗性インピーダンスを終端する。好適な実施形態における抵抗性中心導体信号ケーブル２０６の特性抵抗インピーダンスは、約１５０Ωである。また、抵抗性要素２０８には１００Ωの抵抗値があり、抵抗性要素２２８には５０Ωの抵抗値がある。抵抗性要素２２８は、ＢＮＣ入力ノード２１６及び電流増幅回路２３０間の信号経路の非終端寄生容量を減少させるため、物理的に電流増幅回路２３０の入力に可能な限り近い位置に配置される。このＢＮＣ及び信号経路は、ここでは、抵抗性要素２２８で適切に終端されるよう、５０Ωの特性インピーダンスに設計されていると仮定する。入力回路２２２は、また、抵抗性中心導体信号ケーブル２０６の特性容量性インピーダンスを終端する。入力回路２２２は、入力電流増幅回路２３０に結合されるが、この入力電流増幅回路２３０は、抵抗性要素２３４及び容量性要素２３６から構成されるフィードバック回路２３２を有する。スイッチング回路２２０は、ＢＮＣノード２１６及び入力回路２２２間の信号経路に設けられるスイッチング要素２３８を有し、これはプローブ・チップ回路２０４を入力回路２２２を介して入力電流増幅回路２３０に結合するか、又は、別の入力増幅回路２４６に結合された抵抗性要素２４２及び容量性要素２４４を有する別の入力信号チャンネル２４０に結合するかを選択的に行う。抵抗性要素２４２及び容量性要素２４４は、従来のオシロスコープの１ＭΩの入力インピーダンス及び１２から２０ｐＦのキャパシタンスを与え、信号処理装置１００内にプローブ・ケーブル終端を有する信号取込みシステム２００で旧型の受動プローブを使うことを可能にする。
【００２６】
信号取込みプローブ１０５には、プローブ形式、シリアル（製造）番号などのプローブに関する情報を含むメモリ２４８を設けると良い。プローブ・メモリ２４８には、部品番号ＤＳ２４３１として米国カルフォルニア州サニーヴェイルのマキシム・インテグレーテッド・プロダクツ社が製造販売する１−Ｗｉｒｅ（登録商標）  ＥＥＰＲＯＭが好ましい。プローブ・メモリ２４８は、一本の信号線（兼電力供給線）２５０を介して、コントローラ１２５に結合される。これに代えて、Ｉ２Ｃバス、ＦｉｒｅＷｉｒｅ（登録商標）バスなどのような複数信号線バスを介してコントローラ１２５と通信するようにしてもよい。
【００２７】
入力端子からプローブ・チップ回路２０４、入力電流増幅回路２３０の出力端子までの周波数応答をフラットにするため、プローブ・チップ回路２０４の時定数は、ＢＮＣ入力ノード２１６の時定数とマッチしなければならず、また、入力回路２２２の時定数は、入力電流増幅回路２３０のフィードバック要素の時定数とマッチしなければならない。これは、以下の数式で示される。
【数１】
0005637555.tif 000002
【数２】
0005637555.tif 000003
ここで、（Ｒ210・Ｃ212）TIPは、プローブ・チップ回路２０４の時定数である。
（Ｒ224・（Ｃ226＋Ｃ218））INは、ＢＮＣ入力ノード２１６の時定数である。
（Ｒ224・Ｃ226）ICは、入力回路２２２の時定数である。
（Ｒ234・Ｃ236）AFは、入力電流回路２３０のフィードバック回路２３２の時定数である。
【００２８】
抵抗性中心導体信号ケーブル２０６の抵抗性及び容量性終端を信号処理装置１００の方へ移動すると、抵抗性中心導体信号ケーブル２０６の出力端子でグランドに分流（シャント）される中周波数帯域及び高周波数帯域の信号電流の量を実質的に減少させる。従来の抵抗性中心導体信号ケーブル受動電圧プローブでは、プローブ・ケーブルの出力端子において、中帯域及び高帯域信号電流の実質的な部分、およそ３分の２程度が、ケーブルの終端抵抗及びオシロスコープの入力の寄生容量に応じて、プローブ補償ボックス中の終端コンデンサによってグランドに分流（シャント）される。また、従来の抵抗性中心導体信号ケーブルはプローブの補償ボックスで終端されるが、これは、オシロスコープの入力部分中の寄生容量が非終端スタブとして作用し、更なる電流がグランドに分流される。本発明では、入力回路２２２中の抵抗性及び容量性終端は、抵抗性中心導体信号ケーブル２０６及び電流増幅回路２３０の入力端子と直列になっており、結果として、実質的により多くの電流が増幅回路の入力端子に流れることとなる。プローブ・チップのキャパシタンスは、２〜５ｐＦの範囲の値まで減少させることができ、これによって、抵抗性中心導体信号ケーブル２０６の出力端子における中周波数帯域及び高周波数帯域の信号電流を減少させる。信号電流のこの減少は、入力電流増幅回路に供給される信号電流の全体的な増加で相殺され、結果として信号対ノイズ比が、既存の受動電圧プローブと同等となる。加えて、ＢＮＣ入力ノード２１６から入力電流増幅回路２３０への抵抗性要素２２８に沿った信号経路の寄生インダクタンス及びキャパシタンスは、本質的に信号経路を終端伝送線路に変質させ、これがグランドに分流される信号電流量を更に減少させる。抵抗性及び容量性のケーブル終端をオシロスコープ２００の方へ移動させると共に、その測定装置中の信号経路を終端する結果、抵抗性中心導体信号ケーブル２０６の出力端子における中周波数帯域及び高周波数帯域の５０％を超える信号電流が入力電流増幅回路２３０に結合され、ＢＮＣ入力ノード２１６及び入力電流増幅回路２３０間の非終端スタブが除去されるために、信号取込みシステムの帯域幅が増加する。
【００２９】
抵抗性中心導体信号ケーブル２０６の終端抵抗及びキャパシタンスは、所与のケーブル形式（タイプ）について固定値があるが、抵抗性中心導体信号ケーブル２０６の接地されたキャパシタンスはケーブルの長さに応じて変化する。本発明の好適な実施形態では、抵抗性中心導体信号ケーブル２０６の終端キャパシタンスはおよそ４０ｐＦであり、終端抵抗はおよそ１５０Ωである。加えて、１．２メータの抵抗性中心導体信号ケーブル２０６には、偶然にも、約４０ｐＦの接地キャパシタンスがある。抵抗性中心導体信号ケーブル２０６の接地キャパシタンスは、ケーブルの長さを変更することで簡単に変更できる。プローブ・チップ回路２０４中の抵抗性要素２１０は、９.７５Ωの値があり、容量性要素２１２は３．４ｐＦの値がある。この容量の値は、既存の抵抗性中心導体受動電圧プローブより低く、既存のものは一般に８〜１４ｐＦの範囲のキャパシタンスがある。プローブ・チップにおける入力キャパシタンスの減少は、被測定デバイスの容量性負荷を減少させ、結果としてプローブの帯域幅が広くなる。上述したこれら値を用いたプローブ・チップ回路２０４に関する時定数は、３．１５μ秒である。ＢＮＣ入力ノード２１６を挟んだ時定数は、プローブ・チップ回路２０４の時定数とマッチしなければならない。入力回路２２２中の容量性要素２２６には、そのキャパシタンスが抵抗性中心導体信号ケーブル２０６の終端キャパシタンスとマッチしなければならない点で制限がある。従って、容量性要素２２６のキャパシタンスは４０ｐＦである。抵抗性中心導体信号ケーブル２０６の接地キャパシタンスは、４０ｐＦであり、終端キャパシタンスに加える必要がある。結果として、ＢＮＣ入力ノード２１６におけるキャパシタンスは、８０ｐＦである。プローブ・チップ回路２０４の時定数を、終端キャパシタンス及び抵抗性中心導体信号ケーブル２０６の接地キャパシタンスを合計した容量の値８０ｐＦで割ると、入力回路の抵抗性要素２２４について４１４．４ｋΩの値が得られる。抵抗性要素２１０及び２２４の抵抗性分圧回路に関する減衰係数は、約２４．５Ｘ又は約０．０４０８の利得である。
【００３０】
入力回路２２２は、414.4ｋΩの値を持つ抵抗性要素２２４及び４０ｐＦの値を持つ容量性要素２２６に基いて、16.575μ秒の時定数を有する。入力電流増幅回路２３０の出力端子における全体として減衰係数は、１０Ｘである。従って、入力電流増幅回路の利得は2.45とすべきである。フィードバック回路２３２中の抵抗性要素２３４の値は、1.015ＭΩに設定される。入力回路２２２の時定数は、抵抗性要素２３４の値1,015ＭΩで割り算され、この結果、フィードバック回路２３２中の容量性要素２３６は16.33ｐＦの値となる。
【００３１】
上述した値は、例に過ぎず、他の値を用いても良い。例えば、従来の１Ｘ（減衰比１）電圧プローブのプローブ・チップ回路中の抵抗性要素は１ＭΩの抵抗値を持ち、容量性要素は１００ｐＦオーダーの容量値を持っていて、オシロスコープのＢＮＣ入力端子を挟んだ時定数がマッチする。本発明は、入力電流増幅回路２３０の出力端子における信号対ノイズ比を上昇させることなく、プローブ・チップ回路の入力キャパシタンスを５０％のオーダーで実質的に減少させる。加えて、異なる形式の抵抗性中心導体信号ケーブル２０６が、単位長さ当たり異なる接地キャパシタンスはもちろんのこと、異なる特性抵抗及び容量インピーダンスを有していて用いることができる。これには、プローブ・チップ回路の時定数とマッチするように入力回路２２２中の抵抗性及び容量性要素２２４及び２２６が異なる値を持つことが要求される。同様に、抵抗性及び容量性要素２３４及び２３６の値は、入力回路の時定数にマッチするように変更される必要がある。上述におけるこれら要素の値は、プローブ・チップ回路２０４、入力回路２２２及びＢＮＣ入力ノード２１６から入力回路２２２に至る回路中に存在する寄生容量も考慮する必要がある。寄生容量を補償するために、追加の抵抗性要素を回路に加えても良い。更に、抵抗性中心導体信号ケーブル２０６は誘電損失及び表皮効果損失があるので、これらは抵抗性要素２０８と並列に抵抗性及び容量性要素を加えることで補償しても良い。また、接地された抵抗性及び容量性部品を抵抗性中心導体信号ケーブル２０６の出力端子に加えて、１０Ｘ（減衰比１０）のプローブを高電圧プローブに変化させても良い。接地された抵抗性及び容量性要素の追加は、プローブ・チップ回路２０４における高電圧信号を減少させるので、信号取込みプローブ１０５の出力端子においては安全な電圧レベルを提供することとなる。
【００３２】
本発明の更なる実施形態では、入力電流増幅回路２３０のフィードバック回路２３２中有の抵抗性要素２３４又は容量性要素２３６を電気的に調整可能なもので形成し、部品の値及び寄生容量のバラツキを補正しても良い。コントローラ１２５は、４本の信号線を持つシリアル・ペリフェラル・インタフェース（Serial Peripheral Interface：SPI）バスのような信号バスを介して、フィードバック回路２３２と通信し、可変抵抗性及び容量性要素２３４及び２３６についてのレジスタ値をロードする。プローブ・チップ回路の入力端子から入力電流増幅回路２３０の出力端子までの伝達関数は、極及び零点の組み合わせで表しても良い。プローブ・チップ回路２０４及び入力回路２２２は、第１及び第２零点を形成し、抵抗性中心導体ケーブル２０６の接地キャパシタンス２１８及び入力回路２２２は第１極を形成し、フィードバック回路２３２は第２極を形成する。ユーザは、信号取込みプローブ１０５を信号源１５７に接続し、校正ルーチンを開始するように指示しても良い。これは、容量性要素２３６及び／又は抵抗性要素２３４を調整し、２つの極の積が２つの零点の積と等しくなるようにし、結果、低帯域利得及び中帯域利得をマッチングする。
【００３３】
上述の値を用いたオシロスコープ２００の入力インピーダンスは、４０ｐＦと並列で414.4ｋΩである。これは、１０〜２０ｐＦと並列に１ＭΩの入力インピーダンスを持つ多くの既存のオシロスコープとは対照的である。これは、旧型の受動電圧プローブは、本発明を用いたオシロスコープでは正常に機能しないという結果となる。第２入力信号チャンネル２４０を本発明に加えることによって、旧型電圧プローブに対して後方互換性が得られる。スイッチング要素２３８は、プローブがＢＮＣ入力ノード２１６に結合されていないか、旧型プローブが結合されるときに、ＢＮＣ入力ノード２１６を第２入力信号チャンネル２４０に結合するために設けられる。本発明を適用したプローブがオシロスコープ２００に接続されると、コントローラ１２５は、プローブ情報を通信／電力線２５０を通じてプローブ情報を受ける。コントローラ１２５は、スイッチング要素２３８がプローブを入力回路２２２に結合するように、スイッチング回路２２０に命令を送り、入力回路２２２は抵抗性中心導体信号ケーブル２０６を終端する。
【００３４】
信号取込みシステムを説明してきたが、従来の抵抗性及び容量性終端が信号処理装置の前のプローブ回路内にあるのに対して、信号取込みプローブの抵抗性中心導体信号ケーブルの抵抗性及び容量性終端が、信号処理装置内に配置されている。本発明による信号取込みシステムは、中帯域及び高帯域周波数において、信号ケーブルの出力端子からもっと大量の信号電流を信号処理装置内の入力増幅回路に供給する。信号処理装置内で抵抗性中心導体信号ケーブルを終端することによって、信号処理装置の入力端子から入力増幅回路までの信号経路を終端伝送線にし、これによって入力増幅回路に入る信号電流の量を更に増加させている。
【００３５】
本発明の好ましい実施形態では、プローブ・チップのキャパシタンスが、既存の抵抗性中心導体受動プローブに対して実質的に減少する。しかし、本発明は、キャパシタンスがおおよそ８〜１５ｐＦの範囲の既存の抵抗性中心導体受動プローブ・チップを用いても実施できる。こうしたプローブの構成には、プローブ中の終端回路を省くことによるコスト削減と、抵抗性中心導体信号ケーブルの出力端子における中帯域及び高帯域信号電流の量を増加し、これが電流増幅回路に供給されるという利点が今もあり、これは入力電流回路の出力端子における信号対ノイズ比を向上させる結果となる。従って、当業者であれば、本発明の上述した実施形態の細部について、その原理から離れることなく種々の変更が可能なことは明らかであろう。以上、本発明の範囲は、特許請求の範囲の記載に基づいて定められる。
【符号の説明】
【００３６】
１００      オシロスコープ
１０５      信号取込みプローブ
１１０      信号取込みプローブ
１１５      取込み回路
１２０      取込み回路
１２２      サンプル・クロック発生器
１２４      トリガ回路
１２５      コントローラ
１３０      処理回路
１３５      表示デバイス
１４０      プロセッサ
１４５      サポート回路
１５０      Ｉ／Ｏ回路
１５５      メモリ
１５７      広周波数コンテンツ信号源
２００      信号取込みシステム
２０２      プロービング・ヘッド
２０４      プロービング・チップ回路
２０６      抵抗性中心導体信号ケーブル
２０８      抵抗性要素
２１６      ＢＮＣ入力ノード
２１８      コンデンサ
２２０      スイッチング回路
２２２      入力回路
２２８      抵抗−容量性減衰回路網
２３０      入力電流増幅回路
２３２      フィードバック回路
２３８      スイッチング要素
２４０      第２入力信号チャンネル
２４８      プローブ・メモリ
２５０      信号線兼電力供給線
【図１】
0005637555.tif 000004
【図２】
0005637555.tif 000005
【図３】
0005637555.tif 000006
【図４】
0005637555.tif 000007
【図５】
0005637555.tif 000008