(57)【特許請求の範囲】
【請求項１】
寄生ダイオードの向きを互いに逆向きとするように互いに直列に接続された２個のＭＯＳＦＥＴと、
一対の端子を有し該端子間に所定の電力が入力されて発光する発光素子と、
前記発光素子の発光の有無に応じて前記２個のＭＯＳＦＥＴをそれぞれオンオフ駆動する受光駆動素子と、
それぞれ導電材料からなり前記２個のＭＯＳＦＥＴの直列回路の一端ずつに電気的に接続された２個の出力導電板と、
それぞれ導電材料からなり前記発光素子の一方ずつの端子に電気的に接続された２個の入力導電板と、
前記２個のＭＯＳＦＥＴと前記発光素子と前記受光駆動素子と前記２個の出力導電板と前記２個の入力導電板とをそれぞれ封止した封止樹脂とを備え、
前記２個の出力導電板と前記２個の入力導電板とは、それぞれ、前記封止樹脂の外側に突出して互いに共通のプリント配線板に実装される端子部を有し、
前記２個の出力導電板は、それぞれ、前記２個のＭＯＳＦＥＴのうちの１個ずつが実装された実装部を有し、
前記各実装部は、それぞれ、厚さ方向が前記プリント配線板の厚さ方向に対して交差するような向きで前記封止樹脂に封止されていて、
前記２個のＭＯＳＦＥＴは、前記受光駆動素子と前記プリント配線板とで挟まれる位置に封止されていることを特徴とする半導体リレー。
【請求項２】
前記２個のＭＯＳＦＥＴが１チップに集積化されていることを特徴とする請求項１記載の半導体リレー。
【請求項３】
前記２個のＭＯＳＦＥＴはそれぞれ一方ずつの前記出力導電板に面実装されていることを特徴とする請求項１記載の半導体リレー。
【請求項４】
前記２個のＭＯＳＦＥＴの相互の接続点は前記受光駆動素子に対し直接のワイヤボンディングにより電気的に接続されていることを特徴とする請求項１記載の半導体リレー。
【請求項５】
導電材料からなり扁平な形状であって前記受光駆動素子が固定され厚さ方向が前記プリント配線板の厚さ方向に対して交差するような向きで前記封止樹脂に封止された中央導電板を備え、
前記２個のＭＯＳＦＥＴの相互の接続点と、前記受光駆動素子とは、それぞれ、中央導電板に対してワイヤボンディングにより電気的に接続されていることを特徴とする請求項１記載の半導体リレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体リレーに関するものである。
【背景技術】
【０００２】
従来から、ＭＯＳＦＥＴ出力フォトカプラや光ＭＯＳＦＥＴとも呼ばれる半導体リレーが提供されている（例えば、特許文献１参照）。
【０００３】
図９〜図１２に、半導体リレー１の一例を示す。この半導体リレー１は、入力端子部５１と出力端子部６１とを２個ずつ有する。さらに、上記の半導体リレー１は、入力端子部５１間に接続された発光素子２と、出力端子部６１間に互いに直列に接続された２個のＭＯＳＦＥＴ３ａ，３ｂと、発光素子２の光の有無に応じて各ＭＯＳＦＥＴ３ａ，３ｂをそれぞれオンオフ駆動する受光駆動素子４とを備える。
【０００４】
発光素子２は、それぞれ一方ずつの入力端子部５１に電気的に接続される一対の端子を有し、この端子間に所定の電力（例えば、所定電圧の直流電力）が入力されることで発光するものである。発光素子２としては例えば発光ダイオードを用いることができる。
【０００５】
受光駆動素子４は、発光素子２の光を受けて電力を発生させる例えばフォトダイオードアレイ（いわゆる太陽電池）からなる受光素子４ａと、受光素子４ａが電力を発生させている期間には該電力により各ＭＯＳＦＥＴ３ａ，３ｂをそれぞれオン駆動するとともに、受光素子４ａが電力を発生させていない期間には各ＭＯＳＦＥＴ３ａ，３ｂをそれぞれオフ駆動する駆動回路４ｂとが、１チップに集積化されたものである。上記のような受光駆動素子４は周知技術で実現可能であるので、詳細な説明は省略する。
【０００６】
各ＭＯＳＦＥＴ３ａ，３ｂはそれぞれＮチャネル型であって、ソース電極３１同士が互いに電気的に接続されるとともに、それぞれ、ゲート電極３２とソース電極３１とが受光駆動素子４の駆動回路４ｂに電気的に接続され、ドレイン電極３３が一方ずつの出力端子部６１に電気的に接続されている。すなわち、各ＭＯＳＦＥＴ３ａ，３ｂの寄生ダイオードは互いに逆向きとなっているから、２個のＭＯＳＦＥＴ３ａ，３ｂの直列回路の一端ずつに接続された出力端子部６１間の電気的接続（導通）のオンオフは、出力端子部６１間に入力される電圧の向きに関わらず、各ＭＯＳＦＥＴ３ａ，３ｂのオンオフ状態に依存する。
【０００７】
上記の半導体リレー１の動作を説明する。入力端子部５１間に所定の電力が入力されず発光素子２が消灯されている期間には、各ＭＯＳＦＥＴ３ａ，３ｂはそれぞれオフ状態に維持され、従って出力端子部６１間の電気的接続はオフされる。
【０００８】
入力端子部５１間に所定の電力が入力されることで発光素子２が点灯すると、受光駆動素子４は各ＭＯＳＦＥＴ３ａ，３ｂをそれぞれオン駆動し、これによって出力端子部６１間の電気的接続がオンされる。
【０００９】
また、発光素子２が消灯すると、受光駆動素子４は各ＭＯＳＦＥＴ３ａ，３ｂをそれぞれオフ駆動し、これによって出力端子部６１間の電気的接続が再度オフされる。
【００１０】
ここで、上記の半導体リレー１は、発光素子２と各ＭＯＳＦＥＴ３ａ，３ｂと受光駆動素子４とをそれぞれ封止する封止樹脂１０を備える。封止樹脂１０において少なくとも発光素子２と受光駆動素子４の受光素子４ａとに挟まれる部位には、発光素子２の光を通す合成樹脂が用いられる。
【００１１】
さらに、上記の半導体リレー１は、ぞれぞれ導電材料からなり封止樹脂１０内において発光素子２の一方ずつの端子に電気的に接続される接続部５２を有する２個の入力導電板５を備える。一方の入力導電板５の接続部５２は発光素子２の一方の端子が面実装（表面実装）されるものであり、他方の入力導電板５の接続部５２は発光素子２の他方の端子がワイヤボンディングにより電気的に接続されるものである。また、各入力導電板５は、それぞれ封止樹脂１０外に突出した入力端子部５１を有する。各入力導電板５はそれぞれ例えば金属板に打ち抜き加工と曲げ加工とを施すことにより形成することができる。
【００１２】
また、上記の半導体リレー１は、それぞれ導電材料からなり封止樹脂１０内において一方ずつのＭＯＳＦＥＴ３ａ，３ｂのドレイン電極３３が面実装された実装部６２を有する２個の出力導電板６と、導電材料からなり扁平な形状であって受光駆動素子４が面実装されて封止樹脂１０に封止された中央導電板７とを備える。各出力導電板６と中央導電板７とは、それぞれ、入力導電板５と同様に、金属板に打ち抜き加工と曲げ加工とを施すことにより形成することができる。各ＭＯＳＦＥＴ３ａ，３ｂは、ソース電極３１同士がワイヤボンディングにより互いに電気的に接続されるとともに、ゲート電極３２がそれぞれワイヤボンディングにより受光駆動素子４に電気的に接続されている。また、一方のＭＯＳＦＥＴ３ａのソース電極３１と受光駆動素子４とがそれぞれワイヤボンディングにより中央導電板７に電気的に接続されることで、各ＭＯＳＦＥＴ３ａ，３ｂのソース電極３１はそれぞれ中央導電板７を介して受光駆動素子４に電気的に接続されている。また、各出力導電板６は、それぞれ、封止樹脂１０外に突出した出力端子部６１を有する。
【００１３】
各入力端子部５１及び各出力端子部６１は、図１１及び図１２に示すように、それぞれ共通のプリント配線板Ｐの実装面（図１２での上面）に設けられた導電パターンＰ１，Ｐ２に対して面実装される。
【００１４】
従来は、各実装部６２や中央導電板７はそれぞれ厚さ方向を上記のプリント配線板Ｐの厚さ方向に一致させていた。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００３−８０５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
ところで、出力端子部６１間に高周波信号が伝送される場合においては、各ＭＯＳＦＥＴ３ａ，３ｂのソース電極３１に接続された中央導電板７がいわゆるスタブ回路として作用するので、中央導電板７にも高周波信号が流入する。
【００１７】
さらに、プリント配線板Ｐにおいては、例えば電磁ノイズを遮蔽する目的で、グランドと同電位とされる導電パターンＰ３が、非実装面（図１２での下面）の全面にわたって設けられる場合がある。この場合、互いに対向する各出力導電板６の実装部６２及び中央導電板７とグランドパターンＰ３との間に寄生容量Ｃｐが発生する。すると、各出力導電板６の実装部６２や中央導電板７から上記の寄生容量Ｃｐを介して高周波信号が流出してしまうことで、インサーションロスが増加していた。
【００１８】
本発明は、上記事由に鑑みて為されたものであり、その目的は、インサーションロスの低減が可能な半導体リレーを提供することにある。
【課題を解決するための手段】
【００１９】
第１の発明は、寄生ダイオードの向きを互いに逆向きとするように互いに直列に接続された２個のＭＯＳＦＥＴと、一対の端子を有し該端子間に所定の電力が入力されて発光する発光素子と、前記発光素子の発光の有無に応じて前記２個のＭＯＳＦＥＴをそれぞれオンオフ駆動する受光駆動素子と、それぞれ導電材料からなり前記２個のＭＯＳＦＥＴの直列回路の一端ずつに電気的に接続された２個の出力導電板と、それぞれ導電材料からなり前記発光素子の一方ずつの端子に電気的に接続された２個の入力導電板と、前記２個のＭＯＳＦＥＴと前記発光素子と前記受光駆動素子と前記２個の出力導電板と前記２個の入力導電板とをそれぞれ封止した封止樹脂とを備え、前記２個の出力導電板と前記２個の入力導電板とは、それぞれ、前記封止樹脂の外側に突出して互いに共通のプリント配線板に実装される端子部を有し、前記２個の出力導電板は、それぞれ、前記２個のＭＯＳＦＥＴのうちの１個ずつが実装された実装部を有し、前記各実装部は、それぞれ、厚さ方向が前記プリント配線板の厚さ方向に対して交差するような向きで前記封止樹脂に封止されていて、前記２個のＭＯＳＦＥＴは、前記受光駆動素子と前記プリント配線板とで挟まれる位置に封止されていることを特徴とする。
【００２０】
第２の発明は、第１の発明において、前記２個のＭＯＳＦＥＴが１チップに集積化されていることを特徴とする。
【００２１】
第３の発明は、第１の発明において、前記２個のＭＯＳＦＥＴはそれぞれ一方ずつの前記出力導電板に面実装されていることを特徴とする。
【００２２】
第４の発明は、第１の発明において、前記２個のＭＯＳＦＥＴの相互の接続点は前記受光駆動素子に対し直接のワイヤボンディングにより電気的に接続されていることを特徴とする。
【００２３】
第５の発明は、第１の発明において、導電材料からなり扁平な形状であって前記受光駆動素子が固定され厚さ方向が前記プリント配線板の厚さ方向に対して交差するような向きで前記封止樹脂に封止された中央導電板を備え、前記２個のＭＯＳＦＥＴの相互の接続点と、前記受光駆動素子とは、それぞれ、中央導電板に対してワイヤボンディングにより電気的に接続されていることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、各実装部は、それぞれ、各端子部がそれぞれ実装されるプリント配線板の厚さ方向に対して厚さ方向が交差するような向きで封止樹脂に封止されているので、上記のプリント配線板の厚さ方向に対して各実装部がそれぞれ厚さ方向を平行とされる場合に比べ、上記のプリント配線板の導電パターンと各実装部との間に発生し得る寄生容量が低下することにより、インサーションロスの低減が可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態を示す正面図である。
【図２】（ａ）（ｂ）はそれぞれ異なる視点から見た同上を示す斜視図である。
【図３】同上の要部を示す左側面図である。
【図４】同上（曲線Ｂ）と従来例（曲線Ａ）とのそれぞれについて、周波数特性を示す説明図である。
【図５】同上の変更例を示す斜視図である。
【図６】図５の例の要部を示す左側面図である。
【図７】同上の別の変更例を示す斜視図である。
【図８】図７の例の要部を示す左側面図である。
【図９】半導体リレーを示す回路ブロック図である。
【図１０】従来例を示す斜視図である。
【図１１】同上を示す一部破断した平面図である。
【図１２】同上を示す正面図である。
【発明を実施するための形態】
【００２６】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００２７】
本実施形態の基本構成は図９〜図１２で説明した従来例と共通であるので、共通する部分についての説明は省略する。
【００２８】
本実施形態では、図１に示すように、各端子部５１，６１がそれぞれ面実装されるプリント配線板Ｐの厚さ方向に対し、中央導電板７と各実装部６２とがそれぞれ厚さ方向を直交させる向きとされている。
【００２９】
具体的に説明すると、各入力導電板５と各出力導電板６とは、それぞれ、厚さ方向に一回だけ略直角に曲げられたＬ字形状とされており、曲げられた部位の一方側にそれぞれ端子部である入力端子部５１又は出力端子部６１が形成され、他方側に接続部５２又は実装部６２が形成されている。
【００３０】
また、受光駆動素子４に対するＭＯＳＦＥＴ３ａのソース電極３１の電気的接続は、従来例のように中央導電板７を介してではなく、図３に示すような直接のワイヤボンディングにより達成されている。これにより、ＭＯＳＦＥＴ３ａのソース電極３１を受光駆動素子４に対し従来例のように中央導電板７を介して接続する場合に比べて必要なワイヤボンディングの回数が減少している。
【００３１】
さらに、各ＭＯＳＦＥＴ３ａ，３ｂはそれぞれドレイン電極３３（図９参照）が出力導電板６の実装部６２に対して面実装されている。これにより、各ＭＯＳＦＥＴ３ａ，３ｂのドレイン電極３３と実装部６２との電気的接続をワイヤボンディングで達成する場合に比べ、電流容量の増加が可能となっており、本発明者の実験によれば電流容量を２倍以上とすることができた。
【００３２】
また、封止樹脂１０は全体として直方体形状とされており、半導体リレー１は封止樹脂１０の一面（図１での下面）をプリント配線板Ｐに向けてプリント配線板Ｐに面実装される。
【００３３】
以下、上下左右は図１を基準とし、図１の紙面に直交する方向のうち手前方向（図２（ａ）の左下方向）を前方向と呼ぶ。なお、上記の方向は説明の便宜のために定義するものであって、実際の使用状態での方向とは必ずしも一致しない。
【００３４】
中央導電板７は、厚さ方向を左右方向に向けた扁平な形状であって、上端部から前後両側に突設された腕部７１を有する。製造時、封止樹脂１０による封止の際には、中央導電板７及び受光駆動素子４はそれぞれ腕部７１において支持される。
【００３５】
また、各入力端子部５１と各出力端子部６１とはそれぞれ厚さ方向の両面のうち接続部５２や実装部６２が突出していない側の面を封止樹脂１０の下面に略面一としている。さらに、各入力端子部５１はそれぞれ封止樹脂１０の左面の下端部において前後に並んで左方に突出し、各出力端子部６１はそれぞれ封止樹脂１０の右面の下端部において前後に並んで右方に突出している。
【００３６】
さらに、中央導電板７と各実装部６２とは、それぞれ表裏両面を封止樹脂１０の面のうち上記一面に直交する面である左右の面に対して平行とする向きで封止されている。すなわち、中央導電板７と各実装部６２とは、それぞれ厚さ方向がプリント配線板Ｐの厚さ方向に直交する向きとされている。
【００３７】
上記構成によれば、各端子部５１，６１がそれぞれ実装されるプリント配線板Ｐの厚さ方向に対し、各実装部６２が厚さ方向を平行とされる場合に比べ、上記のプリント配線板Ｐの導電パターンＰ３と各実装部６２との間に発生し得る寄生容量が低下することにより、インサーションロスが抑えられる。図４に、図１０〜図１２で説明した従来例でのインサーションロスの解析結果を曲線Ａで示し、本実施形態でのインサーションロスの解析結果を曲線Ｂで示す。図４からもわかるように、本実施形態では従来例よりもインサーションロスが抑えられている。
【００３８】
なお、図５及び図６に示すように、ＭＯＳＦＥＴ３ａのソース電極３１を受光駆動素子４に対し従来例と同様に中央導電板７を介して電気的に接続してもよい。すなわち、ＭＯＳＦＥＴ３ａのソース電極３１（すなわち、２個のＭＯＳＦＥＴ３ａ，３ｂの相互の接続点）と受光駆動素子４とをそれぞれ中央導電板７に対してワイヤボンディングにより電気的に接続する。この場合、中央導電板７も、各ＭＯＳＦＥＴ３ａ，３ｂのソース電極３１がワイヤボンディングにより実装されていることになるから、出力端子部６１間を伝送される高周波信号は中央導電板７に流入する。しかしながら、中央導電板７の厚さ方向もやはりプリント配線板Ｐの厚さ方向に対して直交しているので、上記のような高周波信号の流入に関わらずインサーションロスの増加は抑えられる。上記構成を採用すると、図１〜図３の例に比べ、製造時に必要なワイヤボンディングの回数は増加するものの、各ＭＯＳＦＥＴ３ａ，３ｂのゲート−ソース間電圧の低下速度を速くすることができ、従って半導体リレー１のターンオフ時間の短縮が可能である。本発明者の実験によれば、図５及び図６の例では、図１〜図３の例に比べ、ターンオフ時間を２分の１以下にすることができた。
【００３９】
また、図７及び図８に示すように、２個のＭＯＳＦＥＴ３ａ，３ｂが１チップに集積化されたスイッチング素子３を用いてもよい。このようなスイッチング素子３は周知技術で実現可能であるので、詳細な図示並びに説明は省略する。図７及び図８の例では、スイッチング素子３は中央導電板７において受光駆動素子４と同じ側の面に固定されている。また、スイッチング素子３に含まれる各ＭＯＳＦＥＴ３ａ，３ｂは、それぞれ、ソース電極３１（すなわち、２個のＭＯＳＦＥＴ３ａ，３ｂの相互の接続点）が中央導電板７に対してワイヤボンディングにより実装され、ゲート電極３２が受光駆動素子４に対して直接のワイヤボンディングにより電気的に接続され、ドレイン電極３３が一方ずつの出力導電板６の実装部６２に対してワイヤボンディングにより実装されている。上記のように適宜の集積化を行えば、部品点数の削減が可能となる。
【００４０】
さらに、各端子部５１，６１がそれぞれ厚さ方向の一面において面実装される構成とする代わりに、各端子部５１，６１がそれぞれ厚さ方向を左右方向に向けて下端面において面実装される構成としてもよい。この場合、各入力導電板５と各出力導電板６とは、それぞれ、曲げられた部位を有さない扁平な形状とすることができる。
【符号の説明】
【００４１】
１  半導体リレー
２  発光素子
３ａ，３ｂ  ＭＯＳＦＥＴ
４  受光駆動素子
５  入力導電板
６  出力導電板
７  中央導電板
３１  ソース電極（２個のＭＯＳＦＥＴの相互の接続点）
５１  入力端子部
６１  出力端子部
６２  実装部
Ｐ  プリント配線板
【図１】
0005491894.tif 000002
【図２】
0005491894.tif 000003
【図３】
0005491894.tif 000004
【図４】
0005491894.tif 000005
【図５】
0005491894.tif 000006
【図６】
0005491894.tif 000007
【図７】
0005491894.tif 000008
【図８】
0005491894.tif 000009
【図９】
0005491894.tif 000010
【図１０】
0005491894.tif 000011
【図１１】
0005491894.tif 000012
【図１２】
0005491894.tif 000013