(57)【特許請求の範囲】
【請求項１】
被駆動素子を駆動する駆動回路において、
互いに異なる複数の電位を発生する電位発生回路と、
前記電位発生回路により発生された前記複数の電位の内のいずれかを選択するマルチプレクサと、
基準電圧に基づいて制御電圧を発生する制御電圧発生回路と、
前記制御電圧を入力し、階調データに基づき、前記制御電圧又は電源電圧のいずれか一方と略等しい値の信号を出力するゲート回路と、
前記電源電圧を供給する電源に接続された第１端子と、前記電源から前記第１端子を通して供給される駆動電流を前記被駆動素子に供給する第２端子と、前記ゲート回路の出力信号に基づいて前記第１端子及び前記第２端子間を導通／遮断する制御端子と、前記マルチプレクサの出力端子に接続されたサブストレート端子と、を有する第１導電型のスイッチ素子と、
を備え、
前記第２端子から前記被駆動素子に供給される前記駆動電流の電流値は、前記制御端子及び前記第１端子間電圧と前記サブストレート端子の電圧とに基づいて調整可能な構成になっていることを特徴とする駆動回路。
【請求項２】
前記マルチプレクサは、前記駆動電流の電流値を補正するための補正データに基づいて、前記補正データに対応する前記電位を選択することを特徴とする請求項１記載の駆動回路。
【請求項３】
前記スイッチ素子は、ＭＯＳトランジスタであり、前記制御端子は、ゲートであることを特徴とする請求項１又は２記載の駆動回路。
【請求項４】
前記被駆動素子は発光素子であり、複数の前記発光素子が略直線状に配置された請求項１〜３のいずれか１項に記載の駆動回路を備えたことを特徴とする光プリントヘッド。
【請求項５】
請求項４記載の光プリントヘッドと、
前記光プリントヘッドにより照射された光に基づいて潜像を形成する感光体と、
を備えたことを特徴とする画像形成装置。
【請求項６】
前記被駆動素子は表示素子であり、複数の前記表示素子が２次元マトリクス状に配置された請求項１〜３のいずれか１項に記載の駆動回路を備えたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被駆動素子の群（例えば、光源に発光ダイオード（以下「ＬＥＤ」という。）を用いた電子写真プリンタ等におけるＬＥＤの列、表示装置における表示素子の列等）を、選択的に且つサイクリックに駆動する駆動回路、この駆動回路を有する光プリントヘッド、この光プリントヘッドを有する電子写真プリンタ等の画像形成装置、及びその駆動回路を有する表示装置に関するものである。
【背景技術】
【０００２】
従来、電子写真プリンタ等の画像形成装置には、発光素子を多数配列させて露光部を形成したものがある。発光素子としては、ＬＥＤのほか、有機エレクトロルミネセンス（以下「有機ＥＬ」という。）、発光サイリスタ等が用いられている。
【０００３】
ＬＥＤを用いたものでは、駆動回路とＬＥＤとが１：１、もしくは１：Ｎ（但し、Ｎ＞１）に対応するように設けられ、駆動回路により、ＬＥＤのアノード・カソード間に駆動電流を流すか否かにより、発光／非発光の状態を切り替えている。発光状態におけるＬＥＤの光出力は駆動電流値により決まるものであり、この駆動電流を調整することで、露光部への露光エネルギー量を調整するようにしている。
【０００４】
ＬＥＤの駆動回路として、駆動用ＭＯＳトランジスタを飽和領域で動作させることで定電流特性をもたせ、ＬＥＤの定電流駆動を行う構成が知られている。この駆動回路では、駆動用ＭＯＳトランジスタを飽和領域で動作させるため、そのゲート・ソース間に所定の制御電圧を印加させ、その制御電圧値を演算増幅器（以下「オペアンプ」という。）を含む制御回路により発生させることができる。
【０００５】
又、前記制御電圧値を基に、これと近接した複数のレベルの制御電圧を作成し、アナログマルチプレクサにより、複数の制御電圧の内から１つの制御電圧を選択して前記駆動用ＭＯＳトランジスタのゲート・ソース間電圧として印加することで、ＬＥＤの光量補正を行う構成が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−５４９５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載された従来の駆動回路では、次のような課題があった。
【０００８】
特許文献１に記載された駆動回路においては、駆動用ＭＯＳトランジスタに印加するゲート・ソース間電圧を変化させるため、複数の制御電圧の内から１つの制御電圧を選択するためのアナログマルチプレクサを備えている。
【０００９】
例えば、ＬＥＤの光量補正のために、補正データにより、駆動電流値を標準値に対して２％刻みで１６段階に変化させる場合を考えると、その補正データは４ビットである。この場合、前記アナログマルチプレクサは、補正データを基に、１６段階のレベルの制御電圧の内から１つを選択して出力する構成となるので、例えば、相補型ＭＯＳトランジスタ（以下「ＣＭＯＳ」という。）構成のアナログスイッチを４個直列に接続している。
【００１０】
前記アナログスイッチのオン抵抗は小さいことが望ましいが、そのためにはチップ占有面積の大きなトランジスタを配置する必要があって、低コスト化の要求とは背反してしまう。又、アナログマルチプレクサは、ＣＭＯＳ構成のアナログスイッチを４個直列に接続した回路構成であるので、アナログマルチプレクサのオン抵抗が更に４倍となってしまい、モノリシック集積回路（以下「ＩＣ」という。）チップとして実現可能なチップサイズの制約や経済性を考慮すると、アナログマルチプレクサのオン抵抗は大きなものとならざるを得ない。
【００１１】
従来の駆動回路においては、ＬＥＤ駆動のオン、オフ時に駆動用ＭＯＳトランジスタのゲートに付随して生じる静電容量の充放電電流は、アナログマルチプレクサを介して流れる。ところが、アナログマルチプレクサのオン抵抗が大きいので、ＬＥＤ駆動のオン、オフ時の時定数が増加して、ＬＥＤ駆動電流の立ち上がり時間が増大し、高速動作ができないという課題があった。又、半導体製造プロセスに起因してアナログマルチプレクサのオン抵抗にばらつきを生じることは不可避であるが、これによってＬＥＤ駆動電流の立ち上がり時間もばらついてしまう。この結果、ＬＥＤ駆動電流に着目してＬＥＤの光量補正を行い得たとしても、前記要因によってＬＥＤ駆動電流の立ち上がり時間が変動すると、実質的な駆動電流パルス幅が変化して印刷濃度むらを生じてしまうという課題があった。
【００１２】
このように、従来の駆動回路においては、駆動用ＭＯＳトランジスタに印加するゲート・ソース間電圧を変化させるため、複数の電位の制御電圧の内から所定の制御電圧を選択するためのアナログマルチプレクサを備えており、このアナログマルチプレクサのオン抵抗が大きいので、ＬＥＤ駆動電流の立ち上がり時間が大きく高速動作ができない、オン抵抗がばらつくために実質的な駆動電流パルス幅が変化して印刷濃度むらを生じる等の課題があった。
【課題を解決するための手段】
【００１４】
本発明の内の第１の発明の駆動回路は、被駆動素子を駆動する駆動回路において、互いに異なる複数の電位を発生する電位発生回路と、前記電位発生回路により発生された前記複数の電位の内のいずれかを選択するマルチプレクサと、基準電圧に基づいて制御電圧を発生する制御電圧発生回路と、前記制御電圧を入力し、階調データに基づき、前記制御電圧又は電源電圧のいずれか一方と略等しい値の信号を出力するゲート回路と、第１導電型のスイッチ素子と、を備えている。前記第１導電型のスイッチ素子は、前記電源電圧を供給する電源に接続された第１端子と、前記電源から前記第１端子を通して供給される駆動電流を前記被駆動素子に供給する第２端子と、前記ゲート回路の出力信号に基づいて前記第１端子及び前記第２端子間を導通／遮断する制御端子と、前記マルチプレクサの出力端子に接続されたサブストレート端子と、を有している。そして、前記第２端子から前記被駆動素子に供給される前記駆動電流の電流値は、前記制御端子及び前記第１端子間電圧と前記サブストレート端子の電圧とに基づいて調整可能な構成になっていることを特徴とする。
【００１５】
第２の発明の光プリントヘッドは、前記被駆動素子が発光素子であり、複数の前記発光素子が略直線状に配置された前記第１の発明の駆動回路を備えたことを特徴とする。
【００１６】
第３の発明の画像形成装置は、前記第２の発明の光プリントヘッドと、前記光プリントヘッドにより照射された光に基づいて潜像を形成する感光体とを備えたことを特徴とする。
【００１７】
第４の発明の表示装置は、前記被駆動素子が表示素子であり、複数の前記表示素子が２次元マトリクス状に配置された前記第１の発明の駆動回路を備えたことを特徴とする。
【発明の効果】
【００１８】
第１の発明の駆動回路及び第２の発明のプリントヘッドによれば、被駆動素子を駆動するための駆動電流の波形の立ち上がり時間や立ち下がり時間を十分に小さなものとすることができて、高速なスイッチング動作を期待することができる。更に、駆動電流の波形の立ち上がり時間や立ち下がり時間を略等しくすることができて、指令値通りの時間幅で被駆動素子の駆動を行うことができる。その上、駆動電流の波形の立ち上がり時間及び立ち下がり時間は、十分に小さいので、半導体製造プロセスに起因して立ち上がり時間及び立ち下がり時間が変動したとしても、実質的な駆動時間に対する影響は軽微であり、駆動電流の立ち上がり時間が変動して実質的な駆動電流パルス幅が変化することで印刷濃度むらを生じてしまうという問題を解消することができる。
【００１９】
第３の発明の画像形成装置によれば、第２の発明の光プリントヘッドを採用しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置を実現できる。
【００２０】
第４の発明の表示装置によれば、第１の発明の駆動回路を用いて表示素子を駆動しているので、スペース効率及び表示効率に優れた高品質の表示装置を実現できる。
【図面の簡単な説明】
【００２１】
【図１】図１は本発明の実施例１における図６中の駆動回路の要部を示す回路図である。
【図２】図２は本発明の実施例１における画像形成装置を示す概略の構成図である。
【図３】図３は図２中の光プリントヘッド１３の構造を示す概略の断面図である。
【図４】図４は図２の画像形成装置１におけるプリンタ制御回路の構成を示すブロック図である。
【図５】図５は図４中の光プリントヘッド１３の回路構成を示すブロック図である。
【図６】図６は図５中のドライバＩＣ１００の詳細な回路構成を示すブロック図である。
【図７】図７は図６中の書き込み制御回路１４５の構成を示す回路図である。
【図８】図８は図６中のドライバ１８１の構成を示す回路図である。
【図９】図９は図６中の制御電圧発生回路１６０の構成を示す回路図である。
【図１０】図１０は本発明の実施例１における画像形成装置１の電源投入後に、図５の光プリントヘッド１３及びドライバＩＣ１００に対して行われる補正データ転送処理を示すタイムチャートである。
【図１１】図１１は補正データ転送処理後に行われる階調印刷データ転送の様子を示すタイムチャートである。
【図１２】図１２は図１の駆動電流波形を模式的に示す波形図である。
【図１３】図１３は本発明の実施例２におけるドライバＩＣ１００Ａの詳細な回路構成を示すブロック図である。
【図１４】図１４は図１３中のドライバ３５１の構成を示す回路図である。
【図１５】図１５は図１３中の制御電圧発生回路３３０の構成を示す回路図である。
【図１６】図１６は図１３中のバイアス回路３４０の構成を示す回路図である。
【図１７】図１７は図１４のＰＭＯＳ４１０〜４１３等におけるＰＭＯＳの特性図である。
【図１８】図１８は本発明の実施例２における図１３中の駆動回路の要部を示す回路図である。
【図１９】図１９は図１８の駆動電流波形を模式的に示す波形図である。
【図２０】図２０は本発明の実施例３における表示装置を示す概略の構成図である。
【発明を実施するための形態】
【００２２】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００２３】
（実施例１の画像形成装置）
図２は、本発明の実施例１における画像形成装置を示す概略の構成図である。
【００２４】
この画像形成装置１は、被駆動素子としての発光素子（例えば、ＬＥＤ）を用いた光プリントヘッドが搭載された電子写真カラープリンタであり、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）及びシアン（Ｃ）の各色の画像を各々に形成する４個のプロセスユニット１０−１〜１０−４を有し、これらが記録媒体（例えば、用紙）２０の搬送経路の上流側から順に配置されている。各プロセスユニット１０−１〜１０−４の内部構成は共通しているため、例えば、マゼンタのプロセスユニット１０−３を例にとり、これらの内部構成を説明する。
【００２５】
プロセスユニット１０−３には、像担持体としての感光体（例えば、感光体ドラム）１１が図２中の矢印方向に回転可能に配置されている。感光体ドラム１１の周囲には、この回転方向上流側から順に、感光体ドラム１１の表面に電荷を供給して帯電させる帯電装置１２と、帯電された感光体ドラム１１の表面に選択的に光を照射して静電潜像を形成する露光装置（例えば、光プリントヘッド）１３が配設されている。更に、静電潜像が形成された感光体ドラム１１の表面に、マゼンタ（所定色）のトナーを付着させて顕像を発生させる現像器１４と、感光体ドラム１１上のトナーの顕像を用紙２０に転写した後に残留したトナーを除去するクリーニング装置１５が配設されている。なお、これら各装置に用いられているドラム又はローラは、図示しない駆動源からギア等を経由して動力が伝達され回転する。
【００２６】
画像形成装置１の下部には、用紙２０を堆積した状態で収納する用紙カセット２１が装着され、その上方に、用紙２０を１枚ずつ分離させて搬送するためのホッピングローラ２２が配設されている。用紙２０の搬送方向におけるホッピングローラ２２の下流側には、ピンチローラ２３，２４と共に用紙２０を挟持することによってこの用紙２０を搬送する搬送ローラ２５と、用紙２０の斜行を修正し、プロセスユニット１０−１に搬送するレジストローラ２６とが配設されている。これらのホッピングローラ２２、搬送ローラ２５及びレジストローラ２６は、図示しない駆動源からギア等を経由して動力が伝達され回転する。
【００２７】
プロセスユニット１０−１〜１０−４の各感光体ドラム１１に対向する位置には、それぞれ半導電性のゴム等によって形成された転写器２７が配設されている。各転写器２７には、感光体ドラム１１上に付着されたトナーによる顕像を用紙２０に転写する転写時に、各感光体ドラム１１の表面電位とこれら各転写器２７の表面電位に電位差を持たせるための電位が印加されている。
【００２８】
プロセスユニット１０−４の下流には、定着器２８が配設されている。定着器２８は、ヒータが内蔵された加熱ローラとバックアップローラとを有し、用紙２０上に転写されたトナーを加圧・加熱することによって定着する装置であり、この下流に、排出ローラ２９，３０、排出部のピンチローラ３１，３２、及び用紙スタッカ部３３が設けられている。排出ローラ２９，３０は、定着器２８から排出された用紙２０を、排出部のピンチローラ３１，３２と共に挟持し、用紙スタッカ部３３に搬送する。これら定着器２８及び排出ローラ２９等は、図示しない駆動源からギア等を経由して動力が伝達されて回転する。
【００２９】
このように構成される画像形成装置１は、次のように動作する。
先ず、用紙カセット２１に堆積した状態で収納されている用紙２０が、ホッピングローラ２２によって、上から１枚ずつ分離されて搬送される。続いて、この用紙２０は、搬送ローラ２５、レジストローラ２６及びピンチローラ２３，２４に挟持されて、プロセスユニット１０−１の感光体ドラム１１と転写器２７の間に搬送される。その後、用紙２０は、感光体ドラム１１及び転写器２７に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム１１の回転によって搬送される。同様にして、用紙２０は、順次プロセスユニット１０−２〜１０−４を通過し、その通過過程で、各光プリントヘッド１３により形成された静電潜像を各現像器１４によって現像した各色のトナー像が、その記録面に順次転写されて重ね合わされる。
【００３０】
このようにして記録面上に各色のトナー像が重ね合わされた後、定着器２８によってトナー像が定着された用紙２０は、排出ローラ２９，３０及びピンチローラ３１，３２に挟持されて、画像形成装置１の外部の用紙スタッカ部３３に排出される。以上の過程を経て、カラー画像が用紙２０上に形成される。
【００３１】
（光プリントヘッドの構造）
図３は、図２中の光プリントヘッド１３の構造を示す概略の断面図である。
【００３２】
この光プリントヘッド１３は、ベース部材１３ａを有し、このベース部材１３ａ上にプリント配線板１３ｂが固定されている。プリント配線板１３ｂ上には、複数の駆動回路（例えば、チップ状のドライバＩＣ）１００と複数の被駆動素子アレイ（例えば、チップ状の発光素子アレイ）２００とが対向して配置され、熱硬化性樹脂等によりプリント配線板１３ｂ上に固着されている。複数のドライバＩＣ１００と複数の発光素子アレイ２００とは、図示しないボンディングワイヤ等により接続されている。複数の発光素子アレイ２００上には、柱状の光学素子を多数配列してなるロッドレインズアレイ１３ｃが配置され、このロッドレインズアレイ１３ｃがホルダ１３ｄにより固定されている。ベース部材１３ａ、プリント配線板１３ｂ及びホルダ１３ｄは、クランプ部材１３ｅ，１３ｆにより固定されている。
【００３３】
なお、図３では、ドライバＩＣ１００と発光素子アレイ２００とを対向して配置して両者間をボンディングワイヤ等にて接続する場合が図示されているが、他の構成として、例えば、発光素子アレイ２００の発光層を形成するエピタキシヤル層をフィルム状に形成してウェハ基材から剥離し、ドライバＩＣ１００の上面や側面に貼付して、両者の所要箇所を薄膜配線により接続することもできる。
【００３４】
（プリンタ制御回路）
図４は、図２の画像形成装置１におけるプリンタ制御回路の構成を示すブロック図である。
【００３５】
このプリンタ制御回路は、画像形成装置１における印字部の内部に配設された印刷制御部４０を有している。印刷制御部４０は、マイクロプロセッサ、読み出し専用メモリ（以下「ＲＯＭ」という。））、随時読み書き可能なメモリ（以下「ＲＡＭ」という。）、信号の入出力を行う入出力ポート、タイマ等によって構成され、図示しない画像処理部からの制御信号ＳＧｌ、及びビデオ信号（ドットマップデータを一次元的に配列したもの）ＳＧ２等によって画像形成装置全体をシーケンス制御して印刷動作を行う機能を有している。印刷制御部４０には、プロセスユニット１０−１〜１０−４の４個の光プリントヘッド１３、定着器２８のヒータ２８ａ、ドライバ４１，４３、用紙吸入口センサ４５、用紙排出口センサ４６、用紙残量センサ４７、用紙サイズセンサ４８、定着器用温度センサ４９、帯電用高圧電源５０、及び転写用高圧電源５１等が接続されている。ドライバ４１には現像・転写プロセス用モータ（ＰＭ）４２が、ドライバ４３には用紙送りモータ（ＰＭ）４４が、帯電用高圧電源５０には現像器１４が、転写用高圧電源５１には転写器２７が、それぞれ接続されている。
【００３６】
このような構成のプリンタ制御回路では、次のような動作を行う。
印刷制御部４０は、図示しない画像処理部からの制御信号ＳＧｌによって印刷指示を受信すると、先ず、温度センサ４９によって定着器２８内のヒータ２８ａが使用可能な温度範囲にあるか否かを検出し、温度範囲になければヒータ２８ａに通電し、使用可能な温度まで定着器２８を加熱する。次に、ドライバ４１を介して現像・転写プロセス用モータ４２を回転させ、同時にチャージ信号ＳＧＣによって帯電用高圧電源５０をオン状態にし、現像器１４の帯電を行う。
【００３７】
そして、セットされている図２中の用紙２０の有無及び種類が用紙残量センサ４７、用紙サイズセンサ４８によって検出され、その用紙２０に合った用紙送りが開始される。ここで、用紙送りモータ４４には、図示しない遊星ギア機構が接続されており、ドライバ４３を介して双方向に回転させることが可能になっている。そのため、用紙送りモータ４４の回転方向を変えることにより、画像形成装置内部の異なる用紙送り用の搬送ローラ２５等を選択的に駆動することができる構成となっている。
【００３８】
用紙１ページの印刷開始毎に、用紙送りモータ４４を最初に逆転させて、用紙吸入口センサ４５が検知するまで、セットされた用紙２０を予め設定された量だけ送る。続いて、正回転させて用紙２０を画像形成装置内部の印刷機構内に搬送する。
【００３９】
印刷制御部４０は、用紙２０が印刷可能な位置まで到達した時点において、図示しない画像処理部に対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、ビデオ信号ＳＧ２を受信する。図示しない画像処理部においてページ毎に編集され、印刷制御部４０に受信されたビデオ信号ＳＧ２は、階調印刷又は補正データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０として各光プリントヘッド１３に転送される。各光プリントヘッド１３は、それぞれ１ドット（ピクセル）の印刷のために設けられたＬＥＤを複数個線上に配列したものである。
【００４０】
印刷制御部４０は、１ライン分のビデオ信号ＳＧ２を受信すると、各光プリントヘッド１３にラッチ信号ＨＤ−ＬＯＡＤを送信し、階調印刷又は補正データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０を各光プリントヘッド１３内に保持させる。又、印刷制御部４０は、図示しない画像処理部から次のビデオ信号ＳＧ２を受信している最中においても、各光プリントヘッド１３に保持した階調印刷データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０について印刷することができる。
【００４１】
なお、印刷制御部４０から各光プリントヘッド１３に送信されるクロック信号（以下単に「クロック」という。）ＨＤ−ＣＬＫ、及び駆動オン／オフ指令信号（例えば、印刷駆動信号）ＨＤ−ＳＴＢ−Ｎ（但し、「−Ｎ」は負論理信号を意味する。）の内、クロックＨＤ−ＣＬＫは、階調印刷又は補正データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０を光プリントヘッド１３へ送信するための信号である。
【００４２】
ビデオ信号ＳＧ２の送受信は、印刷ライン毎に行われる。光プリントヘッド１３からの発光は、負電位に帯電された感光体ドラム１１上に照射される。これにより、印刷される情報は、感光体ドラム１１上において電位の上昇したドットとして潜像化される。そして、現像器１４において、負電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が現像形成される。
【００４３】
その後、トナー像は転写器２７へ送られ、一方、転写信号ＳＧ４によって正電位に転写用高圧電源５１がオン状態になり、転写器２７は感光体ドラム１１と転写器２７との間隔を通過する用紙２０上にトナー像を転写する。転写されたトナー像を有する用紙２０は、ヒータ２８ａを内蔵する定着器２８に当接して搬送され、この定着器２８の熱によって用紙２０に定着される。この定着された画像を有する用紙２０は、更に搬送されて画像形成装置１の印刷機構から用紙排出口センサ４６を通過して画像形成装置外部へ排出される。
【００４４】
印刷制御部４０は、用紙サイズセンサ４８、及び用紙吸入口センサ４５の検知に対応して、用紙２０が転写器２７を通過している間だけ転写用高圧電源５１からの電圧を転写器２７に印加する。印刷が終了し、用紙２０が用紙排出口センサ４６を通過すると、帯電用高圧電源５０による現像器１４への電圧の印加を終了し、同時に現像・転写プロセス用モータ４２の回転を停止させる。以後、上記の動作を繰り返す。
【００４５】
（光プリントヘッドの回路構成）
図５は、図４中の光プリントヘッド１３の回路構成を示すブロック図である。
【００４６】
この光プリントヘッド１３は、例えば、Ａ４サイズの用紙に１インチ当たり６００ドットの解像度で印刷可能な構成になっている。
【００４７】
光プリントヘッド１３は、図３中のプリント配線板１３ｂを有し、このプリント配線板１３ｂ上に、複数（例えば、２６個）のドライバＩＣ１００（＝１００−１，１００−２，・・・）と、複数（例えば、２６個）の発光素子アレイ２００（＝２００−１，２００−２，・・・）とが、隣接して配列されている。図５には、２個のドライバＩＣ１００（＝１００−１，１００−２）と２個の発光素子アレイ２００（＝２００−１，２００−２）のみが図示されている。
【００４８】
各発光素子アレイ２００には、複数（例えば、１９２個）のＬＥＤ２１０（＝２１０−１〜２１０−１９２）が略直線状に配置されている。ＬＥＤ２１０の総数は、４９９２ドット（個）である。各発光素子アレイ２００を構成する１９２個のＬＥＤ２１０のカソードは、固定電位ノード（例えば、グランド）ＧＮＤに接続され、各アノードが、各ドライバＩＣ１００のＤＯ１端子〜ＤＯ１９２端子とボンディングワイヤ等により接続されている。
【００４９】
２６個のドライバＩＣ１００（＝１００−１，１００−２，・・・）は、同一の回路により構成され、隣接するドライバＩＣ１００−１，１００−２，・・・がカスケード接続（縦続接続）されている。
【００５０】
各ドライバＩＣ１００は、階調印刷又は補正データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０を入力するＤＡＴＡＩ３〜ＤＡＴＡＩ０端子、ラッチ信号ＨＤ−ＬＯＡＤを入力するＬＯＡＤ端子、クロックＨＤ−ＣＬＫを入力するＣＬＫ端子、基準電圧ＶＲＥＦを入力するＶＲＥＦ端子、ストローブ信号である印刷駆動信号ＨＤ−ＳＴＢ−Ｎを入力するＳＴＢ端子、電源電圧ＶＤＤを入力するＶＤＤ端子、グランドＧＮＤに接続されるＧＮＤ端子、データＤＡＴＡＯ３〜ＤＡＴＡＯ０を次段のドライバＩＣ１００へ出力するＤＡＴＡＯ３〜ＤＡＴＡＯ０端子、及び、各発光素子アレイ２００内のＬＥＤ２１０のアノードに対してＬＥＤ駆動電流を出力する出力端子ＤＯ１〜ＤＯ１９２を有している。
【００５１】
ここで、ＶＲＥＦ端子に入力される基準電圧ＶＲＥＦは、ＬＥＤ駆動のための駆動電流値を指令するための基準電圧であって、光プリントヘッド１３内に設けられた図示しない基準電圧発生回路から供給される。
【００５２】
このように構成される図５の光プリントヘッド１３における動作を説明する。
図５に示す構成においては、階調印刷又は補正データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０は４本であり、各ＬＥＤ毎の階調印刷又は補正データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０をクロックＨＤ−ＣＬＫ毎に同時に送出する構成になっている。そのため、図４の印刷制御部４０から出力される階調印刷又は補正データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０は、クロックＨＤ−ＣＬＫと共にドライバＩＣ１００−１のＤＡＴＡＩ３〜ＤＡＴＡＩ０端子に入力され、前記総数４９９２ドット分のビットデータが、後述する各ドライバＩＣ１００内のフリップフロップ回路（以下「ＦＦ」という。）からなるシフトレジスタ中を順次転送される。
【００５３】
次に、ラッチ信号ＨＤ−ＬＯＡＤが全ドライバＩＣ１００のＬＯＡＤ端子に入力され、シフトレジスタ内に格納された前記ビットデータが、各ドライバＩＣ１００内のシフトレジスタを構成する各ＦＦに対応して設けられたラッチ回路にラッチされる。続いて、印刷駆動信号ＨＤ−ＳＴＢ−Ｎが全ドライバＩＣ１００のＳＴＢ端子に入力されると、ＬＥＤ２１０の内、階調印刷データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０が“Ｈ”レベルである出力端子ＤＯ１，ＤＯ２，・・・に接続されたＬＥＤ２１０が点灯される。
【００５４】
図５に示すように、光プリントヘッド１３には多数の発光素子アレイ２００が搭載されるため、これらの各発光素子アレイ２００に製造ばらつきによる特性変動があると、各発光素子アレイ２００間、及び同一発光素子アレイ２００内の各ＬＥＤ２１０間においてさえも、発光パワーに変動を生じ、感光体ドラム１１への露光エネルギー量が異なる結果となる。
【００５５】
この様な現象は、感光体ドラム１１を現像するときのドット面積の変動となって現れ、印刷濃度にむらを生じる原因となるため望ましくない。そのため、発光素子アレイ２００における各ＬＥＤ２１０の駆動電流を、発光パワーが一定になるように調整することが行われることが通例であり、図５の各ドライバＩＣ１００においても、後述するようにそのための回路手段を備えている。
【００５６】
（ドライバＩＣの全体構成）
図６は、図５中のドライバＩＣ１００の詳細な回路構成を示すブロック図である。
【００５７】
このドライバＩＣ１００は、カスケード接続された複数段（例えば、１９３段）のＦＦ部１１１（＝１１１−１９２〜１１１−０）からなるシフトレジスタ１１０を有している。シフトレジスタ１１０は、ＣＬＫ端子から入力されるクロックＨＤ−ＣＬＫに同期して、ＤＡＴＡＩ３〜ＤＡＴＡＩ０端子から入力される階調印刷又は補正データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０を取り込んでシフトする回路である。各ＦＦ部１１１は、内部に４個のＦＦを有し、４個のデータ入力端子Ｄ０〜Ｄ３、４個のデータ出力端子Ｑ０〜Ｑ３、及び、４個のＦＦに共通に接続されたクロック端子ＣＫを備えている。
【００５８】
ここで、カスケード接続されたＦＦ部１１１−１９２〜１１１−０において、ドライバＩＣ１００のＤＡＴＡＩ０端子は、ＦＦ部１１１−１９２のデータ入力端子Ｄ０に接続され、ＦＦ部１１１−１とＦＦ部１１１−０のデータ出力端子Ｑ０に、セレクタ（ＳＥＬ）１２０の入力端子Ａ０，Ｂ０が接続されている。セレクタ１２０の出力端子Ｙ０は、ドライバＩＣ１００のＤＡＴＡＯ０端子に接続されている。同様に、ドライバＩＣ１００のＤＡＴＡＩ１，ＤＡＴＡＩ２，ＤＡＴＡＩ３端子は、ＦＦ部１１１−１９２のデータ入力端子Ｄ１，Ｄ２，Ｄ３にそれぞれ接続されている。ＦＦ部１１１−１，１１１−０のデータ出力端子Ｑ１，Ｑ２，Ｑ３も、セレクタ１２０の入力端子Ａ１，Ａ２，Ａ３，Ｂ１，Ｂ２，Ｂ３にそれぞれ接続され、このセレクタ１２０の出力端子Ｙ１，Ｙ２，Ｙ３が、ドライバＩＣ１００のＤＡＴＡＯ１，ＤＡＴＡＯ２，ＤＡＴＡＯ３端子にそれぞれ接続されている。そのため、ＦＦ部１１１−１９２〜１１１−０全体で１９３段のシフトレジスタ１１０を構成しており、セレクタ１２０によりシフトレジスタ１１０のシフト段数を１９２段と１９３段とに切り替え可能になっている。
【００５９】
図５に示すように、初段のドライバＩＣ１００−１におけるＤＡＴＡＯ０〜ＤＡＴＡＯ３端子は、次段のドライバＩＣ１００−２のＤＡＴＡＩ０〜ＤＡＴＡＩ３端子にそれぞれ接続されている。従って、ドライバＩＣ１００−１〜１００−２６の全てで構成されるシフトレジスタ１１０，・・・は、印刷制御部４０から初段のドライバＩＣ１００−１に入力される階調印刷又は補正データＨＤ−ＤＡＴＡ０〜ＨＤ−ＤＡＴＡ３をクロックＨＤ−ＣＬＫに同期してシフトさせる１９２×２６＝４９９２段あるいは１９３×２６＝５０１８段のシフトレジスタ回路を構成している。
【００６０】
各ＦＦ部１１１−１９２〜１１１−１のデータ出力端子Ｑ０〜Ｑ３には、ラッチ部１３０及び補正メモリ部１５０の入力側が接続されている。ラッチ部１３０は、ＬＯＡＤ端子から入力されるラッチ信号ＬＯＡＤ−Ｐ（但し、「−Ｐ」は正論理信号を意味する。）に基づき、ＦＦ部１１１−１９２〜１１１−１から出力される階調印刷データをラッチする回路であり、複数（例えば、１９２個）のラッチ回路部１３１（＝１３１−１９２〜１３１−１）により構成されている。各ラッチ回路部１３１は、内部に４個のラッチ回路を有し、階調印刷データを入力する４個のデータ入力端子Ｄ０〜Ｄ３と、４個のデータ出力端子Ｑ０〜Ｑ３と、ラッチ信号ＬＯＡＤ−Ｐを入力するために４個のラッチ回路に共通に接続されたラッチ端子Ｇとを備えている。
【００６１】
補正メモリ部１５０は、制御部１４０から出力される書き込み指令信号ＷＲに基づき、ＦＦ部１１１−１９２〜１１１−０から出力される補正データを格納する回路であり、複数（例えば、１９３個）の補正メモリ回路部１５１（＝１５１−１９２〜１５１−０）により構成されている。各補正メモリ回路部１５１は、内部に４個のラッチ回路を有し、補正データを入力する４個のデータ入力端子Ｄ０〜Ｄ３と、４個のデータ出力端子Ｑ０〜Ｑ３と、書き込み指令信号ＷＲを入力するために４個のラッチ回路に共通に接続されたラッチ端子Ｇとを備えている。ここで、各補正メモリ回路部１５１−１９２〜１５１−１には、各ＬＥＤ毎のドット補正データが格納され、補正メモリ回路部１５１−０には、チップ補正データが格納される。
【００６２】
なお、各補正メモリ回路部１５１は、ラッチ回路により構成されているが、スタティックＲＡＭと同様のメモリ回路等を用いる構成とすることもできる。
【００６３】
制御部１４０は、ＳＴＢ端子から入力される印刷駆動信号ＨＤ−ＳＴＢ−Ｎと、ＬＯＡＤ端子から入力されるラッチ信号ＬＯＡＤ−Ｐとに基づき、ＬＥＤ２１０に対する駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐと、補正メモリ部１５０に対する書き込み指令信号ＷＲとを生成する回路であり、ＳＴＢ端子を電源電圧ＶＤＤにプルアップするプルアップ抵抗１４１、信号反転用のインバータ１４２，１４３、２入力の論理積回路（以下「ＡＮＤ回路」という。）１４４、及び書き込み制御回路（ＣＴＲＬ）１４５により構成されている。
【００６４】
ＳＴＢ端子から入力された負論理の印刷駆動信号ＨＤ−ＳＴＢ−Ｎは、インバータ１４２で反転されて正論理の信号ＳＴＢ−Ｐに変換される。ＬＯＡＤ端子から入力された正論理のラッチ信号ＬＯＡＤ−Ｐは、インバータ１４３で反転されて負論理のラッチ信号ＬＯＡＤ−Ｎに変換され、このラッチ信号ＬＯＡＤ−Ｎと信号ＳＴＢ−Ｐとが、ＡＮＤ回路１４４により論理積が取られて駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐが生成される構成になっている。書き込み制御回路１４５は、ＳＴＢ端子、ＬＯＡＤ端子、及びＷＲ端子を有し、ＳＴＢ端子から入力した信号ＳＴＢ−Ｐと、ＬＯＡＤ端子から入力したラッチ信号ＬＯＡＤ−Ｐとに基づき、書き込み指令信号ＷＲをＷＲ端子から出力する回路である。
【００６５】
補正メモリ回路部１５１−０〜１５１−１９２の内、補正メモリ回路部１５１−０のデータ出力端子Ｑ０〜Ｑ３には、制御電圧発生回路（ＡＤＪ）１６０の入力側が接続され、補正メモリ回路部１５１−１９２〜１５１−１のデータ出力端子Ｑ０〜Ｑ３と制御信号発生回路１６０の出力側とには、マルチプレクサ部１７０の入力側が接続されている。更に、ラッチ回路部１３１−１９２〜１３１−１のデータ出力端子Ｑ０〜Ｑ３と、マルチプレクサ部１７０の出力側とには、ドライバ部１８０の入力側が接続されている。
【００６６】
制御電圧発生回路１６０は、補正メモリ回路部１５１−０から出力されるチップ補正データを入力する入力端子Ｓ３〜Ｓ０と、基準電圧ＶＲＥＦを入力するＶＲＥＦ端子と、ＬＥＤ駆動のための制御用の電圧Ｖ１５〜Ｖ０を出力するＶ１５〜Ｖ０端子とを有し、ＶＲＥＦ端子から入力される所定の基準電圧ＶＲＥＦと、入力端子Ｓ３〜Ｓ０から入力されるチップ補正データとに基づき、ＬＥＤ駆動のための電圧Ｖ１５〜Ｖ０をＶ１５〜Ｖ０端子から発生する回路である。基準電圧ＶＲＥＦは、図示しないレギュレータ等により発生され、ＬＥＤ２１０の全点灯駆動時のように電源電圧ＶＤＤが一瞬降下するような状況においても、所定の電圧値に保持される。
【００６７】
マルチプレクサ部１７０は、補正メモリ回路部１５１−１９２〜１５１−１から出力されるドット補正データに基づき、制御電圧発生回路１６０から供給される電圧Ｖ０〜Ｖ１５の内のいずれか１つを選択してドライバ部１８０に与える回路であり、複数（例えば、１９２個）のマルチプレクサ（ＭＵＸ）１７１（＝１７１−１９２〜１７１−１７１−１）により構成されている。各マルチプレクサ１７１は、ドット補正データを入力する４個の入力端子Ｓ０〜Ｓ３と、電圧Ｖ０〜Ｖ１５を入力する１６個の入力端子Ｐ０〜Ｐ１５と、選択した制御用の電圧を出力する出力端子Ｙとを備え、この出力端子Ｙ側にドライバ部１８０が接続されている。
【００６８】
ドライバ部１８０は、制御部１４０から出力される駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐによりオン／オフ動作し、ラッチ部１３０から出力される階調印刷データと、マルチプレクサ部１７０から出力される制御用の電圧とに基づき、発光素子アレイ２００を駆動するためのＬＥＤ駆動電流を出力する回路であり、複数（例えば、１９２個）のドライバ（ＤＲＶ）１８１（＝１８１−１９２〜１８１−１）により構成されている。各ドライバ１８１は、駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐを入力する入力端子Ｓと、制御用の電圧を入力する入力端子Ｂと、階調印刷データを入力する４個の入力端子Ｄ３〜Ｄ０と、ＬＥＤ駆動電流を出力端子ＤＯ（＝ＤＯ１９２〜ＤＯ１）へ出力する出力端子ＤＯとを備えている。
【００６９】
図６中の破線で囲まれた回路ブロックＢＫ１は、ＦＦ部１１１−１９２、ラッチ回路部１３１−１９２、補正メモリ回路部１５１−１９２、マルチプレクサ１７１−１９２、及びドライバ１８１−１９２により構成され、１個のＬＥＤ２１０を駆動するための１ドット分の駆動回路である。又、破線で囲まれた回路ブロックＢＫ２は、ＦＦ部１１１−０、補正メモリ回路部１５１−０、及び制御電圧発生回路１６０により構成され、マルチプレクサ部１７０の全体に与える制御用の電圧を供給する回路である。
【００７０】
（ドライバＩＣ中の書き込み制御回路）
図７は、図６中の書き込み制御回路１４５の構成を示す回路図である。
【００７１】
この書き込み制御回路１４５は、ラッチ信号ＬＯＡＤ−Ｐを入力するＬＯＡＤ端子と、信号ＳＴＢ−Ｐを入力するＳＴＢ端子と、書き込み指令信号ＷＲを出力するＷＲ端子とを有し、２段のＦＦ１４５ａ，１４５ｂと２入力の否定論理和回路（以下「ＮＯＲ回路」という。）１４５ｃとにより構成されている。
【００７２】
１段目のＦＦ１４５ａは、ＮＯＲ回路１４５ｃの出力端子に接続されたデータ入力端子Ｄと、ＬＯＡＤ端子に接続されてラッチ信号ＬＯＡＤ−Ｐが入力される負論理リセット端子Ｒと、ＳＴＢ端子に接続されて信号ＳＴＢ−Ｐが入力されるクロック端子ＣＫと、データ出力端子Ｑとを有している。２段目のＦＦ１４５ｂは、１段目のＦＦ１４５ａの出力端子Ｑに接続されたデータ入力端子Ｄと、ＬＯＡＤ端子に接続されてラッチ信号ＬＯＡＤ−Ｐが入力される負論理リセット端子Ｒと、ＳＴＢ端子に接続されて信号ＳＴＢ−Ｐが入力されるクロック端子ＣＫと、書き込み指令信号ＷＲをＷＲ端子へ出力するデータ出力端子Ｑとを有している。更に、ＮＯＲ回路１４５ｃは、入力側が２段のＦＦ１４５ａ，１４５ｂの各出力データ端子Ｑに接続され、出力側がＦＦ１４５ａのデータ入力端子Ｄに接続され、２段のＦＦ１４５ａ，１４５ｂの出力データに対する否定論理和を求めてＦＦ１４５ａのデータ入力端子Ｄに帰還する回路である。
【００７３】
（ドライバＩＣ中のドライバ）
図８は、図６中のドライバ１８１の構成を示す回路図である。
【００７４】
ドライバ１８１は、駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐを入力する入力端子Ｓと、制御用の電圧（Ｖ０〜Ｖ１５の内の１つ）を入力する入力端子Ｂと、ラッチ回路部１３１から出力される階調印刷データＤＡＴＡ３〜ＤＡＴＡ０を入力する４個の入力端子Ｄ３〜Ｄ０と、図５中のＬＥＤ２１０へ駆動電流を出力する出力端子ＤＯとを備えている。
【００７５】
入力端子Ｓと各入力端子Ｄ０〜Ｄ３とには、２入力の否定論理積回路（以下「ＮＡＮＤ回路」という。）３００〜３０３の入力側が接続されている。各ＮＡＮＤ回路３００〜３０３の電源端子はＶＤＤ端子に接続され、グランド端子はグランド（＝０Ｖ）に接続されている。入力端子Ｂには、複数（例えば、４個）の第１導電型の第１スイッチ素子（例えば、ＰチャネルＭＯＳトランジスタ、以下「ＰＭＯＳ」という。）３１０〜３１３における制御端子（例えば、ゲート）が接続され、これらのＰＭＯＳ３１０〜３１３のソースがＶＤＤ端子に接続されている。４個のＮＡＮＤ回路３００〜３０３の出力側には、４個の第１導電型の第２スイッチ素子（例えば、ＰＭＯＳ）３２０〜３２３におけるゲートがそれぞれ接続されている。各ＰＭＯＳ３２０〜３２３は、ソースが各ＰＭＯＳ３１０〜３１３のドレーンにそれぞれ直列に接続され、ドレーンが出力端子ＤＯに共通に接続されている。
【００７６】
ここで、ＶＤＤ端子の電源電圧ＶＤＤと入力端子Ｂの電圧との電圧差は、ＰＭＯＳ３１３〜３１０のゲート・ソース間電圧Ｖｇｓに等しく、このゲート・ソース間電圧Ｖｇｓを変化させることで、ＰＭＯＳ３１３〜３１０のドレーン電流を調整することが可能となる。
【００７７】
このように構成されるドライバ１８１は、次のように動作する。
入力端子Ｄ３〜Ｄ０に入力される階調印刷データＤＡＴＡ３〜ＤＡＴＡ０の内、例えば、入力端子Ｄ３に入力される階調印刷データＤＡＴＡ３が“Ｈ”レベルであったとする。入力端子Ｓに入力される駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐが“Ｈ”レベルとなってＬＥＤ駆動オンが指令されると、ＮＡＮＤ回路３０３の出力信号が“Ｌ”レベルとなる。これによりＰＭＯＳ３２３がオン状態になって、ＰＭＯＳ３１３から出力されるドレーン電流が出力端子ＤＯから出力される。その他の入力端子Ｄ２〜Ｄ０についても同様に、ＰＭＯＳ３２２〜３２０は、入力端子Ｄ２〜Ｄ０に入力される階調印刷データＤＡＴＡ２〜ＤＡＴＡ０の“Ｈ”レベルに応じてオン状態となり、ＰＭＯＳ３１２〜３１０から出力されるドレーン電流を出力端子ＤＯから出力することができる。
【００７８】
つまり、入力端子Ｄ３〜Ｄ０に入力される階調印刷データＤＡＴＡ３〜ＤＡＴＡ０の“Ｈ”レベルに従ってＰＭＯＳ３２３〜３２０が選択的に駆動され、ＰＭＯＳ３１３〜３１０の各ドレーン電流が加算された駆動電流が、出力端子ＤＯから出力されて図５中のＬＥＤ２１０に供給される。
【００７９】
この場合、例えば、ＰＭＯＳ３１３〜３１０のゲート幅を８：４：２：１の比率に設定することで、ＰＭＯＳ３１３〜３１０のドレーン電流を８：４：２：１の比率に設定することができ、入力端子Ｄ３〜Ｄ０に入力される階調印刷データＤＡＴＡ３〜ＤＡＴＡ０に従って、出力端子ＤＯの出力電流を１６段階に変化させることができる。
【００８０】
（図６中の制御電圧発生回路）
図９は、図６中の制御電圧発生回路１６０の構成を示す回路図である。
【００８１】
制御電圧発生回路１６０は、補正メモリ回路部１５１−０から出力されるチップ補正データを入力する入力端子Ｓ３〜Ｓ０と、基準電圧ＶＲＥＦを入力するＶＲＥＦ端子と、ＬＥＤ駆動のための電圧Ｖ１５〜Ｖ０を出力するＶ１５〜Ｖ０端子とを有し、ＶＲＥＦ端子から入力される所定の基準電圧ＶＲＥＦと、入力端子Ｓ３〜Ｓ０から入力されるチップ補正データとに基づき、ＬＥＤ駆動のための電圧Ｖ１５〜Ｖ０をＶ１５〜Ｖ０端子から発生する回路であり、各ドライバＩＣ１００毎に設けられている。基準電圧ＶＲＥＦは、図示しないレギュレータ等により発生され、ＬＥＤ２１０の全点灯駆動時のように電源電圧ＶＤＤが一瞬降下するような状況においても、所定の電圧値に保持される。
【００８２】
この制御電圧発生回路１６０は、基準電圧ＶＲＥＦを入力するＶＲＥＦ端子が反転入力端子に接続されたオペアンプ１６１を有し、このオペアンプ１６１の出力端子に、分圧回路１６２が接続されている。分圧回路１６２は、複数の電圧Ｖ０〜Ｖ１５を生成するための複数の抵抗１６２−０〜１６２−１５を有し、これらがＶＤＤ端子とオペアンプ１６１の出力端子との間に直列に接続されている。各抵抗１６２−０〜１６２−１５の接続部には、Ｖ０〜Ｖ１４端子がそれぞれ接続され、更に、抵抗１６２−１５とオペアンプ１６１の出力端子との接続部に、Ｖ１５端子が接続されている。
【００８３】
Ｖ７端子には、ＰＭＯＳ１６３のゲートが接続され、このＰＭＯＳ１６３のソースがＶＤＤ端子に接続され、ドレーンがオペアンプ１６１の非反転入力端子に接続されている。ＰＭＯＳ１６３は、図８中のＰＭＯＳ３１０〜３１３に対してゲート長が相等しく構成されている。オペアンプ１６１の非反転入力端子には、更に、抵抗切り替え回路１６４のＲ端子が接続されている。抵抗切り替え回路１６４は、チップ補正データを入力する入力端子Ｓ３〜Ｓ０に接続されたＳ０〜Ｓ３端子と、Ｒ端子とを有し、Ｓ０〜Ｓ３端子に入力される４つのチップ補正データにおける論理レベルの１６通りの組み合わせに応じて、内部の抵抗を１６段階に切り替えて、端子Ｒとグランド間の抵抗値を１６段階に調整することが可能な回路である。
【００８４】
これらのオペアンプ１６１とＰＭＯＳ１６３及び抵抗切り替え回路１６４とで構成される回路により、フィードバック回路が構成され、オペアンプ１６１の非反転入力端子の電圧が略基準電圧ＶＲＥＦと等しくなるように制御される。このため、ＰＭＯＳ１６３のドレーン電流Ｉｒｅｆは、抵抗切り替え回路１６４のＲ端子とグランドとの間の抵抗値（例えば、Ｒ０〜Ｒ１５）と、オペアンプ１６１に入力される基準電圧ＶＲＥＦとから決定されることになる。
【００８５】
例えば、入力端子Ｓ３〜Ｓ０の論理値が“１１１１”となって、補正状態が最大と指令されている時、抵抗切り替え回路１６４の端子Ｒとグランド間の抵抗値Ｒ１５から、ＰＭＯＳ１６３のドレーン電流Ｉｒｅｆは、
Ｉｒｅｆ＝ＶＲＥＦ／Ｒ１５
となる。
【００８６】
又、入力端子Ｓ３〜Ｓ０の論理値が“０１１１”となっていて、補正状態の中心が指令されている時、抵抗切り替え回路１６４の端子Ｒとグランド間の抵抗値Ｒ７から、ＰＭＯＳ１６３のドレーン電流Ｉｒｅｆは、
Ｉｒｅｆ＝ＶＲＥＦ／Ｒ７
となる
【００８７】
更に、入カ端子Ｓ３〜Ｓ０の論理値が“００００”となっていて、補正状態の最小が指令されている時、抵抗切り替え回路１６４の端子Ｒとグランド間の抵抗値Ｒ０から、ＰＭＯＳ１６３のドレーン電流Ｉｒｅｆは、
Ｉｒｅｆ＝ＶＲＥＦ／Ｒ０
となる。
【００８８】
ＰＭＯＳ１６３と図８のＰＭＯＳ３１０〜３１３とは、ゲート長が相等しく構成され、これらのトランジスタは飽和領域で動作するように制御されているので、各トランジスタのゲート・ソース間電圧が等しい場合にはカレントミラーの関係となり、ＰＭＯＳ３１０〜３１３がオン状態となる時、ＰＭＯＳ１６３はそれぞれＩｒｅｆに比例するドレーン電流を生じる。
【００８９】
一方、入力端子Ｓ３〜Ｓ０に与えるチップ補正データの論理値状態によりドレーン電流Ｉｒｅｆを１６段階に調整することができるので、図８のＰＭＯＳ３１０〜３１３のドレーン電流も又１６段階に調整可能とすることができる。
【００９０】
以上のことは、図９のＶ７端子と図８の入力端子Ｂとが接続関係にある場合に成り立つものであるが、図９の電圧Ｖ０〜Ｖ１５がＶ７端子電位と近接した電位関係に設定することで、ＰＭＯＳ３１０〜３１３のドレーン電流をＰＭＯＳ１６３のドレーン電流Ｉｒｅｆに略比例したものとすることができる。この結果、ＰＭＯＳ３１０〜３１３のゲート電圧（図８における入力端子Ｂの電圧）をＶ０〜Ｖ１５と変えることで、それら電圧値に応じてＰＭＯＳ３１０〜３１３のドレーン電流を変化させることができる。
【００９１】
（光プリントヘッドの動作）
図１０は、本発明の実施例１における画像形成装置１の電源投入後に、図５の光プリントヘッド１３及びドライバＩＣ１００に対して行われる補正データ転送処理を示すタイムチャートである。更に、図１１は、補正データ転送処理後に行われる階調印刷データ転送の様子を示すタイムチャートである。
【００９２】
なお、図１０及び図１１のタイムチャーでは、説明を簡略化するために１チップのドライバＩＣ１００のみの場合について例示されている。
【００９３】
（１）  図１０の補正データ転送
図１０のＡ部において、ＤＡＴＡＩ３〜ＤＡＴＡＩ０端子から入力される補正データＤＡＴＡ３〜ＤＡＴＡ０の転送開始に先立ち、引き続くデータ転送が補正データＤＡＴＡ３〜ＤＡＴＡ０であることを示すため、ラッチ信号ＬＯＡＤを“Ｈ”レベルにする。
【００９４】
Ｂ部において、１ドット当たりｂｉｔ３〜ｂｉｔ０の４ビットからなるドット補正データＤＯＴ１−ｂ３，ＤＯＴ１−ｂ２，ＤＯＴ１−ｂ１，ＤＯＴ１−ｂ０，・・・を、ＤＡＴＡＩ３〜ＤＡＴＡＩ０端子からクロックＣＬＫに同期して入力する。
【００９５】
クロックＣＬＫは、図１０中に０，１，２，・・・，１９２として示しており、ドット補正データ列ＤＯＴ１−ｂ３，ＤＯＴ１−ｂ２，ＤＯＴ１−ｂ１，ＤＯＴ１−ｂ０，・・・の先頭にチップ補正データＣＨＩＰ−ｂ３，ＣＨＩＰ−ｂ２，ＣＨＩＰ−ｂ１，ＣＨＩＰ−ｂ０を配置しており、０番目のクロックパルスに同期して前記チップ補正データＣＨＩＰ−ｂ３，ＣＨＩＰ−ｂ２，ＣＨＩＰ−ｂ１，ＣＨＩＰ−ｂ０が入力される。
【００９６】
次いで、１番目のクロックパルスに同期してドット番号１のドット補正データＤＯＴ１−ｂ３，ＤＯＴ１−ｂ２，ＤＯＴ１−ｂ１，ＤＯＴ１−ｂ０が入力され、２番目のクロックパルスに同期してドット番号２のドット補正データＤＯＴ２−ｂ３，ＤＯＴ２−ｂ２，ＤＯＴ２−ｂ１，ＤＯＴ２−ｂ０が入力される。
【００９７】
以下同様に、１９２番目のクロックパルスに同期してドット番号１９２のドット補正データＤＯＴ１９２−ｂ３，ＤＯＴ１９２−ｂ２，ＤＯＴ１９２−ｂ１，ＤＯＴ１９２−ｂ０が入力される。
【００９８】
前記補正データ列ＣＨＩＰ−ｂ３，ＣＨＩＰ−ｂ２，ＣＨＩＰ−ｂ１，ＣＨＩＰ−ｂ０，ＤＯＴ１−ｂ３，ＤＯＴ１−ｂ２，ＤＯＴ１−ｂ１，ＤＯＴ１−ｂ０，・・・，ＤＯＴ１９２−ｂ３，ＤＯＴ１９２−ｂ２，ＤＯＴ１９２−ｂ１，ＤＯＴ１９２−ｂ０は、図６のＦＦ部１１１−１９２〜１１１−０で構成されるシフトレジスタ１１０中へシフト入力される。
【００９９】
シフト入力が完了すると、Ｃ部において、ＳＴＢ端子に印刷駆動信号ＳＴＢ−Ｎが３パルス入力され、制御部１４０内における図７の書き込み制御回路１４５が次のように動作する。即ち、書き込み制御回路１４５において、印刷駆動信号ＳＴＢ−Ｎの１パルス目が入力されると、ＦＦ１４５ａのデータ出力端子Ｑが立ち上がり、印刷駆動信号ＳＴＢ−Ｎの２パルス目で、ＦＦ１４５ｂのデータ出力端子Ｑが立ち上がることで、Ｄ部に示すような書き込み指令信号ＷＲが発生する。
【０１００】
Ｄ部において、書き込み制御回路１４５から書き込み指令信号ＷＲが発生すると、この書き込み指令信号ＷＲが補正メモリ部１５０のラッチ端子Ｇに入力され、シフトレジスタ１１０に一時格納されていた補正データが、補正メモリ部１５０内の補正メモリ回路部１５１−１９２〜１５１−０に書き込まれる。
【０１０１】
Ｄ部で書き込み指令信号ＷＲが発生する時、書き込み制御回路１４５において、ＮＯＲ回路１４５ｃの出力信号は“Ｌ”レベルとなっているので、ＦＦ１４５ａのデータ出力端子Ｑが再び“Ｌ”レベルに戻っている。次いで、印刷駆動信号ＳＴＢ−Ｎの３パルス目が入力されることで、ＦＦ１４５ｂにおけるデータ出力端子Ｑの出力信号が立ち上がり、書き込み指令信号Ｗは再び“Ｌ”レベルに戻ることになる。
【０１０２】
その後、Ｅ部において、ラッチ信号ＬＯＡＤが“Ｌ”レベルとなることで、ＦＦ１４５ａ，１４５ｂがリセットされ、補正データ転送が終了して、書き込み制御回路１４５はＡ部において示したのと同様の初期状態に戻る。
【０１０３】
（２）  図１１の階調印刷データ転送
図１１のＦ部において、１ドット当たりｂｉｔ３〜ｂｉｔ０の４ビットからなる階調印刷データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０を、ＤＡＴＡＩ３〜ＤＡＴＡＩ０端子からクロックＣＬＫに同期して入力する。クロックＣＬＫのクロックパルスは、図１１中に１，２，・・・，１９２として示されている。
【０１０４】
先ず、１番目のクロックパルスに同期してドット番号１の階調印刷データＤＯＴ１−ｂ３，ＤＯＴ１−ｂ２，ＤＯＴ１−ｂ１，ＤＯＴ１−ｂ０が入力され、２番目のクロックパルスに同期してドット番号２の階調印刷データＤＯＴ２−ｂ３，ＤＯＴ２−ｂ２，ＤＯＴ２−ｂ１，ＤＯＴ２−ｂ０が入力される。
【０１０５】
以下同様に、１９２番目のクロックパルスに同期してドット番号１９２の階調印刷データＤＯＴ１９２−ｂ３，ＤＯＴ１９２−ｂ２，ＤＯＴ１９２−ｂ１，ＤＯＴ１９２−ｂ０が入力される。これらの階調印刷データ列ＤＯＴ１−ｂ３，ＤＯＴ１−ｂ２，ＤＯＴ１−ｂ１，ＤＯＴ１−ｂ０，・・・は、図６中のＦＦ部１１１−１９２〜１１１−０で構成されるシフトレジスタ１１０中へシフト入力される。
【０１０６】
階調印刷データ列ＤＯＴ１−ｂ３，ＤＯＴ１−ｂ２，ＤＯＴ１−ｂ１，ＤＯＴ１−ｂ０，・・・の転送が完了すると、Ｇ部において、ラッチ信号ＬＯＡＤのパルスが入力され、シフトレジスタ１１０にシフト入力されたデータがラッチ部１３０内のラッチ回路部１３１−１９２〜１３１−１にラッチされる。
【０１０７】
次いで、Ｈ部において、ＳＴＢ端子に入力された印刷駆動信号ＳＴＢ−Ｎが“Ｌ”レベルへと遷移する。すると、ＡＮＤ回路１４４から駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐが出力され、ドライバ部１８０内のドライバ１８１−１９２〜１８１−１の入力端子Ｓに入力される。図８の各ドライバ１８１において、ＮＡＮＤ回路３０３〜３００が開き、入力端子Ｄ３〜Ｄ０から入力される階調印刷データＤＡＴＡ３〜ＤＡＴＡ０に応じて、ＰＭＯＳ３２３〜３２０が選択的にオン状態になる。階調印刷データＤＡＴＡ３〜ＤＡＴＡ０がＬＥＤ２１０の発光を指令している時には、出力端子ＤＯから出力される駆動電流によりＬＥＤ駆動が行われ、印刷駆動信号ＳＴＢ−Ｎの“Ｌ”レベル期間にＬＥＤ２１０が点灯状態となり、印刷駆動信号ＳＴＢ−Ｎが“Ｈ”レベルに戻ると消灯する。
【０１０８】
（駆動回路の動作）
図１は、本発明の実施例１における図６中の破線で囲まれた回路ブロックＢＫ１における駆動回路の要部を示す回路図である。
【０１０９】
この図１では、図６中の制御電圧発生回路１６０、ドライバ１８１及びその周辺回路との接続関係が１ドット分抜き出して図示されている。制御電圧発生回路１６０内の抵抗切り替え回路１６４は、内部を簡略化して等価抵抗Ｒｒｅｆにより示されている。等価抵抗Ｒｒｅｆは、一端がＰＭＯＳ１６３のドレーンとオペアンプ１６１の非反転入力端子とに接続され、他端がグランドＧＮＤに接続されている。
【０１１０】
図１におけるその他の回路において、図８中のＮＡＮＤ回路３００〜３０３の内の１個のＮＡＮＤ回路３００のみが代表して図示されている。ＮＡＮＤ回路３００は、図示しないが、電源端子がＶＤＤ端子に接続され、グランド端子がグランド（＝０Ｖ）に接続されている。図８中のＰＭＯＳ３１０〜３１３，３２０〜３２３についても、１個のＰＭＯＳ３１０と１個のＰＭＯＳ３２０のみが代表して図示されている。ＰＭＯＳ３１０のゲートは、入力端子Ｂを介してマルチプレクサ１７１の出力端子Ｙに接続されている。出力端子Ｙからは、電圧Ｖ０〜Ｖ１５から選択された１つの電圧Ｖcontrolが出力される。ＰＭＯＳ３２０のゲートは、ＮＡＮＤ回路３００の出力端子に接続されている。
【０１１１】
オペアンプ１６１とＰＭＯＳ１６３と等価抵抗Ｒｒｅｆとによる回路でフィードバック制御回路が構成されており、ＰＭＯＳ１６３及び等価抵抗Ｒｒｅｆに流れる駆動電流Ｉｒｅｆは、電源電圧ＶＤＤによらず、基準電圧ＶＲＥＦと等価抵抗Ｒｒｅｆの値のみにより決定される。
【０１１２】
ＬＥＤ２１０の消灯時には、ＮＡＮＤ回路３００の出力信号が“Ｈ”レベル（≒電源電圧ＶＤＤ）となって、ＰＭＯＳ３２０がオフ状態となる。ＬＥＤ２１０の点灯時には、ＮＡＮＤ回路３００の出力信号が“Ｌ”レベル（≒０Ｖ）となって、ＰＭＯＳ３２０がオン状態となる。これに対し、ＰＭＯＳ３１０のゲートは電圧Ｖcontrolであり、ＬＥＤ２１０の点灯、消灯状態とは無関係に固定電圧のままであって、ＬＥＤ２１０の駆動オン、オフとは無関係である。
【０１１３】
ここで、ＬＥＤ２１０が駆動されてオン、オフする場合について考える。
ＬＥＤ２１０の駆動オンのために、図６のＳＴＢ端子に入力される印刷駆動信号ＳＴＢ−Ｎが“Ｈ”レベルから“Ｌ”レベルに遷移する。すると、ＡＮＤ回路１４４から出力される駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐが“Ｌ”レベルから“Ｈ”レベルに遷移して、図１のＮＡＮＤ回路３００の出力信号を“Ｈ”レベル（＝電源電圧ＶＤＤ）から“Ｌ”レベル（＝０Ｖ）へと遷移させる。
【０１１４】
これにより、ＰＭＯＳ３２０のゲートに付随するゲート容量には、破線で示す充電電流Ｉ１が流れるが、この充電電流Ｉ１は、ＮＡＮＤ回路３００の出力端子からこのＮＡＮＤ回路３００中を経由してグランド側に流れる。即ち、充電電流Ｉ１は、マルチプレクサ１７１、分圧回路１６２、及びオペアンプ１６１の出力端子には流れない。この結果、ＬＥＤ駆動電流の立ち上がり時間やその変動、それによる露光エネルギー量のばらつきといった従来技術の問題を解消することができる。
【０１１５】
次に、ＰＭＯＳ３１０の動作を説明する。
ＰＭＯＳ３１０のゲート幅をＷ、ゲート長をＬ、ゲート・ソース間電圧をＶｇｓ、閾値電圧をＶｔ、ドレーン電流をＩｄとし、このＰＭＯＳ３１０が飽和領域で動作している時、ドレーン電流１ｄは次式で示される。
Ｉｄ＝（β／２）×（Ｗ／Ｌ）×（Ｖｇｓ−Ｖｔ）２
但し、β；定数
【０１１６】
この式で示されるように、ドレーン電流ＩｄであるＬＥＤ駆動電流は、ＰＭＯＳ３１０のゲート・ソース間電圧Ｖｇｓを調整することで変化させることができる。このゲート・ソース間電圧Ｖｇｓは、電源電位ＶＤＤと電圧Ｖcontrolとの間の差電圧であり、
Ｖｇｓ＝ＶＤＤ−Ｖcontrol
である。そのため、電圧Ｖcontrolを僅かに上昇させると、ゲート・ソース間電圧Ｖｇｓは僅かに減少し、ドレーン電流ＩｄであるＬＥＤ駆動電流も僅かに減少する。又、電圧Ｖcontrolを僅かに降下させると、ゲート・ソース間電圧Ｖｇｓは僅かに増加し、ドレーン電流ＩｄであるＬＥＤ駆動電流が僅かに増加する。
【０１１７】
一方、マルチプレクサ１７１は、入力端子Ｓ３〜Ｓ０に入力されたドット補正データを受けて、電圧Ｖ０〜Ｖ１５が印加された入力端子Ｐ０〜Ｐ１５の内から選択された端子と出力端子Ｙとの間を導通させる。例えば、入力端子Ｓ３〜Ｓ０が“０１１１”となって入力端子Ｐ７が選択される時、この入力端子Ｐ７に印加されている電圧Ｖ７と略等しい電圧Ｖcontrolが出力端子Ｙから出力される。
【０１１８】
ここで、入力端子Ｓ３〜Ｓ０に入力されるドット補正データが“００００”の場合のＰＭＯＳ３１０のゲート・ソース間電圧をＶｇｓ０、ドット補正データ“０００１”の場合のＰＭＯＳ３１０のゲート・ソース間電圧をＶｇｓ１、以下同様に、ドット補正データが“１１１１”の場合のＰＭＯＳ３１０のゲート・ソース間電圧をＶｇｓ１５とする。それぞれの場合におけるＰＭＯＳ３１０のドレーン電流をＩｄ０〜Ｉｄ１５とすると、両者間は次の関係式で与えられる。
Ｉｄ０＝（β／２）×（Ｗ／Ｌ）×（Ｖｇｓ０−Ｖｔ）２
Ｉｄ１＝（β／２）×（Ｗ／Ｌ）×（Ｖｇｓ１−Ｖｔ）２
：
Ｉｄ１５＝（β／２）×（Ｗ／Ｌ）×（Ｖｇｓ１５−Ｖｔ）２
【０１１９】
前述したように、
Ｖｇｓ＝ＶＤＤ−Ｖcontrol
であり、入力端子Ｓ３〜Ｓ０に入力されるドット補正データに応じて、マルチプレクサ１７１の出力端子Ｙから出力される電圧ＶcontrolがＶ０〜Ｖ１５と変化するので、次式が得られる。
Ｓ３〜Ｓ０＝“００００”の時、Ｉｄ０＝（β／２）×（Ｗ／Ｌ）×（ＶＤＤ−Ｖ０−Ｖｔ）２
Ｓ３〜Ｓ０＝“０００１”の時、Ｉｄ１＝（β／２）×（Ｗ／Ｌ）×（ＶＤＤ−Ｖ１−Ｖｔ）２
：
Ｓ３〜Ｓ０＝“１１１１”の時、Ｉｄ１５＝（β／２）×（Ｗ／Ｌ）×（ＶＤＤ−Ｖ１５−Ｖｔ）２
【０１２０】
このように、入力端子Ｓ３〜Ｓ０に入力されるドット補正データに応じてＰＭＯＳ３１０のドレーン電流Ｉｄを１６段階に調整できることが判る。
【０１２１】
以上の説明はＰＭＯＳ３１０についてのものであるが、図８に示すように、ＬＥＤ駆動電流を出力する出力端子ＤＯには、ＰＭＯＳ３１０〜３１３が接続されており、各ＰＭＯＳ３１０〜３１３のゲート長Ｌは等しく設定され、ゲート幅Ｗは１：２：４：８の比率に設定され、各ＰＭＯＳ３１０〜３１３のドレーン電流Ｉｄが合流してＬＥＤ駆動電流となる。
【０１２２】
ＰＭＯＳ３１０のゲート幅を改めてＷ０とし、入力端子Ｓ３〜Ｓ０に入力されるドット補正データが“０１１１”の場合について考えると、各ＰＭＯＳ３１０〜３１３のドレーン電流Ｉｄは、
ＰＭＯＳ３１３；Ｉｄ＝（β／２）×（８×Ｗ０／Ｌ）×（Ｖｇｓ７−Ｖｔ）２
ＰＭＯＳ３１２；Ｉｄ＝（β／２）×（４×Ｗ０／Ｌ）×（Ｖｇｓ７−Ｖｔ）２
ＰＭＯＳ３１１；Ｉｄ＝（β／２）×（２×Ｗ０／Ｌ）×（Ｖｇｓ７−Ｖｔ）２
ＰＭＯＳ３１０；Ｉｄ＝（β／２）×（１×Ｗ０／Ｌ）×（Ｖｇｓ７−Ｖｔ）２
となる。
【０１２３】
前記関係を組み合わせることで、図８の入力端子Ｄ３〜Ｄ０に入力される階調印刷データＤＡＴＡ３〜ＤＡＴＡ０と出力端子ＤＯから出力されるＬＥＤ駆動電流について、次式が得られる。
Ｄ３〜Ｄ０＝“００００”；
Ｉｄ＝０
Ｄ３〜Ｄ０＝“０００１”；
Ｉｄ＝（β／２）×（１×Ｗ０／Ｌ）×（Ｖｇｓ７−Ｖｔ）２
Ｄ３〜Ｄ０＝“００１０”；
Ｉｄ＝（β／２）×（２×Ｗ０／Ｌ）×（Ｖｇｓ７−Ｖｔ）２
Ｄ３〜Ｄ０＝“００１１”；
Ｉｄ＝（β／２）×（３×Ｗ０／Ｌ）×（Ｖｇｓ７−Ｖｔ）２
：
Ｄ３〜Ｄ０＝“１１１０”；
Ｉｄ＝（β／２）×（１４×Ｗ０／Ｌ）×（Ｖｇｓ７−Ｖｔ）２
Ｄ３〜Ｄ０＝“１１１１”；
Ｉｄ＝（β／２）×（１５×Ｗ０／Ｌ）×（Ｖｇｓ７−Ｖｔ）２
【０１２４】
以上詳細に説明したように、本実施例１の駆動回路では、次の（ａ）〜（ｄ）のようなことが可能になる。
【０１２５】
（ａ）  ＬＥＤ光量の補正のために、マルチプレクサ１７１の入力端子Ｓ３〜Ｓ０に入力されるドット補正データを変えることで、出力端子Ｙから出力される電圧ＶcontrolをＶ０〜Ｖ１５に変化させて、駆動電流値を１６段階に調整することができる。
【０１２６】
（ｂ）  階調駆動のために入力端子Ｄ３〜Ｄ０に入力される階調印刷データＤＡＴＡ３〜ＤＡＴＡ０を変えることで、前述した実質的なゲート幅Ｗを０，Ｗ０，２×Ｗ０，・・・，１５×Ｗ０と１６段階に変化させ、ＬＥＤ２１０の駆動電流値を１６段階に調整することができる。
【０１２７】
（ｃ）  前記説明から明らかなように、ＰＭＯＳ３１０〜３１３のゲート・ソース間電圧Ｖｇｓを変化させることで行う駆動電流調整（即ち、ＬＥＤ光量のドット補正）と、ＰＭＯＳ３１０〜３１３の総ゲート幅を変化させることで行う駆動電流調整（即ち、階調駆動）とは独立に行い得る。
【０１２８】
（ｄ）  図９に示したように、抵抗切り替え回路１６４の等価抵抗値を１６段階に変化させることで、ドレーン電流Ｉｒｅｆを１６段階に変えることができ、駆動電流調整（即ち、ＬＥＤ光量のチップ補正）もまた前記調整機能とは独立に行い得るのである。
【０１２９】
そのため、所定の階調印刷データ値の状態でＬＥＤ光量のドット補正を行った後には、それと異なる階調印刷データ値としてもＬＥＤ光量のドット補正の状態に変化を生じることはなく、別のドット補正データを用意して改めて格納し直す必要がないという効果が得られる。
【０１３０】
図１２は、図１の駆動電流波形を模式的に示す波形図である。
図１２の波形図において、印刷駆動信号ＳＴＢ−Ｎは、ＬＥＤ２１０の駆動を指令する負論理の波形であり、パルス幅がＴｗである。Ｉｏ０は、比較例のＬＥＤ駆動電流を示す波形である。Ｉｏ１は、本実施例１のＬＥＤ駆動電流を示す波形である。
【０１３１】
比較例のＬＥＤ駆動電流Ｉｏ０では、印刷駆動信号ＳＴＢ−Ｎより立ち上がり時間Ｔｒ、立ち下がり時間Ｔｆの波形が遷移しており、実質的なパルス幅はＴｗ０である。これに対し、本実施例１のＬＥＤ駆動電流Ｉｏ１では、印刷駆動信号ＳＴＢ−Ｎより立ち上がり時間Ｔｒ、立ち下がり時間Ｔｆの波形が遷移しているが、これらの立ち上がり時間Ｔｒ、及び立ち下がり時間Ｔｆは比較例よりも短いので、実質的なパルス幅Ｔｗ１が比較例のパルス幅Ｔｗ０よりも大きくなっている。
【０１３２】
ＬＥＤ駆動のオン、オフに付随して流れるＰＭＯＳ３２０のゲート容量の充放電電流Ｉ１は、マルチプレクサ１７１を介して流れないため、そのオン抵抗には無関係である。一方、ＮＡＮＤ回路３００についても、グランド端子が０Ｖである。
【０１３３】
典型的な設計例として、電源電圧ＶＤＤ＝５Ｖ、ＰＭＯＳ３１０のゲート・ソース間電圧Ｖｇｓ＝２Ｖの場合、電圧Ｖcontrol＝３Ｖであり、本実施例１のＮＡＮＤ回路３００の動作電圧は、比較例の動作電圧（例えば、２Ｖ）よりも大きく、５Ｖであり、十分な駆動能力を発揮することができる。その結果、図１２における本実施例１の駆動電流Ｉｏ１の立ち上がり時間Ｔｒや立ち下がり時間Ｔｆを、比較例よりも十分に小さなものとすることができ、高速なスイッチング動作が可能になる。
【０１３４】
それに加えて、比較例においては、ＬＥＤ駆動電流Ｉｏ０の波形が、
立ち上がり時間Ｔｒ＞立ち下がり時間Ｔｆ
となり、これを反映してＬＥＤ駆動電流波形のパルス幅Ｔｗ０が、
Ｔｗ０＝Ｔｗ−（Ｔｒ−Ｔｆ）
となって、実質的なパルス幅Ｔｗを減少してしまうことになって、露光エネルギー量が変動する原因となっていた。これに対し、本実施例１の駆動回路においては、ＬＥＤ駆動電流Ｉｏ１の波形が、
Ｔｒ＝Ｔｆ
となって、パルス幅Ｔｗｌもまた、
Ｔｗｌ≒Ｔｗ
となり、図４の印刷制御部４０の指令値通りの駆動を行うことができる。更に、ＬＥＤ駆動電流Ｉｏ１の波形の立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆが、比較例に比べて十分に小さいので、半導体製造プロセスに起因して立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆが変動したとしても、パルス幅Ｔｗｌに対する影響が軽微である。そのため、本実施例１では、比較例のように、ＬＥＤ駆動電流Ｉｏ０の立ち上がり時間Ｔｒが変動して実質的な駆動電流パルス幅Ｔｗ０が変化することで印刷濃度むらを生じてしまうという問題を、解決することができる。
【０１３５】
（実施例１の効果）
以上説明したように、本実施例１の駆動回路及びプリントヘッド１３によれば、次の（１）〜（３）のような効果がある。
【０１３６】
（１）  図１の駆動回路において、ＰＭＯＳ３１０（図８のＰＭＯＳ３１０〜３１３に相当）とＰＭＯＳ３２０（図８のＰＭＯＳ３２０〜３２３に相当）とを直列接続し、ＰＭＯＳ３１０のゲートに、マルチプレクサ１７１から出力される電圧Ｖcontrolを印加して、そのＰＭＯＳ３１０のゲート・ソース間電圧Ｖｇｓを調整することで、ＬＥＤ２１０のドット補正を行うようにしている。そのため、ＬＥＤ駆動のオン、オフに伴いＰＭＯＳ３２０に生じるゲート容量の充放電電流Ｉ１がマルチプレクサ１７１中を流れることが無くなり、このマルチプレクサ１７１内のオン抵抗に起因して生じる問題（即ち、ＬＥＤ駆動電流Ｉｏ０の波形の立ち上がり時間Ｔｒが大きくなって高速動作ができないという問題）を解消でき、ＬＥＤ駆動電流Ｉｏ１の波形の立ち上がり時間Ｔｒや立ち下がり時間Ｔｆを十分に小さなものとすることができて、高速なスイッチング動作を期待することができる。
【０１３７】
（２）  前記（１）において、ＬＥＤ駆動電流Ｉｏ１の波形の立ち上がり時間Ｔｒや立ち下がり時間Ｔｆを略等しくすることができて、印刷制御部４０の指令値通りの時間幅でＬＥＤ２１０の駆動を行うことができる。
【０１３８】
（３）  前記（１）において、ＬＥＤ駆動電流Ｉｏ１の波形の立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆは、十分に小さいので、半導体製造プロセスに起因して立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆが変動したとしても、実質的な駆動時間に対する影響は軽微であり、比較例のようにＬＥＤ駆動電流Ｉｏ０の立ち上がり時間Ｔｒが変動して実質的な駆動電流パルス幅Ｔｗが変化することで印刷濃度むらを生じてしまうという問題を、解消することができる。
【０１３９】
更に、本実施例１の画像形成装置１によれば、次の（４）のような効果がある。
（４）  本実施例１の画像形成装置１では、前記光プリントヘッド１３を採用しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置（プリンタ、複写機、ファクシミリ装置、複合機等）を提供することができる。即ち、光プリントヘッド１３を用いることにより、上述したフルカラーの画像形成装置１に限らず、モノクロ、マルチカラーの画像形成装置においても効果が得られるが、特に露光装置としての光プリントヘッド１３を数多く必要とするフルカラーの画像形成装置において一層大きな効果が得られる。
【実施例２】
【０１４０】
本発明の実施例２では、実施例１を示す図２の画像形成装置１、図３の光プリントヘッド１３、及び図４のプリンタ制御回路と同様の構成であるが、実施例１を示す図５中のドライバＩＣ１００に代えて、これとは構成の異なるドライバＩＣ１００Ａが設けられている。
【０１４１】
（ドライバＩＣの全体構成）
図１３は、本発明の実施例２におけるドライバＩＣ１００Ａの詳細な回路構成を示すブロック図であり、実施例１を示す図６のドライバＩＣ１００中の要素と共通の要素には共通の符号が付されている。
【０１４２】
本実施例２のドライバＩＣ１００Ａでは、実施例１の制御電圧発生回路１６０に代えて、これとは構成の異なる制御電圧発生回路（ＡＤＪ）３３０及び電位発生回路（例えば、バイアス回路（ＶＢ））３４０が設けられ、更に、実施例１のドライバ部１８０に代えて、これとは構成の異なるドライバ部３５０が設けられている。制御電圧発生回路３３０の入力側は、補正メモリ回路部１５１−０の出力側に接続され、その制御電圧発生回路３３０の出力側に、ドライバ部３５０が接続されている。マルチプレクサ部１７０の入力側には、実施例１の制御電圧発生回路１６０に代えて、バイアス回路３４０の出力側が接続されている。
【０１４３】
制御電圧発生回路３３０は、補正メモリ回路部１５１−０から出力されるチップ補正データを入力する入力端子Ｓ３〜Ｓ０と、基準電圧ＶＲＥＦを入力するＶＲＥＦ端子と、ＬＥＤ駆動のための制御用の電圧を出力する出力端子Ｖとを有し、ＶＲＥＦ端子から入力される所定の基準電圧ＶＲＥＦと、入力端子Ｓ３〜Ｓ０から入力されるチップ補正データとに基づき、ＬＥＤ駆動のための制御用の電圧を出力端子Ｖから発生してドライバ部３５０に与える回路である。基準電圧ＶＲＥＦは、実施例１と同様に、図示しないレギュレータ等により発生され、ＬＥＤの全点灯駆動時のように電源電圧ＶＤＤが一瞬降下するような状況においても、所定の電圧値に保持される。
【０１４４】
バイアス回路３４０は、複数（例えば、１６個）のＶ１５〜Ｖ０端子を有し、これらのＶ１５〜Ｖ０端子から１６段階の異なる電圧Ｖ１５〜Ｖ０を出力して、マルチプレクサ部１７０内のマルチプレクサ（ＭＵＸ）１７１−１９２〜１７１−１に供給する回路である。
【０１４５】
ドライバ部３５０は、制御部１４０から出力される駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐによりオン／オフ動作し、ラッチ部１３０から出力される階調印刷データＤＡＴＡ３〜ＤＡＴＡ０と、マルチプレクサ部１７０から出力される制御用の電圧と、制御電圧発生回路３３０から出力される制御用の電圧とに基づき、発光素子アレイ２００を駆動するためのＬＥＤ駆動電流を出力する回路であり、複数（例えば、１９２個）のドライバ（ＤＲＶ）３５１（３５１−１９２〜３５１−１）により構成されている。各ドライバ３５１は、制御部１４０から出力される駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐを入力する入力端子Ｓと、制御電圧発生回路３３０から出力される制御用の電圧を入力する入力端子Ｖと、マルチプレクサ部１７０から出力される制御用の電圧を入力する入力端子Ｂと、階調印刷データＤＡＴＡ３〜ＤＡＴＡ０を入力する４個の入力端子Ｄ３〜Ｄ０と、ＬＥＤ駆動電流を出力端子Ｄ０（＝ＤＯ１９２〜ＤＯ１）へ出力する出力端子ＤＯとを備えている。
【０１４６】
図１３中の破線で囲まれた回路ブロックＢＫ１Ａは、ＦＦ部１１１−１９２、ラッチ回路部１３１−１９２、補正メモリ回路部１５１−１９２、マルチプレクサ１７１−１９２、及びドライバ３５１−１９２により構成され、１個のＬＥＤ２１０を駆動するための１ドット分の駆動回路である。又、破線で囲まれた回路ブロックＢＫ２Ａは、ＦＦ部１１１−０、補正メモリ回路部１５１−０、及び制御電圧発生回路３３０により構成され、ドライバ部３５０の全体に与える制御用の電圧を供給する回路である。
その他の構成は、実施例１と同様である。
【０１４７】
（図１３中のドライバ）
図１４は、図１３中のドライバ３５１の構成を示す回路図である。
【０１４８】
本実施例２のドライバ３５１は、入力端子Ｓ，Ｄ３〜Ｄ０に接続された複数（例えば、４個）の２入力ＮＡＮＤ回路４００〜４０３と、この出力側に接続された複数（例えば、４個）の第１導電型のスイッチ素子（例えば、ＰＭＯＳ）４１０〜４１０とにより構成されている。
【０１４９】
各ＮＡＮＤ回路４０３〜４００の第１入力端子は、駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐの入力端子Ｓに共通に接続され、第２入力端子が、階調印刷データＤＡＴＡ３〜ＤＡＴＡ０の入力端子Ｄ３〜Ｄ０にそれぞれ接続されている。各ＮＡＮＤ回路４０３〜４００の電源端子はＶＤＤ端子に接続され、グランド端子が、電圧Ｖcontrolの入力端子Ｖに接続されている。
【０１５０】
各ＰＭＯＳ４１３〜４１０のソースは、ＶＤＤ端子に共通に接続され、ドレーンが、ＬＥＤ駆動電流の出力端子ＤＯに共通に接続され、ゲートが、各ＮＡＮＤ回路４０３〜４００の出力端子にそれぞれ接続されている。各ＰＭＯＳ４１３〜４１０のサブストレート端子は、制御用の電圧の入力端子Ｂに共通に接続されている。
【０１５１】
図８に示す実施例１のドライバ１８１では、光量補正のための制御用の電圧をＰＭＯＳ３１３〜３１０のゲート・ソース間に印加する構成になっている。これに対し、本実施例２のドライバ３５１では、光量補正のための制御用の電圧をＰＭＯＳ４１３〜４１０のソース・サブストレート端子間に印加する構成になっている。そのため、本実施例２のドライバ３５１では、ＶＤＤ端子と入力端子Ｂとの電位差は、ＰＭＯＳ４１３〜４１０のソース・サブストレート端子間電圧Ｖｓｂに等しく、この電圧Ｖｓｂを変化させることで、ＰＭＯＳ４１３〜４１０のドレーン電流を調整することが可能となる。
【０１５２】
このように構成されるドライバ３５１は、次のように動作する。
例えば、入力端子Ｄ３に入力される階調印刷データＤＡＴＡ３が“Ｈ”レベルであったとする。入力端子Ｓに入力される駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐが“Ｈ”レベルとなってＬＥＤ駆動オンが指令されると、ＮＡＮＤ回路４０３の出力信号は“Ｌ”レベルとなる。これにより、ＰＭＯＳ４１３はオン状態となって、このドレーン電流を出力端子ＤＯから出力する。その他の入力端子Ｄ２〜Ｄ０についても同様に、ＰＭＯＳ４１２〜４１０は、入力端子Ｄ２〜Ｄ０に入力される階調印刷データＤＡＴＡ２〜ＤＡＴＡ０に応じてオン状態となり、これらのＰＭＯＳ４１２〜４１０からのドレーン電流を出力端子ＤＯから出力することができる。
【０１５３】
つまり、入力端子Ｄ３〜Ｄ０に入力される階調印刷データＤＡＴＡ３〜ＤＡＴＡ０に従ってＰＭＯＳ４１３〜４１０が選択的に駆動され、これらの各ＰＭＯＳ４１３〜４１０のドレーン電流が加算されたＬＥＤ駆動電流が、出力端子ＤＯから出力されて図５中のＬＥＤ２１０に供給される。この結果、例えば、ＰＭＯＳ４１３〜４１０のゲート幅を８：４：２：１の比率に設定することで、入力端子Ｄ３〜Ｄ０から入力される階調印刷データＤＡＴＡ３〜ＤＡＴＡ０に従って、出力端子ＤＯから出力されるＬＥＤ駆動電流を１６段階に変化させることができる。
【０１５４】
（図１３中の制御電圧発生回路）
図１５は、図１３中の制御電圧発生回路３３０の構成を示す回路図である。
【０１５５】
制御電圧発生回路３３０は、ドライバＩＣ１００Ａ毎に１回路ずつ設けられており、オペアンプ３３１、ＰＭＯＳ３３２、及び抵抗切り替え回路３３３により構成されている。
【０１５６】
オペアンプ３３１は、ＶＲＥＦ端子から入力された基準電圧ＶＲＥＦが印加される反転入力端子と、非反転入力端子と、出力端子とを有し、その非反転入力端子が、ＰＭＯＳ３３２のドレーンと抵抗切り替え回路３３３のＲ端子とに接続されている。オペアンプ３３１の出力端子は、ＰＭＯＳ３３２のゲートと出力端子Ｖとに接続されている。ＰＭＯＳ３３２のソース及びサブストレート端子は、ＶＤＤ端子に接続されている。ＰＭＯＳ３３２は、図１４中のＰＭＯＳ４１０〜４１３に対してゲート長が相等しく構成されている。
【０１５７】
抵抗切り替え回路３３３は、チップ補正データの入力端子Ｓ３〜Ｓ０に接続された４個のＳ３〜Ｓ０端子と、Ｒ端子とを有し、Ｓ３〜Ｓ０端子から入力されるチップ補正データにおける４つの論理信号レベルの１６通りの組み合わせに応じて、図示しない内部の抵抗を１６段階に切り替え、端子Ｒとグランド間の抵抗値を１６段階に調整可能な構成になっている。
【０１５８】
オペアンプ３３１と抵抗切り替え回路３３３及びＰＭＯＳ３３２とで構成される回路により、フィードバック制御回路が構成され、オペアンプ３３１の非反転入力端子の電圧が、基準電圧ＶＲＥＦと略等しくなるように制御される。そのため、ＰＭＯＳ３３２のドレーン電流Ｉｒｅｆは、抵抗切り替え回路３３３のＲ端子とグランド間の抵抗値（例えば、Ｒ０〜Ｒ１５）と、オペアンプ３３１に入力される基準電圧ＶＲＥＦとから決定されることになる。
【０１５９】
例えば、入力端子Ｓ３〜Ｓ０に入力されるチップ補正データの論理値が“１１１１”となって、補正状態が最大と指令されている時、抵抗切り替え回路３３３のＲ端子とグランド間の抵抗値Ｒ１５から、ＰＭＯＳ３３２のドレーン電流Ｉｒｅｆは、
Ｉｒｅｆ＝ＶＲＥＦ／Ｒ１５
となる。
【０１６０】
入力端子Ｓ３〜Ｓ０に入力されるチップ補正データの論理値が“０１１１”となっていて、補正状態の中心が指令されている時、抵抗切り替え回路３３３のＲ端子とグランド間の抵抗値Ｒ７から、ＰＭＯＳ３３２のドレーン電流Ｉｒｅｆは、
Ｉｒｅｆ＝ＶＲＥＦ／Ｒ７
となる。
【０１６１】
更に、入力端子Ｓ３〜Ｓ０に入力されるチップ補正データの論理値が“００００”となっていて、補正状態の最小が指令されている時、抵抗切り替え回路３３３のＲ端子とグランド間の抵抗値Ｒ０から、ＰＭＯＳ３３２のドレーン電流Ｉｒｅｆは、
Ｉｒｅｆ＝ＶＲＥＦ／Ｒ０
となる。
【０１６２】
前述したように、図１４中のＰＭＯＳ４１０〜４１３とＰＭＯＳ３３２とは、ゲート長が相等しく構成され、これらのＰＭＯＳ４１０〜４１３，３３２が飽和領域で動作するように制御され、各ＰＭＯＳ４１０〜４１３，３３２のゲート・ソース間電圧が等しく設定されて、これらのＰＭＯＳ４１０〜４１３，３３２がカレントミラーの関係となるので、ＰＭＯＳ４１０〜４１３がオン状態となる時、各ＰＭＯＳ４１０〜４１３はそれぞれＩｒｅｆに比例するドレーン電流を生じる。
【０１６３】
この結果、入力端子Ｓ３〜Ｓ０に与えるチップ補正データの論理値状態により、前記ドレーン電流Ｉｒｅｆを１６段階に調整することができ、図１４中のＰＭＯＳ４１０〜４１３のドレーン電流もまた、１６段階に調整可能とすることができる。
【０１６４】
以上のことは、図１４中のＰＭＯＳ４１０〜４１３のソース電位とサブストレート端子電位が等しい場合、つまり入力端子Ｂの電位が電源電圧ＶＤＤと等しい場合に成り立つものである。電子物性の理論において良く知られているように、図１４における入力端子Ｂの電位が電源電圧ＶＤＤよりも僅かに高い電位の時、ＰＭＯＳ４１０〜４１３には、基板バイアス効果を生じ、その閾値電圧が僅かに増加する。これにより、入力端子Ｂの電圧を調整することで、ＰＭＯＳ４１０〜４１３のドレーン電流と前記１ｒｅｆとの間の比率を所定値に調整することができる。
【０１６５】
（図１３中のバイアス回路）
図１６は、図１３中のバイアス回路３４０の構成を示す回路図である。
【０１６６】
バイアス回路３４０は、分圧回路３４１で構成されている。分圧回路３４１は、複数の抵抗３４１−０〜３４１−１５を有し、これらがＶＣＣ端子とＶＤＤ端子との間に直列に接続されている。抵抗３４１−０〜３４１−１５の接続部は、それぞれＶ０〜Ｖ１５端子と接続され、図１３中の各マルチプレクサ１７１における入力端子Ｐ０〜Ｐ１５の各々と接続されている。
【０１６７】
なお、本実施例２のバイアス回路３４０を設ける目的は、図１４におけるＰＭＯＳ４１０〜４１３に基板バイアス効果を与えるためのものであり、Ｖ０〜Ｖ１５端子の電圧は、マルチプレクサ１７１を介してＰＭＯＳ４１０〜４１３のサブストレート端子に印加される。このため、典型的な設計例として、ＶＤＤ端子の電源電圧ＶＤＤを３．３Ｖとする時、ＶＣＣ端子の電源電圧ＶＣＣは電源電圧ＶＤＤよりも高い５Ｖに設定し、前記５Ｖと３．３Ｖを分圧回路３４１で分圧することで、Ｖ０〜Ｖ１５端子の電圧を生成することができる。
【０１６８】
又、前述したように、図１４におけるＰＭＯＳ４１０〜４１３において、サブストレート端子をソースよりも高い電位として基板バイアス効果を与えることで、閾値電圧を増加させることができる。この時、図１５のＰＭＯＳ３３２には基板バイアス効果を生じないので、図１４のＰＭＯＳ４１０〜４１３のゲート・ソース間電圧Ｖｇｓには変化がない。このため、ＰＭＯＳ４１０〜４１３の閾値電圧が増加する結果、ＰＭＯＳ４１０〜４１３のドレーン電流は減少することになる。
【０１６９】
再び図１６の説明に戻ると、Ｖ１５端子の電圧（＝電源電圧ＶＤＤ）が選択されて、図１４のドライバ３５１の入力端子Ｂに印加される時には、ＰＭＯＳ４１０〜４１３には基板バイアス効果を生じないため、ＰＭＯＳ４１０〜４１３のドレーン電流には変化がない。次に、図１６のＶ１４端子の電圧が選択されて、図１４の入力端子Ｂに印加される時には、ＰＭＯＳ４１０〜４１３のサブストレート端子電圧はそのソース電圧よりも僅かに高く、閾値電庄の僅かな増加を生じる結果、ＰＭＯＳ４１０〜４１３のドレーン電流が僅かに減少する。
【０１７０】
同様に、図１６のＶ０端子の電圧が選択されて、図１４の入力端子Ｂに印加される時には、ＰＭＯＳ４１０〜４１３のサブストレート端子の電圧はそのソース電圧よりも最も高くなり、閾値電圧の増加も最大となって、ＰＭＯＳ４１０〜４１３のドレーン電流を最小状態とすることができる。
【０１７１】
（ＰＭＯＳの特性）
図１７は、図１４のＰＭＯＳ４１０〜４１３等におけるＰＭＯＳの特性図であり、ゲート電圧とドレーン電流の関係が示されている。
【０１７２】
図１７において、横軸はゲート・ソース間電圧Ｖｇｓであり、縦軸はドレーン電流の平方根をＳＱＲＴ（Ｉｄ）として示している。なお、図１７では、説明を簡略化するために、ゲート電圧やドレーン電流は正の値として記入している。
【０１７３】
本実施例２の図１４のドライバ３５１では、光量補正のための制御用の電圧をＰＭＯＳ４１３〜４１０のソース・サブストレート端子間に印加する構成にしているので、そのＰＭＯＳ４１０〜４１３の特性を説明する。
【０１７４】
図１７において、例えば、曲線ａはゲート・ソース間電圧Ｖｇｓの増加に対して略直線的に変化しており、この曲線ａの接線と横軸との交点がＰＭＯＳの閾値電圧Ｖｔとなっている。
【０１７５】
なお、図１７中の曲線ａは、ＰＭＯＳのソースとサブストレート端子間に電位差がない場合を示しており、通常のトランジスタの特性と等しく、マルチプレクサ１７１の入力端子Ｓ３〜Ｓ０に信号“１１１１”を与えて、ＰＭＯＳのサブストレート端子に電源電圧ＶＤＤを与えた状態に対応する。
【０１７６】
別の場合として、マルチプレクサ１７１の入力端子Ｓ３〜Ｓ０に信号“０１１１”を与えて、ＰＭＯＳのサブストレート端子にＶ７端子の電圧を与える場合を考える。
【０１７７】
図１６において示したように、前記Ｖ７端子の電圧は電源電圧ＶＤＤよりも高く、ＰＭＯＳのサブストレート端子電圧はソース電圧のＶＤＤよりも高くなっている。この場合には、図１７の曲線ｂのように、閾値電圧Ｖｔが大きくなる方向にシフトする特性となる。このような特性変動は、基板バイアス効果として知られている現象である。
【０１７８】
ＰＭＯＳのサブストレート端子電圧をソース電圧のＶＤＤよりも更に高く設定した場合には、図１７の曲線ｃの状態となる。この状態は、例えば、マルチプレクサ１７１の入力端子Ｓ３〜Ｓ０に信号“１１１１”を与えて、ＰＭＯＳのサブストレート端子にＶ０端子の電圧を与えた状態に対応する。図１６において示したように、Ｖ０端子の電圧はＶ７端子の電圧よりも更に高く、ＰＭＯＳのサブストレート端子電圧はソース電圧のＶＤＤよりも最も高くなっている。
【０１７９】
（駆動回路の動作）
図１８は、本発明の実施例２における図１３中の破線で囲まれた回路ブロックＢＫ１Ａにおける駆動回路の要部を示す回路図である。
【０１８０】
この図１８では、図１３中の制御電圧発生回路３３０、ドライバ３５１及びその周辺回路との接続関係が１ドット分抜き出して図示されている。制御電圧発生回路３３０内の抵抗切り替え回路３３３は、内部を簡略化して等価抵抗Ｒｒｅｆにより示されている。等価抵抗Ｒｒｅｆは、一端がＰＭＯＳ３３２のドレーンとオペアンプ３３１の非反転入力端子とに接続され、他端がグランドＧＮＤに接続されている。
【０１８１】
図１８におけるその他の回路において、図１４中のＮＡＮＤ回路４００〜４０３の内の１個のＮＡＮＤ回路４００のみが代表して図示されている。ＮＡＮＤ回路４００は、電源端子がＶＤＤ端子に接続され、グランド端子が、電圧Ｖcontrolが入力される入力端子Ｖに接続されている。図１４中のＰＭＯＳ４１０〜４１３についても、１個のＰＭＯＳ４１０のみが代表して図示されている。ＰＭＯＳ４１０のサブストレート端子は、入力端子Ｂを介してマルチプレクサ１７１の出力端子Ｙに接続されている。出力端子Ｙからは、電圧Ｖ０〜Ｖ１５から選択された１つの電圧が出力される。ＰＭＯＳ４１０のゲートは、ＮＡＮＤ回路４００の出力端子に接続されている。
【０１８２】
オペアンプ３３１とＰＭＯＳ３３２と等価抵抗Ｒｒｅｆとによる回路でフィードバック制御回路が構成されており、ＰＭＯＳ３３２及び等価抵抗Ｒｒｅｆに流れる電流Ｉｒｅｆは、電源電圧ＶＤＤによらず、基準電圧ＶＲＥＦと等価抵抗Ｒｒｅｆの値のみにより決定される。
【０１８３】
前述したように、マルチプレクサ１７１の入力端子Ｐ１５に印加される電圧Ｖ１５は、図１６に示したように電源電圧ＶＤＤであり、これはＰＭＯＳ４１０のソース電圧のＶＤＤと等しく、典型的な設計例では３．３Ｖとされる。又、マルチプレクサ１７１の入力端子Ｐ０に印加される電圧Ｖ０は、図１６に示したように電源電圧ＶＣＣであり、これはＰＭＯＳ４１０のソース電圧のＶＤＤよりも高い電圧であり、典型的な設計例では５Ｖとされる。
【０１８４】
例えば、ＬＥＤ２１０の駆動オン、オフ時におけるＰＭＯＳ４１０のゲート電圧を考える。ＬＥＤ２１０の消灯時には、ＮＡＮＤ回路４００の出力信号が“Ｈ”レベルとなって、その電圧は電源電圧ＶＤＤに略等しい値であり、ＰＭＯＳ４１０はオフしている。ＬＥＤ２１０の点灯時には、ＮＡＮＤ回路４００の出力信号が“Ｌ”レベルとなって、その電圧はＶcontrolとなる。
【０１８５】
ここで、ＬＥＤ２１０の駆動をオンする遷移過程を考える。
ＬＥＤ２１０の駆動オンのために、図１３の印刷駆動信号ＳＴＢ−Ｎが“Ｈ”レベルから“Ｌ”レベルに遷移する。すると、ＡＮＤ回路１４４から出力される駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐが“Ｌ”レベルから“Ｈ”レベルに遷移して、図１８のＮＡＮＤ回路４００の出力信号を“Ｈ”レベルから“Ｌ”レベルへ、即ち、電源電圧ＶＤＤから電圧Ｖcontrolへと遷移させる。これにより、ＰＭＯＳ４１０のゲートに付随するゲート容量には、破線で示す充電電流Ｉ１が流れるが、この充電電流Ｉ１は、ＮＡＮＤ回路４００の出力端子からこのＮＡＮＤ回路４００中を経由してオペアンプ３３１の出力端子側に流れる。即ち、充電電流Ｉ１は、マルチプレクサ１７１側には流れない。
【０１８６】
又、ＬＥＤ２１０の駆動をオフする遷移過程を考える。
ＬＥＤ２１０の駆動オフのために、図１３の印刷駆動信号ＳＴＢ−Ｎが“Ｌ”レベルから“Ｈ”レベルに遷移する。すると、ＡＮＤ回路１４４から出力される駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐが“Ｈ”レベルから“Ｌ”レベルに遷移して、図１８のＮＡＮＤ回路４００の出力信号を“Ｌ”レベルから“Ｈ”レベルへ、即ち、電圧Ｖcontrolから電源電圧ＶＤＤへと遷移させる。この時、ＰＭＯＳ４１０のゲート容量に対する充電電流Ｉ１は、ＮＡＮＤ回路４００の出力端子からＰＭＯＳ４１０のゲート側に流れることになって、マルチプレクサ１７１側には流れない。
【０１８７】
このように、ＰＭＯＳ４１０のゲート容量に対する充放電電流Ｉ１は、いずれも主としてＮＡＮＤ回路４００によってのみ定まるので、充放電時間を所望の値に設定することは容易に行い得る。この結果、従来技術において問題となっているＬＥＤ駆動電流の立ち上がり時間の増大や、その変動、それによる露光エネルギー量のばらつきの問題を解消することができる。
【０１８８】
次に、ＰＭＯＳ４１０の動作を説明する。
ＰＭＯＳ４１０のゲート幅をＷ、ゲート長をＬ、ゲート・ソース間電圧をＶｇｓ、閾値電圧をＶｔ、ドレーン電流を１ｄとした場合、ＰＭＯＳ４１０が飽和領域で動作している時、ドレーン電流１ｄは次式で示される。
Ｉｄ＝（β／２）×（Ｗ／Ｌ）×（Ｖｇｓ−Ｖｔ）２
但し、β；定数
この式で示されるように、ＰＭＯＳ４１０のドレーン電流、即ちＬＥＤ２１０の駆動電流は、ＰＭＯＳ４１０のゲート・ソース間電圧Ｖｇｓを調整することで変化させることができる。ゲート・ソース間電圧Ｖｇｓは、電源電圧ＶＤＤと電圧Ｖcontrolとの間の差電圧であり、
Ｖｇｓ＝ＶＤＤ−Ｖcontrol
である。このため、電圧Ｖcontrolを僅かに上昇させると、ゲート・ソース間電圧Ｖｇｓは僅かに減少して、ＰＭＯＳ４１０のドレーン電流、即ちＬＥＤ２１０の駆動電流もまた僅かに減少する。これに対し、電圧Ｖcontrolを僅かに降下させると、ゲート・ソース間電圧Ｖｇｓは僅かに増加して、ＰＭＯＳ４１０のドレーン電流、即ちＬＥＤ２１０の駆動電流は僅かに増加することになる。
【０１８９】
一方、マルチプレクサ１７１は、入力端子Ｓ３〜Ｓ０に入力されたドット補正データを受けて、入力端子Ｐ０〜Ｐ１５の内から選択された入力端子と出力端子Ｙとの間を導通させる。
【０１９０】
例えば、マルチプレクサ１７１において、入力端子Ｓ３〜Ｓ０に入力されるドット補正データが“１１１１”となって、入力端子Ｐ１５が選択される時、この入力端子Ｐ１５に印加されている電圧Ｖ１５と略等しい電圧、即ち電源電圧ＶＤＤを出力端子Ｙから出力することとなり、ＰＭＯＳ４１０のサブストレート端子はソース電圧と略等しいものとなる。
【０１９１】
ここで、入力端子Ｓ３〜Ｓ０に入力されるドット補正データが“００００”の場合のＰＭＯＳ４１０のソース・サブストレート端子間電圧をＶｓｂ０、ドット補正データが“０００１”の場合のソース・サブストレート端子間電圧をＶｓｂ１、以下同様に、ドット補正データが“１１１１”の場合のソース・サブストレート端子間電圧をＶｓｂ１５とする。
【０１９２】
前述したように、ＰＭＯＳ４１０のソース・サブストレート端子間に電圧を印加することで基板バイアス効果を生じ、ＰＭＯＳ４１０の閾値電圧Ｖｔが増加する。
【０１９３】
マルチプレクサ１７１の入力端子Ｓ３〜Ｓ０に入力されるドット補正データを０〜１５とする場合におけるＰＭＯＳ４１０の閾値電庄をＶｔ０〜Ｖｔ１５、その時のドレーン電流をＩｄ０〜Ｉｄ１５とすると、両者間は次の関係式で与えられる。
Ｓ３〜Ｓ０＝“００００”；
Ｉｄ０＝（β／２）×（Ｗ／Ｌ）×（Ｖｇｓ−Ｖｔ０）２
Ｓ３〜Ｓ０＝“０００１”；
Ｉｄ１＝（β／２）×（Ｗ／Ｌ）×（Ｖｇｓ−Ｖｔ１）２
：
Ｓ３〜Ｓ０＝“１１１１”；
Ｉｄ１５＝（β／２）×（Ｗ／Ｌ）×（Ｖｇｓ−Ｖｔ１５）２
【０１９４】
前述したように、Ｖｇｓ＝ＶＤＤ−Ｖcontrolであり、入力端子Ｓ３〜Ｓ０に入力されるドット補正データに応じて前記閾値電圧Ｖｔが変化することで、そのドット補正データに応じてＰＭＯＳ４１０のドレーン電流を１６段階に調整できることが判る。
【０１９５】
以上はＰＭＯＳ４１０についてのものであったが、図１４に示したように、ＬＥＤ駆動の出力端子ＤＯにはＰＭＯＳ４１０〜４１３が接続されており、各ＰＭＯＳ４１０〜４１３のゲート長Ｌは等しく設定され、ゲート幅Ｗは１：２：４：８の比率に設定され、各ＰＭ０Ｓ４１０〜４１３のドレーン電流が合流してＬＥＤ駆動電流となる。
【０１９６】
ＰＭＯＳ４１０のゲート幅を改めてＷ０とし、入力端子Ｓ３〜Ｓ０に入力されるドット補正データが“０１１１”の場合について考えると、各ＰＭＯＳ４１０〜４１３のドレーン電流は、
ＰＭＯＳ４１３；  Ｉｄ＝（β／２）×（８×Ｗ０／Ｌ）×（Ｖｇｓ−Ｖｔ７）２
ＰＭＯＳ４１２；  Ｉｄ＝（β／２）×（４×Ｗ０／Ｌ）×（Ｖｇｓ−Ｖｔ７）２
ＰＭＯＳ４１１；  Ｉｄ＝（β／２）×（２×Ｗ０／Ｌ）×（Ｖｇｓ−Ｖｔ７）２
ＰＭＯＳ４１０；  Ｉｄ＝（β／２）×（１×Ｗ０／Ｌ）×（Ｖｇｓ−Ｖｔ７）２
となる。
【０１９７】
前記関係を組み合わせることで、図１４の入力端子Ｄ３〜Ｄ０に入力される階調印刷データＤＡＴＡ３〜ＤＡＴＡ０と出力端子ＤＯから出力される駆動電流について、次式が得られる。
Ｄ３〜Ｄ０＝“００００”；
Ｉｄ＝０
Ｄ３〜Ｄ０＝“０００１”；
Ｉｄ＝（β／２）×（１×Ｗ０／Ｌ）×（Ｖｇｓ−Ｖｔ７）２
Ｄ３〜Ｄ０＝“００１０”；
Ｉｄ＝（β／２）×（２×Ｗ０／Ｌ）×（Ｖｇｓ−Ｖｔ７）２
Ｄ３〜Ｄ０＝“００１１”；
Ｉｄ＝（β／２）×（３×Ｗ０／Ｌ）×（Ｖｇｓ−Ｖｔ７）２
：
Ｄ３〜Ｄ０＝“１１１０”；
Ｉｄ＝（β／２）×（１４×Ｗ０／Ｌ）×（Ｖｇｓ−Ｖｔ７）２
Ｄ３〜Ｄ０＝“１１１１”；
Ｉｄ＝（β／２）×（１５×Ｗ０／Ｌ）×（Ｖｇｓ−Ｖｔ７）２
【０１９８】
以上詳細に説明したように、本実施例２の駆動回路では、次の（ａ）〜（ｄ）のようなことが可能になる。
【０１９９】
（ａ）  ＬＥＤ光量の補正のために、マルチプレクサ１７１の入力端子Ｓ３〜Ｓに入力されるドット補正データを変えることで、ＰＭＯＳ４１０〜４１３のサブストレート端子電圧をＶ０〜Ｖ１５と変化させて、ＬＥＤ２１０の駆動電流値を１６段階に調整することができる。
【０２００】
（ｂ）  階調駆動のために階調印刷データＤＡＴＡ３〜ＤＡＴＡ０を変えることで、ＰＭＯＳ４１０〜４１３の実質的なゲート幅Ｗを０，Ｗ０，２×Ｗ０，・・・，１５×Ｗ０と１６段階に変化させ、ＬＥＤ２１０の駆動電流値を１６段階に調整することができる。
【０２０１】
（ｃ）  ＰＭＯＳ４１０〜４１３のソース・サブストレート端子間電圧Ｖｓｂを変化させることで行う駆動電流調整（ＬＥＤ光量のドット補正）と、ＰＭＯＳ４１０〜４１３の総ゲート幅を変化させることで行う駆動電流調整（階調駆動）とは独立に行い得る。
【０２０２】
（ｄ）  図１５の抵抗切り替え回路３３３の等価抵抗値を１６段階に変化させることで、基準電流１ｒｅｆを変えることができる。即ち、ＰＭＯＳ４１０〜４１３のゲート・ソース間電圧Ｖｇｓもまた１６段階に変化させることで、駆動電流調整（ＬＥＤ光量のチップ補正）もまた前記調整機能とは独立に行い得るのである。
【０２０３】
そのため、所定の階調印刷データ値の状態でＬＥＤ光量のドット補正を行った後には、それと異なる階調印刷データ値としてもＬＥＤ光量のドット補正の状態に変化を生じることはなく、別のドット補正データを用意して改めて格納し直す必要がないという効果が得られる。
【０２０４】
図１９は、図１８の駆動電流波形を模式的に示す波形図であり、実施例１を示す図１２中の要素と共通の要素には共通の符号が付されている。
【０２０５】
図１９の波形図において、印刷駆動信号ＳＴＢ−Ｎは、ＬＥＤ２１０の駆動を指令する負論理の波形であり、パルス幅がＴｗである。Ｉｏ０は、比較例のＬＥＤ駆動電流を示す波形である。Ｉｏ２は、本実施例２のＬＥＤ駆動電流を示す波形である。
【０２０６】
本実施例２のＬＥＤ駆動電流Ｉｏ２では、印刷駆動信号ＳＴＢ−Ｎより立ち上がり時間Ｔｒ、立ち下がり時間Ｔｆの波形が遷移しているが、これらの立ち上がり時間Ｔｒ、及び立ち下がり時間Ｔｆは比較例よりも短いので、実質的なパルス幅Ｔｗ２が比較例のパルス幅Ｔｗ０よりも大きくなっている。
【０２０７】
ＬＥＤ駆動のオン、オフに付随して流れるＰＭＯＳ４１０のゲートの充放電電流Ｉ１は、マルチプレクサ１７１を介して流れないため、そのオン抵抗には無関係である。これにより、前記放電電流がマルチプレクサ１７１を介して流れることによる時定数の問題は解消される。その結果、図１９におけるＬＥＤ駆動電流Ｉｏ２の立ち上がり時間Ｔｒや立ち下がり時間Ｔｆを十分に小さなものとすることができて、高速なスイッチング動作を期待することができる。
【０２０８】
それに加えて、比較例においては、
Ｔｒ＞Ｔｆ
どなり、ＬＥＤ駆動電流波形のパルス幅Ｔｗ０は、前記を反映して、
Ｔｗ０＝Ｔｗ−（Ｔｒ−Ｔｆ）
となり、実質的なパルス幅を減少してしまうことになって、露光エネルギー量が変動する原因となっていたのであるが、本実施例２の構成においては、
Ｔｒ≒Ｔｆ
とできて、ＬＥＤ駆動電流波形のパルス幅Ｔｗ２もまた、
Ｔｗ２≒Ｔｗ
と印刷制御部４０の指令値通りの駆動を行うことができる。
【０２０９】
更に、立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆは十分に小さいので、半導体製造プロセスに起因して立ち上がり時間Ｔｒや立ち下がり時間Ｔｆが変動したとしても、パルス幅Ｔｗ２に対する影響は軽微であって、ＬＥＤ駆動電流の立ち上がり時間が変動して、実質的な駆動電流パルス幅が変化することで印刷濃度むらを生じてしまうという問題を解消することができる。
【０２１０】
（実施例２の効果）
以上説明したように、本実施例２の駆動回路及びプリントヘッド１３によれば、次の（１）〜（３）のような効果がある。
【０２１１】
（１）  図１８の駆動回路において、ＰＭＯＳ４１０（図１４のＰＭＯＳ４１０〜４１３に相当）のサブストレート端子に、マルチプレクサ１７１の出力電圧を印加し、出力端子ＤＯ毎にＰＭＯＳ４１０のソース・サブストレート端子間電圧Ｖｓｂを変化させることで、基板バイアス効果によりＰＭＯＳ４１０の閾値電圧を変化させ、これによる駆動電流調整によってＬＥＤ２１０のドット補正を行うようにしている。そのため、実施例１とほぼ同様に、ＬＥＤ駆動のオン、オフに伴いＰＭＯＳ４１０に生じるゲート容量の充放電電流Ｉ１がマノレチプレクサ１７１中を流れることが無くなり、このマルチプレクサ１７１内のオン抵抗に起因して生じる問題（即ち、ＬＥＤ駆動電流Ｉｏ０の波形の立ち上がり時間Ｔｒが大きくなって高速動作ができないという問題）を解消でき、ＬＥＤ駆動電流Ｉｏ２の波形の立ち上がり時間Ｔｒや立ち下がり時間Ｔｆを十分に小さなものとすることができて、高速なスイッチング動作を期待することができる。
【０２１２】
（２）  前記（１）において、ＬＥＤ駆動電流Ｉｏ２の波形の立ち上がり時間Ｔｒや立ち下がり時間Ｔｆを略等しくすることができて、印刷制御部４０の指令値通りの時間幅でＬＥＤ２１０の駆動を行うことができる。
【０２１３】
（３）  前記（１）において、ＬＥＤ駆動電流Ｉｏ２の波形の立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆは、十分に小さいので、半導体製造プロセスに起因して立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆが変動したとしても、実質的な駆動時間に対する影響は軽微であり、比較例のようにＬＥＤ駆動電流ＩｏＯの立ち上がり時間Ｔｒが変動して実質的な駆動電流パルス幅Ｔｗが変化することで印刷濃度むらを生じてしまうという問題を、解消することができる。
【０２１４】
更に、本実施例２の画像形成装置１によれば、実施例１の効果（４）と同様の効果がある。
【実施例３】
【０２１５】
図２０は、本発明の実施例３における表示装置を示す概略の構成図である。
表示装置５００は、例えば、図５に示す実施例１の複数のドライバＩＣ１００（＝１００−１，１００−２，・・・）及び複数のＬＥＤ２１０等を用いて構成された装置であり、表示パネル５１０を有している。表示パネル５１０は、複数のデータ線５１１と、このデータ線５１１に対して交差配置された複数の走査線５１２とを有し、それらの各データ線５１１及び走査線５１２の交差箇所に、被駆動素子としての表示素子（例えば、ＬＥＤ）２１０がそれぞれ接続されてマトリクス状に配置されている。複数のデータ線５１１には、ドライバＩＣ１００（＝１００−１，１００−２，・・・）が接続されている。更に、複数の走査線５１２には、走査部５２０が接続されている。
【０２１６】
この表示装置５００では、ドライバＩＣ１００からデータ線５１１へＬＥＤ駆動電流を供給し、走査部５２０によって複数の走査線５１２を順にグランドに接続することにより、所定箇所のＬＥＤ２１０を発光させて画像表示を行うことができる。
【０２１７】
本実施例３の表示装置５００によれば、実施例１のドライバＩＣ１００を用いてＬＥＤ２１０を駆動しているので、実施例１とほぼ同様の効果がある。なお、実施例２のドライバＩＣ１００Ａを使用すれば、実施例２とほぼ同様の効果がある。
【０２１８】
（変形例）
本発明は、上記実施例に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｄ）のようなものがある。
【０２１９】
（ａ）  実施例では、ＬＥＤ２１０が光源として用いられる発光素子に適用した場合について説明したが、本発明はこれに限らず、他の被駆動素子（例えば、有機ＥＬ素子等）への電圧印加制御を行う場合にも適用可能である。例えば、有機ＥＬ素子アレイで構成される有機ＥＬヘッドを備えたプリンタや、有機ＥＬアレイで構成される表示パネルを備えた表示装置等において利用することができる。
【０２２０】
（ｂ）  本発明は、２端子構造を備えたＬＥＤ２１０等の被駆動素子に限らず、３端子構造を備えた発光サイリスタの他、第１と第２の２つのゲートを備えた４端子サイリスタＳＣＳ（Silicon  Semiconductor  controlled  Switch）を駆動する場合にも適用可能である。
【０２２１】
（ｃ）  本発明の趣旨及び技術思想を考察して明らかなように、本発明は同一構成要素の連続的配置からなる被駆動素子列のドライバに限定されるものではなく、複数もしくは単数の駆動端子出力を備えた任意形状のＩＣチップや、これらを搭載してなるユニット装置等に広く応用することが可能である。
【符号の説明】
【０２２２】
１      画像形成装置
１３      光プリントヘッド
１００，１００Ａ，１００−１，１００−２      ドライバＩＣ
１１０      シフトレジスタ
１２０      セレクタ
１３０      ラッチ部
１４０      制御部
１５０      補正メモリ部
１６０，３３０      制御電圧発生回路
１７０      マルチプレクサ部
１８０      ドライバ部
１８１，１８１−１〜１８１−１９２      ドライバ
２００，２００−１，２００−２      発光素子アレイ
２１０，２１０−１〜２１０−１９２      ＬＥＤ
３００〜３０３，４００〜４０３      ＮＡＮＤ回路
３１０〜３１３，３２０〜３２３，４１０〜４１３      ＰＭＯＳ
３４０      バイアス回路
５００      表示装置
５１０      表示パネル
５２０      走査部
【図１】
0005489937.tif 000002
【図２】
0005489937.tif 000003
【図３】
0005489937.tif 000004
【図４】
0005489937.tif 000005
【図５】
0005489937.tif 000006
【図６】
0005489937.tif 000007
【図７】
0005489937.tif 000008
【図８】
0005489937.tif 000009
【図９】
0005489937.tif 000010
【図１０】
0005489937.tif 000011
【図１１】
0005489937.tif 000012
【図１２】
0005489937.tif 000013
【図１３】
0005489937.tif 000014
【図１４】
0005489937.tif 000015
【図１５】
0005489937.tif 000016
【図１６】
0005489937.tif 000017
【図１７】
0005489937.tif 000018
【図１８】
0005489937.tif 000019
【図１９】
0005489937.tif 000020
【図２０】
0005489937.tif 000021