(57)【特許請求の範囲】
【請求項１】
系内の水分圧１×１０−３〜５×１０−２Ｐａで、スパッタリングターゲットをＤＣスパッタリングして成膜体を成膜し、
前記成膜体を結晶化する、酸化物半導体の成膜方法であって、
前記酸化物半導体が、Ｉｎ２Ｏ３及びインジウム元素以外の正３価以下の原子価を有する添加元素１種以上の酸化物からなり、インジウム元素及び前記添加元素の原子比（全添加元素）／（Ｉｎ＋全添加元素）が０．０８以上０．２以下であり、
前記正３価以下の原子価を有する添加元素が、Ａｌ，Ｆｅ，Ｇａ，Ｂａ及び希土類元素から選ばれる１種以上である、酸化物半導体の成膜方法。
【請求項２】
系内の水分圧１×１０−３〜５×１０−２Ｐａで、スパッタリングターゲットを周波数１０ＭＨｚ以下の高周波スパッタリングで成膜体を成膜し、
前記成膜体を結晶化する、酸化物半導体の成膜方法であって、
前記酸化物半導体が、Ｉｎ２Ｏ３及びインジウム元素以外の正３価以下の原子価を有する添加元素１種以上の酸化物からなり、インジウム元素及び前記添加元素の原子比（全添加元素）／（Ｉｎ＋全添加元素）が０．０８以上０．２以下であり、
前記正３価以下の原子価を有する添加元素が、Ａｌ，Ｆｅ，Ｇａ，Ｂａ及び希土類元素から選ばれる１種以上である、酸化物半導体の成膜方法。
【請求項３】
前記結晶化をアニーリングにより行なう請求項１又は２に記載の酸化物半導体の成膜方法。
【請求項４】
前記希土類元素が、Ｙ，Ｓｍ及びＮｄから選ばれる１種以上である請求項１〜３のいずれかに記載の酸化物半導体の成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体の成膜方法に関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。
また、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）や、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
【０００３】
シリコン系半導体薄膜よりも安定性が優れるとして、金属酸化物からなる透明半導体薄膜、特に、酸化亜鉛結晶からなる透明半導体薄膜が注目されている。
例えば、特許文献１及び特許文献２は、酸化亜鉛を高温で結晶化し、薄膜トランジスタを構成する方法を開示する。また、特許文献３では、キャリア密度を積極的に低濃度に制御するために正２価元素をドーパントとして利用する試みがなされ、これによって得られた半導体膜を薄膜トランジスタに応用した例が報告されている（特許文献４）。さらに、薄膜トランジスタを得る工程で、非晶質酸化物膜をパターニングした後に、結晶化を行い、高移動度を実現した例が報告されている（特許文献５）。
【０００４】
系内の水分圧を１０−３Ｐａ以下とすることで、高移動度酸化物半導体を得る技術（特許文献６）が開示されている。
【０００５】
しかしながら、特許文献１及び２で用いられる酸化亜鉛半導体は、化学的安定性に乏しいという難点がある。
また、特許文献３及び４の酸化物半導体は、酸化インジウムを主成分とした酸化物半導体であり、化学的安定性に優れるが、キャリア濃度のバラツキが大きく、信頼性の高いトランジスタを得ることが困難であった。
【０００６】
特許文献５では、非晶質の状態でパターニングを行い、結晶化を行うことで、信頼性の高いトランジスタを得ている。そして、非晶質の酸化物膜を得るために、水や水素を導入する報告がなされている。しかしながら、特許文献５では、スパッタ圧力が決められていないため、水や水素の分圧が一意に定まらず、安定した非晶質構造の酸化物膜を得ることが困難であった。
特許文献６では、高移動度の結晶性酸化物トランジスタを得るために、水分圧について言及しているが、これはＲＦスパッタの場合であり、ＤＣスパッタ、あるいは周波数１０ＭＨｚ以下のＡＣスパッタの場合には、必ずしも好適な条件ではなかった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−８６８０８号公報
【特許文献２】特開２００４−２７３６１４号公報
【特許文献３】特開平７−２３５２１９号公報
【特許文献４】ＷＯ２００７／０５８２４８
【特許文献５】ＷＯ２００８／０９６７６８
【特許文献６】特開２００８−３１１３４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、トランジスタ特性が大幅に改善した酸化物半導体の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
発明者らは鋭意研究した結果、ＤＣスパッタリング時の水分の制御を適切に行うことで、結晶化して用いる酸化物半導体のトランジスタ特性が大幅に改善できることを見出した。
【００１０】
本発明によれば、以下の酸化物半導体の製造方法が提供される。
１．系内の水分圧３×１０−４〜５×１０−２Ｐａで、スパッタリングターゲットをＤＣスパッタリングして成膜体を成膜し、前記成膜体を結晶化する酸化物半導体の成膜方法。
２．系内の水分圧３×１０−４〜５×１０−２Ｐａで、スパッタリングターゲットを周波数１０ＭＨｚ以下の高周波スパッタリングで成膜体を成膜し、前記成膜体を結晶化する酸化物半導体の成膜方法。
３．前記結晶化をアニーリングにより行なう１又は２に記載の酸化物半導体の成膜方法。
４．前記酸化物半導体が、Ｉｎ２Ｏ３からなる、又はＩｎ２Ｏ３及びインジウム元素以外の正３価以下の原子価を有する添加元素１種以上の酸化物からなり、インジウム元素及び前記添加元素の原子比（全添加元素）／（Ｉｎ＋全添加元素）が０．０００１以上０．２以下である１〜３のいずれかに記載の酸化物半導体の成膜方法。
５．前記正３価以下の原子価を有する添加元素が、Ｍｇ，Ａｌ，Ｃａ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｇａ，Ｓｒ，Ｂａ及び希土類元素から選ばれる１種以上である４に記載の酸化物半導体の成膜方法。
【発明の効果】
【００１１】
本発明によれば、トランジスタ特性が大幅に改善した酸化物半導体の製造方法が提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の酸化物半導体を備えてなる薄膜トランジスタの一実施形態に係る概略断面図である。
【図２】本発明の酸化物半導体を備えてなる薄膜トランジスタの他の実施形態に係る概略断面図である。
【図３】薄膜トランジスタのゲート電圧とドレイン電流の関係を示す図である。
【図４】スパッタリング時の水分圧と薄膜トランジスタのＳ値の関係を示す図である。
【発明を実施するための形態】
【００１３】
本発明の酸化物半導体の成膜方法では、系内の水分圧３×１０−４〜５×１０−２Ｐａで、スパッタリングターゲットをＤＣスパッタリングして成膜体を成膜し、当該成膜体を結晶化して酸化物半導体を形成する。
また、本発明の酸化物半導体の成膜方法では、系内の水分圧３×１０−４〜５×１０−２Ｐａで、スパッタリングターゲットを周波数１０ＭＨｚ以下の高周波スパッタリングで成膜体を成膜し、当該成膜体を結晶化する。
【００１４】
本発明の成膜方法では、スパッタリング時の系内の水分圧を３×１０−４〜５×１０−２Ｐａとし、好ましくは１×１０−３〜１×１０−２Ｐａとする。系内の水分圧を当該範囲にすることで、結晶化処理において、キャリア濃度を効果的に減少させることができる。
系内の水分圧が３×１０−４Ｐａ未満の場合、薄膜内に取り込まれる水の量が少ないため、成膜直後に構造を有することでその後の結晶化過程が阻害され、効率的にキャリア濃度が減らせないおそれがある。一方、５×１０−２Ｐａ超の場合、緻密性や密着性に劣るため、移動度が小さくなるおそれがある。
【００１５】
スパッタリングは、プラズマ活性の低いＤＣスパッタリング又は周波数１０ＭＨｚ以下の高周波スパッタリングにより行なう。スパッタリングは、パルススパッタリングでもよい。
ＤＣスパッタリング、周波数１ＭＨｚ以下の交流スパッタリング及びパルススパッタリングは、系内のプラズマが広がりにくいため、成膜体の損傷を抑制することができる。加えて、ＤＣスパッタリングは、大面積に成膜でき且つ成膜速度の速いので工業化の面からも好ましい。
尚、ＤＣスパッタリングの場合、結晶化工程前に結晶化が進行しやすくなるが、本発明では積極的に水を導入することで、完全な非晶質成膜体を得ることが可能とする。
【００１６】
本発明の成膜方法では、ＲＦスパッタリングの適用も可能だが、ＲＦは本来活性の高い成膜方法であるため、系内に水を導入する必要はない、又は導入することでキャリア源の電子が極めて少なくなるため、得られるトランジスタがＦＥＴ駆動しないおそれがある。また、特に周波数が１ＭＨｚを超える交流スパッタやＲＦスパッタの場合、系内のプラズマが広がりやすいため、薄膜が損傷しやすくなり、高移動度の酸化物半導体が得られにくくなるおそれがある。また、周波数の増加につれて成膜速度が遅くなるため、水を導入して、１０ＭＨｚ以下の周波数で成膜することは、生産上好ましい。
【００１７】
スパッタリング時の到達圧力は、通常３×１０−４Ｐａ以下とし、好ましくは１×１０−４Ｐａ以下である。
到達圧力が３×１０−４Ｐａ超の場合、雰囲気ガス中のＨ２Ｏ以外の炭素を含む不純物元素の影響で、被成膜用基体と酸化物薄膜の密着性が低下するおそれがある。
【００１８】
スパッタリング時のスパッタ圧力は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１〜５．０Ｐａである。
尚、上記到達圧力とは、アルゴン、酸素、水等を導入する前の真空度をいい、スパッタ圧力とは、アルゴン、酸素、水等を導入後のスパッタ開始時の圧力をいう。
【００１９】
スパッタリングの雰囲気ガス中の酸素分圧は、通常４０×１０−３Ｐａ以下とし、好ましくは１５×１０−３Ｐａ以下、より好ましくは７×１０−３Ｐａ以下、特に好ましくは１×１０−３Ｐａ以下である。
雰囲気ガス中の酸素分圧が４０×１０−３Ｐａ超の場合、得られる半導体の移動度が低下したり、キャリア濃度が不安定となったりするおそれがある。これは成膜時の雰囲気ガス中の酸素が多すぎると、結晶格子間に取り込まれる酸素が多くなり、散乱の原因となったり、容易に膜中から酸素が離脱し不安定化したりするためと推定される。
【００２０】
成膜体を形成する基板としては、アルカリガラス、無アルカリガラス、石英ガラス等の無機材料；ポリカーボネート、ポリアリレート、ポリエーテルスルホン、ポリエーテルニトリル等のプラスチックシート及びフイルム等を使用することができる。
また、ボトムゲート構造のトランジスタの基板であれば、ＳｉＯ２，ＳｉＮｘ，ＳｉＮｘＯｙ，Ａｌ２Ｏ３，Ｔａ２Ｏ３，ＨｆＯ２等の無機物；ポリエチレンテレフタレート、ポリビニルフェノール、ＰＭＡ、フッ素系ポリマー等の有機物を用いることができる。
【００２１】
スパッタリング時の基板及びターゲット間の距離（Ｓ−Ｔ距離）は、通常１５０ｍｍ以下、好ましくは１１０ｍｍ、特に好ましくは８０ｍｍ以下である。Ｓ−Ｔ距離が１５０ｍｍ超の場合、成膜速度が遅くなり工業化に適さなくなるおそれがある。
Ｓ−Ｔ距離を短くすることで成膜速度を速めることができ、工業化に適しているが、近すぎる場合、成膜体がプラズマによるダメージを受けるおそれがある。
【００２２】
本発明では、成膜体を成膜した後に、後処理で結晶化させるので、成膜する基板の温度は通常、室温〜２００℃であり、好ましくは室温〜１００℃である。
基板温度が２００℃超の場合、成膜直後（ａｓ−ｄｅｐｏ）の時点で微結晶層が生じ、後処理の結晶化を阻害するおそれがある。
尚、大面積を成膜する場合、膜質の均一性を持たせるため、基板を固定したフォルダーは回転させる、マグネットを動かしエロージョン範囲を広げる等の方法をとることが好ましい。
【００２３】
用いるターゲットは、インジウム、正３価以下の原子価を有する元素から選ばれる１以上の元素、及び酸素を含有する焼結ターゲット、又は酸化インジウムからなる焼結ターゲットが好ましい。また、酸化インジウムを含有する焼結ターゲット、及び正３価以下の原子価を有する元素から選ばれる１以上の元素と酸素を含有する焼結ターゲットとを用いて共スパッタしてもよい。
【００２４】
焼結ターゲットは、好ましくは還元雰囲気で焼結したターゲットが好ましい。
焼結ターゲットのバルク抵抗は、０．００１〜１０００ｍΩｃｍであることが好ましく、０．０１〜１００ｍΩｃｍであることがより好ましい。また、焼結ターゲットが正３価以下の元素を含む場合、当該ドープしている正３価以下の元素は、焼結ターゲットを製造する時に酸化物或いは金属粉末の状態で加えることができる。
焼結ターゲットの焼結密度は、通常７０％以上、好ましくは８５％以上、より好ましくは９５％以上、特に好ましくは９９％以上である。
【００２５】
上述したスパッタリングにより得られる成膜体を結晶化することで酸化物半導体を製造する。結晶化処理をすることで得られる酸化物半導体のキャリア濃度を制御することができる。
結晶化の方法としては、ランプアニール装置（ＬＡ；Ｌａｍｐ  Ａｎｎｅａｌｅｒ）、急速熱アニール装置（ＲＴＡ；Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｅｒ）、ゴールドイメージ炉等による熱処理が挙げられる。酸化物半導体が吸収可能な波長を用いたエキシマレーザーやＹＡＧレーザーによっても結晶化が可能であるが、好ましくはアニーリングである。
【００２６】
結晶化をアニーリングで行なう場合、アニール温度は基板が変形及び損傷しない範囲内で適宜選ぶことが可能であるが、１５０℃以上５００℃以下が好ましく、２００℃以上４００℃以下がより好ましい。
アニール温度が１５０℃未満の場合、結晶化しないおそれがある。アニール温度が５００℃を超えると使用可能な基板に著しい制限を受けるおそれがある。
熱処理時間はアニール温度に依存するが、２時間以内が好ましい。２時間を越えると生産性が低下するおそれがある。
【００２７】
結晶化は、これら熱及び電磁波の他、紫外線、プラズマやその他のエネルギーを加えることによって行なってもよい。
【００２８】
結晶化は、例えば酸素存在下又は酸素非存在下で、熱処理温度１５０〜５００℃、熱処理時間０．５〜１２０００分での熱処理により行うことができる。
熱処理の温度が１５０℃未満の場合、処理効果が発現しなかったり、処理時間がかかりすぎたりするおそれがあり、５００℃超の場合、基板が変形するおそれがある。
また、熱処理時間が０．５分未満の場合、内部まで伝熱する時間が不足し、処理が不十分となるおそれがあり、１２０００分超の場合、処理装置が大きくなり工業的に使用できなかったり、処理中に基板が破損・変形したりするおそれがある。
【００２９】
上記方法は、酸化亜鉛、酸化錫、酸化チタン等の結晶化させて高い移動度が期待できる酸化物からなるターゲットであれば、適用可能であるが、酸化インジウム系ターゲットが最も適している。
【００３０】
得られる酸化物半導体は、好ましくは酸化インジウムのビックスバイト型結晶を含む。酸化インジウムがビックスバイト構造をとることで移動度を高くすることができる。これは、インジウムの５Ｓ軌道が陵共有構造をとることによるものと推定される。ビックスバイト型結晶を含むことはＸ線回折により確認できる。
【００３１】
本発明の成膜方法により得られる酸化物半導体（以下、単に本発明の酸化物半導体という場合がある）は、好ましくはＩｎ２Ｏ３から実質的になる、又はＩｎ２Ｏ３及びインジウム元素以外の正３価以下の原子価を有する添加元素１種以上の酸化物からなり、インジウム元素及び添加元素の原子比（全添加元素）／（Ｉｎ＋全添加元素）が０．０００１以上０．２以下である。
尚、正３価以下の原子価を有する元素とは、イオン状態での価数として、正３価以下を取りうる元素をいう。
【００３２】
酸化インジウム及び添加元素の酸化物を含む酸化物半導体は、酸化インジウムを主成分（８０ａｔ％以上）として含有することで高い移動度を発現でき、正３価元素であるインジウムに対して正３価以下の添加元素を含有することで、キャリア濃度を減少させるとともに、キャリア濃度を制御することができる。
【００３３】
酸化物半導体がＩｎ２Ｏ３及びインジウム元素以外の正３価以下の原子価を有する添加元素１種以上の酸化物からなり、酸化物半導体中のインジウム元素及び添加元素の原子比（全添加元素）／（Ｉｎ＋全添加元素）が０．０００１以上０．２以下である場合において、（全添加元素）／（Ｉｎ＋全添加元素）は好ましくは０．０８〜０．１である。
（全添加元素）／（Ｉｎ＋全添加元素）が０．０００１未満の場合、キャリア数が制御できないおそれがある。一方、（全添加元素）／（Ｉｎ＋全添加元素）が０．２超の場合、結晶化温度が高くなって結晶化が困難になり、キャリア濃度が高くなったり、ホール移動度が低下したりするおそれがある。また、当該酸化物半導体を備えるトランジスタを駆動させた際に閾値電圧が変動したり、駆動が不安定となったりするおそれがある。
【００３４】
インジウム元素以外の正３価以下の原子価を有する添加元素は、好ましくはＭｇ，Ａｌ，Ｃａ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｇａ，Ｓｒ，Ｂａ又は希土類元素であり、より好ましくはＭｇ，Ａｌ，Ｇａ，Ｎｉ，Ｃｕ，Ｚｎ，Ｓｒ又はＹである。
本発明の酸化物半導体は、これら添加元素を１種又は２種以上含むことができる
【００３５】
酸化物半導体は、スパッタリングターゲットの電気抵抗値を下げるために、ＳｎやＣｅ等の正４価を取りうる元素を３重量％以下の割合で含有してもよい。特にＳｎは焼結密度を向上させ、ターゲットの電気抵抗を下げる効果が大きい。正４価を取りうる元素の含有量は２重量％以下であることがより好ましく、１質量％以下であることが特に好ましい。正４価元素の含有量が３重量％を超えると、キャリア密度を低濃度に制御できないおそれがある。
【００３６】
本発明の酸化物半導体は、薄膜トランジスタの半導体薄膜として好適に用いることができる。本発明の酸化物半導体を含む電界効果型トランジスタは、電界効果移動度及びｏｎ−ｏｆｆ比が高く、ノーマリーオフを示すとともに、ピンチオフが明瞭なトランジスタである。また、本発明の酸化物半導体を含む電界効果型トランジスタは、酸化物半導体を低温で成膜できるので、無アルカリガラス等の耐熱温度に限界のある基板上に構成することが可能である。
【００３７】
本発明の酸化物半導体は、種々の電界効果型トランジスタに適用することができる。
例えば、本発明の酸化物半導体は、通常、ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せてＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。また、ＴＦＴを論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子に適応できる。
【００３８】
トランジスタの構成は、ボトムゲート、トップゲート、ボトムコンタクト、トップコンタクト等、公知の構成を制限なく利用することができる。特にボトムゲート構成が、アモルファスシリコンやＺｎＯのＴＦＴに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
ここで、ボトムゲート構成のＴＦＴとは、通常、ゲート電極を設置（成膜）した後に半導体層を設置（成膜）する構成のことである。
【００３９】
図１は、本発明の酸化物半導体を備えてなる薄膜トランジスタの一実施形態に係る概略断面図である。
電界効果型トランジスタである薄膜トランジスタ１はボトムゲート型であり、ガラス基板
６０上に、ゲート電極３０が形成され、その上にゲート絶縁膜５０が形成されている。ゲート絶縁膜５０上には、酸化物半導体膜４０が形成され、さらにその上にドレイン電極１０とソース電極２０とが離間して形成されている。
【００４０】
ドレイン電極１０、ソ−ス電極２０及びゲート電極３０の各電極を形成する材料に特に制限はなく、一般に用いられているものを任意に選択することができる。
例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
【００４１】
ドレイン電極１０、ソ−ス電極２０及びゲート電極３０の各電極は、異なる２層以上の導電層を積層した多層構造とすることもでき、例えば図２では、各電極１０，２０及び３０は、それぞれ第１導電層３１，２１，１１及び第２導電層３２，２２，１２とから構成されている。特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使う場合がある。
【００４２】
ゲート絶縁膜５０を形成する材料も特に制限はなく、一般に用いられているものを任意に選択できる。
ゲート絶縁膜５０の材料としては、例えばＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３である。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
【００４３】
このようなゲート絶縁膜５０は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜５０は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
【００４４】
酸化物半導体４０は、本発明の成膜方法により得られる酸化物半導体であり、好ましくは酸化インジウムと正３価以下の元素の酸化物とを含有する薄膜である。
酸化物半導体４０は、好ましくはホール測定で求めたキャリア密度が１×１０＋１９ｃｍ−３未満であり、より好ましくは５×１０＋１７ｃｍ−３未満、さらに好ましくは５×１０＋１６ｃｍ−３未満である。キャリア密度が１×１０＋１９ｃｍ−３以上の場合、漏れ電流が大きくなるおそれがある。
尚、キャリア密度の下限としては、酸化物半導体４０を備える素子の用途にもよるが、例えば１０＋１５／ｃｍ−３以上とするのが好ましい。
【００４５】
酸化物半導体４０の比抵抗は、四端子法で求めた値が、通常１０−１〜１０８Ωｃｍであり、好ましくは１０１〜１０７Ωｃｍであり、より好ましくは１０２〜１０６Ωｃｍである。
比抵抗が１０−１Ωｃｍ未満の場合、電気が容易に流れ半導体薄膜として機能しないおそれがある。一方、比抵抗が１０８Ωｃｍ超の場合、強い電界をかけないと半導体として機能しないおそれがある。
【００４６】
酸化物半導体４０の膜厚は、酸化物半導体４０自身の比抵抗に応じて適宜最適な値が選定されるが、通常０．５〜５００ｎｍであり、好ましくは１〜１５０ｎｍであり、より好ましくは３〜８０ｎｍであり、特に好ましくは１０〜６０ｎｍである。膜厚が３〜８０ｎｍの範囲内にあると、移動度やオンオフ比等ＴＦＴ特性が特に良好である。
膜厚が０．５ｎｍ未満の場合、工業的に均一に成膜することが難しいおそれがある。一方、膜厚が５００ｎｍ超の場合、成膜時間が長くなり工業的に採用できないおそれがある。
【００４７】
薄膜トランジスタ１の電界効果移動度は、通常１ｃｍ２／Ｖｓ以上であり、好ましくは５ｃｍ２／Ｖｓ以上、より好ましくは１８ｃｍ２／Ｖｓ以上、さらに好ましくは３０ｃｍ２／Ｖｓ以上、特に好ましくは５０ｃｍ２／Ｖｓ以上である。
電界効果移動度が１ｃｍ２／Ｖｓ未満の場合、スイッチング速度が遅くなるおそれがある。
【００４８】
薄膜トランジスタ１のｏｎ−ｏｆｆ比は、通常１０３以上であり、好ましくは１０４以上、よりより好ましく１０５以上、さらに好ましくは１０６以上であり、特に好ましくは１０７以上である。
【００４９】
また、薄膜トランジスタ１は、低消費電力の観点からは閾値電圧（Ｖｔｈ）がプラスでノーマリーオフとなることが好ましい。閾値電圧（Ｖｔｈ）がマイナスでノーマリーオンとなると、消費電力が大きくなるおそれがある。
閾値電圧は、通常は０．０１〜５Ｖ、好ましくは０．０５〜３Ｖ、より好ましくは０．１〜２Ｖ、さらに好ましくは０．２〜１Ｖである。５Ｖより大きいと消費電力が大きくなるおそれがあり、０．０１Ｖより小さいと変動によりノーマリーオンとなるおそれがある。
【実施例】
【００５０】
参考例１
［薄膜トランジスタ及びホール効果測定用素子の作製］
マグネトロンスパッタリング装置に、２インチのＩｎ２Ｏ３ターゲットを装着し、基板Ａ１として厚み１００ｎｍの熱酸化膜付シリコンウェハー及び基板Ｂ１としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。ＤＣマグネトロンスパッタリング法により、３ｍｍ□のメタルマスクを使用して、下記の条件で基板Ａ１及び基板Ｂ１上にそれぞれ膜厚２０ｎｍの非晶質膜を成膜した。非晶質膜を形成した基板を大気中で３００℃で１時間アニーリングし、非晶質膜をそれぞれ結晶化して酸化物半導体膜を形成した。
【００５１】
スパッタ条件は以下の通りである。
基板温度：２５℃
到達圧力：１×１０−４Ｐａ
雰囲気ガス：Ａｒ９８％、Ｈ２Ｏ２％
スパッタ圧力（全圧）：６×１０−１Ｐａ
水分圧：６．０×１０−４Ｐａ
投入電力：ＤＣ１００Ｗ
Ｓ−Ｔ距離：１７０ｍｍ
【００５２】
２インチカソードのマグネトロンスパッタリング装置に、酸化物半導体膜が形成されてなる基板Ａ１及び基板Ｂ１を再度装着するとともに、カソードにＡｕターゲットを装着し、それぞれ専用のメタルマスクを用いて、下記の条件でＡｕ電極を成膜した。
基板Ａ１からはＷ／Ｌ＝１０００／２００μｍの酸化物半導体素子Ａ１が得られ、基板Ｂ１からは１０ｍｍ□のホール効果測定用素子Ｂ１が得られた。
【００５３】
スパッタ条件は以下の通りである。
基板温度：２５℃
到達圧力：１×１０−４Ｐａ
雰囲気ガス：Ａｒ１００％
スパッタ圧力（全圧）：６×１０−１Ｐａ
投入電力：１００Ｗ
成膜時間：４分間
Ｓ−Ｔ距離：１７０ｍｍ
【００５４】
［素子の評価］
酸化物半導体素子Ａ１をケースレーの４２００ＳＣＳにセットし、Ｖｄｓ＝１０Ｖ及びＶｇｓ＝−２０〜２０Ｖの条件で伝達特性を評価した。結果を表１に示す。
ホール効果測定用素子Ｂ１を東陽テクニカのＲＳＩＴＥＳＴ８３００にセットし、室温でホール効果を評価した。結果を表１に示す。
【００５５】
参考例２，３，７，１３，１５，１９，２０、実施例４〜６，８〜１２，１４，１６〜１８，２１及び比較例１〜６
酸化物半導体膜の成膜に用いるターゲット、並びにそのスパッタ条件及びアニーリング条件を、表１〜表６に記載の組成を有するターゲット及び条件に変更したほかは参考例１と同様にして薄膜トランジスタ及びホール効果測定用素子を作製し、評価した。結果を表１〜６に示す。
尚、実施例１６のパルスＤＣでは、ｄｕｔｙ比２０％（Ｏｎ状態８０％）の矩形波を８００ｋＨｚに設定した。また、実施例２１ではターゲットとしてΦ４インチ、厚さ５ｍｍのＩｎ２Ｏ３：Ｎｄ２Ｏ３＝９３：７を２枚使用し、ＡＣスパッタ装置に装着して、周波数１０ＭＨｚでスパッタリングを行なった。
【００５６】
【表１】
0005491258.tif 000002
【表２】
0005491258.tif 000003
【表３】
0005491258.tif 000004
【表４】
0005491258.tif 000005
【表５】
0005491258.tif 000006
【表６】
0005491258.tif 000007
【００５７】
参考例１〜３並びに比較例１及び２で製造した酸化物半導体素子について、特定のゲート電圧を印加し、その際のドレイン電流を測定した。
図３は、縦軸にドレイン電流を、横軸にゲート電圧を取った図面であり、この図面から素子のトランジスタの特性が分かる。
この図から分かるように、比較例１では水分量が少ないため、結晶化後のキャリア濃度が多く、Ｏｆｆ電流が高くなってしまっている。比較例２では、水分量が多すぎるため、緻密性に劣る半導体膜となり、Ｏｎ電流が小さくなっており、移動度が小さくなった。一方、参考例１〜３は適切な水導入量であり、良好なＯｎ−Ｏｆｆ特性を示していることが分かる。
【００５８】
図４は、横軸にスパッタリング時の水分圧、縦軸に縦軸にＯｆｆからＯｎへの立ち上がりの急峻さを示すパラメータであるＳ値をとった図面である。
この図から、水分圧が３ｅ−４Ｐａから５ｅ−２Ｐａの間ではＳ値が小さく、水分圧をこの範囲に設定して製造したトランジスタは、立ち上がりの急峻なトランジスタであることが分かる。
【００５９】
参考例２２
［チャネルを微細加工した薄膜トランジスタの製造］
マグネトロンスパッタリング装置に、２インチのＩｎ２Ｏ３及びＺｎＯからなるターゲット（原子比Ｉｎ２Ｏ３：ＺｎＯ＝９５：５）を装着し、厚み１００ｎｍの熱酸化膜付シリコンウェハーを装着した。ＤＣマグネトロンスパッタリング法により、３ｍｍ□のメタルマスクを使用して、下記の条件で膜厚５０ｎｍの非晶質膜を成膜した。
【００６０】
スパッタ条件は以下の通りである。
基板温度：２５℃
到達圧力：１×１０−４Ｐａ
雰囲気ガス：Ａｒ９８％、Ｈ２Ｏ２％
スパッタ圧力（全圧）：６×１０−１Ｐａ
水分圧：６．０×１０−４Ｐａ
投入電力：ＤＣ１００Ｗ
Ｓ−Ｔ距離：１７０ｍｍ
【００６１】
東京応化製ポジレジストＯＦＰＲ−８００を上記で製造したＩＺＯ付きウェハー（加熱処理なし）上に３０００ｒｐｍ，６０ｓの条件でスピンコートした後、空気中、８０℃、３分でプリベークした。次にキャノン製露光機ＰＬＡ−５０１にセットし、マスク上から露光した。この基板を現像液（東京応化製ＮＭＤ−３）に浸漬して現像・リンスの後、空気中、１２０℃、３０分でポストベークした。ベーク終了後関東化学製アルミ用エッチング液（燐酸、酢酸、硝酸の混酸）に浸漬してＩＺＯの不要部分を溶解し、最後にレジスト剥離液（東京応化製１０６）に浸漬してレジストを剥離した。その後、空気中３００℃、１時間の条件で加熱処理を行った。
【００６２】
Ｍｏターゲットをスパッタ装置に装着し、半導体基板上にＭｏ薄膜を成膜した後、上記と同様にしてソース・ドレイン電極のパターニングを行い、Ｗ／Ｌ＝２０／１０μの薄膜トランジスタを得た。
得られた薄膜トランジスタについて、参考例１と同様にして評価した。結果を表７に示す。
【００６３】
【表７】
0005491258.tif 000008
【産業上の利用可能性】
【００６４】
本発明の酸化物半導体の製造方法により得られる酸化物半導体は、薄膜トランジスタ等の電界効果型トランジスタの半導体薄膜として広く利用することができる。
【符号の説明】
【００６５】
１,２  薄膜トランジスタ
１０  ドレイン電極
１１  第１導電層
１２  第２導電層
２０  ソース電極
２１  第１導電層
２２  第２導電層
３０  ゲート電極
３１  第１導電層
３２  第２導電層
４０  酸化物半導体
５０  絶縁膜
６０  ガラス基板
【図１】
0005491258.tif 000009
【図２】
0005491258.tif 000010
【図３】
0005491258.tif 000011
【図４】
0005491258.tif 000012