(57)【特許請求の範囲】
【請求項１】
入力電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続してなる第１パルス遅延回路と、
開始タイミング信号及び終了タイミング信号の供給を受け、前記開始タイミング信号が示す開始タイミングから前記終了タイミング信号が示す終了タイミングまでの測定時間の間に、前記第１パルス遅延回路にて前記パルス信号が通過する前記遅延ユニットの段数を検出し、その段数に対応した数値データをＡＤ変換データとして出力する第１符号化回路と、
前記開始タイミング信号の供給を受け、前記第１パルス遅延回路の入力電圧が該入力電圧の許容電圧範囲内で指定された指定電圧である場合に、予め指定された指定段数だけ前記パルス信号が前記遅延ユニットを通過するのに要する時間が、前記測定時間となるような前記終了タイミング信号を生成するタイミング生成回路と、
を備え、
前記タイミング生成回路は、
前記指定電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続してなり、該遅延ユニットの遅延時間が前記第１パルス遅延回路を構成する遅延ユニットと同様の温度特性を有する第２パルス遅延回路と、
前記指定段数を前記第２パルス遅延回路の遅延ユニットの数で割った値の商を周回数データ、余りを初期位置データとして出力する割算器と、
前記割算器が出力する前記周回数データおよび前記初期位置データをもとに、前記開始タイミング後に前記パルス信号が前記指定段数目に通過する前記遅延ユニットの出力を選択して、前記終了タイミング信号として出力する選択回路と、
からなることを特徴とするＡＤ変換装置
【請求項２】
予め設定された固定時間の間に、前記第２パルス遅延回路にて前記パルス信号が通過する前記遅延ユニットの段数を検出し、その段数に対応した数値データを、温度と相関関係を有する温度データとして出力する第２符号化回路と、
前記第２符号化回路にて検出された温度データ、及び予め設定された基準温度の時に前記第２符号化回路にて検出される温度データであって予め設定された基準温度データ、前記入力電圧が前記指定電圧である時に前記第１符号化回路にて検出されるＡＤ変換データであって予め設定された基準ＡＤ変換データを用いて、前記第１符号化回路が出力するＡＤ変換データを、前記基準温度の時に出力される値となるように補正する補正回路と、
を備えることを特徴とする請求項１に記載のＡＤ変換装置。
【請求項３】
変換対象となる対象電圧及び前記指定電圧とは異なるように設定された基準電圧を交互に選択し、前記入力電圧として前記第１パルス遅延回路に供給する入力選択回路と、
前記入力電圧が前記指定電圧である場合に前記第１符号化回路にて検出されるＡＤ変換データであって予め設定された基準ＡＤ変換データ、及び前記入力選択回路により前記対象電圧の供給を受けた前記第１符号化回路が出力するＡＤ変換データ、前記基準電圧の供給を受けた前記第１符号化回路が出力するＡＤ変換データ、前記基準電圧が前記指定電圧である場合に前記第１符号化回路が出力するＡＤ変換データを用いて、前記対象電圧を算出する電圧算出回路と、
を備えることを特徴とする請求項１に記載のＡＤ変換装置。
【請求項４】
請求項１乃至請求項３のいずれか１項に記載のＡＤ変換装置を単位回路として、該単位回路を複数備えると共に、前記複数の単位回路の出力を加算する加算器を備え、前記加算器の出力をＡＤ変換データとして出力することを特徴とするＡＤ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続してなるパルス遅延回路を利用してＡＤ変換を行うＡＤ変換装置に関する。
【背景技術】
【０００２】
従来、デジタル回路で構成され高速なＡＤ変換を可能とするＡＤ変換装置として時間ＡＤ変換回路（ＴＡＤ）が知られている。
ここで図１５は、ＴＡＤ１０の構成の一例を示す図である。
【０００３】
図１５に示すように、ＴＡＤ１０は、入力電圧Ｖｉｎに応じた遅延時間でパルス信号を遅延させる複数の遅延ユニットをリング状に連結してなるリングディレイライン（ＲＤＬ：所謂パルス遅延回路）１１を備えている。なお、ＲＤＬ１１を構成する遅延ユニットは、一方の入力端にパルス信号ＰＡを受けて動作する一つ（初段）の否定論理積回路ＮＡＮＤと、パルス信号ＰＡを反転させて出力する多数（偶数個）のインバータＩＮＶとで構成されている。
【０００４】
また、ＴＡＤ１０は、ＲＤＬ１１を構成する遅延ユニットの最終段の出力レベルの反転回数から、ＲＤＬ１１内でのパルス信号の周回回数をカウントして、数値データを発生するカウンタ１２と、カウンタ１２から出力される数値データを、測定タイミングを表すパルス信号ＰＢのタイミングでラッチするラッチ回路１３と、ＲＤＬ１１を構成する遅延ユニットの出力をパルス信号ＰＢのタイミングで取り込み、その出力レベルからＲＤＬ１１内を周回中のパルス信号を抽出して、その位置を表す信号を発生するパルスセレクタ１４と、パルスセレクタ１４からの出力信号に対応した数値データを発生するエンコーダ１５と、ラッチ回路１３からの数値データを上位ビット，エンコーダ１５からの数値データを下位ビットとして入力し、下位ビットのデータと上位ビットのデータを加算することにより、パルス信号ＰＢの周期で決まる所定時間内にパルス信号が通過した遅延ユニット（ＮＡＮＤ、ＩＮＶ）の数を表す数値データＤＴを生成する信号処理回路１６とを備えている。
【０００５】
なお、パルス信号ＰＡ及びＰＢは外部の制御回路から供給され、ＴＡＤ１０は、パルス信号ＰＡが入力されてからパルス信号ＰＢが入力される期間までの入力電圧Ｖｉｎの平均値に相当するＡＤ変換データＤＴを出力する（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０５−２５９９０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、遅延ユニット（ＮＡＮＤ，ＩＮＶ）での遅延時間は、入力電圧Ｖｉｎに応じて変化するだけでなく、温度特性を有しており、一般に、温度が高いほど遅延時間が大きくなる。これに伴って、ＴＡＤ１０の入出力特性（入力電圧ＶｉｎからＡＤ変換データＤＴへの変換特性）も温度特性を有する。
【０００８】
ここで、図１６は、ＴＡＤ１０の入出力特性を、−４０℃，０℃，１００℃において測定した結果の一例を示すグラフである。
図１６に示すように、ＴＡＤ１０の入出力特性には、温度にかかわらず入出力特性が一定となる入力電圧Ｖｉｎが存在する。以下では、この入力電圧Ｖｉｎを温特ゼロ電圧Ｖｆという。
【０００９】
そして、温度変化によるＡＤ変換データＤＴのバラツキは、温特ゼロ電圧Ｖｆ付近では非常に小さなものとなるが、温特ゼロ電圧Ｖｆから離れるほど大きくなる。つまり、入力電圧Ｖｉｎが温特ゼロ電圧Ｖｆ付近で変化する場合には、温度特性の影響を抑制することが可能となる。
【００１０】
しかし、温特ゼロ電圧Ｖｆは、遅延ユニットを構成するＭＯＳトランジスタの閾値電圧などのＣＭＯＳプロセスによってある範囲内に決まることはわかっているものの、現時点では、製造プロセスで調整可能なパラメータを用いて、温特ゼロ電圧Ｖｆを所望の値にコントロールすることは困難であるという問題があった。
【００１１】
本発明は、上記問題点を解決するために、遅延ユニットの温度特性に基づくＡＤ変換データのバラツキを抑制するＡＤ変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するためになされた本発明のＡＤ変換装置は、入力電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続してなる第１パルス遅延回路を備えている。そして、第１符号化回路が、開始タイミング信号及び終了タイミング信号の供給を受け、開始タイミング信号が示す開始タイミングから終了タイミング信号が示す終了タイミングまでの測定時間の間に、第１パルス遅延回路にてパルス信号が通過する遅延ユニットの段数を検出し、その段数に対応した数値データをＡＤ変換データとして出力する。
【００１３】
この時、タイミング生成回路は、開始タイミング信号の供給を受け、第１パルス遅延回路の入力電圧が該入力電圧の許容電圧範囲内で指定された指定電圧である場合に、予め指定された指定段数だけパルス信号が遅延ユニットを通過するのに要する時間が、測定時間となるような終了タイミング信号を生成する。
【００１４】
ここで、指定段数をＮ、温度Ｔｍ１での遅延ユニットの遅延時間をＤ、温度Ｔｍ２での遅延ユニットの遅延時間をＤ＋ΔＤとする。
この場合、本発明では、温度がＴｍ１の時の測定時間ＴＷ（Ｔｍ１）は（１）式、温度がＴｍ２の時の測定時間ＴＷ（Ｔｍ２）は（２）式で表される。
【００１５】
ＴＷ（Ｔｍ１）＝Ｎ×Ｄ                              （１）
ＴＷ（Ｔｍ２）＝Ｎ×（Ｄ＋ΔＤ）                    （２）
ここで、簡単のために、入力電圧が指定電圧に等しい場合を考える。
【００１６】
まず、従来装置のように、測定時間が一定である場合を考えると、第１符号化回路が出力するＡＤ変換データＤＴは、温度Ｔｍ１の時には（３）式、温度Ｔｍ２の時には（４）式で表され両者は異なる値となる。但し、測定時間ＴＷ＝Ｎ×Ｄであるものとする。
【００１７】
ＤＴ（Ｔｍ１）＝ＴＷ／Ｄ＝Ｎ                        （３）
ＤＴ（Ｔｍ２）＝ＴＷ／（Ｄ＋ΔＤ）≠Ｎ              （４）
これに対して、本発明のＡＤ変換装置のように、温度に応じて測定時間も変化させた場合、第１符号化回路が出力するＡＤ変換データＤＴは、温度Ｔｍ１の時には（５）式、温度Ｔｍ２の時には（６）式で表され、温度によらず同じ値のＡＤ変換データを得ることができる。
【００１８】
ＤＴ（Ｔｍ１）＝ＴＷ（Ｔｍ１）／Ｄ＝Ｎ              （５）
ＤＴ（Ｔｍ２）＝ＴＷ（Ｔｍ２）／（Ｄ＋ΔＤ）＝Ｎ    （６）
このように本発明のＡＤ変換装置によれば、入力電圧が指定電圧である場合に、ＡＤ変換データの温度特性がゼロとなるため、指定電圧によって温度特性がゼロとなる電圧（温特ゼロ電圧）を簡単に調整することができる。
【００１９】
その結果、入力電圧が変化する範囲の中心電圧を指定電圧に設定することによって、遅延ユニットの温度特性に基づくＡＤ変換データのバラツキを抑制することができる。
本発明のＡＤ変換装置において、タイミング生成回路は、例えば、指定電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続してなり、これら遅延ユニットの遅延時間が第１パルス遅延回路を構成する遅延ユニットと同様の温度特性を有する第２パルス遅延回路と、開始タイミング後にパルス信号が指定段数目に通過する遅延ユニットの出力を選択して、終了タイミング信号として出力する選択回路とにより構成されていてもよい。
【００２０】
なお、第１パルス遅延回路を構成する遅延ユニットと、第２パルス遅延回路を構成する遅延ユニットの温度特性を揃えることは、例えば、両者を半導体集積回路の同一チップ上に構成することで簡単に実現することができる。
【００２１】
上述したように、本発明のＡＤ変換装置によれば、指定電圧によって温特ゼロ電圧を制御することができるものの、入力電圧が温特ゼロ電圧（指定電圧）から離れるほど、ＡＤ変換データの誤差が大きくなるため、入力電圧が比較的大きな電圧範囲で変化する場合には、温度変化によるＡＤ変換データのバラツキを抑制する効果が低減してしまう。
【００２２】
そこで、本発明のＡＤ変換装置は、更に、第２符号化回路が、予め設定された固定時間の間に、第２パルス遅延回路にてパルス信号が通過する遅延ユニットの段数を検出し、その段数に対応した数値データを温度と相関関係を有する温度データとして出力し、補正回路が、第２符号化回路にて検出された温度データ、及び予め設定された基準温度の時に第２符号化回路にて検出される温度データであって予め設定された基準温度データ、入力電圧が指定電圧である時に第１符号化回路にて検出されるＡＤ変換データであって予め設定された基準ＡＤ変換データを用いて、第１符号化回路が出力するＡＤ変換データを、基準温度の時に出力される値となるように補正するように構成されていてもよい。
【００２３】
つまり、温度変化によって遅延ユニットの遅延時間が変化すると、固定時間の間にパルス信号が通過する遅延ユニットの段数、即ち、第２符号化回路で得られる数値データである温度データは変換する。
【００２４】
従って、温度データはが基準温度データに対してどの程度変化しているかがわかれば、現在の温度（遅延ユニットの遅延時間）を推定することができ、それに応じてＡＤ変換データを補正することで、より温度誤差の少ないＡＤ変換データを得ることができる。
【００２５】
使用する入力電圧の全電圧範囲に渡って、温度特性誤差を改善することができる。
ところで、ＡＤ変換データは、入力電圧の大きさを表しているが、何ボルトであるかを直接的に表しているわけではないため、各種制御に用いる場合には、電圧値に変換する必要がある。そして、電圧値は、上述の補正回路によりＡＤ変換データを補正したあと、その補正されたＡＤ変換データを電圧値に変換してもよいが、補正されたＡＤ変換データを求めることなく、第１符号化回路が出力するＡＤ変換データから直接電圧値を求めてもよい。
【００２６】
この場合、具体的には、第１パルス遅延回路への入力電圧として、入力選択回路が、変換対象となる対象電圧、及び指定電圧とは異なるように設定された基準電圧を交互に供給し、入力電圧が指定電圧である場合に第１符号化回路にて検出されるＡＤ変換データであって予め設定された基準ＡＤ変換データ、及び入力選択回路により対象電圧の供給を受けた第１符号化回路が出力するＡＤ変換データ、基準電圧の供給を受けた第１符号化回路が出力するＡＤ変換データ、基準電圧が指定電圧である場合に第１符号化回路が出力するＡＤ変換データを用いて、電圧算出回路が対象電圧の大きさを算出する。
【００２７】
つまり、指定電圧に対するＡＤ変換データと基準電圧に対するＡＤ変換データとにより、基準電圧に対するＡＤ変換データを取得した時の入出力特性が推定されるため、その推定される入出力特性を用いて、対象電圧のＡＤ変換データから電圧値を求めることができる。  このように構成された本発明のＡＤ変換装置によれば、補正回路を用いて補正されたＡＤ変換データを求めることなく、温度特性の影響を除去した電圧値を求めることができる。
【００２８】
また、本発明のＡＤ変換装置は、請求項１乃至請求項４に記載のＡＤ変換装置を単位回路として複数備えると共に、単位回路の出力を加算する加算器を備え、加算器の出力をＡＤ変換データとして出力するように構成されていてもよい。
【００２９】
この場合、単位回路の数を増やすほど、ＡＤ変換の分解能を向上させることができる。
【図面の簡単な説明】
【００３０】
【図１】第１実施形態のＡＤ変換装置の全体構成を示すブロック図である。
【図２】デジタル制御発振器（ＤＣＯ）の構成を示すブロック図であり、（ａ）が全体構成、（ｂ）がその一部であるクロック生成回路の構成を示すものである。
【図３】ＤＣＯが生成するサンプリングクロック、ＡＤ変換装置の動作を示すタイミング図である。
【図４】ＡＤ変換装置の入出力特性を示すグラフである。
【図５】第２実施形態のＡＤ変換装置の全体構成を示すブロック図である。
【図６】ＡＤ変換装置の動作を示すタイミング図である。
【図７】第３実施形態のＡＤ変換装置の全体構成を示すブロック図である。
【図８】ＤＣＯ＆ＴＤＣの構成を示すブロック図である。
【図９】ＡＤ変換装置の動作を示すタイミング図である。
【図１０】温度データＤＴＡの特性を示すグラフである。
【図１１】ＡＤ変換装置の入出力特性、及び補正処理による効果を示すグラフである。
【図１２】第４実施形態のＡＤ変換装置の全体構成を示すブロック図である。
【図１３】センサ算出処理部が実行する処理の内容を理解するための説明図である。
【図１４】第５実施形態のＡＤ変換装置の全体構成を示すブロック図である。
【図１５】時間ＡＤ変換回路（ＴＡＤ）の構成を示すブロック図である。
【図１６】ＴＡＤの入出力特性を示すグラフである。
【発明を実施するための形態】
【００３１】
以下に本発明の実施形態を図面と共に説明する。
［第１実施形態］
＜全体構成＞
図１は、ＡＤ変換装置１の全体構成を示すブロック図である。
【００３２】
図１に示すようにＡＤ変換装置１は、パルス信号ＰＡがハイレベルの時に動作し、サンプリングクロックＣＫのタイミングで、入力電圧Ｖｉｎに応じた数値データ（ＡＤ変換データ）ＤＴを生成するＴＡＤ１０と、パルス信号ＰＡがハイレベルである間、周期データＤｐにより指定された周期を有するサンプリングクロックＣＫを発生させるデジタル制御発振器（ＤＣＯ）２０とを備えており、これらは半導体集積回路の同一チップ上に構成されている。
【００３３】
ＴＡＤ１０は、測定タイミングを表すパルス信号ＰＢの代わりにサンプリングクロックＣＫを用いていること以外は、図１４に従来装置として示したものと同様の構成を有するものであるため、説明を省略する。
【００３４】
図２は、ＤＣＯ２０の構成図であり、（ａ）が全体構成を示すブロック図（一部回路図を含む）、（ｂ）がその一部であるクロック生成回路の構成を示すブロック図である。
図２（ａ）に示すように、ＤＣＯ２０は、一方の入力端にパルス信号ＰＡを受けて動作する１つの否定論理積回路ＮＡＮＤと、入力信号の信号レベルを反転させて出力する多数（偶数個）のインバータＩＮＶとをリング状に連結してなるリングディレイライン（ＲＤＬ：所謂パルス遅延回路）２１と、ＲＤＬ２１を構成する各遅延ユニット（即ち否定論理積回路ＮＡＮＤ及びインバータＩＮＶ）の出力に基づいて、周期データＤｐによって規定される周期を有したサンプリングクロックＣＫを生成するクロック生成回路２２とを備えている。
【００３５】
なお、ＲＤＬ２１は、ＴＡＤ１０を構成するＲＤＬ１１と同様に構成されている。即ち、ＲＤＬ２１を構成する遅延ユニットは、駆動電圧や温度に対する遅延時間の特性がＲＤＬ１１を構成する遅延ユニットと同一となるように構成されている。但し、ＲＤＬ２１では、遅延ユニットの駆動電圧として、入力電圧Ｖｉｎの許容電圧範囲内で設定される一定の指定電圧Ｖ＿DCOを印加するように構成されている。
【００３６】
図２（ｂ）に示すように、クロック生成回路２２は、選択値ＰＳに従って遅延ユニットの出力のいずれか一つを選択して出力するパルスセレクタ２３と、周回数データＳにプリセットされるカウント値を、初段の遅延ユニットの出力の立ち上がりエッジ及び立ち下がりエッジのタイミングでダウンカウントするダウンカウンタ２４とを備えている。
【００３７】
ダウンカウンタ２４は、カウントアウトするとサンプリングクロックＣＫが出力されるまでの間アクティブレベルとなるカウントアウト信号ＣＯを出力し、サンプリングクロックＣＫが出力されたタイミングで、カウント値が周回数データＳにプリセットされるように構成されている。
【００３８】
また、クロック生成回路２２は、カウントアウト信号ＣＯがアクティブレベルの時にパルスセレクタの出力が変化するタイミングで、パルス遅延回路をパルス信号が１周するのに要する時間より短く設定された一定期間の間ハイレベルとなるパルス信号を、サンプリングクロックＣＫとして出力するパルス発生回路２５と、周期データＤｐをＲＤＬ２１の遅延ユニットの数Ｘで割った値の商を周回数データＳ、余りを初期位置データＲとして出力する割算器２６と、初期位置データＲと選択値ＰＳとをｍｏｄＸ（ｍｏｄは剰余演算を表す）で加算する加算器２７と、加算器２７の出力を、パルス発生回路２５の出力、即ちサンプリングクロックＣＫでラッチし、そのラッチした値を位置データＰＳとしてパルスセレクタ２３に供給するラッチ回路２８とを備えている。
【００３９】
つまり、クロック生成回路２２は、ＲＤＬ２１を周回するパルス信号が周期データＤｐで表される段数分の遅延ユニットを通過するのに要する時間を周期Ｔ＿ＣＫとするサンプリングクロックＣＫを出力するように構成されている。
【００４０】
＜動作＞
図３は、ＤＣＯ２０が発生させるサンプリングクロックＣＫ、及びＡＤ変換装置１の動作を模式的に示した説明図である。
【００４１】
ＤＣＯ２０は、パルス信号ＰＡがハイレベルである間、周期Ｔ＿ＣＫサンプリングクロックＣＫを出力する。なお、指定電圧Ｖ＿DCOを一定値にすると、周囲温度がＴｍの時の遅延ユニットでの遅延時間をＤＬ｛Ｔｍ｝とすると、周期Ｔ＿ＣＫは（７）式で表される。
【００４２】
Ｔ＿ＣＫ＝ＤＬ×Ｄｐ                              （７）
但し、遅延時間ＤＬ｛Ｔｍ｝は温度によって変化するため、周期Ｔ＿ＣＫも温度によって変化し、具体的には、図示されているように、周期Ｔ＿ＣＫは、温度が低いほど短く、温度が高いほど長くなる。
【００４３】
ここで図４は、指定電圧をＶ＿DCO＝２．０Ｖに設定した時の、入力電圧Ｖｉｎに対するＡＤ変換データＤＴの変換特性（ＡＤ変換装置１の入出力特性）を、周囲温度が−４０℃，０℃，１００℃の場合について示したグラフである。
【００４４】
ＴＡＤ１０のＲＤＬ１１を構成する遅延ユニットでの遅延時間は、温度によって変化するが、その変化に応じた分だけ、サンプリングクロックＣＫの周期Ｔ＿ＣＫ、即ち、ＴＡＤ１０での測定時間も変化させている。
【００４５】
このため、ＡＤ変換装置１の入出力特性は、図４に示すように、入力電圧Ｖｉｎが指定電圧Ｖ＿DCOと等しい時には、温度によらず常に同じ値のＡＤ変換データＤＴが得られ（即ち、指定電圧Ｖ＿DCOが温特ゼロ電圧Ｖｆとなり）、入力電圧Ｖｉｎが指定電圧Ｖ＿DCOから離れるほど、温度によるＡＤ変換データのばらつきが大きなものとなる。
【００４６】
＜効果＞
以上説明したように、ＡＤ変換装置１によれば、指定電圧Ｖ＿DCOにより、入出力特性の温特ゼロ電圧Ｖｆを任意に調整することができる。
【００４７】
このため、入力電圧Ｖｉｎの電圧が変化する範囲の中心付近で温度特性がゼロとなるように指定電圧Ｖ＿DCOを設定することで、温度によるＡＤ変換データＤＴのばらつきを抑制することができる。
【００４８】
なお、本実施形態において、ＲＤＬ１１が第１パルス遅延回路、ＴＡＤ１０のＲＤＬ１１以外の構成が第１符号化回路、ＤＣＯ２０がタイミング生成回路、ＲＤＬ２１が第２パルス遅延回路、クロック生成回路２２が選択回路に相当する。また、パルス信号ＰＡが開始タイミング信号、サンプリングクロックＣＫが終了タイミング信号、周期データＤｐの値が指定段数に相当する。
【００４９】
［第２実施形態］
次に、第２実施形態について説明する。
＜構成＞
図５は、本実施形態のＡＤ変換装置２の全体構成を示すブロック図である。
【００５０】
ＡＤ変換装置２は、ＡＤ変換装置１のものと同様に構成されたＴＡＤ１０及びＤＣＯ２０に加え、外部から供給されるシステムクロックＳＣＫ及びＤＣＯ２０が生成するサンプリングクロックＣＫのうち、少なくとも一方がハイレベルの時にハイレベルとなる信号を出力する論理和回路３０と、論理和回路３０の出力を分周することでＴＡＤ１０及びＤＣＯ２０に供給するパルス信号ＰＡを生成する分周回路３１と、ＴＡＤ１０が出力するＡＤ変換データＤＴをシステムクロックＳＣＫに従ってラッチすることで、システムクロックＳＣＫに同期したＡＤ変換データＤＴｓを生成するラッチ回路３２とを備えている。
【００５１】
なお、システムクロックＳＣＫは、水晶発振子などを用いて生成され温度によらず安定した周期を有するものである。
但し、システムクロックＳＣＫは、周期データＤｐが許容最大値であり且つＤＣＯ２０のＲＤＬ２１を構成する遅延ユニットの遅延が最大となる状況（動作を保証する最高温度の環境）である時にＤＣＯ２０が生成するサンプリングクロックＣＫの周期Ｔ＿ＣＫより十分に長い周期（例えば、１．５倍以上）を有するものが用いられる。
【００５２】
＜動作＞
図６は、ＡＤ変換装置２の動作を示すタイミング図である。
なお、周期データＤｐは、パルス信号ＰＡが立ち上がったあと、システムクロックＳＣＫの半周期より長く、一周期より短いタイミングでサンプリングクロックＣＫのパルスが出力されるように設定される。
【００５３】
これにより、分周回路３１は、システムクロックＳＣＫの立ち上がりエッジからサンプリングクロックＣＫの立ち上がりエッジまでの間ハイレベルとなり、その後再びサンプリングエッジの立ち上がりエッジまでロウレベルとなるパルス信号ＰＡを生成する。
【００５４】
なお、パルス信号ＰＡがロウレベルの時に、ＤＣＯ２０の内部状態がリセットされるため、パルス信号ＰＡがハイレベルとなる期間（即ち、ＴＡＤ１０の測定時間）は、常に、周期データＤｐで表された段数分だけ遅延ユニットをパルス信号が通過するのに要する期間と等しくなる。
【００５５】
また、ラッチ回路３２からは、システムクロックＳＣＫに同期して、１クロック前に測定したＡＤ変換データＤＴｓが出力されることになる。
＜効果＞
以上説明したように、ＡＤ変換装置２によれば、ＡＤ変換装置１と同様に、指定電圧Ｖ＿DCOにより、入出力特性の温特ゼロ電圧Ｖｆを任意に調整することができるため、指定電圧Ｖ＿DCOを適宜設定することにより、温度によるＡＤ変換データＤＴのばらつきを抑制することができる。
【００５６】
また、ＡＤ変換装置２によれば、システムクロックＳＣＫの立ち上がりエッジ（測定期間の開始タイミング）でハイレベルにしたパルス信号ＰＡを、サンプリングクロックＣＫの立ち上がりエッジ（測定期間の終了タイミング）でロウレベルに戻すようにされている。これにより、測定期間毎にＴＡＤ１０の内部状態がリセットされるため、ＡＤ変換データＤＴとして、前回の測定期間で得られた値を初期値とした累積値ではなく、測定期間毎に独立した値を得ることができる。
【００５７】
［第３実施形態］
次に第３実施形態について説明する。
＜構成＞
図７は、本実施形態のＡＤ変換装置３の全体構成を示すブロック図である。
【００５８】
ＡＤ変換装置３は、第２実施形態のＡＤ変換装置２と比較して、一部構成が異なるだけであるため、この相違する点を中心に説明する。
ＡＤ変換装置３は、ＡＤ変換装置２のものと同様に構成されたＴＡＤ１０，論理和回路３０，分周回路３１を備えている。
【００５９】
また、ＡＤ変換装置３は、サンプリングクロックＣＫだけを生成するＤＣＯ２０の代わりに、サンプリングクロックＣＫ及び周囲温度に応じた値を示す温度データＤＴＡを生成するＤＣＯ＆ＴＤＣ４０を備えると共に、ラッチ回路３２の代わりに、ＴＡＤ１０から出力されるＡＤ変換データＤＴを、ＤＣＯ＆ＴＤＣ４０から出力される温度データＤＴＡを用いて補正し、補正されたＡＤ変換データＤＴＢを出力する補正処理部３３を備え、ラッチ回路３２は、補正処理部３３が出力するＡＤ変換データＤＴＢをラッチすることで、システムクロックＳＣＫに同期したＡＤ変換データＤＴＢｓを生成するように構成されている。
【００６０】
更に、ＡＤ変換装置３は、システムクロックＳＣＫの周波数を倍にした逓倍クロックＳＣＫ１を生成して、ＤＣＯ＆ＴＤＣ４０に供給する逓倍回路３４を備えている。
＜ＤＣＯ＆ＴＤＣ＞
ここで、図８は、ＤＣＯ＆ＴＤＣ４０の構成を示すブロック図、図９はＡＤ変換装置３各部の動作を示すタイミング図である。
【００６１】
図８に示すようにＤＣＯ＆ＴＤＣ４０は、ＤＣＯ２０を構成するＲＤＬ２１，クロック生成回路２２と同様に構成されたＲＤＬ４１，クロック生成回路４２に加えて、ＴＡＤ１０を構成するカウンタ１２，ラッチ回路１３，パルスセレクタ１４，エンコーダ１５，信号処理回路１６と同様に構成されたカウンタ４３，ラッチ回路４４，パルスセレクタ４５，エンコーダ４６，信号処理回路４７を備えている。
【００６２】
つまり、ＤＣＯ＆ＴＤＣ４０を構成する各部位のうち、ＲＤＬ４１，クロック生成回路４２からなる部位（以下「ＤＣＯ部位」という）は、ＤＣＯ２０と同様に動作することによって、サンプリングクロックＣＫを生成し、クロック生成回路４２以外からなる部位（以下「ＴＤＣ部位」という）は、ＴＡＤ１０と同様に動作することによって温度データＤＴＡを生成するように構成されている。
【００６３】
但し、ＴＤＣ部位を構成するＲＤＬ４１の駆動電圧は入力電圧Ｖｉｎではなく指定電圧Ｖ＿DCOである。また、ＴＤＣ部位を構成するラッチ回路４３，パルスセレクタ４５は、サンプリングクロックＣＫ（パルス信号ＰＢ）ではなく、逓倍クロックＳＣＫ１に従って動作するように構成されており、これに伴い信号処理回路４７は、図９に示すように、システムクロックＳＣＫの半周期毎に、温度データＤＴＡを出力するようにされている。
【００６４】
なお、ＲＤＬ４１は、パルス信号ＰＡの信号レベルに従い、システムクロックＳＣＫがハイレベルである半周期では、その全期間に渡って動作し続けるが、システムクロックＳＣＫがロウレベルである半周期では、システムクロックＳＣＫの立ち上がりエッジのタイミングで動作を停止する。このため信号処理回路４７がシステムクロックＳＣＫの半周期毎に出力するデータのうち、前者の半周期を測定期間として得られたデータをのみを温度データＤＴＡとして用い、後者の半周期を測定期間として得られたデータは無効データとする。
【００６５】
従って、温度データＤＴＡの測定期間は、ＡＤ変換データＤＴの測定期間とは異なり、温度によって長さが変化せず常に一定の長さ（システムクロックＳＣＫの半周期、即ち逓倍クロックＳＣＫ１の一周期）となる。従って、測定期間が一定であれば、温度変化によってＲＤＬ４１を構成する遅延ユニットの遅延時間が変化することにより温度データＤＴＡも変化する。
【００６６】
具体的には、温度データＤＴＡは、図１０に示すように、温度データＤＴＡは、温度が高いほど小さな値、温度が低いほど大きな値となる。従って、予め設定された基準温度Ｔｍ０の時の温度データＤＴＡ｛Ｔｍ０｝を基準温度データとすると、その時々で検出される温度データＤＴＡが基準温度データＤＴＡ｛Ｔｍ０｝からどの程度ずれているかがわかれば、温度データＤＴＡが検出された時の温度を推定することが可能となる。
【００６７】
＜補正処理部＞
補正処理部３３では、（８）式を用いて補正されたＡＤ変換データＤＴＢを求める。
【００６８】
【数１】
0005472243.tif 000002
【００６９】
但し、ＤＴ｛Ｖｉｎ＝Ｖｆ｝は、温特ゼロ電圧Ｖｆ（＝Ｖ＿DCO）の時に得られるＡＤ変換データＤＴである基準ＡＤ変換データ、Ｋ（ＴＲ）は、温度との相関を有する値ＴＲ（＝ＤＴＡ｛Ｔｍ０｝／ＤＴＡ）に応じて設定される調整係数である。また、ＤＴ｛Ｔｍ０｝，ＤＴ｛Ｖｉｎ＝Ｖｆ｝は定数であり、Ｋ（ＴＲ）は、ＴＲの値から予め用意された関数又はテーブルを用いて設定される値である。なお、ＴＲ（基準温度データＤＴＡ｛Ｔｍ０｝と測定された温度データＤＴＡとの比）が、温度データＤＴＡを測定した時の温度と相関関係を有することは、図１０に示した温度データＤＴＡの特性から明らかである。また、Ｋ（ＴＲ）は、ＴＲ＝１の場合は１であり、ＴＲ＜１の場合はＴＲが小さいほど１より大きな値となり、ＴＲ＞１の場合はＴＲが大きいほど１より小さな値となる。
【００７０】
ここで、図１１は、補正処理部３３が実行する補正処理の内容、即ち（８）式の意味を理解するための説明図であり、（ａ）は、ＴＡＤ１０の入出力特性が温度Ｔｍ０，Ｔｍ１，Ｔｍ２（但し、Ｔｍ１＜Ｔｍ０＜Ｔｍ２）によって変化する様子を模式的に示したグラフ、（ｂ）は補正処理部３３の補正の効果を示す説明図である。
【００７１】
図１１（ａ）に示すように、ＡＤ変換装置３の入出力特性は、温度によって変化するが、入力電圧Ｖｉｎが温特ゼロ電圧Ｖｆ（＝Ｖ＿DCO）に等しい時は、温度によらず基準ＡＤ変換データＤＴ｛Ｖｉｎ＝Ｖｆ｝が得られる。そして、入出力特性の傾きは、温度が高いほど小さく、温度が低いほど大きくなる。
【００７２】
つまり、（８）式は、測定されたＡＤ変換データと基準ＡＤ変換データとの差分（ＤＴ−ＤＴ｛Ｖｉｎ＝Ｖｆ｝）を、その差分に調整係数Ｋ（ＴＲ）を乗じることによって、図１１（ｂ）に示すように、基準温度Ｔｍ０の時に得られる値となるように補正するものである。
【００７３】
＜効果＞
以上説明したようにＡＤ変換装置３によれば、入力電圧Ｖｉｎが温特ゼロ電圧Ｖｆ（＝Ｖ＿DCO）から大きく外れている場合でも、温度によるばらつきが抑制された精度のよいＡＤ変換データＤＴＢを得ることができる。
【００７４】
なお、本実施形態において、カウンタ４３，ラッチ４４，パルスセレクタ４５，エンコーダ４６，信号処理回路４７が第２符号化回路、補正処理部３３が補正回路に相当する。また、逓倍クロックＣＫ１の１周期の長さが固定時間に相当する。
【００７５】
［第４実施形態］
次に第４実施形態について説明する。
＜構成＞
図１２は、本実施形態のＡＤ変換装置４の全体構成を示すブロック図である。
【００７６】
ＡＤ変換装置４は、第２実施形態のＡＤ変換装置２からラッチ回路３２を省略した構成を有するＤＣＯ＆ＴＡＤ２ａと、ＤＣＯ＆ＴＡＤ２ａへの入力電圧Ｖｉｎとして、ＡＤ変換の対象となるセンサ電圧Ｖｓ又は指定電圧Ｖ＿DCOとは異なった値に設定される基準電圧Ｖｒのいずれかを選択信号ＳＥＬに従って選択し、入力電圧ＶｉｎとしてＤＣＯ＆ＴＡＤ２ａに供給するセレクタ３５と、入力電圧Ｖｉｎとしてセンサ電圧Ｖｓが供給されている時にＤＣＯ＆ＴＡＤ２ａから出力されるＡＤ変換データＤＴ｛Ｖｉｎ＝Ｖｓ｝と、入力電圧Ｖｉｎとして基準電圧Ｖｒが供給されている時にＤＣＯ＆ＴＡＤ２ａから出力されるＡＤ変換データＤＴ｛Ｖｉｎ＝Ｖｒ｝とを用いて、ＡＤ変換データＤＴ｛Ｖｉｎ＝Ｖｓ｝をセンサ電圧Ｖｓの大きさに換算したセンサ電圧値ＤＴ＿Ｖｓを算出するセンサ電圧算出処理部３６とを備えている。
【００７７】
なお、選択信号ＳＥＬによりセレクタ３５は、センサ電圧Ｖｓに関するＡＤ変換データＤＴ｛Ｖｉｎ＝Ｖｓ｝を１回だけ又は複数回連続して求める通常測定期間と、基準電圧Ｖｒに関するＡＤ変換データＤＴ｛Ｖｉｎ＝Ｖｒ｝を１回だけ又は複数回連続して求める基準測定期間とが交互に切り替わるように制御される。
【００７８】
＜センサ電圧算出処理部＞
センサ電圧算出処理部３６では、（９）式を用いてセンサ電圧値ＤＴ＿Ｖｓを求める。
【００７９】
【数２】
0005472243.tif 000003
【００８０】
ここで図１３は、センサ電圧算出処理部３６が実行する算出処理の内容、即ち（９）式の意味を理解するための説明図であり、具体的には、図１１（ａ）と同様に、ＴＡＤ１０の入出力特性が温度Ｔｍ０，Ｔｍ１，Ｔｍ２（但し、Ｔｍ１＜Ｔｍ０＜Ｔｍ２）によって変化する様子を模式的に示したグラフである。
【００８１】
測定時の温度がＴｍ１であったとすると、ＡＤ変換データＤＴ｛Ｖｉｎ＝Ｖｓ｝，ＤＴ｛Ｖｉｎ＝Ｖｒ｝及び基準ＡＤ変換データＤＴ｛Ｖｉｎ＝Ｖｆ｝は、図１３に示すように、いずれも温度がＴｍ１の時の入出力特性上の点となる。これら３点のＡＤ変換データに対応する電圧値のうち、ＶｆとＶｒについては既知であり、Ｖｓのみが未知であるため、入出力特性が直線であるとみなせるのであれば、比例関係を用いることで得られた（９）式からＶｓ（センサ電圧値ＤＴ＿Ｖｓ）を求めることができる。
【００８２】
＜効果＞
以上説明したように、ＡＤ変換装置４によれば、補正されたＡＤ変換データＤＴＢを求めることなく、センサ電圧値ＤＴ＿Ｖｓを直接求めることができるため、センサ電圧値ＤＴ＿Ｖｓの算出に要する処理量を削減することができる。
【００８３】
なお、本実施形態において、セレクタ３５が入力選択回路、センサ電圧算出処理部３６が電圧算出回路に相当する。また、センサ電圧Ｖｓが対象電圧に相当する。
［第５実施形態］
次に第５実施形態について説明する。
【００８４】
＜構成＞
図１４は、本実施形態のＡＤ変換装置５の全体構成を示すブロック図である。
ＡＤ変換装置５は、同じ入力電圧ＶｉｎをＡＤ変換する複数の単位回路５０と、各単位回路５０からの出力を加算してＡＤ変換データＤＴを生成する加算器５１とを備えている。
【００８５】
なお、単位回路５０は、上述したＡＤ変換装置１〜４のいずれかからなり、全ての単位回路５０が同じＡＤ変換装置で構成されていている。
＜効果＞
このように構成されたＡＤ変換装置５によれば、単一の単位回路５０からなるＡＤ変換装置と比較して、ＡＤ変換データＤＴの分解能を向上させることができる。
【００８６】
［他の実施形態］
以上、本発明のいくつかの実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、様々な態様にて実施することが可能である。
【００８７】
例えば、第４実施形態のＡＤ変換装置４では、ＤＣＯ＆ＴＡＤ２ａとして、ＡＤ変換装置２からラッチ回路３２を省略したもの用いたが、代わりに、ＡＤ変換装置１を用いてもよい。
【００８８】
第５実施形態のＡＤ変換装置５では、全ての単位回路５０が同じＡＤ変換で構成されているが、単位回路５０毎に異なるＡＤ変換装置で構成されていてもよい。
また、ＡＤ変換装置５を構成する全ての単位回路５０が、同じＡＤ変換装置からなる場合、ラッチ回路３２（単位回路５０がＡＤ変換装置２，３の場合）、補正処理部３３（単位回路５０がＡＤ変換装置３の場合）、セレクタ３５及びセンサ電圧算出処理部３６（単位回路５０がＡＤ変換装置４の場合）は、そのまま単位回路５０毎に設けてもよいし、加算器５１の後段に一つだけ設けてもよい。
【符号の説明】
【００８９】
１，２，３，４…ＡＤ変換装置  ２ａ…ＤＣＯ＆ＴＡＤ  １０…時間ＡＤ変換回路（ＴＡＤ）  １１，２１，４１…リングディレイライン（ＲＤＬ）  １２，４３…カウンタ  １３，４４…ラッチ回路  １４，４５…パルスセレクタ  １５，４６…エンコーダ  １６，４７…信号処理回路  ２０…デジタル制御発振器（ＤＣＯ）  ２２…クロック生成回路  ２３…パルスセレクタ  ２４…ダウンカウンタ  ２５…パルス発生回路  ２６…割算器  ２７，５１…加算器  ３０…論理和回路  ３１…分周回路  ３２…ラッチ回路  ３３…補正処理部  ３４…逓倍回路  ３５…セレクタ  ３６…センサ電圧算出処理部  ４０…ＤＣＯ＆ＴＤＣ  ５０…単位回路
【図１】
0005472243.tif 000004
【図２】
0005472243.tif 000005
【図３】
0005472243.tif 000006
【図４】
0005472243.tif 000007
【図５】
0005472243.tif 000008
【図６】
0005472243.tif 000009
【図７】
0005472243.tif 000010
【図８】
0005472243.tif 000011
【図９】
0005472243.tif 000012
【図１０】
0005472243.tif 000013
【図１１】
0005472243.tif 000014
【図１２】
0005472243.tif 000015
【図１３】
0005472243.tif 000016
【図１４】
0005472243.tif 000017
【図１５】
0005472243.tif 000018
【図１６】
0005472243.tif 000019