(57)【特許請求の範囲】
【請求項１】
基板上に第一の金属膜を形成し、
第一のフォトレジストを用いて前記金属膜をエッチングしゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にＩ型半導体層を形成し、
前記Ｉ型半導体層上に一導電性を付与する不純物元素を含む半導体層を形成し、
第一の裏面露光を行って第二のフォトレジストを形成し、
前記第二のフォトレジストを用いて前記Ｉ型半導体層および前記一導電性を付与する不純物元素を含む半導体層をエッチングして島状に形成し、
前記基板上に第二の金属膜を形成し、
第一の多階調マスクを用いて第三のフォトレジストを形成し、
前記第三のフォトレジストを用いて前記第二の金属膜、前記一導電性を付与する不純物元素を含む半導体層および前記Ｉ型半導体層をエッチングし、
前記第三のフォトレジストをアッシングし、
アッシングされた前記第三のフォトレジストを用いて前記第二の金属膜をエッチングし、ソース電極およびドレイン電極を形成し、
アッシングされた前記第三のフォトレジストを用いて前記一導電性を付与する不純物元素を含む半導体層および前記Ｉ型半導体層をエッチングし、チャネル領域、ソース領域およびドレイン領域を形成し、
第二の多階調マスクを用いて第四のフォトレジストを形成し、
前記第四のフォトレジストを用いて前記第四のフォトレジストで覆われていない前記ゲート絶縁膜をエッチングしてコンタクトホールを形成し、
前記第四のフォトレジストをアッシングし、
前記基板上に導電膜を形成し、
前記第四のフォトレジストを除去することにより画素電極を形成し、
前記基板上に保護膜を形成し、
第二の裏面露光を行い前記保護膜上に第五のフォトレジストを形成し、
前記第五のフォトレジストをリフロー処理し、
リフロー処理された前記第五のフォトレジストを用いて前記保護膜をエッチングする半導体装置の作製方法。
【請求項２】
請求項１において、前記第一、第二の多階調マスクはハーフトーンマスク又はグレイトーンマスクであることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または２において、前記第一の裏面露光は光が前記Ｉ型半導体層と前記一導電性を付与する不純物元素を含む半導体層を通過して行われることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、前記Ｉ型半導体層はＩ型アモルファスシリコン層であることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記画素電極は透明導電膜であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関し、特に、アクティブマトリクス型表示装置の作製方法に関するものである。
【背景技術】
【０００２】
従来、液晶テレビ、パーソナルコンピュータのディスプレイ、携帯電話等、広く普及している表示装置の多くに、アモルファスシリコンを用いたＴＦＴをスイッチング素子として利用した液晶表示装置が用いられている。絶縁表面を有する基板上に形成された半導体薄膜を用いてＴＦＴを構成する技術が注目されている。ＴＦＴはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発されている。
【０００３】
アモルファスシリコンを用いたＴＦＴは、従来、５枚以上のフォトマスクを用い、フォトリソグラフィ工程によって積層構造が形成されていた。以前から、そのようなフォトマスクを用いたフォトリソグラフィ工程の削減が望まれていた。従来、フォトマスクを用いたフォトリソグラフィ工程の回数の削減をしたものとして特許文献１および特許文献２が知られている。
【０００４】
図１０は従来のアモルファスシリコンを用いたＴＦＴの構成図である。
【０００５】
その製造工程を説明する。ゲート電極５０１はガラス基板５００上に成膜され、１枚目のフォトマスクを用いたフォトリソグラフィ工程で作製される。
【０００６】
ゲート絶縁膜５０２、Ｉ型アモルファスシリコン層５０３およびｎ＋型アモルファスシリコン層５０４を成膜する。Ｉ型アモルファスシリコン層５０３およびｎ＋型アモルファスシリコン層５０４は、２枚目のフォトマスクを用いたフォトリソグラフィ工程で島状領域とされる。
【０００７】
ソース電極５０８およびドレイン電極５０９が成膜され、３枚目のフォトマスクを用いたフォトリソグラフィ工程で作製される。その際、フォトレジストをそのまま利用し、ｎ＋型アモルファスシリコン層をエッチングしチャネル領域５０５、ソース領域５０６、ドレイン領域５０７を形成する。
【０００８】
保護膜５１０を成膜し、４枚目のフォトマスクを用いたフォトリソグラフィ工程で画素電極５１１とのコンタクトホールが形成される。
【０００９】
インジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を成膜し、５枚目のフォトマスクを用いたフォトリソグラフィ工程で画素電極５１１が形成される。
【特許文献１】特開２０００−１３１７１９号公報
【特許文献２】特開２００３−４５８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
フォトマスクを用いたフォトリソグラフィ工程は、フォトレジストの塗布、プリベーク、金属フォトマスクを用いた露光工程、現像工程、ポストベーク、エッチング工程、レジスト剥離工程等からなる。これらに加えて洗浄工程や検査工程など、多数の工程が一つのフォトリソグラフィ工程に含まれる。
【００１１】
従って、従来の５枚フォトマスクプロセスを実施することはこれらを５回繰り返すことになるため、製造工程におけるスループットや製造コストを増大させる大きな要因となっていた。このため、フォトマスク数の削減は、製造時間および製造コストの削減を意味し、待ち望まれていた。量産という観点からも、フォトマスク数の削減は大きな課題であった。また、工程数の削減も課題の一つとする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明ではチャネルエッチ型ボトムゲートＴＦＴ構造を採用し、ゲート配線を利用し裏面露光しフォトレジストを選択的に露光し所望のパターンのフォトレジストを形成し、さらに多階調マスクとしてハーフトーンマスク又はグレイトーンマスクを利用することを特徴とする。また、ハーフトーンマスク又はグレイトーンマスクを利用するリフトオフ工程及びフォトレジストをリフロー処理する工程を特徴とする。リフトオフ工程とは、目的とするパターン以外のパターンを、基板上にフォトレジスト等で構成し、目的薄膜を成膜後、フォトレジストと重なる不要部分をフォトレジストと共に除去し、目的とするパターンを残す方法である。リフロー処理とは、基板上のフォトレジストを加熱処理又は薬剤処理し、加工する工程のことである。また、リフトオフ工程とマスクアライメントの組み合わせを繰り返すことにより、部分的に膜厚の異なるパターン、又は部分的に異なる物質の薄膜パターニングが可能となる。
【００１３】
本発明の構成は、基板上に第一の金属膜を形成し、第一のフォトレジストを用いて金属膜をエッチングしゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上にＩ型半導体層を形成し、Ｉ型半導体層上にｎ＋型半導体層を形成し、裏面露光を行い第二のフォトレジスト形成し、第二のフォトレジスト用いてＩ型半導体層およびｎ＋型半導体層を島状領域とし、ｎ＋型半導体層上に第二の金属膜を形成し、多階調マスクを用いて第三のフォトレジストを形成し、第三のフォトレジストを用いて第二の金属膜、ｎ＋型半導体層およびＩ型半導体層をエッチングし、第三のフォトレジストをアッシングし、アッシングされた第三のフォトレジストを用いて第二の金属膜をエッチングし、ソース電極およびドレイン電極を形成し、アッシングされた第三のフォトレジストを用いてｎ＋型半導体層およびＩ型半導体層をエッチングし、チャネル領域、ソース領域およびドレイン領域を形成し、ソース電極およびドレイン電極上に絶縁膜を形成し、第四のフォトレジストを用いて絶縁膜にコンタクトホールを形成し、絶縁膜上に導電膜を形成し、第五のフォトレジストを用いて導電膜をエッチングし画素電極を形成する半導体装置作製方法である。
【００１４】
また、他の発明の構成は、基板上に第一の金属膜を形成し、第一のフォトレジストを用いて金属膜をエッチングしゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上にＩ型半導体層を形成し、Ｉ型半導体層上にｎ＋型半導体層を形成し、裏面露光を行い第二のフォトレジスト形成し、第二のフォトレジスト用いてＩ型半導体層およびｎ＋型半導体層を島状領域とし、ｎ＋型半導体層上に第二の金属膜を形成し、第一の多階調マスクを用いて第三のフォトレジストを形成し、第三のフォトレジストを用いて第二の金属膜、ｎ＋型半導体層およびＩ型半導体層をエッチングし、第三のフォトレジストをアッシングし、アッシングされた第三のフォトレジストを用いて第二の金属膜をエッチングし、ソース電極およびドレイン電極を形成し、アッシングされた第三のフォトレジストを用いてｎ＋型半導体層およびＩ型半導体層をエッチングし、チャネル領域、ソース領域およびドレイン領域を形成し、第二の多階調マスクを用いて第四のフォトレジストを形成し、第四のフォトレジストを用いてゲート絶縁膜にコンタクトホールを形成し、第四のフォトレジストをアッシングし、アッシングされた第四のフォトレジスト上に導電膜を形成し、アッシングされた第四のフォトレジスト上の導電膜を第四のフォトレジストと共に除去することにより画素電極を形成し、画素電極上に絶縁膜を形成し、裏面露光を行い絶縁膜上に第五のフォトレジストを形成し、第五のフォトレジストをリフロー処理し、リフロー処理された第五のフォトレジストを用いて絶縁膜をエッチングする半導体装置作製方法である。
【発明の効果】
【００１５】
発明の効果により、従来のアモルファスシリコンＴＦＴが５枚フォトマスクで製造されているのに対し、本発明では４枚又は３枚フォトマスクでＴＦＴを作製することが可能になり、製造時間および製造コストを削減することができる。また、裏面露光を行うことにより、セルフアライン工程となりフォトマスクの位置あわせが不要となる。セルフアライン工程ではフォトマスクの位置ずれが起こらないため、位置ずれのマージンを不要とし、より微細なパターンが可能となる。またチャネル領域がゲート電極によって外部からの光から保護されるため、ＴＦＴのオフ時のリーク電流の増加を抑えることができる。
【００１６】
また、リフロー処理を採用することによりＴＦＴを絶縁膜で完全に覆うことで、素子の信頼性を向上させることができる。つまり、ソース電極の端を確実にカバーできるためＴＦＴが汚染されることを防止することができる。従来のハーフトーン技術がＩ型アモルファスシリコン層、ｎ＋型アモルファスシリコン層、ソースメタルおよびドレインメタルを一度にエッチングしている。そのため、素子間においてＩ型アモルファスシリコン層が接続された状態になる。それに対して、本発明は、ソースメタルおよびドレインメタル成膜前にＩ型アモルファスシリコン層およびｎ＋型アモルファスシリコン層のみを裏面露光により所望のパターンのフォトレジストを形成し島状領域とする為、Ｉ型アモルファスシリコン層が切断され素子の分離がより確実になされる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施形態について、以下に説明する。
【００１８】
本発明は、従来の５枚フォトマスクプロセスによる工程数を削減するために、フォトマスク数を４枚又は３枚として製造した半導体装置およびその作製方法に関するものである。
【００１９】
図１から図９は本発明の作製方法を示したものである。
【００２０】
本実施の形態では、ゲート配線材料をフォトマスクとして裏面露光によりフォトレジストを選択的に露光し所望のパターンを得ることで島状領域とする。更に、ハーフトーン露光技術を用いて、チャネル領域、ソース領域、ドレイン領域、ソース配線およびドレイン配線を形成する。本実施の形態ではハーフトーン露光技術を用いたが、グレイトーン露光技術を用いても良い。これら特徴を合わせることにより、従来の５枚フォトマスクよりフォトマスク数を削減した４枚フォトマスクプロセスが可能となる。また、さらにハーフトーン露光技術を用いて３枚フォトマスクプロセスが可能となる。
【００２１】
（実施の形態１）
図１から図３により、本発明の４枚フォトマスクプロセスを説明する。
【００２２】
図１（Ａ）において、ガラス基板１００上に金属膜をスパッタリング法により積層して成膜する。ガラス基板は、透光性を有する基板であれば良く、コーニング社のＮｏ．７０５９ガラスやＮｏ．１７３７ガラス等に代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスを用いることができる。その他に、石英基板、プラスチック基板等の透光性基板を使用することができる。第１のフォトマスクを用いて所望のフォトレジストを形成し上記金属膜のエッチングを行いゲート電極１０１、ゲート配線を形成する。ゲート電極１０１、ゲート配線は、アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電材料で形成することが望ましいが、アルミニウム単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性及び導電性を兼ね備える材料と組み合わせて形成する。また、低抵抗を示す導電性材料としてＡｇＰｄＣｕ合金を用いてもよい。耐熱性及び導電性兼ね備える材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を成分とする合金か、前記元素を組み合わせた合金膜、又は前記元素を成分とする窒化物で形成する。例えば、チタンと銅の積層、窒化タンタルと銅との積層が挙げられる。また、チタン、シリコン、クロム、ネオジム等の耐熱性及び導電性兼ね備える材料と組み合わせて形成した場合、平坦性が向上するため好ましい。また、このような耐熱性及び導電性を兼ね備える材料のみ、例えばモリブデンとタングステンを組み合わせて形成しても良い。
【００２３】
図１（Ｂ）において、前記のゲート電極１０１上に、絶縁膜１０２、Ｉ型アモルファスシリコン層１０３およびｎ＋型アモルファスシリコン層１０４を順に成膜する。絶縁膜１０２は後にゲート絶縁膜１０２となるもので、例えば窒化珪素膜、酸化珪素膜、酸化窒化珪素膜などの単層又はこれらの積層構造により形成する。勿論、ゲート絶縁膜はこのような材料に限定されるものではなく、酸化タンタル膜等の他の絶縁膜を用い、これら材料から成る単層又は積層構造として形成しても良い。Ｉ型アモルファスシリコン層１０３およびｎ＋型アモルファスシリコン層１０４は、後にチャネル領域、ソース領域およびドレイン領域を形成するものである。Ｉ型アモルファスシリコン層１０３は導電性を付与する不純物を含有しない、ノンドープ層であり、ｎ＋型アモルファスシリコン層１０４は一導電性を付与する不純物元素を有する半導体膜、特に燐を高濃度に含有しｎ型の導電性を付与した半導体層である。これら絶縁膜１０２、Ｉ型アモルファスシリコン層１０３およびｎ＋型アモルファスシリコン層１０４は、ＣＶＤ法により形成する。マルチチャンバ型のＣＶＤ装置を用いることで、連続して成膜することも可能である。このように大気に曝さないことで不純物の混入を防止することができる。本実施の形態では、ＣＶＤ法により形成したが、スパッタリング法等も用いることができる。
【００２４】
図１（Ｃ）において、ゲート電極１０１、ゲート配線の金属膜をフォトマスクとして、基板裏面からの裏面露光より、ｎ＋型アモルファスシリコン層１０４上に形成したフォトレジストを選択的に露光し、所望のパターンのフォトレジストを形成する。裏面露光により、光が薄膜を通過してフォトレジスト１２１が露光するため、ゲート配線以外の層、Ｉ型アモルファスシリコン層１０３およびｎ＋型アモルファスシリコン層１０４の膜厚は、露光できる程度に薄くなくてはならない。つまり、光がＩ型アモルファスシリコン層１０３およびｎ＋型アモルファスシリコン層１０４を通過してフォトレジスト１２１を露光させる。裏面露光によって形成されたフォトレジストパターンにより、Ｉ型アモルファスシリコン層１０３およびｎ＋型アモルファスシリコン層１０４をエッチングし、図１（Ｄ）のように、島状型アモルファスシリコン層１２３および島状ｎ＋型アモルファスシリコン層１２４とする。裏面露光を行うことによって、セルフアライン工程となりフォトマスクの位置あわせが不要となり、露光後のフォトレジストの位置がずれることなく、自己整合的にエッチングを行うことができる。
【００２５】
図１（Ｅ）において、基板全面に金属膜１０５を成膜する。この金属膜１０５は後にソース電極、ドレイン電極およびソース配線になる。金属膜１０５の材料としては島状ｎ＋型アモルファスシリコン層１２４とオーミックコンタクトのとれる金属材料であれば特に限定されず、アルミニウム、クロム、タンタル、チタンから選ばれた元素、又は前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。
【００２６】
図２（Ａ）において、第２のフォトマスクを用いてフォトレジスト１を形成する。このフォトレジスト１は、ハーフトーン露光技術を用いる。つまり、異なる厚みを有するフォトレジストを形成する。ソース電極、ドレイン電極およびソース配線となる箇所は厚くし、チャネルとなる箇所は薄く形成する。
【００２７】
図２（Ｂ）において、前記フォトレジスト１を用いてエッチングを行う。これにより配線１０６を形成する。
【００２８】
図２（Ｃ）において、前記フォトレジスト１にアッシング処理を施し、フォトレジスト１の形状を図２（Ｃ）のフォトレジスト２のように加工する。つまり、フォトレジストを薄く形成していた箇所を露出させる。
【００２９】
図２（Ｄ）において、アッシングにより加工された前記フォトレジスト２を用いて金属膜１０５のエッチングを行い、ソース電極１１０およびドレイン電極１１１を形成する。同様にフォトレジスト２を用いて、島状ｎ＋型アモルファスシリコン層１２４および島状Ｉ型アモルファスシリコン層１２３のエッチングを行い、チャネル領域１０７、ソース領域１０８およびドレイン領域１０９を形成する。ゲート絶縁膜１０２を介してゲート電極１１１と重なるＩ型アモルファスシリコン層がチャネル形成領域１０７となる。その後フォトレジスト２を剥離除去する。
【００３０】
図３（Ａ）において、基板全面に絶縁膜を成膜し、保護膜１１２とする。この保護膜とする絶縁膜は窒化珪素膜、酸化珪素膜、又はそれらの積層膜でも良い。窒化珪素膜はそのパッシベーション性能の高さから特に好ましい。
【００３１】
図３（Ｂ）において、第３のフォトマスク用いて形成したフォトレジスト３によりドレイン電極１１１とのコンタクト部の開口を形成する。
【００３２】
図３（Ｃ）において、基板全面にＩＴＯを成膜し、第４のフォトマスクを用いて所望のフォトレジストを形成し、それを用いて画素電極１１３を形成する。本実施の形態では画素電極材料としてＩＴＯを用いたが、透明導電材料として例えば、酸化錫、酸化インジウム、酸化ニッケル、酸化亜鉛又はそれらの化合物を用いても良い。
【００３３】
本実施の形態では、チャネル領域１０７としてＩ型アモルファスシリコン層を用いたが、微結晶半導体膜（セミアモルファス半導体膜ともいう。）を形成し、微結晶半導体膜上にバッファ層を形成し、バッファ層上にｎ＋型アモルファスシリコン層を形成しても良い。バッファ層としてはアモルファスシリコン層を用いることができ、窒素、水素又はハロゲンのいずれか一つ以上を含むことが好ましい。アモルファスシリコン層に窒素、水素又はハロゲンのいずれか一つ以上を含むことで、微結晶半導体に含まれる結晶粒が酸化されることを低減することが可能である。微結晶半導体膜とソース領域およびドレイン領域との間にバッファ層が形成されているため、ＴＦＴの移動度が高く、リーク電流が少なく、耐圧が高い。
【００３４】
図４は、チャネル領域としてＩ型アモルファスシリコン層の代わりに微結晶半導体膜２０１および微結晶半導体膜２０１上にバッファ層２０２が形成されているＴＦＴである。Ｉ型アモルファスシリコン層の代わりに微結晶半導体膜２０１およびバッファ層２０２を用いることにより、ＴＦＴの移動度が高く、リーク電流が少なく、耐圧を高くすることができる。
【００３５】
また、図５（Ａ）は、本実施の形態のＴＦＴの上面図を図示している。なお、図１から図３と対応する箇所には同じ符号を用いている。また、図５（Ｂ）は図５（Ａ）中のＡ−Ａ’線に沿った断面図に相当する。
【００３６】
こうして、４回のフォトマスクを用いたフォトリソグラフィ工程により、逆スタガ型のｎチャネル型ＴＦＴを完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の電気光学装置を作製するための基板とすることができる。
【００３７】
（実施の形態２）
次に図６から図８により、本発明の３枚フォトマスクプロセスを説明する。端子部も含めて図１（Ｅ）のハーフトーン露光技術を必要とする第２のフォトマスク使用の工程から説明する。つまり、図１（Ｅ）から図６（Ａ）とつながる。
【００３８】
図６（Ａ）において、ガラス基板１００、ゲート電極１０１、絶縁膜１０２、配線３１１、島状Ｉ型アモルファスシリコン層１２３、一導電性を付与する不純物元素を有する半導体層、特に島状ｎ＋型アモルファスシリコン層１２４、金属膜１０５の上に、第２のフォトマスクを用いてフォトレジスト４を形成する。このフォトレジスト４は、ハーフトーン露光技術を用いる。つまり、異なる厚みを有するフォトレジストを形成する。ソース電極、ドレイン電極およびソース配線となる箇所は厚くし、チャネルとなる箇所は薄く形成する。
【００３９】
図６（Ｂ）において、フォトレジスト４に覆われていないＩ型アモルファスシリコン層３０３、ｎ＋型アモルファスシリコン層３０４、金属膜１０５をエッチングする。
【００４０】
図６（Ｃ）において、アッシングによりフォトレジスト４を加工し、フォトレジスト５とする。
【００４１】
図６（Ｄ）において、アッシングにより加工されたフォトレジスト５により、ソース電極３０９およびドレイン電極３１０を形成する。同様にフォトレジスト５によりチャネル領域３０６、ソース領域３０７およびドレイン領域３０８を形成する。その後、フォトレジスト５を除去する。ゲート絶縁膜を介してゲート電極と重なるＩ型アモルファスシリコン層１２３がチャネル領域３０６となる。
【００４２】
図６（Ｅ）において、第３のフォトマスクを用いてフォトレジスト６を形成する。ここでもハーフトーン露光技術を使用する。フォトレジスト６に覆われていない絶縁膜１０２をエッチングし、コンタクトホール３２１を形成し、配線３１１を露出させる。配線３１１はアルミニウム、銅、チタン、モリブデン、クロム、タングステン、ネオジム等、他の導電膜との積層構造でも良い。この部分が端子部の透明導電膜との接続部になる。
【００４３】
図７（Ａ）において、アッシングによりフォトレジスト６を加工し、フォトレジスト７とする。
【００４４】
図７（Ｂ）において、フォトレジスト７の上から透明導電膜３１２を成膜する。
【００４５】
図７（Ｃ）において、リフトオフ工程によりフォトレジスト７とその上に成膜されている透明導電膜３１２を除去することにより、画素電極３１３、配線３２０を作製する。その後、保護膜３１４を基板全面にＣＶＤ法により形成する。この保護膜とする絶縁膜は窒化珪素膜、酸化珪素膜、又はそれらの積層膜でも良い。窒化珪素膜はそのパッシベーション性能の高さから特に好ましい。
【００４６】
図７（Ｄ）において、フォトレジストを保護膜３１４上に塗布し、裏面露光によりフォトレジストを選択的に露光し、所望のパターンのフォトレジスト８を形成する。ここで、透明な膜のみが、つまり前記する透明導電膜３１２および絶縁膜１０２のみが存在する部分においては、光が透過するため、フォトレジスト８が形成されない。裏面露光のため、チャネル領域において、ゲート電極１０１とソース電極３０９およびドレイン電極３１０は十分重なっている方が良い。
【００４７】
図８（Ａ）において、前記裏面露光により形成したフォトレジスト８に熱処理を加え、リフロー処理する。すると、断面で見た場合、フォトレジスト８の端をリフロー処理前のフォトレジスト８の端の外側に僅かに拡張したように、フォトレジスト８はフォトレジスト９となる。また、リフロー処理により、フォトレジスト８の厚さも薄くなりフォトレジスト９となる。図には示さないが、上面で見た場合、フォトレジスト８の基板上の覆う範囲が僅かに広くなりフォトレジスト９となる。即ち、フォトレジストの端とソース電極およびドレイン電極の端の距離を広げる。リフロー処理は熱処理だけでなく薬剤処理によるものであっても良い。
【００４８】
図８（Ｂ）において、リフロー処理によってフォトレジスト８の端がリフロー処理前の端の外側に僅かに拡張し、高さが低くなったフォトレジスト９を用いて、保護膜３１４をエッチングし、画素電極３１３を露出させる。この露出した領域は画素領域となる。このリフロー処理のためフォトレジスト８の端がリフロー処理前の端の外側に僅かに拡張したことにより、エッチング後の保護膜３２４が広がり、ソース電極およびドレイン電極の端の外側まで保護できるようになり、より確実に下層のＴＦＴや電極を保護することができる。また、周辺部においてはコンタクトホール３２１を保護膜３２５により確実に保護することができる。
【００４９】
図８（Ｃ）は、図８（Ｂ）のＴＦＴ基板を用いて、ＬＣＤパネルを作製した場合の図である。ＴＦＴが作製されたガラス基板１００に対向して対向基板３１９がある。対向基板３１９上にはカラーフィルタ３１８が形成されている。ガラス基板１００と対向基板３１９の間には、液晶３１５およびスペーサ３１６があり、それをシール材３１７で封入している。
【００５０】
こうして、３回のフォトマスクを用いたフォトリソグラフィ工程により、逆スタガ型のｎチャネル型ＴＦＴを完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の電気光学装置を作製するための基板とすることができる。
【００５１】
（実施の形態３）
次に図９を例にとり、画素部の周辺に設けられる周辺回路との接続端子部の構造について説明する。
【００５２】
図９（Ａ）および図９（Ｂ）は、ソース配線が基板端まで引き回される場合の構造を示したものである。図９（Ａ）は実施の形態１の場合、図９（Ｂ）は実施の形態２の場合を示したものである。なお、図１から図８と対応する箇所には同じ符号を用いている。図９（Ａ）の場合、図３（Ｂ）のフォトレジスト３により、保護膜１１２をエッチングし、配線１０６を露出させて、透明導電膜１１４とコンタクトさせる。図９（Ｂ）の場合、図７（Ｂ）のフォトレジスト７により、金属膜１０５と透明導電膜３１２をコンタクトさせる。その後フォトレジスト９により、保護膜３１４をエッチングし、透明導電膜３１２を露出させる。これら透明導電膜１１４および３１２が接続端子となり、異方性導電膜などの導電性接着剤を介してＦＰＣ（フレキシブルプリントサーキット）などと接続する。
【００５３】
図９（Ｃ）および図９（Ｄ）は、ゲート配線が基板端まで引き回される場合の構造を示したものである。図９（Ｃ）は実施の形態１の場合、図９（Ｄ）は実施の形態２の場合を示したものである。なお、図１から図８と対応する箇所には同じ符号を用いている。図９（Ｃ）の場合、図２（Ｂ）のフォトレジスト１により、ゲート絶縁膜１０２まで露出させ、図３（Ｂ）のフォトレジスト３により、ゲート絶縁膜１０２および保護膜１１２をエッチングし、ゲート配線と透明導電膜１１４とコンタクトさせる。図９（Ｄ）の場合、図６（Ｅ）のフォトレジスト６によりゲート電極３０１を露出させ、図７（Ｂ）のフォトレジスト７により、ゲート電極３０１と透明導電膜３１２とコンタクトさせる。その後フォトレジスト９により、保護膜３１４をエッチングし、透明導電膜３１２を露出させる。
【００５４】
以上のように、従来の５枚のフォトマスクプロセスによる工程数に対して、４枚又は３枚のフォトマスクプロセスとしてマスク数を削減し、さらに工程数を削減した半導体装置を製造することができる。
【００５５】
図１１に本発明の半導体装置および電子機器の例として、テレビ、ノート型パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）を示した。
【００５６】
図１１（Ａ）は表示装置であり、筐体１００１、表示部１００２、スピーカ１００３、ビデオ入力端子１００４、支持台１００５などを含む。この表示装置は、上述した実施の形態で示した作製方法により形成したＴＦＴをその表示部１００２および駆動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。本発明により、安価な、信頼性の高い表示装置を実現することができる。
【００５７】
図１１（Ｂ）で示す携帯電話機は、操作スイッチ類２００１、表示部２００２などを含む。本発明により、安価な、信頼性の高い携帯電話機を実現することができる。
【００５８】
図１１（Ｃ）はノート型パーソナルコンピュータであり、本体３００１、表示部３００２等を含む。本発明により、安価な、信頼性の高いノート型パーソナルコンピュータを実現することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の半導体装置の作製方法を説明する断面図である。
【図２】本発明の半導体装置の作製方法を説明する断面図である。
【図３】本発明の半導体装置の作製方法を説明する断面図である。
【図４】本発明の半導体装置の作製方法を説明する断面図である。
【図５】本発明の半導体装置の作製方法を説明する上面図である。
【図６】本発明の半導体装置の作製方法を説明する断面図である。
【図７】本発明の半導体装置の作製方法を説明する断面図である。
【図８】本発明の半導体装置の作製方法を説明する断面図である。
【図９】本発明の半導体装置の画素部の周辺を説明する断面図である。
【図１０】従来の半導体装置の作製方法を説明する断面図である。
【図１１】本発明の半導体装置
【符号の説明】
【００６０】
１  フォトレジスト
２  フォトレジスト
３  フォトレジスト
４  フォトレジスト
５  フォトレジスト
６  フォトレジスト
７  フォトレジスト
８  フォトレジスト
９  フォトレジスト
１００  ガラス基板
１０１  ゲート電極、ゲート配線
１０２  絶縁膜、ゲート絶縁膜
１０３  Ｉ型アモルファスシリコン層
１０４  ｎ＋型アモルファスシリコン層
１０５  金属膜
１０６  配線
１０７  チャネル領域
１０８  ソース領域
１０９  ドレイン領域
１１０  ソース電極
１１１  ドレイン電極
１１２  保護膜
１１３  画素電極
１１４  透明導電膜
２０１  微結晶半導体膜
２０２  バッファ層
３００  ガラス基板
３０１  ゲート電極
３０２  絶縁膜
３０３  Ｉ型アモルファスシリコン層
３０４  ｎ＋型アモルファスシリコン層
３０５  金属膜
３０６  チャネル領域
３０７  ソース領域
３０８  ドレイン領域
３０９  ソース電極
３１０  ドレイン電極
３１１  配線
３１２  透明導電膜
３１３  画素電極
３１４  保護膜
３１５  液晶
３１６  スペーサ
３１７  シール材
３１８  カラーフィルタ
３１９  対向基板
５００  ガラス基板
５０１  ゲート電極
５０２  ゲート絶縁膜
５０３  Ｉ型アモルファスシリコン層
５０４  ｎ＋型アモルファスシリコン層
５０５  チャネル領域
５０６  ソース領域
５０７  ドレイン領域
５０８  ソース電極
５０９  ドレイン電極
５１０  保護膜
５１１  画素電極
【図１】
0005380037.tif 000002
【図２】
0005380037.tif 000003
【図３】
0005380037.tif 000004
【図４】
0005380037.tif 000005
【図５】
0005380037.tif 000006
【図６】
0005380037.tif 000007
【図７】
0005380037.tif 000008
【図８】
0005380037.tif 000009
【図９】
0005380037.tif 000010
【図１０】
0005380037.tif 000011
【図１１】
0005380037.tif 000012