(57)【特許請求の範囲】
【請求項１】
酸化物層の上に配置されたシリコン層を含む熱スイッチ型光電子デバイスであって、前記シリコン層は、
屈折率を含む複数の光導波路であって、前記光導波路はギャップによって光学的に分離された、複数の光導波路と、
各々の前記光導波路と熱的に結合された抵抗発熱体であって、前記抵抗発熱体は、前記屈折率が熱に応じて変化するように関連する前記光導波路に対して熱を発生するために、前記シリコン層の内部に埋め込まれ、前記抵抗発熱体は、関連する前記光導波路に対して横切ったり重なったりすることなく、前記シリコン層の表面で関連する前記光導波路に水平方向に接近し且つ関連する前記光導波路の直近に配置された、抵抗発熱体と、
を含み、
前記複数の光導波路の各々はナノフォトニック・リブ導波路であり、
前記導波路は独立に駆動され、
前記ギャップが前記シリコン層内までエッチングされ、
前記ギャップの幅は、前記導波路の相互作用を定める、
デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノフォトニック・デバイスに関し、特に、シリコン・オン・インシュレータ・ナノフォトニック・デバイスのためのシリサイド熱ヒータに関する。
【背景技術】
【０００２】
任意のシリコン・オン・インシュレータ（ＳＯＩ）・ナノフォトニック・デバイスの動作パラメータの制御及びスイッチングは、光を導くシリコン導波路の温度を変化させることによって可能である。温度の小さな変化が、熱光学効果によってシリコン導波路の屈折率を変化させることができ、有効光路長を変えて、光がデバイスを通って進む方法を高精度に制御することを可能にする。どのようなＳＯＩフォトニック・デバイスの温度も、デバイス自体の上又は近くに金属薄膜の抵抗ヒータを作ることによって、局所的に変化させることができる。薄膜抵抗器に電流を流すことによって、抵抗器及び隣接するＳＯＩデバイスの両方の温度は、消費された電力に比例して上昇する。
【０００３】
ＳＯＩナノフォトニック・デバイスの熱制御は、挿入損失が非常に低い低出力熱オン・オフ・スイッチングが必要とされる光回路交換ネットワークへの適用に特に関連がある。熱的に駆動されるシリコン・フォトニック・デバイスは、以前から研究されているが、過去の実施は多くの問題に悩まされ、その最大のものは、それらが現在の標準的なＣＭＯＳデバイス製造と適合しない処理（金属の選択及びリフトオフ堆積技術）を必要とすることである。以前の熱ヒータ設計のさらなる欠点として、
ナノフォトニック導波路の寸法と比較してヒータ・ストリップが非常に広い、即ち１０μｍより広い、極めて大きな設置面積、
導波路において必要な温度変化を生じさせるための大きな加熱面積及び大きな必要電力に起因する、低い熱効率及び大きなスイッチング電力、
シリコン導波路に電流を直接流す場合における、高すぎるスイッチング電圧（シリコン導波路に電流を直接流すために必要な、高い直列抵抗に起因する、１００Ｖより大きい電圧）、及び、自由キャリアによって引き起こされる大きなオン状態損失、
導波路の周囲の非導電性酸化膜を通る熱の非効率的な移動に起因する遅い応答時間、
も挙げられる。
【０００４】
以下は、出願人にとっては既知であるが、必ずしも特許請求の範囲に記載された発明に対する先行技術ではない、いくつかの構造体についての説明であり、それらに言及することは、先行技術の地位を認めるものではない。図１を参照すると、ストリップ導波路１０２をもつ構造体１００が示される。ヒータ１０４は、埋め込み酸化物層１０６と接する材料の分離部分に含まれる。図２では、ヒータは、シリコン導波路が埋め込まれた埋め込み酸化物層の真上に配置される。図３は、金属被覆材が、基板上に垂直に配置されるシリコン導波路に熱を与える手法を示す。図４は、埋め込み酸化物層の上の金属ヒータを示す。これは、ＣＭＯＳに適合しないという欠点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
これらの理由から、大規模集積光回路の内部において熱的に制御されるＳＯＩナノフォトニック・デバイスが実用化される前に、上述の問題に対する新規の解決策が求められる。
【課題を解決するための手段】
【０００６】
酸化物層上のシリコン層を含む熱スイッチ型シリコン・オン・インシュレータ（ＳＯＩ）光電子デバイスを提供することによって、従来技術の欠点は克服され、付加的な利点がもたらされる。シリコン層は、屈折率を有する光導波路と、屈折率が熱によって変化するように導波路に対して熱を発生するために、導波路に水平方向に接近し且つ直近に配置された、抵抗発熱体とを含む。
【０００７】
本発明の技術を通して、さらなる特徴及び利点が実現される。本発明の他の実施形態及び態様は、本明細書で詳細に説明され、特許請求の範囲に記載された発明の一部とみなされる。本発明を利点及び特徴と共により良く理解するために、詳細な説明及び図面を参照されたい。
【０００８】
発明と見なされる主題は、特に、特許請求の範囲において指摘され、明確に保護が求められる。本発明の前述の並びに他の目的、特徴及び利点は、図面と関連して記述される以下の詳細な説明から明らかである。
【図面の簡単な説明】
【０００９】
【図１】既知のデバイスの一例を示す。
【図２】既知のデバイスの別の例を示す。
【図３】既知のデバイスの別の例を示す。
【図４】既知のデバイスの別の例を示す。
【図５】本発明の実施形態による光電子デバイスの一例を示す。
【図６】本発明の別の実施形態による、２つの導波路を含む光電子デバイスの例を示す。
【図７】本発明の実施形態による方法のフロー・チャートである。
【発明を実施するための形態】
【００１０】
詳細な記述により、図面を参照しながら例として、本発明の好ましい実施形態を利点及び特徴と併せて説明する。
【００１１】
ここで図面をより詳細に参照すると、図５では、本発明の実施形態による構造体５００が示されていることが分かる。構造体は、酸化物層５０８上の薄いシリコン層５０２を含む熱スイッチ型シリコン・オン・インシュレータ（ＳＯＩ）光電子デバイスを含む。シリコン層５０２は、屈折率を有する光導波路５０４と、その屈折率が熱によって変化するように導波路に対して熱を発生するために、シリコン層５０２の内部に埋め込まれ、導波路５０４に水平方向に接近し且つ直近に配置された抵抗発熱体５０６とを含む。シリコン層５０２は、埋め込み酸化物層５０８上に作られ、埋め込み酸化物層５０８自体は、シリコン基板５１０上に堆積される。
【００１２】
この実施形態においては、熱ヒータ５０６は、薄膜抵抗ヒータを形成するために、リフトオフ・メタライゼーションではなく、ＭＯＳＦＥＴトランジスタのソース、ドレイン及びゲート端子にオーミック・コンタクトを形成するために通常用いられる標準的なシリサイド処理を用いる。従って、この実施形態の設計は、標準的なＣＭＯＳ回路とシームレスに集積させることができ、非標準的な処理を必要としない。さらに、この設計によって、損失が小さい、オン・オフ・スイッチング電力が低い、動作電圧が低い、応答時間が短いといった、従来設計と比較して優れた性能をもつ、熱光学的に駆動されるシリコン・ナノフォトニック・デバイスが得られる。これらの機能向上は、シリコン・ナノフォトニック導波路及びシリコン基板の両方に水平方向に接近し且つ直近にシリコンの薄いスラブ内に埋め込まれたシリサイド熱ヒータを作ることによって改善された熱伝導特性からもたらされる。
【００１３】
熱ヒータの以前の実施形態が直面した問題は、シリサイド材料（例えば、ニッケル、コバルト又はチタンのシリサイドであるが、これらに限定されるものではない）を用いて、シリコン・リブ導波路５０４の薄いスラブ領域内部に薄膜抵抗ヒータ５０６を作ることによって解決することができる。図５は、提案される形状を示す。Ｓｉ導波路５０４を埋め込み酸化物層５０８に至るまで完全にエッチングするのではなく、ディープリブ導波路５０４が用いられる。この実施形態においては、厚いリブ導波路のコア領域５０４の周囲に残るシリコンの薄いスラブは、わずか数十ナノメートル（例えば、１０−１００ｎｍ）の厚さにする必要がある。このディープリブ導波路設計は、埋め込み酸化物層に至るまで完全にエッチングされるＳＯＩナノフォトニック導波路と極めて類似した、単一モード・ガイディング、低伝搬損失及び極小曲げ半径といった特性を含む。
【００１４】
次いで、薄いシリサイド・ヒータ５０６が、該ヒータ５０６と導波路５０４の縁部との間に小さいギャップ５０５（例えば、２５０−１０００ナノメートル）を残して、この薄いシリコン・スラブ５０２の内部に形成される。シリサイド・ヒータ５０６の抵抗は、用いられるシリサイドの種類並びにシリサイド層の幅及び厚さによって決まり、シリサイド・ヒータの厚さ及び幅は、熱ヒータの所望の抵抗によって決まる。
【００１５】
本明細書で説明される集積シリサイド熱ヒータ５０６は、以下の利点、すなわち、１）完全なＣＭＯＳ製造適合性、２）制限された加熱面積、及び、高い熱効率、低電力、低電圧動作、３）改善された熱応答時間、及び４）大きすぎないオン状態損失、を有する。
【００１６】
完全なＣＭＯＳ製造適合性：
リフトオフ・メタライゼーションによる熱ヒータの堆積はＣＭＯＳ処理と適合しないが、本明細書で説明されるシリサイド熱ヒータ５０６は、ＭＯＳＦＥＴトランジスタのソース、ドレイン及びゲート端子にオーミック・コンタクトを形成するのに通常用いられる自己整合ＣＭＯＳシリサイド化ステップと同じプロセスの間に形成することができる。シリサイド化される領域は、集積ポリシリコン・オンチップ抵抗器をシリサイド化から保護するために堆積されることが多いシリサイド・ブロック膜をパターン形成／除去することによって、リソグラフィーで画定することができる。
【００１７】
限られた加熱面積、及び、高い熱効率、低電力、低電圧動作：
導波路５０４に水平方向に接近して熱ヒータ５０６を配置することにより、シリコン・ウェハ基板５１０とヒータとの近さは、実質的に減少する。シリコン基板５１０は、大きなヒート・シンクの役割を果たし、シリサイド・ヒータ５０６から熱を下方に奪い、ヒータ５０６の周囲のホットスポットが水平方向に広がるのを制限する。結果として、無駄に広い面積を加熱するのではなく、電流が流れたときにヒータ５０６周囲の小さな面積の温度のみが上昇し、この熱がナノフォトニック導波路５０４に直接、効率的に加えられることになる。
【００１８】
さらに、標準的なＣＭＯＳ処理によって達成可能なシリサイド材料の低い抵抗率（典型的には、約１０―１５Ω／平方）のため、この設計においては、（５マイクロ・ワットより低い）低電力且つ（１ボルトより低い）ＣＭＯＳ適合の低電圧で、加熱することができる。
【００１９】
改善された熱応答時間：
導波路に水平方向に接近して熱ヒータを配置することによって、ａ）シリコン導波路とｂ）シリコン基板のヒート・シンクとの両方に達するように熱が拡散する必要がある距離は、薄膜ヒータがシリコン導波路の上に配置される設計と比較して、酸化物被覆上では実質的に減少する。これは、オン及びオフ両方の熱応答時間の改善につながる。さらに、小さい面積のシリサイド発熱体をシリコンの薄層内部に埋め込んで形成することによって、応答時間がさらに改善される。抵抗ヒータの三方を囲むシリコンの大きな熱伝導率は、流れている電流をオフにしたときにヒータから素早く熱を奪うのに役立ち、シリコン酸化膜によって囲まれた抵抗薄膜ヒータの場合と比較してより高速の温冷温度サイクルを可能にする。
【００２０】
大きすぎないオン状態損失
ディープリブ導波路コアの内部に光学モードを強く閉じ込めることによって、どのような光学損失も生じることなく、シリサイド・ヒータ・ストリップを導波路の縁部に非常に近づける（〜０．５μｍ）ことが可能になる。さらに、熱光学効果を用いてＳＯＩナノフォトニック・デバイスを制御するため、ヒータをオンにするとき、即ち電流がヒータを通って流れるときに導波路内に生じる損失は大きくならない。これは、自由キャリアを導波路内に注入してシリコン屈折率の変化を生じさせる電気光学ＳＯＩナノフォトニック・デバイスの場合とは対照的である。これらの自由キャリアの存在も、大きな光学損失を生じさせる。
【００２１】
本明細書で開示されたシリサイド熱ヒータ設計を活用すると、応答時間が高速の熱光学的に駆動される光回路スイッチを、非標準的な処理を必要としないで、標準的なＣＭＯＳドライブ・エレクトロニクスとシームレスに集積することが可能になる。
【００２２】
図６を参照すると、２つ以上のナノフォトニック・リブ導波路６０４が互いに近接して配置されるが独立に駆動されるアプリケーション／デバイスに一般化された、シリサイド熱ヒータの形状の具体例が示される。図６は、独立のシリサイド・ヒータ６０６及び６０７と共に、一対のナノフォトニック・リブ導波路６０４を示す。導波路６０４は、シリコン層６０２内にエッチングされたギャップ６０５によって互いに光学的に分離される。ギャップ６０５の幅がかなり小さく作成されたときに、離れた導波路６０４のエバネセント結合を生じさせることができる。完全に分離されたデバイスが望ましい場合には、ギャップ６０５の幅は、導波路のモードが相互作用しなくなるのに十分な大きさで作ることができる。さらに、十分にエッチングされたギャップ６０５は、熱のクロストークなしで各々の個別の導波路を独立に加熱するために、２つの導波路６０４の間の熱抵抗を高める。
【００２３】
方向性結合器、パワー・スプリッタ、干渉計、移相器、スイッチ及びフィルタを含むがこれらに限定されない、熱的に調節可能で再構成可能な光デバイスは、これらの独立に調節可能な結合された導波路を用いて組み立てることができる。これらのデバイスのコンパクトさは、十分にエッチングされたギャップ６０５によってもたらされた熱のクロストークからの隔離に加えて、シリサイド・ヒータの微小な局所的ホットスポット設計によって保たれる。
【００２４】
図７を参照すると、本発明の別の実施形態による光電子デバイス５００を作る方法７００のフロー・チャートが示される。ステップ７０２において、酸化物層５０８の上にシリコン層５０２が堆積される。ステップ７０４において、シリコン層５０２は、酸化物層５０８上のシリコン層５０２の中央にディープリブ光導波路５０４をエッチングすることによって、さらに処理される。導波路は、屈折率を有する。導波路５０４内までエッチングされなかったシリコンの薄いスラブが、導波路コア領域の周囲に残存する。ステップ７０４は、付加的な導波路５０４を形成するように変更できることに留意されたい。
【００２５】
ステップ７０６において、屈折率が、発熱体５０６によって生成される熱の変動の関数として変化するように、薄いシリサイド発熱体５０６が、導波路５０４に水平方向に接近し且つ直近に形成される。ステップ７０８において、ヒータ５０６と導波路５０４の縁部との間に、小さいギャップ５０５が残される。多数の導波路をもつ実施形態の場合には、ギャップ５０５は、シリコン５０２内にエッチングされる。
【００２６】
本明細書で示されるフロー図は、単なる例である。本発明の趣旨から逸脱することなく、この図又は本明細書で説明されるステップ（又は動作）に対する多くの変化形が存在する可能性がある。例えば、ステップは、異なる順序で実行することができ、又は、ステップを追加、削除若しくは変更することができる。これらの変化形の全ては、特許請求の範囲に記載された発明の一部とみなされる。
【００２７】
本発明の好ましい実施形態について説明してきたが、当業者であれば、現在及び将来の両方において、特許請求の範囲内に入る種々の改善及び強化を行うことができると理解されるであろう。これらの特許請求の範囲は、説明された本発明に対する適切な保護を維持すると解釈されるべきである。
【符号の説明】
【００２８】
５００：光電子デバイス
５０２、６０２：シリコン層
５０４、６０４：光導波路
５０５、６０５：ギャップ
５０６、６０６、６０７：抵抗発熱体（熱ヒータ）
５０８、６０８：埋め込み酸化物層
５１０、６１０：シリコン基板
【図１】
0005552052.tif 000002
【図２】
0005552052.tif 000003
【図３】
0005552052.tif 000004
【図４】
0005552052.tif 000005
【図５】
0005552052.tif 000006
【図６】
0005552052.tif 000007
【図７】
0005552052.tif 000008