(57)【特許請求の範囲】
【請求項１】
データフレームを送受信することができる少なくとも２つの双方向ポートをそれぞれ有する複数のネットワークノードと、
前記ネットワークノードの直列接続ストリングを含む物理的トポロジーに前記複数のネットワークノードを接続する複数の双方向通信リンクとを備え、
前記複数のネットワークノードは、連続するデータフレームを、ストリングに沿ってノードからノードへ交互に相対する方向に通信するように構成される、システム。
【請求項２】
前記ネットワークノードの前記直列接続ストリングは、物理的および論理的リングトポロジーを形成するように閉じられ、前記物理的リングトポロジー内の故障しているノードまたは故障しているノード間リンクを検出して、前記故障しているノードまたはリンクを隔離し、前記システムの前記論理的リングトポロジーを、第１および第２のエンドノードを有する論理的デイジーチェーントポロジーに再構成するように構成される、請求項１に記載のシステム。
【請求項３】
前記ネットワークノードの１つは、すべての他のネットワークノードが同期されるビットおよびフレームタイミングを提供するためのタイミングマスタノードとして働き、前記複数のノードが論理的リングトポロジーで構成される場合、前記タイミングマスタノードは、連続するデータフレームを、その一方のポートから一方向に、および他方のポートから逆方向に交互に発するように構成され、１つのタイミングマスタポートから送信されたデータフレームが、しばらくして他方のポートで受信される、請求項１に記載のシステム。
【請求項４】
デイジーチェーンのエンドノードが、前のデータフレームを受信したのと同じポートから次のデータフレームを送信し、前記エンドノードがタイミングマスタノードでない場合、前記タイミングマスタノードは、送信のために、一方のポートで受信されたデータフレームを局所タイミング基準に基づき他方のポートに転送する、請求項２に記載のシステム。      
【請求項５】
ソースノードがデータフレームのアドレスフィールドに宛先ノードのアドレスを入れ、同じデータフレームのデータフィールドにメッセージを入れることによって、前記メッセージがソースノードから宛先ノードに送信され、前記ソースノードが、ネットワークノードのストリングに沿ってそれぞれ相対する方向に進む連続するデータフレームで同じメッセージを送信し、前記宛先ノードが、メッセージを受信した後に、逆方向に進む次のデータフレームのメッセージステータスフィールドに肯定応答シンボルを挿入する、請求項１に記載のシステム。
【請求項６】
新規のメッセージを含む前記データフレームをソースノードの他方のポートで宛先ノードにアウトバウンド送信するために、前記ソースノードの一方のポートで受信されたデータフレームに新規のメッセージを挿入するステップと、
新規のメッセージがブロードキャストメッセージを含む場合に、前記ソースノードが、前記第１のデータフレームとは逆の方向に進む第２のデータフレームに前記ブロードキャストメッセージを挿入するステップとをさらに含む、請求項１に記載のシステム。
【請求項７】
各ネットワークノードが、その双方向ポートの一方でデータフレームが受信されない場合に、前記ポートがアクティブでないポートとして通知され、残りのアクティブポートで受信された各データフレームが消去されるように構成され、
後続のデータフレームが、前記ネットワークノードの残りのアクティブポートで逆方向に発せられ、
データフレームが、事前に通知されたアクティブでないポートで受信された場合に、対応するネットワークノードがネットワークトポロジー再構成をトリガする、請求項１に記載のシステム。
【請求項８】
１つまたは複数のネットワークノードが、事前にアクティブなポートでインバウンド非アクティブ状態がある期間続いた後に、ネットワークトポロジー再構成をトリガするように構成される、請求項１に記載のシステム。
【請求項９】
さらに、第２のネットワークが、それぞれ、
データフレームを送受信することができる少なくとも２つの双方向ポートをそれぞれ有する第２の複数のネットワークノードと、
前記ネットワークノードの第２の直列接続ストリングを含む物理的トポロジーで前記第２の複数のネットワークノードを接続する第２の複数の双方向通信リンクとを備え、
前記第２の複数のネットワークノードが、連続するデータフレームを前記第２のストリングに沿ってノードからノードへ交互に相対する方向に通信するように構成され、第２のネットワークがさらに、
第１のノードストリングと第２のノードストリングの両方に共通のブリッジネットワークノードを備える、請求項１に記載のシステム。
【請求項１０】
前記双方向通信リンクが双方向光リンクを備え、前記ネットワークノード用の双方向ポートは、それぞれ、
ＬＥＤと、
前記ＬＥＤに結合され、双方向光リンクに光信号を送信するように前記ＬＥＤを制御するように構成されたＬＥＤドライバと、
前記ＬＥＤに結合され、前記双方向光リンクから光信号を受信するように前記ＬＥＤを制御するように構成されたＬＥＤ受信機とを備える、請求項１に記載のシステム。
【請求項１１】
直列接続ネットワークノードのストリングを含むネットワークトポロジーを備えるシステムで情報を通信する方法であって、各ノードがそれぞれの第１および第２のポートを含み、前記方法が、
連続するデータフレームを第１のネットワークノードの第１のポートから発して、一方向にネットワークノードのストリングに沿って進め、最終的に最初のデータフレームが第１のネットワークノードの第２のポート、またはネットワークノードのストリングのエンドノードに達することと、次いで、第１のネットワークノードの第２のポートまたはエンドノードから発して、逆方向にネットワークノードのストリングに沿って進め、第１のネットワークノードの第１のポートに達することとを交互に行うステップと、
ソースノードの前記第１のポートで受信された第１のデータフレームに第１のメッセージを挿入し、前記ソースノードの第２のポート
で下流のノードに向けて第１のデータフレームを転送するステップとを含む情報通信方法。
【請求項１２】
前記ネットワークノードが、双方向光リンクを介して直列接続され、前記ネットワークノード用の前記第１のポートおよび前記第２のポートが、それぞれ、
ＬＥＤと、
前記ＬＥＤに結合され、光信号を双方向光リンクに送信するように前記ＬＥＤを制御するように構成されたＬＥＤドライバと、
前記ＬＥＤに結合され、光信号を前記双方向光リンクから受信するように前記ＬＥＤを制御するように構成されたＬＥＤ受信機とを備える、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、好ましくは、データのフレームを送信するためにネットワークノード間で双方向通信リンクを使用するデータ通信システムに関する。
【背景技術】
【０００２】
現代のデータ通信ネットワーキングは、少なくとも１９５０年代後半から１９６０年代初頭、デジタル化された音声ストリームを世界中で通信するためにＢｅｌｌ  Ｌａｂｓによる電気通信キャリア、つまりＴ−ｃａｒｒｉｅｒシステムが導入されたときにまで遡ることができる。１９７０年代後半から１９８０年代初頭には、パーソナルコンピュータ革命が、ＡＲＣＮＥＴ、Ｔｏｋｅｎ  Ｒｉｎｇ、イーサネット（登録商標）、及びＦＤＤＩを含めた様々なコンピュータネットワーク技術の導入の引き金となり、やがてイーサネットが主要なコンピュータネットワーキングプロトコルになった。広域データ通信の需要が高まるにつれて、電気通信業界は、１９８０年代後半から１９９０年代初頭に、従来の音声ストリームに加えてますます大きくなるデータトラフィックを伝送できるようにＳＯＮＥＴなどの技術を導入することで対応した。
【０００３】
１９８０年代初頭のパーソナルコンピュータの成長と共に、パーソナルコンピュータをプリンタ及びモデムなどの周辺機器と相互接続する必要性が生じ、そこから、ＰＣシリアルポート及びパラレルポートの標準化がなされた。ＰＣ周辺機器の数及び複雑さが増すにつれて、Ｉｎｔｅｌからのユニバーサルシリアルバス（ＵＳＢ）や、ＡｐｐｌｅからのＦｉｒｅｗｉｒｅ（ＩＥＥＥ１３９４）などのプロトコルが１９９０年代半ばに導入され、オーディオ／ビデオ（Ａ／Ｖ）デバイスなどの新たな機能をサポートし、ＰＣに必要とされるコネクタの数を削減した。
【０００４】
１９８０年代初頭に、燃料注入システムの導入と共に、自動車の構成要素を制御するためのリアルタイムデータ通信ネットワークの必要性が生じた。多くの自動車製造業者及び供給業者は、独自のプロトコルで対応し、例えばドイツ発のコントロールエリアネットワーク（ＣＡＮ）、フランス発の車両エリアネットワーク（ＶＡＮ）、及び米国発のＪ１８５０などであり、やがてＣＡＮが主要な制御プロトコルになった。
【０００５】
１９９０年代初頭には、車両での情報及びエンターテインメント（インフォテインメント）、ならびにそれに関連する帯域幅の増加及びストリーミング機能を求める要求が高まって、Ｄｅｌｐｈｉ  ａｎｄ  ＳＴ  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓからのマルチメディアリンク（ＭＭＬ）や、Ｏａｓｉｓ  Ｓｉｌｉｃｏｎｓｙｓｔｅｍｓ、後のＳＭＳＣからのメディアオリエンテッドシステムトランスポート（ＭＯＳＴ）などのプロトコルが開発された。同時に、Ｔｅｘａｓ  ＩｎｓｔｒｕｍｅｎｔｓがＩＥＥＥ１３９４の自動車用の変形版を販売促進していた。しかし、やがてＭＯＳＴが、自動車インフォテインメント市場での主要なプロトコルとなった。
【０００６】
電気通信、コンピュータ、及び家庭用電化製品などの市場からの広範なネットワーキング技術が当時利用可能であったが、自動車業界は、頑強性、性能、品質、及び短い伝送距離など自動車での特別な要件により、ＣＡＮやＭＯＳＴなど独特なネットワーキング技術を開発して選択した。ＣＡＮやＭＯＳＴなどのネットワークの特徴及び機能の多くは、他の市場からの着想を取り込んだものであったが、自動車用途に微調整された。例えば、ＣＡＮは、元の同軸ケーブルベースのイーサネットと同じ共有バストポロジーを使用するが、より確定的なものにするために調停が改良された。
【０００７】
導入されている最新の自動車ネットワーキング技術はＦｌｅｘＲａｙであり、これは、ドイツ及び米国の自動車製造業者によって開発されて販売促進されており、次世代の「Ｘ  ｂｙ  ｗｉｒｅ」用途向けのものである。これらの用途は、制動や操縦などのシステムを、従来の機械的方法及び水圧的方法ではなく、デジタル通信によって制御するものである。そのようなシステムは、高いスループット及び短いレイテンシを必要とし、確定的でありフォールトトレランスでなければならない。ＦｌｅｘＲａｙプロトコルは、これらの要件を実現するが、冗長ケーブル配線によってフォールトトレランスを提供するので、コストが高い。
【０００８】
ＦｌｅｘＲａｙトポロジーは、冗長アクティブスターに基づいている。すべてのノードが２つのポートを有し、ポートが２つの異なるアクティブスターに接続し、アクティブスターが次いですべての他のノードに接続し、単一ポイントのフォールトトレランスを提供する。アクティブスターへの各リンクは、双方向通信を可能にする単一のツイストペアワイヤであり、１つのノードから送信されるデータがすべてのノードにブロードキャストされる。双方向ケーブル配線及びブロードキャストメッセージ送信を用いるアクティブスタートポロジーは、元のＡＲＣＮＥＴと同じである。冗長スターが、ＦｌｅｘＲａｙにおいて新規のものである。
【０００９】
ＦｌｅｘＲａｙプロトコルでは、通信タイミング階層での最高レベルは、固定レートで繰り返される通信サイクルであり、固定レートは、好ましくは１つのタイミング基準によって設定される。すべての他のノードが自走クロックを有し、クロックは、タイミング基準に定期的に同期され、その結果、局所ネットワーククロックでいくらかのジッタが生じる。通信サイクルは、データフレームを通信するための静的セグメントと動的セグメントに分割される。静的セグメントは時分割多重化されており、各タイムスロットが、高い優先順位の確定的な通信のために特定のノードに専用のものである。動的セグメントは、より低い優先順位のために共有の帯域幅を提供し、これは、確定的挙動を提供するために暗黙トークンリング様式で割り当てられる。
【００１０】
時分割多重データを用いたそのような固定レート通信サイクルは、１９５０年後半のＴ１の導入に遡る。サイクルを静的セグメントと動的セグメントに分割するという概念は、１９９０年代初頭に、Ｆｉｒｅｗｉｒｅ及びＵＳＢの導入と共に現れ、電気通信市場では初期に存在していた。しかし、静的セグメントと動的セグメントに分割するＦｌｅｘＲａｙの方法は、Ｆｉｒｅｗｉｒｅ又はＵＳＢよりもＭＯＳＴに近い。ＦｌｅｘＲａｙで新しいものと考えられるのは、動的な帯域幅に関する暗黙トークンリング調停である。
【００１１】
ＦｌｅｘＲａｙは、ＣＡＮやＭＯＳＴなど他の自動車ネットワークが、帯域幅及び確定的挙動に関して必要な要件を満足せず（ＣＡＮの場合）、またフォールトトレランスを実現しない（ＭＯＳＴの場合）ので、Ｘ−ｂｙ−ｗｉｒｅ用途向けに開発された。ＣＡＮプロトコルは、典型的には、すべてのノードによって共有されるツイストペアケーブルを使用し、これはメッセージを送受信することができるが、同時にはできない。メッセージは、ＩＤから始めてバス上でシリアル送信され、すべてのノードによって感知される。複数のノードが同時に送信を開始する場合、優位ＩＤを有するメッセージが調停に勝ち、メッセージの送信を終える。優位でないＩＤを有する他のノードは、優位メッセージが送信されるまで送信を停止する。ＣＡＮプロトコルは、２つの導体の一方が電力短絡又は接地した場合に、他方の導体を介する通信が依然として可能であるようにすることによって、ある程度の故障保護を提供する。ＣＡＮは、データ転送速度が非常に低く、１Ｍｂｉｔ／秒未満であるので、Ｘ−ｂｙ−ｗｉｒｅ用途には適しておらず、また、高い優先順位の通信のための専用タイムスロットは存在しない。
【００１２】
ＭＯＳＴネットワークは、典型的には、一方向ポイントツーポイントリンクのリングトポロジーを使用する。物理層は、光ワイヤ又はツイストペアワイヤでよく、毎秒２５〜１５０Ｍｂｉｔのデータ転送速度をサポートする。ＦｌｅｘＲａｙ通信サイクルと同様に、ＭＯＳＴフレームは、固定レートで繰り返し、専用のデータソースのための時分割多重フィールドと、すべてのノードが調停することができる共有フィールドとに分割される。ＦｌｅｘＲａｙとは異なり、ＭＯＳＴで有利な点は、ＭＯＳＴノードが、ＰＬＬによってタイミングソースノードに同期され、これが局所ネットワーククロックでのジッタを最小にすることである。ＦｌｅｘＲａｙと異なり、ＦｌｅｘＲａｙで有利な点は、ＭＯＳＴが、当時はフォールトトレランスを提供しなかったことである。ＦｌｅｘＲａｙと異なり、いくつかのタイプの通信には有利であり、しかし他のタイプの通信には有利でない点は、ＭＯＳＴの時分割多重フィールドが、生ストリーミングデータのみをサポートし、ＦｌｅｘＲａｙのＴＤＭフィールドが、１つ又は複数の宛先にアドレス指定可能なパケットのみを伝送することである。さらに、ノードは、ＦｌｅｘＲａｙ通信サイクルの動的セグメントでは、帯域幅に関してトークンリング様式で調停し、ＭＯＳＴは、ＣＡＮといくぶん似たメッセージ優先順位ベースの調停方式を使用する。
【００１３】
始めは光学物理層を用いて導入されたＭＯＳＴは、１９８５年に標準化機構ＡＮＳＩに初めて提案されたＴ１及びＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  ＮＥＴ  ｗｏｒｋ）の電気通信の世界に端を発する。ＳＯＮＥＴと同様に、ＭＯＳＴは、一方向ポイントツーポイントリンクを有するリングトポロジーと、複数のチャネルに時分割多重化された繰り返しフレーム構造とを有する。ＳＯＮＥＴでもＭＯＳＴでも、すべてのノードが、ＰＬＬによって単一タイミング基準にビットレベルのタイミングで正確に同期され、これは、上述したコンピュータ又はコンピュータ周辺機器ネットワークのいかなるものとも異なる。ＩＢＭのＴｏｋｅｎ  Ｒｉｎｇがその例外になりうるが、これは時分割多重化されない。
【００１４】
ＳＯＮＥＴに関してもＭＯＳＴに関しても、すべてのネットワークノードで正確に同期されたクロックが、ソースでのアナログデジタル（Ａ／Ｄ）変換器から宛先でのデジタルアナログ（Ｄ／Ａ）変換器への任意のデータストリーミングの伝送を容易にする。さらに、ＳＯＮＥＴ又はＭＯＳＴビットタイミングに同期されたＡ／Ｄに専用のＴＤＭチャネルは、オーバーヘッドがゼロの生データ伝送メカニズムを提供する。
【００１５】
ＳＯＮＥＴもＭＯＳＴも、データパケット通信用の１つ又は複数のＴＤＭチャネルを割り振ることができるが、ＭＯＳＴは、調停、肯定応答、エラー検出、及びシステム制御など低レベルのメカニズムを有し、これらは、ローカルエリアネットワークには適しているが、ＳＯＮＥＴがサービスする広域電気通信ネットワークには適していない。異なる形で実装されるが、ＭＯＳＴパケット通信チャネルでのメッセージ調停及び肯定応答は、ＡＲＣＮＥＴ及びＩＢＭのＴｏｋｅｎ  Ｒｉｎｇなど初期のコンピュータ通信プロトコルに遡ることができる。自動車ＭＯＳＴプロトコルの主要な革新は、対象の自動車市場の要件に焦点を当てた単純で費用対効果の高いネットワーキング技術を生み出すために、電気通信及びコンピュータの業界からの特定の着想を特別な形で組み合わせたことであった。
【００１６】
ＭＯＳＴは、Ｘ−ｂｙ−ｗｉｒｅ用途に関する十分な帯域幅を有し、保証された帯域幅を提供する専用のタイムスロットを有するが、ＦｌｅｘＲａｙは、主にＭＯＳＴが当時はフォールトトレランスを提供することができなかったために開発された。第２に、ＭＯＳＴのＴＤＭチャネルは、ＣＡＮのようにパケットではなく、ＳＯＮＥＴのように生ストリーミングデータを通信する。ＳＯＮＥＴと全く同様に、ＭＯＳＴは、メインリングの逆方向に進む冗長通信チャネルを用いて単一ポイントフォールトトレランスを提供することができるが、ＦｌｅｘＲａｙと同様に、これは物理層のコストを倍増する。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明は、ＭＯＳＴ及びＣＡＮによってサービスされる既存のアプリケーションと、ＦｌｅｘＲａｙが対象とするＸ−ｂｙ−ｗｉｒｅの新規のアプリケーションとをサポートすることができるフォールトトレランスネットワークを提供し、ワイヤ配線と任意の必要なハブ又はスターとの両方を含む重複ケーブル配線の法外に高いコストはかからない。
【課題を解決するための手段】
【００１８】
本発明による改良型のデータ通信システムは、好ましくは、ノード間のシングルチャネル双方向ポイントツーポイントリンクを使用して、データのフレームを送信する。ネットワークノードは、リング又はデイジーチェーントポロジーで一体に接続することができ、連続するデータフレームが、交互に方向を変えて双方向リンクを介して送信される。始めはリングとして構成されるネットワークは、通信リンク又はネットワークノードが故障したときにデイジーチェーンに再構成することができる。故障したリンク又はノードに隣接するノードは、故障が存在することを確認して、再構成するようにネットワークをトリガすることができる。故障したリンク又はノードが回復したとき、ネットワークは、その変化を検出して、リング構成に戻ることができる。
【００１９】
クロック回復用のデジタル位相ロックループ（ＤＰＬＬ）が実装されるとき、すべてのノードが、ＳＯＮＥＴ及びＭＯＳＴと同様に互いに同期して動作することができ、これは、ＦｌｅｘＲａｙにおけるような特別な「クロック同期計算スケジュール」の必要性をなくす。ネットワークに同期された局所クロックでのジッタは、ＭＯＳＴと同様であり、実質的にＦｌｅｘＲａｙの場合よりも低く、これは、オーディオやビデオなどリアルタイムストリーミングアプリケーションに有利である。
【００２０】
特定の実施形態では、システムは、リング又はデイジーチェーンに関するビット及びフレームタイミングを提供する１つのタイミングマスタを有し、これは、ＳＯＮＥＴ、Ｔｏｋｅｎ  Ｒｉｎｇ、及びＭＯＳＴなどのプロトコルと同様である。フレームは、ＳＯＮＥＴ、ＭＯＳＴ、及びＦｌｅｘＲａｙと同様の固定長でよく、又はＴｏｋｅｎ  Ｒｉｎｇと同様の可変長でもよい。フレームは、比較的高いレートで繰り返すことができ、Ｔｏｋｅｎ  Ｒｉｎｇと同様に単一のメッセージを含むことができ、又は、比較的低いレートで繰り返し、時分割多重化し、ＳＯＮＥＴ、ＭＯＳＴ、及びＦｌｅｘＲａｙと同様に多くのメッセージ又は生データストリームを含むことができる。
【００２１】
リング構成での特定の実施形態では、タイミングマスタは、第１のポートからデータフレームを送信し、データフレームは、リングを巡って進んでタイミングマスタの第２のポートに戻る。完全なデータフレームが受信された後、タイミングマスタが、第２のポートから次のデータフレームを送信する。このデータフレームは、リングを巡って進んでタイミングマスタの第１のポートに戻る。第１のポートがデータフレーム全体を受信した後、プロセスは、連続するデータフレームに関して繰り返される。従って、連続するデータフレームは、リングの「エンドポイント」間を往復し、このエンドポイントは、リングにおいては好ましくは単一のタイミングマスタノードである。
【００２２】
デイジーチェーン構成では、タイミングマスタは、チェーンのエンドポイントにあることも、そこにはないこともあるが、それにも関わらず、連続するデータフレームはエンドポイント間を往復する。タイミングマスタがエンドポイントにある場合、タイミングマスタは、第１のポートから第１のフレームを送信し、このフレームは、デイジーチェーンに沿って第２のエンドポイントの第１のポートに進む。第２のエンドポイントがデータフレーム全体を受信した後、第２のエンドポイントは、第２のデータフレームを、第１のポートからチェーンを介してタイミングマスタの第１のポートに送信し返す。タイミングマスタが第１のポートでフレーム全体を受信した後、プロセスが繰り返される。逆に、タイミングマスタがエンドポイントにない場合、タイミングマスタは、その第１のポートで、１つのエンドポイントによって発せられたデータフレームを受信し、単純にフレームをその局所タイミング基準（例えば水晶発振器）にリタイムし、フレームを他方のポートに転送して、デイジーチェーンに沿って他のエンドポイントへ送信する。データフレームは、エンドポイント間を連続して往復するが、タイミングマスタは、（双方向に進むフレームに関して）ビットタイミングを同期するだけである。特定の実施形態では、タイミングマスタはまた、任意の所与の時間に１つのデータフレームのみがエンドポイント間を往復することを保証する。メッセージは、リングの場合と同様に送信される。
【００２３】
ＣＡＮの代わりとなるネットワークにおける場合など、データフレームがただ１つのメッセージを含む場合、調停に勝つノードが、適切な方向に進むデータフレームでメッセージを宛先ノードに送信する。送信元が宛先の方向を知らない場合、又はメッセージをブロードキャストしている場合、メッセージは、好ましくは双方向に進む２つのフレームで送信される。望みであれば、受信ノードは、メッセージとは逆方向に進む第２のデータフレームで肯定応答を送信ノードに送信し返すことができ、第２のデータフレームで任意のノードによって送信されるいかなる第２のメッセージにも干渉しない。
【００２４】
データフレームが、メッセージ用の複数のチャネルを提供するために時分割多重化される場合、各チャネルは、単一メッセージデータフレームに関して今説明したのと同様に動作することができる。いくつかのチャネルは、メッセージ帯域幅を保証するために特定のノードに専用のものにすることができ（ＦｌｅｘＲａｙ通信サイクルの静的セグメントと同様）、いくつかのチャネルは、多くのノードによって共有することができる（ＦｌｅｘＲａｙ通信サイクルの動的セグメントと同様）。同様に、いくつかのチャネルは、ＭＯＳＴ同期又は等時性チャネルと同様に、メッセージではなく生ストリーミングデータを通信するために特定のノードに専用にすることができる。データフレームは、アプリケーションに最も良く適した形態に分割することができる。
【００２５】
改良されたシステムは、リングを巡って、又はデイジーチェーンを介して相対する方向にデータフレームを送信するという概念を利用する。ＳＯＮＥＴ、Ｔｏｋｅｎ  Ｒｉｎｇ、ＦＤＤＩ、及びＭＯＳＴなどのプロトコルは、リングトポロジーを使用するが、データは常に相互接続を介して一方向に進む。これは、一方向通信チャネルの形成がより簡単であるからである。各ノードは、２つのトランシーバではなく、専用の送信機と専用の受信機とを有する。光学相互接続の場合、送信機は典型的にはＬＥＤを使用し、受信機はシリコンフォトダイオードを使用するが、費用対効果の高い光トランシーバは、送受信の両方に関して単一のＬＥＤを利用することができ、これは、光学相互接続を使用する費用対効果の高い実装形態を提供する助けとなる。
【００２６】
また、一方向リンクの場合、クロック及びデータ回復がより簡単である。従来、アナログＰＬＬが、データの連続ストリームにロックして、受信データとのクロック同期を生成した。受信データが遷移していないときは常に、アナログ電圧制御発振器（ＶＣＯ）の周波数は、寄生回路要素によりドリフトする。改良型のシステムは、好ましくは、アナログＰＬＬではなくデジタルＰＬＬを使用し、これは、周波数ドリフトに対する感受性がはるかに低く、受信データがない期間をはるかに長く許容することができる。
【００２７】
Ｆｉｒｅｗｉｒｅ及びＵＳＢなどのプロトコルは、デイジーチェーン又はツリートポロジーを使用し、いくつかの変形形態では（１３９４Ａ）、ノード間の通信チャネルは双方向である。しかし、これらのプロトコルは、すべてのポートですべてのノードにフレームタイミングを連続的にブロードキャストする一意のルートノード（すなわちＦｉｒｅｗｉｒｅ）又はホスト（すなわちＵＳＢ）を有する。これらのプロトコルはいずれも、連続するデータフレームを交互に生成するデイジーチェーンのエンドポイントを利用しない。
【００２８】
リング及びデイジーチェーンでのデータフレーム通信に関する新規の概念を、リング内の故障したノード又は通信リンクを検出してデイジーチェーンに切り替えるという概念と組み合わせることにより、自動車におけるより増加するアプリケーションをサポートすることを可能にする費用対効果の高い確定的なフォールトトレランス通信システムに関して、自動車業界が直面する課題に対処する実施形態が提供される。
【００２９】
一態様では、本発明は、ノードの相互接続ネットワーク内部にあるネットワークノードで使用する方法を提供する。例示的な方法は、ネットワークノードの第１の双方向ポートで受信されたデータフレームを、第２の双方向ポートでのアウトバウンド送信のために、ネットワークノードの第２の双方向ポートに転送するステップと、第２の双方向ポートで受信されたデータフレームを、第１の双方向ポートでのアウトバウンド送信のために、第１の双方向ポートに転送するステップと、所与の双方向ポートで受信されたデータフレームがそのネットワークノードにアドレス指定されたメッセージを含む場合に、所与の双方向ポートでアウトバウンド送信される次のデータフレームにメッセージステータスシンボルを挿入するステップとを含む。
【００３０】
本発明の別の態様では、本発明は、複数のネットワークノードであって、それぞれが、データフレームを送受信することができる少なくとも２つの双方向ポートを有する複数のネットワークノードと、前記ネットワークノードの直列接続ストリングを含む物理的トポロジーで前記複数のネットワークノードを接続する複数の双方向通信リンクとを備えるシステムであって、前記複数のネットワークノードが、連続するデータフレームをストリングに沿ってノードからノードに相対する方向に交互に通信するように構成されるシステムを提供する。
【００３１】
さらに別の態様では、本発明は、直列接続されたネットワークノードのストリングを含むネットワークトポロジーを備えるシステム内で情報を通信する方法であって、各ノードがそれぞれの第１及び第２のポートを含む方法を提供する。例示的な方法は、連続するデータフレームが、交互に、まず第１のネットワークノードの第１のポートから発せられて、一方向でネットワークノードのストリングに沿って進み、最終的に最初のデータフレームが第１のネットワークノードの第２のポート、又はネットワークノードのストリングのエンドノードに達し、次いで逆方向で、第１のネットワークノードの第２のポート又はエンドノードからネットワークノードのストリングに沿って進み、第１のネットワークノードの第１のポートに達するステップと、第１のメッセージを、ソースノードの第１のポートで受信された第１のデータフレームに挿入し、ソースノードの第２のポートで第１のデータフレームを下流のノードに向けて転送するステップとを含む。
【００３２】
さらに別の態様では、本発明は、相互接続されたネットワークノードのシステムで使用するためのネットワークノードデバイスを提供する。例示的なネットワークノードデバイスは、接続された第１の外部デバイスにデータフレームを送受信するための双方向通信リンクとインターフェースするように構成された第１のポートと、接続された第２の外部デバイスにデータフレームを送受信するための双方向通信リンクとインターフェースするように構成された第２のポートと、第１のポートで受信されたデータフレームに関連の内部クロックを同期させるため、及び第２のポートにそのような第１のポートの受信データフレームを転送して送信するための第１の回路と、第２のポートで受信されたデータフレームに関連の内部クロックを同期させるため、及びそのような第２のポートの受信データフレームを第１のポートに転送して送信するための第２の回路と、いずれかの方向でデバイスを介して１つのポートから他のポートへ渡るデータフレームにメッセージを挿入するための第３の回路とを含む。
【００３３】
さらに別の態様では、本発明は、相互接続されたネットワークノードのシステムで使用するためのネットワークノードデバイスを提供する。例示的なネットワークノードデバイスは、第１及び第２の双方向ポートの一方で受信されたデータフレームを、アウトバウンド送信のために前記第１及び第２の双方向ポートの他方に転送し、第１の双方向ポートで受信されたデータフレームがそのネットワークノードデバイスにアドレス指定されたメッセージを含む場合に、メッセージステータスシンボルを、第１の双方向ポートでアウトバウンドで送信される次のデータフレームに挿入するように構成される。
【００３４】
前述の説明は要約であり、必要に応じて、簡略化、概説、及び詳細の省略を伴う。従って、当業者は、前述の要約が例示にすぎず、本発明を何ら限定することは意図されていないことを理解されよう。特許請求の範囲によってのみ定義される本発明の他の態様、進歩性のある特徴、及び利点は、以下に説明する実施形態の詳細な説明及び添付図面から明らかになろう。
【００３５】
本発明の他の目的及び利点は、以下の詳細な説明を読み、添付図面を参照すれば明らかになろう。
【図面の簡単な説明】
【００３６】
【図１Ａ】故障のないリングネットワークのネットワーク図である。
【図１Ｂ】リング内の通信リンクが故障したときに得られるデイジーチェーンネットワークのネットワーク図である。
【図２】ネットワークインターフェース制御装置及び関連のサポート回路を含むネットワークノードの例示的ブロック図である。
【図３】光トランシーバ用の例示的回路図である。
【図４】例示的なデータフレームフォーマットである。
【図５Ａ】ネットワークを介する例示的なデータフレームタイミングを示す図である。
【図５Ｂ】ネットワークを介する例示的なデータフレームタイミングを示す図である。
【図６Ａ】どのようにメッセージ及び肯定応答を通信することができるかの一例を示す図である。
【図６Ｂ】どのようにメッセージ及び肯定応答を通信することができるかの一例を示す図である。
【図７Ａ】どのようにネットワーク帯域幅に関してノードが調停することができるかの一例を示す図である。
【図７Ｂ】どのようにネットワーク帯域幅に関してノードが調停することができるかの一例を示す図である。
【図８Ａ】低い優先順位のメッセージと高い優先順位のメッセージが同時に通信される一例を示す図である。
【図８Ｂ】低い優先順位のメッセージと高い優先順位のメッセージが同時に通信される一例を示す図である。
【図９Ａ】どのようにして、メッセージをすべてのノードにブロードキャストすることができるかの一例を示す図である。
【図９Ｂ】どのようにして、メッセージをすべてのノードにブロードキャストすることができるかの一例を示す図である。
【図１０Ａ】どのようにして、リング内での位置に基づいてノードにアドレスを割り当てることができるかの一例を示す図である。
【図１０Ｂ】どのようにして、リング内での位置に基づいてノードにアドレスを割り当てることができるかの一例を示す図である。
【図１１Ａ】どのようにして、デイジーチェーン内での位置に基づいてノードにアドレスを割り当てることができる方法の一例を示す図である。
【図１１Ｂ】どのようにして、デイジーチェーン内での位置に基づいてノードにアドレスを割り当てることができる方法の一例を示す図である。
【図１２Ａ】例示的な階層ネットワークアーキテクチャを示す図である。
【図１２Ｂ】例示的なブリッジノードアーキテクチャを示す図である。
【図１２Ｃ】階層アドレス指定方式を示す図である。
【図１３Ａ】タイミングマスタノードのための例示的な初期化状態機械を示す図である。
【図１３Ｂ】非タイミングマスタノードのための例示的な初期化状態機械を示す図である。
【図１４】例示的なデジタルＰＬＬブロック図である。
【発明を実施するための形態】
【００３７】
本発明は、様々な修正形態及び変形形態を取ることができるが、本発明の特定の実施形態を例として図面に示し、本明細書で詳細に説明する。しかし、図面及びそれに対する詳細な説明は、開示される特定の形態に本発明を限定することは意図されておらず、逆に、本発明は、添付の特許請求の範囲によって定義される本発明の精神及び範囲内に入るすべての修正形態、等価形態、及び変更形態を網羅するものであることを理解すべきである。
【００３８】
ここで図面を見ると、図１Ａは、通信リンク１５、１６、１７、及び１８によってリングトポリジーで接続された１グループのノード１１、１２、１３、及び１４を示す。各ノードが少なくとも２つのポートを有し、ノード１１ではポート１９及び２０、ノード１２ではポート２１及び２２によって示されており、これらのポートは、双方向でデータを通信することができる。この例でのノード１１は、タイミングマスタ（ＴＭ）と定義され、交互に方向を変えてリングを巡るようにデータフレームを繰り返し送信する。第１のデータフレームは、リングを巡って時計周りにポート２０からポート１９に進む。ポート１９で完全なデータフレームが受信された後、次のデータフレームが、リングを巡って反時計周りにポート１９からポート２０に送信される。連続するデータフレームが、交互に方向を変えて続き、これにより、すべてのノードが互いに通信できるようになる。通信リンクは、プラスチック光ファイバ（ＰＯＦ）を使用することが好ましいが、例えばツイストペアワイヤや同軸ケーブルを含めた広範囲の通信媒体を使用することができる。
【００３９】
図１Ｂは、通信リンク１５が故障したとき、外れたとき、又は存在しないときに生じるデイジーチェーントポロジーを示す。このデイジーチェーン構成では、タイミングマスタノード１１が、第１のデータフレームをポート１９からチェーンを介してノード１２に送信する。ノード１２は、完全なデータフレームを受信した後、次のデータフレームを逆方向にデイジーチェーンを介してノード１１に送信する。連続するフレームが、引き続き往復して送信され、これにより、すべてのノードが互いに通信できるようになる。
【００４０】
ネットワークタイミングマスタは、ユーザが指定することが好ましいが、自動的に決定することもできる。マスタは、メモリやプロセッサ速度など、他のノードよりも多くのリソースを必要とすることがあり、従って、システムコストを削減するために、タイミングマスタになることができるノードは１つか２つだけにする必要がある。タイミングマスタを自動的に決定するための様々なメカニズムを使用することができ、例えば、各ノードを、乱数を発生するマスタにすることができ、最も高い数をもつノードがタイミングマスタとなる。タイミングマスタが決定されると、この情報を不揮発性メモリに記憶することができる。
【００４１】
図２は、ＰＯＦを使用するネットワーク用のノードの例示的なブロック図を示し、このノードは、ネットワーク制御装置３０と、アプリケーションプロセッサ３６と、光ファイバインターフェース３１及び３２と、ＰＯＦファイバ３３及び３４とを含む。光ファイバインターフェース３１及び３２は、電気光変換を行い、それぞれＬＥＤ５０及び５１を含むことができる。ネットワーク制御装置３０は、２つのＬＥＤドライバ３７及び３９と、２つのＬＥＤ受信機３８及び４０と、デジタル位相ロックループ（ＤＰＬＬ）４２と、ネットワークインターフェース論理回路４１と、送信及び受信メッセージバッファ４３及び４４と、アプリケーションインターフェース論理回路４５とを含む。
【００４２】
ＤＰＬＬは、受信されたデータ信号４６及び４７からクロック信号４８を回復し、クロック信号４８を、（単一の集積回路「チップ」上に実装することができる）ネットワークインターフェース論理回路４１及びネットワーク制御装置３０の残りの部分に転送する。とりわけ、クロック信号４８は、送信データを受信データと同期させ、これによりネットワーク１０内のすべてのノードが互いに同期できるようにする。クロック信号４８は、すべてのノードで正確に同じ周波数を有することができ、これにより、データがネットワーク１０を介してスムーズに往復して流れ、すべてのノードが時間経過を互いに正確に保つことができるようにする。
【００４３】
ＤＰＬＬ４２は、クロック乗算アナログＰＬＬによって水晶発振器３５から導出される高速クロックを使用することができる。ＤＰＬＬ４２は、よく知られているデジタル位相検出器、ループフィルタ、及び離散時間発振器回路を含むことができる。位相検出器は、データ信号４６又は４７の遷移と回復されたクロック信号４８との間の時間を測定し、測定が行われた後に、この時間のスケールバージョンをループフィルタに転送することになる。ループフィルタは、この時間測定の比例積分バージョンを加算して、離散時間発振器への入力を生成し、離散時間発振器が、回復されたクロック信号４８を生成する。ＤＰＬＬループは、負のフィードバックを有するべきであり、これは、データ信号４６又は４７のエッジと回復されたクロック信号４８との間で測定される時間をほぼゼロにする。
【００４４】
ＰＯＦを介して送信される光学データは、好ましくは、ＤＰＬＬ４２がロックするのに十分に高い遷移密度を生成するように符号化及び／又はスクランブルされる。よく知られているバイフェーズ、ミラー（ｍｉｌｌｅｒ）、４ｂ５ｂ、又は８ｂ１０ｂ符号化、又はＭＯＳＴ（登録商標）ネットワーク用のプロプリエタリＤＣ適合（ＤＣＡ）符号化を含めた様々な符号化方式を使用することができる。データフレームは、ＤＰＬＬが迅速にロックすることができる高い遷移密度のシーケンス又はコードで始まることが好ましい。ＤＰＬＬは、迅速に開始コードにロックするために、比較的大きい比例係数によって生成される比較的高い帯域幅を有することが好ましい。また、ＤＰＬＬは、データが受信されない時間中の位相ドリフトを最小にするために、比較的小さな積分係数を有することが好ましい。
【００４５】
ネットワークインターフェース論理回路４１は、リングタイミングマスタ及びデイジーチェーンエンドポイントでデータフレームを生成し、一方のポートで受信されたデータフレームを他方のポートに転送し、すべての他のノードに送信するのに必要なすべてのハードウェアを含む。また、ネットワークインターフェース論理回路４１は、メッセージの受信に関する肯定応答、データフレームに関する調停、及びデータフレームエラーに関するチェックに関連するすべての低レベル機能を行う。メッセージの送信先のノードアドレス、メッセージ長、及び実際のメッセージは、送信バッファ４３を介してアプリケーションから得られるが、ネットワークインターフェース論理回路４１は、この情報をデータフレームに適切に挿入する。同様に、ネットワークインターフェース論理回路４１は、入力データフレームのアドレスフィールドを監視し、選択されたデータフレームのアドレス、メッセージ長、及びメッセージデータを受信バッファ４４に転送する。最後に、ネットワークインターフェース論理回路４１は、ノード発見など特定のシステムコマンドに適切に応答する。
【００４６】
送信バッファ４３及び受信バッファ４４は、ＦＩＦＯメモリであることが好ましく、１つ又は複数の送信すべきメッセージ又は受信されたメッセージを含む。ＦＩＦＯメモリは、ランダムアクセスメモリ（ＲＡＭ）と、読み取り及び書き込みポインタとを使用して実装されることが好ましいが、他のタイプのＦＩＦＯメモリを使用することもできる。好ましくはＲＡＭに記憶される情報は、メッセージ長、アドレス、及びメッセージデータを含む。アプリケーションインターフェースが送信バッファ４３に書き込む、及び受信バッファ４４から読み取る最初のデータはメッセージ長である。同様に、ネットワークインターフェース論理回路４１が送信バッファ４３から読み取る、及び受信バッファに書き込む最初のデータもメッセージ長である。ＲＡＭは、ブロック間で完全なメッセージを転送するために、「長さ」の値に等しい回数だけ読み取られる、又は書き込まれる。
【００４７】
アプリケーションインターフェース論理回路４５は、アプリケーションプロセッサ３６が送信バッファ４３及び受信バッファ４４にアクセスして、ネットワーク制御装置３０を構成して管理することができるようにする。アプリケーションインターフェース論理回路４５は、メモリアドレスと、メモリデータと、読み取り及び書き込み信号とを含む単純なメモリマップドパラレルインターフェースでよく、あるいは、アプリケーションとネットワークの間のスマートインターフェースを提供する完全なマイクロコントローラ、又は任意の数の他の適切な構造でよい。
【００４８】
アプリケーションプロセッサ３６は、典型的には、モータの制御など何らかの機能を行い、その機能と、ネットワーク内の他のノード及び機能とのインターフェースを管理するマイクロコントローラである。アプリケーションプロセッサ３６が行うことができるいくつかのネットワーク関連タスクには、ヒューマンマシンインターフェース（ＨＭＩ）のネットワークアドレスの発見が含まれ、これは、モータを制御し、ＨＭＩがモータノードのネットワークアドレスを発見する助けとなる。他のタスクとしては、ネットワークインターフェース制御装置３０の管理、追加の送信及び受信メッセージのバッファ、ならびに診断の実施を挙げることができる。
【００４９】
図２は、ネットワークノードに関する多くの可能なブロック図のうちの一例にすぎない。第１に、ネットワークは、全く異なる物理的インターフェースを有するツイストペアワイヤなど異なる伝送媒体を使用することができる。第２に、クロック及びデータ回復は、アナログＰＬＬ又は単純なオーバーサンプリング回路を含む様々な異なるハードウェアを用いて行うことができる。ネットワークインターフェース論理回路は、例えば、使用されるデータフレームの性質やアプリケーションプロセッサの機能に応じて多少複雑であることがある。メッセージ肯定応答やエラーチェックなどの機能は有用ではあるが、必須ではない。また、メッセージ長を固定することができ、それにより長さフィールドは必要なくなる。メッセージバッファは、ネットワーク速度及びアプリケーションプロセッサ帯域幅に応じて必要であることも必要ではないこともある。最後に、アプリケーションプロセッサ３６は、必要であることも必要ではないこともある。例えば、ネットワーク制御装置３０が十分にインテリジェントである場合、アプリケーションプロセッサは必要ない。
【００５０】
図３は、光ファイバインターフェース３１と、ＬＥＤドライバ３７と、ＬＥＤ受信機３８とを含む、ＰＯＦ用の例示的な双方向物理層インターフェースの図である。光ファイバインターフェース３１は、好ましくは、ＬＥＤを１つだけ含み、ＰＯＦへの物理的接続を提供する。ネットワーク制御装置３０は、ＬＥＤドライバ３７とＬＥＤ受信機３８を含むことが好ましい。ＬＥＤのカソードは接地されることが好ましく、ＬＥＤのアノードは、ＬＥＤドライバ３７及びローパスフィルタ（すなわちＬＥＤ受信機３８内の抵抗器５９とコンデンサ６０）に接続されることが好ましい。迷走接地電流が受信機に影響を及ぼすのを防止するために、コンデンサ６０の下側プレートがＬＥＤのカソードに直接接続されることが好ましい。
【００５１】
ＬＥＤドライバ３７は、ｐチャネルデバイス６３及び６４から形成されるカレントミラーを含む。ｐチャネルデバイス５３及び５７が、インバータ６５及び制御信号５８と共に、ＬＥＤドライバ３７をオンオフすることができるようにする。送信データ信号５２がローであるとき、電流源５４からの電流は、デバイス６４を介してデバイス６３にミラーされて、ＬＥＤ５０を通る電流を生成する。送信データ信号５２がハイであるとき、ｎチャネルスイッチ５６が導通し、電流源５４と電流源５５からの電流の和がＬＥＤ５０にミラーされる。電流源５５と電流源５４からの電流の比は、好ましくは約１０：１であり、透過光でほぼ１０ｄＢの消光比をそれぞれ生成する。
【００５２】
ＬＥＤ受信機３８は、抵抗器５９及びコンデンサ６０からなるローパスフィルタと、比較器６１とを含む。ＬＥＤ５０のアノードは、比較器６１の一方の端子へのコネクタであり、ＬＥＤ５０のアノードのローパスフィルタバージョンが他方の端子に接続される。光がＬＥＤ５０に当たるとき、アノード電圧が上昇し、これがＬＥＤ５０を順方向バイアスする。アノード電圧は、光誘起電流がダイオード順方向電流に合致するまで上昇する。より多くの光がＬＥＤ５０に当たるときアノード電圧は大きくなり、より少ない光が当たるときアノード電圧は小さくなる。この変化するアノード電圧のＤＣ成分がアノード電圧と比較されて、受信データ信号４６を生成する。
【００５３】
受信機帯域幅は、ＬＥＤ５０の動的キャパシタンスと抵抗器５９の抵抗によって決定される。１００万ビット毎秒（１Ｍｂｐｓ）の目標ビットレートと、１０〜２０ｐＦの動的キャパシタンス範囲とを仮定すると、抵抗器５９の抵抗は、好ましくはそれぞれ２５ｋ〜１２．５ｋΩの範囲内である。抵抗器５９とコンデンサ６０の組合せに関するローパスフィルタカットオフは約７０ｋＨｚでよく、これは、コンデンサ６０のキャパシタンスを１００〜２００ｐＦの範囲内にする。感度限界で０．２μＡの平均ＬＥＤ電流を仮定すると、抵抗器５９の両端間の電圧は、抵抗器５９の抵抗が２５ｋ〜１２．５ｋである場合、それぞれ±２．５〜１．２５ｍＶとなる。比較器６１の設計は、デバイスサイズ及びレイアウトならびにオートゼロ技法によって、入力オフセット電圧を最小にすることが好ましい。
【００５４】
性能の観点から、受信機３８がアナログデジタル変換器を含むことが好ましく、このアナログデジタル変換器は、データフレームの最後でアノード電圧のローパスフィルタバージョンをサンプリングし、その結果をデジタルアナログ（Ｄ／Ａ）変換器に転送し、デジタルアナログ（Ｄ／Ａ）変換器が比較器６１の負の端子を制御する。受信機３８がデータを受信していない時間中、アノードのローパスフィルタバージョンは変化するが、Ｄ／Ａ変換器出力は変化しない。これは、受信機３８を安定させるのに必要なデータフレーム開始シーケンスの長さを最小にする。別法として、同じ機能をアナログサンプルアンドホールド回路によって行うことができる。
【００５５】
図３に示される物理層インターフェースは、多くの可能な実装形態のうちの１つにすぎない。ＬＥＤドライバ及び受信機回路は、光ファイバインターフェース３１内にあってもよく、又はディスクリート回路として存在していてもよい。ドライバ３７の実装形態は実質的に異なることがあり、例えば、単純な電圧源と直列抵抗、又はドライバ帯域幅を増加するためにピーキング回路を備える複雑な較正された温度補償電流源でよい。図示される構成は、感度を最適にするために光起電力モードでＬＥＤ５０を動作させるが、受信機は、帯域幅を最適にするために光伝導モードで動作するようにＬＥＤ５０を構成することもできる。光起電力モードでさえ、ＤＣ結合ではなくＡＣ結合など、多くの可能なＬＥＤ回路構成が存在する。コストを追加して、光ファイバインターフェース３１が、ＬＥＤとシリコンフォトダイオードの両方を含むこともできる。また、ドライバ３７の電源から受信機３８を隔離するための何らかの回路が望ましいこともある。例示的なデータ転送速度及び得られるコンポーネントの値は、多くの可能性のうちの１つにすぎない。Ｄａｖｉｄ  Ｊ．  Ｋｎａｐｐによる「Ｏｐｔｉｃａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｄｅｖｉｃｅ，  Ｍｅｔｈｏｄ  ａｎｄ  Ｓｙｓｔｅｍ」という名称の２００８年９月５日出願の米国仮特許出願第６１／０９４，５９５号に、費用対効果の高い他の適切な光トランシーバがさらに記載されており、その開示全体を参照として本明細書に組み込む。そのような低コストの光トランシーバは、光学的相互接続を使用して、この新規のネットワーキング技術を費用対効率の高いものにすることができる。
【００５６】
図４は、例示的なデータフレームフォーマットを示し、このデータフレームフォーマットは、開始フィールド７１と、メッセージステータスフィールド（すなわち「肯定応答フィールド」）７２と、調停フィールド７３と、メッセージ長フィールド７４と、アドレスフィールド７５と、メッセージデータフィールド７６と、ＣＲＣチェックサムフィールド７７とを含む。開始フィールド７１は、受信ノードにシーケンスを提供し、これにより、受信機３８を安定させ、ＤＰＬＬ４２を位相ロックさせ、ネットワークインターフェース論理回路４１を同期させることができる。開始フィールド７１は、好ましくは一連の交互の１と０を含み、これは、ＬＥＤ５０のローパスフィルタがその直流動作点に達するのに十分な長さであり、また、回復されるクロック信号４８の位相が受信データの遷移と同相で動くのに十分な長さである。開始列の長さは、受信機３８のアーキテクチャ及びパラメータ、ならびにＤＰＬＬの帯域幅に応じて決まる。開始フィールドは、好ましくは、ネットワークインターフェース論理回路４１が識別して同期することができる特定のパターン（すなわち「フレームアラインメント」マーカー又はパターン）で終わる。
【００５７】
メッセージステータスフィールド７２は、メッセージを適切に受信したノードが、送信元と受信確認を行う（又は本明細書で説明するものなど複数のメッセージステータスシンボルのいずれかを提供する）ことができるようにする。ノードは、リングを巡って、又はデイジーチェーンを介して一方向に進むデータフレームでメッセージを受信し、逆方向に進む次のデータフレームで肯定応答（例えば肯定応答シンボル）を送信する。受信ノードは、メッセージを適切に受信しない場合、何が誤っていたかを識別するエラーシンボル（例えばエラーコード）をメッセージステータスフィールド７２に入れて送信する。例えば、送信中にメッセージのビットエラーが生じて、ＣＲＣチェックに失敗した可能性があり、又は受信ノードが、受信バッファが満杯であるためメッセージを受け入れられなかった可能性がある。
【００５８】
メッセージステータスフィールド７２は、すべてのノードにブロードキャストされるメッセージ又は１グループのノードにマルチキャストされるメッセージのための２つのサブフィールドに分けることができる。一方のサブフィールドを、そのようなメッセージを適切に受信するノードのために使用することができ、他方のフィールドは、メッセージを適切に受信できない他のノードが使用することができる。これら２つのサブフィールドによって、送信ノードは、メッセージを適切に受信したノードが１つもないか、いくつかのノードが適切に受信したか、それともすべてのノードが適切に受信したかを知ることができる。
【００５９】
調停フィールド７３は、より高い優先順位を有するメッセージを、より低い優先順位を有するメッセージの前に送信できるようにする。ＭＯＳＴなど他のネットワークと同様に、優先順位インジケータ（例えば優先順位コード）は、調停フィールド７３内で最初に送信される最上位ビット（ＭＳＢ）の符号のない整数でよい。データフレームに関して調停するノードが、受信された調停値を、送信すべきメッセージの優先順位シンボルと１度に１ビット比較する。受信されたＭＳＢが１であり、送信すべきメッセージのＭＳＢが０である場合、ノードは調停に負け、次のフレームまで待機して、再び調停する。受信されたＭＳＢが０であり、送信すべきメッセージのＭＳＢが１である場合、ノードは調停に勝ち、送信すべきメッセージの優先順位シンボルを調停フィールド７３に挿入し、新規のメッセージを送信する（従って受信されたメッセージをプリエンプションする）。両方のＭＳＢがゼロである場合、受信ノードは、ビットの組が一致しなくなるまで、次のビットの組を比較し続ける。
【００６０】
データフレームがメッセージを含まない場合、調停フィールド７３の値は０である。最低の優先順位のメッセージは、好ましくは、他はすべて０であるが最下位ビット（ＬＳＢ）として１を１つだけ有するので、そのようなメッセージは、送信すべきメッセージのＬＳＢが受信された調停値のＬＳＢよりも大きいため送信される。送信すべきメッセージの優先順位が受信された優先順位よりも高くないためノードが調停に負ける場合、送信すべきメッセージの優先順位を、調停に負けるたびに増分させることができる。これは、低い優先順位のメッセージが、高い優先順位のトラフィックによってネットワークから完全に阻止されるのを防止する。
【００６１】
メッセージ長フィールド７４は、後続のアドレスフィールド７５及びデータフィールド７６の長さを特定することができる。単一リング又はデイジーチェーンネットワークでは、アドレスフィールドの長さは一定であることが好ましく、従って、例えばメッセージ長は、単純にデータフィールドの長さ＋１バイト（例えば１バイトのアドレスに関して）の長さでよい。階層ネットワークでは、アドレスフィールドは、階層の数だけ大きくすることができ、この場合、長さフィールド７４は、アドレス長フィールドとデータ長フィールドに細分化されることが好ましい。データフレームの長さは、好ましくは、ある最小値よりも大きく、かつある最大値よりも小さく、例えばアドレスとデータで８〜２５６バイトであるが、他のデータフレームサイズも考えられる。
【００６２】
アドレスフィールド７５は、特定のノード、ノードのグループ、又はすべてのノードに送信されるメッセージに関する宛先アドレスを特定する。ＭＯＳＴなど他のネットワークと同様に、アドレスは、タイミングマスタに対するネットワーク内での宛先ノードの特定の位置を表すことができ、又はノードに割り当てられた何らかの他の一意のアドレスでよい。アドレスフィールドは、すべての異なるタイプのアドレス指定を用いて、リング又はデイジーチェーン内のすべてのノードを一意に識別できるように十分なビット数を有するべきである。最大の６４ノードの場合、計１バイトに関して、６ビットをノードアドレス用に使用することができ、２ビットで、ノード位置アドレス指定、割り当てアドレス指定、グループアドレス指定、又はブロードキャストアドレスを指定することができる。
【００６３】
階層ネットワークは、リング又はデイジーチェーンネットワーク間のブリッジによって形成することができる。そのようなブリッジは、好ましくは２つのネットワーク制御装置と４つのポートとを含み、２つのリング又はデイジーチェーンネットワークに接続する。より多くのポートを有するより多くのネットワーク制御装置は、より多くのネットワークにブリッジすることができる。階層ネットワークは、ルートネットワークでのノードに接続される１つのルートタイミングマスタを有する。ルートネットワークでのノードの１つがサブネットへのブリッジである場合、第２のネットワーク制御装置は、そのサブネットに関するタイミングマスタである。サブネットは、さらなるサブネットへの接続ブリッジを有することがある。
【００６４】
１つのリング又はデイジーチェーンから別のリング又はデイジーチェーンに送信されるメッセージは、階層アドレス指定を使用することによってブリッジを介して送信することができ、階層アドレス指定は、コンピュータディレクトリ構造に類似した形でアドレスを拡張する。階層を上がるために、アドレスチェーン内の最初のアドレスは、ローカルタイミングマスタのアドレスである。もう１つ層を上がるために、ローカルタイミングマスタに接続されたネットワークのタイミングマスタがアドレス指定される。サブネットに下がるためには、サブネットへのブリッジがアドレス指定され、次いでサブネット内のノード又はブリッジのアドレスがアドレス指定される。階層を通って移動するために、長さフィールド７４が、アドレスフィールド７５内のアドレスの数を識別することができる（図１２Ａ、図１２Ｂ、及び図１２Ｃ、ならびに追加説明のための関連する本文参照）。
【００６５】
ＣＲＣチェックサムフィールド７７は、現在のデータフレームでのメッセージに関するエラー保護を提供することができる。送信ノードでのネットワーク制御装置３０は、長さフィールド７４、アドレスフィールド７５、及びデータフィールド７６に関するチェックサムを計算し、その結果をＣＲＣフィールド７７において送信する。任意の受信ノードが、同じフィールドに関する別のチェックサムを計算し、その結果を、受信されたＣＲＣフィールド７７での値と比較する。それらが同じである場合には、メッセージは、受信バッファが満杯であるため依然として拒否されている可能性があるものの、適切に受信されており、それらが異なる場合には、メッセージに何らかのビットエラーが生じており、拒否される。拒否される場合、メッセージは受信バッファに記憶されず、次のフレームのメッセージステータスフィールド７２によって、送信元は、チェックサムに失敗してメッセージが拒否された旨を通知される。
【００６６】
図４で説明したデータフレームフォーマットは、多くの異なるデータフレームフォーマットの一例にすぎない。肯定応答７２、調停７３、長さ７４、及びＣＲＣ７７などのフィールドは、必要であることも必要ではないこともあり、又はそのようなフィールドが、説明したものとは実質的に異なる機能を有することもある。同様に、アドレスフィールド７５も、説明したものとは実質的に異なることがある。メッセージ受信は、もしあれば、プロトコルにおけるより高いレベルで肯定応答することができる。調停は、異なる方法で行うことができ、又は例えばプロトコルにおけるより高いレベルで行うこともできる。メッセージ長は、長さがデータに埋め込まれている場合、又はすべてのメッセージが同じ長さである場合には必要ない。説明したデータフレームフォーマットは、自動車用途に適しているが、他の用途については実質的に異なる可能性がある。
【００６７】
図５Ａは、図１Ａに示されるリングネットワークに関するデータフレームタイミングを示す。まず、データフレーム０が示されており、これはタイミングマスタ１１からノード１２に進み、時間Ｔ１にわたって通信リンク１５上にある。データ転送率が１Ｍｂｐｓであり、データフレーム当たり１６〜２５６バイトであると仮定すると、Ｔ１は、１２８マイクロ秒〜２０４８マイクロ秒の間とすることができる。データフレーム０が通信リンク１５上で動き出した後、時間Ｔ２で、ノード１２は、通信リンク１６でデータフレーム０をノード１３に送信し始める。時間Ｔ２は、通信リンク１５を通る移動時間とノード１２での通信制御装置３０の遅延とからなる。ＰＯＦを通る光の速度が２×１０８メートル／秒であり、ファイバ長が最大で１５メートルであると仮定すると、ＰＯＦを通る遅延は７５ナノ秒である。タイミングマスタ１１及びＬＥＤ受信機でのドライバ遅延と、ノード１２でのデータ回復遅延は、合計で約１ビットの期間又は１マイクロ秒である。ネットワークインターフェース論理回路４１は、好ましくは、ビットごとに、肯定応答フィールド７２及び調停フィールド７３を管理し、高速クロックが利用可能であると仮定すると、遅延は好ましくは短く、例えば２５ナノ秒である。このとき、Ｔ２に関する総遅延は、１．１マイクロ秒となる。
【００６８】
データフレーム０は、通信リンク１７を介してリングを巡ってノード１４に転送され、次いで通信リンク１８を介してタイミングマスタ１１のポート１９に転送される。時間Ｔ３後、タイミングマスタ１１は、ポート１９及び通信リンク１８を介してノード１４にデータフレーム１を送信し始める。時間Ｔ３は、ネットワークインターフェース論理回路４１がデータフレームの終了を識別するのにかかる時間によって決定され、これは約数ビットの期間又は数マイクロ秒であることがある。データフレーム１は、引き続き逆方向にリングを巡って、タイミングマスタ１１のポート２０に戻る。
【００６９】
タイミングマスタ１１のポート２０がデータフレーム０の送信を終えたときから、データフレーム１がタイミングマスタ１１のポート２０に戻るまでの時間Ｔ４は、６×Ｔ２＋Ｔ３、すなわち約７．６マイクロ秒である。一般に、時間Ｔ４は、［（（ノードの総数−１）×２×Ｔ２）＋Ｔ３］＝Ｔ４である。ネットワーク内のノードの最大数が６４であると仮定すると、Ｔ４の最大値は約１４０マイクロ秒である。Ｔ４は１つおきのデータフレームで生じ、また（前述したように）Ｔ１は約１２８マイクロ秒〜２０４８マイクロ秒で変動することがあるので、Ｔ４は、最小サイズのデータフレームに関しては約６５％に、最大サイズのデータフレームに関しては約９７％にネットワークスループットを減少させる。当然、より小さなネットワークに関しては、Ｔ４はほぼ比例して小さくなり、ネットワーク効率はより高くなる。
【００７０】
図５Ｂは、図１Ｂに示されるデイジーチェーンネットワークに関するデータフレームタイミングを示す。タイミングは、データフレームが、デイジーチェーンエンドポイント、すなわちノード１１とノード１２の間を往復することを除いて、リングネットワークのタイミングと同様である。時間Ｔ１、Ｔ２、及びＴ３は、リングネットワークに関するものと同じであるが、時間Ｔ４は、デイジーチェーンの場合には通信リンク１５が存在しないのでわずかに短い。Ｔ４は、リングの場合に比べて、デイジーチェーンの場合にはＴ２の２倍の時間間隔だけ短くなる。
【００７１】
時間Ｔ１〜Ｔ４及びそれらに関連する説明は、多くの可能性のうちの一例にすぎない。データフレームのビット長及びビットレートは実質的に異なることがあり、それによりＴ１が大幅に変わることがある。通信リンクを介する伝播遅延は、例えば通信リンクが数マイルの長距離ガラスファイバである場合、又はプリント回路板上での短い相互接続の場合には実質的に異なることがある。ネットワークインターフェース論理回路４１による遅延は、異なる優先順位又は肯定応答スキームが使用される場合には実質的に異なることがあり、これによりＴ２が大幅に変わることがある。
【００７２】
図６Ａは、メッセージ１がノード１４からノード１２に送信される一例を示す。まず、ノード１４は、誤った方向に（すなわちノード１１に）メッセージを送信し、これはノード１２には決して到達せず、その後、次のデータフレームでメッセージを再び送信し、これはノード１２に届く。次いで、ノード１２は、第３のデータフレームで肯定応答を送信する。
【００７３】
図６Ｂは、図６Ａの例に関連するデータフレーム及びメッセージタイミングを示す。データフレーム０で、ノード１４は調停に勝ち、通信リンク１８にメッセージ１を挿入し、このメッセージはタイミングマスタ１１で止まる。データフレーム１で、ノード１４は再び調停に勝ち、通信リンク１７にメッセージ１を挿入してノード１３に向け、ノード１３は、メッセージ１を含むデータフレーム１をノード１２に転送し、ノード１２はメッセージ１を正常に受信する。また、ノード１２は、通信チャネル１５でタイミングマスタ１１にメッセージ１を転送することができ、データフレーム及びメッセージはタイミングマスタ１１で止まる。データフレーム２で、ノード１２は、メッセージステータスフィールド７２に肯定応答シンボルを挿入して、通信リンク１６でノード１３に向ける。ノード１３は、変更されていないデータフレーム２を通信リンク１７でノード１４に転送する。ノード１４は、肯定応答シンボルを読み取り、メッセージステータスフィールド７２をクリアしてから、通信リンク１８でタイミングマスタ１１にデータフレーム２を転送する。
【００７４】
図６の例では、ノード１４は、始めにノード１２へのメッセージを誤った方向で送信するが、これは必要不可欠ではない。肯定応答の方向から、あらゆるノードが、リング又はデイジーチェーン内のあらゆるノードの方向を知り、将来のメッセージは適切な方向でのみ送信することができる。図６は、様々な可能なメッセージ転送タイミングの一例にすぎない。特に、メッセージの肯定応答の受信は、プロトコルスタックにおけるより高いレベルで行うことができる。
【００７５】
図７Ａは、高い優先順位のメッセージと低い優先順位のメッセージの間の調停の一例を示す。ノード１２は、高い優先順位のメッセージ２をノード１３に送信することを試み、タイミングマスタ１１は、低い優先順位のメッセージ１を時計周りでノード１４に送信することを試みる。図７Ｂは、図７Ａでの例に関する可能なデータフレーム及びメッセージタイミングを示す。データフレーム０で、タイミングマスタ１１は、通信リンク１５を介してノード１２にメッセージ１を送信する。ノード１２は、データフレーム０で、メッセージ１を、ノード１２のより高い優先順位のメッセージ２に置き換えて、通信リンク１６を介してノード１３に転送する。ノード１３は、メッセージ２を適切に受信し、それぞれ通信リンク１７及び１８を介してノード１４及び１１にメッセージ２を転送することができる。
【００７６】
データフレーム１中、タイミングマスタ１１は、通信リンク１８を介してメッセージ１をノード１４に送信する。ノード１４は、メッセージ１を適切に受信し、メッセージ１をノード１３に転送することができる。ノード１３は、データフレーム１の肯定応答フィールド７２に肯定応答を挿入し、通信リンク１６を介してノード１２にデータフレーム１を転送することができる。ノード１２は、肯定応答を受信し、肯定応答フィールドをクリアしてから、通信リンク１５を介してデータフレーム０をタイミングマスタ１１に転送する。データフレーム２中、ノード１４は、肯定応答フィールド７２に肯定応答を挿入して、タイミングマスタ１１に転送することができる。上の説明から明らかなように、ノード１２（又は別のノード）は、メッセージをデータフレーム２に再び挿入することができる。
【００７７】
図８Ａは、高い優先順位のメッセージと低い優先順位のメッセージの両方が同じデータフレームで正常に通信される調停の別の例を示す。ノード１２は、低い優先順位のメッセージ１をノード１３に送信し、ノード１３は、高い優先順位のメッセージ２を、時計周りに進むデータフレーム０でノード１４に送信する。図８Ｂは、図８Ａの例に関する可能なデータフレーム及びメッセージタイミングを示す。ノード１２は、低い優先順位のメッセージ１をデータフレーム０に挿入し、通信リンク１６を介してノード１３に転送する。ノード１３は、メッセージ１を正常に受信し、調停に勝って、高い優先順位のメッセージ２を送信する。ノード１３は、メッセージ２をデータフレーム０に挿入し、通信リンク１７を介してノード１４に転送する。ノード１４は、メッセージ２を正常に受信し、通信リンク１８を介してタイミングマスタ１１にメッセージ２を転送することができる。
【００７８】
反時計周りに進むデータフレーム１中、ノード１４は、通信リンク１７を介してノード１３に肯定応答を転送する。ノード１３は、メッセージ２に関する肯定応答を受信し、メッセージ１に関する肯定応答を、通信リンク１６を介してノード１２に転送する。ノード１２は、肯定応答を受信し、肯定応答フィールド７２をクリアしてから、通信リンク１５を介してノード１１にデータフレーム１を転送する。
【００７９】
図８Ａ及び図８Ｂからの例は、互いに通信するノードをどのように留意して配置すると、ネットワークのスループットを、例えば１Ｍｂｐｓの生ビットレートのスループットよりも高くすることができるかを示す。
【００８０】
図６Ｂ、図７Ｂ、及び図８Ｂでのタイミング図は、すべてのデータフレーム及びメッセージの長さが同じであることを示していると見られるが、そうであることもそうではないこともある。メッセージの長さを変えることが許されている場合、データフレームの長さを変えることができる。この場合、リングにおけるタイミングマスタ、及びデイジーチェーンにおけるエンドポイントは、タイミングマスタ又はエンドポイントがメッセージを送信していないときには、最小サイズのメッセージを伝送するのに十分なサイズの空のデータフレームを送信する。空のデータフレームを受信し、大きなメッセージを送信する下流のノードは、データフレームのサイズを増加させる。さらに下流のノードが調停に勝ち、より短く、より高い優先順位のメッセージを送信する場合、そのノードは、高い優先順位のメッセージにゼロ（又は他の「パディング」情報又は技法）を追加して、データフレームがより短くならないようにすることが好ましい。そのようなノードがデータフレームを短縮した場合、次のフレームは、低い優先順位の長いメッセージを有するノードが送信を終える前に、反射して戻されることがある。別法として、そのようなシステムが、データフレームを転送する前にデータフレーム全体をバッファするノードを含む場合、新規のメッセージ長は、元のメッセージ長よりも短くすることができる。
【００８１】
図９Ａは、１つのノードがすべてのノードにメッセージをブロードキャストしているときの調停の別の例を示す。メッセージをブロードキャストしているとき、メッセージをデータフレームで各方向に送信して、すべてのノードがメッセージを受信することを保証することが好ましい。この例におけるように、ブロードキャストメッセージがより高い優先順位のメッセージによって阻止される場合、より高い優先順位のメッセージを送信するノードが、ブロードキャスト元のノードに否定応答を返す。メッセージが適切に送信されたことを保証するためには、ブロードキャスト元のノードは、データフレームで双方向から肯定応答を受信すべきである。マルチキャストアドレス指定は、同様に機能するものとする。
【００８２】
図９Ｂは、図９Ａに示される例に関するデータフレームタイミングの一例を示す。データフレーム０中、ノード１２は、通信リンク１６を介してノード１３にブロードキャストメッセージ１を転送する。ノード１３は、メッセージ１を正常に受信し、調停に勝って、高い優先順位のメッセージ２を送信する。ノード１３は、通信リンク１７を介してノード１４にメッセージ２を転送し、ノード１４は、メッセージ２を正常に受信して、メッセージ２をタイミングマスタ１１に転送することができる。
【００８３】
ノード１４は、データフレーム１に肯定応答２を挿入し、このデータフレーム１が、通信リンク１７を介してノード１３に転送される。ノード１３は、ノード１４から肯定応答２を正常に受信し、前のフレームでのブロードキャストメッセージ１を阻止したので否定応答をデータフレーム１に挿入し、否定応答は通信リンク１６を介してノード１２に転送される。ノード１２は、否定応答を正常に受信して、肯定応答フィールド７２をクリアし、データフレーム１でブロードキャストメッセージ１を通信リンク１５を介してタイミングマスタ１１に送信する。
【００８４】
タイミングマスタ１１は、ブロードキャストメッセージ１を正常に受信し、データフレーム２で肯定応答１を通信リンク１５を介してノード１２に返す。ノード１２は、肯定応答１を受信し、肯定応答フィールド７２をクリアし、データフレーム２でブロードキャストメッセージ１を、それぞれ通信リンク１６、１７、及び１８を介してノード１３、１４、及び１１に送信する。タイミングマスタ１１は、この第２のメッセージ１を無視する。
【００８５】
ノード１４は、ブロードキャストメッセージ１に関する肯定応答１をデータフレーム３に挿入し、これが通信リンク１７を介してノード１３に送信される。ノード１３は、同じ肯定応答をデータフレーム３に挿入し、これが通信リンク１６を介してノード１２に送信される。ノード１２は、肯定応答１を受信して、肯定応答フィールド７２をクリアする。  
【００８６】
図９Ａ及び図９Ｂに示される例は、リングにおけるタイミングマスタが同じメッセージを２度受信する可能性を示す。これを防止するために、タイミングマスタは、好ましくは常に１つのポートでのみメッセージを受け取るべきである。図９Ｂに示されるデータフレーム、メッセージ、及び肯定応答のタイミングは、多くの可能性のうちの１つにすぎず、これらは、とりわけデータフレームフォーマット及びアプリケーションによって決まる。
【００８７】
図１０Ａ及び図１０Ｂは、リング内部の位置に基づいてすべてのノードにアドレスを割り当てる例示的な方法を示す。タイミングマスタ１１は、データフレーム０で特別なアドレス発見コマンドをブロードキャストし、それに対して、すべてのノードが、データフレーム１での特別な肯定応答によって応答する。タイミングマスタ１１は、リング内でゼロ位置を有し、データフレーム１の肯定応答フィールド７２での０を通信リンク１８を介してノード１４に送信する。ノード１４は、値０を受信して、１に増分し、その１をノード１４の位置アドレスとして記憶し、肯定応答フィールド７２での１を通信リンク１７を介してノード１３に転送する。同様に、ノード１３は、値１を受信して、２に増分し、その２をノード１３の位置アドレスとして記憶し、肯定応答フィールド７２での２を通信リンク１６を介してノード１２に転送する。同様に、ノード１２は、肯定応答フィールドを３に増分し、タイミングマスタ１１に転送する。タイミングマスタ１１は、肯定応答フィールド７２での値３を受信し、３をリング内にあるさらなるノードの数として記憶する。発見コマンド後、すべてのノードが、タイミングマスタ１１に対するリング内でのすべてのノードの位置を知り、タイミングマスタ１１は、リング内のノードの総数を知る。そのようなアドレス発見機能のために、他のフィールド及び同様の技法を使用することもできる。
【００８８】
図１１Ａ及び図１１Ｂは、デイジーチェーン内での位置に基づいてすべてのノードにアドレスを割り当てるための例示的な方法及びタイミング図を示す。図１１Ａは、通信リンク１６が外された状態を示す。図１１Ｂに示されるように、まず、タイミングマスタ１１は、データフレーム０で発見メッセージを、通信リンク１８及び１７を介してノード１４及び１３に送信する。エンドポイント、すなわちノード１３が、データフレーム１の肯定応答フィールド７２での１に応答する。ノード１４は、肯定応答値を２に増分し、タイミングマスタ１１がこれを受信し、発見コマンドと共に他のエンドポイント、すなわちノード１２に転送する。ノード１２は、肯定応答フィールド７２を３に増分し、データフレーム２の肯定応答フィールド７２での３をタイミングマスタ１１に送信し返す。発見コマンドが双方向で送信された後、すべてのノードが一意の位置アドレスを有し、タイミングマスタ１１は、デイジーチェーン内でのノードの総数を知る。
【００８９】
図１０及び図１１は、ネットワークノードに一意のアドレスを割り当てるための多くの可能な方法のうちの一例である。例えば、単純に、固定された一意のアドレスをノードに割り当てることができ、又はノードが乱数を発生して、生じる競合があればそれを解消することができる。ネットワーク内での位置に基づくアドレスの割当ても、様々な方法で行うことができる。
【００９０】
図１２Ａは、ルートネット１００、層１のサブネット１０１及び１０２、ならびに層２のサブネット１１０、１１１、１１２、及び１１３を有する例示的な階層ネットワークの例である。ルートネット１００は、ブリッジノード１２０及び１１４を介してそれぞれ層１のサブネット１０１及び１０２に接続される。層１のサブネット１０１は、ブリッジノード１２１及び１２２を介してそれぞれ層２のサブネット１１０及び１１１に接続される。層１のサブネット１０２は、ブリッジノード１２３及び１２４を介してそれぞれ層２のサブネット１１２及び１１３に接続される。
【００９１】
階層ネットワークは、ネットワーク全体に関するタイミングを決定する１つのルートタイミングマスタ１２５を有する。ブリッジノード１２０及び１１４は、層１のサブネット１０１及び１０２に関するタイミングマスタであり、ブリッジノード１２１、１２２、１２３、及び１２４は、それぞれ層２のサブネット１１０、１１１、１１２、及び１１３に関するタイミングマスタである。
【００９２】
図１２Ｂは、ルートネットへの光ファイバインターフェース１１５及び１１８、及び層１のサブネット１０２への光ファイバインターフェース１１６及び１１７を有するブロックノード１１４の例示的なブロック図である。例示的なブリッジノード１１４は、２つのネットワーク制御装置１２０及び１１９を含み、これらの制御装置１２０及び１１９は、それぞれルートネット１００及び層１のサブネット１０２で通信する。ネットワーク制御装置１２０からネットワーク制御装置１１９へのクロック信号１２６は、ルートネットに対してサブネットのタイミングを同期させる。ネットワーク制御装置１２０及び１１９は、アプリケーションプロセッサ１２７と共に、リング間（すなわち、ルートネット１００と層１のサブネット１０２の間）のメッセージの通信を管理する。
【００９３】
図１２Ｃは、階層を通過するメッセージに関する例示的なアドレス指定方式を示す。この例は、層２のサブネット１１０内のノード１３０から層２のサブネット１１２内のノード１３１に送信されるメッセージを含むデータフレームのアドレスフィールド７５を示す。図示されるアドレス指定方式は、ノード位置アドレス指定を使用するが、割り当てられたアドレス指定を使用することもできる。すべてのノードに関する位置アドレスが図１２Ｃに示されており、ノード１３０から１３１へのアドレスパスが、アドレス０ｘ００を有するブリッジノード１２１、アドレス０ｘ００を有するブリッジノード１２０、アドレス０ｘ０１を有するブリッジノード１１４、アドレス０ｘ０３を有するブリッジノード１２３、及び最後にアドレス０ｘ０２を有するノード１３１を介することを示す。
【００９４】
この例では、層２のサブネット１１０内でのメッセージに関するデータフレームのアドレスフィールド７５は、５バイトシーケンス（０ｘ００、０ｘ００、０ｘ０１、０ｘ０３、及び０ｘ０２）を備え、データフレーム長フィールド７４は、５バイトのアドレスフィールド７５の長さを特定するサブフィールドを備える。メッセージを受信するために、ルートネット１００又は任意のサブネット内のノードは、データフレームの最初のアドレスバイトのみを監視する。従って、アドレス０ｘ００を有するブリッジノード１２１は、それがタイミングマスタであるので、ノード１３０から送信されたメッセージを受信する。ブリッジノード１２１は、最初のアドレスバイト０ｘ００を除去し、アドレス長サブフィールドを４に減らし、層１のサブネット１０１でメッセージを送信する。アドレス０ｘ００を有するブリッジノード１２０は、それがサブネット１０１に関するタイミングマスタであるので、メッセージを受信する。同様に、ブリッジノード１２０は、最初のアドレスバイト０ｘ００を除去し、アドレス長サブフィールドを３に減らし、ルートネット内で、アドレス０ｘ０１を有するブリッジノード１１４にメッセージを送信する。同じプロセスがブリッジノード１１４及び１２３において繰り返され、メッセージは、最終的には０ｘ０２を有するノード１３１によって受信される。
【００９５】
図１２Ａは、多くの可能な階層ネットワークのうちの一例である。そのようなネットワークは、図示されるすべてのリング、すべてのデイジーチェーン、又はそれら両方のトポロジーの様々な組合せを含めた様々なトポロジーで実装することができる。例えば、サブセット又はサブセット層をより多くすることも、より少なくすることもできる。ネットワーク間のインターフェースにおいて、様々なサブネットに通信するポートがより多いことも、より少ないこともある。例えば、３ポートブリッジは、ブリッジがデイジーチェーンに関するエンドポイントであると仮定して、リングとデイジーチェーンの間をブリッジすることができる。図１２Ｂでのブリッジノードのブロック図は、多くの可能性のうちの一例である。例えば、インターフェース１１５、１１６、１１７、及び１１８は、ＰＯＦではなく、同軸ケーブルを使用するネットワーク用の絶縁トランスでよい。また、ブリッジノードの実装を最適にするために、２つのネットワーク制御装置１１９及び１２０の機能を何らかの形で組み合わせることができる。アプリケーションプロセッサは、ネットワーク制御装置機能のインテリジェンスに応じて、必要であることも必要ではないこともある。
【００９６】
図１２Ｃに示されるアドレス指定方式は、多くの異なる可能性のうちの１つである。例えば、階層内のすべてのノードに一意のアドレスを割り当てることができ、データフレームアドレスフィールドが常に一意の単一アドレスを含むことができ、ブリッジが、１つのサブネットで受信されたすべてのメッセージを他のサブネットに転送することができる。この方式はあまり複雑ではないが、ネットワークトラフィックを増加させる。そのような方式は、図１２Ｃに示されるノード位置方式に加えて使用することができ、これは、ブロードキャスト及びマルチキャストメッセージ送信を容易にする。また、ブリッジノードは、イーサネット又はインターネットのルータと同様に動作することもでき、様々なポートでのノードのアドレスを記憶しており、受信メッセージのアドレス指定を監視し、それらのメッセージを適切なポートに転送する。
【００９７】
図１３Ａと図１３Ｂは、それぞれタイミングマスタと、タイミングマスタでないノードとにおけるネットワーク始動手順に関する例示的な状態図を示す。これらの図は、手順の開始時にすべてのノードが通電されてアクティブであると仮定する。図１３Ａ及び図１３Ｂに示される手順を開始する前に、システムがアクティブでないときに何らかの節電状態を使用するシステムが導入されることが好ましい。任意のノードがシステムを起動させることができるようにそのようなシステムが設計される場合、そのような先行の起動手順は、あるノードが、すべてのノードを起動するのに十分な特定の時間にわたってすべてのポートから連続信号を送信し、その後、信号をオフにすることを含むことができる。一方のポートでの入力信号がノードを起動した後、ノードは、他方のポートからの送信を開始することができ、下流のノードを起動する。一方のポートでの入力信号が停止するとき、ノードは、他方のポートからの送信を停止する。次いで、タイミングマスタは、特定の時間だけ待機し、その後、図１３Ａに示される手順を開始することができる。
【００９８】
単一リング又はデイジーチェーンでの例示的なタイミングマスタ始動手順は、状態Ｓ１でポートＡから空のデータフレームを送信し、次いで状態Ｓ２で、ある期間にわたって待機することから始まる。データフレームがポートＢで受信された場合、タイミングマスタは、状態Ｓ３で、ポートＢから別の空のデータを送信する。データフレームがポートＡで受信された場合、タイミングマスタは、リングに関する通常動作状態Ｓ４に入る。データフレームがポートＡで受信されない場合、タイミングマスタは、エラー状態Ｓ５に入る。
【００９９】
図１３Ａの上に戻って、タイミングマスタがポートＢでデータフレームを受信しないがポートＡでは受信する場合、状態Ｓ６で、ポートＢで別のデータフレームを送信し、状態Ｓ７で待機する。次いでデータフレームがポートＢで受信される場合、タイミングマスタは、デイジーチェーンの中程にあるタイミングマスタに関する通常動作状態Ｓ８に入る。データフレームがポートＢで受信されない場合、タイミングマスタは、ポートＡがアクティブの状態で、デイジーチェーンの末端にあるタイミングマスタに関する通常動作状態Ｓ９に入る。
【０１００】
図１３Ａの上のほうに再び戻ると、タイミングマスタは、ポートＡでデータフレームを送信した後、ポートＡ又はポートＢでデータフレームを受信しない場合、状態Ｓ１０でポートＢからデータフレームを送信し、状態Ｓ１１で待機する。データフレームがポートＢで受信された場合、タイミングマスタは、ポートＢがアクティブの状態で、デイジーチェーンの末端にあるタイミングマスタに関する通常動作状態Ｓ１２に入る。データフレームがポートＢで受信されない場合、タイミングマスタは、エラー状態Ｓ１３に入る。
【０１０１】
タイミングマスタでないノードに関する図１３Ｂにおける例示的な始動手順は、各ポートでデータを待機する状態Ｓ２０にあるノードから始まる。ノードがポートＡでデータを検出した場合、ノードは、状態Ｓ２１でポートＢにデータフレームをバイパスし、次いで状態Ｓ２２で待機する。データがポートＢで検出された場合、ノードは、リング又はデイジーチェーンでのエンドポイント又はタイミングマスタでないノードに関する通常動作状態Ｓ２３に入る。データがポートＢで検出されない場合、ノードは、ポートＡがアクティブの状態で、タイミングマスタでないエンドポイントノードに関する通常動作状態Ｓ２４に入る。
【０１０２】
図１３Ｂの上に戻ると、ノードがポートＢでデータを検出した場合、ノードは、状態Ｓ２５でデータフレームをポートＡにバイパスし、次いで状態Ｓ２６で待機する。データがポートＡで検出された場合、ノードは、リング又はデイジーチェーンでのエンドポイント又はタイミングマスタでないノードに関する通常動作状態Ｓ２３に入る。データがポートＡで検出されない場合、ノードは、ポートＢがアクティブの状態で、タイミングマスタでないエンドポイントノードに関する通常動作状態Ｓ２７に入る。
【０１０３】
図１３Ａ及び図１３Ｂでの例示的な状態図は、始動中だけでなく、通信リンク又はノードの故障後の可能な手順も示す。そのような故障が生じた場合、ネットワークは、瞬間的にダウンし、次いで再初期化を始めることができる。故障後、ネットワークは、始動中と同様の手順に従って、リングではなくデイジーチェーンとして再構成して、再び通常動作することができる。タイミングマスタの故障に対する保護のために、リングはバックアップマスタを有することができ、バックアップマスタは、故障しているマスタがネットワークを再初期化するはずであった期間のタイムアウト後に、図１３Ａでの例と同様の始動手順を行う。
【０１０４】
ノード又はリンクの故障を検出するために、他の適切な技法も考えられる。論理的及び物理的リング構成において、リンク又はノードが故障した場合、タイミングマスタは、一方のポートから送信されたデータフレームを他方のポートで受信しない。タイミングマスタは、何らかの故障があることを知り、（例えば上述した始動状態機械によって）ネットワークを再初期化することができる。必要であれば、タイミングマスタは、故障があると判断すると、データフレームの送信を停止することができる。すべての他のノードは、ある期間にわたって、受信データフレームを検出することができず、停止する。次いで、タイミングマスタが、始動状態機械に従ってネットワークを再始動することができる。
【０１０５】
リンクが間断的に故障する場合（すなわち符号化又はＣＲＣエラーの発生）、受信ノードは、エラーレートの何らかのしきい値を設定して、しきい値を超えた場合にリンクをシャットダウンすることができる。リンクのシャットダウンとは、一方のポートで受信されたフレームを他方のポートに転送しないことを意味する。同様に、タイミングマスタは、一方のポートから送信したデータフレームを他方のポートで受信せず、再初期化を行うことができる。そのような場合、ネットワークは、物理的リングトポロジーにおいては引き続き「接続」しておくことができるが、論理的デイジーチェーントポリジーにおいては、機能するように「構成」することができる。
【０１０６】
論理的デイジーチェーンから論理的リングに戻す再構成は、いくつかの方法で行うことができる。特に単純でロバストな方法は、システムをオフにし、その後、ユーザが再びオンにするまで待機し、次いで通常の始動手順に単に従うことである（例えば、次に車が始動されるときに再初期化する）。
【０１０７】
論理的リングトポロジーに戻るように動的に再構成するために、各エンドポイントは、そのアクティブポートで受信されたデータフレームを、その非アクティブポートに連続的に再送信することができる。エンドポイントは、そのアクティブポートから送信されたデータフレームをその非アクティブポートで受信し始めた場合、故障したノード／リンクが現在は適切に作動していることを知る。次いで、エンドポイントは送信を停止することができる。タイミングマスタは、停止されたデータフレームトラフィックを検出して、再初期化することができる。
【０１０８】
これらの始動及び再初期化手順は、多くの可能な手順のうちの一例にすぎない。他の技法を利用することもできる。例えば、ノードは、特別なＡＣＫシンボルをデータフレームに挿入することによってネットワーク再始動又は再構成を要求することができ、このシンボルが、最終的にはタイミングマスタによって受信され、次いで始動手順を開始する。
【０１０９】
図１４は、図２でのＤＰＬＬ４２の例示的なブロック図である。ＤＰＬＬ４２は、ネットワーク制御装置３０の２つの受信ポートＡ及びＢから２つのデータ入力を受信し、アクティブのポートいずれとも同期するクロック４８を生成する。ＤＰＬＬは、２つの別個の時間発振器ＤＴＯ１６１及び１６２を含み、これらは、それぞれポートＡの受信データ４６及びポートＢの受信データ４７からの位相情報を処理するときに使用される。両方のポートからの受信データのビットレートは同一であるが、受信データ信号４６と受信データ信号４７の位相が異なることがあるので、２つのＤＴＯ１６１及び１６２があることは有用である。ＤＴＯが２つない場合、少なくともデータフレーム開始フィールド７１中のビットエラーの確率が高まる。ＤＴＯが２つあれば、各個のＤＴＯ出力でのジッタも最小にされる。
【０１１０】
それぞれポートＡ及びＢからの受信データ信号４６及び４７は、イネーブルポートＡの制御信号４９の状態に基づいて、マルチプレクサ１５０を通過する。制御信号４９は、ネットワーク制御装置３０がポートＡでデータを受信しているときにはハイである。また、マルチプレクサ１５０は、制御信号４９がハイであるとき、ポートＡからのデータ信号４６を通す。制御信号４９がローであるとき、ポートＢからのデータ信号４７がマルチプレクサ１５０を通過する。
【０１１１】
位相検出器１５１は、例えばクロック４８の立ち上がり端とマルチプレクサ１５０の出力との間の時間を比較する。位相検出器は２つの出力を生成する。一方の出力（すなわち信号１７０）が、有効な位相比較が行われたときに信号で知らせ、他方の出力が、位相差を提供する。乗算器１５２及び１５３によって、位相差に比例積分係数Ｋｐ１６６及びＫｃ１６７が乗算される。乗算器１５３の出力は、レジスタ１５５に記憶されている以前の積分器結果に加算され、その結果が加算器１５６に転送され、加算器１５６は、加算器１５４からの現在の積分器結果を乗算器１５２からの比例結果と加算して、ループフィルタ結果を生成する。ループフィルタ結果は、マルチプレクサ１５７及び１５８によって現在の積分器結果と乗算され、それぞれレジスタ１５９及び１６０に転送される。制御信号４９がハイであるとき、ループフィルタ結果がレジスタ１５９に転送され、積分器結果がレジスタ１６０に転送される。信号４９がローであるとき、積分器結果がレジスタ１５９に転送され、ループフィルタ結果がレジスタ１６０に転送される。
【０１１２】
新たな位相比較結果が位相検出器１５１の出力で利用可能になるたびに、位相検出器１５１はまた、積分器累算器レジスタ１５５ならびにＤＴＯ入力レジスタ１５９及び１６０をクロックする信号１７０をトリガする。レジスタ１５９及び１６０での更新された値が、ＤＴＯ１６１及び１６２の出力で生成されるクロックの周波数を特定する。水晶発振器３５が、反転増幅器１６４と共同して、クロック乗算アナログＰＬＬ１６５へのクロック入力を生成する。ＡＰＬＬ１６５からの高速クロック出力が、ＤＴＯ１６１及び１６２を動作させる。
【０１１３】
ＤＴＯ１６１及び１６２からのクロック出力はマルチプレクサ１６３に接続され、マルチプレクサ１６３は、イネーブルポートＡの制御信号４８ａと共同してクロック信号４８を生成し、このクロック信号４８は、位相検出器１５１、ネットワークインターフェース論理回路４１、及び場合によってはネットワーク制御装置３０の他の部分に転送される。
【０１１４】
通常動作中、クロック信号４８は周波数ロックされ、アクティブポートからのデータと位相調整される。各ポートからのデータの位相が異なるので、クロック信号４８の位相はそれに従ってシフトし、２つのポートから受信されたデータ間の位相差に等しい振幅と、データフレームレートの半分に等しい周波数とを有する系統的ジッタを生成する。しかし、各個のＤＴＯからのクロック出力は、ネットワークビットレートに正確に同期し、この系統的ジッタとは無関係である。
【０１１５】
各有効な位相検出器比較が行われた後のＤＴＯレジスタ１５９又は１６０へのクロック数が、それぞれＤＴＯ１６１又は１６２によって生成されるクロック周波数を特定する。この数は、乗算器１５２からの現在の位相比較結果と積分器出力とのスケールダウンバージョンの和である。積分器は、加算器１５４とレジスタ１５５の組合せである。積分器は、入力位相変動をローパスフィルタに通して、ＤＴＯ１６１及び１６２に関する長期平均周波数を生成し、乗算器１５２の出力は、マルチプレクサ１５０の出力に対する瞬時位相変動に関する情報を提供する。
【０１１６】
受信データ信号４６と４７がどちらもアクティブでない時間中（図５Ａ及び図５ＢからのＴ４中）には、レジスタ１５９及び１６０は更新されず、ＤＴＯ１６１及び１６２は自走する。レジスタ１５９又は１６０に記憶された値の、長期平均ビットレートからのずれにより、それぞれＤＴＯ１６１又は１６２の出力位相がシフトする。この位相シフトが十分に大きい場合、ビットエラーは次のデータフレームの開始時に生じる。従って、積分係数Ｋｉ１６７が小さいことが望ましく、これは、入力位相変動をより長期にわたって平均化して、平均ビットレートのより良い推定値を生成し、場合によっては、各受信データフレームの最後に、ＤＴＯ入力レジスタ１５９及び１６０がこの積分器結果で更新される。従って、位相検出器１５１は、ある期間にわたるデータ入力遷移を検出した後、位相差結果としてゼロを生成することができ、またレジスタ１５９及び１６０に少なくとも１つのクロックパルスを生成することができる。
【０１１７】
ＤＴＯ１６１及び１６２の必要な周波数分解能は、ループフィルタ結果で更新されることなくＤＴＯが動作しなければならない期間によって決定される。１４０マイクロ秒のＴ４で、２５６バイトの最長データフレームサイズ及び６３ノードの最大ネットワークを仮定すると、総時間は、２１８８ビットの期間又は２１８８マイクロ秒である。許容位相シフトをビット期間の１０％と仮定すると、必要な周波数分解能は約４５ｐｐｍである。１ｐｐｍの周波数分解能を有するＤＴＯは容易に実現可能であり、これは十分であるはずである。
【０１１８】
ＤＰＬＬが受信データに適切にロックすることを保証するために、ループ帯域幅の逆数を最短データフレームよりも短くすべきであり、これは１２８ビット又は１２８マイクロ秒である。従って、ループ帯域幅は、ロックした状態で、好ましくは約１０ｋＨｚ以上である。ロック中、積分器が整定するまでに比較的長い時間がかかるので、ＤＴＯ入力レジスタは、好ましくは、各データフレームの最後に積分器結果ではなくループフィルタ結果をロードされる。
【０１１９】
デイジーチェーンの末端にあるノードを除くすべてのノードに関して、ループフィルタは、Ｔ４中などデータフレームの合間以外では常に更新され、これにより、ＤＰＬＬが比較的迅速にロックできるようになる。しかし、デイジーチェーンの末端にあるノードは、一方のポートからデータを受信するだけであり、従ってループフィルタが更新されない時間は他のノードよりもかなり長く、これは、ロック時間をより長くすることがある。
【０１２０】
ループパラメータＫｐ１６６及びＫｉ１６７はそれぞれ、ロックプロセス中に通常動作中とは異なる値に設定されることが好ましい。Ｋｐ１６６及びＫｉ１６７によって決定されるループ帯域幅及び主極周波数は、始めは比較的高い値に設定することができ、これにより、ループがロックして、積分器が迅速に安定できるようになる。ループがロックして安定した後、Ｋｐ１６６及びＫｉ１６７を減少させることができ、ＤＴＯが自走する時間中に、入力ジッタ除去がより良好になり、ＤＴＰ位相ドリフトへの感度がより小さくなる。
【０１２１】
リングトポロジーでは、タイミングマスタは、交互に、一方のポートでデータフレームを生成し、他方のポートでデータフレームを止める。リングでのタイミングマスタ、又はデイジーチェーンでのエンドポイントとしてのタイミングマスタは、一方のポートから他方のポートにデータを渡さない。しかし、デイジーチェーンでのエンドポイントでないタイミングマスタは、一方のポートで受信されたデータを他方のポートに渡して送信することになる。これを行い、それでもネットワークビットレートに関する基準クロックを提供するために、タイミングマスタでのネットワークインターフェース論理回路は、おそらく１ビットか２ビットの小さなＦＩＦＯメモリを含むことが好ましく、再送信の前に受信データをバッファする。これは、タイミングマスタノードの基準クロックに比べて過剰に「速すぎる」受信信号に対応するのに十分なタイミングバッファを提供し、バッファのオーバーラン、及びフレーム内のデータの１ビット又は数ビットの損失のおそれはない。
【０１２２】
図１４でのＤＰＬＬのブロック図及び説明は、多くの可能なクロック回復回路の一例にすぎない。例えば、２つの独立したデジタル又はアナログＰＬＬを、各受信ポートに専用のものにすることができる。別法として、データを、ＰＬＬを必要としないことがある何らかのオーバーサンプリング技法を使用して回復することができる。
【０１２３】
図２〜図１４で説明されるネットワークハードウェア及びプロトコルが、本発明の例示的実装形態を説明する。多くの他の物理層、ノードハードウェア、及びデータフレーム実装形態が可能である。本発明は、ツイストペアワイヤや同軸ケーブルなど、双方向でデータを伝送することができる任意の通信媒体を使用することができる。さらに、本明細書で説明する発明の概念の多くは、各ノード対、例えば２つのツイストペア、２つのＰＯＦリンク、又は２つの同軸ケーブルの間で一対の一方向通信リンクを提供する代替システム実施形態で利用することもできる。物理層ノードハードウェアは、異なる可能な通信媒体に関しては実質的に異なる。物理層にインターフェースするネットワーク制御装置機能は、様々な方法で実装することができる。例えばネットワークの速度及びプロセス技術の機能に応じて、ハードウェアに実装する回路をより多くすることも、より少なくすることもできる。ネットワーク制御装置の機能は、データフレームの定義に強く依存する。本明細書で使用するとき、単チャネル双方向通信リンクとは、少なくともただ１つのファイバ、ただ１つのツイストペア、及びただ１つの同軸ケーブルを含む。
【０１２４】
１０００ＢａｓｅＴやＨＤＳＬなどのプロトコルは、１つのツイストペアなどただ１つの送信チャネルにわたる同時双方向通信をサポートし、アナログ及びデジタル信号処理がかなり洗練されている。そのような回路は、送信ライン特性インピーダンスに一致する特定の出力インピーダンスを有するドライバと、送信ライン上の信号を捕捉する受信機とを有し、この信号は、送信データ信号と受信データ信号の和に等しい。トランシーバの内部で、捕捉された送信ライン信号から、送信信号の複製バージョンが差し引かれる。その結果、受信データ信号が得られ、この信号が、クロック及び最終的には受信データを回復するためにさらに処理される。特定の実施形態では、システムは、そのような同時双方向通信チャネルを使用することができ、リングを巡って、又はデイジーチャネルを介して各方向で同時にそれぞれのデータフレームを送信することによってネットワーク帯域幅を倍増させる。すべてのフレームが同じ長さである必要があることが、有用な制約となりうる。
【０１２５】
図４で説明されるデータフレームは、本発明の非常に特有な実装形態であり、これは、ＣＡＮと競合するように意図されている。パケットを通信するための任意の数のプロトコルを実装することができ、これらは、様々なビットレート、パケット長、及びアドレス指定機能を有する。例えば、イーサネット又はインターネットプロトコルパケットを伝送することができる。肯定応答、調停、及びエラーチェックなどの機能は、プロトコル及びアプリケーションに応じて、望まれることも望まれないこともある。データフレームは、パケットを通信する必要さえない。各データフレームは、例えば時分割多重されたデータストリームセットでもよい。各ストリームに、特定の大きさの帯域幅を割り当てることができ、そこに、ソースが生データ、例えばアナログデジタル変換器からのサンプルを転送する。任意の宛先が、任意の選択されたストリームから生データを読み出し、例えばデジタルアナログ変換器に送信することができる。
【０１２６】
また、本発明を使用するネットワークは、時分割多重ストリームの１つ又は複数のチャネルをパケットチャネルとして使用することによって、パケットと生データストリームの両方を通信することもできる。パケットを１つ又は複数のタイムスロットで送信することができ、ストリームを他のタイムスロットで送信することができる。完全なパケットを１フレームで送信することができ、又はパケットを数フレームにわたって蓄積することができる。本発明のそのような実装形態は、ＦｌｅｘＲａｙと競合することができる。
【０１２７】
本明細書で使用するとき、同期されたビットタイミングとは、２つのタイミング信号（例えばクロック）間のゼロ位相遅延を意味する必要はなく、周波数同期されていることを意味する。次の利用可能なデータフレームは、次のデータフレームに対応することがあり、メッセージが調停に勝つことができる次のデータフレームに対応することがあり、また、宛先ノードに向かって「正しい」方向で進むそのようなデータフレームに対応することもある。
【０１２８】
回路及び物理的構造が一般に想定されるが、現代の電子設計及び製造においては、物理的構造及び回路は、後続の設計、試験、又は製造段階で、さらには最終的な製造された電子回路で使用するのに適したコンピュータ可読記述方式で具現化することができることがよく認識されている。従って、従来の回路又は構造を対象とする特許請求の範囲は、対応する回路及び／又は構造の製造、試験、又は設計の改良を可能にするために、媒体で具現化されるか、それとも適切なリーダ機構と組み合わされるかに関わらず、コンピュータ可読符号化及び表現で読み取られる特定の言語に整合的であることがある。本発明は、回路、関連の方法又は動作、そのような回路を製造するための関連の方法、ならびにそのような回路及び方法のコンピュータ可読媒体符号化を含むものと意図され、すべてが本明細書に記載され、添付の特許請求の範囲で定義される。本明細書で使用するとき、コンピュータ可読媒体とは、ディスク、テープ、又は他の磁気媒体、光媒体、半導体媒体（例えばフラッシュメモリカードやＲＯＭ）、又は電子媒体などの記憶媒体を含むことができる。回路又はシステムの符号化は、回路図情報、物理的なレイアウト情報、挙動シミュレーション情報を含むことができ、及び／又は回路を表現又は通信することができる任意の他の符号化を含むことができる。
【０１２９】
前述の詳細な説明は、本発明の多くの可能な実装形態のうちのいくつかのみを説明している。このため、この詳細な説明は例示として意図されており、限定を意図するものではない。上の開示を十分に理解すれば、本発明の範囲及び精神から逸脱することなく、本明細書で開示する実施形態の多くの変形形態及び修正形態が当業者には明らかになろう。添付の特許請求の範囲は、すべてのそのような変形形態及び修正形態を包含するものと解釈されるように意図されている。さらに、上で説明した実施形態に組み込まれる本発明の概念は、単独で、及び様々な組合せで使用されるように特に意図されている。従って、本明細書では説明しない他の実施形態、変形形態、及び改良形態は、本発明の範囲から必ずしも除外されない。本発明の範囲を定義するものと意図されているのは、すべての均等箇所を含めた添付の特許請求の範囲だけである。
【図１Ａ】
0005600773.tif 000002
【図１Ｂ】
0005600773.tif 000003
【図２】
0005600773.tif 000004
【図３】
0005600773.tif 000005
【図４】
0005600773.tif 000006
【図５Ａ】
0005600773.tif 000007
【図５Ｂ】
0005600773.tif 000008
【図６Ａ】
0005600773.tif 000009
【図６Ｂ】
0005600773.tif 000010
【図７Ａ】
0005600773.tif 000011
【図７Ｂ】
0005600773.tif 000012
【図８Ａ】
0005600773.tif 000013
【図８Ｂ】
0005600773.tif 000014
【図９Ａ】
0005600773.tif 000015
【図９Ｂ】
0005600773.tif 000016
【図１０Ａ】
0005600773.tif 000017
【図１０Ｂ】
0005600773.tif 000018
【図１１Ａ】
0005600773.tif 000019
【図１１Ｂ】
0005600773.tif 000020
【図１２Ａ】
0005600773.tif 000021
【図１２Ｂ】
0005600773.tif 000022
【図１２Ｃ】
0005600773.tif 000023
【図１３Ａ】
0005600773.tif 000024
【図１３Ｂ】
0005600773.tif 000025
【図１４】
0005600773.tif 000026