(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の上部表面に形成された誘電層と、
前記誘電層の上に形成された複数の薄膜トランジスタであって、
各薄膜トランジスタが、ドレインコンタクト構造、ソースコンタクト構造、及び前記ソースコンタクト構造と前記ドレインコンタクト構造との間に配置された有機半導体の領域を含む複数の薄膜トランジスタと、
前記複数の薄膜トランジスタに近接して設けられる複数の読み出し増幅器と、
前記誘電層の上に形成される複数のアドレスラインであって、各アドレスラインが前記複数の薄膜トランジスタの列の前記ドレインコンタクト構造を前記複数の読み出し増幅器の中の対応する読み出し増幅器と接続する複数のアドレスラインと、
を備え、
前記複数の薄膜トランジスタの前記列から前記対応する読み出し増幅器に延びる各アドレスラインは、前記ソースコンタクト構造およびドレインコンタクト構造と同じ形成工程で同時に形成され、それぞれがベース部分とコンタクト層とを有する多層構造を含み、
前記ベース部分は、アルミニウムまたは銅から構成され、下部表面、前記下部表面に平行に延びる上部表面、及び前記下部表面と前記上部表面との間に延びる側部表面を有し、
前記コンタクト層は、ニッケル、金、パラジウム、プラチナ、導電性ポリマの中の少なくとも１から構成され、
第一部分であって前記ベース部分と前記有機半導体の側面との間に配置され、前記誘電層から前記ベース部分の上部表面に向かって延びる第一部分と、
第二部分であって、前記ベース部分の前記上部表面と前記下部表面の少なくとも一方に対向して形成される第二部分と、
を有し、前記第二部分は、前記複数のアドレスライン、前記ドレインコンタクト構造、及び前記ソースコンタクト構造に沿って延び、
前記基板の上部表面に形成される複数のゲート構造を備え、
前記複数の薄膜トランジスタの前記ドレインコンタクト構造と前記ソースコンタクト構造と前記有機半導体の領域は、前記誘電層の上に形成され、それぞれのゲート構造が前記有機半導体の領域の下部に配置されることを特徴とする薄膜トランジスタバックプレーン回路。
【請求項２】
請求項１に記載の薄膜トランジスタバックプレーン回路において、
前記各薄膜トランジスタのそれぞれは、
前記薄膜トランジスタのドレインコンタクト構造のベース部分である第一ベース部分とその前記薄膜トランジスタの有機半導体の部分である有機半導体第一部分との間に位置する第一インタフェース領域と、
その前記薄膜トランジスタのソースコンタクト構造のベース部分である第二ベース部分とその前記薄膜トランジスタの有機半導体の部分である有機半導体第二部分との間に位置する第二インタフェース領域と、を含み、
その前記薄膜トランジスタの前記ドレインコンタクト構造のコンタクト層である第一コンタクト層の少なくとも一部が前記第一インタフェース領域に配置され、
その前記薄膜トランジスタの前記ソースコンタクト構造のコンタクト層である第二コンタクト層の少なくとも一部が前記第二インタフェース領域に配置されていることを特徴とする薄膜トランジスタバックプレーン回路。
【請求項３】
複数の薄膜トランジスタであって、各薄膜トランジスタが、ドレインコンタクト構造、ソースコンタクト構造、及び前記ソースコンタクト構造と前記ドレインコンタクト構造との間に配置された有機半導体の領域を含む複数の薄膜トランジスタと、
前記複数の薄膜トランジスタに近接して設けられる複数の読み出し増幅器と、
複数のアドレスラインであって、各アドレスラインが前記複数の薄膜トランジスタの列の前記ドレインコンタクト構造を前記複数の読み出し増幅器の中の対応する読み出し増幅器と接続する複数のアドレスラインと、
を備え、
前記複数の薄膜トランジスタの前記列から前記対応する読み出し増幅器に延びる各アドレスラインは、前記ソースコンタクト構造およびドレインコンタクト構造と同じ形成工程で同時に形成され、それぞれがベース部分とコンタクト層とを有する多層構造を含み、
前記ベース部分は、アルミニウムまたは銅から構成され、下部表面、前記下部表面に平行に延びる上部表面、及び前記下部表面と前記上部表面との間に延びる側部表面を有し、
前記コンタクト層は、ニッケル、金、パラジウム、プラチナ、導電性ポリマの中の少なくとも１から構成され、
第一部分であって前記ベース部分と前記有機半導体の側面との間に配置され、前記ベース部分の下部表面から前記ベース部分の上部表面に向かって延びる第一部分と、
第二部分であって、前記ベース部分の前記上部表面と前記下部表面の少なくとも一方に対向して形成される第二部分と、
を有し、前記第二部分は、前記複数のアドレスライン、前記ドレインコンタクト構造、及び前記ソースコンタクト構造に沿って延び、
前記ドレインコンタクト構造と前記ソースコンタクト構造は、前記有機半導体の領域の下部表面の下に形成され、
さらに、
前記有機半導体の領域の上部表面の上に形成される誘電層と、
前記有機半導体の領域の上に形成される複数のゲート構造と、
を備えることを特徴とする薄膜トランジスタバックプレーン回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタバックプレーン（backplane）回路およびその製造方法に係る。
【背景技術】
【０００２】
近年、大面積の薄膜トランジスタ（ＴＦＴ）バックプレーンが、ピクセルで構成された装置、例えば、撮像装置、ディスプレイ装置、センサ装置の製造に重要な適用例を見出している。ＴＦＴアレイバックプレーンは、一般に、フレキシブルまたは硬質の基板の上に形成された、ＴＦＴアレイと、関連するアドレス／データラインと、を備え、アレイを構成する各ＴＦＴは、関連する撮像領域、センサ領域、または表示形成領域にアクセスする（すなわち、個々に制御する）ように配置されている。各ＴＦＴとそれに関連する撮像／センサ／表示領域は、一般に、撮像／センサ／ディスプレイ装置のピクセルと称され、各ピクセルは動作中に周知のアドレス回路を用いてアドレス／データライン経由でアクセスされ、ピクセルからデータが外部の処理回路に転送されたり、表示データがピクセルに転送されたりする。
【０００３】
ＴＦＴバックプレーンは、一般に、既知の作製技術を用いて、硬質またはフレキシブルな基板上に作製される。従来の幾つかの撮像装置およびディスプレイ装置では、ＴＦＴバックプレーンは、一連のゲート構造と関連のアドレスラインとを形成するように基板上にパターン形成された第一金属層と、ゲート／アドレスライン上に形成された誘電層と、ソースおよびドレインのコンタクト構造（電極構造）と関連のデータラインとを形成するようにパターン形成された第二金属層とを含んでいる。従来の半導体（例えば非晶質シリコン）が、ゲートを覆ってソースコンタクト（ソース電極）とドレインコンタクト（ドレイン電極）との間にパターン形成される。次いで、撮像／ディスプレイ装置の撮像または表示形成の部分が、ＴＦＴバックプレーン上に形成され、既知の技術を用いてソースコンタクトに接続される。
【０００４】
最近、有機半導体（例としては、ペンタセン（pentacene）、α−ω−ジヘキシルセキシチオフェン（α−ω−dihexylsexithiophene）、ポリ（３−ヘキシルチオフェン）（poly(3-hexylthiophene)）、およびポリ［５，５’−ビス（３−ドデシル−２−チエニル）−２，２’−ビチオフェン］（poly[5,5'-bis(3-dodecyl-2-thienyl)-2,2'-bithiophene]）が挙げられる）が、有機ＴＦＴ（ＯＴＦＴ）アレイを形成するために使用されてきている。そのような有機半導体は、フレキシブル基板との相性が優れているので好ましい。有機半導体を使用すると、作製コストも低減される。作製コストの低下理由の一つは、溶液処理可能な有機半導体は、ジェット印刷、スクリーン印刷またはマイクロメカニカルモールド技術を用いてパターン形成し得るからである。ジェット印刷は、米国特許第５，９７２，４１９号「エレクトロルミネッセンスディスプレイとその製造方法（Electroluminescent  Display  and  Method  for  Making  the  Same）」と、国際公開第０１／４６９８７Ａ２号「インクジェット製造集積回路（Inkjet-Fabricated  Integrated  Circuits）」とに記載されている。スクリーン印刷は、「プリント技術で実現される全ポリマ電界効果トランジスタ（“All-Polymer  Field  Effect  Transistor  Realized  by  Printing  Techniques"  F.Garnier，R.Hajlaoui，A.Yassar，P.Srivastava  Science  265  1994  p1684-1686）」に記載されている。マイクロモールド法は、米国特許第６，３２２，７３６号「基板上にマイクロ構造をモールド法で製造する方法（Method  for  Fabricating  Molded  Microstructures  on  Substrates）」に記載されている。これらを本明細書に参考文献として引用する。
【０００５】
高性能ＯＴＦＴには、通常、キャリアの良好な注入が可能な金属製のソースコンタクトおよびドレインコンタクトが必要とされる。ｐ−型有機半導体、例えば、ペンタセンまたはポリ（３−ヘキシルチオフェン）に対しては、高仕事関数（約５ｅＶ）を有し、一般に作製中に厚い酸化物層を形成しないコンタクト金属（電極金属）を使用して、良好な注入が得られる。ドーピングされた半導体ポリマ、例えば、ポリ（３，４−エチレンジオキシチオフェン）（poly(3,4-ethylenedioxythiophene)）やポリアニリン（polyaniline）も、良好なキャリア注入特性を有するコンタクト（電極）を形成するために使用されているが、これらの材料は、一般に、金属と比較して低い導電率しか有しないので、高導電性の相互接続を必要とする電気回路には不適切である。ｎ−型有機半導体、例えば、ペリレンテトラカルボン酸ジアミン（perylene  tetracarboxylic  dimide）またはパーフルオロアルキルチオフェン（perfluoroalkyl  thiophenes,）に基づく有機半導体に対しては、カルシウムのような低仕事関数の電極が必要かも知れないが、場合によっては、より高い仕事関数の金属も好適であることが示されている。ＯＴＦＴが、酸化物を形成したりまたは相性の低い仕事関数を有したりする高導電率金属（例えば、アルミニウムや銅）だけで作製される場合は、得られたＯＴＦＴは、有機半導体に対する電気的接触性が低い、すなわち、ソース／ドレインコンタクトと有機半導体材料との間の大きな寄生接触抵抗を示し、ＯＴＦＴの性能が低くなる。貴金属、通常は金を使用して、高性能ＯＴＦＴのソースおよびドレインのコンタクトを製造するのが好ましい。金は高仕事関数を有し、自然酸化膜を生じないからである。しかし、大面積をコンタクト金属で覆わなければならないディスプレイを製造するには金はコストが非常に高く、無駄になる金属の量も多い。有機半導体に対して良好な電気接触を形成するとして知られている他の貴金属として、例えば、パラジウムやプラチナがあるけれども、これらの貴金属は、一般に、金と同等またはそれ以上に高価であり、したがって、大面積ディスプレイでは同じコスト関連問題が生じる。
【０００６】
ＯＴＦＴの作製に貴金属を使用することで高くなるコストを最小限に抑えるため、比較的安価なドーピングされた半導体ポリマ、例えば、ポリ（３，４−エチレンジオキシチオフェン）やポリアニリン、またはこれらの物質と導電性物質の微粒子、例えばカーボンナノチューブと混成物を使用してＯＴＦＴのソース電極とドレインの電極とを形成し、比較的安価な高導電性金属、例えばアルミニウムを使用してアドレスラインを形成することが提唱されている。しかし、これらのパーツが二つになる技術アプローチは、二つの別個の導電性材料を堆積しパターン形成する必要があることから複雑であり、作製の複雑さが増し、コストも増加する。したがって、貴金属の使用を回避するというコスト上の利点も実質的になくなってしまう。
【０００７】
【特許文献１】米国特許第６，８０６，１２４号明細書
【特許文献２】米国特許出願公開第２００５／００４２５４８号明細書
【特許文献３】米国特許出願公開第２００５／０１２７３５７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
必要なことは、作製コストを最小限に抑えるとともに有機半導体にキャリア注入を効率的に行える、ＯＴＦＴベースのバックプレーン回路および製造方法である。
【課題を解決するための手段】
【０００９】
本発明に係る薄膜トランジスタバックプレーン回路は、基板と、前記基板の上部表面に形成された誘電層と、前記誘電層の上に形成された複数の薄膜トランジスタであって、各薄膜トランジスタが、ドレインコンタクト構造、ソースコンタクト構造、及び前記ソースコンタクト構造と前記ドレインコンタクト構造との間に配置された有機半導体の領域を含む複数の薄膜トランジスタと、前記複数の薄膜トランジスタに近接して設けられる複数の読み出し増幅器と、前記誘電層の上に形成される複数のアドレスラインであって、各アドレスラインが前記複数の薄膜トランジスタの列の前記ドレインコンタクト構造を前記複数の読み出し増幅器の中の対応する読み出し増幅器と接続する複数のアドレスラインと、を備え、前記複数の薄膜トランジスタの前記列から前記対応する読み出し増幅器に延びる各アドレスラインは、前記ソースコンタクト構造およびドレインコンタクト構造と同じ形成工程で同時に形成され、それぞれがベース部分とコンタクト層とを有する多層構造を含み、前記ベース部分は、アルミニウムまたは銅から構成され、下部表面、前記下部表面に平行に延びる上部表面、及び前記下部表面と前記上部表面との間に延びる側部表面を有し、前記コンタクト層は、ニッケル、金、パラジウム、プラチナ、導電性ポリマの中の少なくとも１から構成され、第一部分であって前記ベース部分と前記有機半導体の側面との間に配置され、前記誘電層から前記ベース部分の上部表面に向かって延びる第一部分と、第二部分であって、前記ベース部分の前記上部表面と前記下部表面の少なくとも一方に対向して形成される第二部分と、を有し、前記第二部分は、前記複数のアドレスライン、前記ドレインコンタクト構造、及び前記ソースコンタクト構造に沿って延び、前記基板の上部表面に形成される複数のゲート構造を備え、前記複数の薄膜トランジスタの前記ドレインコンタクト構造と前記ソースコンタクト構造と前記有機半導体の領域は、前記誘電層の上に形成され、それぞれのゲート構造が前記有機半導体の領域の下部に配置されることを特徴とする。
【００１０】
また、本発明に係る薄膜トランジスタバックプレーン回路において、前記各薄膜トランジスタのそれぞれは、前記薄膜トランジスタのドレインコンタクト構造のベース部分である第一ベース部分とその前記薄膜トランジスタの有機半導体の部分である有機半導体第一部分との間に位置する第一インタフェース領域と、その前記薄膜トランジスタのソースコンタクト構造のベース部分である第二ベース部分とその前記薄膜トランジスタの有機半導体の部分である有機半導体第二部分との間に位置する第二インタフェース領域と、を含み、その前記薄膜トランジスタの前記ドレインコンタクト構造のコンタクト層である第一コンタクト層の少なくとも一部が前記第一インタフェース領域に配置され、その前記薄膜トランジスタの前記ソースコンタクト構造のコンタクト層である第二コンタクト層の少なくとも一部が前記第二インタフェース領域に配置されていることが好ましい。
【００１１】
また、本発明に係る薄膜トランジスタバックプレーン回路は、複数の薄膜トランジスタであって、各薄膜トランジスタが、ドレインコンタクト構造、ソースコンタクト構造、及び前記ソースコンタクト構造と前記ドレインコンタクト構造との間に配置された有機半導体の領域を含む複数の薄膜トランジスタと、前記複数の薄膜トランジスタに近接して設けられる複数の読み出し増幅器と、複数のアドレスラインであって、各アドレスラインが前記複数の薄膜トランジスタの列の前記ドレインコンタクト構造を前記複数の読み出し増幅器の中の対応する読み出し増幅器と接続する複数のアドレスラインと、を備え、前記複数の薄膜トランジスタの前記列から前記対応する読み出し増幅器に延びる各アドレスラインは、前記ソースコンタクト構造およびドレインコンタクト構造と同じ形成工程で同時に形成され、それぞれがベース部分とコンタクト層とを有する多層構造を含み、前記ベース部分は、アルミニウムまたは銅から構成され、下部表面、前記下部表面に平行に延びる上部表面、及び前記下部表面と前記上部表面との間に延びる側部表面を有し、前記コンタクト層は、ニッケル、金、パラジウム、プラチナ、導電性ポリマの中の少なくとも１から構成され、第一部分であって前記ベース部分と前記有機半導体の側面との間に配置され、前記ベース部分の下部表面から前記ベース部分の上部表面に向かって延びる第一部分と、第二部分であって、前記ベース部分の前記上部表面と前記下部表面の少なくとも一方に対向して形成される第二部分と、を有し、前記第二部分は、前記複数のアドレスライン、前記ドレインコンタクト構造、及び前記ソースコンタクト構造に沿って延び、前記ドレインコンタクト構造と前記ソースコンタクト構造は、前記有機半導体の領域の下部表面の下に形成され、さらに、前記有機半導体の領域の上部表面の上に形成される誘電層と、前記有機半導体の領域の上に形成される複数のゲート構造と、を備えることを特徴とする。
【発明を実施するための最良の形態】
【００１２】
本発明は、例えばディスプレイ装置や撮像装置に使用し得るＯＴＦＴベースのバックプレーン回路の改良に関する。以下の説明は当業者が、特定の適用およびその要件の文脈で提供される本発明を理解し使用し得るように記載されている。本明細書に使用されている方向を示す用語、例えば、「上部」、「下部」、「側部」、「前部」、「背部」は、説明のために相対的な位置を記述するために示されており、絶対的な枠組みの参照を規定するものではない。さらに、「統合的に（または集積的に）（integrally）接続」や「統合的に（または集積的に）（integrally）作製」という用語は、本明細書では単一の堆積構造またはメッキ構造の二つの部分の間の接続関係を記述するために使用されており、相異なる時期に形成される二つの構造を示す「接続」、「形成」または「作製」という用語（修飾詞「統合的」を付すことなく用いる用語）とは厳密に区別される。さらに、「ソース」と「ドレイン」という用語は、ＯＴＦＴの相対するコンタクト（ターミナル）を識別するために用いられるものであって、ＯＴＦＴおよび周辺の回路の動作特性を規定するものではない（すなわち、アドレスラインは、幾つかの実施の形態では、ＯＴＦＴ「ソース」コンタクトに統合的に接続することは技術的に可能であるが、この場合、明快にするため、本明細書では統合的にドレインコンタクトに接続されると記述する）。好ましい実施の形態の種々の変形は当業者には明白であろうと思われ、本明細書に規定された一般原則は他の実施の形態にも適用し得る。したがって、本発明は、図示および説明した特定の実施の形態に限定されるものではなく、本明細書に開示された原理および新規な特徴と合致する最も広い範囲に与えられるべきである。
【００１３】
図１は、本発明の実施の形態に基づいて作製される例示的なＯＴＦＴバックプレーン回路１００の一部を示す。バックプレーン回路１００は、一般に、基板１０１と、基板１０１の上部表面１０１Ｕの上に形成された誘電層１０５と、ＯＴＦＴ１１０のアレイ（一つが示されている）と、一連のアドレスラインとを備え、一連のアドレスラインは、基板１０１の上部表面１０１Ｕの上に形成されたゲートライン（図示せず）と、一連のデータライン１３０（図１の左側に部分的に示される）とを含む。基板１０１は、実施の形態の一つでは、ポリエチレンナフタレート（polyethylene  naphthalate）、ポリエチレンテレフタレート（polyethylene  terephthalate）、ポリエチレン（polyethylene）、ポリプロピレン（poly-propylene）、ポリスチレン（polystyrene）、エポキシ樹脂（epoxy  resins）、ポリイミド（polyimides）、ポリベンゾオキサゾール（polybenzoxazoles）、ポリエーテル（polyethers）、およびこれらのバリエーションに基づく安価でフレキシブルなポリマフィルムである。他の実施の形態では、基板１０１は、フレキシブルな金属ホイル（金属箔）、ガラス、またはクオーツ（石英）のうちの一つから選ばれる。誘電層１０５（例えば、二酸化ケイ素、窒化ケイ素、または架橋ポリ（ビニルフェノール）（cross-linked  poly(vinylphenol)））は、既知の技術に従って形成される。ＯＴＦＴ１１０および関連するアドレスラインは以下に記載の方法で作製される。
【００１４】
図２Ａは簡素化された画像センサ２００を示し、当該画像センサ２００は例示的なＯＴＦＴバックプレーン回路１００を本発明の実際的な実施の形態に基づいて組み込んだ集積回路装置の代表的なものである。図２Ａによれば、バックプレーン回路１００はピクセルＰのアレイを含んでおり、各ピクセルＰは、図１に示されるものと同じＯＴＦＴ１１０と、センサ１１２と、オプションの記憶キャパシタ（ストレージキャパシタ）１１４とを含んでいる。外部走査コントロール回路１２０は、一連のパラレルゲートライン１２５経由で一時に一行ずつＯＴＦＴ１１０をオンにする。ＯＴＦＴ１１０の各行がオンになると、画像電荷が、対応するセンサ１１２から一連のパラレルデータ（アドレス）ライン１３０に転送される。これらのラインはそれぞれ外部読み出し増幅器１３５（図中では「ＡＭＰ１３５」と表記している）に接続されている。同時に、読み出し増幅器１３５は各センサ１１２の電位をリセットする。このようにして各行について得られた増幅信号は、パラレル／シリアル変換器またはマルチプレクサ１４０により多重化され、次いで、既知の技術に従ってアナログ／デジタル変換器またはデジタイザ１５０に伝送される。
【００１５】
図２Ｂは、バックプレーン回路１００のピクセルＰをさらに詳細に示す。各ＯＴＦＴ１１０は、３個の電気的接続を有している。１個目は、センサ１１２とピクセル記憶キャパシタ１１４とに接続されたソースコンタクト構造（ソース電極構造）Ｓである。２個目は、関連するデータライン１３０に統合的に接続されたドレインコンタクト構造（ドレイン電極構造）Ｄである。データライン１３０は、ＯＴＦＴ１１０と同じ列に配列されたすべてのＯＴＦＴのドレインコンタクト構造に統合的に接続されている。そして３個目は、対応するゲートライン１２５に統合的に接続されたゲートコンタクト構造（ゲート電極構造）Ｇである。ゲートライン１２５は、ＯＴＦＴ１１０と同じ行に配列されたすべてのＯＴＦＴのゲートコンタクト構造に統合的に接続されている。図１は図２Ｂの切断線１−１に沿って切り取られたものであり、したがってデータライン１３０の一部が示されている。
【００１６】
再び図１を参照する。各ＯＴＦＴ１１０のソースコンタクト構造Ｓとドレインコンタクト構造Ｄと関連のデータライン１３０とは、同時かつ統合的に誘電層１０５の上部表面１０５Ｕの上に作製され、ゲート構造Ｇがソースコンタクト構造Ｓとドレインコンタクト構造Ｄとを隔てる間隙部の下に位置するように作製される。各ＯＴＦＴ１１０のゲートコンタクト構造Ｇは、第一金属形成手順の際に（ゲートライン１２５（図２Ａおよび図２Ｂ参照）とともに）基板１０１の上部表面１０１Ｕの上に形成され、次いで、誘電層１０５が基板１０１とゲートコンタクト構造Ｇとの上に形成される。ソースコンタクト構造Ｓとドレインコンタクト構造Ｄとデータライン１３０とは第二金属形成手順の際に誘電層１０５の上部表面１０５Ｕの上に形成され（このことは以下に詳説する）、次いで、有機半導体領域１１５が、ソースとドレインとの各対を隔てる間隙部（例えばソースコンタクト構造Ｓとドレインコンタクト構造Ｄとの間）に配置される。このような方法でトランジスタ１１０とデータライン１３０とが完成した後、さらに処理が行われ、例えばＯＴＦＴ１１０に画像センサ１１２が設けられる。
【００１７】
本発明に従えば、ソースコンタクト構造Ｓとドレインコンタクト構造Ｄとデータライン１３０とはそれぞれ多層構造（例えば構造１１７−１，１１７−２）で形成される。各多層構造（例えば構造１１７−１）は、比較的厚いベース部分（例えば１１８−１）と、比較的薄いコンタクト層（例えばコンタクト層１１９−１）とを含んでいる。比較的厚いベース部分は、比較的安価な第一材料の金属（例えば銅またはアルミニウム）を使用して形成される。比較的薄いコンタクト層は、有機半導体１１５に対する電気接触が比較的良好な（電気接触抵抗が低い）材料であって、比較的良好な電気接触性と比較的高い仕事関数とを有して良好なキャリア注入が可能な材料（例えば、金または他の貴金属、またはポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）やポリアニリン（ＰＡＮＩ）のような導電性ポリマ）を使用して形成される。多層構造１１７−１，１１７−２の利用によれば、良好な電気接触性と高い仕事関数とを有する材質をコンタクト層１１９−１，１１９−２を作製するのに利用することによって、アルミニウムだけを使用して形成される従来のＯＴＦＴに比べて、有機半導体１１５への効率的なキャリア注入が容易になる。しかし、従来の金だけのコンタクト構造とは異なって、低価格のベース部分１１８−１，１１８−２を使用することによって、良好な電気接触性と高い仕事関数とを有するけれども比較的高価である材料の使用量が最小限に抑えられる。低価格のベース部分１１８−１，１１８−２は、有機半導体１１５に対する電気接触性は比較的低いが、関連するデータライン１３０の信頼性ある導電性が保持される。したがって、アドレスラインの高抵抗化というリスクを冒すことなく、非常に薄いコンタクト層１１９−１，１１９−２が容易になる。
【００１８】
本発明の態様の一つに従えば、ドレイン／ソースコンタクト層１１９−１，１１９−２は、関連するベース部分１１８−１，１１８−２の１つまたは複数の表面に形成される。例えば、コンタクト層１１９−１は、ベース部分１１８−１の上部表面１１８Ｕの上および／またはベース部分１１８−１の下部表面１１８Ｌの下に位置する一つ以上の水平部分を有するものとして、図１に示されている。さらに、コンタクト層１１９−１は、ベース部分１１８−１の側部表面１１８Ｓに沿って位置する垂直部分を含むものとして示されている。以下に記載される具体的な実施の形態に示されるように、コンタクト層１１９−１としては、０または一つ（すなわち上部または下部）の水平部分を含み、側部は含んでも含まなくてもよい。
【００１９】
本発明の態様の別の一つに従えば、ドレイン／ソースコンタクト層１１９−１，１１９−２は、ドレインコンタクト層１１９−１とソースコンタクト層１１９−２との少なくとも一部（例えば層部分の１１９−１１，１１９−２１）を関連するインタフェース領域（界面領域）１１６−１，１１６−２に設けることによって、可能な限り薄く統合的に形成される。上記関連のインタフェース領域１１６−１，１１６−２は、ソース／ドレインコンタクト構造Ｓ／Ｄと、それらの下に位置する誘電層１０５と、有機半導体領域１１５と、の接合または連接によって規定される領域である。金（または他の高価な材料）が、ＯＴＦＴのコンタクト構造の形成にそもそも使用される必要がある場合は、可能な限り少なく使用するのが望ましい。一つの方策としては、金製のコンタクト層１１９−１，１１９−２を薄くすることによって、作製プロセスで利用する金の量を減少させ、これにより全体の製造コストを減らすことである。ＯＴＦＴへのキャリア注入は、図１においてインタフェース領域１１６−１，１１６−２で示された、ゲート誘電体１０５の非常に近い位置（垂直距離で測って）で起こるので、金製のコンタクト層を薄くしても、コンタクト層がこのインタフェース領域に少なくとも部分的に位置しているならば、個々のデバイス性能を低下させるものではない。しかし、上記したように、金製のコンタクト層を単に薄くすると、抵抗が増大し、大面積ディスプレイのアドレスライン向けには望ましくはない。この抵抗の問題点は、厚いベース部分１１８−１，１１８−２の存在によって回避される。したがって、多層のコンタクト構造１１７−１，１１７−２を用いると、良好な電荷注入と抵抗の低いアドレスラインとが容易に得られる一方、作製コストが最小限に抑えられる。作製コストの抑制は、安価なベース部分１１８−１，１１８−２を、インタフェース領域１１６−１，１１６−２に位置する部分１１９−１１，１１９−２１を有した薄いコンタクト層１１９−１，１１９−２と組み合わせたことによる。
【００２０】
図３Ａ〜図３Ｄは、本発明の実施の形態に基づいてバックプレーン構造を作製する方法を示す。図３Ａを参照する。ゲート電極Ｇは、好適な導電性材料（例えばアルミニウム）を使って既知の技術に基づいて堆積され、パターン形成される。次いで、誘電層１０５が、ゲート電極と基板上部表面１０１Ｕの露出部分との上に形成される。次いで、導電性の極めて高い金属（例えば銅）層３１０が、誘電層１０５の上部表面１０５Ｕの上に形成され、次いで、レジストまたは他のマスク材料が堆積され、パターン形成され、マスク構造３２０が形成される。次いで、図３Ｂを参照する。銅の層が、既知の技術を用いてエッチングされ、ベース部分１１８−１，１１８−２が、バックプレーン回路の他のＯＴＦＴのベース部分とデータライン（図示せず）と共に、統合的に形成される。ベース部分１１８−１，１１８−２は、ゲート構造Ｇの上に位置する間隙部で隔てられている。次いで、金メッキ溶液、例えばマサチューセッツ州ダンバーズ（Danvers）のトランセン社（Transene  Inc.）から得られる「ブライト無電解金メッキ（Bright  Electroless  Gold)」溶液に基板を浸漬することによって無電解メッキが行われ、ベース部分１１８−１，１１８−２の露出表面の上に金の薄い層が被覆される。ここで、本実施の形態では、レジストマスク３２０はベース部分１１８−１，１１８−２の上部表面に保持され、その結果、コンタクト層１１９−１Ａがベース部分１１８−１の露出した側部表面１１８Ｓのみに形成され、コンタクト層１１９−２Ａがベース部分１１８−２の露出した側部表面のみに形成される。ポリマでコンタクト層を形成するには、ポリマをベース部分に付着させるために調製された化学浴でベース部分を処理することによって行われる。図３Ｄに示されるように、有機半導体層１１５を、得られた二層構造１１７−１Ａ，１１７−２Ａを隔てる間隙部に堆積すると、ＯＴＦＴ１１０Ａの作製が終了する。上記のように、完成したバックプレーン回路１００Ａは、多数のＯＴＦＴ１１０Ａと、断面がコンタクト構造１１７−１Ａ，１１７−２Ａに実質的に同一のアドレスライン（図示せず）と、を含んでいる。
【００２１】
図４Ａ〜図４Ｃは別の実施の形態を示すものであり、メッキ処理の前に、ベース部分１１８−１，１１８−２からマスクを取り除く（図４Ａ）。これにより、メッキ処理を行うと、コンタクト層１１９−１Ａに加えて、コンタクト層１１９−１Ｂがベース部分１１８−１の上部表面１１８Ｕの上に形成される（図４Ｂ）。図４Ｃに示されるように、完成したＯＴＦＴ１１０Ｂは、ベース部分１１８−１，１１８−２と側部コンタクト層部分１１９−１Ａ，１１９−２Ａと上部コンタクト層部分１１９−１Ｂ，１１９−２Ｂとを含んだコンタクト構造１１７−１Ｂ，１１７−２Ｂを備え、上記のように間隙部に堆積された有機半導体層１１５を伴っている。もちろん、上記のように、完成したバックプレーン回路１００Ｂは、多数のＯＴＦＴ１１０Ｂと、断面がコンタクト構造１１７−１Ｂ，１１７−２Ｂに実質的に同一のアドレスライン（図示せず）と、を含んでいる。
【００２２】
幾つかの別の構造と作製方法とを利用しても、本発明が提供する利点のうちの少なくとも幾つかから便益を得るバックプレーン回路を作製することが可能である。
【００２３】
例えば、図５は、ＯＴＦＴ１１０Ｃを含むバックプレーン回路１００Ｃを示すが、ここではドレイン構造Ｄは、ベース部分１１８−１がコンタクト層部分１１９−１Ｃの上に配置された多層コンタクト構造１１７−１Ｃで形成され、ソース構造Ｓは、ベース部分１１８−２がコンタクト層部分１１９−２Ｃの上に配置された多層コンタクト構造１１７−２Ｃで形成される。この配置は、例えば、堆積後に単一のマスクと２種の別個のエッチング剤とを使用して、ベース部分材料とコンタクト層とをパターン形成することによって作製される。コンタクト構造１１７−１Ｃ，１１７−２Ｃは、標準的な方法（例えばスパッタリング）を使用して、誘電層１０５の上部表面１０５Ｕの上に薄いコンタクト層材料を堆積し、当該コンタクト層材料の上にベース部分材料を堆積し、リソグラフィー工程を一回用いて（すなわちマスクを一つ形成して）上記積層体をパターン形成し、次いで２段階エッチング法を用いてベース部分とコンタクト層材料とをエッチングすることによって、作製される。ここで、このようにして得られたコンタクト層部分１１９−１Ｃ，１１９−２Ｃはインタフェース領域１１６−１，１１６−２に位置する部分をそれぞれ含む。この２段階エッチング法と比較して無電解メッキ法（図３Ａ〜図３Ｄを参照して上記に記載）の有利な点は、エッチングされた金の回収が困難かつ高価なので、無電解メッキを行った方が安価なことである。
【００２４】
以上では二層に配置した構造を参照して説明を行ったけれども、さらに一層またはそれ以上の層を作製プロセスに入れることも可能である。例えば、ソース／ドレイン／アドレスラインを三層構造で製造可能であり、この場合、高導電性ベース部分はアルミニウムであり、その上に無電解メッキによるニッケルと金とを含んだ薄いバイメタルコンタクト層を有する。作製プロセスの流れは図３Ａ〜図３Ｄを参照して上記された流れと同様であるが、ニッケル層を堆積しその後に金の層を堆積するために異なる２回の無電解メッキ工程が必要である点が異なる。なお、上記ニッケル層は、コネチカット州ウェストヘィブン（West  Haven）のエンソン社（Enthone  Inc.）から入手可能なENPLATE  NI-431を利用可能である。上記金の層は、コネチカット州ウェストヘィブン（West  Haven）のエンソン社（Enthone  Inc.）から販売のALUMON-5825のような浴を用いると、オプションの亜鉛層を介在して得られる。別の実施の形態の一つでは、多層構造は、クロムの薄い層と金の薄い層とを堆積し、その後に、より厚いＴｉＷのベース層を堆積し、さらにその後に標準的なフォトリソグラフィーでパターン形成することで製造し得る。
【００２５】
本発明はインタフェース領域に配置されるコンタクト層の一部分を含むのが好ましいのであるが、コスト低減という本発明の利点は、インタフェース領域にコンタクト層の一部分を含まないソース／ドレインおよびアドレスラインの構造を形成することによって実現し得、またはゲート構造をインタフェース領域から離して配置する場合に実現し得る。例えば、図４Ｃを参照して、コンタクト層部分１１９−１Ｂ，１１９−２Ｂは含むけれども側部部分１１９−１Ａ，１１９−２Ａを省略した別法の実施の形態が形成される。図６は、ＯＴＦＴ１１０Ｄを含む別の一つのバックプレーン回路１００Ｄの一部を示すものであり、ドレインコンタクト構造Ｄとソースコンタクト構造Ｓとが基板１０１の上部表面１０１Ｕの上に形成され、コンタクト層が上部表面１０１Ｕと有機半導体領域１１５−Ｄの下部表面１１５−ＤＬとの間に配置された部分１１９−１Ｄ，１１９−２Ｄを含む。誘電層１０５−Ｄは有機半導体領域１１５−Ｄの上部表面１１５−ＤＵの上に形成され、ゲート構造Ｇは誘電層１０５−Ｄ上に配置されている。ＯＴＦＴ１１０Ｄは、ゲート電極Ｇとドレインコンタクト構造Ｄとソースコンタクト構造Ｓとの間の距離が比較的大きいという理由から好ましさの程度はやや低い場合がある。また、場合によっては、図６に示されるように、標準的なエッチング法を用いて、ベース部分１１８−１Ｄ，１１８−２Ｄをそれぞれ超えて延びる層１１９−１Ｄ，１１９−２Ｄの部分を露出し、チャンネル領域に良好なキャリア注入を行うようにすることも可能である。
【００２６】
以上、本発明をある種特定の実施の形態に関して説明したが、本発明の諸々の発明的特徴は他の実施の形態にも同様に適用可能なことは当業者には明白であり、したがって、それらの諸々の発明的特徴はすべて本発明の範囲に入るものとされる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態に基づいて形成されたソースとドレインとのコンタクト構造およびデータラインの一部を含んだ例示的なＴＦＴバックプレーン回路の一部を示す頂部側面斜視図である。
【図２Ａ】本発明の実施の形態の別の一つに基づいて形成された図１のバックプレーン回路を含んだ例示的なディスプレイ装置を示す概略図である。
【図２Ｂ】図２Ａのディスプレイ装置のピクセルをさらに詳細に示す拡大図である。
【図３Ａ】本発明の実施の形態に基づくＴＦＴバックプレーン回路の作製方法を示す側部断面図である。
【図３Ｂ】本発明の実施の形態に基づくＴＦＴバックプレーン回路の作製方法を示す側部断面図である。
【図３Ｃ】本発明の実施の形態に基づくＴＦＴバックプレーン回路の作製方法を示す側部断面図である。
【図３Ｄ】本発明の実施の形態に基づくＴＦＴバックプレーン回路の作製方法を示す側部断面図である。
【図４Ａ】本発明の実施の形態の別の一つに基づくＴＦＴバックプレーン回路の作製方法を示す側部断面図である。
【図４Ｂ】本発明の実施の形態の別の一つに基づくＴＦＴバックプレーン回路の作製方法を示す側部断面図である。
【図４Ｃ】本発明の実施の形態の別の一つに基づくＴＦＴバックプレーン回路の作製方法を示す側部断面図である。
【図５】本発明の実施の形態の別の一つに基づくＴＦＴバックプレーン回路を示す側部断面図である。
【図６】本発明の実施の形態のさらに別の一つに基づくＴＦＴバックプレーン回路を示す側部断面図である。
【符号の説明】
【００２８】
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ  バックプレーン回路、１１０，１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ  薄膜トランジスタ（ＯＴＦＴ）、１１５，１１５−Ｄ  有機半導体領域、１１６−１，１１６−２  インタフェース領域、１１７−１，１１７−２，１１７−１Ａ，１１７−２Ａ，１１７−１Ｂ，１１７−２Ｂ，１１７−１Ｃ，１１７−２Ｃ，１１７−１Ｄ，１１７−２Ｄ  多層構造、１１８−１，１１８−２，１１８−１Ｄ，１１８−２Ｄ  ベース部分、１１８Ｌ  下部表面、１１８Ｓ  側部表面、１１８Ｕ  上部表面、１１９−１，１１９−２  コンタクト層、１１９−１１，１１９−２１  コンタクト層の一部分、１１９−１Ａ，１１９−２Ａ  側部コンタクト層部分、１１９−１Ｂ，１１９−２Ｂ  上部コンタクト層部分、１１９−１Ｃ，１１９−２Ｃ  下部コンタクト層部分、１１９−１Ｄ，１１９−２Ｄ  下部に延びるコンタクト層部分。
【図１】
0005420820.tif 000002
【図２Ａ】
0005420820.tif 000003
【図２Ｂ】
0005420820.tif 000004
【図３Ａ】
0005420820.tif 000005
【図３Ｂ】
0005420820.tif 000006
【図３Ｃ】
0005420820.tif 000007
【図３Ｄ】
0005420820.tif 000008
【図４Ａ】
0005420820.tif 000009
【図４Ｂ】
0005420820.tif 000010
【図４Ｃ】
0005420820.tif 000011
【図５】
0005420820.tif 000012
【図６】
0005420820.tif 000013