(57)【特許請求の範囲】
【請求項１】
第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有するレジストマスクを形成し、
前記レジストマスクを用いて前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って少なくとも前記第１の導電膜を露出させ、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行って前記第１の絶縁膜の下方に空洞及びゲート電極を形成し、
前記第１のレジストマスクを後退させて前記第１のレジストマスクの凹部と重畳する領域の前記第２の導電膜を露出させ、
前記後退させたレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極、ソース領域及びドレイン領域並びに半導体層を形成し、
前記レジストマスクを除去した後、前記ソース電極及びドレイン電極、前記ソース領域及びドレイン領域並びに前記半導体層を含む薄膜トランジスタを覆い且つ前記空洞を残すように第２の絶縁膜を形成し、
前記第２の絶縁膜上にカラーフィルタ層を、前記薄膜トランジスタに起因する凹凸を緩和するように形成し、
前記カラーフィルタ層上に画素電極を形成することを特徴とする液晶表示装置の製造方法。
【請求項２】
請求項１において、
前記凹部を有するレジストマスクは多階調マスクを用いて形成されることを特徴とする液晶表示装置の製造方法。
【請求項３】
第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１の導電膜、前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って少なくとも前記第１の導電膜を露出させ、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行って前記第１の絶縁膜の下方に空洞及びゲート電極を形成し、
前記第１のレジストマスクを除去した後、第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極、ソース領域及びドレイン領域並びに半導体層を形成し、
前記第２のレジストマスクを除去した後、前記ソース電極及びドレイン電極、前記ソース領域及びドレイン領域並びに前記半導体層を含む薄膜トランジスタを覆い且つ前記空洞を残すように第２の絶縁膜を形成し、
前記第２の絶縁膜上にカラーフィルタ層を、前記薄膜トランジスタに起因する凹凸を緩和するように形成し、
前記カラーフィルタ層上に画素電極を形成することを特徴とする液晶表示装置の製造方法。
【請求項４】
第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有するレジストマスクを形成し、
前記レジストマスクを用いて前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って少なくとも前記第１の導電膜を露出させ、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行って前記第１の絶縁膜の下方に空洞及びゲート電極を形成し、
前記第１のレジストマスクを後退させて前記第１のレジストマスクの凹部と重畳する領域の前記第２の導電膜を露出させ、
前記後退させたレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極、ソース領域及びドレイン領域並びに半導体層を形成し、
前記レジストマスクを除去した後、前記ソース電極及びドレイン電極、前記ソース領域及びドレイン領域並びに前記半導体層を含む薄膜トランジスタを覆い且つ前記空洞を残すように第２の絶縁膜を形成し、
前記第２の絶縁膜上に選択的にカラーフィルタ層を形成し、
前記カラーフィルタ層上に画素電極を形成することを特徴とする液晶表示装置の製造方法。
【請求項５】
請求項４において、
前記凹部を有するレジストマスクは多階調マスクを用いて形成されることを特徴とする液晶表示装置の製造方法。
【請求項６】
第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って少なくとも前記第１の導電膜を露出させ、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行って前記第１の絶縁膜の下方に空洞及びゲート電極を形成し、
前記第１のレジストマスクを除去した後、第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極、ソース領域及びドレイン領域並びに半導体層を形成し、
前記第２のレジストマスクを除去した後、前記ソース電極及びドレイン電極、前記ソース領域及びドレイン領域並びに前記半導体層を含む薄膜トランジスタを覆い且つ前記空洞を残すように第２の絶縁膜を形成し、
前記第２の絶縁膜上に選択的にカラーフィルタ層を形成し、
前記カラーフィルタ層上に画素電極を形成することを特徴とする液晶表示装置の製造方法。
【請求項７】
請求項４乃至６のいずれか一において、
前記カラーフィルタ層は、印刷法又はインクジェット法を用いて選択的に形成されることを特徴とする液晶表示装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一において、
前記サイドエッチングにより、前記第１の絶縁層の側面から所定の距離だけ内側に側面を有するゲート電極を形成することを特徴とする液晶表示装置の製造方法。
【請求項９】
請求項１乃至８のいずれか一において、
前記第１のエッチングはドライエッチングであり、
前記第２のエッチングはウエットエッチングであることを特徴とする液晶表示装置の製造方法。
【請求項１０】
請求項１乃至９のいずれか一に記載の製造方法を用いて製造された液晶表示装置。
【請求項１１】
請求項１０に記載の液晶表示装置を用いた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
液晶表示装置及びその製造方法、該液晶表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数ｎｍ〜数百ｎｍ程度の半導体薄膜により構成される薄膜トランジスタが注目されている。薄膜トランジスタは、集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）や電気光学装置などの電子デバイスに広く応用されている。薄膜トランジスタは、特に、液晶表示装置やＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などに代表される画像表示装置のスイッチング素子として開発が急がれている。アクティブマトリクス型液晶表示装置では、具体的には、スイッチング素子に接続された画素電極と、該画素電極に対応する対向電極の間に電圧が印加されることにより、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。ここで、アクティブマトリクス型液晶表示装置とは、マトリクス状に配置された画素電極をスイッチング素子により駆動することによって、画面上に表示パターンが形成される方式を採用した液晶表示装置をいう。
【０００３】
上記のようなアクティブマトリクス型液晶表示装置の用途は拡大しており、該液晶表示装置における画面の大型化、高精細化、高開口率化などの要求が高まっている。また、アクティブマトリクス型液晶表示装置には高い信頼性と共に、高い生産性、低い製造コストなどが求められている。生産性を高め、製造コストを低減する方法の一つに、工程の簡略化が挙げられる。
【０００４】
アクティブマトリクス型液晶表示装置では、スイッチング素子として主に薄膜トランジスタが用いられている。薄膜トランジスタの作製工程簡略化のためには、フォトリソグラフィに用いるフォトマスクの枚数を低減することが効果的である。例えばフォトマスクが一枚増加すると、レジスト塗布、プリベーク、露光、現像、ポストベークなどの工程と、その前後の工程における被膜の形成やエッチング工程、更にはレジスト剥離、洗浄、乾燥工程などが必要になる。そのため、作製工程に使用するフォトマスクが一枚増加するだけで、工程数が大幅に増加する。このように、フォトマスクの枚数によって、工程が大幅に簡略化され又は複雑化するため、作製工程におけるフォトマスクを低減すべく、数多くの技術開発がなされている。
【０００５】
フォトマスクの枚数を低減させる従来の技術としては、裏面露光、レジストリフロー又はリフトオフ法といった複雑な技術を用いるものが多く、また、特殊な装置を必要とするものが多い。このような複雑な技術を用いることで、これに起因する様々な問題が生じ、歩留まりの低下が懸念されていた。また、薄膜トランジスタの電気的特性を犠牲にせざるを得ないことも多かった。
【０００６】
薄膜トランジスタの作製工程における、フォトマスクの枚数を減らすための代表的な手段として、多階調マスク（ハーフトーンマスク又はグレートーンマスクと呼ばれるもの）を用いた技術が広く知られている。多階調マスクを用いて作製工程を低減する技術として、例えば特許文献１が挙げられる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−１７９０６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
薄膜トランジスタの作製工程を簡略化し、液晶表示装置の製造方法を簡略化することを課題の一とする。または、上記製造方法により生じる問題を解決した液晶表示装置の製造方法を提供することを課題の一とする。または、上記製造方法の特徴を有効に利用した液晶表示装置の製造方法を提供することを課題の一とする。
【課題を解決するための手段】
【０００９】
上記課題を解決すべく、開示する発明では、第１の導電膜と、絶縁膜と、半導体膜と、不純物半導体膜と第２の導電膜をこの順に積層した積層体を形成し、第１のエッチングにより第１の導電膜を露出させ、第２のエッチングにより第１の導電膜のパターンを形成する。第２のエッチングの際に、第１の導電膜がサイドエッチングされることにより、第１のエッチングにより形成されるパターン（絶縁膜、半導体膜、不純物半導体膜、第２の導電膜によるパターン）と、第２のエッチングにより形成されるパターン（第２の導電膜によるパターン）を異ならせることができる。これにより、フォトマスクの枚数が低減され、工程が簡略化される。また、薄膜トランジスタの形成後、薄膜トランジスタなどに起因する凹凸を緩和するようにカラーフィルタ層を形成することで、画素電極層の被形成面の段差を低減する。または、薄膜トランジスタなどに起因する凹凸を利用して、選択的にカラーフィルタ層を形成する。より具体的な解決手段を以下に示す。
【００１０】
開示する発明の液晶表示装置の製造方法の一は、第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、第２の導電膜上に凹部を有するレジストマスクを形成し、レジストマスクを用いて第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜に第１のエッチングを行って少なくとも第１の導電膜を露出させ、第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、第１のレジストマスクを後退させて（または、第１のレジストマスクの縁を除去し、また、第１のレジストマスクの凹部を除去して）第１のレジストマスクの凹部と重畳する領域の第２の導電膜を露出させ、後退させたレジストマスクを用いて第２の導電膜、不純物半導体膜及び半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成し、レジストマスクを除去した後、ソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を含む薄膜トランジスタを覆うように第２の絶縁膜を形成し、第２の絶縁膜上にカラーフィルタ層を形成し、カラーフィルタ層上に画素電極層を形成し、カラーフィルタ層によって、画素電極層の被形成面の段差が低減されることを特徴としている。
【００１１】
また、開示する発明の液晶表示装置の製造方法の他の一は、第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、第２の導電膜上に第１のレジストマスクを形成し、第１のレジストマスクを用いて第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜に第１のエッチングを行って少なくとも第１の導電膜を露出させ、第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、第１のレジストマスクを除去した後、第２のレジストマスクを形成し、第２のレジストマスクを用いて第２の導電膜、不純物半導体膜及び半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成し、第２のレジストマスクを除去した後、ソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を含む薄膜トランジスタを覆うように第２の絶縁膜を形成し、第２の絶縁膜上にカラーフィルタ層を形成し、カラーフィルタ層上に画素電極層を形成し、カラーフィルタ層によって、画素電極層の被形成面の段差が低減されることを特徴としている。
【００１２】
また、開示する発明の液晶表示装置の製造方法の他の一は、第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、第２の導電膜上に凹部を有するレジストマスクを形成し、レジストマスクを用いて第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜に第１のエッチングを行って少なくとも第１の導電膜を露出させ、第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、第１のレジストマスクを後退させて（または、第１のレジストマスクの縁を除去し、また、第１のレジストマスクの凹部を除去して）第１のレジストマスクの凹部と重畳する領域の第２の導電膜を露出させ、後退させたレジストマスクを用いて第２の導電膜、不純物半導体膜及び半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成し、レジストマスクを除去した後、ソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を含む薄膜トランジスタを覆うように第２の絶縁膜を形成し、第２の絶縁膜上に選択的にカラーフィルタ層を形成し、カラーフィルタ層上に画素電極層を形成することを特徴としている。
【００１３】
また、開示する発明の液晶表示装置の製造方法の他の一は、第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、第２の導電膜上に第１のレジストマスクを形成し、第１のレジストマスクを用いて第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜に第１のエッチングを行って少なくとも第１の導電膜を露出させ、第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、第１のレジストマスクを除去した後、第２のレジストマスクを形成し、第２のレジストマスクを用いて第２の導電膜、不純物半導体膜及び半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成し、第２のレジストマスクを除去した後、ソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を含む薄膜トランジスタを覆うように第２の絶縁膜を形成し、第２の絶縁膜上に選択的にカラーフィルタ層を形成し、カラーフィルタ層上に画素電極層を形成することを特徴としている。
【００１４】
なお、上記において、上面に凹部を有するレジストマスクは多階調マスクを用いて形成されることが好ましい。また、カラーフィルタ層は、印刷法、インクジェット法などを用いて選択的に形成しても良い。
【００１５】
なお、サイドエッチングにより、第１の絶縁層の側面から所定の距離だけ内側に側面を有するゲート電極層を形成することができる。また、第１のエッチングをドライエッチングにより行い、第２のエッチングをウエットエッチングにより行うことが好ましい。これは、第１のエッチングによる加工は高精度に行うことが好ましく、第２のエッチングによる加工はサイドエッチングを伴う必要があるためである。
【００１６】
上記液晶表示装置の製造方法を用いて、液晶表示装置及び液晶表示装置を有する電子機器を提供することができる。
【００１７】
なお、第１の導電膜のパターンとは、例えば、ゲート電極及びゲート配線並びに容量電極及び容量配線を形成する金属配線の上面レイアウトをいう。
【００１８】
なお、本明細書中において、「食刻」とは、エッチングによる加工の際の意図しないエッチングをいう。すなわち、「食刻」が極力生じない条件によりエッチングを行うことが好ましい。
【００１９】
なお、本明細書中において、「ゲート配線」とは、薄膜トランジスタのゲート電極に接続される配線をいう。ゲート配線は、ゲート電極層により形成される。また、ゲート配線は走査線と呼ばれることがある。
【００２０】
なお、本明細書中において、「ソース配線」とは、薄膜トランジスタのソース電極及びドレイン電極に接続される配線をいう。ソース配線は、ソース電極及びドレイン電極層により形成される。また、ソース配線は信号線と呼ばれることがある。
【発明の効果】
【００２１】
開示する発明により、薄膜トランジスタの作製に係る工程数を大幅に低減することができる。つまり、液晶表示装置の製造工程を簡略化することができる。なお、フォトマスク枚数の低減を目的とした従来の技術では、電気的特性を犠牲にせざるを得ないことも少なくなかったが、開示する発明により、電気的特性を維持しつつ、薄膜トランジスタの作製に係る工程数を低減することができる。すなわち、性能の良い液晶表示装置を、低コストにて提供することができる。
【００２２】
また、薄膜トランジスタなどに起因する凹凸を緩和するようにカラーフィルタ層を形成することで、画素電極層の被形成面の段差を低減することができる。これにより、液晶に印加される電圧を均一にすることができるため、配向の乱れを抑制し、良好な表示が実現される。印刷法やインクジェット法などを用いて選択的にカラーフィルタ層を形成する場合には、薄膜トランジスタなどに起因する凹凸（例えば、ソース配線に係る凹凸）を利用してカラーフィルタの塗り分けを行うことができるため、カラーフィルタの塗り分け精度が向上する。すなわち、特別な構成を採用することなく、カラーフィルタを良好に形成することができる。
【００２３】
なお、開示する発明の一態様に係る作製方法により作製した薄膜トランジスタは、ゲート電極層端部に接して空洞を有するため、ゲート電極とドレイン電極との間に生じるリーク電流が小さいものとなる。また、空洞が設けられることによってゲート電極端部近傍を低誘電率化（ｌｏｗ−ｋ）できる。
【図面の簡単な説明】
【００２４】
【図１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図２】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図３】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図４】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図５】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図７】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図８】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図９】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図１０】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図１１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図１２】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図１３】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図１４】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図１５】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図１６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図１７】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図１８】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図１９】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図２０】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図２１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図２２】アクティブマトリクス基板の接続部を説明する図である。
【図２３】アクティブマトリクス基板の接続部を説明する図である。
【図２４】アクティブマトリクス基板の接続部を説明する図である。
【図２５】多階調マスクを説明する図である。
【図２６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図２７】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図２８】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図２９】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図３０】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図３１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図３２】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図３３】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図３４】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図３５】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図３６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図３７】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図３８】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図である。
【図３９】表示装置を用いた電子機器を説明する斜視図である。
【図４０】表示装置を用いた電子機器を説明する図である。
【図４１】表示装置を用いた電子機器を説明する図である。
【発明を実施するための形態】
【００２５】
発明の実施の形態について、図面を参照して以下に説明する。但し、開示する発明の一態様は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２６】
（実施の形態１）
本実施の形態では、液晶表示装置の製造方法の一例について、図１乃至図２５を参照して説明する。
【００２７】
なお、図１６乃至図２０には本実施の形態に係る薄膜トランジスタの平面図を示し、図２０は画素電極まで形成した図である。図１乃至図３は、図１６乃至図２０に示すＡ−Ａ’における断面図である。図４乃至図６は、図１６乃至図２０に示すＢ−Ｂ’における断面図である。図７乃至図９は、図１６乃至図２０に示すＣ−Ｃ’における断面図である。図１０乃至図１２は、図１６乃至図２０に示すＤ−Ｄ’における断面図である。図１３乃至図１５は、図１６乃至図２０に示すＥ−Ｅ’における断面図である。
【００２８】
まず、基板１００上に第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０を形成する。これらの膜は、単層で形成してもよいし、複数の膜を積層した積層膜であってもよい。
【００２９】
基板１００には、絶縁性基板を用いることができる。絶縁性基板には、例えば、ガラス基板や石英基板がある。本実施の形態においては、基板１００としてガラス基板を用いる。
【００３０】
第１の導電膜１０２は、導電性材料により形成する。第１の導電膜１０２は、例えば、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、ニオブ若しくはスカンジウム等の金属材料又はこれらを主成分とする合金材料等の導電性材料を用いて形成することができる。ただし、後の工程（第１の絶縁膜１０４の形成等）に耐えうる程度の耐熱性は必要であり、後の工程（第２の導電膜１１０のエッチング等）で食刻又は腐食されにくい材料を選択することを要する。この限りにおいて、第１の導電膜１０２は特定の材料に限定されるものではない。
【００３１】
なお、第１の導電膜１０２は、例えばスパッタリング法又はＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
【００３２】
第１の絶縁膜１０４は、ゲート絶縁膜として機能するものであり、絶縁性材料により形成する。第１の絶縁膜１０４は、例えば、シリコンの酸化膜、窒化膜、酸化窒化膜、窒化酸化膜等を用いて形成することができる。ただし、第１の導電膜１０２と同様に、ある程度の耐熱性が必要であり、後の工程にて食刻又は腐食されにくい材料を選択することを要する。この限りにおいて、第１の絶縁膜１０４は特定の材料に限定されるものではない。
【００３３】
なお、第１の絶縁膜１０４は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）又はスパッタリング法等により形成することができるが、特定の方法に限定されるものではない。
【００３４】
半導体膜１０６は、半導体材料により形成する。半導体膜１０６は、例えば、シランガスにより形成される非晶質シリコン等を用いて形成することができる。ただし、第１の導電膜１０２等と同様に、ある程度の耐熱性が必要であり、後の工程において食刻又は腐食されにくい材料を選択することを要する。この限りにおいて、半導体膜１０６は特定の材料に限定されるものではない。従って、ゲルマニウム等を用いても良い。なお、半導体膜１０６の結晶性についても特に限定されない。
【００３５】
なお、半導体膜１０６は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）又はスパッタリング法等により形成することができる。ただし、特定の方法に限定されるものではない。
【００３６】
不純物半導体膜１０８は、一導電性を付与する不純物元素を含む半導体膜であり、一導電性を付与する不純物元素が添加された半導体材料ガス等により形成される。例えば、フォスフィン（化学式：ＰＨ３）又はジボラン（化学式：Ｂ２Ｈ６）を含むシランガスを用いて形成される、リンまたはボロンを含むシリコン膜である。ただし、第１の導電膜１０２等と同様に、ある程度の耐熱性が必要であり、後の工程で食刻又は腐食されにくい材料を選択することを要する。この限りにおいて、不純物半導体膜１０８は、特定の材料に限定されるものではない。なお、不純物半導体膜１０８の結晶性についても特に限定されるものではない。
【００３７】
なお、ｎ型の薄膜トランジスタを作製する場合には、添加する一導電性を付与する不純物元素として、リン又はヒ素等を用いればよい。すなわち、不純物半導体膜１０８の形成に用いるシランガスにはフォスフィン又はアルシン（化学式：ＡｓＨ３）等を所望の濃度で含ませればよい。または、ｐ型の薄膜トランジスタを作製する場合には、添加する不純物元素として、ボロン等を用いればよい。すなわち、不純物半導体膜１０８の形成に用いるシランガスにはジボラン等を所望の濃度で含ませればよい。
【００３８】
なお、不純物半導体膜１０８は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
【００３９】
第２の導電膜１１０は、導電性材料（第１の導電膜１０２として列挙した材料等）であって、第１の導電膜１０２とは異なる材料により形成する。ここで、「異なる材料」とは、主成分が異なる材料をいう。具体的には、後に説明する第２のエッチングによりエッチングされにくい材料を選択すればよい。また、第１の導電膜１０２等と同様に、ある程度の耐熱性が必要であり、後の工程で食刻又は腐食されにくい材料を選択することを要する。従って、この限りにおいて、第２の導電膜１１０は特定の材料に限定されるものではない。
【００４０】
なお、第２の導電膜１１０は、例えばスパッタリング法又はＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
【００４１】
次に、第２の導電膜１１０上に第１のレジストマスク１１２を形成する（図１（Ａ）、図４（Ａ）、図７（Ａ）、図１０（Ａ）、図１３（Ａ）を参照）。第１のレジストマスク１１２は凹部又は凸部を有するレジストマスクである。厚さの異なる（ここでは二種類の厚さ）複数の領域からなるレジストマスクということもできる。以下において、第１のレジストマスク１１２の厚い部分を第１のレジストマスク１１２の凸部と呼び、薄い部分を第１のレジストマスク１１２の凹部と呼ぶこととする。
【００４２】
第１のレジストマスク１１２において、後にソース電極及びドレイン電極層が形成される領域には凸部が形成され、後にソース電極及びドレイン電極層を有さず、半導体層が露出して形成される領域には凹部が形成される。
【００４３】
第１のレジストマスク１１２は、多階調マスクを用いることで形成することができる。ここで、多階調マスクについて図２５を参照して以下に説明する。
【００４４】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
【００４５】
図２５（Ａ−１）及び図２５（Ｂ−１）は、代表的な多階調マスクの断面図である。図２５（Ａ−１）にはグレートーンマスク１４０を示し、図２５（Ｂ−１）にはハーフトーンマスク１４５を示している。
【００４６】
図２５（Ａ）に示すグレートーンマスク１４０は、透光性を有する基板１４１上に遮光膜により形成された遮光部１４２、及び遮光膜のパターンにより設けられたスリット部１４３で構成されている。
【００４７】
スリット部１４３は露光に用いる光の解像度限界以下の間隔で設けられたスリット（ドットやメッシュ等を含む）を有することで、光の透過率を制御する。なお、スリット部１４３に設けられるスリットは周期的なものであってもよいし、非周期的なものであってもよい。
【００４８】
透光性を有する基板１４１としては、石英等を材料とする基板を用いることができる。遮光部１４２及びスリット部１４３を構成する遮光膜は、金属材料を用いて形成すればよく、好ましくはクロム又は酸化クロム等により形成される。
【００４９】
グレートーンマスク１４０に露光のための光を照射した場合、図２５（Ａ−２）に示すように、遮光部１４２に重畳する領域における透光率は０％となり、遮光部１４２及びスリット部１４３が設けられていない領域における透光率は１００％となる。また、スリット部１４３における透光率は、概ね１０〜７０％の範囲であり、スリットの間隔等により調整可能である。
【００５０】
図２５（Ｂ−１）に示すハーフトーンマスク１４５は、透光性を有する基板１４６上に半透光膜により形成された半透光部１４７、及び遮光膜により形成された遮光部１４８で構成されている。
【００５１】
半透光部１４７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の材料を用いて形成することができる。遮光部１４８は、グレートーンマスクの遮光膜と同様の金属材料を用いて形成すればよく、好ましくはクロム又は酸化クロム等により形成される。
【００５２】
ハーフトーンマスク１４５に露光するための光を照射した場合、図２５（Ｂ−２）に示すように、遮光部１４８に重畳する領域における透光率は０％となり、遮光部１４８または半透光部１４７が設けられていない領域における透光率は１００％となる。また、半透光部１４７における透光率は、概ね１０％〜７０％の範囲であり、用いる材料やその膜厚等により調整可能である。
【００５３】
多階調マスクを用いて露光し、現像を行うことで、膜厚の異なる領域を有する第１のレジストマスク１１２を形成することができる。
【００５４】
次に、第１のレジストマスク１１２を用いて第１のエッチングを行う。すなわち、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングし、薄膜積層体１１４を形成する（図１（Ｂ）、図４（Ｂ）、図７（Ｂ）、図１０（Ｂ）、図１３（Ｂ）、図１６を参照）。このとき、少なくとも第１の導電膜１０２を露出させることが好ましい。本明細書において、このエッチング工程を第１のエッチングとよぶ。第１のエッチングは、ドライエッチング又はウエットエッチングのいずれかを用いればよいが、異方性の高いエッチング法により行うことが好ましい。第１のエッチングに異方性の高いエッチング法を用いることで、パターンの加工精度を向上させることができる。なお、第１のエッチングをドライエッチングにより行う場合には、一の工程にて行うことが可能であるが、第１のエッチングをウエットエッチングにより行う場合には、複数の工程により第１のエッチングを行うことになる。従って、第１のエッチングには、ドライエッチングを用いることが好ましい。
【００５５】
次に、第１のレジストマスク１１２を用いて第２のエッチングを行う。すなわち、第１の導電膜１０２をエッチングし、ゲート電極層１１６を形成する（図１（Ｃ）、図４（Ｃ）、図７（Ｃ）、図１０（Ｃ）、図１３（Ｃ）、図１７を参照）。本明細書において、このエッチング工程を第２のエッチングとよぶ。
【００５６】
なお、ゲート電極層１１６は、ゲート配線、容量配線、支持部を構成しているが、ゲート電極層１１６Ａと表記する場合にはゲート配線を構成するゲート電極層を指し、ゲート電極層１１６Ｂ又はゲート電極層１１６Ｄと表記する場合には支持部を構成するゲート電極層を指し、ゲート電極層１１６Ｃと表記する場合には容量配線を構成するゲート電極層を指す。そして、これらを総括してゲート電極層１１６と呼ぶ。
【００５７】
第２のエッチングは、第１の導電膜１０２により形成されるゲート電極層１１６の側面が、薄膜積層体１１４の側面より内側に形成されるエッチング条件により行う。換言すれば、ゲート電極層１１６の側面が、薄膜積層体１１４の底面に接して形成されるようにエッチングを行う（Ａ−Ａ’断面においてゲート電極層１１６の幅が薄膜積層体１１４の幅より小さくなるようにエッチングを行う）。ゲート電極層１１６の側面が、パターニングされた第１の絶縁膜１０４（すなわちゲート絶縁層）などの側面より内側に形成されると言っても良い。更には、第２の導電膜１１０に対するエッチングレートが小さく、且つ第１の導電膜１０２に対するエッチングレートが大きい条件により行う。換言すると、第２の導電膜１１０に対する第１の導電膜１０２のエッチング選択比が大きい条件により行う。このような条件で第２のエッチングを行うことにより、ゲート電極層１１６を形成することができる。
【００５８】
第２のエッチングは、ドライエッチング又はウエットエッチングのいずれかを用いればよいが、等方性のエッチングが支配的なエッチング法（化学的エッチング）により行うことが好ましい。第２のエッチングに等方性のエッチングが支配的なエッチング法（化学的エッチング）を用いることで、第１の導電膜をサイドエッチングすることができる。すなわち、第２のエッチングには、ウエットエッチングを用いることが好ましい。
【００５９】
なお、ゲート電極層１１６の側面の形状は特に限定されない。例えば、テーパ形状であっても良い。ゲート電極層１１６の側面の形状は、第２のエッチングにおいて用いる薬液等の条件によって決められるものである。
【００６０】
ここで、「第２の導電膜１１０に対するエッチングレートが小さく、且つ第１の導電膜１０２に対するエッチングレートが大きい条件」、又は「第２の導電膜１１０に対する第１の導電膜１０２のエッチング選択比が大きい条件」とは、以下の第１の要件及び第２の要件を満たすものをいう。
【００６１】
第１の要件は、ゲート電極層１１６が必要な箇所に残存することである。ゲート電極層１１６の必要な箇所とは、図１７乃至図２０に点線で示される領域をいう。すなわち、第２のエッチング後に、ゲート電極層１１６がゲート配線、容量配線及び支持部を構成するように残存することが必要である。ゲート電極層がゲート配線及び容量配線を構成するためには、これらの配線が断線しないように第２のエッチングを行う必要がある。図１及び図２０に示されるように、薄膜積層体１１４の側面から間隔ｄ１だけ内側にゲート電極層１１６の側面が形成されることが好ましく、間隔ｄ１は実施者がレイアウトに従って適宜設定すればよい。
【００６２】
第２の要件は、ゲート電極層１１６により構成されるゲート配線及び容量配線の幅ｄ３、並びにソース電極及びドレイン電極層１２０Ａにより構成されるソース配線の最小幅ｄ２が適切なものとなることである（図２０を参照）。第２のエッチングによりソース電極及びドレイン電極層１２０Ａがエッチングされるとソース配線の最小幅ｄ２が小さくなり、ソース配線の電流密度が過大となり、電気的特性が低下するためである。そのため、第２のエッチングは、第１の導電膜１０２のエッチングレートが過大にならず、且つ第２の導電膜１１０のエッチングレートが可能な限り小さい条件で行う。加えて、後に説明する第３のエッチングにおける第１の導電膜１０２のエッチングレートが可能な限り小さい条件で行う。
【００６３】
また、ソース配線の最小幅ｄ２は大きくすることが困難である。ソース配線の最小幅ｄ２はソース配線と重畳する半導体層の最小幅ｄ４により決まり、ソース配線の最小幅ｄ２を大きくするためには半導体層の最小幅ｄ４を大きくせねばならず、隣接するゲート配線と容量配線とを絶縁させることが困難になるためである。開示する発明において、半導体層の最小幅ｄ４は、前記した間隔ｄ１の概ね２倍よりも小さくする。換言すると、間隔ｄ１は半導体層の最小幅ｄ４の約半分よりも大きくする。
【００６４】
なお、ソース配線と重畳する半導体層の幅を最小幅ｄ４とする部分は、ゲート配線と、該ゲート配線と互いに隣接する容量配線との間に少なくとも一箇所あればよい。好ましくは、図２０に示すように、ゲート配線に隣接する領域及び容量配線に隣接する領域の半導体層の幅を最小幅ｄ４とすればよい。
【００６５】
なお、ソース電極及びドレイン電極層により形成される、画素電極層と接続される部分の電極の幅はソース配線の最小幅ｄ２とすることが好ましい。
【００６６】
上述のように、開示する発明において、サイドエッチングを伴う条件により第２のエッチングを行うことは非常に重要である。第２のエッチングが第１の導電膜１０２のサイドエッチングを伴うことによって、ゲート電極層１１６により構成される、隣接するゲート配線と容量配線とを絶縁させることができるためである（図１７を参照）。
【００６７】
ここで、サイドエッチングとは、被エッチング膜の厚さ方向（基板面に垂直な方向又は被エッチング膜の下地膜の面に垂直な方向）のみならず、厚さ方向に対して垂直な方向（基板面に平行な方向又は被エッチング膜の下地膜の面に平行な方向）にも被エッチング膜が削られるエッチングをいう。サイドエッチングされた被エッチング膜の端部は、被エッチング膜に対するエッチングガス又はエッチングに用いる薬液のエッチングレートによって様々な形状となるように形成されるが、端部が曲面となるように形成されることが多い。
【００６８】
なお、図１７に示すように、第１のエッチングにより形成される薄膜積層体１１４は、ゲート電極層１１６Ｂ及びゲート電極層１１６Ｄにより構成される支持部に接する部分では細くなるように設計される（図１７において両矢印で示す部分を参照）。このような構造とすることで、第２のエッチングによりゲート電極層１１６Ａと、ゲート電極層１１６Ｂ又はゲート電極層１１６Ｄとを分断して絶縁させることができる。
【００６９】
なお、図１７に示すゲート電極層１１６Ｂ及びゲート電極層１１６Ｄは、薄膜積層体１１４を支える支持部として機能する。支持部を有することで、ゲート電極層より上に形成されるゲート絶縁膜等の膜剥がれを防止することができる。更には支持部を設けることで、第２のエッチングによりゲート電極層１１６に接して形成される、空洞の領域が必要以上に広くなることを防止できる。なお、支持部を設けることで、薄膜積層体１１４が自重によって破壊され、又は破損することをも防止でき、歩留まりが向上するため好ましい。ただし、開示する発明の一態様は支持部を有する形態に限定されず、支持部を有しない構成とすることもできる。支持部を有しない形態の平面図（図２０に対応）の一例を図２１に示す。
【００７０】
以上のように、第２のエッチングは、ウエットエッチングにより行うことが好ましい。
【００７１】
第２のエッチングをウエットエッチングによって行う場合、第１の導電膜１０２としてアルミニウム又はモリブデンを形成し、第２の導電膜１１０としてチタン又はタングステンを形成し、エッチングには硝酸、酢酸及びリン酸を含む薬液を用いればよい。または、第１の導電膜１０２としてモリブデンを形成し、第２の導電膜１１０としてチタン、アルミニウム又はタングステンを形成し、エッチングには過酸化水素水を含む薬液を用いればよい。
【００７２】
第２のエッチングをウエットエッチングによって行う場合、最も好ましくは、第１の導電膜１０２としてネオジムを添加したアルミニウム上にモリブデンを形成した積層膜を形成し、第２の導電膜１１０としてタングステンを形成し、エッチングには硝酸を２％、酢酸を１０％、リン酸を７２％含む薬液を用いる。このような組成比の薬液を用いることで、第２の導電膜１１０がエッチングされることなく、第１の導電膜１０２がエッチングされる。なお、第１の導電膜１０２に添加したネオジムは、アルミニウムの低抵抗化とヒロック防止を目的として添加されたものである。
【００７３】
なお、図１７に示すように、平面図におけるゲート電極層１１６は角部（例えば、角部１５１）を有する。これは、ゲート電極層１１６を形成する第２のエッチングが概略等方的であるために、ゲート電極層１１６の側面と薄膜積層体１１４の側面との間隔ｄ１が概略等しくなるようにエッチングされるためである。
【００７４】
次に、第１のレジストマスク１１２を後退させて、第２の導電膜１１０を露出させつつ、第２のレジストマスク１１８を形成する。第１のレジストマスク１１２を後退させて（または、第１のレジストマスクの縁を除去し、また、第１のレジストマスクの凹部を除去して）、第２のレジストマスク１１８を形成する手段としては、例えば酸素プラズマを用いたアッシングが挙げられる。しかし、第１のレジストマスク１１２を後退させて第２のレジストマスク１１８を形成する手段はこれに限定されるものではない。なお、ここでは第２のエッチングの後に第２のレジストマスク１１８を形成する場合について説明したが、開示する発明の一態様はこれに限定されず、第２のレジストマスク１１８を形成した後に第２のエッチングを行ってもよい。
【００７５】
次に、第２のレジストマスク１１８を用いて、薄膜積層体１１４における第２の導電膜１１０をエッチングし、ソース電極及びドレイン電極層１２０を形成する（図２（Ｄ）、図５（Ｄ）、図８（Ｄ）、図１１（Ｄ）、図１４（Ｄ）、図１８を参照）。ここでエッチング条件として、第２の導電膜１１０以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層１１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
【００７６】
なお、ソース電極及びドレイン電極層１２０は、ソース配線、薄膜トランジスタと画素電極とを接続する電極、又は保持容量として機能する容量素子の一方の電極を構成しているが、ソース電極及びドレイン電極層１２０Ａ又はソース電極及びドレイン電極層１２０Ｃと表記する場合にはソース配線を構成する電極層を指し、ソース電極及びドレイン電極層１２０Ｂと表記する場合には薄膜トランジスタのドレイン電極と画素電極とを接続する電極層を指し、ソース電極及びドレイン電極層１２０Ｄと表記する場合には容量配線との間で容量素子を形成する一方の電極層を指す。そして、これらを総括してソース電極及びドレイン電極層１２０と呼ぶ。
【００７７】
なお、薄膜積層体１１４における第２の導電膜１１０のエッチングは、ウエットエッチング又はドライエッチングのどちらを用いても良い。
【００７８】
続いて、薄膜積層体１１４における不純物半導体膜１０８及び半導体膜１０６の上部（バックチャネル部）をエッチングして、ソース領域及びドレイン領域１２２を形成する（図２（Ｅ）、図５（Ｅ）、図８（Ｅ）、図１１（Ｅ）、図１４（Ｅ）、図１９を参照）。ここでエッチング条件としては、不純物半導体膜１０８及び半導体膜１０６以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層１１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
【００７９】
なお、薄膜積層体１１４における不純物半導体膜１０８及び半導体膜１０６の上部（バックチャネル部）のエッチングはドライエッチング又はウエットエッチングにより行うことができる。
【００８０】
その後、第２のレジストマスク１１８を除去し（図２（Ｆ）、図５（Ｆ）、図８（Ｆ）、図１１（Ｆ）、図１４（Ｆ）を参照）、薄膜トランジスタが完成する（図２（Ｆ）を参照）。上述のように、薄膜トランジスタを一枚のフォトマスクにより形成することができる。
【００８１】
なお、本明細書中において、上記の図２（Ｄ）及び図２（Ｅ）を参照して説明した工程を一括して第３のエッチングとよぶ。第３のエッチングは、上述のように、複数の段階に分けて行っても良いし、一括して行っても良い。
【００８２】
以上のようにして形成した薄膜トランジスタを覆って第２の絶縁膜を形成する。ここでは、保護膜１２６を第２の絶縁膜として用いる例について示すが、このような単層構造に限らず、２層以上の積層構造を用いても良い。第１の保護膜１２６は、第１の絶縁膜１０４と同様に形成することができる。その後、第２の絶縁膜上にカラーフィルタ層１２８を形成する（図３（Ｇ）、図６（Ｇ）、図９（Ｇ）、図１２（Ｇ）、図１５（Ｇ）を参照）。
【００８３】
カラーフィルタ層１２８は、薄膜積層体１１４などに起因する表面の凹凸が低減されるように形成する。より具体的には、後の画素電極層の被形成面の平坦性が向上するようにカラーフィルタ層を形成する。本実施の形態においては、薄膜積層体１１４などが形成されていない領域に埋め込むようにカラーフィルタ層１２８を形成しているが、薄膜積層体１１４などに起因する凹凸を低減することができれば、該構成に限定して解釈されるものではない。
【００８４】
上述のように、カラーフィルタ層を用いて画素電極の被形成面の凹凸を低減させることにより、一の工程で、カラーフィルタ層を形成し、平坦性の向上を図ることができる。これにより画素電極の平坦性が向上するため、液晶の配向乱れを防止し、表示画質が向上する。また、カラーフィルタ層と平坦性の向上を図るための層と別に形成する必要が無くなるため、より一層の工程簡略化につながる。
【００８５】
なお、カラーフィルタ層１２８は、例えば、印刷法やインクジェット法、フォトリソグラフィ法などを用いて適宜形成すればよい。例えば、Ｒ（赤）Ｇ（緑）Ｂ（青）に対応する顔料を含む樹脂を、スピンコート法などを用いて成膜した後、フォトリソグラフィ法を用いてパターニングすることによってカラーフィルタ層１２８を形成することができる。カラーフィルタの配列としては、ストライプ配列、デルタ配列、正方配列などを用いることができる。
【００８６】
なお、フォトリソグラフィ法によりカラーフィルタを形成することで、フォトマスクを一枚使用することになる。もちろん、フォトマスクを使用しない他の方法を用いてカラーフィルタを形成しても良い。
【００８７】
次に、第２の絶縁膜に第１の開口部１３０及び第２の開口部１３１を形成する（図３（Ｈ）、図６（Ｈ）、図９（Ｈ）、図１２（Ｈ）、図１５（Ｈ）を参照）。第１の開口部１３０及び第２の開口部１３１は、ソース電極及びドレイン電極層の少なくとも表面に達するように形成する。第１の開口部１３０及び第２の開口部１３１の形成方法は、特定の方法に限定されず、第１の開口部１３０の径などに応じて実施者が適宜選択すればよい。例えば、フォトリソグラフィ法によりドライエッチングを行うことで第１の開口部１３０及び第２の開口部１３１を形成することができる。
【００８８】
なお、フォトリソグラフィ法によって開口部を形成することで、フォトマスクを一枚使用することになる。
【００８９】
次に、第２の絶縁膜上に画素電極層１３２を形成する（図３（Ｉ）、図６（Ｉ）、図９（Ｉ）、図１２（Ｉ）、図１５（Ｉ）、図２０を参照）。画素電極層１３２は、開口部を介してソース電極及びドレイン電極層１２０に接続されるように形成する。具体的には、画素電極層１３２は、第１の開口部１３０を介してソース電極及びドレイン電極層１２０Ｂに接続され、第２の開口部１３１を介してソース電極及びドレイン電極層１２０Ｄに接続されるように形成される。画素電極層１３２は、透光性を有する導電性材料により形成することが好ましい。ここで、透光性を有する導電性材料としては、インジウム錫酸化物（以下、ＩＴＯという）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、又は酸化珪素を添加したインジウム錫酸化物等が挙げられる。透光性を有する導電性材料の膜の形成はスパッタリング法又はＣＶＤ法等により行えばよいが、特定の方法に限定されるものではない。また、画素電極層１３２についても単層で形成しても良いし、複数の膜を積層した積層膜としてもよい。
【００９０】
なお、本実施の形態においては、画素電極層１３２のみに透光性を有する導電性材料を用いたが、開示する発明の一態様はこれに限定されない。第１の導電膜１０２及び第２の導電膜１１０の材料として、透光性を有する導電性材料を用いることもできる。
【００９１】
なお、フォトリソグラフィ法によって画素電極層１３２を形成することで、フォトマスクを一枚使用することになる。
【００９２】
以上により、液晶表示装置に用いるアクティブマトリクス基板が完成する。本実施の形態にて説明したように、サイドエッチングを利用してゲート電極層を形成し、更には多階調マスクを用いてソース電極及びドレイン電極層を形成することで、一枚のマスクによる薄膜トランジスタの作製が可能となる。また、カラーフィルタを用いて画素電極の被形成面の凹凸を低減させることにより、一の工程で、カラーフィルタ層を形成し、平坦性の向上を図ることができる。つまり、より一層の工程簡略化につながる。
【００９３】
なお、本実施の形態においては示していないが、カラーフィルタ層を形成した後、画素電極層の形成前にオーバーコート層を形成しても良い。オーバーコート層を形成することで画素電極の被形成面の平坦性を一層向上させることが可能である。また、カラーフィルタ層に含まれる材料の一部が液晶材料中に侵入することを防ぐこともできる。オーバーコート層としては、アクリル樹脂又はエポキシ樹脂をベースとした熱硬化性材料を用いるとよい。
【００９４】
開示する発明の一態様に係る作製方法を適用して作製した薄膜トランジスタは、ゲート電極層上にゲート絶縁膜を有し、前記ゲート絶縁膜上に半導体層を有し、前記半導体層上にソース領域及びドレイン領域を有し、前記ソース領域及びドレイン領域上にソース電極及びドレイン電極を有し、前記ゲート電極層の側面に接して空洞を有する構造となる（図３（Ｉ）を参照）。ゲート電極層の側面に接して空洞を有するように形成することで、ゲート電極層端部におけるリーク電流の小さい薄膜トランジスタを作製することができる。
【００９５】
ここで、上記の工程により作製したアクティブマトリクス基板の端子接続部について図２２乃至図２４を参照して説明する。
【００９６】
図２２乃至図２４は、上記の工程により作製した、アクティブマトリクス基板におけるゲート配線側の端子接続部及びソース配線側の端子接続部の平面図及び断面図である。
【００９７】
図２２には、ゲート配線側の端子接続部及びソース配線側の端子接続部における、画素部から延伸したゲート配線及びソース配線の平面図を示す。
【００９８】
図２３には、図２２のＸ−Ｘ’における断面図を示す。すなわち、図２３は、ゲート配線側の端子接続部における断面図である。図２３では、ゲート電極層１１６のみが露出されている。このゲート電極層１１６が露出された領域に、端子部が接続される。
【００９９】
図２４には、図２２のＹ−Ｙ’における断面図を示す。すなわち、図２４は、ソース配線側の端子接続部における断面図である。図２４のＹ−Ｙ’において、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０は画素電極層１３２を介して接続されている。図２４にはゲート電極層１１６と、ソース電極及びドレイン電極層１２０の様々な接続形態を示している。開示する発明の一態様に係る表示装置の端子接続部には、これらのいずれを用いても良いし、図２４に示すもの以外の接続形態を用いても良い。ソース電極及びドレイン電極層１２０をゲート電極層１１６に接続させることで、端子の接続部の高さを概ね等しくすることができる。
【０１００】
なお、開口部の数は、図２４に示す開口部の数に限定されない。一の端子に対して一の開口部を設けるのみならず、一の端子に対して複数の開口部を設けても良い。一の端子に対して複数の開口部を設けることで、開口部を形成するエッチング工程が不十分である等の理由で開口部が良好に形成されなかったとしても、他の開口部により電気的接続を実現することができる。更には、全ての開口部が問題なく開口された場合であっても、接触面積を広くすることができるため、コンタクト抵抗を低減することができ、好ましい。
【０１０１】
図２４（Ａ）では、保護膜１２６の端部がエッチング等により除去され、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。図２２に示す平面図は、図２４（Ａ）の平面図に相当する。
【０１０２】
なお、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
【０１０３】
図２４（Ｂ）では、保護膜１２６に第３の開口部１６０Ａが設けられ、第１の保護膜１２６及びカラーフィルタ層１２８の端部がエッチング等により除去されることで、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。
【０１０４】
なお、第３の開口部１６０Ａの形成、及びゲート電極層１１６が露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
【０１０５】
図２４（Ｃ）では、保護膜１２６及びカラーフィルタ層１２８に第３の開口部１６０Ｂ及び第４の開口部１６１が設けられることで、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。ここで、図２４（Ａ）及び（Ｂ）と同様に、保護膜１２６及びカラーフィルタ層１２８の端部はエッチング等により除去されているが、この領域は端子の接続部として用いられる。
【０１０６】
なお、第３の開口部１６０Ｂ及び第４の開口部１６１の形成、並びにゲート電極層１１６が露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
【０１０７】
次に、上記のアクティブマトリクス基板を用いて液晶表示装置を製造する方法について説明する。すなわち、セル工程及びモジュール工程について説明する。ただし、開示する発明の一態様に係る液晶表示の製造方法において、セル工程及びモジュール工程は特に限定されない。
【０１０８】
セル工程では、上記した工程により作製したアクティブマトリクス基板と、これに対向する基板（以下、対向基板という）とを貼り合わせて液晶を注入する。まず、対向基板の作製方法について、以下に簡単に説明する。なお、特に説明しない場合であっても、対向基板上に形成する膜は単層構造又は積層構造で形成することができる。
【０１０９】
まず、基板上に遮光層を形成し、その後、電極層を選択的に形成し、電極層上にリブを形成する。なお、遮光層を形成した後、電極層を形成する前に、平坦性向上のための絶縁膜を形成すると好ましい。平坦性向上のための絶縁膜を形成することで電極層の被形成面の平坦性が向上するため、液晶の配向乱れを抑制することができる。
【０１１０】
遮光層としては、遮光性を有する材料の膜を選択的に形成する。遮光性を有する材料としては、例えば、黒色樹脂（カーボンブラック）を含む有機樹脂を用いることができる。または、クロムを主成分とする材料膜の積層膜を用いても良い。クロムを主成分とする材料膜とは、例えば、クロム、酸化クロム又は窒化クロムなどをいう。遮光層に用いる材料は遮光性を有するものであれば特に限定されない。遮光性を有する材料の膜を選択的に形成するにはフォトリソグラフィ法等を用いる。
【０１１１】
平坦性向上のための絶縁膜を形成する場合には、例えば、感光性ポリイミド、アクリル又はエポキシ樹脂などの材料を用いて、スピンコーティング法などにより形成すればよい。ただし、これらの材料又は形成方法に限定されるものではない。
【０１１２】
電極層は、アクティブマトリクス基板が有する画素電極層１３２と同様に形成することができる。ただし、選択的に形成する必要がないため、全面に形成すればよい。
【０１１３】
電極上に形成するリブとは、視野角を拡げることを目的として形成される、パターン形成された有機樹脂膜である。なお、特に必要のない場合には形成しなくてもよい。
【０１１４】
また、リブの形成前又は形成後にスペーサとしてポストスペーサ（柱状スペーサ）を形成しても良い。ポストスペーサとは、アクティブマトリクス基板と対向基板との間のギャップを一定に保つことを目的として、対向基板上に一定の間隔で形成する構造物をいう。ビーズスペーサ（球状スペーサ）を用いる場合には、ポストスペーサを形成しなくても良い。
【０１１５】
次に、配向膜をアクティブマトリクス基板及び対向基板に形成する。配向膜の形成は、例えば、ポリイミド樹脂等を有機溶剤に溶かし、これを印刷法又はスピンコーティング法等により塗布し、その後、これを乾燥して焼成することにより行う。形成される配向膜の膜厚は、一般に、約５０ｎｍ以上１００ｎｍ以下程度とする。配向膜には、液晶分子がある一定のプレチルト角を持って配向するようにラビング処理を施す。ラビング処理は、例えば、ベルベット等の毛足の長い布により配向膜を擦ることで行う。
【０１１６】
次に、アクティブマトリクス基板と、対向基板をシール材により貼り合わせる。対向基板にポストスペーサが設けられていない場合には、ビーズスペーサを所望の領域に分散させて貼り合わせるとよい。
【０１１７】
次に、貼り合わせられたアクティブマトリクス基板と、対向基板との間に、液晶材料を注入する。液晶材料を注入した後、注入口は紫外線硬化樹脂等で封止する。または、液晶材料を滴下した後に、アクティブマトリクス基板と対向基板とを貼り合わせても良い。
【０１１８】
次に、アクティブマトリクス基板と対向基板とを貼り合わせた液晶セルの両面に偏光板を貼り付けてセル工程が完了する。
【０１１９】
次に、モジュール工程として、端子部の入力端子（図２４において、ゲート電極層１１６の露出された領域）にＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）を接続する。ＦＰＣはポリイミド等の有機樹脂フィルム上に導電膜により配線が形成されており、異方性導電性ペースト（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ。以下、ＡＣＰという）を介して入力端子と接続される。ＡＣＰは接着剤として機能するペーストと、金等がメッキされた数十〜数百μｍ径の導電性表面を有する粒子により構成される。ペースト中に混入された粒子が、入力端子上の導電層と、ＦＰＣに形成された配線に接続された端子上の導電層に接触することで、電気的な接続を実現する。なお、ＦＰＣの接続後にアクティブマトリクス基板と対向基板に偏光板を貼り付けてもよい。以上により、液晶表示装置を製造することができる。
【０１２０】
開示する発明の一態様により、液晶表示装置の製造工程数を大幅に削減することができる。一枚のフォトマスク（多階調マスク）を用いて薄膜トランジスタを作製することができるためである。また、カラーフィルタを平坦性向上のために用いることで、別途絶縁膜等を形成する必要がなくなるため、工程数の削減につながる。また、薄膜トランジスタに起因する凹凸を低減することで画素電極の平坦性が向上し、液晶の配向乱れを抑制することができる。
【０１２１】
開示する発明の一態様では、裏面露光、レジストリフロー、リフトオフなどの複雑な方法を用いることなく薄膜トランジスタの作製工程数を大幅に削減することができる。そのため、複雑な工程を用いることなく、液晶表示装置の製造工程数を大幅に削減することができる。
【０１２２】
また、薄膜トランジスタの電気的特性を維持しつつ、液晶表示装置の製造工程を大幅に削減することができる。また、製造コストを大幅に削減することができる。
（実施の形態２）
【０１２３】
本実施の形態では、開示する発明の一態様に係る薄膜トランジスタの作製方法及び表示装置の製造方法であって、実施の形態１とは異なるものについて説明する。具体的には、多階調マスクを用いることなく、実施の形態１と同様の薄膜トランジスタを作製する方法について図２６乃至図３０を参照して説明する。
【０１２４】
なお、図２６は実施の形態１における図１及び図２に対応するものである。図２７は実施の形態１における図１０及び図１１に対応するものである。図２８、図２９及び図３０は実施の形態１における図１６、図１７及び図１８に対応するものである。また、図２８乃至図３０に示すＡ−Ａ’における断面図が図２６に相当し、図２８乃至図３０に示すＤ−Ｄ’断面図が図２７に相当する。
【０１２５】
まず、実施の形態１と同様に、基板１００上に第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０を形成する。これらに用いることのできる材料及びこれらの形成に適用することのできる方法は実施の形態１と同様である。
【０１２６】
次に、第２の導電膜１１０上に第１のレジストマスク１７０を形成する（図２６（Ａ）及び図２７（Ａ）を参照）。第１のレジストマスク１７０は、実施の形態１における第１のレジストマスク１１２とは異なるものであり、凸部が設けられておらず、全面が概略同一の厚さとなるように形成されている。すなわち、第１のレジストマスク１７０は多階調マスクを用いることなく形成される。
【０１２７】
次に、第１のレジストマスク１７０を用いて第１のエッチングを行う。すなわち、第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングによりパターニングし、第１の導電膜１０２上に薄膜積層体１１４を形成する（図２８を参照）。
【０１２８】
次に、実施の形態１と同様に第２のエッチングを行うことで、ゲート電極層１１６を形成する（図２６（Ｃ）、図２７（Ｃ）及び図２９を参照）。
【０１２９】
ここで、第２のエッチングの条件は、実施の形態１における第２のエッチングと同様である。そして、第２のエッチングの後、第１のレジストマスク１７０を除去する。
【０１３０】
次に、薄膜積層体１１４上に第２のレジストマスク１７１を形成し、第２のレジストマスク１７１を用いてソース電極及びドレイン電極層１２０を形成する。エッチング条件等は、実施の形態１と同様である。また、その後の工程は実施の形態１と同様である。
【０１３１】
以上、本実施の形態にて説明したように、多階調マスクを用いることなく薄膜トランジスタを作製することができる。また、液晶表示装置を製造することができる。ただし、使用するマスク数は、実施の形態１と比較すると一枚増加することになる。
【０１３２】
なお、本実施の形態に係る薄膜トランジスタの作製方法及び液晶表示装置の製造方法は、上記説明した点を除き、実施の形態１と同様である。そのため、実施の形態１に係る薄膜トランジスタの作製方法及び表示装置の製造方法と同様の効果を有することは勿論であるが、使用するマスクの数は一枚増加する。すなわち、本実施の形態によれば、二枚のフォトマスクを用いて薄膜トランジスタを作製することができる。従って、従来の方法と比較して用いるフォトマスクの枚数が低減され、薄膜トランジスタの作製工程数を削減することができる。また、液晶表示装置の製造工程数を削減することができる。更には、高い歩留まりで製造することができ、コストを低く抑えることも可能である。
【０１３３】
なお、本実施の形態の作製方法を適用して作製した薄膜トランジスタも、ゲート電極層上にゲート絶縁膜を有し、前記ゲート絶縁膜上に半導体層を有し、前記半導体層上にソース領域及びドレイン領域を有し、前記ソース領域及びドレイン領域上にソース電極及びドレイン電極を有し、前記ゲート電極層の側面に接して空洞を有する構造となる。ゲート電極層の側面に接して空洞を有するように形成することで、ゲート電極層端部におけるリーク電流の小さい薄膜トランジスタを作製することができる。
（実施の形態３）
【０１３４】
本実施の形態では、開示する発明の一態様に係る薄膜トランジスタの作製方法及び液晶表示装置の製造方法であって、実施の形態１及び実施の形態２とは異なるものについて説明する。具体的には、実施の形態１及び実施の形態２にて説明した第１のエッチングにより、第１の導電膜１０２をエッチングする態様について図３１乃至図３６を参照して説明する。
【０１３５】
なお、図３１は実施の形態１における図１に対応するものである。図３２は実施の形態１における図４に対応するものである。図３３は実施の形態１における図７に対応するものである。図３４は実施の形態１における図１０に対応するものである。図３５は実施の形態１における図１３に対応するものである。図３６は実施の形態１における図１６に対応するものである。
【０１３６】
まず、実施の形態１と同様に、基板１００上に第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０を形成する。これらに用いることのできる材料及びこれらの形成に適用することのできる方法は実施の形態１と同様である。
【０１３７】
次に、第２の導電膜１１０上に第１のレジストマスク１１２を形成する（図３１（Ａ）、図３２（Ａ）、図３３（Ａ）、図３４（Ａ）、図３５（Ａ）を参照）。第１のレジストマスク１１２の特徴は、実施の形態１と同様である。
【０１３８】
次に、第１のレジストマスク１１２を用いて第１のエッチングを行う。すなわち、第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングによりパターニングし、薄膜積層体１１４及びエッチングされた第１の導電膜１１５を形成する（図３１（Ｂ）、図３２（Ｂ）、図３３（Ｂ）、図３４（Ｂ）、図３５（Ｂ）、図３６を参照）。
【０１３９】
上記のように、本実施の形態では、第１のエッチングにより第１の導電膜１０２を加工し、エッチングされた第１の導電膜１１５を形成することが実施の形態１と異なる点である。
【０１４０】
次に、第２のエッチングにより、エッチングされた第１の導電膜１１５を加工してゲート電極層１１６を形成する（図３１（Ｃ）、図３２（Ｃ）、図３３（Ｃ）、図３４（Ｃ）、図３５（Ｃ）を参照）。
【０１４１】
ここで、第２のエッチングの条件等は、実施の形態１における第２のエッチングと同様である。ただし、以下の点が異なる。
【０１４２】
実施の形態１では、第２のエッチングのみによって第１の導電膜１０２の除去すべき領域を完全に除去する必要がある。ここで、第１の導電膜１０２の除去すべき領域とは、ゲート電極層１１６を形成する領域以外の領域をいう。
【０１４３】
ここで、薄膜積層体１１４の側面とゲート電極層１１６の側面との間隔ｄ１は、第１の導電膜１０２の厚さに依存する。第２のエッチングは、サイドエッチングを伴うエッチングであり、概略等方的なエッチング（所謂、化学的なエッチング）である。そのため、実施の形態１に示す方法では、前記間隔ｄ１を第１の導電膜１０２の厚さより小さくする場合に第１の導電膜１０２の除去すべき領域を完全に除去することは困難である。
【０１４４】
一方、上述のように、第１のエッチングにより第１の導電膜１０２を加工してエッチングされた第１の導電膜１１５を形成し、第２のエッチングによりゲート電極層１１６を形成することで、前記間隔ｄ１を第１の導電膜１０２の厚さより小さくすることが可能である。つまり、前記間隔ｄ１を第１の導電膜１０２の厚さに対して独立に設計することができるため、レイアウト設計の自由度が向上する。
【０１４５】
なお、第２のエッチング後の工程は、実施の形態１と同様である。すなわち、実施の形態１と本実施の形態にて説明した方法とを組み合わせて薄膜トランジスタを作製することができる。具体的には、サイドエッチングを利用してゲート電極層を形成し、更には多階調マスクを用いてソース電極及びドレイン電極層を形成することで、一枚のフォトマスクにより薄膜トランジスタが作製される。
【０１４６】
以上、本実施の形態において説明したように、第１のエッチングにより第１の導電膜１０２を加工することで、薄膜積層体１１４の側面とゲート電極層１１６の側面との間隔ｄ１は第１の導電膜１０２の厚さに対して独立に設計することができ、レイアウト設計の自由度が向上する。
【０１４７】
なお、本実施の形態に係る薄膜トランジスタの作製方法及び液晶表示装置の製造方法は、上述した点を除き、実施の形態１と同様である。そのため、実施の形態１に係る薄膜トランジスタの作製方法及び液晶表示装置の製造方法と同様の効果を有することは勿論である。
【０１４８】
なお、実施の形態２と本実施の形態を組み合わせても良い。
（実施の形態４）
【０１４９】
本実施の形態では、開示する発明の一態様に係る薄膜トランジスタの作製方法及び液晶表示装置の製造方法であって、カラーフィルタ層の作製方法に特徴を有するものについて説明する。具体的には、実施の形態１乃至実施の形態３などで説明したカラーフィルタ層の作製工程において、印刷法やインクジェット法などを用いて選択的にカラーフィルタを形成する態様について、図３７及び図３８を参照して説明する。
【０１５０】
なお、図３７（Ａ）は図３（Ｇ）に対応するものであり、図３７（Ｂ）は図６（Ｇ）に対応するものであり、図３７（Ｃ）は図９（Ｇ）に対応するものである。また、図３８（Ａ）は図１２（Ｇ）に対応するものであり、図３８（Ｂ）は図１５（Ｇ）に対応するものである。
【０１５１】
まず、実施の形態１と同様に、所望の形状の薄膜積層体１１４及びゲート電極層１１６を形成し、第２のレジストマスク１１８を除去する（図２（Ｆ）、図５（Ｆ）、図８（Ｆ）、図１１（Ｆ）、図１４（Ｆ）を参照）。
【０１５２】
そして上記により形成した薄膜トランジスタを覆って第２の絶縁膜を形成する。ここでは、保護膜１２６を第２の絶縁膜として用いるが、このような単層構造に限らず、２層以上の積層構造を用いても良い。その後、第２の絶縁膜上にカラーフィルタ層１２８を形成する（図３７（Ａ）、図３７（Ｂ）、図３７（Ｃ）、図３８（Ａ）、図３８（Ｂ）を参照）。
【０１５３】
既に述べたように、本実施の形態においては印刷法やインクジェット法を用いてカラーフィルタ層１２８を形成する。ここで、開示する発明の一態様に係る薄膜積層体１１４は、第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０の積層構造となっている。このため、従来の作製方法を用いる場合と比較して、ソース配線やゲート配線となる薄膜積層体１１４の厚みが大きくなる。これを利用することで、カラーフィルタ層１２８の作り分けが容易になる。
【０１５４】
例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色のカラーフィルタ層１２８がソース配線に平行な方向に伸びるように形成する場合、ソース配線に挟まれた領域（以下、ソース配線間領域と呼ぶ）に、ある色のカラーフィルタ層１２８を形成し、隣接するソース配線間領域には別の色のカラーフィルタ層１２８を形成することができる。印刷法やインクジェット法は、液滴を滴下することにより形成する方法であるが、薄膜積層体１１４によるソース配線の存在により、液滴の不要な広がりを防止してカラーフィルタ層１２８の作り込み精度を向上させることができる。
【０１５５】
なお、カラーフィルタ層１２８は、薄膜積層体１１４などに起因する表面凹凸低減の効果を有する。この効果を有効に活用するため、本実施の形態においては、後に画素電極層１３２が形成される領域以外の領域にもカラーフィルタ層１２８を形成する構成とした。しかしながら、表面凹凸低減の効果を重視しないのであれば、画素電極層１３２が形成される直下の領域にのみカラーフィルタ層１２８を形成する構成としても良い。
【０１５６】
また、カラーフィルタ層を形成した後、画素電極層の形成前にオーバーコート層を形成しても良い。オーバーコート層を形成することで画素電極の被形成面の平坦性を一層向上させることが可能である。また、カラーフィルタ層に含まれる材料の一部が液晶材料中に侵入することを防ぐこともできる。オーバーコート層としては、アクリル樹脂又はエポキシ樹脂をベースとした熱硬化性材料を用いるとよい。
【０１５７】
上述のように、薄膜積層体１１４による凹凸を利用してカラーフィルタ層１２８を作り分けることにより、カラーフィルタ層１２８の塗り分け精度が向上する。また、画素電極の被形成面の凹凸を低減させることができるため、一の工程で、カラーフィルタ層を形成し、且つ、平坦性の向上を図ることができる。画素電極の平坦性を向上させることにより、液晶の配向乱れを防止し、表示画質が向上する。また、カラーフィルタ層１２８を形成するためのパターニングなどの工程が不要であるため、より一層の工程数低減につながる。
【０１５８】
以降の工程については、実施の形態１乃至実施の形態３などに示した方法と同様であるため、ここでは省略する。本実施の形態は、実施の形態１乃至実施の形態３と適宜組み合わせて用いることができる。
（実施の形態５）
【０１５９】
本実施の形態は、実施の形態１乃至実施の形態４において説明した方法を用いて製造した液晶表示装置を表示部として組み込んだ電子機器について、図３９乃至図４１を参照して説明する。このような電子機器としては、例えば、ビデオカメラやデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、プロジェクタ、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）が挙げられる。
【０１６０】
図３９（Ａ）にテレビジョン装置を示す。開示する発明の一態様を適用して製造した液晶表示装置を筐体に組み込むことで、図３９（Ａ）に示すテレビジョン装置を完成させることができる。実施の形態１乃至実施の形態３にて説明した製造方法を適用した液晶表示装置により主画面２２３が形成され、その他付属設備としてスピーカ部２２９、操作スイッチ等が備えられている。
【０１６１】
図３９（Ａ）に示すように、筐体２２１に実施の形態１乃至実施の形態３にて説明した製造方法を適用した液晶表示装置２２２が組み込まれ、受信機２２５により一般のテレビ放送の受信をはじめ、モデム２２４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。
【０１６２】
テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は筐体とは別個のリモコン操作機２２６により行うことが可能であり、このリモコン操作機２２６にも、出力する情報を表示する表示部２２７が設けられていても良い。
【０１６３】
また、テレビジョン装置にも、主画面２２３の他にサブ画面２２８を設け、チャネルや音量などを表示する構成が付加されていても良い。
【０１６４】
図４０は、テレビジョン装置の主要な構成を示すブロック図を示している。表示領域は、画素部２５１が形成されている。信号線駆動回路２５２と走査線駆動回路２５３はＣＯＧ方式により実装されていても良い。
【０１６５】
外部回路の構成として、映像信号の入力側では、チューナ２５４で受信した信号のうち、映像信号を増幅する映像信号増幅回路２５５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路２５６と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路２５７等を有している。コントロール回路２５７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路２５８を設け、入力デジタル信号を整数個に分割して供給する構成としても良い。
【０１６６】
チューナ２５４で受信した信号のうち、音声信号は、音声信号増幅回路２５９に送られ、その出力は音声信号処理回路２６０を経てスピーカ２６３に供給される。制御回路２６１は受信局（受信周波数）、音量の制御情報を入力部２６２から受け、チューナ２５４及び音声信号処理回路２６０に信号を送出する。
【０１６７】
主画面２２３、サブ画面２２８に、実施の形態１乃至実施の形態３で説明した製造方法を適用した液晶表示装置を用いることで、テレビジョン装置の生産性を高めることができる。
【０１６８】
なお、上記の構成はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめとして、駅や空港などにおける情報表示盤、街頭における広告表示盤などの大面積の表示媒体にも適用することができる。開示する発明の一態様を用いることにより、これらの表示媒体の生産性を向上させることができる。
【０１６９】
図３９（Ｂ）に示す携帯型のコンピュータは、本体２３１及び表示部２３２等を有する。表示部２３２に、実施の形態１乃至実施の形態３で示した方法による液晶表示装置を用いることで、コンピュータの生産性を高めることができる。
【０１７０】
図４１は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器３００の構成の一例である。ここで、図４１（Ａ）は正面図、図４１（Ｂ）は背面図、図４１（Ｃ）は展開図である。携帯電子機器３００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。
【０１７１】
携帯電子機器３００は、筐体３０１及び筐体３０２で構成されている。筐体３０１は、表示部３１１、スピーカ３１２、マイクロフォン３１３、操作キー３１４、ポインティングデバイス３１５、カメラ用レンズ３１６、外部接続端子３１７等を備え、筐体３０２は、キーボード３２１、外部メモリスロット３２２、カメラ用レンズ３２３、ライト３２４、イヤフォン端子３２５等を備えている。また、アンテナは筐体３０１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１７２】
表示部３１１には、開示する発明の一態様に係る半導体装置が組み込まれている。なお、表示部３１１に表示される映像（及びその表示方向）は、携帯電子機器３００の使用形態に応じて様々に変化する。また、表示部３１１と同一面にカメラ用レンズ３１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカ３１２及びマイクロフォン３１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ３２３（及び、ライト３２４）を用いて静止画及び動画の撮影を行う場合には、表示部３１１はファインダーとして用いられることになる。操作キー３１４は、電話の発信や着信、電子メール等の情報入力、画面のスクロール、カーソル移動等に用いられる。
【０１７３】
重なり合った筐体３０１と筐体３０２（図４１（Ａ））は、スライドし、図４１（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード３２１、ポインティングデバイス３１５を用いた円滑な操作が可能である。外部接続端子３１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット３２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。
【０１７４】
本実施の形態にて説明した各種電子機器は、実施の形態１乃至実施の形態３にて説明した液晶表示装置の製造方法を適用して作製することができるため、これら電子機器の生産性を向上させることができる。
【０１７５】
従って、開示する発明の一態様を適用することで、これらの電子機器の製造コストを大幅に削減することができる。
【符号の説明】
【０１７６】
１００    基板
１０２    導電膜
１０４    絶縁膜
１０６    半導体膜
１０８    不純物半導体膜
１１０    導電膜
１１２    レジストマスク
１１４    薄膜積層体
１１５    導電膜
１１６    ゲート電極層
１１６Ａ    ゲート電極層
１１６Ｂ    ゲート電極層
１１６Ｃ    ゲート電極層
１１６Ｄ    ゲート電極層
１１８    レジストマスク
１２０    ドレイン電極層
１２０Ａ    ドレイン電極層
１２０Ｂ    ドレイン電極層
１２０Ｃ    ドレイン電極層
１２０Ｄ    ドレイン電極層
１２２    ドレイン領域
１２６    保護膜
１２８    カラーフィルタ層
１３０    開口部
１３１    開口部
１３２    画素電極層
１４０    グレートーンマスク
１４１    基板
１４２    遮光部
１４３    スリット部
１４５    ハーフトーンマスク
１４６    基板
１４７    半透光部
１４８    遮光部
１５１    角部
１６０Ａ    開口部
１６０Ｂ    開口部
１６１    開口部
１７０    レジストマスク
１７１    レジストマスク
２２１    筐体
２２２    液晶表示装置
２２３    主画面
２２４    モデム
２２５    受信機
２２６    リモコン操作機
２２７    表示部
２２８    サブ画面
２２９    スピーカ部
２３１    本体
２３２    表示部
２５１    画素部
２５２    信号線駆動回路
２５３    走査線駆動回路
２５４    チューナ
２５５    映像信号増幅回路
２５６    映像信号処理回路
２５７    コントロール回路
２５８    信号分割回路
２５９    音声信号増幅回路
２６０    音声信号処理回路
２６１    制御回路
２６２    入力部
２６３    スピーカ
３００    携帯電子機器
３０１    筐体
３０２    筐体
３１１    表示部
３１２    スピーカ
３１３    マイクロフォン
３１４    操作キー
３１５    ポインティングデバイス
３１６    カメラ用レンズ
３１７    外部接続端子
３２１    キーボード
３２２    外部メモリスロット
３２３    カメラ用レンズ
３２４    ライト
３２５    イヤフォン端子
【図１】
0005525166.tif 000002
【図２】
0005525166.tif 000003
【図３】
0005525166.tif 000004
【図４】
0005525166.tif 000005
【図５】
0005525166.tif 000006
【図６】
0005525166.tif 000007
【図７】
0005525166.tif 000008
【図８】
0005525166.tif 000009
【図９】
0005525166.tif 000010
【図１０】
0005525166.tif 000011
【図１１】
0005525166.tif 000012
【図１２】
0005525166.tif 000013
【図１３】
0005525166.tif 000014
【図１４】
0005525166.tif 000015
【図１５】
0005525166.tif 000016
【図１６】
0005525166.tif 000017
【図１７】
0005525166.tif 000018
【図１８】
0005525166.tif 000019
【図１９】
0005525166.tif 000020
【図２０】
0005525166.tif 000021
【図２１】
0005525166.tif 000022
【図２２】
0005525166.tif 000023
【図２３】
0005525166.tif 000024
【図２４】
0005525166.tif 000025
【図２５】
0005525166.tif 000026
【図２６】
0005525166.tif 000027
【図２７】
0005525166.tif 000028
【図２８】
0005525166.tif 000029
【図２９】
0005525166.tif 000030
【図３０】
0005525166.tif 000031
【図３１】
0005525166.tif 000032
【図３２】
0005525166.tif 000033
【図３３】
0005525166.tif 000034
【図３４】
0005525166.tif 000035
【図３５】
0005525166.tif 000036
【図３６】
0005525166.tif 000037
【図３７】
0005525166.tif 000038
【図３８】
0005525166.tif 000039
【図３９】
0005525166.tif 000040
【図４０】
0005525166.tif 000041
【図４１】
0005525166.tif 000042