(57)【特許請求の範囲】
【請求項１】
平行な表裏面および該表裏面に直交する四側面からなる矩形状の基板と、
該基板の表面における一側面近傍に設けられた第１表面電極と、
前記基板の表面における前記一側面に平行な側面近傍に設けられた第２表面電極と、
前記第１表面電極に対向する、前記基板の裏面に設けられた第１裏面電極と、
前記第２表面電極に対向する、前記基板の裏面に設けられた第２裏面電極と、
前記基板の表面に実装され、前記第１表面電極に接続する第１外部電極、および前記第２表面電極に接続する第２外部電極を有する直方体形状のチップ部品と、
前記四側面の何れか一つの側面、または二つの側面がなす角部に形成され、少なくとも一部が前記第１表面電極および前記第１裏面電極の間に位置し、前記表裏面の法線方向に沿って前記基板を貫通するよう形成された第１溝部と、
前記四側面の何れか一つの側面、または二つの側面がなす角部に形成され、少なくとも一部が前記第２表面電極および前記第２裏面電極の間に位置し、前記表裏面の法線方向に沿って前記基板を貫通するよう形成された第２溝部と、
前記第１溝部の内周面に形成され、前記第１表面電極および前記第１裏面電極を導通する第１接続導体と、
前記第２溝部の内周面に形成され、前記第２表面電極および前記第２裏面電極を導通する第２接続導体と、
を備え、
前記基板に実装された前記チップ部品側となる前記第１表面電極および前記第２表面電極には、前記基板の縁部全周または縁部の部分的に保護膜が形成されていて、
前記保護膜は、前記法線方向から視て前記第１溝部および前記第２溝部に接するように形成されている、
ことを特徴とするチップ部品構造体。
【請求項２】
前記第１溝部の少なくとも一部は、前記法線方向から見て、前記第１外部電極と重なり、
前記第２溝部の少なくとも一部は、前記法線方向から見て、前記第２外部電極と重なる、
ことを特徴とする請求項１に記載のチップ部品構造体。
【請求項３】
前記第１表面電極は、
平板状であって、少なくとも一側面が、前記第１溝部が形成された前記基板の側面と面一となるよう、前記基板の表面に設けられており、
前記第２表面電極は
平板状であって、少なくとも一側面が、前記第２溝部が形成された前記基板の側面と面一となるよう、前記基板の表面に設けられている
ことを特徴とする請求項２に記載のチップ部品構造体。
【請求項４】
前記第１表面電極および前記第２表面電極はそれぞれ、
三側面が前記基板の三側面と面一となって設けられている、
ことを特徴とする請求項３に記載のチップ部品構造体。
【請求項５】
前記チップ部品は、
複数のセラミック層と内部電極とが交互に積層され、対向する両端部に前記第１外部電極および前記第２外部電極が形成されたセラミック積層体、
を備える積層セラミックコンデンサであって、
前記積層セラミックコンデンサは、
前記基板の表面と前記内部電極が平行になるように実装されている、
ことを特徴とする請求項１から４の何れか一つに記載のチップ部品構造体。
【請求項６】
平行な表裏面および該表裏面に直交する四側面からなる基板の表面における一方向の両端部に形成された一対の表面電極と、チップ部品が有する一対の外部電極とを接続して、前記チップ部品を前記基板の表面に実装したチップ部品構造体の製造方法において、
前記基板の表面に所定の間隔で、前記表面電極となるべき第１および第２導電性パターンを形成し、
前記第１および第２導電性パターンに、前記基板の法線方向に沿って前記基板と共に貫通する貫通孔をそれぞれ形成し、
該貫通孔の内周面に導体を形成し、
前記第１および第２導電性パターンの表面であって、前記貫通孔を通過する直線上に、前記法線方向から視て前記貫通孔と接する保護膜を形成し、
形成した前記保護膜に沿って前記第１および第２導電性パターンおよび前記基板をカットする、
ことを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサと、該積層セラミックコンデンサを回路基板に実装する際に用いるインターポーザーとを備えたチップ部品構造体及び製造方法に関する。
【背景技術】
【０００２】
現在、チップ部品、特に小型の積層セラミックコンデンサは、携帯電話等の移動体端末機器に多く利用されている。積層セラミックコンデンサは、内部電極とセラミックとを交互に積層した矩形状の部品本体と、該部品本体の対向する両端に形成された外部電極とから構成される。
【０００３】
従来、一般的には、特許文献１に示すように、積層セラミックコンデンサは、移動体端末の回路基板の実装用ランドに外部電極を直接載置し、実装用ランドと外部電極とをはんだ等の接合剤で接合することで、回路基板に電気的物理的に接続されていた。
【０００４】
ところが、積層セラミックコンデンサは、当該積層セラミックコンデンサに印加される電圧の変化によって、機械的な歪みが生じることがある。当該歪みが発生すると、歪みは回路基板に伝達されて、回路基板が振動する。回路基板が振動すると、人の耳に聞こえる振動音が生じることがある。
【０００５】
これを解決する構成として、例えば、特許文献２には、実装用ランドに直接積層セラミックコンデンサを実装しないことが記載されている。特許文献２では、絶縁性基板からなるインターポーザーを用いている。インターポーザーを用いる場合、積層セラミックコンデンサをインターポーザーの上面電極に接合し、当該インターポーザーの下面電極を回路基板の実装用電極に接合している。上面電極と下面電極とは、インターポーザーを貫通するビアホールにより導通されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−５５７５２号公報
【特許文献２】特開２００４−１３４４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の特許文献２の構成では、インターポーザーにおける下面電極の配列方向と、上面電極の配列方向が交差する、すなわち積層セラミックコンデンサの外部電極の配列方向とインターポーザーの回路基板への実装電極の配列方向とが交差するという、特殊な構造を用いている。したがって、積層セラミックコンデンサを回路基板へ直接実装して振動音が発生した場合に、特許文献２のようにインターポーザーを用いたとき、ランドパターンの変更等を要することになる。このようなランドパターンの変更は、高密度実装が要求される現在の回路基板では困難であった。そこで、より容易に構造設計や実装が行えることが望まれている。
【０００８】
また、一般的に、インターポーザー等は、電極を形成した基板に積層セラミックコンデンサを実装し、カットすることで製造されるが、電極部分をカットすることでバリが発生し、その発生したバリがインターポーザーの実装時におけるはんだ付けの障害となり、実装時におけるインターポーザーと積層セラミックコンデンサとの接続信頼性が劣化するおそれがある。
【０００９】
したがって、本発明の目的は、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度を有するチップ部品構造体及び製造方法を実現することにある。
【課題を解決するための手段】
【００１０】
本発明に係るチップ部品構造体は、平行な表裏面および該表裏面に直交する四側面からなる矩形状の基板と、該基板の表面における一側面近傍に設けられた第１表面電極と、前記基板の表面における前記一側面に平行な側面近傍に設けられた第２表面電極と、前記第１表面電極に対向する、前記基板の裏面に設けられた第１裏面電極と、前記第２表面電極に対向する、前記基板の裏面に設けられた第２裏面電極と、前記基板の表面に実装され、前記第１表面電極に接続する第１外部電極、および前記第２表面電極に接続する第２外部電極を有する直方体形状のチップ部品と、前記基板の側部または角部に設けられ、前記第１表面電極および前記第１裏面電極を導通する第１接続導体と、前記基板の側部または角部に設けられ、前記第２表面電極および前記第２裏面電極を導通する第２接続導体と、を備え、前記基板に実装された前記チップ部品側となる前記第１表面電極および前記第２表面電極には、前記基板の縁部全周または縁部の部分的に保護膜が形成されている、ことを特徴とする。
【００１１】
この構成では、第１表面電極および第２表面電極の縁部に沿って保護膜（例えばレジスト膜）が形成されているため、製造工程で表面電極を形成するために導電性パターンをカットする工程で、カット部分にバリが発生することを防止できる。これにより、バリにより生ずるインターポーザー実装時のはんだ付けの障害やインターポーザーとチップ部品との接続信頼性の劣化などを抑制できる。
【００１２】
また、保護膜がインターポーザーに形成されているので、表面実装機を用いてチップ部品集合体を回路基板に実装する際、保護膜がチップ部品集合体の縁部を保護する役割も兼ねるため、チップ部品集合体が欠けたり、割れたりすることを抑制でき、チップ部品集合体を回路基板へ実装しやすくなる。
【００１３】
本発明に係るチップ部品構造体は、前記四側面の何れか一つの側面、または二つの側面がなす角部に形成され、少なくとも一部が前記第１表面電極および前記第１裏面電極の間に位置し、前記表裏面の法線方向に沿って形成された第１溝部と、前記四側面の何れか一つの側面、または二つの側面がなす角部に形成され、少なくとも一部が前記第２表面電極および前記第２裏面電極の間に位置し、前記表裏面の法線方向に沿って形成された第２溝部と、をさらに備え、前記第１接続導体は前記第１溝部の内周面に形成され、前記第２接続導体は前記第２溝部の内周面に形成されている、構成が好ましい。
【００１４】
この構成では、基板の側面または角部に溝部を形成していることで、例えば回路基板にチップ部品構造体を半田等の接合剤により実装する場合、接合剤が溝部に逃げる量が多くなり、接合剤が表面電極へぬれ上がる量を抑制できる。その結果、チップ部品が印加電圧の変化に起因して歪みが生じた場合に、接合剤がその歪みが生じた領域に付着し難くできる。また、表面電極の縁部に沿って保護膜が形成されているため、製造工程で表面電極を形成するために導電性パターンをカットする工程で、カット部分にバリが発生することを防止できる。これにより、バリにより生ずるインターポーザー実装時のはんだ付けの障害やインターポーザーとチップ部品との接続信頼性の劣化などを抑制できる。
【００１５】
本発明に係るチップ部品構造体において、前記第１表面電極は、平板状であって、少なくとも一側面が、前記第１溝部が形成された前記基板の側面と面一となるよう、前記基板の表面に設けられており、前記第２表面電極は平板状であって、少なくとも一側面が、前記第２溝部が形成された前記基板の側面と面一となるよう、前記基板の表面に設けられている構成でもよい。
【００１６】
この構成では、表面電極が、溝部が形成された基板の側面と面一となっている。これにより、小片化のチップ部品構造体の製造が可能となる。
【００１７】
本発明に係るチップ部品構造体において、前記第１表面電極および前記第２表面電極はそれぞれ、三側面が前記基板の三側面と面一となって設けられている構成でもよい。
【００１８】
この構成では、表面電極が、溝部が形成された基板の側面と、その側面に直交する基板の二側面との両方に面一となっている。これにより、より小片化のチップ部品構造体の製造が可能となる。
【００１９】
本発明に係るチップ部品構造体において、前記チップ部品は、複数のセラミック層と内部電極とが交互に積層され、対向する両端部に前記第１外部電極および前記第２外部電極が形成されたセラミック積層体、を備える積層セラミックコンデンサであって、前記積層セラミックコンデンサは、前記基板の表面と前記内部電極が平行になるように実装されている構成でもよい。
【００２０】
この構成では、積層セラミックコンデンサの実装する方向を規制することにより、印加電圧の変化による積層セラミックコンデンサの歪みが大きい領域に、はんだ等からなる接合剤が付着することを防止できる。また、平板状のインターポーザーを用いて、当該インターポーザー上に積層セラミックコンデンサを実装する構造であるので、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度および電気特性を実現できる。
【発明の効果】
【００２１】
この発明に示すチップ部品構造体を用いて積層セラミックコンデンサを回路基板へ実装すれば、実装時の接合剤による接合の障害、または、インターポーザーとチップ部品との接続信頼性の劣化などを抑制できる。また、構造が簡素で小型化が可能であり、回路基板への実装構造が容易となる。さらに、従来の一般的な実装構造と同等の実装強度および電気特性を確保することもできる。
【図面の簡単な説明】
【００２２】
【図１】実施形態に係るチップ部品構造体１０の外観斜視図および実装状態斜視図。
【図２】実施形態に係るチップ部品構造体１０の四面図。
【図３】実施形態に係るチップ部品構造体１０の実装状態を示す第１側面図および第２側面図。
【図４】チップ部品構造体の製造時における一の製造工程を説明するための模式図。
【図５】他の例のチップ部品構造体を示す上面視図。
【発明を実施するための形態】
【００２３】
本発明の実施形態に係るチップ部品構造体について、図を参照して説明する。図１（Ａ）は実施形態に係るチップ部品構造体１０の外観斜視図であり、図１（Ｂ）はチップ部品構造体１０の実装状態斜視図である。図２は実施形態に係るチップ部品構造体１０の四面図であり、図２（Ａ）は平面図、図２（Ｂ）は第１（長手面側）側面図、図２（Ｃ）は第２（短手面側）側面図、図２（Ｄ）は裏面図である。図３は実施形態に係るチップ部品構造体１０の実装状態を示す第１側面図および第２側面図である。
【００２４】
チップ部品構造体１０は、積層セラミックコンデンサ（チップ部品）２０とインターポーザー３０を備える。
【００２５】
積層セラミックコンデンサ２０は、平板状からなる複数の内部電極２００が、誘電体層を挟んで所定枚数積層された直方体状のセラミック積層体２１を備える。セラミック積層体２１の長手方向の両端には、それぞれ異なる内部電極２００に接続する第１外部電極２２１および第２外部電極２２２が形成されている。
【００２６】
第１外部電極２２１および第２外部電極２２２は、長手方向の両端面のみでなく、当該長手方向の両端面から短手方向（長手方向に直交する方向）の両端面および天面および底面にかけて広がるように形成されている。第１外部電極２２１および第２外部電極２２２には、耐腐食性や導電性を加味して所定の金属メッキが施されている。
【００２７】
このように形成される積層セラミックコンデンサ２０は、例えば、長さ（長手方向）×幅（短手方向）が、３．２ｍｍ×１．６ｍｍ、２．０ｍｍ×１．２５ｍｍ、１．６ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ、０．６ｍｍ×０．３ｍｍ等の寸法で形成されている。
【００２８】
インターポーザー３０は、基板３１を備える。基板３１は、例えば０．５ｍｍ程度〜１．０ｍｍ程度の厚みからなる絶縁性樹脂により形成されている。基板３１は、平板面である第１主面および第２主面に直交する方向（法線方向）から見て、積層セラミックコンデンサ２０と相似な略矩形状に形成されている。
【００２９】
基板３１は、法線方向から見て、長手方向および短手方向ともに、積層セラミックコンデンサ２０よりも大きく形成されている。例えば、積層セラミックコンデンサ２０の長さおよび幅に対して所定の割合ではみ出すような大きさや、積層セラミックコンデンサ２０の外周に対して所定長さはみ出す形状で形成されている。
【００３０】
以下の説明では、基板３１の短手方向に沿った側面を短手側面といい、長手方向に沿った側面を長手側面という。また、積層セラミックコンデンサ２０が実装される基板３１の表面を第１主面といい、第１主面に平行で、外部回路基板９０に実装される基板３１の裏面を第２主面という。
【００３１】
基板３１の短手側面には、短手方向の略中央位置に、凹部（溝部）３１０が、それぞれ形成されている。凹部３１０は、法線方向から見て、所定の径からなる円弧形状であって、基板３１の厚み方向に貫通している。この凹部３１０は、基板３１の第１主面および第２主面に形成される後述の電極と接している。
【００３２】
各凹部３１０は、積層セラミックコンデンサ２０の第１外部電極２２１および第２外部電極２２２の底面下に、円弧の中間部が入り込む形状で形成されている。言い換えれば、法線方向から見て、各凹部３１０は、円弧の中間部が積層セラミックコンデンサ２０と重なるように形成されている。また、他の表現で示せば、積層セラミックコンデンサ２０は、両端の第１外部電極２２１および第２外部電極２２２がそれぞれ凹部３１０の中間部に重なるように実装されている。
【００３３】
基板３１の第１主面には、第１表面電極３２１および第２表面電極３３１が形成されている。第１表面電極３２１および第２表面電極３３１は、長辺および短辺からなる長方形状の表裏面を有する平板状である。第１表面電極３２１および第２表面電極３３１の表面には積層セラミックコンデンサ２０が実装され、裏面が基板３１に接合している。第１表面電極３２１と第２表面電極３３１は、長辺側の一側面が、基板３１の短手側面と一致し、基板３１の長手方向に離間して設けられている。
【００３４】
基板３１の短手側面および長手側面に沿った第１表面電極３２１の表面の縁部分には、ライン状のレジスト膜（保護膜）３２１Ａが形成されている。同様に、基板３１の短手側面および長手側面に沿った第１表面電極３３１の表面の縁部分には、ライン状のレジスト膜３３１Ａが形成されている。第１表面電極３２１および第２表面電極３３１は、製造工程において、電解めっき法による電極表面処理が施された一つの電極パターンがカットされて形成されている。レジスト膜３２１Ａ，３３１Ａは、その製造工程において、電極パターンをカットする際にカット部分に発生するバリを防止している。
【００３５】
レジスト膜３２１Ａ，３３１Ａの厚みは適宜変更可能であるが、パターン上で１５μｍ以上あることが好ましい。また、バリ防止のためにレジスト膜３２１Ａ，３３１Ａを形成しているが、バリの発生を抑制できる樹脂膜であれば適宜変更可能である。
【００３６】
なお、第１表面電極３２１および第２表面電極３３１の形状は、積層セラミックコンデンサ２０の外部電極形状に応じて、適宜設定すればよい。このようにすれば、積層セラミックコンデンサ２０をインターポーザー３０に実装する際に、所謂セルフアライメントの効果を得ることができ、インターポーザー３０上の所望とする位置に積層セラミックコンデンサ２０を実装できる。そして、この効果により、外部回路基板９０からのはんだのぬれ上がり防止効果がより確実に得られる。
【００３７】
基板３１の第２主面には、第１裏面電極３２２および第２裏面電極３３２が形成されている。第１裏面電極３２２は、第１表面電極３２１に対向するように形成されている。第２裏面電極３３２は、第２表面電極３２２に対向するように形成されている。第１裏面電極３２２および第２裏面電極３３２は、短手方向に沿って両端の所定長さが非形成部となるような形状で形成されている。なお、第１裏面電極３２２および第２裏面電極３３２の形状は、当該チップ部品構造体１０が実装される外部回路基板９０の実装用ランド９０１の形状に応じて、適宜設定すればよい。
【００３８】
凹部３１０の内周面には接続導体３４３が形成されている。接続導体３４３によって、第１表面電極３２１と第１裏面電極３２２が導通し、第２表面電極３３１と第２裏面電極３３２が導通する。
【００３９】
このような構造のインターポーザー３０に対して、図１〜図３に示すように、積層セラミックコンデンサ２０を、内部電極２００の平板面が、インターポーザー３０の第１主面および第２主面と平行になるように実装する。
【００４０】
積層セラミックコンデンサ２０の第１外部電極２２１は、インターポーザー３０の第１表面電極３２１上に実装される。積層セラミックコンデンサ２０の第２外部電極２２２は、インターポーザー３０の第２表面電極３３１上に実装される。この際、第１外部電極２２１と第１表面電極３２１との接合、および、第２外部電極２２２と第２表面電極３３１との接合は、第１外部電極２２１と第２外部電極２２２の実装面側において、第１外部電極２２１と第２外部電極２２２の金属メッキ（例えば錫メッキ）の再溶融により、実現される。これにより、第１外部電極２２１と第１表面電極３２１との間に接合層４１が形成されて電気的、機械的に接続し、第２外部電極２２２と第２表面電極３３１との間に接合層４１が形成されて電気的、機械的に接続する。
【００４１】
なお、第１表面電極３２１および第２表面電極３３１に、外部電極同様の金属メッキを予め行っていれば、第１表面電極３２１および第２表面電極３３１の金属メッキも含めて接続される。また、積層セラミックコンデンサ２０とインターポーザー３０との接合は、第１、第２外部電極２２１，２２２の金属メッキやインターポーザー３０の金属メッキを用いず、接合剤（例えば、はんだ）によって行ってもよい。
【００４２】
このように形成されたチップ部品構造体１０は、図１（Ｂ）および図３に示すように、外部回路基板９０へ実装される。この際、第１裏面電極３２２および第２裏面電極３３２が、外部回路基板９０の各実装用ランド９０１に接続するように、実装される。第１裏面電極３２２および第２裏面電極３３２と各実装用ランド９０１との接続には、接合剤（例えば、はんだ）４００を用いる。
【００４３】
このような接合剤４００による接合では、少なくとも外部回路基板９０の実装用ランド９０１からインターポーザー３０の凹部３１０の接続導体３４３にかけてフィレットが形成されるように、接合を行う。このようにフィレットを形成することで、チップ部品構造体１０の実装時の浮きを防止したり、接合強度を確保できたり、接合状態不良を目視確認することができるため、非常に有効である。なお、接合剤４００は、はんだが好適であるが、はんだ以外でも適切なぬれ性を有し導電性を有する接合剤であれば、他の材料を用いてもよい。
【００４４】
このような接合剤４００による接合を行うと、供給される接合剤の量が多かった場合、凹部３１０の接続導体３４３でフィレットを形成する以上に、当該接続導体３４３を介してインターポーザー３０の上面側まで接合剤４００がぬれ上がってくることが考えられる。
【００４５】
しかしながら、本実施形態の構成では、インターポーザー３０の両端が、積層セラミックコンデンサ２０の両端から離間しているため、接合剤４００がインターポーザー３０の上面側までぬれ上がっても、第１、第２外部電極２２１、２２２まで到達しにくい。したがって、第１、第２外部電極２２１、２２２の主面（積層セラミックコンデンサ２０の長手方向の両端面）にまでぬれ上がる接合剤４００の量を抑制できる。
【００４６】
さらに、積層セラミックコンデンサ２０の底面側まで入り込む凹部３１０を備え、当該凹部３１０にのみ接続導体３４３が形成されているため、接合剤４００がインターポーザー３０の表面にぬれ上がる過程で、積層セラミックコンデンサ２０の底面を介することになり、第１、第２外部電極２２１、２２２の表面までぬれ上がる接合剤４００の量をさらに抑制することができる。
【００４７】
したがって、本実施形態の構成を用いれば、外部回路基板９０の実装用ランド９０１に積層セラミックコンデンサ２０を直接実装する程度の接合剤４００の量であれば、積層セラミックコンデンサ２０の第１、第２外部電極２２１、２２２の表面へのはんだのぬれ上がり量を抑制することができる。
【００４８】
以下に、上述のチップ部品構造体１０の製造方法について説明する。
【００４９】
図４はチップ部品構造体１０の製造時における一の製造工程を説明するための模式図である。Ａｇ等を含み、一方向に長い帯状の導電性パターン３００を絶縁性基板上に形成する。導電性パターン３００は、小片にカットされることで、完成品の第１表面電極３２１および第２表面電極３３１となる。
【００５０】
導電性パターン３００には、電解めっき法により形成された金属膜が形成される。その後、導電性パターン３００に、長手方向に沿って所定の間隔で円形状の貫通孔３１０Ａ（完成品おける凹部３１０）を形成する。また、形成した貫通孔３１０ＡにＣｕまたはＡｇを主成分とする導体ペーストを充填して、貫通孔３１０Ａの内壁に金属メッキ（完成品おける接続導体３４３）を形成する。
【００５１】
導電性パターン３００の中心線に沿ってグリーンレジストＲを塗布する。また、導電性パターン３００に形成した貫通孔３１０Ａの間にも、幅方向に沿ってグリーンレジストＲを塗布する。次に、第１外部電極２２１および第２外部電極２２２を導電性パターン３００（第１表面電極３２１および第２表面電極３３１）に接続して、図中の点線で示すように、積層セラミックコンデンサ２０を実装する。そして、塗布したグリーンレジストＲに沿ってカットして、チップ部品構造体１０を切り出す。
【００５２】
このカット時において、導電性パターン３００のカット部分にバリが発生するが、グリーンレジストＲが塗布されていることで、バリの発生を防止している。これにより、完成品のチップ部品構造体１０には、第１表面電極３２１および第２表面電極３３１にバリが存在せず、インターポーザーとチップ部品との接続信頼性を劣化させ、または、接合剤４００による接合強度を低下させるおそれを抑制できる。
【００５３】
なお、チップ部品構造体１０の具体的構成および製造方法などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。
【００５４】
例えば、凹部またはレジスト膜を形成する位置は適宜変更可能である。図５は、他の例のチップ部品構造体１０を示す上面視図である。図５は、図２（Ａ）に相当する図であるが、説明の都合上、積層セラミックコンデンサ２０は省略している。
【００５５】
図５（Ａ）に示すように、凹部３１０は、基板３１の各側面がなす四つの角部に形成されている。凹部３１０の内周面には接続導体３４３が形成されている。レジスト膜３２１Ｃは、基板３１の短手側面および長手側面に沿った縁部分に形成されている。図５（Ａ）に示すように凹部３１０を形成する場合であっても、レジスト膜３２１Ｃを形成することで、第１表面電極３２１および第２表面電極３３１の凹部３１０に発生するバリを防止している。
【００５６】
また、図５（Ｂ）に示すように、四つの凹部３１０は、基板３１の長手方向に沿った側面側に形成されている。四つの凹部３１０は、法線方向から見て、中線Ｌ１，Ｌ２それぞれを中心として線対称となる位置にそれぞれ形成されている。また、第１表面電極３２１および第２表面電極３３１はそれぞれ、各凹部３１０を囲むように一対の導電パターンにより形成されている。レジスト膜３２１Ｄは、基板３１の長手側面に沿った縁部分に形成されている。図５（Ｂ）に示すように凹部３１０を形成する場合であっても、レジスト膜３２１Ｄを形成することで、接続導体３４３、第１表面電極３２１および第２表面電極３３１部分に発生するバリを防止している。
【００５７】
また、図２（Ａ）に示すレジスト膜３２１Ａは、例えば、凹部３１０を含む基板３１の短手側面に沿った一部にのみ形成されていてもよい。また、接続導体３４３は、基板３１に形成された凹部３１０の側壁面に形成されているとしているが、凹部３１０を設けず、基板３１の側面に形成されていてもよい。
【符号の説明】
【００５８】
１０：チップ部品構造体、２０：積層セラミックコンデンサ、２１：セラミック積層体、２００：内部電極、２２１：第１外部電極、２２２：第２外部電極、３０：インターポーザー、３１：基板：凹部、３２１：第１表面電極、３３１：第２表面電極、３２２：第１裏面電極、３３２：第２裏面電極、３４３：接続導体、９０：外部回路基板、９０１：実装用ランド、４００：接合剤、４１：接合層
【図１】
0005472230.tif 000002
【図２】
0005472230.tif 000003
【図３】
0005472230.tif 000004
【図４】
0005472230.tif 000005
【図５】
0005472230.tif 000006