(57)【特許請求の範囲】
【請求項１】
Ｎ端子送電線の各端子に設けられ、自端子の送電線からアナログ交流電気量を取込み、相手端で取込んだアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える保護処理部と、自端子のアナログ交流電気量を送信し、相手端子で検出したアナログ交流電気量を受信する為にサイクリックにデータ送受信を行う第１の通信部を備えた伝送路を利用する保護継電装置において、
前記保護処理部は、自端子のアナログ交流電気量をサンプリング入力する手段と、サンプリングのタイミングを決定するタイミング制御手段と、自端子と相手端のアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える演算部と、パケット通信を行う第２の通信部とを備えてＮ端子送電線の各端子間において第１の通信部を使用するサイクリックデータ送受信を実行し、
前記Ｎ端子送電線にＮ＋１番目の端子が追加設置されたとき、当該端子には
自端子のアナログ交流電気量をサンプリング入力する手段と、サンプリングのタイミングを決定するタイミング制御手段と、自端子と相手端のアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える演算部と、パケット通信を行うＬＡＮ通信手段とを備えた保護処理部を設けて端子追加前のＮ端子送電線の各端子間において第１の通信部を使用するサイクリックデータ送受信を実行するとともに、
端子追加前のＮ端子送電線の各端子を構成する任意の端子の前記保護処理部の第２の通信部と、追加端子の前記保護処理部のＬＡＮ通信手段との間でパケット通信を実行することを特徴とする伝送路を利用する保護継電装置。
【請求項２】
請求項１記載の伝送路を利用する保護継電装置において、
端子追加後の各端子のサンプリング同期は、主局のマスタクロックに基き同期合せを実行するとともに、サイクリックにデータ送受信を行う第１の通信部及び増設したパケット通信を行う第２の通信部共に、それぞれサンプリング同期するようにしたことを特徴とする伝送路を利用する保護継電装置。
【請求項３】
請求項１、または請求項２記載の伝送路を利用する保護継電装置において、
前記保護処理部の演算部は、第１の通信部及び第２の通信部で使用する送受信信号の記憶領域を備えており、常に同じ領域に書き込まれた送受信データを用いて保護演算することを特徴とする伝送路を利用する保護継電装置。
【請求項４】
Ｎ端子送電線の各端子に設けられ、自端子の送電線からアナログ交流電気量を取込むとともに、相手端で取込んだアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える保護処理部と、自端子のアナログ交流電気量を送信し、相手端子で検出したアナログ交流電気量を受信する為の伝送制御部と、サイクリックにデータ送受信を行う通信部とを備えた伝送路を利用する保護継電装置において、
前記保護処理部は、自端子のアナログ交流電気量をサンプリング入力する手段と、サンプリングのタイミングを決定するタイミング制御手段と、自端子と相手端のアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える演算部と、パケット通信を行うＬＡＮ通信手段とを備え、
前記伝送制御部は、自端子のアナログ交流電気量を送信する送信部と相手端子で検出したアナログ交流電気量を受信して前記保護処理部の演算部に供する為の受信部と、該受信部で受信した信号からサンプリング同期制御信号を得て前記保護処理部のタイミング制御手段に与えるサンプリング同期制御手段とを備え、
前記タイミング制御手段の一つは、自己のタイミングでサンプリングを実行する主局となり、他の端子のタイミング制御手段は受信信号から得たサンプリング同期制御信号を用いてサンプリングを実行する従局となり、
前記Ｎ端子送電線にＮ＋１番目の端子が追加設置されたとき、当該端子には
自端子のアナログ交流電気量をサンプリング入力する手段と、サンプリングのタイミングを決定するタイミング制御手段と、自端子と相手端のアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える演算部と、パケット通信を行うＬＡＮ通信手段とを備えた保護処理部を設け、
任意の端子の前記保護処理部のＬＡＮ通信手段と追加端子の前記保護処理部のＬＡＮ通信手段との間でパケット通信を行うと共に、追加端子の前記保護処理部においては、ＬＡＮ通信手段で受信した信号からサンプリング同期制御信号を得て前記タイミング制御手段に与えるように構成する
ことを特徴とする伝送路を利用する保護継電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送路を利用する保護継電装置に係り、特に送電線の端子追加に伴う伝送路追加に好適な伝送路を利用する保護継電装置に関する。
【背景技術】
【０００２】
伝送路を利用する保護継電装置には種々のものがあるが、伝送路を介して電流データを送受し、保護区間内の系統故障を検出して事故除去を行う電流差動原理の保護継電装置が広く使用されている。また、この具体事例として、例えば、特許文献１、または非特許文献１に記載のＰＣＭ電流差動保護継電装置が知られている。この場合の伝送方式としては、例えば５４ｋｂｐｓ、または１．５Ｍｂｐｓの伝送速度で、データを所定の周期でサイクリックに伝送する方式が全国大で統一的に採用され、ＰＣＭ電流差動保護継電装置の主流の構成として適用されている。
【０００３】
この伝送方式は、電力用通信として専用のネットワーク上で構成することが前提であり、専用の信号多重化装置（ＭＵＸ）などの通信機器を用いてシステム構成されている。
【０００４】
当然のことながら、電力用の通信インフラであるネットワークや通信機器は電力専用であり、特殊仕様として導入され、高信頼度に、かつ、可用性を高めることにより電力安定供給に寄与している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特願２００５−２５１１００号公報
【非特許文献】
【０００６】
【非特許文献１】電気協同研究  第５０巻第１号  第二世代ディジタルリレー
【発明の概要】
【発明が解決しようとする課題】
【０００７】
このように、従来の、伝送路を利用する保護継電装置は、電力専用通信ネットワークを用いて構成されている。
【０００８】
然しながら、他方において、現状の社会通信インフラを構成するネットワークは、より高速化、より大容量化およびドラスティックなコストダウンの要求に対応している等、大きく進展している。この中で、近い将来、電力専用通信ネットワーク通信インフラと、社会通信インフラとの技術的なギャップが益々広がっていくことが予想される。
【０００９】
また係る進展に合せて、通信インフラ機器も、電力専用通信ネットワークに整合できるものが限られてくることが容易に予想される。この場合に、伝送路を利用する保護継電装置で使用されている通信インフラや通信機器が、将来的にも安定して供給できるのであれば、運用上の問題は小さい。然しながら、実際問題としては将来的な安定供給は望めないと思われる。
【００１０】
例えば、現在の伝送路を利用する保護継電装置で使用している通信インフラとしては、ＰＤＨ（Ｐｌｅｓｉｏｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ：従来の同期デジタルハイアラーキー）、あるいはＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ：同期デジタルハイアラーキー）網等があるが、今後は、ＩＰ（Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ：インターネットやＬＡＮなど）網を通信媒体として適用して行くことが主流となり、このＩＰ技術が電力用通信に採用されることは確実視されるところである。
【００１１】
このネットワーク技術の進展に合せ、通信機器側は、今後の主流技術への進展にむけた製品展開が主となり、この方向性は今後、大きく加速することが十分予想される。
【００１２】
しかも、将来的に通信機器メーカが既存の電力用通信ネットワークに対応する機器を作りつづける可能性（保証）はあるとも限らず、また、仮に継続的に供給されていくとしても、生産量が主流品に比べ極めて少ないため、製品コストも汎用品と比べ格段の相違が出てくるものと考えられる。
【００１３】
また、運用面においても、メンテナンスを含め、システム運用のコストアップが懸念される。
【００１４】
このことから、将来的には保護用の通信インフラには、汎用技術であるイーサネット(登録商標)通信技術をベースにした通信インフラが整備されることが十分予想されることから、この汎用通信インタフェースに容易に対応させることが課題となる。
【００１５】
また、システム運用を切れ目なくシームレスに切替えることもニーズとしては高くなることが予想され、これも、信頼度を現状維持しながら対応しなければならないことは、言うまでもないことである。
【００１６】
以上の課題は、主に通信インフラに関する今後の動向が伝送路を利用する保護継電装置に与える問題点を提起したものであるが、他方において保護継電装置により保護される送電線、電力系統側の今後の動向も考慮する必要がある。
【００１７】
電力系統側としては、その多様化に伴い、送電線の多端子化が進むと考えられ、この場合に伝送路を利用する保護継電装置としては、送電線の端子追加にともない、伝送路の追加に対応していく必要がある。
【００１８】
以上のことから本発明においては、通信インフラの進展に対応し、かつ系統の端子追加に応じた伝送路の追加が容易に行え、保護システム構成を拡充することができる伝送路を利用する保護継電装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明は、上記した課題を解決するものであり、Ｎ端子送電線の各端子に設けられ、自端子の送電線からアナログ交流電気量を取込み、相手端で取込んだアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える保護処理部と、自端子のアナログ交流電気量を送信し、相手端子で検出したアナログ交流電気量を受信する為にサイクリックにデータ送受信を行う第１の通信部を備えた伝送路を利用する保護継電装置において、
保護処理部は、自端子のアナログ交流電気量をサンプリング入力する手段と、サンプリングのタイミングを決定するタイミング制御手段と、自端子と相手端のアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える演算部と、パケット通信を行う第２の通信部とを備えてＮ端子送電線の各端子間において第１の通信部を使用するサイクリックデータ送受信を実行し、
Ｎ端子送電線にＮ＋１番目の端子が追加設置されたとき、当該端子には
自端子のアナログ交流電気量をサンプリング入力する手段と、サンプリングのタイミングを決定するタイミング制御手段と、自端子と相手端のアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える演算部と、パケット通信を行うＬＡＮ通信手段とを備えた保護処理部を設けて端子追加前のＮ端子送電線の各端子間において第１の通信部を使用するサイクリックデータ送受信を実行するとともに、
端子追加前のＮ端子送電線の各端子を構成する任意の端子の保護処理部の第２の通信部と、追加端子の保護処理部の第２の通信部との間でパケット通信を実行する。
【００２０】
また、端子追加後の各端子のサンプリング同期は、主局のマスタクロックに基き同期合せを実行するとともに、サイクリックにデータ送受信を行う第１の通信部及び増設したパケット通信を行う第２の通信部共に、それぞれサンプリング同期するようにした。
【００２１】
また、保護処理部の演算部は、第１の通信部及び第２の通信部で使用する送受信信号の記憶領域を備えており、常に同じ領域に書き込まれた送受信データを用いて保護演算する。
【００２２】
本発明は、上記した課題を解決するものであり、Ｎ端子送電線の各端子に設けられ、自端子の送電線からアナログ交流電気量を取込むとともに、相手端で取込んだアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える保護処理部と、自端子のアナログ交流電気量を送信し、相手端子で検出したアナログ交流電気量を受信する為の伝送制御部と、サイクリックにデータ送受信を行う通信部とを備えた伝送路を利用する保護継電装置において、
保護処理部は、自端子のアナログ交流電気量をサンプリング入力する手段と、サンプリングのタイミングを決定するタイミング制御手段と、自端子と相手端のアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える演算部と、パケット通信を行うＬＡＮ通信手段とを備え、
伝送制御部は、自端子のアナログ交流電気量を送信する送信部と相手端子で検出したアナログ交流電気量を受信して前記保護処理部の演算部に供する為の受信部と、該受信部で受信した信号からサンプリング同期制御信号を得て前記保護処理部のタイミング制御手段に与えるサンプリング同期制御手段とを備え、
タイミング制御手段の一つは、自己のタイミングでサンプリングを実行する主局となり、他の端子のタイミング制御手段は受信信号から得たサンプリング同期制御信号を用いてサンプリングを実行する従局となり、
Ｎ端子送電線にＮ＋１番目の端子が追加設置されたとき、当該端子には
自端子のアナログ交流電気量をサンプリング入力する手段と、サンプリングのタイミングを決定するタイミング制御手段と、自端子と相手端のアナログ交流電気量を用いて自端子の送電線の遮断器に開放指令を与える演算部と、パケット通信を行うＬＡＮ通信手段とを備えた保護処理部を設け、
任意の端子の保護処理部のＬＡＮ通信手段と追加端子の保護処理部のＬＡＮ通信手段との間でパケット通信を行うと共に、追加端子の保護処理部においては、ＬＡＮ通信手段で受信した信号からサンプリング同期制御信号を得てタイミング制御手段に与えるように構成する。
【発明の効果】
【００２３】
本発明の保護制御装置によれば、既存の保護用ネットワークの拡充ができなくなった場合に、端子追加が発生した場合、汎用ネットワークにて保護システムを構成できるため、保護システム全体を停止させることなく、保護継続できるため、設備の稼動率を高めることができる。
【００２４】
また、本発明の実施例によれば通信装置側で主導的に実施される設備更新においても、従来の制約を受けることなく、通信インフラの進展（マイグレーション）に対応することができる。将来的にネットワークを汎用ネットワークへ統一することができるため、特殊仕様の装置から汎用的な装置に統一することができるため、設備導入コスト並び運用コストを抑えることができる。
【図面の簡単な説明】
【００２５】
【図１】伝送路を利用するディジタル電流差動保護継電装置の構成を示す図。
【図２】伝送制御部ルート、ＬＡＮ通信制御ルートの送受信部構成を示す図。
【図３ａ】伝送制御部によるサイクリック伝送時のフレーム例を示す図。
【図３ｂ】ＬＡＮ通信手段によるパケット通信時のフォーマット例を示す図。
【図４ａ】サイクリック伝送時のサンプリング同期手順を示す図。
【図４ｂ】パケット通信時のサンプリング同期手順を示す図。
【図５】アナログ信号を同時サンプリングするための回路例を示す図。
【図６】アナログ／ディジタル変換動作説明図。
【図７】タイミング制御手段６の具体的な回路例を示す図。
【図８】アナログ／ディジタル変換部のタイミング補正動作例を示す図。
【図９ａ】動作量と抑制量で定まる動作域と不動作域の特性を示す図。
【図９ｂ】流入電流と流出電流で定まる動作域と不動作域の特性を示す図。
【図１０】端子追加に伴う保護継電装置の追加拡大事例を示す説明図。
【図１１】端子追加に伴う保護継電装置の追加拡大事例を示す説明図。
【発明を実施するための形態】
【００２６】
以下、本発明の実施例について図面を参照して説明する。
【実施例】
【００２７】
図１は、伝送路を利用する保護継電装置の一例として、ディジタル電流差動保護継電装置の実施例を示す一構成図である。
【００２８】
この図において、保護対象の送電線は当初Ｌ１のみであり、Ａ端子とＢ端子間が遮断器ＣＢＡ、ＣＢＢを介して接続され２端子系統として運用されていた。その後、送電線Ｌ２が追加され、Ｃ端子との間が遮断器ＣＢＣを介して接続され３端子系統とされたものとする。
【００２９】
また、当初からの送電線Ｌ１の保護のために、Ａ端子とＢ端子には保護処理部１００Ａ、１００Ｂと、伝送制御部１１０Ａ、１１０Ｂと、通信部１２０Ａ、１２０Ｂが設置されている。ここで、伝送制御部１１０と、通信部１２０は、いずれも既存の従来からの電力専用通信ネットワークを構成する機器であり、いわゆるサイクリック伝送を実行している。
【００３０】
これに対し、送電線に追加されたＣ端子には、保護処理部１００Ｃが設置される。各端子の保護処理部１００は、基本的に同一構成とされるが、ここで特徴的なことは、保護処理部１００がＬＡＮ通信手段を備えており、保護処理部１００Ｃとの間ではサイクリックに送信起動したパケット伝送を実行している。つまり、各端子に共通に設けられる保護処理部１００は、電力専用通信ネットワークと信号伝送する為の伝送制御部１１０に接続されてサイクリック伝送を行うことが可能であり、またパケット伝送を実行することもできる。新旧双方の通信を可能としている。
【００３１】
なお、図１においてＢ端子の保護処理部１００Ｂと、伝送制御部１１０Ｂは、Ａ端子のそれらと同一に構成されるので、ここでは内部の図示を省略している。また、Ｂ端子の保護処理部１００Ｂと、Ｃ端子の保護処理部１００Ｃの間で信号伝送を行うこともできるが、ここでは図示を省略している。
【００３２】
以下、各装置の構成と動作について説明する。まず、各端子の保護処理部１００は、各端子において、その端子での電流ＩＡ、ＩＢ、ＩＣと、その端子での電圧ＶＡ、ＶＢ、ＶＣを、変流器ＣＴＡ、ＣＴＢ、ＣＴＣ、電圧変成器ＰＴＡ、ＰＴＢ、ＰＴＣから入力している。
【００３３】
電流、電圧信号は、保護処理部１００内のアナログ信号入力手段２に入力されてアナログ信号処理を施され、アナログ／ディジタル変換手段３にてアナログ信号をディジタル信号に変換する。
【００３４】
次に、演算手段４は、アナログ／ディジタル変換手段３により変換された入力信号を取込み、各種の保護演算、特に、電流信号の差分を求める差動演算を施して、内部事故判定を行う。内部事故判定した場合には、出力手段５に対し、しゃ断器引き外し指令信号を出力し、出力手段５からは、しゃ断器ＣＢに対して引き外し指令信号Ｔを出力する。
【００３５】
この一連の動作は、一般的には送電線の電流信号の電気角３０°ごとに繰り返して行うことで、保護区間内の送電線の系統事故を高速に検出して、保護区間を系統から切り離すように動作させる。
【００３６】
上述したアナログ／ディジタル変換動作は、タイミング制御手段６（ＴＩＭ制御）が、アナログ／ディジタル変換手段３に対して変換指令信号Ｓｂを与えることにより開始され、所定の変換時間経過の後、ディジタルデータに変換される。
【００３７】
保護処理部１００における自端子電流、電圧の入力、並びに保護動作は概略以上のように実施されるが、演算手段４において差電流演算を実行するうえで必要な他端子の電流、電圧の入手は、手法の異なる２つの通信手法を用いて行われる。その１つが、既存の電力専用通信ネットワークを使用したものである。
【００３８】
図１において、既設のＡ端子とＢ端子には、電圧、電流といった系統情報を相手端と通信する伝送制御部１１０が、既存の電力専用通信ネットワークに組み込まれている。伝送制御部１１０において、１３は相手端からの信号を受信する受信手段、１２は相手端に対し、信号を送信する送信手段、１４はサンプリング同期信号を制御するサンプリング制御手段（ＳＰＬ手段）、１１はこれらの送信手段、受信手段、サンプリング同期制御手段を統括的に制御する伝送制御手段、１０は保護処理部１００との通信データ（電流データ及び制御情報）送受のための双方向からのアクセスが可能なメモリ手段であり、保護処理部１００とパラレルバスにて密結合した構成としたものをそれぞれ示す。
【００３９】
送受信データ及び伝送制御に必要な情報は、メモリ手段１０を介して伝達するように構成し、サンプリング同期制御手段１４は、サンプリング同期制御のためのサンプリング同期制御信号Ｓａを、保護処理部１００内のタイミング制御手段６に印加する。
【００４０】
詳細な動作は後述するが、保護処理部１００内のタイミング制御手段６は、サンプリング同期制御信号Ｓａに同期したタイミングでアナログ／ディジタル変換動作を実行させる。
【００４１】
なお、複数端子間のサンプリングを同期させ、同時刻でのサンプリングを実行せしめるために、サンプリング同期信号のクロックマスタとなる主局（例えばＡ端子）では、サンプリング制御は固定とし、クロックマスタに従属的に同期する従属端子（従局）がサンプリング同期合せを実行する。このように、全て主局のクロックマスタに同期させることで、全端のサンプリング同期を合わせるように動作させる。
【００４２】
このように、伝送制御部１１０は、保護処理部１００と並列に処理するように構成し、例えば、１．５４４Ｍｂｐｓのサイクリック伝送手法を適用して、構成するものである。
【００４３】
伝送制御部１１０からの送信・受信の信号は、一般的に、電力事業者の専用回線に接続され、例えば、キャリア継電装置用１．５Ｍ多重化局（ＭＵＸ）に代表させる通信部１２０を介して、ＳｅまたはＳｆに示す信号多重化された信号として伝送される。なお、ＳｅはＡ端子から見て下り送信信号、Ｂ端子から見て下り受信信号であり、Ｓｆは、Ｂ端子から見て上り送信信号、Ａ端子から見て上り受信信号である。
【００４４】
既存の電力専用通信ネットワークを使用した伝送系においては、このような構成とし、サイクリック伝送することでＡ端子とＢ端子間でデータ送受信ができる。なお、サンプリング同期制御については後述する。
【００４５】
２つめの通信手法は、保護処理部１００のＬＡＮ通信部７を使用したパケット通信である。各端子に共通に設けられる保護処理部１００では、ＬＡＮ通信手段７を標準的に備えている。ＬＡＮ通信手段７には、送信手段８と受信手段９を接続し、パケット通信の伝送形態で自端データの送信データＳｇの伝送と、相手端データの送信データＳｈの伝送を行うように構成する。
【００４６】
この場合にも当然ながら、リアルタイム性能は確保しなければならないため、例えば、伝送形態としては、周期的（例えば、電気角度１５°または３０°毎）に一斉同報的な通信形態で行うようにして、タイミング的に競合が発生しないように、送信タイミングについては、同期制御を実行する。
【００４７】
ＬＡＮ通信手段７が送信するデータは、演算手段４から出されるバスに接続して並列伝送するように構成する。また、サンプリング同期信号については、タイミング制御手段６からサンプリング同期パルスＳｃを受けて動作するようにする。あるいは、サンプリング同期パルスＳｃに同期したタイミングで動作する演算手段４からの送信制御で動作開始しても良い。なお、Ｓｄは、ＬＡＮ通信手段７がその受信信号から再生したサンプリング同期信号である。
【００４８】
但し、先にも説明したように、２端子系統として運用されている状態では、Ａ端子とＢ端子の２つめの通信手法であるＬＡＮ通信部７は、保護処理部１００の装置としては保持しているが、使用されてはいない。
【００４９】
なお、図１において、Ｂ端子に接続される保護継電装置の構成は、Ａ端子と全く同様であるため、ここでの説明は省略する。
【００５０】
次に図１のＣ端子の構成について説明する。Ｃ端子の保護処理部１００は、送電線Ｌ１から分岐してＬ２を経由して負荷端が増えた際に、設けられた装置である。
【００５１】
追加されたＣ端子に伝送装置を追加する場合に、既存の保護専用ネットワークの端子追加が可能であれば、既存と全く同じ構成の伝送装置を追加端子におく（Ａ端子と同じ構成にしておく）ことで保護システムは構成可能であるが、将来的に、既存ネットワークが構成困難になった場合には、あらたな手法で追加端子対策を施す必要がある。
【００５２】
そこで、本発明ではＬＡＮ通信手段を備えた保護処理部１００Ｃのみを追加し、汎用ネットワークを用いて電流差動保護継電システムを構築することで、新たに追加された分岐負荷対策が容易に実現できる。
【００５３】
ＬＡＮ通信手段を備えた保護処理部１００Ｃは、図１の保護処理部１００ａ、１００ｂと全く同様の回路構成を持つものであるが、伝送制御部１１０は持たず、あくまでも、イーサネット通信技術をベースとし、汎用の光ファイバネットワークのみを適用して構成するものである。すなわち、既存の電力専用の保護用通信インフラは用いない構成である。
【００５４】
本実施例では、伝送制御のルートを、伝送制御部１１０を介した電力専用ルートと、ＬＡＮ通信制御を介した汎用ルートを合わせ持つ構成を特徴としている。
【００５５】
上記した双方の伝送ルートの切替は、保護処理部１００内の選択手段（図示せず）にて切替えるように構成すし、それぞれの伝送ルートでの信号は、ネットワーク運用の状況に合わせた形で選択するように構成する。
【００５６】
２つの伝送ルートでの大きな相異は、伝送制御部１１０はサイクリック制御であるのに対し、ＬＡＮ通信手段ではサイクリックに送信起動したパケット伝送という違いである。
【００５７】
図２は、上記した伝送制御部１１０を介したルートと、ＬＡＮ通信制御を介したルートのデータ送受信部の構成を説明する図面である。この図は、Ａ端子内の各データ送受信部の構成を模式的に示しているので、必ずしも図１の構成と合致しない部分もあるが、簡略的には保護アプリケーション手段２ａと送受信データバッファ手段２ｂが図１の演算手段４の内部に構成され、データバッファ手段２ｆが伝送制御部１１０の伝送制御手段１１の内部に構成され、サイクリックデータ転送手段２ｇが通信部１２０の内部に構成され、送受信データバッファ手段２ｈがＬＡＮ通信手段７内に構成されていると理解するのがよい。
【００５８】
この構成によれば、送受信データバッファ手段２ｂ、２ｆ、２ｇにはそれぞれ送信情報と受信情報が一時的に蓄えられ、送信用信号線２ｃを使用してＡ端子の情報がＢ端子とＣ端子向けの送受信データバッファ手段２ｆ、２ｇの送信部分に送信され、受信用信号線２ｄ、２ｅを使用してＢ端子とＣ端子の情報がＡ端子向けの送受信データバッファ手段２ｂの受信部分に送信される。これにより各端子の情報の共有化が図られる。
【００５９】
なお、送受信データバッファ手段に記載したＩａ、Ｉｂ、Ｉｃは、それぞれの端子で検出したａ、ｂ、ｃ各相の電流、ＯＮ／ＯＦＦは、それぞれの端子の遮断器ＣＢの制御情報であり、これらが各端子間で送受信されている。
【００６０】
以下、図２の動作についてＡ端子装置を例にとって説明する。まず、Ａ端子の保護アプリケーション手段２ａにおいて、各種の保護演算（例えば保護継電装置デバイス：８７）を実施するが、自端（Ａ端子）にて取り込んだアナログ入力情報を送受信データバッファ手段２ｂの送信部分に書き込む。
【００６１】
書き込まれるデータの内容は、例えば、電流入力情報Ｉａ、Ｉｂ、Ｉｃ、遮断器制御情報（ＯＮ／ＯＦＦ）についてのビット情報などである。その後、送受信データバッファ手段２ｂの送信部分に書き込まれたデータは、送信用信号線２ｃを介して伝送制御部１１０の伝送制御手段１１内の送受信データバッファ手段２ｆの送信部分に転送され、送信データとしてデータをコピーする。また同時に、ＬＡＮ通信手段７の送受信データバッファ手段２ｈの送信部分にも同様に上記したと同じデータをコピーする。
【００６２】
その後、伝送制御部１１０の送受信データバッファ手段２ｆの送信部分に書き込まれた情報は、サイクリックデータ転送手段２ｇによりデータをサイクリックに読出され、例えば（詳細の説明は省略しているが）一般的な１．５Ｍｂｐｓ伝送手順に従って、データをＢ端子に向けて送出するように動作する。
【００６３】
また、ＬＡＮ通信手段７では、送受信データバッファ手段２ｈの送信部分に書き込まれた情報を、ＬＡＮ送信手段８にてパケット通信の形態でＣ端子に向けてデータ送信する。
【００６４】
次に受信動作について説明する。まず、Ａ端子の伝送制御部１１０側のサイクリックデータ転送手段２ｇにて、相手端（Ｂ端子）から電流情報その他の情報を受信する。同期化処理実施後、該受信データを送受信データバッファ手段２ｆの受信部分に格納する。その後、受信用信号線２ｄを介して、送受信データバッファ手段２ｆの受信部分に格納した受信データを、送受信データデータバッファ手段２ｂの受信部分１に転送して格納する。
【００６５】
また同様に、Ａ端子のＬＡＮ通信手段７側においても、ＬＡＮ受信手段９にて受信した相手端（Ｃ端子）からの電流情報その他の情報を送受信データバッファ手段２ｈの受信部分に格納し、その後受信用信号線２ｅを経由して、送受信データバッファ手段２ｂの受信部分２に受信データを転送し、格納する。
【００６６】
保護アプリケーション２ａでは、自局データ及び、以上のようにして入手した相手端のデータを使用して所定の差動保護演算を行い、系統事故判定を行う。
【００６７】
なお、図２の構成は、送電線が２端子から３端子に追加されたときのＡ端子内の各データ送受信部の構成を示しているので、２端子の時には、当然ＬＡＮ通信手段７側の回路や通信機能は利用されていない。また、Ｂ端子内の各データ送受信部の構成は、図２の構成がそのままにＢ端子に設置されていると考えればよい。但し、Ｃ端子に備えられる装置は伝送制御手段１１と通信部１２０を備えておらず、ＬＡＮ通信手段７を用いて他端子と通信を行うように構成される。従って、Ａ，Ｂ端子と通信を行う場合には、ＬＡＮ通信手段７側の装置（送受信データバッファ手段２ｈと、ＬＡＮ送信手段８と、ＬＡＮ受信手段９）が２セット備えられることになる。
【００６８】
図３は、上記した伝送制御部１１０とＬＡＮ通信手段７を経由するデータのフォーマット例をそれぞれ示す。
【００６９】
このうち、図３ａは伝送制御部１１０側において、サイクリック伝送を行う場合のフレーム例を示す。サイクリック伝送では、周期Ｔ（一般には電気角３０°）ごとに３相分の電流データ（Ｉａ、Ｉｂ、Ｉｃ）とＯＮ／ＯＦＦ情報、サブコミデータ及びＣＲＣ情報を送受信する。なお、図３ａの例では、Ｆ＃０からＦ＃１１までの１２のサブフレームが周期Ｔの期間内に構成されており、残りのサブフレームは電圧信号の伝送、あるいは他回線の電流、電圧、あるいは相信号、線間信号の送信に用いられる。本フレームは、一般的な構成を記載したものであるので、ここでは詳細の説明を省略する。
【００７０】
図３ｂは、ＬＡＮ通信手段７のパケット通信にて送受信するフォーマット例を示す。この場合、パケットの先頭はプリアンブルでスタートして、送り先アドレス（ＤＡ）、送信元アドレス（ＳＡ）、タグ情報（Ｔａｇ）、ＰＤＵ、データ（電流データ、ＯＮ／ＯＦＦ情報、ステータス）、フレームチェックシーケンス（ＦＣＳ）で構成される。このパケットについても、プリアンブルから次のプリアンブルまでは周期Ｔ毎に繰り返し、リアルタイム性を確保できるように構成する。なお、データ部は、図３ａと同様に、電圧信号、あるいは他回線の電流、電圧、あるいは相信号、線間信号の送信にも用いることができる。
【００７１】
上記の伝送フォーマットを双方共に、例えば電気角３０°毎に送受信することで、保護アプリケーション２ａに必要な、電流情報（Ｉａ、Ｉｂ、Ｉｃ）とＯＮ／ＯＦＦ情報を、既存のルート及び端子追加したルートから送受信できる。
【００７２】
要点は、通信インフラが進展し、将来的にパケット通信網しか存続しなくなった場合でも、既存の保護アプリケーションを維持したまま、新たな汎用ネットワークに対応することに意味がある。さらに、端子増設した系統の電圧・電流・機器情報を汎用ネットワークにて受信し、既存のネットワークの空エリアに実装することで、追加端子の情報を使用した保護演算を実行することも可能である。
【００７３】
すなわち、追加端子の電流のみならず、電圧情報をも用いた保護アプリケーションが追加で構築可能である。もちろん、送受信の伝送エリアに空きエリアがあれば、既存のネットワークインタフェースには何ら影響を与えずに構築することが可能である。
【００７４】
図４は、上記した電流差動継電装置の主局（Ａ端子）と従局（Ｂ端子）間のサンプリング同期をとるための二つの方式の動作概要を示すものである。以下、ポイントのみ説明する。
【００７５】
図４ａは、現行のサンプリング同期制御の概要を示しているものである。
（１）まず、従局が主局に対し、同期信号４ａを送信する。
（２）次に主局では、自局のサンプリングタイミング（周期ΔＴ１）から、従局からの同期信号４ａを受信したタイミングとの時間差ＴＭを求める。
（３）続いて主局は、上記にて求めた時間差ＴＭを、従局に送信４ｂする。
（４）従局は、自局のサンプリングタイミング（周期ΔＴ２）から、主局から送信された同期信号を受信したタイミングとの時間差ＴＳを求めると同時に、主局から受信したサンプリング時間差データＴＭを読み出す。
（５）従局から主局に送信するデータの遅延時間Ｔｄｕと、主局から従局へ送信するデータの遅延時間Ｔｄｄは等しいとすると、両者のタイミング差ΔＴを（１）式で求める。
［数１］
ΔＴ  ＝  （ＴＳ    ＴＭ）／２                （１）
（６）従局では、上記式のΔＴが０になるように、サンプリングタイミングを制御する。なお、主局では制御しない。
【００７６】
上記のサンプリング同期制御を繰り返すことにより、主局と従局のサンプリングタイミングをほぼ同一にすることができる。
【００７７】
次に、図４ｂを用いて、第２のサンプリング同期方式について説明する。図４ｂは、主局と従局の２端子の構成のサンプリング同期について記載しているものである。
【００７８】
この同期方式は、ＩＥＥＥ１５８８にて規定されている手法であり、手法そのものが本発明の発明対象ではなく、あくまでもこの手法を電流差動継電装置に適用するところに意味があるものなので、動作の説明については概要を述べるに留める。
（１）主局は、従局に対して同期制御するための４ｃにて示す送信パケット（ＳＹＮＣ）を送信する。
（２）続いて主局は、従局に対して上記ＳＹＮＣ信号４ｃを送出した時刻データｔ１を、４ｄにて示す次の送信パケット（ＦｏｌｌｏＷ  ＵＰ）にて送信する。
（３）従局は、最初の送信パケット（ＳＹＮＣ）４ｃを受信した時刻ｔ０と、４ｄにて示した送信パケット（ＦｏｌｌｏＷ  ＵＰ）内の送信時刻データｔ１を取り出す。
（４）さらに従局は、主局に対して同期制御するために、４ｅにて示す送信パケット（ＤＥＬＡＹ  ＲＥＱＵＥＳＴ）を送信する。この際に、従局は送信した時刻ｔ２を取得する。
（５）主局は、パケット４ｅ（ＤＥＬＡＹ  ＲＥＱＵＥＳＴ）を受信した時刻ｔ３を、次のパケット（ＤＥＬＡＹ  ＲＥＳＰＯＮＳＥ）４ｆに乗せて従局へ送信する。
（６）従局は、上記のパケット（ＤＥＬＡＹ  ＲＥＳＰＯＮＳＥ）４ｆから、時刻ｔ３を取得する。
【００７９】
これらの一連の動作より、従局は、ｔ０〜ｔ３の時刻データを取得することができ、この時刻データから、下記（２）（３）式に示す演算より、主局と従局間のサンプリングタイミングのずれを補正するためのデータである、遅延時間ｔｄｘとオフセット時間ｔｏｆｆを得ることができる。
［数２］
ｔｄｘ  ＝  （（ｔ１−ｔ０）＋（ｔ３−ｔ２））／２………（２）
［数３］
ｔｏｆｆ  ＝  （ｔ２−ｔ１）−ｔｄｘ………………（３）
上記（２）（３）式より、ｔｏｆｆを０に近づけるように制御することで、従局は主局に対してサンプリング時刻が同一となるように制御できる。
【００８０】
このように、定期的に通信の遅延時間を計測するパケットを送受することで可能であるが、不定期に実施してもサンプリング同期制御は可能である。
【００８１】
当然ながら、サンプリング同期制御の状態については、上記ｔｏｆｆを常時監視する必要があり、例えば、このオフセットが１μｓ以下であることを監視することで電流差動演算に及ぼす影響を把握し、必要であれば装置ロックさせる。
【００８２】
また、電流データの送信については、上記したサンプリング同期制御とは別のパケット転送にて行うこととする。
【００８３】
図５は、図４にて抽出した同期タイミングにより、アナログ信号を同時刻にサンプリングするための回路例を示すものである。
【００８４】
図５において、２は図１のアナログ入力手段の回路例を示すものであり、電流、電圧などのアナログ入力信号Ｓｉを電圧変換する入力変換器５ａとアナログフィルタで構成される。アナログフィルタは、演算増幅器５ｄ、抵抗５ｂ、コンデンサ５ｃからなる。
【００８５】
アナログ入力手段２の出力６ａは、アナログ／ディジタル変換回路部３に印加される。具体的には、アナログフィルタ出力６ａはサンプルホールドアンプ回路５ｅ（Ｓ／Ｈ）に入力される。Ｓ／Ｈ回路５ｅでアナログ信号６ａを、アナログ／ディジタル制御回路５ｉからのサンプリング指令信号によりサンプリングする。
【００８６】
このサンプリング指令信号は、外部からの同期信号Ｓｂに基き、サンプリング時点を全ての端子で同時刻とするためのものである。
【００８７】
Ｓ／Ｈ回路５ｅでサンプル／ホールドされた信号６ｂは、逐次比較回路５ｇ（ＳＡＲ）に印加される。逐次比較回路５ｇでは、アナログ／ディジタル制御部５ｉからの制御信号にあわせ、入力信号を基準電圧源５ｆ（ＲＥＦ）と逐次に比較する。その結果が、アナログ／ディジタル変換コードになり、出力ドライバ５ｊ（ＯＵＴＰＵＴ  ＤＲＶ）に出力され、外部に対して変換コードが出力されるように動作する。
【００８８】
当然ながら、本回路にはクロック発信手段がないとシーケンシャルに動作できないため、クロック発信手段５ｈ（ＣＬＫ）を備えている。保護継電装置システムでは、上記した動作を所定の周期で繰り返し実行する。
【００８９】
図６は、図５に示したアナログ信号のディジタル信号への変換動作例のタイミング例を示すものである。図６を用いて以下動作を説明する。
【００９０】
アナログ信号６ａは、Ｓ／Ｈ回路５ｅにおいて、Ｓ／Ｈ波形６ｂに変換され、この波形のホールドしている期間にアナログ／ディジタル変換するように動作する。
【００９１】
Ｓｂは、アナログ／ディジタル変換指令同期信号（ＣＯＮＶＥＲＴ）であり、この信号が“Ｌ”になるタイミングでアナログ／ディジタル変換動作を開始する。アナログ／ディジタル変換中は、６ｃに示すステータスで状態表示する。具体的には、ステータス６ｃが“Ｌ”になることで、変換中を意味する“Ｂｕｓｙ状態”であることを、外部（例えばマイクロコントローラなど）に知らせる機能を有する。
【００９２】
６ｄは、内部の動作状態を示すものであり、アナログ／ディジタル変換指令同期信号（ＣＯＮＶＥＲＴ）Ｓｂが“Ｌ”になるタイミングにより、変換タイミング同期合せられて、アナログ／ディジタル変換される様子を示している。
【００９３】
６ｅは、アナログ／ディジタル変換器３の出力レジスタ５ｊへのタイミング例を示すものであり、上記６ｃのタイミングで変換中を示す“Ｂｕｓｙ状態”がＬからＨに戻るタイミングで変換データを確定させるように動作する。
【００９４】
ここで重要なことは、外部からの同期信号Ｓｂにより、アナログ／ディジタル変換指令同期信号ＣＯＮＶＥＲＴの開始時点を合せることで、この同期信号が印加されているアナログ／ディジタル変換手段全てが、同時刻にアナログ／ディジタル変換できるということである。
【００９５】
なお、アナログ／ディジタル変換指令同期信号（ＣＯＮＶＥＲＴ）Ｓｂが、図４で説明した（１）式のタイミング差ΔＴ、あるいは（３）式のオフセット時間ｔｏｆｆに基づいて決定されていることはいうまでもない。従属する端子側でΔＴ、あるいはオフセット時間ｔｏｆｆを求め、この値が零になるようにサンプリングタイミングを調整することで、全端子同期サンプリングが行われる。
【００９６】
図７は、図１のタイミング制御手段６の具体的な回路例を示す。この図７において、選択回路７ｃは、図１に示した伝送制御部１１０からの同期信号Ｓａと、ＬＡＮ通信手段７からの同期信号Ｓｄを選択する。まず、同期信号Ｓａ、Ｓｄの立上りエッジをそれぞれ個別の検出回路７ａで検出し、タイミングパルス生成回路７ｂにて、パルス信号を生成し、選択回路７ｃに該パルス信号を印加する。
【００９７】
選択回路７ｃでは、同期信号ＳａまたはＳｂに同期したパルス信号７０ｂを、２組のカウンタ回路７ｄ、７ｅのクリア端子に印加して、カウント動作を同期させるようにする。
【００９８】
カウンタ回路７ｄ、７ｅは、発信器７ｆ（ＣＬＫ）のクロック信号に基きカウントアップ動作するが、カウンタクリア信号７０ｂでカウント値を０にクリアして、再度カウント動作を始めるように動作させることでタイミングを同期させる。
【００９９】
このカウンタの出力信号を組合せ回路７ｇ（ＣＯＭＢ）に印加して、アナログ／ディジタル変換指令信号（ＣＯＮＶＥＲＴ）Ｓｂを生成する。
【０１００】
ここで重要なことは、アナログ／ディジタル変換指令同期信号（ＣＯＮＶＥＲＴ）Ｓｂは、外部同期信号ＳａまたはＳｄの立上りエッジにて同期合せするように動作するということである。即ち、外部同期信号に従属してアナログ／ディジタル変換開始のタイミングを合せるように動作するということである。
【０１０１】
ここで、主局となる端子では自局がマスタクロックとなりアナログ／ディジタル変換タイミングの開始タイミングは固定であるので、あくまでも従属的に同期させる必要がある従局のタイミング制御が対象となる。
【０１０２】
図８は各端子のサンプリング同期合せしたアナログ／ディジタル変換タイミング例を示すものである。
【０１０３】
図８において、上から主局であるＡ端子、従局のＢ端子、端子増設されたＣ端子でのタイミング例をそれぞれ示す。
【０１０４】
Ａ端子は主局であるので、同期信号Ｓａがマスタクロックとなるため、周期Ｔ１（例えば電気角３０°）のマスタクロックＳａの立ち上がりに同期したタイミングで、周期Ｔ２のアナログ／ディジタル変換タイミングＳｂを生成している。なお、同期信号Ｓａは、図１のＡ端子の伝送制御部１１０のサンプリング同期制御手段１４が発振する基本周波数の信号である。
【０１０５】
従局のＢ端子では、Ａ端子のマスタクロックＳａを受信し、これに同期したＢ端子のスレーブクロックＳａを作成し、この立ち上がりに同期したタイミングで、周期Ｔ２のアナログ／ディジタル変換タイミングＳｂを生成している。
【０１０６】
端子増設のＣ端子では、システム的には主局の従局として動作する。従って、既存の伝送制御手段１１０が存在しないため、汎用ネットワークインタフェースのＬＡＮからのスレーブクロックＳｄの立ち上がりに同期したタイミングで、周期Ｔ２のアナログ／ディジタル変換タイミングＳｂを生成している。なお、ＬＡＮからのスレーブクロックＳｄは、Ｃ端子のＬＡＮ通信手段７において、Ａ端子の受信信号から作成した信号であり、（３）式のオフセット時間ｔｏｆｆに基づいて決定されている。
【０１０７】
このようにして、Ｂ端子、Ｃ端子がＡ端子にサンプリング同期させることで全端サンプリング同期合せすることが可能となる。具体的に２端子系統に３番目のＣ端子を接続する場合には、保護処理部１００を新設してＣ端子の入力を印加すると共に、ＬＡＮ通信手段７を接続し、ＬＡＮからのスレーブクロックＳｄを得るために、図７の選択回路７Ｃにおいて、信号Ｓｄを選択するように設定すればよい。
【０１０８】
図９は、上記したようなサンプリング同期することを前提に構築する電流差動継電装置の動作特性例を示す。図９ａは、縦軸の動作量Ｉｄと横軸の抑制量ΣＩで定まる動作域と不動作域の特性を示している。また、図９ｂは、横軸の流入電流と縦軸の流出電流で定まる動作域と不動作域の特性を示している。この特性自体は、これまでのＰＣＭディジタル電流差動継電装置の保護方式と変るものはないので、ここでは詳細な説明は省略することとする。
【０１０９】
図１０は、端子追加に伴う保護継電装置の追加拡大事例を示す説明図である。図１０において、従来は４端子送電線で構成され、保護継電装置は各端子に１０ａ，１０ｂ，１０ｃ，１０ｄが設置されていた。また、これらの間の信号伝送のために１．５４４Ｍｂｐｓの電力専用通信路を用いたループ伝送を適用して電流差動保護システムを構成している。
【０１１０】
この場合に、送電線Ｌ１，Ｌ２が追加設置され、これに対応して保護継電装置１０ｅ，１０ｆがそれぞれ追加された。係る追加構成の場合に、追加端子の保護継電装置１０ｅ，１０ｆは、最寄りの端子の保護継電装置１０ａ，１０ｃとの間で図１のＬＡＮ通信路を開設する。ＬＡＮ通信路の開設以後には、旧来の電力専用通信路を用いたループ伝送路と追設のＬＡＮ通信路には、全ての端子での検出信号が印加され各端子電流が共有される。
【０１１１】
なお、ＬＡＮ通信路の開設時には保護継電装置の保護処理部１００に必要な送受信データバッファ手段が設けられる必要があるが、図２の送受信データバッファ手段２ｂ、２ｈを予め備えておくことで、格別の改変をしなくても容易に端子追加が可能である。つまり、図２の３端子分のバッファ回路を、２端子構成の当初から標準的に準備し、保護継電装置としては全てのバッファの信号を用いて３端子演算を実行していればよい。Ｃ端子の信号は零なので、差動演算には影響しない。ＬＡＮ通信路が開設された時移行は、有意の信号が入力され３端子演算が円滑に実行可能である。本発明の汎用ネットワークにより、追加端子の電流、機器情報を送受するようにして拡張する構成とすることができる。
【０１１２】
なお、端子数は現状では、８端子〜１６端子が最大構成であるが、これを超えた端子増設があった場合にも対応できる。また、追加端子以外の端子は既存のままで保護し、追加端子がある１０ａ、１０ｃ端子のみがＡ’、Ｃ’端子増設対応となる。当然であるが、汎用ネットワークインタフェースにより構成することで、既存のネットワークに依存しない柔軟な対応が可能となる。
【０１１３】
図１１は、Ａ端子に１０ｇ〜１０ｉに示す追加端子（Ａ’、Ａ’’、Ａ’’’端子）が複数増設されたケースの構成を示すものである。この場合にも、図１０の場合と同様に対応できる。
【０１１４】
図１０、図１１のいずれのケースも、既存の保護用ネットワークに制限がある場合の解決策であり、将来的に汎用ネットワークが系統保護分野でも導入されることを想定して予め各端子に汎用ネットワーク機能を有しておくことがポイントとなる。
【０１１５】
この汎用ネットワークでの構成例は、光直結状態を例にとり説明したものであり、例えば、未使用の光ファイバを適用することでもシステム構築が可能なため安価にネットワーク構成が可能であることはいうまでもないことであり、経済性を高めることが可能であり、設備導入コストや運用コストを削減できる。
【０１１６】
また、汎用ネットワークインタフェースを適用することから、光モジュールのような通信デバイスについても、汎用品を適用することが可能であることから、将来的な保守についても、現状より優位であることは言うまでもないことであり、電力の安定供給に寄与することができるものである。
【符号の説明】
【０１１７】
Ｌ１、Ｌ２…保護対象送電線
ＣＢ…しゃ断器
ＣＴ…変流器
ＰＴ…電圧変成器
２…アナログ入力手段
３…アナログ／ディジタル変換手段
４…演算手段
５…出力手段
６…タイミング制御手段
７…ＬＡＮ通信手段
８…ＬＡＮ送信手段
９…ＬＡＮ受信手段
１０…双方向アクセス可能な伝送用メモリ手段
１１…伝送制御手段
１２…伝送制御部の送信手段
１３…伝送制御部の受信手段
１４…サンプリング同期制御手段
１２０…通信部
１００…保護処理部
１１０…伝送制御部
Ｓａ…サンプリング同期信号
Ｓｂ…アナログ／ディジタル変換指令信号
Ｓｃ…サンプリング同期信号
Ｓｄ…サンプリング同期信号
Ｓｅ…Ｂ端子の受信信号
Ｓｆ…Ａ端子の受信信号
Ｓｇ…Ｃ端子の受信信号
Ｓｈ…Ａ端子の受信信号
Ｉ…ＣＴより取り込んだ電流信号
Ｖ…ＰＴより取り込んだ電圧信号
Ｔ…遮断器に対する遮断信号
２ａ…保護アプリケーション手段
２ｂ…送受信データバッファ手段
２ｃ…送信用信号線
２ｄ、２ｅ…受信用信号線
２ｆ…伝送制御部のデータバッファ手段
２ｇ…サイクリックデータ転送手段
２ｈ…送受信データバッファ手段
４ａ…伝送制御における従局から主局に対する送信信号
４ｂ…伝送制御における主局から従局に対する送信信号
４ｃ…ＬＡＮ通信手段における主局から従局への同期開始信号
４ｄ…ＬＡＮ通信手段における主局から従局へのフォローアップ信号
４ｅ…ＬＡＮ通信手段における従局から主局への遅延情報送信依頼信号
４ｆ…ＬＡＮ通信手段における従局から主局への遅延情報応答信号
５ａ…入力変換器
５ｂ…抵抗
５ｃ…コンデンサ
５ｄ…演算増幅器
５ｅ…サンプルホールドアンプ
５ｆ…アナログ／ディジタル変換用基準信号源
５ｇ…逐次比較回路
５ｈ…アナログ／ディジタル変換器用ＣＬＫ発生器
５ｉ…アナログ／ディジタル制御回路
５ｊ…出力ドライバ回路
６ａ…アナログ入力信号波形例
６ｂ…サンプルホールド波形例
６ｃ…アナログ／ディジタル変換動作ステータス信号例
６ｄ…アナログ／ディジタル変換動作例
６ｅ…アナログ／ディジタル変換器出力データ例
７ａ…エッジ検出回路
７ｂ…パルス生成回路
７ｃ…選択回路
７ｄ、７ｅ…同期カウンタ
７ｇ…組合せ回路
７ｆ…ＣＬＫ発生回路
７０ｂ…カウンタクリア信号
【図１】
0005530956.tif 000002
【図２】
0005530956.tif 000003
【図３ａ】
0005530956.tif 000004
【図３ｂ】
0005530956.tif 000005
【図４ａ】
0005530956.tif 000006
【図４ｂ】
0005530956.tif 000007
【図５】
0005530956.tif 000008
【図６】
0005530956.tif 000009
【図７】
0005530956.tif 000010
【図８】
0005530956.tif 000011
【図９ａ】
0005530956.tif 000012
【図９ｂ】
0005530956.tif 000013
【図１０】
0005530956.tif 000014
【図１１】
0005530956.tif 000015