(57)【特許請求の範囲】
【請求項１】
外部から入力されたアナログ信号を絶縁する信号トランスと、
前記信号トランスの１次側に接続され、オンオフ制御されることで前記アナログ信号をパルス形状に変化させる第１スイッチ素子と、
前記信号トランスの１次側に、前記信号トランスの巻線端子と並列に接続され、互いに直列に接続された抵抗素子および第２スイッチ素子からなるリセット回路と、
前記第１スイッチ素子に対して、前記オンオフ制御のための第１制御パルス信号を出力するとともに、前記第１制御パルス信号を出力した後に、前記第２スイッチ素子に対して、前記信号トランスの巻線に励磁されたエネルギーを消費するための第２制御パルス信号を出力するシーケンス手段と、
を備えたことを特徴とするアナログ入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばファクトリーオートメーション（ＦＡ：Ｆａｃｔｏｒｙ  Ａｕｔｏｍａｔｉｏｎ）に適用され、センサ等から出力されるアナログ信号を、トランス素子等の絶縁手段を介して受信するアナログ入力装置に関する。
【背景技術】
【０００２】
例えば温度センサ等から出力されるアナログ信号を受信するにあたり、トランス素子を絶縁手段として用いた絶縁方式を、アナログ入力装置に採用することが提案されている（例えば、特許文献１参照）。
【０００３】
このような絶縁方式を採用したアナログ入力装置は、受動部品であるトランス素子およびスイッチ素子のみで絶縁伝送を実現することができる。そのため、絶縁側に増幅器やＡＤ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）変換器を配置する場合に必要となる絶縁電源回路が不要となり、小型かつ安価な絶縁方式を用いたアナログ入力装置を実現することができる。
【０００４】
以下、図面を参照しながら、特許文献１に示された従来のアナログ入力装置について具体的に説明する。
図３は、従来のアナログ入力装置５０を示す回路構成図である。図３において、アナログ入力装置５０は、入力インタフェース回路５１、マルチプレクサ５２、ＡＤ変換器５３および制御回路５４を備えている。
【０００５】
入力インタフェース回路５１は、例えば温度センサ（図示せず）等から出力されたアナログ信号が入力される回路であり、入力チャンネル数（図３では、Ｃｈ１〜８までの８Ｃｈ）に応じて複数設けられている。各入力インタフェース回路５１は、それぞれスイッチ素子６１、信号トランス６２、増幅器６３および制御トランス６４を含んでいる。
また、制御回路５４は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）とプログラムを格納したメモリとを有するマイクロプロセッサ（図示せず）で構成されており、入力チャンネル数に応じた複数のシーケンス手段７１を含んでいる。
【０００６】
なお、温度センサ等から出力されるアナログ信号は、直流信号に近い低周波数信号であり、このままでは信号トランス６２を介した絶縁伝送を実現することができないか、または信号トランス６２が極端に大きくなる。そこで、信号トランス６２の１次側に接続されたスイッチ素子６１をオンオフ制御して、温度センサ等からのアナログ信号をパルス形状に変化させることにより、信号トランス６２を介した絶縁伝送を実現することができる。
【０００７】
ここで、スイッチ素子６１は、シーケンス手段７１からの制御パルス信号に応じてオンオフ制御される。シーケンス手段７１は、パルス形状の制御パルス信号を入力インタフェース回路５１に出力する。入力インタフェース回路５１に入力された制御パルス信号は、制御トランス６４を介してスイッチ素子６１に絶縁伝送される。これにより、スイッチ素子６１は、制御パルス信号がハイのときにオン状態となり、制御パルス信号がローのときにオフ状態となって、温度センサ等からのアナログ信号をチョッパンリングする。
【０００８】
続いて、上記構成の従来のアナログ入力装置５０の動作について説明する。
まず、温度センサ等から出力されたアナログ信号は、入力インタフェース回路５１に入力され、シーケンス手段７１からの制御パルス信号によってオンオフ制御されるスイッチ素子６１と、信号トランス６２および増幅器６３とを介してマルチプレクサ５２に絶縁伝送される。このとき、マルチプレクサ５２には、Ｃｈ１〜８の各チャンネルの入力インタフェース回路５１からアナログ信号が入力される。以下、入力インタフェース回路５１から出力されてマルチプレクサ５２に入力されるアナログ信号を、入力信号と称する。
【０００９】
次に、マルチプレクサ５２に入力されたＣｈ１〜８の入力信号から、１つのチャンネルの入力信号がマルチプレクサ５２によって選択され、ＡＤ変換器５３に出力される。ＡＤ変換器５３に入力された入力信号は、デジタル信号に変換されて制御回路５４に出力され、所定のタイミングでサンプリングされる。なお、制御回路５４は、シーケンス手段７１からの制御パルス信号がハイである期間において、ＡＤ変換器５３からのデジタル信号をサンプリングする。
【００１０】
図４は、図３に示したアナログ入力装置５０の各部における動作波形を示すタイミングチャートである。図４の縦軸は、Ｃｈ１の入力インタフェース回路５１からの入力信号、Ｃｈ１のシーケンス手段７１からの制御パルス信号、Ｃｈ２の入力インタフェース回路５１からの入力信号およびＣｈ２のシーケンス手段７１からの制御パルス信号を示している。また、図４の横軸は、時間を示している。
【００１１】
図４より、シーケンス手段７１からの制御パルス信号（Ｃｈ１）に応じて入力信号（Ｃｈ１）がパルス形状に変化し、その後、シーケンス手段７１からの制御パルス信号（Ｃｈ２）に応じて入力信号（Ｃｈ２）がパルス形状に変化していることが分かる。また、制御パルス信号がハイである期間（図中の入力時間）において、制御回路５４が入力信号に対応したデジタル信号をサンプリングしている。ここで、Ｃｈ１のサンプリングとＣｈ２のサンプリングとの時間差を読み込みサイクルと称する。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平３−４４５０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来技術には、以下のような課題がある。
従来のアナログ入力装置５０では、スイッチ素子６１がオン状態である期間に信号トランス６２の巻線に励磁されたエネルギーが、スイッチ素子６１がオフ状態となった後に放出（消費）されるので、入力インタフェース回路５１から出力されてマルチプレクサ５２に入力される入力信号において、大振幅のバックスイングが長時間にわたって継続する（図４参照）。そのため、各チャンネルの読み込み時間が長時間に及び、装置の高速化を図ることができないという問題がある。
【００１４】
この発明は、上記のような課題を解決するためになされたものであり、信号トランスの巻線に励磁されたエネルギーを速やかに消費させることにより、入力信号のバックスイングを軽減し、各チャンネルの読み込み時間を短縮して、高速化を実現することができるアナログ入力装置を得ることを目的とする。
【課題を解決するための手段】
【００１５】
この発明に係るアナログ入力装置は、外部から入力されたアナログ信号を絶縁する信号トランスと、信号トランスの１次側に接続され、オンオフ制御されることでアナログ信号をパルス形状に変化させる第１スイッチ素子と、信号トランスの１次側に、信号トランスの巻線端子と並列に接続され、互いに直列に接続された抵抗素子および第２スイッチ素子からなるリセット回路と、第１スイッチ素子に対して、オンオフ制御のための第１制御パルス信号を出力するとともに、第１制御パルス信号を出力した後に、第２スイッチ素子に対して、信号トランスの巻線に励磁されたエネルギーを消費するための第２制御パルス信号を出力するシーケンス手段と、を備えたものである。
【発明の効果】
【００１６】
この発明に係るアナログ入力装置によれば、シーケンス手段は、第１制御パルス信号を出力した後に、リセット回路の第２スイッチ素子に対して、信号トランスの巻線に励磁されたエネルギーを消費するための第２制御パルス信号を出力し、リセット回路は、第２制御パルス信号に応じて信号トランスの励磁エネルギーを消費する。
そのため、信号トランスの巻線に励磁されたエネルギーを速やかに消費させることにより、入力信号のバックスイングを軽減し、各チャンネルの読み込み時間を短縮して、高速化を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】この発明の実施の形態１に係るアナログ入力装置を示す回路構成図である。
【図２】図１に示したアナログ入力装置の各部における動作波形を示すタイミングチャートである。
【図３】従来のアナログ入力装置を示す回路構成図である。
【図４】図３に示したアナログ入力装置の各部における動作波形を示すタイミングチャートである。
【発明を実施するための形態】
【００１８】
以下、この発明のアナログ入力装置の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
【００１９】
実施の形態１．
図１は、この発明の実施の形態１に係るアナログ入力装置１０を示す回路構成図である。図１において、アナログ入力装置１０は、入力インタフェース回路１１、マルチプレクサ１２、ＡＤ変換器１３および制御回路１４を備えている。
【００２０】
入力インタフェース回路１１は、例えば温度センサ（図示せず）等から出力されたアナログ信号が入力される回路であり、入力チャンネル数（図１では、Ｃｈ１〜８までの８Ｃｈ）に応じて複数設けられている。各入力インタフェース回路１１は、それぞれ第１スイッチ素子２１、リセット回路２２、信号トランス２３、増幅器２４、第１制御トランス２５、第１バッファ２６、第２制御トランス２７および第２バッファ２８を含んでいる。
【００２１】
リセット回路２２は、抵抗素子３１および第２スイッチ素子３２から構成されている。
また、制御回路１４は、ＣＰＵとプログラムを格納したメモリとを有するマイクロプロセッサ（図示せず）で構成されており、入力チャンネル数に応じた複数の第１シーケンス手段４１および第２シーケンス手段４２を含んでいる。なお、第１シーケンス手段４１および第２シーケンス手段４２は、一体的に構成されてもよい。
【００２２】
上述したように、温度センサ等から出力されるアナログ信号は、直流信号に近い低周波数信号なので、このままでは信号トランス２３を介した絶縁伝送を実現することができない。そこで、信号トランス２３の１次側に接続された第１スイッチ素子２１をオンオフ制御して、温度センサ等からのアナログ信号をパルス形状に変化させることにより、信号トランス２３を介した絶縁伝送を実現することができる。
【００２３】
ここで、第１スイッチ素子２１は、第１シーケンス手段４１からの第１制御パルス信号に応じてオンオフ制御される。第１シーケンス手段４１は、パルス形状の第１制御パルス信号を入力インタフェース回路１１に出力する。入力インタフェース回路１１に入力された第１制御パルス信号は、駆動能力を上げる第１バッファ２６と第１制御トランス２５とを介して第１スイッチ素子２１に絶縁伝送される。これにより、第１スイッチ素子２１は、第１制御パルス信号がハイのときにオン状態となり、第１制御パルス信号がローのときにオフ状態となって、温度センサ等からのアナログ信号をチョッパリングする。
【００２４】
また、上述したように、図３に示した従来のアナログ入力装置では、スイッチ素子がオン状態からオフ状態となった後に、信号トランスの巻線に励磁されたエネルギーが放出されるので、入力インタフェース回路から出力されてマルチプレクサに入力される入力信号において、大振幅のバックスイングが長時間にわたって継続する（図４参照）。
【００２５】
これに対して、この発明の実施の形態１に係るアナログ入力装置１０の入力インタフェース回路１１には、信号トランス２３の巻線に励磁されたエネルギーを消費するリセット回路２２が設けられている。信号トランス２３の巻線に励磁されたエネルギーをリセット回路２２で速やかに消費させることにより、入力インタフェース回路１１から出力されてマルチプレクサ１２に入力される入力信号のバックスイングを軽減し、各チャンネルの読み込み時間を短縮して、装置の高速化を実現することができる。
【００２６】
リセット回路２２は、信号トランス２３の１次側（絶縁側）に、信号トランス２３の巻線端子と並列に接続され、リセット回路２２を構成する抵抗素子３１と第２スイッチ素子３２とは、互いに直列に接続されている。ここで、第２スイッチ素子３２は、第２シーケンス手段４２からの第２制御パルス信号に応じてオンオフ制御される。
【００２７】
第２シーケンス手段４２は、パルス形状の第２制御パルス信号を入力インタフェース回路１１に出力する。なお、第２シーケンス手段４２は、第１シーケンス手段４１が第１制御パルス信号を出力した後（第１制御パルス信号がローになった後）に、第２制御パルス信号を出力する。入力インタフェース回路１１に入力された第２制御パルス信号は、駆動能力を上げる第２バッファ２８と第２制御トランス２７とを介して第２スイッチ素子３２に絶縁伝送される。
【００２８】
これにより、第２スイッチ素子３２は、第２制御パルス信号がハイのときにオン状態となり、第２制御パルス信号がローのときにオフ状態となる。すなわち、第１スイッチ素子２１がオン状態からオフ状態となって、信号トランス２３の巻線に励磁されたエネルギーが放出されるタイミングで、第２スイッチ素子３２がオン状態となり、信号トランス２３の励磁エネルギーが抵抗素子３１により消費される。
【００２９】
続いて、上記構成のアナログ入力装置１０の動作について説明する。
まず、温度センサ等から出力されたアナログ信号は、入力インタフェース回路１１に入力され、第１シーケンス手段４１からの第１制御パルス信号によってオンオフ制御される第１スイッチ素子２１と、信号トランス２３と、信号振幅を増幅する増幅器２４とを介して、入力信号としてマルチプレクサ１２に絶縁伝送される。
【００３０】
このとき、マルチプレクサ１２には、Ｃｈ１〜８の各チャンネルの入力インタフェース回路１１から入力信号が入力される。
ここで、信号トランス２３の巻線に励磁されたエネルギーは、リセット回路２２で消費されているので、入力インタフェース回路１１から出力されてマルチプレクサ１２に入力される入力信号のバックスイングは、軽減されている。
【００３１】
次に、マルチプレクサ１２に入力されたＣｈ１〜８の入力信号から、１つのチャンネルの入力信号がマルチプレクサ１２によって選択され、ＡＤ変換器１３に出力される。ＡＤ変換器１３に入力された入力信号は、デジタル信号に変換されて制御回路１４に出力され、所定のタイミングでサンプリングされる。なお、制御回路１４は、第１シーケンス手段４１からの第１制御パルス信号がハイである期間において、ＡＤ変換器１３からのデジタル信号をサンプリングする。また、制御回路１４は、ＡＤ変換器１３に対して、所定のタイミングでデジタル信号を制御回路１４に出力するように命令を出してもよい。
【００３２】
図２は、図１に示したアナログ入力装置１０の各部における動作波形を示すタイミングチャートである。図２の縦軸は、温度センサ等から出力されたＣｈ１のアナログ信号、Ｃｈ１の入力インタフェース回路１１からの入力信号、Ｃｈ１の第１シーケンス手段４１からの第１制御パルス信号、Ｃｈ１の第２シーケンス手段４２からの第２制御パルス信号、Ｃｈ２の入力インタフェース回路１１からの入力信号、Ｃｈ２の第１シーケンス手段４１からの第１制御パルス信号、およびＣｈ２の第２シーケンス手段４２からの第２制御パルス信号を示している。また、図２の横軸は、時間を示している。
【００３３】
図２より、第１シーケンス手段４１からの第１制御パルス信号（Ｃｈ１）に応じて入力信号（Ｃｈ１）がパルス形状に変化している。また、第１制御パルス信号（Ｃｈ１）がローになった後に第２制御パルス信号（Ｃｈ１）がハイとなることにより、信号トランス２３の励磁エネルギーがリセット回路２２の抵抗素子３１で速やかに消費され、入力信号（Ｃｈ１）のバックスイングが軽減されていることが分かる。このとき、温度センサ等から出力されたアナログ信号（Ｃｈ１）の振幅レベルをＶｉｎとし、増幅器２４の利得をＧとすると、入力信号（Ｃｈ１）の振幅レベルＧ×Ｖｉｎが、センサのアナログ情報となる。
【００３４】
さらに、第１シーケンス手段４１からの第１制御パルス信号（Ｃｈ２）に応じて入力信号（Ｃｈ２）がパルス形状に変化している。また、第１制御パルス信号（Ｃｈ２）がローになった後に第２制御パルス信号（Ｃｈ２）がハイとなることにより、信号トランス２３の励磁エネルギーがリセット回路２２の抵抗素子３１で速やかに消費され、入力信号（Ｃｈ２）のバックスイングが軽減されていることが分かる。
【００３５】
また、各チャンネルの入力信号のバックスイングが軽減されることにより、各チャンネルの読み込み時間が短縮され、すなわちＣｈ１のサンプリングとＣｈ２のサンプリングとの時間差である読み込みサイクルが短縮されて、隣接チャンネルの入力処理へと高速に切り替わることが可能であることが分かる。
【００３６】
以上のように、実施の形態１によれば、シーケンス手段は、第１制御パルス信号を出力した後に、リセット回路の第２スイッチ素子に対して、信号トランスの巻線に励磁されたエネルギーを消費するための第２制御パルス信号を出力し、リセット回路は、第２制御パルス信号に応じて信号トランスの励磁エネルギーを消費する。
そのため、信号トランスの巻線に励磁されたエネルギーを速やかに消費させることにより、入力信号のバックスイングを軽減し、各チャンネルの読み込み時間を短縮して、高速化を実現することができる。
【符号の説明】
【００３７】
１０  アナログ入力装置、１１  入力インタフェース回路、１２  マルチプレクサ、１３  ＡＤ変換器、１４  制御回路、２１  第１スイッチ素子、２２  リセット回路、２３  信号トランス、２４  増幅器、２５  第１制御トランス、２６  第１バッファ、２７  第２制御トランス、２８  第２バッファ、３１  抵抗素子、３２  第２スイッチ素子、４１  第１シーケンス手段、４２  第２シーケンス手段。
【図１】
0005489835.tif 000002
【図２】
0005489835.tif 000003
【図３】
0005489835.tif 000004
【図４】
0005489835.tif 000005