(57)【特許請求の範囲】
【請求項１】
画素の一端部に配置され第１方向に沿って延在したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延在した第１ソース配線及び第２ソース配線と、前記第１ソース配線と前記第２ソース配線との略中間に位置し第２方向に沿って延在した帯状の第１主電極及び画素の一端部において前記第１ソース配線と前記第２ソース配線との間の前記ゲート配線を覆い第１方向に沿って延在した帯状の第１副電極を含む画素電極と、を備えた第１基板と、
前記第１ソース配線及び前記第２ソース配線の直上に配置され第２方向に沿って延在した帯状の第２主電極を含む対向電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備え、
第２方向に隣接する画素の画素電極に印加される電圧が逆極性となるライン反転駆動またはドット反転駆動が適用されたことを特徴とする液晶表示装置。
【請求項２】
第１方向に沿って延在したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延在した第１ソース配線及び第２ソース配線と、第１方向に沿って延在した帯状の第１主電極及び前記第１ソース配線と前記第２ソース配線との間の前記ゲート配線を覆い第１方向に沿って延在した帯状の第１副電極を含む画素電極と、画素の一端部に配置され前記画素電極と電気的に接続されるとともに第１方向に沿って延在した帯状の端部電極と、を備えた第１基板と、
前記第１主電極と前記第１副電極との略中間に位置し第１方向に沿って延在した帯状の第２主電極を含む対向電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備え、
第２方向に隣接する画素の画素電極に印加される電圧が逆極性となるライン反転駆動またはドット反転駆動が適用されたことを特徴とする液晶表示装置。
【請求項３】
前記ゲート配線及び前記第１副電極は、画素の略中央に配置されたことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
第１方向に沿って延在したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延在した第１ソース配線及び第２ソース配線と、第１方向及び第２方向に対して交差する斜め方向に沿って延在した帯状の第１主電極及び前記第１ソース配線と前記第２ソース配線との間の前記ゲート配線を覆い第１方向に沿って延在した帯状の第１副電極を含む画素電極と、を備えた第１基板と、
前記第１主電極と平行な斜め方向に沿って延在した帯状の第２主電極及び前記第１副電極の直上に配置され第１方向に沿って延在した第２副電極を含む対向電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備え、
前記ゲート配線、前記第１副電極、及び、前記第２副電極は、画素の略中央に配置されたことを特徴とする液晶表示装置。
【請求項５】
さらに、前記第１基板は、画素の他端部に配置され第１方向に沿って延在した補助容量線と、前記第１補助容量線の直上に配置され且つ前記画素電極と電気的に接続された容量部と、を備えたことを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記第１主電極と前記第２主電極との間に表示に寄与する透過部を形成することを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
【請求項７】
さらに、前記第１基板は前記画素電極を覆うとともに第１ラビング方向にラビング処理された第１配向膜を備え、前記第２基板は前記対向電極を覆うとともに第１ラビング方向と平行且つ逆向きの第２ラビング方向にラビング処理された第２配向膜を備え、
前記第１ラビング方向及び前記第２ラビング方向は、前記第１主電極及び前記第２主電極と斜めに交差する方向であることを特徴とする請求項１乃至６のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【特許文献２】特開平９−１６００４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１方向に沿って延在したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延在した第１ソース配線及び第２ソース配線と、前記第１ソース配線と前記第２ソース配線との略中間に位置し第２方向に沿って延在した帯状の第１主電極及び前記第１ソース配線と前記第２ソース配線との間の前記ゲート配線を覆い第１方向に沿って延在した帯状の第１副電極を含む画素電極と、を備えた第１基板と、
前記第１ソース配線及び前記第２ソース配線の直上に配置され第２方向に沿って延在した帯状の第２主電極を含む対向電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置が提供される。
【０００７】
本実施形態によれば、
第１方向に沿って延在したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延在した第１ソース配線及び第２ソース配線と、第１方向に沿って延在した帯状の第１主電極及び前記第１ソース配線と前記第２ソース配線との間の前記ゲート配線を覆い第１方向に沿って延在した帯状の第１副電極を含む画素電極と、を備えた第１基板と、
前記第１主電極と前記第１副電極との略中間に位置し第１方向に沿って延在した帯状の第２主電極を含む対向電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置が提供される。
【０００８】
本実施形態によれば、
第１方向に沿って延在したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延在した第１ソース配線及び第２ソース配線と、第１方向及び第２方向に対して交差する斜め方向に沿って延在した帯状の第１主電極及び前記第１ソース配線と前記第２ソース配線との間の前記ゲート配線を覆い第１方向に沿って延在した帯状の第１副電極を含む画素電極と、を備えた第１基板と、
前記第１主電極と平行な斜め方向に沿って延在した帯状の第２主電極及び前記第１副電極の直上に配置され第１方向に沿って延在した第２副電極を含む対向電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態における液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図３】図３は、図２に示した液晶表示パネルの画素を対向基板の側から見たときのアレイ基板の構造を概略的に示す平面図である。
【図４】図４は、図２に示した液晶表示パネルの対向基板における画素の構造を概略的に示す平面図である。
【図５】図５は、図２に示した液晶表示パネルの断面構造を概略的に示す図である。
【図６】図６は、第２構成例における液晶表示パネルの画素を対向基板の側から見たときのアレイ基板の構造を概略的に示す平面図である。
【図７】図７は、第２構成例における液晶表示パネルの対向基板における画素の構造を概略的に示す平面図である。
【図８】図８は、第３構成例における液晶表示パネルの画素を対向基板の側から見たときのアレイ基板の構造を概略的に示す平面図である。
【図９】図９は、第３構成例における液晶表示パネルの対向基板における画素の構造を概略的に示す平面図である。
【図１０】図１０は、本実施形態の変形例における液晶表示パネルの画素を対向基板の側から見たときのアレイ基板の構造を概略的に示す平面図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本実施形態における液晶表示装置の構成を模式的に示す図である。
【００１２】
すなわち、液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３、液晶表示パネルＬＰＮを照明するバックライト４などを備えている。
【００１３】
液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１４】
バックライト４は、図示した例では、アレイ基板ＡＲの背面側に配置されている。このようなバックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００１５】
図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１６】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに沿ってそれぞれ延在している。また、ゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに直交する第２方向Ｙに沿って交互に並列配置されている。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差する第２方向Ｙに沿ってそれぞれ延在している。また、ソース配線Ｓは、第１方向Ｘに沿って並列配置されている。つまり、ゲート配線Ｇ及び補助容量線Ｃと、ソース配線Ｓとは、略直交している。
【００１７】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１８】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、対向電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。
【００１９】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で対向電極ＣＥが対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと対向電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと対向電極ＣＥとの間に形成される電界は、アレイ基板ＡＲの主面あるいは対向基板ＣＴの主面にほぼ平行な横電界（あるいは、基板主面に対してわずかに傾いた斜め電界）である。
【００２０】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個のスイッチング素子ＳＷが形成されている。
【００２１】
画素電極ＰＥは、スイッチング素子ＳＷに電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個の画素電極ＰＥが形成されている。対向電極ＣＥは、例えばコモン電位であり、液晶層ＬＱを介して複数の画素電極ＰＥに対して共通に配置されている。この対向電極ＣＥは、図示しない導電部材を介して、アレイ基板ＡＲに形成された給電部ＶＳと電気的に接続されている。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００２２】
以下に、本実施形態の第1構成例について説明する。
【００２３】
図３は、図２に示した液晶表示パネルＬＰＮの画素ＰＸを対向基板ＣＴの側から見たときのアレイ基板ＡＲの構造を概略的に示す平面図である。
【００２４】
ゲート配線Ｇ１、補助容量線Ｃ１及びＣ２は、それぞれ第１方向Ｘに沿って延在している。ソース配線Ｓ１及びＳ２は、画素電極ＰＥを挟む両側に位置し、それぞれ第２方向Ｙに沿って延在している。ゲート配線Ｇ１は、補助容量線Ｃ１と補助容量線Ｃ２との間に位置し、補助容量線Ｃ２に近接している。
【００２５】
図示した例では、画素ＰＸは、図中の破線で示したように、補助容量線Ｃ１及びゲート配線Ｇ１とソース配線Ｓ１及びＳ２とが成すマス目の領域に相当し、第１方向Ｘに沿った長さよりも第２方向Ｙに沿った長さの方が長い長方形状である。ゲート配線Ｇ１は画素ＰＸの一端部に配置され、補助容量線Ｃ１は画素ＰＸの他端部に配置されている。ソース配線Ｓ１と画素電極ＰＥとの間、及び、ソース配線Ｓ２と画素電極ＰＥとの間には、略長方形状の開口部が形成される。
【００２６】
画素電極ＰＥは、図示を省略したスイッチング素子に電気的に接続されている。この画素電極ＰＥは、第１主電極ＰＡ、第１副電極ＰＢ、及び、容量部ＰＣを含んでいる。なお、図示した例では、一画素ＰＸに配置された画素電極ＰＥのみが図示されているが、図示を省略した他の画素についても同一形状の画素電極が配置されている。
【００２７】
すなわち、第１主電極ＰＡは、第２方向Ｙに沿って直線的に延在した帯状に形成されている。この第１主電極ＰＡは、ソース配線Ｓ１とソース配線Ｓ２との間の略中間に位置している。また、この第１主電極ＰＡは、補助容量線Ｃ１からゲート配線Ｇ１まで延在している。
【００２８】
第１副電極ＰＢは、第１方向Ｘに沿って直線的に延在した帯状に形成されている。この第１副電極ＰＢは、画素ＰＸの一端部に配置され、ソース配線Ｓ１とソース配線Ｓ２との間のゲート配線Ｇ１を覆っている。また、この第１副電極ＰＢは、第１主電極ＰＡの一端部に接続されている。
【００２９】
図示した例では、第１副電極ＰＢの端部は、それぞれソース配線Ｓ１のエッジ上及びソース配線Ｓ２のエッジ上に位置しているが、それぞれソース配線Ｓ１及びソース配線Ｓ２の上まで延在していても良い。つまり、第１副電極ＰＢの第１方向Ｘに沿った長さは、ソース配線Ｓ１とソース配線Ｓ２との間のゲート配線Ｇ１の第１方向Ｘに沿った長さと同等以上である。また、第１副電極ＰＢの第２方向Ｙに沿った幅は、ゲート配線Ｇ１の第２方向Ｙに沿った幅と同等以上である。つまり、ソース配線Ｓ１とソース配線Ｓ２との間において、ゲート配線Ｇ１は、第１副電極ＰＢから露出していない。
【００３０】
容量部ＰＣは、第１方向Ｘに沿って直線的に延在した帯状に形成されている。この容量部ＰＣは、画素ＰＸの他端部に配置され、補助容量線Ｃ１の直上に配置されている。また、この容量部ＰＣは、第１主電極ＰＡの他端部に電気的に接続されている。なお、この容量部ＰＣは、図示したように、画素電極ＰＥの一部（つまり、第１主電極ＰＡなどと同一材料により一体的に形成されている）であっても良いが、画素電極ＰＥに電気的に接続された他の部材、例えば、スイッチング素子の半導体層やソース配線と同一部材によって形成されても良い。このような容量部ＰＣの第１方向Ｘに沿った長さは、ソース配線Ｓ１とソース配線Ｓ２との間の補助容量線Ｃ１の第１方向Ｘに沿った長さと同等以下である。
【００３１】
この容量部ＰＣは、補助容量線Ｃ１の上方に延在した図示しないスイッチング素子のドレイン電極と電気的に接続されている。これにより、画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続される。また、画素電極ＰＥと補助容量線Ｃ１との間に保持容量Ｃｓが形成される。
【００３２】
なお、図中のＲＢ１は、アレイ基板ＡＲの表面に配置された第１配向膜の第１ラビング方向を示し、また、図中のＲＢ２は、図示しない対向基板の表面に配置された第２配向膜の第２ラビング方向を示している。これらの第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２は、互いに平行且つ逆向きである。また、これらの第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２は、第２方向Ｙに対して数°程度わずかに傾いた方向であり、例えば、第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２と第２方向Ｙとのなす角度は７°である。
【００３３】
図４は、図２に示した液晶表示パネルＬＰＮの対向基板ＣＴにおける画素ＰＸの構造を概略的に示す平面図である。
【００３４】
対向電極ＣＥは、第２主電極ＣＡ１及びＣＡ２を含んでいる。これらの第２主電極ＣＡ１及びＣＡ２は、第２方向Ｙに沿って直線的に延在した帯状に形成されている。第２主電極ＣＡ１は、ソース配線Ｓ１の直上に配置されている。第２主電極ＣＡ２は、ソース配線Ｓ２の直上に配置されている。図示したように、これらのソース配線Ｓ１の直上の第２主電極ＣＡ１及びソース配線Ｓ２の直上の第２主電極ＣＡ２と、画素電極ＰＥの第１主電極ＰＡとは、重なることはなく、第１方向Ｘに沿って一定の間隔を置いて交互に並んでいる。つまり、第１主電極ＰＡと第２主電極ＣＡ１及びＣＡ２との第１方向Ｘに沿った間隔は、略一定である。画素ＰＸのうち、主として表示に寄与する透過部は、第１主電極ＰＡと第２主電極ＣＡ１及びＣＡ２との間にそれぞれ形成される。
【００３５】
図５は、図２に示した液晶表示パネルＬＰＮの断面構造を概略的に示す図である。なお、図５の（ａ）はスイッチング素子ＳＷを含む断面図であり、図５の（ｂ）は画素電極ＰＥの第１主電極ＰＡを含む第１方向Ｘに沿った断面図であり、図５の（ｃ）は画素電極ＰＥの第１副電極ＰＢを含む第１方向Ｘに沿った断面図である。
【００３６】
すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内面（すなわち、対向基板ＣＴに対向する面）にスイッチング素子ＳＷを備えている。ここに示したスイッチング素子ＳＷは、トップゲート型の薄膜トランジスタである。
【００３７】
スイッチング素子ＳＷは、半導体層ＳＣを備えている。この半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。スイッチング素子ＳＷの半導体層ＳＣは、第１絶縁基板１０の上に形成されている。半導体層ＳＣは、チャネル領域ＳＣＣを挟んだ両側にそれぞれソース領域ＳＣＳ及びドレイン領域ＳＣＤを有している。なお、第１絶縁基板１０と半導体層ＳＣとの間には、絶縁膜であるアンダーコート層が介在していても良い。半導体層ＳＣは、ゲート絶縁膜１１によって覆われている。また、ゲート絶縁膜１１は、第１絶縁基板１０の上にも配置されている。
【００３８】
ゲート電極ＷＧは、ゲート絶縁膜１１の上に形成され、半導体層ＳＣのチャネル領域ＳＣＣの上方に位置している。ゲート配線Ｇ１も、ゲート絶縁膜１１の上に形成されている。ゲート電極ＷＧは、ゲート配線Ｇ１と電気的に接続されている。なお、このゲート電極ＷＧは、ゲート配線Ｇ１の一部であってもよい。
【００３９】
これらのゲート電極ＷＧ及びゲート配線Ｇ１は、図示しない補助容量線Ｃ１などとともに同一材料を用いて同一工程で形成可能である。ゲート電極ＷＧ及びゲート配線Ｇ１は、第１層間絶縁膜１２によって覆われている。また、この第１層間絶縁膜１２は、ゲート絶縁膜１１の上にも配置されている。
【００４０】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第１層間絶縁膜１２の上に形成されている。ソース電極ＷＳは、ソース配線Ｓ１の一部であっても良い。また、この図においては、第１層間絶縁膜１２の上に形成されたソース配線Ｓ２も図示されている。これらのソース電極ＷＳ、ドレイン電極ＷＤ、ソース配線Ｓ１及びＳ２は、同一材料を用いて同一工程で形成可能である。
【００４１】
ソース電極ＷＳは、ゲート絶縁膜１１及び第１層間絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣのソース領域ＳＣＳにコンタクトしている。ドレイン電極ＷＤは、ゲート絶縁膜１１及び第１層間絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣのドレイン領域ＳＣＤにコンタクトしている。これらのゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤは、例えば、モリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
【００４２】
このような構成のスイッチング素子ＳＷは、第２層間絶縁膜１３によって覆われている。つまり、ソース電極ＷＳ、ドレイン電極ＷＤ、ソース配線Ｓ１及びＳ２は、第２層間絶縁膜１３によって覆われている。また、この第２層間絶縁膜１３は、第１層間絶縁膜１２の上にも配置されている。
【００４３】
画素電極ＰＥは、第２層間絶縁膜１３の上に形成さている。この画素電極ＰＥは、第２層間絶縁膜１３を貫通するコンタクトホールを介してドレイン電極ＷＤに接続されている。このような画素電極ＰＥは、光透過性を有する導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。
【００４４】
画素電極ＰＥの第１主電極ＰＡは、第２層間絶縁膜１３上において、ソース配線Ｓ１の直上の位置ｐ１とソース配線Ｓ２の直上の位置ｐ２との略中間に位置している。画素電極ＰＥの第１副電極ＰＢは、第２層間絶縁膜１３上において、位置ｐ１から位置ｐ２にわたりゲート配線Ｇ１の直上に位置している。
【００４５】
画素電極ＰＥは、第１配向膜１４によって覆われている。この第１配向膜１４は、第２層間絶縁膜１３の上にも配置され、アレイ基板ＡＲの液晶層ＬＱに接する面に設けられている。この第１配向膜１４は、水平配向性を示す材料によって形成されており、上述したような第１ラビング方向ＲＢ１にラビング処理されている。
【００４６】
一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０の内面（すなわち、アレイ基板ＡＲに対向する面）に、カラーフィルタ層２１、対向電極ＣＥなどを備えている。
【００４７】
カラーフィルタ層２１は、第２絶縁基板２０の上に形成されている。このカラーフィルタ層２１は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。詳述しないが、赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。
【００４８】
対向電極ＣＥは、カラーフィルタ層２１の上に形成されている。この対向電極ＣＥは、画素電極ＰＥとの間に横電界を形成するように配置された第２主電極ＣＡ１及びＣＡ２を含んでいる。第２主電極ＣＡ１及びＣＡ２は、それぞれソース配線Ｓ１及びソース配線Ｓ２の直上に位置している。このような対向電極ＣＥは、画素電極ＰＥと同様に、ＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。
【００４９】
対向電極ＣＥの表面は、第２配向膜２２によって覆われている。この第２配向膜２２は、カラーフィルタ層２１の上にも配置され、対向基板ＣＴの液晶層ＬＱに接する面に設けられている。この第２配向膜２２は、第１配向膜１４と同様に水平配向性を示す材料によって形成されており、上述したような第２ラビング方向ＲＢ２にラビング処理されている。
【００５０】
なお、この対向基板ＣＴにおいて、カラーフィルタ層２１と対向電極ＣＥ及び第２配向膜２２との間には、カラーフィルタ層２１の表面の凹凸を平坦化するオーバーコート層が配置されていても良い。
【００５１】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜１４及び第２配向膜２２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜１４と対向基板ＣＴの第２配向膜２２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のギャップ、例えば３〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。液晶層ＬＱは、上述したセルギャップに封入されている。すなわち、液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に保持されたポジ型の液晶材料によって構成されている。
【００５２】
液晶表示パネルＬＰＮの一方の外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面には、第１偏光板ＰＬ１が接着剤などにより貼付されている。また、液晶表示パネルＬＰＮの他方の外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面には、第２偏光板ＰＬ２が接着剤などにより貼付されている。
【００５３】
本実施形態においては、第１偏光板ＰＬ１の吸収軸と、第２偏光板ＰＬ２の吸収軸とが直交する位置関係にあり、ノーマリーブラックモードを実現している。
【００５４】
すなわち、画素電極ＰＥと対向電極ＣＥとの間に電位差が形成されていない無電界時には、液晶層ＬＱの液晶分子は、第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２に平行な方向に配向している。この状態では、バックライト４からのバックライト光が第２偏光板ＰＬ２を透過しないため、画素ＰＸにおいて黒が表示される。
【００５５】
一方、画素電極ＰＥと対向電極ＣＥとの間に電位差が形成された状態では、液晶分子は、その長軸が電界の向きと略平行となるように配向する。例えば、第１主電極ＰＡと第２主電極ＣＡ１及びＣＡ２との間に横電界が形成された状態では、液晶分子は、この電界に沿って配向する。このため、第１主電極ＰＡと第２主電極ＣＡ１及びＣＡ２との間に形成された透過部では、バックライト４からのバックライトが透過し、画素ＰＸにおいて白が表示される。このときの各透過部における液晶分子の主な配向方向は、図４中の矢印Ｄ１または矢印Ｄ２で示した第１方向Ｘに略平行な方向である。つまり、各画素ＰＸにおいて、画素電極ＰＥと対向電極ＣＥとの間に電界が形成された状態では、２分割配向されている。
【００５６】
なお、このとき、第１主電極ＰＡ付近及び第２主電極ＣＡ１及びＣＡ２付近では、横電界がほとんど形成されない（あるいは、液晶分子を駆動するのに十分な電界が形成されない）ため、液晶分子は、無電界時と同様に、第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２からほとんど動かない。このため、第１主電極ＰＡ及び第２主電極ＣＡ１及びＣＡ２は、光透過性の導電材料によって形成されているが、これらの領域ではバックライト光が透過せず、表示に寄与しない（黒）。
【００５７】
また、第１副電極ＰＢと第２主電極ＣＡ１及びＣＡ２との間には電界が形成されるが、第１副電極ＰＢの両端部付近と第２主電極ＣＡ１及びＣＡ２との間に縦電界が形成されるため、液晶分子は、立ち上がるように配向する。また、第２副電極ＰＢの中央部付近では、液晶分子を駆動するのに十分な横電界が形成されない。このため、第１副電極ＰＢ付近の領域では、バックライト光が透過せず、表示に寄与しない。
【００５８】
本実施形態の第１構成例によれば、ゲート配線Ｇ１の直上には、第１副電極ＰＢが配置されているため、ゲート配線Ｇ１からの電界が第２副電極ＰＢによって遮蔽される。このため、ゲート配線Ｇ１から液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生を抑制することが可能となる。したがって、表示品位の良好な液晶表示装置を提供することができる。
【００５９】
本実施形態において、ライン反転駆動またはドット反転駆動が適用された場合には、対向電極ＣＥの電位に対して図３に示した一画素ＰＸの画素電極ＰＥに印加される電圧の極性と、この画素ＰＸの第２方向Ｙに隣接する画素の画素電極に印加される電圧の極性とは互いに逆極性となる（つまり、隣接する行間で液晶駆動電圧の極性が反転している）。
【００６０】
このとき、第２方向Ｙに隣接する画素間において、一方の液晶駆動電圧が正極性であって、他方の液晶駆動電圧が負極性である場合、これらの画素間に強い横電界が形成される。例えば、対向電極ＣＥの電位を０Ｖとし、一方の画素の画素電極に印加される電圧が＋５Ｖであり、他方の画素の画素電極に印加される電圧が−５Ｖである場合、これらの画素電極間の電位差によって強い横電界が形成される。このような横電界の方位は、第２方向Ｙに沿っており、本来、画素ＰＸ内の液晶分子を駆動するのに必要な第１主電極ＰＡと第２主電極ＣＡ１及びＣＡ２との間の横電界の方位（第１方向Ｘ）とは異なる。このような不所望な横電界の影響により、画素間の境界付近の液晶分子の一部は表示に寄与しない方位に配向し（暗線の発生）、透過率の低下を招く恐れがある。
【００６１】
本実施形態の第１構成例では、第１副電極ＰＢが画素ＰＸの一端部つまり第２方向Ｙに隣接する画素間の境界付近に配置されている。この第１副電極ＰＢと第２主電極ＣＡ１及びＣＡ２との間に形成される電界は、第２方向Ｙに隣接する画素間での不所望な電界の発生を抑制する。このため、画素間の境界付近においても、第１副電極ＰＢ上では上述した通り表示に寄与しないものの、第１副電極ＰＢの周辺領域では、第２方向Ｙに隣接する画素間での電界の影響を受けず、表示に寄与するため、暗線の発生を抑制することができる。したがって、画素電極ＰＥが第１副電極ＰＢを有していない場合と比較して、透過率を向上することが可能となる。
【００６２】
なお、画素電極ＰＥと対向電極ＣＥとの間に電位差が形成された状態であっても、第１主電極ＰＡや第２主電極ＣＡ１及びＣＡ２に重なる領域の液晶分子は、表示に寄与する方位に配向しない場合が多い。このため、画素電極ＰＥ及び対向電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀などの導電材料を用いて形成しても良い。
【００６３】
また、第２主電極ＣＡ１及びＣＡ２は、それぞれソース配線Ｓ１及びソース配線Ｓ２の上方（つまりソース配線Ｓ１及びＳ２と向かい合う位置）に配置されている。ソース配線Ｓは、元々遮光性の導電材料によって形成されているため、第２主電極ＣＡ１及びＣＡ２に重なる領域の液晶分子が表示に寄与しない方位に配向したとしても、画素ＰＸの透過率にはほとんど影響を与えない。むしろ、第２主電極ＣＡ１及びＣＡ２がソース配線Ｓ１及びソース配線Ｓ２よりも第１主電極ＰＡ側に配置された場合と比較すると、画素ＰＸの透過率は向上する。
【００６４】
また、第２主電極ＣＡ１及びＣＡ２をソース配線Ｓ１及びソース配線Ｓ２の上方に配置することによって、第１主電極ＰＡと第２主電極ＣＡ１及びＣＡ２との間の距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持される。
【００６５】
なお、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、第１主電極ＰＡを挟んだ両側の第２主電極ＣＡ１及びＣＡ２との距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に影響を及ぼさない。
【００６６】
次に、本実施形態の第２構成例について説明する。この第２構成例は、第１構成例と比較して、画素電極ＰＥ及び対向電極ＣＥの形状が異なる点で相違している。なお、この第２構成例において、第１構成例と同一の構成については同一の参照符号を付して詳細な説明を省略する。
【００６７】
図６は、第２構成例における液晶表示パネルＬＰＮの画素ＰＸを対向基板ＣＴの側から見たときのアレイ基板ＡＲの構造を概略的に示す平面図である。
【００６８】
ゲート配線Ｇ１及び補助容量線Ｃ１は、それぞれ第１方向Ｘに沿って延在している。ソース配線Ｓ１及びＳ２は、それぞれ第２方向Ｙに沿って延在している。図示した例では、ゲート配線Ｇ１は画素ＰＸの略中央に配置され、補助容量線Ｃ１は画素ＰＸの他端部に配置されている。
【００６９】
画素電極ＰＥは、櫛歯電極として、第１主電極ＰＡ１及びＰＡ２、第１副電極ＰＢ、容量部ＰＣ、及び、端部電極ＰＤを含んでいる。なお、図示した例では、第１主電極は２本であるが、１本であっても良いし、３本以上であっても良く、画素電極ＰＥの形状は図示した例に限らない。
【００７０】
容量部ＰＣ、第１主電極ＰＡ１、第１副電極ＰＢ、第１主電極ＰＡ２、及び、端部電極ＰＤは、この順に第２方向Ｙに沿って略等間隔に並んでおり、また、互いに略平行である。これらの第１主電極ＰＡ１及びＰＡ２、第１副電極ＰＢ、容量部ＰＣ、及び、端部電極ＰＤは、一体的に形成されており、図示した例のように、例えば、ソース配線Ｓ２の上で互いに電気的に接続されている。
【００７１】
以下に、各櫛歯電極についてより具体的に説明する。
【００７２】
すなわち、第１主電極ＰＡ１及びＰＡ２は、それぞれ第１方向Ｘに沿って直線的に延在した帯状に形成されている。これらの第１主電極ＰＡ１及びＰＡ２は、ソース配線Ｓ１とソース配線Ｓ２との間に亘って延在している。第１主電極ＰＡ１は、第１副電極ＰＢと容量部ＰＣとの間の略中間に位置している。第２主電極ＰＡ２は、第１副電極ＰＢと端部電極ＰＤとの間の略中間に位置している。
【００７３】
第１副電極ＰＢは、第１方向Ｘに沿って直線的に延在した帯状に形成されている。この第１副電極ＰＢは、画素ＰＸの略中央部に配置され、第１主電極ＰＡ１と第１主電極ＰＡ２との間の略中間に位置している。この第１副電極ＰＢは、ソース配線Ｓ１とソース配線Ｓ２との間のゲート配線Ｇ１を覆っている。
【００７４】
このような第１副電極ＰＢの第１方向Ｘに沿った長さは、ソース配線Ｓ１とソース配線Ｓ２との間のゲート配線Ｇ１の第１方向Ｘに沿った長さと同等以上である。また、第１副電極ＰＢの第２方向Ｙに沿った幅は、ゲート配線Ｇ１の第２方向Ｙに沿った幅と同等以上である。このため、ソース配線Ｓ１とソース配線Ｓ２との間において、ゲート配線Ｇ１は、第１副電極ＰＢから露出していない。
【００７５】
容量部ＰＣは、第１方向Ｘに沿って直線的に延在した帯状に形成されている。この容量部ＰＣは、画素ＰＸの他端部に配置され、補助容量線Ｃ１の直上に配置されている。端部電極ＰＤは、第１方向Ｘに沿って直線的に延在した帯状に形成されている。この端部電極ＰＤは、画素ＰＸの一端部に配置されている。
【００７６】
なお、第１配向膜の第１ラビング方向ＲＢ１及び第２配向膜の第２ラビング方向ＲＢ２は、第１構成例と同様に、互いに平行且つ逆向きである。これらの第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２は、第１方向Ｘに対して数°程度わずかに傾いた方向であり、例えば、第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２と第１方向Ｘとのなす角度は７°である。
【００７７】
図７は、第２構成例における液晶表示パネルＬＰＮの対向基板ＣＴにおける画素ＰＸの構造を概略的に示す平面図である。
【００７８】
対向電極ＣＥは、複数の第２主電極ＣＡ１乃至ＣＡ４を含んでいる。なお、図示した例では、第２主電極の本数は４本であるが、画素電極ＰＥの形状に合わせて適宜変更可能である。これらの第２主電極ＣＡ１乃至ＣＡ４は、第２方向Ｙに沿って略等間隔に並んでおり、また、互いに略平行である。
【００７９】
このような第２主電極ＣＡ１乃至ＣＡ４は、第１方向Ｘに沿って直線的に延在した帯状に形成されている。つまり、第２主電極ＣＡ１乃至ＣＡ４は、画素電極ＰＥの各櫛歯電極（すなわち、第１主電極ＰＡ１及びＰＡ２、第１副電極ＰＢ、容量部ＰＣ、及び、端部電極ＰＤ）と略平行である。また、これらの第２主電極ＣＡ１乃至ＣＡ４は、画素電極ＰＥの各櫛歯電極と重なることはなく、第２方向Ｙに沿って各櫛歯電極と略一定の間隔を置いて交互に並んでいる。
【００８０】
すなわち、第２主電極ＣＡ１は、容量部ＰＣと第１主電極ＰＡ１との間の略中間の位置している。第２主電極ＣＡ２は、第１主電極ＰＡ１と第１副電極ＰＢとの間の略中間の位置している。第２主電極ＣＡ３は、第１副電極ＰＢと第１主電極ＰＡ２との間の略中間の位置している。第２主電極ＣＡ４は、第１主電極ＰＡ２と端部電極ＰＤとの間の略中間の位置している。
【００８１】
このような画素ＰＸのうち、主として表示に寄与する透過部は、画素電極ＰＥの各櫛歯電極と第２主電極ＣＡ１乃至ＣＡ４との間に形成される。画素電極ＰＥと対向電極ＣＥとの間に電界が形成された状態では、各透過部における液晶分子の主な配向方向は、図中の矢印Ｄ１または矢印Ｄ２で示した第２方向Ｙに略平行な方向である。つまり、各画素ＰＸにおいて、２分割配向されている。
【００８２】
本実施形態の第２構成例によれば、第１構成例と同様に、ゲート配線Ｇ１の直上には、第１副電極ＰＢが配置されているため、ゲート配線Ｇ１からの電界が第２副電極ＰＢによって遮蔽される。このため、ゲート配線Ｇ１から液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生を抑制することが可能となる。したがって、表示品位の良好な液晶表示装置を提供することができる。
【００８３】
また、この第２構成例において、ライン反転駆動またはドット反転駆動が適用された場合でも、端部電極ＰＤが画素ＰＸの一端部つまり第２方向Ｙに隣接する画素間の境界付近に配置されている。この端部電極ＰＤと第２主電極ＣＡ４との間に形成される電界は、第２方向Ｙに隣接する画素間での不所望な電界の発生を抑制する。このため、画素間の境界付近においても、第２方向Ｙに隣接する画素間での電界の影響を受けず、暗線の発生を抑制することができる。したがって、画素電極ＰＥが端部電極ＰＤを有していない場合と比較して、透過率を向上することが可能となる。
【００８４】
次に、本実施形態の第３構成例について説明する。この第３構成例は、第１構成例及び第２構成例と比較して、画素電極ＰＥ及び対向電極ＣＥの形状が異なる点で相違している。なお、この第３構成例において、第１構成例と同一の構成については同一の参照符号を付して詳細な説明を省略する。
【００８５】
図８は、第３構成例における液晶表示パネルＬＰＮの画素ＰＸを対向基板ＣＴの側から見たときのアレイ基板ＡＲの構造を概略的に示す平面図である。
【００８６】
ゲート配線Ｇ１及び補助容量線Ｃ１は、それぞれ第１方向Ｘに沿って延在している。ソース配線Ｓ１及びＳ２は、それぞれ第２方向Ｙに沿って延在している。図示した例では、ゲート配線Ｇ１は画素ＰＸの略中央に配置され、補助容量線Ｃ１は画素ＰＸの他端部に配置されている。
【００８７】
画素電極ＰＥは、第１主電極ＰＡ１乃至ＰＡ６、第１副電極ＰＢ、及び、容量部ＰＣを含んでいる。なお、図示した例では、第１主電極の本数は６本であるが、この例に限らない。これらの第１主電極ＰＡ１乃至ＰＡ６、第１副電極ＰＢ、及び、容量部ＰＣは、一体的に形成されており、図示した例のように、例えば、ソース配線Ｓ１の上で互いに電気的に接続されている。
【００８８】
第１主電極ＰＡ１乃至ＰＡ６は、それぞれ第１方向Ｘ及び第２方向Ｙに対して交差する斜め方向に沿って直線的に延在した帯状に形成されている。第１主電極ＰＡ１乃至ＰＡ３は、第１副電極ＰＢと容量部ＰＣとの間における画素ＰＸの上側半分に配置され、略等間隔に並んでおり、互いに略平行である。第１主電極ＰＡ４乃至ＰＡ５は、画素ＰＸの下側半分に配置され、略等間隔に並んでおり、互いに略平行である。
【００８９】
これらの第１主電極ＰＡ１乃至ＰＡ３が延在する方向と、第１主電極ＰＡ４乃至ＰＡ５が延在する方向とは平行ではない。また、第１主電極ＰＡ１乃至ＰＡ３のそれぞれは、画素ＰＸの略中央に配置された第１副電極ＰＢを挟んで、第１主電極ＰＡ４乃至ＰＡ５のそれぞれと略線対称である。
【００９０】
第１副電極ＰＢは、第１方向Ｘに沿って直線的に延在した帯状に形成されている。この第１副電極ＰＢは、画素ＰＸの略中央部に配置され、ソース配線Ｓ１とソース配線Ｓ２との間のゲート配線Ｇ１を覆っている。このような第１副電極ＰＢの第１方向Ｘに沿った長さは、ソース配線Ｓ１とソース配線Ｓ２との間のゲート配線Ｇ１の第１方向Ｘに沿った長さと同等以上である。また、第１副電極ＰＢの第２方向Ｙに沿った幅は、ゲート配線Ｇ１の第２方向Ｙに沿った幅と同等以上である。このため、ソース配線Ｓ１とソース配線Ｓ２との間において、ゲート配線Ｇ１は、第１副電極ＰＢから露出していない。
【００９１】
容量部ＰＣは、第１方向Ｘに沿って直線的に延在した帯状に形成されている。この容量部ＰＣは、画素ＰＸの他端部に配置され、補助容量線Ｃ１の直上に配置されている。
【００９２】
なお、第１配向膜の第１ラビング方向ＲＢ１及び第２配向膜の第２ラビング方向ＲＢ２は、第１構成例と同様に、互いに平行且つ逆向きである。これらの第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２は、第１方向と略平行な方向である。
【００９３】
図９は、第３構成例における液晶表示パネルＬＰＮの対向基板ＣＴにおける画素ＰＸの構造を概略的に示す平面図である。
【００９４】
対向電極ＣＥは、複数の第２主電極ＣＡ１乃至ＣＡ４、及び、第１副電極ＣＢを含んでいる。なお、図示した例では、第２主電極の本数は４本であるが、画素電極ＰＥの形状に合わせて適宜変更可能である。これらの第２主電極ＣＡ１乃至ＣＡ４、及び、第２副電極ＣＢは、一体的に形成されており、互いに電気的に接続されている。
【００９５】
これらの第２主電極ＣＡ１乃至ＣＡ４は、それぞれ第１方向Ｘ及び第２方向Ｙに対して交差する斜め方向に沿って直線的に延在した帯状に形成されている。第２主電極ＣＡ１及びＣＡ２が延在する方向と、第２主電極ＣＡ３及びＣＡ４が延在する方向とは平行ではない。また、第２主電極ＣＡ１及びＣＡ２のそれぞれは、画素ＰＸの略中央に配置された第２副電極ＣＢを挟んで、第２主電極ＣＡ３及びＣＡ４のそれぞれと略線対称である。
【００９６】
第２主電極ＣＡ１及びＣＡ２は、画素ＰＸの上側半分に配置され、略等間隔に並んでおり、互いに略平行である。また、これらの第２主電極ＣＡ１及びＣＡ２は、第１主電極ＰＡ１乃至ＰＡ３と略平行である。また、これらの第２主電極ＣＡ１及びＣＡ２は、第１主電極ＰＡ１乃至ＰＡ３と重なることはなく、略一定の間隔を置いて交互に並んでいる。すなわち、第２主電極ＣＡ１は、第１主電極ＰＡ１と第１主電極ＰＡ２との間の略中間の位置している。第２主電極ＣＡ２は、第１主電極ＰＡ２と第１主電極ＰＡ３との間の略中間の位置している。
【００９７】
第２主電極ＣＡ３及びＣＡ４は、画素ＰＸの下側半分に配置され、略等間隔に並んでおり、互いに略平行である。また、これらの第２主電極ＣＡ３及びＣＡは、第１主電極ＰＡ４乃至ＰＡ６と略平行である。また、これらの第２主電極ＣＡ３及びＣＡ４は、第１主電極ＰＡ４乃至ＰＡ６と重なることはなく、略一定の間隔を置いて交互に並んでいる。すなわち、第２主電極ＣＡ３は、第１主電極ＰＡ４と第１主電極ＰＡ５との間の略中間の位置している。第２主電極ＣＡ４は、第１主電極ＰＡ５と第１主電極ＰＡ６との間の略中間の位置している。
【００９８】
第２副電極ＣＢは、第１方向Ｘに沿って直線的に延在した帯状に形成されている。この第２副電極ＣＢは、画素ＰＸの略中央部に配置され、第１副電極ＰＢの直上に延在している。
【００９９】
このような画素ＰＸのうち、主として表示に寄与する透過部は、画素電極ＰＥの第１主電極ＰＡ１乃至ＰＡ６と第２主電極ＣＡ１乃至ＣＡ４との間に形成される。画素電極ＰＥと対向電極ＣＥとの間に電界が形成された状態では、各透過部における液晶分子の主な配向方向は、図中の矢印Ｄ１乃至Ｄ４のいずれかで示した方向である。つまり、各画素ＰＸにおいて、４分割配向されている。
【０１００】
本実施形態の第３構成例によれば、第１構成例と同様に、ゲート配線Ｇ１の直上には、第１副電極ＰＢが配置されているため、ゲート配線Ｇ１からの電界が第２副電極ＰＢによって遮蔽される。このため、ゲート配線Ｇ１から液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生を抑制することが可能となる。したがって、表示品位の良好な液晶表示装置を提供することができる。
【０１０１】
また、この第３構成例によれば、１画素ＰＸにおいては、液晶分子の配向方向が異なる４つの領域が形成され、しかも、各領域の占める割合が略同等である。このため、それぞれの領域が光学的に補償し合い、広い視野角範囲に亘って均一な表示を実現することが可能となる。
【０１０２】
また、この第３構成例によれば、画素電極ＰＥの第１副電極ＰＢと、対向電極ＣＥの第２副電極ＣＢとが平行に且つ液晶層ＬＱを介して重なるように配置されているため、画素電極ＰＥと対向電極ＣＥとの間に電位差が形成された際には、これらの間に縦電界が形成される。このような縦電界は、画素ＰＸの上側半分と下側半分とを仕切り、液晶分子を基板に対して略垂直に配向させる。
【０１０３】
このような縦電界の作用により、画素ＰＸの上側半分において矢印Ｄ１または矢印Ｄ２の方向に液晶分子を配向させた状態を保持できるとともに、画素ＰＸの下側半分において矢印Ｄ３または矢印Ｄ４の方向に液晶分子を配向させた状態を保持することが可能となる。このため、１画素ＰＸにおいて、液晶分子の配向が異なる４つの領域のそれぞれの占める割合も略同等に維持することが可能となる。これにより、液晶表示パネルＬＰＮに対して押圧するような応力が加わったとしても、１画素ＰＸ内において液晶分子の配向乱れの発生が抑制でき、瞬時に元の配向状態に復帰することが可能となる。
【０１０４】
以下に、実施例１及び２と、比較例１及び２についてそれぞれ説明する。
【０１０５】
≪実施例１≫
この実施例１に係る画素ＰＸの構造は、上記の第１構成例に相当する。
【０１０６】
すなわち、アレイ基板ＡＲに形成された画素電極ＰＥは、隣接する２本のソース配線Ｓ１とソース配線Ｓ２との間の中央部に形成した第１主電極ＰＡ１と、第１主電極ＰＡの一端部に形成した第１副電極ＰＢと、第１主電極ＰＡの他端部に形成した容量部ＰＣと、を有している。第１主電極ＰＡの第１方向Ｘに沿った幅を１０μｍとした。
【０１０７】
対向基板ＣＴに形成された対向電極ＣＥは、第１主電極ＰＡと平行かつソース配線Ｓ１及びソース配線Ｓ２の直上に形成した第２主電極ＣＡを有している。第２主電極ＣＡの第１方向Ｘに沿った幅を１０μｍとした。
【０１０８】
アレイ基板ＡＲの表面には第１配向膜１４を形成した。また、対向基板ＣＴの表面には第１配向膜２２を形成した。これらの第１配向膜１４及び第２配向膜２２は、水平配向性を有する材料を７０ｎｍの厚さで塗布した後に、ラビング処理することによって形成した。第１配向膜１４の第１ラビング方向ＲＢ１及び第２配向膜２２の第２ラビング方向ＲＢ２は、第１方向Ｘを０°方位とし、第２方向Ｙを９０°方位としたとき、８３°方位に設定した。
【０１０９】
アレイ基板ＡＲと対向基板ＣＴとの間のセルギャップを４．０μｍとし、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせた。このとき、第１主電極ＰＡと第２主電極ＣＡとの間隔は１０μｍに設定した。これらのアレイ基板ＡＲと対向基板ＣＴとの間には、メルク社製ポジ型液晶材料を注入して画素ピッチ４０μｍの液晶表示パネルＬＰＮを作製した。
【０１１０】
≪比較例１≫
この比較例１は、実施例１の構成から画素電極ＰＥの第１副電極ＰＢを省略した構成に相当する。それ以外については、上記した実施例１と同様にして液晶表示パネルＬＰＮを作製した。
【０１１１】
上記した実施例１及び比較例１のそれぞれの液晶表示パネルＬＰＮについて、画素電極ＰＥと対向電極ＣＥとの間に同一の電位差を与えたときの透過率を測定した。比較例１の液晶表示パネルＬＰＮで得られた透過率を１としたとき、実施例１の液晶表示パネルＬＰＮで得られた透過率は１．３であった。このような比較実験により、実施例１の構成によれば、高透過率化を実現できることが確認された。
【０１１２】
≪実施例２≫
この実施例２に係る画素ＰＸの構造は、上記の第３構成例に相当する。
【０１１３】
すなわち、アレイ基板ＡＲに形成された画素電極ＰＥは、斜め方向に沿って形成した６本の第１主電極ＰＡ１乃至ＰＡ６と、第１方向Ｘに沿って形成した第１副電極ＰＢ及び容量部ＰＣと、を有している。
【０１１４】
対向基板ＣＴに形成された対向電極ＣＥは、第１主電極ＰＡと平行な方向に沿って形成した４本の第２主電極ＣＡ１乃至ＣＡ４と、第１方向Ｘに沿って形成した第２副電極ＣＢと、を有している。
【０１１５】
アレイ基板ＡＲの表面には第１配向膜１４を形成した。また、対向基板ＣＴの表面には第１配向膜２２を形成した。これらの第１配向膜１４及び第２配向膜２２は、水平配向性を有する材料を７０ｎｍの厚さで塗布した後に、ラビング処理することによって形成した。第１配向膜１４の第１ラビング方向ＲＢ１及び第２配向膜２２の第２ラビング方向ＲＢ２は、第１方向Ｘを０°方位とし、第２方向Ｙを９０°方位としたとき、０°方位に設定した。
【０１１６】
アレイ基板ＡＲと対向基板ＣＴとの間のセルギャップを４．０μｍとし、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせた。このとき、第１主電極ＰＡと第２主電極ＣＡとの間隔は１０μｍに設定した。これらのアレイ基板ＡＲと対向基板ＣＴとの間には、メルク社製ポジ型液晶材料を注入して画素ピッチ４０μｍの液晶表示パネルＬＰＮを作製した。
【０１１７】
≪比較例２≫
この比較例２は、実施例２の構成から対向電極ＣＥの第２副電極ＣＢを省略した構成に相当する。それ以外については、上記した実施例２と同様にして液晶表示パネルＬＰＮを作製した。
【０１１８】
上記した実施例２及び比較例２のそれぞれの液晶表示パネルＬＰＮについて、画素電極ＰＥと対向電極ＣＥとの間に同一の電位差を与えたときの液晶分子の配向強度を測定した。ここで、配向強度とは、液晶表示パネルＬＰＮに一定の応力を加えた後、所定時間が経過してから液晶表示パネルＬＰＮを観察したときに応力の痕跡が視認される視角で定義する。
【０１１９】
つまり、液晶表示パネルＬＰＮに応力を加えると、画素ＰＸにおいて液晶分子の配向乱れが発生し、時間の経過に伴って元の配向状態に復元する場合もあるし、配向乱れが発生した状態で保持されてしまう場合もある。画素ＰＸにおいて比較的小規模な配向乱れが残っている場合、あるいは、元の配向状態に復元した場合には、液晶表示パネルＬＰＮを観察したとき、液晶表示パネルＬＰＮの法線方向から次第に視角を拡大しても、応力の痕跡が視認されることはない。しかしながら、画素ＰＸ内で比較的大規模な配向乱れが残っている場合には、液晶表示パネルＬＰＮを観察したとき、液晶表示パネルＬＰＮの法線方向からわずかに視角を拡大しただけで、配向乱れが応力の痕跡として視認されてしまう。このように、応力の痕跡が視認される視角が大きいほど、配向強度が高い（つまり、元の配向状態に復元する復元力あるいは配向安定性が高い）こと示し、逆に、応力の痕跡が視認される視角が小さいほど、配向強度が低いことを示す。
【０１２０】
この実験では、比較例２では法線に対して約２０°の視角で応力の痕跡が視認されたのに対して、実施例２では法線から視角を約９０°まで拡大しても応力の痕跡は視認されず、配向強度が高いことが確認された。
【０１２１】
以上説明したように、本実施形態によれば、透過率及び配向強度を向上することが可能であり、表示品位の良好な液晶表示装置を提供することができる。
【０１２２】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【０１２３】
例えば、第１構成例において、第１副電極ＰＢ及びゲート配線Ｇ１は、画素ＰＸの一端部に配置された例について説明したが、ライン反転駆動またはドット反転駆動以外の駆動方法が適用される場合については、これらの第１副電極ＰＢ及びゲート配線Ｇ１が必ずしも画素ＰＸの一端部に配置されていなくても良い。例えば、図１０に示した例のように、第１副電極ＰＢ及びゲート配線Ｇ１は、画素ＰＸの一端部よりも中央部寄りに配置されても良い。この場合、第１副電極ＰＢは、第１主電極ＰＡと十字に交差する。このような構成であっても、第１副電極ＰＢは、ゲート配線Ｇ１を覆うように配置されているため、第１構成例と同様の効果が得られる。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１方向に沿って延在したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延在した第１ソース配線及び第２ソース配線と、前記第１ソース配線と前記第２ソース配線との略中間に位置し第２方向に沿って延在した帯状の第１主電極及び前記第１ソース配線と前記第２ソース配線との間の前記ゲート配線を覆い第１方向に沿って延在した帯状の第１副電極を含む画素電極と、を備えた第１基板と、
前記第１ソース配線及び前記第２ソース配線の直上に配置され第２方向に沿って延在した帯状の第２主電極を含む対向電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。
［Ｃ２］
前記ゲート配線及び前記第１副電極は画素の一端部に配置され、
ライン反転駆動またはドット反転駆動が適用されたことを特徴とするＣ１に記載の液晶表示装置。
［Ｃ３］
第１方向に沿って延在したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延在した第１ソース配線及び第２ソース配線と、第１方向に沿って延在した帯状の第１主電極及び前記第１ソース配線と前記第２ソース配線との間の前記ゲート配線を覆い第１方向に沿って延在した帯状の第１副電極を含む画素電極と、を備えた第１基板と、
前記第１主電極と前記第１副電極との略中間に位置し第１方向に沿って延在した帯状の第２主電極を含む対向電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。
［Ｃ４］
さらに、前記第１基板は、画素の一端部に配置され前記画素電極と電気的に接続されるとともに第１方向に沿って延在した帯状の端部電極を備え、
ライン反転駆動またはドット反転駆動が適用されたことを特徴とするＣ３に記載の液晶表示装置。
［Ｃ５］
前記ゲート配線及び前記第１副電極は、画素の略中央に配置されたことを特徴とするＣ３またはＣ４に記載の液晶表示装置。
［Ｃ６］
第１方向に沿って延在したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延在した第１ソース配線及び第２ソース配線と、第１方向及び第２方向に対して交差する斜め方向に沿って延在した帯状の第１主電極及び前記第１ソース配線と前記第２ソース配線との間の前記ゲート配線を覆い第１方向に沿って延在した帯状の第１副電極を含む画素電極と、を備えた第１基板と、
前記第１主電極と平行な斜め方向に沿って延在した帯状の第２主電極及び前記第１副電極の直上に配置され第１方向に沿って延在した第２副電極を含む対向電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。
［Ｃ７］
前記ゲート配線、前記第１副電極、及び、前記第２副電極は、画素の略中央に配置されたことを特徴とするＣ６に記載の液晶表示装置。
［Ｃ８］
さらに、前記第１基板は、画素の他端部に配置され第１方向に沿って延在した補助容量線と、前記第１補助容量線の直上に配置され且つ前記画素電極と電気的に接続された容量部と、を備えたことを特徴とするＣ１乃至Ｃ７のいずれか１項に記載の液晶表示装置。
［Ｃ９］
前記第１主電極と前記第２主電極との間に表示に寄与する透過部を形成することを特徴とするＣ１乃至Ｃ８のいずれか１項に記載の液晶表示装置。
［Ｃ１０］
さらに、前記第１基板は前記画素電極を覆うとともに第１ラビング方向にラビング処理された第１配向膜を備え、前記第２基板は前記対向電極を覆うとともに第１ラビング方向と平行且つ逆向きの第２ラビング方向にラビング処理された第２配向膜を備え、
前記第１ラビング方向及び前記第２ラビング方向は、前記第１主電極及び前記第２主電極と斜めに交差する方向であることを特徴とするＣ１乃至Ｃ９のいずれか１項に記載の液晶表示装置。
【符号の説明】
【０１２４】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極  
ＰＡ…第１主電極  ＰＢ…第１副電極  ＰＣ…容量部  ＰＤ…端部電極
ＣＥ…対向電極
ＣＡ…第２主電極  ＣＢ…第２副電極
Ｓ…ソース配線
Ｇ…ゲート配線
Ｃ…補助容量線
【図１】
0005380416.tif 000002
【図２】
0005380416.tif 000003
【図３】
0005380416.tif 000004
【図４】
0005380416.tif 000005
【図５】
0005380416.tif 000006
【図６】
0005380416.tif 000007
【図７】
0005380416.tif 000008
【図８】
0005380416.tif 000009
【図９】
0005380416.tif 000010
【図１０】
0005380416.tif 000011