(57)【特許請求の範囲】
【請求項１】
（ａ）半導体基板にシリコン窒化膜を形成する工程と、
（ｂ）前記工程（ａ）の後、セル領域の終端構造として前記半導体基板の周縁部に沿ってリング状のトレンチを形成し、リング内を前記セル領域として規定する工程と、
（ｃ）前記トレンチの内表面に第１のシリコン酸化膜を形成する工程と、
（ｄ）前記工程（ｃ）の後、前記半導体基板の全面に第２のシリコン酸化膜を形成して前記トレンチを埋没する工程と、
（ｅ）前記シリコン窒化膜をストッパーとして前記第２のシリコン酸化膜のＣＭＰによる平坦化処理を行う工程と、
（ｆ）前記シリコン窒化膜を除去した後、その領域に第３のシリコン酸化膜を形成する工程とを備えることを特徴とする、電力用半導体装置の製造方法。
【請求項２】
前記工程（ａ）は、前記半導体基板としてのＳｉ基板あるいはＳｉＣ基板に前記シリコン窒化膜を形成する工程である、請求項１に記載の電力用半導体装置の製造方法。
【請求項３】
前記工程（ｂ）は、内部に前記半導体基板表面を島状に点在させたトレンチ領域を前記トレンチとして形成する工程である、請求項１又は２に記載の電力用半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体基板上に形成されたＰＮ接合により整流を行うダイオード、あるいは半導体基板上に絶縁膜を介して形成されたゲートに電圧を印加することにより主電流制御を行うＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）や絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等の電力用半導体装置の製造方法および構造に関するものである。
【背景技術】
【０００２】
電力用半導体装置は、電流が流れるセル領域と、耐圧を保持するためにセル領域外周に形成された終端領域で構成される。終端領域構造としては、例えばリサーフ（ＲＥＳＵＲＦ：Reduced Surface Field）構造が使用されている。リサーフ構造では、逆電圧印加時に空乏層をリサーフ層により伸ばすことで耐圧を保持している。この際、リサーフ層の表面には耐圧保持のため厚い絶縁膜が必要となる。この厚い絶縁膜の存在は基板上に高段差を生じさせ、例えば写真製版工程でのレジスト塗布などの後工程における加工を難しくする。そのため、特許文献１のように絶縁膜を基板に埋め込む方法が提案されている。特許文献１では、終端領域にリサーフ層形成のための注入を行った後にトレンチを形成して絶縁膜を埋め込み、不要な部分を化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）で平坦化処理することによってリサーフ層上に厚い絶縁膜を形成しており、高段差の発生を抑制している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−８８３８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の発明では、トレンチ形成後に埋め込んだ絶縁膜をＣＭＰで平坦化処理する際に、その終点を規定していない。例えば絶縁膜としてシリコン酸化膜を使用した場合、基板を露出させる前にＣＭＰによる平坦化処理を停止してウェハの全面に基板上のシリコン酸化膜を残すと、オーバーポリッシュによる基板へのダメージを防ぐことはできるが、シリコン酸化膜厚のウェハ面内あるいはチップ内でのばらつきが大きくなる。シリコン酸化膜厚のばらつきにより基板表面に色むらが発生すると、外観での異常検査ができなくなる。さらに、後工程であるセル領域への電極形成において、セル領域のシリコン酸化膜をウェット／ドライエッチングで除去する工程が必要となるが、シリコン酸化膜厚のばらつきによりエッチング量の制御性が低下するという問題が生じる。
【０００５】
一方、基板表面が露出するまでＣＭＰによる平坦化処理を行い、ウェハ全面に亘って基板表面のシリコン酸化膜を全て除去すると、基板上のシリコン酸化膜厚のばらつきは無くなるが、オーバーポリッシュによる基板へのダメージが発生する。基板ダメージが発生すると、例えば基板表面から裏面に電流リークが発生するなどの電気特性の悪化につながる。
【０００６】
本発明は上述の問題に鑑みてなされたものであり、絶縁膜厚のばらつきや基板ダメージを生じさせることなく、半導体基板に絶縁膜を埋め込みリサーフ構造を形成することが可能な電力用半導体装置の製造方法と、当該製造方法により製造される電力用半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明の電力用半導体装置の製造方法は、（ａ）半導体基板にシリコン窒化膜を形成する工程と、（ｂ）工程（ａ）の後、セル領域の終端構造として半導体基板の周縁部に沿ってリング状のトレンチを形成し、リング内をセル領域として規定する工程と、（ｃ）トレンチの内表面に第１のシリコン酸化膜を形成する工程と、（ｄ）工程（ｃ）の後、半導体基板の全面に第２のシリコン酸化膜を形成してトレンチを埋没する工程と、（ｅ）シリコン窒化膜をストッパーとして第２のシリコン酸化膜のＣＭＰによる平坦化処理を行う工程と、（ｆ）シリコン窒化膜を除去した後、その領域に第３のシリコン酸化膜を形成する工程とを備える。
【発明の効果】
【０００９】
本発明の電力用半導体装置の製造方法は、（ａ）半導体基板にシリコン窒化膜を形成する工程と、（ｂ）工程（ａ）の後、セル領域の終端構造として半導体基板の周縁部に沿ってリング状のトレンチを形成し、リング内をセル領域として規定する工程と、（ｃ）トレンチの内表面に第１のシリコン酸化膜を形成する工程と、（ｄ）工程（ｃ）の後、半導体基板の全面に第２のシリコン酸化膜を形成してトレンチを埋没する工程と、（ｅ）シリコン窒化膜をストッパーとして第２のシリコン酸化膜のＣＭＰによる平坦化処理を行う工程と、（ｆ）シリコン窒化膜を除去した後、その領域に第３のシリコン酸化膜を形成する工程とを備える。工程（ｅ）において第２のシリコン酸化膜を半導体基板上に残さず平坦化処理するため、シリコン酸化膜厚のばらつきに起因するプロセス制御性の悪化や電気特性のばらつきを防ぐことが出来る。また、シリコン窒化膜をストッパーとしているため半導体基板表面は直接研磨されず、半導体基板へのダメージが避けられる。また、シリコン窒化膜を半導体基板に成膜した後にトレンチを形成することにより、トレンチの内表面はシリコン窒化膜で覆われず、代わりに第１のシリコン酸化膜をトレンチの内表面に形成することによって、界面電荷が固定されるようにした。さらに、工程（ｆ）でシリコン窒化膜の代わりにシリコン酸化膜を形成することにより、界面電荷を固定する。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１の電力用半導体装置の構成を示す平面図である。
【図２】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図３】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図４】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図５】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図６】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図７】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図８】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図９】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図１０】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図１１】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図１２】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図１３】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図１４】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図１５】実施の形態１の電力用半導体装置の製造工程を示す断面図である。
【図１６】実施の形態２の電力用半導体装置の構成を示す平面図である。
【発明を実施するための形態】
【００１２】
（実施の形態１）
＜構成＞
本実施の形態の電力用半導体装置では、図１に示すように、チップ（半導体基板）１の周縁部に沿う終端領域にリング状のトレンチ２を形成し、トレンチ２の内部をセル領域と規定する。図１５は、図１のａ−ｂ断面における本実施の形態の電力用半導体装置の構成を示す断面図である。
【００１３】
図１５に示すように、本実施の形態の電力用半導体装置は、ｎ型のシリコン基板６と、シリコン基板６の終端領域５に形成されたトレンチ２と、トレンチ２の下部に形成されたｐ型のリサーフ層９と、リサーフ層９の外側のシリコン基板表面３に形成されたｎ型のチャネルストッパ層１２と、トレンチ２の内壁に形成されたシリコン酸化膜１０と、シリコン酸化膜１０の上部でトレンチ２内に埋め込まれたシリコン酸化膜１３と、トレンチ２外のシリコン基板６表面に形成されたシリコン酸化膜１４とを備えている。さらに電力用半導体装置は、トレンチ２の上部に形成された層間絶縁膜としてのシリコン酸化膜１５と、セル領域４においてシリコン基板６の表面に形成されたｐ型のベース層１１と、ベース層１１及びシリコン酸化膜１５の上部に形成されたアルミ−シリコン層１６とを備えている。
【００１４】
本発明は、このようなリサーフ構造の電力用半導体装置を、トレンチ２にシリコン酸化膜１３を埋め込む過程でシリコン基板６へのダメージやシリコン酸化膜厚のムラを生じさせることなく製造する方法およびその構造に関するものである。
【００１５】
＜製造工程＞
図１のａ−ｂ断面図である図２〜図１５を用いて、本実施の形態の電力用半導体装置の製造工程を説明する。
【００１６】
まず、ウェハ（シリコン基板６）の全面にシリコン窒化膜７を１００ｎｍ成膜する（図２）。成膜は化学気相成長（ＣＶＤ:Chemical Vapor Deposition)により行う。チップ外周の終端領域５に、図１に示したリング状のトレンチ２を形成するため、シリコン基板６の表面にレジスト８を塗布して写真製版処理を行い、リング状にレジスト８を開口する。ドライエッチングによりレジスト８開口部のシリコン窒化膜７を除去し、シリコン基板６にトレンチ２を形成する（図３）。トレンチ２の深さは２μｍとする。
【００１７】
トレンチ２を形成した後、同じレジスト８を用いてボロンを注入し、トレンチ２の側面及び底面にｐ型のリサーフ層９を形成する（図４）。レジスト８を除去した後に熱酸化を行い、トレンチ２の内壁にシリコン酸化膜１０を１００ｎｍ形成する（図５）。シリコン酸化膜１０によりトレンチ２の内壁の界面電荷が固定される。
【００１８】
次に、写真製版処理を行ってセル領域４のレジストを開口し、ボロンを注入した後レジストを除去し、注入したボロンを熱拡散させて、ｐ型のベース層１１を形成する（図６）。ベース層１１を形成した後、写真製版処理でリング状のトレンチ２の外側のレジストを開口し、砒素を注入した後レジストを除去し、注入した砒素を熱拡散させて、チャネルストッパ層１２を形成する（図７）。チャネルストッパ層１２を形成した後、トレンチ２を埋没させるためＣＶＤによりシリコン酸化膜１３をウェハ全面に２．５μｍ堆積する（図８）。
【００１９】
トレンチ領域とその他の領域でシリコン酸化膜１３に段差が生じるため、これを解消すべくＣＭＰによる平坦化処理を行う。シリコン窒化膜７をＣＭＰのストッパーとし、シリコン窒化膜７が露出したところでＣＭＰを終了する（図９）。ＣＭＰで露出したシリコン窒化膜７は熱リン酸で除去してシリコン基板６を露出させ（図１０）、熱酸化によってシリコン基板６表面にシリコン酸化膜１４を１００ｎｍ形成する（図１１）。シリコン酸化膜１４により、セル領域４においてシリコン基板６表面の界面電荷が固定される。この後、図示しないがセル領域４でゲート電極等が形成される。
【００２０】
次に、ウェハ全面にシリコン酸化膜１５を１μｍ堆積した後（図１２）、写真製版を行いセル領域４の所要箇所及びチャネルストッパ層１２上のレジストを開口し、ウェットエッチングによりシリコン酸化膜１５を除去し、ベース層１１及びチャネルストッパ層１２を露出させる（図１３）。次に、ウェハ全面にアルミ−シリコン層１６を４μｍ堆積させた後（図１４）、写真製版処理を行って終端領域５のシリコン酸化膜１４中央部分のレジストを開口し、ドライエッチングによって開口部のアルミ−シリコン層１６を除去することにより、ベース層１１とチャネルストッパ層１２を絶縁する（図１５）。さらに、裏面の薄膜化を行い、ｎ型バッファ層や電極構造を形成することにより、ダイオードとして完成する。
【００２１】
このように、本実施の形態の電力用半導体装置の製造方法は、（ａ）半導体基板６にシリコン窒化膜７を形成する工程と、（ｂ）工程（ａ）の後、セル領域の終端構造として半導体基板６の周縁部に沿ってリング状のトレンチ２を形成し、リング内をセル領域として規定する工程と、（ｃ）トレンチ２の内表面に第１のシリコン酸化膜１０を形成する工程と、（ｄ）工程（ｃ）の後、半導体基板６の全面に第２のシリコン酸化膜１３を形成してトレンチ２を埋没する工程と、（ｅ）シリコン窒化膜７をストッパーとして第２のシリコン酸化膜１３の平坦化処理を行う工程と、（ｆ）シリコン窒化膜７を除去した後、その領域に第３のシリコン酸化膜１４を形成する工程とを備える。以上の方法で、絶縁膜を基板下へ埋め込んだリサーフ構造の終端領域を有するダイオードを製造すると、トレンチ２を埋没させるためにウェハ全面に堆積したシリコン酸化膜１３をＣＭＰにより平坦化処理する際に、トレンチ２を形成した領域以外のシリコン基板６上にシリコン酸化膜１３を残さないため、シリコン酸化膜１３を取りきらない場合に発生するシリコン酸化膜厚のばらつきによるプロセス制御性の悪化、および電気特性がばらつくことを防ぐことができる。また、シリコン窒化膜７をＣＭＰのストッパーとすることにより、基板表面を直接研磨することを防いで基板へのダメージを避けることが可能となる。トレンチ２の内壁がシリコン窒化膜７で覆われていると、界面電荷が固定されず、電気特性が悪化する可能性があるが、シリコン窒化膜７の成膜を、トレンチ２の形成後ではなく形成前に行うことにより、トレンチ２の内壁にシリコン窒化膜７は存在せず、さらに熱酸化によりトレンチ２の内壁にシリコン酸化膜１０を形成することにより、界面電荷を固定することができる。また、ＣＭＰのストッパーとして使用するシリコン基板６上のシリコン窒化膜７をＣＭＰ後に除去し、その領域にトレンチ２の内壁と同様にして熱酸化によりシリコン酸化膜１４を形成することで、界面電荷を固定し、界面電荷による電気特性の悪化を抑制することができる。
【００２２】
なお、シリコン基板６として上記の説明を行ったが、ＳｉＣ基板を用いても本発明の製造方法を適用することが出来る。また、本発明の製造方法は、ダイオード以外にもＭＯＳＦＥＴやＩＧＢＴなどの終端領域を有する電力用半導体に適用することが可能である。また、成膜時の膜厚、拡散層の平面・深さ方向の位置、拡散層形成の順序、シリコン酸化膜上の構造などのパラメータは変更可能である。
【００２３】
＜効果＞
本実施の形態の電力用半導体装置の製造方法では、既に述べたように以下の効果を奏する。すなわち、本実施の形態の電力用半導体装置の製造方法は、（ａ）半導体基板６にシリコン窒化膜７を形成する工程と、（ｂ）工程（ａ）の後、セル領域の終端構造として前導体基板６の周縁部に沿ってリング状のトレンチ２を形成し、リング内をセル領域として規定する工程と、（ｃ）トレンチ２の内表面に第１のシリコン酸化膜１０を形成する工程と、（ｄ）工程（ｃ）の後、半導体基板６の全面に第２のシリコン酸化膜１３を形成してトレンチ２を埋没する工程と、（ｅ）シリコン窒化膜７をストッパーとして第２のシリコン酸化膜１３の平坦化処理を行う工程と、（ｆ）シリコン窒化膜７を除去した後、その領域に第３のシリコン酸化膜１４を形成する工程とを備える。以上の方法で、絶縁膜を基板下へ埋め込んだリサーフ構造の終端領域を有するダイオードを製造すると、トレンチ２を埋没させるためにウェハ全面に堆積したシリコン酸化膜１３をＣＭＰにより平坦化処理する際に、トレンチ２を形成した領域以外のシリコン基板６上にシリコン酸化膜１３を残さないため、シリコン酸化膜１３を取りきらない場合に発生するシリコン酸化膜厚のばらつきによるプロセス制御性の悪化、および電気特性がばらつくことを防ぐことができる。また、シリコン窒化膜７をＣＭＰのストッパーとすることにより、基板表面を直接研磨することを防いで基板へのダメージを避けることが可能となる。トレンチ２の内壁がシリコン窒化膜７で覆われていると、界面電荷が固定されず、電気特性が悪化する可能性があるが、シリコン窒化膜７の成膜を、トレンチ２の形成後ではなく形成前に行うことにより、トレンチ２の内壁にシリコン窒化膜７は存在せず、さらに熱酸化によりトレンチ２の内壁にシリコン酸化膜１０を形成することにより、界面電荷を固定することができる。また、ＣＭＰのストッパーとして使用するシリコン基板６上のシリコン窒化膜７をＣＭＰ後に除去し、その領域にトレンチ２の内壁と同様にして熱酸化によりシリコン酸化膜１４を形成することで、界面電荷を固定し、界面電荷による電気特性の悪化を抑制することができる。
【００２４】
また、前記工程（ａ）では、半導体基板としてのＳｉ基板あるいはＳｉＣ基板にシリコン窒化膜を形成するものとする。Ｓｉ基板あるいはＳｉＣ基板のいずれを用いても、上述の発明の効果を奏する。
【００２５】
（実施の形態２）
＜構成＞
実施の形態１の電力用半導体装置の製造工程では、ＣＭＰによる平坦化処理を行う際に、トレンチ２が形成されていない領域のシリコン基板６の表面はシリコン窒化膜７に覆われているため、これがストッパーとなってＣＭＰが停止し、シリコン基板６の表面が削られることはない。一方、終端領域５に形成されたトレンチ２にはシリコン窒化膜７が無く、シリコン酸化膜１３で埋没しているため、シリコン基板６表面のシリコン窒化膜７が完全に露出するまで長時間ＣＭＰでの平坦化処理を行うと、トレンチ２内のシリコン酸化膜１３がオーバーポリッシュされて削れ、リサーフ層９上の絶縁膜厚が薄くなり電気特性が悪化する可能性がある。
【００２６】
この問題を解決するため、実施の形態２の電力用半導体装置では、実施の形態１の電力用半導体装置のリング状のトレンチ２の内部に半導体基板６の表面を島状に残すこととした。図１６は、本実施の形態の電力用半導体装置においてトレンチ２をシリコン基板６に形成した状態を示す平面図である。トレンチ２内で島状に残すシリコン基板６表面の形状は、図１６に示す四角形以外にも円形や多角形など様々な形状が考えられる。この部分以外の構成は実施の形態１の電力用半導体装置と同様であるため、説明を省略する。
【００２７】
すなわち、本実施の形態の電力用半導体装置は、半導体基板６を備え、半導体基板６の周縁部に沿って、セル領域の終端構造としてリング状のトレンチ２が形成されて、リング内がセル領域として規定され、トレンチ２の内表面に形成された第１のシリコン酸化膜１０と、第１のシリコン酸化膜１０上においてトレンチ２に埋め込まれた第２のシリコン酸化膜１３と、トレンチ２を除く半導体基板６の表面に形成された第３のシリコン酸化膜１４とをさらに備え、トレンチ２は、その内部に半導体基板６の表面を島状に点在させたトレンチ部として形成される。
【００２８】
＜製造工程＞
次に、本実施の形態の電力用半導体装置の製造工程について説明する。
【００２９】
まず、ウェハ（シリコン基板６）の全面にシリコン窒化膜７を１００ｎｍ成膜する（図２）。成膜は化学気相成長により行う。その後、チップ外周の終端領域５に図１で示したリング状のトレンチ２を形成するため、シリコン基板６の表面にレジスト８を塗布して写真製版処理を行い、リング状にレジスト８を開口する。その際、リング状領域の内部で島状に開口しない領域を形成する。その後、ドライエッチングによりレジスト８開口部のシリコン窒化膜７を除去し、シリコン基板６にトレンチ２を形成する（図３と同様であるが、シリコン基板表面３が島状に残る点が図３と異なる）。トレンチ２の深さは２μｍとする。こうして、シリコン基板表面３が島状に残されたトレンチ２が形成される（図１６）。シリコン基板表面３にはシリコン窒化膜７が形成されている。その後の工程は実施の形態１と同様であるため、説明を省略する。
【００３０】
このように、トレンチ２の内部にシリコン基板表面３を島状に残すことにより、ウェハの全面に形成したシリコン酸化膜１３をＣＭＰによる平坦化処理でトレンチ２内部にのみ残す工程（図８，９参照）で、トレンチ２内部のシリコン基板表面３に形成されたシリコン窒化膜７がストッパーとなり、トレンチ２内部のシリコン酸化膜１３がオーバーポリッシュされることを防ぐことが出来る。
【００３１】
なお、シリコン基板６の代わりにＳｉＣ基板を用いても良い。また、本発明の製造方法は、ダイオードの他、ＭＯＳＦＥＴやＩＧＢＴなどの終端領域を有する電力用半導体に適用することが可能である。
【００３２】
＜効果＞
本実施の形態の電力用半導体装置の製造方法によれば、以下の効果を奏する。すなわち、本実施の形態の電力用半導体装置の製造方法は、（ａ）半導体基板６にシリコン窒化膜７を形成する工程と、（ｂ）工程（ａ）の後、セル領域の終端構造として半導体基板６の周縁部に沿ってリング状のトレンチ２を形成し、リング内をセル領域として規定する工程と、（ｃ）トレンチ２の内表面に第１のシリコン酸化膜１０を形成する工程と、（ｄ）工程（ｃ）の後、半導体基板６の全面に第２のシリコン酸化膜１３を形成してトレンチ２を埋没する工程と、（ｅ）シリコン窒化膜７をストッパーとして第２のシリコン酸化膜１３の平坦化処理を行う工程と、（ｆ）シリコン窒化膜７を除去した後、その領域に第３のシリコン酸化膜１４を形成する工程とを備え、工程（ｂ）では、内部に半導体基板表面を島状に点在させたトレンチ領域をトレンチ２として形成する。トレンチ２の内部に半導体基板表面を島状に点在させることにより、工程（ｅ）においてトレンチ２内部のシリコン酸化膜１３をオーバーポリッシュしてしまうことを防止できる。
【００３３】
また、本実施の形態の電力用半導体装置によれば、以下の効果を奏する。すなわち、本実施の形態の電力用半導体装置は、半導体基板６を備え、半導体基板６の周縁部に沿って、セル領域の終端構造としてリング状のトレンチ２が形成されて、リング内がセル領域として規定され、トレンチ２の内表面に形成された第１のシリコン酸化膜１０と、第１のシリコン酸化膜１０上においてトレンチ２に埋め込まれた第２のシリコン酸化膜１３と、トレンチ２を除く半導体基板６の表面に形成された第３のシリコン酸化膜１４とをさらに備え、トレンチ２は、その内部に半導体基板６の表面を島状に点在させたトレンチ部として形成される。これにより、トレンチ２に第２のシリコン酸化膜１３を埋め込む工程において、トレンチ２内部のシリコン酸化膜１３をオーバーポリッシュすることを防ぐことができる。
【００３４】
また、半導体基板６はＳｉ基板あるいはＳｉＣ基板である。いずれの基板を用いても、上述の本発明の効果を奏する。
【符号の説明】
【００３５】
１  チップ、２  トレンチ、３  シリコン基板表面、４  セル領域、５  終端領域、６  シリコン基板、７  シリコン窒化膜、８  レジスト、９  リサーフ層、１０，１３〜１５  シリコン酸化膜、１１  ベース層、１２  チャネルストッパ層、１６  アルミ−シリコン層。
【図１】
0005489791.tif 000002
【図２】
0005489791.tif 000003
【図３】
0005489791.tif 000004
【図４】
0005489791.tif 000005
【図５】
0005489791.tif 000006
【図６】
0005489791.tif 000007
【図７】
0005489791.tif 000008
【図８】
0005489791.tif 000009
【図９】
0005489791.tif 000010
【図１０】
0005489791.tif 000011
【図１１】
0005489791.tif 000012
【図１２】
0005489791.tif 000013
【図１３】
0005489791.tif 000014
【図１４】
0005489791.tif 000015
【図１５】
0005489791.tif 000016
【図１６】
0005489791.tif 000017