(57)【特許請求の範囲】
【請求項１】
単結晶インゴットをスライスして半導体ウェーハを得るスライス工程と、
該スライス工程によって得られた半導体ウェーハの外周部を面取りする面取り工程と、
該面取りした半導体ウェーハを平坦化する平坦化工程と、
該平坦化した半導体ウェーハの主面のうち少なくとも一方を研磨する研磨工程と
を含む、半導体ウェーハの製造方法であって、
前記面取り工程によって、前記半導体ウェーハの主面のうち少なくとも前記研磨工程によって研磨する主面側の面取り部において、エッジロールオフ量の規格に応じて、前記主面と前記面取り部の傾斜面とのなす角度を３０°以上４０°以下の範囲で調整することを特徴とする半導体ウェーハの製造方法。
【請求項２】
前記半導体ウェーハの外周端から前記主面と前記面取り部の傾斜面との境界までの幅を、０．２５ｍｍ以下とすることを特徴とする請求項１に記載の半導体ウェーハの製造方法。
【請求項３】
外周部に面取り部が形成され、少なくとも一方の主面が研磨された半導体ウェーハであって、
前記半導体ウェーハの主面のうち少なくとも前記研磨された主面側の面取り部において、前記半導体ウェーハの主面と前記面取り部の傾斜面とのなす角度が３０°以上４０°以下であり、外周部のエッジロールオフ量が、測定時の外周除外領域が０．５ｍｍの場合に１５０ｎｍ以下であり、又は、測定時の外周除外領域が１ｍｍの場合に５０ｎｍ以下であることを特徴とする半導体ウェーハ。
【請求項４】
前記半導体ウェーハの外周端から前記主面と前記面取り部の傾斜面との境界までの幅が、０．２５ｍｍ以下であることを特徴とする請求項３に記載の半導体ウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外周部に面取り部を有する半導体ウェーハ及びその製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭやフラッシュメモリ等のデバイスの集積度が上がるとともに、材料基板であるシリコンウェーハに求められる平坦度規格はますます厳しくなっている。特に、シリコンウェーハ外周部の平坦度が半導体素子の歩留まりに大きく影響している。
【０００３】
シリコンウェーハ外周部の平坦度を定義するＲＯＡ（ロールオフ量、エッジロールオフ量ともいう）やＥＳＦＱＲ等のパラメータが規格化されつつある。ＲＯＡやＥＳＦＱＲは、いずれもシリコンウェーハの外周ダレ量（エッジロールオフ）を示すパラメータである。
【０００４】
一般的なＲＯＡの定義を図７を参照して説明する。図７中の横軸はウェーハの外周端からの距離を示し、縦軸はウェーハ表面の形状の変位量を示す。一般的に、ＲＯＡとは、ウェーハ裏面を平面に矯正した状態でウェーハ表面の傾きを補正した上で、ウェーハ外周から３〜６ｍｍの平坦な領域を基準とし、外周端から０．５ｍｍや１ｍｍ（図７中、ウェーハ外周端からの距離を「ｄ」で示している点）の箇所の、上記基準からの形状変位量の変化をダレ量として示すものである。また、一般的なＥＳＦＱＲは、ウェーハ外周部の周方向に取り囲んだ周方向５°、半径方向３０ｍｍの領域（ほぼ矩形領域）のＳＦＱＲ値（領域内最小二乗面からの最大変位量）である。ＲＯＡ及びＥＳＦＱＲの両者とも数値絶対値が小さい方がダレ量の少ないことを示す。
【０００５】
半導体基板材料として用いられるシリコンウェーハの製造方法は、一般にチョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ；ＣＺ）法等を使用して単結晶インゴットを製造する結晶成長工程と、この単結晶インゴットをスライスし、少なくとも一主面が鏡面状に加工されるウェーハ加工工程とを経る。このウェーハ加工工程は、より細分化すると、単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程と、該スライス工程によって得られたウェーハの割れ、欠けを防止するためにその外周部を面取りする面取り工程と、このウェーハを平坦化するラッピング工程又は研削工程と、上記の面取り、ラッピング、研削等により生じ、ウェーハに残留する加工歪みを除去するエッチング工程と、そのウェーハ表面及び裏面のうち少なくとも一方を鏡面化する研磨工程と、研磨されたウェーハを洗浄して、これに付着した研磨剤や異物を除去する洗浄工程とからなるのが通常である。また、上記表裏面の研磨工程に前後して、面取り部の研磨工程が付加される。
【０００６】
これらの工程のうち、研磨工程ではいろいろな形態の研磨方式があるが、直径３００ｍｍ以上のような大直径のシリコンウェーハの鏡面研磨方法は、ラッピング加工のように両面を同時に鏡面化する両面研磨方式と片面を研磨するＣＭＰ（化学的機械研磨）方式とが採用されている。これらの研磨においては、ウェーハ外周部に加わる仕事量が中心部と比較して大きくなるため、外周ダレが生じ、さらにウェーハの直径が大きくなると外周ダレが発生しやすくなる。この外周ダレは、研磨によるウェーハの外周部分への圧力の集中や、研磨スラリや研磨布の粘弾性の影響などによることが知られている（特許文献１参照）。
【０００７】
上記外周ダレを抑制するために、特許文献２には、一次研磨前のウェーハの径を製品径より大きいものとし、一次研磨後、仕上げ研磨前に製品径までウェーハの周辺部分を除去する縮径面取り加工を施すことが提案されている。
【０００８】
特許文献２に記載された方法では、ウェーハ径が大きい状態で一研磨工程前までを行う必要が生じ、装置の改造や条件変更が必要となる。さらには、縮径加工による余剰なシリコンのカーフロスが生じる。従って、特許文献２に記載された方法は、生産上のコストが増加するという問題があった。また、この方法であると、外周ダレをより改善するためには、より大きな径のウェーハを用い、より大きな縮径加工をする必要があり、著しくコストが上昇する。
【０００９】
ところで、シリコンウェーハの面取り形状は、上記のように、シリコンインゴットからスライス工程を経た後の面取り工程で形成される。この面取り工程は、一般的に、回転するウェーハテーブルにウェーハを載置し、該ウェーハの外周部を、所望の形状で整形された溝を持つ回転する砥石により面取り加工する面取り装置が用いられる（特許文献３参照）。また、輪郭制御で砥石を走査することにより面取り形状を作り込む面取り装置も用いられる（特許文献４参照）。
【００１０】
半導体ウェーハの面取り部の角度としては、以下のような文献がある。
特許文献５には、エピタキシャルウェーハの製造方法において、面取り斜面部の角度が１６度より大きいシリコン基板の面取り斜面部に、該面取り斜面部の最大面粗さ（Ｒｍａｘ）を１μｍ以下とする鏡面加工を併せて行い、エピタキシャル成長におけるクラウンの発生を防止するようにすることが記載されている。
【００１１】
特許文献６には、１次面取りとして傾斜角度は１０〜４５度、好ましくは２０〜２４度の面取りを行い、ラッピング後、面取り部の最終形状を付形する２次面取りを行うことが記載されている。
【００１２】
特許文献７には、半導体ウェハの主面に対する角度が２２度又は３７度でエッジ研磨が行われることが記載されている。
【００１３】
特許文献８には、周縁部に面取り加工が施され、その後に少なくとも主面側に鏡面加工が施された半導体ウェハであって、周縁部に主面に対する傾斜角が５°以上２５°以下である傾斜面を有することを特徴とする半導体ウェハが記載されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００２−２２２７８１号公報
【特許文献２】特開２００１−３３８８９９号公報
【特許文献３】特開２００７−３０１１９号公報
【特許文献４】特開２００８−１７７３４８号公報
【特許文献５】特開平３−２８０５３７号公報
【特許文献６】特開２００４−３１９９１０号公報
【特許文献７】特開２００２−１８７０５０号公報
【特許文献８】特開２００３−２０９０３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、上記従来技術の問題点に鑑みてなされたもので、生産上のコスト増加要因をともなわずに、半導体ウェーハの外周ダレ（エッジロールオフ）が所望値内に改善された半導体ウェーハ及びそのような半導体ウェーハを製造する方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、上記課題を解決するためになされたもので、単結晶インゴットをスライスして半導体ウェーハを得るスライス工程と、該スライス工程によって得られた半導体ウェーハの外周部を面取りする面取り工程と、該面取りした半導体ウェーハを平坦化する平坦化工程と、該平坦化した半導体ウェーハの主面のうち少なくとも一方を研磨する研磨工程とを含む、半導体ウェーハの製造方法であって、前記面取り工程によって、前記半導体ウェーハの主面のうち少なくとも前記研磨工程によって研磨する主面側の面取り部において、エッジロールオフ量の規格に応じて、前記主面と前記面取り部の傾斜面とのなす角度を３０°以上４０°以下の範囲で調整することを特徴とする半導体ウェーハの製造方法を提供する。
【００１７】
このような、面取り工程において主面と面取り部の傾斜面とのなす角度（本明細書中では、この角度を単に「面取り角度」とも呼ぶ。）を３０°以上４０°以下の範囲で調整することにより、規格に応じたエッジロールオフ量を得ることができる半導体ウェーハの製造方法であれば、従来の半導体ウェーハ製造工程を大きく変えることなく、かつチップやカケ等の不良の発生を抑制して、面取り形状の変更のみにより、外周部の平坦性が優れた半導体ウェーハを製造することができる。しかも、エッジロールオフ量は、面取り角度を３０°以上４０°以下の範囲内で選択するだけで調整でき、何らコストの上昇等の問題を伴わない。
【００１８】
また、前記半導体ウェーハの外周端から前記主面と前記面取り部の傾斜面との境界までの幅を、０．２５ｍｍ以下とすることが好ましい。
【００１９】
このように、半導体ウェーハの外周端から主面と面取り部の傾斜面との境界までの幅（本明細書中では、この幅を単に「面取り幅」とも呼ぶ。また、一般に「面幅」と呼ばれることがある。）を０．２５ｍｍ以下とすれば、面取り角度の限定によるエッジロールオフ量の改善が顕著となる。
【００２０】
また、本発明は、外周部に面取り部が形成され、少なくとも一方の主面が研磨された半導体ウェーハであって、前記半導体ウェーハの主面のうち少なくとも前記研磨された主面側の面取り部において、前記半導体ウェーハの主面と前記面取り部の傾斜面とのなす角度が３０°以上４０°以下であり、外周部のエッジロールオフ量が、測定時の外周除外領域が０．５ｍｍの場合に１５０ｎｍ以下であり、又は、測定時の外周除外領域が１ｍｍの場合に５０ｎｍ以下であることを特徴とする半導体ウェーハを提供する。
【００２１】
このような半導体ウェーハであれば、外周部の平坦性が優れた所望値内に調整されているとともに、チップやカケ等の不良の発生が抑制された半導体ウェーハとすることができる。
【００２２】
この場合、前記半導体ウェーハの外周端から前記主面と前記面取り部の傾斜面との境界までの幅が、０．２５ｍｍ以下であることが好ましい。
【００２３】
このように、面取り幅が０．２５ｍｍ以下であれば、面取り角度の限定によるエッジロールオフ量の改善が顕著となる。
【発明の効果】
【００２４】
本発明による半導体ウェーハの製造方法であれば、従来の半導体ウェーハ製造工程を大きく変えることなく、かつチップやカケ等の不良の発生を抑制して、面取り形状の変更のみで外周ダレが小さい所望値内に制御された高精度な半導体ウェーハを製造することができる。また、そのため、半導体ウェーハの製造コストの増大を抑えることができる。特に、本発明は、半導体ウェーハの外周ダレを改善することができ、研磨後のエッジロールオフ量（ＲＯＡ）を、外周除外領域０．５ｍｍの場合に１５０ｎｍ以下、外周除外領域１ｍｍの場合に５０ｎｍという優れた平坦性に調整されたウェーハを提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る半導体ウェーハの面取り形状を示す概略断面図である。
【図２】実験例１における面取り角度とＲＯＡとの関係を示すグラフである。
【図３】実験例１における面取り角度とＳＦＱＲとの関係を示すグラフである。
【図４】実験例１における面取り角度とＥＳＦＱＲとの関係を示すグラフである。
【図５】実験例２における面取り幅とＲＯＡとの関係を示すグラフである。
【図６】実験例３における面取り角度とチップ・カケ発生率との関係を示すグラフである。
【図７】半導体ウェーハにおけるＲＯＡを説明するための断面図である。
【発明を実施するための形態】
【００２６】
以下、本発明をより詳細に説明するが、本発明はこれに限定されるものではない。本発明は、半導体ウェーハがシリコンウェーハである場合に好適であり、また、直径３００ｍｍ以上のシリコンウェーハについて特に好適であり、以下では半導体ウェーハがシリコンウェーハである場合について中心に説明する。ただし、本発明はこれらに限定されず、シリコンウェーハ以外の半導体ウェーハについても適用することができる。
【００２７】
まず、半導体ウェーハの外周部の面取り形状を、図１を参照して説明する。
半導体ウェーハ１１の外周断面は、直線と略一定の曲率を有する曲線で構成される。具体的には、半導体ウェーハ１１は、主面１２ａ、１２ｂ、面取り部の傾斜面（面取り斜面）１３ａ、１３ｂ、ウェーハ外周端となる先端直線部１５、及び、面取り斜面１３ａ、１３ｂと先端直線部１５とをつなぎ、略一定の曲率を有する曲線部１６ａ、１６ｂからなる。また、半導体ウェーハ１１の外周端すなわち先端直線部１５から、主面１２ａ、１２ｂと面取り斜面１３ａ、１３ｂとの境界１４ａ、１４ｂまでの幅、すなわち面取り幅を、Ａ１、Ａ２と表記する。さらに、曲線部１６ａ、１６ｂの曲率をＲ１、Ｒ２と表記する。また、先端直線部１５の長さをＢＣと、面取り角度、すなわちウェーハ主面１２ａ、１２ｂと面取り斜面１３ａ、１３ｂとのなす角度（鋭角側の角度）をθ１、θ２と、ウェーハの厚さをｔと、それぞれ表記する。
【００２８】
一般的に、厚さｔ＝７７５μｍの直径３００ｍｍシリコンウェーハの代表値は、Ａ１＝０．２５〜０．４０ｍｍ、ＢＣ＝０．２〜０．３ｍｍ、Ｒ１＝０．２〜０．３ｍｍ、θ１＝２０〜２５°である。Ａ２、Ｒ２、θ２は、それぞれ、Ａ１、Ｒ１、θ１と同じであってもよいし、異なっていてもよい。このような面取り形状は、例えば、特許文献３や特許文献４に記載されたような面取り装置により形成される。
【００２９】
本発明では、図１に示すように、半導体ウェーハ１１の外周部に面取り部（面取り斜面１３ａ、１３ｂ、曲線部１６ａ、１６ｂ、先端直線部１５）が形成されている。また、少なくとも一方の主面が研磨されている。ここでは、少なくともウェーハ表面側の主面１２ａが研磨されているとして説明する。本発明では、主面１２ａ、１２ｂのうち少なくとも研磨された主面１２ａ側の面取り部において、主面１２ａと面取り部の傾斜面（面取り斜面）１３ａとのなす角度θ１が３０°以上４０°以下である。さらに、本発明の半導体ウェーハ１１では、外周部のエッジロールオフ量が、測定時の外周除外領域（周辺部除外領域ともいい、平坦度規格の適用範囲外とする部位のウェーハ外周端からの距離をいう）が０．５ｍｍの場合には、１５０ｎｍ以下であり、測定時の外周除外領域が１ｍｍの場合には、５０ｎｍ以下である。これらの値は、θ１を３０°以上４０°以下の範囲で調整することにより、調整できる。すなわち、θ１を範囲内で大きくすることで、エッジロールオフ量を小さくできる。
【００３０】
さらに、本発明では、半導体ウェーハ１１の外周端（すなわち、先端直線部）１５から、境界１４ａまでの距離（面取り幅）Ａ１が０．２５ｍｍ以下であることが好ましい。
【００３１】
このような半導体ウェーハ１１は、以下のような工程によって製造される。
【００３２】
まず、単結晶インゴットをスライスして半導体ウェーハを得るスライス工程を行う。半導体インゴットの製造方法は特に限定されず、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）等、公知の方法を用いることができる。スライス方法も特に限定されず、内周刃やマルチワイヤーソー等を用いてスライスすることができる。
【００３３】
次に、このスライス工程によって得られた半導体ウェーハの外周部を面取りする面取り工程を行う。このとき、半導体ウェーハの主面のうち、少なくとも、後述の研磨工程によって研磨する主面側の面取り部において、主面と面取り部の傾斜面とのなす角度（面取り角度）を３０°以上４０°以下とする。本発明の半導体ウェーハの製造方法では、半導体ウェーハのエッジロールオフ量の規格に応じて、このように面取り角度を３０°以上４０°以下の範囲内で調整する。すなわち、エッジロールオフ量の規格がより厳しいものに対しては、面取り角度を３０°以上４０°以下の範囲内で大きくする。これにより、チップやカケを発生させることなく、よりエッジロールオフの改善されたウェーハを製造することができる。また、この面取り工程において、さらに、半導体ウェーハの外周端から主面と面取り部の傾斜面との境界までの幅（面取り幅）を０．２５ｍｍ以下とすることが好ましい。
【００３４】
なお、半導体ウェーハの外周端から主面と面取り部の傾斜面との境界までの幅（面取り幅）を従来のものから変えることなく、主面と面取り部の傾斜面とのなす角度（面取り角度）を調整することもできる。また、面取り幅を固定して（例えば０．２５ｍｍ）、面取り角度を３０°以上４０°以下の範囲内で調整することもできる。
【００３５】
次に、面取り工程により面取りした半導体ウェーハを平坦化する平坦化工程を行う。平坦化工程には、ラッピング工程、研削工程及びエッチング工程等を含むことができる。
【００３６】
次に、平坦化した半導体ウェーハの主面のうち少なくとも一方を研磨する研磨工程を行う。上記のように、面取り工程において、主面と面取り部の傾斜面とのなす角度を３０°以上としておけば、この研磨工程において、ウェーハ外周部の平坦性を向上させることができる。この効果は、特に面取り幅が０．２５ｍｍ以下、さらには０．２ｍｍ以下のように小さいときに、よりエッジロールオフ量の厳しい規格に対応することが可能である。
【００３７】
さらに、面取り角度が４０°以下であれば、半導体ウェーハを扱う上でウェーハ面取り部周辺でのチップやカケの発生を抑制することができる。
【００３８】
このような、本発明の半導体ウェーハの製造方法であれば、従来の半導体ウェーハ製造工程を大きく変えることなく、かつチップやカケ等の不良の発生を抑制して、面取り形状の変更のみにより、外周部の平坦性が優れた半導体ウェーハを製造することができる。
【００３９】
（実験例）
上記面取り角度及び面取り幅等の数値について、以下に実験例を挙げて説明する。
【００４０】
面取り形状は、特許文献３の面取り装置を用い、所望の総型溝形状に成形された砥石を用いてシリコンウェーハの試作を行った。ＲＯＡ、ＳＦＱＲ、ＥＳＦＱＲの測定は、エッチング後に、少なくともウェーハ保持孔を有するキャリアプレート、研磨布が貼付された上定盤及び下定盤、及びスラリ供給手段を有し、前記ウェーハ保持孔内にウェーハを保持して、スラリを供給しながら、前記上下定盤間でキャリアプレートを運動させて、ウェーハの表裏両面を同時に研磨する両面研磨装置を用いて両面を研磨し、その後に行った。
【００４１】
また、面取り形状の測定には、透過光による画像処理方式のコベルコ科研社製ＬＥＰ−２２００を用いた。更に研磨後のＲＯＡ測定にはコベルコ科研社製ＬＥＲ−３１０Ｍ、ＳＦＱＲとＥＳＦＱＲ測定にはＫＬＡ−Ｔｅｎｃｏｒ社製ＷａｆｅｒＳｉｇｈｔを用いた。
【００４２】
（実験例１）
総型溝をもつ砥石の溝形状を変え、異なる面取り角度を持つ５枚のシリコンウェーハを準備し、両面研磨２０μｍ後のエッジロールオフ量（ＲＯＡ）を計測した。具体的な手順は以下の通りである。
まず、シリコンインゴットからスライスして得られたシリコンウェーハを、５水準の面取り角度（１１〜５０°）で面取り加工した。その後ラッピング、エッチング、両面研磨を施した。ここで、面取り角度以外の面取り形状は、Ａ１、Ａ２≒０．３５ｍｍ一定とし、Ｒ１、Ｒ２≒０．２５ｍｍと一定とした。外周直線部１５の長さ、すなわちＢＣ値を調整することで、面取り幅（Ａ１、Ａ２）や曲線部１６ａ、１６ｂの曲率（Ｒ１、Ｒ２）を変更せずに、面取り角度θ１、θ２をある程度任意に調整することができる。
【００４３】
上記両面研磨後に、ＲＯＡ、ＳＦＱＲ、ＥＳＦＱＲを計測した結果を図２〜４を参照して説明する。
【００４４】
図２に実験例１における面取り角度θ（＝θ１＝θ２）とＲＯＡとの関係を示すグラフを示した。図２中の◆印と■印は、それぞれ外周除外領域が０．５ｍｍ、１ｍｍの場合である。
ＲＯＡは、外周除外領域が０．５ｍｍ及び１ｍｍである場合において、面取り角度の増大とともに単調減少することがわかった。特に従来の面取り角度約２０°と比較し、３３°で約２０〜３０％の改善が認められる。
【００４５】
図３に実験例１における面取り角度とＳＦＱＲとの関係を示すグラフを示した。また、図４に実験例１における面取り角度とＥＳＦＱＲとの関係を示すグラフを示した。図３、４中ではそれぞれＳＦＱＲｍａｘ、ＥＳＦＱＲｍａｘとして、それぞれの測定における各サイトの数値のうちウェーハ内の最大値を示している。
ＳＦＱＲもＲＯＡと同様に、面取り角度の増大とともに単調減少することがわかった。特に、従来の面取り角度約２０°と比較し、３３°で約２０％の改善が認められる（図３参照）。また、ＥＳＦＱＲでも２０％弱の改善が認められる（図４参照）。
【００４６】
ＲＯＡ、ＳＦＱＲ、及びＥＳＦＱＲのいずれのパラメータも、面取り角度の増大とともに改善が認められ、面取り角度が、ウェーハの外周ダレに大きく影響することがわかり、外周ダレの改善には、特に面取り角度３０°以上が非常に効果的であることがわかった。そして、面取り角度を大きくすればするほど、外周ダレを小さくすることができ、所望値に調整することができる。
【００４７】
実験例１では、図２に示したように、３０°以上の面取り角度に調整することにより、研磨後のエッジロールオフ量（ＲＯＡ）について、外周除外領域が０．５ｍｍの場合に１５０ｎｍ以下、外周除外領域１ｍｍの場合に５０ｎｍという優れた平坦性を有するウェーハを製造することができた。
【００４８】
（実験例２）
さらに、実験例１で良好なエッジロールオフ量が得られた面取り角度３３°で、面取り角度を一定として、面取り幅を面取り加工時の砥石溝形状を形成することにより、０．２０ｍｍ、０．２５ｍｍ、０．３５ｍｍ、０．４０ｍｍと変えた場合の両面研磨後のエッジロールオフ量を比較した。
【００４９】
図５に実験例２における面取り幅とＲＯＡとの関係を示すグラフを示した。図５中の◆印と■印は、それぞれ外周除外領域が０．５ｍｍ、１ｍｍの場合である。
両面研磨後のエッジロールオフ量は面取り幅によって変化し、面取り幅に対し単調減少を示すことがわかる。特に、面取り幅０．２５ｍｍ以下で顕著な改善ができた。これは、エッジロールオフ測定領域に対し、外周ダレの形状が相対的に外周側によるためである。
【００５０】
（実験例３）
上記実験例１と同じ水準のウェーハを用いて、ウェーハ外周部の蛍光灯下目視の検査を行った。一部のウェーハにウェーハ主面と面取りとの境界にチップやカケの発生が認められた。図６には、実験例３における面取り角度とチップ・カケ発生率との関係を示すグラフを示した。面取り角度が４０°を超える辺りから、チップ・カケの発生率が増大する。チップ・カケは、半導体素子製造工程で容易にウェーハワレを引き起こし、甚大な不良を生じる。チップ・カケは、原則発生してはならない。従って、面取り角度に上限をもうける必要があり、４０°以下であることが必要である。
【００５１】
本発明によれば、以上説明したように、面取り角度を３０°以上にすることで外周ダレを改善することができ、かつ面取り角度を３０°以上４０°以下の範囲内で調整することで外周ダレを制御することもできる。特に、研磨後のエッジロールオフ量（ＲＯＡ）が、外周除外領域０．５ｍｍの場合に１５０ｎｍ以下、外周除外領域１ｍｍの場合に５０ｎｍという優れた平坦性を有するウェーハを提供することができる。
【００５２】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００５３】
１１…半導体ウェーハ、  １２ａ、１２ｂ…主面、  １３ａ、１３ｂ…傾斜面、
１４ａ、１４ｂ…主面と傾斜面との境界、  １５…先端直線部、
１６ａ、１６ｂ…曲線部。
【図１】
0005472073.tif 000002
【図２】
0005472073.tif 000003
【図３】
0005472073.tif 000004
【図４】
0005472073.tif 000005
【図５】
0005472073.tif 000006
【図６】
0005472073.tif 000007
【図７】
0005472073.tif 000008