(57)【特許請求の範囲】
【請求項１】
絶縁性基板上にＡｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極を設けるとともに、前記第１の電極に間隔を隔てて対向する触媒作用を有さない第２の電極を設ける工程と、
前記絶縁性基板上に、前記第１の電極と前記第２の電極の間であって、且つ、前記第１の電極及び前記第２の電極の一方の端部側にＴａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜からなる触媒作用を有する第３の電極を設けるとともに前記第１の電極と第２の電極を結ぶ方向に対して交わる方向に前記第３の電極に間隔を隔てて対向する触媒作用を有さない第４の電極を設ける工程と、
前記第１の電極を成長基点として前記第２の電極に達する半導体的性質を示すカーボンナノチューブを成長させてチャネルとすると同時に、前記第３の電極を成長基点として第４の電極方向に延在する金属的性質を示すカーボンナノチューブを成長させて主ゲート電極を形成する工程と、
前記チャネル上と主ゲート電極間においてゲート絶縁膜になるとともに、前記チャネルと主ゲート電極とを覆う絶縁膜を形成する工程と、
前記絶縁膜上に前記第１の電極と投影的に重なるようにＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第５の電極を設けるとともに、前記第２の電極と投影的に重なるように触媒作用を有さない第６の電極を設ける工程と、
前記第５の電極を成長基点として第６の電極に達する半導体的性質を示すカーボンナノチューブを成長させてチャネルとする工程と
を有することを特徴とする電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界効果型トランジスタの製造方法に関するものであり、特に、カーボンナノチューブをチャネルとする小型の高周波用電界効果トランジスタにおける高速性向上のためのゲート電極およびチャネルの構造に特徴のある電界効果型トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
トランジスタの高周波回路応用を考えた場合、当然のことながらトランジスタには高速動作が要求されるが、その要求に応えるものとしてカーボンナノチューブをチャネルに用いたトランジスタの報告例が多く見られる（例えば、特許文献１参照）。
【０００３】
しかし、報告されているカーボンナノチューブトランジスタのほとんどがＤＣ動作確認にとどまっており、高速動作の報告はほとんどない。これはチャネルとなるカーボンナノチューブの径が数ｎｍと非常に小さいため体積に対する表面積の割合が大きく周辺の影響を受けやすいこと、チャネルとなるチューブの本数が数本程度であり、駆動できる電流が１０μＡ程度と小さいことによる。
【０００４】
即ち、他のトランジスタ、たとえばＭＯＳトランジスタなどに比べて真性容量に対する寄生容量比が非常に大きくなり、その結果、高速動作出来ないということが現状のカーボンナノチューブトランジスタが抱える大きな問題点であるので、この事情を図６を参照して説明する。
【０００５】
図６の上段図はカーボンナノチューブＦＥＴの概略的斜視図であり、下段図はチャネル長方向に沿った断面図である。サファイア等の絶縁性基板５１上に触媒作用のあるソース電極５２とソース電極５２に対向するように触媒作用のないドレイン電極５３を設け、ソース電極５２を接地するとともにドレイン電極５３を正にバイアスした状態で半導体的性質を有するカーボンナノチューブ５４を成長させてチャネルとしたのち、絶縁膜５５を設けてカーボンナノチューブ５４を埋め込み、カーボンナノチューブ５４の表面を覆う絶縁膜５５をゲート絶縁膜とし、ゲート絶縁膜上にゲート電極５６を設け、絶縁性基板５１の裏面に接地電極５７を設けたものである。
【０００６】
このようなカーボンナノチューブＦＥＴにおいては、チャネルとゲート電極、ソース電極及びドレイン電極との間の真性容量Ｃｉｎｔ以外に、接地電極５７とゲート電極５６、ソース電極５２、ドレイン電極５３及びカーボンナノチューブ５４との間に寄生容量Ｃｅｘｔが形成される。
【０００７】
トランジスタの高速性の指標である電流利得遮断周波数ｆＴは、ｇｍをトランスコンダクタンス、Ｃｉｎｔを真性容量、Ｃｅｘｔを寄生容量とすると、
ｆＴ〜ｇｍ／｛２π（Ｃｉｎｔ＋Ｃｅｘｔ）｝
で表されるが、上述のカーボンナノチューブＦＥＴにおいては真性容量Ｃｉｎｔに対する 寄生容量Ｃｅｘｔが大きいので電流利得遮断周波数ｆＴが小さくなり、高速動作ができないという問題がある。
【０００８】
なお、トランジスタの小型化或いは高速化等のために、ゲート電極を金属性カーボンナノチューブで構成すること（例えば、特許文献２参照）も提案されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１１６６１８号公報
【特許文献２】特開２００３−１０９９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
カーボンナノチューブＦＥＴにおいて、寄生容量を減らす方法としては、図７に示すように、カーボンナノチューブを基板面に対して平行に多数本成長することが考えられ、それによって、真性容量に対する寄生容量比を低減することが可能である。
【００１１】
しかし、その反面、デバイス面積が大きくなってしまい、カーボンナノチューブトランジスタの１つの利点である微細トランジスタとしてのメリットが薄れてしまうという問題が出てくる。
【００１２】
したがって、本発明は、デバイス面積の増大を招くことなく、真性容量に対する寄生容量比を低減したトランジスタの製造プロセスの簡略化及び工数の短縮を可能にすることを目的とする。
【課題を解決するための手段】
【００１３】
開示される一観点からは、絶縁性基板上にＡｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極を設けるとともに、前記第１の電極に間隔を隔てて対向する触媒作用を有さない第２の電極を設ける工程と、前記絶縁性基板上に、前記第１の電極と前記第２の電極の間であって、且つ、前記第１の電極及び前記第２の電極の一方の端部側にＴａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜からなる触媒作用を有する第３の電極を設けるとともに前記第１の電極と第２の電極を結ぶ方向に対して交わる方向に前記第３の電極に間隔を隔てて対向する触媒作用を有さない第４の電極を設ける工程と、前記第１の電極を成長基点として前記第２の電極に達する半導体的性質を示すカーボンナノチューブを成長させてチャネルとすると同時に、前記第３の電極を成長基点として第４の電極方向に延在する金属的性質を示すカーボンナノチューブを成長させて主ゲート電極を形成する工程と、前記チャネル上と主ゲート電極間においてゲート絶縁膜になるとともに、前記チャネルと主ゲート電極とを覆う絶縁膜を形成する工程と、前記絶縁膜上に前記第１の電極と投影的に重なるようにＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第５の電極を設けるとともに、前記第２の電極と投影的に重なるように触媒作用を有さない第６の電極を設ける工程と、前記第５の電極を成長基点として第６の電極に達する半導体的性質を示すカーボンナノチューブを成長させてチャネルとする工程とを有することを特徴とする電界効果型トランジスタの製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、デバイス面積の増大を招くことなく、真性容量に対する寄生容量比を低減したトランジスタの製造プロセスの簡略化及び工数の短縮が可能になる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態の電界効果型トランジスタの製造方法により形成した電界効果型トランジスタの概略的斜視図である。
【図２】本発明の参考例のカーボンナノチューブＦＥＴの概略的斜視図である。
【図３】本発明の実施例１のカーボンナノチューブＦＥＴの途中までの製造工程の説明図である。
【図４】本発明の実施例１のカーボンナノチューブＦＥＴの図３以降の製造工程の説明図である。-
【図５】本発明の実施例１のカーボンナノチューブＦＥＴの概略的斜視図である。
【図６】カーボンナノチューブＦＥＴの構造説明図である。
【図７】改良型カーボンナノチューブＦＥＴの構造説明図である。
【発明を実施するための形態】
【００１６】
ここで、図１を参照して、本発明の実施の形態の電界効果型トランジスタを説明する。図１は、本発明の実施の形態の電界効果型トランジスタの製造方法によって形成された電界効果型トランジスタの概略的斜視図であり、１度の成長で同時にチャネルとゲート電極とが形成できるため、プロセスの簡略化、工数の短縮が可能になる。
【００１７】
即ち、成長するカーボンナノチューブの電気的特性の触媒構造依存性を利用することによって、チャネルとなる半導体的性質を有するカーボンナノチューブと主ゲート電極となる金属的性質を有するカーボンナノチューブとを同時に成長させることができ、製造工程数を減らすことができる。
【００１８】
また、この構造を用いることで、従来と比較してデバイス面積は同じ状態で、駆動電流を２倍にすることができる。即ち、寄生容量の増大無しにデバイスサイズを２倍にでき、その結果としてデバイス面積を大きくしないまま、真性容量に対する寄生容量比を低減し、カーボンナノチューブトランジスタの高速動作が実現可能になる。
【００１９】
例えば、トランジスタの高速性の指標である電流利得遮断周波数ｆＴは、ｇｍをトランスコンダクタンス、Ｃｉｎｔを真性容量、Ｃｅｘｔを寄生容量とすると、
ｆＴ〜ｇｍ／｛２π（Ｃｉｎｔ＋Ｃｅｘｔ）｝
となる。
【００２０】
この場合、ｇｍ及び真性容量Ｃｉｎｔはデバイスサイズに比例するのに対して、寄生容量Ｃｅｘｔはデバイスサイズによらず一定であるので、本発明による構造を用いることでデバイスサイズが２倍になるのに伴ってｇｍ、Ｃｉｎｔも２倍になり、結果としてｆＴを向上させることができる。
【００２１】
また、複数の積層された複数の主ゲート電極の各主ゲート電極の上下に半導体的性質を示すカーボンナノチューブからなるチャネルを設けても良い。
【００２２】
このように、半導体的性質を示すカーボンナノチューブからなるチャネルを多層化することによって、デバイス面積一定のまま、さらにデバイスサイズを増加させることができ、例えば、カーボンナノチューブからなるチャネルをＮ層にした場合の電流利得遮断周波数ｆＴは、
ｆＴ〜Ｎ・ｇｍ／｛２π（ＮＣｉｎｔ＋Ｃｅｘｔ）｝
となり、Ｎの増加に伴ってｆＴが増加する。
【００２３】
この場合、カーボンナノチューブからなるチャネルの内の最下層のチャネルと絶縁性基板との間に埋込ゲート電極を設けても良いし、或いは、カーボンナノチューブからなるチャネルの内の最上層のチャネルの上に付加ゲート電極を設けても良く、それによって、電流駆動能力を高めることができる。
【００２４】
また、主ゲート電極として、金属的性質を示すカーボンナノチューブ用いているので、カーボンナノチューブの有する長軸方向の低抵抗特性によりパワーアンプの利得を高めることができ、また、ローノイズアンプのノイズ特性を向上することができる。
【００２５】
即ち、トランジスタの高速性のもう一つの指標である最大発振周波数ｆｍａｘは、
ｆｍａｘ〜｛ｆＴ／８π（Ｒｇ・Ｃｇｄ）｝１／２ 
となる。したがって、主ゲート電極に金属的性質を有するカーボンナノチューブを用いることでゲート抵抗Ｒｇが低減され、結果としてｆｍａｘが向上する。
【実施例１】
【００２６】
ここで、実施例１を説明する前に、図２を参照して本発明の前提となる参考例を説明する。図２は、本発明の前提となる参考例のカーボンナノチューブＦＥＴの概略的斜視図であり、この参考例のカーボンナノチューブＦＥＴはチャネル、ソース・ドレイン電極及びゲート電極の積層工程を複数回（図においては３回）繰り返すことで多層のカーボンナノチューブ１６，２９，３５，４０からなるチャネルを有するカーボンナノチューブＦＥＴとしたものである。なお、説明は省略するものの、ソース電極同士、ドレイン電極同士及びゲート電極同士はプラブ（スルービア）を介して電気的に接続されている。
【００２７】
この参考例においては、ゲート電極１９，３２，３７とカーボンナノチューブチャネルの更なる多層化によって、駆動電流を大きくすることができるとともに、カーボンナノチューブ１６，２９，３５，４０からなるチャネルをＮ層にした場合の電流利得遮断周波数ｆＴは、
ｆＴ〜Ｎ・ｇｍ／｛２π（ＮＣｉｎｔ＋Ｃｅｘｔ）｝
で表され、Ｎの増加に伴って増加するｇｍ及び真性容量Ｃｉｎｔに対して、寄生容量Ｃｅｘｔの比率がさらに小さくなり、その結果、ｆＴが大きくなるので、より高速化が可能になる。
【００２８】
以上を前提として、図３乃至図５を参照して本発明の実施例１のカーボンナノチューブトランジスタの製造工程を説明する。まず、図３に示すように、サファイア基板１１上に、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、５ｎｍのＡｌ膜１３及び厚さが１ｎｍの触媒作用を有するＦｅ膜１４を順次堆積させたのちレジストパターンを除去することによって第１のソース電極１２とする。
【００２９】
次いで、再び、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、６ｎｍのＡｌ膜をソース電極１２と例えば５μｍの間隙をあけて対向するように堆積させたのちレジストパターンを除去することによって第１のドレイン電極１５とする。
【００３０】
次いで、レジストパターン（図示を省略）をマスクとしてスパッタ法により、厚さが、例えば、２０ｎｍのＡｌ層４６及び厚さが、例えば、２ｎｍのＦｅ膜４７を順次堆積させのちレジストパターンを除去することによってゲート電極端部４５を形成する。
【００３１】
次いで、ＣＶＤ法を用いて、プロセスガスとしてアセチレンガスを用いるとともに、キャリアガスとしてＡｒガスもしくは水素ガスを用い、ソース電極１２−ドレイン電極１５間に直流電界を印加した状態で、例えば、１００Ｐａの圧力において、６００℃の成長温度でチャネルとなる第１の半導体的性質を示すカーボンナノチューブ１６を形成すると同時に、ゲート電極となる金属的性質を示すカーボンナノチューブ４８を形成する。
【００３２】
この時、例えば、６００℃の成長温度においてソース電極１２の表面を構成するＦｅ膜１４は温度の影響により粒子状になるが、この粒子の径は下地のＡｌとの濡れ性を反映して小径となるので、成長するカーボンナノチューブは半導体的性質を有する単層カーボンナノチューブとなり、チャネルを構成することになる。
【００３３】
一方、ゲート電極端部４５の表面を構成するＦｅ膜４７はソース電極１２の表面のものより厚くなっており、形成されるＦｅ粒子もソース電極１２上のものよりは大きくなる。
その結果、ゲート電極端部４５上から成長するカーボンナノチューブ４８の径もソース電極１２上のものにくらべて太くなり、ゲート電極としての金属的性質を有する多層カーボンナノチューブを構成することになる。
【００３４】
次いで、スピンコートおよびアニールにより、例えば、カーボンナノチューブ４８の表面上に堆積する厚みが１０ｎｍになるようにＳＯＧ膜４９を堆積させて第１のカーボンナノチューブ１６の間隙及びカーボンナノチューブ４８の間隙を埋めるとともに、カーボンナノチューブ４８上に堆積した部分をゲート絶縁膜５０とする。
【００３５】
次いで、図４に示すように、再び、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、５ｎｍのＡｌ膜２６及び厚さが１ｎｍの触媒作用を有するＦｅ膜２７を順次堆積させたのちレジストパターンを除去することによって第２のソース電極２５と、次いで、同様の方法を用いて、例えば６ｎｍのＡｌ膜を形成し第２のドレイン電極２８とする。
【００３６】
次いで、第１のカーボンナノチューブ１６と同様の成長方法を用いて複数本の第２のカーボンナノチューブ２９を形成した後、全面にＳＯＧ膜３０を堆積させ、サファイア基板１１の裏面にＡｌからなる接地電極３１を設けることによって、本発明の実施例１のカーボンナノチューブＦＥＴの基本構成が完成する。なお、説明は省略するものの、ソース電極同士及びドレイン電極同士はプラブ（スルービア）を介して電気的に接続されている。
【００３７】
図５は、本発明の実施例１のカーボンナノチューブＦＥＴの概略的斜視図であり、１度の成長で同時にチャネルとゲート電極とが形成できるため、プロセスの簡略化、工数の短縮が可能になる。なお、図は理想的状態を示したものであり、チャネルとゲート電極とを交差させることはできるが、実際にチャネルとゲート電極とが直交するように構成することは困難である。
【００３８】
以上、本発明の実施例を説明してきたが、本発明は実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、カーボンナノチューブの成長に要する原料ガスはアセチレンガスに限られるものではなく、メタンやエチレン等の炭化水素ガス或いはメタノール等のアルコールガスを用いても良いものであり、成長方法についてもＣＶＤ法に限られるものではなく、アーク放電法或いはレーザアブレーション法等の他の成長方法を用いても良いものである。
【００３９】
また、上記の実施例においては、触媒として下地によって成長するカーボンナノチューブの導電特性を制御できるＦｅを用いているが、Ｆｅに限られるものではなく、Ｃｏ，Ｎｉ，Ｐｔ，Ｒｈ、或いは、これらの触媒１種以上とＴｉ，Ｍｏ，Ａｌ，Ｔａなど１種以上との合金を用いても良く、また触媒の形状も薄膜に限られるものではなく、微分型静電分級器などにより直径制御された微粒子を用いても良いものであり、その場合には、金属性カーボンナノチューブと半導体性カーボンナノチューブを成長する工程でそれぞれに好適な原料ガス、成長温度、下地金属などの成長条件を採用すれば良い。
【００４０】
また、上記の実施例においては、絶縁性基板としてサファイアを用いているが、サファイアに限られるものではなく、カーボンナノチューブの成長温度に耐えられる絶縁性基板であれば良く、例えば、パイレック（登録商標名）等の耐熱性ガラスを用いても良く、或いは、シリコン基板等の表面にＳｉＯ２膜等の絶縁膜を設けた基板を用いても良いものである。
【００４１】
また、上記の実施例においては、ゲート電極が１層の場合の構成として示しているが、参考例と同様に金属的性質のカーボンナノチューブからなるゲート電極を多層化しても良いものである。
【００４２】
また、実施例或いはその多層化した変形例において、埋込ゲート電極及び付加ゲート電極の少なくとも一方を設けても良い。
【００４３】
本発明の活用例としては、高周波回路用トランジスタの製造方法が典型的なものであるが、高周波回路用に限られるものではなく、また、触媒となるＦｅの下地をＡｌとＴａとした成長用電極を選択的に設けることによって、半導体性カーボンナノチューブと金属性カーボンナノチューブとを任意の位置に同時に成長させることも可能になる。
【符号の説明】
【００４４】
１１ サファイア基板
１２ ソース電極
１３ Ａｌ膜
１４ Ｆｅ膜
１５ ドレイン電極
１６ カーボンナノチューブ
１７ ＳＯＧ膜
１９ ゲート電極
２０ Ｔｉ膜
２１ Ｐｔ層
２２ Ｔｉ膜
２３ ＳＯＧ膜
２５ ソース電極
２６ Ａｌ膜
２７ Ｆｅ膜
２８ ドレイン電極
２９ カーボンナノチューブ
３０ ＳＯＧ膜
３１ 接地電極
３２ ゲート電極
３３ ソース電極
３４ ドレイン電極
３５ カーボンナノチューブ
３６ ＳＯＧ膜
３７ ゲート電極
３８ ソース電極
３９ ドレイン電極
４０ カーボンナノチューブ
４１ ＳＯＧ膜
４５ ゲート電極端部
４６ Ａｌ層
４７ Ｆｅ膜
４８ カーボンナノチューブ
４９ ＳＯＧ膜
５０ ゲート絶縁膜
５１ 絶縁性基板
５２ ソース電極
５３ ドレイン電極
５４ カーボンナノチューブ
５５ 絶縁膜
５６ ゲート電極
５７ 接地電極
【図１】
0005637231.tif 000002
【図２】
0005637231.tif 000003
【図３】
0005637231.tif 000004
【図４】
0005637231.tif 000005
【図５】
0005637231.tif 000006
【図６】
0005637231.tif 000007
【図７】
0005637231.tif 000008