(57)【特許請求の範囲】
【請求項１】
電磁波照射部を有する製造装置であって、
前記電磁波照射部は、並列に配置された複数の導波管と、
前記複数の導波管にそれぞれ設けられた複数のスロットと、
前記複数のスロットにそれぞれ設けられた複数の誘電体と、
前記誘電体の面に対して垂直な方向に移動可能なステージと、を有し、
洗浄部と、熱処理部とを有し、
接合層として機能する絶縁層が表面に設けられ、且つ前記絶縁層と脆化領域との間に単結晶半導体層が設けられた単結晶半導体基板と、ベース基板との接合面を、前記洗浄部によって洗浄し、
前記ベース基板及び前記単結晶半導体基板を貼り合わせ、前記電磁波照射部によって周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して前記単結晶半導体基板を加熱し、
前記脆化領域を分離面として前記単結晶半導体基板を分離することにより、前記ベース基板上に前記単結晶半導体基板から分離された単結晶半導体層を固定し、
前記ベース基板に固定された前記単結晶半導体層を、前記熱処理部によって熱処理することを特徴とする製造装置。
【請求項２】
電磁波照射部を有する製造装置であって、
前記電磁波照射部は、導波管と、
前記導波管に設けられた複数のスロットと、
前記複数のスロットにそれぞれ設けられた複数の誘電体と、
前記複数の誘電体の面に対して平行な方向に移動可能なステージと、を有し、
洗浄部と、熱処理部とを有し、
接合層として機能する絶縁層が表面に設けられ、且つ前記絶縁層と脆化領域との間に単結晶半導体層が設けられた単結晶半導体基板と、ベース基板との接合面を、前記洗浄部によって洗浄し、
前記ベース基板及び前記単結晶半導体基板を貼り合わせ、前記電磁波照射部によって周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して前記単結晶半導体基板を加熱し、
前記脆化領域を分離面として前記単結晶半導体基板を分離することにより、前記ベース基板上に前記単結晶半導体基板から分離された単結晶半導体層を固定し、
前記ベース基板に固定された前記単結晶半導体層を、前記熱処理部によって熱処理することを特徴とする製造装置。
【請求項３】
電磁波照射部を有する製造装置であって、
前記電磁波照射部は、導波管と、
前記導波管に設けられた複数のスロットと、
前記複数のスロットにそれぞれ設けられた複数の誘電体と、
複数の流出穴を有するステージと、
前記流出穴のそれぞれに気体を供給する送風機と、
前記ステージの両サイドに配置される搬送ローラと、を有し、
洗浄部と、熱処理部とを有し、
接合層として機能する絶縁層が表面に設けられ、且つ前記絶縁層と脆化領域との間に単結晶半導体層が設けられた単結晶半導体基板と、ベース基板との接合面を、前記洗浄部によって洗浄し、
前記ベース基板及び前記単結晶半導体基板を貼り合わせ、前記電磁波照射部によって周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して前記単結晶半導体基板を加熱し、
前記脆化領域を分離面として前記単結晶半導体基板を分離することにより、前記ベース基板上に前記単結晶半導体基板から分離された単結晶半導体層を固定し、
前記ベース基板に固定された前記単結晶半導体層を、前記熱処理部によって熱処理することを特徴とする製造装置。
【請求項４】
請求項３において、
前記流出穴は、前記ステージの中央部より端部に多く設けられていることを特徴とする製造装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記複数のスロットのそれぞれは、前記導波管を伝播する電磁波の波長の１／２の間隔で設けられていることを特徴とする製造装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記熱処理部において、前記単結晶半導体層を５００℃以上で加熱することを特徴とする製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁表面上に単結晶半導体層を有する半導体基板を製造する製造装置に関する。また、本発明は、当該製造装置を用いて絶縁表面上に単結晶半導体層を有する半導体基板を製造する方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面上に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
【０００３】
ＳＯＩ基板を製造する方法の１つに、水素イオン注入剥離法が知られている。水素イオン注入剥離法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、剥離用基板となるシリコンウエハにイオン注入法を用いて水素イオンを注入することにより表面から所定の深さにイオン注入層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合（ボンディング）させる。その後、熱処理を行うことにより、イオン注入層が劈開面（分離面）となり、水素イオンを注入した剥離用のシリコンウエハが薄膜状に剥離し、被剥離用のシリコンウエハ上に単結晶シリコン膜を形成することができる。また、水素イオン注入剥離法はスマートカット（登録商標）法と呼ぶこともある。
【０００４】
また、このような水素イオン注入剥離法を用いて単結晶シリコン膜をガラスからなるベース基板上に形成する方法が提案されている（例えば、特許文献１参照）。
【０００５】
また、８００℃を越える高温の熱処理を必要としないＳＯＩ基板の作製方法が提案されている（例えば、特許文献２参照）。半導体ウエハをガラス基板に貼り合わせた後、６００℃を越えない温度で加熱処理し、注入したイオンを膨張させることで半導体ウエハを薄膜状に剥離し、ガラス基板上に半導体薄膜層を形成している。この剥離工程後、レーザ光を照射して、半導体薄膜層の結晶品質を改善するとともに、半導体薄膜層とガラス基板を強固に結合させている。
【０００６】
また、マイクロ波を照射することによりイオンが注入されたシリコンウエハを分割すること、シリコンウエハを分割するときの温度上昇で異種材料の熱膨張の違いによる損害を抑えるため、４００℃以下に冷却する方法が提案されている（特許文献３参照）。
【０００７】
また、マイクロ波発生器を有するマイクロ波プラズマ処理装置では、導波管を複数有し、複数の導波管毎に複数の誘電体がそれぞれ設けられ、誘電体を介して処理容器内に伝播されたマイクロ波によって、所定のガスをプラズマ化させるマイクロ波プラズマ処理装置が提案されている（特許文献４参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−０９７３７９号公報
【特許文献２】特開２００５−２５２２４４号公報
【特許文献３】特開２００１−２４４４４４号公報
【特許文献４】特開２００６−３１０７９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ガラス基板はシリコンウエハよりも大面積化が可能であり且つ安価な基板であるため、主に、液晶表示装置等の製造に用いられている。ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。
【００１０】
しかしながら、ガラス基板は、加熱によりシュリンクする、歪み点が７００℃以下であり、シリコンウエハよりも撓みやすく、表面にうねりがある等の欠点がある。このような欠点により、ベース基板に半導体基板が用いられるＳＯＩ基板の製造方法よりも、ガラス基板の方を用いると、その製造に制約が多くなる。
【００１１】
上述した水素イオン注入剥離法では、半導体基板を薄膜状に分割するためには、半導体基板中で水素ガスを膨張させるために４００℃以上の温度で加熱することが望ましいが、この分離工程の加熱処理で、半導体基板と共にガラス基板も温度上昇させると、ガラス基板がシュリンクするおそれがある。
【００１２】
また、水素イオン注入剥離法を用いて基板を接合させる場合においては、ガラス基板等の絶縁体でなるベース基板の表面がゴミ等によって汚染されていると、貼り合わせ不良を生じ、ベース基板上に単結晶半導体層が形成されない領域ができる為、貼り合わせる基板同士の表面が十分に清浄化されている必要がある。単結晶半導体層が形成されない領域等の欠陥を有する単結晶半導体層を用いてトランジスタ等の半導体素子を形成した場合、動作不良が生じる恐れがある。特に、ベース基板の大型化に伴いこのような問題は顕著になる。
【００１３】
また、ベース基板が大型化すると、カセットへの搬出入の際や、ロボットアームによって搬送する際などに、ベース基板の自重によって基板が撓んでしまうことがある。特にシリコンウエハを接合させた状態でベース基板が撓んでしまうと、熱処理前にシリコンウエハがベース基板から剥がれてしまうため、ベース基板が大型化するとシリコンウエハを接合させた状態で搬送することが困難になる。
【００１４】
上述した問題に鑑み、シュリンクしやすいガラス基板がベース基板に用いられても、単結晶半導体層を精度良くベース基板に固定することが可能な半導体基板製造装置を提供することを課題の１つとする。
【００１５】
また、ベース基板又は単結晶半導体基板の表面汚染による貼り合わせ不良を抑制することが可能な半導体基板製造装置を提供することを課題の１つとする。
【００１６】
また、ガラス基板のような耐熱性が低く、かつ撓みやすい基板をベース基板に用いても、単結晶半導体層を精度良くベース基板に固定することを可能とする半導体基板製造装置を提供することを課題の１つとする。
【課題を解決するための手段】
【００１７】
本発明の一態様は、接合層として機能する絶縁層が表面に設けられ、且つ表面から所定の深さの領域に脆化領域が設けられた単結晶半導体基板と、ベース基板と、の表面処理を行う洗浄部と、ベース基板及び単結晶半導体基板を貼り合わせ、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して単結晶半導体基板を加熱し、脆化領域を分離面として単結晶半導体基板を分離することにより、ベース基板上に単結晶半導体基板から分離された単結晶半導体層を固定する電磁波照射部と、ベース基板に固定された単結晶半導体層を熱処理する熱処理部と、を有する半導体基板製造装置である。
【００１８】
また、本発明の一態様は、接合層として機能する絶縁層が表面に設けられ、且つ表面から所定の深さの領域に脆化領域が設けられた単結晶半導体基板と、ベース基板と、の表面処理を行う洗浄部と、ベース基板及び単結晶半導体基板を貼り合わせ、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して単結晶半導体基板を加熱し、脆化領域を分離面として単結晶半導体基板を分離することにより、ベース基板上に単結晶半導体基板から分離された単結晶半導体層を固定する電磁波照射部と、単結晶半導体層が分離された単結晶半導体基板の表面を平坦化する単結晶基板再生部と、ベース基板に固定された単結晶半導体層を熱処理する熱処理部と、を有する半導体基板製造装置である。
【００１９】
また、上記の半導体基板製造装置において電磁波照射部は、平行に配置された複数の導波管と、複数の導波管にそれぞれ複数設けられたスロットと、複数のスロットのそれぞれに密接して設けられた誘電体と、を有していてもよい。
【００２０】
または、上記の半導体基板製造装置において電磁波照射部は、複数の導波管と、複数の導波管に設けられた複数のスロットと、スロットにそれぞれ密接して設けられた誘電体と、平面方向に移動するステージと、を有していてもよい。
【００２１】
なお、接合層は単結晶半導体基板の表面だけでなく、ベース基板の表面にも形成することができる。また、接合層は、ベース基板の表面のみに形成しても良い。また、接合層は、ベース基板側からナトリウムが拡散することを防止できるバリア層を含むことが好ましい。バリア層として窒化酸化シリコン層、窒化シリコン層等の窒素含有層を用いることができる。
【００２２】
また、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分において同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。
【発明の効果】
【００２３】
本発明の半導体基板製造装置を用いることで、シュリンクしやすく、かつ撓みやすいガラス基板がベース基板に用いられても、単結晶半導体層を精度良くベース基板に固定することができる。また、ベース基板又は単結晶半導体基板の表面汚染による貼り合わせ不良を抑制することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】実施の形態１に係る半導体基板の作製方法の一例を示す図。
【図２】実施の形態１に係る半導体基板製造装置の一例を示す図。
【図３】実施の形態１の半導体基板製造装置における電磁波照射部の一例を示す図。
【図４】実施の形態２の半導体基板製造装置における電磁波照射部の一例を示す図。
【図５】実施の形態３の半導体基板製造装置における電磁波照射部の一例を示す図。
【図６】半導体基板を用いた半導体装置の作製方法の一例を示す図。
【図７】半導体基板を用いた半導体装置の作製方法の一例を示す図。
【図８】薄膜トランジスタの製造方法の一例について説明する断面図である。
【図９】薄膜トランジスタの製造方法の一例について説明する断面図である。
【図１０】薄膜トランジスタの製造方法の一例について説明する平面図である。
【図１１】半導体基板を用いた半導体装置の一例を示す図。
【図１２】半導体基板を用いた半導体装置の一例を示す図。
【図１３】半導体基板を用いた表示装置の一例を示す図。
【図１４】半導体基板を用いた表示装置の一例を示す図。
【図１５】半導体基板を用いた電子機器を示す図。
【図１６】半導体基板を用いた電子機器を示す図。
【発明を実施するための形態】
【００２５】
以下に、本発明の例示的な実施の形態を説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は実施形態の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素を表しており、材料、形状、作製方法等について繰り返しになる説明は省略している。
【００２６】
（実施の形態１）
本実施の形態では、半導体基板製造装置及びそれを用いた半導体基板の作製方法の一例を図１乃至図３を用いて説明する。
【００２７】
図１に本実施の形態の半導体基板の作製方法の一例を示す。
【００２８】
まず、単結晶半導体基板１００を準備する（図１（Ａ−１）参照）。単結晶半導体基板１００は、市販の半導体基板を用いることができ、例えば、単結晶のシリコン基板やゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板が挙げられる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１８インチ（４５０ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、単結晶半導体基板１００として、単結晶シリコン基板を用いる場合について示す。
【００２９】
単結晶半導体基板１００を洗浄した後、単結晶半導体基板１００表面に絶縁膜を形成する。絶縁膜を設けない構成とすることもできるが、後のイオン照射の際の単結晶半導体基板１００の汚染及び表面の損傷を防ぐためには、絶縁膜を設けることが好ましい。
【００３０】
次に、上記絶縁膜を介して、電界で加速されたイオンでなるイオンビームを単結晶半導体基板１００に照射し、単結晶半導体基板１００の表面から所定の深さの領域に、脆化領域１０４を形成する。
【００３１】
脆化領域１０４が形成される領域の深さは、照射されるイオンの加速エネルギーと入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化領域１０４が形成される。イオンが導入される深さで、後の工程において単結晶半導体基板１００から分離される半導体膜の厚さが決定する。脆化領域１０４が形成される深さは１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下とする。
【００３２】
イオンの照射の際に用いるガスとしては、水素ガス、希ガス等があるが、本実施の形態では水素ガスを用いることが好ましい。イオンドーピング法で水素ガスを用いた場合、生成するイオン種は、Ｈ＋、Ｈ２＋及びＨ３＋であるが、Ｈ３＋が最も多く照射されることが好ましい。Ｈ３＋はＨ＋、Ｈ２＋よりもイオンの照射効率がよく、照射時間の短縮を図ることができる。また、後の工程において脆化領域に亀裂が生じやすくなる。
【００３３】
上記の脆化領域１０４を形成した後、絶縁膜を除去し、新たに絶縁膜１０２を形成する。ここで、絶縁膜を除去するのは、上記のイオン照射の際に、絶縁膜が損傷している可能性が高いためである。なお、絶縁膜の損傷が問題とならない場合には絶縁膜を除去する必要はない。
【００３４】
絶縁膜１０２は、貼り合わせにおける接合を形成する層であるから、その表面は、高い平坦性を有していることが好ましい。
【００３５】
絶縁膜１０２は、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて絶縁膜１０２を形成する場合には、絶縁膜１０２として、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて化学気相成長法により作製される酸化シリコン膜を用いることができる。また、他にもシリコンカーバイド（ＳｉＣ）膜等のＳｉを主成分とする絶縁膜を用いてもよい。
【００３６】
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５０原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。以下の説明では、絶縁膜１０２として、酸化シリコン膜を用いる場合について示す。
【００３７】
次に、ベース基板１２０を準備する（図１（Ｂ−１）参照）。
【００３８】
ベース基板１２０には、絶縁表面を有する基板を用いることができる。また、ベース基板１２０は、単結晶半導体基板と同程度の熱膨張係数を有するものが好ましい。例えば、ベース基板１２０の熱膨張係数は２５×１０−７／℃以上５０×１０−７／℃以下が好ましい。また、ベース基板１２０は、歪み点が５８０℃以上７００℃以下であるものが好ましく、その歪み点は、６００℃以上７００℃以下がより好ましい。
【００３９】
例えば、ベース基板１２０にはガラス基板を用いることができる。ガラス基板としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような無アルカリガラス基板を用いることが好ましい。ベース基板１２０として大面積化が可能で安価なガラス基板を用いることにより、シリコンウエハをベース基板１２０に用いる場合と比較して低コスト化を図ることができる。
【００４０】
なお、ベース基板１２０はガラス基板に限定されるものではなく、セラミック基板、石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコン等半導体でなる半導体基板等を用いることも可能である。
【００４１】
ベース基板１２０には、３００ｍｍ×３００ｍｍ以上の大面積基板を好ましく用いることができる。このような大面積基板として、液晶パネルの製造用に開発されたマザーガラス基板が好適である。マザーガラス基板としては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）等のサイズの基板が知られている。大面積のマザーガラス基板をベース基板１２０に用いて半導体基板を製造することで、半導体基板の大面積化が実現できる。
【００４２】
本実施の形態においては示さないが、ベース基板１２０の表面に絶縁層を形成しても良い。該絶縁層を設けることにより、ベース基板１２０に不純物（アルカリ金属やアルカリ土類金属など）が含まれている場合には、当該不純物が半導体層へ拡散することを防止できる。絶縁層は単層構造でも良いし積層構造でも良い。絶縁層を構成する材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを挙げることができる。
【００４３】
次いで、単結晶半導体基板１００及びベース基板１２０を半導体基板製造装置に搬入して、それぞれの基板の表面処理を行う（図１（Ｃ−１）、（Ｃ−２）参照）。表面処理としては、オゾン処理（例えば、オゾン水洗浄）、又は、メガソニック洗浄及びオゾン水洗浄を行うことができる。また、オゾン水洗浄とフッ酸による洗浄を複数回繰り返し行ってもよい。このような表面処理を行うことにより、単結晶半導体基板１００及びベース基板１２０の表面の有機物等のゴミを除去し、表面を親水化することができる。また、密着させる互いの基板の表面を十分に清浄化しておくことで、接合強度を高めることができる。
【００４４】
その後、上記のベース基板１２０と単結晶半導体基板１００とを貼り合わせる（図１（Ｃ−３）参照）。具体的には、清浄化したベース基板１２０の表面と清浄化した絶縁膜１０２の表面とが接触するように配置し、ベース基板１２０の表面と絶縁膜１０２の表面とで接合が形成されるように加圧処理を施すのが好ましい。接合形成には、ファン・デル・ワールス力や水素結合が関与しているもの考えられている。この基板接合処理工程は、加熱処理を伴わず、常温（室温）で行うことができるため、ベース基板１２０に、ガラス基板のように耐熱温度が７００℃以下の低耐熱性の基板を用いることが可能である。
【００４５】
次に、ベース基板１２０に貼り付けられた単結晶半導体基板１００に、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波１２３を照射する（図１（Ｃ−４）参照）。
【００４６】
周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波１２３を単結晶半導体基板１００に照射すると、電磁波１２３の電場の作用により単結晶半導体基板１００が発熱する。温度上昇により、脆化領域１０４に形成されている微小な孔には、脆化領域１０４の形成で添加した元素または分子が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１０４の微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じ、脆化領域１０４沿って単結晶半導体基板１００が分離される（図１（Ｃ−５）参照）。絶縁膜１０２はベース基板１２０に接合しているので、ベース基板１２０上には、単結晶半導体基板１００から分離された単結晶半導体層１２４が固定される。
【００４７】
本実施の形態では、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波の照射で半導体基板を分割しているため、単結晶半導体基板の温度上昇を４００℃以下に抑えていても、脆化領域を分離面として分割することができ、かつ電磁波の照射時間は、５分以下と短時間で済む。また、ガラス基板はこの周波数帯域の電磁波はほとんど吸収しない。したがって、ベース基板にガラス基板を用いる場合でも、冷却する等、ガラス基板の意図的な温度制御をしなくとも、シュリンクが生ずる温度にガラス基板が加熱されることがないので、ガラス基板のシュリンクを抑えることが可能である。
【００４８】
電磁波照射処理で用いられる電磁波は波長１ｍｍ以上１ｍ以下であり、ＵＨＦ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ）、ＳＨＦ（Ｓｕｐｅｒ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ）、およびＥＨＦ（Ｅｘｔｒｅｍｅｌｙ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ）の帯域の電磁波である。各帯域の周波数は以下の通りである。
・ＵＨＦ  ３００ＭＨｚ以上３ＧＨｚ以下
・ＳＨＦ  ３ＧＨｚ以上３０ＧＨｚ以下
・ＥＨＦ  ３０ＧＨｚ以上３００ＧＨｚ以下
【００４９】
なお、本実施の形態において、脆化領域の形成のため単結晶半導体基板１００に水素を添加しているため、ベース基板１２０に固定された単結晶半導体層１２４は水素を含む。そこで、単結晶半導体層１２４を４１０℃以上で加熱することで、単結晶半導体層１２４から水素ガスを放出させて、その水素濃度を減少させることが好ましい（図１（Ｃ−６）参照）。加熱処理後の単結晶半導体層１２４の水素濃度を１×１０２１ａｔｏｍｉｃ／ｃｍ３以下にすることが好ましい。また、この加熱処理によって、基板固定処理で形成された接合部の結合力を増加させることができる。加熱処理の温度は、５００℃以上が好ましく、５５０℃以上がより好ましい。
【００５０】
以上の工程により、ベース基板１２０上に絶縁膜１０２を介して単結晶半導体層１２４が設けられた半導体基板（ＳＯＩ基板）１３５を作製することができる。
【００５１】
なお、上記工程において、得られた半導体基板１３５の表面に平坦化処理を行ってもよい。平坦化処理を行うことにより、分離後にベース基板１２０上に設けられた単結晶半導体層１２４の表面に凹凸が生じた場合でも半導体基板１３５の表面を平坦化することができる。
【００５２】
平坦化処理としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）、エッチング処理、レーザ光の照射等により行うことができる。ここでは、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を行った後にレーザ光を照射することによって、単結晶半導体層１２４の再結晶化と表面の平坦化を行う。
【００５３】
レーザ光を単結晶半導体層の上面側から照射することで、単結晶半導体層の上面を溶融させることができる。溶融した後、単結晶半導体層が冷却、固化することで、その上面の平坦性が向上した単結晶半導体層が得られる。レーザ光を用いることにより、ベース基板１２０が直接加熱されないため、当該ベース基板１２０の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１２０に用いることが可能である。
【００５４】
なお、前述したように、水素を単結晶半導体基板に添加して脆化領域を形成すると、単結晶半導体基板から分離された単結晶半導体層も水素を多く含むことになる。レーザ光を単結晶半導体層に照射したとき、単結晶半導体層から水素が噴出すると、結晶性の回復、平坦化を実現できなくなる。水素濃度が１×１０２１ａｔｏｍｉｃ／ｃｍ３よりも高いと、結晶性の回復、平坦化を実現できるように、レーザ光のエネルギー密度を制御することが困難になる。
【００５５】
そこで本実施の形態で示す半導体基板製造装置において、レーザ照射処理の前に４１０℃以上の加熱処理を行い、単結晶半導体層の水素濃度を低下させておくことで、レーザ光の照射によって単結晶半導体層から水素ガスが噴出することが防止できる（図１（Ｃ−６）参照）。このことにより、結晶性の回復および平坦化に必要なレーザ光の照射エネルギーの制御が容易になる。つまり、予め加熱処理を行うことで、レーザ照射処理で使用可能な照射エネルギーの範囲が広くなり、結晶性の回復および平坦化をレーザ光の照射で再現性良く行うことが可能になる。レーザ照射処理の効果の再現性を確保するため、図１（Ｃ−６）に示す加熱処理によって、単結晶半導体層の水素濃度を１×１０２１ａｔｏｍｉｃ／ｃｍ３以下とすることが好ましく、７×１０２０ａｔｏｍｉｃ／ｃｍ３以下とすることがより好ましい。
【００５６】
なお、レーザ光の照射による単結晶半導体層の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体膜中の欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体層が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体層の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
【００５７】
上記レーザ光の照射には、パルス発振レーザを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザ光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下とすることが好ましい。
【００５８】
上述のようにレーザ光を照射した後には、単結晶半導体層の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、単結晶半導体層がシリコン材料からなる層である場合、ＳＦ６と０２をプロセスガスに用いてドライエッチングを行い、単結晶半導体層を薄くすることができる。
【００５９】
なお、平坦化処理は半導体基板１３５に限らず分離後の単結晶半導体基板１００に対して行ってもよい（図１（Ｄ−１）参照）。分離後の単結晶半導体基板１００の表面を平坦にすることによって、当該単結晶半導体基板１００を半導体（ＳＯＩ）基板の作製工程において再利用することが可能となる。再生された単結晶半導体基板は、少なくとも分離された単結晶半導体層１２４の膜厚分薄くなっている。
【００６０】
図２に、本実施の形態の半導体基板製造装置の構成図を示す。図２において、半導体基板製造装置は、洗浄部２００と、電磁波照射部２０２と、熱処理部２０４と、を有する。本実施の形態の半導体基板製造装置を用いて、図１に図示した（Ｃ−１）乃至（Ｃ−６）の工程を行うことができる。なお、ベース基板１２０上に単結晶半導体層１２４を固定した後の単結晶半導体基板１００の平坦化を行う単結晶基板再生部（図１（Ｄ−１）の工程を行うチャンバー）をさらに設けても構わない。単結晶基板再生部を設けることで、半導体基板の作製のスループットをさらに向上させることができる。以下、図２に示す半導体基板製造装置を用いた半導体基板の作製方法について説明する。
【００６１】
まず、図１（Ａ−１）の工程を終えた単結晶半導体基板１００及び図１（Ｂ−１）の工程を終えたベース基板１２０をそれぞれ、搬送ロボット２０６を用いて洗浄部２００へと搬送する。洗浄部２００は、洗浄漕２０８を有し、当該洗浄漕２０８を用いて、図１（Ｃ−１）及び（Ｃ−２）で示した単結晶半導体基板１００またはベース基板１２０の表面処理を行うことができる。なお、図２には、洗浄漕２０８が１つ設けられた例を図示したが、スループット向上の為には、単結晶半導体基板１００及びベース基板１２０をそれぞれ別々の洗浄漕２０８を用いて表面処理するのが望ましい。
【００６２】
表面処理を終えた単結晶半導体基板１００及びベース基板１２０は搬送ロボット２０６によって、電磁波照射部２０２へと搬送される。電磁波照射部２０２へと搬送された単結晶半導体基板１００及びベース基板１２０は、電磁波照射部２０２内で貼り合わせられた後に、昇降可能なステージ２１８上へ載置される。
【００６３】
単結晶半導体基板１００とベース基板１２０の貼り合わせは、例えば、単結晶半導体基板１００を載置したアーム２３０が、単結晶半導体基板１００を吸着したまま１８０°回転し、ベース基板１２０を載置したアーム２４０と近接することで、単結晶半導体基板１００とベース基板１２０とを貼り合わせることができる。なお、貼り合わせる前にアーム２３０と、アーム２４０とのアライメントを取る必要がある。また、貼り合わせが終了すると、アーム２３０の吸着を解除し、接合した単結晶半導体基板１００とベース基板１２０は、アーム２４０によってステージ２１８上へ載置される。
【００６４】
接合した単結晶半導体基板１００とベース基板１２０が載置されたステージ２１８は、電磁波照射部上部に設けられた誘電体２１６に単結晶半導体基板１００を近接させるように、上昇する（図２（Ｂ）参照）。誘電体２１６には、電磁波照射部２０２のチャンバー外に設けられた電磁波発生器２１０から出力された電磁波が、導波管２１２を介してスロット２１４から伝播される。したがって、誘電体２１６と単結晶半導体基板１００とを近接させることで、図１（Ｃ−４）で示したように、誘電体２１６へと伝播した電磁波によって単結晶半導体基板１００を加熱することができる。また、この電磁波照射処理によって、図１（Ｃ−５）で示したように、単結晶半導体基板１００に形成された脆化領域に亀裂が生じ、脆化領域に沿って単結晶半導体基板１００が分離される。ベース基板１２０上には、単結晶半導体基板１００から分離された単結晶半導体層１２４が固定される。
【００６５】
電磁波発生器２１０としては、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を発生できる装置を用いることができ、例えばマイクロ波加熱装置、またはミリ波加熱装置を用いることができる。マイクロ波加熱装置は、マイクロ波の輻射によって処理物を加熱する装置であり、ミリ波加熱装置は、ミリ波の輻射によって処理物を加熱する装置である。また電磁波の照射時間は５分以下と短時間であり、１分以上３分以下とすることができる。
【００６６】
なお、ステージ２１８を上昇または下降させる際には、載置された単結晶半導体基板１００及びベース基板１２０が滑り落ちることを防止するピン２２４を設けるのが好ましい。または、ステージ２１８を、凹部を有する構成とし、当該凹部上に接合された単結晶半導体基板１００及びベース基板１２０を載置しても良い。
【００６７】
単結晶半導体層１２４が分離された単結晶半導体基板１００は、図示しない単結晶半導体基板回収カセットへと回収される。また、単結晶半導体層１２４が固定された半導体基板１３５は、搬送ロボット２０６によって、熱処理部２０４へと搬送される。
【００６８】
熱処理部２０４において図１（Ｃ−６）で示した加熱処理を行い、単結晶半導体層１２４の水素濃度を減らす。加熱処理には、拡散炉、抵抗加熱炉等の加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）等を用いることができる。加熱処理の温度は、５００℃以上が好ましく、５５０℃以上がより好ましい。この加熱処理を加熱炉によって行う場合、例えば、単結晶半導体層１２４が形成されたベース基板１２０を処理温度５００℃で１時間加熱した後、加熱温度を５５０℃に上昇させ、５５０℃で４時間加熱すればよい。また、この加熱処理は、単結晶半導体層１２４の水素濃度を減少させるという目的ではなく、基板固定処理で形成された接合部分の結合力を向上させる目的で行うことができる。
【００６９】
本実施の形態において、熱処理部２０４は、ＲＴＡチャンバー２２０及び徐冷室２２２を有している。ＲＴＡチャンバー２２０において、図１（Ｃ−６）で図示した熱処理工程を終えた半導体基板１３５は、徐冷室２２２において徐冷された後、デバイス工程へと用いられる。
【００７０】
なお、熱処理の後、単結晶半導体層１２４の平坦化処理をしても構わない。平坦化処理として、レーザ照射を行う場合、熱処理部２０４において単結晶半導体層の水素濃度を低下させておくことで、レーザ光の照射によって単結晶半導体層から水素ガスが噴出することが防止できる。したがって、結晶性の回復および平坦化に必要なレーザ光の照射エネルギーの制御が容易になる。
【００７１】
本実施の形態の半導体基板製造装置は、接合面の洗浄部と、洗浄された基板同士の貼り合わせを行う電磁波照射部とを同一の装置内に有しており、表面処理した基板を別の装置へと搬送する工程を省略することができるため、洗浄後の搬送の際に生じるゴミの付着を低減することができる。したがって、単結晶半導体基板及びベース基板の表面（接合面）を十分に清浄化された状態に保つことができる為、汚染による貼り合わせ不良を抑制することができる。
【００７２】
また、ベース基板と単結晶半導体基板とを貼り合わせた後に、同一のチャンバー内で電磁波照射による熱処理を行っているため、搬送の際に生じるベース基板の撓みを防止することができる。これによって、ベース基板が大型化した場合であっても精度良く貼り合わせを行うことができる。
【００７３】
図３に本実施の形態の半導体基板製造装置の有する電磁波照射部の主要部について、具体的構成を図示する。図３（Ａ）は、図２に示した電磁波照射部２０２の側面図であり、図３（Ｂ）は、電磁波照射部２０２の上面図である。
【００７４】
図３（Ａ）及び図３（Ｂ）に図示するように、電磁波照射部２０２は、チャンバー２４８内に、並列に配置された複数の導波管２１２を有しており、導波管２１２は、蓋体２４２及び下板２４４によって支持されている。蓋体２４２及び下板２４４は、同じ材料で形成されており、一体形成されているのが好ましい。蓋体２４２及び下板２４４の材料としては、導電性を有する材料を用いることができ、例えばアルミニウムを用いることができる。なお、図示していないが、導波管２１２の端部は、チャンバー２４８外に設けられた電磁波発生器と接続している。また、電磁波発生器は１つに限らず、複数個設けても良い。電磁波発生器を複数個設ける場合には、同じ周波数の電磁波を発生する電磁波発生器を用いるのが好ましい。
【００７５】
電磁波照射部２０２内部には、接合された単結晶半導体基板１００及びベース基板１２０を配置するためのステージ２１８が設けられる。ステージ２１８は窒化アルミニウム、窒化珪素、シリコンカーバイトなどのセラミックス材で構成されており、昇降することが可能である。ステージ２１８上に載置された単結晶半導体基板１００及びベース基板１２０は、ステージ２１８と一体的に昇降することで、電磁波照射部２０２部内での高さを調節することができる。
【００７６】
複数の導波管２１２はそれぞれ透孔として複数のスロット２１４を有している。また、複数のスロット２１４の下面には、それぞれ誘電体２１６が取り付けられている。誘電体２１６は、下板２４４と同じ材料で形成された取り付け具２４６によって下板２４４に取り付けられている。本実施の形態においては、下板２４４にスリット状にスロット２１４が形成されている。各々のスロット２１４の間隔は、導波管２１２内を伝播する波長の１／２とするのが好ましい。なお、スロット２１４の形状は、スリット形状に限らず様々な形状とすることができる。また、下板２４４とスロット２１４の間、及びスロット２１４と誘電体２１６との間は、Ｏリング等のシール部材によって接着されている。
【００７７】
誘電体２１６は、サファイア、石英ガラス、アルミナ、酸化珪素、又は窒化珪素等のセラミックスで形成されており、スロット２１４に密着するように設けられている。電磁波発生器で発生した電磁波が導波管２１２及びスロット２１４を経て、誘電体２１６に伝播し、誘電体２１６を透過して処理容器内に放出される。
【００７８】
本実施の形態の半導体基板製造装置において、電磁波照射部に誘電体２１６を複数設けることで、大面積に電磁波を照射することができ、且つ均一に電磁波を照射可能であるため、一辺が６００ｍｍを超える基板、特に一辺が１０００ｍｍを超える大面積基板形成された単結晶半導体層を加熱する場合においても、面内を均一に加熱することが可能となる。また、各々の誘電体２１６を小型化且つ軽量化することが可能となるため、電磁波照射部を低コストで製造することが可能となる。
【００７９】
以上に示した本実施の形態の半導体基板製造装置を用いることで、絶縁表面に単結晶半導体層が設けられた半導体基板をスループット良く作製することができる。
【００８０】
なお、図３では、ベース基板１２０上に単結晶半導体基板１００を１枚接合させる例を図示したが、半導体基板の作製方法はこれに限られず、ベース基板１２０上に複数の単結晶半導体基板１００を接合させても構わない。また、ベース基板１２０上に複数の単結晶半導体基板１００を接合させる場合は、複数の単結晶半導体基板１００を一度に接合させても良いし、複数回に分けて接合させても良い。
【００８１】
本実施の形態の半導体基板製造装置は、大面積に電磁波を照射することができ、且つ均一に電磁波を照射可能であるため、例えば、大型のベース基板１２０に対して複数の単結晶半導体基板１００を一度に貼り付けた後に分離する場合においても面内を均一に加熱することが可能となる。また、ベース基板１２０としてガラス基板を用いた場合であっても、ガラス基板の意図的な温度制御をしなくとも、シュリンクが生ずる温度にガラス基板が加熱されることがないので、ガラス基板のシュリンクを抑えることが可能である。したがって、大型のガラス基板に対して、単結晶半導体基板の貼り付け工程（基板固定処理）、および単結晶半導体基板の分割工程（電磁波照射処理）を２回以上繰り返して行う場合であっても、精度良く、ガラス基板に複数の単結晶半導体層を貼り付けることが可能である。特に、複数の単結晶半導体基板１００を複数回に分けて貼り付ける場合には、電磁波照射部において１度目の接合及び分離を行っている間に、洗浄部において２度目の接合及び分離に用いられる単結晶半導体基板の洗浄を行うことで、大型のベース基板１２０に対してスループット良く複数の単結晶半導体基板を貼り付けることができる。
【００８２】
また、本実施の形態の半導体基板製造装置において、電磁波照射部の構成は、図３（Ａ）及び図３（Ｂ）に示した構成に限られない。例えば、チャンバー２４８内の雰囲気を制御する為の吸排気口を設けても良いし、ステージを加熱する機構を設けても良い。また、図３（Ｃ）に示すように、図３（Ａ）に示した構成を上下反転させて、導波管２１２をチャンバーの下部に設け導波管２１２の上方に設けられた誘電体２１６上に直接単結晶半導体基板１００及びベース基板１２０を載置する構成としても良い。誘電体２１６上に直接単結晶半導体基板１００及びベース基板１２０を載置することにより、電磁波照射部内にステージを設置する必要がなくなるため、装置の小型化が可能となる。
【００８３】
なお、図３においては、単結晶半導体基板１００と誘電体２１６とを対向させる構成を図示したが、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波は、ガラス基板には殆ど吸収されないため、ベース基板１２０と誘電体２１６とを対向させる構成としても問題ない。
【００８４】
なお、本実施の形態で示す半導体基板の作製方法は、本明細書の他の実施の形態と適宜組み合わせることができる。
【００８５】
（実施の形態２）
本実施の形態においては、上記実施の形態で示した構成とは別の構成を有する半導体基板製造装置の例について説明する。具体的には、図３に示した構成とは別の電磁波照射部の構成について説明する。
【００８６】
図４（Ａ）は電磁波照射部の主要部を示す断面図である。なお、図４にはチャンバーの図示を省略している。本実施の形態において、電磁波照射部は、透孔としての複数のスロット２１４を有する導波管２１２が設けられている。導波管２１２の端部は、電磁波照射部外に設けられた電磁波発生器２１０と接続している。なお、導波管２１２は、蓋体及び下板によって支持されている。蓋体及び下板は、同じ材料で形成されており、一体形成されているのが好ましい。
【００８７】
また、複数のスロット２１４の下面には各々、蓋体及び下板と同じ材料で形成された取り付け具によって、誘電体２１６が取り付けられている。スロット２１４及び誘電体２１６の構成及び材料は、実施の形態１で説明した内容に準ずるため、説明は省略する。
【００８８】
本実施の形態において電磁波照射部は、垂直方向及び平面方向へ移動可能なステージ２３６を有する。接合した単結晶半導体基板１００及びベース基板１２０をステージ２３６に載置し、誘電体２１６と近接するように上昇させた後、誘電体２１６を介して周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射し、ステージ２３６を平面方向に走査する。したがって、導波管２１２を複数本設けなくても、ステージ２３６に載置された単結晶半導体基板１００の全面に電磁波を照射して、均一に加熱することができる。この加熱によって、単結晶半導体基板１００に形成された脆化領域を分離面として、単結晶半導体層をベース基板１２０上に固定することができる。
【００８９】
本実施の形態で示した半導体基板製造装置では、導波管を複数設けた場合と比較してスロットの数を減少させることができるため、スロットからの電磁波の漏れを低減させることが可能となり、電磁波発生器２１０で発生させた電磁波を効率よく利用することが可能となる。また、導波管２１２を複数本設けていないため、装置の構成が簡略化されており、半導体基板製造装置を低コストで作製することが可能となる。
【００９０】
なお、図４（Ａ）には、単結晶半導体基板１００の上面から電磁波を照射する構成としたが、電磁波照射部の構成はこの形態に限られない。例えば、図４（Ｂ）に図示するように、導波管２１２の上面に複数のスロットを形成し、当該複数のスロットのそれぞれの上部に誘電体２１６を形成して、平面方向へ移動可能なステージ２３８を誘電体２１６上に直接設けた構成としても良い。接合した単結晶半導体基板１００及びベース基板１２０をステージ２３８に載置し、ステージ２３８の下面から誘電体２１６を介して電磁波を照射し、ステージ２３８を走査させることによって、ステージ２３８に載置された単結晶半導体基板１００の全面に電磁波を照射して、均一に加熱することができる。図４（Ｂ）に示した構成を用いることで、誘電体２１６上に直接ステージ２３８を形成することが可能となる為、ステージ２３８は、昇降機能を省略することができる。したがって、図４（Ａ）に示した構成よりもさらに装置が簡略化されており、半導体基板製造装置を小型化でき、且つ低コストで作製することが可能となる。
【００９１】
また、単結晶半導体基板１００を分割するための処理を、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射することで行うので、単結晶半導体基板の温度上昇を４００℃以下に抑えていても、脆化領域を分離面として単結晶半導体基板を分割することができる。したがって、単結晶半導体基板１００を分割させる処理で、ベース基板の温度上昇も４００℃以下に抑えることができ、ベース基板としてガラス基板を用いた場合でもガラス基板のシュリンクを抑えることが可能になる。これによって、複数回の単結晶半導体基板の固定処理および分割処理を行って、ベース基板１２０にガラス基板のようなシュリンクしやすい基板に、複数の単結晶半導体層１２４を固定することが可能になる。さらに、シュリンクしやすい基板に複数の単結晶半導体層を位置精度よく固定することが可能になる。
【００９２】
また、電磁波照射処理で、ベース基板１２０および単結晶半導体基板１００の温度上昇を４００℃以下に抑えることができるため、単結晶半導体基板１００の分割処理で、ベース基板１２０との熱膨張の差で単結晶半導体基板１００が割れてしまうことを防ぐことができる。よって、単結晶半導体基板１００（具体的には、単結晶シリコン基板）と熱膨張係数が大きく異なる（５倍以上の差異）石英基板のような異種材料の基板をベース基板に用いることができる。
【００９３】
なお、本実施の形態で示す半導体基板の作製方法は、本明細書の他の実施の形態と適宜組み合わせることができる。
【００９４】
（実施の形態３）
本実施の形態においては、上記実施の形態で示した構成とは別の電磁波照射部の構成について説明する。
【００９５】
図５に本実施の形態における電磁波照射部の構成を示す。図５（Ａ）は電磁波照射部の主要部を示す断面図である。この電磁波照射部は、チャンバー内に複数のステージを有し、ステージに設けられた流出穴から空気等の気体を吹きつけて基板を浮上させて搬送する手段を有する。なお、図５ではチャンバーの図示を省略している。
【００９６】
大型のベース基板１２０を用いた場合は、電磁波照射の処理時間を短縮するため、導波管から電磁波が照射される領域、すなわちスロットが形成される領域の長さＬを長くし、大面積のベース基板１２０を一方向に移動させることで電磁波の照射を完了させることが好ましい。
【００９７】
電磁波照射の際、ベース基板１２０と電磁波の照射領域１４１１と単結晶半導体基板１００との位置関係を示した上面図を図５（Ｂ）に示す。図５（Ｂ）に示すように、電磁波照射領域１４１１の長さＬは、５枚並べて配置した単結晶半導体基板１００の合計よりも長い。また、ベース基板１２０の幅はＷで示している。また、ベース基板１２０の幅Ｗと直交する方向における電磁波の照射領域１４１１を電磁波の幅と呼ぶ。ここではベース基板１２０のサイズを６００ｍｍ×７２０ｍｍとし、１枚のベース基板１２０に２０枚の単結晶半導体基板１００を配置している例である。
【００９８】
本実施の形態において電磁波照射部には、電磁波照射部外に設けられた電磁波発生器１５０１から、電磁波を伝播する為の導波管１５０２、誘電体１５０３が設けられている（図５（Ａ）参照）。電磁波は周波数が３００ＭＨｚ以上３００ＧＨｚ以下の周波数であれば良く、例えば、２．４５ＧＨｚが挙げられる。誘電体１５０３表面はステージ１４０１表面の延長上にあり、ステージを兼ねることとなる。なお、導波管１５０２及び誘電体１５０３の構成は、実施の形態２で図４を用いて説明した内容に準ずるため、説明は省略する。
【００９９】
送風機１４１６からチューブ１４２５を通過してステージ１４０１の複数の流出穴１４１２に気体（本実施の形態においては、例えば空気）が供給される。送風機１４１６では、空気の流量、圧力が調節され、ベース基板１２０が浮上するように、空気を供給する。
【０１００】
また、ステージ１４０２にも同様に、複数の流出穴１４１２が設けられている。また、送風機１４１６からチューブ１４１５を通過してステージ１４０２の複数の流出穴１４１２に空気が供給される。
【０１０１】
なお、図５（Ａ）ではステージの下方に送風機を図示しているが、説明のための一例であって、送風機の配置は特に限定されず、各チューブを延長することで他の場所に設置することができることは言うまでもない。
【０１０２】
２つのステージ１４０１及び１４０２に設けられた複数の流出穴１４１２から吹き上げられる空気により基板を浮上させ、両サイドに配置される搬送ローラ（図示しない）により搬送方向に力を加えられ、矢印３１１で示した方向にベース基板１２０を搬送できる。これによって、ベース基板１２０に接合された単結晶半導体基板１００の全面に周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して、均一に加熱することができる。また、この加熱によって、単結晶半導体基板１００に形成された脆化領域を分離面として、単結晶半導体層をベース基板１２０上に固定することができる。また、流出穴はステージの中央部よりも端部に多く設けることで、基板の撓みを防いでいる。
【０１０３】
なお、本実施の形態においては、ベース基板１２０上に複数の単結晶半導体基板１００が貼り付けられるが、その面方位は、同じでも異なっていてもよい。例えば、単結晶半導体基板１００に、単結晶シリコン基板のような結晶構造がダイヤモンド構造の単結晶半導体基板を用いる場合は、その主表面の面方位は、（１００）であってもよいし、（１１０）面であってもよいし、（１１１）であってもよい。また、１枚のベース基板１２０に貼り付けられる複数の単結晶半導体基板１００は、導電型（ｎ型、ｉ型またはｐ型）、抵抗値等の電気的特性が同じでも、異なっていてもよい。また、ベース基板上に、１枚の単結晶半導体基板を貼り付ける場合、または複数の単結晶半導体基板を複数回に分けてベース基板上に貼り付ける場合においても、本実施の形態で示した半導体基板製造装置を用いることができる。
【０１０４】
本実施の形態で示した半導体基板製造装置は、基板を浮上させて搬送することによって、ベース基板１２０上に接合された単結晶半導体基板１００の全面に電磁波を照射して、均一に加熱することができる。この加熱によって、単結晶半導体基板１００に形成された脆化領域を分離面として、単結晶半導体層をベース基板１２０上に固定することができる。
【０１０５】
また、導波管から電磁波が照射される領域１４１１、すなわちスロットが形成される領域の長さＬを長くし、大面積のベース基板１２０を一方向に移動させることで電磁波の照射を完了させることができるため、電磁波照射工程のタクトを向上させることができる。
【０１０６】
また、単結晶半導体基板１００を分割するための処理を、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射することで行うので、単結晶半導体基板の温度上昇を４００℃以下に抑えていても、脆化領域を分離面として単結晶半導体基板を分割することができる。したがって、単結晶半導体基板１００を分割させる処理で、ベース基板の温度上昇も４００℃以下に抑えることができ、ベース基板としてガラス基板を用いた場合でも、ガラス基板のシュリンクを抑えることが可能になる。このことにより、複数回の単結晶半導体基板の固定処理および分割処理を行って、ベース基板１２０にガラス基板のようなシュリンクしやすい基板に、複数の単結晶半導体層１２４を固定することが可能になる。さらに、シュリンクしやすい基板に複数の単結晶半導体層を位置精度よく固定することが可能になる。
【０１０７】
また、電磁波照射処理で、ベース基板１２０および単結晶半導体基板１００の温度上昇を４００℃以下に抑えることができるため、単結晶半導体基板１００の分割処理で、ベース基板１２０との熱膨張係数の差で単結晶半導体基板１００が割れてしまうことを防ぐことができる。よって、単結晶半導体基板１００（具体的には、単結晶シリコン基板）と熱膨張係数が大きく異なる（５倍以上の差異）石英基板のような異種材料の基板をベース基板に用いることができる。
【０１０８】
なお、本実施の形態で示す半導体基板の作製方法は、本明細書の他の実施の形態と適宜組み合わせることができる。
【０１０９】
（実施の形態４）
本実施の形態では、半導体基板製造装置を用いて作製した半導体基板を用いて、半導体装置を作製する方法を説明する。
【０１１０】
まず、図６および図７を参照して、半導体装置の作製方法として、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
【０１１１】
図６（Ａ）は、上記実施の形態に係る半導体基板製造装置を用いて作製した半導体基板の断面図である。
【０１１２】
エッチングにより、単結晶半導体層１２４を素子分離して、図６（Ｂ）に示すように半導体膜２５１、２５２を形成する。半導体膜２５１はｎチャネル型のＴＦＴを構成し、半導体膜２５２はｐチャネル型のＴＦＴを構成する。
【０１１３】
図６（Ｃ）に示すように、半導体膜２５１、２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して半導体膜２５１上にゲート電極２５５を形成し、半導体膜２５２上にゲート電極２５６を形成する。
【０１１４】
なお、単結晶半導体層１２４のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、またはリン、ヒ素などのドナーとなる不純物元素を単結晶半導体層１２４に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域にアクセプタを添加し、ｐチャネル型ＴＦＴが形成される領域にドナーを添加する。
【０１１５】
次に、図６（Ｄ）に示すように半導体膜２５１にｎ型の低濃度不純物領域２５７を形成し、半導体膜２５２にｐ型の高濃度不純物領域２５９を形成する。まず、半導体膜２５１にｎ型の低濃度不純物領域２５７を形成する。このため、ｐチャネル型ＴＦＴとなる半導体膜２５２をレジストでマスクし、ドナーを半導体膜２５１に添加する。ドナーとしてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法によりドナーを添加することにより、ゲート電極２５５がマスクとなり、半導体膜２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。半導体膜２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。
【０１１６】
次に、半導体膜２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体膜２５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法によりアクセプタを半導体膜２５２に添加する。アクセプタとして、ボロンを添加することができる。アクセプタの添加工程では、ゲート電極２５５がマスクとして機能して、半導体膜２５２にｐ型の高濃度不純物領域２５９が自己整合的に形成される。ｐ型の高濃度不純物領域２５９はソース領域またはドレイン領域として機能する。半導体膜２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。
【０１１７】
次に、半導体膜２５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図７（Ａ）に示すように、ゲート電極２５５、２５６の側面に接するサイドウォール絶縁膜２６１、２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。
【０１１８】
次に、図７（Ｂ）に示すように、半導体膜２５２をレジスト２６５で覆う。半導体膜２５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体膜２５１に高ドーズ量でドナーを添加する。ゲート電極２５５およびサイドウォール絶縁膜２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。次に、ドナーおよびアクセプタの活性化のための加熱処理を行う。
【０１１９】
活性化の加熱処理の後、図７（Ｃ）に示すように、水素を含んだ絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜２６８中に含まれる水素を半導体膜２５１、２５２中に拡散させる。絶縁膜２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体膜２５１、２５２に水素を供給することで、半導体膜２５１、２５２中および絶縁膜２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。
【０１２０】
その後、層間絶縁膜２６９を形成する。層間絶縁膜２６９は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜２６９にコンタクトホールを形成した後、図７（Ｃ）に示すように配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
【０１２１】
以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。
【０１２２】
また、半導体装置に用いることができる薄膜トランジスタの製造方法の別の一例について図８乃至図１０を用いて説明する。なお、図８乃至図１０に示す薄膜トランジスタの製造方法では、半導体層と配線との接続に係る開口が自己整合的に形成されることを特徴としている。
【０１２３】
はじめに、上記実施の形態に係る半導体基板製造装置を用いて作製した半導体基板を用意する（図示せず）。そして、該半導体基板における単結晶半導体層を島状にパターニングして島状半導体層６０６を形成した後、ゲート絶縁層として機能する絶縁層６０８、及びゲート電極（又は配線）として機能する導電層を順に形成する。図８及び図９では、ゲート電極として機能する導電層を二層構造で形成するが、これに限定されるものではない。ここで、絶縁層６０８は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどの材料を用いて、ＣＶＤ法やスパッタリング法などにより形成することができる。絶縁層６０８の厚さは５ｎｍ以上１００ｎｍ以下程度とすれば良い。また、導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて、ＣＶＤ法やスパッタリング法などにより形成することができる。導電層の厚さは、二層の合計が１００ｎｍ以上５００ｎｍ以下程度となるようにすれば良い。なお、本実施の形態では、絶縁層６０８を酸化珪素（厚さ２０ｎｍ）にて形成し、導電層（下層）を窒化タンタル（厚さ５０ｎｍ）にて形成し、導電層（上層）をタングステン（厚さ２００ｎｍ）にて形成する場合について説明する。
【０１２４】
なお、上記の半導体層には、薄膜トランジスタの閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物や、リン、砒素などのｎ型を付与する不純物を添加しても良い。例えば、ｐ型を付与する不純物として硼素を添加する場合、５×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下の濃度で添加すれば良い。また、半導体層に対して水素化処理を行っても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
【０１２５】
次に、上記のゲート電極として機能する導電層をパターニングする。なお、図８乃至図１０に示す薄膜トランジスタの製造方法では、上記の導電層に対して少なくとも二度のパターニングを行うが、ここでは、そのうちの一度目のパターニングを行う。これにより、最終的に形成されるゲート電極より一回り大きい導電層６１０、及び導電層６１２が形成される。ここで、「一回り大きい」とは、二度目のパターニング工程において用いられるゲート電極形成用のレジストマスクを、導電層６１０、及び導電層６１２の位置に合わせて形成できる程度の大きさをいうものとする。なお、上記二度のパターニングは、導電層の島状半導体層６０６と重なる領域に対して行えば良いものであり、導電層全面に対して二度のパターニングを行う必要はない。
【０１２６】
その後、上記の絶縁層６０８、導電層６１０、及び導電層６１２を覆うように、絶縁層６１４を形成する（図８（Ａ）、図１０（Ａ）参照）。ここで、絶縁層６１４は、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムなどの材料を用いて、ＣＶＤ法やスパッタリング法などにより形成することができる。絶縁層６１４の厚さは０．５μｍ以上２μｍ以下程度とすることが好ましい。一例として、絶縁層６１４を酸化珪素（厚さ１μｍ）にて形成する場合について説明する。なお、図８乃至図１０においては、ベース基板６００上に、絶縁層６０２、絶縁層６０４、及び半導体層が順に設けられた構造の半導体基板を用いて説明しているが、これに限定して解釈されるものではない。
【０１２７】
なお、図８（Ａ）は、平面図である図１０（Ａ）のＰ−Ｑにおける断面に対応する図である。同様に、図８（Ｂ）と図１０（Ｂ）が対応し、図８（Ｄ）と図１０（Ｃ）が対応し、図９（Ｃ）と図１０（Ｄ）が対応する。図１０に示す平面図では、簡単のため、対応する断面図における一部の構成要素を省略している。
【０１２８】
次に、上記の絶縁層６１４上に、パターニング工程において用いるゲート電極形成用のレジストマスク６１６を形成する。該パターニング工程は、上記導電層に対する二度のパターニングのうち、二度目のパターニング工程に当たるものである。レジストマスク６１６は、感光性物質であるレジスト材料を塗布した後、パターンを露光することで形成できる。レジストマスク６１６の形成後には、該レジストマスク６１６を用いて、導電層６１０、導電層６１２、及び絶縁層６１４をパターニングする。具体的には絶縁層６１４を選択的にエッチングして絶縁層６２２を形成した後、導電層６１０、及び導電層６１２を選択的にエッチングしてゲート電極として機能する導電層６１８、導電層６２０を形成する（図８（Ｂ）、図１０（Ｂ）参照）。ここで、絶縁層６１４を選択的にエッチングする際には、ゲート絶縁層として機能する絶縁層６０８の一部も同時にエッチングされる。
【０１２９】
次に、レジストマスク６１６を除去した後、島状半導体層６０６、絶縁層６０８、導電層６１８、導電層６２０、絶縁層６２２などを覆うように、絶縁層６２４を形成する。絶縁層６２４は後のサイドウォール形成時のバリア層として機能する。絶縁層６２４は、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタルなどの材料を用いて形成することができるが、バリア層として機能させるためには、後のサイドウォールに用いられる材料とエッチング時の選択比が取れる材料を用いて形成することが好ましいと言える。絶縁層６２４の厚さは１０ｎｍ以上２００ｎｍ以下程度とすれば良い。本実施の形態では、絶縁層６２４を、窒化珪素（厚さ５０ｎｍ）を用いて形成することとする。
【０１３０】
絶縁層６２４の形成後には、導電層６１８、導電層６２０、絶縁層６２２等をマスクとして、一導電型を付与する不純物元素を島状半導体層６０６に添加する。本実施の形態では、島状半導体層６０６にｎ型を付与する不純物元素（例えばリンや砒素）を添加する。該不純物の添加により、島状半導体層６０６に不純物領域６２６が形成される（図８（Ｃ）参照）。なお、本実施の形態においては、絶縁層６２４を形成した後に、ｎ型を付与する不純物元素を添加する構成としたが、これに限定されるものではない。例えば、レジストマスクを除去した後、又は除去する前に上記の不純物元素を添加し、その後、絶縁層６２４を形成する構成としてもよい。また、添加する不純物元素を、ｐ型を付与する不純物元素とすることもできる。
【０１３１】
次に、サイドウォール６２８を形成する（図８（Ｄ）、図１０（Ｃ）参照）。サイドウォール６２８は、絶縁層６２４を覆うように絶縁層を形成し、該絶縁層に対して垂直方向を主体とした異方性エッチングを適用することで形成することができる。上記異方性エッチングにより、絶縁層が選択的にエッチングされることになるためである。絶縁層は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタルなどの材料を用いて、ＣＶＤ法やスパッタリング法などにより形成することができる。また、有機材料を含む膜を、スピンコートなどにより形成しても良い。本実施の形態においては、絶縁層の材料として酸化シリコンを用いることとする。すなわち、サイドウォール６２８は酸化シリコンにより形成される。また、上記エッチングガスとしては、例えば、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール６２８を形成する工程はこれらに限定されない。
【０１３２】
次に、絶縁層６２２、サイドウォール６２８などをマスクとして、島状半導体層６０６に一導電型を付与する不純物元素を添加する。なお、島状半導体層６０６には、先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。つまり、本実施の形態においては、ｎ型を付与する不純物元素を添加することになる。
【０１３３】
上記不純物元素の添加により、島状半導体層６０６に、チャネル形成領域６３０と、低濃度不純物領域６３２と、高濃度不純物領域６３４が形成される。低濃度不純物領域６３２はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能し、高濃度不純物領域６３４はソース又はドレインとして機能する。
【０１３４】
次に、絶縁層６２４をエッチングして、高濃度不純物領域に達する開口（コンタクトホール）を形成する（図９（Ａ）参照）。本実施の形態においては、酸化シリコンを用いて絶縁層６２２、及びサイドウォール６２８を形成し、窒化シリコンを用いて絶縁層６２４を形成しているため、絶縁層６２４を選択的にエッチングして開口を形成することができる。
【０１３５】
上記高濃度不純物領域に達する開口を形成した後、絶縁層６１４を選択的にエッチングすることにより、開口６３６を形成する（図９（Ｂ）参照）。開口６３６は、高濃度不純物領域に達する開口と比較して大きく形成されることになる。これは、開口６３６は、プロセスルールやデザインルールに従ってその最小線幅が決まるのに対して、高濃度不純物領域に達する開口は、自己整合的に形成されることでより微細化されるためである。
【０１３６】
その後、上記高濃度不純物領域に達する開口及び開口６３６を介して、島状半導体層６０６の高濃度不純物領域６３４及び導電層６２０に接する導電層を形成する。該導電層は、ＣＶＤ法やスパッタリング法等により形成することができる。材料としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。また、上記導電層は、単層構造としても良いし、積層構造としても良い。本実施の形態においては、チタンとアルミニウムとチタンとの三層構造とする場合を示す。
【０１３７】
上記導電層を選択的にエッチングすることにより、ソース電極又はドレイン電極（ソース配線又はドレイン配線）として機能する導電層６３８、導電層６４０及び導電層６４２、導電層６２０と接続されて配線として機能する導電層６４４、導電層６４６及び導電層６４８を形成する（図９（Ｃ）、図１０（Ｄ）参照）。以上の工程により、島状半導体層６０６と、ソース電極又はドレイン電極として機能する導電層との接続を自己整合的に形成した薄膜トランジスタが完成する。
【０１３８】
図８乃至図１０を用いて示した方法により、ソース電極又はドレイン電極の接続関係を自己整合的に形成することができるため、トランジスタの構造を微細化することができる。つまり、半導体素子の集積度を向上することができるようになる。また、チャネル長や低濃度不純物領域の長さを自己整合的に規定することができるため、微細化において問題となるチャネル抵抗のばらつきを抑制することができる。すなわち、特性の優れたトランジスタを提供することができる。
【０１３９】
図６乃至図１０を参照してＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共になど各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。
【０１４０】
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図１１はマイクロプロセッサ５００の構成例を示すブロック図である。
【０１４１】
マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ５０９、およびメモリインターフェース５１０を有している。
【０１４２】
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。
【０１４３】
演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図１１に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
【０１４４】
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図１２は、このような半導体装置の構成例を示すブロック図である。図１２に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
【０１４５】
図１２に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
【０１４６】
ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した電力は共振回路５１４により増幅され、その電力は整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。
【０１４７】
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。
【０１４８】
例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。
【０１４９】
クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
【０１５０】
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。
【０１５１】
中央処理ユニット５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
【０１５２】
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。
【０１５３】
次に、図１３、図１４を用いて、半導体装置として表示装置について説明する。
【０１５４】
図１３は液晶表示装置を説明するための図面である。図１３（Ａ）は液晶表示装置の画素の平面図であり、図１３（Ｂ）は、Ｊ−Ｋ切断線による図１３（Ａ）の断面図である。
【０１５５】
図１３（Ａ）に示すように、画素は、単結晶半導体層３２０、単結晶半導体層３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体層３２０を電気的に接続する電極３２８を有する。単結晶半導体層３２０は、上記実施の形態に係る半導体基板製造装置を用いて作製された半導体基板に貼り合わせられた単結晶半導体層１２４から形成された層であり、画素のＴＦＴ３２５を構成する。
【０１５６】
図１３（Ｂ）に示すように、ベース基板１２０上に、絶縁膜１０２及び単結晶半導体層３２０が積層されている。ベース基板１２０はガラスである。ＴＦＴ３２５の単結晶半導体層３２０は、半導体基板の単結晶半導体層１２４をエッチングにより素子分離して形成された膜である。単結晶半導体層３２０には、チャネル形成領域３４０、ドナーが添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。
【０１５７】
層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板１２０と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。
【０１５８】
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図１４を参照して説明する。図１４（Ａ）はＥＬ表示装置の画素の平面図であり、図１４（Ｂ）は、Ｊ−Ｋ切断線による図１４（Ａ）の断面図である。
【０１５９】
図１４（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体膜４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０３、４０４は、上記実施の形態に係る半導体基板製造装置を用いて作製された半導体基板に貼り合わせられた単結晶半導体層１２４から形成された層である。
【０１６０】
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
【０１６１】
表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図１４（Ｂ）に示すように、半導体膜４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。
【０１６２】
表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板１２０に固定されている。
【０１６３】
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。上記実施の形態に係る半導体基板の作製工程、およびゲッタリング工程を含む製造方法でＥＬ表示装置を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
【０１６４】
つまり、上記実施の形態に係る半導体装置を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置）などが含まれる。
【０１６５】
図１５を用いて、電気機器の具体的な態様を説明する。図１５（Ａ）は携帯電話機９０１の一例を示す外観図である。この携帯電話機９０１は、表示部９０２、操作スイッチ９０３などを含んで構成されている。表示部９０２に、図１３で説明した液晶表示装置または図１４で説明したＥＬ表示装置を適用することで、表示むらが少なく画質の優れた表示部９０２とすることができる。
【０１６６】
また、図１５（Ｂ）は、デジタルプレーヤー９１１の構成例を示す外観図である。デジタルプレーヤー９１１は、表示部９１２、操作部９１３、イヤホン９１４などを含んでいる。イヤホン９１４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示部９１２に、図１３で説明した液晶表示装置または図１４で説明したＥＬ表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても、高精細な画像および多量の文字情報を表示することができる。
【０１６７】
また、図１５（Ｃ）は、電子ブック９２１の外観図である。この電子ブック９２１は、表示部９２２、操作スイッチ９２３を含んでいる。電子ブック９２１にはモデムを内蔵していてもよいし、図１２のＲＦＣＰＵを内蔵させて、無線で情報を送受信できる構成としてもよい。表示部９２２には、図１３で説明した液晶表示装置、または図１４で説明したＥＬ表示装置を適用することで、高画質の表示を行うことができる。
【０１６８】
また、図１６は上記実施の形態に係る半導体装置を適用した携帯電話８００の構成の別の一例であり、図１６（Ａ）が正面図、図１６（Ｂ）が背面図、図１６（Ｃ）が展開図である。携帯電話８００は、電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０１６９】
携帯電話８００は、筐体８０１及び８０２二つの筐体で構成されている。筐体８０１には、表示部８１１、スピーカー８１２、マイクロフォン８１３、操作キー８１４、ポインティングデバイス８１５、カメラ用レンズ８１６、外部接続端子８１７等を備え、筐体８０２には、キーボード８２１、外部メモリスロット８２２、カメラ用レンズ８２３、ライト８２４、イヤホン端子８１８等を備えている。また、アンテナは筐体８０１内部に内蔵されている。表示部８１１に、図１３で説明した液晶表示装置または図１４で説明したＥＬ表示装置を適用することで、表示むらが少なく画質の優れた表示部とすることができる。
【０１７０】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１７１】
表示部８１１は、使用形態に応じて表示の方向が適宜変化する。表示部８１１と同一面上にカメラ用レンズ８１６を備えているため、テレビ電話が可能である。また、表示部８１１をファインダーとしカメラ用レンズ８２３及びライト８２４で静止画及び動画の撮影が可能である。スピーカー８１２及びマイクロフォン８１３は音声通話に限らず、テレビ電話、録音、再生等が可能である。操作キー８１４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。更に、重なり合った筐体８０１と筐体８０２（図１６（Ａ））は、スライドし図１６（Ｃ）のように展開し、携帯情報端末として使用できる。この場合、キーボード８２１、ポインティングデバイス８１５を用い円滑な操作が可能である。外部接続端子８１７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット８２２に記録媒体を挿入しより大量のデータ保存及び移動に対応できる。
【０１７２】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能等を備えたものであってもよい。
【０１７３】
以上のようにして、上記実施の形態に係る半導体基板を適用して電子機器や照明器具を得ることができる。上記実施の形態に係る半導体基板の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【符号の説明】
【０１７４】
１００    単結晶半導体基板
１０２    絶縁膜
１０４    脆化領域
１２０    ベース基板
１２４    単結晶半導体層
１２３    電磁波
１３５    半導体基板
２００    洗浄部
２０２    電磁波照射部
２０４    熱処理部
２０６    搬送ロボット
２０８    洗浄漕
２１０    電磁波発生器
２１２    導波管
２１４    スロット
２１６    誘電体
２１８    ステージ
２２０    ＲＴＡチャンバー
２２２    徐冷室
２２４    ピン
２３０    アーム
２３６    ステージ
２３８    ステージ
２４０    アーム
２４２    蓋体
２４４    下板
２４６    取り付け具
２４８    チャンバー
２５１    半導体膜
２５２    半導体膜
２５４    絶縁膜
２５５    ゲート電極
２５６    ゲート電極
２５７    低濃度不純物領域
２５８    チャネル形成領域
２５９    高濃度不純物領域
２６０    チャネル形成領域
２６１    サイドウォール絶縁膜
２６５    レジスト
２６７    高濃度不純物領域
２６８    絶縁膜
２６９    層間絶縁膜
２７０    配線
３１１    矢印
３２０    単結晶半導体層
３２２    走査線
３２３    信号線
３２４    画素電極
３２５    ＴＦＴ
３２７    層間絶縁膜
３２８    電極
３２９    柱状スペーサ
３３０    配向膜
３３２    対向基板
３３３    対向電極
３３４    配向膜
３３５    液晶層
３４０    チャネル形成領域
３４１    高濃度不純物領域
４０１    選択用トランジスタ
４０２    表示制御用トランジスタ
４０３    半導体膜
４０４    半導体膜
４０５    走査線
４０６    信号線
４０７    電流供給線
４０８    画素電極
４１１    電極
４１２    ゲート電極
４１３    電極
４２７    層間絶縁膜
４２８    隔壁層
４２９    ＥＬ層
４３０    対向電極
４３１    対向基板
４３２    樹脂層
４５１    チャネル形成領域
４５２    高濃度不純物領域
５００    マイクロプロセッサ
５０１    演算回路
５０２    演算回路制御部
５０３    命令解析部
５０４    制御部
５０５    タイミング制御部
５０６    レジスタ
５０７    レジスタ制御部
５０８    バスインターフェース
５０９    専用メモリ
５１０    メモリインターフェース
５１１    ＲＦＣＰＵ
５１２    アナログ回路部
５１３    デジタル回路部
５１４    共振回路
５１５    整流回路
５１６    定電圧回路
５１７    リセット回路
５１８    発振回路
５１９    復調回路
５２０    変調回路
５２１    ＲＦインターフェース
５２２    制御レジスタ
５２３    クロックコントローラ
５２４    インターフェース
５２５    中央処理ユニット
５２６    ランダムアクセスメモリ
５２７    専用メモリ
５２８    アンテナ
５２９    容量部
５３０    電源管理回路
６００    ベース基板
６０２    絶縁層
６０４    絶縁層
６０６    島状半導体層
６０８    絶縁層
６１０    導電層
６１２    導電層
６１４    絶縁層
６１６    レジストマスク
６１８    導電層
６２０    導電層
６２２    絶縁層
６２４    絶縁層
６２６    不純物領域
６２８    サイドウォール
６３０    チャネル形成領域
６３２    低濃度不純物領域
６３４    高濃度不純物領域
６３６    開口
６３８    導電層
６４０    導電層
６４２    導電層
６４４    導電層
６４６    導電層
６４８    導電層
８００    携帯電話
８０１    筐体
８０２    筐体
８１１    表示部
８１２    スピーカー
８１３    マイクロフォン
８１４    操作キー
８１５    ポインティングデバイス
８１６    カメラ用レンズ
８１７    外部接続端子
８１８    イヤホン端子
８２１    キーボード
８２２    外部メモリスロット
８２３    カメラ用レンズ
８２４    ライト
９０１    携帯電話機
９０２    表示部
９０３    操作スイッチ
９１１    デジタルプレーヤー
９１２    表示部
９１３    操作部
９１４    イヤホン
９２１    電子ブック
９２２    表示部
９２３    操作スイッチ
１４０１    ステージ
１４０２    ステージ
１４１１    照射領域
１４１２    流出穴
１４１５    チューブ
１４１６    送風機
１４２５    チューブ
１５０１    電磁波発生器
１５０２    導波管
１５０３    誘電体
【図１】
0005552237.tif 000002
【図２】
0005552237.tif 000003
【図３】
0005552237.tif 000004
【図４】
0005552237.tif 000005
【図５】
0005552237.tif 000006
【図６】
0005552237.tif 000007
【図７】
0005552237.tif 000008
【図８】
0005552237.tif 000009
【図９】
0005552237.tif 000010
【図１０】
0005552237.tif 000011
【図１１】
0005552237.tif 000012
【図１２】
0005552237.tif 000013
【図１３】
0005552237.tif 000014
【図１４】
0005552237.tif 000015
【図１５】
0005552237.tif 000016
【図１６】
0005552237.tif 000017