(57)【特許請求の範囲】
【請求項１】
絶縁層の上にシリコン層を形成し、このシリコン層の上に少なくとも酸化シリコン層を形成する第１工程と、
前記シリコン層の上側の層に開口部を形成する第２工程と、
前記開口部の領域の前記シリコン層の層厚を減少させる第３工程と、
前記開口部の第１方向に沿って対向する２つの端部を残して前記開口部の中央部の領域において前記第１方向と直交する第２方向に互いに対向して配置され、前記絶縁層に到達し前記第１方向に幅を有する２つの溝部を形成し、２つの前記溝部に挟まれた前記シリコン層に、前記開口部の前記第１方向に沿って対向する２つの端部の間に配置された細線部を形成する第４工程と、
熱酸化により前記シリコン層を酸化して層厚を減少させ、前記開口部の前記第１方向に沿って対向する２つの端部の外側の縁部の下の前記シリコン層の層厚が他の領域より薄くなる２つのくびれ部を形成して、前記細線部の前記第１方向における両端部および２つの前記くびれ部のシリコン層にトンネルバリアを形成し、前記細線部の前記第１方向における両端部と前記くびれ部との間のシリコン層の各々、および前記細線部の中央部の領域に、単電子島を形成する第５工程と、
前記細線部の上に、ゲート電極を形成する第６工程と
を少なくとも備えることを特徴とする単電子ターンスタイルデバイスの製造方法。
【請求項２】
請求項１記載の単電子ターンスタイルデバイスの製造方法において、
前記第１工程では、絶縁層の上にシリコン層および酸化シリコン層を形成し、加えて、前記酸化シリコン層の上に窒化シリコン層を形成し、
前記第２工程では、貫通する前記開口部を前記窒化シリコン層に形成する
ことを特徴とする単電子ターンスタイルデバイスの製造方法。
【請求項３】
請求項１または２記載の単電子ターンスタイルデバイスの製造方法において、
前記第３工程では、熱酸化により前記シリコン層の上層を酸化して前記開口部の領域の前記シリコン層の層厚を減少させる
ことを特徴とする単電子ターンスタイルデバイスの製造方法。
【請求項４】
請求項３記載の単電子ターンスタイルデバイスの製造方法において、
前記第２工程において、前記シリコン層に到達する深さの前記開口部を形成する
ことを特徴とする単電子ターンスタイルデバイスの製造方法。
【請求項５】
請求項３記載の単電子ターンスタイルデバイスの製造方法において、
前記第２工程において、前記シリコン層の途中までの深さの前記開口部を形成する
ことを特徴とする単電子ターンスタイルデバイスの製造方法。
【請求項６】
請求項１または２記載の単電子ターンスタイルデバイスの製造方法において、
前記第３工程では、前記開口部を介して前記シリコン層の上層をエッチングして前記開口部の領域の前記シリコン層の層厚を減少させる
ことを特徴とする単電子ターンスタイルデバイスの製造方法。
【請求項７】
請求項１〜６のいずれか１項に記載の単電子ターンスタイルデバイスの製造方法において、
前記端部の外側の前記縁部は、平面視で曲線状に形成することを特徴とする単電子ターンスタイルデバイスの製造方法。
【請求項８】
絶縁層の上に形成されたシリコン層と、
前記シリコン層の上に形成された酸化シリコン層と、
前記シリコン層にこのシリコン層の平面方向に対向して形成された他の領域より層厚の薄い２つのくびれ部と、
２つの前記くびれ部が配置されている第１方向に直交する第２方向に、２つの前記くびれ部の間の領域において前記くびれ部より間隔を開けて互いに対向して配置され、前記絶縁層に到達し、前記第１方向に幅を有する２つの溝部と、
２つの前記溝部に挟まれた全ての領域の前記シリコン層からなり、対向する２つの前記くびれ部の間に配置された細線部と、
前記細線部の上に形成されたゲート電極と
を少なくとも備え、
前記くびれ部は、前記シリコン層の上層に形成された前記くびれ部に対応する対向する２つの縁部を少なくとも備える開口部を通した熱酸化により前記シリコン層の上層を酸化することで形成され、
２つの前記溝部を形成した後の前記くびれ部を形成する前記熱酸化により、前記くびれ部の前記シリコン層は、量子サイズ効果が生じる層厚にされ、
前記細線部の前記第１方向における両端部および２つの前記くびれ部のシリコン層にトンネルバリアが形成され、前記細線部の前記第１方向における両端部と前記くびれ部との間のシリコン層の各々、および前記細線部の中央部に、単電子島が形成されている
ことを特徴とする単電子ターンスタイルデバイス。
【請求項９】
請求項８記載の単電子ターンスタイルデバイスにおいて、
対向する２つの前記縁部は、平面視で曲線状に形成されていることを特徴とする単電子ターンスタイルデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子１個を転送することが可能な、単電子ターンスタイルデバイスおよびその製造方法に関するものである。
【背景技術】
【０００２】
単電子ターンスタイルデバイスは、電子デバイスとして考えれば、究極の低電力化が達成可能であり、電子１個を確実に送ることを可能とするものである。複数の単電子ターンスタイルデバイスをつなげることにより、例えば、電子を１個送り、送られたことで論理を判定する、あるいは、電子１個があることでメモリ状態を確定するなど、多くの使い方が考えられる。なお、送る電子の数は、１個に限らず、複数個の電子を送ることも可能である。
【０００３】
また、単電子ターンスタイルデバイスは、サイズの小さなデバイスとすることが必要な要件であることから、集積化することが可能である。また、低消費電力であるため、集積度が消費電力によって制限されないという特徴がある。また、１回の転送処理で電子を１個ずつ送ることができるので、１秒間における転送回数を増やせば、市販の電流計を用いて電流として読み取れる程度の電流を流すことが可能となる。現在では、安定かつ正確な標準電流源は存在しないが、これが、単電子ターンスタイルデバイスにより実現可能となる。
【０００４】
ところで、現状では、作製されている単電子ターンスタイルデバイスは、リソグラフィー技術でサイズが決定されており、あまり小さくすることができない。このため、絶対温度で１Ｋ以下という極低温でしか動作させることができない（非特許文献１参照）。
【０００５】
ここで、現在の主な単電子ターンスタイルデバイスの製造方法例について、図１３Ａ〜図１３Ｆを用いて説明する。図１３Ａ，図１３Ｃ，図１３Ｅは、製造途中の断面を模式的に示し、図１３Ｂ，図１３Ｄ，図１３Ｆは、製造途中の平面を示す。図１３Ａ，図１３Ｃ，図１３Ｅは、図１３Ｂ，図１３Ｄ，図１３ＦのＸＸ’線の断面である。
【０００６】
まず、よく知られたＳＯＩ（Silicon on Insulator）基板を用意する。図１３Ａ（１３Ｂ）では、ＳＯＩ基板の埋め込み絶縁層１３０１および表面シリコン層１３０２が示されている。ここでは、シリコンを用いた場合について説明する。なお、他の材料を用いたターンスタイルデバイスも提案されているが、シリコンを材料として用いることで、最先端の微細加工技術が利用可能であり、比較的再現性良くデバイスが製造でき、有利である。
【０００７】
次いで、表面シリコン層１３０２を加工することで、図１３Ｃ，図１３Ｄに示すように、３つの島領域が直列に接続したパターン層１３０２ａを形成する。３つの島領域が、各々単電子島となる。単電子島は、電荷を蓄えることができる、小さな導電体の島である。
【０００８】
次に、パターン層１３０２ａの表面を酸化し、図１３Ｅ，図１３Ｆに示すように、表面酸化層１３０３を形成し、また、中央の単電子島の上部にあたる領域に配置されるトップゲート電極１３０４を形成する。表面酸化層１３０３を形成するための酸化により、３つの単電子島の間の細い部分、および、両端の単電子島と電極部との間をつないでいる細い部分が、より細くなる。これにより、細い部分においては、量子サイズ効果が生じてポテンシャルが高くなり、電子が通りにくくなり、ポテンシャルバリアができる。これが、トンネルバリアとして働く。
【０００９】
従って、シリコンからなるパターン層１３０２ａの両端の幅の広い電極部間に、図１４の等価回路に示すように、３個の単電子島１４０１が直列につながれ、単電子島１４０１間をトンネルキャパシタ１４０２でつながれている。また、この中央の単電子島１４０１上に、トップゲート電極１４０３が設けられる。
【００１０】
ところで、上述したトンネルキャパシタなどとなる細い部分のサイズが、現状のリソグラフィー技術により作製可能な最も小さなパターンサイズとなる。このため、単電子島のサイズは、必ず、これよりも大きくなる。上述した従来の技術では、リソグラフィーの最小寸法で単電子島を作製することができず、単電子島サイズとしては１００ｎｍ〜数１００ｎｍが限界である。
【００１１】
単電子ターンスタイルデバイスが動作する上限の温度を決めるのは、単電子島のサイズであり、単電子島が小さいほどより高温で動作させることが可能となるため、上述した現在の寸法では、前述したように絶対温度で１Ｋ以下という極低温でしか動作させることができない。
【００１２】
また、図１４に示す等価回路では、トップゲート１４０３と、左右の２つの単電子島１４０１との間に、容量結合がないように示している。しかしながら、図１３Ｆなどに示す実際の構造から明らかなように、図１５に示すように、トップゲート１４０３と、左右の２つの単電子島１４０１との間も、各々結合容量を持つはずである。これらの結合容量は、トップゲート１４０３との距離が離れているので、図１５の容量Ｃ１，容量Ｃ３は、容量Ｃ２と比べて小さな値となる。このように、Ｃ２＞Ｃ１、Ｃ３の条件が満たされることも必要であるので、トップゲート１４０３は、中央の単電子島１４０１の上にのみ形成し、両端の単電子島１４０１の上には配置されないようにすることが重要となる。
【００１３】
このためには、単電子島を形成するリソグラフィーと、トップゲートを形成するリソグラフィー間のパターン合わせの精度を高くすると共に、トップゲートを形成するリソグラフィーでも、単電子島を形成するリソグラフィーと同等の小さなパターンを形成できるようにする必要がある。
【先行技術文献】
【非特許文献】
【００１４】
【非特許文献１】T,Altebaeumer, and H,Ahmed, "Characteristics of Electron Pump Circuit Using Silicon Multiple Tunnel Junction", Jpn. J. Apple. Phys., vol.40, pp.80-82, 2001.
【非特許文献２】S.Horiguchi, et al. ,"Mechanism of Potential Profile Formation in Silicon Single-Electron Transistor Fabricated Using Pattern-Dependent Oxidation", Jpn. J. Apple. Phys., vol.40, pp.L29-L32, 2001.
【非特許文献３】Y. Takahashi, et al., "Silicon single-electron devices", JOURNAL OF PHYSICS: CONDENSED MATTER, vpl.14, pp.R995-R1033, 2002.
【発明の概要】
【発明が解決しようとする課題】
【００１５】
以上に説明したように、現在の単電子ターンスタイルデバイスでは、リソグラフィーの限界に近い小さな単電子島を作ることができず、また、単電子島に対してトップゲートを高い精度で配置することが容易ではないという問題がある。
【００１６】
本発明は、以上のような問題点を解消するためになされたものであり、より小さな単電子島が作製でき、また、高い精度を必要とせずにトップゲートが配置できるようにすることを目的とする。
【課題を解決するための手段】
【００１７】
本発明に係る単電子ターンスタイルデバイスの製造方法は、絶縁層の上にシリコン層を形成し、このシリコン層の上に少なくとも酸化シリコン層を形成する第１工程と、シリコン層の上側の層に開口部を形成する第２工程と、開口部の領域のシリコン層の層厚を減少させる第３工程と、開口部の第１方向に沿って対向する２つの端部を残して開口部の中央部の領域において第１方向と直交する第２方向に互いに対向して配置され、絶縁層に到達し第１方向に幅を有する２つの溝部を形成し、２つの溝部に挟まれたシリコン層に、開口部の第１方向に沿って対向する２つの端部の間に配置された細線部を形成する第４工程と、熱酸化によりシリコン層を酸化して層厚を減少させ、開口部の第１方向に沿って対向する２つの端部の外側の縁部の下のシリコン層の層厚が他の領域より薄くなる２つのくびれ部を形成して、細線部の第１方向における両端部および２つのくびれ部のシリコン層にトンネルバリアを形成し、細線部の第１方向における両端部とくびれ部との間のシリコン層の各々、および細線部の中央部の領域に、単電子島を形成する第５工程と、細線部の上に、ゲート電極を形成する第６工程とを少なくとも備える。
【００１８】
上記単電子ターンスタイルデバイスの製造方法において、第１工程では、絶縁層の上にシリコン層および酸化シリコン層を形成し、加えて、酸化シリコン層の上に窒化シリコン層を形成し、第２工程では、貫通する開口部を窒化シリコン層に形成するようにしてもよい。
【００１９】
上記単電子ターンスタイルデバイスの製造方法において、第３工程では、熱酸化によりシリコン層の上層を酸化して開口部の領域のシリコン層の層厚を減少させればよい。
【００２０】
上記単電子ターンスタイルデバイスの製造方法において、第２工程において、シリコン層に到達する深さの開口部を形成してもよい。また、第２工程において、シリコン層の途中までの深さの開口部を形成してもよい。
【００２１】
上記単電子ターンスタイルデバイスの製造方法において、第３工程では、開口部を介してシリコン層の上層をエッチングして開口部の領域のシリコン層の層厚を減少させればよい。
【００２２】
上記記載の単電子ターンスタイルデバイスの製造方法において、端部の外側の縁部は、平面視で曲線状に形成するとよい。
【００２３】
また、本発明に係る単電子ターンスタイルデバイスは、絶縁層の上に形成されたシリコン層と、シリコン層の上に形成された酸化シリコン層と、シリコン層にこのシリコン層の平面方向に対向して形成された他の領域より層厚の薄い２つのくびれ部と、２つのくびれ部が配置されている第１方向に直交する第２方向に、２つのくびれ部の間の領域においてくびれ部より間隔を開けて互いに対向して配置され、絶縁層に到達し、第１方向に幅を有する２つの溝部と、２つの溝部に挟まれた全ての領域のシリコン層からなり、対向する２つのくびれ部の間に配置された細線部と、細線部の上に形成されたゲート電極とを少なくとも備え、くびれ部は、シリコン層の上層に形成されたくびれ部に対応する対向する２つの縁部を少なくとも備える開口部を通した熱酸化によりシリコン層の上層を酸化することで形成され、２つの溝部を形成した後のくびれ部を形成する熱酸化により、くびれ部のシリコン層は、量子サイズ効果が生じる層厚にされ、細線部の第１方向における両端部および２つのくびれ部のシリコン層にトンネルバリアが形成され、細線部の第１方向における両端部とくびれ部との間のシリコン層の各々、および細線部の中央部に、単電子島が形成されている。
【００２４】
上記単電子ターンスタイルデバイスにおいて、対向する２つの縁部は、平面視で曲線状に形成されているとよい。
【発明の効果】
【００２５】
以上説明したように、本発明によれば、シリコン層にこのシリコン層の平面方向に対向して形成された他の領域より薄い２つのくびれ部は、シリコン層の上層に形成されたくびれ部に対応する対向する２つの縁部を少なくとも備える開口部を通した熱酸化によりシリコン層の上層を酸化することで形成され、溝部を形成した後のくびれ部を形成する熱酸化により、くびれ部のシリコン層は、量子サイズ効果が生じる層厚にされているようにしたので、より小さな単電子島が作製でき、また、高い精度を必要とせずにトップゲートが配置できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２６】
【図１Ａ】本発明の実施の形態１における製造方法を説明するための工程図である（断面）。
【図１Ｂ】本発明の実施の形態１における製造方法を説明するための工程図である（断面）。
【図１Ｃ】本発明の実施の形態１における製造方法を説明するための工程図である（平面）。
【図１Ｄ】本発明の実施の形態１における製造方法を説明するための工程図である（断面）。
【図１Ｅ】本発明の実施の形態１における製造方法を説明するための工程図である（平面）。
【図１Ｆ】本発明の実施の形態１における製造方法を説明するための工程図である（断面）。
【図１Ｇ】本発明の実施の形態１における製造方法を説明するための工程図である（断面）。
【図１Ｈ】本発明の実施の形態１における製造方法を説明するための工程図である（平面）。
【図１Ｉ】本発明の実施の形態１における製造方法を説明するための工程図である（断面）。
【図１Ｊ】本発明の実施の形態１における製造方法を説明するための工程図である（平面）。
【図２】本発明の実施の形態１における単電子ターンスタイルデバイスの構成を説明するための説明図である。
【図３Ａ】本発明の実施の形態１における単電子ターンスタイルデバイスの構成を説明するための説明図である（平面）。
【図３Ｂ】本発明の実施の形態１における単電子ターンスタイルデバイスの構成を説明するための説明図である（断面）。
【図４】単電子ターンスタイルデバイスの等価回路を示す回路図である。
【図５Ａ】本発明の実施の形態２における製造方法を説明するための工程図である（断面）。
【図５Ｂ】本発明の実施の形態２における製造方法を説明するための工程図である（平面）。
【図５Ｃ】本発明の実施の形態２における製造方法を説明するための工程図である（断面）。
【図５Ｄ】本発明の実施の形態２における製造方法を説明するための工程図である（平面）。
【図５Ｅ】本発明の実施の形態２における製造方法を説明するための工程図である（断面）。
【図６Ａ】本発明の実施の形態３における製造方法を説明するための工程図である（断面）。
【図６Ｂ】本発明の実施の形態３における製造方法を説明するための工程図である（断面）。
【図６Ｃ】本発明の実施の形態３における製造方法を説明するための工程図である（平面）。
【図６Ｄ】本発明の実施の形態３における製造方法を説明するための工程図である（断面）。
【図７Ａ】本発明の実施の形態４における製造方法を説明するための工程図である（断面）。
【図７Ｂ】本発明の実施の形態４における製造方法を説明するための工程図である（断面）。
【図７Ｃ】本発明の実施の形態４における製造方法を説明するための工程図である（平面）。
【図７Ｄ】本発明の実施の形態４における製造方法を説明するための工程図である（断面）。
【図７Ｅ】本発明の実施の形態４における製造方法を説明するための工程図である（平面）。
【図７Ｆ】本発明の実施の形態４における製造方法を説明するための工程図である（断面）。
【図７Ｇ】本発明の実施の形態４における製造方法を説明するための工程図である（平面）。
【図８】本発明の実施の形態４における単電子ターンスタイルデバイスの構成を説明するための説明図である。
【図９Ａ】本発明の実施の形態４における単電子ターンスタイルデバイスの構成を説明するための説明図である（平面）。
【図９Ｂ】本発明の実施の形態４における単電子ターンスタイルデバイスの構成を説明するための説明図である（断面）。
【図１０Ａ】本発明の実施の形態４における製造方法を説明するための工程図である（断面）。
【図１０Ｂ】本発明の実施の形態４における製造方法を説明するための工程図である（平面）。
【図１１Ａ】本発明の実施の形態５における製造方法を説明するための工程図である（断面）。
【図１１Ｂ】本発明の実施の形態５における製造方法を説明するための工程図である（断面）。
【図１１Ｃ】本発明の実施の形態５における製造方法を説明するための工程図である（平面）。
【図１１Ｄ】本発明の実施の形態５における製造方法を説明するための工程図である（平面）。
【図１１Ｅ】本発明の実施の形態５における製造方法を説明するための工程図である（断面）。
【図１１Ｆ】本発明の実施の形態５における製造方法を説明するための工程図である（平面）。
【図１２Ａ】本発明の実施の形態６における製造方法を説明するための工程図である（断面）。
【図１２Ｂ】本発明の実施の形態６における製造方法を説明するための工程図である（断面）。
【図１２Ｃ】本発明の実施の形態６における製造方法を説明するための工程図である（平面）。
【図１２Ｄ】本発明の実施の形態６における製造方法を説明するための工程図である（平面）。
【図１２Ｅ】本発明の実施の形態６における製造方法を説明するための工程図である（断面）。
【図１３Ａ】単電子ターンスタイルデバイス製造方法を説明するための工程図である（断面）。
【図１３Ｂ】単電子ターンスタイルデバイス製造方法を説明するための工程図である（平面）。
【図１３Ｃ】単電子ターンスタイルデバイス製造方法を説明するための工程図である（断面）。
【図１３Ｄ】単電子ターンスタイルデバイス製造方法を説明するための工程図である（平面）。
【図１３Ｅ】単電子ターンスタイルデバイス製造方法を説明するための工程図である（断面）。
【図１３Ｆ】単電子ターンスタイルデバイス製造方法を説明するための工程図である（平面）。
【図１４】単電子ターンスタイルデバイスの等価回路を示す回路図である。
【図１５】単電子ターンスタイルデバイスの等価回路を示す回路図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について図を参照して説明する。
【００２８】
［実施の形態１］
はじめに、本発明の実施の形態１について、製造方法とともに説明する。まず、図１Ａに示すように、絶縁層１０１，シリコン層１０２を備える基板を用意する。例えば、ＳＯＩ基板を用いることができる。ＳＯＩ基板の埋め込み絶縁層（酸化シリコン層）が絶縁層１０１となり、表面シリコン層がシリコン層１０２となる。このような基板を用意したら、シリコン層１０２の上に酸化シリコン層１０３を形成する。酸化シリコン層１０３は、例えば、シリコン層１０２の表面を熱酸化することで形成すればよい。また、シリコン層１０２の上に、よく知られた化学的気相堆積（ＣＶＤ）法により酸化シリコンを堆積することで形成してもよい。シリコン層１０２は、層厚１０〜５０ｎｍ程度とし、酸化シリコン層１０３は、層厚１０〜３０ｎｍ程度とすればよい。
【００２９】
次に、図１Ｂおよび図１Ｃに示すように、酸化シリコン層１０３に、後述する細線部を形成する箇所を含む領域に、開口部１０４を形成する。なお、図１Ｂは、図１ＣのＸＸ’の断面を示している。ここで、後述する細線部が形成される領域を挟む２つの縁部の平面形状は、好ましくは、等しい直径の半円から構成されているとよい。また、円弧の一部で構成されていてもよい。例えば、よく知られたリソグラフィー技術により開口部１０４に相当する開口部を備えるレジストパターンを形成し、このレジストパターンをマスクとして公知のエッチング技術により酸化シリコン層１０３を選択的にエッチング除去すればよい。開口部１０４は、酸化シリコン層１０３の途中まで形成すればよい。なお、開口部１０４は、シリコン層１０２に到達するまで形成してもよい。
【００３０】
開口部１０４の平面形状の寸法は、まず、図１Ｂおよび図１Ｃの左右方向（細線を延在させる方向）に数１０〜数１００ｎｍ程度である。この寸法が、後述する細線の延在方向の長さを規定するものとなる。この細線の延在方向の中に、３つの単電子島を配置することになるため、これを考慮して細線の延在方向の長さを決定すればよい。また、図１Ｂおよび図１Ｃの上下方向の寸法は、所望とする細線の幅の数倍程度としておけばよい。
【００３１】
次に、上述したレジストパターンを除去した後、酸化シリコン層１０３を介してシリコン層１０２の上層部を熱酸化し、図１Ｄに示すように、シリコン層１０２を薄くする。この酸化は、酸化シリコン層１０３の中を酸素などの酸化物質が拡散し、シリコン層１０２のシリコンと反応することで生じている。このため、酸化シリコン層１０３が薄くなっている開口部１０４の領域においては、この下のシリコン層１０２は、他の領域に比較して酸化速度が早くなり、薄くなる。これらのことにより、開口部１０４の下の領域のシリコン層１０２に、他の領域より層厚の薄い細線形成領域１０６を形成する。
【００３２】
ところで、開口部１０４をシリコン層１０２に到達するまで形成し、また、開口部１０４をシリコン層１０２の途中までの深さに形成しておくことで、開口部１０４の領域におけるシリコン層１０２の層厚を、他の領域に比較してより薄くすることができる。
【００３３】
次に、形成しようとする細線の延在方向に対して直交して細線形成領域１０６（開口部１０４）を挟む２つの箇所に、図１Ｅ，図１Ｆに示すように、対向して配置される２つの溝部１０５を形成する。なお、図１Ｆは、図１ＥのＸＸ’の断面を示している。溝部１０５は、絶縁層１０１に到達するまで形成する。また、溝部１０５は、ＸＸ’線の方向である第１方向に対向する２つの端部を残し、細線形成領域１０６の中央部に入り込むように形成する。これらの２つの溝部１０５を形成することで、第１方向と直交する第２方向に対向する溝部１０５の間のシリコン層１０２により、細線部１０６ａが形成される。２つの溝部１０５の対向する間隔により、細線部１０６ａの幅が規定されるようになる。なお、図１Ｅにおいて、符号１０４’は、開口部１０４において、上述した対向する２つの端部の外側の縁部を仮想的に示す仮想線であり、以下では縁部１０４’と記載する。
【００３４】
溝部１０５の形成では、例えば、よく知られたリソグラフィー技術により溝部１０５に相当する開口部を備えるレジストパターンを形成し、このレジストパターンをマスクとして公知のエッチング技術により酸化シリコン層１０３およびシリコン層１０２を選択的にエッチング除去すればよい。なお、図１Ｅでは、溝部１０５が、図１Ｅの上下方向（細線部１０６ａより離れる方向）に、図示する範囲を越えて延在しているが、これに限るものではない。細線部１０６ａより離れる方向の長さは、細線部１０６ａの延在方向の長さより短い距離としてもよい。
【００３５】
次に、上述したレジストパターンを除去した後、再度、酸化シリコン層１０３を介してシリコン層１０２の上層部を熱酸化し、図１Ｇに示すように、シリコン層１０２をより薄くする。例えば、８００℃から１２００℃程度の温度条件で熱酸化をすればよい。
【００３６】
この酸化工程により、開口部１０４の曲線状の２つの縁部１０４’の下の領域の内側近傍において、図１Ｇ，図１Ｈに示すように、層厚方向にくびれるくびれ部１０７が形成され、くびれ部１０７においては、シリコン層１０２の層厚がより薄くなり、層厚方向の量子サイズ効果によりトンネルバリアが形成されるようになる。なお、図１Ｇは、図１ＨのＸＸ’の断面を示している。
【００３７】
また、当該酸化の工程では、細線部１０６ａを挟んで対向する２つの溝部１０５が形成されているため、２つの溝部１０５で挟まれた細線部１０６ａの領域の端部においても、トンネルバリアが形成されるようになる。
【００３８】
以上のことにより、２つの溝部１０５で挟まれた細線部１０６ａの領域に１つの単電子島が形成され、細線部１０６ａの両端部と２つのくびれ部１０７との間の２つの領域に各々単電子島が形成される。単電子島は、合計で３つ形成される。
【００３９】
次に、図１Ｉ，図１Ｊに示すように、少なくとも、２つの溝部１０５で挟まれた細線部１０６ａの領域が覆われるように、ゲート電極１０９を形成する。なお、図１Ｉは、図１ＪのＸＸ’の断面を示している。ここでは、細線部１０６ａの全域が覆われた状態にゲート電極１０９を形成している。ゲート電極１０９はトップゲートとなる。このようにしてゲート電極１０９を形成することで、単電子ターンスタイルデバイスが得られる。
【００４０】
次に、上述した３つの単電子島が、各々、細線部１０６ａおよび細線部１０６ａの両端部と２つのくびれ部１０７との間の２つの領域に形成されることについて、より詳細に説明する。
【００４１】
まず、２つの溝部１０５を形成した後の酸化工程では、細線部１０６ａを挟んで対向する２つの溝部１０５が存在しているため、この酸化は、公知のパターン依存酸化法（ＰＡＤＯＸ法）と同等になる（非特許文献２，３参照）。この結果、２つの溝部１０５で挟まれた細線部１０６ａの領域の端部においては、トンネルバリアが形成されるようになる。
【００４２】
上述した、パターン依存酸化による２つのトンネルバリアの形成について、より詳細に説明する。まず、細線部１０６ａでは、細線幅（シリコン層１０２の平面内で延在方向に垂直な方向の細線のサイズ）が細いことによる量子サイズ効果でポテンシャルエネルギーが上昇している。しかしながら、２つの溝部１０５で挟まれた細線部１０６ａの領域では、溝部１０５の存在によりより多く酸化されることになり、この酸化により強い圧縮応力が働くことになる。
【００４３】
この圧縮応力により、図２の（ｃ）に示すように、２つの溝部１０５で挟まれた細線部１０６ａの領域２０１では、中央部のバンドギャップが減少し、これに伴ってポテンシャルエネルギーも減少する。これにより、２つの溝部１０５で挟まれた細線部１０６ａの領域２０１では、くびれ部１０７の側の両端部にポテンシャルバリアが残った構造が形成され、このポテンシャルバリアが残った領域が、トンネルバリアとして機能するようになる。この結果、ポテンシャルエネルギーが減少した領域２０１の中央部に、単電子島が形成されるようになる。
【００４４】
次に、くびれ部１０７にトンネルバリアが形成されることについて説明する。２つの溝部１０５を形成した後の酸化工程では、シリコン層１０２が、先に行っている酸化工程により、他の領域のシリコン層１０２より薄い状態となっている。また、この酸化工程では、２つの溝部１０５が形成されているので、この部分においては、絶縁層１０１が露出している。このため、当該酸化工程では、酸化シリコン層１０３の中に加えて、絶縁層１０１の中を酸素などの酸化物質が拡散し、シリコン層１０２を酸化させることになる。
【００４５】
このように酸化されると、他の領域より薄くなっている開口部１０４の領域の曲線で構成された２つの縁部１０４’に近い領域では、細線部１０６ａの領域の端部に近づくほど、酸化による体積増加に伴う応力で酸化が進行せず、上記端部よりも離れるほど酸化がより進行する。この結果、図２の（ａ）に示すように、層厚方向にくびれるくびれ部１０７が形成され、くびれ部１０７においては、シリコン層１０２がより薄くなる。このくびれ部１０７の形成では、溝部１０５を形成して細線部１０６ａを形成した後の酸化において、くびれ部１０７の段差が得られる程度の酸化速度の差を確保することが重要となる。本実施の形態では、開口部１０４を形成することで、酸化シリコン層１０３の層厚に差を形成し、上述した酸化速度の差を得るようにしている。
【００４６】
このようにして形成したくびれ部１０７は、層厚方向の量子サイズ効果により、図２の（ｃ）に示すようにポテンシャルエネルギーが上昇した領域２０２が形成され、トンネルバリアとして機能するようになる。この結果、領域２０１の両端部と２つの領域２０２との間のポテンシャルエネルギーの低い領域は、ポテンシャルバリアで挟まれた状態となり、各々に単電子島が形成されるようになる。領域２０２のトンネルバリアは、酸化やエッチングなどによるシリコン層の層厚方向の制御により行えるため、リソグラフィー技術による最小寸法の制限を受けることがなく形成できる。
【００４７】
以上に説明したように、本実施の形態によれば、図３Ａおよび図３Ｂに示すように、細線部１０６ａの中央部に単電子島３０１が形成され、細線部１０６ａと２つのくびれ部１０７とに挟まれたシリコン層１０２の領域に各々単電子島３０２が形成されるようになる。また、単電子島３０１および単電子島３０２は、単電子島３０１を中央として、第１方向の直線上に直列に接続配置される。なお、図３Ｂは、図３ＡのＸＸ’の一部断面を示している。
【００４８】
ところで、上述した本実施の形態における単電子ターンスタイルデバイスにおいて、ゲート電極１０９は、中央の単電子島の上が覆われるように形成することが望ましいが、両側の２つの単電子島に重なっていてもよい。これについて、以下に説明する。
【００４９】
左右の単電子島は、これより外側のシリコン層１０２と、くびれ部１０７によるトンネルバリアを介して容量的に結合している。これに対し、中央部の単電子島と左右の単電子島とは、これらの間のポテンシャルバリアが残った領域のトンネルバリアを介して容量的に結合している。図３Ａの平面図からも明らかなように、中央部の単電子島と左右の単電子島との境界に対し、くびれ部１０７の方が長く、くびれ部１０７に形成される容量の方がより大きくなる。
【００５０】
このため、ゲート電極１０９が３つの単電子島を覆うように形成されていても、左右の単電子島は、これより外側のシリコン層１０２とより強く結合する。従って、図４の等価回路に示すように、ゲート電極と左右の単電子島との結合容量は小さくなり、ゲート電極と中央の単電子島との結合容量の方が大きくなる。このように、本実施の形態によれば、ゲート電極が３つの単電子島を覆うように形成されていても、中央の単電子島との容量結合をより強くした構成が、自動的に形成されるようになる。このため、本実施の形態によれば、ゲート電極の作製においても、高い寸法精度や位置精度が要求されることがない。
【００５１】
ところで、溝部１０５は、開口部１０４の曲線で構成された両縁部の方向に対して可能な範囲で中央部に形成すると、溝部１０５の形成位置に対応して中央の単電子島が形成されるようになるので、左右の単電子島を均等に形成することができる。このように、左右の単電子島を均等にすることで、どちらの方向にも同様に電子の転送を行うことができるようになる。
【００５２】
一方、左右に大きさの異なる単電子島を形成すると、単電子ターンスタイルデバイスを動作させるときに、電子を送る方向に差異が発生して動作マージンに差が出る。このようにすることで、一方向に選択的に電子を転送させることができる。
【００５３】
以上に説明したように、本実施の形態では、シリコン層の上に形成した酸化シリコン層に、対向する両縁部を曲線で構成した平面形状の開口部を形成し、また、例えば熱酸化により開口部におけるシリコン層の層厚が他の領域より薄い状態とし、この開口部を挟むように対向した２つの溝部をシリコン層の側部が露出するまで形成し、溝部を形成した後の熱酸化によりシリコン層をより薄くするところに特徴がある。
【００５４】
従って、本実施の形態の単電子ターンスタイルデバイスは、絶縁層１０１に上に形成されたシリコン層１０２と、シリコン層１０２の上に形成された酸化シリコン層１０３と、シリコン層１０２にシリコン層１０２の平面方向に対向して形成された他の領域より薄い２つのくびれ部１０７と、２つのくびれ部１０７の配置方向に直交して２つのくびれ部１０７の間の領域に対向して配置され、絶縁層１０１に到達する２つの溝部１０５と、２つの溝部１０５に挟まれたシリコン層に形成された細線部１０６ａと、細線部１０６ａの上に形成されたゲート電極１０９とを少なくとも備え、くびれ部１０７は、溝部１０５を形成した後の、シリコン層１０２の上層に形成されたくびれ部１０７に対応する対向する２つの縁部を少なくとも備える開口部１０４を通した熱酸化によりシリコン層１０２の上層を酸化することで形成され、くびれ部１０７を形成する熱酸化により、くびれ部１０７におけるシリコン層１０２は、量子サイズ効果が生じる層厚にされている。
【００５５】
これにより、まず、開口部の曲線状の両縁部に対応する箇所のシリコン層に、より層厚の薄いくびれ部が形成されるようになり、ここに、トンネルバリアが形成されるようになる。また、溝部に挟まれたシリコン層に形成される細線部の両側にも、溝部の存在下で酸化することによる細線部中央部のポテンシャルエネルギーの低下により、細線部の両端部にトンネルバリアが形成されるようになる。これらの結果、本実施の形態では、２つのくびれ部のトンネルバリアと、細線部の両端部のトンネルバリアとの間に、２つの単電子島が形成され、細線部の中央部にも１つの単電子島が形成されるようになる。また、これらの３つの単電子島が、直線上に直列に接続された状態となる。
【００５６】
［実施の形態２］
次に、本発明の実施の形態２について説明する。
【００５７】
まず、図５Ａ，図５Ｂに示すように、絶縁層５０１，シリコン層５０２を備える基板を用意する。なお、図５Ａは、図５ＢのＸＸ’の断面を示している。例えば、ＳＯＩ基板を用いることができる。ＳＯＩ基板の埋め込み絶縁層（酸化シリコン層）が絶縁層５０１となり、表面シリコン層がシリコン層５０２となる。このような基板を用意したら、シリコン層５０２の上に酸化シリコン層５０３を形成する。酸化シリコン層５０３は、例えば、シリコン層５０２の表面を熱酸化することで形成すればよい。また、シリコン層５０２の上に、よく知られた化学的気相堆積（ＣＶＤ）法により酸化シリコンを堆積することで形成してもよい。シリコン層５０２は、層厚１０ｎｍ程度とし、酸化シリコン層５０３は、層厚１０ｎｍ程度とすればよい。
【００５８】
次に、図５Ａ，図５Ｂに示すように、酸化シリコン層５０３に、後述する細線を形成する箇所に、少なくとも細線を延在させる方向の両縁部が曲線で構成された開口部５０４を形成する。例えば、よく知られたリソグラフィー技術により開口部５０４に相当する開口部を備えるレジストパターンを形成し、このレジストパターンをマスクとして公知のエッチング技術により酸化シリコン層５０３を選択的にエッチング除去すればよい。開口部５０４は、シリコン層５０２の途中まで形成する。レジストパターンは、開口部５０４を形成した後に除去する。
【００５９】
開口部５０４の平面形状の寸法は、まず、図５Ｂの左右方向（細線を延在させる方向）に数１０〜数１００ｎｍ程度である。この寸法が、後述する細線の延在方向の長さを規定するものとなる。この細線の延在方向の中に、３つの単電子島を配置することになるため、これを考慮して細線の延在方向の長さを決定すればよい。また、図５Ｂの上下方向の寸法は、所望とする細線の幅の数倍程度としておけばよい。
【００６０】
次に、形成しようとする細線の延在方向に対して直交して開口部５０４を挟む２つの箇所に、図５Ｃ，図５Ｄに示すように、対向して配置される２つの溝部５０５を形成する。なお、図５Ｃは、図５ＤのＸＸ’の断面を示している。溝部５０５は、絶縁層５０１に到達するまで形成する。また、溝部５０５は、開口部５０４の曲線で構成された両縁部の部分の端部に露出するシリコン層５０２の領域を残し、開口部５０４の中央部に入り込むように形成する。これらの２つの溝部５０５を形成することで、対向する溝部５０５の間のシリコン層５０２により、細線部５０６が形成される。２つの溝部５０５の対向する間隔により、細線部５０６の幅が規定されるようになる。
【００６１】
溝部５０５の形成では、例えば、よく知られたリソグラフィー技術により溝部５０５に相当する開口部を備えるレジストパターンを形成し、このレジストパターンをマスクとして公知のエッチング技術により酸化シリコン層５０３およびシリコン層５０２を選択的にエッチング除去すればよい。なお、図５Ｃでは、溝部５０５が、図５Ｃの上下方向（細線部５０６より離れる方向）に、図示する範囲を越えて延在しているが、これに限るものではない。細線部５０６より離れる方向の長さは、細線部５０６の延在方向の長さより短い距離としてもよい。
【００６２】
次に、上述したレジストパターンを除去した後、酸化シリコン層５０３を介してシリコン層５０２の上層部を熱酸化し、図５Ｅに示すように、シリコン層５０２を薄くする。例えば、８００℃から１２００℃程度の温度条件で熱酸化をすればよい。
【００６３】
この酸化工程により、開口部５０４の曲線状の両縁部に対応する曲線状の境界部の内側近傍において、層厚方向にくびれるくびれ部５０７が形成され、くびれ部５０７においては、シリコン層５０２がより薄くなり、トンネルバリアが形成されるようになる。
【００６４】
また、当該酸化の工程では、細線部５０６を挟んで対向する２つの溝部５０５が形成されているため、細線部５０６の領域の端部においても、トンネルバリアが形成されるようになる。
【００６５】
以上のことにより、２つの溝部５０５で挟まれた細線部５０６の領域に１つの単電子島が形成され、細線部５０６の両端部と２つのくびれ部５０７との間の２つの領域に各々単電子島が形成される。単電子島は、合計で３つ形成される。
【００６６】
以上のように、３つの単電子島が形成された後、前述した実施の形態１と同様にすることで、少なくとも細線部５０６に形成される中央部の単電子島の領域が覆われるように、ゲート電極を形成すれば、単電子ターンスタイルデバイスが得られる。
【００６７】
本実施の形態では、シリコン層の上に形成した酸化シリコン層に、対向する両縁部を曲線で構成した平面形状の開口部を形成し、この開口部の形成により、開口部におけるシリコン層の層厚が他の領域より薄い状態とし、また、この開口部を挟むように対向した２つの溝部をシリコン層の側部が露出するまで形成し、溝部を形成した後の熱酸化によりシリコン層をより薄くするところに特徴がある。
【００６８】
また、本実施の形態でも、開口部（開口部５０４）の形成により、シリコン層の上の酸化シリコン層の層厚に差を形成し、くびれ部の形成のための酸化速度の差を得るようにしている。なお、本実施の形態では、開口部の形成でシリコン層の層厚を薄くしているため、熱酸化の工程が１回となり、前述した実施の形態１に比較して熱酸化の工程を減らすことができる。
【００６９】
［実施の形態３］
ところで、上述では、シリコン層の途中まで開口部を形成したが、開口部は、シリコン層の表面が露出するまで酸化シリコン層に形成するようにしてもよい。
【００７０】
例えば、まず、図６Ａに示すように、絶縁層６０１，シリコン層６０２を備える基板を用意する。このような基板を用意したら、シリコン層６０２の上に酸化シリコン層６０３を形成する。次に、図６Ｂ，図６Ｃに示すように、酸化シリコン層６０３に、細線を形成する箇所に、少なくとも細線を延在させる方向の両縁部が曲線で構成された開口部６０４を形成する。開口部６０４は、シリコン層６０２の表面が露出するまで形成する。なお、図６Ｂは、図６ＣのＸＸ’の断面を示している。
【００７１】
次に、形成しようとする細線の延在方向に対して直交して開口部６０４を挟む２つの箇所に、図６Ｄに示すように、対向して配置される２つの溝部６０５を形成する。溝部６０５は、絶縁層６０１に到達するまで形成する。また、溝部６０５は、開口部６０４の曲線で構成された両縁部の部分の端部に露出するシリコン層６０２を残し、開口部６０４の中央部に入り込むように形成する。これらの２つの溝部６０５を形成することで、対向する溝部６０５の間のシリコン層６０２により、細線部６０６が形成される。２つの溝部６０５の対向する間隔により、細線部６０６の幅が規定されるようになる。
【００７２】
以上のようにして溝部６０５および細線部６０６を形成した後、前述した実施の形態２と同様に、酸化シリコン層６０３を介してシリコン層６０２の上層部を熱酸化し、シリコン層６０２を薄くする。この酸化工程により、開口部６０４の両縁部に対応する曲線状の境界部の内側近傍において、層厚方向にくびれるくびれ部が形成され、くびれ部においては、シリコン層６０２がより薄くなり、トンネルバリアが形成されるようになる。
【００７３】
また、当該酸化の工程では、細線部６０６を挟んで対向する２つの溝部６０５が形成されているため、細線部６０６の領域の端部においても、トンネルバリアが形成されるようになる。
【００７４】
以上のことにより、２つの溝部６０５で挟まれた細線部６０６の領域に１つの単電子島が形成され、細線部６０６の両端部と２つのくびれ部との間の２つの領域に各々単電子島が形成される。単電子島は、合計で３つ形成される。
【００７５】
本実施の形態では、上述した熱酸化の量を制御することで、細線部６０６の層厚およびくびれ部の段差量を制御する。本実施の形態においても、開口部６０４を形成することで、酸化シリコン層６０３に段差が形成され、熱酸化におけるシリコン層６０２の酸化速度に差を形成できるので、前述した実施の形態１，２と同様の結果が得られる。
【００７６】
［実施の形態４］
次に、本発明の実施の形態４について説明する。まず、図７Ａに示すように、絶縁層７０１，シリコン層７０２を備える基板を用意する。例えば、ＳＯＩ基板を用いることができる。ＳＯＩ基板の埋め込み絶縁層（酸化シリコン層）が絶縁層７０１となり、表面シリコン層がシリコン層７０２となる。このような基板を用意したら、シリコン層７０２の上に酸化シリコン層７０３および窒化シリコン層７０４を形成する。酸化シリコン層７０３は、例えば、シリコン層７０２の表面を熱酸化することで形成すればよい。
【００７７】
また、シリコン層７０２の上に、よく知られた化学的気相堆積（ＣＶＤ）法により酸化シリコンを堆積することで形成してもよい。また、窒化シリコン層７０４は、窒素系ガスとシラン系ガスを用いたＣＶＤ法により形成することができる。なお、窒化シリコンは、ストイキオメトリックには、Ｓｉ3Ｎ4であるが、これからずれた組成の窒化シリコン層７０４でもよい。シリコン層７０２は、層厚１０ｎｍ程度とし、酸化シリコン層７０３は、層厚１０ｎｍ程度とし、窒化シリコン層７０４は、層厚１０ｎｍ程度とすればよい。
【００７８】
次に、図７Ｂおよび図７Ｃに示すように、窒化シリコン層７０４に、後述する細線を形成する箇所に、少なくとも細線を延在させる方向の両縁部が曲線で構成された開口部７０５を形成する。なお、図７Ｂは、図７ＣのＸＸ’の断面を示している。例えば、よく知られたリソグラフィー技術により開口部７０５に相当する開口部を備えるレジストパターンを形成し、このレジストパターンをマスクとして公知のエッチング技術により窒化シリコン層７０４を選択的にエッチング除去すればよい。開口部７０５は、酸化シリコン層７０３の表面が露出するまで形成する。
【００７９】
開口部７０５の平面形状の寸法は、まず、図７Ｂおよび図７Ｃの左右方向（細線を延在させる方向）に数１０〜数１００ｎｍ程度である。この寸法が、後述する細線の延在方向の長さを規定するものとなる。この細線の延在方向の中に、３つの単電子島を配置することになるため、これを考慮して細線の延在方向の長さを決定すればよい。また、図７Ｂおよび図７Ｃの上下方向の寸法は、所望とする細線の幅の数倍程度としておけばよい。
【００８０】
次に、上述したレジストパターンを除去した後、開口部７０５に露出した酸化シリコン層７０３を介してシリコン層７０２の上層部を熱酸化し、図７Ｄに示すように、開口部７０５の領域におけるシリコン層７０２を薄くする。この酸化は、酸化シリコン層７０３の中を酸素などの酸化物質が拡散し、シリコン層７０２のシリコンと反応することで生じている。このため、酸化シリコン層７０３が露出している開口部７０５の領域においては、この下のシリコン層７０２は、他の領域に比較して酸化速度が早くなり、薄くなる。一方、窒化シリコン層７０４はほとんど酸化物質を透過しないので、窒化シリコン層７０４で覆われている領域のシリコン層７０２は、酸化されることがほぼ抑制されるものとなる。これらのことは、よく知られたＬＯＣＯＳ（LoCal Oxidation of Silicon）法の技術と同様である。
【００８１】
これらのことにより、開口部７０５の下の領域のシリコン層７０２に、他の領域より層厚の薄い細線形成領域７０７を形成する。なお、開口部７０５において、酸化シリコン層７０３はより厚くなる。この結果、開口部７０５の領域とこの周囲との間で、酸化シリコン層７０３に段差が形成されることになる。
【００８２】
次に、形成しようとする細線の延在方向に対して直交して細線形成領域７０７（開口部７０５）を挟む２つの箇所に、図７Ｅに示すように、対向して配置される２つの溝部７０６を形成する。溝部７０６は、絶縁層７０１に到達するまで形成する。また、溝部７０６は、細線形成領域７０７の曲線で構成された対向配置する２つの縁部７０５’を残し、細線形成領域７０７の中央部に入り込むように形成する。これらの２つの溝部７０６を形成することで、対向する溝部７０６の間のシリコン層７０２により、細線部７０７ａが形成される。２つの溝部７０６の対向する間隔により、細線部７０７ａの幅が規定されるようになる。
【００８３】
溝部７０６の形成では、例えば、よく知られたリソグラフィー技術により溝部７０６に相当する開口部を備えるレジストパターンを形成し、このレジストパターンをマスクとして公知のエッチング技術により窒化シリコン層７０４，酸化シリコン層７０３，およびシリコン層７０２を選択的にエッチング除去すればよい。なお、図７Ｅでは、溝部７０６が、図７Ｅの上下方向（細線部７０７ａより離れる方向）に、図示する範囲を越えて延在しているが、これに限るものではない。細線部７０７ａより離れる方向の長さは、細線部７０７ａの延在方向の長さより短い距離としてもよい。
【００８４】
次に、上述したレジストパターンを除去した後、再度、酸化シリコン層７０３を介してシリコン層７０２の上層部を熱酸化し、図７Ｆに示すように、シリコン層７０２をより薄くする。例えば、８００℃から１２００℃程度の温度条件で熱酸化をすればよい。
【００８５】
この酸化工程により、シリコン層７０２の曲線状の縁部７０５’に対応する内側近傍において、図７Ｆ，図７Ｇに示すように、層厚方向にくびれるくびれ部７０８が形成され、くびれ部７０８においては、シリコン層７０２の層厚がより薄くなり、層厚方向の量子サイズ効果によりトンネルバリアが形成されるようになる。図７Ｆは、図７ＧのＸＸ’の断面を示している。
【００８６】
また、当該酸化の工程では、細線部７０７ａを挟んで対向する２つの溝部７０６が形成されているため、２つの溝部７０６で挟まれた細線部７０７ａの領域の端部においても、トンネルバリアが形成されるようになる。
【００８７】
以上のことにより、２つの溝部７０６で挟まれた細線部７０７ａの領域に１つの単電子島が形成され、細線部７０７ａの両端部と２つのくびれ部７０８との間の２つの領域に各々単電子島が形成される。単電子島は、合計で３つ形成される。
【００８８】
ここで、上述した３つの単電子島が、各々、細線部７０７ａおよび細線部７０７ａの両端部と２つのくびれ部７０８との間の２つの領域に形成されることについて、より詳細に説明する。
【００８９】
まず、２つの溝部７０６を形成した後の酸化工程では、細線部７０７ａを挟んで対向する２つの溝部７０６が存在しているため、この酸化は、公知のパターン依存酸化法（ＰＡＤＯＸ法）と同等になる（非特許文献２，３参照）。この結果、２つの溝部７０６で挟まれた細線部７０７ａの領域の端部においては、トンネルバリアが形成されるようになる。
【００９０】
上述した、パターン依存酸化による２つのトンネルバリアの形成について、より詳細に説明する。まず、細線部７０７ａでは、細線幅（シリコン層１０２の平面内で延在方向に垂直な方向の細線のサイズ）が細いことによる量子サイズ効果でポテンシャルエネルギーが上昇している。しかしながら、２つの溝部７０６で挟まれた細線部７０７ａの領域では、溝部７０６の存在によりより多く酸化されることになり、この酸化により強い圧縮応力が働くことになる。
【００９１】
この圧縮応力により、図８の（ｃ）に示すように、２つの溝部７０６で挟まれた細線部７０７ａの領域８０１では、中央部のバンドギャップが減少し、これに伴ってポテンシャルエネルギーも減少する。これにより、２つの溝部７０６で挟まれた細線部７０７ａの領域８０１では、くびれ部７０８の側の両端部にポテンシャルバリアが残った構造が形成され、このポテンシャルバリアが残った領域が、トンネルバリアとして機能するようになる。この結果、ポテンシャルエネルギーが減少した領域８０１の中央部に、単電子島が形成されるようになる。
【００９２】
次に、くびれ部７０８にトンネルバリアが形成されることについて説明する。２つの溝部７０６を形成した後の酸化工程では、シリコン層７０２が、先に行っている酸化工程により、他の領域のシリコン層７０２より薄い状態となっている。また、この酸化工程では、２つの溝部７０６が形成されているので、この部分においては、絶縁層７０１が露出している。このため、当該酸化工程では、対向している縁部７０５’の間に露出している酸化シリコン層７０３の中に加えて、溝部７０６に露出ている絶縁層７０１の中を酸素などの酸化物質が拡散し、シリコン層７０２を酸化させることになる。
【００９３】
このように酸化されると、他の領域より薄くなっている縁部７０５’に近い領域では、細線部７０７ａの領域の端部に近づくほど、酸化による体積増加に伴う応力で酸化が進行せず、上記端部より離れるほど酸化がより進行する。この結果、図８の（ａ）に示すように、層厚方向にくびれるくびれ部７０８が形成され、くびれ部７０８においては、シリコン層７０２がより薄くなる。このくびれ部７０８の形成では、溝部７０６を形成して細線部７０７ａを形成した後の酸化において、くびれ部７０８の段差が得られる程度の酸化速度の差を確保することが重要となる。本実施の形態では、開口部７０５（縁部７０５’）および溝部７０６を備える窒化シリコン層７０４をマスクとした状態で熱酸化することにより、上述した酸化速度の差を得るようにしている。
【００９４】
このようにして形成したくびれ部７０８は、層厚方向の量子サイズ効果により、図８の（ｃ）に示すようにポテンシャルエネルギーが上昇した領域８０２が形成され、トンネルバリアとして機能するようになる。この結果、領域８０１の両端部と２つの領域８０２との間のポテンシャルエネルギーの低い領域は、ポテンシャルバリアで挟まれた状態となり、各々に単電子島が形成されるようになる。領域８０２のトンネルバリアは、酸化やエッチングなどによるシリコン層の層厚方向の制御により行えるため、リソグラフィー技術による最小寸法の制限を受けることがなく形成できる。
【００９５】
以上に説明したように、本実施の形態によれば、図９Ａおよび図９Ｂに示すように、細線部７０７ａの中央部に単電子島９０１が形成され、細線部７０７ａと２つのくびれ部７０８とに挟まれたシリコン層７０２の領域に各々単電子島９０２が形成されるようになる。また、単電子島９０１および単電子島９０２は、単電子島９０１を中央として、直線上に直列に接続配置される。なお、図９Ｂは、図９ＡのＸＸ’の一部断面を示している。
【００９６】
以上のように、３つの単電子島が形成された状態とした後、図１０Ａ，図１０Ｂに示すように、少なくとも、２つの溝部７０６で挟まれた細線部７０７ａの領域が覆われるように、ゲート電極７０９を形成する。なお、図１０Ａは、図１０ＢのＸＸ’の断面を示している。ここでは、細線部７０７ａの全域が覆われた状態にゲート電極７０９を形成している。ゲート電極７０９はトップゲートとなる。このようにしてゲート電極７０９を形成することで、単電子ターンスタイルデバイスが得られる。
【００９７】
ところで、上述した本実施の形態における単電子ターンスタイルデバイスにおいて、ゲート電極７０９は、中央の単電子島の上が覆われるように形成することが望ましいが、両側の２つの単電子島に重なっていてもよい。これについて、以下に説明する。
【００９８】
左右の単電子島は、これより外側のシリコン層７０２と、くびれ部７０８によるトンネルバリアを介して容量的に結合している。これに対し、中央部の単電子島と左右の単電子島とは、これらの間のポテンシャルバリアが残った領域のトンネルバリアを介して容量的に結合している。図９Ａの平面図からも明らかなように、中央部の単電子島と左右の単電子島との境界に対し、くびれ部７０８の方が長く、くびれ部７０８に形成される容量の方がより大きくなる。
【００９９】
このため、ゲート電極７０９が３つの単電子島を覆うように形成されていても、左右の単電子島は、これより外側のシリコン層７０２とより強く結合する。従って、図４の等価回路に示したように、ゲート電極と左右の単電子島との結合容量は小さくなり、ゲート電極と中央の単電子島との結合容量の方が大きくなる。このように、本実施の形態によれば、ゲート電極が３つの単電子島を覆うように形成されていても、中央の単電子島との容量結合をより強くした構成が、自動的に形成されるようになる。このため、本実施の形態によれば、ゲート電極の作製においても、高い寸法精度や位置精度が要求されることがない。
【０１００】
ところで、溝部７０６は、開口部７０５の曲線で構成された縁部の方向に対して可能な範囲で中央部に形成すると、溝部７０６の形成位置に対応して中央の単電子島が形成されるようになるので、左右の単電子島を均等に形成することができる。このように、左右の単電子島を均等にすることで、どちらの方向にも同様に電子の転送を行うことができるようになる。
【０１０１】
一方、左右に大きさの異なる単電子島を形成すると、単電子ターンスタイルデバイスを動作させるときに、電子を送る方向に差異が発生して動作マージンに差が出る。このようにすることで、一方向に選択的に電子を転送させることができる。
【０１０２】
以上に説明したように、本実施の形態では、シリコン層の上の酸化シリコン層の上に形成した窒化シリコン層に、対向する縁部を曲線で構成した平面形状の開口部を形成し、また、例えば熱酸化により開口部におけるシリコン層の層厚が他の領域より薄い状態とし、この開口部を挟むように対向した２つの溝部をシリコン層の側部が露出するまで形成し、溝部を形成した後の熱酸化によりシリコン層をより薄くするところに特徴がある。
【０１０３】
従って、本実施の形態の単電子ターンスタイルデバイスは、絶縁層７０１に上に形成されたシリコン層７０２と、シリコン層７０２の上に形成された酸化シリコン層７０３と、シリコン層７０２にシリコン層７０２の平面方向に対向して形成された他の領域より薄い２つのくびれ部７０８と、２つのくびれ部７０８の配置方向に直交して２つのくびれ部７０８の間の領域に対向して配置され、絶縁層７０１に到達する２つの溝部７０６と、２つの溝部７０６に挟まれたシリコン層に形成された細線部７０７ａと、細線部７０７ａの上に形成されたゲート電極７０９とを少なくとも備え、くびれ部７０８は、溝部７０６を形成した後の、シリコン層７０２の上層に形成されたくびれ部７０８に対応する対向する２つの縁部７０５’を少なくとも備える開口部７０５を通した熱酸化によりシリコン層７０２の上層を酸化することで形成され、くびれ部７０８を形成する熱酸化により、くびれ部７０８におけるシリコン層７０２は、量子サイズ効果が生じる層厚にされている。
【０１０４】
これにより、まず、開口部の曲線状の２つの縁部に対応する箇所のシリコン層に、より層厚の薄いくびれ部が形成されるようになり、ここに、トンネルバリアが形成されるようになる。また、溝部に挟まれたシリコン層に形成される細線部の両側にも、溝部の存在下で酸化したことによる細線部中央部のポテンシャルエネルギーの低下により、細線部の両端部にトンネルバリアが形成されるようになる。これらの結果、本実施の形態では、２つのくびれ部のトンネルバリアと、細線部の両端部のトンネルバリアとの間に、２つの単電子島が形成され、細線部の中央部にも１つの単電子島が形成されるようになる。また、これらの３つの単電子島が、直線上に直列に接続された状態となる。
【０１０５】
［実施の形態５］
次に、本発明の実施の形態５について説明する。まず、図１１Ａに示すように、絶縁層１１０１，シリコン層１１０２を備える基板を用意する。このような基板を用意したら、シリコン層１１０２の上に酸化シリコン層１１０３および窒化シリコン層１１０４を形成する。これらのことは、前述した実施の形態と同様である。
【０１０６】
次に、図１１Ｂおよび図１１Ｃに示すように、窒化シリコン層１１０４および酸化シリコン層１１０３に、細線を形成する箇所に、少なくとも細線を延在させる方向の両縁部が曲線で構成された開口部１１０５および開口部１１０６を形成する。なお、図１１Ｂは、図１１ＣのＸＸ’の断面を示している。例えば、よく知られたリソグラフィー技術により開口部１１０５に相当する開口部を備えるレジストパターンを形成し、このレジストパターンをマスクとして公知のエッチング技術により窒化シリコン層１１０４および酸化シリコン層を選択的にエッチング除去すればよい。開口部１１０５は、シリコン層１１０２の表面が露出するまで形成する。開口部１１０５の平面形状は、前述した実施の形態４の開口部７０５と同様である。ここで、後述する溝部１１０７の形成前に、熱酸化によりシリコン層１１０２を薄くしておいてもよい。
【０１０７】
次に、形成しようとする細線の延在方向に対して直交して開口部１１０５（開口部１１０６）を挟む２つの箇所に、図１１Ｄに示すように、対向して配置される２つの溝部１１０７を形成する。溝部１１０７は、絶縁層１１０１に到達するまで形成する。また、溝部１１０７は、開口部１１０５の曲線で構成された対向配置する２つの縁部１１０５’を残し、開口部１１０５の中央部に入り込むように形成する。これらの２つの溝部１１０７を形成することで、対向する溝部１１０７の間のシリコン層１１０２により、細線部１１０８が形成される。２つの溝部１１０７の対向する間隔により、細線部１１０８の幅が規定されるようになる。溝部１１０７の形成は、前述した実施の形態４における開口部７０５の形成と同様である。
【０１０８】
次に、窒化シリコン層１１０４に形成した溝部１１０７を含む開口領域を通し、酸化シリコン層１１０３を介してシリコン層１１０２の上層部を熱酸化し、図１１Ｅ，図１１Ｆに示すように、細線部１１０８を含むシリコン層１１０２を薄くする。この熱酸化では、２つの縁部１１０５’に挟まれた領域の露出しているシリコン層１１０２が酸化される。酸化された部分は、酸化シリコン層１１０３に連続する酸化シリコン層となる。なお、図１１Ｅは、図１１ＦのＸＸ’の断面を示している。
【０１０９】
この酸化工程により、曲線状の縁部１１０５’に対応する内側近傍のシリコン層１１０２において、図１１Ｅ，図１１Ｆに示すように、層厚方向にくびれるくびれ部１１０９が形成され、くびれ部１１０９においては、シリコン層１１０２の層厚がより薄くなり、トンネルバリアが形成されるようになる。
【０１１０】
また、当該酸化の工程では、細線部１１０８を挟んで対向する２つの溝部１１０７が形成されているため、２つの溝部１１０７で挟まれた細線部１１０８の領域の端部においても、トンネルバリアが形成されるようになる。本実施の形態では、上述した熱酸化の量を制御することで、細線部１１０８の層厚およびくびれ部１１０９の段差量を制御する。本実施の形態においては、各開口部を備える窒化シリコン層１１０４の存在により、熱酸化におけるシリコン層１１０２の酸化速度に差を形成できるので、前述した実施の形態４と同様の結果が得られる。
【０１１１】
以上のことにより、２つの溝部１１０７で挟まれた細線部１１０８の領域に１つの単電子島が形成され、細線部１１０８の両端部と２つのくびれ部１１０９との間の２つの領域に各々単電子島が形成される。単電子島は、合計で３つ形成される。
【０１１２】
次に、少なくとも、２つの溝部１１０７で挟まれた細線部１１０８の領域が覆われるように、ゲート電極を形成すれば、単電子ターンスタイルデバイスが得られる。
【０１１３】
以上に説明したように、本実施の形態では、シリコン層の上の酸化シリコン層およびこの上の窒化シリコン層に、対向する両縁部を曲線で構成した平面形状の開口部を形成し、この開口部を挟むように対向した２つの溝部をシリコン層の側部が露出するまで形成し、溝部を形成した後の熱酸化によりシリコン層を薄くするとともにくびれ部を形成するところに特徴がある。
【０１１４】
これにより、まず、開口部の曲線状の両縁部に対応する箇所のシリコン層に、より層厚の薄いくびれ部が形成されるようになり、ここに、トンネルバリアが形成されるようになる。また、溝部に挟まれたシリコン層に形成される細線部の両側にも、溝部の存在下で酸化したことによる細線部中央部のポテンシャルエネルギーの低下により、細線部の両端部にトンネルバリアが形成されるようになる。これらの結果、本実施の形態でも、２つのくびれ部のトンネルバリアと、細線部の両端部のトンネルバリアとの間に、２つの単電子島が形成され、細線部の中央部にも１つの単電子島が形成されるようになる。また、これらの３つの単電子島が、直線上に直列に接続された状態となる。
【０１１５】
［実施の形態６］
次に、本発明の実施の形態６について説明する。まず、図１２Ａに示すように、絶縁層１２０１，シリコン層１２０２を備える基板を用意する。このような基板を用意したら、シリコン層１２０２の上に酸化シリコン層１２０３および窒化シリコン層１２０４を形成する。これらのことは、前述した実施の形態と同様である。
【０１１６】
次に、図１２Ｂおよび図１２Ｃに示すように、窒化シリコン層１２０４および酸化シリコン層１２０３に、細線を形成する箇所に、少なくとも細線を延在させる方向の両縁部が曲線で構成された開口部１２０５および開口部１２０６を形成する。なお、図１２Ｂは、図１２ＣのＸＸ’の断面を示している。例えば、よく知られたリソグラフィー技術により開口部１２０５に相当する開口部を備えるレジストパターンを形成し、このレジストパターンをマスクとして公知のエッチング技術により窒化シリコン層１２０４および酸化シリコン層を選択的にエッチング除去すればよい。開口部１２０５は、シリコン層１２０２の層厚方向の一部まで形成し、開口部１２０５の領域のシリコン層１２０２の層厚を他の領域より薄くする。開口部１２０５の平面形状は、前述した実施の形態４の開口部７０５と同様である。ここで、後述する溝部１２０７の形成前に、熱酸化によりシリコン層１２０２を薄くしておいてもよい。
【０１１７】
次に、形成しようとする細線の延在方向に対して直交して開口部１２０５（開口部１２０６）を挟む２つの箇所に、図１２Ｄに示すように、対向して配置される２つの溝部１２０７を形成する。溝部１２０７は、絶縁層１２０１に到達するまで形成する。また、溝部１２０７は、開口部１２０５の曲線で構成された対向配置する２つの縁部１２０５’を残し、開口部１２０５の中央部に入り込むように形成する。これらの２つの溝部１２０７を形成することで、対向する溝部１２０７の間のシリコン層１２０２により、細線部１２０８が形成される。２つの溝部１２０７の対向する間隔により、細線部１２０８の幅が規定されるようになる。溝部１２０７の形成は、前述した実施の形態４における開口部７０５の形成と同様である。
【０１１８】
次に、窒化シリコン層１２０４に形成した溝部１２０７を含む開口領域を通し、露出しているシリコン層１２０２の上層部を熱酸化し、図１２Ｅに示すように、細線部１２０８を含むシリコン層１２０２を薄くする。この熱酸化では、２つの縁部１２０５’に挟まれた領域の露出しているシリコン層１２０２が酸化される。酸化された部分は、酸化シリコン層１２０３に連続する酸化シリコン層となる。
【０１１９】
この酸化工程により、曲線状の縁部１２０５’に対応する内側近傍のシリコン層１２０２において、図１２Ｅに示すように、層厚方向にくびれるくびれ部１２０９が形成され、くびれ部１２０９においては、シリコン層１２０２の層厚がより薄くなり、トンネルバリアが形成されるようになる。
【０１２０】
また、当該酸化の工程では、細線部１２０８を挟んで対向する２つの溝部１２０７が形成されているため、２つの溝部１２０７で挟まれた細線部１２０８の領域の端部においても、トンネルバリアが形成されるようになる。本実施の形態では、開口部１２０５の形成におけるシリコン層１２０２のエッチングで、細線部１２０８の層厚を制御して段差量を制御し、上述した熱酸化の量を制御することで、細線部１２０８の層厚をより薄くするともにくびれ部１２０９を形成する。本実施の形態においても、各開口部を備える窒化シリコン層１２０４の存在により、熱酸化におけるシリコン層１２０２の酸化速度に差を形成できる。
【０１２１】
以上のことにより、２つの溝部１２０７で挟まれた細線部１２０８の領域に１つの単電子島が形成され、細線部１２０８の両端部と２つのくびれ部１２０９との間の２つの領域に各々単電子島が形成される。単電子島は、合計で３つ形成される。
【０１２２】
次に、少なくとも、２つの溝部１２０７で挟まれた細線部１２０８の領域が覆われるように、ゲート電極を形成すれば、単電子ターンスタイルデバイスが得られる。
【０１２３】
以上に説明したように、本実施の形態では、シリコン層の上の酸化シリコン層およびこの上の窒化シリコン層に、対向する両縁部を曲線で構成した平面形状の開口部を形成し、開口部の形成において、この領域のシリコン層の層厚も薄くする。次いで、開口部を挟むように対向した２つの溝部をシリコン層の側部が露出するまで形成し、溝部を形成した後の熱酸化によりシリコン層をさらに薄くするとともにくびれ部を形成するところに特徴がある。
【０１２４】
これにより、本実施の形態においても、まず、開口部の曲線状の２つの縁部に対応する箇所のシリコン層に、より層厚の薄いくびれ部が形成されるようになり、ここに、トンネルバリアが形成されるようになる。また、溝部に挟まれたシリコン層に形成される細線部の両側にも、溝部の存在下で酸化したことによる細線部中央部のポテンシャルエネルギーの低下により、細線部の両端部にトンネルバリアが形成されるようになる。これらの結果、本実施の形態でも、２つのくびれ部のトンネルバリアと、細線部の両端部のトンネルバリアとの間に、２つの単電子島が形成され、細線部の中央部にも１つの単電子島が形成されるようになる。また、これらの３つの単電子島が、直線上に直列に接続された状態となる。
【０１２５】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、シリコン層の上層に形成する開口部は、対向して配置される曲線状の縁部を備えるようにしたが、これに限るものではなく、四角や三角に近い形状でも構わない。このように構成しても、不均一ではあるが、トンネルバリアを形成することができる。ただし、くびれによるトンネルバリアを、シリコン層の平面方向に均一に形成するためには、円弧の一部で構成するなど位置方向に凸の曲線で構成した方がよい。
【符号の説明】
【０１２６】
１０１…絶縁層、１０２…シリコン層、１０３…酸化シリコン層、１０４…開口部、１０４’…縁部、１０５…開口部（溝部）、１０６…細線形成領域、１０６ａ…細線部、１０７…くびれ部、１０９…ゲート電極。
【図１Ａ】
0005491145.tif 000002
【図１Ｂ】
0005491145.tif 000003
【図１Ｃ】
0005491145.tif 000004
【図１Ｄ】
0005491145.tif 000005
【図１Ｅ】
0005491145.tif 000006
【図１Ｆ】
0005491145.tif 000007
【図１Ｇ】
0005491145.tif 000008
【図１Ｈ】
0005491145.tif 000009
【図１Ｉ】
0005491145.tif 000010
【図１Ｊ】
0005491145.tif 000011
【図２】
0005491145.tif 000012
【図３Ａ】
0005491145.tif 000013
【図３Ｂ】
0005491145.tif 000014
【図４】
0005491145.tif 000015
【図５Ａ】
0005491145.tif 000016
【図５Ｂ】
0005491145.tif 000017
【図５Ｃ】
0005491145.tif 000018
【図５Ｄ】
0005491145.tif 000019
【図５Ｅ】
0005491145.tif 000020
【図６Ａ】
0005491145.tif 000021
【図６Ｂ】
0005491145.tif 000022
【図６Ｃ】
0005491145.tif 000023
【図６Ｄ】
0005491145.tif 000024
【図７Ａ】
0005491145.tif 000025
【図７Ｂ】
0005491145.tif 000026
【図７Ｃ】
0005491145.tif 000027
【図７Ｄ】
0005491145.tif 000028
【図７Ｅ】
0005491145.tif 000029
【図７Ｆ】
0005491145.tif 000030
【図７Ｇ】
0005491145.tif 000031
【図８】
0005491145.tif 000032
【図９Ａ】
0005491145.tif 000033
【図９Ｂ】
0005491145.tif 000034
【図１０Ａ】
0005491145.tif 000035
【図１０Ｂ】
0005491145.tif 000036
【図１１Ａ】
0005491145.tif 000037
【図１１Ｂ】
0005491145.tif 000038
【図１１Ｃ】
0005491145.tif 000039
【図１１Ｄ】
0005491145.tif 000040
【図１１Ｅ】
0005491145.tif 000041
【図１１Ｆ】
0005491145.tif 000042
【図１２Ａ】
0005491145.tif 000043
【図１２Ｂ】
0005491145.tif 000044
【図１２Ｃ】
0005491145.tif 000045
【図１２Ｄ】
0005491145.tif 000046
【図１２Ｅ】
0005491145.tif 000047
【図１３Ａ】
0005491145.tif 000048
【図１３Ｂ】
0005491145.tif 000049
【図１３Ｃ】
0005491145.tif 000050
【図１３Ｄ】
0005491145.tif 000051
【図１３Ｅ】
0005491145.tif 000052
【図１３Ｆ】
0005491145.tif 000053
【図１４】
0005491145.tif 000054
【図１５】
0005491145.tif 000055