(57)【特許請求の範囲】
【請求項１】
炭化珪素層を有する基板の前記炭化珪素層上に、リンをドープした珪素膜を形成する工程と、
前記珪素膜を熱酸化してゲート絶縁膜を形成する工程と、
を備え、
前記珪素膜を形成する工程では、リンを１×１０１６〜１×１０２２ｃｍ−３の濃度でドープし、前記珪素膜中の深さ方向に対するリン濃度の分布が、リンがドープされた部位のうち深さが最も浅い部位から前記炭化珪素層との界面近傍までほぼ一定になるようにリンをドープする炭化珪素半導体装置の製造方法。
【請求項２】
炭化珪素層を有する基板の前記炭化珪素層上に、リンをドープした珪素膜を形成する工程と、
前記珪素膜を熱酸化してゲート絶縁膜を形成する工程と、
を備え、
前記珪素膜を形成する工程では、リンを１×１０１６〜１×１０２２ｃｍ−３の濃度でドープし、前記珪素膜中のリンがドープされた部位のうち深さが最も浅い部位よりも前記炭化珪素層との界面近傍の方がリン濃度が高くなるようにリンをドープする炭化珪素半導体装置の製造方法。
【請求項３】
珪素膜中のリンがドープされた部位のうち深さが最も浅い部位は、前記珪素膜の表面近傍であることを特徴とする請求項１または請求項２のいずれかに記載の炭化珪素半導体装置の製造方法。
【請求項４】
炭化珪素層を有する基板の前記炭化珪素層上に、ゲート絶縁膜となるリンをドープした二酸化珪素膜を形成する工程と、
前記二酸化珪素膜が形成された前記基板を熱処理する工程と、
を備え、
前記二酸化珪素膜を形成する工程では、リンを１×１０１６〜１×１０２２ｃｍ−３の濃度でドープし、前記二酸化珪素膜中の深さ方向に対するリン濃度の分布が、リンがドープされた部位のうち深さが最も浅い部位から前記炭化珪素層との界面近傍までほぼ一定になるようにリンをドープする炭化珪素半導体装置の製造方法。
【請求項５】
炭化珪素層を有する基板の前記炭化珪素層上に、ゲート絶縁膜となるリンをドープした二酸化珪素膜を形成する工程と、
前記二酸化珪素膜が形成された前記基板を熱処理する工程と、
を備え、
前記二酸化珪素膜を形成する工程では、リンを１×１０１６〜１×１０２２ｃｍ−３の濃度でドープし、前記二酸化珪素膜中のリンがドープされた部位のうち深さが最も浅い部位よりも前記炭化珪素層との界面近傍の方がリン濃度が高くなるようにリンをドープする炭化珪素半導体装置の製造方法。
【請求項６】
二酸化珪素膜中のリンがドープされた部位のうち深さが最も浅い部位は、前記二酸化珪素膜の表面近傍であることを特徴とする請求項４または請求項５のいずれかに記載の炭化珪素半導体装置の製造方法。
【請求項７】
炭化珪素層を有する基板と、
前記炭化珪素層上に形成され、リンがドープされた二酸化珪素で形成されたゲート絶縁膜と、を備えた炭化珪素半導体装置において、
前記ゲート絶縁膜中の深さ方向に対するリン濃度の分布は、前記炭化珪素層との界面近傍にピーク値を有し、
前記ピーク値は、前記ゲート絶縁膜のリンがドープされた部位のうち深さが最も浅い部位と前記界面との中間近傍のバルク中のリン濃度の２〜１０倍であることを特徴とする炭化珪素半導体装置。
【請求項８】
ゲート絶縁膜のバルク中のリン濃度は、１×１０１６〜１×１０２２ｃｍ−３であることを特徴とする請求項７記載の炭化珪素半導体装置。
【請求項９】
ゲート絶縁膜中の深さ方向に対するリン濃度の分布は、前記ゲート絶縁膜中のリンがドープされた部位のうち深さが最も浅い部位からバルク中にかけてほぼ一定であることを特徴とする請求項８記載の炭化珪素半導体装置。
【請求項１０】
ゲート絶縁膜中のリンがドープされた部位のうち深さが最も浅い部位は、前記ゲート絶縁膜の表面近傍であることを特徴とする請求項９記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
珪素を用いたパワーデバイスの物性限界を打破するために、炭化珪素を用いたパワーデバイスの開発が行われている。しかしながら、炭化珪素を用いてＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を製造する場合、炭化珪素層上に二酸化珪素からなるゲート絶縁膜を形成すると、炭化珪素／二酸化珪素界面に多くの界面準位が形成される。このような界面準位の存在によって、ＭＯＳＦＥＴのチャネル移動度はバルク中の移動度に比べて著しく小さくなり、オン抵抗値が高くなるため、デバイスの低損失化の障害となる。
【０００３】
従来の炭化珪素半導体装置の製造方法では、炭化珪素層の表面を熱酸化してゲート絶縁膜を形成し、このゲート絶縁膜をＮＯガスやＰＨ３ガスなどのＶ族元素含有ガス中でアニールしてゲート絶縁膜中に窒素やリンを導入することによりチャネル移動度を向上させていた。（例えば、特許文献１参照）
【０００４】
また、他の従来の炭化珪素半導体装置の製造方法では、炭化珪素層の表面に面内方向にわたって概略均一な濃度プロファイルのリンをドープした犠牲層を形成し、犠牲層を含む表面層を熱酸化してゲート絶縁膜を形成することによって、チャネル表面の段差を低減してチャネル移動度を向上させていた。（例えば、特許文献２参照）
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１３６３８６号公報（第６〜１２頁、図３）
【特許文献２】特開２００９−２６６８７１号公報（第８〜１１頁、図１〜２）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の特許文献１に記載の従来の炭化珪素半導体装置の製造方法にあっては、Ｖ族元素含有ガス中でのアニールによってチャネル移動度は向上するものの同時に閾値電圧が低下してしまう。炭化珪素半導体装置をパワーデバイスとして用いる場合、高耐圧特性の確保が必要であり、これを実現するためにはある程度の大きさの閾値電圧が必要である。上記のＶ族元素含有ガス中でのアニールを行う方法では、チャネル移動度と閾値電圧とがトレードオフの関係にあるという問題点があった。
【０００７】
また、上記の特許文献２に記載の他の従来の炭化珪素半導体装置の製造方法にあっては、炭化珪素層を高温で熱酸化してゲート絶縁膜を形成するため、この熱酸化の工程において炭化珪素／二酸化珪素界面における界面準位の増加を避けることはできず、チャネル移動度を向上させる効果は不充分であるという問題があった。また、この方法においてもチャネル移動度と閾値電圧とがトレードオフの関係にあるという問題点があった。
【０００８】
この発明は、上述のような問題を解決するためになされたもので、チャネル移動度を向上させ、かつ、閾値電圧の低下を抑えた炭化珪素半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素層を有する基板の炭化珪素層上に、リンをドープした珪素膜を形成しこの珪素膜を熱酸化してゲート絶縁膜を形成する、または、ゲート絶縁膜となるリンをドープした二酸化珪素膜を形成しこの二酸化珪素膜が形成された基板を熱処理する、工程を備え、珪素膜中のリンがドープされた部位のうち深さが最も浅い部位よりも炭化珪素層との界面近傍の方がリン濃度が高くなるようにリンをドープする、または、二酸化珪素膜中の深さ方向に対するリン濃度の分布が、リンがドープされた部位のうち深さが最も浅い部位から炭化珪素層との界面近傍までほぼ一定になるようにリンをドープするものである。
【００１０】
また、この発明に係る炭化珪素半導体装置は、炭化珪素層を有する基板と、炭化珪素層上に形成され、リンがドープされた二酸化珪素で形成されたゲート絶縁膜と、を備えた炭化珪素半導体装置において、ゲート絶縁膜中の深さ方向に対するリン濃度の分布は、炭化珪素層との界面近傍にピーク値を有し、ピーク値は、ゲート絶縁膜のリンがドープされた部位のうち深さが最も浅い部位と炭化珪素層とゲート絶縁膜との界面との中間近傍のバルク中のリン濃度の２〜１０倍であるものである。
【発明の効果】
【００１１】
この発明に係る炭化珪素半導体装置の製造方法によれば、チャネル移動度を向上させつつ、閾値電圧の低下を抑制することができる。
【００１２】
また、この発明に係る炭化珪素半導体装置によれば、チャネル移動度を向上させつつ、閾値電圧の低下を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】この発明の実施の形態１における炭化珪素半導体装置を示す断面図である。
【図２】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図３】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図４】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図５】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図６】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図７】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図８】この発明の実施の形態１における炭化珪素半導体装置と、従来の炭化珪素半導体装置の、断面深さ方向におけるリン濃度の分布を示す模式図である。
【図９】この発明の実施の形態１における炭化珪素半導体装置および従来の炭化珪素半導体装置の実効チャネル移動度と閾値電圧との関係をプロットしたグラフである。
【図１０】この発明の実施の形態２における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１１】この発明の実施の形態３における炭化珪素半導体装置を示す断面図である。
【図１２】この発明の実施の形態３における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１３】この発明の実施の形態３における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１４】この発明の実施の形態３における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１５】この発明の実施の形態３における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１６】この発明の実施の形態３における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１７】この発明の実施の形態３における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１８】この発明の実施の形態３における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１９】この発明の実施の形態３における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図２０】この発明の実施の形態３における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【発明を実施するための形態】
【００１４】
実施の形態１．
まず、この発明の実施の形態１における炭化珪素半導体装置１ａの構成を説明する。図１は、この発明の実施の形態１における炭化珪素半導体装置１ａを示す断面図である。ここでは、炭化珪素半導体装置１ａの一例として、ｎチャネル炭化珪素ＭＯＳＦＥＴについて説明する。
【００１５】
図１において、ｎ型（第１導電型）で低抵抗の炭化珪素基板２の一方の面３上に、ｎ型（第１導電型）の炭化珪素エピタキシャル層６が形成されている。炭化珪素エピタキシャル層６の表面側には、ｐ型（第２導電型）のベース領域７が形成されている。さらに、ベース領域７の表面側には、一対のｎ型（第１導電型）のソース領域８が、互いに所定間隔だけ離れてそれぞれベース領域７よりも浅く形成されている。そして、一方のソース領域８に隣接して、ｐ型（第２導電型）のベースコンタクト用領域１１が形成されている。
【００１６】
また、ベース領域７、ソース領域８およびベースコンタクト用領域１１を含む炭化珪素エピタキシャル層６の表面には、ソース領域８の一部およびベースコンタクト用領域１１の一部を除き、ゲート絶縁膜１２が形成されている。さらに、ゲート絶縁膜１２上で、一対のソース領域８同士の間の領域およびソース領域８の一部と対向する部位には、ゲート電極１３が形成されている。そして、一方のソース領域８の表面の一部からベースコンタクト用領域１１の表面の一部にまたがるようにソース電極１６が形成され、他方のソース領域８の表面の一部にはドレイン電極１７が形成されている。
【００１７】
次に、この発明の実施の形態１における炭化珪素半導体装置１ａの製造方法について説明する。図２〜図７は、それぞれ、この発明の実施の形態１における炭化珪素半導体装置１ａの製造方法の一部を示す断面図である。
【００１８】
まず、一方の面３の面方位が（０００１）面であり、４Ｈのポリタイプを有するｎ型（第１導電型）で低抵抗の炭化珪素基板２を準備する。そして、図２に示すように、炭化珪素基板２の一方の面３上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、１〜１００μｍの厚さのｎ型（第１導電型）の炭化珪素エピタキシャル層６を形成する。
【００１９】
次に、炭化珪素エピタキシャル層６の表面にレジストによってマスクを形成し、炭化珪素エピタキシャル層６の表面側から、ｐ型（第２導電型）の不純物をイオン注入する。これにより、炭化珪素エピタキシャル層６にｐ型（第２導電型）のベース領域７が形成される。レジストを除去した後の断面図を図３に示す。
【００２０】
このとき、イオン注入するｐ型（第２導電型）の不純物は例えばアルミニウムやホウ素、ガリウムであって、イオン注入する不純物濃度は１×１０１５〜１×１０１９ｃｍ−３の範囲とする。また、ｐ型（第２導電型）の不純物のイオン注入の深さは、炭化珪素エピタキシャル層６の厚さを超えない０．５〜３μｍ程度とする。
【００２１】
次に、炭化珪素エピタキシャル層６の表面にレジストによってマスクを形成し、炭化珪素エピタキシャル層６の表面側から、ｎ型（第１導電型）の不純物をイオン注入する。これにより、ベース領域７の表面側に、一対のｎ型（第１導電型）のソース領域８が、互いに所定間隔だけ離れてそれぞれベース領域７よりも浅く形成される。その後、レジストを除去する。
【００２２】
このとき、イオン注入するｎ型（第１導電型）の不純物は例えば窒素やリン、ヒ素であって、イオン注入する不純物濃度は１×１０１８〜１×１０２０ｃｍ−３の範囲とする。また、ｎ型（第１導電型）の不純物のイオン注入の深さは、０．１〜２μｍ程度で、ベース領域７の厚さより浅いものとする。
【００２３】
次に、炭化珪素エピタキシャル層６の表面にレジストによってマスクを形成し、炭化珪素エピタキシャル層６の表面側から、ｐ型（第２導電型）の不純物をイオン注入する。これにより、ベース領域７の表面側に、一方のソース領域８に隣接して、ｐ型（第２導電型）のベースコンタクト用領域１１が形成される。レジストを除去した後の断面図を図４に示す。
【００２４】
このとき、イオン注入するｐ型（第２導電型）の不純物は例えばアルミニウムやホウ素、ガリウムであって、イオン注入する不純物濃度は１×１０１９〜１×１０２１ｃｍ−３の範囲とする。また、ｐ型（第２導電型）の不純物のイオン注入の深さは、０．１〜２μｍ程度で、ベース領域７の厚さより浅いものとする。
【００２５】
次に、炭化珪素エピタキシャル層６、ベース領域７、ソース領域８およびベースコンタクト用領域１１が形成された炭化珪素基板２を、熱処理装置によって、例えばアルゴンなどの不活性ガス雰囲気中で、１３００〜２１００℃の範囲で高温アニールを行う。この高温アニールにより、イオン注入されたアルミニウムや窒素などが電気的に活性化される。
【００２６】
次に、図５に示すように、ベース領域７、ソース領域８およびベースコンタクト用領域１１を含む炭化珪素エピタキシャル層６の表面に、リンをドープした多結晶珪素膜１８を形成する。リンをドープした多結晶珪素膜１８の膜厚は、１ｎｍ以上であることが好ましく、２０ｎｍ程度とするのがより好ましい。
【００２７】
後述するゲート絶縁膜１２を形成する工程において炭化珪素／二酸化珪素界面に生じる界面準位の密度が１×１０１０〜１×１０１５ｃｍ−２ｅＶ−１程度であり、炭化珪素／二酸化珪素界面の遷移領域の厚さが１〜１０ｎｍ程度であることから、界面準位を効果的にリンでパッシベーションするために、多結晶珪素膜１８にドープするリンの濃度は、多結晶珪素膜１８の面内方向および深さ方向においてほぼ一定であり、１×１０１６〜１×１０２２ｃｍ−３の範囲とすることが好ましい。
【００２８】
リンをドープした多結晶珪素膜１８は、原料ガスとしてＳｉＨ４とＰＨ３を用いたＣＶＤ法によって形成されるが、この方法に限ることはなく、先にノンドープの多結晶珪素膜１８をＣＶＤ法によって形成し、その後、イオン注入によってリンをドープする方法で形成してもよい。
【００２９】
次に、リンをドープした多結晶珪素膜１８が形成された炭化珪素基板２を７００〜１４００℃の範囲の温度で加熱し、多結晶珪素膜１８を全て熱酸化することにより、二酸化珪素からなるゲート絶縁膜１２を形成する。例えば多結晶珪素膜１８の膜厚が２０ｎｍ程度である場合、熱酸化によりゲート絶縁膜１２の膜厚は５０ｎｍ程度となる。この工程により、リンが炭化珪素／二酸化珪素界面近傍へ拡散し、炭化珪素／二酸化珪素界面に生じる界面準位がリンによってパッシベーションされる。ゲート絶縁膜１２を形成した後の断面図を図６に示す。
【００３０】
次に、ゲート絶縁膜１２上に、多結晶珪素膜をＣＶＤ法によって形成し、フォトリソグラフィおよびエッチング技術によってパターニングすることによりゲート電極１３を形成する。図７に示すように、ゲート電極１２は、一対のソース領域８がそれぞれ両端部に位置し、一対のソース領域８間のベース領域７が中央に位置するような形状にパターニングされる。
【００３１】
次に、ゲート電極１２が形成された部位およびその周囲を残して、一方のソース領域８の表面の一部からベースコンタクト用領域１１の表面の一部にまたがる部位と、他方のソース領域８の表面の一部に形成されているゲート絶縁膜１２を除去する。そして、ゲート絶縁膜１２を除去することによって表面に露出した、一方のソース領域８の表面の一部からベースコンタクト用領域１１の表面の一部にまたがる部位にソース電極１６を形成し、同じく表面に露出した他方のソース領域８の表面の一部にドレイン電極１７を形成する。これにより、図１に示す状態となる。ソース電極１６およびドレイン電極１７としては、例えばニッケル、チタン、アルミニウム、モリブデン、クロム、白金、タングステン、タンタル、ニオブ、珪素、炭化チタン、これらの窒化物あるいはこれらの合金が用いられる。
【００３２】
最後に、ソース電極１６およびドレイン電極１７を、接触している炭化珪素と合金化させるために、温度：９５０〜１０００℃、処理時間：２０〜６０秒、昇温速度：１０〜２５℃／秒で熱処理を行う。以上で、図１に示すこの発明の実施の形態１における炭化珪素半導体装置１ａであるｎチャネルＭＯＳＦＥＴが完成する。
【００３３】
次に、この発明の実施の形態１における炭化珪素半導体装置の製造方法を用いて製造された炭化珪素半導体装置１ａのゲート絶縁膜１２および炭化珪素エピタキシャル層６中のリン濃度の分布について説明する。図８は、この発明の実施の形態１における炭化珪素半導体装置１ａと、従来の炭化珪素半導体装置の、断面深さ方向におけるリン濃度の分布を示す模式図である。図８において、縦軸はゲート絶縁膜１２の表面からの深さを、横軸はリン濃度を示す。
【００３４】
ここでは、従来例として、前述の特許文献１に記載された、炭化珪素エピタキシャル層の表面を熱酸化してゲート絶縁膜を形成し、その後ＰＨ３ガス中でアニールすることによりゲート絶縁膜中にリンを導入する方法と、前述の特許文献２に記載された、炭化珪素エピタキシャル層の表面に面内方向にわたって概略均一な濃度プロファイルのリンをドープした犠牲層を形成し、犠牲層を含む表面層を熱酸化してゲート絶縁膜を形成する方法を用いて製造された炭化珪素半導体装置の例を挙げて説明する。尚、特許文献１に記載された製造方法と特許文献２に記載された製造方法では、ゲート絶縁膜および炭化珪素エピタキシャル層中のリン濃度の分布はほぼ同様となるため、図８では上記の２つの製造方法を用いた場合をまとめて従来例として破線で示している。また、図８において、この発明の実施の形態１における炭化珪素半導体装置の製造方法を用いた場合のリン濃度の分布は、実線で示している。
【００３５】
図８に示すように、従来の炭化珪素半導体装置の製造方法を用いて製造された炭化珪素半導体装置の場合は、二酸化珪素で形成されたゲート絶縁膜の表面近傍に少量のリンが存在するもののバルク中にはほとんどリンは存在せず、炭化珪素／二酸化珪素界面近傍にリンが集中するようになる。
【００３６】
これに対して、この発明の実施の形態１における炭化珪素半導体装置の製造方法を用いて製造された炭化珪素半導体装置１ａの場合は、二酸化珪素で形成されたゲート絶縁膜１２の表面近傍からバルク中にかけては、ほぼ一定のリン濃度Ａであり、炭化珪素／二酸化珪素界面近傍にリン濃度のピークが存在するようになる。そして、炭化珪素／二酸化珪素界面近傍のリン濃度のピーク値は、ゲート絶縁膜１２の表面近傍からバルク中にかけてのリン濃度Ａの２倍から１０倍程度となる。尚、ゲート絶縁膜１２の表面近傍からバルク中にかけてのリン濃度Ａは、多結晶珪素膜１８を熱酸化することによる体積膨張によって多結晶珪素膜１８にドープしたリン濃度よりは若干低くなるが大幅には変化しない。従って、多結晶珪素膜１８のリン濃度を１×１０１６〜１×１０２２ｃｍ−３の範囲とすると、ゲート絶縁膜１２の表面近傍からバルク中にかけてのリン濃度Ａも１×１０１６〜１×１０２２ｃｍ−３の範囲となる。
【００３７】
次に、この発明の実施の形態１における炭化珪素半導体装置の製造方法を用いて製造された炭化珪素半導体装置１ａであるｎチャネルＭＯＳＦＥＴと、従来の製造方法を用いて製造された炭化珪素半導体装置であるｎチャネルＭＯＳＦＥＴとで、実効チャネル移動度μｅｆｆと閾値電圧Ｖｔｈとの関係を調べた実験結果について説明する。図９は、この発明の実施の形態１における炭化珪素半導体装置１ａと、従来の炭化珪素半導体装置との実効チャネル移動度と閾値電圧との関係をプロットしたグラフである。図９において、縦軸は実効チャネル移動度μｅｆｆを、横軸は閾値電圧Ｖｔｈを示す。
【００３８】
ここでは、従来例として、炭化珪素を熱酸化してゲート絶縁膜を形成したのみでチャネル移動度を向上させるためのパッシベーション処理を何も施していない場合と、炭化珪素を熱酸化してゲート絶縁膜を形成した後にＮＯガス中で１１００〜１３００℃でアニールすることにより窒化処理した場合を挙げて、この発明の実施の形態１における炭化珪素半導体装置１ａの製造方法による場合と比較している。尚、図９において、パッシベーション処理を何も施していない場合を■で示し、窒化処理した場合を●で示し、この発明の実施の形態１における炭化珪素半導体装置の製造方法による場合を▲で示している。
【００３９】
図９から分かるように、パッシベーション処理なしの場合は、実効チャネル移動度μｅｆｆと閾値電圧Ｖｔｈは共に低くなっており、窒化処理を行った場合は、実効チャネル移動度μｅｆｆと閾値電圧Ｖｔｈとがトレードオフの関係になっている。これに対して、この発明の実施の形態１における炭化珪素半導体装置の製造方法による場合は、上記の２つの方法と比較して実効チャネル移動度μｅｆｆと閾値電圧Ｖｔｈが共に高くなっており、トレードオフの関係になっていないことが分かる。
【００４０】
これは、炭化珪素／二酸化珪素界面の界面準位がリンでパッシベーションされることによって実効チャネル移動度μｅｆｆが向上し、かつ、ゲート絶縁膜１２の表面からバルク中にかけて高い濃度でリンが残留していることによって、このゲート絶縁膜１２中に残留したリンが固定電荷として作用して閾値電圧が高いまま維持されるからである。
【００４１】
この発明の実施の形態１では、以上のようにしたことにより、チャネル移動度を向上させつつ、閾値電圧の低下を抑制することができるという効果がある。
【００４２】
炭化珪素と比べて珪素の方が低い温度で熱酸化が可能であり、また、炭化珪素と比べて珪素の方が熱酸化が進む速度が速いため、多結晶珪素膜１８を熱酸化してゲート絶縁膜１２を形成することにより、炭化珪素層を熱酸化してゲート絶縁膜１２を形成する場合と比べて、低い温度でよく、ゲート絶縁膜１２の形成に要する時間も短縮できる。
【００４３】
さらに、上記の通り、炭化珪素よりも珪素の方が低い温度で熱酸化が可能であるため、炭化珪素の熱酸化が進みにくい比較的低い温度で熱酸化を行えば、多結晶珪素膜１８を全て酸化した後に炭化珪素エピタキシャル層６まで酸化してしまうことを抑制することができる。これにより、炭化珪素エピタキシャル層６が酸化されることによる界面準位の増加を抑制することができる。
【００４４】
また、珪素よりも炭化珪素の方が熱酸化が進む速度が遅いため、比較的高い温度で熱酸化を行ったとしても、多結晶珪素膜１８を全て酸化した後に炭化珪素エピタキシャル層６まで酸化してしまうことを抑制することができる。これにより、炭化珪素エピタキシャル層６が酸化されることによる界面準位の増加を抑制することができる。
【００４５】
ゲート絶縁膜１２中の深さ方向に対するリン濃度の分布が、炭化珪素エピタキシャル層６との界面近傍にピーク値を有し、このピーク値がゲート絶縁膜１２の表面近傍からバルク中にかけてのリン濃度Ａの２〜１０倍となるようにしたことにより、炭化珪素／二酸化珪素界面に生じる界面準位をリンでパッシベーションしてチャネル移動度を向上させることができ、かつ閾値電圧も高いまま維持することができる。
【００４６】
多結晶珪素膜１８にリンを１×１０１６〜１×１０２２ｃｍ−３の濃度でドープしたことにより、炭化珪素／二酸化珪素界面に生じる界面準位を効果的にパッシベーションすることができ、チャネル移動度を向上させることができる。さらに、これにより、ゲート絶縁膜１２の表面からバルク中にかけてのリン濃度も１×１０１６〜１×１０２２ｃｍ−３とすることができ、効果的に閾値電圧を高いまま維持することができる。
【００４７】
多結晶珪素膜１８中の深さ方向に対するリン濃度の分布が、多結晶珪素膜１８の表面近傍（多結晶珪素膜１８のリンがドープされた部位のうち深さが最も浅い部位に相当）から炭化珪素エピタキシャル層６との界面近傍までほぼ一定になるようにリンをドープしたことにより、効果的に閾値電圧を高いまま維持することができる。
【００４８】
尚、この発明の実施の形態１では、多結晶珪素膜１８を形成した。しかし、多結晶珪素膜１８の代わりに単結晶珪素膜やアモルファス珪素膜を形成してもよい。ただし、ゲート絶縁膜１２の絶縁性確保という観点からは、アモルファス珪素膜より密な膜が形成できる多結晶珪素膜１８や単結晶珪素膜を形成することが好ましい。
【００４９】
また、この発明の実施の形態１では、炭化珪素エピタキシャル層６上に形成した多結晶珪素膜１８を全て酸化した。しかし、必ずしも全て酸化する必要はなく、炭化珪素エピタキシャル層６との界面近傍が酸化されており、ゲート電極１３が形成される部位が酸化されていればよい。例えばデバイスの動作にあまり影響がない部位に酸化されていない多結晶珪素膜１８が残っていてもよい。
【００５０】
この発明の実施の形態１では、多結晶珪素膜１８中の深さ方向に対するリン濃度の分布がほぼ一定となるようにリンをドープした。しかし、深さ方向に対するリン濃度の分布は必ずしも一定である必要はなく、表面近傍から炭化珪素エピタキシャル層６との界面にかけてリン濃度が高くなっていくように、あるいは低くなっていくようにしてもよい。また、リン濃度が深さ方向に対して単調に変化する必要もなく、増減があってもよい。
【００５１】
例えば、多結晶珪素膜１８の表面近傍（多結晶珪素膜１８のリンがドープされた部位のうち深さが最も浅い部位に相当）のリン濃度よりも炭化珪素エピタキシャル層６との界面近傍のリン濃度が高くなるように多結晶珪素膜１８を形成すると、炭化珪素／二酸化珪素界面に生じる界面準位を効果的にリンでパッシベーションすることができる。
【００５２】
このように多結晶珪素膜１８の深さ方向に対するリン濃度の分布に変化を付けた場合、その後形成されるゲート絶縁膜１２中の深さ方向に対するリン濃度のピーク値が、ゲート絶縁膜１２の表面（ゲート絶縁膜１２のリンがドープされた部位のうち深さが最も浅い部位に相当）と炭化珪素エピタキシャル層６との界面との中間近傍のバルク中のリン濃度の２〜１０倍となるようにするのがよい。
【００５３】
また、多結晶珪素膜１８全体にリンをドープせずに、多結晶珪素膜１８のうち、炭化珪素エピタキシャル層６との界面に近い部位のみにリンをドープしてもよい。この場合、多結晶珪素膜１８のリンがドープされた部位の厚さは、炭化珪素エピタキシャル層６との界面から１ｎｍ以上であることが好ましく、２０ｎｍ程度とするのがより好ましい。
【００５４】
この場合、その後形成されるゲート絶縁膜１２中の深さ方向に対するリン濃度分布のピーク値が、ゲート絶縁膜１２のリンがドープされた部位のうち深さが最も浅い部位と炭化珪素エピタキシャル層６とゲート絶縁膜１２との界面との中間近傍のバルク中のリン濃度の２〜１０倍となるようにするのがよい。
【００５５】
また、ゲート絶縁膜１２と炭化珪素エピタキシャル層６との界面近傍にはリンをドープせずにゲート絶縁膜１２のバルク中のみにリンをドープしても一定の効果は得られる。この場合は、ゲート絶縁膜１２中の深さ方向に対するリン濃度分布のピーク値が、ゲート絶縁膜１２のリンがドープされた部位のうち深さが最も浅い部位と深さが最も深い部位との中間近傍のバルク中のリン濃度の２〜１０倍となるようにするのがよい。
【００５６】
尚、この発明の実施の形態１では、炭化珪素エピタキシャル層６にｐ型（第２導電型）の不純物をイオン注入することにより、炭化珪素エピタキシャル層６にｐ型（第２導電型）のベース領域７を形成した。しかし、炭化珪素エピタキシャル層６上に、ｐ型（第２導電型）の炭化珪素エピタキシャル層をさらに形成してベース領域７としてもよい。
【００５７】
この発明の実施の形態１では、ゲート電極１３を多結晶珪素で形成したが、この多結晶珪素の導電型はｎ型でもｐ型でもよく、ｎ型またはｐ型の多結晶炭化珪素でもよい。さらには、ニッケル、チタン、アルミニウム、モリブデン、クロム、白金、タングステン、タンタル、ニオブ、珪素、炭化チタン、これらの窒化物あるいはこれらの合金でもよい。
【００５８】
また、この発明の実施の形態１では、炭化珪素基板２として、一方の面３の面方位が（０００１）面であり、４Ｈのポリタイプを有するものを用いた。しかし、面方位は（０００−１）面や（１１−２０）面などでもよく、これらの面方位から傾斜しているものでであってもよい。さらに、ポリタイプとしては６Ｈや３Ｃであってもよい。
【００５９】
尚、この発明の実施の形態１では、炭化珪素半導体装置１ａの一例として、ｎ型を第１導電型、ｐ型を第２導電型としてｎチャネル炭化珪素ＭＯＳＦＥＴについて説明した。しかし、ｐ型を第１導電型、ｎ型を第２導電型としたｐチャネル炭化珪素ＭＯＳＦＥＴについても同様である。
【００６０】
実施の形態２．
図１０は、この発明の実施の形態２における炭化珪素半導体装置１ａの製造方法の一部を示す断面図である。図１０において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態１とは、リンをドープした多結晶珪素膜１８を形成する工程と、多結晶珪素膜１８を熱酸化することにより二酸化珪素からなるゲート絶縁膜１２を形成する工程とを行う代わりに、ゲート絶縁膜となるリンをドープした二酸化珪素膜１９を形成する工程と、リンをドープした二酸化珪素膜１９が形成された炭化珪素基板２を熱処理する工程とを行う点が相違している。
【００６１】
この発明の実施の形態２における炭化珪素半導体装置１ａの製造方法について詳述する。尚、ここでは、この発明の実施の形態１と同様の部分については説明を省略する。
【００６２】
まず、図４に示す、ベース領域７の表面側に、一対のｎ型（第１導電型）のソース領域８を形成し、さらに、一方のソース領域８に隣接して、ｐ型（第２導電型）のベースコンタクト用領域１１を形成する工程を行い、その後、高温アニールを行う工程を行うまでは、この発明の実施の形態１と同様である。
【００６３】
次に、図１０に示すように、ベース領域７、ソース領域８およびベースコンタクト用領域１１を含む炭化珪素エピタキシャル層６の表面に、ゲート絶縁膜となるリンをドープした二酸化珪素膜１９を形成する。リンをドープした二酸化珪素膜１９の膜厚は、１ｎｍ以上であることが好ましく、５０ｎｍ程度とするのがより好ましい。
【００６４】
後述する炭化珪素基板２を熱処理する工程において、炭化珪素／二酸化珪素界面の界面準位を効果的にリンでパッシベーションするために、二酸化珪素膜１９にドープするリンの濃度は、この発明の実施の形態１の場合と同様で、二酸化珪素膜１９の面内方向および深さ方向においてほぼ一定であり、１×１０１６〜１×１０２２ｃｍ−３の範囲とすることが好ましい。
【００６５】
リンをドープした二酸化珪素膜１９は、原料ガスとしてＯ２、ＣＯ２あるいはＮＯ２などと、ＳｉＨ４およびＰＨ３を用いたＣＶＤ法によって形成されるが、この方法に限ることはなく、先にノンドープの二酸化珪素膜１９をＣＶＤ法によって形成し、その後、イオン注入によってリンをドープする方法で形成してもよい。
【００６６】
次に、リンをドープした二酸化珪素膜１９が形成された炭化珪素基板２を３００〜１４００℃の範囲の温度で熱処理する。この工程により、リンが炭化珪素／二酸化珪素界面近傍へ拡散し、炭化珪素／二酸化珪素界面の界面準位がリンによってパッシベーションされる。尚、イオン注入によって二酸化珪素膜１９にリンをドープする方法を用いる場合は、注入イオンを活性化するために、ここでの熱処理の温度を１０００℃以上とすることが好ましい。
【００６７】
次に、図７に示す、ゲート絶縁膜となるリンをドープした二酸化珪素膜１９上に、多結晶珪素からなるゲート電極１３を形成する工程を行い、その後は、この発明の実施の形態１と同様の工程を行い、図１に示す炭化珪素半導体装置１ａが完成する。炭化珪素半導体装置１ａの完成後、ゲート絶縁膜となるリンをドープした二酸化珪素膜１９中の深さ方向に対するリン濃度の分布は図８に示すようになる。
【００６８】
この発明の実施の形態２では、以上のようにしたことにより、この発明の実施の形態１と同様に、チャネル移動度を向上させつつ、閾値電圧の低下を抑制することができるという効果がある。さらに、珪素や炭化珪素の熱酸化によってゲート絶縁膜を形成するわけではなく、ゲート絶縁膜となる二酸化珪素膜１９を直接形成するため、ゲート絶縁膜の膜厚の制御性が高い。
【００６９】
二酸化珪素膜１９にリンを１×１０１６〜１×１０２２ｃｍ−３の濃度でドープしたことにより、炭化珪素／二酸化珪素界面の界面準位を効果的にパッシベーションすることができ、チャネル移動度を向上させることができる。さらに、これにより、効果的に閾値電圧を高いまま維持することができる。
【００７０】
二酸化珪素膜１９中の深さ方向に対するリン濃度の分布が、二酸化珪素膜１９の表面近傍（二酸化珪素膜１９のリンがドープされた部位のうち深さが最も浅い部位に相当）から炭化珪素エピタキシャル層６との界面近傍までほぼ一定になるようにリンをドープしたことにより、効果的に閾値電圧を高いまま維持することができる。
【００７１】
尚、この発明の実施の形態２では、二酸化珪素膜１９中の深さ方向に対するリン濃度の分布がほぼ一定となるようにリンをドープした。しかし、深さ方向に対するリン濃度の分布は必ずしも一定である必要はなく、表面近傍から炭化珪素エピタキシャル層６との界面にかけてリン濃度が高くなっていくように、あるいは低くなっていくようにしてもよい。また、リン濃度が深さ方向に対して単調に変化する必要もなく、増減があってもよい。
【００７２】
例えば、二酸化珪素膜１９の表面近傍（二酸化珪素膜１９のリンがドープされた部位のうち深さが最も浅い部位に相当）のリン濃度よりも炭化珪素エピタキシャル層６との界面近傍のリン濃度が高くなるように二酸化珪素膜１９を形成すると、炭化珪素／二酸化珪素界面に生じる界面準位を効果的にリンでパッシベーションすることができる。
【００７３】
このように二酸化珪素膜１９の深さ方向に対するリン濃度の分布に変化を付けた場合、リン濃度のピーク値が、二酸化珪素膜１９の表面（二酸化珪素膜１９のリンがドープされた部位のうち深さが最も浅い部位に相当）と炭化珪素エピタキシャル層６との界面との中間近傍のバルク中のリン濃度の２〜１０倍となるようにするのがよい。
【００７４】
また、二酸化珪素膜１９全体にリンをドープせずに、二酸化珪素膜１９のうち、炭化珪素エピタキシャル層６との界面に近い部位のみにリンをドープしてもよい。この場合、二酸化珪素膜１９中の深さ方向に対するリン濃度のピーク値が、二酸化珪素膜１９のリンがドープされた部位のうち深さが最も浅い部位と炭化珪素エピタキシャル層６と二酸化珪素膜１９との界面との中間近傍のバルク中のリン濃度の２〜１０倍となるようにするのがよい。
【００７５】
また、炭化珪素エピタキシャル層６との界面近傍にはドープせずバルク中のみにリンをドープしても一定の効果は得られる。この場合は、二酸化珪素膜１９中の深さ方向に対するリン濃度分布のピーク値が、二酸化珪素膜１９のリンがドープされた部位のうち深さが最も浅い部位と深さが最も深い部位との中間近傍のバルク中のリン濃度の２〜１０倍となるようにするのがよい。
【００７６】
尚、この発明の実施の形態２では、この発明の実施の形態１と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【００７７】
実施の形態３．
図１１は、この発明の実施の形態３における炭化珪素半導体装置１ｂを示す断面図である。図１１において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。
【００７８】
図１１において、ｎ型（第１導電型）で低抵抗の炭化珪素基板２の一方の面３上に、ｎ型（第１導電型）の炭化珪素エピタキシャル層６が形成されている。炭化珪素エピタキシャル層６の表面側には、一対のｐ型（第２導電型）のベース領域７が、互いに所定間隔だけ離れてそれぞれ形成されている。さらに、それぞれのベース領域７の表面側には、ｎ型（第１導電型）のソース領域８が、それぞれベース領域７よりも浅く形成されている。そして、それぞれのソース領域８に隣接して、ｐ型（第２導電型）のベースコンタクト用領域１１が形成されている。
【００７９】
また、ベース領域７およびソース領域８の一部を含む炭化珪素エピタキシャル層６の表面には、チャネル用炭化珪素エピタキシャル追成長層２１が形成され、このチャネル用炭化珪素エピタキシャル追成長層２１上およびソース領域８の表面の一部にゲート絶縁膜１２が形成されている。さらに、ゲート絶縁膜１２上で、一対のベース領域７同士の間の領域およびソース領域８の一部と対向する部位には、ゲート電極１３が形成されている。そして、ソース領域８の表面の一部からベースコンタクト用領域１１の表面にかけてソース電極１６が形成され、炭化珪素基板２の他方の面２２にはドレイン電極１７が形成されている。ゲート絶縁膜１２の一部およびゲート電極１３上には、層間絶縁膜２３が形成されている。
【００８０】
次に、この発明の実施の形態３における炭化珪素半導体装置１ｂの製造方法について説明する。尚、ここでは、この発明の実施の形態１と同様の部分については説明を省略する。図１２〜図２０は、それぞれ、この発明の実施の形態２における炭化珪素半導体装置１ｂの製造方法の一部を示す断面図である。
【００８１】
まず、ｎ型（第１導電型）で低抵抗の炭化珪素基板２を準備する。そして、図１２に示すように、炭化珪素基板２の一方の面３上に、ｎ型（第１導電型）の炭化珪素エピタキシャル層６を形成する。
【００８２】
次に、炭化珪素エピタキシャル層６の表面にレジストによってマスクを形成し、炭化珪素エピタキシャル層６の表面側から、ｐ型（第２導電型）の不純物をイオン注入する。これにより、炭化珪素エピタキシャル層６に互いに所定距離だけ離れた一対のｐ型（第２導電型）のベース領域７がそれぞれ形成される。レジストを除去した後の断面図を図１３に示す。
【００８３】
次に、炭化珪素エピタキシャル層６の表面にレジストによってマスクを形成し、炭化珪素エピタキシャル層６の表面側から、ｎ型（第１導電型）の不純物をイオン注入する。これにより、ベース領域７の表面側に、ｎ型（第１導電型）のソース領域８がそれぞれベース領域７よりも浅く形成される。その後、レジストを除去する。
【００８４】
次に、炭化珪素エピタキシャル層６の表面にレジストによってマスクを形成し、炭化珪素エピタキシャル層６の表面側から、ｐ型（第２導電型）の不純物をイオン注入する。これにより、ベース領域７の表面側に、ソース領域８に隣接したｐ型（第２導電型）のベースコンタクト用領域１１がそれぞれ形成される。レジストを除去した後の断面図を図１４に示す。
【００８５】
次に、炭化珪素エピタキシャル層６、ベース領域７、ソース領域８およびベースコンタクト用領域１１が形成された炭化珪素基板２を、熱処理装置によって高温アニールを行い、イオン注入されたアルミニウムや窒素などを電気的に活性化する。
【００８６】
次に、ベース領域７、ソース領域８およびベースコンタクト用領域１１を含む炭化珪素エピタキシャル層６上に、チャネル用炭化珪素エピタキシャル追成長層２１を形成する。そして、図１５に示すように、フォトリソグラフィおよびＲＩＥ（Ｒｅｌａｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）技術により、チャネル用炭化珪素エピタキシャル追成長層２１を、一対のベース領域７の間に露出した炭化珪素エピタキシャル層６が中央に位置し、それぞれのソース領域８の一部が両端に位置するような形状にパターニングする。
【００８７】
次に、８００〜１４００℃で、ベース領域７、ソース領域８およびベースコンタクト用領域１１を含む炭化珪素エピタキシャル層６の表面およびチャネル用炭化珪素エピタキシャル追成長層２１の表面を熱酸化し、フッ化水素酸により熱酸化膜を除去する。
【００８８】
次に、図１６に示すように、チャネル用炭化珪素エピタキシャル追成長層２１上、ソース領域８の表面の一部およびベースコンタクト用領域１１の表面にリンをドープした多結晶珪素膜１８を形成する。
【００８９】
後述するゲート絶縁膜１２を形成する工程において炭化珪素／二酸化珪素界面に生じる界面準位の密度が１×１０１０〜１×１０１５ｃｍ−２ｅＶ−１程度であり、炭化珪素／二酸化珪素界面の遷移領域の厚さが１〜１０ｎｍ程度であることから、界面準位を効果的にリンでパッシベーションするために、多結晶珪素膜１８にドープするリンの濃度は、多結晶珪素膜１８の面内方向および深さ方向においてほぼ一定であり、１×１０１６〜１×１０２２ｃｍ−３の範囲とすることが好ましい。
【００９０】
リンをドープした多結晶珪素膜１８は、原料ガスとしてＳｉＨ４とＰＨ３を用いたＣＶＤ法によって形成されるが、この方法に限ることはなく、先にノンドープの多結晶珪素膜１８をＣＶＤ法によって形成し、その後、イオン注入によってリンをドープする方法で形成してもよい。
【００９１】
次に、リンをドープした多結晶珪素膜１８が形成された炭化珪素基板２を７００〜１４００℃の範囲の温度で加熱し、多結晶珪素膜１８を全て熱酸化することにより、二酸化珪素からなるゲート絶縁膜１２を形成する。この工程により、リンが炭化珪素／二酸化珪素界面近傍へ拡散し、炭化珪素／二酸化珪素界面に生じる界面準位がリンによってパッシベーションされる。ゲート絶縁膜１２を形成した後の断面図を図１７に示す。
【００９２】
次に、ゲート絶縁膜１２上に、多結晶珪素膜をＣＶＤ法によって形成し、フォトリソグラフィおよびエッチング技術によってパターニングすることによりゲート電極１３を形成する。図１８に示すように、ゲート電極１３は、一対のソース領域８がそれぞれ両端部に位置し、ソース領域８間の炭化珪素エピタキシャル層６が中央に位置するような形状にパターニングされる。
【００９３】
次に、図１９に示すように、ゲート電極１３上およびゲート絶縁膜１２上に、ソースとゲートとを電気的に絶縁するための層間絶縁膜２３を形成する。
【００９４】
次に、ゲート絶縁膜１２および層間絶縁膜２３のうち、ソース領域８の表面の一部からベースコンタクト用領域１１の表面にかけての部位を除去する。そして、図２０に示すように、ゲート絶縁膜１２を除去することによって表面に露出した、ソース領域８の表面の一部からベースコンタクト用領域１１の表面にかけての部位にソース電極１６をそれぞれ形成する。
【００９５】
次に、炭化珪素基板２の他方の面２２にドレイン電極１７を形成する。これにより、図１１に示す状態となる。
【００９６】
最後に、ソース電極１６およびドレイン電極１７を、接触している炭化珪素と合金化させるために熱処理を行う。以上で、図１１に示すこの発明の実施の形態１における炭化珪素半導体装置１ｂであるｎチャネルＭＯＳＦＥＴが完成する。
【００９７】
この発明の実施の形態３では、以上のようにしたことにより、この発明の実施の形態１と同様の効果が得られる。
【００９８】
尚、この発明の実施の形態３では、チャネル用炭化珪素エピタキシャル追成長層２１を形成して炭化珪素半導体装置１ｂを製造した。しかし、チャネル用炭化珪素エピタキシャル追成長層２１を形成せずに炭化珪素半導体装置１ｂを製造してもよい。
【００９９】
尚、この発明の実施の形態３では、この発明の実施の形態１と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【０１００】
以上、この発明の実施の形態１〜３について説明した。これらの、この発明の実施の形態１〜３で説明した構成は互いに組合せることができる。
【符号の説明】
【０１０１】
１ａ、１ｂ  炭化珪素半導体装置
２  炭化珪素基板
６  炭化珪素エピタキシャル層
７  ベース領域
８  ソース領域
１１  ベースコンタクト用領域
１２  ゲート絶縁膜
１８  リンをドープした多結晶珪素膜
１９  リンをドープした二酸化珪素膜
【図１】
0005440454.tif 000002
【図２】
0005440454.tif 000003
【図３】
0005440454.tif 000004
【図４】
0005440454.tif 000005
【図５】
0005440454.tif 000006
【図６】
0005440454.tif 000007
【図７】
0005440454.tif 000008
【図８】
0005440454.tif 000009
【図９】
0005440454.tif 000010
【図１０】
0005440454.tif 000011
【図１１】
0005440454.tif 000012
【図１２】
0005440454.tif 000013
【図１３】
0005440454.tif 000014
【図１４】
0005440454.tif 000015
【図１５】
0005440454.tif 000016
【図１６】
0005440454.tif 000017
【図１７】
0005440454.tif 000018
【図１８】
0005440454.tif 000019
【図１９】
0005440454.tif 000020
【図２０】
0005440454.tif 000021