(57)【特許請求の範囲】
【請求項１】
ソース及びドレイン領域とその間にチャネル領域が形成される基板と、
前記基板のチャネル領域の上側に形成される下部電極層と、
前記下部電極層上に形成される強誘電体層と、
前記強誘電体層上に形成される上部電極層と、を備えて構成され、
前記下部電極層がデータ電極であり、
前記上部電極層が接地電極であり、
前記強誘電体層が酸化物強誘電体、高分子強誘電体、フッ化物強誘電体または強誘電体半導体とこれら強誘電体の固形体のうち一つを含んで構成され、
前記強誘電体層が高分子強誘電体で、β状の結晶構造を有するＰＶＤＦであり、
前記下部電極層と上部電極層は、相互直交方向に延びて配設されることを特徴とするＭＦＭＳ型強誘電体メモリ装置。
【請求項２】
前記下部電極及び上部電極層が金、銀、アルミニウム、プラチナム、酸化インジウムスズ（ＩＴＯ）、ストロンチウムチタネート化合物（ＳｒＴｉＯ３）、その他の伝導性金属酸化物とこれらの合金及び化合物、または伝導性重合体を基材として用いる、ポリアニリン、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホネート）（ＰＥＤＯＴ／ＰＳＳ）の混合物や化合物または多層物を含む全ての導電性金属及び金属酸化物と導電性有機物のうち少なくとも一つを含んで構成されることを特徴とする請求項１に記載のＭＦＭＳ型強誘電体メモリ装置。
【請求項３】
前記酸化物強誘電体が、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）、ＢａＴｉＯ３、ＰｂＴｉＯ３を含むペロブスカイト（Ｐｅｒｏｖｓｋｉｔｅ）強誘電体、ＬｉＮｂＯ３、ＬｉＴａＯ３を含むシュードイルメナイト（Ｐｓｅｕｄｏ−ｉｌｍｅｎｉｔｅ）強誘電体、ＰｂＮｂ３Ｏ６、Ｂａ２ＮａＮｂ５Ｏ１５を含むタングステン−青銅（ＴＢ）強誘電体、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）、Ｂｉ４Ｔｉ３Ｏ１２を含むビスマス層構造の強誘電体、Ｌａ２Ｔｉ２Ｏ７を含むパイロクロア（Ｐｙｒｏｃｈｌｏｒｅ）またはＹ、Ｅｒ、Ｈｏ、Ｔｍ、Ｙｂ、Ｌｕの希土類元素（Ｒ）を含むＲＭｎＯ３、ＰＧＯ（Ｐｂ５Ｇｅ３Ｏ１１）及びＢＦＯ（ＢｉＦｅＯ３）のうち少なくとも一つを含むことを特徴とする請求項１に記載のＭＦＭＳ型強誘電体メモリ装置。
【請求項４】
前記高分子強誘電体が、ポリビニリデンフロライド（ＰＶＤＦ）、このＰＶＤＦを含む重合体、共重合体、または三元共重合体が用いられ、その他奇数のナイロン、シアノ重合体及びこれらの重合体や共重合体のうち少なくとも一つを含むことを特徴とする請求項１に記載のＭＦＭＳ型強誘電体メモリ装置。
【請求項５】
前記強誘電体半導体がＣｄＺｎＴｅ、ＣｄＺｎＳ、ＣｄＺｎＳｅ、ＣｄＭｎＳ、ＣｄＦｅＳ、ＣｄＭｎＳｅ及びＣｄＦｅＳｅを含む２−６族化合物のうち少なくとも一つを含むことを特徴とする請求項１に記載のＭＦＭＳ型強誘電体メモリ装置。
【請求項６】
ソース及びドレイン領域とその間にチャネル領域が形成される基板と、
前記基板のチャネル領域の上側に形成される下部電極層と、
前記下部電極層上に形成される強誘電体層と、
前記強誘電体層上に形成される上部電極層と、を備えて構成され、
前記下部電極層が接地電極であり、
前記上部電極層がデータ電極であり、
前記強誘電体層が、酸化物強誘電体、高分子強誘電体、フッ化物強誘電体及び強誘電体半導体とこれら強誘電体の固形体のうち一つを含んで構成され、
前記強誘電体層が高分子強誘電体で、β状の結晶構造を有するＰＶＤＦであり、
前記下部電極層と上部電極層は、相互直交方向に延びて配設されることを特徴とするＭＦＭＳ型電界効果トランジスタ。
【請求項７】
前記下部電極及び上部電極層が、金、銀、アルミニウム、プラチナム、酸化インジウムスズ（ＩＴＯ）、ストロンチウムチタネート化合物（ＳｒＴｉＯ３）、その他の伝導性金属酸化物とこれらの合金及び化合物、または伝導性重合体を基材として用いる、ポリアニリン、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホネート）（ＰＥＤＯＴ／ＰＳＳ）の混合物や化合物または多層物を含む全ての導電性金属または金属酸化物と導電性有機物のうち少なくとも一つを含んで構成されることを特徴とする請求項６に記載のＭＦＭＳ型電界効果トランジスタ。
【請求項８】
前記酸化物強誘電体がＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）、ＢａＴｉＯ３、ＰｂＴｉＯ３を含むペロブスカイト（Ｐｅｒｏｖｓｋｉｔｅ）強誘電体、ＬｉＮｂＯ３、ＬｉＴａＯ３を含むシュードイルメナイト（Ｐｓｅｕｄｏ−ｉｌｍｅｎｉｔｅ）強誘電体、  ＰｂＮｂ３Ｏ６、Ｂａ２ＮａＮｂ５Ｏ１５を含むタングステン−青銅（ＴＢ）強誘電体、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）、Ｂｉ４Ｔｉ３Ｏ１２を含むビスマス層構造の強誘電体、Ｌａ２Ｔｉ２Ｏ７を含むパイロクロア（Ｐｙｒｏｃｈｌｏｒｅ）またはＹ、Ｅｒ、Ｈｏ、Ｔｍ、Ｙｂ、Ｌｕなどの希土類元素（Ｒ）を含むＲＭｎＯ３、ＰＧＯ（Ｐｂ５Ｇｅ３Ｏ１１）及びＢＦＯ（ＢｉＦｅＯ３）のうち少なくとも一つを含むことを特徴とする請求項６に記載のＭＦＭＳ型電界効果トランジスタ。
【請求項９】
前記高分子強誘電体が、ポリビニリデンフロライド（ＰＶＤＦ）、該ＰＶＤＦを含む重合体、共重合体、または三元共重合体が用いられ、その他奇数のナイロン、シアノ重合体及びこれらの重合体や共重合体のうち少なくとも一つを含むことを特徴とする請求項６に記載のＭＦＭＳ型電界効果トランジスタ。
【請求項１０】
前記強誘電体半導体が、ＣｄＺｎＴｅ、ＣｄＺｎＳ、ＣｄＺｎＳｅ、ＣｄＭｎＳ、ＣｄＦｅＳ、ＣｄＭｎＳｅ及びＣｄＦｅＳｅを含む２−６族化合物のうち少なくとも一つを含むことを特徴とする請求項６に記載のＭＦＭＳ型電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、構造が簡単でデータ保持特性に優れたＭＦＭＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電界効果トランジスタ及び強誘電体メモリ装置に関する。
【背景技術】
【０００２】
最近、強誘電物質を用いてトランジスタまたはメモリ装置を具現する研究が盛んになってきた。図１は、強誘電体を用いたＭＦＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型メモリ装置の典型的な構造を示す断面図である。
【０００３】
図１において、シリコン基板１の所定領域にソース及びドレイン領域２、３が形成され、ソース及びドレイン領域２、３の間のチャネル領域４上に強誘電体膜または強誘電体層５が形成される。この場合、強誘電体層５としては、例えばＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）などの強誘電の特徴を有する無機物が用いられる。そして、ソース及びドレイン領域２、３と強誘電体層５の上側には、それぞれ金属材質のソース電極６、ドレイン電極７及びゲート電極８が形成される。
【０００４】
このような強誘電体メモリは、ゲート電極８を介して印加される電圧によって強誘電体層５が分極特性を示し、分極によってソース領域２及びドレイン領域３の間に導電チャネルが形成され、ソース電極６とドレイン電極７との間に電流が流れる。特に、この構造ではゲート電極８を介して印加される電圧を遮断した場合にも強誘電体層５の分極特性が持続的に維持される。従って、このような構造は、別のキャパシタを備えることなく、一つのトランジスタのみで不揮発性メモリを構成できる点が注目されている。
【０００５】
しかし前述のような強誘電体メモリは次のような問題点がある。すなわち、シリコン基板１上に強誘電体層５を直接形成するので、強誘電体層５の形成時に強誘電体層５とシリコン基板１との境界面に低品質の遷移層が形成され、強誘電体層５のうちＰｂ、Ｂｉのような元素がシリコン基板１中に拡散し、高品質の強誘電体層が形成され難くなる。従って、強誘電体層５の分極特性、言い換えれば強誘電体メモリのデータ保持時間が極端に短くなってしまう。
【０００６】
このような問題点に対して、図２に示すように、シリコン基板１と強誘電体層５との間に主に酸化物よりなるバッファ層２０を形成したいわいるＭＦＩＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造が提案されている。
【０００７】
しかし、このＭＦＩＳ型強誘電体メモリは、バッファ層２０の生成のため追加の製造工程を必要とし、強誘電体層５と基板１との間のバッファ層２０の減分極電界（ｄｅｐｏｌａｒｉｚａｔｉｏｎ  ｆｉｅｌｄ）によって、強誘電体層５の分極特性が劣化し、データ保持特性が低下するとの問題点がある。
【０００８】
すなわち、図３は、ＭＦＩＳ構造におけるゲート電極８に印加されるゲート電圧を遮断した状態の等価回路である。図３に示すように、キャパシタ（Ｃ１）は強誘電体層５に対応し、キャパシタ（Ｃ２）はバッファ層２０に対応する。一般に誘電物質よりなる誘電体層の場合、外部から印加される電圧が遮断されれば、内部電位が”０”に設定される。ところが、強誘電物質の場合は、自発分極によって、外部電圧が遮断されても一定の分極値（Ｑ）を有する。すなわち、図３の等価回路において、強誘電体層５に対応するキャパシタ（Ｃ１）にはＱに相当する分極値が存在する。
【０００９】
従って、直列接続のキャパシタ（Ｃ１、Ｃ２）を含む閉ループにおいてキャパシタ（Ｃ２）にはキャパシタ（Ｃ１）の分極値（Ｑ）を相殺させて閉ループを全体として”０”電位にさせるための逆分極電界が形成される。そして、このような逆分極電界はキャパシタ（Ｃ１）による分極電界と反対方向になるので、キャパシタ（Ｃ１）の分極値（Ｑ）が持続的に劣化する現象が発生する。
【００１０】
図２に示すＭＦＩＳ型強誘電体メモリは、前述のように、バッファ層２０による減分極電界によって強誘電体層５の分極特性が劣ったものとなり、データ保持特性が低下する。実験室水準で作られた優れた結果物の場合でも、データ保持時間が３０日を越えるものがない実情にある。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、このような事情に鑑みてなされたもので、その目的は構造が簡単でデータ保持特性に優れた電界効果トランジスタ及び強誘電体メモリ装置を提供することにある。
【課題を解決するための手段】
【００１２】
この目的を達成するため、本発明によるＭＦＭＳ型電界効果トランジスタは、ソース及びドレイン領域とその間にチャネル領域が形成される基板と、前記基板のチャネル領域の上側に形成される下部電極層と、前記下部電極層上に形成される強誘電体層と、前記強誘電体層上に形成される上部電極層と、を備えて構成され、前記下部電極層が接地電極であり、前記上部電極層がデータ電極であり、前記強誘電体層が、酸化物強誘電体、高分子強誘電体、フッ化物強誘電体及び強誘電体半導体とこれら強誘電体の固形体のうち一つを含んで構成され、前記強誘電体層が高分子強誘電体で、β状の結晶構造を有するＰＶＤＦであり、前記下部電極層と上部電極層は、相互直交方向に延びて配設されることを特徴とする。
【００１３】
また、本発明によるＭＦＭＳ型強誘電体メモリ装置は、ソース及びドレイン領域とその間にチャネル領域が形成される基板と、前記基板のチャネル領域の上側に形成される下部電極層と、前記下部電極層上に形成される強誘電体層と、前記強誘電体層上に形成される上部電極層と、を備えて構成され、前記下部電極層がデータ電極であり、前記上部電極層が接地電極であり、前記強誘電体層が酸化物強誘電体、高分子強誘電体、フッ化物強誘電体または強誘電体半導体とこれら強誘電体の固形体のうち一つを含んで構成され、前記強誘電体層が高分子強誘電体で、β状の結晶構造を有するＰＶＤＦであり、前記下部電極層と上部電極層は、相互直交方向に延びて配設されることを特徴とする。
【００１６】
前記下部電極及び上部電極層は、金、銀、アルミニウム、プラチナム、酸化インジウムスズ（ＩＴＯ）、ストロンチウムチタネート化合物（ＳｒＴｉＯ３）、その他の伝導性金属酸化物とこれらの合金及び化合物、または伝導性重合体を基材にする、ポリアニリン、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホネート）（略称：ＰＥＤＯＴ／ＰＳＳ）の混合物や化合物または多層物を含む全ての導電性金属及び金属酸化物と導電性有機物のうち少なくとも一つを含んで構成されることが好ましい。
【００１７】
前記強誘電体層は、酸化物強誘電体、高分子強誘電体、フッ化物強誘電体、及び強誘電体半導体とこれら強誘電体の固形体のうち一つを含んで構成されることが好ましい。
【００１８】
前記酸化物強誘電体がＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）、ＢａＴｉＯ３、ＰｂＴｉＯ３を含むペロブスカイト（Ｐｅｒｏｖｓｋｉｔｅ）強誘電体、ＬｉＮｂＯ３、ＬｉＴａＯ３を含むシュードイルメナイト（Ｐｓｅｕｄｏ−ｉｌｍｅｎｉｔｅ）強誘電体、ＰｂＮｂ３Ｏ６、Ｂａ２ＮａＮｂ５Ｏ１５を含むタングステン−青銅（ＴＢ）強誘電体、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）、Ｂｉ４Ｔｉ３Ｏ１２を含むビスマス層構造の強誘電体、Ｌａ２Ｔｉ２Ｏ７を含むパイロクロア（Ｐｙｒｏｃｈｌｏｒｅ）、Ｙ、Ｅｒ、Ｈｏ、Ｔｍ、Ｙｂ、Ｌｕの希土類元素（Ｒ）を含むＲＭｎＯ３、ＰＧＯ（Ｐｂ５Ｇｅ３Ｏ１１）及びＢＦＯ（ＢｉＦｅＯ３）のうち少なくとも一つを含むことが好ましい。
【００１９】
前記高分子強誘電体がポリビニリデンフロライド（ＰＶＤＦ）、このＰＶＤＦを含む重合体、共重合体、または三元共重合体が用いられ、その他の奇数のナイロン、シアノ重合体及びこれらの重合体や共重合体のうち少なくとも一つを含むことが好ましい。
【００２１】
前記強誘電体半導体がＣｄＺｎＴｅ、ＣｄＺｎＳ、ＣｄＺｎＳｅ、ＣｄＭｎＳ、ＣｄＦｅＳ、ＣｄＭｎＳｅ及びＣｄＦｅＳｅを含む２−６族化合物のうち少なくとも一つを含むことが好ましい。
【発明の効果】
【００２４】
以上説明したように、本発明によれば、構造が簡単でデータ保持特性に優れ、１Ｔ構造（１つのトランジスタ）の不揮発性メモリセルを構成できる。
【図面の簡単な説明】
【００２５】
【図１】従来のＭＦＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の強誘電体メモリ装置の構造を示す断面図である。
【図２】従来のＭＦＩＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型強誘電体メモリ装置の構造を示す断面図である。
【図３】図２に示す従来構造の問題点を説明するための図である。
【図４】本発明によるＭＦＭＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する電界効果トランジスタまたは強誘電体メモリ装置の断面図である。
【発明を実施するための形態】
【００２６】
以下、添付図面を参照して、本発明の実施の形態を説明する。実施の形態は、本発明の一つの好ましい例であり、本発明を制限するものではない。本発明は、技術思想を逸脱しない範囲で多様に実施することができる。
【実施例】
【００２７】
図４は、本発明の一実施の形態で、電界効果トランジスタまたは強誘電体メモリ装置の断面図である。本発明に係る強誘電体メモリ装置は、従来のＭＦＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造やＭＦＩＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造とは違って、ＭＦＭＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する。
【００２８】
図４において、シリコン基板１の所定領域にはソース及びドレイン領域２、３が形成され、該ソース及びドレイン領域２、３の間のチャネル領域４上には下部電極層として、例えばデータ電極３０が形成される。データ電極３０は、後述する強誘電体層３１に分極電圧を形成するためのものである。データ電極３０としては、例えば金、銀、アルミニウム、プラチナム、インジウムスズ化合物（ＩＴＯ）、ストロンチウムチタネート化合物（ＳｒＴｉＯ３）や、その他の伝導性金属酸化物とこれらの合金及び化合物、または伝導性重合体を基材として用いる、例えばポリアニリン、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホネート）（略称：ＰＥＤＯＴ／ＰＳＳ）などの混合物や化合物または多層物などを含む全ての導電性金属及び金属酸化物と導電性有機物が用いられる。
【００２９】
強誘電体層３１は、データ電極３０の上に形成される。強誘電体層３１は強誘電を有する酸化物強誘電体、高分子強誘電体、ＢＭＦ（ＢａＭｇＦ４）などのフッ化物強誘電体、強誘電体半導体などが使用できる。
【００３０】
酸化物強誘電体としては、例えばＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３），ＢａＴｉＯ３、ＰｂＴｉＯ３などのペロブスカイト（Ｐｅｒｏｖｓｋｉｔｅ）強誘電体、ＬｉＮｂＯ３、ＬｉＴａＯ３などのシュードイルメナイト（Ｐｓｅｕｄｏ−ｉｌｍｅｎｉｔｅ）強誘電体、ＰｂＮｂ３Ｏ６、Ｂａ２ＮａＮｂ５Ｏ１５などのタングステン−青銅（ＴＢ）強誘電体、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）、Ｂｉ４Ｔｉ３Ｏ１２などのビスマス層構造の強誘電体及びＬａ２Ｔｉ２Ｏ７などのパイロクロア（Ｐｙｒｏｃｈｌｏｒｅ）強誘電体とこれら強誘電体の固溶体をはじめ、Ｙ、Ｅｒ、Ｈｏ、Ｔｍ、Ｙｂ、Ｌｕなどの希土類元素（Ｒ）を含むＲＭｎＯ３とＰＧＯ（Ｐｂ５Ｇｅ３Ｏ１１）、ＢＦＯ（ＢｉＦｅＯ３）などが用いられる。
【００３１】
高分子強誘電体としては、例えばポリビニリデンフロライド（ＰＶＤＦ）や、ＰＶＤＦを含む重合体、共重合体、または三元共重合体が用いられる。そのほかには、ナイロン、シアノ重合体及びこれらの重合体や共重合体が用いられる。強誘電体層３１は、β状の結晶構造を有するＰＶＤＦが好ましい。
【００３２】
強誘電体半導体としては、ＣｄＺｎＴｅ、ＣｄＺｎＳ、ＣｄＺｎＳｅ、ＣｄＭｎＳ、ＣｄＦｅＳ、ＣｄＭｎＳｅ及びＣｄＦｅＳｅなどの２−６族化合物が用いられる。
【００３３】
次いで、強誘電体層３１上には、例えば接地電極３２が上部電極層として形成される。接地電極３２はデータ電極３０と同じく、例えば金、銀、アルミニウム、プラチナム、インジウムスズ化合物（ＩＴＯ）、ストロンチウムチタネート化合物（ＳｒＴｉＯ３）や、その他の伝導性金属酸化物とこれらの合金及び化合物、または伝導性重合体を基材として用いる、例えばポリアニリン、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホネート）（略称：ＰＥＤＯＴ／ＰＳＳ）などの混合物や化合物または多層物などを含む全ての導電性金属及び金属酸化物と導電性有機物が用いられる。
【００３４】
特に、基板１上に多数のメモリセルを構成する場合、データ電極３０と接地電極３２は相互交差しつつ延長配列され、データ電極３０と接地電極３２の選択を通じて交差地点に配置されるメモリセルを選択できるように構成される。
【００３５】
この構造では、接地電極３２を接地側に結合した状態で、データ電極３０を通じて所定の電圧を印加し、強誘電体層３１に分極を形成する。強誘電体層３１に分極が形成されると、その分極特性によってソース領域２とドレイン領域３との間のチャネル領域４にチャネルが形成される、あるいは形成されなくなる。そして、このように形成されたチャネルを介してソース領域２及びドレイン領域３の間に電流が流れるまたは遮断されて、トランジスタとして機能する。
【００３６】
このトランジスタを用いてメモリセルまたはメモリセルアレイを構成するには、ドレイン電極７に一定電圧を印加すると共に、ソース電極６を接地させた状態でトランジスタが導通状態であるか非導通状態であるかに基づき、該当メモリセルに保存されているデータが”１”なのか”０”なのかを判定する。従って、この構造では、１Ｔ（ｏｎｅ−ｔｒａｎｓｉｓｔｏｒ）構造で、１つのメモリセルを構成できる。
【００３７】
この構造では、強誘電体層３１とシリコン基板１が直接には接触せず、データ電極３０を通じて結合する。従って、強誘電体層３１の形成時、強誘電体層３１とシリコン基板１との境界面に低品質の遷移層が形成されるとの問題は出ない。また、この構造では、強誘電体層３１と基板１との間にバッファ層が形成されないので、例えば減分極電界による分極特性の劣化によってデータ保持特性が低下するとの問題も発生しない。
【００３８】
本発明はこの実施の形態に限定されるものではない。例えば、下部電極層をデータ電極３０、上部電極層を接地電極３２として説明したが、下部電極層を接地電極３２として、上部電極層をデータ電極３０として使用することも可能である。
【産業上の利用可能性】
【００３９】
本発明は、データ保持特性に優れたＭＦＭＳ型の電界効果トランジスタまたはＭＦＭＳ型の強誘電体メモリ装置として好適である。
【符号の説明】
【００４０】
１    シリコン基板
２    ソース領域
３    ドレイン領域
４    チャネル領域
５    強誘電体層
６    ソース電極
７    ドレイン電極
８    ゲート電極
３０    データ電極
３１    強誘電体層
３２    接地電極
【図１】
0005440852.tif 000002
【図２】
0005440852.tif 000003
【図３】
0005440852.tif 000004
【図４】
0005440852.tif 000005