(57)【特許請求の範囲】
【請求項１】
ＰＺＴ層と、ＬａＴａＯｘ層、ＬａＺｒＯｘ層又はＳｒＴａＯｘ層からなるＰｂ拡散防止層とが積層された構造を有する強誘電体層と、
前記強誘電体層における前記Ｐｂ拡散防止層側の面に配置された酸化物導電体層とを備える積層構造体。
【請求項２】
前記酸化物導電体層は、ＩＴＯ層、Ｉｎ−Ｏ層又はＩＧＺＯ層からなる請求項１に記載の積層構造体。
【請求項３】
前記Ｐｂ拡散防止層の厚さは、１０ｎｍ〜３０ｎｍの範囲内にある請求項１又は２に記載の積層構造体。
【請求項４】
前記ＰＺＴ層は、液体プロセスを用いて製造されたものである請求項１〜３のいずれかに記載の積層構造体。
【請求項５】
前記酸化物導電体層は、液体プロセスを用いて製造されたものである請求項１〜４のいずれかに記載の積層構造体。
【請求項６】
前記Ｐｂ拡散防止層は、液体プロセスを用いて製造されたものである請求項１〜５のいずれかに記載の積層構造体。
【請求項７】
チャネル層と、
前記チャネル層の導通状態を制御するゲート電極層と、
前記チャネル層と前記ゲート電極層との間に配置された強誘電体層からなるゲート絶縁層とを備える強誘電体ゲート薄膜トランジスターであって、
前記強誘電体層は、ＰＺＴ層と、ＬａＴａＯｘ層、ＬａＺｒＯｘ層又はＳｒＴａＯｘ層からなるＰｂ拡散防止層とが積層された構造を有し、
前記チャネル層及び前記ゲート電極層のうち少なくとも一方は、酸化物導電体層からなり、
前記酸化物導電体層は、前記強誘電体層における前記Ｐｂ拡散防止層側の面に配置されている強誘電体ゲート薄膜トランジスター。
【請求項８】
前記酸化物導電体層は、ＩＴＯ層、Ｉｎ−Ｏ層又はＩＧＺＯ層からなる請求項７に記載の強誘電体ゲート薄膜トランジスター。
【請求項９】
前記Ｐｂ拡散防止層の厚さは、１０ｎｍ〜３０ｎｍの範囲内にある請求項７又は８に記載の強誘電体ゲート薄膜トランジスター。
【請求項１０】
前記ＰＺＴ層は、液体プロセスを用いて製造されたものである請求項７〜９のいずれかに記載の強誘電体ゲート薄膜トランジスター。
【請求項１１】
前記酸化物導電体層は、液体プロセスを用いて製造されたものである請求項７〜１０のいずれかに記載の強誘電体ゲート薄膜トランジスター。
【請求項１２】
前記Ｐｂ拡散防止層は、液体プロセスを用いて製造されたものである請求項７〜１１のいずれかに記載の強誘電体ゲート薄膜トランジスター。
【請求項１３】
前記チャネル層は、前記酸化物導電体層からなる請求項７〜１２のいずれかに記載の強誘電体ゲート薄膜トランジスター。
【請求項１４】
前記ゲート電極層は、前記酸化物導電体層からなる請求項７〜１２のいずれかに記載の強誘電体ゲート薄膜トランジスター。
【請求項１５】
第１電極層と、
第２電極層と、
前記第１電極層と前記第２電極層との間に配置された強誘電体層からなる誘電体層とを備える強誘電体薄膜キャパシターであって、
前記強誘電体層は、ＰＺＴ層と、ＬａＴａＯｘ層、ＬａＺｒＯｘ層又はＳｒＴａＯｘ層からなるＰｂ拡散防止層とが積層された構造を有し、
前記第１電極層及び前記第２電極層のうち少なくとも一方は、酸化物導電体層からなり、
前記酸化物導電体層は、前記強誘電体層における前記Ｐｂ拡散防止層側の面に配置されている強誘電体薄膜キャパシター。
【請求項１６】
前記酸化物導電体層は、ＩＴＯ層、Ｉｎ−Ｏ層又はＩＧＺＯ層からなる請求項１５に記載の強誘電体薄膜キャパシター。
【請求項１７】
前記Ｐｂ拡散防止層の厚さは、１０ｎｍ〜３０ｎｍの範囲内にある請求項１５又は１６に記載の強誘電体薄膜キャパシター。
【請求項１８】
前記ＰＺＴ層は、液体プロセスを用いて製造されたものである請求項１５〜１７のいずれかに記載の強誘電体薄膜キャパシター。
【請求項１９】
前記酸化物導電体層は、液体プロセスを用いて製造されたものである請求項１５〜１８のいずれかに記載の強誘電体薄膜キャパシター。
【請求項２０】
前記Ｐｂ拡散防止層は、液体プロセスを用いて製造されたものである請求項１５〜１９０のいずれかに記載の強誘電体薄膜キャパシター。
【請求項２１】
前記第１電極層及び前記第２電極層はともに、前記酸化物導電体層からなり、
前記強誘電体層は、前記第１電極層側に接して配置された第１Ｐｂ拡散防止層と、ＰＺＴ層と、前記第２電極層に接して配置された第２Ｐｂ拡散防止層とが積層された構造を有する請求項１５〜２０のいずれかに記載の強誘電体薄膜キャパシター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層構造体、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシターに関する。
【背景技術】
【０００２】
図１８は、従来の強誘電体ゲート薄膜トランジスター９００を説明するために示す図である。
従来の強誘電体ゲート薄膜トランジスター９００は、図１８に示すように、ソース電極９５０及びドレイン電極９６０と、ソース電極９５０とドレイン電極９６０との間に位置するチャネル層９４０と、チャネル層９４０の導通状態を制御するゲート電極９２０と、ゲート電極９２０とチャネル層９４０との間に形成され、強誘電体材料からなるゲート絶縁層９３０とを備える。なお、図１８において、符号９１０は絶縁性基板を示す。
【０００３】
従来の強誘電体ゲート薄膜トランジスター９００においては、ゲート絶縁層９３０を構成する材料として、強誘電体材料（例えばＢＬＴ（Ｂｉ４−ｘＬａｘＴｉ３Ｏ１２）又ははＰＺＴ（Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３））が使用され、チャネル層９４０を構成する材料として、酸化物導電性材料（例えば、インジウム錫酸化物（ＩＴＯ））が使用されている。
【０００４】
従来の強誘電体ゲート薄膜トランジスター９００によれば、チャネル層を構成する材料として酸化物導電性材料を用いているためキャリア濃度を高くすることができ、また、ゲート絶縁層を構成する材料として強誘電体材料を用いているため低い駆動電圧で高速にスイッチングすることができ、その結果、大きな電流を低い駆動電圧で高速に制御することが可能となる。また、良好なヒステリシス特性を有するため、メモリ素子や蓄電素子として好適に使用することが可能となる。
【０００５】
従来の強誘電体ゲート薄膜トランジスターは、図１９に示す従来の強誘電体ゲート薄膜トランジスターの製造方法により製造することができる。図１９は、従来の強誘電体ゲート薄膜トランジスターの製造方法を説明するために示す図である。図１９（ａ）〜図１９（ｅ）は各工程図であり、図１９（ｆ）は強誘電体ゲート薄膜トランジスター９００の平面図である。
【０００６】
まず、図１９（ａ）に示すように、表面にＳiＯ２層が形成されたＳi基板からなる絶縁性基板９１０上に、電子ビーム蒸着法により、Ｔi（１０ｎｍ）及びＰt（４０ｎｍ）の積層膜からなるゲート電極９２０ を形成する。
次に、図１９（ｂ）に示すように、ゲート電極９２０の上方から、ゾルゲル法により、ＢＬＴ（Ｂｉ３．２５Ｌa０．７５Ｔｉ３Ｏ１２）又はＰＺＴ（Ｐｂ（Ｚｒ０．４Ｔｉ０．６）Ｏ３）からなるゲート絶縁層９３０（２００ｎｍ）を形成する。
次に、図１９（ｃ）に示すように、ゲート絶縁層９３０上に、ＲＦスパッタ法により、ＩＴＯからなるチャネル層９４０（５ｎｍ〜１５ｎｍ）を形成する。
次に、図１９（ｄ）に示すように、チャネル層９４０上に、電子ビーム蒸着法により、Ｔi（３０ｎｍ）及びＰt（３０ｎｍ）を真空蒸着してソース電極９５０及びドレイン電極９６０を形成する。
次に、ＲＩＥ法及びウェットエッチング法（ＨＦ：ＨＣl混合液）により、素子領域を他の素子領域から分離する。
これにより、図１９（ｅ）及び図１９（ｆ）に示すような、強誘電体ゲート薄膜トランジスター９００を製造することができる。
【０００７】
図２０は、従来の強誘電体ゲート薄膜トランジスター９００の伝達特性を説明するために示す図である。なお、図２０中、符号９４０ａはチャネルを示し、符号９４０ｂは空乏層を示す。
従来の強誘電体ゲート薄膜トランジスター９００においては、図２０に示すように、ゲート電圧が３Ｖ（ＶＧ＝３Ｖ）のときのオン電流として約１０−４Ａ、オン／オフ比として１×１０４、電界効果移動度μＦＥとして１０ｃｍ２／Ｖｓ、メモリウインドウとして約２Ｖの値が得られている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−１２１０２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、上記のように優れた強誘電体ゲート薄膜トランジスター９００を、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することを可能とするために、本発明の発明者らは、上記した強誘電体ゲート薄膜トランジスターを構成する層の少なくとも一部を液体プロセスを用いて製造することに思い至り鋭意研究を進めてきた。
【００１０】
本発明の発明者は、その研究過程で、液体プロセスを用いて製造したＰＺＴ層をゲート絶縁層とするとともに液体プロセスを用いて製造した酸化物導電体層（例えばＩＴＯ層）をチャネル層とした場合、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い（例えばメモリウインドウの幅が狭くなり易い）という問題があることを見出した。そして、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い（例えばメモリウインドウの幅が狭くなり易い）という問題の原因が、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することにあることを見出した。
【００１１】
なお、本発明の発明者の研究により、このような現象は、強誘電体ゲート薄膜トランジスターの場合だけに発生する現象ではなく、強誘電体薄膜キャパシターをはじめ「ＰＺＴ層と酸化物導電体層とが積層された積層構造体」全般にわたって発生する現象であることが分かった。また、このような現象は、「液体プロセスを用いて製造したＰＺＴ層及び液体プロセスを用いて製造した酸化物導電体層とが積層された積層構造体」の場合だけに発生する現象ではなく、ＰＺＴ層及び酸化物導電体層のうち少なくとも一方を気相法を用いて製造した場合にも同様に発生する現象であることが分かった。
【００１２】
そこで、本発明は、上記した事情に鑑みてなされたもので、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめとして、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題が解決された積層構造体、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシターを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の発明者は、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することを防止するためにはどうすればよいかについて鋭意努力を重ねた結果、ＰＺＴ層と酸化物導電体層との間に、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなる特性の層をＰｂ拡散防止層として介在させることにより、上記した目的が達成できることを見出し、本発明を完成させるに至った。
【００１４】
［１］本発明の積層構造体は、ＰＺＴ層と、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層とが積層された構造を有する強誘電体層と、前記強誘電体層における前記Ｐｂ拡散防止層側の面に配置された酸化物導電体層とを備える積層構造体である。
【００１５】
本発明の積層構造体によれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するようになるため、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することが防止され、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。
【００１６】
なお、本発明において、強誘電体層とは、強誘電体層全体として強誘電性を示す層のことをいう。従って、強誘電性を示すＰＺＴ層と強誘電性を示すＢＬＴ層とが積層された構造を有する場合のみならず、強誘電性を示すＰＺＴ層と常誘電性を示すＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層とが積層された構造を有する場合も、強誘電体層の概念に含まれるものとする。
【００１７】
［２］本発明の積層構造体においては、前記酸化物導電体層は、ＩＴＯ層、Ｉｎ−Ｏ層又はＩＧＺＯ層からなることが好ましい。
【００１８】
ＩＴＯ層、Ｉｎ−Ｏ層又はＩＧＺＯ層は、Ｐｂ原子が拡散し易い性質を有する。しかしながら、本発明の積層構造体によれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するため、このような場合であっても、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。
【００１９】
［３］本発明の積層構造体においては、前記Ｐｂ拡散防止層の厚さは、１０ｎｍ〜３０ｎｍの範囲内にあることが好ましい。
【００２０】
Ｐｂ拡散防止層の厚さが１０ｎｍ〜３０ｎｍの範囲内にあるのが好ましいのは以下の理由による。すなわち、Ｐｂ拡散防止層の厚さが１０ｎｍ未満の場合には、ＰＺＴ層から酸化物導電体層に到達するＰｂの量が無視できない程の量になる場合があるからである。一方、Ｐｂ拡散防止層の厚さが３０ｎｍを超える場合には、Ｐｂ拡散防止層としてＢＬＴ層を用いた場合には、ＢＬＴ層を構成する粒子の平均粒径が比較的大きいことに起因して強誘電体ゲート薄膜トランジスターのリーク電流が増大する場合があるからであり、Ｐｂ拡散防止層としてＬａＴａＯｘ層、ＬａＺｒＯｘ層又はＳｒＴａＯｘ層を用いた場合には、ＬａＴａＯｘ層、ＬａＺｒＯｘ層又はＳｒＴａＯｘ層が常誘電体材料からなることから、強誘電体層の強誘電性が低下する場合があるからである。
【００２１】
［４］本発明の積層構造体においては、前記ＰＺＴ層は、液体プロセスを用いて製造されたものであってもよい。
【００２２】
液体プロセスを用いて製造されたＰＺＴ層は、製造過程でＰｂ原子が抜け易い性質を有する。しかしながら、本発明の積層構造体によれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するため、このような場合であっても、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いてＰＺＴ層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な積層構造体となる。
【００２３】
［５］本発明の積層構造体においては、前記酸化物導電体層は、液体プロセスを用いて製造されたものであってもよい。
【００２４】
液体プロセスを用いて製造された酸化物導電体層は、気相法を用いて製造された酸化物導電体層よりもＰｂ原子が拡散し易い性質を有する。しかしながら、本発明の積層構造体によれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するため、このような場合であっても、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いて酸化物導電体層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な積層構造体となる。
【００２５】
［６］本発明の積層構造体においては、前記Ｐｂ拡散防止層は、液体プロセスを用いて製造されたものであってもよい。
【００２６】
このように、液体プロセスを用いてＰｂ拡散防止層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な積層構造体となる。
【００２７】
［７］本発明の強誘電体ゲート薄膜トランジスターは、チャネル層と、前記チャネル層の導通状態を制御するゲート電極層と、前記チャネル層と前記ゲート電極層との間に配置された強誘電体層からなるゲート絶縁層とを備える強誘電体ゲート薄膜トランジスターであって、前記強誘電体層は、ＰＺＴ層と、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層とが積層された構造を有し、前記チャネル層及び前記ゲート電極層のうち少なくとも一方は、酸化物導電体層からなり、前記酸化物導電体層は、前記強誘電体層における前記Ｐｂ拡散防止層側の面に配置されている強誘電体ゲート薄膜トランジスターである。
【００２８】
本発明の強誘電体ゲート薄膜トランジスターによれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するようになるため、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめ、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。
【００２９】
［８］本発明の強誘電体ゲート薄膜トランジスターにおいては、前記酸化物導電体層は、ＩＴＯ層、Ｉｎ−Ｏ層又はＩＧＺＯ層からなることが好ましい。
【００３０】
ＩＴＯ層、Ｉｎ−Ｏ層又はＩＧＺＯ層は、Ｐｂ原子が拡散し易い性質を有する。しかしながら、本発明の強誘電体ゲート薄膜トランジスターによれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するため、このような場合であっても、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。
【００３１】
［９］本発明の強誘電体ゲート薄膜トランジスターにおいては、前記Ｐｂ拡散防止層の厚さは、１０ｎｍ〜３０ｎｍの範囲内にあることが好ましい。
【００３２】
Ｐｂ拡散防止層の厚さが１０ｎｍ〜３０ｎｍの範囲内にあるのが好ましいのは以下の理由による。すなわち、Ｐｂ拡散防止層の厚さが１０ｎｍ未満の場合には、ＰＺＴ層から酸化物導電体層に到達するＰｂの量が無視できない程の量になる場合があるからである。また、Ｐｂ拡散防止層としてＢＬＴ層を用いた場合には、強誘電体ゲート薄膜トランジスターの伝達特性が劣化する（例えばメモリウインドウの幅が狭くなり易くなる）場合があるからである。一方、Ｐｂ拡散防止層の厚さが３０ｎｍを超える場合には、Ｐｂ拡散防止層としてＢＬＴ層を用いた場合には、ＢＬＴ層を構成する粒子の平均粒径が比較的大きいことに起因して強誘電体ゲート薄膜トランジスターのリーク電流が増大する場合があるとともに、強誘電体ゲート薄膜トランジスターの伝達特性が劣化する（例えばメモリウインドウの幅が狭くなり易くなったり、オン電流が低下したりオフ電流が増大したりする）場合があるからであり、Ｐｂ拡散防止層としてＬａＴａＯｘ層、ＬａＺｒＯｘ層又はＳｒＴａＯｘ層を用いた場合には、ＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層が常誘電体材料からなることから、強誘電体層の強誘電性が低下する場合があるからである。
【００３３】
なお、Ｐｂ拡散防止層としてＢＬＴ層を用いた場合には、前記Ｐｂ拡散防止層の厚さは、１０ｎｍ〜２０ｎｍの範囲内にあることがより好ましい。
【００３４】
Ｐｂ拡散防止層の厚さが２０ｎｍを超える場合には、後述する実施例からも分かるように、強誘電体ゲート薄膜トランジスターの伝達特性が若干劣化する（メモリウインドウの幅が若干狭くなる）場合があるからである。
【００３５】
［１０］本発明の強誘電体ゲート薄膜トランジスターにおいては、前記ＰＺＴ層は、液体プロセスを用いて製造されたものであってもよい。
【００３６】
液体プロセスを用いて製造されたＰＺＴ層は、製造過程でＰｂ原子が抜け易い性質を有する。しかしながら、本発明の強誘電体ゲート薄膜トランジスターによれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するため、このような場合であっても、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いてＰＺＴ層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体ゲート薄膜トランジスターとなる。
【００３７】
［１１］本発明の強誘電体ゲート薄膜トランジスターにおいては、前記酸化物導電体層は、液体プロセスを用いて製造されたものであってもよい。
【００３８】
液体プロセスを用いて製造された酸化物導電体層は、気相法を用いて製造された酸化物導電体層よりもＰｂ原子が拡散し易い性質を有する。しかしながら、本発明の強誘電体ゲート薄膜トランジスターによれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するため、このような場合であっても、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いて酸化物導電体層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体ゲート薄膜トランジスターとなる。
【００３９】
［１２］本発明の強誘電体ゲート薄膜トランジスターにおいては、前記Ｐｂ拡散防止層は、液体プロセスを用いて製造されたものであってもよい。
【００４０】
このように、液体プロセスを用いてＰｂ拡散防止層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体ゲート薄膜トランジスターとなる。
【００４１】
［１３］本発明の強誘電体ゲート薄膜トランジスターにおいては、前記チャネル層は、前記酸化物導電体層からなるものであってもよい。
【００４２】
チャネル層にＰｂ原子が拡散すると強誘電体ゲート薄膜トランジスターの伝達特性が大きく劣化する（例えばメモリウインドウの幅が極めて狭くなり易くなる）。しかしながら、本発明の強誘電体ゲート薄膜トランジスターによれば、ＰＺＴ層とチャネル層（酸化物導電体層）との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するため、このような場合であっても、ＰＺＴ層からチャネル層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。
【００４３】
［１４］本発明の強誘電体ゲート薄膜トランジスターにおいては、前記ゲート電極層は、前記酸化物導電体層からなるものであってもよい。
【００４４】
ゲート電極層にＰｂ原子が拡散すると強誘電体ゲート薄膜トランジスターの信頼性が低下する。しかしながら、本発明の強誘電体ゲート薄膜トランジスターによれば、ＰＺＴ層とゲート電極層（酸化物導電体層）との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するため、ゲート電極層にＰｂ原子が拡散するのを防止することができ、強誘電体ゲート薄膜トランジスターの信頼性を高くすることが可能となる。
【００４５】
なお、本発明の強誘電体ゲート薄膜トランジスターにおいては、チャネル層と接して配置されたソース電極層及びドレイン電極層とをさらに備えるものであってもよい。
【００４６】
また、本発明の強誘電体ゲート薄膜トランジスターにおいては、前記チャネル層と同一層からなるソース電極層及びドレイン電極層とをさらに備えるものであってもよい。
【００４７】
この場合において、本発明の強誘電体ゲート薄膜トランジスターにおいては、チャネル層の層厚がソース電極層の層厚及びドレイン電極層の層厚よりも薄い段差構造を有するものであることが好ましく、このような段差構造は、型押し成形技術を用いて形成されたものであることが好ましい。
【００４８】
［１５］本発明の強誘電体薄膜キャパシターは、  第１電極層と、第２電極層と、前記第１電極層と前記第２電極層との間に配置された強誘電体層からなる誘電体層とを備える強誘電体薄膜キャパシターであって、前記強誘電体層は、ＰＺＴ層と、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層とが積層された構造を有し、前記第１電極層及び前記第２電極層のうち少なくとも一方は、酸化物導電体層からなり、前記酸化物導電体層は、前記強誘電体層における前記Ｐｂ拡散防止層側の面に配置されている強誘電体薄膜キャパシターである。
【００４９】
本発明の強誘電体薄膜キャパシターによれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するようになるため、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することが防止され、強誘電体薄膜キャパシターの電気特性が劣化し易い（例えば充放電可能回数が低下し易い）という問題を解決することが可能となる。
【００５０】
［１６］本発明の強誘電体薄膜キャパシターにおいては、前記酸化物導電体層は、ＩＴＯ層、Ｉｎ−Ｏ層又はＩＧＺＯ層からなることが好ましい。
【００５１】
ＩＴＯ層、Ｉｎ−Ｏ層又はＩＧＺＯ層が、Ｐｂ原子が拡散し易い性質を有する。しかしながら、本発明の強誘電体薄膜キャパシターによれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するため、このような場合であっても、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。
【００５２】
［１７］本発明の強誘電体薄膜キャパシターにおいては、前記Ｐｂ拡散防止層の厚さは、１０ｎｍ〜３０ｎｍの範囲内にあることが好ましい。
【００５３】
Ｐｂ拡散防止層の厚さが１０ｎｍ〜３０ｎｍの範囲内にあるのが好ましいのは以下の理由による。すなわち、Ｐｂ拡散防止層の厚さが１０ｎｍ未満の場合には、ＰＺＴ層から酸化物導電体層に到達するＰｂの量が無視できない程の量になる場合があるからである。また、これに起因して、強誘電体薄膜キャパシターの電気特性が劣化し易くなる（例えば充放電可能回数が低下し易くなる）場合があるからである。一方、Ｐｂ拡散防止層の厚さが３０ｎｍを超える場合には、Ｐｂ拡散防止層としてＢＬＴ層を用いた場合には、ＢＬＴ層を構成する粒子の平均粒径が比較的大きいことに起因して強誘電体ゲート薄膜トランジスターのリーク電流が増大する場合があるからであり、Ｐｂ拡散防止層としてＬａＴａＯｘ層、ＬａＺｒＯｘ層又はＳｒＴａＯｘ層を用いた場合には、ＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層が常誘電体材料からなることから、強誘電体層の強誘電性が低下する場合があるからである。
【００５４】
［１８］本発明の強誘電体薄膜キャパシターにおいては、前記ＰＺＴ層は、液体プロセスを用いて製造されたものであってもよい。
【００５５】
液体プロセスを用いて製造されたＰＺＴ層は、製造過程でＰｂ原子が抜け易い性質を有する。しかしながら、本発明の強誘電体薄膜キャパシターによれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するため、このような場合であっても、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いてＰＺＴ層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体薄膜キャパシターとなる。
【００５６】
［１９］本発明の強誘電体薄膜キャパシターにおいては、前記酸化物導電体層は、液体プロセスを用いて製造されたものであってもよい。
【００５７】
液体プロセスを用いて製造された酸化物導電体層は、気相法を用いて製造された酸化物導電体層よりもＰｂ原子が拡散し易い性質を有する。しかしながら、本発明の強誘電体薄膜キャパシターによれば、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が必ず存在するため、このような場合であっても、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いて酸化物導電体層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体薄膜キャパシターとなる。
【００５８】
［２０］本発明の強誘電体薄膜キャパシターにおいては、前記Ｐｂ拡散防止層は、液体プロセスを用いて製造されたものであってもよい。
【００５９】
このように、液体プロセスを用いてＰｂ拡散防止層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体薄膜キャパシターとなる。
【００６０】
［２１］本発明の強誘電体薄膜キャパシターにおいては、前記第１電極層及び前記第２電極層は、前記酸化物導電体層からなり、前記強誘電体層は、前記第１電極層側に接して配置された第１Ｐｂ拡散防止層と、ＰＺＴ層と、前記第２電極層に接して配置された第２Ｐｂ拡散防止層とが積層された構造を有するものであってもよい。
【００６１】
このような構成とすることにより、対称性の高い強誘電体薄膜キャパシターとなる。また、液体プロセスを用いて比較的容易に製造可能な強誘電体薄膜キャパシターとなる。
【００６２】
なお、本発明において、ＰＺＴは「Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３」で表される強誘電体物質であり、ＢＬＴは「Ｂｉ４−ｘＬａｘＴｉ３Ｏ１２」で表される強誘電体物質である。また、ＬａＴａＯｘはＬａ及びＴａの複合酸化物からなる常誘電体物質であり、ＬａＺｒＯｘはＬａ及びＺｒの複合酸化物からなる常誘電体物質であり、ＳｒＴａＯｘはＳｒ及びＴａの複合酸化物からなる常誘電体物質である。また、ＩＴＯはＩｎ及びＺｎの複合酸化物からなる酸化物導電体物質であり、Ｉｎ−ＯはＩｎの酸化物からなる酸化物導電体物質であり、ＩＧＺＯはＩｎ、Ｇａ及びＺｎの複合酸化物からなる酸化物導電体物質である。
【図面の簡単な説明】
【００６３】
【図１】実施形態１に係る強誘電体ゲート薄膜トランジスター２０を説明するために示す図である。
【図２】実施形態１に係る強誘電体ゲート薄膜トランジスター２０を製造するための方法を説明するために示す図である。
【図３】実施形態２に係る強誘電体薄膜キャパシター３０を説明するために示す図である。
【図４】実施形態２に係る強誘電体薄膜キャパシター３０を製造するための方法を説明するために示す図である。
【図５】実施形態３に係る強誘電体ゲート薄膜トランジスター１００を説明するために示す図である。
【図６】実施形態３に係る強誘電体ゲート薄膜トランジスター１００を製造するための方法を説明するために示す図である。
【図７】実施形態３に係る強誘電体ゲート薄膜トランジスター１００を製造するための方法を説明するために示す図である。
【図８】実施形態３に係る強誘電体ゲート薄膜トランジスター１００を製造するための方法を説明するために示す図である。
【図９】実施形態３に係る強誘電体ゲート薄膜トランジスター１００を製造するための方法を説明するために示す図である。
【図１０】試験例１及び２に係る強誘電体ゲート薄膜トランジスター２０，９０を説明するために示す図である。
【図１１】試験例１及び２に係る強誘電体ゲート薄膜トランジスター２０，９０の断面構造を説明するために示す図である。
【図１２】試験例１及び２に係る強誘電体ゲート薄膜トランジスター２０，９０の断面構造を説明するために示す図である。
【図１３】試験例１及び２に係る強誘電体ゲート薄膜トランジスター２０，９０におけるＰｂの分布を示す図である。
【図１４】試験例１及び２に係る強誘電体ゲート薄膜トランジスター２０，９０の伝達特性を示す図である。
【図１５】試験例３〜８に係る強誘電体ゲート薄膜トランジスター２０ａ〜２０ｆの伝達特性を示す図である。
【図１６】試験例１〜８に係る強誘電体ゲート薄膜トランジスター２０，９０，２０ａ〜２０ｆの評価結果を示す図である。
【図１７】ＬａＴａＯｘ層、ＬａＺｒＯｘ層又はＳｒＴａＯｘ層を用いた強誘電体薄膜キャパシターにおけるリーク電流を示す図である。
【図１８】従来の薄膜トランジスタ９００を説明するために示す図である。
【図１９】従来の薄膜トランジスタの製造方法を説明するために示す図である。
【図２０】従来の薄膜トランジスタ９００の電気特性を説明するために示す図である。
【発明を実施するための形態】
【００６４】
以下、本発明の積層構造体、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシターについて、図に示す実施の形態に基づいて説明する。
【００６５】
[実施形態１]
図１は、実施形態１に係る強誘電体ゲート薄膜トランジスター２０を説明するために示す図である。
実施形態１に係る強誘電体ゲート薄膜トランジスター２０は、図１に示すように、チャネル層２８と、チャネル層２８の導通状態を制御するゲート電極層２２と、チャネル層２８とゲート電極層２２との間に配置された強誘電体層からなるゲート絶縁層２５とを備える強誘電体ゲート薄膜トランジスターである。ゲート絶縁層（強誘電体層）２５は、ＰＺＴ層２３と、ＢＬＴ層からなるＰｂ拡散防止層２４とが積層された構造を有する。チャネル層２８は、酸化物導電体層としてのＩＴＯ層からなる。チャネル層（酸化物導電体層）２８は、ゲート絶縁層（強誘電体層）２５におけるＰｂ拡散防止層２４側の面に配置されている。なお、図１中、符号２１は表面にＳiＯ２層が形成されたＳi基板からなる絶縁性基材を示し、符号２６はソース電極を示し、符号２７はドレイン電極を示す。符号１０は、本発明の積層構造体を示す
【００６６】
ＰＺＴ層２３、チャネル層（酸化物導電体層）２８及びＰｂ拡散防止層２４はいずれも、液体プロセスを用いて製造されたものである。Ｐｂ拡散防止層（ＢＬＴ層）２４の厚さは、例えば１０ｎｍ〜３０ｎｍの範囲内にある。
【００６７】
実施形態１に係る強誘電体ゲート薄膜トランジスター２０は、以下に示す方法により製造することができる。以下、工程順に説明する。
図２は、実施形態１に係る強誘電体ゲート薄膜トランジスター２０を製造するための方法を説明するために示す図である。図２（ａ）〜図２（ｅ）は各工程図である。
【００６８】
（１）基材準備工程
表面にＳiＯ２層が形成されたＳi基板からなる絶縁性基板２１上に「Ｔi（１０ｎｍ）及びＰt（４０ｎｍ）の積層膜」からなるゲート電極層２２が形成された基材を準備する（図２（ａ）参照。田中貴金属製）。基材の平面サイズは、２０ｍｍ×２０ｍｍである。
【００６９】
（２）ゲート絶縁層形成工程
（２−１）ＰＺＴ層形成工程
熱処理することによりＰＺＴ層となるＰＺＴゾルゲル溶液を準備する（三菱マテリアル株式会社製／８重量％の金属アルコキシドタイプ／Ｐｂ：Ｚｒ：Ｔｉ＝１．２：０．４：０．６）を準備する。
【００７０】
次に、「ゲート電極層２２上に、スピンコート法を用いて上記したＰＺＴゾルゲル溶液を塗布し（例えば、２５００ｒｐｍ・３０秒）、その後、基材をホットプレート上に置き空気中１５０℃で１分間乾燥させた後２５０℃で５分間乾燥させる操作」を４回繰り返すことにより、ＰＺＴ層の前駆体組成物層（層厚３２０ｎｍ）を形成する。
【００７１】
最後に、ＰＺＴ層の前駆体組成物層を表面温度が４００度のホットプレート上に１０分間載置した後、ＲＴＡ装置を用いて空気中高温で（６５０℃、１５分間）熱処理することにより、ＰＺＴ層３０（層厚１６０ｎｍ）を形成する（図２（ｂ）参照。）。
【００７２】
（２−２）ＢＬＴ層形成工程
熱処理することによりＢＬＴ層となるＢＬＴゾルゲル溶液を準備する（三菱マテリアル株式会社製／５重量％の金属アルコキシドタイプ／Ｂｉ：Ｌａ：Ｔｉ＝３．４０：０．７５：３．０）を準備する。
【００７３】
次に、ＰＺＴ層３０上に、スピンコート法を用いて上記したＢＬＴゾルゲル溶液を塗布し（例えば、２５００ｒｐｍ・３０秒）、その後、基材をホットプレート上に置き空気中１５０℃で１分間乾燥させた後２５０℃で５分間乾燥させることにより、ＢＬＴ層の前駆体組成物層（層厚４０ｎｍ）を形成する。
【００７４】
最後に、ＢＬＴ層の前駆体組成物層を表面温度が５００度のホットプレート上に１０分間載置した後、ＲＴＡ装置を用いて酸素雰囲気下高温で（７００℃、１５分間）熱処理することにより、ＢＬＴ層（Ｐｂ拡散防止層）２４（層厚２０ｎｍ）を形成する（図２（ｃ）参照。）。
【００７５】
（３）ソース電極／ドレイン電極形成工程
ＢＬＴ層（Ｐｂ拡散防止層）２４における表面所定部位に、スパッタリング法及びフォトリソグラフィ法を用いて、Ｐｔからなるソース電極層２６及びドレイン電極層２７を形成する（図２（ｄ）参照。）。
【００７６】
（４）チャネル層形成工程
まず、熱処理することによりＩＴＯ層となる金属カルボン酸塩を含有するＩＴＯ溶液（株式会社高純度化学研究所製の機能性液体材料（商品名：ＩＴＯ−０５Ｃ）、原液：希釈液＝１：１．５）を準備する。なお、当該ＩＴＯ溶液には、完成時にチャネル層２８のキャリア濃度が１×１０１５ｃｍ−３〜１×１０２１ｃｍ−３の範囲内になるような濃度の不純物が添加されている。
【００７７】
次に、ＢＬＴ層（Ｐｂ拡散防止層）２４の表面上に、ソース電極２６及びドレイン電極層２７を跨ぐように、スピンコート法を用いてＩＴＯ溶液を塗布し（例えば、３０００ｒｐｍ・３０秒）、その後、基材をホットプレート上に置き空気中１５０℃で１分間乾燥させた後２５０℃で５分間乾燥させ、さらにその後４００℃で１５分間乾燥させることにより、ＩＴＯ層の前駆体組成物層（層厚４０ｎｍ）を形成する。
【００７８】
最後に、ＩＴＯ層の前駆体組成物層に表面温度が２５０℃のホットプレート上に１０分間載置した後、ＲＴＡ装置を用いて空気中４５０℃・３０分（前半１５分酸素雰囲気、後半の１５分窒素雰囲気）の条件で前駆体組成物層を加熱することにより、チャネル層２８（層厚２０ｎｍ）を形成する（図２（ｅ）参照。）。
【００７９】
以上の工程により、実施形態１に係る強誘電体ゲート薄膜トランジスター２０を製造することができる。
【００８０】
実施形態１に係る強誘電体ゲート薄膜トランジスター２０によれば、ＰＺＴ層２３とＩＴＯ層（チャネル層）２８との間には、ＢＬＴ層２４からなるＰｂ拡散防止層が存在するため、後述する実施例からも分かるように、ＰＺＴ層２３からＩＴＯ層（チャネル層）２８にＰｂ原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめ、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。
【００８１】
また、実施形態１に係る強誘電体ゲート薄膜トランジスター２０によれば、Ｐｂ拡散防止層としてのＢＬＴ層（Ｐｂ拡散防止層）２４の厚さが１０ｎｍ〜３０ｎｍの範囲内（２０ｎｍ）にあることから、ＰＺＴ層２３からＩＴＯ層（チャネル層）２８にＰｂ原子が拡散することをより高いレベルで防止することが可能となり、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い（例えばメモリウインドウの幅が狭くなり易い、オフ電流が増大し易い）という問題をより高いレベルで防止することが可能となる。
【００８２】
[実施形態２]
図３は、実施形態２に係る強誘電体薄膜キャパシター３０を説明するために示す図である。
実施形態２に係る強誘電体薄膜キャパシター３０は、図３に示すように、第１電極層３２と、第２電極層３６と、第１電極層３２と第２電極層３６との間に配置された強誘電体層からなる誘電体層３５とを備える。誘電体層（強誘電体層）３５は、ＰＺＴ層３３とＢＬＴ層からなるＰｂ拡散防止層３４とが積層された構造を有する。第２電極層３６は、酸化物導電体層としてのＩＴＯ層からなる。第２電極層（酸化物導電体層）３６は、誘電体層（強誘電体層）３５におけるＢＬＴ層（Ｐｂ拡散防止層）３４側の面に配置されている。なお、図３中、符号３１は表面にＳiＯ２層が形成されたＳi基板からなる絶縁性基材を示す。また、符号１０は、本発明の積層構造体を示す。
【００８３】
ＰＺＴ層３３、第２電極層（ＩＴＯ層）３６及びＢＬＴ層（Ｐｂ拡散防止層）３４はいずれも、液体プロセスを用いて製造されたものである。ＢＬＴ層（Ｐｂ拡散防止層）３４の厚さは、例えば１０ｎｍ〜３０ｎｍの範囲内にある。
【００８４】
実施形態２に係る強誘電体薄膜キャパシター３０は、以下に示す方法により製造することができる。以下、工程順に説明する。
図４は、実施形態２に係る強誘電体薄膜キャパシター３０を製造するための方法を説明するために示す図である。図４（ａ）〜図４（ｄ）は各工程図である。
【００８５】
（１）基材準備工程
表面にＳiＯ２層が形成されたＳi基板からなる絶縁性基板３１上に「Ｔi（１０ｎｍ）及びＰt（４０ｎｍ）の積層膜」からなる第１電極層３２が形成された基材を準備する（図４（ａ）参照。田中貴金属製）。基材の平面サイズは、２０ｍｍ×２０ｍｍである。
【００８６】
（２）誘電体層形成工程
（２−１）ＰＺＴ層形成工程
熱処理することによりＰＺＴ層となるＰＺＴゾルゲル溶液を準備する（三菱マテリアル株式会社製／８重量％の金属アルコキシドタイプ／Ｐｂ：Ｚｒ：Ｔｉ＝１．２：０．４：０．６）を準備する。
【００８７】
次に、「第１電極層３２上に、スピンコート法を用いて上記したＰＺＴゾルゲル溶液を塗布し（例えば、２５００ｒｐｍ・３０秒）、その後、基材をホットプレート上に置き空気中１５０℃で１分間乾燥させた後２５０℃で５分間乾燥させる操作」を４回繰り返すことにより、ＰＺＴ層の前駆体組成物層（層厚３２０ｎｍ）を形成する。
【００８８】
最後に、ＰＺＴ層の前駆体組成物層を表面温度が４００度のホットプレート上に１０分間載置した後、ＲＴＡ装置を用いて空気中高温で（６５０℃、１５分間）熱処理することにより、ＰＺＴ層３３（層厚１６０ｎｍ）を形成する（図４（ｂ）参照。）。
【００８９】
（２−２）ＢＬＴ層形成工程
熱処理することによりＢＬＴ層となるＢＬＴゾルゲル溶液を準備する（三菱マテリアル株式会社製／５重量％の金属アルコキシドタイプ／Ｂｉ：Ｌａ：Ｔｉ＝３．４０：０．７５：３．０）を準備する。
【００９０】
次に、ＰＺＴ層３３上に、スピンコート法を用いて上記したＢＬＴゾルゲル溶液を塗布し（例えば、２５００ｒｐｍ・３０秒）、その後、基材をホットプレート上に置き空気中１５０℃で１分間乾燥させた後２５０℃で５分間乾燥させることにより、ＰＺＴ層の前駆体組成物層（層厚４０ｎｍ）を形成する。
【００９１】
最後に、ＢＬＴ層の前駆体組成物層を表面温度が５００度のホットプレート上に１０分間載置した後、ＲＴＡ装置を用いて酸素雰囲気下高温で（７００℃、１５分間）熱処理することにより、ＢＬＴ層（Ｐｂ拡散防止層）３４（層厚２０ｎｍ）を形成する（図４（ｃ）参照。）。
【００９２】
（４）第２電極層形成工程
まず、熱処理することによりＩＴＯ層となる金属カルボン酸塩を含有するＩＴＯ溶液（株式会社高純度化学研究所製の機能性液体材料（商品名：ＩＴＯ−０５Ｃ）、原液：希釈液＝１：１．５）を準備する。なお、当該ＩＴＯ溶液には、完成時にチャネル層２８のキャリア濃度が１×１０１５ｃｍ−３〜１×１０２１ｃｍ−３の範囲内になるような濃度の不純物が添加されている。
【００９３】
次に、「ＢＬＴ層（Ｐｂ拡散防止層）３４の表面上に、スピンコート法を用いてＩＴＯ溶液を塗布し（例えば、３０００ｒｐｍ・３０秒）、その後、基材をホットプレート上に置き「空気中１５０℃で１分間乾燥させた後２５０℃で５分間乾燥させ、さらにその後４００℃で１５分間乾燥させる操作」を４回繰り返すことによりことにより、ＩＴＯ層の前駆体組成物層（層厚１６０ｎｍ）を形成する。
【００９４】
最後に、ＩＴＯ層の前駆体組成物層に表面温度が２５０℃のホットプレート上に１０分間載置した後、ＲＴＡ装置を用いて空気中４５０℃・３０分（前半１５分酸素雰囲気、後半の１５分窒素雰囲気）の条件で前駆体組成物層を加熱することにより、ＩＴＯ層からなる第２電極層３６（層厚８０ｎｍ）を形成する（図２（ｅ）参照。）。
【００９５】
以上の工程により、実施形態２に係る強誘電体薄膜キャパシター３０を製造することができる。
【００９６】
実施形態２に係る強誘電体薄膜キャパシター３０によれば、ＰＺＴ層３３とＩＴＯ層３６との間には、ＢＬＴ層３４からなるＰｂ拡散防止層が存在するため、ＰＺＴ層３３から第２電極層（ＩＴＯ層）３６にＰｂ原子が拡散することが防止され、強誘電体薄膜キャパシターの電気特性が劣化し易い（例えば充放電可能回数が低下し易い）という問題を解決することが可能となる。
【００９７】
また、実施形態２に係る強誘電体薄膜キャパシター３０によれば、ＢＬＴ層３４の厚さが１０ｎｍ〜３０ｎｍの範囲内（２０ｎｍ）にあることから、ＰＺＴ層３３から第２電極層（ＩＴＯ層）３６にＰｂ原子が拡散することをより高いレベルで防止することが可能となり、強誘電体薄膜キャパシターの電気特性が劣化し易い（例えば充放電可能回数が低下し易い）という問題をより高いレベルで解決することが可能となる。
【００９８】
［実施形態３］
１．実施形態３に係る強誘電体ゲート薄膜トランジスター１００
図５は、実施形態３に係る強誘電体ゲート薄膜トランジスター１００を説明するために示す図である。図５（ａ）は強誘電体ゲート薄膜トランジスター１００の平面図であり、図５（ｂ）は図５（ａ）のＡ１−Ａ１断面図であり、図５（ｃ）は図５（ａ）のＡ２−Ａ２断面図である。
【００９９】
実施形態３に係る強誘電体ゲート薄膜トランジスター１００は、図５（ａ）及び図５（ｂ）に示すように、ソース領域１４４及びドレイン領域１４６並びにチャネル領域１４２を含む酸化物導電体層１４０と、チャネル領域１４２の導通状態を制御するゲート電極１２０と、ゲート電極１２０とチャネル領域１４２との間に形成され強誘電体材料からなるゲート絶縁層１３０とを備える。チャネル領域１４２の層厚は、ソース領域１４４の層厚及びドレイン領域１４６の層厚よりも薄い。チャネル領域１４２の層厚は、好ましくは、ソース領域１４４の層厚及びドレイン領域１４６の層厚の１／２以下である。ゲート電極１２０は、図５（ａ）及び図５（ｃ）に示すように、スルーホール１５０を介して外部に露出するゲートパッド１２２に接続されている。
【０１００】
実施形態３に係る強誘電体ゲート薄膜トランジスター１００においては、チャネル領域１４２の層厚がソース領域１４４の層厚及びドレイン領域１４６の層厚よりも薄い酸化物導電体層１４０は、型押し成形技術を用いて形成されたものである。
【０１０１】
実施形態３に係る強誘電体ゲート薄膜トランジスター１００においては、チャネル領域１４２のキャリア濃度及び層厚は、ゲート電極１２０にオフの制御電圧を印加したときに、チャネル領域１４２が空乏化するような値に設定されている。具体的には、チャネル領域１４２のキャリア濃度は、１×１０１５ｃｍ−３〜１×１０２１ｃｍ−３の範囲内にあり、チャネル領域１４２の層厚は、５ｎｍ〜１００ｎｍの範囲内にある。
【０１０２】
なお、実施形態３に係る強誘電体ゲート薄膜トランジスター１００においては、ソース領域１４４及びドレイン領域１４６の層厚は、５０ｎｍ〜１０００ｎｍの範囲内にある。
【０１０３】
酸化物導電体層１４０は、例えばインジウム錫酸化物（ＩＴＯ）からなる。ゲート絶縁層１３０は、例えばＰＺＴ層１３２及びＢＬＴ層１３４とが積層された構造を有する強誘電体層からなる。ＰＺＴ層１３２の厚さは１６０ｎｍであり、ＢＬＴ層１３４の厚さは２０ｎｍである。ゲート電極１２０及びゲートパッド１２２は、例えば酸化ニッケルランタン（ＬＮＯ（ＬａＮｉＯ３））からなる。絶縁性基板１１０は、例えばＳｉ基板の表面にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板からなる。
【０１０４】
２．実施形態３に係る強誘電体ゲート薄膜トランジスター１００の製造方法
実施形態３に係る強誘電体ゲート薄膜トランジスター１００は、以下に示す強誘電体ゲート薄膜トランジスターの製造方法により製造することができる。以下、工程順に説明する。
【０１０５】
図６〜図９は、実施形態３に係る強誘電体ゲート薄膜トランジスター１００を製造する方法を説明するために示す図である。図６（ａ）〜図６（ｆ）、図７（ａ）〜図７（ｆ）、図８（ａ）〜図８（ｅ）及び図９（ａ）〜図９（ｅ）は各工程図である。なお、各工程図において、左側に示す図は、図５（ｂ）に対応する図であり、右側に示す図は図５（ｃ）に対応する図である。
【０１０６】
（１）ゲート電極形成工程
まず、熱処理することによりＬＮＯ（酸化ニッケルランタン）層となる液体材料を準備する。具体的には、金属無機塩（硝酸ランタン（六水和物）及び酢酸ニッケル（四水和物））を含有するＬＮＯ溶液（溶媒：２ーメトキシエタノール）を準備する。
【０１０７】
次に、図６（ａ）及び図６（ｂ）に示すように、絶縁性基板１１０における一方の表面に、スピンコート法を用いてＬＮＯ溶液を塗布し（例えば、５００ｒｐｍ・２５秒）、その後、絶縁体基板１１０をホットプレート上に置き６０℃で１分間乾燥させることにより、ＬＮＯ（酸化ニッケルランタン）層の前駆体組成物層１２０’（層厚３００ｎｍ）を形成する。
【０１０８】
次に、図６（ｃ）及び図６（ｄ）に示すように、ゲート電極１２０及びゲートパッド１２２に対応する領域が凹となるように形成された凹凸型Ｍ２（高低差３００ｎｍ）を用いて、１５０℃で前駆体組成物層１２０’に対して型押し加工を施すことにより、前駆体組成物層１２０’に型押し構造（凸部の層厚３００ｎｍ、凹部の層厚５０ｎｍ）を形成する。型押し加工を施すときの圧力は、５ＭＰａとする。
【０１０９】
次に、前駆体組成物層１２０’を全面エッチングすることにより、図６（ｅ）に示すように、ゲート電極１２０及びゲートパッド１２２に対応する領域以外の領域から前駆体組成物層を完全に除去する。全面エッチング工程は、ウェットエッチング技術を用いて真空プロセスを用いることなく行う。
【０１１０】
最後に、前駆体組成物層１２０’をＲＴＡ装置を用いて高温で（６５０℃、１０分間）熱処理することにより、図６（ｆ）に示すように、前駆体組成物層１２０’から、ＬＮＯ（酸化ニッケルランタン）層からなるゲート電極１２０及びゲートパッド１２２を形成する。
【０１１１】
（２）ゲート絶縁層形成工程
（２−１）ＰＺＴ層形成工程
まず、熱処理することによりＰＺＴとなるＰＺＴゾルゲル溶液（三菱マテリアル株式会社製、ＰＺＴゾルゲル溶液）を準備する。
【０１１２】
次に、図７（ａ）及び図７（ｂ）に示すように、「絶縁性基板１１０における一方の表面上に、スピンコート法を用いて上記したＰＺＴゾルゲル溶液を塗布し（例えば、２０００ｒｐｍ・２５秒）、その後、絶縁体基板１１０をホットプレート上に置き２５０℃で５分間乾燥させる操作」を３回繰り返すことにより、ＰＺＴ層の前駆体組成物層１３２’（層厚３００ｎｍ）を形成する。
【０１１３】
次に、図７（ｂ）〜及び図７（ｄ）に示すように、スルーホール１５０に対応する領域が凸となるように形成された凹凸型Ｍ３（高低差３００ｎｍ）を用いて、１５０℃で前駆体組成物層１３２’に対して型押し加工を施すことにより、前駆体組成物層１３２’にスルーホール１５０に対応する型押し構造を形成する。
【０１１４】
次に、前駆体組成物層１３２’を全面エッチングすることにより、図７（ｅ）に示すように、スルーホール１５０に対応する領域から前駆体組成物層１３２’を完全に除去する。全面エッチング工程は、ウェットエッチング技術を用いて真空プロセスを用いることなく行う。
【０１１５】
最後に、前駆体組成物層１３２’をＲＴＡ装置を用いて高温で（６５０℃、１０分間）熱処理することにより、図７（ｆ）に示すように、前駆体組成物層１３２’からＰＺＴ層１３２（１５０ｎｍ）を形成する。
【０１１６】
（２−２）ＢＬＴ層形成工程
まず、熱処理することによりＢＬＴ層となるＢＬＴゾルゲル溶液（高純度化学株式会社製、ＢＬＴゾルゲル溶液）を準備する。
【０１１７】
次に、図８（ａ）に示すように、ＰＺＴ層１３２上に、スピンコート法を用いて上記したＢＬＴゾルゲル溶液を塗布し（例えば、２０００ｒｐｍ・２５秒）、その後、絶縁体基板１１０をホットプレート上に置き２５０℃で５分間乾燥させることにより、ＢＬＴ層の前駆体組成物層１３４’（層厚４０ｎｍ）を形成する。
【０１１８】
次に、図８（ｂ）及び図８（ｃ）に示すように、スルーホール１５０に対応する領域が凸となるように形成された凹凸型Ｍ４を用いて、１５０℃で前駆体組成物層１３４’に対して型押し加工を施すことにより、前駆体組成物層１３４’にスルーホール１５０に対応する型押し構造を形成する。なお、図８（ｃ）中、符号１３４’ｚは前駆体組成物層１３４’の残膜を示す。
【０１１９】
次に、前駆体組成物層１３４’を全面エッチングすることにより、図８（ｄ）に示すように、スルーホール１５０に対応する領域から前駆体組成物層１３４’（残膜１３４’ｚ）を完全に除去する。全面エッチング工程は、ウェットエッチング技術を用いて真空プロセスを用いることなく行う。
【０１２０】
最後に、前駆体組成物層１３４’をＲＴＡ装置を用いて高温で（６５０℃、１０分間）熱処理することにより、図８（ｅ）に示すように、前駆体組成物層１３４’からＢＬＴ層１３４（層厚２０ｎｍ）を形成する。
【０１２１】
（３）酸化物導電体層形成工程
まず、熱処理することによりＩＴＯ層となる金属カルボン酸塩を含有するＩＴＯ溶液（株式会社高純度化学研究所製（商品名：ＩＴＯ−０５Ｃ）、原液：希釈液＝１：１．５）を準備する。なお、当該機能性液体材料には、完成時にチャネル領域１４２のキャリア濃度が１×１０１５ｃｍ−３〜１×１０２１ｃｍ−３の範囲内になるような濃度の不純物が添加されている。
【０１２２】
次に、図９（ａ）に示すように、絶縁性基板１１０における一方の表面上に、スピンコート法を用いて上記したＩＴＯ溶液を塗布し（例えば、２０００ｒｐｍ・２５秒）、その後、絶縁体基板１１０をホットプレート上に置き１５０℃で３分間乾燥させることにより、ＩＴＯ層の前駆体組成物層１４０’を形成する。
【０１２３】
次に、図９（ｂ）及び図９（ｃ）に示すように、ソース領域１４４に対応する領域及びドレイン領域１４６に対応する領域よりもチャネル領域１４２に対応する領域が凸となるように形成され凹凸型Ｍ５（高低差３５０ｎｍ）を用いて、前駆体組成物層１４０’に対して型押し加工を施すことにより、前駆体組成物層１４０’に型押し構造（凸部の層厚３５０ｎｍ、凹部の層厚１００ｎｍ）を形成する。これにより、前駆体組成物層１４０’のうちチャネル領域１４２となる部分の層厚が他の部分よりも薄くなる。
【０１２４】
なお、凹凸型Ｍ５は、チャネル領域１４２に対応する領域よりも素子分離領域１６０（図９（ｄ）参照。）及びスルーホール１５０（図９（ｅ）参照。）に対応する領域がさらに凸となるような構造を有しており、絶縁性基板１１０における一方の表面全面にウェットエッチングを施すことにより、チャネル領域１４２となる部分を所定の厚さにしつつも素子分離領域１６０及びスルーホール１５０に対応する領域から前駆体組成物層１４０’を完全に除去することができる（図９（ｄ）参照。）。凹凸型Ｍ５は、素子分離領域に対応する領域部分が先細となった形状を有していてもよい。
【０１２５】
最後に、前駆体組成物層１４０’に熱処理を施す（ホットプレート上で４００℃・１０分の条件で前駆体組成物層１４０’の焼成を行い、その後、ＲＴＡ装置を用いて６５０℃・３０分（前半１５分酸素雰囲気、後半の１５分窒素雰囲気）の条件で前駆体組成物層１４０’を加熱する）ことにより、ソース領域１４４、ドレイン領域１４６及びチャネル領域１４２を含む酸化物導電体層１４０を形成し、図９（ｅ）に示すようなボトムゲート構造を有する、実施形態３に係る強誘電体ゲート薄膜トランジスター１００を製造することができる。
【０１２６】
３．実施形態３に係る強誘電体ゲート薄膜トランジスター１００の効果
実施形態３に係る強誘電体ゲート薄膜トランジスター１００によれば、チャネル領域１４２を構成する材料として酸化物導電性材料を用いているためキャリア濃度を高くすることができ、また、ゲート絶縁層１３０を構成する材料として強誘電体材料を用いているため低い駆動電圧で高速にスイッチングすることができ、その結果、従来の強誘電体ゲート薄膜トランジスター９００の場合と同様に、大きな電流を低い駆動電圧で高速に制御することが可能となる。また、ゲート絶縁層１３０を構成する材料として強誘電体材料を用いていることから、良好なヒステリシス特性を有するようになり、従来の強誘電体ゲート薄膜トランジスター９００の場合と同様に、メモリ素子や蓄電素子として好適に使用することが可能となる。
【０１２７】
また、実施形態３に係る強誘電体ゲート薄膜トランジスター１００によれば、チャネル領域１４２の層厚がソース領域１４４の層厚及びドレイン領域１４６の層厚よりも薄い酸化物導電体層１４０を形成するだけで強誘電体ゲート薄膜トランジスターを製造することが可能となるため、従来の強誘電体ゲート薄膜トランジスター９００の場合のようにチャネル領域とソース領域及びドレイン領域とを異なる材料から形成する必要がなくなり、上記のように優れた強誘電体ゲート薄膜トランジスターを、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能となる。
【０１２８】
また、実施形態３に係る強誘電体ゲート薄膜トランジスター１００によれば、酸化物導電体層、ゲート電極及びゲート絶縁層はすべて、液体プロセスを用いて形成されたものであるため、型押し成形加工技術を用いて強誘電体ゲート薄膜トランジスターを製造することが可能となり、上記のように優れた強誘電体ゲート薄膜トランジスターを、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能となる。
【０１２９】
また、実施形態３に係る強誘電体ゲート薄膜トランジスター１００によれば、ＰＺＴ層１３２と酸化物導電体層１４０（ソース領域１４４、ドレイン領域１４６及びチャネル領域１４２）との間には、ＢＬＴ層１３４からなるＰｂ拡散防止層が存在するため、後述する実施例からも分かるように、ＰＺＴ層１３２からＩＴＯ層１４２にＰｂ原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめ、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。
【０１３０】
また、実施形態３に係る強誘電体ゲート薄膜トランジスター１００によれば、ＢＬＴ層１３４の厚さが１０ｎｍ〜３０ｎｍの範囲内（２０ｎｍ）にあることから、ＰＺＴ層１３２からＩＴＯ層１４２にＰｂ原子が拡散することをより高いレベルで防止することが可能となり、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめ、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題をより高いレベルで解決することが可能となる。また、強誘電体ゲート薄膜トランジスターの伝達特性が劣化する（例えばオン電流が低下したりオフ電流が増大したりする）場合があるという問題を解決することが可能となる。
【０１３１】
［実施形態４］
実施形態４に係る強誘電体ゲート薄膜トランジスター１０２（図示せず）は、基本的には実施形態３に係る強誘電体ゲート薄膜トランジスター１００と同様の構成を有するが、Ｐｂ拡散防止層としてＢＬＴ層ではなくＬａＴａＯｘ層を備える点で実施形態３に係る強誘電体ゲート薄膜トランジスター１００の場合と異なる。また、実施形態４に係る強誘電体ゲート薄膜トランジスター１０２は、ＢＬＴ層形成工程に代えて以下のＬａＴａＯｘ層形成工程を実施する以外は、実施形態３に係る強誘電体ゲート薄膜トランジスター１００を製造する方法の場合と同様の方法を実施することにより、実施形態４に係る強誘電体ゲート薄膜トランジスター１０２を製造する。従って、以下、実施形態４に係る強誘電体ゲート薄膜トランジスター１０２を製造する方法のうち、ＬａＴａＯｘ層形成工程のみを説明する。
【０１３２】
（２−２）ＬａＴａＯｘ層形成工程
まず、熱処理することによりＬａＴａＯｘ層となる液体材料を準備する。具体的には、酢酸ランタン及びＴａブトキシドを含有するＬａＴａＯｘ溶液（溶媒：プロピオン酸）を準備する。
【０１３３】
次に、ＰＺＴ層上に、スピンコート法を用いて上記したＬａＴａＯｘ溶液を塗布し（例えば、２０００ｒｐｍ・２５秒）、その後、絶縁体基板をホットプレート上に置き空気中２５０℃で５分間乾燥させることにより、ＬａＴａＯｘ層の前駆体組成物層（層厚４０ｎｍ）を形成する。
【０１３４】
次に、スルーホールに対応する領域が凸となるように形成された凹凸型を用いて、１５０℃で前駆体組成物層に対して型押し加工を施すことにより、前駆体組成物層にスルーホール１５０に対応する型押し構造を形成する。
【０１３５】
次に、前駆体組成物層を全面エッチングすることにより、スルーホールに対応する領域から前駆体組成物層（残膜）を完全に除去する。全面エッチング工程は、ウェットエッチング技術を用いて真空プロセスを用いることなく行う。
【０１３６】
最後に、ＬａＴａＯｘ層の前駆体組成物層を表面温度が２５０℃のホットプレート上に１０分間載置した後、ＲＴＡ装置を用いて酸素雰囲気下高温で（５５０℃、１０分間）熱処理することにより、前駆体組成物層からＬａＴａＯｘ層（Ｐｂ拡散防止層）（層厚２０ｎｍ）を形成する。
【０１３７】
このように、実施形態４に係る強誘電体ゲート薄膜トランジスター１０２は、Ｐｂ拡散防止層の構成が実施形態３に係る強誘電体ゲート薄膜トランジスター１００の場合と異なるが、チャネル領域を構成する材料として酸化物導電性材料を用いているためキャリア濃度を高くすることができ、また、ゲート絶縁層を構成する材料として強誘電体材料を用いているため低い駆動電圧で高速にスイッチングすることができ、その結果、従来の強誘電体ゲート薄膜トランジスター９００の場合と同様に、大きな電流を低い駆動電圧で高速に制御することが可能となる。また、ゲート絶縁層を構成する材料として強誘電体材料を用いていることから、良好なヒステリシス特性を有するようになり、従来の強誘電体ゲート薄膜トランジスター９００の場合と同様に、メモリ素子や蓄電素子として好適に使用することが可能となる。
【０１３８】
また、チャネル領域の層厚がソース領域の層厚及びドレイン領域の層厚よりも薄い酸化物導電体層を形成するだけで強誘電体ゲート薄膜トランジスターを製造することが可能となるため、従来の強誘電体ゲート薄膜トランジスター９００の場合のようにチャネル領域とソース領域及びドレイン領域とを異なる材料から形成する必要がなくなり、上記のように優れた強誘電体ゲート薄膜トランジスターを、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能となる。
【０１３９】
また、酸化物導電体層、ゲート電極及びゲート絶縁層はすべて、液体プロセスを用いて形成されたものであるため、型押し成形加工技術を用いて強誘電体ゲート薄膜トランジスターを製造することが可能となり、上記のように優れた強誘電体ゲート薄膜トランジスターを、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能となる。
【０１４０】
また、ＰＺＴ層と酸化物導電体層（ソース領域、ドレイン領域及びチャネル領域）との間には、ＬａＴａＯｘ層からなるＰｂ拡散防止層が存在するため、ＰＺＴ層からＩＴＯ層にＰｂ原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめ、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。
【０１４１】
また、ＬａＴａＯｘ層の厚さが１０ｎｍ〜３０ｎｍの範囲内（２０ｎｍ）にあることから、ＰＺＴ層１３２からＩＴＯ層１４２にＰｂ原子が拡散することをより高いレベルで防止することが可能となり、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめ、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題をより高いレベルで解決することが可能となる。また、強誘電体ゲート薄膜トランジスターの伝達特性が劣化する（例えばオン電流が低下したりオフ電流が増大したりする）場合があるという問題を解決することが可能となる。
【０１４２】
［実施例１]
実施例１は、ＰＺＴ層とＩＴＯ層との間にＢＬＴ層を介在させた場合に、ＰＺＴ層からＩＴＯ層にＰｂ原子が拡散することが防止されることを示す実施例である。
【０１４３】
図１０〜図１４は、試験例１及び２に係る強誘電体ゲート薄膜トランジスター２０，９０を説明するために示す図である。試験例１に係る強誘電体ゲート薄膜トランジスター２０は実施例であり、試験例２に係る強誘電体ゲート薄膜トランジスターは比較例である。
【０１４４】
図１０（ａ）は試験例１に係る強誘電体ゲート薄膜トランジスター２０の断面図であり、図１０（ｂ）は試験例２に係る強誘電体ゲート薄膜トランジスター９０の断面図である。図１１（ａ）は試験例１に係る強誘電体ゲート薄膜トランジスター２０の断面ＴＥＭ写真であり、図１１（ｂ）は試験例２に係る強誘電体ゲート薄膜トランジスター９０の断面ＴＥＭ写真である。図１２（ａ）は図１１（ａ）における符号Ａが指す部分の部分拡大図であり、図１２（ｂ）は図１１（ａ）における符号Ｂが指す部分の部分拡大図であり、図１２（ｃ）は図１１（ｂ）における符号Ｃが指す部分の部分拡大図である。なお、図１２（ａ）及び図１２（ｂ）には、図中左側の領域に電子線回折の結果を小さく示している。
【０１４５】
図１３（ａ）は、試験例１に係る強誘電体ゲート薄膜トランジスター２０のＥＤＸスペクトルを示すグラフであり、図１３（ｂ）は試験例２に係る強誘電体ゲート薄膜トランジスター９０のＥＤＸスペクトルを示すグラフである。図１４（ａ）は試験例１に係る強誘電体ゲート薄膜トランジスター２０の伝達特性を示すグラフであり、図１４（ｂ）は試験例２に係る強誘電体ゲート薄膜トランジスター９０の伝達特性を示すグラフである。
【０１４６】
１．試料の準備
実施形態１に係る強誘電体ゲート薄膜トランジスター２０をそのまま試験例１に係る強誘電体ゲート薄膜トランジスターとした（図１及び図１０（ａ）参照。）。但し、ＰＺＴ層２３の厚さを１６０ｎｍとし、ＢＬＴ層の厚さを２０ｎｍとした。また、実施形態１に係る強誘電体ゲート薄膜トランジスター２０からＢＬＴ層を除去した構造の強誘電体ゲート薄膜トランジスターを試験例２に係る強誘電体ゲート薄膜トランジスター９０とした（図１０（ｂ）参照。）。但し、ＰＺＴ層９３の厚さを１６０ｎｍとした。
【０１４７】
２．試料の断面ＴＥＭ観察及びＥＤＸスペクトル測定
試験例１に係る強誘電体ゲート薄膜トランジスター２０及び試験例２に係る強誘電体ゲート薄膜トランジスター９０から測定用薄片を作製し、日本電子株式会社製の透過型電子顕微鏡「ＪＳＭ−２１００Ｆ」を用いてＴＥＭ写真を取得した。また、日本電子株式会社製のエネルギー分散型Ｘ線分析装置「ＪＥＤ-２３００Ｔ」を用いてＥＤＸスペクトル（エネルギー分散型Ｘ線分光スペクトル）を取得した。
【０１４８】
その結果、各断面ＴＥＭ写真からは、「試験例１に係る強誘電体ゲート薄膜トランジスター２０における『ＰＺＴ層２３とＢＬＴ層２４との界面』、『ＢＬＴ層２４とＩＴＯ層（チャネル層）２８との界面』」及び「試験例２に係る強誘電体ゲート薄膜トランジスター９０におけるＰＺＴ層９３とＩＴＯ層９８との界面」が明瞭には観察できなかった（図１２（ａ）、図１２（ｂ）及び図１２（ｃ）参照。）。しかしながら、図１３からも分かるように、試験例２に係る強誘電体ゲート薄膜トランジスター９０においては、ＰＺＴ層９３からＩＴＯ層９８にＰｂ原子が拡散している（１０ｎｍ程度拡散している）のに対して、試験例１に係る強誘電体ゲート薄膜トランジスター２０においては、ＰＺＴ層２３からのＰｂ原子はＢＬＴ層２４のところで拡散が止まり、ＩＴＯ層（チャネル層）２８までＰｂ原子が拡散していないことが確認できた。
【０１４９】
なお、図１２（ａ）の電子線回折写真及び図１２（ｂ）の電子線回折写真からも分かるように、ＰＺＴ層２３及びＢＬＴ層２４のいずれにおいても結晶性スポットが観測され、ＰＺＴ層２３及びＢＬＴ層２４のいずれもが良好な結晶性を有することが確認できた。
【０１５０】
４．試料の伝達特性
まず、ＰＺＴ層２３及びＢＬＴ層（Ｐｂ拡散防止層）２４における端部をウェットエッチングにより除去し、ゲート電極層２２を露出させ、その部分にゲート電極層用のプローブを押し当てた。その後、ソース電極層２６にソース用プローブを接触させ、ドレイン電極層２７にドレイン用プローブを接触させることにより、強誘電体ゲート薄膜トランジスター２０における伝達特性（ドレイン電流ＩＤとゲート電圧ＶＧとの間のＩＤ−ＶＧ特性）を半導体パラメータアナライザー（アジレント製）を用いて測定した。なお、伝達特性（ＩＤ−ＶＧ特性）を測定するに当たっては、ドレイン電圧ＶＤを１．５Ｖに固定した状態でゲート電圧ＶＧを−７Ｖ〜＋７Ｖの範囲で走査することにより行った。なお、強誘電体ゲート薄膜トランジスター９０においても同様の評価を行った。
【０１５１】
その結果、試験例２に係る強誘電体ゲート薄膜トランジスター９０においては、強誘電体ゲート薄膜トランジスターの伝達特性（例えばメモリウインドウの幅）が１０回の電圧走査により劣化している（図１４（ｂ）参照。）のに対して、試験例１に係る強誘電体ゲート薄膜トランジスター２０においては、強誘電体ゲート薄膜トランジスターの伝達特性（例えばメモリウインドウの幅）が１０回の電圧走査によっては劣化していない（図１４（ａ）参照。）ことが分かった。
【０１５２】
以上の結果より、ＰＺＴ層とＩＴＯ層との間にＢＬＴ層を介在させた場合に、ＰＺＴ層からＩＴＯ層にＰｂ原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い（例えばメモリウインドウの幅が狭くなり易い）という問題を解決可能となることが分かった。
【０１５３】
［実施例２]
実施例２は、ＰＺＴ層とＢＬＴ層の厚さをそれぞれ変化させた場合における各強誘電体ゲート薄膜トランジスターの伝達特性を示す実施例である。
【０１５４】
図１５は、実施例２における各強誘電体ゲート薄膜トランジスター（試験例３に係る強誘電体ゲート薄膜トランジスター２０ａ〜試験例８に係る強誘電体ゲート薄膜トランジスター２０ｆ）の伝達特性を示す図である。
【０１５５】
１．試料の準備
実施形態１に係る強誘電体ゲート薄膜トランジスター２０をそのまま実施例２における各強誘電体ゲート薄膜トランジスター（試験例３に係る強誘電体ゲート薄膜トランジスター２０ａ〜試験例８に係る強誘電体ゲート薄膜トランジスター２０ｆ）とした。
【０１５６】
但し、試験例３に係る強誘電体ゲート薄膜トランジスター２０ａにおいては、ＰＺＴ層２３の厚さを１８０ｎｍとし、ＢＬＴ層の厚さを０ｎｍとした。また、試験例４に係る強誘電体ゲート薄膜トランジスター２０ｂにおいては、ＰＺＴ層２３の厚さを１７５ｎｍとし、ＢＬＴ層の厚さを５ｎｍとした。また、試験例５に係る強誘電体ゲート薄膜トランジスター２０ｃにおいては、ＰＺＴ層２３の厚さを１７０ｎｍとし、ＢＬＴ層の厚さを１０ｎｍとした。また、試験例６に係る強誘電体ゲート薄膜トランジスター２０ｄにおいては、ＰＺＴ層２３の厚さを１６０ｎｍとし、ＢＬＴ層の厚さを２０ｎｍとした。また、試験例７に係る強誘電体ゲート薄膜トランジスター２０ｅにおいては、ＰＺＴ層２３の厚さを１５０ｎｍとし、ＢＬＴ層の厚さを３０ｎｍとした。また、試験例８に係る強誘電体ゲート薄膜トランジスター２０ｆにおいては、ＰＺＴ層２３の厚さを０ｎｍとし、ＢＬＴ層の厚さを１８０ｎｍとした。試験例５に係る強誘電体ゲート薄膜トランジスター２０ｃ、試験例６に係る強誘電体ゲート薄膜トランジスター２０ｄ及び試験例７に係る強誘電体ゲート薄膜トランジスター２０ｅが実施例であり、試験例３に係る強誘電体ゲート薄膜トランジスター２０ａ、試験例４に係る強誘電体ゲート薄膜トランジスター２０ｂ及び試験例８に係る強誘電体ゲート薄膜トランジスター２０ｆが比較例である。
【０１５７】
２．試料の伝達特性
実施例１の場合と同様の方法により、各強誘電体ゲート薄膜トランジスター２０ａ〜２０ｆの伝達特性を測定した。
その結果、試験例３に係る強誘電体ゲート薄膜トランジスター２０ａ及び試験例４に係る強誘電体ゲート薄膜トランジスター２０ｂにおいては、１０回の電圧走査で伝達特性（メモリウインドウの幅）が大きく劣化した。一方、試験例５に係る強誘電体ゲート薄膜トランジスター２０ｃ〜試験例７に係る強誘電体ゲート薄膜トランジスター２０ｅにおいては、１０回の電圧走査では伝達特性（メモリウインドウの幅）が劣化しなかった。なお、試験例８に係る強誘電体ゲート薄膜トランジスター２０ｆにおいては、メモリウインドウの幅は狭くならなかったが、オフ電流が大きくなる傾向が見られた。
【０１５８】
以上の結果より、ＰＺＴ層とＩＴＯ層との間に１０ｎｍ〜３０ｎｍの範囲内にあるＢＬＴ層を介在させた場合に、ＰＺＴ層からＩＴＯ層にＰｂ原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い（例えばメモリウインドウの幅が狭くなり易い）という問題を解決可能となることが分かった。
【０１５９】
図１６は、実施例１及び実施例２の結果をまとめた図表である。図１６中、伝達特性については、強誘電体ゲート薄膜トランジスターとして使用可能なレベルにあるものに「○」を付し、強誘電体ゲート薄膜トランジスターとして使用可能なレベルにないものに「×」を付した。また、ＥＤＸについては、ＰＺＴ層からＩＴＯ層にＰｂ原子が拡散していない場合に「○」を付し、ＰＺＴ層からＩＴＯ層にＰｂ原子が拡散している場合に「×」を付した。
【０１６０】
図１６からも分かるように、本発明の強誘電体ゲート薄膜トランジスターによれば、ＰＺＴ層からＩＴＯ層にＰｂ原子が拡散することが防止されること及び強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめとしてＰＺＴ層からＩＴＯ層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決可能であることが確認できた。
【０１６１】
以上、本発明の積層構造体、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシターを上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば、次のような変形も可能である。
【０１６２】
（１）上記各実施形態においては、酸化物導電体材料として、ＩＴＯ（インジウム錫酸化物）を用いたが、本発明はこれに限定されるものではない。Ｉｎ−Ｏ（酸化インジウム）又はＩＧＺＯを好ましく用いることができる。また、アンチモンドープ酸化錫（Ｓｂ−ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、アルミニウムドープ酸化亜鉛（Ａｌ−ＺｎＯ）、ガリウムドープ酸化亜鉛（Ｇａ−ＺｎＯ）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）、酸化錫（ＳｎＯ２）、一酸化錫ＳｎＯ、ニオブドープ二酸化チタン（Ｎｂ−ＴｉＯ２）などの酸化物導電体材料を用いることができる。また、ガリウムドープ酸化インジウム（Ｉｎ−Ｇａ−Ｏ（ＩＧＯ））、インジウムドープ酸化亜鉛（Ｉｎ−Ｚｎ−Ｏ（ＩＺＯ））などのアモルファス導電性酸化物を用いることもできる。また、チタン酸ストロンチウム（ＳｒＴｉＯ３）、ニオブドープチタン酸ストロンチウム（Ｎｂ−ＳｒＴｉＯ３）、ストロンチウムバリウム複合酸化物（ＳｒＢａＯ３）、ストロンチウムカルシウム複合酸化物（ＳｒＣａＯ３）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ３）、酸化ニッケルランタン（ＬａＮｉＯ３）、酸化チタンランタン（ＬａＴｉＯ３）、酸化銅ランタン（ＬａＣｕＯ３）、酸化ニッケルネオジム（ＮｄＮｉＯ３）、酸化ニッケルイットリウム（ＹＮｉＯ３）、酸化ランタンカルシウムマンガン複合酸化物（ＬＣＭＯ）、鉛酸バリウム（ＢａＰｂＯ３）、ＬＳＣＯ（ＬａｘＳｒ１−ｘＣｕＯ３）、ＬＳＭＯ（Ｌａ１−ｘＳｒｘＭｎＯ３）、ＹＢＣＯ（ＹＢａ２Ｃｕ３Ｏ７−ｘ）、ＬＮＴＯ（Ｌａ（ＮＩ１−ｘＴｉｘ）Ｏ３）、ＬＳＴＯ（（Ｌａ１−ｘ，Ｓｒｘ）ＴｉＯ３）、ＳＴＲＯ（Ｓｒ（Ｔｉ１−ｘＲｕｘ）Ｏ３）その他のペロブスカイト型導電性酸化物又はパイロクロア型導電性酸化物を用いることができる。
【０１６３】
（２）上記実施形態４においては、Ｐｂ拡散防止層としてＬａＴａＯｘ層を用いたが、本発明はこれに限定されるものではない、例えば、ＬａＴａＯｘ層の代わりに、ＬａＺｒＯｘ層又はＳｒＴａＯｘ層を好適に用いることができる。
【０１６４】
図１７は、ＬａＴａＯｘ層、ＬａＺｒＯｘ層又はＳｒＴａＯｘ層を用いた強誘電体薄膜キャパシターにおけるリーク電流を示す図である。図１７（ａ）はＬａＴａＯｘ層を用いた場合のデータを示し、図１７（ｂ）はＬａＺｒＯｘ層を用いた場合のデータを示し、図１７（ｃ）の場合はＳｒＴａＯｘ層を用いた場合のデータを示す。
【０１６５】
図１７からも分かるように、Ｐｂ拡散防止層としてＬａＺｒＯｘ層又はＳｒＴａＯｘ層を用いることにより、Ｐｂ拡散防止層としてＬａＴａＯ層を用いた場合と同様に、リーク電流の小さい（すなわちオフ電流の小さい）強誘電体薄膜キャパシター及び強誘電体ゲート薄膜トランジスター（及び強誘電体薄膜キャパシター）を構成できる。
【０１６６】
（３）上記実施形態１においては、ゲート電極層２２に用いる材料としてＰｔを用い、実施形態３及び４においては、ゲート電極１２２に用いる材料として、酸化ニッケルランタン（ＬａＮｉＯ３）を用いたが、本発明はこれに限定されるものではない。例えば、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、ＩＴＯ、Ｉｎ２Ｏ３、Ｓｂ−Ｉｎ２Ｏ３、Ｎｂ−ＴｉＯ２、ＺｎＯ、Ａｌ−ＺｎＯ、Ｇａ−ＺｎＯ、ＩＧＺＯ、ＲｕＯ２及びＩｒＯ２並びにＮｂ−ＳＴＯ、ＳｒＲｕＯ２、ＬａＮｉＯ３、ＢａＰｂＯ３、ＬＳＣＯ、ＬＳＭＯ、ＹＢＣＯその他のペロブスカイト型導電性酸化物を用いることができる。また、パイロクロア型導電性酸化物及びアモルファス導電性酸化物を用いることもできる。
【０１６７】
（４）上記実施形態３においては、絶縁性基板として、Ｓｉ基板の表面にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板を用いたが、本発明はこれに限定されるものではない。例えば、ＳｉＯ２／Ｓｉ基板、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板又はＳＲＯ（ＳｒＲｕＯ３）基板を用いることもできる。
【０１６８】
（５）上記実施形態１、３及び４においては、チャネル層に酸化物導電体層を用いた強誘電体ゲート薄膜トランジスターを用いて本発明を説明したが、本発明はこれに限定されるものではない。例えばゲート電極層に酸化物導電体層を用いた強誘電体ゲート薄膜トランジスターに本発明を適用することもできる。この場合、ＰＺＴ層とゲート絶縁層（酸化物導電体層）との間に、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層を配設するようにする。
【０１６９】
（６）上記各実施形態においては、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシターを用いて本発明を説明したが、本発明はこれに限定されるものではない。例えば、「ＰＺＴ層とからなる強誘電体層と酸化物導電体層とを備える積層構造体」を備える機能性デバイス全般（例えば、圧電アクチュエーター）に本発明を適用できる。このような場合であっても、ＰＺＴ層と酸化物導電体層との間には、ＢＬＴ層又はＬａＴａＯｘ層、ＬａＺｒＯｘ層若しくはＳｒＴａＯｘ層からなるＰｂ拡散防止層が存在するようになるため、ＰＺＴ層から酸化物導電型体層にＰｂ原子が拡散することが防止され、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。
【符号の説明】
【０１７０】
１０…基材、２０，９０，１００，９００…強誘電体ゲート薄膜トランジスター、２１，３１…基材、２２…ゲート電極層、２３，３３…ＰＺＴ層、２４，３４…Ｐｂ拡散防止層（ＢＬＴ層）、２５…ゲート絶縁層（強誘電体層）、２６…ソース層、２７…ドレイン層、２８…チャネル層（ＩＴＯ層、酸化物導電体層）、３０…強誘電体薄膜キャパシター、３２…第１電極層、３５…誘電体層、３６…第２電極層、１１０，９１０…絶縁性基板、１２０，９２０…ゲート電極、１２０’…ゲート電極の前駆体組成物層、１３０，９３０…ゲート絶縁層、１３０’…ゲート絶縁層の前駆体組成物層、１４０…酸化物導電体層、１４０’…酸化物導電体層の前駆体組成物層、１４２…チャネル領域、１４４…ソース領域、１４６…ドレイン領域、Ｍ２，Ｍ３，Ｍ４，Ｍ５…凹凸型
【図１】
0005489009.tif 000002
【図２】
0005489009.tif 000003
【図３】
0005489009.tif 000004
【図４】
0005489009.tif 000005
【図６】
0005489009.tif 000006
【図７】
0005489009.tif 000007
【図８】
0005489009.tif 000008
【図９】
0005489009.tif 000009
【図１０】
0005489009.tif 000010
【図１３】
0005489009.tif 000011
【図１４】
0005489009.tif 000012
【図１５】
0005489009.tif 000013
【図１６】
0005489009.tif 000014
【図１７】
0005489009.tif 000015
【図１８】
0005489009.tif 000016
【図１９】
0005489009.tif 000017
【図２０】
0005489009.tif 000018
【図５】
0005489009.tif 000019
【図１１】
0005489009.tif 000020
【図１２】
0005489009.tif 000021