(57)【特許請求の範囲】
【請求項１】
Ｔｒｅｎｃｈパターンのメタルハードマスクを有し予めＴｒｅｎｃｈパターンが形成されたＬｏｗ−Ｋ膜と、前記Ｌｏｗ−Ｋ膜の下層膜であるストッパ膜と、前記Ｌｏｗ−Ｋ膜の上層膜である下層レジスト膜と、前記下層レジスト膜の上層膜である反射防止膜と、前記反射防止膜の上層膜でありＶｉａパターンが予めパターニングされた上層レジスト膜とが配置された被処理体をプラズマエッチングすることにより前記Ｌｏｗ−Ｋ膜と前記ストッパ膜にＶｉａパターンを形成するプラズマエッチング方法において、
前記上層レジスト膜をマスクとして前記反射防止膜にＶｉａパターンを形成する第１ステップと、
前記第１ステップ後の上層レジスト膜及び前記Ｖｉａパターンが形成された反射防止膜をマスクとして下層レジスト膜にＶｉａパターンを形成する第２ステップと、
前記Ｖｉａパターンが形成された下層レジスト膜をマスクとして前記Ｌｏｗ−Ｋ膜にＶｉａパターンを形成する第３ステップと、
前記第３ステップ後、ＡｒガスとＯ２ガスの混合ガスまたはＡｒガスとＣＯガスの混合ガスを用いたプラズマ処理を行う第４ステップと、
前記第４ステップ後、前記ストッパ膜にＶｉａパターンを形成する第５ステップとを有することを特徴とするプラズマエッチング方法。
【請求項２】
請求項１に記載のプラズマエッチング方法において、
前記プラズマ処理の時間は、前記メタルハードマスクが前記Ｖｉａパターンが形成された下層レジスト膜から露出しない時間とすることを特徴とするプラズマエッチング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマを用いて半導体装置を製造するドライエッチング方法に係り、特にデュアルダマシン構造Ｖｉａ工程のストッパ膜処理方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路は微細化が進み、ドライエッチングによる加工プロセスが複雑になり、デュアルダマシン構造Ｖｉａ工程において高い加工技術が必要とされる。
【０００３】
デュアルダマシン構造Ｖｉａ工程のストッパ膜２０６ドライエッチングにおいて、Ａｒ，ＣＦ4，Ｎ2の混合ガスプラズマを用いてエッチング加工を行ってきた。また、特許文献１にＡｒ，ＣＨ2Ｆ2，Ｎ2の混合ガスプラズマによるエッチング加工方法が開示されている。
【０００４】
しかし、Ｌｏｗ−Ｋ膜２０５エッチング後の孔底部にエッチング阻害要因があることが考えられ、上記ガスプラズマではストッパ膜２０６のエッチングが進行しないことが問題となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２２２７９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来技術ではデュアルダマシン構造Ｖｉａ工程のＬｏｗ−Ｋ膜２０５エッチング後の孔底部にエッチング阻害要因があることが考えられ、ストッパ膜２０６のエッチングが進行しない課題があった。
【０００７】
本発明は、プラズマを用いて半導体装置を製造するドライエッチング方法に関わるものであり、デュアルダマシン構造Ｖｉａ工程のストッパ膜２０６処理前に前処理を入れることでストッパ膜２０６のエッチング進行を容易にすることができるドライエッチング方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明は上層レジスト膜と前記上層レジスト膜の下層である反射防止膜と前記反射防止膜の下層である下層レジスト膜と前記下層レジストの下層であるメタルハードマスクからなる積層マスクと、前記積層マスクの下層であるＬｏｗ−Ｋ膜と、前記Ｌｏｗ−Ｋ膜の下層であるストッパ膜とからなる積層膜を有する被処理体をプラズマエッチングするデュアルダマシンプロセスにおいて、前記デュアルダマシンプロセスのＶｉａ加工方法は、Ｖｉａパターニングされた前記上層レジスト膜をマスクとして前記反射防止膜をエッチングする第１ステップと、前記上層レジスト膜及び前記反射防止膜をマスクとして下層レジスト膜をエッチングする第２ステップと、前記下層レジスト膜をマスクとして前記Ｌｏｗ−Ｋ膜をエッチングする第３ステップと、前記ストッパ膜のエッチング前にプラズマ処理を行う第４ステップと、前記ストッパ膜をエッチングする第５ステップとを有することである。
【発明の効果】
【０００９】
本発明によれば、デュアルダマシン構造Ｖｉａ工程のストッパ膜処理前に前処理を入れることでストッパ膜のエッチング進行を容易にすることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明における処理室の構成の断面図。
【図２】本実施例におけるデュアルダマシン構造トレンチ断面図。
【図３】本実施例におけるデュアルダマシン構造Ｖｉａ工程断面図。
【図４】本実施例における実験結果。
【発明を実施するための形態】
【００１１】
以下、本発明の実施例を図１から図４を用いて説明する。
【００１２】
図１は、プラズマ処理装置のプラズマ生成部に関する詳細を示している。プラズマを形成する手段にマイクロ波と磁界を利用した、マイクロ波プラズマエッチング装置を示している。
【００１３】
この装置ではエッチング処理室１０１にガス導入手段１０４から多孔構造の例えば、石英からなる透過窓１０５を介してエッチングガスが供給される。
【００１４】
また、マイクロ波発生器（図示しない）で発信されたマイクロ波を整合器１０６及び導波管１０７を通しマイクロ波導入窓１０８よりエッチング処理室１０１に輸送して前記エッチングガスをプラズマ化する。
【００１５】
高効率放電のため磁場発生用のソレノイドコイル１０９をエッチング処理室周辺に配置し、０.０８７５テスラの磁場をつくり電子サイクロトロン共鳴を用いて高密度プラズマを発生させる。エッチング処理室１０１には試料台１０３があり、この上に被処理基板１０２を設置して、マイクロ波により生成されたガスプラズマによりエッチングする。被処理物を設置する試料台１０３には高周波電源１１３が接続され、４００ｋＨｚから１３.５６ＭＨｚの高周波バイアスを印加できる構造となっている。試料台１０３表面には、静電吸着電源１１０より直流電圧を印加することにより静電吸着力が発生し、被処理体である被処理基板１０２が静電チャックにより、試料台１０３に吸着される。
【００１６】
また、試料台１０３の表面には溝が形成され、固定された被処理基板１０２裏面間で形成される流路（図示しない）に、冷却ガス供給口１１２からＨｅの冷却ガスを供給し、流路内を所定圧力に維持できる構造となっている。被処理基板１０２表面の温度上昇は、流路におけるガス伝熱と接触面からの熱伝導にて、試料台１０３表面へ熱伝達され、一定温度に維持される。なお、エッチング処理室１０１に導入されたエッチングガスは、エッチング完了後、ターボ分子ポンプ１１４，ドライポンプ１１５及び排気配管によりエッチング処理室１０１の外に排気される。
【００１７】
次に、本発明のエッチング方法の具体的な実施例を以下、説明する。
【００１８】
図２（ａ）から図３（ｆ）はＳｉ基板上に積層されたデュアルダマシン構造をドライエッチングした事例を示したものである。
【００１９】
図２（ａ）を用いて多層レジスト構造トレンチ構成について説明する。図２（ａ）において第１の膜に上層レジスト膜２０１、第２の膜に反射防止膜２０２、第３の膜に下層レジスト膜２０３、第４の膜にメタルハードマスク膜２０４、第５の膜にＬｏｗ−Ｋ膜２０５、第６膜にストッパ膜２０６、第７にＳｉ基盤２０７から構成されている。
【００２０】
デュアルダマシン構造トレンチ工程のプラズマエッチング工程は、始めに、トレンチエッチング用にパターニングされた上層レジスト膜２０１をマスクとしてＣＦ4，ＣＨＦ3から構成されるガスプラズマを用いて反射防止膜２０２をエッチングする。
【００２１】
次に上層レジスト膜２０１をマスクとしてＡｒ，ＨＢｒ，Ｏ2から構成されるガスプラズマを用いて下層レジスト膜２０３をエッチングする。
【００２２】
次に下層レジスト膜２０３をマスクとしてＣＨＦ3，Ｃｌ2から構成されるガスプラズマを用いてメタルハードマスク膜２０４をエッチングする。
【００２３】
次に下層レジスト膜２０３をマスクとしてＡｒ，ＣＦ4から構成されるガスプラズマを用いてＬｏｗ−Ｋ膜２０５をエッチングする。
【００２４】
最後に下層レジスト膜２０３を除去するためにＡｒ，Ｏ2から構成されるガスプラズマを用いて下層レジスト膜２０３をアッシングする。
【００２５】
上記プラズマエッチング工程により図２（ｂ）の加工形状が得られる。
【００２６】
上記のトレンチ工程後に上層レジスト膜２０１，反射防止膜２０２，下層レジスト膜２０３を成膜し、上層レジスト膜２０１にＶｉａエッチング用にパターニングすると図２（ｃ）となる。
【００２７】
図３（ａ）を用いて多層レジスト構造Ｖｉａ構成について説明する。図３（ａ）において第１の膜に上層レジスト膜２０１、第２の膜に反射防止膜２０２、第３の膜に下層レジスト膜２０３、第４の膜にメタルハードマスク膜２０４、第５の膜にＬｏｗ−Ｋ膜２０５、第６膜にストッパ膜２０６、第７にＳｉ基盤２０７から構成されている。
【００２８】
デュアルダマシン構造Ｖｉａ工程のプラズマエッチング工程は、始めに、Ｖｉａエッチング用にパターニングされた上層レジスト膜２０１をマスクとしてＣＦ4ガスプラズマを用いて反射防止膜２０２をエッチングする。次に上層レジスト膜２０１をマスクとしてＡｒ，ＨＢｒ，Ｏ2から構成されるガスプラズマを用いて下層レジスト膜２０３をエッチングする。次に下層レジスト膜２０３及びメタルハードマスク２０４をマスクとしてＣＨＦ3，Ｎ2構成されるガスプラズマを用いてＬｏｗ−Ｋ膜２０５をエッチングして図３（ｂ）に示す加工形状を得た。
【００２９】
次いで図３（ｂ）加工形状からストッパ膜２０６をエッチングする。この時のストッパ膜２０６エッチング条件としては例えば混合ガスをＡｒ（１１０ＳＣＣＭ），ＣＦ4（１０ＳＣＣＭ），Ｎ2（４０ＳＣＣＭ）、処理圧力を０.３Ｐａ、マイクロ波電源出力を１０００Ｗ、被処理基板１０２へ印加する高周波電源１１３を１００Ｗとした。上記条件を用いてストッパ膜２０６をエッチングした従来技術ではエッチングを進行させることができなかった（図３（ｃ））。
【００３０】
上記の結果からＬｏｗ−Ｋ膜２０５エッチングした際、孔底部にエッチング阻害要因があることが考えられたため、ストッパ膜２０６エッチング前に前処理を行うことにした。
【００３１】
従来技術に対してストッパ膜２０６エッチング後に実施されるＡｒ，Ｏ2から構成されるガスプラズマを用いてストッパ膜２０６エッチング前に前処理としてエッチングを行いストッパ膜２０６のエッチング進行確認を行った。（図４（ａ），図４（ｂ））この時の前処理条件としては例えば混合ガスをＡｒ（１５０ＳＣＣＭ），Ｏ2（３０ＳＣＣＭ）、処理圧力を１.０Ｐａ、マイクロ波電源出力を７００Ｗ、被処理基板１０２へ印加する高周波電源１１３を５０Ｗとした。
【００３２】
次に図３（ｂ）加工状態から上記前処理条件にて下層レジスト膜２０３を全て除去する時間である６０秒間のエッチングを行い、その後ストッパ膜２０６エッチングを行った。仕上がりは図３（ｄ）となる。
【００３３】
上記、前処理条件をストッパ膜２０６エッチング前に６０秒間入れることで孔底部の阻害要因が無くなり、ストッパ膜２０６のエッチングが進行することが確認できたが、マスクである下層レジスト膜２０３が無い状態からエッチングをしたことによりＶｉａ径が上部で約６０ｎｍ、下部で約２０ｎｍ拡大した。
【００３４】
上記のように、前処理条件をストッパ膜２０６エッチング前に６０秒間入れることでストッパ膜２０６のエッチングは進行することが確認できたことからＶｉａ径が拡大することなく且つエッチングが進行できる時間を狙った。
【００３５】
次に図３（ｂ）加工状態から上記前処理条件にてメタルハードマスク膜２０４が下層レジスト膜２０３から露出する時間である３０秒間のエッチングを行い、その後ストッパ膜２０６エッチングを行った。仕上がりは図３（ｅ）となる。
【００３６】
上記、前処理条件をストッパ膜２０６エッチング前に３０秒間入れることで６０秒間のエッチングと同様に、孔底部の阻害要因が無くなり、ストッパ膜２０６のエッチングが進行することが確認できたが、メタルハードマスク膜２０４が露出していたことによりＶｉａ径が上部で約２０ｎｍ、下部で約１０ｎｍ拡大した。
【００３７】
更にＶｉａ径拡大を抑えるために、図３（ｂ）加工状態から上記前処理条件にてメタルハードマスク膜２０４が下層レジスト膜２０３から露出しない時間である１０秒間のエッチングを行い、その後ストッパ膜２０６エッチングを行った。仕上がりは図３（ｆ）となる。
【００３８】
上記、前処理条件をストッパ膜２０６エッチング前に１０秒間入れることで６０秒間のエッチングと同様に、孔底部の阻害要因が無くなり、ストッパ膜２０６のエッチングが進行することが確認でき、且つメタルハードマスク膜２０４が露出していないことによりＶｉａ径が上部で約１ｎｍ、下部で約５ｎｍと拡大を抑えることができた。
【００３９】
本実施によれば、ストッパ膜２０６のエッチングを進行させ、且つ孔径拡大を抑えるためには、１０秒間の前処理を行ってからストッパ膜２０６をエッチングすることが望ましい。
【００４０】
以上、本発明では前処理条件としてＡｒ，Ｏ2ガス系を用いたプラズマエッチングを例に挙げているが、本発明の効果はこれに限定されない。例えばＡｒ，ＣＯガスまたは、Ｈ2，Ｎ2ガスでも応用できる。
【００４１】
本発明によれば、ストッパ膜２０６のエッチングの前に、前処理を入れることで孔底部の阻害要因が無くなり、ストッパ膜２０６のエッチングが進行し、且つ孔径を拡大させないという効果を得ることができる。
【符号の説明】
【００４２】
１０１  エッチング処理室
１０２  被処理基板
１０３  資料台
１０４  ガス導入手段
１０５  透過窓
１０６  整合器
１０７  導波管
１０８  マイクロ波導入窓
１０９  ソレノイドコイル
１１０  静電吸着電源
１１１  チラーユニット
１１２  冷却ガス供給口
１１３  高周波電源
１１４  ターボ分子ポンプ
１１５  ドライポンプ
２０１  上層レジスト膜
２０２  反射防止膜
２０３  下層レジスト膜
２０４  メタルハードマスク膜
２０５  Ｌｏｗ−Ｋ膜
２０６  ストッパ膜
２０７  Ｓｉ基盤
【図１】
0005600447.tif 000002
【図２】
0005600447.tif 000003
【図３】
0005600447.tif 000004
【図４】
0005600447.tif 000005