(57)【特許請求の範囲】
【請求項１】
積層された複数の誘電体層を含む積層体と、
前記積層体の外周部に配置された入力端子および出力端子と、
それぞれ前記積層体内に設けられた第１の共振器、第２の共振器、第３の共振器、第１の段間結合用キャパシタ、第２の段間結合用キャパシタおよびバイパス結合用キャパシタとを備えた積層型バンドパスフィルタであって、
回路構成上、前記第１ないし第３の共振器のうち、前記第１の共振器は前記入力端子に最も近く、前記第３の共振器は前記出力端子に最も近く、前記第２の共振器は前記第１の共振器と第３の共振器との間に位置し、
前記第１の段間結合用キャパシタは、前記第１の共振器と第２の共振器とを容量結合させ、
前記第２の段間結合用キャパシタは、前記第２の共振器と第３の共振器とを容量結合させ、
前記バイパス結合用キャパシタは、前記第１の共振器と第３の共振器とを容量結合させ、
前記バイパス結合用キャパシタは、前記第１および第２の段間結合用キャパシタに対して、前記複数の誘電体層の積層方向における異なる位置に配置され、
前記第１および第２の段間結合用キャパシタは、前記積層方向における異なる位置に配置された第１および第２の導体層を含むように構成され、
前記バイパス結合用キャパシタは、前記積層方向における異なる位置に配置された第３および第４の導体層を含むように構成され、
前記複数の誘電体層は、前記第１および第２の導体層の間に配置された第１の誘電体層と、前記第３および第４の導体層の間に配置された第２の誘電体層と、前記第１および第２の段間結合用キャパシタと前記バイパス結合用キャパシタとの間に配置された第３の誘電体層とを含み、
前記第３の誘電体層の誘電率は、前記第１および第２の誘電体層の誘電率よりも小さいことを特徴とする積層型バンドパスフィルタ。
【請求項２】
前記第１の導体層は、前記第１の段間結合用キャパシタを構成するための第１の部分と前記第２の段間結合用キャパシタを構成するための第２の部分とを含み、前記第１の誘電体層と第３の誘電体層の間に配置されていることを特徴とする請求項１記載の積層型バンドパスフィルタ。
【請求項３】
前記第３の導体層は、前記第２の誘電体層と第３の誘電体層の間に配置され、
前記第４の導体層は、前記第１の導体層の第１の部分に電気的に接続されて前記第３の導体層の一部に対向する第１層と、前記第１の導体層の第２の部分に電気的に接続されて前記第３の導体層の他の一部に対向する第２層とを含むことを特徴とする請求項２記載の積層型バンドパスフィルタ。
【請求項４】
前記第１の共振器は、第１のインダクタと第１の共振器用キャパシタを含み、
前記第２の共振器は、第２のインダクタと第２の共振器用キャパシタを含み、
前記第３の共振器は、第３のインダクタと第３の共振器用キャパシタを含み、
前記第１のインダクタは、前記第１の導体層の前記第１の部分によって構成され、
前記第２のインダクタは、前記第２の導体層によって構成され、
前記第３のインダクタは、前記第１の導体層の前記第２の部分によって構成され、
前記第１の導体層と第２の導体層の間には、導体層が存在せず、
前記第１ないし第３の共振器用キャパシタは、前記第１ないし第３のインダクタに対して、前記積層方向における異なる位置に配置され、
前記第２のインダクタは、前記第１および第３のインダクタに比べてインダクタンスが小さく、
前記第２の共振器用キャパシタは、前記第１および第３の共振器用キャパシタに比べてキャパシタンスが大きいことを特徴とする請求項２または３記載の積層型バンドパスフィルタ。
【請求項５】
前記第２の共振器用キャパシタは、前記積層方向における異なる位置に配置された３つ以上の導体層を用いて構成されていることを特徴とする請求項４記載の積層型バンドパスフィルタ。
【請求項６】
前記第２の共振器は、更に、前記第２の共振器用キャパシタに直列に接続された第４のインダクタを含むことを特徴とする請求項４または５記載の積層型バンドパスフィルタ。
【請求項７】
更に、前記積層体における前記積層方向の一方の端面に配置されたグランド端子と、前記第１ないし第３のインダクタを前記グランド端子に対して電気的に接続するための共通の導電路とを備えたことを特徴とする請求項４ないし６のいずれかに記載の積層型バンドパスフィルタ。
【請求項８】
前記共通の導電路は、スルーホールを用いて構成されていることを特徴とする請求項７記載の積層型バンドパスフィルタ。
【請求項９】
前記共通の導電路は、前記積層体の外周部に配置された導体層を用いて構成されていることを特徴とする請求項７記載の積層型バンドパスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層された複数の誘電体層を有する積層体内に設けられた３つ以上の共振器を備えた積層型バンドパスフィルタに関する。
【背景技術】
【０００２】
近年、携帯電話機等の小型無線通信機器では、本来の無線通信装置の他に、ブルートゥース（登録商標）規格の通信装置や無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置等の他の通信装置を内蔵するものが増えている。そのため、内蔵する通信装置の小型化、薄型化が強く求められ、その通信装置に用いられる電子部品の小型化、薄型化も強く求められている。
【０００３】
通信装置における電子部品の一つに、送信信号や受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。各種の通信装置の使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとしては、特許文献１ないし３に示されるように、積層された複数の誘電体層を有する積層体内に設けられた複数の共振器を備えた積層型バンドパスフィルタが知られている。この積層型バンドパスフィルタにおいて、隣接する２つの共振器は電磁界結合している。電磁界結合には、誘導結合と容量結合とが含まれる。
【０００４】
３つ以上の共振器を備え、隣接する２つの共振器が電磁界結合するように構成された積層型バンドパスフィルタには、特許文献１ないし３に示されるように、隣接しない２つの共振器を容量結合させるバイパス結合用キャパシタを備えたものがある。このバイパス結合用キャパシタを設けることにより、バンドパスフィルタの周波数特性において、通過帯域よりも低周波側に減衰極を形成することができ、これにより、通過帯域よりも低周波側におけるバンドパスフィルタの減衰特性を向上させることが可能になる。
【０００５】
また、積層型バンドパスフィルタには、隣接する２つの共振器を容量結合させる段間結合用キャパシタを備えたものもある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３３６１４号公報
【特許文献２】特開２００６−５４５０８号公報
【特許文献３】特開２００８−１６６９４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
互いに使用周波数帯域が異なる複数の通信装置を内蔵した小型無線通信機器では、小型化に伴い、複数の通信装置間の相互干渉を防止することも求められている。そのため、積層型バンドパスフィルタには、特に、通過帯域の３〜５倍の周波数の帯域における減衰量が大きいことが求められている。
【０００８】
ところが、３つ以上の共振器とバイパス結合用キャパシタと段間結合用キャパシタとを備えた積層型バンドパスフィルタでは、以下のような問題が発生することが分かった。バイパス結合用キャパシタを構成するための導体層は、ある程度の大きさを有するため、寄生インダクタンスを有する。更に、この導体層は、他の導体層との間や、自身における互いに異なる部分の間に寄生容量を発生させる。そのため、この導体層は、寄生インダクタンスと寄生容量による並列共振回路を形成する。この並列共振回路は、自己共振周波数と呼ばれる周波数において共振する。本出願において、このような寄生インダクタンスと寄生容量による並列共振回路を寄生共振回路と言う。積層型バンドパスフィルタにおいて、この寄生共振回路の自己共振周波数は、一般的に、通過帯域よりも高い周波数である。
【０００９】
バイパス結合用キャパシタを構成するための導体層と同様に、段間結合用キャパシタを構成するための導体層も、寄生インダクタンスと寄生容量とを発生させて、これらによる寄生共振回路を形成する場合がある。この寄生共振回路の自己共振周波数も、一般的に、通過帯域よりも高い周波数である。
【００１０】
このように、積層型バンドパスフィルタにおいて、バイパス結合用キャパシタを構成するための導体層や段間結合用キャパシタを構成するための導体層によって寄生共振回路が形成されると、その寄生共振回路の共振現象によって、通過帯域よりも高周波側の周波数特性が、所望の周波数特性とは異なってしまう。その結果、通過帯域よりも高周波側の、所望の減衰量が求められる特定の周波数帯域において、所望の減衰量が得られなくなるおそれがある。
【００１１】
なお、寄生共振回路の共振現象によって、上記の特定の周波数帯域において、減衰量が所望の減衰量よりも大きくなる場合もあり得る。しかし、その場合には、製品間の周波数特性のばらつきが大きくなるという問題が発生する。
【００１２】
特許文献１および２には、バイパス結合用キャパシタを構成するための導体層である接続電極の近傍に誘電率が低い層を設けることにより、接続電極自身の共振の影響を低減する技術が記載されている。しかし、特許文献１および２には、段間結合用キャパシタは記載されておらず、当然、段間結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響を低減する手段も記載されていない。
【００１３】
特許文献３には、隣接する２つの共振器を、直列に接続されたインダクタとキャパシタとを含む接続部によって接続することにより、通過帯域よりも高周波側に存在するノッチの周波数を調整する技術が記載されている。また、特許文献３には、第１の誘電率を有する複数の第１の誘電体層によって３つの共振器用導体層を囲み、第１の誘電率よりも大きな第２の誘電率を有する複数の第２の誘電体層によって接続部を囲む技術が記載されている。しかし、特許文献３には、バイパス結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響および段間結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響を低減する手段は記載されていない。
【００１４】
本発明はかかる問題点に鑑みてなされたもので、その目的は、バイパス結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響および段間結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響を低減できるようにした積層型バンドパスフィルタを提供することにある。
【課題を解決するための手段】
【００１５】
本発明の積層型バンドパスフィルタは、積層された複数の誘電体層を含む積層体と、積層体の外周部に配置された入力端子および出力端子と、それぞれ積層体内に設けられた第１の共振器、第２の共振器、第３の共振器、第１の段間結合用キャパシタ、第２の段間結合用キャパシタおよびバイパス結合用キャパシタとを備えている。回路構成上、第１ないし第３の共振器のうち、第１の共振器は入力端子に最も近く、第３の共振器は出力端子に最も近く、第２の共振器は第１の共振器と第３の共振器との間に位置している。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。
【００１６】
第１の段間結合用キャパシタは、第１の共振器と第２の共振器とを容量結合させる。第２の段間結合用キャパシタは、第２の共振器と第３の共振器とを容量結合させる。バイパス結合用キャパシタは、第１の共振器と第３の共振器とを容量結合させる。バイパス結合用キャパシタは、第１および第２の段間結合用キャパシタに対して、複数の誘電体層の積層方向における異なる位置に配置されている。第１および第２の段間結合用キャパシタは、積層方向における異なる位置に配置された第１および第２の導体層を含むように構成されている。バイパス結合用キャパシタは、積層方向における異なる位置に配置された第３および第４の導体層を含むように構成されている。複数の誘電体層は、第１および第２の導体層の間に配置された第１の誘電体層と、第３および第４の導体層の間に配置された第２の誘電体層と、第１および第２の段間結合用キャパシタとバイパス結合用キャパシタとの間に配置された第３の誘電体層とを含んでいる。第３の誘電体層の誘電率は、第１および第２の誘電体層の誘電率よりも小さい。
【００１７】
本発明の積層型バンドパスフィルタにおいて、第１の導体層は、第１の段間結合用キャパシタを構成するための第１の部分と第２の段間結合用キャパシタを構成するための第２の部分とを含み、第１の誘電体層と第３の誘電体層の間に配置されていてもよい。この場合、第３の導体層は、第２の誘電体層と第３の誘電体層の間に配置され、第４の導体層は、第１の導体層の第１の部分に電気的に接続されて第３の導体層の一部に対向する第１層と、第１の導体層の第２の部分に電気的に接続されて第３の導体層の他の一部に対向する第２層とを含んでいてもよい。
【００１８】
また、第１の共振器は、第１のインダクタと第１の共振器用キャパシタを含み、第２の共振器は、第２のインダクタと第２の共振器用キャパシタを含み、第３の共振器は、第３のインダクタと第３の共振器用キャパシタを含んでいてもよい。また、第１のインダクタは、第１の導体層の第１の部分によって構成され、第２のインダクタは、第２の導体層によって構成され、第３のインダクタは、第１の導体層の第２の部分によって構成されていてもよい。この場合、第１の導体層と第２の導体層の間には、導体層が存在しなくてもよい。また、第１ないし第３の共振器用キャパシタは、第１ないし第３のインダクタに対して、積層方向における異なる位置に配置されていてもよい。また、第２のインダクタは、第１および第３のインダクタに比べてインダクタンスが小さく、第２の共振器用キャパシタは、第１および第３の共振器用キャパシタに比べてキャパシタンスが大きくてもよい。
【００１９】
上記の構成の積層型バンドパスフィルタでは、第２の共振器用キャパシタは、積層方向における異なる位置に配置された３つ以上の導体層を用いて構成されていてもよい。また、第２の共振器は、更に、第２の共振器用キャパシタに直列に接続された第４のインダクタを含んでいてもよい。また、積層型バンドパスフィルタは、更に、積層体における積層方向の一方の端面に配置されたグランド端子と、第１ないし第３のインダクタをグランド端子に対して電気的に接続するための共通の導電路とを備えていてもよい。共通の導電路は、スルーホールを用いて構成されていてもよいし、積層体の外周部に配置された導体層を用いて構成されていてもよい。
【発明の効果】
【００２０】
本発明の積層型バンドパスフィルタでは、第１および第２の段間結合用キャパシタとバイパス結合用キャパシタとの間に配置された第３の誘電体層の誘電率は、第１および第２の段間結合用キャパシタを構成するための第１および第２の導体層の間に配置された第１の誘電体層の誘電率およびバイパス結合用キャパシタを構成するための第３および第４の導体層の間に配置された第２の誘電体層の誘電率よりも小さい。これにより、本発明によれば、第１および第２の段間結合用キャパシタとバイパス結合用キャパシタの機能を損なうことなく、バイパス結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響および段間結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響を低減することが可能になるという効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態に係るバンドパスフィルタの主要部分を示す斜視図である。
【図２】本発明の第１の実施の形態に係るバンドパスフィルタの一部を示す斜視図である。
【図３】下側から見た本発明の第１の実施の形態に係るバンドパスフィルタの斜視図である。
【図４】図１におけるＡ方向から見たバンドパスフィルタの主要部分を示す説明図である。
【図５】本発明の第１の実施の形態に係るバンドパスフィルタの回路構成を示す回路図である。
【図６】本発明の第１の実施の形態に係るバンドパスフィルタの積層体の１層目ないし４層目の誘電体層の上面を示す説明図である。
【図７】本発明の第１の実施の形態に係るバンドパスフィルタの積層体の５層目ないし１１層目の誘電体層の上面を示す説明図である。
【図８】本発明の第１の実施の形態に係るバンドパスフィルタの積層体の１２層目および１３層目の誘電体層の上面ならびに１３層目の誘電体層の下面を示す説明図である。
【図９】第１のシミュレーションにおける第１および第２のモデルの周波数特性の一例を示す特性図である。
【図１０】第１のシミュレーションにおける第１および第３のモデルの周波数特性の一例を示す特性図である。
【図１１】第２のシミュレーションで求めた本発明の第１の実施の形態に係るバンドパスフィルタと比較例のバンドパスフィルタの周波数特性の一例を示す特性図である。
【図１２】第３のシミュレーションで用いた第４のモデルを示す説明図である。
【図１３】第３のシミュレーションで用いた第５のモデルを示す説明図である。
【図１４】第４のモデルの周波数特性を示す特性図である。
【図１５】第５のモデルの周波数特性を示す特性図である。
【図１６】本発明の第２の実施の形態に係るバンドパスフィルタの主要部分を示す斜視図である。
【図１７】下側から見た本発明の第２の実施の形態に係るバンドパスフィルタの斜視図である。
【図１８】本発明の第２の実施の形態に係るバンドパスフィルタの積層体の１層目ないし４層目の誘電体層の上面を示す説明図である。
【図１９】本発明の第２の実施の形態に係るバンドパスフィルタの積層体の５層目ないし１１層目の誘電体層の上面を示す説明図である。
【図２０】本発明の第２の実施の形態に係るバンドパスフィルタの積層体の１２層目および１３層目の誘電体層の上面ならびに１３層目の誘電体層の下面を示す説明図である。
【発明を実施するための形態】
【００２２】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図５を参照して、本発明の第１の実施の形態に係る積層型バンドパスフィルタの回路構成について説明する。本実施の形態に係る積層型バンドパスフィルタ（以下、単にバンドパスフィルタと記す。）１は、入力端子２と、出力端子３と、第１の共振器４と、第２の共振器５と、第３の共振器６と、第１の段間結合用キャパシタ１７と、第２の段間結合用キャパシタ１８と、バイパス結合用キャパシタ１９とを備えている。
【００２３】
入力端子２は信号の入力のために用いられる。出力端子３は信号の出力のために用いられる。回路構成上、共振器４，５，６のうち、共振器４は入力端子２に最も近く、共振器６は出力端子３に最も近く、共振器５は共振器４と共振器６との間に位置している。本実施の形態では、特に、共振器４は入力端子２に電気的に接続され、共振器６は出力端子３に電気的に接続されている。隣接する共振器４，５は互いに電磁界結合する。隣接する共振器５，６も互いに電磁界結合する。電磁界結合には、誘導結合と容量結合とが含まれる。
【００２４】
第１の共振器４は、互いに電気的に接続された第１のインダクタ１１と第１の共振器用キャパシタ１４を含んでいる。第２の共振器５は、互いに電気的に接続された第２のインダクタ１２と第２の共振器用キャパシタ１５を含んでいる。第３の共振器６は、互いに電気的に接続された第３のインダクタ１３と第３の共振器用キャパシタ１６を含んでいる。第２の共振器５は、更に、第２の共振器用キャパシタ１５に直列に接続された第４のインダクタ２０を含んでいる。インダクタ１１，１２は互いに誘導結合する。同様に、インダクタ１２，１３も互いに誘導結合する。図５では、インダクタ１１，１２間の誘導結合およびインダクタ１２，１３間の誘導結合を、記号Ｍを付した曲線で表している。
【００２５】
インダクタ１１の一端とキャパシタ１４，１７，１９の各一端は、入力端子２に電気的に接続されている。インダクタ１１の他端とキャパシタ１４の他端はグランドに電気的に接続されている。インダクタ１２の一端とキャパシタ１５，１８の各一端は、キャパシタ１７の他端に電気的に接続されている。インダクタ１２の他端はグランドに電気的に接続されている。インダクタ２０の一端は、キャパシタ１５の他端に電気的に接続されている。インダクタ２０の他端はグランドに電気的に接続されている。インダクタ１３の一端、キャパシタ１６の一端、キャパシタ１９の他端および出力端子３は、キャパシタ１８の他端に電気的に接続されている。インダクタ１３の他端とキャパシタ１６の他端はグランドに電気的に接続されている。
【００２６】
共振器５は、インダクタ１１，１２が誘導結合することによって共振器４と誘導結合すると共に、第１の段間結合用キャパシタ１７を介して共振器４と容量結合する。また、共振器５は、インダクタ１２，１３が誘導結合することによって共振器６と誘導結合すると共に、第２の段間結合用キャパシタ１８を介して共振器６と容量結合する。また、隣接しない２つの共振器４，６は、バイパス結合用キャパシタ１９を介して容量結合する。
【００２７】
共振器４，５，６はいずれも、開放端と短絡端とを有する１／４波長共振器であって、共振器用キャパシタ１４，１５，１６によってインダクタ１１，１２，１３の物理長を１／４波長よりも短くする効果を用いた１／４波長共振器である。共振器４において、インダクタ１１とキャパシタ１４との接続点が開放端であり、インダクタ１１とキャパシタ１４のグランド側の端部が短絡端である。共振器５において、インダクタ１２とキャパシタ１５との接続点が開放端であり、インダクタ１２とインダクタ２０のグランド側の端部が短絡端である。共振器６において、インダクタ１３とキャパシタ１６との接続点が開放端であり、インダクタ１３とキャパシタ１６のグランド側の端部が短絡端である。
【００２８】
インダクタ１１のインダクタンスとキャパシタ１４のキャパシタンスは、共振器４において所望の共振周波数を実現できるように設定される。インダクタ１２，２０のインダクタンスとキャパシタ１５のキャパシタンスは、共振器５において所望の共振周波数を実現できるように設定される。インダクタ１３のインダクタンスとキャパシタ１６のキャパシタンスは、共振器６において所望の共振周波数を実現できるように設定される。
【００２９】
第２のインダクタ１２は、第１のインダクタ１１および第３のインダクタ１３に比べてインダクタンスが小さい。また、第２の共振器用キャパシタ１５は、第１および第３の共振器用キャパシタ１４，１６に比べてキャパシタンスが大きい。インダクタ１１，１３のインダクタンスは等しくてもよい。キャパシタ１４，１６のキャパシタンスは等しくてもよい。第４のインダクタ２０は、それが無い場合に比べて、共振器５において所望の共振周波数を実現するための第２の共振器用キャパシタ１５のキャパシタンスを小さくする作用を有する。なお、共振器５は、インダクタ２０を含んでいなくてもよい。この場合には、共振器５において、インダクタ１２とキャパシタ１５のグランド側の端部が短絡端となる。
【００３０】
後で詳しく説明するが、第１および第２の段間結合用キャパシタ１７，１８と、バイパス結合用キャパシタ１９は、それぞれ、複数の導体層を含むように構成されている。これらの導体層は、寄生インダクタンスと寄生容量による並列共振回路である寄生共振回路を形成する。図５において、符号７，８は、第１および第２の段間結合用キャパシタ１７，１８を構成する導体層によって形成された寄生共振回路を示し、符号９は、バイパス結合用キャパシタ１９を構成する導体層によって形成された寄生共振回路を示している。
【００３１】
本実施の形態に係るバンドパスフィルタ１では、入力端子２に信号が入力されると、そのうちの所定の通過帯域内の周波数の信号が選択的に、出力端子３から出力される。
【００３２】
次に、図１ないし図４を参照して、バンドパスフィルタ１の構造の概略について説明する。図１は、バンドパスフィルタ１の主要部分を示す斜視図である。図２は、バンドパスフィルタ１の一部を示す斜視図である。図３は、下側から見たバンドパスフィルタ１の斜視図である。図４は、図１におけるＡ方向から見たバンドパスフィルタ１の主要部分を示す説明図である。バンドパスフィルタ１は、バンドパスフィルタ１の構成要素を一体化するための積層体３０を備えている。後で詳しく説明するが、積層体３０は、積層された複数の誘電体層と複数の導体層とを含んでいる。共振器４，５，６、段間結合用キャパシタ１７，１８およびバイパス結合用キャパシタ１９は、積層体３０内に設けられている。
【００３３】
積層体３０は、外周部を有する直方体形状をなしている。積層体３０の外周部は、上面３０Ａと、底面３０Ｂと、４つの側面３０Ｃ〜３０Ｆとを含んでいる。上面３０Ａと底面３０Ｂは互いに反対側を向き、側面３０Ｃ，３０Ｄも互いに反対側を向き、側面３０Ｅ，３０Ｆも互いに反対側を向いている。側面３０Ｃ〜３０Ｆは、上面３０Ａおよび底面３０Ｂに対して垂直になっている。積層体３０において、上面３０Ａおよび底面３０Ｂに垂直な方向が、複数の誘電体層および複数の導体層の積層方向である。図１および図２では、この積層方向を、記号Ｔを付した矢印で示している。上面３０Ａと底面３０Ｂは、積層体３０における積層方向Ｔの両側の端面である。底面３０Ｂは、本発明における「積層体における積層方向の一方の端面」に対応する。
【００３４】
バンドパスフィルタ１は、更に、積層体３０の底面３０Ｂに配置されたグランド端子３１を備えている。入力端子２と出力端子３は、底面３０Ｂにおいて、グランド端子３１を挟む位置に配置されている。バンドパスフィルタ１が実装される実装基板の上面には、入力用導体層、出力用導体層およびグランド用導体層が形成されている。バンドパスフィルタ１は、入力端子２が入力用導体層に電気的に接続され、出力端子３が出力用導体層に電気的に接続され、グランド端子３１がグランド用導体層に電気的に接続されるように、底面３０Ｂが実装基板の上面に向いた姿勢で実装基板に実装される。入力用導体層は、入力端子２に入力される入力信号を伝達する。出力用導体層は、出力端子３から出力された出力信号を伝達する。グランド用導体層は、グランドに電気的に接続される。
【００３５】
次に、図６ないし図８を参照して、積層体３０について詳しく説明する。図６において（ａ）〜（ｄ）は、それぞれ、上から１層目ないし４層目の誘電体層の上面を示している。図７において（ａ）、（ｂ）は、それぞれ、上から５層目および６層目の誘電体層の上面を示し、（ｃ）は、上から７層目ないし１０層目の誘電体層の上面を示し、（ｄ）は、上から１１層目の誘電体層の上面を示している。図８において（ａ）、（ｂ）は、それぞれ、上から１２層目および１３層目の誘電体層の上面を示し、（ｃ）は、１３層目の誘電体層の下面を示している。
【００３６】
図６（ａ）に示した１層目の誘電体層４１の上面には、導体層は形成されていない。図６（ｂ）に示した２層目の誘電体層４２の上面には、導体層４２１が形成されている。導体層４２１は、第１の部分４２１ａと、第１の部分４２１ａに接続された第２の部分４２１ｂおよび第３の部分４２１ｃを有している。部分４２１ｂ，４２１ｃは、誘電体層４２の上面の中央において部分４２１ａに接続されている。図６（ｂ）において、部分４２１ａ，４２１ｂ，４２１ｃの境界を破線で示している。第１の部分４２１ａは、誘電体層４２の上面の中央から図６（ｂ）における上方および下方に延び、下端４２１ａ１を有している。第２の部分４２１ｂは、誘電体層４２の上面の中央から図６（ｂ）における左側に延び、第３の部分４２１ｃは、誘電体層４２の上面の中央から図６（ｂ）における右側に延びている。また、誘電体層４２には、下端４２１ａ１の近傍において第１の部分４２１ａに電気的に接続されたスルーホール４２４が形成されている。
【００３７】
図６（ｃ）に示した３層目の誘電体層４３の上面には、導体層４３１が形成されている。導体層４３１は、第１の部分４３１ａと、第１の部分４３１ａに接続された第２の部分４３１ｂおよび第３の部分４３１ｃを有している。部分４３１ｂ，４３１ｃは、誘電体層４３の上面の中央において部分４３１ａに接続されている。図６（ｃ）において、部分４３１ａ，４３１ｂ，４３１ｃの境界を破線で示している。第１の部分４３１ａは、誘電体層４３の上面の中央から図６（ｃ）における上方に延び、上端４３１ａ１を有している。第２の部分４３１ｂは、誘電体層４３の上面の中央から図６（ｃ）における左側に延び、第３の部分４３１ｃは、誘電体層４３の上面の中央から図６（ｃ）における右側に延びている。
【００３８】
第２の部分４３１ｂは、誘電体層４２を介して、導体層４２１の第２の部分４２１ｂに対向している。第３の部分４３１ｃは、誘電体層４２を介して、導体層４２１の第３の部分４２１ｃに対向している。
【００３９】
また、誘電体層４３には、３つのスルーホール４３２，４３３，４３４が形成されている。スルーホール４３２，４３３は、上端４３１ａ１の近傍において第１の部分４３１ａに電気的に接続されている。スルーホール４３４は、導体層４３１に対して図６（ｃ）における下方に配置されている。
【００４０】
図６（ｄ）に示した４層目の誘電体層４４の上面には、導体層４４１が形成されている。導体層４４１は、第１の部分４４１ａと、第１の部分４４１ａに接続された第２の部分４４１ｂおよび第３の部分４４１ｃを有している。部分４４１ｂ，４４１ｃは、誘電体層４４の上面の中央において部分４４１ａに接続されている。図６（ｄ）において、部分４４１ａ，４４１ｂ，４４１ｃの境界を破線で示している。第１の部分４４１ａは、誘電体層４４の上面の中央から図６（ｄ）における下方に延び、下端４４１ａ１を有している。第２の部分４４１ｂは、誘電体層４４の上面の中央から図６（ｄ）における左側に延び、第３の部分４４１ｃは、誘電体層４４の上面の中央から図６（ｄ）における右側に延びている。
【００４１】
第２の部分４４１ｂは、誘電体層４３を介して、導体層４３１の第２の部分４３１ｂに対向している。第３の部分４４１ｃは、誘電体層４３を介して、導体層４３１の第３の部分４３１ｃに対向している。
【００４２】
また、誘電体層４４には、誘電体層４３に形成されたスルーホール４３２，４３３，４３４に対応する位置に配置されたスルーホール４４２，４４３，４４４が形成されている。スルーホール４４２，４４３は、導体層４４１に対して図６（ｄ）における上方に配置されている。スルーホール４４４は、下端４４１ａ１の近傍において第１の部分４４１ａに電気的に接続されている。
【００４３】
図７（ａ）に示した５層目の誘電体層４５の上面には、導体層４５１が形成されている。導体層４５１は、第１の部分４５１ａと、第１の部分４５１ａに接続された第２の部分４５１ｂおよび第３の部分４５１ｃを有している。部分４５１ｂ，４５１ｃは、誘電体層４５の上面の中央において部分４５１ａに接続されている。図７（ａ）において、部分４５１ａ，４５１ｂ，４５１ｃの境界を破線で示している。第１の部分４５１ａは、誘電体層４５の上面の中央から図７（ａ）における上方に延び、上端４５１ａ１を有している。第２の部分４５１ｂは、誘電体層４５の上面の中央から図７（ａ）における左側に延び、第３の部分４５１ｃは、誘電体層４５の上面の中央から図７（ａ）における右側に延びている。
【００４４】
第２の部分４５１ｂは、誘電体層４４を介して、導体層４４１の第２の部分４４１ｂに対向している。第３の部分４５１ｃは、誘電体層４４を介して、導体層４４１の第３の部分４４１ｃに対向している。
【００４５】
また、誘電体層４５には、誘電体層４４に形成されたスルーホール４４２，４４３，４４４に対応する位置に配置されたスルーホール４５２，４５３，４５４が形成されている。スルーホール４５２，４５３は、上端４５１ａ１の近傍において第１の部分４５１ａに電気的に接続されている。スルーホール４５４は、導体層４５１に対して図７（ａ）における下方に配置されている。
【００４６】
図７（ｂ）に示した６層目の誘電体層４６の上面には、導体層４６１が形成されている。導体層４６１は、第１のインダクタ１１および第１の段間結合用キャパシタ１７を構成するための第１の部分４６１ａと、第３のインダクタ１３および第２の段間結合用キャパシタ１８を構成するための第２の部分４６１ｂとを含んでいる。第１および第２の部分４６１ａ，４６１ｂは、図７（ｂ）における上下方向の中央よりも上側であって左右方向の中央の位置において、互いに連結されている。図７（ｂ）において、第１および第２の部分４６１ａ，４６１ｂの境界を破線で示している。第１の部分４６１ａは、上記境界から反時計回り方向に回転するように延びている。第２の部分４６１ｂは、上記境界から時計回り方向に回転するように延びている。
【００４７】
導体層４５１の第２の部分４５１ｂは、誘電体層４５を介して第１の部分４６１ａの一部に対向している。導体層４５１の第３の部分４５１ｃは、誘電体層４５を介して第２の部分４６１ｂの一部に対向している。
【００４８】
また、誘電体層４６には、５つのスルーホール４６２〜４６６が形成されている。スルーホール４６２，４６３は、上記境界の近傍において、それぞれ第１および第２の部分４６１ａ，４６１ｂに電気的に接続されている。スルーホール４６４は、誘電体層４５に形成されたスルーホール４５４に対応する位置に配置されている。スルーホール４６５は、上記境界とは反対側の第１の部分４６１ａの端部の近傍において第１の部分４６１ａに電気的に接続されている。スルーホール４６６は、上記境界とは反対側の第２の部分４６１ｂの端部の近傍において第２の部分４６１ｂに電気的に接続されている。
【００４９】
図７（ｃ）に示した７層目ないし１０層目の誘電体層４７〜５０には、それぞれ、以下のような５つのスルーホールが形成されている。すなわち、７層目の誘電体層４７には、誘電体層４６に形成されたスルーホール４６２〜４６６に対応する位置に配置されたスルーホール４７２〜４７６が形成されている。８層目の誘電体層４８には、スルーホール４７２〜４７６に対応する位置に配置されたスルーホール４８２〜４８６が形成されている。９層目の誘電体層４９には、スルーホール４８２〜４８６に対応する位置に配置されたスルーホール４９２〜４９６が形成されている。１０層目の誘電体層５０には、スルーホール４９２〜４９６に対応する位置に配置されたスルーホール５０２〜５０６が形成されている。
【００５０】
図７（ｄ）に示した１１層目の誘電体層５１の上面には、導体層５１１が形成されている。また、誘電体層５１には、誘電体層５０に形成されたスルーホール５０２〜５０６に対応する位置に配置されたスルーホール５１２〜５１６が形成されている。
【００５１】
図８（ａ）に示した１２層目の誘電体層５２の上面には、導体層５２１が形成されている。導体層５２１は、導体層５１１の一部に対向する第１層５２１Ａと、導体層５１１の他の一部に対向する第２層５２１Ｂとを含んでいる。第１層５２１Ａは、図８（ａ）における左右方向の中央よりも左側に配置されている。第２層５２１Ｂは、図８（ａ）における左右方向の中央よりも右側に配置されている。
【００５２】
また、誘電体層５２には、５つのスルーホール５２２〜５２６が形成されている。スルーホール５２２〜５２４は、誘電体層５１に形成されたスルーホール５１２〜５１４に対応する位置に配置されている。スルーホール５２５は、第１層５２１Ａの図８（ａ）における左側の端部の近傍において第１層５２１Ａに電気的に接続されている。スルーホール５２６は、第２層５２１Ｂの図８（ａ）における右側の端部の近傍において第２層５２１Ｂに電気的に接続されている。
【００５３】
図８（ｂ）に示した１３層目の誘電体層５３の上面には、グランド用導体層５３１が形成されている。また、誘電体層５３には、６つのスルーホール５３２，５３３，５３５〜５３８が形成されている。スルーホール５３２，５３３，５３５，５３６は、誘電体層５２に形成されたスルーホール５２２，５２３，５２５，５２６に対応する位置に配置されている。スルーホール５３２，５３３は、グランド用導体層５３１の図８（ｂ）における上側の端部の近傍においてグランド用導体層５３１に電気的に接続されている。スルーホール５３７，５３８は、グランド用導体層５３１の図８（ｂ）における下側の端部の近傍においてグランド用導体層５３１に電気的に接続されている。
【００５４】
図８（ｃ）に示した１３層目の誘電体層５３の下面には、入力端子２と出力端子３とグランド端子３１が形成されている。なお、図８（ｃ）は、誘電体層５３および端子２，３，３１を、上から見た状態で表している。スルーホール５３２，５３３，５３７，５３８は、グランド端子３１に電気的に接続されている。スルーホール５３５は、入力端子２に電気的に接続されている。スルーホール５３６は、出力端子３に電気的に接続されている。誘電体層５３の下面は、積層体３０の底面３０Ｂを構成する。
【００５５】
誘電体層の材料としては、樹脂、セラミック、あるいは両者を複合した材料等、種々のものを用いることができる。積層体３０としては、特に、複数の誘電体層の材料をセラミックとして低温同時焼成法によって作製したものが、高周波特性に優れるため好ましい。また、本実施の形態では、誘電体層４６〜５０の誘電率は、誘電体層４５，５１の誘電率よりも小さい。なお、誘電体層４１〜４４，５２，５３の誘電率は大きい方が好ましく、誘電体層４５，５１の誘電率は誘電体層４１〜４４，５２，５３の誘電率と等しくてもよい。例えば、誘電体層４１〜４５，５１〜５３の比誘電率は６０〜８０の範囲内であり、誘電体層４６〜５０の比誘電率は５〜１１の範囲内である。一例として、誘電体層４１〜４５，５１〜５３の比誘電率は７５であり、誘電体層４６〜５０の比誘電率は７である。誘電体層４１〜４５，５１〜５３の材料としては、例えばＢａＯ−Ｎｄ２Ｏ３−ＴｉＯ２系のセラミックが用いられる。誘電体層４６〜５０の材料としては、例えばＭｇＯ−ＳｉＯ２系のセラミックが用いられる。誘電体層４６〜５０は、本発明における「第３の誘電体層」に対応する。
【００５６】
図１は、積層体３０内の全ての導体層を示している。図２は、図１のうち、導体層４２１，４３１，４４１，４５１を省略して示している。スルーホール４３２，４４２，４５２，４６２，４７２，４８２，４９２，５０２，５１２，５２２，５３２は、直列に接続されて、図１および図２に示したスルーホール列６２を構成する。スルーホール４３３，４４３，４５３，４６３，４７３，４８３，４９３，５０３，５１３，５２３，５３３は、直列に接続されて、図１および図２に示したスルーホール列６３を構成する。導体層４３１，４５１，４６１，５３１およびグランド端子３１は、スルーホール列６２，６３を介して、互いに電気的に接続されている。
【００５７】
スルーホール列６２，６３のうち、導体層４５１からグランド端子３１に至る部分は、第１ないし第３のインダクタ１１，１２，１３をグランド端子３１に対して電気的に接続するための共通の導電路を構成している。この共通の導電路は、スルーホールを用いて構成されている。
【００５８】
スルーホール４２４，４３４，４４４，４５４，４６４，４７４，４８４，４９４，５０４，５１４，５２４は、直列に接続されて、図１および図２に示したスルーホール列６４を構成する。導体層４２１，４４１，５３１は、スルーホール列６４を介して、互いに電気的に接続されている。導体層５３１とグランド端子３１は、スルーホール５３２，５３３，５３７，５３８を介して、互いに電気的に接続されている。
【００５９】
スルーホール４６５，４７５，４８５，４９５，５０５，５１５は、直列に接続されて、図１および図２に示したスルーホール列６５を構成する。導体層４６１の第１の部分４６１ａと第１層５２１Ａは、スルーホール列６５を介して、互いに電気的に接続されている。スルーホール５２５，５３５は、直列に接続されている。第１層５２１Ａと入力端子２は、スルーホール５２５，５３５を介して、互いに電気的に接続されている。
【００６０】
スルーホール４６６，４７６，４８６，４９６，５０６，５１６は、直列に接続されて、図１および図２に示したスルーホール列６６を構成する。導体層４６１の第２の部分４６１ｂと第２層５２１Ｂは、スルーホール列６６を介して、互いに電気的に接続されている。スルーホール５２６，５３６は、直列に接続されている。第２層５２１Ｂと出力端子３は、スルーホール５２６，５３６を介して、互いに電気的に接続されている。
【００６１】
導体層５２１の第１層５２１Ａは、誘電体層５２を介して導体層５３１の一部に対向している。図５に示した第１の共振器用キャパシタ１４は、第１層５２１Ａと導体層５３１と誘電体層５２とによって構成されている。
【００６２】
導体層５２１の第２層５２１Ｂは、誘電体層５２を介して導体層５３１の他の一部に対向している。図５に示した第３の共振器用キャパシタ１６は、第２層５２１Ｂと導体層５３１と誘電体層５２とによって構成されている。
【００６３】
また、第１層５２１Ａは、誘電体層５１を介して導体層５１１の一部に対向している。第２層５２１Ｂは、誘電体層５１を介して導体層５１１の他の一部に対向している。図５に示したバイパス結合用キャパシタ１９は、導体層５１１と第１層５２１Ａと第２層５２１Ｂと誘電体層５１とによって構成されている。
【００６４】
導体層５１１は、本発明における「第３の導体層」に対応する。導体層５２１は、本発明における「第４の導体層」に対応する。誘電体層５１は、本発明における「第２の誘電体層」に対応する。
【００６５】
導体層４５１の第２の部分４５１ｂは、誘電体層４５を介して、導体層４６１の第１の部分４６１ａの一部に対向している。図５に示した第１の段間結合用キャパシタ１７は、導体層４５１の第２の部分４５１ｂと、導体層４６１の第１の部分４６１ａと、誘電体層４５とによって構成されている。
【００６６】
導体層４５１の第３の部分４５１ｃは、誘電体層４５を介して、導体層４６１の第２の部分４６１ｂの一部に対向している。図５に示した第２の段間結合用キャパシタ１８は、導体層４５１の第３の部分４５１ｃと、導体層４６１の第２の部分４６１ｂと、誘電体層４５とによって構成されている。
【００６７】
第１のインダクタ１１は、導体層４６１の第１の部分４６１ａによって構成されている。第２のインダクタ１２は、導体層４５１によって構成されている。第３のインダクタ１３は、導体層４６１の第２の部分４６１ｂによって構成されている。導体層４５１と導体層４６１の第１の部分４６１ａが互いに近いことにより、インダクタ１１，１２間の誘導結合が実現される。また、導体層４５１と導体層４６１の第２の部分４６１ｂが互いに近いことにより、インダクタ１２，１３間の誘導結合が実現される。
【００６８】
導体層４５１は、本発明における「第２の導体層」に対応する。導体層４６１は、本発明における「第１の導体層」に対応する。誘電体層４５は、本発明における「第１の誘電体層」に対応する。
【００６９】
図５に示した第２の共振器用キャパシタ１５は、積層方向Ｔにおける異なる位置に配置された３つ以上の導体層を用いて構成されている。本実施の形態では、特に、キャパシタ１５は、積層方向Ｔにおける異なる位置に配置された４つの導体層４２１，４３１，４４１，４５１を用いて構成されている。より詳しく説明すると、キャパシタ１５は、４つの導体層４２１，４３１，４４１，４５１のうちの上下に隣接する任意の２つの導体層において互いに対向する部分と、それらの間の誘電体層４２，４３，４４とによって構成されている。
【００７０】
第４のインダクタ２０は、導体層４２１の第１の部分４２１ａと導体層４４１の第１の部分４４１ａとによって構成されている。
【００７１】
以上説明したように、本実施の形態に係るバンドパスフィルタ１は、積層された複数の誘電体層を含む積層体３０と、積層体３０の外周部のうちの底面３０Ｂに配置された入力端子２、出力端子３およびグランド端子３１と、積層体３０内に設けられた第１の共振器４、第２の共振器５、第３の共振器６、第１の段間結合用キャパシタ１７、第２の段間結合用キャパシタ１８およびバイパス結合用キャパシタ１９とを備えている。回路構成上、第１ないし第３の共振器４，５，６のうち、第１の共振器４は入力端子２に最も近く、第３の共振器６は出力端子３に最も近く、第２の共振器５は第１の共振器４と第３の共振器６との間に位置している。
【００７２】
第１の段間結合用キャパシタ１７は、第１の共振器４と第２の共振器５とを容量結合させる。第２の段間結合用キャパシタ１８は、第２の共振器５と第３の共振器６とを容量結合させる。バイパス結合用キャパシタ１９は、第１の共振器４と第３の共振器６とを容量結合させる。バイパス結合用キャパシタ１９は、第１および第２の段間結合用キャパシタ１７，１８に対して、複数の誘電体層の積層方向Ｔにおける異なる位置に配置されている。具体的には、バイパス結合用キャパシタ１９は、第１および第２の段間結合用キャパシタ１７，１８に対して、より底面３０Ｂに近い位置に配置されている。第１および第２の段間結合用キャパシタ１７，１８は、積層方向Ｔにおける異なる位置に配置された第１および第２の導体層４６１，４５１を含むように構成されている。バイパス結合用キャパシタ１９は、積層方向Ｔにおける異なる位置に配置された第３および第４の導体層５１１，５２１を含むように構成されている。
【００７３】
図７（ｂ）に示したように、導体層４６１の第１の部分４６１ａのうち、導体層４５１の第２の部分４５１ｂと対向して第１の段間結合用キャパシタ１７を構成する一部は、ある程度の大きさを有するため、寄生インダクタンスを有すると共に寄生容量を発生させる。そのため、第１の部分４６１ａの上記一部は、図５に示したように、第１の段間結合用キャパシタ１７を含む信号経路上に、上記寄生インダクタンスと寄生容量による並列共振回路である寄生共振回路７を形成する。
【００７４】
同様に、導体層４６１の第２の部分４６１ｂのうち、導体層４５１の第３の部分４５１ｃと対向して第２の段間結合用キャパシタ１８を構成する一部も、寄生インダクタンスを有すると共に寄生容量を発生させる。そのため、第２の部分４６１ｂの上記一部は、図５に示したように、第２の段間結合用キャパシタ１８を含む信号経路上に、上記寄生インダクタンスと寄生容量による並列共振回路である寄生共振回路８を形成する。
【００７５】
また、図７（ｄ）に示したように、導体層５１１も、ある程度の大きさを有するため、寄生インダクタンスを有すると共に寄生容量を発生させる。そのため、導体層５１１は、図５に示したように、バイパス結合用キャパシタ１９を含む信号経路上に、上記寄生インダクタンスと寄生容量による並列共振回路である寄生共振回路９を形成する。
【００７６】
寄生共振回路７，８，９は、それぞれの自己共振周波数において共振する。自己共振周波数は、一般的に、通過帯域よりも高い周波数である。後で説明するように、特に対策を施さない場合には、寄生共振回路７，８，９の共振現象は、バンドパスフィルタ１の周波数特性に悪影響を及ぼす可能性がある。
【００７７】
本実施の形態では、複数の誘電体層は、第１および第２の導体層４６１，４５１の間に配置された第１の誘電体層４５と、第３および第４の導体層５１１，５２１の間に配置された第２の誘電体層５１と、第１および第２の段間結合用キャパシタ１７，１８とバイパス結合用キャパシタ１９との間に配置された第３の誘電体層４６〜５０とを含んでいる。第３の誘電体層４６〜５０の誘電率は、第１および第２の誘電体層４５，５１の誘電率よりも小さい。これにより、本実施の形態によれば、寄生共振回路７，８，９の共振現象の影響を低減することができる。以下、これについて詳しく説明する。
【００７８】
本実施の形態に係るバンドパスフィルタ１は、互いに使用周波数帯域が異なる複数の通信装置を内蔵した小型無線通信機器における通信装置に用いられる可能性がある。このような小型無線通信機器では、小型化に伴い、複数の通信装置間の相互干渉を防止することが求められる。そのため、このような小型無線通信機器における通信装置に用いられる積層型バンドパスフィルタには、特に、通過帯域の３〜５倍の周波数の帯域における減衰量が大きいことが求められる。
【００７９】
積層型バンドパスフィルタの積層体を構成する複数の誘電体層の誘電率を大きくすると、積層型バンドパスフィルタの構成要素であるインダクタやキャパシタを小型化できるため、積層型バンドパスフィルタの小型化のためには、複数の誘電体層の誘電率を大きくすることが好ましい。しかし、本実施の形態に係るバンドパスフィルタ１のように、寄生共振回路７，８，９が形成される場合には、全ての誘電体層の誘電率を大きくすると、寄生共振回路７，８，９の自己共振周波数が、それぞれ通過帯域に近づく。その結果、通過帯域よりも高周波側の、所望の減衰量が求められる特定の周波数帯域、例えば通過帯域の３〜５倍の周波数の帯域において、所望の減衰量が得られなくなるおそれがある。
【００８０】
一方、全ての誘電体層の誘電率を小さくすると、第１および第２の段間結合用キャパシタ１７，１８を構成する第１および第２の導体層４６１，４５１の間に配置された第１の誘電体層４５の誘電率と、バイパス結合用キャパシタ１９を構成する第３および第４の導体層５１１，５２１の間に配置された第２の誘電体層５１の誘電率も小さくなる。その結果、第１および第２の段間結合用キャパシタ１７，１８とバイパス結合用キャパシタ１９において十分な大きさのキャパシタンスが得られず、第１および第２の段間結合用キャパシタ１７，１８とバイパス結合用キャパシタ１９の機能が損なわれる。この場合、バンドパスフィルタ１の所望の周波数特性が得られなくなる。
【００８１】
これに対し、本実施の形態によれば、第１および第２の誘電体層４５，５１の誘電率を、第１および第２の段間結合用キャパシタ１７，１８とバイパス結合用キャパシタ１９において十分な大きさのキャパシタンスが得られる大きさにしながら、第３の誘電体層４６〜５０の誘電率を、第１および第２の誘電体層４５，５１の誘電率よりも小さくすることにより、第１および第２の段間結合用キャパシタ１７，１８とバイパス結合用キャパシタ１９の機能を損なうことなく、寄生共振回路７，８，９の自己共振周波数を、通過帯域から高周波側に遠ざけることができる。これにより、本実施の形態によれば、寄生共振回路７，８，９の共振現象の影響を低減することが可能になる。なお、第３の誘電体層４６〜５０の誘電率を小さくすることによって、寄生共振回路７，８，９の自己共振周波数を、通過帯域から高周波側に遠ざけることができる理由については、後で詳しく説明する。
【００８２】
また、本実施の形態では、第３の誘電体層４６〜５０は、第１および第２の段間結合用キャパシタ１７，１８とバイパス結合用キャパシタ１９との間に配置されている。そのため、第３の誘電体層４６〜５０の誘電率を小さくすることによって、第１および第２の段間結合用キャパシタ１７，１８を構成するための第１の導体層４６１によって形成される寄生共振回路７，８の共振現象の影響と、バイパス結合用キャパシタ１９を構成するための第３の導体層５１１によって形成される寄生共振回路９の共振現象の影響の両方を同時に低減することができる。従って、本実施の形態によれば、バンドパスフィルタ１の構成を簡単にすることができると共に、バンドパスフィルタ１の小型化、薄型化に寄与する。
【００８３】
また、本実施の形態では、第１の導体層４６１は、第１の段間結合用キャパシタ１７を構成するための第１の部分４６１ａと第２の段間結合用キャパシタ１８を構成するための第２の部分４６１ｂとを含み、第１の誘電体層４５と第３の誘電体層４６〜５０の間に配置されている。また、第３の導体層５１１は、第２の誘電体層５１と第３の誘電体層４６〜５０の間に配置されている。第４の導体層５２１は、スルーホール列６５を介して第１の導体層４６１の第１の部分４６１ａに電気的に接続されて第３の導体層５１１の一部に対向する第１層５２１Ａと、スルーホール列６６を介して第１の導体層４６１の第２の部分４６１ｂに電気的に接続されて第３の導体層５１１の他の一部に対向する第２層５２１Ｂとを含んでいる。このような構成により、第１の導体層４６１と第３の導体層５１１の間に配置された第３の誘電体層４６〜５０の誘電率を小さくするという簡単な方法で、寄生共振回路７，８，９の共振現象の影響を低減することが可能になる。
【００８４】
また、本実施の形態では、第１のインダクタ１１は、第１の導体層４６１の第１の部分４６１ａによって構成されている。第２のインダクタ１２は、第２の導体層４５１によって構成されている。第３のインダクタ１３は、第１の導体層４６１の第２の部分４６１ｂによって構成されている。第１の導体層４６１と第２の導体層４５１の間には、導体層が存在していない。
【００８５】
また、第１ないし第３の共振器用キャパシタ１４，１５，１６は、第１ないし第３のインダクタ１１，１２，１３に対して、積層方向Ｔにおける異なる位置に配置されている。具体的には、キャパシタ１４，１６は、インダクタ１１，１２，１３に対して、より底面３０Ｂに近い位置に配置されている。また、キャパシタ１５は、インダクタ１１，１２，１３に対して、より上面３０Ａに近い位置に配置されている。
【００８６】
第２のインダクタ１２は、第１のインダクタ１１および第３のインダクタ１３に比べてインダクタンスが小さい。また、第２の共振器用キャパシタ１５は、第１および第３の共振器用キャパシタ１４，１６に比べてキャパシタンスが大きい。
【００８７】
本実施の形態に係るバンドパスフィルタ１では、第２のインダクタ１２は、第１および第３のインダクタ１１，１３に比べてインダクタンスが小さいことから、第２のインダクタ１２の形状を小さくすることができる。これにより、バンドパスフィルタ１の小型化が可能になる。なお、第１および第３のインダクタ１１，１３の形状を小さくすると、それらのインダクタンスが小さくなって、バンドパスフィルタ１の入出力インピーダンスが所望の値よりも小さくなるおそれがある。そのため、第１および第３のインダクタ１１，１３の形状を小さくすることは好ましくない。これに対し、第２のインダクタ１２のインダクタンスを小さくする場合には、バンドパスフィルタ１の入出力インピーダンスを所望の値よりも小さくすることなく、バンドパスフィルタ１の小型化が可能になる。
【００８８】
ところで、第１および第３のインダクタ１１，１３に比べて第２のインダクタ１２のインダクタンスを小さくしただけでは、第２の共振器５の共振周波数を所望の周波数に合わせることができなくなるおそれがある。これに対し、本実施の形態では、第２のインダクタ１２が第１および第３のインダクタ１１，１３に比べてインダクタンスが小さいことに加えて、第２の共振器用キャパシタ１５が第１および第３の共振器用キャパシタ１４，１６に比べてキャパシタンスが大きいことにより、第２の共振器５の共振周波数を所望の周波数に合わせることが可能になる。
【００８９】
また、本実施の形態では、第２の共振器用キャパシタ１５は、積層方向Ｔにおける異なる位置に配置された３つ以上の導体層を用いて構成されている。これにより、キャパシタ１５が２つの導体層を用いて構成されている場合に比べて、容易にキャパシタ１５のキャパシタンスを大きくすることが可能になる。
【００９０】
また、本実施の形態では、第２の共振器５が、第２の共振器用キャパシタ１５に直列に接続された第４のインダクタ２０を含むことにより、第４のインダクタ２０が無い場合に比べて、共振器５において所望の共振周波数を実現するための第２の共振器用キャパシタ１５のキャパシタンスを小さくすることが可能になる。これにより、第１および第３の共振器用キャパシタ１４，１６に比べて第２の共振器用キャパシタ１５のキャパシタンスを極端に大きくする必要がなくなる。その結果、第２の共振器用キャパシタ１５を容易に形成することが可能になる。
【００９１】
また、本実施の形態では、第２のインダクタ１２が第１および第３のインダクタ１１，１３に比べてインダクタンスが小さいことにより、第２のインダクタ１２と第１のインダクタ１１が近く、第２のインダクタ１２と第３のインダクタ１３が近くても、第２のインダクタ１２と第１のインダクタ１１の間の誘導結合、および第２のインダクタ１２と第３のインダクタ１３の間の誘導結合が、それぞれ強くなりすぎることを防止することができる。これにより、バンドパスフィルタ１の小型化が可能になる。
【００９２】
また、本実施の形態では、第１および第３のインダクタ１１，１３を構成する第１の導体層４６１と第２のインダクタ１２を構成する第２の導体層４５１の間には、導体層が存在していない。そのため、インダクタ１１，１２，１３より発生されて隣接する共振器間の誘導結合に寄与する磁界が、導体層によって妨げられることがない。これにより、第１ないし第３の共振器４，５，６のそれぞれのＱの低下を防止することができる。
【００９３】
以上のことから、本実施の形態に係るバンドパスフィルタ１によれば、共振器４，５，６のＱの低下を防止しながら、小型化することが可能になる。
【００９４】
ところで、一般的に、積層型バンドパスフィルタでは、各共振器におけるインダクタのグランド側の端部を、積層体の外面に設けられたグランド端子に電気的に接続する必要がある。インダクタのグランド側の端部をグランド端子に電気的に接続する方法には、主に２つの方法がある。第１の方法は、積層体の側面にグランド端子を設けて、積層体の内部に、インダクタのグランド側の端部をグランド端子に接続するための導体部を設ける方法である。第２の方法は、積層体の底面にグランド端子を設けて、積層体の内部に、インダクタのグランド側の端部をグランド端子に接続するためのスルーホールを設ける方法である。積層型バンドパスフィルタの実装面積を小さくするためには、第２の方法の方が有利である。しかし、特に３つ以上の共振器を備えた積層型バンドパスフィルタでは、第２の方法を用いると、スルーホールの数が多くなり、積層型バンドパスフィルタの製造のための工程数が多くなるという問題と、積層体にクラックが発生する等の品質の低下をまねくという問題が発生する。
【００９５】
これに対し、本実施の形態に係るバンドパスフィルタ１は、第１ないし第３のインダクタ１１，１２，１３をグランド端子３１に対して電気的に接続するための共通の導電路（スルーホール列６２，６３の一部）を備えている。この共通の導電路は、スルーホールを含んでいる。本実施の形態によれば、３つのインダクタのグランド側の端部をグランド端子に接続するための３つのスルーホール列を設ける場合に比べて、スルーホールの数を少なくすることができる。その結果、本実施の形態によれば、バンドパスフィルタ１の製造のための工程数が多くなることや、積層体３０にクラックが発生する等のバンドパスフィルタ１の品質の低下が生じることを防止することが可能になる。
【００９６】
以下、シミュレーションの結果を参照して、第３の誘電体層４６〜５０の誘電率を小さくすることによって、寄生共振回路７，８，９の共振現象の影響を低減することができることについて、詳しく説明する。始めに、寄生共振回路７，８，９の影響について調べた第１のシミュレーションの結果について説明する。第１のシミュレーションでは、それぞれ通過帯域がおよそ２．４〜２．５ＧＨｚとなるように設計した第１ないし第３のモデルの周波数特性、特に通過減衰特性を求めた。なお、２．４〜２．５ＧＨｚという周波数帯域は、無線ＬＡＮで使用される１つの周波数帯域に対応する。第１のモデルは、図５に示した回路から寄生共振回路７，８，９を除いたモデルである。第２のモデルは、図５に示した回路から寄生共振回路７，８を除いたモデルであり、第１のモデルと比較することにより寄生共振回路９の影響を調べるためのモデルである。第３のモデルは、図５に示した回路から寄生共振回路９を除いたモデルであり、第１のモデルと比較することにより寄生共振回路７，８の影響を調べるためのモデルである。
【００９７】
図９は、第１のシミュレーションにおける第１および第２のモデルの周波数特性の一例を示している。図１０は、第１のシミュレーションにおける第１および第３のモデルの周波数特性の一例を示している。図９および図１０において、横軸は周波数、縦軸は減衰量である。図９において、実線の曲線は第１のモデルの通過減衰特性を示し、破線の曲線は第２のモデルの通過減衰特性を示している。また、図１０において、実線の曲線は第１のモデルの通過減衰特性を示し、破線の曲線は第３のモデルの通過減衰特性を示している。
【００９８】
図９に示したように、第２のモデルの通過減衰特性では、通過帯域よりも高い周波数帯域において、減衰量が大きく変動している。この変動は、寄生共振回路９の共振現象に起因するものである。寄生共振回路９の自己共振周波数は、上記変動が生じている領域において、第２のモデルの通過減衰特性を示す曲線が第１のモデルの通過減衰特性を示す曲線と交差する周波数またはその近傍の周波数である。この寄生共振回路９の自己共振周波数は、寄生共振回路９のインピーダンスが大きくなるに従って通過帯域に近づく。
【００９９】
図１０に示したように、第３のモデルの通過減衰特性では、通過帯域よりも高い周波数帯域において、減衰量が極めて小さくなるピークが生じている。このピークは、寄生共振回路７，８の共振現象に起因するものである。また、このピークの周波数が寄生共振回路７，８の自己共振周波数である。この寄生共振回路７，８の自己共振周波数は、寄生共振回路７，８のインピーダンスが大きくなるに従って通過帯域に近づく。
【０１００】
実際のバンドパスフィルタにおいて、寄生共振回路７，８と寄生共振回路９の両方が形成されると、そのバンドパスフィルタにおける通過帯域よりも高周波側の周波数特性は、第２および第３のモデルの周波数特性よりも複雑に変動する。それは、寄生共振回路７，８の共振現象に起因する変動と、寄生共振回路９に起因する変動が複合するためである。従って、寄生共振回路７，８，９が形成されると、通過帯域よりも高周波側の周波数特性が、所望の周波数特性とは異なってしまう。その結果、通過帯域よりも高周波側の、所望の減衰量が求められる特定の周波数帯域において、所望の減衰量が得られなくなるおそれがある。なお、寄生共振回路７，８，９の共振現象によって、上記の特定の周波数帯域において、減衰量が所望の減衰量よりも大きくなる場合もあり得る。しかし、その場合には、製品間の周波数特性のばらつきが大きくなるという問題が発生する。
【０１０１】
次に、本実施の形態に係るバンドパスフィルタ１と比較例のバンドパスフィルタの特性を求めた第２のシミュレーションの結果について説明する。比較例のバンドパスフィルタの構成は、誘電体層４１〜５３の誘電率を除いて、本実施の形態に係るバンドパスフィルタ１の構成と同じである。第２のシミュレーションでは、本実施の形態に係るバンドパスフィルタ１における誘電体層４１〜４５，５１〜５３の比誘電率を７５とし、誘電体層４６〜５０の比誘電率を７とした。また、比較例のバンドパスフィルタにおける全ての誘電体層４１〜５３の比誘電率を７５とした。
【０１０２】
第２のシミュレーションでは、通過帯域がおよそ２．４〜２．５ＧＨｚとなるように本実施の形態に係るバンドパスフィルタ１および比較例のバンドパスフィルタを設計して、それぞれの周波数特性、特に通過減衰特性を求めた。図１１は、第２のシミュレーションで求めた本実施の形態に係るバンドパスフィルタ１と比較例のバンドパスフィルタの周波数特性の一例を示している。図１１において、横軸は周波数、縦軸は減衰量である。また、図１１において、実線の曲線は本実施の形態に係るバンドパスフィルタ１の通過減衰特性を示し、破線の曲線は比較例のバンドパスフィルタの通過減衰特性を示している。
【０１０３】
図１１に示したように、比較例のバンドパスフィルタでは、通過帯域よりも高周波側の周波数特性（通過減衰特性）が大きく且つ複雑に変動している。これは、前述のように、寄生共振回路７，８の共振現象に起因する変動と、寄生共振回路９に起因する変動が複合しているためである。そのため、比較例のバンドパスフィルタでは、通過帯域よりも高周波側の、所望の減衰量が求められる特定の周波数帯域、例えば通過帯域の３〜５倍の周波数の帯域において、所望の減衰量が得られなくなる。
【０１０４】
これに対し、本実施の形態に係るバンドパスフィルタ１では、比較例のバンドパスフィルタに比べて、通過帯域の３〜５倍の周波数の帯域における周波数特性（通過減衰特性）の変動が小さくなっている。これにより、通過帯域の３〜５倍の周波数の帯域において、安定して所望の減衰量を得ることが可能になる。このように、本実施の形態によれば、第３の誘電体層４６〜５０の誘電率を、第１および第２の誘電体層４５，５１の誘電率よりも小さくすることにより、寄生共振回路７，８，９の共振現象の影響を低減することができる。
【０１０５】
次に、第３のシミュレーションの結果を参照して、第３の誘電体層４６〜５０の誘電率を小さくすることによって、寄生共振回路７，８，９の自己共振周波数を、通過帯域から高周波側に遠ざけることができる理由について、詳しく説明する。第３のシミュレーションは、寄生共振回路７，８，９をそれぞれマイクロストリップラインとみなし、このマイクロストリップラインにおける伝送線路の周囲の誘電率と共振周波数との関係について調べたものである。
【０１０６】
始めに、図１２および図１３を参照して、第３のシミュレーションで用いた第４および第５のモデルについて説明する。第４および第５のモデルは、いずれも１／４波長マイクロストリップラインのモデルである。図１２は、第４のモデルを示す説明図である。図１２において、（ａ）は第４のモデルの斜視図、（ｂ）は第４のモデルの側面図である。第４のモデルは、伝送線路７３と、この伝送線路７３を囲う誘電体層７１と、誘電体層７１の底面に配置されたグランド導体板７４とを含んでいる。誘電体層７１は、上部７１Ａと下部７１Ｂとを有している。伝送線路７３は、上部７１Ａと下部７１Ｂとの間に配置されている。伝送線路７３の図１２（ｂ）における左側の端部は接地され、伝送線路７３の図１２（ｂ）における右側の端部は開放端である。誘電体層７１の比誘電率は７５である。
【０１０７】
図１３は、第５のモデルを示す説明図である。図１３において、（ａ）は第５のモデルの斜視図、（ｂ）は第５のモデルの側面図である。第５のモデルは、伝送線路８３と、この伝送線路８３を囲う誘電体層８１，８２と、誘電体層８２の底面に配置されたグランド導体板８４とを含んでいる。誘電体層８１は、誘電体層８２の上に配置されている。伝送線路８３は、誘電体層８１，８２の間に配置されている。伝送線路８３の図１３（ｂ）における左側の端部は接地され、伝送線路８３の図１３（ｂ）における右側の端部は開放端である。誘電体層８１の比誘電率は７であり、誘電体層８２の比誘電率は７５である。伝送線路７３，８３の長さＬは３７００μｍであり、幅Ｗは３００μｍである。
【０１０８】
第３のシミュレーションでは、それぞれの開放端の近傍から伝送線路７３，８３に高周波信号を供給して、第４および第５のモデルの周波数特性を求めた。図１４は、第４のモデルの周波数特性を示す特性図である。図１５は、第５のモデルの周波数特性を示す特性図である。図１４および図１５において、横軸は周波数、縦軸は減衰量である。第４および第５のモデルは、いずれも、所定の共振周波数で共振する。第４のモデルの共振周波数は２．２８ＧＨｚであり、第５のモデルの共振周波数は２．８１ＧＨｚであった。この結果から理解されるように、第４のモデルのように伝送線路７３の周囲全体の誘電率が大きい場合に比べて、第５のモデルのように伝送線路８３の周囲の一部（誘電体層８１）の誘電率を小さくことによって、共振周波数は高くなる。
【０１０９】
第３のシミュレーションの結果は、以下のように説明することができる。まず、誘電体中における所定の周波数の電磁波の１波長の長さは、誘電体の誘電率に依存して変化し、誘電率が小さくなるほど大きくなる。次に、誘電体中に存在する伝送線路の長さを一定にして考えると、誘電体の誘電率が小さくなるほど、同じ周波数の電磁波の１波長の長さが大きくなることから、伝送線路の長さに対応する１波長の長さは逆に小さくなり、伝送線路の長さに対応する１波長に対応する周波数は高くなる。そのため、伝送線路が共振周波数を有する場合には、誘電体の誘電率が小さくなるほど共振周波数は高くなる。
【０１１０】
以上の説明は、寄生共振回路７，８，９の周囲の誘電体の誘電率と寄生共振回路７，８，９の自己共振周波数との関係にも当てはまる。すなわち、寄生共振回路７，８，９の周囲の誘電体の誘電率が小さくなるほど、寄生共振回路７，８，９の自己共振周波数は高くなる。寄生共振回路７，８，９の周囲全体の誘電率を小さくすれば、寄生共振回路７，８，９の自己共振周波数をより高くすることができるが、それでは、前述のように、第１および第２の段間結合用キャパシタ１７，１８とバイパス結合用キャパシタ１９の機能が損なわれてしまう。そこで、本実施の形態では、第１および第２の段間結合用キャパシタ１７，１８とバイパス結合用キャパシタ１９の間に存在する第３の誘電体層４６〜５０の誘電率のみを小さくすることにより、第１および第２の段間結合用キャパシタ１７，１８とバイパス結合用キャパシタ１９の機能を損なうことなく、寄生共振回路７，８，９の自己共振周波数を高くして、通過帯域から高周波側に遠ざけている。これにより、本実施の形態によれば、図１１に示したように、通過帯域の３〜５倍の周波数の帯域における周波数特性（通過減衰特性）の変動を小さくすることが可能になる。
【０１１１】
［第２の実施の形態］
次に、本発明の第２の実施の形態に係るバンドパスフィルタについて説明する。本実施の形態に係るバンドパスフィルタ１０１の回路構成は、第１の実施の形態と同じであり、図５に示した通りである。
【０１１２】
図１６は、バンドパスフィルタ１０１の主要部分を示す斜視図である。図１７は、下側から見たバンドパスフィルタ１０１の斜視図である。バンドパスフィルタ１０１は、積層体３０を備えている。第１の実施の形態と同様に、積層体３０は、外周部を有する直方体形状をなしている。積層体３０の外周部は、上面３０Ａと、底面３０Ｂと、４つの側面３０Ｃ〜３０Ｆとを含んでいる。図１７に示したように、本実施の形態では、グランド端子３１は、底面３０Ｂと側面３０Ｃとの間の稜線の位置から、底面３０Ｂと側面３０Ｄとの間の稜線の位置にかけて形成されている。
【０１１３】
バンドパスフィルタ１０１は、積層体３０の外周部のうちの側面３０Ｃ，３０Ｄに配置された導体層３２，３３を備えている。導体層３２は、上面３０Ａと側面３０Ｃとの間の稜線の位置から、底面３０Ｂと側面３０Ｃとの間の稜線近傍の位置にかけて形成されている。導体層３３は、上面３０Ａと側面３０Ｄとの間の稜線の位置から、底面３０Ｂと側面３０Ｄとの間の稜線近傍の位置にかけて形成されている。導体層３２，３３は、グランド端子３１に電気的に接続されている。
【０１１４】
次に、図１８ないし図２０を参照して、本実施の形態における積層体３０が第１の実施の形態における積層体３０と異なる点について説明する。図１８において（ａ）〜（ｄ）は、それぞれ、上から１層目ないし４層目の誘電体層の上面を示している。図１９において（ａ）、（ｂ）は、それぞれ、上から５層目および６層目の誘電体層の上面を示し、（ｃ）は、上から７層目ないし１０層目の誘電体層の上面を示し、（ｄ）は、上から１１層目の誘電体層の上面を示している。図２０において（ａ）、（ｂ）は、それぞれ、上から１２層目および１３層目の誘電体層の上面を示し、（ｃ）は、１３層目の誘電体層の下面を示している。
【０１１５】
図１８（ｂ）に示したように、２層目の誘電体層４２の上面に形成された導体層４２１の第１の部分４２１ａの下端４２１ａ１は、誘電体層４２の上面の図１８（ｂ）における下側の端に位置している。また、誘電体層４２にスルーホール４２４は設けられていない。
【０１１６】
図１８（ｃ）に示したように、３層目の誘電体層４３の上面に形成された導体層４３１の第１の部分４３１ａの上端４３１ａ１は、誘電体層４３の上面の図１８（ｃ）における上側の端に位置している。また、誘電体層４３にスルーホール４３２，４３３，４３４は設けられていない。
【０１１７】
図１８（ｄ）に示したように、４層目の誘電体層４４の上面に形成された導体層４４１の第１の部分４４１ａの下端４４１ａ１は、誘電体層４４の上面の図１８（ｄ）における下側の端に位置している。また、誘電体層４４にスルーホール４４２，４４３，４４４は設けられていない。
【０１１８】
図１９（ａ）に示したように、５層目の誘電体層４５の上面に形成された導体層４５１の第１の部分４５１ａの上端４５１ａ１は、誘電体層４５の上面の図１９（ａ）における上側の端に位置している。また、誘電体層４５にスルーホール４５２，４５３，４５４は設けられていない。
【０１１９】
図１９（ｂ）に示したように、６層目の誘電体層４６の上面に形成された導体層４６１の第１および第２の部分４６１ａ，４６１ｂのそれぞれの一部は、誘電体層４６の上面において、図１９（ｂ）における上側の端まで延びている。また、誘電体層４６にスルーホール４６２，４６３，４６４は設けられていない。
【０１２０】
図１９（ｃ）に示したように、７層目の誘電体層４７にスルーホール４７２，４７３，４７４は設けられていない。また、８層目の誘電体層４８にスルーホール４８２，４８３，４８４は設けられていない。また、９層目の誘電体層４９にスルーホール４９２，４９３，４９４は設けられていない。また、１０層目の誘電体層５０にスルーホール５０２，５０３，５０４は設けられていない。
【０１２１】
図１９（ｄ）に示したように、１１層目の誘電体層５１にスルーホール５１２，５１３，５１４は設けられていない。また、図２０（ａ）に示したように、１２層目の誘電体層５２にスルーホール５２２，５２３，５２４は設けられていない。
【０１２２】
図２０（ｂ）に示したように、１３層目の誘電体層５３の上面に形成されたグランド用導体層５３１は、誘電体層５３の上面において、図２０（ｂ）における上側の端から下側の端まで延びている。また、誘電体層５３にスルーホール５３２，５３３，５３７，５３８は設けられていない。
【０１２３】
図２０（ｃ）に示したように、１３層目の誘電体層５３の下面に形成されたグランド端子３１は、誘電体層５３の下面において、図２０（ｃ）における上側の端から下側の端まで延びている。
【０１２４】
導体層４２１の第１の部分４２１ａ、導体層４４１の第１の部分４４１ａ、導体層５３１およびグランド端子３１は、導体層３２に電気的に接続されている。また、導体層４３１の第１の部分４３１ａ、導体層４５１の第１の部分４５１ａ、導体層４６１の第１および第２の部分４６１ａ，４６１ｂ、導体層５３１およびグランド端子３１は、導体層３３に電気的に接続されている。なお、導体層３２，３３は、積層体３０を作製した後、積層体３０の側面３０Ｃ，３０Ｄに形成される。
【０１２５】
本実施の形態では、第１の実施の形態におけるスルーホール列６２，６３，６４およびスルーホール５３７，５３８は設けられていない。導体層３２は、スルーホール列６４およびスルーホール５３７，５３８の代わりとなる導電路を構成する。導体層３３は、スルーホール列６２，６３の代わりとなる導電路を構成する。導体層３３のうち、導体層４６１からグランド端子３１に至る部分は、第１ないし第３のインダクタ１１，１２，１３をグランド端子３１に対して電気的に接続するための共通の導電路を構成している。このように、本実施の形態では、共通の導電路は、積層体３０の外周部に配置された導体層３３を用いて構成されている。
【０１２６】
本実施の形態によれば、第１の実施の形態に比べて、スルーホールの数が少なくなるので、スルーホールに起因したバンドパスフィルタ１０１の品質の低下をより一層防止することが可能になる。本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【０１２７】
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、各実施の形態において、第１および第２の誘電体層よりも誘電率が小さい第３の誘電体層は、第１の導体層４６１と第３の導体層５１１の間に位置していれば、必ずしも第１の導体層４６１と第３の導体層５１１の両方に接していなくてもよい。例えば、誘電体層４６と誘電体層５０の少なくとも一方の誘電率は、誘電体層４５，５１と同じであってもよい。
【０１２８】
また、各実施の形態では、第１および第２の段間結合用キャパシタ１７，１８を構成するための第１の導体層４６１によって、第１および第３のインダクタ１１，１３が構成されている。しかし、第１の導体層と、第１および第３のインダクタ１１，１３を構成する導体層は、互いに別個の導体層であってもよい。
【０１２９】
また、本発明のバンドパスフィルタは、４つ以上の共振器を備えていてもよい。この場合には、第２の共振器が複数存在することになる。
【符号の説明】
【０１３０】
１…積層型バンドパスフィルタ、２…入力端子、３…出力端子、４，５，６…共振器、７，８，９…寄生共振回路、１１〜１３，２０…インダクタ、１４〜１６…共振器用キャパシタ、１７，１８…段間結合用キャパシタ、１９…バイパス結合用キャパシタ、３０…積層体。
【図１】
0005637150.tif 000002
【図２】
0005637150.tif 000003
【図３】
0005637150.tif 000004
【図４】
0005637150.tif 000005
【図５】
0005637150.tif 000006
【図６】
0005637150.tif 000007
【図７】
0005637150.tif 000008
【図８】
0005637150.tif 000009
【図９】
0005637150.tif 000010
【図１０】
0005637150.tif 000011
【図１１】
0005637150.tif 000012
【図１２】
0005637150.tif 000013
【図１３】
0005637150.tif 000014
【図１４】
0005637150.tif 000015
【図１５】
0005637150.tif 000016
【図１６】
0005637150.tif 000017
【図１７】
0005637150.tif 000018
【図１８】
0005637150.tif 000019
【図１９】
0005637150.tif 000020
【図２０】
0005637150.tif 000021