(57)【特許請求の範囲】
【請求項１】
支持基板と、
前記支持基板上の半導体膜と、
前記半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
前記半導体膜にホウ素を導入して形成されたソース領域及びドレイン領域を含む半導体装置であって、
前記半導体膜の膜厚が、２０ｎｍ〜４０ｎｍの範囲にあり、かつ、
前記ソース領域とチャネル形成領域との間、及び前記ドレイン領域と該チャネル形成領域との間にそれぞれ、前記ソース領域及び前記ドレイン領域よりホウ素濃度が小さく、かつ、前記支持基板側の下面側領域のホウ素濃度が反対側の上面側領域より小さい低濃度領域を有する、半導体装置。
【請求項２】
前記低濃度領域のシート抵抗値が、３×１０5Ω／□〜２×１０7Ω／□の範囲にある、請求項１記載の半導体装置。
【請求項３】
前記低濃度領域のシート抵抗値が、３×１０5Ω／□〜１×１０6Ω／□の範囲にある、請求項１記載の半導体装置。
【請求項４】
前記ソース領域及び前記ドレイン領域はそれぞれ、前記半導体膜の前記支持基板側の下面から厚み方向へわたってホウ素濃度が３．１×１０18ｃｍ-3〜３．４×１０20ｃｍ-3の範囲にある領域を含む、請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記半導体膜に入射させる光の発光スペクトルを、その最大値で規格化した相対強度スペクトルをＡとし、前記半導体膜の分光吸収スペクトルを、その最大値で規格化した相対強度スペクトルをＢとしたときに、これらの積Ａ×Ｂの全波長域（ｎｍ）にわたる積分値が５を超えないように前記半導体膜が形成されている、請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
支持基板に２０ｎｍ〜４０ｎｍの範囲にある厚みを持つ半導体膜を成膜する工程と、
前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体膜に、ソース領域及びドレイン領域、並びに該ソース領域と前記ゲート電極下に形成されたチャネル形成領域との間および該ドレイン領域と該チャネル形成領域との間にそれぞれ形成する領域であって、該ソース領域及び該ドレイン領域よりホウ素濃度が小さく且つ前記支持基板側の下面側領域のホウ素濃度が反対側の上面側領域より小さい低濃度領域を形成する工程を有する、半導体装置の製造方法。
【請求項７】
半導体装置を含む液晶パネルと、該液晶パネルを照射する光源とを有する液晶表示装置であって、
前記半導体装置は、
支持基板と、
前記支持基板上の半導体膜と、
前記半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
前記半導体膜にホウ素を導入して形成されたソース領域及びドレイン領域を含み、
前記光源の発光スペクトルを、その最大値で規格化した相対強度スペクトルをＡとし、前記半導体膜の分光吸収スペクトルを、その最大値で規格化した相対強度スペクトルをＢとしたときに、これらの積Ａ×Ｂの全波長域（ｎｍ）にわたる積分値が５を超えないように前記半導体膜が形成されている、液晶表示装置。
【請求項８】
半導体装置を含む液晶パネルと、該液晶パネルを照射する光源とを有する液晶表示装置であって、
前記半導体装置は、
支持基板と、
前記支持基板上の半導体膜と、
前記半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
前記半導体膜にホウ素を導入して形成されたソース領域及びドレイン領域を含み、
前記半導体膜は、２０ｎｍ〜４０ｎｍの範囲にある膜厚を有し、
前記半導体装置は、前記ソース領域とチャネル形成領域との間、及び前記ドレイン領域と該チャネル形成領域との間にそれぞれ、前記ソース領域及び前記ドレイン領域よりホウ素濃度が小さく、かつ、前記支持基板側の下面側領域のホウ素濃度が反対側の上面側領域より小さい低濃度領域を有する、液晶表示装置。
【請求項９】
前記半導体装置の前記低濃度領域のシート抵抗値が、３×１０5Ω／□〜２×１０7Ω／□の範囲にある、請求項８記載の液晶表示装置。
【請求項１０】
前記半導体装置の前記低濃度領域のシート抵抗値が、３×１０5Ω／□〜１×１０6Ω／□の範囲にある、請求項８記載の液晶表示装置。
【請求項１１】
前記半導体装置の前記ソース領域及び前記ドレイン領域はそれぞれ、前記半導体膜の前記支持基板側の下面から厚み方向へわたってホウ素濃度が３．１×１０18ｃｍ-3〜３．４×１０20ｃｍ-3の範囲にある領域を含む、請求項８乃至１０のいずれか一項に記載の液晶表示装置。
【請求項１２】
前記光源の発光スペクトルを、その最大値で規格化した相対強度スペクトルをＡとし、前記半導体膜の分光吸収スペクトルを、その最大値で規格化した相対強度スペクトルをＢとしたときに、これらの積Ａ×Ｂの全波長域（ｎｍ）にわたる積分値が５を超えないように前記半導体装置の前記半導体膜が形成されている、請求項８乃至１１のいずれか一項に記載の液晶表示装置。
【請求項１３】
請求項１乃至５のいずれか一項に記載の半導体装置を備えた電子機器。
【請求項１４】
請求項７乃至１２のいずれか一項に記載の液晶表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、並びにこの半導体装置を備えた液晶表示装置及び電子機器に関する。
【背景技術】
【０００２】
近年、代表的な液晶表示装置は、液晶パネル及びバックライトユニットを備えている。その表示装置の液晶パネルは、液晶を狭持する１対の透明な支持基板、一方の支持基板に形成されたデータ線や走査線、他方の支持基板に形成された共通電極、液晶パネルの入射面及び出射面のそれぞれに配置される偏光板等を備えている。【０００３】
データ線や走査線は、液晶パネルの表示領域を複数の画素に区画するように設けられ、各画素には画素電極が設けられると共に薄膜トランジスタ（ＴＦＴ）等の半導体装置が設けられている。このＴＦＴのドレイン領域は画素電極に接続され、ソース領域はデータ線に接続され、またゲートは走査線に接続されている。【０００４】
そして、ＴＦＴは走査線の信号に応じてスイッチング動作し、オン状態になるとＴＦＴを介してデータ線と画素電極との間に電流が流れる。この結果、画素電極と共通電極との間に電界が発生し、この電界に感応して画素電極上の液晶分子が配向状態を変える。【０００５】
バックライトユニットからの光は、入射面側の偏光板を通過し、液晶パネルに入射する。このとき、偏光板の偏向面と同じ偏光方向の成分の光が、液晶パネルに入射する。各画素のＴＦＴは、表示する画像データに応じて制御され、さらに各画素における液晶の偏向状態が制御される。入射した光は、液晶の偏向状態に応じて偏向し、出射面側の偏光板に入射する。そして、この偏光板の偏向方向と一致する成分の光のみが出射されて、画像データが輝度分布として表示される。【０００６】
このようなＴＦＴは、ガラス等の支持基板上に形成された所定パターンの多結晶シリコンに不純物注入を行い、ソース領域（電極）やドレイン領域（電極）等を形成し、不純物活性化熱処理等を行うことにより形成される。【０００７】
多結晶シリコンのような半導体は入射光により光励起を起こすため、バックライトユニットからの光がＴＦＴに入射すると、光励起されたキャリアによる光リーク電流が発生する。【０００８】
光リーク電流は、走査線の信号と関係なく流れるため、例えＴＦＴがオフ状態であっても、データ線と画素電極との間に電流が流れる。このオフ状態の電流（オフ電流）により、フリッカ等が生じて液晶表示装置の表示画質が劣化する。【０００９】
そこで、特許文献１（ＷＯ０１／０６７１６９号公報）では、ＴＦＴとして完全空乏型チャネル層のＰ型トランジスタを用いることにより光リーク電流を抑制する技術を提案している。【００１０】
また、特許文献２（特開昭６０−１３６２６２号公報）は、ＴＦＴの半導体膜を薄くすることにより光リーク電流を抑制する技術を提案している。【００１１】
また、特許文献３（特開２００７−８８４３２号公報）は、ＴＦＴの半導体膜を薄くした場合、オーバーエッチングによりコンタクトホール底の半導体膜が消失し、ホール内の配線材とＴＦＴのソース領域やドレイン領域とのコンタクト抵抗が高くなる問題を開示している。この問題を解決するため、深さに応じて不純物濃度を変えると共に不純物濃度に応じてエッチング量（深さ）を制御する技術を提案している。
【発明の開示】
【００１２】
しかしながら、特許文献１に記載の、支持基板として石英基板を用いた技術は、ＴＦＴの高性能化が可能な高温プロセスを採用できるが、基板の価格が高いためコストが高くなるという問題があった。一般には安価なガラス基板を用いて低温プロセスを採用している。
【００１３】
また、特許文献２に記載の技術は、半導体膜を薄くすることにより光リーク電流を抑制するが、低温プロセスでは、不純物注入により非晶質化した半導体を効率的に回復させることができないため、ソース領域やドレイン領域の抵抗が高く、消費電力が増えてしまう問題があった。また特許文献２に記載の技術では、シングルドレイン構造を採用しているため、本発明が課題とする高輝度照明下での光リーク電流の低減のレベルに比べ、暗状態であってもリーク電流が大きいという問題があった。
【００１４】
さらに、特許文献３は、ソース領域やドレイン領域に接続するコンタクトホールを形成する際に、エッチング量を制御して配線材とソース領域やドレイン領域との接触抵抗の増大を抑えることができるが、かかる技術はソース領域やドレイン領域の抵抗値が低いことを前提としており、低温プロセスで製造する半導体装置にそのまま適用してもソース領域及びドレイン領域自体の抵抗値を低減することはできない問題があった。
【００１５】
なお、上記の関連する技術の各問題点の詳細については、考察を交えて後述する。
【００１６】
そこで、本発明は、上述した光リーク電流を抑制した半導体装置及びその製造方法、並びにこの半導体装置を備えた液晶表示装置及び電子機器を提供することを目的とする。
【００１７】
本発明の一態様によれば、支持基板と、前記支持基板上の半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記半導体膜に不純物を導入して形成されたソース領域及びドレイン領域を含む半導体装置であって、
前記半導体膜の膜厚が、２０ｎｍ〜４０ｎｍの範囲にあり、かつ、
前記ソース領域とチャネル形成領域との間、及び前記ドレイン領域と該チャネル形成領域との間にそれぞれ、前記ソース領域及び前記ドレイン領域より不純物濃度が小さく、かつ、前記支持基板側の下面側領域の不純物濃度が反対側の上面側領域より小さい低濃度領域を有する、半導体装置が提供される。
【００１８】
本発明の他の態様によれば、
支持基板に２０ｎｍ〜４０ｎｍの範囲にある厚みを持つ半導体膜を成膜する工程と、
前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体膜に、ソース領域及びドレイン領域、並びに該ソース領域と前記ゲート電極下に形成されたチャネル形成領域との間および該ドレイン領域と該チャネル形成領域との間にそれぞれ形成する領域であって、該ソース領域及び該ドレイン領域より不純物濃度が小さく且つ前記支持基板側の下面側領域の不純物濃度が反対側の上面側領域より小さい低濃度領域を形成する工程を有する、半導体装置の製造方法が提供される。
【００１９】
本発明の他の態様によれば、半導体装置を含む液晶パネルと、該液晶パネルを照射する光源とを有する液晶表示装置であって、
前記半導体装置は、支持基板と、前記支持基板上の半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記半導体膜に不純物を導入して形成されたソース領域及びドレイン領域を含み、
前記光源の発光スペクトルを、その最大値で規格化した相対強度スペクトルをＡとし、前記半導体膜の分光吸収スペクトルを、その最大値で規格化した相対強度スペクトルをＢとしたときに、これらの積Ａ×Ｂの全波長域（ｎｍ）にわたる積分値が５を超えないように前記半導体膜が形成されている、液晶表示装置が提供される。
【００２０】
本発明の他の態様によれば、半導体装置を含む液晶パネルと、該液晶パネルを照射する光源とを有する液晶表示装置であって、
前記半導体装置は、支持基板と、前記支持基板上の半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記半導体膜に不純物を導入して形成されたソース領域及びドレイン領域を含み、
前記半導体膜は、２０ｎｍ〜４０ｎｍの範囲にある膜厚を有し、
前記半導体装置は、前記ソース領域とチャネル形成領域との間、及び前記ドレイン領域と該チャネル形成領域との間にそれぞれ、前記ソース領域及び前記ドレイン領域より不純物濃度が小さく、かつ、前記支持基板側の下面側領域の不純物濃度が反対側の上面側領域より小さい低濃度領域を有する、液晶表示装置が提供される。
【００２１】
本発明の他の態様によれば、上記の半導体装置を備えた電子機器が提供される。
【００２２】
本発明の他の態様によれば、上記のいずれかの液晶表示装置を備えた電子機器が提供される。
【００２３】
本発明によれば、光リーク電流が抑制された半導体装置及びその製造方法、並びにこれを備えた液晶表示装置及び電子機器を提供できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施の形態の半導体装置の断面図である。
【図２】半導体膜（Ｓｉ）の膜厚と規格化光リーク電流の関係を示す図である。
【図３】半導体膜の基板近傍領域の不純物濃度（ホウ素）とシート抵抗値の関係を示す図である。
【図４】半導体膜の低濃度領域における表面近傍領域と基板近傍領域との不純物濃度の比（Ｂｓ／Ｂｂ）と規格化した光リーク電流との関係を示す図である。
【図５】半導体膜の低濃度領域（ＬＤＤ）のシート抵抗値と、ＴＦＴの規格化したオフ電流の標準偏差、およびオン電流／オフ電流の比との関係を示す図である。
【図６】低濃度領域のＬＤＤシート抵抗値とオン電流、オフ電流との関係を示す図である。
【図７】半導体膜の膜厚と低濃度領域のシート抵抗値との関係を示す図である。
【図８】本発明の第２の実施の形態の半導体装置の断面図である。
【図９】第２の実施の形態の半導体装置の製造方法の一例を示す工程図である。
【図１０】図９に示す半導体装置の製造方法を説明するフローチャートである。
【図１１】発光ダイオードの相対強度スペクトルを示す図である。
【図１２】冷陰極蛍光ランプの相対強度スペクトルを示す図である。
【図１３】３種類の半導体膜の相対強度スペクトルを示す図である。
【図１４】発光ダイオードでの半導体膜（シリコン）の膜厚とスペクトル積分値との関係を示す図である。
【図１５】本発明の第４の実施の形態の液晶表示装置の分解斜視図である。
【図１６】本発明の第５の実施の形態の電子機器（携帯電話）の斜視図である。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の好適な実施の形態について説明する。【００２６】
第１の実施の形態
本発明の第１の実施の形態を、上述した関連技術の考察を交えて説明する。図１は、本実施の形態の説明に適用される透明な支持基板１１の上に形成した半導体装置（例えば、ＴＦＴ：ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）１０の断面構造を示す図である。【００２７】
支持基板１１としては、無アルカリガラス等のガラス基板を用いることができる。なお、支持基板１１の上に下地層としてシリコン酸化膜、またはシリコン窒化膜及びシリコン酸化膜が形成されていてもよい。【００２８】
ＴＦＴ１０は、半導体膜１２、ゲート絶縁膜１３、ゲート電極１４を備えると共に、ゲート電極１４の左右両側にソース領域１５ａ及びドレイン領域１５ｂが形成されたプレーナ型である。【００２９】
ソース領域１５ａ及びドレイン領域１５ｂの領域端とチャネル端との間には、これらソース領域１５ａ及びドレイン領域１５ｂより不純物濃度の低い低濃度領域１７が形成されている。以下の説明においては、ソース領域１５ａ及びドレイン領域１５ｂは、適宜総称して高濃度領域１５と記載される。また、チャネルは、半導体膜１２におけるゲート電極１４下の部分において半導体装置の動作時にチャネルが形成される領域を指す。【００３０】
半導体膜１２は、支持基板１１上に成膜された多結晶シリコンをパターニングして形成される。この半導体膜１２上にゲート絶縁膜１３及びゲート電極１４を形成する。また、この半導体膜１２にイオン注入法により不純物を注入して高濃度領域１５と低濃度領域１７を形成する。【００３１】
不純物注入により半導体膜は損傷を受け、その結晶は非晶質化する。このような、現象は、特許文献２が提案しているような、膜厚が薄い半導体膜（ポリシリコン膜）の場合に顕著となる。【００３２】
また、特許文献２ではシングルドレイン構造が採用されており、ドレイン端における高電界によりポリシリコン膜の結晶粒界を介したリーク電流が流れる。このリーク電流も光照射により増加するが、オリジナルの暗状態のリーク電流が大きい。そのため、高輝度化や、高精細化による蓄積容量の減少等が進むと、オリジナルの暗電流の低減が求められる。【００３３】
不純物を注入しただけでは、いわゆるドーパントとして機能しないため、不純物注入後に不純物活性化のための熱処理が行なわれる。【００３４】
特許文献１に記載されているように、支持基板として石英基板上にトランジスタを形成する場合、摂氏１１５０度程度までの高温プロセスが適用できる。【００３５】
しかし、液晶表示装置のように製品価格を安くすることを強く要望される製品では、支持基板に安価な無アルカリガラスやソーダライムガラス等のガラス基板が用いられる。ガラス基板は、基板の価格が安いため低コストで液晶表示装置を得ることができる。このような、ガラス基板は、摂氏６００度程度で軟化するので、プロセス温度もこの温度以下の低温プロセスで行うことが求められる。【００３６】
一般的にプロセス温度は、注入した不純物の活性化率、ひいてはシート抵抗値と関係がある。注入した不純物の移動度をμ、活性化率をｘとすると、μとｘの積の値が、１０−１〜１００オーダー程度になるような低温プロセスでは、μとｘの積の値がそれよりも大きい特許文献１に記載の高温プロセスと異なり、不純物の充分な活性化が行えないため、高濃度領域１５の抵抗値を下げることができない。高濃度領域１５の抵抗値が高いと、この領域を電流が流れる際に、大きな電力消費が発生すると共に、データ線の信号が正確に画素電極に印加できなくなる不都合が生じる。【００３７】
なお、前述したように、特許文献３の技術は、半導体膜の深さ方向の不純物濃度分布とエッチング条件を選択してエッチング深さを制御している。半導体膜の膜厚が薄い場合でも、高濃度領域の深さに応じてエッチング深さを制御することにより、配線材と高濃度領域との接触抵抗の増大を抑制することができ、有用な技術である。しかし、この技術は高濃度領域１５や低濃度領域１７の抵抗値が低いことを前提としたものであるため、低温プロセスを採用する技術の課題解決には直接寄与しない。【００３８】
このような考察をもとに、光リーク電流の抑制、ソース・ドレイン間耐圧の向上、高濃度領域１５や低濃度領域１７の低抵抗化を図るため、本実施の形態は、以下の構成（Ａ）〜（Ｅ）から少なくとも構成（Ｂ）及び（Ｄ）を採用し、所望の特性に応じて、さらに他の構成を独立に又は併用して採用することができる。【００３９】
構成（Ａ）
構成（Ａ）は、不純物としてホウ素のような軽い元素を用いることである。このような軽い元素の不純物を用いることにより、不純物注入時における結晶欠陥の発生量が少なくなる。【００４０】
構成（Ｂ）
構成（Ｂ）は、半導体膜１２の膜厚ｔ１（図１参照）を２０ナノメータ（ｎｍ）〜４０ナノメータ（ｎｍ）の範囲とすることである。光が半導体膜に入射した場合、半導体膜１２の体積を小さくすると（厚みを薄くすると）、受光体積が減少することになり、発生する励起キャリア数が少なくなり、光リーク電流を抑制することができる。【００４１】
図２は、半導体膜１２としてシリコンを用いた場合の、膜厚と規格化光リーク電流値の関係を示している。なお、規格化光リーク電流値は、膜厚が７０ｎｍのときの光リーク電流値で各膜厚での光リーク電流値を規格化した値である。同図から分かるように、規格化光リーク電流値は、４０ｎｍの膜厚以下で急激に減少する。従って、半導体膜１２の膜厚の上限値として、４０ｎｍ以下が好ましいと結論できる。なお、膜厚の下限値（２０ｎｍ）については、後に構成（Ｅ）について詳細に説明するようにシート抵抗値から規定される値である。【００４２】
構成（Ｃ）
構成（Ｃ）は、高濃度領域１５の支持基板１１側の所定厚み範囲の領域、即ち半導体膜１２の支持基板１１側の境界面から膜厚方向の所定範囲の領域の不純物濃度を３．４×１０２０ｃｍ−３以下にすることである。以下、上記の支持基板側からの所定範囲の領域を、基板近傍領域１８と記載する（図１参照）。この場合、支持基板１１と半導体膜１２との間に下地層が設けられている場合には、下地層と半導体膜１２との境界面から膜厚方向の所定範囲の領域を意味する。この基板近傍領域１８の厚みｔ２は、０．６ｎｍ以上が好ましく、少なくとも約１ｎｍ以上あることがより好ましい。また、この基板近傍領域の厚みｔ２は、少なくとも半導体膜１２の膜厚ｔ１の１／４以下であることが好ましい。【００４３】
高濃度領域１５は、不純物を高濃度で注入して形成するので、非晶質化の度合いが大きい。しかし、低温プロセスでは、非晶質化した半導体は容易に再結晶化しない。【００４４】
図３は半導体膜１２の膜厚が４０ｎｍである場合に、基板近傍領域１８の不純物濃度（ホウ素の濃度）と、そのときのシート抵抗値との関係を示す図である。【００４５】
不純物濃度が３．４×１０２０ｃｍ−３を超えると基板近傍領域１８の非晶質化が進み、低温プロセスによる結晶回復が十分に行われず、非常に大きなシート抵抗値となる。一方、不純物濃度が３．４×１０２０ｃｍ−３以下の場合は、シート抵抗値は急激に小さくなる。【００４６】
なお、不純物をホウ素よりも質量の大きいリンを用いると、リンのシリコンに対する固溶限界が小さいので、シート抵抗値が大きくなる。従って、半導体膜１２の基板近傍領域１８はホウ素を注入して形成することが好ましく、３．４×１０２０ｃｍ−３以下であることが好ましい。この不純物濃度は、実際には３×１０２０ｃｍ−３以下に設定することができる。【００４７】
そこで、基板近傍領域１８の不純物濃度を３．４×１０２０ｃｍ−３以下とすることで、不純物注入により基板近傍領域１８の半導体が非晶質化する度合いを少なくする。即ち、非晶質化していない結晶状態の半導体を残す。【００４８】
これにより、低い温度の活性化熱処理でも、結晶状態の半導体が結晶成長の核となって、非晶質化した半導体が容易に結晶化する。結晶化することにより、不純物はシリコンサイドに取り込まれて、析出散乱体として機能しなくなり低抵抗化が可能となる。【００４９】
なお、十分な不純物添加効果を得るためには、高濃度領域１５の不純物濃度は、３．１×１０１８ｃｍ−３以上であることが好ましく、実際には４×１０１８ｃｍ−３以上に設定することができる。【００５０】
構成（Ｄ）
構成（Ｄ）は、低濃度領域１７を設けることである。ソース・ドレイン間耐圧の低下は、半導体膜１２を薄くした場合に顕著になる。また、ソース・ドレイン間耐圧が低いと、オフ電流は多くなる。【００５１】
半導体膜１２の膜厚ｔ１を薄くした場合に、ソース・ドレイン間耐圧の低下が著しくなることは、本発明者らが新たに発見した事実であり、学説等の明確な説明はなされていない。しかし、本発明者らは、ＴＦＴ１０がピンチオフした際の、ドレイン電流分布の膜厚方向の広がりが起因していると推定している。即ち、半導体膜１２の膜厚ｔ１が厚い場合、ピンチオフ時のドレイン端の空乏層は、膜厚方向に広がることができる。従って、電界集中は起き難い。これに対し、半導体膜１２の膜厚ｔ１が薄い場合、空乏層は十分に膜厚方向に広がることができず、電界集中が発生して耐圧低下が生じると推定している。【００５２】
そこで、チャネルと高濃度領域１５の間に濃度の低い低濃度領域１７を形成する。この低濃度領域１７は、膜厚方向に濃度分布を持たせ、支持基板側界面近傍（半導体膜下面近傍）の不純物濃度を、ゲート絶縁膜側界面近傍（半導体膜上面近傍）の不純物濃度より低くすることにより、支持基板側界面近傍の抵抗値をゲート絶縁膜側界面近傍の抵抗値よりも大きくすることが好ましい。これとは逆に支持基板側界面近傍の抵抗値がゲート絶縁膜側界面近傍の抵抗値よりも小さい場合、電流パスが支持基板側界面近傍に形成される。上記のように支持基板側界面近傍の抵抗値を大きくすることで支持基板側界面近傍では電流パスが形成されにくくなる。【００５３】
一方、支持基板側から入射した光の光励起により光キャリアが発生するが、半導体膜の光吸収特性から入射面側で光キャリアが多く発生するため、上記のように電流パスをゲート絶縁膜側界面近傍に形成することにより、入射面側すなわち支持基板側界面近傍で形成された光キャリアの輸送が抑制されるので膜厚方向トータルでの光リーク電流を抑制することが可能となる。【００５４】
図４は、半導体膜１２の膜厚が２０ｎｍ〜４０ｎｍであり、基板近傍領域１８の不純物濃度が３．４×１０２０ｃｍ−３以下のＴＦＴにおいて、半導体膜１２の低濃度領域における上面近傍領域と下面近傍（基板側界面近傍）領域との不純物濃度の比と、規格化光リーク電流との関係を示す図である。横軸は、半導体膜１２の低濃度領域における上面近傍領域（上面から０〜４ｎｍの領域）の不純物濃度をＢｓとし、下面近傍領域（下面から０〜４ｎｍの領域）の不純物濃度をＢｂとしたときの規格化不純物濃度（Ｂｓ／Ｂｂ）を示し、縦軸は規格化不純物濃度（Ｂｓ／Ｂｂ）が１．７９のときの光リーク電流Ｉｐ（１．７９）で光リーク電流Ｉｐを規格化した規格化リーク電流Ｉｐ／Ｉｐ（１．７９）を示している。【００５５】
規格化不純物濃度（Ｂｓ／Ｂｂ）が１を境に大きくなると、光リーク電流は急激に減少する。従って、規格化不純物濃度（Ｂｓ／Ｂｂ）を１より大きくする、すなわち低濃度領域１７においては、基板側界面近傍領域（半導体膜下面近傍領域）の不純物濃度は上面近傍領域の不純物濃度より低いことが望ましい。【００５６】
構成（Ｅ）
構成（Ｅ）は、低濃度領域１７のシート抵抗値を３×１０５〜２×１０７Ω／□の範囲とすることである。【００５７】
半導体膜１２がポリシリコン膜である場合、ポリシリコン膜には結晶粒界が存在し、この結晶粒界の欠陥のばらつきによって、ＴＦＴのオフ電流がばらつく。このため、液晶表示装置において高精細な表示が必要で、画素電極の電位を保持するための電荷を蓄積する容量が小さい場合、ＴＦＴのオフ電流のばらつきによる保持される電荷のばらつきは顕著となり、画質のムラが発生することになる。【００５８】
図５は、半導体膜の低濃度領域のシート抵抗値と、ＴＦＴの規格化したオフ電流の標準偏差、およびオン電流／オフ電流の比との関係を示している。ここで言う規格化した標準偏差とは、図５に示される測定内で最も高い標準偏差で規格化したものであり、作製したＴＦＴのばらつきの程度を示す指標である。この図から規格化したオフ電流の標準偏差は、低濃度領域のシート抵抗値を３×１０５Ω／□以上にすることで十分に抑制できることがわかる。またこの図から、さらにシート抵抗値が高く、２×１０６Ω／□を超えると、より良好な均一性が得られることがわかる。【００５９】
一方で、低濃度領域のシート抵抗値は大きいほどオン電流が小さくなることから、ＴＦＴのオン電流／オフ電流の比が小さくなり、液晶表示装置の画質低下が顕著になってしまう。画素に信号を書き込むために最低限必要なオン電流を確保し、オン電流／オフ電流の比を十分に確保するためには、図５から、低濃度領域のシート抵抗値を２×１０７Ω／□以下にすることが好ましいことがわかる。【００６０】
以上から、低濃度領域のシート抵抗値を３×１０５〜２×１０７Ω／□にすることで、十分にオフ電流のばらつきが抑制された半導体装置を得ることができる。【００６１】
低濃度領域１７のシート抵抗値は、３×１０５〜１×１０６Ω／□の範囲とすることがより好ましい。周辺駆動回路のように駆動能力が必要なＴＦＴでは十分大きなオン電流が必要となる場合がある。しかし、低濃度領域１７のシート抵抗値に対して、ＴＦＴのオン電流が増加するとオフ電流も増加する関係にあることから、オン電流を大きくし、かつオフ電流を抑制する条件が求められる。【００６２】
図６は、低濃度領域１７のシート抵抗値とオン電流またはオフ電流との関係を示す図である。この図から分かるように、低濃度領域１７のシート抵抗値を３×１０５〜１×１０６Ω／□の範囲に設定すると、上記条件を満たすことができ、十分に大きなオン電流を得ながら、オフ電流を十分に抑えることができる。【００６３】
図７は、半導体膜１２の膜厚と低濃度領域１７のシート抵抗値との関係を示す図である。膜厚の異なる半導体膜１２を持つＴＦＴ１０における、ホウ素が注入された低濃度領域１７のシート抵抗を示す。同図から分かるように、半導体膜１２が２０ｎｍより薄くなるに従い急激にシート抵抗が増大する。これは、膜厚の減少にともない、半導体膜１２に固溶できるホウ素の量が減少するためであり、したがって、２０ｎｍの膜厚より薄い膜厚では、シート抵抗を小さくすることが困難となる。【００６４】
即ち、シート抵抗値を小さくするためには、半導体膜１２の膜厚は２０ｎｍ以上が必要となる。この膜厚は、実際には２５ｎｍ以上に設定することができる。先の構成（Ｂ）の説明で、半導体膜１２の膜厚を４０ｎｍ以下に設定したことと併せて、半導体膜１２の厚みは２０ｎｍ〜４０ｎｍが望ましいと結論できる。【００６５】
以上により、ソース・ドレイン間耐圧が高く、十分に光リーク電流が抑制された半導体装置が提供できる。【００６６】
ところで、一般に画素に用いられるＴＦＴと周辺駆動回路を構成するＴＦＴとで要求される特性は異なる。例えば、画素ＴＦＴは前述のように表示のムラを抑制するために広範囲での均一性が求められる。一方、周辺駆動回路に用いられるＴＦＴは、液晶表示装置の額縁を狭くするため、周辺駆動回路の占める面積をできるだけ小さくしたい等の要求から高い駆動能力を求められる。従って、前述したように、画素ＴＦＴの低濃度領域のシート抵抗値を３×１０５〜２×１０７Ω／□とすることで画素領域の均一性を確保し、かつ高い駆動能力を求められる周辺駆動回路等のＴＦＴでは十分に大きなオン電流を確保するために低濃度領域のシート抵抗値を３×１０５〜１×１０６Ω／□とすることで、それぞれの機能に応じた要求に応えることも可能である。これにより、表示のムラが抑制され、表示領域外（いわゆる額縁）が小さく、携帯電話やノートパソコンといった電子機器の高画質表示、小型化に貢献できる液晶表示装置を提供できる。本実施形態によれば、このような液晶表示装置に好適なＴＦＴを提供することができる。【００６７】
第２の実施の形態
次に、第２の実施の形態を図８〜図１０を用いて説明する。【００６８】
図８は、本実施の形態にかかる半導体装置３０の断面構造を示す図である。また、図９は、かかる半導体装置３０の製造プロセスを示す図であり、図１０はそのフローチャートである。【００６９】
半導体装置（例えば、ＴＦＴ）３０は、支持基板３１上に形成された下地層３２、半導体膜３３、ゲート絶縁膜３４、ゲート電極３５、層間絶縁膜３６、ソース配線３７、ドレイン配線３８等を備える。【００７０】
ＴＦＴ３０の高濃度領域４０（ソース領域４０ａ及びドレイン領域４０ｂ）とチャネル端との間には不純物濃度の低い低濃度領域４１が形成されて、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造をなしている。高濃度領域４０の不純物濃度は、３．１×１０１８ｃｍ−３〜３．４×１０２０ｃｍ−３の範囲となっている。また、低濃度領域４１のシート抵抗値は、３×１０５〜１×１０６Ω／□の範囲に設定している。【００７１】
ＴＦＴの詳細な構成の説明を製造プロセスの一例の説明と併せて行う。この製造プロセスは、大まかに６工程からなる。なお、各工程に対応するＳ１〜Ｓ２の符号は、図１０のフローチャートの各ステップを示している。【００７２】
（１）半導体膜形成工程（Ｓ１）
まず、支持基板３１上に、シリコン酸化膜、又はシリコン窒化膜とシリコン酸化膜の積層膜からなる下地層３２を形成する（図９（ａ）参照）。支持基板３１としては、無アルカリガラス等の安価なガラス基板を用いる。【００７３】
この下地層３２上に約４０ｎｍのアモルファスシリコン膜を成膜する（図９（ｂ）参照）。このとき、ＴＦＴ３０の閾値制御を目的として、例えば、１×１０１６ｃｍ−３程度のホウ素やリンといった不純物を成膜時に混入させる。なお、アモルファスシリコン膜を成膜した後に、不純物をイオンドーピング法やイオン注入法によって導入してもよい。【００７４】
そして、アモルファスシリコン膜にエキシマレーザ等を照射して、半導体特性の優れた多結晶シリコンの半導体膜３３を形成する。この半導体膜３３は、リソグラフィ法及びドライエッチング法により所望形状のパターンにエッチングされる。【００７５】
（２）ゲート電極形成工程（Ｓ２）
半導体膜３３の形成後、ゲート絶縁膜３４を形成する（図９（ｃ）参照）。なお、ゲート絶縁膜３４の成膜前処理として、希フッ酸（ＤＨＦ）等により半導体膜３３の表面にできる自然酸化膜を除去して清浄なシリコン面を出す。【００７６】
ゲート絶縁膜３４は、支持基板３１が熱変形する温度よりも低い温度である摂氏６００度以下で、プラズマＣＶＤ法により形成する。ゲート絶縁膜３４の厚さは、特に制限されるものではないが、例えば、５ｎｍ〜５０００ｎｍとすることが好ましく、１０ｎｍ〜１０００ｎｍとすることがより好ましい。【００７７】
次に、ゲート絶縁膜３４上にゲート電極膜を形成する。このゲート電極膜の材料は、スパッタリング法による金属膜やＣＶＤ法等による不純物を含むシリコン膜、又はこれらの積層膜が例示できる。ここでいう不純物とは、例えばホウ素やリンであり、チャネルとゲート電極３５との仕事関数を制御して閾値を調整するために不純物濃度や不純物の種類を変えて混入させることができる。【００７８】
このゲート電極膜上にリソグラフィ法によりフォトレジストパターンを形成し、ドライエッチング法やウェットエッチング法、又はその両方の方法を併用してゲート電極膜をエッチングしてゲート電極３５が形成される（図９（ｄ）参照）。【００７９】
（３）ソース領域及びドレイン領域形成工程（Ｓ３）
ソース領域及びドレイン領域の高濃度領域４０は、低濃度領域４１より先に形成する。しかし、最初に低濃度領域４１を形成し、その後にゲート電極３５と低濃度領域を覆うようにレジストパターンを形成することにより、高濃度領域４０を形成しても良い。また、本実施の形態では、ソース領域及びドレイン領域の形成は、ゲート電極３５の形成後に行う場合を例に説明するが、先にソース領域及びドレイン領域を形成し、その後にゲート電極３５を形成してもよい。【００８０】
まず、レジスト５０を半導体膜の全面に塗布し、高濃度領域４０に対応する開口５１を持つレジストパターンを形成する（図９（ｅ）参照）。このレジストパターンをマスクとしてイオンドーピング法やイオン注入法により、不純物を高濃度に注入する。不純物注入した後、レジストパターンを剥離して、高濃度領域４０の形成が終了する。【００８１】
なお、この不純物は、ホウ素とすることが好ましい。このとき基板近傍領域の不純物濃度は、３．１×１０１８ｃｍ−３〜３．４×１０２０ｃｍ−３の範囲となるように加速電圧や注入量を調整する。半導体膜１２が４０ｎｍで、その上（ゲート絶縁膜側）に１６０ｎｍのシリコン酸化膜を積層し、イオンドーピング法によりホウ素を注入する場合、注入条件として加速電圧は２５ｋｅＶ、設定ドーズ量を６．７×１０１５ｃｍ−２、ＲＦパワーを１００Ｗとする条件が例示できる。【００８２】
次に、低濃度領域４１の形成を行う。低濃度領域４１の形成のための不純物注入は、高濃度領域４０と同様の手法により行うが、レジストパターンは用いずに、ゲート電極３５をマスクとして行う（図９（ｆ）参照）。【００８３】
このとき、ゲート電極３５側の半導体膜表面の不純物濃度が、支持基板３１側の半導体膜裏面（底面）の不純物濃度よりも高くなるように加速電圧を設定し、さらに活性化熱処理後の低濃度領域４１のシート抵抗値が３×１０５〜２×１０７Ω／□、より好ましくは３×１０５〜１×１０６Ω／□となるようにドーズ量を調整する。【００８４】
（４）層間絶縁膜形成工程（Ｓ４）
次に、層間絶縁膜３６を形成する。この層間絶縁膜３６は、プラズマＣＶＤ法等を用いて、シリコン酸化膜、シリコン窒化膜又はこれらの積層膜を形成することにより行う（図９（ｇ）参照）。【００８５】
（５）活性化熱処理工程（Ｓ５）
次に、不純物を活性化させるための活性化熱処理を行う（図９（ｈ）参照）。このときの温度としては、例えば摂氏３００度以上で摂氏６００度以下の温度範囲とする。活性化熱処理は、電気炉で行ってもよく、またエキシマレーザ等のラピッドアニール法でも良い。【００８６】
（６）配線形成工程（Ｓ６）
活性化熱処理が完了すると、層間絶縁膜３６にコンタクトホール５３を形成し、ゲート配線、ソース配線及びドレイン配線を形成する配線形成工程を行う（図９（ｉ）、図９（ｊ）参照）。【００８７】
コンタクトホール５３は、ゲート、ソース及びドレインに対応する開口を備えたレジストパターンを層間絶縁膜３６の上に形成し、ドライエッチングやウェットエッチング又はこれらの両方を併用して層間絶縁膜３６をエッチングして形成する。コンタクトホール５３の形成後、スパッタリング法等でアルミニウムなどの金属膜を成膜し、各種のリソグラフィ法やエッチング法を用いてエッチングして配線５４を形成する。【００８８】
なお、半導体膜３３内のダングリングボンド又は半導体膜３３とゲート絶縁膜３４との界面に存在するダングリングボンドを終端させて電気特性を安定化させるための処理を行うことが好ましい。終端種として、水素が例示でき、かかる処理として水素プラズマ処理が適用可能である。このような処理は、少なくともゲート絶縁膜３４を形成した後であればどの段階で行っても良い。【００８９】
以上により、ＴＦＴ１０の主要工程は完了する。なお、ゲート配線、ソース配線又はドレイン配線が交差するような場合は（例えばアクティブマトリックスの液晶表示装置に上記ＴＦＴ１０を適用するような場合）、交差する配線を上下に分離して配置するために、上記配線形成工程を２度に分けて行うことが可能である。【００９０】
このような半導体装置の製造方法は、製造条件を設定するだけで、従来の製造方法に比べ特殊な工程を必要とせず、プロセスの互換性を維持しながら、低濃度領域のシート抵抗値が小さく、ソース・ドレイン間耐圧が高く、十分に光リーク電流が抑制された半導体装置が製造できる。【００９１】
第３の実施の形態
次に、本発明の第３の実施の形態について図面を参照して詳細に説明する。これまで説明した実施の形態は、ＴＦＴ１０等の半導体装置の構造に対する光リーク電流の抑制等を行うものであった。光リーク電流は、入射光により光励起されたキャリアにより生じ、この光励起は、入射光のエネルギーを吸収したキャリアがバンド端に励起される現象である。従って、吸収の度合いを少なくすることで、同じ量の結晶欠陥等が存在しても光リーク電流を少なくすることが可能になる。【００９２】
そこで、本実施の形態は、光源の発光スペクトルと半導体の吸収スペクトルとの関係を規定することにより光リーク電流を抑制する。【００９３】
図１１は白色発光ダイオード（ＬＥＤ）の発光スペクトルにおいて最大値を１００とした場合の相対強度スペクトルを示し、図１２は冷陰極蛍光ランプ（ＣＣＦＬ）の発光スペクトルにおいて最大値を１とした場合の相対強度スペクトルを示している。このように光源に応じて発光スペクトルが異なる。図中の縦軸は発光強度の相対値を示している。【００９４】
また、図１３は膜厚の異なる３種類のシリコン膜の分光吸収スペクトルにおいて最大値を１とした場合の相対強度スペクトルを示している。図中の縦軸は吸収率の相対値を示している。【００９５】
図１４は、光源が発光ダイオードの場合に、半導体膜（シリコン膜）の膜厚とスペクトル積分値との関係を示している。【００９６】
スペクトル積分値は、光源の発光スペクトルの最大値で各波長の発光スペクトルを規格化した相対強度スペクトルをＡ（波長λの関数：Ａ（λ））とし、半導体膜の分光吸収スペクトルの最大値で各波長の分光吸収スペクトルを規格化した相対強度スペクトルをＢ（波長λの関数：Ｂ（λ））とした場合に、これらの積Ａ×Ｂを全波長域で積分した積分値である。ここで、全波長域としては、光源の発光波長を包含する波長領域（λmin〜λmax、単位：ｎｍ）に設定でき、例えば可視光光源を用いた場合は、３８０〜８００ｎｍあるいは４００〜８００ｎｍの範囲に設定することができる。また、半導体膜の分光吸収スペクトルの最大値は、光源の発光波長域における最大値を意味する。【００９７】
このスペクトル積分値は下記式で表すことができる。式中のλminは、全波長域の下限値（ｎｍ）、λmaxは上限値（ｎｍ）を示す。【００９８】
【数１】
0005440878.tif 000002
【００９９】
図１４から、光源にＬＥＤバックライトを用いた場合のスペクトル積分値の膜厚依存性は、光リーク電流特性の膜厚依存性（図２参照）と一致することがわかる。【０１００】
シリコン膜厚が５０〜７０ｎｍの範囲では膜厚の減少に従ってスペクトル積分値が増えることがわかる。これは光源の発光強度のピーク値とシリコン膜の吸収特性のピーク値が膜厚５０ｎｍのときに重なるためである。このように、光リーク電流の低減は、単純にシリコン膜の薄膜化によりもたらされるものではなく、照明光（ここではＬＥＤバックライト）の発光スペクトルと半導体膜（ここではシリコン膜）の吸収特性の膜厚依存性に影響を受ける。さらに膜厚が薄くなると、膜厚が４０ｎｍ前後でスペクトル積分値は大きく変化する。即ち、スペクトル積分値が５以下となる半導体膜の膜厚は４０ｎｍを境にしている。【０１０１】
以上の通り、半導体膜の膜厚により吸収しやすい波長が存在すること、光源の種類により発光スペクトルすなわち発光強度の波長依存性が存在すること、から双方の特性に応じて、光の吸収量（その結果として光リーク電流）が異なる。これらの関係を一般化した上記のスペクトル積分値で光リーク電流特性を評価することができる。言い換えると、光リーク電流を抑制する観点から、光源の発光スペクトルのピークと半導体膜の光の吸収スペクトルのピークとの重なりが小さい方が望ましい。このような観点から、スペクトル積分値は５以下が好ましく、３以下がより好ましい。スペクトル積分値の下限は、スペクトルの重なりが無い理想的な状態で０となるため、０以上が好ましい。スペクトル積分値がこのような範囲となるように、光源の種類又は／及び半導体膜の結晶粒径、膜密度等の材質や厚みを設定する。あるいは、所定の光源に対して、半導体膜の結晶粒径、膜密度等の材質や厚みを設定する。これにより、光リーク電流を抑制した半導体装置を得ることが可能になる。【０１０２】
第４の実施の形態
次に、第４の実施の形態を説明する。本実施の形態は、上述した各実施の形態にかかる半導体装置を用いた液晶表示装置に関する。図１５は、液晶表示装置の概念的な分解斜視図である。【０１０３】
液晶表示装置５５は、液晶パネル５６及びバックライトユニット５７を備えている。バックライトユニット５７は、冷陰極蛍光ランプ又は発光ダイオード等の光源を含んでいる。液晶パネル５６は、液晶５９を狭持する１対の支持基板５８ａ、５８ｂ、一方の支持基板５８ａに形成されたデータ回路６０や走査回路６１、表示領域２２、他方の支持基板５８ｂに形成された共通電極（図示しない）、液晶パネル５６の入射面及び出射面に設けられた偏光板（図示しない）等を備えている。【０１０４】
データ回路６０や走査回路６１にはデータ線や走査線が接続され、これらデータ線や走査線により液晶パネル５６の表示領域２２が複数の画素に区画される。【０１０５】
データ回路６０、走査回路６１には上記実施の形態にかかる半導体装置が設けられると共に、各画素に上記実施の形態にかかる半導体装置がそれぞれ設けられている。【０１０６】
従って、これまで説明した構成の作用により、バックライトユニット５７からの光が液晶パネル５６内の半導体装置へ入射しても、光リーク電流としてソース・ドレイン間をキャリアが流れることが抑えられて、フリッカ等の画質低下が抑制できる。【０１０７】
また、構成（Ｄ）の低濃度領域を設けることにより、半導体膜を薄くしたことによるソース・ドレイン間耐圧の低下が抑えられるので、信頼性が向上する。【０１０８】
また、半導体装置の高濃度領域のシート抵抗が十分に小さく、低濃度領域を設けた場合であっても当該低濃度領域は適度なシート抵抗値を持つので、液晶表示装置の消費電力が削減できる。【０１０９】
さらに、光源との関係で、スペクトル積分値が５以下に設定されるので高い輝度を有するバックライトユニット５７を用いても良好な表示特性が得られる。【０１１０】
第５の実施の形態
次に、第５の実施の形態を説明する。本実施の形態は、上述した各実施の形態にかかる半導体装置を用いた電子機器に関する。なお、以下の説明では電子機器として上記液晶表示装置を備えた携帯電話を例に説明するが、本発明はこれにより限定されるものではなく、例えば、パーソナルコンピューター、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）、プロジェクタ、デジタル（ビデオ）カメラ等であってもよい。【０１１１】
図１６は、上記液晶表示装置を備えた携帯電話６５の斜視図である。この携帯電話６５は、上筐体６６、下筐体６７を備える。上筐体６６には上記実施の形態にかかる液晶表示装置６９が設けられ、下筐体６７にはテンキー６８を含む入力装置等が設けられている。その他、これらの筐体には、送信・受信装置、各種の制御装置、記憶装置、スピーカ及びマイクを含む音声装置、バッテリー等、携帯電話に求められる機能を持つ装置が設けられている。【０１１２】
液晶表示装置６９は光リーク電流や消費電力が抑制されているため、高い輝度を有する光源を備えたバックライトユニットが用いられていても、比較的長時間、良好な表示特性が得られ、視認性の優れた携帯電話が提供できる。【０１１３】
また、本発明による液晶表示装置は、このように高い輝度を有するバックライトユニットを用いることができるので、暗い場所で用いられるビデオカメラ等のビューファインダーにも適している。【０１１４】
以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。【０１１５】
この出願は、２００８年４月２日に出願された日本出願特願２００８−０９６５３０を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図１】
0005440878.tif 000003
【図２】
0005440878.tif 000004
【図３】
0005440878.tif 000005
【図４】
0005440878.tif 000006
【図５】
0005440878.tif 000007
【図６】
0005440878.tif 000008
【図７】
0005440878.tif 000009
【図８】
0005440878.tif 000010
【図９】
0005440878.tif 000011
【図１０】
0005440878.tif 000012
【図１１】
0005440878.tif 000013
【図１２】
0005440878.tif 000014
【図１３】
0005440878.tif 000015
【図１４】
0005440878.tif 000016
【図１５】
0005440878.tif 000017
【図１６】
0005440878.tif 000018