(57)【特許請求の範囲】
【請求項１】
透明絶縁性基板上に形成されたゲート電極と、前記ゲート電極上を含む前記透明絶縁性基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜と接して形成され、非晶質部分と結晶性部分の二つの異なる領域を有する半導体膜と、
前記半導体膜の上に形成され、互いに分離した二つの不純物領域を有する非晶質半導体層と、
前記非晶質半導体層における二つの不純物領域上に其々接して形成されたソース電極及びドレイン電極を有し、
前記非晶質部分と結晶性部分の二つの異なる領域を有する半導体膜は、ソース電極下の領域とドレイン電極下の領域間の少なくとも一部を含む領域において結晶性部分よりなり、
前記結晶性部分は、前記ソース電極下の領域と前記ドレイン電極下の領域に形成されるとともに、前記ソース電極下の領域と前記ドレイン電極下の領域間にまたがって形成され、
前記ソース電極及びドレイン電極は前記結晶性部分と接することなく形成されることを特徴とする薄膜トランジスタ。
【請求項２】
ソース電極下の領域と前記ドレイン電極下の領域に重なりを有して、ゲート電極形成領域が設けられ、結晶性部分が前記ゲート電極形成領域内に形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
非晶質部分と結晶性部分の二つの異なる領域を有する半導体膜と、互いに分離した二つの不純物領域を有する非晶質半導体膜とが同一形状にパターニング形成され、ソース電極及びドレイン電極は前記半導体膜と該半導体膜の端面において接して形成され、前記ソース電極或いは前記ドレイン電極と接する前記端面を有する領域における前記半導体膜は、非晶質部分よりなることを特徴とする請求項１或いは請求項２に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は非晶質半導体膜の結晶化方法と、これを応用した薄膜トランジスタ（以下、ＴＦＴ）、半導体装置、表示装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、画素内に配置される画素ＴＦＴと同時形成した駆動用ＴＦＴにより構成される駆動回路を画素部周辺部に作りこみ、外部に実装する駆動用ＩＣを省略する駆動回路一体型と呼ばれる液晶表示装置が実用化されており、小型の液晶表示装置などで採用されることが多くなっている。この様な液晶表示装置においては、駆動用ＴＦＴについて、駆動回路の動作のため要求される駆動速度を実現する必要があることから、従来から画素ＴＦＴに用いられてきたアモルファスシリコンＴＦＴ(以下、アモルファスＴＦＴ)よりも駆動能力に優れる多結晶シリコンＴＦＴが用いられることが多い。更に、画素ＴＦＴと駆動用ＴＦＴは同時に形成することが製造コスト的に有利であることから、駆動用ＴＦＴへの要求に合わせ、画素ＴＦＴについても多結晶シリコンＴＦＴを用いることが多い。然しながら、画素ＴＦＴについては、多結晶シリコンＴＦＴが有する高い電界効果移動度や低い閾値電圧シフトは不要であり、逆にアモルファスＴＦＴと比べて特性バラツキやリーク電流が大きいことが、画素ＴＦＴに用いた場合に表示ムラの起因となるなど、必ずしも画素ＴＦＴに多結晶シリコンＴＦＴを用いることは容易ではない。従って、駆動用ＴＦＴに多結晶シリコンＴＦＴを用いるのに併せて、画素ＴＦＴにも多結晶シリコンＴＦＴを用いるには、多結晶シリコンＴＦＴ特性バラツキやリーク電流を抑制するために最新技術の導入や並々ならない製造管理が必要となり製造コストが非常に高くなっていた。つまり、画素ＴＦＴと駆動用ＴＦＴは、其々要求されるＴＦＴ特性が異なるものに対し、両者への要求を同じＴＦＴにより同時に満たすものを製造しようとするために、多大な労力や製造コストをかけることとなっていた。
【０００３】
以上のような状況下で、製造コストの増大を招かない様、画素ＴＦＴと駆動用ＴＦＴの一方に対し比較的小さな製造方法の変更を行い、画素ＴＦＴと駆動用ＴＦＴの其々に対し要求される別のＴＦＴ特性を実現する解決策が望まれている。そのような解決策の一つとして、画素ＴＦＴはこれまで通りのアモルファスＴＦＴとし、駆動用ＴＦＴのみを製造過程で非晶質シリコンから多結晶シリコンに変換して多結晶シリコンＴＦＴとする方法が、特許文献１及び非特許文献１により開示されている。また特許文献２においては、より具体的に絶縁性基板上部にメタルマスクを配置し、開口された部分のみレーザーを照射することにより位置合わせされて駆動回路部のみレーザーを照射する方法や、絶縁性基板上にパターニング形成されたＳｉＯ２膜をマスクとして結晶化を冗長する役割のＮｉ原子を必要な部分のみに供給し、選択的に結晶性の異なる膜を得る方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−１１９８９公報
【特許文献２】特開平８−１２５１９２公報
【非特許文献】
【０００５】
【非特許文献１】SELAX Technology for Poly-Si TFTs Integrated with Amorphous-Si TFTs 2008SID
【発明の概要】
【発明が解決しようとする課題】
【０００６】
然しながら、特許文献１及び非特許文献１においては、駆動回路領域の駆動用ＴＦＴのみに多結晶シリコンＴＦＴを用いる技術について報告はされているものの、現実的には様々な技術的課題がある。即ち、液晶表示装置は、透明絶縁性基板上にアレイ状に配置されており、駆動回路領域は連続的に配列しているわけではない。即ち、透明絶縁性基板上に点在して配列している。このため、透明絶縁性基板を移動させてレーザー照射位置と駆動回路領域の位置合わせを行い、レーザー照射をして非晶質シリコンから多結晶シリコンに変換する。そして次の駆動回路領域の位置合わせを行うために透明絶縁性基板を移動させる。この様に多結晶シリコンに変換させる必要のある領域の数に応じて、透明絶縁性基板の移動、位置合わせ、及びレーザー照射の工程を繰り返さなければならない。勿論、これら駆動回路の配置は、液晶表示装置毎に透明絶縁性基板上で位置や領域が異なる。特に、携帯電話などに用いられる小型の液晶表示装置の場合では、駆動回路領域は狭くなり、より高いレーザー照射位置精度を必要とする。また、逆に現状のレーザー照射位置精度を考慮した上で、駆動回路領域のみを多結晶シリコンに変換しようとすると、レーザー照射位置のずれ量を見込んで駆動回路領域と表示領域を大きく離間する必要がある。従って、表示領域以外の額縁領域が大きくなってしまい、最近の液晶表示装置で求められるレベルの狭額縁化を達成することができない。更には、小型の液晶表示装置を製造する際には、一枚の透明絶縁性基板より非常に多くの台数が多面取り（同時形成）する製造方法が量産効率の点より一般的である。従って、個々の液晶表示装置毎に複数のレーザー照射位置が必要となることになり、この様な方法を採用することは、レーザー照射処理にあまりにも時間がかかり過ぎてしまい生産性に問題があり現実的ではない。つまり、仮に駆動回路領域の位置精度を凌ぐ位置精度を有するレーザー装置ができたとしても、量産性も含めて実用化することは容易ではない。
【０００７】
また特許文献２においては、確かに、パターニング形成されたシリコン酸化膜をマスクとすることにより、結晶化を冗長するＮｉ原子については精度よく結晶化に必要な部分に供給することが可能である。然しながら、結晶化を決定するレーザーの処理自体は絶縁性基板上部に位置合わせし間隔を開けて配置されるメタルマスクを介して選択的に行われる。従って、マスクの保持方法や位置合わせ方法は、結局、レーザー照射の位置精度と同様に機械的なものとなり駆動回路領域で要求される位置精度を満たすことは困難であると思われる。また、メタルマスクと絶縁性基板間の距離により、開口された部分を通過するレーザー光の回折が生じることが予想される。従って、実効的な位置精度は光漏れや干渉の影響によるレーザー光の品質劣化領域（所望のレーザーパワーから均一性の崩れてしまった領域）まで考慮すると数１００μｍ以上となることが容易に推測できる。つまり、駆動回路領域と近接した部分の画素ＴＦＴは、メタルマスクから漏れたレーザー光の影響による結晶性の変化により表示ムラなどの劣化を引き起こすことが懸念される。この表示ムラが許容できない場合には周辺駆動回路と表示部を近接して配置できない。従って、やはり、表示領域以外の額縁領域が大きくなってしまうことは避けられず高レベルの狭額縁化への要求には応えられない。更に、数１００μｍ以上とみられる実効的位置精度の点から、駆動回路部と画素ＴＦＴをミクロに混在させるなどの配置設計には到底応えられない。また、隣接したＴＦＴ間において、一方のみ非晶質シリコンより多結晶シリコンに変換することが困難であることからも容易に推測できるように、一つのＴＦＴにおける半導体層の中で、一部分の半導体層のみを非晶質シリコンから多結晶シリコンに変換することも実現不可能であった。以上の様に特許文献２の方法においても、駆動回路部と画素ＴＦＴの近接配置、或いは一つの半導体層中で非晶質シリコンと多結晶シリコンが混在した構造の実現性などの点で問題がある。
【０００８】
本発明は、以上説明のような問題点を解決するためになされたもので、本発明の目的は、周辺駆動回路と表示部が近接して配置される表示装置においても、周辺駆動回路と表示部に配置されるＴＦＴの一方のＴＦＴのみを多結晶シリコンにできるなど、近接配置される半導体膜の一方のみを精度良く選択的に結晶化するシリコン結晶化方法と、これを応用したＴＦＴ、半導体装置、表示装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【０００９】
本発明の薄膜トランジスタにおいては、透明絶縁性基板上に形成されたゲート電極と、前記ゲート電極上を含む前記透明絶縁性基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜と接して形成され、非晶質部分と結晶性部分の二つの異なる領域を有する半導体膜と、前記半導体膜の上に形成され、互いに分離した二つの不純物領域を有する非晶質半導体層と、前記非晶質半導体層における二つの不純物領域上に其々接して形成されたソース電極及びドレイン電極を有し、前記非晶質部分と結晶性部分の二つの異なる領域を有する半導体膜は、ソース電極下の領域とドレイン電極下の領域間の少なくとも一部を含む領域において結晶性部分よりなり、前記結晶性部分は、前記ソース電極下の領域と前記ドレイン電極下の領域に形成されるとともに、前記ソース電極下の領域と前記ドレイン電極下の領域間にまたがって形成され、前記ソース電極及びドレイン電極は前記結晶性部分と接することなく形成されるものである。
【発明の効果】
【００１０】
本発明の薄膜トランジスタにおいては、非晶質部分と結晶性部分の二つの異なる領域を有する半導体膜を有し、ソース電極及びドレイン電極と、この結晶性部分とが接触しない構造であることからオフ電流の低い薄膜トランジスタが得られるとともに、結晶性部分は、ソース電極下の領域とドレイン電極下の領域に形成されるとともに、ソース電極下の領域とドレイン電極下の領域間にまたがって形成され、薄膜トランジスタとしてオン電流の流れる上記の半導体膜中の経路全てにおいて、結晶性半導体膜とすることができることから、薄膜トランジスタのオン特性を最適化することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１の液晶表示装置における液晶表示パネルを示す平面図である。
【図２】本発明の実施の形態１の液晶表示装置に用いられるＴＦＴを示す断面図である。
【図３】本発明の実施の形態１の液晶表示装置に用いられるＴＦＴの製造方法を説明する断面図である。
【図４】本発明の実施の形態１におけるＴＦＴの製造に用いられるレーザーアニール工程後の半導体膜の結晶性をラマン分析によって評価した分析データである。
【図５】本発明の実施の形態１におけるＴＦＴの製造に用いられるレーザーアニール工程後の半導体膜の結晶性をラマン分析によって評価した分析データである。
【図６】本発明の実施の形態１の液晶表示装置における製造過程となるマザー液晶セル基板を示す平面図である。
【図７】本発明の実施の形態１における微結晶シリコンＴＦＴの長時間バイアス印加試験のＩ−Ｖ（電流−電圧）特性である。
【図８】本発明の実施の形態１におけるアモルファスＴＦＴの長時間バイアス印加試験のＩ−Ｖ（電流−電圧）特性である。
【図９】従来の一般的なアモルファスＴＦＴを用いた液晶表示装置を示す平面図である。
【図１０】本発明の実施の形態１の変形例である光センサ内蔵の液晶表示装置における液晶表示パネルを示す平面図である。
【図１１】本発明の実施の形態２におけるＴＦＴを示す断面図である。
【図１２】本発明の実施の形態２におけるＴＦＴの製造方法を説明する断面図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
始めに、本発明の第１の実施形態として、ＴＦＴを用いた半導体装置及び表示装置の一例として液晶表示装置に適用した場合について説明する。本実施の形態１においては、一般的な液晶表示装置に本発明を適用した場合を例にとって説明するものとする。先ず、図１は、本実施の形態１にかかる液晶表示装置における液晶表示パネルの構成を示した平面概略図である。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、図面が煩雑とならない様、発明の主要部以外の省略や構成の一部簡略化などを適宜行っている。以下の図においても同様とする。更に、以下の図においては、図中、既出の図において説明したものと同一の構成要素には同一の符号を付し、その説明を省略する。
【００１３】
本実施の形態１の液晶表示パネルは、二枚のガラス基板等の透明絶縁性基板が対向して配置されるが、図１に示す様に、一方の透明絶縁性基板には画像を表示する単位となる画素に対応して液晶へ電圧印加する表示電圧の供給のオンとオフを制御するスイッチング素子となる画素ＴＦＴ１０９が配置されている。画素ＴＦＴ１０９は画素毎にアレイ状に配列していることから、この画素ＴＦＴ１０９が配置される基板をアレイ基板１００と呼ぶ。また、アレイ基板１００には、画像を表示する表示部１０１と表示部１０１を囲むように設けられた額縁領域１０２とが設けられている。この表示部１０１には、複数のゲート配線（走査信号線）１１３、複数の蓄積容量配線１１５、及び複数のソース配線（表示信号線）１１４が形成されている。
【００１４】
複数のゲート配線１１３及び複数の蓄積容量配線１１５は対向して配置されており、其々が平行に設けられている。ゲート配線１１３及び蓄積容量配線１１５とソース配線１１４とは、互いに直交するように配置されている。そして、隣接するゲート配線１１３及び蓄積容量配線１１５と、隣接するソース配線１１４とで囲まれた領域が画素１０５となる。アレイ基板１００では画素１０５がマトリクス状に配列される。
【００１５】
画素１０５内には、少なくとも１つの画素ＴＦＴ１０９と、画素ＴＦＴ１０９と接続された蓄積容量１１２が直列に接続されるように形成されている。画素ＴＦＴ１０９は画素電極に表示電圧を供給するためのスイッチング素子となる。画素ＴＦＴ１０９のゲート電極はゲート配線１１３に接続され、ゲート配線１１３から供給されるゲート信号によって画素ＴＦＴ１０９のオンとオフを制御している。画素ＴＦＴ１０９のソース電極はソース配線１１４に接続されている。画素ＴＦＴ１０９がオンされると画素ＴＦＴ１０９のソース電極側からドレイン電極側に電流が流れる。これによって、ドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と対向電極との間に、表示電圧に応じた電界が生じる。更に、蓄積容量１１２は画素電極と並列に接続されている。よって、画素電極に電圧印加されるのと同時に蓄積容量１１２にも電圧印加が生じ、一定時間電荷を保持することができる。
【００１６】
更に、アレイ基板１００の額縁領域１０２には、走査信号駆動回路１０３と表示信号駆動回路１０４とが設けられる。走査信号駆動回路１０３と表示信号駆動回路１０４は、表示部１０１内の画素ＴＦＴ１０９と同時に形成された駆動用ＴＦＴ１１０によって回路が構成されている。ゲート配線１１３は表示部１０１から額縁領域１０２まで延設されている。そして、ゲート配線１１３は走査信号駆動回路１０３に接続される。そして、ソース配線１１４は同様に表示部１０１から延設され、表示信号駆動回路１０４に接続される。
【００１７】
ここで、本実施の形態１の液晶表示装置の特徴部分である画素ＴＦＴ１０９と駆動用ＴＦＴ１１０について説明を行う。本実施の形態１の画素ＴＦＴ１０９については、表示画素の動作に好適なアモルファスＴＦＴにより構成されている。一方、走査信号駆動回路１０３や表示信号駆動回路１０４を構成する駆動用ＴＦＴ１１０については、閾値電圧シフトが少ない微結晶シリコンＴＦＴにより構成されている。更に、アレイ基板１００において、アモルファスＴＦＴにより構成される画素ＴＦＴ１０９が配置される表示部１０１と微結晶シリコンＴＦＴにより構成される駆動用ＴＦＴ１１０が配置される走査信号駆動回路１０３や表示信号駆動回路１０４は近接して配置されている。より具体的には、其々の回路を構成するアモルファスＴＦＴと微結晶シリコンＴＦＴどうしが、一部においてレーザー照射位置精度を凌ぐ距離間隔内に近接して配置されている（ここでいう近接の程度は現状のレーザー照射位置精度レベルとの比較により概ね１ｍｍ以下を満たすものとする。）。また、画素ＴＦＴ１０９と駆動用ＴＦＴ１１０の詳細な構造や製造方法についての説明は後に詳細に行うので、以下、液晶表示装置全体に関わるその他の構成の説明を先に行う。
【００１８】
その他の構成としては、走査信号駆動回路１０３や表示信号駆動回路１０４から、其々外部配線１２０がアレイ基板１００端の外部端子に接続される。外部端子には、ＩＣチップ１１８やプリント基板１１９が実装され、電気的に接続されている。この様に、プリント基板１１９から外部端子を介して、走査信号駆動回路１０３及び表示信号駆動回路１０４に外部から各種信号が供給される。それら信号に基づいて、ゲート信号（走査信号）はゲート配線１１３に供給され、順次、ＴＦＴ１０９が選択される。同様に、表示信号はソース配線１１４に供給され、表示データに応じた表示電圧が各画素１０５に供給される。また、アレイ基板１００の最表面には配向膜が形成されている。アレイ基板１００は以上の様に構成される。
【００１９】
以下、図示説明は省略するが、アレイ基板１００には対向基板が対向して配置されている。対向基板は、例えばカラーフィルタ基板であり、視認側に配置される。対向基板には、カラーレジスト（色材）、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、例えばＩＰＳ方式（横電界方式）の液晶表示装置の様に対向電極がアレイ基板１００側に配置される場合もある。そして、アレイ基板１００と対向基板との間に液晶が注入されている。アレイ基板１００と対向基板との外側には、偏光板が貼り付けられており、以上の様に液晶表示パネルは構成されている。更に、以上の様に構成された液晶表示パネルの反視認側には位相差板などの光学フィルムを介して、バックライトユニットが配設される。また、液晶表示パネルとこれら周辺部材は樹脂や金属などよりなるフレーム内に適宜収納される。本実施の形態１の液晶表示装置は以上の様に構成される。
【００２０】
続いて、本実施の形態１の液晶表示装置の表示動作について簡単に説明する。画素電極と対向電極との電界によって、液晶が駆動する。即ち、基板間の液晶の配向方向が変化し、液晶を通過する光量が変化する。即ち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。即ち、画像として視認される光量を制御することができる。なお、この一連の動作で、蓄積容量１１２については表示電圧の保持に寄与する。
【００２１】
次に、図２を参照してアレイ基板１００上に配置される画素ＴＦＴ１０９に用いられるアモルファスＴＦＴ及び駆動用ＴＦＴ１１０に用いられる微結晶シリコンＴＦＴの構成について説明する。図２は本実施の形態１の液晶表示装置に用いられるＴＦＴの構成を示した断面図である。本実施の形態１の液晶表示装置に用いられるＴＦＴは逆スタガ構造のＴＦＴである。
【００２２】
透明絶縁性基板１上には、画素ＴＦＴ１０９の形成される領域と駆動用ＴＦＴ１１０の形成される領域の其々の領域に対して、ゲート電極２１、２２が形成される。そして、ゲート電極２１、２２を覆うようにゲート絶縁膜３が形成される。ゲート絶縁膜３としては、透明絶縁性基板１側から、窒化シリコン膜（ＳｉＮ膜）、酸化膜（ＳｉＯＸ膜）と順次積層された積層膜を用いることができる。ゲート絶縁膜３上には、アモルファスＴＦＴよりなる画素ＴＦＴ１０９の形成される領域ではＴＦＴの能動層となる非晶質シリコン膜７１が直接形成され、微結晶シリコンＴＦＴよりなる駆動用ＴＦＴ１１０の形成される領域ではＴＦＴの能動層となる微結晶シリコン膜７２が直接形成される。この微結晶シリコン膜７２は、非晶質シリコン膜７をエキシマレーザー照射により加熱溶融させ、好ましくは結晶サイズが１００ｎｍ程度もしくはそれ以下となる結晶性シリコンに変換させることで形成される。
【００２３】
更に、アモルファスＴＦＴにおける非晶質シリコン膜７１上には、非晶質シリコン膜４１と、二つに互いに分離して形成される不純物を含んだ非晶質シリコン膜５１とが積層されて構成される非晶質半導体層８１が形成されている。また、微結晶シリコンＴＦＴにおける微結晶シリコン膜７２上にも、画素ＴＦＴ１０９に用いられるアモルファスＴＦＴの場合と同様に、非晶質シリコン膜４２と、二つに互いに分離して形成される不純物を含んだ非晶質シリコン膜５２とが積層されて構成される非晶質半導体層８２が形成されている。言い換えると、この不純物を含んだ非晶質シリコン膜５１及び非晶質シリコン膜５２は非晶質半導体層８１及び非晶質半導体層８２に不純物を含んだ不純物領域を形成している。また、非晶質シリコン膜７１と非晶質半導体層８１は同一形状にパターニングされており、同様に微結晶シリコン膜７２と非晶質半導体層８２は同一形状にパターニングされている。また、其々のＴＦＴには、この二つの非晶質シリコン膜５１（或いは５２）により構成される不純物領域の存在する平面的な領域に凡そ対応して、図示されるソース領域７１ｓ（或いは７２ｓ）及びドレイン領域７１ｄ（或いは７２ｄ）が形成される。更に、ソース領域７１ｓ（或いは７２ｓ）及びドレイン領域７１ｄ（或いは７２ｄ）に挟まれる領域にはチャネル領域７１ｃ（或いは７１ｃ）が形成される。
【００２４】
なお、本実施の形態１においては、アモルファスＴＦＴ及び微結晶シリコンＴＦＴに共通する非晶質半導体層８１及び非晶質半導体層８２に形成される不純物領域は、この様に不純物を含んだ非晶質シリコン膜５１（或いは５２）をパターニング形成して構成されるが、非晶質半導体層８１及び非晶質半導体層８２の一部に不純物を注入し、二つに互いに分離した不純物領域を形成しても良い。そのような場合にも、不純物領域に対応して、ソース領域７１ｓ（或いは７２ｓ）、ドレイン領域７１ｄ（或いは７２ｄ）、及びチャネル領域７１ｃ（或いは７１ｃ）がＴＦＴに形成される。
【００２５】
更に、ソース領域７１ｓ（或いは７２ｓ）及びドレイン領域７１ｄ（或いは７２ｄ）における不純物を含んだ非晶質シリコン膜５１（或いは５２）上には、其々ソース電極６１ｓ（或いは６２ｓ）及びドレイン電極６１ｄ（或いは６２ｄ）が形成される。ここで、不純物を含んだ非晶質シリコン膜５１（或いは５２）は、ソース電極６１ｓ（或いは６２ｓ）及びドレイン電極６１ｄ（或いは６２ｄ）下で、其々と接して形成されており、ソース電極６１ｓ（或いは６２ｓ）及びドレイン電極６１ｄ（或いは６２ｄ）下以外の領域では分離されている。その結果、ソース電極６１ｓ（或いは６２ｓ）及びドレイン電極６１ｄ（或いは６２ｄ）は不純物を含んだ非晶質シリコン膜５１（或いは５２）を介して非晶質シリコン膜４１（或いは４２）及び非晶質シリコン膜７１（或いは微結晶シリコン膜７２）と接続されており、不純物を含んだ非晶質シリコン膜５１（或いは５２）はソース電極６１ｓ（或いは６２ｓ）及びドレイン電極６１ｄ（或いは６２ｄ）とのコンタクト抵抗を下げる役割を担っている。また、非晶質シリコン膜４１（或いは４２）は、チャネル領域７１ｃ（或いは７２ｃ）では、ソース領域７１ｓ（或いは７２ｓ）及びドレイン領域７１ｄ（或いは７２ｄ）における膜厚に対して同じ、もしくは薄くなっている。以上の様に、アモルファスＴＦＴと微結晶シリコンＴＦＴは、図２に示す様に断面図で同一に構成される。即ち、非晶質シリコン膜７１と非晶質半導体層８１が異なることを除き、同一の構成となる。
【００２６】
また、ＴＦＴのソース領域７１ｓ（或いは７２ｓ）及びドレイン領域７１ｄ（或いは７２ｄ）は二つの非晶質シリコン膜５１（或いは５２）により構成される不純物領域の存在する平面的な領域に凡そ対応すると説明したが、詳細にはソース電極６１ｓ（或いは６２ｓ）及びドレイン電極６１ｄ（或いは６２ｄ）と二つの非晶質シリコン膜５１（或いは５２）の平面的な重なり領域にソース領域７１ｓ（或いは７２ｓ）及びドレイン領域７１ｄ（或いは７２ｄ）が形成されることになる。但し、本実施の形態１の様に、少なくともソース電極及びドレイン電極の下部には不純物領域が形成されている場合には、ソース電極及びドレイン電極の下部に対応してソース領域及びドレイン領域が形成されると見なして良い。
【００２７】
また、アレイ基板１００内において、非晶質シリコン膜７１及び微結晶シリコン膜７２を其々有する逆スタガ構造のアモルファスＴＦＴ及び微結晶シリコンＴＦＴが、其々画素ＴＦＴ１０９と、走査信号駆動回路１０３や表示信号駆動回路１０４を構成する駆動用ＴＦＴ１１０として、混在して形成される。特に、本実施の形態１の液晶表示装置においては、部分的に図５に示す様にアモルファスＴＦＴ及び微結晶シリコンＴＦＴを近接して配置される部分が存在する。アレイ基板１００の構成に関する説明においても説明したとおり、この近接された部分においては、其々のアモルファスＴＦＴと微結晶シリコンＴＦＴとが、レーザー照射位置精度を凌ぐ距離間隔内に近接して配置されている。
【００２８】
また、図２においては、本発明の主要部では無いことから図示を省略しているが、画素ＴＦＴ１０９及び駆動用ＴＦＴ１１０においては、ソース電極６１ｓ（或いは６２ｓ）及びドレイン電極６１ｄ（或いは６２ｄ）上を含む、全体を覆うようにパッシベーション膜が形成されている。更に、画素ＴＦＴ１０９については、ドレイン電極６１ｄ（或いは６２ｄ）上のパッシベーション膜の一部に開口部を有し、パッシベーション膜上に形成された画素電極が開口部を介してドレイン電極６１ｄ（或いは６２ｄ）に接続されているなど、図２を用い説明した画素１０５を構成している。
【００２９】
以上、構成について説明を行った画素ＴＦＴ１０９に用いられるアモルファスＴＦＴと駆動用ＴＦＴ１１０に用いられる微結晶シリコンＴＦＴの動作について簡単に説明する。画素ＴＦＴ１０９及び駆動用ＴＦＴ１１０の各ゲート電極２１、２２にゲート電圧を印加すると、能動層である非晶質シリコン膜７１及び微結晶シリコン膜７２におけるチャネル領域７１ｃ及びチャネル領域７２ｃの主にゲート絶縁膜３側にチャネルが形成される。そして、ソース電極６１ｓ（或いは６２ｓ）とドレイン電極６１ｄ（或いは６２ｄ）との間に電圧を与えた場合、ソース領域７１ｓ（或いは７２ｓ）とドレイン領域７１ｄ（或いは７２ｄ）の間に電流が流れる。
【００３０】
次に、本実施の形態１の液晶表示装置の製造方法について説明する。まず、本発明の主要部にあたるアモルファスＴＦＴと微結晶シリコンＴＦＴの製造方法について、図３を参照して説明する。図３（ａ）〜（ｆ）は、本実施の形態１におけるＴＦＴの製造方法を示す断面図である。
【００３１】
まず、透明絶縁性基板１上にスパッタ法を用いて金属膜を成膜する。透明絶縁性基板１としては、例えばガラス基板を用いることができる。金属膜としては、アルミニウム（Ａｌ）もしくはそれを含む合金、好ましくは高融点金属であるモリブデン（Ｍｏ）、クロム（Ｃｒ）などを用いることができる。金属膜として高融点金属を用いることにより、後のエキシマレーザー照射において熱ダメージによる損傷をかなり抑えることができる。そして、金属膜上に、感光性樹脂であるフォトレジストをスピンコートによって塗布し、塗布したレジストを露光、現像する第一のフォトリソ工程（写真製版工程）を行う。これにより、所望の形状にフォトレジストがパターニングされる。その後、フォトレジストをマスクとして、金属膜をエッチングし、所望の形状にパターニングする。その後、フォトレジストパターンを除去する。これにより、ゲート電極２１、２２のパターニングが形成される。なお、ゲート電極２１、２２の端面はテーパー形状とすることが望ましい。テーパー形状とすることにより、以後に行われる成膜の被膜性が向上する。例えば、以後に行われる成膜がゲート絶縁膜３の場合、絶縁耐圧が向上するという効果を奏する。以上の工程により、図３（ａ）に示す構成となる。
【００３２】
次に、形成したゲート電極２１、２２の上を含む透明絶縁性基板１上に、プラズマＣＶＤ法を用いてゲート絶縁膜３、非晶質半導体膜である非晶質シリコン膜７、透光性を有する透光性絶縁膜８を順次連続成膜する。ゲート絶縁膜３は、絶縁性基板１側から、窒化シリコン膜（ＳｉＮ膜）、酸化膜（ＳｉＯＸ膜）の順に順次積層された積層膜とする。他の絶縁膜構成を用いても良いが、この様に少なくとも非晶質シリコン膜７と接触する側においてゲート絶縁膜３をＳｉＯＸ膜とすることにより、ＳｉＯＸ膜と非晶質シリコン膜７を接触することができる。これにより、後にエキシマレーザー照射によって形成される結晶性シリコン、即ち、微結晶シリコン膜７２の結晶性がよくなる。特にゲート絶縁膜３のＳｉＯＸ膜との界面付近の結晶性がよくなる。透光性を有する透光性絶縁膜８についてはＳｉＯＸ膜とした。次に、スパッタ法を用いて高融点金属、例えば、Ｍｏを１００ｎｍ程度成膜してメタル膜９を形成する。以上の工程により、図３（ｂ）に示す構成となる。
【００３３】
次に、第二のフォトリソ工程によって、後に微結晶シリコンＴＦＴとなる領域以外にフォトレジストパターンを形成する。そして、フォトレジストパターンでメタル膜９をエッチングし、メタル膜９１をパターニング形成する。言い換えれば、微結晶シリコンＴＦＴとなる領域のメタル膜９を開口する。ここで、メタル膜９を開口するフォトレジストパターンはフォトリソ工程の精度で形成することが可能であることから、概ね０．８μｍの位置精度で形成できる。また、メタル膜９のエッチング工程での仕上がり形状の精度もメタル膜９の膜厚１００ｎｍ（０．１μｍ）以下に制御することが可能であることから、メタル膜９の開口の精度もフォトリソ工程の精度と大差なく概ね０．８μｍの位置精度で形成できる。また、このメタル膜９１をパターニング形成する際に透光性絶縁膜８は非晶質シリコン膜７の表面をエッチングや汚染などから保護する保護絶縁膜として機能する。そして、透明絶縁性基板１上のメタル膜９１と、メタル膜９を開口した領域のＳｉＯＸ膜よりなる透光性絶縁膜８に対して、横幅を広げたラインビームに成型したレーザー光Ｌを透明絶縁性基板１全域に渡りスキャンさせながらレーザー照射を行うレーザーアニール工程を行う。その結果、メタル膜９１領域では、メタル膜９１が遮光膜となり、直下の非晶質シリコン膜７にはレーザー光Ｌが吸収されないので非晶質シリコン膜７１となる。一方、メタル膜９を開口した領域、即ち、微結晶シリコンＴＦＴ領域では、レーザー光ＬがＳｉＯＸ膜よりなる透光性絶縁膜８を透過し、即ち透光性絶縁膜８を介し、非晶質シリコン膜７に吸収される。その結果、非晶質シリコン膜７は加熱溶融されることにより、微結晶シリコン膜７２へと変換される。この様にメタル膜９を開口した領域のみにおいて、選択的に微結晶シリコン膜７２へと変換することができ、微結晶シリコン膜７２の形成される領域を開口のパターニング精度と同等の位置精度に制御して形成することが可能である。以上の工程により、図３（ｃ）に示す構成となる。
【００３４】
ここで、レーザー光による非晶質シリコン膜７から微結晶シリコン膜７２への変換について詳細な説明を加える。まず、ゲート絶縁膜３のＳｉＮ膜及びＳｉＯＸ膜の各膜厚は、例えば、３００ｎｍ、６０ｎｍとする。特に、ＳｉＯＸ膜の膜厚を厚くすると非晶質シリコン膜７に吸収されたレーザー光が熱に変換され、その熱がＳｉＯＸ膜に蓄積される、即ち、バッファー膜となって微結晶シリコン膜７２へ変換するのに要するレーザー光Ｌの照射エネルギー密度を抑えることができる。
【００３５】
また、非晶質シリコン膜７については、エキシマレーザー照射による非晶質シリコン膜７のアブレーション等を抑制する目的で、エキシマレーザー照射前に３００度以上、好ましくは４００度に加熱処理する脱水素処理を行う。非晶質シリコン膜の厚さは、例えば、５０ｎｍとする。より薄膜にすることで照射エネルギー密度を抑えることができるが、薄膜化し過ぎると、例えば、１０ｎｍ程度になると加熱溶融した際にシリコンが凝集してしまい好ましくない。
【００３６】
非晶質シリコン膜７上に形成した透光性絶縁膜８については、メタル膜９１のパターニング形成する際に非晶質シリコン膜７の表面をエッチングや汚染などから保護する保護絶縁膜として機能し、エキシマレーザーのレーザー光Ｌを透過するものであれば、透光性を有する無機絶縁膜などから比較的自由に選択することができる。本実施の形態１では、例えばＳｉＯＸ膜で形成し、膜厚は２０ｎｍとする。元来エキシマレーザーのレーザー光Ｌは、非晶質シリコン膜７表面での反射率（６０％程度）が高い。しかし、ＳｉＯＸ膜を非晶質シリコン膜７表面に形成することで反射率が抑えられ、非晶質シリコン膜７への吸収が増える。つまり、本実施の形態１における透光性絶縁膜８はレーザー光Ｌが非晶質シリコン膜７へ吸収される吸収効率を向上する役割を有する。更に、この透光性絶縁膜８の膜厚によって、微結晶シリコン膜７２へ変換するに要する照射エネルギー密度が変動する。即ち、透光性絶縁膜８膜内で多重反射を生じる。また、後にこの透光性絶縁膜８は除去することから、比較的膜厚の薄い膜である方がエッチング時間などを短くでき生産性の点で都合が良い。以上の点から透光性絶縁膜８についてはＳｉＯＸ膜であること、更に２０ｎｍ程度の膜厚であることが、より好ましい。
【００３７】
レーザー光Ｌの照射エネルギー密度の適正範囲について、半導体膜の結晶性の評価で使われるラマン分析による評価データを示した図４及び図５を参照しながら検討する。図４は、メタル膜９１の開口により露出する領域におけるレーザー光Ｌ照射後の非晶質シリコン膜７について、図５はメタル膜９１が遮光膜となりレーザー光Ｌが吸収されない領域におけるレーザー光Ｌ照射後の非晶質シリコン膜７についてのラマン分析データを示したものである。図４のメタル膜９１の開口部におけるラマン分析データに示されるように、この構成によれば、１４０ｍＪ／ｃｍ２以上の照射エネルギー密度で、ラマンシフト５２０ｃｍ−１付近のラマン散乱光強度ピークから求められる結晶化率８６．２％が得られる。より好ましくは、１５０〜１７０ｍＪ／ｃｍ２で結晶化率は９０％前後となる。また、結晶サイズをセコエッチ後のＳＥＭ観察や、ＡＦＭ観察で微結晶シリコンが確認され、非晶質シリコン膜７が微結晶シリコン膜７２に変換されていることが確認された。ちなみに、非晶質シリコン膜７上に透光性絶縁膜８が無かった場合の照射エネルギー密度は、２７０ｍＪ／ｃｍ２である。上記の様に、レーザー光Ｌの照射エネルギー密度については、非晶質シリコン膜７や透光性絶縁膜８の構成によって変動することから、適度な結晶化率が得られるように調整が必要であるが、少なくとも結晶粒径が１００ｎｍ以下の微結晶で６０％以上の結晶化率を有する微結晶半導体膜が得られる条件よりも高いエネルギー密度となるように調整することが、走査信号駆動回路１０３や表示信号駆動回路１０４を構成する駆動用ＴＦＴ１１０に用いるためには必要である。
【００３８】
一方、図５のメタル膜９１の遮光部におけるラマン分析データに示される様に、メタル膜９１が遮光膜となり、直下の非晶質シリコン膜７にレーザー光Ｌが吸収されない非晶質シリコン膜７については、上記同エネルギー密度において、ラマンシフト４８０ｃｍ−１付近のピークのみ現われ、先の５２０ｃｍ−１付近のピークは出ていない。即ち、非晶質シリコンであること、即ち、非晶質シリコン膜７が非晶質シリコンの状態を維持し、非晶質シリコン膜７１であることが確認された。ちなみに照射エネルギー密度が３００ｍＪ／ｃｍ２程度になってくると、メタル膜９１が光−熱変換膜となり、直下の非晶質シリコン膜７も結晶化されてしまう。つまり、開口を有するメタル膜９１をマスクとして機能させ、開口により露出する領域においてのみ、選択的に非晶質シリコン膜７から結晶性半導体である微結晶シリコン膜７２へ変換するという役割が実質的に無くなってしまう。メタル膜９１直下における、非晶質シリコン膜７が非晶質シリコン状態を維持できる範囲は、２５０ｍＪ／ｃｍ２以下であった。また、メタル膜９１やゲート電極２のＡｌ材料についての耐性は、３３０ｍＪ／ｃｍ２以下であった。上記の様にメタル膜９１直下における、非晶質シリコン膜７が非晶質シリコン状態を維持できるレーザー光Ｌの照射エネルギー密度はメタル膜９１や透光性絶縁膜８の構成により変動することから、調整する必要があるが、少なくとも、メタル膜がレーザー光を吸収することにより発する熱が伝播することにより、前記メタル膜の下部に配置されることにより遮光される非晶質半導体膜が加熱され結晶性半導体膜に変換される条件よりも低いエネルギー密度となるように調整することが、メタル膜９１をマスクとして機能させ非晶質シリコン膜７１の領域と微結晶シリコン膜７２の形成される領域を作り分けるためには必要である。
【００３９】
以上、説明のとおり、レーザー光Ｌの照射エネルギー密度については、照射時の構成によって、適宜、上限値と下限値を適正化する必要があるが、上記説明のとおり、得られた微結晶シリコン膜７２の結晶性のラマン評価と、メタル膜９１下に配置される領域の非晶質シリコン膜７１のラマン評価（結晶化されず非晶質シリコン状態を維持していることの確認）を組み合わせて実施することにより容易に設定することができる。
【００４０】
また、昨今の基板大型化に伴い、エキシマレーザーのラインビームも大型化され長手方向において４００ｍｍまで拡張されたものが実用化されている。しかし、透明絶縁性基板の大きさは、ラインビームの現状の最大レベルに比べ、更に大きなサイズのものが一般的となってきている。従って、基板全面に対してレーザー照射処理を行う場合、透明絶縁性基板をラインビームに対して相対移動させて、長手方向についてもつなぎ合わせてレーザースキャンし、レーザースキャン領域をつなぎ合わせる必要が出てくる。この時、つなぎ合わせの部分では最適な照射エネルギー密度、もしくは最適なビーム光品質に制御することが困難である。またレーザースキャンの開始部や終了部においても若干レーザー照射状態が変わってくることから、同様に制御することが難しい。この様に基板全面に対してレーザー照射する場合においては、どうしても一部レーザー照射状態を制御できない領域が存在する。従って、上記説明した様に適性化された照射エネルギー密度となる所定の条件で非晶質シリコンに対して全面に照射処理を行った場合にも、これらの照射状態の制御できない領域においては、所望の粒径の微結晶シリコンを形成できない場合や、非結晶のままとなる場合もある。本実施の形態１においては、この様なレーザー照射状態を制御できない領域をメタル膜９１上となるようにレーザー照射を行う、即ち、メタル膜９１の開口により露出する領域においては、必ずレーザースキャンの開始部や終了部、或いはつなぎ合わせの部分を避けたレーザースキャン領域の中央部となるようにレーザー照射を行うこととした。以上の様に制御することでメタル膜９１の開口により露出する領域での微結晶シリコン膜７２を形成する領域では確実に所望の粒径の微結晶シリコン膜７２を得ることができ、メタル膜９１の下部に位置する領域では、確実に非晶質シリコン膜７１のままとすることが可能である。
【００４１】
以上説明の様にレーザーアニール工程を行った後、続いて、残ったメタル膜９１の除去と、透光性絶縁膜８を除去する。透光性絶縁膜８はフッ酸（具体的には濃度数％程度の希フッ酸やバッファードフッ酸が用いられる。）をエッチャントとして２ｍｉｎ以上処理することにより除去することができる。以上の工程により、図３（ｄ）に示す構成となる。
【００４２】
次に、非晶質シリコン膜７１、及び微結晶シリコン膜７２上に非晶質シリコン膜４と不純物を含んだ非晶質シリコン膜５を連続成膜する。以上の工程により、図３（ｅ）に示す構成となる。続いて、不純物を含んだ非晶質シリコン膜５、非晶質シリコン膜４、及び非晶質シリコン膜７１と微結晶シリコン膜７２の積層膜を順次、第三のフォトリソ工程及びエッチング工程によって、非晶質シリコン膜７１、非晶質シリコン膜４１、及び不純物を含んだ非晶質シリコン膜５１と、微結晶シリコン膜７２、非晶質シリコン膜４２、及び不純物を含んだ非晶質シリコン膜５２の様に、其々のＴＦＴに分離された所望の形状に同時にパターニング形成される。以上の工程により、図３（ｆ）に示す構成となる。
【００４３】
次にスパッタ法でメタル膜を成膜する。そして、第四のフォトリソ工程及びエッチング工程によって所望の形状にパターニングし、ソース電極６１ｓ（６２ｓ）、及びドレイン電極６１ｄ（６２ｄ）が形成される。そして、ソース電極６１ｓ（６２ｓ）、及びドレイン電極６１ｄ（６２ｄ）をマスクとして、ソース電極６１ｓ（６２ｓ）及びドレイン電極６１ｄ（６２ｄ）間において、不純物を含んだ非晶質シリコン膜５１及び５２の膜厚方向の全部と、非晶質シリコン膜４１及び４２の膜厚方向の一部をエッチングによって取り除く。その結果、非晶質シリコン膜４１（或いは４２）と、二つに互いに分離して形成される不純物を含んだ非晶質シリコン膜５１（或いは５２）が積層されて構成される非晶質半導体層８１（或いは８２）が非晶質シリコン膜７１（或いは微結晶シリコン膜７２）上に其々形成される。以上の工程により、図２に示す構成となる。
【００４４】
以上説明の様に、非晶質シリコン膜７１及び微結晶シリコン膜７２を其々能動層として有する逆スタガ構造のアモルファスＴＦＴ及び微結晶シリコンＴＦＴを同時に形成できる。更にメタル膜９の開口形成のパターニング位置精度と同等の位置精度で、非晶質シリコン膜７１と微結晶シリコン膜７２を選択して形成できることから、アモルファスＴＦＴと微結晶シリコンＴＦＴをパターニング位置精度と同等の位置精度にて近接して形成することができる。また、パターニング位置精度はレーザー照射位置精度よりも高精度であることから、言い換えればレーザー照射位置精度を凌ぐ距離間隔内にアモルファスＴＦＴと微結晶シリコンＴＦＴを互いに近接して配置することができる。その結果、図２に示す様に表示部１０１に形成される画素ＴＦＴ１０９と、走査信号駆動回路１０３や表示信号駆動回路１０４を構成する駆動用ＴＦＴ１１０を透明絶縁性基板１上に近接して配置することや、混在して形成することができる。
【００４５】
その他、アレイ基板１００の完成には、図３においては図示省略されているが、ソース電極６１ｓ（或いは６２ｓ）及びドレイン電極６１ｄ（或いは６２ｄ）形成後、全体を覆うようにパッシベーション膜を形成する。更に、画素ＴＦＴ１０９の場合、第五のフォトリソ工程及びエッチング工程によってドレイン電極６１ｄ（或いは６２ｄ）上のパッシベーション膜の一部を開口し、第六のフォトリソ工程及びエッチング工程によってパッシベーション膜上に画素電極を形成する。更に、上記説明した第一から第六のフォトリソ工程及びエッチング工程により、画素ＴＦＴ１０９及び駆動用ＴＦＴ１１０以外の構成、例えば、表示部１０１においては、ゲート配線１１３、蓄積容量配線１１５、ソース配線１１４、蓄積容量１１２、及び外部端子などが同時に形成される。以上の様にして、図１を用いて説明したアレイ基板１００が形成される。
【００４６】
続いて、液晶表示装置の製造方法におけるセル組み立て工程について図６を用いて説明を行う。図６は、本実施の形態１における液晶表示装置の製造過程における液晶表示パネルを構成する液晶セル基板をアレイ状に多面配置したマザー液晶セル基板１０の構成を示す平面概略図である。通常、小型の液晶表示装置を製造する場合には、量産効率の点から、図６に示す様に複数の液晶セル基板１０ａ、１０ｂ、・・・、１０ｎがアレイ状に区画配置されるマザー液晶セル基板１０を形成し、このマザー液晶セル基板１０より、これら液晶セル基板１０ａ、１０ｂ、・・・、１０ｎが、個々の液晶表示パネル単位のサイズに切り出されることにより、図１に示すような液晶パネルが得られる。従って、上記説明したアレイ基板１００の製造方法においても、アレイ基板１００が複数個アレイ状に区画配置される大きな透明絶縁性基板である一枚のマザーアレイ基板１ａとして、同時に製造することができる。
【００４７】
このアレイ基板１００の製造方法により同時に製造されたマザーアレイ基板１ａを準備し、更に図６に示す様にマザーアレイ基板１ａと対向して配置されるマザー対向基板１ｂを準備する。マザー対向基板１ｂについては、カラーレジスト（色材）、ブラックマトリクス（ＢＭ）、対向電極などを有する一般的なもので構わない。この様に準備されたマザーアレイ基板１ａ及びマザー対向基板１ｂの基板表面に、其々一般的な方法により配向膜を形成した後、一方の基板に液晶セル基板１０ａ、１０ｂ、・・・、１０ｎの其々に対応した液晶封入領域を囲むシールパターンを形成し、マザーアレイ基板１ａ及びマザー対向基板１ｂを貼り合せる。この様にして、図６に示すマザー液晶セル基板１０が形成される。また、シールパターン内への液晶の注入は、貼り合わせ後に注入口より真空中で行う真空注入法を用いても良いし、シールパターン内に液晶を滴下し、液晶注入と貼り合わせを同時に行う液晶滴下法を用いても良い。個々の液晶表示パネル単位のサイズに切り出す液晶セル基板切断工程は、真空注入法の場合には、液晶注入の前に行われ、液晶滴下法の場合には、液晶注入の後に行われる。この様にして、セル組み立て工程は完了し、個々の液晶セル基板１０ａ、１０ｂ、・・・、１０ｎが得られる。
【００４８】
最後に、液晶セル基板１０ａ、１０ｂ、・・・、１０ｎの個々のアレイ基板１００及び対向基板の外側に偏光板を貼り付ける。また、アレイ基板１００における外部端子においては、対向基板が除去され露出されるように対向基板を切断しておき、この露出した外部端子に対してＩＣチップ１１８やプリント基板１１９の実装を行う。以上の様にして、図１に示される液晶表示パネルが完成する。更に、液晶表示パネルの反視認側となるアレイ基板１００の裏面側に位相差板などの光学フィルムを介して、バックライトユニットを配設し、樹脂や金属などよりなるフレーム内に、液晶表示パネル及びこれら周辺部材を適宜収納し、本実施の形態１の液晶表示装置が完成する。
【００４９】
続いて、本実施の形態１の液晶表示装置の製造方法を用い製作された非晶質シリコン膜７１及び微結晶シリコン膜７２を其々能動層として有するアモルファスＴＦＴ及び微結晶シリコンＴＦＴの電気特性の評価結果について説明する。先ず、基本ＴＦＴ特性として、飽和領域での電界効果移動度（μ）、オフ電流（Ｉｏｆｆ）、及びサブスレッショルド係数（Ｓ値）其々において、微結晶シリコンＴＦＴでは、４．３ｃｍ２／Ｖ・ｓ、１７．５ｐＡ、及び１３２０ｍＶ／ｄｅｃが得られ、アモルファスＴＦＴでは、０．４ｃｍ２／Ｖ・ｓ、３．５８ｐＡ、及び１０６０ｍＶ／ｄｅｃが得られた。また、ＴＦＴ特性の信頼性に関する評価の結果として、図７及び図８に、長時間バイアス印加試験（ＢＴＳ；Ｂａｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｓｔｒｅｓｓ）でのＴＦＴ特性変化を示す。グラフにおいて、横軸はドレイン電圧Ｉｄ、縦軸はゲート電圧Ｖｇを示したものであり、バイアス印加時間を０秒から１００００秒まで変化させ、其々の印加時間におけるＩｄ−Ｖｇ特性を示したものである。図７は微結晶シリコンＴＦＴの場合における結果、図８はアモルファスＴＦＴの場合における結果を其々示している。その結果、アモルファスＴＦＴでは図８に示されるように時間経過とともに正側に特性がシフトするのに対し、微結晶シリコンＴＦＴでは図７に示される様に特性はほとんど変化していないことがわかる。
【００５０】
続いて、本実施の形態１の液晶表示装置による作用について、従来の液晶表示装置と適宜比較しながら説明を行う。図９に従来の一般的なアモルファスＴＦＴを用いた液晶表示装置を示す。アモルファスＴＦＴは、図８を用いて説明した様に、一般的に連続動作が長時間になると閾値電圧シフトが発生し、正常な駆動動作をしなくなる。また、駆動回路を構成する駆動用ＴＦＴ１１０においては、常時ＴＦＴ動作しているものがある。即ち、アモルファスＴＦＴを液晶表示装置における駆動回路内の駆動用ＴＦＴ１１０として、特に常時ＴＦＴ動作が必要なものに用いた場合には、閾値電圧シフトを生じ正常な駆動動作ができなくなるということになる。結果的に正常な表示ができなくなる。また、駆動回路内の駆動用ＴＦＴ１１０として、所望の駆動回路動作をするためには、ある程度のＴＦＴの駆動能力が要求される。アモルファスＴＦＴを用いた場合にもＴＦＴのサイズを大きくすることにより技術的にはカバーすることは可能であるが、駆動回路の面積が膨大な大きさとなってしまう。従って、この図９の従来の液晶表示装置の様に、スイッチング用の画素ＴＦＴ１０９についてはアモルファスＴＦＴが用いられるが、本実施の形態１の図１における走査信号駆動回路１０３や表示信号駆動回路１０４などの様に基板上に形成する駆動回路についてアモルファスＴＦＴを用いることは通常選択されない。そこで、従来の一般的なアモルファスＴＦＴを用いた液晶表示装置では、走査信号駆動回路１０３や表示信号駆動回路１０４の代わりに駆動回路の動作にも外付けのＩＣチップ２１８をいくつか追加する必要があり、全体としてＩＣチップ１１８及び２１８の数が増加していた。ここで、本実施の形態１の液晶表示装置によれば、画素１０５に形成された画素ＴＦＴ１０９に好適なアモルファスＴＦＴを備え、走査信号駆動回路１０３や表示信号駆動回路１０４の駆動用ＴＦＴ１１０には閾値電圧シフトが少ない微結晶シリコンＴＦＴを併設することができる。これにより、ＩＣチップ１１８及び２１８の部品点数を減らすことが可能となり、ＩＣチップ１１８及び２１８の比較的大きな配置スペースも省略することができる。即ち、部品の減量化、液晶表示装置の軽量化、更には液晶表示装置の狭額縁化（必要な表示領域面積あたりの小型化）が可能である。また、ＩＣチップ２１８の実装工程も削減することができるので、不良品の発生による品質ロスの発生防止も含め製造時における生産性向上が可能である。更にアモルファスＴＦＴと微結晶シリコンＴＦＴは製造工程内で同時に形成することが可能であることから生産性を損なうことはない。以上の結果として、製造全体における生産性は向上されることからコスト低減を実現することができる。
【００５１】
この様に、本実施の形態１によれば、パターニング形成された開口を有するメタル膜と透光性絶縁膜を介してレーザーを照射し非晶質半導体膜を結晶化することにより、近接配置される半導体層の一方のみを精度良く選択的に結晶化することが可能となる。更に、この様な結晶化方法を用い領域を選択して作り分けた非晶質半導体膜と微結晶半導体膜によりアモルファスＴＦＴと微結晶シリコンＴＦＴを製造することにより、特殊な技術や管理を必要とせず、液晶表示パネルメーカーが一般的に保有している製造設備（製造装置）を用いることができるなど、特別な製造装置（一般的な液晶表示装置製造用のレーザー照射装置では用いられない高精度の位置合わせ精度を有する特別に開発されたレーザー照射装置など）を必要とすることもなくアモルファスＴＦＴと微結晶シリコンＴＦＴを同じ透明絶縁性基板上に同時に形成することが可能である。更に、レーザー照射位置精度を凌ぐ距離間隔内にアモルファスＴＦＴと微結晶シリコンＴＦＴを互いに近接して配置することができる（なお、ここで言う距離間隔は、現状のレーザー照射位置精度レベルより概ね１ｍｍ以下を満たし、レジストパターンニングの精度レベルより０．８μｍ以上を満たす範囲を指すものとする。）。従って、表示部に形成される画素ＴＦＴにアモルファスＴＦＴを用い、信号駆動回路を構成する駆動用ＴＦＴに微結晶シリコンＴＦＴを用いるとともに、表示部と信号駆動回路を近接して配置することができる。その結果、画素ＴＦＴのＴＦＴ特性のバラツキとリーク電流を容易に小さくできることにより生ずる表示ムラを抑える効果と、基板上に形成した駆動回路を備えてＩＣチップを一部置き換えることにより生ずる部品の減量化、液晶表示装置の軽量化、液晶表示装置の狭額縁化、及び製造時における生産性向上の効果と、更に表示部と走査信号駆動回路や表示信号駆動回路を近接配置することにより生ずる液晶表示装置の狭額縁化の効果を同時に実現することができる。更に上記説明のアモルファスＴＦＴと微結晶シリコンＴＦＴは独立に製造することなく同じ製造工程を経ることにより同時に形成することが可能であることから生産性を損なうこと無く上記効果を実現することができる。
【００５２】
なお、本実施の形態１においては、一般的な液晶表示装置における画素ＴＦＴ１０９と走査信号駆動回路１０３や表示信号駆動回路１０４を構成する駆動用ＴＦＴ１１０に対し、領域を選択して作り分けたアモルファスＴＦＴと微結晶シリコンＴＦＴを用いることにより、本発明を適用した場合を例にとって説明をおこなったが、本発明の適用範囲はこれに限らない。例えば、光センサ部を内蔵した液晶表示装置においては、表示信号の駆動用以外にも光センサ部内の素子などを駆動する駆動用ＴＦＴが用いられている。この様な駆動用ＴＦＴに対して、本発明の微結晶シリコンＴＦＴを用いても構わない。以下、本実施の形態１の変形例として、光センサ部を内蔵した液晶表示装置に本発明を適用した液晶表示装置について説明を行う。
【００５３】
図１０は、本実施の形態１の変形例である光センサ部を内蔵した液晶表示装置における液晶表示パネルの構成を示した平面概略図である。なお、本変形例においては、実施の形態１より光センサ部を内蔵した点が一部変更されている。以下、実施の形態１からの変更部を重点的に説明し、実施の形態１と同じ構成については適宜説明を省略する。図１０に示す様に本変形例においては、液晶表示パネルの表示部１０１内に光センサ部１０６が内蔵されている。光センサ部１０６では、受光素子とそれを駆動させるための駆動用ＴＦＴ１１１ａにより形成される回路で構成される。表示部１０１を囲むように設けられた額縁領域１０２には光センサ部を制御する光センサ制御回路１０７、１０８が設けられており、其々ロー配線１１６及びカラム配線１１７を介して光センサ部１０６に接続されている。この光センサ制御回路１０７、１０８は光センサ部１０６における駆動用ＴＦＴ１１１ａを駆動する役割と受光素子が検出した光量を電流もしくは電圧へ変換するとともに信号として処理する役割を有しており、其々駆動用ＴＦＴ１１１ｂ、１１１ｃにより形成される回路で構成される。
【００５４】
この光センサ部１０６における駆動用ＴＦＴ１１１ａ及び光センサ制御回路１０７、１０８を構成する駆動用ＴＦＴ１１１ｂ、１１１ｃについても、表示信号を駆動する駆動用ＴＦＴ１１０と同様に比較的厳しい駆動能力と動作信頼性への要求があるため、ＴＦＴの駆動能力、即ち電界効果移動度が高い、多結晶シリコンＴＦＴや微結晶シリコンＴＦＴを選択するのが望ましい。本変形例では、実施の形態１において説明を行った非晶質半導体膜の結晶化方法とアモルファスＴＦＴと微結晶シリコンＴＦＴの製造方法を用い、駆動用ＴＦＴ１１１ａ、１１１ｂ、及び１１１ｃについて、駆動用ＴＦＴ１１０と同じ微結晶シリコンＴＦＴを用い同時に形成した。また、実施の形態１と同様に表示部１０１と微結晶シリコンＴＦＴにより構成される駆動用ＴＦＴ１１０が配置される走査信号駆動回路１０３や表示信号駆動回路１０４とは近接して配置されている。また、表示部１０１と駆動用ＴＦＴ１１１ｂ、１１１ｃが配置される光センサ制御回路１０７、１０８についても同様のレベルに近接して配置されている。更に、光センサ部１０６における駆動用ＴＦＴ１１１ａは表示部１０１内に配置されており、同じく表示部１０１内に配置されている画素ＴＦＴ１０９と表示部１０１内において互いに隣接して配置されている。特に、駆動用ＴＦＴ１１１ａは各画素内に設けた受光素子を直接駆動でき都合が良いことから、各画素内に設ける、或いは表示領域内において画素ＴＦＴ１０９と混在させるなど、表示領域内において互いに隣接して設けるのが望ましい。また、駆動用ＴＦＴ１１１ａを各画素内に設ける、或いは表示領域内において画素ＴＦＴ１０９と混在させる場合には、遮光部や反射電極の下部など直接表示に関連しない余剰領域に配置させることが更に望ましい。
【００５５】
この様に、本実施の形態１の変形例によれば、実施の形態１において説明した効果に加え、光センサ制御回路を構成する駆動用ＴＦＴについても微結晶シリコンＴＦＴを用いるとともに、表示部と信号駆動回路を近接して配置することができることから、光センサ制御回路の機能を持つ新たなＩＣチップの配置が不要となり、光センサ制御回路を表示部に近接配置できるなど光センサ機能の追加による液晶表示装置のサイズ増加やコスト増加を防止することができる。更に、受光素子を駆動する駆動用ＴＦＴを画素内に設ける、或いは表示領域内において混在させるなど、表示領域内において互いに隣接して設けることにより、信号伝達ロスや配線経路での断線不良などの発生の少ない効率的な駆動を実現することができる。更に、表示領域内の遮光部や反射電極の下部など直接表示に関連しない余剰領域に駆動回路を配置することができ、液晶表示装置全体のサイズ増加を招くことなく光センサ制御回路を構成する駆動用ＴＦＴを配置することができる。
【００５６】
なお、本実施の形態１及びその変形例における説明では、走査信号駆動回路１０３、表示信号駆動回路１０４、光センサ部１０６、光センサ制御回路１０７、及び光センサ制御回路１０８を構成する駆動用ＴＦＴ１１０、１１１ａ、１１１ｂ、及び１１１ｃについて微結晶シリコンＴＦＴで形成させ、アモルファスＴＦＴで形成される画素ＴＦＴ１０９と混在して配置される液晶表示装置について説明したが、本発明の範囲はこれに限らない。例えば、非晶質半導体膜の結晶化工程において、レーザー照射エネルギーや照射時の雰囲気、基板温度など、照射条件を制御することにより、結晶粒を大きく形成しても良い。つまり、結晶化工程により形成される半導体層は微結晶シリコンに限られず、多結晶シリコンでも構わない。結晶性半導体膜であれば上記説明の本実施の形態１及びその変形例と同様の効果を得ることができる。但し、微結晶半導体膜である方が、適正条件の範囲が広く製造が容易である点、得られた結晶性半導体膜を用いたＴＦＴの特性バラツキを小さくできる点などから微結晶半導体膜であることが好ましい。なお、半導体の種類については、シリコンを例に取って説明を行っているが、レーザー照射によって非晶質半導体から微結晶或いは結晶性半導体に変換可能であれば、他の半導体でも良いことは言うまでも無い。
【００５７】
また、用途についても、液晶表示装置に限らず、有機ＥＬ表示装置、その他表示装置、及び撮像装置などの半導体装置であっても本実施の形態１、その変形例、及び上記示唆した更なる変形例において説明した非晶質半導体膜と結晶性半導体膜を其々有する二種類のＴＦＴが近接して配置される表示装置或いは半導体装置であれば同様の効果を得ることができる。また、これらの場合、結晶性半導体膜を有するＴＦＴは駆動回路を構成するＴＦＴであれば様々な素子等を駆動する駆動回路において適用可能であり、デジタル動作する論理回路を構成するＴＦＴにも適用可能である。いずれの回路に適用した場合にも回路面積を増大することなく高速動作でき、新たなＩＣチップの配置が不要となり、其々の回路を表示部に近接配置できるなど表示装置或いは半導体装置のサイズ増加やコスト増加を防止することができるなど実施の形態１及びその変形例と同様の効果を得ることができる。
【００５８】
また、アモルファスＴＦＴで形成される画素ＴＦＴ１０９については、液晶表示装置においては、液晶を駆動し、画像として視認される光量を制御する表示電圧の供給のオンとオフを制御するスイッチング素子として機能するものであったが、表示装置における画像として視認される光量を制御する表示電圧或いは表示電流など電荷を供給するトランジスタであれば良く、例えば有機ＥＬ表示装置の場合においては、有機発光層に供給され画像として視認される光量を制御する表示電流を供給する画素毎に設けられたトランジスタを画素ＴＦＴとして、アモルファスＴＦＴで形成すると良い。何れにしても、画像として視認される光量に直接寄与する表示電圧や表示電流をアモルファスＴＦＴにより供給することによりＴＦＴの特性のバラツキを容易に小さくでき、表示ムラを抑えることが可能となる。
【００５９】
実施の形態２．
実施の形態１及び変形例においては、駆動回路の配置される所望の領域、もしくは、ＴＦＴ単位としての所望の領域をレーザー照射により加熱溶融させ、結晶性シリコンを形成する場合を例にとって説明を行った。本発明は、そのような態様に限られず、一つのＴＦＴ内の領域として、例えば、一つの半導体層における一部の領域に対してのみ微結晶シリコンを形成させ、非晶質シリコンと微結晶シリコンが一つの半導体層内で混在したＴＦＴを実現することも可能である。本実施の形態２では、本発明を上記説明の様に一つのＴＦＴに対して適用した適用例について説明を行う。
【００６０】
図１１は、実施の形態２にかかるＴＦＴの構成を示した断面図である。図１１に示す様に、本実施の形態２におけるＴＦＴは逆スタガ構造のＴＦＴであり、透明絶縁性基板１上に形成されたゲート電極２３と、ゲート電極２３上を含む透明絶縁性基板１上に形成されたゲート絶縁膜３と、ゲート絶縁膜３と接して形成された非晶質部分である非晶質シリコン膜７１と結晶性部分である微結晶シリコン膜７２の二つの異なる領域を有する半導体膜７３と、半導体膜７３の上に形成され、非晶質シリコン膜４３と、二つに互いに分離して形成される不純物を含んだ非晶質シリコン膜５３とが積層されて構成される非晶質半導体層８３が形成されている。言い換えると、この不純物を含んだ非晶質シリコン膜５３は非晶質半導体層８３に不純物を含んだ不純物領域を形成している。また、半導体膜７３と非晶質半導体層８３は同一形状にパターニングされている。また、其々のＴＦＴには、この二つの非晶質シリコン膜５３により構成される不純物領域の存在する平面的な領域に凡そ対応して、図示されるソース領域７３ｓ及びドレイン領域７３ｄが形成される。更に、ソース領域７３ｓ及びドレイン領域７３ｄに挟まれる領域にはチャネル領域７３ｃが形成される。また、二つに互いに分離した不純物領域は、実施の形態１において説明したとおり、非晶質半導体層８３の一部に不純物を注入し形成しても良い。
【００６１】
更にソース領域７３ｓ及びドレイン領域７３ｄにおける不純物を含んだ非晶質シリコン膜５３上には、其々ソース電極６３ｓ及びドレイン電極６３ｄが形成される。ここで、不純物を含んだ非晶質シリコン膜５３は、ソース電極６３ｓ及びドレイン電極６３ｄ下で、其々と接して形成されており、ソース電極６３ｓ及びドレイン電極６３ｄ下以外の領域では分離されている。その結果、ソース電極６３ｓ及びドレイン電極６３ｄは不純物を含んだ非晶質シリコン膜５３を介して非晶質シリコン膜４３及び半導体膜７３と接続されており、不純物を含んだ非晶質シリコン膜５３はソース電極６３ｓ及びドレイン電極６３ｄとのコンタクト抵抗を下げる役割を担っている。また、非晶質シリコン膜４３は、チャネル領域７３ｃでは、ソース領域７３ｓ及びドレイン領域７３ｄにおける膜厚に対して同じ、もしくは薄くなっている。
【００６２】
また、半導体膜７３は、チャネル領域７３ｃ、即ちソース電極下の領域とドレイン電極下の領域間の少なくとも一部を含む領域では結晶性部分である微結晶シリコン膜７２より構成されることが好ましいが、本実施の形態２においては、更に、ソース領域７３ｓ及びドレイン領域７３ｄまで、即ちソース電極６３ｓ及びドレイン電極６３ｄの下部にまで微結晶シリコン膜７２は形成されている。従って、微結晶シリコン膜７２はソース領域７３ｓ及びドレイン領域７３ｄ間にまたがって形成されており、ソース領域７３ｓ及びドレイン領域７３ｄにおける半導体膜７３は微結晶シリコン膜７２により接続されている。また、半導体膜７３と非晶質半導体層８３は同一形状にパターニングされていることから、ソース電極６３ｓ及びドレイン電極６３ｄは、半導体膜７３及び非晶質半導体層８３のパターンの端面において、接して形成されている。特に、ソース電極６３ｓ及びドレイン電極６３ｄと半導体膜７３は半導体膜７３において非晶質部分である非晶質シリコン膜７１が形成される領域で接している。つまり、ソース電極６３ｓ及びドレイン電極６３ｄと接する端面を有する領域において、半導体膜７３は、非晶質部分よりなる非晶質シリコン膜７１となっている。
【００６３】
続いて、本実施の形態２のＴＦＴの製造方法について説明する。途中までは実施の形態１で形成したＴＦＴの製造方法と類似するため、簡単に説明する。まず、透明絶縁性基板１上にゲート電極２３をパターニング形成し、ゲート電極２３の上を含む透明絶縁性基板１上にゲート絶縁膜３、非晶質半導体膜である非晶質シリコン膜７、透光性絶縁膜８を順次連続成膜する。これらゲート電極材料、非晶質半導体膜、絶縁膜については、実施の形態１と同様の材料を用いることができる。続いて、図１２（ａ）に示す様に、非晶質シリコン膜７、透光性絶縁膜８上に開口を有したメタル膜９１をパターンニング形成し、開口により露出する領域における透光性絶縁膜８上及びメタル膜９１にレーザー照射を行う。ここでは、実施の形態１と開口を有したメタル膜９１のパターニング形状が異なるのみで、レーザー照射条件については、同様の条件を選択すると良い。その結果、図１２（ｂ）に示す様に、メタル膜９１の開口部分では、非晶質シリコン膜７より微結晶シリコン膜７２が形成され、メタル膜９１の直下の非晶質シリコン膜７にはレーザー光Ｌが吸収されないので非晶質シリコン膜７１となる。本実施の形態２では、図示しているチャネル領域７３ｃとなる領域（以後に形成されるソース電極６３ｓ及びドレイン電極６３ｄと不純物を含んだ非晶質シリコン膜５３の形成領域により決定される。）よりも開口を大きく形成することにより、ソース領域７３ｓとドレイン領域７３ｄとなる領域にまたがるように微結晶シリコン膜７２が形成される。
【００６４】
以後、実施の形態１と同様にメタル膜９１の除去と、透光性絶縁膜８の除去を順次行い、更に非晶質シリコン膜７１及び微結晶シリコン膜７２上に非晶質シリコン膜と不純物を含んだ非晶質シリコン膜を連続成膜する。続いて、フォトリソ工程及びエッチング工程によって非晶質シリコン膜７１及び微結晶シリコン膜７２の二つの異なる領域を有する半導体膜７３と非晶質シリコン膜４３と不純物を含んだ非晶質シリコン膜５３とが同時に所望の形状にパターニング形成されることにより、図１２（ｃ）に示す構成が得られる。更にソース電極６３ｓ及びドレイン電極６３ｄをパターニング形成した後、ソース電極６３ｓ及びドレイン電極６３ｄをマスクとして、ソース電極６３ｓ及びドレイン電極６３ｄ間において、不純物を含んだ非晶質シリコン膜５３の膜厚方向の全部と、非晶質シリコン膜４３の膜厚方向の一部をエッチングによって取り除く。その結果、非晶質シリコン膜４３と、二つに互いに分離して形成される不純物を含んだ非晶質シリコン膜５３が積層されて構成される非晶質半導体層８３が形成される。以上の工程により、図１１に示す本実施の形態２のＴＦＴが完成する。
【００６５】
以上説明の実施の形態２のＴＦＴによれば、半導体膜７３上に開口を有したメタル膜９１をパターンニング形成し、半導体膜７３におけるメタル膜９１の開口により露出する領域のみ微結晶シリコンを形成させることにより、非晶質シリコンと微結晶シリコンが一つの半導体層内で混在したＴＦＴが実現される。更に能動層となる半導体膜７３におけるチャネル領域７３ｃ、即ちソース電極下の領域とドレイン電極下の領域間の少なくとも一部を含む領域では結晶性部分である微結晶シリコン膜７２より構成され、その他の領域では非晶質部分よりなる非晶質シリコン膜７１より構成される。この様な構成とすることにより、ＴＦＴとしてオン電流の流れる経路の少なくとも一部において、非結晶シリコン膜よりも移動度が高い、或いは非結晶シリコン膜よりもオン抵抗の低い半導体層により電流を流すことができ、結果的には、能動層となる半導体膜７３が全て非結晶シリコン膜７１からなる一般的なアモルファスＴＦＴよりもオン特性の良いＴＦＴが得られる。更に、能動層となる半導体膜７３の全てが微結晶シリコン膜７２よりなる一般的な微結晶シリコンＴＦＴと比べ、ソース電極６３ｓ及びドレイン電極６３ｄが微結晶シリコン膜７２と接することなく形成されていることから、ソース電極６３ｓ及びドレイン電極６３ｄの側壁を介したリーク電流の流れ込みによるオフ電流の増加を引き起こすことが無い。特に本実施の形態２においては、半導体膜７３がソース電極６３ｓ及びドレイン電極６３ｄと接することを避けられない構造である半導体膜７３と非晶質半導体層８３を同一形状にパターニングした製造コストの低い構造であるにも関わらず、ソース電極６３ｓ及びドレイン電極６３ｄと接する端面を有する領域において、半導体膜７３を非晶質部分よりなる非晶質シリコン膜７１とすることにより、このソース電極６３ｓ及びドレイン電極６３ｄと微結晶シリコン膜７２とが接触しない構造を実現できる。その結果、オン特性の良いＴＦＴとオフ電流の低いＴＦＴの両立を低い製造コストで実現することができる。更に、本実施の形態２においては、微結晶シリコン膜７２はソース領域７３ｓ及びドレイン領域７３ｄ間にまたがって形成されていることから、ＴＦＴとしてオン電流の流れるソース領域７３ｓ及びドレイン領域７３ｄ間の半導体膜７３中の経路全てにおいて、微結晶シリコン膜７２とすることができることから、オン特性を最適化することができる。以上の様に得られた本実施の形態２のＴＦＴは様々な半導体装置や表示装置に適用することができ、高いオン特性と低いリーク電流が得られることから、これら装置における実施の形態１で説明を行った駆動用ＴＦＴと画素ＴＦＴの双方に共通して適用しても良い。その場合においては、実施の形態１および変形例と同様に駆動用ＴＦＴと画素ＴＦＴを近接して配置することも可能であり、表示ムラを抑える効果と部品の減量化、液晶表示装置の軽量化、液晶表示装置の狭額縁化、及び製造時における生産性向上の効果などを得ることができる。
【００６６】
なお、本実施の形態２における説明では、一つのＴＦＴ内の領域として、例えば、一つの半導体膜における一部の領域に対してのみ微結晶シリコンを形成させ、非晶質シリコンと微結晶シリコンが一つの半導体膜内で混在したＴＦＴを例にとって説明を行ったが、本発明の範囲はこれに限らない。例えば、非晶質半導体膜の結晶化工程において、レーザー照射エネルギーや照射時の雰囲気、基板温度など、照射条件を制御することにより、結晶粒を大きく形成しても良い。つまり、結晶化工程により形成される半導体膜は微結晶シリコンに限られず、多結晶シリコンでも構わない。結晶性半導体であれば上記説明の本実施の形態２と同様の効果を得ることができる。但し、微結晶半導体膜である方が、適正条件の範囲が広く製造が容易である点、得られた結晶性半導体膜を用いたＴＦＴの特性バラツキを小さくできる点などから微結晶半導体膜であることが好ましい。なお、半導体の種類については、シリコンを例に取って説明を行っているが、レーザーによって非晶質半導体から微結晶或いは結晶性半導体に変換可能であれば、他の半導体でも良いことは言うまでも無い。
【００６７】
以上の様に本発明の実施の形態及びその変形例について説明を行ったが、各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変形が含まれる。
【符号の説明】
【００６８】
１  透明絶縁性基板、１ａ  マザーアレイ基板、１ｂ  マザー対向基板、
１０  マザー液晶セル基板、１０ａ、１０ｂ、１０ｘ〜１０ｎ  液晶セル基板、
２１、２２、２３  ゲート電極、
３  ゲート絶縁膜、４１、４２、４３  非晶質シリコン膜、
５１、５２、５３  不純物を含んだ非晶質シリコン膜、
６１ｓ、６２ｓ、６３ｓ  ソース電極、６１ｄ、６２ｄ、６３ｄ  ドレイン電極、
７１  非晶質シリコン膜、７２  微結晶シリコン膜、７３  半導体膜
７１ｓ、７２ｓ、７３ｓ  ソース領域、７１ｃ、７２ｃ、７３ｃ  チャネル領域、
７１ｄ、７２ｄ、７３ｄ  ドレイン領域、８  絶縁膜、
８１、８２、８３  非晶質半導体層、９、９１  メタル膜、
１００  アレイ基板、１０１  表示部、１０２  額縁領域、
１０３  走査信号駆動回路、１０４  表示信号駆動回路、１０５  画素、
１０６  光センサ部、１０７、１０８  光センサ制御回路、１０９  画素ＴＦＴ、
１１０、１１１ａ、１１１ｂ、１１１ｃ  駆動用ＴＦＴ、１１２  蓄積容量、
１１３  ゲート配線、１１４  ソース配線、１１５  蓄積容量配線、
１１６  ロー配線、１１７  カラム配線、
１１８  ＩＣチップ、１１９  プリント基板、１２０  外部配線。
【図１】
0005564879.tif 000002
【図２】
0005564879.tif 000003
【図３】
0005564879.tif 000004
【図４】
0005564879.tif 000005
【図５】
0005564879.tif 000006
【図６】
0005564879.tif 000007
【図７】
0005564879.tif 000008
【図８】
0005564879.tif 000009
【図９】
0005564879.tif 000010
【図１０】
0005564879.tif 000011
【図１１】
0005564879.tif 000012
【図１２】
0005564879.tif 000013