(57)【特許請求の範囲】
【請求項１】
プローブ基板上に互いに離間した第１導電層及び第２導電層を形成するステップと、
第１導電層及び第２導電層の形成後のプローブ基板上に、第１導電層及び第２導電層よりも電気抵抗率の高い導電部材によって第１導電層及び第２導電層を接続する抵抗膜を形成するステップと、
上記抵抗膜の形成後のプローブ基板を加熱し、上記抵抗膜を一定温度でアニールするステップと、
上記抵抗膜のアニール処理後、電気めっきにより第１導電層上にプローブを形成するステップと、
上記プローブの形成後のプローブ基板を配線基板上に配設するステップとからなることを特徴とするプローブカードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブ基板及びプローブカードの製造方法に係り、さらに詳しくは、プローブが形成されたプローブ基板を配線基板上に搭載し、プローブ基板上の各プローブと配線基板上の配線とを電気的に接続させたプローブカードに関する。
【背景技術】
【０００２】
一般に、半導体装置を製造する場合、半導体ウエハ上に形成された各電子回路について、半導体ウエハのダイシング前に電気的特性の検査が行われる。この検査は、テスター装置を用いて、検査対象となる電子回路に電源及び検査信号を供給し、その応答信号を検出することによって行われる。このとき、半導体ウエハ上に形成された多数の微少電極と、テスター装置の多数の信号端子とを導通させるために、プローブカードが用いられる。
【０００３】
プローブカードは、半導体ウエハ上の微小電極に接触させるためのコンタクトプローブと、当該コンタクトプローブとテスター装置とを導通させるための配線基板からなる。また、配線基板上には、コンタクトプローブに加えて、抵抗素子、容量素子などの回路素子が設けられている。これらの回路素子は、検査精度を向上させ、あるいは、電子回路を保護するためのものであり、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ用のプローブカードの場合、１チップ当たり約２０個の抵抗素子及び約４個の容量素子が搭載されている。
【０００４】
ここで、最近のプローブカードには、配線基板上に２以上のプローブ基板が配設され、プローブ基板上に多数のコンタクトプローブがそれぞれ形成されているものがある。この種のプローブカードは、矩形からなる多数のプローブ基板を配線基板上で整列配置させたものであり、この種のプローブカードは、コンタクトプローブが形成されたプローブ基板を配線基板上に取り付けて構成されることから、プローブ基板を交換すれば、プローブカードをリペアすることができるという利点がある。
【０００５】
上述したプローブカードでは、回路素子を配置するための素子領域として、配線基板上に十分な領域を確保することが難しいという問題があった。特に、プローブ基板上の端子電極と配線基板上の端子電極とをワイヤボンディングによって導通させるプローブカードの場合、プローブ基板の周辺にワイヤボンディングのためのボンディング領域を設ける必要がある。このため、プローブ基板間に十分な素子領域を確保することが難しく、所望の回路素子を配置することができない場合があるという問題があった。
【０００６】
図９は、従来のプローブカードの構成を示した断面図である。図９（ａ）には、配線基板２００上にコンタクトプローブ１１が形成されたプローブカードが示されている。一方、図９（ｂ）には、配線基板２００上にプローブ基板３が固着され、当該プローブ基板３上にコンタクトプローブ１１が形成されたプローブカードが示されている。
【０００７】
図９（ａ）のプローブカードの場合、コンタクトプローブ１１が配線基板２００上に直接形成されているため、回路素子を配置することができる素子領域３００は、隣接するコンタクトプローブ１１に挟まれた領域となる。一方、図９（ｂ）のプローブカードの場合、プローブ基板３上のボンディング電極１２と、配線基板２００上のボンディング電極２１とが、導電性ワイヤ２２によって接続されている。このため、回路素子を配置するための素子領域３０２は、ボンディング領域３０１を除く領域となる。つまり、コンタクトプローブ１１の配置間隔が同じであれば、（ｂ）の素子領域３０２の面積は、（ａ）の素子領域３００の面積に比べ、ボンディング領域３０１に相当する面積だけ狭くなる。
【０００８】
コンタクトプローブ１１の配置は、コンタクトプローブ１１が当接する電極パッド２０２の半導体ウエハ２０１上における配置によって決まる。このため、検査に必要な回路素子の数が多い場合や、コンタクトプローブ１１の配置ピッチが狭い場合、ワイヤボンディングを利用したプローブカードでは、所望の数の回路素子を配線基板２００上に配置することができないという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情に鑑みてなされたものであり、プローブが形成されたプローブ基板を配線基板上に配設したプローブカードにおいて、多くの回路素子を配置することができるプローブ基板及びプローブカードの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明によるプローブカードの製造方法は、プローブ基板上に互いに離間した第１導電層及び第２導電層を形成するステップと、第１導電層及び第２導電層の形成後のプローブ基板上に、第１導電層及び第２導電層よりも電気抵抗率の高い導電部材によって第１導電層及び第２導電層を接続する抵抗膜を形成するステップと、上記抵抗膜の形成後のプローブ基板を加熱し、上記抵抗膜を一定温度でアニールするステップと、上記抵抗膜のアニール処理後、電気めっきにより第１導電層上にプローブを形成するステップと、上記プローブの形成後のプローブ基板を配線基板上に配設するステップとからなるように構成される。
【００１３】
この様な構成によれば、抵抗膜を熱処理した後に、プローブの一部又は全部が形成されるので、熱処理によってプローブが軟化することがない。
【発明の効果】
【００１４】
本発明によるプローブ基板及びプローブカードの製造方法は、プローブ基板上に互いに離間した第１導電層及び第２導電層が設けられ、これらの導電層上にそれぞれプローブ及び入出力端子が形成される。そして、入出力端子が、プローブ基板上の抵抗膜を介してプローブと導通するとともに、配線基板と導通する。
【００１５】
このため、プローブ基板及び配線基板が電気的に接続されるプローブカードにおいて、プローブカード上により多くの回路素子を配置することができる。また、隣接するプローブ基板間の間隔が狭い場合であっても、多くの回路素子をプローブカード上に配置することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態によるプローブカード１００の概略構成の一例を示した外観図である。
【図２】図１のプローブカード１００の一部について詳細構成を示した拡大図である。
【図３】図２のプローブカード１００の一部を更に拡大して示した拡大図である。
【図４】図３のプローブ基板３をＡ−Ａ切断線及びＢ−Ｂ切断線により切断した場合の切断面を示した断面図である。
【図５】図１のプローブカード１００の製造工程の一例を示した断面図である。
【図６】図１のプローブカード１００の製造工程の一例を示した断面図である（図５の続き）。
【図７】図３の抵抗膜１４の素子特性の一例を示した図である。
【図８】図３の抵抗膜１４として適用可能な抵抗材の一例を示した図である。
【図９】従来のプローブカードの構成を示した断面図である。
【発明を実施するための形態】
【００１７】
図１は、本発明の実施の形態によるプローブカード１００の概略構成の一例を示した外観図であり、図中の（ａ）に平面図、（ｂ）に側面図が示されている。プローブカード１００は、メイン基板１、サブ基板２及びプローブ基板３により構成される。サブ基板２上には、複数のプローブ基板３が整列配置され、各プローブ基板３上には、複数のコンタクトプローブ１１がそれぞれ形成されている。
【００１８】
このプローブカード１００は、図示しないプローブ装置によって、コンタクトプローブ１１の形成面を下方に向けた状態で水平に保持されるとともに、図示しないテスター装置の信号端子が、外部端子１０に接続される。そして、微小電極の形成面を上方に向けて水平に保持された半導体ウエハを下方から近づけ、コンタクトプローブ１１を半導体ウエハ上の微小電極に当接させることにより、半導体ウエハ上の電子回路をテスター装置と導通させることができる。
【００１９】
メイン基板１は、プローブ装置に着脱可能に取り付けられる配線基板であり、ここでは円形形状のプリント回路基板からなる。メイン基板１の下面の中央部にはサブ基板２が配設され、また、当該下面の周辺部には多数の外部端子１０が形成されている。外部端子１０は、メイン基板１、サブ基板２及びプローブ基板３上の各配線を介して、コンタクトプローブ１１と導通している。
【００２０】
サブ基板２は、メイン基板１上に配設された配線基板である。このサブ基板２は、配線ピッチの広いメイン基板１上の配線と、配線ピッチの狭いプローブ基板３上の配線とを導通させるための基板であり、このようなピッチ変換のための基板はＳＴ（Space Transformer）基板と呼ばれる。また、メイン基板１及びプローブ基板３間にサブ基板２を介在させることにより、メイン基板１に対するコンタクトプローブ１１の高さを調節することもできる。ここでは、サブ基板２が矩形形状からなり、その上面がメイン基板１の中央部に固着され、その下面には複数のプローブ基板３が固着されている。
【００２１】
プローブ基板３は、多数のコンタクトプローブ１１が形成された絶縁性基板であり、複数のプローブ基板３が、互いに離間した状態で、共通のサブ基板２上に整列配置されている。この例では、縦長の矩形形状からなるプローブ基板３が、２行３列のマトリクス状に配置されている。このような構成を採用することにより、一部のコンタクトプローブ１１が損傷した場合に、損傷したコンタクトプローブ１１を含むプローブ基板３を交換することにより、プローブカード１００をリペアすることができる。また、各プローブ基板３を同一の構成にすることによって、製造コストを低減することができる。一般に、半導体ウエハ上には、同一の構成からなる多数の電子回路が形成されている。このため、各プローブ基板３を半導体ウエハ上の１又は２以上の電子回路に対応づけて配置することにより、複数のプローブ基板３を同一の構成とし、製造コストを低減することができる。
【００２２】
各コンタクトプローブ１１は、半導体ウエハ上の微小電極に接触させる探針である。つまり、検査対象となる電子回路の電極パッドに対応づけて整列配置されている。なお、この実施形態では、コンタクトプローブ１１がカンチレバー（片持ち梁）型である場合について説明するが、本発明は、カンチレバー型以外のコンタクトプローブ１１を備えたプローブカードにも適用することができることは言うまでもない。
【００２３】
図２は、図１のプローブカード１００の一部について詳細構成を示した拡大図である。図中の（ａ）は、コンタクトプローブ１１の形成面を上方に向けた状態で水平方向から見たサブ基板２の一部を示した側面図であり、図中の（ｂ）は、コンタクトプローブ１１の形成面側から見たサブ基板２の一部を示した平面図である。
【００２４】
プローブ基板３は、例えば、接着シートを介して、サブ基板２に固着されている。また、プローブ基板３上には、コンタクトプローブ１１及びボンディング電極１２が形成されている。ボンディング電極１２は、対応するコンタクトプローブ１１と導通している入出力端子であり、複数のボンディング電極１２が、プローブ基板３の周辺部に形成され、導電性ワイヤ２２の一端がそれぞれ接続される。
【００２５】
サブ基板２上には、導電性ワイヤ２２の他端が接続される複数のボンディング電極２１が形成されている。ボンディング電極２１は、対応するメイン基板１の外部端子１０と導通する入出力端子であり、プローブ基板３の周縁部を挟んで、プローブ基板３上のボンディング電極１２と対向するように形成されている。導電性ワイヤ２２は、ボンディング装置を用いて、対応するボンディング電極１２，２１間に形成される金（Ａｇ）などの導電性材料からなる細線であり、その両端を除いて配線基板２及びプローブ基板３から離れ、中空を経由するように配置されている。
【００２６】
この図では、長方形からなるプローブ基板３が、その長辺を互いに対向させて、左右方向に配列され、複数のボンディング電極１２及び２１が、それぞれプローブ基板３の長辺に沿って配置されている。素子領域３０２は、検査対象とする電子回路を保護するための保護抵抗やコンデンサなどの部品が実装される領域であり、隣り合う２つのプローブ基板３間において、一方のプローブ基板３と導通するボンディング電極２１と、他方のプローブ基板３と導通するボンディング電極２１との間に形成されている。
【００２７】
導電性ワイヤ２２を用いて、プローブ基板３上のボンディング電極１２と、サブ基板２上のボンディング電極２１とを接続したプローブカード１００の場合、サブ基板２上にコンタクトプローブ１１を直接形成したコンタクトプローブに比べて、導電性ワイヤ２２を取り回さなければならない分だけ、素子領域３０２の左右方向の幅が狭くなる。そこで、本実施の形態によるプローブカード１００では、電子回路の検査に必要な抵抗素子をプローブ基板３上に形成している。
【００２８】
図３は、図２に示したプローブカード１００の一部を更に拡大して示した拡大図であり、プローブ基板３上に形成された抵抗膜１４が示されている。図中の（ａ）は、コンタクトプローブ１１の形成面を上方に向けた状態で水平方向から見たプローブ基板３の一部を示した側面図であり、図中の（ｂ）は、コンタクトプローブ１１の形成面側から見たプローブ基板３の一部を示した平面図である。
【００２９】
このコンタクトプローブ１１は、カンチレバー型のコンタクトプローブであり、検査対象物に接触させるコンタクト部１１１と、コンタクト部１１１を弾性的に支持するビーム部１１２と、プローブ基板３に固着されるベース部１１３とによって構成される。ビーム部１１２は、プローブ基板３と並行に延びる細長い形状からなる。また、ベース部１１３は、プローブ基板３上に形成されたプローブ電極１１５と、プローブ電極１１５上に形成されたベース脚部１１４からなる。プローブ電極１１５及びベース脚部１１４は、いずれも電気めっきにより形成され、プローブ電極１１５は、ボンディング電極１２と同時にプローブ基板３上に形成される導電膜であり、ベース脚部１１４は、プローブ電極１１５及び抵抗膜１４の形成後に形成される導電性の柱状体である。
【００３０】
抵抗膜１４は、コンタクトプローブ１１及びボンディング電極１２よりも電気抵抗率の高い導電部材からなる導電膜からなり、プローブ電極１１５及びボンディング電極１２を導通させる抵抗素子として機能する。この抵抗膜１４は、ビーム部１１２の延伸方向、すなわち、図３（ｂ）において左右方向に延びる細長い形状を有している。ここでは、抵抗膜１４の膜厚Ｌ１が、プローブ電極部１１５及びボンディング電極１２よりも薄く、また、抵抗膜１４の幅Ｌ２は、抵抗膜１４の長さＬ３よりも狭いものとする。
【００３１】
この様な抵抗膜１４は、プローブ電極部１１５とボンディング電極１２との間に必要に応じて設けられている。すなわち、抵抗素子を必要としないコンタクトプローブ１１については、抵抗膜１４が形成されず、プローブ電極１１５及びボンディング電極１２として機能する１つの配線パターン１６のみが形成される。
【００３２】
図４は、図３のプローブ基板３の切断面を示した断面図であり、図中の（ａ）は、Ａ−Ａ切断線により切断した場合の断面図であり、図中の（ｂ）は、Ｂ−Ｂ切断線により切断した場合の断面図である。これらの断面図は、いずれもコンタクトプローブ１１を含む断面図であるが、（ａ）では、抵抗膜１４が接続されたコンタクトプローブ１１の断面が示されているのに対し、（ｂ）では、抵抗膜１４に接続されていないコンタクトプローブ１１の断面が示されている点で異なっている。
【００３３】
図中の（ａ）に示した通り、抵抗膜１４が形成される場合、プローブ電極部１１５及びボンディング電極１２が、導電性金属からなる電気めっき用の下地膜１７，１８上にそれぞれ形成される。下地膜１７及び下地膜１８は、プローブ基板３上に同時に形成された導電層の一部であり、互いに分離された領域からなる。また、ボンディング電極１２及びプローブ電極部１１５も、同時に形成されためっき層の一部であり、互いに分離された領域からなる。つまり、下地膜１８及びプローブ電極部１１５と、下地膜１７及びボンディング電極１２とは、いずれもプローブ基板３上にアイランド状に形成され、互いに分離されている。
【００３４】
抵抗膜１４は、少なくとも、プローブ電極部１１５、ボンディング電極１２及び下地膜１７，１８よりも電気抵抗率の高い金属からなり、プローブ基板３上におけるプローブ電極部１１５及びボンディング電極１２間に形成されている。この抵抗膜１４は、プローブ電極部１１５及びボンディング電極１２を形成した後、下地膜１７，１８を分離するために余分な下地膜を除去することによって露出したプローブ基板３上に形成される。
【００３５】
一方、図中の（ｂ）に示した通り、抵抗膜１４が形成されない場合、１つの連続領域からなる配線パターン１６が形成され、プローブ電極部１１５及びボンディング電極１２として用いられる。この配線パターン１６は、導電性金属からなる電気めっき用の下地膜１９上に形成される。この下地膜１９は、配線パターン１６と同一の形状からなり、下地膜１７，１８のように分離されていない。
【００３６】
この様にして、１つのプローブ基板３上に、配線パターン１６に接続され、抵抗膜１４を介在させないコンタクトプローブ１１と、抵抗膜１４を介在させてボンディング電極１２に接続されるコンタクトプローブ１１とを混在させることができる。
【００３７】
図５及び図６は、図１のプローブカード１００の製造工程の一例を示した断面図である。図５（ａ）〜（ｆ）には、ボンディング電極１２、コンタクトプローブ１１のベース部１１３及び抵抗膜１４を形成する工程が示され、図６（ａ）〜（ｅ）には、コンタクトプローブ１１のビーム部１１２及びコンタクト部１１１を形成する工程が示されている。
【００３８】
図５（ａ）には、絶縁性材料からなるプローブ基板３上に導電性金属からなる電気めっき用の下地膜５１を形成する工程が示されている。このプローブ基板３は、例えば、アルミナ（酸化アルミニウム）からなる。下地膜５１は、例えば、金（Ａｕ）とクロム（Ｃｒ）の合金からなるシード層であり、スパッタリングにより成膜される。
【００３９】
図５（ｂ）には、図５（ａ）の下地膜５１の形成後のプローブ基板３上に導電性金属からなるめっき層５２を選択的に形成する工程が示されている。下地膜５１上にアイランド状のめっき層５２を形成することにより、ボンディング電極１２及びプローブ電極１１５がそれぞれ形成される。具体的には、下地膜５１上にフォトレジストを塗布することによりレジスト層を形成し、このレジスト層をパターニングした後に、めっき層５２が形成される。めっき層５２の形成後に、レジスト層は剥離剤を用いて除去される。めっき層５２は、例えば、金（Ａｕ）からなり、電気めっきにより形成される。
【００４０】
図５（ｃ）には、図５（ｂ）のめっき層５２の形成後のプローブ基板３上にめっき層５３を選択的に形成する工程が示されている。プローブ電極１１５上にめっき層５３を形成することにより、ベース脚部１１４が形成される。具体的には、プローブ基板３の全面にレジスト層を形成し、このレジスト層をパターニングした後に、めっき層５３が形成される。めっき層５３の形成後に、レジスト層は剥離剤を用いて除去される。めっき層５３は、導電性金属、例えば、ニッケル（Ｎｉ）とコバルト（Ｃｏ）の合金からなり、電気めっきにより形成される。
【００４１】
図５（ｄ）には、図５（ｃ）のめっき層５３の形成後のプローブ基板３から余分な下地膜５１を除去する工程が示されている。めっき層５２をマスクとして、余分な下地膜５１を除去することにより、互いに分離された下地膜１７及び１８が形成される。下地膜５１は、例えば、ドライエッチングにより除去される。その結果、プローブ電極部１１５及びベース脚部１１４が、下地膜１８上に形成され、ボンディング電極１２が、下地膜１７上に形成される。
【００４２】
図５（ｅ）には、図５（ｄ）の下地膜５１の除去後のプローブ基板３上に抵抗膜１４に相当する金属膜５４を形成する工程が示されている。金属膜５４は、下地膜５１及びめっき層５２，５３よりも電気抵抗率の高い金属からなり、例えば、スパッタリングにより成膜される。
【００４３】
図５（ｆ）には、図５（ｅ）の金属膜５４をパターニングして抵抗膜１４を形成する工程が示されている。金属膜５４の形成後のプローブ基板３に対し、フォトレジストを塗布することによりレジスト層を形成し、このレジスト層をパターニングした後、ドライエッチングにより金属膜５４を選択的に除去すれば、抵抗膜１４が形成される。抵抗膜１４の形成後、レジスト層は剥離剤を用いて除去される。
【００４４】
図６（ａ）には、図５（ｆ）の抵抗膜１４の形成後のプローブ基板３に対し、犠牲層７０を形成する工程が示されている。まず、犠牲層７０を形成する前に、抵抗膜１４の電気抵抗を安定させ、或いは、プロセス耐性を向上させるための熱処理が行われる。
【００４５】
一般に、抵抗膜を形成しただけでは、抵抗膜の電気抵抗率は一定値ではない。この電気抵抗率は熱処理温度に依存し、所定の温度状態でアニールすることによって所定の抵抗率に安定させることができる。すなわち、抵抗膜の形成直後では、電気抵抗率は極めて高い状態を示し、抵抗素子としての使用は考えられないが、所定の温度状態で所定時間放置することにより、材料によっては電気抵抗率が約４桁の減少を示し、安定した電気抵抗率の抵抗膜として使用できるようになる。
【００４６】
具体的には、抵抗膜１４が形成され、レジスト層が除去されたプローブ基板３を加熱し、所定の温度に一定時間だけ保持することにより、抵抗膜１４をアニールする熱処理が行われる。熱処理の温度及び時間は、抵抗膜１４の材料及び形状に応じて予め定められる。
【００４７】
この熱処理後、ビーム部１１２を形成するための犠牲層７０がプローブ基板３上に形成される。犠牲層７０は、導電性金属、例えば、銅（Ｃｕ）からなるめっき層であり、電気めっきにより形成される。犠牲層７０の形成後、めっき層５３が完全に露出するまで表面が研磨される。
【００４８】
図６（ｂ）には、図６（ａ）の犠牲層７０の形成後のプローブ基板３に対し、めっき層６１，６２，６３及び犠牲層７１，７２，７３を形成する工程が示されている。犠牲層７０の形成後、表面が研磨処理されたプローブ基板３に対し、レジスト層を形成してパターニングした後、めっき層６１が電気めっきにより形成される。めっき層６１の形成後、犠牲層７１が形成され、めっき層６１が完全に露出するまで表面が研磨される。その後、同様の処理手順を繰り返すことにより、めっき層６２，６３及び犠牲層７２，７３が形成される。
【００４９】
図６（ｃ）には、図６（ｂ）の犠牲層７３の形成後のプローブ基板３に対し、めっき層６４を形成する工程が示されている。めっき層６４は、レジスト層を形成してパターニングした後、電気めっきにより形成される。めっき層６４の形成後、表面を研磨してからレジスト層を除去すれば、ビーム部１１２が完成する。なお、めっき層６１〜６４は、ニッケル（Ｎｉ）とコバルト（Ｃｏ）の合金からなり、犠牲層７１〜７３は、銅（Ｃｕ）からなる。
【００５０】
図６（ｄ）には、図６（ｃ）のめっき層６４の形成後のプローブ基板３に対し、コンタクト部１１１を構成するめっき層６５，６６を形成する工程が示されている。めっき層６５，６６は、レジスト層を形成してパターニングし、めっき層を電気めっきにより形成して表面を研磨し、レジスト層を除去する処理手順を繰り返すことにより形成される。めっき層６５は、ニッケル（Ｎｉ）とコバルト（Ｃｏ）の合金からなり、めっき層６６は、めっき層６３よりも硬くて耐摩耗性が高い金属、例えば、ロジウム（Ｒｈ）からなる。
【００５１】
図６（ｅ）には、図６（ｄ）のめっき層６６の形成後のプローブ基板３から犠牲層７０〜７３を除去する工程が示されている。銅（Ｃｕ）を選択的に溶解させるエッチング液にプローブ基板３を浸潤して犠牲層７０〜７３を除去すれば、抵抗膜１４を介してボンディング電極１２に接続されたコンタクトプローブ１１がプローブ基板３上に完成する。この例では、抵抗膜１４の熱処理を予め行っているため、熱処理によってコンタクトプローブ１１が軟化することを抑制することができる。
【００５２】
図７は、図３のプローブ基板３上に形成される抵抗膜１４の素子特性の一例を示した図である。ＤＲＡＭのシェアピンを保護するための保護抵抗としては、２００〜３００Ω程度の抵抗値が要求される。そこで、抵抗膜１４のサイズとしては、プローブ電極部１１５及びボンディング電極１２を含む配線長を２００μｍ程度に抑える必要があることから、長さＬ３を１５０μｍ以下、好ましくは、１００μｍ程度とする。
【００５３】
また、幅Ｌ２は、コンタクトプローブ１１の配列間隔が５０μｍである場合、４０μｍ以下とし、パターニングの解像度やバラツキの影響を考慮すれば、１０μｍ以上であることが望ましい。また、膜厚Ｌ１は、バラツキの影響を考慮すれば、プロセス制御が容易な厚さである３０ｎｍ以上であることが望ましい。
【００５４】
図中には、長さＬ３＝１００μｍ、幅Ｌ２＝２０μｍの抵抗膜に対し、膜厚Ｌ１を３０ｎｍとした場合と、５０ｎｍとした場合について、１００〜３００μΩ・ｃｍの範囲で抵抗率を異ならせた際の抵抗値が示されている。
【００５５】
この図から、要求される抵抗値を得るためには、膜厚Ｌ１＝３０ｎｍの場合、抵抗率が１５０μΩ・ｃｍ以上、かつ、２００μΩ・ｃｍ以下である抵抗材が好ましいことがわかる。また、膜厚Ｌ１＝５０ｎｍの場合、抵抗率が２００μΩ・ｃｍ以上、かつ、３００μΩ・ｃｍ以下である抵抗材が好ましいことがわかる。
【００５６】
図８は、図３のプローブ基板３上に形成される抵抗膜１４として適用可能な抵抗材の一例を示した図である。抵抗膜１４として適用可能な抵抗材としては、半導体ウエハの高温試験時などにおいて抵抗値の変化が少なく、ジュール熱による温度上昇の影響を受け難いことから、抵抗温度係数が小さい方が好ましい。
【００５７】
その様な条件を満たす抵抗材としては、まず、ニクロムが考えられる。ニクロムの場合、膜厚Ｌ１＝３０ｎｍ、長さＬ３＝１００μｍで抵抗値が３００Ωとなるためには、幅Ｌ２を１２．２μｍとすれば良い。
【００５８】
さらに、ニッケル及びクロムを含む抵抗材について、素子特性を調査した結果、図中に示す７つの抵抗材が抽出された。すなわち、抵抗材として、ニッケル、クロム及びアルミニウム（Ａｌ）の合金と、ニッケル、クロム、アルミニウム及びイットリウム（Ｙ）を含む金属と、ニッケル、クロム、アルミニウム及びシリコン（Ｓｉ）を含む金属と、ニッケル、クロム、アルミニウム及びタンタル（Ｔａ）を含む金属であって含有率の異なる２つの金属と、ニッケル、クロム及びシリコンを含む金属と、ニッケル及びクロムの合金が抽出された。
【００５９】
これらの抵抗材のうち、ニッケル、クロム、アルミニウム及びタンタルを含む２つの金属は、成膜後に必要な熱処理温度が５３０℃と高いことから、抵抗膜１４としてプロセス上好ましくないと考えられる。また、ニッケル、クロム及びシリコンを含む金属と、ニッケル及びクロムの合金は、１５０℃に保持した状態における抵抗変化率が０．１％以上と高いことから、抵抗膜１４として好ましくないと考えられる。
【００６０】
これに対し、ニッケル、クロム及びアルミニウムの合金は、抵抗温度係数が小さく、熱処理温度も３００℃と低いことから、抵抗膜１４を構成する抵抗材として好適である。すなわち、ニッケル、クロム及びアルミニウムの合金からなる抵抗膜１４を形成し、３００℃以上の熱処理を行うことが望ましい。
【００６１】
本実施の形態によれば、コンタクトプローブ１１及びボンディング電極１２を電気的に接続する抵抗膜１４がプローブ基板３上に形成される。このため、サブ基板２上に形成すべき抵抗素子の数を減少させ、サブ基板２上に確保しなければならない素子領域３０２を小さくすることができる。従って、プローブ基板３をサブ基板２上に搭載したプローブカードにおいて、プローブ基板３上のボンディング電極１２と、サブ基板２上のボンディング電極２１とを導電性ワイヤ２２を介して導通させ、かつ、素子領域３０内に必要な回路素子を配置することが可能になる。
【００６２】
また、抵抗膜１４を熱処理した後に犠牲層７０が形成される。この犠牲層７０の存在によって、プローブ基板３に設けられた構造物に後の処理の影響を及ぼすことが無い。さらに、プローブ基板３から余分な下地膜５１を除去した後に抵抗膜１４が形成されるため、抵抗膜１４の形成後に下地膜５１を形成する場合に比べ、抵抗膜１４の抵抗値を安定させることができるとともに、プロセスを簡素化することができる。
【００６３】
なお、本実施の形態では、望ましい工程として、下地膜５１上にボンディング電極１２及びコンタクトプローブ１１の一部を形成した後、余分な下地膜５１を除去してから抵抗膜１４を形成する場合の例について説明したが、本発明はこのような工程により製造されるコンタクトプローブには限定されない。下地膜５１と、コンタクトプローブ１１やボンディング電極１２を構成するめっき層５２，５３と、抵抗膜１４とを形成する際の順序は他のものであってもよい。例えば、抵抗膜１４の形成後に、下地膜５１、めっき層５２，５３を形成してもよいし、あるいは、下地膜５１の形成後、抵抗膜１４を形成してからめっき層を形成するような構成であってもよい。
【００６４】
また、本実施の形態では、プローブ基板３上のボンディング電極１２とサブ基板２上のボンディング電極２１とを導電性ワイヤ２２を介して導通させる場合の例について説明したが、本発明はこのようにワイヤボンディングにより接続されるプローブカードには限定されない。例えば、抵抗膜１４を介してコンタクトプローブ１１と導通するプローブ基板３上の端子電極に対し、プローブ基板３を貫通する配線層を形成し、この配線層とサブ基板２上の端子電極とを接触させることにより、これらの端子電極を導通させるような構成であっても良い。
【００６５】
また、本実施の形態では、プローブ基板３上に形成された導電層にめっき工程によりプローブが形成される場合の例について説明したが、本発明はプローブをプローブ基板上に形成する方法をこれに限定するものではない。例えば、プローブをプローブ基板上に形成された導電層に半田付けするようなものも本発明には含まれる。
【符号の説明】
【００６６】
１    メイン基板
２    サブ基板
３    プローブ基板
１０  外部端子
１１  コンタクトプローブ
１１１  コンタクト部
１１２  ビーム部
１１３  ベース部
１１４  ベース脚部
１１５  プローブ電極
１２  ボンディング電極
１４  抵抗膜
１６  配線パターン
１７〜１９  下地膜
２１  ボンディング電極
２２  導電性ワイヤ
５１，５４  金属膜（スパッタリングによるもの）
５２，５３，６１〜６６  めっき層
７０〜７３  犠牲層
１００  プローブカード
【図１】
0005426494.tif 000002
【図２】
0005426494.tif 000003
【図３】
0005426494.tif 000004
【図４】
0005426494.tif 000005
【図５】
0005426494.tif 000006
【図６】
0005426494.tif 000007
【図７】
0005426494.tif 000008
【図８】
0005426494.tif 000009
【図９】
0005426494.tif 000010