(57)【特許請求の範囲】
【請求項１】
受信した光パケット信号を分岐する分岐部と、
分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、
分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて前記光スイッチ部を制御する光スイッチ制御部と、
を備える光パケットスイッチ装置であって、
前記光スイッチ制御部は、
前記他方の光パケット信号を電気のデータ信号に変換する光電変換部と、
前記データ信号からクロック信号を抽出するクロック抽出部と、
前記データ信号をパラレルデータ信号に変換するシリアル／パラレル変換部と、
前記クロック信号を分周して分周クロック信号を生成する分周部と、
前記パラレルデータ信号の中からフレーム同期パターンを検出すると共に、前記パラレルデータ信号の先頭ビットに対して何ビットずれた位置にフレーム同期パターンが格納されているかを示す遅延ビット数を検出する同期パターン検出部と、
前記パラレルデータ信号に含まれるヘッダを解析して、前記光パケット信号の光パケット長および方路情報を検出するヘッダ解析部と、
前記ヘッダ解析部で検出された光パケット長および方路情報と、前記同期パターン検出部で検出された遅延ビット数情報とに基づいて、競合する光パケット信号の通過／破棄を判定する出力競合判定部と、
を備えることを特徴とする光パケットスイッチ装置。
【請求項２】
前記光スイッチ制御部は、
ローカルクロック信号を発振するローカル発振器と、
前記分周クロック信号に同期した前記パラレルデータ信号を前記ローカルクロック信号に乗せ換えるクロック乗換部と、
前記分周クロック信号と前記ローカルクロック信号の位相差を検出する位相差検出部と、
をさらに備え、
前記出力競合判定部は、前記光パケット長および前記方路情報と、前記遅延ビット数に相当する遅延量に前記位相差検出部で検出された位相差に相当する遅延量を加えた合計遅延量とに基づいて、競合する光パケット信号の通過／破棄を判定することを特徴とする請求項１に記載の光パケットスイッチ装置。
【請求項３】
前記位相差検出部は、前記ローカルクロック信号を前記クロック信号でシリアル／パラレル変換したパラレル信号を参照して前記位相差を検出することを特徴とする請求項２に記載の光パケットスイッチ装置。
【請求項４】
受信した光パケット信号を分岐する分岐部と、
分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、
分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて前記光スイッチ部を制御する光スイッチ制御部と、
を備える光パケットスイッチ装置であって、
前記光スイッチ制御部は、
前記他方の光パケット信号を電気のデータ信号に変換する光電変換部と、
前記データ信号からクロック信号を抽出するクロック抽出部と、
前記データ信号をパラレルデータ信号に変換するシリアル／パラレル変換部と、
前記クロック信号を分周して分周クロック信号を生成する分周部と、
ローカルクロック信号を発振するローカル発振器と、
前記分周クロック信号に同期した前記パラレルデータ信号を前記ローカルクロック信号に乗せ換えるクロック乗換部と、
前記分周クロック信号と前記ローカルクロック信号の位相差を検出する位相差検出部と、
前記パラレルデータ信号に含まれるヘッダを解析して、前記光パケット信号の光パケット長および方路情報を検出するヘッダ解析部と、
前記ヘッダ解析部で検出された光パケット長および方路情報と、前記位相差検出部で検出された位相差とに基づいて、競合する光パケット信号の通過／破棄を判定する出力競合判定部と、
を備えることを特徴とする光パケットスイッチ装置。
【請求項５】
前記位相差検出部は、前記ローカルクロック信号を前記クロック信号でシリアル／パラレル変換したパラレル信号を参照して前記位相差を検出することを特徴とする請求項４に記載の光パケットスイッチ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光パケット信号に付与された方路情報に従って光スイッチを切り替えることにより、光パケット単位でのパケット交換を可能とする光パケットスイッチ装置に関する。
【背景技術】
【０００２】
波長分割多重（ＷＤＭ：Wavelength Division Multiplexing）を用いた光伝送システムにおいて、波長選択スイッチ（ＷＳＳ：wavelength selective switch）等を用いることで、波長単位のパス切替を行う技術が実用化されている。その次の技術として、切替を行う単位を例えばＩＰパケット（１０ＧＥｔｈｅｒ（10 Gigabit Ethernet（登録商標））信号等）一つ一つという細かい単位とし、各々を光パケットという形式に変換して、超高速の光パケットスイッチ装置で方路切り替えを行う光パケット交換方式が検討されている。光パケット交換方式は、伝送路の帯域利用効率を飛躍的に高める可能性があり、将来の技術として有望視されている。従来、光パケット交換方式において用いられる光パケットスイッチ装置として、例えば特許文献１、２に開示されたものが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３５４６１２号公報
【特許文献２】特開２００８−３０６５５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光パケットスイッチ装置においては、受信した光パケット信号の最初のビットが通過するときに光スイッチをオン状態とし、最後のビットが通過するときに光スイッチをオフ状態することができれば、光パケット間の間隔（以下、ガードタイムとも称する）を短くすることができ、伝送路の帯域利用効率を高めることができる。
【０００５】
しかしながら、受信した光パケット信号と、光パケットスイッチ装置の制御回路の動作クロックとは非同期であるため、実際には上記のようなスイッチ制御を行うことは難しく、実際の光パケット信号の通過時間よりも長く光スイッチをオン状態にしている。光スイッチのオン状態を継続する時間が長くなると、その分ガードタイムを長く取らなければならなくなるので、伝送路の帯域利用効率が低下する。
【０００６】
また、光パケットスイッチ装置においては、例えば２つの入力ポートにほぼ同じタイミングで入力された２つの光パケット信号が同じ出力ポートを方路としている場合、先に入力された光パケット信号を通過させ、後に入力された光パケット信号を破棄する判定が行われる。このような判定を「出力競合判定」と呼ぶ。この出力競合判定は、通常、電気の光スイッチ制御信号に時間的な重なりが生じているか否かを判定することにより行われている。しかしながら、上記のように光スイッチオン時間が長く取られている場合、実際の光パケット信号同士は時間的に重なっていないにも拘わらず、光スイッチ制御信号に時間的な重なりが生じているために、光パケット信号が破棄されるという状況が発生しうる。これは、パケットロス率の低下につながり、ひいては伝送路の帯域利用効率の低下につながる。
【０００７】
本発明はこうした状況に鑑みてなされたものであり、その目的は、伝送路の帯域利用効率を向上できる光パケットスイッチ装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある態様の光パケットスイッチ装置は、受信した光パケット信号を分岐する分岐部と、分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて光スイッチ部を制御する光スイッチ制御部とを備える光パケットスイッチ装置である。光スイッチ制御部は、他方の光パケット信号を電気のデータ信号に変換する光電変換部と、データ信号からクロック信号を抽出するクロック抽出部と、データ信号をパラレルデータ信号に変換するシリアル／パラレル変換部と、クロック信号を分周して分周クロック信号を生成する分周部と、パラレルデータ信号の中からフレーム同期パターンを検出すると共に、パラレルデータ信号の先頭ビットに対して何ビットずれた位置にフレーム同期パターンが格納されているかを示す遅延ビット数を検出する同期パターン検出部と、パラレルデータ信号に含まれるヘッダを解析して、光パケット信号の光パケット長および方路情報を検出するヘッダ解析部と、ヘッダ解析部で検出された光パケット長および方路情報と、同期パターン検出部で検出された遅延ビット数情報とに基づいて、競合する光パケット信号の通過／破棄を判定する出力競合判定部とを備える。
【０００９】
光スイッチ制御部は、ローカルクロック信号を発振するローカル発振器と、分周クロック信号に同期したパラレルデータ信号をローカルクロック信号に乗せ換えるクロック乗換部と、分周クロック信号とローカルクロック信号の位相差を検出する位相差検出部とをさらに備えてもよい。出力競合判定部は、光パケット長および方路情報と、遅延ビット数に相当する遅延量に位相差検出部で検出された位相差に相当する遅延量を加えた合計遅延量とに基づいて、競合する光パケット信号の通過／破棄を判定してもよい。
【００１０】
位相差検出部は、ローカルクロック信号をクロック信号でシリアル／パラレル変換したパラレル信号を参照して位相差を検出してもよい。
【００１１】
本発明の別の態様もまた、光パケットスイッチ装置である。この装置は、受信した光パケット信号を分岐する分岐部と、分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて光スイッチ部を制御する光スイッチ制御部とを備える光パケットスイッチ装置である。光スイッチ制御部は、他方の光パケット信号を電気のデータ信号に変換する光電変換部と、データ信号からクロック信号を抽出するクロック抽出部と、データ信号をパラレルデータ信号に変換するシリアル／パラレル変換部と、クロック信号を分周して分周クロック信号を生成する分周部と、ローカルクロック信号を発振するローカル発振器と、分周クロック信号に同期したパラレルデータ信号をローカルクロック信号に乗せ換えるクロック乗換部と、分周クロック信号とローカルクロック信号の位相差を検出する位相差検出部と、パラレルデータ信号に含まれるヘッダを解析して、光パケット信号の光パケット長および方路情報を検出するヘッダ解析部と、ヘッダ解析部で検出された光パケット長および方路情報と、位相差検出部で検出された位相差とに基づいて、競合する光パケット信号の通過／破棄を判定する出力競合判定部とを備える。
【００１２】
なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システム、プログラム、プログラムを格納した記録媒体などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１３】
本発明によれば、伝送路の帯域利用効率を向上できる光パケットスイッチ装置を提供できる。
【図面の簡単な説明】
【００１４】
【図１】比較例に係る光パケットスイッチ装置を説明するための図である。
【図２】光パケット信号の構成を示す図である。
【図３】光パケットスイッチ装置の動作タイムチャートを示す図である。
【図４】図４（ａ）（ｂ）は、フレーム同期検出タイミングのばらつきを説明するための図である。
【図５】図５（ａ）（ｂ）は、クロック乗せ換えタイミングのばらつきを説明するための図である。
【図６】光パケット信号の通過／破棄判定を説明するための図である。
【図７】本発明の実施形態に係る光パケットスイッチ装置を説明するための図である。
【図８】図８（ａ）〜（ｇ）は、フレーム同期パターンの検出処理とパラレルデータ信号の並び換え処理を説明するための図である。
【図９】位相差検出部の動作について説明するための図である。
【図１０】本実施形態に係る光パケットスイッチ装置の動作を説明するための図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しつつ、本発明の実施形態に係る光パケットスイッチ装置について説明する。本実施形態に係る光パケットスイッチ装置は、光パケット単位での方路切り替えを可能とする装置である。光パケット単位での方路切り替えを行うことにより、伝送路の帯域利用効率を向上することができる。まず、本実施形態に係る光パケットスイッチ装置について説明する前に、本発明者が従来検討してきた光パケットスイッチ装置を比較例として説明する。
【００１６】
図１は、比較例に係る光パケットスイッチ装置１１０を説明するための図である。光パケットスイッチ装置１１０は、２入力×２出力のスイッチ装置である。図１に示すように、光パケットスイッチ装置１１０は、第１光カプラ１１１と、第２光カプラ１１２と、光スイッチ制御部１１３と、第１光遅延線１１４と、第２光遅延線１１５と、光スイッチ部１１６と、第１入力部１１７と、第２入力部１１８と、第１出力部１３６と、第２出力部１３７とを備える。
【００１７】
光伝送路を経由して第１入力部１１７に入力された光パケット信号は、第１光カプラ１１１で２つに分岐される。分岐された一方の光パケット信号は、光スイッチ制御部１１３に入力され、他方の光パケット信号は、第１光遅延線１１４を介して光スイッチ部１１６に入力される。また、別の光伝送路を経由して第２入力部１１８に入力された光パケット信号は、第２光カプラ１１２で２つに分岐される。分岐された一方の光パケット信号は、光スイッチ制御部１１３に入力され、他方の光パケット信号は、第２光遅延線１１５を介して光スイッチ部１１６に入力される。
【００１８】
図２は、光パケット信号の構成を示す。光パケット信号は、図２に示すように、プリアンブルと、フレーム同期パターンと、ヘッダと、データ領域とを有する。プリアンブルは、光パケット信号を受信する光受信器の安定化に使用される。フレーム同期パターンは、プリアンブルの後ろに配置され、その後からフレームが開始されることを示すものであり、フレーム同期の確立に用いられる。フレーム同期パターンは、フレーム開始デリミタ（ＳＦＤ：Start of Flame Delimiter）とも呼ばれる。ヘッダは、少なくともその光パケット信号の光パケット長情報と、方路情報とを含む。光パケット信号は、例えば１０ＧＥｔｈｅｒ等の光パケット信号であってよい。
【００１９】
光パケット交換方式においては、図２に示すように、隣接する光パケット信号間にガードタイムと呼ばれる無信号区間が設けられる。ガードタイムが短いほど伝送路の帯域利用効率が高まるので、光パケット交換方式においては、このガードタイムをどこまで短くすることが出来るかが性能指標として重要である。
【００２０】
図１に戻り、光スイッチ制御部１１３は、光パケット信号から方路情報を抽出し、該方路情報に応じて光スイッチ部１１６に対して制御信号を出力する。図１に示すように、光スイッチ制御部１１３は、第１光電変換部１１９と、第２光電変換部１２０と、第１ＣＤＲ（Clock Data Recovery）部１２１と、第２ＣＤＲ部１２２と、第１シリアル／パラレル変換部１２３と、第２シリアル／パラレル変換部１２４と、第１分周部１２５と、第２分周部１２６と、第１同期パターン検出部１２７と、第２同期パターン検出部１２８と、第１可変シフトレジスタ１２９と、第２可変シフトレジスタ１３０と、クロック乗換部１３１と、ローカル発振器１３５と、第１ヘッダ解析部１３２と、第２ヘッダ解析部１３３と、出力競合判定部１３４とを備える。
【００２１】
第１光電変換部１１９は、第１光カプラ１１１から受信した光パケット信号を電気信号に変換する。また、第２光電変換部１２０は、第２光カプラ１１２から受信した光パケット信号を電気信号に変換する。
【００２２】
第１ＣＤＲ部１２１は、第１光電変換部１１９から電気信号を受信し、データ信号ＤＴ１とクロック信号ＣＬＫ１−１とに分離する。第２ＣＤＲ部１２２は、第２光電変換部１２０から電気信号を受信し、データ信号ＤＴ２とクロック信号ＣＬＫ１−２とに分離する。
【００２３】
第１シリアル／パラレル変換部１２３は、データ信号ＤＴ１をシリアル／パラレル変換し、パラレルデータ信号ＤＴＳ１−１を出力する。第２シリアル／パラレル変換部１２４は、データ信号ＤＴ２をシリアル／パラレル変換し、パラレルデータ信号ＤＴＳ１−２を出力する。また、第１分周部１２５は、クロック信号ＣＬＫ１−１を分周し、分周クロック信号ＣＬＫ２−１を出力する。第２分周部１２６は、クロック信号ＣＬＫ１−２を分周し、分周クロック信号ＣＬＫ２−２を出力する。
【００２４】
本比較例では、第１シリアル／パラレル変換部１２３および第２シリアル／パラレル変換部１２４は、１：１６のシリアル／パラレル変換を行う。また、第１分周部１２５および第２分周部１２６は、入力されたクロック信号を１６分周する。例えば、入力されるデータ信号が１０Ｇｂｐｓ、クロック信号が１０ＧＨｚの場合、６２５Ｍｂｐｓ×１６本のパラレルデータ信号と、６２５ＭＨｚの分周クロック信号が出力される。
【００２５】
パラレルデータ信号ＤＴＳ１−１と分周クロック信号ＣＬＫ２−１は、第１同期パターン検出部１２７に入力される。第１同期パターン検出部１２７は、パラレルデータ信号ＤＴＳ１−１の中から所定のフレーム同期パターンを検出した場合、同期パルスを出力する。また、第１同期パターン検出部１２７は、遅延ビット数を検出し、第１可変シフトレジスタ１２９に出力する。「遅延ビット数」とは、パラレルデータ信号の先頭ビットに対して何ビットずれた位置にフレーム同期パターンが格納されているかを示す情報である。
【００２６】
パラレルデータ信号ＤＴＳ１−２と分周クロック信号ＣＬＫ２−２は、第２同期パターン検出部１２８に入力される。第２同期パターン検出部１２８は、パラレルデータ信号ＤＴＳ１−２の中から所定のフレーム同期パターンを検出した場合、同期パルスを出力する。また、第２同期パターン検出部１２８は、遅延ビット数を検出し、第２可変シフトレジスタ１３０に出力する。
【００２７】
第１可変シフトレジスタ１２９には、パラレルデータ信号ＤＴＳ１−１、分周クロック信号ＣＬＫ２−１、遅延ビット数情報、および同期パルスが入力される。第１可変シフトレジスタ１２９は、遅延ビット数情報を参照して、ヘッダの先頭ビットがパラレルデータの先頭ビットになるようにパラレルデータ信号ＤＴＳ１−１の並び換えを行う。
【００２８】
第２可変シフトレジスタ１３０には、パラレルデータ信号ＤＴＳ１−２、分周クロック信号ＣＬＫ２−２、遅延ビット数情報、および同期パルスが入力される。第２可変シフトレジスタ１３０は、遅延ビット数情報を参照して、ヘッダの先頭ビットがパラレルデータの先頭ビットになるようにパラレルデータ信号ＤＴＳ１−２の並び換えを行う。
【００２９】
第１可変シフトレジスタ１２９によって並び換えられたパラレルデータ信号ＤＴＳ２−１と、第２可変シフトレジスタ１３０によって並び換えられたパラレルデータ信号ＤＴＳ２−２は、クロック乗換部１３１に入力される。また、クロック乗換部１３１には、ローカル発振器１３５から出力されたローカルクロック信号ＣＬＫ３も入力される。ローカルクロック信号ＣＬＫ３は、分周クロック信号と同じ周波数のクロック信号である。
【００３０】
クロック乗換部１３１は、分周クロック信号ＣＬＫ２−１に同期したパラレルデータ信号ＤＴＳ２−１を、ローカルクロック信号ＣＬＫ３に乗せ換える。クロック乗せ換え後のパラレルデータ信号ＤＴＳ２−１をパラレルデータ信号ＤＴＳ３−１と呼ぶ。また、クロック乗換部１３１は、分周クロック信号ＣＬＫ２−２に同期したパラレルデータ信号ＤＴＳ２−２を、ローカルクロック信号ＣＬＫ３に乗せ換える。クロック乗せ換え後のパラレルデータ信号ＤＴＳ２−２をパラレルデータ信号ＤＴＳ３−２と呼ぶ。クロック乗換部１３１は、例えばＦＩＦＯ（First-In First-Out）回路等を用いて構成できる。
【００３１】
パラレルデータ信号ＤＴＳ３−１は、第１ヘッダ解析部１３２に入力される。第１ヘッダ解析部１３２は、ローカルクロック信号ＣＬＫ３を動作クロックとしてパラレルデータ信号ＤＴＳ３−１のヘッダを解析し、パケット長と方路情報を抽出する。また、パラレルデータ信号ＤＴＳ３−２は、第２ヘッダ解析部１３３に入力される。第２ヘッダ解析部１３３は、ローカルクロック信号ＣＬＫ３を動作クロックとしてパラレルデータ信号ＤＴＳ３−２のヘッダを解析し、パケット長と方路情報を抽出する。
【００３２】
出力競合判定部１３４は、ローカルクロック信号ＣＬＫ３を動作クロックとして動作する。出力競合判定部１３４は、第１ヘッダ解析部１３２および第２ヘッダ解析部１３３でのヘッダ解析結果に基づいて、光スイッチ制御信号を生成する。そして、生成した光スイッチ制御信号が時間的に重なっているか否か判定することで、光パケット信号の通過／破棄を判定する。そして、通過と判定した光パケット信号の方路を切り替えるべく、光スイッチ制御信号を光スイッチ部１１６に出力する。
【００３３】
例えば、第１入力部１１７と第２入力部１１８にそれぞれほぼ同じタイミングで光パケット信号が入力され、それら２つの光パケット信号の出力先が第１出力部１３６である場合を考える。この場合、出力競合判定部１３４は、２つの光パケット信号に対して光スイッチ制御信号を生成し、それらが時間的に重なっているか否かを判定する。光スイッチ制御信号が時間的に重なっている場合、先に到着した光パケット信号を通過させ、後の光パケット信号を破棄する判定を行う。
【００３４】
上述したように、第１光カプラ１１１で分岐された他方の光パケット信号は、第１光遅延線１１４を通った後、光スイッチ部１１６の第１入力ポート１１６ａに入力される。また、第２光カプラ１１２で分岐された他方の光パケット信号は、第２光遅延線１１５を通った後、光スイッチ部１１６の第２入力ポート１１６ｂに入力される。第１光遅延線１１４、第２光遅延線１１５は、光スイッチ制御部１１３が光スイッチ制御信号を生成するのに要する時間だけ、光パケット信号を遅延させる。第１光遅延線１１４、第２光遅延線１１５を設けることにより、光パケット信号が光スイッチ部１１６に到着するタイミング合わせて、光スイッチ部１１６のオン／オフを制御できる。光遅延線の遅延時間は、光ファイバ長を変えることにより調整できる。
【００３５】
光スイッチ部１１６は、出力競合判定部１３４からの光スイッチ制御信号によりオン／オフを制御され、入力された光パケット信号の方路を切り替えて出力する。図１に示すように、光スイッチ部１１６は、第３〜第６光カプラ１３８〜１４１と、第１〜第４光ゲートスイッチ１４２〜１４５とを備える。光ゲートスイッチとしては、例えば半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）を用いることができる。
【００３６】
光スイッチ部１１６は、２×２の光スイッチである。光スイッチ部１１６の第１入力ポート１１６ａは第１光遅延線１１４に接続され、第２入力ポート１１６ｂは第４光カプラ１３９に接続されている。また、光スイッチ部１１６の第１出力ポート１１６ｃは第１出力部１３６に接続され、第２出力ポート１１６ｄは第２出力部１３７に接続されている。
【００３７】
図１に示すように、第３光カプラ１３８は第１入力ポート１１６ａに接続され、第４光カプラ１３９は第２入力ポート１１６ｂに接続され、第５光カプラ１４０は第１出力ポート１１６ｃに接続され、第６光カプラ１４１は第２出力ポート１１６ｄに接続されている。また、第３光カプラ１３８と第５光カプラ１４０との間には第１光ゲートスイッチ１４２が設けられ、第３光カプラ１３８と第６光カプラ１４１との間には第２光ゲートスイッチ１４３が設けられ、第４光カプラ１３９と第５光カプラ１４０との間には第３光ゲートスイッチ１４４が設けられ、第４光カプラ１３９と第６光カプラ１４１との間には第４光ゲートスイッチ１４５が設けられている。各光ゲートスイッチには、出力競合判定部１３４から光スイッチ制御信号が入力される。
【００３８】
例えば、第１入力ポート１１６ａに入力した光パケット信号を第２出力ポート１１６ｄに出力する場合、第１光ゲートスイッチ１４２がオフ状態（閉状態）とされ、第２光ゲートスイッチ１４３がオン状態（開状態）とされる。これにより、光パケット信号は、第２光ゲートスイッチ１４３のみ通過し、第２出力ポート１１６ｄから出力される。
【００３９】
図３は、光パケットスイッチ装置の動作タイムチャートを示す。図３は、光パケット信号、光スイッチの動作、および光スイッチ制御信号のタイムチャートである。光スイッチは光パケット信号の入力がないときはオフ状態とされているが、光パケット信号が光スイッチに到着するタイミングに合わせてオン状態とされる。ここで、図３に示すように、光スイッチは、実際の光パケット長よりも長くオン状態とされる。これは、後述するように、受信した光パケット信号と光スイッチ制御部１１３内部の動作クロック信号との位相関係によって、光スイッチ制御信号が出力されるタイミングにばらつきが生じるためである。ここでは、光スイッチがオン状態とされている時間から光パケット長を引いた、余分に光スイッチをオン状態にしておく時間を「タイミングマージンＴｍ」と呼ぶ。
【００４０】
光スイッチのオン/オフの遷移時間は、光パケット信号から抽出されたクロック信号に比べて遅い。また、１つの光パケット信号は１００ビット〜数１０万ビットで構成されるため、光スイッチのオン状態を継続する時間も同じだけ長くなる。これらの理由により、光スイッチの動作周波数は、光パケット信号から抽出されたクロック信号よりも低速になる。従って、光パケット信号から抽出されたクロック信号よりも低速な分周クロック信号を動作クロックとして光スイッチを制御することが回路規模および消費電力低減の観点から好ましい。
【００４１】
ここで、光パケット信号は、抽出されたクロック信号の速度で変化点を持つのに対し、光スイッチ制御信号は分周クロック信号相当の低速クロックの速度で変化点を持つ。光スイッチの切替は、受信した光パケットの最初のビットが通過するときに光スイッチをオン状態とし、最後のビットが通過するときに光スイッチをオフ状態とすることができれば、最もそのスイッチのリソースを有効活用できることになるが、変化点の数が減って光スイッチの動作として設定できる時間の分解能が粗くなっているため、実際の光パケットの存在時間よりも長く光スイッチをオンさせ続ける必要が発生し、その分ガードタイムを長く取らなければならない。
【００４２】
図４（ａ）（ｂ）は、フレーム同期検出タイミングのばらつきを説明するための図である。図４（ａ）は、光パケット信号と分周クロック信号の位相関係の一例を示し、図４（ｂ）は、光パケット信号と分周クロック信号の位相関係の別の一例を示す。
【００４３】
上述したように、第１同期パターン検出部１２７および第２同期パターン検出部１２８は、パラレルデータ信号の中から所定のフレーム同期パターンを検出することで、光パケット信号のフレーム同期を確立する。ここで、光パケット信号と分周クロック信号の位相関係は不定であるため、シリアルデータ信号をシリアル／パラレル変換した際に、パラレルデータ信号に含まれるフレーム同期パターンがどのような並びになるかは不確定である。すなわち、図４（ａ）のようにパラレルデータ信号のフレーム同期パターンが同一位相に並ぶケースと、図４（ｂ）のようにパラレルデータ信号のフレーム同期パターンが分周クロック信号の２クロックに跨って並ぶケースが発生する。第１同期パターン検出部１２７および第２同期パターン検出部１２８では、全てのフレーム同期パターンが検出されたときにフレーム同期パルスが出力されるので、図４（ａ）のケースと図４（ｂ）のケースとでは、フレーム同期が検出されるタイミングが分周クロック信号の１クロック分ばらつくことになる。このようなフレーム同期が検出されるタイミングのばらつきは、光スイッチ制御信号の出力タイミングのばらつきの要因となる。
【００４４】
図５（ａ）（ｂ）は、クロック乗せ換えタイミングのばらつきを説明するための図である。光パケットスイッチ装置には多数の光パケット生成局から光パケット信号が届くため、光パケット信号同士のクロックは非同期となる。さらに、同じ光パケット生成局から発せられた光パケット信号であったとしても、光パケットスイッチ装置に届くまでに経たルートが異なれば、光ファイバ伝送遅延時間も異なり、位相差が発生する。従って、全ての光パケット信号は非同期と考える必要がある。１つの出力ポートに向けた光パケット信号が２つの入力ポートに同時に届いた場合は、いずれか一方を通過させ、他方を破棄する調停処理が必要となる。ここで、調停される対象の光パケット信号は相互に非同期であることから、電気制御回路において調停処理を行うためには２つの光パケット信号を同一のローカルクロック信号に乗せ換える必要がある。
【００４５】
また、光パケット信号から抽出したクロック信号は、光パケット受信中は安定した周期とデューティ比となるが、光パケットを受信していないときにはクロック抽出ができないため、周期とデューティ比が不安定となる。電気回路としては安定したクロックでなければＳＥＴＵＰ／ＨＯＬＤ特性を保証できないため、ローカル発振器を用意し、ローカルクロック信号にデータ信号を乗せ換えて光パケット間の調停処理を行うことが妥当である。なお、ローカルクロック信号を使わなかったとしても、光パケット同士が非同期であることからクロック乗せ換え処理は必要である。
【００４６】
図５（ａ）は、分周クロック信号とローカルクロック信号の位相差が小さい場合を示し、図５（ｂ）は、分周クロック信号とローカルクロック信号の位相差が大きい場合を示す。クロック乗換部１３１は、ローカルクロック信号の立ち上がりエッジにおいてクロックの乗せ換えを行うが、図５（ａ）（ｂ）に示すように分周クロック信号とローカルクロック信号の位相差に応じて、クロック乗せ換えタイミングにばらつきが生じる。このタイミング変動は、最大で分周クロック信号の１クロック分になる。このようなクロック乗せ換えタイミングの変動は、光スイッチ制御信号の出力タイミングのばらつきの要因となる。
【００４７】
図４（ａ）（ｂ）および図５（ａ）（ｂ）で説明したように、光スイッチ制御信号が出力されるタイミングは、フレーム同期検出に起因して分周クロック信号の１クロック分変動し、クロック乗せ換えに起因して分周クロック信号の１クロック分変動する可能性がある。これらの合計２クロック分の変動を許容するために、光パケット信号の前後にタイミングマージンＴｍを設け、実際の光パケット長よりも長く光スイッチをオンさせ続ける必要がある。しかしながら、光スイッチオン時間が長くなると、光パケット信号間のガードタイムも長くなるので、伝送路の帯域利用効率が低下する。
【００４８】
図６は、光パケット信号の通過／破棄判定を説明するための図である。ここでは、光スイッチ部１１６の第１入力ポート１１６ａと第２入力ポート１１６ｂに連続して光パケット信号が入力され、それらを第１出力ポート１１６ｃに向けて合流させる場合を考える。光パケット信号が競合した際には先着優先とし、先着パケットを通過させ、後続パケットは破棄する。ここで、後続パケット破棄するか否かの判断を行う必要がある。
【００４９】
図６に示すように、まず第１入力ポート１１６ａに光パケット１−１が入力され、次に第２入力ポート１１６ｂに光パケット２−１が入力される場合を考える。この場合、光パケット２−１を通過させるか否か判断する必要がある。出力競合判定部１３４は、まず第１光ゲートスイッチ１４２をオンする光スイッチ制御信号と、第３光ゲートスイッチ１４４をオンする光スイッチ制御信号とが時間的に重なっているか否か判定する。この時点では、まだ第３光ゲートスイッチ１４４に光スイッチ制御信号を出力していない。ここでは、図６に示すように第１光ゲートスイッチ１４２の光スイッチ制御信号と第３光ゲートスイッチ１４４の光スイッチ制御信号とは時間的に重なっていない。従って、出力競合判定部１３４は、光パケット２−１を通過させると判定し、第３光ゲートスイッチ１４４に光スイッチ制御信号を出力する。
【００５０】
次に、図６に示すように光パケット２−１の後、第１入力ポート１１６ａに光パケット１−２が入力される場合を考える。この場合も、光パケット１−２を通過させるか否か判断する必要がある。出力競合判定部１３４は、まず第３光ゲートスイッチ１４４をオンする光スイッチ制御信号と、第１光ゲートスイッチ１４２をオンする光スイッチ制御信号（破線で図示）とが時間的に重なっているか否か判定する。この時点では、まだ第１光ゲートスイッチ１４２に光スイッチ制御信号を出力していない。ここでは、図６に示すように第３光ゲートスイッチ１４４の光スイッチ制御信号と第１光ゲートスイッチ１４２の光スイッチ制御信号とは時間的に重なっている。従って、出力競合判定部１３４は、光パケット１−２を破棄すると判定し、第１光ゲートスイッチ１４２をオンする制御信号を出力しない。
【００５１】
上述したように、光パケット信号の前後にはタイミングマージンＴｍが設けられているので、光スイッチがオンとなっている時間の中のどの位置に光パケット信号が存在しているかは把握されていない。つまり、光スイッチ制御信号に重なりがあると光パケット信号同士も重なっている可能性がでてくる。そこで、比較例に係る光パケットスイッチ装置１１０においては、光スイッチ制御信号に重なりがある場合には後続の光パケット信号を破棄することとし、２つの光パケット信号が衝突する事態を防いでいる。
【００５２】
しかしながら上述のような通過／破棄の判定方法の場合、光パケット２−１と光パケット１−２は実際には重なり合っていないが、光スイッチ制御信号に重なりが発生しているため光パケット１−２が破棄されるという状況になっている。従って、比較例に係る光パケットスイッチ装置１１０は、パケットロス率において改善の余地がある。
【００５３】
本発明者は、以上のような課題に着目し、鋭意検討を重ねた結果、本発明を想到するに至った。以下、本発明の実施形態に係る光パケットスイッチ装置について説明する。
【００５４】
図７は、本発明の実施形態に係る光パケットスイッチ装置１０を説明するための図である。光パケットスイッチ装置１０は、２入力×２出力のスイッチ装置である。図７に示すように、光パケットスイッチ装置１０は、第１光カプラ１１と、第２光カプラ１２と、光スイッチ制御部１３と、第１光遅延線１４と、第２光遅延線１５と、光スイッチ部１６と、第１入力部１７と、第２入力部１８と、第１出力部３６と、第２出力部３７とを備える。
【００５５】
光伝送路を経由して第１入力部１７に入力された光パケット信号は、第１光カプラ１１で２つに分岐される。分岐された一方の光パケット信号は、光スイッチ制御部１３に入力され、他方の光パケット信号は、第１光遅延線１４を介して光スイッチ部１６に入力される。また、別の光伝送路を経由して第２入力部１８に入力された光パケット信号は、第２光カプラ１２で２つに分岐される。分岐された一方の光パケット信号は、光スイッチ制御部１３に入力され、他方の光パケット信号は、第２光遅延線１５を介して光スイッチ部１６に入力される。光パケット信号は、例えば１０．３Ｇｂ／ｓ、パケット長６４〜１５００Ｂｙｔｅであってよい。この場合、パケットの継続時間は５０〜１２００ｎｓ程度となる。
【００５６】
光スイッチ制御部１３は、光パケット信号から方路情報を抽出し、該方路情報に応じて光スイッチ部１６に対して制御信号を出力する。図１に示すように、光スイッチ制御部１３は、第１光電変換部１９と、第２光電変換部２０と、第１ＣＤＲ部２１と、第２ＣＤＲ部２２と、第１シリアル／パラレル変換部２３と、第２シリアル／パラレル変換部２４と、第３シリアル／パラレル変換部４６と、第４シリアル／パラレル変換部４７と、第１位相差検出部４８と、第２位相差検出部４９と、第１分周部２５と、第２分周部２６と、第１同期パターン検出部２７と、第２同期パターン検出部２８と、第１可変シフトレジスタ２９と、第２可変シフトレジスタ３０と、クロック乗換部３１と、ローカル発振器３５と、第１ヘッダ解析部３２と、第２ヘッダ解析部３３と、出力競合判定部３４とを備える。
【００５７】
第１光電変換部１９は、第１光カプラ１１から受信した光パケット信号を電気信号に変換する。また、第２光電変換部２０は、第２光カプラ１２から受信した光パケット信号を電気信号に変換する。
【００５８】
第１ＣＤＲ部２１は、第１光電変換部１９から電気信号を受信し、データ信号ＤＴ１とクロック信号ＣＬＫ１−１とに分離する。第２ＣＤＲ部２２は、第２光電変換部２０から電気信号を受信し、データ信号ＤＴ２とクロック信号ＣＬＫ１−２とに分離する。
【００５９】
第１シリアル／パラレル変換部２３は、データ信号ＤＴ１をシリアル／パラレル変換し、パラレルデータ信号ＤＴＳ１−１を出力する。第２シリアル／パラレル変換部２４は、データ信号ＤＴ２をシリアル／パラレル変換し、パラレルデータ信号ＤＴＳ１−２を出力する。また、第１分周部２５は、クロック信号ＣＬＫ１−１を分周し、分周クロック信号ＣＬＫ２−１を出力する。第２分周部２６は、クロック信号ＣＬＫ１−２を分周し、分周クロック信号ＣＬＫ２−２を出力する。
【００６０】
本実施形態においても、第１シリアル／パラレル変換部２３および第２シリアル／パラレル変換部２４は、１：１６のシリアル／パラレル変換を行う。また、第１分周部２５および第２分周部２６は、入力されたクロック信号を１６分周する。例えば、入力される光パケット信号が１０．３Ｇｂ／ｓの場合、分周クロック信号は６４４ＭＨｚとなる。従って、光パケット信号の１ビット時間は０．１ｎｓであるのに対して、ＦＰＧＡ内部信号の１クロック時間は１．６ｎｓとなる。同期パターン検出から光スイッチ制御信号生成までの処理はＦＰＧＡ内部で行う。
【００６１】
パラレルデータ信号ＤＴＳ１−１と分周クロック信号ＣＬＫ２−１は、第１同期パターン検出部２７に入力される。第１同期パターン検出部２７は、パラレルデータ信号ＤＴＳ１−１の中から所定のフレーム同期パターンを検出した場合、同期パルスを出力する。また、第１同期パターン検出部２７は、遅延ビット数を検出し、第１可変シフトレジスタ２９に出力する。
【００６２】
パラレルデータ信号ＤＴＳ１−２と分周クロック信号ＣＬＫ２−２は、第２同期パターン検出部２８に入力される。第２同期パターン検出部２８は、パラレルデータ信号ＤＴＳ１−２の中から所定のフレーム同期パターンを検出した場合、同期パルスを出力する。また、第２同期パターン検出部２８は、遅延ビット数を検出し、第２可変シフトレジスタ３０に出力する。
【００６３】
第１可変シフトレジスタ２９には、パラレルデータ信号ＤＴＳ１−１、分周クロック信号ＣＬＫ２−１、遅延ビット数情報、および同期パルスが入力される。第１可変シフトレジスタ２９は、遅延ビット数情報を参照して、ヘッダの先頭ビットがパラレルデータの先頭ビットになるようにパラレルデータ信号ＤＴＳ１−１の並び換えを行う。
【００６４】
第２可変シフトレジスタ３０には、パラレルデータ信号ＤＴＳ１−２、分周クロック信号ＣＬＫ２−２、遅延ビット数情報、および同期パルスが入力される。第２可変シフトレジスタ３０は、遅延ビット数情報を参照して、ヘッダの先頭ビットがパラレルデータの先頭ビットになるようにパラレルデータ信号ＤＴＳ１−２の並び換えを行う。
【００６５】
ローカル発振器３５は、ローカルクロック信号ＣＬＫ３を出力する。ローカルクロック信号ＣＬＫ３は、分周クロック信号と同じ周波数のクロック信号である。
【００６６】
第３シリアル／パラレル変換部４６には、ローカルクロック信号ＣＬＫ３とクロック信号ＣＬＫ１−１が入力される。第３シリアル／パラレル変換部４６は、ローカルクロック信号ＣＬＫ３に対し、クロック信号ＣＬＫ１−１を用いて１：１６のシリアル／パラレル変換を行う。すなわち、分周クロック相当の低速クロックであるローカルクロック信号を高速のクロック信号ＣＬＫ１−１で叩いてシリアル／パラレル変換するのである。第３シリアル／パラレル変換部４６から出力されるパラレル信号を「パラレルローカルクロック信号ＣＬＫＳ３−１」と呼ぶ。
【００６７】
第４シリアル／パラレル変換部４７には、ローカルクロック信号ＣＬＫ３とクロック信号ＣＬＫ１−２が入力される。第４シリアル／パラレル変換部４７は、ローカルクロック信号ＣＬＫ３に対し、クロック信号ＣＬＫ１−２を用いて１：１６のシリアル／パラレル変換を行う。クロック信号ＣＬＫ１−２でローカルクロック信号ＣＬＫ３をシリアル／パラレル変換する。第４シリアル／パラレル変換部４７から出力されるパラレル信号を「パラレルローカルクロック信号ＣＬＫＳ３−２」と呼ぶ。
【００６８】
第１位相差検出部４８には、パラレルローカルクロック信号ＣＬＫＳ３−１と、分周クロック信号ＣＬＫ２−１と、同期パルスとが入力される。第１位相差検出部４８は、パラレルローカルクロック信号ＣＬＫＳ３−１を参照することにより、ローカルクロック信号ＣＬＫ３と分周クロック信号ＣＬＫ２−１の位相差を検出する。
【００６９】
第２位相差検出部４９には、パラレルローカルクロック信号ＣＬＫＳ３−２と、分周クロック信号ＣＬＫ２−２と、同期パルスとが入力される。第２位相差検出部４９は、パラレルローカルクロック信号ＣＬＫＳ３−１を参照することにより、ローカルクロック信号ＣＬＫ３と分周クロック信号ＣＬＫ２−２の位相差を検出する。
【００７０】
クロック乗換部３１には、第１可変シフトレジスタ１２９によって並び換えられたパラレルデータ信号ＤＴＳ２−１と、第２可変シフトレジスタ１３０によって並び換えられたパラレルデータ信号ＤＴＳ２−２と、ローカルクロック信号ＣＬＫ３とが入力される。
【００７１】
クロック乗換部３１は、分周クロック信号ＣＬＫ２−１に同期したパラレルデータ信号ＤＴＳ２−１を、ローカルクロック信号ＣＬＫ３に乗せ換える。クロック乗せ換え後のパラレルデータ信号ＤＴＳ２−１を「パラレルデータ信号ＤＴＳ３−１」と呼ぶ。また、クロック乗換部３１は、分周クロック信号ＣＬＫ２−２に同期したパラレルデータ信号ＤＴＳ２−２を、ローカルクロック信号ＣＬＫ３に乗せ換える。クロック乗せ換え後のパラレルデータ信号ＤＴＳ２−２を「パラレルデータ信号ＤＴＳ３−２」と呼ぶ。
【００７２】
パラレルデータ信号ＤＴＳ３−１は、第１ヘッダ解析部３２に入力される。第１ヘッダ解析部３２は、ローカルクロック信号ＣＬＫ３を動作クロックとしてパラレルデータ信号ＤＴＳ３−１のヘッダを解析し、パケット長と方路情報を抽出する。また、パラレルデータ信号ＤＴＳ３−２は、第２ヘッダ解析部３３に入力される。第２ヘッダ解析部３３は、ローカルクロック信号ＣＬＫ３を動作クロックとしてパラレルデータ信号ＤＴＳ３−２のヘッダを解析し、パケット長と方路情報を抽出する。
【００７３】
出力競合判定部３４には、第１ヘッダ解析部３２および第２ヘッダ解析部３３でのヘッダ解析結果と、第１同期パターン検出部２７および第２同期パターン検出部２８からの遅延ビット数情報と、第１位相差検出部４８および第２位相差検出部４９からの位相差情報とが入力される。出力競合判定部３４は、これらの情報に基づいて、光パケット信号の通過／破棄を判定する。そして、出力競合判定部３４は、判定結果に基づいて光スイッチ制御信号を生成し、光スイッチ部１６に出力する。出力競合判定部３４は、ローカルクロック信号ＣＬＫ３を動作クロックとして動作する。出力競合判定部３４の動作については後述する。
【００７４】
光スイッチ部１６は、出力競合判定部３４からの光スイッチ制御信号によりオン／オフを制御され、入力された光パケット信号の方路を切り替えて出力する。図７に示すように、光スイッチ部１６は、第３〜第６光カプラ３８〜４１と、第１〜第４光ゲートスイッチ４２〜４５とを備える。光スイッチ部１６の構成は、図１に示す光スイッチ部１１６と同様なので、詳細な説明は省略する。
【００７５】
図８（ａ）〜（ｇ）は、フレーム同期パターンの検出処理とパラレルデータ信号の並び換え処理を説明するための図である。第１同期パターン検出部２７と第２同期パターン検出部２８の動作は同様であるので、ここでは第１同期パターン検出部２７を例として説明する。
【００７６】
図８（ａ）は、光パケット信号を示す。図８（ｂ）は、光パケット信号から抽出されたクロック信号ＣＬＫ１−１を示す。図８（ｃ）は、クロック信号ＣＬＫ１−１を１６分周した分周クロック信号ＣＬＫ２−１を示す。図８（ｄ）は、第１シリアル／パラレル変換部２３でシリアル／パラレル変換されたパラレルデータ信号ＤＴＳ１−１を示す。図８（ｅ）は第１同期パターン検出部２７から出力された同期パルスを示す。図８（ｆ）は第１同期パターン検出部２７で検出された遅延ビット数を示す。図８（ｇ）は第１可変シフトレジスタ２９で並び換えられたパラレルデータ信号ＤＴＳ２−１を示す。
【００７７】
図８（ｂ）に示すように、クロック信号ＣＬＫ１−１は、光パケット信号が存在する時間は安定的に抽出されるが、存在しない時間は周波数・位相共に自走（フリーラン）状態となっている。低速の分周クロック信号ＣＬＫ２−１は、クロック信号ＣＬＫ１−１を分周して生成されるため、光パケット信号が存在する時間はクロック信号ＣＬＫ１−１に同期しているが、光パケット信号が無い時間は分周クロック信号ＣＬＫ２−２も周波数・位相が不安定な自走状態となる。分周クロック信号ＣＬＫ２−２が自走状態のときに、光パケット信号が到着した場合、その光パケット信号から抽出したクロック信号ＣＬＫ１−１に分周クロック信号ＣＬＫ２−１が同期することになるが、自走していた分周クロック信号ＣＬＫ２−１と、到着した光パケット信号の位相関係は不定であるため、シリアル／パラレル変換されたパラレルデータ信号ＤＴＳ１−１において、フレーム同期パターンがどのような並びになるかは不確定である。図８（ｄ）には、フレーム同期パターンの並びの一例が図示されている。
【００７８】
第１シリアル／パラレル変換部２３は、シリアルパラレル変換する際に、シリアル側のデータがパラレル側のビット数（本実施形態では１６ビット）だけ並んだ時点で一気にパラレル側に出力する。そして、第１同期パターン検出部２７は、パラレルデータ信号ＤＴＳ１−１の中からフレーム同期パターンを探す。このとき、第１同期パターン検出部２７は、パラレルデータの先頭ビット（Ｂ０）に対して何ビットずれた位置にフレーム同期パターンが格納されているか検出する。図８（ｄ）に示すように、ここではフレーム同期パターンはパラレルデータの先頭ビットに対して３ビットずれた位置に格納されている。上述したようにこのビットのずれ量は「遅延ビット数」と呼ばれる。本実施形態では、遅延ビット数＝３である。これは、光パケット信号が分周クロック信号ＣＬＫ２−１に対してどのようなタイミングで入力されるかで決まり、光パケット信号毎にランダムな値となる。逆にいうと、この遅延ビット数情報が分かれば、光パケット信号が分周クロック信号ＣＬＫ２−１に対してどのような時間的位置関係にあるかが読みとれることになる。
【００７９】
第１可変シフトレジスタ２９は、第１同期パターン検出部２７で検出された遅延ビット数を参照してパラレルデータ信号ＤＴＳ１−１の並び換えを行う。ここでは、遅延ビット数＝３であるので、第１可変シフトレジスタ２９は、パラレルデータ信号ＤＴＳ１−１を３ビットシフトさせることで、図８（ｇ）に示すように、ヘッダの先頭ビットがパラレルデータの先頭ビットになるようにパラレルデータ信号を並び換えることができる。
【００８０】
図９は、位相差検出部の動作について説明するための図である。第１位相差検出部４８と第２位相差検出部４９の動作は同様であるので、ここでは第１位相差検出部４８を例として説明する。
【００８１】
図９（ａ）は、光パケット信号を示す。図９（ｂ）は、光パケット信号から抽出されたクロック信号ＣＬＫ１−１を示す。図９（ｃ）は、クロック信号ＣＬＫ１−１を１６分周した分周クロック信号ＣＬＫ２−１を示す。図９（ｄ）は、第１シリアル／パラレル変換部２３でシリアル／パラレル変換されたパラレルデータ信号ＤＴＳ１−１を示す。図９（ｄ）は、フレーム同期パターンが検出された際に第１同期パターン検出部２７から出力される同期パルスを示す。図９（ｅ）は、ローカル発振器３５から出力されたローカルクロック信号ＣＬＫ３を示す。図９（ｆ）は、ローカルクロック信号ＣＬＫ３をクロック信号ＣＬＫ１−１でシリアル／パラレル変換したパラレルローカルクロック信号ＣＬＫＳ３−１を示す。図９（ｇ）は、第１位相差検出部４８にて検出される位相差情報を示す。図９（ｈ）は、クロック乗換部３１にてクロックが乗せ換えられたパラレルデータ信号ＤＴＳ３−１を示す。
【００８２】
上述したように、複数のパケット間で調停を行う場合にはクロックを同期させる必要がある。そこで、安定したローカル発振器を使用し、非同期の光パケット信号をローカルクロック信号に同期させる方法がことが望ましい。このとき、ローカルクロック信号ＣＬＫ３と分周クロック信号ＣＬＫ２−１の間の位相差が、クロック乗せ換えにより生じる遅延差となる。ここでは、分周クロック信号ＣＬＫ２−１相当の低速クロックであるローカルクロック信号ＣＬＫ３を高速のクロック信号ＣＬＫ１−１で叩いてシリアルパラレル変換することで、クロック乗せ換えによる遅延差を検出する。
【００８３】
図９（ｅ）に示すローカルクロック信号ＣＬＫ３を図９（ｂ）に示すクロック信号ＣＬＫ１−１でシリアル／パラレル変換すると、図９（ｆ）に示すように、一連の「１（ハイ）」と一連の「０（ロー）」が交互に並ぶパラレルローカルクロック信号ＣＬＫＳ３が得られる。ここで、第１位相差検出部４８は、同じ位相に並んでいる「０」の個数を数える。この「０」の個数は、ローカルクロック信号ＣＬＫ３が分周クロック信号ＣＬＫ２−１に対してクロック信号ＣＬＫ１−１の何クロック分遅延しているかを表す。図９（ｆ）では、７個の「０」が連続しているので、第１位相差検出部４８は、ローカルクロック信号ＣＬＫ３が分周クロック信号ＣＬＫ２−１に対してクロック信号ＣＬＫ１−１の７クロック分遅延していると検出できる。
【００８４】
図８（ａ）〜（ｇ）で説明したように、分周クロック信号ＣＬＫ２−１は光パケット信号に対してクロック信号ＣＬＫ１−１の３クロック分遅延している。さらに、図９（ａ）〜（ｇ）で説明したように、ローカルクロック信号ＣＬＫ３は分周クロック信号ＣＬＫ２−１に対してクロック信号ＣＬＫ１−１の７クロック分遅延している。従ってこれらの遅延量を合計すると、図９（ｈ）に示すように、クロックが乗せ換えられたパラレルデータ信号ＤＴＳ３−１は、光パケット信号に対してクロック信号ＣＬＫ１−１の１０クロック分遅延していることになる。本実施形態に係る光パケットスイッチ装置１０では、この合計遅延量を参照して、光パケット制御信号の生成および通過／破棄判定を行う。
【００８５】
図１０は、本実施形態に係る光パケットスイッチ装置１０の動作を説明するための図である。ここでは、同期パターン検出部で検出された遅延ビット数情報と、位相差検出部で検出された位相差情報とを用いた光スイッチ制御信号の生成処理と、光パケット信号の通過／破棄の判定処理について説明する。
【００８６】
図１０では、図６と同様に、光スイッチ部１６の第１入力ポート１６ａと第２入力ポート１６ｂに連続して光パケット信号が入力され、それらを第１出力ポート１６ｃに向けて合流させる場合を考える。図１０に示すように、まず第１入力ポート１６ａに光パケット１−１が入力され、次に第２入力ポート１１６ｂに光パケット２−１が入力され、次に第１出力ポート１６ｃに光パケット１−２が入力されている。図９（ｈ）で説明したように、光パケット信号から見て、パラレルデータ信号ＤＴＳ３−１は、合計遅延量だけ遅れて出力される。
【００８７】
光スイッチ制御信号は比較例と同様に、ローカルクロック信号ＣＬＫ３の変化点（立ち上がりエッジ）でのみ変化する。比較例に係る光パケットスイッチ装置では、光パケット信号と光スイッチ制御信号の間の時間関係が分からなかったため、光スイッチ制御信号の最大のばらつき分（分周クロック信号の２クロック分）だけ長く光スイッチを開いておく必要があった。これに対し、本実施形態に係る光パケットスイッチ装置１０では、同期パターン検出部と位相差検出部でそれぞれ検出された遅延量を合計した合計遅延量により、ローカルクロック信号ＣＬＫ３の１クロック以下の時間について光パケット信号の始まりと終わりのタイミングを算出することができる。
【００８８】
まず、光スイッチ制御信号の生成について述べる。光スイッチ制御信号をオフからオンにする場合には、フレーム同期を検出した位置から合計遅延量だけ遡り、通過した後のローカルクロック信号ＣＬＫ３の立ち上がりエッジでオンとする。
【００８９】
また、光スイッチ制御信号をオンからオフにする場合には、光スイッチ制御信号をオンにしてから光パケット長（光パケット信号のヘッダから抽出される）に相当する時間が経過した後、最初のローカルクロック信号ＣＬＫ３の立ち上がりエッジで光スイッチ制御信号をオフとする。このように光スイッチ制御信号を生成することにより、必要となる最短の時間の間だけ光スイッチをオンとすることができる。
【００９０】
次に、光パケット信号の通過／破棄判定について説明する。本実施形態において、出力競合判定部３４は、上記の合計遅延量に基づいて競合する光パケット信号の通過／破棄を判定する。上述したように、本実施形態では、同期パターン検出部と位相差検出部でそれぞれ検出された遅延量を合計した遅延量により、ローカルクロック信号ＣＬＫ３の１クロック以下の時間について光パケット信号の始まりと終わりのタイミングを算出することができる。そこで、前後の光パケット信号のローカルクロック信号ＣＬＫ３に対する合計遅延量から、光パケット信号間の間隔を算出する。そして、光パケット信号間の間隔がプラス、つまり光パケット同士に重複がなければ、光パケット同士が衝突しないものとして、後続の光パケットを通過させる。一方、光パケット信号間の間隔がマイナス、つまり光パケット同士が重なっている場合は、破棄する判定を行う。
【００９１】
図１０を参照して具体的に説明すると、先行する光パケット１−１のローカルクロック信号ＣＬＫ３の立ち上がりエッジに対する合計遅延量ＳＤ１から、後続の光パケット信号２−１のローカルクロック信号ＣＬＫ３の立ち上がりエッジに対する合計遅延量ＳＤ２を引いた値が光パケット信号間の間隔となる。そして、算出した光パケット信号間の間隔がプラスの値となっていれば、光パケット１−１と光パケット２−１は時間的に重複していないことになるので、後続の光パケット２−１を通過させる。一方、算出した光パケット信号間の間隔がマイナスの値となっていれば、光パケット１−１と光パケット２−１は時間的に重複していることになるので、後続の光パケット２−１を破棄する。
【００９２】
光パケット１−１と光パケット２−１は、光スイッチ制御信号同士に重なりが生じているため、比較例に係る光パケットスイッチ装置１１０では後続の光パケット２−１が破棄されてしまう。しかしながら、本実施形態に係る光パケットスイッチ装置１０によれば、光パケット同士に実際に重なりが生じるか否かを判定できるので、光パケットを破棄せずに通過させる判定ができる。これにより、パケットロス率を向上できる。一方、光パケット２−１と光パケット１−２のように、実際に光パケット同士に重なりが生じている場合には、後続の光パケット１−２が破棄される。このような通過／破棄の判定方法を用いれば、ガードタイムをぎりぎりまで短くすることが可能となり、伝送路の帯域利用効率を向上できる。また、光パケット信号間の間隔として、光受信器およびそのクロックデータリカバリ回路の都合で最低限のオフ時間を持つことが必須、という場合にはその時間間隔以下であれば破棄し、以上であれば通過させるという処理を行ってもよい。
【００９３】
以上説明したように、本実施形態に係る光パケットスイッチ装置によれば、タイミングマージンを減らすことができるので、光パケット信号間のガードタイムを短縮することができる。その結果、帯域利用効率を向上することができる。また、光パケット同士が時間的に競合するか否か判定できるので、パケットロス率を低減し、伝送品質を高めることができる。
【００９４】
本実施形態では光パケットのビット単位(０．１ｎｓ)で時間的重複を監視して調停処理を行うため、電気信号と主信号が光スイッチに届いた時点で正確にタイミングが合うようにする必要がある。そこで、光ゲートスイッチの電気信号入力の前段に電気信号用の可変遅延回路を設け、遅延時間の微調整を行ってもよい。
【００９５】
上述の実施形態に係る光パケットスイッチ装置では、同期パターン検出部と位相差検出部でそれぞれ検出された遅延量を合計した合計遅延量に基づいて光パケット制御信号を生成し、光パケット信号の通過／破棄を判定するよう構成した。しかしながら、同期パターン検出部検出された遅延量（遅延ビット数）と、位相差検出部で検出された遅延量（分周クロック信号とローカルクロック信号の位相差）のどちらか一方に基づいて、光パケット制御信号を生成し、光パケット信号の通過／破棄を判定してもよい。この場合も、比較例に比べてパケットロス率を低減し、帯域利用効率を高めることができる。
【００９６】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せによりいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００９７】
例えば、上述したシリアル／パラレル変換の変換比などは一例であり、特に限定されない。また、本実施形態は、数ｎｓ程度の高速の切替特性を有する必要があるため、ＳＯＡのような高速切替可能な光スイッチが望ましい。しかしながら、光スイッチは特に限定されず、ＭＥＭＳやマッハツェンダー型干渉計などを用いることもできる。
【符号の説明】
【００９８】
１０  光パケットスイッチ装置、  １１  第１光カプラ、  １２  第２光カプラ、  １３  光スイッチ制御部、  １４  第１光遅延線、  １５  第２光遅延線、  １６  光スイッチ部、  １９  第１光電変換部、  ２０  第２光電変換部、  ２１  第１ＣＤＲ部、  ２２  第２ＣＤＲ部、  ２３  第１シリアル／パラレル変換部、  ２４  第２シリアル／パラレル変換部、  ２５  第１分周部、  ２６  第２分周部、  ２７  第１同期パターン検出部、  ２８  第２同期パターン検出部、  ２９  第１可変シフトレジスタ、  ３０  第２可変シフトレジスタ、  ３１  クロック乗換部、  ３２  第１ヘッダ解析部、  ３３  第２ヘッダ解析部、  ３４  出力競合判定部、  ３５  ローカル発振器、  ４６  第３シリアル／パラレル変換部、  ４７  第４シリアル／パラレル変換部、  ４８  第１位相差検出部、  ４９  第２位相差検出部。
【図１】
0005439355.tif 000002
【図２】
0005439355.tif 000003
【図３】
0005439355.tif 000004
【図４】
0005439355.tif 000005
【図５】
0005439355.tif 000006
【図６】
0005439355.tif 000007
【図７】
0005439355.tif 000008
【図１０】
0005439355.tif 000009
【図８】
0005439355.tif 000010
【図９】
0005439355.tif 000011