(57)【特許請求の範囲】
【請求項１】
交流を整流し直流に変換する整流手段と、
第１スイッチング素子と、コイルと、第１ダイオードとを含み前記整流手段で変換された直流の電圧を降圧する降圧部と、
第２スイッチング素子と、前記コイルと、第２ダイオードとを含み前記整流手段で変換された直流の電圧を昇圧する昇圧部と、
前記第１スイッチング素子及び前記第２スイッチング素子のオン／オフを制御する制御手段とを備え、交流を任意の出力電圧の直流に変換する力率改善回路であって、
前記制御手段は、前記整流手段より出力された整流波の半波長を、０Ｖから電圧が上昇する部分の一部である第１領域と、前記第１領域の後に始まり整流波が最大値を過ぎ電圧が下降する部分に終了する第２領域と、前記第２領域の後に始まり電圧が０Ｖになるまでの第３領域とに分け、
前記第１領域及び前記第３領域では、前記第１スイッチング素子をオンにし、前記第２スイッチング素子をスイッチングする制御信号を出力し、前記第２領域では、前記第２スイッチング素子をオフに、前記第１スイッチング素子をスイッチングする制御信号を出力し、
前記制御手段は、前記第１領域と前記第２領域とが切り替わるタイミングを前記整流波が第１電圧値に到達した時点とし、前記第２領域と前記第３領域とが切り替わるタイミングを前記整流波が第２電圧値に到達した時点とすることを特徴とする力率改善回路。
【請求項２】
前記制御手段は、前記出力電圧に応じて、前記第１領域と前記第２領域との切り替わりのタイミング及び（又は）前記第２領域と前記第３領域との切り替わりのタイミングを変更する請求項１に記載の力率改善回路。
【請求項３】
出力電圧ごとの、前記第１電圧値と前記第２電圧値の情報を格納したテーブルを備えており、
前記制御手段が、前記テーブルより出力電圧に応じた第１電圧値及び第２電圧値を参照する請求項２に記載の力率改善回路。
【請求項４】
前記第１スイッチング素子が、前記第１ダイオードのアノードと前記整流手段の低電圧側の端子との間に配置されており、前記第１スイッチング素子を制御する制御信号の基準となる電圧が出力される端子と前記第２スイッチング素子を制御する制御信号の基準となる電圧が出力される端子が共通の節点に接続されている請求項１から請求項３のいずれかに記載の力率改善回路。
【請求項５】
前記第１ダイオードに替えて第３スイッチング素子を、前記第２ダイオードに替えて第４スイッチング素子とし、
前記制御手段が、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子に制御信号を送るものであり、
前記制御手段は、前記第１スイッチング素子をスイッチングするとき、前記第４スイッチング素子をオンにし、前記第３スイッチング素子を前記第１スイッチング素子と交互にオンオフする制御信号を出力し、第２スイッチング素子をスイッチングするとき、前記第３スイッチング素子をオフにし、前記第４スイッチング素子を前記第２スイッチング素子と交互にオンオフする制御信号を出力する請求項１から請求項４のいずれかに記載の力率改善回路。
【請求項６】
前記出力電圧で充電されるキャパシタと、
前記キャパシタの放電又は充電を切り替えるスイッチング素子とを備えている請求項１から請求項５のいずれかに記載の力率改善回路。
【請求項７】
請求項１から請求項６のいずれかに記載の力率改善回路を使用したことを特徴とする照明装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器やＬＥＤ照明等に定電圧を供給する電源装置に用いられる力率改善回路に関するものである。
【背景技術】
【０００２】
電子機器やＬＥＤ照明等の電源装置として、交流の入力電圧を整流、変圧し直流の電圧を出力する回路が用いられている。例えば、１００Ｖの交流を１００Ｖの直流を出力する電源装置の場合、ＰＦＣ回路で一度約３８０Ｖの直流に変換したのち、ＤＣ−ＤＣコンバータで１００Ｖに降圧して出力している。
【０００３】
このように、ＰＦＣ回路とＤＣ−ＤＣコンバータとを通るため、それぞれの回路を通過するときに損失があり、トータルの損失が大きくなる。また、ＰＦＣ回路とＤＣ−ＤＣコンバータの２つの回路を備えていることで、回路構成が大きくなりそれだけ製造コストが高くなる。
【０００４】
そこで、特開２００４−１３５３７２号公報には、全波整流回路の出力間に直列に接続された第１、第２のスイッチング素子と、出力端間に直列に接続された第３、第４のスイッチング素子と、第１及び第２スイッチング素子の節点と第３及び第４スイッチング素子の節点との間に接続されたリアクトル（コイル）とを備え、前記第１スイッチング素子〜第４スイッチング素子とを同期しつつオンオフ制御（スイッチング制御）することで、入力電圧を降圧又は昇圧する力率改善コンバータが記載されている。
【０００５】
また、特開平１１―９８８２５号にも力率改善回路が記載されている。この力率改善回路では、昇圧型コンバータと降圧型コンバータとを直列に配置し、入力電圧が所定の電圧以下のときは昇圧動作を行い、所定の電圧以上のときは昇圧型コンバータに含まれるスイッチング素子と、降圧型スイッチングコンバータに含まれるスイッチング素子とを同期制御し、降圧動作を行っている。
【０００６】
以上のような、回路を用いることで、従来の電源装置のようにＰＦＣ回路で電圧を昇圧しなくてもよく、損失を低減することが可能である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１３５３７２号公報
【特許文献１】特開平１１−９８８２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特開２００４−１３５３７２号公報に記載の力率改善コンバータでは、４個のスイッチング素子のうち少なくとも２個を同期してスイッチングする構成となっており、また、特開平１１−９８８２５号公報に記載の力率改善回路では、降圧動作時に２個のスイッチング素子を同期してスイッチングするため、スイッチングによる効率が低下する。また、２個のスイッチング素子を同期してスイッチングする構成となっているため、前記２個のスイッチング素子に制御信号を送信する制御回路に高速駆動する素子を用いるか、前記制御信号を信号処理する処理回路（素子）を追加する必要があり、力率改善回路のコストが上昇する。
【０００９】
そこで本発明は、電圧変換時の損失を低減することで、効率の低下を抑えることができる力率改善回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため本発明は、交流を整流し直流に変換する整流手段と、第１スイッチング素子と、コイルと、第１ダイオードとを含み前記整流手段で変換された直流の電圧を降圧する降圧部と、第２スイッチング素子と、前記コイルと、第２ダイオードとを含み前記整流手段で変換された直流の電圧を昇圧する昇圧部と、前記第１スイッチング素子及び前記第２スイッチング素子のオン／オフを制御する制御手段とを備え、交流を任意の出力電圧の直流に変換する力率改善回路であって、前記制御手段は、前記整流手段より出力された整流波の半波長を、０Ｖから電圧が上昇する部分の一部である第１領域と、前記第１領域の後に始まり整流波が最大値を過ぎ電圧が下降する部分に終了する第２領域と、前記第２領域の後に始まり電圧が０Ｖになるまでの第３領域とに分け、前記第１領域及び前記第３領域では、前記第１スイッチング素子をオンにし、前記第２スイッチング素子をスイッチングする信号を出力し、前記第２領域では、前記第２スイッチング素子をオフにし、前期第１スイッチング素子をスイッチングすることを特徴とする。
【００１１】
この構成によると、従来の力率改善回路のように、一度、高電圧に昇圧したのち、降圧して所望の電圧の直流を得る構成に比べて、高電圧に昇圧する回路が不要になる。また、高電圧に昇圧するときの損失を減らすことができる。また、整流電圧が低いときは昇圧し、高いときは降圧するので、高調波の発生を防ぐことができ、力率も改善することができる。
【００１２】
上記構成において、前記制御手段は、前記出力電圧に応じて、前記第１領域と前記第２領域との切り替わりのタイミング及び（又は）前記第２領域と前記第３領域との切り替わりのタイミングを変更するものであってもよい。
【００１３】
上記構成において、前記制御手段は、前記第１領域と前記第２領域との切り替わりのタイミング及び前記第２領域と前記第３領域との切り替わりのタイミングを、前記整流波の半波長が０Ｖから上昇し始めてからの時間で管理していてもよい。
【００１４】
このとき、前記出力電圧ごとの、前記第１領域と前記第２領域との切り替わりのタイミング及び前記第２領域と前記第３領域との切り替わりのタイミングの情報を格納したテーブルが備えられており、前記制御手段が、前記テーブルより前記出力電圧に応じた前記第１領域と前記第２領域との切り替わりのタイミング及び前記第２領域と前記第３領域との切り替わりのタイミングを参照するようにしてもよい。
【００１５】
上記構成において、前記制御手段が、前記第１領域と前記第２領域とが切り替わるタイミングを前記整流波が前記第１電圧値に到達した時点とし、前記第２領域と前記第３領域とが切り替わるタイミングを前記整流波が前記第２電圧値に到達した時点とする制御を行ってもよい。
【００１６】
上記構成において、出力電圧ごとに設定される前記第１電圧値と前記第２電圧値のテーブルが備えられており、前記制御手段が、前記テーブルより出力電圧に応じた第１電圧値及び第２電圧値を参照するようにしてもよい。
【００１７】
上記構成において、前記第１スイッチング素子が、前記第１ダイオードのアノードと前記整流手段の低電圧側の端子との間に配置されており、前記第１スイッチング素子の一方の出力側の電極と前記第２スイッチング素子の一方の出力側の電極が共通の節点に接続されていてもよい。
【００１８】
上記構成において、前記第１ダイオードに替えて第３スイッチング素子を、前記第２ダイオードに替えて第４スイッチング素子とし、前記制御手段は、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子に制御信号を送るものであり、前記制御手段は、前記第１スイッチング素子をスイッチングするとき、前記第４スイッチング素子をオンにし、前記第３スイッチング素子を前記第１スイッチング素子と交互にオンオフする制御信号を出力し、第２スイッチング素子をスイッチングするとき、前記第３スイッチング素子をオフにし、前記第４スイッチング素子を前記第２スイッチング素子と交互にオンオフする制御信号を出力するようにしてもよい。
【００１９】
上記構成において、前記出力電圧で充電されるキャパシタと、前記キャパシタの放電又は充電を切り替えるスイッチング素子とが備えられていてもよい。
【００２０】
上述した力率改善回路を使用するものとして、例えば、ＬＥＤのような直流で発光する発光源を備えた照明装置を挙げることができる。
【発明の効果】
【００２１】
本発明によると、効率の低下を抑制し、電圧変換時の効率の低下を抑えることができる力率改善回路を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明にかかる力率改善回路の一例を示す図である。
【図２】図１に示す制御回路の制御を示すタイミングチャートである。
【図３】図１に示す力率改善回路を用いて異なる制御方法で制御する場合の制御回路の制御を示すタイミングチャートである。
【図４】本発明にかかる力率改善回路の他の例を示す図である。
【図５】図４に示す力率改善回路を昇圧動作するときの制御信号である。
【図６】図４に示す力率改善回路を降圧動作するときの制御信号である。
【図７】本発明にかかる力率改善回路のさらに他の例を示す図である。
【図８】図１に示す力率改善回路を用いた電源装置の図である。
【図９】入力電圧を示す図である。
【図１０】整流電圧を示す図である。
【図１１】図８に示す力率改善回路に含まれる第２スイッチング素子のゲートに入力される制御信号である。
【図１２】図８に示す力率改善回路に含まれる第１スイッチング素子のゲートに入力される制御信号である。
【図１３】入力電流を示す図である。
【図１４】整流電流を示す図である。
【図１５】出力電圧を示す図である。
【図１６】整流電圧を示す図である。
【図１７】図８に示す力率改善回路に含まれる第２スイッチング素子のゲートに入力される制御信号である。
【図１８】図８に示す力率改善回路に含まれる第１スイッチング素子のゲートに入力される制御信号である。
【図１９】出力電圧を示す図である。
【図２０】昇圧動作と降圧動作を切り替えるタイミングを変更したときの整流電圧を示す図である。
【図２１】出力電圧を示す図である。
【図２２】図７に示す力率改善回路を用いた電源回路の図である。
【発明を実施するための形態】
【００２３】
以下に本発明の実施形態について図面を参照して説明する。
【００２４】
（第１の実施形態）
図１は本発明にかかる力率改善回路の一例を示す図である。図１に示すように、力率改善回路Ａは第１入力端子Ｉｎ１、第２入力端子Ｉｎ２、第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２とを備えている。力率改善回路Ａの第１入力端子Ｉｎ１及び第２入力端子Ｉｎ２には整流回路Ｒｃ（整流手段）を介して交流電源Ｐａが接続されている。交流電源Ｐａからの交流は整流回路Ｒｃで直流の脈流に変換され、第１入力端子Ｉｎ１及び第２入力端子Ｉｎ２に入力される。なお、整流回路Ｒｃの高電圧側が第１入力端子Ｉｎ１に接続されており、低電圧側が第２入力端子Ｉｎ２に接続されている。ここでは、整流回路Ｒｃとして全波整流を行う回路を採用している。
【００２５】
また、第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２には負荷として、２５個のＬＥＤ３１が直列に接続されたＬＥＤランプ３が接続されている。なお、第１出力端子Ｏｕｔ１はＬＥＤランプのプラス端子（ＬＥＤ３１のアノード）が、第２出力端子Ｏｕｔ２にはＬＥＤランプ３のマイナス端子（ＬＥＤ３１のカソード）がそれぞれ接続されている。また、第２入力端子Ｉｎ２及び整流回路Ｒｃの低電圧側は接地線と接続している（第２入力端子Ｉｎ２は接地線と接続されていなくてもよい）。     
【００２６】
また、力率改善回路Ａは、第１スイッチング素子Ｔｒ１と、第１ダイオードＤｉ１と、コイルＬ１と、第２スイッチング素子Ｔｒ２と、第２ダイオードＤｉ２と、キャパシタＣ１と、制御回路Ｃｏｎｔ（制御手段）とを備えている。第１スイッチング素子Ｔｒ１及び第２スイッチング素子Ｔｒ２は、ｎ型ＭＯＳＦＥＴである。また、スイッチング回路としてバイポーラ型のトランジスタを用いる場合もあり、その場合、以下に示すソースがエミッタに、ゲートがベースに、ドレインがコレクタにそれぞれ置き換わる。
【００２７】
第１スイッチング素子Ｔｒ１は、ソースが第２入力端子Ｉｎ２と接続されている。また、第１スイッチング素子Ｔｒ１のドレインは第１ダイオードＤｉ１のアノードが接続されている。また、第１スイッチング素子Ｔｒ１のドレインと第１ダイオードＤｉ１のアノードとの接続点は、第２出力端子Ｏｕｔ２と接続されている。第１ダイオードＤｉ１のカソードはコイルＬ１の一端に接続されており、第１ダイオードＤｉ１のカソードとコイルＬ１との接続点は、第１入力端子Ｉｎ１に接続されている。
【００２８】
また、コイルＬ１の他端は、第２スイッチング素子Ｔｒ２のドレイン及び第２ダイオードＤｉ２のアノードと接続されている。そして、第２ダイオードＤｉ２のカソードはキャパシタＣ１の一方の端子と接続され、さらにその接続点は、第１出力端子Ｏｕｔ１と接続されている。また、キャパシタＣ１の他方の端部は第２出力端子Ｏｕｔ２に接続されている。つまり、第２出力端子Ｏｕｔ２には、キャパシタＣ１の他方の端子、ＬＥＤランプ３のマイナス端子、第１スイッチング素子Ｔｒ１のドレイン及び第１ダイオードＤｉ１のアノードが接続されている。そして、第２スイッチング素子Ｔｒ２のソースは第２入力端子Ｉｎ２と接続されている。すなわち、第２入力端子Ｉｎ２には、第１スイッチング素子Ｔｒ１のソース及び第２スイッチング素子Ｔｒ２のソースとが接続されている。
【００２９】
力率改善回路Ａでは、第１スイッチング素子Ｔｒ１、第１ダイオードＤｉ１及びコイルＬ１で降圧コンバータを構成しており、第２スイッチング素子Ｔｒ２、第２ダイオードＤｉ２及びコイルＬ１で昇圧コンバータを構成している。また、第１スイッチング素子Ｔｒ１及び第２スイッチング素子Ｔｒ２のゲートには、制御回路Ｃｏｎｔからの制御信号が入力されており、制御信号によって、オン／オフ切り替え制御される。さらに詳しく説明すると、第１スイッチング素子Ｔｒ１及び第２スイッチング素子Ｔｒ２は制御回路Ｃｏｎｔからの信号の電圧がＨｉｇｈレベルのときオンになり、Ｌｏｗレベルのときオフになる。
【００３０】
第１スイッチング素子Ｔｒ１、第１ダイオードＤｉ１及びコイルＬ１で入力電圧を降圧して出力する降圧コンバータを構成している。また、第２スイッチング素子Ｔｒ２、第２ダイオードＤｉ２及びコイルＬ１で入力電圧を昇圧する昇圧コンバータを構成している。すなわち、力率改善回路Ａでは、降圧コンバータ及び昇圧コンバータで１個のコイルＬ１を共用する構成となっている。
【００３１】
力率改善回路Ａは、第２スイッチング素子Ｔｒ２を常時オフにすることで、降圧コンバータとなる。すなわち、制御回路Ｃｏｎｔは、第２スイッチング素子Ｔｒ２のゲートにＬｏｗレベルの制御信号を送信し、第２スイッチング素子Ｔｒ２をオフにした状態で、第１スイッチング素子Ｔｒ１を短時間でオン／オフを切り替える（スイッチングする）ことで、第１入力端子Ｉｎ１及び第２入力端子Ｉｎ２に接続された整流回路Ｒｃで整流された電圧（整流電圧Ｖｐｆｃ）が降圧され、第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２から出力する。
【００３２】
また、力率改善回路Ａは、第１スイッチング素子Ｔｒ１を常時オンにすることで、昇圧コンバータとなる。すなわち、制御回路Ｃｏｎｔは、第１スイッチング素子Ｔｒ１のゲートにＨｉｇｈレベルの信号を送信し、第１スイッチング素子Ｔｒ１をオンにした状態で、第２スイッチング素子Ｔｒ２をスイッチングすることで、第１入力端子Ｉｎ１及び第２入力端子Ｉｎ２に接続された整流回路Ｒｃで整流された電圧を昇圧し、第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２から出力する。
【００３３】
なお、図１に示す回路は、第１出力端子Ｏｕｔ１と第２出力端子Ｏｕｔ２とに接続されたキャパシタＣ１を備えている。このキャパシタＣ１が取り付けられていることで、コイルＬ１より出力される電圧（降圧時、昇圧時かかわらず）を平滑化し、ＬＥＤランプ３に平滑化した電圧を印加することができる。
【００３４】
また、図１に示すように力率改善回路Ａでは、第１スイッチング素子Ｔｒ１のソース及び第２スイッチング素子Ｔｒ２のソースがともに第２入力端子Ｉｎ２に接続されており（第１スイッチング素子Ｔｒ１のソースと第２スイッチング素子Ｔｒ２のソースが短絡されており）、さらに、第２入力端子Ｉｎ２は短絡されている。
【００３５】
また、図１に示すように、力率改善回路Ａは、第１入力端子Ｉｎ１と第２入力端子Ｉｎ２の間の電圧（整流電圧Ｖｐｆｃ）を検出する整流電圧検出部Ｓｖｐを有しており、整流電圧検出部Ｓｖｐで検出された整流電圧Ｖｐｆｃ及び出力電圧検出部Ｓｖｏで検出された出力電圧Ｖｏは、制御回路Ｃｏｎｔに入力されている。
【００３６】
制御回路Ｃｏｎｔは、力率改善回路Ａを降圧コンバータあるいは昇圧コンバータとして駆動する回路である。制御回路Ｃｏｎｔは、第１スイッチング素子Ｔｒ１及び第２スイッチング素子Ｔｒ２のオン／オフを制御し、力率改善回路Ａに降圧動作又は昇圧動作させる。
【００３７】
以下に、制御回路の動作について、図面を参照して説明する。図２は図１に示す制御回路の制御を示すタイミングチャートである。図２に示すように、制御回路Ｃｏｎｔは、整流回路Ｒｃより出力された整流電圧Ｖｐｆｃは、正弦波の０Ｖ以上の半波長が並んだ形状を有している。
【００３８】
図２に示す整流電圧Ｖｐｆｃの半波長（一山）を、０Ｖと交差した部分から第１電圧Ｖ１までの間の第１領域Ｆ１と、電圧Ｖ１から最大電圧をへたのち第２電圧Ｖ２までの第２領域Ｆ２と、第２電圧から再び整流電圧Ｖｐｆｃが０Ｖに到達するまでの第３領域Ｆ３に分けて説明する。また、図２には、第１スイッチング素子Ｔｒ１のゲート及び第２スイッチング素子Ｔｒ２に入力される制御信号を示している。
【００３９】
図２に示すように、第１領域Ｆ１において、整流電圧Ｖｐｆｃが低いので、力率改善回路Ａを昇圧動作させる。つまり、制御回路Ｃｏｕｔは第１スイッチング素子Ｔｒ１に常時Ｈｉｇｈレベルの信号を入力し、それと同時に第２スイッチング素子Ｔｒ２に短時間でＨｉｇｈレベルとＬｏｗレベルとに切り替わる信号（スイッチング信号）を入力する。これにより、第１スイッチング素子Ｔｒ１はオンであり、第２スイッチング素子Ｔｒ２をスイッチング制御する。これにより、力率改善回路Ａは、整流電圧Ｖｐｆｃを昇圧し、第１出力端子Ｏｕｔ１より出力する。
【００４０】
また、第２領域Ｆ２では整流電圧Ｖｐｆｃが高いので、力率改善回路Ａを降圧動作させる。つまり、制御回路Ｃｏｕｔは第２スイッチング素子Ｔｒ２に常時Ｌｏｗレベルの信号を入力し、それと同時に第１スイッチング素子Ｔｒ１に短時間でＨｉｇｈレベルとＬｏｗレベルとに切り替わる信号（スイッチング信号）を入力する。これにより、第２スイッチング素子Ｔｒ２はオフであり、第１スイッチング素子Ｔｒ１をスイッチング制御する。これにより、力率改善回路Ａは、整流電圧Ｖｐｆｃを降圧し、第１出力端子Ｏｕｔ１より出力する。
【００４１】
図２に示すように、整流電圧Ｖｐｆｃは、第３領域Ｆ３で小さくなっている。力率改善回路Ａを昇圧動作させる。制御回路Ｃｏｕｔは第１スイッチング素子Ｔｒ１に常時Ｈｉｇｈレベルの信号を入力し、それと同時に第２スイッチング素子Ｔｒ２に短時間でＨｉｇｈレベルとＬｏｗレベルとに切り替わる信号（スイッチング信号）を入力する。これにより、第１スイッチング素子Ｔｒ１はオンであり、第２スイッチング素子Ｔｒ２をスイッチング制御する。これにより、力率改善回路Ａは、整流電圧Ｖｐｆｃを昇圧し、第１出力端子Ｏｕｔ１より出力する。
【００４２】
図２に示すように、力率改善回路Ａでは、整流電圧Ｖｐｆｃが低い領域（第１領域Ｆ１及び第３領域Ｆ３）では電圧を昇圧し、整流電圧Ｖｐｆｃが高い領域（第２領域Ｆ２）では電圧を降圧することで、第１入力端子Ｉｎ１に流れる電流値に波形を、整流電圧Ｖｐｆｃの波形に沿う形状とすることができ、力率を改善している。
【００４３】
また、第１スイッチング素子Ｔｒ１又は第２スイッチング素子のいずれか一方のみのスイッチングだけでよいので、スイッチング素子のスイッチングによる損失を低減できる。また、２つのスイッチング素子を同期してスイッチングしなくてもよいことから、制御回路を高速動作させる必要がなく、それだけ、制御回路の構成を簡略化し、コストを低減することが可能である。
【００４４】
このように、２つの電圧を決定することで、交流電源Ｐａからの交流電圧の周波数や振幅がばらついても、精度のよい出力電圧を出力することが可能である。また、第１電圧Ｖ１及び第２電圧Ｖ２を適切に変動させることで、出力電圧を調整することができるので、交流電源Ｐａからの交流電圧の周波数や振幅がばらついても、簡単な制御で所望の出力電圧を出力することが可能である。
【００４５】
図３は図１に示す力率改善回路を用いて異なる制御方法で制御する場合の制御回路の制御を示すタイミングチャートである。図３に示すタイミングチャートでは、第１領域Ｆ１と第２領域Ｆ２とが切り替わるタイミングを、整流電圧Ｖｐｆｃが０Ｖから上昇し始めてから時間Ｔ１経過した時点、第２領域Ｆ２と第３領域Ｆ３とが切り替わるタイミングを、第２領域Ｆ２に切り替わってから時間Ｔ２経過した時点として時間で管理している。
【００４６】
上述しているように、力率改善回路Ａは第１領域及び第３領域では昇圧動作を行い、第２領域では降圧動作を行っている。このように、時間で、昇圧動作及び降圧動作を切り替えることで、正確なタイミングで切り替えることができる。このことから、所望の電圧に精度よく合致する直流を出力することができる。また、時間を調整するだけであるので、制御回路Ｃｏｎｔの制御も簡略化することが可能である。
【００４７】
なお、このように時間で管理し、昇圧動作又は降圧動作を切り替える方法は、交流電源Ｐａから周波数及び振幅のばらつきが少ない交流が供給される場合や、負荷がほとんど変わらない状態で用いる場合に向いている。
【００４８】
すなわち、精度のよい入力電圧や変動の少ない負荷に電力を供給する回路に用いることで、データサイズを小さくすることができるので、小型化、簡略化することが可能である。また、時間で昇圧動作と降圧動作を切り替えるので制御が簡単である。
【００４９】
なお、本実施形態では、第１領域、第２領域、第３領域を固定の領域としているが、第１領域又は第３領域（換言すると、昇圧動作と降圧動作との切り替えのタイミングのどちらか一方）を固定しておき、他方を変化させることで、出力電圧を変化させることが可能である。これにより、出力電圧の制御が容易となる。さらに、ＬＥＤランプのように負荷が変化しない場合、電圧ごとのルックアップテーブルを利用することができ、それだけ制御のために必要なテーブルのデータサイズを小さくすることができる。
【００５０】
（第２の実施形態）
本発明にかかる力率改善回路の他の例について図面を参照して説明する。図４は本発明にかかる力率改善回路の他の例を示す図である。図４に示すように、力率改善回路Ｂは図１に示す力率改善回路Ａの第１ダイオードＤｉ１を第３スイッチング素子Ｔｒ３に、第２ダイオードＤｉ２を第４スイッチング素子Ｔｒ４に置き換えた構成である。さらに、制御回路Ｃｏｎｔが第３スイッチング素子Ｔｒ３及び第４スイッチング素子Ｔｒ４にも制御信号を送信する構成となっている。それ以外は、力率改善回路Ａと同じ構成を有しており、実質上、同じ部分には同じ符号を付すとともに、同じ部分の詳細な説明は省略する。
【００５１】
上述しているように、力率改善回路Ｂでは、第１スイッチング素子Ｔｒ１及び第２スイッチング素子Ｔｒ２以外にも、第３スイッチング素子Ｔｒ３及び第４スイッチング素子Ｔｒ４が備えられている。
【００５２】
力率改善回路Ｂでは、第１スイッチング素子Ｔｒ１をオン、第３スイッチング素子Ｔｒ３をオフにした状態で、第２スイッチング素子Ｔｒ２と第４スイッチング素子Ｔｒ４を交互にオン／オフすることで、昇圧コンバータとして動作する。
【００５３】
このときの各スイッチング素子に供給される制御信号について図面を参照して説明する。図５は図４に示す力率改善回路を昇圧動作するときの制御信号を示している。図５に示すように、第１スイッチング素子Ｔｒ１には、常時Ｈｉｇｈレベルの制御信号が、第３スイッチング素子Ｔｒ３には常時Ｌｏｗレベルの制御信号が制御回路Ｃｏｎｔから入力される。これにより、第１スイッチング素子Ｔｒ１は常時オン、第３スイッチング素子Ｔｒ３は常時オフになる。
【００５４】
この状態において、第２スイッチング素子Ｔｒ２にＨｉｇｈレベルの制御信号が入力されているとき、第４スイッチング素子Ｔｒ４にＬｏｗレベルの制御信号が入力されている。また、逆に第２スイッチング素子Ｔｒ２にＬｏｗレベルの制御信号が入力されているとき、第４スイッチング素子Ｔｒ４にＨｉｇｈレベルの制御信号が入力される。つまり、第２スイッチング素子Ｔｒ２と第４スイッチング素子Ｔｒ４とは、一方がオンのとき、他方がオフ、一方がオフのとき他方がオンになるように駆動される（同期スイッチング）。
【００５５】
また、力率改善回路Ｂでは、第２スイッチング素子ｔｒ２をオフ、第４スイッチング素子Ｔｒ４をオンにした状態で、第１スイッチング素子Ｔｒ１と第３スイッチング素子Ｔｒ３を交互にオン／オフすることで、降圧コンバータとして動作する。
【００５６】
このときの各スイッチング素子に供給される制御信号について図面を参照して説明する。図６は図４に示す力率改善回路を降圧動作するときの制御信号を示している。図６に示すように、第２スイッチング素子Ｔｒ２には、常時Ｌｏｗレベルの制御信号が、第４スイッチング素子Ｔｒ４には常時Ｈｉｇｈレベルの制御信号が制御回路Ｃｏｎｔから入力される。これにより、第２スイッチング素子Ｔｒ２は常時オフ、第４スイッチング素子Ｔｒ４は常時オンになる。
【００５７】
この状態において、第１スイッチング素子Ｔｒ１にＨｉｇｈレベルの制御信号が入力されているとき、第３スイッチング素子Ｔｒ３にＬｏｗレベルの制御信号が入力されている。また、逆に第１スイッチング素子Ｔｒ１にＬｏｗレベルの制御信号が入力されているとき、第３スイッチング素子Ｔｒ３にＨｉｇｈレベルの制御信号が入力される。つまり、第１スイッチング素子Ｔｒ１と第３スイッチング素子Ｔｒ３とは、一方がオンのとき、他方がオフ、一方がオフのとき他方がオンになるように駆動される（同期スイッチング）。
【００５８】
力率改善回路Ａと同様、力率改善回路Ｂにおいて制御回路Ｃｏｎｔは、整流回路Ｒｃからの出力電圧である整流電圧Ｖｐｆｃが出力電圧Ｖｏよりも低いとき、第１スイッチング素子Ｔｒ１〜第４スイッチング素子Ｔｒ４に、図５に示すような、昇圧動作を行う制御信号を送信する。また、整流電圧Ｖｐｆｃが出力電圧Ｖｏよりも高いとき、制御回路Ｃｏｎｔは、第１スイッチング素子Ｔｒ１〜第４スイッチング素子Ｔｒ４に、図６に示すような、降圧動作を行う制御信号を送信する。
【００５９】
これにより、力率を改善することができるとともに、昇圧動作又は降圧動作を行うとき、２個のスイッチング素子を、一方をオン、他方をオフにした状態で、残りの２個のスイッチング素子を同期スイッチングすればよく、同期するスイッチング素子の個数が少ないので、それだけ、制御回路Ｃｏｎｔを簡略化することが可能である。
【００６０】
（第３の実施形態）
本発明にかかる力率改善回路のさらに他の例について図面を参照して説明する。図７は本発明にかかる力率改善回路のさらに他の例の図である。図７に示す力率改善回路Ｃは出力側に、ちらつき防止用キャパシタＣ２と、ちらつき防止用スイッチング素子Ｔｒｏとを備えている。それ以外の部分は、図１に示す力率改善回路Ａと同じ構成を有しており、実質上同じ部分には、同じ符号を付すとともに、同じ部分の詳細な説明は省略する。
【００６１】
力率改善回路Ｃは、交流を直流に変換して出力する回路である。日本国内において、交流の周波数は東日本で５０Ｈｚ、西日本で６０Ｈｚであり、力率改善回路の出力は直流であるが、５０Ｈｚ〜６０Ｈｚでゆらぐ。ゆらぎのある直流でＬＥＤランプ３を点灯すると、ＬＥＤランプ３（ＬＥＤ３１）がちらつく。力率改善回路ＡにおいてキャパシタＣ１の容量を大きくすることでこのようなちらつきの解消は可能であるが、キャパシタは容量を大きくすると体積が大きく、また、コストも高くなるので、小型化、低コスト化の妨げになる。
【００６２】
そこで、このようなＬＥＤ３１のちらつきを抑制するため、図７に示す力率改善回路Ｃでは、第１出力端子Ｏｕｔ１と第２出力端子Ｏｕｔ２とをつなぐように、すなわち、負荷であるＬＥＤランプ３と並列となるように接続されたちらつき防止用キャパシタＣ２と、第２ダイオードＤｉ２のカソードとちらつき防止用キャパシタＣ２の一方の端子との間に配置されたちらつき防止用スイッチング素子Ｔｒｏとを備えている。図７に示すように、ちらつき防止用キャパシタＣ２は、キャパシタＣ１よりも出力側に取り付けられている。また、ちらつき防止用スイッチング素子Ｔｒｏは、キャパシタＣ１の一方の端子とちらつき防止用キャパシタＣ２の一方の端子との間に配置されている。
【００６３】
ここで、力率改善回路Ｃによるちらつき抑制の方法について説明する。力率改善回路Ｃの出力（出力電流の電流値）が５０Ｈｚ〜６０Ｈｚでゆらぐと、ＬＥＤ３１の発光輝度も５０Ｈｚ〜６０Ｈｚでゆらぐ。人間の目は６０Ｈｚ以下の周波数で発光輝度が切り替わると、その切り替わりをちらつきとして視認する。そこで、ちらつき防止用スイッチング素子Ｔｒｏを高速で切り替えることで、ＬＥＤランプ３に供給される電流が微小時間で一定となるようにしている。ちらつき防止用スイッチング素子Ｔｒｏの動作周波数としては、人間の目でちらつきを認識できない程度の周波数（およそ２００Ｈｚ）以上のものとすることで、ちらつきを抑制することができる。なお、ちらつき防止用スイッチング素子Ｔｒｏは制御回路Ｃｏｎｔからの信号によって、オンオフ制御されている。なお、ちらつき防止用スイッチング素子Ｔｒｏは、１ＭＨｚ以上でスイッチングするとスイッチング損失が大きくなり、また、制御が複雑になるため、１ＭＨｚ以下でスイッチングする。
【００６４】
また、ちらつき防止用スイッチング素子Ｔｒｏの動作周波数が高く、ごく短時間に一定の電流を供給すればよいので、キャパシタＣ１及びちらつき防止用キャパシタＣ２の容量が小さくても、ＬＥＤランプ３の点灯に必要な電流を供給することができる。
【００６５】
以上のことより、力率改善回路Ｃでは、力率改善回路Ａと同様、力率を改善することができるとともに、スイッチング素子のスイッチングによる損失を低減できる。また、２つのスイッチング素子を同期してスイッチングしなくてもよいことから、制御回路を高速動作させる必要がなく、それだけ、制御回路の構成を簡略化し、コストを低減することが可能である。さらに、大容量のキャパシタを用いたり、特殊な回路を利用したりすることなく、ＬＥＤのちらつきを防止することができる。
【００６６】
また、本実施形態では、ちらつき防止用スイッチング素子Ｔｒｏを第１出力端子側（ＬＥＤランプ３のアノード側）に配置しているが、第２出力端子側（ＬＥＤランプ３のカソード側）に配置しても同様の動作を行う力率改善回路とすることが可能である。  
【実施例】
【００６７】
（第１の実施例）
以上に示したような、本発明にかかる力率改善回路を用いた実施例について図面を参照して説明する。図８は本発明にかかる力率改善回路を用いた電源装置の図である。図８に示すように、電源装置Ｐｓは、力率改善回路Ａと、交流電源Ｐａと、交流電源Ｐａからの入力電圧Ｖｉｎを検出する交流電圧検出器Ｓｖｉと、交流電源Ｐａからの入力電流Ｉｉｎを検出する交流電流検出器Ｓａｉと、交流電源Ｐａからの交流を全波整流する整流回路Ｒｃと、整流回路Ｒｃで整流された整流電圧Ｖｐｆｃを検出する整流電圧検出器Ｓｖｐと、第１入力端子Ｉｎ１に流れる整流電流Ｉｐｆｃを検出する整流電流検出器Ｓａｐと、力率改善回路の出力電圧Ｖｏｕｔを検出する出力電圧検出器Ｓｖｏとを備えている。
【００６８】
図８に示す電源装置Ｐｓを昇圧動作する例について図面を参照して説明する。図９は入力電圧を示す図であり、図１０は整流電圧を示す図であり、図１１は図８に示す力率改善回路に含まれる第２スイッチング素子のゲートに入力される制御信号であり、図１２は図８に示す力率改善回路に含まれる第１スイッチング素子のゲートに入力される制御信号であり、図１３は入力電流を示す図であり、図１４は整流電流を示す図であり、図１５は出力電圧を示す図である。なお、図１１、図１２において、縦軸は１がＨｉｇｈレベル、０がＬｏｗレベルであることを示している。
【００６９】
図９に示すように、交流電源Ｐａは、周波数ｆ＝５０Ｈｚ、電圧の実効値Ｖｒｍｓ＝１００Ｖ（ピーク値約１４０Ｖ）の交流電圧を整流回路Ｒｃに入力している。この交流電圧を整流回路Ｒｃで全波整流すると図１０に示すような、正の電圧の脈波となる。
【００７０】
制御回路Ｃｏｎｔは、整流電圧検出器Ｓｖｐから整流電圧Ｖｐｆｃを取得している。制御回路Ｃｏｎｔは、整流電圧Ｖｐｆｃが０Ｖから１００Ｖ（第１電圧Ｖ１に相当）に変化するまでの間（第１領域の間）、第１スイッチング素子Ｔｒ１のゲートにＨｉｇｈレベルの信号を入力しつつ、第２スイッチング素子Ｔｒ２のゲートに短時間でＨｉｇｈレベルとＬｏｗレベルとが切り替わる信号（スイッチング信号、図１１参照）を入力する。
【００７１】
第１スイッチング素子Ｔｒ１がオンで、第２スイッチング素子Ｔｒ２がスイッチングされるので、力率改善回路Ａは昇圧動作する。
【００７２】
整流電圧Ｖｐｆｃが上昇し、１００Ｖ（第１電圧Ｖ１）を超えると、制御回路Ｃｏｎｔは、第２スイッチング素子Ｔｒ２のゲートにＬｏｗレベルの信号を入力しつつ、第１スイッチング素子Ｔｒ１のゲートにスイッチング信号（図１２参照）を入力する。これにより、第２スイッチング素子Ｔｒ２がオフで、第１スイッチング素子Ｔｒ１がスイッチングされるので、力率改善回路Ａは降圧動作される。力率改善回路Ａは整流電圧Ｖｐｆｃが６０Ｖに到達するまでの間（第２領域の間）、降圧動作をおこなう。
【００７３】
そして、整流電圧Ｖｐｆｃが６０Ｖから０Ｖまでの間（第３領域の間）、第１スイッチング素子Ｔｒ１のゲートにＨｉｇｈレベルの信号を入力しつつ、第２スイッチング素子Ｔｒ２のゲートに短時間でＨｉｇｈレベルとＬｏｗレベルとが切り替わる信号（スイッチング信号、図１１参照）を入力する。
【００７４】
このように、力率改善回路Ａで整流電圧Ｖｐｆｃを昇圧又は降圧し、キャパシタＣ１で平滑化することで、図１５に示すような、ほぼ一定の出力電圧を出力することができる。また、整流電圧Ｖｐｆｃが小さいとき昇圧し、大きいとき降圧することで、電流が流れにくかったり、短期間に大電流が流れたりするのを抑制している。これにより、交流電源Ｐａからの入力電流Ｉｉｎ及び整流回路Ｒｃからの整流電流Ｉｐｆｃは、それぞれ、図１３、図１４に示すような波形になる。図１３に示す入力電流Ｉｉｎの波形は入力電圧Ｖｉｎと、図１４に示す整流電流Ｉｐｆｃの波形は整流電圧Ｖｐｆｃとそれぞれ近似した形状となっており、力率改善回路ＡがＰＦＣ回路であるとともに、力率を改善できていることがわかる。
【００７５】
（第２の実施例）
第２の実施例では、制御方法が異なる以外は、第１の実施例と同じであり、実質上同じ部分には同じ符号が付してある。図１６は整流電圧を示す図であり、図１７は図８に示す力率改善回路に含まれる第２スイッチング素子のゲートに入力される制御信号であり、図１８は図８に示す力率改善回路に含まれる第１スイッチング素子のゲートに入力される制御信号であり、図１９は出力電圧を示す図である。
【００７６】
第２の実施例では第１の実施例と同じ（図９に示すような）、周波数ｆ＝５０Ｈｚ、電圧の実効値Ｖｒｍｓ＝１００Ｖ（ピーク値約１４０Ｖ）の交流電圧を整流回路Ｒｃに入力している。この交流電圧を整流回路Ｒｃで全波整流すると図１０に示すような、正の電圧の脈波となる。
【００７７】
制御回路Ｃｏｎｔは、整流電圧検出器Ｓｖｐから整流電圧Ｖｐｆｃを取得している。図１６に示すように、制御回路Ｃｏｎｔは、整流電圧Ｖｐｆｃが０Ｖから上昇し始めて２．５ｍｓの間（第１領域の間）、第１スイッチング素子Ｔｒ１のゲートにＨｉｇｈレベルの信号を入力しつつ、第２スイッチング素子Ｔｒ２のゲートに短時間でＨｉｇｈレベルとＬｏｗレベルとが切り替わる信号を入力する（図１７参照）。
【００７８】
整流電圧Ｖｐｆｃが０Ｖから上昇し始めて２．５ｍｓを超え８．５ｍｓまでの間（第２領域の間）、制御回路Ｃｏｎｔは、第２スイッチング素子Ｔｒ２のゲートにＬｏｗレベルの信号を入力しつつ、第１スイッチング素子Ｔｒ１のゲートにスイッチング信号（図１８参照）を入力する。これにより、第２スイッチング素子Ｔｒ２がオフで、第１スイッチング素子Ｔｒ１がスイッチングされるので、力率改善回路Ａは降圧動作される。
【００７９】
そして、整流電圧Ｖｐｆｃが０Ｖから上昇し始めて８．５ｍｓを超え１０ｍｓまでの間（第３領域の間）、第１スイッチング素子Ｔｒ１のゲートにＨｉｇｈレベルの信号を入力しつつ、第２スイッチング素子Ｔｒ２のゲートに短時間でＨｉｇｈレベルとＬｏｗレベルとが切り替わる信号（スイッチング信号、図１７参照）を入力する。
【００８０】
このように、力率改善回路Ａを制御することで、図１９に示すように、約７２Ｖの直流電圧が出力される。
【００８１】
また、図２０は昇圧動作と降圧動作を切り替えるタイミングを変更したときの整流電圧を示す図であり、図２１は出力電圧を示す図である。図２０に示すように、第２領域を２．５ｍｓ〜６．０ｍｓ（３．５ｍｓ間）とし、その間、制御回路Ｃｏｎｔは、第２スイッチング素子Ｔｒ２のゲートにＬｏｗレベルの信号を入力しつつ、第１スイッチング素子Ｔｒ１のゲートにスイッチング信号を入力する。これにより、第２スイッチング素子Ｔｒ２がオフで、第１スイッチング素子Ｔｒ１がスイッチングされるので、力率改善回路Ａは降圧動作される。
【００８２】
第３領域として、６．０ｍｓ〜１０ｍｓ（４ｍｓ）とし、その間、第１スイッチング素子Ｔｒ１のゲートにＨｉｇｈレベルの信号を入力しつつ、第２スイッチング素子Ｔｒ２のゲートに短時間でＨｉｇｈレベルとＬｏｗレベルとが切り替わる信号を入力する。
【００８３】
このように、力率改善回路Ａを制御することで、図２１に示すように、約９０Ｖの直流電圧が出力される。
【００８４】
以上のことから、第１領域と第１領域の切り替わりのタイミングを固定し、第２領域と第３領域との切り替わりのタイミングを変更することで、出力電圧を変更できることができる。なお、本実施例では、第１領域と第２領域の切り替わりのタイミングを固定としているが、第１領域と第２領域の切り替わりのタイミングを変更し、第２領域と第３領域の切り替わりのタイミングを固定しても同様であることは言うまでもない。
【００８５】
なお、交流電源Ｐａからの交流波形が常に一定である場合、出力電圧によって、第１領域、第２領域及び第３領域のルックアップテーブルを備えておき、所望の出力電圧によってテーブルを読み出すようにすることも可能である。
【００８６】
（第３の実施例）
以上に示したような、本発明にかかる力率改善回路を用いた他の実施例について図面を参照して説明する。図２２は図７に示す力率改善回路を用いた電源装置の図である。本発明にかかる力率改善回路Ｃは、ＡＣをＤＣに変換して出力する回路である。
【００８７】
電源装置Ｐｓ２は、力率改善回路Ｃを用いるとともに、出力電流Ａｏｕｔを検出する出力電流検出器Ｓａｏとを備えている以外は、図８に示す電源装置Ｐｓと同じ構成を有しており、実質上同じ部分には、同じ符号が付してあるとともに、同じ部分の詳細な説明は省略する。
【００８８】
制御回路Ｃｏｎｔは、出力電流検出器Ｓａｏで検出される出力電流を検出しているとともに、その出力電流に基づいて、ちらつき防止用スイッチング素子Ｔｒｏのオンオフを切り替える。詳しく説明すると、出力電流検出器Ｓａｏにて検出される電流によって、微小時間内で平均電流が一定になるように、ちらつき防止用スイッチング素子Ｔｒｏを制御する。
【００８９】
ちらつき防止用スイッチング素子Ｔｒｏを１０ｋＨｚで動作させる場合について説明する。例えば、出力電流検出器Ｓａｏで検出される電流値が１０Ａで、ＬＥＤランプ３に供給する電流の平均値が１Ａであるとすると、制御回路Ｃｏｎｔはちらつき防止用スイッチング素子Ｔｒｏをオンデューティ０．１（ちらつき防止用スイッチング素子Ｔｒｏのオン時間０．１ｍｓ、オフ時間０．９ｍｓ）で駆動する。
【００９０】
このとき、０・１ｍｓの間にちらつき防止用キャパシタＣ２が充電され、０．９ｍｓの間に放電されることで、ＬＥＤランプ３に電流が供給され、ＬＥＤ３１が発光する。ＬＥＤ３１が発光することで、ちらつき防止用キャパシタＣ２は放電され、電流値が変化し、ＬＥＤ３１の輝度は低下する（Ｃ２の容量が小さい場合は０．９ｍｓ以内に放電され、ＬＥＤランプ３に電流が供給されなくなる）。このときの周波数は１０ｋＨｚであり、人間の目では認識することができず、ＬＥＤ３１のちらつきを抑制することが可能である。
【００９１】
また、同様に出力電流検出器Ｓａｏが２Ａの場合オンデューティ０．５で駆動することで、平均１Ａの電流をＬＥＤランプ３に供給する。この場合も、ＬＥＤ３１は高速でオンオフを繰り返すので、人間の目でＬＥＤ３１のちらつきを認識できない。
【００９２】
なお、上述の例では、ちらつき防止用スイッチング素子Ｔｒｏを１０ｋＨｚで駆動する例について説明しているが、これに限定されるものではなく、人間の目で認識が不可能であるとされている２００Ｈｚ以上であればよい。また、制御の容易さを考えて上限は１ＭＨｚ程度であることが好ましい。
【００９３】
なお、力率改善回路による出力電流が、ＬＥＤランプ３に供給する電流の平均値よりも高くなるように第１スイッチング素子Ｔｒ１及び第２スイッチング素子Ｔｒ２の制御がなされる。なぜなら、例えば、力率改善回路による出力電流がＬＥＤランプ３に供給する電流の平均値が同じ場合、ちらつき防止用スイッチング素子Ｔｒｏのオンデューティが１になり、ちらつき防止用スイッチング素子Ｔｒｏが常時オンとなり、ちらつき防止効果がなくなるためである。
【００９４】
以上のことより、本発明にかかる力率改善回路を利用することで、スイッチング制御を簡略化し、制御回路の構成を簡略化することができる。また、従来の回路のようにＰＦＣ回路で昇圧する必要がないので、それだけ、電圧変換時の効率の低下を抑制することができる。さらには、２個のスイッチング素子を駆動するときに、同期スイッチングが不要であるので、スイッチング素子を同期スイッチングによる損失を抑えることが可能であり、電圧変換時の効率の低下を抑制することが可能である。
【００９５】
また、上述のスイッチング素子として、ＭＯＳＦＥＴを用いるものとしているが、これに限定されるものではなく、例えば、バイポーラ型のトランジスタ、ＭＯＳトランジスタ、ＩＧＢＴ等のスイッチング素子を広く採用することができる。
【００９６】
以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。また本発明の実施形態は、発明の趣旨を逸脱しない限り、種々の改変を加えることが可能である。
【産業上の利用可能性】
【００９７】
本発明にかかる照明用電源回路は、ＬＥＤ、有機ＥＬ等の直流電流で点灯するとともに、オンオフのデューティーを変更することで、照度（明るさ）を調整する照明装置に用いることが可能である。
【符号の説明】
【００９８】
Ｔｒ１  第１スイッチング素子
Ｔｒ２  第２スイッチング素子
Ｄｉ１  第１ダイオード
Ｄｉ２  第２ダイオード
Ｃｏｎｔ  制御回路
Ｃ１  キャパシタ
Ｌ１  コイル
３  ＬＥＤランプ
３１  ＬＥＤ
【図１】
0005525494.tif 000002
【図２】
0005525494.tif 000003
【図３】
0005525494.tif 000004
【図４】
0005525494.tif 000005
【図５】
0005525494.tif 000006
【図６】
0005525494.tif 000007
【図７】
0005525494.tif 000008
【図８】
0005525494.tif 000009
【図９】
0005525494.tif 000010
【図１０】
0005525494.tif 000011
【図１１】
0005525494.tif 000012
【図１２】
0005525494.tif 000013
【図１３】
0005525494.tif 000014
【図１４】
0005525494.tif 000015
【図１５】
0005525494.tif 000016
【図１６】
0005525494.tif 000017
【図１７】
0005525494.tif 000018
【図１８】
0005525494.tif 000019
【図１９】
0005525494.tif 000020
【図２０】
0005525494.tif 000021
【図２１】
0005525494.tif 000022
【図２２】
0005525494.tif 000023