(57)【特許請求の範囲】
【請求項１】
スイッチング素子を準備する工程と、前記スイッチング素子に電気的に連結されたデータ保存部を形成する工程と、を含む不揮発性メモリ素子の製造方法において、
前記データ保存部を形成する工程は、
前記スイッチング素子に連結される下部電極を形成する工程と、
前記下部電極上のみに絶縁層を形成する工程と、
前記絶縁層に前記下部電極が露出されるコンタクトホールを形成する工程と、
前記コンタクトホールに、印加される電圧によって相異なる抵抗値を持つ遷移金属酸化物で、データ保存層を形成する工程と、
前記絶縁層及びデータ保存層上に上部電極を形成する工程と、を含み、
さらに、前記データ保存部及び前記スイッチング素子を層間絶縁層によって埋め込む工程と、
前記上部電極の上部面を露出させる工程と、
を含むことを特徴とする不揮発性メモリ素子の製造方法。
【請求項２】
前記遷移金属酸化物は、Ｎｉ、Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、ＷまたはＣｏの酸化物であることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
【請求項３】
前記データ保存層は、化学気相蒸着法により形成されることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
【請求項４】
前記化学気相蒸着法を行う間に、酸素ソースとしてＨ２Ｏ、Ｏ２、Ｏ２−活性化プラズマガスを交差注入して前記遷移金属酸化物の酸素含量を調節することを特徴とする請求項３に記載の不揮発性メモリ素子の製造方法。
【請求項５】
前記絶縁層は、ＳｉＯ２物質で形成されることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
【請求項６】
前記スイッチング素子は、トランジスタまたはスイッチング機能を持つダイオードであることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗体を利用した不揮発性メモリ素子の製造方法に係り、より詳細には、高集積化が可能であり、かつリセット電流を低められる構造を持つ不揮発性メモリ素子の製造方法に関する。 
【背景技術】
【０００２】
従来の抵抗体を利用した不揮発性メモリ素子として、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  ＲＡＭ）及びＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  ＲＡＭ）などが開発された。ＤＲＡＭやフラッシュメモリが電荷を利用して二進情報を保存する一方、これら素子は強誘電体物質の分極現象（ＦＲＡＭ）、強磁性体の磁化状態によるＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）薄膜の抵抗変化（ＭＲＡＭ）、相変化による抵抗変化（ＰＲＡＭ）などを利用して二進情報を保存する特徴を持つ。特に、これらは、ＤＲＡＭが持つ高集積特性及びフラッシュメモリが持つ不揮発性特性をいずれも持っていて、従来の揮発性や不揮発性メモリに代える可能性がある素子として注目される。
【０００３】
従来の抵抗体を利用した不揮発性メモリ素子の一例として、ＰＲＡＭは、ＧｅＳｂＴｅのような相変化物質が電気的なパルスによる局部的な熱発生によりクリスタル（ｃｒｙｓｔａｌｌｉｎｅ）及びアモルファス（ａｍｏｒｐｈｏｕｓ）状態に変化する特性を利用して、二進情報を記憶する素子である。ＰＲＡＭは、二進情報を記憶するメモリセルが相変化層とレジスタ及びスイッチトランジスタで構成される。トランジスタは、一般的にシリコンウェーハ上に設けられ、レジスタ及び相変化層は、前記トランジスタ上に設けられる。相変化層は、いわゆるＧＳＴ（ＧｅＳｂＴｅ）基盤の物質であって、カルコゲナイドという名称で呼ばれる。レジスタの用途は、相変化層を加熱する目的で使われる。加熱される程度によって相変化層がクリスタル及びアモルファス状態に相変化を起こすようになって抵抗値が変わり、抵抗に流れる電流によって電圧が変わるので、二進情報を保存及び判読できる。
【０００４】
ところが、このような従来の不揮発性メモリ素子において、抵抗体は、耐エッチング性に優れ、既存のＤＲＡＭ工程を利用すればエッチングが難しく、エッチングが可能であるとしても長時間がかかる物質である。このような理由で、従来の抵抗体を利用した不揮発性メモリ素子の場合、生産性が低くなって製品コストが高くなるが、このような結果は、市場での競争力を失わせる。したがって、新たな抵抗材料の開発が要求される。
【０００５】
また、従来の不揮発性メモリ素子において、抵抗体は、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を利用して薄膜形態に形成されるために、稠密かつ均一な膜質を得難く、その抵抗体を構成する元素の組成比を制御し難かった。抵抗体を構成する元素の組成比は、メモリ素子のスイッチング特性に大きい影響を及ぼす。
【０００６】
特許文献１は、ＭＯＣＶＤ方法による金属酸化物蒸着方法を開示する。前記特許文献１は、選択された前駆体を利用して抵抗メモリ材料を含む含金属膜を形成する技術に関する。しかし、含金属膜中の酸素含量はメモリ素子のスイッチング特性に影響を及ぼすが、そのようなＭＯＣＶＤ方法では、前記酸素含量の制御には限界がある。また、前記含金属膜は薄膜形態を持つために、メモリ素子の高集積化及びリセット電流を低めるのに限界がある。したがって、高集積化が可能であり、かつリセット電流を低めることができるメモリ素子の構造開発が要求される。
【特許文献１】大韓民国公開特許公報第２００４−００５５５９４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的課題は、高集積化が可能であり、かつリセット電流を低めることができる構造を持つ不揮発性メモリ素子の製造方法を提供することである。 
【課題を解決するための手段】
【０００９】
また、本発明によれば、スイッチング素子を準備する工程と、前記スイッチング素子に電気的に連結されたデータ保存部を形成する工程と、を含む不揮発性メモリ素子の製造方法において、前記データ保存部を形成する工程は、前記スイッチング素子に連結される下部電極を形成する工程と、前記下部電極上のみに絶縁層を形成する工程と、前記絶縁層に前記下部電極が露出されるコンタクトホールを形成する工程と、前記コンタクトホールに、印加される電圧によって相異なる抵抗値を持つ遷移金属酸化物で、データ保存層を形成する工程と、前記絶縁層及びデータ保存層上に上部電極を形成する工程と、を含み、さらに、前記データ保存部及び前記スイッチング素子を層間絶縁層によって埋め込む工程と、前記上部電極の上部面を露出させる工程と、を含む不揮発性メモリ素子の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、ＣＶＤ法によりデータ保存層が形成されるために、稠密かつ均一な膜質を持つデータ保存層が得られる。特に、前記データ保存層を絶縁層のコンタクトホール内に形成することによって、従来の薄膜形態のデータ保存層にはない３次元構造に立体化されたデータ保存層が得られる。このような３次元構造に立体化されたデータ保存層は、従来よりも小さなサイズを持ちながらもメモリ保存特性は従来よりも劣ることはない。特に、このように３次元構造に立体化されたデータ保存層によれば、メモリ素子の集積度を高めることができ、データの記録及び消去に必要な電流、すなわち、メモリ素子のリセット電流Ｉｒｅｓｅｔを低めることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明による抵抗体を利用した不揮発性メモリ素子及びその製造方法の望ましい実施形態を、添付された図面を参照して詳細に説明する。この過程において、図面に図示された層や領域の厚さは、明細書の明確性のために誇張して図示してある。
【００１２】
図１は、本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の概略的断面図である。
【００１３】
図１を参照すれば、本発明による抵抗体を利用した不揮発性メモリ素子は、基板４０、基板４０に形成されたトランジスタ及び前記トランジスタの一領域に連結されたデータ保存部Ｓを備える。前記トランジスタは、導電性不純物がドーピングされたソース４２とドレイン４４、及びソース４２とドレイン４４との間のチャンネル領域４６上に形成されたゲート積層物４８、５０を備える。ゲート積層物４８、５０は、順次に積層されたゲート絶縁膜４８及びゲート電極５０で構成される。ここで、前記トランジスタは、スイッチング素子の一実施形態に過ぎず、前記トランジスタの代りにスイッチの機能を行うダイオードが利用されてもよい。
【００１４】
前記データ保存部Ｓは、ドレイン４４上に形成されている。前記データ保存部Ｓは、ドレイン４４と直接接触する下部電極５２、下部電極５２上に設けられたものであり、前記下部電極５２が露出されるコンタクトホールｈ１が設けられた所定厚さの絶縁層５３、前記コンタクトホールｈ１を満たすものであり、遷移金属酸化物で形成されたデータ保存層５４、前記絶縁層５３及びデータ保存層５４上に設けられた上部電極５６を備える。
【００１５】
また、前記トランジスタ及びデータ保存部Ｓを埋め込む層間絶縁層６０が形成されており、前記上部電極５６の上部面は露出される。また、層間絶縁層６０上にプレート電極５８が積層されており、プレート電極５８は、上部電極５６の露出された領域とコンタクトされる。プレート電極５８と上部電極５６とは同一物質でありうる。
【００１６】
ここで、前記絶縁層５３はＳｉＯ２物質で形成できる。前記データ保存層５４は、印加される電圧の大きさによって抵抗が変化する可変抵抗体である。このようなデータ保存層５４は、遷移金属酸化物で形成される。遷移金属酸化物は、周期率表上の遷移金属から形成されるグループで選択されたいずれか一つの元素の酸化物である。例えば、Ｎｉ、Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、ＷまたはＣｏの酸化物をいい、このような遷移金属酸化物の一例として、ニッケル酸化物（ＮｉＯ）、バナジウム酸化物（Ｖ２Ｏ５）、亜鉛酸化物（ＺｎＯ）、ニオブ酸化物（Ｎｂ２Ｏ５）、チタン酸化物（ＴｉＯ２）、タングステン酸化物（ＷＯ３）またはコバルト酸化物（ＣｏＯ）などがある。このような遷移金属酸化物で形成された抵抗体、すなわち、データ保存層５４を利用してデータを保存する原理は、図２と共に説明されうる。
【００１７】
図２は、遷移金属酸化物で形成されたデータ保存層の電流−電圧特性を示すグラフである。具体的には、ニッケル酸化物で形成されたデータ保存層の電流−電圧特性グラフである。グラフに示すように、遷移金属酸化物は印加される電圧によって相異なる抵抗値を持つことができ、このような抵抗値の差を利用して二進情報を保存及び判読できる。図２を参照して具体的に説明すれば、横軸は、データ保存部Ｓに印加される電圧を表し、縦軸は、前記電圧によるソース４２とドレイン４４との間に流れるドレイン電流Ｉｄを表す。
【００１８】
参照符号Ｇ１は、データ保存部Ｓの抵抗、さらに正確には、データ保存層５４の抵抗値が低くなった時に適用される電流−電圧曲線を示す第１グラフを表す。そして参照符号Ｇ２は、データ保存層５４の抵抗値が高くなった時（ドレイン電流値が低い時）に適用される電流−電圧曲線を示す第２グラフを表す。
【００１９】
第１グラフＧ１を参照すれば、データ保存層５４に印加される電圧に比例してドレイン電流Ｉｄが変化することが分かる。しかし、データ保存層５４に印加される電圧が第１電圧Ｖ１（Ｖ１＞０）になるとデータ保存層５４の抵抗が突然に大きくなり、データ保存層５４のドレイン電流Ｉｄは急激に小さくなることが分かる。データ保存層５４のこのような状態は、データ保存層５４に第２電圧Ｖ２（Ｖ２＞Ｖ１）が印加されるまで維持される。すなわち、データ保存層５４に印加される電圧が△Ｖ（Ｖ１〜Ｖ２）の間はデータ保存層５４の抵抗が急激に高くなる。次いで、データ保存層５４に印加される電圧が第２電圧Ｖ２よりも大きくなると、データ保存層５４の抵抗は再び急激に低くなって、データ保存層５４のドレイン電流Ｉｄの変化は、データ保存層５４に第１電圧Ｖ１より小さな電圧が印加されている時と同様に、印加される電圧に比例することが分かる。
【００２０】
一方、本発明者は、実験を通じて、第１電圧Ｖ１よりも大きい電圧範囲において、データ保存物質層５４に印加する電圧の大きさによって、第１電圧Ｖ１よりも小さな電圧を印加した場合に測定される電流値が異なるということを見出した。
【００２１】
具体的に、データ保存層５４に第３電圧（Ｖ３＞Ｖ２）を印加してデータ保存層５４に第１抵抗値を持たせた後、データ保存層５４に第１電圧Ｖ１より小さな電圧を印加した時は、データ保存層５４から第１グラフＧ１による電流値（抵抗値）が測定された（以下、第１の場合という）。
【００２２】
一方、データ保存層５４に第１電圧Ｖ１より大きいかまたは同じであるか、第２電圧Ｖ２より小さいかまたは同じである、所定の電圧（Ｖ１≦Ｖ≦Ｖ２）を印加して、図２に図示したようにデータ保存層５４に第２抵抗値（＞第１抵抗値）を持たせた後、データ保存層５４に第１電圧Ｖ１より小さな電圧を印加した時は、データ保存層５４から第２グラフＧ２による電流値（抵抗値）が測定された（以下、第２の場合という）。
【００２３】
第１電圧Ｖ１より小さな所定の電圧で、第２グラフＧ２によって測定された電流値は、第１グラフＧ１によって測定された電流値よりはるかに小さい。抵抗値の場合は逆になる。これは、第１電圧Ｖ１より小さな所定の電圧でデータ保存層５４から相異なる二つの電流値が測定できるということを意味する。測定される二つの電流値は、それぞれデータ保存層５４に記録されたデータ“０”及び“１”に該当する。
【００２４】
したがって、前記第１の場合は、データ保存層５４にデータ“１”を記録して再生する場合であり、前記第２の場合は、データ保存層５４にデータ“０”を記録して再生する場合であることが分かる。
【００２５】
前記第１及び第２場合に対するデータ値の指定は任意的である。したがって、前記第１場合は、データ“０”を記録して再生する場合になり、前記第２場合は、データ“１”を記録して再生する場合になりうる。
【００２６】
図３は、図１に図示した不揮発性メモリ素子の等価回路図である。ここで、参照符号Ｔｒは、前記トランジスタを表し、Ｒｖは、データ保存層５４に該当する可変抵抗体を表す。
【００２７】
前記のような本発明によれば、前記データ保存層５４を絶縁層５３のコンタクトホールｈ１内に形成することによって、従来薄膜形態のデータ保存層ではない３次元構造で立体化されたデータ保存層５４を得られる。このような３次元構造に立体化されたデータ保存層５４は、従来より小さなサイズでありながらもメモリ保存特性は従来よりも劣ることはない。特に、このように３次元構造に立体化されたデータ保存層５４によれば、メモリ素子の集積度を高めることができ、データの記録及び消去に必要な電流、すなわち、メモリ素子のリセット電流（Ｉｒｅｓｅｔ；ｒｅｓｅｔ  ｃｕｒｒｅｎｔ）を低めることができる。
【００２８】
図４Ａ及び図４Ｂは、それぞれ本発明の実施形態によって３次元構造に立体化されたデータ保存層及び従来の薄膜形態のデータ保存層の電流−電圧特性を示すグラフである。ここで、データ保存層はＮｉＯ物質で形成し、それぞれ化学気相蒸着（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法（図４Ａ）及びＰＶＤ法（図４Ｂ）により形成した。図４Ａ及び図４Ｂを比較すると、本発明による３次元構造に立体化されたデータ保存層において、電流−電圧特性がはるかに優れていることが分かる。
【００２９】
図５Ａないし図５Ｉは、本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【００３０】
まず、図５Ａに示すように、スイッチング素子として基板４０に形成されたトランジスタを準備する。前記トランジスタは、導電性不純物がドーピングされたソース４２とドレイン４４、及びソース４２とドレイン４４との間のチャンネル領域４６上に形成されたゲート積層物４８、５０を備える。ゲート積層物４８、５０は、順次に積層されたゲート絶縁膜４８及びゲート電極５０で構成される。ここで、前記トランジスタは、スイッチング素子の一実施形態に過ぎず、前記トランジスタの代りにスイッチ機能を持つダイオードが利用されてもよい。
【００３１】
次いで、図５Ｂないし図５Ｄに示すように、前記トランジスタのドレイン４４上に下部電極５２を形成し、前記下部電極５２上に所定厚さのＳｉＯ２絶縁層５３を形成する。次いで、前記絶縁層５３をエッチングして前記絶縁層５３に前記下部電極５２の所定領域が露出されるコンタクトホールｈ１を形成する。その後、図５Ｅに示すように、前記コンタクトホールｈ１を遷移金属酸化物で満たしてデータ保存層５４を形成する。前記データ保存層５４の形成過程で、前記絶縁層５３上に遷移金属酸化物層（図示せず）がさらに形成されうるが、このような遷移金属酸化物層（図示せず）は、エッチングなどのような工程により除去できる。このように所定深さを持つコンタクトホールｈ１にデータ保存層５４を形成するためには、ＣＶＤ法を行うことが望ましい。特に、前記ＣＶＤ法で気相化された遷移金属と酸素ソースガスとを反応させることができ、前記ＣＶＤ法を行う間に酸素ソースとしてＨ２Ｏ、Ｏ２、Ｏ２−活性化プラズマガスなどを交差注入して、前記遷移金属酸化物の酸素含量を調節できる。前記酸素含量を制御することによって、スイッチング特性に優れたデータ保存層５４が得られる。データ保存層、すなわち、遷移金属酸化物の酸素含量によるスイッチング特性については、図７のグラフを参考にすることができる。ＣＶＤ法によれば、稠密かつ均一な膜質を持つデータ保存層５４が得られる。特に、前記データ保存層５４を絶縁層５３のコンタクトホールｈ１内に形成することによって、従来の薄膜形態のデータ保存層ではない３次元構造に立体化されたデータ保存層が得られる。従来のＰＶＤ法による場合このような３次元構造の立体化されたデータ保存層を得ることができず、また遷移金属酸化物でデータ保存層を形成する時に酸素含量を制御することも難かった。
【００３２】
次いで、図５Ｆに示すように、前記絶縁層５３及びデータ保存層５４上に上部電極を形成する。その後、図５Ｇないし図５Ｉに示すように、前記トランジスタ及びデータ保存部Ｓを埋め込む層間絶縁層６０を形成した後、前記上部電極５６の上部面を一部露出させる。その後、前記層間絶縁層６０及び上部電極５６の露出された領域上にプレート電極５８を形成する。
【００３３】
前記のような本発明の製造方法によれば、従来の薄膜形態のデータ保存層ではない３次元構造に立体化されたデータ保存層を得ることができる。このような３次元構造に立体化されたデータ保存層は、従来よりも小さなサイズを持ちながらもメモリ保存特性は従来のものより劣ることはない。特に、このように３次元構造に立体化されたデータ保存層によれば、メモリ素子の集積度を高めることができ、データの記録及び消去に必要な電流、すなわちメモリ素子のリセット電流Ｉｒｅｓｅｔを低められる。
【００３４】
図６は、遷移金属酸化物で形成されたデータ保存層の酸素含量によるスイッチング特性を示すグラフである。図示されたグラフで分かるように、酸素含量はデータ保存層のスイッチング特性に相当な影響を与えている。
【００３５】
図７は、３次元構造に立体化されたニッケル酸化物（ＮｉＯ）のデータ保存層を示す断面写真を示す図である。
【００３６】
本願発明の理解を助けるために、いくつかの模範的な実施形態が説明され、添付された図面に図示したが、このような実施形態は単に広い発明を例示するだけであって、本発明を制限しないという点が理解されねばならず、そして、本発明は図示されて説明された構造及び配列には限定されないという点が理解されねばならず、これは、多様な他の修正が当業者により行うことが可能であると言うことを意味している。
【産業上の利用可能性】
【００３７】
本発明は、不揮発性メモリ素子の製造に好適に利用できる。
【図面の簡単な説明】
【００３８】
【図１】本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の概略的断面図である。
【図２】遷移金属酸化物で形成されたデータ保存層の電流−電圧特性を示すグラフである。
【図３】図１に図示した不揮発性メモリ素子の等価回路図である。
【図４Ａ】本発明の実施形態によって３次元構造に立体化されたデータ保存層の電流−電圧特性を示すグラフである。
【図４Ｂ】従来の薄膜形態のデータ保存層の電流−電圧特性を示すグラフである。
【図５Ａ】本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｂ】本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｃ】本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｄ】本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｅ】本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｆ】本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｇ】本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｈ】本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｉ】本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図６】遷移金属酸化物で形成されたデータ保存層の酸素含量によるスイッチング特性を示すグラフである。
【図７】３次元構造に立体化されたニッケル酸化物（ＮｉＯ）データ保存層を示す断面写真である。
【符号の説明】
【００３９】
４０    基板、
４２    ソース、
４４    ドレイン、
４６    チャンネル領域、
４８    ゲート絶縁膜、
５０    ゲート電極、
５２    下部電極、
５３    絶縁層、
５４    データ保存層、
５６    上部電極、
５８    プレート電極、
６０    層間絶縁層、
Ｓ    データ保存部、
ｈ１    コンタクトホール。
【図１】
0005472888.tif 000002
【図２】
0005472888.tif 000003
【図３】
0005472888.tif 000004
【図４Ａ】
0005472888.tif 000005
【図４Ｂ】
0005472888.tif 000006
【図５Ａ】
0005472888.tif 000007
【図５Ｂ】
0005472888.tif 000008
【図５Ｃ】
0005472888.tif 000009
【図５Ｄ】
0005472888.tif 000010
【図５Ｅ】
0005472888.tif 000011
【図５Ｆ】
0005472888.tif 000012
【図５Ｇ】
0005472888.tif 000013
【図５Ｈ】
0005472888.tif 000014
【図５Ｉ】
0005472888.tif 000015
【図６】
0005472888.tif 000016
【図７】
0005472888.tif 000017