(57)【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板上に形成された誘電体層と、
前記シリコン基板と前記誘電体層と間に形成された金属反射層と、
前記誘電体層上に形成されたゲルマニウム層であって、前記ゲルマニウムは、前記シリコン基板の結晶構造と同様の前記結晶構造を含む、前記ゲルマニウム層と、
前記誘電体層と前記ゲルマニウム層との間に形成されたシリコンゲルマニウム傾斜バッファ層と、
前記誘電体層の上の前記ゲルマニウム層上に形成され、第一ｎ＋ｐ＋ダイオードを介して前記ゲルマニウム層と電気的に連結された、第一複数ドープ半導体層を含む第一光サブ電池と、
前記誘電体層の上にある前記ゲルマニウム層の上の前記第一光サブ電池上に形成され、第二ｎ＋ｐ＋ダイオードを介して前記第一光サブ電池と電気的に連結された、第二複数ドープ半導体層を含む少なくとも第二の光サブ電池と、
を含む、多接合光起電デバイス。
【請求項２】
前記誘電体層は、絶縁性材料および導電性材料の一つを含む、請求項１に記載の多接合光起電デバイス。
【請求項３】
多接合光起電デバイスを作製する方法であって、前記方法は、
シリコン基板上に誘電体層を形成するステップと、
前記誘電体層の中にチャネルを形成するステップであって、前記チャネルは前記誘電体層を貫通し前記シリコン基板上部を露出させる、前記形成するステップと、
前記誘電体層上にアモルファスなゲルマニウムの層を堆積するステップであって、前記ゲルマニウム層は前記チャネルの中に延びている、前記堆積するステップと、
シリコン基板の結晶方位を前記アモルファス化ゲルマニウムに対する再結晶のテンプレートとして使って、前記アモルファス化ゲルマニウム層が再結晶化できるようにするステップと、
再結晶化された前記ゲルマニウム層上に、第一複数ドープ半導体層を含む第一光サブ電池を形成するステップと、
前記誘電体層の上にある前記ゲルマニウム層の上の前記第一光サブ電池上に、第二複数ドープ半導体層を含む少なくとも第二の光サブ電池を形成するステップと、
を含み、
前記誘電体層と前記ゲルマニウム層との間にシリコンゲルマニウム傾斜バッファ層を形成するステップをさらに含む、
前記方法。
【請求項４】
前記シリコン基板と前記誘電体層との間に金属反射層を形成するステップをさらに含む、請求項３に記載の方法。
【請求項５】
前記少なくとも第二の光サブ電池の上部の上に反射防止層を形成するステップをさらに含む、請求項３に記載の方法。
【請求項６】
前記第一複数および第二複数ドープ半導体層は、
ｎ型半導体、
ｐ型半導体、および
ｎ型およびｐ型ドープ領域を包含する半導体接合、
の少なくとも一つを含む、請求項３に記載の方法。
【請求項７】
前記第一光サブ電池と前記ゲルマニウム層との間に第一ｎ＋ｐ＋ダイオードを形成するステップと、
前記第一光サブ電池と前記少なくとも第二の光サブ電池との間に第二ｎ＋ｐ＋ダイオードを形成するステップと、
をさらに含む、請求項３に記載の方法。
【請求項８】
前記少なくとも第二の光サブ電池の上部の上に反射防止層を形成するステップと、
前記反射防止層の中に第一導電層を形成するステップであって、前記第一導電層は前記反射防止層を貫通し前記少なくとも第二の光サブ電池の前記上部に延びる、前記形成するステップと、
前記シリコン基板の底部に第二導電層を形成するステップと、
をさらに含む、請求項３に記載の方法。
【請求項９】
前記少なくとも第二の光サブ電池および前記第一光サブ電池の部分を選択的にエッチングするステップであって、前記シリコン基板、前記誘電体層、および前記ゲルマニウム層は、前記少なくとも第二の光サブ電池および前記第一光サブ電池から張り出して横方向に延び、これによりオフセット領域を生成する、前記エッチングするステップをさらに含む、請求項３に記載の方法。
【請求項１０】
前記オフセット領域に導電層を形成し、これにより前記ゲルマニウム層とのオーミックなコンタクトを生成するステップをさらに含む、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に太陽電池の分野に関し、さらに具体的には、多接合太陽電池のためのシリコン・ウエハ・ベースの構造に関する。
【背景技術】
【０００２】
太陽電池に見られる光起電構造は、光子を電気に変換する半導体構造である。一般に、光電池は、光吸収材料中で電荷担体（電子および正孔）の光生成を行い、その電荷担体を電気を伝送する導電コンタクトに分離する。この光電池の変換プロセスは光起電力効果といわれる。光起電力効果が、太陽電池が太陽エネルギを生成することを可能にする。
【０００３】
光電池の一つの類型が、３接合太陽電池などの多接合電池である。在来の３接合太陽電池は、ｐ型Ｇｅ基板上のＧａＩｎＰおよびＧａＡｓのサブ電池から成る。第三のサブ電池は、Ｇｅ基板にＡｓを近表面ドーピングしてｎ−ｐ接合を生成することによって形成される。このデバイス構造は、ＧａＩｎＰ、ＧａＡｓ、およびＧｅのサブ電池から成り、これら電池の間での効率的な電気コンタクトを可能にするため、これらは高濃度ドープされたトンネル接合で分けられている。ゲルマニウム化合物半導体ベースの３接合電池は、現在、太陽電池として最高の効率を備えており、集光装置市場で用いられる潜在性が高い。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、多接合太陽電池のウエハとしてゲルマニウムを用いるのは、最終デバイスに課される重量などの難点がある。また、ゲルマニウムは高価で寡少な材料である。従って、これら従来技術の問題を克服することが求められている。
【課題を解決するための手段】
【０００５】
一つの実施形態において、多接合光起電デバイスが開示される。この多接合光起電デバイスは、シリコン基板およびシリコン基板上に形成された誘電体層を包含する。誘電体層の上にゲルマニウム層が形成される。このゲルマニウムは、シリコン基板の結晶構造とほぼ同様の結晶構造を包含する。第一光サブ電池は第一複数ドープ半導体層を包含し、誘電体層の上のゲルマニウム層上に形成される。少なくとも第二の光サブ電池は第二複数ドープ半導体層を包含し、誘電体層の上にあるゲルマニウム層の上の第一光サブ電池上に形成される。本発明の各種実施形態の一つの利点は、多接合光電池に対する基板としてシリコンが使えることである。
【０００６】
別の実施形態において、別の多接合光起電デバイスが開示される。この多接合光起電デバイスは、シリコン基板およびシリコン基板上に形成された誘電体層を包含する。シリコン基板と誘電体層との間に金属反射層が形成される。誘電体層の上にゲルマニウム層が形成される。このゲルマニウムは、シリコン基板の結晶構造とほぼ同様の結晶構造を包含する。誘電体層とゲルマニウム層との間にシリコンゲルマニウムの傾斜バッファ層が形成される。誘電体層の上のゲルマニウム層上に、第一複数ドープ半導体層を含む第一光サブ電池が形成される。誘電体層の上にあるゲルマニウム層の上の第一多接合光電池上に、第二複数ドープ半導体層を含む少なくとも第二の光サブ電池が形成される。第二光サブ電池は、トンネルｎ＋ｐ＋ダイオードを介して第一光サブ電池に電気的に連結される。また、ｐ型ゲルマニウムの表面にｎ型ドーピングを取り込むことによって、ゲルマニウム層中にサブ電池を形成することができる。この「底部」電池は、その上方の第一サブ電池とトンネルｐ／ｎ接合によって連結される。
【０００７】
さらに別の実施形態において、多接合光起電デバイスを作製する方法が開示される。本方法はシリコン基板上に誘電体層を形成するステップを含む。誘電体層の中にチャネルが形成される。これらチャネルは、誘電体層を貫通して延び、シリコン基板の上部を露出する。誘電体層の上にゲルマニウムの層が堆積される。ゲルマニウム層はチャネル中にも延びる。Ｓｉ基板上に堆積された誘電体層はアモルファスなので、堆積されたゲルマニウム層もアモルファスとなる。アモルファスのゲルマニウム層は、シリコン基板の結晶方位が、アモルファス・ゲルマニウムに対する再結晶テンプレートとして作用するようにして、再結晶できるようにされる。再結晶したゲルマニウム層の上に、第一複数ドープ半導体層を含む第一光サブ電池が形成される。誘電体層の上にあるゲルマニウム層の上の第一光サブ電池上に、第二複数ドープ半導体層を含む少なくとも第二の光サブ電池が形成される。
【０００８】
別の実施形態において集積回路が開示される。この集積回路は、電気コンタクトとそのコンタクトに電気的に連結されている多接合光起電デバイスとを含む基板をサポートする回路を包含する。多接合光起電デバイスは、シリコン基板およびシリコン基板上に形成された誘電体層を包含する。誘電体層の上にゲルマニウム層が形成される。このゲルマニウムは、シリコン基板の結晶構造とほぼ同様の結晶構造を包含する。第一光サブ電池は第一複数ドープ半導体層を包含し、誘電体層の上のゲルマニウム層上に形成される。少なくとも第二の光サブ電池は第二複数ドープ半導体層を包含し、誘電体層の上にあるゲルマニウム層の上の第一光サブ電池上に形成され、トンネルｎ＋ｐ＋ダイオードを介して第一光サブ電池に電気的に連結される。本発明の各種実施形態の一つの利点は、多接合光電池に対する基板としてシリコンが使えることである。
【０００９】
前述したように、従来型の多接合太陽電池では、一般にゲルマニウムが基板材料として使われているが、これは高価であって豊富なものではない。本発明の各種実施形態は、シリコンを基板材料として使うことによってこのコストを低減する。シリコン基板の上に、誘電体（これは導電性とすることも絶縁性とすることもできる）が形成され、続いて、この誘電体層上でゲルマニウムの成長および結晶化が行われる。ゲルマニウムは、その上に多接合デバイスを堆積するベースの役割をする。誘電体層は、サブ電池の半導体層をシリコン基板から隔てている。ゲルマニウムの再結晶化は、シリコン格子と多接合電池の半導体とが整合しない結果生ずる欠陥を軽減する。例えば、再結晶化プロセスは、多接合電池を構成する化合物半導体層と格子が整合した、低欠陥密度の基板を生成する。
【００１０】
添付の図面中の同じ参照番号は、各種図面を通して同一または機能的に同様な要素を示し、これら図面は、以下の詳細説明とともに本明細書に組み込まれ明細書の一部を形成し、各種実施形態をより一層明らかにし、全て本発明によるさまざまな原理および利点を説明する役割をする。
【図面の簡単な説明】
【００１１】
【図１】本発明の一つの実施形態による、多接合光電池のさまざまな層の断面図およびその作製方法である。
【図２】本発明の一つの実施形態による、多接合光電池のさまざまな層の断面図およびその作製方法である。
【図３】本発明の一つの実施形態による、多接合光電池のさまざまな層の断面図およびその作製方法である。
【図４】本発明の一つの実施形態による、多接合光電池のさまざまな層の断面図およびその作製方法である。
【図５】本発明の一つの実施形態による、多接合光電池のさまざまな層の断面図およびその作製方法である。
【図６】本発明の一つの実施形態による、多接合光電池のさまざまな層の断面図およびその作製方法である。
【図７】本発明の一つの実施形態による、多接合光電池のさまざまな層の断面図およびその作製方法である。
【図８】本発明の一つの実施形態による、多接合光電池を作製するための一つの工程を示す作業流れ図である。
【発明を実施するための形態】
【００１２】
必要に応じ、本発明の詳細実施形態を本明細書に開示するが、これら開示された実施形態は本発明の単なる例示であって、さまざまな形に具現できることを理解する。従って、本明細書で開示された特定の構造的および機能的明細は、限定ではなく、単に請求項のベースであり、当業者が、本発明を、実際上任意の適切に詳細化された構造および機能でさまざまに用いるための教示の代表的ベースとして解釈する。さらに、本明細書で使われる用語および語句は、限定を意図するものでなく、本発明の理解し易い説明を提供することを意図したものである。
【００１３】
本明細書で使われる表現「ある（ａまたはａｎ）」は、一つでなく一つ以上と定義される。本明細書で使われる表現「複数」は、２つ以上として定義される。本明細書で使われる表現「別の」は、少なくとも第二、またはそれ以上として定義される。本明細書で使われる、「もしくは〜またはその両方」を含む表現は、包含として定義される（すなわち、オープン・ランゲージ）。本明細書で使われる表現「連結される」は、必ずしも直接ではなく必ずしも機械的にではないが、接続されるとして定義される。
【００１４】
図１〜７は、シリコン（Ｓｉ）基板を実装したヘテロ構造の太陽電池を示す。具体的には、以下の記述では、その上に化合物半導体ヘテロ構造が成長されるゲルマニウム／アモルファス層／シリコン・ウエハを含む、デバイス構造を説明する。このデバイスは光電池として機能する。図１には、結晶シリコン基板１０２を含むウエハ１００が示されており、この基板は単結晶とすることも多結晶とすることもでき、その上に形成されたアモルファスの誘電体層１０４を有する。一つの実施形態において、誘電体層１０４は導電性もしくは絶縁性である。シリコン基板１０２の上に成長させることが可能な導電性材料の例には、タンタル・シリコン窒化物（ＴａＳｉＮ）、イリジウム−レニウム（Ｉｒ−Ｒｅ）、イリジウム−タンタル（Ｉｒ−Ｔａ）、レニウム−タンタル（Ｒｅ−Ｔａ）などがある。シリコン基板１０２の上に成長させることが可能な絶縁性材料の例には、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、酸化チタン（ＴｉＯ２）などがある。これらの材料は、有機金属化学気相成長法（ＭＯＣＶＤ：ｍｅｔａｌ−ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、原子層堆積法（ＡＬＤ：ａｔｏｍｉｃ−ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）、または物理気相成長法（ＰＶＤ：ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）など、在来の任意の堆積プロセスを使って、シリコン基板１０２上に形成することができる。
【００１５】
一つの実施形態において、図２に示すように、随意的な金属反射層２０６が、シリコン基板１０２と誘電体層１０４との間に堆積される。例えば、金属反射層２０６の底部２０８はシリコン基板１０２の上部２１０上に形成され、誘電体層１０４の底部２１２は金属反射層２０６の上部２１４上に形成される。金属反射層２０６は、光電池中に加わる光の量を増加する。金属反射層２０６は、例えば（以下に限らないが）クロムまたはアルミニウムなどの金属材料で構成することができ、例えば（以下に限らないが）スパッタリング、蒸着、化学気相堆積、およびプラズマ化学気相堆積法（ＰＥＣＶＤ：ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）などの堆積プロセスを使って堆積することができる。随意的な金属反射層２０６は、追加された光捕捉の効果によって、より薄い半導体層の使用を可能にする。層の厚さを、例えば１．５〜２．０ミクロンに対して０．５〜０．７５ミクロンにすることができる。
【００１６】
誘電体層１０４が形成されたならば、図３に示すように、リソグラフィおよびエッチング処理を用いてアモルファス（誘電体）層１０４内にチャネル３１６、３１８が生成される。なお、図３には例示目的のため２つのチャネル３１６、３１８だけが示されているが、必要に応じもっと多くのチャネルを形成することができる。チャネル３１６、３１８は、種用窓（ｓｅｅｄｉｎｇ  ｗｉｎｄｏｗ）の役割をし、誘電体層１０４を貫通し下のシリコン基板１０２まで延び、シリコン基板１０２の上部２１０を露出させている。一つの実施形態において、チャネル３１６、３１８は、点線３１９、３２１で示されるように、シリコン基板１０２の中まで下延している。シリコンと誘電体層との間に金属反射層が存在する場合は、開口３１６および３１８は、誘電体層および金属層両方を通り抜けて下のＳｉ表面２１０に伸延する。
【００１７】
次いで、周知の堆積プロセスを用いて、誘電体層１０４の上にアモルファスなゲルマニウム（Ｇｅ）層４２０が形成される。例えば、Ｇｅは、誘電体層１０４、およびＳｉ基板１０２の、チャネル３１６、３１８によって露出された領域に、非選択的にスパッタリングすることができる。次に、アニーリング処理が実施され、Ｇｅは溶融されるがＳｉ層１０２は固体状で残る。次いで、ウエハ１００が冷却され、エピタキシャル成長処理が行われる。エピタキシャル処理の過程で、Ｇｅの成長は、チャネル３１６、３１８中のＳｉ／Ｇｅ界面から始まり、誘電体層１０４上に所在する液状Ｇｅを通して横方向に伝播し、これにより単結晶構造を含む再結晶化Ｇｅ層４２０が形成される。一つの適用可能なエピタキシャル処理についてのさらに詳細な考察が、その全体が本出願明細書において参照により援用されているリューらの「Ｈｉｇｈ−ｑｕａｌｉｔｙ  ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ  Ｇｅ  ｏｎ  ｉｎｓｕｌａｔｏｒ  ｂｙ  ｌｉｑｕｉｄ−ｐｈａｓｅ  ｅｐｉｔａｘｙ  ｏｎ  Ｓｉ  ｓｕｂｓｔｒａｔｅｓ」、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ誌、Ｖｏｌ．８４、Ｎｏ．１４、２００４年４月５日発行、に記載されている。なお、この公表論文で論考されている液相エピタキシ処理は、本発明の一つ以上の実施形態に適用可能な、Ｓｉ上のＧｅ再結晶化処理の単なる一つの例である。
【００１８】
シリコンとゲルマニウムとは、Ｇｅの格子がＳｉの格子よりも大きいので、良好な格子整合性を持たない。ＳｉとＧｅとの組み合わせは、転位などの欠陥の原因となるひずみを発生させる。しかしながら、図５に示されるような傾斜バッファ層５２２を用いることによって、こういった欠陥を回避することができる。Ｇｅ層４２０を堆積する前に、リソグラフィおよびエッチング処理を用いて、誘電体層１０４中にビア５２４、５２６が生成され、これによりＳｉ層１０２の上部２１０が露出される。エピタキシャル成長処理を用い、Ｓｉ基板層１０２から上にビアを通って、Ｓｉ含有およびＧｅ含有の堆積材料源の混合によって決まるＧｅ組成比によるＳｉＧｅが成長される。Ｓｉ／Ｇｅ組成比は傾斜的に増大され、所与の量のＳｉ／Ｇｅが堆積された後、純粋なＧｅが堆積されそれがＧｅ層４２０に移行する。このＳｉ／Ｇｅの傾斜バッファ層５２２は、Ｓｉ−Ｇｅ格子ミスマッチに起因する欠陥を最小化または解消する。
【００１９】
再結晶化Ｇｅ層４２０を含むウエハが形成されたならば、次いで、図６に示すように、例えば（以下に限らないが）分子線エピタキシ（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、ＣＶＤ、ＭＯＣＶＤなど在来の作製プロセスを用いて、ウエハ１００上に光サブ電池構造６２８、６３０を形成することができる。なお、Ｓｉ基板１０２、誘電体層１０４、およびＧｅ層４２０を含むウエハ１００上に直接光電池構造６２８、６３０を形成するのに加え、Ｇｅの層を包含する犠牲基板上に、電池６２８、６３０を形成することもできる。犠牲基板上のＧｅの上に形成された電池から成る多接合構造は、次いで、層転写処理もしくはウエハー・ボンディング処理またはその両方を使って、Ｓｉ層１０２および誘電体層１０４だけを含むウエハに移転することができる。
【００２０】
一つの実施形態において、多接合光電池６２８、６３０は、ＩＩＩ‐Ｖ族デバイスである。言い換えれば、光サブ電池６２８、６３０は、周期律表のＩＩＩ族およびＶ族の材料を含む。例えば、光サブ電池６２８、６３０には、例えば（以下に限らないが）ガリウム・ヒ素（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、リン化アルミニウム・インジウム（ＡｌＩｎＰ）およびリン化ガリウム・インジウム（ＧａＩｎＰ２）などの材料を使ったＭＢＥまたはＣＶＤを用いて形成される、多重薄膜を含めることができる。光電池６２８、６３０中の半導体の層群は減少するバンドギャップを有し、多接合構造の最上層はより高いエネルギの光子を吸収するが低エネルギの光子を通過させ、次いでより低い層によってそれを吸収することができる。
【００２１】
各光サブ電池６２８、６３０、およびＧｅ層４２０中に形成されたＧｅサブ電池６５０は、ｐ−ｎダイオードであり、図６に示されるように、ｐ−ｎ接合６３２、６３４、６３６を含む。光サブ電池６２８、６３０、および６５０の各々は、トンネル接合といわれるｎ＋ｐ＋ダイオード６３８、６４０を介して相互に直列に接続されている。トンネル接合６３８、６４０は、光電池６２８、６３０のさまざまな層の成長の過程で、そのままの位置で成長させることができる。トンネル接合６３８、６４０は非常に高度にドープされた領域を含み、サブ電池６２８、６３０、および６５０から成る多接合構造中の異なる材料の間でオーミックなコンタクトの役割をする。トンネル接合６３８、６４０は、多接合光電池６２８、６３０で生成された電圧を直列に印加することを可能にする。ＧａＡｓ、ＩｎＰ、ＡｌＩｎＰ、およびＧａＩｎＰなどのＩＩＩ‐Ｖ族化合物の層は、例えば、６００℃〜８００℃の温度の蒸着装置の中で、所望のガス組成のトリメチル・ガリウム、トリメチル・インジウム、トリメチル・アルミニウム、アルシン、およびホスフィンなどの混合ガスを使って堆積することができ、所望の時間間隔でガス相の組成を変えることによって、異なる組成の層を堆積することができる。ＩＩＩ‐Ｖ族化合物の堆積のための他の処理法には、高度な真空のチャンバ内で、所望の組成が得られる所定速度で材料を蒸発させる分子線エピタキシ、および、分子線エピタキシとトリメチル・ガリウムもしくはトリメチル・インジウムまたはその両方などのガス源とを組み合わせたＭＯ−ＭＢＥ法が含まれる。
【００２２】
光電池６２８、６３０が形成されたならば、反射防止層６４２が、最上部の多接合電池６３０の上部６４４上に形成される。反射防止層６４２は、在来の堆積プロセスを使って形成することができる。一つの実施形態において、反射防止層６４２は、二酸化チタン、窒化ケイ素、酸化ケイ素、またはこれらの材料の組み合わせを含む。反射防止層６４２とサブ電池６３０の表面６４４との間に、リン化アルミニウム・ガリウム（ＡｌＧａＰ）、リン化アルミニウム・インジウム（ＡｌＩｎＰ）または類似物などの保護層を用いて表面再結合損失を低減することができる。
【００２３】
ウエハ１００上に金属化処理を行って金属コンタクトを形成することができる。例えば、図７は、反射防止層６４２内に形成され、光サブ電池６３０の最上部上のｐ−ｎ接合６３６の上面６４４まで延下する最上部コンタクト７４６を示している。フォトリソグラフィもしくはエッチングまたはその両方を使って、反射防止層６４２の一部をエッチング除去して金属コンタクトを形成することができる。絶縁性材料を使って誘電体層１０４が形成されている一つの実施形態において、反射防止層６４２および光電池６２８、６３０がエッチングで後退させられ、オフセット域７４８が生成され、誘電体層１０４、Ｓｉ基板１０２、およびＧｅ層４２０は、上記のエッチングされた層から張り出して延びている。次いで、Ｇｅ層４２０のｐ−ｎ接合６３２の底部に金属コンタクト７５０を形成し、Ｇｅ層４２０の底部とのオーミック・コンタクトを作製することができる。しかしながら、誘電体層１０４が導電性材料を含み、Ｓｉ１０２およびＧｅ１０４に対しオーミックである場合には、Ｓｉ基板１０２の底部７５４に背部コンタクト７５２を形成することができる。従って、この実施形態においては、上記オフセット形成は必要なく、デバイス面積が増加する。
【００２４】
いろいろな種類の金属を用いて、Ｇｅの面７４８もしくはＳｉの面７５４またはその両方に対するオーミック・コンタクト７５０および７５２を形成することができる。例えば、スパッタリングまたは蒸着によって堆積されたＡＬ、Ａｇ、Ｔｉ、およびＴｉＡｇなどの組み合わせは、Ｇｅに対する良好なオーミック・コンタクトを形成する。また、ＡｌおよびＴｉＡｇは、Ｓｉに対しても良好なオーミック・コンタクト機能を果たす。Ｇｅに対してはどのようなコンタクトもアニーリングを必要としないが、一つの実施形態において、Ｓｉに対しては、低コンタクト抵抗を得るために、Ｎ２Ｈ２またはＡｒＨ２の「フォーミング・ガス」中で４００〜５００℃の温度加熱をすることが望ましい。
【００２５】
図８は、多接合光電池を作製するための一つの工程を示す作業流れ図である。図８の作業流れ図は、ステップ８０２で開始されそのままステップ８０４に進む。ステップ８０４において、シリコン基板１０２の上に、アモルファス誘電体層１０４（これは導電性または絶縁性のいずれとすることもできる）が形成される。なお、シリコン基板１０２と誘電体層１０４との間にも金属反射層２０６を形成することができる。ステップ８０６で、誘電体層１０４内に、チャネル３１６、３１８が形成され、シリコン基板１０２まで下に延びる。ステップ８０８において、誘電体層１０４の上にゲルマニウム層４２０が堆積される。ステップ８１０で、ゲルマニウム４２０の再結晶化のためエピタキシャルおよびアニーリング処理が実施され、同様な結晶構造を有するゲルマニウム４２０とシリコン１０２とが得られる。なお、誘電体層１０４とＧｅ層４２０との間にＳｉ／Ｇｅ傾斜バッファ層５２２を形成することもできる。
【００２６】
ステップ８１２において、ゲルマニウム層４２０の上に第一光サブ電池６２８が形成される。ステップ８１４で、第一光サブ電池６２８と再結晶化ゲルマニウム層４２０とが、トンネル接合６３８を介して電気的に連結される。ステップ８１６において、第一光電池６２８の上方に、少なくとも第二の光サブ電池６３０が形成される。ステップ８１８で、第一光サブ電池６２８と少なくとも第二の光サブ電池６３０とが、別のトンネル接合６４０を介して電気的に連結される。ステップ８２０において、少なくとも第二の光サブ電池６３０の上部６４４に反射防止層６４２が形成される。ステップ８２２で、反射防止層６４２内に最上部コンタクト７４６が形成され、同様に、背部コンタクト７５０／７５２が、Ｇｅ層４２０中のＧｅサブ電池６３２の背部またはシリコン基板の底部７５４に形成される。ステップ８２４においてこの制御の流れは終了する。
【００２７】
これらの実施形態は、本明細書の本発明の教示の多くの有益な用途を例示するためだけのものであることを理解すべきである。一般に、本発明の本明細書の記述は、必ずしも、請求された各種の発明事項を限定するものではない。さらに、一部の記述は一部の発明特質に適用できるが、他にはできない。一般に、別途に示されている場合を除き、一般性を失うことなく、単数形のエレメントは複数形にもなり得、その逆もまた同様である。
【００２８】
前述した多接合光起電構造は、上記したような、少なくとも一つの多接合光起電デバイスに電気的に連結された少なくとも一つ電気コンタクトを包含する基板を、サポートする回路を含む集積回路チップの設計の一部とすることができる。こうしたチップ設計は、グラフィカル・コンピュータ・プログラミング言語で生成し、（ディスク、テープ、物理ハード・ドライブ、または記憶アクセス・ネットワーク中などのバーチャル・ハード・ドライブなどの）コンピュータ記憶媒体に保管される。設計者自身がチップまたはチップを作成するために使うフォトリソグラフィ・マスクを作製しない場合、その設計者は、得られた設計を、物理的手段で（例えば、設計を格納した記憶媒体のコピーを提供することによって）あるいは電子的に（例えば、インターネットを介して）、作製エンティティに、直接または間接的に送信する。次いで、格納された設計は、フォトリソグラフィ・マスク作製のために適切なフォーマット（例、ＧＤＳＩＩ）に変換され、かかるフォーマットは、通常、ウエハ上に形成されることになる対象チップ設計の複数のコピーを包含している。フォトリソグラフィ・マスクは、エッチングまたは別途に処理される対象のウエハ（もしくはその上のレイヤまたはその両方）の領域を区画するため使用される。
【００２９】
前述した方法は、集積回路チップの作成において用いられる。得られた集積回路チップは、作製者によって、生ウエハの形で（すなわち、複数の未パッケージチップを有する単一のウエハとして）、ベア・チップとして、またはパッケージした形で、流通させることができる。後者の場合、チップは、（マザーボードまたは他のより高レベルのキャリヤに取り付けるためのリードを備えたプラスチック・キャリヤなどの）シングル・チップ・パッケージ、あるいは（表面相互接続および埋め込み相互接続のいずれかまたは両方を有するセラミック・キャリヤなどの）マルチチップ・パッケージに搭載される。いずれの場合も、次いで、チップは、（ａ）マザーボードなどの中間製品または（２）最終製品いずれかの一部として、他のチップ、ディスクリート回路エレメント、もしくは他の信号処理デバイス、またはこれらの組み合わせとともに統合される。最終製品は、玩具および他のローエンド・アプリケーションから、ディスプレイ、キーボード、または他の入力デバイスおよび中央処理装置を備えた高度なコンピュータ製品までに亘る、集積回路を包含する任意の製品であり得る。
【００３０】
本発明の特定の実施形態を開示してきたが、当業者は、本発明の精神および範囲から逸脱することなく、これら特定の実施形態に変更を加えることが可能なことを理解していよう。従って、本発明の範囲はこれら特定の実施形態に限定されるものでなく、添付の請求項は、本発明の範囲内のかかるあらゆる応用、修改、および実施形態を網羅することを意図されている。
【図１】
0005552163.tif 000002
【図２】
0005552163.tif 000003
【図３】
0005552163.tif 000004
【図４】
0005552163.tif 000005
【図５】
0005552163.tif 000006
【図６】
0005552163.tif 000007
【図７】
0005552163.tif 000008
【図８】
0005552163.tif 000009