(57)【特許請求の範囲】
【請求項１】
フライバックコンバータからなる電力変換装置であって、
一次側を有するトランスと、
上記トランスに接続され、第１及び第２の共振コンデンサを有する共振回路と、
上記トランスの二次側の近傍に配設された整流器とを備え、
上記共振回路は、主スイッチと、補助スイッチを有し、
上記補助スイッチは、上記一次側に接続され、
上記第２の共振コンデンサの電圧を検出する比較器と、
上記比較器の出力状態に基づいて、上記補助スイッチを駆動する補助ドライバとを更に備えることを特徴とする電力変換装置。
【請求項２】
上記共振回路は、上記補助スイッチを転流させることによって、上記トランスの一次側インダクタンスと、上記第１及び第２の共振コンデンサとの間でエネルギの交換を行い、
上記転流は、上記補助スイッチのオン／オフサイクルからなることを特徴とする請求項１記載の電力変換装置。
【請求項３】
上記共振回路は、上記補助スイッチによって、上記第１及び第２の共振コンデンサの値に基づく２つの共振周波数を切り換えることを特徴とする請求項１記載の電力変換装置。
【請求項４】
当該電力変換装置は、上記主スイッチ及び補助スイッチの少なくとも１つのゼロ電圧スイッチング（ＺＶＳ）を行うことを特徴とする請求項１記載の電力変換装置。
【請求項５】
当該電力変換装置は、上記主スイッチ、補助スイッチ及びトランスのうちの少なくとも１つに関連する寄生容量に蓄積されたエネルギを、共振サイクルにおいて循環させることを特徴とする請求項１記載の電力変換装置。
【請求項６】
上記主スイッチ用の主ドライバを更に備え、
上記補助ドライバは、上記主ドライバから独立している請求項１記載の電力変換装置。
【請求項７】
上記補助スイッチは、主共振サイクルにおいて、上記補助ドライバによってエネルギを取り出して、自励駆動されることを特徴とする請求項１記載の電力変換装置。
【請求項８】
フライバックコンバータからなる電力変換装置であって、
トランスと、
上記トランスに接続された共振回路とを備え、
上記共振回路は、上記トランスに接続され、第１の共振周波数で動作する第１のコンデンサと、スイッチによって上記第１のコンデンサに並列に選択的に接続され、第２の共振周波数で動作する第２のコンデンサとを有し、
上記第２の共振コンデンサの電圧を検出する比較器と、
上記比較器の出力状態に基づいて、上記スイッチを駆動するドライバとを更に備えることを特徴とする電力変換装置。
【発明の詳細な説明】
【関連出願】
【０００１】
米国特許法第１１９条（ｅ）項のに基づき、２００６年２月１４日に出願された米国仮特許出願、発明の名称「２端子擬似共振タンク回路」の優先権を主張する。
【技術分野】
【０００２】
本発明は、共振回路の分野に関する。詳しくは、本発明は、２端子擬似共振タンク回路に関する。
【背景技術】
【０００３】
パワーコンバータの出力密度（power density）及びスイッチング効率を向上させることを目的として、幾つかのパワーコンバータトポロジが長年に亘って研究されている。新たなコンバータトポロジでは、スイッチング周波数を高めながら、コンバータスイッチング損失を低減又は排除することに注目が集まっている。損失を低減し、スイッチング周波数を高めることは、より効率的なコンバータを意味し、これにより、コンバータ部品の大きさ及び重量を削減することができる。更に、高速の複合半導体スイッチ（high speed composite semiconductor switch）、例えば、パルス幅変調（pulse width modulation：ＰＷＭ）によって動作する金属酸化膜半導体電界効果トランジスタ（metal oxide semiconductor field effect transistor：ＭＯＳＦＥＴ）スイッチの導入によって、近年のフォワード及びフライバックトポロジは、例えば、最大１．０ＭＨｚ等の非常に高いスイッチング周波数で動作できるようになった。
【０００４】
しかしながら、スイッチング周波数が高まると、スイッチング素子及び部品のストレスに関連する損失及び電磁干渉（electromagnetic interference：ＥＭＩ）雑音が大きくなり、高電圧及び／又は大電流レベルでの半導体スイッチの急速なオン／オフ切換のために生じるスイッチング転流問題（switching commutation problem）が深刻になる虞がある。更に、現代の電子部品は、小さなスペースで、効率的に、望ましくない副次的作用を最小化して、複数の機能を実現することが期待されている。例えば、比較的高い出力密度及び高いスイッチング周波数を有する現代の電圧コンバータは、出力又は「負荷」電圧を、入力又は「電源」電圧から分離した整然とした回路トポロジを有する必要があり、及び可変ステップアップ又はステップダウン電圧変換を実現する必要がある。
【０００５】
当該分野では、スイッチング損失を低減又は排除し、ＥＭＩ雑音を低減するために、「共振」又は「ソフト」スイッチング技術が採用されることが多くなっている。従来のパワーコンバータトポロジに共振スイッチング技術を適用することによって、高密度及び高周波を実現しながら、スイッチングストレスを低減又は排除し、ＥＭＩを低減できる多くの利点が得られる。しかしながら、このようなトポロジは、電力スイッチ（以下では、Ｓ１及びＳ２として示す）及び複雑な制御に関連する部品を制御するための複雑性のために、商用アプリケーションでの使用は限定されている。
【０００６】
従来のフライバック電圧コンバータトポロジ
図１は、フライバック電圧コンバータ（以下、単にコンバータともいう。）１００を示している。コンバータ１００は、トランス１０２と、抵抗１０４と、２つのコンデンサ１０６、１１２と、２つのダイオード１０８、１１０とを含む。抵抗１０４とコンデンサ１０６は、並列に接続されている。並列の抵抗１０４及びコンデンサ１０６の１つの端子は、トランス１０２の一次巻線の第１の端子に接続されている。ダイオード１０８のアノードは、トランス１０２の一次巻線に接続されており、ダイオード１０８のカソードは、並列の抵抗１０４及びコンデンサ１０６の他方の端子に接続されている。入力電圧ＶＩＮは、抵抗１０４の第１の端子に接続されており、及び接地されている。ダイオード１１０のアノードは、トランス１０２の二次巻線の第１の端子に接続されている。ダイオード１１０のカソードは、コンデンサ１１２の第１の端子に接続されている。コンデンサ１１２の第２の端子は、トランス１０２の二次巻線の第２の端子に接続されている。スイッチング素子１１５の第１の端子は、トランス１０２の一次巻線の第２の端子に接続されており、トランス１０２にオン／オフ入力電力サイクルを提供する。スイッチング素子１１５の第２の端子は、検出抵抗１１７に接続されており、検出抵抗１１７は、接地されている。負荷１１４は、通常、トランス１０２の二次巻線側において、コンバータ１００の出力に接続される。
【０００７】
フライバックトポロジは、低出力アプリケーションで用いられる他のトポロジと比較して、単純であるので、長い間、好まれてきた。フライバック「トランス」は、エネルギの蓄積と、コンバータの絶縁といった２つの目的に役立ち、例えば、フォワードコンバータと比較して、理論的には、磁気部品数を最小化する。フライバックを用いる場合の問題点は、スイッチング素子によって生じる比較的高い電圧及び電流ストレスである。更に、主スイッチ側に生じる高いターンオフ電圧（トランス漏れインダクタンスとスイッチ容量間の寄生振動（parasitic oscillation）によって起こされる）のために、従来より、ＲＣＤ１０８、１０６、１０４を使用する必要があった。この寄生振動は、高調波が極めて多く、ＥＭＩによって環境を汚染し、余分な熱放散の形式で、スイッチング素子から大きなスイッチング損失を引き起こす。これらのスイッチング損失については、図２を用いて、後に更に詳細に説明する。
コンバータ１００は、トランス１０２の一次巻線に亘って入力電圧ＶＩＮが供給され、トランス１０２の二次巻線を介して、抵抗１１４として表された負荷に電力を供給するように構成されている。更に図１に示すように、トランス１０２の一次側の電流は、検出抵抗１１７を介して流れる電流に比例しており、ＩＰＲＩとして表され、二次側の電流は、ＩＳＥＣとして表されている。
従来のフライバック電圧コンバータのタイミングチャート
フライバック電圧コンバータ１００は、動作中に、損失、雑音及び他の非効率な及び／又は望ましくない作用の影響を受ける。例えば、図２は、図１のフライバック電圧コンバータ１００の動作時に記録された電圧及び電流の信号曲線を示すグラフ２００を示している。図２に示すように、グラフ２００は、時刻ｔ１〜ｔ５の入力電圧ＶＩＮ、スイッチング素子１１５に亘るドレイン−ソース電圧ＶＤＳ及びスイッチング素子１１５を介する電流ＩＰＲＳを表す信号を示している。更に、図２に示すように、信号曲線は、フライバック電圧コンバータ１００のハードスイッチングによって生じる雑音効果及び鋸歯波を含んでいる。スイッチングサイクルにおけるハードスイッチングを行った時点の付近で、リンギングによる粗い電子雑音は、特に顕著になっている。更に、上述したように、これらの望ましくない効果は、現代の電圧コンバータ用途において要求されるよりも高いスイッチング周波数によって、更に顕著になる。
【０００８】
高スイッチング周波数で生じるスイッチング損失を低減又は排除し、ＥＭＩ雑音を低減するために、「共振」又は「ソフト」スイッチング技術が採用されることが多くなっている。共振スイッチング技術は、通常、半導体スイッチに直列のコイル−コンデンサ（ＬＣ）サブ回路を含み、このサブ回路は、オンにされると、コンバータ内で共振サブ回路として機能する。更に、スイッチングサイクルの間、各コンバータ部品に亘る特定の電圧及び電流条件に応じて、共振スイッチのオン／オフ制御サイクルを調節することによって、ゼロ電圧及び／又はゼロ電流条件下でのスイッチングが実現される。ゼロ電圧スイッチング（zero voltage switching：ＺＶＳ）及び／又はゼロ電流スイッチング（zero current switching：ＺＣＳ）は、生来的に、周波数に関連するスイッチング損失を低減又は排除することができる。
【０００９】
例えば、引用によって本願に援用される、テレファス（Telefus）他による米国特許第５，６９４，３０４号、発明の名称「高効率共振スイッチングコンバータ（High Efficiency Resonant Switching Converters）」、引用によって本願に援用される、ヘンツェ（Henze）他による米国特許第５，０５７，９８６号、発明の名称「ゼロ電圧共振遷移スイッチングパワーコンバータ（Zero Voltage Resonant Transition Switching Power Converter）」、引用によって本願に援用される、ジタル（Jitaru）による米国特許第５，１２６，９３１号、発明の名称「ゼロ電圧における固定周波数シングルエンド型フォワードコンバータスイッチング（Fixed Frequency Single Ended Forward Converter Switching at Zero Voltage）」及び引用によって本願に援用される、アーチャー（Archer）による米国特許第５，１７７，６７５号、発明の名称「ゼロ電圧、ゼロ電流共振コンバータ（Zero Voltage, Zero Current, Resonant Converter）」等、共振スイッチング技術を用いた幾つかのパワーコンバータトポロジが提案されている。
【００１０】
特にヘンツェの特許文献には、１．０ＭＨｚ以上の非常に高いスイッチング周波数で動作するシングルエンド型ＤＣ−ＤＣフライバックトポロジが開示されている。ここでは、ゼロ電圧共振遷移スイッチングのために、複数のパルス幅変調（pulse width modulated：ＰＷＭ）スイッチが用いられている。ジタルの特許文献には、ゼロ電圧及び／又はゼロ電流共振技術を採用した既知のフォワード及び／又はフライバックコンバータトポロジの変形例が開示されている。ここでは、特に、一定の周波数で動作する、共振スイッチング技術を利用したフォワードコンバータトポロジが開示されている。アーチャーの特許文献には、主トランスの一次巻線又は二次巻線の何れかに並列に接続された共振変圧器アセンブリを用いた共振フライバックトポロジにおけるゼロ電圧及びゼロ電流のスイッチング技術が開示されている。
【００１１】
従来のパワーコンバータトポロジにこのような共振なスイッチング技術を適用することには、高密度、高周波コンバータにとって多くの利点があり、例えば、擬似正弦波形、コンバータの電気部品に対するスイッチングストレスの低減又は排除、周波数に依存する損失の低減、及び／又はＥＭＩの低減等の利点がある。しかしながら、ゼロ電圧スイッチング及び／又はゼロ電流スイッチングを制御する際に生じるエネルギ損失及び共振回路を駆動及び制御する際に生じる損失の問題は解決されていない。例えば、共振コンバータ回路と連携する能動クランプを用いて、多くの望ましくない効果を低減しながら、有利な高周波スイッチングを実現する技術も提案されている。このような技術は、例えば、引用によって本願に援用されるテレファスの特許文献に開示されている。
【発明の開示】
【課題を解決するための手段】
【００１２】
電力変換装置は、トランスと、第１及び第２の共振コンデンサを有する共振回路と、二次側に配設された整流手段とを備え、共振回路は、主スイッチと、補助スイッチを備える。補助スイッチがオンになると、トランスの一次側インダクタンスと、第１の共振コンデンサとの間のエネルギの交換によって、第１の共振周波数が生成される。補助スイッチがオフになると、トランスの一次側インダクタンスと、第１及び第２の共振コンデンサとの間のエネルギの交換によって、第２の共振周波数が生成される。
【００１３】
本発明の一実施の形態においては、電力変換装置は、以下に限定されるものではないが、フライバックコンバータであってもよく、更に、第２の共振コンデンサの電圧を検出する比較器と、この比較器の出力に基づいて補助スイッチを駆動する駆動手段とを備えていてもよい。本発明は、主スイッチについて、略ゼロ電圧スイッチング（Zero Voltage Switching：ＺＶＳ）を行う。更に、本発明は、補助スイッチについて、略ゼロ電圧スイッチング（ＺＶＳ）を行う。また、本発明は、主スイッチ、補助スイッチ及びトランス内の殆どの寄生容量に蓄積されたエネルギを共振サイクルに含ませる。更に、本発明は、主スイッチ用の駆動手段から独立した、補助スイッチ用の駆動手段を提供する。また、本発明は、主共振サイクルから、補助スイッチ用の駆動手段のエネルギを取り出して、補助スイッチを自己駆動させる。
【発明を実施するための最良の形態】
【００１４】
以下では、説明のために、多くの詳細事項及び代替を開示する。なお、これらの具体的な詳細事項を使用することなく、本発明を実施できることは当業者にとって明らかである。また、本発明の特徴を不明瞭にしないために、ブロック図では、よく知られた構造及び機器の構造を簡潔に示す。
【００１５】
擬似共振フライバック型（Quasi Resonant Flyback type）のパワーコンバータの本発明の好ましい実施の形態に基づいて、本発明の原理を詳細に説明する。なお、本発明は他の種類のコンバータ、例えば、これに限定されるわけではないが、フォワードコンバータにも適用できる。
【００１６】
図３の回路は、本発明に基づく擬似共振フライバックコンバータの概念を示している。図３のパワーコンバータは、一次巻線及び二次巻線を有するトランス（３０３）と、主スイッチ（３０５）と、補助スイッチ（３０４）と、第１の共振コンデンサ（３０６）と、第２の共振コンデンサ（３０２）と、補助スイッチ（３０４）を駆動する比較器（３０９）とを備える。パワーコンバータは、更に、ダイオード（３０７）及びコンデンサ（３０８）からなる二次整流器回路を備えている。
【００１７】
更に、図３の回路は、パワーコンバータの一次側に電力を供給するＤＣ電源（３０１）を備える。補助スイッチ（３０４）の比較器（３０９）及び駆動回路は、コンバータ（３０３）の一次巻線に亘る電圧が、ゼロより大きいとき、補助スイッチ（３０４）がオン位置になるように構成されている。
【００１８】
更に、補助スイッチ（３０４）の比較器（３０９）及び駆動回路は、コンバータ（３０３）の一次巻線に亘る電圧が、ゼロ以下のとき、補助スイッチがオフ位置になるように構成されている。したがって、トランス（３０３）の一次側インダクタンスと、第１の共振コンデンサ（３０６）との間のエネルギの交換の結果として、トランス（３０３）の一次巻線に亘るゼロ以下の電圧に対応する第１の共振周波数が存在する。
【００１９】
トランス（３０３）の一次巻線に亘る電圧がゼロより大きい場合、補助スイッチ（３０４）は、オン位置になり、第２の共振コンデンサ（３０２）は、第１の共振コンデンサ（３０６）に並列に接続される。したがって、トランス（３０３）の一次側インダクタンスと、第１及び第２の共振コンデンサ（３０６、３０２）との間のエネルギの交換の結果として、トランス（３０３）の一次巻線に亘るゼロより大きい電圧に対応する、第１の共振周波数より値が低い第２の共振周波数が存在する。
【００２０】
図６Ａは、主スイッチ（３０５）の駆動信号Ｖｇｓ１及び主スイッチ（３０５）に亘る電圧Ｖｄｓ１を表している。図３に示すパワーコンバータの単一のスイッチングサイクルに関する以下の説明は、パワーコンバータの出力における最小の負荷の下での定常状態の連続した波形に基づいている。また、本発明は、他の状況下での動作、例えば、以下に限定されるわけではないが、パワーコンバータの出力における一定の負荷の下での動作、及びパワーコンバータの起動時等においても同様の効果を提供する。
【００２１】
図３に示すパワーコンバータが、最小の負荷条件下で動作する場合、駆動信号Ｖｇｓ１のデューティサイクルは、非常に小さくなくてはならない。以下では、主スイッチ（３０５）がオフにされた瞬間から、次に主スイッチが再びオンにされた瞬間までの、パワーコンバータの１つのスイッチングサイクルについて説明する。主スイッチ（３０５）がオフになると、第１の共振コンデンサ（３０６）に亘る電圧は、電源（３０１）の電圧に略等しくなる。トランス（３０３）の一次巻線のインダクタンスと、第１の共振コンデンサ（３０６）との間の共振の結果、主スイッチ（３０５）に亘る電圧は、高くなり、この結果、第１の共振コンデンサ（３０６）及びトランス（３０３）の一次巻線に亘る電圧は低くなる。
【００２２】
第１の共振周波数の４分の１サイクル後には、主スイッチ（３０５）に亘る電圧は、電源（３０１）の電圧と略等しくなり、したがって、第１の共振コンデンサ（３０６）と、トランス（３０３）の一次巻線とに亘る電圧は、略ゼロになる。当初は第１の共振コンデンサ（３０６）に蓄積されていたエネルギの大部分は、この時点では、トランス（３０３）のインダクタンスに蓄積されている。更に、この時点で、比較器（３０９）及び補助スイッチ（３０４）の駆動回路によって、補助スイッチ（３０４）がオンになる。トランス（３０３）の一次巻線のインダクタンスと、並列に接続された第１及び第２の共振コンデンサ（３０６、３０２）との間の第２の共振の結果、主スイッチ（３０５）に亘る電圧は、更に高くなり、したがって、第１の共振コンデンサ（３０６）とトランス（３０３）の一次巻線とに亘る電圧が高くなる。
【００２３】
第２の共振周波数の４分の１サイクル後には、トランス（３０３）のインダクタンスに蓄積されていたエネルギの大部分は、第１及び第２の共振コンデンサ（３０６、３０２）に移され、このエネルギは、反対の極性で、第１の共振コンデンサ（３０６）に亘る元の開始電圧Ｖｓｏｕｒｃｅより小さい振幅Ｖｒｅｓｅｔを示す。第１及び第２の共振コンデンサ（３０６、３０２）と、トランス（３０３）の一次側インダクタンスとの間の共振の結果、一次巻線に亘る電圧、したがって、主スイッチ（３０５）に亘る電圧は、減衰し始める。
【００２４】
第２の共振周波数の４分の１サイクルの後、第１及び第２の共振コンデンサ（３０６、３０２）に蓄積されていたエネルギの大部分は、再びトランス（３０３）のインダクタンスに蓄積される。この時点では、第１及び第２の共振コンデンサ（３０６、３０２）と、トランス（３０３）の一次巻線とに亘る電圧は、略ゼロとなる。この時点で、補助スイッチ（３０４）は、補助スイッチの比較器（３０９）及び駆動回路によって、再びオフ位置に切り換えられる。補助スイッチ（３０４）がオフ位置に切り換えられた後は、トランス（３０３）の一次巻線のインダクタンスと、第１の共振コンデンサ（３０６）の間での元の第１の共振が継続する。
【００２５】
第１の共振周波数の４分の１サイクルの後、主スイッチ（３０５）に亘る電圧は、略ゼロに達するまで更に低下する。この時点で、主スイッチ（３０５）は、略ゼロ電圧スイッチング状態の下でオンになる。また、補助スイッチ（３０４）は、比較器（３０９）が、補助スイッチ（３０４）に亘る略ゼロ電圧と同時に生じるトランス（３０３）の一次巻線に亘るゼロ電圧点を検出した結果、略ゼロ電圧スイッチング状態の下で、切り換わる。
【００２６】
図６Ｂは、図３のパワーコンバータの二次側に大きな負荷が接続されている状況での主スイッチ（３０５）の駆動信号Ｖｇｓ１及び主スイッチ（３０５）に亘る電圧Ｖｄｓ１を表している。この状況では、トランス（３０３）のインダクタンスにより多くの量のエネルギを蓄えるために、主スイッチ（３０５）は、より長い時間、オンにされる。主スイッチ（３０５）がオフ位置に切り換えられた後、ゼロ負荷条件の場合と同様に、主スイッチ（３０５）に亘る電圧Ｖｄｓ１が上昇する。一旦、主スイッチ（３０５）に亘る電圧がＶｒｅｓｅｔのレベルに達すると、主スイッチ（３０５）がオン状態の間に、より長い蓄電時間によって蓄えられたトランス（３０３）の更なるエネルギが、トランス（３０３）の二次側から、二次整流器ダイオード（３０７）を介して、二次平滑コンデンサ（３０８）に、そして、最終的に負荷（３１０）に供給される。図６Ｃは、主スイッチ（３０５）に亘る電圧Ｖｄｓ１に対する二次整流器ダイオード（３０７）を介する電流Ｉｄを表している。
【００２７】
図４は、本発明の好ましい実施の形態の、より実際的な回路４００を表している。補助スイッチ（３０４）は、寄生容量Ｃｉｓｓ１（４４２）、Ｃｏｓｓ１（４２８）及びＣｒｓｓ１（４４０）と、その固有のボディダイオード（４２２）とを有する補助ＭＯＳＦＥＴ（４２０）によって表される。また、主スイッチ（３０５）は、寄生容量Ｃｉｓｓ２（４４６）、Ｃｏｓｓ２（４４８）及びＣｒｓｓ２（４４４）と、その固有のボディダイオード（４２６）とを有する主ＭＯＳＦＥＴ（４２４）によって表される。回路４００は、更に、トランス（４０２）と、３つのダイオード（４３０、４３２、４３４）及びコンデンサ（４３６）を含む補助ＭＯＳＦＥＴ（４２０）用の駆動回路と、平滑コンデンサ（４１２）を含む二次整流回路とを備える。
【００２８】
図３に簡略化された形式で示す第２の共振コンデンサ（３０２）は、図４では、ＣＲＥＳ（４３８）に直列に追加されたＣｏｓｓ１（４２８）及びＣｒｓｓ１（４４０）と、更に追加されたＣｏｓｓ２（４４８）及びＣｒｓｓ２（４４４）とによって表される。図３の第１の共振コンデンサ（３０６）は、図４では、コンデンサＣＲＥＳ（４３８）によって表される。当業者にとっては、明らかであるが、回路内のダイオードの存在及び補助ＭＯＳＦＥＴのスイッチングの結果、有効な共振容量、したがって、スイッチングサイクルの４つの象限の共振周波数は、図３の簡略化された回路の共振周波数とは、僅かに異なる。
【００２９】
例えば、図３及び図４のフライバック電圧コンバータを始めとする殆どのシングルエンド型パワーコンバータにおいて、スイッチングＭＯＳＦＥＴに亘る電圧レベルＶｄｓ１が安全動作領域内に収まるように、リセット電圧を制限し続けることが望ましい。この状況では、トランス（４０２）の一次巻線に亘るリセット電圧Ｖｒｅｓは、主ＭＯＳＦＥＴ（４２４）がオンの間のトランス（４０２）の一次巻線に亘る電圧Ｖｄｅより低い。主ＭＯＳＦＥＴ（４２４）のゼロ電圧スイッチングを実現するためには、最大のリセット電圧Ｖｒｅｓ点における有効な共振容量内のエネルギＥｈｉｇｈは、主ＭＯＳＦＥＴ（４２４）をオンにする直前の有効な共振容量内のエネルギＥｌｏｗ以上である必要がある。以下の式は、電圧及び容量の関数としてＥｌｏｗ及びＥｈｉｇｈの値を表している。
【００３０】
【数１】
0005420910.tif 000002
【００３１】
【数２】
0005420910.tif 000003
【００３２】
主ＭＯＳＦＥＴ（４２４）のＺＶＳを実現するためには、以下の式を満たす必要がある。
【００３３】
【数３】
0005420910.tif 000004
【００３４】
ＣＲＥＳの値は、式１、式２及び式３から算出できる。
【００３５】
本発明の好ましい実施の形態を示す図４は、更に、コンデンサＣＲＥＳ（４３８）に亘る電圧から補助ＭＯＳＦＥＴ（４２０）のゲートを駆動する原理を示している。トランス（４０２）の一次巻線に亘る電圧の立ち上がりエッジがゼロに達したとき、補助ＭＯＳＦＥＴ（４２０）のボディダイオード（４２２）が導通を開始し、これにより、図３の簡略化された回路に示している補助スイッチ（３０４）がオンに切り換えられる。また、この時点で、ダイオード（４３２）は、導通を開始し、ＣＤＶ（４３６）を介してＣｉｓｓ１（４４２）の充電を開始する。コンデンサＣＲＥＳ（４３８）に亘る電圧の更なる上昇は、ゲート駆動コンデンサＣＤＶ（４３６）と、追加された寄生容量Ｃｉｓｓ１（４４２）及びＣｒｓｓ１（４４０）とによって分割される。
【００３６】
Ｃｉｓｓ１（４４２）に亘る電圧が補助ＭＯＳＦＥＴ（４２０）の閾値電圧に達すると、補助ＭＯＳＦＥＴ（４２０）は、オンになる。なお、リセット電圧Ｖｒｅｓと、補助ＭＯＳＦＥＴ（４２０）のゲートの最大電圧との間の比率は、補助ＭＯＳＦＥＴ（４２０）の安全動作領域内に収まるように選択される。この比率は、駆動コンデンサＣＤＶ（４３６）の値によって調整することができる。ＣＲＥＳ（４３８）に亘る電圧がゲート電圧のレベルと同じレベルに低下するまで補助ＭＯＳＦＥＴ（４２０）のゲート電圧は、略不変に維持される。ＣＲＥＳ（４３８）に亘る電圧が更に低下すると、ダイオード（４３４）が導通を開始し、補助ＭＯＳＦＥＴ（４２０）のゲート電圧をゲート閾値電圧に達するまで引き下げ、この時点で、補助ＭＯＳＦＥＴ（４２０）がオフになる。更に、ダイオード（４３０、４３２、４３４）は、ＣＲＥＳ（４３８）に亘る電圧がゼロより大きく低下することを防止している。
【００３７】
図６Ｄ及び図６Ｅは、それぞれ、負荷がゼロの場合（図６Ｄ）及び通常の負荷（図６Ｅ）の下での主ＭＯＳＦＥＴ（４２４）に亘る電圧Ｖｄｓ１に対する補助ＭＯＳＦＥＴ（４２０）のゲート電圧を表している。
【００３８】
本発明の実施の形態に基づく実際の回路、例えば、以下に限定されるわけではないが、図４の回路において、トランス（４０２）は、例えば、漏れインダクタンス等の他の寄生成分を含んでいてもよい。第１及び第２の共振コンデンサ（３０６、３０２）と、トランス（４０２）の他の寄生成分との間における更なる共振は、更なる電圧フリッカを引き起こすことがあり、この電圧フリッカは、図６Ａ〜図６Ｅに示すように、波形に重ねられる。これらの更なる電圧フリッカによって、波形が歪むことがあるが、本発明の原理に基づく動作は阻害されない。
【００３９】
上述のように、図３の回路３００は、エネルギを蓄積及び放出する一定の寄生容量を更に含む。図４は、代表的な寄生容量と共に図３の共振フライバックトポロジの他の具体例を示しており、図５は、図４の回路４００を更なる共振と共に示している。図５に示すように、回路５００は、非寄生（実際の）容量Ｃ５０３、ＣＤＶ（５３６）、ＣＲＥＳ（５３８）と、寄生容量Ｃｒｓｓ１（５４０）、Ｃｉｓｓ１（５４２）、Ｃｒｓｓ２（５４４）、Ｃｉｓｓ２（５４６）、Ｃｏｓｓ１（５２８）、Ｃｏｓｓ２（５４８）と、スイッチＳ１、Ｓ２とを含む。全て並列に接続された、ＭＯＳＦＥＴ（５２４）、ダイオード（５２６）及び寄生容量Ｃｏｓｓ２（５４８）によって構成されるスイッチＳ１は、幾つかの実施の形態において、主スイッチとして機能する。
【００４０】
したがって、ＭＯＳＦＥＴ（５２４）のゲートリード線は、通常、回路５００のコントローラ及び／又はドライバに接続されている。また、回路５００は、トランス（５０２）の二次巻線に接続されたダイオード（５１０）、コンデンサ（５１２）、及び通常、整流回路を含む負荷（５１４）を備える。
【００４１】
更に、図５は、トランス（５０２）の一次巻線が、インダクタンスＬ（５０１）、ＬＲＥＳ（５１６）、ＬＭＡＧ（５１８）を有することを示している。したがって、トランス（５０２）は、寄生容量Ｃｒｓｓ２（５４４）に並列に接続されるとともに、スイッチＳ２を介して、寄生容量Ｃｒｓｓ１（５４０）に並列に選択的に接続されており、コイル−コンデンサ（ＬＣ）回路が形成されている。例えば、寄生容量Ｃｒｓｓ１（５４０）は、スイッチＳ２を用いて、コイル−コンデンサ回路に選択的に接続及び切断され、例えば、複数の周波数を生成する等、回路の特性を有益に変更できる。図５の例示的な実施の形態５００に示すように、スイッチＳ２は、補助スイッチとして機能し、全てが並列に接続されたＭＯＳＦＥＴ（５２０）と、ダイオード（５２２）と、寄生容量Ｃｏｓｓ１（５２８）とを備える。スイッチング周波数については、後に図７を用いてより詳細に説明する。
ゼロ電圧スイッチング
図３の回路３００、図４の回路４００、及び図５の回路５００は、２つの異なる周波数及びゼロ電圧スイッチングを用いて有効に動作させることができる。これらの２つの周波数について、図３を参照して説明する。第１の周波数ｆ１は、補助スイッチ（３０４）がオンになると生成される。補助スイッチ（３０４）がアクティブ、すなわちオンになると、第２の共振コンデンサ（３０２）は、第１の共振コンデンサ（３０６）及びトランス（３０３）の一次巻線を含むコイル−コンデンサ回路に並列に接続される。したがって、第１の周波数ｆ１は、以下のように表される。
【００４２】
【数４】
0005420910.tif 000005
【００４３】
ここで、Ｌは、一次巻線のインダクタンスであり、Ｃ３０２は、図３に示す第２の共振コンデンサ（３０２）の容量であり、Ｃ３０６は、第１の共振コンデンサ（３０６）の容量である。
【００４４】
【数５】
0005420910.tif 000006
【００４５】
図７は、幾つかの実施の形態のゼロ電圧スイッチングに関連して、これらの２つの異なる周波数ｆ１、ｆ２を概念的により詳細に示している。詳しくは、図７は、擬似正弦波形又は正弦波形を有する信号図７００を示している。図７に示すように、第１の周波数ｆ１は、Ｘ軸より上の信号曲線の部分によって表され、第２の周波数ｆ２は、Ｘ軸より下の信号曲線の部分によって表される。更に、この図からわかるように、第１の周波数ｆ１から第２の周波数ｆ２への切換は、ゼロ電圧スイッチングによって行われ、第２の周波数ｆ２から第１の周波数ｆ１への切換も、ゼロ電圧スイッチングによって行われる。上述のように、このような切換は、より効率的であり、例えば、ＥＭＩ、雑音及び高調波等の望ましくない作用を抑制する。
効果
電力変換の分野では、従来より最も伝統的な電源技術の１つは、フライバック電圧コンバータである。フライバック技術は、エネルギを蓄積及び放出することによって、ＤＣ高電圧又はＤＣ低電圧を変換する。フライバック型変換は、通常、高電力アプリケーションには向いていないが、例えば、約１００ワットまでの小電力及び中電力の電力変換に向いていると考えられている。したがって、フライバック技術は、実装寸法が小さく、電気エネルギ効率が高く、（雑音及び／又はＥＭＩ効果に関して）電気環境への影響が小さいことから、電力変換の分野における特定のアプリケーションでは、今でも有益なトポロジであると考えられている。しかしながら、現代の高周波及び／又は高電力アプリケーションでは、従来の技術、例えば、フライバック変換は、自然法則に基づく幾つかの好ましくない作用を生じる。例えば、ランドの法則及びマクスウェルの法則によれば、周波数によって生成される磁界は、例えば、電圧コンバータアプリケーションのスイッチング周波数等の動作周波数に依存する。したがって、周波数が高くなるに従って、磁界によって導入される成分は、より小さくなる。様々な研究者が、電圧変換における磁気効果の問題の解決策として、この特性を利用してきた。具体的には、スイッチング周波数を高めることによって、高速スイッチング電気部品によって当然発生する磁界及び特性は、より小さくなる。なお、高周波動作は、トレードオフを有する。例えば、多くのハードスイッチングを用いることによる高周波動作によって、スイッチング損失及び雑音レベルの増加に加えて、高調波が増加した望ましくない波形が生成される。したがって、当該分野における高周波による解決法は、１つの望ましくない要素を低減させるのみである。すなわち、通常は、望ましくない磁気効果だけが低減される代わりに、他の多くの望ましくない作用が生じる。
【００４６】
これらの更なる望ましくないトレードオフのために、ヒートシンク、より大きなサイズの電源等の対応策が必要となり、この結果、効率が悪く、コストが高くなる。このように、磁気を低減するために高い周波数を用いるトレードオフによって、システムに正味損失が生じる。しかしながら、物理法則のための望ましくない磁気効果を低減するには、より高い動作周波数を使用する必要があり、それに伴う幾つかの弊害を避けることはできない。
【００４７】
詳しくは、電源において、最も複雑な部品は、通常、トランス及びトランジスタである。スイッチング周波数を高めると、これらの電気部品の磁界の幾何学的形状の断面積が減少し、スイッチングの望ましくない磁気効果が低減される。しかしながら、動作周波数を高めると、鋸歯波形が生じることが従来より知られている。また、これらのハードスイッチング波形は、大量の雑音及び非効率なスイッチングによる損失を含む。更に、このような雑音が多い鋸歯波形は、高調波を多く含み、更なる望ましくない作用を生じ、効率が悪い。
【００４８】
以上のような観点から、本発明に基づく幾つかの実施の形態は、共振高周波を導入することによって高周波動作を有利に用いて、ハードスイッチングの作用を低減し、スイッチングを「よりソフト」にする。これらの実施の形態は、応急措置的な対応策に頼るのではなく、共振（周波数）を適用することによって、基本的な電圧コンバータ回路を変更する。上述した実施の形態は、このような共振型回路の動作を示しており、この回路は、スイッチングトランジスタ及びダイオード素子を正弦波形により近似する「ソフトモード」で動作させる。更に、これらの実施の形態では、周期的で正弦波的なスイッチが、正弦波形の立ち上がり部分又は立ち下がり部分で切り換えられる前に、電圧及び／又は電流がゼロ値に近付くのでスイッチング損失がなく、又は最小化されている。
【００４９】
幾つかの実施の形態では、コンデンサ及びコイルが共振回路を形成し、幾つかの実施の形態では、コンデンサ（実際の部品）をトランスのコイル（固有のコイル）に並列に接続して、並列共振回路を形成する。これらの種類の実現例の両方において、寄生容量は、好ましくは、負の電流を生成して電源に戻す。このように、通常、システムにとって問題となることが多い寄生容量が、共振タンク及び実際の容量と連携して、エネルギを蓄積及び放出する大きなコンデンサとして機能する。換言すれば、実際の、すなわち能動部品及び寄生部品を含む全ての部品は、完全な共振回路を構成する。したがって、寄生部品を含むシステムの部品によって生成されるエネルギの全て又は大部分は、（通常、低周波モードにおいて）負荷及び（高周波モードにおいて）電源の何れかに伝えられる。
【００５０】
特に、幾つかの実施の形態において、周期的な動作は、一連の減衰された正弦波形によって、擬似共振蓄積タンクを実現する。更に、幾つかの実施の形態では、高周波サイクルのエネルギが、低周波サイクルのエネルギと略同等になるように、システムのエネルギ平衡を維持する。
【００５１】
また、上述したように、本発明の幾つかの実施の形態は、２つの端子のみを有する。これらの２つ端子のみによる構成は、製造及び商業的見地の両方にとって有益である。例えば、幾つかの実施の形態の共振タンク回路は、能動部品を有し、これらの能動部品は、２つの端子だけを用いてトランスに接続することができ、優れた製造設計が実現される。更に、２つの端子のみを有する設計では、ピンが２本で済み、これは、パッケージング及び商業的見地の両方にとって有益である。
【００５２】
多数の具体的詳細事項を参照して本発明について説明したが、本発明の範囲から逸脱することなく、他の特定の形式によっても本発明を実施できることは、当業者にとって明らかである。例えば、特定の実施の形態では、図３に示す主スイッチ（３０５）のドレイン電圧ＶＤは、約１００Ｖであり、ゲート電圧ＶＧは、約２０Ｖボルトであり、電流ＩＰＲＩは、約２００ｍＡであり、ＩＳＥＣは、約２．０Ａであってもよく、幾つかの実施の形態のコイルのインダクタンスは、約６００μＨであってもよい。しかしながら、これらの特定の信号及び値は、特定の電力に応じた実現例毎に異なることは、当業者にとって明らかである。したがって、本発明は、上述した詳細な説明に限定されず、添付の特許請求の範囲によって定義されることは当業者にとって明らかである。
【図面の簡単な説明】
【００５３】
【図１】従来のフライバックトポロジを示す図である。
【図２】図１のフライバックトポロジのタイミングチャートを示す図である。
【図３】本発明の２端子共振タンク回路を示す図である。
【図４】寄生容量と共に、２端子共振タンク回路の他の実施の形態を示す図である。
【図５】図４の回路を寄生容量及び共振と共に示す図である。
【図６Ａ】図３、図４及び５に示す回路の動作のタイミングチャートである。
【図６Ｂ】図３、図４及び５に示す回路の動作のタイミングチャートである。
【図６Ｃ】図３、図４及び５に示す回路の動作のタイミングチャートである。
【図６Ｄ】図３、図４及び５に示す回路の動作のタイミングチャートである。
【図６Ｅ】図３、図４及び５に示す回路の動作のタイミングチャートである。
【図７】擬似正弦波形又は正弦波形を有する信号を示す図である。
【図１】
0005420910.tif 000007
【図２】
0005420910.tif 000008
【図３】
0005420910.tif 000009
【図４】
0005420910.tif 000010
【図５】
0005420910.tif 000011
【図６Ａ】
0005420910.tif 000012
【図６Ｂ】
0005420910.tif 000013
【図６Ｃ】
0005420910.tif 000014
【図６Ｄ】
0005420910.tif 000015
【図６Ｅ】
0005420910.tif 000016
【図７】
0005420910.tif 000017