(57)【特許請求の範囲】
【請求項１】
電圧検出手段の両端に、制御手段により駆動される複数個のスイッチを介して、導電性の検査対象部である複数個のネットを直列に接続し、電流源から前記ネットの直列接続回路に流れる電流を電流検出手段により検出すると共に、前記電圧検出手段により前記直列接続回路の両端電圧を検出し、演算手段が、前記電流検出手段による電流検出値と前記電圧検出手段による電圧検出値とから前記直列接続回路の合成抵抗値を算出してその大きさにより前記直列接続回路の導通状態を検査する導通検査方法において、
前記演算手段は、前記直列接続回路内に存在する複数個の前記スイッチによるオン抵抗合計値を演算し、このオン抵抗合計値を前記合成抵抗値から減算して求めた抵抗値が負であり、かつ、その絶対値が前記スイッチ１個のオン抵抗値以上である場合に、前記直列接続回路内に短絡箇所があると判断することを特徴とする導通検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板上に形成された配線パターン等の導通状態を検査するための導通検査方法に関するものである。
【背景技術】
【０００２】
この種の導通検査方法として、例えば特許文献１や特許文献２に記載された従来技術が知られている。
図５は、この従来技術を示す回路図であり、同図において、１００は検査装置本体、１１は電流源、１２は電圧検出手段、１３は電流検出手段、Ｈｃ，Ｈｐ，Ｌｐ，Ｌｃは導線、Ｓ１，Ｓ２はスイッチ、２１ａ，２１ｂ，２２ａ，２２ｂはプローブを示している。また、Ｒ１，Ｒ２は導通検査を行うべき検査対象部であり、例えば回路基板上に形成された配線パターンの一部を構成している。
【０００３】
図６は上記検査対象部の説明図であり、Ｒ１１〜Ｒ１３は検査対象部、Ｔ１〜Ｔ４はプローブが接触する検査対象部両端の端子を示す。なお、同電位である一または複数の検査対象部から構成される配線パターンの全体をネットＮといい、例外的に、１個の端子のみからなるパターンもネットＮに含めるものとする。
以下では、個々の検査対象部Ｒ１１〜Ｒ１３自体もネットと呼ぶことにする。
【０００４】
図５に示した従来技術では、例えば、スイッチＳ１，Ｓ２を図示のように導線Ｈｃ，Ｌｃ側に接続すると共に、図示されていないスキャナボード内のリレースイッチ（スキャナスイッチ）をオンして導線Ｈｃ，Ｈｐ，Ｌｐ，Ｌｃの間にプローブ２１ａ，２１ｂ，２２ａ，２２ｂを介してネットＲ１，Ｒ２の直列接続回路を形成し、その導通状態を検査する。
すなわち、図５に破線で示すように、電流源１１から導線Ｈｃ上の接続部３１→プローブ２１ａ→ネットＲ１→プローブ２１ｂ→導線Ｈｐ上の接続部３２，３３→プローブ２２ａ→ネットＲ２→プローブ２２ｂ→導線Ｌｃ上の接続部３４→電流検出手段１３→グラウンドの経路で電流を流し、その時の導線Ｈｃ，Ｌｃ間の電圧を電圧検出手段１２により検出してオームの法則に従い上記直列接続回路の合成抵抗値を求めることにより、直列接続された２個のネットＲ１，Ｒ２の導通検査を一度に行っている。
【０００５】
検査装置本体１００は、算出した合成抵抗値が予め設定した閾値より小さければ導通状態が「良」（ネットＲ１，Ｒ２の何れも導通状態が「良」）と判断して「ＰＡＳＳ」を示す信号を出力（表示）し、閾値より大きければ導通状態が「不良」（ネットＲ１，Ｒ２の一方または双方の導通状態が「不良」）と判断して「ＦＡＩＬ」を示す信号を出力（表示）している。
【０００６】
上述した測定原理に従えば、検査装置本体１００に設けられたガードライン（グラウンドガードライン）を最大限利用することにより、図７（ａ）〜（ｄ）に示す如く、複数個（例えば、最大で５個）のネットＲ１〜Ｒ５を直列に接続してこれらの導通状態を同時に検査することが可能である。つまり、直列接続されたｎ（ｎは２以上の整数）個のネットの導通状態を一度に検査できるため、１個のネットに電流を通流して抵抗値を測定する場合（標準導通検査という）に比べて、検査速度をｎ倍にしたｎ倍速導通検査を行うことができる。なお、図７（ａ）〜（ｄ）においてＧｃ，Ｇｐはガードラインを示す。
【０００７】
図８は、前述した従来技術に従って５個のネットの導通検査を１回で行う場合（５倍速導通検査）の接続状態を示しており、図７（ｄ）の接続状態を実現するためのものである。
図８において、図５と同一の機能を有するものには同一の符号を付してある。また、１１０は検査装置本体、１０はＨＶ（高圧電源）ボード、２０はプローブ群を示す。
【０００８】
更に、４０は、導線Ｈｃ，Ｈｐ，Ｌｃ，Ｌｐ及びガードラインＧｃ，Ｇｐ間にプローブ群２０を介してネットＲ１〜Ｒ５を接続するためのスキャナボード、４１は親リレースイッチ、４２は親リレースイッチ４１よりネットＲ１〜Ｒ５側に設けられた子リレースイッチである。
上記リレースイッチ４１，４２をオンすることにより、導線Ｈｃ，Ｈｐ，Ｌｃ，Ｌｐ及びガードラインＧｃ，Ｇｐとプローブ群２０との接続点（図中の●印部分）が活性状態となり、各接続点の間にネットが接続されることになる。図８に示すようにリレースイッチ４１，４２をオンすれば、導線Ｈｃ，Ｌｃ間に５個のネットＲ１〜Ｒ５からなる直列接続回路が形成され、図５と同様の方法で５倍速導通検査を行うことができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−４６０６０号公報（段落［００２７］〜［００３０］、図３等）
【特許文献２】特開２０１０−２５８７１号公報（段落［０００２］〜［０００７］、図７〜図９等）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図８に示すごとく、直列接続されるネットの個数が多くなるほど、直列接続回路内に多数のリレースイッチ４１，４２が介在し、ＨＶボード１０内のスイッチＳ１，Ｓ２もこれらのリレースイッチ４１，４２に直列接続される。なお、スキャナボード４０の特性から、多数の接続点を単位として親リレースイッチ４１を介し子リレースイッチ４２が並列に接続されるように構成されており、接続箇所によっては、親リレースイッチ４１及び子リレースイッチ４２を介してネットが接続される場合と、親リレースイッチ４１が共通しているために子リレースイッチ４２のみを介してネットが接続される場合（例えば、図８におけるネットＲ４，Ｒ５同士の接続など）があるが、いずれにしても複数個のネットの直列接続回路内には多数のスイッチが介在している。
【００１１】
しかし、これらのスイッチの１個当たりのオン抵抗値を例えば約１０[Ω]とすると、導通検査によって測定される直列接続回路全体の抵抗値には、その直列接続回路内に存在するリレースイッチの個数分のオン抵抗合計値が加算されることになる。すなわち、検査対象のネットがすべて導通していれば本来的に０[Ω]になるはずの抵抗値が、場合によっては１００[Ω]以上の値になることもあり、検査時に無視できない問題となっていた。
【００１２】
そこで本発明の解決課題は、複数個のネットの直列接続回路内に存在する複数個のスイッチのオン抵抗合計値をキャンセルして真の抵抗値を測定可能とし、検査精度を向上させた導通検査方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、請求項１に係る発明は、電圧検出手段の両端に、制御手段により駆動される複数個のスイッチを介して、導電性の検査対象部である複数個のネットを直列に接続し、電流源から前記ネットの直列接続回路に流れる電流を電流検出手段により検出すると共に、前記電圧検出手段により前記直列接続回路の両端電圧を検出し、演算手段が、前記電流検出手段による電流検出値と前記電圧検出手段による電圧検出値とから前記直列接続回路の合成抵抗値を算出してその大きさにより前記直列接続回路の導通状態を検査する導通検査方法において、
前記演算手段は、前記直列接続回路内に存在する複数個の前記スイッチによるオン抵抗合計値を演算し、このオン抵抗合計値を前記合成抵抗値から減算して求めた抵抗値が負であり、かつ、その絶対値が前記スイッチ１個のオン抵抗値以上である場合に、前記直列接続回路内に短絡箇所があると判断するものである。
【発明の効果】
【００１５】
本発明によれば、複数個のネットの直列接続回路内に存在するリレースイッチ等、複数個のスイッチのオン抵抗合計値をキャンセルすることにより、上記直列接続回路の真の合成抵抗値を算出することができ、これによって導通検査精度を向上させることができる。
また、オン抵抗合計値をキャンセルした結果得られる合成抵抗値に基づき、直列接続回路内に短絡箇所が存在することを検出してこれを警告または表示出力することも可能である。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態を示すフローチャートである。
【図２】本発明の第１実施形態において、スキャナボードの親リレーが共通している場合の接続状態を示す図である。
【図３】本発明の第２実施形態における５倍速導通検査時のネットの接続状態を示す図である。
【図４】本発明の第２実施形態の主要部を示すフローチャートである。
【図５】従来技術による２倍速導通検査時のネットの接続状態を示す図である。
【図６】ネットの説明図である。
【図７】ｎ倍速導通検査時のネットの接続状態を示す図である。
【図８】従来技術による５倍速導通検査時のネットの接続状態を示す図である。
【発明を実施するための形態】
【００１７】
以下、図に沿って本発明の実施形態を説明する。
まず、第１実施形態に係る導通検査方法を図１のフローチャートを参照しつつ説明する。なお、導通検査装置の構成は、図８に示したものと同様であり、検査対象である複数個のネットの直列接続回路に電流を流すための電流源１１と、前記直列接続回路の抵抗値を測定するための電流検出手段１３及び電圧検出手段１２と、前記直列接続回路を形成するためにオンされる複数の親リレースイッチ４１及び子リレースイッチ４２と、これらのリレースイッチ４１，４２を駆動するための制御手段（図示せず）並びに後述する数式１〜６等の演算を行う演算手段（図示せず）と、を備えている。ここで、制御手段及び演算手段は、例えばＣＰＵ等によって実現可能である。
【００１８】
この実施形態では、ｎ倍速導通検査時にネットの直列接続回路内に存在するスイッチの個数を求め、測定された直列接続回路の合成抵抗値から上記スイッチのオン抵抗合計値を除去して真の合成抵抗値を得るものである。ここで、ｎは直列接続されるネットの個数であり、２以上の整数である。
以下、本実施形態による導通検査の手順を、図１を参照しつつ説明する。
【００１９】
（１）図８における電圧検出手段１２の一対の入力端子を、スイッチＳ１，Ｓ２をオンして導線Ｈｃ，Ｌｃに接続する（ステップＳ１）。
（２）ｎ倍速（例えば５倍速）導通検査を行うに当たり、電圧検出手段１２の一対の入力端子に導線Ｈｃ，Ｌｃを介して直列接続回路両端のネットＲ１，Ｒ５の各一端を接続するために、制御手段の動作により、導線ＨｃにネットＲ１の一端を接続するための親リレースイッチ４１、子リレースイッチ４２と、導線ＬｃにネットＲ５の一端を接続するための親リレースイッチ４１、子リレースイッチ４２とをオンする。すなわち、２×２＝４個のリレースイッチをオンする（ステップＳ２）。
（３）スキャナボード４０内のすべての子リレーに対して親リレーが共通しているか否かを判断する（ステップＳ３）。すなわち、図２に示すように、ステップＳ２によりオンする２個の親リレースイッチ４１と複数の子リレースイッチ４２だけでｎ個のネットの直列接続回路が構成される時を親リレーが共通していると判断し、そうでない時を親リレーが共通していないと判断する。なお、親リレーが共通しているか否かは、スキャナボード４０の仕様から予め知得することが可能である。
【００２０】
（４）親リレーが共通している場合には（ステップＳ３ ＹＥＳ）、図２から明らかな如く、導線を介して直列接続されるネットの相互間にそれぞれ２個ずつ子リレースイッチ４２が追加されるので、ステップＳ２における４個のリレースイッチのほかに、２×（ｎ−１）個の子リレースイッチ４２が追加される（ステップＳ４）。
（５）親リレーが共通していない場合（ステップＳ３ ＮＯ）、例えば図８のような場合には、親リレーが共通していないネットの数ｍの２倍の親リレースイッチ４１が更に必要であるから、ステップＳ４と同様に２×（ｎ−１）個の子リレースイッチ４２を追加した後に（ステップＳ４ａ）、２ｍ個の親リレースイッチ４１が追加される（ステップＳ５）。
【００２１】
従って、ステップＳ１〜Ｓ５によりｎ倍速導通検査を行うためのネットの直列接続回路に含まれるリレースイッチの数ｘは、数式１によって求めることができる（ステップＳ６）。
［数式１］
ｘ＝２+２×２＋２×（ｎ−１）＋２ｍ
＝２（ｎ＋ｍ＋２）
なお、数式１において、親リレーが共通している場合はｍ＝０とする。
ＨＶボード１０内のスイッチＳ１，Ｓ２とスキャナボード４０内の各リレースイッチ４１，４２のオン抵抗値がいずれも約１０[Ω]であるとすると、これらすべてのスイッチによるオン抵抗合計値ｒは数式２となる（ステップＳ７）。
［数式２］
ｒ≒２０（ｎ＋ｍ＋２）
【００２２】
その後に、図８の電圧検出手段１２及び電流検出手段１３を用いてｎ倍速導通検査を実行し、ｎ個のネット（図８の例では５個）の直列接続回路の合成抵抗値Ｒ’を測定する（ステップＳ８）。
そして、数式３に示すように、測定した合成抵抗値Ｒ’からステップＳ７で求めたオン抵抗合計値ｒを減算する（キャンセルする）ことにより、ｎ倍速導通検査時の真の抵抗値Ｒを算出することができる（ステップＳ９）。
［数式３］
Ｒ＝Ｒ’−ｒ
なお、上述した数式１〜数式３の演算は、図示されていない演算手段によって実行すればよい。
このように本実施形態によれば、リレースイッチ等のオン抵抗合計値をキャンセルして複数個のネットからなる直列接続回路の真の抵抗値Ｒを算出することができ、この抵抗値Ｒに基づいて信頼性の高いｎ倍速導通検査を行うことが可能である。
【００２３】
次に、本発明の第２実施形態を説明する。
前述した第１実施形態によれば、複数個のネットの直列接続回路内に存在するスイッチのオン抵抗合計値をキャンセルしてｎ倍速導通検査を行うことができるが、この第２実施形態は、更に、異ネット間の絶縁不良（短絡）を検出して警告、表示等を行う導通検査方法に関するものである。
【００２４】
図３は、図７（ｄ）と同様に５倍速導通検査を行う場合のネットの接続状態を示している。
図３において、いま、例えばネットＲ１，Ｒ２の接続点とネットＲ３，Ｒ４の接続点との間が絶縁不良により短絡していると仮定する（ＳＣは短絡経路を示す）。ここで、図８から明らかなように、ネットＲ１とネットＲ２との間には複数個のリレースイッチが直列に接続され、ネットＲ３とネットＲ４との間にも複数個のリレースイッチが直列に接続されている。また、ネットＲ２とネットＲ３との間にも複数個のリレースイッチが直列に接続されている。
このため、図３の短絡経路ＳＣが存在しない正常時には、図８のネットＲ１の右端から導線Ｈｐ−ネットＲ２−ガードラインＧｃ−ネットＲ３−ガードラインＧｐを経てネットＲ４の左端に至る直列接続回路に存在する多数（図８の例では１２個）のリレースイッチのオン抵抗合計値が、数式３におけるｒに含まれる。
【００２５】
しかし、短絡経路ＳＣが存在する場合には、上記多数のリレースイッチが短絡経路ＳＣによってバイパスされるにも関わらず、数式３のオン抵抗合計値ｒは単に直列接続回路内のスイッチの個数に基づいて算出しているため、バイパスされているリレースイッチの分もオン抵抗合計値ｒに含めて合成抵抗値Ｒ’から差し引いている（余分に差し引いている）ことになり、結果として、数式３により求めた抵抗値Ｒが負になる場合がある。
このような場合、抵抗値Ｒが負になった時点で「測定エラー」と判断し、導通検査を終了することも考えられるが、図３に示したような短絡を検出してこれを警告、表示等することができれば、導通検査本来の目的に沿うものとなる。
本発明の第２実施形態は、上記の背景に基づくものである。
【００２６】
図４は、この第２実施形態の主要部を示すフローチャートであり、前述した図１のステップＳ８に続く処理に相当する。
例えば、図３（図８）に示す５倍速導通検査時において、電圧検出手段１２の両端の間に形成される直列接続回路のオン抵抗合計値ｒは、数式２に基づき、下記の数式４となる。
［数式４］
ｒ＝２０（ｎ＋ｍ＋２）＝２０（５＋４＋２）＝２２０［Ω］
なお、これは図８のように親リレーが共通していない場合であり、各リレースイッチのオン抵抗値を１０［Ω］とした場合の値である。
一方、図３のようにネットＲ１，Ｒ２の接続点とネットＲ３，Ｒ４の接続点とが短絡している場合、電圧検出手段１２及び電流検出手段１３により実際に測定される直列接続回路の合成抵抗値Ｒ’は数式５となり、２倍速導通検査時の値に相当する。
［数式５］
Ｒ’＝２０（２＋４＋２）＝１６０［Ω］
【００２７】
従って、前述した数式３に従い、数式５の合成抵抗値Ｒ’から数式４のオン抵抗合計値ｒを減算すると、数式６が得られる（図４のステップＳ９）。
［数式６］
Ｒ＝Ｒ’−ｒ＝−６０［Ω］
つまり、複数個のネットを直列接続して測定した合成抵抗値からスイッチのオン抵抗合計値を減算して得た真の抵抗値とみなされる値Ｒが負になることは異常であり、その原因として異ネット間の絶縁不良による短絡箇所が存在する、という判断が可能である。
ここでは、スイッチ１個のオン抵抗値を１０［Ω］と仮定しているので、例えば数式６により求めた抵抗値Ｒが−１０［Ω］以下（抵抗値が負であり、かつ、その絶対値が１０［Ω］以上）であれば、異ネット間の短絡が確実であると判断してその抵抗値Ｒや短絡の事実を適宜な方法で警告または表示する（図４のステップＳ１０ ＹＥＳ，Ｓ１１）。特に、数式６による抵抗値Ｒ（例えば、図３における導線Ｈｃ，Ｌｃ間の短絡時にはＲ＝−２２０［Ω］）を表示することにより、短絡している箇所や範囲をある程度予測することも可能になる。
【符号の説明】
【００２８】
１０：ＨＶボード
１１：電流源
１２：電圧検出手段
１３：電流検出手段
２０：プローブ群
４０：スキャナボード
４１：親リレースイッチ
４２：子リレースイッチ
１１０：検査装置本体
Ｓ１，Ｓ２：スイッチ
Ｒ１〜Ｒ５：ネット（検査対象部）
Ｈｃ，Ｈｐ，Ｌｃ，Ｌｐ：導線
Ｇｃ，Ｇｐ：ガードライン
ＳＣ：短絡経路
【図１】
0005510964.tif 000002
【図２】
0005510964.tif 000003
【図３】
0005510964.tif 000004
【図４】
0005510964.tif 000005
【図５】
0005510964.tif 000006
【図６】
0005510964.tif 000007
【図７】
0005510964.tif 000008
【図８】
0005510964.tif 000009