(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基体と、前記半導体基体のバンドギャップ幅とは異なるバンドギャップ幅を有し、当該半導体基体と接してヘテロ接合界面を形成するヘテロ半導体領域と、ゲート絶縁膜を介して前記ヘテロ接合界面に接するゲート電極と、前記ヘテロ半導体領域に接続されたソース電極と、前記半導体基体に接続されたドレイン電極とを有する半導体装置において、前記ヘテロ接合界面のうち、前記ゲート絶縁膜と接するヘテロ接合界面に角部を有し、当該角部において発生する電流をゲート絶縁膜と接する他のヘテロ接合界面位置において発生する電流より小さくする電流集中緩和領域を備えることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記電流集中緩和領域が前記ヘテロ半導体領域中に形成されていることを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記電流集中緩和領域は前記角部に接する前記ヘテロ半導体領域の角部領域であることを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記ヘテロ半導体領域の角部領域と前記半導体基体のヘテロ接合界面に形成される伝導電子に対するエネルギー障壁が他のヘテロ接合界面位置に形成されるエネルギー障壁より高いことを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記ヘテロ半導体領域の角部領域の導電型が他の領域の導電型と異なることを特徴とする半導体装置。
【請求項６】
請求項３に記載の半導体装置において、
前記ヘテロ半導体領域の角部領域の抵抗値が他の領域の抵抗値より大きいことを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記ヘテロ半導体領域の角部領域の不純物密度が他の領域の不純物密度より小さいことを特徴とする半導体装置。
【請求項８】
請求項２に記載の半導体装置において、
前記電流集中緩和領域は前記他のヘテロ接合界面位置に接する前記ヘテロ半導体領域であることを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記他のヘテロ接合界面位置に接する前記ヘテロ半導体領域と前記半導体基体のヘテロ接合界面に形成される伝導電子に対するエネルギー障壁が他のヘテロ接合界面位置に形成されるエネルギー障壁より低いことを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記他のヘテロ接合界面位置に接する前記ヘテロ半導体領域の導電型が他の領域の導電型と異なることを特徴とする半導体装置。
【請求項１１】
請求項８に記載の半導体装置において、
前記他のヘテロ接合界面位置に接する前記ヘテロ半導体領域の抵抗値が他の領域の抵抗値より小さいことを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記他のヘテロ接合界面位置に接する前記ヘテロ半導体領域の不純物密度が他の領域の不純物密度より大きいことを特徴とする半導体装置。
【請求項１３】
請求項１に記載の半導体装置において、
前記電流集中緩和領域が前記半導体基体中に形成されていることを特徴とする半導体装置。
【請求項１４】
請求項１３に記載の半導体装置において、
前記電流集中緩和領域は前記角部に接して前記半導体基体中に形成されていることを特徴とする半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記電流集中緩和領域は第２導電型のウェル領域であることを特徴とする半導体装置。
【請求項１６】
請求項１４に記載の半導体装置において、
前記電流集中緩和領域は前記半導体基体よりも導電性が低い高抵抗領域であることを特徴とする半導体装置。
【請求項１７】
請求項１４に記載の半導体装置において、
前記電流集中緩和領域は絶縁領域であることを特徴とする半導体装置。
【請求項１８】
請求項１３に記載の半導体装置において、
前記電流集中緩和領域は前記他のヘテロ接合界面位置に接して前記半導体基体中に形成されていることを特徴とする半導体装置。
【請求項１９】
請求項１８に記載の半導体装置において、
前記電流集中緩和領域は、前記半導体基体と同一導電型であり、且つ、半導体基体より高い不純物密度を有する導通領域であることを特徴とする半導体装置。
【請求項２０】
請求項１に記載の半導体装置において、
前記電流集中緩和領域が前記半導体基体上に形成されていることを特徴とする半導体装置。
【請求項２１】
請求項２０に記載の半導体装置において、
前記電流集中緩和領域が前記角部に接して前記半導体基体上に形成されていることを特徴とする半導体装置。
【請求項２２】
請求項２１に記載の半導体装置において、
前記電流集中緩和領域が絶縁領域であることを特徴とする半導体装置。
【請求項２３】
請求項１乃至請求項２２のうち、いずれか１項に記載の半導体装置において、
前記半導体基体が炭化珪素により形成されていることを特徴とする半導体装置。
【請求項２４】
請求項１乃至請求項２３のうち、いずれか１項に記載の半導体装置において、
前記ヘテロ半導体領域が単結晶シリコン、アモルファスシリコン、及び多結晶シリコンのうちのいずれかにより形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合部を有する半導体装置に関する。
【背景技術】
【０００２】
従来より、Ｎ+型の炭化珪素（ＳｉＣ）基板上にＮ-型の炭化珪素エピタキシャル領域が形成された半導体基体の一主面にＮ-型の多結晶シリコン領域が接するように形成され、炭化珪素エピタキシャル領域と多結晶シリコン領域との間にヘテロ接合が形成されている半導体装置が知られている（特許文献１参照）。この半導体装置では、炭化珪素エピタキシャル領域と多結晶シリコン領域のヘテロ接合界面にゲート絶縁膜を介して接するゲート電極が形成されている。また多結晶シリコン領域にソース電極が接続され、炭化珪素基板の裏面にはドレイン電極が形成されている。
【特許文献１】特開２００３−３１８３９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記半導体装置を複数個並べて回路を構成した場合、隣接する半導体装置の多結晶シリコン領域が離間して配置されるので、炭化珪素エピタキシャル領域と多結晶シリコン領域のヘテロ接合界面の端部に段差が生じる。この段差部分では、例えば遮断時等の逆方向電圧が印加された時に他のヘテロ接合界面位置に比べて漏れ電流が集中するために、半導体装置の遮断性が低下してしまう。
【０００４】
本発明は、上記問題を解決するためになされたものであり、その目的は遮断性の高い半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明は、ヘテロ接合界面のうち、ゲート絶縁膜と接するヘテロ接合界面に角部を有し、角部において発生する電流をゲート絶縁膜と接する他のヘテロ接合界面位置において発生する電流よりも小さくする電流集中緩和領域を備える。
【発明の効果】
【０００６】
本発明によれば、ゲート絶縁膜と接するヘテロ接合界面の端部に電流を均等に流すことができるので、ヘテロ接合界面の角部に漏れ電流が集中することが抑制され、遮断性の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して、本発明の実施形態となる半導体装置について説明する。
【０００８】
〔第１の実施形態〕
始めに、図１乃至図３を参照して、本発明の第１の実施形態となる半導体装置について説明する。
【０００９】
〔構成〕
図１は、本発明の第１の実施形態となる半導体装置が繰り返し形成された断面構造を示し、一例として半導体装置が３つ並んだ場合を示している。本実施形態では一例として、炭化珪素を基板材料とした場合について説明する。本実施形態では、図１に示すように、例えば炭化珪素のポリタイプが４ＨタイプのＮ+型である基板領域１上にＮ-型のドリフト領域２が形成され、ドリフト領域２の基板領域１との接合面に対向する主面に接するように、例えばＮ型の多結晶シリコンからなるヘテロ半導体領域３が形成されている。つまり、基板領域１とドリフト領域２とからなるＮ型（第１導電型）の半導体基体に接してＮ型のヘテロ半導体領域３が形成されている。またドリフト領域２とヘテロ半導体領域３の接合部は、炭化珪素と多結晶シリコンとのバンドギャップが異なる材料によるヘテロ接合からなっており、そのヘテロ接合界面にはエネルギー障壁が存在している。
【００１０】
ヘテロ半導体領域３とドリフト領域２のヘテロ接合界面に共に接するように、例えばシリコン酸化膜からなるゲート絶縁膜４が形成されている。すなわち、ヘテロ半導体領域３にドリフト領域２に達する穴が設けられ、ゲート絶縁膜４がヘテロ半導体領域３の上面、穴の側面、及びドリフト領域２の穴部の表面に形成されている。ヘテロ半導体領域３とドリフト領域２のヘテロ接合界面のうち、ゲート絶縁膜４と接する部分をヘテロ接合駆動端部ａ１と呼ぶ。また、ゲート絶縁膜４上にはゲート電極５が形成され、ヘテロ半導体領域３のドリフト領域２とのヘテロ接合界面に対向する対面にはコンタクトホールｂを通してソース電極６がオーミック接続するように形成され、基板領域１にはドレイン電極７がオーミック接続するように形成されている。ゲート電極５とソース電極６とを絶縁するように、層間絶縁膜８が形成されている。
【００１１】
上記各領域１乃至８で構成された半導体装置の基本セル構造を、例えば図２に示す表面形状のように複数配置し、半導体チップ１００を形成している。図２中では、図１中で示したヘテロ接合駆動端部ａ１の表面配置がわかりやすいように、ゲート絶縁膜４、ゲート電極５、ソース電極６、及び層間絶縁膜８は省略して表示している。図２中のＡ−Ａ部分の断面構造が図１に示す断面構造である。図２に示すように、本実施形態では、ヘテロ半導体領域３に設けられたゲート絶縁膜４を形成するための溝（穴）が紙面左右方向及び上下方向に延びる線状になっており、ヘテロ半導体領域３の表面形状は四角セル形状をしている。このような構成によれば、ヘテロ接合駆動端部ａ１に凸型の角部が生じる。しかしながら本実施形態では、ヘテロ半導体領域３の四隅部、すなわちヘテロ接合駆動端部ａ１の凸型の角部に接する部分に、例えばヘテロ半導体領域３とは反対導電型でかつ不純物密度が小さいＰ-型の多結晶シリコンからなるヘテロ半導体角部領域１０が形成されている。つまり、ヘテロ半導体領域３中に凸型の角部に接するヘテロ半導体角部領域１０が形成され、図２中のＢ−Ｂ部分の断面形状を表す図３のヘテロ半導体領域３の四隅部の断面構造に示すように、ヘテロ半導体角部領域１０がゲート絶縁膜４並びにドリフト領域２とそれぞれが接するように、ヘテロ接合駆動端部ａ２を構成している。
【００１２】
〔動作〕
次に動作を説明する。本実施形態においては、例えばソース電極６を接地し、ドレイン電極７に正電位を印加して使用する。
【００１３】
まず、ゲート電極５を例えば接地電位もしくは負電位とした場合、遮断状態を保持する。すなわち、ヘテロ半導体領域３及びヘテロ半導体角部領域１０とドリフト領域２とのヘテロ接合界面には、伝導電子に対するエネルギー障壁が形成されているためである。このとき、本実施形態では、四角セル形状のヘテロ半導体領域３の四隅部にＰ-型の多結晶シリコンからなるヘテロ半導体角部領域１０を配置しているため、凸型の角部を有していても大きな漏れ電流が生ずることがなく、図１に示した基本セル構造が有する遮断性を半導体チップ１００でも得ることができる。なぜなら、ヘテロ半導体領域３の四隅部にＰ-型の多結晶シリコンからなるヘテロ半導体角部領域１０を配置し、ヘテロ接合駆動端部ａ２を形成することによって、２つの漏れ電流低減効果が得られるためである。第１の理由は、ヘテロ半導体角部領域１０はヘテロ半導体領域３と反対導電型であるから、ヘテロ半導体角部領域１０とドリフト領域２とのヘテロ接合界面に形成される伝導電子に対するエネルギー障壁が、ヘテロ半導体領域３とドリフト領域２とのヘテロ接合界面に形成されるエネルギー障壁よりも高く形成されるためである。例えばドリフト領域２の導電型をＮ型とした場合、ヘテロ接合界面に形成されるエネルギー障壁は、導電型がＰ+型、Ｐ-型、イントリンシック、Ｎ-型、Ｎ+型の順に高くなる。そして第２の理由は、ヘテロ半導体角部領域１０の不純物密度がヘテロ半導体領域３の不純物密度に比べて小さく、ヘテロ半導体角部領域１０の抵抗がヘテロ半導体領域３の抵抗に比べて大きいので、凸型の角部における抵抗が大きいためである。このことから、本実施形態によれば、遮断性能を向上することができる。
【００１４】
遮断状態から導通状態へと転じるべくゲート電極５に正電位を印加した場合、ゲート絶縁膜４を介してゲート電界が及ぶヘテロ半導体領域３のヘテロ接合駆動端部ａ１並びにドリフト領域２の表層部には電子の蓄積層が形成される。すると、ヘテロ半導体領域３並びにドリフト領域２の表層部においては自由電子が存在可能なポテンシャルとなり、ドリフト領域２側に伸びていたエネルギー障壁が急峻になり、エネルギー障壁厚みが小さくなる。その結果、電子電流が導通する。このとき、本実施形態では、凸型の角部にヘテロ半導体角部領域１０を配置し、ヘテロ接合界面に形成される伝導電子に対するエネルギー障壁が他の部分よりも高く、且つ、導通経路の抵抗を大きく形成しているため、凸型の角部に電流は集中せず、導通時に流れるほとんどの電流は、並列に複数配置されている領域１〜８からなる基本セルでほぼ均一に流れることになり、特定の場所が発熱するホットスポットが生じにくい半導体チップ１００を得ることができる。つまり、ヘテロ半導体角部領域１０を配置しない場合に対して、導通・遮断を繰り返しても、特定の場所が劣化しにくいため、短絡負荷耐量等の破壊耐量や長期信頼性についても性能を向上することができる。
【００１５】
本実施形態において、導通状態から遮断状態に移行すべく、再びゲート電極５を接地電位とすると、ヘテロ半導体領域３並びにドリフト領域２のヘテロ接合界面に形成されていた伝導電子の蓄積状態が解除され、エネルギー障壁中のトンネリングが止まる。そして、ヘテロ半導体領域３からドリフト領域２への伝導電子の流れが止まり、さらにドリフト領域２中にあった伝導電子が基板領域１に流れて枯渇すると、ドリフト領域２側にはヘテロ接合界面から空乏層が広がり遮断状態となる。
【００１６】
本実施形態においては、例えばソース電極６を接地し、ドレイン電極７に負電位が印加された逆方向導通（還流動作）も可能である。例えばソース電極６並びにゲート電極５を接地電位とし、ドレイン電極７に所定の正電位が印加されると、伝導電子に対するエネルギー障壁は消滅し、ドリフト領域２側からヘテロ半導体領域３側に伝導電子が流れ、逆導通状態となる。このとき、正孔の注入はなく伝導電子のみで導通するため、逆導通状態から遮断状態に移行する際の逆回復電流による損失も小さい。なお、上述したゲート電極５を接地にせずに制御電極として使用する場合も可能である。この逆方向導通（還流動作）時に関しても、本実施形態では、凸型の角部には電流が集中しないため、逆導通時に流れるほとんどの電流は、並列に複数配置されている領域１〜８からなる基本セル構造でほぼ均一に流れることになり、特定の部分に電流は集中しない。
【００１７】
以上のように本実施形態では、ヘテロ半導体領域３中に凸型の角部に逆バイアス電流が集中しないようにする電流集中緩和領域であるヘテロ半導体角部領域１０を配置することによって、凸型の角部への電流集中を防ぐことができる。その結果、遮断時には遮断性能を向上することができるとともに、導通時には特定の部分のホットスポットの発生を防ぎ、特定部分の劣化を抑えることができるため長期信頼性を確保することができる。また、例えば半導体チップ１００をＬ負荷回路等で使用した場合には、導通時や遮断状態との過渡応答時において、過電流・過電圧となる場合の破壊耐量の指標である、短絡負荷耐量やアバランシェ耐量等の指標においても、特定の部分への電流集中を防ぐことができるため、それら破壊耐量についても向上することができる。
【００１８】
上記実施形態ではヘテロ半導体角部領域１０がＰ-型の場合について説明してきたが、基本セルのヘテロ半導体領域３で形成されるヘテロ接合駆動端部ａ１に比べて、ヘテロ半導体角部領域１０が形成するヘテロ接合駆動端部ａ２で発生する電流が小さくなるように、エネルギー障壁が高いこと、抵抗が大きいことのいずれかが満たされていれば、本発明の効果を得ることができる。例えば本実施形態で説明したヘテロ半導体領域３がＮ型である場合は、ヘテロ半導体領域３よりも不純物密度が高いＮ+型以外の条件であれば、少なくとも効果を発揮する。また図２では、ヘテロ半導体角部領域１０の表面形状が三角形である場合を例示しているが、ヘテロ半導体角部領域の表面形状は凸型の角部に接していれば、四角でも扇形でもどのような形でもよい。
【００１９】
〔第２の実施形態〕
次に、図４，図５を参照して、本発明の第２の実施形態となる半導体装置について説明する。
【００２０】
〔構成〕
第１の実施形態では、ヘテロ半導体領域３中に凸型の角部に接したヘテロ半導体角部領域１０を形成したが、本実施形態では、図４及び図４中のＣ−Ｃ部分の断面構造を表す図５に示すように、半導体チップ１０２におけるヘテロ半導体領域３中に凸型の角部以外のヘテロ接合駆動端部ａ３に接したヘテロ半導体駆動領域１１を形成する。すなわち、ヘテロ半導体領域３中の凸型の角部以外のヘテロ接合駆動端部ａ３に接する部分に、ヘテロ半導体領域３とは導電型、不純物密度の少なくとも一方が異なるヘテロ半導体駆動領域１１を形成し、凸型の角部のヘテロ接合駆動端部ａ４に接する部分に、ヘテロ半導体領域３と同一の導電型・不純物密度のヘテロ半導体角部領域１２を形成する。例えば、ヘテロ半導体駆動領域１１がヘテロ半導体領域３より不純物密度が高いＮ+型である場合、ヘテロ半導体角部領域１２の導電型がヘテロ半導体領域３と同じＮ型としても、ヘテロ半導体角部領域１２はヘテロ半導体駆動領域１１よりはエネルギー障壁が高く、また不純物密度が小さいので抵抗が大きいため、凸型の角部における電流集中を低減することができる。つまり、凸型の角部に逆バイアス電流が集中しないようにする電流集中緩和領域であるヘテロ半導体駆動領域１１を、凸型の角部以外に作る方法を用いてもよく、この場合にも本発明の効果を得ることができる。
【００２１】
以上のように本実施形態では、電流集中緩和領域として、ヘテロ半導体領域３中に凸型の角部以外のヘテロ接合駆動端部ａ３に接したヘテロ半導体駆動領域１１を形成し、ヘテロ半導体駆動領域１１とドリフト領域２とのヘテロ接合界面に形成される伝導電子に対するエネルギー障壁を、ヘテロ半導体角部領域１２（ヘテロ半導体領域３）とドリフト領域２とのヘテロ接合界面に形成されるエネルギー障壁よりも低くする。このために、ヘテロ半導体駆動領域１１をヘテロ半導体角部領域１２（ヘテロ半導体領域３）と反対導電型としてもよい。また、ヘテロ半導体駆動領域１１の抵抗をヘテロ半導体角部領域１２（ヘテロ半導体領域３）の抵抗よりも小さくする。このために、ヘテロ半導体駆動領域１１の不純物密度をヘテロ半導体角部領域１２（ヘテロ半導体領域３）の不純物密度よりも大きくしてもよい。
【００２２】
〔第３の実施形態〕
次に、図６，図７を参照して、本発明の第３の実施形態となる半導体装置について説明する。
【００２３】
〔構成〕
本実施形態では、図６に示すように、ヘテロ半導体領域３の表面形状は四角セル形状をしており、ヘテロ接合駆動端部ａ１の凸型の角部を有するが、その凸型の角部に接するように、ドリフト領域２中に例えばドリフト領域２とは反対導電型であるＰ型（第二導電型）でかつ不純物密度が大きい炭化珪素からなるウェル領域１３が形成されている。つまり、図６中のＤ−Ｄ部分の断面構造を表す図７に示すように、ヘテロ半導体領域３の四隅部の断面構造は、ヘテロ半導体領域３並びにゲート絶縁膜４に接するようにドリフト領域２中にウェル領域１３が形成され、ヘテロ接合駆動端部ａ１を構成している。すなわち、ドリフト領域２の図６の紙面左右方向のゲート絶縁膜４用の溝と紙面上下方向のゲート絶縁膜４用の溝とが交差する部分にウェル領域１３が形成され、ヘテロ半導体領域３の角部とウェル領域１３の角部とは図６の紙面において重なっている。
【００２４】
〔動作〕
次に動作を説明する。本実施形態では、例えばソース電極６を接地し、ドレイン電極７に正電位を印加して使用する。
【００２５】
まず、ゲート電極５を例えば接地電位もしくは負電位とした場合、遮断状態を保持する。これは、ヘテロ半導体領域３とドリフト領域２とのヘテロ接合界面には、伝導電子に対するエネルギー障壁が形成されているためである。このとき、本実施形態では、ヘテロ接合駆動端部ａ１の凸型の角部（ヘテロ半導体領域３の四隅角部）はウェル領域１３に覆われているため、印加された電界はウェル領域１３とドリフト領域２との接合面に生じ、凸型の角部には電界が印加されないため、大きな漏れ電流が生じない。つまり、半導体チップ１０３構造としても、図７に示した基本セルが有する遮断性を得ることができる。このことから、本実施の形態の構造とすることによって、ウェル領域１３を形成しない場合に対して、遮断性能を向上することができる。
【００２６】
遮断状態から導通状態へと転じるべくゲート電極５に正電位を印加した場合、ゲート絶縁膜４を介してゲート電界が及ぶヘテロ半導体領域３のヘテロ接合駆動端部ａ１並びにドリフト領域２の表層部には電子の蓄積層が形成される。すると、ヘテロ半導体領域３並びにドリフト領域２の表層部においては自由電子が存在可能なポテンシャルとなり、ドリフト領域２側に伸びていたエネルギー障壁が急峻になり、エネルギー障壁厚みが小さくなる。その結果、電子電流が導通する。このとき、本実施形態では、凸型の角部を経由する経路にはＰＮ接合が形成されるため、凸型の角部に電流は流れず、導通時に流れるほとんどの電流は、並列に複数配置されている領域１〜８からなる基本セルでほぼ均一に流れることになる。そのため、半導体チップ１０３は特定の場所が発熱するホットスポットが生じにくい。つまり、ウェル領域１３を形成しない場合に対して、導通・遮断を繰り返しても、特定の場所が劣化しにくいため、短絡負荷耐量等破壊耐量や長期信頼性についても性能を向上することができる。また、逆方向導通（還流動作）時に関しても、本実施の形態では、凸型の角部には電流が流れないため、逆導通時に流れるほとんどの電流は、並列に複数配置されている領域１〜８からなる基本セル構造でほぼ均一に流れることになり、特定の部分に電流は集中しない。
【００２７】
以上のように、凸型の角部に逆バイアス電流が集中しないようにする電流集中緩和領域であるウェル領域１３を、凸型の角部に接するようにドリフト領域２中に配置することによって、凸型の角部への電流集中を防ぐことができる。その結果、遮断時には遮断性能を向上することができるとともに、導通時には特定の部分のホットスポットの発生を防ぎ、特定部分の劣化を抑えることができるため、長期信頼性を確保することができる。また、例えば半導体チップ１０３をＬ負荷回路等で使用した場合には、導通時や遮断状態との過渡応答時において、過電流・過電圧となる場合の破壊耐量の指標である、短絡負荷耐量やアバランシェ耐量等の指標においても、特定の部分への電流集中を防ぐことができるため、それら破壊耐量についても向上することができる。図６で示したウェル領域１３の形状を四角形としたが、Ｘ字形状のウェル領域を形成してもよく、またウェル領域の所定部分に穴を開けてもよく、その他の形をしていてもかまわない。いずれにしても、ウェル領域１３が少なくともヘテロ接合駆動端部ａ１の凸型の角部（ヘテロ半導体領域３の四隅角部）に接していれば、本発明の効果を得ることができる。
【００２８】
〔第４の実施形態〕
次に、図８，図９を参照して、本発明の第４の実施形態となる半導体装置について説明する。
【００２９】
図８及び図８中のＥ−Ｅ部分の断面構造を表す図９に示すように、ドリフト領域２に所定のイオンを注入して不活性な領域として形成されたドリフト領域２よりも導電性の小さい高抵抗領域１４をヘテロ接合駆動端部ａ１の凸型の角部に接するように形成しても、同様の効果を得ることができる。本実施形態では、例えば炭化珪素からなるドリフト領域２に対して、ボロン，バナジウム，アルミ等をイオン注入することでドリフト領域２中に他の部分よりも極端に抵抗の高い高抵抗領域１４を形成する。すなわち、ヘテロ接合駆動端部ａ１の凸型の角部（ヘテロ半導体領域３の四隅角部）に接するように、凸型の角部に逆バイアス電流が集中しないようにする電流集中緩和領域である高抵抗領域１４をドリフト領域２中に配置することによって、凸型の角部への電流集中を防ぐことができる。その結果、この半導体チップ１０４においては、遮断時には遮断性能を向上することができるとともに、導通時には特定の部分のホットスポットの発生を防ぎ、特定部分の劣化を抑えることができるため長期信頼性を確保することができる。
【００３０】
〔第５の実施形態〕
次に、図１０，図１１を参照して、本発明の第５の実施形態となる半導体装置について説明する。
【００３１】
本実施形態では、図１０及び図１０中のＦ−Ｆ部分の断面構造を表す図１１に示すように、ヘテロ接合駆動端部ａ１の凸型の角部に接するように、絶縁領域１５ａをドリフト領域２中に形成する。つまり、この半導体チップ１０５においては、ヘテロ半導体領域３の四隅角部とドリフト領域２との間に、例えばシリコン酸化膜からなる絶縁領域１５ａを形成する。凸型の角部に逆バイアス電流が集中しないようにする電流集中緩和領域である絶縁領域１５ａによって、ヘテロ半導体領域３の四隅角部とドリフト領域２との間で電流が流れないため、凸型の角部の電流集中を回避することができ、本発明の効果を得ることができる。
【００３２】
〔第６の実施形態〕
次に、図１２，図１３を参照して、本発明の第６の実施形態となる半導体装置について説明する。
【００３３】
第３乃至第５の実施の形態においては、ヘテロ接合駆動端部ａ１の凸型の角部（ヘテロ半導体領域３の四隅角部）に接するように、ドリフト領域２中に電流集中緩和領域を形成する場合を例示して説明してきたが、本実施形態では、図１２及び図１２中のＧ−Ｇ部分の断面構造を表す図１３に示すように、凸型の角部以外のヘテロ接合駆動端部ａ１に接するように、ドリフト領域２に対して同一導電型でかつ不純物密度が大きい導通領域１６を形成する。つまり、この半導体チップ１０６においては、凸型の角部に逆バイアス電流が集中しないようにする電流集中緩和領域である導通領域１６を凸型の角部以外のヘテロ接合駆動端部ａ１に接するように形成することにより、凸型の角部以外のヘテロ接合駆動端部ａ１における電流の流れを大きくし、相対的にヘテロ接合駆動端部ａ１の凸型の角部における電流を低減することで、凸型の角部の電流集中を低減することができる。
【００３４】
〔第７の実施の形態〕
次に、図１４を参照して、本発明の第７の実施形態となる半導体装置について説明する。
【００３５】
第５の実施形態では、絶縁領域１５ａをドリフト領域２中に形成したが、本実施形態では、図１１と同様の断面構造を表す図１４に示すように、ヘテロ接合駆動端部ａ１の凸型の角部に接するように、絶縁領域１５ｂをドリフト領域２上に形成する。つまり、ヘテロ半導体領域３の四隅角部とドリフト領域２との間に、例えばシリコン酸化膜からなる絶縁領域１５ｂを形成する。なお、本実施形態の表面構造は図１０と同様である。凸型の角部に逆バイアス電流が集中しないようにする電流集中緩和領域である絶縁領域１５ｂによって、ヘテロ半導体領域３の四隅角部とドリフト領域２との間で電流が流れないため、凸型の角部の電流集中を回避することができ、本発明の効果を得ることができる。
【００３６】
〔その他の実施形態〕
上記実施形態では、本発明の特徴をわかりやすく説明するために、基本セル構造は必要最小限の構成で説明してきたが、少なくとも、本発明では、遮断時ならびに導通時にヘテロ接合駆動端部ａ１の少なくとも一部に生じる電流集中を緩和できれば、半導体装置としてどのような構造が付加されていても、またどのように変形されていても同様の効果を得ることができる。例えば、上記実施形態で例示したヘテロ半導体領域３の断面構造では、ヘテロ半導体領域３の側面すなわち図１４紙面上下方向面がドリフト領域２の面に対して直角である場合について説明しているが、ヘテロ半導体領域３の側面がドリフト領域２の面に対して鋭角であっても鈍角であってもよい。また上記実施形態においては、ドリフト領域２を掘り込まず、ゲート電極５を形成した所謂プレーナ型の場合を説明したが、例えば図１５に示すようにドリフト領域２を掘り込んだ所謂トレンチ型としてもよい。
【００３７】
また、基本セルとして例示した図１においては、ヘテロ半導体領域３が単一の不純物領域で構成された場合を示しているが、例えば図１６及び図１７に示すように、複数の不純物領域で構成されていてもよい。すなわち図１６に示すように、ヘテロ半導体領域３の表面に同一導電型で不純物密度が高いＮ+型のコンタクト領域１７を形成することにより、基本セルの導電性能を向上するとともに、ヘテロ半導体領域３の表面形状の中央部と四隅角部との抵抗差を大きくすることができ、凸型の角部での電流集中緩和効果をより高めることができる。また図１７に示すように、ゲート絶縁膜４から離れたヘテロ半導体領域３中に反対導電型で不純物密度が高いＰ+型の第二のヘテロ半導体領域１８を形成することにより、基本セルの遮断性能を向上すると共に、半導体チップとしての漏れ電流をさらに低減することができる。
【００３８】
また基本セル構造のドリフト領域２中に電流集中緩和領域を形成してもよい。すなわち、図１８に示すように、例えばヘテロ半導体領域３に接するように、ドリフト領域２中にウェル領域１９を形成してもよい。このとき、第３の実施形態と同様に、例えば図１９に示すようにドリフト領域２中にウェル領域１３を形成する。この場合、ヘテロ半導体３のそれぞれの所定部分にウェル領域１３、１９を同一プロセスで形成することができる。なお、図１９中のＨ−Ｈ部分の断面構造が図１８に示す断面形状である。また、図１９中のＤ−Ｄ部分の断面構造は、第３の実施形態で説明した図７に示す断面構造と同様である（このことは、図１９、図２１においても同様である）。このことにより、ヘテロ接合駆動端部ａ１の凸型の角部（ヘテロ半導体領域３の四隅角部）での電流集中を抑えることができると同時に、基本セルにおける電流の遮断性をさらに向上することができるので、半導体チップとしての性能をさらに向上することができる。なお、図１８及び図１９では、ウェル領域１９がヘテロ半導体領域３に接するように形成されているが、図２０及び図２０中のＩ−Ｉ部分の断面構造を表す図２１に示すように、ゲート絶縁膜４に接するようにウェル領域２０を形成してもよい。いずれの構造であっても、さらには組み合わさった形状でも、本発明の効果を発揮するのに加えてさらに遮断性能を向上することができる。
【００３９】
以上、ヘテロ半導体領域３の表面形状に伴う電流集中の緩和方策と効果を図１乃至図２１を用いて一例を交えて説明してきたが、第１乃至第７の実施の形態で例示した構成を用いることで、ヘテロ接合駆動端部ａ１の凸型の角部だけでなく、例えば図２２及び図２３に示すようなヘテロ半導体領域３の凹型の角部における電流集中も緩和することが可能である。つまり、例えば図２２の領域Ｒ１部に示した四角セル形状を繰り返し配置した最外部のヘテロ半導体領域３の凹型の角部に接するように、ウェル領域１３を形成したり、例えば図２３の領域Ｒ２部に示したストライプ形状の最外部のヘテロ接合駆動端部ａ１の凹型の角部に接するように、ウェル領域１３を形成したりすることで、ヘテロ半導体領域３の表面形状として、他の部分とは異なる曲率や角部を有する部分には電流が流れないようにすることが可能である。
【００４０】
また上記実施形態では、セル形状の一例として、四角セル形状の場合を例示して説明してきたが、六角セル形状、丸セル形状等ヘテロ接合駆動端部ａ１の凸型の角部もしくは凹型の角部を有する表面配置であればどのような形状でも本発明の効果を得ることができる。また、上記実施形態では凸型の角部として、直角形状の場合を例示してきたが、鋭角、鈍角さらには所定の曲率をもった湾曲形状の場合でも本発明の効果を得ることができる。また、本発明の各実施形態においては、それぞれヘテロ半導体領域３の所定部における電流集中を緩和する方策を個別に示しているが、それぞれの方策を組み合わせてもよい。
【００４１】
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。例えば、上記実施形態では、炭化珪素を基板材料とした半導体装置を一例として説明したが、基板材料は窒化ガリウム、ダイヤモンド等その他の半導体材料でもかまわない。また上記実施形態では、炭化珪素のポリタイプとして４Ｈタイプを用いて説明したが、６Ｈ、３Ｃ等その他のポリタイプでも構わない。また上記実施形態では、ドレイン電極７とソース電極６とをドリフト領域２を挟んで対向するように配置し、電流を縦方向に流す所謂縦型構造のトランジスタで説明してきたが、例えばドレイン電極７とソース電極６とを同一主面上に配置し、電流を横方向に流す所謂横型構造のトランジスタであってもかまわない。
【００４２】
またヘテロ半導体領域３に用いる材料として多結晶シリコンを用いた例で説明したが、炭化珪素とヘテロ接合を形成する材料であれば単結晶シリコン、アモルファスシリコン等他のシリコン材料やゲルマニウムやシリコンゲルマン等他の半導体材料や６Ｈ、３Ｃ等炭化珪素の他のポリタイプ等、どの材料でもかまわない。またドリフト領域２としてＮ型の炭化珪素を用い、ヘテロ半導体領域３としてＮ型の多結晶シリコンを用いて説明しているが、それぞれＮ型の炭化珪素とＰ型の多結晶シリコン、Ｐ型の炭化珪素とＰ型の多結晶シリコン、Ｐ型の炭化珪素とＮ型の多結晶シリコンの如何なる組み合わせでもよい。このように、この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施形態となる半導体装置の構成を示す断面図である。
【図２】本発明の第１の実施形態となる半導体装置の構成を示す表面図である。
【図３】本発明の第１の実施形態となる半導体装置の構成を示す断面図である。
【図４】本発明の第３の実施形態となる半導体装置の構成を示す表面図である。
【図５】本発明の第３の実施形態となる半導体装置の構成を示す断面図である。
【図６】本発明の第４の実施形態となる半導体装置の構成を示す表面図である。
【図７】本発明の第４の実施形態となる半導体装置の構成を示す断面図である。
【図８】本発明の第５の実施形態となる半導体装置の構成を示す表面図である。
【図９】本発明の第５の実施形態となる半導体装置の構成を示す断面図である。
【図１０】本発明の第６の実施形態となる半導体装置の構成を示す表面図である。
【図１１】本発明の第６の実施形態となる半導体装置の構成を示す断面図である。
【図１２】本発明の第７の実施形態となる半導体装置の構成を示す表面図である。
【図１３】本発明の第７の実施形態となる半導体装置の構成を示す断面図である。
【図１４】本発明の第８の実施形態となる半導体装置の構成を示す断面図である。
【図１５】本発明のその他の実施形態となる半導体装置の構成を示す断面図である。
【図１６】本発明のその他の実施形態となる半導体装置の構成を示す断面図である。
【図１７】本発明のその他の実施形態となる半導体装置の構成を示す断面図である。
【図１８】本発明のその他の実施形態となる半導体装置の構成を示す断面図である。
【図１９】本発明のその他の実施形態となる半導体装置の構成を示す表面図である。
【図２０】本発明のその他の実施形態となる半導体装置の構成を示す表面図である。
【図２１】本発明のその他の実施形態となる半導体装置の構成を示す断面図である。
【図２２】本発明のその他の実施形態となる半導体装置の構成を示す表面図である。
【図２３】本発明のその他の実施形態となる半導体装置の構成を示す表面図である。
【符号の説明】
【００４４】
１：基板領域
２：ドリフト領域
３：ヘテロ半導体領域
４：ゲート絶縁膜
５：ゲート電極
６：ソース電極
７：ドレイン電極
８：層間絶縁膜
１０：ヘテロ半導体角部領域
１１：ヘテロ半導体駆動領域
１２：ヘテロ半導体角部領域
１３：ウェル領域
１４：高抵抗領域
１５：絶縁領域
１６：導通領域
１７：コンタクト領域
１８：第２のヘテロ半導体領域
１９：ウェル領域
２０：ウェル領域
１００〜１０6
：半導体チップ
【図１】
0005417790.tif 000002
【図２】
0005417790.tif 000003
【図３】
0005417790.tif 000004
【図４】
0005417790.tif 000005
【図５】
0005417790.tif 000006
【図６】
0005417790.tif 000007
【図７】
0005417790.tif 000008
【図８】
0005417790.tif 000009
【図９】
0005417790.tif 000010
【図１０】
0005417790.tif 000011
【図１１】
0005417790.tif 000012
【図１２】
0005417790.tif 000013
【図１３】
0005417790.tif 000014
【図１４】
0005417790.tif 000015
【図１５】
0005417790.tif 000016
【図１６】
0005417790.tif 000017
【図１７】
0005417790.tif 000018
【図１８】
0005417790.tif 000019
【図１９】
0005417790.tif 000020
【図２０】
0005417790.tif 000021
【図２１】
0005417790.tif 000022
【図２２】
0005417790.tif 000023
【図２３】
0005417790.tif 000024