(57)【特許請求の範囲】
【請求項１】
スイッチモード電力コンバータを介して少なくとも１つの発光ダイオード（ＬＥＤ）へ電流を供給する装置において、
ハードウェア記述言語を使用してプログラム可能な少なくとも１つの集積回路（ＩＣ）と、
スイッチング時間周期を有するように構成可能な電子スイッチと、
デジタル化された電圧入力値を得るように構成されたアナログ／デジタルコンバータ（ＡＤＣ）と、
各時間周期ごとにスイッチモード電力コンバータの誘導性素子の放電時間を得るように構成された電圧比較器と、
を備え、
動作中、前記少なくとも１つのＩＣは、デジタル化された電圧入力値、誘導性素子の放電時間、所望の電流値、基準定数、及び前記電子スイッチのスイッチング時間周期を入力として得て、その後、各スイッチング時間周期ごとに前記電子スイッチのスイッチオン時間を計算し、前記電子スイッチの前記スイッチオン時間で、前記少なくとも１つのＬＥＤへ流れ込む電流を調整するようにプログラムされた、装置。
【請求項２】
前記少なくとも１つのＩＣは、特定用途向け集積回路（ＡＳＩＣ）である、請求項１に記載の装置。
【請求項３】
前記電子スイッチのスイッチオン時間が、次の式に基づいて計算される、
【数１】
0005472871.tif 000016
（但し、ＴＯＮは、電子スイッチのスイッチオン時間であり、ＩＯＵＴは、所望の電流値であり、Ｔは、電子スイッチのスイッチング時間周期であり、Ｋは、基準定数であり、ＴＯＦＦは、スイッチモード電力コンバータの誘導性素子の放電時間であり、そしてＶＩＮは、デジタル化された電圧入力値である）、
請求項２に記載の装置。
【請求項４】
二次側端部に少なくとも１つのＬＥＤを分離する変圧器として前記誘導性素子を有する絶縁型交流（ＡＣ）フライバック型の構成では、前記基準定数Ｋは、次の式に基づいて計算される、
【数２】
0005472871.tif 000017
（但し、Ｌ１は、変圧器の一次巻線のインダクタンス値であり、Ｌ２は、変圧器の二次巻線のインダクタンス値である）、
請求項３に記載の装置。
【請求項５】
前記変圧器は、平面型の変圧器（planar transformer）である、請求項４に記載の装置。
【請求項６】
非絶縁型直流（ＤＣ）フライバック型の構成では、前記基準定数Ｋは、次の式に基づいて計算される、
【数３】
0005472871.tif 000018
（但し、Ｌ３は、フライバック型の構成の誘導性素子のインダクタンス値である）、
請求項３に記載の装置。
【請求項７】
ＴＯＮの値は、値Ａと値Ｂとの比較に基づいて各時間周期ごとに更新される、請求項３〜６のいずれか一項に記載の装置であって、
Ａ及びＢの式は、各々、次の通りであり、
【数４】
0005472871.tif 000019
（但し、ＴＣＡＬＣは、当該式を計算するための誘導性素子の放電時間後の時間であり、電子スイッチのスイッチング時間周期は、ＴＯＮ、ＴＯＦＦ及びＴＣＡＬＣの和である）、
Ａの値がＢより大きいときには、ＴＯＮの値が所定数のクロックサイクルだけ減少され、Ａの値がＢより小さいときには、ＴＯＮの値が所定数のクロックサイクルだけ増加され、そしてＡの値がＢに等しいときには、ＴＯＮに対して変化が生じないようにされる、
装置。
【請求項８】
前記装置は、各ＬＥＤの接合部に位置したサーミスタによって温度の関数としての電流を調整するように構成され、更に、前記所定数のクロックサイクルの更新を経て電流出力を更新するように構成される、請求項７に記載の装置。
【請求項９】
前記電子スイッチは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、動作中に、このＭＯＳＦＥＴは、不連続モードで働くように構成される、請求項１〜８のいずれか一項に記載の装置。
【請求項１０】
前記ＡＤＣ、前記電圧比較器、及び発振器がＩＣに組み込まれる、請求項１〜９のいずれか一項に記載の装置。
【請求項１１】
前記ＡＤＣの最小分解能が８ビットである、請求項１〜１０のいずれか一項に記載の装置。
【請求項１２】
前記ＴＯＦＦの値が短絡基準値と比較される（ここで、短絡が存在する場合に、動作中に前記ＴＯＦＦの値が短絡基準値より小さくなる）、請求項４又は６に記載の装置。
【請求項１３】
スイッチモード電力コンバータを介して少なくとも１つの発光ダイオード（ＬＥＤ）へ電流を供給する方法において、
（ｉ）(a)デジタル化された電圧入力値、(b) 電子スイッチのスイッチング時間周期、(c) スイッチモード電力コンバータの誘導性素子の放電時間、(d)所望の電流値、及び(e)デジタル基準値を入力として得るステップと、
（ii）各スイッチング時間周期に前記電子スイッチのスイッチオン時間を計算するステップと、
（iii）前記電子スイッチのスイッチオン時間に基づいて各スイッチング時間周期に前記少なくとも１つのＬＥＤに流れ込む電流を調整するステップと、
（iv）スイッチング時間周期ごとに前記ステップ（ｉ）から（iii）を繰り返すステップと、
を備える方法。
【請求項１４】
前記電子スイッチのスイッチオン時間ＴＯＮは、次の式に基づいて計算される、
【数５】
0005472871.tif 000020
（但し、ＩＯＵＴは、所望の電流値であり、Ｔは、電子スイッチのスイッチング時間周期であり、Ｋは、基準定数であり、ＴＯＦＦは、各スイッチング時間周期における電子スイッチのスイッチオフ時間であり、そしてＶＩＮは、デジタル化された電圧入力値である）、
請求項１３に記載の方法。
【請求項１５】
二次側端部に少なくとも１つのＬＥＤを分離する変圧器を有する絶縁型交流（ＡＣ）源入力装置では、前記基準定数Ｋは、次の式に基づいて計算される、
【数６】
0005472871.tif 000021
（但し、Ｌ１は、変圧器の一次巻線のインダクタンス値であり、Ｌ２は、変圧器の二次巻線のインダクタンス値である）、
請求項１４に記載の方法。
【請求項１６】
非絶縁型直流（ＤＣ）フライバック型の構成では、前記基準定数Ｋは、次の式に基づいて計算される、
【数７】
0005472871.tif 000022
（但し、Ｌ３は、フライバック型の構成の誘導性素子のインダクタンス値である）、
請求項１４に記載の方法。
【請求項１７】
ＴＯＮの値は、各スイッチング周期ごとに値Ａと値Ｂとの比較に基づいて更新される、請求項１４〜１６のいずれか一項に記載の方法であって、
Ａ及びＢの式は、各々、次の通りであり、
【数８】
0005472871.tif 000023
（但し、ＴＣＡＬＣは、当該式を計算するための誘導性素子の放電時間後の時間であり、電子スイッチのスイッチング時間周期は、ＴＯＮ、ＴＯＦＦ及びＴＣＡＬＣの和である）、
Ａの値がＢより大きいときには、ＴＯＮの値が所定数のクロックサイクルだけ減少され、Ａの値がＢより小さいときには、ＴＯＮの値が所定数のクロックサイクルだけ増加され、そしてＡの値がＢに等しいときには、ＴＯＮに変化が生じないようにされる、方法。
【請求項１８】
前記ＡＤＣの最小分解能が８ビットである、請求項１３〜１７のいずれか一項に記載の方法。
【請求項１９】
前記ＴＯＦＦの値が短絡基準値と比較される（ここで、前記ＴＯＦＦの値が短絡基準値より小さくなることは、短絡が存在することを示す）、請求項１４又は１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチモード電力供給構成を使用して発光ダイオード（ＬＥＤ）を駆動するための装置及び方法に係る。本発明は、ＬＥＤ電流コントローラの設計に特に適しており、これについて説明する。
【背景技術】
【０００２】
発明の背景についての以下の説明は、本発明の理解を容易にすることを意図している。しかしながら、この説明は、参照する資料が、本出願の優先日に公表されており又は知られており或いはいかなる司法管轄区内の共通の一般的知識の一部分であったことを確認し又は容認するものでないことを理解されたい。
【０００３】
発光ダイオード（ＬＥＤ）は、多くの場合、１つ以上の目的を満足するためにコントローラ回路によって駆動される。ＬＥＤは、電流及び電圧の変動に敏感であるから、ＬＥＤコントローラ回路の最も重要な目的の１つは、供給電圧変動又は負荷変動のもとでＬＥＤを駆動するための適切な電流を与えることである。
【０００４】
パルス幅変調（ＰＷＭ）ベースのコントローラは、供給電圧／負荷変動のもとでＬＥＤに適切な電流を与えるために開発された。ほとんどのＰＷＭコントローラは、ＬＥＤへの電流入力を調整する手段としてＭＯＳＦＥＴのような電子スイッチを使用することを伴うスイッチモードベースのコントローラである。
【０００５】
図１は、絶縁型ＡＣ用途に使用される典型的なバックブーストＬＥＤコントローラを示している。電流ドライバ回路は、電流フィードバック抵抗器１３、オプトカプラー１４、及び有極性キャパシタ１２の使用を含むアナログのＰＷＭコントローラをベースとするものである。電流ドライバ回路は、更に、アナログＰＷＭコントローラ１５も含む。
【０００６】
ＰＷＭベースのコントローラ回路は、次のような幾つかの欠点がある。
・電流感知フィードバック抵抗器１３が電力ＭＯＳＦＥＴ及びＬＥＤの電流路にあるので、多量の電気的エネルギーを浪費する。これは、フィードバック抵抗器１３が、有用な作用を生じない電気的エネルギー（熱として消散される）を消費するので、電気的エネルギーのロスである。更に、このようなフィードバック抵抗器１３は、典型的に、著しい熱を発生する電力抵抗器であり、プリント回路版（ＰＣＢ）上で実装されるときには厚い銅の設計を一般的に必要とする。これは、全体的な実施コストを高める。
・有極性キャパシタ１２の寿命は、典型的に、ＬＥＤの寿命より非常に短い。１つ以上の有極性キャパシタ１２が故障すると、短絡を招き、更には、ドライバ回路の機能不全を引き起こす。このような機能不全は、連鎖する機能不全の影響によりＬＥＤの寿命を短縮しがちである。
・有極性キャパシタ１２は、更に、回路に位相差を導入して、力率及び全有効電力効率を下げる。
・オプトカプラー１４は、典型的に、高価な電気部品であり、ＬＥＤコントローラの全実施コストを高めるものである。
【０００７】
以上の欠点に加えて、本出願人は、一般的なＰＷＭコントローラ（アナログかデジタルかに関わらず）は、固定の／狭い周波数範囲に基づいて働き、動作周波数が変化するときに不連続モードで働くことを保証するものでないことも述べておく。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従って、本発明の目的は、上述した問題の１つ以上を克服し、又は少なくとも一部分を改善することである。
【課題を解決するための手段】
【０００９】
本書を通して、特に指示のない限り、「備える(comprising)」「より成る(consisting of)」等の句は、包む意図であって、排他的な意図ではないと解釈すべきである。
【００１０】
本発明の第１の態様によれば、スイッチモード電力コンバータを介して少なくとも１つの発光ダイオード（ＬＥＤ）へ電流を供給する装置において、ハードウェア記述言語を使用してプログラム可能な少なくとも１つの集積回路（ＩＣ）と、スイッチング時間周期を有するように構成可能な電子スイッチと、デジタル化された電圧入力値を得るように構成されたアナログ／デジタルコンバータ（ＡＤＣ）と、各時間周期ごとにスイッチモード電力コンバータの誘導性素子の放電時間を得るように構成された電圧比較器と、を備え、動作中に、少なくとも１つのＩＣは、デジタル化された電圧入力値、誘導性素子の放電時間、所望の電流値、基準定数値、及び電子スイッチのスイッチング時間周期を入力として得て、各スイッチング時間周期ごとに電子スイッチのスイッチオン時間を計算し、その電子スイッチのスイッチオン時間で、少なくとも１つのＬＥＤに流れ込む電流を調整するようプログラムされた装置が提供される。
【００１１】
好ましくは、少なくとも１つのＩＣは、特定用途向け集積回路（ＡＳＩＣ）である。
【００１２】
好ましくは、電子スイッチのスイッチオン時間が、次の式に基づいて計算される。
【数１】
0005472871.tif 000002
但し、ＴＯＮは、電子スイッチのスイッチオン時間であり、ＩＯＵＴは、所望の電流値であり、Ｔは、電子スイッチのスイッチング時間周期であり、Ｋは、基準定数値であり、ＴＯＦＦは、スイッチモード電力コンバータの誘導性素子の放電時間であり、そしてＶＩＮは、デジタル化された電圧入力値である。
【００１３】
好ましくは、二次側端部における少なくとも１つのＬＥＤを絶縁する変圧器として誘導性素子を有する絶縁型交流（ＡＣ）フライバック型の構成では、基準定数Ｋは、次の式に基づいて計算される。
【数２】
0005472871.tif 000003
但し、Ｌ１は、変圧器の一次巻線のインダクタンス値であり、Ｌ２は、変圧器の二次巻線のインダクタンス値である。
好ましくは、変圧器は、平面状の変圧器（planar transformer）である。
【００１４】
或いは又、非絶縁型直流（ＤＣ）フライバック型の構成では、基準定数値Ｋは、次の式に基づいて計算される。
【数３】
0005472871.tif 000004
但し、Ｌ３は、フライバック型の構成の誘導性素子のインダクタンス値である。
【００１５】
好ましくは、ＴＯＮの値は、値Ａと値Ｂとの比較に基づいて各時間周期ごとに更新される。Ａ及びＢの式は、各々、次の通りである。
【数４】
0005472871.tif 000005
但し、ＴＣＡＬＣは、当該式を計算するための誘導性素子の放電時間後の時間であり、電子スイッチのスイッチング時間周期は、ＴＯＮ、ＴＯＦＦ及びＴＣＡＬＣの和である。
Ａの値がＢより大きいときには、ＴＯＮの値が所定数のクロックサイクルだけ減少され、Ａの値がＢより小さいときには、ＴＯＮの値が所定数のクロックサイクルだけ増加され、そしてＡの値がＢに等しいときには、ＴＯＮに対して変化が生じないようにされる。
【００１６】
好ましくは、この装置は、各ＬＥＤの接合部に位置したサーミスタによって温度の関数として電流を調整するように構成され、更に、所定数のクロックサイクルの更新を経て電流出力を更新するように構成される。
【００１７】
好ましくは、電子スイッチは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、動作中に、このＭＯＳＦＥＴは、不連続モードで働くように構成される。
【００１８】
好ましくは、ＡＤＣ、電圧比較器及び発振器がＩＣに組み込まれる。
【００１９】
本発明の第２の態様によれば、スイッチモード電力コンバータを介して少なくとも１つの発光ダイオード（ＬＥＤ）へ電流を供給する方法において、
（ｉ）(a)デジタル化された電圧入力値、(b) 電子スイッチのスイッチング時間周期、(c) スイッチモード電力コンバータの誘導性素子の放電時間、(d)所望の電流値、及び(e)デジタル基準値を入力として得るステップと、
（ii）各スイッチング時間周期に電子スイッチのスイッチオン時間を計算するステップと、
（iii）その電子スイッチのスイッチオン時間に基づいて各スイッチング時間周期に少なくとも１つのＬＥＤに流れ込む電流を調整するステップと、
（iv）スイッチング時間周期ごとに前記ステップ（ｉ）から（iii）を繰り返すステップと、
を備える方法が提供される。
【００２０】
好ましくは、電子スイッチのスイッチオン時間ＴＯＮは、次の式に基づいて計算される。
【数５】
0005472871.tif 000006
但し、ＩＯＵＴは、所望の電流値であり、Ｔは、電子スイッチのスイッチング時間周期であり、Ｋは、基準定数であり、ＴＯＦＦは、各スイッチング時間周期における電子スイッチのスイッチオフ時間であり、そしてＶＩＮは、デジタル化された電圧入力値である。
【００２１】
好ましくは、二次側端部に対して少なくとも１つのＬＥＤを分離する変圧器を有する絶縁型交流（ＡＣ）源入力装置では、定数利得値Ｋは、次の式に基づいて計算される。
【数６】
0005472871.tif 000007
但し、Ｌ１は、変圧器の一次巻線のインダクタンス値であり、Ｌ２は、変圧器の二次巻線のインダクタンス値である。
【００２２】
或いは又、非絶縁型直流（ＤＣ）フライバック型の構成では、基準定数Ｋは、次の式に基づいて計算される。
【数７】
0005472871.tif 000008
但し、Ｌ３は、フライバック型の構成の誘導性素子のインダクタンス値である。
【００２３】
好ましくは、ＴＯＮの値は、値Ａと値Ｂとの比較に基づいて更新される。Ａ及びＢの式は、各々、次の通りである。
【数８】
0005472871.tif 000009
但し、ＴＣＡＬＣは、当該式を計算するための誘導性素子の放電時間後の時間であり、電子スイッチのスイッチング時間周期は、ＴＯＮ、ＴＯＦＦ及びＴＣＡＬＣの和である。
Ａの値がＢより大きいときには、ＴＯＮの値が所定数のクロックサイクルだけ減少され、Ａの値がＢより小さいときには、ＴＯＮの値が所定数のクロックサイクルだけ増加され、そしてＡの値がＢに等しいときには、ＴＯＮに変化が生じないようにされる。
【図面の簡単な説明】
【００２４】
以下、添付図面を参照して、本発明を詳細に説明する。
【００２５】
【図１】従来のＬＥＤ電流コントローラ回路を示す。
【図２】絶縁型交流（ＡＣ）を利用した本発明の第１の実施形態によるＬＥＤドライバ回路の構成を示す。
【図３】非絶縁型直流（ＤＣ）を利用した本発明の第２の実施形態によるＬＥＤドライバ回路の構成を示す。
【図４】本発明の第１及び第２の実施形態によるデジタルアルゴリズムを実施するためのフローチャートである。
【図５】本発明の第１及び第２の実施形態による電子スイッチ（ＭＯＳＦＥＴ）のゲート及びドレインにおける波形を示す。
【００２６】
本発明の他の構成も考えられ、従って、添付図面は、本発明の前記説明に取って代わるものとして理解すべきではない。
【発明を実施するための形態】
【００２７】
この説明において、「電流(current)」という語は、一般的に、特に指示のない限り、「電流(electrical current)」を意味するものと理解されたい。
【００２８】
図２に示す本発明の第１の実施形態によれば、少なくとも１つの発光ダイオードへ電流を供給するための装置２０が提供される。この装置は、絶縁型交流（ＡＣ）を利用したＬＥＤドライバ２０である。このＬＥＤドライバは、変圧器２３と、フライバックコンバータ２２と、電圧分割器２４と、アナログ／デジタルコンバータ（ＡＤＣ）２６と、電子スイッチ２８と、電圧比較器３０と、ブリッジ整流器３２と、集積回路（ＩＣ）３４と、電子発振器３６とを備えている。
【００２９】
変圧器２３は、絶縁変圧器である。変圧器２３は、ＬＥＤ負荷１００を回路の残り部分から切り離す。各ＬＥＤ１００は、他のＬＥＤ１００と直列に接続される。変圧器２３の巻線比は、ＬＥＤ負荷１００におけるＬＥＤの数に応じて構成される。変圧器２３は、平状型の変圧器であるか、又は当業者に知られた他の低損失変圧器である。
【００３０】
抵抗器ＲＰ及びキャパシタＣＰは、変圧器２３の一次側端部と並列構成で接続される。ダイオードＤＰは、抵抗器ＲＰ、キャパシタＣＰ及び変圧器２３に接続される。ダイオードＤＰの導通端は、変圧器２３の一次側端部に直列構成で接続される。ダイオードＤＰの非導通端は、抵抗器ＲＰ及びキャパシタＣＰに直列構成で接続される。
【００３１】
キャパシタＣＳは、変圧器２３の二次側端部に並列に接続される。ダイオードＤＳは、変圧器２３の二次側端部及びキャパシタＣＳに接続される。ダイオードＤＳの導通端は、変圧器２３の二次側端部に直列構成で接続される。ダイオードＤＳの非導通端は、キャパシタＣＳに直列構成で接続される。ＬＥＤ負荷１００は、キャパシタＣＳに並列構成で接続される。
【００３２】
電圧分割器２４は、一連の標準的な抵抗器を含む。例示として、電圧分割器２４は、標準的な抵抗器Ｒ１、Ｒ２を使用して表されている。２３０ＶＡＣのＡＣ供給電圧では、Ｒ１の抵抗値が約３００ｋΩであり、Ｒ２が約２．２ｋΩである。動作中に、Ｒ１とＲ２との間の電圧がＡＤＣ２６によって取り込まれる。取り込まれた電圧は、デジタル値ＶＤＤに変換される。Ｒ２の一端は、電気的に接地される。
【００３３】
ＡＤＣ２６は、５０〜１２０Ｈｚの範囲で動作するのに適している。この実施形態が機能するためには、ＡＤＣ２６の最小分解能が８ビットであった方がよい。ＡＤＣ２６のデジタル化電圧は、過小電圧保護ロックとして使用することもできる。
【００３４】
電子スイッチ２８は、典型的に、パワートランジスタである。この特定の実施形態では、電子スイッチ２８は、ＭＯＳＦＥＴである。電子スイッチ２８のドレインは、ダイオードＤＰの導通端に接続される。電子スイッチ２８のゲートは、ＩＣ３４の出力ピンに接続され、そして電子スイッチ２８のソースは、電気的に接地される。
【００３５】
電圧比較器３０は、抵抗器Ｒ５を介して変圧器２３の一次側端部に接続される。抵抗器Ｒ５は、次いで、抵抗器Ｒ６と直列構成で接続される。動作中に、電圧比較器３０は、抵抗器Ｒ５と抵抗器Ｒ６との間の電圧を得る。得られた電圧は、電圧基準ＶＲＥＦと比較される。このＶＲＥＦは、典型的に、ＶＤＤと同じ値となるように構成される。電圧比較器３０は、典型的に演算増幅器である（が、これに限定されない）。
【００３６】
ブリッジ整流器３２は、ＡＣ配電線からの整流された出力を提供するように構成される。ＡＣ配電線は、１１０ＶＡＣ又は２３０ＶＡＣのいずれかである。
【００３７】
ＩＣ３４は、典型的に、特定用途向け集積回路（ＡＳＩＣ）である。この点に関して、ＡＤＣ２６、電圧比較器３０、電子発振器３６は、ＩＣ３４と一体化できることが明らかである。更に、ＩＣ３４は、レギュレータ、電源オンリセット、ＭＯＳＦＥＴドライバ、ワンタイムプログラマブル（ＯＴＰ）メモリ、ＥＥＰＲＯＭ、フラッシュ、及び／又は当業者に知られた他のプログラム可能なメモリブロックを含んでもよい。ＩＣ３４は、Ｖｅｒｉｌｏｇ、ＶＨＤＬのようなハードウェア記述言語（ＨＤＬ）、又は当業者に知られた他のハードウェア記述言語を使用してプログラムすることができる。
【００３８】
ＩＣ３４は、次の５つの入力を受け取るようにプログラムされ、構成される。
（ａ）基準定数Ｋ；
（ｂ）所望の基準電流ＩＯＵＴ；
（ｃ）ＡＤＣ２６から得たデジタル化電圧値ＶＤＤ；
（ｄ）電圧比較器３０を介して測定された変圧器２３のコアの放電の時間値ＴＯＦＦ；及び
（ｅ）図５に示すスイッチング周期Ｔ（即ち、電子スイッチ２８のスイッチング周期）。
【００３９】
電子スイッチ２８のスイッチング周期に関して、電子発振器３６は、２０ＭＨｚの動作周波数を発生し、即ち５０ナノ秒の時間周期で発振する。スイッチモード電力供給（ＳＭＰＳ）のスイッチング時間は、電子スイッチ２８のオン／オフに関係している。この実施形態に関しては、ＳＭＰＳのスイッチング時間は、３０ｋＨｚ〜３００ｋＨｚの範囲である。
【００４０】
受け取った５つの入力を使用して、ＩＣ３４は、式１に基づいて、電子スイッチ２８のゲートを駆動するための出力ＴＯＮを計算する。
【数９】
0005472871.tif 000010
但し、ＴＯＮは、電子スイッチ２８のスイッチオン時間であり、ＩＯＵＴは、所望の電流値であり、Ｔは、電子スイッチ２８のスイッチング時間周期であり、Ｋは、基準定数値であり、ＴＯＦＦは、変圧器２３の放電時間であり、そしてＶＩＮは、デジタル化された電圧入力値である。
【００４１】
基準定数Ｋは、式２に示すように、変圧器２３の一次及び二次巻線のインダクタンス値に基づいて計算される。
【数１０】
0005472871.tif 000011
但し、Ｌ１は、変圧器２３の一次巻線のインダクタンス値であり、Ｌ２は、変圧器２３の二次巻線のインダクタンス値である。基準値Ｋは、ＩＣ３４内のメモリに記憶され、このメモリは、ワンタイムプログラマブル（ＯＴＰ）、フラッシュ、又はＥＥＰＲＯＭであればよい。或いは又、基準値Ｋは、数式でハードコード化されてもよく、即ち、基準値Ｋは、ＩＣ３４内にレジスタとして記憶され、この場合、Ｋ値は、動作中に更新されない。
【００４２】
電子発振器３６（２０ＭＨｚ周波数、５０ｎｓ周期）は、ＴＯＮ及びＴＯＦＦをカウントするために内部の１０ビットカウンタに結合される。この１０ビットカウンタは、オーバーフローするまでに１０２４個のクロックサイクルへ変換される。これは、１０ビット内部カウンタでは、１０２４クロックサイクルが５０ｎｓ＊１０２４＝５１．２μｓ以内にカウントされることを意味する。従って、カウンタは、１９．５３１２５ｋＨｚから２０ＭＨｚまでの間をカウントすることができる。電子スイッチ２８の３０ｋＨｚ〜３００ｋＨｚのスイッチング時間Ｔは、この範囲内に入ることが明らかである。デジタル基準電流ＩＯＵＴは、ＬＥＤを駆動するための望ましい出力電流を固定する。デジタル基準電流ＩＯＵＴの値は、ＩＣ３４のメモリに記憶されるか、又は数式でハードコード化され、この場合に、デジタル基準値ＩＯＵＴは、動作中に更新されない。
【００４３】
次いで、この実施形態の動作について説明する。例示として（排他的であることを意味しない）、ＬＥＤドライバ２０を駆動するために、２３０ＶＡＣの電圧入力が送られる。１８個のＬＥＤ１００が互いに直列に接続されている。１８個のＬＥＤは、ＬＥＤ負荷を形成する。
【００４４】
図５は、ＬＥＤドライバ２０が動作中であるときの電子スイッチ２８のゲート及びドレインにおける典型的な電圧−時間波形である。電子スイッチ２８のドレインにおける電圧オーバーシュートが測定される。この電圧オーバーシュートは、ＬＥＤ１００にまたがる電圧に比例する。この電圧オーバーシュート値を利用し、電圧比較器３０及びデジタルカウンタを使用してコア放電時間ＴＯＦＦが測定される。ＴＯＦＦの値は、変圧器２３の一次側端部のコア放電時間に基づいて測定される。
【００４５】
動作中に、ＶＲＥＦは、ＡＤＣ２６によってサンプリングされる入力電圧ＶＤＤと同じ電圧基準となるように構成される。このような構成は、電子スイッチ２８が不連続モードで一貫して働くことを保証する。
【００４６】
ＴＯＮの値は、図４に示すフローチャートに従って繰り返し微調整され、（クロックサイクルの）期間にわたり、ＬＥＤ負荷へ流れ込む電流が、ＴＯＮの調整により、調整されるようにしている。フローチャートに示されたステップを以下に説明する。
電子スイッチ２８は、ＴＯＮ時間中作動される（ステップ６０）。
電圧比較器３０及びデジタルカウンタに基づいてＴＯＦＦタイミングが計算される（ステップ６２）。
ＡＤＣ２６から値ＶＩＮ（ＶＩＮ＝ＶＤＤ）が得られる（デジタル値）（ステップ６４）。
式（３）を次のように計算する（ステップ６６）。
【数１１】
0005472871.tif 000012
式（４）を次のように計算する（ステップ６８）。
【数１２】
0005472871.tif 000013
但し、ＴＣＡＬＣは、放電後の式を計算するための時間であり、電子スイッチ２８のスイッチング時間周期Ｔは、ＴＯＮ、ＴＯＦＦ及びＴＣＡＬＣの和である。
実際の具現化には、約１２８個のクロックサイクルを要する。
ＡとＢの値が比較される（ステップ７０）。
ＡがＢより大きく、即ちＡ＞Ｂの場合には、次の時間周期ＴのためにＴＯＮがＴＯＮ−Ｎに調整する（ステップ７２）。
ＡがＢより小さく、即ちＡ＜Ｂの場合には、ＴＯＮがＴＯＮ＋Ｎに調整される（ステップ７４）。
ＡがＢに等しい状態では、ＴＯＮの更新はなく、ＴＯＮは変化しないままである（ステップ７６）。
【００４７】
値Ｎは、調整値である。Ｎは、ＭＯＳＦＥＴのスイッチオン時間ＴＯＮの増分又は減分である。調整値Ｎは、電源変動のもとで電流ＩＯＵＴを安定化するためのフィードバックループの一部分を形成する。Ｎの値は、典型的には、１個〜１２８個のクロックサイクル数の範囲内にある。
【００４８】
ＡとＢの差が異なる場合は、異なる値のＮが使用されると好ましい。
【００４９】
更に、ハードコード化の分割の遂行が複雑であるため、Ａ及びＢが別々に計算されるが、ハードーコード化の分割は時間がかかり且つこの用途には非効率的であることを認識されたい。この問題を克服するために、式（３）及び（４）を計算してからＡとＢとの間で結果を比較するために代数操作が利用される。
【００５０】
プロセスステップ６０から７６は、回路がスイッチオフされるまで、又は当業者に知られた他の終了条件となるまで、それ自体繰り返される。
【００５１】
ＴＯＦＦ値は、ＬＥＤ負荷１００の短絡保護を行うために更に構成される。短絡保護の目的で、ＴＯＦＦ値が短絡基準値ＴＯＦＦ，ＳＣと比較される。ＬＥＤ負荷１００が存在するところの変圧器２３の二次巻線に短絡が生じた場合には、ＴＯＦＦ値が短絡基準値ＴＯＦＦ，ＳＣより短くなり、短絡保護が実行される。
【００５２】
本出願人は、ＡＳＩＣの使用及び式（１）から（４）の実施が負荷におけるＬＥＤの数とは独立していることを発見した。更に、ＡＳＩＣの実装は、主電源における有極性キャパシタ、変圧器２３の二次巻線におけるキャパシタンスの大きい有極性キャパシタ、ＭＯＳＦＥＴ及びＬＥＤ回路／負荷におけるフィードバック電力抵抗器、の必要性を排除する。従って、大部分の電力がフィードバック抵抗器及びキャパシタではなくＬＥＤへ送られるので、システムの全効率（及び力率補正）が高くなる。加えて、回路を具現化するコストは、典型的に、図１に示す従来の回路より低い。というのは、使用するコンポーネントは、一般的に、オプトカプラー１４（変圧器２３の二次側端部における電圧フィードバックの必要性を排除する）及び有極性キャパシタのような特定のコンポーネントに比してコストが低いからである。
【００５３】
上述した実施例では、１８個のＬＥＤ（各ＬＥＤ１００は、順方向電圧が３．２Ｖ）、２３０ＶＡＣの入力、及び３５０ミリアンペア（ｍＡ）の基準出力電流ＩＯＵＴを伴っており、９４％程度の効率が達成される。これは、システム消費電力が２１．５Ｗの場合に得られたデモボードシミュレーション結果に基づくものである。全ＬＥＤ消費電力は、２０．１６Ｗであり、効率は、２０．１６を２１．５で除算したもの、即ち９３．８％である。
【００５４】
加えて、短絡保護の目的で、１つのＬＥＤ１００が短絡した場合には、式（１）から（４）は、ステップ６０から７６で述べたフィードバックメカニズムにより動作中ＬＥＤへ正しい電流を与えるようにＴＯＮの値を適応させることができる。従って、ドライバ２０は、変圧器２３の二次側端部（即ち、負荷側）に存在するＬＥＤの数から独立している。
【００５５】
ＴＯＮにＶＩＮ値を乗算する計算を行う付加的な保護オプションが実行される。変圧器コアＬ１、Ｌ２を飽和しないために、この値は、デジタル閾値ＴＯＮ，ＭＡＸより低くなければならない。このデジタルスレッシュホールド値ＴＯＮ，ＭＡＸは、コアが０．３テスラで飽和すると仮定して、式（５）として計算される。
【数１３】
0005472871.tif 000014
但し、ＮＰは、一次巻線の数であり、ＡＥは、変圧器の有効面積であり、ＶＩＮは、入力電圧である。
【００５６】
図３に示す本発明の第２の実施形態によれば、少なくとも１つの発光ダイオードに電流を供給するための装置１２０が提供される。この装置は、非絶縁型ＤＣを利用したＬＥＤドライバ１２０である。このＬＥＤドライバは、フライバックコンバータ１２２と、電圧分割器１２４と、アナログ／デジタルコンバータ（ＡＤＣ）１２６と、電子スイッチ１２８と、電圧比較器１３０と、ＤＣ電源１３２と、集積回路チップ（ＩＣ）１３４と、電子発振器１３６とを備えている。
【００５７】
フライバックコンバータ１２２は、インダクタ１２３及びキャパシタ１２５に直列構成で接続されたダイオード１２１を備えている。インダクタ１２３及びキャパシタ１２５は、ＬＥＤ負荷２００と並列構成にされる。各ＬＥＤ２００は、他のＬＥＤ２００に直列に接続される。ダイオード１２１の導通端は、インダクタ１２３に接続される。ダイオード１２１の非導通端は、キャパシタ１２５に接続される。
【００５８】
電圧分割器１２４は、一連の標準的な抵抗器を含む。例示として、電圧分割器１２４は、標準的な抵抗器Ｒ３、Ｒ４を使用して表されている。動作中に、Ｒ３とＲ４との間の電圧がＡＤＣ１２６によって取り込まれる。１２ＶのＤＣ電圧において、Ｒ３及びＲ４の値は、各々、約４７ｋΩ及び４．７ｋΩである。Ｒ４の一端は、電気的に接地される。
【００５９】
ＡＤＣ１２６は、５０〜１２０Ｈｚの範囲で動作する。この実施形態が機能するには、ＡＤＣ１２６の最小分解能が８ビットである。ＡＤＣ１２６のデジタル化電圧は、過小電圧保護ロックとして使用される。Ｒ３とＲ４との間の取り込まれた電圧は、デジタル値ＶＤＤに変換される。
【００６０】
電子スイッチ１２８は、典型的に、パワートランジスタである。この特定の実施形態では、電子スイッチ１２８は、ＭＯＳＦＥＴである。電子スイッチ１２８のドレインは、ダイオード１２１の導通端及びインダクタ１２３に接続される。電子スイッチ１２８のゲートは、ＩＣ１３４の出力ピンに接続され、そして電子スイッチ１２８のソースは、電気的に接地される。
【００６１】
電圧比較器１３０は、電子スイッチ１２８のドレインにて得られた電圧を電圧基準ＶＲＥＦと比較する。電圧比較器１３０は、典型的に、演算増幅器である（が、これに限定されない）。
【００６２】
ＤＣ電源１３２は、回路にＤＣ出力を供給するように構成される。このＤＣ出力は、３Ｖから４００Ｖの範囲である。
【００６３】
ＩＣ１３４は、典型的に、特定用途向け集積回路（ＡＳＩＣ）である。この点に関して、ＡＤＣ１２６、電圧比較器１３０、電子発振器１３６は、ＩＣ１３４と一体化できることが明らかである。更に、ＩＣ１３４は、レギュレータ、電源オンリセット、ＭＯＳＦＥＴドライバ、ＯＴＰメモリ、ＥＥＰＲＯＭ、フラッシュ、及び／又は当業者に知られた他のプログラム可能なメモリブロックを含んでもよい。ＩＣ１３４は、Ｖｅｒｉｌｏｇ、ＶＨＤＬのようなハードウェア記述言語（ＨＤＬ）、又は当業者に知られた他のハードウェア記述言語を使用してプログラムすることができる。
【００６４】
ＩＣ１３４は、次の５つの入力を受け取るようにプログラムされ、構成される。
（ａ）基準定数Ｋ；
（ｂ）所望の基準電流ＩＯＵＴ；
（ｃ）ＡＤＣ１２６から得たデジタル化電圧値ＶＤＤ；
（ｄ）インダクタ１２３のコア放電の時間値ＴＯＦＦ；及び
（ｅ）電子発振器１３６から得られる電子スイッチ２８のスイッチング周期であるスイッチング周期Ｔ。
【００６５】
電子発振器１３６は、２０ＭＨｚの動作周波数を発生し、即ち５０ナノ秒の時間周期で発振する。スイッチモード電流供給（ＳＭＰＳ）のスイッチング時間は、電子スイッチ１２８のオン／オフに関係している。この実施形態に関して、ＳＭＰＳのスイッチング時間は、３０ｋＨｚ〜３００ｋＨｚの範囲である。
【００６６】
受け取った５つの入力を使用して、ＩＣ１３４は、式１に基づいて、電子スイッチ１２８のゲートを駆動するための出力ＴＯＮを計算する。
【００６７】
基準定数Ｋは、式６で示すようにインダクタ１２３の放電時間に基づいて計算される。
【数１４】
0005472871.tif 000015
但し、Ｌ３は、インダクタ１２３のインダクタンス値である。基準値Ｋは、デジタル値であり、ＯＴＰ、フラッシュ又はＥＥＰＲＯＭであるＩＣ１３４内のメモリに記憶することもできるし、或いは数式でハードコード化することもでき、この場合に、デジタル値は、レジスタとしてＡＳＩＣ１３４内に記憶され、従って、デジタル値は、動作中に変化しない。
【００６８】
電子発振器１３６（２０ＭＨｚ周波数、５０ｎｓ周期）は、ＴＯＮ及びＴＯＦＦをカウントするために内部の１０ビットカウンタに結合される。この１０ビットカウンタは、オーバーフローするまでに１０２４個のクロックサイクルへ変換される。これは、１０ビット内部カウンタでは、１０２４クロックサイクルが５０ｎｓ＊１０２４＝５１．２μｓ以内にカウントされることを意味する。技術的に述べると、カウンタは、１９．５３１２５ｋＨｚから２０ＭＨｚまでの間をカウントすることができる。従って、電子スイッチ１２８の３０ｋＨｚ〜３００ｋＨｚのスイッチング時間Ｔは、この範囲内に入る。
【００６９】
次いで、この実施形態の動作について説明する。
【００７０】
図５は、ＬＥＤドライバ１２０が動作中であるときに電子スイッチ１２８のゲート及びドレインにおける典型的な電圧／時間波形である。電子スイッチ１２８のドレインにおける電圧オーバーシュートが測定される。この電圧オーバーシュート値を利用し、電圧比較器１３０及びデジタルカウンタを使用してコア放電時間ＴＯＦＦが測定される。ＴＯＦＦの値は、インダクタ１２３の放電時間に基づいて測定される。これは、当業者に知られた種々の方法により容易に得られる。
【００７１】
動作中に、ＶＲＥＦは、ＡＤＣ１２６によりサンプリングされる入力電圧ＶＤＤと同じ電圧基準となるように構成される。このような構成は、電子スイッチ１２８が不連続モードで一貫して働くことを保証する。
【００７２】
ＴＯＮの値は、図４に示すフローチャートに従って繰り返し微調整される。プロセスステップ６０から７６は、回路がスイッチオフされるまで、又は当業者に知られた他の終了条件となるまで、それ自体繰り返される。
【００７３】
ＴＯＦＦ値は、ＬＥＤ２００の短絡保護を行うように更に構成される。この点に関して、ＴＯＦＦ値が短絡基準値ＴＯＦＦ，ＳＣと比較される。ＬＥＤ２００が存在するところの変圧器１２３の二次巻線に短絡が生じた場合には、ＴＯＦＦ値が短絡基準値より短くなり、短絡保護が行われる。
【００７４】
デジタル基準ＩＯＵＴは、ＬＥＤを駆動するための望ましい出力電流を固定する。デジタル基準ＩＯＵＴの値は、ＩＣ１３４のメモリに記憶されるか、又は数式でハードコード化される。
【００７５】
動作中に、ＴＯＮの値は、図４に示すフローチャートに従って繰り返し微調整され、（クロックサイクルの）期間にわたり、ＬＥＤ負荷２００へ流れ込む電流が、ＴＯＮの調整により、調整されるようにしている。ステップ６０から７４は、先に説明した。ステップ６０から７４は、回路がスイッチオフされるまで、又は当業者に知られた他の終了条件となるまで、それ自体繰り返される。
【００７６】
ＴＯＦＦ値は、ＬＥＤ負荷２００の短絡保護を行うように更に構成される。短絡保護の目的で、ＴＯＦＦ値が短絡基準値ＴＯＦＦ，ＳＣと比較される。ＬＥＤ負荷２００が存在するところのインダクタ１２３に短絡が生じた場合には、ＴＯＦＦ値が短絡基準値ＴＯＦＦ，ＳＣより短くなり、短絡保護が実行される。
【００７７】
デジタル基準ＩＯＵＴは、ＬＥＤを駆動するための望ましい出力電流を固定する。デジタル基準ＩＯＵＴの値は、ＩＣ３４のメモリに記憶されるか、又は数式でハードコード化され、この場合、デジタル基準値ＩＯＵＴは、動作中に更新されない。
【００７８】
加えて、短絡保護の目的で、１つのＬＥＤ２００が短絡した場合には、式（１）（３）（４）（６）は、ステップ６０から７６で述べたフィードバックメカニズムにより動作中ＬＥＤへ正しい電流を与えるようにＴＯＮの値を適応させることができる。従って、ドライバ１２０は、存在するＬＥＤ２００の数から独立している。
【００７９】
ＴＯＮにＶＩＮ値を乗算する計算を行う付加的な保護オプションが実行される。インダクタ１２３を飽和しないために、この値は、デジタルスレッシュホールド値ＴＯＮ，ＭＡＸより低くなければならない。このデジタルスレッシュホールド値ＴＯＮ，ＭＡＸは、コアが０．３テスラで飽和すると仮定して、式（５）に示すように計算される。
【００８０】
両実施形態に関して、本出願人は、具現化されたＡＳＩＣプログラミングに基づいて電流が繰り返し調整されるので、付加的なコンポーネントなしに本回路を使用してＬＥＤ負荷１００、２００を容易に薄暗くできることを観察した。従って、薄暗くすることは、電流基準値ＩＯＵＴを調整することで達成できることが明らかである。
【００８１】
更に、ユーザは、上述した両実施形態のもとで装置をスイッチオフ（消灯）したい場合に、単に電流基準値ＩＯＵＴを０に入力するだけでよいことが明らかである。ユーザは、０以外の異なる値をＩＯＵＴレジスタに入力した場合に装置をスイッチオン（点灯）することができる。
【００８２】
更に、ドライバ２０、１２０は、温度の関数として電流を直接監視し調整するよう構成することができる。この点に関して、各ＬＥＤの接合部にサーミスタを配置し、コントローラが、感知された接合部温度に基づいてＬＥＤ負荷１００、２００に対して（Ｎの値を更新することにより）異なる電流出力を自動的に更新するようにさせることができる。これは、ＬＥＤ１００、２００が過熱しないよう保証する。このような戦略は、ＬＥＤ１００、２００の寿命を延長する。
【００８３】
以上の特徴は、当業者に明らかなように、ＡＳＩＣ３４、１３４における追加のイネーブルピンを用いて容易に具現化することができる。
【００８４】
サーミスタベースの監視の一例として、５つの白いＬＥＤ及び１つの赤いＬＥＤが直列構成で接続されている場合には、サーミスタを赤いＬＥＤの付近に配置することができる（赤いＬＥＤは、白いＬＥＤに比して臨界温度が低いので）。しかしながら、赤いＬＥＤを放熱を容易に行える位置に配置するように考慮すべきである。このように、赤いＬＥＤの臨界温度に到達するや否や、ＩＣ（ＡＳＩＣ）３４、１３４は、ＬＥＤ負荷への電流を減少する。
【００８５】
例示として、赤いＬＥＤの接合部温度が６０℃に達したときに、ＩＣ３４、１３４は、電流を１０％減少するように調整する（例えば、３００ｍＡ）。赤いＬＥＤの接合部温度が６５℃に達したときに、ＩＣ３４、１３４は、電流を３０％減少するように調整し（例えば、２５０ｍＡ）、そして赤いＬＥＤの接合部温度が５５℃まで下がったときに、ＩＣ３４、１３４は、全負荷への電流を再開する（３５０ｍＡ）。
【００８６】
当業者であれば、本発明は、ここに述べる実施例に限定されないことが明らかであろう。特に、本発明の範囲から逸脱せずに、次のような追加及び／又は変更をなすことができる。
・当業者に明らかなように、ＡＳＩＣに代わってフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を使用することができる。
・上述した実施形態では、ＬＥＤ負荷１００、２００が直列構成で示されたが、当業者に明らかなように、ＬＥＤ負荷１００、２００を並列構成で配列して、駆動電流ＩＯＵＴが各単一の並列回路における電流の平均値となるようにしてもよい。
・ＩＣ３４、１３４は、更に、５つの入力に限定されず、他の目的でより多くの入力を有するように構成されてもよい。
・ステップ７４において述べた調整値Ｎは、ＭＯＳＦＥＴのスイッチオン時間ＴＯＮの増分又は減分であり、安定化フィルタループの一部分を形成してもよい。典型的に、ＡとＢとの間の差が大きいほど、適用するＮの値が大きくなる。範囲の一例として、クロックサイクルでの２０対１の比は、ＡＣ／ＤＣに対して適用され、そして５対１の比は、ＤＣ／ＤＣの場合に適用される。
・デジタルインターフェイス又はアナログ閾値を伴う動きセンサを使用することによりＬＥＤドライバ２０、２００へ「ウェイクアップ機能」を合体してもよい。
・本発明について述べた第１及び第２実施形態に示されたＬＥＤドライバ２０、２００は、フライバックコンバータ構成に適用されたが、ＩＣ３４、１３４及び式（１）から（６）は、バックブーストコンバータ、バックコンバータ及びブーストコンバータ（いずれも絶縁型ＡＣ及び非絶縁型ＤＣの構成）を含む一般的なスイッチモード電力供給装置に適用できることが明らかである。
・式（１）から（６）は、電子発振器３６により発生される周波数に限定されない。一般的に、発生される周波数が高いほど、具現化に要求される設計が大きくなり、逆に、周波数が低いほど、電流制御の精度が低くなる。この点に関して、２０ＭＨｚは、精度と具現化との間の良好な妥協点である。
【００８７】
上述した特徴及び変更は、代替え又は置き換えとするのではなく、それらを組み合わせて、本発明の範囲内に包含される更に別の実施形態を形成できることが当業者に更に明らかであろう。
【符号の説明】
【００８８】
２０・・・ＬＥＤドライバ、２２・・・フライバックコンバータ、２３・・・変圧器、２４・・・電圧分割器、２６・・・アナログ／デジタルコンバータ（ＡＤＣ）、２８・・・電子スイッチ、３０・・・電圧比較器、３２・・・ブリッジ整流器、３４・・・集積回路（ＩＣ）、３６・・・電子発振器、１００・・・ＬＥＤ負荷、１２０・・・ＬＥＤドライバ、１２１…ダイオード、１２２・・・フライバックコンバータ、１２３…インダクタ、１２４・・・電圧分割器、１２５・・・キャパシタ、１２６・・・アナログ／デジタルコンバータ（ＡＤＣ）、１２８・・・電子スイッチ、１３０・・・電圧比較器、１３２・・・ＤＣ電源、１３４・・・集積回路チップ（ＩＣ）、１３６・・・電子発振器、２００・・・ＬＥＤ負荷
【図１】
0005472871.tif 000024
【図２】
0005472871.tif 000025
【図３】
0005472871.tif 000026
【図４】
0005472871.tif 000027
【図５】
0005472871.tif 000028