(57)【特許請求の範囲】
【請求項１】
パターン認識プロセッサを備えた装置であって、
前記パターン認識プロセッサは、
デコーダと、
前記デコーダに第１の複数のローカル入力導体、第１のブロック停止回路、および複数のグローバル入力導体を介して結合された第１のフィーチャセルブロックと、
前記デコーダに第２の複数のローカル入力導体、第２のブロック停止回路、および前記複数のグローバル入力導体を介して結合された第２のフィーチャセルブロックと、
を備える、ことを特徴とする装置。
【請求項２】
請求項１に記載の装置であって、前記第１の複数のローカル入力導体の各々は、前記第１のフィーチャセルブロックにおける各フィーチャセル内の複数のメモリセルのうちの一つに結合されていることを特徴とする装置。
【請求項３】
請求項１に記載の装置であって、前記デコーダは入力データストリームに結合され、前記パターン認識プロセッサは前記第１のフィーチャセルブロックおよび前記第２のフィーチャセルブロックによってエンコードされた複数の検索基準に従って前記データストリームを検索するように構成されていることを特徴とする装置。
【請求項４】
請求項１に記載の装置であって、前記第１のブロック停止回路は、各々が前記第１の複数のローカル入力導体中の一つの前記ローカル入力導体に結合された出力端子を有する複数のアンドゲートを備えることを特徴とする装置。
【請求項５】
請求項４に記載の装置であって、前記複数のアンドゲートは各々、前記複数のグローバル入力導体中の一つの前記グローバル入力導体に結合された入力端子を有することを特徴とする装置。
【請求項６】
請求項４に記載の装置であって、前記複数のアンドゲートは各々、オアゲートの出力端子に結合される入力端子を有することを特徴とする装置。
【請求項７】
請求項６に記載の装置であって、前記オアゲートは、各々が前記第１のフィーチャセルブロック中の一つのフィーチャセル中の検出セルに結合された複数の入力端子を有することを特徴とする装置。
【請求項８】
請求項６に記載の装置であって、前記オアゲートは、各々が前記第１のフィーチャセルブロック中の一つ以上のフィーチャセルがアクティブであるか否かを指し示すように構成されたメモリセルに結合された複数の入力端子を有することを特徴とする装置。
【請求項９】
請求項６に記載の装置であって、前記オアゲートは、各々が前記第１のフィーチャセルブロック中の一つのフィーチャセル中の検出セル内のメモリセルに結合された複数の入力端子を備えることを特徴とする装置。
【請求項１０】
請求項４に記載の装置であって、前記複数のアンドゲートは各々、メモリセルに結合された入力端子を備えることを特徴とする装置。
【請求項１１】
請求項１０に記載の装置であって、前記メモリセルに結合されたアクティブ化ルーティングマトリクスを備え、前記アクティブ化ルーティングマトリクスは前記第１のフィーチャセルブロック中のいずれかのフィーチャセルがアクティブであるか否かを指し示す前記メモリセルに値を記憶するように構成されていることを特徴とする装置。
【請求項１２】
請求項１に記載の装置であって、前記第１のフィーチャセルブロックは２５５個以上のフィーチャセルを備え、前記第２のフィーチャセルブロックは２５５個以上のフィーチャセルを備えることを特徴とする装置。
【請求項１３】
グローバル入力導体から信号を受信することと、
フィーチャセルブロック中のいずれかのフィーチャセルがアクティブであるか否かを決定することと、
前記フィーチャセルブロック中の少なくとも一つのフィーチャセルがアクティブであれば、前記グローバル入力導体から、前記フィーチャセルブロックに結合されたローカル入力導体に前記信号を伝送することと、
前記フィーチャセルブロック中のいずれのフィーチャセルもアクティブでなければ、前記グローバル入力導体から、前記フィーチャセルブロックに結合された前記ローカル入力導体に前記信号を伝送することを阻止することと、
を含むことを特徴とする方法。
【請求項１４】
請求項１３に記載の方法であって、グローバル入力導体から信号を受信することは、複数のフィーチャセルブロックに結合されたグローバル入力導体から信号を受信することを含む、ことを特徴とする方法。
【請求項１５】
請求項１３に記載の方法であって、グローバル入力導体から信号を受信することはデコーダから信号を受信することを含む、ことを特徴とする方法。
【請求項１６】
請求項１３に記載の方法であって、フィーチャセルブロック中のいずれかのフィーチャセルがアクティブであるか否かを決定することは、前記フィーチャセルブロック中のフィーチャセルの各々に結合されたオアゲートから信号を出力することを含む、ことを特徴とする方法。
【請求項１７】
請求項１３に記載の方法であって、前記フィーチャセルブロック中のいずれかのフィーチャセルがアクティブであるか否かを決定することは、前記フィーチャセルブロック中のいずれかのフィーチャセルがアクティブであるか否かを指し示すように構成されたメモリセルによって記憶された値を出力することを含む、ことを特徴とする方法。
【請求項１８】
請求項１３に記載の方法であって、前記グローバル入力導体から前記ローカル入力導体に前記信号を伝送することは、アンドゲートの出力端子から前記信号を伝送することを含む、ことを特徴とする方法。
【請求項１９】
請求項１３に記載の方法であって、前記グローバル入力導体から前記ローカル入力導体に前記信号を伝送することは、前記グローバル入力導体から各々が少なくとも一つのアクティブフィーチャセルを含むフィーチャセルの異なるブロックに関連する複数のローカル入力導体に前記信号を伝送することを含む、ことを特徴とする方法。
【請求項２０】
請求項１３に記載の方法であって、検索基準に従ってデータストリームを検索することを含む、ことを特徴とする方法。
【請求項２１】
請求項２０に記載の方法であって、リモートサーバから前記検索基準を受信することを含む、ことを特徴とする方法。
【請求項２２】
プロセッシングユニット（ＰＵ）と、
前記ＰＵに結合されたパターン認識プロセッサであって、複数のブロック停止回路を備えたパターン認識プロセッサと、
を備え、
前記複数のブロック停止回路のうちの各ブロック停止回路は、前記パターン認識プロセッサによって検索されるデータストリームからの信号が、アクティブなフィーチャセルを一つも含まないフィーチャセルブロックに到達することを選択的に阻止するように構成されている、ことを特徴とするシステム。
【請求項２３】
請求項２２に記載のシステムであって、前記パターン認識プロセッサは複数のフィーチャセルブロックを備え、前記複数のフィーチャセルブロックのうちの各フィーチャセルブロックは前記複数のブロック停止回路のうちの一つのブロック停止回路と関連付けられていることを特徴とするシステム。
【請求項２４】
請求項２２に記載のシステムであって、前記パターン認識プロセッサは前記複数のブロック停止回路のうちの各ブロック停止回路に結合された行デコーダを備えることを特徴とするシステム。
【請求項２５】
請求項２４に記載のシステムであって、前記パターン認識プロセッサは、前記複数のブロック停止回路のうちの各ブロック停止回路に前記行デコーダを結合する複数のグローバル入力導体を備えることを特徴とするシステム。
【請求項２６】
請求項２５に記載のシステムであって、前記パターン認識プロセッサは、前記複数のブロック停止回路によって前記複数のグローバル入力導体の各々に選択的に接続される複数のローカル入力導体を備えることを特徴とするシステム。
【請求項２７】
請求項２５に記載のシステムであって、前記パターン認識プロセッサは、
各ブロックが前記ブロック停止回路のうちの一つに結合された複数のフィーチャセルブロックと、
前記フィーチャセルブロックの各々に結合されたアクティブ化ルーティングマトリクスと、
前記フィーチャセルブロックの各々に結合された集合モジュールと、
を備えることを特徴とするシステム。
【請求項２８】
請求項２２に記載のシステムであって、前記ＰＵおよび前記パターン認識モジュールはネットワークスイッチ、ルータ、パーソナルコンピュータ、またはサーバの一部であることを特徴とするシステム。
【請求項２９】
データストリームを受信することと、
検索基準に従って前記データストリームを検索することであって、前記検索基準の各々は複数の検索タームを含み、前記複数の検索タームは第１の検索タームブロックと第２の検索タームブロックにグループ分けされる、ことと、
前記第１の検索タームブロック中のいずれかの検索タームがアクティブか否かを決定することと、
前記第１の検索タームブロック中のどの検索タームもアクティブでないならば、前記第１の検索タームブロックを停止することと、
を含むことを特徴とする方法。
【請求項３０】
請求項２９に記載の方法であって、前記データストリームを受信することはネットワークを通してパケットデータを受信することを含む、ことを特徴とする方法。
【請求項３１】
請求項２９に記載の方法であって、前記検索タームは、エンコードされてフィーチャセル中のメモリに格納されることを特徴とする方法。
【請求項３２】
請求項２９に記載の方法であって、
前記第２の検索タームブロック中のいずれかの検索タームがアクティブであるか否かを決定することと、
前記第２の検索タームブロック中のどの検索タームもアクティブでないならば、前記第２の検索タームブロックを停止することと、
を含むことを特徴とする方法。
【請求項３３】
請求項２９に記載の方法であって、前記第１の検索タームブロックを停止することは、グローバル入力導体と前記第１の検索タームブロックに関連するローカル入力導体の間で信号が伝送されることを阻止することを含む、ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、概して、パターン認識プロセッサおよび、より具体的には、実施形態において、ローカル入力導体を有するパターン認識プロセッサに関する。
【背景技術】
【０００２】
コンピューティングの分野においては、パターン認識タスクは、ますます性能が試される。ますます大量のデータがコンピュータ間で伝送され、ユーザが識別を望むパターンの数は増加している。例えば、スパムもしくはマルウェアは、しばしば、データストリームを検索してパターン（例えば、特定の句もしくはコードの一部）を探し出すことによって検出される。新規の変異形を検索するために新規のパターンが実施される可能性があるため、パターンの数は、スパムおよびマルウェアの多様性によって増加する。これらのパターンの各々を探し出すためにデータストリームを検索することは、コンピューティングボトルネック（障害）を形成する可能性がある。しばしば、データストリームが受信されると、そのデータストリームを検索して、各パターンを一度に一つ探し出す。システムがデータストリームの次の部分を検索する準備ができる前の遅延は、パターン数に伴って増加する。したがって、パターン認識は、データの受信を遅延させる可能性がある。
【０００３】
ハードウェアは、データストリームを検索してパターンを探し出すように設計されてきている。しかし、このハードウェアはしばしば、過度の電力量を消費する。データを検索するように構成される幾つかの装置は、複数の回路内にデータストリームを分配することにより、そのように消費をしてしまう。それらの回路は、各々データストリームがパターンの一部にマッチするか否かを決定する。しばしば、多数の回路が並列に動作し、各々は概して同時にデータストリームを検索する。これらの回路の各々は、電気エネルギーを消費し、熱を発生する。その結果、発生される熱量および消費される電力は、パターン数に応じた割合で増大する。多数の回路を用いたサービスにおいては、電力のコストとこの熱を除去することの難しさが、パターン認識ハードウェアの使用を複雑にする。
【図面の簡単な説明】
【０００４】
【図１】データストリームを検索するシステムの一実施例を示す。
【図２】図１のシステムにおけるパターン認識プロセッサの一実施例を示す。
【図３】図２のパターン認識プロセッサにおける検索タームセルの一実施例を示す。
【図４】単一の文字に対してデータストリームを検索する、図３の検索タームセルを示す。
【図５】単一の文字に対してデータストリームを検索する、図３の検索タームセルを示す。
【図６】一語に対してデータストリームを検索する幾つかの検索タームセルを含む認識モジュールを示す。
【図７】一語に対してデータストリームを検索する幾つかの検索タームセルを含む認識モジュールを示す。
【図８】一語に対してデータストリームを検索する幾つかの検索タームセルを含む認識モジュールを示す。
【図９】二語に対してパラレルにデータストリームを検索するように構成された認識モジュールを示す。
【図１０】同一の接頭辞を有する複数語を特定する検索基準（search criterion）に従って検索する認識モジュールを示す。
【図１１】同一の接頭辞を有する複数語を特定する検索基準に従って検索する認識モジュールを示す。
【図１２】同一の接頭辞を有する複数語を特定する検索基準に従って検索する認識モジュールを示す。
【図１３】図２のパターン認識プロセッサにおけるブロック停止回路の例を示している。
【図１４】図２のパターン認識プロセッサにおけるブロック停止回路の例を示している。
【図１５】図２のパターン認識プロセッサにおけるブロック停止回路の例を示している。
【図１６】図２のパターン認識プロセッサにおけるブロック停止回路の第２の例を示している。
【図１７】図２のパターン認識プロセッサにおけるブロック停止回路の第２の例を示している。
【発明を実施するための形態】
【０００５】
図１は、データストリーム１２を検索するシステム１０の一実施例を示す。システム１０は、検索基準(search criteria)１６に従ってデータストリーム１２を検索するパターン認識プロセッサ１４を含んでもよい。
【０００６】
各検索基準は、一つ以上の対象表現、すなわちパターンを特定してもよい。“対象表現”という用語は、パターン認識プロセッサ１４が検索するためのデータ配列（シーケンス）のことを称する。対象表現の例は、ある単語を綴る文字配列、遺伝子を特定する遺伝子塩基対配列、画像の一部を形成する画像ファイルもしくはビデオファイルにおけるビット配列、プログラムの一部を形成する実行可能ファイルにおけるビット配列、または、歌もしくは口語表現の一部を形成するオーディオファイルにおけるビット配列を含む。
【０００７】
検索基準は、一つ以上の対象表現を特定してもよい。例えば、検索基準は、文字列“ｃｌ”で始まる全５文字の単語、文字列“ｃｌ”で始まるあらゆる単語、３回以上“ｃｌｏｕｄ”という単語を含む段落などを特定してもよい。対照表現のうちで生じうる組の数は、任意の大きさであり、例えば、データストリームが存在することが可能であるデータの順列が存在するのと同一数の対象表現が存在する可能性がある。検索基準は、種々のフォーマットで表現されてもよく、そのフォーマットは、正規表現として、各対象表現を必ずしも記載することなく、対象表現の組を簡潔に特定するプログラミング言語を含む。
【０００８】
各検索基準は、一つ以上の検索タームから構成されてもよい。したがって、検索基準の各対象表現は一つ以上の検索タームを含み、幾つかの対象表現は、共通の検索タームを使用してもよい。本明細書で使用されるように、“検索ターム”という用語は、単一の検索周期の間に検索されるデータ配列のことを称する。データ配列は、バイナリフォーマットもしくは、例えば、１０進法、ＡＳＣＩＩなどの他のフォーマットにおける複数ビットのデータを含んでもよい。配列は、単一のディジットもしくは複数のディジット（例えば幾つかのバイナリディジット）でデータをエンコードしてもよい。例えば、パターン認識プロセッサ１４は、一度に一文字の割り合いでテキストデータストリーム１２を検索し、検索タームは、例えば、文字“ａ”、文字“ａ”か“ｅ”のいずれか、または、全ての単一文字の組を特定するワイルドカード検索タームなど、単一文字の組を特定してもよい。
【０００９】
検索タームは、文字（もしくは、データストリームによって表現される情報の他の書記素、すなわち基本単位、例えば、音符、遺伝子塩基対、１０進法のディジット、サブピクセル）を特定するビット数よりも小さいか、または大きくてもよい。例えば、検索タームは８ビットであり、単一文字は１６ビットであり、この場合には、二つの連続した検索タームは単一文字を特定してもよい。
【００１０】
検索基準１６は、コンパイラ１８によってパターン認識プロセッサ１４のためにフォーマットされてもよい。フォーマットするステップは、検索基準から検索タームを分解するステップを含んでもよい。例えば、データストリーム１２によって表現された書記素が検索タームよりも大きい場合、コンパイラは単一の書記素を検索するために、複数の検索タームへと検索基準を分解してもよい。同様に、データストリーム１２によって表現された書記素が検索タームよりも小さい場合、コンパイラ１８は、各個別の書記素に対して、使用されていないビットを伴う単一の検索タームを提供してもよい。コンパイラ１８は、パターン認識プロセッサ１４によって本来サポートされていない種々の正規表現演算子をサポートするために、検索基準１６をフォーマットしてもよい。
【００１１】
パターン認識プロセッサ１４は、データストリーム１２から各新規タームを評価することによって、データストリーム１２を検索してもよい。本明細書における“ターム”という用語は、検索タームに一致しうるデータ量のことを称する。検索周期の間、パターン認識プロセッサ１４は、現在提示されているタームが検索基準において現在の検索タームに一致するかどうかを決定してもよい。タームが検索タームと一致する場合には、評価は“進行”し、すなわち、次のタームが検索基準における次の検索タームと比較される。そのタームが一致しない場合には、次のタームは、検索基準における第一のタームと比較され、それによって検索をリセットする。
【００１２】
各検索基準は、パターン認識プロセッサ１４における異なる有限ステートマシンへとコンパイルされてもよい。有限ステートマシンは、パラレルに（並行して）実行してもよく、検索基準１６に従ってデータストリーム１２を検索する。有限ステートマシンは、先行する検索タームがデータストリーム１２と一致する場合に検索基準における連続する各検索タームへと進んでもよい。または、検索タームが一致しない場合には、有限ステートマシンは検索基準における第一の検索タームを探し出す検索を開始してもよい。
【００１３】
パターン認識プロセッサ１４は、幾つかの検索基準に従って各新規タームを評価し、ほぼ同時に、例えば、単一のデバイス周期の間に其々の検索タームを評価してもよい。パラレルな有限ステートマシンは、ほぼ同時にデータストリーム１２からタームを各々受信し、パラレルな有限ステートマシンの各々は、そのタームが、パラレルな有限ステートマシンを検索基準における次の検索タームへと進めるかどうかを決定してもよい。パラレルな有限ステートマシンは、比較的多数の検索基準（例えば、１００以上、１０００以上、もしくは１００００以上）に従って、タームを評価してもよい。それらはパラレルに動作するため、データストリームを遅延させることなく、比較的高いバンド幅を有するデータストリーム１２（例えば、６４ＭＢ毎秒もしくは１２８ＭＢ毎秒より大きいかほぼ同一のデータストリーム１２）に対して検索基準を適用してもよい。幾つかの実施形態においては、検索周期の継続期間は、検索基準の数によって増減しないため、検索基準の数はパターン認識プロセッサ１４の性能にあまり影響を与えることはない。
【００１４】
検索基準が満足されるとき（すなわち、最後の検索タームに進行してそれが一致した後）、パターン認識プロセッサ１４は、中央処理装置（ＣＰＵ）２０などの処理装置に対して基準を満足したことを報告してもよい。中央処理装置２０は、パターン認識プロセッサ１４およびシステム１０の他の部分を制御してもよい。
【００１５】
システム１０は、データのストリームを検索する種々のシステムもしくはデバイスのうちのいずれであってもよい。例えば、システム１０は、データストリーム１２を監視するデスクトップ、ラップトップ、ハンドヘルドもしくは他のタイプのコンピュータであってもよい。システム１０は、ルータ、サーバ、もしくはクライアント（例えば、前述されたタイプのコンピュータのうちの一つ）などのネットワークノードであってもよい。システム１０は、コピー機、スキャナ、プリンタ、ゲーム機、テレビ、セットトップビデオ分配もしくは録画システム、ケーブルボックス、パーソナルデジタルメディアプレイヤー、工場自動化システム、自動車用コンピュータシステムもしくは医療デバイスなどの他の種類の何らかの電子デバイスであってもよい。（これらの種々のシステムの実施例を記述するために使用される用語は、本明細書で使用される他の多くの用語と同様に、幾つかの指示対象を共有し、それ自体は、列挙された他の項目によって、範囲を狭めて構成されるべきではない。）
【００１６】
データストリーム１２は、ユーザもしくは他の存在が検索を望む可能性のある、種々のタイプの一つ以上のデータストリームであってもよい。例えば、データストリーム１２は、インターネットを介して受信されたパケット、または、携帯電話ネットワークを介して受信された音声もしくはデータなど、ネットワークを介して受信されたデータのストリームであってもよい。データストリーム１２は、画像センサ、温度センサ、加速度計などもしくはその組み合わせなど、システム１０と連通するセンサから受信されたデータであってもよい。データストリーム１２は、シリアルデータストリームとしてシステム１０によって受信され、データは、時間的、語彙的、もしくは意味的に意義のある順序など、意味のある順序で受信される。または、データストリーム１２は、パラレルにもしくはバラバラの順序で受信され、その後、例えば、インターネットを介して受信されたパケットを順序づけることによって、シリアルデータストリームへと変換される。幾つかの実施形態においては、データストリーム１２は、タームをシリアルに提示してもよいが、各タームを表すビットはパラレルに受信されてもよい。データストリーム１２は、システム１０に対して外部ソースから受信されてもよいか、または、メモリデバイスにインテロゲート（伝送）し、格納されたデータからデータストリーム１２を形成することによって形成されてもよい。
【００１７】
データストリーム１２におけるデータのタイプに依存して、異なるタイプの検索基準が設計者によって選択されてもよい。例えば、検索基準１６は、ウイルス定義ファイルであってもよい。ウイルスもしくは他のマルウェアは特徴づけられ、マルウェアの態様は、データストリーム１２がマルウェアを伝送しうるかどうかを示す検索基準を形成するために使用されてもよい。結果として生じる検索基準はサーバに格納され、クライアントシステムのオペレータはシステム１０へと検索基準をダウンロードするサービスに登録してもよい。検索基準１６は、異なるタイプのマルウェアが現れたとき、サーバから定期的にアップデートされてもよい。検索基準は、ネットワークを介して受信される可能性のある望ましくないコンテンツ（例えば、（スパムとしてよく知られている）迷惑電子メールもしくはユーザが望まない他のコンテンツ）を特定するために使用されてもよい。
【００１８】
データストリーム１２はシステム１０によって受信されたデータに対して関心を持って、第三者によって検索されてもよい。例えば、データストリーム１２は、著作物において生じる文字列、音声配列、ビデオ配列に関して監視されてもよい。データストリーム１２は、強制捜査もしくは民事手続きに関係する発話、もしくは使用者にとって関心のある発話に対して監視されてもよい。
【００１９】
検索基準１６は、例えば、ＣＰＵ２０もしくはパターン認識プロセッサ１４によってアドレス可能なメモリにおいて、翻訳が可能であるデータストリーム１２におけるパターンを含んでもよい。例えば、検索基準１６は、対応するスペイン語がメモリに格納された英単語を各々特定してもよい。別の実施例においては、検索基準１６は、例えば、デコードされたバージョンのデータストリーム１２が使用可能であるＭＰ３、ＭＰＥＧ４、ＦＬＡＣ、Ｏｇｇ  Ｖｏｒｂｉｓなど、エンコードされたバージョンのデータストリーム１２を特定してもよいし、その逆を特定してもよい。
【００２０】
パターン認識プロセッサ１４は、ＣＰＵ２０と共に（単一のデバイスなどの）単一の構成部分に統合されたハードウェア装置であってもよいし、別個の構成部分として形成されてもよい。例えば、パターン認識プロセッサ１４は別個の集積回路であってもよい。パターン認識プロセッサ１４は、“コプロセッサ”もしくは“パターン認識コプロセッサ”と称されてもよい。
【００２１】
図２は、パターン認識プロセッサ１４の一実施例を示す。パターン認識プロセッサ１４は、認識モジュール２２および集約モジュール２４を含んでもよい。認識モジュール２２は、受信されたタームを検索タームと比較するように構成され、認識モジュール２２および集約モジュール２４の双方は、検索タームとタームが一致することが検索基準を満足するかどうかを決定するように協力してもよい。
【００２２】
認識モジュール２２は、行デコーダ２８および複数のフィーチャセル３０を含んでもよい。各フィーチャセル３０は検索タームを特定し、フィーチャセル３０のグループは、検索基準を形成するパラレルな有限ステートマシンを形成してもよい。フィーチャセル３０のコンポーネントは、検索タームアレイ３２、検出アレイ３４およびアクティブ化ルーティングマトリクス３６を形成してもよい。検索タームアレイ３２は複数の入力導体３７を含み、入力導体３７の各々は、行デコーダ２８と連通する各フィーチャセル３０を配置してもよい。
【００２３】
行デコーダ２８は、データストリーム１２のコンテンツに基づいて、複数の入力導体３７中の特定の導体を選択してもよい。例えば、行デコーダ２８は、１タームを表現する可能性がある受信されたバイトの値に基づいて、２５６行のうちの１つをアクティブ化する１バイトから２５６への行デコーダであってもよい。００００００００の１バイトタームは、複数の入力導体３７のうち最も上の行に対応し、１１１１１１１１の１バイトタームは、複数の入力導体３７のうちの最も下の行に対応してもよい。したがって、異なる入力導体３７は、どのタームがデータストリーム１２から受信されるかに依存して選択されてもよい。異なるタームが受信されると、行デコーダ２８は、前のタームに対応する行を非アクティブ化し、新規タームに対応する行をアクティブ化してもよい。
【００２４】
検出アレイ３４は、検索基準を完全にもしくは部分的に満足することを示す信号を集約モジュール２４に対して出力する検出バス３８に結合してもよい。アクティブ化ルーティングマトリクス３６は、一致した検索基準における検索ターム数に基づいて、フィーチャセル３０を選択的にアクティブ化する、ならびに非アクティブ化してもよい。
【００２５】
集約モジュール２４は、ラッチマトリクス４０、集約ルーティングマトリクス４２、閾値論理マトリクス４４、論理積マトリクス４６、論理和マトリクス４８および初期化ルーティングマトリクス５０を含んでもよい。
【００２６】
ラッチマトリクス４０は、ある検索基準の一部を実施してもよい。例えば、幾つかの正規表現などの幾つかの検索基準は、最初に一致（もしくは複数の一致）が発生したときのみ考慮する。ラッチマトリクス４０は、一致が生じたかどうかを記録するラッチを含んでもよい。検索基準が満足されたとき、もしくはそれ以上満足されないと判定された、すなわち、その検索基準が満足されるより前に前の検索タームを再度マッチングさせる必要があるとき、ラッチは初期化の間にクリアされ、動作中に定期的に再初期化されてもよい。
【００２７】
集約ルーティングマトリクス４２は、アクティブ化ルーティングマトリクス３６と類似した機能を果たしてもよい。集約ルーティングマトリクス４２は、検出バス３８における一致を示す信号を受信し、閾値論理マトリクス４４に接続する異なるグループ論理ライン５３へと信号を送信してもよい。集約ルーティングマトリクス４２は、検索基準が満足された、もしくはこれ以上満足されないと判定されたとき、検出アレイ３４の一部をリセットするために、検出アレイ３４へと初期化ルーティングマトリクス５０の出力を送信してもよい。
【００２８】
閾値論理マトリクス４４は、例えば、数を数える（カウントアップする）、または数を逆に数える（カウントダウンする）ように構成された３２ビットカウンタなどの、複数のカウンタを含んでもよい。閾値論理マトリクス４４は、初期カウントでロードされ、認識モジュールによって信号通知された一致時のカウント値から、カウントアップもしくはカウントダウンしてもよい。例えば、閾値論理マトリクス４４は、ある長さの文字列の単語が現れた数を数えてもよい。
【００２９】
閾値論理マトリクス４４の出力は、論理積マトリクス４６に対する入力であってもよい。論理積マトリクス４６は、“積”の結果（例えば、ブール論理における“ＡＮＤ”関数）を選択的に生成してもよい。論理積マトリクス４６は、正方行列として実施され、出力積の数は、閾値論理マトリクス４４からの入力ラインの数と同一であるか、または、論理積マトリクス４６は、出力とは異なる数の入力を有してもよい。結果として生じる積の値は、論理和マトリクス４８に対する出力であってもよい。
【００３０】
論理和マトリクス４８は、和（例えば、ブール論理における“ＯＲ”関数）を選択的に生成してもよい。論理和マトリクス４８もまた、正方行列として実施されるか、または、論理和マトリクス４８は、出力とは異なる数の入力を有してもよい。入力は論理積であるため、論理和マトリクス４８の出力は、論理的な積和（例えば、ブール論理での積和（ＳＯＰ）形）であってもよい。論理和マトリクス４８の出力は、初期化ルーティングマトリクス５０によって受信されてもよい。
【００３１】
初期化ルーティングマトリクス５０は、集約ルーティングマトリクス４２を介して、検出アレイ３４および集約モジュール２４の一部をリセットしてもよい。初期化ルーティングマトリクス５０は、正方行列として実行されるか、または、初期化ルーティングマトリクス５０は、出力とは異なる数の入力を有してもよい。初期化ルーティングマトリクス５０は、論理和マトリクス４８からの信号に応じて、例えば、検索基準が満足されたとき、または、検索基準がこれ以上満足されないと判定されたとき、パターン認識プロセッサ１４の他の部分を再初期化してもよい。
【００３２】
集約モジュール２４は、閾値論理マトリクス４４、集約ルーティングマトリクス４２、および論理和マトリクス４８の出力を受信する出力バッファ５１を含んでもよい。集約モジュール２４の出力は、出力バッファ５１から出力バス２６上のＣＰＵ２０（図１）へと伝送されてもよい。幾つかの実施形態においては、出力マルチプレクサは、これらのコンポーネント４２、４４および４８からの信号を多重化し、基準を満足したことを示す信号、もしくは検索タームの一致を示す信号をＣＰＵ２０（図１）へと出力してもよい。他の実施形態においては、パターン認識プロセッサ１４からのリザルトは、出力マルチプレクサを介して信号を伝送することなく報告されてもよいが、このことは、本明細書で記述されたあらゆる他の特性が省略される可能性がないことを示唆するものではない。例えば、閾値論理マトリクス４４、論理積マトリクス４６、論理和マトリクス４８もしくは初期化ルーティングマトリクス５０からの信号は、出力バス２６上をパラレルにＣＰＵへと伝送されてもよい。
【００３３】
図３は、検索タームセル５４として本明細書で称されるコンポーネントである、検索タームアレイ３２（図２）における単一のフィーチャセル３０の一部を示す。検索タームセル５４は、出力導体５６および複数のメモリセル５８を含んでもよい。各メモリセル５８は、出力導体５６および複数の入力導体３７の中の導体の一つの両方へと結合されてもよい。入力導体３７が選択されるのに応じて、各メモリセル５８は、格納された値を示す値を出力し、出力導体５６を介してデータを出力する。幾つかの実施形態においては、複数の入力導体３７は“ワード線”と称され、出力導体５６は“データ線”と称されてもよい。
【００３４】
メモリセル５８は、種々のタイプのメモリセルのうちのいずれを含んでもよい。例えば、メモリセル５８は、トランジスタとキャパシタを有するダイナミックランダムアクセスメモリ（ＤＲＡＭ）セルなどの揮発性メモリであってもよい。トランジスタのソースおよびドレインは、其々、キャパシタのプレートおよび出力導体５６へと接続され、トランジスタのゲートは入力導体３７のうちの一つへと接続されてもよい。揮発性メモリの別の実施例においては、各メモリセル５８は、スタティックランダムアクセスメモリ（ＳＲＡＭ）セルを含んでもよい。ＳＲＡＭセルは、入力導体３７の一つによって制御されるアクセストランジスタによって、出力導体５６へと選択的に結合された出力を有してもよい。メモリセル５８は、相変化メモリ（例えば、オボニックデバイス）、フラッシュメモリ、シリコン・酸化物・窒化物・酸化物・シリコン（ＳＯＮＯＳ）メモリ、磁気抵抗メモリもしくは他のタイプの不揮発性メモリなどの不揮発性メモリをも含んでもよい。メモリセル５８は、フリップフロップ、例えば、論理ゲートによって形成されたメモリセルをも含んでもよい。
【００３５】
図４および図５は、動作における検索タームセル５４の一実施例を示す。図４は、セルの検索タームに一致しないタームを受信する検索タームセル５４を示し、図５は、セルの検索タームに一致するタームを受信する検索タームセル５４を示す。
【００３６】
図４によって示されるように、検索タームセル５４は、メモリセル５８にデータを格納することによって、一つ以上のタームを検索するように構成されてもよい。メモリセル５８は、例えば図３において、データストリーム１２が提示する可能性のあるタームを各々表し、各メモリセル５８は文字“ａ”で開始し、数字“９”で終了する単一の文字もしくは数字を表す。検索タームを満足するタームを表すメモリセル５８は、第一の値を格納するようにプログラムされ、検索タームを満足するタームを表していないメモリセル５８は、異なる値を格納するようにプログラムされてもよい。示された実施例においては、検索タームセル５４は、文字“ｂ”を検索するように構成される。“ｂ”を表すメモリセル５８は、１もしくは論理的なハイを格納し、“ｂ”を表していないメモリセル５８は、０、もしくは論理的なロウを格納するようにプログラムされてもよい。
【００３７】
データストリーム１２からのタームを検索タームと比較するために、行デコーダ２８は、受信されたタームを表すメモリセル５８に結合された入力導体３７を選択してもよい。図４においては、データストリーム１２は、小文字の“ｅ”を示す。このタームは、８ビットＡＳＣＩＩコード形式でデータストリーム１２によって示され、行デコーダ２８は、行アドレスとしてこのバイトを解釈し、導体６０に電圧を印加することによって、導体６０上に信号を出力する。
【００３８】
それに応じて、導体６０によって制御されるメモリセル５８は、メモリセル５８が格納するデータを示す信号を出力し、その信号は出力導体５６によって伝送されてもよい。この場合には、文字“ｅ”は、検索タームセル５４によって特定されたタームのうちの一つではないため、検索タームとは一致せず、検索タームセル５４は０値を出力し、それは一致が見つからなかったことを示している。
【００３９】
図５においては、データストリーム１２は、文字“ｂ”を示す。再度、行デコーダ２８はこのタームをアドレスとして解釈し、行デコーダ２８は導体６２を選択してもよい。それに応じて、文字“ｂ”を表すメモリセル５８は、格納された値を出力し、この場合には、それは１であり、一致を示している。
【００４０】
検索タームセル５４は一度に一つ以上のタームを検索するように構成されてもよい。複数のメモリセル５８は、１を格納するようにプログラムされ、一つ以上のタームと一致する検索タームを特定する。例えば、小文字“ａ”および大文字“Ａ”を表すメモリセル５８は、１を格納するようにプログラムされ、検索タームセル５４は、いずれかのタームを検索してもよい。別の実施例においては、検索タームセル５４は、いかなる文字が受信された場合にも一致を出力するように構成されてもよい。全メモリセル５８は、１を格納するようにプログラムされてもよく、検索タームセル５４は、検索基準におけるワイルドカードタームとして機能してもよい。
【００４１】
図６−図８は、例えば一単語など複数ターム検索基準に従って検索する認識モジュール２２を示す。具体的には、図６は一単語の最初の文字を検出する認識モジュール２２を示し、図７は、第二の文字の検出を示し、図８は、最後の文字の検出を示す。
【００４２】
図６によって示されるように、認識モジュール２２は、単語“ｂｉｇ”を検索するように構成されてもよい。３個の隣接するフィーチャセル６３、６４および６６が示される。フィーチャセル６３は、文字“ｂ”を検出するように構成される。フィーチャセル６４は、文字“ｉ”を検出するように構成される。フィーチャセル６６は、文字“ｇ”を検出し、検索基準が満足されたことを示すように構成される。
【００４３】
図６は、検出アレイ３４のさらなる詳細をも示す。検出アレイ３４は、各フィーチャセル６３、６４および６６における検出セル６８を含んでもよい。各検出セル６８は、上述されたタイプのメモリセルのうちの一つ（例えば、フリップフロップ）のような、メモリセル７０を含んでもよく、メモリセル７０は、フィーチャセル６３、６４もしくは６６がアクティブか非アクティブかを示す。検出セル６８は、両方の検出セルがアクティブであり、一致を示す関連付けられた検索タームセル５４から信号を受信したかどうかを示す信号を、アクティブ化ルーティングマトリクス３６へと出力するように構成されてもよい。非アクティブなフィーチャセル６３、６４および６６は、一致を無視してもよい。各検出セル６８は、メモリセル７０および出力導体５６からの入力を有する、ＡＮＤゲートを含んでもよい。ＡＮＤゲートの出力は、検出バス３８およびアクティブ化ルーティングマトリクス３６の両方へ、またはそのどちらか一方へと送信されてもよい。
【００４４】
今度は、アクティブ化ルーティングマトリクス３６は、検出アレイ３４におけるメモリセル７０へと書き込むことによって、フィーチャセル６３、６４および６６を選択的にアクティブ化してもよい。アクティブ化ルーティングマトリクス３６は、検索基準ならびに次にどの検索タームがデータストリーム１２において検索されるかに従って、フィーチャセル６３、６４もしくは６６をアクティブ化してもよい。
【００４５】
図６においては、データストリーム１２は文字“ｂ”を示す。それに応じて、各フィーチャセル６３、６４および６６は、その出力導体５６上に信号を出力し、文字“ｂ”を表す導体６２に接続されたメモリセル５８に格納された値を示す。検出セル６８は、その後、一致を示す信号を受信したかどうか、ならびに検出セル６８がアクティブかどうかを各々決定してもよい。フィーチャセル６３は文字“ｂ”を検出するように構成され、そのメモリセル７０によって示されるようにアクティブであるため、フィーチャセル６３における検出セル６８は、アクティブ化ルーティングマトリクス３６へと、検索基準のうちの第一の検索タームが一致したことを示す信号を出力する。
【００４６】
図７によって示されるように、第一の検索タームが一致した後、アクティブ化ルーティングマトリクス３６は、検出セル６８におけるメモリセル７０へと１を書き込むことによって、次のフィーチャセル６４をアクティブ化してもよい。次のタームが第一の検索タームを満足する場合（例えば、タームの配列“ｂｂｉｇ”が受信された場合）アクティブ化ルーティングマトリクス３６はフィーチャセル６３のアクティブ状態を維持してもよい。検索基準のうちの第一の検索タームは、データストリーム１２が検索される時間のうちの一部もしくは実質的に全期間の間、アクティブ状態に維持されてもよい。
【００４７】
図７においては、データストリーム１２は認識モジュール２２へ文字“ｉ”を出力する。それに応じて、各フィーチャセル６３、６４および６６は、その出力導体５６上に信号を出力し、文字“ｉ”を表す導体７２へと接続されたメモリセル５８に格納された値を示す。検出セル５６は、その後、一致を示す信号を受信したかどうか、ならびに検出セル５６がアクティブかどうかを各々決定してもよい。フィーチャセル６４は文字“ｉ”を検出するように構成され、メモリセル７０によって示されるようにアクティブであるため、フィーチャセル６４における検出セル６８は、アクティブ化ルーティングマトリクス３６へと、検索基準の次の検索タームが一致したことを示す信号を出力する。
【００４８】
続いて、図８に示されるように、アクティブ化ルーティングマトリクス３６はフィーチャセル６６をアクティブ化してもよい。次のタームを評価する前に、フィーチャセル６４は非アクティブ化されてもよい。フィーチャセル６４は、その検出セル６８によって非アクティブ化され、検出周期の間そのメモリセル７０をリセットするか、または、例えば、アクティブ化ルーティングマトリクス３６はフィーチャセル６４を非アクティブ化してもよい。
【００４９】
図８においては、データストリーム１２は行デコーダ２８へと、ターム“ｇ”を出力し、行デコーダ２８はターム“ｇ”を表す導体７４を選択する。それに応じて、各フィーチャセル６３、６４および６６は、その出力導体５６上に信号を出力し、文字“ｇ”を表す導体７４へと接続されたメモリセル５８に格納された値を示す。検出セル５６は、その後、一致を示す信号を受信したかどうか、ならびに検出セル５６がアクティブかどうかを各々決定してもよい。フィーチャセル６６は文字“ｇ”を検出するように構成され、そのメモリセル７０によって示されるようにアクティブであるため、フィーチャセル６６における検出セル６８は、アクティブ化ルーティングマトリクス３６へと、検索基準の最後の検索タームが一致したことを示す信号を出力する。
【００５０】
検索基準の終わりもしくは検索基準の一部は、アクティブ化ルーティングマトリクス３６もしくは検出セル６８によって識別されてもよい。これらのコンポーネント３６もしくは６８は、そのフィーチャセル６３、６４もしくは６６が検索基準の最終検索タームか検索基準のコンポーネントかを識別するかを示すメモリを含んでもよい。例えば、検索基準は、“ｃａｔｔｌｅ”という単語が二度現れる全ての文を特定し、認識モジュールは、“ｃａｔｔｌｅ”の出現回数を数える集約モジュールへと、文内の各々の“ｃａｔｔｌｅ”の出現を示す信号を出力し、検索基準が満足されたかどうかを判定する。
【００５１】
フィーチャセル６３、６４もしくは６６は幾つかの条件下でアクティブ化されてもよい。フィーチャセル６３、６４もしくは６６は、“常にアクティブ”であってもよく、それは、全検索の間、もしくは実質的に全ての検索の間アクティブ状態のままであることを意味する。常にアクティブなフィーチャセル６３、６４もしくは６６の一実施例は、検索基準の第一のフィーチャセル、例えば、フィーチャセル６３である。
【００５２】
フィーチャセル６３、６３もしくは６６は、“要求されたときアクティブ”であってもよく、それは、幾つかの先行する条件が一致したとき、例えば、検索基準における先行する検索タームが一致したときに、フィーチャセル６３、６４もしくは６６がアクティブであることを意味する。一実施例は、図６−図８におけるフィーチャセル６３によって要求されたときにアクティブであるフィーチャセル６４と、フィーチャセル６４によって要求されたときにアクティブであるフィーチャセル６６である。
【００５３】
フィーチャセル６３、６４もしくは６６は、“自己アクティブ化”されてもよく、それは、一度アクティブ化されればその検索タームが一致している限り、それ自身をアクティブ化することを意味する。例えば、いかなる数のディジットにでも一致した検索タームを有する自己アクティブ化されたフィーチャセルは、文字“ｘ”に到達するまで、文章“１２３４５６ｘｙ”をアクティブ化したままであってもよい。自己アクティブ化されたフィーチャセルの検索タームが一致するたび、自己アクティブ化されたフィーチャセルは検索基準における次のフィーチャセルをアクティブ化してもよい。したがって、常にアクティブなフィーチャセルは、自己アクティブ化するフィーチャセルおよび要求されたときにアクティブなフィーチャセルから形成されてもよい。自己アクティブ化フィーチャセルは、１を格納するメモリセル５８の全てにプログラムされてもよく、各ターム後に要求されたときアクティブなフィーチャセルを繰り返しアクティブ化してもよい。幾つかの実施形態においては、各フィーチャセル６３、６４および６６は、フィーチャセルが常にアクティブかどうかを識別する検出セル６８もしくはアクティブ化ルーティングマトリクス３６におけるメモリセルを含んでもよく、それによって、単一のフィーチャセルから常にアクティブなフィーチャセルを形成する。
【００５４】
図９は、第一の検索基準７５および第二の検索基準７６に従ってパラレルに検索するように構成された認識モジュール２２の一実施例を示す。本実施例においては、第一の検索基準７５は、単語“ｂｉｇ”を識別し、第二の検索基準７６は、単語“ｃａｂ”を識別する。データストリーム１２からの現在のタームを示す信号は、ほぼ同時に各検索基準７５および７６におけるフィーチャセルへと通信されてもよい。各入力導体３７は、検索基準７５および７６の双方へと及ぶ。結果として、幾つかの実施形態においては、検索基準７５および７６の双方は、ほぼ同時に現在のタームを評価してもよい。このことによって、検索基準の評価が加速すると考えられる。他の実施形態は、より多くの検索基準をパラレルに評価するように構成されたより多くのフィーチャセルを含んでもよい。例えば、幾つかの実施形態は、パラレルに動作する１００、５００、１０００、５０００もしくは１００００以上のフィーチャセルを含んでもよい。これらのフィーチャセルは、ほぼ同時に何百、もしくは何千もの検索基準を評価してもよい。
【００５５】
異なる数の検索タームを有する検索基準は、より多くのもしくはより少ないフィーチャセルを検索基準へと割り当てることによって形成されてもよい。単純な検索基準は、フィーチャセルの形式で、複雑な検索基準よりも、より少ないリソースを消費してもよい。このことによって、ほぼ同一の多数のコアを有し、複雑な検索基準を評価するように全て構成されたプロセッサと比較して、パターン認識プロセッサ１４（図２）のコストを低減すると考えられる。
【００５６】
図１０−図１２は、アクティブ化ルーティングマトリクス３６のより複雑な検索基準とフィーチャの一実施例の双方を示す。アクティブ化ルーティングマトリクス３６は、複数のアクティブ化ルーティングセル７８を含んでもよく、アクティブ化ルーティングセル７８のグループは、各フィーチャセル６３、６４、６６、８０、８２、８４および８６に関連付けられてもよい。例えば、各フィーチャセルは、５、１０、２０、５０もしくはそれ以上のアクティブ化ルーティングセル７８を含んでもよい。アクティブ化ルーティングセル７８は、先行する検索タームが一致するとき、検索基準における次の検索タームへとアクティブ化信号を送信するように構成されてもよい。アクティブ化ルーティングセル７８は、同一のフィーチャセル内の隣接するフィーチャセルもしくは他のアクティブ化ルーティングセル７８へとアクティブ化信号を送信するように構成されてもよい。アクティブ化ルーティングセル７８は、どのフィーチャセルが検索基準における次の検索タームに対応するかを示すメモリを含んでもよい。
【００５７】
図１０−図１２に示されるように、認識モジュール２２は、単一の単語を特定する基準よりも複雑な検索基準に従って検索するように構成されてもよい。例えば、認識モジュール２２は、接頭辞８８で開始し、２つの接尾辞９０もしくは９２のうちの一つで終了する単語を検索するように構成されてもよい。示された検索基準は、文字“ｃ”および“ｌ”の配列で開始し、文字配列“ａｐ”もしくは文字配列“ｏｕｄ”のいずれかで終了する単語を特定する。これは、複数の対象表現、例えば、単語“ｃｌａｐ”もしくは単語“ｃｌｏｕｄ”を特定する検索基準の一実施例である。
【００５８】
図１０においては、データストリーム１２は、認識モジュール２２に対して文字“ｃ”を示し、フィーチャセル６３は、アクティブであり、かつ、一致を検出する。それに応じて、アクティブ化ルーティングマトリクス３６は、次のフィーチャセル６４をアクティブ化してもよい。アクティブ化ルーティングマトリクス３６は、フィーチャセル６３が検索基準における第一の検索タームであるとき、フィーチャセル６３のアクティブ状態を維持してもよい。
【００５９】
図１１においては、データストリーム１２は、文字“ｌ”を示し、フィーチャセル６４は、一致を認識してアクティブである。それに応じて、アクティブ化ルーティングマトリクス３６は、第一の接尾辞９０の第一のフィーチャセル６６および第二の接尾辞９２の第一のフィーチャセル８２の双方へとアクティブ化信号を伝送してもよい。他の実施例においては、より多くの接尾辞がアクティブ化されてもよく、または、複数の接頭辞は一つ以上の接尾辞をアクティブ化してもよい。
【００６０】
続いて、図１２においては、データストリーム１２は、認識モジュール２２に対して文字“ｏ”を示し、第二の接尾辞９２のフィーチャセル８２は、一致を認識してアクティブである。それに応じて、アクティブ化ルーティングマトリクス３６は、第二の接尾辞９２の次のフィーチャセル８４をアクティブ化してもよい。フィーチャセル６６が非アクティブになると認められると、第一の接尾辞９０の検索は終了してもよい。図１０−図１２に示されたステップは、文字“ｕ”および“ｄ”へと継続してもよいし、または、接頭辞８８が一致する次の機会まで、検索は終了してもよい。
【００６１】
図１３は、ブロック停止回路９６および９８を含む認識モジュール９４の実施形態を示す。ブロック停止回路９６は、フィーチャセルブロック１０６内のフィーチャセル１００、１０２、および１０４を選択的に停止するように構成されてよく、ブロック停止回路９８は、他のフィーチャセルブロック１１４内のフィーチャセル１０８、１１０、および１１２を選択的に停止するように構成されてよい。
【００６２】
フィーチャセルブロック１０６および１１４は各々、例えばほぼ４、８、１６、３２、６４、１２８、２５６、５１２、１０２４、または２０４８以上の数の複数のフィーチャセルを含む。ブロック１０６および１１４の各々におけるフィーチャセルの数は、だいたい同じであってよく、あるいは、ブロック１０６および１１４は相互に異なる数のフィーチャセルを有してもよい。図示した認識モジュール９４は２つのブロック１０６および１１４を含むが、他の実施形態は、例えば数百または数千以上の、より多くを含んでもよい。ブロック１０６および１１４の各々は、互いに隣接するフィーチャセルのグループを含むが、他の実施形態では、一つのブロック内のフィーチャセルは他のブロックからのフィーチャセルと交互配置されてもよい。ブロック１０６および１１４は各々、一つのブロック停止回路９６または９８を含むが、他の実施形態は、一つ以上のブロック停止回路を含んでもよい。例えば、一つのブロック内では、一つのブロック停止回路は、そのブロック内のフィーチャセルの下側部分を停止するように構成されてよく、他のブロック停止回路は、そのブロック内のフィーチャセルの上側部分を停止するように構成されてよい。ブロック停止回路９６および９８は、それぞれ、例えば行デコーダ２８により近い側であるブロック１０６および１１４の各々の一つの側に配置されてよい。あるいは他の実施形態では、ブロック停止回路９６および９８は、それぞれ、ブロック１０６および１１４の他の側に近くまたはブロック１０６および１１４内のフィーチャセル間に配置されてもよい。例えば、ブロック停止回路９６および９８は、ブロック１０６および１１４の各々の中央に近く配置されて、ブロック停止回路９６および９８からの信号がブロック１０６および１１４の端まで進んで到達するまでの距離を短縮してもよい。
【００６３】
ブロック停止回路９６および９８の各々は、複数のＡＮＤゲート１１６およびオアゲート１１８を含んでよい。アンドゲート１１６は各々２つの入力端子を有してよく、一つはオアゲート１１８の出力に接続されもう一つはグローバル入力導体１１９に接続される。アンドゲート１１６の各々の出力はローカル入力導体１２０に接続されてよい。ローカル入力導体１２０は、ブロック１０６または１１４内のメモリセル５８の各々に接続されてよいが、他のブロック１０６または１１４内のメモリセル５８でなくてもよい。ローカル入力導体１２０は、メモリセル５８に対してそれらに記憶された値を出力させる信号をメモリセル５８に伝送してよい。このようにして、ローカル入力導体１２０は、図２から図１２を参照して説明した入力導体３７に類似の機能を果たすしてよい。グローバル入力導体１１９は、ブロック１０６および１１４の各々においてアンドゲート１１６に接続されてよく、それによって入力信号をブロック１０６および１１４の各々に対して利用可能とさせてよい。
【００６４】
オアゲート１１８は各々、関連するブロック１０６および１１４内の検出セル６８に接続される入力端子を有してよい。具体的には、オアゲート１１８の入力端子は検出セル６８の各々の中のメモリセル７０に接続されてよい。その結果、オアゲート１１８の出力は、関連するブロック１０６および１１４内のフィーチャセルがアクティブか否かを指し示してよい。もし関連するブロック１０６および１１４内のフィーチャセルのうちの一つもアクティブでないならば、それによりオアゲート１１８は、フィーチャセルの一つもアクティブでないことを示す論理ロー信号または他の信号を出力してよい。もし関連するブロック１０６および１１４内の少なくとも一つのフィーチャセルがアクティブならば、それによりオアゲート１１８は、少なくとも一つフィーチャセルがアクティブであることを示す論理ハイ信号または他の信号を出力してよい。
【００６５】
認識モジュール９４の動作は、図１４から図１５に示される。図１４において、認識モジュール９４は、ブロック１０６内のフィーチャセル１００がアクティブで、ブロック１１４内のどのフィーチャセルもアクティブではないように構成される。その結果、ブロック１１４内のフィーチャセルは、ブロック停止回路９８によって停止される。その間、ブロック１０６内のフィーチャセルは行デコーダ２８からの信号を受信する。
【００６６】
この例において、データストリーム１２は、行デコーダ２８にグローバル入力導体１１９′上で信号を伝送させるタームを提供する。この信号はブロック１１４内のフィーチャセルではなくブロック１０６内のフィーチャセルによって受信される。ブロック１１４は、ブロック１１４内のどのフィーチャセルもアクティブではないので停止されてよい。アクティブフィーチャセルを一つも含まない結果、ブロック１１４内のオアゲート１１８は論理ロー信号を出力してよい。このように、ブロック停止回路９８内のアンドゲート１１６の各々の入力の一つは論理ローになってよく、その結果、どのアンドゲート１１６もグローバル入力導体１１９′からの信号をローカル入力導体１２０′には伝送せず、それによりブロック１１４内のメモリセルがそれらの記憶値を出力しないようにする。
【００６７】
アクティブなフィーチャセルのないブロックを停止することは、確かに電力消費を削減する。認識モジュール９４内の全てのフィーチャセルが受信されたタームに関連してメモリセル５８から値を出力するのではなく、そのフィーチャセルのサブセットは記憶された値を出力しない。本例では、新たなタームが与えられたときに、ブロック１１４内のどのフィーチャセルも値を出力しないため、電力を節約できる。このことは、ブロック１１４内の出力導体５６によって電流が流されないので、確かに電気エネルギーを浪費しない。
【００６８】
しかしながら、ブロック１１４内のどのフィーチャセルもアクティブではないので、ブロック１１４内のフィーチャセルを停止することは認識モジュール９４の動作を損なわない。このようにして、ブロック１１４内のフィーチャセルのうちの一つがデータストリーム１２によって提供されるタームを示したとしても、それらのフィーチャセルはマッチをしていないしアクティブでもないだろうから、それらのフィーチャセルはそのタームに応答しないだろう。
【００６９】
図１５は、認識モジュール９４の動作の他の例を示す。図１５において、ブロック１０６内の全てのフィーチャセルがインアクティブになっていて、ブロック１１４内のフィーチャセルのうちの一つが活性化されている。その結果、ブロック停止回路９６がブロック１０６を停止する。その間、ブロック１１４は動作可能状態を維持してよい。この例において、ブロック１０６内のオアゲート１１８は、その各入力が論理ローであるので、論理ロー値を出力してよい。これに対して、ブロック１１４内のオアゲート１１８は、その入力の少なくとも一つが論理ハイであるため、論理ハイを出力してよい。この論理ハイ出力はブロック１１４内のアンドゲート１１６の各々によって受信されてよく、グローバル入力導体１１９上の信号は、ブロック１０６内のローカル入力導体１２０にではなくて、ブロック１１４内のローカル入力導体１２０に伝送されてよい。再び、ブロック１０６内のメモリセル５８から読出しが行われないことにより、電気エネルギーが節約され、熱の発生を減少させることができる。
【００７０】
他の例において、ブロック１０６および１１４の両方は、アクティブになるような少なくとも一つの機能を含んでよい。これらの例では、認識モジュール９４は、図２から図１２に関連して上述した認識モジュール２２に同じようにまたは大体一致する機能を果たしてよい。
【００７１】
図１６は、認識モジュール１２２の他の実施形態を示す。認識モジュール１２２は、ブロック停止回路１２４および１２６を含む。それらの各々は、それらに関連するブロック１０６および１１４内のいずれかのフィーチャセルがアクティブか否かを指し示すメモリセル１２８を有する。メモリセル１２８は、それらに関連するブロック停止回路１２４または１２６内のアンドゲート１１６の入力の一つに、それらの記憶している値を出力してよい。メモリセル１２８は、前述したタイプのメモリセルの任意のものを含んでよい。
【００７２】
メモリセル１２８によって記憶される値は、アクティブ化ルーティングマトリクス３６によって、メモリセル１２８に書き込まれてよい。例えば、アクティブ化ルーティングマトリクス３６は、関連するブロック１０６または１１４内のフィーチャセルがアクティブであるときはいつでも、メモリセル１２８の各々に論理ハイ値を記憶するように構成されてよい。アクティブ化ルーティングマトリクス３６はまた、ブロック１０６または１１４に関連するメモリセル内の全てのフィーチャセルがインアクティブであるときには、メモリセル１２８内に論理ロー値を記憶するように構成されてよい。
【００７３】
図１７は、動作中の認識モジュール１２２を示す。ブロック１０６内のフィーチャセル１０４は、アクティブであって図１７においてマッチを検出している。その検出セル６８は、信号を使ってアクティブ化ルーティングマトリクス３６にこのことを指し示す。それに応答して、アクティブ化ルーティングマトリクス３６は、ブロック停止回路１２６内のメモリセル１２８およびフィーチャセル１０８内のメモリセル７０に、論理ハイ値を書き込む。その結果、ブロック１１４は動作状態を維持する。続いて起こる動作の間、もしフィーチャセル１０８がインアクティブになってブロック１１４内のどの他のフィーチャセルも活性化されないならば、アクティブ化ルーティングマトリクス３６はブロック停止回路１２６内のメモリセル１２８に論理ロー値を記憶させてよく、それによってブロック１１４を停止し、ブロック１１４がそうでなければ消費するかもしれない電力を浪費しないようにしてよい。
【００７４】
本発明は、種々の変形および代替形を受け入れる余地があるが、本明細書では、具体的な実施形態が図面において例として示され、詳細に説明されてきた。しかしながら、本発明は、開示された特定の形式に限定されることを意図されるものではないことを理解されたい。それよりもむしろ、本発明は、以下に添付された請求項によって定義される本発明の精神および範囲内にある全ての変形、均等物および代替物を包含するものである。
【図１】
0005489014.tif 000002
【図２】
0005489014.tif 000003
【図３】
0005489014.tif 000004
【図４】
0005489014.tif 000005
【図５】
0005489014.tif 000006
【図６】
0005489014.tif 000007
【図７】
0005489014.tif 000008
【図８】
0005489014.tif 000009
【図９】
0005489014.tif 000010
【図１０】
0005489014.tif 000011
【図１１】
0005489014.tif 000012
【図１２】
0005489014.tif 000013
【図１３】
0005489014.tif 000014
【図１４】
0005489014.tif 000015
【図１５】
0005489014.tif 000016
【図１６】
0005489014.tif 000017
【図１７】
0005489014.tif 000018