(57)【特許請求の範囲】
【請求項１】
後段の処理回路が補正可能なばらつきの限界値の評価のためにばらつきを発生させる条件に関するデータを含む参照データを、上記後段の処理回路から取得する取得部と、
入力画像データに対して加算する加算値を、上記参照データから上記条件に応じて生成する生成部と、
上記生成部が生成した上記加算値を上記入力画像データに加算して上記ばらつきを発生させる加算器と
を有し、
上記加算器の出力に基づいて、上記ばらつきを含む、上記評価のための評価画像データを上記処理回路へ出力する、
評価画像生成回路。
【請求項２】
上記生成部は、
上記参照データから所定のパラメータを抽出する抽出部と、
上記抽出部が抽出した上記所定のパラメータと、上記入力画像データとに基づいて所定の演算を実行し、当該演算結果を上記加算値として上記加算器に出力する演算部と
を有する、
請求項１記載の評価画像生成回路。
【請求項３】
上記参照データは、画素の点欠陥に関するデータを含み、
上記生成部は、
上記参照データから、上記後段の処理回路が指定した、上記画素の点欠陥を生成すべき画素アドレスを抽出するアドレス抽出部と、
上記加算器に入力される入力画像データの画素アドレスと上記アドレス抽出部が抽出した画素アドレスとが一致するか否かを判定する判定部と
を有し、
上記演算部は、
上記判定部が画素アドレスの一致を判定した場合に、当該画素アドレスに上記画素の点欠陥を生成する演算を実行する、
請求項２記載の評価画像生成回路。
【請求項４】
上記抽出部は、
上記参照データから生成すべき上記画素の点欠陥に関するデータを抽出し、
上記演算部は、
上記入力画像データを上記画素の点欠陥に関するデータに置き換える演算を実行する、
請求項３記載の評価画像生成回路。
【請求項５】
上記演算部は、
上記入力画像データに上記画素の点欠陥に関するデータを加減算する、
請求項４記載の評価画像生成回路。
【請求項６】
上記抽出部は、
上記参照データからゲインを抽出し、
上記演算部は、
上記入力画像データに上記ゲインを乗じる、
請求項５記載の評価画像生成回路。
【請求項７】
上記参照データは、上記入力画像データに対して所定の処理が施された画像データを含み、
上記抽出部は、
上記所定の処理が施された画像データから信号レベルの色ごとのゲインを抽出し、
上記演算部は、
上記画像データに上記色ごとのゲインを乗じる、
請求項２から６のいずれか一に記載の評価画像生成回路。
【請求項８】
上記参照データは、上記入力画像データに対して所定の処理が施された画像データを含み、
上記生成部は、
上記所定の処理が施された画像データのシェーディングの中心となる座標を設定する座標設定部と、
上記座標設定部が設定した上記座標からの距離に応じた重み付け処理を行う重み付け処理部と
を有し、
上記抽出部は、
上記入力画像データの信号レベルと、上記所定の処理が施された画像データの信号レベルとのズレ量を抽出し、
上記演算部は、
上記重み付け処理部による重み付け処理結果に、上記抽出部による上記ズレ量の割合を乗じる、
請求項２から７のいずれか一に記載の評価画像生成回路。
【請求項９】
上記重み付け処理部は、
上記シェーディングの中心となる座標で重み付け量が０、当該シェーディングの両端で重み付け量が同一の値となるように、線形補間による重み付け処理を各々のアドレスに対して施す、
請求項８記載の評価画像生成回路。
【請求項１０】
光電変換によって入射光を電荷に変換し、画素信号を出力する画素部と、
入力画像に対し所定の処理を施す処理回路と、
上記画素部と上記処理回路との間に介在し、上記画素信号から得られる画像データから、上記処理回路が補正可能なばらつきの限界値の評価のためにばらつきを含む評価画像データを生成し、該評価画像データを上記処理回路へ出力する評価画像生成回路と
を有し、
上記評価画像生成回路は、
上記ばらつきを発生させる条件に関するデータを含む参照データを、上記処理回路から取得する取得部と、
入力画像データに対して加算する加算値を、上記参照データから上記条件に応じて生成する生成部と、
上記生成部が生成した上記加算値を上記入力画像データに加算して上記評価画像データのばらつきを発生させることが可能な加算器と
を有する、
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの性能のばらつきを含む評価画像を、後段の処理回路の評価のために生成することが可能な評価画像生成回路および撮像装置に関するものである。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサ等の画素数の増加に伴い、ＣＭＯＳイメージセンサの個体差による性能のばらつきが問題となっている。
【０００３】
このようなばらつきにより、たとえばＣＭＯＳイメージセンサごとに点欠陥などのノイズの生じ方も異なる。撮像画像に適切な補正を行うため、個々のＣＭＯＳイメージセンサに対して画像処理を行うＤＳＰ等の補正レベルの調整等を行う必要がある。
【０００４】
ＤＳＰ等は、ＣＭＯＳイメージセンサ等の外部に設けられることが多く、ばらつきの程度によっては、ＤＳＰ等の補正レベルの調整等が適切に行えない場合がある。したがって、ＣＭＯＳイメージセンサ等にＤＳＰ等が取り付けられる前に、ばらつきの程度を把握しておくことは有用である。
【０００５】
そこで、あらかじめ予想されるばらつきのサンプルを作成し、このサンプルに対してＤＳＰ等が適切にノイズ等を補正可能であるか否かなどの評価が行われていた。
【０００６】
しかし、あらかじめ予想されるばらつきのサンプルを作成することは困難な上、厳密な限度評価を行うことも困難である。特に、ばらつきの限界値（最大のばらつきのことをいう）を予測することは非常に困難である。
【０００７】
一方、ＣＭＯＳイメージセンサ内部の簡易的な演算機能によって、ばらつきの補正を行うことは可能である。しかし、簡易的な演算機能による補正は、高性能なＤＳＰ等による補正処理に悪影響を与えることが多い。
【０００８】
たとえば特許文献１によれば、固体撮像装置に外付けでメモリが搭載され、そのメモリに固体撮像装置の特性が記憶される。製造段階において、固体撮像装置のマイクロコンピュータがメモリから特性を読み出し、その特性に応じた初期化動作を実行する。これにより、固体撮像装置の個体差に応じた補正処理等が実行できる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１が開示する固体撮像装置では、デバイス単独で補正処理等を実行することが困難である。ばらつきの限界値の設定方法等については何ら開示されておらず、たとえばＤＳＰ等がばらつきをどの程度まで補正可能であるかといった評価をすることができない。
【００１０】
本発明は、予想される撮像装置の個体差による性能のばらつきを生成可能であり、後段の処理回路を容易に評価するための評価画像生成回路および撮像装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の第１の観点の特性値生成回路は、後段の処理回路が補正可能なばらつきの限界値の評価のためにばらつきを発生させる条件に関するデータを含む参照データを、上記後段の処理回路から取得する取得部と、入力画像データに対して加算する加算値を、上記参照データから上記条件に応じて生成する生成部と、上記生成部が生成した上記加算値を上記入力画像データに加算して上記ばらつきを発生させる加算器とを有し、上記加算器の出力に基づいて、上記ばらつきを含む、上記評価のための評価画像データを上記処理回路へ出力する。
【００１２】
好適には、上記生成部は、上記参照データから所定のパラメータを抽出する抽出部と、上記抽出部が抽出した上記所定のパラメータと、上記入力画像データとに基づいて所定の演算を実行し、当該演算結果を上記加算値として上記加算器に出力する演算部とを有する。
【００１３】
好適には、上記参照データは、画素の点欠陥に関するデータを含み、上記生成部は、上記参照データから、上記後段の処理回路が指定した、上記画素の点欠陥を生成すべき画素アドレスを抽出するアドレス抽出部と、上記加算器に入力される入力画像データの画素アドレスと上記アドレス抽出部が抽出した画素アドレスとが一致するか否かを判定する判定部とを有し、上記演算部は、上記判定部が画素アドレスの一致を判定した場合に、当該画素アドレスに上記画素の点欠陥を生成する演算を実行する。
【００１４】
好適には、上記抽出部は、上記参照データから生成すべき上記画素の点欠陥に関するデータを抽出し、上記演算部は、上記入力画像データを上記画素の点欠陥に関するデータに置き換える演算を実行する。
【００１５】
好適には、上記演算部は、上記入力画像データに上記画素の点欠陥に関するデータを加減算する。
【００１６】
好適には、上記抽出部は、上記参照データからゲインを抽出し、上記演算部は、上記入力画像データに上記ゲインを乗じる。
【００１７】
好適には、上記参照データは、上記入力画像データに対して所定の処理が施された画像データを含み、上記抽出部は、上記所定の処理が施された画像データから信号レベルの色ごとのゲインを抽出し、上記演算部は、上記画像データに上記色ごとのゲインを乗じる。
【００１８】
好適には、上記参照データは、上記入力画像データに対して所定の処理が施された画像データを含み、上記生成部は、上記所定の処理が施された画像データのシェーディングの中心となる座標を設定する座標設定部と、上記座標設定部が設定した上記座標からの距離に応じた重み付け処理を行う重み付け処理部を有し、上記抽出部は、上記入力画像データの信号レベルと、上記所定の処理が施された画像データの信号レベルとのズレ量を抽出し、上記演算部は、上記重み付け処理部による重み付け処理結果に、上記抽出部による上記ズレ量の割合を乗じる。
【００１９】
好適には、上記重み付け処理部は、上記シェーディングの中心となる座標で重み付け量が０、当該シェーディングの両端で重み付け量が同一の値となるように、線形補間による重み付け処理を各々のアドレスに対して施す。
【００２０】
本発明の第２の観点の撮像装置は、光電変換によって入射光を電荷に変換し、画素信号を出力する画素部と、入力画像に対し所定の処理を施す処理回路と、上記画素部と上記処理回路との間に介在し、上記画素信号から得られる画像データから、上記処理回路が補正可能なばらつきの限界値の評価のためにばらつきを含む評価画像データを生成し、該評価画像データを上記処理回路へ出力する評価画像生成回路とを有し、上記評価画像生成回路は、上記ばらつきを発生させる条件に関するデータを含む参照データを、上記処理回路から取得する取得部と、入力画像データに対して加算する加算値を、上記参照データから上記条件に応じて生成する生成部と、上記生成部が生成した上記加算値を上記入力画像データに加算して上記評価画像データのばらつきを発生させることが可能な加算器とを有する。
【００２１】
本発明によれば、取得部は、参照データを取得し、生成部は、参照データを参照し、入力画像データに対してばらつきを生じさせるための加算値を生成する。加算器は、加算値と、入力画像データとを加算する。
【発明の効果】
【００２２】
本発明によれば、予想される撮像装置の個体差による性能のばらつきを生成可能であり、後段の処理回路を容易に評価することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態を図面に関連付けて説明する。
【００２４】
（第１実施形態）
第１実施形態について、図１〜図６を参照しながら説明する。
【００２５】
図１は、本発明に係る補正回路を採用したＣＭＯＳイメージセンサの構成例を示す主要部のブロック図である。
【００２６】
図１に図示するように、撮像装置としてのＣＭＯＳイメージセンサ１は、画素部１０、アナログフロントエンド部（信号処理部）２０、特性値生成回路としてのばらつき生成回路３０を有する。
【００２７】
ＤＳＰ（Digital Signal Processor）４０は、ＣＭＯＳイメージセンサ１のばらつき生成回路３０に接続されている。
【００２８】
画素部１０には、たとえばベイヤー配列のカラーフィルタに対応するように、Ｘａ（行）×Ｙａ（列）個の画素回路（不図示）が配列されている。たとえばＸａ＝２０４８、Ｙａ＝２０４８である。
【００２９】
各々の画素回路は、光電変換によって入射光の光量に応じた電荷（電子）を生成し、この電荷を所定期間（電荷蓄積期間という）蓄積する。電荷蓄積期間後、画素部１０は、蓄積した電荷を電圧信号Ｓ１０としてアナログフロントエンド部２０に出力する。
【００３０】
アナログフロントエンド部２０は、増幅回路（ＡＭＰ）２１、ＣＤＳ回路（Correlated Double Sampling；ＣＤＳ）２２、およびＡ／Ｄ変換回路（Ａ／Ｄ）２３で構成されている。
【００３１】
増幅器２１は、アナログフロントエンド部２０に画素部１０から電圧信号Ｓ１０が入力されると、この電圧信号Ｓ１０を増幅する。
【００３２】
このとき、ＣＤＳ回路２２は、電圧信号Ｓ１０に含まれるリセットノイズや増幅ノイズなどを除去する。
【００３３】
Ａ／Ｄ変換回路２３は、これらのノイズが除去されたアナログの電圧信号をデジタルの電圧信号に変換する。
【００３４】
このように、アナログフロントエンド部２０は、アナログの電圧信号Ｓ１０に所定の処理を施してデジタルの電圧信号を生成し、この電圧信号を画像データ（入力画像データ）Ｓ２０としてばらつき生成回路３０の特性値生成部３３および加算器３４に出力する。
【００３５】
図２は、第１実施形態に係るアドレスを説明するための概念図である。
【００３６】
画像データＳ２０は、１回の電子シャッタで得られる画像データであるものとする。このとき、１フレームの画像データＳ２０は、Ｘａ×Ｙａ個の画素回路からの画像データで構成されている。
【００３７】
Ｘａ×Ｙａ個の画素回路から得られた画像データをＸ軸およびＹ軸方向に配列するものとする。任意のアドレス（ｌ、ｍ）は、ｌ行、ｍ列目の画素回路が出力するデータに対応している。ただし、ｌ＝０，１，…、Ｘａ、ｍ＝０，１，…、Ｙａである。
【００３８】
画像データＳ２０に限らず、後述する特性値データなども、画素回路の個数分のデータで構成されている。すなわち、アナログフロントエンド部２０や、後述するばらつき生成回路３０などの各構成要素は、アドレスごとに各々の処理を行う。
【００３９】
ところで、ＣＭＯＳイメージセンサ１には、個体差による性能上のばらつきがある。ばらつき生成回路３０は、ＤＳＰ４０から入力された特性値データ（参照データ）Ｓ４０に基づいて、予想されるＣＭＯＳイメージセンサ１の性能上のばらつき（単に「ばらつき」ともいう）を生成する機能を有する。
【００４０】
このばらつきは、ＣＭＯＳイメージセンサ１が生成しうると予想される最大のばらつきを含む。なお、第１実施形態において、ばらつきとは、たとえば画像の一部（一点）に白点が発生する画素回路による点欠陥に関するものをいう。
【００４１】
本実施形態の特徴であるばらつき生成回路３０の構成要素について説明する。
【００４２】
ばらつき生成回路３０は、コマンド受信部（取得部）３１、レジスタ３２、特性値生成部（生成部）３３、加算器３４、データ処理部３５、およびフォーマット変換部３６を有する。
【００４３】
ばらつき生成回路３０は、画像データＳ２０に対してばらつきをオーバーレイ（オーバラップ）させることにより、予想されるばらついたサンプル画像データＳ３０を生成する。
【００４４】
特性値データＳ４０は、画像データＳ２０に対してバラつきを生成させる条件に関するデータが含まれている。この条件は、好適に設定可能である。
【００４５】
コマンド受信部３１は、ＤＳＰ４０からエンコード（符号化）されている特性値データＳ４０を受信すると、特性値データＳ４０をデコード（復号化）し、デコードした特性値データを特性値データＳ３１としてレジスタ３２に出力する。
【００４６】
レジスタ３２は、コマンド受信部３１から特性値データＳ３１が入力されると、特性値データＳ３１を格納する。レジスタ３２は、タイミングジェネレータ（不図示）の指示に従って、特性値データＳ３１を特性値生成部３３に出力する。
【００４７】
特性値生成部３３は、レジスタ３２から特性値データＳ３１を読み出すと、特性値データＳ３１を参照して、アナログフロントエンド部２０から入力された画像データＳ２０に対して、ばらつきを生成させる。特性値生成部３３は、このばらつきを特性限界値（特性値）Ｓ３３として加算器３４に出力する。
【００４８】
加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と、特性値生成部３３から入力された特性限界値Ｓ３３とを加算する。換言すれば、加算器３４は、画像データＳ２０にばらつきをオーバーレイさせる。加算器３４は、加算したデータを加算結果Ｓ３４としてデータ処理部３５に出力する。
【００４９】
データ処理部３５は、加算器３４から入力された加算結果Ｓ３４に対して所定のデータ処理を施し、処理結果を処理データＳ３５としてフォーマット変換部３６に出力する。
【００５０】
フォーマット変換部３６は、データ処理部３５から処理データＳ３５が入力されると、処理データＳ３５を出力形式に対応したフォーマット形式に変換し、変換したデータをばらつきを含むサンプル画像データＳ３０としてＤＳＰ４０に出力する。
【００５１】
ＤＳＰ４０は、点欠陥のモード、欠陥のレベル（ゲイン）、アドレス情報などを含む特性値データＳ４０をばらつき生成回路３０のコマンド受信部３１に出力する。
【００５２】
ＤＳＰ４０は、フォーマット変換部３６からサンプル画像データＳ３０が入力されると、サンプル画像データＳ３０にホワイトバランス処理、ＲＧＢ変換、ＹＵＶ変換、シェーディング補正、画像の欠陥に関するパラメータ補正等を施す。
【００５３】
ＤＳＰ４０の出力結果がディスプレイ等に表示されることにより、ばらついたサンプル画像データＳ３０がどの程補正されたかという補正具合を確認することができると共に、ＤＳＰ４０が補正可能なばらつきの限界値を確認することができる。
【００５４】
上述した特性値生成部３３の詳細について、図３および図４を参照しながら説明する。
【００５５】
図３は、第１実施形態に係る特性値生成部の詳細な構成例を示すブロック図である。
図４は、第１実施形態に係る特性値データについて説明するための図である。
【００５６】
図３に図示するように、特性値生成部３３は、固定値抽出部３３１、ゲイン抽出部３３２、アドレス情報抽出部（アドレス抽出部）３３３、アドレスカウンタ３３４、アドレス判定部（判定部）３３５、オリジナル値出力部３３６および特性値生成回路（演算部）３３７によって構成されている。固定値抽出部３３１、およびゲイン抽出部３３２によって、本発明の抽出部が構成されている。
【００５７】
特性値データＳ３１、すなわちＤＳＰ４０が出力する特性値データＳ４０には、点欠陥のモード、欠陥のレベル（ゲイン）、アドレス情報が含まれる。
【００５８】
点欠陥のモードには、画像の一点に白点が生成する単独型モード（図４（Ａ））、白点がＸ軸方向に連続する横連続型モード（図４（Ｂ））、白点が一定間隔を空けてＸ軸方向に生成する横型モード（図４（Ｃ））、白点がＹ軸方向に連続して生成する縦連続型モード（図４（Ｄ））がある。
【００５９】
この他、点欠陥のモードには、白点が一定間隔を空けてＹ軸方向に生成する縦型モード（図４（Ｅ））、白点が斜め方向に連続して生成する斜め連続型モード（図４（Ｆ））、白点が一定間隔を空けて生成する斜め型モード（図４（Ｇ））、および画素配置などの理由によるイメージセンサ固有型モード（図４（Ｈ））がある。
【００６０】
アドレス情報には、アドレスごとに、ばらつき（点欠陥）を生成すべきか否かに関する情報と共に、ばらつきの生成方法に関する情報が含まれている。
【００６１】
レジスタ３２に格納された特性値データＳ３１は、タイミングジェネレータ（不図示）の指示に従ってレジスタ３２から読み出され、固定値抽出部３３１、ゲイン抽出部３３２およびアドレス情報抽出部３３３に出力される。
【００６２】
固定値抽出部３３１は、レジスタ３２から特性値データＳ３１が入力されると、特性値データＳ３１に含まれるモードを抽出し、このモードを固定値Ｓ３３１として特性値生成回路３３７に出力する。このモードは、図４（Ａ）〜（Ｈ）に図示するいずれかのモードである。
【００６３】
ゲイン抽出部３３２は、レジスタ３２から特性値データＳ３１が入力されると、特性値データＳ３１に含まれるゲインを抽出し、このゲインをゲインＳ３３２として特性値生成回路３３７に出力する。
【００６４】
アドレス情報抽出部３３３は、レジスタ３２から特性値データＳ３１が入力されると、特性値データＳ３１からアドレス情報を抽出し、このアドレス情報をアドレス情報Ｓ３３３としてアドレス判定部３３５に出力する。
【００６５】
アドレスカウンタ３３４は、アドレス（０，０）からアドレス（Ｘａ、Ｙａ）まで順次アドレスをカウントし（図２参照）、カウントしたアドレス（ｌ、ｍ）をアドレスカウント値Ｓ３３４としてアドレス判定部３３５に順次出力する。
【００６６】
アドレス判定部３３５は、アドレス情報抽出部３３３からアドレス情報Ｓ３３３が、アドレスカウンタ３３４からアドレスカウント値Ｓ３３４が入力され、アドレス情報Ｓ３３３とアドレスカウント値Ｓ３３４とを照合する。
【００６７】
詳細には、アドレス判定部３３５は、アドレス（ｌ、ｍ）のアドレス情報Ｓ３３３を参照し、アドレス（ｌ、ｍ）に対してばらつきを生成するか否かを判定する。アドレス判定部３３５は、判定結果Ｓ３３５をアドレスごとに特性値生成回路３３７に出力する。なお、この判定結果には、ばらつきの生成方法に関する情報も含まれている。
【００６８】
オリジナル値出力部３３６は、アナログフロントエンド部２０から入力された画像データＳ２０を特性値生成回路３３７に出力する。
【００６９】
特性値生成回路３３７には、固定値抽出部３３１から固定値Ｓ３３１が、ゲイン抽出部３３２からゲインＳ３３２が、オリジナル値出力部３３６から画像データＳ２０が各々入力される。特性値生成回路３３７には、アドレス判定部３３５から判定結果Ｓ３３５がアドレスごとに順次入力される。
【００７０】
特性値生成回路３３７は、判定結果Ｓ３３５を参照し、アドレス（ｌ、ｍ）に対する判定結果Ｓ３３５がばらつきを生成しないという判定結果であった場合、アドレス（ｌ、ｍ）に対して特性限界値Ｓ３３を生成しない。このとき、加算器３４には、特性限界値Ｓ３３が入力されない。
【００７１】
一方、特性値生成回路３３７は、アドレス（ｌ、ｍ）に対する判定結果Ｓ３３５を参照し、判定結果Ｓ３３５がばらつきを生成するという判定結果であった場合、アドレス（ｌ、ｍ）に対してばらつきをオーバーレイする。
【００７２】
このとき、特性値生成回路３３７は、判定結果Ｓ３３５に含まれるばらつきの生成方法に関する情報に応じて、次に説明する第１〜第３の処理のうちいずれかの処理を行う。説明の便宜上、アドレス（ｌ、ｍ）の固定値Ｓ３３１が点欠陥であったものとする（図４（Ａ）に図示する単独型モード）。
【００７３】
（第１の処理）
第１の処理は、ばらつきの生成方法に関する情報が、画像データＳ２０を固定値Ｓ３３１に置き換えるものであった場合の処理である。
【００７４】
特性値生成回路３３７は、アドレス（ｌ、ｍ）に対して、固定値Ｓ３３１から画像データＳ２０を減算したもの（Ｓ３３１−Ｓ２０）を特性限界値Ｓ３３として加算器３４に出力する。
【００７５】
アドレス（ｌ、ｍ）に対して、加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と、特性限界値Ｓ３３とを加算する（Ｓ２０＋（Ｓ３３１−Ｓ２０））。これにより、アドレス（ｌ、ｍ）に対する加算結果Ｓ３４は、画像データＳ２０を固定値Ｓ３３１（点欠陥）に置き換えたものとなる。
【００７６】
（第２の処理）
第２の処理は、ばらつきの生成方法に関する情報が、画像データＳ２０に固定値Ｓ３３１を加算するものであった場合の処理である。
【００７７】
特性値生成回路３３７は、アドレス（ｌ、ｍ）に対して、固定値Ｓ３３１を特性限界値Ｓ３３として加算器３４に出力する。
【００７８】
アドレス（ｌ、ｍ）に対して、加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と、特性限界値Ｓ３３とを加算する（Ｓ２０＋Ｓ３３１）。これにより、アドレス（ｌ、ｍ）に対する加算結果Ｓ３４は、画像データＳ２０に固定値Ｓ３３１（点欠陥）を加算したものとなる。
【００７９】
ただし、固定値Ｓ３３１の符号が負であった場合、加算結果Ｓ３４は、画像データＳ２０から固定値Ｓ３３１を減算したものとなる。
【００８０】
（第３の処理）
第３の処理は、ばらつきの生成方法に関する情報が、画像データＳ２０のゲインを変化させて画像データＳ２０に固定値Ｓ３３１を加算するものであった場合の処理である。
【００８１】
特性値生成回路３３７は、アドレス（ｌ、ｍ）に対して、画像データＳ２０にゲインＳ３３２を乗じたもの（Ｓ２０×Ｓ３３２）を特性限界値Ｓ３３として加算器３４に出力する。
【００８２】
アドレス（ｌ、ｍ）に対して、加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と特性限界値Ｓ３３とを加算する（（Ｓ２０×Ｓ３３２）＋Ｓ３３２）。これにより、アドレス（ｌ、ｍ）に対する加算結果Ｓ３４は、ゲインが乗算された画像データＳ２０に固定値Ｓ３３１（点欠陥）を加算したものとなる。
【００８３】
ただし、負のゲインＳ３３２であった場合、加算結果Ｓ３４は、負のゲインが乗算された画像データＳ２０に固定値Ｓ３３１を加算したものとなる。
【００８４】
このように、特性値生成回路３３７は、第１〜第３の処理を、ばらつきの生成方法に関する情報に応じて実行することで、絶対的なレベルでの欠陥補正の検証や、光量依存性のある欠陥補正の検証など、確認したい欠陥に応じた検証を行うことができる。
【００８５】
ばらつき生成回路３０を採用したＣＭＯＳイメージセンサ１の動作例を図５に関連付けて説明する。
【００８６】
図５は、第１実施形態に係るＣＭＯＳイメージセンサの動作例を示すフローチャートである。
【００８７】
（ステップＳＴ１）
図５に図示するように、画素部１０を構成する各々の画素回路は、光電変換によって入射光の光量に応じた電荷を生成し、この電荷を所定期間蓄積する。電荷蓄積期間後、画素部１０は、蓄積した電荷を電圧信号Ｓ１０としてアナログフロントエンド部２０に出力する。
【００８８】
（ステップＳＴ２）
アナログフロントエンド部２０は、アナログの電圧信号Ｓ１０に所定の処理を施してデジタルの電圧信号を生成し、この電圧信号を画像データＳ２０としてばらつき生成回路３０の加算器３４および特性値生成部３３に出力する。
【００８９】
（ステップＳＴ３）
ＤＳＰ４０は、点欠陥のモード、欠陥のレベル（ゲイン）、アドレス情報などを含む特性値データＳ４０をばらつき生成回路３０のコマンド受信部３１に出力する。
【００９０】
（ステップＳＴ４）
コマンド受信部３１は、ＤＳＰ４０からエンコードされている特性値データＳ４０を受信すると、特性値データＳ４０をデコードし、デコードした特性値データを特性値データＳ３１としてレジスタ３２に出力する。
【００９１】
（ステップＳＴ５）
レジスタ３２は、コマンド受信部３１から特性値データＳ３１が入力されると、特性値データＳ３１を格納する。レジスタ３２は、タイミングジェネレータの指示に従って、特性値データＳ３１を特性値生成部３３に出力する。
【００９２】
（ステップＳＴ６）
特性値生成部３３は、レジスタ３２から特性値データＳ３１を読み出すと、特性値データＳ３１を参照して、アナログフロントエンド部２０から入力された画像データＳ２０に対して、ばらつきを生成させる。特性値生成部３３は、このばらつきを特性限界値Ｓ３３として加算器３４に出力する。
【００９３】
（ステップＳＴ７）
加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と、特性値生成部３３から入力された特性限界値Ｓ３３とを加算する。換言すれば、加算器３４は、元の画像データＳ２０にばらつきをオーバーレイさせる。加算器３４は、加算したデータを加算結果Ｓ３４としてデータ処理部３５に出力する。
【００９４】
（ステップＳＴ８）
データ処理部３５は、加算器３４から入力された加算結果Ｓ３４に対して所定のデータ処理を施し、処理結果を処理データＳ３５としてフォーマット変換部３６に出力する。
【００９５】
（ステップＳＴ９）
フォーマット変換部３６は、データ処理部３５から処理データＳ３５が入力されると、処理データＳ３５を出力形式に対応したフォーマット形式に変換し、変換したデータをばらつきを含むサンプル画像データＳ３０としてＤＳＰ４０に出力する。
【００９６】
（ステップＳＴ１０）
ＤＳＰ４０は、フォーマット変換部３６からサンプル画像データＳ３０が入力されると、サンプル画像データＳ３０にホワイトバランス処理、ＲＧＢ変換、ＹＵＶ変換、シェーディング補正、画像の欠陥に関するパラメータ補正等を施す。
【００９７】
その後、必要に応じて、ステップＳＴ１の処理が再開される。
【００９８】
特性値生成部３３の詳細な動作例を図６に関連付けて説明する。
【００９９】
図６は、第１実施形態に係る特性値生成部の詳細な動作例を示すフローチャートである。
【０１００】
固定値Ｓ３３１が、たとえば図４（Ａ）に図示する単独型モードであるものとし、アドレス（ｌ、ｍ）に対する動作について説明する。
【０１０１】
（ステップＳＴ６１）
レジスタ３２に格納された特性値データＳ３１は、タイミングジェネレータの指示に従ってレジスタ３２から読み出され、固定値抽出部３３１、ゲイン抽出部３３２およびアドレス情報抽出部３３３に出力される。
【０１０２】
固定値抽出部３３１は、レジスタ３２から特性値データＳ３１が入力されると、特性値データＳ３１に含まれるモードを抽出し、このモードを固定値Ｓ３３１として特性値生成回路３３７に出力する。
【０１０３】
ゲイン抽出部３３２は、レジスタ３２から特性値データＳ３１が入力されると、特性値データＳ３１に含まれるゲインを抽出し、このゲインをゲインＳ３３２として特性値生成回路３３７に出力する。
【０１０４】
アドレス情報抽出部３３３は、レジスタ３２から特性値データＳ３１が入力されると、特性値データＳ３１からアドレス情報を抽出し、このアドレス情報をアドレス情報Ｓ３３３としてアドレス判定部３３５に出力する。
【０１０５】
オリジナル値出力部３３６は、アナログフロントエンド部２０から入力された画像データＳ２０を特性値生成回路３３７に出力する。
【０１０６】
（ステップＳＴ６２）
アドレスカウンタ３３４は、アドレス（０，０）からアドレス（Ｘａ、Ｙａ）まで順次アドレスをカウントし（図２参照）、カウントしたアドレス（ｌ、ｍ）をアドレスカウント値Ｓ３３４としてアドレス判定部３３５に出力する。
【０１０７】
（ステップＳＴ６３）
アドレス判定部３３５は、アドレス情報抽出部３３３からアドレス情報Ｓ３３３が、アドレスカウンタ３３４からアドレスカウント値Ｓ３３４が入力され、アドレス情報Ｓ３３３とアドレスカウント値Ｓ３３４とを照合する。
【０１０８】
詳細には、アドレス判定部３３５は、アドレス（ｌ、ｍ）のアドレス情報Ｓ３３３を参照し、アドレス（ｌ、ｍ）に対してばらつきを生成するか否かを判定する。アドレス判定部３３５は、判定結果Ｓ３３５をアドレスごとに特性値生成回路３３７に出力する。
【０１０９】
（ステップＳＴ６４）
特性値生成回路３３７には、固定値抽出部３３１から固定値Ｓ３３１が、ゲイン抽出部３３２からゲインＳ３３２が、オリジナル値出力部３３６から画像データＳ２０が各々入力される。
【０１１０】
特性値生成回路３３７には、アドレス判定部３３５からアドレス（ｌ、ｍ）に対する判定結果Ｓ３３５が入力される。
【０１１１】
特性値生成回路３３７は、判定結果Ｓ３３５を参照し、アドレス（ｌ、ｍ）に対する判定結果Ｓ３３５がばらつきを生成しないという判定結果であった場合（ＮＯ）、アドレス（ｌ、ｍ）に対して特性限界値Ｓ３３を生成しない。その後、次のアドレスに対してステップＳＴ６１の処理が実行される。
【０１１２】
一方、特性値生成回路３３７は、アドレス（ｌ、ｍ）に対する判定結果Ｓ３３５を参照し、判定結果Ｓ３３５がばらつきを生成するというという判定結果であった場合（ＹＥＳ）、アドレス（ｌ、ｍ）に対してばらつきをオーバーレイする。
【０１１３】
（ステップＳＴ６５）
ばらつきの生成方法に関する情報が、画像データＳ２０を固定値Ｓ３３１に置き換えるものであった場合、特性値生成回路３３７は、アドレス（ｌ、ｍ）に対して、固定値Ｓ３３１から画像データＳ２０を減算したもの（Ｓ３３１−Ｓ２０）を特性限界値Ｓ３３として加算器３４に出力する。
【０１１４】
アドレス（ｌ、ｍ）に対して、加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と、特性限界値Ｓ３３とを加算する（Ｓ２０＋（Ｓ３３１−Ｓ２０））。これにより、アドレス（ｌ、ｍ）に対する加算結果Ｓ３４は、画像データＳ２０を固定値Ｓ３３１に置き換えたものとなる。
【０１１５】
ばらつきの生成方法に関する情報が、画像データＳ２０に固定値Ｓ３３１を加算するものであった場合、アドレス（ｌ、ｍ）に対して、固定値Ｓ３３１を特性限界値Ｓ３３として加算器３４に出力する。
【０１１６】
アドレス（ｌ、ｍ）に対して、加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と、特性限界値Ｓ３３とを加算する（Ｓ２０＋Ｓ３３１）。これにより、アドレス（ｌ、ｍ）に対する加算結果Ｓ３４は、画像データＳ２０に固定値Ｓ３３１を加算したものとなる。
【０１１７】
ばらつきの生成方法に関する情報が、画像データＳ２０のゲインを変化させて画像データＳ２０に固定値Ｓ３３１を加算するものであった場合、特性値生成回路３３７は、アドレス（ｌ、ｍ）に対して、画像データＳ２０にゲインＳ３３２を乗じたもの（Ｓ２０×Ｓ３３２）を特性限界値Ｓ３３として加算器３４に出力する。
【０１１８】
アドレス（ｌ、ｍ）に対して、加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と特性限界値Ｓ３３とを加算する（（Ｓ２０×Ｓ３３２）＋Ｓ３３２）。これにより、アドレス（ｌ、ｍ）に対する加算結果Ｓ３４は、ゲインが乗算された画像データＳ２０に固定値Ｓ３３１を加算したものとなる。
【０１１９】
その後、次のアドレスに対してステップＳＴ６１の処理が実行される。
【０１２０】
固定値Ｓ３３１が図４（Ｂ）に図示する横連続型のモードの場合には、ステップＳＴ６１〜ＳＴ６５の処理を、アドレス（ｌ＋１、ｍ）に対して行う。他のモードの場合も、点欠陥を発生させたいアドレスに対してステップＳＴ６１〜ＳＴ６５の処理を行う。
【０１２１】
点欠陥だけでなく、線欠陥についても、本実施形態を適用するこができる。この場合、ステップＳＴ６１〜ＳＴ６５の処理を、たとえばアドレス（０，０）〜（０，Ｙａ）に対して行えばよい。
【０１２２】
以上の詳細に説明したように、第１実施形態によれば、ばらつき生成回路３０は、特性値データＳ４０を取得するコマンド受信部３１と、特性値データＳ４０を参照し、入力画像データＳ２０に対して補正可能な限界の特性値を生成する特性値生成部３３と、特性値生成部３３が生成した特性限界値Ｓ３３と、入力画像データＳ２０とを加算する加算器３４とを有する。
【０１２３】
これにより、予想されるＣＭＯＳイメージセンサ等の個体差による性能のばらつきを生成し、ばらつきの補正処理結果を容易に評価することができる。
【０１２４】
従来は、予想されるばらつきのサンプルを作成する費用が別途発生していたが、本実施形態により、別途ばらつきのサンプルを作成する必要がない利益が得られる。ばらつきの限界におけるＤＳＰの評価が困難であったが、本実施形態により、ＤＳＰを含めたＣＭＯＳイメージセンサ全体の特性の評価をすることが容易となる。
【０１２５】
ＣＭＯＳイメージセンサ等の生産条件の変更に伴って、生じるばらつきの内容（特性）も変化する。しかし、本実施形態は、生産条件の変更の影響を受けることなく、種々のばらつきの評価に迅速に対応することができる。
【０１２６】
ＤＳＰの補正可能範囲の限界を容易かつ定量的に評価することもできるため、ＣＭＯＳイメージセンサ等の生産にＤＳＰの評価をフィードバックすることができる。
【０１２７】
本実施形態によれば、アドレスを指定してばらつきを生成し、このばらつきを元の画像データにオーバーレイさせることができるため、出力側で画素エリア（画素部）の（位置）調整をすることが容易となる。
【０１２８】
たとえば、画素エリアの中心に点欠陥を発生させ、ディスプレイに表示された点欠陥を基に、画素エリアの中心がディスプレイの中心と合致しているか否かなどの状態を容易に確認することができる。特に、画素エリアの切り出しを行う際に、物理的な画素エリアの中心座標とディスプレイへの出力との相関を容易に確認することができる。
【０１２９】
（第２実施形態）
第２実施形態について、図７および図８を参照しながら、第１実施形態と異なる点を中心に説明する。
【０１３０】
図７は、第２実施形態に係る特性値生成部の詳細な構成例を示すブロック図である。
【０１３１】
第２実施形態において、特性値生成部３３ａは、画像データＳ２０全体の感度を維持したまま、感度比のばらつきを生成させる。
【０１３２】
図７に図示するように、特性値生成部３３ａは、ゲイン抽出部３３２ａ、オリジナル値出力部３３６、および特性値生成回路３３７ａによって構成されている。
【０１３３】
ゲイン抽出部３３２ａは、感度比設定部３３２１、ゲイン出力部３３２２〜３３２５によって構成されている。
【０１３４】
感度比設定部３３２１は、レジスタ３２から特性値データＳ３１が入力されると、特性値データＳ３１に基づいて、Ｒ（赤），Ｇｒ（緑），Ｇｂ（緑）、Ｂ（青）の色に対応したゲインを設定する。Ｇｒ（緑），Ｇｂ（緑）は、異なる色である。
【０１３５】
ただし、このゲインは、ばらつき生成回路３０の処理後も画像の感度が変化しないような値である。特性値データＳ３１は、画素部１０によって撮像され、ＤＳＰ４０によって処理されたものである。
【０１３６】
ここで、感度比設定部３３２１によるゲインの設定方法について説明する。感度比は、色信号レベルの比、たとえばＲ／Ｇｒで定義される。ＣＭＯＳイメージセンサ１の感度比が６０％（＝Ｒ／Ｇｒ）であるものとし、感度比（ばらつき）の限界値が７０％であるものと評価する。
【０１３７】
このとき、ばらつき生成回路３０の処理後も画像全体の感度が変化しないようにするためには、Ｒのゲイン、Ｇｒのゲインは、次の（１）式および（２）式を満足する。
【０１３８】
（数１）
（Ｒ×（１＋ＧａｉｎＲ））／（Ｇｒ×（１＋ＧａｉｎＧｒ））＝７０／１００  …（１）
【０１３９】
（数２）
Ｒ＋Ｇｒ＝（Ｒ×（１＋ＧａｉｎＲ））＋（Ｇｒ×（１＋ＧａｉｎＧｒ））  …（２）
【０１４０】
（１）、（２）式において、ＧａｉｎＲはＲのゲインを、ＧａｉｎＧｒはＧｒのゲインを各々示す。（１）式は、ＣＭＯＳイメージセンサ１の感度比の条件を示し、（２）式は、ばらつき生成回路３０の処理後も画像全体の感度が変化しない場合の条件を示している。
【０１４１】
（１）式および（２）式より、Ｒのゲインは、ＧａｉｎＲ＝５／５１、Ｇｒのゲインは、ＧａｉｎＧｒ＝−１／１７と算出される。同様にして、Ｂのゲインなども算出される。
【０１４２】
上述の例のように、感度比設定部３３２１が設定するゲインは、負のゲインであってもよい。ゲインが負の場合は、感度を下げることを表す。このように、ゲインの設定範囲が負の値を包括していることは、本実施形態の特徴である。
【０１４３】
感度比設定部３３２１は、色別に算出したゲインを設定値Ｓ３３２１としてゲイン出力部３３２２〜３３２５に出力する。
【０１４４】
ゲイン出力部３３２２〜３３２５には、感度比設定部３３２１から設定値Ｓ３３２１が入力されると、設定値Ｓ３３２１に基づいて、色別にゲインを抽出し、このゲインを特性値生成回路３３７ａに出力する。
【０１４５】
このとき、ゲイン出力部３３２２は、ＧｒのゲインＧｒを、ゲイン出力部３３２３は、ＲのゲインＲを、ゲイン出力部３３２４は、ＧｂのゲインＧｂを、ゲイン出力部３３２５は、ＢのゲインＢを各々抽出する。
【０１４６】
特性値生成回路３３７ａは、ゲイン出力部３３２２〜３３２５から色ごとのゲインが入力されると、オリジナル値出力部３３６から入力された画像データＳ２０の各色に対応するゲインを乗算したもの（たとえばゲインＧｒ×Ｓ２０）を特性限界値Ｓ３３ａとして加算器３４に出力する。
【０１４７】
加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と、特性限界値Ｓ３３ａとを加算する（Ｓ２０＋ゲインＧｒ×Ｓ２０）。
【０１４８】
これにより、画像データＳ２０の全体の感度を維持したまま、たとえば感度比Ｒ／Ｇｒを６０％から７０％に変更したばらつきで、ＣＭＯＳイメージセンサ１のばらつきの限界をＤＳＰ４０によって評価することができる。
【０１４９】
特性値生成部３３ａの詳細な動作例を図８に関連付けて説明する。
【０１５０】
図８は、第２実施形態に係る特性値生成部の詳細な動作例を示すフローチャートである。
【０１５１】
（ステップＳＴ６１ａ）
図８に図示するように、感度比設定部３３２１は、レジスタ３２から特性値データＳ３１が入力されると、Ｒ（赤），Ｇｒ（緑），Ｇｂ（緑）、Ｂ（青）の色に対応したゲインを設定する。
【０１５２】
感度比設定部３３２１は、色別に算出したゲインを設定値Ｓ３３２１としてゲイン出力部３３２２〜３３２５に出力する。
【０１５３】
（ステップＳＴ６２ａ）
ゲイン出力部３３２２〜３３２５には、感度比設定部３３２１から設定値Ｓ３３２１が入力されると、設定値Ｓ３３２１に基づいて、色別にゲインを抽出し、このゲインを特性値生成回路３３７ａに出力する。
【０１５４】
（ステップＳＴ６３ａ）
特性値生成回路３３７ａは、ゲイン出力部３３２２〜３３２５から色ごとのゲインが入力されると、オリジナル値出力部３３６から入力された画像データＳ２０の各色に対応するゲインを乗算したもの（たとえばゲインＧｒ×Ｓ２０）を特性限界値Ｓ３３ａとして加算器３４に出力する。
【０１５５】
加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と、特性限界値Ｓ３３ａとを加算する（Ｓ２０＋ゲインＧｒ×Ｓ２０）。
【０１５６】
以上詳細に説明したように、第２実施形態では、感度比によるばらつきを生成することができる。第２実施形態においても、第１実施形態と同様の効果を得ることができる。
【０１５７】
（第３実施形態）
第３実施形態について、図９〜図１１を参照しながら、第１および第２実施形態と異なる点を中心に説明する。
【０１５８】
図９は、第３実施形態に係る特性値生成部の詳細な構成例を示すブロック図である。
図１０は、第３実施形態に係るシェーディングパラメータの設定方法について説明するための一例を示す図である。
【０１５９】
図９に図示するように、特性値生成部３３ｂは、アドレスカウンタ３３４、オリジナル値出力部３３６、シェーディングパラメータ出力部（抽出部）３３８，重み付け演算部（重み付け処理部）３３９、および特性値生成回路３３７ｂによって構成されている。
【０１６０】
第３実施形態において、特性値生成部３３ｂは、シェーディングを生成させる。シェーディングとは、画素部１０を構成する画素回路のレイアウト、および製造時に生じたばらつきに起因するＣＭＯＳイメージセンサ１のシェーディングをいう。
【０１６１】
したがって、特性値生成部３３ｂは、同心円状に変化するシェーディングではなく、Ｘ軸方向、Ｙ軸方向にオフセット的に変動するばらつきを生成させる。
【０１６２】
説明の簡略化のため、画像データＳ２０は、Ｙ軸方向成分のみのデータで構成されているものとする。
【０１６３】
シェーディングパラメータ出力部３３８は、シェーディングパラメータ設定部３３８１、中心座標設定部（座標設定部）３３８２、およびズレ量出力部３３８３〜３３８６によって構成されている。
【０１６４】
シェーディングパラメータ設定部３３８１は、レジスタ３２から特性値データＳ３１が入力されると、特性値データＳ３１に基づいて、シェーディングパラメータを設定する。この特性値データＳ３１は、画素部１０によって撮像され、ＤＳＰ４０によって処理されたものである。
【０１６５】
シェーディングパラメータ設定部３３８１は、画像データＳ２０の信号レベルと、特性値データＳ３１の信号レベルとのズレの量（単に「ズレ量」という）を抽出し、このズレ量の割合をシェーディングパラメータとして設定する。
【０１６６】
図１０（Ａ）は、たとえばアドレス（０，０）、（０，１）、…、（０，Ｙａ）における画像データＳ２０のズレ量を示している。
【０１６７】
ただし、ズレ量の抽出および設定は、２つのアドレスについて行われる。たとえば、アドレス（０，０）を上端部Ａ１、アドレス（０，Ｙａ）を下端部Ａ２と定義すると、シェーディングパラメータ設定部３３８１は、上端部Ａ１におけるズレ量（ａ％）、下端部Ａ２におけるズレ量（−ｂ％）を抽出する。
【０１６８】
シェーディングパラメータ設定部３３８１は、シェーディングパラメータとして設定した上端部Ａ１および下端部Ａ２におけるズレ量の割合をシェーディングパラメータＳ３３８１として、中心座標設定部３３８２およびズレ量出力部３３８３〜３３８６に出力する。
【０１６９】
中心座標設定部３３８２は、シェーディングパラメータ設定部３３８１からシェーディングパラメータＳ３３８１が入力されると、シェーディングパラメータＳ３３８１に基づいて、シェーディングの中心座標を設定し、この中心座標を設定値Ｓ３３８２として重み付け演算部３３９に出力する。
【０１７０】
なお、シェーディングの中心座標は、画素部１０の中心であることが多い。図１０（Ａ）に図示するように、シェーディングの中心座標を中心座標Ｙｃと表記する。
【０１７１】
ズレ量出力部３３８３〜３３８６は、シェーディングパラメータ設定部３３８１からシェーディングパラメータＳ３３８１が入力されると、シェーディングパラメータＳ３３８１に基づいて色別のシェーディングパラメータを設定し、設定値を特性値生成回路３３７ｂに出力する。
【０１７２】
このとき、ズレ量出力部３３８３は、Ｇｒについてのシェーディングパラメータを、ズレ量出力部３３８４は、Ｒについてのシェーディングパラメータを、ズレ量出力部３３８５は、Ｇｂについてのシェーディングパラメータを、ズレ量出力部３３８６は、Ｂについてのシェーディングパラメータを各々設定する。
【０１７３】
重み付け演算部３３９は、中心座標設定部３３８２から設定値Ｓ３３８２が、アドレスカウンタ３３４からアドレスカウント値Ｓ３３４が入力されると、次に示す（３）、（４）式に基づいて、中心座標からの距離に応じた重み付けをアドレスごとに行う（重み付け処理）。
【０１７４】
（数３）
α＝−Ｙ／（Ｙｃ＋１）  …（３）
ただし、（０≦Ｙ≦Ｙｃ）
【０１７５】
（数４）
α＝Ｙ／（Ｙａ−Ｙｃ）−Ｙｃ／（Ｙａ−Ｙｃ）  …（４）
ただし、（Ｙｃ＜Ｙ≦Ｙａ）
【０１７６】
（３）、（４）式において、αは重み付け量（重み付け係数）である。Ｙは任意のアドレス（０，ｍ）に対応し、０は上端部Ａ１（アドレス（０，０））に対応し、Ｙａは下端部Ａ２（アドレス（０，Ｙａ））に対応する。
【０１７７】
図１０（Ｂ）に図示するように、重み付け演算部３３９は、中心座標Ｙｃにおいて重み付けが０に、上端部Ａ１および下端部Ａ２において重み付けが１となるように、線形補間による重み付けをアドレスごとに行う。
【０１７８】
このとき、重み付け演算部３３９は、上端部Ａ１から中心座標Ｙｃまでは（３）式を使用し、中心座標Ｙｃから下端部Ａ２までは（４）式を使用する。
【０１７９】
重み付け演算部３３９は、アドレスごとの重み付け量を演算結果Ｓ３３９として特性値生成回路３３７に出力する。
【０１８０】
特性値生成回路３３７ｂは、ズレ量出力部３３８３〜３３８６から各色のズレ量が、重み付け演算部３３９から演算結果Ｓ３３９が入力されると、次に示す（５）、（６）式に基づいて、ズレ量の割合とアドレスごとの重み付け量とを乗算する。この乗算は、色ごとに行われる。
【０１８１】
（数５）
β＝α×ａ  …（５）
ただし、（０≦Ｙ≦Ｙｃ）
【０１８２】
（数６）
β＝α×（−ｂ）  …（６）
ただし、（Ｙｃ＜Ｙ≦Ｙａ）
【０１８３】
（５）、（６）式において、βは乗算結果としての加算係数である。ａは上端部Ａ１におけるズレ量の割合、ｂは下端部Ａ２におけるズレ量の割合である。図１０（Ｃ）は、加算係数βを示している。
【０１８４】
なお、ａ＝ｂかつＹｃ＝Ｙａ／２の場合、βは１次式となる。ａ≠ｂかつＹｃ≠Ｙａ／２の場合、βは中心座標Ｙｃにおいて傾きが変化する係数となる。
【０１８５】
加算係数βの算出後、特性値生成回路３３７ｂは、加算係数βと画像データＳ２０とをアドレスごとに乗算（β×Ｓ２０）する。これにより、図１０（Ｄ）に図示するアドレスごとの乗算値（β×Ｓ２０）が得られる。
【０１８６】
特性値生成回路３３７ｂは、乗算値（β×Ｓ２０）を特性限界値Ｓ３３ｂとして加算器３４に出力する。
【０１８７】
加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と、特性限界値Ｓ３３ｂとを加算（Ｓ２０＋（β×Ｓ２０））する。これにより、図１０（Ｅ）に図示する加算結果が得られる。
【０１８８】
図１１は、第３実施形態に係る特性値生成部の詳細な動作例を示すフローチャートである。
【０１８９】
（ステップＳＴ６１ｂ）
図１１に図示するように、シェーディングパラメータ設定部３３８１は、レジスタ３２から特性値データＳ３１が入力されると、特性値データＳ３１に基づいて、シェーディングパラメータを設定する。
【０１９０】
シェーディングパラメータ設定部３３８１は、シェーディングパラメータとして設定した上端部Ａ１および下端部Ａ２におけるズレ量の割合をシェーディングパラメータＳ３３８１として、中心座標設定部３３８２およびズレ量出力部３３８３〜３３８６に出力する。
【０１９１】
（ステップＳＴ６２ｂ）
中心座標設定部３３８２は、シェーディングパラメータ設定部３３８１からシェーディングパラメータＳ３３８１が入力されると、シェーディングパラメータＳ３３８１に基づいて、シェーディングの中心座標を設定し、この中心座標を設定値Ｓ３３８２として重み付け演算部３３９に出力する。
【０１９２】
（ステップＳＴ６３ｂ）
ズレ量出力部３３８３〜３３８６は、シェーディングパラメータ設定部３３８１からシェーディングパラメータＳ３３８１が入力されると、シェーディングパラメータＳ３３８１に基づいて色別のシェーディングパラメータを設定し、設定値を特性値生成回路３３７ｂに出力する。
【０１９３】
（ステップＳＴ６４ｂ）
重み付け演算部３３９は、中心座標設定部３３８２から設定値Ｓ３３８２が、アドレスカウンタ３３４からアドレスカウント値Ｓ３３４が入力されると、中心座標からの距離に応じた重み付けをアドレスごとに行う。
【０１９４】
重み付け演算部３３９は、アドレスごとの重み付け量を演算結果Ｓ３３９として特性値生成回路３３７に出力する。
【０１９５】
（ステップＳＴ６５ｂ）
特性値生成回路３３７ｂは、ズレ量出力部３３８３〜３３８６から各色のズレ量が、重み付け演算部３３９から演算結果Ｓ３３９が入力されると、ズレ量の割合とアドレスごとの重み付け量とを乗算し、加算係数βを求める。この乗算は、色ごとに行われる。
【０１９６】
加算係数βの算出後、特性値生成回路３３７ｂは、加算係数βと画像データＳ２０とをアドレスごとに乗算（β×Ｓ２０）する。
【０１９７】
特性値生成回路３３７ｂは、乗算値（β×Ｓ２０）を特性限界値Ｓ３３ｂとして加算器３４に出力する。
【０１９８】
加算器３４は、アナログフロントエンド部２０から入力された画像データＳ２０と、特性限界値Ｓ３３ｂとを加算（Ｓ２０＋（β×Ｓ２０））する。
【０１９９】
以上詳細に説明したように、第３実施形態では、シェーディングによるばらつきを生成することができる。第３実施形態においても、第１、第２実施形態と同様の効果を得ることができる。
【０２００】
本発明の実施形態において、たとえば、第１実施形態に係る特性値生成部に、第２実施形態に係る特性値生成部の機能を包含させることができる。すなわち、特性値生成部が点欠陥および感度比のばらつき生成できるようにすることができる。
【０２０１】
無論、特性値生成部が点欠陥、感度比およびシェーディングのばらつき生成できるようにすることや、感度比およびシェーディングのばらつきのみを生成できるようにすることなど、各実施形態を組み合わせることができる。
【０２０２】
本発明の実施形態は、上述した実施形態に拘泥せず、当業者であれば本発明の要旨を変更しない範囲内で様々な改変が可能である。
【図面の簡単な説明】
【０２０３】
【図１】本発明に係る補正回路を採用したＣＭＯＳイメージセンサの構成例を示す主要部のブロック図である。
【図２】第１実施形態に係るアドレスを説明するための図である。
【図３】第１実施形態に係る特性値生成部の詳細な構成例を示すブロック図である。
【図４】第１実施形態に係る特性値データについて説明するための図である。
【図５】第１実施形態に係るＣＭＯＳイメージセンサの動作例を示すフローチャートである。
【図６】第１実施形態に係る特性値生成部の詳細な動作例を示すフローチャートである。
【図７】第２実施形態に係る特性値生成部の詳細な構成例を示すブロック図である。
【図８】第２実施形態に係る特性値生成部の詳細な動作例を示すフローチャートである。
【図９】第３実施形態に係る特性値生成部の詳細な構成例を示すブロック図である。
【図１０】第３実施形態に係るシェーディングパラメータの設定方法について説明するための一例を示す図である。
【図１１】第３実施形態に係る特性値生成部の詳細な動作例を示すフローチャートである。
【符号の説明】
【０２０４】
１…ＣＭＯＳイメージセンサ、１０…画素部、２０…アナログフロントエンド部、２１…増幅器、２２…ＣＤＳ回路、２３…Ａ／Ｄ変換回路、３０…ばらつき生成回路、３１…コマンド受信部、３２…レジスタ、３３…特性値生成部、３４…加算器、３５…データ処理部、３６…フォーマット変換部、４０…ＤＳＰ、３３１…固定値抽出部、３３２…ゲイン抽出部、３３３…アドレス情報抽出部、３３４…アドレスカウンタ、３３５…アドレス判定部、３３６…オリジナル値出力部、３３７…特性値生成回路、３３８…シェーディングパラメータ出力部、３３９…重み付け演算部、３３２１…感度比設定部、３３２２〜３３２５…ゲイン出力部、３３８１…シェーディングパラメータ設定部、３３８２…中心座標設定部、３３８３〜３３８６…ズレ量出力部
【図１】
0005439746.tif 000002
【図２】
0005439746.tif 000003
【図３】
0005439746.tif 000004
【図４】
0005439746.tif 000005
【図５】
0005439746.tif 000006
【図６】
0005439746.tif 000007
【図７】
0005439746.tif 000008
【図８】
0005439746.tif 000009
【図９】
0005439746.tif 000010
【図１０】
0005439746.tif 000011
【図１１】
0005439746.tif 000012