(57)【特許請求の範囲】
【請求項１】
チップオンガラス液晶ディスプレイのソースドライバであって、画像データと、ターゲット識別情報を有する制御ビットストリームと、を受信する前記ソースドライバに適用される識別装置であって、
前記ソースドライバは、前記ソースドライバを、第１のモード又は第２のモードで動作されるように切り替えるためのバススイッチであって、前記第１のモードにおいては、前記ソースドライバは、受信した前記画像データと前記制御ビットストリームを２以上の近傍のソースドライバに同時に送信し、前記第２のモードにおいては、前記ソースドライバは、受信した前記画像データと前記制御ビットストリームを１つの近傍のソースドライバに送信する、バススイッチを有し、
前記ターゲット識別情報を前記ソースドライバのチップ識別情報と比較するコンパレータを備え、
前記チップ識別情報が前記ターゲット識別情報と一致する場合に、前記コンパレータは、前記ソースドライバが前記画像データを駆動電圧に変換すると共に当該駆動電圧を前記液晶ディスプレイのパネルへ送信するように前記ソースドライバをアクティブ化するためのソース制御信号を出力する、識別装置。
【請求項２】
前記チップ識別情報が、ガラス基板上の前記ソースドライバの複数のピンをハイ又はローになるようにそれぞれプルすることにより予め定められる、請求項１に記載の識別装置。
【請求項３】
前記ソース制御信号が、水平ラインのデータの準備を開始するように前記ソースドライバに知らせるソースドライバスタート信号（ＳＴＨ信号）である、請求項１に記載の識別装置。
【請求項４】
前記ソース制御信号のハイにプルされているアサート時間が、予め定められた、請求項１に記載の識別装置。
【請求項５】
チップオンガラス液晶ディスプレイのソースドライバに適用される識別方法であって、
前記ソースドライバからターゲット識別情報を有する制御ビットストリームと画像データとを受信するステップと、
前記ソースドライバのチップ識別情報と前記ターゲット識別情報を比較するステップと、
前記チップ識別情報が前記ターゲット識別情報と一致する場合に、前記ソースドライバが前記画像データを駆動電圧に変換すると共に当該駆動電圧を前記液晶ディスプレイのパネルへ送信するように前記ソースドライバをアクティブ化するためのソース制御信号を発生するステップと、
を含み、
前記ソースドライバは、前記ソースドライバを、第１のモード又は第２のモードで動作されるように切り替えるためのバススイッチであって、前記第１のモードにおいては、前記ソースドライバは、受信した前記画像データと前記制御ビットストリームを２以上の近傍のソースドライバに同時に送信し、前記第２のモードにおいては、前記ソースドライバは、受信した前記画像データと前記制御ビットストリームを１つの近傍のソースドライバに送信する、バススイッチを有する、識別方法。
【請求項６】
前記チップ識別情報が、ガラス基板上の前記ソースドライバの複数のピンをハイ又はローになるようにそれぞれプルすることにより予め定められる、請求項５に記載の方法。
【請求項７】
前記ソース制御信号が、水平ラインのデータの準備を開始するように前記ソースドライバに知らせるソースドライバスタート信号（ＳＴＨ信号）である、請求項５に記載の識別方法。
【請求項８】
前記ソース制御信号のハイにプルされているアサート時間が、予め定められた、請求項５に記載の識別方法。
【請求項９】
チップオンガラス液晶ディスプレイに適用されるソースドライバであって、
ターゲット識別情報を有する制御ビットストリームと画像データとを受信するためのレシーバと、
前記ターゲット識別情報を前記ソースドライバのチップ識別情報と比較するための波形発生器であって、前記チップ識別情報が前記ターゲット識別情報と一致する場合に、前記ソースドライバが前記画像データを駆動電圧に変換すると共に当該駆動電圧を前記液晶ディスプレイのパネルへ送信するように前記ソースドライバをアクティブ化するためのソース制御信号を出力する波形発生器と、
前記ソースドライバを、第１のモード又は第２のモードで動作されるように切り替えるためのバススイッチであって、前記第１のモードにおいては、前記ソースドライバは、受信した前記画像データと前記制御ビットストリームを２以上の近傍のソースドライバに同時に送信し、前記第２のモードにおいては、前記ソースドライバは、受信した前記画像データと前記制御ビットストリームを１つの近傍のソースドライバに送信する、バススイッチと、
を備える、ソースドライバ。
【請求項１０】
チップオンガラス液晶ディスプレイのソースドライバに適用される駆動方法であって、
前記ソースドライバは、チップ識別情報を有し、
制御ビットストリームと画像データとを前記ソースドライバによって受信するステップであって、前記制御ビットストリームはターゲット識別情報を有する、ステップと、
前記ソースドライバの前記チップ識別情報を前記ターゲット識別情報と比較するステップと、
前記チップ識別情報が前記ターゲット識別情報と一致する場合に、前記ソースドライバが前記画像データを駆動電圧に変換すると共に当該駆動電圧を前記液晶ディスプレイのパネルへ送信するように前記ソースドライバをアクティブ化するためのソース制御信号を発生するステップと、
前記ソースドライバを、第１のモード又は第２のモードで動作されるように切り替えるステップであって、前記第１のモードにおいては、前記ソースドライバは、受信した前記画像データと前記制御ビットストリームを２以上の近傍のソースドライバに同時に送信し、前記第２のモードにおいては、前記ソースドライバは、受信した前記画像データと前記制御ビットストリームを１つの近傍のソースドライバに送信する、ステップと、
を備える駆動方法。
【発明の詳細な説明】
【関連出願】
【０００１】
本願は、２００５年３月１１日に出願された台湾出願第９４１０７５６１号の利益を主張し、その内容は参照として本明細書に組み込まれる。
【発明の分野】
【０００２】
[0001]本発明は、一般に液晶ディスプレイに関し、特に、チップオンガラス液晶ディスプレイのソースドライバの識別装置及びその識別方法に関する。
【関連技術の説明】
【０００３】
[0002]液晶ディスプレイ（ＬＣＤ）は、ＣＲＴモニタと比較して、その軽量さ、平坦度、及び低放射により、コンピュータモニタ又はテレビにおいてますます普及し始めている。色、コントラスト及び輝度のようなＬＣＤの表示品質の改良に加えて、製造者は、コスト及び製造時間を削減するために製造プロセスの改良を試みている。
【０００４】
[0003]ＬＣＤは、その液晶パネルを駆動するために、タイミングコントローラ、ソースドライバ、及び少なくとも１個のゲートドライバを含む。従来、タイミングコントローラは、制御印刷回路板に溶接され、ソースドライバはＸボードに溶接され、ゲートドライバはＹボードに溶接されている。制御印刷回路板はフレキシブル印刷回路板（ＦＰＣ）を介してＸボードに接続し、Ｘボード及びＹボードはそれぞれ、その他のＦＰＣを介して液晶パネルに接続する。したがって、従来のＬＣＤはパネルに接続するために少なくとも３枚のボードを必要とし、製造プロセスはそれによって複雑である。そこで製造プロセスを単純化するため、チップオンガラス（ＣＯＧ）ＬＣＤが開発された。
【０００５】
[0004]図１は、従来のＣＯＧ  ＬＣＤの略図である。ＣＯＧ  ＬＣＤ１００は、パネル１１０と、複数のソースドライバ１１２と、少なくとも１個のゲートドライバ１１４と、印刷回路板１２０と、複数のフレキシブル印刷回路板１３０とを備えている。ソースドライバ１１２及びゲートドライバ１１４は、パネル１１０のガラス基板に配置され、フレキシブル印刷回路板１３０を介して印刷回路板１２０に電気的に接続される。タイミングコントローラ（図１に図示されない）は、印刷回路板１２０に配置され、画像データ及び制御信号をソースドライバ１１２及びゲートドライバ１１４へ出力する。ＣＯＧ  ＬＣＤ１００では、３枚でなく、１枚のボード（ＰＣＢ１２０）だけがＦＰＣ１３０を介してパネル１１０に接続するため必要とされる。したがって、製造プロセスは単純化される。
【０００６】
従来のＬＣＤでは、制御信号は、タイミングコントローラによって各ソースドライバ及びゲートドライバへ直接的に出力される。各制御信号は、従来、送信のため少なくとも１本の配線を必要とするので、複数の配線が必要とされる。タイミングコントローラとソースドライバ及びゲートドライバとの間の配線が寄生容量及び抵抗を有するので、制御信号は容易に歪み遅延する。
【発明の概要】
【０００７】
[0006]したがって、本発明の目的は、制御信号を送信するために必要とされる配線の本数を削減するＣＯＧ  ＬＣＤを提供すること、及びＬＣＤの伝送方法を提供することである。
【０００８】
[0007]本発明の別の目的は、フレキシブル印刷回路板の枚数を削減するゲート制御信号を発生する方法を提供することである。
【０００９】
[0008]さらに、本発明の別の目的は、ＣＯＧ  ＬＣＤのソースドライバの識別装置及びその識別方法を提供することである。
【００１０】
[0009]本発明の別の目的は、タイミングコントローラからの画像データ及び制御信号の一方向又は双方向伝送のソースドライバを提供することである。
【００１１】
[0010]本発明の別の目的は、伝送ラインの本数を数本又は１本だけに削減し、フレキシブル印刷回路板の枚数を削減するように、パケットによって制御信号を伝送する方法を提供することである。
【００１２】
[0011]本発明の別の目的は、ＣＯＧ  ＬＣＤの消費電力を節約するような電源管理の方法を提供することである。
【００１３】
[0012]本発明は、チップオンガラス液晶ディスプレイのソースドライバを識別する識別装置を提供することにより上記の目的を達成する。この識別装置は、チップ識別情報及びターゲット識別情報を受信するコンパレータを含み、チップ識別情報がターゲット識別情報と一致する場合に、ソースドライブをアクティブ化するためトリガー信号を発生する。
【００１４】
[0013]本発明のその他の目的、特徴、及び効果は、以下の好ましいが限定的ではない実施形態の詳細な説明から明らかになる。以下の説明は添付図面を参照して行われる。
【発明の詳細説明】
【００１５】
[0026]図２は本発明の好ましい一実施形態によるチップオンガラス（ＣＯＧ）液晶ディスプレイ（ＬＣＤ）の略図である。ＬＣＤ２００は、パネル２１０、複数のソースドライバ（Ｓ／Ｄ）２１２（１）−２１２（１０）、少なくとも１個のゲートドライバ２１４、印刷回路板２２０、並びにフレキシブル印刷回路板（ＦＰＣ）２３０及び２３２を含む。ソースドライバ２１２及びゲートドライバ２１４はチップオンガラス技術によってパネル２１０のガラス基板に配置される。タイミングコントローラ２２５は、画像データ及び制御信号の両方をフレキシブル印刷回路板２３０及び２３２を介してそれぞれソースドライバ２１２（３）及び２１２（８）へ出力する印刷回路板２２０に配置される。ガラス基板上の配線を介して、ソースドライバ２１２（３）は画像データ及び制御信号を近くにあるソースドライバ２１２（１）、２１２（２）、２１２（４）及び２１２（５）へ送信し、ソースドライバ２１２（８）は画像データ及び制御信号を近くにあるソースドライバ２１２（５）、２１２（６）、２１２（７）、２１２（８）及び２１２（１０）へ送信する。制御信号に基づいて、ゲートドライバ２１４に最も近いソースドライバ２１２（１）のようなソースドライバのうちの１台が、ゲート制御信号Ｇをゲートドライバ２１４へ発生する。ゲートドライバ２１２に最も近いソースドライバを選択する理由は、ゲート信号Ｇの歪み及び遅延を効果的に低減するように、ゲートドライバとソースドライバの間の配線の長さを短縮することである。その他のソースドライバが、ソースドライバ２１２（１）だけに限定されることなく、ゲート制御信号Ｇを発生するため同様に使用されることは注目に値する。本実施形態では、ＬＣＤは画像データ及び制御信号を送信するためガラス基板上に配置された配線を使用するので、フレキシブル印刷回路板の枚数は、２枚まで大幅に削減される。
【００１６】
[0027]ソースドライバ２１２のそれぞれは、第１の動作モード及び第２の動作モードを有する。ソースドライバ２１２（３）及びソースドライバ２１２（８）は、双方向伝送を実行するため第１の動作モードにセットされる。すなわち、ソースドライバ２１２（３）及びソースドライバ２１２（８）はそれぞれ、タイミングコントローラ２２５から画像データ及び制御信号を受信し、それらを右側と左側の両側にある近傍のソースドライバへ送信する。ソースドライバ２１２（３）を例として挙げると、ソースドライバ２１２（３）は、画像データ及び制御データを、ソースドライバ２１２（３）の両側に位置する近傍のソースドライバ２１２（２）と２１２（４）の両方へ同時に送信可能である。ソースドライバ２１２（１）、２１２（２）、２１２（４）−２１２（７）、２１２（９）及び２１２（１０）は、一方向伝送を実行するため第２の動作モードにセットされ、タイミングコントローラ２２５に直接的に接続されない。すなわち、ソースドライバ２１２（１）、２１２（２）、２１２（４）−２１２（７）、２１２（９）及び２１２（１０）はそれぞれ、右（又は左）のソースドライバから画像データ及び制御信号を受信し、それらを左（又は右）のソースドライバへ送信することが可能である。ソースドライバ２１２（２）を例として挙げると、それは、右側にあるソースドライバ２１２（３）から画像データ及び制御信号を受信し、それらを左側にあるソースドライバ２１２（１）へ送信する。本実施形態では、ＬＣＤ２００は、１０個のソースドライバと２枚のフレキシブル印刷回路板２３０及び２３２を有する大きいスクリーンモニタである。フレキシブル印刷回路板の枚数は、信号の歪み及び遅延が許容できる限り、２枚に限定されない。
【００１７】
[0028]本実施形態では、ソースドライバは、ソースドライバ２１２（１）−２１２（５）を含む左グループと、ソースドライバ２１２（６）−２１２（１０）を含む右グループとに分割される。フレキシブル印刷回路板２３０は左グループの中央ソースドライバ２１２（３）に接続し、フレキシブル印刷回路板２３２は右グループの中央ソースドライバ２１２（８）に接続するので、寄生容量及び抵抗によって引き起こされる信号の歪み及び遅延は最小限に抑えられる。これに対して、ソースドライバは４グループ以上に分割し、信号の歪み及び遅延が許容できる限り、各グループがフレキシブル印刷回路板を介してタイミングコントローラに直接的に接続してもよい。
【００１８】
[0029]図３は、本発明の別の好ましい実施形態によるＣＯＧ  ＬＣＤ２５０の略図である。ＬＣＤ２００と比較すると、ＬＣＤ２５０は、パネル２１０の右側にゲートドライバ２１６をさらに含む。ゲートドライバ２１４及び２１６は、一緒に両側からパネル２１０を駆動する。ＬＣＤ２５０のその他の要素は、上記の要素と同じである。
【００１９】
[0030]図４は、ＬＣＤのソースドライバ及びゲートドライバの制御信号の略図である。制御信号は、ゲート制御信号Ｇ及びソース制御信号Ｓを含む。ゲート制御信号Ｇは、フレームのスタートを表現するゲートドライバスタート信号ＳＴＶと、ゲートラインをイネーブルにするゲートクロック信号ＣＰＶと、ゲートラインのイネーブル間隔を画成するゲートドライバ出力イネーブル信号ＯＥＶとを含む。ソース制御信号Ｓは、水平ラインのデータの準備を開始するようにソースドライバに知らせるソースドライバスタート信号ＳＴＨと、データを受信するためスタートするデータイネーブル信号ＤＥと、駆動電圧をデータラインへ出力し始めるロード信号ＴＰと、極性反転を制御する極性制御信号ＰＯＬとを含む。
【００２０】
[0031]ソースドライバスタート信号ＳＴＨがアサートされるとき、ソースドライバ２１２はデータを受信するために準備を始め、期間ｔｄ１の後、タイミングコントローラ２２５が画像データをソースドライバ２１２へ出力し始めるように、データイネーブル信号ＤＥがアサートされる。ソースドライバ２１２は、極性制御信号ＰＯＬによって指定された極性をもつ駆動電圧を発生し、次に、ロード信号Ｔｐに応じて駆動電圧をパネル２１０へ出力する。
【００２１】
[0032]従来のＬＣＤ１００では、制御信号は、タイミングコントローラによって各ソースドライバ１１２及びゲートドライバ１１４へ直接的に出力される。各制御信号は、従来、送信のため少なくとも１本の配線を必要とするので、複数の配線が必要とされる。タイミングコントローラとソースドライバ及びゲートドライバとの間の配線が寄生容量及び抵抗を有するので、制御信号は容易に歪み遅延する。
【００２２】
[0033]本実施形態では、タイミングコントローラ２２５は制御信号を制御ビットストリームＣに統合し、それをソースドライバ２１２へ配線によって送信する。例えば、制御信号は複数の制御パケットに詰め込まれ、各制御パケットは制御信号に関連するイベントを表現する。タイミングコントローラ２２５は、ターゲット識別情報（ターゲットアイデンティティ）により、制御パケットを受信するための１個のソースドライバ２１２を指定することができる。ターゲット識別情報は、例えば識別すべきソースドライバ毎に、制御パケットに含まれる。制御パケットを受信した後、ソースドライバ２１２は、制御信号を発生するため制御パケットを復号化する。したがって、制御信号を送信するため必要とされる配線の本数は、これによって本実施形態では著しく削減される。
【００２３】
[0034]ソースドライバ２１２は組み込み識別情報を有し、制御パケットのターゲット識別情報を組み込み識別情報と比較することにより、受信された制御パケットがそのソースドライバの固有のものであるかどうかを特定する。
［制御ビットストリームの伝送プロトコル］
【００２４】
[0035]従来、各制御信号は、タイミングコントローラからソースドライバ／ゲートドライバへ配線によってそれぞれ送信される。ソースドライバ及びゲートドライバはそれぞれ、複数の制御信号を必要とするので、制御信号を送信するための配線の本数は多い。したがって、従来のフレキシブル印刷回路板内の配線の本数も同様に多い。よって、従来の構造は、高コストかつ高品質のフレキシブル印刷回路板を必要とする。タイミングコントローラとソースドライバ／ゲートドライバとの間の配線の長さは、信号の遅延と歪みの影響を受ける程の長さである。
【００２５】
[0036]本実施形態では、タイミングコントローラ２２５は最小限の配線で制御ビットストリームＣをソースドライバへ送信する。制御ビットストリームＣは、複数の制御パケットを含み、各制御パケットは、プルハイイベント又はプルローイベントのような制御信号に対応する一つのイベントを表現する。制御パケットを受信した後、ソースドライバ２１２は、それに応じて、ハイにプルするか、又はローにプルすることにより、対応する制御信号を発生する。
【００２６】
[0037]図５は制御パケットのフォーマット略図である。制御パケットは、ヘッダフィールド３１０及び制御項目を含み、制御項目は制御フィールド３１２及びデータフィールド３１４を含む。ヘッダフィールド３１０は、パケットのスタートを特定する所定のパターン、例えば、０ｘ１１１１１を記録する。制御フィールド３１２は、ＳＴＨイベント、ＴＰイベント、プルハイイベント、プルローイベント、及び初期化イベントのようなイベントのタイプを記録する。データフィールド３１４はイベントのパラメータを記録する。
【００２７】
[0038]本実施形態では、各制御パケットは１６ビットを有する。両エッジサンプリングによって制御パケットを受信する場合、１個の制御パケットを受信するため８クロックを必要とする。すなわち、プルハイイベント及びプルローイベントによって発生された制御信号は、少なくとも８クロックからなるアサート時間に亘ってハイレベルに保たれるべきである。制御信号ＰＯＬ、ＣＰＶ、ＳＴＶ、ＯＥＶはそれぞれ、プルハイイベント及びプルローイベントによって発生される。制御信号ＳＴＨ及びＴＰのような８クロック未満のアサート時間を有する制御信号はそれぞれ、ＳＴＨイベント及びＴＰイベントによって発生される。ＳＴＨイベント／ＴＰイベントを受信した後、ソースドライバは、所定の期間ｔｄ２／ｔｗ１に亘って制御信号ＳＴＨ／ＴＰをハイにプルし、次に、制御信号ＳＴＨ／ＴＰをローにプルする。制御パケットを受信するサンプリング方法が、両エッジサンプリングに限定されないことは注目に値する。立ち上がりエッジサンプリング又は立ち下がりエッジサンプリングが同様に使用される。
【００２８】
[0039]ＳＴＨイベントを記録する制御フィールド３１２を有する制御パケットに関して、そのデータフィールド３１４は、ターゲット識別情報を記録する。例えば、ソースドライバ２１２（１）−２１２（１０）はそれぞれ、０ｘ０００１−０ｘ１０１０からなる組み込み識別情報を有する。ＳＴＨイベントをもつ制御パケットを受信した後、ソースドライバはこの制御パケットのターゲット識別情報を組み込み識別情報と比較し、比較が一致するならば、制御信号ＳＴＨをハイにプルし、次に、期間ｔｄ２の後に制御信号ＳＴＨをローにプルする。
【００２９】
[0040]図４から、制御信号ＴＰ及びＣＰＶは同時にハイにプルされるので、ＴＰイベントをもつ制御パケットを受信した後、制御信号ＴＰ及びＣＰＶはハイにプルされることがわかる。制御信号ＴＰは、次に、期間ｔｗ１の後にローにプルされ、制御信号ＣＰＶは、ＣＰＶのプルローイベントをもつ制御パケットを受信した後にローにされる。
【００３０】
[0041]制御信号ＰＯＬ、ＳＴＶ及びＯＥＶは、プルハイイベント及びプルローイベントによって発生される。プルハイイベントを記録する制御フィールド３１２をもつ制御パケットに関して、そのデータフィールド３１４はハイにプルされるべき信号を指定する。プルローイベントを記録する制御フィールド３１２をもつ制御パケットに関して、そのデータフィールド３１４はローにプルされるべき信号を指定する。
【００３１】
[0042]初期化イベントを記録する制御フィールド３１２をもつ制御パケットに関して、ソースドライバのファンアウトのような数種類の初期化セッティングがセットされる。その他の種類のイベントは同様に制御パケットによって表現される。
【００３２】
[0043]本実施形態では、最小限の配線が制御ビットストリームＣを送信するために必要とされるので、タイミングコントローラとソースドライバを接続する配線の本数は著しく削減され、回路のレイアウトは簡単化され、安定性が高められる。さらに、制御ビットストリームＣは、制御信号の一部だけを統合し、単独の配線でそれぞれに送信されるべき制御信号のその他の部分をそのまま残すことができる。必ずしもすべての制御信号が制御ビットストリームに統合されるのではないが、配線の本数はそれでも削減される。
［ソースドライバ］
【００３３】
[0044]図６は本発明の好ましい実施形態によるソースドライバの略図である。ソースドライバ２１２は、レシーバ４１０、４１２、トランシーバ４１３、４１５、バススイッチ４２２、波形発生器４２０、４２１、及び駆動ユニット４３４を含む。トランシーバ４１３は、制御トランシーバ４１４及びデータトランシーバ４２４を含み、トランシーバ４１５は制御トランシーバ４１６及びデータトランシーバ４２６を含む。
【００３４】
[0045]バススイッチ４２２は２個のスイッチＳＷ１及びＳＷ２を含む。本実施形態によるソースドライバ２１２（３）又は２１２（８）が、第１の動作モードで動作するとき、バススイッチは、制御トランシーバ４１４及び４１６が互いに切り離されるように、並びにデータトランシーバ４２４及び４２６が互いに切り離されるように、スイッチＳＷ１及びＳＷ２をオフにする。よって、レシーバ４１０によって受信された制御ビットストリームＣ１及び画像データＤ１はそれぞれ、制御トランシーバ４１４及びデータトランシーバ４２４へ送信され、レシーバ４１２によって受信された制御ビットストリームＣ２及び画像データＤ２はそれぞれ、制御トランシーバ４１６及びデータトランシーバ４２６へ送信される。
【００３５】
[0046]本実施形態におけるソースドライバ２１２（１）−２１２（２）、２１２（４）−２１２（７）、２１２（９）又は２１２（１０）が、第２の動作モードで動作するとき、レシーバ４１０及び４１２は、ディスエーブルにされ、バススイッチは、トランシーバ４１３及び４１５が相互接続されるように、スイッチＳＷ１及びＳＷ２をオンにし、すなわち、データトランシーバ４２４及び４２６は互いに接続され、制御トランシーバ４１４及び４１６は互いに接続される。よって、ソースドライバは、指定された伝送方向に応答して、受信された制御ビットストリーム及び画像データを次の隣接したソースドライバへ送信する。
【００３６】
[0047]波形発生器４２０及び４２１は、ＳＴＨ（１）、ＳＴＨ（２）、ＰＯＬ（１）、ＰＯＬ（２）、ＴＰ（１）及びＴＰ（２）などのようなソース制御信号Ｓを発生する制御ビットストリームＣ１及びＣ２をそれぞれ受信し、それによって、ＣＰＶ（１）、ＣＰＶ（２）、ＳＴＶ（１）、ＳＴＶ（２）、ＯＥＶ（１）、ＯＥＶ（２）などのようなゲート制御信号Ｇを発生する。制御信号Ｇはソースドライバのうちの１個によって発生される。図２のＬＣＤ２００において、ゲートドライバ２１４に最も近い２１２（１）のようなソースドライバ２１２のうちの１個はゲート制御信号Ｇを発生し、その他のソースドライバ２１２は発生しない。図３のＬＣＤ２５０では、ゲートドライバ２１４及び２１６にそれぞれ最も近い２１２（１）及び２１２（１０）のような２個のソースドライバが、ゲートドライバ２１４及び２１６のそれぞれのためのゲート制御信号Ｇを発生し、その他のソースドライバは発生しない。
【００３７】
[0048]信号ＳＴＨを受信するとき、駆動ユニット４３４は、信号ＰＯＬに応答してアナログ駆動電圧に変換する画像データＤをラッチし始め、ロード信号ＴＰを受信した後にアナログ駆動信号をパネル２１０へ送信する。
【００３８】
[0049]２１２（３）のような第１の動作モードのソースドライバでは、波形発生器４２０及び４２１は、制御ビットストリームＣ１及びＣ２をそれぞれ受信するため共にアクティブ化され、ソース制御信号Ｓ及びゲート制御信号Ｇを発生し、一方で、制御ビットストリームＣ１及びＣ２は独立であり、画像データＤ１及びＤ２は独立である。他方で、２１２（２）又は２１２（４）のような第２の動作モードのソースドライバでは、制御ビットストリームＣ１は制御ビットストリームＣ２であり、画像データＤ１は画像データＤ２であり、したがって、波形発生器４２０及び４２１の一方だけがソース制御信号Ｓ及びゲート制御信号Ｇを発生するためにアクティブ化される。第２の動作モードのソースドライバにおけるその他の波形発生器はディスエーブルにされ、省略され、又はソース制御信号Ｓ及びゲート制御信号Ｇを発生するために依然としてアクティブ化される。
【００３９】
[0050]図７は図６の波形発生器のブロック図である。波形発生器４２０及び４２１のそれぞれは、パーサ４５１と、ＩＤ認識器４５３と、信号発生器４６０と、イニシエータ４７０とを含む。パーサ４５１は、制御フィールド３１２及びデータフィールドを含む、制御パケットの制御項目を解析するため制御ビットストリームＣを受信し、解析された制御項目をＩＤ認識器４５３、信号発生器４６０又はイニシエータ４７０に送信する。本実施形態ではＳＴＨイベントであるアイデンティティイベントをもつ制御項目はＩＤ認識器４５３へ送信され、プルハイイベント又はプルローイベントをもつ制御項目は信号発生器４６０にセットされ、初期化イベントをもつ制御項目はイニシエータ４７０に送信される。
【００４０】
[0051]図８は図７のＩＤ認識器のブロック図である。認識器４５３はコンパレータ４５６を含む。各ソースドライバは固有のチップ識別情報ＩＤｐを有する。このチップ識別情報ＩＤｐは、例えば、ガラス基板上のソースドライバの複数のピンをそれぞれハイにプルするか、又はローにプルすることにより、外部からセットされる。コンパレータ４５６は、チップ識別情報ＩＤｐの、制御パケットから抽出されたターゲット識別情報ＩＤｔとの比較が一致するときに、信号ＳＴＨをトリガーする。信号ＳＴＨのアサート時間ｔｄ２はコンパレータ４５６で予め決められてもよい。
【００４１】
[0052]信号発生器４６０は、プルハイイベントをもつ制御項目を受信した後に対応する信号をハイにプルする。プルハイ信号のレベルは、信号発生器４６０がプルローイベントをもつ対応する制御項目を受信するまで保たれる。制御信号ＰＯＬの発生を例に挙げると、図９は制御信号ＰＯＬの波形図である。プルハイイベントＨをもつ制御項目を受信するとき、信号発生器４６０は信号ＰＨをハイにプルし、対応するプルローイベントＬをもつ制御を受信するとき、この信号発生器４６０は信号ＰＬをローにプルする。信号ＰＨと信号ＰＬの結合は信号ＰＯＬである。ＣＰＶ、ＳＴＶ、ＯＥＶのようなその他の制御信号は、上記の手順によって同様に発生される。
【００４２】
[0053]制御信号は、制御信号ＴＰのように、制御信号のハイレベルのアサート時間が８クロック未満であるとしても、波形発生器が制御パケットを読むために８クロックを利用するので、プルハイイベント及びプルローイベントによって発生させるために適切ではない。図１０は制御信号ＴＰの発生の波形図である。制御信号ＴＰのプルハイイベントＨをもつ制御項目を受信するとき、信号発生器４６０は信号ＴＨをハイにプルし、次に、所定の期間ｔｗ１をカウントし、その後に、信号ＴＬをローにプルする。信号ＴＨと信号ＴＬの結合は制御信号ＴＰである。
【００４３】
[0054]ゲート制御信号Ｇは、図４に示されるように、ＳＴＨ又はＴＰのようなソース制御信号によっても発生される。信号ＣＰＶは制御信号ＳＴＨに従って発生される。ソースドライバ２１２（１）の制御信号ＳＴＨがアサートされるとき、そのカウンタはアクティブ化され、信号ＣＰＶは期間ｔｄ６の後にハイにプルされ、期間ｔｗ４の後に、信号ＣＰＶはローにプルされる。信号ＳＴＶは制御信号ＳＴＨに従って発生される。ソースドライバ２１２（１）の制御信号ＳＴＨがアサートされるとき、信号ＳＴＶは、期間ｔｄ７の後にハイにプルされ、次に、期間ｔｗ５の後にローにプルされる。信号ＯＥＶは制御信号ＳＴＨに従って発生される。ソースドライバ２１２（１）の制御信号ＳＴＨがアサートされるとき、信号ＯＥＶは、期間ｔｄ８の経過後にハイにプルされ、期間ｔｗ６の経過後にローにプルされる。
【００４４】
[0055]初期化イベントをもつ制御項目を受信した後、イニシエータ４７０は、対応するパラメータをセットするためにＤＣ値を出力する。
【００４５】
[0056]本実施形態のソースドライバは、ソース制御信号が、従来の方式によるタイミングコントローラによってではなく、ソースドライバ自体によって発生されるので、制御信号減衰を低下させることが可能である。
【００４６】
[0057]その上、本実施形態は、ソースドライバがゲート制御信号を発生し、ガラス基板上の配線を介してそれらをゲートドライバへ直接的に送信できるので、タイミングコントローラからゲートドライバへの配線の本数を削減することが可能である。伝送配線の長さが短縮されるので、ゲート制御信号の品質はこのようにして改善される。
［電源管理］
【００４７】
[0058]図１１は省電力のための従来の伝送方法のフローチャートである。図２におけるソースドライバ２１２（１）―２１２（５）が一例として挙げられる。最初に、ステップ６１０で、タイミングコントローラ２２５から最も遠い距離にあるソースドライバ２１２（１）及び２１２（５）は、タイミングコントローラ２２５によってソースドライバを介して送信された画像データを受信する。省電力モードに入ると、例えば、ソースドライバ２１２（１）及び２１２（５）のデータトランシーバ４２４及び４２６をオフにする。次に、ステップ６１２で、タイミングコントローラ２２５から最も遠い距離を有するアクティブなソースドライバ２１２（２）及び２１２（４）は、画像データを受信し、次に、省電力モードに入り、例えば、ソースドライバ２１２（２）及び２１２（４）のデータトランシーバ４２４及び４２６をオフにする。次に、ステップ６１４で、ソースドライバ２１２（３）はタイミングコントローラ２２５から画像データを受信し、次に、省電力モードに入る。注意すべきことは、省電力モードでは、ソースドライバの制御トランシーバ４１６及び４１４の電源はオフにされないことである。次に、ステップ６１６で、ソースドライバ２１２（１）−２１２（５）のそれぞれはロード信号ＴＰを受信し、パネル２１０を駆動し始めるためにアクティブ化される。この伝送方法はソースドライバ２１２（６）−２１２（１０）にも適用される。
【００４８】
[0059]図１２は省電力のための発散型伝送方法のフローチャートである。図２のソースドライバ２１２（１）−２１２（５）が一例として挙げられる。最初に、ソースドライバ２１２（１）−２１２（５）は省電力モードに入る。次に、ステップ６２２で、タイミングコントローラに最も近いソースドライバ２１２（３）がタイミングコントローラ２２５によって送信された画像データを受信するためアクティブ化される。次に、ステップ６２４で、ソースドライバ２１２（２）及び２１２（４）が画像データを受信するためアクティブ化される。次に、ステップ６２６で、ソースドライバ２１２（１）及び２１２（５）が画像データを受信するためウェイクアップされる。この伝送方法は、ソースドライバ２１２（６）−２１２（１０）にも適用される。
【００４９】
[0060]省電力モードでは、少なくともデータトランシーバと駆動ユニットの電源がオフにされる。データトランシーバは、消費電力を増加させる大きい電圧振幅と高周波数を有する画像データを送信する。よって、省電力収束／発散型伝送方法は、省電力のため不要なデータ伝送を削減する。ソースドライバの制御トランシーバのための電源はオフにされないので、ソースドライバはなおも依然として制御ビットストリームを受信し、応答して動作する。
【００５０】
[0061]収束型伝送方法及び発散型伝送方法は同時に適用可能である。例えば、ソースドライバ２１２（１）−２１２（３）は収束型伝送方法を使用し、ソースドライバ２１２（４）−２１２（５）は発散型伝送方法を使用してもよく、また、その逆もまた同様である。
【００５１】
[0062]発明は、一例として、かつ、好ましい一実施形態の点から説明されているが、発明がそれらに限定されないことが認められるべきである。それどころか、種々の変形と類似した配置及び手順を対象とすることが意図されているので、特許請求の範囲には、このような変形及び類似した配置及び手順のすべてを包含するように最広義の解釈が与えられるべきである。
【図面の簡単な説明】
【００５２】
【図１】従来のＣＯＧ  ＬＣＤの略図である。
【図２】本発明の好ましい一実施形態によるチップオンガラス（ＣＯＧ）液晶ディスプレイ（ＬＣＤ）の略図である。
【図３】本発明の別の好ましい実施形態によるＣＯＧ  ＬＣＤの略図である。
【図４】ＬＣＤのソースドライバ及びゲートドライバの制御信号の略図である。
【図５】制御パケットのフォーマット略図である。
【図６】本発明の好ましい実施形態によるソースドライバの略図である。
【図７】図６における波形発生器のブロック図である。
【図８】図７におけるＩＤ認識器のブロック図である。
【図９】制御信号ＰＯＬの波形図である。
【図１０】制御信号ＴＰの発生の波形図である。
【図１１】従来の省電力のための伝送方法のフローチャートである。
【図１２】省電力のための発散型伝送方法のフローチャートである。
【符号の説明】
【００５３】
２１０…パネル、２１２…ソースドライバ、２１４…ゲートドライバ、２２０…印刷回路板、２２５…タイミングコントローラ、２３０，２３２…フレキシブル印刷回路板。
【図１】
0005552203.tif 000002
【図２】
0005552203.tif 000003
【図３】
0005552203.tif 000004
【図４】
0005552203.tif 000005
【図５】
0005552203.tif 000006
【図６】
0005552203.tif 000007
【図７】
0005552203.tif 000008
【図８】
0005552203.tif 000009
【図９】
0005552203.tif 000010
【図１０】
0005552203.tif 000011
【図１１】
0005552203.tif 000012
【図１２】
0005552203.tif 000013