(57)【特許請求の範囲】
【請求項１】
第１及び第２のＩＯセル領域を有し、各ＩＯセル領域に、第１の電圧の振幅を持つ信号の入出力を行うＩＯセルが１つ以上形成された半導体集積回路であって、
前記第１のＩＯセル領域とで前記第２のＩＯセル領域を挟むように配置され、前記第１のＩＯセル領域のＩＯセルにより出力された信号を第２の電圧の振幅を持つ信号に変換して出力するレベルシフト回路と、
前記レベルシフト回路により出力された第２の電圧の振幅を持つ信号を用いて動作する内部回路とを備え、
前記第１のＩＯセル領域のＩＯセルとレベルシフト回路との間には、前記第１のＩＯセル領域のＩＯセルにより出力された信号を前記レベルシフト回路に入力する信号配線が、前記第２のＩＯセル領域のＩＯセル上又はＩＯセル内を通過するように配設されていることを特徴とする半導体集積回路。
【請求項２】
第１及び第２のＩＯセル領域を有し、各ＩＯセル領域に、第１の電圧の振幅を持つ信号の入出力を行うＩＯセルが１つ以上形成された半導体集積回路であって、
第２の電圧の振幅を持つ信号を用いて動作する内部回路と、
前記第１のＩＯセル領域とで前記第２のＩＯセル領域を挟むように配置され、前記内部回路により出力された前記第２の電圧の振幅を持つ信号を第１の電圧の振幅を持つ信号に変換して出力するレベルシフト回路とを備え、
前記第１のＩＯセル領域のＩＯセルとレベルシフト回路との間には、前記レベルシフト回路により出力された信号を前記第１のＩＯセル領域のＩＯセルに入力する信号配線が、前記第２のＩＯセル領域のＩＯセル上またはＩＯセル内を通過するように配設されていることを特徴とする半導体集積回路。
【請求項３】
請求項１又は２に記載の半導体集積回路において、
前記第１のＩＯセル領域と前記レベルシフト回路との間には、前記第１の電圧の振幅を持つ信号の入出力を行うＩＯセルが１つ以上形成された第３のＩＯセル領域が配置されていることを特徴とする半導体集積回路。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体集積回路において、
方形に形成され、
前記第１のＩＯセル領域は、前記半導体集積回路の周縁部に当該半導体集積回路の少なくとも１辺に沿って配置されていることを特徴とする半導体集積回路。
【請求項５】
請求項４に記載の半導体集積回路において、
前記第１のＩＯセル領域は、前記半導体集積回路の周縁部に全周に亘って配置されていることを特徴とする半導体集積回路。
【請求項６】
請求項１〜３のいずれか１項に記載の半導体集積回路において、
前記レベルシフト回路は、二重以上に重ねて配置されていることを特徴とする半導体集積回路。
【請求項７】
請求項１又は２に記載の半導体集積回路において、
前記第１のＩＯセル領域とで前記第２のＩＯセル領域を挟むように配置され、前記第２のＩＯセル領域のＩＯセルにより出力された信号を第２の電圧の振幅を持つ信号に変換して出力する機能、及び前記内部回路により出力された前記第２の電圧の振幅を持つ信号を第１の電圧の振幅を持つ信号に変換して出力する機能のうちの少なくとも一方を備えたレベルシフト回路をさらに備えていることを特徴とする半導体集積回路。
【請求項８】
請求項３に記載の半導体集積回路において、
前記第１のＩＯセル領域とで前記第３のＩＯセル領域を挟むように配置され、前記第３のＩＯセル領域のＩＯセルにより出力された信号を第２の電圧の振幅を持つ信号に変換して出力する機能、及び前記内部回路により出力された前記第２の電圧の振幅を持つ信号を第１の電圧の振幅を持つ信号に変換して出力する機能のうちの少なくとも一方を備えたレベルシフト回路をさらに備えていることを特徴とする半導体集積回路。
【請求項９】
請求項１〜３のいずれか１項に記載の半導体集積回路において、
前記第２のＩＯセル領域に形成されたＩＯセルは、前記第１のＩＯセル領域に形成されたＩＯセルと前記レベルシフト回路との間に位置していることを特徴とする半導体集積回路。
【請求項１０】
請求項１〜９のいずれか１項に記載の半導体集積回路において、
前記第１の電圧は、前記第２の電圧よりも高いことを特徴とする半導体集積回路。
【請求項１１】
請求項１又は１０に記載の半導体集積回路において、
前記レベルシフト回路に前記第２の電圧を供給する電源配線をさらに備えていることを特徴とする半導体集積回路。
【請求項１２】
請求項１１に記載の半導体集積回路において、
前記電源配線は、格子状に形成されていることを特徴とする半導体集積回路。
【請求項１３】
請求項１１又は１２に記載の半導体集積回路において、
前記内部回路には、前記電源配線に前記第２の電圧を供給するパッドが実装されていることを特徴とする半導体集積回路。
【請求項１４】
請求項１３に記載の半導体集積回路において、
前記パッドは、前記電源配線に電源を供給することを特徴とする半導体集積回路。
【請求項１５】
請求項１３又は１４に記載の半導体集積回路において、
前記パッドは、エリアパッドであることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１及び第２のＩＯセル領域を有し、各ＩＯセル領域に、第１の電圧の振幅を持つ信号の入出力を行うＩＯセルが１つ以上形成された半導体集積回路に関するものである。
【背景技術】
【０００２】
特許文献１に開示された半導体装置では、方形環状の２組のＩＯセル群が内部論理回路領域を２重に包囲するように配置されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２１９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、半導体集積回路上に形成される素子の耐圧がプロセスの微細化に伴って年々低下している。そのため、素子の信頼性を維持するため、半導体集積回路の内部回路で使用される電圧も低化の傾向にある。その一方で、電子機器等のシステム内において内部回路の外部の部品（以下、「外部部品」と呼ぶ）で使用される電圧は、従来のレベルのままである。したがって、これら外部部品との間で送受信される信号の電圧は、内部回路で使用される電圧と異なるレベルになる。
【０００５】
そこで、ＩＯセル内にレベルシフト回路を設け、外部部品との間で入出力される高電圧信号がＩＯセル内でレベルシフト回路により内部回路に対応する低電圧信号に変換されるようにすることが考えられる。しかし、このようなＩＯセルを外側と内側とに重なるように半導体集積回路の周縁部に二重に配置すると、外側のＩＯセルと内部回路との間で入出力される低電圧信号が、内側のＩＯセル内の高電圧信号の使用領域を通過し、高電圧信号によるクロストークの影響を受ける。その結果、外側のＩＯセルから内部回路に入力される信号にノイズが発生する。同様に、内部回路から外側のＩＯセルに向けて出力される低電圧信号も、内側のＩＯセル内の高電圧信号の使用領域を通過し、高電圧信号によるクロストークの影響を受ける。その結果、内部回路から外側のＩＯセルに出力される信号にノイズが発生する。特に、最新の微細プロセスにおいては、内部回路の電圧と外部部品の電圧との比が３倍以上にもなるため、クロストークによるノイズがさらに増加し、信号のやり取りが正しく行われない危険性が生じる。
【０００６】
本発明は、上記の点に鑑み、ＩＯセルが重ねて配置された半導体集積回路において、内部回路とＩＯセルとの間でやり取りされる信号にノイズが発生することを防止することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明の一態様は、第１及び第２のＩＯセル領域を有し、各ＩＯセル領域に、第１の電圧の振幅を持つ信号の入出力を行うＩＯセルが１つ以上形成された半導体集積回路であって、前記第１のＩＯセル領域とで前記第２のＩＯセル領域を挟むように配置され、前記第１のＩＯセル領域のＩＯセルにより出力された信号を第２の電圧の振幅を持つ信号に変換して出力するレベルシフト回路と、前記レベルシフト回路により出力された第２の電圧の振幅を持つ信号を用いて動作する内部回路とを備え、前記第１のＩＯセル領域のＩＯセルとレベルシフト回路との間には、前記第１のＩＯセル領域のＩＯセルにより出力された信号を前記レベルシフト回路に入力する信号配線が、前記第２のＩＯセル領域のＩＯセル上又はＩＯセル内を通過するように配設されていることを特徴とする。
【０００８】
この態様によると、第１のＩＯセル領域のＩＯセルにより出力された信号は、第２の電圧の振幅に変換されることなく、第１の電圧の振幅のまま第２のＩＯセル領域のＩＯセル上又はＩＯセル内を通過する。したがって、第１のＩＯセル領域のＩＯセルにより出力された信号に対する第２のＩＯセル領域のＩＯセル内の信号によるクロストークの影響を削減できる。
【０００９】
また、本発明の一態様は、第１及び第２のＩＯセル領域を有し、各ＩＯセル領域に、第１の電圧の振幅を持つ信号の入出力を行うＩＯセルが１つ以上形成された半導体集積回路であって、第２の電圧の振幅を持つ信号を用いて動作する内部回路と、前記第１のＩＯセル領域とで前記第２のＩＯセル領域を挟むように配置され、前記内部回路により出力された前記第２の電圧の振幅を持つ信号を第１の電圧の振幅を持つ信号に変換して出力するレベルシフト回路とを備え、前記第１のＩＯセル領域のＩＯセルとレベルシフト回路との間には、前記レベルシフト回路により出力された信号を前記第１のＩＯセル領域のＩＯセルに入力する信号配線が、前記第２のＩＯセル領域のＩＯセル上またはＩＯセル内を通過するように配設されていることを特徴とする。
【００１０】
この態様によると、内部回路により出力された信号は、第１の電圧の振幅を持つ信号に変換されて第２のＩＯセル領域のＩＯセル上又はＩＯセル内を通過する。したがって、第１のＩＯセル領域のＩＯセルに入力される信号に対する第２のＩＯセル領域のＩＯセル内の信号によるクロストークの影響を削減できる。
【発明の効果】
【００１１】
本発明により、第１のＩＯセル領域のＩＯセルにより出力された信号に対する第２のＩＯセル領域のＩＯセル内の信号によるクロストークの影響を削減し、半導体集積回路の動作信頼性を高めることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施形態１に係る半導体集積回路の平面図である。
【図２】図２は、本発明の実施形態１に係る高電圧信号配線の通過経路を示す説明図である。
【図３】図３は、本発明の実施形態１に係るＩＯセルの構成を示す回路図である。
【図４】図４は、本発明の実施形態１の変形例に係る半導体集積回路の平面図である。
【図５】図５は、本発明の実施形態１の変形例に係る半導体集積回路の平面図である。
【図６】図６は、本発明の実施形態１の変形例に係る半導体集積回路の平面図である。
【図７】図７は、本発明の実施形態１の変形例に係る半導体集積回路の平面図である。
【図８】図８は、本発明の実施形態１の変形例に係る半導体集積回路の平面図である。
【図９】図９は、本発明の実施形態１の変形例に係る半導体集積回路の平面図である。
【図１０】図１０は、本発明の実施形態１の変形例に係る半導体集積回路の平面図である。
【図１１】図１１は、本発明の実施形態２に係る半導体集積回路の平面図である。
【図１２】図１２は、本発明の実施形態２に係る半導体集積回路の平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照して説明する。
【００１４】
《実施形態１》
図１は、本発明の実施形態１に係る半導体集積回路（半導体チップ）１０を示す。この半導体集積回路１０は方形に形成され、その周縁部には、全周に亘って、複数のＩＯセル１１が外側と内側とに重なるように二重に（二段に）隙間なく配置されている。各ＩＯセル１１は、半導体集積回路１０の外部の部品に対し、３．３Ｖ（第１の電圧）の振幅を持つ信号を出力するとともに、外部の部品から入力される３．３Ｖの振幅を持つ信号を受信する。ＩＯセル１１の配置された外側の領域が方形環状の第１のＩＯセル領域１２ａを構成し、ＩＯセル１１の配置された内側の領域が方形環状の第２のＩＯセル領域１２ｂを構成している。
【００１５】
第２のＩＯセル領域１２ｂの内側には、複数のレベルシフト回路１５が方形環状に二重に（二段に）重ねて隙間なく配置されている。配置されるレベルシフト回路１５には、第１のＩＯセル領域１２ａのＩＯセル１１により出力された信号を、３．３Ｖより低い１．０Ｖ（第２の電圧）の振幅を持つ信号に変換して出力するものと、第２のＩＯセル領域１２ｂのＩＯセル１１により出力された信号を１．０Ｖの振幅を持つ信号に変換して出力するものとが含まれる。これらレベルシフト回路１５の配置された領域がレベルシフト回路領域１７を構成し、このレベルシフト回路領域１７と第１のＩＯセル領域１２ａとにより、第２のＩＯセル領域１２ｂが挟まれている。
【００１６】
第１のＩＯセル領域１２ａとレベルシフト回路１５との間には、図２にも示すように、第１のＩＯセル領域１２ａのＩＯセル１１毎に、そのＩＯセル１１により出力された信号をレベルシフト回路１５に入力する第１電圧信号配線１４ａが、第２のＩＯセル領域１２ｂのＩＯセル１１上を通過するように配設されている。図１においては、第１電圧信号配線１４ａを１本のみ示し、その他の第１電圧信号配線１４ａの図示を省略している。なお、第１電圧信号配線１４ａは、ＩＯセル１１上ではなく、ＩＯセル１１内を通過するように配設してもよい。
【００１７】
レベルシフト回路１５のさらに内側には、レベルシフト回路１５により出力された１．０Ｖの振幅を持つ信号を用いて動作する内部回路１３が配置されている。内部回路１３は、信号処理回路やメモリ回路等（図示せず）を含み、１．０Ｖの振幅を持つ信号を出力する。
【００１８】
また、レベルシフト回路１５と内部回路１３との間には、レベルシフト回路１５により出力された１．０Ｖの振幅を持つ信号を内部回路１３に入力する第２電圧信号配線１４ｂが配設されている。
【００１９】
図３は、ＩＯセル１１の構成を示す。ＩＯセル１１は、半導体集積回路１０と外部との接点である外部ボンディングパッド３１、内部回路１３と信号のやり取りを行う入力バッファ３３と出力バッファ３４、及び外部からの静電気による破壊を防止するための静電気保護回路３２を備えている。なお、これら全ての構成がＩＯセル１１に必須ではなく、またＩＯセル１１が上記構成以外の構成を備えていてもよい。さらに、ＩＯセル１１が電源セルを構成していてもよい。
【００２０】
上記のように構成された半導体集積回路１０では、第１のＩＯセル領域１２ａのＩＯセル１１に外部から入力された３．３Ｖの振幅を持つ信号が、第２のＩＯセル領域１２ｂのＩＯセル１１上を通過する第１電圧信号配線１４ａを介してレベルシフト回路１５へ入力される。レベルシフト回路１５は、３．３Ｖの振幅を持つ信号を、内部回路１３の動作電圧である１．０Ｖの振幅を持つ信号に変換して出力する。レベルシフト回路１５により出力された１．０Ｖの振幅を持つ信号は、第２電圧信号配線１４ｂを介して内部回路１３に入力される。
【００２１】
このように、第２のＩＯセル領域１２ｂのＩＯセル１１上を通過する第１電圧信号配線１４ａの電圧と、第２のＩＯセル領域１２ｂのＩＯセル１１の動作電圧とが、いずれも３．３Ｖで等しい。したがって、第１電圧信号配線１４ａの信号に生じる第２のＩＯセル領域１２ｂのＩＯセル１１内の信号によるクロストークの影響を低下させ、半導体集積回路１０の動作の信頼性を向上できる。
【００２２】
《実施形態１の変形例》
なお、上記実施形態１では、半導体集積回路１０の周縁部の全周に亘ってＩＯセル１１を形成したが、図４に示すように、内側のＩＯセル１１を４辺のうちの１辺のみに形成してもよい。
【００２３】
また、図５に示すように、外側と内側のＩＯセル１１を、４辺のうちの１辺には形成しないようにしてもよい。
【００２４】
さらに、図６に示すように、外側と内側のＩＯセル１１を、４辺のうちの１辺では一部のみに形成するようにしてもよい。
【００２５】
これらの構成によると、ＩＯセル１１が二重に形成されている領域では、実施形態１と同様に、クロストークの影響を低下させ、半導体集積回路１０の動作の信頼性を向上できる。
【００２６】
また、図７に示すように、レベルシフト回路１５を４辺のうちの１辺のみに形成してもよい。この場合、第２のＩＯセル領域１２ｂと内部回路１３との間にレベルシフト回路１５が配置されている領域では、実施形態１と同様に、クロストークの影響を低下させ、半導体集積回路１０の動作の信頼性を向上できる。
【００２７】
さらに、図８に示すように、レベルシフト回路１５を一重に配置してもよい。これにより、レベルシフト回路領域１７の総面積を削減し、チップサイズをさらに小さくすることができる。このような構成は、１つのレベルシフト回路１５に対して複数のＩＯセル１１が接続される場合に有用である。
【００２８】
また、レベルシフト回路１５を三重以上に重ねて配置してもよい。
【００２９】
また、上記実施形態１では、ＩＯセル１１を隙間なく配設したが、図９に示すように、ＩＯセル１１間に隙間が形成されるようにＩＯセル１１を配設してもよい。同様に、上記実施形態１では、レベルシフト回路１５を隙間なく配設したが、図９に示すように、レベルシフト回路１５間に隙間が形成されるようにレベルシフト回路１５を配設してもよい。
【００３０】
また、上記実施形態１では、ＩＯセル領域を二重に設けたが、ＩＯセル領域を三重以上に設けてもよい。例えば、図１０に示すように、第２のＩＯセル領域１２ｂの内側に、ＩＯセル１１が複数形成された第３のＩＯセル領域１２ｃをさらに設け、レベルシフト回路領域１７に、第３のＩＯセル領域１２ｃのＩＯセル１１により出力された信号を１．０Ｖの振幅を持つ信号に変換して出力するレベルシフト回路を設けてもよい。ＩＯセル領域を三重以上に設けた場合でも、ＩＯセル領域内を通過する信号配線を介して伝送される信号（最内郭に配置されるＩＯセル領域以外のＩＯセル領域から入出力される信号）が受けるクロストークの影響を低下させ、半導体集積回路１０の動作信頼性を高めることができる。
【００３１】
また、上記実施形態１では、３．３Ｖと１．０Ｖの２種類の電圧により動作するように半導体集積回路１０を構成したが、３種類以上の電圧により動作するように構成してもよい。例えば、レベルシフト回路１５が、３．３Ｖから１．２Ｖへの電圧の変換と、１．２Ｖから０．６Ｖへの電圧の変換との両方を行うようにしてもよい。また、扱う電圧の異なる複数種類のレベルシフト回路をレベルシフト回路領域１７内に設けてもよい。例えば、３．３Ｖから１．０Ｖへの電圧の変換と１．０Ｖから３．３Ｖへの電圧の変換とを行うレベルシフト回路、及び５．０Ｖから１．０Ｖへの電圧の変換と１．０Ｖから５．０Ｖへの電圧の変換とを行うレベルシフト回路の両方を設けてもよい。
【００３２】
また、上記実施形態１では、半導体集積回路１０が固定電圧により動作したが、基板バイアス制御（Dynamic Voltage and Frequency Scaling:DVFS）に対応した変動電圧により動作するようにしてもよい。
【００３３】
《実施形態２》
図１１は、本発明の実施形態２に係る半導体集積回路２０を示す。この半導体集積回路２０では、内部回路１３全体を覆うように内部回路電源配線２１が格子状に張り巡らされている。これら内部回路電源配線２１は、内部回路１３とレベルシフト回路領域１７内のレベルシフト回路１５とに１．０Ｖの内部回路電源（第２の電圧）を供給する。
【００３４】
また、当該半導体集積回路２０の主面上には、図１２に示すように、複数のはんだボール２２がマトリクス状に配置されている。これらはんだボール２２を介して、外部からの信号及び電源が半導体集積回路２０の内部に与えられる。また、はんだボール２２のうち、方形の中央領域Ｒに割り当てられたもの（以下、内部回路電源用はんだボール２３と呼ぶ）は、ビア及び配線（図示せず）を介して内部回路電源配線２１に接続される。
【００３５】
その他の構成は、実施形態１と同一であるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【００３６】
レベルシフト回路１５は、第２のＩＯセル領域１２ｂと内部回路１３との間に配置されているため、１．０Ｖの振幅の信号をレベルシフト回路１５に給電するための内部回路電源配線２１を、３．３Ｖの振幅の信号が入出力される第２のＩＯセル領域１２ｂよりも外側にある第１のＩＯセル領域１２ａ内のＩＯセル１１まで拡張する必要がない。
【００３７】
本実施形態２によると、内部回路電源配線２１を介して送信される１．０Ｖの振幅の信号及び電源は、３．３Ｖの振幅の信号が入出力される第１及び第２のＩＯセル領域１２ａ，１２ｂを通過しない。したがって、クロストークの影響を低下させ、半導体集積回路２０の動作信頼性を高めることができる。この効果は、ボンディングパッドの下方に半導体素子のアクティブ領域を配置するエリアパッド実装やフリップ実装等を適用して内部回路電源配線２１を配置する場合に特に顕著である。
【００３８】
なお、上記実施形態２では、中央領域Ｒ全体に内部回路電源用はんだボール２３をマトリクス状に配置したが、中央領域Ｒの一部のみに配置してもよい。
【００３９】
また、上記実施形態２では、内部回路電源配線２１を格子状に形成したが、内部回路電源配線２１はこの形状に限られず、内部回路電源を内部回路１３とレベルシフト回路領域１７内のレベルシフト回路１５とに供給できる形状であればよい。同様に、はんだボール２２の配置方法もマトリクス状に限られない。
【００４０】
また、上記実施形態１，２では、ＩＯセル１１により入出力される信号の振幅（３．３Ｖ）が、内部回路１３により用いられる信号の振幅（１．０Ｖ）より高かったが、ＩＯセル１１により入出力される信号の振幅よりも、内部回路１３により用いられる信号の振幅を高くしてもよい。この場合でも上記実施形態１，２と同様に、クロストークの影響を低下させ、半導体集積回路１０，２０の動作の信頼性を向上できる。
【００４１】
また、上記実施形態１，２では、第１電圧信号配線１４ａが第１のＩＯセル領域１２ａのＩＯセル１１により出力された信号をレベルシフト回路１５に入力し、内部回路１３がレベルシフト回路１５により出力された信号を用いて動作するようになっていた。しかし、反対に、レベルシフト回路１５が、内部回路１３により出力された１．０Ｖの振幅を持つ信号を３．３Ｖの振幅を持つ信号に変換して出力し、第１電圧信号配線１４ａが、レベルシフト回路１５により出力された３．３Ｖの振幅を持つ信号を、第１のＩＯセル領域１２ａのＩＯセル１１に入力するようにしてもよい。このようなレベルシフト回路１５及び第１電圧信号配線１４ａの機能は、実施形態１，２のレベルシフト回路１５及び第１電圧信号配線１４ａの機能の代わりに設けてもよいし、実施形態１，２のレベルシフト回路１５及び第１電圧信号配線１４ａの機能に加えて設けてもよい。
【００４２】
同様に、第３のＩＯセル領域１２ｃを設けた場合でも、レベルシフト回路１５が、内部回路１３により出力された１．０Ｖの振幅を持つ信号を３．３Ｖの振幅を持つ信号に変換して出力し、第１電圧信号配線１４ａが、レベルシフト回路１５により出力された３．３Ｖの振幅を持つ信号を、第３のＩＯセル領域１２ｃのＩＯセル１１に入力する機能を設けてもよい。
【産業上の利用可能性】
【００４３】
本発明に係る半導体集積回路は、レベルシフト回路を有する半導体集積回路に関し、特にＩＯセル領域が周縁部に重ねて配置されたものとして有用である。
【符号の説明】
【００４４】
１０      半導体集積回路 
１１      ＩＯセル 
１２ａ    第１のＩＯセル領域 
１２ｂ    第２のＩＯセル領域 
１２ｃ    第３のＩＯセル領域 
１３      内部回路 
１４ａ    第１電圧信号配線（信号配線） 
１５      レベルシフト回路 
２０      半導体集積回路 
２１      内部回路電源配線 
【図１】
0005530439.tif 000002
【図２】
0005530439.tif 000003
【図３】
0005530439.tif 000004
【図４】
0005530439.tif 000005
【図５】
0005530439.tif 000006
【図６】
0005530439.tif 000007
【図７】
0005530439.tif 000008
【図８】
0005530439.tif 000009
【図９】
0005530439.tif 000010
【図１０】
0005530439.tif 000011
【図１１】
0005530439.tif 000012
【図１２】
0005530439.tif 000013