(57)【特許請求の範囲】
【請求項１】
互いに出力端子が接続された第１のハイサイドゲートおよび第１のローサイドゲートと、前記第１のハイサイドゲートおよび前記第１のローサイドゲートをそれぞれ駆動するハイサイドドライバおよびローサイドドライバと、を有してなるスイッチングアンプであって、
前記ハイサイドドライバは、前記第１のハイサイドゲートの出力端子をハイサイド側の電源として利用する入力スイッチングアンプを含む、スイッチングアンプ。
【請求項２】
前記ハイサイドドライバは、入力端子が前記入力スイッチングアンプの出力端子に接続され、出力端子が前記第１のハイサイドゲートの入力端子に接続された中継アンプをさらに含む、請求項１に記載のスイッチングアンプ。
【請求項３】
前記中継アンプは、複数のインバータがカスケード接続されたインバータ列である、請求項２に記載のスイッチングアンプ。
【請求項４】
前記ハイサイドドライバは、
アノード端子が前記中継アンプの接地端子に接続され、カソード端子が前記入力スイッチングアンプの出力端子に接続されたダイオードと、
一方の端子が前記中継アンプの接地端子に接続され、他方の端子が前記第１のハイサイドゲートの出力端子に接続されたコンデンサと、をさらに含む、請求項２または３に記載のスイッチングアンプ。
【請求項５】
前記中継アンプの電源端子および接地端子は、ＤＣ−ＤＣコンバータの２つの出力端子にそれぞれ接続される、請求項２または３に記載のスイッチングアンプ。
【請求項６】
前記ハイサイドドライバは、アノード端子が前記中継アンプの接地端子に接続され、カソード端子が前記入力スイッチングアンプの出力端子に接続されたダイオードをさらに含む、請求項５に記載のスイッチングアンプ。
【請求項７】
前記入力スイッチングアンプは、抵抗と内部アンプ素子を有し、前記抵抗は、前記第１のハイサイドゲートの出力端子と前記内部アンプ素子の出力端子との間に接続された、請求項１から６のいずれか１項に記載のスイッチングアンプ。
【請求項８】
前記入力スイッチングアンプは、インダクタをさらに有し、前記インダクタは、前記抵抗に直列に接続された、請求項７に記載のスイッチングアンプ。
【請求項９】
前記第１のハイサイドゲートと前記ハイサイドドライバとの組を複数有する、請求項１から８のいずれか１項に記載のスイッチングアンプ。
【請求項１０】
前記第１のハイサイドゲートと前記第１のローサイドゲートと前記ハイサイドドライバと前記ローサイドドライバとで第１のバッファ回路を形成し、
入力端子が前記第１のバッファ回路の出力端子に接続された第２のハイサイドゲートと、
第２のローサイドゲートと、をさらに有し、
前記第２のハイサイドゲートおよび前記第２のローサイドゲートは、互いに出力端子が接続された、請求項１から８のいずれか１項に記載のスイッチングアンプ。
【請求項１１】
前記第１のハイサイドゲートと前記第１のローサイドゲートと前記ハイサイドドライバと前記ローサイドドライバとの組を２組有し、一方の組で第１のバッファ回路を形成し、他方の組で第２のバッファ回路を形成し、
入力端子が前記第１のバッファ回路の出力端子に接続された第２のハイサイドゲートと、
入力端子が前記第２のバッファ回路の出力端子に接続された第２のローサイドゲートと、をさらに有し
前記第２のハイサイドゲートおよび前記第２のローサイドゲートは、互いに出力端子が接続された、請求項１から８のいずれか１項に記載のスイッチングアンプ。
【請求項１２】
前記第２のハイサイドゲートと前記第１のバッファ回路との組を複数有する、請求項１０または１１に記載のスイッチングアンプ。
【請求項１３】
請求項１から１２のいずれか１項に記載のスイッチングアンプを用いた送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信システムの基地局等の送信機に用いられるスイッチングアンプに関する。
【背景技術】
【０００２】
無線通信システムの基地局等の送信機においては、最終段に設けられる電力増幅器の消費電力が、送信機全体の消費電力の５０％以上を占めている。そのため、近年、高い電力効率を持つ電力増幅器として、スイッチングアンプが注目されている。
【０００３】
その一方、送信機においては、周波数の効率的な利用や経済性の観点から、複数の周波数帯域の信号を増幅して送信する複数バンド対応への要求が高まっている。そのため、最近の送信機の中には、周波数特性をフレキシブルに変更可能なデジタル変調器と、上述のスイッチングアンプと、を組み合わせることにより、複数バンドに対応し、かつ、電力効率の向上を図った送信機も存在する。
【０００４】
図１７に、デジタル変調器とスイッチングアンプとを用いた送信機の構成例を示す。なお、図１７を含む以下の図面において、図中に示した電圧値や抵抗値等の数値は一例であって、これに限定されるものではない。
【０００５】
図１７に示す送信機においては、デジタルベースバンド信号生成部３０１にて生成された直交位相ベースバンド信号Ｉ（ｔ），Ｑ（ｔ）は、変換器３０２にて振幅信号ｒ（ｔ）および位相信号θ（ｔ）に変換される。
【０００６】
位相信号θ（ｔ）は、値を１に固定した振幅信号とともに変換器３０３に入力され、直交位相ベースバンド信号Ｉ（ｔ），Ｑ（ｔ）に再度変換された後、ＩＱモジュレータ３０４にてアップコンバートされる。
【０００７】
デルタシグマ変調器３０５は、ＩＱモジュレータ３０４の出力信号をクロック信号として用いて、振幅信号ｒ（ｔ）をデジタルシグマ変調する。ここで、デルタシグマ変調器３０５は、キャリア周波数が低いとき（例えば、８００ＭＨｚ）には多値を出力する動作を行い、図１７では、３値を出力している。
【０００８】
デルタシグマ変調器３０５の出力信号は、乗算器３０６にてＩＱモジュレータ３０４の出力信号と乗算され、スイッチングアンプ３０７に出力される。
【０００９】
スイッチングアンプ３０７は、デルタシグマ変調器３０５の多値出力に対応し、デルタシグマ変調器３０５から出力される値の数と同じ数の電源とスイッチ素子とを有している。図１７では、デルタシグマ変調器３０５が３値出力であるため、スイッチングアンプ３０７は、３つの電源（Ｖｄｄ，Ｖｄｄ／２，ＧＮＤ）と３つのスイッチ素子とを有している。これら３つのスイッチ素子は、いずれか１つのみがＯＮするように制御され、出力端子が互いに接続されている。そのため、ＯＮされたスイッチ素子に接続された電源の電圧がＢＰＦ（Band Pass Filter）３０８に出力される。このように、乗算器３０６の出力信号は３値の電圧値のいずれかに増幅される。
【００１０】
スイッチングアンプ３０７の出力信号は、ＢＰＦ３０８にて所望の周波数成分（例えば、２．１４ＧＨｚ帯）以外の周波数成分が抑圧された後、アンテナ（負荷）３０９から空中に放射される。
【００１１】
以下、図１７に示す送信機において、デルタシグマ変調器３０５が２値出力である場合のスイッチングアンプ３０７として組み込まれるスイッチアンプの詳細構成について説明する。すなわち、以下で説明するスイッチングアンプは、ハイサイド側とローサイド側の２値の電圧値を出力する構成である。
【００１２】
図１８に示すスイッチングアンプは、ハイサイドゲート（第１のハイサイドゲート）１００−１およびローサイドゲート（第１のローサイドゲート）１００−２と、ハイサイドゲート１００−１およびローサイドゲート１００−２をそれぞれ駆動するハイサイドドライバ２００−１およびローサイドドライバ２００−２と、を有している（例えば、特許文献１参照）。
【００１３】
ハイサイドゲート１００−１は、ｎチャネルＦＥＴであり、電源端子としてのドレインに電源１０１−１（電源電圧：３０Ｖ）が接続され、出力端子としてのソースにローサイドゲート１００−２が接続されている。また、ローサイドゲート１００−２は、ｎチャネルＦＥＴであり、電源端子としてのソースにグランドが接続され、出力端子としてのドレインにハイサイドゲート１００−１が接続されている。
【００１４】
ハイサイドドライバ２００−１は、乗算器３０６の出力信号を増幅し、その増幅信号をハイサイドゲート１００−１の入力端子としてのゲートに入力して、ハイサイドゲート１００−１を駆動する。また、ローサイドドライバ２００−２は、乗算器３０６の出力信号を増幅し、その増幅信号をローサイドゲート１００−２の入力端子としてのゲートに入力して、ローサイドゲート１００−２を駆動する。
【００１５】
ハイサイドゲート１００−１およびローサイドゲート１００−２は、ハイサイドドライバ２００−１およびローサイドドライバ２００−２により、一方がＯＮし他方がＯＦＦするように制御される。例えば、ハイサイドゲート１００−１がＯＮであれば、電源１０１−１の電源電圧３０Ｖが出力され、ローサイドゲート１００−２がＯＮであれば、グランドの接地電圧が出力される。
【００１６】
ハイサイドゲート１００−１およびローサイドゲート１００−２は、デプレッション型ＦＥＴであり、ＯＮするにはゲート−ソース間を同電位にし、ＯＦＦするにはゲート−ソース間を−５Ｖにすることを前提としている。そのため、ハイサイドゲート１００−１をＯＮ／ＯＦＦするには、ハイサイドドライバ２００−１の出力電圧をそれぞれ３０Ｖ／−５Ｖにする必要があり、また、ローサイドゲート１００−２をＯＮ／ＯＦＦするには、ローサイドドライバ２００−２の出力電圧をそれぞれ０Ｖ／−５Ｖにする必要がある。
【００１７】
図１９に示すように、ハイサイドドライバ２００−１およびローサイドドライバ２００−２は、２つの電源間に抵抗およびスイッチ素子を挟んだ構成を取ることが多い。
【００１８】
具体的には、ハイサイドドライバ２００−１は、電源２０２−１（電源電圧：−５Ｖ）と電源２０４−１（電源電圧：３０Ｖ）との間に、抵抗２０３−１（２Ω）およびｎチャネルＦＥＴである内部アンプ素子２０１−１を挟んだ構成になっており、内部アンプ素子２０１−１の出力端子としてのドレインが、ハイサイドゲート１００−１の入力端子としてのゲートに接続されている。
【００１９】
一方、ローサイドドライバ２００−２は、電源２０２−２（電源電圧：−５Ｖ）と電源２０４−２（電源電圧：０Ｖ）との間に、抵抗２０３−２（２Ω）およびｎチャネルＦＥＴである内部アンプ素子２０１−２を挟んだ構成になっており、内部アンプ素子２０１−２の出力端子としてのドレインが、ローサイドゲート１００−２の入力端子としてのゲートに接続されている。
【００２０】
以下、図１９に示したスイッチングアンプの動作について図２０を参照して説明する。
（Ａ）ハイサイド側電圧を出力する場合の動作
最初に、ハイサイド側電圧（すなわち、電源１０１−１の電源電圧３０Ｖ）を出力する場合の動作について説明する。
【００２１】
ハイサイド側電圧を出力する場合、ハイサイドゲート１００−１をＯＮし、ローサイドゲート１００−２をＯＦＦすることになる。
【００２２】
そのため、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＦＦし、ハイサイドゲート１００−１のゲート−ソース間を同電位にしてハイサイドゲート１００−１をＯＮする。この状態では、抵抗２０３−１には電流は流れないため、ハイサイドドライバ２００−１における消費電力は理想的にはゼロになる。
【００２３】
一方、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＮし、ローサイドゲート１００−２のゲート−ソース間を−５Ｖにしてローサイドゲート１００−２をＯＦＦする。この状態では、抵抗２０３−２に電流が流れる。このとき、抵抗２０３−２での電圧降下は５Ｖで、電流値は２．５Ａになる。そのため、瞬間的には１２．５Ｗの消費電力が発生する。ただし、マクロ基地局が出力２０Ｗ級であることを考慮すると、ローサイドドライバ２００−２における消費電力は低く抑えられている。
（Ｂ）ローサイド側電圧を出力する場合の動作
次に、ローサイド側電圧（すなわち、グランドの接地電圧）を出力する場合の動作について説明する。
【００２４】
ローサイド側電圧を出力する場合、ローサイドゲート１００−２をＯＮし、ハイサイドゲート１００−１をＯＦＦすることになる。
【００２５】
そのため、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＦＦし、ローサイドゲート１００−２のゲート−ソース間を同電位にしてローサイドゲート１００−２をＯＮする。この状態では、抵抗２０３−２には電流は流れないため、ローサイドドライバ２００−２における消費電力は理想的にはゼロになる。
【００２６】
一方、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＮし、ハイサイドゲート１００−１のゲート−ソース間を−５Ｖにしてハイサイドゲート１００−１をＯＦＦする。この状態では、抵抗２０３−１に電流が流れる。このとき、抵抗２０３−１での電圧降下は３５Ｖで、電流値は１７．５Ａになる。そのため、ハイサイドドライバ２００−１における消費電力は、瞬間的にマクロ基地局の出力電力を大きく超過し、６００Ｗ超と非常に高くなってしまう。
【００２７】
なお、抵抗２０３−１での消費電力を低減する方法としては、抵抗２０３−１の抵抗値を単純に大きくする方法があるが、この方法では、抵抗２０３−１と後段のハイサイドゲート１００−１の容量とによるＲＣ積が大きくなってしまい、高速動作ができなくなる。
【００２８】
そのため、高速動作の維持のためには、抵抗２０３−１の抵抗値は、２Ω程度に小さくする必要がある。
【先行技術文献】
【特許文献】
【００２９】
【特許文献１】特開２００６−２７０３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００３０】
上述したように、関連するスイッチングアンプにおいては、ハイサイドゲートを駆動するハイサイドドライバの消費電力が瞬間的に増大してしまうという問題がある。
【００３１】
そこで、本発明の目的は、上述した課題を解決し、スイッチングアンプにおいて、ハイサイドゲートを駆動するハイサイドドライバの消費電力を低減することができる技術を提供することにある。
【課題を解決するための手段】
【００３２】
本発明のスイッチングアンプは、
互いに出力端子が接続された第１のハイサイドゲートおよび第１のローサイドゲートと、前記第１のハイサイドゲートおよび前記第１のローサイドゲートをそれぞれ駆動するハイサイドドライバおよびローサイドドライバと、を有してなるスイッチングアンプであって、
前記ハイサイドドライバは、
前記第１のハイサイドゲートの出力端子を電源として利用する入力スイッチングアンプを含むことを特徴とする。
【００３３】
本発明の送信機は、
前記スイッチングアンプを用いることを特徴とする。
【発明の効果】
【００３４】
本発明のスイッチングアンプによれば、ハイサイドドライバにおいて、入力スイッチングアンプは、第１のハイサイドゲートの出力端子を電源として利用している。
【００３５】
したがって、入力スイッチングアンプのＯＮ時に、抵抗での電圧降下を小さくして消費電力を低減することができるため、ハイサイドドライバにおける消費電力を低減することができるという効果が得られる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施形態のスイッチングアンプの構成例を示す回路図である。
【図２】本発明の第１の実施形態のスイッチングアンプの動作例を説明する図である。
【図３】本発明の第２の実施形態のスイッチングアンプの構成例を示す回路図である。
【図４】本発明の第２の実施形態のスイッチングアンプの動作例を説明する図である。
【図５】本発明の第３の実施形態のスイッチングアンプの構成例を示す回路図である。
【図６】本発明の第４の実施形態のスイッチングアンプの構成例を示す回路図である。
【図７】本発明の第１の実施形態のスイッチングアンプの構成例を示す回路図である。
【図８】本発明の第１の実施形態のスイッチングアンプの動作時の波形を説明する図である。
【図９】本発明の第５の実施形態のスイッチングアンプの構成例を示す回路図である。
【図１０】本発明の第５の実施形態のスイッチングアンプの動作時の波形を説明する図である。
【図１１】本発明の第１の実施形態のスイッチングアンプの構成例を示す回路図である。
【図１２】本発明の第１の実施形態のスイッチングアンプにおける最終段のハイサイドゲート１００−１のゲート−ソース間電圧ＶGSを説明する図である。
【図１３】本発明の第６の実施形態のスイッチングアンプの構成例を示す回路図である。
【図１４】本発明の第６の実施形態のスイッチングアンプにおける最終段のハイサイドゲート６００−１のゲート−ソース間電圧ＶGSを説明する図である。
【図１５】本発明の第７の実施形態のスイッチングアンプの構成例を示す回路図である。
【図１６】本発明の第８の実施形態のスイッチングアンプの構成例を示す回路図である。
【図１７】デジタル変調器とスイッチングアンプとを用いた送信機の構成例を示す回路図である。
【図１８】スイッチングアンプの概略構成例を示す回路図である。
【図１９】関連するスイッチングアンプの構成例を示す回路図である。
【図２０】関連するスイッチングアンプの動作例を説明する図である。
【発明を実施するための形態】
【００３７】
以下に、本発明を実施するための形態について図面を参照して説明する。
【００３８】
なお、以下では、本発明のスイッチングアンプが、図１７に示す送信機において、デルタシグマ変調器３０５が２値出力である場合のスイッチングアンプ３０７として組み込まれるものとして説明する。
（１）第１の実施形態
図１に、本発明の第１の実施形態のスイッチングアンプの構成例を示す。
【００３９】
図１に示すように、本実施形態のスイッチングアンプは、図１９に示したスイッチングアンプに対して、ハイサイドドライバ２００−１の構成を変更したものである。
【００４０】
具体的には、図１９に示したハイサイドドライバ２００−１においては、抵抗２０３−１の一方の端子を内部アンプ素子２０１−１の出力端子としてのドレインに接続し、他方の端子を電源２０４−１に接続していた。
【００４１】
これに対して、本実施形態のハイサイドドライバ２００−１においては、電源２０４−１を削除し、抵抗２０３−１の他方の端子を、ハイサイドゲート１００−１の出力端子としてのソースに接続する。すなわち、本実施形態においては、内部アンプ素子２０１−１と抵抗２０３−１とで構成される入力スイッチングアンプが、ハイサイドゲート１００−１の出力端子を電源として利用する構成にしている。
【００４２】
以下、図１に示した本実施形態のスイッチングアンプの動作について図２を参照して説明する。
（Ａ）ハイサイド側電圧を出力する場合の動作
最初に、ハイサイド側電圧（すなわち、電源１０１−１の電源電圧３０Ｖ）を出力する場合の動作について説明する。
【００４３】
ハイサイド側電圧を出力する場合、ハイサイドゲート１００−１をＯＮし、ローサイドゲート１００−２をＯＦＦすることになる。
【００４４】
そのため、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＦＦし、ハイサイドゲート１００−１のゲート−ソース間を同電位にしてハイサイドゲート１００−１をＯＮする。この状態では、抵抗２０３−１には電流は流れないため、ハイサイドドライバ２００−１における消費電力は理想的にはゼロになる。
【００４５】
一方、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＮし、ローサイドゲート１００−２のゲート−ソース間を−５Ｖにしてローサイドゲート１００−２をＯＦＦする。この状態では、抵抗２０３−２に電流が流れる。このとき、抵抗２０３−２での電圧降下は５Ｖで、電流値は２．５Ａになる。そのため、瞬間的には１２．５Ｗの消費電力が発生する。ただし、マクロ基地局が出力２０Ｗ級であることを考慮すると、ローサイドドライバ２００−２における消費電力は低く抑えられている。
（Ｂ）ローサイド側電圧を出力する場合の動作
次に、ローサイド側電圧（すなわち、グランドの接地電圧）を出力する場合の動作について説明する。
【００４６】
ローサイド側電圧を出力する場合、ローサイドゲート１００−２をＯＮし、ハイサイドゲート１００−１をＯＦＦすることになる。
【００４７】
そのため、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＦＦし、ローサイドゲート１００−２のゲート−ソース間を同電位にしてローサイドゲート１００−２をＯＮする。この状態では、抵抗２０３−２には電流は流れないため、ローサイドドライバ２００−２における消費電力は理想的にはゼロになる。
【００４８】
一方、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＮし、ハイサイドゲート１００−１のゲート−ソース間を−５Ｖにしてハイサイドゲート１００−１をＯＦＦする。この状態では、抵抗２０３−１に電流が流れる。ただし、このとき、抵抗２０３−１は、他方の端子がハイサイドゲート１００−１の出力端子としてのソースに接続されており、この接続点での電圧は０Ｖになっている。そのため、抵抗２０３−１での電圧降下は５Ｖで、電流値は２．５Ａになる。そのため、ハイサイドドライバ２００−１における消費電力を、瞬間的にも１２．５Ｗと低減することができる。
【００４９】
上述したように本実施形態においては、ハイサイドドライバ２００−１において、入力スイッチングアンプは、ハイサイドゲート１００−１の出力端子を電源として利用している。
【００５０】
したがって、内部アンプ素子２０１−１のＯＮ時に、抵抗２０３−１での電圧降下を小さくして消費電力を低減することができるため、ハイサイドドライバ２００−１における消費電力を低減することができるという効果が得られる。
（２）第２の実施形態
図３に、本発明の第２の実施形態のスイッチングアンプの構成例を示す。
【００５１】
図３に示すように、本実施形態のスイッチングアンプは、図１に示した第１の実施形態に対して、ハイサイドドライバ２００−１およびローサイドドライバ２００−２の双方の構成を変更したものである。
【００５２】
具体的には、本実施形態のハイサイドドライバ２００−１は、図１に示した第１の実施形態に対して、複数のインバータがカスケード接続されたインバータ列（中継アンプ）２０５−１と、ダイオード２０６−１と、コンデンサ２０７−１と、を追加した構成になっている。
【００５３】
インバータ列２０５−１は、入力端子が内部アンプ素子２０１−１の出力端子としてのドレインに接続され、出力端子がハイサイドゲート１００−１の入力端子としてのゲートに接続され、電源端子がハイサイドゲート１００−１の出力端子としてのソースに接続され、接地端子がダイオード２０６−１のアノード端子に接続されている。また、ダイオード２０６−１は、アノード端子がインバータ列２０５−１の接地端子に接続され、カソード端子が内部アンプ素子２０１−１の出力端子としてのドレインに接続されている。また、コンデンサ２０７−１は、一方の端子がインバータ列２０５−１の接地端子に接続され、他方の端子がインバータ列２０５−１の電源端子に接続されている。
【００５４】
本実施形態のハイサイドドライバ２００−１においては、インバータ列２０５−１を介してハイサイドゲート１００−１を駆動する。
【００５５】
ここで、インバータ列２０５−１の初段のインバータのサイズを小さくすれば、抵抗２０３−１の抵抗値を大きく設計しても（例えば、１０Ωや、１００Ω）、ＲＣ積を小さく維持することができ、高速動作が可能である。そのため、内部アンプ素子２０１−１がＯＮ時に、抵抗２０３−１での電流量を少なくして消費電力を低減することができるため、ハイサイドドライバ２００−１における消費電力をさらに低減することができる。
【００５６】
また、本実施形態のハイサイドドライバ２００−１においては、ダイオード２０６−１およびコンデンサ２０７−１を設けているため、内部アンプ素子２０１−１がＯＮ時に、ダイオード２０６−１によりコンデンサ２０７−１への充電を行い、内部アンプ素子２０１−１がＯＦＦ時に、コンデンサ２０７−１に蓄電された電荷によりインバータ列２０５−１に電力供給を行うことができる。また、ダイオード２０６−１を設けているため、ハイサイドドライバ２００−１の入力端子（すなわち、内部アンプ素子２０１−１のゲート）の電圧が接地電圧を下回ることを回避することができる。
【００５７】
一方、本実施形態のローサイドドライバ２００−２は、図１に示した第１の実施形態に対して、複数のインバータがカスケード接続されたインバータ列（中継アンプ）２０５−２と、電源２０６−２（電源電圧：−５Ｖ）と、を追加した構成となっている。
【００５８】
インバータ列２０５−２は、入力端子が内部アンプ素子２０１−２の出力端子としてのドレインに接続され、出力端子がローサイドゲート１００−２の入力端子としてのゲートに接続され、電源端子が電源２０６−２に接続され、接地端子が接地されている。
【００５９】
本実施形態のローサイドドライバ２００−２においては、ハイサイドドライバ２００−１と同様に、インバータ列２０５−２を介してローサイドゲート１００−２を駆動する。
【００６０】
そのため、ハイサイドドライバ２００−１と同様に、内部アンプ素子２０１−２がＯＮ時に、抵抗２０３−２での電流量を少なくして消費電力を低減することができるため、ローサイドドライバ２００−２における消費電力をさらに低減することができる。
【００６１】
なお、本実施形態においては、コンデンサ２０７−１の蓄電量を５Ｖと想定している。
【００６２】
以下、図３に示した本実施形態のスイッチングアンプの動作について図４を参照して説明する。
（Ａ）ハイサイド側電圧を出力する場合の動作
最初に、ハイサイド側電圧（すなわち、電源１０１−１の電源電圧３０Ｖ）を出力する場合の動作について説明する。
【００６３】
ハイサイド側電圧を出力する場合、ハイサイドゲート１００−１をＯＮし、ローサイドゲート１００−２をＯＦＦすることになる。
【００６４】
そのため、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＦＦし、ハイサイドゲート１００−１をＯＮする。このとき、インバータ列２０５−１には、コンデンサ２０７−１に蓄電された５Ｖの電荷により電力供給が行われる。この状態では、抵抗２０３−１およびダイオード２０６−１には電流は流れず、インバータ列２０５−１で電力を消費するのみであり、その消費電力は、状態遷移損失分（ＣＶ2ｆ）と非常に低い。よって、ハイサイドドライバ２００−１における消費電力は低く抑えられる。
【００６５】
一方、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＮし、ローサイドゲート１００−２をＯＦＦする。この状態では、第１の実施形態で述べたように、抵抗２０３−２に電流は流れるが、抵抗２０３−２での消費電力は低く、また、本実施形態においては、インバータ列２０５−２の効果により、抵抗２０３−２での消費電力はさらに低減される。また、このとき、インバータ列２０５−２での消費電力は、状態遷移損失分（ＣＶ2ｆ）と非常に低い。よって、ローサイドドライバ２００−２における消費電力を、第１の実施形態と比較して、さらに低減することができる。
（Ｂ）ローサイド側電圧を出力する場合の動作
次に、ローサイド側電圧（すなわち、グランドの接地電圧）を出力する場合の動作について説明する。
【００６６】
ローサイド側電圧を出力する場合、ローサイドゲート１００−２をＯＮし、ハイサイドゲート１００−１をＯＦＦすることになる。
【００６７】
そのため、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＦＦし、ローサイドゲート１００−２をＯＮする。この状態では、抵抗２０３−２には電流は流れず、インバータ列２０５−２で電力を消費するのみであり、その消費電力は、状態遷移損失分（ＣＶ2ｆ）と非常に低い。そのため、ローサイドドライバ２００−２における消費電力は低く抑えられる。
【００６８】
一方、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＮし、ハイサイドゲート１００−１をＯＦＦする。この状態では、第１の実施形態で述べたように、抵抗２０３−１に電流が流れるが、抵抗２０３−１での消費電力は低く、また、本実施形態においては、インバータ列２０５−２の効果により、抵抗２０３−１での消費電力はさらに低減される。また、このとき、インバータ列２０５−１での消費電力は、状態遷移損失分（ＣＶ2ｆ）と非常に低い。また、ダイオード２０６−１がＯＮし、コンデンサ２０７−１への充電が行われるため、ダイオード２０６−１でも電力を消費するが、その消費電力は、抵抗２０３−１の抵抗値が大きいために、低くなる。よって、ハイサイドドライバ２００−１における消費電力を、第１の実施形態と比較して、さらに低減することができる。
【００６９】
上述したように本実施形態においては、ハイサイドドライバ２００−１において、インバータ列２０５−１を介してハイサイドゲート１００−１を駆動する。
【００７０】
ここで、インバータ列２０５−１の初段のインバータのサイズを小さくすれば、ＲＣ積を小さくし高速動作を維持したまま、抵抗２０３−１の抵抗値を大きくすることができる。そのため、内部アンプ素子２０１−１がＯＮ時に、抵抗２０３−１での電流量を少なくして消費電力を低減することができるため、ハイサイドドライバ２００−１における消費電力をさらに低減することができるという効果が得られる。
【００７１】
また、ハイサイドドライバ２００−１において、ダイオード２０６−１およびコンデンサ２０７−１を設けているため、内部アンプ素子２０１−１がＯＮ時に、コンデンサ２０７−１への充電を行い、内部アンプ素子２０１−１がＯＦＦ時に、コンデンサ２０７−１に蓄電された電荷によりインバータ列２０５−１に電力供給を行うことができるという効果が得られる。また、ダイオード２０６−１を設けているため、ハイサイドドライバ２００−１の入力端子（すなわち、内部アンプ素子２０１−１のゲート）の電圧が接地電圧を下回ることを回避することができるという効果が得られる。
【００７２】
また、本実施形態においては、ローサイドドライバ２００−２において、インバータ列２０５−２を介してローサイドゲート１００−２を駆動する。
【００７３】
そのため、ハイサイドドライバ２００−１と同様に、内部アンプ素子２０１−２がＯＮ時に、抵抗２０３−２での電流量を少なくして消費電力を低減することができるため、ローサイドドライバ２００−２における消費電力をさらに低減することができるという効果が得られる。
（３）第３の実施形態
図５に、本発明の第３の実施形態のスイッチングアンプの構成例を示す。
【００７４】
図５に示すように、本実施形態のスイッチングアンプは、図１に示した第１の実施形態に対して、ハイサイドドライバ２００−１およびローサイドドライバ２００−２の双方の構成を変更したものである。
【００７５】
具体的には、本実施形態のハイサイドドライバ２００−１は、図１に示した第１の実施形態に対して、複数のインバータがカスケード接続されたインバータ列（中継アンプ）２０５−１を追加し、インバータ列２０５−１の電源端子および接地端子をＤＣ−ＤＣコンバータ４００（出力電圧：５Ｖ）の２つの出力端子にそれぞれ接続した構成になっている。
【００７６】
より詳細には、インバータ列２０５−１は、入力端子が内部アンプ素子２０１−１の出力端子としてのドレインに接続され、出力端子がハイサイドゲート１００−１の入力端子としてのゲートに接続され、電源端子がハイサイドゲート１００−１の出力端子としてのソースとＤＣ−ＤＣコンバータ４００の一方の出力端子に接続され、接地端子がＤＣ−ＤＣコンバータ４００の他方の出力端子に接続されている。
【００７７】
本実施形態のハイサイドドライバ２００−１においては、ＤＣ−ＤＣコンバータ４００から電力供給を受けるため、電源の安定性が向上する。なお、ＤＣ−ＤＣコンバータ４００は、公知の構成を利用できるため、説明は省略する。
【００７８】
また、本実施形態のハイサイドドライバ２００−１においては、インバータ列２０５−１を介してハイサイドゲート１００−１を駆動する。
【００７９】
ここで、インバータ列２０５−１の初段のインバータのサイズを小さくすれば、抵抗２０３−１の抵抗値を大きく設計しても（例えば、１０Ωや、１００Ω）、ＲＣ積を小さく維持することができ、高速動作が可能である。そのため、内部アンプ素子２０１−１がＯＮ時に、抵抗２０３−１での電流量を少なくして消費電流を低減することができるため、ハイサイドドライバ２００−１における消費電力をさらに低減することができる。
【００８０】
一方、本実施形態のローサイドドライバ２００−２は、図３に示した第２の実施形態と同様であるため、構成についての説明は省略する。
【００８１】
また、本実施形態のスイッチングアンプは、第２の実施形態と比較して、ダイオード２０６−１およびコンデンサ２０７−１を削除し、インバータ列２０５−１の電源端子および接地端子をＤＣ−ＤＣコンバータ４００の２つの出力端子にそれぞれ接続したものに相当し、第２の実施形態と略同様の動作を行うため、動作についての説明も省略する。
（４）第４の実施形態
図６に、本発明の第４の実施形態のスイッチングアンプの構成例を示す。
【００８２】
図６に示すように、本実施形態のスイッチングアンプは、図５に示した第３の実施形態に対して、ハイサイドドライバ２００−１の構成を変更したものである。
【００８３】
具体的には、本実施形態のハイサイドドライバ２００−１は、図５に示した第３の実施形態に対して、ダイオード２０６−１を追加した構成になっている。
【００８４】
ダイオード２０６−１は、アノード端子がインバータ列２０５−１の接地端子に接続され、カソード端子が内部アンプ素子２０１−１の出力端子としてのドレインに接続されている。
【００８５】
本実施形態のハイサイドドライバ２００−１においては、インバータ列２０５−１を介してハイサイドゲート１００−１を駆動する。
【００８６】
ここで、インバータ列２０５−１の初段のインバータのサイズを小さくすれば、抵抗２０３−１の抵抗値を大きく設計しても（例えば、１０Ωや、１００Ω）、ＲＣ積を小さく維持することができ、高速動作が可能である。そのため、内部アンプ素子２０１−１がＯＮ時に、抵抗２０３−１での電流量を少なくして消費電力を低減することができるため、ハイサイドドライバ２００−１における消費電力をさらに低減することができる。
【００８７】
また、本実施形態のハイサイドドライバ２００−１においては、ダイオード２０６−１を設けているため、ハイサイドドライバ２００−１の入力端子（すなわち、内部アンプ素子２０１−１のゲート）の電圧が接地電圧を下回ることを回避することができる。
【００８８】
また、本実施形態のスイッチングアンプは、第２の実施形態と比較して、コンデンサ２０７−１を削除し、インバータ列２０５−１の電源端子および接地端子をＤＣ−ＤＣコンバータ４００の２つの出力端子にそれぞれ接続したものに相当し、第２の実施形態と略同様の動作を行うため、動作についての説明も省略する。
（５）第５の実施形態
上述したように、第１〜第４の実施形態においては、ハイサイドドライバ２００−１は、ハイサイドゲート１００−１の出力端子を電源として利用していた。
【００８９】
しかし、ハイサイドドライバ２００−１は、ハイサイドゲート１００−１の出力端子からの電源電圧が抵抗２０３−１のみを介して内部アンプ素子２０１−１に供給される構成であるため、高速動作時にハイサイドゲート１００−１をＯＮする場合、ハイサイドゲート１００−１のゲート容量への電荷の出し入れに起因して、スイッチングアンプの出力電圧のパルスが所望の高さに到達せず、スイッチングアンプの線形性および効率が大幅に低下してしまうという課題がある。
【００９０】
また、ローサイドドライバ２００−２も、電源２０４−２からの電源電圧が抵抗２０３−２のみを介して内部アンプ素子２０１−２に供給される構成であるため、高速動作時にローサイドゲート１００−２をＯＮする場合に、ハイサイド側と同様の課題がある。
【００９１】
以下、上記の課題について、第１の実施形態の構成でハイサイドゲート１００−１をＯＮする場合を例に挙げて、図７および図８を参照して詳細に説明する。
【００９２】
図７は、第１の実施形態のスイッチングアンプを示している。なお、図７においては、内部アンプ素子２０１−１の入力端子に入力される信号をＣＫｉｎ、ハイサイドゲート１００−１のゲート電流をＩGS、ハイサイドゲート１００−１のゲート容量に蓄積される電荷をＱGS、スイッチングアンプの出力電圧をＶｏｕｔ、としている。
【００９３】
図８の上段はＣＫｉｎの波形を示し、中段はＩGSおよびＱGSの波形を示し、下段はＶｏｕｔの波形を示している。なお、図８の上段においては、内部アンプ素子２０１−１を「Ａ」で表しており、「Ａ：ＯＮ」、「Ａ：ＯＦＦ」は、それぞれ、内部アンプ素子２０１−１がＯＮ、ＯＦＦすることを示している。
【００９４】
図７および図８に示すように、ハイサイドゲート１００−１をＯＮする場合、ＣＫｉｎによって内部アンプ素子２０１−１をＯＦＦし、ハイサイドゲート１００−１をＯＮする。このとき、ローサイドゲート１００−２はＯＦＦする。よって、内部アンプ素子２０１−１の入力端子に入力される信号とローサイドゲート１００−２の入力端子に入力される信号の位相は同相となる。
【００９５】
内部アンプ素子２０１−１をＯＦＦすると、ＩGSは、瞬間的に大きくなり、その後に減衰していく。このＩGSによってハイサイドゲート１００−１のゲート容量へのＱGSの蓄積が開始され、その後、ゲート容量は飽和する。
【００９６】
このようなハイサイドゲート１００−１のゲート容量へのＱGSの出し入れに起因して、Ｖｏｕｔのパルスの立ち上がりエッジには、所謂なまりが発生している。
【００９７】
ただし、低速動作時には、ＣＫｉｎのパルス幅が大きいため、Ｖｏｕｔのパルスは、立ち上がりエッジになまりが発生するものの、内部アンプ素子２０１−１がＯＦＦしている期間内に、所望の高さに到達する。
【００９８】
一方、高速動作時には、ＣＫｉｎのパルス幅が小さいため、Ｖｏｕｔのパルスは、内部アンプ素子２０１−１がＯＦＦしている期間内に、所望の高さに到達しない。このことから、スイッチングアンプの線形性および効率が大幅に低下することになる。
【００９９】
そこで、図９に示すように、本実施形態のスイッチングアンプは、図１に示した第１の実施形態に対して、ハイサイドドライバ２００−１において、抵抗２０３−１に直列にインダクタ２０８−１を接続している。詳細には、本実施形態においては、内部アンプ素子２０１−１と抵抗２０３−１とインダクタ２０８−１とで入力スイッチングアンプを構成し、インダクタ２０８−１の一方の端子をハイサイドゲート１００−１の出力端子としてのソースに接続し、他方の端子を抵抗２０３−１に接続している。なお、抵抗２０３−１とインダクタ２０８−１の位置は入れ替わっていても良い。
【０１００】
また、ローサイドドライバ２００−２において、抵抗２０３−２に直列にインダクタ２０８−２を接続している。詳細には、本実施形態においては、インダクタ２０８−２の一方の端子を電源２０４−２に接続し、他方の端子を抵抗２０３−２に接続している。なお、抵抗２０３−２とインダクタ２０８−２の位置は入れ替わっていても良い。
【０１０１】
以下、本実施形態のスイッチングアンプの動作について、ハイサイドゲート１００−１をＯＮする場合を例に挙げて、図９および図１０を参照して説明する。
【０１０２】
図９においては、インダクタ２０８−１に流れる電流をＩLとしている。その他のＣＫｉｎ、ＩGS、ＱGS、Ｖｏｕｔは、図７および図８と同様である。
【０１０３】
また、図１０の中段は、ＩGSおよびＱGSに加えて、ＩLの波形を示している。図１０の上段および下段は、図８と同様である。ただし、図１０は、高速動作時の波形のみを示している。また、図８と図１０とで高速動作時のＣＫｉｎのパルス幅は実際には同じであるが、本発明の理解を容易にするため、図１０のパルス幅を大きく図示している。
【０１０４】
図９および図１０に示すように、ハイサイドゲート１００−１をＯＮする場合、ＣＫｉｎによって内部アンプ素子２０１−１をＯＦＦする。すると、ＩGSは、瞬間的に大きくなる。
【０１０５】
このとき、インダクタ２０８−１を接続していない図７の第１の実施形態の構成の場合、ハイサイドゲート１００−１のゲート容量に流れ込むＩGSは、すぐに減衰し始める（図１０の中段のＩGSの破線の波形を参照）。
【０１０６】
その一方、インダクタ２０８−１を接続した図９の本実施形態の構成の場合、インダクタ２０８−１のピーキング特性により、ＩLは一定値を維持しようと作用し、このＩLによって、ＩGSの減衰が一定期間回避される（図１０の中段のＩGSの実線の波形を参照）。
【０１０７】
そのため、高速動作時でも、ＩGSの減衰が開始されるまでに、ハイサイドゲート１００−１のゲート容量が飽和し、Ｖｏｕｔのパルスは、内部アンプ素子２０１−１がＯＦＦしている期間内に、所望の高さに到達する。
【０１０８】
なお、ローサイドゲート１００−２をＯＮする場合のゲート容量への電荷の出し入れに関する動作は、ハイサイドゲート１００−１をＯＮする場合と略同様であるため、説明を省略する。
【０１０９】
また、その他の動作も、第１の実施形態と略同様であるため、説明を省略する。
【０１１０】
上述したように、本実施形態においては、ハイサイドドライバ２００−１において、抵抗２０３−１に直列にインダクタ２０８−１を接続している。
【０１１１】
したがって、高速動作時にハイサイドゲート１００−１をＯＮする場合にも、Ｖｏｕｔのパルスが所望の高さに到達するため、スイッチングアンプの線形性および効率の向上を図ることができるという効果が得られる。
【０１１２】
また、ローサイドドライバ２００−２においても、抵抗２０３−２に直列にインダクタ２０８−２を接続している。
【０１１３】
したがって、高速動作時にローサイドゲート１００−２をＯＮする場合にも、Ｖｏｕｔのパルスが所望の高さに到達するため、スイッチングアンプの線形性および効率の向上を図ることができるという効果が得られる。
【０１１４】
その他の効果は、第１の実施形態と同様である。
【０１１５】
なお、本実施形態のスイッチングアンプは、上記のように第１の実施形態の構成に適用することに限らず、第２〜第４の実施形態の構成に適用することも可能である。
（６）第６の実施形態
まず、第１の実施形態の構成を例に挙げて、ハイサイドゲート１００−１をＯＮ／ＯＦＦする場合のハイサイドゲート１００−１のゲート−ソース間電圧ＶGSについて、図１１および図１２を参照して説明する。
【０１１６】
図１１は、第１の実施形態のスイッチングアンプを示している。なお、図１１においては、内部アンプ素子２０１−１の入力端子に入力される信号をＣＫｉｎ、電源２０２−１の電源電圧を−Ｖａ、電源１０１−１の電源電圧をＶｄｄ、スイッチングアンプの出力電圧をＶｏｕｔとしている。
【０１１７】
図１２は、ハイサイドゲート１００−１のゲート−ソース間電圧ＶGSを示している。なお、図１２においては、ハイサイドゲート１００−１を「Ｂ」で表しており、「Ｂ：ＯＮ」、「Ｂ：ＯＦＦ」は、それぞれ、ハイサイドゲート１００−１がＯＮ、ＯＦＦすることを示している。
【０１１８】
図１１および図１２に示すように、ハイサイドゲート１００−１をＯＦＦする場合、ハイサイドゲート１００−１のＶGSは、電源２０２−１の電源電圧である−Ｖａになる。よって、ハイサイドゲート１００−１をＯＦＦするＶGSは、Ｖａの設定によって設定することが可能になる。
【０１１９】
一方、ハイサイドゲート１００−１をＯＮする場合、ハイサイドゲート１００−１のＶGSは０Ｖになる。
【０１２０】
ここで、ＶGSが０Ｖであったとしても、例えば、ハイサイドゲート１００−１をＧａＮ（窒化ガリウム）系ＦＥＴで構成する場合は、ＧａＮ系ＦＥＴはＯＮ抵抗が小さいという特性を有するため、ＯＮ抵抗が増大するという問題は生じない。
【０１２１】
しかし、ハイサイドゲート１００−１を構成するデバイス（例えば、ＧａＡｓ（砒化ガリウム）系ＦＥＴ等）によっては、ハイサイドゲート１００−１のＯＮ抵抗が増大してしまい、それにより、スイッチングアンプの効率が大幅に低下してしまう。
【０１２２】
そこで、図１３に示すように、本実施形態のスイッチングアンプは、図１に示した第１の実施形態の構成でバッファ回路（第１のバッファ回路）５００−１を形成し、また、ハイサイドゲート（第２のハイサイドゲート）６００−１、電源６０１−１、ローサイドゲート（第２のローサイドゲート）６００−２、およびローサイドドライバ７００−２を新たに追加し、また、ハイサイドゲート６００−１の前段にバッファ回路５００−１を挿入している。すなわち、本実施形態においては、バッファ回路５００−１の出力端子をハイサイドゲート６００−１の入力端子としてのゲートに接続している。ただし、バッファ回路５００−１においては、ハイサイドゲート６００−１をＯＦＦするＶGSを制御するため、ローサイドゲート１００−２の電源端子としてのドレインに、グランドではなく、電源電圧が−Ｖａの電源１０１−２を接続している。
【０１２３】
なお、ハイサイドゲート６００−１、ローサイドゲート６００−２、およびローサイドドライバ７００−２は、それぞれ、第１の実施形態におけるハイサイドゲート１００−１、ローサイドゲート１００−２、およびローサイドドライバ２００−２と同様の構成でかつ同様の動作を行うものであり、説明は省略する。
【０１２４】
以下、本実施形態のスイッチングアンプにおいて、ハイサイドゲート６００−１をＯＮ／ＯＦＦする場合のハイサイドゲート６００−１のゲート−ソース間電圧ＶGSについて、図１３および図１４を参照して説明する。
【０１２５】
図１３においては、電源１０１−１の電源電圧をＶｂ、電源１０１−２の電源電圧を−Ｖａ、電源６０１−１の電源電圧をＶｄｄとしている。
【０１２６】
図１４は、ハイサイドゲート６００−１のゲート−ソース間電圧ＶGSを示している。なお、図１４においては、ハイサイドゲート６００−１を「Ｂ」で表しており、「Ｂ：ＯＮ」、「Ｂ：ＯＦＦ」は、それぞれ、ハイサイドゲート６００−１がＯＮ、ＯＦＦすることを示している。
【０１２７】
図１３および図１４に示すように、ハイサイドゲート６００−１をＯＦＦする場合、ハイサイドゲート６００−１のＶGSは、電源１０１−２の電源電圧である−Ｖａになる。この点は、図１１および図１２におけるハイサイドゲート１００−１のＶGSと同様である。
【０１２８】
一方、ハイサイドゲート６００−１をＯＮする場合、ハイサイドゲート６００−１のＶGSは、電源１０１−１の電源電圧Ｖｂと電源６０１−１の電源電圧Ｖｄｄとの差分であるＶｂ−Ｖｄｄになる。
【０１２９】
そのため、ＶｂをＶｄｄよりも大きくすることで（すなわち、Ｖｂ＝Ｖｄｄ＋α）、ハイサイドゲート６００−１のＶGSを０Ｖよりも大きくすることができるため、ハイサイドゲート６００−１のＯＮ抵抗を低減することができる。なお、αの値は、例えば、０Ｖ〜１Ｖの範囲内に設定することができるが、特に限定はない。
【０１３０】
上述したように、本実施形態においては、図１に示した第１の実施形態の構成でバッファ回路５００−１を形成し、ハイサイドゲート６００−１の前段にバッファ回路５００−１を挿入している。
【０１３１】
したがって、ハイサイドゲート６００−１をＯＮする場合、ハイサイドゲート６００−１のＶGSはＶｂ−Ｖｄｄになり、ハイサイドゲート６００−１のＯＮ抵抗を低減することができるため、スイッチングアンプの効率の向上を図ることができるという効果が得られる。
【０１３２】
その他の効果は、第１の実施形態と同様である。
【０１３３】
なお、本実施形態のスイッチングアンプは、図１に示した第１の実施形態でバッファ回路５００−１を構成するため、バッファ回路５００−１自体の効率は低下する。しかし、スイッチングアンプ全体としての全体効率は、最終段のハイサイドゲート６００−１の効率が支配的であるため、バッファ回路５００−１自体の効率が低下したとしても、このことが全体効率に与える影響は無視することができる。
【０１３４】
また、本実施形態のスイッチングアンプは、上記のように第１の実施形態の構成でバッファ回路５００−１を形成することに限らず、第２〜第４の実施形態の構成でバッファ回路５００−１を形成することも可能である。
（７）第７の実施形態
図１５に、本発明の第７の実施形態のスイッチングアンプの構成例を示す。
【０１３５】
図１５に示すように、本実施形態のスイッチングアンプは、図１３に示した第６の実施形態と比較して、ローサイドドライバ２００−２を、バッファ回路５００−１と同様の構成のバッファ回路（第２のバッファ回路）５００−２に置き換えたものである。
【０１３６】
すなわち、本実施形態のスイッチングアンプは、図１に示した第１の実施形態の構成を２組設け、一方の組でバッファ回路５００−１を形成し、他方の組でバッファ回路５００−２を形成している。そして、バッファ回路５００−１をハイサイドゲート６００−１の前段に挿入し、バッファ回路５００−２をローサイドゲート６００−２の前段に挿入している。
【０１３７】
したがって、ローサイドゲート６００−２をＯＮする場合にも、ローサイドゲート６００−２のＯＮ抵抗を低減することができるため、スイッチングアンプの効率のさらなる向上を図ることができるという効果が得られる。
【０１３８】
その他の効果は、第６の実施形態と同様である。
（８）第８の実施形態
図１６に、本発明の第８の実施形態のスイッチングアンプの構成例を示す。
【０１３９】
図１６に示すように、本実施形態のスイッチングアンプは、図１５に示した第７の実施形態と比較して、バッファ回路５００−１，５００−２の各々に、図９に示した第５の実施形態のインダクタ２０８−１，２０８−２を追加したものである。
【０１４０】
すなわち、本実施形態のスイッチングアンプは、図９に示した第５の実施形態の構成でバッファ回路５００−１，５００−２を形成したものに相当する。
【０１４１】
したがって、高速動作時に、ハイサイドゲート１００−１やローサイドゲート１００−２をＯＮする場合にも、出力電圧のパルスが所望の高さに到達するため、スイッチングアンプの線形性の向上を図ることができると共に、スイッチングアンプの効率のさらなる向上を図ることができるという効果が得られる。
【０１４２】
その他の効果は、第７の実施形態と同様である。
【０１４３】
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。
【０１４４】
例えば、第１の実施形態においては、ローサイドドライバ２００−２を、図１９と同様の構成とし、第２〜第４の実施形態においては、ローサイドドライバ２００−２を、図１９の構成にインバータ列２０５−２を追加した構成としたが、ローサイドドライバ２００−２は、いずれの構成でも消費電力が低いため、どちらの構成にしても良い。
【０１４５】
また、第２〜第４の実施形態においては、中継アンプとして、インバータ列２０５−１，２０６−１を用いたが、中継アンプは、一般的なアンプであれば良く、インバータ列には限定されない。
【０１４６】
また、第１〜第５の実施形態においては、本発明のスイッチングアンプを、２値出力のデルタシグマ変調器に対応して送信機に組み込むことを想定し、ハイサイドゲート１００−１とハイサイドドライバ２００−１との組と、ローサイドゲート１００−２とローサイドドライバ２００−２との組と、をそれぞれ１つずつ有する構成とした。しかし、本発明はこれに限らず、デルタシグマ変調器の出力数に対応して、これらの組をそれぞれ１つ以上有していれば良い。例えば、図１７に示したスイッチングアンプ３０７は、３値出力のデルタシグマ変調器３０５に対応し、３つのスイッチ素子を有している。この場合、電源（Ｖｄｄ，Ｖｄｄ／２）に接続された２つのスイッチ素子をハイサイドゲートとして適用し、ＧＮＤに接続されたスイッチ素子をローサイドゲートとして適用する。そのため、ハイサイドゲート１００−１とハイサイドドライバ２００−１との組を２組有し、ローサイドゲート１００−２とローサイドドライバ２００−２との組を１組有することになる。
【０１４７】
また、第６〜第８の実施形態においても、本発明のスイッチングアンプを、２値出力のデルタシグマ変調器に対応して送信機に組み込むことを想定し、ハイサイドゲート６００−１とバッファ回路５００−１との組と、ローサイドゲート６００−２とローサイドドライバ７００−２（または、バッファ回路５００−２）との組と、をそれぞれ１つずつ有する構成とした。しかし、本発明はこれに限らず、デルタシグマ変調器の出力数に対応して、これらの組をそれぞれ１つ以上有していれば良い。例えば、図１７に示したスイッチングアンプ３０７は、３値出力のデルタシグマ変調器３０５に対応し、３つのスイッチ素子を有している。この場合、電源（Ｖｄｄ，Ｖｄｄ／２）に接続された２つのスイッチ素子をハイサイドゲートとして適用し、ＧＮＤに接続されたスイッチ素子をローサイドゲートとして適用する。そのため、ハイサイドゲート６００−１とバッファ回路５００−１との組を２組有し、ローサイドゲート６００−２とローサイドドライバ７００−２（または、バッファ回路５００−２）との組を１組有することになる。
【符号の説明】
【０１４８】
１００−１    ハイサイドゲート
１０１−１    電源
１００−２    ローサイドゲート
２００−１    ハイサイドドライバ
２０１−１    内部アンプ素子
２０２−１    電源
２０３−１    抵抗
２０５−１    インバータ列
２０６−１    ダイオード
２０７−１    コンデンサ
２０８−１    インダクタ
２００−２    ローサイドドライバ
２０１−２    内部アンプ素子
２０２−２    電源
２０３−２    抵抗
２０４−２    電源
２０５−２    インバータ列
２０８−２    インダクタ
３０１    デジタルベースバンド信号生成部
３０２    変換器
３０３    変換器
３０４    ＩＱモジュレータ
３０５    デルタシグマ変調器
３０６    乗算器
３０７    スイッチングアンプ
３０８    ＢＰＦ
３０９    アンテナ（負荷）
４００    ＤＣ−ＤＣコンバータ
５００−１，５００−２    バッファ回路
６００−１    ハイサイドゲート
６０１−１    電源
６００−２    ローサイドゲート
７００−２    ローサイドドライバ
【図１】
0005510564.tif 000002
【図２】
0005510564.tif 000003
【図３】
0005510564.tif 000004
【図４】
0005510564.tif 000005
【図５】
0005510564.tif 000006
【図６】
0005510564.tif 000007
【図７】
0005510564.tif 000008
【図８】
0005510564.tif 000009
【図９】
0005510564.tif 000010
【図１０】
0005510564.tif 000011
【図１１】
0005510564.tif 000012
【図１２】
0005510564.tif 000013
【図１３】
0005510564.tif 000014
【図１４】
0005510564.tif 000015
【図１５】
0005510564.tif 000016
【図１６】
0005510564.tif 000017
【図１７】
0005510564.tif 000018
【図１８】
0005510564.tif 000019
【図１９】
0005510564.tif 000020
【図２０】
0005510564.tif 000021