(57)【特許請求の範囲】
【請求項１】
直流電圧源に直列に接続された２つのスイッチング素子を有するスイッチング電源回路と、前記スイッチング素子をオン／オフさせる駆動信号を前記スイッチング素子に供給するスイッチ制御回路と、前記２つのスイッチング素子の両方がオフとなるデッドタイムを設定するデッドタイム設定回路と、前記スイッチング電源回路の入力電圧、出力電流、出力電圧の少なくとも１つを検知する検知手段とを備える負荷駆動装置において、
前記デッドタイム設定回路は、デッドタイムと前記駆動信号のオンデューティとの相関に基づいてデッドタイムの最適値を探索及び判別する最適値探索部と、前記検知手段で検知された値に基づいて外乱の発生有無を判別する手段と、外乱が発生したと判別された場合に、前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記駆動信号のオンデューティとの相関に基づいて、特定のデッドタイムに対応するオンデューティを算出する演算を実行する外乱補正演算部とを含むことを特徴とする負荷駆動装置。
【請求項２】
直流電圧源に直列に接続された２つのスイッチング素子を有するスイッチング電源回路と、前記スイッチング素子をオン／オフさせる駆動信号を前記スイッチング素子に供給するスイッチ制御回路と、前記２つのスイッチング素子の両方がオフとなるデッドタイムを設定するデッドタイム設定回路と、前記スイッチング電源回路の入力電圧、出力電流、出力電圧の少なくとも１つを検知する検知手段とを備える負荷駆動装置において、
前記デッドタイム設定回路は、デッドタイムと前記スイッチング電源回路の出力電圧との相関に基づいてデッドタイムの最適値を探索及び判別する最適値探索部と、前記検知手段で検知された値に基づいて外乱の発生有無を判別する手段と、外乱が発生したと判別された場合に、前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記スイッチング電源回路の出力電圧との相関に基づいて、特定のデッドタイムに対応する出力電圧を算出する演算を実行する外乱補正演算部とを含むことを特徴とする負荷駆動装置。
【請求項３】
前記数学モデルは、前記２つのスイッチング素子のうち、一方のスイッチング素子がオンかつ他方のスイッチング素子がオフの状態と、前記一方及び他方のスイッチング素子がオフの状態と、前記一方のスイッチング素子がオフかつ前記他方のスイッチング素子がオンの状態の三状態を平均化する状態平均化法に基づいて作成されることを特徴とする請求項１または２に記載の負荷駆動装置。
【請求項４】
直流電圧源に直列に接続された２つのスイッチング素子を有するスイッチング電源回路と、前記スイッチング素子をオン／オフさせる駆動信号を前記スイッチング素子に供給するスイッチ制御回路と、前記スイッチング電源回路の入力電圧、出力電流、出力電圧の少なくとも１つを検知する検知手段とを備える負荷駆動装置の制御方法であって、
前記２つのスイッチング素子の両方がオフとなるデッドタイムの最適値を、デッドタイムと前記駆動信号のオンデューティとの相関またはデッドタイムと前記スイッチング電源回路の出力電圧との相関に基づいて探索及び判別する段階と、
前記検知手段で検知された値に基づいて外乱の発生有無を判別する段階と、
外乱が発生したと判別された場合、デッドタイムと前記駆動信号のオンデューティとの相関に基づく前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記駆動信号のオンデューティとの相関に基づいて、特定のデッドタイムに対応するオンデューティを算出する演算を実行するか、または、前記デッドタイムと前記スイッチング電源回路の出力電圧との相関に基づく前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記スイッチング電源回路の出力電圧との相関に基いて、特定のデッドタイムに対応する出力電圧を算出する演算を実行する段階と、を備えることを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動装置に関し、特に、スイッチング電源回路を備えた負荷駆動装置の低損失化に関する。
【背景技術】
【０００２】
従来、直流電圧源に直列に接続された２つのスイッチング素子を用い、ＰＷＭ制御されたスイッチ駆動信号によりハイ（Ｈｉｇｈ）側のスイッチング素子とロー（Ｌｏｗ）側のスイッチング素子とを交互にオン／オフさせることで所望の出力電圧を得るスイッチング電源回路、及び、このようなスイッチング電源回路を備えた負荷駆動装置が広く用いられている。
一般に、このようなスイッチング電源回路では、一方のスイッチング素子のオン状態から他方のスイッチング素子のオン状態に切り替えるときに、両方のスイッチング素子をオフにする所謂デッドタイムが設けられ、このデッドタイムの期間長は、スイッチング電源回路を備えた負荷駆動装置の効率に影響を及ぼすことが知られている。例えば、デッドタイム期間が長いと、還流電流による導通損失及び寄生ダイオードのリカバリ電流等による損失が増大し、効率が低下する。一方、デッドタイム期間が短すぎると、２つのスイッチング素子を貫通して短絡電流が流れ始めるため、やはり効率は低下する。したがって、負荷駆動装置の電力損失を低減し、その効率を改善するためには、最適なデッドタイムを設定することが望ましい。
【０００３】
この点に関連して、従来、最大の効率を達成するための最適なデッドタイムを設定することにより、同時に、スイッチング素子のオンデューティ（１スイッチングサイクル中のオン時間の割合）が最小になることが報告されており、この事実に着目したデッドタイムの最適化アルゴリズムが提案されている（例えば、特許文献１参照）。
このアルゴリズムは、最初にデッドタイムをある程度長い初期値に設定して、オンデューティを監視しながらデッドタイムを徐々に短くしていき、これに伴うオンデューティの変化が減少から増大に転じるポイント（すなわち、オンデューティが最小と判断されるポイント）のデッドタイムを、その最適値とするものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１４１５６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、負荷駆動装置は、実際には、作動中常に外乱の影響を受けており、そのオンデューティも外乱によってランダムに変動する可能性がある。したがって、単に上記のアルゴリズムを実装するのみでは、例えば、デッドタイム最適化動作の実行中に、入力電圧の低下や負荷電流の増大等により、デッドタイムを短くしたこととは無関係にオンデューティが増大する可能性があり、これによって、本来最適ではないデッドタイムの値を最適値として誤認するおそれがある。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、外乱等の影響を受けた場合でも、スイッチング電源のデッドタイムの最適値を誤認することなく、電力損失を低減することが可能な負荷駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以下の発明の態様は、本発明の構成を例示するものであり、本発明の多様な構成の理解を容易にするために、項別けして説明するものである。各項は、本発明の技術的範囲を限定するものではなく、発明を実施するための最良の形態を参酌しつつ、各項の構成要素の一部を置換し、削除し、又は、さらに他の構成要素を付加したものについても、本願発明の技術的範囲に含まれ得るものである。
【０００８】
（１）直流電圧源に直列に接続された２つのスイッチング素子を有するスイッチング電源回路と、前記スイッチング素子をオン／オフさせる駆動信号を前記スイッチング素子に供給するスイッチ制御回路と、前記２つのスイッチング素子の両方がオフとなるデッドタイムを設定するデッドタイム設定回路と、前記スイッチング電源回路の入力電圧、出力電流、出力電圧の少なくとも１つを検知する検知手段とを備える負荷駆動装置において、前記デッドタイム設定回路は、デッドタイムと前記駆動信号のオンデューティとの相関に基づいてデッドタイムの最適値を探索及び判別する最適値探索部と、前記検知手段で検知された値に基づいて外乱の発生有無を判別する手段と、外乱が発生したと判別された場合に、前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記駆動信号のオンデューティとの相関に基づいて、特定のデッドタイムに対応するオンデューティを算出する演算を実行する外乱補正演算部とを含むことを特徴とする負荷駆動装置（請求項１）。
本項に記載の負荷駆動装置によれば、デッドタイム設定回路が、デッドタイムの最適値を探索及び判別する最適値探索部だけなく、最適値の探索及び判別から外乱の影響を排除するための演算を実行する外乱補正演算部を備えることによって、外乱の影響によるデッドタイムの最適値の誤認を発生させることなく、負荷駆動装置の電力損失を低減することが可能となる。
【０００９】
また、本項に記載の負荷駆動装置において、外乱の発生は、前記スイッチング電源回路の入力電圧、出力電圧、及び出力電流のいずれか１つまたはこれらの任意の組合せに基づいて判別されるものである。そして、本項に記載の負荷駆動装置によれば、外乱補正演算部が、数学モデルに定義されたデッドタイムと駆動信号のオンデューティとの相関に基づいて、特定のデッドタイムに対応するオンデューティを算出する演算を実行することによって、外乱の発生時にも、数学モデルと外乱が発生する以前のスイッチング電源回路の入出力状態に基づいて、外乱が発生しなかった場合のオンデューティを算出することができるため、デッドタイムの最適値の探索及び判別から、外乱の影響を確実に排除することができる。
【００１０】
（２）直流電圧源に直列に接続された２つのスイッチング素子を有するスイッチング電源回路と、前記スイッチング素子をオン／オフさせる駆動信号を前記スイッチング素子に供給するスイッチ制御回路と、前記２つのスイッチング素子の両方がオフとなるデッドタイムを設定するデッドタイム設定回路と、前記スイッチング電源回路の入力電圧、出力電流、出力電圧の少なくとも１つを検知する検知手段とを備える負荷駆動装置において、前記デッドタイム設定回路は、デッドタイムと前記スイッチング電源回路の出力電圧との相関に基づいてデッドタイムの最適値を探索及び判別する最適値探索部と、前記検知手段で検知された値に基づいて外乱の発生有無を判別する手段と、外乱が発生したと判別された場合に、前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記スイッチング電源回路の出力電圧との相関に基づいて、特定のデッドタイムに対応する出力電圧を算出する演算を実行する外乱補正演算部とを含むことを特徴とする負荷駆動装置（請求項２）。
本項に記載の負荷駆動装置によれば、デッドタイム設定回路が、デッドタイムの最適値を探索及び判別する最適値探索部だけなく、最適値の探索及び判別から外乱の影響を排除するための演算を実行する外乱補正演算部を備えることによって、外乱の影響によるデッドタイムの最適値の誤認を発生させることなく、負荷駆動装置の電力損失を低減することが可能となる。また、本項に記載の負荷駆動装置において、外乱の発生は、前記スイッチング電源回路の入力電圧、出力電圧、及び出力電流のいずれか１つまたはこれらの任意の組合せに基づいて判別されるものである。そして、本項に記載の負荷駆動装置によれば、外乱補正演算部が、数学モデルに定義されたデッドタイムとスイッチング電源回路の出力電圧との相関に基づいて、特定のデッドタイムに対応する出力電圧を算出する演算を実行することによって、外乱の発生時にも、数学モデルと外乱が発生する以前のスイッチング電源回路の入出力状態に基づいて、外乱が発生しなかった場合の出力電圧を算出することができるため、デッドタイムの最適値の探索及び判別から、外乱の影響を確実に排除することができる。
【００１１】
（３）（１）または（２）項に記載の負荷駆動装置において、前記数学モデルは、前記２つのスイッチング素子のうち、一方のスイッチング素子がオンかつ他方のスイッチング素子がオフの状態と、前記一方及び他方のスイッチング素子がオフの状態と、前記一方のスイッチング素子がオフかつ前記他方のスイッチング素子がオンの状態の三状態を平均化する状態平均化法に基づいて作成されることを特徴とする負荷駆動装置（請求項３）。
本項に記載の負荷駆動装置によれば、スイッチング電源回路の、デッドタイムを加味した有効な数学モデルを作成することが可能になる。
【００１２】
さらに、本項に記載の負荷駆動装置において、数学モデルに含まれるパラメータについては、スイッチング電源回路の作動中の入出力状態と、入出力状態から推定される状態変数に基づいて算出されたパラメータを適用するものであってもよい。さらに、本項に記載の負荷駆動装置は、意図的に外乱を発生させる外乱発生部を備え、上記パラメータの決定は、この外乱の影響も加味してなされることが好ましい。これによって、数学モデルに対して、スイッチング電源回路の回路定数の実機ごとのばらつき、温度ドリフト、及び経年変化等を反映させ、デッドタイムの最適値を確実に判別することが可能となる。
【００１６】
（６）直流電圧源に直列に接続された２つのスイッチング素子を有するスイッチング電源回路と、前記スイッチング素子をオン／オフさせる駆動信号を前記スイッチング素子に供給するスイッチ制御回路と、前記スイッチング電源回路の入力電圧、出力電流、出力電圧の少なくとも１つを検知する検知手段とを備える負荷駆動装置の制御方法であって、前記２つのスイッチング素子の両方がオフとなるデッドタイムの最適値を、デッドタイムと前記駆動信号のオンデューティとの相関またはデッドタイムと前記スイッチング電源回路の出力電圧との相関に基づいて探索及び判別する段階と、前記検知手段で検知された値に基づいて外乱の発生有無を判別する段階と、外乱が発生したと判別された場合、デッドタイムと前記駆動信号のオンデューティとの相関に基づく前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記駆動信号のオンデューティとの相関に基づいて、特定のデッドタイムに対応するオンデューティを算出する演算を実行するか、または、前記デッドタイムと前記スイッチング電源回路の出力電圧との相関に基づく前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記スイッチング電源回路の出力電圧との相関に基いて、特定のデッドタイムに対応する出力電圧を算出する演算を実行する段階と、を備えることを特徴とする制御方法（請求項４）。
【発明の効果】
【００１７】
本発明に係る負荷駆動装置は、以上のように構成したため、スイッチング電源を備えた負荷駆動装置において、外乱等の影響を受けた場合でも、スイッチング電源のデッドタイムの最適値を誤認することなく、負荷駆動装置の効率を最大化する最適なデッドタイムを設定することができ、ひいては負荷駆動装置の電力損失を低減することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態における負荷駆動装置を示す回路構成図である。
【図２】図１に示す負荷駆動装置のデッドタイム設定回路の制御動作を示すフローチャートである。
【図３】本発明の一実施形態において、スイッチング電源回路の三状態を示す図であり、（ａ）は、スイッチング電源回路の等価回路図、（ｂ）は、一方のスイッチング素子がオンかつ他方のスイッチング素子がオフの状態、（ｃ）は、一方及び他方のスイッチング素子がオフの状態、（ｄ）は、一方のスイッチング素子がオフかつ他方のスイッチング素子がオンの状態をそれぞれ示す等価回路図である。
【図４】本発明に一実施形態において、スイッチング電源回路の数学モデルを示すブロック線図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態を添付図面に基づいて説明する。
図１は、本発明の一実施形態における負荷駆動装置１を示す回路構成図である。図１に示す負荷駆動装置１は、所謂降圧型のＤＣ−ＤＣコンバータを構成するものであり、直流電圧源Ｖｃｃに直列に接続された２つのスイッチング素子Ｑ１、Ｑ２を有するスイッチング電源回路２と、スイッチング素子Ｑ１、Ｑ２をオン／オフさせる駆動信号をこれらのスイッチング素子Ｑ１、Ｑ２に供給するスイッチ制御回路３と、抵抗Ｒ１，Ｒ２からなり、スイッチング電源回路２の出力電圧を検出する電圧検出回路４と、検出した出力電圧と基準電圧Ｖｄｃとの誤差を出力するエラーアンプ８を含む補償回路５とを備えている。
【００２０】
スイッチング電源回路２において、スイッチング素子Ｑ１、Ｑ２はＭＯＳＦＥＴからなり、スイッチング素子Ｑ１のドレインは直流電圧源Ｖｃｃの正極側に接続されてハイ側のスイッチング素子として構成され、スイッチング素子Ｑ２のソースは直流電圧源Ｖｃｃの負極側（ＧＮＤ）に接続されてロー側のスイッチング素子として構成されている。スイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインは互いに接続されており、その接続点に、インダクタＬ１の一端が接続されている。そして、インダクタＬ１の他端は、コンデンサＣ１の一端に接続され、コンデンサＣ１の他端は、直流電圧源Ｖｃｃの負極側に接続されており、コンデンサＣ１と並列に負荷７が接続される。
【００２１】
スイッチ制御回路３は、補償回路５からの出力と、後述するデッドタイム設定回路６からの出力に基づいて、適切なオンデューティとデッドタイムを有する駆動信号（ゲート駆動信号）をスイッチング素子Ｑ１、Ｑ２に出力し、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを交互にオン／オフすることによって、スイッチング電源回路２の所望の出力電圧を達成するものである。
【００２２】
本実施形態における負荷駆動装置１は、さらに、最適値探索部９及び外乱補正演算部１０を含むデッドタイム設定回路６を有しており、以下、その動作の詳細について説明する。
尚、本実施形態において、補償回路５、スイッチ制御回路３、及びデッドタイム設定回路６は、一体のプログラマブルデバイスにより構成されることが好ましい。その際、デッドタイム設定回路６の最適値探索部９及び外乱補正演算部１０は、好ましくは、以下に説明する動作を実行するソフトウェアモジュールとして実装されるものである。
但し、本発明は、これらの構成要素の実装態様によって限定されるものではなく、また、デッドタイム設定回路６は、後述する制御動作を実行する限り、任意の適切なハードウェアまたはソフトウェア、またはそれらの組合せによって実現されるものであってもよい。
【００２３】
図２は、負荷駆動装置１におけるデッドタイム設定回路６の制御動作を示すフローチャートであり、以下、図２を参照して、その動作をステップ毎に説明する。
【００２４】
まず、適切なトリガー信号等によりデッドタイム設定回路６の動作が開始された（Ｓｔａｒｔ）後、デッドタイム変数Ｔｄｎに初期値Ｔｄｉが設定される（ステップＳ１）。この際、初期値Ｔｄｉとしては、通常、ある程度大きな値（すなわち、予想されるデッドタイムの最適値よりも長い時間に対応する値）が設定される。
ここで、このデッドタイム変数Ｔｄｎの値はスイッチ制御回路３に出力され、スイッチ制御回路３は、このＴｄｎの値に基づいて設定されたデッドタイムを有する駆動信号をスイッチング素子Ｑ１、Ｑ２に対して出力する。
【００２５】
次に、デッドタイムの最適値変数Ｔｄｏにデッドタイム変数Ｔｄｎの値が設定される（ステップＳ２）。次に、デッドタイム設定回路６は、スイッチ制御回路３から、駆動信号のこの時点のオンデューティを受け取り、オンデューティ変数ＤｏにこのオンデューティＤが設定される（ステップＳ３）。次に、デッドタイム変数Ｔｄｎの値が所定の時間幅ΔＴｄｎだけ短縮される（Ｔｄｎ−ΔＴｄｎが、デッドタイム変数Ｔｄｎの新たな値として設定される）（ステップＳ４）。
【００２６】
次に、ステップＳ５において、負荷駆動装置１に現在外乱が発生しているか否かが判別される。この判別は、例えば、補償回路５からの出力が予め設定された許容範囲内にあるか否かに基づいて実行される。すなわち、この許容範囲は、スイッチング電源回路の出力電圧の正常範囲と対応し、外乱の影響を受けて出力電圧が異常な変動を示した場合、補償回路５からの出力が許容範囲から逸脱するように定められている。そして、補償回路５からの出力が許容範囲内にある場合、外乱は発生してないと判別されて、制御は、ステップＳ８に移行する。
尚、本実施形態における負荷駆動装置１は、スイッチング電源回路２の入力電圧、出力電流、出力電圧のいずれか１つまたはこれらの任意の組合せの検知手段（図示は省略する）を備えて、外乱の判別は、これらのうちの１つまたは複数が予め設定された許容範囲内にあるか否かに基づいて実行されるものであってもよい。
【００２７】
次に、ステップ８において、デッドタイム設定回路６は、スイッチ制御回路３から、駆動信号のこの時点のオンデューティＤを受け取り、このオンデューティＤ（すなわち、デッドタイムを時間幅ΔＴｄｎだけ短縮した後のオンデューティ）と、オンデューティ変数Ｄｏの値（すなわち、デッドタイムを時間幅ΔＴｄｎだけ短縮する以前のオンデューティ）が比較される。そして、このオンデューティＤが、デッドタイムを時間幅ΔＴｄｎだけ短縮する以前のオンデューティＤｏ以下（Ｄ≦Ｄｏ）であった場合（Ｙ）、制御は、ステップＳ７に移行する。
【００２８】
ステップＳ７では、再びオンデューティＤとオンデューティ変数Ｄｏの値が比較され、オンデューティＤが、デッドタイムを時間幅ΔＴｄｎだけ短縮する以前のオンデューティＤｏよりも減少していた場合（Ｙ）、制御は、ステップＳ２に戻る。ステップＳ２では、この時点のデッドタイム変数Ｔｄｎの値が最適値変数Ｔｄｏに設定される。これによって、最適値変数Ｔｄｏの値は、以前の値から時間幅ΔＴｄｎだけ短縮された値に更新され、以後のステップが繰り返される。また、ステップＳ７において、オンデューティＤが以前のオンデューティＤｏよりも減少していなかった場合（Ｎ）、制御はステップＳ３に戻り、最適値変数Ｔｄｏの値を更新することなく、以後のステップが繰り返される。
【００２９】
一方、ステップＳ８において、オンデューティＤが、デッドタイムを時間幅ΔＴｄｎだけ短縮する以前のデューティ比Ｄｏよりも増大していた（Ｄ＞Ｄｏ）場合（Ｎ）、制御は、ステップＳ９に移行する。そして、ステップＳ９において、このときの最適値変数Ｔｄｏの値（すなわち、直前のステップＳ４において時間幅ΔＴｄｎだけ短縮される以前のデッドタイム変数Ｔｄｎの値）が、最適値としてデッドタイム変数Ｔｄｎに設定され、以後、スイッチ制御回路３は、ここで設定されたデッドタイムを有する駆動信号をスイッチング素子Ｑ１、Ｑ２に供給することになる。
【００３０】
このように、本実施形態における負荷駆動装置１において、図２に示すデッドタイム設定回路６の動作のうち、ステップＳ１〜Ｓ５、Ｓ７〜Ｓ９は、最適値探索部９における最適値の探索及び判別の動作に相当するものであり、この最適値探索部９は、デッドタイムとスイッチング素子Ｑ１、Ｑ２を駆動する駆動信号のオンデューティとの相関に基づいて、デッドタイムの最適値を探索及び判別するものである。
【００３１】
そして、ステップＳ５において、外乱が発生していると判別された場合、制御はステップＳ６に移行し、以後の最適値の探索及び判別から外乱の影響を排除するための演算が実行される。すなわち、本実施形態において、ステップＳ６は、外乱補正演算部１０の動作に相当する。
外乱補正演算部１０は、予め作成されたスイッチング電源回路２の数学モデルを備えており、この数学モデルに基づいて、外乱が発生しなかった場合のスイッチング電源回路２の現在の状態を推定（算出）するものである。以下、図３及び図４を参照して、好ましい数学モデルの一例について詳述する。
【００３２】
図３（ａ）は、スイッチング電源回路２の等価回路図であり、ｄ１、ｄ２は、それぞれスイッチング素子Ｑ１、Ｑ２のボディダイオードを示す。また、図３（ｂ）〜（ｄ）は、図３（ａ）に示すスイッチング電源回路２において、それぞれ、ハイ側のスイッチング素子Ｑ１がオンかつロー側のスイッチング素子Ｑ２がオフの状態（図３（ｂ））、ハイ側のスイッチング素子Ｑ１及びロー側のスイッチング素子Ｑ２が共にオフの状態（図３（ｃ））、ハイ側のスイッチング素子Ｑ１がオフかつロー側のスイッチング素子Ｑ２がオンの状態（図３（ｄ））を示す等価回路図である。
ここで、図３（ｃ）に示す状態が持続する期間がデッドタイムに相当する。また、以下では、図３（ｂ）に示す状態が持続する期間及び図３（ｄ）に示す状態が持続する期間を、ハイ側のスイッチング素子Ｑ１を基準として、それぞれオンタイム及びオフタイムという。そして、図３（ｂ）〜（ｄ）に示す三状態の期間長の合計に対する各状態の期間長の割合を、それぞれオンデューティＤ１、デッドタイムデューティＤ２、オフデューティＤ３という。
この定義により、オンデューティＤ１、デッドタイムデユーティＤ２、オフデューティＤ３は、次式（１）を満たしている。
【数１】
0005472624.tif 000002
尚、図３において、Ｖｉは直流電圧源Ｖｃｃの電圧値、ＬはインダクタＬ１のインダクタンス、ＣはコンデンサＣ１のキャパシタンス、Ｒは負荷７の等価抵抗であり、ｒｓ１、ｒｓ２は、それぞれスイッチング素子Ｑ１、Ｑ２のオン抵抗、ｒｄ２はボディダイオードｄ２のオン抵抗、ｒＬはインダクタＬ１の直流抵抗成分、ｒｅｓｒはコンデンサＣ１の等価直列抵抗である。
【００３３】
本実施形態において外乱補正演算部１０が備える数学モデルは、所謂状態平均化法に基づいて作成され、その際、スイッチング電源回路２のオンタイム（図３（ｂ））及びオフタイム（図３（ｄ））だけでなく、デッドタイム（図３（ｃ））を加えた三状態を平均化することにより、例えば、デッドタイムデューティＤ２とオンデューティＤ１とを関係付けることを可能にするものである。
【００３４】
具体的には、インダクタ電流ｉＬと、コンデンサ電圧ＶＣを用いて、次のように状態変数ｘを定義すると、
【数２】
0005472624.tif 000003
図３（ｂ）〜（ｃ）に示す各状態について、それぞれ次式（３）〜（５）に示すような状態方程式が成立する。
【数３】
0005472624.tif 000004
【００３５】
但し、式（３）〜（５）において、係数行列Ａ１〜Ａ３，ｂ１は、次式（６）〜（８）で表される。
【数４】
0005472624.tif 000005
【数５】
0005472624.tif 000006
【数６】
0005472624.tif 000007
また、αは、式の簡略化のため次式（９）により定義された定数である。
【数７】
0005472624.tif 000008
【００３６】
さらに、図３（ｂ）〜（ｃ）に示す各状態において、次式（１０）に示すような出力方程式が成立する。
【数８】
0005472624.tif 000009
【００３７】
ここで、式（３）〜（５）を、それぞれのデューティにしたがって平均化すると、平均化状態変数（１１）は、次式（１２）に示すような平均化状態方程式を満足する。
【数９】
0005472624.tif 000010
【数１０】
0005472624.tif 000011
但し、係数行列Ａ，ｂは、次のように定義され、
【数１１】
0005472624.tif 000012
具体的には、
【数１２】
0005472624.tif 000013
となる。
また、ｒは、式の簡略化のため次式（１６）により定義された定数である。
【数１３】
0005472624.tif 000014
【００３８】
ここで、平均化状態方程式（１２）を成分毎に書き下せば、次式（１７）、（１８）のようになり（但し、平均を表す上付きバーを省略した）、これらの平均化状態方程式と出力方程式（１０）と合わせて、スイッチング電源回路２の数学モデルが構成される。
【数１４】
0005472624.tif 000015
【数１５】
0005472624.tif 000016
【００３９】
ここで、式（１７）、（１８）及び式（１０）をブロック線図として表した図を、図４に示す。但し、図４において、図１における負荷７の等価抵抗Ｒは、出力電圧Ｖｏと出力電流Ｉｏを用いて
【数１６】
0005472624.tif 000017
で表されている。
尚、図４中、「×」、「÷」が記載された四角形のブロック及び「＋」、「−」が記載された円のブロックは、それぞれのブロックへの入力に対して対応する演算を施して出力することを表し、定数（例えば、ｒｅｓｒ）が記載された四角形のブロックは、その定数がブロックから出力されることを表す。また、三角形のブロックは、ブロック内に記載された定数を比例定数とする比例ゲインであり、「１／ｓ」が記載された四角形のブロックは積分を表す。
【００４０】
図４からも分かるように、この数学モデルは、スイッチング電源回路２の入出力状態（入力電圧Ｖｉ、出力電圧Ｖｏ）、状態変数（インダクタ電流ｉＬ、コンデンサ電圧ＶＣ）、オンデューティＤ１、及び、デッドタイムデューティＤ２を関係付けるものであり、この数学モデルを用いて、例えば、入力電圧Ｖｉ、出力電圧Ｖｏ、及びデッドタイムデューティＤ２の関数として、オンデューティＤ１を算出することができる。
【００４１】
そして、図２のステップＳ６の動作について詳述すれば、次の通りである。
ここで、負荷駆動装置１は、例えば、入力電圧Ｖｉの検知手段（図示は省略する）及び出力電圧Ｖｏの検知手段（電圧検出回路４の出力を直接用いるものであっても、補償回路５の出力から出力電圧Ｖｏを求めるものであってもよい）を備えており、デッドタイム設定回路６は、その始動後、ステップＳ５で外乱が発生したと判別される前の任意の時点で、外乱が発生していないときの入力電圧Ｖｉ及び出力電圧Ｖｏの値を保存しているものとする。
ステップＳ５において外乱が発生していると判別された後、ステップＳ６では、最適値探索部からその時点のデッドタイムＴｄｎを受け取り、そのデッドタイムを、（必要な場合適当に換算して）、デッドタイムデューティＤ２として用い、さらに、予め保存されている外乱が発生していないときの入力電圧Ｖｉ及び出力電圧Ｖｏ（デッドタイム設定回路６の始動後、このような検知及び保存が複数回行われている場合は、最新の値）を用いて、上述した数学モデルからオンタイムデューティＤ１を算出する。そして、算出されたオンタイムデューティＤ１が、（必要な場合適当に換算された後）、この時点のオンデューティＤとして、ステップＳ６に受け渡されることになる。
【００４２】
これによって、ステップＳ６では、外乱の影響を受けている可能性のある（実際の）オンデューティではなく、数学モデルに基づいて算出されたオンデューティ（すなわち、仮に外乱が発生しなかった場合に、この時点のデッドタイムＴｄｎに対応するオンデューティとしてより適切な値）を使用して、オンデューティ変数Ｄｏとの比較判別が実施されるため、最適値探索部６によるデッドタイムの探索及び判別から外乱の影響を排除することができる。
【００４３】
ここで、一般に、回路素子の回路定数には、実機ごとのばらつき、及び、温度ドリフトや経年変化等による変動があるため、数学モデルに含まれるパラメータ（例えば、係数行列Ａ、ｂの成分）は、これらの回路素子のばらつきまたは変動に応じて定められることが望ましい。この点に鑑みて、負荷駆動装置１は、その入出力状態から状態変数を推定する推定手段（所謂オブザーバ)を備え、入出力状態から推定された状態変数を用いて、各実機毎に、かつ、その実機の使用環境及び使用時間等に応じた適切なタイミングで、上記パラメータの算出を実行し、この算出されたパラメータを、デッドタイム設定回路６が備える数学モデルに対して適用するものであってもよい。これによって、デッドタイムの最適値をさらに確実に判別することが可能となる。
【００４４】
尚、上述した数学モデルは、ハイ側のスイッチング素子Ｑ１のオフからロー側のスイッチング素子のオンまでのデッドタイムに関連して説明したが、本実施形態における数学モデルを含むデッドタイム設定回路６が、ロー側のスイッチング素子Ｑ２のオフからハイ側のスイッチング素子のオンまでのデッドタイムに対しても同様に適用可能なものである。
また、デッドタイム設定回路６は、負荷駆動装置１の作動中、任意の適切なタイミングで始動させることが可能であり、例えば、負荷駆動装置１の動作開始後、周期的に始動させるものであってもよい。
【００４５】
以上、本発明に係る負荷駆動装置の好ましい実施形態について説明したが、本発明に係る負荷駆動装置は、その最適値探索部９が、デッドタイムとスイッチング電源回路２の出力電圧との相関に基づいて、最適値を探索及び判別するものであってもよい。
この場合、最適値探索部９は、図２に示した動作と同様の動作により、出力電圧が最大と判断されるポイント（デッドタイムの短縮に伴って、出力電圧が増大から減少に転じるポイント）におけるデッドタイムを、最適値として判別し、また、外乱補正演算部１０は、その数学モデルに表されたスイッチング電源回路２の入出力状態（入力電圧Ｖｉ、出力電圧Ｖｏ）、状態変数（インダクタ電流ｉＬ、コンデンサ電圧ＶＣ）、オンデューティＤ１、及び、デッドタイムデューティＤ２との相関から、最適値探索部９から受け取ったデッドタイムＴｄｎに応じた、外乱が発生していない場合の出力電圧Ｖｏを算出するものである。
【符号の説明】
【００４６】
１：負荷駆動装置、２：スイッチング電源回路、３：スイッチ制御回路、４：電圧検出回路、５：補償回路、６：デッドタイム設定回路、７：負荷、８：エラーアンプ、９：最適値探索部、１０：外乱補正演算部、Ｃ１：コンデンサ、Ｌ１：インダクタ、Ｑ１，Ｑ２：スイッチング素子、Ｒ１，Ｒ２：抵抗、Ｖｃｃ：直流電源電圧、Ｖｄｃ：基準電圧
【図１】
0005472624.tif 000018
【図２】
0005472624.tif 000019
【図３】
0005472624.tif 000020
【図４】
0005472624.tif 000021