(57)【特許請求の範囲】
【請求項１】
加熱した基材の上に、酸素ガス雰囲気中でＩｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する活性層を反応性スパッタリング法によって形成し、
前記活性層の上に、シリコン酸化膜又はシリコン窒化膜と金属酸化膜との積層構造をスパッタリング法によって形成し、前記積層構造をエッチングして所定形状にパターニングすることで、前記活性層に対するエッチャントから前記活性層のチャネル領域を保護するストッパ層を形成し、
前記活性層及び前記ストッパ層を覆う金属膜を形成し、前記ストッパ層上に開口を有するレジストマスクを前記金属膜上に形成し、前記レジストマスクをマスクとして前記金属膜をウェットエッチングすることで、前記チャネル領域上のストッパ層を露出させる形状のソース電極及びドレイン電極を形成し、
前記ストッパ層及び前記レジストマスクをマスクとして前記活性層をエッチングする
電界効果型トランジスタの製造方法。
【請求項２】
請求項１に記載の電界効果型トランジスタの製造方法であって、
前記ストッパ層を形成する工程は、前記活性層を形成した後、前記活性層の成膜チャンバ内で前記ストッパ層を連続的に成膜する
電界効果型トランジスタの製造方法。
【請求項３】
請求項１に記載の電界効果型トランジスタの製造方法であって、
前記ストッパ層を形成する工程は、
前記活性層の上に、シリコン酸化膜又はシリコン窒化膜からなる第１の絶縁膜をスパッタリング法によって形成する工程と、
前記第１の絶縁膜の上に、金属酸化膜からなる第２の絶縁膜をスパッタリング法によって形成する工程とを含む
電界効果型トランジスタの製造方法。
【請求項４】
請求項１に記載の電界効果型トランジスタの製造方法であって、
前記ストッパ層を形成する工程は、
前記活性層の上に、金属酸化膜からなる第１の絶縁膜をスパッタリング法によって形成する工程と、
前記第１の絶縁膜の上に、シリコン酸化膜又はシリコン窒化膜からなる第２の絶縁膜をスパッタリング法によって形成する工程とを含む
電界効果型トランジスタの製造方法。
【請求項５】
請求項１に記載の電界効果型トランジスタの製造方法であって、
前記ストッパ層を形成する工程は、同一チャンバ内で前記シリコン酸化膜又は前記シリコン窒化膜と前記金属酸化膜とを連続的に成膜する
電界効果型トランジスタの製造方法。
【請求項６】
請求項５に記載の電界効果型トランジスタの製造方法であって、
前記ストッパ層を形成する工程は、前記活性層を形成した後、前記活性層の成膜チャンバ内で前記ストッパ層を連続的に成膜する
電界効果型トランジスタの製造方法。
【請求項７】
請求項１に記載の電界効果型トランジスタの製造方法であって、
前記基材はゲート電極を含み、
前記活性層を形成する前に、前記ゲート電極を被覆するゲート絶縁膜をさらに形成する
電界効果型トランジスタの製造方法。
【請求項８】
請求項７に記載の電界効果型トランジスタの製造方法であって、
前記ゲート絶縁膜を形成する工程は、前記ゲート絶縁膜をスパッタリング法によって形成する
電界効果型トランジスタの製造方法。
【請求項９】
請求項７に記載の電界効果型トランジスタの製造方法であって、
前記ゲート絶縁膜を形成する工程は、
前記ゲート電極の上に、金属酸化膜からなる第１のゲート絶縁膜を形成する工程と、
前記第１のゲート絶縁膜の上に、シリコン酸化膜又はシリコン窒化膜からなる第２のゲート絶縁膜を形成する工程とを含む
電界効果型トランジスタの製造方法。
【請求項１０】
請求項７に記載の電界効果型トランジスタの製造方法であって、
前記ゲート絶縁膜を形成する工程は、
前記ゲート電極の上に、シリコン酸化膜又はシリコン窒化膜からなる第１のゲート絶縁膜を形成する工程と、
前記第１のゲート絶縁膜の上に、金属酸化膜からなる第２のゲート絶縁膜を形成する工程とを含む
電界効果型トランジスタの製造方法。
【請求項１１】
請求項１に記載の電界効果型トランジスタの製造方法であって、さらに、
前記活性層と前記ストッパ層と前記ソース電極及びドレイン電極とを被覆する保護膜を形成する
電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩｎＧａＺｎＯ系半導体酸化物で形成された活性層を有する電界効果型トランジスタの製造方法及び製造装置に関する。
【背景技術】
【０００２】
近年、アクティブマトリクス型の液晶ディスプレイが広く用いられている。アクティブマトリクス型液晶ディスプレイは、画素ごとにスイッチング素子として電界効果型の薄膜トランジスタ（ＴＦＴ）を有している。【０００３】
薄膜トランジスタとしては、活性層がポリシリコンで構成されたポリシリコン型薄膜トランジスタ、活性層がアモルファスシリコンで構成されたアモルファスシリコン型薄膜トランジスタが知られている。【０００４】
アモルファスシリコン型薄膜トランジスタは、ポリシリコン型薄膜トランジスタに比べて、活性層の作製が容易であるため、比較的大面積の基板に均一に成膜できるという利点がある。【０００５】
一方、アモルファスシリコンよりもキャリア（電子、ホール）の高移動度を実現できる活性層材料として、透明アモルファス酸化物薄膜の開発が進められている。例えば、特許文献１には、ホモロガス化合物ＩｎＭＯ3（ＺｎＯ）m（Ｍ＝Ｉｎ、Ｆｅ、Ｇａ又はＡｌ、ｍ＝１以上５０未満の整数）を活性層として用いる電界効果型トランジスタが記載されている。また、特許文献２には、ＩｎＧａＯ3（ＺｎＯ）4組成を有する多結晶焼結体からなるターゲット材料をスパッタリングしてＩｎ−Ｇａ−Ｚｎ−Ｏ系の活性層を形成する電界効果型トランジスタの製造方法が記載されている。【０００６】
アモルファスシリコン型薄膜トランジスタは、アモルファスシリコンからなる活性層をＣＶＤ法によって成膜していた。一方、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の活性層は、ＣＶＤ法で成膜できないため、スパッタリング法によって成膜する必要がある。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の薄膜は、酸及びアルカリに対して溶性である。このため、エッチャント（エッチング液）を用いたパターニング工程に際しては、エッチャントからＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜を保護するための保護層を形成する必要がある。薄膜のパターンエッチングに際しては従来から感光性樹脂からなるレジストマスクが広く用いられている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１０３９５７号公報（段落[００１０]）
【特許文献２】特開２００６−１６５５２７号公報（段落［０１０３］〜［０１１９］）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、レジストマスクは通常、大気雰囲気下で形成される。このため、上記保護層をレジストマスクで構成する場合、活性層の形成後に活性層を大気雰囲気に曝すことになる。このため、活性層の表面に大気中の水分や不純物が付着することで活性層の膜質が損なわれるおそれがある。また、保護層の形成に多大な時間が必要となり、生産性の低下の要因となり得る。【０００９】
以上のような事情に鑑み、本発明の目的は、大気雰囲気に曝すことなくエッチャントから活性層を保護することができる電界効果型トランジスタの製造方法及びその製造装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一形態に係る電界効果型トランジスタの製造方法は、基材の上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する活性層をスパッタリング法によって形成する工程を含む。前記活性層の上に、前記活性層に対するエッチャントから前記活性層を保護するストッパ層がスパッタリング法によって形成される。前記ストッパ層をマスクとして前記活性層はエッチングされる。【００１１】
本発明の一形態に係る電界効果型トランジスタの製造装置は、基材の上に、活性層と、前記活性層に対するエッチャントから前記活性層を保護するストッパ層とをそれぞれ形成するための電界効果型トランジスタの製造装置に係る。前記製造装置は、第１の成膜室と、第２の成膜室とを具備する。前記第１の成膜室は、前記基材の上にＩｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する前記活性層を成膜するための第１のスパッタリングカソードを含む。前記第２の成膜室は、前記基材の上にシリコン酸化膜又はシリコン窒化膜からなる前記ストッパ層を成膜するための第２のスパッタリングカソードを含む。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施の形態に係る電界効果型トランジスタの製造方法を説明する各工程の要部断面図である。
【図２】本発明の第１の実施の形態に係る電界効果型トランジスタの製造方法を説明する各工程の要部断面図である。
【図３】本発明の第１の実施の形態に係る電界効果型トランジスタの製造方法を説明する各工程の要部断面図である。
【図４】本発明の第１の実施の形態に係る電界効果型トランジスタの製造方法を説明する各工程の要部断面図である。
【図５】本発明の第１の実施の形態に係る電界効果型トランジスタの製造方法を説明する各工程の要部断面図である。
【図６】本発明の第１の実施の形態に係る電界効果型トランジスタの製造装置の概略構成図である。
【図７】本発明の第２の実施の形態に係る電界効果型トランジスタの構成を示す概略断面図である。
【図８】本発明の第２の実施の形態に係る電界効果型トランジスタの製造装置の概略構成図である。
【図９】本発明の第３の実施の形態に係る電界効果型トランジスタの構成を示す概略断面図である。
【図１０】本発明の第３の実施の形態に係る電界効果型トランジスタの製造装置の概略構成図である。
【図１１】本発明の第４の実施の形態に係る電界効果型トランジスタの製造装置の概略構成図である。
【発明を実施するための形態】
【００１３】
本発明の一実施の形態に係る電界効果型トランジスタの製造方法は、基材の上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する活性層をスパッタリング法によって形成する工程を含む。前記活性層の上に、前記活性層に対するエッチャントから前記活性層を保護するストッパ層がスパッタリング法によって形成される。前記ストッパ層をマスクとして前記活性層はエッチングされる。
【００１４】
上記電界効果型トランジスタの製造方法においては、ストッパ層をスパッタリング法で成膜するようにしている。これにより、活性層の成膜後、活性層を大気に曝すことなくストッパ層を形成することが可能となるので、活性層の表面への大気中の水分や不純物の付着に起因する膜質の劣化を防止することができる。また、活性層の成膜後、ストッパ層を連続成膜することも可能となるので、ストッパ層の成膜に必要な工程時間を短縮でき、生産性の向上を図ることが可能となる。
【００１５】
基材は、典型的には、ガラス基板である。基材の大きさは特に制限されない。
【００１６】
前記活性層は、酸化性ガス（例えば、Ｏ2、Ｏ3、Ｈ2Ｏ等）との反応性スパッタリング法によって成膜されてもよい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ薄膜を形成するためのスパッタリングターゲットは、Ｉｎ−Ｇａ−Ｚｎ−Ｏの単一のターゲットを用いてもよいし、Ｉｎ2Ｏ3ターゲット、Ｇａ2Ｏ3ターゲット及びＺｎＯターゲットのような複数のターゲットを用いてもよい。酸素雰囲気中でのスパッタリング成膜は、導入する酸素の分圧（流量）を制御することによって、膜中の酸素濃度を容易に制御することが可能となる。
【００１７】
前記ストッパ層は、前記活性層を形成した後、前記活性層の成膜チャンバ内で連続的に成膜されてもよい。
これにより、活性層の成膜チャンバから基材を搬出することなくストッパ層の成膜が可能となるので、生産性の更なる向上を図ることができる。この場合、上記成膜チャンバには、活性層を成膜するためのスパッタリングターゲットとは別に、ストッパ層を成膜するためのスパッタリングターゲットが配置される。そして、成膜工程ごとに各スパッタリングターゲットが使い分けられる。
【００１８】
前記ストッパ層を形成する工程は、前記活性層の上に、シリコン酸化膜又はシリコン窒化膜からなる第１の絶縁膜をスパッタリング法によって形成する工程と、前記第１の絶縁膜の上に、金属酸化膜からなる第２の絶縁膜をスパッタリング法によって形成する工程とを含んでいてもよい。
または、前記ストッパ層を形成する工程は、前記活性層の上に、金属酸化膜からなる第１の絶縁膜をスパッタリング法によって形成する工程と、前記第１の絶縁膜の上に、シリコン酸化膜又はシリコン窒化膜からなる第２の絶縁膜をスパッタリング法によって形成する工程とを含んでいてもよい。
このようにストッパ層を多層膜で構成することにより、ストッパ層として要求される種々の機能を確保することができる。上記の例において、第１の絶縁膜は、所定の電気絶縁性を確保する機能を有し、第２の絶縁膜は所定のバリア性を確保する機能を有する。
【００１９】
前記第１の絶縁膜と前記第２の絶縁膜とは同一チャンバ内で連続的に成膜されてもよい。
第１及び第２の絶縁膜を連続的に成膜することで、ストッパ層をひとつのチャンバ内で一括的に成膜することができ、生産性の向上を図ることが可能となる。この場合、上記チャンバには、第１の絶縁膜を成膜するためのスパッタリングターゲットと、第２の絶縁膜を成膜するためのスパッタリングターゲットが配置される。そして、成膜工程ごとに各スパッタリングターゲットが使い分けられる。
【００２０】
前記ストッパ層は、前記活性層を形成した後、前記活性層の成膜チャンバ内で連続的に成膜されてもよい。
これにより、活性層の成膜チャンバから基材を搬出することなくストッパ層の成膜が可能となるので、生産性の更なる向上を図ることができる。
【００２１】
前記基材はゲート電極を含み、前記活性層を形成する前に、前記ゲート電極を被覆するゲート絶縁膜をさらに形成してもよい。
これにより、ボトムゲート型の電界効果型トランジスタを作製することができる。ゲート電極は、基材の上に形成された電極膜でもよいし、基材そのものをゲート電極で構成してもよい。
【００２２】
前記ゲート絶縁膜は、スパッタリング法によって形成されることができる。
これにより、ゲート絶縁膜、活性層及びストッパ層を真空雰囲気中で連続して成膜することが可能となる。
【００２３】
前記ゲート絶縁膜を形成する工程は、前記ゲート電極の上に、金属酸化膜からなる第１のゲート絶縁膜をスパッタリング法によって形成する工程と、前記第１のゲート絶縁膜の上に、シリコン酸化膜又はシリコン窒化膜からなる第２のゲート絶縁膜をスパッタリング法によって形成する工程とを含んでいてもよい。
または、前記ゲート絶縁膜を形成する工程は、前記ゲート電極の上に、シリコン酸化膜又はシリコン窒化膜からなる第１のゲート絶縁膜を形成する工程と、前記第１のゲート絶縁膜の上に、金属酸化膜からなる第２のゲート絶縁膜を形成する工程とを含んでいてもよい。
このようにゲート絶縁膜を多層膜で構成することにより、ゲート絶縁膜として要求される種々の機能を確保することができる。上記の例において、第１の絶縁膜は、所定のバリア性を確保する機能を有し、第２の絶縁膜は所定の電気絶縁性を確保する機能を有する。
【００２４】
前記活性層を被覆する保護膜を形成し、前記活性層にコンタクトするソース電極及びドレイン電極を形成することができる。保護膜は、スパッタリング法によって形成することができる。
【００２５】
本発明の一実施の形態に係る電界効果型トランジスタの製造装置は、基材の上に、活性層と、前記活性層に対するエッチャントから前記活性層を保護するストッパ層とをそれぞれ形成するための電界効果型トランジスタの製造装置に係る。前記製造装置は、第１の成膜室と、第２の成膜室とを具備する。前記第１の成膜室は、前記基材の上にＩｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する前記活性層を成膜するための第１のスパッタリングカソードを含む。前記第２の成膜室は、前記基材の上にシリコン酸化膜又はシリコン窒化膜からなる前記ストッパ層を成膜するための第２のスパッタリングカソードを含む。
【００２６】
上記電界効果型トランジスタの製造装置においては、第１の成膜室でＩｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する活性層をスパッタリング法で成膜し、第２の成膜室でシリコン酸化膜又はシリコン窒化膜からなるストッパ層をスパッタリング法で成膜するようにしている。これにより、活性層の成膜後、活性層を大気に曝すことなくストッパ層を形成することが可能となるので、活性層の表面への大気中の水分や不純物の付着に起因する膜質の劣化を防止することができる。また、活性層の成膜後、ストッパ層を連続成膜することも可能となるので、ストッパ層の成膜に必要な工程時間を短縮でき、生産性の向上を図ることが可能となる。
【００２７】
前記第１の成膜室及び前記第２の成膜室は、共通の成膜室で構成されてもよい。
これにより、活性層とストッパ層とを同一チャンバ内で連続成膜することが可能となる。
【００２８】
前記第２のスパッタリングカソードは、シリコン酸化物又はシリコン窒化物からなる第１のターゲット材料と、金属酸化物からなる第２のターゲット材料とを有していてもよい。
これにより、シリコン酸化膜又はシリコン窒化膜からなる第１の絶縁膜と金属酸化膜からなる第２の絶縁膜の多層構造を有するストッパ層の連続成膜が可能となり、所定の絶縁性とバリア性を有するストッパ層を得ることができる。
【００２９】
前記電界効果型トランジスタの製造装置は、前記基材の上にゲート絶縁膜を成膜するための第３の成膜室をさらに具備してもよい。
これにより、ゲート絶縁膜、活性層及びストッパ層を同一装置内で成膜することが可能となる。
【００３０】
あるいは、前記電界効果型トランジスタの製造装置は、前記基材の上にゲート絶縁膜を成膜するための第３のスパッタリングカソードを含む第３の成膜室をさらに具備してもよい。
これにより、ゲート絶縁膜、活性層及びストッパ層を同一装置内で成膜することが可能となる。
【００３１】
前記第３のスパッタリングカソードは、金属酸化物からなる第３のターゲット材料と、シリコン酸化物又はシリコン窒化物からなる第４のターゲット材料とを有してもよい。
これにより、例えば、シリコン酸化膜又はシリコン窒化膜からなる第１のゲート絶縁膜と金属酸化膜からなる第２のゲート絶縁膜の多層構造を有するストッパ層の連続成膜が可能となり、所定の絶縁性とバリア性を有するゲート絶縁膜を得ることができる。
【００３２】
前記製造装置は、前記第１の成膜室及び前記第２の成膜室に対して前記基材を授受する搬送ロボットを有する真空排気可能な搬送室をさらに具備してもよい。前記前記第１の成膜室及び前記第２の成膜室は、前記搬送室の周囲に設置される。すなわち、当該製造装置はクラスター型の成膜装置として構成することができる。
【００３３】
前記製造装置は、前記第１の成膜室から前記第２の成膜室へ前記基材を搬送する搬送機構をさらに具備してもよい。前記第１の成膜室及び前記第２の成膜室は互いに隣接して設置される。すなわち、当該製造装置は、インライン型の成膜装置として構成することができる。
【００３４】
以下、本発明の実施の形態を図面に基づき説明する。
【００３５】
＜第１の実施の形態＞
図１〜図５は、本発明の第１の実施の形態による電界効果型トランジスタの製造方法を説明する各工程の要部断面図である。本実施の形態では、いわゆるボトムゲート型のトランジスタ構造を有する電界効果型トランジスタの製造方法について説明する。
【００３６】
まず、図１（Ａ）に示すように、基材１０の一表面にゲート電極膜１１Ｆを形成する。
【００３７】
基材１０は、典型的には、ガラス基板である。ゲート電極膜１１Ｆは、典型的には、モリブデンやクロム、アルミニウム等の金属単層膜又は金属多層膜で構成され、例えば、スパッタリング法によって形成される。ゲート電極膜１１Ｆの厚さは特に限定されず、例えば、３００ｎｍである。
【００３８】
次に、図１（Ｂ）〜（Ｄ）に示すように、ゲート電極膜１１Ｆを所定形状にパターニングするためのレジストマスク１２を形成する。この工程は、フォトレジスト膜１２Ｆの形成工程（図１（Ｂ））と、露光工程（図１（Ｃ））と、現像工程（図１（Ｄ））とを有する。
【００３９】
フォトレジスト膜１２Ｆは、液状の感光性材料をゲート電極膜１１Ｆの上に塗布後、乾燥させることによって形成される。フォトレジスト膜１２Ｆとしてドライフィルムレジストを用いてもよい。形成されたフォトレジスト膜１２Ｆはマスク１３を介して露光された後、現像される。これにより、ゲート電極膜１１Ｆの上にレジストマスク１２が形成される。
【００４０】
続いて、図１（Ｅ）に示すように、レジストマスク１２をマスクとしてゲート電極膜１１Ｆをエッチングする。これにより、基材１０の表面にゲート電極１１が形成される。
【００４１】
ゲート電極膜１１Ｆのエッチング方法は特に限定されず、ウェットエッチング法でもよいし、ドライエッチング法でもよい。エッチング後、レジストマスク１２は除去される。レジストマスク１２の除去方法は、酸素ガスのプラズマを用いたアッシング処理が適用されるが、これに限られず、薬液を用いた溶解除去であってもよい。
【００４２】
次に、図２（Ａ）に示すように、基材１０の表面に、ゲート電極１１を覆うようにゲート絶縁膜１４を形成する。
【００４３】
ゲート絶縁膜１４は、典型的には、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮｘ）等の酸化膜又は窒化膜で構成され、例えば、ＣＶＤ法又はスパッタリング法によって形成される。ゲート電極膜１１Ｆの厚さは特に限定されず、例えば、２００ｎｍ〜５００ｎｍである。
【００４４】
続いて、図２（Ｂ）に示すように、ゲート絶縁膜１４の上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する薄膜（以下単に「ＩＧＺＯ膜」という。）１５Ｆ及びストッパ層形成膜１６Ｆを順に形成する。
【００４５】
ＩＧＺＯ膜１５Ｆ及びストッパ層形成膜１６Ｆは、スパッタリング法によって形成される。ＩＧＺＯ膜１５Ｆとストッパ層形成膜１６Ｆは連続的に成膜することができる。この場合、ＩＧＺＯ膜１５Ｆを成膜するためのスパッタリングターゲットと、ストッパ層形成膜１６Ｆを成膜するためのスパッタリングターゲットを同一のスパッタリングチャンバ内に配置してもよい。使用するターゲットを切り替えることで、ＩＧＺＯ膜１５Ｆとストッパ層形成膜１６Ｆとをそれぞれ独立して形成することができる。
【００４６】
ＩＧＺＯ膜１５Ｆは、基材１０を所定温度に加熱した状態で成膜される。本実施の形態では、酸素ガス雰囲気中でターゲットをスパッタリングすることで酸素との反応物を基材１０の上に堆積させる反応性スパッタリング法によって、活性層１５（ＩＧＺＯ膜１５Ｆ）が形成される。放電形式は、ＤＣ放電、ＡＣ放電、ＲＦ放電のいずれでもよい。また、ターゲットの背面側に永久磁石を配置するマグネトロン放電方法を採用してもよい。
【００４７】
ＩＧＺＯ膜１５Ｆ及びストッパ層形成膜１６Ｆの各々の膜厚は特に限定されず、例えば、ＩＧＺＯ膜１５Ｆの膜厚は５０ｎｍ〜２００ｎｍ、ストッパ層形成膜１６Ｆの膜厚は３０ｎｍ〜３００ｎｍである。
【００４８】
ＩＧＺＯ膜１５Ｆは、トランジスタの活性層（キャリア層）１５を構成する。ストッパ層形成膜１６Ｆは、後述するソース電極及びドレイン電極を構成する金属膜のパターニング工程、及び、ＩＧＺＯ膜１５Ｆの不要領域をエッチング除去する工程において、ＩＧＺＯ膜のチャネル領域をエッチャントから保護するエッチング保護層として機能する。ストッパ層形成膜１６Ｆは、例えば、ＳｉＯ2で構成される。
【００４９】
次に、図２（Ｃ）及び（Ｄ）に示すように、ストッパ層形成膜１６Ｆを所定形状にパターニングするためのレジストマスク２７を形成した後、このレジストマスク２７を介してストッパ層形成膜１６Ｆをエッチングする。これにより、ゲート絶縁膜１４とＩＧＺＯ膜１５Ｆを挟んでゲート電極１１と対向するストッパ層１６が形成される。
【００５０】
レジストマスク２７を除去した後、図２（Ｅ）に示すように、ＩＧＺＯ膜１５Ｆ及びストッパ層１６を覆うように金属膜１７Ｆを形成する。
【００５１】
金属膜１７Ｆは、典型的には、モリブデンやクロム、アルミニウム等の金属単層膜又は金属多層膜で構成され、例えば、スパッタリング法によって形成される。金属膜１７Ｆの厚さは特に限定されず、例えば、１００ｎｍ〜５００ｎｍである。
【００５２】
続いて、図３（Ａ）及び（Ｂ）に示すように、金属膜１７Ｆをパターニングする。
【００５３】
金属膜１７Ｆのパターニング工程は、レジストマスク１８の形成工程（図３（Ａ））と、金属膜１７Ｆのエッチング工程（図３（Ｂ））とを有する。レジストマスク１８は、ストッパ層１６の直上領域と、個々のトランジスタの周辺領域とを開口させるマスクパターンを有する。レジストマスク１８の形成後、ウェットエッチング法によって、金属膜１７Ｆがエッチングされる。これにより、金属膜１７Ｆは、ソース電極１７Ｓとドレイン電極１７Ｄとに分離される。なお、以降の説明では、これらソース電極１７Ｓとドレイン電極１７Ｄとを一括してソース／ドレイン電極１７ともいう。
【００５４】
ソース／ドレイン電極１７の形成工程において、ストッパ層１６は、金属膜１７Ｆのエッチングストッパ層として機能する。すなわち、ストッパ層１６は、金属膜１７Ｆに対するエッチャント（例えばリン硝酢酸）からＩＧＺＯ膜１５Ｆを保護する機能を有する。ストッパ層１６は、ＩＧＺＯ膜１５Ｆのソース電極１７Ｓとドレイン電極１７Ｄとの間に位置する領域（以下「チャネル領域」という。）を覆うように形成されている。したがって、ＩＧＺＯ膜１５Ｆのチャネル領域は、金属膜１７Ｆのエッチング工程によっては影響を受けることはない。
【００５５】
次に、図３（Ｃ）及び（Ｄ）に示すように、レジストマスク１８をマスクとしてＩＧＺＯ薄膜１５Ｆをエッチングする。
【００５６】
エッチング方法は特に限定されず、ウェットエッチング法でもよいし、ドライエッチング法でもよい。このＩＧＺＯ膜１５Ｆのエッチング工程により、ＩＧＺＯ膜１５Ｆは素子単位でアイソレーション化されるとともに、ＩＧＺＯ膜１５Ｆからなる活性層１５が形成される。
【００５７】
このとき、ストッパ層１６は、チャネル領域に位置するＩＧＺＯ膜１５Ｆのエッチング保護膜として機能する。すなわち、ストッパ層１６は、ＩＧＺＯ膜１５Ｆに対するエッチャント（例えばシュウ酸系）からストッパ層１６直下のチャネル領域を保護する機能を有する。これにより、活性層１５のチャネル領域は、ＩＧＺＯ膜１５Ｆのエッチング工程によっては影響を受けることはない。
【００５８】
ＩＧＺＯ膜１５Ｆのパターニング後、レジストマスク１８はアッシング処理等によってソース／ドレイン電極１７から除去される（図３（Ｄ））。
【００５９】
次に、図４（Ａ）に示すように、基材１０の表面に、ソース／ドレイン電極１７、ストッパ層１６、活性層１５、ゲート絶縁膜１４を被覆するように保護膜（パッシベーション膜）１９が形成される。
【００６０】
保護膜１９は、活性層１５を含むトランジスタ素子を外気から遮断することで、所定の電気的、材料的特性を確保するためのものである。保護膜１９としては、典型的には、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮｘ）等の酸化膜又は窒化膜で構成され、例えば、ＣＶＤ法、スパッタリング法によって形成される。保護膜１９の厚さは特に限定されず、例えば、２００ｎｍ〜５００ｎｍである。
【００６１】
続いて、図４（Ｂ）〜（Ｄ）に示すように、保護膜１９にソース／ドレイン電極１７と連通するコンタクトホール１９ａを形成する。この工程は、保護膜１９の上にレジストマスク２０を形成する工程（図４（Ｂ））と、レジストマスク２０の開口部２０ａから露出する保護膜１９をエッチングする工程（図４（Ｃ））と、レジストマスク２０を除去する工程（図４（Ｄ））とを有する。
【００６２】
コンタクトホール１９ａの形成は、ドライエッチング法が採用されるが、ウェットエッチング法が採用されてもよい。また、図示は省略しているが、任意の位置にソース電極１７Ｓと連絡するコンタクトホールも同様に形成される。
【００６３】
次に、図５（Ａ）〜（Ｄ）に示すように、コンタクトホール１９ａを介してソース／ドレイン電極１７にコンタクトする透明導電膜２１を形成する。この工程は、透明導電膜膜２１Ｆを形成する工程（図５（Ａ））と、透明導電膜２１Ｆの上にレジストマスク２２を形成する工程（図５（Ｂ））と、レジストマスク２２で覆われていない透明導電膜２１Ｆをエッチングする工程（図５（Ｃ））と、レジストマスク２０を除去する工程（図５（Ｄ））とを有する。
【００６４】
透明導電膜２１Ｆは、典型的には、ＩＴＯ膜やＩＺＯ膜で構成され、例えば、スパッタ法、ＣＶＤ法によって形成される。透明導電膜２１Ｆのエッチングは、ウェットエッチング法が採用されるが、これに限られず、ドライエッチング法が採用されてもよい。
【００６５】
図５（Ｄ）に示す透明導電膜２１の形成されたトランジスタ素子１００は、その後、活性層１５の構造緩和を目的としたアニール工程が実施される。これにより、活性層１５に所期のトランジスタ特性が付与される。
【００６６】
以上のようにして、電界効果型トランジスタ（トランジスタ素子１００）が作製される。
【００６７】
本実施の形態においては、活性層１５を構成するＩＧＺＯ膜１５Ｆ及びストッパ層１６を構成するストッパ層形成膜１６Ｆをそれぞれスパッタリング法で成膜している。これにより、ＩＧＺＯ膜１５Ｆ（活性層１５）の成膜後、ＩＧＺＯ膜１５Ｆを大気に曝すことなくストッパ層１６を形成することが可能となるので、活性層１５の表面への大気中の水分や不純物の付着に起因する膜質の劣化を防止することができる。
【００６８】
また、活性層１５の成膜後、ストッパ層１６を連続成膜することも可能となるので、ストッパ層１６の成膜に必要な工程時間を短縮でき、生産性の向上を図ることが可能となる。
【００６９】
図６（Ａ）、（Ｂ）は、上述したトランジスタ素子１００（電界効果型トランジスタ）の製造工程の一部を実施するための真空処理装置の概略構成図である。
【００７０】
図６（Ａ）に示す真空処理装置２０１は、枚葉型（クラスター型）の真空処理装置であり、搬送室２１０と、搬送室２１０の周囲に配置された複数の処理室２１１〜２１５とを備えている。処理室としては、ロード室２１１、加熱室２１２、ＣＶＤ室２１３、スパッタ室２１４及びアンロード室２１５を有している。搬送室２１０には図示せずとも、基材１０を各処理室へ搬送するための搬送ロボットが設置されており、当該搬送ロボットは、例えば図中矢印で示す方向に基材１０を各処理室へ搬送する。搬送室２１０及び各処理室は、いずれも所定の真空度に維持されており、搬送室２１０を介しての処理室２１１〜２１５間における基材１０の移載が真空雰囲気中で行われるようになっている。
【００７１】
典型的には、ゲート電極１１が形成された基材１０（図１（Ｆ）参照）は、ロード室２１１に搬入される。上記搬送ロボットは、ロード室２１１から加熱室２１２へ基材１０を搬送する。加熱室２１２において、基材１０は加熱処理され、表面に付着あるいは吸着された水分等が除去される。基材１０は、加熱後、ＣＶＤ室２１３へ搬送され、ＣＶＤ室２１３においてゲート絶縁膜１４が成膜される（図２（Ａ））。ゲート絶縁膜１４の成膜後、基材１０はスパッタ室２１４へ搬送され、スパッタ室２１４においてＩＧＺＯ膜１５Ｆ及びストッパ層形成膜１６Ｆが成膜される（図２（Ｂ））。ストッパ層形成膜１６Ｆの形成後、基材１０はアンロード室２１５へ搬送され、真空処理装置２０１の外部へ搬出される。
【００７２】
スパッタ室２１４は、ＩＧＺＯ膜１５Ｆを成膜するためのターゲット材料を含むスパッタリングカソードＴｃと、ストッパ層形成膜１６Ｆを成膜するためのターゲット材料を含むスパッタリングカソードＴｓとを有する。ＩＧＺＯ膜１５Ｆを形成するためのスパッタリングターゲットは、Ｉｎ−Ｇａ−Ｚｎ−Ｏの単一のターゲットでもよいし、Ｉｎ2Ｏ3ターゲット、Ｇａ2Ｏ3ターゲット及びＺｎＯターゲットのような複数のターゲットを用いてもよい。ストッパ層形成膜１６Ｆを成膜するためのスパッタリングターゲットは、シリコン酸化物又はシリコン窒化物のターゲットが用いられるが、勿論これに限られない。
【００７３】
スパッタ室２１４は、室内に酸化性ガスを導入するためのガス導入系を備えており、酸化性ガスとの反応性スパッタリング法によってＩＧＺＯ膜１５Ｆ及びストッパ層形成膜１６Ｆの成膜が可能である。導入するガスの分圧（流量）を制御することによって、膜中の酸素濃度を容易に制御することが可能となる。スパッタ室２１４へ導入されるガスとしては、例えば、Ｏ2、Ｏ3、Ｈ2Ｏ等が挙げられるが、勿論これに限られない。
【００７４】
図６（Ｂ）に示す真空処理装置２０２もまた、枚葉型（クラスター型）の真空処理装置で構成されている。真空処理装置２０２においては、スパッタ室が、ＩＧＺＯ膜１５Ｆを成膜するためのスパッタ室２１４Ａと、ストッパ層形成膜１６Ｆを成膜するためのスパッタ室２１４Ｂとに分けられている。
【００７５】
以上のような構成の真空処理装置２０１、２０２によれば、ＩＧＺＯ膜１５Ｆの成膜後、ＩＧＺＯ膜１５Ｆを大気に曝すことなくストッパ層形成膜１６Ｆを形成することが可能となる。これにより、ＩＧＺＯ膜１５Ｆの表面への大気中の水分や不純物の付着に起因する膜質の劣化を防止することができる。また、ＩＧＺＯ膜１５Ｆの成膜後、ストッパ層形成膜１６Ｆを連続成膜することが可能となるので、ストッパ層形成膜１６Ｆの成膜に必要な工程時間を短縮でき、生産性の向上を図ることができる。
【００７６】
また、真空処理装置２０１によれば、ＩＧＺＯ膜１５Ｆの成膜チャンバ内でストッパ層形成膜１６Ｆを連続的に成膜することができる。これにより、ＩＧＺＯ膜１５Ｆの成膜チャンバから基材１０を搬出することなくストッパ層形成膜１６Ｆの成膜が可能となるので、生産性の更なる向上を図ることができる。
【００７７】
＜第２の実施の形態＞
図７は、本発明の第２の実施の形態を示している。なお、図において上述の第１の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【００７８】
本実施の形態のトランジスタ素子１０１は、第１の実施の形態と同様な工程を経て製造される。図示するトランジスタ素子１０１は、ストッパ層１６が第１の絶縁膜１６Ａと第２の絶縁膜１６Ｂの多層構造を有している点で、上述の第１の実施の形態のトランジスタ素子１００と異なっている。
【００７９】
亜鉛（Ｚｎ）を含んだ半導体層は酸・アルカリに対する耐性が弱く、容易にエッチングされ易い。そのため、活性層１５の形成に際しては、ＩＧＺＯ膜１５Ｆのチャネル領域にエッチャントから保護するためのストッパ層１６が形成される。ストッパ層１６は、ＩＧＺＯ膜１５Ｆのエッチングマスクとしての機能のほか、活性層１５の上層側でソース電極１７Ｓとドレイン電極１７Ｄとの間の電気的絶縁を維持する絶縁膜としての機能をも有する。
【００８０】
しかしながら、ストッパ層１６を構成するシリコン酸化膜は、大気からの不純物の混入を十分に防ぐことができない場合がある。活性層１５に大気からの不純物が混入すると、トランジスタ特性にばらつきを生じさせる。
【００８１】
そこで、本実施の形態では、ストッパ層１６を、シリコン酸化膜又はシリコン窒化膜からなる第１の絶縁膜１６Ａと、その上に形成される金属酸化膜からなる第２の絶縁膜１６Ｂの２層構造とした。第1の絶縁膜１６Ａで所期の電気絶縁性を確保し、第２の絶縁膜１６Ｂで大気からの不純物の混入に対するバリア性を確保する。
【００８２】
第２の絶縁膜１６Ｂは、大気からの不純物の混入に対するバリア性の高い絶縁性金属酸化物が用いられる。第２の絶縁膜１６Ｂとしては、タンタル酸化物（ＴａＯｘ）、アルミナ（Ａｌ2Ｏ3）、イットリア（Ｙ2Ｏ3）などで構成することができる。この第２の絶縁膜１６Ｂを第１の絶縁膜１６Ａの上層側に形成することによって、大気からの不純物の混入に対するバリア性に優れたストッパ層を形成することができる。これにより、トランジスタ特性の安定化を図ることができる。
【００８３】
なお、第１の絶縁膜１６Ａを金属酸化膜で構成し、第２の絶縁膜１６Ｂをシリコン酸化膜又はシリコン窒化膜で構成してもよい。このような構成によっても、上述と同様の効果を得ることが可能である。
【００８４】
図８（Ａ）、（Ｂ）及び（Ｃ）は、上述したトランジスタ素子１０１（電界効果型トランジスタ）の製造工程の一部を実施するための真空処理装置の概略構成図である。なお、図６と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【００８５】
図８（Ａ）に示す真空処理装置２０３は、枚葉型（クラスター型）の真空処理装置である。スパッタ室２１４は、活性層１５を構成するＩＧＺＯ膜１５Ｆを成膜するためのスパッタリングカソードＴｃと、ストッパ層１６の第１の絶縁膜１６Ａを成膜するためのスパッタリングカソードＴｓ１と、ストッパ層１６の第２の絶縁膜１６Ｂを成膜するためのスパッタリングカソードＴｓ２をそれぞれ有している。
【００８６】
図８（Ｂ）及び（Ｃ）に示す真空処理装置２０４、２０５も同様に、枚葉型（クラスター型）の真空処理装置で構成されている。真空処理装置２０４は、ＩＧＺＯ膜１５Ｆを成膜するための第１のスパッタ室２１４Ａと、ストッパ層形成膜１６Ｆ（第１の絶縁膜１６Ａ及び第２の絶縁膜１６Ｂ）を成膜するための第２のスパッタ室２１４Ｂとを備えている。真空処理装置２０５は、ＩＧＺＯ膜１５Ｆを成膜するための第１のスパッタ室２１４Ａと、ストッパ層１６を構成する第１の絶縁膜１６Ａを成膜するための第２のスパッタ室２１４Ｂと、ストッパ層１６を構成する第２の絶縁膜１６Ｂを成膜するための第３のスパッタ室２１４Ｃとを備えている。
【００８７】
本実施の形態においても、上述の第１の実施の形態と同様に、ＩＧＺＯ膜１５Ｆの成膜後、ＩＧＺＯ膜１５Ｆを大気に曝すことなくストッパ層形成膜１６Ｆを形成することが可能となる。これにより、ＩＧＺＯ膜１５Ｆの表面への大気中の水分や不純物の付着に起因する膜質の劣化を防止することができる。また、ＩＧＺＯ膜１５Ｆの成膜後、ストッパ層形成膜１６Ｆを連続成膜することが可能となるので、ストッパ層形成膜１６Ｆの成膜に必要な工程時間を短縮でき、生産性の向上を図ることができる。
【００８８】
また、真空処理装置２０３によれば、ＩＧＺＯ膜１５Ｆの成膜チャンバ内でストッパ層形成膜１６Ｆを連続的に成膜することができる。これにより、ＩＧＺＯ膜１５Ｆの成膜チャンバから基材１０を搬出することなくストッパ層形成膜１６Ｆの成膜が可能となるので、生産性の更なる向上を図ることができる。
【００８９】
＜第３の実施の形態＞
図９は、本発明の第３の実施の形態を示している。なお、図において上述の第１及び第２の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【００９０】
本実施の形態のトランジスタ素子１０２は、第１の実施の形態と同様な工程を経て製造される。図示するトランジスタ素子１０２は、ゲート絶縁膜１４が第１のゲート絶縁膜１４Ａと第２のゲート絶縁膜１４Ｂの多層構造を有している点で、上述の第２の実施の形態のトランジスタ素子１０１と異なっている。
【００９１】
ゲート絶縁膜は、ゲート電極と活性層の間の電気的絶縁を確保する目的で形成される。しかしながら、シリコン酸化膜からなるゲート絶縁膜は、基板（基材）からの不純物の拡散に対するバリア性が低いため、ゲート絶縁膜中に基板からの不純物が拡散することによって所定の絶縁機能を確保できない場合がある。この場合、ゲート絶縁膜に所期の絶縁機能が得られなくなることから、ゲート閾値電圧のばらつきが生じたり、活性層との間の電気的リークが発生したりするおそれがある。
【００９２】
そこで、本実施の形態では、ゲート絶縁膜１４を、金属酸化膜からなる第１のゲート絶縁膜１４Ａと、その上に形成されるシリコン酸化膜又はシリコン窒化膜からなる第２のゲート絶縁膜１４Ｂとの２層構造とした。第1のゲート絶縁膜１４Ａで所期のバリア性を確保し、第２のゲート絶縁膜１４Ｂで所期の電気的絶縁性を確保する。
【００９３】
第１のゲート絶縁膜１４Ａは、基板からの不純物の拡散に対してバリア性の高い絶縁性金属酸化物が用いられる。第１のゲート絶縁膜１４Ａとしては、タンタル酸化物（ＴａＯｘ）、アルミナ（Ａｌ2Ｏ3）、イットリア（Ｙ2Ｏ3）などで構成することができる。この第１のゲート絶縁膜１４Ａを第２のゲート絶縁膜１４Ｂの下層側に形成することによって、基板からの不純物の拡散に対するバリア性に優れたゲート絶縁膜を形成することができる。これにより、所期のトランジスタ特性を有するトランジスタ素子を安定して製造することが可能となる。
【００９４】
なお、第１のゲート絶縁膜１４Ａをシリコン酸化膜又はシリコン窒化膜で構成し、第２のゲート絶縁膜１４Ｂを金属酸化膜で構成してもよい。このような構成によっても、上述と同様の効果を得ることができる。
【００９５】
図１０（Ａ）、（Ｂ）及び（Ｃ）は、上述したトランジスタ素子１０２（電界効果型トランジスタ）の製造工程の一部を実施するための真空処理装置の概略構成図である。なお、図６及び図８と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【００９６】
図１０（Ａ）に示す真空処理装置２０６は、枚葉型（クラスター型）の真空処理装置である。真空処理装置２０６は、第１のゲート絶縁膜１４Ａを成膜するためのスパッタ室２１３Ａと第２のゲート絶縁膜１４Ｂを成膜するためのスパッタ室２１３Ｂの２つのスパッタ室を備えている。スパッタ室２１３Ａは、第１のゲート絶縁膜１４Ａを成膜するためのスパッタリングカソードＴｇ１を有し、スパッタ室２１３Ｂは、第２のゲート絶縁膜１４Ｂを成膜するためのスパッタリングカソードＴｇ２を有している。活性層を構成するＩＧＺＯ膜１５Ｆとストッパ層１６を構成する第１及び第２の絶縁膜１６Ａ、１６Ｂを成膜するためのスパッタ室は、共通のスパッタ室２１４で構成されている。
【００９７】
図１０（Ｂ）及び（Ｃ）に示す真空処理装置２０７、２０８も同様に、枚葉型（クラスター型）の真空処理装置で構成されている。真空処理装置２０７は、ゲート絶縁膜１４を構成する第１及び第２のゲート絶縁膜１４Ａ、１４Ｂを成膜するための第１のスパッタ室２１３と、活性層１５を構成するＩＧＺＯ膜１５Ｆを成膜するための第２のスパッタ室２１４Ａと、ストッパ層１６を構成する第１及び第２の絶縁膜１６Ａ、１６Ｂを成膜するための第３のスパッタ室２１４Ｂとを備えている。真空処理装置２０８は、第１のゲート絶縁膜１４Ａを成膜するための第１のスパッタ室２１３Ａと、第２のゲート絶縁膜１４Ｂを成膜するための第２のスパッタ室２１３Ｂと、ＩＧＺＯ膜１５Ｆを成膜するための第３のスパッタ室２１４Ａと、第１の絶縁膜１６Ａを成膜するための第４のスパッタ室２１４Ｂと、第２の絶縁膜１６Ｂを成膜するための第５のスパッタ室２１４Ｃとを備えている。
【００９８】
本実施の形態においても、上述の第１、第２の実施の形態と同様に、ＩＧＺＯ膜１５Ｆの成膜後、ＩＧＺＯ膜１５Ｆを大気に曝すことなくストッパ層形成膜１６Ｆを形成することが可能となる。これにより、ＩＧＺＯ膜１５Ｆの表面への大気中の水分や不純物の付着に起因する膜質の劣化を防止することができる。また、ＩＧＺＯ膜１５Ｆの成膜後、ストッパ層形成膜１６Ｆを連続成膜することが可能となるので、ストッパ層形成膜１６Ｆの成膜に必要な工程時間を短縮でき、生産性の向上を図ることができる。
【００９９】
また、真空処理装置２０８によれば、ゲート絶縁膜１４をスパッタリング法で成膜するようにしているので、ＣＶＤプロセスに必要とされる原料ガスの導入系や排気ガスの除害設備が不要となる。これにより、設備コストの低減とプロセスのクリーン化を図ることが可能となる。
【０１００】
＜第４の実施の形態＞
図１１（Ａ）、（Ｂ）及び（Ｃ）は本発明の第４の実施の形態による電界効果型トランジスタの製造装置の概略構成図である。本実施の形態では、当該製造装置がインライン型の真空処理装置で構成された例について説明する。
【０１０１】
なお、真空処理装置は、基板を水平方向に横臥させた姿勢で搬送する横型でもよいし、基板を略直立させた姿勢で搬送する縦型でもよい。基板（基材）サイズが大型である場合、縦型の方が設置面積の低減を図れる点で有利である。また、基材１０に対する成膜は、処理室内を基材を搬送する過程で成膜する通過成膜でもよいし、処理室内で基材を静止させた状態で成膜する静止成膜（停止成膜）のいずれの方式を採用してもよい。
【０１０２】
図１１（Ａ）に示す真空処理装置３０１は、ロード室３１１、第１の加熱室３１２、ＣＶＤ室３１３、バッファ室３１４、第１のスパッタ室３１５、第２の加熱室３１６、第２のスパッタ室３１７及びアンロード室３１８を有している。真空処理装置３０１は図示せずとも、基材１０を各処理室へ搬送するための搬送機構が設置されており、当該搬送機構は、ロード室３１１からアンロード室３１８へ向けて基材１０を各処理室へ搬送する。隣接する処理室の間には図示せずともゲートバルブ等の弁機構が介在されており、基材の搬送時に必要なゲートが開放される。各処理室は、いずれも所定の真空度に維持されており、処理室３１１〜３１８間における基材１０の移載が真空雰囲気中で行われるようになっている。
【０１０３】
典型的には、ゲート電極１１が形成された基材１０（図１（Ｆ）参照）は、ロード室３１１に搬入される。ロード室３１１に搬入された基材１０は、第１の加熱室３１２へ搬送される。第１の加熱室３１２において、基材１０は加熱処理され、表面に付着あるいは吸着された水分等が除去される。基材１０は、加熱後、ＣＶＤ室３１３へ搬送され、ＣＶＤ室３１３においてゲート絶縁膜１４が成膜される（図２（Ａ））。ゲート絶縁膜１４の成膜後、基材１０はバッファ室３１４を介して第１のスパッタ室３１４へ搬送され、第１のスパッタ室３１４においてＩＧＺＯ膜１５Ｆが成膜される。ＩＧＺＯ膜１５Ｆの成膜後、基材１０は第２の加熱室３１６へ搬送され、第２の加熱室３１６においてＩＧＺＯ膜１５Ｆに対して所定のトランジスタ特性を付与するための熱処理が行われる。基材１０は、加熱後、第２のスパッタ室３１７へ搬送され、第２のスパッタ室３１７においてストッパ層形成膜１６Ｆが成膜される（図２（Ｂ））。ストッパ層形成膜１６Ｆの形成後、基材１０はアンロード室３１８へ搬送され、真空処理装置３０１の外部へ搬出される。
【０１０４】
バッファ室３１４は、ＣＶＤ室３１３と第１のスパッタ室３１５との間の雰囲気絶縁を確保する目的で設置されている。すなわち、一般にＣＶＤ室はスパッタ室に比べて低真空下で処理されるとともに雰囲気ガスも異なる。このため、インライン式の真空処理装置においてＣＶＤ室とスパッタ室を隣接して配置した場合、ＣＶＤ室内の雰囲気がスパッタ室内へ流出することで、スパッタ室内が汚染される。これを防ぐため、ＣＶＤ室とスパッタ室の間にこれら処理室よりも高真空度に維持されたバッファ室を介在させることで、ＣＶＤ室とスパッタ室の間における雰囲気のクロストークを防ぐようにしている。
【０１０５】
図１１（Ｂ）に示す真空処理装置３０２は、ストッパ層１６が第１の絶縁膜１６Ａと第２の絶縁膜１６Ｂの２層構造で構成される、上述した第２の実施の形態に係るトランジスタ素子１０１（図７）の作製に用いられる。すなわち、真空処理装置３０２は、第１の絶縁膜１６Ａを成膜するためのスパッタ室３１７Ａと第２の絶縁膜１６Ｂを成膜するためのスパッタ室３１７Ｂとを備えている。
【０１０６】
図１１（Ｃ）に示す真空処理装置３０３は、ゲート絶縁膜１４が第１のゲート絶縁膜１４Ａと第２のゲート絶縁膜１４Ｂの２層構造で構成され、ストッパ層１６が第１の絶縁膜１６Ａと第２の絶縁膜１６Ｂの２層構造で構成される、上述した第３の実施の形態に係るトランジスタ素子１０２（図９）の作製に用いられる。すなわち、真空処理装置３０３は、第１のゲート絶縁膜１４Ａを成膜するためのスパッタ室３１３Ａと、第２のゲート絶縁膜１４Ａを成膜するためのスパッタ質３１３Ｂと、第１の絶縁膜１６Ａを成膜するためのスパッタ室３１７Ａと、第２の絶縁膜１６Ｂを成膜するためのスパッタ室３１７Ｂとを備えている。
【０１０７】
本実施の形態においても、上述の第１、第２の実施の形態と同様に、ＩＧＺＯ膜１５Ｆの成膜後、ＩＧＺＯ膜１５Ｆを大気に曝すことなくストッパ層形成膜１６Ｆを形成することが可能となる。これにより、ＩＧＺＯ膜１５Ｆの表面への大気中の水分や不純物の付着に起因する膜質の劣化を防止することができる。また、ＩＧＺＯ膜１５Ｆの成膜後、ストッパ層形成膜１６Ｆを連続成膜することが可能となるので、ストッパ層形成膜１６Ｆの成膜に必要な工程時間を短縮でき、生産性の向上を図ることができる。
【０１０８】
また、真空処理装置３０３によれば、ゲート絶縁膜１４をスパッタリング法で成膜するようにしているので、ＣＶＤプロセスに必要とされる原料ガスの導入系や排気ガスの除害設備が不要となる。これにより、設備コストの低減とプロセスのクリーン化を図ることが可能となる。さらに、ゲート絶縁膜１４をスパッタリング法で成膜するようにしているので、活性層を成膜するためのスパッタ室との間にバッファ室を設置する必要をなくすことができる。
【０１０９】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
【０１１０】
例えば以上の実施の形態では、ボトムゲート型の電界効果型トランジスタの製造方法を例に挙げて説明したが、これに限らず、トップゲート型の電界効果型トランジスタの製造方法に本発明は適用可能である。
【０１１１】
また、以上の第３、第４の実施の形態では、ゲート絶縁膜１４を構成する第１のゲート絶縁膜１４Ａ及び第２のゲート絶縁膜１４Ｂをそれぞれスパッタリング法で成膜する例について説明した。これに限られず、第１及び第２のゲート絶縁膜１４Ａ、１４Ｂのうち少なくとも１層をＣＶＤ法で成膜するようにしてもよい。
【０１１２】
さらに、ゲート絶縁膜１４はシリコン酸化膜又はシリコン窒化膜の単層膜で構成される例に限られず、例えば、ゲート絶縁膜をシリコン酸化膜とシリコン窒化膜の積層膜で構成することも可能である。
【符号の説明】
【０１１３】
１０…基材
１１…ゲート電極
１４…ゲート絶縁膜
１４Ａ…第１のゲート絶縁膜
１４Ｂ…第２のゲート絶縁膜
１５…活性層
１５Ｆ…ＩＧＺＯ膜
１６…ストッパ層
１６Ａ…第１の絶縁膜
１６Ｂ…第２の絶縁膜
１６Ｆ…ストッパ層形成膜
１７（１７Ｓ、１７Ｄ）…ソース／ドレイン電極
１００、１０１、１０２…トランジスタ素子（電界効果型トランジスタ）
２０１〜２０８、３０１〜３０３…真空処理装置
【図１】
0005417332.tif 000002
【図２】
0005417332.tif 000003
【図３】
0005417332.tif 000004
【図４】
0005417332.tif 000005
【図５】
0005417332.tif 000006
【図６】
0005417332.tif 000007
【図７】
0005417332.tif 000008
【図８】
0005417332.tif 000009
【図９】
0005417332.tif 000010
【図１０】
0005417332.tif 000011
【図１１】
0005417332.tif 000012