(57)【特許請求の範囲】
【請求項１】
リファレンス強磁性層と、
非磁性サブ層を介してコバルト‐鉄（ＣｏＦｅ）サブ層に結合されたコバルト‐鉄‐ホウ素（ＣｏＦｅＢ）サブ層を備えた記憶強磁性層と、
前記リファレンス強磁性層と前記記憶強磁性層との間に配置された絶縁層と、を備えた磁気トンネル接合（ＭＴＪ）素子であって、
前記ＣｏＦｅＢサブ層が前記ＣｏＦｅサブ層に強磁性的に結合され、
前記非磁性サブ層が、ルテニウム（Ｒｕ）であり、略２Åから略５Åの範囲内の厚さを有する、ＭＴＪ素子。
【請求項２】
前記記憶強磁性層が、前記ＣｏＦｅサブ層に結合されたニッケル‐鉄（ＮｉＦｅ）サブ層を更に備える、請求項１に記載のＭＴＪ素子。
【請求項３】
リファレンス強磁性層と、
非磁性サブ層を介してニッケル‐鉄（ＮｉＦｅ）サブ層に結合されたコバルト‐鉄‐ホウ素（ＣｏＦｅＢ）サブ層を備えた記憶強磁性層と、
前記リファレンス強磁性層と前記記憶強磁性層との間に配置された絶縁層と、を備えた磁気トンネル接合（ＭＴＪ）素子であって、
前記ＣｏＦｅＢサブ層が前記ＮｉＦｅサブ層に強磁性的に結合され、
前記非磁性サブ層が、ルテニウム（Ｒｕ）であり、略２Åから略５Åの範囲内の厚さを有する、ＭＴＪ素子。
【請求項４】
前記記憶強磁性層が、前記ＮｉＦｅサブ層に結合されたコバルト‐鉄（ＣｏＦｅ）サブ層を更に備える、請求項３に記載のＭＴＪ素子。
【請求項５】
前記記憶強磁性層が、前記ＮｉＦｅサブ層に結合された第二のＣｏＦｅＢサブ層を更に備える、請求項３に記載のＭＴＪ素子。
【請求項６】
リファレンス強磁性層を形成する段階と、
非磁性サブ層を介してコバルト‐鉄（ＣｏＦｅ）サブ層に結合されたコバルト‐鉄‐ホウ素（ＣｏＦｅＢ）サブ層を備えた記憶強磁性層を形成する段階と、
前記リファレンス強磁性層と前記記憶強磁性層との間に配置された絶縁層を形成する段階と、を備えた磁気トンネル接合（ＭＴＪ）デバイスの製造方法であって、
前記ＣｏＦｅＢサブ層が前記ＣｏＦｅサブ層に強磁性的に結合され、
前記非磁性サブ層が、ルテニウム（Ｒｕ）であり、略２Åから略５Åの範囲内の厚さを有する、製造方法。
【請求項７】
前記記憶強磁性層が、前記ＣｏＦｅサブ層に結合されたＮｉＦｅサブ層を更に備える、請求項６に記載の製造方法。
【請求項８】
リファレンス強磁性層を形成する段階と、
非磁性サブ層を介してニッケル‐鉄（ＮｉＦｅ）サブ層に結合されたコバルト‐鉄‐ホウ素（ＣｏＦｅＢ）サブ層を備えた記憶強磁性層を形成する段階と、
前記リファレンス強磁性層と前記記憶強磁性層との間に配置された絶縁層を形成する段階と、を備えた磁気トンネル接合（ＭＴＪ）デバイスの製造方法であって、
前記ＣｏＦｅＢサブ層が前記ＮｉＦｅサブ層に強磁性的に結合され、
前記非磁性サブ層が、ルテニウム（Ｒｕ）であり、略２Åから略５Åの範囲内の厚さを有する、製造方法。
【請求項９】
前記記憶強磁性層が、前記ＮｉＦｅサブ層に結合されたコバルト‐鉄（ＣｏＦｅ）サブ層を更に備える、請求項８に記載の製造方法。
【請求項１０】
前記記憶強磁性層が、前記ＮｉＦｅサブ層に結合された第二のＣｏＦｅＢサブ層を更に備える、請求項８に記載の製造方法。
【請求項１１】
トランジスタと、
前記トランジスタに直列に結合された磁気トンネル接合（ＭＴＪ）素子と、を備えたメモリであって、
前記磁気トンネル接合（ＭＴＪ）素子が、
リファレンス強磁性層と、
非磁性サブ層を介してコバルト‐鉄（ＣｏＦｅ）サブ層に結合されたコバルト‐鉄‐ホウ素（ＣｏＦｅＢ）サブ層を備えた記憶強磁性層と、
前記リファレンス強磁性層と前記記憶強磁性層との間に配置された絶縁層とを備え、
前記ＣｏＦｅＢサブ層が前記ＣｏＦｅサブ層に強磁性的に結合され、
前記非磁性サブ層が、ルテニウム（Ｒｕ）であり、略２Åから略５Åの範囲内の厚さを有する、メモリ。
【請求項１２】
前記記憶強磁性層が、前記ＣｏＦｅサブ層に結合されたニッケル‐鉄（ＮｉＦｅ）サブ層を更に備える、請求項１１に記載のメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は磁気素子デバイスに関する。特に、本発明の実施形態は、新規記憶層材料を含む磁気素子に関する。
【背景技術】
【０００２】
マグネトエレクトロニクスデバイス（スピンエレクトロニクスデバイスやスピントロニクスデバイスとも称される）は、多数の情報技術において使用され、不揮発性で信頼でき耐放射性で高密度のデータ記憶及び検索を提供する。マグネトエレクトロニクスデバイスの例としては、磁気ランダムアクセスメモリ（ＭＲＡＭ，ｍａｇｎｅｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、磁気センサ、及びディスクドライブ用の読み出し／書き込みヘッドが挙げられるが、これらに限定されるものではない。
【０００３】
典型的には、磁気メモリ素子等のマグネトエレクトロニクスデバイスは、少なくとも一つの非磁性層によって分離された複数の強磁性層を含む構造を有する。情報は、磁性層中の磁化ベクトルの方向として、磁気メモリ素子に記憶される。例えば、一つの磁性層の磁化ベクトルは磁気的に固定又はピニングされる一方で、他の磁性層の磁化方向は、それぞれ“平行”状態、“反平行”状態と称される同じ方向と反対の平行との間で切り替わるように自由である。平行状態、反平行状態に応じて、磁気メモリ素子は二つの異なる抵抗を示す。抵抗は、二つの磁性層の磁化ベクトルが実質的に同じ方向を指す際に最小値を有し、二つの磁性層の磁化ベクトルが実質的に反対方向を指す際に最大値を有する。従って、抵抗の変化の検出によって、ＭＲＡＭデバイス等のデバイスが、磁性メモリ素子に記憶された情報を検出することができる。
【０００４】
図１Ａ、図１Ｂは、磁気トンネル接合素子として知られるタイプの磁気メモリ素子がそれぞれ平行状態、反平行状態である様子を示す。
【０００５】
図示されるように、磁気トンネル接合（ＭＴＪ，Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子１００が、絶縁（トンネル障壁）層１２０によって分離された二つの磁性層１１０及び１３０から形成可能であり、各磁性層は磁場を保つことができる。二つの層のうち一方（例えばリファレンス層１１０）が特定の極性に設定される。他方の層（例えば記憶層１３０）の極性１３２は、印加される外場の極性に適合して変化するように自由である。記憶層１３０の極性１３２の変化は、ＭＴＪ素子１００の抵抗を変化させる。例えば、極性がそろっていると（図１Ａ）、低抵抗状態が存在する。極性がそろっていないと（図１Ｂ）、高抵抗状態が存在する。このＭＴＪ素子１００の図例は単純化されたものであり、当該分野で知られているように、図示されている各層が、一層以上の材料層を備え得ることを当業者は理解されたい。
【０００６】
電荷又は電流としてデータを記憶する従来のＲＡＭ技術とは対照的に、ＭＲＡＭは磁気的に情報を記憶する。ＭＲＡＭは複数の望ましい特性を有し、その特性がＭＲＡＭをユニバーサルメモリの候補とするが、その特性として、高速、高密度（つまり小さなビットセルサイズ）、低電力消費、経年劣化の無さが挙げられる。しかしながら、ＭＲＡＭはスケーラビリティの問題を有する。特に、ビットセルが小さくなる程、メモリ状態を切り替えるのに用いられる磁場が増大する。従って、電流密度及び消費電力が、より高い磁場を提供するために増大するので、ＭＲＡＭのスケーラビリティが制限される。
【０００７】
従来のＭＲＡＭとは異なり、スピン移動トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ‐ＭＲＡＭ，Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ  Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は、薄膜（スピンフィルタ）を通過するとスピン偏極される電子を用いる。ＳＴＴ‐ＭＲＡＭは、スピン移動トルクＲＡＭ（ＳＴＴ‐ＲＡＭ，Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ  ＲＡＭ）、スピントルク移動磁化スイッチングＲＡＭ（スピン‐ＲＡＭ，Ｓｐｉｎ  Ｔｏｒｑｕｅ  Ｔｒａｎｓｆｅｒ  Ｍａｇｎｅｔｉｚａｔｉｏｎ  Ｓｗｉｔｃｈｉｎｇ  ＲＡＭ）、スピン運動量移動ＲＡＭ（ＳＭＴ‐ＲＡＭ，Ｓｐｉｎ  Ｍｏｍｅｎｔｕｍ  Ｔｒａｎｓｆｅｒ  ＲＡＭ）とも称される。書き込み動作中に、スピン偏極電子は自由層上にトルクを与えて、自由層の極性を切り替えることができる。読み出し動作は従来のＭＲＡＭと同様であり、前述のように、電流を用いて、ＭＴＪ記憶素子の抵抗／論理状態を検出する。図２Ａに示されるように、ＳＴＴ‐ＭＲＡＭビットセル２００は、ＭＴＪ２０５と、トランジスタ２１０と、ビットライン２２０と、ワードライン２３０とを含む。トランジスタ２１０は、読み出し動作及び書き込み動作の両方に対してオンに切り替えられて、電流をＭＴＪ素子２０５に流し、論理状態が読み出し又は書き込み可能となる。
【０００８】
図２Ｂを参照すると、読み出し動作／書き込み動作の更なる説明のために、ＳＴＴ‐ＭＲＡＭセル２０１のより詳細な図が示されている。ＭＴＪ２０５、トランジスタ２１０、ビットライン２２０、及びワードライン２３０等の上述の素子に加えて、ソースライン２４０、センスアンプ２５０、読み出し／書き込み回路２６０、及びビットラインリファレンス２７０が示されている。上述のように、ＳＴＴ‐ＭＲＡＭの書き込み動作は電気的なものである。読み出し／書き込み回路２６０は、ビットライン２２０とソースライン２４０との間に書き込み電圧を発生させる。ビットライン２２０とソースライン２４０との間の電圧の極性に応じて、ＭＴＪ２０５の自由層の極性を変化させることができ、それに応じて論理状態をセル２０１に書き込むことができる。同様に、読み出し動作中に、ＭＴＪ素子２０５を介してビットライン２２０とソースライン２４０との間を流れる読み出し電流を発生させる。電流がトランジスタ２１０を流れることが許容されると、ＭＴＪ２０５の抵抗（論理状態）を、ビットライン２２０とソースライン２４０との間の電圧の差をリファレンス２７０と比較して、次にセンスアンプ２５０により増幅することに基づいて、決めることができる。メモリセル２０１の動作及び構成は当該分野において既知であることを当業者は理解されたい。更なる詳細については、例えば、その全体が参照として本願に組み込まれる非特許文献１に与えられている。
【０００９】
再び図１のＭＴＪ構造を参照すると、ＳＴＴ‐ＭＲＡＭにおいて、記憶層１３０及びリファレンス層１１０は従来、コバルト‐鉄‐ホウ素（ＣｏＦｅＢ）材料製であり、トンネル層１２０は従来、マグネシウム酸化物（ＭｇＯ）材料製である。しかしながら、ＣｏＦｅＢは記憶層材料としての欠点を有する。例えば、ＣｏＦｅＢは比較的大きな磁歪を有する。磁歪は、磁場に晒された際に形状を変化させる強磁性体の性質である。従って、ＣｏＦｅＢの使用は、比較的広範で制御不能なスイッチング場またはスイッチング電流の分布をメモリアレイ内に誘起し得る。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】Ｍ．Ｈｏｓｏｍｉ外、“Ａ  Ｎｏｖｅｌ  Ｎｏｎｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  ｗｉｔｈ  Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ  Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｍａｇｎｅｔｉｚａｔｉｏｎ  Ｓｗｉｔｃｈｉｎｇ：  Ｓｐｉｎ‐ＲＡＭ”、ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＩＥＤＭ  ｃｏｎｆｅｒｅｎｃｅ、２００５年
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の例示的な実施形態は、新規記憶層材料を含む磁気素子を対象としている。
【課題を解決するための手段】
【００１２】
従って、本発明の一実施形態は、磁気トンネル接合（ＭＴＪ）素子を含み得る。ＭＴＪは、リファレンス強磁性層と、記憶強磁性層と、絶縁層とを含む。記憶強磁性層は、非磁性サブ層を介してＣｏＦｅサブ層に結合されたコバルト‐鉄‐ホウ素（ＣｏＦｅＢ）サブ層を含む。絶縁層は、リファレンス強磁性層と記憶強磁性層との間に配置される。
【００１３】
本発明の他の実施形態は、他のＭＴＪ素子を含み得る。この場合でも、ＭＴＪは、リファレンス強磁性層と、記憶強磁性層と、絶縁層とを含む。この場合、記憶強磁性層は、非磁性サブ層を介してニッケル‐鉄（ＮｉＦｅ）サブ層に結合されたＣｏＦｅＢサブ層を含む。この場合も、絶縁層は、リファレンス強磁性層と記憶強磁性層との間に配置される。
【００１４】
本発明の他の実施形態は、ＭＴＪデバイスの製造方法を含み得る。本方法は、リファレンス強磁性層を形成する段階と、非磁性サブ層を介してＣｏＦｅサブ層に結合されたＣｏＦｅＢサブ層を備えた記憶強磁性層を形成する段階と、リファレンス強磁性層と記憶強磁性層との間に配置された絶縁層を形成する段階とを含む。
【００１５】
本発明の他の実施形態は、ＭＴＪデバイスの他の製造方法を含み得る。この場合、本方法は、リファレンス強磁性層を形成する段階と、非磁性サブ層を介してＮｉＦｅサブ層に結合されたＣｏＦｅＢサブ層を備えた記憶強磁性層を形成する段階と、リファレンス強磁性層と記憶強磁性層との間に配置された絶縁層を形成する段階とを含む。
【００１６】
本発明の他の実施形態は、トランジスタと、そのトランジスタに直列に結合された磁気トンネル接合（ＭＴＪ）素子とを備えたメモリを含み得る。磁気トンネル接合（ＭＴＪ）素子は、リファレンス強磁性層と、非磁性サブ層を介してコバルト‐鉄（ＣｏＦｅ）サブ層に結合されたコバルト‐鉄‐ホウ素（ＣｏＦｅＢ）を備えた記憶強磁性層と、リファレンス強磁性層と記憶強磁性層との間に配置された絶縁層とを含み得る。
【００１７】
添付図面は、本発明の実施形態の説明を補助するために与えられるものであり、その実施形態の例示のみを目的として与えられるものであり、限定的なものではない。
【図面の簡単な説明】
【００１８】
【図１Ａ】磁気トンネル接合素子として知られる種類の磁気メモリ素子が平行状態である様子を示す。
【図１Ｂ】磁気トンネル接合素子として知られる種類の磁気メモリ素子が反平行状態である様子を示す。
【図２Ａ】磁気記憶デバイスとしてＭＴＪ素子を用いた従来のＳＴＴ‐ＭＲＡＭのメモリセルを示す。
【図２Ｂ】磁気記憶デバイスとしてＭＴＪ素子を用いた従来のＳＴＴ‐ＭＲＡＭのメモリセルを示す。
【図３Ａ】新規記憶層を含むＭＴＪ素子を示す。
【図３Ｂ】新規記憶層を含むＭＴＪ素子を示す。
【図３Ｃ】新規記憶層を含むＭＴＪ素子を示す。
【図３Ｄ】新規記憶層を含むＭＴＪ素子を示す。
【図４】新規記憶層を含むＭＴＪ素子の製造方法を示す。
【図５】ＭＴＪ素子を含むＳＴＴ‐ＭＲＡＭ回路を示す。
【発明を実施するための形態】
【００１９】
本発明の特定の実施形態を対象とする以下の説明及び添付図面において、本発明の実施形態の側面が開示される。本発明の範囲から逸脱することなく、代替実施形態を創作することができる。更に、本発明の周知の要素については、本発明の実施形態の詳細を曖昧にしないために、詳述せず、又は説明を省略する。
【００２０】
本願において、“例として”との表現は、“実施例、例、又は例示としての役割を果たす”との意味で使用されるものである。“例として”本願で説明される実施形態は、必ずしも他の実施形態に対して好適又は有利なものとして構成されるものではない。同様に、“本発明の実施形態”との表現は、本発明のすべての実施形態が説明される特徴、利点、又は動作モードを含むことを要するものではない。本願において、記号Åは、当該分野において一般的なように、オングストロームでの長さの単位のことである。
【００２１】
本願において使用される用語は、特定の実施形態を説明する目的のためだけのものであり、本発明の実施形態を限定するものではない。本願において、単数形での表記は、特に断らない限りは、複数形での表記も含むものである。更に、本願において、“備える”、“有する”、“含む”との用語は、説明される特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を特定するものであるが、一以上の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらの組の存在又は追加を排除するものではない。
【００２２】
背景技術において説明したように、コバルト‐鉄‐ホウ素（ＣｏＦｅＢ）は、例えば望ましくなく大きな磁歪特性を有するので、記憶層材料としての欠点を有する。従って、本発明の実施形態は、ＣｏＦｅＢの一つ以上の欠点を緩和するのに役立つ磁気メモリ素子内で使用される新規記憶層を提供する。
【００２３】
図３Ａから図３Ｄの各々は、本発明の実施形態による新規記憶層を含むＭＴＪ素子を示す。ここで、ａ〜ｄの対応する文字の無い参照符号３３０は、記憶層３３０ａ〜ｄをまとめて指称するものである。
【００２４】
図示されるように、ＭＴＪ３００は、リファレンス層３１０、絶縁層３２０、及び記憶層３３０で形成される。図１の従来の設計のように、リファレンス層３１０はＣｏＦｅＢ製等であり得て、絶縁層３２０はマグネシウム酸化物（ＭｇＯ）製等であり得る。しかしながら、図１の設計とは対照的に、ＭＴＪ３００の記憶層３３０は、コバルト‐鉄‐ホウ素（ＣｏＦｅＢ）／（非磁性サブ層）／（補助サブ層）という多層の強磁性構造であり、後述するように、ＣｏＦｅＢサブ層は、非磁性体（例えば、ルテニウム（Ｒｕ）スペーササブ層）を介してサブ補助層に結合される。表記及び説明を簡単にするため、以下の説明においては、ルテニウム（Ｒｕ）が非磁性サブ層として使用され得るものとする。しかしながら、本発明の実施形態は、Ｒｕを非磁性サブ層として使用するものに限定されないことを理解されたい。例えば、クロム（Ｃｕ）やタンタル（Ｔａ）も、非磁性サブ層として使用可能である。更に、本願で説明される多様な層及びサブ層が、明示されているものに対して追加的な層及びサブ層を含むことができる点は理解されたい。
【００２５】
記憶層３３０のＣｏＦｅＢサブ層は、補助サブ層に対して、これら二つのサブ層の間の交換結合強度に応じて、強磁性的又は反強磁性的のいずれかで結合可能である。一般的に、交換結合とは、二つのサブ層内の磁気モーメントが、Ｒｕの厚さに応じて平行方向又は反平行方向のいずれかで互いに磁気的に結合して、交換エネルギーを最小化しようとすることを称する。簡単に言うと、磁気交換結合は、磁気モーメントが平行方向又は反平行方向のいずれかにそろうのに必要とされる交換強度である。特に、強磁性交換結合とは、二つのサブ層の磁化ベクトルが相対的に平行である状態を称し、反強磁性交換結合とは、二つのサブ層の磁化ベクトルが相対的に反平行である状態を称する。
【００２６】
交換結合強度が強くなると、臨界的なスイッチング電流が低くなることは留意されたい。更に、交換結合強度は、非磁性体（例えばＲｕサブ層）の厚さを調節することによって制御可能である。一般的に、薄い非磁性金属層が二つの強磁性層に挟まれると、真ん中の層の電子は、振動する方向で偏極される。例えば、略６Å〜１０Å（例えば８Å）の比較的薄いＲｕサブ層は、反強磁性結合を与え得る。略２Å〜５Åの厚さ、又は略１０Å〜１５Å（例えば１２Å）の厚さのＲｕサブ層は、強磁性結合を与え得る。Ｒｕサブ層の厚さが略１５Å〜２０Å（例えば１８Å）へと更に増大すると、再び反強磁性結合を与え得る。偏極方向はその性質として振動し得るものであるが、交換結合強度の大きさはＲｕサブ層の厚さが大きくなると減衰して、Ｒｕサブ層が厚くなり過ぎると振動が無くなる。従って、ＣｏＦｅＢサブ層とサブ補助層との間の結合の種類、並びに交換結合強度は、適切なＲｕサブ層の厚さを選択することによる設計基準に従って設定可能である。同様に、他の強磁性サブ層の厚さは５Å〜５０Åのオーダとなり得るが、本発明の実施形態は特定の厚さに限定されるものではない。
【００２７】
臨界的なスイッチング電流を減少させて、ＳＴＴ‐ＭＲＡＭセルの安定性を改善するため、本発明の一以上の実施形態による補助サブ層は、ＣｏＦｅ材料を含むことができる。更に、磁歪を軽減するため、本発明の一以上の実施形態による補助サブ層は、その応用に応じて、ＣｏＦｅ材料に加えて又はこれに代えて、ＮｉＦｅ材料を含むことができる。
【００２８】
特に、図３Ａは、ＣｏＦｅＢ／非磁性体／ＣｏＦｅ／ＮｉＦｅ（例えばＣｏＦｅＢ／Ｒｕ／ＣｏＦｅ／ＮｉＦｅ）層構造製の記憶層３３０ａを示す。図３Ｂは、ＣｏＦｅＢ／非磁性体／ＣｏＦｅ（例えばＣｏＦｅＢ／Ｒｕ／ＣｏＦｅ）層構造製の記憶層３３０ｂを示す。図３Ｃは、ＣｏＦｅＢ／非磁性体／ＮｉＦｅ（例えばＣｏＦｅＢ／Ｒｕ／ＮｉＦｅ）層構造製の記憶層３３０ｃを示す。図３Ｄは、ＣｏＦｅＢ／非磁性体／ＣｏＦｅＢ／ＮｉＦｅ（例えばＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢ／ＮｉＦｅ）層構造製の記憶層３３０ｄを示す。図３Ａ及び図３Ｂの構造は、ＣｏＦｅ材料を補助サブ層の部分として使用しており、非磁性（例えばＲｕ）サブ層を介してＣｏＦｅＢサブ層に対し比較的強力な交換結合を与えることによって、書き込み動作用の臨界的なスイッチング電流を減少させている。図３Ａ、図３Ｃ及び図３Ｄの構造は、ＮｉＦｅ材料を用いて、メモリアレイ内の磁歪誘起のスイッチング電流及びスイッチング場の変動を減少させる。更に、前述のように、図３Ａ〜図３Ｄに示されて上述されたＲｕサブ層は、非磁性サブ層を形成する他の非磁性材料に置換可能である。
【００２９】
図４は、本発明の実施形態による新規記憶層を含むＭＴＪ素子の製造方法を示す。
【００３０】
図３及び図４を参照すると、ＭＴＪ３００は、基板又は他の層の上に第一の強磁性層３１０（つまり、記憶層３３０及びリファレンス層３１０のうち一方）を形成すること（ブロック４１０）によって製造可能である。第一の強磁性層３１０の上に絶縁層３２０を形成する（ブロック４２０）。絶縁層３２０の上に第二の強磁性層３３０（つまり、記憶層３３０及びリファレンス層３１０のうち他方）を形成する（ブロック４３０）。ここでも、各層が、一種以上の材料の一層以上の層で形成され得て、他の層の上に形成されると説明された層は、必ずしもその層に直接接触して形成される必要はない。図３Ａから図３Ｄに示されるように、記憶層は、本発明の多様な実施形態に従って、本願で説明される多様な組み合わせのうちのいずれか一つ（例えば、ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅ／ＮｉＦｅ、ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅ、ＣｏＦｅＢ／Ｒｕ／ＮｉＦｅ、又はＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢ／ＮｉＦｅ）で形成可能である。
【００３１】
図５は、本発明の一実施形態によるＭＴＪ素子を含むメモリ素子（例えばＳＴＴ‐ＭＲＡＭ回路）を示す。
【００３２】
本回路は、ＭＴＪ５０５、及びビットライン（ＢＬ）５２０とソースライン（ＳＬ）５４０との間に結合されたワードライントランジスタ５１０を含むビットセル５０１を含む。ワードライントランジスタ５１０は、ワードライン（図示せず）からワードライン読み出し電圧（ＷＬ＿ｒｄ）を受け取る。読み出し絶縁素子５５０は、ビットライン５２０に結合されていて、書き込み動作中にセンスアンプ５７０を絶縁する。素子５５０（例えば読み出しマルチプレクサ）を用いて、読み出し動作中に複数のビットラインうち一つを選択することができ、また、センスアンプの絶縁を提供することができる。当業者に明らかなように、読み出し絶縁素子５５０は、読み出し動作中にセンスアンプ５７０をビットライン５２０に結合し、書き込み動作中にセンスアンプ５７０を絶縁することができるいずれかのデバイス又はデバイスの組み合わせであり得る。例えば、絶縁素子５５０は、センスアンプ５７０の入力に直列に結合されたトランスミッションゲートであり得る。しかしながら、マルチプレクサ等の他のデバイス及び／又はデバイスの組み合わせが使用可能であることを当業者は理解されたい。更に、本願で示される回路構成は単に本発明の実施形態の側面の説明を容易にするためだけのものであり、示される素子及び／又は配置に実施形態を限定するものでないことを当業者は理解されたい。
【００３３】
図５を再び参照すると、絶縁素子５５０は、読み出し動作にあわせて読み出し有効化信号を受信することができる。センスアンプ５７０はビットライン５２０及びリファレンス５６０に結合されている。センスアンプ５７０を用いて、読み出し動作中にセンスアンプ５７０の入力においてビットライン５２０とリファレンス５６０との間の電圧の差を増幅することによって、ビットセル５０１の状態を求めることができる。読み出し動作中において、トランジスタ５１０は伝導状態であり、読み出し電流がＭＴＪ５０５を流れる。読み出し絶縁素子５５０は伝導状態であり、ＭＴＪ５０５の抵抗に比例した電圧が発生して、センスアンプ５７０において検出される。上述のように、抵抗は、ＭＴＪ５０５の論理状態に基づいて変化する。従って、ビットセル５０１に記憶されたデータを読み出すことができる。書き込みドライバ５８０及び書き込み絶縁素子５８２及び５８４が、ビットライン５２０とソースライン５４０との間に結合されて、ビットラインの選択及びビットセル５０１へのデータの書き込みを可能にする。
【００３４】
本願で説明される方法を用いてＭＴＪ５０５を実現して、臨界的なスイッチング電流を減少させて、磁歪の緩和に役立ち、ＳＴＴ‐ＭＲＡＭセルの安定性を改善することができる。例えば、ＭＴＪ５０５は、図３Ａから図３Ｄのいずれか一つに示されるように実現可能であり、及び／又は図４に示されるように製造可能である。更に、メモリアレイを、ＭＴＪ５０５及びトランジスタ５１０で形成された個々のビットセルのアレイで形成することができることは理解されたい。
【００３５】
本願において、ここまでの開示は本発明の例示的な実施形態を示すものであるが、添付の特許請求の範囲によって定められる本発明の実施形態の範囲から逸脱すること無く、多様な変更及び修正がなされ得ることは理解されたい。例えば、本願で説明される磁気素子の製造方法は、概してＭＴＪ素子及びＳＴＴ‐ＭＲＡＭデバイスを対象としたものであったが、本願で示される記憶層を、多様な応用における多様なマグネトエレクトリック素子と組み合わせて用いて性能を改善することができることを当業者は理解されたい。また、アクティブにされるトランジスタ／回路に対応する特定の論理信号を、そのトランジスタ／回路が相補的デバイスに変更されるのに伴い（例えば、ＰＭＯＳ及びＮＭＯＳデバイスの交換）、開示される機能性を達成するために適切に変更することができる。同様に、本願で説明される本発明の実施形態による方法の機能、ステップ及び／又は動作は、示された特定の順番で行われる必要はない。更に、本発明の素子は、単数形で説明され、特許請求され得るものであるが、単数に限定されることを明示的に断らない限りは、複数の場合も想定される。
【符号の説明】
【００３６】
３００  ＭＴＪ
３１０  リファレンス層
３２０  絶縁層
３３０  記憶層
【図１Ａ】
0005426689.tif 000002
【図１Ｂ】
0005426689.tif 000003
【図２Ａ】
0005426689.tif 000004
【図２Ｂ】
0005426689.tif 000005
【図３Ａ】
0005426689.tif 000006
【図３Ｂ】
0005426689.tif 000007
【図３Ｃ】
0005426689.tif 000008
【図３Ｄ】
0005426689.tif 000009
【図４】
0005426689.tif 000010
【図５】
0005426689.tif 000011