(57)【特許請求の範囲】
【請求項１】
複数の反射型共振素子で構成される帯域阻止フィルタと、
前記反射型共振素子間に設けられるフィルタ回路素子とを有し、
前記フィルタ回路素子が設けられる前記反射型共振素子間の電気長が前記帯域阻止フィ
ルタの阻止域で９０度の奇数倍であることを特徴とする高周波フィルタ。
【請求項２】
前記フィルタ回路素子が、帯域通過フィルタ、低域通過フィルタ、高域通過フィルタの
いずれか一つまたはそれらの組み合わせであることを特徴とする請求項１記載の高周波フ
ィルタ。
【請求項３】
前記フィルタ回路素子が設けられる前記反射型共振素子間に、位相調整素子が設けられ
ることを特徴とする請求項１または請求項２記載の高周波フィルタ。
【請求項４】
前記フィルタ回路素子が２つの共振素子で構成される２つの通過域をもつ結合共振器で
あって、前記通過域の一方が前記帯域阻止フィルタの阻止域と重なることを特徴とする請
求項１または請求項２記載の高周波フィルタ。
【請求項５】
前記帯域阻止フィルタが３個以上の反射型共振素子で構成され、前記フィルタ回路素子
が複数の共振素子で構成され、前記フィルタ回路素子を構成する前記共振素子の間に、前記反射型共振素子が設けられることを特徴とする請求項１または請求項２記載の高周波フィルタ。
【請求項６】
前記複数の反射型共振素子が、並列接続される異なる阻止域を有する２個の反射型共振
素子を含むことを特徴とする請求項１または請求項２記載の高周波フィルタ。
【請求項７】
前記帯域阻止フィルタおよびフィルタ回路素子が超電導体を用いて構成されることを特
徴とする請求項１または請求項２記載の高周波フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信機器に用いられる高周波フィルタに関する。
【背景技術】
【０００２】
無線または有線で情報通信を行う通信機器は、アンプ、ミキサ、フィルタなどの各種の高周波部品から構成されている。この中で、帯域通過フィルタ(バンドパスフィルタ:ＢＰＦ)は、共振素子を複数個並べて必要な特定の周波数帯の信号（所望波）のみを通過させる機能を有する。一方、これとは逆に帯域阻止フィルタ(バンドリジェクションフィルタ:ＢＲＦ)は、特定の周波数（不要波）を減衰させ特定の信号を通過させない機能を有する。【０００３】
複数のシステムが周波数軸上で隣り合い、また送受信にて異なる周波数を用いる場合もある近年の無線システムにおいては、これら様々なフィルタを組み合わせ、帯域制限、スプリアス除去などを行っている。そして、通信機器の小形化に対する需要から、フィルタにはより小さいサイズが望まれている。【０００４】
特許文献１には、帯域阻止フィルタと帯域通過フィルタを組み合わせた高周波フィルタが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−７７３３０
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の技術では複数のフィルタの組み合わせにより、フィルタ全体の回路が大きくなってしまうという問題がある。また、回路が大きくなることにより信号が通過する経路が増大するためフィルタの損失も大きくなるという問題がある。【０００７】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、帯域阻止フィルタとその他のフィルタ回路素子との組み合わせで構成され、小型かつ低損失な高周波フィルタを提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様の高周波フィルタは、複数の反射型共振素子で構成される帯域阻止フィルタと、前記反射型共振素子間に設けられるフィルタ回路素子とを有し、前記フィルタ回路素子が間に設けられる前記反射型共振素子間の電気長が前記帯域阻止フィルタの阻止域で９０度の奇数倍であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、帯域阻止フィルタとその他のフィルタ回路素子との組み合わせで構成され、小型かつ低損失な高周波フィルタを提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態の高周波フィルタの等価回路図。
【図２】第１の実施の形態の変形例の高周波フィルタの等価回路図。
【図３】第１の実施の形態で用いられる帯域阻止フィルタの等価回路図。
【図４】第１の実施の形態で用いられる帯域阻止フィルタの説明図。
【図５】第１の実施の形態で用いられる帯域阻止フィルタの説明図。
【図６】図２の高周波フィルタの周波数特性を示す図。
【図７】第１の実施の形態の高周波フィルタのパターン図。
【図８】第１の実施の形態の帯域通過フィルタのパターン図。
【図９】図８の帯域通過フィルタの周波数特性を示す図。
【図１０】図７の高周波フィルタの周波数特性を示す図。
【図１１】第２の実施の形態の高周波フィルタのパターン図。
【図１２】第２の実施の形態で用いられる結合共振器のパターン図。
【図１３】図１２の結合共振器の周波数特性を示す図。
【図１４】第３の実施の形態の高周波フィルタの等価回路図。
【図１５】第３の実施の形態の高周波フィルタのパターン図。
【図１６】図１５の高周波フィルタの周波数特性を示す図。
【図１７】第４の実施の形態の高周波フィルタの等価回路図。
【図１８】第４の実施の形態の高周波フィルタのパターン図。
【図１９】第５の実施の形態の高周波フィルタの等価回路図。
【図２０】第５の実施の形態の高周波フィルタのパターン図。
【図２１】第６の実施の形態の高周波フィルタの等価回路図。
【図２２】第６の実施の形態の高周波フィルタのパターン図。
【図２３】第７の実施の形態の高周波フィルタの等価回路図。
【図２４】第７の実施の形態の高周波フィルタのパターン図。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、本発明の実施の形態について説明する。
【００１２】
（第１の実施の形態）
本発明の第１の実施の形態の高周波フィルタは、複数個の反射型共振素子で構成される帯域阻止フィルタと、これらの反射型共振素子間に設けられるフィルタ回路素子とを有し、フィルタ回路素子が間に設けられている２個の反射型共振素子間の電気長が帯域阻止フィルタの阻止域で９０度の奇数倍である。
【００１３】
本実施の形態の高周波フィルタによれば、フィルタ回路素子を帯域阻止フィルタの伝送線路とみなすことで、電気長９０度の伝送線路を１つ分省略することが可能となる。したがって、小型かつ低損失な高周波フィルタを提供することが可能となる。
【００１４】
図１は、第１の実施の形態の高周波フィルタの等価回路図である。この高周波フィルタ（以下、単にフィルタともいう）は、帯域阻止フィルタと、フィルタ回路素子の一例である帯域通過フィルタ１２と、帯域通過フィルタ１２を挟む２個の位相調整素子１４ａ、１４ｂと、２個の伝送線路１６ａ、１６ｂとの組み合わせで構成されている。このフィルタは、帯域通過フィルタ１２による通過域と、不要波抑制のための帯域阻止フィルタによる阻止域を持つ構造となっている。
【００１５】
ここで、帯域阻止フィルタは４個の反射型共振素子１０ａ、１０ｂ、１０ｃ、１０ｄで構成される。この反射型共振素子１０ａ〜ｄは、帯域阻止フィルタの阻止域にて共振しており、その構造として、阻止域にて１／４波長の奇数倍の電気長、１／２波長の整数倍の電気長、伝送線路とタップ結合した共振素子など様々な形状を取り得る。
【００１６】
これらの反射型共振素子１０ａ〜ｄは伝送線路と外部Ｑ、Ｑｅ１〜４で結合している。これら反射型共振素子１０ａ〜ｄの共振周波数と外部Ｑをかえることにより帯域阻止フィルタの阻止域の帯域幅や阻止周波数を変えることができる。また、反射型共振素子１０ａと１０ｂおよび１０ｃと１０ｄは、それぞれ帯域阻止フィルタの阻止域で電気長９０度（１／４波長）となる伝送線路１６ａ、１６ｂで接続される。ここで、この電気長は９０度の奇数倍であっても良い。
【００１７】
反射型共振素子１０ａ〜ｄのうち、反射型共振素子１０ｂと１０ｃの間には帯域通過フィルタ１２が挟まれている。ここで、帯域通過フィルタ１２は自身の通過域ではフィルタとして動作するが、他の周波数領域では、それぞれの周波数にてある電気長となる伝送線路とみなすことができる。
【００１８】
そこで、この帯域通過フィルタ１２に位相調整素子１４ａ、１４ｂを接続し、帯域阻止フィルタ１２の阻止域にて９０度の奇数倍となるように位相を調整する。すなわち、帯域阻止フィルタ１２が設けられる反射型共振素子１０ｂと１０ｃ間の電気長が帯域阻止フィルタ１２の阻止域で９０度の奇数倍となるよう調整する。これにより、帯域通過フィルタ１２と位相調整素子１４ａ、１４ｂを、帯域通過フィルタ１２の通過域ではフィルタとして、帯域阻止フィルタ１２の阻止域では９０度の伝送線路として動作させることができる。
【００１９】
したがって、帯域通過フィルタ１２を帯域阻止フィルタの伝送線路とみなせるため、９０度の伝送線路１つ分を削減することが可能となる。この結果、帯域阻止フィルタと帯域通過フィルタ１２を組み合わせた高周波フィルタの回路が小型化可能となる。
【００２０】
反射型共振素子１０ｂと１０ｃ間の電気長が帯域阻止フィルタ１２の阻止域で９０度の奇数倍と完全に一致することがもっとも好ましい。しかし、本実施の形態で「９０度の奇数倍」とは、９０度の奇数倍±３０度程度の誤差がある場合も含むものとする。この程度の誤差があっても、理想特性からはずれはするが帯域阻止フィルタとして動作させることが可能だからである。誤差については、９０度の奇数倍±５度程度の誤差におさまることがより望ましい。
【００２１】
位相調整素子１４ａ、１４ｂは、例えば、電気長を調整するための伝送線路である。また、位相調整素子１４ａ、１４ｂとして、フィルタ形成後も外的に位相調整可能な位相調整器を設けることも可能である。このような、位相調整器を設けることで、フィルタ形成後の位相の微調整が可能となる。あるいは、反射型共振素子１０ａ〜ｄの共振周波数と外部Ｑを事後的にかえることにより帯域阻止フィルタの阻止域の帯域幅や阻止周波数を変更する場合でも、電気長を所望の長さに合わせこむことで対応が可能となる。
【００２２】
また、位相調整素子１４ａ、１４ｂは必ずしも、帯域通過フィルタ１２の両側になくとも片側だけに設けるものであっても構わない。
【００２３】
図２は第１の実施の形態の変形例の高周波フィルタの等価回路図である。帯域阻止フィルタが設けられる反射型共振素子１０ｂと１０ｃ間の電気長が、帯域阻止フィルタの阻止域で９０度の奇数倍となる条件が満たされれば、図３のように位相調整素子を設けない構成であっても構わない。
【００２４】
また、図１では、帯域阻止フィルタは４個の反射型共振素子で構成される場合を例に説明したが、反射型共振素子は４個に限らず２個以上の複数であれば構わない。また、図１では、フィルタ回路素子が、帯域通過フィルタである場合を例にしたが、フィルタ回路素子は、低域通過フィルタ、高域通過フィルタであっても、あるいはそれらの組み合わせであっても構わない。
【００２５】
次に、帯域阻止フィルタの阻止域を広帯域化する場合について説明する。図３は、第１の実施の形態で用いられる帯域阻止フィルタの等価回路図である。
【００２６】
この帯域阻止フィルタは４個の反射型共振素子１０ａ〜ｄを、帯域阻止フィルタの阻止域にて９０度の奇数倍の電気長の伝送線路１６ａ、１６ｂ、１６ｃで接続することによりフィルタが構成されている。ここで、各反射型共振素子１０ａ〜ｄの共振周波数ｆ１〜ｆ４は異なる共振周波数を持つ。
【００２７】
図４および図５は、第１の実施の形態で用いられる帯域阻止フィルタの説明図である。
図４（ａ）および図５（ａ）は、共振特性の合成を実現する回路図である。また、図４（ｂ）および図５（ｂ）は、図４（ａ）および図５（ａ）の回路の周波数応答を示す図である。図６は、図３の高周波フィルタの周波数特性を示す図である。以下、図４、図５および図６を用いて、周波数が異なる反射型共振素子を用いて帯域阻止フィルタを合成する場合の原理を示す。
【００２８】
図４（ｂ）、図５（ｂ）では、実線が回路全体の周波数特性、点線が並列化された各反射型共振素子の反射特性である。図４（ｂ）に示すように２つの共振波形を１８０度の遅延差で合成すると出力は２つの共振波形の和合成となり、外部Ｑ値による結合を調整することで阻止域を広げた帯域阻止フィルタを構成することができる。従って、図４（ａ）のように周波数軸上で隣り合う反射型共振素子１８ａ、１８ｂにおいて９０度の奇数倍の遅延線路２０を片方の反射型共振素子に入れることで和合成することが可能となる。一方、図５（ａ）に示すように遅延差０で合成した場合には差の合成となり、周波数特性は図５（ｂ）のように阻止域中央部の減衰極が入ってしまう。
【００２９】
したがって、図３のように異なる共振周波数を持つ反射型共振素子１０ａ〜ｄ間を９０度の伝送線路（遅延線路）１６ａ、１６ｂ、１６ｃにて接続することにより、図６に示すように阻止域の帯域幅を広げた帯域阻止フィルタが形成できる。
【００３０】
以上のように帯域幅を広げた帯域阻止フィルタについても、図１に示したように、図３における９０度伝送線路部１６ｃを、帯域通過フィルタ１２と位相調整素子１４ａ、１４ｂとに置き換えることで、フィルタ全体の寸法を小型化することができる。また、伝送線路部の長さを削減できるため損失も低減できる。
【００３１】
図７は、第１の実施の形態の高周波フィルタのパターン図である。図１に示す本実施の形態の高周波フィルタを、実際のマイクロストリップ線路のパターンで現した場合のフィルタ構成を示している。また、図８は、第１の実施の形態で用いられる帯域通過フィルタ単体のパターン図である。図９は、図８の帯域通過フィルタの周波数特性を示す図である。
【００３２】
図８に示すように、帯域通過フィルタ１２は通過域で１波長のヘアピン型共振素子１２ａ、１２ｂ、１２ｃ、１２ｄが相互に結合し、入出力線路２２ａ、２２ｂで外部と接続される。
【００３３】
また、共振素子１２ａ〜ｄ間の結合の一部に結合線路２４ａ、２４ｂが用いられる。そして、電気長が結合線路２４ａと異なる結合線路２４ｂにより飛び越し結合を作り出すことで帯域外に減衰極を持たせる構成となっている。
【００３４】
この帯域通過フィルタの広帯域での周波数特性を図９に示す。この結果、所望波が帯域通過フィルタにより通過しているのに対して、低域側に不要波が出ていることがわかる。これは、帯域通過フィルタの共振素子が１／２波長で共振しているためである。
【００３５】
そこで、この不要波のみを低減させるため、帯域通過フィルタと帯域阻止フィルタを組み合わせたフィルタのパターンが図７になる。ここで、帯域阻止フィルタの反射型共振素子には１／２波長のヘアピン共振素子１０ａ〜ｄを用いている。また、この反射型共振素子１０ａ〜ｄは阻止域内でそれぞれ異なる共振周波数を持っており、伝送線路とＱｅ１〜４で結合している。
【００３６】
更に、反射型共振素子１０ａと１０ｂおよび１０ｃと１０ｄは帯域阻止フィルタの阻止域の中心にて９０度の電気長の伝送線路１６ａ、１６ｂでそれぞれ接続されている。更に、帯域通過フィルタ１２は、位相調整素子１４ａ、１４ｂにより、通過位相を帯域阻止フィルタの阻止域の中心にて９０度の奇数倍の電気長となるように調整されている。
【００３７】
図１０は、図７の高周波フィルタの周波数特性を示す図である。図１０に示すように、図９と比較して不要波が帯域阻止フィルタにより低減されており、所望波のみが取り出されることがわかる。
【００３８】
図７のパターンは例えばマイクロストリップ構造で形成される。マイクロストリップ構造の絶縁基板は、片面に地導体を有し、反対面に線路導体を有する。線路導体に用いる導電性材料には、銅や金といた金属、ニオブまたはニオブすずといった超電導体、およびＹ系銅酸化物高温超電導体を含む。このように、帯域阻止フィルタおよびフィルタ回路素子が超電導体を用いて構成されることが、より低損失で高性能な高周波フィルタを実現できるため望ましい。
【００３９】
絶縁基板は、例えば、酸化マグネシウム、サファイアまたはアルミン酸ランタンといった材料である。例えば、厚さ約０．４３ｍｍ、比誘電率約１０の酸化マグネシウム基板上に超電導マイクロストリップ線路を形成する。
【００４０】
ここで、マイクロストリップ線路の超電導体は、例えば、厚さ約５００ｎｍのＹ系銅酸化物高温超電導薄膜を用い、ストリップ導体の線路幅は例えば、約０．４ｍｍである。また、良質なＹ系銅酸化物超電導膜を得るために、絶縁基板と超電導膜の間にバッファ層を設けてもよい。バッファ層としては、例えば、ＣｅＯ２やＹＳＺ等がある。
【００４１】
超電導薄膜は、レーザー蒸着法、スパッタ法、共蒸着法あるいはＭＯＤ法などにより形成することができる。また、フィルタ構造としては、マイクロストリップ線路の他に、ストリップ線路、コプレーナ線路、導波管、同軸線路といった多様な構造とすることができる。更に、上記構造に限らず、誘電体共振器や空洞共振器などさまざまな共振器を用いることができる。
【００４２】
以上のように、本実施の形態の高周波フィルタによれば、フィルタ回路素子を帯域阻止フィルタの伝送線路とみなすことで、電気長９０度の伝送線路を１つ分省略することが可能となる。したがって、小型かつ低損失な高周波フィルタを提供することが可能となる。
【００４３】
（第２の実施の形態）
本実施の形態の高周波フィルタは、第１の実施の形態の高周波フィルタの帯域通過フィルタに、ヘアピン型共振素子にかえて２つの共振素子で構成される２つの通過域をもつ結合共振器を用いること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【００４４】
図１１は、第２の実施の形態の高周波フィルタのパターン図である。図１２は、図１１の高周波フィルタで用いられる結合共振器のパターン図である。また、図１３は、図１２の結合共振器の周波数特性を示す図である。
【００４５】
図１１に示すように、本実施の形態の高周波フィルタの帯域通過フィルタ１２は、２つの共振素子を結合させた結合共振器３２ａ、３２ｂ、３２ｃ、３２ｄで構成される。図１２に示すように２つの共振素子を結合させた結合共振器は、図１３に示すように、スプリットした２つの共振ピークが現れる。すなわち、２つの通過域をもつことになる。そして、結合共振器を用いたフィルタでは、この一方のピークを所望波として帯域通過フィルタに用いる。
【００４６】
結合共振器を用いた帯域通過フィルタは、共振器を構成する2つの共振素子の結合度を変えることでスプリットしたピーク間隔を制御できるため、パターンの小型化に適している。しかし、上述のようにスプリットした共振ピークの一方がおのずと不要波になってしまう。
【００４７】
本実施の形態では、結合共振器を用いた帯域通過フィルタと帯域阻止フィルタとを組み合わせることにより、帯域通過フィルタで必然的に生じる上記不要波を減衰させることが可能となる。したがって、小型かつ低損失な高周波フィルタが実現可能となる。
【００４８】
（第３の実施の形態）
本実施の形態の高周波フィルタは、フィルタ回路素子として低域通過フィルタが新たに組み合わされていること、反射型共振素子が４個から３個になっていること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【００４９】
図１４は、第３の実施の形態の高周波フィルタの等価回路図である。このフィルタでは、高調波およびスプリアス除去用の低域通過フィルタ３４と帯域通過フィルタ１２と帯域阻止フィルタを組み合わせた構成となっている。帯域阻止フィルタを構成する反射型共振素子１０ａ〜ｃの間に、低域通過フィルタ３４と帯域通過フィルタ１２を組み合わせた構造となっている。
【００５０】
帯域通過フィルタ１２の動作原理については、第１の実施の形態で説明したとおりである。本実施の形態では、さらに低域通過フィルタ３４に位相調整素子３６ａ、３６ｂを接続し、帯域阻止フィルタの阻止域にて９０度の奇数倍となるように位相を調整する。これによって、低域通過フィルタ３４と位相調整素子３６ａ、３６ｂを、帯域阻止フィルタの阻止域では９０度の電気長の伝送線路として動作させることができる。
【００５１】
したがって、低域通過フィルタ３４も帯域通過フィルタ１２と同様に伝送線路とみなせるため９０度の伝送線路２つ分を削減することが可能となる。よって、帯域阻止フィルタと帯域通過フィルタおよび低域通過フィルタを組み合わせた高周波フィルタの回路が小型化可能となる。
【００５２】
図１５は、図１４の高周波フィルタのパターン図である。図１４のフィルタをマイクロストリップ線路にて表したパターンを示している。ここで、低域通過フィルタ３４は特性インピーダンスの異なる線路を接続した５段構成となっている。そして、位相調整素子３６ａ、３６ｂにより位相が調整されている。
【００５３】
また帯域通過フィルタは６段構成となっており、帯域阻止フィルタは３段の反射型共振素子１０ａ〜ｃからなっている。図１６は、図１５の高周波フィルタの周波数特性を示す図である。図１６から、帯域阻止フィルタにより、低域側で一部減衰が大きくなっていることがわかる。
【００５４】
（第４の実施の形態）
本実施の形態の高周波フィルタは、低域通過フィルタを高域通過フィルタに変えたこと以外は第３の実施の形態と同様である。したがって、第３の実施の形態と重複する内容については記載を省略する。
【００５５】
図１７は、第４の実施の形態の高周波フィルタの等価回路図である。このフィルタでは、高調波およびスプリアス除去用の高域通過フィルタ３８と帯域通過フィルタ１２と帯域阻止フィルタを組み合わせた構成となっている。帯域阻止フィルタを構成する反射型共振素子１０ａ〜１０ｃの間に、高域通過フィルタ３８と帯域通過フィルタ１２を組み合わせた構造となっている。
【００５６】
帯域通過フィルタ１２の動作原理については、第１の実施の形態で説明したとおりである。本実施の形態では、さらに高域通過フィルタ３８に位相調整素子４０ａ、４０ｂを接続し、帯域阻止フィルタの阻止域にて９０度の奇数倍となるように位相を調整する。これにより、帯域阻止フィルタの阻止域では９０度の電気長の伝送線路として動作させることができる。
【００５７】
図１８は、図１７の高周波フィルタのパターン図である。図１７のフィルタをマイクロストリップ線路にて表している。ここで、高域通過フィルタ３８は一端接地の１／４波長共振器を１／４波長線路にて接続した４段構成となっている。更に位相調整素子４０ａ、４０ｂにより位相が調整されている。また帯域通過フィルタ１２は４段構成となっており、帯域阻止フィルタは３段の反射型共振素子１０ａ〜ｃからなっている。
【００５８】
本実施の形態によれば、帯域阻止フィルタと帯域通過フィルタおよび高域通過フィルタを組み合わせた高周波フィルタの回路が小型化可能となる。
【００５９】
（第５の実施の形態）
本実施の形態の高周波フィルタは、帯域通過フィルタを低域通過フィルタに変えたこと以外は第４の実施の形態と同様である。したがって、第４の実施の形態と重複する内容については記載を省略する。
【００６０】
図１９は、第５の実施の形態の高周波フィルタの等価回路図である。このフィルタでは、高調波およびスプリアス除去用の高域通過フィルタ３８と低域通過フィルタ３４と帯域阻止フィルタを組み合わせた構成となっている。帯域阻止フィルタを構成する反射型共振素子１０ａ〜１０ｃの間に、高域通過フィルタ３８と低域通過フィルタ３４を組み合わせた構造となっている。
【００６１】
本実施の形態では、さらに高域通過フィルタ３８に位相調整素子４０ａ、４０ｂを接続し、帯域阻止フィルタの阻止域にて９０度の奇数倍となるように位相を調整する。これにより、高域通過フィルタ３８と位相調整素子４０ａ、４０ｂを帯域阻止フィルタの阻止域では９０度の電気長の伝送線路として動作させることができる。
【００６２】
また、低域通過フィルタ３４に位相調整素子３６ａ、３６ｂを接続し、帯域阻止フィルタの阻止域にて９０度の奇数倍となるように位相を調整する。これにより、低域通過フィルタ３４と位相調整素子３６ａ、３６ｂを、帯域阻止フィルタの阻止域では９０度の電気長の伝送線路として動作させることができる。
【００６３】
図２０は、図１９の高周波フィルタのパターン図である。図１９のフィルタをマイクロストリップ線路にて表している。高域通過フィルタ３８のパターンについては第４の実施の形態と同様である。また、低域通過フィルタ３４のパターンについては第３の実施の形態と同様である。
【００６４】
本実施の形態によれば、帯域阻止フィルタと高域通過フィルタおよび低域通過フィルタを組み合わせた高周波フィルタの回路が小型化可能となる。
【００６５】
（第６の実施の形態）
本実施の形態の高周波フィルタは、帯域通過フィルタの反射型共振素子の構成を変えたこと以外は第３の実施の形態と同様である。したがって、第３の実施の形態と重複する内容については記載を省略する。
【００６６】
図２１は、第６の実施の形態の高周波フィルタの等価回路図である。このフィルタでは、帯域阻止フィルタに異なる２つの阻止域を持たせる。このために、異なる共振周波数を持つ反射型共振器素子１０ａと５０ａ、１０ｂと５０ｂ、１０ｃと５０ｃを並列に接続し、線路と外部Ｑ、Ｑｅ１とＱｅ１’、Ｑｅ２とＱｅ２’、Ｑｅ３とＱｅ３’で結合させ帯域阻止フィルタを構成している。
【００６７】
帯域阻止フィルタを構成する反射型共振素子１０ａ〜１０ｃ、５０ａ〜５０ｃの間に、低域通過フィルタ３４と帯域通過フィルタ１２を組み合わせた構造となっている。
【００６８】
図２２は、本実施の形態の高周波フィルタのパターン図である。図２１のフィルタをマイクロストリップ線路にて表している。
【００６９】
本実施の形態によれば、異なる２つの阻止域を有する帯域阻止フィルタと帯域通過フィルタおよび低域通過フィルタを組み合わせた高周波フィルタの回路が小型化可能となる。
【００７０】
（第７の実施の形態）
本実施の形態の高周波フィルタは、低域通過フィルタと帯域通過フィルタ部分の構成を変えたこと以外は第３の実施の形態と同様である。したがって、第３の実施の形態と重複する内容については記載を省略する。
【００７１】
図２３は、第７の実施の形態の高周波フィルタの等価回路図である。このフィルタでは帯域阻止フィルタが複数の反射型共振素子１０ａ〜１０ｃで構成される。そして、帯域通過フィルタ１２が、ｆ０の共振周波数を持つ複数の共振素子６０ａ〜６０ｄからなる共振素子群で構成される。そして、この共振素子群を２分割し、帯域阻止フィルタを構成する反射型共振素子の間に入れた構造となっている。いいかえれば、帯域通過フィルタ１２を構成する共振素子と共振素子の間に反射型共振素子が設けられる構造となっている。
【００７２】
２分割された共振素子群は、位相調整素子６２ａ〜６２ｄを用いて反射型共振素子１０ａ〜１０ｃと接続される。また、帯域通過フィルタ１２では、複数の共振素子６０ａ〜６０ｄが結合して帯域を形成しているため、結合部６４ａ〜６４ｆを持つ。
【００７３】
ここで、帯域通過フィルタ１２は、共振器並列型の回路となってもよい。その場合は、各共振素子の共振周波数は異なり、位相関係を考慮し遅延線路等を用いて合成される。
【００７４】
図２４は、本実施の形態の高周波フィルタのパターン図である。図２３のフィルタをマイクロストリップ線路にて表している。
【００７５】
以上のように、帯域通過フィルタの構成要素を分割し、分割したそれぞれの部分を９０度線路とみなす構成とすることで、フィルタ全体の寸法を小型化できる。本実施の形態によれば、帯域阻止フィルタと帯域通過フィルタを組み合わせた高周波フィルタの回路が小型化可能となる。
【００７６】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、高周波フィルタ等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる高周波フィルタ等に関わる要素を適宜選択して用いることができる。
【００７７】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての高周波フィルタは、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【００７８】
１０ａ〜１０ｄ      反射型共振素子
１２      帯域通過フィルタ
１２ａ〜１２ｄ      ヘアピン型共振素子
１４ａ、１４ｂ      位相調整素子
１６ａ〜１６ｃ      伝送線路
３４      低域通過フィルタ
３６ａ、３６ｂ      位相調整素子
３８      高域通過フィルタ
４０ａ、４０ｂ      位相調整素子
【図１】
0005417450.tif 000002
【図２】
0005417450.tif 000003
【図３】
0005417450.tif 000004
【図４】
0005417450.tif 000005
【図５】
0005417450.tif 000006
【図６】
0005417450.tif 000007
【図７】
0005417450.tif 000008
【図８】
0005417450.tif 000009
【図９】
0005417450.tif 000010
【図１０】
0005417450.tif 000011
【図１１】
0005417450.tif 000012
【図１２】
0005417450.tif 000013
【図１３】
0005417450.tif 000014
【図１４】
0005417450.tif 000015
【図１５】
0005417450.tif 000016
【図１６】
0005417450.tif 000017
【図１７】
0005417450.tif 000018
【図１８】
0005417450.tif 000019
【図１９】
0005417450.tif 000020
【図２０】
0005417450.tif 000021
【図２１】
0005417450.tif 000022
【図２２】
0005417450.tif 000023
【図２３】
0005417450.tif 000024
【図２４】
0005417450.tif 000025