(57)【特許請求の範囲】
【請求項１】
単結晶半導体基板と、ガラス基板とを用意し、
前記単結晶半導体基板上にＳｉ系の第１の絶縁膜を形成し、
前記単結晶半導体基板の表面からイオンを添加することにより前記単結晶半導体基板内に剥離層を形成し、
前記ガラス基板に対して平坦化処理を行い、
平坦化処理が行われた前記ガラス基板上に酸化アルミニウムを有する第２の絶縁膜を形成し、
前記単結晶半導体基板と前記ガラス基板を対向させ、前記第１の絶縁膜の表面と前記第２の絶縁膜の表面とをボンディングし、
前記剥離層において分離することにより、前記ガラス基板上に前記第２の絶縁膜及び前記第１の絶縁膜を介して単結晶半導体膜を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項２】
複数の単結晶半導体基板と、ガラス基板とを用意し、
前記複数の単結晶半導体基板上にそれぞれＳｉ系の第１の絶縁膜を形成し、
前記複数の単結晶半導体基板の表面からイオンを導入することにより前記複数の単結晶半導体基板にそれぞれ剥離層を形成し、
前記ガラス基板に対して平坦化処理を行い、
平坦化処理が行われた前記ガラス基板上に酸化アルミニウムを有する第２の絶縁膜を形成し、
前記複数の単結晶半導体基板の各々と前記ガラス基板とを対向させ、前記第１の絶縁膜の表面と前記第２の絶縁膜の表面とをボンディングし、
前記剥離層において分離することにより、前記ガラス基板上設けられた第２の絶縁膜上に、前記第１の絶縁膜と単結晶単結晶半導体膜から構成される積層体を複数設けることを特徴とするＳＯＩ基板の作製方法。
【請求項３】
請求項１又は請求項２において、
前記平坦化処理として、前記ガラス基板に対してバイアス電圧を印加してプラズマ処理を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項４】
請求項３において、
前記プラズマ処理は、アルゴンガスを用いて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第２の絶縁膜を、スパッタリング法により形成することを特徴とするＳＯＩ基板の作製方法。
【請求項６】
請求項５において、
前記スパッタリング法は、アルミニウム、アルミニウム及びマグネシウムを含有する合金、アルミニウム及びストロンチウムを含有する合金、又はアルミニウム、マグネシウム及びストロンチウムを含有する合金をターゲットとして用い、酸素を導入して行うことを特徴とするＳＯＩ基板の作製方法。
【請求項７】
請求項５において、
前記スパッタリング法は、アルミニウムの酸化物、アルミニウム及びマグネシウムを含有する酸化物、アルミニウム及びストロンチウムを含有する酸化物、又はアルミニウム、マグネシウム及びストロンチウムを含有する酸化物をターゲットとして用い、高周波電源を用いて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記第１の絶縁膜の表面と前記第２の絶縁膜の表面をボンディングする前に、前記第１の絶縁膜の表面と前記第２の絶縁膜の表面の一方又は両方に表面処理を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項９】
請求項８において、
前記表面処理は、オゾン水を用いて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記第１の絶縁膜を、ハロゲンが添加された酸化性雰囲気で熱酸化処理を行うことにより形成することを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板及びその作製方法、並びに当該ＳＯＩ基板を用いた半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体膜が存在するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
【０００３】
ＳＯＩ基板を製造する方法の１つに、スマートカット（登録商標）法が知られている。スマートカット法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、剥離用基板となるシリコンウエハにイオン注入法を用いて水素イオンを注入することにより表面から所定の深さにイオン注入層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハにボンディング（接合）させる。その後、熱処理を行うことにより、イオン注入層が劈開面となり、水素イオンを注入した剥離用のシリコンウエハが薄膜状に剥離し、被剥離用のシリコンウエハ上に単結晶シリコン膜を形成することができる。また、スマートカット法は水素イオン注入剥離法と呼ぶこともある。
【０００４】
また、このようなスマートカット法を用いて単結晶シリコン膜をガラスからなる支持基板上に形成する方法が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００４−８７６０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ガラス基板はシリコンウエハよりも大面積化が可能であり且つ安価な基板であるため、主に、液晶表示装置等の表示装置を始めとする様々な電子機器の製造に用いられている。ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。
【０００６】
しかしながら、ベース基板の表面が平坦でない場合には、ベース基板と単結晶シリコン基板との貼り合わせの際に接合不良を生じ、ベース基板上に単結晶シリコン膜が形成されない領域（欠陥）ができる。このような欠陥を有するＳＯＩ基板を用いてトランジスタ等の半導体素子を形成した場合、動作不良が生じる恐れがある。特に、ベース基板の大型化に伴いこのような問題は顕著になると考えられる。
【０００７】
また、ベース基板としてガラス等の耐熱性が低い材料を用いる場合には、低温プロセスで行う必要がある。しかし、低温プロセスにより半導体基板とベース基板のボンディングを行う場合、半導体基板側に形成された絶縁膜（酸化珪素膜等のＳｉ系絶縁膜）とベース基板の表面（Ｓｉ系絶縁膜）をボンディングさせても、十分な密着性が得られず貼り合わせ不良が生じる恐れがある。
【０００８】
上述した問題に鑑み、本発明は、低温プロセスにより半導体基板とベース基板の貼り合わせを行う場合であっても、半導体基板とベース基板との密着性を向上させ、貼り合わせ不良を低減することを目的の一とする。
【課題を解決するための手段】
【０００９】
本発明は、半導体基板側の貼り合わせ面にＳｉ系の第１の絶縁膜を設け、ベース基板側の貼り合わせ面にアルミニウムを含む第２の絶縁膜を設け、Ｓｉ系の第１の絶縁膜とアルミニウムを含む第２の絶縁膜をボンディングさせることを特徴としている。また、ベース基板上にアルミニウムを含む第２の絶縁膜を形成する前に、ベース基板に対して平坦化処理を行う。以下に、本発明の具体的な構成について説明する。
【００１０】
本発明のＳＯＩ基板の作製方法の一は、単結晶半導体基板と、絶縁体でなるベース基板とを用意し、単結晶半導体基板上にＳｉ系の第１の絶縁膜を形成し、単結晶半導体基板の表面からイオンを添加することにより単結晶半導体基板内に剥離層を形成し、ベース基板に対して平坦化処理を行い、平坦化処理が行われたベース基板上に酸化アルミニウムを有する第２の絶縁膜を形成し、単結晶半導体基板とベース基板を対向させ、第１の絶縁膜の表面と第２の絶縁膜の表面とをボンディングし、剥離層において分離することにより、ベース基板上に第２の絶縁膜及び第１の絶縁膜を介して単結晶半導体膜を形成することを特徴としている。
【００１１】
また、本発明のＳＯＩ基板の作製方法の一は、複数の単結晶半導体基板と、絶縁体でなるベース基板とを用意し、複数の単結晶半導体基板上にそれぞれＳｉ系の第１の絶縁膜を形成し、複数の単結晶半導体基板の表面からイオンを導入することにより複数の単結晶半導体基板にそれぞれ剥離層を形成し、ベース基板に対して平坦化処理を行い、平坦化処理が行われたベース基板上に酸化アルミニウムを有する第２の絶縁膜を形成し、複数の単結晶半導体基板の各々とベース基板とを対向させ、第１の絶縁膜の表面と第２の絶縁膜の表面とをボンディングし、剥離層において分離することにより、ベース基板上設けられた第２の絶縁膜上に、第１の絶縁膜と単結晶半導体膜から構成される積層体を複数設けることを特徴としている。
【００１２】
本明細書における「単結晶」とは、結晶面、結晶軸が揃っている結晶であり、それを構成している原子又は分子が空間的に規則正しい配列になっているものをいう。もっとも、単結晶は原子が規則正しく配列することによって構成されるものであるが、一部にこの配列の乱れがある格子欠陥を含むもの、意図的又は非意図的に格子歪みを有するものも含まれる。
【００１３】
Ｓｉ系の絶縁膜とは、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜をいう。なお、これら以外の絶縁膜であっても、シリコンカーバイド（ＳｉＣ）膜等のＳｉを主成分とする絶縁膜も含まれる。
【００１４】
なお、本明細書において、表面の平均面粗さ（Ｒａ）とは、ＪＩＳ  Ｂ０６０１で定義されている中心線平均粗さを、測定面に対して適用できるように三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、次の式（１）にて定義される。
【００１５】
【数１】
0005530096.tif 000002
【００１６】
なお、式（１）において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点により囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。
【００１７】
また、最大高低差（Ｐ−Ｖ）とは、測定面において、最も高い標高Ｚｍａｘと最も低い標高Ｚｍｉｎの差を指す。
【００１８】
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
【００１９】
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。
【発明の効果】
【００２０】
本発明により、低温プロセスにより半導体基板とベース基板を貼り合わせることによりＳＯＩ基板を作製する場合であっても、半導体基板とベース基板との密着性を向上させ貼り合わせ不良を低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
（実施の形態１）
本実施の形態では、本発明のＳＯＩ基板の作製方法の一例に関して図面を参照して説明する。具体的には、半導体基板側にＳｉ系の絶縁膜を形成し、ベース基板側にアルミニウムを含む絶縁膜を形成し、半導体基板とベース基板とをボンディングする方法について説明する。
【００２３】
まず、半導体基板１００を準備する（図１（Ａ−１）参照）。
【００２４】
半導体基板１００は、市販の半導体基板を用いることができ、例えば、単結晶のシリコン基板やゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板を用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、半導体基板１００として、単結晶シリコン基板を用いる場合について示す。
【００２５】
次に、半導体基板１００の表面から所定の深さに剥離層１０４を設け、半導体基板１００の表面上に第１の絶縁膜１０２を設ける（図１（Ａ−２）参照）。
【００２６】
第１の絶縁膜１０２は、Ｓｉ系の絶縁膜で設ければよく、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて第１の絶縁膜１０２を形成する場合には、第１の絶縁膜１０２として、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて化学気相成長法により作製される酸化シリコン膜を用いることができる。また、他にもシリコンカーバイド（ＳｉＣ）膜等のＳｉを主成分とする絶縁膜を用いてもよい。
【００２７】
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。以下の説明では、第１の絶縁膜１０２として、酸化シリコン膜を用いる場合について示す。
【００２８】
剥離層１０４は、半導体基板１００の表面から所定の深さの領域にイオンを添加することにより形成することができる。
【００２９】
剥離層１０４が形成される領域の深さは、添加されるイオンの加速エネルギーと入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に剥離層１０４が形成される。イオンが添加される深さで、後の工程において半導体基板１００から分離される半導体膜の厚さが決定する。剥離層１０４が形成される深さは１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下とする。
【００３０】
イオンの添加の際に用いるガスとしては、水素ガス、希ガス等があるが、本実施の形態では水素ガスを用いることが好ましい。イオンドーピング法で水素ガスを用いた場合、生成するイオン種は、Ｈ＋、Ｈ２＋及びＨ３＋であるが、Ｈ３＋が最も多く添加されることが好ましい。Ｈ３＋はＨ＋、Ｈ２＋よりもイオンの添加効率がよく、添加時間の短縮を図ることができる。また、後の工程において剥離層に亀裂が生じやすくなる。
【００３１】
次に、ベース基板１２０を準備する（図１（Ｂ−１）参照）。
【００３２】
ベース基板１２０は、絶縁体でなる基板を用いる。具体的には、ベース基板１２０として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板を用いる。ベース基板１２０として大面積化が可能で安価なガラス基板を用いることにより、シリコンウエハを用いる場合と比較して低コスト化を図ることができる。
【００３３】
次に、ベース基板１２０の表面にプラズマ処理による平坦化処理を行う（図１（Ｂ−２）参照）。
【００３４】
ここでは、真空状態のチャンバーに不活性ガス（例えば、アルゴン（Ａｒ）ガス）及び／又は反応性ガス（例えば、酸素（Ｏ２）ガス、窒素（Ｎ２）ガス）を導入し、被処理面（ここでは、ベース基板１２０の表面）にバイアス電圧を印加してプラズマ状態として行う。プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（ベース基板１２０側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンがベース基板１２０表面に衝突することによって、ベース基板１２０表面がスパッタエッチングされる。このとき、ベース基板１２０表面の凸部から優先的にスパッタエッチングされ、当該ベース基板１２０表面の平坦性を向上することができる。反応性ガスを導入する場合、ベース基板１２０表面がスパッタエッチングされることにより生じる欠損を、補修することができる。
【００３５】
プラズマ処理による平坦化処理を行うことにより、ベース基板１２０の表面の平均粗さ（Ｒａ）を好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下とし、最大高低差（Ｐ−Ｖ）を好ましくは６ｎｍ以下、より好ましくは３ｎｍ以下とする。
【００３６】
具体的な条件としては、処理電力１００〜１０００Ｗ（ＲＦ）、圧力０．１〜２．０Ｐａ、ガス流量５〜１５０ｓｃｃｍとし、被処理基板に２００〜６００Ｖのバイアス電圧が印加されるように行えばよい。
【００３７】
また、上述したプラズマ処理を行う際に、チャンバー内をプレコート処理しておくことにより、チャンバーを構成する金属（鉄（Ｆｅ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等）が不純物としてベース基板１２０の表面に付着することを防ぐことができる。例えば、チャンバーの内壁を酸化シリコン膜、シリコン膜、酸化アルミニウム膜、シリコンカーバイド（ＳｉＣ）膜等の絶縁膜で被覆しておくことにより、平坦化処理に伴うベース基板１２０の表面汚染を低減することが可能となる。
【００３８】
このように、平坦化処理を行うことによって、ベース基板１２０の表面の平坦性を向上することができる。仮にベース基板１２０として化学的機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等により研磨された基板を用いる場合であっても、ベース基板１２０上に残留する研磨粒子（ＣｅＯ２等）を除去し、表面を平坦化することができる。その結果、ベース基板１２０上に形成される膜の平坦性を向上させることができる。
【００３９】
なお、ベース基板１２０の平坦化処理を行う前にベース基板１２０の洗浄を行ってもよい。具体的には、ベース基板１２０を、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。例えば、ベース基板１２０の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ベース基板１２０表面の平坦化や残存する研磨粒子をある程度除去することができる。
【００４０】
次に、ベース基板１２０上にＳｉ系の絶縁膜以外の第２の絶縁膜１２２を形成する（図１（Ｂ−３）参照）。第２の絶縁膜１２２は、アルミニウム、マグネシウム、ストロンチウム、チタン、タンタル、ジルコニウム、イットリウムから選ばれた一つ又は複数の元素を含む酸化膜又は窒化膜を用いることができる。
【００４１】
本実施の形態では、第２の絶縁膜１２２として、酸化アルミニウムを有する絶縁膜を用いる。酸化アルミニウムを有する絶縁膜には、アルミニウム以外の金属酸化膜が含まれていてもよく、例えば、酸化アルミニウムに加えて酸化マグネシウムと酸化ストロンチウムの一方又は両方が含まれる絶縁膜を適用することができる。また、窒素を含有する酸化アルミニウムを第２の絶縁膜１２２として用いてもよい。
【００４２】
第２の絶縁膜１２２は、スパッタリング法により形成することができる。スパッタリング法に用いるターゲットとしては、例えば、アルミニウム（Ａｌ）を含む金属又は酸化アルミニウム等の金属酸化物を用いることができる。なお、ターゲットの材料は、形成したい膜に応じて適宜選択すればよい。
【００４３】
また、上述した平坦化処理とスパッタリング法による第２の絶縁膜１２２の形成を大気に曝さずに連続して行うことが好ましい。連続して処理することによって、スループットの向上を図ることができる。また、プラズマ処理を用いてベース基板１２０の表面を平坦化した後には、ベース基板１２０表面が活性化しており、有機物等の不純物が付着しやすいが、連続して処理することによって、ベース基板１２０への不純物の付着を低減することができる。
【００４４】
スパッタターゲットとして金属を用いる場合には、反応ガス（例えば、酸素）を導入しながらスパッタすること（反応性スパッタリング法）により、第２の絶縁膜１２２を形成する。金属としては、アルミニウム、マグネシウム（Ｍｇ）、アルミニウムとマグネシウムを含む合金、アルミニウムとストロンチウム（Ｓｒ）を含む合金又はアルミニウムとマグネシウムとストロンチウムを含む合金を用いることができる。この場合、スパッタリングは直流（ＤＣ）電源又は高周波（ＲＦ）電源を用いて行えばよい。
【００４５】
例えば、ターゲットとしてアルミニウムを用い、ガス流量（アルゴン：０〜１００ｓｃｃｍ、酸素：５〜１００ｓｃｃｍ）、成膜圧力０．１〜２．０Ｐａ、成膜電力０．５〜４ｋＷ（ＤＣ又はＲＦ）、Ｔ−Ｓ間距離（ターゲットと基板間距離）を５０〜１８５ｍｍとして行うことができる。なお、第２の絶縁膜１２２の成膜前に不活性ガス（例えば、アルゴン）を用いてスパッタを行うことや、ダミー基板にあらかじめ成膜することによって、ベース基板１２０上に第２の絶縁膜１２２を形成する場合に生じるゴミを低減することができる。
【００４６】
ターゲットとして金属酸化物を用いる場合には、高周波（ＲＦ）電源を用いてスパッタすること（ＲＦスパッタリング法）により、第２の絶縁膜１２２を形成する。金属酸化物としては、酸化アルミニウム、酸化マグネシウム、酸化ストロンチウム、アルミニウムとマグネシウムを含有する酸化物、アルミニウムとストロンチウムを含有する酸化物又はアルミニウムとマグネシウムとストロンチウムを含有する酸化物を用いることができる。
【００４７】
例えば、ターゲットとして酸化アルミニウムを用い、ガス流量（アルゴン：０〜１００ｓｃｃｍ、酸素：５〜１００ｓｃｃｍ）、成膜圧力０．１〜２．０Ｐａ、成膜電力０．５〜４ｋＷ（ＲＦ）、Ｔ−Ｓ間距離（ターゲットと基板間距離）を５０〜１８５ｍｍとして行うことができる。
【００４８】
他にも、バイアススパッタリング法を用いて、第２の絶縁膜１２２を形成してもよい。バイアススパッタリング法では、被処理面（ここでは、ベース基板１２０）にバイアス電圧が印加され当該被処理面にイオンが入射されるため、ターゲットからの堆積と共に、被処理面のエッチングと再付着も同時に行われる。エッチングはベース基板１２０表面の凸から優先的に行われるため、ベース基板１２０表面の平坦化を行いつつ、第２の絶縁膜１２２の堆積を行うことができる。そのため、バイアススパッタリング法を適用する場合には、第２の絶縁膜１２２の形成前にベース基板１２０に行う平坦化処理を省略してもよい。
【００４９】
バイアススパッタリング法を用いる場合には、ターゲットとしてアルミニウムを用い、ガス流量（アルゴン：０〜１００ｓｃｃｍ、酸素：５〜１００ｓｃｃｍ）、成膜圧力０．１〜２．０Ｐａ、成膜電力０．５〜４ｋＷ（ＤＣ）、Ｔ−Ｓ間距離（ターゲットと基板間距離）を５０〜１８５ｍｍとして、被処理基板側に５０Ｗ〜３００Ｗの高周波電圧を印加して行うことができる。
【００５０】
上述したいずれかの方法を用いて、ベース基板１２０上に酸化アルミニウムを有する絶縁膜を設けることによって、ベース基板１２０に含まれる可動イオンや水分等の不純物が、後に当該ベース基板１２０上に形成される単結晶半導体膜に拡散することを防ぐことができる。
【００５１】
次に、半導体基板１００とベース基板１２０とを対向させ、第１の絶縁膜１０２の表面と第２の絶縁膜１２２の表面とをボンディングする（図１（Ｃ）参照）。半導体基板１００上に形成された第１の絶縁膜１０２とベース基板１２０上に形成された第２の絶縁膜１２２の表面とを密着させることにより接合が形成される。この接合は、ファンデルワールス力が作用しており、半導体基板１００とベース基板１２０を密着させることにより、Ｓｉ−ＯＨ、Ａｌ−ＯＨ等を結合種として、水素結合による接合を形成することが可能となる。
【００５２】
ここでは、半導体基板１００側の貼り合わせ面にＳｉ系絶縁膜である酸化珪素膜を設け、ベース基板１２０側の貼り合わせ面に酸化アルミニウムを有する絶縁膜を用いているため、半導体基板１００とベース基板１２０のボンディングは、Ｓｉ系絶縁膜とＳｉ系以外の絶縁膜のボンディング（ヘテロボンディング）となる。このような材料を用いてボンディングすることによって、半導体基板１００とベース基板１２０の密着性を向上することができる。
【００５３】
なお、半導体基板１００とベース基板１２０をボンディングさせる前に、ベース基板１２０上に形成された第２の絶縁膜１２２の表面処理を行うことが好ましい。表面処理としては、オゾン処理（例えば、オゾン水洗浄）、又は、メガソニック洗浄及びオゾン水洗浄を行うことができる。また、オゾン水洗浄とフッ酸による洗浄を複数回繰り返し行ってもよい。このような表面処理を行うことにより、第２の絶縁膜１２２の表面の有機物等のゴミを除去し、第２の絶縁膜１２２の表面を親水化することができる。もちろん、表面処理は半導体基板１００上に形成された第１の絶縁膜１０２にも行うことができる。
【００５４】
次に、加熱処理を行い剥離層１０４にて分離（劈開）することにより、ベース基板１２０上に第２の絶縁膜１２２及び第１の絶縁膜１０２を介して単結晶半導体膜１２４を形成する（図１（Ｄ）参照）。ここでは、４００℃乃至６５０℃の加熱処理を行うことにより、剥離層１０４に含まれるイオン（例えば、水素イオン）に微小な空洞の体積変化が起こり、剥離層１０４に沿って分離することが可能となる。その結果、ベース基板１２０上には半導体基板１００の一部（単結晶半導体膜１２４）が設けられる。
【００５５】
なお、半導体基板１００とベース基板１２０をボンディングさせた後に行う加熱処理として、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等の急速加熱を行うことができる装置を用いることが好ましい。このような装置を用いることによって、熱処理時間の短縮化を図ることができる。また、ベース基板１２０の歪点より高い温度が利用できる。なお、ＲＴＡ装置としては、高温のガスを用いて加熱処理を行うＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、又はランプ光により加熱処理を行うＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。
【００５６】
以上の工程により、ベース基板１２０上に酸化アルミニウムを有する第２の絶縁膜１２２及び第１の絶縁膜１０２を介して単結晶半導体膜１２４が設けられたＳＯＩ基板を作製することができる。
【００５７】
ベース基板１２０と単結晶半導体膜１２４の間に酸化アルミニウム膜を設けることによって、ベース基板１２０に含まれる可動イオンや水分等の不純物が単結晶半導体膜１２４に拡散することを防ぐことができる。また、ベース基板１２０上に形成された第２の絶縁膜１２２を、半導体基板１００上に形成された第１の絶縁膜１０２とボンディングさせる膜として用いることによって、半導体基板１００とベース基板１２０の密着性を向上し、半導体基板１００とベース基板１２０の貼り合わせ不良を低減することが可能となる。
【００５８】
なお、上記工程において、得られたＳＯＩ基板の表面に平坦化処理を行ってもよい。平坦化処理を行うことにより、剥離後にベース基板１２０上に設けられた単結晶半導体膜１２４の表面に凹凸が生じた場合でもＳＯＩ基板の表面を平坦化することができる。
【００５９】
平坦化処理としては、ＣＭＰ、エッチング処理、レーザー光の照射等により行うことができる。例えば、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を行った後にレーザー光を照射することによって、単結晶半導体膜１２４の再結晶化と表面の平坦化を行うことができる。
【００６０】
レーザー光を単結晶半導体膜の上面側から照射することで、単結晶半導体膜の上面を溶融させることができる。溶融した後、単結晶半導体膜が冷却、固化することで、その上面の平坦性が向上した単結晶半導体膜が得られる。レーザー光を用いることにより、ベース基板１２０が直接加熱されないため、当該ベース基板１２０の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１２０に用いた場合であっても、単結晶半導体膜を溶融させて平坦化することが可能である。
【００６１】
なお、レーザー光の照射による単結晶半導体膜の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体膜中の欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体膜が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体膜の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
【００６２】
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。
【００６３】
上述のようにレーザー光を照射した後には、単結晶半導体膜の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体膜の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、単結晶半導体膜がシリコン材料からなる層である場合、ドライエッチングとしてＳＦ６と０２をプロセスガスに用いて、単結晶半導体膜を薄くすることができる。
【００６４】
なお、平坦化処理はＳＯＩ基板に限らず分離後の半導体基板１００に対して行ってもよい。分離後の半導体基板１００の表面を平坦にすることによって、当該半導体基板１００をＳＯＩ基板の作製工程において再利用することが可能となる。
【００６５】
また、本実施の形態では、一枚のベース基板１２０に一枚の半導体基板１００を貼り合わせる場合を示したが、これに限定されない。一枚のベース基板１２０に複数の半導体基板を貼り合わせてもよい。一枚のベース基板１２０に複数の半導体基板１００ａ〜１００ｃを貼り合わせる場合について図２８を参照して説明する。
【００６６】
まず、複数の半導体基板を準備する。ここでは、半導体基板１００ａ、半導体基板１００ｂ、半導体基板１００ｃを用いる場合について説明する（図２８（Ａ−１）参照）。
【００６７】
次に、半導体基板１００ａの表面から所定の深さに剥離層１０４ａを設け、半導体基板１００ａの表面上に第１の絶縁膜１０２ａを設ける（図２８（Ａ−２）参照）。また、半導体基板１００ｂ、１００ｃについても同様に、表面から所定の深さに剥離層１０４ｂ、１０４ｃをそれぞれ設け、表面上に第１の絶縁膜１０２ｂ、１０２ｃをそれぞれ設ける。なお、第１の絶縁膜１０２ａ〜１０２ｃは、Ｓｉ系の絶縁膜で設ける。
【００６８】
次に、ベース基板１２０を準備し（図２８（Ｂ−１）参照）、当該ベース基板１２０の表面にプラズマ処理による平坦化処理を行った後（図２８（Ｂ−２）参照）、Ｓｉ系の絶縁膜以外の第２の絶縁膜１２２を形成する（図２８（Ｂ−３）参照）。
【００６９】
次に、複数の半導体基板１００ａ〜１００ｃとベース基板１２０とを対向させ、第１の絶縁膜１０２ａ〜１０２ｃの表面と第２の絶縁膜１２２の表面とをそれぞれボンディングする（図２８（Ｃ）参照）。半導体基板１００ａ〜１００ｃ上にそれぞれ形成された第１の絶縁膜１０２ａ〜１０２ｃとベース基板１２０上に形成された第２の絶縁膜１２２の表面とを密着させることにより接合が形成される。この接合は、ファンデルワールス力が作用しており、半導体基板１００ａ〜１００ｃとベース基板１２０を密着することにより、Ｓｉ−ＯＨ、Ａｌ−ＯＨ等を結合種として、水素結合による接合を形成することが可能となる。
【００７０】
次に、加熱処理を行い剥離層１０４ａ〜１０４ｃにて分離（劈開）することにより、ベース基板１２０上に設けられた第２の絶縁膜１２２上に、第１の絶縁膜１０２ａと単結晶半導体膜１２４ａの積層体が形成される。また、同様に、第１の絶縁膜１０２ｂと単結晶半導体膜１２４ｂの積層体、及び第１の絶縁膜１０２ｃと単結晶半導体膜１２４ｃの積層体が第２の絶縁膜１２２上に互いに離間して形成される（図２８（Ｄ）参照）。ここでは、４００℃乃至６５０℃の加熱処理を行うことにより、剥離層１０４ａ〜１０４ｃに含まれるイオン（例えば、水素イオン）に微小な空洞の体積変化が起こり、剥離層１０４ａ〜１０４ｃに沿って分離することが可能となる。その結果、ベース基板１２０上には第２の絶縁膜１２２及び第１の絶縁膜１０２ａ〜１０２ｃを介して、それぞれ半導体基板１００ａ〜１００ｃの一部（単結晶半導体膜１２４ａ〜１２４ｃ）が互いに離間して設けられる。
【００７１】
以上の工程により、ベース基板１２０上に設けられた酸化アルミニウムを有する第２の絶縁膜１２２上に、それぞれ第１の絶縁膜１０２ａ〜第１の絶縁膜１０２ｃを介して単結晶半導体膜１２４ａ〜１２４ｃが設けられたＳＯＩ基板を作製することができる。
【００７２】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
【００７３】
（実施の形態２）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。具体的には、半導体基板上に形成されるＳｉ系絶縁膜を熱酸化処理により形成する場合について説明する。
【００７４】
まず、半導体基板１００を準備する（図２（Ａ−１）参照）。なお、当該半導体基板１００を硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを適宜使って洗浄することが好ましい。
【００７５】
次に、半導体基板１００に熱酸化処理を行うことにより酸化膜１０６を形成する（図２（Ａ−２）参照）。
【００７６】
熱酸化処理はドライ酸化で行っても良いが、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で半導体基板１００に熱酸化処理を行うことにより塩素酸化された酸化膜１０６を形成する。このような熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
【００７７】
このような温度範囲で熱処理を行うことで、半導体基板１００に対してハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリング効果としては、金属不純物を除去する効果が得られる。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。半導体基板１００の表面を化学的機械研磨（ＣＭＰ）処理したものに対しては有効である。また、水素は半導体基板１００と酸化膜１０６の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。
【００７８】
なお、熱酸化処理に適用するガスとしては、ＨＣｌに限られず、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
【００７９】
酸化膜１０６にハロゲンを含有させることにより、外因性不純物である重金属を捕集して単結晶半導体膜が汚染されることを防止する効果を奏する。このような重金属として、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等があり、これらは単結晶半導体膜に対し、質量分離されないイオンをドーピングして剥離層を形成する過程で導入される。すなわち、ＨＣｌ酸化などにより酸化膜１０６の膜中にハロゲンを含ませることにより、重金属など単結晶半導体膜に悪影響を与える不純物をゲッタリングすることができる。例えば、酸化膜１０６を形成した後に熱処理を行うことにより、単結晶半導体膜に含まれる不純物としての金属が酸化膜１０６に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより酸化膜１０６中に捕集した当該不純物を固定して半導体基板１００の汚染を防ぐことができる。すなわち、酸化膜１０６は、半導体のライフタイムキラーとなる金属元素を捕獲して再拡散させないことにより、トランジスタの高性能化を図ることができる。
【００８０】
また、酸化膜１０６中に含有されるハロゲンの濃度を１×１０１７ａｔｏｍｏｓ／ｃｍ３〜５×１０２０ａｔｏｍｏｓ／ｃｍ３とすることにより金属などの不純物を捕獲して半導体基板１００の汚染を防止する保護膜としての機能を発現させることができる。
【００８１】
次に、水素若しくはハロゲン等のイオンを導入して剥離層１０４を形成する（図２（Ａ−３）参照）。剥離層１０４は半導体基板１００の表面から電界で加速されたイオンを所定の深さに添加することで形成される。
【００８２】
剥離層１０４が形成される領域の深さは、イオンの加速エネルギーと入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に剥離層１０４が形成される。イオンを添加する深さで、後の工程において半導体基板１００から分離される半導体膜の厚さが決定される。剥離層１０４が形成される深さを１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下とする。
【００８３】
イオンの添加の際に用いるガスとしては、水素ガス、希ガス等があるが、本実施の形態では水素ガスを用いることが好ましい。イオンドーピング法で水素ガスを用いた場合、生成するイオン種は、Ｈ＋、Ｈ２＋及びＨ３＋であるが、Ｈ３＋が最も多く添加されることが好ましい。Ｈ３＋はＨ＋、Ｈ２＋よりもイオンの添加効率がよく、添加時間の短縮を図ることができる。また、後の工程において剥離層に亀裂が生じやすくなる。
【００８４】
イオンドーピング法を用いる場合、イオンドーピング装置は質量分離を行わずイオンを添加するため、水素イオンの他に金属イオンも同時に半導体基板１００へ添加される場合がある。金属イオンは質量数が大きいので、イオンが添加される側の極表面に多く分布する。本形態では半導体基板１００の表面に酸化膜１０６が形成されている。この酸化膜１０６の膜厚を金属イオンが添加される深さよりも厚く形成することで、当該金属の分布を酸化膜１０６中に止めておくことができる。酸化膜１０６はＨＣｌ酸化などによって膜中にハロゲンを含ませることにより、重金属など半導体基板１００に悪影響を与える不純物をゲッタリングする作用がある。それにより酸化膜１０６中に捕集した当該不純物を固定して半導体基板１００の汚染を防ぐことができる。
【００８５】
次に、ベース基板１２０を準備し（図２（Ｂ−１）参照）、当該ベース基板１２０の表面にプラズマ処理による平坦化処理を行った後（図２（Ｂ−２）参照）、Ｓｉ系の絶縁膜以外の第２の絶縁膜１２２を形成する（図２（Ｂ−３）参照）。
【００８６】
次に、半導体基板１００とベース基板１２０とを対向させ、酸化膜１０６と第２の絶縁膜１２２をボンディングさせた後（図２（Ｃ）参照）、加熱処理を行い剥離層１０４にて分離することにより、ベース基板１２０上に第２の絶縁膜１２２及び酸化膜１０６を介して単結晶半導体膜１２４を形成することができる（図２（Ｄ）参照）
【００８７】
また、半導体基板１００とベース基板１２０をボンディングさせる前に、ベース基板１２０上に形成された第２の絶縁膜１２２と半導体基板１００上に形成された酸化膜１０６の表面処理を行うことが好ましい。表面処理としては、オゾン処理（例えば、オゾン水洗浄）、又は、メガソニック洗浄及びオゾン水洗浄を行うことができる。このような表面処理を行うことにより、第２の絶縁膜１２２、酸化膜１０６の表面の有機物等のゴミを除去し、第２の絶縁膜１２２、酸化膜１０６の表面を親水化することができる。
【００８８】
なお、図２（Ｂ−１）〜（Ｂ−３）、図２（Ｃ）、（Ｄ）の工程については、上記図１（Ｂ−１）〜（Ｂ−３）、図１（Ｃ）、（Ｄ）と同様に行うことができるため、詳細な説明は省略する。
【００８９】
以上の工程により、ベース基板１２０上に酸化アルミニウムを有する第２の絶縁膜１２２及び酸化膜１０６を介して単結晶半導体膜１２４が設けられたＳＯＩ基板を作製することができる。
【００９０】
ベース基板１２０と単結晶半導体膜１２４の間に酸化アルミニウム膜を設けることによって、ベース基板１２０に含まれる可動イオンや水分等の不純物が単結晶半導体膜１２４に拡散することを防ぐことができる。また、本実施の形態の作製工程を用いることによって、ＣＶＤ法による成膜工程が不要となるため、ＣＶＤ法により生じるゴミの発生を防止し、半導体基板とベース基板の貼り合わせ不良を抑制することが可能となる。
【００９１】
また、本実施の形態では、一枚のベース基板１２０に一枚の半導体基板１００を貼り合わせる場合を示したが、これに限定されない。一枚のベース基板１２０に複数の半導体基板を貼り合わせてもよい。
【００９２】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
【００９３】
（実施の形態３）
本実施の形態では、ＳＯＩ基板の作製方法において、半導体基板を繰り返し利用する（再利用）する場合に関して図面を参照して説明する。また、本実施の形態では、角（端部）が丸みを帯びている（エッジロールオフ（ＥＲＯ）を有する）半導体基板１００を用いる場合について説明する。
【００９４】
まず、表面に第１の絶縁膜１０２が設けられ、表面から所定の深さに剥離層１０４が形成された半導体基板１００（ここでは、単結晶シリコン基板）を準備する工程Ａを行う（図３（Ａ）、図４（Ａ）参照）。工程Ａでは、半導体基板１００の洗浄、第１の絶縁膜１０２の形成、半導体基板１００へイオンの添加、第１の絶縁膜１０２の表面処理等が行われる。これらの処理については、上述した図１（Ａ−１）〜（Ａ−２）又は図２（Ａ−１）〜（Ａ−３）において示した方法を用いればよいため、詳しい説明を省略する。
【００９５】
本実施の形態では、図４（Ａ）に示すように、半導体基板１００の端部は平坦でなく丸みを帯びているため、当該端部の表面に沿って第１の絶縁膜１０２が形成される。
【００９６】
次に、表面に第２の絶縁膜１２２が設けられたベース基板１２０（ここでは、ガラス基板）を準備する工程Ｂを行う（図３（Ｂ）、図４（Ｂ）参照）。工程Ｂでは、ベース基板１２０の洗浄、ベース基板１２０への平坦化処理、第２の絶縁膜１２２の形成、第２の絶縁膜１２２の表面処理等の処理が行われる。これらの処理については、上述した図１（Ｂ−１）〜（Ｂ−３）又は図２（Ｂ−１）〜（Ｂ−３）において示した方法を用いればよいため、詳しい説明を省略する。
【００９７】
次に、半導体基板１００の表面とベース基板１２０の表面とを対向させ、第１の絶縁膜１０２と第２の絶縁膜１２２とをボンディングさせる工程Ｃを行う（図３（Ｃ）、図４（Ｃ）参照）。
【００９８】
次に、加熱処理を行い剥離層１０４にて分離することにより、ベース基板１２０上に第２の絶縁膜１２２及び第１の絶縁膜１０２を介して単結晶半導体膜１２４を形成する工程Ｄを行う（図３（Ｄ）、図４（Ｄ）参照）。
【００９９】
工程Ａ〜工程Ｄにより、ＳＯＩ基板を製造することができる（図４（Ｆ−１）参照）。なお、ＳＯＩ基板の表面に凹凸がある場合には、当該ＳＯＩ基板を用いてデバイスを形成する前に表面の平坦化処理を行うことが好ましい（図３（Ｆ）、図４（Ｆ−２）参照）。平坦化処理は、上記実施の形態１で示したようにレーザー光を照射することにより行うことができる。
【０１００】
次に、分離された半導体基板１００を繰り返し利用する工程Ｅ（半導体基板再生処理）について説明する（図３（Ｅ）参照）。工程Ｅでは、残渣部除去、酸化膜形成、酸化膜除去、ＣＭＰ処理等の処理が行われる。
【０１０１】
まず、分離された半導体基板１００を取り出す（図４（Ｅ−１）参照）。エッジロールオフの影響により、半導体基板１００の端部においてベース基板１２０との貼り合わせが十分に行われない場合がある。その結果、図４（Ｅ−１）に示すように、端部において半導体基板１００は剥離層１０４にて分離されず、第１の絶縁膜１０２等が残存する場合がある。
【０１０２】
次に、半導体基板１００の端部における残渣部分１２６を除去する（図４（Ｅ−２）参照）。残渣部分１２６は、ウェットエッチング処理を行うことにより除去することができる。具体的には、フッ化水素酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）をエッチャントとして用いてウェットエッチングを行う。
【０１０３】
また、水素イオンが添加された剥離層１０４は、ＴＭＡＨ（Ｔｅｔｒａ  Ｍｅｔｈｙｌ  Ａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）に代表される有機アルカリ系水溶液を用いてウェットエッチングすることにより、除去することができる。このような処理を行うことにより、半導体基板１００の端部における残渣物による段差が緩和される。
【０１０４】
次に、半導体基板１００をハロゲン雰囲気中で酸化することにより、酸化膜１２８を形成し（図４（Ｅ−３）参照）、その後当該酸化膜を除去する。ハロゲンとしてはＨＣｌを用いることができる。このように熱酸化処理により酸化膜１２８を形成した後、当該酸化膜１２８の除去を行うことによって、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリング効果としては、金属不純物を除去する効果が得られる。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。
【０１０５】
次に、半導体基板１００にＣＭＰ処理を行う。その結果、半導体基板１００の端部における段差を除去し、半導体基板１００の表面を平坦にすることができる（図４（Ｅ−４）参照）。その後、得られた半導体基板１００を工程Ａにおいて再利用する。
【０１０６】
本実施の形態で示したように、半導体基板の再生処理工程により半導体基板を繰り返し利用することによって、低コスト化を図ることができる。また、本実施の形態で示した半導体基板の再生処理工程を用いることにより、半導体基板を繰り返し利用した場合であっても、半導体基板の表面を十分に平坦化することができるため、半導体基板とベース基板との密着性を向上させ、貼り合わせ不良を低減することができる。
【０１０７】
また、本実施の形態では、一枚のベース基板１２０に一枚の半導体基板１００を貼り合わせる場合を示したが、これに限定されない。一枚のベース基板１２０に複数の半導体基板を貼り合わせ、当該複数の半導体基板を再利用する構成とすることができる。
【０１０８】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
【０１０９】
（実施の形態４）
本実施の形態は、上記実施の形態３において、半導体基板１００からベース基板１２０上にそれぞれ単結晶半導体膜１２４を形成する他の方法を示す。なお、本実施の形態では、複数の半導体基板１００ａ、１００ｂをベース基板１２０に貼り合わせる場合について示す。
【０１１０】
まず、表面に第１の絶縁膜１０２ａが設けられ表面から所定の深さに剥離層１０４ａが形成された半導体基板１００ａと、表面に第１の絶縁膜１０２ｂが設けられ表面から所定の深さに剥離層１０４ｂが形成された半導体基板１００ｂを準備する（図５（Ａ−１）参照）。
【０１１１】
次に、半導体基板１００ａ、１００ｂの周辺部を、剥離層１０４ａ、１０４ｂよりも深くエッチングして除去する（図５（Ａ−２）参照）。このように半導体基板１００ａ、１００ｂの周辺部を除去することによって、半導体基板１００ａ、半導体基板１００ｂ上に形成される接合面（ここでは、第１の絶縁膜１０２ａ、第２の絶縁膜１０２ｂの表面）を平坦な面とすることができる。
【０１１２】
次に、表面に第２の絶縁膜１２２が設けられたベース基板１２０（ここでは、ガラス基板）を準備する（図５（Ｂ）参照）。
【０１１３】
次に、半導体基板１００ａ、１００ｂの表面とベース基板１２０の表面とを対向させ、第１の絶縁膜１０２ａ、１０２ｂと第２の絶縁膜１２２とをそれぞれボンディングさせた後（図５（Ｃ）参照）、加熱処理を行い剥離層１０４ａ、１０４ｂにて分離することにより、ベース基板１２０上に設けられた第２の絶縁膜１２２上に、それぞれ第１の絶縁膜１０２ａ、１０２ｂを介して単結晶半導体膜１２４ａ、１２４ｂを形成することができる（図５（Ｄ）参照）。
【０１１４】
なお、分離された半導体基板１００ａ、１００ｂに対して、上記図３、図４で示したように再生処理を行ってもよい。なお、本実施の形態では、分離された半導体基板１００ａ、１００ｂの端部に残渣部分が生じないため、半導体基板の再生処理工程において周辺残渣の除去工程を省略することが可能となる。
【０１１５】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
【０１１６】
（実施の形態５）
本実施の形態では、単結晶半導体で画素領域等の能動素子が形成される表示パネルを形成することを目的として、円形の半導体基板、例えばシリコンウエハから、略四辺形の半導体領域を切り出して、アルミニウムを含む絶縁膜が設けられたベース基板に接合する一態様について示す。
【０１１７】
（単結晶半導体基板の加工法１）
図６は、あるサイズの単結晶半導体基板２００、代表的にはシリコンウエハから、所定の外形寸法の転置用半導体基板２０１を切り出す態様を示す。転置用半導体基板２０１は、各頂点が単結晶半導体基板２００に内接する大きさで最大化することができるが、必ずしも正方形とする必要はない。表示パネルの画面の縦横比は４対３又は１６対９が規格として採用されており、表示パネルの外形寸法もおのずとそれに準ずるからである。シリコンウエハのサイズは直径３００ｍｍ以上が好ましく、例えば直径４００ｍｍ若しくは直径４５０ｍｍのシリコンウエハ（１８インチシリコンウエハ）を適用することができる。
【０１１８】
図７で示すように、四辺形として転置用半導体基板２０１の頂点を単結晶半導体基板２００の外形に内接させて、切断線２０２と切断線２０３に沿って切り出す場合には、図中に点線丸で示す角部２０４の頂点の角度が略９０度となる。また、転置用半導体基板２０１を単結晶半導体基板２００の内側から切り出す場合にも同様である。
【０１１９】
この場合、角部２０４を曲面加工して鋭端部とならないように曲面加工することが好ましい。図８（Ａ）は角部２０４の拡大図であり、このように曲面加工することで転置用半導体基板２０１の破損を防止することができる。転置用半導体基板２０１の周辺端部の断面形状も、図８（Ｂ）で示すように稜角を削る面取加工を施し、曲面形状又は多段角形状に加工することが好ましい。これにより、基板の破損が防止されシリコン資源の無駄使いを減らすことができる。なお、切り出した後の端材は、溶融して再生することができる。また、小さな単結晶半導体膜を形成する際に利用することができる。
【０１２０】
（単結晶半導体基板の加工法２）
図９は、あるサイズの単結晶半導体基板２００、代表的にはシリコンウエハから、所定の外形寸法の転置用半導体基板２０１を切り出す態様を示す。転置用半導体基板２０１は、各頂点が単結晶半導体基板２００に内接する大きさで最大化することができるが、必ずしも正方形とする必要はない。表示パネルの画面の縦横比は４対３又は１６対９が規格として採用されており、表示パネルの外形寸法もおのずとそれに準ずるからである。シリコンウエハのサイズは直径３００ｍｍ以上が好ましく、例えば直径４００ｍｍ若しくは直径４５０ｍｍのシリコンウエハ（１８インチシリコンウエハ）を適用することができる。
【０１２１】
図１０で示すように、内接する矩形領域よりも対辺の間隔が長くなるように切り出す。すなわち、切断線２０２と切断線２０３に沿って切断することにより矩形の頂点が９０度とならないように切り出すことができる。このように加工することで、転置用半導体基板２０１において、表示パネルの製造に必要な面積を確保しつつ、角部が９０又は鋭角とならない基板を作製することができる。転置用半導体基板２０１の角部が略直角とならないことで、基板をハンドリングする際に破損することを防止できる。また、図８（Ｂ）で説明したように、転置用半導体基板２０１の周辺端部の稜角を削る面取加工を施し、曲面形状又は多段角形状に加工することが好ましい。これにより、基板の破損が防止されシリコン資源の無駄使いを減らすことができる。なお、切り出した後の端材は、溶融して再生することができる。また、小さな単結晶半導体膜を形成する際に利用することができる。
【０１２２】
（単結晶半導体基板の利用効率）
略円形の単結晶半導体基板２００、代表的にはシリコンウエハを有効利用するために、当該ウエハの外形寸法と、それから切り出される転置用半導体基板２０１の寸法は考慮されるべきである。たとえ大型のガラス基板を用いても、転置用半導体基板２０１の大きさが表示パネルの外寸に適合しなければパネルの取り数を最大化することができないからである。
【０１２３】
表示パネルの外形寸法は、画面の大きさと、それに付随する周辺領域（額縁領域ともいう）によって決まる。付随する周辺領域には、信号の入出力端子を形成するために必要な面積、駆動回路を形成するために必要な面積等が含まれる。
【０１２４】
表示パネルの製造に用いられるガラス基板のサイズは、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、又は６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、又は７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）と表示パネルの生産ラインの仕様によって様々である。
【０１２５】
ここでは、第３．５世代乃至第４世代のガラス基板を用いた場合について、表示パネルの大きさとシリコンウエハの利用効率の関係を表１に示す。なお、ウエハ利用効率とは、転置用半導体基板の面積をシリコンウエハの面積で割った値を百分率で表している。
【０１２６】
【表１】
0005530096.tif 000003
【０１２７】
表１中、＜１＞の行はガラス基板として６００ｍｍ×７２０ｍｍを用いた場合、直径４５０ｍｍのシリコンウエハ（１８インチシリコンウエハ）から取り出すことのできる転置用半導体基板の大きさと、ウエハ利用効率の関係を示す。表１中、右側には、画面サイズが１５インチ、１１．５インチ、７インチ、３．７インチ、２．４インチの各場合における表示パネルの取り数を示している。また、＜２＞の行はガラス基板として６２０ｍｍ×７５０ｍｍを用いた場合、＜３＞の行はガラス基板として７３０ｍｍ×９２０ｍｍを用いた場合をそれぞれ示している。
【０１２８】
表１は、転置用半導体基板のサイズにより、各種表示パネルの取り数と、ウエハ利用効率が異なることを示している。この場合、表示パネルの取り数が多くウエハ有効利用効率が高い方が、生産性が良く資源を有効利用していることの指標となる。
【０１２９】
ここで注目されることは、直径４５０ｍｍのシリコンウエハを用いることにより１５インチの表示パネルを、単結晶シリコンを使ったトランジスタで形成できることである。例えば、６００ｍｍ×７２０ｍｍのガラス基板には、直径４５０ｍｍのシリコンウエハを使うことにより、２８０ｍｍ×３５０ｍｍの転置用半導体基板を４枚貼り合わせることができる。それによりガラス基板１枚当から、１５インチの表示パネルを４枚取り出すことができる。これを１１．５インチのパネルに置き換えると、１枚のガラス基板から８枚のパネルを取り出すことができる。このときのウエハ利用効率は６０％以上を達成することができる。
【０１３０】
また、７３０ｍｍ×９２０ｍｍのガラス基板の場合には、３３５ｍｍ×３００ｍｍの転置用半導体基板を６枚貼り合わせることができ、１５インチの表示パネルを４枚取り出すことができる。これを１１．５インチのパネルに置き換えると、１枚のガラス基板から１２枚のパネルを取り出すことができる。このときのウエハ利用効率は６３％以上にも達する。
【０１３１】
このように、大口径シリコンウエハを用いることにより、シリコンウエハを有効利用しつつ、コンピュータ等のモニタやポータブルテレビジョン等に利用することができる中型パネルを生産性良く製造することが可能となる。
【０１３２】
一方、画面サイズが１０インチ以下の小型パネルについては、６００ｍｍ×７２０ｍｍのガラス基板に２８０ｍｍ×３５０ｍｍの転置用半導体基板を４枚貼り合わせることで、７インチの表示パネル換算で１６枚、３．７インチの表示パネル換算で６４枚、２．４インチの表示パネル換算で１４４枚のパネルを生産することができる。すなわち、２インチ以上７インチ以下の画面サイズを有する表示パネルを１０個以上取り出すことができる。勿論、単結晶シリコンを用いることで微細化が可能であり、１０インチ以下の表示パネルにおいても画素の高密度化を図り高精細な画像を表示させることが可能となる。
【０１３３】
表１の結果から明らかなように、６００ｍｍ×７２０ｍｍのガラス基板を用いれば、１５インチの表示パネルから２．４インチの表示パネルの所謂中小型パネルの生産において、６０％以上のウエハ利用効率でパネルの取り数を最大化することができる。また、６２０ｍｍ×７５０ｍｍのガラス基板を用いた場合には、５５％以上のウエハ利用効率でパネルの取り数を最大化することができる。また、７３０ｍｍ×９２０ｍｍのガラス基板を用いた場合には、５２％以上のウエハ利用効率でパネルの取り数を最大化することができる。
【０１３４】
（ベース基板転着可能な単結晶半導体膜の数）
上記形態で示すように、略円形の単結晶半導体基板から転置用半導体基板を切り出してマザーガラス基板に単結晶半導体膜を転置する場合、転置用半導体基板２０１の大きさが表示パネルの外寸に適合しなければパネルの取り数を最大化することができない。本形態では、転置用半導体基板とマザーガラス基板の関係について例示する。
【０１３５】
図１１（Ａ）は、直径４５０ｍｍのシリコンウエハから、２８０ｍｍ×３５０ｍｍの転置用半導体基板２０１を１枚取り出すことができ、６００ｍｍ×７２０ｍｍのベース基板２０５（例えば、ガラス基板）に４枚貼り合わせることができる。図１１（Ｂ）は、直径４５０ｍｍのシリコンウエハから、２９０ｍｍ×３４４ｍｍの転置用半導体基板２０１を１枚取り出すことができ、６００ｍｍ×７２０ｍｍのベース基板２０５に４枚貼り合わせることができる。２８０ｍｍ×３５０ｍｍ及び２９０ｍｍ×３４４ｍｍの転置用半導体基板２０１は、その中に画面サイズが１５インチの表示パネルを１枚作製することができる。
【０１３６】
図１２（Ａ）は、直径３００ｍｍのシリコンウエハから、１９５ｍｍ×２２５ｍｍの転置用半導体基板２０１を１枚取り出すことができ、６００ｍｍ×７２０ｍｍのベース基板２０５（例えば、ガラス基板）に９枚貼り合わせることができる。図１２（Ｂ）は、直径２００ｍｍのシリコンウエハから、１４１ｍｍ×１４１ｍｍの転置用半導体基板２０１を１枚取り出すことができ、６００ｍｍ×７２０ｍｍのベース基板２０５に２０枚貼り合わせることができる。１９５ｍｍ×２２５ｍｍの転置用半導体基板２０１は、その中に画面サイズが７インチの表示パネルを２枚、ベース基板２０５からは１８枚作製することができ、画面サイズが３．７インチの表示パネルを６枚、ベース基板２０５からは５４枚作製することができ、画面サイズが２．４インチの表示パネルを１２枚、ベース基板２０５からは１０８枚作製することができる。
【０１３７】
図１３（Ａ）は、直径４５０ｍｍのシリコンウエハから、２８０ｍｍ×３５０ｍｍの転置用半導体基板２０１を１枚取り出すことができ、６２０ｍｍ×７５０ｍｍのベース基板２０５（例えば、ガラス基板）に４枚貼り合わせることができる。図１３（Ｂ）は、直径４５０ｍｍのシリコンウエハから、３１０ｍｍ×２５０ｍｍの転置用半導体基板２０１を１枚取り出すことができ、６２０ｍｍ×７５０ｍｍのベース基板２０５に６枚貼り合わせることができる。２８０ｍｍ×３５０ｍｍの転置用半導体基板２０１は、その中に画面サイズが１５インチの表示パネルを１枚、ベース基板２０５からは４枚作製することができ、３１０ｍｍ×２５０ｍｍの転置用半導体基板２０１は、その中に画面サイズが１５インチの表示パネルを１枚、ベース基板２０５からは６枚作製することができる。
【０１３８】
図１４（Ａ）は、直径３００ｍｍのシリコンウエハから、２０５ｍｍ×２１９ｍｍの転置用半導体基板２０１を１枚取り出すことができ、６２０ｍｍ×７５０ｍｍのベース基板２０５（例えば、ガラス基板）に９枚貼り合わせることができる。図１４（Ｂ）は、直径３００ｍｍのシリコンウエハから、２００ｍｍ×２２３ｍｍの転置用半導体基板２０１を１枚取り出すことができ、６２０ｍｍ×７５０ｍｍのベース基板２０５に９枚貼り合わせることができる。２０５ｍｍ×２１９ｍｍ及び２００ｍｍ×２２３ｍｍの転置用半導体基板２０１は、その中に画面サイズが７インチの表示パネルを２枚、ベース基板２０５からは１８枚作製することができ、画面サイズが３．７インチの表示パネルを６枚、ベース基板２０５からは５４枚作製することができ、画面サイズが２．４インチの表示パネルを１５枚、ベース基板２０５からは１３５枚作製することができる。
【０１３９】
図１５（Ａ）は、直径４５０ｍｍのシリコンウエハから、２８０ｍｍ×３５０ｍｍの転置用半導体基板２０１を１枚取り出すことができ、７３０ｍｍ×９２０ｍｍのベース基板２０５（例えば、ガラス基板）に６枚貼り合わせることができる。図１５（Ｂ）は、直径４５０ｍｍのシリコンウエハから、３６５ｍｍ×２３０ｍｍの転置用半導体基板２０１を１枚取り出すことができ、７３０ｍｍ×９２０ｍｍのベース基板２０５に８枚貼り合わせることができる。２８０ｍｍ×３５０ｍｍの転置用半導体基板２０１は、その中に画面サイズが１５インチの表示パネルを１枚作製することができ、ベース基板２０５からは６枚作製することができる。また、２８０ｍｍ×３５０ｍｍの転置用半導体基板２０１は、その中に画面サイズが２．４インチの表示パネルを３６枚作製することができ、ベース基板２０５からは２１６枚作製することができる。３６５ｍｍ×２３０ｍｍの転置用半導体基板２０１はその中に画面サイズが２．４インチの表示パネルを３０枚作製することができ、ベース基板２０５からは２４０枚作製することができる。
【０１４０】
図１６（Ａ）は、直径３００ｍｍのシリコンウエハから、２１２ｍｍ×２１２ｍｍの転置用半導体基板２０１を１枚取り出すことができ、７３０ｍｍ×９２０ｍｍのベース基板２０５（例えば、ガラス基板）に１２枚貼り合わせることができる。図１６（Ｂ）は、直径３００ｍｍのシリコンウエハから、１８２ｍｍ×２３０ｍｍの転置用半導体基板２０１を１枚取り出すことができ、７３０ｍｍ×９２０ｍｍのベース基板２０５に１６枚貼り合わせることができる。２１２ｍｍ×２１２ｍｍの転置用半導体基板２０１は、その中に画面サイズが３．７インチの表示パネルを６枚、ベース基板２０５からは７２枚作製することができ、画面サイズが２．４インチの表示パネルを１２枚、ベース基板２０５からは１４４枚作製することができる。１８２ｍｍ×２３０ｍｍの転置用半導体基板２０１は、その中に画面サイズが３．７インチの表示パネルを６枚、ベース基板２０５からは９６枚作製することができ、画面サイズが２．４インチの表示パネルを１５枚、ベース基板２０５からは２４０枚作製することができる。
【０１４１】
このように、直径３００ｍｍ以上の単結晶半導体基板（シリコンウエハ）を用いて、所定のサイズの転置用半導体基板を作製し、一辺が５００ｍｍ以上のベース基板（ガラス基板）上に複数個を配列させて単結晶半導体膜を形成することで、画面サイズが１５インチの中型パネルから、２．４インチの小型パネルまで、生産性良く製造することができる。
【０１４２】
（ベース基板における単結晶半導体膜の配置）
図１７は、ベース基板１２０上に単結晶半導体膜１２４を設けるときの、配置の一例を示す。単結晶半導体膜１２４はａ１×ｂ１の大きさを有し、頂部の角度が９０度より大きくなるように円形の半導体基板から切り出されている。単結晶半導体膜１２４の内側のａ２×ｂ２の領域がパネル有効利用領域２０６として使われる。パネル有効利用領域２０６の中に表示パネルの各パターンが、フォトリソグラフィー技術によって転写される。単結晶半導体膜１２４の内側にパネル有効利用領域２０６を仮想的に設けることで、製造歩留まりを低減することができる。単結晶半導体膜１２４の端部に欠損があっても、パネル有効利用領域２０６には影響を及ぼさないで済むからである。
【０１４３】
図１７では、隣接するもの同士の間隔、すなわち隣接間隔ｃと隣接間隔ｄが異なるように配置している。この単結晶半導体膜１２４の配置において、ベース基板１２０に並ぶ単結晶半導体膜１２４の短手方向の隣接間隔ｃが、長手方向の隣接間隔ｄ、及びベース基板１２０の端部までの間隔である端部間隔ｅよりも大きくなるように配置している。
【０１４４】
このような配置によれば、単結晶半導体膜１２４のａ１よりも長く、ベース基板１２０の短辺よりも短い、長手長Ｌ１の線状レーザビームで単結晶半導体膜１２４の表面処理又は再単結晶化処理をする場合において、隣接間隔ｃの間に該線状レーザビームの端部が位置するように照射することができる。それにより、隣接する単結晶半導体膜１２４に線状レーザビーム端が重複して照射されることがなく、品質がばらついてしまうことを防ぐことができる。
【０１４５】
図１８は、１枚のベース基板１２０に４つの単結晶半導体膜１２４が設けられた他の態様を示している。図１８では、隣接するもの同士の間隔、すなわち隣接間隔ｃと隣接間隔ｄが同じ又は略等しい間隔で配置され、ベース基板１２０の端部から単結晶半導体膜１２４の端までの端部間隔ｅが隣接間隔ｃ及び隣接間隔ｄよりも広く開けられている。このような単結晶半導体膜１２４の配置は、線状レーザビームの長手長Ｌ２が、ベース基板１２０の一辺の長さと同程度、すなわち、複数並べられた単結晶半導体膜１２４を同時に処理できる長さである場合に有効である。
【０１４６】
（実施の形態６）
本実施の形態では、ベース基板上に設けられた単結晶半導体膜を用いて、表示パネルを形成する場合に関して説明する。
【０１４７】
図１９はベース基板１２０上に設けた単結晶半導体膜１２４を使って、表示パネル２１３を形成する例を示している。画面領域２１４は、画素２１７により構成されている。画素２１７には単結晶半導体膜１２４からトランジスタ２１８が形成されている。単結晶半導体を用いることにより、トランジスタのサイズを小さくすることができ、画素の開口率を向上させることができる。また、単結晶半導体でトランジスタを形成することにより、１２０ＭＨｚ以上のフレーム周波数で動作する液晶表示パネルを容易に作製することができる。単結晶半導体膜１２４を用いることにより、表示パネル２１３には画面領域２１４の他に、データドライバ回路２１５、ゲートドライバ回路２１６を形成することができる。さらに、画素処理プロセッサやメモリなどを同一基板上に作り込むことができる。
【０１４８】
次に、表示パネルの製造工程の一例を示す。表示パネルは、単結晶半導体でトランジスタを作製することにより、表示媒体を制御する画素のトランジスタと駆動回路のトランジスタを同一基板に作製することができる。
【０１４９】
図２０はデータ信号が入力される第１のトランジスタと、画素電極に接続する第２のトランジスタを備えた、表示パネルに用いられる画素の一例を示す。画素には、ｎチャネル型トランジスタ２４７、ｐチャネル型トランジスタ２４８、容量素子２４９が設けられている。以下の説明では、この画素のトランジスタと、同時に作製することができる駆動回路のトランジスタの製造工程の一例について説明する。
【０１５０】
ベース基板１２０に第２の絶縁膜１２２、第１の絶縁膜１０２及び単結晶半導体膜１２４が形成されたＳＯＩ基板を用意する（図２１（Ａ））。単結晶半導体膜１２４は、ｎ型で抵抗率１０Ωｃｍ以上で、結晶面が（１００）又は（１１０）のものを用いる。単結晶半導体膜１２４の厚さは３０ｎｍから１００ｎｍ、例えば５０ｎｍの厚さのものを用いる。第２の絶縁膜１２２は、酸化アルミニウムを有する絶縁膜を用いることができる。
【０１５１】
単結晶半導体膜１２４をトランジスタの配置に合わせて所望の形状にエッチングして、島状に分割された単結晶半導体膜２２１、２２２、２２３、２２４を形成する（図２１（Ｂ））。単結晶半導体膜２２１、２２２、２２３、２２４以外の領域は半導体膜が除去されるが、第２の絶縁膜１２２が形成されていることにより、ベース基板１２０が露出することがない。すなわち、第２の絶縁膜１２２が設けられていることにより、ベース基板１２０からアルカリ金属などの不純物が拡散して半導体膜が汚染することを防ぐことができる。
【０１５２】
単結晶半導体膜２２１、２２２、２２３、２２４はｎ型であるので、ｐチャネル型トランジスタを形成する単結晶半導体膜２２２、２２４にマスク２２５を付けて、ｐ型の不純物を単結晶半導体膜２２１、２２３に添加する。ｐ型不純物としては硼素が用いられ、５×１０１６ａｔｏｍｏｓ／ｃｍ３から１×１０１８ａｔｏｍｏｓ／ｃｍ３の濃度で添加する。
【０１５３】
次に、フォトレジストで単結晶半導体膜２２１、２２３のチャネル領域を保護するマスク２２６と、単結晶半導体膜２２２、２２４の全体を保護するマスク２２７を形成し、ｎ型を付与する不純物としてリン又は砒素を単結晶半導体膜２２１、２２３に添加する（図２２（Ａ））。当該不純物の濃度は、１×１０１６ａｔｏｍｏｓ／ｃｍ３ないし５×１０１９ａｔｏｍｏｓ／ｃｍ３とする。これにより、単結晶半導体膜２２１、２２３に第１不純物領域２２８が形成される。第１不純物領域２２８はｎチャネル型トランジスタの低濃度ドレインとして機能する。
【０１５４】
マスク２２６、２２７を除去して、ゲート絶縁膜２２９を形成する。ゲート絶縁膜２２９は、例えば、プラズマＣＶＤ法またはスパッタリングなどを用い、厚さを１０ｎｍ以上１５０ｎｍ以下として酸化シリコン、酸化窒化シリコンで形成する。
【０１５５】
また、ゲート絶縁膜２２９として、単結晶半導体膜２２１、２２２、２２３、２２４をマイクロ波で励起されたプラズマで処理をして絶縁膜を形成しても良い。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体膜の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁膜を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁膜を形成することができる。
【０１５６】
ゲート絶縁膜２２９上に、単結晶半導体膜２２１、２２２、２２３、２２４に対応して、ゲート電極２３０、２３１、２３２、２３３を形成する（図２２（Ｂ））。単結晶半導体膜２２３上には容量電極２３４を形成する。ゲート電極の側面は、３０度から７５度、好ましくは３５度から６０度の傾斜角が付いていることが好ましい。パッシベーション膜の被覆性を高めるためである。ゲート電極及び容量電極は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ネオジム等から選ばれた元素、又は前記の元素を主成分とする合金材料もしくは化合物材料等を用いて形成する。また、ゲート絶縁膜２２９側に、前記金属の窒化物層を形成して、ゲート電極の密着性の向上を図ることが好ましい。例えば、ゲート電極を、ゲート絶縁膜側から、窒化タンタルとタングステンの積層体で形成する。単結晶半導体膜２２１上のゲート電極２３０は、第１不純物領域２２８と重なるように形成する。これにより、ゲート電極とオーバーラップする低濃度ドレインが形成される。単結晶半導体膜２２３の第１不純物領域２２８はゲート電極２３２と重ならないようにしておく。
【０１５７】
次いで、トランジスタのソース領域及びドレイン領域を形成するためにｐ型又はｎ型を付与する不純物を半導体膜に添加する（図２３（Ａ））。単結晶半導体膜２２１、２２３に対しては、ゲート電極２３０、２３２をマスクとして第２不純物領域２３５を形成する。第２不純物領域２３５はｎ型であり、１×１０１７ａｔｏｍｏｓ／ｃｍ３５×１０１９ａｔｏｍｏｓ／ｃｍ３の濃度でリン又は砒素を添加して形成する。単結晶半導体膜２２２、２２４に対しては、ゲート電極２３１、２３３マスクとして第３不純物領域２３６を形成する。第３不純物領域２３６はｐ型であり、１×１０１７ａｔｏｍｏｓ／ｃｍ３５×１０１９ａｔｏｍｏｓ／ｃｍ３の濃度で硼素を添加して形成する。
【０１５８】
そして、ゲート電極上にパッシベーション層２３７、層間絶縁膜２３８を形成し、さらにコンタクトホールを形成した後、配線２３９を形成する（図２３（Ｂ））。パッシベーション層２３７は窒化シリコンで形成することが好ましい。層間絶縁膜２３８は酸化シリコン、酸化窒化シリコンなどの無機絶縁材料、又はポリイミド、アクリルなどの有機絶縁材料で形成する。配線２３９は、アルミニウム又はアルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）などの金属層と、それを挟むタンタル、チタン、モリブデン、タングステン、クロム金属層の積層体で形成する。
【０１５９】
図２０で示す画素においては、配線２３９として、データ線２４０、電源線２４１、画素内配線２４２、画素電極接続配線２４３が形成される。さらに画素電極２４４が、画素電極接続配線２４３と電気的に接続するように形成される。
【０１６０】
画素電極２４４は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに酸化シリコンを混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、銀等の金属又はその合金、若しくはその金属窒化物を用いて形成する。
【０１６１】
また、画素電極２４４としては導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。導電性組成物は、薄膜におけるシート抵抗が１００００Ω／ｓｑ．以下であることが好ましい。また、光透過性を有する画素電極層として薄膜を形成する場合には、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１６２】
上記の導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン及びその誘導体、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、又は、これらの共重合体等が挙げられる。
【０１６３】
以上の工程により、ベース基板１２０に単結晶半導体膜を用いて、駆動回路、若しくはその他論理回路を構成するｎチャネル型トランジスタ２４５、ｐチャネル型トランジスタ２４６、及び画素におけるｎチャネル型トランジスタ２４７、ｐチャネル型トランジスタ２４８、容量素子２４９を形成することができる。本形態によれば、単結晶半導体で画素及び駆動回路領域のトランジスタを作製していることにより、動作速度を向上させることができる。それにより、表示パネルにおいては、フレーム周波数を高めることができ、表示特性を向上させることができる。また、単結晶半導体で画素のトランジスタを形成することにより、特性ばらつきが少ないので、表示斑のない画像を表示することができる。
【０１６４】
次に、表示パネルにより作製される表示装置として、エレクトロルミネセンス表示パネルの画素部の一例を示す。
【０１６５】
図２４は、図２０に対応する画素の断面図を示す。画素にはｎチャネル型トランジスタ２４７、ｐチャネル型トランジスタ２４８、容量素子２４９が備えられている。この表示装置はエレクトロルミネセンス材料を含んで形成される層（ＥＬ層）を電極間に挟んだ発光素子が画素に設けられる構成となっている。画素電極２４４はｐチャネル型トランジスタ２４８に接続されている。画素電極２４４の周辺は、隔壁絶縁膜２５０で囲まれている。画素電極２４４上にはＥＬ層２５１が形成されている。ＥＬ層２５１上には画素電極２４４と対向するように電極２５２が形成されている。画素部は封止層２５３が充填され、補強板として封止板２５４が設けられている。
【０１６６】
本形態のエレクトロルミネセンス表示装置はこのような画素をマトリクス状に配列させて表示画面を構成する。この場合、画素のトランジスタのチャネル部が単結晶半導体膜で形成されるので、各トランジスタ間で特性バラツキがなく、画素毎の発光輝度に斑が出ないという利点がある。従って、発光素子の明るさを電流で制御して駆動することが容易となり、トランジスタ特性のバラツキを補正する補正回路も不要となるので、駆動回路の負担を低減することができる。
【０１６７】
図２５は、単結晶半導体膜によりｎチャネル型トランジスタ２４７が形成される液晶表示装置の画素の一例を示す。データ線２４０及び画素電極接続配線２４３を接続するコンタクトホールには凹段差が生じるので、そこを埋めるようにスペーサ２５５が設けられている。封止板２５４には対向電極２５９が形成され、液晶層２５７を挟む配向膜２５６が設けられている。本形態によれば、単結晶半導体膜で画素のトランジスタを形成することにより、トランジスタのサイズを小さくすることができ、画素の開口率を向上させることができる。また、単結晶半導体でトランジスタを形成することにより、１２０ＭＨｚ以上のフレーム周波数で動作する液晶表示パネルを容易に作製することができる。
【０１６８】
（実施の形態７）
本実施の形態では、上記した表示装置を用いた電子機器について、図２６及び図２７を参照して説明する。
【０１６９】
本形態では電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）を例示する。
【０１７０】
図２６（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体３０１、支持台３０２、表示部３０３、スピーカー部３０４、ビデオ入力端子３０５等を含む。表示部３０３を単結晶半導体を用いたトランジスタで構成することにより、信頼性が高く高性能なテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。
【０１７１】
図２６（Ｂ）はデジタルカメラである。本体３１１の正面部分には受像部３１３が設けられており、本体３１１の上面部分にはシャッターボタン３１６が設けられている。また、本体３１１の背面部分には、表示部３１２、操作キー３１４、及び外部接続ポート３１５が設けられている。表示部３１２を単結晶半導体を用いたトランジスタで構成することにより、信頼性が高く高性能なデジタルカメラを提供することができる。
【０１７２】
図２６（Ｃ）はノート型パーソナルコンピュータである。本体３２１には、キーボード３２４、外部接続ポート３２５、ポインティングデバイス３２６が設けられている。また、本体３２１には、表示部３２３を有する筐体３２２が取り付けられている。表示部３２３を単結晶半導体を用いたトランジスタで構成することにより、信頼性が高く高性能なノート型パーソナルコンピュータを提供することができる。
【０１７３】
図２６（Ｄ）はモバイルコンピュータであり、本体３３１、表示部３３２、スイッチ３３３、操作キー３３４、赤外線ポート３３５等を含む。表示部３３２にはアクティブマトリクス表示装置が設けられている。表示部３３２単結晶半導体を用いたトランジスタで構成することにより、信頼性が高く高性能なモバイルコンピュータを提供することができる。
【０１７４】
図２６（Ｅ）は画像再生装置である。本体３４１には、表示部（Ｂ）３４４、記録媒体読み込み部３４５及び操作キー３４６が設けられている。また、本体３４１には、スピーカー部３４７及び表示部（Ａ）３４３それぞれを有する筐体３４２が取り付けられている。表示部（Ａ）３４３及び表示部（Ｂ）３４４それぞれを単結晶半導体を用いたトランジスタで構成することにより、信頼性が高く高性能な画像再生装置を提供することができる。
【０１７５】
図２６（Ｆ）は電子書籍である。本体３５１には操作キー３５３が設けられている。また、本体３５１には複数の表示部３５２が取り付けられている。表示部３５２を単結晶半導体を用いたトランジスタで構成することにより、信頼性が高く高性能な電子書籍を提供することができる。
【０１７６】
図２６（Ｇ）はビデオカメラであり、本体３６１には外部接続ポート３６４、リモコン受信部３６５、受像部３６６、バッテリー３６７、音声入力部３６８、操作キー３６９が設けられている、また、本体３６１には、表示部３６２を有する筐体３６３が取り付けられている。表示部３６２を単結晶半導体を用いたトランジスタで構成することにより、信頼性が高く高性能なビデオカメラを提供することができる。
【０１７７】
図２６（Ｈ）は携帯電話であり、本体３７１、筐体３７２、表示部３７３、音声入力部３７４、音声出力部３７５、操作キー３７６、外部接続ポート３７７、アンテナ３７８等を含む。表示部３７３を単結晶半導体を用いたトランジスタで構成することにより、信頼性が高く高性能な携帯電話を提供することができる。
【０１７８】
図２７は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器４００の構成の一例である。ここで、図２７（Ａ）は正面図、図２７（Ｂ）は背面図、図２７（Ｃ）は展開図である。携帯電子機器４００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。
【０１７９】
携帯電子機器４００は、筐体４０１及び筐体４０２で構成されている。筐体４０１は、表示部４１１、スピーカー４１２、マイクロフォン４１３、操作キー４１４、ポインティングデバイス４１５、カメラ用レンズ４１６、外部接続端子４１７等を備え、筐体４０２は、キーボード４２１、外部メモリスロット４２２、カメラ用レンズ４２３、ライト４２４、イヤフォン端子４２５等を備えている。また、アンテナは筐体４０１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１８０】
表示部４１１は単結晶半導体で形成されるトランジスタで構成されている。表示部４１１に表示される映像（及びその表示方向）は、携帯電子機器４００の使用形態に応じて様々に変化する。また、表示部４１１と同一面にカメラ用レンズ４１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー４１２及びマイクロフォン４１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ４２３（及び、ライト４２４）を用いて静止画及び動画の撮影を行う場合には、表示部４１１はファインダーとして用いられることになる。操作キー４１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等に用いられる。
【０１８１】
重なり合った筐体４０１と筐体４０２（図２７（Ａ））は、スライドし、図２７（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード４２１、ポインティングデバイス４１５を用いた円滑な操作が可能である。外部接続端子４１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット４２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。
【実施例１】
【０１８２】
本実施例では、単結晶シリコン基板上に形成された酸化シリコン膜と、ベース基板となるガラス基板上に形成された酸化アルミニウム膜を用いて単結晶シリコン基板とベース基板とを貼り合わせた際の密着性に関して説明する。なお、本発明は以下の実施例によって何ら限定されるものではなく、特許請求の範囲によって特定されるものであることはいうまでもないことである。
【０１８３】
まず、単結晶シリコン基板に、熱処理を行うことにより酸化シリコン膜を約１００ｎｍ形成した。また、ガラス基板の表面に酸化アルミニウムを形成した。
【０１８４】
酸化シリコン膜は、単結晶シリコン基板に、酸素に対し塩化水素（ＨＣｌ）を３体積％の割合で含有させた酸化性雰囲気中で、９５０℃の温度で２００ｍｉｎ、熱処理を行うことにより形成した。
【０１８５】
酸化アルミニウムは、スパッタリング法を用いて複数の異なる条件で形成した。具体的には、スパッタターゲットとしてアルミニウム（Ａｌ）を用い、アルゴンと酸素を導入しながら高周波電源を用いた場合（条件１）、スパッタターゲットとして酸化アルミニウムを用い、アルゴンと酸素を導入しながら高周波電源を用いた場合（条件２）、スパッタターゲットとしてアルミニウム（Ａｌ）を用い、アルゴンと酸素を導入しながら直流電源を用いてバイアス電圧を印加した場合（条件３）について行った。なお、成膜レートは、条件１が０．５１ｎｍ／ｍｉｎ、条件２が１．７４ｎｍ／ｍｉｎ、条件３が０．９８ｎｍ／ｍｉｎとして行った。また共通条件として、ガス流量を（アルゴン：３０ｓｃｃｍ、酸素：１０ｓｃｃｍ）、成膜圧力０．４Ｐａとした。また、成膜電力は、条件１が８００Ｗ（１３．５６ＭＨｚ）、条件２が１ｋＷ（１３．５６ＭＨｚ）、条件３が１ｋＷ（ＤＣ）とした。なお、条件３では、基板側に２００Ｗ（１３．５６ＭＨｚ）の高周波電力を印加することによりバイアス電圧を発生させた。
【０１８６】
次に、それぞれの条件で成膜された酸化アルミニウム膜の表面について原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）を用いて測定を行った。その後、それぞれの条件で成膜された酸化アルミニウムを用いて、単結晶シリコン基板とガラス基板をボンディングさせて、密着性を観察した。ここでは、ボンディングを開始した後、単結晶シリコン基板上に形成された酸化シリコン膜とガラス基板上に形成された酸化アルミニウム膜の全面が密着するまでの速度を測定し比較を行った。
【０１８７】
なお、単結晶シリコン基板及びガラス基板共に５インチ角の正方形状の基板を使用した。ガラス基板としては、旭ガラス社製のガラス基板（商品名ＡＮ１００）を用いた。
【０１８８】
また、比較例として、酸化アルミニウムを形成しないガラス基板を用いた場合についてもあわせて示す。比較例については、単結晶シリコン基板上に形成された酸化シリコン膜とガラス基板の表面が密着するまでの速度を測定した。
【０１８９】
それぞれの条件で成膜された酸化アルミニウム膜の表面におけるＡＦＭの測定結果及び密着性について表２に示す。
【０１９０】
【表２】
0005530096.tif 000004
【０１９１】
表２に示すように、ガラス基板上に形成された酸化アルミニウムの表面の平均面粗さ（Ｒａ）は成膜条件にかかわらずいずれの条件においても０．３ｎｍ以下であることが確認された。また、酸化アルミニウムを貼り合わせ面として用いることによって、ガラス基板表面を貼り合わせ面として用いて単結晶シリコン基板とボンディングさせた場合と比較して、いずれも密着するまでの速度が早く、密着性が高いことが確認できた。
【実施例２】
【０１９２】
本実施例では、単結晶シリコン基板上に形成された酸化シリコン膜と、ベース基板となるガラス基板上に形成された酸化アルミニウム膜を用いて単結晶シリコン基板とベース基板とを貼り合わせた際の密着性に関し、表面エネルギーを測定した結果について説明する。
【０１９３】
まず、図３１に示すように試料Ａ〜試料Ｄを用意した。
【０１９４】
試料Ａは、ガラス基板に酸化アルミニウム膜ａを形成し、当該酸化アルミニウム膜ａの表面と単結晶シリコン基板上に形成された酸化シリコン膜ａの表面とをボンディングさせた。
【０１９５】
試料Ｂは、ガラス基板に酸化アルミニウム膜ｂを形成し、当該酸化アルミニウム膜ｂの表面と単結晶シリコン基板上に形成された酸化シリコン膜ａの表面とをボンディングさせた。
【０１９６】
試料Ｃは、ガラス基板に絶縁膜の形成を行わず、当該ガラス基板の表面と単結晶シリコン基板上に形成された酸化シリコン膜ａの表面とをボンディングさせた。
【０１９７】
試料Ｄは、ガラス基板に酸化シリコン膜ｂを形成し、当該酸化シリコン膜ｂの表面と単結晶シリコン基板上に形成された酸化シリコン膜ａの表面とをボンディングさせた。
【０１９８】
酸化アルミニウム膜ａは、スパッタターゲットとして酸化アルミニウムを用い、アルゴンを導入しながら高周波電源を用いて成膜を行った。ガス流量は、アルゴンを３０ｓｃｃｍとした。
【０１９９】
酸化アルミニウム膜ｂは、スパッタターゲットとして酸化アルミニウムを用い、アルゴンと酸素を導入しながら高周波電源を用いて成膜を行った。ガス流量は、アルゴンを３０ｓｃｃｍ、酸素を１０ｓｃｃｍとした。
【０２００】
なお、酸化アルミニウム膜ａ及び酸化アルミニウム膜ｂの成膜の共通条件として、成膜圧力０．４Ｐａ、成膜電力１ｋＷ（１３．５６ＭＨｚ）とした。
【０２０１】
酸化シリコン膜ａは、酸素に対し塩化水素（ＨＣｌ）を３体積％の割合で含有させた酸化性雰囲気中で、単結晶シリコン基板に、９５０℃の温度で２００ｍｉｎ熱処理を行うことにより形成した。
【０２０２】
酸化シリコン膜ｂは、成膜ガスとしてテトラエトキシシラン（ＴＥＯＳ）と酸素を用い（ガス流量（ＴＥＯＳ：１５ｓｃｃｍ、酸素：７５０ｓｃｃｍ））、成膜圧力１００Ｐａ、成膜電力３００Ｗ（２７．１２ＭＨｚ）として、プラズマＣＶＤを用いて成膜した。
【０２０３】
試料Ａ〜試料Ｄを準備した後、当該試料Ａ〜試料Ｄのボンディング界面の表面エネルギーを測定した。なお、表面エネルギーの測定はブレード法を用いて測定した。
【０２０４】
ブレード法とは、互いにボンディングさせた第１の基板と第２の基板の間にブレードを差し込み、ブレードを差し込んだ端部から発生したＣｒａｃｋの境界までの距離Ｌに基づいて、下記の式からボンディング界面における表面エネルギー（γ）を算出する方法である。
【０２０５】
【数２】
0005530096.tif 000005
【０２０６】
なお、上記式において、ｔｂはブレードの厚さ、Ｅ１は第１の基板のヤング率、Ｅ２は第２の基板のヤング率、ｔｗ１は第１の基板の厚さ、ｔｗ２は第２の基板の厚さ、Ｌはブレード先端からＣｒａｃｋ境界までの距離に相当する（図３２参照）。
【０２０７】
図３３に試料Ａ〜試料Ｄのボンディング界面における表面エネルギー（ｍＪ／ｍ２）の測定結果を示す。
【０２０８】
図３３の結果より、ガラス基板上に酸化アルミニウムを形成してボンディングを行った方が、ガラス基板自体又はガラス基板上に酸化シリコン膜を形成してボンディングを行い場合と比較して、ボンディング界面における表面エネルギーが大きくなっていることが確認された。つまり、酸化アルミニウムを用いることによって、ボンディング強度を高めることができると考えられる。
【実施例３】
【０２０９】
本実施例では、ベース基板となるガラス基板に平坦化処理を行った場合の表面状態に関して説明する。
【０２１０】
まず、ＣＭＰ研磨処理がされたガラス基板を準備する。次に、ガラス基板に平坦化処理を行い、平坦化処理の前後におけるガラス基板の表面状態を原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）を用いて測定を行った。また、平坦化処理の前後において、ガラスに含まれる研磨残留物であるＣｅ濃度を測定し比較を行った。なお、ガラスに含まれるＣｅ濃度の測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて測定した。
【０２１１】
ガラス基板への平坦化処理は、処理電力２００Ｗ（１３．５６ＭＨｚ）、圧力０．６Ｐａ、ガス流量（アルゴン：５０ｓｃｃｍ）とし、基板に５００Ｖのバイアス電圧を印加させて行った。
【０２１２】
平坦化処理前後におけるガラス基板表面のＡＦＭ像を図２９、ガラス基板に含まれるＣｅ濃度及びガラス基板表面の最大高低差（Ｐ−Ｖ）に関して図３０に示す。なお、本実施例では、ＡＦＭの測定範囲を１μｍ×１μｍで行った。
【０２１３】
平坦化処理前のガラス表面には研磨粒子の残留物である酸化セリウム（ＣｅＯ２）がガラス基板表面に付着していることが観察されたが（図２９（Ａ）参照）、平坦化処理後のガラス基板の表面にはＣｅＯ２が除去されていることが確認できた（図２９（Ｂ）参照）。また、平坦化処理前後において、ガラス基板に含まれるセリウム（Ｃｅ）の濃度が、４．１×１０−１１から６．７×１０−１０ａｔｏｍｓ／ｃｍ３に減少しており（図３０参照）、平坦化処理を行うことによりガラス基板に含まれるセリウムを低減することが確認できた。また、平坦化処理前後において、ガラス基板の表面の表面粗さ（Ｒａ）が０．３４ｎｍから０．２２ｎｍに低減し、Ｐ−Ｖが９．４ｎｍから３．０ｎｍに低減しており、プラズマ処理を用いて平坦化処理を行うことにより、ガラス基板の表面の平坦性を向上できることが確認できた。
【実施例４】
【０２１４】
本実施例では、スパッタリング法を用いて成膜した酸化アルミニウム膜中に含まれるナトリウム（Ｎａ）の拡散性について説明する。
【０２１５】
まず、単結晶シリコン基板上にスパッタリング法を用いて酸化アルミニウム膜を成膜した。
【０２１６】
成膜は、スパッタターゲットとしてアルミニウムを用い、アルゴンと酸素を導入しながら高周波電源を用いて行った。ガス流量をアルゴン：３０ｓｃｃｍ、酸素：１０ｓｃｃｍとし、成膜圧力０．４Ｐａ、成膜電力８００Ｗ（１３．５６ＭＨｚ）とした。
【０２１７】
続いて、酸化アルミニウム膜にナトリウム（Ｎａ）を添加した後に、酸化アルミニウム膜中に含まれるナトリウムについて測定し、続いて熱処理を行った後に再度酸化アルミニウム膜中に含まれるナトリウムについて測定した。なお、酸化アルミニウム膜中に含まれるナトリウムの濃度は、熱処理前と熱処理後にそれぞれ二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて測定した。なお、本実施例では、酸化アルミニウム膜中に含まれるナトリウムの拡散について検討するため、単結晶シリコン基板上に直接酸化アルミニウム膜を成膜して測定を行った。
【０２１８】
また、比較例として、単結晶シリコン基板上に窒化酸化シリコン膜を形成した後、ナトリウムを添加し、熱処理前後における窒化酸化シリコン膜中に含まれるナトリウムについて測定した。窒化酸化シリコン膜は、プラズマＣＶＤ法を用いて成膜した。
【０２１９】
酸化アルミニウム膜へのナトリウムの添加は、イオンドーピング法を用いて、印加電圧２５ｋＶ、ドーズ量１．７×１０１４ｉｏｎｓ／ｃｍ２でナトリウムイオンを添加することにより行った。また、窒化酸化シリコン膜へのナトリウムの添加は、イオンドーピング法を用いて、印加電圧２０ｋＶ、ドーズ量１．７×１０１４ｉｏｎｓ／ｃｍ２でナトリウムイオンを添加することにより行った。
【０２２０】
また、熱処理は、窒素雰囲気下、６００℃で４時間行った。
【０２２１】
熱処理前後の酸化アルミニウム膜に含まれるナトリウムの濃度についての測定結果を図３４（Ａ）に示す。また、熱処理前後の窒化酸化シリコン膜に含まれるナトリウムの濃度についての測定結果を図３４（Ｂ）に示す。
【０２２２】
図３４に示すように、酸化アルミニウム膜中に含まれるナトリウム元素の濃度は熱処理前後において変化が小さく、熱処理を行った場合であっても酸化アルミニウム膜中に含まれるナトリウムは拡散しにくいといえる。このことから、ガラス基板と単結晶シリコン層との間に酸化アルミニウム膜を設けることにより、ガラス基板中に含まれるナトリウム等の不純物が単結晶シリコン層へ拡散することを抑制することができることが確認できた。
【図面の簡単な説明】
【０２２３】
【図１】ＳＯＩ基板の作製方法の一例を示す図。
【図２】ＳＯＩ基板の作製方法の一例を示す図。
【図３】ＳＯＩ基板の作製方法の一例を示す図。
【図４】ＳＯＩ基板の作製方法の一例を示す図。
【図５】ＳＯＩ基板の作製方法の一例を示す図。
【図６】円形の単結晶半導体基板から所定の外形寸法の転置用半導体基板を切り出す態様を示す図。
【図７】円形の単結晶半導体基板から所定の外形寸法の転置用半導体基板を切り出した態様を示す図。
【図８】転置用半導体基板の構成であり、（Ａ）角部の拡大図、（Ｂ）周辺端部の断面形状、を説明する図。
【図９】円形の単結晶半導体基板から所定の外形寸法の転置用半導体基板を切り出す態様を示す図。
【図１０】円形の単結晶半導体基板から所定の外形寸法の転置用半導体基板を切り出した態様を示す図。
【図１１】直径４５０ｍｍのシリコンウエハから転置用半導体基板を切り出し、６００ｍｍ×７２０ｍｍのベース基板の転置する態様を示す図。
【図１２】直径２００ｍｍないし３００ｍｍのシリコンウエハから転置用半導体基板を切り出し、６００ｍｍ×７２０ｍｍのベース基板の転置する態様を示す図。
【図１３】直径４５０ｍｍのシリコンウエハから転置用半導体基板を切り出し、６２０ｍｍ×７５０ｍｍのベース基板の転置する態様を示す図。
【図１４】直径３００ｍｍのシリコンウエハから転置用半導体基板を切り出し、６２０ｍｍ×７５０ｍｍのベース基板の転置する態様を示す図。
【図１５】直径４５０ｍｍのシリコンウエハから転置用半導体基板を切り出し、７３０ｍｍ×９２０ｍｍのベース基板の転置する態様を示す図。
【図１６】直径３００ｍｍのシリコンウエハから転置用半導体基板を切り出し、７３０ｍｍ×９２０ｍｍのベース基板の転置する態様を示す図。
【図１７】ベース基板に単結晶半導体膜を設けるときの配置の一例を示す図。
【図１８】ベース基板に単結晶半導体膜を設けるときの配置の一例を示す図。
【図１９】ベース基板上に設けた単結晶半導体膜を使って表示パネルを形成する例を示す図。
【図２０】データ信号が入力される第１のトランジスタと、画素電極に接続する第２のトランジスタを備えた、表示パネルに用いられる画素の一例を示す図。
【図２１】単結晶半導体膜を用いた表示パネルの製図工程を示す断面図。
【図２２】単結晶半導体膜を用いた表示パネルの製図工程を示す断面図。
【図２３】単結晶半導体膜を用いた表示パネルの製図工程を示す断面図。
【図２４】図２０に対応する画素の断面図を示す図。
【図２５】単結晶半導体膜により画素トランジスタが形成される液晶表示装置の画素の一例を示す図。
【図２６】電子機器の一例を示す図。
【図２７】電子機器の一例を示す図。
【図２８】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図２９】平坦化処理前後におけるガラス基板表面のＡＦＭ像を示す図。
【図３０】平坦化処理前後におけるガラス基板に含まれるＣｅ濃度及びガラス基板表面のＰ−Ｖを示す図。
【図３１】実施例２で作製した試料を説明する図。
【図３２】ブレード法を説明する図。
【図３３】実施例２で示した試料Ａ〜試料Ｄのボンディング界面における表面エネルギーの測定結果を示す図。
【図３４】酸化アルミニウム膜中におけるナトリウムの熱処理前後における拡散性を説明する図。
【符号の説明】
【０２２４】
１００    半導体基板
１０２    絶縁膜
１０４    剥離層
１０６    酸化膜
１２０    ベース基板
１２２    絶縁膜
１２４    単結晶半導体膜
１２６    残渣部分
１２８    酸化膜
２００    単結晶半導体基板
２０１    転置用半導体基板
２０２    切断線
２０３    切断線
２０４    角部
２０５    ベース基板
２０６    パネル有効利用領域
２１３    表示パネル
２１４    画面領域
２１５    データドライバ回路
２１６    ゲートドライバ回路
２１７    画素
２１８    トランジスタ
２２１    単結晶半導体膜
２２２    単結晶半導体膜
２２３    単結晶半導体膜
２２５    マスク
２２６    マスク
２２７    マスク
２２８    不純物領域
２２９    ゲート絶縁膜
２３０    ゲート電極
２３１    ゲート電極
２３２    ゲート電極
２３４    容量電極
２３５    不純物領域
２３６    不純物領域
２３７    パッシベーション層
２３８    層間絶縁膜
２３９    配線
２４０    データ線
２４１    電源線
２４２    画素内配線
２４３    画素電極接続配線
２４４    画素電極
２４５    ｎチャネル型トランジスタ
２４６    ｐチャネル型トランジスタ
２４７    ｎチャネル型トランジスタ
２４８    ｐチャネル型トランジスタ
２４９    容量素子
２５０    隔壁絶縁膜
２５１    ＥＬ層
２５２    電極
２５３    封止層
２５４    封止板
２５５    スペーサ
２５６    配向膜
２５７    液晶層
２５９    対向電極
３０１    筺体
３０２    支持台
３０３    表示部
３０４    スピーカー部
３０５    ビデオ入力端子
３１１    本体
３１２    表示部
３１３    受像部
３１４    操作キー
３１５    外部接続ポート
３１６    シャッターボタン
３２１    本体
３２２    筐体
３２３    表示部
３２４    キーボード
３２５    外部接続ポート
３２６    ポインティングデバイス
３３１    本体
３３２    表示部
３３３    スイッチ
３３４    操作キー
３３５    赤外線ポート
３４１    本体
３４２    筐体
３４３    表示部（Ａ）
３４４    表示部（Ｂ）
３４５    部
３４６    操作キー
３４７    スピーカー部
３５１    本体
３５２    表示部
３５３    操作キー
３６１    本体
３６２    表示部
３６３    筐体
３６４    外部接続ポート
３６５    リモコン受信部
３６６    受像部
３６７    バッテリー
３６８    音声入力部
３６９    操作キー
３７１    本体
３７２    筐体
３７３    表示部
３７４    音声入力部
３７５    音声出力部
３７６    操作キー
３７７    外部接続ポート
３７８    アンテナ
４００    携帯電子機器
４０１    筐体
４０２    筐体
４１１    表示部
４１２    スピーカー
４１３    マイクロフォン
４１４    操作キー
４１５    ポインティングデバイス
４１６    カメラ用レンズ
４１７    外部接続端子
４２１    キーボード
４２２    外部メモリスロット
４２３    カメラ用レンズ
４２４    ライト
４２５    イヤフォン端子
１００ａ    半導体基板
１００ｂ    半導体基板
１００ｃ    半導体基板
１０２ａ    絶縁膜
１０２ｂ    絶縁膜
１０２ｃ    絶縁膜
１０４ａ    剥離層
１０４ｂ    剥離層
１２４ａ    単結晶半導体膜
１２４ｂ    単結晶半導体膜
１２４ｃ    単結晶半導体膜
【図１】
0005530096.tif 000006
【図２】
0005530096.tif 000007
【図３】
0005530096.tif 000008
【図４】
0005530096.tif 000009
【図５】
0005530096.tif 000010
【図６】
0005530096.tif 000011
【図７】
0005530096.tif 000012
【図８】
0005530096.tif 000013
【図９】
0005530096.tif 000014
【図１０】
0005530096.tif 000015
【図１１】
0005530096.tif 000016
【図１２】
0005530096.tif 000017
【図１３】
0005530096.tif 000018
【図１４】
0005530096.tif 000019
【図１５】
0005530096.tif 000020
【図１６】
0005530096.tif 000021
【図１７】
0005530096.tif 000022
【図１８】
0005530096.tif 000023
【図１９】
0005530096.tif 000024
【図２０】
0005530096.tif 000025
【図２１】
0005530096.tif 000026
【図２２】
0005530096.tif 000027
【図２３】
0005530096.tif 000028
【図２４】
0005530096.tif 000029
【図２５】
0005530096.tif 000030
【図２６】
0005530096.tif 000031
【図２７】
0005530096.tif 000032
【図２８】
0005530096.tif 000033
【図３０】
0005530096.tif 000034
【図３１】
0005530096.tif 000035
【図３２】
0005530096.tif 000036
【図３３】
0005530096.tif 000037
【図３４】
0005530096.tif 000038
【図２９】
0005530096.tif 000039