(57)【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素半導体基板と、
前記炭化珪素半導体基板の表面に間欠的に形成された複数の凹み部と、
前記複数の凹み部の各底面において前記炭化珪素半導体基板に形成された、第２導電型の半導体層と、
前記炭化珪素半導体基板の前記表面上に選択的に形成されたショットキー電極とを備え、
前記複数の凹み部の深さは、すべて等しく、
前記複数の凹み部は、前記ショットキー電極に接する少なくとも１つの凹み部と、前記ショットキー電極に接しない複数の凹み部とを含み、前記ショットキー電極に接しない複数の凹み部が、位置合わせマークである凹み部と、ＦＬＲである複数の凹み部とを含む、
炭化珪素半導体装置。
【請求項２】
前記ショットキー電極は、前記半導体層上に端部を有する、
請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記複数の凹み部の各側面はテーパ形状である、
請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記半導体層は、前記複数の凹み部の各側面にも形成される、
請求項１〜３のいずれかに記載の炭化珪素半導体装置。
【請求項５】
前記複数の凹み部の形成される間隔および前記複数の凹み部の各幅は、前記ショットキー電極下と、その周辺部とで異なる、
請求項１〜４のいずれかに記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置に関し、特に炭化珪素を用いた、ＪＢＳ（Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  ｃｏｎｔｒｏｌｌｅｄ  Ｓｃｈｏｔｔｋｙ  ｄｉｏｄｅ）またはＭＰＳ（ＭｅｒｇｅｄＰ−ｉ−Ｎ／Ｓｃｈｏｔｔｋｙ  ｄｉｏｄｅ）構造を持つ炭化珪素半導体装置に関する。
【背景技術】
【０００２】
炭化珪素半導体装置に用いられる炭化珪素は、珪素に比べて絶縁破壊電界が約１０倍であり、また珪素に比べて約３倍の広いバンドギャップを持つ。このため現在使われている珪素を用いた半導体装置であるパワーデバイスに比べて、炭化珪素を用いたパワーデバイスは、低抵抗で高温動作可能であるという特徴を持つ。特に炭化珪素を用いたＳＢＤ（ショットキーバリアダイオード）やＭＯＳＦＥＴは、現在用いられている珪素を用いたｐｎダイオードやＩＧＢＴと同じ耐圧で比べた場合に、動作時の損失が小さく非常に期待されている。中でもショットキーダイオードは素子構造が簡単であり、実用化に向けた開発が盛んに行われている。
【０００３】
ショットキーダイオードの課題は、高耐圧化を狙った場合に逆バイアス印加時のリーク電流が大きくなること、および通電時の損失が大きくなることである。これらの対策として、ＪＢＳ（Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  ｃｏｎｔｒｏｌｌｅｄ  Ｓｃｈｏｔｔｋｙ  ｄｉｏｄｅ）やＭＰＳ（ＭｅｒｇｅｄＰ−ｉ−Ｎ／Ｓｃｈｏｔｔｋｙ  ｄｉｏｄｅ）が提案されている。いずれの構造もショットキー電極下、電極端、電極周辺部にＰ型の領域を形成したことが特徴である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３６３０５９４号
【特許文献２】特許第３５５１１５４号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば特許文献１では、ショットキー電極下と電極端で深さ、濃度の異なるＰ型領域を形成している。この場合、異なるＰ領域を形成するためにイオン注入を２回行う必要があるという問題があった。また特許文献２では、ショットキー電極下、電極端、周辺部で同じ深さ、濃度のＰ型領域を形成しているが、マスク配置の際の重ね合わせマークを形成していないため、重ね合わせのズレによる特性バラツキが大きくなるという問題があった。
【０００６】
従来の炭化珪素を用いたＪＢＳまたはＭＰＳ構造では、工程数を増やすことなく上記のような特性バラツキを抑えた炭化珪素半導体装置を製造することが困難であった。
【０００７】
本発明は上記の問題を解決するべくなされたものであり、工程数を増やすことなく製造され、特性バラツキを抑えた炭化珪素半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
本発明にかかる炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板と、前記炭化珪素半導体基板の表面に間欠的に形成された複数の凹み部と、前記複数の凹み部の各底面において前記炭化珪素半導体基板に形成された、第２導電型の半導体層と、前記炭化珪素半導体基板の前記表面上に選択的に形成されたショットキー電極とを備え、前記複数の凹み部の深さは、すべて等しく、前記複数の凹み部は、前記ショットキー電極に接する少なくとも１つの凹み部と、前記ショットキー電極に接しない複数の凹み部とを含み、前記ショットキー電極に接しない複数の凹み部が、位置合わせマークである凹み部と、ＦＬＲである複数の凹み部とを含む。
【発明の効果】
【０００９】
本発明にかかる炭化珪素半導体装置によれば、第１導電型の炭化珪素半導体基板と、前記炭化珪素半導体基板の表面に間欠的に形成された複数の凹み部と、前記複数の凹み部の各底面において前記炭化珪素半導体基板に形成された、第２導電型の半導体層と、前記炭化珪素半導体基板の前記表面上に選択的に形成されたショットキー電極とを備え、前記複数の凹み部の深さは、すべて等しく、前記複数の凹み部は、前記ショットキー電極に接する少なくとも１つの凹み部と、前記ショットキー電極に接しない複数の凹み部とを含み、前記ショットキー電極に接しない複数の凹み部が、位置合わせマークである凹み部と、ＦＬＲである複数の凹み部とを含むことにより、製造工程数を増やすことなく、特性バラツキを抑えることが可能となる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１にかかる炭化珪素半導体装置およびその製造方法を示す図である。
【図２】実施の形態１にかかる炭化珪素半導体装置およびその製造方法を示す図である。
【図３】実施の形態２にかかる炭化珪素半導体装置およびその製造方法を示す図である。
【図４】実施の形態３にかかる炭化珪素半導体装置およびその製造方法を示す図である。
【図５】実施の形態４にかかる炭化珪素半導体装置およびその製造方法を示す図である。
【図６】実施の形態５にかかる炭化珪素半導体装置およびその製造方法を示す図である。
【発明を実施するための形態】
【００１１】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は本発明の実施の形態１による炭化珪素半導体装置およびその製造方法を示す図である。第１導電型の炭化珪素半導体基板であるＮ＋型ＳｉＣ基板１上にＮ−型ＳｉＣをエピタキシャル成長により形成したＮ型ＳｉＣエピタキシャル層２の表面において、レジストあるいは酸化膜などのマスク３を形成する（図１（ａ））。
【００１２】
このマスク３を用いてイオン注入及びドライエッチングを行うことで、Ｎ型ＳｉＣエピタキシャル層２の表面において間欠的に複数の凹み部１０を形成する。さらにその凹み部１０にイオンが注入され、複数の凹み部１０の各底面において、第２導電型の半導体層であるＰ型領域５が形成される（図１（ｂ））。また、凹み部１０の一部は、位置合わせマークとしての合わせマーク４として使用する。
【００１３】
最後に、ショットキー電極６をＮ型ＳｉＣエピタキシャル層２の表面上に選択的に形成することで炭化珪素を用いたＪＢＳまたはＭＰＳとしての構造となる（図１（ｃ））。また、オーミック電極７を、Ｎ型ＳｉＣ基板１の裏面に形成する。この構造の特徴は、各凹み部１０の深さが等しいこと、またＰ型領域５の深さと濃度が等しいことである。
【００１４】
同一のマスク３を用いて、合わせマーク４を含めた複数の凹み部１０、ショットキー電極６下のＰ型領域５、ショットキー電極６周辺のＰ型領域５を形成するので、製造工程数を増やすことがない。また形成されたＰ型領域５が、Ｎ型ＳｉＣエピタキシャル層２の表面に形成される場合よりも深い領域に形成されることにより、よりショットキー電極６にかかる電界を緩和でき、逆バイアス印加時のリーク電流、通電時の損失を抑制できる。
【００１５】
また、ショットキー電極６端の位置を図２に示すように凹み部１０の底面になるように形成することで、ショットキー電極６端が凹み部１０の底面のＰ型領域５上に形成されることになり（図２（ｂ））、凹み部１０が形成されないＮ型ＳｉＣ基板１上に形成される場合（図２（ａ））よりも電界が緩和され、逆バイアス印加時のリーク電流を小さくできる。
【００１６】
＜Ａ−２．効果＞
本発明にかかる実施の形態１によれば、炭化珪素半導体装置において、第１導電型の炭化珪素半導体基板であるＮ型ＳｉＣ基板１およびＮ型ＳｉＣエピタキシャル層２と、Ｎ型ＳｉＣエピタキシャル層２の表面に間欠的に形成された複数の凹み部１０と、複数の凹み部１０の各底面においてＮ型ＳｉＣエピタキシャル層２に形成された、第２導電型の半導体層であるＰ型領域５と、Ｎ型ＳｉＣエピタキシャル層２の表面上に選択的に形成されたショットキー電極６とを備え、複数の凹み部１０の深さは、すべて等しいことで、製造工程数を増やすことなく炭化珪素半導体装置の特性バラツキを抑えることができる。
【００１７】
また、本発明にかかる実施の形態１によれば、炭化珪素半導体装置において、ショットキー電極６は、半導体層であるＰ型領域５上に端部を有するであることで、凹み部１０が形成されないＮ型ＳｉＣエピタキシャル層２上に形成される場合に比べて電界が緩和され、逆バイアス印加時のリーク電流を小さくすることができる。
【００１８】
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図３は本発明の実施の形態２による炭化珪素半導体装置およびその製造方法を示す図である。実施の形態１による炭化珪素半導体装置の製造方法において、同一のマスク３を用いて、図３（ａ）に示すようにまずイオン注入を行い、次にドライエッチングを行う（図３（ｂ））。ドライエッチングを、マスク３に対するＳｉＣの選択比が小さい（ＳｉＣのエッチング速度が遅い）条件で行うことで、凹み部１０の各側面はテーパ形状となる。
【００１９】
テーパ形状となることで、各凹み部１０が垂直な側面を持つ（図３（ｄ））場合に比べて、ショットキー電極６にかかる電界が緩和され（図３（ｃ））、逆バイアス印加時のリーク電流を小さくできる。また底面にのみＰ型領域５が形成されているため、ショットキー電極６の有効面積が小さくならず、Ｐ型領域５形成による通電時の損失増大を抑制できる。
【００２０】
＜Ｂ−２．効果＞
本発明にかかる実施の形態２によれば、炭化珪素半導体装置において、複数の凹み部１０の各側面はテーパ形状であることで、各凹み部１０が垂直な側面を有する場合に比べてショットキー電極６にかかる電界が緩和され、逆バイアス印加時のリーク電流を小さくできる。
【００２１】
また、凹み部１０の底面のみにＰ型領域５を形成することで、ショットキー電極６の有効面積が小さくならず、通電時の損失増大を抑制できる。
【００２２】
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
図４は本発明の実施の形態３による炭化珪素半導体装置およびその製造方法を示す図である。実施の形態１による炭化珪素半導体装置の製造方法において、同一のマスク３を用いて、はじめにドライエッチングを行う。ドライエッチングはマスク３に対するＳｉＣの選択比が小さい（ＳｉＣのエッチング速度が遅い）条件で行うことで、凹み部１０はテーパ形状となる（図４（ａ））。
【００２３】
次にイオン注入を行うことで複数の凹み部１０の各側面にもＰ型領域５が形成される（図４（ｂ））。凹み部１０の上面のコーナー部がＰ型領域５となることで（図４（ｃ））、凹み部１０の底面のみにＰ型領域５が形成される場合（図３（ｃ））に比べて、ショットキー電極６にかかる電界をより緩和することができる。
【００２４】
また、炭化珪素を用いる場合には、イオン注入されたドーパントは熱処理によっても拡散しないため、深い領域にＰ型領域５を形成する場合には高エネルギーでのイオン注入が必要となるが、ドライエッチングにより凹み部１０を形成した後でＰ型領域５を形成するべくイオン注入を行うことで、高エネルギーのイオン注入装置を必要とせず、製造コストを抑えることが可能となる。
【００２５】
＜Ｃ−２．効果＞
本発明にかかる実施の形態３によれば、炭化珪素半導体装置において、半導体層であるＰ型領域５は、複数の凹み部１０の各側面にも形成されることで、ショットキー電極６にかかる電界を緩和することができる。
【００２６】
＜Ｄ．実施の形態４＞
＜Ｄ−１．構成＞
図５は本発明の実施の形態４による炭化珪素半導体装置およびその製造方法を示す図である。実施の形態１による炭化珪素半導体装置の製造方法において、炭化珪素半導体装置は、ショットキー電極６周辺部に形成されるショットキー電極６に接しない凹み部１０を備え、そのショットキー電極６に接しない凹み部１０は合わせマーク４のみであり、かつ各凹み部１０にはＰ型領域５が形成されている。ショットキー電極６端に接するＰ型領域５はＪＴＥ（Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｔｉｏｎ）として機能し、ショットキー電極６端の電界を緩和する効果がある。
【００２７】
＜Ｄ−２．効果＞
本発明にかかる実施の形態４によれば、炭化珪素半導体装置において、複数の凹み部１０は、ショットキー電極６に接しない一または複数の凹み部１０を含み、一または複数の凹み部１０の全部が位置合わせマークとしての合わせマーク４であることで、ショットキー電極６端部の凹み部１０のＰ型領域５はＪＴＥとして機能できる。
【００２８】
＜Ｅ．実施の形態５＞
＜Ｅ−１．構成＞
図６は本発明の実施の形態５による炭化珪素半導体装置およびその製造方法を示す図である。実施の形態１による炭化珪素半導体装置の製造方法において、炭化珪素半導体装置はショットキー電極６周辺部に形成される電極に接しない一または複数の凹み部１０を備え、凹み部１０の一部は合わせマーク４であり、かつ各凹み部１０にはＰ型領域５を形成されている。ショットキー電極６の周辺にあり、合わせマーク４でない凹み部１０のＰ型領域５はＦＬＲ（Ｆｉｅｌｄ  Ｌｉｍｉｔｔｉｎｇ  Ｒｉｎｇ）として機能し、ショットキー電極６端の電界を緩和する効果がある。
【００２９】
また、ＦＬＲ部のＰ型領域５の幅および間隔と、ショットキー電極６下のＰ型領域５の幅および間隔とを独立に制御することで、それぞれの領域の電界を緩和するための最適な構造を形成できる。
【００３０】
＜Ｅ−２．効果＞
本発明にかかる実施の形態５によれば、炭化珪素半導体装置において、複数の凹み部１０は、ショットキー電極６に接しない一または複数の凹み部１０を含み、一または複数の凹み部１０の一部が位置合わせマークとしての合わせマーク４であることで、ショットキー電極６端部の凹み部１０のＰ型領域５はＦＬＲとして機能できる。
【００３１】
また、本発明にかかる実施の形態５によれば、炭化珪素半導体装置において、複数の凹み部１０の形成される間隔および複数の凹み部１０の各幅は、ショットキー電極６下と、その周辺部とで異なることで、それぞれの領域の電界を緩和するための最適な構造を形成できる。
【符号の説明】
【００３２】
１  Ｎ型ＳｉＣ基板、２  Ｎ型ＳｉＣエピタキシャル層、３  マスク、４  合わせマーク、５  Ｐ型領域、６  ショットキー電極、７  オーミック電極、１０  凹み部。
【図１】
0005600411.tif 000002
【図２】
0005600411.tif 000003
【図３】
0005600411.tif 000004
【図４】
0005600411.tif 000005
【図５】
0005600411.tif 000006
【図６】
0005600411.tif 000007