(57)【特許請求の範囲】
【請求項１】
正の温度特性を有し、電源とグランドの間において、負荷への電力の供給を制御するスイッチング素子に対して直列に接続された過電流検出抵抗と、
前記過電流検出抵抗に対し、電源側の端子同士及びグランド側の端子同士のいずれかが同電位となるように配置された基準抵抗と、
前記基準抵抗における過電流検出抵抗と同電位とされた端子と反対の端子に接続され、温度特性を有さない第１定電流を、前記基準抵抗に供給する第１定電流源と、
一方の入力端子に、前記過電流検出抵抗における基準抵抗と同電位とされた端子と反対の端子の電圧信号が入力され、他方の入力端子に、前記基準抵抗と前記第１定電流源とが接続された第１接続点の電圧信号が入力されるコンパレータと、を備え、
前記コンパレータの出力に基づいて、前記過電流検出抵抗に過電流が流れると前記負荷に供給される電力を遮断するように、前記スイッチング素子のオン／オフを制御する過電流保護回路であって、
前記第１接続点には、前記第１接続点の電位の温度特性が、前記過電流検出抵抗における基準抵抗と同電位とされた端子と反対の端子の電位の温度特性と等しくなるように、前記第１接続点に対して正の温度特性を有する第２定電流を供給する第２定電流源が接続され、
前記第２定電流源は、
負の温度特性を有する第３定電流を供給する第３定電流源と、
温度特性を有さない第４定電流を供給する第４定電流源と、
前記第３定電流源に対して直列接続された第１トランジスタと、前記第４定電流源に対して直列接続された第２トランジスタと、により構成された第１カレントミラー回路と、
前記第４定電流源と前記第２トランジスタとの接続点に接続され、前記第１接続点に前記第２定電流を供給するための電流経路と、を有し、
前記第３定電流源は、前記過電流検出抵抗と同じ基板に形成されていることを特徴とする過電流保護回路。
【請求項２】
前記過電流検出抵抗は、前記スイッチング素子に対して電源側に配置され、
前記過電流検出抵抗の電源側端子に、前記基準抵抗の電源側端子が接続され、
前記第１定電流源は、前記基準抵抗のグランド側端子に接続され、
前記コンパレータの反転入力端子には、前記過電流検出抵抗のグランド側端子の電圧信号が入力され、非反転入力端子には、前記第１接続点の電圧信号が入力されることを特徴とする請求項１に記載の過電流保護回路。
【請求項３】
前記第２定電流源は、
温度特性を有さない第５定電流を供給する第５定電流源と、
前記第５定電流源に対して直列接続された第３トランジスタと、電源側の端子が前記第１接続点に接続され、互いに並列に配置された複数の第４トランジスタと、により構成された複数の第２カレントミラー回路と、を有し、
前記電流経路は、第４定電流源と前記第２トランジスタとの接続点と、前記第５定電流源と前記第３トランジスタとの接続点を電気的に接続していることを特徴とする請求項２に記載の過電流保護回路。
【請求項４】
各第４トランジスタには、第１トリム用抵抗がそれぞれ直列に接続されていることを特徴とする請求項３に記載の過電流保護回路。
【請求項５】
前記第１接続点とグランドとの間で、前記第１定電流源に第２トリム用抵抗が直列接続されていることを特徴とする請求項２〜４いずれか１項に記載の過電流保護回路。
【請求項６】
前記第１接続点には、互いに並列に配置された複数の前記第１定電流源が接続されている請求項５に記載の過電流保護回路。
【請求項７】
前記過電流検出抵抗は、前記スイッチング素子に対してグランド側に配置され、
前記過電流検出抵抗のグランド側端子と、記基準抵抗のグランド側端子が同電位とされ、
前記第１定電流源は、前記基準抵抗の電源側端子に接続され、
前記コンパレータの非反転入力端子には、前記過電流検出抵抗の電源側端子の電圧信号が入力され、反転入力端子には、前記第１接続点の電圧信号が入力されることを特徴とする請求項１に記載の過電流保護回路。
【請求項８】
前記第２定電流源は、
温度特性を有さない第５定電流を供給する第５定電流源と、
前記第５定電流源に対して直列接続された第３トランジスタと、第４トランジスタと、により構成された第２カレントミラー回路と、
電源とグランドとの間で、前記第４トランジスタに対し電源側に配置されて直列接続された第５トランジスタと、グランド側の端子が前記第１接続点に接続され、互いに並列に配置された複数の第６トランジスタと、により構成された複数の第３カレントミラー回路と、を有し、
前記電流経路は、第４定電流源と前記第２トランジスタとの接続点と、前記第５定電流源と前記第３トランジスタとの接続点を電気的に接続していることを特徴とする請求項７に記載の過電流保護回路。
【請求項９】
各第６トランジスタには、第３トリム用抵抗がそれぞれ直列に接続されていることを特徴とする請求項８に記載の過電流保護回路。
【請求項１０】
前記第１定電流源は、
温度特性を有さない第６定電流を供給する第６定電流源と、
前記第６定電流源に対し電源側に配置されて直列接続された第７トランジスタと、グランド側の端子が前記第１接続点に接続された第８トランジスタと、により構成された第４カレントミラー回路と、を有することを特徴とする請求項７〜９いずれか１項に記載の過電流保護回路。
【請求項１１】
前記第１接続点と電源との間で、前記第７トランジスタ及び前記第８トランジスタの少なくとも一方に、第４トリム用抵抗が直列接続されていることを特徴とする請求項１０に記載の過電流保護回路。
【請求項１２】
複数の前記第８トランジスタが互いに並列に配置されて、前記第４カレントミラー回路が複数構成され、
各第８トランジスタに、前記第４トリム用抵抗がそれぞれ直列接続されていることを特徴とする請求項１１に記載の過電流保護回路。
【請求項１３】
前記過電流検出抵抗の製造ばらつきを補正するデータが記憶された記憶手段と、
前記第１接続点の電圧信号を、前記メモリに記憶されたデータにより補正して前記コンパレータの入力端子に入力させる補正手段と、を備えることを特徴とする請求項２〜１２いずれか１項に記載の過電流保護回路。
【請求項１４】
前記基準抵抗は、温度特性を有さない抵抗と、正の温度特性を有する抵抗とが、互いに直列接続されてなることを特徴とする請求項１〜１３いずれか１項に記載の過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正の温度特性を有し、電源とグランドの間において、負荷への電力の供給を制御するスイッチング素子に対して直列に接続された過電流検出抵抗を有し、該過電流検出抵抗に生じる電位差をコンパレータにより検出して、スイッチング素子のオン／オフを制御する過電流保護回路に関するものである。
【背景技術】
【０００２】
従来、電源とグランドの間に配置された負荷への電力の供給は、負荷に対して直列接続されたスイッチング素子のオン／オフにより制御される。また、過電流が流れたときにスイッチング素子をオフとして、スイッチング素子、ひいては負荷に過電流が流れないようにする過電流保護回路が、例えば非特許文献１に開示されている。
【０００３】
この過電流保護回路では、電源とグランドの間において、スイッチング素子に過電流検出抵抗（非特許文献１の図４．６６における電流検出素子Ｚ１）が直列接続されており、該過電流検出抵抗に生じる電位差をコントロール回路に帰還して、スイッチング素子のオン／オフを制御するようになっている。このように、スイッチング素子に直列接続された過電流検出抵抗を用いるため、スイッチング素子、ひいては負荷に流れる電流を直接的にモニタすることができる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】山崎浩著、「パワーＭＯＳＦＥＴの応用技術」、第２版、日刊工業新聞社、２００３年２月２８日、ｐ．１３４−１３５
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記した過電流保護回路において、コントロール回路としては、一般的にコンパレータが用いられる。また、過電流検出抵抗としては、過電流を検出するために、一般的に拡散抵抗が用いられる。
【０００６】
しかしながら、この過電流検出抵抗は、正の温度特性を有している。このため、温度に応じて過電流検出抵抗の抵抗値が変化し、ひいてはコンパレータの出力がばらついてしまう。すなわち、過電流を安定して検出することができない。
【０００７】
本発明は上記問題点に鑑み、過電流検出抵抗の温度特性の影響をキャンセルすることのできる過電流保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１に記載の過電流保護回路は、
正の温度特性を有し、電源とグランドの間において、負荷への電力の供給を制御するスイッチング素子に対して直列に接続された過電流検出抵抗と、
過電流検出抵抗に対し、電源側の端子同士及びグランド側の端子同士のいずれかが同電位となるように配置された基準抵抗と、
基準抵抗における過電流検出抵抗と同電位とされた端子と反対の端子に接続され、温度特性を有さない第１定電流を、基準抵抗に供給する第１定電流源と、
一方の入力端子に、過電流検出抵抗における基準抵抗と同電位とされた端子と反対の端子（以下、過電流検出抵抗の電圧検出端子と示す）の電圧信号が入力され、他方の入力端子に、基準抵抗と第１定電流源とが接続された第１接続点の電圧信号が入力されるコンパレータと、を備え、
コンパレータの出力に基づいて、過電流検出抵抗に過電流が流れると負荷への電力供給を遮断するように、スイッチング素子のオン／オフを制御するものである。
【０００９】
そして、第１接続点には、第１接続点の電位の温度特性が、過電流検出抵抗の電圧検出端子の電位の温度特性と等しくなるように、第１接続点に対して正の温度特性を有する第２定電流を供給する第２定電流源が接続され、
第２定電流源は、
負の温度特性を有する第３定電流を供給する第３定電流源と、
温度特性を有さない第４定電流を供給する第４定電流源と、
第３定電流源に対して直列接続された第１トランジスタと、第４定電流源に対して直列接続された第２トランジスタと、により構成された第１カレントミラー回路と、
第４定電流源と第２トランジスタとの接続点に接続され、第１接続点に第２定電流を供給するための電流経路と、を有し、
第３定電流源は、過電流検出抵抗と同じ基板に形成されていることを特徴とする。
【００１０】
このように本発明によれば、第２定電流源を構成する電流経路に流れる電流は、温度特性を有さない第４定電流から負の温度特性を有する第３定電流を差し引いたものとなる。したがって、正の温度特性を有する電流が流れる。第２定電流源では、この正の温度特性を有する電流を用いて、第１接続点の電位の温度特性が、過電流検出抵抗の電圧検出端子の電位の温度特性と等しくなるような第２定電流が形成される。
【００１１】
また、負の温度特性を有する第３定電流を供給する第３定電流源は、正の温度特性を有する過電流検出抵抗と同じ基板に形成されている。このため、過電流検出抵抗の温度と第３定電流源の温度は、互いにほぼ同じとなる。
【００１２】
以上により、本発明によれば、第１接続点の電位、すなわち過電流検出抵抗の電圧検出端子の電位と比較される基準電圧、を温度に応じて変化させ、過電流検出抵抗の温度特性の影響をキャンセルすることができる。
【００１３】
請求項２に記載のように、負荷に対してスイッチング素子が電源側に配置された構成に適用することができる。
【００１４】
この場合、過電流検出抵抗は、スイッチング素子に対して電源側に配置され、
過電流検出抵抗の電源側端子に、基準抵抗の電源側端子が接続され、
第１定電流源は、基準抵抗のグランド側端子に接続され、
コンパレータの反転入力端子には、過電流検出抵抗のグランド側端子の電圧信号が入力され、非反転入力端子には、第１接続点の電圧信号が入力される。
【００１５】
例えば請求項３に記載のように、
第２定電流源は、
温度特性を有さない第５定電流を供給する第５定電流源と、
第５定電流源に対して直列接続された第３トランジスタと、電源側の端子が第１接続点に接続され、互いに並列に配置された複数の第４トランジスタと、により構成された複数の第２カレントミラー回路と、をさらに有し、
電流経路は、第４定電流源と第２トランジスタとの接続点と、第５定電流源と第３トランジスタとの接続点を電気的に接続する構成とすると良い。
【００１６】
これによれば、第４トランジスタ、すなわち第２カレントミラー回路、の個数によって、第２定電流の正の温度特性（傾き）を所望の値とすることができる。
【００１７】
請求項４に記載のように、
各第４トランジスタには、第１トリム用抵抗がそれぞれ直列に接続された構成とすると良い。
【００１８】
これによれば、レーザートリムにより、第１トリム用抵抗の抵抗値を変化させ、第１接続点の電位の温度特性を、過電流検出抵抗の電圧検出端子の電位の温度特性に合わせ込むことができる。すなわち、より精度良く、過電流検出抵抗の温度特性の影響をキャンセルすることができる。
【００１９】
請求項５に記載のように、
第１接続点とグランドとの間で、第１定電流源に第２トリム用抵抗が直列接続された構成としても良い。
【００２０】
これによれば、レーザートリムにより、第２トリム用抵抗の抵抗値を変化させ、これにより、第１接続点の電位を、過電流検出抵抗の電圧検出端子の電位における過電流検出抵抗の製造ばらつき（製造に起因した抵抗値のばらつき）分、補正することができる。なお、製造ばらつきは、言うなれば傾きに対する切片（初期オフセット）である。
【００２１】
請求項６に記載のように、
第１接続点に、互いに並列に配置された複数の第１定電流源が接続された構成としても良い。
【００２２】
これによっても、第１定電流源の個数により、過電流検出抵抗の製造ばらつきを補正することができる。
【００２３】
一方、請求項７に記載のように、負荷に対してスイッチング素子がグランド側に配置された構成に適用することもできる。
【００２４】
この場合、過電流検出抵抗は、スイッチング素子に対してグランド側に配置され、
過電流検出抵抗のグランド側端子と、基準抵抗のグランド側端子が同電位とされ、
第１定電流源は、基準抵抗の電源側端子に接続され、
コンパレータの非反転入力端子には、過電流検出抵抗の電源側端子の電圧信号が入力され、反転入力端子には、第１接続点の電圧信号が入力される。
【００２５】
例えば請求項８に記載のように、
第２定電流源は、
温度特性を有さない第５定電流を供給する第５定電流源と、
第５定電流源に対して直列接続された第３トランジスタと、第４トランジスタと、により構成された第２カレントミラー回路と、
電源とグランドとの間で、第４トランジスタに対し電源側に配置されて直列接続された第５トランジスタと、グランド側の端子が第１接続点に接続され、互いに並列に配置された複数の第６トランジスタと、により構成された複数の第３カレントミラー回路と、を有し、
電流経路は、第４定電流源と第２トランジスタとの接続点と、第５定電流源と第３トランジスタとの接続点を電気的に接続する構成とすると良い。
【００２６】
これによれば、第６トランジスタ、すなわち第３カレントミラー回路、の個数によって、第２定電流の正の温度特性（傾き）を所望の値とすることができる。
【００２７】
請求項９に記載のように、
各第６トランジスタには、第３トリム用抵抗がそれぞれ直列に接続された構成とすると良い。
【００２８】
これによれば、レーザートリムにより、第３トリム用抵抗の抵抗値を変化させ、第１接続点の電位の温度特性を、過電流検出抵抗の電圧検出端子の電位の温度特性に合わせ込むことができる。すなわち、より精度良く、過電流検出抵抗の温度特性の影響をキャンセルすることができる。
【００２９】
請求項１０に記載のように、
第１定電流源が、
温度特性を有さない第６定電流を供給する第６定電流源と、
第６定電流源に対し電源側に配置されて直列接続された第７トランジスタと、グランド側の端子が第１接続点に接続された第８トランジスタと、により構成された第４カレントミラー回路と、を有してなる構成を採用することができる。
【００３０】
請求項１１に記載のように、
第１接続点と電源との間で、第７トランジスタ及び第８トランジスタの少なくとも一方に、第４トリム用抵抗が直列接続された構成としても良い。
【００３１】
これによれば、レーザートリムにより、第４トリム用抵抗の抵抗値を変化させ、これにより、第１接続点の電位を、過電流検出抵抗の電圧検出端子の電位における過電流検出抵抗の製造ばらつき（製造に起因した抵抗値のばらつき）分、補正することができる。なお、製造ばらつきは、言うなれば傾きに対する切片（初期オフセット）である。
【００３２】
さらには、請求項１２に記載のように、
複数の第８トランジスタが互いに並列に配置されて、第４カレントミラー回路が複数構成され、
各第８トランジスタに、第４トリム用抵抗がそれぞれ直列接続された構成としても良い。
【００３３】
これによっても、過電流検出抵抗の製造ばらつきを補正することができる。
【００３４】
請求項１３に記載のように、
過電流検出抵抗の製造ばらつきを補正するデータが記憶された記憶手段と、
第１接続点の電圧信号を、メモリに記憶されたデータにより補正してコンパレータの入力端子に入力させる補正手段と、を備える構成としても良い。
【００３５】
このように電気トリムすることによっても、過電流検出抵抗の製造ばらつきを補正することができる。
【００３６】
請求項１４に記載のように、
基準抵抗は、温度特性を有さない抵抗と、正の温度特性を有する抵抗とが、互いに直列接続されてなる構成としても良い。
【００３７】
これによれば、第２定電流源の構成を簡素化することもできる。
【図面の簡単な説明】
【００３８】
【図１】第１実施形態に係る過電流保護回路の概略構成を示す図である。
【図２】第３定電流源の一例を示す図である。
【図３】第３定電流源の変形例を示す図である。
【図４】スイッチング素子の変形例を示す図である。
【図５】スイッチング素子の変形例を示す図である。
【図６】スイッチング素子の変形例を示す図である。
【図７】第２実施形態に係る過電流保護回路の概略構成を示す図である。
【図８】第３実施形態に係る過電流保護回路の概略構成を示す図である。
【図９】第４実施形態に係る過電流保護回路の概略構成を示す図である。
【発明を実施するための形態】
【００３９】
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。
【００４０】
（第１実施形態）
本実施形態では、過電流保護回路が車両に搭載され、負荷として例えばマイコンに電力を供給する電源装置の過電流保護回路として適用される。
【００４１】
以下、負荷及び電源装置を含めて、過電流保護回路の構成を、図１を用いて説明する。先ず、負荷及び電源装置について説明する。
【００４２】
図１に示すスイッチング素子１２は、負荷１０としてのマイコンへの電力（電圧）の供給を制御するものである。本実施形態では、スイッチング素子１２として、ｎチャネル型ＭＯＳＦＥＴ（以下、単にＭＯＳと示す）を採用している。また、スイッチング素子１２が、後述する過電流保護回路３０と、同一の半導体基板（チップ）に形成されており、該チップの出力端子１４にソースが接続され、ドレインが電源側となっている。
【００４３】
そして、図１に示すように、負荷１０が出力端子１４に接続されると、車載バッテリ＋Ｂ（以下、電源と示す）とグランドの間で、負荷１０をグランド側（低電位側）、スイッチング素子１２を電源側（高電位側）として、負荷１０とスイッチング素子１２が直列接続される。
【００４４】
次に、電源装置のうち、スイッチング素子１２のドライバ回路について説明する。本実施形態に示すドライバ回路は一例に過ぎず、周知の種々のドライバ回路を適用することができる。
【００４５】
スイッチング素子１２を構成するＭＯＳのゲートには、オペアンプ１６の出力端子が接続されている。このオペアンプ１６の非反転入力端子（＋）には、定電圧源１８が接続されており、所定の電圧が入力されるようになっている。一方、反転入力端子（−）には、抵抗２０の一端が接続されており、この抵抗２０の他端はグランドに接続されている。また、反転入力端子（−）と抵抗２０との接続点には、抵抗２２の一端が接続されている。そして、抵抗２２の他端が、スイッチング素子１２を構成するＭＯＳのソースと電気的に接続されている。なお、抵抗２０，２２は、いずれも温度特性を有さない抵抗であり、例えばＣｒＳｉやｐｏｌｙＳｉを用いて形成されている。
【００４６】
このように構成される電源装置は、電源がオンの状態で、非反転入力端子（＋）に入力される電位のほうが、反転入力端子（−）に入力される電位（抵抗２０，２２の中点電位）よりも高いと、スイッチング素子１２がオン状態となり、負荷１０に電力を供給する。一方、非反転入力端子（＋）に入力される電位のほうが、反転入力端子（−）に入力される電位よりも低くなると、スイッチング素子１２がオフ状態となり、負荷１０への電力供給が遮断される。
【００４７】
次に、過電流保護回路３０について説明する。
【００４８】
この過電流保護回路３０は、過電流検出抵抗３２と、基準抵抗３４と、第１定電流源３６と、コンパレータ４２と、第２定電流源５０を有している。
【００４９】
過電流検出抵抗３２は、正の温度特性を有し、電源とグランドの間において、スイッチング素子１２に対して直列に接続されている。本実施形態では、過電流検出抵抗３２が、半導体基板に形成された拡散抵抗からなり、その抵抗値が数１００ｍオーム〜数オーム程度となっている。また、スイッチング素子１２に対して電源側に配置、すなわちスイッチング素子１２のドレインと接続されている。
【００５０】
基準抵抗３４は、過電流検出抵抗３２に対し、電源側の端子同士及びグランド側の端子同士のいずれかが同電位となるように配置される。本実施形態では、過電流検出抵抗３２の電源側端子に、基準抵抗３４の電源側端子が接続されている。また、ＣｒＳｉやｐｏｌｙＳｉを用いて形成されており、その抵抗値が数１０ｋオーム〜数１００ｋオーム程度となっている。
【００５１】
第１定電流源３６は、基準抵抗３４における、過電流検出抵抗３２と同電位とされた端子と反対の端子に接続されており、温度特性を有さない第１定電流Ｉ１を、基準抵抗３４に供給するものである。本実施形態では、第１定電流源３６が、基準抵抗３４のグランド側端子に接続されている。また、第１定電流源３６よりもグランド側に第２トリム用抵抗３８が配置され、基準抵抗３４と第１定電流源３６とが接続された第１接続点４０とグランドとの間で、第１定電流源３６に第２トリム用抵抗３８が直列接続されている。
【００５２】
コンパレータ４２は、一方の入力端子に、過電流検出抵抗３２における基準抵抗３４と同電位とされた端子と反対の端子（以下、過電流検出抵抗３２の電圧検出端子と示す）の電圧信号が入力され、他方の入力端子に、上記第１接続点４０の電圧信号が入力される。本実施形態では、コンパレータ４２の反転入力端子（−）に、過電流検出抵抗３２のグランド側端子の電圧信号Ｖ１が入力され、非反転入力端子（＋）に、第１接続点４０の電圧信号Ｖｒｅｆが入力される構成となっている。このため、過電流検出抵抗３２に過電流が流れて電圧信号Ｖ１が低下し、Ｖｒｅｆ＞Ｖ１となると、コンパレータ４０は電圧レベルの高いハイ信号を出力し、Ｖｒｅｆ＜Ｖ１となると、コンパレータ４０は電圧レベルの低いロー信号を出力する。
【００５３】
このコンパレータ４２に出力端子には、ｎｐｎ型のバイポーラトランジスタ４４のベースが接続されている。このバイポーラトランジスタ４４のエミッタはグランドに接続され、コレクタは、上記した電源装置を構成するオペアンプ１６の出力端子とスイッチング素子１２を構成するＭＯＳのゲートとの接続点に接続されている。したがって、過電流検出抵抗３２に過電流が流れて、コンパレータ４２からハイ信号が出力されると、トランジスタ４４はオン状態となり、スイッチング素子１２を構成するＭＯＳのゲートがグランドと電気的に接続される。これにより、スイッチング素子１２はオフ状態となり、負荷１０への電力供給が遮断される。一方、コンパレータ４２からロー信号が出力された場合、トランジスタ４４はオフ状態となり、スイッチング素子１２は、オペアンプ１６の出力によって制御される。
【００５４】
次に、第２定電流源５０について説明する。第２定電流源５０は、第１接続点４０の電位Ｖ１の温度特性が、過電流検出抵抗３２の電圧検出端子の電位Ｖ１の温度特性と等しくなるように、第１接続点４０に対して、正の温度特性を有する第２定電流Ｉ２を供給するものである。これにより、基準抵抗３４に流れる電流Ｉ０は、温度特性を有さない第１定電流Ｉ１と正の温度特性を有する第２定電流Ｉ２との和（Ｉ０＝Ｉ１＋Ｉ２）となる。これにより、第１接続点４０の電位Ｖ１の温度特性を、過電流検出抵抗３２の電圧検出端子の電位Ｖ１の温度特性と等しくすることができる。この第２定電流源５０は複数の定電流源と複数のカレントミラー回路を有してなる。
【００５５】
具体的には、負の温度特性を有する第３定電流Ｉ３を供給する第３定電流源５２と、温度特性を有さない第４定電流Ｉ４を供給する第４定電流源５４と、を有している。第３定電流源５２は、過電流検出抵抗３４と同じ半導体基板に形成されている。第３定電流源５２には、第１トランジスタ５６ａが直列接続されており、第４定電流源５４には第２トランジスタ５６ｂが直列接続されている。そして、これらトランジスタ５６ａ，５６ｂは特性が互いに等しく、トランジスタ５６ａ，５６ｂにより、第１カレントミラー回路５６が構成されている。
【００５６】
本実施形態では、電源とグランドとの間で、第３定電流源５２を電源側、第１トランジスタ５６ａをグランド側として、第３定電流源５２と第１トランジスタ５６ａが直列接続されている。なお、第１トランジスタ５６ａとしては、ｎｐｎ型のバイポーラトランジスタを採用しており、エミッタがグランド（接地）、コレクタが第３定電流源５２と接続されている。また、電源とグランドとの間で、第４定電流源５４を電源側、第２トランジスタ５６ｂをグランド側として、第４定電流源５４と第２トランジスタ５６ｂが直列接続されている。なお、第２トランジスタ５６ｂとしては、ｎｐｎ型のバイポーラトランジスタを採用しており、エミッタがグランド（接地）、コレクタが第４定電流源５４と接続されている。そして、各トランジスタ５６ａ，５６ｂのベースが接続されるとともに、第１トランジスタ５６ａのコレクタが上記ベースと接続されている。
【００５７】
負の温度特性を有する第３定電流Ｉ３を供給する第３定電流源５２は、図２に示すように、カレントミラー回路７０と、バイポーラトランジスタ７２，７６と、抵抗７４，７８とを有する。カレントミラー回路７０は、特性が互いに等しいｐｎｐ型の２つのバイポーラトランジスタ７０ａ，７０ｂからなる。各バイポーラトランジスタ７０ａ，７０ｂのベースが接続されるとともに、一方のバイポーラトランジスタ７０ａのコレクタが上記ベースと接続されている。また、各バイポーラトランジスタ７０ａ，７０ｂのエミッタは、電源に接続されている。コレクタがベースに接続されたバイポーラトランジスタ７０ａのコレクタには、ｎｐｎ型のバイポーラトランジスタ７２のコレクタが接続されている。このバイポーラトランジスタ７２のエミッタは抵抗７４の一端と接続され、抵抗７４の他端はグランドに接続されている。また、バイポーラトランジスタ７２のエミッタと抵抗７４との接続点には、ｎｐｎ型のバイポーラトランジスタ７６のベースが接続されている。このバイポーラトランジスタ７６は、エミッタがグランドに接続され、コレクタが抵抗７８の一端に接続されている。抵抗７８の他端は電源に接続されている。また、バイポーラトランジスタ７６のコレクタと抵抗７８との接続点には、バイポーラトランジスタ７２のベースが接続されている。なお、上記抵抗７４，７８は、温度特性を有さない抵抗であり、例えばＣｒＳｉやｐｏｌｙＳｉを用いて形成されている。
【００５８】
また、カレントミラー回路７０を構成する他方のバイポーラトランジスタ７０ｂのエミッタには、上記した第１カレントミラー回路５６を構成する第１トランジスタ５６ａのコレクタが接続されている。
【００５９】
このように構成される第３定電流源５２は、バイポーラトランジスタ７６のベースとエミッタとの間に構成されるダイオードの順方向電圧Ｖｆ（ベース・エミッタ間電圧）が負の温度特性を有する。このため、抵抗７４の抵抗値をＲとすると、図２に示す電流ＩｅはＩｅ＝Ｖｆ／Ｒとなり、負の温度特性を示すこととなる。また、カレントミラー回路７０により、第３定電流Ｉ３はＩ３＝Ｉｅとなる。したがって、第３定電流Ｉ３は、負の温度特性を有する。
【００６０】
第２定電流源５０は、また、温度特性を有さない第５定電流Ｉ５を供給する第５定電流源５８と、第５定電流源５８に対して直列接続された第３トランジスタ６０ａと、電源側の端子が第１接続点４０に接続され、互いに並列に配置された複数の第４トランジスタ６０ｂと、により構成された複数の第２カレントミラー回路６０を有する。
【００６１】
本実施形態では、電源とグランドとの間で、第５定電流源５８を電源側、第３トランジスタ６０ａをグランド側として、第５定電流源５８と第６トランジスタ６０ａが直列接続されている。なお、第３トランジスタ６０ａとしては、ｎｐｎ型のバイポーラトランジスタを採用しており、エミッタがグランド（接地）、コレクタが第５定電流源５８と接続されている。また、第３トランジスタ６０ａのベースは、第４トランジスタ６０ｂのベースと接続されており、このベースは、コレクタと接続されている。
【００６２】
そして、第４定電流源５４と第２トランジスタ５６ｂとの接続点と、第５定電流源５８と第３トランジスタ６０ａとの接続点とが、電流経路６２によって電気的に接続されている。この電流経路６２は、第４定電流源５４と第２トランジスタ５６ｂとの接続点に接続されて、第１接続点４０に第２定電流Ｉ２を供給するための経路である。本実施形態では、この電流経路６２に、ダイオード６２ａが挿入されている。このダイオード６２ａは、アノードを第２定電流源５４側、カソードを第３定電流源５８側として配置されており、第５定電流源５８側から第２定電流源５４側に電流が流れ込むのを阻止するようになっている。
【００６３】
この電流経路６２により、第４定電流源５４から供給される第４定電流Ｉ４は、第２トランジスタ５６ｂ側と電流経路６２側とで分割される。第１カレントミラー回路５６により、第２トランジスタ５６ｂ側に分割される電流Ｉａは、Ｉａ＝Ｉ３となる。すなわち、負の温度特性を有する。一方、電流経路６２側に分割される電流Ｉｂは、Ｉｂ＝（Ｉ４−Ｉａ）となる。上記したように、電流Ｉａは負の温度特性を有するため、電流Ｉｂは、正の温度特性を有する。
【００６４】
第４トランジスタ６０ｂしては、ｎｐｎ型のバイポーラトランジスタを採用している。本実施形態では、２つの第４トランジスタ６０ｂを有しており、これら第４トランジスタ６０ｂは、ともにエミッタがグランド側、コレクタが第１接続点４０と接続されている。また、ベースが上記した第３トランジスタ６０ａのベースとそれぞれ接続されている。また、各トランジスタ６０ｂのエミッタには、第１トリム用抵抗６４がそれぞれ直列に接続されおり、第１トリム用抵抗６４の他端は、グランドに接続されている。このように、第１接続点４０とグランドとの間で、複数（２つ）の第４トランジスタ６０ｂが並列配置されている。また、第４トランジスタ６０ｂと第３トランジスタ６０ａの特性は互いに等しく、各第４トランジスタ６０ｂと第３トランジスタ６０ａとの間に、第２カレントミラー回路６０がそれぞれ構成されている。
【００６５】
第３トランジスタ６０ａに流れる電流Ｉｃは、第５定電流Ｉ５と、電流経路６２に流れる電流Ｉｂとの和、すなわちＩｃ＝（Ｉ５＋Ｉｂ）となる。また、第２カレントミラー回路６０により、各第４トランジスタ６０ｂに流れる電流Ｉｄは、Ｉｄ＝Ｉｃとなる。したがって、第２定電流Ｉ２は、Ｉｄ×第４トランジスタ６０ｂの個数（第２カレントミラー回路６０の個数）となる。本実施形態では、Ｉ２＝Ｉｄ×２となっている。
【００６６】
次に、電源装置に適用される、本実施形態の過電流保護回路３０の特徴部分の効果について説明する。
【００６７】
本実施形態では、第２定電流源５０を構成する電流経路６２に流れる電流Ｉｂが、実質的に、温度特性を有さない第４定電流Ｉ４から負の温度特性を有する第３定電流Ｉ３（＝Ｉａ）を差し引いたものとなる。このように、電流Ｉｂは、正の温度特性を有する。第２定電流源５０では、この正の温度特性を有する電流Ｉｂを用いて、第１接続点４０の電位Ｖｒｅｆの温度特性が、過電流検出抵抗３２の電圧検出端子の電位Ｖ１の温度特性と等しくなるような第２定電流Ｉ２を形成する。
【００６８】
また、負の温度特性を有する第３定電流Ｉ３を供給する第３定電流源５２は、正の温度特性を有する過電流検出抵抗３２と同じ半導体基板に形成されている。このため、過電流検出抵抗３２の温度と第３定電流源５２の温度は、互いにほぼ同じとなる。
【００６９】
したがって、過電流検出抵抗３２の電圧検出端子の電位Ｖ１と比較される第１接続点４０の電位Ｖｒｅｆを、電位Ｖ１同様、温度に応じて変化させ、過電流検出抵抗３２の温度特性の影響をキャンセルすることができる。
【００７０】
その際、第４トランジスタ６０ｂ、すなわち第２カレントミラー回路６０、の個数によって、第２定電流Ｉ２の正の温度特性（傾き）を所望の値とすることができる。
【００７１】
また、本実施形態では、第１カレントミラー回路６０を構成する第４トランジスタ６０ｂのエミッタに、第１トリム用抵抗６４がそれぞれ接続されている。これによれば、レーザートリムにより、第１トリム用抵抗６４の抵抗値を変化させることで、第１接続点４０の電位Ｖｒｅｆの温度特性を、過電流検出抵抗３２の電圧検出端子の電位Ｖ１の温度特性に合わせ込むことができる。すなわち、より精度良く、過電流検出抵抗３２の温度特性の影響をキャンセルすることができる。
【００７２】
また、本実施形態では、第１定電流源３６に対し、そのグランド側に第２トリム用抵抗３８が接続されている。これによれば、レーザートリムにより、第２トリム用抵抗３８の抵抗値を変化させることで、第１接続点４０の電位Ｖｒｅｆを、過電流検出抵抗３２の電圧検出端子の電位Ｖ１における過電流検出抵抗３２の製造ばらつき（製造に起因した抵抗値のばらつき）分、補正することができる。なお、製造ばらつきは、言うなれば傾きに対する切片（初期オフセット）である。
【００７３】
（変形例）
上記実施形態に加え、図示を省略するが、第１接続点４０とグランドとの間で、複数の第１定電流源３６が並列配置された構成としても良い。これによっても、第１定電流源３６の個数により、過電流検出抵抗３２の製造ばらつきを補正することができる。
【００７４】
図３に示すように、第３定電流源５２を構成する抵抗７４を、温度特性を有さない抵抗７４ａと、正の温度特性を有する抵抗７４ｂとが直列接続されてなる構成としても良い。なお、抵抗７４ａとしては、ＣｒＳｉやｐｏｌｙＳｉを用いて形成された抵抗、抵抗７４ｂとしては拡散抵抗を採用することができる。抵抗７４ａ，７４ｂの抵抗値をそれぞれＲ１，Ｒ２とすると、Ｉｅ＝Ｖｆ／（Ｒ１＋Ｒ２）となり、電流Ｉｅが有する負の温度特性（傾き）を、上記した温度特性を有さない抵抗７４（図３の抵抗７４ａに相当）のみの場合と、異なるものとすることができる。
【００７５】
上記実施形態では、スイッチング素子１２として、ｎチャネル型のＭＯＳを用いる例を示した。しかしながら、スイッチング素子１２は上記例に限定されるものではない。
【００７６】
例えば図４に示すように、スイッチング素子１２として、ｎｐｎ型のバイポーラトランジスタを採用しても良い。この場合、ベースがオペアンプ１６の出力端子と接続され、エミッタが出力端子１４側（グランド側）、コレクタが過電流検出抵抗３２側（電源側）となる。スイッチング素子１２を除く電源装置と、過電流保護回路３０との構成は、上記実施形態の構成（図１参照）と同じである。
【００７７】
また、図５に示すように、スイッチング素子１２として、ｐｎｐ型のバイポーラトランジスタを採用しても良い。この場合、上記実施形態とは、電源装置（ドライバ回路）の構成が一部異なる。具体的には、オペアンプ１６の出力端子に、ｎｐｎ型のバイポーラトランジスタ２４のベースが接続されており、このバイポーラトランジスタ２４のエミッタがグランド、コレクタがスイッチング素子１２のベースに接続されている。また、コンパレータ４２の出力端子に接続されたバイポーラトランジスタ４４のコレクタが、オペアンプ１６の出力端子とバイポーラトランジスタ２４のベースの接続点に接続されている。そして、スイッチング素子１２のコレクタが出力端子１４側（グランド側）、エミッタが過電流検出抵抗３２側（電源側）となる。
【００７８】
この構成では、電源がオンの状態で、非反転入力端子（＋）に入力される電位のほうが、反転入力端子（−）に入力される電位（抵抗２０，２２の中点電位）よりも高いと、バイポーラトランジスタ２４がオンとなり、ひいてはスイッチング素子１２がオン状態となる。一方、非反転入力端子（＋）に入力される電位のほうが、反転入力端子（−）に入力される電位よりも低くなると、バイポーラトランジスタ２４がオフ、ひいてはスイッチング素子１２がオフ状態となる。また、コンパレータ４２の出力がハイ信号となると、バイポーラトランジスタ４４がオン状態となり、これにより、バイポーラトランジスタ２４がオフ状態、ひいてはスイッチング素子１２がオフ状態となる。
【００７９】
また、図６に示すように、スイッチング素子１２として、ｐチャネル型のＭＯＳを採用しても良い。図６においては、スイッチング素子１２を除く電源装置と、過電流保護回路３０との構成は、図５と同じであり、ゲートにバイポーラトランジスタ２４のコレクタが接続される。この場合、スイッチング素子１２のドレインが出力端子１４側（グランド側）、ソースが過電流検出抵抗３２側（電源側）となる。
【００８０】
（第２実施形態）
本実施形態において、上記実施形態に示した過電流保護回路及び電源装置と共通する部分についての説明は割愛する。第１実施形態では、第１定電流源３６のグランド側に第２トリム用抵抗３８が接続され、この第２トリム用抵抗３８をレーザートリムすることで、過電流検出抵抗３２の製造ばらつき（初期オフセット）を補正できる例を示した。
【００８１】
これに対し、本実施形態では、図７に示すように、第１実施形態の構成に対し、Ａ／Ｄ変換器８０、８２、マイコン８４、及びメモリ８６をさらに有する。反面、第２トリム用抵抗３８とバイポーラトランジスタ４４をなくした構成となっている。
【００８２】
過電流検出抵抗３２の電圧検出端子（グランド側端子）の電位Ｖ１は、Ａ／Ｄ変換器８０を介してコンパレータ４２に入力される。一方、第１接続点４０の電位Ｖｒｅｆは、Ａ／Ｄ変換器８２を介してマイコン８４に入力され、入力されたデータは、マイコン８４にて、メモリ８６に記憶された、過電流検出抵抗３２の製造ばらつきを補正するデータにより電気トリムされる。そして、電気トリムされたデータがコンパレータ４４に入力され、電位Ｖ１に関するデータと比較されるようになっている。なお、メモリ８６が、特許請求の範囲に記載の記憶手段に相当し、マイコンが補正手段に相当する。
【００８３】
このように電気トリムすることによっても、過電流検出抵抗３２の製造ばらつきを補正することができる。
【００８４】
なお、本実施形態では、第２トリム用抵抗３８を有さない例を示したが、第２トリム用抵抗３８のレーザートリムと、マイコン８４及びメモリ８６による電気トリムを併用する構成としても良い。
【００８５】
さらには、第１実施形態に示した各種変形例についても、本実施形態に示す電気トリムを適用することができる。
【００８６】
（第３実施形態）
本実施形態において、上記実施形態に示した過電流保護回路及び電源装置と共通する部分についての説明は割愛する。上記各実施形態では、基準抵抗３４が、温度特性を有さない抵抗のみからなる例を示した。
【００８７】
これに対し、本実施形態では、図８に示すように、基準抵抗３４が、温度特性を有さない抵抗３４ａと、正の温度特性を有する抵抗３４ｂとを直列接続してなる構成となっている。なお、抵抗３４ａとしては、ＣｒＳｉやｐｏｌｙＳｉを用いて形成された抵抗、抵抗３４ｂとしては拡散抵抗を採用することができる。これによれば、基準抵抗３４に、正の温度特性を傾きが小さいながらも持たせることができるため、第２定電流源５０の構成を簡素化することもできる。
【００８８】
（第４実施形態）
本実施形態において、上記実施形態に示した過電流保護回路と共通する部分についての説明は割愛する。上記各実施形態では、負荷１０としてのマイコンに電力を供給する電源装置及び該電源装置に応じた過電流保護回路３０の例を示した。
【００８９】
これに対し、本実施形態では、負荷１０の駆動（負荷１０に流れる電流）を制御するローサイド型の負荷駆動装置及び該負荷駆動装置に応じた過電流保護回路３０となっている点を特徴とする。その一例を図９に示す。図９は、基本的に第１実施形態（図１参照）の構成を踏襲しており、図１に対して異なる部分を中心に説明する。
【００９０】
先ず、スイッチング素子１２を含む負荷駆動回路と、過電流保護回路３０のうち、コンパレータ４２及びバイポーラトランジスタ４４の部分について説明する。
【００９１】
図９に示すように、電源とグランドの間で、負荷１０（インダクタ）を電源側（高電位側）、スイッチング素子１２をグランド側（低電位側）として、負荷１０とスイッチング素子１２が直列接続される。
【００９２】
スイッチング素子１２としては、第１実施形態同様、ｎチャネル型のＭＯＳを採用している。スイッチング素子１２のソース（グランド側端子）に、過電流検出抵抗３２が接続されており、過電流検出抵抗３２の一方の端子はグランドに接続されている。そして、スイッチング素子１２のソースと過電流検出抵抗３２の接続点が、過電流検出抵抗３２の電圧検出端子となっている。この電圧検出端子の電位Ｖ１が、コンパレータ４２の非反転入力端子（＋）に入力され、第１接続点４０の電位Ｖｒｅｆが反転入力端子（−）に入力される。
【００９３】
コンパレータ４２の出力端子は、ｎｐｎ型のバイポーラトランジスタ４４のベースに接続されており、バイポーラトランジスタ４４のエミッタがグランド、コレクタがスイッチング素子１２のゲートに接続されている。また、コレクタとゲートとの接続点には、ドライバ回路２６が接続されている。
【００９４】
したがって、過電流検出抵抗３２に過電流が流れると、過電流が流れないときに較べて、電位Ｖ１が上昇し、Ｖ１＞Ｖｒｅｆとなって、コンパレータ４２からハイ信号が出力される。これにより、バイポーラトランジスタ４４がオン状態となり、スイッチング素子１２のゲートがグランド電位となって、スイッチング素子１２がオフ状態となる。これにより、負荷１０への電力（電流）の供給が遮断される。なお、過電流が流れない通常時は、Ｖ１＜Ｖｒｅｆとなって、コンパレータ４２からロー信号が出力される。これにより、バイポーラトランジスタ４４がオフ状態となり、スイッチング素子１２は、ドライバ回路２６からの駆動信号に基づいて、オン／オフが制御される。
【００９５】
次に、基準抵抗３４、第１定電流源３６、及び第２トリム用抵抗３８について説明する。
【００９６】
基準抵抗３４は、一端がグランドに接続されている。すなわち、基準抵抗３４のグランド側端子が、過電流検出抵抗３２のグランド側端子と同電位（グランド電位）となっている。
【００９７】
第１定電流源３６は、温度特性を有さない第６定電流Ｉ６を供給する第６定電流源３６ａを有する。また、第６定電流源３６ａに対し電源側に配置されて直列接続された第７トランジスタ３６ｂと、グランド側の端子が第１接続点４０に接続された第８トランジスタ３６ｃと、により構成された第４カレントミラー回路を有する。
【００９８】
第６定電流源３６ａの電源側端子と、第７トランジスタ３６ｂを構成するｐｎｐ型のバイポーラトランジスタのコレクタが接続されており、第７トランジスタ３６ｂのエミッタは電源に接続されている。また、第７トランジスタ３６ｂのベースは、第８トランジスタ３６ｃを構成するｐｎｐ型のバイポーラトランジスタのベースと接続されており、該ベースは、第７トランジスタ３６ｂのコレクタと接続されている。したがって、第８トランジスタ３６ｃに流れる電流、すなわち、第１定電流源３６から第１接続点４０に供給される第１定電流Ｉ１は、Ｉ１＝Ｉ６となる。
【００９９】
また、第８トランジスタ３６ｃのエミッタには、第４トリム用抵抗４６が接続されており、第４トリム用抵抗４６の電源側端子は、電源に接続されている。
【０１００】
このように、第１定電流源３６は、基準抵抗３４の電源側端子に接続されている。
【０１０１】
第２定電流源５０のうち、第３定電流源５２、第４定電流源５４、第１カレントミラー回路５６、第５定電流源５８、第３トランジスタ６０ａ、電流経路６２、ダイオード６２ａが形成された部分の構成は、第１実施形態と同じであるため、説明を割愛する。
【０１０２】
第３トランジスタ６０ａは、第４トランジスタ６０ｂとともに第２カレントミラー回路６０を構成している。本実施形態では、第４トランジスタ６０ｂのグランド側端子がグランドに接続され、電源側端子に第５トランジスタ６６ａが接続されている。この第５トランジスタ６６ａは、ｐｎｐ型のバイポーラトランジスタであり、そのコレクタが、第４トランジスタ６０ｂを構成するコレクタと接続され、エミッタが電源と接続されている。
【０１０３】
そして、この第５トランジスタ６６ａと、グランド側端子が第１接続点４０に接続され、互いに並列に配置された複数の第６トランジスタ６６ｂと、により複数の第３カレントミラー回路６６が構成されている。第６トランジスタ６６ｂも、ｐｎｐ型のバイポーラトランジスタであり、そのコレクタが第１接続点４０と接続され、エミッタに第３トリム用抵抗６８がそれぞれ接続されている。第３トリム用抵抗４６の電源側端子は、電源に接続されている。
【０１０４】
このように構成される第２定電流源５０において、電流Ｉｃは、第１実施形態同様、Ｉｃ＝（Ｉ５＋Ｉｂ）となる。電流Ｉｂは、第１実施形態で示したように、Ｉｂ＝（Ｉ４−Ｉａ）であり、正の温度特性を有する。また、第２カレントミラー回路６０を構成する第４トランジスタ６０ｂに流れる電流ＩｄはＩｄ＝Ｉｃとなる。
【０１０５】
第３カレントミラー回路６６を構成する第５トランジスタ６６ａは、上記したとおり、第４トランジスタ６０ｂに直列接続されており、この第５トランジスタ６６ａにも電流Ｉｄが流れる。したがって、第３カレントミラー回路６６を構成する各第６トランジスタ６６ｂに流れる電流Ｉｆは、Ｉｆ＝Ｉｄとなる。これにより、第２定電流源５０から第１接続点４０に供給される第２定電流Ｉ２は、Ｉ２＝Ｉｆ×第６トランジスタ６６ｂの個数（第３カレントミラー回路６６の個数）となる。本実施形態では、２つの第６トランジスタ６６ｂを有するため、Ｉ２＝２×Ｉｆとなる。
【０１０６】
このように、ローサイド型の負荷駆動装置に適用される、本実施形態の過電流保護回路３０についても、第１実施形態に示した過電流保護回路３０と同等の効果を奏することができる。
【０１０７】
具体的には、本実施形態においても、第２定電流源５０を構成する電流経路６２に流れる電流Ｉｂが、実質的に、温度特性を有さない第４定電流Ｉ４から負の温度特性を有する第３定電流Ｉ３（＝Ｉａ）を差し引いたものとなる。このように、電流Ｉｂは、正の温度特性を有する。第２定電流源５０では、この正の温度特性を有する電流Ｉｂを用いて、第１接続点４０の電位Ｖｒｅｆの温度特性が、過電流検出抵抗３２の電圧検出端子の電位Ｖ１の温度特性と等しくなるような第２定電流Ｉ２を形成する。
【０１０８】
また、負の温度特性を有する第３定電流Ｉ３を供給する第３定電流源５２は、正の温度特性を有する過電流検出抵抗３２と同じ半導体基板に形成されている。このため、過電流検出抵抗３２の温度と第３定電流源５２の温度は、互いにほぼ同じとなる。
【０１０９】
したがって、過電流検出抵抗３２の電圧検出端子の電位Ｖ１と比較される第１接続点４０の電位Ｖｒｅｆを、電位Ｖ１同様、温度に応じて変化させ、過電流検出抵抗３２の温度特性の影響をキャンセルすることができる。
【０１１０】
その際、第６トランジスタ６６ｂ、すなわち第３カレントミラー回路６６、の個数によって、第２定電流Ｉ２の正の温度特性（傾き）を所望の値とすることができる。
【０１１１】
また、本実施形態では、第３カレントミラー回路６６を構成する第６トランジスタ６６ｂのエミッタに、第３トリム用抵抗６８がそれぞれ接続されている。これによれば、レーザートリムにより、第３トリム用抵抗６８の抵抗値を変化させることで、第１接続点４０の電位Ｖｒｅｆの温度特性を、過電流検出抵抗３２の電圧検出端子の電位Ｖ１の温度特性に合わせ込むことができる。すなわち、より精度良く、過電流検出抵抗３２の温度特性の影響をキャンセルすることができる。
【０１１２】
また、本実施形態では、第１定電流源３６を構成する第８トランジスタ３６ｃの電源側に第４トリム用抵抗４６が接続されている。これによれば、レーザートリムにより、第４トリム用抵抗４６の抵抗値を変化させることで、第１接続点４０の電位Ｖｒｅｆを、過電流検出抵抗３２の電圧検出端子の電位Ｖ１における過電流検出抵抗３２の製造ばらつき（製造に起因した抵抗値のばらつき）分、補正することができる。なお、製造ばらつきは、言うなれば傾きに対する切片（初期オフセット）である。
【０１１３】
（変形例）
上記実施形態に加え、図示を省略するが、電源と第１接続点４０との間で、複数の第８トランジスタ３６ｃが並列配置され、第４カレントミラー回路が複数構成されても良い。これによっても、第８トランジスタ３６ｃの個数により、過電流検出抵抗の製造ばらつきを補正することができる。
【０１１４】
上記実施形態では、第４トリム用抵抗４６を、第８トランジスタ３６ｃに直列に設ける例を示した。しかしながら、カレントミラー回路を構成する第７トランジスタ３６ｃのエミッタ及び第８トランジスタ３６ｃのエミッタの少なくとも一方に、第４トリム用抵抗４６が接続される構成とすれば良い。
【０１１５】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【０１１６】
本実施形態では、スイッチング素子１２、スイッチング素子１２のドライバ回路、及び過電流保護回路３０が、同一の半導体基板（１チップ）に形成される例を示した。しかしながら、正の温度特性を有する過電流検出抵抗３２と、負の温度特性を有する第３定電流Ｉ３を供給する第３定電流源５２とが、少なくとも同一の基板に形成されれば良い。
【符号の説明】
【０１１７】
１０・・・負荷
１２・・・スイッチング素子
３０・・・過電流保護回路
３２・・・過電流検出抵抗
３４・・・基準抵抗
３６・・・第１定電流源
４０・・・第１接続点
４２・・・コンパレータ
５０・・・第２定電流源
５２・・・第３定電流源
５４・・・第４定電流源
５６・・・第１カレントミラー回路
５８・・・第５定電流源
６０・・・第２カレントミラー回路
６２・・・電流経路
Ｉ１・・・第１定電流
Ｉ２・・・第２定電流
Ｉ３・・・第３定電流
Ｉ４・・・第４定電流
【図１】
0005637105.tif 000002
【図２】
0005637105.tif 000003
【図３】
0005637105.tif 000004
【図４】
0005637105.tif 000005
【図５】
0005637105.tif 000006
【図６】
0005637105.tif 000007
【図７】
0005637105.tif 000008
【図８】
0005637105.tif 000009
【図９】
0005637105.tif 000010