(57)【特許請求の範囲】
【請求項１】
定電圧を供給する電源と、
前記電源が投入された後に動作し、デューティ比が時間とともに増加するパルス信号を生成する発振手段と、
第１のコンデンサ及び第１の抵抗を備え、前記発振手段と電気的に接続され、前記発振手段により生成された前記パルス信号の電圧を積分することにより、直流電圧信号を生成する積分回路と、
前記第１のコンデンサ及び前記第１の抵抗と電気的に接続され、前記積分回路により生成された前記直流電圧信号の電圧値に基づいて、前記電源からの電圧を主回路に印加するスイッチング素子と、
前記電源が遮断されたとき、前記第１のコンデンサ及び前記第１の抵抗に基づく時定数より短い時定数で該第１のコンデンサを放電する放電手段と、
を有する電気回路。
【請求項２】
前記発振手段は、パルス信号のデューティ比を可変できる発振器を有する、請求項１に記載の電気回路。
【請求項３】
前記発振手段は、デューティ比が時間とともに増加する一定周期のパルス信号を生成するマイクロコンピュータを有する、請求項１に記載の電気回路。
【請求項４】
前記スイッチング素子は、ゲート電極が前記積分回路に接続され、ドレイン電極が前記主回路に接続された電界効果トランジスタである、請求項１乃至３のいずれか１項に記載の電気回路。
【請求項５】
前記放電手段は、前記第１のコンデンサに並列に接続され、抵抗値が前記第１の抵抗の抵抗値より小さい第２の抵抗を有する、請求項１乃至４のいずれか１項に記載の電気回路。
【請求項６】
前記主回路に並列に接続された第２のコンデンサを更に有する、請求項１乃至５のいずれか１項に記載の電気回路。
【請求項７】
電源が投入された後に発振手段が動作し、デューティ比が時間とともに増加するパルス信号を生成し、
第１のコンデンサ及び第１の抵抗を備え、前記発振手段と電気的に接続された積分回路が、前記発振手段により生成された前記パルス信号の電圧を積分することにより、直流電圧信号を生成し、
前記第１のコンデンサ及び前記第１の抵抗と電気的に接続されたスイッチング素子が、前記積分回路により生成された前記直流電圧信号の電圧値に基づいて、前記電源からの電圧を主回路に印加し、
放電手段が、前記電源が遮断されたとき、前記第１のコンデンサ及び前記第１の抵抗に基づく時定数より短い時定数で前記第１のコンデンサを放電する
電気回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路において、電源を投入するときに生じる主回路への突入電流の影響を抑制する技術に関する。
【背景技術】
【０００２】
機器に電源を投入するとき、定常状態よりも遥かに大きな電流（突入電流）が機器に流れることがある。この突入電流は、機器内のスイッチ接点を溶着させたり、ヒューズを溶断させたり、ブレーカを切断したり等、機器に悪影響を及ぼすことがある。
【０００３】
突入電流の影響を軽減するための回路としては、特許文献１に開示されている電源回路がある。この電源回路の回路図を図４に示す。図４に記載された電源回路は、駆動パルスを発生させる駆動パルス発生手段と、トランジスタを備えたプッシュプル構成のスイッチング手段と、コンデンサ９２、９４、１０４、１０６、およびダイオードを備えた充放電手段と、を有する。また、この電源回路には、電源Ｅと、充放電手段を昇圧させるコンデンサ５８とが設けられる。
【０００４】
この電源回路において、電源ＥがＯＮした瞬間には、コンデンサ５８を急速に充電する突入電流が流れる。動作開始後は、駆動パルス発生手段の出力が反転するたびに、特許文献１に示すように、コンデンサ９２、９４、１０２、１０６が段階的に充電される。
【０００５】
この構成において、コンデンサ５８の静電容量と比較してコンデンサ９２、９４の静電容量を小さくすれば、動作開始後に、駆動パルス発生手段が反転するたびにコンデンサ９２、９４、５８を充放電するエネルギーを小さくすることができる。コンデンサ１０２、１０６、およびそれに付帯するダイオードにより構成される回路についても同様である。
【０００６】
ところが、この電源回路においては、突入電流のピーク値は、線路にあるトランジスタのオン抵抗と、線路にあるダイオードの抵抗との和のみで制限される。このため、コンデンサの容量が大きいと、突入電流のピーク値が大きな値となりうる。この場合、電源回路は、その突入電流による影響を防ぐことができない場合があった。
【０００７】
ピーク値の高い突入電流の発生による影響を抑制する回路として、特許文献２に記載の電源回路がある。この電源回路の回路図を図５に示す。図５に示すように、電源回路は、電源投入用のスイッチ、バイパスコンデンサＣ1、主回路、ＦＥＴに加え、抵抗Ｒ1、Ｒ2、およびコンデンサＣ２を有する。抵抗Ｒ1の一端は、電源投入用のスイッチに接続され、他端はＦＥＴ（Field Effect Transistor）のゲート端子とコンデンサＣ２とに接続される。バイパスコンデンサＣ1は、主回路に並列に挿入され、その一端は、ＦＥＴのドレイン端子に接続される。抵抗Ｒ２は、コンデンサＣ２に並列に接続される。
【０００８】
このような構成において、スイッチをオンすると、ＦＥＴのゲート電圧が、時間とともに徐々に増加し、ゲート電圧の上昇に応じて、ＦＥＴが、遮断状態（オフ状態）から導通状態（オン状態）に徐々に移行していく。このため、電源回路は、電源投入直後は、ＦＥＴは遮断状態であり、徐々に導通状態に移行するため、その過程においてＦＥＴのドレイン・ソース間抵抗で制限された電流によりバイパスコンデンサＣ１が充電される。従って、回路は、ピーク値の高い突入電流が主回路に流れ込むことを防止できる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１−２４３８４７号公報
【特許文献２】実開平５−７１９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献２に記載された回路では、突入電流による影響を防ぐことができない場合があった。
【００１１】
この回路では、ＦＥＴのゲート電圧を徐々に増加させるために、抵抗Ｒ１と、コンデンサＣ2とからなるＲＣ回路における時定数を大きくとらなければならない。具体的には、少なくとも数１００ｍＳ、できれば数秒という大きな時定数が必要となり、抵抗Ｒ１の値として例えば、数百ＫΩ、コンデンサＣ２の値として数μＦ〜数１０μＦの値が必要となる。
【００１２】
一方、スイッチがオフとなったときには、次に電源が投入されるときに備えてコンデンサＣ２を速やかに放電する必要がある。このため、コンデンサＣ２と、Ｃ２に並列に接続したＲ２とからなるＲＣ回路における時定数は小さくすることが望ましい。
【００１３】
ところが、電源投入時の定常状態のゲート電圧の高さは、抵抗Ｒ１、Ｒ２の比率に依存する。このため、オン電圧以上のゲート電圧を得るために、抵抗Ｒ2の値を一定値以上にしなければならない。
【００１４】
また、放電によりＦＥＴをオンできるように、コンデンサＣ2は、十分に高い容量でなければならない。
【００１５】
抵抗Ｒ2の値を小さくできず、且つ、コンデンサＣ2が大容量でなければならないため、抵抗Ｒ２と、コンデンサＣ2とに基づく時定数を小さくすることが困難である。
【００１６】
従って、コンデンサＣ２が十分に放電されるまで時間がかかる。そうすると、スイッチが短時間に、オン、オフ、オンとなったときに、コンデンサＣ２の放電が間に合わず、再電源投入時に、ＦＥＴが既にオンになっている状態が生じうる。これでは、突入電流が主回路へ流れ込むことを防ぐことができない。
【００１７】
本発明は、電源の投入、遮断が短時間に繰り返された場合であっても、突入電流の影響を確実に抑制することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明の電気回路は、定電圧を供給する電源と、前記電源が投入された後に動作し、デューティ比が時間とともに増加するパルス信号を生成する発振手段と、第１のコンデンサ及び第１の抵抗を備え、前記発振手段と電気的に接続され、前記発振手段により生成された前記パルス信号の電圧を積分することにより、直流電圧信号を生成する積分回路と、前記第１のコンデンサ及び前記第１の抵抗と電気的に接続され、前記積分回路により生成された前記直流電圧信号の電圧値に基づいて、前記電源からの電圧を主回路に印加するスイッチング素子と、前記電源が遮断されたとき、前記第１のコンデンサ及び前記第１の抵抗に基づく時定数より短い時定数で該第１のコンデンサを放電する放電手段と、を有する。
【００１９】
本発明の電気回路の制御方法は、電源が投入された後に発振手段が動作し、デューティ比が時間とともに増加するパルス信号を生成し、第１のコンデンサ及び第１の抵抗を備え、前記発振手段と電気的に接続された積分回路が、前記発振手段により生成された前記パルス信号の電圧を積分することにより、直流電圧信号を生成し、前記第１のコンデンサ及び前記第１の抵抗と電気的に接続されたスイッチング素子が、前記積分回路により生成された前記直流電圧信号の電圧値に基づいて、前記電源からの電圧を主回路に印加し、放電手段が、前記電源が遮断されたとき、前記第１のコンデンサ及び前記第１の抵抗に基づく時定数より短い時定数で前記第１のコンデンサを放電する、電気回路の制御方法である。
【発明の効果】
【００２０】
本発明によれば、デューティ比が時間とともに増加するパルス信号の電圧を積分回路が積分して直流電圧信号を生成し、スイッチング素子が、直流電圧信号の電圧値の上昇に応じて、遮断状態から徐々に導通状態に移行して電圧を主回路に印加し、積分回路のコンデンサ及び抵抗に基づく時定数より短い時定数でコンデンサを放電するので、電気回路は、コンデンサを速やかに放電でき、短時間に電源投入、遮断が繰り返された場合であっても、突入電流が主回路へ流れることを確実に防止できる。
【図面の簡単な説明】
【００２１】
【図１】本実施形態の電源回路の一構成例を示す回路図である。
【図２】本実施形態のゲート電圧、ドレイン電流の時間的変化の一例を示すグラフである。
【図３】本発明の変形例の電源回路の一構成例を示す回路図である。
【図４】一般的な電源回路の回路図である。
【図５】一般的な充電回路の回路図である。
【発明を実施するための形態】
【００２２】
本発明を実施するための形態について図面を参照して詳細に説明する。
【００２３】
図１は、本実施形態の電源回路１０の一構成例を示す回路図である。同図を参照すると、電源回路１０は、主回路２０に接続されている。そして、電源回路１０は、電源Ｖ１と、スイッチＳ１と、オシレータＯＳＣと、抵抗Ｒ１、Ｒ２とコンデンサＣ２と、トランジスタＱ１と、バイパスコンデンサＣ１とを有する。
【００２４】
主回路２０は、スイッチング電源、蛍光灯転送回路、モーター駆動回路などの回路である。主回路２０には、バイパスコンデンサＣ１が並列に接続されている。バイパスコンデンサＣ１は、主回路２０へ供給される信号から、不要なノイズや信号をバイパスして除去する。
【００２５】
電源Ｖ１は、主回路２０に電源を供給する。スイッチＳ１の一端は、主回路２０に、他端は、主回路２０に接続されている。スイッチＳ１は、ユーザの操作などに応じて線路を開閉することにより、主回路２０へ電源を投入し、または電源を遮断する。
【００２６】
オシレータＯＳＣは、パルスのデューティ比を可変できる発振回路である。オシレータＯＳＣは、スイッチＳ１と信号線（不図示）で接続され、スイッチＳ１の開閉状態に対応して動作する。オシレータＯＳＣは、スイッチＳ１が閉状態となった直後、または閉状態となってから所定時間経過後に、所定の周波数で発振動作を開始し、パルス信号を生成する。例えば、オシレータＯＳＣの発振開始時におけるパルス信号のデューティ比は、その時点でトランジスタＱ１がオンしないように、十分に小さな値とする。そして、オシレータＯＳＣは、時間とともにパルス信号のデューティ比を、所定の最大値となるまで増加させる。
【００２７】
そして、スイッチＳ１が開状態となったとき、オシレータＯＳＣは、直ちに発振動作を停止する。
【００２８】
抵抗Ｒ１の一端は、オシレータＯＳＣに接続され、他端は、コンデンサＣ２、およびトランジスタＱ１に接続される。コンデンサＣ２は、抵抗Ｒ１、およびトランジスタＱ１に接続される。
【００２９】
抵抗Ｒ１、およびコンデンサＣ２からなるＲＣ積分回路は、オシレータＯＳＣから出力されたパルス信号の電圧を時間積分して直流電圧に変換し、その直流電圧をトランジスタＱ１に印加する。
【００３０】
抵抗Ｒ２は、コンデンサＣ２に並列に接続される。ここで、抵抗Ｒ２の抵抗値は、抵抗Ｒ１に比べ、十分に小さな値とする。抵抗Ｒ２の抵抗値を小さくすることにより、コンデンサＣ２は、電源遮断時に、Ｒ２、Ｃ２を乗算して得られる小さな時定数で、速やかに放電される。
【００３１】
トランジスタＱ１は、ＦＥＴである。トランジスタＱ１のゲート端子は、抵抗Ｒ１、およびコンデンサＣ２に接続され、ソース端子は接地され、ドレイン端子は、主回路２０およびバイパスコンデンサＣ1に接続されている。
【００３２】
電源回路１０の動作について説明する。スイッチＳ１が閉状態になった後、オシレータＯＳＣは発振動作を開始する。抵抗Ｒ１、およびコンデンサＣ２は、パルス電圧を積分して直流電圧に変換し、トランジスタＱ１のゲート端子に印加する。
【００３３】
前述したように、オシレータＯＳＣの発振開始の時点において、パルスのデューティ比は、積分後の直流電圧が、トランジスタＱ１のオン電圧より小さな値となるように、設定されている。このため、スイッチＳ１が閉状態になった直後は、トランジスタＱ１はオフ状態である。オフ状態においては、オン状態のときと比較して、トランジスタＱ１のドレイン・ソース間の抵抗が非常に高いので、主回路２０へのドレイン電流は制限される。
【００３４】
オシレータＯＳＣは、時間の経過に伴い、パルスのデューティ比を増加する。デューティ比の増加に伴い、トランジスタＱ１のゲート電圧も徐々に増加する。ゲート電圧が上昇するに伴い、トランジスタＱ１は、オフ状態からオン状態へ徐々に移行する。
【００３５】
このように、スイッチＳ１が閉状態になった直後から一定期間までの間は、トランジスタＱ１がオフ状態であり、主回路２０へ流れ込む電流が制限される。このため、電源投入時に、ピーク値の高い突入電流が主回路２０へ流れ込むことが防止される。
【００３６】
次に、スイッチＳ１が開状態となったとき、主回路２０への電源が遮断されると共にオシレータＯＳＣが発振を停止するため、コンデンサＣ２に蓄積された電荷は、抵抗Ｒ２を介して放電される。
【００３７】
抵抗Ｒ２の抵抗値は、図５で説明した、一般的な回路のように、一定値以上となるように制約されないので、十分に小さな値とすることができる。具体的にはオシレータＯＳＣで発生するパルス信号を積分して直流に変換するだけの時定数を持てばよく、従ってその時定数はパルス信号の発振周波数が大きいほど小さくすることができる。このため、オシレータＯＳＣで発生するパルス信号の発振周波数を適切に選ぶことにより抵抗Ｒ２、およびコンデンサＣ２に基づく時定数を小さな値とすることができ、電源回路１０は、コンデンサＣ２を急速に放電することができる。
【００３８】
従って、短時間に、電源投入、遮断が繰り返された場合であっても、電源回路１０は、再電源投入時に突入電流が主回路２０に流れ込むことを抑制できる。
【００３９】
図２は、電源回路１０における、電流Ｉ１、ゲート電圧ＶＧの時間的変化の一例を示すグラフである。電流Ｉ１は、電源Ｖ１から供給される電流である。ゲート電圧ＶＧは、トランジスタＱ１のゲート電圧である。
【００４０】
図２の縦軸は、トランジスタＱ１のドレイン電流Ｉ１、またはゲート電圧ＶＧであり、横軸は時間である。時刻「ｔ０」において、スイッチＳ１が閉状態になったとき、オシレータＯＳＣは発振動作を開始する。パルス信号のデューティ比は、初期値（例えば、０％）から最大値となるまで増加する。発振開始時において、パルス信号のデューティ比は小さいので、ゲート電圧ＶＧの初期値は、オン電圧「Ｖon」より小さい。ＶＧが初期値からＶonになるまでの間は、トランジスタＱ１のドレイン・ソース間の抵抗値が、オン状態の場合と比較して非常に大きいので、ピーク値の高い突入電流が主回路２０に流れ込むことが抑制される。
【００４１】
時間の経過とともに、パルスのデューティ比は増加し、ゲート電圧ＶＧも増加する。時刻「ｔ１」となったときに、ゲート電圧ＶＧはオン電圧「Ｖon」に達する。時刻「ｔ０」から時刻「ｔ１」までの期間は、トランジスタＱ１がオフ状態であるから、バイパスコンデンサＣ１は、オフ状態における高い抵抗で制限されたドレイン電流により、ゆっくりと充電される。
【００４２】
そして、時刻「ｔ１」でトランジスタＱ１がオン状態となってから、時刻「ｔ２」において、ドレイン電流（充電電流）にピークが生じている。しかし、それまでの間に、ある程度バイパスコンデンサＣ１が充電されているため、電源投入の直後にトランジスタＱ１をオンにする場合と比較して、充電電流のピーク値は小さい。
【００４３】
なお、本実施形態では、オシレータＯＳＣでパルスを生成する構成としているが、他の方法でパルスを生成してもよい、例えば、図３に示すように、電源回路１０において、オシレータＯＳＣの代わりに、マイクロコンピュータ１１を設ける。マイクロコンピュータ１１は、プログラムに従って、デューティ比が徐々に増加するパルスを生成する。
【００４４】
電源回路１０を備える装置が、もともとマイクロコンピュータ１１を内蔵しているのであれば、そのマイクロコンピュータを電源回路１０に流用でき、発振回路を設けなくても済む。このため、コストの上昇を最小限に抑えることができる。更にプログラムの変更により、デューティ比の可変速度を任意に変更することができる。
【００４５】
また、本実施形態では、コンデンサＣ２を速やかに放電するため、抵抗Ｒ２を設ける構成としているが、オシレータＯＳＣと抵抗Ｒ１を通じて、コンデンサＣ２を放電できるのであれば、抵抗Ｒ２は接続しない構成とすることもできる。
【００４６】
本実施形態では、トランジスタＱ１としてＦＥＴを使用しているが、パルス信号の電圧を積分した電圧が、閾値以上となったときにオンするスイッチング素子であればよく、ＦＥＴに限定されない。例えば、トランジスタＱ１としてバイポーラトランジスタを使用することもできる。
【００４７】
本実施形態の電源回路１０が本発明の電気回路に相当する。本実施形態のスイッチＳ１は、本発明の投入手段の一例であり、本実施形態のオシレータＯＳＣは、本発明の発振手段の一例である。本実施形態の抵抗Ｒ１（第１の抵抗）、およびコンデンサＣ２（第１のコンデンサ）からなる回路は、本発明の積分回路に該当する。本実施形態のトランジスタＱ１は、本発明のスイッチング素子の一例である。本実施形態の抵抗Ｒ２（第２の抵抗）は、本発明の放電手段の一例である。
【００４８】
以上説明したように、本実施形態によれば、デューティ比が時間とともに増加するパルス信号の電圧を積分回路が積分して直流電圧信号を生成し、スイッチング素子が、直流電圧信号の電圧値の上昇に応じて、遮断状態から徐々に導通状態に移行して電圧を主回路に印加し、積分回路のコンデンサ及び抵抗に基づく時定数より短い時定数でコンデンサを放電するので、電気回路は、コンデンサを速やかに放電でき、短時間に電源投入、遮断が繰り返された場合であっても、突入電流が主回路へ流れることを確実に防止できる。
【００４９】
また、オシレータＯＳＣがデューティ比を時間とともに徐々に増大させることにより、トランジスタを徐々にオフ状態からオン状態へ移行させるので、その過程においてＦＥＴのドレイン・ソース間抵抗で制限された電流によりバイパスコンデンサＣ１が充電される。従って、電気回路は、電源投投入時にピーク値の高い突入電流が主回路に流れ込むことを防止できる。
【符号の説明】
【００５０】
１０    電源回路
１１    マイクロコンピュータ
２０    主回路
Ｖ１    電源
Ｓ１    スイッチ
ＯＳＣ    オシレータ
Ｒ１、Ｒ２    抵抗
Ｃ１    バイパスコンデンサ
Ｃ２    コンデンサ
Ｑ１    トランジスタ
【図１】
0005489205.tif 000002
【図２】
0005489205.tif 000003
【図３】
0005489205.tif 000004
【図４】
0005489205.tif 000005
【図５】
0005489205.tif 000006