(57)【特許請求の範囲】
【請求項１】
光が照射されることによりデータの記憶状態が変化する半導体記憶素子を有する半導体集積回路装置の製造方法であって、
基板上に前記半導体記憶素子を形成する素子形成工程と、
前記基板の前記半導体記憶素子が形成された面側に多層配線構造を形成する配線構造形成工程と、
を備え、
前記配線構造形成工程は、
前記半導体記憶素子が形成された素子領域に対向する位置に透光性材料により形成され、前記多層配線構造の外側から前記半導体記憶素子への光導入路とされる透光領域を形成する工程と、
前記透光領域の周囲に、前記基板の上方に向かって直上に積層される、複数層の遮光性の配線、前記複数層の配線間を接続する遮光性のビアプラグ、及び前記複数層の配線と前記基板の間を接続する遮光性のコンタクトプラグにより連続的に遮光領域を形成する工程と、
前記透光領域からみて前記遮光領域を介して外側に、前記半導体記憶素子の記憶状態を操作するための電極を形成する工程と、
を有し、
前記配線構造形成工程後に、前記電極により前記半導体記憶素子に書込み処理を行って、次いで、前記半導体記憶素子に紫外線を照射して消去処理を行う試験工程と、
前記試験工程の後に、前記透光領域と対向する位置に配置され、前記多層配線構造の外側から前記透光領域への光入射を遮る遮光部材を前記遮光領域と連続的に形成する遮光形成工程と、
を備える半導体集積回路装置の製造方法。
【請求項２】
光が照射されることによりデータの記憶状態が変化する半導体記憶素子を有する半導体集積回路装置の製造方法であって、
基板上に前記半導体記憶素子を形成する素子形成工程と、
前記基板の前記半導体記憶素子が形成された面側に多層配線構造を形成する配線構造形成工程と、
を備え、
前記配線構造形成工程は、
前記半導体記憶素子が形成された素子領域に対向する位置に透光性材料により形成され、前記多層配線構造の外側から前記半導体記憶素子への光導入路とされる透光領域を形成する工程と、
前記透光領域の周囲に、複数層の遮光性の配線、前記複数層の配線間を接続する遮光性のビアプラグ、及び前記複数層の配線と前記基板の間を接続する遮光性のコンタクトプラグにより連続的に遮光領域を形成する工程と、
前記透光領域からみて前記遮光領域を介して外側に、前記半導体記憶素子の記憶状態を操作するための電極を形成する工程と、
を有し、
前記配線構造形成工程後に、前記電極により前記半導体記憶素子に書込み処理を行って、次いで、前記半導体記憶素子に紫外線を照射して消去処理を行う試験工程と、
前記試験工程の後に、前記透光領域と対向する位置に配置され、前記多層配線構造の外側から前記透光領域への光入射を遮る遮光部材を前記遮光領域と連続的に形成する遮光形成工程と、
を備える半導体集積回路装置の製造方法。
【請求項３】
前記遮光形成工程にて、前記遮光部材は前記電極の層よりも上位層に形成される請求項１又は２に記載の半導体集積回路装置の製造方法。
【請求項４】
前記遮光部材は、ポリイミドにより形成される請求項１乃至３の何れか一項に記載の半導体集積回路装置の製造方法。
【請求項５】
前記遮光部材は、金属により形成される請求項１乃至３の何れか一項に記載の半導体集積回路装置の製造方法。
【請求項６】
前記遮光形成工程は、前記電極上にバンプ端子として機能する遮光部材を形成する請求項２に記載の半導体集積回路装置の製造方法。
【請求項７】
前記遮光部材上に上層配線層を形成する工程をさらに有する請求項１又は２に記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の製造方法に関する。
【背景技術】
【０００２】
従来、ＬＣＤ（Liquid  Crystal  Display）ドライバ用半導体集積回路装置では、ＬＣＤが搭載されるガラス基板（以下、ＬＣＤ基板と称する。）上に、金属バンプを介して半導体チップが直接接続されている。図８に、ＬＣＤパネル１００１とＬＣＤドライバ用半導体集積回路装置１００２が実装されたＬＣＤ基板１０００の平面図を示す。図８に示すように、通常、ＬＣＤドライバ用半導体集積回路装置１００２は、外光に曝されるＬＣＤパネル１００１の近傍に配置される。そのため、ＬＣＤドライバ用半導体集積回路装置１００２に外光が直接或いは間接的に照射することがある。
【０００３】
一方、ＬＣＤドライバ用半導体集積回路装置１００２には、図８に示すように、ＰＲＯＭ（Programmable  Read  Only  Memory）を有するプログラム回路（以下、ＰＲＯＭ領域と称する。）１００３が搭載されることがある。このＰＲＯＭ領域１００３は、顧客であるセットメーカが任意のＩＤ等のセットメーカデータ（顧客データ）を書き込むことに使用することができる。
ここで、ＰＲＯＭは、一旦書き込まれた顧客データを保持する必要があるが、ＬＣＤドライバ用半導体集積回路装置１００２が外光に曝された場合、ＰＲＯＭ領域１００３にも外光が照射し、ＰＲＯＭに記憶された顧客データが消去されてしまう可能性がある。そのため、ＰＲＯＭ領域１００３を遮光する必要がある。
【０００４】
そこで、ＬＣＤ基板上に搭載されたＥＰＲＯＭ（Erasable  Programmable  Read  Only  Memory）の上に遮光部材を設ける表示装置が知られている（例えば、特許文献１）。
また、半導体集積回路上のＥＰＲＯＭのメモリセル上に当該ＥＰＲＯＭを覆うように遮光膜を設けるものも知られている（例えば、特許文献２）。
また、ＥＰＲＯＭの上に照射窓を有する遮光膜を設け、照射窓から紫外線を照射することにより、遮光膜を配設中に低下したＥＰＲＯＭのトランジスタの動作閾値を回復するものも知られている（例えば、特許文献３）。なお、当該照射窓は、ＥＰＲＯＭのトランジスタの動作閾値を回復後、遮光性の絶縁膜により塞がれる。
また、ＥＥＰＲＯＭ（Electronically  Erasable  and  Programmable  Read  Only  Memory）上に遮光膜を設け、ＥＥＰＲＯＭ領域を囲うようにコンタクトプラグとビアプラグを設けて側面の遮光も行っているものも知られている（例えば、特許文献４）。
【０００５】
上述の従来技術を組み合わせてＰＲＯＭの遮光を行う半導体集積回路装置の側面断面図を図９に示し、紫外線照射側から見た平面図を図１０に示す。
図９に示すように、基板１００５上には、ＰＲＯＭ領域１００４に対向する位置に透光性材料により形成された透光領域１０１５と、透光領域１０１５の周囲に、コンタクトプラグ１００６が形成されている。また、コンタクトプラグ１００６の上に第１配線層１００７が積層されている。さらに、第１配線層１００７の上にビアプラグ１００８が積層されている。また、ビアプラグ１００８の上に、透光領域１０１５と対向する位置に、ＰＲＯＭ領域１００４の紫外線が照射される側を覆うようにして第２配線層１００９が積層されている。そして、コンタクトプラグ１００６、第１配線層１００７、ビアプラグ１００８、第２配線層１００９は、ＰＲＯＭ領域１００４の紫外線が照射される側及び側面を隙間なく覆う構造を形成し、ＰＲＯＭ領域１００４の遮光を行っている。以下、コンタクトプラグ１００６、第１配線層１００７、ビアプラグ１００８、第２配線層１００９により形成される構造を遮光構造１０１０と称する。
また、第２の配線層と同じ層に、ＰＡＤ部１０１３が形成されている。また、遮光構造１０１０の上方には、カバー１０１１が設けられる。また、カバー１０１１には、ＰＡＤ部１０１３に相当する部分に開口部１０１２が備えられている。ＰＡＤ部１０１３は、当該半導体集積回路装置と外部装置とのインターフェイス部である。そして、このＰＡＤ部１０１３を介してＰＲＯＭの書き込み制御を行うことが可能である。なお、カバー１０１１は紫外線を透過する。
【０００６】
また、図１０に示すように、遮光構造１０１０において、ＰＲＯＭ領域１００４の入出力配線１０１４に相当する部分は、入出力配線１０１４に沿って所定距離分延出して設けられている。また、遮光構造１０１０は、入出力配線１０１４を外部に配線するための配線開口部１０１０Ａを有している。また、遮光構造１０１０の入出力配線１０１４を覆う部分は、入出力配線１０１４が１箇所以上曲がって配設されるように、１箇所以上の角部１０１０Ｂを有している。そして、配線開口部１０１０Ａから入射する外光は角部１０１０Ｂによって遮られるため、外光がＰＲＯＭ領域１００４に直接入射しないようになっている。この構造は、特許文献４に記載されている。
以上、説明したように、上述の従来技術を組み合わせることにより、ＰＲＯＭをほぼ完全に遮光することが可能となる。
【０００７】
しかし、上述した従来技術の半導体集積回路装置では、ＰＡＤ部１０１３を形成する際には、遮光構造１０１０によりＰＲＯＭが遮光された状態となっている。そのため、ＰＲＯＭにＰＡＤ部１０１３により書き込みテストを行うと、後でＰＲＯＭに紫外線を照射して書き込みテストデータを消去することができない。従って、従来技術の半導体集積回路では、製造時にＰＲＯＭの書き込みテストを行うことができない。
【０００８】
そこで、従来技術の半導体集積回路装置に搭載されたＰＲＯＭは、一度書き込みの素子（One  Time  Program素子；以下、ＯＴＰ素子と称する。）として利用される。上述のように、従来技術の半導体集積回路装置に搭載されたＰＲＯＭは、書き込みテストが行われないため、半導体集積回路装置に当該ＰＲＯＭ（ＯＴＰ素子）を必要数以上形成する必要がある。ＰＲＯＭ（ＯＴＰ素子）を必要数以上形成することにより、一のＰＲＯＭ（ＯＴＰ素子）に不良があっても、別のＰＲＯＭ（ＯＴＰ素子）を利用することができる。
【特許文献１】特開２００６−１５４３１７号公報
【特許文献２】実開平０５−０３８９１５号公報
【特許文献３】特開平０７−０６６３７８号公報
【特許文献４】特開２００３−１２４３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、顧客が必要とするＩＤの総数は増加する傾向にあり、数百〜数千ビットに及ぶこともある。ＰＲＯＭ（ＯＴＰ素子）の不良頻度次第によっては、半導体集積回路装置にＰＲＯＭ（ＯＴＰ素子）を数十〜数百ビット設けることが必要となり、半導体集積回路の小面積設計の阻害要因となっている。
【課題を解決するための手段】
【００１０】
本発明の第１の態様にかかる半導体集積回路は、光が照射されることによりデータの記憶状態が変化する半導体記憶素子が形成された基板と、前記基板の前記半導体記憶素子が形成された面側に形成された多層配線構造と、を備え、前記多層配線構造は、前記半導体記憶素子が形成された素子領域に対向する位置に透光性材料により形成され、前記多層配線構造の外部から前記半導体記憶素子への光導入路とされる透光領域と、前記透光領域の周囲に、複数層の遮光性材料により連続的に形成された遮光領域と、前記透光領域からみて前記遮光領域を介して外側に形成され、前記半導体記憶素子の記憶状態を操作するための電極と、を有している。
これにより、電極が形成された時点では、光導入路である透光領域は遮光されていないので、電極により半導体記憶素子に試験的に書込み処理を行った後、半導体記憶素子に光を照射して消去処理を行うことができる。つまり、遮光対策を施すべき半導体記憶素子の書き込みテストを行うことができる。従って、半導体集積回路装置の製造過程において半導体記憶素子の書き込みテストを行うことができる。よって、テストを実施することができるため、半導体集積回路装置に必要数以上の半導体記憶素子を形成しなくてもよくなり、半導体集積回路装置の小面積設計を可能にする。
【発明の効果】
【００１１】
本発明により、遮光対策を施すべき半導体記憶素子に紫外線照射によるデータ消去を行って書き込みテストを実施することができる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明を適用可能な実施の形態を説明する。なお、本発明は、以下の実施の形態に限定されるものではない。
また、本発明にかかる半導体集積回路装置は、例えば、ＬＣＤ（Liquid  Crystal  Display）基板上において、ＬＣＤパネルの近傍に搭載されるＬＣＤドライバ用半導体集積回路装置に適用するのに好適である。
【００１３】
発明の実施の形態１．
本発明の実施の形態１にかかる半導体集積回路装置１００について図１、図２を用いて説明する。図１は、本発明の実施の形態１にかかる半導体集積回路装置１００の概略構成を示す側面断面図である。図２は、本発明の実施の形態１にかかる半導体集積回路装置１００を紫外線が照射される方向から見た平面図である。
【００１４】
半導体集積回路装置１００は、図１に示すように、基板１０、ＰＲＯＭ（Programmable  Read  Only  Memory）２２（半導体記憶素子）が形成されたＰＲＯＭ領域２０（素子領域）、基板１０のＰＲＯＭ領域２０が形成された面側に形成された多層配線構造７０、多層配線構造７０の紫外線が照射される側に設けられるカバー（パッシベーション膜）４０、カバー４０の紫外線が照射される側に設けられる遮光部材５０等を備えている。
なお、本実施形態では、ＰＲＯＭ２２を半導体記憶素子の一例として挙げたが、これに限られるものではなく、光を照射することによりデータの書き込み及び消去が行われる半導体記憶素子なら何であってもよい。例えば、半導体記憶素子として、ＵＶＥＰＲＯＭ（UV  Erasable  Programmable  Read  Only  Memory）が用いられてもよい。また、本発明は、光に敏感な半導体記憶素子（例えば、ＥＰＲＯＭ（Erasable  Programmable  Read  Only  Memory）、ＥＥＰＲＯＭ（Electronically  Erasable  and  Programmable  Read  Only  Memory））が搭載される半導体集積回路装置に適用可能である。
【００１５】
ＰＲＯＭ領域２０は、ＰＲＯＭ２２と、ＰＲＯＭ領域２０を外部に接続するための入出力配線２１等を備えている。
ＰＲＯＭ２２は、基板１０上に突設して形成されたゲートポリ（ゲートポリ電極、ゲート電極）２２Ａと、基板１０上のゲートポリ２２Ａの周辺領域に形成された拡散層２２Ｂ等を備えている。
【００１６】
多層配線構造７０は、ＰＲＯＭ領域２０と対向する位置に透光性材料により形成される遮光領域８０を備えている。遮光領域８０は、多層配線構造７０の外側からＰＲＯＭ２２への光導入路とされる。具体的には、透光領域８０は、透光性の絶縁層が、ＰＲＯＭ領域２０と対向する位置に積層されて形成される。つまり、透光領域８０は、ＰＲＯＭ領域２０の紫外線が照射される側に、透光性の絶縁層が積層されることによって形成される。
【００１７】
また、多層配線構造７０は、透光領域８０の周囲に遮光性材料により形成された遮光領域３０を備えている。具体的には、遮光領域３０は、透光領域８０の周囲を囲むように、遮光性の材料が連続的に積層されて形成される。つまり、遮光領域３０は、透光領域８０の周囲に、紫外線が照射される方向に向かって、遮光性の材料が連続的に積層されることにより形成されている。言い換えると、遮光領域３０は、ＰＲＯＭ領域２０の周囲を囲むように、紫外線が照射される側に向かって連続的に積層されている。即ち、遮光領域３０は、ＰＲＯＭ領域２０の周囲を囲むように基板１０の上方に向かって連続的に積層されている。そして、連続的に積層された遮光領域３０の基板１０からの最高地点は水平面を形成している。
【００１８】
より具体的には、遮光領域３０は、基板１０上に、ＰＲＯＭ領域２０（即ち、透光領域８０）の周囲を囲むように設けられる遮光性のコンタクトプラグ３１、コンタクトプラグ３１の上（即ち、紫外線が照射される側）に積層される遮光性の第１配線層３２、第１配線層３２の上に積層される遮光性のビアプラグ３３、ビアプラグ３３の上に積層される遮光性の第２配線層３４を備えている。コンタクトプラグ３１、第１配線層３２、ビアプラグ３３、第２配線層３４を総じて遮光壁３０２とする。
遮光壁３０２は、図１、図２に示すように、ＰＲＯＭ領域２０を照射する紫外線の光源側の面を覆わないように設けられている。また、遮光壁３０２は、ＰＲＯＭ領域２０の周囲に連続して設けられている。即ち、遮光壁３０２は、透光領域８０の側面を隙間なく覆うように設けられている。
【００１９】
また、遮光領域３０は、図２に示すように、入出力配線２１に沿って所定距離だけ延出する延出部３０Ａを備えている。
延出部３０Ａは、入出力配線２１を外部に配線するための配線開口部３０Ｂを備えている。また、延出部３０Ａは、入出力配線２１が１箇所以上曲がって配線されるように、１箇所以上の角部３０Ｃを有している。
具体的には、延出部３０Ａは、遮光壁３０２により、断面形状が略矩形形状を有する管状形状に形成されている。また、延出部３０Ａは、角部３０Ｃにおいて折れ曲がった管状形状に形成されている。なお、図２では、角部３０Ｃが１つ備えられる場合を例示しているが、角部３０Ｃの数及び配置位置は図示例に限られるものではない。
【００２０】
また、多層配線構造７０は、透光領域８０からみて遮光領域３０を介した外側に、ＰＡＤ部６０（電極）を備えている。具体的には、ＰＡＤ部６０は、ＰＲＯＭ領域２０の積層方向上側（即ち、紫外線が照射される側）の層に形成されている。また、ＰＡＤ部６０は、遮光領域３０の側方において、第２配線層３４と同じ層に形成されている。そして、ＰＡＤ部６０は、ＰＲＯＭ２２に対する書込み処理を制御する。なお、ＰＡＤ部６０の形成される位置は、これに限定されるものではない。
【００２１】
カバー４０は、ＰＡＤ部６０に相当する位置に凹形状の開口部４０Ａを有している。また、開口部４０Ａは、ＰＡＤ部６０と紫外線照射側から見て平面視略同一形状に形成されている。そして、開口部４０Ａは、ＰＡＤ部６０により塞がれるようになっている。このように、ＰＡＤ部６０の上部には開口部４０Ａが設けられ、テスト時のプローブ接触部、及び、金属バンプの接触部となる。
また、カバー４０は、第２配線層３４に相当する部分に凹形状に開口する溝部４０Ｂを備えた凹凸形状に形成されている。
なお、カバー４０は、紫外線を透過する材料により形成されている。
【００２２】
遮光部材５０は、例えば、ポリイミドにより形成されている。また、遮光部材５０は、透光領域８０（即ち、ＰＲＯＭ領域２０）に対向する位置に配置されている。具体的には、遮光部材５０は、透光領域８０の紫外線が照射される側を覆うように、カバー４０の上（即ち紫外線照射側）にパターニングされている。より具体的には、遮光部材５０は、カバー４０において、透光領域８０に相当する部分及び溝部４０Ｂ及び溝部４０Ｂより側方に延出した部分に連続して積層されている。即ち、カバー４０の溝部４０Ｂは遮光部材５０により充填されている。従って、遮光部材５０は、遮光領域３０の上部及び遮光領域３０により囲まれる部分（即ち、ＰＲＯＭ領域２０）を覆うようにパターニングされている。また、遮光部材５０は、遮光領域３０と連続して形成されている。ここで、このように形成された遮光部材５０を遮光蓋３０３とする。遮光蓋３０３は、遮光壁３０２の基板１０からの最高地点を結ぶ水平面と接触している。即ち、ＰＲＯＭ２２の側部は遮光壁３０２により囲われ、遮光壁３０２による囲いの上部は遮光蓋３０３により覆われていることとなる。なお、遮光部材５０は、カバー４０において、透光領域８０に相当する部分及び溝部４０Ｂに連続して形成されるだけでもよい。
また、遮光部材５０（遮光蓋３０３）は、半導体集積回路装置１００の製造工程において、ＰＲＯＭ２２の書き込みテストの後で、カバー４０の上に形成される。
なお、遮光部材５０は、ＰＡＤ部６０よりも積層方向上層に、遮光領域３０と連続して形成されればよい。従って、遮光部材５０の積層方向における位置は、本実施形態に限定されるものではない。
【００２３】
次に、本実施形態にかかる半導体集積回路装置１００の製造方法について、図３を参照しながら説明する。図３は、本実施形態にかかる半導体集積回路装置１００におけるＰＲＯＭ２２の書き込みテストの様子を説明する側面断面図である。
まず、図３に示すように、基板１０上に、ＰＲＯＭ領域２０を形成する（素子形成工程）。次に、ＰＲＯＭ領域２０に対向する位置に（即ち、紫外線が照射される側に）透光性の絶縁層を積層して透光領域８０を形成するとともに、紫外線が照射される側に向かって（即ち、積層方向上方に向かって）透光領域８０の周囲にコンタクトプラグ３１、第１配線層３２、ビアプラグ３３、第２配線層３４を積層して遮光領域３０（遮光壁３０２）を形成する。次いで、透光領域８０の遮光領域３０を介して外側にＰＡＤ部６０を形成し、カバー４０を形成する（配線構造形成工程）。次に、ＰＲＯＭ２２の書き込みテストを実施する(試験工程)。具体的には、ＰＡＤ部６０を介して、ＰＲＯＭ２２に書込み処理及びテストを実施した後、ＰＲＯＭ２２に紫外線を照射して、書込み処理によりＰＲＯＭ２２に書き込まれたデータを消去する。その後、カバー４０の紫外線が照射される側に、透光領域８０を覆うように遮光部材５０（遮光蓋３０３）を形成する（遮光形成工程）。なお、同様に、試験工程において、ＰＲＯＭ２２の保持不良検出テストも行うことができる。この場合にも、保持不良検出テストの終了後、遮光部材５０（遮光蓋３０３）をカバー４０の上に形成する。
【００２４】
表１に、本発明を適用した半導体集積回路装置１００のＰＲＯＭ２２への各処理の可否について、半導体メーカ、顧客（セットメーカ、エンドユーザ）毎に示した。○は「できる」を示し、×は「できない」を示す。表１に示すように、半導体メーカにおいては、ＰＲＯＭ２２への書込み処理及び消去処理が行えるため、書き込みテスト及び保持不良検出テストを行うことができる。また、書き込みテスト及び保持不良検出テストの結果が不良となった場合に、救済処置やスクリーニングが行える。その結果、かかる不良を有する半導体集積回路装置１００及び半導体チップを顧客に対して良品として出荷することができる。或いは、かかる不良を有する半導体集積回路及び半導体チップの顧客への流出を防ぐことができる。
【００２５】
【表１】
0005426082.tif 000002
【００２６】
表２に、従来の半導体集積回路装置のＰＲＯＭへの各処理の可否について、半導体メーカ、顧客（セットメーカ、エンドユーザ）毎に示した。表２に示すように、半導体メーカにおいて、ＰＲＯＭへの消去処理が行えない。従って、半導体メーカにおいて書き込みテスト又は保持不良検出テストを行うと、消去処理が行えないため、書き込みテスト又は保持不良検出テストにより当該ＰＲＯＭに書き込まれたデータを消去することができない。そして、半導体メーカにおいて書込みテスト又は保持不良検出テストを行ってしまうと、当該ＰＲＯＭに対して顧客（セットメーカ）が書き込みを行えなくなり、不良品となってしまう。つまり、半導体メーカにおいて書き込みテスト及び保持不良検出テストを行うことができない。その結果、かかる不良を有する半導体集積回路及び半導体チップの顧客への流出を防ぐことができない。
【００２７】
【表２】
0005426082.tif 000003
【００２８】
以上、説明したように、本発明の実施の形態１にかかる半導体集積回路装置１００及び半導体集積回路装置１００の製造方法では、光が照射されることによりデータの記憶状態が変化するＰＲＯＭ２２が形成された基板１０と、基板１０のＰＲＯＭ２２が形成された面側に形成された多層配線構造７０と、を備え、多層配線構造７０は、ＰＲＯＭ２２が形成されたＰＲＯＭ領域２０に対向する位置に透光性材料により形成され、多層配線構造７０の外部からＰＲＯＭ２２への光導入路とされる透光領域８０と、透光領域８０の周囲に、第１配線層３２及び第２配線層３４、第１配線層３２と第２配線層３４との間を接続する遮光性のビアプラグ３３、及び第１配線層３２と基板１０の間を接続する遮光性のコンタクトプラグ３１により連続的に形成された遮光領域３０（遮光壁３０２）と、透光領域８０からみて遮光領域３０を介して外側に形成され、ＰＲＯＭ２２の記憶状態を操作するためのＰＡＤ部６０と、を有している。
これにより、ＰＡＤ部６０が形成された時点では、光導入路である透光領域８０は遮光されていないので、ＰＡＤ部６０を介してＰＲＯＭ２２に試験的に書込み処理を行った後、ＰＲＯＭ２２に光を照射して消去処理を行うことができる。つまり、遮光対策を施すべきＰＲＯＭ２２の書き込みテストを行うことができる。従って、半導体集積回路装置１００の製造過程においてＰＲＯＭ２２の書き込みテストを行うことができる。よって、テストを実施することができるため、半導体集積回路装置１００に必要数以上のＰＲＯＭ２２を形成しなくてもよくなり、半導体集積回路装置１００の小面積設計を可能にする。
【００２９】
また、ＰＡＤ部６０が形成された後に遮光部材５０が形成される。即ち、ＰＡＤ部６０の層よりも上位層に、遮光壁３０２の基板１０から最高地点を結ぶ水平面に接触するように遮光蓋３０３が形成されるので、書込み処理及び消去処理の後、遮光部材５０（遮光蓋３０３）を遮光領域３０（遮光壁３０２）と連続的に形成することによりＰＲＯＭ２０領域をほぼ完全に遮光することができる。従って、半導体集積回路装置１００の製造過程においてＰＲＯＭ２２の書き込みテストを行うことができるとともに、ＰＲＯＭ２２の書き込みテスト後においてＰＲＯＭ領域２０をほぼ完全に遮光することができる。
【００３０】
また、遮光領域３０（遮光壁３０２）には、入出力配線２１が配線される部分に隙間を設ける必要があり、当該隙間から外光がＰＲＯＭ領域２０へ入射することが問題となる。しかし、遮光領域３０（遮光壁３０２）は、入出力配線２１に沿って所定距離だけ延出する延出部３０Ａを備え、延出部３０Ａは、入出力配線２１が１箇所以上曲がって配線されるように、１箇所以上の角部３０Ｃを備えるので、入出力配線２１を外部に配線するための配線開口部３０Ｂから入射する外光は角部３０Ｃによって遮られるため、外光がＰＲＯＭ領域２０に直接入射しないこととなり、ＰＲＯＭ２２をより完全に遮光することができる。
【００３１】
なお、半導体メーカのみに用いられる専用ＰＲＯＭ２２が搭載される場合は、専用ＰＡＤ部と通常ＰＡＤ部とを設け、専用ＰＡＤ部により専用ＰＲＯＭ２２への書き込みを制御するように構成し、通常ＰＡＤ部により顧客用のＰＲＯＭ２２への書き込みを制御するように構成することにより、専用ＰＲＯＭ２２の使用制限を行うことができる。また、特定の通常ＰＡＤ部に規定電圧シーケンスを印加するテストモードを使用することによっても、顧客に対して、ＰＲＯＭ使用領域の制限を行うことができる。
また、第２の遮光部材５０がポリイミドにより形成されることとしたが、遮光性の高い他の材料により形成されてもよい。例えば、第２の遮光部材５０は、遮光性の高い絶縁材料により形成されてもよい。
【００３２】
発明の実施の形態２．
本発明の実施の形態２にかかる半導体集積回路装置１０１について図４を用いて説明する。図４は、本発明の実施の形態２にかかる半導体集積回路装置１０１の概略構成を示す側面断面図である。
なお、本発明の実施の形態２にかかる基板１０、ＰＲＯＭ領域２０、多層配線構造７０、カバー４０、ＰＡＤ部６０の構成は、図１に示す構成と同様であり、同一符号を付すとともに、その説明を省略する。
【００３３】
半導体集積回路装置１０１は、図４に示すように、基板１０、基板１０上に形成されるＰＲＯＭ２２を有するＰＲＯＭ領域２０、基板１０のＰＲＯＭ領域２０が形成された面側に形成された多層配線構造７０、多層配線構造７０の紫外線が照射される側に設けられるカバー４０、カバー４０の紫外線が照射される側に設けられる遮光部材５１、ＰＡＤ部６０、ＰＡＤ部６０の紫外線が照射される側に形成されるＰＡＤ遮光部材５２等を備えている。
【００３４】
遮光部材５１は、例えば、金等の金属バンプの材料により形成されている。また、遮光部材５１は、透光領域８０（即ち、ＰＲＯＭ領域２０）に対向する位置に配置されている。具体的には、遮光部材５１は、透光領域８０の紫外線が照射される側を覆うように、カバー４０の上（即ち、紫外線が照射される側）にパターニングされている。より具体的には、遮光部材５１は、カバー４０において、透光領域８０に相当する部分及び溝部４０Ｂ及び溝部４０Ｂより側方に延出した部分に連続して積層されている。即ち、カバー４０の溝部４０Ｂは遮光部材５１により充填されている。従って、遮光部材５１は、遮光領域３０の上部及び遮光領域３０により囲まれる部分（即ち、ＰＲＯＭ領域２０）を覆うようにパターニングされている。また、遮光部材５１は、遮光領域３０と連続して形成されている。ここで、このように形成された遮光部材５１を遮光蓋３０４とする。遮光蓋３０４は、遮光壁３０２の基板１０からの最高地点を結ぶ水平面と接触している。即ち、ＰＲＯＭ２２の側部は遮光壁３０２により囲われ、遮光壁３０２による囲いの上部は遮光蓋３０４により覆われていることとなる。なお、遮光部材５１は、カバー４０において、透光領域８０に相当する部分及び溝部４０Ｂに連続して形成されるだけでもよい。
また、遮光部材５１（遮光蓋３０４）は、半導体集積回路装置１０１の製造工程において、ＰＲＯＭ２２の書き込みテストの後で、カバー４０の上に形成される。
なお、遮光部材５１は、ＰＡＤ部６０よりも積層方向上層に、遮光領域３０と連続して形成されればよい。従って、遮光部材５１の積層方向における位置は、本実施形態に限定されるものではない。
【００３５】
ＰＡＤ遮光部材５２は、遮光部材５１と同様に、例えば、金等の金属バンプの材料により形成されている。ＰＡＤ遮光部材５２は、カバー４０の紫外線が照射される側において、ＰＡＤ部６０及び開口部４０Ａにより形成される凹部４０Ｃ及び凹部４０Ｃから側方に延出した部分に積層されている。ＰＡＤ部６０の上に形成されたＰＡＤ遮光部材５２は、バンプ端子として機能する。
【００３６】
以上、説明したように、本発明の実施の形態２にかかる半導体集積回路装置１０１では、遮光部材５１（遮光蓋３０４）が、ポリイミドより遮光性が高い金属により形成されているので、より完全にＰＲＯＭ２２を遮光することができる。
【００３７】
発明の実施の形態３．
本発明の実施の形態３にかかる半導体集積回路装置１０２について図５を用いて説明する。図５は、本発明の実施の形態３にかかる半導体集積回路装置１０２の概略構成を示す側面断面図である。
なお、本発明の実施の形態３にかかる基板１０、ＰＲＯＭ領域２０，ＰＡＤ部６０の構成は、図１に示す構成と同様であり、同一符号を付すとともに、その説明を省略する。
【００３８】
半導体集積回路装置１０２は、図５に示すように、基板１０、多層配線構造７１、カバー（パッシベーション膜）４１、遮光部材５３、ＰＡＤ部６０等を備えている。
基板１０上には、ＰＲＯＭ２２（第１の半導体記憶素子）が形成されるＰＲＯＭ領域２０（第１の素子領域）と、ＰＲＯＭ２５（第２の半導体記憶素子）が形成されるＰＲＯＭ領域２４（第２の素子領域）が形成されている。
【００３９】
ＰＲＯＭ領域２４は、ＰＲＯＭ２５と、ＰＲＯＭ領域２４を外部に接続するための入出力配線（図示省略）等を備えている。
ＰＲＯＭ２５は、基板１０上に突設して備えられるゲートポリ（ゲートポリ電極、ゲート電極）２５Ａと、基板１０上のゲートポリ２５Ａの周辺領域に設けられた拡散層２５Ｂ等を備えている。
【００４０】
多層配線構造７１は、ＰＲＯＭ領域２０に対向する位置に形成される透光領域８０（第１の透光領域）、透光領域８０の周囲に形成された遮光領域３０（第１の遮光領域）、ＰＲＯＭ領域２４に対向する位置に形成される透光領域８１（第２の透光領域）、透光領域８１の周囲及び透光領域８１と対向する位置に形成された遮光領域３５（第２の遮光領域）、ＰＡＤ部６０を備えている。透光領域８０及び遮光領域３０は、図１に示す構成と同様であり、同一符号を付すとともに、その説明を省略する。
【００４１】
透光領域８１は、ＰＲＯＭ領域２４と対向する位置に透光性材料により形成され、多層配線構造７１の外側からＰＲＯＭ２５への光導入路とされる。具体的には、透光領域８１は、透光性の絶縁層が、ＰＲＯＭ領域２４と対向する位置に積層されて形成される。つまり、透光領域８１は、ＰＲＯＭ領域２４の紫外線が照射される側に、透光性の絶縁層が積層されることによって形成される。
【００４２】
遮光領域３５は、遮光性の素材により、透光領域８１の周囲を囲むように、且つ、透光領域８１の紫外線が照射される側を覆うように形成されている。具体的には、透光領域８１は、基板１０上に、ＰＲＯＭ領域２４の周囲を囲むように設けられる遮光性のコンタクトプラグ３６、コンタクトプラグ３６の上（即ち、紫外線が照射される側）に積層される遮光性の第１配線層３７、第１配線層３７の上に積層される遮光性のビアプラグ３８、ビアプラグ３８の上に積層される遮光性の第２配線層３９を備えている。
コンタクトプラグ３６、第１配線層３７、ビアプラグ３８は、図５に示すように、透光領域８１の紫外線が照射される側を覆わないように設けられている。第２配線層３９は、透光領域８１の紫外線が照射される側を覆うように設けられている。また、コンタクトプラグ３６、第１配線層３７、ビアプラグ３８、第２配線層３９は、透光領域８１の周囲に連続して設けられている。即ち、コンタクトプラグ３６、第１配線層３７、ビアプラグ３８、第２配線層３９は、透光領域８１を照射する紫外線の光源側の面及び側面を隙間なく覆うように設けられている。
そして、ＰＡＤ部６０は、透光領域８０及び透光領域８１からみて、遮光領域３０及び遮光領域３５を介した外側に、形成されている。
【００４３】
カバー４１は、ＰＡＤ６０に相当する位置に凹形状の開口部４１Ａを有している。また、開口部４１Ａは、ＰＡＤ部６０と紫外線照射側から見て平面視略同一形状に形成されている。そして、開口部４１Ａは、ＰＡＤ部６０により塞がれるようになっている。
また、カバー４１は、第２配線層３４に相当する部分に凹形状に開口する溝部４１Ｂを備えた凹凸形状に形成されている。
なお、カバー４１は、紫外線を透過する材料により形成されている。
【００４４】
遮光部材５３は、例えば、ポリイミドにより形成されている。また、遮光部材５３は、透光領域８０及び透光領域８１に対向する位置に配置されている。具体的には、遮光部材５３は、透光領域８０及び透光領域８１の紫外線が照射される側を覆うように、カバー４１の上にパターニングされている。より具体的には、遮光部材５３は、カバー４１において、透光領域８０に相当する部分及び溝部４１Ｂ及び溝部４１Ｂより側方に延出した部分、透光領域８１に相当する部分に連続して積層されている。即ち、カバー４１の溝部４１Ｂは遮光部材５３により充填されている。従って、遮光部材５３は、遮光領域３０の上部及び遮光領域３０により囲まれる部分（即ち、ＰＲＯＭ領域２０）及び、遮光領域３５の上部及び遮光領域３５により囲まれる部分（即ち、ＰＲＯＭ領域２４）を連続して覆うようにパターニングされている。また、遮光部材５３は、遮光領域３０と連続して形成されている。ここで、このように形成された遮光部材５３を遮光蓋３０５とする。遮光蓋３０５は、遮光壁３０２の基板１０からの最高地点を結ぶ水平面と接触している。即ち、ＰＲＯＭ２２の側部は遮光壁３０２により囲われ、遮光壁３０２による囲いの上部は遮光蓋３０５により覆われていることとなる。なお、遮光部材５３は、カバー４１において、透光領域８０に相当する部分及び溝部４１Ｂに連続して形成されるだけでもよい。
また、遮光部材５３（遮光蓋３０５）は、半導体集積回路装置１０２の製造工程において、ＰＲＯＭ２２の書き込みテストの後で、カバー４１の上に形成される。
なお、遮光部材５３は、ＰＡＤ部６０よりも積層方向上層に、遮光領域３０と連続して形成されればよい。従って、遮光部材５３の積層方向における位置は、本実施形態に限定されるものではない。
【００４５】
次に、本実施形態にかかる半導体集積回路装置１０２の製造方法を説明する。まず、基板１０上に、ＰＲＯＭ領域２０及びＰＲＯＭ領域２４を形成する。次に、ＰＲＯＭ領域２０に対向する位置に(即ち、紫外線が照射される側に)、透光性の絶縁層を積層して透光領域８０を形成するとともに、透光領域８０の周囲に、紫外線が照射される側に向かって（即ち、積層方向上方に向かって）、コンタクトプラグ３１、第１配線層３２、ビアプラグ３３、第２配線層３４を積層して遮光領域３０（遮光壁３０２）を形成する。また、ＰＲＯＭ領域２４に対向する位置に(即ち、紫外線が照射される側に)、透光性の絶縁層を積層して透光領域８１を形成するとともに、透光領域８１の周囲及び透光領域８１の紫外線が照射される側を覆うように遮光領域３５を形成する。次いで、透光領域８０及び透光領域８１の遮光領域３０及び遮光領域３５を介して外側にＰＡＤ部６０を形成し、カバー４１を形成する。次に、ＰＲＯＭ２２の書き込みテストを実施する。具体的には、ＰＡＤ部６０を介して、ＰＲＯＭ２２に書込み処理及びテストを実施した後、ＰＲＯＭ２２に紫外線を照射して、書込み処理によりＰＲＯＭ２２に書き込まれたデータを消去する。このとき、ＰＲＯＭ２５は、遮光領域３５によりほぼ完全に遮光されているので、紫外線照射によってＰＲＯＭ２５に記憶されたデータが変動することはない。その後、カバー４１の紫外線が照射される側に、遮光部材５３（遮光蓋３０５）を透光領域８０及び透光領域８１の紫外線が照射される側を覆うように形成する。なお、同様に、試験工程において、ＰＲＯＭ２２の保持不良検出テストも行うことができる。この場合にも、保持不良検出テストの終了後、遮光部材５３（遮光蓋３０５）をカバー４１の上に形成する。
【００４６】
以上、説明したように、本発明の実施の形態３にかかる半導体集積回路装置１０２では、ＰＲＯＭ２２の書き込みテスト時に、ＰＲＯＭ２５が遮光領域３５によりほぼ完全に遮光されているので、ＰＲＯＭ２２の書き込みテストを行いつつ、当該書き込みテストにおける紫外線照射に起因するＰＲＯＭ２５のデータ変動を防止することができる。
【００４７】
発明の実施の形態４．
本発明の実施の形態４にかかる半導体集積回路装置１０３について図６を用いて説明する。図６は、本発明の実施の形態４にかかる半導体集積回路装置１０３の概略構成を示す側面断面図である。
なお、本発明の実施の形態３にかかる基板１０、ＰＲＯＭ領域２０、多層配線構造７０、カバー４０、遮光部材５０（遮光蓋３０３）、ＰＡＤ部６０の構成は、図１に示す構成と同様であり、同一符号を付すとともに、その説明を省略する。
【００４８】
半導体集積回路装置１０３は、図６に示すように、基板１０、基板１０上に形成されるＰＲＯＭ２２を有するＰＲＯＭ領域２０、基板１０のＰＲＯＭ領域２０が形成された面側に形成された多層配線構造７０、多層配線構造７０の紫外線が照射される側に設けられるカバー４０、カバー４０の紫外線が照射される側に設けられる遮光部材５０（遮光蓋３０３）、ＰＡＤ部６０、上層配線層９０等を備えている。
上層配線層９０は、遮光部材５０（遮光蓋３０３）の積層方向上層に形成されている。このように、遮光部材５０（遮光蓋３０３）は、ＰＡＤ部６０よりも積層方向上層に形成されていればよく、最上層に形成されていなくてもよい。
【００４９】
発明の実施の形態５．
本発明の実施の形態５にかかる半導体集積回路装置１０４について図７を用いて説明する。図７は、本発明の実施の形態５にかかる半導体集積回路装置１０４の概略構成を示す側面断面図である。
なお、本発明の実施の形態２にかかる基板１０、ＰＲＯＭ領域２０、透光領域８０の構成は、図１に示す構成と同様であり、同一符号を付すとともに、その説明を省略する。
【００５０】
半導体集積回路装置１０４は、図７に示すように、基板１０、ＰＲＯＭ２２が形成されたＰＲＯＭ領域２０、基板１０のＰＲＯＭ領域２０が形成された面側に形成された多層配線構造７２、多層配線構造７２の紫外線が照射される側に設けられるカバー４２を備えている。
【００５１】
多層配線構造７２は、透光領域８０及び遮光領域３０１を備えている。
【００５２】
遮光領域３０１は、透光領域８０の周囲を囲むように、遮光性の材料が連続的に積層されて形成される。つまり、遮光領域３０１は、透光領域８０の周囲に、紫外線が照射される方向に向かって、遮光性の材料が連続的に積層されることにより形成されている。言い換えると、遮光領域３０１は、ＰＲＯＭ領域２０の周囲を囲むように、紫外線が照射される側に向かって連続的に積層されている。即ち、遮光領域３０１は、ＰＲＯＭ領域２０の周囲を囲むように基板１０の上方に向かって連続的に積層されている。
【００５３】
より具体的には、遮光領域３０１は、基板１０上に、ＰＲＯＭ領域２０（即ち、透光領域８０）の周囲を囲むように設けられる遮光性のコンタクトプラグ３１Ａ、コンタクトプラグ３１Ａの上（即ち、紫外線が照射される側）に積層される遮光性の第１配線層３２Ａを備えている。コンタクトプラグ３１Ａ、第１配線層３２Ａを総じて遮光壁３０６とする。
遮光壁３０６は、図７に示すように、ＰＲＯＭ領域２０を照射する紫外線の光源側の面を覆わないように設けられている。また、遮光壁３０６は、ＰＲＯＭ領域２０の周囲に連続して設けられている。即ち、遮光壁３０６は、透光領域８０の側面を隙間なく覆うように設けられている。また、遮光領域３０１は、本発明の実施の形態１と同様に、入出力配線（図示省略）に沿って所定距離だけ延出する延出部（図示省略）を備えている。
【００５４】
また、多層配線構造７２は、透光領域８０からみて遮光領域３０１を介した外側に、テスト用ＰＡＤ部６１（電極）を備えている。具体的には、テスト用ＰＡＤ部６１は、ＰＲＯＭ領域２０の積層方向上側（即ち、紫外線が照射される側）の層に形成されている。また、テスト用ＰＡＤ部６１は、遮光領域３０１の側方において、第１配線層３２Ａと同じ層に形成されている。そして、テスト用ＰＡＤ部６１は、ＰＲＯＭ２２に対する書込み処理を制御する。
【００５５】
また、多層配線構造７２は、テスト用ＰＡＤ部６１より積層方向上側の層に遮光部材５４を備えている。遮光部材５４は、透光領域８０（即ち、ＰＲＯＭ領域２０）に対向する位置に配置されている。具体的には、遮光部材５４は、透光領域８０の紫外線が照射される側を覆うようにパターニングされている。より具体的には、遮光部材５４は、第１配線層３２の上に積層される遮光性のビアプラグ３３Ａ、ビアプラグ３３Ａの上に積層される遮光性の第２配線層３４Ａを備えている。第２配線層３４Ａは、透光領域８０の紫外線が照射される側を覆うようにパターンニングされている。ビアプラグ３３Ａ、第２配線層３４Ａを総じて遮光蓋３０７とする。また、遮光蓋３０７（遮光部材５４）は、遮光壁３０６（遮光領域３０１）と連続して形成されている。即ち、コンタクトプラグ３１Ａ、第１配線層３２Ａ、ビアプラグ３３Ａ、第２配線層３４Ａは、透光領域８０を照射する紫外線の光源側の面及び側面を隙間なく覆うように設けられている。
また、遮光部材５４（遮光蓋３０７）は、半導体集積回路装置１０４の製造工程において、ＰＲＯＭ２２の書き込みテストの後で形成される。
なお、遮光部材５４は、テスト用ＰＡＤ部６１よりも積層方向上層に、遮光領域３０１と連続して形成されればよい。従って、遮光部材５４の積層方向における位置は、本実施形態に限定されるものではない。
また、遮光部材５４は、遮光性の高い絶縁材料により形成されてもよい。
【００５６】
また、多層配線構造７２は、透光領域８０からみて遮光領域３０１を介した外側に、通常ＰＡＤ部６２（電極）を備えている。具体的には、通常ＰＡＤ部６２は、ＰＲＯＭ領域２０の積層方向上側（即ち、紫外線が照射される側）の層に形成されている。また、通常ＰＡＤ部６２は、遮光領域３０１の側方において、第２配線層３４Ａより積層方向上層に形成されている。
【００５７】
カバー４２は、通常ＰＡＤ部６２に相当する位置に凹形状の開口部４２Ａを有している。また、開口部４２Ａは、通常ＰＡＤ部６２と紫外線照射側から見て平面視略同一形状に形成されている。そして、開口部４２Ａは、通常ＰＡＤ部６２により塞がれるようになっている。このように、通常ＰＡＤ部６２の上部には開口部４２Ａが設けられ、プローブ接触部、及び、金属バンプの接触部となる。
なお、カバー４２は、紫外線を透過する材料により形成されている。
【００５８】
次に、本実施形態にかかる半導体集積回路装置１０４の製造方法について説明する。
まず、基板１０上に、ＰＲＯＭ領域２０を形成する（素子形成工程）。次に、ＰＲＯＭ領域２０に対向する位置に（即ち、紫外線が照射される側に）透光性の絶縁層を積層して透光領域８０を形成するとともに、紫外線が照射される側に向かって（即ち、積層方向上方に向かって）透光領域８０の周囲にコンタクトプラグ３１Ａ、第１配線層３２Ａを積層して遮光領域３０１（遮光壁３０６）を形成する。次いで、透光領域８０の遮光領域３０１を介して外側にテスト用ＰＡＤ部６１を形成する（配線構造形成工程）。次に、ＰＲＯＭ２２の書き込みテストを実施する(試験工程)。具体的には、テスト用ＰＡＤ部６１を介して、ＰＲＯＭ２２に書込み処理及びテストを実施した後、ＰＲＯＭ２２に紫外線を照射して、書込み処理によりＰＲＯＭ２２に書き込まれたデータを消去する。その後、透光領域８０の紫外線が照射される側に、透光領域８０を覆うように遮光部材５４（遮光蓋３０７）を形成する（遮光形成工程）。具体的には、第１配線層３２Ａの上にビアプラグ３３Ａを積層し、ビアプラグ３３Ａの上に第２配線層３４Ａを積層する。また、透光領域８０の遮光領域３０１を介して外側であって第２の配線層３４Ａよりも上層に通常ＰＡＤ部６２を形成する。そして、カバー４２を形成する。なお、同様に、試験工程において、ＰＲＯＭ２２の保持不良検出テストも行うことができる。この場合にも、保持不良検出テストの終了後、遮光部材５４（遮光蓋３０７）を遮光領域３０１の上に形成する。
【００５９】
このように、遮光部材５４は、テスト用ＰＡＤ部６１よりも積層方向上層に形成されていればよく、多層配線構造７２内に形成されてもよい。
なお、遮光領域３０１は、透光領域８０の周囲に遮光性材料により積層されて形成されればよく、本実施形態に限られるものではない。
【００６０】
以上、説明したように、本発明の実施の形態５にかかる半導体集積回路装置１０４では、テスト用ＰＡＤ部６１が形成された時点では、光導入路である透光領域８０は遮光されていないので、テスト用ＰＡＤ部６１を介してＰＲＯＭ２２に試験的に書込み処理を行った後、ＰＲＯＭ２２に光を照射して消去処理を行うことができる。つまり、遮光対策を施すべきＰＲＯＭ２２の書き込みテストを行うことができる。従って、半導体集積回路装置１０４の製造過程においてＰＲＯＭ２２の書き込みテストを行うことができる。よって、テストを実施することができるため、半導体集積回路装置１０４に必要数以上のＰＲＯＭ２２を形成しなくてもよくなり、半導体集積回路装置１０４の小面積設計を可能にする。
【００６１】
また、テスト用ＰＡＤ部６１が形成された後に遮光部材５４（遮光蓋３０７）が形成されるので、書込み処理及び消去処理の後、遮光部材５４を遮光領域３０１と連続的に形成することによりＰＲＯＭ２０領域をほぼ完全に遮光することができる。従って、半導体集積回路装置１０４の製造過程においてＰＲＯＭ２２の書き込みテストを行うことができるとともに、ＰＲＯＭ２２の書き込みテスト後においてＰＲＯＭ領域２０をほぼ完全に遮光することができる。
【００６２】
また、遮光部材５４よりも積層方向上層に通常ＰＡＤ部６２を備えるので、半導体集積回路装置１０４の出荷後においてＰＲＯＭ２２に所望するデータを書き込むことができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態１にかかる半導体集積回路装置の概略構成を示す側面断面図である。
【図２】本発明の実施の形態１にかかる半導体集積回路装置を紫外線照射方向から見た平面図である。
【図３】本発明の実施の形態１にかかるにかかる半導体集積回路装置におけるＰＲＯＭの書き込みテストの様子を説明する側面断面図である。
【図４】本発明の実施の形態２にかかる半導体集積回路装置の概略構成を示す側面断面図である。
【図５】本発明の実施の形態３にかかる半導体集積回路装置の概略構成を示す側面断面図である。
【図６】本発明の実施の形態４にかかる半導体集積回路装置の概略構成を示す側面断面図である。
【図７】本発明の実施の形態５にかかる半導体集積回路装置の概略構成を示す側面断面図である。
【図８】従来のＬＣＤパネルとＬＣＤドライバ用半導体集積回路装置が実装されたＬＣＤ基板の平面図である。
【図９】従来技術を組み合わせてＰＲＯＭの遮光を行う半導体集積回路装置の側面断面図である。
【図１０】従来技術を組み合わせてＰＲＯＭの遮光を行う半導体集積回路装置の紫外線照射方向から見た平面図である。
【符号の説明】
【００６４】
２０  ＰＲＯＭ領域（素子領域、第１の素子領域）
２１  入出力配線
２２  ＰＲＯＭ（半導体記憶素子、第１の半導体記憶素子）
２４  ＰＲＯＭ領域（第２の素子領域）
２５  ＰＲＯＭ（第２の半導体記憶素子）
７０、７１、７２  多層配線構造
８０  透光領域（第１の透光領域）
３０、３０１  遮光領域（第１の遮光領域）
３０Ａ  延出部
３０Ｃ  角部
３１、３６、３１Ａ  コンタクトプラグ
３２、３７、３２Ａ  第１配線層（配線）
３３、３８  ビアプラグ
３４、３９  第２配線層（配線）
３０２、３０６  遮光壁
３０３、３０４、３０５、３０７  遮光蓋
８１  透光領域（第２の透光領域）
３５  遮光領域（第２の遮光領域）
５０、５１、５３、５４  遮光部材
６０  ＰＡＤ部（電極）
６１  テスト用ＰＡＤ部（電極）
１００、１０１、１０２、１０３、１０４  半導体集積回路装置
【図１】
0005426082.tif 000004
【図２】
0005426082.tif 000005
【図３】
0005426082.tif 000006
【図４】
0005426082.tif 000007
【図５】
0005426082.tif 000008
【図６】
0005426082.tif 000009
【図７】
0005426082.tif 000010
【図８】
0005426082.tif 000011
【図９】
0005426082.tif 000012
【図１０】
0005426082.tif 000013