(57)【特許請求の範囲】
【請求項１】
複数のプロセッサの少なくともいずれかからエラーを示す通知を受けると、前記複数のプロセッサからログを採取し、当該ログに含まれる情報に基づいて算出した宛先のプロセッサに対して、応答の有無を調べる命令を発行すると共に、当該命令に対する結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する
プログラマブルロジックデバイス。
【請求項２】
前記命令に対する応答が無いプロセッサを、前記エラーが生じた疑いのあるプロセッサとして特定する
請求項１記載のプログラマブルロジックデバイス。
【請求項３】
前記複数のプロセッサの少なくともいずれかからトランザクションがタイムアウトしたことを含む前記エラーを示す通知を受けると、前記採取したログに含まれる情報に基づいて、当該タイムアウトしたトランザクションの宛先を算出する
請求項１または請求項２記載のプログラマブルロジックデバイス。
【請求項４】
請求項１ないし請求項３のいずれか１項記載のプログラマブルロジックデバイスを備えた情報処理装置。
【請求項５】
前記プログラマブルロジックデバイスから発行された前記命令を、前記宛先のプロセッサに向けて中継すると共に、当該命令に対する結果を格納する中継回路をさらに備え、
前記プログラマブルロジックデバイスは、前記中継回路から採取した結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する
請求項４記載の情報処理装置。
【請求項６】
プログラマブルロジックデバイスは、複数のプロセッサの少なくともいずれかからエラーを示す通知を受けると、前記複数のプロセッサからログを採取し、当該ログに含まれる情報に基づいて算出した宛先のプロセッサに対して、応答の有無を調べる命令を発行すると共に、当該命令に対する結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する被疑箇所指摘方法。
【請求項７】
前記プログラマブルロジックデバイスは、前記命令に対する応答が無いプロセッサを、前記エラーが生じた疑いのあるプロセッサとして特定する
請求項６記載の被疑箇所指摘方法。
【請求項８】
前記プログラマブルロジックデバイスは、前記複数のプロセッサの少なくともいずれかからトランザクションがタイムアウトしたことを含む前記エラーを示す通知を受けると、前記採取したログに含まれる情報に基づいて、当該タイムアウトしたトランザクションの宛先を算出する
請求項６または請求項７記載の被疑箇所指摘方法。
【請求項９】
前記プログラマブルロジックデバイスは、当該プログラマブルロジックデバイスから発行された前記命令を、前記宛先のプロセッサに向けて中継すると共に、当該命令に対する結果を格納する中継回路から採取した結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する
請求項６ないし請求項８のいずれか１項記載の被疑箇所指摘方法。
【請求項１０】
複数のプロセッサの少なくともいずれかからエラーを示す通知を受けると、前記複数のプロセッサからログを採取し、当該ログに含まれる情報に基づいて算出した宛先のプロセッサに対して、応答の有無を調べる命令を発行すると共に、当該命令に対する結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する処理を
プログラマブルロジックデバイスに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブルロジックデバイス、情報処理装置、被疑箇所指摘方法およびプログラムに関する。
【背景技術】
【０００２】
近年、サーバに対する信頼性の要求は益々厳しくなっている。特に、ハイエンドな領域におけるサーバは、２４時間３６５日、停止しないことを要求される基幹業務に用いられることが多い。このようなサーバに用いられる信頼性を高める技術の一つに、故障箇所を即座に指摘するビルトイン診断（ＢＩＤ：Build-in Diagnostics）方式がある。
【０００３】
高信頼性コンピュータでは、マザーボード上にシステム管理用コントローラ（ＢＭＣ：Baseboard management Controller）が存在し、ＢＭＣが当該コンピュータ上のプロセッサを管理する。具体的には、ＢＭＣは、そのＢＭＣ上で動作するＢＭＣファームウエア（ＢＭＣＦＷ）を用いて、コンピュータの状態を制御したり、そのコンピュータが有する各プロセッサのログを採取したりする。
【０００４】
高信頼性コンピュータにおけるＢＭＣは、上述したビルトイン診断を実施するＢＩＤ機能を備える。複数のプロセッサを備えるマルチプロセッサシステムでは、ＢＩＤ機能は、プロセッサまたはプロセッサボードの故障等によりプロセッサコア内においてエラーが発生したとき、ＢＭＣＦＷが採取したログに基づいて、故障箇所の解析を行う。すなわち、ＢＩＤ機能は、上記故障によりプロセッサコア内においてトランザクションのタイムアウト等が発生したことに応答して、ＢＭＣＦＷが有する障害処理プログラムに従ってログを採取し、当該ログに含まれる情報に基づいて障害箇所の指摘を行う。
【０００５】
例えば、特許文献１は、ＢＭＣ上で動作するＢＭＣＦＷが、それぞれのプロセッサ上で動作するベーシック入出力システム（ＢＩＯＳ：Basic Input/Output System）と連携することにより、故障部位を判別する情報処理装置を開示する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−７９２６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述のように、ＢＭＣ上のＢＩＤ機能が、ＢＭＣＦＷが有する障害処理プログラムに従ってログを採取し、そのログに基づいて故障箇所を指摘する技術では、以下のような課題がある。すなわち、ＢＭＣＦＷが有する障害処理プログラムに従ってログが採取されるまでには時間を要するので、ログが採取されるときにはエラーが複数のプロセッサに伝播してしまうので、当該複数のプロセッサにおいてエラーが発生している状態になる。このため、故障していないプロセッサにおいてもエラーが発生しているように見えるので、ＢＩＤ機能は、故障していないプロセッサを含めた複数のプロセッサを、故障の疑いのあるプロセッサ（以下、「障害被疑プロセッサ」と称する場合がある）として指摘してしまう。
【０００８】
したがって、保守員は、本当に故障していたプロセッサ等を特定するために、障害被疑の指摘をされた複数のプロセッサ等を１つずつ交換する等により切り分ける作業を手動で行う必要があるので、故障が生じた箇所の特定から復旧までに時間がかかるという課題がある。
【０００９】
本願発明は、上記課題を鑑みてなされたものであり、真の障害被疑プロセッサを特定することにより、復旧までの時間を短縮できるプログラマブルロジックデバイス、情報処理装置、被疑箇所指摘方法およびプログラムを提供することを主要な目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１のプログラマブルロジックデバイスは、複数のプロセッサの少なくともいずれかからエラーを示す通知を受けると、前記複数のプロセッサからログを採取し、当該ログに含まれる情報に基づいて算出した宛先のプロセッサに対して、応答の有無を調べる命令を発行すると共に、当該命令に対する結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する。
【００１１】
本発明の第１の情報処理装置は、複数のプロセッサの少なくともいずれかからエラーを示す通知を受けると、前記複数のプロセッサからログを採取し、当該ログに含まれる情報に基づいて算出した宛先のプロセッサに対して、応答の有無を調べる命令を発行すると共に、当該命令に対する結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定するプログラマブルロジックデバイスを備える。
【００１２】
本発明の第１の被疑箇所指摘方法は、プログラマブルロジックデバイスが、複数のプロセッサの少なくともいずれかからエラーを示す通知を受けると、前記複数のプロセッサからログを採取し、当該ログに含まれる情報に基づいて算出した宛先のプロセッサに対して、応答の有無を調べる命令を発行すると共に、当該命令に対する結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する。
【００１３】
なお同目的は、上記の各構成を有するプログラマブルロジックデバイスまたは被疑箇所指摘方法を、コンピュータによって実現するコンピュータ・プログラム、およびそのコンピュータ・プログラムが格納されている、コンピュータ読み取り可能な記憶媒体によっても達成される。
【発明の効果】
【００１４】
本願発明によれば、真の障害被疑プロセッサを特定することにより、復旧までの時間を短縮できる効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係るサーバの構成図である。
【図２】本発明の第１の実施形態に係るサーバにおける障害被疑プロセッサの指摘を行う動作を示すフローチャートである。
【図３】本発明の第１の実施形態に係るサーバにおける障害被疑プロセッサの指摘の際の時間経過を示すタイムチャートである。
【図４】本発明の第２の実施形態に係るプログラマブルロジックデバイスの構成図である。
【発明を実施するための形態】
【００１６】
第１の実施形態
本発明の実施形態について図面を参照して詳細に説明する。
【００１７】
図１は、本発明の第１の実施形態に係るサーバ１００の構成図である。図１に示すように、サーバ１００は、４つのプロセッサ、すなわち、プロセッサ１０、２０、３０および４０と、ＣＰＬＤ（Complex Programmable Logic Device）５０と、ＢＭＣ６０と、Ｉ２Ｃ（I-Squared-C）スイッチ７０と、Ｉ／Ｏハブ８０とを備える。ここではサーバ１００は説明の便宜上から４つのプロセッサを備える場合について説明するが、プロセッサの数は４つに限定されない。
【００１８】
上記各回路の構成について説明する。
【００１９】
各プロセッサ１０、２０、３０および４０は、サーバ１００において中心的な処理を行う電子回路である。ＣＰＬＤ５０は、プログラムの書き換えが可能なロジックデバイスである。ＣＰＬＤ５０は、Ｉ２Ｃマスター機能５１と、被疑指摘機能５２とを備える。ＢＭＣ６０は、サーバ１００内の制御を行うファームウエア、すなわちＢＭＣＦＷを格納するＬＳＩ（Large Scale Integration）チップである。ＢＭＣ６０は、サーバ１００内の故障箇所を即座に指摘するビルトイン診断を行うＢＩＤ機能６１を備える。
【００２０】
Ｉ２Ｃスイッチ７０は、Ｉ２Ｃ（I-Squared-C）と呼ばれるインタフェースの切り替えスイッチである。Ｉ／Ｏハブ８０は、種々のＩＯ（Input/Output）コンポーネント、主にＰＣＩ（Peripheral Component Interconnect）カードと、各プロセッサとのデータを制御するＬＳＩチップである。
【００２１】
次に、上記各回路の接続関係について説明する。
【００２２】
プロセッサ１０、２０、３０および４０は、それぞれメモリ１０ａ、２０ａ、３０ａおよび４０ａと、例えばＤＤＲ（Double Data Rate）インタフェース（不図示）により接続される。プロセッサ１０、２０、３０および４０は、互いにポイントツーポイントの高速インタフェース２０１、２０２、２０３、２０４により接続されている。高速インタフェースとして、ここでは例えばＱＰＩ（Intel（登録商標） QuickPath Interconnect）を用いることを示す。プロセッサ１０、２０、３０および４０は、ＱＰＩ２０１、２０２、２０３、２０４を介して、互いに処理を分担したり、他のプロセッサ配下にあるメモリにアクセスしたりする。
【００２３】
Ｉ／Ｏハブ８０は、プロセッサ１０、２０、３０および４０と、それぞれＱＰＩ３０１、３０２、３０３および３０４を介して接続される。ＣＰＬＤ５０は、Ｉ２Ｃ４０１を介してＩ２Ｃスイッチ７０と接続される。Ｉ２Ｃスイッチ７０は、プロセッサ１０、２０、３０および４０と、それぞれＩ２Ｃ５０１、５０２、５０３および５０４を介して互いに接続される。
【００２４】
ＣＰＬＤ５０は、また、Ｉ／Ｏハブ８０とＩ２Ｃ６０１を介して接続され、さらにＢＭＣ６０とＩ２Ｃ７０１を介して接続される。
【００２５】
次に、上記各回路の動作について説明する。
【００２６】
図２は、本発明の第１の実施形態におけるサーバ１００における障害被疑プロセッサの指摘を行う動作を示すフローチャートである。図３は、本発明の第１の実施形態におけるサーバ１００における障害被疑プロセッサの指摘の際の時間経過を示すタイムチャートである。図１ないし図３を参照して、サーバ１００における障害被疑プロセッサの指摘を行う動作について説明する。本実施形態では、障害被疑プロセッサの指摘をＢＭＣＦＷ（ソフトウエア）ではなく、ＣＰＬＤ５０（ハードウエア）が実施する。
【００２７】
各プロセッサ１０、２０、３０および４０は、いずれかのプロセッサにおいて障害が発生し、これにより実施中のトランザクションがタイムアウトしたとき、インタラプト信号をアサートする。ここでは、例えば、プロセッサ４０において障害が発生し、これによりプロセッサ４０を経由するトランザクションがタイムアウトした場合について説明する。具体的には、プロセッサ１０において実施中の、プロセッサ４０宛てのトランザクションと、プロセッサ２０宛てのトランザクションが、タイムアウトした場合について説明する。なお、ログはプロセッサコア毎に存在する。タイムアウトしたトランザクションの宛先を示す情報は、当該トランザクションを実施中のプロセッサコアのログに格納される。
【００２８】
図３に示すように、ＢＭＣ６０のＢＭＣＦＷがプロセッサ１０、２０、３０および４０のログを採取する場合、サーバ１００は以下のような時間経過を辿る。すなわち、プロセッサ１０は、実施中のプロセッサ４０宛てのトランザクションがタイムアウトすると、インタラプト信号８０１をアサートする。ＣＰＬＤ５０は、当該アサートを検出すると、ＢＭＣ６０にエラーを通知する。ＢＭＣ６０は、この通知に応答してＢＭＣＦＷにおいてこれらのプロセッサのログを採取する。ＢＭＣＦＷがプロセッサのログを採取するとき（図３に示すタイミングＡを参照）には、プロセッサ１０、２０、３０および４０にエラーが伝播している（図３に示すタイミングＢを参照）。ＢＭＣ６０のＢＩＤ機能６１は、ＢＭＣＦＷが採取したログに基づいて故障箇所の解析を行うので、すべてのプロセッサ１０、２０、３０および４０を障害被疑プロセッサとして指摘してしまう。
【００２９】
一方、ＣＰＬＤ５０が各プロセッサのログを採取する場合は、サーバ１００は、図２および図３に示すように動作する。すなわち、プロセッサ４０宛てのトランザクションがタイムアウトしたときにアサートされたプロセッサ１０のインタラプト信号８０１を、ＣＰＬＤ５０が検出する（ステップＳＴ１０１）。
【００３０】
ＣＰＬＤ５０は、上記検出に応答して、Ｉ２Ｃマスター機能５１により、Ｉ２Ｃスイッチ７０を経由して、プロセッサ１０、２０、３０および４０のログを採取する（ステップＳＴ１０２）。ＣＰＬＤ５０はこのタイミングでログを採取する（図３に示すタイミングＣを参照）ので、ＢＭＣＦＷがログを採取する（図３に示すタイミングＡを参照）場合よりも早いタイミングで採取することができる。
【００３１】
ＣＰＬＤ５０は、ログを採取すると、被疑指摘機能５２において故障箇所の解析を行う。すなわち、ＣＰＬＤ５０は、採取したログに含まれる情報に基づいて、タイムアウトした（エラーを生じた）トランザクションの宛先を算出する（ステップＳＴ１０３）。ここでは、ＣＰＬＤ５０は、タイムアウトしたトランザクションの宛先として、プロセッサ４０とプロセッサ２０のアドレスを算出する。
【００３２】
ＣＰＬＤ５０は、算出した宛先となるプロセッサに対して、試験トランザクション命令を発行することを、Ｉ２Ｃ６０１を介して中継回路であるＩ／Ｏハブ８０に指示する（ステップＳＴ１０４）。試験トランザクション命令とは、プロセッサに対して自身の配下にあるメモリをリードすることを指示する命令であり、当該命令に対するリプライ（応答）の有無に基づいて、プロセッサの故障の有無を判定できるものである。
【００３３】
Ｉ／Ｏハブ８０は、ＣＰＬＤ５０からの上記指示に応答して、上記算出された宛先のプロセッサ、すなわちプロセッサ４０とプロセッサ２０に向けて試験トランザクション命令を発行（中継）する。
【００３４】
そして、Ｉ／Ｏハブ８０は、試験トランザクション命令に対するリプライの結果を取得し、当該結果を自身に格納する。ここでは、プロセッサ４０は故障しているがプロセッサ２０は実際には故障していないので、プロセッサ４０からのリプライは「無」、プロセッサ２０からのリプライは「有」という結果となる。Ｉ／Ｏハブ８０は、この結果を自身に格納しておく。
【００３５】
ＣＰＬＤ５０は、Ｉ２Ｃ６０１を介してＩ／Ｏハブ８０からリプライの結果を採取し、この結果に基づいて障害被疑プロセッサを絞り込む（ステップＳＴ１０５）。すなわち、リプライの結果が「有」のプロセッサは、実際には故障しておらず、リプライの結果が「無」のプロセッサは故障していることを示す。したがって、ここでは、ＣＰＬＤ５０は、リプライの結果が「有」であるプロセッサ２０を障害被疑プロセッサから外し、リプライの結果が「無」であるプロセッサ４０を障害被疑プロセッサとして特定する。そして、ＣＰＬＤ５０は、プロセッサ４０を障害被疑プロセッサとする値を自身に格納しておく。
【００３６】
ＢＭＣ６０は、Ｉ２Ｃ７０１を介してＣＰＬＤ５０から障害被疑プロセッサを示す情報を採取する（ステップＳＴ１０６）。ここでは、ＢＭＣ６０は、プロセッサ４０が障害被疑プロセッサであるという情報を採取する。
【００３７】
図３に示すように、プロセッサ１０、２０、３０および４０にエラーが生じる（図３に示すタイミングＢを参照）前にステップＳＴ１０６が終了する（図３に示すタイミングＤを参照）。したがって、ＢＭＣ６０は、故障していないプロセッサを故障被疑プロセッサとして指摘することなく、真に故障しているプロセッサを故障被疑プロセッサとして特定できる。
【００３８】
以上のように、第１の実施形態によれば、ＣＰＬＤ５０は、プロセッサのエラーを検出すると、各プロセッサ１０、２０、３０および４０からログを採取する。そして、ＣＰＬＤ５０は、ログに含まれる情報に基づいて算出したタイムアウトしたトランザクションの宛先となるプロセッサに、応答の有無を調べる試験トランザクション命令を発行する。Ｉ／Ｏハブ８０は、ＣＰＬＤ５０から試験トランザクション命令を受けとり、当該試験トランザクション命令を宛先となるプロセッサに向けて中継すると共に、そのリプライの結果を格納する。ＣＰＬＤ５０は、Ｉ／Ｏハブ８０からリプライの結果を採取し、リプライの結果が「無」であるプロセッサのみを障害被疑プロセッサとして絞り込む。この構成により、サーバ１００は、ＢＭＣＦＷが実施するよりも早いタイミングで、当該各プロセッサのログを採取できるので、故障していないプロセッサにもエラーが伝播する前にログを採取できる。したがって、本第１の実施形態によれば、真の障害被疑プロセッサを正確かつ迅速に特定できる。よって、保守員は、不具合のあるプロセッサを自らは特定する必要がないので、復旧までの時間を短縮できるという効果が得られる。また、サーバ１００は、タイムアウトしたトランザクションの宛先となるプロセッサのみに試験トランザクション命令を発行するので、高速インタフェース上に無用なトラフィックを増加することなく真の障害被疑プロセッサを特定できるという効果が得られる。
第２の実施形態
図４は、本発明の第２の実施形態に係るプログラマブルロジックデバイス２０１の構成図である。プログラマブルロジックデバイス２０１は、プロセッサ２０２、２０３、２０４および２０５を備える情報処理装置２００に格納される。
【００３９】
プログラマブルロジックデバイス２０１は、複数のプロセッサ２０２、２０３、２０４および２０５の少なくともいずれかからエラーを示す通知を受けると、複数のプロセッサ２０２、２０３、２０４および２０５からログを採取し、当該ログに含まれる情報に基づいて算出した宛先のプロセッサに対して、応答の有無を調べる命令を発行すると共に、当該命令に対する結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する。
【００４０】
上記構成により、第２の実施形態に係るプログラマブルロジックデバイス２０１は、真の障害被疑プロセッサを特定することにより、復旧までの時間を短縮できる効果が得られる。
【００４１】
なお、上述した各実施形態を例に説明した本発明は、上述したＣＰＬＤ５０に対して供給される、当該ＣＰＬＤ５０の説明において参照したフローチャートの機能（図２のステップＳＴ１０１ないしＳＴ１０５）を実現するコンピュータ・プログラムによって構成されてもよい。
【産業上の利用可能性】
【００４２】
本発明は、例えば高信頼性が要求されるサーバ装置に適用できる。
【００４３】
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
複数のプロセッサの少なくともいずれかからエラーを示す通知を受けると、前記複数のプロセッサからログを採取し、当該ログに含まれる情報に基づいて算出した宛先のプロセッサに対して、応答の有無を調べる命令を発行すると共に、当該命令に対する結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する
プログラマブルロジックデバイス。
（付記２）
前記命令に対する応答が無いプロセッサを、前記エラーが生じた疑いのあるプロセッサとして特定する
付記１記載のプログラマブルロジックデバイス。
（付記３）
前記複数のプロセッサの少なくともいずれかからトランザクションがタイムアウトしたことを含む前記エラーを示す通知を受けると、前記採取したログに含まれる情報に基づいて、当該タイムアウトしたトランザクションの宛先を算出する
付記１または付記２記載のプログラマブルロジックデバイス。
（付記４）
付記１ないし付記３のいずれか１項記載のプログラマブルロジックデバイスを備えた情報処理装置。
（付記５）
前記プログラマブルロジックデバイスから発行された前記命令を、前記宛先のプロセッサに向けて中継すると共に、当該命令に対する結果を格納する中継回路をさらに備え、
前記プログラマブルロジックデバイスは、前記中継回路から採取した結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する
付記４記載の情報処理装置。
（付記６）
プログラマブルロジックデバイスは、複数のプロセッサの少なくともいずれかからエラーを示す通知を受けると、前記複数のプロセッサからログを採取し、当該ログに含まれる情報に基づいて算出した宛先のプロセッサに対して、応答の有無を調べる命令を発行すると共に、当該命令に対する結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する被疑箇所指摘方法。
（付記７）
前記プログラマブルロジックデバイスは、前記命令に対する応答が無いプロセッサを、前記エラーが生じた疑いのあるプロセッサとして特定する
付記６記載の被疑箇所指摘方法。
（付記８）
前記プログラマブルロジックデバイスは、前記複数のプロセッサの少なくともいずれかからトランザクションがタイムアウトしたことを含む前記エラーを示す通知を受けると、前記採取したログに含まれる情報に基づいて、当該タイムアウトしたトランザクションの宛先を算出する
付記６または付記７記載の被疑箇所指摘方法。
（付記９）
前記プログラマブルロジックデバイスは、当該プログラマブルロジックデバイスから発行された前記命令を、前記宛先のプロセッサに向けて中継すると共に当該命令に対する結果を格納する中継回路から採取した結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する
付記６ないし付記８のいずれか１項記載の被疑箇所指摘方法。
（付記１０）
複数のプロセッサの少なくともいずれかからエラーを示す通知を受けると、前記複数のプロセッサからログを採取し、当該ログに含まれる情報に基づいて算出した宛先のプロセッサに対して、応答の有無を調べる命令を発行すると共に、当該命令に対する結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する処理を
プログラマブルロジックデバイスに実行させるプログラム。
（付記１１）
前記命令に対する応答が無いプロセッサを、前記エラーが生じた疑いのあるプロセッサとして特定する処理を
プログラマブルロジックデバイスに実行させる付記１０記載のプログラム。
（付記１２）
前記複数のプロセッサの少なくともいずれかからトランザクションがタイムアウトしたことを含む前記エラーを示す通知を受けると、前記採取したログに含まれる情報に基づいて、当該タイムアウトしたトランザクションの宛先を算出する処理を
プログラマブルロジックデバイスに実行させる付記１０または付記１１記載のプログラム。
（付記１３）
当該プログラマブルロジックデバイスから発行された前記命令を、前記宛先のプロセッサに向けて中継すると共に当該命令に対する結果を格納する中継回路から採取した結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する処理を
プログラマブルロジックデバイスに実行させる付記１２記載のプログラム。
【符号の説明】
【００４４】
１０、２０、３０、４０    プロセッサ
１０ａ、２０ａ、３０ａ、４０ａ    メモリ
５０    ＣＰＬＤ
６０    ＢＭＣ
７０    Ｉ２Ｃスイッチ
８０    Ｉ／Ｏハブ
１００    サーバ
【要約】
【課題】  真の障害被疑プロセッサを特定することにより、復旧までの時間を短縮できる情報処理装置、被疑箇所指摘方法および被疑箇所指摘プログラムを提供する。
【解決手段】  プログラマブルロジックデバイスは、複数のプロセッサの少なくともいずれかからエラーを示す通知を受けると、前記複数のプロセッサからログを採取し、当該ログに含まれる情報に基づいて算出した宛先のプロセッサに対して、応答の有無を調べる命令を発行すると共に、当該命令に対する結果に基づいて、前記エラーが生じた疑いのあるプロセッサを特定する。
【選択図】      図１【図１】
0005440673.tif 000002
【図２】
0005440673.tif 000003
【図３】
0005440673.tif 000004
【図４】
0005440673.tif 000005