(57)【特許請求の範囲】
【請求項１】
信号を増幅する複数の経路から、要求される出力電力に応じた１つを選択して使用する高周波電力増幅器であって、
高周波信号が印加される入力端子と、
前記入力端子に印加された前記高周波信号を増幅する第１トランジスタと、
前記入力端子に印加された前記高周波信号を増幅する第２トランジスタと、
前記第２トランジスタの出力ノードに接続された第１インピーダンス変換回路と、
前記第１インピーダンス変換回路の出力ノードに接続された第１スイッチ素子と、
前記第１トランジスタの出力ノードに接続された第２インピーダンス変換回路と、
前記第２インピーダンス変換回路に接続された前記高周波電力増幅器の出力端子と
を具備し、
前記第１スイッチ素子の出力ノードは、前記第２インピーダンス変換回路を介して、前記第１トランジスタの出力ノードと接続され、
前記第１スイッチ素子の出力ノードから前記出力端子を見たインピーダンスが、前記第１トランジスタの出力ノードから前記出力端子を見たインピーダンスより高い
ことを特徴とする高周波電力増幅器。
【請求項２】
前記第２インピーダンス変換回路は、前記第１トランジスタの出力ノードに接続された高調波抑制回路を含み、
前記第１スイッチ素子の出力ノードは、前記高調波抑制回路を介して、前記第１トランジスタの出力ノードと接続されている
ことを特徴とする請求項１に記載の高周波電力増幅器。
【請求項３】
前記高調波抑制回路は、
前記第１スイッチ素子の出力ノードに一端が接続され他端が接地されたコンデンサと、
前記第１スイッチ素子の出力ノードに一端が接続され他端が前記第１トランジスタの出力ノードに接続された第１インダクタ素子と
から構成されている
ことを特徴とする請求項２記載の高周波電力増幅器。
【請求項４】
前記第１トランジスタの出力ノードに接続された第２インダクタ素子と、
前記第２インダクタ素子に接続された電源端子と
をさらに具備し、
前記第１スイッチ素子の出力ノードは、前記第２インダクタ素子を介して、前記第１トランジスタの出力ノードと接続されている
ことを特徴とする請求項１に記載の高周波電力増幅器。
【請求項５】
前記第１インダクタ素子は、ＧａＡｓ基板上の高周波線路により構成されている
ことを特徴とする請求項３記載の高周波電力増幅器。
【請求項６】
前記第１インダクタ素子は、前記第２インピーダンス変換回路を構成する高周波線路と連続して形成された線路により構成されている
ことを特徴とする請求項３記載の高周波電力増幅器。
【請求項７】
前記他端が接地されたコンデンサは、第２スイッチ素子を介して前記第１スイッチ素子の出力ノードに接続されている
ことを特徴とする請求項３記載の高周波電力増幅器。
【請求項８】
さらに、前記要求される出力電力が基準以上の場合に前記第２スイッチ素子をオフさせるオフ信号が印加され、前記要求される出力電圧が前記基準以下の場合に前記第２スイッチ素子をオンさせるオン信号が印加される制御端子を具備する
ことを特徴とする請求項７記載の高周波電力増幅器。
【請求項９】
前記第１インダクタ素子は、インダクタ部品を用いて構成されている
ことを特徴とする請求項３記載の高周波電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話をはじめとする移動体通信の送信用に用いられる高周波電力増幅器に関するものである。
【背景技術】
【０００２】
携帯電話機の小型・軽量・長時間通話を実現するために、バッテリーの小型化に加えて、電力消費量のウエイトが高い送信用電力増幅器の高効率化（省電力化）が重要とされている。携帯電話用の送信用電力増幅器はＰＡモジュール（Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒモジュール）と呼ばれ、高周波特性と電力変換効率に優れるＧａＡｓ高周波トランジスタが主に用いられている。このＧａＡｓ高周波トランジスタには大別して、電界効果型トランジスタ（以下、ＦＥＴと記す。）とヘテロ接合型バイポーラトランジスタ（以下、ＨＢＴと記す。）がある。
【０００３】
Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）をはじめとするＣＤＭＡ方式では、基地局に到達する高周波電力がほぼ等しくなるように、基地局までの距離や周辺環境に応じて、携帯端末のアンテナから出力する高周波電力を制御する手法が用いられている。一般的には、基地局までの距離が遠い場合には、アンテナからの出力は高く、逆にその距離が近い場合には、アンテナからの出力は低い。アンテナからの出力は、ＰＡモジュールの出力を制御することにより行われる。アンテナからの出力は、相対的に低く抑えられて使用される場合が多く、低出力条件におけるＰＡモジュールの高効率化を実現することは、電力消費量を低減するために極めて重要なことである。
【０００４】
図７は、特許文献１に示されているＰＡモジュールのブロック図である。
以下、この図を参照しながら従来のＰＡモジュールを説明する。なお、以降、同じ要素には同一の符号を付与して説明を行う。
【０００５】
このＰＡモジュールは一例として、出力端子１２２からの高周波出力が１５ｄＢｍより大きい場合はメイン系回路が動作し、１５ｄＢｍ以下の場合にはサブ系回路が動作するように設計されている。
【０００６】
まず、メイン系回路の動作を説明する。入力端子１２１から入力された高周波電力は入力整合回路１１１を通過して前段ＨＢＴ１０１に入力される。前段ＨＢＴ１０１で増幅された高周波電力は、段間整合回路１１２を通過して後段ＨＢＴ１０２に入力される。後段ＨＢＴ１０２で増幅された高周波電力は、出力整合回路１１３を通過して出力端子１２２から出力される。
【０００７】
次に、サブ系回路の動作を説明する。入力端子１２１から入力された高周波電力は入力整合回路１１４を通過してサブ系ＨＢＴ１０３に入力される。サブ系ＨＢＴ１０３で増幅された高周波電力は、整合回路１１５、スイッチ１０５、出力整合回路１１３を順に通過して出力端子１２２から出力される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第７２４８１１１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、図７の従来のＰＡモジュールには、メイン系動作時のＺAと、サブ系動作時のＺBとを独立に設計することができないという問題がある。
【００１０】
図７の従来のＰＡモジュールのブロック図において、後段ＨＢＴ１０２のコレクタ端子側の点をＡ、スイッチ１０５の出力ノード側の点をＢ、出力整合回路の入力側の点をＣ、サブ系回路とメイン系回路との合成点をＤとし、点Ａから点Ｄ側を見たインピーダンスをＺA、点Ｂから点Ｄ側を見たインピーダンスをＺB、点Ｃから出力端子１２２側を見たインピーダンスをＺCとする。メイン系の動作時、スイッチ１０５はＯＦＦになるので、点Ｄから点Ｂ側を見たインピーダンスはオープン（高インピーダンス）となる。また、サブ系の動作時、後段ＨＢＴ１０２はＯＦＦになるので、点Ｄから点Ａ側を見たインピーダンスはオープンとなる。したがって、出力整合回路１１３との整合を取るためにメイン系動作時のＺAとサブ系動作時のＺBはいずれもＺCと等しくなくてはならず、ＺAとＺBを独立に設計することができない。
【００１１】
そのため、一具体例として、次のような不都合が起こり得る。
図７の従来のＰＡモジュールの構成では、メイン系回路の動作において、周波数１９２０ＭＨｚ、電源電圧３．５Ｖ、出力電力２８ｄＢｍの条件で、−４０ｄＢｃ以下の隣接チャンネル漏洩電力（以下、単にＡＣＰＲと記載する。）と、４０％以上の電力変換効率（以下、単に効率と記載する。）が要望される。これを満足するためには、ＺAを４Ωに設定することが好ましい。この負荷条件で図７記載のＰＡモジュールを評価した結果、周波数１９２０ＭＨｚ、出力電力２７ｄＢｍにおいて、ＡＣＰＲ−４２ｄＢｃ、効率４２％の特性であった。
【００１２】
サブ系回路の動作において、周波数１９２０ＭＨｚ、電源電圧３．５Ｖ、出力電力１６ｄＢｍの条件で、−４０ｄＢｃ以下のＡＣＰＲと、２３％以上の効率が要望される。これを満足するためには、サブ系ＨＢＴ１０３のコレクタ端子から整合回路１１５側を見たインピーダンスＺｓｕｂを５０Ωに設定することが好ましい。このときスイッチ１０５はＯＮ状態で、オン抵抗は２Ωである。ＺBはＺAと等しく４Ωである。
【００１３】
図８に従来のＰＡモジュールのＺBとＳＷのロスの関係を表すグラフを示す。例えば、スイッチ１０５の抵抗が２Ωとすると、Ｚcが４Ωの場合にはスイッチ１０５での損失が１．７５ｄＢとなる。一方、スイッチ１０５の抵抗が２Ωの場合にも、ＺBを１０Ωにすることにより、ロスを０．８ｄＢに減らすことができる。
【００１４】
図８で示すように、スイッチ１０５のオン抵抗が２Ω、ＺBが４Ωの場合には、スイッチ１０５における高周波電力の損失は１．７５ｄＢになる。この条件で図７記載のサブ系回路を評価した結果、周波数１９２０ＭＨｚ、出力電力１６ｄＢｍにおいて、ＡＣＰＲ−４２ｄＢｃ、効率２１．５％であり、目標の特性を満足することができない。
【００１５】
サブ系の効率を改善するためにはスイッチ１０５の損失を低減する必要があるが、これを実現するためにＺBの値を４Ωより大きくすると、ＺAの値も同時に大きくなり、メイン系に要望される特性が満足できなくなる。
【００１６】
他方、スイッチ１０５の損失を低減するために、スイッチ１０５として用いられるＦＥＴのゲート幅を増大することを考えると、ゲート幅２ｍｍの場合には、スイッチのオン抵抗が１Ωなので、損失は概算で０．８ｄＢとなる。この条件で図７記載のサブ系回路を評価した結果、周波数１９２０ＭＨｚ、出力電力１６ｄＢｍにおいて、ＡＣＰＲ−４２ｄＢｃ、効率２３．５％となり、目標の特性を満足する。しかしながら、ＦＥＴのゲート幅を１ｍｍから２ｍｍに増加することで、チップサイズが大きくなり、ＰＡモジュールのコストが増大する。
【００１７】
本発明は、上記課題に鑑み、メイン系回路・サブ系回路を切替えて動作するＰＡモジュールにおいて、メイン系回路の特性を犠牲にすることなく、サブ系回路の特性を改善する手段を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の高周波電力増幅器は、信号を増幅する複数の経路から、要求される出力電力に応じた１つを選択して使用する高周波電力増幅器であって、高周波信号が印加される入力端子（入力端子１２１）と、前記入力端子に印加された前記高周波信号を増幅する第１トランジスタ（ＨＢＴ１０２）と、前記入力端子に印加された前記高周波信号を増幅する第２トランジスタ（ＨＢＴ１０３）と、前記第２トランジスタの出力ノードに接続された第１インピーダンス変換回路（整合回路１１５）と、前記第１インピーダンス変換回路の出力ノードに接続された第１スイッチ素子（スイッチ１０５）と、前記第１トランジスタの出力ノードに接続された第２インピーダンス変換回路（出力整合回路１１３）とを具備し、前記第１スイッチ素子の出力ノードは、前記第２インピーダンス変換回路を介して、前記第１トランジスタの出力ノードと接続され、前記第１スイッチ素子の出力ノードから当該高周波電力増幅器の出力側を見たインピーダンスが、前記第１トランジスタの出力ノードから当該高周波電力増幅器の出力側を見たインピーダンスより高いことを特徴とする。
【００１９】
また、本発明の高周波電力増幅器は、信号を増幅する複数の経路から、要求される出力電力に応じた１つを選択して使用する高周波電力増幅器であって、高周波信号が印加される入力端子と、前記入力端子に印加された前記高周波信号を増幅する第１トランジスタと、前記入力端子に印加された前記高周波信号を増幅する第２トランジスタと、前記第２トランジスタの出力ノードに接続された第１インピーダンス変換回路と、前記第１インピーダンス変換回路の出力ノードに接続された第１スイッチ素子と、前記第１トランジスタの出力ノードに接続され、高調波抑制回路（高調波抑制回路１１６）を含む第２インピーダンス変換回路とを具備し、前記第１スイッチ素子の出力ノードは、前記高調波抑制回路を介して、前記第１トランジスタの出力ノードと接続されていることを特徴とする。
【００２０】
また、前記高調波抑制回路は、前記第１スイッチ素子の出力ノードに一端が接続され他端が接地されたコンデンサ（シャントコンデンサ１４６）と、前記第１スイッチ素子の出力ノードに一端が接続され他端が前記第１トランジスタの出力ノードに接続された第１インダクタ素子（直列インダクタ１４７）とから構成されていてもよい。
【００２１】
また、本発明の高周波電力増幅器は、信号を増幅する複数の経路から、要求される出力電力に応じた１つを選択して使用する高周波電力増幅器であって、高周波信号が印加される入力端子と、前記入力端子に印加された前記高周波信号を増幅する第１トランジスタと、前記入力端子に印加された前記高周波信号を増幅する第２トランジスタと、前記第２トランジスタの出力ノードに接続された第１インピーダンス変換回路と、前記第１インピーダンス変換回路の出力ノードに接続された第１スイッチ素子と、前記第１トランジスタの出力ノードに接続された第２インダクタ素子（チョークコイル１３７）と、前記第２インダクタ素子に接続された電源端子（コレクタ電源端子１２６）とを具備し、前記第１スイッチ素子の出力ノードは、前記第２インダクタ素子を介して、前記第１トランジスタの出力ノードと接続されていることを特徴とする。
【００２２】
また、前記第１インダクタ素子は、ＧａＡｓ基板上の高周波線路（スパイラルインダクタ１５１）により構成されていてもよい。
【００２３】
また、前記第１インダクタ素子は、前記第２インピーダンス変換回路を構成する高周波線路（マイクロストリップ１５３）と連続して形成された線路により構成されていてもよい。
【００２４】
また、前記他端が接地されたコンデンサは、第２スイッチ素子（スイッチ１０９）を介して前記第１スイッチ素子の出力ノードに接続されていてもよい。
【００２５】
また、前記高周波電力増幅器は、さらに、前記要求される出力電力が基準以上の場合に前記第２スイッチ素子をオフさせるオフ信号が印加され、前記要求される出力電圧が前記基準以下の場合に前記第２スイッチ素子をオンさせるオン信号が印加される制御端子（スイッチ制御端子１３０）を具備してもよい。
【００２６】
また、前記第１インダクタ素子は、インダクタ部品を用いて構成されていてもよい。
【発明の効果】
【００２７】
本願発明の構成を、前記第１トランジスタを含むメイン系回路、ならびに前記第２トランジスタ、前記第１スイッチ、および前記第１インピーダンス変換回路を含むサブ系回路から要求される出力電力に応じた１つを選択して動作するＰＡモジュールに適用することにより、前記第２インピーダンス変換回路によって、前記メイン系回路の特性を犠牲にすることなく、前記サブ系回路の特性を改善することができ、低出力条件におけるＰＡモジュールの高効率化を実現することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施形態に係るＰＡモジュールのブロック図である。
【図２】本発明の第１の実施形態に係るＰＡモジュールの回路図である。
【図３】本発明の第２の実施形態に係るＰＡモジュールの回路図である。
【図４】本発明の第３の実施形態に係るＰＡモジュールの回路図である。
【図５】本発明の第４の実施形態に係るＰＡモジュールの回路図である。
【図６】本発明の第５の実施形態に係るＰＡモジュールの回路図である。
【図７】従来技術のＰＡモジュールのブロック図である。
【図８】従来技術および本発明に係るＰＡモジュールのＺBとＳＷのロスの関係を表すグラフである。
【発明を実施するための形態】
【００２９】
以下、本発明に係る高周波電力増幅器の実施の形態について、図面を参照しながら説明する。
【００３０】
（第１の実施形態）
図１は本発明の高周波電力増幅器の第１の実施形態に係るＰＡモジュールのブロック図であり、図２は前記ＰＡモジュールの回路図である。
【００３１】
このＰＡモジュールは一例として、要求される出力電力である出力端子１２２からの高周波出力が１５ｄＢｍより大きい場合はメイン系回路が動作し、１５ｄＢｍ以下の場合にはサブ系回路が動作するように設計されている。
【００３２】
まず、メイン系回路の構成および動作を説明する。
入力端子１２１から入力された高周波電力は、スイッチ１０４、入力整合回路１１１を通過して前段ＨＢＴ１０１に入力される。スイッチ１０４はＧａＡｓＦＥＴを用いたＳＰＳＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｓｉｎｇｌｅ  Ｔｈｒｏｗ）である。入力整合回路１１１は、入力端子１２１から順に、直列コンデンサ１３１とシャントコンデンサ１３２と直列インダクタ１３３から構成されている。
【００３３】
前段ＨＢＴ１０１で増幅された高周波電力は、段間整合回路１１２を通過して後段ＨＢＴ１０２に入力される。段間整合回路１１２は、直列コンデンサ１３６から構成されている。後段ＨＢＴ１０２で増幅された高周波電力は、出力整合回路１１３を通過して出力端子１２２から出力される。出力整合回路１１３は、後段ＨＢＴ１０２から順に、高調波抑制回路１１６と基本波出力整合回路１１７から構成される。高調波抑制回路１１６は他端が接地されたシャントコンデンサ１４６と直列インダクタ１４７から構成される。基本波出力整合回路１１７は、マイクロストリップ１３９とシャントコンデンサ１４０から構成されている。マイクロストリップ１３９の特性インピーダンスは５０Ωに設計されている。
【００３４】
コレクタ電源端子１２４、１２６は、チョークコイル１３４、１３７を介して、それぞれ前段ＨＢＴ１０１、後段ＨＢＴ１０２のコレクタに接続されている。このチョークコイル１３４、１３７は、高周波電力がコレクタ電源端子１２４、１２６に漏れることを防止するために設けられている。コレクタ電源端子１２４、１２６には、それぞれ他端が接地されたグランド用コンデンサ１３５、１３８の一端が接続されている。
【００３５】
ベース電源端子１２３、１２５は、バイアス回路１０６、１０７を介して、それぞれ前段ＨＢＴ１０１、後段ＨＢＴ１０２のベースに接続されている。このバイアス回路１０６、１０７は、それぞれ前段ＨＢＴ１０１、後段ＨＢＴ１０２のベースに電流を供給する回路として機能する。
【００３６】
次に、サブ系回路の動作を説明する。入力端子１２１から入力された高周波電力は入力整合回路１１４を通過してサブ系ＨＢＴ１０３に入力される。入力整合回路１１４は、入力端子１２１から順に、直列コンデンサ１４１とシャントコンデンサ１４２と直列インダクタ１４３から構成されている。
【００３７】
サブ系ＨＢＴ１０３で増幅された高周波電力は、整合回路１１５、スイッチ１０５、出力整合回路１１３を順に通過して出力端子１２２から出力される。整合回路１１５は、シャントコンデンサ１４４と直列インダクタ１４５から構成されている。スイッチ１０５の出力ノードは、高調波抑制回路１１６の直列インダクタ１４７とシャントコンデンサ１４６の間に接続されている。
【００３８】
スイッチ１０５はＧａＡｓＦＥＴを用いたＳＰＳＴであり、ＦＥＴのベース幅は１ｍｍである。このＦＥＴのベース幅１ｍｍあたりのオン抵抗は２Ω／ｍｍなので、スイッチ１０５のＯＮ時の抵抗は２Ωである。ベース電源端子１２７は、バイアス回路１０８を介して、サブ系ＨＢＴ１０３のベースに接続されている。
【００３９】
メイン系動作時、及びサブ系動作時の制御端子のシーケンスを表１に示す。ここで、ベース電源端子１２３、１２５、１２７は、ＯＮ時に２．８Ｖを印加し、ＯＦＦ時に０Ｖを印加する。一方、スイッチ制御端子１２８、１２９は、ＯＮ時に３．５Ｖを印加し、ＯＦＦ時に０Ｖを印加する。
【００４０】
【表１】
0005417064.tif 000002
【００４１】
本発明の第１の実施形態の図２と従来構成の図８との違いは、スイッチ１０５の出力ノードが、高調波抑制回路１１６の直列インダクタ１４７とシャントコンデンサ１４６の間に接続されている点である。直列インダクタ１４７とシャントコンデンサ１４６の大きさを適切に制御することにより、メイン系動作時のＺAを変化することなく、サブ系動作時のＺBを最適に制御することができ、ＺBの値をＺAの値に比べて大きくできる。
【００４２】
本発明のＰＡモジュールのＺＢとＳＷのロスの関係は、従来技術のＰＡモジュールと同様、図８のグラフで表される。例えば、スイッチ１０５の抵抗が２Ωとすると、ＺＢが４Ωの場合にはスイッチ１０５での損失が１．７５ｄＢとなる。一方、スイッチ１０５の抵抗が２Ωの場合にも、ＺＢを１０Ωにすることにより、ロスを０．８ｄＢに減らすことができる。例えば、図２の回路図において、シャントコンデンサ１４６の容量値を８ｐＦ、直列インダクタ１４７の値を０．５ｎＨに設定することにより、ＺＢを１０Ωに設計することができる。この結果、メイン系の特性を犠牲にすることなく、周波数１９２０ＭＨｚ、出力電力１６ｄＢｍにおいて、ＡＣＰＲ−４２ｄＢｃ、効率２３．５％の目標の特性を満足する。
【００４３】
本実施例では、ＺBの値を１０Ωにすることを検討したが、ＺBの値がＺAより大きくなるように高調波抑制回路１１６の直列インダクタ１４７、シャントコンデンサ１４６の値を調整することにより、サブ系回路の効率改善の効果が得られる。さらに高調波抑制回路１１６を出力整合回路１１３とサブ系回路の整合回路１１５の共通部品として使用しているために、部品数を低減することができ、小型・低コスト化に有効である。
【００４４】
また、直列インダクタ１４７をチップ部品を用いて形成することにより、ＧａＡｓ基板上に形成したインダクタと比較してＱ値が高いので低損失であることから、ＲＦ性能を向上することができる。
【００４５】
（第２の実施形態）
図３は本発明の第２の実施形態に係るＰＡモジュールの回路図である。図２に示した第１の実施形態に係るＰＡモジュールとの違いは、スイッチ１０５の出力ノードが、コレクタ電源端子１２６のチョークコイル１４８、１４９の間に接続されている点である。チョークコイル１４８、１４９の大きさを適切に制御することにより、メイン系動作時のＺAを変化することなく、サブ系動作時のＺBを最適に制御することができ、ＺBの値をＺAの値に比べて大きくできる。
【００４６】
ここで、インピーダンス（Ｚ＝Ｒ＋ｊＸ）の変換については、実部（Ｒ部）に変化を与えることが好ましいが、虚部（Ｘ部）の変化であってもよい。
【００４７】
以上の実施形態では、チョークコイルを用いた場合を検討したが、他のインダクタや伝送線路の場合でも同様の効果が得られる。
【００４８】
（第３の実施形態）
図４は本発明の第３の実施形態に係るＰＡモジュールの回路図である。図２に示した第１の実施形態に係るＰＡモジュールの具体的構成例を示している。図４において、直列インダクタ１４５、１４７をそれぞれスパイラルインダクタ１５０、１５１で構成することにより、ＨＢＴ１０１、１０２、１０３、スイッチ１０５、コンデンサ１４４、１４６と同じＧａＡｓ基板上に形成することが可能である。ＧａＡｓ上のワイヤーパッド１５９と、基本波出力整合回路１１７はボンディングワイヤー１６１により接続されている。
【００４９】
（第４の実施形態）
図５は本発明の第４の実施形態に係るＰＡモジュールの回路図である。図４に示した第３の実施形態に係るＰＡモジュールとの違いは、二点あり、一点目は図４のスパイラルインダクタ１５０をチップインダクタ１５２を用いて形成していることであり、二点目は図４のスパイラルインダクタ１５１を樹脂基板１５８上のマイクロストリップ１５３を用いて形成している点である。
【００５０】
まず一点目の違いについては、チップインダクタ１５２は樹脂基板１５８上に搭載されており、チップインダクタ１５２とワイヤーパッド１５４、１５５とはボンディングワイヤー１５６、１５７により接続されている。インダクタ１５２をＧａＡｓ基板上に形成するのではなく、チップ部品を用いて形成することにより、ＧａＡｓ基板のサイズを小型化することができ、低コスト化が可能となる。さらに、チップ部品のインダクタはＧａＡｓ基板上に形成したインダクタと比較してＱ値が高いので、低損失であることから、ＲＦ特性を向上することができる。
【００５１】
次に二点目の違いについては、スパイラルインダクタ１５１に代えて、マイクロストリップ１５３を用いている。ＧａＡｓ基板上のワイヤーパッド１５９、１６０と、樹脂基板１５８上のマイクロストリップ１５３はボンディングワイヤー１６１、１６２により接続されている。図４におけるスパイラルインダクタ１５１は高周波の損失が生じやすいため、この部分にＱ値が高いマイクロストリップ線路を用いて形成することにより、ＲＦ特性を向上することができる。
【００５２】
（第５の実施形態）
図６は本発明の第５の実施形態に係るＰＡモジュールの回路図である。図２に示した第１の実施形態に係るＰＡモジュールとの違いは、シャントコンデンサ１４６がスイッチ１０９を介して接続されている点である。
【００５３】
第１の実施形態で示した本発明のＰＡモジュールの注意すべきポイントは、ＺBの値を高くしすぎると、点Ｂにおいてメイン系の高周波出力の電圧振幅が高くなりすぎることである。この電圧振幅がスイッチ１０５を構成するＦＥＴの耐圧を上回る場合には、高周波電力のサブ系回路へのリークが発生し、高周波電力の回り込みによる正帰還により、異常発振を発生する恐れがある。本実施の形態は、この問題を解決するためのものである。表２に制御端子のシーケンスを示す。
【００５４】
【表２】
0005417064.tif 000003
【００５５】
表２に示されるように、スイッチ制御端子１３０には、要求される出力電力が基準以上（出力端子１２２からの高周波出力が１５ｄＢｍより大きい）であるメイン系回路動作時にスイッチ１０９をオフさせるオフ信号がスイッチ制御端子１３０に印加され、要求される出力電力が基準以下（出力端子１２２からの高周波出力が１５ｄＢｍ以下）であるサブ系回路動作時にスイッチ１０９をオンさせるオン信号が印加される。
【００５６】
具体的には、シャントコンデンサ１４６の容量値を８ｐＦ、直列インダクタ１４７の値を１．０ｎＨに設定することにより、サブ系回路動作時（スイッチ１０９はオン）のＺBを２０Ωに設計することができる。メイン系回路動作時は、スイッチ１０９がオフになるので、シャントコンデンサ１４６はインピーダンス変換には寄与しない。したがって、メイン系動作時のＺBは、４Ω＋ｊ１０Ωとなる。
【００５７】
サブ系動作時のＺBを２０Ωに設計することにより、スイッチ１０５での損失はさらに低減され、スイッチ１０５のオン抵抗が２Ωの場合にも、損失は０．４ｄＢまでになった。メイン系動作時は、ＺBが４Ω＋ｊ１０Ωであり、メイン系の出力２８ｄＢｍの場合にも異常発振等の問題は発生しなかった。
【００５８】
以上の実施形態では、高周波トランジスタにＧａＡｓＨＢＴを用いた場合を検討したが、他の高周波トランジスタでも同様の効果が得られる。また、トランジスタの段数によらず効果を得ることができる。
【００５９】
また、以上の実施形態では、周波数１９２０ＭＨｚの高周波電力増幅器を検討したが、他の周波数の高周波電力増幅器に応用展開できることは言うまでもない。
【産業上の利用可能性】
【００６０】
本発明にかかる高周波電力増幅器は、低出力条件においても高効率化を実現することができ、携帯電話をはじめとする移動体通信の送信装置に用いられる技術として有用である。
【符号の説明】
【００６１】
１０１、１０２、１０３                  ＨＢＴ
１０４、１０５、１０９                  スイッチ
１０６、１０７、１０８                  バイアス回路
１１１、１１４                          入力整合回路
１１２                                  段間整合回路
１１３                                  出力整合回路
１１５                                  整合回路
１１６                                  高調波抑制回路
１１７                                  基本波出力整合回路
１２１                                  入力端子
１２２                                  出力端子
１２３、１２５、１２７                  ベース電源端子
１２４、１２６                          コレクタ電源端子
１２８、１２９、１３０                  スイッチ制御端子
１３１、１３６、１４１                  直列コンデンサ
１３２、１４０、１４２、１４４、１４６  シャントコンデンサ
１３３、１４３、１４５、１４７          直列インダクタ
１３４、１３７、１４８、１４９          チョークコイル
１３５、１３８                          グランド用コンデンサ
１３９、１５３                          マイクロストリップ
１５０、１５１                          スパイラルインダクタ
１５２                                  チップインダクタ
１５４、１５５、１５９、１６０          ワイヤーパッド
１５６、１５７、１６１、１６２          ボンディングワイヤー
１５８                                  樹脂基板
【図１】
0005417064.tif 000004
【図２】
0005417064.tif 000005
【図３】
0005417064.tif 000006
【図４】
0005417064.tif 000007
【図５】
0005417064.tif 000008
【図６】
0005417064.tif 000009
【図７】
0005417064.tif 000010
【図８】
0005417064.tif 000011