(57)【特許請求の範囲】
【請求項１】
１００μｍ以下の第１のピッチを有する第１の複数の導電性パッドが付着されたダイと、
第１の複数の導電性ビアが形成された第１の層であり、該第１の複数の導電性ビアの各々が前記第１の複数の導電性パッドのうちの１つに電気的に接続された、第１の層と、
前記第１の層上に配置された第２の層であり、当該第２の層に、当該第２の層の周縁部に配置された第２の複数の導電性パッドが形成され、さらに、複数の導電性トレースが形成され、該複数の導電性トレースの各々が、前記第１の複数の導電性ビアのうちの１つと該第２の複数の導電性パッドのうちの１つとに電気的に接続された、第２の層と、
複数のワイヤボンドであり、該複数のワイヤボンドの各々が前記第２の複数の導電性パッドのうちの１つに電気的に接続された、複数のワイヤボンドと、
を有し、
前記第２の複数の導電性パッドは複数の同心リング状に配列されている、
マイクロエレクトロニクスパッケージ。
【請求項２】
前記第２の層の前記周縁部は、前記第２の層上に投影された前記ダイのフットプリントの外部に位置する前記第２の層の部分からなる、請求項１に記載のマイクロエレクトロニクスパッケージ。
【請求項３】
前記第１の層は誘電材料からなる、請求項１に記載のマイクロエレクトロニクスパッケージ。
【請求項４】
前記第２の層はフォトレジスト材料からなる、請求項１に記載のマイクロエレクトロニクスパッケージ。
【請求項５】
前記第２の複数の導電性パッドは、前記第１のピッチより大きい第２のピッチを有する、請求項１に記載のマイクロエレクトロニクスパッケージ。
【請求項６】
前記第２の複数の導電性パッドのうちの第１のグループは前記第２のピッチを有し、且つ
前記第２の複数の導電性パッドのうちの第２のグループは前記第２のピッチより大きい第３のピッチを有する、
請求項５に記載のマイクロエレクトロニクスパッケージ。
【請求項７】
当該マイクロエレクトロニクスパッケージはバンプレスビルドアップレイヤパッケージである、請求項１に記載のマイクロエレクトロニクスパッケージ。
【請求項８】
少なくとも部分的にモールド材料内に封止され、且つ１００μｍ以下の第１のピッチを有する第１の複数の導電性パッドが付着されたダイと、
第１の複数の導電性ビアが形成された第１の層であり、該第１の複数の導電性ビアの各々が前記第１の複数の導電性パッドのうちの１つに電気的に接続された、第１の層と、
前記第１の層上に配置された第２の層であり、当該第２の層に、当該第２の層の周縁部に配置された第２の複数の導電性パッドが形成され、さらに、複数の導電性トレースが形成され、該複数の導電性トレースの各々が、前記第１の複数の導電性ビアのうちの１つと該第２の複数の導電性パッドのうちの１つとに電気的に接続された、第２の層と、
複数のワイヤボンドであり、該複数のワイヤボンドの各々が前記第２の複数の導電性パッドのうちの１つに電気的に接続された、複数のワイヤボンドと、
を有し、
前記第２の複数の導電性パッドは複数の同心リング状に配列されている、
バンプレスビルドアップレイヤパッケージ。
【請求項９】
前記モールド材料は第２の複数の導電性ビアを包含している、請求項８に記載のバンプレスビルドアップレイヤパッケージ。
【請求項１０】
前記第２の層の前記周縁部は、前記第２の層上に投影された前記ダイのフットプリントの外部に位置する前記第２の層の部分からなる、請求項８に記載のバンプレスビルドアップレイヤパッケージ。
【請求項１１】
前記第１の層は誘電材料からなり、且つ
前記第２の層はフォトレジスト材料からなる、
請求項８に記載のバンプレスビルドアップレイヤパッケージ。
【請求項１２】
前記第２の複数の導電性パッドは、前記第１のピッチより大きい第２のピッチを有する、請求項８に記載のバンプレスビルドアップレイヤパッケージ。
【請求項１３】
前記第２の複数の導電性パッドのうちの第１のグループは前記第２のピッチを有し、且つ
前記第２の複数の導電性パッドのうちの第２のグループは前記第２のピッチより大きい第３のピッチを有する、
請求項１２に記載のバンプレスビルドアップレイヤパッケージ。
【請求項１４】
第１の導電性パッドが形成されたダイを用意する工程と、
前記第１の導電性パッドが露出されるように、前記ダイの少なくとも一部をモールド材料内に封止する工程と、
前記第１の導電性パッド上に第１の層を形成する工程と、
前記第１の層内に導電性ビアを、該導電性ビアが前記第１の導電性パッドに接続されるように形成する工程と、
前記第１の層上に第２の層を形成する工程であり、該第２の層は該第２の層の周縁部に第２の導電性パッドを包含し、該第２の導電性パッドは前記導電性ビア及び前記第１の導電性パッドに電気的に接続される、工程と、
前記第２の導電性パッドにワイヤボンドを取り付ける工程と、
を有し、
前記第１の導電性パッドは第１の複数の導電性パッドのうちの１つであり、
前記第２の導電性パッドは第２の複数の導電性パッドのうちの１つであり、且つ
前記第２の層を形成する工程は、前記第２の層の前記周縁部内に複数の同心リング状に前記第２の複数の導電性パッドを配列することを有する、
マイクロエレクトロニクスパッケージを製造する方法。
【請求項１５】
前記第１の層を形成する工程は誘電体層を形成することを有し、且つ
前記第２の層を形成する工程はフォトレジスト層を形成することを有する、
請求項１４に記載の方法。
【請求項１６】
前記第２の層の前記周縁部は、前記第２の層上に投影された前記ダイのフットプリントの外部に位置する前記第２の層の部分からなる、
請求項１４に記載の方法。
【請求項１７】
前記第１の複数の導電性パッドは第１のピッチを有し、且つ
前記第２の層を形成する工程は、前記第１のピッチより大きい第２のピッチを有するように前記第２の複数の導電性パッドを配列することを有する、
請求項１４に記載の方法。
【請求項１８】
前記第２の層を形成する工程は、前記第２のピッチを有する第１のグループと、前記第２のピッチより大きい第３のピッチを有する第２のグループとに、前記第２の複数の導電性パッドを配列することを有する、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の開示の実施形態は、概して、マイクロエレクトロニクス装置に関し、より具体的には、そのような装置のパッケージング方法及び設計に関する。
【背景技術】
【０００２】
コンピュータマイクロプロセッサ、チップセット及びその他のマイクロエレクトロニクス装置は、しばしば、損傷に対する保護、コンピュータシステム内のその他のコンポーネントとの接続、及びその他の利点を提供するために、マイクロエレクトロニクスパッケージ内に配置される。例えばスマートフォンなどの幾つかの市場区分における用途では、今日、積層（スタック型）マイクロエレクトロニクスパッケージが一般的になっている。積層（又はその他の）パッケージ内で、基板へのダイの接続は伝統的に、ワイヤボンディングを用いるか、Ｃ４（controlled  collapse  chip  connect）バンプを用いるかの何れかで為される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
マイクロエレクトロニクスパッケージ及びその製造方法を提供する。
【課題を解決するための手段】
【０００４】
本発明の一実施形態において、マイクロエレクトロニクスパッケージは、第１の複数の導電性パッドが付着されたダイを有する。これらのパッドは１００μｍ以下のピッチを有する。マイクロエレクトロニクスパッケージは更に、第１の層と、該第１の層上に配置された第２の層とを有する。第１の層はその中に第１の複数の導電性ビアを有し、第１の複数の導電性ビアの各々は、第１の複数の導電性パッドのうちの１つに電気的に接続される。第２の層は、当該第２の層の周縁部付近に配置された第２の複数の導電性パッドを有するとともに、複数の導電性トレースを更に有し、該複数の導電性トレースの各々は、第１の複数の導電性ビアのうちの１つと第２の複数の導電性パッドのうちの１つとに電気的に接続される。マイクロエレクトロニクスパッケージはまた、複数のワイヤボンドを有し、該複数のワイヤボンドの各々は第２の複数の導電性パッドのうちの１つに電気的に接続される。
【図面の簡単な説明】
【０００５】
開示の実施形態は、以下の図を含んだ添付の図面とともに以下の詳細な説明を読むことによって、より十分に理解されるであろう。
【図１】本発明の一実施形態に係るマイクロエレクトロニクスパッケージを示す平面図である。
【図２】本発明の一実施形態に係る図１のマイクロエレクトロニクスパッケージを示す断面図である。
【図３】本発明の一実施形態に係るマイクロエレクトロニクスパッケージの製造方法を示すフローチャートである。
【図４】本発明の一実施形態に従った、図１及び２のマイクロエレクトロニクスパッケージを、その製造プロセスにおける様々な時点のうちの特定時点において示す断面図である。
【図５】本発明の一実施形態に従った、図１及び２のマイクロエレクトロニクスパッケージを、その製造プロセスにおける様々な時点のうちの特定時点において示す断面図である。
【図６】本発明の一実施形態に従った、図１及び２のマイクロエレクトロニクスパッケージを、その製造プロセスにおける様々な時点のうちの特定時点において示す断面図である。
【図７】本発明の一実施形態に従った、図１及び２のマイクロエレクトロニクスパッケージを、その製造プロセスにおける様々な時点のうちの特定時点において示す断面図である。
【図８】本発明の一実施形態に従った、図１及び２のマイクロエレクトロニクスパッケージを、その製造プロセスにおける様々な時点のうちの特定時点において示す断面図である。
【図９】本発明の一実施形態に従った、図１及び２のマイクロエレクトロニクスパッケージを、その製造プロセスにおける様々な時点のうちの特定時点において示す断面図である。
【図１０】本発明の一実施形態に係る積層ダイパッケージを示す平面図である。
【図１１】本発明の一実施形態に従った、ＰＯＰ構成を用いて下側パッケージに取り付けられたＢＢＵＬパッケージはんだ上の積層ダイを有するマイクロエレクトロニクスパッケージを示す図である。
【図１２】本発明の一実施形態に従った、ＰＩＰ構成を用いて下側パッケージに取り付けられたＢＢＵＬパッケージはんだ上の積層ダイを有するマイクロエレクトロニクスパッケージを示す図である。
【発明を実施するための形態】
【０００６】
説明の単純化及び明瞭化のため、図は構造化の一般的な手法を示し、周知の機能及び技術の説明及び詳細については、記述される本発明の実施形態の議論をいたずらに不明瞭にしないために省略する。また、図中の要素群は必ずしも縮尺通りに描かれていない。例えば、本発明の実施形態の理解を高める助けとなるよう、図中の一部の要素の寸法は他の要素に対して誇張されていることがある。相異なる図における同一の参照符号は同一の要素を表し、類似の参照符号は、必ずではないが、類似の要素を表す。
【０００７】
この説明及び請求項において用語“第１”、“第２”、“第３”、“第４”及びこれらに類するものが用いられる場合、それらは複数の類似要素を区別するために使用されているのであり、必ずしも特定の順番的あるいは時間的な順序を記述するものではない。理解されるように、そのように使用される用語は、適切な状況下で相互に交換可能であり、ここで説明される本発明の実施形態は、例えば、ここで図示あるいはその他の方法で説明されるものとは異なる順序で処理されることが可能である。同様に、或る方法が一連の工程を有するものとしてここで説明される場合、ここで提示されるそれらの工程の順序は、必ずしも、それらの工程が行われ得る唯一の順序ではなく、記述される特定の工程は省略される場合があり、且つ／或いは、ここで説明されない特定のその他の工程がその方法に追加される場合がある。また、用語“有する”、“含む”、“持つ”及びそれらの如何なる変形も、非排他的な包含に及ぶことが意図されるものであり、要素群の列挙を有するプロセス、方法、品目及び装置は、必ずしもそれらの要素群に限定されるものではなく、明示的に列挙されないその他の要素や、そのようなプロセス、方法、品目又は装置に本来備わるその他の要素を含み得るものである。
【０００８】
この説明及び請求項において用語“左”、“右”、“前”、“後”、“頂部”、“底部”、“上”、“下”及びこれらに類するものが用いられる場合、それらは説明目的で使用されているのであり、必ずしも恒久的な相対位置を記述するために使用されているわけではない。理解されるように、そのように使用される用語は、適切な状況下で相互に交換可能であり、ここで説明される本発明の実施形態は、例えば、ここで図示あるいはその他の方法で説明されるものとは異なる向きで処理されることが可能である。用語“結合される”は、ここでは、電気的あるいは非電気的に直接あるいは間接的に接続されることとして定義される。互いに“隣接する”としてここで記述される物は、このような言い回しが使用される状況に応じて、互いに物理的に接触していてもよいし、互いに近接していてもよいし、あるいは互いに同一の大まかな領域若しくはエリアにあってもよい。“一実施形態において”という言い回しがここで現れることは、必ずしも全てが同一の実施形態に言及しているわけではない。
【０００９】
上述のように、積層パッケージは幾つかの市場区分において一般的になっている。このようなパッケージは、将来、コンピュータシステムが一層高い計算パワーと一層小さいサイズとに向かう進路を歩み続けるにつれて、より広く使用されることになる見込みである。けれども、そのような小型パッケージで使用される相互接続（インターコネクト）技術が、解決しなければならない問題となっている。ワイヤボンディングは非常に十分に確立された技術であるが、その主な欠点の１つは、それがしばしば、ダイの周縁部付近に複数のパッドを配置する必要性のために、ダイサイズの増大をもたらし、ワイヤボンドされることが可能なパッドの行数が制限されるという事実をもたらすことである。この欠点はしばしば、代わりにＣ４技術を用いることによって解決される。何故なら、Ｃ４技術は（例えば、アレイパターンに分散された）より多数のボンドを作り出すことができることによって特徴付けられるからである。しかしながら、Ｃ４技術もまた、バンピング及びアセンブリのプロセス制約によって、ピッチスケーリング限界に直面している。
【００１０】
本発明の実施形態は、所謂バンプレスビルドアップレイヤ（Bumpless  Build-up  Layer；ＢＢＵＬ）技術を用いてダイを包囲するパッケージを作り出すことによって、これらの問題を解決する。ダイ内のピッチ寸法が縮められて、ダイサイズの縮小が可能になる。ＢＢＵＬ技術は、ダイバンプをパッケージ上の複数の周縁パッド行に“分配”するために使用される。これらのパッドは、必要に応じて積層パッケージを形成するよう、その他のパッケージ又はその他のシリコンダイにワイヤボンドされることが可能である。例えば、本発明の実施形態は、積層パッケージ内で非常に微細なピッチのダイを使用することを可能にする。望まれる場合には、これらのパッドの一部は、パッケージ・オン・パッケージ（ＰＯＰ）及びパッケージ・イン・パッケージ（ＰＩＰ）のアーキテクチャを実現するために使用されることができる。
【００１１】
図面を参照するに、図１及び図２は、それぞれ、本発明の一実施形態に係るマイクロエレクトロニクスパッケージ１００の平面図及び断面図である。図２は、図１の直線２−２に沿ってとられており、図１は、図２の矢印１−１によって指し示される層（レイヤ）を示している。図２に示すワイヤボンド（以下にて紹介・説明する）は、図の明瞭性を高めるために、図１では省略されている。同様に、同じ理由で、図１に示す導電性トレース（以下にて紹介・説明する）は図２では省略されている。
【００１２】
図１及び２に例示するように、マイクロエレクトロニクスパッケージ１００は、１００マイクロメートル（“ミクロン”又は“μｍ”とも称される）を超えないピッチ２１２を有する複数の導電性パッド２１１が付着されたダイ２１０を有している。（より大きいピッチほど、既存の技術で十分である傾向にある。）図示した実施形態において、ダイ２１０は少なくとも部分的にモールド材料（モールドコンパウンド）２５０に封止されている。これは、数ある理由の中でとりわけ、その上にパッケージの残りの部分が構築されるベース（基部）を提供するとともに、反り制御、熱放散、機械的補強などを支援するために行われる。また、図示した実施形態において、マイクロエレクトロニクスパッケージ１００は、バンプレスビルドアップレイヤ（ＢＢＵＬ）パッケージである。ＢＢＵＬ技術は、ダイ取付プロセスを排除し、故に、とりわけ、基板の反りの問題を回避するとともに、非常に微細なＣ４ピッチで組立プロセスを進められるという利点を有する。
【００１３】
マイクロエレクトロニクスパッケージ１００の層２２０は、複数の導電性ビア１２１を含んでおり、導電性ビア１２１の各々は、導電性パッド２１１のうちの１つに電気的に接続されている。図示した実施形態において、導電性ビア１２１は、層２２０において、１０×１０のアレイ状に配列されている。層２２０は好適なウェハ誘電材料からなり得る。
【００１４】
マイクロエレクトロニクスパッケージ１００は更に、層２２０上に配置された層１３０を有している。層１３０は、その中に、当該層１３０の周縁部１３５付近に配置された複数の導電性パッド１３１が形成され、さらに、複数の導電性トレース（配線）１３２が形成されている。導電性トレース１３２の各々は、導電性ビア１２１のうちの１つと導電性パッド１３１のうちの１つとに電気的に接続されている。層１３０は、例えばソルダーレジスト、ドライフィルムレジスト又はこれらに類するものなどの、フォトレジスト材料からなり得る。さらに、マイクロエレクトロニクスパッケージ１００は、各ワイヤボンドが導電性パッド１３１のうちの１つに電気的に接続された複数のワイヤボンド２４０を有している。
【００１５】
トレース１３２は、単一の層（層１３０）内に制限されるように示されているが、他の実施形態において複数の層内に配置されてもよい。換言すれば、ビア１２１からパッド１３１（すなわち、Ｃ４からアウタパッド）へと走るように配線を引き回すために複数の層を使用することが実現可能である。より具体的には、Ｃ４エリアから外側に、より大きいピッチのパッド（例えばパッド１３１など）まで配線をルーティング（経路付け）するために、図示したものと同様の複数の層で構成されるレイヤスタックを用いることができる。ビア１２１上に直接的にビアを付加することが可能であり、該ビアが層１３０を貫通して走り、そこで第２のルーティング層をパターニングすることができる。一例として、このルーティングは層１３０の直上でパターニングされ得る。パターニング後、この第２のルーティング層の頂部で更なるレジストがパターニングされ得る。このプロセスは、必要な層数にわたって繰り返され得る。
【００１６】
図示した実施形態において、層１３０の周縁部１３５は、層１３０上に投影したダイ２１０のフットプリント（設置領域）の外側に位置する層１３０の部分からなる。図１において、該フットプリントは、導電性ビア１２１の１０×１０アレイによって形成される正方形によって大まかに表される。一部の実施形態において、導電性パッド１３１は、周縁部１３５内の複数の同心リングに配列される。図示した実施形態においては、２つのそのようなリングが示されている。
【００１７】
図示のように、導電性パッド１３１は、導電性パッド２１１のピッチ２１２より大きいピッチ１１２を有している。一例として、ピッチ１１２はおよそ１００μｍとし得る。Ｌ０パッドを、ワイヤボンディングを可能にする周縁Ｌ１パッドリングへと分配するようにパターン設計される。複数のＬ１パッドのうちの一部は、ＰＯＰ（パッケージ・オン・パッケージ）又はＰＩＰ（パッケージ・イン・パッケージ）を可能にする一層大きいピッチで分布され得る。これに関連して、図示した実施形態は、ピッチ１１２を有する第１グループの導電性パッド１３１と、ピッチ１１２より大きいピッチ１１３を有する第２グループ（図示のように層１３０のコーナー部とし得るが、必ずしもそこに配置されるわけではない）の導電性パッド１３１とを有している。ＰＯＰ又は同様のアーキテクチャにおいて、モールド材料２５０はその中に、ＰＯＰはんだバンプ又はこれに類するものを受け入れる導電性ビアを含み得る。図２においては、これらの導電性ビアは、ＰＯＰはんだバンプ２６０で充填されているため、見て取ることができない。
【００１８】
図３は、本発明の一実施形態に係るマイクロエレクトロニクスパッケージを製造する方法３００を示すフローチャートである。一例として、方法３００は、図１に最初に示したマイクロエレクトロニクスパッケージ１００と同様のマイクロエレクトロニクスパッケージの形成をもたらし得る。
【００１９】
方法３００の工程３１０は、導電性パッドが上に形成されたダイを用意する。ここ（及び以下の段落の様々な箇所）では説明を単純にするために単一の導電性パッドのみに言及するが、理解されるように、ダイはその上に形成された複数の導電性パッドを有することができ、また恐らくはそうであり、説明する単一のパッドは全てのそのようなパッドを代表するものである。一例として、ダイ及び導電性パッドは、それぞれ、図２に示したダイ２１０及び導電性パッド２１１と同様とし得る。
【００２０】
一実施形態において、方法３００の先行工程又は工程３１０は更に、“再配線”ＢＢＵＬウェハのキャリアとして機能するマウントプレート上に好適な接着剤をディスペンスすることを有し、その後、個片化されたダイがアクティブ面を上にして該接着剤層上に配置される。ダイは、非常に微細なバンプピッチ２１２を有する非常に小さいバンプ（Ｌ０パッド）を有することができる。一例を挙げると、ダイは２５μｍピッチで１５μｍのバンプ径を有し得る。
【００２１】
図４−９は、本発明の一実施形態に係る製造プロセスの様々な時点でのマイクロエレクトロニクスパッケージ１００を示す断面図である。図４に示すように、ダイ２１０は、接着剤４２０を用いてマウントプレート４１０上にマウントされる。
【００２２】
方法３００の工程３２０は、導電性パッドが露出されるように、ダイの少なくとも一部をモールド材料内に封止する。一例として、モールド材料は、図２に示したモールド材料２５０と同様とし得る。一実施形態において、工程３２０（又は別工程）は、導電性パッドを露出させるために、（当初、ダイ及びパッドを完全に覆うようにディスペンスされた）モールド材料の一部を研磨除去すること、又はその他の方法で除去することを有する。図５は、ダイ２１０を封止しながらも導電性パッド２１１を露出させるモールド材料２５０を示している。
【００２３】
方法３００の工程３３０は、導電性パッド上に第１の層をディスペンスあるいはその他の方法で形成する。従って、一実施形態において、工程３３０は誘電体層を形成することを有する。一例として、第１の層は、図２に示した層２２０と同様とし得る。
【００２４】
方法３００の工程３４０は、第１の層内に導電性ビアを、該導電性ビアが導電性パッドに接続されるように形成する。一例として、導電性ビアは、図１に示した導電性ビア１２１と同様とし得る。これらのビアは、Ｌ０とＬ１とを互いに接続する（故に、Ｌ０−Ｌ１ビアと称し得る）。図６は、モールド材料２５０、ダイ２１０及び導電性パッド２１１の上の層２２０を示しており、さらに、層２２０内且つＬ０パッド（すなわち、導電性パッド２１１）の頂部上に導電性ビア１２１が開けられていることを例示している。上述のように、層２２０は好適なウェハ誘電材料からなり得る。導電性ビア１２１は、一実施形態において、プラス又はマイナス５μｍのアライメントで５μｍの直径を有し得る。
【００２５】
図６にはまた、ドライフィルムレジスト、又はＬ０−Ｌ１誘電体（すなわち、層２２０）の頂部上にスピンオン（あるいはその他の方法で塗布）されてパターニングされたその他のフォトレジスト材料６１０が示されている。このパターンは、Ｌ０−Ｌ１ビアと、Ｌ１層（すなわち、層１３０）でのルーティングのためのビア頂部のＬ１パッド（図７参照）とを開口するように作用する。例示的な一実施形態において、Ｌ１ルーティング（すなわち、トレース１３２（図１参照））は、２／２μｍのＬ／Ｓ（ライン／スペース）の寸法で形成され得る。このパターンは、上述のように、Ｌ０パッドを、ワイヤボンディングを可能にする周縁Ｌ１パッドリングへと分配するように設計される。フォトレジスト材料６１０内の開口６１１が、その後、Ｌ１パッドのうちの１つを受け入れることになる。やはり上述したように、複数のＬ１パッドのうちの一部は、ＰＯＰを可能にする一層大きいピッチで分布されてもよい。図７は、上述のパターンを形成するように銅（又はその他の導電性）めっきが堆積あるいはその他の方法で設けられた製造プロセスの一時点を示している。故に、層２２０の頂部上に導電性パッド１３１（すなわち、Ｌ１パッド）を見て取ることができる。フォトレジスト材料６１０は、何らかの好適プロセスを用いて除去されている。
【００２６】
方法３００の工程３５０は、第１の層上に第２の層を形成する。第２の層は当該第２の層の周縁部に第２の導電性パッドを包含しており、第２の導電性パッドは導電性ビア及び第１の導電性パッドに電気的に接続されている。一例として、第２の層は、図１に最初に示した層１３０と同様とし得る。従って、一実施形態において、工程３５０はフォトレジスト層を形成することを有する。他の一例として、第２の層の周縁部は、やはり図１に示した周縁部１３５と同様とし得る。従って、一実施形態において、第２の層の周縁部は、第２の層上に投影されたダイのフットプリントの外側に位置する第２の層の部分からなる。
【００２７】
特定の実施形態において、第２の導電性パッドは複数の導電性パッドのうちの１つであり、工程３５０は第２の層の周縁部内に複数の同心リング状に複数の導電性パッドを配列することを有する。同じ実施形態又は他の一実施形態において、工程３５０は、第１のピッチより大きい第２のピッチを有するように、第２の複数の導電性パッドを配列することを有する。一部の実施形態において、工程３５０は、第２の複数の導電性パッドを、第２のピッチを有する第１のグループと、第２のピッチより大きい第３のピッチを有する第２のグループとに配列することを有する。
【００２８】
図８は、ディスペンスされて、後続工程で形成されるワイヤボンド用の開口８１０を形成するようにパターニングされた層１３０（例えば、ソルダーレジスト、ドライフィルムレジスト又はこれらに類するものからなる）を示している。ＢＢＵＬパッケージがＰＯＰパッケージの部分をなす必要がある場合、Ｌ１  ＰＯＰパッドを露出させるために、ビアがモールド材料を貫通するようにレーザドリル加工される（あるいは、その他の方法でモールド材料内に形成される）。図９は、マウントプレート４１０及び接着剤４２０の（何らかの好適プロセスを用いた）除去後、且つモールド材料２５０内のビア９１０の形成後の、マイクロエレクトロニクスパッケージ１００を示している。ワイヤボンド及びＰＯＰパッドに必要とされ得る表面仕上げがめっきされ、あるいはその他の方法で形成され得る。
【００２９】
方法３００の工程３６０は、第２の導電性パッドにワイヤボンドを取り付ける。一例として、ワイヤボンドは、図２に示したワイヤボンド２４０と同様とし得る。工程３６０又は別工程は、望まれる場合には、ＰＯＰパッケージングのためのはんだバンピングを含み得る。工程３６０の実行の後、マイクロエレクトロニクスパッケージ１００は図１及び２に示したような外観となり得る。
【００３０】
上述の実施形態に加えて、例えばアクティブ面を下にしたダイ載置、積層ダイ、ＰＩＰ及びその他のパッケージアーキテクチャを含む本発明のその他の実施形態も作り出され得る。それらの一部を図１０−１２に示す。図１０は、本発明の一実施形態に係る積層ダイパッケージ１０００を示している。図１１は、本発明の一実施形態に従った、ＰＯＰ構成を用いて下側パッケージに取り付けられたＢＢＵＬパッケージはんだ上の積層ダイを有するマイクロエレクトロニクスパッケージ１１００を示している。図１２は、本発明の一実施形態に従った、ＰＩＰ構成を用いて下側パッケージに取り付けられたＢＢＵＬパッケージはんだ上の積層ダイを有するマイクロエレクトロニクスパッケージを示している。
【００３１】
特定の実施形態を参照して本発明を説明したが、当業者に理解されるように、本発明の精神又は範囲を逸脱することなく様々な変形が為され得る。従って、本発明の実施形態の開示は、本発明の範囲の例示を意図するものであって、限定的であることを意図するものではない。本発明の範囲は、添付の請求項によって必要とされる範囲によってのみ限定されるべきである。例えば、当業者には容易に明らかになるように、ここで説明したマイクロエレクトロニクスパッケージ並びにそれに関連する構造及び方法は、多様な実施形態にて実現されることができ、それらの実施形態のうちの特定のものに関する以上の説明は、必ずしも、全ての取り得る実施形態の完全な説明を表すわけではない。
【００３２】
また、特定の実施形態に関して、利益、その他の利点、及び問題の解決策を説明した。しかしながら、それらの利益、利点、問題の解決策、及び何らかの利益、利点若しくは解決策を生じさせる、あるいは一層明白なものにする如何なる要素又は要素群も、何れかの請求項又は全ての請求項の重要、必要あるいは本質的な特徴又は要素として解されるべきではない。
【００３３】
さらに、ここで開示した実施形態及び限定事項は、それらの実施形態及び／又は限定事項が：（１）請求項中で明示的に要求されていない場合；及び（２）均等論の下で請求項中の明示的な要素及び／又は限定事項と潜在的に均等であるわけではない場合、奉仕の原則の下で公に捧げられるものではない。
【図１】
0005426031.tif 000002
【図２】
0005426031.tif 000003
【図３】
0005426031.tif 000004
【図４】
0005426031.tif 000005
【図５】
0005426031.tif 000006
【図６】
0005426031.tif 000007
【図７】
0005426031.tif 000008
【図８】
0005426031.tif 000009
【図９】
0005426031.tif 000010
【図１０】
0005426031.tif 000011
【図１１】
0005426031.tif 000012
【図１２】
0005426031.tif 000013