(57)【特許請求の範囲】
【請求項１】
トランスの１次巻き線と基準電位との間に接続されたスイッチ素子をオンオフして、２次側に接続された負荷に電力を供給するスイッチング電源の制御用半導体装置であって、
コンデンサが外付けされ、前記トランスの補助巻き線から電源電圧が入力される電源端子と、前記トランスの１次側に供給される電圧が入力される起動用端子と、前記起動用端子から前記電源端子に起動電流を流して前記コンデンサを充電する起動回路を有し、
前記起動回路は、それぞれドレイン端子が前記起動用端子に接続された第１および第２の接合型電界効果トランジスタと、前記第１の接合型電界効果トランジスタのソース端子と前記電源端子の間に接続された第１のＮチャネルＭＯＳトランジスタと、前記第２の接合型電界効果トランジスタのソース端子を電源とするカレントミラー回路と、該カレントミラー回路の入力端子にドレイン端子が接続された第３の接合型電界効果トランジスタと、該第３の接合型電界効果トランジスタのソース端子と前記基準電位との間に接続された第１のＰチャネルＭＯＳトランジスタと、前記カレントミラー回路の出力端子と前記基準電位との間に接続された第２のＮチャネルＭＯＳトランジスタを有し、
前記第３の接合型電界効果トランジスタのゲート端子が前記基準電位に接続され、前記カレントミラー回路の出力端子が前記第１のＮチャネルＭＯＳトランジスタのゲート端子に接続され、
前記スイッチング電源の起動時には前記第１のＰチャネルＭＯＳトランジスタおよび第２のＮチャネルＭＯＳトランジスタのゲート電位を低くするとともに、起動が終了すると前記第１のＰチャネルＭＯＳトランジスタおよび第２のＮチャネルＭＯＳトランジスタのゲート電位を高くすることを特徴とするスイッチング電源の制御用半導体装置。
【請求項２】
前記第１のＰチャネルＭＯＳトランジスタの替わりにＰＮＰトランジスタを前記第３の接合型電界効果トランジスタのソース端子と前記基準電位との間に設け、
前記スイッチング電源の起動時には前記ＰＮＰトランジスタのベース端子および第２のＮチャネルＭＯＳトランジスタのゲート端子への入力電位を低くするとともに、起動が終了すると前記ＰＮＰトランジスタのベース端子および第２のＮチャネルＭＯＳトランジスタのゲートへの入力電位を高くすることを特徴とする請求項１に記載のスイッチング電源の制御用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスの１次巻き線とグランドとの間に接続されたスイッチ素子をオンオフ（ｏｎ／ｏｆｆ）して、２次側に接続された負荷に電力を供給するスイッチング電源の制御用半導体装置に関する。
【背景技術】
【０００２】
従来、フライバック型のスイッチング電源において、トランスの１次巻き線に接続されたスイッチ素子をオンオフして２次側に電圧を誘起するスイッチング電源制御用ＩＣ（半導体集積回路）がある。このスイッチング電源制御用ＩＣは起動回路を具備し、トランスの１次側の補助巻き線から供給される電源電圧が安定するまで当該起動回路から電源を供給するようにしている。
【０００３】
図２に基づき、従来の起動回路について説明する。図２は、従来のスイッチング電源の一例の要部回路図を示すものであり、１次巻線Ｐ１，補助巻線Ｐ２および２次巻線Ｓ１を有するトランスＴ、スイッチング素子ＭＮＳＷ、ダイオードＤ１，Ｄ２、コンデンサＣｏ，Ｃ１およびスイッチング電源制御用ＩＣ１００を備えている。図中のＳ，Ｄ，Ｇはそれぞれトランジスタのソース端子，ドレイン端子，ゲート端子を表す。トランスＴの１次巻線Ｐ１の一端は入力電源Ｖｈ（その電圧もＶｈで示す。）に接続され、他端はスイッチング素子ＭＮＳＷに接続されている。スイッチング素子ＭＮＳＷはＮチャネルＭＯＳトランジスタで構成され、そのドレイン端子はトランスＴの１次巻線Ｐ１の他端に接続され、ソース端子は接地されている。スイッチング素子ＭＮＳＷのゲート端子はスイッチング電源制御用ＩＣからの出力信号Ｖｓｗが入力されていて、スイッチング素子ＭＮＳＷは信号Ｖｓｗによってオンオフされる。トランスＴの２次巻線Ｓ１の一端は接地され、他端はダイオードＤ１とコンデンサＣｏからなる整流・平滑回路に接続されている。スイッチング素子ＭＮＳＷのオンオフ動作により２次巻線Ｓ１に発生する電圧は、この整流・平滑回路で整流・平滑され、図示しない負荷に出力電圧Ｖｏｕtとして供給される。
【０００４】
トランスＴの補助巻線Ｐ２の一端は接地され、他端はダイオードＤ２とコンデンサＣ１からなる整流・平滑回路に接続されている。スイッチング素子ＭＮＳＷのオンオフ動作により補助巻線Ｐ２に発生する電圧は、この整流・平滑回路で整流・平滑され、スイッチング電源制御用ＩＣ１００に電源電圧を供給する。
【０００５】
スイッチング電源制御用ＩＣ１００は起動用端子ＶＨ、電源端子ＶＣＣ、出力端子ＶＳＷを備えている。これ以外にも出力電圧Ｖｏｕtの値をフィードバックする端子や接地端子などを備えているが、本発明には関係ないので図示を省略している。電源制御用ＩＣ１００は内部に、起動回路を構成する接合型電界効果トランジスタ（Junction FET）Ｊ１，Ｊ２、ＮチャネルＭＯＳトランジスタＭＮ１，ＭＮ２、抵抗Ｒおよびスイッチング素子ＭＮＳＷのオンオフを制御する信号Ｖｓｗを生成する制御回路１１０を備えている。なお、端子と同様、回路についても発明に関係ないものの図示は省略している。
【０００６】
スイッチング電源が通常動作を始めればスイッチング電源制御用ＩＣ１００は補助巻線Ｐ２に誘起される電圧によって動作するが、起動時の電源端子ＶＣＣの電圧はゼロであり、スイッチング電源制御用ＩＣ１００がスイッチング素子ＭＮＳＷをオンオフできないので、入力電源Ｖｈから起動回路を介してコンデンサＣ１に起動電流が流れる。そして、電源端子ＶＣＣの電圧が、スイッチング電源制御用ＩＣ１００が動作するのに必要な電圧まで上昇すると、起動回路からコンデンサＣ１に流れる起動電流が止まる構成となっている。これによって、電源端子ＶＣＣに供給される電源電圧が、スイッチング電源制御用ＩＣ１００が動作できる電圧に立ち上がることが出来る。
【０００７】
起動回路には、高電圧の入力を受けることができて起動電流の大きさを制御し易い接合型電界効果トランジスタが用いられる（例えば特許文献１〜４を参照）。図２はこのような従来の起動回路を説明するための図である。
【０００８】
まず接合型電界効果トランジスタの特性について簡単に説明しておくと、接合型電界効果トランジスタは、ソース−ゲート間の電位差が大きいほど空乏層が広がりチャネルが狭くなるため、ドレイン電流は減少していく。ソース端子の電位をゲート端子の電位に対し上げていくと実質上ドレイン電流ゼロとみなせる値まで絞ることができる。このときのソース−ゲート間電圧を、以下ピンチオフ電圧と呼ぶ。
【０００９】
スイッチング電源の起動時には、ＮチャネルＭＯＳトランジスタＭＮ２がオフ（遮断）されていて、ＮチャネルＭＯＳトランジスタＭＮ１のゲートが接合型電界効果トランジスタＪ２および抵抗Ｒによって電圧Ｖｈによってプルアップされるため、ＮチャネルＭＯＳトランジスタＭＮ１がオン（導通）している。そのため、電源Ｖｈ→起動用端子ＶＨ→接合型電界効果トランジスタＪ１→ＮチャネルＭＯＳトランジスタＭＮ１→電源端子ＶＣＣ→コンデンサＣ１という経路で電流が流れて、コンデンサＣ１が充電される。これによりスイッチング電源制御用ＩＣ１００の電源端子ＶＣＣの電圧が立ち上がり、スイッチング電源制御用ＩＣ１００およびスイッチング電源の動作を開始することができる。
【００１０】
スイッチング電源の動作中は、スイッチング素子ＭＮＳＷのスイッチング動作により補助巻線Ｐ２から供給される電流で電源端子ＶＣＣの電圧を維持できるため、制御回路１１０がＮチャネルＭＯＳトランジスタＭＮ２をオンさせてＮチャネルＭＯＳトランジスタＭＮ１のゲート電圧を接地電位にし、ＮチャネルＭＯＳトランジスタＭＮ１をオフさせている。これにより、起動用端子ＶＨから電源端子ＶＣＣに流れる電流を遮断する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−２５８５５４号公報
【特許文献２】特開２００８−１３０７３３号公報
【特許文献３】特開２００８−１５３６３６号公報
【特許文献４】特開２００９−２３２４９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
スイッチング電源の動作中は、上述のようにＮチャネルＭＯＳトランジスタＭＮ１がオフされて、接合型電界効果トランジスタＪ１には電流が流れないようになるが、接合型電界効果トランジスタＪ２に流れる電流が問題になる。すなわち、スイッチング電源の動作中は上述のようにＮチャネルＭＯＳトランジスタＭＮ２がオンされているため、電源Ｖｈ→起動用端子ＶＨ→接合型電界効果トランジスタＪ２→ＮチャネルＭＯＳトランジスタＭＮ２→接地電位という経路で電流が流れる。電源Ｖｈは、通常は商用交流電源を全波整流したものが適用され、高電圧電源であるため、上記経路に僅かな電流が流れてもその電流による損失は大きなものになり、問題となる。この電流を減らすためには抵抗Ｒの抵抗値を大きくする必要があるが、ＩＣ中に大きな抵抗を形成するには膨大な面積を必要とし、また、高シート抵抗のポリシリコンをそのために用意するのはコストアップになってしまう、という問題がある、
本発明は、従来技術に関する以上の課題を解決し、スイッチング電源の動作中に起動用端子ＶＨからの電流流入を防止し、電力損失を抑制することができるスイッチング電源の制御用半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
そこで、上記課題を解決するために、請求項１に係る発明は、トランスの１次巻き線と基準電位との間に接続されたスイッチ素子をオンオフして、２次側に接続された負荷に電力を供給するスイッチング電源の制御用半導体装置であって、コンデンサが外付けされ、前記トランスの補助巻き線から電源電圧が入力される電源端子と、前記トランスの１次側に供給される電圧が入力される起動用端子と、前記起動用端子から前記電源端子に起動電流を流して前記コンデンサを充電する起動回路を有し、前記起動回路は、それぞれドレイン端子が前記起動用端子に接続された第１および第２の接合型電界効果トランジスタと、前記第１の接合型電界効果トランジスタのソース端子と前記電源端子の間に接続された第１のＮチャネルＭＯＳトランジスタと、前記第２の接合型電界効果トランジスタのソース端子を電源とするカレントミラー回路と、該カレントミラー回路の入力端子にドレイン端子が接続された第３の接合型電界効果トランジスタと、該第３の接合型電界効果トランジスタのソース端子と前記基準電位との間に接続された第１のＰチャネルＭＯＳトランジスタと、前記カレントミラー回路の出力端子と前記基準電位との間に接続された第２のＮチャネルＭＯＳトランジスタを有し、前記第３の接合型電界効果トランジスタのゲート端子が前記基準電位に接続され、前記カレントミラー回路の出力端子が前記第１のＮチャネルＭＯＳトランジスタのゲート端子に接続され、前記スイッチング電源の起動時には前記第１のＰチャネルＭＯＳトランジスタおよび第２のＮチャネルＭＯＳトランジスタのゲート電位を低くするとともに、起動が終了すると前記第１のＰチャネルＭＯＳトランジスタおよび第２のＮチャネルＭＯＳトランジスタのゲート電位を高くすることを特徴とする。
【００１４】
請求項２に係る発明は、請求項１に係る発明において、前記第１のＰチャネルＭＯＳトランジスタの替わりにＰＮＰトランジスタを前記第３の接合型電界効果トランジスタのソース端子と前記基準電位との間に設け、前記スイッチング電源の起動時には前記ＰＮＰトランジスタのベース端子および第２のＮチャネルＭＯＳトランジスタのゲート端子への入力電位を低くするとともに、起動が終了すると前記ＰＮＰトランジスタのベース端子および第２のＮチャネルＭＯＳトランジスタのゲートへの入力電位を高くすることを特徴とする。
【発明の効果】
【００１５】
この発明のスイッチング電源の制御用半導体装置はその起動回路に、起動電流を流す第１の接合型電界効果トランジスタと、第１の接合型電界効果トランジスタのゲートを制御するための第２の接合型電界効果トランジスタを有し、第２の接合型電界効果トランジスタと接地電位の間にカレントミラー回路、第３の接合型電界効果トランジスタ、およびＰチャネルＭＯＳトランジスタもしくはＰＮＰトランジスタを設けている。スイッチング電源の起動時はカレントミラー回路を動作させることにより起動電流を流し、動作時はカレントミラーをオフさせることにより第２の接合型電界効果トランジスタに流れる電流を遮断し、電力損失を抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るスイッチング電源の制御用半導体装置の起動回路について説明するために示すスイッチング電源の要部回路図である。
【図２】従来の起動回路について説明するために示す従来のスイッチング電源の要部回路図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施するための最良の形態について、図面を参照して詳細に説明する。
図１は本発明の実施形態に係るスイッチング電源の制御用半導体装置、特にその起動回路について説明するために示す、スイッチング電源の要部回路図である。図２と同じ部位には同じ符号を付して、詳細な説明は省略する。なお、図中のＳ，Ｄ，Ｇはそれぞれトランジスタのソース端子，ドレイン端子，ゲート端子を表す。
【００１８】
図１のスイッチング電源は、スイッチング電源制御用ＩＣ（スイッチング電源の制御用半導体装置）以外は図２と同じ構成である。図１のスイッチング電源制御用ＩＣ１０は、図２のスイッチング電源制御用ＩＣ１００と同様に、起動用端子ＶＨ、電源端子ＶＣＣ、出力端子ＶＳＷを備えている。これ以外にも出力電圧Ｖｏｕtの値をフィードバックする端子や接地端子などを備えているが、本発明には関係ないので図示を省略している。電源制御用ＩＣ１０はまた、内部に起動回路を構成する接合型電界効果トランジスタ（Junction FET）Ｊ１，Ｊ２，Ｊ３、ＮチャネルＭＯＳトランジスタＭＮ１，ＭＮ２、ＰチャネルＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＰ３およびスイッチング素子ＭＮＳＷのオンオフを制御する信号Ｖｓｗを生成する制御回路２０を備えている。制御回路２０は図２の制御回路１１０と同じもので構成することができる。なお、端子と同様、回路についても発明に関係ないものの図示は省略している。
【００１９】
接合型電界効果トランジスタＪ１，Ｊ２のドレイン端子は起動用端子ＶＨに接続され、ゲート端子は接地されている。接合型電界効果トランジスタＪ１のソース端子はＮチャネルＭＯＳトランジスタＭＮ１を介して電源端子ＶＣＣに接続されている。
【００２０】
ＰチャネルＭＯＳトランジスタＭＰ２，ＭＰ３のソース端子は接合型電界効果トランジスタＪ２のソース端子に接続され、ゲート端子は共にＰチャネルＭＯＳトランジスタＭＰ２のドレイン端子に接続されている。ＰチャネルＭＯＳトランジスタＭＰ２，ＭＰ３はミラー回路を構成していて、ＰチャネルＭＯＳトランジスタＭＰ２，ＭＰ３のドレイン端子がそれぞれカレントミラー回路の入力端子，出力端子を構成している。また、ＰチャネルＭＯＳトランジスタＭＰ２，ＭＰ３のソース端子がカレントミラー回路の電源端子を構成していて、カレントミラー回路は接合型電界効果トランジスタＪ２のソース端子から電源供給を受けている。
【００２１】
ＰチャネルＭＯＳトランジスタＭＰ２のドレイン端子と接地電位の間には接合型電界効果トランジスタＪ３とＰチャネルＭＯＳトランジスタＭＰ１の直列回路が接続されている。ＰチャネルＭＯＳトランジスタＭＰ３のドレイン端子と接地電位の間にはＮチャネルＭＯＳトランジスタＭＮ２が接続されている。接合型電界効果トランジスタＪ３のゲート端子は接地され、ＰチャネルＭＯＳトランジスタＭＰ１のゲート端子とＮチャネルＭＯＳトランジスタＭＮ２には制御回路２０からの出力信号Ｖｓｔｃが共通に入力されている。また、ＰチャネルＭＯＳトランジスタＭＰ３のドレイン端子とＮチャネルＭＯＳトランジスタＭＮ２のドレイン端子との接続点がＮチャネルＭＯＳトランジスタＭＮ１のゲート端子に接続されている。
【００２２】
スイッチング電源の起動時には、制御回路２０からの出力信号ＶｓｔｃがＬ（Low）レベルとなって、ＮチャネルＭＯＳトランジスタＭＮ２がオフとなる。ＰチャネルＭＯＳトランジスタＭＰ１はソースフォロワの構成となっているので、ＰチャネルＭＯＳトランジスタＭＰ１のソース端子の電圧は、ＰチャネルＭＯＳトランジスタＭＰ１の閾値電圧程度の値となる。これは接合型電界効果トランジスタＪ３のソース端子の電圧でもあり、この電圧が接合型電界効果トランジスタＪ３のピンチオフ電圧より低くなるようデバイス特性を調整しておけば、接合型電界効果トランジスタＪ３に電流が流れる。ここで、接合型電界効果トランジスタＪ３のソース端子の電圧が上がると、接合型電界効果トランジスタＪ３に流れる電流が減少し、ＰチャネルＭＯＳトランジスタＭＰ１に流れる電流が増加する。ソース端子の電圧は２つのトランジスタに流れる電流が等しくなる値に落ち着き、このソース端子の電圧で決まる電流がカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＭＰ２に流れる。カレントミラー回路によりこの電流をコピーした電流が、ＰチャネルＭＯＳトランジスタＭＰ３に流れる。このとき、ＮチャネルＭＯＳトランジスタＭＮ２はオフしているので、ＰチャネルＭＯＳトランジスタＭＰ３に流れる電流はＮチャネルＭＯＳトランジスタＭＮ１のゲート容量の充電に使われる。これにより、ＮチャネルＭＯＳトランジスタＭＮ１のゲート端子電圧が上昇し、ＮチャネルＭＯＳトランジスタＭＮ１がオンする。従い、起動用端子ＶＨと電源端子ＶＣＣとの間に電流経路（接合型電界効果トランジスタＪ１とＮチャネルＭＯＳトランジスタＭＮ１）が形成され、この電流経路を介して入力電源ＶｈからコンデンサＣ１に起動電流が流れてコンデンサＣ１を充電することにより、電源端子ＶＣＣの電圧が立ち上がり、スイッチング電源制御用ＩＣ１０およびスイッチング電源の動作を開始することができる。
【００２３】
起動が終了してスイッチング電源のスイッチング動作が開始されると、制御回路２０からの出力信号ＶｓｔｃがＨ（High）レベルとなって、ＮチャネルＭＯＳトランジスタＭＮ２がオンとなる。ＮチャネルＭＯＳトランジスタＭＮ２がオン（導通）するため、ＮチャネルＭＯＳトランジスタＭＮ１のゲート電位がＬレベルとなってＮチャネルＭＯＳトランジスタＭＮ１がオフし、ＮチャネルＭＯＳトランジスタＭＮ１に流れる電流は遮断される。
【００２４】
一方、ＰチャネルＭＯＳトランジスタＭＰ１のゲート信号もＨレベルとなる。すると、ＰチャネルＭＯＳトランジスタＭＰ１がソースフォロワ構成となっているため、ＰチャネルＭＯＳトランジスタＭＰ１のソース端子電位が出力信号ＶｓｔｃのＨレベルの電圧値とＰチャネルＭＯＳトランジスタＭＰ１の閾値電圧の和の電圧（＝Ｖｓｆｏｕｔ）に向かって上昇する。しかしながら、電圧Ｖｓｆｏｕｔが接合型電界効果トランジスタＪ３のピンチオフ電圧より高いと、途中で接合型電界効果トランジスタＪ３がオフして、この経路を流れる電流が遮断される。従い、電圧Ｖｓｆｏｕｔ（出力信号ＶｓｔｃのＨレベルの電圧値とＰチャネルＭＯＳトランジスタＭＰ１の閾値電圧の和の電圧）が接合型電界効果トランジスタＪ３のピンチオフ電圧以上であるように接合型電界効果トランジスタＪ３のピンチオフ電圧，ＰチャネルＭＯＳトランジスタＭＰ１の閾値電圧および信号ＶｓｔｃのＨ（High）レベル電圧値を構成しておくことにより、接合型電界効果トランジスタＪ３をオフさせることができる。
【００２５】
接合型電界効果トランジスタＪ３がオフすると、カレントミラー回路の入力側トランジスタであるＰチャネルＭＯＳトランジスタＭＰ２に電流が流れなくなり、これによりカレントミラーの出力側トランジスタであるＰチャネルＭＯＳトランジスタＭＰ３にも電流が流れなくなる。従い、起動用端子ＶＨからスイッチング電源制御用ＩＣ１０内部に電流を流す経路は全て遮断される。このように、本発明の実施の形態は、スイッチング電源の動作時に起動用端子ＶＨからスイッチング電源制御用ＩＣ１０に流入する電流を原理的にゼロとすることができ、確実に電力損失を抑制することができるものである。
【００２６】
また、信号ＶｓｔｃがＬレベルのとき、接合型電界効果トランジスタＪ３のソース端子電位はＰチャネルＭＯＳトランジスタＭＰ１の閾値電圧程度の値となるが、用いるデバイスの都合でこのときでも接合型電界効果トランジスタＪ３のソース端子電位がピンチオフ電圧を超えてしまうようである場合は、ＰチャネルＭＯＳトランジスタＭＰ１の替わりにＰＮＰトランジスタを用いればよい。
【符号の説明】
【００２７】
１０，１００  スイッチング電源制御用ＩＣ（スイッチング電源の制御用半導体装置）
２０，１１０  制御回路
Ｃ１，Ｃｏ  コンデンサ
Ｄ１，Ｄ２  ダイオード
Ｊ１，Ｊ２，Ｊ３  接合型電界効果トランジスタ（Junction FET）
ＭＮ１，ＭＮ２  ＮチャネルＭＯＳトランジスタ
ＭＮＳＷ  スイッチング素子（ＮチャネルＭＯＳトランジスタ）
ＭＰ１，ＭＰ２，ＭＰ３  ＰチャネルＭＯＳトランジスタ
Ｐ１  トランスの１次巻線
Ｐ２  トランスの補助巻線
Ｓ１  トランスの２次巻線
Ｔ  トランス
ＶＣＣ  電源端子
ＶＨ  起動用端子
【図１】
0005440465.tif 000002
【図２】
0005440465.tif 000003