(57)【特許請求の範囲】
【請求項１】
ボンディングパッドが外部に露出された半導体基板を準備する工程と、
前記半導体基板上に下部のチタン（Ｔｉ）層、中間の窒化チタン（ＴｉＮ）層、及び上部の銅（Ｃｕ）層が順次に積層された３層構造で形成された種層を形成する工程と、
前記種層上に所定のパターンを持つ金属配線をメッキ方式で形成する工程と、
前記３層構造で形成された種層の前記メッキにおいて使われた上部の銅層の膜の前記金属配線以外の部分のみを除去し、すべての前記金属配線を前記種層の下部のチタン層及び中間の窒化チタン層により接続させる工程と、
前記金属配線上に無電解メッキで表面導電層を形成する工程と、
前記表面導電層を形成する工程中に前記上部の銅層の膜の除去で露出した前記種層の中間の窒化チタン層を除去する工程と、
前記半導体基板上に残留する前記種層の下部のチタン層を除去する工程とを有し、
前記拡散防止層の材質は、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｃｒ、Ａｌの内から選択される一つであることを特徴とする均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項２】
前記所定のパターンを持つ金属配線は、銅（Ｃｕ）バンプ、銅を含む金属バンプ、ニッケルバンプの内から選択される一つであることを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項３】
前記所定のパターンを持つ金属配線は、前記ボンディングパッドの再配置パターンであることを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項４】
前記表面導電層は、ゴールド（Ａｕ）層を有することを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項５】
前記表面導電層は、ニッケル（Ｎｉ）層を有した多層構造であることを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項６】
前記表面導電層は、パラジウム（Ｐｄ）層を有した多層構造であることを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項７】
前記表面導電層は、スズ（Ｓｎ）層、スズ合金層、インジウム（Ｉｎ）層の内から選択される一つを有することを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項８】
前記表面導電層は、パラジウム層、ニッケル層、ゴールド層が順次に積層された構造であることを特徴とする均一な無電解メッキ厚さを得ることができる請求項１に記載の半導体素子の製造方法。
【請求項９】
前記表面導電層を形成する工程は、前記表面導電層と前記半導体基板の上部の種層とが接する領域に、前記種層の下部のチタン層が残留するように表面導電層を形成することを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項１０】
前記種層の中間の窒化チタン層を除去した工程後に、前記種層の下部のチタン層に対する表面処理工程をさらに実施することを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項１１】
前記表面処理工程は、酸素プラズマ処理であることを特徴とする請求項１０に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項１２】
前記種層上にメッキ方式で金属配線を形成する工程後に、前記金属配線の上部を平坦化させる工程をさらに実施することを特徴とする請求項２に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項１３】
前記表面導電層を形成された前記半導体基板上に残留する前記種層の下部のチタン層を除去する工程後に、前記半導体基板に対する熱処理工程をさらに実施することを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項１４】
ボンディングパッドが形成された半導体基板の全面に下部のチタン（Ｔｉ）層、中間の窒化チタン（ＴｉＮ）層、及び上部の銅（Ｃｕ）層が順次に積層された３層構造でなる種層を形成する工程と、
前記ボンディングパッドが露出するように前記半導体基板上にフォトレジストパターンを形成する工程と、
前記ボンディングパッド上にメッキ方式で銅バンプを形成し、前記フォトレジストパターンを除去する工程と、
前記種層の上部の前記銅層を除去し、すべての銅バンプを前記種層の下部のチタン層及び中間の窒化チタン層を通じて接続させる工程と、
前記銅バンプに無電解メッキにて表面導電層を形成する工程と、
前記表面導電層を形成する工程中に前記上部の銅層の除去で露出した前記種層の中間の窒化チタン層を除去する工程と、
前記表面導電層が形成された半導体基板に残留する前記種層の下部のチタン層を除去する工程とを有することを特徴とする均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項１５】
前記表面導電層は、ゴールド（Ａｕ）層、スズ（Ｓｎ）層、インジウム（Ｉｎ）層、及びスズ合金層の内から選択される一つであることを特徴とする請求項１４に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項１６】
前記表面導電層は、ゴールド層、ニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層、スズ層、スズ合金層、及びインジウム層の内から選択される一つを含む多層構造であることを特徴とする請求項１４に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項１７】
前記種層の中間の窒化チタン層を除去した工程後に、前記種層の下部のチタン層に対する表面処理工程をさらに実施することを特徴とする請求項１４に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項１８】
前記表面処理工程は、酸素プラズマ処理であることを特徴とする請求項１７に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項１９】
前記メッキ方式で銅バンプを形成する工程後に、前記銅バンプの上部を平坦化させる工程をさらに実施することを特徴とする請求項１４に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項２０】
前記表面導電層を形成された前記半導体基板上に残留する前記種層の下部のチタン層を除去する工程後に、前記半導体基板に対する熱処理工程をさらに実施することを特徴とする請求項１４に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項２１】
パッシベーション層よりボンディングパッドが露出された半導体基板を準備する工程と、
前記半導体基板上に前記ボンディングパッドの再配置のために、前記ボンディングパッドを露出させた第１絶縁膜を形成する工程と、
前記半導体基板の全面に下部のチタン（Ｔｉ）層、中間の窒化チタン（ＴｉＮ）層、及び上部の銅（Ｃｕ）層が順次に積層された３層構造でなる種層を形成する工程と、
前記半導体基板上にメッキ方式でボンディングパッドの再配線用銅パターンを形成する工程と、
前記３層構造で形成された種層の上部の銅層を除去し、ボンディングパッドの再配線用銅パターンを前記種層の下部のチタン層及び中間の窒化チタン層を通じて接続させる工程と、
前記ボンディングパッドの再配線用銅パターンに無電解メッキにて表面導電層を形成する工程と、
前記表面導電層を形成する工程中に前記上部の銅層の除去で露出した前記種層の中間の窒化チタン層を除去する工程と、
前記半導体基板に残留する前記種層の下部のチタン層を除去する工程と、
前記表面導電層が形成されたボンディングパッドの再配線用銅パターンで位置移動が行われた再配線用ボンディングパッドを露出させた第２絶縁膜を形成する工程とを有することを特徴とする均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項２２】
前記表面導電層は、ニッケル（Ｎｉ）層、ゴールド（Ａｕ）層、スズ（Ｓｎ）層、インジウム（Ｉｎ）層、及びスズ合金層の内から選択される一つからなる単層構造であることを特徴とする請求項２１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項２３】
前記表面導電層は、ニッケル層、ゴールド層、スズ層、インジウム層、及びスズ合金層の内から選択される一つを含む多層構造であることを特徴とする請求項２１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項２４】
前記種層の中間の窒化チタン層を除去した工程後に、前記種層の下部のチタン層に対する表面処理工程をさらに実施することを特徴とする請求項２１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【請求項２５】
前記表面処理工程は酸素プラズマ処理であることを特徴とする請求項２４に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子製造方法に係り、さらに詳細には、半導体素子の製造工程中にバンプ製造工程及びボンディングパッドの再配置パターンの製造工程などに用いられる無電解メッキ方法に関する。
【背景技術】
【０００２】
一般的にメッキ方式には、電解メッキ方式と無電解メッキ方式とがある。ここで、無電解メッキとは、電気を使用せずに化学反応を通じてメッキする方式であり、メッキ液に含まれた金属イオンが電子を受けて還元され、メッキされる物体の表面に貼着される原理を利用してメッキされる。
【０００３】
無電解メッキは、半導体素子の製造工程でボンディングパッド上に形成されるバンプ表面の導電層と、ボンディングパッドの再配置パターン表面の導電層との形成に部分的に使われている。半導体素子の製造工程で無電解メッキを通じて形成される表面導電層は、ゴールド（Ａｕ）層及びニッケル（Ｎｉ）層などがある。
【０００４】
一方、ＤＤＩＣ（Ｄｉｓｐｌａｙ  Ｄｒｉｖｉｎｇ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）のような半導体素子で、バンプの材質として高価なゴールドを使用することによって、半導体素子の製造工程で全体的な原材料費用が上昇する。そのため、高価なゴールドの代りに銅をバンプの材質として使用し、銅バンプの表面にのみゴールド層を形成しようとする技術が開発された。これについての特許がたとえば、特許文献１にてＡｐｔｏｓ  Ｃｏｒｐｏｒａｔｉｏｎにより公開されたことがある。
【０００５】
図１〜図８は、従来技術による半導体素子のバンプ形成方法を説明するための断面図である。
図１〜図８を参照すると、まず、半導体基板１０上に集積回路部（図示せず）が形成され、窒化膜（ＳｉＮ）材質の最終保護膜１２よりボンディングパッド１４が外部に露出された構造の半導体基板１０を備える。次いで、半導体基板１０上に種層３２をスパッタリング方式で形成する。種層３２は、下部はチタン層１６であり、上部は銅層１８であることが適している。
【０００６】
次に、電解メッキで銅バンプを形成するために、半導体基板１０上にボンディングパッド１４の上部が露出したフォトレジストパターン２０を形成し、フォトレジストパターン２０が形成された半導体基板１０に対して電解メッキを実施する。これにより、露出された種層３２の上部の銅層１８で成長した銅バンプ２２が選択的に形成される。
【０００７】
銅バンプ２２を電解メッキで形成した後、図５に示すように必要に応じて平坦化工程を別途に実施してもよい。次いで、半導体基板１０上の電解メッキのために形成されたフォトレジストパターン２０を除去する。そして、半導体基板１０上に露出された種層、例えば、銅層１８及びチタン層１６をいずれもエッチング工程を通じて除去して、最終保護膜１２を外部に露出させる。
【０００８】
上記の状態で半導体基板１０をニッケル及び金のそれぞれのメッキ液が入っているメッキ槽に入れて各無電解メッキを順次実施して、銅バンプ２２の表面にニッケル層２４とゴールド層２６とでなった表面導電層３０を形成する。
【０００９】
図９は、表面導電層が形成される電気化学的環境を説明するための断面図であり、図１０は、表面導電層が形成された半導体基板のバンプを示す部分平面図である。
図９及び図１０を参照すると、一般的に半導体基板上に形成されたバンプ２２は、一般的な信号端子の役割を行うバンプ２２Ａと、接地機能を行うバンプ２２Ｂとがある。かかる半導体基板１０に対して無電解メッキを実施すると、一般的な信号端子の役割を行うバンプ２２Ａは、半導体素子の構造上、半導体基板１０の内部に形成されたウェル（Ｐ−ｗｅｌｌ）２８により絶縁されるため、内部での電子の供給が円滑でない。これにより、一般的な信号端子の役割を行う銅バンプ２２Ａの表面に貼着される金属イオン（Ｐｄ，Ａｕ）の動きは活発でなくて制限的になるしかない。
【００１０】
一方、接地機能を行う銅バンプ２２Ｂはウェル２８によって絶縁されないため、半導体基板１０の内部から電子を供給されて銅バンプ２２Ｂ自体が小さなサイズの正極の役割を行って、その表面に貼着される金属イオン（Ｐｄ，Ａｕ）の動きが活発に展開される。これにより無電解メッキ工程を完了した後、図１０に示すように、一般的な信号端子用銅バンプ２２Ａと接地機能を行う銅バンプ２２Ｂとは、無電解方式でメッキされた厚さが相違してくる。
【００１１】
詳細に説明すれば、一般的な信号端子用銅バンプ２２Ａにメッキされた表面導電層（図８の３０）の厚さは約０．２７μｍであるのに対し、接地機能を行う銅バンプ２２Ｂにメッキされた表面導電層（図８の３０）の厚さは、その２倍に近い０．５０μｍもある。このようなメッキの厚さの差は薄膜形成の均一性を低下させ、半導体素子の信頼性を低下させるという問題があるために改善が必要である。
【００１２】
【特許文献１】米国特許第７００８８６７号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１３】
そこで、本発明は上記従来の半導体素子の製造方法における問題点に鑑みてなされたものであって、本発明の目的は、半導体素子の製造工程中にバンプ製造工程及びボンディングパッドの再配置パターンの製造工程などに用いられる無電解メッキで均一なメッキ厚さを得ることができる半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するためになされた本発明による均一な無電解メッキ厚さを得ることができる半導体素子の製造方法は、ボンディングパッドが外部に露出された半導体基板を準備する工程と、前記半導体基板上に下部のチタン（Ｔｉ）層、中間の窒化チタン（ＴｉＮ）層、及び上部の銅（Ｃｕ）層が順次に積層された３層構造で形成された種層を形成する工程と、前記種層上に所定のパターンを持つ金属配線をメッキ方式で形成する工程と、前記３層構造で形成された種層の前記メッキにおいて使われた上部の銅層の膜の前記金属配線以外の部分のみを除去し、すべての前記金属配線を前記種層の下部のチタン層及び中間の窒化チタン層により接続させる工程と、前記金属配線上に無電解メッキで表面導電層を形成する工程と、前記表面導電層を形成する工程中に前記上部の銅層の膜の除去で露出した前記種層の中間の窒化チタン層を除去する工程と、前記半導体基板上に残留する前記種層の下部のチタン層を除去する工程とを有し、前記拡散防止層の材質は、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｃｒ、Ａｌの内から選択される一つであることを特徴とする。
【００１５】
前記所定のパターンを持つ金属配線は、銅（Ｃｕ）バンプ、銅を含む金属バンプ、ニッケルバンプの内から選択される一つであることが好ましい。
前記所定のパターンを持つ金属配線は、前記ボンディングパッドの再配置パターンであることが好ましい。
【００１６】
前記表面導電層は、ゴールド（Ａｕ）層を有することが好ましい。
前記表面導電層は、ニッケル（Ｎｉ）層を有した多層構造であることが好ましい。
前記表面導電層は、パラジウム（Ｐｄ）層を有した多層構造であることが好ましい。
前記表面導電層は、スズ（Ｓｎ）層、スズ合金層、インジウム（Ｉｎ）層の内から選択される一つを有することが好ましい。
前記表面導電層は、パラジウム層、ニッケル層、ゴールド層が順次に積層された構造であることが好ましい。
【００１７】
前記表面導電層を形成する工程は、前記表面導電層と前記半導体基板の上部の種層とが接する領域に、前記種層の下部のチタン層が残留するように表面導電層を形成することが好ましい。
前記種層の中間の窒化チタン層を除去した工程後に、前記種層の下部のチタン層に対する表面処理工程をさらに実施することが好ましい。
前記表面処理工程は、酸素プラズマ処理であることが好ましい。
前記種層上にメッキ方式で金属配線を形成する工程後に、前記金属配線の上部を平坦化させる工程をさらに実施することが好ましい。
前記表面導電層を形成された前記半導体基板上に残留する前記種層の下部のチタン層を除去する工程後に、前記半導体基板に対する熱処理工程をさらに実施することが好ましい。
【００１８】
また、上記目的を達成するためになされた本発明による均一な無電解メッキ厚さを得ることができる半導体素子の製造方法は、ボンディングパッドが形成された半導体基板の全面に下部のチタン（Ｔｉ）層、中間の窒化チタン（ＴｉＮ）層、及び上部の銅（Ｃｕ）層が順次に積層された３層構造でなる種層を形成する工程と、前記ボンディングパッドが露出するように前記半導体基板上にフォトレジストパターンを形成する工程と、前記ボンディングパッド上にメッキ方式で銅バンプを形成し、前記フォトレジストパターンを除去する工程と、前記種層の上部の前記銅層を除去し、すべての銅バンプを前記種層の下部のチタン層及び中間の窒化チタン層を通じて接続させる工程と、前記銅バンプに無電解メッキにて表面導電層を形成する工程と、前記表面導電層を形成する工程中に前記上部の銅層の除去で露出した前記種層の中間の窒化チタン層を除去する工程と、前記表面導電層が形成された半導体基板に残留する前記種層の下部のチタン層を除去する工程とを有することを特徴とする。
【００１９】
また、上記目的を達成するためになされた本発明による均一な無電解メッキ厚さを得ることができる半導体素子の製造方法は、パッシベーション層よりボンディングパッドが露出された半導体基板を準備する工程と、前記半導体基板上に前記ボンディングパッドの再配置のために、前記ボンディングパッドを露出させた第１絶縁膜を形成する工程と、前記半導体基板の全面に下部のチタン（Ｔｉ）層、中間の窒化チタン（ＴｉＮ）層、及び上部の銅（Ｃｕ）層が順次に積層された３層構造でなる種層を形成する工程と、前記半導体基板上にメッキ方式でボンディングパッドの再配線用銅パターンを形成する工程と、前記３層構造で形成された種層の上部の銅層を除去し、ボンディングパッドの再配線用銅パターンを前記種層の下部のチタン層及び中間の窒化チタン層を通じて接続させる工程と、前記ボンディングパッドの再配線用銅パターンに無電解メッキにて表面導電層を形成する工程と、前記表面導電層を形成する工程中に前記上部の銅層の除去で露出した前記種層の中間の窒化チタン層を除去する工程と、前記半導体基板に残留する前記種層の下部のチタン層を除去する工程と、前記表面導電層が形成されたボンディングパッドの再配線用銅パターンで位置移動が行われた再配線用ボンディングパッドを露出させた第２絶縁膜を形成する工程とを有することを特徴とする。
【発明の効果】
【００２０】
本発明に係る均一な無電解メッキ厚さを得ることができる半導体素子の製造方法によれば、半導体基板上に形成されるバンプにおける表面導電層の厚さを、バンプの機能的特性に拘らずに均一にすることができ、ボンディングパッドの再配置パターンでボンディングパッドの再配置用銅パターンの上部及び側面を均一な厚さの表面導電層で覆うことができるという効果がある。
【発明を実施するための最良の形態】
【００２１】
次に、本発明に係る均一な無電解メッキ厚さを得ることができる半導体素子の製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００２２】
しかし、下記の詳細な説明で開示される実施形態は、本発明を限定しようとする意味ではなく、当業者に本発明の開示を実施可能な形態にするために、また、発明の範ちゅうを知らせるために提供されるものである。
【００２３】
図１１は、ＤＤＩＣ（Ｄｉｓｐｌａｙ  Ｄｒｉｖｉｎｇ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）半導体素子を説明するための断面図である。
図１１を参照すると、一般的にバンプ１１６は、大部分の半導体素子上に外部接続端子として形成できるが、半導体基板１０２上にバンプ１１６が主に形成される半導体素子はＤＤＩＣ半導体素子１００などがある。
【００２４】
ＤＤＩＣ半導体素子１００は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）やＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）のような基板１０１上に異方性導電接着フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）１０３を使用して半導体チップをボンディングさせて主に応用される。前述したＤＤＩＣ半導体素子１００は、最近ＬＣＤ及びＰＤＰの需要が急増するにつれてその需要が顕著に増加しつつあるのが実情である。ＤＤＩＣ半導体素子１００は、ＬＣＤ及びＰＤＰのようなガラス基板や印刷回路基板のようなフィルム上に付着されて応用されるため、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）あるいはＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）タイプの素子である。
【００２５】
したがって、ＤＤＩＣ半導体素子１００のバンプ１１６の材質として、ゴールド（Ａｕ）の代わりに銅（Ｃｕ）を使用し、銅バンプの表面にゴールド材質の薄い表面導電層を信頼性のあるように形成する場合、原材料の価格の側面から見て多大のコストダウン効果を達成できる。
【００２６】
図１２〜図１９は、本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。
図１２〜図１９を参照すると、半導体基板１０２上に集積回路部（図示せず）が形成され、最終保護膜１０４よりボンディングパッド１０６が外部に露出した構造のＤＤＩＣ半導体素子１００を準備する。集積回路部は、メモリ、ロジック、ＡＳＩＣ及びマイクロコントローラなど多様な機能の集積回路部が含まれうる。また、ボンディングパッドはその材質がアルミニウムであるか、又は銅材質でありうる。
【００２７】
次に、半導体基板１０２上に種層１１２をスパッタリング方式で形成する。種層１１２は、その下部は拡散防止層１０８であり、その上部は銅（Ｃｕ）層１１０でなる多層構造であることが適している。
拡散防止層１０８は、チタン（Ｔｉ）を使用して３０００Åの厚さで形成するのが好ましい。電解メッキ時に銅バンプの成長のための種金属の役割を行う銅層１１０は、銅を使用して２０００Åの厚さで形成するのが好ましい。種層１１２は、スパッタリングの代りに他の方式を通じて形成するように多様に変形でき、半導体基板１０２上を覆える厚さがあるように形成すればよい。この時、拡散防止層１０８はチタン（Ｔｉ）の代りに拡散防止の機能があり、接着力の高いＴｉＮ、ＴｉＷ、Ｃｒ、Ａｌなどの他の材質に代替してもよい。
【００２８】
次に、電解メッキで銅バンプを形成するために、半導体基板１０２上に銅バンプ形成領域、例えば、ボンディングパッド１０６の上部を露出させたフォトレジストパターン１１４を形成し、フォトレジストパターン１１４が形成された半導体基板１０２に対して電解メッキを実施して銅バンプ１１６を選択的に形成する。本実施形態では電解メッキ方式を通じて銅バンプ１１６を形成したが、これは無電解メッキに代替してもよい。また、図１６のようにフォトレジストパターン１１４及び銅バンプ１１６に平坦化工程を実施する場合、銅バンプ１１６の成長高さは、フォトレジストパターン１１４よりさらに高くしてもよい。
【００２９】
次に、電解メッキのために使われたフォトレジストパターン１１４を除去し、種層１１２のうち、半導体基板１０２上に露出している上部にある銅層１１０のみをエッチング工程で除去する。
従来技術による一般的な無電解メッキ方式では、種層１１２の銅層１１０及び下部の拡散防止層１０８までいずれも除去したが、本発明では上部の銅層１１０のみを除去するため、すべての銅バンプ１１６が種層１１２の下部拡散防止層、例えば、チタン層１０８を通じて電気的にいずれも接続された状態に残っている。
【００３０】
この時、拡散防止層１０８であるチタン層に対する表面処理工程をさらに実施することができる。表面処理工程は、酸素プラズマ処理として約６０秒間、酸素プラズマ処理を実施して、チタン層表面の表面抵抗を０．５〜５％の範囲で増加させることが望ましい。したがって、チタン層の表面は絶縁状態に変わって、後続する無電解メッキ工程でその部分に金属イオンが貼着することを抑制する。最後に半導体基板１０２上に露出している銅層１１０のみを除去した状態で、図９のところで説明した原理を通じて銅バンプ１１６に表面導電層、例えば、ニッケル層１１８及びゴールド層１２０をそれぞれ形成する。
【００３１】
また、本発明では種層１１２として使われた銅層１１０の露出された部分のみを選択的に除去した後、表面導電層１２２を形成したため、図１９のＢ部分のように表面導電層１２２と半導体基板１０２の上部の種層１１２とが接する部分が拡散防止層１０８となる構造的な特徴がある。しかし、従来技術のように種層から銅層とチタン材質の拡散防止層をいずれも除去した場合、図８のＡ部分のように表面導電層と半導体基板の上部の層とが接する部分が最終保護膜になる。
【００３２】
最後に、表面導電層１２２が形成された半導体基板１０２に対する熱処理工程を２５０℃以上の温度で実施して、表面導電層１２２が形成された銅バンプ１１６に対する強度を調節する工程を選択的に実施することができる。
【００３３】
図２０は、第１の実施形態における表面導電層が形成される電気化学的環境を説明するための断面図である。
図２０を参照すると、たとえ一般的な信号端子機能を行う銅バンプ１１６Ａが半導体基板の内部に形成されたウェル（Ｐ−ｗｅｌｌ）１２４により絶縁されたとしても、本発明の特徴のうち一つである半導体基板上に残留する種層１１２の拡散防止層１０８により、一般的な信号端子の機能を行う銅バンプ１１６Ａは、接地機能を行う銅バンプ１１６Ｂと電気的に互いに接続された状態にある。
【００３４】
したがって、接地機能を行う銅バンプ１１６Ｂでその下部がウェル（Ｐ−ｗｅｌｌ）１２４により絶縁されず、電子の移動が活発であっても、電子は導電性を有する拡散防止層１０８を通じて一般的な信号端子の機能を行う銅バンプ１１６Ａに移動する。したがって、あらゆる銅バンプ１１６Ａ、１１６Ｂに存在する電子の量が近似した数字になるため、無電解メッキで金属イオンが銅バンプ１１６Ａ、１１６Ｂの表面に貼着される程度が均一になる結果が導かれる。
【００３５】
図２１は、本実施形態における表面導電層の他の一例を示した断面図である。
図２１を参照すると、銅バンプ１１６上に形成される表面導電層１２２を、図１９ではニッケルと金からなる２層構造で形成したが、これは多様な形態で変形できる。例えば、表面導電層はゴールド層でなる単層あるいは多層構造であり得、またニッケル層を備える多層構造であ得、またパラジウム層を備える多層構造であり得、スズ層、スズ合金層及びインジウム層の内から選択された一つを含む単層あるいは多層構造であり得る。
【００３６】
図２１に示した一例では、表面導電層１２２は、その最下部に活性層としてパラジウム層１２６が形成され、その上に拡散防止層１０８の役割を行うニッケル層が０．４μｍの厚さで形成され、拡散防止層１０８であるニッケル層上に置換方式で形成された第１ゴールド層１２０Ｂが０．１μｍの厚さで形成され、第１ゴールド層１２０Ｂ上に還元方式で形成された第２ゴールド層１２０Ａが０．３〜０．４μｍの厚さでそれぞれ形成されている。
【００３７】
このような銅バンプ１１６上に表面導電層１２２を作る方式は、前処理工程を実施した後、触媒処理工程を経てパラジウム層１２６を形成し、約７５〜９０℃の温度範囲でＮｉＰメッキ工程で拡散防止層であるニッケル層１１８を形成する。また６５〜８５℃温度範囲で、金（Ａｕ）の置換及び還元工程を経て第１及び第２ゴールド層１２０Ｂ、１２０Ａをそれぞれ形成する。この時、純水を利用した洗浄工程を各工程ごとに実施する。
【００３８】
また、表面導電層としてスズ層を形成する場合、純水を利用した洗浄工程及び過硫酸カルシウム系のエッチング液を利用したソフトエッチング工程を含む前処理工程を実施した後、約６０℃の温度でスズ層の無電解メッキを実施できる。それぞれの表面導電層１２２に対する無電解メッキの実施時間は、使用するメッキ溶液の組成、温度などによってそれぞれ変わりうる。
【００３９】
以上、上述した実施形態では、種層１１２を銅層１１０と拡散防止層１０８との２層構造で説明したが、これとは異なり、種層１１２を３層構造に変形してもよい。３層構造の種層の構造は、最下部がチタン層、中間は窒化チタン層、上部は銅層とするのが好ましい。
【００４０】
この場合、表面導電層を形成しつつ、半導体基板上に露出された種層の中間部分である窒化チタン層上に、無電解メッキ工程で発生する副産物が付着すれば、表面導電層の形成工程の中間工程で、種層の中間にある窒化チタン層を除去する工程をさらに実施すれば、きれいな状態の表面を得ることができるため、効果的である。
また、本実施形態は種層１１２上に形成される金属配線が銅バンプ１１６であることを一例として説明したが、銅バンプは、ニッケルバンプあるいはニッケルと銅との合金からなるバンプに変更しても適用でき得る。
【００４１】
上述した実施形態は、種層上に形成される金属配線がバンプである場合を一例として説明したが、後述する実施形態では、種層上に形成される金属配線がボンディングパッドの再配置パターンである場合を中心に実施形態を説明する。
図２２は、半導体素子でボンディングパッドの再配線用パターンの構造を説明するための平面図である。
【００４２】
図２２を参照すると、半導体素子でボンディングパッド２０６が半導体チップ２００の周縁領域に形成された場合、半導体チップ２００の内側にソルダボールを付着できる空間を効果的に得るために、ボンディングパッドの再配置パターン２１０を利用して位置を移動させたボンディングパッド２１２を作る。これにより、半導体チップに多くのボンディングパッドが存在する場合、ボンディングパッドの位置を再調整して効率的にバンプやソルダボールを付着できる。
【００４３】
図２３は、半導体素子でボンディングパッドの再配線用パターンの構造を説明するための断面図である。
図２３を参照すると、再配線されたボンディングパッド２１２を作るために、先ずパッシベーション層（最終保護膜）２０４よりボンディングパッドが露出された半導体基板２０２に第１絶縁膜２０８が形成される。
【００４４】
その後、第１絶縁膜２０８上に表面導電層が形成されたボンディングパッドの再配線用銅パターン２１０が形成され、ボンディングパッドの再配線用銅パターン２１０上には、再配線されたボンディングパッド２１２を露出させる第２絶縁膜２２８が形成される。再配線用ボンディングパッド２１２上にはソルダボール２１４あるいはバンプが形成される。
【００４５】
図２４〜図３１は、本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。
図２４〜図３１を参照すると、まずパッシベーション層２０４よりボンディングパッド（図示せず）が露出された半導体基板２０２上に第１絶縁膜２０８を形成する。次に、第１絶縁膜２０８上に、例えば、下部のチタン層２１６及び上部の銅層２１８をそれぞれ形成して２層構造の種層２２０を形成する。
【００４６】
チタン層２１６は拡散防止層であり、前述した実施形態のようにＴｉＮ、ＴｉＷ、Ｃｒ、Ａｌの内から選択された一つの膜質に変更しても適用できる。次に、ボンディングパッドの再配線用銅パターンが形成される領域が露出するようにフォトレジストパターン２２２を形成する。次に、種層２２０の銅層２１８を種金属として電解メッキを実施してボンディングパッドの再配線用銅パターン２２４を３〜５μｍの厚さに形成した後、フォトレジストパターン２２２を除去する。
【００４７】
次に、種層２２０で露出している銅層２１８のみを選択的にエッチング工程を通じて除去する。したがって、半導体基板２０２上にあるすべてのボンディングパッドの再配線用銅パターン２２４は、拡散防止層であるチタン層２１６により電気的に接続された状態にある。この時、チタン層２１６に対して表面処理である酸素プラズマ処理を選択的に実施して、チタン層２１６の表面の表面抵抗を０．５〜５％の範囲に増大させることが望ましい。
【００４８】
次に、ボンディングパッドの再配線用銅パターン２２４に無電解メッキを実施して、ニッケル材質の表面導電層２２６を約１〜３μｍ厚さで形成する。この時にも、ボンディングパッドの再配線用銅パターン２２４の回路的機能が接地でも、他の信号配線機能でも関係なく、図２０のところで説明した原理によって無電解メッキによる均一な厚さの表面導電層２２６を得ることができる。
【００４９】
一般的にボンディングパッドの再配線用銅パターン２２４の両側面には表面導電層が形成されておらず、銅の拡散及び酸化によって信頼性が低下する問題が発生する素地が多かった。しかし、本実施形態では、ボンディングパッドの再配線用銅パターン２２４の両側面及び上部に均一な厚さを持つ無電解メッキ方式による表面導電層２２６を形成して、半導体素子の信頼性を高めることができる。
【００５０】
表面導電層２２６は、ニッケル層を一例として説明したが、ゴールド層、スズ層、インジウム層、及びスズ合金層の内から選択された一つの単層構造、あるいはニッケル層、ゴールド層、スズ層、インジウム層、及びスズ合金層の内から選択された一つを含む多層構造に多様に変形できる。次に、半導体基板２０２上に露出しているチタン層２１６を除去する。
【００５１】
最後に、半導体基板２０２上に第２絶縁膜２２８を形成し、選択的に熱処理工程を実施する。第２絶縁膜２２８は、表面導電層２２６が形成されたボンディングパッドの再配線用銅パターン２１０で再配線されたボンディングパッド２１２を露出させる形態であることが望ましい。
【００５２】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【産業上の利用可能性】
【００５３】
本発明は、半導体素子関連の技術分野に好適に用いられ、特に、表示装置のＤＤＩＣ（Ｄｉｓｐｌａｙ  Ｄｒｉｖｉｎｇ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）のような半導体素子に利用されうる。
【図面の簡単な説明】
【００５４】
【図１】従来技術による半導体素子のバンプ形成方法を説明するための断面図である。
【図２】従来技術による半導体素子のバンプ形成方法を説明するための断面図である。
【図３】従来技術による半導体素子のバンプ形成方法を説明するための断面図である。
【図４】従来技術による半導体素子のバンプ形成方法を説明するための断面図である。
【図５】従来技術による半導体素子のバンプ形成方法を説明するための断面図である。
【図６】従来技術による半導体素子のバンプ形成方法を説明するための断面図である。
【図７】従来技術による半導体素子のバンプ形成方法を説明するための断面図である。
【図８】従来技術による半導体素子のバンプ形成方法を説明するための断面図である。
【図９】表面導電層が形成される電気化学的環境を説明するための断面図である。
【図１０】表面導電層が形成された半導体基板のバンプを示す部分平面図である。
【図１１】ＤＤＩＣ半導体素子を説明するための断面図である。
【図１２】本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。
【図１３】本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。
【図１４】本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。
【図１５】本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。
【図１６】本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。
【図１７】本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。
【図１８】本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。
【図１９】本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。
【図２０】本発明の第１の実施形態における表面導電層が形成される電気化学的環境を説明するための断面図である。
【図２１】本発明の第１の実施形態における表面導電層の他の一例を示した断面図である。
【図２２】半導体素子でボンディングパッドの再配線用パターンの構造を説明するための平面図である。
【図２３】半導体素子でボンディングパッドの再配線用パターンの構造を説明するための断面図である。
【図２４】本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。
【図２５】本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。
【図２６】本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。
【図２７】本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。
【図２８】本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。
【図２９】本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。
【図３０】本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。
【図３１】本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。
【符号の説明】
【００５５】
１００      ＤＤＩＣ半導体素子
１０１      基板
１０２、２０２    半導体基板
１０３      異方性導電接着フィルム
１０４、２０４    最終保護膜（パッシベーション層）
１０６、２０６    ボンディングパッド
１０８、２１６    拡散防止層（チタン層）
１１０、２１８    銅層
１１２、２２０    種層
１１４、２２２    フォトレジストパターン
１１６、１１６Ａ、１１６Ｂ    銅バンプ
１１８      ニッケル層（拡散防止層）
１２０      ゴールド層
１２０Ａ、１２０Ｂ    （第１、第２）ゴールド層
１２２、２２６    表面導電層
１２４      ウェル
１２６      パラジウム層
２００      半導体チップ
２０６      ボンディングパッド
２０８      第１絶縁膜
２１０、２１４    再配線用銅パターン（再配置パターン）
２１２      （再配線された）ボンディングパッド
ソルダボール
２２４      
２２８      第２絶縁膜
【図１】
0005525140.tif 000002
【図２】
0005525140.tif 000003
【図３】
0005525140.tif 000004
【図４】
0005525140.tif 000005
【図５】
0005525140.tif 000006
【図６】
0005525140.tif 000007
【図７】
0005525140.tif 000008
【図８】
0005525140.tif 000009
【図９】
0005525140.tif 000010
【図１０】
0005525140.tif 000011
【図１１】
0005525140.tif 000012
【図１２】
0005525140.tif 000013
【図１３】
0005525140.tif 000014
【図１４】
0005525140.tif 000015
【図１５】
0005525140.tif 000016
【図１６】
0005525140.tif 000017
【図１７】
0005525140.tif 000018
【図１８】
0005525140.tif 000019
【図１９】
0005525140.tif 000020
【図２０】
0005525140.tif 000021
【図２１】
0005525140.tif 000022
【図２２】
0005525140.tif 000023
【図２３】
0005525140.tif 000024
【図２４】
0005525140.tif 000025
【図２５】
0005525140.tif 000026
【図２６】
0005525140.tif 000027
【図２７】
0005525140.tif 000028
【図２８】
0005525140.tif 000029
【図２９】
0005525140.tif 000030
【図３０】
0005525140.tif 000031
【図３１】
0005525140.tif 000032