(57)【特許請求の範囲】
【請求項１】
第１導電層と、
第２導電層と、
前記第１導電層と前記第２導電層との間に設けられた中間配線と、
前記第１導電層と前記中間配線との間に設けられた第１積層部であって、
第１方向に磁化が固定された第１強磁性層と、
前記第１導電層から前記第２導電層に向かう積層軸に沿って前記第１強磁性層と積層され、磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含む第１積層部と、
前記第２導電層と前記中間配線との間に設けられた第２積層部であって、
磁化の方向が可変である第３強磁性層と、
前記積層軸に沿って前記第３強磁性層と積層され、第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含む第２積層部と、
を備え、
前記積層軸に沿って前記第１積層部及び前記第２積層部に電流を流すことによりスピン偏極した電子を前記第２強磁性層に作用させ、且つ、前記第３強磁性層の磁化を歳差運動させることにより発生する磁場を前記第２強磁性層に作用させることにより、前記第２強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能とし、
データを読み出す読み出し動作において、前記第１導電層と前記中間配線との間に、前記第２導電層と前記中間配線との間に流れる電流よりも大きい値を有する電流が流されることを特徴とする磁気素子。
【請求項２】
前記第１方向は、前記第２方向に対して逆向きであることを特徴とする請求項１記載の磁気素子。
【請求項３】
前記中間配線は、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、及び、バナジウム（Ｖ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上の金属を含む合金を含むことを特徴とする請求項１または２に記載の磁気素子。
【請求項４】
前記中間配線は、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、及び、イリジウム（Ｉｒ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上の金属を含む合金を含み、
前記中間配線の厚さは、３ナノメートル以下であることを特徴とする請求項１または２に記載の磁気素子。
【請求項５】
前記第３強磁性層の前記積層軸に対して垂直な平面で切断したときの断面形状の円相当直径は、３５ナノメートル以下であり、前記第３強磁性層の厚さは、０．５ナノメートル以上３．５ナノメートル以下であることを特徴とする請求項１〜４のいずれか１つに記載の磁気素子。
【請求項６】
前記第１積層部の側面、及び、前記第２積層部の側面の少なくもいずれかに対向する磁気シールドをさらに備えたことを特徴とする請求項１〜５のいずれか１つに記載の磁気素子。
【請求項７】
第１導電層と、
第２導電層と、
前記第１導電層と前記第２導電層との間に設けられた中間配線と、
前記第１導電層と前記中間配線との間に設けられた第１積層部であって、
第１方向に磁化が固定された第１強磁性層と、
前記第１導電層から前記第２導電層に向かう積層軸に沿って前記第１強磁性層と積層され、磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含む第１積層部と、
前記第２導電層と前記中間配線との間に設けられた第２積層部であって、
磁化の方向が可変である第３強磁性層と、
前記積層軸に沿って前記第３強磁性層と積層され、第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含む第２積層部と、
を備え、
前記積層軸に沿って前記第１積層部及び前記第２積層部に電流を流すことによりスピン偏極した電子を前記第２強磁性層に作用させ、且つ、前記第３強磁性層の磁化を歳差運動させることにより発生する磁場を前記第２強磁性層に作用させることにより、前記第２強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能とする磁気素子と、
前記第１導電層、前記第２導電層及び前記中間配線に直接または間接に接続された制御回路部と、
を備え、
前記制御回路部は、
前記磁気素子に保持されたデータを読み出す読み出し動作において、前記第１導電層と前記中間配線との間に、前記第２導電層と前記中間配線との間に流れる電流よりも大きい値を有する電流を流すことを特徴とする不揮発性記憶装置。
【請求項８】
前記制御回路部は、
前記磁気素子にデータを書き込む書き込み動作において、前記第１導電層と前記中間配線との間に電流を流し、前記第２導電層と前記中間配線との間に電流を流すことを特徴とする請求項７記載の不揮発性記憶装置。
【請求項９】
前記制御回路部は、
前記磁気素子にデータを書き込む書き込み動作において、前記第１導電層と前記第２導電層との間に前記中間配線を介して電流を流すことを特徴とする請求項７記載の不揮発性記憶装置。
【請求項１０】
前記第１導電層と前記制御回路部との間、前記第２導電層と前記制御回路部との間、及び、前記中間配線と前記制御回路部との間の少なくともいずれかに直接または間接に接続されたトランジスタをさらに備えたことを特徴とする請求項７〜９のいずれか１つに記載の不揮発性記憶装置。
【請求項１１】
前記第１導電層と前記制御回路部との間、及び、前記第２導電層と前記制御回路部との間の少なくともいずれかに直接または間接に接続されたトランジスタと、
前記第１導電層に直接または間接に接続された第１ビット配線と、
前記第２導電層に直接または間接に接続された第２ビット配線と、
前記中間配線に直接または間接に接続された第３ビット配線と、
前記トランジスタのゲートに接続されたワードラインと、
をさらに備えたことを特徴とする請求項７〜９のいずれか１つに記載の不揮発性記憶装置。
【請求項１２】
前記第１ビット配線の延在方向は、前記第２ビット配線の延在方向及び前記第３ビット配線の延在方向に対して平行であることを特徴とする請求項１１記載の不揮発性記憶装置。
【請求項１３】
前記第３ビット配線の延在方向は、前記第１ビット配線の延在方向及び前記第２ビット配線の延在方向と交差することを特徴とする請求項１１記載の不揮発性記憶装置。
【請求項１４】
複数のビットラインと、
複数のワードラインと、
前記複数のビットラインのそれぞれと前記複数のワードラインのそれぞれとの交差部にそれぞれ設けられた複数の記憶セルと、
を備え、
前記複数の記憶セルのそれぞれは、
第１積層部と、
第２積層部と、
前記第１積層部と前記第２積層部との間に設けられた中間配線と、
ゲートを含み、前記ゲートをオンにすることで通電可能となる選択トランジスタと、
を含み、
前記第１積層部は、
第１方向に磁化が固定された第１強磁性層と、
前記第１積層部から前記第２積層部に向かう積層軸に沿って前記第１強磁性層と積層され、磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含み、
前記第２積層部は、
磁化の方向が可変である第３強磁性層と、
前記積層軸に沿って前記第３強磁性層と積層され、第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含み、
前記複数の記憶セルのそれぞれは、前記第１及び第２積層部の膜面に対して略垂直な方向に電流を流すことによりスピン偏極した電子を前記第２強磁性層に作用させ、且つ前記第３強磁性層の磁化を歳差運動させることにより発生する磁場を前記第２強磁性層に作用させることにより、前記第２強磁性層の磁化の方向を前記電流の向きに応じた方向に決定することでデータを記憶する機能を有し、
前記複数のビットラインのそれぞれは、第１〜第３ビット配線を有し、
前記第１〜第３ビット配線のそれぞれは、前記複数のビットラインのいずれかと前記複数のワードラインのいずれかとの前記交差部に設けられた前記複数の記憶セルのいずれかに接続され、
前記第１ビット配線は、前記記憶セルの前記いずれかの前記第１積層部の前記中間配線とは反対側の第１端部に直接または間接に接続され、
前記第２ビット配線は、前記記憶セルの前記いずれかの前記第２積層部の前記中間配線とは反対側の第２端部に直接または間接に接続され、
前記第３ビット配線は、前記記憶セルの前記いずれかの前記中間配線に直接または間接に接続され、
前記記憶されたデータを読み出す読み出し動作において、前記第１ビット配線と前記中間配線との間に、前記第２ビット配線と前記中間配線との間に流れる電流よりも大きい値を有する電流が流され、
前記記憶セルの前記いずれかの前記選択トランジスタは、前記第１ビット配線と前記第１端部との間、及び、前記第２ビット配線と前記第２端部との間の少なくともいずれかに配置され、
前記複数のワードラインの前記いずれかは、前記記憶セルの前記いずれかの前記選択トランジスタの前記ゲートと接続されていることを特徴とする不揮発性記憶装置。
【請求項１５】
前記記憶セルの前記いずれかの前記選択トランジスタは、前記第１ビット配線と前記第１端部との間に配置され、
前記記憶セルの前記いずれかの前記選択トランジスタは、ソース及びドレインをさらに含み、
前記ソースは、前記第１ビット配線及び前記第１端部のいずれか一方に直接または間接に接続され、
前記ドレインは、前記第１ビット配線及び前記第１端部のいずれか他方に直接または間接に接続されることを特徴とする請求項１４記載の不揮発性記憶装置。
【請求項１６】
前記記憶セルの前記いずれかの前記選択トランジスタは、前記第２ビット配線と前記第２端部との間に配置され、
前記記憶セルの前記いずれかの前記選択トランジスタは、ソース及びドレインをさらに含み、
前記ソースは、前記第２ビット配線及び前記第２端部のいずれか一方に直接または間接に接続され、
前記ドレインは、前記第２ビット配線及び前記第２端部のいずれか他方に直接または間接に接続されることを特徴とする請求項１４記載の不揮発性記憶装置。
【請求項１７】
第１方向に磁化が固定された第１強磁性層と、
前記第１強磁性層と積層され、磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含む第１積層部と、
前記第１強磁性層から前記第２強磁性層に向かう積層軸に沿って前記第１積層部と積層された第２積層部であって、
磁化の方向が可変である第３強磁性層と、
前記積層軸に沿って前記第３強磁性層と積層され、第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含む第２積層部と、
前記第１積層部と前記第２積層部との間に設けられた第１中間配線と、
を含み、
前記積層軸に沿って前記第１積層部及び前記第２積層部に電流を流すことによりスピン偏極した電子を前記第２強磁性層に作用させ、且つ、前記第３強磁性層の磁化を歳差運動させることにより発生する磁場を前記第２強磁性層に作用させることにより、前記第２強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能とする第１磁気素子と、
前記積層軸に対して直交する軸に沿って前記第１磁気素子と並置された第２磁気素子であって、
第３方向に磁化が固定された第５強磁性層と、
前記第５強磁性層と前記積層軸に沿って積層され、磁化の方向が可変である第６強磁性層と、
前記第５強磁性層と前記第６強磁性層との間に設けられた第３非磁性層と、
を含む第３積層部と、
前記積層軸に沿って前記第３積層部と積層された第４積層部であって、
磁化の方向が可変である第７強磁性層と、
前記積層軸に沿って前記第７強磁性層と積層され、第４方向に磁化が固定された第８強磁性層と、
前記第７強磁性層と前記第８強磁性層との間に設けられた第４非磁性層と、
を含む第４積層部と、
前記第３積層部と前記第４積層部との間に設けられた第２中間配線と、
を含み、
前記積層軸に沿って前記第３積層部及び前記第４積層部に電流を流すことによりスピン偏極した電子を前記第６強磁性層に作用させ、且つ、前記第７強磁性層の磁化を歳差運動させることにより発生する磁場を前記第６強磁性層に作用させることにより、前記第６強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能とする第２磁気素子と、
前記第１積層部の前記第１中間配線とは反対側の第１端部に直接または間接に接続された第１ビット配線と、
前記第２積層部の前記第１中間配線とは反対側の第２端部に直接または間接に接続された第２ビット配線と、
前記第１中間配線及び前記第２中間配線に直接または間接に接続された第３ビット配線と、
前記第３積層部の前記第２中間配線とは反対側の第３端部に直接または間接に接続された第４ビット配線と、
前記第４積層部の前記第２中間配線とは反対側の第４端部に直接または間接に接続された第５ビット配線と、
前記第１ビット配線と前記第１端部との間、及び、前記第２ビット配線と前記第２端部との間の少なくともいずれかに配置された第１選択トランジスタと、
前記第４ビット配線と前記第３端部との間、及び、前記第５ビット配線と前記第４端部との間の少なくともいずれかに配置された第２選択トランジスタと、
前記第１選択トランジスタのゲートと、前記第２選択トランジスタのゲートと直接または間接に接続されたワードラインと、
を備え、
データを読み出す読み出し動作において、前記第１ビット配線と前記第１中間配線との間に、前記第２ビット配線と前記第１中間配線との間に流れる電流よりも大きい値を有する電流が流されることを特徴とする不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気素子及び不揮発性記憶装置に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（ＭＲＡＭ:Magnetic Random Access Memory）において、トンネル磁気抵抗（ＴＭＲ:Tunneling Magneto Resistive）効果を示す強磁性トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）素子をデータ記憶部に用いる構成がある。この構成は、高速・大容量の不揮発メモリとして注目を集めている。ＭＴＪ素子の記憶層への書き込みは、例えば、スピントルク書き込み方式により行われる。このようなメモリにおいて、メモリの記憶状態を読み出す際の誤書き込みを抑制する構成が望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２１３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、読み出し時の誤書き込みを抑制する磁気素子及び不揮発性記憶装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、第１導電層と、第２導電層と、中間配線と、第１積層部と、第２積層部と、を備えた磁気素子が提供される。前記中間配線は、前記第１導電層と前記第２導電層との間に設けられる。前記第１積層部は、前記第１導電層と前記中間配線との間に設けられる。前記第１積層部は、第１方向に磁化が固定された第１強磁性層と、前記第１導電層から前記第２導電層に向かう積層軸に沿って前記第１強磁性層と積層され、磁化の方向が可変である第２強磁性層と、前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、を含む。前記第２積層部は、前記第２導電層と前記中間配線との間に設けられる。前記第２積層部は、磁化の方向が可変である第３強磁性層と、前記積層軸に沿って前記第３強磁性層と積層され、第２方向に磁化が固定された第４強磁性層と、前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、を含む。前記積層軸に沿って前記第１積層部及び前記第２積層部に電流を流すことによりスピン偏極した電子を前記第２強磁性層に作用させ、且つ、前記第３強磁性層の磁化を歳差運動させることにより発生する磁場を前記第２強磁性層に作用させることにより、前記第２強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能である。データを読み出す読み出し動作において、前記第１導電層と前記中間配線との間に、前記第２導電層と前記中間配線との間に流れる電流よりも大きい値を有する電流が流される。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）〜図１（ｄ）は、第１の実施形態に係る磁気素子を示す模式的断面図である。
【図２】図２（ａ）及び図２（ｂ）は、磁化を示す模式図である。
【図３】図３（ａ）〜図３（ｄ）は、実施形態に係る磁気素子の動作を示す模式図である。
【図４】図４（ａ）及び図４（ｂ）は、実施形態に係る磁気素子の動作を示す模式図である。
【図５】図５（ａ）及び図５（ｂ）は、第１の実施形態に係る磁気素子の動作を示す模式図である。
【図６】図６（ａ）及び図６（ｂ）は、第２の実施形態に係る磁気素子を示す模式的断面図である。
【図７】図７（ａ）及び図７（ｂ）は、第２の実施形態に係る磁気素子の動作を示す模式図である。
【図８】図８（ａ）及び図８（ｂ）は、第２の実施形態に係る別の磁気素子を示す模式的断面図である。
【図９】図９（ａ）及び図９（ｂ）は、第３の実施形態に係る磁気素子を示す模式的断面図である。
【図１０】図１０（ａ）及び図１０（ｂ）は、第３の実施形態に係る磁気素子の動作を示す模式図である。
【図１１】図１１（ａ）及び図１１（ｂ）は、第４の実施形態に係る磁気素子を示す模式的断面図である。
【図１２】図１２（ａ）及び図１２（ｂ）は、第４の実施形態に係る磁気素子の動作を示す模式図である。
【図１３】図１３（ａ）及び図１３（ｂ）は、第５の実施形態に係る磁気素子を示す模式的断面図である。
【図１４】図１４（ａ）及び図１４（ｂ）は、第５の実施形態に係る磁気素子の動作を示す模式図である。
【図１５】図１５（ａ）〜図１５（ｆ）は、実施形態に係る磁気素子を示す模式図である。
【図１６】図１６（ａ）〜図１６（ｃ）は、第６の実施形態に係る磁気素子を示す模式的断面図である。
【図１７】図１７（ａ）及び図１７（ｂ）は、第７の実施形態に係る磁気素子を示す模式図である。
【図１８】図１８（ａ）〜図１８（ｃ）は、第１の具体例に係る磁気素子の特性を示すグラフ図である。
【図１９】磁気素子の特性を示すグラフ図である。
【図２０】第２の具体例に係る磁気素子の特性を示すグラフ図である。
【図２１】磁気素子の特性を示すグラフ図である。
【図２２】第３の具体例に係る磁気素子の特性を示すグラフ図である。
【図２３】第４の具体例に係る磁気素子の特性を示すグラフ図である。
【図２４】第５の具体例に係る磁気素子の特性を示すグラフ図である。
【図２５】図２５（ａ）及び図２５（ｂ）は、第８の実施形態に係る不揮発性記憶装置を示す模式的平面図である。
【図２６】図２６（ａ）〜図２６（ｅ）は、第８の実施形態に係る不揮発性記憶装置を示す模式的断面図である。
【図２７】図２７（ａ）及び図２７（ｂ）は、第８の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図２８】第８の実施形態に係る不揮発性記憶装置を示す模式的回路図である。
【図２９】第８の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。
【図３０】第８の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。
【図３１】図３１（ａ）及び図３１（ｂ）は、第９の実施形態に係る不揮発性記憶装置を示す模式的平面図である。
【図３２】図３２（ａ）〜図３２（ｅ）は、第９の実施形態に係る不揮発性記憶装置を示す模式的断面図である。
【図３３】図３３（ａ）及び図３３（ｂ）は、第９の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図３４】第９の実施形態に係る不揮発性記憶装置を示す模式的回路図である。
【図３５】第１０の実施形態に係る不揮発性記憶装置を示す模式的回路図である。
【発明を実施するための形態】
【０００７】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
図１（ａ）〜図１（ｄ）は、第１の実施形態に係る磁気素子の構成を例示する模式的断面図である。  
図１（ａ）〜図１（ｄ）は、実施形態に係る磁気素子１１１、１１１ａ、１１１ｂ及び１１１ｃの構成をそれぞれ例示している。まず、磁気素子１１１に関して説明する。
【０００９】
図１（ａ）に表したように、磁気素子１１１は、第１導電層８１と、第２導電層８２と、中間配線８３と、第１積層部ＳＢ１と、第２積層部ＳＢ２と、を備える。第１導電層８１は、第２導電層８２に対向する部分を有する。中間配線８３は、第１導電層８１と第２導電層８２との間に設けられる。第１導電層８１及び第２導電層８２は、電極として機能する。
【００１０】
第１導電層８１から第２導電層８２に向かう方向をＺ軸方向とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｘ軸とＹ軸とに対して垂直な軸をＹ軸とする。Ｚ軸は、積層軸ＳＤ１に対応する。積層軸ＳＤ１は、例えば、第１強磁性層１０の膜面に対して垂直な軸である。膜面は、層面に対応し、例えば、Ｘ−Ｙ平面に対して平行である。
【００１１】
第１導電層８１の少なくとも一部、第２導電層８２の少なくとも一部、及び、中間配線８３の少なくとも一部は、例えばＸ−Ｙ平面内で延在する。第１導電層８１、第２導電層８２及び中間配線８３の延在方向は、Ｘ−Ｙ平面内において任意である。
【００１２】
Ｚ軸に沿ってみたときに、第１導電層８１は、第２導電層８２と重なる部分を有する。Ｚ軸に沿ってみたときに第１導電層８１と第２導電層８２とが重なる部分において、中間配線８３の少なくとも一部が、第１導電層８１と第２導電層８２との間に設けられる。
【００１３】
第１積層部ＳＢ１は、第１導電層８１と中間配線８３との間に設けられる。第１積層部ＳＢ１は、第１強磁性層１０と、第２強磁性層２０と、第１非磁性層１０ｎと、を含む。
【００１４】
第１強磁性層１０においては、第１方向に磁化が固定される。すなわち、第１強磁性層１０の磁化は、第１方向に実質的に固定される。第２強磁性層２０は、積層軸ＳＤ１に沿って第１強磁性層１０と積層される。第２強磁性層２０においては、磁化の方向が可変である。第１非磁性層１０ｎは、第１強磁性層１０と第２強磁性層２０との間に設けられる。
【００１５】
第２積層部ＳＢ２は、第２導電層８２と中間配線８３との間に設けられる。第２積層部ＳＢ２は、第３強磁性層３０と、第４強磁性層４０と、第２非磁性層２０ｎと、を含む。
【００１６】
第３強磁性層３０においては、磁化の方向が可変である。第４強磁性層４０は、積層軸ＳＤ１に沿って第３強磁性層３０と積層される。第４強磁性層４０においては、第２方向に磁化が固定される。すなわち、第４強磁性層４０の磁化は、第２方向に実質的に固定される。第２非磁性層２０ｎは、第３強磁性層３０と第４強磁性層４０との間に設けられる。
【００１７】
本願明細書において、「積層」は、複数の層が互いに接して重ねられる場合に加え、間に別の要素が挿入されて複数の層が重ねられる場合を含む。
【００１８】
積層軸ＳＤ１は、第１強磁性層１０、第１非磁性層１０ｎ及び第２強磁性層２０が重ねられる軸に対して平行である。積層軸ＳＤ１は、第３強磁性層３０、第２非磁性層２０ｎ及び第４強磁性層４０が重ねられる軸に対して平行である。
【００１９】
第１積層部ＳＢ１と第２積層部ＳＢ２との間に、中間配線８３の少なくとも一部が設けられる。第１積層部ＳＢ１の一端が、中間配線８３と接続される。第１積層部ＳＢ１の他端が、第１導電層８１と接続される。第２積層部ＳＢ２の一端が、中間配線８３と接続される。第２積層部ＳＢ２の他端が、第２導電層８２に接続される。
【００２０】
磁気素子１１１においては、積層軸ＳＤ１に沿って第１積層部ＳＢ１及び第２積層部ＳＢ２に電流を流すことによりスピン偏極した電子を第２強磁性層２０に作用させ、且つ、第３強磁性層３０の磁化を歳差運動させることにより発生する磁場を第２強磁性層２０に作用させることにより、第２強磁性層２０の磁化の方向を電流の向きに応じた方向に決定可能である。
【００２１】
磁気素子１１１において、第２積層部ＳＢ２は、磁界発生源として機能する。第１積層部ＳＢ１は、磁気記憶部として機能する。以下、第２積層部ＳＢ２を、適宜、磁界発生源と言い、第１積層部ＳＢ１を、適宜、磁気記憶部と言う。
【００２２】
第１強磁性層１０は、例えば、第１の磁化固定層として機能する。第１強磁性層１０においては、磁化が膜面に対して略垂直方向に固定されている。第２強磁性層２０においては、例えば、磁化容易軸が膜面に対して略垂直方向である。第２強磁性層２０は、磁気記憶層として機能する。第１非磁性層１０ｎは、第１のスペーサ層として機能する。第１非磁性層１０ｎが絶縁材料に基づくトンネルバリア層である場合に、第１強磁性層１０、第１非磁性層１０ｎ及び第２強磁性層２０を含む第１積層部ＳＢ１は、例えば、ＭＴＪ（Magnetic Tunnel Junction）の構造を有する。
【００２３】
第３強磁性層３０は、磁化回転層として機能する。第３強磁性層３０においては、例えば、磁化容易軸が膜面に対して略平行方向である。第４強磁性層４０は、例えば、第２の磁化固定層として機能する。第４強磁性層４０においては、例えば、磁化が膜面に対して略垂直方向に固定されている。第２非磁性層２０ｎは、第２のスペーサ層として機能する。
【００２４】
第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０には、例えば、垂直磁化膜が用いられる。第３強磁性層３０には、例えば、面内磁化膜が用いられる。
【００２５】
図２（ａ）及び図２（ｂ）は、磁化を例示する模式図である。  
図２（ａ）は、垂直磁化膜における磁化を例示している。図２（ｂ）は、面内磁化膜における磁化を例示している。
【００２６】
図２（ａ）及び図２（ｂ）に表したように、積層軸ＳＤ１に対して垂直な１つの軸を面内軸ＳＤ２とする。面内軸ＳＤ２は、Ｘ−Ｙ平面内の軸である。磁化７２は、膜面に対して垂直な方向の磁化斜影成分（積層軸ＳＤ１に対して平行な磁化成分７２ａ）と、膜面に対して平行な方向の磁化斜影成分（面内軸ＳＤ２に対して平行な磁化成分７２ｂ）と、を有する。
【００２７】
図２（ａ）に表したように、垂直磁化膜は、膜面に対して垂直な磁化成分７２ａが、膜面に対して平行な磁化成分７２ｂよりも大きい磁化状態を有する。垂直磁化膜において、磁化の方向が膜面に対して略垂直であることが動作特性上望ましい。
【００２８】
図２（ｂ）に表したように、面内磁化膜は、膜面に対して平行な磁化成分７２ｂが、膜面に対して垂直な磁化成分７２ａよりも大きい磁化状態を有する。面内磁化膜において、磁化の方向が膜面に対して略平行であることが動作特性上望ましい。
【００２９】
説明の便宜上、第１積層部ＳＢ１から第２積層部ＳＢ２に向かう方向を「上」または「上向き」と言う。第２積層部ＳＢ２から第１積層部ＳＢ１に向かう方向を「下」または「下向き」と言う。
【００３０】
既に説明したように、第１強磁性層１０の磁化は、第１方向に実質的に固定される。第４強磁性層４０の磁化は、第２方向に実質的に固定されている。
【００３１】
図１（ａ）に例示したように、磁気素子１１１においては、第１方向は下向きであり、第２方向も下向きである。ただし、第１方向及び第２方向は種々の変形が可能である。例えば、第１方向が上向きであり、第２方向が上向きでも良い。
【００３２】
図１（ｂ）〜図１（ｄ）に表したように、実施形態に係る磁気素子１１１ａ、１１１ｂ及び１１１ｃにおいても、上記の第１導電層８１、第２導電層８２、中間配線８３、第１積層部ＳＢ１及び第２積層部ＳＢ２が設けられる。
【００３３】
磁気素子１１１ａ、１１１ｂ及び１１１ｃにおいては、第１強磁性層１０、第１非磁性層１０ｎ、第２強磁性層２０、中間配線８３、第３強磁性層３０、第２非磁性層２０ｎ及び第４強磁性層４０が、この順に積層される。
【００３４】
図１（ｂ）に表したように、磁気素子１１１ａにおいては、第１方向は、下向きであり、第２方向は、積層軸ＳＤ１に対して交差している（この例では積層軸ＳＤ１に対して垂直である）。
【００３５】
図１（ｃ）に表したように、磁気素子１１１ｂにおいては、第１方向は、積層軸ＳＤ１に対して交差している（この例では垂直）、第２方向は積層軸ＳＤ１に対して交差している（この例では積層軸ＳＤ１に対して垂直である）。そして、第２強磁性層２０の磁化の方向は積層軸ＳＤ１に対して交差している（この例では垂直）。
【００３６】
図１（ｄ）に表したように、磁気素子１１１ｃにおいては、第１方向は、下向きであり、第２方向も、下向きである。そして、第２強磁性層２０の磁化の方向及び第３強磁性層３０の磁化の方向は、積層軸ＳＤ１に沿う。
【００３７】
このように、実施形態においては、第１、第２、第３及び第４強磁性層１０、２０、３０及び４０の構成において、種々の変形が可能である。
【００３８】
以下では、磁気素子１１１に関して説明する。以下の説明は、実施形態に係る他の磁気素子にも適用できる。
【００３９】
磁気素子１１１において、例えば、第１導電層８１及び第２導電層８２を介して、第１積層部ＳＢ１及び第２積層部ＳＢ２に電子電流を流すことができる。電子電流は電子の流れである。上向きに電流が流れるときには、電子電流は下向きに流れる。
【００４０】
第２強磁性層２０は、データを記憶する役割をもつ。第２強磁性層２０の磁化は、比較的容易に反転可能である。第３強磁性層３０は、書き込み時に高周波磁場を発生させる役割をもつ。
【００４１】
膜面に対して垂直な方向に電子電流を流すと、磁界発生源の第３強磁性層３０における磁化が歳差運動する。これにより、回転磁界（高周波磁界）が発生する。高周波磁界の周波数は、例えば約１ＧＨｚ〜６０ＧＨｚ程度である。高周波磁界は、第２強磁性層２０の磁化に対して垂直方向の成分（第２強磁性層２０の磁化困難軸の方向の成分）を有する。したがって、第３強磁性層３０から発生した高周波磁界の少なくとも一部は、第２強磁性層２０の磁化困難軸の方向に印加される。第３強磁性層３０から発生した高周波磁界が、第２強磁性層２０の磁化困難軸の方向に印加されると、第２強磁性層２０の磁化は非常に反転し易くなる。
【００４２】
磁気素子１１１においては、電子電流を第１積層部ＳＢ１及び第２積層部ＳＢ２に流すことによって、第２強磁性層２０の磁化の方向を制御することができる。具体的には、電子電流の流れる向き（極性）を変えることで第２強磁性層２０の磁化の向きを反転させることができる。情報を記憶させる場合において、例えば、第２強磁性層２０の磁化の方向に応じて、「０」と「１」とがそれぞれ割り当てられる。
【００４３】
磁気素子１１１における動作の具体例として、まず「書き込み」動作の概要について説明する。
【００４４】
図３（ａ）〜図３（ｄ）は、実施形態に係る磁気素子の動作を例示する模式図である。
これらの図は、磁気素子１１１における「書き込み」動作の際の第１積層部ＳＢ１の状態を例示している。これらの図では、第２積層部ＳＢ２、第１導電層８１、第２導電層８２及び中間配線８３は省略されている。
【００４５】
図３（ａ）は、第１強磁性層１０から第２強磁性層２０に向かって電子電流６０を流し始めた状態を例示している。図３（ｂ）は、第１強磁性層１０から第２強磁性層２０に向かって電子電流６０を流し終えた状態（磁化が反転した状態）を例示している。図３（ｃ）は、第２強磁性層２０から第１強磁性層１０に向かって電子電流６０を流し始めた状態を例示している。図３（ｄ）は、第２強磁性層２０から第１強磁性層１０に向かって電子電流６０を流し終えた状態（磁化が反転した状態）を例示している。図３（ｃ）及び図３（ｄ）は、図３（ａ）及び図３（ｂ）に示した場合に対して、電子電流６０の向きを反転させた場合に相当する。
【００４６】
書き込み動作においては、第１強磁性層１０の膜面及び第２強磁性層２０の膜面を横切るように電子電流６０を流して、第２強磁性層２０に対して書き込み動作が実施される。ここでは、第１非磁性層１０ｎを介した磁気抵抗効果が、ノーマルタイプである場合について説明する。
【００４７】
「ノーマルタイプ」の磁気抵抗効果においては、非磁性層の両側の磁性層の磁化どうしが互いに平行である時の電気抵抗は、反平行である時の電気抵抗よりも低い。ノーマルタイプの場合、第１非磁性層１０ｎを介した第１強磁性層１０と第２強磁性層２０との間の電気抵抗は、第１強磁性層１０の磁化が第２強磁性層２０の磁化に対して平行である時には、反平行である時よりも低い。
【００４８】
図３（ａ）に表したように、膜面に対して略垂直方向の磁化１２を有する第１強磁性層１０を通過した電子は、第１強磁性層１０の磁化１２と同じ方向のスピンをもつようになる。この電子が、第２強磁性層２０へ流れると、このスピンのもつ角運動量が第２強磁性層２０へ伝達され、第２強磁性層２０の磁化２２に作用する。すなわち、いわゆるスピントランスファトルクが働く。
【００４９】
これにより、図３（ｂ）に表したように、第２強磁性層２０の磁化２２は、第１強磁性層１０の磁化１２と同じ向きになる。この向きは、図３（ｂ）において上向きであり、例えば積層軸ＳＤ１に対して平行な１つの方向である。この向き（図３（ｂ）において上向き）の磁化２２を有する第２強磁性層２０の状態に、例えば「０」を割り当てる。
【００５０】
図３（ｃ）に表したように、第１非磁性層１０ｎを通過した電子のうちで、第１強磁性層１０の磁化１２と同じ向き（図３（ｃ）において上向き）のスピンをもった電子は、第１強磁性層１０を通過する。一方、第１強磁性層１０の磁化１２に対して逆向き（図３（ｃ）において下向き）のスピンをもった電子は、第１強磁性層１０と第１非磁性層１０ｎとの界面において反射される。この反射された電子のスピンの角運動量が第２強磁性層２０へ伝達され、第２強磁性層２０の磁化２２に作用する。
【００５１】
これにより、図３（ｄ）に表したように、第２強磁性層２０の磁化２２は、第１強磁性層１０の磁化１２に対して逆向き（図３（ｄ）において下向き）になる。すなわち、スピントランスファトルクが働く。この向き（図３（ｄ）おいて下向き）の磁化２２を有する第２強磁性層２０の状態に、例えば「１」を割り当てる。
【００５２】
このような作用に基づいて、第２強磁性層２０の異なる複数の状態のそれぞれに、「０」または「１」が適宜割り当てられる。これにより、磁気素子１１１における「書き込み」が実施される。
【００５３】
一方、磁気抵抗効果が「リバースタイプ」の場合は、第１非磁性層１０ｎを介した第１強磁性層１０と第２強磁性層２０との間の電気抵抗は、第１強磁性層１０の磁化が第２強磁性層２０の磁化に対して平行である時には、反平行である時よりも高い。リバースタイプにおける「書き込み」動作は、ノーマルタイプの場合と同様である。
【００５４】
次に、「読み出し」動作の概要について説明する。  
磁気素子１１１における第２強磁性層２０の磁化の方向の検出は、例えば、磁気抵抗効果を利用して実施される。磁気抵抗効果においては、各層の磁化の相対的な向きにより電気抵抗が変わる。磁気抵抗効果を利用する場合、第１強磁性層１０と第２強磁性層２０との間にセンス電流を流し、磁気抵抗が測定される。センス電流の電流値は、記憶時に流す電子電流６０に対応する電流値よりも小さい。
【００５５】
図４（ａ）及び図４（ｂ）は、実施形態に係る磁気素子の動作を例示する模式図である。  
これらの図は、磁気素子１１１における「読み出し」動作の際の第１積層部ＳＢ１の状態を例示している。これらの図では、第２積層部ＳＢ２、第１導電層８１、第２導電層８２及び中間配線８３は省略されている。
【００５６】
図４（ａ）は、第１強磁性層１０の磁化１２の方向が、第２強磁性層２０の磁化２２の方向と同じ場合を例示している。図４（ｂ）は、第１強磁性層１０の磁化１２の方向が、第２強磁性層２０の磁化２２の方と反平行（逆向き）である場合を例示している。
【００５７】
図４（ａ）及び図４（ｂ）に表したように、第１積層部ＳＢ１にセンス電流６１を流し、電気抵抗を検出する。  
ノーマルタイプの磁気抵抗効果においては、図４（ａ）の状態の抵抗は、図４（ｂ）の状態の抵抗よりも低い。リバースタイプの磁気抵抗効果においては、図４（ａ）の状態の抵抗は、図４（ｂ）の状態の抵抗よりも高い。
【００５８】
これらの抵抗が互いに異なる複数の状態のそれぞれに、それぞれ「０」と「１」とを対応づけることにより、２値データの記憶の読み出しが可能となる。なお、センス電流６１の向きは、図４（ａ）及び図４（ｂ）に例示した方向に対して逆向きでも良い。
【００５９】
図５（ａ）及び図５（ｂ）は、第１の実施形態に係る磁気素子の動作を例示する模式図である。  
図５（ａ）及び図５（ｂ）は、磁気素子１１１における書き込み動作ＷＯと読み出し動作ＲＯとをそれぞれ例示している。
【００６０】
図５（ａ）に表したように、第１導電層８１、第２導電層８２及び中間配線８３のそれぞれに、第１スイッチＳＷ１、第２スイッチＳＷ２及び第３スイッチＳＷ３のそれぞれが接続される。第１スイッチＳＷ１、第２スイッチＳＷ２及び第３スイッチＳＷ３のそれぞれは、例えば、第１トランジスタ、第２トランジスタ及び第３トランジスタ（第１〜第３選択トランジスタ）である。
【００６１】
図５（ａ）に表したように、書き込み動作ＷＯにおいては、第１〜第３スイッチＳＷ１〜ＳＷ３が導通状態（オン状態）である。これにより、３つの配線の全てに電流を流すことができる。この状態において、中間配線８３と第１導電層８１との間、及び、中間配線８３と第２導電層８２との間に、書き込み電流Ｉｗを流す。例えば、中間配線８３から第１導電層８１に向かう方向に電子電流６０ａを流し、中間配線８３から第２導電層８２に向かう方向に電子電流６０ｂを流す。これにより、磁界発生源から発生する磁界の共鳴効果によって、第２強磁性層２０において、磁化反転が効果的に起こる。このとき、例えば、第３強磁性層３０の回転磁界方向３３は時計回り方向ＣＷであり、第２強磁性層２０の磁化の歳差運動の歳差方向２３は、時計回り方向ＣＷである。なお、上記の動作において、書き込み電流Ｉｗの向きは任意であり、電子電流の向きは任意である。
【００６２】
図５（ｂ）に表したように、読み出し動作ＲＯにおいては、第１スイッチＳＷ１及び第３スイッチＳＷ３を導通状態（オン状態）とし、第２スイッチＳＷ２は非導通状態（オフ状態）とする。これにより、中間配線８３と第２導電層８２との間では電流が流れず、中間配線８３と第１導電層８１との間に電流を流すことができる。中間配線８３と第１導電層８１との間に読み出し電流Ｉｒ（センス電流６１に対応する）を流し、磁気記憶部の記憶状態を読み取る。この時、磁界発生源には電流が流れない。これにより、磁界発生源からの磁界が磁気記憶部へ印加されて、例えば第２強磁性層２０の磁化反転が誘発される現象を防ぐことができる。すなわち、読み出し時の誤書き込みが抑制される。なお、読み出し電流Ｉｒの向きは任意である。
【００６３】
本実施形態に係る磁気素子によれば、読み出し時には磁界の共鳴効果が起こらないため、誤書き込みが抑制される。そして、本実施形態の構成は、高速動作や書き込みばらつきを低減するための構成と組み合わせても良い。
【００６４】
実施形態は、不揮発性記憶装置を含むことができる。図５（ａ）及び図５（ｂ）に表したように、不揮発性記憶装置は、本実施形態に係る一例の磁気素子と、制御回路部１５０と、を備える。制御回路部１５０は、第１導電層８１、第２導電層８２及び中間配線８３に直接または間接に接続される。ここで、「直接に接続される」は、間に他の導電性の部材（例えばビア電極や配線など）が挿入されないで電気的に接続される状態を含む。「間接に接続される」は、間に他の導電性の部材（例えばビア電極や配線など）が挿入されて電気的に接続される状態、及び、間にスイッチ（例えばトランジスタなど）が挿入されて、導通と非導通とが可変の状態で接続される状態を含む。
【００６５】
上記の動作は、制御回路部１５０によって実施される。  
すなわち、制御回路部１５０は、磁気素子に保持されたデータを読み出す読み出し動作ＲＯにおいて、第１導電層８１と中間配線８３との間に、第２導電層８２と中間配線８３との間に流れる電流よりも大きい値を有する読み出し電流Ｉｒを流す。これにより、読み出し時の誤書き込みを抑制する不揮発性記憶装置が提供できる。
【００６６】
制御回路部１５０は、例えば、読み出し動作ＲＯにおいて、第２導電層８２と中間配線８３との間に流れる電流を、第３強磁性層３０が発振するしきい値電流よりも小さくする。例えば、読み出し動作において、第２導電層８２と中間配線８３との間に流れる電流は実質的にゼロに設定される。実施形態において、「読み出し動作ＲＯにおいては、第１導電層８１と中間配線８３との間に、第２導電層８２と中間配線８３との間に流れる電流よりも大きい値を有する読み出し電流Ｉｒを流す」とは、第２導電層８２と中間配線８３との間に電流を流さないことを含む。
【００６７】
また、この例では、制御回路部１５０は、磁気素子にデータを書き込む書き込み動作ＷＯにおいては、第１導電層８１と中間配線８３との間に電流を流し、及び、第２導電層８２と中間配線８３との間に電流を流す。このとき、第１導電層８１と中間配線８３との間に流れる電流は、第２導電層８２と中間配線８３との間に流れる電流とは異なることができる。
【００６８】
さらに、上記のように、実施形態に係る不揮発性記憶装置は、第１導電層８１と制御回路部１５０との間、第２導電層８２と制御回路部１５０との間、及び、中間配線８３と制御回路部１５０との間の少なくともいずれかに直接または間接に接続されたトランジスタ（上記の第１〜第３トランジスタであり、上記の第１〜第３スイッチＳＷ１〜ＳＷ３）をさらに備えることができる。これにより、上記の動作が実施される。
【００６９】
以下、磁気素子１１１（及び磁気素子１１１ａ〜１１１ｃなど）の各層の構成の例について説明する。
【００７０】
第１強磁性層１０及び第２強磁性層２０には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、上記の群から選択された少なくともいずれかと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの金属を含む合金を用いることができる。
【００７１】
第１強磁性層１０及び第２強磁性層２０において、含まれる磁性材料の組成や熱処理により特性を調整することができる。また、第１強磁性層１０及び第２強磁性層２０には、ＴｂＦｅＣｏ及びＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。第１強磁性層１０及び第２強磁性層２０には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等を、第１強磁性層１０及び第２強磁性層２０に用いることができる。
【００７２】
第１非磁性層１０ｎには、非磁性トンネルバリア層として機能する絶縁材料を用いることができる。具体的には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。
【００７３】
第１非磁性層１０ｎには、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｔａ−Ｏ、Ａｌ−Ｚｒ−Ｏ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ、Ｓｉ−Ｎ−Ｏ等を用いることができる。第１非磁性層１０ｎには、例えば、非磁性半導体（ＺｎＯｘ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯｘ、Ｚｎ、Ｔｅ、または、それらに遷移金属がドープされたもの）などを用いることができる。
【００７４】
第１非磁性層１０ｎの厚さは、約０．２ナノメートル（ｎｍ）以上２．０ｎｍ程度の範囲の値とすることが望ましい。これにより、例えば、絶縁膜の均一性を確保しつつ、抵抗が過度に高くなることが抑制される。
【００７５】
第３強磁性層３０には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む磁性金属を用いることができる。
【００７６】
第２非磁性層２０ｎには、例えば、非磁性トンネルバリア層及び非磁性金属層のいずれかを用いることができる。
【００７７】
非磁性トンネルバリア層には、例えば、絶縁材料が用いられる。具体的には、非磁性トンネルバリア層には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。非磁性トンネルバリア層には、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｔａ−Ｏ、Ａｌ−Ｚｒ−Ｏ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ、及び、Ｓｉ−Ｎ−Ｏなどを用いることができる。
【００７８】
非磁性トンネルバリア層として、非磁性半導体（ＺｎＯｘ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯｘ、Ｚｎ、Ｔｅ、または、それらに遷移金属がドープされたもの）などを用いることができる。
【００７９】
非磁性トンネルバリア層を第２非磁性層２０ｎとして用いる場合、第２非磁性層２０ｎの厚さは、約０．２ｎｍ以上２．０ｎｍ程度の範囲の値とすることが望ましい。非磁性トンネルバリア層を第２非磁性層２０ｎとして用いる場合において、第２非磁性層２０ｎの厚さは、第１非磁性層１０ｎよりも薄くすること好ましい。これにより、磁気素子へ同一電圧を印加した時の書き込み電流が、抵抗が増大することによって減少することが、抑制できる。
【００８０】
第２非磁性層２０ｎに用いられる非磁性金属層には、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）及びビスマス（Ｂｉ）よりなる群から選択されたいずれかの非磁性金属、または、上記の群から選択された少なくともいずれか２つ以上の非磁性金属を含む合金を用いることができる。第２非磁性層２０ｎの厚さは、１．５ｎｍ以上、２０ｎｍ以下とすることが望ましい。これにより、磁性層間で層間結合せず、かつ、伝導電子のスピン偏極状態が非磁性金属層を通過する際に失われることが抑制される。
【００８１】
第４強磁性層４０には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、これらと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの元素と、を含む合金を用いることができる。
【００８２】
第４強磁性層４０において、含まれる磁性材料の組成や熱処理により特性を調整することができる。第４強磁性層４０には、ＴｂＦｅＣｏ、ＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。第４強磁性層４０には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ及びＮｉ／Ｃｕ等を第４強磁性層４０に用いることができる。
【００８３】
中間配線８３には、非磁性金属層が用いられる。  
中間配線８３に用いられる非磁性金属層には、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）、イリジウム（Ｉｒ）及びオスミウム（Ｏｓ）よりなる群から選択された少なくともいずれかの非磁性金属、または、上記の群から選択された２つ以上の非磁性金属を含む合金を含むことができる。さらに、中間配線８３に用いられる非磁性金属層には、上記の群から選択された少なくともいずれかの元素を含む、導電性窒化物、導電性酸化物及び導電性弗化物のいずれかを用いることができる。例えば、中間配線８３には、ＴｉＮ及びＴａＮなどを用いることができる。さらに、これらの材料の膜を積層させた積層膜を用いても良い。中間配線８３には、例えば、Ｔｉ膜／Ｒｕ膜／Ｔｉ膜の積層膜などを用いることができる。
【００８４】
中間配線８３には、銅（Ｃｕ）などのスピン拡散長が長い材料、または、ルテニウム（Ｒｕ）などのスピン拡散長が短い材料を用いることができる。スピン偏極した電子が挿入される効果を消去したい場合には、ルテニウム（Ｒｕ）などのスピン拡散長が短い材料を、中間配線８３に用いることが望ましい。
【００８５】
第１導電層８１及び第２導電層８２には、導電性の磁性材料または導電性の非磁性材料が用いられる。導電性の磁性材料の例としては、第３強磁性層３０及び第４強磁性層４０に用いられる材料と同様の材料を挙げることができる。
【００８６】
第１導電層８１及び第２導電層８２に用いられる導電性の非磁性材料には、金（Ａｕ）、銅（Ｃｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）及びアルミニウム（Ａｌ）よりなる群から選択されたいずれかの金属、または、上記の群から選択された２つ以上の金属を含む合金を用いることができる。さらに、第１導電層８１及び第２導電層８２に用いられる導電性の非磁性材料には、上記の群から選択された少なくともいずれかの元素を含む、導電性窒化物、導電性酸化物及び導電性弗化物のいずれかを用いることができる。
【００８７】
さらに、第１導電層８１及び第２導電層８２に用いられる導電性の非磁性材料には、カーボンナノチューブ、カーボンナノワイヤ及びグラフェン等の材料を用いることができる。
【００８８】
後述するように、第１導電層８１及び第２導電層８２の少なくともいずれかに、トランジスタが直接または間接に接続される場合がある。このときには、第１導電層８１及び第２導電層８２の上記の少なくともいずれかには、例えば、そのトランジスタのソース部またはドレイン部が用いられても良い。また、このときには、第１導電層８１及び第２導電層８２の上記の少なくともいずれかには、例えば、そのトランジスタのソース部またはドレイン部に接続されるコンタクト部が用いられても良い。
【００８９】
既に説明したように、Ｚ軸に沿ってみたときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状は任意である。例えば、Ｚ軸に沿ってみたときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状（膜面に対して平行な面で切断した形状）は、円形、楕円形、扁平円、四角形及六角形などの３つ以上の角を有する多角形、及び、丸い角を有する多角形のいずれかの形状を有することができる。
【００９０】
発明者は、マイクロマグネティクスの計算により、第３強磁性層３０の直径が、３５ｎｍよりも大きくなると、磁化が回転運動する際にボルテックス（還流磁区）を形成することを見出した。すなわち、第３強磁性層３０の断面形状の円相当直径を３５ｎｍ以下とし、厚さを０．５ｎｍ以上３．５ｎｍ以下とすることで、磁化が回転運動する際のボルテックス形成を抑制しつつ、均一な磁界を第２強磁性層２０に作用させて磁化回転をアシストすることができる。すなわち、第２強磁性層２０の位置で磁化の反転が早まる十分な磁界強度が得られる。
【００９１】
第３強磁性層３０の横断面形状（積層軸ＳＤ１に対して垂直な平面で切断したときの断面形状）の円相当直径をＲ（ｎｍ）、「Ｒ」の半分の値をｒ（＝Ｒ／２）（ｎｍ）、層厚をｔ（ｎｍ）とするとき、ｒ＜０．４１９ｔ２−２．８６ｔ＋１９．８の関係式を満たすサイズとすることが望ましい。
【００９２】
本願明細書において、「円相当直径」とは、対象とする平面形状の面積と同じ面積を有する円を想定し、その円の直径をいうものとする。例えば、第３強磁性層３０の横断面形状が円形の場合、「Ｒ」は直径を意味する。第３強磁性層３０の横断面形状が楕円の場合、「Ｒ」は、その楕円の面積と同じ面積を有する円の直径を意味する。第３強磁性層３０の横断面形状が多角形の場合、「Ｒ」は、その多角形の面積と同じ面積を有する円の直径を意味する。第３の強磁性層３０の横断面形状は、Ｒを直径とする円形であることが好ましい。これにより、第３強磁性層３０の磁化が面直方向の成分をもって一斉に歳差運動をして、第２強磁性層２０に対して回転磁界がかかる。
【００９３】
以下、実施形態に係る磁気素子の構成の種々の例について、第２〜第６の実施形態として説明する。以下において、説明されない構成、及び、各要素の材料などは、磁気素子１１１に関して説明した構造及び各要素の材料と同様である。
【００９４】
（第２の実施形態）
図６（ａ）及び図６（ｂ）は、第２の実施形態に係る磁気素子の構成を例示する模式的断面図である。  
図６（ａ）及び図６（ｂ）に表したように、本実施形態に係る磁気素子１１２ａ及び１１２ｂにおいては、第３強磁性層３０、第２非磁性層２０ｎ、第４強磁性層４０、中間配線８３、第１強磁性層１０、第１非磁性層１０ｎ及び第２強磁性層２０が、この順に積層される。
【００９５】
磁気素子１１２ａ及び１１２ｂにおいては、第１方向に固定された磁化（第１強磁性層１０の磁化）の垂直斜影成分の向きは、第２方向に固定された磁化（第４強磁性層４０の磁化）の垂直斜影成分の向きに対して逆向きである。磁気素子１１２ａにおいては、第１方向は上向きであり、第２方向は下向きである。磁気素子１１２ｂにおいては、第１方向は下向きであり、第２方向は上向きである。
【００９６】
図７（ａ）及び図７（ｂ）は、第２の実施形態に係る磁気素子の動作を例示する模式図である。  
図７（ａ）及び図７（ｂ）は、磁気素子１１２ａにおける書き込み動作ＷＯと読み出し動作ＲＯとをそれぞれ例示している。
【００９７】
図７（ａ）に表したように、書き込み動作ＷＯにおいて、第３スイッチＳＷ３をオフ状態としつつ、第１導電層８１と第２導電層８２との間に書き込み電流Ｉｗを流す。書き込み電流Ｉｗの向きは、任意である。第３強磁性層３０において発生する回転磁界の向き（回転磁界方向３３）と、第２強磁性層２０の磁化が歳差運動する向き（歳差方向２３）と、は、互いに一致する。第３強磁性層３０において発生した回転磁界は、第２強磁性層２０に、より効果的に作用する。これにより、第２強磁性層２０の磁化反転を、より効率的にアシストすることができる。その結果、第２強磁性層２０への書き込みに必要な電流を、より減少させることができる。
【００９８】
図７（ｂ）に表したように、読み出し動作ＲＯにおいては、磁気素子１１１と同様に、中間配線８３と第２導電層８２との間に電流を流さず、中間配線８３と第１導電層８１との間に読み出し電流Ｉｒを流す。読み出し電流Ｉｒの向きは、任意である。すなわち、磁界発生源には電流を流さない。これにより、読み出し時の誤書き込みが抑制される。
【００９９】
磁気素子１１２ｂにおける動作は、磁気素子１１２ａと同様であるので説明を省略する。
【０１００】
図８（ａ）及び図８（ｂ）は、第２の実施形態に係る別の磁気素子の構成を例示する模式的断面図である。  
図８（ａ）及び図８（ｂ）に表したように実施形態に係る別の磁気素子１１２ｃ及び１１２ｄにおいては、第１強磁性層１０の磁化の向き及び第４強磁性層４０の磁化の向きが膜面に対して斜めである。この場合も、第１方向に固定された磁化（第１強磁性層１０の磁化）の垂直斜影成分の向きは、第２方向に固定された磁化（第４強磁性層４０の磁化）の垂直斜影成分の向きに対して逆向きである。
【０１０１】
磁気素子１１２ｃ及び１１２ｄの書き込み動作ＷＯ及び読み出し動作ＲＯは、磁気素子１１２ａと同様なので説明を省略する。
【０１０２】
上記のように、磁気素子１１２ａ〜１１２ｄにおいては、第１方向に固定された磁化の垂直斜影成分の向きが、第２方向に固定された磁化の垂直斜影成分の向きに対して逆向きである。この場合には、第２強磁性層２０の位置において膜面に対して垂直な方向にかかる漏洩磁界を低減させることができる。すなわち、第２強磁性層２０の位置において膜面に対して垂直な方向にかかる漏洩磁界を打ち消すことができる。一方、第３強磁性層３０の位置において膜面に対して垂直な方向にかかる漏洩磁界を残留させ、作用させることができる。
【０１０３】
これにより、第３強磁性層３０において発生する回転磁界の向き（回転磁界方向３３）と、第２強磁性層２０の磁化が歳差運動する向き（歳差方向２３）と、は、互いに一致する。これにより、第３強磁性層３０において発生した回転磁界によって、第２強磁性層２０の磁化反転を効率的にアシストすることができる。その結果、第２強磁性層２０への情報の記憶（書き込み）に必要な電流を減少させることができる。
【０１０４】
磁気素子１１２ａ〜１１２ｄにおいて、第１強磁性層１０と第４強磁性層４０とは、中間配線８３を介して反強磁性結合していても良い。このように、非磁性層を介して互いの磁化の方向が反強磁性結合し反平行となる構造は、シンセティックアンチフェロ（ＳＡＦ：Synthetic Anti-Ferromagnetic）構造と呼ばれる。この例では、「第１の磁性層（例えば第１強磁性層１０）／非磁性層（例えば中間配線８３）／第２の磁性層（例えば第４強磁性層４０）」の積層構造が、ＳＡＦ構造に対応する。
【０１０５】
ＳＡＦ構造を用いることにより、互いの磁化固定力が増強され、外部磁界に対する耐性、及び、熱的な安定性を向上させることができる。この構造においては、磁気記憶層（例えば第２強磁性層２０）の位置において膜面に対して垂直な方向にかかる漏洩磁界をほぼゼロにすることができる。
【０１０６】
ＳＡＦ構造における非磁性層（中間層）には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）やオスミウム（Ｏｓ）などの金属材料が用いられる。非磁性層の厚さは、３ｎｍ以下に設定される。これにより、非磁性層を介して十分強い反強磁性結合が得られる。
【０１０７】
すなわち、中間配線８３は、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、及び、イリジウム（Ｉｒ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上の金属を含む合金を含み、中間配線８３の厚さは、３ｎｍ以下であることが望ましい。
【０１０８】
なお、実施形態に係る磁気素子に含まれる各層の寸法（幅及び厚さなど）は、例えば電子顕微鏡写真像などにより求められる。
【０１０９】
（第３の実施形態）  
図９（ａ）及び図９（ｂ）は、第３の実施形態に係る磁気素子の構成を例示する模式的断面図である。  
図９（ａ）及び図９（ｂ）に表したように、実施形態に係る磁気素子１１３ａ及び１１３ｂにおいては、第４強磁性層４０、第２非磁性層２０ｎ、第３強磁性層３０、中間配線８３、第２強磁性層２０、第１非磁性層１０ｎ及び第１強磁性層１０が、この順に積層される。これらの場合も、第１強磁性層１０の磁化及び第４強磁性層４０の磁化の向きは、膜面に対して斜めでも良い。
【０１１０】
磁気素子１１３ａ及び１１３ｂにおいても、第１方向に固定された磁化の垂直斜影成分の向きと、第２方向に固定された磁化の垂直斜影成分の向きと、は、互いに逆向きである。
【０１１１】
図１０（ａ）及び図１０（ｂ）は、第３の実施形態に係る磁気素子の動作を例示する模式図である。  
図１０（ａ）及び図１０（ｂ）は、磁気素子１１３ａにおける書き込み動作ＷＯと読み出し動作ＲＯとをそれぞれ例示している。
【０１１２】
図１０（ａ）に表したように、書き込み動作ＷＯにおいて、第３スイッチＳＷ３をオフ状態としつつ、第１導電層８１と第２導電層８２との間に書き込み電流Ｉｗを流す。書き込み電流Ｉｗの向きは、任意である。第３強磁性層３０において発生する回転磁界の向き（回転磁界方向３３）と、第２強磁性層２０の磁化が歳差運動する向き（歳差方向２３）と、は、互いに一致する。例えば、回転磁界方向３３及び歳差方向２３は、反時計回り方向ＣＣＷである。
【０１１３】
磁気素子１１３ａ（及び１１３ｂ）においては、第２強磁性層２０と第３強磁性層３０との間の距離は、例えば磁気素子１１２ａ（及び１１２ｂ）における距離よりも短い。これにより、第３強磁性層３０において発生した回転磁界は、第２強磁性層２０に、より大きく作用し、第２強磁性層２０の磁化反転をより効率的にアシストすることができる。これにより、第２強磁性層への書き込みに必要な電流を、より減少させることができる。
【０１１４】
図１０（ｂ）に表したように、磁気素子１１３ａにおける読み出し動作ＲＯは、磁気素子１１１と同様である。これにより、読み出し時の誤書き込みが抑制される。
【０１１５】
磁気素子１１３ｂにおける動作は、磁気素子１１３ａと同様であるので説明を省略する。
【０１１６】
磁気素子１１３ａ及び１１３ｂにおいて、中間配線８３においてスピン情報が保たれると、第３強磁性層３０は、第２強磁性層２０からのスピントランスファトルクの影響を受ける。このため、第３強磁性層３０の磁化回転の制御性が低下する場合がある。
【０１１７】
このとき、中間配線８３として、例えばルテニウム（Ｒｕ）などのようなスピン拡散長の短い膜（スピン消失の機能を持つ材料）、または、スピン拡散長の短い構造を有する層を用いることが望ましい。これにより、第３強磁性層３０の磁化回転の制御性の低下を抑制できる。
【０１１８】
すなわち、第３強磁性層３０の磁化が歳差運動をするためのスピントランスファトルクの大きさは、第４強磁性層４０でのスピン偏極で決まる。この構成においては、他の電子のスピンの影響（スピントランスファトルク）を受けることなく、第３強磁性層３０の磁化を独立に制御することが可能となる。
【０１１９】
中間配線８３のための、このようなスピン消失効果が得られる材料としては、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、これらの群から選択された２つ以上の金属を含む合金を挙げることができる。
【０１２０】
中間配線８３の厚さは、第２強磁性層２０と第３強磁性層３０とが層間磁気結合しない値に設定されることが望ましい。具体的には、中間配線８３の厚さは、１．４ｎｍ以上に設定することが望ましい。
【０１２１】
中間配線８３の厚さが１．４ｎｍ以上であると、第２強磁性層２０と第３強磁性層３０とが層間結合せず、かつ、中間配線８３において、伝導電子が中間配線８３の内部及び界面を通過する際にスピン偏極度を消失させることができる。さらに、第２強磁性層２０の磁化の向きにより第３強磁性層３０の歳差運動が変化することを、中間配線８３により防ぐことができる。
【０１２２】
一方、中間配線８３の厚さが２０ｎｍを超えると、多層膜のピラー形成が困難となる。さらに、第３強磁性層３０から発生する回転磁界の強度が、第２強磁性層２０の位置で減衰する。そのため、中間配線８３の厚さは、２０ｎｍ以下に設定されることが望ましい。
【０１２３】
中間配線８３として、前述した単層膜の他に、積層膜を用いることができる。この積層膜は、例えば、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、その群から選択された２つ以上の金属を含む合金を含む層と、その層の少なくとも片側に積層された銅（Ｃｕ）層と、の積層構成を有することができる。
【０１２４】
さらに、中間配線８３に用いられる積層膜は、第１層と、第１層の少なくとも片側に積層された第２層と、を含む積層構成を有することができる。第１層は、例えば、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、その群から選択された２つ以上の金属を含む合金を含む。第２層は、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）及びルテニウム（Ｒｕ）よりなる群から選択された少なくともいずれかの元素を含む酸化物を含む。
【０１２５】
図７（ａ）、図７（ｂ）、図１０（ａ）及び図１０（ｂ）に表したように、実施形態は、第３の実施形態または第４の実施形態に係る一例の磁気素子１１２ａまたは１１３ａと、制御回路部１５０と、を備えた不揮発性記憶装置を含む。上記の動作は、制御回路部１５０によって実施される。すなわち、制御回路部１５０は、読み出し動作ＲＯにおいて、第１導電層８１と中間配線８３との間に、第２導電層８２と中間配線８３との間に流れる電流よりも大きい値を有する読み出し電流Ｉｒを流す。そして、この例では、制御回路部１５０は書き込み動作ＷＯにおいて、第１導電層８１と第２導電層８２との間に中間配線８３を介して電流（書き込み電流Ｉｗ）を流す。
【０１２６】
このように、この例においては、書き込み動作ＷＯにおいては、電流は主として第１導電層８１と第２導電層８２との間を流れ、読み出し動作ＲＯにおいては、電流は主として中間配線８３及び第１導電層８１との間を流れる。
【０１２７】
（第４の実施形態）  
図１１（ａ）及び図１１（ｂ）は、第４の実施形態に係る磁気素子の構成を例示する模式的断面図である。  
図１１（ａ）及び図１１（ｂ）に表したように、実施形態に係る磁気素子１１４ａ及び１１４ｂにおいては、第４強磁性層４０、第２非磁性層２０ｎ、第３強磁性層３０、中間配線８３、第１強磁性層１０、第１非磁性層１０ｎ及び第２強磁性層２０が、この順で積層される。この場合も、第１強磁性層１０の磁化及び第４強磁性層４０の磁化の向きは、膜面に対して斜めでも良い。
【０１２８】
磁気素子１１４ａ及び１１４ｂにおいては、第１方向に固定された磁化の垂直斜影成分の向きと、第２方向に固定された磁化の垂直斜影成分の向きと、は、互いに逆向きである。
【０１２９】
図１２（ａ）及び図１２（ｂ）は、第４の実施形態に係る磁気素子の動作を例示する模式図である。  
図１２（ａ）及び図１２（ｂ）は、磁気素子１１４ａにおける書き込み動作ＷＯと読み出し動作ＲＯとをそれぞれ例示している。
【０１３０】
図１２（ａ）に表したように、書き込み動作ＷＯにおいて、第１〜第３スイッチＳＷ１〜ＳＷ３をオン状態とし、中間配線８３と第１導電層８１との間、及び、中間配線８３と第２導電層８２との間に書き込み電流Ｉｗを流す。書き込み電流Ｉｗの向きは任意である。例えば、中間配線８３から第１導電層８１に向かう方向に電子電流６０ａ、及び、中間配線８３から第２導電層８２に向かう方向に電子電流６０ｂを流す。第３強磁性層３０において発生する回転磁界の向きと、第２強磁性層２０の磁化が歳差運動する向きと、は、互いに一致させることができる。
【０１３１】
磁気素子１１４ａ（及び１１４ｂ）においては、第２強磁性層２０と第３強磁性層３０との間の距離は、磁気素子１１２ａ（及び１１２ｂ）における距離よりも短い。これにより、第２強磁性層２０への書き込みに必要な電流を、より減少させることができる。
【０１３２】
また、磁気素子１１４ａ及び１１４ｂの書き込み動作ＷＯにおいて、第３スイッチＳＷ３をオフ状態にしつつ、第１スイッチＳＷ１及び第２スイッチＳＷ２をオン状態とし、電流を流すこともできる。この場合、第３強磁性層３０へ入射される電子のスピン偏極の向きは、第４強磁性層４０でスピン偏極した電子の向き、及び、第１強磁性層１０でスピン偏極した電子の向きと同じである。そのため、第３強磁性層３０において発生する回転磁界の発生効率が向上する。さらに、第４強磁性層４０の磁化の向きとは逆向きの磁界を印加することにより、第３強磁性層３０において発生する回転磁界の向きと、第２強磁性層２０の磁化が歳差運動する向きと、を互いに一致させることができる。
【０１３３】
中間配線８３には、金属導体、または、半導体のいずれを用いても良い。第２非磁性層２０ｎには、金属導体、絶縁体または半導体のいずれを用いても良い。中間配線８３と第２非磁性層２０ｎとにおいて、互いに異なる材料に基づく層を利用してもよい。中間配線８３として半導体を用いた場合には、第２非磁性層２０ｎとして金属導体を用いることが好ましい。これにより、抵抗値の上昇が抑制できる。この金属導体としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）及び金（Ａｕ）などが好ましい。
【０１３４】
図１２（ｂ）に表したように、磁気素子１１４ａにおける読み出し動作ＲＯは、磁気素子１１１と同様である。これにより、読み出し時の誤書き込みが抑制される。
【０１３５】
磁気素子１１４ｂにおける動作は、磁気素子１１４ａと同様であるので説明を省略する。
【０１３６】
（第５の実施形態）  
図１３（ａ）及び図１３（ｂ）は、第５の実施形態に係る磁気素子の構成を例示する模式的断面図である。  
図１３（ａ）及び図１３（ｂ）に表したように、実施形態に係る磁気素子１１５ａ及び１１５ｂにおいては、第３強磁性層３０、第２非磁性層２０ｎ、第４強磁性層４０、中間配線８３、第２強磁性層２０、第１非磁性層１０ｎ及び第１強磁性層１０が、この順で積層される。この場合も、第１強磁性層１０の磁化及び第４強磁性層４０の磁化の向きは、膜面に対して斜めでも良い。
【０１３７】
磁気素子１１５ａ及び１１５ｂにおいては、第１方向に固定された磁化の垂直斜影成分の向きは、第２方向に固定された磁化の垂直斜影成分の向きに対して逆向きである。
【０１３８】
図１４（ａ）及び図１４（ｂ）は、第５の実施形態に係る磁気素子の動作を例示する模式図である。  
図１４（ａ）及び図１４（ｂ）は、磁気素子１１５ａにおける書き込み動作ＷＯと読み出し動作ＲＯとをそれぞれ例示している。
【０１３９】
図１４（ａ）に表したように、書き込み動作ＷＯにおいて、第１〜第３スイッチＳＷ１〜ＳＷ３をオン状態とし、中間配線８３と第１導電層８１との間、及び、中間配線８３と第２導電層８２との間に書き込み電流Ｉｗを流す。書き込み電流Ｉｗの向きは任意である。第３強磁性層３０において発生する回転磁界の向きと、第２強磁性層２０の磁化が歳差運動する向きと、は、互いに一致させることができる。
【０１４０】
磁気素子１１５ａ（及び１１５ｂ）においては、第２強磁性層２０と第３強磁性層３０との間の距離は、磁気素子１１２ａ（及び１１２ｂ）における距離よりも短い。これにより、第２強磁性層２０への書き込みに必要な電流を、より減少させることができる。
【０１４１】
また、磁気素子１１５ａ及び１１５ｂの書き込み動作ＷＯにおいて、第３スイッチＳＷ３をオフ状態にしつつ、第１スイッチＳＷ１及び第２スイッチＳＷ２をオン状態とし、電流を流すこともできる。この場合も、第３強磁性層３０へ入射される電子のスピン偏極の向きは、第４強磁性層４０でスピン偏極した電子の向き、及び、第１強磁性層１０でスピン偏極した電子の向きと同じである。そのため、第３強磁性層３０において発生する回転磁界の発生効率が向上する。さらに、第４強磁性層４０の磁化の向きとは逆向きの磁界を印加することにより、第３強磁性層３０において発生する回転磁界の向きと、第２強磁性層２０の磁化が歳差運動する向きと、を互いに一致させることができる。この動作においても、第２強磁性層２０と第３強磁性層３０との間の距離が磁気素子１１２ａ（及び１１２ｂ）よりも短いため、書き込みに必要な電流を、より低減させることができる。
【０１４２】
中間配線８３には、金属導体または半導体のいずれかを用いても良い。第２非磁性層２０ｎには、金属導体、絶縁体または半導体のいずれを用いても良い。中間配線８３と第２非磁性層２０ｎとにおいて、互いに異なる材料に基づく層を利用しても良い。中間配線８３として半導体を用いた場合には、第２非磁性層２０ｎとして金属導体を用いることが好ましい。これにより、抵抗値の上昇が抑制できる。金属導体としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）及び金（Ａｕ）などが好ましい。
【０１４３】
図１４（ｂ）に表したように、磁気素子１１５ａにおける読み出し動作ＲＯは、磁気素子１１１と同様である。これにより、読み出し時の誤書き込みが抑制される。
【０１４４】
磁気素子１１５ｂにおける動作は、磁気素子１１４ａと同様であるので説明を省略する。
【０１４５】
図１２（ａ）、図１２（ｂ）、図１４（ａ）及び図１４（ｂ）に表したように、実施形態は、第５の実施形態または第６の実施形態に係る一例の磁気素子１１４ａまたは１１５ａと、制御回路部１５０と、を備えた不揮発性記憶装置を含む。上記の動作は、制御回路部１５０によって実施される。すなわち、制御回路部１５０は、読み出し動作ＲＯにおいて、第１導電層８１と中間配線８３との間に、第２導電層８２と中間配線８３との間に流れる電流よりも大きい値を有する読み出し電流Ｉｒを流す。この例では、制御回路部１５０は書き込み動作ＷＯにおいて、第１導電層８１と中間配線８３との間、及び、第２導電層８２と中間配線８３との間に電流（書き込み電流Ｉｗ）を流す。
【０１４６】
図１５（ａ）〜図１５（ｆ）は、実施形態に係る磁気素子の構成を例示する模式図である。  
図１５（ａ）は、模式的平面図である。図５（ｂ）〜図５（ｆ）は、それぞれ、図１５（ａ）のＢ１−Ｂ２線、Ｃ１−Ｃ２線、Ｄ１−Ｄ２線、Ｅ１−Ｅ２線及びＦ１−Ｆ２線断面図である。これらの図は、第１〜５の実施形態にかかる磁気素子の構造の例を示している。これらの図においては、図を見やすくするために、導電部分を表示し、絶縁部分及び半導体部分は省略されている。
【０１４７】
以下では、第１積層部ＳＢ１を適宜「ＭＴＪ」と言い、第２積層部ＳＢ２を適宜「ＳＴＯ」という。
【０１４８】
図１５（ｂ）及び図１５（ｆ）に表したように、この例では、半導体層ＬＬ０（例えば半導体基板）の上に、第１配線層ＬＬ１、第２配線層ＬＬ２、第３配線層ＬＬ３及び第４配線層ＬＬ４が設けられる。第１配線層ＬＬ１と半導体層ＬＬ０との間に第４配線層ＬＬ４が設けられ、第１配線層ＬＬ１と第４配線層ＬＬ４との間に第３配線層ＬＬ３が設けられ、第１配線層ＬＬ１と第３配線層ＬＬ３との間に第２配線層ＬＬ２が設けられる。ただし、実施形態はこれに限らず、配線層の構成は任意である。
【０１４９】
図１５（ａ）〜図１５（ｆ）に表したように、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）と、ビット配線バー＼ＢＬと、ワードラインＷＬ（Ｇａｔｅ）と、が設けられる。この例では、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば第３ビット配線であり、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、例えば、第２ビット配線であり、ビット配線バー＼ＢＬは、例えば、第１ビット配線である。実施形態においては、１つのビットラインは、第１ビット配線、第２ビット配線及び第３ビット配線を含むものとする。そして、このようなビットラインが複数設けられる。ワードラインＷＬ（Ｇａｔｅ）の延在方向は、上記のビットラインの延在方向と交差する。そして、例えば、第１ビット配線の延在方向は、第２ビット配線の延在方向及び第３ビット配線の延在方向に対して平行である。
【０１５０】
読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第２配線層ＬＬ２内に設けられる。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）及びビット配線バー＼ＢＬは、例えば、第１配線層ＬＬ１内に設けられる。ワードラインＷＬ（Ｇａｔｅ）は、例えば、第４配線層ＬＬ４内に設けられる。
【０１５１】
ワードラインＷＬの延在方向は、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の延在方向及びビット配線バー＼ＢＬの延在方向と、交差する（この例では、直交する）。ワードラインＷＬは、例えばＹ軸に沿って延在する。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）及びビット配線バー＼ＢＬは、例えばＸ軸に沿って延在する。
【０１５２】
第１スイッチＳＷ１が、ＭＴＪに接続される。第１スイッチＳＷ１として、ＦＥＴが用いられる。第１スイッチＳＷ１は、ソース（Ｓｏｕｒｃｅ）、ドレイン（Ｄｒａｉｎ）、及び、ゲート（Ｇａｔｅ）を含む。ソース及びドレインは、Ｙ軸に沿って延在している。ソースからドレインに向かう方向は、例えばＸ軸に沿う。ソースとドレインとの間の半導半導体層（図示しない）の上に、絶縁膜（図示しない）が設けられ、その絶縁膜の上にゲートが設けられる。
【０１５３】
ＭＴＪの一端（下端）が、ドレインに接続される。ソースは、ソース用ビアＶ１を介してビット配線バー＼ＢＬと接続される。ＭＴＪの他端（上端）は、中間配線８３に接続される。ＳＴＯの一端（下端）は、中間配線８３に接続される。ＳＴＯの他端（上端）は、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）に接続される。
【０１５４】
中間配線８３は、第３配線層ＬＬ３内に設けられる。中間配線８３は、中間配線用ビアＶ２を介して読み出し用ビット配線ＢＬ（Ｒｅａｄ）と接続される。  
このような構成により、第１〜第５の実施形態に関して説明した動作が実施できる。
【０１５５】
中間配線８３は、磁気記憶部と磁界発生源との間を接続するスペーサの役割も果たしている。磁気記憶部と磁界発生源との間でスピントルクの受け渡しをさせる場合に、中間配線８３には、例えば、Ｔｉの単層膜、Ｔａの単層膜、及び、Ｔｉ膜とＴａ膜の積層膜を用いることができる。一方、中間配線８３に、スピントルクの受け渡しをさせないようにする場合には、中間配線８３には、例えば、Ｒｕ膜を含む積層膜を用いることができる。
【０１５６】
以下、実施形態に係る磁気素子の製造方法の例について、磁気素子１１２ａに関して説明する。ただし、以下の製造方法は、上記で説明した第１〜第５の実施形態に係る磁気素子及びそれらの変形の磁気素子などに、工程の順序を適宜変更して、適用される。
【０１５７】
以下の説明において、「材料Ａ＼材料Ｂ」は、材料Ａの上に材料Ｂが積層されていることを指す。
【０１５８】
ウェーハ上に下部電極（図示せず）を形成した後、そのウェーハを超高真空スパッタ装置内に配置する。下部電極上に、磁気記憶部となるＴａ＼Ｒｕ層（電極とのコンタクト層、兼ストッパー層）、ＦｅＰｄ＼ＣｏＦｅＢ層（第２強磁性層２０）、ＭｇＯ層（第１非磁性層１０ｎ）、ＣｏＦｅＢ＼ＦｅＰｔ層（第１強磁性層１０）、Ｒｕ（キャップ層）をこの順に積層させる。これにより、加工体が形成される。ここで、磁場中でアニールすることによって、ＦｅＰｄ＼ＣｏＦｅＢ層とＣｏＦｅＢ＼ＦｅＰｔ層との膜面垂直方向の磁気異方性の強さを調節することもできる。
【０１５９】
次に、ＥＢ（electron beam：電子線）レジストを塗布してＥＢ露光を行い、直径２０ｎｍのレジストマスクを形成する。加工体のうちで、レジストで被覆されていない部分を、ストッパ層を兼ねたＴａ層が露出するまで、イオンミリングによって削る。
【０１６０】
次に、ウェーハを超高真空スパッタ装置内に配置して、Ｔａ＼Ｒｕ＼Ｔａ層（中間配線８３となる層）を積層させる。
【０１６１】
全面にレジストを塗布し、中間配線８３の位置がレジストで被覆されるように、ステッパ露光装置を用いてパターニングする。イオンミリングによってレジストで被覆されていない部分を削り、中間配線８３を形成する。さらに、絶縁埋め込みすべく、ＳｉＯ２膜を成膜した後、レジストをリフトオフする。
【０１６２】
次に、ウェーハを超高真空スパッタ装置内に配置して、ＦｅＰｔ＼ＣｏＦｅＢ＼Ｃｕ＼パーマロイ（Ｐｙ）層（磁界発生源）、および、その上にＴａ層（コンタクト層）をこの順に積層させる。
【０１６３】
次に、ＥＢレジストを塗布してＥＢ露光を行い、直径２０ｎｍのレジストマスクを、すでに形成した磁気記憶部の上に配置されるように形成する。イオンミリングによってレジストで被覆されていない部分を削り、磁界発生源を形成する。
【０１６４】
次に、磁界発生源、及び、電極とのコンタクト層を絶縁埋め込みすべく、ＳｉＯ２膜を成膜する。ＣＭＰ（Chemical Mechanical Polishing）等で平坦化した後、ＲＩＥ（Reactive Ion Etching）等で全面をエッチングすることでコンタクト層を露出させる。
【０１６５】
さらに、加工体の全面にフォトレジストを塗布し、ビアの位置（ソース用ビアＶ１の位置及び中間配線用ビアＶ２の位置）をフォトレジストが被覆しないように、ステッパ露光装置を用いてパターニングする。ＲＩＥによってフォトレジストで被覆されていない部分を中間配線８３が露出するまでエッチングしてビアを形成し、フォトレジストを除去する。
【０１６６】
次に、ウェーハを超高真空スパッタ装置内に配置して、上部電極となるＴｉ＼Ａｌ＼Ｔｉ層を積層する。
【０１６７】
次に、フォトリソグラフィを用いて上部電極パターンのフォトレジストマスクを形成し、フォトレジストで被覆されていない部分のＴｉ＼Ａｌ＼Ｔｉ層をＲＩＥでエッチング除去する。この上部配線電極は、ビアを介して中間配線８３と接続される配線部（読み出し用ビット配線ＢＬ（Ｒｅａｄ））と、露出したコンタクト層と接続する配線部（書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ））と、を有するようにパターンレイアウトされている。
以上により、図１５（ａ）〜図１５（ｆ）に例示した構造を有する磁気素子が作製される。
【０１６８】
（第６の実施形態）  
図１６（ａ）〜図１６（ｃ）は、第６の実施形態に係る磁気素子の構成を例示する模式的断面図である。  
図１６（ａ）に表したように、本実施形態に係る磁気素子１１６ａにおいては、第１積層部ＳＢ１の側面に対向する磁気シールド５１が設けられる。  
図１６（ｂ）に表したように、本実施形態に係る磁気素子１１６ｂにおいては、第２積層部ＳＢ２の側面に対向する磁気シールド５１が設けられる。  
図１６（ｃ）に表したように、本実施形態に係る磁気素子１１６ｃにおいては、第１積層部ＳＢ１の側面、及び、第２積層部ＳＢ２の側面に対向する磁気シールド５１が設けられる。
【０１６９】
すなわち、磁気素子１１６ａ〜１１６ｃは、第１積層部ＳＢ１の側面、及び、第２積層部ＳＢ２の側面の少なくともいずれかに対向する磁気シールド５１をさらに備える。
【０１７０】
さらに、磁気素子１１６ａ〜１１６ｃは、第１積層部ＳＢ１の側面、及び、第２積層部ＳＢ２の側面の上記の少なくともいずれかと、磁気シールド５１との間に設けられた保護層５２をさらに備える。
【０１７１】
例えば、第１積層部ＳＢ１の側面及び第２積層部ＳＢ２の側面は、例えばＳｉＮやＡｌ２Ｏ３などの保護層５２を介してパーマロイ（Ｐｙ）などの磁気シールド５１により覆われる。
【０１７２】
これにより、複数の磁気素子が並べられた場合において、隣の磁気素子からの漏洩磁界が、第１積層部ＳＢ１及び第２積層部ＳＢ２の動作に影響を与えることが抑制される。これにより、回転磁界を発生させるために必要となる電流注入量を抑えることができる。また、第１積層部ＳＢ１及び第２積層部ＳＢ２からの漏洩磁界が、隣の磁気素子に作用することを抑制することができる。その結果、複数の磁気素子どうしを近接して配置することができ、集積度を向上することができる。
【０１７３】
保護層５２には、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物または弗化物を用いることができる。
【０１７４】
磁気シールド５１には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択されたいずれかの金属、または、この群から選択された２つ以上の金属を含む合金を用いることができる。
【０１７５】
磁気シールド５１には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの金属と、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの金属と、を含む合金を用いることができる。
【０１７６】
磁気シールド５１に含まれる磁性材料の組成や熱処理により、磁気シールド５１の特性を調整することができる。また、磁気シールド５１には、ＴｂＦｅＣｏ及びＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。また、磁気シールド５１には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。
【０１７７】
上記の磁気シールド５１（及び保護層５２）は、第１〜第５の実施形態に関して説明した磁気素子及びそれらの変形の磁気素子においても設けることができる。
【０１７８】
さらに、図１６（ａ）〜図１６（ｃ）においては図示していないが、磁気シールド５１は、中間配線８３の少なくとも一部に対向しても良い。磁気シールド５１は、中間配線８３の少なくとも一部を被覆しても良い。この場合において、保護層５２は、磁気シールド５１と中間配線８３との間に設けられても良い。
【０１７９】
第６の実施形態に係る磁気素子の製作方法の例について説明する。以下では、磁気素子１１６ａの製造方法の例について説明する。
【０１８０】
ウェーハ上に下部電極（図示せず）を形成した後、そのウェーハを超高真空スパッタ装置内に配置する。次に、下部電極上に、Ｔａ＼Ｒｕ層（電極とのコンタクト層、兼ストッパー層）、ＦｅＰｄ＼ＣｏＦｅＢ層（第２強磁性層２０）、ＭｇＯ層（第１非磁性層１０ｎ）、ＣｏＦｅＢ＼ＦｅＰｔ層（第１強磁性層１０）、Ｒｕ（キャップ層）をこの順に積層させる。ここで、磁場中でアニールすることによって、ＦｅＰｄ＼ＣｏＦｅＢ層とＣｏＦｅＢ＼ＦｅＰｔ層との膜面垂直方向の磁気異方性の強さを調節することもできる。
【０１８１】
次に、ＥＢレジストを塗布してＥＢ露光を行い、直径２０ｎｍのレジストマスクを形成する。イオンミリングによってレジストで被覆されていない部分を、ストッパ層を兼ねた下部電極上のＴａ層が露出するまで削る。
【０１８２】
次に、ウェーハを超高真空スパッタ装置内に配置して、Ｒｕ層（中間配線８３）を積層させる。
【０１８３】
加工体の全面にレジストを塗布し、このレジストを中間配線８３の位置にレジストが被覆される部分ができるように、ステッパ露光装置を用いてパターニングする。イオンミリングによってレジストで被覆されていない部分を削る。絶縁埋め込みすべくＳｉＯ２膜を成膜した後、レジストをリフトオフする。
【０１８４】
次に、ウェーハを超高真空スパッタ装置内に配置して、ＦｅＰｔ＼ＣｏＦｅＢ＼Ｃｕ＼Ｐｙ層（磁界発生源）、及び、その上にＴａ層（電極とのコンタクト層）をこの順に積層させる。
【０１８５】
次に、ＥＢレジストを塗布してＥＢ露光を行い、直径２０ｎｍのレジストマスクを形成する。イオンミリングによってレジストで被覆されていない部分を削る。続いて、保護層５２としてＳｉＮ層を形成した後、磁気シールド５１として機能するＰｙ層を形成する。エッチバックにより、Ｐｙ層が磁気素子の側壁に残るようにする。
【０１８６】
次に、磁気素子を絶縁埋め込みすべくＳｉＯ２膜を成膜した後、ＣＭＰ等で平坦化した後、ＲＩＥ等で全面をエッチングすることで電極とのコンタクト層を露出させる。
【０１８７】
さらに、加工体の全面にレジストを塗布し、このレジストをビアの位置にレジストが被覆されない部分ができるように、ステッパ露光装置を用いてパターニングする。イオンミリングによってレジストで被覆されていない部分を削り、レジストを除去する。
【０１８８】
さらに、加工体の全面にレジストを塗布し、このレジストをビアと上部電極の位置にレジストが被覆されない部分ができるように、ステッパ露光装置を用いてパターニングする。ビアと上部電極とに対応した開口をＣｕで埋め込み成膜し、レジストを除去する。上部電極には、図示しない配線を設けて電気的入出力ができるようにする。
【０１８９】
（第７の実施形態）  
図１７（ａ）及び図１７（ｂ）は、第７の実施形態に係る磁気素子の構成を例示する模式図である。  
図１７（ａ）に表したように、本実施形態に係る磁気素子１１７ａにおいては、複数の磁気素子が設けられる。そして、この例では、複数の磁気素子において、中間配線８３が共通化される。すなわち、磁気記憶部（第１積層部ＳＢ１）が中間配線８３を介して磁界発生源（第２積層部ＳＢ２）と接続される構造において、隣接する磁気素子において、中間配線８３が共通でも良い。すなわち、隣接する磁気素子において、中間配線８３が接続される。
【０１９０】
図１７（ｂ）に表したように、本実施形態に係る磁気素子１１７ｂにおいては、２つ以上の磁気記憶部（第１積層部ＳＢ１）に対して、中間配線８３を介して１つの磁界発生源が接続される。
【０１９１】
図１７（ａ）及び図１７（ｂ）に表したように、この場合も、実施形態は、第７の実施形態に係る例の磁気素子１１７ａまたは１１７ｂと、制御回路部１５０と、を備えた不揮発性記憶装置を含む。制御回路部１５０は、複数の磁気素子のそれぞれの第１導電層８１、第２導電層８２及び中間配線８３に直接または間接に接続される。制御回路部１５０は、上記の読み出し動作ＲＯ及び書き込み動作ＷＯを行う。
【０１９２】
図５（ａ）、図５（ｂ）、図７（ａ）、図７（ｂ）、図１０（ａ）、図１０（ｂ）、図１２（ａ）、図１２（ｂ）、図１４（ａ）、図１４（ｂ）、図１７（ａ）及び図１７（ｂ）に表したように、実施形態に係る不揮発性記憶装置は、第１導電層５と制御回路部１５０との間、第２導電層８２と制御回路部１５０との間、及び、中間配線８３と制御回路部１５０との間の少なくともいずれかに直接または間接に接続されたトランジスタ（例えば第１〜第３トランジスタであり、例えば、第１〜第３スイッチＳＷ１〜ＳＷ３）をさらに備えることができる。
【０１９３】
第１〜第７の実施形態によれば、磁気記憶部と磁界発生源との間に中間配線８３が設けられることによって、書き込み動作ＷＯにおいては、磁界発生源に通電することで磁界発生源から回転磁界が発振して磁気記憶部への書き込みが補助される。そして、読み出し動作ＲＯにおいては、磁界発生部には通電しないことで磁界発生源から回転磁界が発生することを防ぎ、誤書き込みを抑制することが可能となる。
【０１９４】
以下、実施形態のいくつかの具体例について、図面を参照しつつ説明する。  
図１８（ａ）〜図１８（ｃ）は、第１の具体例に係る磁気素子の特性を例示するグラフ図である。  
図１８（ａ）は、磁界発生源の特性を例示し、図１８（ｂ）は、磁気記憶部の特性を例示している。
【０１９５】
図１８（ａ）は、図１（ａ）に例示した磁気素子１１１における磁界発生源において、マイクロマグネティクスを用いたシミュレーションを行った結果の例を表している。この例における磁界発生源は、直径２０ｎｍのピラー型形状を有している。第４強磁性層（厚さ８ｎｍ）は、Ｍｓ（磁化）＝１０００ｅｍｕ／ｃｃ、Ｋｕ（磁気異方性）＝８Ｍｅｒｇ／ｃｍ３の垂直磁化膜である。第２非磁性層２０ｎは、Ｃｕ層（厚さ８ｎｍ）である。第３強磁性層３０（厚さ３ｎｍ）は、面内磁化膜であり、Ｍｓ＝８００ｅｍｕ／ｃｃ、Ｋｕ＝５０００ｅｒｇ／ｃｍ３である。スピン偏極度は０．４であり、ダンピング定数は０．０１である。  
一方、図１８（ｂ）及び図１８（ｃ）は、磁気記憶部の特性を例示している。
【０１９６】
図１８（ａ）の横軸は、電流Ｉであり、縦軸は周波数ｆである。図１８（ａ）に表したように、中間配線８３を用いて読み出し動作ＲＯを行わない参考例の磁気素子１１９における読み出し電流のマージンＩｍ９は狭い。すなわち、読み出し電流ＩｒのマージンＩｍ９の上限は、磁界発生源のしきい値電流Ｉｔｈ（ＳＴＯ）よりも小さい。これに対して、中間配線８３を用いて読み出し動作ＲＯを行う実施形態に係る磁気素子１１１においては、読み出し電流のマージンＩｍは広い。
【０１９７】
ここで、参考例の磁気素子１１９における読み出し動作ＲＯについて説明する。参考例においては、第１導電層８１と第２導電層８２との間に電流を流して磁気記憶部の記憶状態を読み出す。  
図１９は、磁気素子の特性を例示するグラフ図である。  
図１９の横軸は、磁気素子に流れる電流であり、縦軸は、周波数ｆである。  
図１９に示すように、磁界発生源からの回転磁界を磁気記憶部に作用させる場合、回転磁界の周波数と、磁気記憶部の共鳴周波数と、の関係は、その差が±１ＧＨｚの範囲に収まる場合に、磁化反転がアシストされる効果が現れる。磁界発生源を発振させる場合の電流範囲はＩ３−Ｉ３Ｓであるが、共鳴周波数をそろえる観点から、動作電流範囲はＩ２に制限される。
【０１９８】
第１導電層８１と第２導電層８２との間に電流を流して記憶状態を読み出す場合、磁界発生源から回転磁界が発生しないような電流が用いられる。この観点から、読み出し電流の範囲は、Ｉ１に制限される。すなわち、Ｉ１の上限は、磁界発生源のしきい値の電流よりも小さい。
【０１９９】
一方、実施形態においては、第１導電層８１と中間配線８３との間に電流を流すため、読み出し電流は、Ｉ１の範囲に制限されない。
【０２００】
実際、既に図１８（ａ）に示したように、実施形態においては、読み出し電流のマージンが大幅に改善されることが確認できる。この場合の素子構成は以下である。第２強磁性層２０（厚さ２ｎｍ）は、Ｍｓ＝８００ｅｍｕ／ｃｃで、Ｋｕ＝３．６Ｍｅｒｇ／ｃｍ３の垂直磁化膜である。第１非磁性層１０ｎは、ＭｇＯ層（厚さ１ｎｍ）である。第１強磁性層１０（厚さ８ｎｍ）は、Ｍｓ＝１０００ｅｍｕ／ｃｃで、Ｋｕ＝８Ｍｅｒｇ／ｃｍ３の垂直磁化膜である。
【０２０１】
実施形態によれば、動作電流範囲内で共鳴周波数が一致して、磁化が平行から反平行に変える場合もその逆の場合においても、磁化反転がアシストされる磁気素子が得られる。
【０２０２】
第２の具体例の特性のシミュレーション結果について説明する。第２の具体例は、図６（ａ）に例示した磁気素子１１２ａの構成を有する。本具体例の磁気素子も、直径が２０ｎｍのピラー型形状を有する。第２強磁性層２０（厚さ２ｎｍ）は、Ｍｓ＝１０００ｅｍｕ／ｃｃで、Ｋｕ＝５．２Ｍｅｒｇ／ｃｍ３の垂直磁化膜である。第１非磁性層１０ｎは、ＭｇＯ層（厚さ１ｎｍ）である。第１強磁性層１０（厚さ８ｎｍ）は、Ｍｓ＝１０００ｅｍｕ／ｃｃで、Ｋｕ＝８Ｍｅｒｇ／ｃｍ３の垂直磁化膜である。この場合、共鳴周波数は、４．２ＧＨｚである。第４強磁性層４０（厚さ８ｎｍ）は、Ｍｓ＝１０００ｅｍｕ／ｃｃで、Ｋｕ＝８Ｍｅｒｇ／ｃｍ３の垂直磁化膜である。第２非磁性層２０ｎは、Ｃｕ層（厚さ８ｎｍ）である。第３強磁性層３０（厚さ３ｎｍ）は、Ｍｓ＝８００ｅｍｕ／ｃｃで、Ｋｕ＝５０００ｅｒｇ／ｃｍ３の面内磁化膜である。また、第３強磁性層３０のＭｓが１０００ｅｍｕ／ｃｃである場合の特性もシミュレーションした。そして、中間配線８３の厚さを変えて、第２強磁性層２０の位置における磁界強度をシミュレーションした。
【０２０３】
図２０は、第２の具体例に係る磁気素子の特性を例示するグラフ図である。  
横軸は、中間配線８３の厚さｔ３０である。縦軸は、第２強磁性層２０の位置において得られる、第３強磁性層３０から発生した回転磁界の強度（磁界強度Ｈ２０）である。  
ここで、磁気記憶部の異方性磁界の０．５％程度以上の回転磁界がある場合に磁化反転がアシストされる効果が現れる。
【０２０４】
図２１は、磁気素子の特性を例示するグラフ図である。  
図２１は、第２強磁性層２０の磁気異方性Ｋｕ（２０）の値を変えた時に、アシスト効果が現れるために必要な磁界強度Ｈを表した図である。この図においては、異方性磁界Ｈｋの０．５％〜５％までの磁界強度が示されている。
【０２０５】
図２０及び図２１から、第３強磁性層３０のＭｓが８００ｅｍｕ／ｃｃの場合及び１０００ｅｍｕ／ｃｃの場合において、中間配線８３の厚さｔ３０を約１ｎｍとすることで異方性磁界の１％の強度を得て、磁化反転がアシストされることが分かる。第２の具体例の構成においては、図７（ａ）に例示した、回転磁界の方向（回転磁界方向３３）と、第２強磁性層２０における磁化回転の方向（歳差方向２３）と、が互いに一致するため、第１の具体例よりも磁化反転が効率的に起こる。
【０２０６】
第３の具体例の特性のシミュレーション結果について説明する。第３の具体例は、図９（ａ）に例示した磁気素子１１３ａの構成を有する。本具体例の磁気素子の形状、及び、含まれる層のそれぞれの構成（第２強磁性層２０、第１非磁性層１０ｎ、第１強磁性層１０、第４強磁性層４０、第２非磁性層２０ｎ、第３強磁性層３０の構成及び材料）は、第２の具体例と同じである。この場合も、第３強磁性層３０のＭｓは、８００ｅｍｕ／ｃｃ、または、１０００ｅｍｕ／ｃｃとされた。そして、中間配線８３の厚さを変えて、第２強磁性層２０の位置における磁界強度をシミュレーションした。
【０２０７】
図２２は、第３の具体例に係る磁気素子の特性を例示するグラフ図である。  
図２２に表したように、第３強磁性層３０のＭｓが８００ｅｍｕ／ｃｃで、Ｋｕ＝３Ｍｅｒｇ／ｃｍ３〜４Ｍｅｒｇ／ｃｍ３の場合、中間配線８３の厚さｔ３０を８ｎｍ以上１０ｎｍ以下程度に設定することで、異方性磁界の５％の強度を得て、磁化反転がアシストされる。
【０２０８】
第２の具体例と比較すると、第３の具体例においては、回転磁界の強度がより大きくなる。これにより、磁化反転が効果的にアシストされて、反転速度の向上と、反転ばらつきの低減効果と、が得られる。
【０２０９】
また、第２の具体例と同様に、第３の具体例の構成においては、回転磁界の方向と第２強磁性層２０における磁化回転の方向が一致する（図１０（ａ）参照）ため、磁化反転が効率的に起こる。
【０２１０】
第３強磁性層３０のＭｓが１０００ｅｍｕ／ｃｃでＫｕ＝５Ｍｅｒｇ／ｃｍ３〜６Ｍｅｒｇ／ｃｍ３の場合、中間配線８３の厚さｔ３０を９ｎｍ以上１２ｎｍ以下に設定することで、異方性磁界の５％の強度を得て、磁化反転が、より効果的にアシストされる。
【０２１１】
第４の具体例の特性のシミュレーション結果について説明する。第４の具体例は、図１１（ａ）に例示した磁気素子１１４ａの構成を有する。本具体例の磁気素子の形状、サイズ、及び、含まれる層のそれぞれの構成は、第２の具体例と同じである。この場合も、第３強磁性層３０のＭｓは、８００ｅｍｕ／ｃｃ、または、１０００ｅｍｕ／ｃｃとされた。そして、中間配線８３の厚さを変えて、第２強磁性層２０の位置における磁界強度をシミュレーションした。
【０２１２】
図２３は、第４の具体例に係る磁気素子の特性を例示するグラフ図である。  
図２３に表したように、第３強磁性層３０のＭｓが８００ｅｍｕ／ｃｃで、Ｋｕ＝３Ｍｅｒｇ／ｃｍ３〜４Ｍｅｒｇ／ｃｍ３の場合、中間配線８３の厚さｔ３０を６ｎｍ以上８ｎｍ以下に設定することで、異方性磁界の２％の強度を得て、磁化反転がアシストされる。
【０２１３】
第２の具体例と比較すると、第３の具体例では、回転磁界の強度がより大きくなる。これにより、磁化反転が効果的にアシストされて、反転速度の向上と、反転ばらつきの低減効果と、が得られる。第３強磁性層３０のＭｓが１０００ｅｍｕ／ｃｃで、Ｋｕ＝５Ｍｅｒｇ／ｃｍ３〜６Ｍｅｒｇ／ｃｍ３の場合、中間配線８３の厚さを７ｎｍ以上８ｎｍ以下に設定することで、異方性磁界の２％の強度を得て、磁化反転が、より効果的にアシストされる。
【０２１４】
第５の具体例の特性のシミュレーション結果について説明する。第５の具体例は、図１１３（ａ）に例示した磁気素子１１５ａの構成を有する。本具体例の磁気素子の形状、サイズ、及び、含まれる層のそれぞれの構成は、第２の具体例と同じである。この場合も、第３強磁性層３０のＭｓは、８００ｅｍｕ／ｃｃ、または、１０００ｅｍｕ／ｃｃとされた。そして、中間配線８３の厚さを変えて、第２強磁性層２０の位置における磁界強度をシミュレーションした。
【０２１５】
図２４は、第５の具体例に係る磁気素子の特性を例示するグラフ図である。  
図２４に表したように、第３強磁性層３０のＭｓが８００ｅｍｕ／ｃｃで、Ｋｕ＝３Ｍｅｒｇ／ｃｍ３以上４Ｍｅｒｇ／ｃｍ３以下の場合、中間配線８３の厚さｔ３０を６ｎｍ以上８ｎｍ以下に設定することで、異方性磁界の１％の強度を得て、磁化反転がアシストされる。
【０２１６】
第２の具体例と比較すると、第３の具体例では、回転磁界の強度がより大きくなる。これにより、磁化反転がより効果的にアシストされて、反転速度の向上と、反転ばらつきの低減効果と、が得られる。
【０２１７】
第３強磁性層３０のＭｓが１０００ｅｍｕ／ｃｃで、Ｋｕ＝５Ｍｅｒｇ／ｃｍ３〜６Ｍｅｒｇ／ｃｍ３の場合、中間配線８３の厚さを７ｎｍ以上８ｎｍ以下に設定することで、異方性磁界の１％の強度を得て、磁化反転がより効果的にアシストされる。
【０２１８】
（第８の実施形態）
本実施形態は、上記の実施形態に係る磁気素子のいずれかを用いた不揮発性記憶装置に関する。  
図２５（ａ）及び図２５（ｂ）は、第８の実施形態に係る不揮発性記憶装置の構成を例示する模式的平面図である。  
図２６（ａ）〜図２６（ｅ）は、第８の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。  
図２６（ａ）〜図２６（ｅ）は、それぞれ、図２５（ａ）のＡ１−Ａ２線、Ｂ１−Ｂ２線、Ｃ１−Ｃ２線、Ｄ１−Ｄ２線及びＥ１−Ｅ２線断面図である。
【０２１９】
これらの図においては、図を見やすくするために、配線部及び素子部を図示しており、層間絶縁膜、保護膜、配線、及び、トランジスタの活性化領域などの内部の細かい構造（例えば積層構造など）は、省略している。また、これらの図においては、図を見やすくために、配線の幅などは適宜変更して描かれている。
【０２２０】
これらの図には、不揮発性記憶装置２１１の記憶セルアレイ部の例が示されている。図２５（ｂ）は、図２５（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いた模式的平面図である。
【０２２１】
図２５（ａ）に表したように、不揮発性記憶装置２１１においては、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）と、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と、が、交互に並んでいる。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の幅、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の幅、及び、これらの間の部分の幅は、例えば、幅Ｆにほぼ等しい。
【０２２２】
書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）と読み出し用ビット配線ＢＬ（Ｒｅａｄ）との間に、ビット配線バー＼ＢＬが、１つおきに配置されている。ビット配線バー＼ＢＬの幅は、幅Ｆにほぼ等しい。ビット配線バー＼ＢＬの層は、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の層、及び、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の層と、は異なる。  
この例では、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、例えば、第２ビット配線であり、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線であり、ビット配線バー＼ＢＬは、例えば、第１ビット配線である。これらのビット配線（ビットライン）は、例えばＸ軸に沿って延在する。すなわち、第１ビット配線の延在方向は、第２ビット配線の延在方向及び第３ビット配線の延在方向に対して平行である。
【０２２３】
すなわち、１本の書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、１本の読み出し用ビット配線ＢＬ（Ｒｅａｄ）、及び、それらの間の１本のビット配線バー＼ＢＬと、が１組（ビットライン）となる。その組が、複数繰り返し配置されている。これらの組の間隔は、例えば、幅Ｆである。ここで、幅Ｆは、例えば、この不揮発性記憶装置２１１において、設計・作製する際の最小線幅である。
【０２２４】
これらのビット配線（ビットライン）の延在方向に対して交差する方向（例えば直交する方向）に、ワードラインＷＬが並ぶ。ワードラインＷＬは、例えばＹ軸に沿って延在する。ワードラインＷＬの幅は、幅Ｆにほぼ等しい。ワードラインＷＬは複数設けられ、複数のワードラインＷＬのうちで、近接して並ぶ２本のワードラインＷＬどうしの間隔は、幅Ｆにほぼ等しい。複数のワードラインＷＬのうちで、互いの距離が長い２本のワードラインどうしの間隔は、幅Ｆの３倍（３Ｆ）にほぼ等しい。
【０２２５】
このワードラインＷＬは、トランジスタのゲート電極となる。互いの距離が遠い２本のＷＬの間には、トランジスタの、ソース領域（ソース）及びドレイン領域（ドレイン）が形成されている。ソース領域のＹ軸に沿う長さは、例えば３Ｆである。ドレイン領域のＹ軸に沿う長さは、例えば３Ｆである。
【０２２６】
すなわち、間隔が略３Ｆのゲート電極の間に、ドレイン領域が形成されている。このドレイン領域は、ビットライン方向には、略Ｆの幅で分離されている。
【０２２７】
トランジスタの活性化領域（ＡＡ）のビットライン方向の長さは約５Ｆで、ワードライン方向の長さは約３Ｆである。複数のトランジスタの活性化領域（ＡＡ）どうしの間隔は、ビットライン方向において約Ｆであり、ワードライン方向において約Ｆである。トランジスタの活性化領域（ＡＡ）に重なるように、上記の３種類のビットライン（書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、読み出し用ビット配線ＢＬ（Ｒｅａｄ）、及び、ビット配線バー＼ＢＬ）が配置されている。
【０２２８】
ドレイン領域と、ＢＬ（Ｗｒｉｔｅ）と、が重なる位置には、磁気素子の積層構造体Ｍ−Ｓが配置されている。ここで、積層構造体Ｍ−Ｓは、磁気記憶部（ＭＴＪ）と、磁界発生源（ＳＴＯ）と、これらの間に設けられた中間配線８３（３ｒｄ−Ｗｉｒｅ）と、の積層構造を含む。
【０２２９】
図２５（ａ）及び図２５（ｂ）に表したように、読み出し用ビット配線ＢＬ（Ｒｅａｄ）とドレイン領域とが重なる位置に、中間配線８３（３ｒｄ−Ｗｉｒｅ）との接続ビアＶｉａ２が配置されている。接続ビアＶｉａ２の直径は、例えば、約Ｆである。この接続ビアＶｉａ２と、積層構造体Ｍ−Ｓと、をつなぐように、中間配線８３（３ｒｄ−Ｗｉｒｅ）が配置されている。中間配線８３（３ｒｄ−Ｗｉｒｅ）の幅は、例えば約Ｆであり、長さ（Ｙ軸方向に沿う長さ）は例えば３Ｆである。
【０２３０】
ビット配線バー＼ＢＬとソースとが重なる位置には、接続ビアＶｉａ１が配置されている。接続ビアＶｉａ１の直径は、例えば約Ｆである。
【０２３１】
このような構成を有する記憶セルアレイ部においては、ビットライン方向には６Ｆ周期で同じ構造が繰り返され、ビットラインと直交する方向には４Ｆ周期で同じ構造が繰り返されている。記憶セルアレイ部の繰り返し単位である６Ｆ×４Ｆの領域の中に、２つの記憶セルが設けられる。従って、不揮発性記憶装置２１１は、１２Ｆ２セル構成を有する。
【０２３２】
図２６（ａ）に表したように、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）に接続する接続ビアＶｉａ２は、下方に延び、積層構造体Ｍ−Ｓと接続される。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、接続ビアＶｉａＭを介して、ドレイン領域と接続される。読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、下方に延びる接続ビアを介して、積層構造体Ｍ−Ｓから横方向に延びる中間配線８３（３ｒｄ−Ｗｉｒｅ）に接続される。
【０２３３】
この中間配線８３（３ｒｄ−Ｗｉｒｅ）の上方には、ビット配線バー＼ＢＬが配置されている。この図に描かれた領域内においては、ビット配線バー＼ＢＬは、他の部分とは直接は接続していない。この例では、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と、同じ層に設けられている。そして、これらよりも下方に、ビット配線バー＼ＢＬが配置されている。ただし、実施形態はこれに限らず、これらの部材の上下関係は任意である。例えば、３つのビット配線の高さがすべて異なり、ビット配線バー＼ＢＬが最上層でも良い。
【０２３４】
図２６（ｂ）に表したように、ビット配線バー＼ＢＬに接続する接続ビアＶｉａ１が下方に延びており、ソースと接続している。この図に描かれた領域内では、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）及び読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、他の部分と直接は接続していない。
【０２３５】
図２６（ｃ）に表したように、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）に接続する接続ビアＶｉａ２は下方に延び、積層構造体Ｍ−Ｓと接続される。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、接続ビアＶｉａＭを介して、ドレイン領域と接続される。複数の積層構造体Ｍ−Ｓは、近い方の間隔が約Ｆで、遠い方の間隔が約３Ｆで配置されている。遠い方の間隔（間隔が約３Ｆ）の領域には、２つのゲートと、それらに挟まれた１つのソース領域と、が設けられている。
【０２３６】
図２６（ｄ）に表したように、読み出し用ビット配線ＢＬ（Ｒｅａｄ）に接続する接続ビアＶｉａ２が、下方に延びており、中間配線８３（３ｒｄ−Ｗｉｒｅ）に接続している。さらに下方に、トランジスタ部分（ゲート、ドレイン及びソース）が配置されているが、この図に描かれた領域内においては、これらのトランジスタ部分と、読み出し用ビット配線ＢＬ（Ｒｅａｄ）、接続ビアＶｉａ２及び中間配線８３（３ｒｄ−Ｗｉｒｅ）とは、直接には接続していない。
【０２３７】
図２６（ｅ）に表したように、ビット配線バー＼ＢＬに接続する接続ビアＶｉａ１が、下方に延びており、ソース領域と接続される。ソース領域の両側にはゲートが配置され、さらに、その横にはドレイン領域が配置されている。
【０２３８】
なお、上記の書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、読み出し用ビット配線（Ｒｅａｄ）、ビット配線バー＼ＢＬ、及び、ワードラインＷＬは、制御回路部１５０（図示しない）に、直接または間接に接続される。
【０２３９】
この例では、１個の積層構造体Ｍ−Ｓに１個の中間配線８３（３ｒｄ−Ｗｉｒｅ）が直接接続している。ただし、実施形態はこれに限らない。
【０２４０】
図２７（ａ）及び図２７（ｂ）は、第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。  
図２７（ｂ）は、図２７（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いたものである。なお、これらの図では、制御回路部１５０は省略されている。  
図２７（ａ）及び図２７（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置２１１ａにおいては、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の延在方向（Ｘ軸方向）において、隣り合う磁気素子に含まれる中間配線８３（３ｒｄ−Ｗｉｒｅ）どうしが接続される。
【０２４１】
図２８は、第８の実施形態に係る不揮発性記憶装置の構成を例示する模式的回路図である。  
図２８に表したように、実施形態に係る不揮発性記憶装置２１１においては、１つのトランジスタＴＲに対し、１つのＭＴＪと、１つのＳＴＯと、が接続され、これらが、１つの記憶セルに対応する。ＳＴＯとＭＴＪとが接続されている部分には、さらに、中間配線８３（３ｒｄ−Ｗｉｒｅ）が接続されている。中間配線８３（３ｒｄ−Ｗｉｒｅ）の他端は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）に接続されている。ＳＴＯの他端は、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）に接続されている。トランジスタＴＲの一方の端は、ＭＴＪに接続されており、他方の端は、ビット配線バー＼ＢＬに接続されている。
【０２４２】
トランジスタＴＲのゲートは、ワードラインＷＬと接続されている。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、読み出し用ビット配線ＢＬ（Ｒｅａｄ）及びビット配線バー＼ＢＬは、いずれもこの図では横方向に、平行に配置されている。これらのビット配線のそれぞれが、複数の記憶セルのそれぞれと接続される。これらのビット配線のそれぞれの端（例えば両端）は、制御回路部１５０（図２８では図示しない）に接続される。これらのビット配線に対して直交する方向に、複数のワードラインＷＬが延在する。複数のワードラインＷＬのそれぞれは、複数の記憶セルのゲートと接続される。複数のワードラインＷＬのそれぞれの端（例えば両端）は、制御回路部１５０(この図では図示せず)に接続される。
【０２４３】
図２９は、第８の実施形態に係る不揮発性記憶装置の動作を例示する模式的回路図である。  
同図は、書き込み動作ＷＯを例示している。図２９に表したように、データを書き込む記憶セル（ここでは選択ビットＳＢと呼ぶ）のゲートをオンするために、選択ビットＳＢに接続するワードラインＷＬをオンにする。さらに、選択ビットＳＢに接続する書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）をＨｉｇｈ状態にし、選択ビットＳＢに接続するビット配線バー＼ＢＬをＬｏｗ状態にする。これにより、選択ビットＳＢでは、ＳＴＯ及びＭＴＪに書き込み電流Ｉｗが流れ、データの書き込みが行われる。
【０２４４】
この時、非選択ビットのＳＴＯ部、中間配線８３（３ｒｄ−Ｗｉｒｅ）、及び、読み出しビット配線ＢＬ（Ｒｅａｄ）を介して回り込み電流Ｉｗｓが発生するが、中間配線８３（３ｒｄ−Ｗｉｒｅ）に比べて書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の配線抵抗を低くすることで、回り込み電流Ｉｗｓを抑制し、書き込み動作ＷＯには影響が出ない。これをより効果的にするために、中間配線８３（３ｒｄ−Ｗｉｒｅ）にダイオードを接続しても良い。
【０２４５】
図３０は、第８の実施形態に係る不揮発性記憶装置の動作を例示する模式的回路図である。  
図３０に表したように、選択ビットＳＢのゲートをオンするために、選択ビットＳＢに接続するワードラインＷＬをオンにする。さらに、選択ビットＳＢに接続する読み出し用ビット配線ＢＬ（Ｒｅａｄ）をＨｉｇｈ状態にし、選択ビットＳＢに接続するビット配線バー＼ＢＬをＬｏｗ状態にする。これにより、選択ビットＳＢでは、読み出し電流ＩｒはＭＴＪに流れ、データの読み出しが行われる。このとき、読み出し電流ＩｒはＳＴＯには流れない。
【０２４６】
この時、非選択ビットのＳＴＯ部、中間配線８３（３ｒｄ−Ｗｉｒｅ）、及び、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）を介して回り込み電流Ｉｒｓが発生し、選択ビットＳＢのＳＴＯにも電流が流れるが、ＳＴＯで磁界発生を起こすほどの電流にはならないため、誤書き込みが生じることなく読み出すことができる。
【０２４７】
また、ＳＴＯでの磁界発生のマージンを大きくするために、選択ビットＳＢに接続された書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の電位を制御して、選択ビットＳＢのＳＴＯ部に流れる電流を小さくしても良い。また、不揮発性記憶装置２１１ａように中間配線８３（３ｒｄ−Ｗｉｒｅ）どうしを接続したレイアウトにすることで、選択ビットＳＢのＳＴＯ部に流れる電流を少なくすることができる。
【０２４８】
（第９の実施形態）  
本実施形態においても、実施形態に係る磁気素子のいずれかが用いられる。  
図３１（ａ）及び図３１（ｂ）は、第９の実施形態に係る不揮発性記憶装置の構成を例示する模式的平面図である。  
図３２（ａ）〜図３２（ｅ）は、第９の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。  
図３２（ａ）〜図３２（ｅ）は、それぞれ、図３１（ａ）のＡ１−Ａ２線、Ｂ１−Ｂ２線、Ｃ１−Ｃ２線、Ｄ１−Ｄ２線及びＥ１−Ｅ２線断面図である。図３１（ｂ）は、図３１（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いた模式的平面図である。これらの図においては、制御回路部１５０は省略されている。
【０２４９】
図３１（ａ）に表したように、不揮発性記憶装置２１２においては、幅が約Ｆの複数の兼用ビット配線ＢＬが、約Ｆの間隔で並んでいる。兼用ビット配線ＢＬと交差する方向（この例では直交する方向）に、幅が約Ｆの複数のワードラインＷＬが、約Ｆの間隔で並んで配置されている。
【０２５０】
さらに、幅が約Ｆの読み出し用ビット配線ＢＬ（Ｒｅａｄ）が、兼用ビット配線ＢＬの延在方向に対して平行に、兼用ビット配線ＢＬどうしの間に、１つおきに配置されている。
【０２５１】
読み出し用ビット配線ＢＬ（Ｒｅａｄ）と重なる位置に、中間配線８３（３ｒｄ−Ｗｉｒｅ）と接続される接続ビアＶｉａ１が設けられている。接続ビアＶｉａ１の直径は、例えば約Ｆである。接続ビアＶｉａ１は複数設けられる。複数の接続ビアＶｉａ１の間隔は、例えば３Ｆである。
【０２５２】
図３１（ａ）及び図３１（ｂ）に表したように、接続ビアＶｉａ１と重なる位置に、中間配線８３（３ｒｄ−Ｗｉｒｅ）が設けられる。中間配線８３（３ｒｄ−Ｗｉｒｅ）の幅は、約Ｆである。中間配線８３（３ｒｄ−Ｗｉｒｅ）の長辺は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と交差（例えば直交）する方向に延在し、約３Ｆの長さを有している。接続ビアＶｉａ１は、中間配線８３（３ｒｄ−Ｗｉｒｅ）のほぼ中央に配置されている。
【０２５３】
中間配線８３（３ｒｄ−Ｗｉｒｅ）の両端には、磁気素子の積層構造体Ｍ−Ｓが配置されている。積層構造体Ｍ−Ｓは、兼用ビット配線ＢＬと重なるように配置されている。兼用ビット配線ＢＬとほぼ重なる様に、トランジスタ活性化領域（ＡＡ）が配置される。トランジスタ活性化領域の幅は、例えば約Ｆである。トランジスタ活性化領域は、ワードラインＷＬと交差（例えば直交）している。ワードラインＷＬは、トランジスタのゲートになっている。
【０２５４】
ゲートの隣には、ドレインとソースとがそれぞれ交互に配置される。ドレインと磁気素子の積層構造体Ｍ−Ｓと重なって配置されている。
【０２５５】
ソースと重なる位置には、ソースと接続される接続ビアＶｉａ０と、兼用ビット配線ＢＬと接続される接続ビアＶｉａ２と、が、配置される。接続ビアＶｉａ０及び接続ビアＶｉａ２は、兼用ビット配線ＢＬと平行な方向、及び、兼用ビット配線ＢＬに対して直交する方向と、において、それぞれ交互に配置されている。兼用ビット配線ＢＬと直交する方向に配置された接続ビアＶｉａ０及び接続ビアＶｉａ２は、近接する２つを１組として、セル内局所配線ＵＥで接続される。セル内局所配線ＵＥの幅は、例えば約Ｆであり、長さは、約３Ｆである。セル内局所配線ＵＥは、読み出し用ビット配線ＢＬ（Ｒｅａｄ）とは重ならないように配置されている。
【０２５６】
このような構成を有する記憶セルアレイ部は、兼用ビット配線ＢＬ方向においては、８Ｆ周期で同じ構造が繰り返され、兼用ビット配線ＢＬと直交する方向において、４Ｆ周期で同じ構造が繰り返されている。８Ｆ×４Ｆの繰り返し単位の中には、４つの記憶セルが設けられている。不揮発性記憶装置２１２は、８Ｆ２セル構成を有する。
【０２５７】
図３２（ａ）に表したように、兼用ビット配線ＢＬに接続する接続ビアＶｉａ２が下方に延びており、セル内局所配線ＵＥの一端と接続している。セル内局所配線ＵＥの他端からは、接続ビアＶｉａ０が延び、セル内局所配線ＵＥは、ソースと接続される。読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、セル内局所配線ＵＥの上方には配置されず、セル内局所配線ＵＥのない部分に配置されている。この図に描かれた領域内では、接続ビアＶｉａ２の下のソースは、他の部分とは直接は接続されていない。この例では、兼用ビット配線ＢＬよりも下方に読み出し用ビット配線ＢＬ（Ｒｅａｄ）が配置されているが、これらの配置における上下関係は、任意である。
【０２５８】
図３２（ｂ）に表したように、兼用ビット配線ＢＬに接続する接続ビアＶｉａ２が下方に延びており、積層構造体Ｍ−Ｓと接続される。兼用ビット配線ＢＬは、さらに、その下方の接続ビアＶｉａＭを介して、ドレインに接続される。横方向（例えばＸ軸方向）において隣り合う２つの積層構造体Ｍ−Ｓが、中間配線８３（３ｒｄ−Ｗｉｒｅ）により接続される。中間配線８３（３ｒｄ−Ｗｉｒｅ）の中央部に接続され、上方に延びた接続ビアＶｉａ１が、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と接続される。
【０２５９】
図３２（ｃ）に表したように、兼用ビット配線ＢＬに接続される接続ビアＶｉａ２が、下方に延びており、積層構造体Ｍ−Ｓまたはセル内局所配線ＵＥと接続される。積層構造体Ｍ−Ｓと、セル内局所配線ＵＥと、は、横方向（例えばＸ軸方向）において交互に配置されている。セル内局所配線ＵＥのうちの一部は、上方に延びる接続ビアＶｉａ２を介して、兼用ビット配線ＢＬと接続される。セル内局所配線ＵＥのうちで別の一部は、下方に延びる接続ビアＶｉａ０を介してソースと接続される。これらの２種類のセル内局所配線ＵＥは、交互に配置される。この例では、セル内局所配線ＵＥよりも下方に積層構造体Ｍ−Ｓが配置されているが、これらの配置における上下関係は、任意である。
【０２６０】
図３２（ｄ）に表したように、セル内局所配線ＵＥに接続されている接続ビアＶｉａ０及び接続ビアＶｉａ２の配置は、図３２（ｃ）に例示した接続ビアＶｉａ０及び接続ビアＶｉａ２の配置と、が互いに入れ替わっている。図３１（ａ）のＣ１−Ｃ２断面の構造は、Ｄ１−Ｄ２断面の構造に対して、横方向（Ｘ軸方向）において４Ｆの距離だけ平行移動した関係を有する。
【０２６１】
図３２（ｅ）に表したように、読み出し用ビット配線ＢＬ（Ｒｅａｄ）に接続された接続ビアＶｉａ１が、下方に延びており、中間配線８３（３ｒｄ−Ｗｉｒｅ）と接続されている。中間配線８３（３ｒｄ−Ｗｉｒｅ）の下方には、ドレインが配置されている。この図に描かれた領域においては、ドレイン、ゲート及びソースは、それらの上方の配線とは直接は接続されていない。
【０２６２】
この例では、２個の積層構造体Ｍ−Ｓに１個の中間配線８３（３ｒｄ−Ｗｉｒｅ）が直接接続した構造を有する。ただし、実施形態はこれに限らない。
【０２６３】
図３３（ａ）及び図３３（ｂ）は、第９の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。  
図３３（ｂ）は、図３３（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いたものである。  
図３３（ａ）及び図３３（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置２１２ａにおいては、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の延在方向（Ｘ軸方向）において、隣り合う磁気素子に含まれる中間配線８３（３ｒｄ−Ｗｉｒｅ）どうしが接続される。
【０２６４】
図３４は、第９の実施形態に係る不揮発性記憶装置の構成を例示する模式的回路図である。  
本実施形態に係る不揮発性記憶装置２１２においては、不揮発性記憶装置２１１に関して説明した、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）及びビット配線バー＼ＢＬは設けられない。本実施形態においては、２種類の兼用ビット配線ＢＬ(兼用ビット配線ＢＬ−Ａ及び兼用ビット配線ＢＬ−Ｂ）が、接続される記憶セルごとに、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）及びビット配線バー＼ＢＬの役目を担う。
【０２６５】
すなわち、第１の記憶セルＭＣ１に対しては、兼用ビット配線ＢＬ−Ａが書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）として機能し、兼用ビット配線ＢＬ−Ｂがビット配線バー＼ＢＬとして機能する。第２の記憶セルＭＣ２に対しては、兼用ビット配線ＢＬ−Ａがビット配線バー＼ＢＬとして機能し、兼用ビット配線ＢＬ−Ｂが書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）として機能する。
【０２６６】
その点を考慮すれば、本実施形態におけるデータの書き込み動作ＷＯ及び読み出し動作ＲＯは、図２９及び図３０に関して説明した書き込み動作ＷＯ及び読み出し動作ＲＯと同じである。
【０２６７】
この例では、１つの記憶セル（ＭＴＪとＳＴＯとの組）において、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線であり、兼用ビット配線ＢＬ−Ａは、第２ビット配線であり、兼用ビット配線ＢＬ−Ｂは、第１ビット配線となる。別の記憶セル（ＭＴＪとＳＴＯとの組）において、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線であり、兼用ビット配線ＢＬ−Ａは、第１ビット配線であり、兼用ビット配線ＢＬ−Ｂは、第２ビット配線となる。
【０２６８】
なお、この例においても、第１ビット配線の延在方向は、第２ビット配線の延在方向及び第３ビット配線の延在方向に対して平行である。
【０２６９】
（第１０の実施形態）  
本実施形態においても、実施形態に係る磁気素子のいずれかが用いられる。  
図３５は、第１０の実施形態に係る不揮発性記憶装置の構成を例示する模式的回路図である。  
図３５は、本実施形態に係る不揮発性記憶装置２１３の記憶セルアレイ部の構成を例示している。同図においては、制御回路部１５０は省略されている。  
図３５に表したように、不揮発性記憶装置２１３においては、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の延在方向は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の延在方向に対して平行ではない。すなわち、縦横に配列された記憶セルにおいて、１本の書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、横方向（例えばＸ軸方向）に沿って配列した記憶セルと接続される。１本の読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、斜め方向に配列した記憶セルと接続される。
【０２７０】
この例では、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線であり、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、例えば、第２ビット配線であり、ビット配線バー＼ＢＬは、例えば第１ビット配線である。
【０２７１】
この例では、第３ビット配線の延在方向は、第１ビット配線の延在方向及び第２ビット配線の延在方向と交差する。
【０２７２】
この構成により、書き込み動作ＷＯ及び読み出し動作ＲＯの際の回り込み電流を小さくすることができる。また、非選択ビットに接続するビット配線（ビットライン）の電位制御により、さらに回り込み電流を小さくすることができる。
【０２７３】
このように、第８〜第１０の実施形態に係る不揮発性記憶装置は、複数のビットラインと、複数のワードラインと、複数の記憶セルと、複数のトランジスタと、を備える。
【０２７４】
複数のワードラインの延在方向は、複数のビットラインの延在方向と交差する。複数の記憶セルのそれぞれは、複数のビットラインのそれぞれと複数のワードラインのそれぞれとが交差する部分に設けられる。各記憶セルは、第１〜第７の実施形態に係るいずれかの磁気素子を含む。複数のトランジスタは、複数の磁気素子の第１導電層８１及び第２導電層８２の間の少なくともいずれかと、複数のビットラインのいずれか、または、複数のワードラインのいずれかと、の間に接続される。
【０２７５】
例えば、複数のビットラインのそれぞれは、磁気素子のＭＴＪの一端に直接または間接に接続される第１ビット配線と、その磁気素子のＳＴＯの一端に直接または間接に接続される第２ビット配線と、その磁気素子の中間配線８３に直接または間接に接続される第３ビット配線と、を含むことができる。
【０２７６】
例えば、磁気素子において、ＭＴＪの一端がトランジスタと接続され、ＭＴＪの他端がＳＴＯと接続されている。トランジスタは、第１ビット配線とＭＴＪとの間、及び、第２ビット配線とＳＴＯとの間、の少なくともいずれかに設けられる。ただし、実施形態はこれに限らず、ＭＴＪとＳＴＯとの位置関係が逆でも良い。ＳＴＯの一端がトランジスタと接続され、ＳＴＯの他端がＭＴＪと接続されても良い。または、ＭＴＪとＳＴＯの双方にトランジスタが接続されていても良い。
【０２７７】
ワードラインＷＬは、トランジスタのゲートと直接または間接に接続される。そして、実施形態に係る不揮発性記憶装置においては、データ記憶動作（書き込み動作ＷＯ）と、データ読み出し動作（読み出し動作ＲＯ）と、で、通電する電流経路が異なる。
【０２７８】
すなわち、書き込み動作ＷＯにおいては、第１導電層８１と中間配線８３との間、及び、第２導電層８２と中間配線８３との間に書き込み電流Ｉｗが流れる。読み出し動作ＲＯにおいては、第１導電層８１と中間配線８３との間に読み出し電流Ｉｒが流れる。これにより、読み出し時の誤書き込みが抑制される。
【０２７９】
実施形態に係る不揮発性記憶装置は、複数のビットラインと、複数のワードラインと、複数の記憶セルと、を備える。複数の記憶セルのそれぞれは、複数のビットラインのそれぞれと複数のワードラインのそれぞれとの交差部に設けられる。
【０２８０】
複数の記憶セルのそれぞれは、第１積層部ＳＢ１と、第２積層部ＳＢ２と、中間配線８３と、選択トランジスタと、を含む。中間配線８３は、第１積層部ＳＢ１と第２積層部ＳＢ２との間に設けられる。選択トランジスタは、ゲートを含み、ゲートをオンにすることで通電可能となる。すなわち、選択トランジスタは、ソースとドレインとをさらに含み、ゲートをオンにすることでソースとドレインとが通電する。
【０２８１】
第１積層部ＳＢ１は、上記の第１強磁性層１０、第２強磁性層２０、及び、第１非磁性層１０ｎと、を含む。第２積層部ＳＢ２は、上記の第３強磁性層３０、第４強磁性層４０、第２非磁性層２０ｎ、を含む。既に説明したように、これらの積層順は種々の変形が可能である。
【０２８２】
複数の記憶セルのそれぞれは、第１及び第２積層部ＳＢ１及びＳＢ２の膜面に対して略垂直な方向に電流を流すことによりスピン偏極した電子を第２強磁性層２０に作用させ、且つ第３強磁性層３０の磁化を歳差運動させることにより発生する磁場を第２強磁性層２０に作用させることにより、第２強磁性層２０の磁化の方向をその電流の向きに応じた方向に決定することでデータを記憶する機能を有する。
【０２８３】
複数のビットラインのそれぞれは、第１〜第３ビット配線を有する。第１〜第３ビット配線のそれぞれは、複数のビットラインのいずれかと複数のワードラインのいずれかとの交差部に設けられた複数の記憶セルのいずれかに接続される。
【０２８４】
第１ビット配線は、記憶セルの前記いずれかの第１積層部ＳＢ１の中間配線８３とは反対側の第１端部に直接または間接に接続される。第２ビット配線は、記憶セルの前記いずれかの第２積層部ＳＢ２の中間配線８３とは反対側の第２端部に直接または間接に接続される。第３ビット配線は、記憶セルの前記いずれかの中間配線８３に直接または間接に接続される。
【０２８５】
記憶セルの前記いずれかの選択トランジスタは、第１ビット配線と第１端部との間、及び、第２ビット配線と第２端部との間の少なくともいずれかに配置される。複数のワード線の前記いずれかは、記憶セルの前記いずれかの選択トランジスタのゲートと接続される。
【０２８６】
例えば、記憶セルの前記いずれかの選択トランジスタは、第１ビット配線と第１端部との間に配置され、前記いずれかの選択トランジスタのソースは、その第１ビット配線及びその第１端部のいずれか一方に直接または間接に接続される。そのトランジスタのドレインは、その第１ビット配線及びその第１端部のいずれか他方に直接または間接に接続される。
【０２８７】
例えば、記憶セルの前記いずれかの選択トランジスタは、第２ビット配線と第２端部との間に配置され、前記いずれかの選択トランジスタのソースは、その第２ビット配線及びその第２端部のいずれか一方に直接にまたは間接に接続される。そのトランジスタのドレインは、その第２ビット配線及びその第２端部のいずれか他方に直接または間接に接続される。
【０２８８】
また、上記の不揮発性記憶装置２１２においては、一部のビット配線が兼用される。すなわち、不揮発性記憶装置２１２は、第１磁気素子、第２磁気素子、第１〜第５ビット配線、第１選択トランジスタ（例えば、上記の第１トランジスタ及び第２トランジスタの少なくともいずれか）、第２選択トランジスタ、及び、ワードラインを備える。
【０２８９】
第１磁気素子は、第１積層部ＳＢ１と、第２積層部ＳＢ２と、第１中間配線（例えば中間配線８３）と、を含む。
【０２９０】
第１積層部ＳＢ１は、第１方向に磁化が固定された第１強磁性層１０と、第１強磁性層１０と積層され、磁化の方向が可変である第２強磁性層２０と、第１強磁性層１０と第２強磁性層２０との間に設けられた第１非磁性層１０ｎと、を含む。
【０２９１】
第２積層部ＳＢ２は、第１強磁性層１０から第２強磁性層２０に向かう積層軸ＳＤ１に沿って第１積層部ＳＢ１と積層される。第２積層部ＳＢ２は、磁化の方向が可変である第３強磁性層３０と、積層軸ＳＤ１に沿って第３強磁性層３０と積層され、第２方向に磁化が固定された第４強磁性層４０と、第３強磁性層３０と第４強磁性層４０との間に設けられた第２非磁性層２０ｎと、を含む。
【０２９２】
第１中間配線は、第１積層部ＳＢ１と第２積層部ＳＢ２との間に設けられる。  
第１磁気素子においては、積層軸ＳＤ１に沿って第１積層部ＳＢ１及び第２積層部ＳＢ２に電流を流すことによりスピン偏極した電子を第２強磁性層２０に作用させ、且つ、第３強磁性層３０の磁化を歳差運動させることにより発生する磁場を第２強磁性層２０に作用させることにより、第２強磁性層２０の磁化の方向を電流の向きに応じた方向に決定可能である。
【０２９３】
第２磁気素子は、積層軸ＳＤ１に対して直交する軸に沿って第１磁気素子と並置される。第２磁気素子の構成は、第１磁気素子と同様である。すなわち、第２磁気素子は、第３積層部と、第４積層部と、第２中間配線と、を含む。
【０２９４】
第３積層部は、第３方向に磁化が固定された第５強磁性層と、第５強磁性層と積層軸ＳＤ１に沿って積層され、磁化の方向が可変である第６強磁性層と、第５強磁性層と第６強磁性層との間に設けられた第３非磁性層と、を含む。
【０２９５】
第４積層部は、積層軸ＳＤ１に沿って第３積層部と積層される。第４積層部は、磁化の方向が可変である第７強磁性層と、積層軸ＳＤ１に沿って第７強磁性層と積層され、第４方向に磁化が固定された第８強磁性層と、第７強磁性層と第８強磁性層との間に設けられた第４非磁性層と、を含む。
【０２９６】
第２中間配線は、第３積層部と第４積層部との間に設けられる。  
第２磁気素子においては、積層軸ＳＤ１に沿って第３積層部及び第４積層部に電流を流すことによりスピン偏極した電子を第６強磁性層に作用させ、且つ、第７強磁性層の磁化を歳差運動させることにより発生する磁場を第６強磁性層に作用させることにより、第６強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能である。
【０２９７】
第１ビット配線は、第１積層部ＳＢ１の第１中間配線とは反対側の第１端部に直接または間接に接続される。  
第２ビット配線は、第２積層部ＳＢ２の第１中間配線とは反対側の第２端部に直接または間接に接続される。  
第３ビット配線は、第１中間配線及び第２中間配線に直接または間接に接続される。  
第４ビット配線は、第３積層部の第２中間配線とは反対側の第３端部に直接または間接に接続される。  
第５ビット配線は、第４積層部の第２中間配線とは反対側の第４端部に直接または間接に接続される。
【０２９８】
第１選択トランジスタは、第１ビット配線と第１端部との間、及び、第２ビット配線と第２端部との間の少なくともいずれかに配置される。  
第２選択トランジスタは、第４ビット配線と第３端部との間、及び、第５ビット配線と第４端部との間の少なくともいずれかに配置される。
【０２９９】
ワードラインは、第１選択トランジスタのゲートと、第２選択トランジスタのゲートと直接または間接に接続される。
【０３００】
実施形態によれば、読み出し時の誤書き込みを抑制する磁気素子及び不揮発性記憶装置が提供される。
【０３０１】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０３０２】
以上、具体例を参照しつつ、本発明のいくつかの実施形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、磁気素子に含まれる強磁性層、非磁性層、電極及び配線など、並びに、不揮発性記憶装置に含まれる配線、接続ビア及びトランジスタなどの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０３０３】
その他、本発明の実施の形態として上述した磁気素子及び不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気素子及び不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０３０４】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０３０５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０３０６】
１０…第１強磁性層、  １０ｎ…第１非磁性層、  １２…磁化、  ２０…第２強磁性層、  ２０ｎ…第２非磁性層、  ２２…磁化、  ２３…歳差方向、  ３０…第３強磁性層、  ３３…回転磁界方向、  ４０…第４強磁性層、  ５１…磁気シールド、  ５２…保護層、  ６０、６０ａ、６０ｂ…電子電流、  ６１…センス電流、  ７２…磁化、  ７２ａ、７２ｂ…磁化成分、  ８１…第１導電層、  ８２…第２導電層、  ８３…中間配線、  １１１、１１１ａ〜１１１ｃ、１１２ａ〜１１２ｄ、１１３ａ、１１３ｂ、１１４ａ、１１４ｂ、１１５ａ、１１５ｂ、１１６ａ〜１１６ｃ、１１７ａ、１１７ｂ、１１９…磁気素子、  １５０…制御回路部、  ２１１、２１１ａ、２１２、２１２ａ、２１３…不揮発性記憶装置、  ＼ＢＬ…ビット配線バー、  ＢＬ…兼用ビット配線、  ＢＬ（Ｒｅａｄ）…読み出し用ビット配線、  ＢＬ（Ｗｒｉｔｅ）…書き込み用ビット配線、  ＣＣＷ…反時計回り方向、  ＣＷ…時計回り方向、  Ｈ、Ｈ２０…磁界強度、  Ｉ…電流、  Ｉｍ、Ｉｍ９…マージン、  Ｉｒ…読み出し電流、  Ｉｒｓ…回り込み電流、  Ｉｔｈ（ＳＴＯ）…しきい値電流、  Ｉｗ…書き込み電流、  Ｉｗｓ…回り込み電流、  ＬＬ０…半導体層、  ＬＬ１〜ＬＬ４…第１〜第４配線層、  Ｍ−Ｓ…積層構造体、  ＭＣ１、ＭＣ２…第１及び第２記憶セル、  ＲＯ…読み出し動作、  ＳＢ…選択ビット、  ＳＢ１…第１積層部、  ＳＢ２…第２積層部、  ＳＤ１…積層軸、  ＳＤ２…面内軸、  ＳＷ１〜ＳＷ３…第１〜第３スイッチ、  ＴＲ…トランジスタ、  ＵＥ…セル内局所配線、  Ｖ１…ソース用ビア、  Ｖ２…中間配線用ビア、  Ｖｉａ０、Ｖｉａ１、Ｖｉａ２、ＶｉａＭ…接続ビア、  ＷＬ…ワードライン、  ＷＯ…書き込み動作、  ｆ…周波数、  ｔ３０…厚さ  
【図１】
0005417369.tif 000002
【図２】
0005417369.tif 000003
【図３】
0005417369.tif 000004
【図４】
0005417369.tif 000005
【図５】
0005417369.tif 000006
【図６】
0005417369.tif 000007
【図７】
0005417369.tif 000008
【図８】
0005417369.tif 000009
【図９】
0005417369.tif 000010
【図１０】
0005417369.tif 000011
【図１１】
0005417369.tif 000012
【図１２】
0005417369.tif 000013
【図１３】
0005417369.tif 000014
【図１４】
0005417369.tif 000015
【図１５】
0005417369.tif 000016
【図１６】
0005417369.tif 000017
【図１７】
0005417369.tif 000018
【図１８】
0005417369.tif 000019
【図１９】
0005417369.tif 000020
【図２０】
0005417369.tif 000021
【図２１】
0005417369.tif 000022
【図２２】
0005417369.tif 000023
【図２３】
0005417369.tif 000024
【図２４】
0005417369.tif 000025
【図２５】
0005417369.tif 000026
【図２６】
0005417369.tif 000027
【図２７】
0005417369.tif 000028
【図２８】
0005417369.tif 000029
【図２９】
0005417369.tif 000030
【図３０】
0005417369.tif 000031
【図３１】
0005417369.tif 000032
【図３２】
0005417369.tif 000033
【図３３】
0005417369.tif 000034
【図３４】
0005417369.tif 000035
【図３５】
0005417369.tif 000036