(57)【特許請求の範囲】
【請求項１】
入力電源に接続される入力端子間の電圧と負荷に接続される出力端子間の電圧との間の直流電圧変換を行うＤＣ／ＤＣ電力変換装置において、
上記入力端子間の電流を制御する第１及び第２のスイッチ素子が直列接続されるスイッチ素子直列体と、
上記スイッチ素子直列体に、上記出力端子間を介して並列接続される第１及び第２の整流素子の直列接続体を構成する整流素子直列体と、
上記スイッチ素子直列体と上記整流素子直列体との直列回路に並列に接続され、上記出力端子間の電圧を保持する第１のコンデンサと、
一端が上記入力端子の一方に接続されると共に、他端が上記スイッチ素子直列体と上記整流素子直列体との接続点に接続され、上記スイッチ素子のスイッチング動作に応じて通電しエネルギの蓄勢放勢を行うリアクトルと、
上記入力端子間に接続される第２のコンデンサと、
上記第１のスイッチ素子と第２のスイッチ素子の接続点と、上記第１の整流素子と第２の整流素子の接続点間に接続される第３のコンデンサと、
上記入力端子間の電圧と上記出力端子間の電圧との間の直流電圧変換の制御を行う制御回路と、を備え、
上記制御回路は、上記第１のコンデンサ、第２のコンデンサ、及び第３のコンデンサの電圧を検出し、上記電圧の関係が所定条件を満たした場合に、上記第１及び第２のスイッチ素子のデューティファクタの下限値を０．５に制限するように制御することを特徴とするＤＣ／ＤＣ電力変換装置。
【請求項２】
上記制御回路は、上記デューティファクタの制御増幅率を高速応答側に変化させるデューティファクタ制御部を備えたことを特徴とする請求項１に記載のＤＣ／ＤＣ電力変換装置。
【請求項３】
上記制御回路は、上記第１のコンデンサの電圧をＶｓ、上記第２のコンデンサの電圧をＶｉｉ、上記第３のコンデンサの電圧をＶｃｆとした時、Ｖｓ＜Ｖｉｉ、Ｖｓ＜Ｖｃｆ、Ｖｓ＜Ｖｉｉ−Ｖｃｆを満たすことを検出するものであることを特徴とする請求項１または２に記載のＤＣ／ＤＣ電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直流電圧を昇圧あるいは降圧した直流電圧に変換するＤＣ／ＤＣ電力変換装置に関するものである。
【背景技術】
【０００２】
従来のＤＣ／ＤＣ電力変換装置は、スイッチ素子のオンオフ動作を利用して、リアクトルへのエネルギの蓄勢と放勢の量をコントロールすることにより直流から直流への電圧変換を行っている。また、このリアクトルは大形で重いという課題があることから、コンデンサの充放電を利用してリアクトルに印加される電圧を低減し、そのリアクトルに必要なインダクタンス値を低減することによりリアクトルを小形、軽量化することが行われている（例えば、特許文献１、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６１−９２１６２号公報
【特許文献２】特開２００５−２２４０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＤＣ／ＤＣ電力変換装置は、直流を交流に変換するインバータと組み合わせてシステムが構成される場合がある。例えば、太陽光発電用電力変換システム、エアーコンディショナ、ハイブリッド自動車用電気駆動システム等がある。これらシステムに用いられるＤＣ／ＤＣ電力変換装置は、電源の状態（例えば、太陽光発電システムの太陽電池の光の照射量）や負荷の状態（例えば、ハイブリッド自動車用電気駆動システムのモータの回転数）に応じて、その出力電圧をコントロールする。すなわち、その電圧変換に係る電圧比を制御している。この電圧比の調整は一般的に、スイッチ素子の通流率、いわゆるデューティファクタを制御して行われる。
【０００５】
特許文献１、２で開示されたＤＣ／ＤＣ電力変換装置の構成では、リアクトルを小形、軽量化することができる利点はあるが、上記のようなデューティファクタの制御を用いる場合、入力電圧と各出力電圧およびデューティファクタの条件によっては、リアクトルに電圧を印加することができず、昇圧動作が行われない。このため、昨今の広い入出力動作範囲における平均的な電力消費量の低減を図るという高度な省エネ化要請に十分応えることができないという課題があった。
【０００６】
この発明は、上記のような課題を解決するためになされたもので、直流電圧比の広い範囲における平均的な電力消費量の低減を可能とするＤＣ／ＤＣ電力変換装置を得ることを目的とするものである。
【課題を解決するための手段】
【０００７】
この発明に係るＤＣ／ＤＣ電力変換装置は、入力電源に接続される入力端子間の電圧と負荷に接続される出力端子間の電圧との間の直流電圧変換を行うＤＣ／ＤＣ電力変換装置において、上記入力端子間の電流を制御する第１及び第２のスイッチ素子が直列接続されるスイッチ素子直列体と、上記スイッチ素子直列体に、上記出力端子間を介して並列接続される第１及び第２の整流素子の直列接続体を構成する整流素子直列体と、上記スイッチ素子直列体と上記整流素子直列体との直列回路に並列に接続され、上記出力端子間の電圧を保持する第１のコンデンサと、一端が上記入力端子の一方に接続されると共に、他端が上記スイッチ素子直列体と上記整流素子直列体との接続点に接続され、上記スイッチ素子のスイッチング動作に応じて通電しエネルギの蓄勢放勢を行うリアクトルと、上記入力端子間に接続される第２のコンデンサと、上記第１のスイッチ素子と第２のスイッチ素子の接続点と、上記第１の整流素子と第２の整流素子の接続点間に接続される第３のコンデンサと、上記入力端子間の電圧と上記出力端子間の電圧との間の直流電圧変換の制御を行う制御回路と、を備え、
上記制御回路は、上記第１のコンデンサ、第２のコンデンサ、及び第３のコンデンサの電圧を検出し、上記電圧の関係が所定条件を満たした場合に、上記第１及び第２のスイッチ素子のデューティファクタの下限値を０．５に制限するものである。
【発明の効果】
【０００８】
この発明に係るＤＣ／ＤＣ電力変換装置は、入力電圧とＤＣ／ＤＣ電力変換装置を構成するコンデンサ電圧を比較し、その関係によりリアクトルに電流が流れないデューティファクタを禁止する動作を含むようにしたので、電圧比の広い範囲で昇圧動作を行うことができ、平均的な電力消費量を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１に係るＤＣ／ＤＣ電力変換装置の回路構成を示す図である。
【図２】この発明の実施の形態１に係るＤＣ／ＤＣ電力変換装置の動作モードを示す図である。
【図３】この発明の実施の形態１に係るＤＣ／ＤＣ電力変換装置の動作モードを示す図である。
【図４】この発明の実施の形態１に係るＤＣ／ＤＣ電力変換装置の動作モードを示す図である。
【図５】この発明の実施の形態１に係るＤＣ／ＤＣ電力変換装置の動作モードを示す図である。
【図６】この発明の実施の形態１に係るＤＣ／ＤＣ電力変換装置の昇圧動作時のスイッチング素子の駆動信号と動作モードを示す図である。
【図７】この発明の実施の形態１に係るＤＣ／ＤＣ電力変換装置の昇圧動作時のそれぞれの昇圧比および動作モードにおけるリアクトルに印加される電圧を示す図である。
【図８】この発明の実施の形態１に係るＤＣ／ＤＣ電力変換装置の昇圧動作時の出力電圧を制御する制御ブロック図である。
【図９】図８に示す制御回路の出力信号波形図である。
【図１０】入力電圧の急変が生じた場合のデューティファクタ指令値の動作と出力電圧の変動を示す図である。
【図１１】この発明の実施の形態１に係るＤＣ／ＤＣ電力変換装置におけるデューティファクタの下限値の制限動作を説明するフローチャートである。
【図１２】この発明の実施の形態２に係るＤＣ／ＤＣ電力変換装置の昇圧動作時の出力電圧を制御する制御ブロック図である。
【図１３】この発明の実施の形態２に係るＤＣ／ＤＣ電力変換装置におけるデューティファクタの下限値の制限動作を説明するフローチャートである。
【発明を実施するための形態】
【００１０】
以下、添付の図面を参照して、この発明に係るＤＣ／ＤＣ電力変換装置について好適な実施の形態を説明する。なお、この実施の形態により発明が限定されるものではなく、諸種の設計的変更をも包摂するものである。
【００１１】
実施の形態１．
図１は、この発明の実施の形態１に係るＤＣ／ＤＣ電力変換装置の回路構成図である。図１に示すように、ＤＣ／ＤＣ電力変換装置は、入力端子に接続された入力電源１０の電圧を、入力電源１０の電圧以上に昇圧し、第１の平滑コンデンサ１１の端子電圧に出力する（昇圧動作）ＤＣ／ＤＣ電力変換機能を有する。
【００１２】
ＤＣ／ＤＣ電力変換装置は、主回路１２と制御回路１３から構成される。主回路１２は、入出力電圧を平滑化する第２の平滑コンデンサ１４と、第１の平滑コンデンサ１１と、スイッチ素子としての２つのＩＧＢＴＱ１、Ｑ２（以下、適宜Ｑ１、Ｑ２と略記する。）と、Ｑ１、Ｑ２と並列にＱ１、Ｑ２の導通方向と逆方向に導通するように接続された２つの整流素子Ｑ３、Ｑ４（以下、適宜Ｑ３、Ｑ４と略記する。）と、入力端子とＱ１、Ｑ２およびＱ３、Ｑ４で構成されるスイッチ素子群との間に接続されたリアクトル１５と、スイッチ素子群の間に接続された第３のコンデンサ１６とから構成される。
【００１３】
更に、回路の接続の詳細について説明する。第２の平滑コンデンサ１４は、入力電源１０の両端、即ち、入力端子に接続される。また、第１の平滑コンデンサ１１は、出力端子に接続され、出力端子は負荷１７に接続される。Ｑ１のエミッタ端子は、第２の平滑コンデンサ１４および第１の平滑コンデンサ１１の低圧電圧端子に接続され、コレクタ端子は、Ｑ２のエミッタ端子および第３のコンデンサ１６の低圧電圧端子に接続される。Ｑ２のコレクタ端子は、Ｑ３のアノード端子およびリアクトル１５の出力側端子に接続されている。Ｑ３のカソード端子は、Ｑ４のアノード端子および第３のコンデンサ１６の高圧電圧端子に接続され、Ｑ４のカソード端子は第１の平滑コンデンサ１１の高圧電圧端子に接続されている。
【００１４】
リアクトル１５は、Ｑ２とＱ３との並列体と第２の平滑コンデンサ１４の高圧電圧端子との間に接続されている。第３のコンデンサ１６は、Ｑ１のコレクタ端子とＱ３のカソード端子の間に接続されている。
【００１５】
Ｑ１、Ｑ２のゲート端子は、それぞれ制御回路１３に接続されており、Ｑ１、Ｑ２のゲート端子には、各ＩＧＢＴのエミッタ端子の電圧を基準としたゲート信号が入力されている。また、第２の平滑コンデンサ１４、第３のコンデンサ１６、第１の平滑コンデンサ１１の電圧は電圧センサで検出されて、制御回路１３に入力されている。
【００１６】
実施の形態１に係るＤＣ／ＤＣ電力変換装置は上記のように構成されており、次に、その動作について説明する。図２〜図５は、実施の形態１に係るＤＣ／ＤＣ電力変換装置の動作モードを示す図で、この図２〜図５に示す各動作を組み合わせて昇圧動作を行う。
【００１７】
以下、図２〜図５に示す動作モード１〜４について説明する。
（１）動作モード１
図２に示すように、Ｑ１オン、Ｑ２オフとすることにより、Ｑ３が導通し、リアクトル１５にはＶｓ−Ｖｃｆの電圧が印加される。Ｖｓ＞Ｖｃｆの場合、リアクトル１５にエネルギが蓄積され、Ｖｓ＜Ｖｃｆの場合、リアクトル１５からエネルギが放出される。Ｑ４はオフであり、リアクトル１５から第１の平滑コンデンサ１１へ向かっての電流は流れない。ここで、Ｖｓは入力電源１０の電圧、Ｖｃｆは第３のコンデンサ１６の端子電圧である。
【００１８】
（２）動作モード２
図３に示すように、Ｑ１オフ、Ｑ２オンとすることにより、リアクトル１５にはＶｓ＋Ｖｃｆ−Ｖｉｉの電圧が印加される。Ｖｓ＞Ｖｉｉ−Ｖｃｆの場合、Ｑ４が導通し、リアクトル１５から第１の平滑コンデンサ１１へ向かう出力電流が流れ、リアクトル１５にエネルギが蓄積される。Ｖｓ＜Ｖｉｉ−Ｖｃｆの場合、他動作モードでリアクトル１５に電流が流れている状態から動作モード２に移行した場合のみＱ４が導通し、リアクトル１５から第１の平滑コンデンサ１１へ向かう出力電流が流れ、リアクトル１５からエネルギが放出される。ここで、Ｖｉｉは第１の平滑コンデンサ１１の端子電圧である。
【００１９】
（３）動作モード３
図４に示すように、Ｑ１、Ｑ２ともにオフとすることにより、リアクトル１５にはＶｓ−Ｖｉｉの電圧が印加される。Ｖｓ＞Ｖｉｉの場合、Ｑ３、Ｑ４が導通し、リアクトル１５から第１の平滑コンデンサ１１へ向かう出力電流が流れ、リアクトル１５にエネルギが蓄積される。Ｖｓ＜Ｖｉｉの場合、他動作モードでリアクトル１５に電流が流れている状態から動作モード３に移行した場合のみ、リアクトル１５から第１の平滑コンデンサ１１へ向かう出力電流が流れ、リアクトル１５からエネルギが放出される。
【００２０】
（４）動作モード４
図５に示すように、Ｑ１、Ｑ２ともにオンとすることにより、リアクトル１５にはＶｓの電圧が印加される。Ｑ３、Ｑ４はオフであり、リアクトル１５から第１の平滑コンデンサ１１へ向かう出力電流は流れないが、入力電源の正負端子とリアクトル１５を直結するため、リアクトル１５には電流が流れ、エネルギが蓄積される。
【００２１】
次に、実施の形態１に係るＤＣ／ＤＣ電力変換装置が、定常状態にて取りうる動作モードを説明する。定常状態にて取りうる動作モードは、入力電圧と出力電圧の比（以降、昇圧比と呼び、Ｖｉｉ／Ｖｓを指すこととする。）によって決定される。
【００２２】
昇圧比毎の定常状態の動作モードを図６に示す。図６はＱ１の駆動信号、Ｑ２の駆動信号と各期間の動作モードを示しており、Ｑ１、Ｑ２の駆動信号は、ＨレベルでＱ１、Ｑ２オン状態を、ＬレベルでＱ１、Ｑ２オフ状態を示す。また、動作モード番号は図２〜図５と対応している。
【００２３】
以下、昇圧比と定常状態の動作モードの関係について説明する。
（１）昇圧比＞２
図６（ａ）に示すように、昇圧比が２を超える場合、動作モード１、動作モード４、動作モード２、動作モード４の繰り返しにより昇圧動作を行う。この場合、動作モード３は取らない。
【００２４】
（２）昇圧比＝２
図６（ｂ）に示すように、昇圧比が２の場合、動作モード１と動作モード２の繰り返しにより昇圧動作を行う。この場合、動作モード３と動作モード４は取らない。
【００２５】
（３）１＜昇圧比＜２
図６（ｃ）に示すように、昇圧比が１を超え、２未満の場合、動作モード１、動作モード３、動作モード２、動作モード３の繰り返しにより昇圧動作を行う。この場合、動作モード４を取らない。
【００２６】
定常状態で取り得る動作モードから、昇圧比毎にリアクトル１５に印加され得る電圧を図７に示す。図７より、昇圧比＝２、及び１＜昇圧比＜２の定常状態のＱ１、Ｑ２のデューティファクタ条件の場合に、Ｖｓ＜Ｖｉｉ、Ｖｓ＜Ｖｃｆ、Ｖｓ＜Ｖｉｉ−Ｖｃｆが同時に成立した場合には、リアクトル１５に入力端子側を−、スイッチ素子側を＋とした電圧のみ印加される。この場合、Ｑ３、Ｑ４により、リアクトル１５にスイッチ素子側から入力電源側に流れる電流経路が遮断されていることから、リアクトル１５にはエネルギが蓄積されない。すなわち、リアクトル１５のエネルギは放出されることしかできず、そのままの状態を継続した場合、リアクトル１５を流れる電流はゼロとなる。
【００２７】
これにより、ＤＣ／ＤＣ電力変換装置を用いるに際し、例えば太陽電池のように、取り得る電圧のダイナミックレンジが広く、定常的に電圧が変動するような入力電源１０を用いた場合に、１＜昇圧比＜２、もしくは昇圧比＝２の状態で定常的に動作している状態から、昇圧比＞２となる入力電圧に入力電源１０が瞬間的に変化した場合に、リアクトル１５に流れる電流が一旦ゼロとなってしまい、負荷１７に影響を与えてしまう。
【００２８】
上記のように、入力電圧が瞬間的に変化した場合に、リアクトル１５に継続的に電流を流し、負荷１７に影響を与えないようにするためには、動作モード４の状態を取るようにデューティファクタを調整する必要がある。すなわち、Ｑ１、Ｑ２のスイッチング周期を１とするとデューティファクタを０．５以上にする必要がある。
【００２９】
通常、デューティファクタの制御は連続的に行われ、入力電圧の変化に対しては、ある時間を持ってデューティファクタ指令値が追従する。このため、上記のように入力電圧が瞬間的に変化した場合には、ある時間デューティファクタが０．５以下となってリアクトル１５のエネルギを放出し、リアクトル１５に電流が流れなくなり、負荷１７に影響を与えてしまう恐れがあった。特に、１＜昇圧比＜２の領域では、Ｑ１、Ｑ２のデューティファクタは、スイッチング周期を１とすると０〜０．５の範囲で動作しており、昇圧比が１に近い場合には、ほぼ０で動作するため、デューティファクタが０．５以上に制御されるまでの時間が長くなるという課題があった。
【００３０】
実施の形態１に係るＤＣ／ＤＣ電力変換装置では、上記のような課題を解決するため、入力電源１０の電圧Ｖｓ、第３のコンデンサ１６の端子電圧Ｖｃｆ、第１の平滑コンデンサ１１の端子電圧Ｖｉｉを監視し、Ｖｓ＜Ｖｉｉ、Ｖｓ＜Ｖｃｆ、Ｖｓ＜Ｖｉｉ−Ｖｃｆとなる条件を検出した場合、デューティファクタの下限値を０．５とする処理を含む制御回路１３を備える。
【００３１】
以下、実施の形態１に係るＤＣ／ＤＣ電力変換装置において、出力電圧を制御する場合の制御と、入力電圧が急変した場合の処理の具体例について説明する。
【００３２】
実施の形態１に係るＤＣ／ＤＣ電力変換装置において、出力電圧を制御する場合の制御ブロック図を図８に示す。
図８において、ＤＣ／ＤＣ電力変換装置は、出力電圧ＶｉｉとＶｉｉ目標値を第１の比較部１８で比較し、その差分を第１のＰＩ制御部１９により増幅する。更に、第１のＰＩ制御部１９の出力とＶｓ目標値を掛け算器２０で掛け算し、その値を第２の比較部２１で比較し、第２の比較部２１の出力である差分を第２のＰＩ制御部２２により増幅し、Ｑ１、Ｑ２のデューティファクタの指令値として第３の比較部２３、第４の比較部２４に出力する。
【００３３】
一方、第３のコンデンサ１６の出力電圧ＶｃｆとＶｃｆ目標値を第５の比較部２５で比較し、その差分を第３のＰＩ制御部２６により増幅し、第３の比較部２３、第４の比較部２４に出力することにより、第２のＰＩ制御部２２から出力されるデューティファクタについて、Ｑ１、Ｑ２で差を持たせる量を出力する（ＶｃｆはＱ１とＱ２のオンデューティ差で制御している）。即ち、第２のＰＩ制御部２２から出力される値と第３のＰＩ制御部２６から出力される値との差と和をキャリア比較ゲート駆動部２７に入力する。これにより、図９に示すように、キャリア波とデューティファクタ指令値を比較してゲート信号を生成している。
【００３４】
第１のＰＩ制御部１９、第２のＰＩ制御部２２、及び第３のＰＩ制御部２６は、それぞれ比例制御部と積分制御部により構成され、それぞれのＰＩ制御部１９、２２、２６とその積分制御部にはリミッタ（図示せず）が備えられている。リミッタは、スイッチング周期を１とすると、下限０、上限１に設定される。上記において、第１のＰＩ制御部１９とその積分制御部、あるいは第２のＰＩ制御部２２とその積分制御部のように、ＰＩ制御部とその積分制御部との両者にリミッタを備えるのは、積分制御部の出力がＰＩ制御部の出力に対して過大、過小になる（一般的にこのような場合、ＰＩ制御部の出力がリミッタから外れる場合に不都合が起こることがある）ことを防止するためであり、また、ソフトウェアのオーバーフローを防止するためである。なお、ここで、デューティファクタの制御は、リアクトル１５の電流や、入力電圧、出力電流などを制御するものとしてもよい。また、第１乃至第３のＰＩ制御部１９、２２、２６は、ＰＩ制御部以外に、ＰＩＤ制御部、Ｐ制御部、Ｉ制御部のいずれを用いても良い。
【００３５】
次に、入力電圧の急変が生じた場合のデューティファクタ指令値の動作を図１０に示す。従来装置においては、入力電圧が急変した場合に、図１０(ａ)に示すように、ある応答時間Ｔを持ってデューティファクタ指令値が回路状態に応じたデューティファクタ指令値に追従する。
【００３６】
実施の形態１に係るＤＣ／ＤＣ電力変換装置では、図１１に示すフローチャートに従って各電圧を比較し、Ｖｓ＜Ｖｉｉ、Ｖｓ＜Ｖｃｆ、Ｖｓ＜Ｖｉｉ−Ｖｃｆの条件を満たした場合に、各ＰＩ制御部１９、２２、２６の出力とその積分制御部の出力のリミッタの下限値を０．５に制限する。これにより、ＤＣ／ＤＣ電力変換装置は、図１０(ｂ)に示すように、動作モード４を取り得るデューティファクタでしか動作しないため、リアクトル１５にエネルギを蓄積することができ、出力負荷に影響を及ぼさず動作することが可能となる。
【００３７】
実施の形態１に係るＤＣ／ＤＣ電力変換装置では、上記のように各電圧を比較し、条件を満たした場合には、デューティファクタの下限値を０．５に制限するＰＩ制御部１９、２２、２６を備えるため、入力電圧のダイナミックレンジが広く、変動的な入力電源を用いた場合に、入力電圧が変動した場合にも、負荷与える影響を軽減することが可能であり、どのような入力電源にも適用可能となる。
【００３８】
実施の形態２．
次に、この発明の実施の形態２に係るＤＣ／ＤＣ電力変換装置について説明する。実施の形態２に係るＤＣ／ＤＣ電力変換装置の基本構成は実施の形態１とほぼ同様で、図１２にその出力電圧を制御する場合の制御ブロック図を示す。この図１２は、実施の形態１の図８に相当するもので、第２のＰＩ制御部２２と並列に第４のＰＩ制御部２８を設け、これを切換え部２９で切換えるように構成している。第４のＰＩ制御部２８は、第２のＰＩ制御部２２より増幅率が大きく構成されており、従って、第４のＰＩ制御部２８はデューティファクタ制御部として機能する。また、第１の平滑コンデンサ１１の端子電圧Ｖｉｉ、第２の平滑コンデンサ１４の端子電圧Ｖｓ、第３のコンデンサ１６の端子電圧Ｖｃｆを比較する第６の比較部３０を備えている。なお、その他の構成については図８に示すものと同様であるので詳細説明は省略する。
【００３９】
実施の形態２に係るＤＣ／ＤＣ電力変換装置では、図１３に示すフローチャートに従って各電圧を第６の比較部３０で比較し、Ｖｓ＜Ｖｉｉ、Ｖｓ＜Ｖｃｆ、Ｖｓ＜Ｖｉｉ−Ｖｃｆの条件が成立した場合は１、不成立の場合は０を切換え部２９に出力する。そして、Ｖｓ＜Ｖｉｉ、Ｖｓ＜Ｖｃｆ、Ｖｓ＜Ｖｉｉ−Ｖｃｆの条件を満たした場合に、デューティファクタの制御増幅率（ゲイン）を高速応答側、即ち、第４のＰＩ制御部２８側に変化させることにより、入力電圧の変動が、負荷に与える影響を軽減する構成とする。
【００４０】
入力電圧の急変が生じた場合のデューティファクタ指令値の動作を図１０(ａ)に示す。実施の形態２に係るＤＣ／ＤＣ電力変換装置では、入力電圧がＶｓ＜Ｖｉｉ、Ｖｓ＜Ｖｃｆ、Ｖｓ＜Ｖｉｉ−Ｖｃｆの条件を満たした場合に、デューティファクタ指令値が回路状態に応じたデューティファクタ指令値に追従する応答時間Ｔが従来方式よりも短くなり、出力電圧となる第１の平滑コンデンサ１１の端子電圧Ｖｉｉの変動が軽減する。
【００４１】
実施の形態２に係るＤＣ／ＤＣ電力変換装置では、上記のように各電圧を比較し、条件を満たした場合には、デューティファクタの制御増幅率を高速応答側に変化させるデューティファクタ制御部として機能する第４のＰＩ制御部２８を備えるため、入力電圧のダイナミックレンジが広く、変動的な入力電源１０を用いた場合に、入力電圧が変動した場合にも、負荷１７に与える影響を軽減することが可能であり、ＤＣ／ＤＣ電力変換装置をどのような入力電源１０にも適用可能となる。
【符号の説明】
【００４２】
１０  入力電源                          １１  第１の平滑コンデンサ
１２  主回路                            １３  制御回路
１４  第２の平滑コンデンサ              １５  リアクトル
１６  第３のコンデンサ                  １７  負荷
１８  第１の比較部                      １９  第１のＰＩ制御部
２０  掛け算器                          ２１  第２の比較部
２２  第２のＰＩ制御部                  ２３  第３の比較部
２４  第４の比較部                      ２５  第５の比較部
２６  第３のＰＩ制御部                  ２７  キャリア比較ゲート駆動部
２８  第４のＰＩ制御部                  ２９  切換え部
３０  第６の比較部                      Ｑ１，Ｑ２  ＩＧＢＴ
Ｑ３，Ｑ４  整流素子
【図１】
0005579036.tif 000002
【図２】
0005579036.tif 000003
【図３】
0005579036.tif 000004
【図４】
0005579036.tif 000005
【図５】
0005579036.tif 000006
【図６】
0005579036.tif 000007
【図７】
0005579036.tif 000008
【図８】
0005579036.tif 000009
【図９】
0005579036.tif 000010
【図１０】
0005579036.tif 000011
【図１１】
0005579036.tif 000012
【図１２】
0005579036.tif 000013
【図１３】
0005579036.tif 000014