(57)【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子の少なくとも一面に配置されたはんだ層と、
前記はんだ層に、ポーラスニッケルめっき部を挟んで配置されたリードフレームとを備え、
前記ポーラスニッケルめっき部は、厚さが１０〜１００μｍで、空孔率が２０〜６０％である、半導体装置。
【請求項２】
前記ポーラスニッケルめっき部は、前記リードフレームに施されているものである、請求項１に記載の半導体装置。
【請求項３】
半導体素子と、
前記半導体素子の少なくとも一面に配置されたはんだ層と、
前記はんだ層に、ポーラスニッケルめっき部を挟んで配置されたリードフレームとを備え、
前記ポーラスニッケルめっき部の線膨張係数は、前記半導体素子の線膨張係数よりも大きく、前記リードフレームの線膨張係数よりも小さい、半導体装置。
【請求項４】
半導体素子と、
前記半導体素子の少なくとも一面に配置されたはんだ層と、
前記はんだ層に、ポーラスニッケルめっき部を挟んで配置されたリードフレームとを備え、
前記ポーラスニッケルめっき部は、多数の空孔を有し、
前記ポーラスニッケルめっき部の前記はんだ層と接合する面に位置する前記空孔には、ニッケルよりも高い熱伝導率を有する粒子が埋め込まれている、半導体装置。
【請求項５】
前記粒子が埋め込まれた前記ポーラスニッケルめっき部の線膨張係数は、前記半導体素子の線膨張係数よりも大きく、前記リードフレームの線膨張係数よりも小さい、請求項４に記載の半導体装置。
【請求項６】
前記空孔に埋め込まれた前記粒子は、炭素系材料の粒子である、請求項４または５に記載の半導体装置。
【請求項７】
前記ポーラスニッケルめっき部は、厚さが１０〜２００μｍで、空孔率が２０〜６０％である、請求項４に記載の半導体装置。
【請求項８】
前記空孔に埋め込まれた粒子の直径は、４〜５０ｎｍである、請求項４に記載の半導体装置。
【請求項９】
前記はんだ層が配置された前記半導体素子の一面の反対側の面に配置された別のはんだ層と、
前記別のはんだ層に、多数の空孔を有する別のポーラスニッケルめっき部を挟んで配置された別のリードフレームとを備え、
前記別のポーラスニッケルめっき部の前記別のはんだ層と接合する面に位置する前記空孔には、ニッケルよりも高い熱伝導率を有する粒子が埋め込まれている、請求項４に記載の半導体装置。
【請求項１０】
リードフレームにポーラスニッケルめっきを施すポーラスニッケルめっき工程と、
前記リードフレームの前記ポーラスニッケルめっきが施された側を、はんだによって半導体素子と接合するはんだ接合工程と、を備え、
前記ポーラスニッケルめっき工程により前記リードフレームに施された前記ポーラスニッケルめっきの表面に位置する空孔に、ニッケルよりも高い熱伝導率を有する粒子を埋め込む、粒子埋め込み工程をさらに備えた、半導体装置の製造方法。
【請求項１１】
リードフレームにポーラスニッケルめっきを施すポーラスニッケルめっき工程と、
前記リードフレームの前記ポーラスニッケルめっきが施された側を、はんだによって半導体素子と接合するはんだ接合工程と、を備えた半導体装置の製造方法によって製造した半導体装置は、
前記ポーラスニッケルめっき部の線膨張係数が、前記半導体素子の線膨張係数よりも大きく、前記リードフレームの線膨張係数よりも小さい、半導体装置。
【請求項１２】
請求項１０に記載の半導体装置の製造方法によって製造した半導体装置は、
前記粒子が埋め込まれた前記ポーラスニッケルめっき部の線膨張係数が、前記半導体素子の線膨張係数よりも大きく、前記リードフレームの線膨張係数よりも小さい、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
パワー半導体素子を絶縁体上のリードフレームに直接接合した、パワー半導体装置が知られている。【０００３】
このような構成の従来のパワー半導体装置の、パワー半導体素子とリードフレームの接合部の構造を示した模式断面図を図１１（ａ）に示す。【０００４】
リードフレーム３０４の一方の面が、下面が放熱板３０６上に接触配置された絶縁体３０５上に固定されている。リードフレーム３０４の他方の面は、はんだ層３０２を介して、パワー半導体素子３０１に接合されている。【０００５】
このように、従来、パワー半導体素子３０１とリードフレーム３０４の接合には、はんだ３０２が使用されていた。しかし、リードフレーム３０４の線膨張係数と、パワー半導体素子３０１の線膨張係数が大きく相違していることから、パワー半導体装置を駆動させたときのパワーサイクルにより、はんだ接合部のはんだ層３０２に大きな熱応力が繰り返し印加され、最終的に、はんだクラックが発生して、接合不良となってしまう問題があった。【０００６】
一方、パワー半導体装置において、部材間の線膨張係数の差による熱応力、熱歪みを低減するために、線膨張係数の差が大きい部材間に熱伝導性ポーラス金属板を設け、熱伝導性ポーラス金属板とそれらの各部材との間をはんだ接合する構造が提案されている（例えば、特許文献１参照）。【０００７】
そこで本願の発明者は、図１１（ａ）に示す構造の従来のパワー半導体装置のはんだ接合部において、はんだ層３０２に印加される熱応力を低減するために、特許文献１で提案されている構造を適用することを考えた。【０００８】
図１１（ａ）に示した従来のパワー半導体装置に熱伝導性ポーラス金属板を設けた構成とした場合の、パワー半導体素子とリードフレームの接合部における構造を示した模式断面図を図１１（ｂ）に示す。【０００９】
線膨張係数の差が大きいパワー半導体素子３０１とリードフレーム３０４が、二つのはんだ層３０２ａおよび３０２ｂに挟まれた熱伝導性のポーラス金属板３０３に接合されている。【００１０】
ポーラス金属板３０３は、銅やアルミニウムなどの熱伝導率及び線膨張係数の大きな熱伝導性金属で構成される。【００１１】
このポーラス金属板３０３が、応力緩衝板となって、はんだ層３０２ａおよび３０２ｂに印加される熱応力を低減し、はんだクラックの発生を抑制できる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−２３７５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、線膨張係数の差が大きいパワー半導体素子とリードフレーム間に熱伝導性ポーラス金属板を設ける構成では、熱応力を低減できるものの、パワー半導体素子とリードフレーム間の接合部の熱抵抗が大きく増加してしまう。【００１４】
すなわち、パワー半導体素子３０１とリードフレーム３０４を単純に一層のはんだ層３０２で接合する図１１（ａ）に示す従来の構成に比べて、図１１（ｂ）に示すポーラス金属板３０３を設けた構成では、ポーラス金属板３０３とはんだ層３０２ｂが加わる構造となるために、接合部の熱抵抗が大きく増加してしまう。【００１５】
本発明は、上記課題を考慮して、接合部の熱抵抗の増加を抑えつつ、はんだ層への熱応力を低減し、はんだクラックの発生を抑制できる、半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上述した課題を解決するために、第１の本発明は、
半導体素子と、
前記半導体素子の少なくとも一面に配置されたはんだ層と、
前記はんだ層に、ポーラスニッケルめっき部を挟んで配置されたリードフレームとを備え、
前記ポーラスニッケルめっき部は、厚さが１０〜１００μｍで、空孔率が２０〜６０％である、半導体装置である。
また、第２の本発明は、
前記ポーラスニッケルめっき部は、前記リードフレームに施されているものである、第１の本発明の半導体装置である。
また、第３の本発明は、
半導体素子と、
前記半導体素子の少なくとも一面に配置されたはんだ層と、
前記はんだ層に、ポーラスニッケルめっき部を挟んで配置されたリードフレームとを備え、
前記ポーラスニッケルめっき部の線膨張係数は、前記半導体素子の線膨張係数よりも大きく、前記リードフレームの線膨張係数よりも小さい、半導体装置である。
また、第４の本発明は、
半導体素子と、
前記半導体素子の少なくとも一面に配置されたはんだ層と、
前記はんだ層に、ポーラスニッケルめっき部を挟んで配置されたリードフレームとを備え、
前記ポーラスニッケルめっき部は、多数の空孔を有し、
前記ポーラスニッケルめっき部の前記はんだ層と接合する面に位置する前記空孔には、ニッケルよりも高い熱伝導率を有する粒子が埋め込まれている、半導体装置である。
また、第５の本発明は、
前記粒子が埋め込まれた前記ポーラスニッケルめっき部の線膨張係数は、前記半導体素子の線膨張係数よりも大きく、前記リードフレームの線膨張係数よりも小さい、第４の本発明の半導体装置である。
また、第６の本発明は、
前記空孔に埋め込まれた前記粒子は、炭素系材料の粒子である、第４または第５の本発明の半導体装置である。
また、第７の本発明は、
前記ポーラスニッケルめっき部は、厚さが１０〜２００μｍで、空孔率が２０〜６０％である、第４の本発明の半導体装置である。
また、第８の本発明は、
前記空孔に埋め込まれた粒子の直径は、４〜５０ｎｍである、第４の本発明の半導体装置である。
また、第９の本発明は、
前記はんだ層が配置された前記半導体素子の一面の反対側の面に配置された別のはんだ層と、
前記別のはんだ層に、多数の空孔を有する別のポーラスニッケルめっき部を挟んで配置された別のリードフレームとを備え、
前記別のポーラスニッケルめっき部の前記別のはんだ層と接合する面に位置する前記空孔には、ニッケルよりも高い熱伝導率を有する粒子が埋め込まれている、第４の本発明の半導体装置である。
また、第１０の本発明は、
リードフレームにポーラスニッケルめっきを施すポーラスニッケルめっき工程と、
前記リードフレームの前記ポーラスニッケルめっきが施された側を、はんだによって半導体素子と接合するはんだ接合工程と、を備え、
前記ポーラスニッケルめっき工程により前記リードフレームに施された前記ポーラスニッケルめっきの表面に位置する空孔に、ニッケルよりも高い熱伝導率を有する粒子を埋め込む、粒子埋め込み工程をさらに備えた、半導体装置の製造方法である。
また、第１１の本発明は、
リードフレームにポーラスニッケルめっきを施すポーラスニッケルめっき工程と、
前記リードフレームの前記ポーラスニッケルめっきが施された側を、はんだによって半導体素子と接合するはんだ接合工程と、を備えた半導体装置の製造方法によって製造した半導体装置は、
前記ポーラスニッケルめっき部の線膨張係数が、前記半導体素子の線膨張係数よりも大きく、前記リードフレームの線膨張係数よりも小さい、半導体装置である。
また、第１２の本発明は、
第１０の本発明の半導体装置の製造方法によって製造した半導体装置は、
前記粒子が埋め込まれた前記ポーラスニッケルめっき部の線膨張係数が、前記半導体素子の線膨張係数よりも大きく、前記リードフレームの線膨張係数よりも小さい、半導体装置である。
【００３２】
ポーラスニッケルめっきを施すことにより、半導体素子とリードフレームの間に、線膨張係数と弾性率の低い層が介在することになる。これより、半導体素子が発熱して、リードフレームが大きく膨張し、めっき層に歪みが生じても、めっき層の弾性率が低いために、はんだ層に誘起される熱応力は緩和される。【００３３】
また、めっき層と、半導体素子との線膨張係数の差によって、はんだ層に熱歪みが誘起されるが、その差が小さいため、はんだ層にかかる熱応力は小さくなる。【００３４】
また、本発明の半導体装置においては、リードフレームにポーラスニッケルめっきを施して、半導体素子とはんだ接合するだけで、接合部の熱応力が低減できるため、接合に必要なはんだ層は一層で済む。これより、単純なはんだ接合部と比べて、本発明の熱抵抗の増加分は、ポーラスニッケルめっき層の分だけに抑えられる。
【発明の効果】
【００３５】
本発明により、接合部の熱抵抗の増加を抑えつつ、はんだ層への熱応力を低減し、はんだクラックの発生を抑制できる、半導体装置およびその製造方法を提供できる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１のパワー半導体装置の配置構造を示す模式断面図
【図２】（ａ）本発明の実施の形態１のパワー半導体装置の製造工程におけるめっき工程を示す図、（ｂ）本発明の実施の形態１のパワー半導体装置の製造工程におけるリードフレーム固定工程を示す図、（ｃ）本発明の実施の形態１のパワー半導体装置の製造工程におけるはんだ接合工程を示す図
【図３】本発明の実施の形態１のポーラスニッケルめっきの模式断面図
【図４】本発明の実施の形態１の、他の構成のパワー半導体装置の配置構造を示す模式断面図
【図５】本発明の実施の形態１についての、実施例１〜６、比較例１および２における、パワー半導体装置の配置構造を示す模式断面図
【図６】（ａ）本発明の実施の形態２のパワー半導体装置の配置構造を示す模式断面図、（ｂ）本発明の実施の形態２のパワー半導体装置のポーラスニッケルめっき部分の拡大断面図
【図７】（ａ）本発明の実施の形態２のパワー半導体装置の製造工程におけるめっき工程を示す図、（ｂ）本発明の実施の形態２のパワー半導体装置の製造工程におけるナノ粒子をポーラスニッケルめっきの表面の空孔に埋めこむ粒子埋め込み工程を示す図、（ｃ）本発明の実施の形態２のパワー半導体装置の製造工程におけるリードフレーム固定工程を示す図、（ｄ）本発明の実施の形態２のパワー半導体装置の製造工程におけるはんだ接合工程を示す図
【図８】（ａ）本発明の実施の形態２の、めっき工程後のポーラスニッケルめっきの模式断面図、（ｂ）本発明の実施の形態２の、粒子埋め込み工程後のポーラスニッケルめっきの模式断面図
【図９】本発明の実施の形態２の、他の構成のパワー半導体装置の配置構造を示す模式断面図
【図１０】本発明の実施の形態２についての、実施例８〜１３、比較例１および３における、パワー半導体装置の配置構造を示す模式断面図
【図１１】（ａ）従来のパワー半導体装置における、パワー半導体素子およびリードフレーム間の接合部の模式断面図、（ｂ）従来のパワー半導体装置に熱伝導性ポーラス金属板を設けた場合の、パワー半導体素子およびリードフレーム間の接合部の模式断面図
【発明を実施するための形態】
【００３７】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００３８】
（実施の形態１）
図１は、本発明の実施の形態１におけるパワー半導体装置の配置構造を示す模式断面図である。
【００３９】
リードフレーム２の一方の面が、下面が放熱板８上に接触配置された絶縁体３上に固定されている。ポーラスニッケルめっき１が施されたリードフレーム２の他方の面は、はんだ層４を介して、パワー半導体素子５に接合されている。
【００４０】
なお、パワー半導体素子５が、本発明の半導体素子の一例にあたる。
【００４１】
このパワー半導体装置の配置構造は、例えば、図２（ａ）〜図２（ｃ）の工程で製造される。
【００４２】
図２（ａ）〜図２（ｃ）は、本実施の形態１のパワー半導体装置の製造方法の一例を示す工程図である。図２（ａ）はめっき工程を、図２（ｂ）はリードフレーム固定工程を、図２（ｃ）ははんだ接合工程を、それぞれ示している。
【００４３】
まず、図２（ａ）のように、リードフレーム２にポーラスニッケルめっき１を施す。
【００４４】
ポーラスニッケルめっき１は、例えば、発泡剤を入れたニッケルめっき槽６に、リードフレーム２を浸けて、電気めっきを施すことで得られる。図２（ａ）では、リードフレーム２にマスク１３を付して、パワー半導体素子５とはんだ接合される側の面のみに選択的にポーラスニッケルめっき１を施すようにしている。このとき、リードフレーム２に流す電流密度とめっき時間を調節することで、ポーラスニッケルめっき１の厚みと空孔率を制御することが出来る。
【００４５】
図３は、リードフレーム２の表面に施されたポーラスニッケルめっき１の模式断面図を示している。
【００４６】
なお、リードフレーム２の表面に施されたポーラスニッケルめっき１が、本発明のポーラスニッケルめっき部の一例にあたる。
【００４７】
ポーラスニッケルめっき１の空孔７は高さ１０〜１５μｍの針状であり、空孔率が大きくなればなるほど、空孔７の直径が大きくなる。
【００４８】
ポーラスニッケルめっき１は、図２（ａ）に示すようにリードフレーム２のパワー半導体素子５とはんだ接合する部分のみに選択的に施すのに限らず、リードフレーム２の表面全体に施すようにしても良い。ただし、パワー半導体素子５と接合しない部分の熱抵抗増加を抑制するために、ポーラスニッケルめっき１は、はんだ接合する部分のみに選択的に施した方が好ましい。
【００４９】
なお、ポーラスニッケルめっき１は、その線膨張係数が、リードフレーム２の線膨張係数よりも小さく、パワー半導体素子５の線膨張係数よりも大きい場合に、はんだ層４へ印加される熱応力を効果的に低減することが可能となる。ポーラスニッケルめっき１の線膨張係数は、ニッケルの線膨張係数（１２．８ｐｐｍ）に（１００−空孔率）％を乗じた値と同等と考えられる。パワー半導体素子５の線膨張係数は、４〜５ｐｐｍ程度なので、ポーラスニッケルめっき１の空孔率は、６０％以下である必要がある。
【００５０】
また、ポーラスニッケルめっき１の空孔率が２０％よりも小さいと、単位体積あたりの空孔数に偏りが発生し、均一な空孔率のポーラスニッケルめっき層を得ることが出来ない。
【００５１】
これらより、ポーラスニッケルめっき１の空孔率は２０％〜６０％であることが好ましい。
【００５２】
さらに、ポーラスニッケルめっき１の空孔７の形状は、高さ１０〜１５μｍの針状であることから、厚みを１０μｍよりも小さくすると、めっき厚みがバラつき、均一なポーラスニッケルめっき層を得ることが出来ない。また本実施の形態１では、厚みを１００μｍよりも厚くしようとすると、ポーラスニッケルめっき層の熱抵抗が大きくなり、また、めっき時間が長くなるため生産性が悪くなる。
【００５３】
これより、本実施の形態１では、ポーラスニッケルめっき１の厚みは、１０〜１００μｍであることが好ましいが、ポーラスニッケルめっき１に、ある程度の厚みを持たせることで、はんだ層４に誘起される歪みが減少し、熱応力が緩和されることから、はんだ層４への応力低減がより効果的な、２０〜１００μｍとするのがより好ましい。
【００５４】
なお、リードフレーム２の材質は、銅もしくはアルミが良いが、導電率と熱伝導率の高い銅の方が、より好ましい。
【００５５】
また、上記では、リードフレーム２に直接ポーラスニッケルめっき１を施すこととしたが、予め別の表面処理を施したリードフレーム２に対してポーラスニッケルめっき１を施すようにしてもよい。
【００５６】
次に、図２（ｂ）に示すように、ポーラスニッケルめっき１を施したリードフレーム２を絶縁樹脂９上に固定する。ここでは、絶縁体３として絶縁樹脂９を用いている。
【００５７】
放熱板８の上に展開した絶縁樹脂９の上に、リードフレーム２が放熱板８に接触せず、またリードフレーム２の一方の面が絶縁樹脂９上に露出するように、ポーラスニッケルめっき１を施したリードフレーム２を置き、絶縁樹脂９を硬化して、リードフレーム２を絶縁樹脂９上に固定する。
【００５８】
次に、図２（ｃ）に示すように、リードフレーム２の露出面に、クリームはんだ１０をスクリーン印刷し、その上にパワー半導体素子５を置き、本発明の配置構造を構成する。クリームはんだ１０は、本発明の配置構造を有する半導体装置を使用する環境に合わせて、適切なものを選択する。
【００５９】
なお、パワー半導体素子５に、クリームはんだ１０を印刷するときは、熱抵抗の増加を抑制するために、厚みが５０〜１００μｍになるように供給する。
【００６０】
次に、この構造体を、リフロー炉（図示しない）に通すことで、図１に示すようなリードフレーム２とパワー半導体素子５の間の配線構造が得られる。
【００６１】
本実施の形態１のパワー半導体装置の構成によれば、パワー半導体素子５とリードフレーム２の間に、線膨張係数と弾性率の低い層が介在することになる。したがって、パワー半導体素子５が発熱して、リードフレーム２が大きく膨張し、ポーラスニッケルめっき１に歪みが生じても、ポーラスニッケルめっき１の弾性率が低いために、はんだ層４に誘起される熱応力は緩和される。
【００６２】
また、ポーラスニッケルめっき１とパワー半導体素子５との線膨張係数の差によって、はんだ層４に熱歪みが誘起されるが、その差が小さいため、はんだ層４にかかる熱応力は、ポーラスニッケルめっき１が介在しない場合よりも低減される。
【００６３】
また、ポーラスニッケルめっき１を施したリードフレーム２を、パワー半導体素子５とはんだ接合するだけで接合部の熱応力を低減できるため、接合に必要なはんだ層４は一層で済む。これより、単純なはんだ接合部と比べて、本実施の形態１のはんだ接合部の熱抵抗の増加分は、ポーラスニッケルめっき１の分だけに抑えることが出来る。
【００６４】
図４に、本実施の形態１における他の構成のパワー半導体装置の配置構造を示す模式断面図を示す。図１と同じ構成部分には、同じ符号を用いている。
【００６５】
図４に示すパワー半導体装置は、パワー半導体素子５の両面にそれぞれリードフレームがはんだ接合されている。パワー半導体素子５の一面には、ポーラスニッケルめっき１を施したリードフレーム２がはんだ層４を介して接合され、パワー半導体素子５の反対側の面には、第二のポーラスニッケルめっき１２を施した第二のリードフレーム１１が第二のはんだ層１４を介して接合されている。
【００６６】
第二のポーラスニッケルめっき１２を施した一端がパワー半導体素子５にはんだ接合されている第二のリードフレーム１１の他の一端は、第二のパワー半導体素子や第三のリードフレーム（図示しない）に接続されている。
【００６７】
図４に示すような複数のリードフレーム２、１１が、パワー半導体素子５にはんだ接合されている配置構造においても、図１に示す配置構造と同様のはんだ層４および第二のはんだ層１４の熱応力低減効果を得ることができる。
【００６８】
なお、図４における第二のはんだ層１４は、はんだ層４とは異なる他のはんだ層であり、第二のポーラスニッケルめっき１２は、ポーラスニッケルめっき１とは異なる他のポーラスニッケルめっき部であり、第二のリードフレーム１１は、リードフレーム２とは異なる他のリードフレームである。
【００６９】
以上より、本実施の形態１のパワー半導体装置の配置構造とすることにより、接合部の熱抵抗の増加を抑えつつ、はんだ層４への熱応力を低減し、はんだクラックの発生を抑制することが可能となる。
【００７０】
なお、上記では、パワー半導体素子を備えたパワー半導体装置を例として説明したが、パワー半導体素子以外の半導体素子がリードフレームに直接接合される構成の半導体装置においても、本実施の形態１の構成を適用でき、同様の効果が得られる。
【００７１】
次に、本実施の形態１についての実施例を比較例と比較することにより、本発明の効果について説明する。
【００７２】
以下に、本実施の形態１の実施例をシミュレーションを用いて説明するが、本発明は、この実施例に限定されるものではない。
【００７３】
シミュレーションを行うにあたり、実施例１〜実施例７、比較例１および比較例２に共通する、ポーラスニッケルめっき層以外の構成部材の寸法や材料物性値は、全て同じものとした。
【００７４】
図５に、本実施の形態１の実施例１〜実施例７、比較例１および比較例２で使用したパワー半導体装置の配置構造を示す模式断面図を示す。
【００７５】
なお、実施例１〜実施例６、比較例１および比較例２では、リードフレーム２にめっきを施す際、図２（ａ）のようにマスク１３を用いてパワー半導体素子５が接合される側の面にのみめっきを施した。実施例７では、マスクを用いずにリードフレーム２の表面全体にめっきを施した。
【００７６】
（実施例１）
実施例１のパワー半導体装置は、図５に示すように、縦４ｍｍ×横６ｍｍ×厚み０．４ｍｍのパワー半導体素子５（弾性率４５０ＧＰａ、線膨張係数４．２ｐｐｍ）と、厚み１０μｍ、空孔率２０％のポーラスニッケルめっき１（弾性率１６８ＧＰａ、線膨張係数１０．２ｐｐｍ、熱伝導率７２．８Ｗ／（ｍ・Ｋ））が施された、縦１０ｍｍ×横１０ｍｍ×厚み１．５ｍｍのリードフレーム２（銅、弾性率１２０ＧＰａ、線膨張係数１６．６ｐｐｍ）が、縦４ｍｍ×横６ｍｍ×厚み１００μｍのはんだ層４（Ｓｎ−Ａｇ−Ｃｕ、弾性率４１．６ＧＰａ、線膨張係数２１．７ｐｐｍ、熱伝導率５５Ｗ／（ｍ・Ｋ））で接合されている。
【００７７】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。
【００７８】
なお、ポーラスニッケルめっき１の弾性率、線膨張係数および熱伝導率は、ニッケルの弾性率（２１０ＧＰａ）、線膨張係数（１２．８ｐｐｍ）および熱伝導率（９１Ｗ／（ｍ・Ｋ））に、それぞれ（１００−空孔率）％を乗じたものとした。実施例２〜実施例７のポーラスニッケルめっきの弾性率と線膨張係数も同様に定義した。
【００７９】
また、ポーラスニッケルめっき１の熱抵抗とはんだ層４の熱抵抗を合計したものを、接合部の熱抵抗値として算出した。実施例２〜実施例６の接合部の熱抵抗値についても同様に算出した。
【００８０】
（実施例２）
実施例２のパワー半導体装置は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを１０μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率３６．４Ｗ／（ｍ・Ｋ））とした。
【００８１】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。
【００８２】
（実施例３）
実施例３のパワー半導体装置は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを２０μｍ、空孔率を２０％（弾性率１６８ＧＰａ、線膨張係数１０．２ｐｐｍ、熱伝導率７２．８Ｗ／（ｍ・Ｋ））とした。
【００８３】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。
【００８４】
（実施例４）
実施例４のパワー半導体装置は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを２０μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率３６．４Ｗ／（ｍ・Ｋ））とした。
【００８５】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。
【００８６】
（実施例５）
実施例５のパワー半導体装置は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを１００μｍ、空孔率を２０％（弾性率１６８ＧＰａ、線膨張係数１０．２ｐｐｍ、熱伝導率７２．８Ｗ／（ｍ・Ｋ））とした。
【００８７】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。
【００８８】
（実施例６）
実施例６のパワー半導体装置は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを１００μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率３６．４Ｗ／（ｍ・Ｋ））とした。
【００８９】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。
【００９０】
（実施例７）
実施例７のパワー半導体装置は、実施例１の構成のうち、厚み１０μｍ、空孔率２０％のポーラスニッケルめっき１を、パワー半導体素子５に接合する側の面だけではなく全面に施したリードフレーム２とした。したがって、図５において、リードフレーム２の上面だけではなく、下面にもポーラスニッケルめっき１が施されている。
【００９１】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。
【００９２】
なお、リードフレーム２の下面は固定していないので、熱応力に関しては、上面のみにポーラスニッケルめっき１を施した実施例１と同様の値となる。
【００９３】
また、熱抵抗については、リードフレーム２の上面側の熱抵抗値（ポーラスニッケルめっき１の熱抵抗とはんだ層４の熱抵抗を合計したもの）と下面側の熱抵抗値（下面側のポーラスニッケルめっき１の熱抵抗）とを個別に算出し、上面側の熱抵抗値を接合部の熱抵抗値として算出した。
【００９４】
（比較例１）
比較例１のパワー半導体装置は、実施例１の構成において、リードフレーム２に、ポーラスニッケルめっきではなく４μｍのニッケルめっきを施して、パワー半導体素子５とリードフレーム２をはんだ接合した。
【００９５】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。
【００９６】
また、はんだ層４の熱抵抗を、接合部の熱抵抗値として算出した。
【００９７】
（比較例２）
比較例２のパワー半導体装置は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを２００μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率３６．４Ｗ／（ｍ・Ｋ））とした。
【００９８】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。
【００９９】
また、ポーラスニッケルめっき１の熱抵抗とはんだ層４の熱抵抗を合計したものを、接合部の熱抵抗値として算出した。
【０１００】
（評価）
表１に、実施例１〜実施例７、比較例１および比較例２の各はんだ層４に印加される最大熱応力と接合部の熱抵抗値を示す。
【０１０１】
【表１】
0005579928.tif 000002
【０１０２】
表１より、実施例１〜実施例７において、はんだ層４に印加される熱応力は、比較例１と比べて約４〜５０％低減している。また熱抵抗値は、比較例１と比べて１．１〜２．５倍に抑えられている。
【０１０３】
パワー半導体の接合部として適切な熱抵抗値の範囲は、パワー半導体素子５の接合面の面積により変化するが、本シミュレーションで用いたパワー半導体素子５（縦４ｍｍ×横６ｍｍ）とリードフレーム２の場合におけるパワー半導体の接合部としての熱抵抗値としては、一つの接合面につき、０．２Ｋ／Ｗ以下が適切であり、０．１５Ｋ／Ｗ以下であれば、より好ましい。
【０１０４】
比較例２では、熱応力については４２０Ｍｐａと十分に小さいものの、熱抵抗値が０．３０６Ｋ／Ｗと大きい値になっており、パワー半導体の接合部としては適切ではない。
【０１０５】
なお、実施例７に示すように、パワー半導体素子５との接合面における熱抵抗値は、リードフレーム２の上面のみにポーラスニッケルめっき１を施した場合（実施例１）と同じである。したがって、実施例２〜実施例６と同一の厚みのポーラスニッケルめっき１をリードフレーム２の全面に施した場合、それぞれ実施例２〜実施例６における熱抵抗値と同一の値が得られる。
【０１０６】
また、ポーラスニッケルめっき１の厚みが１０μｍである実施例１、２および７では、熱応力の低減は比較例１と比べて５％以下であるが、ポーラスニッケルめっき１の厚みが２０μｍ以上である実施例３〜実施例６では、はんだ層４の熱応力は、比較例１と比べて約１０％以上低減しており、より効果的な応力低減が見られた。
【０１０７】
（実施の形態２）
図６（ａ）は、本発明の実施の形態２におけるパワー半導体装置の配置構造を示す模式断面図である。
【０１０８】
なお、実施の形態２で用いる図６〜図１０では、実施の形態１で用いた図１〜図５と同じ構成部分については、同じ符号を用いている。
【０１０９】
リードフレーム２の一方の面が、下面が放熱板８上に接触配置された絶縁体３上に固定されている。ポーラスニッケルめっき２０が施されたリードフレーム２の他方の面は、はんだ層４を介して、パワー半導体素子５に接合されている。
【０１１０】
図６（ｂ）は、図６（ａ）の破線の円形で囲んだ、ポーラスニッケルめっき２０部分の拡大断面図を示している。
【０１１１】
図６（ｂ）に示すように、ポーラスニッケルめっき２０は、はんだ層４と接合する側の表面に位置している空孔７内に、熱伝導率の高いナノ粒子１７が埋め込まれている。
【０１１２】
本実施の形態２では、ポーラスニッケルめっき２０の空孔７内にナノ粒子１７が埋め込まれている点が、空孔７内にナノ粒子１７が埋め込まれていない実施の形態１のポーラスニッケルめっき１と異なっている。
【０１１３】
なお、ナノ粒子１７が、本発明の、はんだ層と接合する面に位置する空孔に埋め込まれている、ニッケルよりも高い熱伝導率を有する粒子の一例にあたる。
【０１１４】
このパワー半導体装置の配置構造は、例えば、図７（ａ）〜（ｄ）の工程で製造される。
【０１１５】
図７（ａ）〜（ｄ）は、本実施の形態２のパワー半導体装置の製造方法の一例を示す工程図である。図７（ａ）はめっき工程を、図７（ｂ）はナノ粒子１７をポーラスニッケルめっき２０の表面の空孔７に埋め込む粒子埋め込み工程を、図７（ｃ）はリードフレーム固定工程を、図７（ｄ）ははんだ接合工程を、それぞれ示している。
【０１１６】
まず、図７（ａ）のように、リードフレーム２にポーラスニッケルめっき２０を施す。
【０１１７】
ポーラスニッケルめっき２０は、例えば、発泡剤を入れたニッケルめっき槽６に、リードフレーム２を浸けて、電気めっきを施すことで得られる。図７（ａ）では、リードフレーム２にマスク１３を付して、パワー半導体素子５とはんだ接合される側の面のみに選択的にポーラスニッケルめっき２０を施すようにしている。このとき、リードフレーム２に流す電流密度とめっき時間を調節することで、ポーラスニッケルめっき２０の厚みと空孔率を制御することができる。
【０１１８】
図８（ａ）は、図７（ａ）のめっき工程を実施した後の、リードフレーム２の表面に施されたポーラスニッケルめっき２０の模式断面図を示している。
【０１１９】
ポーラスニッケルめっき２０の空孔７は高さ１０〜１５μｍの針状であり、空孔率が大きくなればなるほど、空孔７の直径が大きくなる。
【０１２０】
ポーラスニッケルめっき２０は、図７（ａ）に示すようにリードフレーム２のパワー半導体素子５とはんだ接合する部分のみに選択的に施すのに限らず、リードフレーム２の表面全体に施すようにしても良い。ただし、パワー半導体素子５と接合しない部分の熱抵抗増加を抑制するために、ポーラスニッケルめっき２０は、はんだ接合する部分のみに選択的に施した方が好ましい。
【０１２１】
なお、ポーラスニッケルめっき２０は、その線膨張係数が、リードフレーム２の線膨張係数よりも小さく、パワー半導体素子５の線膨張係数よりも大きい場合に、はんだ層４へ印加される熱応力を効果的に低減することが可能となる。ポーラスニッケルめっき２０の線膨張係数は、ニッケルの線膨張係数（１２．８ｐｐｍ）に（１００−空孔率）％を乗じた値と同等と考えられる。パワー半導体素子５の線膨張係数は、４〜５ｐｐｍ程度なので、ポーラスニッケルめっき２０の空孔率は、６０％以下である必要がある。
【０１２２】
また、ポーラスニッケルめっき２０の空孔率が２０％よりも小さいと、単位体積あたりの空孔数に偏りが発生し、均一な空孔率のポーラスニッケルめっき層を得ることができない。
【０１２３】
これらより、ポーラスニッケルめっき２０の空孔率は２０％〜６０％であることが好ましい。
【０１２４】
さらに、ポーラスニッケルめっき２０の空孔７の形状は、高さ１０〜１５μｍの針状であることから、厚みを１０μｍよりも小さくすると、めっき厚みがバラつき、均一なポーラスニッケルめっき層を得ることができない。また本実施の形態２では、厚みを２００μｍよりも厚くしようとすると、ポーラスニッケルめっき層の熱抵抗が大きくなり、また、めっき時間がより一層長くなるため生産性が悪くなる。
【０１２５】
これより、本実施の形態２では、ポーラスニッケルめっき２０の厚みは、１０〜２００μｍであることが好ましいが、ポーラスニッケルめっき２０に、ある程度の厚みを持たせることで、はんだ層４に誘起される歪みが減少し、熱応力が緩和されることから、はんだ層４への応力低減がより効果的な、２０〜２００μｍとするのがより好ましい。
【０１２６】
なお、リードフレーム２の材質は、銅もしくはアルミが良いが、導電率と熱伝導率の高い銅の方が、より好ましい。
【０１２７】
また、上記では、リードフレーム２に直接ポーラスニッケルめっき２０を施すこととしたが、予め別の表面処理を施したリードフレーム２に対してポーラスニッケルめっき２０を施すようにしてもよい。
【０１２８】
次に、図７（ｂ）に示すように、リードフレーム２に施したポーラスニッケルめっき２０の表面の空孔７にナノ粒子１７を埋め込む。
【０１２９】
ポーラスニッケルめっき２０の表面にナノ粒子１７を埋めこむ方法としては、例えば、ナノ粒子１７を一定分散させた溶液１６が入った超音波洗浄槽１５に、リードフレーム２を浸けて、超音波振動を施す方法がある。ナノ粒子１７を一定分散させる溶液１６として、表面張力の小さい、例えばエタノールの水溶液などを用いる。ナノ粒子１７を分散させた混合溶液１６の濃度と超音波振動を施す時間を調整することによって、ポーラスニッケルめっき２０の表面の空孔７に均一な密度で、ナノ粒子１７を導入することができる。
【０１３０】
そして、ポーラスニッケルめっき２０の表面にナノ粒子１７を入れたリードフレーム２は、例えば、減圧または微加熱することにより、溶剤を蒸発させる。
【０１３１】
図８（ｂ）は、図７（ｂ）の粒子埋め込み工程を実施した後の、リードフレーム２の表面に施されたポーラスニッケルめっき２０の模式断面図を示している。
【０１３２】
このようにしてリードフレーム２の表面に施されたポーラスニッケルめっき２０が、本発明のポーラスニッケルめっき部の一例にあたる。
【０１３３】
ナノ粒子１７の熱伝導率は、ニッケルの熱伝導率（約９０．５Ｗ／（ｍ・Ｋ））よりも高くなければ、接合部の熱抵抗を効果的に低減できない。これより、ナノ粒子１７の材質は、９１Ｗ／（ｍ・Ｋ）以上の熱伝導率であることが好ましい。ナノ粒子１７の材質は炭素系材料（ダイヤモンド、カーボンナノチューブ、グラファイトなど）が好ましいが、その中でも熱伝導率の高いダイヤモンド（約２０００Ｗ／（ｍ・Ｋ））がより好ましい。
【０１３４】
なお、ポーラスニッケルめっき２０の表面の空孔７には、小さいサイズのナノ粒子１７を埋め込んだ方が、粒子と粒子、粒子とポーラスニッケルめっき２０の間の接触面積が大きくなり、熱抵抗をより低減させることができる。これにより、ナノ粒子１７のサイズは、５０ｎｍ以下が好ましい。５０ｎｍより大きいと、ポーラスニッケルめっき２０との接触面積が小さくなり、効率的に熱を伝導することができなくなる。
【０１３５】
しかし、ナノ粒子１７が４ｎｍより小さいと、拡散されたナノ粒子は非常に軽いため超音波振動による制御が難しく、ポーラスニッケルめっき２０の空孔７に入りにくいので、ナノ粒子１７は４ｎｍより大きいのが好ましい。
【０１３６】
ナノ粒子１７は、ポーラスニッケルめっき２０の表面の空孔７に粒子のままの状態で一定の密度で入っているので、ポーラスニッケルめっき２０の応力緩和効果には影響しない。したがって、表面の空孔７にナノ粒子１７を埋め込んだポーラスニッケルめっき２０は、表面の空孔７にナノ粒子１７を加えてないポーラスニッケルめっきの弾性率、線膨張係数と同等である。
【０１３７】
なお、熱伝導率の高いナノ粒子１７は、ポーラスニッケルめっき２０の表面の空孔７に一定の密度で詰まって入っているので、ポーラスニッケルめっき２０と十分な接触面積を持つことにより、ポーラスニッケルめっき２０からの熱を迅速に逃がすことができる。
【０１３８】
次に、図７（ｃ）に示すように、ポーラスニッケルめっき２０を施し、ポーラスニッケルめっき２０表面にナノ粒子１７を埋め込んだリードフレーム２を絶縁樹脂９上に固定する。ここでは、絶縁体３として絶縁樹脂９を用いている。
【０１３９】
放熱板８の上に展開した絶縁樹脂９の上に、リードフレーム２が放熱板８に接触せず、またリードフレーム２の一方の面が絶縁樹脂９上に露出するように、表面にナノ粒子１７を埋め込んだポーラスニッケルめっき２０を施したリードフレーム２を置き、絶縁樹脂９を硬化して、リードフレーム２を絶縁樹脂９上に固定する。
【０１４０】
次に、図７（ｄ）に示すように、リードフレーム２の露出面に、クリームはんだ１０をスクリーン印刷し、その上にパワー半導体素子５を置き、本発明の配置構造を構成する。クリームはんだ１０は、本発明の配置構造を有するパワー半導体装置を使用する環境に合わせて、適切なものを選択する。
【０１４１】
なお、パワー半導体素子５に、クリームはんだ１０を印刷するときは、厚みが５０〜１００μｍになるように供給する。はんだ層の厚みが５０μｍ以下の場合は、パワー半導体素子５とポーラスニッケルめっき２０との接合強度の低下が発生し、１００μｍより厚い場合は熱抵抗が増加するため、はんだ層の厚みが５０〜１００μｍになるようにクリームはんだ１０を供給する。
【０１４２】
次に、この構造体を、リフロー炉（図示しない）に通すことで、図６（ａ）に示すようなリードフレーム２とパワー半導体素子５の間の配線構造が得られる。
【０１４３】
本実施の形態２の半導体装置の構成によれば、パワー半導体素子５とリードフレーム２の間に、線膨張係数と弾性率の低い層が介在することになる。したがって、パワー半導体素子５が発熱して、リードフレーム２が大きく膨張し、ナノ粒子１７を埋め込んだポーラスニッケルめっき２０に歪みが生じても、弾性率が低いために、はんだ層４に誘起される熱応力は緩和される。
【０１４４】
また、ナノ粒子１７を埋め込んだポーラスニッケルめっき２０とパワー半導体素子５との線膨張係数の差によって、はんだ層４に熱歪みが誘起されるが、その差が小さいため、はんだ層４にかかる熱応力は、ナノ粒子１７を埋め込んだポーラスニッケルめっき２０が介在しない場合よりも低減される。
【０１４５】
また、表面の空孔７にナノ粒子１７を埋め込んだポーラスニッケルめっき２０を施したリードフレーム２を、パワー半導体素子５とはんだ接合するだけで接合部の熱応力を低減できるため、接合に必要なはんだ層４は一層で済む。これより、単純なはんだ接合部と比べて、本実施の形態２のはんだ接合部の熱抵抗の増加分は、ポーラスニッケルめっき２０の分だけに抑えることができる。さらに、ポーラスニッケルめっき２０の表面の空孔７に熱伝導率の高いナノ粒子１７を埋め込んでいるので、ポーラスニッケルめっき２０による熱抵抗の増加分を、より小さく抑えることができる。
【０１４６】
図９に、本実施の形態２における他の構成のパワー半導体装置の配置構造を示す模式断面図を示す。図６と同じ構成部分には、同じ符号を用いている。
【０１４７】
図９に示すパワー半導体装置は、パワー半導体素子５の両面にそれぞれリードフレームがはんだ接合されている。パワー半導体素子５の一面には、ポーラスニッケルめっき２０を施したリードフレーム２がはんだ層４を介して接合され、パワー半導体素子５の反対側の面には、第二のポーラスニッケルめっき２１を施した第二のリードフレーム１１が第二のはんだ層１４を介して接合されている。
【０１４８】
ポーラスニッケルめっき２０のはんだ層４が接合される側の表面に位置する空孔７には、図６（ｂ）に示すようにナノ粒子１７が埋め込まれている。同様に、第二のポーラスニッケルめっき２１の第二のはんだ層１４が接合される側の表面に位置する空孔にもナノ粒子が埋め込まれている。
【０１４９】
表面にナノ粒子を埋め込んだ第二のポーラスニッケルめっき２１を施した一端がパワー半導体素子５にはんだ接合されている第二のリードフレーム１１の他の一端は、第二のパワー半導体素子や第三のリードフレーム（図示しない）に接続されている。
【０１５０】
図９に示すような複数のリードフレーム２、１１が、パワー半導体素子５にはんだ接合されている配置構造においても、図６（ａ）に示す配置構造と同様のはんだ層４および第二のはんだ層１４の熱応力低減効果を得ることができる。
【０１５１】
なお、図９における第二のはんだ層１４が、本発明の別のはんだ層の一例にあたり、表面の空孔にナノ粒子を埋め込んだ第二のポーラスニッケルめっき２１が、本発明の多数の空孔を有する別のポーラスニッケルめっき部の一例にあたり、第二のリードフレーム１１が、本発明の別のリードフレームの一例にあたる。
【０１５２】
以上より、本実施の形態２のパワー半導体装置の配置構造とすることにより、接合部の熱抵抗の増加を抑えつつ、はんだ層４への熱応力を低減し、はんだクラックの発生を抑制することが可能となる。
【０１５３】
なお、上記では、パワー半導体素子を備えたパワー半導体装置を例として説明したが、パワー半導体素子以外の半導体素子がリードフレームに直接接合される構成の半導体装置においても、本実施の形態２の構成を適用でき、同様の効果が得られる。
【０１５４】
次に、本実施の形態２についての実施例を比較例と比較することにより、本発明の効果について説明する。
【０１５５】
以下に、本実施の形態２の実施例をシミュレーションを用いて説明するが、本発明は、この実施例に限定されるものではない。
【０１５６】
シミュレーションを行うにあたり、実施例８〜実施例１３、比較例１および比較例３に共通する、ポーラスニッケルめっき層以外の構成部材の寸法や材料物性値は、全て同じものとした。
【０１５７】
図１０に、本実施の形態２の実施例８〜実施例１３、比較例１および比較例３で使用したパワー半導体装置の配置構造を示す模式断面図を示す。
【０１５８】
なお、実施例８〜実施例１３、比較例１および比較例３では、リードフレーム２にめっきを施す際、図７（ａ）のようにマスク１３を用いてパワー半導体素子５が接合される側の面にのみめっきを施した。
【０１５９】
（実施例８）
実施例８のパワー半導体装置は、図１０に示すように、縦４ｍｍ×横６ｍｍ×厚み０．４ｍｍのパワー半導体素子５（弾性率４５０ＧＰａ、線膨張係数４．２ｐｐｍ）と、厚み２０μｍ、空孔率２０％のポーラスニッケルめっき２０（弾性率１６８ＧＰａ、線膨張係数１０．２ｐｐｍ、熱伝導率１７２．８Ｗ／（ｍ・Ｋ））が施された、縦１０ｍｍ×横１０ｍｍ×厚み１．５ｍｍのリードフレーム２（銅、弾性率１２０ＧＰａ、線膨張係数１６．６ｐｐｍ）が、縦４ｍｍ×横６ｍｍ×厚み１００μｍのはんだ層４（Ｓｎ−Ａｇ−Ｃｕ、弾性率４１．６ＧＰａ、線膨張係数２１．７ｐｐｍ、熱伝導率５５Ｗ／（ｍ・Ｋ））で接合されている。ポーラスニッケルめっき２０の表面の空孔７にはナノ粒子１７（ナノダイヤ：熱伝導率２０００Ｗ／（ｍ・Ｋ））が埋め込まれており、その厚みを５μｍとした。
【０１６０】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。
【０１６１】
なお、表面の空孔７にナノ粒子１７を埋め込んだポーラスニッケルめっき２０の弾性率、線膨張係数は、ニッケルの弾性率（２１０ＧＰａ）、線膨張係数（１２．８ｐｐｍ）に、それぞれ（１００−空孔率）％を乗じたものとした。実施例９〜実施例１３のポーラスニッケルめっきの弾性率と線膨張係数も同様に定義した。
【０１６２】
また、表面の空孔７にナノ粒子１７を埋め込んだポーラスニッケルめっき２０の熱伝導率は、ニッケルの熱伝導率（９１Ｗ／（ｍ・Ｋ））に（１００−空孔率）％を乗じたものに、ナノダイヤ（熱伝導率２０００Ｗ／（ｍ・Ｋ））の熱伝導率に（（ナノ粒子の厚み/ポーラスニッケルめっき厚み）×空孔率）％を乗じたものを足したものとした。実施例９〜実施例１３のポーラスニッケルめっきの熱伝導率も同様に定義した。
【０１６３】
また、表面の空孔にナノダイヤを埋め込んだポーラスニッケルめっき２０の熱抵抗とはんだ層４の熱抵抗を合計したものを、接合部の熱抵抗値として算出した。実施例９〜実施例１３の接合部の熱抵抗値についても同様に算出した。
【０１６４】
（実施例９）
実施例９のパワー半導体装置は、実施例８の構成のうち、ポーラスニッケルめっき２０の厚みを２０μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率３３６．４Ｗ／（ｍ・Ｋ））とした。ポーラスニッケルめっき２０の表面の空孔７にはナノ粒子１７（ナノダイヤ：熱伝導率２０００Ｗ／（ｍ・Ｋ））が埋め込まれており、その厚みを５μｍとした。
【０１６５】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例８と同一である。
【０１６６】
（実施例１０）
実施例１０のパワー半導体装置は、実施例８の構成のうち、ポーラスニッケルめっき２０の厚みを１００μｍ、空孔率を２０％（弾性率１６８ＧＰａ、線膨張係数１０．２ｐｐｍ、熱伝導率９２．８Ｗ／（ｍ・Ｋ））とした。ポーラスニッケルめっき２０の表面の空孔７にはナノ粒子１７（ナノダイヤ：熱伝導率２０００Ｗ／（ｍ・Ｋ））が埋め込まれており、その厚みを５μｍとした。
【０１６７】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例８と同一である。
【０１６８】
（実施例１１）
実施例１１のパワー半導体装置は、実施例８の構成のうち、ポーラスニッケルめっき２０の厚みを１００μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率９６．４Ｗ／（ｍ・Ｋ））とした。ポーラスニッケルめっき２０の表面の空孔７にはナノ粒子１７（ナノダイヤ：熱伝導率２０００Ｗ／（ｍ・Ｋ））が埋め込まれており、その厚みを５μｍとした。
【０１６９】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例８と同一である。
【０１７０】
（実施例１２）
実施例１２のパワー半導体装置は、実施例８の構成のうち、ポーラスニッケルめっき２０の厚みを２００μｍ、空孔率を２０％（弾性率１６８ＧＰａ、線膨張係数１０．２ｐｐｍ、熱伝導率８２．８Ｗ／（ｍ・Ｋ））とした。ポーラスニッケルめっき２０の表面の空孔７にはナノ粒子１７（ナノダイヤ：熱伝導率２０００Ｗ／（ｍ・Ｋ））が埋め込まれており、その厚みを５μｍとした。
【０１７１】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例８と同一である。
【０１７２】
（実施例１３）
実施例１３のパワー半導体装置は、実施例８の構成のうち、ポーラスニッケルめっき２０の厚みを２００μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率６６．４Ｗ／（ｍ・Ｋ））とした。ポーラスニッケルめっき２０の表面の空孔７にはナノ粒子１７（ナノダイヤ：熱伝導率２０００Ｗ／（ｍ・Ｋ））が埋め込まれており、その厚みを５μｍとした。
【０１７３】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例８と同一である。
【０１７４】
（比較例１）
比較例１のパワー半導体装置は、実施例８の構成において、リードフレーム２に、表面の空孔にナノダイヤを埋め込んだポーラスニッケルめっき２０ではなく４μｍのニッケルめっきを施して、パワー半導体素子５とリードフレーム２をはんだ接合した。この比較例１の構成は、実施の形態１で比較例として用いた比較例１と同じ構成である。
【０１７５】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例８と同一である。
【０１７６】
また、はんだ層４の熱抵抗を、接合部の熱抵抗値として算出した。
【０１７７】
（比較例３）
比較例３のパワー半導体装置は、実施例８の構成のうち、ポーラスニッケルめっき２０の厚みを３００μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率５６．４Ｗ／（ｍ・Ｋ））とした。ポーラスニッケルめっき２０の表面の空孔７にはナノ粒子１７（ナノダイヤ：熱伝導率２０００Ｗ／（ｍ・Ｋ））が埋め込まれており、その厚みを５μｍとした。
【０１７８】
このパワー半導体装置のパワー半導体素子５とリードフレーム２間の配線構造において、構成部材の温度が、２００℃から−４０℃まで変化したときの、はんだ層４に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例８と同一である。
【０１７９】
また、表面の空孔にナノダイヤを埋め込んだポーラスニッケルめっき２０の熱抵抗とはんだ層４の熱抵抗を合計したものを、接合部の熱抵抗値として算出した。
【０１８０】
（評価）
表２に、実施例８〜実施例１３、比較例１および比較例３の各はんだ層４に印加される最大熱応力と接合部の熱抵抗値を示す。
【０１８１】
なお、参考として、実施例８〜実施例１１および実施例１３については、各構成においてナノダイヤを埋め込んでいないポーラスニッケルめっき２０とした場合の熱抵抗値も表２に記載した。
【０１８２】
【表２】
0005579928.tif 000003
【０１８３】
表２より、実施例８〜実施例１３において、はんだ層４に印加される熱応力は、比較例１と比べて約９〜６０％低減している。また熱抵抗値は、比較例１と比べて１．０〜２．６倍に抑えられている。
【０１８４】
パワー半導体の接合部として適切な熱抵抗値の範囲は、パワー半導体素子５の接合面の面積により変化するが、本シミュレーションで用いたパワー半導体素子５（縦４ｍｍ×横６ｍｍ）とリードフレーム２の場合におけるパワー半導体の接合部としての熱抵抗値としては、一つの接合面につき、０．２Ｋ／Ｗ以下が適切であり、０．１５Ｋ／Ｗ以下であれば、より好ましい。
【０１８５】
比較例３では、熱応力については４０３Ｍｐａと十分に小さいものの、熱抵抗値が０．２９８Ｋ／Ｗと大きい値になっており、パワー半導体の接合部としては適切ではない。
【０１８６】
また、表面の空孔にナノダイヤを埋め込んだポーラスニッケルめっき２０の厚みが２０μｍである実施例８、９では、熱応力の低減は比較例１と比べて１０％以下であるが、表面の空孔にナノダイヤを埋め込んだポーラスニッケルめっき２０の厚みが１００μｍ以上である実施例１０〜実施例１３では、はんだ層４の熱応力は、比較例１と比べて約４５％以上低減しており、より効果的な応力低減が見られた。
【０１８７】
また、表２より、実施例８〜実施例１３に示す構成において、ポーラスニッケルめっき２０の表面にナノダイヤを埋め込むことにより、ナノダイヤを埋め込まないポーラスニッケルめっきとした場合に比べて、接合部の熱抵抗値をより低減できることがわかる。
【０１８８】
したがって、ポーラスニッケルめっきにナノダイヤを埋め込むことにより、より厚みの小さいポーラスニッケルめっきで適切な熱抵抗値を得ることができる。また、低い熱抵抗値を維持しながらポーラスニッケルめっきの厚さを大きくして、さらに熱応力を低減させることができる。
【０１８９】
以上に説明したように、本実施の形態２のパワー半導体装置は、リードフレーム２にポーラスニッケルめっき２０を施し、さらにポーラスニッケルめっき２０のはんだ層４側の表面の空孔７に、熱伝導率の高いナノ粒子１７を埋め込むことにより、パワー半導体素子５とリードフレーム２の間に、線膨張係数と弾性率が低く、局所的に熱抵抗が小さい層が介在することになる。これより、パワー半導体素子５が発熱して、リードフレーム２が大きく膨張し、ポーラスニッケルめっき２０の層に歪みが生じても、ポーラスニッケルめっき２０の弾性率が低いために、はんだ層４に誘起される熱応力は緩和される。
【０１９０】
また、ポーラスニッケルめっき２０の層と、パワー半導体素子５との線膨張係数の差によって、はんだ層４に熱歪みが誘起されるが、その差が小さいため、はんだ層４にかかる熱応力は小さくなる。さらに、ポーラスニッケルめっき２０とはんだ層４との接合面の熱抵抗が小さいため、その接合面での熱拡散性が向上し、熱サイクルにおける、ポーラスニッケルめっき２０の層とはんだ層４の接合界面の熱応力集中は緩和される。
【産業上の利用可能性】
【０１９１】
本発明にかかる半導体装置およびその製造方法は、接合部の熱抵抗の増加を抑えつつ、はんだ層への熱応力を低減し、はんだクラックの発生を抑制できる効果を有し、電気自動車のモーター用インバーター基板や、屋内外で使用する発電システムのパワーコンディショナーなど、自動車、環境、住宅、インフラ分野へ利用することが出来る。
【符号の説明】
【０１９２】
１、２０  ポーラスニッケルめっき
２  リードフレーム
３  絶縁体
４  はんだ層
５  パワー半導体素子
６  ニッケルめっき槽
７  空孔
８  放熱板
９  絶縁樹脂
１０  クリームはんだ
１１  第二のリードフレーム
１２、２１  第二のポーラスニッケルめっき
１３  マスク
１４  第二のはんだ層
１７  ナノ粒子
３０１  パワー半導体素子
３０２、３０２ａ、３０２ｂ  はんだ層
３０３  ポーラス金属板
３０４  リードフレーム
３０５  絶縁体
３０６  放熱板
【図１】
0005579928.tif 000004
【図２】
0005579928.tif 000005
【図３】
0005579928.tif 000006
【図４】
0005579928.tif 000007
【図５】
0005579928.tif 000008
【図６】
0005579928.tif 000009
【図７】
0005579928.tif 000010
【図８】
0005579928.tif 000011
【図９】
0005579928.tif 000012
【図１０】
0005579928.tif 000013
【図１１】
0005579928.tif 000014