(57)【特許請求の範囲】
【請求項１】
複数の半導体増幅素子を直列に接続して増幅を行う多段型の高周波半導体モジュールであって、
パッケージ内に配置される回路基板に、前記半導体増幅素子間の段間における高周波信号をモニタするためのモニタ回路を具備し、
前記モニタ回路は、モニタ用パターンと、このモニタ用パターンと電気的に接続するとともに前記パッケージに配設されるモニタ端子を具備し、
前記半導体増幅素子間の高周波信号線は途中に切り欠き部が設けられ、この切り欠き部を間に挟み、前記高周波信号線と略対向するような位置関係で、前記モニタ用パターンが段間部に設けられている高周波半導体モジュール。
【請求項２】
各段のインピーダンス整合をとる整合回路パターンが、高周波信号線に設けられている請求項１に記載の高周波半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波半導体モジュールに関する。
【背景技術】
【０００２】
１つのパッケージからより高い利得を得るために、パッケージ内で複数段のトランジスタが直接接続されている。その複数段のトランジスタ、複数の整合回路、複数のバイアス回路を１つの半導体基板上に形成する技術として、モノリシックマイクロ波集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuit）が盛んに用いられている。ＭＭＩＣにおいては、半導体基板上に半導体デバイス、入出力整合回路、キャパシタ、電源供給ラインなどが、集積化されている（例えば、特許文献１乃至３参照。）。
【０００３】
多段型の高周波半導体モジュールでは、各段のインピーダンス変換を正しく行わないと、入力信号がうまく増幅されず、性能低下や、場合によっては発振などの問題を引き起こすことがある。このため、各段のインピーダンス変換を正しく行うためのインピーダンス整合が必要である。
【０００４】
従来、入力端側での整合状態及び出力端側での整合状態は、それぞれモニタすることができるため、正常な整合状態になるように整合回路を組むことが比較的容易である。しかしながら、入力端側と出力端側との中に位置する段間においては、回路状態をモニタする手段がないために整合状態の調整が困難であるという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−４９５４９号公報
【特許文献２】特開２００２−１１０７３７号公報
【特許文献３】特開２００３−１１０３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、段間の整合状態を観測して整合回路の調整を行うことのできる高周波半導体モジュールを提供することである。
【課題を解決するための手段】
【０００７】
実施形態の高周波半導体モジュールは、複数の半導体増幅素子を直列に接続して増幅を行う多段型の高周波半導体モジュールであって、パッケージ内に配置される回路基板に、前記半導体増幅素子間の段間における高周波信号をモニタするためのモニタ回路を具備し、前記モニタ回路は、モニタ用パターンと、このモニタ用パターンと電気的に接続するとともに前記パッケージに配設されるモニタ端子を具備し、前記半導体増幅素子間の高周波信号線は途中に切り欠き部が設けられ、この切り欠き部を間に挟み、前記高周波信号線と略対向するような位置関係で、前記モニタ用パターンが段間部に設けられている。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る高周波半導体モジュールを示す平面図である。
【図２】第２の実施形態に係る高周波半導体モジュールを示す平面図である。
【図３】第３の実施形態に係る高周波半導体モジュールを示す平面図である。
【図４】多段モジュールの構成例を示す平面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の一実施形態について、図面を参照して説明する。尚、各図において同一箇所については同一の符号を付している。
【００１０】
以下に説明する各実施形態においては、ＦＥＴチップと回路基板、整合回路は別体の部品であることを必ずしも要しない。即ち、ＭＭＩＣ(Monolithic Microwave Integrated Circuit)のようにこれらの部品を一体で構成されている場合も含むものである。
【００１１】
（第１の実施形態）
図１は、第１の実施形態に係る高周波半導体モジュールを示す平面図である。この高周波半導体モジュールは、図１に示すように、入力端子１及び出力端子２が設けられたパッケージ３内に、第１の回路基板４と第２の回路基板５が第１のＦＥＴチップ７を介して直列に接続され、第２の回路基板５と第３の回路基板６が第２のＦＥＴチップ８を介して直列に接続されている。入力端子１と第１のＦＥＴチップ７間は高周波信号線（以下、ＲＦラインという。）９で接続され、出力端子２と第２のＦＥＴチップ８間はＲＦライン９で接続されている。第１の回路基板４の入力端及び第３の回路基板６の出力端は、入力端子１及び出力端子２に接続されており、それぞれ外部のＲＦ入力、ＲＦ出力に利用される。
【００１２】
また、ＲＦライン９のインピーダンスと第１のＦＥＴチップ７あるいは第２のＦＥＴチップ８のインピーダンス、入力端子１あるいは出力端子２のインピーダンスについて、それぞれのインピーダンス変換を行い、高周波信号（以下、ＲＦ信号という。）が適切に増幅されるよう、整合回路パターン１０がＲＦライン９に設けられている。この整合回路パターン１０は、第１の回路基板４〜第３の回路基板６上に構成されていても良いし、チップコンデンサもしくは誘電体基板などの別部品で構成されていてもよい。尚、図１では、バイアス回路などのＲＦに関係ない部分は省略している。
【００１３】
第１の実施形態では、第１のＦＥＴチップ７と第２のＦＥＴチップ８間には、ＲＦライン９が配設されているが、このＲＦライン９は途中に切り欠き部９ａが設けられ、例えばボンディングワイヤ１３で電気的に接続されている。切り欠き部９ａを間に挟み、ＲＦライン９と略対向するような位置関係で、モニタ用パターン１１が段間部に設けられている。モニタ用パターン１１は、例えば５０Ωとなるように形成する。また、パッケージ３には、モニタ端子１２が設けられている。モニタ用パターン１１は、ＲＦライン９の状態をモニタするためのもので、モニタ端子１２にボンディングワイヤ等を用いて電気的に接続され、パッケージ外部からモニタすることが可能である。モニタ用パターン１１の長さは、モニタ用の用途から、短い方が好適である。
【００１４】
ＲＦライン９とモニタ端子１２間は、普段は切り離しておいて、ＲＦ信号をモニタする場合に、接続する。ＲＦライン９とモニタ端子１２の接続は、ボンディングワイヤもしくは金箔等により容易に接続を変更することが可能である。したがって、各段のモニタを行わずに通常の多段モジュールとしての動作を行うことが容易である。
【００１５】
本実施形態によれば、簡易な構成でＲＦラインの状態をモニタすることができるので、段間の整合状態が確実に観測できる。
【００１６】
（第２の実施形態）
図２は、第２の実施形態に係る高周波半導体モジュールを示す平面図である。この高周波半導体モジュールは、図２に示すように、パッケージ３の前段に入力端子１が配設され、パッケージ３の後段に出力端子２が配設されている。パッケージ３内の前段には、第１の回路基板４と第２の回路基板５が第１のＦＥＴチップ７を介して直列に接続され、パッケージ３内の後段には、第３の回路基板６と第４の回路基板１４が第２のＦＥＴチップ８を介して直列に接続されている。入力端子１と第１のＦＥＴチップ７間はＲＦライン９で接続され、出力端子２と第２のＦＥＴチップ８間はＲＦライン９で接続されている。第１の回路基板４の入力端は入力端子１に接続され、第４の回路基板１４の出力端は出力端子２に接続されており、それぞれ外部のＲＦ入力、ＲＦ出力に利用される。
【００１７】
第１のＦＥＴチップ７と第２のＦＥＴチップ８間は略コ字状のＲＦライン９が配設されているが、このＲＦライン９は途中に切り欠き部９ａが設けられ、例えばボンディングワイヤ１３で電気的に接続されている。切り欠き部９ａの近傍であって、第３の回路基板６上には、ＲＦライン９の状態をモニタするモニタ用パターン１１が設けられている。モニタ用パターン１１は、例えば５０Ωとなるように形成する。また、パッケージ３には、モニタ端子１２が設けられている。また、ＲＦライン９のインピーダンスと第１のＦＥＴチップ７あるいは第２のＦＥＴチップ８のインピーダンス、入力端子１あるいは出力端子２のインピーダンスについて、それぞれのインピーダンス変換を行う目的で整合回路パターン１０がＲＦライン９に設けられている。
【００１８】
第２の実施形態によれば、ＲＦラインはモニタ端子のすぐそばを通るため、ボンディングワイヤ等でＲＦラインとモニタ端子とを直接接続することが可能である。第１の実施形態に比較してより正確に段間におけるＲＦ信号のモニタをすることが可能である。
【００１９】
（第３の実施形態）
図３は、第３の実施形態に係る高周波半導体モジュールを示す平面図である。本実施形態では、多段モジュールの段数が前段、中段、後段から成る３段で構成されている。この高周波半導体モジュールは、図３に示すように、パッケージ３の前段に入力端子１が配設され、パッケージ３の後段に出力端子２が配設されている。パッケージ３内の前段には、第１の回路基板４と第２の回路基板５が第１のＦＥＴチップ７を介して直列に接続され、パッケージ３内の中段には、第３の回路基板６と第４の回路基板１４が第２のＦＥＴチップ８を介して直列に接続され、パッケージ３内の後段には、第５の回路基板１５と第６の回路基板１６が第３のＦＥＴチップ１７を介して直列に接続されている。入力端子１と第１のＦＥＴチップ７間はＲＦライン９で接続され、出力端子２と第３のＦＥＴチップ１７間はＲＦライン９で接続されている。第１の回路基板４の入力端は入力端子１に接続され、第６の回路基板１６の出力端は出力端子２に接続されており、それぞれ外部のＲＦ入力、ＲＦ出力に利用される。
【００２０】
第１のＦＥＴチップ７と第２のＦＥＴチップ８間は略コ字状のＲＦライン９が配設されているが、このＲＦライン９は途中に第１の切り欠き部９ｂが設けられ、例えばボンディングワイヤ１３で電気的に接続されている。同様に、第２のＦＥＴチップ８と第３のＦＥＴチップ１７間は略コ字状のＲＦライン９が配設されているが、このＲＦライン９も途中に第２の切り欠き部９ｃ、第３の切り欠き部９ｄが設けられ、ボンディングワイヤ１３で電気的に接続されている。
【００２１】
第１の切り欠き部９ｂの近傍であって、第３の回路基板６上には、ＲＦライン９の状態をモニタする第１のモニタ用パターン１８が設けられている。第２の切り欠き部９ｃの近傍であって、第４の回路基板１４上には、ＲＦライン９の状態をモニタする第２のモニタ用パターン１９が設けられている。各モニタ用パターン１８，１９は、例えば５０Ωとなるように形成する。
【００２２】
また、パッケージ３には、第１のモニタ用パターン１８に接続する第１のモニタ端子２０及び第２のモニタ用パターン１９に接続する第２のモニタ端子２１が、それぞれ設けられている。第１のモニタ端子２０は前段と中段の段間を観測するのに用い、第２のモニタ端子２１は中段と後段の段間を観測するのに用いる。また、ＲＦライン９のインピーダンスと第１のＦＥＴチップ７あるいは第２のＦＥＴチップ８あるいは第３のＦＥＴチップ１７のインピーダンス、入力端子１あるいは出力端子２のインピーダンスについて、それぞれのインピーダンス変換を行う目的で整合回路パターン１０がＲＦライン９に設けられている。
【００２３】
第３の実施形態によれば、前段、中段、後段の各段間におけるモニタが可能となるため、従来はモニタが困難であった中段のモニタを行うことが可能である。
【００２４】
多段モジュールの構成は、上述した実施形態に限られず、各種のバリエーションが可能である。例えば、図４に示すように、後段が２段となっている構成でもよい。また、前段を２段に構成してもよい。
【００２５】
上述したように、各実施形態によれば、多段型モジュールにおいて各段の性能を個別に引き出すことが可能となり、多段型モジュールの性能向上を容易に図ることが可能である。また、必要に応じてもモニタの取り外しが可能であるため、故障発生時の要因調査を容易にすることができる。
【００２６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００２７】
１・・・入力端子
２・・・出力端子
３・・・パッケージ
４・・・第１の回路基板
５・・・第２の回路基板
６・・・第３の回路基板
７・・・第１のＦＥＴチップ
８・・・第２のＦＥＴチップ
９・・・ＲＦライン
９ａ・・・切り欠き部
１０・・・整合回路パターン
１１・・・モニタ用パターン
１２・・・モニタ端子
１３・・・ボンディングワイヤ
【図１】
0005613572.tif 000002
【図２】
0005613572.tif 000003
【図３】
0005613572.tif 000004
【図４】
0005613572.tif 000005