(57)【特許請求の範囲】
【請求項１】
基板を貫通する貫通孔に電解めっきにより導電材を充填することにより前記貫通孔を前記導電材により満たしインターポーザ基板を製造するインターポーザ基板の製造方法であり、
前記基板の片側に、前記貫通孔の開口を塞ぐシード材を配設し前記基板を準備し、
めっき電極間に印加する電圧を順方向にして前記電解めっきを行う第１めっき工程を行い、
前記貫通孔の未充填部分が存在する間に、めっき電極間に印加する電圧を順方向と逆方向とに交互に切り替えながら前記電解めっきを行う第２めっき工程に切り替え、
前記第２めっき工程を、前記貫通孔を前記導電材により満たすまで継続する、
ことを特徴とするインターポーザ基板の製造方法。
【請求項２】
前記第１めっき工程における電流密度（Ｉ１）が、前記第２めっき工程における電圧を逆方向に印加する際の電流密度（Ｉ２）より小さい（Ｉ１＜Ｉ２）ことを特徴とする請求項１に記載のインターポーザ基板の製造方法。
【請求項３】
前記貫通孔内における前記導電材の未充填の領域のアスペクト比が２以下に達した以降に、前記第２めっき工程を開始することを特徴とする請求項１または２に記載のインターポーザ基板の製造方法。
【請求項４】
前記電解めっきにおいては、前記基板の表面に沿った電解めっき液の液流があり、
前記第１めっき工程においては、前記貫通孔内に前記導電材が充填される界面における前記電解めっきの電解めっき液の流速が略一定であることを特徴とする請求項１から３のいずれかに記載のインターポーザ基板の製造方法。
【請求項５】
前記電解めっきにおいては、前記基板の表面に沿った電解めっき液の液流があり、
前記第２めっき工程においては、前記貫通孔内に前記導電材が充填される界面における前記電解めっきの電解めっき液の流速が、前記第１めっき工程における前記貫通孔内に前記導電材が充填される界面における前記電解めっきの電解めっき液の流速より大きくなることを特徴とする請求項１から３のいずれかに記載のインターポーザ基板の製造方法。
【請求項６】
前記導電材が析出する界面における前記電解めっきの電解めっき液の流速が上昇を開始以降に、前記第２めっき工程を開始することを特徴とする請求項４または５に記載のインターポーザ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の表裏を貫通する貫通電極を備えるインターポーザ基板の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高密度、小型化が進み、ＬＳＩチップが半導体パッケージと同程度まで縮小化しており、ＬＳＩチップを２次元配置することによる高密度化は限界に達しつつある。そこで実装密度を上げるためにＬＳＩチップを分け、それらを３次元に積層する必要がある。また、ＬＳＩチップを積層した半導体パッケージ全体を高速動作させるために積層回路同士を近づけ、積層回路間の配線距離を短くする必要がある。
【０００３】
そこで、上記の要求に応えるべく、ＬＳＩチップ間のインターポーザとして基板の表裏を貫通する貫通部を備えたインターポーザ基板が提案されている（特許文献１）。特許文献１によれば、インターポーザ基板は、基板に設けられた貫通孔内部を電解めっきによって導電材（例えば、Ｃｕ）を充填することで形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−５４３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
インターポーザ基板の製造では、高いアスペクト比を有する孔に対して導電材を充填するため、充填過程でボイド（空隙）が発生することがある。貫通孔内部の導電材にボイドが存在すると、電気特性不良を引き起こす虞がある。
【０００６】
ところで、インターポーザ基板の生産性を向上させるために、電解めっきによって貫通孔内部への導電材の充填する速度を高めることが望まれている。
【０００７】
本発明は上記の実情に鑑みて成されたものであり、貫通電極を形成する電解めっきにおいて貫通電極内のボイドの発生を低減し、かつ、生産性の高い製造方法を提供することを目的の一つとする。
【課題を解決するための手段】
【０００８】
本発明の一実施の形態に係るインターポーザ基板の製造方法は、基板を貫通する貫通孔に電解めっきにより導電材を充填することにより前記貫通孔を前記導電材により満たしインターポーザ基板を製造するインターポーザ基板の製造方法であり、前記基板の片側に、前記貫通孔の開口を塞ぐシード材を配設し前記基板を準備し、めっき電極間に印加する電圧を順方向にして前記電解めっきを行う第１めっき工程を行い、前記貫通孔の未充填部分が存在する間に、めっき電極間に印加する電圧を順方向と逆方向とに交互に切り替えながら前記電解めっきを行う第２めっき工程に切り替え、前記第２めっき工程を、前記貫通孔を前記導電材により満たすまで継続することを特徴とする。このインターポーザ基板の製造方法によれば、ボイドの発生を回避することができる。
【０００９】
また、第１めっき工程における電流密度（Ｉ１）が、第２めっき工程における電流密度（Ｉ２）より小さい（Ｉ１＜Ｉ２）こととしてもよい。このインターポーザ基板の製造方法によれば、導電材の析出を均一とすることができる。
【００１０】
また、前記貫通孔内における前記導電材の未充填の領域のアスペクト比が２以下に達した以降に、前記第２めっき工程を開始してもよい。このインターポーザ基板の製造方法によれば、ボイドの発生を回避して貫通電極を形成することができる。
【００１１】
また、前記電解めっきにおいては、前記基板の表面に沿った電解めっき液の液流があり、前記第１めっき工程においては、前記貫通孔内に前記導電材が充填される界面における前記電解めっきの電解めっき液の流速が略一定であってもよい。このインターポーザ基板の製造方法によれば、ボイドの発生を回避して貫通電極を形成することができる。
【００１２】
また、前記第２めっき工程においては、前記貫通孔内に前記導電材が充填される界面における前記電解めっきの電解めっき液の流速が、前記第１めっき工程における前記貫通孔内に前記導電材が充填される界面における前記電解めっきの電解めっき液の流速より大きくなってもよい。このインターポーザ基板の製造方法によれば、流速の変化に応じて工程を変えることになる。このため、ボイドの発生を回避して貫通電極を形成することができる。
【００１３】
また、前記導電材が析出する界面における前記電解めっきの電解めっき液の流速が上昇を開始以降に、前記第２めっき工程を開始してもよい。このインターポーザ基板の製造方法によれば、ボイドの発生を回避し、導電材の析出を均一として短時間で電気特性が良好な貫通電極を形成することができる。
【発明の効果】
【００１４】
本発明によれば、電解めっきの方法により貫通電極を形成する際にボイドの発生を低減することができ、かつ、その生産性を向上することができる。
【図面の簡単な説明】
【００１５】
【図１Ａ】本発明の実施形態に係るインターポーザ基板の製造方法の一部を例示する図である。
【図１Ｂ】図１Ａに続くインターポーザ基板の製造方法の一部を例示する図である。
【図２】本発明の実施形態に係る電解めっき装置の概略構成を示す図である。
【図３】電解めっきの方法における電流印加の一例図である。
【図４】図３の「高速化プロファイル」により電解めっきを行ったインターポーザ基板のＸ線透過写真を示す図である。
【図５】銅イオン濃度を変化させて電解めっきを行った際のインターポーザ基板のＸ線透過写真を示す図である。
【図６】パルスリバース（ＰＲ）方式により電解めっきを行ったインターポーザ基板のＸ線透過写真を示す図である。
【図７】リバース電流を無くしたＰＲ方式により電解めっきを行ったインターポーザ基板のＸ線透過写真を示す図である。
【図８】貫通孔内で導電材Ｃｕが充填されていく過程と、側壁エッチングが発生する過程と、を模式的に例示する図である。
【図９】銅イオンの供給律速によりボイドが発生する過程を模式的に例示する図である。
【図１０】導電材Ｃｕの析出分布が不均一になったインターポーザ基板を例示する図である。
【図１１】本発明の実施形態に係る貫通孔内の流速のシミュレーション結果を示す図である。
【図１２】本発明の実施形態に係る貫通孔内の硫酸銅めっき液の循環イメージに沿った電解めっきにおける電流密度の時間変化の一例を示す図である。
【図１３】本発明の実施形態に係る電解めっき工程における電流密度の時間変化を示す図である。
【図１４】本発明の実施形態に係る電解めっき工程を使用して製造したインターポーザ基板を示す図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明に係るインターポーザ基板の製造方法について説明する。なお、本発明のインターポーザ基板の製造方法は多くの異なる条件で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（インターポーザ基板の製造方法の概要）
本発明の一実施形態に係るインターポーザ基板の製造方法を図１Ａ及び図１Ｂを参照して説明する。図１Ａ（Ａ）に示すように、まず、ウェハ１１０を用意する。ウェハ１１０の材料は、例えばシリコン（Ｓｉ）である。また、ウェハ１１０の厚みは、例えば、４００μｍとすることができる。なお、このウェハ１１０の厚みは、特に限定するものではない。また、図１Ａ（Ａ）において、説明の便宜上、図中の上側をウェハ１１０の第１面側、下側をウェハ１１０の第２面側とする。次に、図１Ａ（Ｂ）において、ウェハ１１０の第２面側に、ストッパ層１２０を形成する。ストッパ層１２０は、以後に貫通孔を形成する際のストッパとして機能する。このために、ストッパ層１２０の材料としては、ウェハ１１０を構成する材料に対してエッチング選択性がある材料であればよく、例えば、アルミニウム（Ａｌ）を選択することができる。ストッパ層１２０の成膜方法は、ＰＶＤ、スパッタ法等から適宜選択できる。なお、ストッパ層１２０は、Ａｌなどの薄膜をウェハ１１０の第２面側に貼り付けるようにしてもよい。
【００１８】
次いで、図１Ａ（Ｃ）において、ウェハ１１０の第１面側にレジスト層１３０をフォト
リソグラフィにより形成する。レジスト層１３０は、フォトレジスト、シリコン酸化物、シリコン窒化物、金属などから選択される１以上を用いることができる。次いで、図１Ａ（Ｄ）において、レジスト層１３０を介してウェハ１１０の厚み方向にＲＩＥ法やＤ−ＲＩＥ法などによるエッチングにより孔１４０を形成し、続いて、ストッパ層１２０及びレジスト層１３０を剥離することにより孔１４０を、ウェハ１１０の厚み方向に貫通する貫通孔１４０に形成する。貫通孔１４０は、上記に限らず、所定の深さまでＤ−ＲＩＥなどによるエッチングにより凹部を形成し、続いて第２面側から薄化していき開口させて形成してもよい。この場合、凹部の形成のためのエッチングにはストッパ層を用いなくてもよい。
【００１９】
次いで、図１Ｂ（Ｅ）において、ウェハ１１０に熱酸化などにより酸化シリコン膜などからなる絶縁膜（図示せず）を形成し、続いて、ＰＶＤ、スパッタ法などを行い、Ｃｕなどを含むシード層１５０を形成する。ＰＶＤ、スパッタリング法は、シード材を形成するために行うことができる。なお、シード層１５０は、ウェハ１１０の第１面へのシード材料の貼り付けによっても配設することができる。シード層１５０は、貫通電極１７０を電解めっき法によって形成するためのシード材及び給電部となる。
【００２０】
以上のように貫通孔の少なくとも片側に、貫通孔の開口を塞ぐシード材が配設された基板の準備を行った後に、図１Ｂ（Ｆ）において、シード層１５０に給電し、電解めっきの方法を用いて貫通孔１４０内に導電材１６０を充填する。本実施形態では、貫通孔１４０に充填する導電材として、銅（Ｃｕ）を用いる。銅以外にも電解めっき法により充填できる導電材を用いることができる。次いで、図１Ｂ（Ｇ）において、シード層１５０及び導電材１６０の不要な部分をＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）などにより除去することにより、貫通電極１７０を形成する。次いで、図１Ｂ（Ｈ）において、所定の電子部品に対応して、その端子部と貫通電極１７０とを電気的に接続する配線層１９０を一方の面に形成するとともに、インターポーザ基板１００を他の基板に実装するための半田ボール１９０を他方の面に形成する。
【００２１】
ここで、電解めっきの原理について図２を参照して説明する。図２において、めっき槽内は例えば硫酸銅めっき液で満たされている。この硫酸銅めっき液内に例えばプラチナの陽極（アノード）と、図１Ｂの（Ｅ）として例示される開口径５０μｍの貫通孔とシード層が形成されたウェハが浸漬されている。めっき電極のうちの陽極は整流器の正電極（プラス）に接続され、めっき電極のうちの負極となるシード層は負電極（−）に接続されて、順方向の電圧をめっき電極間に印加して図中に示すように直流電流が流される。この通電により、Ｃｕ２＋＋２ｅ− →Ｃｕの反応が発生し、シード層の第２面およびウェハの貫通孔内にＣｕが析出する。この電解めっきの原理により、直流電流（２ｅ− ）をより多く流せれば、めっきによる貫通孔の充填を高速化できる。なお、めっき槽内では、めっき液の硫酸銅濃度を一定にするために、硫酸銅めっき液は略一定の流速で循環されることが好ましい。例えば、ウェハの第２面側に沿って、略一定の流速にて硫酸銅めっき液の液流が生じるようにする。
【００２２】
（電流密度を変化させた電解めっき例）
電解めっき法においては、直流電流の電流密度を変化させてもよい。図３に、直流電流の電流密度を変化させた例を示す。図３において、「条件．１」として示す電流密度の変化は、電解めっき工程における直流電流の電流密度を変化させる例である。この例では、段階的に徐々に電流密度を上昇させることに特徴がある。この例では、開口径が５０μｍ、深さが４００μｍ、アスペクト比が８のホール形状の貫通孔に対して電解めっきを行っている。そして、図３に示すように、貫通孔に対するめっきの充填が終了するまでに２０時間を要している。なお、このアスペクト比は、貫通孔の開口部における最大直径（開口径）に対する、開口端から貫通孔の端部を塞ぐＡｌ層底部までの深さの比率である。図３には、電解めっき工程の時間の短縮を試みるため、同じ形状の貫通孔に対して「条件．２」による電解めっきを行った例も示されている。この「条件．２」による電解めっきを行った例では、電解めっき開始後から電流密度を線形に増加させ、約４．５時間経過後に電流密度を一定としている。これにより、この「条件．２」による電解めっきを行った例では、短時間に電流密度を上昇させることができ、約１２時間で終了している。
【００２３】
しかしながら、「条件．２」による電解めっきには次の問題が発生する。すなわち、「条件．２」による電解めっきを行った際のインターポーザ基板のＸ線透過写真を得たところ、図４が得られた。図４によれば、貫通孔に充填されたＣｕの導電材１６０の側壁にボイド（空隙）が発生している。したがって、電流密度を単に上昇させるだけでは良好な貫通電極が得られない。
【００２４】
（イオン濃度を変化させた電解めっき例）
続いて、硫酸銅めっき液の銅イオンＣｕ２＋濃度を変化させて電解めっきを行い、比較を行った例を示す。図５は、その結果得られたインターポーザ基板のＸ線透過写真を示す。図５において、（Ａ）は銅イオンＣｕ２＋濃度を低く設定した場合、（Ｂ）は銅イオンＣｕ２＋濃度を高く設定した場合である。銅イオンＣｕ２＋濃度を低く設定した場合に貫通孔に充填されたＣｕの導電材１６０の側壁にボイド（空隙）が発生している。したがって、銅イオンＣｕ２＋濃度を単に変化させるだけでも、良好な貫通電極が得られない。
【００２５】
（電流印加方式と電解めっきの関係）
以下に、電解めっきにおける電流印加方式である直流（ＤＣ）方式とパルスリバース方式（以下、ＰＲ方式という）について、説明する。ＤＣ方式においては、めっき電極に順方向の直流電圧を印加し、一定の直流電流を連続して印加してＣｕを析出させてめっきを行う。このＤＣ方式により上記アスペクト比が８程度のホール形状の貫通孔１４０に対して導電材１６０の充填した場合、めっき分布が悪く、Ｃｕの析出分布異常が発生することが判明した。
【００２６】
一方、パルスリバース（ＰＲ）方式は、所定の時間間隔で、めっき電極間に印加する電圧を順方向と逆方向とに交互に切り替え、めっき電極間にパルス電流を流しながらＣｕの析出によるめっきを行う方法である。めっき電極に印加する電圧を順方向として電流が順方向の期間（印加電圧による電流の値がプラスとなる期間）に、Ｃｕの析出によるめっきが行われ、めっき電極に印加する電圧を逆方向として電流が逆方向の期間（印加電圧による電流の値がマイナスとなる期間、なお、この期間のマイナス値の電流を以下、リバース電流という。））に、めっきが行われる第２面である界面のエッチングが行われると考えられる。このＰＲ方式は、リバース電流により余分なＣｕをエッチングし、Ｃｕを均一に析出させて、ＤＣ方式の析出分布異常を解消することができると考えられる。
【００２７】
図６は、このＰＲ方式により上記アスペクト比が８程度のホール形状の貫通孔に対してＣｕの導電材を充填した結果を示す。なお、この場合、パルス電流の値がプラスとなるときの値とマイナスとなるときの値（絶対値）の比は１：３〜１：６となるように調整し、その印加時間の比は５０：１〜１００：５となるように調整した。また、このパルス電流の設定は一例であり、めっき対象の貫通孔の寸法に応じて適宜変更される。図６に示すように、貫通孔に充填されたＣｕの導電材の側壁にボイド（空隙）が発生している。したがって、ＰＲ方式による電解めっきによっては、良好な貫通電極が得られない。
【００２８】
そこで、ＰＲ方式による電解めっきの結果から、さらに、ＰＲ方式のリバース電流を無くしたパルス電流を印加することが考えられる。このリバース電流を無くしたパルス電流印加方式は、プラス電流のみを印加するため、ＰＲ方式に類似する方式である。この場合、パルス電流がプラスとなる期間とゼロとなる期間の長さの比は８０：２である。
【００２９】
図７は、このＰＲ方式により上記アスペクト比が８程度のホール形状の貫通孔に対してＣｕの導電材を充填した後に撮影したインターポーザ基板のＸ線透過写真を示す。図７に示すように、貫通孔に充填されたＣｕの導電材の側壁にはボイド（空隙）が発生していない。この結果により、ボイド（空隙）の発生とＰＲ方式におけるリバース電流との間には相関があるといえる。
【００３０】
（ボイド発生プロセスの考察）
上記ＰＲ方式におけるリバース電流の有無の比較結果により、ボイドの発生は、（１）電流密度の高いリバース電流と、（２）貫通孔内の銅イオンＣｕ２＋量と、に依存していると考えられる。そこで、貫通孔内でボイドが発生するプロセスについて考察すると以下のようになる。すなわち、図８は、貫通孔内でＣｕが充填されていく過程と、側壁エッチングが発生する過程と、を模式的に例示する図である。一方、図９は、銅イオンＣｕ２＋の供給律速によりボイドが発生する過程を模式的に例示する図である。
【００３１】
図８（Ａ）を参照すると、電解めっきを高速化するため、ＰＲ方式によりパルスリバース電流を印加した場合、図８に示すように、プラス電流よりも電流密度が高いリバース電流が繰り返し印加されると、貫通孔内においてはこの高い電流密度に比して銅イオンＣｕ２＋濃度は高くならないと考えられる。理由は、めっき槽内に流れる硫酸銅めっき液の流量には限界があるためである。このため、貫通孔内の銅イオンＣｕ２＋の供給量が不足する状況になる。以上により貫通孔内のめっき面におけるＣｕの充填が不足し、同図（Ｂ）に示すように、リバース電流印加時のエッチング作用により側壁に空洞が発生すると考えられる。
【００３２】
さらに、印加電流がプラスの期間になると、図９の（Ｃ）に示すように、供給される銅イオンＣｕ２＋は貫通孔内のめっき面の先端部で優先的にＣｕが析出し、空洞が埋まらず、空洞より上部に蓋が形成されると考えられる。したがって続いて、同図（Ｄ）に示すように、貫通孔内のＣｕの充填が進み、残された空洞がボイドになる。
【００３３】
以上のように、ＰＲ方式により高い電流密度のパルスリバース電流を印加した場合、リバース電流印加時のエッチング作用でボイドが発生すると考えられる。したがって、電解めっきを高速化するためには、このボイドの発生条件を考慮して、電流密度及び硫酸銅めっき液の流速の各設定を再検討する必要があることになる。
【００３４】
（電解めっきの高速化について）
以上を踏まえて、ボイドの発生条件を抑えて電解めっきを高速化する方法について説明する。上記のようにリバース電流の印加による発生するボイドを抑制するためには、リバース電流の印加を止め、印加電圧を順方向としてプラス値の電流のみをパルス化して電流密度を高めることによりボイドの発生を回避できる。この場合、パルスとパルスとの間においては、めっき電極間に電圧を印加せず、めっき電極間に電流が流れないようにしてもよい。あるいは、パルスとパルスとの間において、めっき電極間に電圧を順方向に保ったまま減少させ、めっき電極間の電流の値をプラスに保ちつつ小さくしてもよい。
【００３５】
しかし、プラス電流のみをパルス化して電流密度を高めると、Ｃｕの析出分布が不均一になり、Ｃｕの析出分布を制御することは困難である。実際、図１０に示すように、Ｃｕの析出分布が不均一になる。このインターポーザ基板では、部分析出分布が不均一になり、先に満充填された貫通孔から溢れたＣｕ（図中の大きい円の部分）が隣接する未充填貫通孔の開口に蓋をし、空洞の貫通孔が発生していると考えられる。
【００３６】
また、めっき槽における硫酸銅めっき液の飽和濃度による銅イオンＣｕ２＋の供給の上限があるために、電解めっきの高速化には上限があると考えられる。そこで、次に説明するように、貫通孔内の銅イオンＣｕ２＋の供給状況について、シミュレーションを行った。
【００３７】
（貫通孔内の銅イオンＣｕ２＋供給状況のシミュレーション）
図１１は、縦軸を、基板の第２面に沿った硫酸銅めっき液の流速とし、横軸を貫通孔あるいは未充填部分のアスペクト比としたグラフであり、貫通孔内の硫酸銅めっき液の流速のシミュレーション結果である。なお、このシミュレーションにおける硫酸銅めっき液の流速は、貫通孔内で析出されるＣｕの界面における流速である。基板の第２面に沿った硫酸銅めっき液の流速Ｖを、５．３２［ｍ／ｓ］，３．３４［ｍ／ｓ］，０．５３２［ｍ／ｓ］に設定し、貫通孔のアスペクト比を、８に設定した。また、図１１において、グラフの左端側が、基板第２面側の貫通孔の出口付近、右端側が、基板第１面側の貫通孔の底付
近となる。したがって、図１１において「ホールレシオ」とは、未充填の領域のアスペクト比を表わす。
【００３８】
図１１のシミュレーション結果によれば、貫通孔の底付近からアスペクト比２付近までほとんど流速の変化はなく、銅イオンＣｕ２＋の供給律速になりやすい状況となっていることが読み取れる。また、貫通孔の出口付近からアスペクト比２付近までは流速が大きく変化することも読み取れる。すなわち、銅イオンＣｕ２＋の供給律速は、貫通孔の未充填部分のアスペクト比に依存している。なお、ホールレシオが８から１．５となるまでの数値を具体的に示すと次の表のようになる。
【表１】
0005541386.tif 000002
すなわち、ホールレシオが１．５のときの流速に対して、ホールレシオが２の場合の流速は５分の１以下、ホールレシオが２．５以上の場合の流速は１００分の１以下となる。また、ホールレシオが２以下となると、ホールレシオが２未満の区間と比べると貫通孔内で析出されるＣｕの界面における流速の変化が大きくなる。基板の第２面に沿った硫酸銅めっき液の流速Ｖに対する貫通孔内で析出されるＣｕの界面における流速の割合を計算すると、ホールレシオが２の場合にはＶ＝５．３２、３．３４及び０．５３２それぞれにおいて１．２（％）、１．５（％）、３（％）となり、ホールレシオが２より大きくなるとさらに小さくなるのに対し、ホールレシオが１．５の場合、Ｖ＝５．３２、３．３４及び０．５３２それぞれにおいては、１８（％）、１９（％）及び１７（％）となり、流速がホールレシオに対して増大していることがわかる。本明細書においては、基板の第２面に沿った硫酸銅めっき液の流速Ｖに対する貫通孔内で析出されるＣｕの界面における流速の割合が１（％）より小さい場合に、析出されるＣｕの界面における流速が略一定であるとみなす。
【００３９】
上記流速のシミュレーション結果により得られる、貫通孔に対する電解めっき工程を高速化する方法を、以下に本発明の一実施形態として説明する。
【００４０】
上記流速のシミュレーション結果に基づき、貫通孔内の硫酸銅めっき液の循環イメージに沿った電解めっき工程における電流変化を作成し、供給される銅イオンＣｕ２＋を全て使う電流変化を検討した結果を説明する。図１２は、貫通孔内の硫酸銅めっき液の循環イメージに沿った電解めっき工程における電流変化の一例を示す図である。
【００４１】
図１２において、析出界面における硫酸銅めっき液の流速がほとんど変化せず、銅イオンＣｕ２＋の供給律速が発生しやすい領域、すなわち、貫通孔のアスペクト比が２以上（かつ８以下）の領域に対しては、工程１を設定する。この工程１では、ＤＣ方式、又はリバース電流を流さないＰＲ方式を適用して高い電流密度の電流を印加して、ボイドの発生を回避しながら、供給される銅イオンＣｕ２＋を全て使ってＣｕを析出させて高速化を図る。すなわち、工程１を行う区間として、Ｃｕが析出しＣｕが充填される界面における電解めっきの電解めっき液の流速が略一定である区間を選択する。このため、リバース電流を流すと銅イオンＣｕ２＋の供給律速により、ボイドが発生するので、リバース電流を流さないようにする。
【００４２】
また、図１２において、析出界面における硫酸銅めっき液の流速が大きく変化し、銅イオンＣｕ２＋が潤沢に供給されて供給律速が解消される領域、すなわち、貫通孔の未充填部分のアスペクト比が２以下に達した以降の領域おいては、工程２を設定する。言い換えると、工程１では、析出界面における硫酸銅めっき液の流速が略一定であるのに対し、アスペクト比が２以下に達すると、析出界面における硫酸銅めっき液の流速が略一定より大きくなる。そこで、流速が略一定より大きくなった以降に工程２を行う。この工程２では、ＰＲ方式を適用してＣｕの析出分布を均一化する。すなわち、本実施形態の電解めっき工程では、貫通孔の未充填部分のアスペクト比に応じて工程１と工程２の２段階に分けたことに特徴がある。
【００４３】
上記工程１及び工程２を適用した電解めっき工程の具体例を図１３に示す。図１３は、縦軸を電流密度、横軸を時間に設定し、電解めっき工程における電流密度の時間変化を示すグラフである。図１３において、一番上に示すものは本実施形態に係る電解めっき工程のグラフであり、その下に示すものは上述の図３に示した「条件．２」のグラフであり、一番下に示すものは上述の図３に示した「条件．１」のグラフである。なお、「条件．１」および「条件．２」のグラフは比較のために図示している。
【００４４】
図１３に示す本実施形態に係る電解めっき工程では、図１２を参照して説明した工程１としてＤＣ方式を適用して１．２５［Ａ］の直流電流を５時間印加した。続いて、図１２に示した工程２としてＰＲ方式を適用して＋１．２５［Ａ］／−５［Ａ］のパルスリバース電流を１時間、＋１．８７５［Ａ］／−５［Ａ］のパルスリバース電流を１時間、＋２．５［Ａ］／−５［Ａ］のパルスリバース電流を１時間と段階的に印加して徐々に電流密度を上げるようにした。なお、工程１において印加する直流電流の電流密度を第１電流密度（Ｉ１）とし、工程２において印加するパルスリバース電流の電流密度を第２電流密度（Ｉ２）とした場合、Ｉ１＜Ｉ２とするのが好ましい。理由は、工程２においてはパルスリバース電流が用いられることにより、Ｃｕを均一に析出するためである。
【００４５】
図１３に示した本実施形態に係る電解めっき工程を実施して製造したインターポーザ基板の写真を図１４に示す。図１４において、（Ａ）はインターポーザ基板の一部分のＸ線透過写真、（Ｂ）はインターポーザ基板の一部分の平面写真である。これらの写真から明らかなように、本実施形態に係る電解めっき工程を実施して製造したインターポーザ基板では、ボイドは発生せず、Ｃｕ析出分布も均一であり良好になっている。さらに、本実施形態に係る電解めっき工程に要する時間は８時間であり、「条件．１」による電解めっき工程時間が２０時間、「条件．２」による電解めっき工程時間が約１２時間に比べて短縮することが可能になった。
【００４６】
なお、図１３に示したグラフは一例であり、上記設定条件を限定するものではない。但し、工程１と工程２を切り替える条件は、貫通孔内における硫酸銅めっき液の流速と、貫通孔内に充填される導電材のアスペクト比と、に依存する。このアスペクト比は、貫通孔の開口部の最大直径と貫通孔内の導電材が未充填部分の深さとの比である。工程１から工程への切り替えは、貫通孔内の導電材が未充填部分のアスペクト比が２以下に達した以降に行うことが有効である。このように、電解めっき工程における工程の切り替え条件をアスペクト比とすることにより、貫通孔の寸法によらず適用することが可能になる。したがって、本実施形態に係る電解めっき工程を適用してインターポーザ基板を製造する際の電解めっき工程を実施することにより、ボイドの発生を回避し、導電材の析出分布も均一にし、電気特性が良好な貫通電極が得られ、電解めっき工程も高速化できる。また、上記工程１と工程２を切り替える条件は、図１２に示した硫酸銅めっき液の流速が上昇を開始することを条件として設定してもよい。
【符号の説明】
【００４７】
１００…インターポーザ基板、１１０…ウェハ、１２０…Ａｌ層、１３０…レジスト層、１４０…貫通孔、１５０…シード層、１６０…導電材、１７０…貫通電極、１８０…配線層、１９０…半田ボール
【図１Ａ】
0005541386.tif 000003
【図１Ｂ】
0005541386.tif 000004
【図２】
0005541386.tif 000005
【図８】
0005541386.tif 000006
【図９】
0005541386.tif 000007
【図１２】
0005541386.tif 000008
【図３】
0005541386.tif 000009
【図４】
0005541386.tif 000010
【図５】
0005541386.tif 000011
【図６】
0005541386.tif 000012
【図７】
0005541386.tif 000013
【図１０】
0005541386.tif 000014
【図１１】
0005541386.tif 000015
【図１３】
0005541386.tif 000016
【図１４】
0005541386.tif 000017