(57)【特許請求の範囲】
【請求項１】
直流電源から供給される電力を用いて、複数の負荷のそれぞれに電力を供給する多出力スイッチング電源であって、
１次巻線と、複数の２次巻線と、当該１次巻線および当該複数の２次巻線を巻回すコアと、を有するトランスと、
前記直流電源の出力電流をオンオフする第１のスイッチ素子と、
前記トランスの励磁エネルギーの解放に用いる第２のスイッチ素子と、
前記第２のスイッチ素子と直列に接続したキャパシタと、
前記複数の２次巻線のそれぞれに接続した複数の整流回路と、
前記複数の整流回路のうちの１つの出力電圧を検出し、検出結果に応じて前記第１のスイッチ素子および前記第２のスイッチ素子のそれぞれの導通時間を制御する制御手段と、を備え、
前記コアは、複数の脚を備え、
前記１次巻線を、前記複数の脚のうち前記２次巻線を巻回したものの全てを囲むように巻回し、
前記複数の２次巻線のうち、少なくとも前記制御手段により出力電圧を検出する整流回路に接続したものは、センタータップを備え、
前記センタータップを、前記負荷の一端に接続し、当該センタータップを備える２次巻線の両端を、前記整流回路が有する整流素子を介して当該負荷の他端に接続したことを特徴とする多出力スイッチング電源。
【請求項２】
前記複数の２次巻線のうち、前記センタータップを備える２次巻線を除くものについて、一端を、前記整流回路が有する整流素子を介して前記負荷の一端に接続し、他端を、当該負荷の他端に接続したことを特徴とする請求項１に記載の多出力スイッチング電源。
【請求項３】
前記センタータップを備える２次巻線は、
第１巻線部と、
前記センタータップを介して前記第１巻線部に接続した第２巻線部と、を備え、
前記第１巻線部を、前記複数の脚のいずれかに巻回し、
前記第２巻線部を、前記複数の脚のうち前記第１巻線部を巻回したものを除くもののいずれかに巻回したことを特徴とする請求項１または２に記載の多出力スイッチング電源。
【請求項４】
前記コアは、少なくとも３つの脚を備え、
前記少なくとも３つの脚のうち少なくとも２つには、エアギャップを形成したことを特徴とする請求項１から３のいずれかに記載の多出力スイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多出力スイッチング電源に関する。
【背景技術】
【０００２】
従来より、複数の出力を有する多出力スイッチング電源が提案されている（例えば、特許文献１参照）。
【０００３】
［多出力スイッチング電源１００の構成］
図１５は、従来例に係る多出力スイッチング電源１００の回路図である。多出力スイッチング電源１００は、直流電源ＶＩＮと、負荷Ｌｏａｄ１、Ｌｏａｄ２と、に接続されており、直流電源ＶＩＮから供給される直流電力を用いて、負荷Ｌｏａｄ１、Ｌｏａｄ２のそれぞれに直流電力を供給する。
【０００４】
多出力スイッチング電源１００は、直流電源ＶＩＮと負荷Ｌｏａｄ１、Ｌｏａｄ２とを絶縁するトランスＴ１００と、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１００と、ダイオードＤ１１１、Ｄ１１２、Ｄ１２１、Ｄ１２２と、キャパシタＣ１１０、Ｃ１２０と、出力チョークとしてのインダクタＬ１１０、Ｌ１２０と、制御部１２０と、を備える。トランスＴ１００は、１次巻線ＮＰ１００と、第１の２次巻線ＮＳ１１０と、第２の２次巻線ＮＳ１２０と、これら１次巻線ＮＰ１００と第１の２次巻線ＮＳ１１０と第２の２次巻線ＮＳ１２０とが巻回されるコア（図示省略）と、を備える。
【０００５】
１次巻線ＮＰ１００の一端には、直流電源ＶＩＮの正極が接続され、１次巻線ＮＰ１００の他端には、スイッチ素子Ｑ１００のドレインが接続される。スイッチ素子Ｑ１００のソースには、直流電源ＶＩＮの負極が接続される。
【０００６】
第１の２次巻線ＮＳ１１０には、ダイオードＤ１１１、Ｄ１１２とインダクタＬ１１０とキャパシタＣ１１０とで形成される整流回路が接続される。具体的には、第１の２次巻線ＮＳ１１０の一端には、ダイオードＤ１１１のアノードが接続され、ダイオードＤ１１１のカソードには、ダイオードＤ１１２のカソードと、インダクタＬ１１０の一端と、が接続される。このインダクタＬ１１０は、インダクタＬ１２０と磁気的に結合している。インダクタＬ１１０の他端には、キャパシタＣ１１０の一方の電極と、負荷Ｌｏａｄ１の一端と、が接続される。第１の２次巻線ＮＳ１１０の他端には、ダイオードＤ１１２のアノードと、キャパシタＣ１１０の他方の電極と、負荷Ｌｏａｄ１の他端と、が接続される。
【０００７】
第２の２次巻線ＮＳ１２０には、ダイオードＤ１２１、Ｄ１２２とインダクタＬ１２０とキャパシタＣ１２０とで形成される整流回路が接続される。具体的には、第２の２次巻線ＮＳ１２０の一端には、ダイオードＤ１２１のアノードが接続され、ダイオードＤ１２１のカソードには、ダイオードＤ１２２のカソードと、インダクタＬ１２０の一端と、が接続される。インダクタＬ１２０の他端には、キャパシタＣ１２０の一方の電極と、負荷Ｌｏａｄ２の一端と、が接続される。第２の２次巻線ＮＳ１２０の他端には、ダイオードＤ１２２のアノードと、キャパシタＣ１２０の他方の電極と、負荷Ｌｏａｄ２の他端と、が接続される。
【０００８】
負荷Ｌｏａｄ１の一端には、スイッチ素子Ｑ１００のゲートに接続された制御部１２０が接続される。
【０００９】
［多出力スイッチング電源１００の動作］
以上の構成を備える多出力スイッチング電源１００は、制御部１２０により、ダイオードＤ１１１、Ｄ１１２とインダクタＬ１１０とキャパシタＣ１１０とで形成される整流回路の出力電圧、すなわち負荷Ｌｏａｄ１に発生する電圧に基づいてスイッチ素子Ｑ１００をＰＷＭ制御して、負荷Ｌｏａｄ１に供給する直流電力を安定させることで、負荷Ｌｏａｄ２に供給する直流電力も安定させようとする。
【００１０】
ここで、仮に、インダクタＬ１１０とインダクタＬ１２０とが磁気的に結合していない場合について、検討する。インダクタＬ１１０を流れる電流には、自身のインダクタンスに応じて定まるリプルが含まれる。そして、インダクタＬ１１０の平均電流は、負荷Ｌｏａｄ１の負荷が軽くなるに従って減少する。このため、負荷Ｌｏａｄ１が軽負荷になると、インダクタＬ１１０を流れる電流が「０」となる期間が生じ、不連続となる場合がある。
【００１１】
インダクタＬ１１０を流れる電流が不連続になると、制御部１２０は、インダクタＬ１１０を流れる電流が連続している場合よりも、スイッチ素子Ｑ１００のオン幅を狭くして、負荷Ｌｏａｄ１に発生する電圧を予め定めた値にする。スイッチ素子Ｑ１００のオン幅が狭くなると、インダクタＬ１２０にエネルギーを蓄える時間が短くなるので、その結果、負荷Ｌｏａｄ２に発生する電圧が低下してしまう。
【００１２】
これに対して、上述の多出力スイッチング電源１００では、インダクタＬ１１０とインダクタＬ１２０とが磁気的に結合している。このため、第２の２次巻線ＮＳ１２０およびインダクタＬ１２０のそれぞれの電圧と、ダイオードＤ１２１の順電圧と、の合計が、負荷Ｌｏａｄ２に発生する電圧と等しくなる。このため、負荷Ｌｏａｄ１に発生する電圧が一定であれば、負荷Ｌｏａｄ１を流れる電流に関わらず、負荷Ｌｏａｄ２に発生する電圧が一定になる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０００−３４１９４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述の多出力スイッチング電源１００では、インダクタＬ１１０とインダクタＬ１２０とを磁気的に結合させる必要があるため、部品実装面積の増大やコストアップが生じる場合があった。
【００１５】
そこで、インダクタＬ１１０とインダクタＬ１２０とを磁気的に結合させる代わりとして、負荷Ｌｏａｄ１と並列に抵抗を接続する手法と、インダクタＬ１１０のインダクタンスを大きくする手法と、が考えられる。
【００１６】
上述の負荷Ｌｏａｄ１と並列に抵抗を接続する手法によれば、インダクタＬ１１０の平均電流は、負荷Ｌｏａｄ１を流れる電流と、抵抗を流れる電流と、の和に等しい。このため、電源仕様で定まる負荷Ｌｏａｄ１の最小負荷においても、インダクタＬ１１０を流れる電流が連続となるように抵抗に電流を流すことにより、負荷Ｌｏａｄ２を流れる電流の低下を抑制できる。ところが、上述のように抵抗を設けると、抵抗で電力が常に消費されるので、電源の効率が低下してしまう。
【００１７】
また、上述のインダクタＬ１１０のインダクタンスを大きくする手法によれば、インダクタＬ１１０を流れる電流に含まれるリプルを小さくすることができる。このため、電源仕様で定まる負荷Ｌｏａｄ１の最小負荷においてもインダクタＬ１１０を流れる電流が連続となるように、インダクタＬ１１０のインダクタンスを設計することにより、負荷Ｌｏａｄ２を流れる電流の低下を抑制できる。ところが、インダクタＬ１１０のインダクタンスを大きくすると、インダクタＬ１１０の外形寸法が大きくなってしまう。
【００１８】
そこで、本発明は、上述の課題に鑑みてなされたものであり、小型化と、低コスト化と、効率の低下の抑制と、を実現できる多出力スイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明者は、上述の目的を達成すべく鋭意検討を行った。ここで、トランスが備える複数の２次巻線のうち、図１５の第１の２次巻線ＮＳ１１０のように、接続される整流回路の出力電圧を検出するものを、第１の２次巻線と呼ぶこととし、図１５の第２の２次巻線ＮＳ１２０のように、接続される整流回路の出力電圧を検出しないものを、第２の２次巻線と呼ぶこととする。すると、本発明者は、トランスのコアに複数の脚を設けるとともに、第１の２次巻線にセンタータップを設け、２次巻線を巻回す全ての脚を囲むように１次巻線を巻回し、第１の２次巻線のセンタータップを、負荷の一端に接続するとともに、第１の２次巻線の両端を、整流回路が有する整流素子を介して負荷の他端に接続すると、第１の２次巻線に接続される負荷が軽負荷になっても、第２の２次巻線に接続された負荷に発生する電圧の低下を抑制できることを見出し、本発明を完成させるに至った。
【００２０】
（１）  本発明は、直流電源から供給される電力を用いて、複数の負荷のそれぞれに電力を供給する多出力スイッチング電源であって、１次巻線と、複数の２次巻線と、当該１次巻線および当該複数の２次巻線を巻回すコアと、を有するトランスと、前記直流電源の出力電流をオンオフする第１のスイッチ素子と、前記トランスの励磁エネルギーの解放に用いる第２のスイッチ素子と、前記第２のスイッチ素子と直列に接続したキャパシタと、前記複数の２次巻線のそれぞれに接続した複数の整流回路と、前記複数の整流回路のうちの１つの出力電圧を検出し、検出結果に応じて前記第１のスイッチ素子および前記第２のスイッチ素子のそれぞれの導通時間を制御する制御手段と、を備え、前記コアは、複数の脚を備え、前記１次巻線を、前記複数の脚のうち前記２次巻線を巻回したものの全てを囲むように巻回し、前記複数の２次巻線のうち、少なくとも前記制御手段により電圧を検出する整流回路に接続したものは、センタータップを備え、前記センタータップを、前記負荷の一端に接続し、当該センタータップを備える２次巻線の両端を、前記整流回路が有する整流素子を介して当該負荷の他端に接続したことを特徴とする多出力スイッチング電源を提案している。
【００２１】
この発明によれば、直流電源から供給される電力を用いて複数の負荷のそれぞれに電力を供給する多出力スイッチング電源に、トランス、第１のスイッチ素子、第２のスイッチ素子、キャパシタ、複数の整流回路、および制御手段を設け、トランスには、１次巻線と、複数の２次巻線と、１次巻線および複数の２次巻線を巻回すコアと、を設けた。そして、第１のスイッチ素子により直流電源の出力電流をオンオフし、第２のスイッチ素子をトランスの励磁エネルギーの解放に用いることとした。また、キャパシタを、第２のスイッチ素子と直列に接続した。また、複数の整流回路のそれぞれを、複数の２次巻線のそれぞれに接続した。また、制御手段により、複数の整流回路のうちの１つの出力電圧を検出し、検出結果に応じて第１のスイッチ素子および第２のスイッチ素子のそれぞれの導通時間を制御することとした。さらに、コアに複数の脚を設け、１次巻線を、複数の脚のうち２次巻線を巻回したものの全てを囲むように巻回した。また、複数の２次巻線のうち、少なくとも制御手段により出力電圧を検出する整流回路に接続したものに、センタータップを設けた。そして、センタータップを、負荷の一端に接続し、センタータップを備える２次巻線の両端を、整流回路が有する整流素子を介して負荷の他端に接続した。
【００２２】
このため、トランスが備える２次巻線のうち、接続される整流回路の出力電圧を制御手段により検出するものを、第１の２次巻線と呼ぶこととし、接続される整流回路の出力電圧を制御手段により検出しないものを、第２の２次巻線と呼ぶこととすると、第１の２次巻線に接続される負荷が軽負荷になっても、第２の２次巻線に接続された負荷に発生する電圧の低下を抑制できる。
【００２３】
ここで、（１）の多出力スイッチング電源は、図１５に示したような磁気的に結合させたインダクタ（例えば、図１５のインダクタＬ１１０、Ｌ１２０に相当）を備えることなく、上述のように電圧の低下を抑制できる。このため、複数のインダクタを磁気的に結合させる必要がないので、部品実装面積の増大を抑制して多出力スイッチング電源を小型化できるとともに、多出力スイッチング電源のコストを低減できる。
【００２４】
また、（１）の多出力スイッチング電源は、上述のように負荷Ｌｏａｄ１と並列に抵抗を接続することなく、上述のように電圧の低下を抑制できる。このため、抵抗で電力が消費されることがないので、消費電力が増加せず、多出力スイッチング電源の効率の低下を抑制できる。
【００２５】
また、（１）の多出力スイッチング電源は、上述のように出力チョーク（例えば、図１５のインダクタＬ１１０、Ｌ１２０に相当）のインダクタンスを大きくすることなく、上述のように電圧の低下を抑制できる。このため、多出力スイッチング電源の大型化を避けることができる。
【００２６】
さらに、（１）の多出力スイッチング電源は、トランスにより、出力チョーク（例えば、図１５のインダクタＬ１１０、Ｌ１２０に相当）の機能を果たすことができる。このため、出力チョークを設ける必要がないので、さらに小型化できるとともに、コストを低減できる。
【００２７】
（２）  本発明は、（１）の多出力スイッチング電源について、前記複数の２次巻線のうち、前記センタータップを備える２次巻線を除くものについて、一端を、前記整流回路が有する整流素子を介して前記負荷の一端に接続し、他端を、当該負荷の他端に接続したことを特徴とする多出力スイッチング電源を提案している。
【００２８】
この発明によれば、（１）の多出力スイッチング電源において、複数の２次巻線のうち、センタータップを備える２次巻線を除くものについて、一端を、整流回路が有する整流素子を介して負荷の一端に接続し、他端を、負荷の他端に接続した。このため、複数の２次巻線のうち、センタータップを備える２次巻線を除くものについて、センタータップを備える２次巻線と比べて、構成を簡易にすることができる。したがって、さらに小型化できるとともに、コストをさらに低減できる。
【００２９】
（３）  本発明は、（１）または（２）の多出力スイッチング電源について、前記センタータップを備える２次巻線は、第１巻線部と、前記センタータップを介して前記第１巻線部に接続した第２巻線部と、を備え、前記第１巻線部を、前記複数の脚のいずれかに巻回し、前記第２巻線部を、前記複数の脚のうち前記第１巻線部を巻回したものを除くもののいずれかに巻回したことを特徴とする多出力スイッチング電源を提案している。
【００３０】
この発明によれば、（１）または（２）の多出力スイッチング電源において、センタータップを備える２次巻線に、第１巻線部と、センタータップを介して第１巻線部に接続した第２巻線部と、を設けた。そして、第１巻線部を、複数の脚のいずれかに巻回し、第２巻線部を、複数の脚のうち第１巻線部を巻回したものを除くもののいずれかに巻回した。これによれば、上述した効果と同様の効果を奏することができる。
【００３１】
（４）  本発明は、（１）〜（３）のいずれかの多出力スイッチング電源について、前記コアは、少なくとも３つの脚を備え、前記少なくとも３つの脚のうち少なくとも２つには、エアギャップを形成したことを特徴とする多出力スイッチング電源を提案している。
【００３２】
この発明によれば、（１）〜（３）のいずれかの多出力スイッチング電源において、コアに、少なくとも３つの脚を設け、少なくとも３つの脚のうち少なくとも２つには、エアギャップを形成した。このため、エアギャップの距離に応じて励磁インダクタンス値を変更することができる。
【発明の効果】
【００３３】
本発明によれば、小型化と、低コスト化と、効率の低下の抑制と、を実現できる多出力スイッチング電源を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１実施形態に係る多出力スイッチング電源の回路図である。
【図２】前記多出力スイッチング電源が備えるトランスの模式図である。
【図３】前記トランスの断面図である。
【図４】前記多出力スイッチング電源の電流電圧特性を示す図である。
【図５】本発明の第２実施形態に係るトランスの模式図である。
【図６】本発明の第３実施形態に係るトランスの模式図である。
【図７】本発明の第４実施形態に係るトランスの模式図である。
【図８】前記トランスの断面図である。
【図９】本発明の第５実施形態に係るトランスの模式図である。
【図１０】本発明の第６実施形態に係るトランスの模式図である。
【図１１】本発明の第７実施形態に係る多出力スイッチング電源の回路図である。
【図１２】本発明の変形例に係る多出力スイッチング電源の回路図である。
【図１３】本発明の変形例に係る多出力スイッチング電源の回路図である。
【図１４】本発明の変形例に係る多出力スイッチング電源の回路図である。
【図１５】従来例に係る多出力スイッチング電源の回路図である。
【発明を実施するための形態】
【００３５】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００３６】
＜第１実施形態＞
［多出力スイッチング電源１の構成］
図１は、本発明の第１実施形態に係る多出力スイッチング電源１の回路図である。多出力スイッチング電源１は、直流電源ＶＩＮと、負荷Ｌｏａｄ１、Ｌｏａｄ２と、に接続されており、直流電源ＶＩＮから供給される直流電力を用いて、負荷Ｌｏａｄ１、Ｌｏａｄ２のそれぞれに直流電力を供給する。
【００３７】
多出力スイッチング電源１は、トランスＴと、第１のスイッチ素子としてのスイッチ素子Ｑ１と、第２のスイッチ素子としてのスイッチ素子Ｑ２と、キャパシタＣ１と、整流回路ＲＥＣ１、ＲＥＣ２と、制御手段としての制御部２０と、を備える。スイッチ素子Ｑ１、Ｑ２は、ＮチャネルＭＯＳＦＥＴで構成される。整流回路ＲＥＣ１は、ダイオードＤ１１、Ｄ１２と、キャパシタＣ１１と、を備え、整流回路ＲＥＣ２は、ダイオードＤ２１、Ｄ２２と、キャパシタＣ２１と、を備える。
【００３８】
［トランスＴの構成］
トランスＴは、コア１０、１次巻線ＮＰ、第１の２次巻線ＮＳ１（図２参照）、および第２の２次巻線ＮＳ２（図２参照）を備える。コア１０は、第１外脚１１、第１中脚１２、第２中脚１３、および第２外脚１４を備える。第１中脚１２および第２中脚１３は、それぞれ、エアギャップを有する。このトランスＴについて、図２および図３を用いて以下に説明する。
【００３９】
図２は、トランスＴの模式図である。図３は、図２中のＡ−ＡにおけるトランスＴの断面図である。
【００４０】
第１の２次巻線ＮＳ１は、第１巻線部ＮＳ１１と、第２巻線部ＮＳ１２と、これら第１巻線部ＮＳ１１と第２巻線部ＮＳ１２との間に設けられたセンタータップと、で構成される。第２の２次巻線ＮＳ２は、第１巻線部ＮＳ２１と、第２巻線部ＮＳ２２と、これら第１巻線部ＮＳ２１と第２巻線部ＮＳ２２との間に設けられたセンタータップと、で構成される。
【００４１】
第１の２次巻線ＮＳ１は、第１中脚１２および第２中脚１３に巻回されている。具体的には、第１の２次巻線ＮＳ１のうち、第１巻線部ＮＳ１１は、第１中脚１２の上部に巻回され、第２巻線部ＮＳ１２は、第２中脚１３に巻回されている。
【００４２】
第２の２次巻線ＮＳ２は、第１中脚１２および第２中脚１３に巻回されている。具体的には、第２の２次巻線ＮＳ２のうち、第１巻線部ＮＳ２１は、第１中脚１２の下部であって第１巻線部ＮＳ１１が巻回されていない領域に巻回され、第２巻線部ＮＳ２２は、第２中脚１３の下部であって第２巻線部ＮＳ１２が巻回されていない領域に巻回されている。
【００４３】
１次巻線ＮＰは、第１外脚１１、第１中脚１２、第２中脚１３、および第２外脚１４のうち第１の２次巻線ＮＳ１および第２の２次巻線ＮＳ２の少なくともいずれかが巻回されたものの全てを囲むように、すなわち第１中脚１２および第２中脚１３を囲むように、巻回されている。具体的には、１次巻線ＮＰは、第１中脚１２のうち第１巻線部ＮＳ１１および第１巻線部ＮＳ２１が巻回されている領域と、第２中脚１３のうち第２巻線部ＮＳ１２および第２巻線部ＮＳ２２が巻回されている領域とに、第１中脚１２と第２中脚１３との間を通ることなく、巻回されている。このため、図３に示すように、１次巻線ＮＰのうち第１中脚１２および第２中脚１３に巻回されている部分は、１つの環状の巻回し部を形成し、この１つの巻回し部の内部には、第１中脚１２および第２中脚１３が存在することとなる。なお、環状とは、真円の形状だけでなく、楕円の形状や、図３に示すような略矩形状の形状なども含むものとする。
【００４４】
図１に戻って、１次巻線ＮＰの一端には、直流電源ＶＩＮの正極と、キャパシタＣ１の一方の電極と、が接続される。キャパシタＣ１の他方の電極には、スイッチ素子Ｑ２のドレインが接続され、キャパシタＣ１とスイッチ素子Ｑ２とが直列に接続されている。また、スイッチ素子Ｑ２のソースには、１次巻線ＮＰの他端と、スイッチ素子Ｑ１のドレインと、が接続され、スイッチ素子Ｑ１とスイッチ素子Ｑ２とが直列に接続されている。スイッチ素子Ｑ１のソースには、直流電源ＶＩＮの負極が接続される。
【００４５】
第１の２次巻線ＮＳ１のセンタータップには、負荷Ｌｏａｄ１の一端が接続され、第１の２次巻線ＮＳ１の両端には、整流回路ＲＥＣ１が有する整流素子としてのダイオードＤ１１またはダイオードＤ１２を介して、負荷Ｌｏａｄ１の他端が接続される。具体的には、第１の２次巻線ＮＳ１のうち、第１巻線部ＮＳ１１の一端と、第２巻線部ＮＳ１２の一端とには、上述のセンタータップを介して、キャパシタＣ１１の一方の電極と、負荷Ｌｏａｄ１の一端と、が接続される。第１巻線部ＮＳ１１の他端には、ダイオードＤ１１のカソードが接続され、第２巻線部ＮＳ１２の他端には、ダイオードＤ１２のカソードが接続される。ダイオードＤ１１のアノードと、ダイオードＤ１２のアノードとには、キャパシタＣ１１の他方の電極と、負荷Ｌｏａｄ１の他端と、が接続される。
【００４６】
第２の２次巻線ＮＳ２のセンタータップには、負荷Ｌｏａｄ２の一端が接続され、第２の２次巻線ＮＳ２の両端には、整流回路ＲＥＣ２が有する整流素子としてのダイオードＤ２１またはダイオードＤ２２を介して、負荷Ｌｏａｄ２の他端が接続される。具体的には、第２の２次巻線ＮＳ２のうち、第１巻線部ＮＳ２１の一端と、第２巻線部ＮＳ２２の一端とには、上述のセンタータップを介して、キャパシタＣ２１の一方の電極と、負荷Ｌｏａｄ２の一端と、が接続される。第１巻線部ＮＳ２１の他端には、ダイオードＤ２１のカソードが接続され、第２巻線部ＮＳ２２の他端には、ダイオードＤ２２のカソードが接続される。ダイオードＤ２１のアノードと、ダイオードＤ２２のアノードとには、キャパシタＣ２１の他方の電極と、負荷Ｌｏａｄ２の他端と、が接続される。
【００４７】
負荷Ｌｏａｄ１の一端には、スイッチ素子Ｑ１のゲートと、スイッチ素子Ｑ２のゲートと、に接続された制御部２０が接続される。
【００４８】
［多出力スイッチング電源１の動作］
以上の構成を備える多出力スイッチング電源１は、制御部２０により、整流回路ＲＥＣ１の出力電圧、すなわち負荷Ｌｏａｄ１に発生する電圧に基づいてスイッチ素子Ｑ１、Ｑ２をＰＷＭ制御して、負荷Ｌｏａｄ１に供給する直流電力を安定させることで、負荷Ｌｏａｄ２に供給する直流電力も安定させようとする。
【００４９】
スイッチ素子Ｑ２をオフさせている状態でスイッチ素子Ｑ１をオンさせると、直流電源ＶＩＮの出力電流が１次巻線ＮＰを流れ、直流電源ＶＩＮの出力電圧が１次巻線ＮＰに印加され、第１の２次巻線ＮＳ１および第２の２次巻線ＮＳ２のそれぞれに電圧が生じる。また、トランスＴに励磁エネルギーが蓄積される。直流電源ＶＩＮからの電流が、第１の２次巻線ＮＳ１および第２の２次巻線ＮＳ２のそれぞれを流れる。第１の２次巻線ＮＳ１を流れる電流は、ダイオードＤ１１、Ｄ１２で整流され、キャパシタＣ１１で平滑され、負荷Ｌｏａｄ１の一端に供給される。また、第２の２次巻線ＮＳ２を流れる電流は、ダイオードＤ２１、Ｄ２２で整流され、キャパシタＣ２１で平滑され、負荷Ｌｏａｄ２の一端に供給される。
【００５０】
その後、スイッチ素子Ｑ１をオフさせると、直流電源ＶＩＮの出力電流は遮断される。キャパシタＣ１の端子間電圧が１次巻線ＮＰに印加され、第１の２次巻線ＮＳ１および第２の２次巻線ＮＳ２のそれぞれに電圧が生じる。トランスＴに蓄積された励磁エネルギーが解放されることによる電流により、スイッチ素子Ｑ２に寄生するソース・ドレイン間ダイオードを介してキャパシタＣ１が充電される。この電流が流れている状態でスイッチ素子Ｑ２をオンさせる。また、トランスＴに蓄積された励磁エネルギーによる電流は、１次巻線ＮＰを介して第１の２次巻線ＮＳ１および第２の２次巻線ＮＳ２を流れる。第１の２次巻線ＮＳ１を流れる電流は、ダイオードＤ１１、Ｄ１２で整流され、キャパシタＣ１１で平滑され、負荷Ｌｏａｄ１の一端に供給される。また、第２の２次巻線ＮＳ２を流れる電流は、ダイオードＤ２１、Ｄ２２で整流され、キャパシタＣ２１で平滑され、負荷Ｌｏａｄ２の一端に供給される。
【００５１】
図４は、多出力スイッチング電源１の電流電圧特性を示す図である。横軸は、負荷Ｌｏａｄ１を流れる電流Ｉｏｕｔを示し、縦軸は、負荷Ｌｏａｄ２に発生する電圧Ｖｏｕｔを示す。
【００５２】
実線は、直流電源ＶＩＮの正極の電圧Ｖｉｎが電源仕様で定まる下限値に等しい場合において、電流Ｉｏｕｔを変化させたときの電圧Ｖｏｕｔを示している。破線は、直流電源ＶＩＮの正極の電圧Ｖｉｎが電源仕様で定まる範囲の中間値に等しい場合において、電流Ｉｏｕｔを変化させたときの電圧Ｖｏｕｔを示している。一点鎖線は、直流電源ＶＩＮの正極の電圧Ｖｉｎが電源仕様で定まる上限値に等しい場合において、電流Ｉｏｕｔを変化させたときの電圧Ｖｏｕｔを示している。
【００５３】
以上の多出力スイッチング電源１によれば、以下の効果を奏することができる。
【００５４】
多出力スイッチング電源１は、トランスＴのコア１０に、第１外脚１１、第１中脚１２、第２中脚１３、および第２外脚１４の４つの脚が設けられ、第１の２次巻線ＮＳ１に、センタータップが設けられている。そして、第１の２次巻線ＮＳ１および第２の２次巻線ＮＳ２が巻回されている第１中脚１２および第２中脚１３に、１次巻線ＮＰが巻回されている。また、第１の２次巻線ＮＳ１のセンタータップが、負荷Ｌｏａｄ１の一端に接続され、第１の２次巻線ＮＳ１の両端が、整流回路ＲＥＣ１が有するダイオードＤ１１またはＤ１２を介して、負荷Ｌｏａｄ１の他端に接続されている。このため、負荷Ｌｏａｄ１が軽負荷になっても、負荷Ｌｏａｄ２に発生する電圧Ｖｏｕｔの低下を抑制できる。
【００５５】
また、多出力スイッチング電源１は、図１５に示したような磁気的に結合させたインダクタ（例えば、図１５のインダクタＬ１１０、Ｌ１２０に相当）を備えることなく、負荷Ｌｏａｄ２に発生する電圧Ｖｏｕｔが負荷Ｌｏａｄ１の軽負荷時に低下してしまうのを抑制できる。このため、複数のインダクタを磁気的に結合させる必要がないので、多出力スイッチング電源１の回路を構成する上で、部品実装面積の増大やコストアップを避けることができる。
【００５６】
また、多出力スイッチング電源１は、上述のように負荷Ｌｏａｄ１と並列に抵抗を接続することなく、負荷Ｌｏａｄ２に発生する電圧Ｖｏｕｔが負荷Ｌｏａｄ１の軽負荷時に低下してしまうのを抑制できる。このため、抵抗で電力が消費されることがないので、消費電力が増加せず、効率の低下を抑制できる。
【００５７】
また、多出力スイッチング電源１は、上述のように出力チョーク（例えば、図１５のインダクタＬ１１０、Ｌ１２０に相当）のインダクタを大きくすることなく、負荷Ｌｏａｄ２に発生する電圧Ｖｏｕｔが負荷Ｌｏａｄ１の軽負荷時に低下してしまうのを抑制できる。このため、多出力スイッチング電源１を小型化できる。
【００５８】
ここで、図１５に示した従来例に係る多出力スイッチング電源１００は、トランスＴ１００により、直流電源ＶＩＮと負荷Ｌｏａｄ１、Ｌｏａｄ２とを絶縁し、インダクタＬ１１０、Ｌ１２０により、出力チョークを構成していた。これに対して、多出力スイッチング電源１は、トランスＴにより、直流電源ＶＩＮと負荷Ｌｏａｄ１、Ｌｏａｄ２とを絶縁するとともに、出力チョークを構成する。このため、多出力スイッチング電源１は、直流電源ＶＩＮと負荷Ｌｏａｄ１、Ｌｏａｄ２とを絶縁するための構成と、出力チョークとしての構成と、を別個に設ける必要がないので、さらに小型化できるとともに、コストを低減できる。
【００５９】
＜第２実施形態＞
［トランスＴＡの構成］
図５は、本発明の第２実施形態に係るトランスＴＡの模式図である。トランスＴＡは、図２に示した本発明の第１実施形態に係るトランスＴとは、１次巻線ＮＰの巻回し方が異なる。なお、トランスＴＡにおいて、トランスＴと同一構成要件については、同一符号を付し、その説明を省略する。
【００６０】
トランスＴでは、１次巻線ＮＰは、第１中脚１２のうち第１巻線部ＮＳ１１および第１巻線部ＮＳ２１が巻回されている領域と、第２中脚１３のうち第２巻線部ＮＳ１２および第２巻線部ＮＳ２２が巻回されている領域とに、第１中脚１２と第２中脚１３との間を通ることなく、巻回されていた。これに対して、トランスＴＡでは、１次巻線ＮＰは、第１中脚１２のうち第１巻線部ＮＳ１１および第１巻線部ＮＳ２１が巻回されていない領域と、第２中脚１３のうち第２巻線部ＮＳ１２および第２巻線部ＮＳ２２が巻回されていない領域とに、第１中脚１２と第２中脚１３との間を通ることなく、巻回されている。
【００６１】
具体的には、第１中脚１２のうち、上部には、１次巻線ＮＰが巻回され、１次巻線ＮＰが巻回されている領域の下方には、第１巻線部ＮＳ１１が巻回され、第１巻線部ＮＳ１１が巻回されている領域の下方には、第１巻線部ＮＳ２１が巻回されている。また、第２中脚１３のうち、上部には、１次巻線ＮＰが巻回され、１次巻線ＮＰが巻回されている領域の下方には、第２巻線部ＮＳ１２が巻回され、第２巻線部ＮＳ１２が巻回されている領域の下方には、第２巻線部ＮＳ２２が巻回されている。
【００６２】
以上のトランスＴＡを、トランスＴの代わりに、図１に示した多出力スイッチング電源１に設けた場合、トランスＴを備える多出力スイッチング電源１と同様の効果を奏することができる。
【００６３】
＜第３実施形態＞
［トランスＴＢの構成］
図６は、本発明の第３実施形態に係るトランスＴＢの模式図である。トランスＴＢは、図５に示した本発明の第２実施形態に係るトランスＴＡとは、１次巻線ＮＰの巻回し方が異なる。なお、トランスＴＢにおいて、トランスＴＡと同一構成要件については、同一符号を付し、その説明を省略する。
【００６４】
トランスＴＡでは、１次巻線ＮＰは、第１中脚１２の上部と、第２中脚１３の上部と、に巻回されていた。これに対して、トランスＴＢでは、１次巻線ＮＰは、第１中脚１２の上部および下部と、第２中脚１３の上部および下部と、に巻回されている。
【００６５】
以上のトランスＴＢを、トランスＴの代わりに、図１に示した多出力スイッチング電源１に設けた場合、トランスＴを備える多出力スイッチング電源１と同様の効果を奏することができる。
【００６６】
＜第４実施形態＞
［トランスＴＣの構成］
図７は、本発明の第４実施形態に係るトランスＴＣの模式図である。また、図８は、図７中のＢ−ＢにおけるトランスＴＣの断面図である。トランスＴＣは、図２に示した本発明の第１実施形態に係るトランスＴとは、コア１０の代わりにコア１０Ａを備える点が異なる。なお、トランスＴＣにおいて、トランスＴと同一構成要件については、同一符号を付し、その説明を省略する。
【００６７】
コア１０Ａは、コア１０とは、第１外脚１１および第２外脚１４の代わりに、第２外脚１４Ａを備える点が異なる。第２外脚１４Ａの断面積は、コア１０に設けられていた第１外脚１１の断面積と、コア１０に設けられていた第２外脚１４の断面積と、の総和に等しい。
【００６８】
以上のトランスＴＣを、トランスＴの代わりに、図１に示した多出力スイッチング電源１に設けた場合、トランスＴを備える多出力スイッチング電源１と同様の効果を奏することができる。
【００６９】
＜第５実施形態＞
［トランスＴＤの構成］
図９は、本発明の第５実施形態に係るトランスＴＤの断面図である。トランスＴＤは、図３に示した本発明の第１実施形態に係るトランスＴとは、コア１０の代わりにコア１０Ｂを備える点が異なる。なお、トランスＴＤにおいて、トランスＴと同一構成要件については、同一符号を付し、その説明を省略する。
【００７０】
コア１０Ｂは、コア１０とは、第３中脚１５を備える点が異なる。第３中脚１５は、１次巻線ＮＰで形成される１つの環状の巻回し部の内部に存在する。すなわち、１次巻線ＮＰは、第１中脚１２と第２中脚１３と第３中脚１５とに、これら第１中脚１２と第２中脚１３と第３中脚１５とのそれぞれの間を通ることなく、巻回されている。
【００７１】
以上のトランスＴＤを、トランスＴの代わりに、図１に示した多出力スイッチング電源１に設けた場合、トランスＴを備える多出力スイッチング電源１と同様の効果を奏することができる。
【００７２】
＜第６実施形態＞
［トランスＴＥの構成］
図１０は、本発明の第６実施形態に係るトランスＴＥの断面図である。トランスＴＥは、図３に示した本発明の第１実施形態に係るトランスＴとは、コア１０の代わりにコア１０Ｃを備える点が異なる。なお、トランスＴＥにおいて、トランスＴと同一構成要件については、同一符号を付し、その説明を省略する。
【００７３】
コア１０Ｃは、コア１０とは、第３中脚１６および第４中脚１７を備える点が異なる。
【００７４】
第３中脚１６および第４中脚１７は、１次巻線ＮＰで形成される１つの環状の巻回し部の内部に存在する。すなわち、１次巻線ＮＰは、第１中脚１２と第２中脚１３と第３中脚１６と第４中脚１７とに、これら第１中脚１２と第２中脚１３と第３中脚１６と第４中脚１７とのそれぞれの間を通ることなく、巻回されている。
【００７５】
また、第１中脚１２には、第１巻線部ＮＳ１１が巻回され、第２中脚１３には、第２巻線部ＮＳ１２が巻回され、第３中脚１６には、第１巻線部ＮＳ２１が巻回され、第４中脚１７には、第２巻線部ＮＳ２２が巻回されている。
【００７６】
以上のトランスＴＥを、トランスＴの代わりに、図１に示した多出力スイッチング電源１に設けた場合、トランスＴを備える多出力スイッチング電源１と同様の効果を奏することができる。
【００７７】
＜第７実施形態＞
［多出力スイッチング電源１Ａの構成］
図１１は、本発明の第７実施形態に係る多出力スイッチング電源１Ａの回路図である。多出力スイッチング電源１Ａは、図１に示した本発明の第１実施形態に係る多出力スイッチング電源１とは、整流回路ＲＥＣ２の代わりに整流回路ＲＥＣ２Ａを備える点と、第２の２次巻線ＮＳ２の構成と、が異なる。なお、多出力スイッチング電源１Ａにおいて、多出力スイッチング電源１と同一構成要件については、同一符号を付し、その説明を省略する。
【００７８】
多出力スイッチング電源１では、第２の２次巻線ＮＳ２は、第１巻線部ＮＳ２１と、第２巻線部ＮＳ２２と、これら第１巻線部ＮＳ２１と第２巻線部ＮＳ２２との間に設けられたセンタータップと、で構成されていた。これに対して、多出力スイッチング電源１Ａでは、第２の２次巻線ＮＳ２は、第２巻線部ＮＳ２２で構成される。
【００７９】
整流回路ＲＥＣ２Ａは、ダイオードＤ２３と、キャパシタＣ２１と、を備える。ダイオードＤ２３のカソードには、キャパシタＣ２１の一方の電極と、負荷Ｌｏａｄ２の一端と、が接続される。キャパシタＣ２１の他方の電極と、負荷Ｌｏａｄ２の他端とには、第２巻線部ＮＳ２２の他端が接続され、ダイオードＤ２３のアノードには、第２巻線部ＮＳ２２の一端が接続される。
【００８０】
以上の多出力スイッチング電源１Ａによれば、多出力スイッチング電源１と同様の効果に加えて、以下の効果を奏することができる。
【００８１】
多出力スイッチング電源１Ａが備える整流回路ＲＥＣ２Ａは、多出力スイッチング電源１が備える整流回路ＲＥＣ２と比べて、簡易な構成である。また、多出力スイッチング電源１Ａが備える第２の２次巻線ＮＳ２は、多出力スイッチング電源１が備える第２の２次巻線ＮＳ２と比べて、簡易な構成である。以上によれば、多出力スイッチング電源１Ａは、多出力スイッチング電源１と比べて、さらに小型化できるとともに、コストをさらに低減できる。
【００８２】
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【００８３】
例えば、上述の第１実施形態では、多出力スイッチング電源１において、キャパシタＣ１の一方の電極と、直流電源ＶＩＮの正極と、が接続され、キャパシタＣ１の他方の電極と、スイッチ素子Ｑ２のドレインと、が接続されるとともに、スイッチ素子Ｑ１とスイッチ素子Ｑ２とが直列に接続されるものとしたが、これに限らない。例えば、図１２に示す多出力スイッチング電源１Ｂや、図１３に示す多出力スイッチング電源１Ｃのように、接続してもよい。
【００８４】
図１２に示す多出力スイッチング電源１Ｂでは、キャパシタＣ１の一方の電極には、直流電源ＶＩＮの正極の代わりに、直流電源ＶＩＮの負極が接続される。なお、多出力スイッチング電源１Ｂにおいて、多出力スイッチング電源１と同一構成要件については、同一符号を付し、その説明を省略する。
【００８５】
図１３に示す多出力スイッチング電源１Ｃでは、スイッチ素子Ｑ２がＰチャネルＭＯＳＦＥＴで構成される。キャパシタＣ１の一方の電極には、１次巻線ＮＰの他端と、スイッチ素子Ｑ１のドレインと、が接続される。キャパシタＣ１の他方の電極には、スイッチ素子Ｑ２のドレインが接続される。スイッチ素子Ｑ１のソースと、スイッチ素子Ｑ２のソースとには、直流電源ＶＩＮの負極が接続される。なお、多出力スイッチング電源１Ｃにおいて、多出力スイッチング電源１と同一構成要件については、同一符号を付し、その説明を省略する。
【００８６】
また、上述の第１実施形態では、多出力スイッチング電源１において、スイッチ素子Ｑ１、Ｑ２として、ＮチャネルＭＯＳＦＥＴを用いたが、これに限らない。例えば、スイッチ素子Ｑ１、Ｑ２として、図１４に示す多出力スイッチング電源１Ｄのように、ＮＰＮ型ＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）を用いてもよい。また、図１４に示す多出力スイッチング電源１Ｄにおいて、スイッチ素子Ｑ１、Ｑ２として、ＮＰＮ型ＢＪＴの代わりにＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を用いてもよい。
【００８７】
図１４に示す多出力スイッチング電源１Ｄでは、スイッチ素子Ｑ１のコレクタには、ダイオードＤ１のカソードが接続され、スイッチ素子Ｑ１のエミッタには、ダイオードＤ１のアノードが接続され、スイッチ素子Ｑ１にダイオードＤ１が並列に接続される。また、スイッチ素子Ｑ２のコレクタには、ダイオードＤ２のカソードが接続され、スイッチ素子Ｑ２のエミッタには、ダイオードＤ２のアノードが接続され、スイッチ素子Ｑ２にダイオードＤ２が並列に接続される。なお、多出力スイッチング電源１Ｄにおいて、多出力スイッチング電源１と同一構成要件については、同一符号を付し、その説明を省略する。
【００８８】
また、上述の第１実施形態では、多出力スイッチング電源１は、負荷Ｌｏａｄ１、Ｌｏａｄ２の２つの負荷に、直流電力を供給するものとしたが、これに限らず、３つの負荷や４つの負荷に、直流電力を供給するものとしてもよい。例えば、４つの負荷に直流電力を供給する場合には、多出力スイッチング電源１に対して、第１の２次巻線ＮＳ１および整流回路ＲＥＣ１をそれぞれ２つ追加すればよい。
【００８９】
また、上述の各実施形態では、整流回路ＲＥＣ１にダイオードＤ１１、Ｄ１２を設けるとともに、整流回路ＲＥＣ２にダイオードＤ２１、Ｄ２２を設けたが、これに限らない。例えば、ダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２の代わりに、ダイオードとは異なる整流素子や、ＭＯＳＦＥＴやバイポーラトランジスタを代表とするスイッチ素子を設けてもよい。
【符号の説明】
【００９０】
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１００；多出力スイッチング電源
１０、１０Ａ、１０Ｂ、１０Ｃ；コア
１１；第１外脚
１２；第１中脚
１３；第２中脚
１４、１４Ａ；第２外脚
１５、１６；第３中脚
１７；第４中脚
２０；制御部
Ｃ１、Ｃ１１、Ｃ２１、Ｃ１１０、Ｃ１２０；キャパシタ
Ｄ１、Ｄ２、Ｄ１１、Ｄ１２、Ｄ２１〜Ｄ２３
Ｌｏａｄ１、Ｌｏａｄ２；負荷
ＮＰ、ＮＰ１００；１次巻線
ＮＳ１、ＮＳ１１０；第１の２次巻線
ＮＳ２、ＮＳ１２０；第２の２次巻線
ＮＳ１１、ＮＳ２１；第１巻線部
ＮＳ１２、ＮＳ２２；第２巻線部
ＲＥＣ１、ＲＥＣ２、ＲＥＣ２Ａ；整流回路
Ｑ１、Ｑ２、Ｑ１００；スイッチ素子
Ｔ、ＴＡ、ＴＢ、ＴＣ、ＴＤ、ＴＥ、Ｔ１００；トランス
ＶＩＮ；直流電源
【図１】
0005450212.tif 000002
【図２】
0005450212.tif 000003
【図３】
0005450212.tif 000004
【図４】
0005450212.tif 000005
【図５】
0005450212.tif 000006
【図６】
0005450212.tif 000007
【図７】
0005450212.tif 000008
【図８】
0005450212.tif 000009
【図９】
0005450212.tif 000010
【図１０】
0005450212.tif 000011
【図１１】
0005450212.tif 000012
【図１２】
0005450212.tif 000013
【図１３】
0005450212.tif 000014
【図１４】
0005450212.tif 000015
【図１５】
0005450212.tif 000016