(57)【特許請求の範囲】
【請求項１】
シール部材が設けられる枠形状の領域であるシール領域の内側に設けられた表示領域と、該表示領域の外側に形成され、上記シール領域を含む額縁状の非表示領域とを有し、上記シール部材を介して対向基板に接着されることによって表示装置を構成するアクティブマトリクス基板であって、
絶縁性基板と、
上記表示領域における上記絶縁性基板上に形成された電極層と、
上記非表示領域における上記絶縁性基板上に配置されて上記電極層と同じ材料によって形成されたマークと、
上記電極層及びマークをそれぞれ直接に覆う第１絶縁膜と、
上記第１絶縁膜の一部を覆う第２絶縁膜とを備え、
上記第２絶縁膜は、上記シール領域の少なくとも一部において上記絶縁性基板上から除去されており、
上記マークは、上記第２絶縁膜が除去された領域に配置されると共に、上記シール領域の少なくとも一部に重なるように設けられ、
上記絶縁性基板上には、上記マークを覆っている第１絶縁膜の側面及び当該第１絶縁膜の絶縁性基板と反対側の表面を覆う保護膜が形成されている
ことを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１に記載されたアクティブマトリクス基板において、
上記表示領域における上記第２絶縁膜の表面には、透明導電膜が形成され、
上記保護膜は、上記透明導電膜と同じ材料によって形成されている
ことを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１又は２に記載されたアクティブマトリクス基板において、
上記第１絶縁膜は無機絶縁膜によって構成され、
上記第２絶縁膜は有機絶縁膜によって構成されている
ことを特徴とするアクティブマトリクス基板。
【請求項４】
請求項１乃至３の何れか１つに記載されたアクティブマトリクス基板において、
上記マークを覆っている第１絶縁膜と上記保護膜との間には、半導体層が介在されている
ことを特徴とするアクティブマトリクス基板。
【請求項５】
請求項１乃至３の何れか１つに記載されたアクティブマトリクス基板において、
上記保護膜は、上記マークを覆っている第１絶縁膜を直接に覆っている
ことを特徴とするアクティブマトリクス基板。
【請求項６】
請求項１乃至５の何れか１つに記載されたアクティブマトリクス基板において、
上記マークは、当該アクティブマトリクス基板と上記対向基板との位置合わせに用いるアライメントマークである
ことを特徴とするアクティブマトリクス基板。
【請求項７】
第１基板と、
上記第１基板に対向して配置された第２基板と、
上記第１基板及び第２基板の間に介在され、該第１基板及び第２基板同士を互いに接着する枠形状のシール部材と、
上記シール部材が設けられる枠形状の領域であるシール領域の内側に設けられた表示領域と、
上記表示領域の外側に形成され、上記シール領域を含む額縁状の非表示領域とを備えた表示装置であって、
上記第１基板は、絶縁性基板と、上記表示領域における上記絶縁性基板上に形成された電極層と、上記非表示領域における上記絶縁性基板上に配置されて上記電極層と同じ材料によって形成されたマークと、上記電極層及びマークをそれぞれ直接に覆う第１絶縁膜と、該第１絶縁膜の一部を覆う第２絶縁膜とを有し、
上記第２絶縁膜は、上記シール領域の少なくとも一部において上記絶縁性基板上から除去されており、
上記マークは、上記第２絶縁膜が除去された領域に配置されると共に、上記シール領域の少なくとも一部に重なるように設けられ、
上記絶縁性基板上には、上記マークを覆っている第１絶縁膜の側面及び当該第１絶縁膜の絶縁性基板と反対側の表面を覆う保護膜が形成されている
ことを特徴とする表示装置。
【請求項８】
請求項７に記載された表示装置において、
上記表示領域における上記第２絶縁膜の表面には、透明導電膜が形成され、
上記保護膜は、上記透明導電膜と同じ材料によって形成されている
ことを特徴とする表示装置。
【請求項９】
請求項７又は８に記載された表示装置において、
上記第１絶縁膜は無機絶縁膜によって構成され、
上記第２絶縁膜は有機絶縁膜によって構成されている
ことを特徴とする表示装置。
【請求項１０】
請求項７乃至９の何れか１つに記載された表示装置において、
上記マークを覆っている第１絶縁膜と上記保護膜との間には、半導体層が介在されている
ことを特徴とする表示装置。
【請求項１１】
請求項７乃至９の何れか１つに記載された表示装置において、
上記保護膜は、上記マークを覆っている第１絶縁膜を直接に覆っている
ことを特徴とする表示装置。
【請求項１２】
請求項７乃至１１の何れか１つに記載された表示装置において、
上記マークは、上記第１基板と上記第２基板との位置合わせに用いるアライメントマークである
ことを特徴とする表示装置。
【請求項１３】
シール部材が設けられる枠形状の領域であるシール領域の内側に設けられた表示領域と、該表示領域の外側に形成され、上記シール領域を含む額縁状の非表示領域とを有し、上記シール部材を介して対向基板に接着されることによって表示装置を構成するアクティブマトリクス基板を製造する方法であって、
絶縁性基板上の上記表示領域に電極層を形成すると共に、上記絶縁性基板上の上記非表示領域に上記電極層と同じ材料からなるマークを上記シール領域に重なるように形成する工程と、
上記絶縁性基板上に上記電極層及びマークをそれぞれ直接に覆う第１絶縁膜を形成する工程と、
上記第１絶縁膜の一部を覆うと共に、上記シール領域の少なくとも一部及び上記マークが形成されている領域から除去された第２絶縁膜を形成する工程と、
上記絶縁性基板上に上記第１絶縁膜及び第２絶縁膜を覆う材料層を形成した後に、上記材料層の表面にレジストパターンを形成し、当該レジストパターンから露出している上記材料層をエッチングすることにより、上記マークを覆っている第１絶縁膜の側面及び当該第１絶縁膜の絶縁性基板と反対側の表面を覆う保護膜を形成する工程とを有する
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１４】
請求項１３に記載されたアクティブマトリクス基板の製造方法において、
上記保護膜を形成する工程では、上記材料層としての透明導電材料層をエッチングすることによって、上記表示領域における上記第２絶縁膜の表面に透明導電膜を形成すると共に、該透明導電膜と同じ材料により上記保護膜を形成する
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１５】
請求項１３又は１４に記載されたアクティブマトリクス基板の製造方法において、
上記第１絶縁膜は無機絶縁膜によって構成され、
上記第２絶縁膜は有機絶縁膜によって構成されている
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１６】
請求項１３乃至１５の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
上記第１絶縁膜を形成する工程の後に、上記マークを覆うように上記第１絶縁膜の表面に半導体層を形成する工程を有し、
上記保護膜を形成する工程では、上記半導体層を覆うように上記保護膜を形成する
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１７】
請求項１３乃至１５の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
上記保護膜を形成する工程では、上記マークを覆っている上記第１絶縁膜の表面に直接に上記保護膜を形成する
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１８】
請求項１３乃至１７の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
上記マークは、当該アクティブマトリクス基板と上記対向基板との位置合わせに用いるアライメントマークである
ことを特徴とするアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及びその製造方法並びに表示装置に関するものである。
【背景技術】
【０００２】
一般に、液晶表示装置は、複数のＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）が形成されたアクティブマトリクス基板であるＴＦＴ基板と、これに対向する対向基板と、ＴＦＴ基板及び対向基板の間に設けられた液晶層とを有している。また、ＴＦＴ基板及び対向基板の間には、これらＴＦＴ基板及び対向基板同士を接着すると共に、液晶層を封入するためのシール部材が設けられている。【０００３】
また、液晶表示装置には、複数の画素が配置されて表示が行われる表示領域と、その周囲に設けられた非表示領域とが形成されている。上記シール部材は、非表示領域に配置される。【０００４】
ＴＦＴ基板は、上記ＴＦＴ等が形成されたガラス基板を有している。ガラス基板上には、ＴＦＴを覆う層間絶縁膜が形成され、その表面にＩＴＯ（Indium Tin Oxide）からなる画素電極が形成されている。層間絶縁膜は、例えば感光性を有するアクリル系樹脂等の有機絶縁膜によって形成されている。【０００５】
特許文献１には、シール部材とＴＦＴ基板との接着強度を高めるために、シール部材が形成される領域において有機絶縁膜からなる層間絶縁膜を除去して、そのＴＦＴ基板を構成しているガラス基板又は無機絶縁膜（パッシベーション膜やゲート絶縁膜等）を露出させることが開示されている。【０００６】
また、特許文献２には、図５３に示すように、ＴＦＴ基板１００について、ＴＦＴ１０５及び信号線１０７を覆うオーバーコート膜１０９の平坦な表面に、信号線１０７とＴＦＴ１０５のドレイン電極１０３とが重なる領域よりもやや大きい領域に重なる保護膜１１０を設けると共に、その保護膜１１０を画素電極１０４と同じ材料（ＩＴＯ）によって形成することが開示されている。そのことにより、オーバーコート膜１０９に欠陥があっても、当該欠陥の下の信号線１０７に断線が生じないようにしている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−１８６３８１号公報
【特許文献２】特開２０００−１７１８３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、ＴＦＴ基板の非表示領域に、所定のマークを形成することが知られている。このマークは、例えば、ＴＦＴ基板と対向基板とのアライメント用のマーク、ＴＦＴ基板と対向基板とのズレ量を測定するためのマーク、及びガラス基板を分断する際の分断ラインのズレ量を測定するためのマーク等である。上記マークは、ゲート配線と同じ材料によって形成することが可能である。【０００９】
一方、近年、非表示領域の縮小化が進められており、ＴＦＴ基板における非表示領域にシール部材が占める割合が高くなってきている。そのため、上記マークを、シール部材とが重ねて配置することが望まれる。【００１０】
しかし、上記特許文献１に開示されているように、シール部材とＴＦＴ基板との接着強度を高める目的でシール部材が配置される領域において層間絶縁膜を除去すると、マークは、層間絶縁膜により覆われずに、例えばゲート絶縁膜及び半導体層等によってのみ覆われることとなる。したがって、ゲート絶縁膜等にピンホールやクラックが生じていれば、そのゲート絶縁膜等を覆う画素電極材料のエッチング時に、エッチャントがゲート絶縁膜等を透過する虞がある。その結果、エッチャントによりマークがエッチングされ、当該マークが欠損したり消失してしまう問題がある。【００１１】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、非表示領域を縮小化しながらも、非表示領域に設けたマークの欠損を防止することにある。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、本発明に係るアクティブマトリクス基板は、枠状のシール部材を介して対向基板に接着されることによって表示装置を構成するアクティブマトリクス基板を対象としている。上記表示装置は、上記シール部材が設けられる枠形状の領域であるシール領域の内側に設けられた表示領域と、該表示領域の外側に形成され、上記シール領域を含む額縁状の非表示領域とを有している。【００１３】
そして、絶縁性基板と、上記表示領域における上記絶縁性基板上に形成された電極層と、上記非表示領域における上記絶縁性基板上に配置されて上記電極層と同じ材料によって形成されたマークと、上記電極層及びマークをそれぞれ直接に覆う第１絶縁膜と、該第１絶縁膜の一部を覆う第２絶縁膜とを備え、上記第２絶縁膜は、上記シール領域の少なくとも一部において上記絶縁性基板上から除去されており、上記マークは、上記第２絶縁膜が除去された領域に配置されると共に、上記シール領域の少なくとも一部に重なるように設けられ、上記絶縁性基板上には、上記マークを覆っている第１絶縁膜の側面及び当該第１絶縁膜の絶縁性基板と反対側の表面を覆う保護膜が形成されている。【００１４】
また、本発明に係るアクティブマトリクス基板の製造方法は、枠状のシール部材を介して対向基板に接着されることによって表示装置を構成するアクティブマトリクス基板を製造する方法を対象としている。上記表示装置は、上記シール部材が設けられる枠形状の領域であるシール領域の内側に設けられた表示領域と、該表示領域の外側に形成され、上記シール領域を含む額縁状の非表示領域とを有している。【００１５】
そして、絶縁性基板上の上記表示領域に電極層を形成すると共に、上記絶縁性基板上の上記非表示領域に上記電極層と同じ材料からなるマークを上記シール領域に重なるように形成する工程と、上記絶縁性基板上に上記電極層及びマークをそれぞれ直接に覆う第１絶縁膜を形成する工程と、上記第１絶縁膜の一部を覆うと共に、上記シール領域の少なくとも一部及び上記マークが形成されている領域から除去された第２絶縁膜を形成する工程と、上記絶縁性基板上に上記第１絶縁膜及び第２絶縁膜を覆う材料層を形成した後に、上記材料層の表面にレジストパターンを形成し、当該レジストパターンから露出している上記材料層をエッチングすることにより、上記マークを覆っている第１絶縁膜の側面及び当該第１絶縁膜の絶縁性基板と反対側の表面を覆う保護膜を形成する工程とを有する。
【発明の効果】
【００１６】
本発明によれば、マークを覆っている第１絶縁膜が例えばピンホールやクラック等を有していたとしても、材料層のエッチングの際に、その第１絶縁膜が保護膜（材料層）及びレジストパターンによって覆われることにより、エッチャントが第１絶縁膜を透過してマークを欠損させることを防止できる。【００１７】
しかも、マークを覆っている第１絶縁膜の側面及び当該第１絶縁膜の絶縁性基板と反対側の表面が保護膜によって覆われるようにレジストパターンが形成されるため、第１絶縁膜の厚みが特に薄くなりやすいマークのエッジ部分においても、当該第１絶縁膜をレジストパターンによって覆うことが可能になる。その結果、マークをシール領域に配置して非表示領域を縮小化しながらも、より確実にマークの欠損を防止することができる。
【図面の簡単な説明】
【００１８】
【図面の簡単な説明】
【図１】図１は、本実施形態１の液晶表示装置の要部外観を示す平面図である。
【図２】図２は、液晶表示装置の要部構造を示す断面図である。
【図３】図３は、ＴＦＴ基板の角部を拡大して示す平面図である。
【図４】図４は、液晶表示装置の要部構造を拡大して示す断面図である。
【図５】図５は、ＴＦＴ基板におけるマークが形成されている領域を拡大して示す平面図である。
【図６】図６は、図５におけるVI−VI線断面を含むＴＦＴ基板の断面図である。
【図７】図７は、図５におけるVII−VII線断面を含むＴＦＴ基板の断面図である。
【図８】図８は、周辺配線領域のゲート材料からなる配線部を示す断面図である。
【図９】図９は、周辺配線領域のソース材料からなる配線部を示す断面図である。
【図１０】図１０は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図１１】図１１は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。
【図１２】図１２は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【図１３】図１３は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図１４】図１４は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。
【図１５】図１５は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【図１６】図１６は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図１７】図１７は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。
【図１８】図１８は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【図１９】図１９は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図２０】図２０は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。
【図２１】図２１は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【図２２】図２２は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図２３】図２３は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。
【図２４】図２４は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【図２５】図２５は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図２６】図２６は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。
【図２７】図２７は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【図２８】図２８は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図２９】図２９は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。
【図３０】図３０は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【図３１】図３１は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図３２】図３２は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。
【図３３】図３３は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【図３４】図３４は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図３５】図３５は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。
【図３６】図３６は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【図３７】図３７は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図３８】図３８は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。
【図３９】図３９は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【図４０】図４０は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図４１】図４１は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。
【図４２】図４２は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【図４３】図４３は、エッチング前のレジスト層に覆われた透明導電膜を示す断面図である。
【図４４】図４４は、エッチング後のレジストパターンに覆われた保護膜を示す断面図である。
【図４５】図４５は、本実施形態２におけるマーク周辺のＴＦＴ基板の断面構造を示す図７相当図である。
【図４６】図４６は、本実施形態２におけるマーク周辺のＴＦＴ基板の断面構造を示す図６相当図である。
【図４７】図４７は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【図４８】図４８は、エッチング後のレジストパターンに覆われた保護膜を示す断面図である。
【図４９】図４９は、本実施形態３におけるＴＦＴ基板の角部を拡大して示す平面図である。
【図５０】図５０は、本実施形態３におけるマークを拡大して示す平面図である。
【図５１】図５１は、本実施形態３におけるマークを拡大して示す平面図である。
【図５２】図５２は、本実施形態３におけるマークを拡大して示す平面図である。
【図５３】図５３は、従来のＴＦＴの構成を示す断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００２０】
《発明の実施形態１》
図１〜図４４は、本発明の実施形態１を示している。
【００２１】
図１は、本実施形態１の液晶表示装置１の要部外観を示す平面図である。図２は、液晶表示装置１の要部構造を示す断面図である。図３は、ＴＦＴ基板１１の角部を拡大して示す平面図である。図４は、液晶表示装置１の要部構造を拡大して示す断面図である。
【００２２】
図５は、ＴＦＴ基板１１におけるマーク２５が形成されている領域を拡大して示す平面図である。図６は、図５におけるVI−VI線断面を含むＴＦＴ基板１１の断面図である。図７は、図５におけるVII−VII線断面を含むＴＦＴ基板１１の断面図である。図８は、周辺配線領域１７のゲート材料からなる配線部を示す断面図である。図９は、周辺配線領域１７のソース材料からなる配線部を示す断面図である。
【００２３】
また、図４３は、エッチング前のレジスト層５４に覆われた透明導電膜を示す断面図である。図４４は、エッチング後のレジストパターン５５に覆われた保護膜４５を示す断面図である。
【００２４】
本実施形態では、アクティブマトリクス基板としてのＴＦＴ基板１１を備えた液晶表示装置１を、表示装置の例として説明する。
【００２５】
液晶表示装置１は、液晶表示パネル１０と、この液晶表示パネル１０に対向して配置された照明装置であるバックライトユニット（不図示）とを有している。
【００２６】
液晶表示パネル１０は、図１、図２及び図４に示すように、アクティブマトリクス基板に構成された第１基板であるＴＦＴ基板１１と、このＴＦＴ基板１１に対向して配置された第２基板である対向基板１２と、ＴＦＴ基板１１及び対向基板１２の間に封入された液晶層１３とを有している。
【００２７】
対向基板１２は、カラーフィルタ（図示省略）及び共通電極（図示省略）等が形成された絶縁性基板である矩形状のガラス基板２２を有している。
【００２８】
ＴＦＴ基板１１及び対向基板１２の間には、これらのＴＦＴ基板１１及び対向基板１２同士を互いに接着する枠形状のシール部材１４が介在されている。液晶層１３はシール部材１４によって囲まれている。シール部材１４は、例えば紫外線硬化型のエポキシ系樹脂によって構成されている。
【００２９】
また、液晶表示パネル１０は、図１、図３及び図４に示すように、シール部材１４が設けられる枠形状の領域であるシール領域２０の内側に設けられた表示領域１５と、表示領域１５の外側に形成され、シール領域２０を含む額縁状の非表示領域１６とを有している。
【００３０】
ここで、ＴＦＴ基板１１及び対向基板１２の液晶層１３側表面には、配向膜（図示省略）がそれぞれ形成されている。
【００３１】
表示領域１５は画像が表示される領域であり、当該表示領域１５には、マトリクス状に配置された複数の画素（図示省略）が形成されている。非表示領域１６には、図３に示すように、シール領域２０と表示領域１５との間に周辺配線領域１７が形成されている。
【００３２】
ＴＦＴ基板１１は、互いに並行して延びる複数のソース配線（図示省略）と、これらに直交して延びる複数のゲート配線（図示省略）とが形成された絶縁性基板である矩形状のガラス基板２１を有している。ガラス基板２１には、さらに、各ゲート配線に沿ってそれぞれ延びる複数のＣｓ配線（図示省略）が形成されている。Ｃｓ配線は、各画素に形成される補助容量に所定の電圧を印加するための配線である。
【００３３】
ＴＦＴ基板１１の一辺の非表示領域１６には、複数の端子（図示省略）が形成され、液晶表示パネル１０を駆動するためのドライバチップ１８が実装される端子領域１９が形成されている。
【００３４】
上記周辺配線領域１７は、図８及び図９に示すように、ゲート配線と同じ材料からなる引き出し配線（図示省略）、ＣＯＭ配線（図示省略）及び検査用配線（図示省略）等の第１配線部４１と、ソース配線と同じ材料からなる引き出し線（図示省略）、Ｃｓ幹配線（図示省略）及び検査用配線（図示省略）等の第２配線部４２とが形成されている。ＣＯＭ配線は、上記対向基板１２の共通電極に所定の電圧を印加するための配線である。Ｃｓ幹配線は、上記複数のＣｓ配線に接続された幹配線である。
【００３５】
また、図４に示すように、ガラス基板２１上には、画素電極３１と、この画素電極３１に接続されたＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）３０とが各画素毎に形成されている。
【００３６】
ＴＦＴ３０は、例えばボトムゲート型のＴＦＴに構成され、表示領域１５におけるガラス基板２１の表面に形成された電極層であるゲート電極２４と、ゲート電極２４を直接に覆う第１絶縁膜であるゲート絶縁膜２６と、ゲート絶縁膜２６の表面に形成された半導体層３２とを有している。
【００３７】
ゲート電極２４は、例えば、Ａｌ合金の単層膜、又はＡｌ膜、Ｃｕ膜、Ｍｏ膜、Ｔｉ膜若しくはこれらの積層膜によって構成されている。ゲート絶縁膜２６は、例えばシリコン窒化膜（ＳｉＮｘ膜）等の無機絶縁膜により構成され、例えば０．４μｍ程度の厚みに形成されている。また、半導体層３２は、例えば真性アモルファスシリコン及びｎ＋アモルファスシリコン等によって形成されている。
【００３８】
半導体層３２の表面には、この半導体層３２の左右両側に設けられたオーミックコンタクト層３４が形成されている。オーミックコンタクト層３４は、例えばｎ＋シリコンによって構成されている。
【００３９】
また、対向基板１２の上記半導体層３２に対向する領域には、ブラックマトリクス３３が形成されている。ブラックマトリクス３３は、黒色の樹脂膜や、反射率が低い金属膜等によって構成されている。
【００４０】
オーミックコンタクト層３４の表面には、ソース電極３５及びドレイン電極３６が形成されている。さらに、ソース電極３５に接続されたソース配線３７がゲート絶縁膜２６の表面に形成されている。ソース配線３７、ソース電極３５及びドレイン電極３６は、例えば、Ａｌ合金及びＭｏの積層膜、又はＡｌ膜、Ｃｕ膜、Ｍｏ膜、Ｔｉ膜若しくはこれらの積層膜によって構成されている。
【００４１】
本実施形態のＴＦＴ基板１１は、いわゆるPixel On Pas構造を有し、上記ソース配線３７、ソース電極３５、ドレイン電極３６、及びゲート絶縁膜２６の一部は、パッシベーション膜２８と第２絶縁膜である層間絶縁膜２７とによって覆われている。パッシベーション膜２８は、例えばシリコン窒化膜により構成され、０．１〜０．７μｍの厚みであって例えば０．３μｍ程度の厚みに形成されている。層間絶縁膜２７は、例えば感光性を有するアクリル系樹脂等の有機絶縁膜によって構成され、パッシベーション膜２８の表面に１．０〜４．０μｍの厚みであって例えば３．０μｍ程度の厚みで形成されている。
【００４２】
層間絶縁膜２７及びパッシベーション膜２８には、ドレイン電極３６の上方位置にコンタクトホールが３９貫通形成されている。そして、表示領域１５における層間絶縁膜２７の表面には、ＩＴＯ等の透明導電膜からなる画素電極３１が形成されている。画素電極３１は、コンタクトホール３９を介してドレイン電極３６に接続されている。
【００４３】
一方、非表示領域１６におけるガラス基板２１上には、ゲート電極２４と同じ材料によって形成されたマーク２５が配置されている。マーク２５は、例えば、ＴＦＴ基板及び対向基板１２同士を貼り合わせる際の位置合わせに用いるアライメントマークである。
【００４４】
図５に示すように、マーク２５は、ガラス基板２１の表面の法線方向から見て、例えば矩形リング状のパターンに形成されている。マーク２５の外形の一辺の長さは例えば１８０μｍであり、内側の一辺の長さは例えば１２２μｍである。
【００４５】
一方、対向基板１２の非表示領域１６にも、マーク２３が形成されている。マーク２３は例えば、ブラックマトリクス３３を形成する材料と同じ材料で、一辺の長さが１００μｍの正方形に形成されている。そうして、マーク２３がマーク２５の内側に配置されるようにして、対向基板１２をＴＦＴ基板１１に対して位置合わせするようになっている。
【００４６】
例えば左右方向のズレ量を計測する場合、上記マーク２３の左右方向の中心線と、マーク２５の左右方向の中心線との距離を自動測定機（不図示）により測定する。そのことによって、ズレ量を計測する。尚、自動測定機によるマーク２３，２５の誤認が生じないように、マーク２３，２５がズレ無く重なった状態で、マーク２３の外縁とマーク２５の内縁との間に１１μｍのギャップが設けられている。さらに、マーク２３，２５の周囲５０μｍ以内には、他のパターンが配置されないようになっている。
【００４７】
そして、非表示領域１６におけるガラス基板２１上には、マーク２５を直接に覆う第１絶縁膜であるゲート絶縁膜２６が形成されている。このマーク２５を覆っているゲート絶縁膜２６は、上記ＴＦＴ３０のゲート電極２４を覆っているゲート絶縁膜２６とは分離して形成されている。
【００４８】
層間絶縁膜２７は、図３及び図４に示すように、シール領域２０の少なくとも一部においてガラス基板２１上から除去されている。言い換えれば、層間絶縁膜２７が除去された除去領域２９の少なくとも一部は、シール領域２０と重なっている。また、除去領域２９には、上記周辺配線領域１７が形成されていない。すなわち、周辺配線領域１７は、除去領域２９以外の非表示領域１６に形成されている。
【００４９】
層間絶縁膜２７である有機絶縁膜と、上記シール部材１４とは、一般に接着力が比較的弱いが、このように、シール領域２０の少なくとも一部から層間絶縁膜２７を除去することによって、シール部材１４とＴＦＴ基板１１との接着強度を高めることが可能になる。
【００５０】
そして、マーク２５は、層間絶縁膜２７が除去された領域に配置されると共に、シール領域２０の少なくとも一部に重なるように設けられている。さらに、図４、図６及び図７に示すように、ガラス基板２１上には、マーク２５を覆っているゲート絶縁膜２６の側面及び対向基板１２側表面（すなわち、上記マーク２５を覆っているゲート絶縁膜２６のガラス基板２１と反対側の表面）の全体を覆う保護膜４５が形成されている。つまり、マーク２５を覆っているゲート絶縁膜２６は、その全体が保護膜４５によって覆われている。本実施形態における保護膜４５は、上記マーク２５を覆っているゲート絶縁膜２６の側面を直接に覆っている。
【００５１】
また、保護膜４５は、画素電極３１と同じ材料であるＩＴＯ等によって形成されている。さらに、保護膜４５の外縁部分は、ガラス基板２１の表面に形成されている。そして、上記マーク２５を覆っているゲート絶縁膜２６と保護膜４５との間には、上記ＴＦＴ３０の半導体層３２と同じ材料からなる半導体層５２が介在されている。
【００５２】
−製造方法−
次に、上記ＴＦＴ基板１１及び液晶表示装置１の製造方法について説明する。液晶表示装置１は、それぞれ予め製造したＴＦＴ基板１１と対向基板１２とを液晶層１３及びシール部材１４を介して貼り合わせることによって製造する。
【００５３】
例えば対向基板１２にシール部材１４を矩形枠状に描画し、そのシール部材１４の枠内に液晶材料を滴下して供給する。次に、上記マーク２５を用いて位置合わせした対向基板１２をＴＦＴ基板１１に貼り合わせる。その後、シール部材１４に紫外線を照射して当該シール部材１４を硬化させる。そうして、液晶表示装置１を製造する。
【００５４】
尚、シール部材１４を描画するのは、対向基板１２でなく、ＴＦＴ基板１１であってもよい。
【００５５】
また、本実施形態では、液晶材料の注入を滴下方式で行う場合について説明したが、枠状のシール部材に注入口（不図示）を形成し、ディップ式の真空注入を行った後に、その注入口を封止する方法を用いてもよい。
【００５６】
ここで、図１０〜図４２を参照して、ＴＦＴ基板１１の製造工程について詳細に説明する。図１０，図１３，図１６，図１９，図２２，図２５，図２８，図３１，図３４，図３７，及び図４０は、ＴＦＴ基板のマーク周辺の製造工程を示す断面図である。
【００５７】
また、図１１，図１４，図１７，図２０，図２３，図２６，図２９，図３２，図３５，図３８，及び図４１は、ＴＦＴ基板のゲート材料からなる配線部周辺の製造工程を示す断面図である。図１２，図１５，図１８，図２１，図２４，図２７，図３０，図３３，図３６，図３９，及び図４２は、ＴＦＴ基板のソース材料からなる配線部周辺の製造工程を示す断面図である。
【００５８】
まず、第１の工程では、第１のフォトリソ工程により、表示領域１５のガラス基板２１上にゲート電極２４を形成すると共に、非表示領域１６のガラス基板２１上にゲート電極２４と同じ材料からなるマーク２５をシール領域２０に重なるように形成する。
【００５９】
すなわち、図１０〜図１２に示すように、非表示領域１６のシール領域２０におけるガラス基板２１の表面に、例えばＡｌ合金の単層膜からなるマーク２５を矩形リング状に形成する。これと同時に、表示領域１５におけるガラス基板２１の表面にゲート電極２４を形成すると共に、非表示領域１６の周辺配線領域１７におけるガラス基板２１の表面に第１配線部４１を形成する。
【００６０】
次に、第２の工程では、図１３〜図１５に示すように、ガラス基板２１上にシリコン窒化膜を０．４μｍ程度の厚みに成膜することにより、ガラス基板２１上にゲート電極２４、マーク２５及び第１配線部４１をそれぞれ直接に覆うゲート絶縁膜２６を形成する。さらに、ゲート絶縁膜２６の表面に、例えば真性アモルファスシリコン及びｎ＋アモルファスシリコン等からなる半導体材料層５１を形成する。
【００６１】
次に、第３の工程では、図１６〜図１８に示すように、第２のフォトリソ工程により、上記半導体材料層５１を、マーク２５上と各ＴＦＴ３０の形成領域とにおいて残す一方、非表示領域１６において除去する。よって、図１７及び図１８に示すように、周辺配線領域１７ではゲート絶縁膜２６が露出している。こうして、ＴＦＴ３０の形成領域において半導体層３２をゲート絶縁膜２６の表面に形成すると共に、マーク２５を覆うようにゲート絶縁膜２６の表面に半導体層５２を形成する。
【００６２】
次に、第４の工程では、図１９〜図２１に示すように、第３のフォトリソ工程により、非表示領域１６の周辺配線領域１７におけるゲート絶縁膜２６の表面に第２配線部４２を形成する。第２配線部４２は、ゲート絶縁膜２６上に、例えばＡｌ合金膜４２ａとＭｏ膜４２ｂとをこの順に成膜してフォトリソグラフィを行うことにより形成する。
【００６３】
次に、第５の工程では、図２２〜図２４に示すように、ガラス基板２１上の全体にパッシベーション膜２８及び層間絶縁膜（有機絶縁膜）２７をこの順に積層して形成する。パッシベーション膜２８は、０．３μｍ程度の厚みのシリコン窒化膜によって形成する。層間絶縁膜２７は、３．０μｍ程度の厚みの感光性を有するアクリル系樹脂によって形成する。
【００６４】
次に、第６の工程では、図２５〜図２７に示すように、第４のフォトリソ工程により、非表示領域１６の一部から層間絶縁膜２７を除去することによって、除去領域２９を形成する。こうして、ゲート絶縁膜２６の一部を覆うと共に、シール領域２０の少なくとも一部及びマーク２５が形成されている領域から除去された層間絶縁膜２７を形成する。
【００６５】
次に、第７の工程では、図２８〜図３０に示すように、上記層間絶縁膜２７を除去した領域においてパッシベーション膜２８をエッチングして除去すると共に、半導体層５２に覆われていないゲート絶縁膜２６も同じ工程でエッチングして除去する。このとき、半導体層５２をマスクとして用いることができる。また、ゲート絶縁膜２６をエッチングする際に、半導体層５２の一部もエッチングされるので、半導体層５２の膜厚は薄くなる。
【００６６】
次に、第８の工程では、図３１〜図３３に示すように、ガラス基板２１上にゲート絶縁膜２６及び層間絶縁膜２７を覆う材料層としての透明導電材料層５３を形成する。透明導電材料層５３には、例えばＩＴＯやＩＺＯ（Indium Zinc Oxide）等を適用することができる。
【００６７】
その後、第９の工程では、図３４〜図３６に示すように、上記透明導電材料層５３の表面にレジスト材料を塗布してレジスト層５４を形成する。
【００６８】
続いて、第１０の工程では、図３７〜図３９及び図４３に示すように、レジスト層５４をパターニングして、透明導電材料層５３の表面にレジストパターン５５を形成する。図３７に示すように、シール領域２０のレジストパターン５５の側部５７は、透明導電材料層５３におけるゲート絶縁膜２６の側面を覆っている部分５８の外側に配置されている。一方、表示領域１５では、各画素電極３１の形成領域にレジストパターン５５が形成されている。
【００６９】
次に、第１１の工程では、図４０〜図４２及び図４４に示すように、レジストパターン５５から露出している透明導電材料層５３をエッチングすることにより、マーク２５を覆っているゲート絶縁膜２６の側面及びゲート絶縁膜２６の対向基板１２側（ゲート絶縁膜２６のガラス基板２１と反対側）を覆う保護膜４５を形成する。このとき、保護膜４５は、半導体層５２の側面及び半導体層５２の対向基板１２側表面を覆う一方、レジストパターン５５によって覆われている。また、表示領域１５においてレジストパターン５５に重なっていた透明導電材料層５３によって、層間絶縁膜２７の表面に画素電極３１を形成する。
【００７０】
その後、レジストパターン５５をガラス基板２１上から除去して、ＴＦＴ基板１１を製造する。
【００７１】
−実施形態１の効果−
したがって、この実施形態１によると、マーク２５を覆っているゲート絶縁膜２６が例えばピンホールやクラック等を有していたとしても、透明導電材料層５３のエッチングの際に、ゲート絶縁膜２６が保護膜４５及びレジストパターン５５によって覆われることにより、エッチャントがゲート絶縁膜２６を透過してマーク２５を欠損させることを防止できる。
【００７２】
しかも、マーク２５を覆っているゲート絶縁膜２６の側面及び対向基板１２側が保護膜４５によって覆われるようにレジストパターン５５が形成されるため、ゲート絶縁膜２６の厚みが特に薄くなりやすいマーク２５のエッジ部分においても、当該ゲート絶縁膜２６をレジストパターン５５によって確実に覆うことができる。その結果、マーク２５をシール領域２０に配置して非表示領域１６を縮小化しながらも、より確実にマーク２５の欠損を防止することができる。
【００７３】
また、ゲート絶縁膜２６と保護膜４５との間に半導体層５２を設けるようにしたので、この半導体層５２によってマーク２５の欠損をより効果的に防止することができる。そうして、欠損せずに形成されたマーク２５によって、ＴＦＴ基板１１と対向基板１２とを高精度に位置合わせして互いに貼り合わせることができる。
【００７４】
《発明の実施形態２》
図４５〜図４８は、本発明の実施形態２を示している。
【００７５】
図４５は、本実施形態２におけるマーク２５周辺のＴＦＴ基板１１の断面構造を示す図７相当図である。図４６は、本実施形態２におけるマーク２５周辺のＴＦＴ基板１１の断面構造を示す図６相当図である。図４７は、ＴＦＴ基板１１のマーク２５周辺の製造工程を示す断面図である。図４８は、エッチング後のレジストパターン５５に覆われた保護膜４５を示す断面図である。
【００７６】
尚、以降の各実施形態では、図１〜図４４と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００７７】
上記実施形態１では、マーク２５を覆っているゲート絶縁膜２６の表面に半導体層５２が残存していたのに対し、本実施形態２は、このような半導体層５２が、一旦形成された後に全て除去されたものである。すなわち、本実施形態における保護膜４５は、図４５及び図４６に示すように、ゲート絶縁膜２６の表面に直接に形成されている。
【００７８】
本実施形態の液晶表示装置１を製造する場合には、上記実施形態１における第３の工程（第２のフォトリソ工程）において、半導体層５２をマーク２５上及びＴＦＴ３０の形成領域にそれぞれ残すようにする。
【００７９】
その後、上記実施形態１における第７の工程において、マーク２５上の半導体層５２をゲート絶縁膜２８のエッチングマスクとして用いている際に、その半導体層５２のパターンは、エッチングによって全て除去される。ここで、ＴＦＴ３０の形成領域の半導体層５２は、層間絶縁膜２７とパッシベーション膜２８で覆われているので、エッチングされない。
【００８０】
このように、半導体層５２がマーク２５上から除去される場合には、マーク２５のエッジ部分の上に積層される膜（ゲート絶縁膜２６）の厚みが、その他の部分（例えばＴＦＴ３０の形成領域）よりも薄くなってしまう。しかし、本実施形態では、図４７及び図４８に示すように、マーク２５のエッジ部分においても、ゲート絶縁膜２６をレジストパターン５５によって確実に覆うことができるため、上記実施形態１と同様に、マーク２５をシール領域２０に配置して非表示領域１６を縮小化しながらも、より確実にマーク２５の欠損を防止することができる。
【００８１】
《発明の実施形態３》
図４９〜図５２は、本発明の実施形態３を示している。
【００８２】
図４９は、本実施形態３におけるＴＦＴ基板１１の角部を拡大して示す平面図である。図５０〜図５２は、本実施形態３におけるマーク２５を拡大して示す平面図である。
【００８３】
上記実施形態１では、ＴＦＴ基板１１のシール領域２０に、対向基板１２の位置合わせ用のアライメントマークとしてのマーク２５を形成したが、本発明はこれに限らず、図４９〜図５２に示すように、その他のマーク２５を形成するようにしてもよい。
【００８４】
ここで、図５０に示すマーク２５は、ガラス基板２１を大判のガラス基板母材から分断して製造する際の分断ラインの目印となるマークである。図５１に示すマーク２５は、ＴＦＴ基板１１に対する対向基板１２のズレ量を目視により確認するためのマークである。また、図５２に示すマーク２５は、上記分断ラインのズレ量を目視により確認するためのマークである。
【００８５】
図５１に示すマーク２５は、上記実施形態１におけるマーク２５と同様の構成が、２行×４列の合計で８個並んだものである。しかし、対向基板１２のマーク２３とＴＦＴ基板１１のマーク２５とがズレ無く重なった状態で、マーク２３の外縁とマーク２５の内縁との間に形成されるギャップは、８組のマーク２３，２５のそれぞれにおいて互いに異なっている。
【００８６】
各組のマーク２３，２５のギャップは、例えば１μｍ刻みで３μｍから１０μｍまでの８種類の大きさに規定されている。そして、ギャップが３μｍであるマーク２３，２５について、マーク２３の外形の正方形における一辺と、マーク２５の内縁の正方形における一辺とが接触していれば、そのズレ量が３μｍであると判断する。このマーク２３，２５を用いれば、簡易にズレ量を検出することが可能となる。尚、高精度にズレ量を検出する場合には、上記実施形態１のマーク２３，２５を用いることが好ましい。
【００８７】
《その他の実施形態》
上記各実施形態では、表示装置の例として液晶表示装置について説明したが、本発明はこれに限らず、例えば電子ブック等に用いられるマイクロカプセル型電気泳動方式の表示装置や、有機ＥＬ表示装置等の他の表示装置についても、同様に適用することができる。      
【００８８】
例えば、マイクロカプセル型電気泳動方式の表示装置では、バスラインによって生じる電界のＴＦＴ基板の電極に対する影響を低減するために、ＴＦＴ基板に設けられている画素電極の下に有機絶縁膜（層間絶縁膜）が形成されている。よって、当該表示装置に本発明を適用すれば、その非表示領域を縮小化しながらも、非表示領域に設けたマークの欠損を防止することができる。
【００８９】
また、上記各実施形態では、透明導電膜を材料層の例として説明したが、本発明はこれに限らず、透明導電膜以外の材料からなる他の層を材料層として適用することが可能である。
【産業上の利用可能性】
【００９０】
以上説明したように、本発明は、アクティブマトリクス基板及びその製造方法並びに表示装置について有用である。
【符号の説明】
【００９１】
【符号の説明】
１      液晶表示装置 
１１      ＴＦＴ基板（第１基板）
１２      対向基板（第２基板）
１４      シール部材 
１５      表示領域 
１６      非表示領域 
２０      シール領域 
２１      ガラス基板（絶縁性基板） 
２４      ゲート電極（電極層） 
２５      マーク 
２６      ゲート絶縁膜（第１絶縁膜） 
２７      層間絶縁膜（第２絶縁膜） 
３１      画素電極 
４５      保護膜 
５２      半導体層 
５３      透明導電材料層（材料層）
５５      レジストパターン
［補正の理由等］
段落［００１８］、［００３７］、［００４２］、［００５１］、［００９１］において誤記の訂正を行いました。これらは、いずれも出願当初の明細書の記載及び図面の記載から誤記であることが明白です。従って、本補正は出願当初の明細書等に記載した事項の範囲内においてするものです。
【図１】
0005450825.tif 000002
【図２】
0005450825.tif 000003
【図３】
0005450825.tif 000004
【図４】
0005450825.tif 000005
【図５】
0005450825.tif 000006
【図６】
0005450825.tif 000007
【図７】
0005450825.tif 000008
【図８】
0005450825.tif 000009
【図９】
0005450825.tif 000010
【図１０】
0005450825.tif 000011
【図１１】
0005450825.tif 000012
【図１２】
0005450825.tif 000013
【図１３】
0005450825.tif 000014
【図１４】
0005450825.tif 000015
【図１５】
0005450825.tif 000016
【図１６】
0005450825.tif 000017
【図１７】
0005450825.tif 000018
【図１８】
0005450825.tif 000019
【図１９】
0005450825.tif 000020
【図２０】
0005450825.tif 000021
【図２１】
0005450825.tif 000022
【図２２】
0005450825.tif 000023
【図２３】
0005450825.tif 000024
【図２４】
0005450825.tif 000025
【図２５】
0005450825.tif 000026
【図２６】
0005450825.tif 000027
【図２７】
0005450825.tif 000028
【図２８】
0005450825.tif 000029
【図２９】
0005450825.tif 000030
【図３０】
0005450825.tif 000031
【図３１】
0005450825.tif 000032
【図３２】
0005450825.tif 000033
【図３３】
0005450825.tif 000034
【図３４】
0005450825.tif 000035
【図３５】
0005450825.tif 000036
【図３６】
0005450825.tif 000037
【図３７】
0005450825.tif 000038
【図３８】
0005450825.tif 000039
【図３９】
0005450825.tif 000040
【図４０】
0005450825.tif 000041
【図４１】
0005450825.tif 000042
【図４２】
0005450825.tif 000043
【図４３】
0005450825.tif 000044
【図４４】
0005450825.tif 000045
【図４５】
0005450825.tif 000046
【図４６】
0005450825.tif 000047
【図４７】
0005450825.tif 000048
【図４８】
0005450825.tif 000049
【図４９】
0005450825.tif 000050
【図５０】
0005450825.tif 000051
【図５１】
0005450825.tif 000052
【図５２】
0005450825.tif 000053
【図５３】
0005450825.tif 000054