(57)【特許請求の範囲】
【請求項１】
入力電圧を整流して出力する整流回路と、
平滑インダクタと平滑コンデンサとの直列回路からなり、前記整流回路の出力端子間に接続される平滑回路と、
スナバ回路とを備えた電力変換装置であって、
前記スナバ回路は、
第１コンデンサと第１ダイオードとが直列に接続される直列回路からなり、前記整流回路の出力端子間に接続される第１直列回路と、
前記第１直列回路の第１コンデンサと第１ダイオードの直列接続点と、前記整流回路の平滑インダクタと平滑コンデンサの直列接続点との間に接続され、かつ制御端子を有する電圧制御部と、
前記整流回路と前記平滑回路の平滑コンデンサとの接続点を基準点とし、この基準点にその一端が接続され、その他端が前記電圧制御部の制御端子に接続される基準電圧設定部とを有している
ことを特徴とする電力変換装置。
【請求項２】
前記電圧制御部は、前記第１直列回路の第１コンデンサが充電されるとき、前記基準電圧設定部が設定する基準電圧に基づいて、前記基準点に対する前記第１直列回路の第１コンデンサと第１ダイオードの直列接続点の電位を所定値に維持することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記電圧制御部は、電圧制御素子で構成され、
前記基準電圧設定部は、定電圧素子で構成される
ことを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記電圧制御部は、第２ダイオードと制御端子を有する電圧制御素子とを直列接続した第２直列回路と、
前記第２ダイオードと電圧制御素子の直列接続点と、前記基準点との間に接続された第２コンデンサで構成され、
前記基準電圧設定部は、定電圧素子で構成されている
ことを特徴とする請求項２に記載の電力変換装置。
【請求項５】
前記電圧制御部は、第２ダイオードと制御端子を有する電圧制御素子とを直列接続した第２直列回路と、
前記第２直列回路の電圧制御素子の両端子間に接続された第２コンデンサで構成され、
前記基準電圧設定部は、定電圧素子で構成されている
ことを特徴とする請求項２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置、特にスイッチング電源等に用いられるダイオード等の半導体スイッチング素子に印加されるサージ電圧を抑制するに好適なスナバ回路を備えた電力変換装置に関する。
【背景技術】
【０００２】
従来、入力された直流電圧を半導体スイッチング素子によりスイッチングして交流を生成した後、変圧器によって昇圧または降圧し、これを整流して異なる直流電圧に変換して出力する絶縁型ＤＣ−ＤＣコンバータが知られている（例えば、特許文献１参照。）。
【０００３】
図１４は、直流から交流を生成する半導体スイッチング素子にＭＯＳＦＥＴを用いて構成した絶縁型ＤＣ−ＤＣコンバータ（以下、「ＤＣ−ＤＣコンバータ」という。）の一例を示した概略構成図である。このＤＣ−ＤＣコンバータは、２つのＭＯＳＦＥＴのうち、一方のＭＯＳＦＥＴ（Ｑ１またはＱ３）のソースと、他方のＭＯＳＦＥＴ（Ｑ２またはＱ４）のドレインを接続した直列回路が２組並列に接続されてインバータ２を構成している。
【０００４】
オンオフ制御部３は、インバータ２のＭＯＳＦＥＴ（Ｑ１、Ｑ４）をそれぞれオンする一方、ＭＯＳＦＥＴ（Ｑ２、Ｑ３）をそれぞれオフする状態（第１の状態）と、このオンとオフを入れ替えた状態（第２の状態）およびすべてのＭＯＳＦＥＴ（Ｑ１〜Ｑ４）をオフする状態（第３の状態）を作る。そしてオンオフ制御部３は、これら第１〜第３の状態を高速で切り替え、変圧器Ｔの一次巻線Ｗ１に高周波の交流（矩形波）が印加されるように制御する。このように制御することによって、変圧器Ｔの二次巻線Ｗ２には一次巻線Ｗ１に与えられた矩形波に応じた電圧（交流）が生じる。この高周波交流の周波数は、変圧器Ｔの小型化および騒音防止のために、一般に１０ｋＨｚ以上とされることが多い。
【０００５】
変圧器Ｔの二次巻線Ｗ２には、この二次巻線Ｗ２に生じた交流を整流する４個のダイオード（Ｄ１、Ｄ２、Ｄ３、Ｄ４）からなる整流回路４が接続されている。この整流回路４の出力は脈流であるため、平滑インダクタＬおよび平滑コンデンサＣを直列に接続した平滑回路が、整流回路４の出力端子間に接続される。そして、平滑コンデンサＣの両端に生じる平滑された直流が負荷５に供給されるようになっている。
【０００６】
オンオフ制御部３は、上述したように第１〜第３の状態を高速で切り替えるとともに、ＭＯＳＦＥＴ（Ｑ１〜Ｑ４）のオン期間とオフ期間の比率を制御することによって、負荷５に印加される直流電圧値を調整する。なお、上記ＭＯＳＦＥＴ（Ｑ１〜Ｑ４）のすべてをオフする期間（第３の期間）、すなわち変圧器Ｔの一次巻線Ｗ１に印加された電圧が［０Ｖ］となる期間においても、ＤＣ−ＤＣコンバータは、平滑インダクタＬに蓄えられた磁気エネルギーを放出し、負荷５に電流を供給し続ける（還流期間）。
【０００７】
ところで、このＤＣ−ＤＣコンバータは、例えば還流期間から正の電圧が印加される期間に移行するとダイオードＤ２、Ｄ３には逆電圧が印加されるため、ごく短時間に逆電流すなわち逆回復電流を流した後、これを遮断する動作を行う。この逆回復電流の供給源は、変圧器Ｔである。変圧器Ｔの電流経路には、変圧器Ｔの漏れインダクタンスＬｅが存在する。また、ダイオード（Ｄ１〜Ｄ４）には、高速でスイッチングされた交流を直流に変換するため、電流遮断時間の短い素子が用いられる。このダイオード（Ｄ１〜Ｄ４）には寄生容量（Ｃｐ１〜Ｃｐ４）が存在する。ダイオード（Ｄ1〜Ｄ４）が電流を遮断するときに生じる損失は小さいため、この寄生容量（Ｃｐ１〜Ｃｐ４）の影響が無視できなくなる。
【０００８】
還流期間から第１の状態に移行する場合、変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２に対して、漏れインダクタンスＬｅとダイオードＤ２、Ｄ３の寄生容量Ｃｐ２、Ｃｐ３とで形成される直列共振回路によるＬＣ共振が生じる。このＬＣ共振において、漏れインダクタンスＬｅの初期電流を［０Ａ］、寄生容量Ｃｐ２、Ｃｐ３の初期電圧を［０Ｖ］の条件で、寄生容量Ｃｐ２、Ｃｐ３に生じるサージ電圧のピーク値は、ＬＣ共振回路に印加される電圧（ここでは、起電力Ｅ２）の２倍に達することが知られている。このサージ電圧のピーク値は、ＬＣ共振回路に流れる初期電流（ここでは、逆回復電流）の存在によってさらに高くなる。なお、還流期間から第２の状態に移行する場合には、ダイオードＤ１、Ｄ４についても同様のサージ電圧が印加される。
【０００９】
このサージ電圧のピーク値が素子の許容する逆電圧を超えると、ダイオード（Ｄ１〜Ｄ４）は破損する恐れがある。このようなサージ電圧からスイッチング素子を保護するためのスナバ回路を備えた電力変換装置が知られている（例えば、特許文献２〜４参照。）。
【００１０】
例えば、図１４に示した回路は、コンデンサＣｓ１とダイオードＤｓ１とが直列に接続された第１直列回路と、ダイオードＤｓ２とツェナーダイオードＤｚｓとが直列に接続された第２直列回路と、ダイオードＤｓ３とインダクタＬｓとが直列に接続された第３直列回路とを備えている。第１直列回路は整流回路４の出力端子間に接続されている。第２直列回路はその一端が第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点に接続され、その他端が平滑回路の平滑インダクタＬと平滑コンデンサＣの直列接続点に接続されている。第３直列回路は第２直列回路に並列に接続されている。
【００１１】
このように構成されたスナバ回路を有するＤＣ−ＤＣコンバータにおいて、まず、還流期間中、図１５に示すようにコンデンサＣｓ１→平滑インダクタＬ→負荷５→ダイオードＤｓ１→コンデンサＣｓ１の経路で電流が流れ、コンデンサＣｓ１に蓄えられたエネルギーは負荷５に回生される。したがって、コンデンサＣｓ１は、不要な損失を伴わずに次の充電サイクルに移行する前にほぼ［０Ｖ］まで放電する。
【００１２】
次に、還流期間の後に変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がると、スナバ回路に流れる電流は、図１６に示すように、最初に変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１→ダイオードＤｓ３→インダクタＬｓ→平滑コンデンサＣ→ダイオードＤ４→変圧器Ｔの二次巻線Ｗ２の経路で流れ始める。そして第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点の電圧が、ツェナーダイオードＤｚｓのツェナー電圧Ｖｚｓと平滑コンデンサＣの両端電圧、すなわち負荷５に印加される出力電圧Ｅｏとの和（Ｖｚｓ＋Ｅｏ）を超えると、スナバ回路に流れる電流は、上記経路に加えて、図１７に示すように変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１→ダイオードＤｓ２→ツェナーダイオードＤｚｓ→平滑コンデンサＣ→ダイオードＤ４→変圧器Ｔの二次巻線Ｗ２の経路でも流れ始める。
【００１３】
このようにダイオードＤ２、Ｄ３が電流を遮断しても漏れインダクタンスＬｅの電流がスナバ回路に流れ続けるため、ダイオードＤ２、Ｄ３の寄生容量Ｃｐ２、Ｃｐ３の充電電流が低減され、ダイオードＤ２、Ｄ３に印加される電圧は低くなる。
【００１４】
次に、上記スナバ回路に流れる電流によりコンデンサＣｓ１が充電され、その両端電圧Ｅｃは上昇する。これにより、漏れインダクタンスＬｅには出力電圧ＥｏとコンデンサＣｓ１の両端電圧Ｅｃとを加えた電圧が逆電圧として印加され、漏れインダクタンスＬｅに流れていた電流は減少する。これに伴ってダイオードＤｓ１が導通するとインダクタＬｓの電流は、図１８に示すようにインダクタＬｓ→平滑コンデンサＣ→ダイオードＤｓ１→ダイオードＤｓ３→インダクタＬｓの経路で流れるようになり、インダクタＬｓに蓄えられたエネルギーが平滑コンデンサＣに移行する。
【００１５】
このように、スナバ回路に流れる電流を第２直列回路と第３直列回路に分流させると、第２直列回路のツェナーダイオードＤｚｓで発生する損失を低減させることができる。これにより、第３直列回路を有しないスナバ回路に比べて装置効率を向上させることができる。
【００１６】
ここで、上記スナバ回路を適用したＤＣ−ＤＣコンバータにおいて、変圧器Ｔの漏れインダクタンスＬｅとコンデンサＣｓ１との共振によってコンデンサＣｓ１の両端に生じる電圧Ｅｃのピーク電圧値Ｅｃｐは、簡単化のためインダクタＬｓの影響を無視すると、次式で示される。
【００１７】
Ｅｃｐ＝２×｛Ｅ２−（Ｅｏ＋Ｖｚｓ）｝
このため、整流電圧Ｅｒのピーク値Ｅｒｐは、次式となる。
Ｅｒｐ＝２×｛Ｅ２−（Ｅｏ＋Ｖｚｓ）｝＋（Ｅｏ＋Ｖｚｓ）
＝２×Ｅ２−（Ｅｏ＋Ｖｚｓ）
この式が示すように、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値Ｅｒｐは、スナバ回路がない場合に印加される電圧［２×Ｅ２］よりも低く抑えられる。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開昭６１−１０６０６８号公報
【特許文献２】特開平９−２８５１２６号公報（図３）
【特許文献３】特開平１１−９８８３６号公報（図８）
【特許文献４】特開２００９−２４７１３２号公報（図６）
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、上述の従来のスナバ回路では、ＤＣ−ＤＣコンバータの運転状態によって、整流回路４に印加される電圧が抑制されない場合がある。具体的には、ＤＣ−ＤＣコンバータが起動するとき、オンオフ制御部３はＭＯＳＦＥＴ（Ｑ１〜Ｑ４）のオン期間をゼロから開始し、徐々にオン期間を長くして、出力電圧Ｅｏを［０Ｖ］から定格電圧まで立ち上げていくという、いわゆるソフトスタート制御を一般的に行う。また、負荷５が過負荷状態になった場合には、ＭＯＳＦＥＴ（Ｑ１〜Ｑ４）のオン期間をゼロ付近にまで短くして出力電圧Ｅｏを低下させ、出力電流が制限値を超えないようにする制御が行われる。このときにも、出力電圧Ｅｏは略［０Ｖ］になる場合がある。
【００２０】
このような場合、上述のスナバ回路では、出力電圧Ｅｏが［０Ｖ］になると、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値Ｅｒｐは、
Ｅｒｐ＝２×Ｅ２−Ｖｚｓ
となり、電圧を抑制する効果が低減するという問題がある。
【００２１】
ここで、ダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値を低い値に抑制するためにツェナー電圧Ｖｚｓを高い値に設定することが考えられる。しかし、ツェナー電圧Ｖｚｓを高くすると、ツェナーダイオードＤｚｓで生じる損失が増加し、装置効率が低下する。さらに、熱容量の大きなツェナーダイオードＤｚｓを使用する必要があり、装置が大型、高価格になるという問題がある。
【００２２】
本発明は、このような従来の電力変換装置が有していた問題を解決しようとするものであり、出力電圧Ｅｏの値に係わらず、整流回路に印加される電圧のピーク値を抑制することができる電力変換装置を実現することを目的とする。
【課題を解決するための手段】
【００２３】
上記目的を達成するために、本発明に係る課題解決手段は、入力電圧を整流して出力する整流回路と、平滑インダクタと平滑コンデンサとの直列回路からなり、前記整流回路の出力端子間に接続される平滑回路と、スナバ回路とを備えた電力変換装置において、前記スナバ回路は、第１コンデンサと第１ダイオードとが直列に接続される直列回路からなり、前記整流回路の出力端子間に接続される第１直列回路と、前記第１直列回路の第１コンデンサと第１ダイオードの直列接続点と、前記整流回路の平滑インダクタと平滑コンデンサの直列接続点との間に接続され、かつ制御端子を有する電圧制御部と、前記整流回路と前記平滑回路の平滑コンデンサとの接続点を基準点とし、この基準点にその一端が接続され、その他端が前記電圧制御部の制御端子に接続される基準電圧設定部とを有していることを特徴とする。
【００２４】
また、前記電圧制御部は、前記第１直列回路の第１コンデンサが充電されるとき、前記基準電圧設定部が設定する基準電圧に基づいて、前記基準点に対する前記第１直列回路の第１コンデンサと第１ダイオードの直列接続点の電圧を所定値に維持することを特徴とする。
【００２５】
さらに、前記電圧制御部は、第２ダイオードと制御端子を有する電圧制御素子とが直列に接続された第２直列回路であり、前記基準電圧設定部は、定電圧素子であることを特徴とする。
【００２６】
さらに、前記第２直列回路の第２ダイオードと電圧制御素子の直列接続点と前記基準点との間、若しくは前記第２直列回路の電圧制御素子の両端子間に第２コンデンサが接続されていることを特徴とする。
【発明の効果】
【００２７】
本発明により、入力電圧を直流電圧に変換する電力変換装置において、整流回路を構成するダイオードが逆回復電流を遮断したときに、出力電圧Ｅｏの値に係わらず、基準点に対する第１コンデンサと第１ダイオードの直列接続点の電位が所定値に維持されるので、整流回路に印加される電圧のピーク値を効果的に抑制することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明に係る電力変換装置の一実施形態であるＤＣ−ＤＣコンバータの構成を示す概略回路図。
【図２】図１に示すスナバ回路の具体的な実施形態を示すＤＣ−ＤＣコンバータの概略回路図。
【図３】図２に示すＤＣ−ＤＣコンバータにおいて還流期間中にスナバ回路を流れる電流の経路を示す図。
【図４】図３に示すＤＣ−ＤＣコンバータにおいてコンデンサＣｓ１の充電電流が流れる経路を示す図。
【図５】本発明に係る電力変換装置の他の実施形態であるＤＣ−ＤＣコンバータの構成を示す概略回路図。
【図６】本発明に係る電力変換装置のさらに他の実施形態であるＤＣ−ＤＣコンバータの構成を示す概略回路図。
【図７】本発明に係る電力変換装置のさらに他の実施形態であるＤＣ−ＤＣコンバータの構成を示す概略回路図。
【図８】本発明に係る電力変換装置のさらに他の実施形態であるＤＣ−ＤＣコンバータの構成を示す概略回路図。
【図９】本発明に係る電力変換装置のさらに他の実施形態であるＤＣ−ＤＣコンバータの構成を示す概略回路図。
【図１０】図９に示すＤＣ−ＤＣコンバータにおいてコンデンサＣｓ１の充電電流が流れる経路を示す図。
【図１１】図９に示すＤＣ−ＤＣコンバータのスナバ回路に流れる電流波形を示す図。
【図１２】本発明に係る電力変換装置のさらに他の実施形態であるＤＣ−ＤＣコンバータの構成を示す概略回路図。
【図１３】本発明に係る電力変換装置のさらに他の実施形態であるＤＣ−ＤＣコンバータの構成を示す概略回路図。
【図１４】従来の電力変換装置の一実施形態であるＤＣ−ＤＣコンバータの構成を示す概略回路図。
【図１５】図１４に示すＤＣ−ＤＣコンバータにおいて還流期間にスナバ回路を流れる電流の経路を示す図。
【図１６】図１４に示すＤＣ−ＤＣコンバータにおいてコンデンサＣｓ１の充電初期の電流が流れる経路を示す図。
【図１７】図１４に示すＤＣ−ＤＣコンバータにおいてコンデンサＣｓ１の充電電流が流れる経路を示す図。
【図１８】図１４に示すＤＣ−ＤＣコンバータにおいてインダクタＬｓが保持するエネルギーを負荷に回生する電流経路を示す図。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態を図１〜図１３に基づいて詳細に説明する。なお、図１〜図１３において、従来の電力変換装置の一例として示した図１４のＤＣ−ＤＣコンバータと共通する構成要素には同符号を付し、その説明を省略する。
【００３０】
図１は、本発明の実施形態に係る電力変換装置の一実施例であるＤＣ−ＤＣコンバータの構成を示す概略回路図である。
本発明に係る電力変換装置の特徴はスナバ回路にある。図１４に示した従来のＤＣ−ＤＣコンバータにおいて、スナバ回路の第２直列回路は、ダイオードＤｓ２とツェナーダイオードＤｚｓとで構成されている。これに対し、本発明では、従来の第２直列回路に代えて、電圧制御部６がコンデンサＣｓ１とダイオードＤｓ１の直列接続点と、平滑インダクタと平滑コンデンサの直列接続点との間に接続される。また、電圧制御部６の制御端子と基準点との間には、基準電圧設定部７が接続される。
【００３１】
本発明において、変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１（Ｄ３）→コンデンサＣｓ１→電圧制御部６→平滑コンデンサＣ→ダイオードＤ４（Ｄ２）→変圧器Ｔの二次巻線Ｗ２の経路で電流が流れるとき、コンデンサＣｓ１とダイオードＤｓ１の直列接続点の電位は、電圧制御部６の動作により、基準点に対して所定値に維持される。この所定値は、制御端子を通して電圧制御部６に与えられる基準電圧に基づいて定められる。基準電圧は基準点に対する電位であり、基準電圧設定部７が発生する。基準電圧設定部７が発生する基準電圧は、出力電圧Ｅｏの値に影響されない。
【００３２】
図２は、図１に示す実施態様のより具体的な一実施例であるＤＣ−ＤＣコンバータの構成を示す概略回路図である。この実施例では、電圧制御部６が電圧制御素子であるトランジスタＴｒで構成されている。また、基準電圧設定部７が定電圧素子であるツェナーダイオードＤｚｂで構成されている。
【００３３】
具体的には、本発明の電圧制御部６に対応するトランジスタＴｒの一端が第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点に接続され、その他端が平滑回路の平滑インダクタＬと平滑コンデンサＣの直列接続点に接続されている。また、トランジスタＴｒのベース端子にはツェナーダイオードＤｚｂの一端が接続され、ツェナーダイオードＤｚｂの他端は基準点に接続されている。
【００３４】
このような特徴ある本発明のスナバ回路の動作について詳細に説明する。まず、還流期間中、図３に示すようにコンデンサＣｓ１→平滑インダクタＬ→負荷５→ダイオードＤｓ１→コンデンサＣｓ１の経路で電流が流れ、コンデンサＣｓ１に蓄えられたエネルギーは負荷５に回生される。したがって、コンデンサＣｓ１は、不要な損失を伴わずに次の充電サイクルに移行する前にほぼ［０Ｖ］まで放電する。
【００３５】
次に、変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がると、整流回路４のダイオードＤ２、Ｄ３の寄生容量Ｃｐ２、Ｃｐ３が充電され、それぞれの電圧が上昇する。同時に、変圧器Ｔの二次巻線に生じた起電力Ｅ２に対応して、整流回路４の出力電圧Ｅｒが立ち上がる。整流回路４の出力電圧ＥｒがツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂを超えると、図４に示す変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１→トランジスタＴｒ→平滑コンデンサＣ→ダイオードＤ４→変圧器Ｔの二次巻線Ｗ２の経路でスナバ回路にパルス電流が流れる。
【００３６】
これによって、ダイオードＤ２、Ｄ３の寄生容量Ｃｐ２、Ｃｐ３を充電する電流がスナバ回路に分流する。その結果、寄生容量Ｃｐ２、Ｃｐ３の充電が抑制される。すなわち、整流回路４のダイオード（Ｄ１〜Ｄ４）に印加される電圧が抑制される。
【００３７】
上記ＤＣ−ＤＣコンバータにおいて、変圧器Ｔの漏れインダクタンスＬｅとコンデンサＣｓ１との共振により、コンデンサＣｓ１の両端に生じる電圧Ｅｃのピーク値Ｅｃｐは、次式で示される。
【００３８】
Ｅｃｐ＝２×（Ｅ２−Ｖｚｂ）
このため、整流電圧Ｅｒのピーク値Ｅｒｐは、次式となる。
Ｅｒｐ＝Ｅｃｐ＋Ｖｚｂ＝２×Ｅ２−Ｖｚｂ
この式が示すように、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値Ｅｒｐは、スナバ回路がない場合に印加される電圧［２×Ｅ２］よりも低く抑えられる。
【００３９】
また、ツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂは出力電圧Ｅｏの値に係わらず一定である。したがって、本発明に係るＤＣ−ＤＣコンバータは、出力電圧Ｅｏの値に係わらず、一定の電圧抑制効果を発揮することができる。
【００４０】
なお、ツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂは、ＤＣ−ＤＣコンバータの定格出力電圧と略等しい電圧に設定するのが良い。このように設定することにより、トランジスタＴｒのエミッタ−コレクタ間電圧を低くすることができる。これにより、トランジスタＴｒで発生する損失を少なくすることができ、装置の低損失化が可能となる。
【００４１】
なお、還流期間中、トランジスタＴｒのエミッタ−コレクタ間に平滑コンデンサＣの電圧が逆電圧として印加される。これを防止する必要があるときは、逆耐圧を有する半導体素子、例えばダイオードＤｓ２（第２ダイオード）をトランジスタＴｒと直列に設けるのがよい。図５はダイオードＤｓ２をトランジスタＴｒのエミッタ側に設けた場合、また図６はダイオードＤｓ２をトランジスタＴｒのコレクタ側に設けた場合のＤＣ−ＤＣコンバータの構成を示す概略回路図である。
【００４２】
図７は、図１に示す実施態様のより具体的な他の実施例であるＤＣ−ＤＣコンバータの構成を示す概略回路図である。この実施例は、図５の実施例に対し、さらにコンデンサＣｓ２（第２コンデンサ）が付加されている。コンデンサＣｓ２は、ダイオードＤｓ２とトランジスタＴｒの直列接続点と基準点との間に接続される。
【００４３】
コンデンサＣｓ２は、ＤＣ−ＤＣコンバータが最初に起動したときに、変圧器Ｔの二次巻線Ｗ２の起電力Ｅ２によって充電される。充電電流が流れる経路は、変圧器Ｔの二次巻線Ｗ２→ダイオードＤ２（またはＤ３）→コンデンサＣｓ１→ダイオードＤｓ２→コンデンサＣｓ２→ダイオードＤ４（またはＤ２）→変圧器Ｔの二次巻線Ｗ２である。
【００４４】
コンデンサＣｓ２の充電電圧Ｖｓは、ツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂである。充電後はダイオードＤｓ２に放電を阻止されるため、コンデンサＣｓ２の電圧Ｖｓは常にツェナー電圧Ｖｚｂに維持される。
【００４５】
したがって、還流期間の後に変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がり、整流回路４のダイオード（Ｄ１〜Ｄ４）が逆回復するとき、変圧器Ｔの漏れインダクタンスＬｅとコンデンサＣｓ１との共振回路には、常にツェナー電圧Ｖｚｂに充電されたコンデンサＣｓ２の電圧Ｖｓが存在する。これにより、図２の実施例の場合と同様、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値Ｅｒｐは、常に［Ｅｒｐ＝２×Ｅ２−Ｖｚｂ］に抑制される。
【００４６】
図８は、図１に示す実施態様のより具体的なさらに他の実施例であるＤＣ−ＤＣコンバータの構成を示す概略回路図である。この実施例では、図５の実施例に対し、さらにコンデンサＣｓ２が付加されている。コンデンサＣｓ２はトランジスタのエミッタ−コレクタ間に並列に接続される。
【００４７】
コンデンサＣｓ２は、ＤＣ−ＤＣコンバータが最初に起動したときに、変圧器Ｔの二次巻線Ｗ２の起電力Ｅ２によって充電される。充電電流が流れる経路は、変圧器Ｔの二次巻線Ｗ２→ダイオードＤ２（またはＤ３）→コンデンサＣｓ１→ダイオードＤｓ２→コンデンサＣｓ２→平滑コンデンサＣ→ダイオードＤ４（またはＤ２）→変圧器Ｔの二次巻線Ｗ２である。
【００４８】
ここで、コンデンサＣｓ２の充電電圧Ｖｓと出力電圧Ｅｏを加えた電圧［Ｖｓ＋Ｅｏ］は、ツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂと一致する。一方、ＤＣ−ＤＣコンバータの起動時、出力電圧（平滑コンデンサの両端電圧）Ｅｏは［０Ｖ］である。したがって、ＤＣ−ＤＣコンバータの起動直後には、コンデンサＣｓ２はツェナー電圧Ｖｚｂに充電される。その後、ソフトスタート制御により平滑コンデンサＣの電圧が出力電圧Ｅｏの定格電圧まで充電されると、コンデンサＣｓ２の電圧Ｖｓは［Ｖｓ＝Ｖｚｂ−Ｅｏ］となる。
【００４９】
充電後はダイオードＤｓ２に放電を阻止されるため、コンデンサＣｓ２の電圧Ｖｓと出力電圧Ｅｏを加えた電圧［Ｖｓ＋Ｅｏ］は、常にツェナー電圧Ｖｚｂに維持される。
したがって、還流期間の後に変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がり、整流回路４のダイオード（Ｄ１〜Ｄ４）が逆回復するとき、変圧器Ｔの漏れインダクタンスＬｅとコンデンサＣｓ１との共振回路には、常にツェナー電圧Ｖｚｂに充電されたコンデンサＣｓ２の電圧Ｖｓと出力電圧Ｅｏとを加えた電圧［Ｖｓ＋Ｅｏ］が存在する。これにより、図２の実施例の場合と同様、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値Ｅｒｐは、常に［Ｅｒｐ＝２×Ｅ２−Ｖｚｂ］に抑制される。
【００５０】
なお、図２の実施例に係るＤＣ−ＤＣコンバータにおいて、トランジスタＴｒにはパルス電流が流れる。したがって、トランジスタＴｒは高速性を有し、かつパルス電流に対する耐量が高い素子である必要がある。しかし、図７および図８の実施例に係るＤＣ−ＤＣコンバータでは、パルス電流はコンデンサＣｓ２に流れるので、トランジスタＴｒは高速性、高パルス電流耐量を有する必要はない。これにより、装置の低価格化を図ることができる。
【００５１】
図９は、図１に示す実施態様のより具体的なさらに他の実施例であるＤＣ−ＤＣコンバータの構成を示す概略回路図である。この実施例では、図５の実施例に加えて、さらに第２直列回路と並列に第３直列回路を接続している。第３直列回路はダイオードＤｓ３とインダクタＬｓとの直列回路からなる。
【００５２】
本実施例において、還流期間中、コンデンサＣｓ１→平滑インダクタＬ→負荷５→ダイオードＤｓ１→コンデンサＣｓ１の経路で電流が流れ、コンデンサＣｓ１に蓄えられたエネルギーは負荷５に回生される。したがって、コンデンサＣｓ１は、不要な損失を伴わずに次の充電サイクルに移行する前にほぼ［０Ｖ］まで放電する。
【００５３】
次に変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がると、従来技術の一例として示した図１４のＤＣ−ＤＣコンバータと同様、最初に変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１→ダイオードＤｓ３→インダクタＬｓ→平滑コンデンサＣ→ダイオードＤ４→変圧器Ｔの二次巻線Ｗ２の経路で、僅かに電流が流れ始める。
【００５４】
ここで第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点の電圧がツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂを超えると、スナバ回路に流れる電流は、上記経路に加えて、図１０示すように変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１→ダイオードＤｓ２→トランジスタＴｒ→平滑コンデンサＣ→ダイオードＤ４→変圧器Ｔの二次巻線Ｗ２の経路でも流れ、図１１に示すように急速に立ち上がる。
【００５５】
このようにダイオードＤ２、Ｄ３が電流を遮断しても漏れインダクタンスＬｅの電流がスナバ回路に流れ続けるため、ダイオードＤ２、Ｄ３の寄生容量Ｃｐ２、Ｃｐ３の充電電流が低減される。その結果、本発明に係るスナバ回路を適用することで、スナバ回路が無い場合に比べて、ダイオードＤ２、Ｄ３に印加される電圧を抑制することができる。
【００５６】
コンデンサＣｓ１にスナバ電流が流れると、コンデンサＣｓ１が充電され、その両端電圧Ｅｃは上昇する。これにより、第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点の電圧がツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂよりも低くなり、第２直列回路には電流が流れなくなる。
【００５７】
さらに漏れインダクタンスＬｅには出力電圧ＥｏとコンデンサＣｓ１の両端電圧Ｅｃとを加えた電圧が逆電圧として印加される。これにより、インダクタＬｓに流れていた電流は減少する。これに伴ってダイオードＤｓ１が導通するとインダクタＬｓの電流は、インダクタＬｓ→平滑コンデンサＣ→ダイオードＤｓ１→ダイオードＤｓ３→インダクタＬｓの経路で流れるようになり、インダクタＬｓに蓄えられたエネルギーが平滑コンデンサＣに移行する。
【００５８】
上記スナバ回路を適用したＤＣ−ＤＣコンバータにおいて、変圧器Ｔの漏れインダクタンスＬｅとコンデンサＣｓ１との共振によるコンデンサＣｓ１の両端に生じる電圧のピーク電圧値Ｅｃｐは、簡単化のためインダクタＬｓの影響を無視すると、次式で示される。
【００５９】
Ｅｃｐ＝２×（Ｅ２−Ｖｚｂ）
このため、整流電圧Ｅｒのピーク値Ｅｒｐは、次式となる。
Ｅｒｐ＝２×（Ｅ２−Ｖｚｂ）＋Ｖｚｂ＝２×Ｅ２−Ｖｚｂ
この式が示すように、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値は、スナバ回路がない場合に印加される電圧［２×Ｅ２］よりも低く抑えられる。
【００６０】
起動時や過負荷運転時においても、上記のとおり整流回路４のダイオード（Ｄ１〜Ｄ４）に加わる電圧のピーク値を［２×Ｅ２−Ｖｚｂ］と略一定にすることができる。したがって、ダイオード（Ｄ１〜Ｄ４）が許容する逆電圧に対して印加電圧を適切に管理することが可能となり、より信頼性の高いＤＣ−ＤＣコンバータを提供することができる。
【００６１】
なお、第３直列回路は、従来技術の一例として示した図１４の実施例と同様、スナバ回路に流れる電流を分流させることを目的に設けられている。すなわち、第２直列回路と第３直列回路に電流が分流することにより、第２直列回路のトランジスタＴｒで発生する損失を低減させることができる。これにより、装置効率を向上させることができる。
【００６２】
さらに、本発明に係るスナバ回路の適用において、ツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂを出力電圧の定格値と略等しい電圧にすれば、ＤＣ−ＤＣコンバータが定格電圧を出力している定常運転状態において、トランジスタＴｒの両端電圧は略［０Ｖ］になる。これにより、第２直列回路を流れる電流によって発生する損失を極めて少なくすることができ、より高効率なＤＣ−ＤＣコンバータを提供することができる。
【００６３】
図１２は、本発明に係る電力変換装置の別の実施形態であるＤＣ−ＤＣコンバータを示す概略回路図である。本ＤＣ−ＤＣコンバータは、図２に示すＤＣ−ＤＣコンバータの構成要素である変圧器Ｔを二次側にセンタータップを有する変圧器Ｔａに置き換え、ダイオードＤ１〜Ｄ４からなるフルブリッジの整流回路４を２個のダイオードＤ１、Ｄ３からなる整流回路４ａに置き換えている。
【００６４】
具体的には、変圧器Ｔａの二次巻線Ｗ２１に整流回路４ａのダイオードＤ１が接続され、二次巻線Ｗ２２に整流回路４ａのダイオードＤ３が接続されている。整流回路４ａのダイオードＤ１とＤ３の接続点には平滑回路の一端が接続され、変圧器Ｔａの二次巻線Ｗ２１とＷ２２の直列接続点（基準点）に平滑回路の他の一端が接続される。また、変圧器Ｔａの二次巻線には漏れインダクタンスＬｅ１、Ｌｅ２が存在する。
【００６５】
このように構成されたＤＣ−ＤＣコンバータにおいて、コンデンサＣｓ１とダイオードＤｓ１とからなる第１直列回路は、平滑回路と並列に、整流回路４ａのダイオードＤ１とＤ３の接続点と基準点との間に接続される。さらに、第２ダイオードとトランジスタからなる第２直列回路が、コンデンサＣｓ１とダイオードＤｓ１の直列接続点と、平滑インダクタＬと平滑コンデンサＣの直列接続点との間に接続される。ツェナーダイオードＤｓｂは、トランジスタＴｒのベース端子と基準点との間に接続される。ダイオードＤｓ３とインダクタＬｓとからなる第３直列回路は第２直列回路に並列に接続される。
【００６６】
変圧器Ｔａの二次巻線Ｗ２１に生じた起電力Ｅ２１が立ち上がると、スナバ回路に流れる電流は、変圧器Ｔａの二次巻線Ｗ２１→整流回路４ａのダイオードＤ１→コンデンサＣｓ１を通して流れ、平滑コンデンサＣを経て変圧器Ｔａの二次巻線Ｗ２１に戻る。また、変圧器Ｔａの二次巻線Ｗ２２に生じた起電力Ｅ２２が立ち上がると、スナバ回路に流れる電流は、変圧器Ｔａの二次巻線Ｗ２２→整流回路４ａのダイオードＤ３→コンデンサＣｓ１を通して流れ、平滑コンデンサＣを経て変圧器Ｔａの二次巻線Ｗ２２に戻る。
【００６７】
したがって、図１２の実施形態においても、図２に示した実施形態と同様、本発明に係るスナバ回路を適用することにより整流回路４ａのダイオードＤ１およびＤ３の寄生容量Ｃｐ１およびＣｐ３を充電する電流が低減され、ダイオードＤ１およびＤ３に印加される電圧を［２×Ｅ２−Ｖｚｂ］に抑制することができる。また、図２に示した実施形態と同様、第２直列回路のトランジスタＴｒの損失を低減することが可能であるので、高効率なＤＣ−ＤＣコンバータを実現することができる。
【００６８】
なお、上記実施例ではインバータ２をフルブリッジ方式で記載しているが、インバータ２はハーフブリッジ方式であってもよい。
図１３は、本発明に係る電力変換装置のさらに別の実施形態であるＤＣ−ＤＣコンバータを示す概略回路図である。本ＤＣ−ＤＣコンバータは、一石式ＤＣ−ＤＣコンバータと呼ばれるものである。図２に示すＤＣ−ＤＣコンバータの構成要素であるＭＯＳＦＥＴ（Ｑ１〜Ｑ４）からなるインバータ２をＭＯＳＦＥＴ（Ｑ１）からなるインバータ２ｂに置き換え、ダイオードＤ１〜Ｄ４からなるフルブリッジの整流回路４を２個のダイオードＤ１、Ｄ３からなる整流回路４ｂに置き換えている。
【００６９】
具体的には、変圧器Ｔの一次巻線の一端は直流電源の一端に接続され、その他端はＭＯＳＦＥＴ（Ｑ１）を介して直流電源の他端に接続される。整流回路４ｂはダイオードＤ１とダイオードＤ３の直列回路からなり、変圧器Ｔの二次巻線Ｗ２に接続される。変圧器Ｔの二次巻線Ｗ２には漏れインダクタンスＬｅが存在する。平滑インダクタＬと平滑コンデンサＣの直列回路からなる平滑回路は、整流回路４ｂのダイオードＤ３の両端に接続される。負荷５は、平滑回路の平滑コンデンサＣの両端に接続される。
【００７０】
このように構成されたＤＣ−ＤＣコンバータにおいて、コンデンサＣｓ１とダイオードＤｓ１とからなる第１直列回路は、整流回路４ｂのダイオードＤ３の両端に接続される。また、ダイオードＤｓ２とトランジスタＴｒを直列接続した第２直列回路およびダイオードＤｓ３とインダクタＬｓを直列接続した第３直列回路は、それぞれ第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点と、平滑回路の平滑インダクタＬと平滑コンデンサＣの直列接続点との間に接続される。第２直列回路のトランジスタＴｒのベース端子にはツェナーダイオードＤｚｂの一端が接続され、ツェナーダイオードＤｚｂの他端は基準点に接続される。
【００７１】
変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がると、コンデンサＣｓ１を充電する電流は、変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１を経て第２直列回路および第３直列回路を流れ、平滑コンデンサＣを経て変圧器Ｔの二次巻線Ｗ２に戻る。
【００７２】
したがって、図１３の実施形態においても、図２に示した実施形態と同様、本発明に係るスナバ回路を適用することにより整流回路４ｂのダイオードＤ３の寄生容量Ｃｐ３を充電する電流が低減され、ダイオードＤ３に印加される電圧を［２×Ｅ２−Ｖｚｂ］に抑制することができる。また、図２に示した実施形態と同様、第２直列回路のトランジスタＴｒの損失を低減することが可能となるので、高効率なＤＣ−ＤＣコンバータを実現することができる。
【００７３】
なお、図１２および図１３に示した実施例に係るＤＣ−ＤＣコンバータにおいても、図７または図８に示したコンデンサＣｓ２を付加したスナバ回路を実現することができる。これによって、図７および図８で示したＤＣ−ＤＣコンバータと同様、パルス電流に対する耐量の小さいトランジスタを使用することが可能となり、ＤＣ−ＤＣコンバータの低価格化を図ることができる。
【００７４】
また、上記実施例では、本発明に係る電力変換装置の実施形態の実施例を、正の電圧を出力するＤＣ−ＤＣコンバータに基づいて説明しているが、本発明は負の電圧を出力するＤＣ−ＤＣコンバータ等の電力変換装置にも適用することができる。
【００７５】
さらに、本発明に係る電力変換装置は、上記実施例に限定されるものではなく、漏れインダクタンスに起因してダイオード等の半導体素子に印加されるサージ電圧を抑制する装置に適用することができる。
【符号の説明】
【００７６】
１              直流電源
２、２ｂ        インバータ
３              オンオフ制御部
４、４ａ、４ｂ  整流回路
５              負荷
６              電圧制御部
７              基準電圧設定部
Ｃ              平滑コンデンサ
Ｃｐ１〜Ｃｐ４  寄生容量
Ｃｓ１〜Ｃｓ３  コンデンサ
Ｄ１〜Ｄ４      ダイオード
Ｄｓ１〜Ｄｓ３  ダイオード
Ｄｚｂ、Ｄｚｓ  ツェナーダイオード
Ｌ          平滑インダクタ
Ｌｅ        漏れインダクタンス
Ｌｓ        インダクタ
Ｑ１〜Ｑ４  ＭＯＳＦＥＴ
Ｔ、Ｔａ    変圧器
Ｔｒ        トランジスタ
【図１】
0005516055.tif 000002
【図２】
0005516055.tif 000003
【図３】
0005516055.tif 000004
【図４】
0005516055.tif 000005
【図５】
0005516055.tif 000006
【図６】
0005516055.tif 000007
【図７】
0005516055.tif 000008
【図８】
0005516055.tif 000009
【図９】
0005516055.tif 000010
【図１０】
0005516055.tif 000011
【図１１】
0005516055.tif 000012
【図１２】
0005516055.tif 000013
【図１３】
0005516055.tif 000014
【図１４】
0005516055.tif 000015
【図１５】
0005516055.tif 000016
【図１６】
0005516055.tif 000017
【図１７】
0005516055.tif 000018
【図１８】
0005516055.tif 000019