(57)【特許請求の範囲】
【請求項１】
基板へイオンを周期的パターンに従って注入することで、光学デバイスの導波路内に回折格子を形成する工程であって、前記イオンが、前記周期的パターンに従って前記基板を結晶状態からアモルファス状態へ変化させ、前記結晶状態の屈折率は前記アモルファス状態の屈折率とは異なる、工程；
光信号に前記回折格子を通り抜けさせて前記光信号を回折させることによって、前記導波路へ入射する前記光信号と前記導波路から射出する前記光信号とを結合する工程；及び、
前記回折格子を通り抜けて前記導波路を飛び出す光信号を結合した後、前記基板をアニーリングして前記基板の一部を前記アモルファス状態から前記結晶状態へ戻すように変化させることによって、前記回折格子を除去する工程；
を有する方法。
【請求項２】
前記光学デバイスをシリコン・オン・インシュレータ光学デバイスとして作製する工程をさらに有する、請求項1に記載の方法。
【請求項３】
前記イオンを注入する工程が、フォトリソグラフィを用いることによって前記基板上にハードマスクを形成する工程、及び、前記ハードマスクを介してイオンを注入する工程を有する、請求項1に記載の方法。
【請求項４】
前記イオンを注入する工程が、パターンに従って重いIV族のイオンを前記基板へ注入する工程を有する、請求項1に記載の方法。
【請求項５】
前記イオンを注入する工程が、前記基板の自己アニーリング温度未満の温度でイオンを注入する工程を有する、請求項4に記載の方法。
【請求項６】
前記イオンを注入する工程が、ゲルマニウムイオンを注入することによってシリコン・オン・インシュレータで構成される前記基板内に屈折率が周期的に変化する回折格子を形成する工程を有する、請求項1に記載の方法。
【請求項７】
前記イオンを注入する工程が、イオンを注入することによってブラッグ回折格子を形成する工程を有する、請求項1に記載の方法。
【請求項８】
前記イオンを注入する工程が、前記基板の屈折率を変化させるため、前記イオンを用いることによって前記基板に損傷を導入する工程を有する、請求項6に記載の方法。
【請求項９】
前記回折格子を形成する工程が、前記導波路へ入射する光を結合する光カプラを形成する工程を含む、請求項7に記載の方法。
【請求項１０】
前記結合された光信号を用いて前記光学デバイスを検査する工程をさらに有する、請求項9に記載の方法。
【請求項１１】
前記基板上の複数の異なる光学デバイスと結合する複数の回折格子を前記基板上に形成する請求項1に記載の方法であって、
前記複数の回折格子は、それぞれ異なる光学特性を有することで、前記基板の外部の複数の異なる導波路と結合する、方法。
【請求項１２】
前記回折格子の除去後に前記光学デバイスの上にさらなる光学デバイスを形成する工程をさらに有する、請求項1に記載の方法。
【請求項１３】
前記回折格子が、検査用に前記基板上に暫定的に形成され、その後アニーリングによって除去される光カプラであって、
前記光カプラは、前記光学デバイスの検査のため、前記光学デバイスと結合する、
請求項1に記載の方法。
【請求項１４】
前記回折格子が、前記基板を周期的なパターンに従って損傷することによって暫定的に形成される、請求項8に記載の方法。
【請求項１５】
前記基板上の第2光学デバイスを形成する工程をさらに有する請求項1に記載の方法であって、
前記導波路は、前記光学デバイスと前記第2光学デバイスとを結合し、
前記回折格子は、検査用に前記基板上に暫定的に形成され、検査後に消去され、
前記回折格子は、前記光導波路と結合することで、前記光導波路を飛び出す外部検査用光信号を結合する、
方法。
【請求項１６】
前記外部検査用光信号を前記光学デバイスへ入射させて結合する第2光カプラを形成する工程をさらに有する、請求項15に記載の方法。
【請求項１７】
第3光学デバイスを形成する工程；
前記第2光学デバイスと前記第3光学デバイスとの間で、前記第2光学デバイスと前記第3光学デバイスとを結合する第2光導波路を形成する工程；及び、
前記光導波路を飛び出す前記第2光カプラからの外部検査用光信号を結合するように前記第2光導波路と結合する第3光カプラを形成する工程；
を有する請求項16に記載の方法であって、
前記第1光カプラは、前記光導波路を飛び出す外部検査用光信号の一部のみを結合する、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、光回路の作製及び検査の分野に関し、より詳細には、消去可能な入出力カプラを、光学部品及び光回路への応用に関する。
【背景技術】
【０００２】
集積フォトニクス製品は、アド/ドロップマルチプレクサ、ミラー、並びに、光通信、光インターコネクト、及び光センシング用の他の多くの光学デバイスを有する。集積デバイスは複数の層中に構築されてよい。下部のデバイスが最初に構築され、続いてその下部のデバイスの上にさらなるデバイスが構築されてよい。マイクロエレクトロニクスにおいては、さらなるデバイスが上に積層される前に、下部層上のデバイスを検査することができる。多くのマイクロエレクトロニクスの設計は、検査用プローブと一部完成したウエハとを電気的に接続するコンタクトパッドを有する。回路が十分に動作しない場合、その回路は修理又は破棄されうる。これにより、上部の層を構築し、結局後でその回路が欠陥を有していることが分かった、という無駄が回避される。
【０００３】
光学デバイスにおいては、光回路へ入射して射出する光を結合させるのに、電気コンタクトパッドの代わりに、回折格子が一般的に用いられている。集積フォトニックデバイス用の標準的な作製及び検査手法は現在のところ存在しないものの、試作のフォトニックデバイスを検査するのには、エッチングされた回折格子カプラが通常用いられる。
【０００４】
エッチングされた回折格子は、検査及び評価目的でフォトニックデバイスへ入射する光を結合させるのに効率的に利用できるが、そのエッチングされた回折格子は、光回路中に永久に埋め込まれる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的には、中間部の回折格子カプラは、いずれかの面上での光路を中断する、すなわち、光が光回路内を伝播する効率を減少させる。回折格子はウエハ表面を変化させるため、回折格子はデバイス検査後にウエハから物理的に除去されるか、あるいは、検査用回折格子を回避する光路が再設定されなければならない。このため、製造ライン中でのエッチングされた回折格子カプラの利用は制限され、かつ、その回折格子カプラを除去する手間が加わってしまう。
【課題を解決するための手段】
【０００６】
本発明の第1態様による方法は、基板へイオンを注入することで、光学デバイスの導波路内に回折格子を形成する工程；前記導波路へ入射し、前記回折格子を通り抜けて、前記導波路から射出する光を結合する工程；及び、前記回折格子を通り抜ける光信号を結合した後、前記基板をアニーリングして前記回折格子を除去する工程；を有する。
【０００７】
本発明の第2態様による装置は、基板；前記基板上の光学デバイス；及び、検査用に前記基板上に暫定的に形成され、その後アニーリングによって除去される光カプラ；を有し、前記光カプラは、前記光学デバイスの検査のため、前記光学デバイスと結合する。
【０００８】
本発明の第1態様による装置は、基板；前記基板上の第1光学デバイス；前記基板上の第2光学デバイス；前記第1光学デバイスと前記第2光学デバイスとの間で、前記第1光学デバイスと前記第2光学デバイスとを結合する光導波路；及び、検査用に前記基板上に暫定的に形成され、検査後に消去される光カプラ；を有し、前記光カプラは、前記光導波路と結合することで、前記光導波路を飛び出す外部検査用光信号を結合する。
【０００９】
本発明の第3態様による装置は、ラジオ；前記ラジオと結合するハブ；及び、前記ハブと結合するプロセッサ；を有し、前記プロセッサは：基板；前記基板上の第1光学デバイス；前記基板上の第2光学デバイス；前記第1光学デバイスと前記第2光学デバイスとの間で、前記第1光学デバイスと前記第2光学デバイスとを結合する光導波路；及び、検査用に前記基板上に暫定的に形成され、検査後に消去される光カプラ；を有し、前記光カプラは、前記光導波路と結合することで、前記光導波路を飛び出す外部検査用光信号を結合する。
【００１０】
フォトニックデバイス及び他の光学デバイスは、マイクロエレクトロニクス向けに十分確立されたプロセス−特にシリコン・オン・インシュレータ(SOI)材料系に基づくCMOS（相補的金属−酸化物−半導体）と相性の良い製造法−を用いることによって、シリコンウエハ上に作製される集合体であってよい。あるいはその代わりに、集積光デバイスは、たとえばLiNbO3、シリカ、及びIII-V化合物のような他の材料を用いて作製されてもよい。
【図面の簡単な説明】
【００１１】
【図１Ａ】本発明の応用に適したシリコン・オン・インシュレータ導波路の図である。
【図１Ｂ】本発明の実施例による、導波路の上に形成されたハードマスク層を備えた図1Aの導波路の図である。
【図１Ｃ】本発明の実施例による、パターニングされたマスクを介したイオン注入が行われた図1Aの導波路の図である。
【図１Ｄ】本発明の実施例による、導波路内に形成された回折格子を備えた図1Aの導波路の図である。
【図１Ｅ】本発明の実施例による、導波路又は他の光学部品を検査する光カプラとして回折格子を用いている様子を図示している。
【図１Ｆ】本発明の実施例による、熱を用いて導波路から回折格子を消去する様子を図示している。
【図２】本発明の実施例による、複数のフォトニックデバイスを検査するのに用いられ得る回折格子のカスケード状のアレイを表す図である。
【図３】本発明の実施例による、フォトニックデバイスを検査する検査システムを表す図である。
【図４】本発明の実施例による、フォトニックデバイスを含む移動体通信装置を表す図である。
【発明を実施するための形態】
【００１２】
従来反応性イオンエッチングにより作製された光結合デバイス−本件では回折格子−は、代わりにイオン注入により作製されても良い。これにより、使用後に低温熱処理によってそのデバイスを消去することが可能となる。たとえば消去可能な回折格子構造は、ウエハスケールの光学検査、並びに、集積フォトニックデバイス内において集積反射体（ブラッグ回折格子）及びカプラを迅速（又は破棄可能）に実装することを要求する他の用途に用いられて良い。消去は、熱によるアニーリング又はレーザーアニーリングにより実行されて良い。レーザーアニーリングは、被処理基板の他の箇所に影響を及ぼすことなく、注入された回折格子を局所的に消極することを可能にする。
【００１３】
イオン注入された回折格子はまた、エッチングされた回折格子が一般に好まれる、通信用途及び光センシング用の製品に用いられても良い。イオン注入されたブラッグ回折格子は、同等のエッチングされた回折格子以上の性能を示し、かつ、製造が容易になる可能性がある。それに加えて、ブラッグ回折格子の平面は、センシング用途及び温度同調の用途によって利点である。
【００１４】
消去可能な回折格子は、ウエハスケールの光学検査技術に応用されて良い。製造プロセス中の任意の望ましい時期及び場所に回折格子を挿入することによって、製造中での解析が、迅速、製造ライン中に、かつ非破壊で行うことができる。消去可能なアクセス地点は、ウエハ表面の変更を最小限にしながら、デバイスウエハ上の任意の地点に光を送るのに用いられて良い。
【００１５】
本明細書で述べたように、イオン注入された集積回折格子は、シリコン・オン・インシュレータ(SOI)並びに他の光回路及び光学デバイス内に形成される。後で回折格子は、アニーリングによって消去されうる。回折格子は、光集積のための高い潜在能力を有し、かつ、様々な集積フォトニクス応用−たとえば光通信、光センシング、及びウエハスケールの光学検査−に用いられ得る。注入された回折格子は、確立されたイオン注入プロセスを用いることによって作製されてよい。注入されたイオンは、影響を受けた導波路のシリコン結晶格子内に構造改質を導入する。
【００１６】
イオン注入は、結晶シリコン構造をアモルファスシリコン構造へ変化させることができる。これは屈折率を十分変化させる。それにより結晶シリコンとアモルファスシリコンの繰り返しラインのパターンが回折格子を形成することができる。たとえば約1.55μmの波長の光でのアモルファスシリコンと結晶シリコンとの間の屈折率nの差は、約0.5になる。周期的パターンは、テンプレートとして用いられるSiO2ハードマスクを介してIV族のイオン−たとえばGeイオン−を注入することによって、シリコン導波路に変換されてよい。
【００１７】
シリコンを損傷させる他のイオンの注入も可能である。シリコンについては、IV族の物質、Ge、及び他のIV族イオンが十分機能するが、他のイオンが用いられても良い。GaAsのようなIII-V族材料、LiNbO3のような絶縁体、又は、シリカガラスのようなアモルファス材料については、他のイオンが良好な結果をもたらしうる。
【００１８】
図1A〜図1Eは、イオン注入による回折格子の作製を概略的に表している。係る回折格子はたとえば、入出力カプラ又はブラッグ回折格子として構成されて良い。光カプラは、ウエハスケールの検査に用いられて良い。図1Aは半導体基板1の一例を示す。
【００１９】
一例では、基板は、埋め込み絶縁層−たとえばSiO2−上に半導体層−たとえばシリコン−を有するが、代わりに他の材料が用いられても良い。従来のリブ型光導波路2は、たとえばUVフォトリソグラフィ法と、それに続いて反応性イオンエッチングを用いて基板1の上部半導体層の上に形成された。図示された例では、導波路はシリコンで作られたリブ型導波路だが、代わりの他の形式の導波路が用いられても良い。光導波路は例示目的で用いられている。広範にわたる光学デバイスが、例中の単純な導波路によって表されうる。これらのデバイスは、アド・ドロップマルチプレクサ、変調器、共振器、ミラー、並びに、他多くの導波路に基づく光学デバイス及びフォトニックデバイスを有する。
【００２０】
図1Bは、導波路を含む基板1の上に堆積されたハードマスク3を備える光導波路を表している。ハードマスク3の層は、二酸化シリコン(SiO2)層又はシリコン窒化物(Si3N4)層として、導波路の上に形成される。しかし様々な他のCMOSとの相性の良い材料が用いられても良い。そのような材料には、誘電体と金属（たとえばアルミニウム）が含まれる。誘電体は、とりわけ、SiO2、Si3N4、SiOH、SiON、及び多結晶シリコンを含んでよい。金属はとりわけ、Al、Cr、W、及びAuを含んでよい。
【００２１】
続いてレジスト層4−たとえばフォトレジスト又は電子ビームレジスト−は、周期的回折格子パターン又は他の任意の所望のパターンで、ハードマスク3上でパターニングされる。レジストはたとえば堆積又はスピンコーティングされてよい。続いてレジスト層は、たとえば電子ビームリソグラフィ又は深紫外リソグラフィによって露光され、現像される。これにより、所望のパターンでハードマスク層3が露光される。特別なパターンは、作成中の特別なデバイスによって決定される。回折格子については、ラインの周期的パターンが、図1Cで図示されているように用いられて良い。しかしハードマスクは、他のパターンを作製するのにも用いられて良い。
【００２２】
レジストがパターニングされた後、ハードマスク3の露光領域は、使用されるマスク材料に依存して、CHF3を主成分とする気体（SiO2の場合）又は他の標準的な誘電体エッチャント若しくは金属エッチャントを用いてエッチングされる。典型的なエッチャントはとりわけ、炭素及びシリコンフッ化物並びに様々な酸を含む。従ってパターンはハードマスク3に適用される。その後フォトレジストは除去され、パターニングされたハードマスク4が残される。パターンの具体的な寸法は、具体的な用途−たとえば光学部品へ入射し、かつ射出する光、及び、所望の結合効率−に適するように選ばれて良い。
【００２３】
図1Cでは、イオン5がパターニングされたハードマスク4を介して注入される。注入は、標準的な半導体処理法を用いて実行されて良い。イオンは、ハードマスクに対応するパターンに従って下地の基板を損傷させる。この損傷は、影響を受けた領域内での基板の屈折率を変化させる。損傷が十分大きな場合には、基板は、たとえば結晶からアモルファスへ状態を変化させうる。これにより、より大きく屈折率が変化する。イオン注入量及び基板への損傷の程度は、具体的な用途に適するように調節されて良い。
【００２４】
図1Dでは、ハードマスク4は、適切な選択湿式エッチング又は反応性イオンエッチングのいずれかにより除去される。これにより、パターンを構成するイオン注入領域は、光カプラ6を形成する。この結果形成された光カプラ6は、導波路又は任意の他の光学素子へ入射し、かつ導波路又は任意の他の光学素子から射出する光を結合するのに用いられて良い。光カプラ6は、検査及び他の目的で、基板1上の光学部品の内外にアクセス点を与える。これらの操作のすべては、従来のCMOS（相補的金属−酸化物−半導体）製造プロセスとの相性がよい。これにより、光カプラ6は、ウエハ上の他の電子素子及びフォトニクス素子との共存が可能となり、かつ、同一設備において同一装置を用いての製造が可能となる。
【００２５】
一例では、ブラッグ回折格子はイオン注入により形成される。ブラッグ回折格子は周波数選択ミラーとして用いられても良い。具体的な用途に依存して、ブラッグ回折格子は、狭波長帯域光を入射光導波路へ戻すように反射するように設計されて良い。この例では、上述したように作製されたブラッグ回折格子は、光カプラと同じように消去可能である。回折格子、光カプラ、又は他の光学デバイスの具体的な組み合わせは、そのデバイスの意図された用途及び製造上の要求に基づいてなされてよい。
【００２６】
光カプラ6の深さは、イオン注入によって生成されるアモルファス領域の厚さによる影響を受ける。使用されるイオンが重ければ、注入量が小さくなり、かつ注入温度は高くなりうる。他方、イオンが軽ければ、注入量を大きくして、注入温度を下げる必要がある。温度を低くすることは、アモルファス化されたシリコン内での自己アニーリングの防止を補助する。自己アニーリングは、注入プロセスの実効性を減少させる。
【００２７】
イオン注入プロセス中、基板はイオンの衝突により加熱されうる。これにより、イオン注入により生じさせようとする損傷に抗するように作用する自己アニーリング効果が発生する。重いイオン種−たとえばSn、Xe、又はGe−は、低い注入量で所望の損傷を生じさせることが可能である。なぜなら衝突における重い質量は、高い損傷密度を生じさせるからである。これにより、材料のアモルファス化が促進され、かつ、自己アニーリングが抑制される。
【００２８】
他方、軽いイオン種（たとえばB、P、さらにはHeやN2）は、高い注入量を必要とし、かつ、かなり容易に自己アニーリングを起こす傾向にある。さらに軽いイオン種は、材料へ入り込むように容易に拡散することで、回折格子のプロファイル制御を困難にする恐れがある。注入用イオンの具体的な選択は、所望の効果及び含まれる製造装置に依存する。用いられ得るイオンには、とりわけGe、Sn、Pb、Sb、Xe、希ガス（一般的にはNe、Ar、Kr、Xe）、及び炭素が含まれる。CMOSとの相性を考慮して、Ge及びSiが用いられてきた。しかし他の材料も適しうる。
【００２９】
Geイオン5は、相対的に低い注入量−たとえば1014〜1015[#/cm2]−でハードマスク4を介してアモルファス領域を生成するのに用いられて良い。30keV〜70keVのエネルギー及び300K〜700Kの温度が、良好な効果を生じさせるのに用いられてきた。Geイオン5によって、光カプラ6内の50nm〜100nmの深さがアモルファス領域となった。
【００３０】
典型的なSOI導波路材料については、点欠陥密度が約4×1022cm-3に到達するときには、その材料は完全にアモルファスであることが推定されて良い。この密度は、結晶シリコンの原子密度の約80%に相当する。さらにこれまでに得られてきたデータは、低い点欠陥密度値は、シリコンの屈折率変化に関連することを示している。従って、アモルファス化は、大きな屈折率変化（よって大きな回折効率）を保証する一方で、低損傷密度についての回折効果を弱めることが実現可能となる。
【００３１】
光カプラ6又は回折格子が正しい位置に設けられることで、ウエハは、図1Eで示されているように検査されうる。一例では、光カプラ6は、回折格子で、かつ、導波路へ入射し、かつ導波路から射出する光を結合して、ウエハ上の光学部品の入射地点と射出地点を生成するのに用いられる。図1Eは射出地点として用いられる回折格子6を表す。導波路2を通り抜けて進行する光信号7の全部又は一部は、光カプラ6を通り抜けて導波路を飛び出すように送られる。続いて信号7は、検査目的で、サンプリングされ、測定され、かつ評価されてよい。同一又は異なる光カプラ6が、射出地点ではなく入射地点として用いられて良い。光学部品2と光カプラ6の具体的構成に依存して、様々な検査のうちの任意の検査が、ウエハ上の光学デバイス上で実行されて良い。続いて光カプラ6は、検査が終了するときに消去されて良い。
【００３２】
注入された材料における屈折率変化は主としてイオン注入損傷に関連するので、回折効果は反転しうる。一例では、光カプラ6は、図1Fに図示されているように、たとえば550°で15〜20分の中程度の温度のアニーリングにより消去される。温度アニーリングの代わりに又はその温度アニーリングに加えて、他のプロセスが用いられても良い。これにより、消去可能な光カプラが望ましい場合に注入された光カプラ6を用いることが可能となる。消去可能な回折格子の一の典型的な応用は、ウエハスケールでのフォトニックデバイスの検査である。集積光カプラは、検査目的での光結合を可能にするため、被処理シリコンウエハの様々な領域に埋め込まれて良い。
【００３３】
図2は、フォトニックデバイスの検査に用いられ得る回折格子のアレイを表している。カスケード配置は、ウエハスケールでの光学検査のための広範な検査を提供することができる。図2では、高効率（ηi）入力カプラ21はデバイスウエハ22に埋め込まれ、かつ、出力信号は、様々な効率（η1、η2、η3）の回折格子を用いることによって、ウエハ内の様々な地点23,24,25で取り出される。
【００３４】
図2の例では、検査用光信号26は、光信号発生装置27によってウエハへ入射して結合する。検査用信号は、検査用の第1フォトニックデバイス(PDUT1)28を構成する1つ以上の光学デバイスを通り抜けるように伝播する。第1PUDTの出力29の一部は、検査用信号受光装置30によって、第1低効率回折格子23で収集される。しかし検査用入力信号のわずか一部しか収集されず、残りの検査用光信号26は、続いて第2光学デバイス(PDUT2)31を通り抜ける。第2デバイスを通過して処理された後、検査用信号32の一部が第2検査用信号受光装置33によって収集される。
【００３５】
続いて検査用信号26の残りの部分は、第3光学デバイス(PDUT3)34へ向かう。このデバイスの出力光信号35は、第3検査用信号受光装置36によって第3出力回折格子25で収集される。検査用信号26の残りの部分が通り抜けて進行する追加の光学デバイス（図示されていない）が存在しても良い。支援される具体的な検査プログラムに依存して、入出力回折格子が供されてよい。光回路又は光路内に分岐が存在する場合、様々な分岐での回折格子は、検査用信号の一部を収集するのに用いられて良い。検査用信号と分岐の具体的な数は、ウエハの具体的な形状と所望の検査プログラムに適合するように調節されて良い。
【００３６】
各デバイスについて検査用出力29,32,35を識別するため、様々な計画が実装されてよい。一例では、様々な回折格子は、様々な埋め込み深さ又は様々な回折格子の周期を用いることによって、ウエハ上の様々な位置に埋め込まれて良い。様々な埋め込み深さは、埋め込みプロセス中、様々なイオンエネルギーを用いることによって作製されて良い。様々な深さ及び様々な周期は、様々な波長の検査用光信号を利用することを可能にする。これは、一連の回折格子をカスケード配置することによって、より進んだ検査法を行うことを可能にする。
【００３７】
図示された例では、元の検査用信号26は、図中の3つの異なる影付けがされた矢印によって示されているように、広い修半数範囲で与えられる。各出力回折格子23,24,25,では、1つの波長範囲のみが、各対応する回折格子によって結合され、かつ、各対応する受光装置30,33,36によって収集される。3つの出力回折格子の後、3つの波長帯すべてが収集される。図示目的で、全検査用入力信号26が検査プロセスで収集された。図2は、回折格子のカスケード配置されたアレイの考え方を表す目的で与えられた図である。実際の光周波数範囲と回折格子の配置は、具体的な用途に適合するように調節されて良い。
【００３８】
回折格子の効率は、具体的な検査用途に適合するように調節されて良い。多くの場合において、埋め込まれたカプラから供される信号は、周波数範囲において、非常に弱くて狭く、目的は、信号を表すものを検出可能にすることである。続いてその信号を表すものは、伝えられる信号又は他の特性のためにサンプリングされ、かつ評価されて良い。そのような場合、集積された設計を検査するため、検査用信号が、導波路又は他の光学デバイス内部で満足行くSNR（信号対雑音比）で結合される限り、出力の要求は相対的に低くなりうる。この種類の結合は、ウエハスケールでの検査を、非常に低い結合効率を有する回折格子で実行することを可能にする。その結果、他の種類の回折格子よりも結合効率が低いにもかかわらず、浅いイオン注入が行われた回折格子は、そのような系において良好な結果を得るのに用いることができる。
【００３９】
他の用途については、はるかに大きな結合効率が望ましいと考えられる。入力回折格子については、このことは、大きな入力を供することによって実現されうる。あるいはその代わりに、はるかに深いイオン注入が行われた回折格子が用いられても良い。場合によっては、具体的な検査を支援するのに高い結合効率が必要とされるいくつかの地点について、他の種類の回折格子又はポートが用いられて良い。具体的な回折格子の設計は、検査プログラムに適合するように調節されて良い。
【００４０】
図1Fでは、光カプラ6が消去されることで、基板1と導波路2は元の状態（に近い状態）に戻される。回折格子は、とりわけ、高速熱アニーリング又はレーザーアニーリングを用いて消去されて良い。レーザーアニーリングは、アニーリングを、ウエハ上の特定の場所へ導くことを可能にする。これは、他の光回路又は光学デバイスに影響を及ぼすことなく、特定の回折格子を消去することを可能にする。RTAは、光回路がより頑丈で、消去プロセスに要求される温度にまで加熱することによる影響を受けないウエハにも用いられてよい。
【００４１】
図1Fが、基板1及び導波路2から完全に消去される光カプラ6を表しているが、導波路上には光カプラ6の残部が存在しても良い。どの程度光カプラが消去されるのかは、元のイオン注入の特性及びアニーリングプロセスの有効性に依存する。たとえシリコンの一部がアモルファス状態又は損傷した状態で残ったとしても、光カプラは、その機能が除去されるのに十分な程度消去されうる。それに加えて、実質的にすべての損傷した/アモルファス状態のシリコンが結晶状態に戻されるとしても、注入されたイオンは基板内に残りうる。アニーリング中、光カプラのすべての残部が完全に除去される必要はなく、それどころか使用する光導波路の前の機能を保持する必要がある。
【００４２】
ウエハには、用途に依存して様々な検査が行われてよい。図3は、光回路又はフォトニック素子を含むウエハ41の検査用の構成を表す図である。ウエハは、最終検査用の完全なウエハであっても良いし、又は部分的に処理されたウエハであっても良い。部分的に処理されたウエハは、検査され、続いてさらに処理するために製造領域へ送られ、検査結果に応じて、再加工領域へ送られて修理又は破棄される。ウエハは、複数の光プローブ42−たとえば図2の信号発生装置27及び信号受光装置30,33,36−と結合する。複数のチップを含むウエハについては、検査のシナリオに依存して、各チップ又は1つ以上のチップ用に複数のプローブが複製されて良い。光プローブは、消去可能な回折格子と恒久的な光カプラを介してウエハと結合して良い。これにより、かなり多くの光回路及び光学デバイスを望むように検査することが可能となる。光プローブは光学系43と結合する。光学系43は、信号発生装置により発生する信号を制御し、かつ、信号受光装置により収集された信号を収集する。
【００４３】
電気プローブとコネクタ44の組もまた、ウエハ上の電気的接続パッド及びコンタクトと結合して、必要に応じて駆動信号及び変調信号をウエハに与える。電気プローブは、ウエハ上の電子部品を駆動させ、場合によっては、ウエハ上の具体的部品及び実行される検査の種類に依存して、制御信号をウエハへ与え、かつ、変調信号と切り換え信号を供してよい。電気プローブ及びコネクタは電気系45と結合する。
【００４４】
光学系及び電気系は、検査用制御装置46と結合する。検査用制御装置46は、検査を制御する特定用途向け又は汎用コンピュータであってよい。検査用制御装置46は、信号シーケンスを与え、かつ、光学系及び電気系からの結果を受け取る。続いて検査用制御装置46は、結果をユーザーインターフェース又は製造制御システム47へ与えて良い。
【００４５】
図4は、上述のマイクロエレクトロニクスデバイスと併用するのに適した装置の一例である。図4の例では、装置100は、携帯電話、携帯ゲーム、又は携帯インターネットとして用いられるために最適化される。しかし構造は、とりわけ電源、筐体、及びユーザーインターフェースの設計に依存して、卓上コンピュータ、ノートブックコンピュータ、又はデスクトップコンピュータとして使用されるように調節されて良い。図4では、プロセッサ410は、システム制御装置ハブ411と結合する。
【００４６】
システム制御装置ハブ411は、広範な装置に対するインターフェースを有する。一方では、内蔵高速メモリ412−たとえばSDRAM（シンクロナス・ダイナミック・ランダム・アクセス・メモリ）−が第1メモリインターフェースに結合される。大容量メモリ413−たとえばディスクドライブ、フラッシュ、又は不揮発メモリ−は第1メモリインターフェースに結合される。シリアルインターフェース414は、携帯電話、ワイヤレスネットワーク、及び周辺機器のラジオ、及び、他のシリアル装置−たとえばメディアカード、メモリカード、及び他のアダプタカード−を支持するシステム制御装置ハブと結合する。
【００４７】
システム制御装置ハブ411はまた、内蔵ディスプレイ416と接続するグラフィックスアダプタ415とも結合する。携帯装置については、これは、様々な種類のタッチスクリーンディスプレイであってよい。第2グラフィックスアダプタ417は、外付けディスプレイのビデオ出力を与えるシステム制御装置ハブ411と結合して良い。第2グラフィックスアダプタ417は、コストを削減するように第1グラフィックスアダプタと結合されて良いし、又は、画素処理能力を有しない単なるインターフェースアダプタとして供されてもよい。ユーザーインターフェースバス418によって、様々な低ピン数入出力インターフェースが、システム制御装置ハブ411と接続することが可能となる。これには、タッチスクリーン制御装置、キーボード、赤外トランシーバ等が含まれて良い。
【００４８】
システム制御装置ハブ411はまた、マイクロホン、スピーカー、ヘッドホン等用のアナログオーディオインターフェース419をも有する。最終的に、高速接続インターフェース420は、高速外付けインターフェース−たとえばPCI、USB、FireWire、Light  Peak等−を支持するシステム制御装置ハブと接続して良い。この接続は、同期のみならず、カメラ音声、ビデオ電話、有線又は無線高速ネットワーク、及び他の目的に用いられて良い。様々な高速アダプタ及びアクセラレータもまたインターフェースと結合して良い。
【００４９】
図示された具体的な接続、インターフェース、及び装置は、例として与えられる。それ以外の数の接続、インターフェース、及び装置が与えられて良い。図示された具体例は、具体的な領域及び用途に適合するように変化して良い。図示された構成は一例を与える。しかしある装置は、用途に依存して結合されても良いし、又は分離されても良い。たとえばグラフィックス、メモリ、及びインターフェースの一部は、システム制御装置ハブ又はプロセッサに内蔵されても良い。プロセッサは、グラフィックス、メモリ、高速外付けインターフェース、及び他の部品と直接やり取りするように構成されても良い。それに加えて、より多くの部品が、具体的用途に適合するように追加されても良い。
【００５０】
1つ以上の図示された部品には、上述したシリコン・オン・インシュレータ光導波路が含まれて良い。たとえばプロセッサ110は、プロセッサの各異なる部分間−たとえば実行コアとデータ又は命令キャッシュとの間−でのやり取りを行うための内部導波路を有して良い。システム制御装置ハブ111は、各異なるインターフェース又はバス間でのやり取りを行う内部導波路123を有して良い。各場合では、導波路は、2つの光学デバイス（図示されていない）を1つに接続する。導波路は、単なる光電子インターフェースであっても良いし、又は光に直接影響してもよい。
【００５１】
それに加えて、光導波路は、システムの別個の部品間でのやり取りを行うのに用いられて良い。図4は、2つの装置間の光接続を支持するプロセッサ及びハブ上のそれぞれの導波路424,425を表している。同様に、導波路126,127は、グラフィックスアダプタ115とハブ111とを結合するのに用いられる。グラフィックスアダプタ115がプロセッサ又はハブに内蔵される場合、光導波路は依然として、グラフィックスアダプタ115を単一のチップの他の部分に接続するのに用いられて良い。他の部品もまた、光コネクタを用いて結合されて良い。図4はまた、ハブを高速接続バス120と接続する、互いに対向するダイ上の導波路128と129間の光接続をも表している。システム100内の光導波路の具体的な使用法及び構成は、広範な用途及び環境に適合するように調節されて良い。
【図１Ａ】
0005579927.tif 000002
【図１Ｂ】
0005579927.tif 000003
【図１Ｃ】
0005579927.tif 000004
【図１Ｄ】
0005579927.tif 000005
【図１Ｅ】
0005579927.tif 000006
【図１Ｆ】
0005579927.tif 000007
【図２】
0005579927.tif 000008
【図３】
0005579927.tif 000009
【図４】
0005579927.tif 000010