(57)【特許請求の範囲】
【請求項１】
第一および第二の処理コアならびにキャッシュを含むCPUダイと；
三次元組立体において前記CPUダイに垂直方向に積載された電圧調整器ダイとを有する中央処理装置であって、前記電圧調整器ダイが、前記第一の処理コアに第一の電圧を供給する第一の電圧調整器モジュール（VRM）と、前記キャッシュに第二の電圧を供給する第二のVRMと、前記CPUダイ上の第二の処理コアに第三の電圧を供給する第三のVRMとを有しており、
当該中央処理装置がさらに、
前記電圧調整器ダイに結合されたパッケージ基板を有し、前記電圧調整器ダイが前記CPUダイおよび前記パッケージ基板に合わされたパッドを有する、
中央処理装置。
【請求項２】
前記電圧調整器ダイが、前記CPUダイ上の入出力（I/O）回路、前記処理コアおよび前記キャッシュのうちの少なくとも一つに第四の電圧を供給する第四のVRMをさらに有する、請求項１記載の中央処理装置。
【請求項３】
前記電圧調整器ダイと前記CPUダイとの間に結合されるI/O接続をさらに有する、請求項１記載の中央処理装置。
【請求項４】
前記第一の電圧が前記第二の電圧に等しい、請求項１記載の中央処理装置。
【請求項５】
前記電圧調整器ダイがひっくり返されて前記CPUダイに、金属側と金属側とでボンドされる、請求項１記載の中央処理装置。
【請求項６】
請求項１ないし５のうちいずれか一項記載の中央処理装置；
前記中央処理装置に結合されたチップセット；ならびに
前記チップセットに結合されたメインメモリデバイスを有する、
システム。
【発明の詳細な説明】
【技術分野】
【０００１】
〈著作権表示〉
ここには著作権保護の対象となる素材が含まれている。著作権保有者は、誰であれ本特許開示を米国特許商標庁の特許ファイルまたは記録におけるのと同じ形でファクシミリ複製することに異を唱えないが、それ以外の点では当該著作権のあらゆる権利を留保する。
〈技術分野〉
本発明はコンピュータシステムに関する。より詳細には、本発明は中央処理装置（CPU）に電力を配送することに関する。
【背景技術】
【０００２】
中央処理ユニット（CPU）のような集積回路コンポーネントは典型的には、CPUマザーボード上など離れた位置にある電圧調整器モジュール（VRM:  voltage  regulator  module）によって電力を与えられる。マザーボードの電圧調整器モジュール（VRM）は典型的には単一の電源電圧（VCC）を複数のCPUコア、キャッシュおよび入出力（I/O）コンポーネントに供給する。これは、電力配送システムがボード、ソケットおよびパッケージ上で、複数のCPUコア、キャッシュおよびI/Oコンポーネントに別個の電源電圧を差し向けるために十分な面積をもたないという事実に起因する。
【０００３】
本発明は、限定ではなく例として、付属の図面において示されている。図面において、同様の参照符号は同様の要素を示す。
【発明の概要】
【課題を解決するための手段】
【０００４】
ある実施形態によれば、CPUのための電力配送システムが記載される。本発明の以下の詳細な記述においては本発明の十分な理解を与えるために数多くの個別的詳細が述べられるが、当業者には、本発明がこうした個別的詳細なしでも実施しうることは明らかであろう。他方では、本発明を埋没させるのを避けるため、よく知られた構造および装置は詳細ではなくブロック図の形で示されている。
明細書において「一つの実施形態」または「ある実施形態」という表現は、その実施形態との関連で記載される特定の機能、構造または特徴が本発明の少なくとも一つの実施形態に含まれるということを意味する。明細書の随所で「ある実施形態では」といった句が現れるのは、必ずしもみな同じ実施形態を指しているとは限らない。
【図面の簡単な説明】
【０００５】
【図１】コンピュータシステムのある実施形態のブロック図である。
【図２】CPUダイのある実施形態を示す図である。
【図３】電圧調整器ダイのある実施形態を示す図である。
【図４】CPUのある実施形態を示す図である。
【発明を実施するための形態】
【０００６】
図１は、コンピュータシステム１００のある実施形態のブロック図である。コンピュータシステム１００は、バス１０５に結合された中央処理装置（CPU）１０２を含んでいる。ある実施形態では、CPU１０２は、ペンティアム（登録商標）というプロセッサのファミリーのプロセッサであり、それには米国カリフォルニア州サンタクララのインテル社から発売されているペンティアム（登録商標）IIプロセッサファミリー、ペンティアム（登録商標）IIIプロセッサおよびペンティアム（登録商標）IVプロセッサが含まれる。代替的に他のCPUを使ってもよい。
【０００７】
バス１０５にはチップセット１０７も結合されている。チップセット１０７は、メモリ制御ハブ（MCH:  memory  control  hub）１１０を含んでいる。MCH１１０は、メインシステムメモリ１１５に結合されたメモリコントローラ１１２を含んでいてもよい。メインシステムメモリ１１５は、データおよびCPU１０２もしくはシステム１００に含まれる他の何らかの装置によって実行される命令のシーケンスを記憶する。ある実施形態では、メインシステムメモリ１１５は動的ランダムアクセスメモリ（DRAM）を含むが、メインシステムメモリ１１５は他の種類のメモリを使って実装されてもよい。バス１０５には、マルチCPUおよび／またはマルチシステムメモリといったように、さらなる装置が結合されていてもよい。
【０００８】
チップセット１０７は、ハブインターフェースを介してMCH１１０に結合された入出力制御ハブ（ICH:  input/output  control  hub）１４０をも含んでいる。ICH１４０はコンピュータシステム１００内の諸入出力（I/O）装置へのインターフェースを提供する。たとえば、ICH１４０は、米国オレゴン州ポートランドのPCI特別利益団体（PCI  Special  Interest  Group）によって開発された改訂2.1版仕様に従う周辺コンポーネント相互接続（Peripheral  Component  Interconnect）バスに結合されうる。
【０００９】
図２は、CPU１０２ダイ２００のある実施形態を示している。ダイ２００は４つのCPU処理コアを含む（コア１〜コア４）。さらに、ダイ２００はキャッシュ２２０およびI/O回路２３０を含む。ある実施形態では、キャッシュ２２０はL2/L3キャッシュである。I/O回路２３０は、コア２１０への垂直方向からの効率的な電流配送を可能にするよう、周辺部（たとえば、ノース、サウス、イースト、ウェストの境界）に位置される。
【００１０】
上で論じたように、マザーボード電圧調整器モジュールは典型的にはコア、キャッシュおよびI/O回路に単一のVCCを供給する。電力配送システムがボード、ソケットおよびパッケージ上で、複数のコア、キャッシュおよびI/Oコンポーネントに別個の電源電圧を差し向けるために十分な面積をもたないためである。
【００１１】
さまざまなアーキテクチャ研究により、すべてのコアが作動中で同時に同じVCCで実行中なのではない場合に、膨大な電力節約ができることが示されている。このように、可変コアレベルVCCは著しい電力節約をもたらす。さらに、作動電力を節約するため、単一のコア内のいくつかのコンポーネントをシャットダウンしたりより低いVCCにしたりすることもできる。たとえば、コアは実行に決定的な（performance-critical）コンポーネントと決定的でないコンポーネントを含みうる。決定的でないコンポーネントには別個のより低いVCCによって電力供給して作動電力および待機電力を節約することができれば、コアはより効率的に動作するはずである。しかしながら、上で論じたように、マザーボード上にある外部VRMは、マルチVCCの解決策を可能にするには不十分である。
【００１２】
ある実施形態によれば、マルチVCC  VRMダイがCPUダイ２００にボンドされる。図３は、VRMダイ３００の一つの実施形態を示している。ある実施形態では、VRMダイ３００は、CPUダイ２００内の各コンポーネントに調整された電圧源を提供するための７つのVRM（VRM１〜VRM７）を含む。たとえば、VRM１〜VRM４がそれぞれコア１〜コア４にVCC電圧を供給する。
【００１３】
さらに、VRM５はVCCをキャッシュ２２０に供給し、VRM６とVRM７は電圧をそれぞれI/O回路２３０に提供する。他の実施形態では、別個の電圧源をもつべきダイ２００内のコンポーネントの数に依存して、ダイ３００に含まれるVRMの量はこれとは別でもよい。また、各VRMによって供給される電圧は、他のVRMによって供給される電圧と同じでもよいし、違っていてもよい。
【００１４】
ある実施形態によれば、ダイ３００は、適切なコアに電力供給するためにひっくり返されてボンドされる（金属側と金属側）。こうして諸VRMがCPUダイ２００にできるだけ近づけられる。あるさらなる実施形態では、VRMダイ３００はダイ２００と三次元（3D）パッケージング配位（packaging  configuration）にある。
【００１５】
図４は、CPU１０２のある実施形態を示している。CPU１０２は、CPUダイ２００とパッケージ基板４００との間にはさまれたマルチVCC  VRMダイ３００を含んでいる。ある実施形態によれば、VRMダイ３００はCPUダイ２００およびパッケージ基板４００に合わせたパッドであり、よってダイ３００はオプションのサンドイッチ・ダイであることができる。よって、パッケージ４００およびCPU２００のデザインはいかなる変更も必要としない。
【００１６】
さらに、図４は、ダイ２００と３００の間のI/O接続、それにダイ／ダイ・ボンディングも示している。簡単のため、ダイ２００上には二つの調整器しか示されていないことを注意しておく。さらに、CPUダイ２００にはヒートスプレッダおよびヒートシンクが結合されていてもよい。
【００１７】
上記の統合された3D  VRMは、ダイ電力配送経路へのVRMにおける、振幅／位相の劣化および応答時間遅延を生じる不連続およびインピーダンスを回避する。
【００１８】
以上の記載を読んだ当業者には本発明の数多くの変更および修正が明らかとなるに違いなかろう。しかし、解説のために図示および説明されたどの特定の実施形態も、いかなる形であれ限定的であると考えるべきではない。したがって、さまざまな実施形態の詳細への言及は請求項の範囲を限定することを意図したものではない。請求項自身においては本発明に本質的と見なされる特徴のみが挙げられている。
【００１９】
本願の原出願の出願当初の請求項を開示しておく。
〔請求項１〕
CPUダイと；
三次元組立体（three  dimensional  assembly）において前記CPUダイにボンドされた電圧調整器ダイ、
とを有する中央処理装置（CPU）。
〔請求項２〕
前記電圧調整器ダイが：
第一の電圧を前記CPUダイにおける第一の処理コアに供給する第一の電圧調整器モジュール（VRM）と；
第二の電圧を前記CPUダイにおける第二の処理コアに供給する第二のVRM、
とを有する、請求項１記載のCPU。
〔請求項３〕
前記第一の電圧が前記第二の電圧に等しい、請求項２記載のCPU。
〔請求項４〕
前記電圧調整器ダイが：
第三の電圧を前記CPUダイにおけるキャッシュに供給する第三のVRMと；
第四の電圧を前記CPUダイにおける入出力（I/O）回路に供給する第四のVRM、
とをさらに有する、請求項２記載のCPU。
〔請求項５〕
前記電圧調整器ダイと前記CPUダイとの間に結合されるI/O接続をさらに有する、請求項４記載のCPU。
〔請求項６〕
前記電圧調整器ダイにボンドされたパッケージ基板をさらに有する、請求項１記載のCPU。
〔請求項７〕
前記電圧調整器ダイが前記CPUダイおよび前記パッケージ基板に合わされた（matched）パッドである、請求項６記載のCPU。
〔請求項８〕
前記電圧調整器ダイがひっくり返されて前記CPUダイに、金属側と金属側とでボンドされる、請求項１記載のCPU。
〔請求項９〕
三次元組立体において電圧調整器ダイを中央処理装置（CPU）にボンドする段階を含む方法。
〔請求項１０〕
前記電圧調整器ダイにパッケージ基板をボンドする段階をさらに含む、請求項９記載の方法。
〔請求項１１〕
前記電圧調整器ダイが前記CPUダイと前記パッケージ基板に合わされたパッドである、請求項１０記載の方法。
〔請求項１２〕
前記電圧調整器ダイと前記CPUダイとの間にI/O接続を結合させる段階をさらに含む、請求項９記載の方法。
〔請求項１３〕
CPUダイと；
三次元組立体において前記CPUダイにボンドされた電圧調整器ダイ、
とを有する中央処理装置（CPU）と；
前記CPUに結合されたチップセットと；
前記チップセットに結合されたメインメモリデバイス、
とを有するシステム。
〔請求項１４〕
前記電圧調整器ダイが：
第一の電圧を前記CPUダイにおける第一の処理コアに供給する第一の電圧調整器モジュール（VRM）と；
第二の電圧を前記CPUダイにおける第二の処理コアに供給する第二のVRM、
とを有する、請求項１３記載のシステム。
〔請求項１５〕
前記電圧調整器ダイが：
第三の電圧を前記CPUダイにおけるキャッシュに供給する第三のVRMと；
第四の電圧を前記CPUダイにおける入出力（I/O）回路に供給する第四のVRM、
とをさらに有する、請求項１４記載のシステム。
〔請求項１６〕
前記電圧調整器ダイと前記CPUダイとの間に結合されるI/O接続をさらに有する、請求項１５記載のシステム。
〔請求項１７〕
前記CPUが、前記電圧調整器ダイにボンドされたパッケージ基板をさらに有する、請求項１３記載のシステム。
【図１】
0005579811.tif 000002
【図２】
0005579811.tif 000003
【図３】
0005579811.tif 000004
【図４】
0005579811.tif 000005