(57)【特許請求の範囲】
【請求項１】
ゲートが第１の差動入力信号端子に接続され、ソースが基準電位ノードに接続され、ドレインが第１の差動出力信号端子に接続される第１の電界効果トランジスタと、
ゲートが第２の差動入力信号端子に接続され、ソースが基準電位ノードに接続され、ドレインが第２の差動出力信号端子に接続される第２の電界効果トランジスタと、
前記第１の電界効果トランジスタのゲート及び前記第２の電界効果トランジスタのドレイン間に接続される第１の可変容量と、
前記第２の電界効果トランジスタのゲート及び前記第１の電界効果トランジスタのドレイン間に接続される第２の可変容量と、
前記第１の差動出力信号端子又は前記第２の差動出力信号端子の信号の包絡線を検波する第１の包絡線検波器とを有し、
前記第１の可変容量及び／又は前記第２の可変容量は、前記第１の包絡線検波器により検波された包絡線に応じて容量値が変化することを特徴とする差動増幅回路。
【請求項２】
さらに、前記第２の差動出力信号端子の信号の包絡線を検波する第２の包絡線検波器を有し、
前記第１の包絡線検波器は、前記第１の差動出力信号端子の信号の包絡線を検波し、
前記第１の可変容量は、前記第２の包絡線検波器により検波された包絡線に応じて容量値が変化し、
前記第２の可変容量は、前記第１の包絡線検波器により検波された包絡線に応じて容量値が変化することを特徴とする請求項１記載の差動増幅回路。
【請求項３】
さらに、前記第２の可変容量に直列に接続される第１の容量と、
前記第１の可変容量に直列に接続される第２の容量とを有し、
前記第１の可変容量及び前記第２の容量の直列接続回路は、前記第１の電界効果トランジスタのゲート及び前記第２の電界効果トランジスタのドレイン間に接続され、
前記第２の可変容量及び前記第１の容量の直列接続回路は、前記第２の電界効果トランジスタのゲート及び前記第１の電界効果トランジスタのドレイン間に接続されることを特徴とする請求項１又は２記載の差動増幅回路。
【請求項４】
前記第１の包絡線検波器は、
アノードが前記第１又は第２の差動出力信号端子に接続される第１のダイオードと、
前記第１のダイオードのカソード及び基準電位ノード間に接続される第１の抵抗と、
一端が前記第１のダイオードのカソードに接続される第２の抵抗と、
前記第２の抵抗の他端及び基準電位ノード間に接続される第３の容量と、
前記第２の抵抗の他端及び前記第１又は第２の可変容量間に接続される第３の抵抗とを有することを特徴とする請求項１〜３のいずれか１項に記載の差動増幅回路。
【請求項５】
さらに、前記第１のダイオードに直列に接続される第１のスイッチ及び第４の容量を有し、
前記第１のダイオード、前記第１のスイッチ及び前記第４の容量の直列接続回路が前記第１又は第２の差動出力信号端子及び前記第２の抵抗の一端間に並列に複数接続されることを特徴とする請求項４記載の差動増幅回路。
【請求項６】
前記第１の抵抗は、可変抵抗であることを特徴とする請求項４記載の差動増幅回路。
【請求項７】
さらに、前記第２の可変容量に直列に接続される第１の容量及び第２のスイッチと、
前記第１の可変容量に直列に接続される第２の容量及び第３のスイッチとを有し、
前記第１の容量及び前記第２のスイッチの直列接続回路は、前記第２の可変容量及び前記第１の電界効果トランジスタのドレイン間に並列に複数接続され、
前記第２の容量及び前記第３のスイッチの直列接続回路は、前記第１の可変容量及び前記第２の電界効果トランジスタのドレイン間に並列に複数接続されることを特徴とする請求項４記載の差動増幅回路。
【請求項８】
前記第１の包絡線検波器は、ゲートが前記第１のダイオードのカソードにされ、ソースが基準電位ノードに接続され、ドレインが第４の抵抗を介してバイアス電位ノードに接続される第３の電界効果トランジスタを有し、
前記第２の抵抗の一端は、前記第３の電界効果トランジスタのドレインに接続されることを特徴とする請求項４記載の差動増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅回路に関する。
【背景技術】
【０００２】
図１（Ａ）〜（Ｃ）は、増幅回路１０１及びその特性を示す図である。図１（Ａ）は、増幅回路１０１を示す図である。増幅回路１０１は、入力信号１０２を増幅し、出力信号１０３を出力する。図１（Ｂ）は増幅回路１０１の理想の特性例を示すグラフであり、図１（Ｃ）は増幅回路１０１の実際の特性例を示すグラフである。出力電力１１１は、入力電力に対する出力電力の特性を示す。利得１１２は、入力電力に対する利得の特性を示す。効率１１３は、入力電力に対する効率の特性を示す。出力電力１１１は、入力電力が小さい領域が線形動作領域１１４になり、入力電力が大きい領域が飽和の非線形動作領域になる。増幅回路１０１は、効率１１３が高くかつ入力電力に対して出力電力１１１が線形に増幅されることが要求される。効率１１３は、増幅回路１０１の出力限界（飽和出力）に近づくほど上昇するため飽和出力付近で動作させることが望ましい。しかし、図１（Ｃ）の実際の特性では、飽和出力に近づく領域１２１において、増幅回路１０１の利得１１２が徐々に小さくなり、結果的に増幅回路１０１の利得が低下して、非線形性が生じてしまう。これは高出力時の出力信号を歪ませる問題を引き起こす。
【０００３】
また、増幅素子と、増幅素子の入力側あるいは出力側の少なくとも一方側に設けられ且つバイアス電圧を印加することにより静電容量が変化する可変容量素子を少なくとも一個有する可変整合回路と、を有する増幅器が知られている（例えば、特許文献１参照）。
【０００４】
また、入力端子より入力される入力信号を分配し出力する第１のウィルキンソン型分配合成器と、第１のウィルキンソン型分配合成器の出力を増幅する増幅素子と、増幅素子の出力を合成し出力信号として出力端子から出力する第２のウィルキンソン型分配合成器とを備え、第１及び第２のウィルキンソン分配合成器における信号伝達経路の分岐点に可変容量素子を接続した半導体回路が知られている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１４７７３０号公報
【特許文献２】国際公開第２００７／０９６９４０号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、入力電力に対する利得の線形動作領域を広くすることができる差動増幅回路を提供することである。
【課題を解決するための手段】
【０００７】
差動増幅回路は、ゲートが第１の差動入力信号端子に接続され、ソースが基準電位ノードに接続され、ドレインが第１の差動出力信号端子に接続される第１の電界効果トランジスタと、ゲートが第２の差動入力信号端子に接続され、ソースが基準電位ノードに接続され、ドレインが第２の差動出力信号端子に接続される第２の電界効果トランジスタと、前記第１の電界効果トランジスタのゲート及び前記第２の電界効果トランジスタのドレイン間に接続される第１の可変容量と、前記第２の電界効果トランジスタのゲート及び前記第１の電界効果トランジスタのドレイン間に接続される第２の可変容量と、前記第１の差動出力信号端子又は前記第２の差動出力信号端子の信号の包絡線を検波する第１の包絡線検波器とを有し、前記第１の可変容量及び／又は前記第２の可変容量は、前記第１の包絡線検波器により検波された包絡線に応じて容量値が変化する。
【発明の効果】
【０００８】
包絡線に応じて容量値を変化させることにより、入力電力に対する利得の線形動作領域を広くすることができる。
【図面の簡単な説明】
【０００９】
【図１】図１（Ａ）〜（Ｃ）は増幅回路及びその特性を示す図である。
【図２】図２（Ａ）は第１の実施形態による２段の差動増幅回路を示す図であり、図２（Ｂ）は差動増幅回路の構成例を示す回路図である。
【図３】図３（Ａ）及び（Ｂ）は可変容量の容量値と差動増幅回路の利得の関係を示す図である。
【図４】第１の実施形態による差動増幅回路の構成例を示す図である。
【図５】図４の可変容量及び包絡線検波器の具体的構成例を示す図である。
【図６】第６の実施形態による差動増幅回路の構成例を示す回路図である。
【図７】図７は図５の差動増幅回路のシミュレーション結果を示すグラフである。
【図８】図８（Ａ）〜（Ｈ）は図２（Ｂ）の第２の可変容量の構成例を示す図である。
【図９】図９（Ａ）は第２の実施形態による差動増幅回路の構成例を示す回路図であり、図９（Ｂ）は図９（Ａ）の回路のシミュレーション結果を示す図である。
【図１０】図１０（Ａ）は第３の実施形態による差動増幅回路の構成例を示す回路図であり、図１０（Ｂ）は図１０（Ａ）の回路のシミュレーション結果を示す図である。
【図１１】図１１（Ａ）は第４の実施形態による差動増幅回路の構成例を示す回路図であり、図１１（Ｂ）は図１１（Ａ）の回路のシミュレーション結果を示す図である。
【図１２】図１２（Ａ）は第５の実施形態による差動増幅回路の構成例を示す回路図であり、図１２（Ｂ）は図１２（Ａ）の回路のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
図２（Ａ）は、第１の実施形態による２段の差動増幅回路２０２及び２０４を示す図であり、例えば携帯端末等の無線通信機器に用いられる電力増幅器である。単相信号は、入力端子ＩＮに入力され、整合回路２０１内のトランスフォーマ（変圧器）により差動信号に変換される。差動増幅回路２０２は、変換された差動信号を増幅し、増幅した差動信号を整合回路２０３を介して差動入力信号端子ＩＮ１及びＩＮ２に出力する。差動入力信号端子ＩＮ１及びＩＮ２の信号は、相互に位相が反転した差動信号である。差動増幅回路２０４は、差動入力信号端子ＩＮ１及びＩＮ２に入力される差動信号を増幅し、増幅した差動信号を差動出力信号端子ＯＵＴ１及びＯＵＴ２から出力する。差動出力信号端子ＯＵＴ１及びＯＵＴ２の信号は、相互に位相が反転した差動信号であり、整合回路２０５内のトランスフォーマにより単相信号に変換され、出力端子ＯＵＴから出力される。整合回路２０１、２０３及び２０５は、差動増幅回路２０２及び２０４の利得を最適に伝達させるための回路である。
【００１１】
図２（Ｂ）は、差動増幅回路２０４の構成例を示す回路図である。第１の電界効果トランジスタ２１１は、ｎチャネル電界効果トランジスタであり、ゲートが第１の差動入力信号端子ＩＮ１に接続され、ソースが基準電位ノード（グランド電位ノード）に接続され、ドレインが第１の差動出力信号端子ＯＵＴ１に接続される。第２の電界効果トランジスタ２１２は、ｎチャネル電界効果トランジスタであり、ゲートが第２の差動入力信号端子ＩＮ２に接続され、ソースが基準電位ノードに接続され、ドレインが第２の差動出力信号端子ＯＵＴ２に接続される。第１の可変容量Ｃ１は、第１の電界効果トランジスタ２１１のゲート及び第２の電界効果トランジスタ２１２のドレイン間に接続される。第２の可変容量Ｃ２は、第２の電界効果トランジスタ２１２のゲート及び第１の電界効果トランジスタ２１１のドレイン間に接続される。可変容量Ｃ１及びＣ２を設けることにより、電界効果トランジスタ２１１及び２１２のゲート及びドレイン間容量をキャンセルし、差動増幅回路２０４の利得を高めることができる。これにより、差動増幅回路２０４は、次式により、同じ入力電力に対する出力電力が利得の増加分上がるため、効率を高めることができる。
効率＝（出力電力−入力電力 ）／直流電力
【００１２】
図３（Ａ）及び（Ｂ）は、可変容量Ｃ１及びＣ２の容量値と差動増幅回路２０４の利得の関係を示す図である。図３（Ａ）は、可変容量Ｃ１及びＣ２の容量値に対する差動増幅回路２０４の利得の関係を示すグラフである。領域３０１では、可変容量Ｃ１及びＣ２の容量値が増加すると差動増幅回路２０４の利得も増加する。これに対し、領域３０２では、可変容量Ｃ１及びＣ２の容量値が増加すると差動増幅回路２０４の利得が減少する。本実施形態では、この特性を用いて、可変容量Ｃ１及びＣ２の容量値を制御する。
【００１３】
図３（Ｂ）は、差動増幅回路２０４の入力電力に対する利得の関係を示すグラフである。利得３１１は、可変容量Ｃ１及びＣ２の容量値が０．６［ｐＦ］の場合の利得である。利得３１２は、可変容量Ｃ１及びＣ２の容量値が０．５［ｐＦ］の場合の利得である。図３（Ａ）の領域３０２に示す特性により、利得３１１は、利得３１２に対して、可変容量Ｃ１及びＣ２の容量値が大きいので小さくなる。入力電力が変化しても一定利得３１０を保つためには、入力電力ポイント３２１では可変容量Ｃ１及びＣ２の容量値を０．６［ｐＦ］にすることにより利得３１１が一定利得３１０に等しくなる。さらに、入力電力ポイント３２２では可変容量Ｃ１及びＣ２の容量値を０．５［ｐＦ］にすることにより利得３１２が一定利得３１０に等しくなる。このように、小さい入力電力ポイント３２１では可変容量Ｃ１及びＣ２の容量値を０．６［ｐＦ］（利得３１１）にし、大きい入力電力ポイント３２２では可変容量Ｃ１及びＣ２の容量値を０．５［ｐＦ］（利得３１２）にし、その両者の間では可変容量Ｃ１及びＣ２の容量値を徐々に変えることにより、差動増幅回路２０４を一定の利得３１０に保持することができる。すなわち、入力電力が小さいときには可変容量Ｃ１及びＣ２の容量値を比較的大きい値にし、入力電力が増加するにつれて可変容量Ｃ１及びＣ２の容量値を徐々に小さくする。これにより、図１（Ｃ）の利得１１２の飽和出力付近の領域１２１の入力電力に対して、差動増幅回路２０４の利得を高め、一定の利得を維持し、線形動作領域を広くすることができる。
【００１４】
図４は、第１の実施形態による差動増幅回路２０４の構成例を示す図である。第１の電界効果トランジスタ２１１は、ｎチャネル電界効果トランジスタであり、ゲートが第１の差動入力信号端子ＩＮ１に接続され、ソースが基準電位ノードに接続され、ドレインが第１の差動出力信号端子ＯＵＴ１に接続される。第２の電界効果トランジスタ２１２は、ｎチャネル電界効果トランジスタであり、ゲートが第２の差動入力信号端子ＩＮ２に接続され、ソースが基準電位ノードに接続され、ドレインが第２の差動出力信号端子ＯＵＴ２に接続される。
【００１５】
第１の可変容量４０１は、第１の電界効果トランジスタ２１１のゲート及び第２のノードＮ２間に接続される。第２の容量４０３は、第２のノードＮ２及び第２の電界効果トランジスタ２１２のドレイン間に接続される。第１の可変容量４０１及び第２の容量４０３の直列接続回路は、図２（Ｂ）の第１の可変容量Ｃ１に対応し、第１の電界効果トランジスタ２１１のゲート及び第２の電界効果トランジスタ２１２のドレイン間に接続される。
【００１６】
第２の可変容量４０２は、第２の電界効果トランジスタ２１２のゲート及び第１のノードＮ１間に接続される。第１の容量４０４は、第１のノードＮ１及び第１の電界効果トランジスタ２１１のドレイン間に接続される。第２の可変容量４０２及び第１の容量４０４の直列接続回路は、図２（Ｂ）の第２の可変容量Ｃ２に対応し、第２の電界効果トランジスタ２１２のゲート及び第１の電界効果トランジスタ２１１のドレイン間に接続される。
【００１７】
第１の包絡線検波器４０５は、第１の差動出力信号端子ＯＵＴ１の信号（変調波）４１１の包絡線（搬送波成分）４１２を検波し、第１のノードＮ１に出力する。第２の可変容量４０２は、第１の包絡線検波器４０５により検波された第１のノードＮ１の包絡線４１２の電圧に応じて容量値が変化する。
【００１８】
第２の包絡線検波器４０６は、第２の差動出力信号端子ＯＵＴ２の信号の包絡線を検波し、第２のノードＮ２に出力する。第１の可変容量４０１は、第２の包絡線検波器４０６により検波された第２のノードＮ２の包絡線の電圧に応じて容量値が変化する。
【００１９】
電界効果トランジスタ２１１及び２１２のゲートには、図２（Ａ）の整合回路２０３からゲートバイアス電位が供給される。電界効果トランジスタ２１１及び２１２のドレインには、図２（Ａ）の整合回路２０５からドレインバイアス電位が供給される。
【００２０】
以上のように、差動出力信号端子ＯＵＴ１及びＯＵＴ２の信号の包絡線に応じて可変容量４０１及び４０２の容量値を変化させることにより、図３（Ｂ）に示すように、入力電力に対して一定の利得を維持することができ、線形動作領域を広げることができる。
【００２１】
図５は、図４の可変容量４０１，４０２及び包絡線検波器４０５，４０６の具体的構成例を示す図である。以下、図５の回路が図４の回路と異なる点を説明する。第１の可変容量４０１及び４０２は、ｎチャネル電界効果トランジスタにより構成されるバラクタダイオードである。ｎチャネル電界効果トランジスタ４０１は、ゲートが第１の電界効果トランジスタ２１１のゲートに接続され、ソース及びドレインが第２のノードＮ２に接続される。ｎチャネル電界効果トランジスタ４０２は、ゲートが第２の電界効果トランジスタ２１２のゲートに接続され、ソース及びドレインが第１のノードＮ１に接続される。
【００２２】
第１の包絡線検波器４０５は、非線形検波器であり、第１のダイオード５０１、第１の抵抗５０２、第２の抵抗５０３、第３の抵抗５０４及び第３の容量５０５を有する。第１のダイオード５０１は、アノードが第１の差動出力信号端子ＯＵＴ１に接続される。第１の抵抗５０２は、第１のダイオード５０１のカソード及び基準電位ノード間に接続される。第２の抵抗５０３は、一端が第１のダイオード５０１のカソードに接続される。第３の容量５０５は、第２の抵抗５０３の他端及び基準電位ノード間に接続される。第３の抵抗５０４は、第２の抵抗５０３の他端及び第１のノードＮ１間に接続される。抵抗５０３及び容量５０５は、ローパスフィルタを構成する。
【００２３】
第２の包絡線検波器４０６は、非線形検波器であり、第１のダイオード５１１、第１の抵抗５１２、第２の抵抗５１３、第３の抵抗５１４及び第３の容量５１５を有する。第１のダイオード５１１は、アノードが第２の差動出力信号端子ＯＵＴ２に接続される。第１の抵抗５１２は、第１のダイオード５１１のカソード及び基準電位ノード間に接続される。第２の抵抗５１３は、一端が第１のダイオード５１１のカソードに接続される。第３の容量５１５は、第２の抵抗５１３の他端及び基準電位ノード間に接続される。第３の抵抗５１４は、第２の抵抗５１３の他端及び第２のノードＮ２間に接続される。抵抗５１３及び容量５１５は、ローパスフィルタを構成する。
【００２４】
以上のように、可変容量４０１及び４０２として、トランジスタを用いたバラクタダイオードを使用する。包絡線検波器４０５及び４０６は、出力信号の包絡線（搬送波成分）を検波し、ダイオードの容量４０１，４０２に出力する。これにより、入力電力がある値以上になると、入力電力が上昇するにつれて、ノードＮ１及びＮ２が上昇し、バラクタダイオードの容量４０１，４０２の容量値を小さくすることができる。
【００２５】
図７は、図５の差動増幅回路２０４のシミュレーション結果を示すグラフである。利得７０１及び７１１は、入力電力に対する利得の特性を示す。利得７１１は容量４０１及び４０２の容量値が固定である場合の利得を示し、利得７０１は容量４０１及び４０２の容量値が図５のようにノードＮ１及びＮ２の電圧に応じて可変である場合の利得を示す。
【００２６】
効率７０２及び７１２は、入力電力に対する効率の特性を示す。効率７１２は容量４０１及び４０２の容量値が固定である場合の効率を示し、効率７０２は容量４０１及び４０２の容量値が図５のようにノードＮ１及びＮ２の電圧に応じて可変である場合の効率を示す。
【００２７】
容量４０１及び４０２の容量値が固定である場合には、入力電力が約０〜１０［ｄＢｍ］の領域で、利得７１１は下がり、効率７１２は悪化している。これに対し、本実施形態により容量４０１及び４０２を可変にした場合には、入力電力が約０〜１０［ｄＢｍ］の領域で、利得７０１は一定利得を維持し、効率７０２は向上している。
【００２８】
以上のように、容量４０１及び４０２の容量値が固定値の場合は、入力電力の上昇に伴い、利得７１１が徐々に低下していく様子が見られるが、本実施形態の回路では、飽和出力付近まで利得７０１の線形性が保たれ、効率７０２が改善されている。本実施形態では、可変容量４０１及び４０２を用いて利得を向上させることにより、入力電力が増加しても利得７０１を一定値に維持し、線形動作領域を広くし、効率７０２を向上させることができる。
【００２９】
図８（Ａ）〜（Ｈ）は、図２（Ｂ）の第２の可変容量Ｃ２の構成例を示す図である。以下、第２の可変容量Ｃ２の構成例を示すが、第１の可変容量Ｃ１の構成例も同様である。
【００３０】
図８（Ａ）では、図４と同様に、第１の容量４０４及び第２の可変容量４０２の直列接続回路は、第１の差動出力信号端子ＯＵＴ１及び第２の差動入力信号端子ＩＮ２間に接続される。
【００３１】
図８（Ｂ）では、図５と同様に、第１の容量４０４及び第２の可変容量８０１の直列接続回路は、第１の差動出力信号端子ＯＵＴ１及び第２の差動入力信号端子ＩＮ２間に接続される。第２の可変容量８０１は、ｎチャネル電界効果トランジスタを用いたバラクタダイオードの容量で構成される。ｎチャネル電界効果トランジスタ８０１は、ゲートが第２の差動入力信号端子ＩＮ２に接続され、ソース及びドレインが第１の容量４０４に接続される。
【００３２】
図８（Ｃ）では、第１の容量４０４及び第２の可変容量８０２の直列接続回路は、第１の差動出力信号端子ＯＵＴ１及び第２の差動入力信号端子ＩＮ２間に接続される。第２の可変容量８０２は、ｐチャネル電界効果トランジスタを用いたバラクタダイオードの容量で構成される。ｐチャネル電界効果トランジスタ８０２は、ソース及びドレインが第２の差動入力信号端子ＩＮ２に接続され、ゲートが第１の容量４０４に接続される。
【００３３】
図８（Ｄ）では、第１の容量４０４及び第２の可変容量８０３の直列接続回路は、第１の差動出力信号端子ＯＵＴ１及び第２の差動入力信号端子ＩＮ２間に接続される。第２の可変容量８０３は、ｐｎ接合ダイオードの容量で構成される。ダイオード８０３は、アノードが第２の差動入力信号端子ＩＮ２に接続され、カソードが第１の容量４０４に接続される。
【００３４】
図８（Ｅ）では、第１の容量４０４及び第２の可変容量８０４の直列接続回路は、第１の差動出力信号端子ＯＵＴ１及び第２の差動入力信号端子ＩＮ２間に接続される。第２の可変容量８０４は、ｎチャネル電界効果トランジスタのゲート及びドレイン間容量で構成される。ｎチャネル電界効果トランジスタ８０４は、ドレインが第２の差動入力信号端子ＩＮ２に接続され、ゲートが第１の容量４０４に接続され、ソースが基準電位ノードに接続される。
【００３５】
図８（Ｆ）では、容量８１１、インダクタ８１２及び可変容量８１３の直列接続回路は、第１の差動出力信号端子ＯＵＴ１及び第２の差動入力信号端子ＩＮ２間に接続される。
【００３６】
図８（Ｇ）では、容量８１４、可変容量８１５及び容量８１６の直列接続回路は、第１の差動出力信号端子ＯＵＴ１及び第２の差動入力信号端子ＩＮ２間に接続される。
【００３７】
図８（Ｈ）では、可変容量８１７、容量８１８及び可変容量８１９の直列接続回路は、第１の差動出力信号端子ＯＵＴ１及び第２の差動入力信号端子ＩＮ２間に接続される。
【００３８】
図８（Ａ）〜（Ｆ）の回路では、１個の黒丸のノードの電圧を制御することにより容量値を変化させることができる。図８（Ｇ）及び（Ｈ）の回路では、２個の黒丸のノードの電圧を制御することにより容量値を変化させることができる。
【００３９】
（第２の実施形態）
図９（Ａ）は第２の実施形態による差動増幅回路２０４の構成例を示す回路図であり、図９（Ｂ）は図９（Ａ）の回路のシミュレーション結果を示す図である。図９（Ａ）の回路は、図５の回路に対して、複数の第１のダイオード５０１，５１１、複数の第１のスイッチ９０１，９１１及び複数の第４の容量９０２，９１２を包絡線検波器４０５，４０６内に追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００４０】
第１のダイオード５０１は、カソードが第２の抵抗５０３の一端に接続され、アノードが第１のスイッチ９０１及び第４の容量９０２を介して第１の差動出力信号端子ＯＵＴ１に接続される。第１のダイオード５０１、第１のスイッチ９０１及び第４の容量９０２の直列接続回路は、第１の差動出力信号端子ＯＵＴ１及び第２の抵抗５０３の一端間に並列に複数接続される。複数のスイッチ９０１のうちのオンするスイッチ数が多くなるほど、第１のダイオード５０１の並列接続数が多くなり、第１のダイオード５０１のサイズが大きくなる。
【００４１】
同様に、第１のダイオード５１１は、カソードが第２の抵抗５１３の一端に接続され、アノードが第１のスイッチ９１１及び第４の容量９１２を介して第２の差動出力信号端子ＯＵＴ２に接続される。第１のダイオード５１１、第１のスイッチ９１１及び第４の容量９１２の直列接続回路は、第２の差動出力信号端子ＯＵＴ２及び第２の抵抗５１３の一端間に並列に複数接続される。複数のスイッチ９１１のうちのオンするスイッチ数が多くなるほど、第１のダイオード５１１の並列接続数が多くなり、第１のダイオード５１１のサイズが大きくなる。
【００４２】
図９（Ｂ）は、入力電力に対するノードＮ１及びＮ２の制御電圧Ｖｃの特性を示すグラフである。制御電圧９２１は、複数の第１のスイッチ９０１，９１１のうちのオンするスイッチ数が少なく、第１のダイオード５０１，５１１のサイズが小さい場合の制御電圧Ｖｃであり、制御電圧Ｖｃが変化し始める入力電力を小さくすることができる。制御電圧９２２は、複数の第１のスイッチ９０１，９１１のうちのオンするスイッチ数が多く、第１のダイオード５０１，５１１のサイズが大きい場合の制御電圧Ｖｃであり、制御電圧Ｖｃが変化し始める入力電力を大きくすることができる。
【００４３】
第１のスイッチ９０１，９１１により第１のダイオード５０１，５１１のサイズを切り替えることにより、ノードＮ１及びＮ２の制御電圧Ｖｃを変動させ始める位置を制御することができる。第４の容量９０２，９１２を設けることにより、どのスイッチ９０１，９１１がオンしていても、差動出力信号端子ＯＵＴ１及びＯＵＴ２から見える容量を一定にすることができる。
【００４４】
（第３の実施形態）
図１０（Ａ）は第３の実施形態による差動増幅回路２０４の構成例を示す回路図であり、図１０（Ｂ）は図１０（Ａ）の回路のシミュレーション結果を示す図である。図１０（Ａ）の回路は、図５の回路に対して、第１の抵抗５０２及び５１２を可変抵抗にしたものである。その他の点については、本実施形態は、第１の実施形態と同じである。
【００４５】
図１０（Ｂ）は、入力電力に対するノードＮ１及びＮ２の制御電圧Ｖｃの特性を示すグラフである。制御電圧１００１は、可変抵抗５０２，５１２の抵抗値が小さい場合の制御電圧Ｖｃであり、制御電圧Ｖｃの変化量を小さくすることができる。制御電圧１００２は、可変抵抗５０２，５１２の抵抗値が大きい場合の制御電圧Ｖｃであり、制御電圧Ｖｃの変化量を大きくすることができる。本実施形態によれば、可変抵抗５０２及び５１２の抵抗値を制御することにより、制御電圧Ｖｃの変化量を変えることができる。
【００４６】
（第４の実施形態）
図１１（Ａ）は第４の実施形態による差動増幅回路２０４の構成例を示す回路図であり、図１１（Ｂ）は図１１（Ａ）の回路のシミュレーション結果を示す図である。図１１（Ａ）の回路は、図５の回路に対して、複数の容量４０３，４０４及び複数のスイッチ１１０１，１１０２を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００４７】
第１の容量４０４及び第２のスイッチ１１０２の直列接続回路は、第１のノードＮ１及び第１の電界効果トランジスタ２１１のドレイン間に並列に複数接続される。複数の第２のスイッチ１１０２のうちのオンするスイッチ数が多くなるほど、第１の容量４０４の容量値が大きくなる。
【００４８】
同様に、第２の容量４０３及び第３のスイッチ１１０１の直列接続回路は、第２のノードＮ２及び第２の電界効果トランジスタ２１２のドレイン間に並列に複数接続される。複数の第３のスイッチ１１０１のうちのオンするスイッチ数が多くなるほど、第２の容量４０３の容量値が大きくなる。
【００４９】
図１１（Ｂ）は、入力電力に対する利得の特性を示すグラフである。利得１１１１は、複数のスイッチ１１０１，１１０２のうちのオンするスイッチ数を少なくすることにより容量４０３，４０４の容量値を小さくした場合の利得であり、線形利得の絶対値を大きくすることができる。利得１１１２は、複数のスイッチ１１０１，１１０２のうちのオンするスイッチ数を多くすることにより容量４０３，４０４の容量値を大きくした場合の利得であり、線形利得の絶対値を小さくすることができる。本実施形態によれば、容量４０３，４０４の容量値を制御することにより、線形利得の絶対値を変えることができる。
【００５０】
（第５の実施形態）
図１２（Ａ）は第５の実施形態による差動増幅回路２０４の構成例を示す回路図であり、図１２（Ｂ）は図１２（Ａ）の回路のシミュレーション結果を示す図である。図１２（Ａ）の回路は、図５の回路に対して、第３の電界効果トランジスタ１２０１，１２０３及び第４の抵抗１２０２，１２０４を包絡線検波器４０５，４０６内に追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。第１の可変容量４０１及び第２の可変容量４０２は、図８（Ｃ）と同様に、ｐチャネル電界効果トランジスタにより構成される。
【００５１】
第３の電界効果トランジスタ１２０１は、ｎチャネル電界効果トランジスタの増幅器であり、ゲートが第１のダイオード５０１のカソードにされ、ソースが基準電位ノードに接続され、ドレインが第４の抵抗１２０２を介してバイアス電位ノードＶｂに接続される。第２の抵抗５０３の一端は、第３の電界効果トランジスタ１２０１のドレインに接続される。
【００５２】
同様に、第３の電界効果トランジスタ１２０３は、ｎチャネル電界効果トランジスタの増幅器であり、ゲートが第１のダイオード５１１のカソードにされ、ソースが基準電位ノードに接続され、ドレインが第４の抵抗１２０４を介してバイアス電位ノードＶｂに接続される。第２の抵抗５１３の一端は、第３の電界効果トランジスタ１２０３のドレインに接続される。
【００５３】
図１２（Ｂ）は、入力電力に対するノードＮ１及びＮ２の制御電圧Ｖｃの特性を示すグラフである。制御電圧１２１１は、バイアス電位ノードＶｂの電位が３Ｖの場合の制御電圧Ｖｃであり、制御電圧Ｖｃを高くすることができる。制御電圧１２１２は、バイアス電位ノードＶｂの電位が１Ｖの場合の制御電圧Ｖｃであり、制御電圧Ｖｃを低くすることができる。本実施形態は、包絡線検波器４０５，４０６の信号が配線ロスにより小さくなることを防いだり、制御電圧Ｖｃの値を制御するために、増幅器トランジスタ１２０１及び１２０３を包絡線検波器４０５及び４０６の中に設ける。
【００５４】
（第６の実施形態）
図６は、第６の実施形態による差動増幅回路２０４の構成例を示す回路図である。図６の回路は、図４の回路に対して、第２の包絡線検波器４０６を削除したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。第１の包絡線検波器４０５の出力端子は、第１のノードＮ１の他、第２のノードＮ２にも接続され、検波した包絡線４１２を第１のノードＮ１及び第２のノードＮ２に出力する。具体的には、図６の回路は、図４の回路に対し、第２の包絡線検波器４０６を削除し、第１のノードＮ１及び第２のノードＮ２を相互に接続したものである。本実施形態は、図４の第１の包絡線検波器４０５及び第２の包絡線検波器４０６を、図６の第１の包絡線検波器４０５で共用するものである。第１の包絡線検波器４０５は第１の差動出力信号端子ＯＵＴ１の信号の包絡線を検波するものであり、第２の包絡線検波器４０６は第２の差動出力信号端子ＯＵＴ２の信号の包絡線を検波するものである。第１の差動出力信号端子ＯＵＴ１の信号及び第２の差動出力信号端子ＯＵＴ２の信号は、相互に位相が反転した差動信号である。したがって、図４に示すように、第１の包絡線検波器４０５及び第２の包絡線検波器４０６が検波する包絡線４１２は同じになる。したがって、本実施形態のように、第１の包絡線検波器４０５が包絡線４１２を第１のノードＮ１及び第２のノードＮ２に出力した場合も、第１の実施形態と同様の効果が得られる。
【００５５】
なお、本実施形態では、図４の回路の第２の包絡線検波器４０６を削除する場合を例に説明したが、同様に、図４の回路の第１の包絡線検波器４０５を削除し、第２の包絡線検波器４０６が包絡線を第１のノードＮ１及び第２のノードＮ２に出力するようにしてもよい。本実施形態では、第１の可変容量４０１及び第２の可変容量４０２は、第１の包絡線検波器４０５又は第２の包絡線検波器４０６のいずれか一方により検波された包絡線に応じて容量値が変化することになる。
【００５６】
第１〜第６の実施形態によれば、第１の包絡線検波器４０５及び／又は第２の包絡線検波器４０６により検波された包絡線に応じて第１の可変容量Ｃ１及び第２の可変容量Ｃ２の容量値を変化させることにより、入力電力に対する利得を一定に維持し、線形動作領域を広くすることができる。
【００５７】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５８】
２１１  第１の電界効果トランジスタ
２１２  第２の電界効果トランジスタ
４０１  第１の可変容量
４０２  第２の可変容量
４０３  第２の容量
４０４  第１の容量
４０５  第１の包絡線検波器
４０６  第２の包絡線検波器
【図１】
0005505286.tif 000002
【図２】
0005505286.tif 000003
【図３】
0005505286.tif 000004
【図４】
0005505286.tif 000005
【図５】
0005505286.tif 000006
【図６】
0005505286.tif 000007
【図７】
0005505286.tif 000008
【図８】
0005505286.tif 000009
【図９】
0005505286.tif 000010
【図１０】
0005505286.tif 000011
【図１１】
0005505286.tif 000012
【図１２】
0005505286.tif 000013