(57)【特許請求の範囲】
【請求項１】
基板上に形成された絶縁膜上に、電子を注入するための第１の電極と、正孔を注入するための第２の電極と、前記第１の電極と前記第２の電極との間に配置され、前記第１の電極及び前記第２の電極と電気的に接続された発光部と、前記発光部上に形成された窒化シリコン膜とを有し、
前記第１の電極と前記第２の電極との間に電圧を印加する事によって、前記基板の平面方向から電子と正孔が前記発光部に注入され、
前記発光部は、前記窒化シリコン膜によって引張り歪みを印加された単結晶ゲルマニウム膜であり、
前記基板の前記平面方向と直交する垂直方向において、前記発光部と前記窒化シリコン膜の間に導波路が形成されており、
前記導波路と前記第１の電極及び前記第２の電極との間に前記導波路の屈折率よりも小さな屈折率を有する領域が形成されており、
前記導波路の端部または内部に誘電体から構成されるミラーが形成されていることを特徴とする発光素子。
【請求項２】
請求項１に記載の発光素子において、
前記導波路と前記発光部は、前記単結晶ゲルマニウム膜で構成されることを特徴とする発光素子。
【請求項３】
請求項１に記載の発光素子において、
前記単結晶ゲルマニウム膜の膜厚は１０ｎｍ以上５００ｎｍ以下であることを特徴とする発光素子。
【請求項４】
基板上に形成された絶縁膜上に、電子を注入するための第１の電極と、正孔を注入するための第２の電極と、前記第１の電極と前記第２の電極との間に配置され、前記第１の電極及び前記第２の電極と電気的に接続された発光部と、前記発光部上に形成された窒化シリコン膜とを有し、
前記第１の電極と前記第２の電極との間に電圧を印加する事によって、前記基板の平面方向から電子と正孔が前記発光部に注入され、
前記発光部は、前記窒化シリコン膜によって引張り歪みを印加された単結晶ゲルマニウム膜であり、
前記基板の前記平面方向と直交する垂直方向において、前記窒化シリコン膜の一部に導波路が形成されており、
前記導波路の端部または内部に誘電体から構成されるミラーが形成されており、
前記発光部の表面が第１の誘電体で覆われており、前記第１の誘電体上に第２の誘電体である前記窒化シリコン膜が位置することを特徴とする発光素子。
【請求項５】
請求項４に記載の発光素子において、
前記第１の誘電体が二酸化シリコン膜または窒化シリコン膜であり、前記第２の誘電体は前記窒化シリコン膜に代えて、多結晶シリコン膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、Ｔａ２Ｏ５膜、ＨｆＯ２膜、ＴｉＯ２膜の何れかであることを特徴とする発光素子。
【請求項６】
請求項１に記載の発光素子において、
前記ミラーが前記導波路の端部に配置されており、前記ミラーが前記誘電体の小片を周期的に配置することで構成されていることを特徴とする発光素子。
【請求項７】
請求項６に記載の発光素子において、
前記ミラーを構成する前記誘電体の小片が、単結晶シリコン膜、窒化シリコン膜、多結晶シリコン膜、アモルファスシリコン膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、Ｔａ２Ｏ５膜、ＨｆＯ２膜、ＴｉＯ２膜の何れかであることを特徴とする発光素子。
【請求項８】
請求項４に記載の発光素子において、
前記ミラーが前記導波路の内部に配置されており、前記ミラーが前記誘電体の小片を周期的に配置することで構成されていることを特徴とする発光素子。
【請求項９】
請求項８に記載の発光素子において、前記ミラーを構成する前記誘電体の小片が、単結晶ゲルマニウム膜、単結晶シリコン膜、窒化シリコン膜、多結晶シリコン膜、アモルファスシリコン膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、Ｔａ２Ｏ５膜、ＨｆＯ２膜、ＴｉＯ２膜の何れかであることを特徴とする発光素子。
【請求項１０】
請求項１に記載の発光素子において、
前記窒化シリコン膜は、前記単結晶ゲルマニウム膜に引張り歪みを印加するための内部応力を有し、
前記単結晶ゲルマニウム膜は、格子定数が平衡状態での格子定数よりも大きいことを特徴とする発光素子。
【請求項１１】
基板上に形成された絶縁膜上に、電子を注入するための第１の電極と、正孔を注入するための第２の電極と、前記第１の電極と前記第２の電極との間に配置され、前記第１の電極及び前記第２の電極と電気的に接続された発光部と、前記発光部上に形成された導波路となる窒化シリコン膜とを有し、
前記第１の電極と前記第２の電極との間に電圧を印加する事によって、前記基板の平面方向から電子と正孔が前記発光部に注入され、
前記第１の電極及び前記第２の電極を挟むようにして二酸化シリコン膜または窒化シリコン膜からなる絶縁膜が形成されており、
前記発光部は、前記絶縁膜によって引張り歪みを印加された単結晶ゲルマニウム膜であり、
前記導波路の端部または内部に誘電体から構成されるミラーが形成されていることを特徴とする発光素子。
【請求項１２】
請求項１１に記載の発光素子において、
前記絶縁膜は、前記単結晶ゲルマニウム膜に引っ張り歪みを印加するための内部応力を有し、
前記単結晶ゲルマニウム膜は、格子定数が平衡状態での格子定数よりも大きいことを特徴とする発光素子。
【請求項１３】
基板上に形成された絶縁膜上に、電子を検出するための第１の電極と、正孔を検出するための第２の電極と、前記第１の電極と前記第２の電極との間に配置され、前記第１の電極及び前記第２の電極と電気的に接続された受光部と、前記受光部上に形成された窒化シリコン膜とを有し、
前記受光部に光が入射すると前記第１の電極と前記第２の電極との間に電流が流れ、
前記受光部は、前記窒化シリコン膜によって引張り応力が印加された単結晶ゲルマニウム膜であることを特徴とする受光素子。
【請求項１４】
請求項１３に記載の受光素子において、
前記単結晶ゲルマニウム膜に含まれるシリコン濃度が１０％以下であることを特徴とする受光素子。
【請求項１５】
請求項１３に記載の受光素子において、
前記第１の電極と前記第２の電極は、前記絶縁膜上の同一表面上に配置されており、
前記第１の電極と前記第２の電極は、くし型に交互に配置されていることを特徴とする受光素子。
【請求項１６】
請求項１３に記載の受光素子において、
前記基板の平面方向と直行する垂直方向に前記第１の電極または前記第２の電極が配置されていることを特徴とする受光素子。
【請求項１７】
請求項１３に記載の受光素子において、
前記窒化シリコン膜は、前記単結晶ゲルマニウム膜に引張り歪みを印加するための内部応力を有し、
前記単結晶ゲルマニウム膜は、格子定数が平衡状態での格子定数よりも大きいことを特徴とする受光素子。
【請求項１８】
シリコン基板と、前記シリコン基板上に形成された第１の二酸化シリコン層と、前記第１の二酸化シリコン層上に形成された上面の単結晶シリコン層とからなるＳＯＩ基板を準備する第１の工程と、
前記単結晶シリコン層を部分的に薄層化して薄膜単結晶シリコン領域を形成する第２の工程と、
前記薄膜単結晶シリコン領域にシリコン・ゲルマニウム層をエピタキシャル成長させる第３の工程と、
前記シリコン・ゲルマニウム層の表面を酸化させて第２の二酸化シリコン層を形成すると同時に濃縮された極薄単結晶ゲルマニウム層を形成する第４の工程と、
前記単結晶シリコン層に電子を注入するための第１の電極を形成する第５の工程と、
前記単結晶シリコン層に正孔を注入するための第２の電極を形成する第６の工程と、
前記極薄単結晶ゲルマニウム層上に窒化シリコン膜を形成する第７の工程と、からなり、
前記窒化シリコン膜によって前記極薄単結晶ゲルマニウム層に引張り歪みが印加されることを特徴とする発光素子の製造方法。
【請求項１９】
シリコン基板と、前記シリコン基板上に形成された第１の二酸化シリコン層と、前記第１の二酸化シリコン層上に形成された上面の単結晶シリコン層とからなるＳＯＩ基板を準備する第１の工程と、
前記単結晶シリコン層を部分的に薄層化して薄膜単結晶シリコン領域を形成する第２の工程と、
前記薄膜単結晶シリコン領域にシリコン・ゲルマニウム層をエピタキシャル成長させる第３の工程と、
前記シリコン・ゲルマニウム層の表面を酸化させて第２の二酸化シリコン層を形成すると同時に濃縮された極薄単結晶ゲルマニウム層を形成する第４の工程と、
前記第２の二酸化シリコン層を除去したのち、前記極薄単結晶ゲルマニウム層上に厚い単結晶ゲルマニウム層を結晶成長させる第５の工程と、
前記単結晶シリコン層に電子を検出するための第１の電極を形成する第６の工程と、
前記単結晶シリコン層に正孔を検出するための第２の電極を形成する第７の工程と、
前記厚い単結晶ゲルマニウム層上に窒化シリコン膜を形成する第８の工程とからなり、
前記窒化シリコン膜によって前記厚い単結晶ゲルマニウム層に引張り歪みが印加されていることを特徴とする受光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子並びに受光素子及びその製造方法に関するものであり、特に、引張り歪みを用いたゲルマニウム・レーザ・ダイオード、ゲルマニウム・フォト・ダイオード及びそれらの製造方法に関する。
【背景技術】
【０００２】
インターネット産業を支えるブロード・バンド・ネットワークでは、光通信が採用されている。この光通信における光の送受信には、III-V族やII-VI族などの化合物半導体を用いたレーザ・ダイオードが使用されている。【０００３】
化合物半導体レーザには、様々な構造が提唱されているが、ダブル・ヘテロ構造が一般的である。ダブル・ヘテロ構造は、２種類の異なる化合物半導体を用いて、バンド・ギャップの小さい化合物半導体をバンド・ギャップの大きい化合物半導体で挟んだ構造をしている。ダブル・ヘテロ構造を作製するには、基板上に、導電型がｎ型、ドーピングしていないｉ型、そしてｐ型の各化合物半導体を連続的にエピタキシャル成長させ、垂直方向に積層する。その際、間に挟まれているドーピングしていないｉ型の化合物半導体のバンド構造に注意をする必要があり、ｎ型とｐ型の各化合物半導体よりもバンド・ギャップが小さく、ｉ型の伝導帯レベルがｎ型の伝導帯レベルよりも低く、ｉ型の価電子帯レベルがｐ型の価電子レベルよりも高いことが重要である。つまり、電子及び正孔がともに、ｉ型の領域に閉じ込められる構造となっている。【０００４】
そのため、電子と正孔が同じ領域にいやすくなるため、電子と正孔が衝突して対消滅する確立が高まり、結果として、発光効率をあげる事ができる。また、屈折率はバンド・ギャップが小さくなるほど大きくなる傾向があるため、ｉ型の化合物半導体の屈折率がｎ型やｐ型の各化合物半導体の屈折率よりも小さい材料を選ぶ事によって、光もｉ型の化合物半導体に閉じ込められることになる。加えて、エア・リッジ構造や分布ブラッグ反射型(Distributed Bragg Reflector, DBRと略)ミラー構造を工夫することによって、光を共振器の中により有効的に閉じ込める工夫が施されている。このように半導体共振器中に閉じ込められた光は、反転分布をつくっている電子と正孔の再結合を効率よく誘導するため、レーザ発振することにつながる。【０００５】
このように、効率よく発光する化合物半導体を用いた光通信によって、長距離情報通信が瞬時の間に大量に行われている。すなわち、情報処理や記憶はシリコンを基幹としたＬＳＩ上で行われており、情報の送信は化合物半導体を基幹としたレーザによって行われている。【０００６】
シリコンやゲルマニウムなどのIV族半導体を高効率で発光させる事ができれば、シリコン・チップ上に電子デバイスと発光素子をともに集積化させる事ができるため、その産業的価値は甚大である。【０００７】
しかしながら、バルク状態のシリコンやゲルマニウムは間接遷移半導体であるため、高効率に発光させる事は難しい。間接遷移型のバンド構造とは、伝導帯のエネルギーが最低になる運動量または価電子帯のエネルギーが最低になる運動量のどちらか“０”でないバンド構造を指す。シリコンやゲルマニウムの場合には、価電子帯の最小エネルギー点は、運動量が“０”になるΓ点であるが、伝導帯の最小エネルギー点はΓ点から大きく離れた点にある。つまり、バルク状態のシリコンやゲルマニウムの伝導帯電子は、非常に大きな運動量を有している。一方、価電子帯の正孔は、ほとんど運動量を有していない。半導体素子で発光させるためには、電子と正孔が衝突して対消滅し、両者のエネルギーの差を光として抽出しなければならない。その際、エネルギーと運動量の保存則が共に満足されていなければならない。従って、バルク状態のシリコンやゲルマニウム中では、単純に電子と正孔が衝突する過程では、運動量保存則とエネルギー保存則を同時に満足させる事ができない。そこで、結晶中の光子振動の量子であるフォノンを吸収または放出するなどして、運動量保存則とエネルギー保存則をなんとか同時に満足できた電子・正孔対のみが光に変換されることになる。このような過程は、物理的に存在しないわけではないが、電子・正孔・光子・フォノンが同時に衝突するような高次の散乱過程であるため、そのような現象がおこる確立は少ない。従って、間接遷移型の半導体であるバルク状態のシリコンやゲルマニウムは極めて発光効率が悪いということが知られている。【０００８】
これに対して、直接遷移型の化合物半導体の多くは、伝導帯も価電子帯もΓ点にエネルギーの最小点が存在するため、運動量の保存則とエネルギーの保存則を共に満たす事ができる。従って、化合物半導体では発光効率が高い。【０００９】
シリコンを直接遷移半導体へと変える方法のひとつとして、ナノ構造を用いる方法が知られている。ナノ構造の候補としては、ナノ粒子、ナノワイヤ、ナノ薄膜などを考える事ができ、それぞれ、０次元、１次元、２次元という低次元の構造をしている事が特徴である。このようなナノ構造中のシリコンでは、空間的に電子が動き回る領域が制限されている結果、電子の運動量が制限され、電子の運動量が実効的に小さくなる。このような、いわゆる量子閉じ込め効果の結果、電子と正孔の衝突の際、運動量の保存則が成立するようになり、効率良く発光するようになる。シリコンの表面は極めて酸化されやすいため、これらのナノ構造の表面は絶縁体である二酸化シリコンで覆われやすい。従って、ナノ構造のシリコンは光励起では発光するものの電流注入で効率良く発光させる事が難しかった。【００１０】
ところが、特開２００７−２９４６２８号公報で開示されたようにナノ構造のシリコンに直接電極を接続させ、基板と水平方向にキャリアを注入する事によって、効率良く極薄単結晶シリコンを発光させる素子が発明された。【００１１】
間接遷移半導体を直接遷移半導体へと変貌させる技術として、低次元ナノ構造を用いる方法とは別に引張り歪みを印加させる方法も知られている。たとえば、特表２００５−５３０３６０号公報には、ゲルマニウムをシリコン上に直接エピタキシャル成長させ、シリコンとゲルマニウムの熱膨張係数の差を利用して、ゲルマニウムに引張り歪みを印加させる方法が開示されている。この技術を用いれば、ゲルマニウムを直接遷移半導体とできるため、受光素子としての感度を上げる事ができる。また、引張り歪みを印加する事によって、バンド・ギャップを小さくする事ができるため、光ファイバを用いた情報通信に使われる１．５μｍ帯に感度を持った受光素子を作る事ができる。【００１２】
また、特開２００８−９１５７２号公報には、シリコン上にゲルマニウムの量子ドットを直接エピタキシャル成長させることによって、ゲルマニウムに引張り歪みを印加させて長波長帯域に感度のある受光素子を形成する技術が開示されている。【００１３】
また、特開２００７−１７３５９０号公報には、シリコンに引張り歪みを印加する事によって、発光素子を形成する技術が開示されている。【００１４】
間接遷移半導体を発光素子として使う別の方法として、特表２００６−５０５９３４号公報には、ＳＯＩ(Silicon On Insulator)基板を用い、発光する部分のシリコンを厚くし、該厚いシリコン部分に隣接して薄いシリコンを配置した素子構造が開示されている。この素子構造を用いれば、薄いシリコン部分を電流が流れ難くなるため、厚いシリコン部分が間接遷移半導体のままであっても効率良く発光させる事ができるとされている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００７−２９４６２８号公報
【特許文献２】特表２００５−５３０３６０号公報
【特許文献３】特開２００８−９１５７２号公報
【特許文献４】特開２００７−１７３５９０号公報
【特許文献５】特表２００６−５０５９３４号公報
【特許文献６】特開２００６−３５１６１２号公報
【非特許文献】
【００１６】
【非特許文献１】J. Menendez and J. Kouvetakis, アプライド・フィジックス・レターズ(Appl. Phys. Lett.), 2004年, 85巻,  pp. 1175〜1177.
【発明の概要】
【発明が解決しようとする課題】
【００１７】
上述のように、長距離の情報通信は光通信によって行われているが、そのための光素子には化合物半導体が使われている。化合物半導体でつくられたレーザは効率が極めてよいが、高価な材料であるということと、材料が複数の元素からなっており制御が難しいということから集積化が進んでいないという問題がある。これは、たとえば、ひとつのレーザや受光素子を化合物半導体で作った時の歩留りが７０％であったとすると、２つ組み合わせるだけで５０％になってしまうという問題である。光集積回路（Opto Electronic IC：以下、OEICと略す）という言葉は存在するが、化合物半導体を用いた光素子の場合には、ＯＥＩＣの実現は、現実的には困難である。【００１８】
一方で、シリコンを用いたＬＳＩの場合、最先端の微細加工を施した製品の場合、すでに一億個を超えるような電界効果型トランジスタ（Metal-Insulator-Semiconductor Field-Effect-Transistor）が集積化され、製品として大量生産されている。つまり、シリコンを用いた素子の場合は、高品質の単結晶シリコン基板が容易に入手可能なことから、ほぼ１００％に近い歩留りで複数の素子を作ることができるため、同じチップ上に大量の素子が集積化されていても、チップとしての歩留りを経済的にも現実的なレベルまで上げることが可能になっている。従って、シリコンやそれに順ずるゲルマニウムなどのIV族半導体を基準とした効率の高い発光素子及び受光素子をインフラの整ったシリコン・プロセス・ラインで安価に信頼性高く製造したいという課題がある。【００１９】
特開２００７−２９４６２８号公報で開示された極薄単結晶シリコンの発光素子では、シリコン自体を発光させるため、その発光素子からの光が導波路からもれると、電子回路が搭載されている部分のシリコンで光が吸収されてしまう事があり、電子回路に誤動作を生じさせるという問題があった。シリコンの代わりに極薄ゲルマニウムを使う事もできるが、その場合ですら、量子閉じ込め効果によってバンド・ギャップが増大している結果、発光波長が短波長になり、同様の問題がある。従って、量子閉じ込め効果とは別の発光原理によって、ゲルマニウムの発光素子を作製したいという課題がある。ゲルマニウムのバンド・ギャップはシリコンのバンド・ギャップより小さいため、量子閉じ込め効果の小さいゲルマニウムからの発光はシリコンに吸収される事がなく電子回路に誤動作を与える懸念がない。【００２０】
また、ゲルマニウムによる発光素子を用いて、光による高速の情報伝送を行うためには、単にＬＥＤ(Light-Emitting Diode)として発光させるだけでは不十分であり、ＬＤ(Laser Diode)としてレーザ発振する必要がある。レーザ発振させることができれば、より高速に直接変調させる事ができるばかりでなく、レーザ光は、導波路中を指向性を持って進むため、チップ間あるいはチップ内部の光配線用途に用いる事ができる。レーザ発振させるためには、単に電流を光に変換させるだけでなく、光を効率良く閉じ込める共振器構造を発光する部分に形成する必要がある。【００２１】
ところが、従来の技術、たとえば、特開２００７−１７３５９０号公報では、電極となる高濃度不純物ドーピング領域が光が閉じ込められる部分の内部に存在するため、閉じ込められた光が電極中のキャリアによって吸収されてしまうという問題がある。上述のように、公知の化合物半導体を用いた半導体レーザでは、発光部の半導体材料が電極となる半導体材料よりも屈折率が大きいため、光が電極から離れて閉じ込められるため、このような問題が生じないようになっている。ところが、ゲルマニウムとその拡散層でＰＩＮ発光ダイオードを形成した場合には、電極と発光層が同じ材料であるため、光を有効的に閉じ込めることができない。つまり、引張り歪みを印加することによってゲルマニウムを直接遷移構造に変貌させる技術と光閉じ込めを両立しなければならないという課題がある。【００２２】
また、効率良く発光させるためには、光を閉じ込めるだけでなく、キャリアも有効的に閉じ込めなければならないという課題がある。従来の化合物半導体による半導体レーザでは上述のダブル・へテロ構造によって、いわゆるタイプＩのバンドアライメントを設計する事ができ、電子と正孔を同じ半導体発光層内へ閉じこめることができる。ところが、ゲルマニウムに対してタイプIの接続をとれる半導体材料を接続させて良好な界面特性を得る事は難しい。たとえば、シリコンとゲルマニウムではいわゆるタイプIIの接続となってしまい有効にキャリアをゲルマニウムに閉じ込める事ができない。ゲルマニウムとタイプＩの接続を形成する構造の候補として、非特許文献１では、ＧｅとＧｅ１−ｘ−ｙＳｉｘＳｎｙの接合が理論的に提案されている。非特許文献１によると、スズ（Ｓｎ）とシリコン（Ｓｉ）を用いる事で、Ｇｅに引張り歪みを印加でき、なおかつ、タイプＩの接合が得られるという事が理論的なバンド計算によって示されている。しかしながら、実際にシリコン・プロセスによって、Ｇｅ基板を使う事は一般的になっておらず、またＧｅ１−ｘ−ｙＳｉｘＳｎｙの結晶成長技術も確立していないため、ＧｅとＧｅ１−ｘ−ｙＳｉｘＳｎｙの良好な界面を作製する事は難しい。実効的にタイプＩのバンドアライメントをIV族半導体に対して実現させるための方式として、特表２００６−５０５９３４号公報に開示されたように、厚く形成されたシリコンの両端に、量子閉じ込め効果が起こる程薄いシリコンを形成する発光素子構造が開示されている。この構造では、量子閉じ込め効果によって、厚く形成されたシリコン部分のバンド・ギャップと比較して薄膜部分のシリコンのバンド・ギャップが増大するため、実質的にタイプＩのキャリア閉じ込めが可能であるとされている。しかしながら、この素子構造では、中央の厚いシリコンが間接遷移半導体であるために、発光効率が悪く、また再結合寿命が長いため、高速に変調できないという問題がある。また、量子閉じ込め効果が生じるほど薄い部分に電流を流すため、外部抵抗が大きくなるという問題もある。従って、現在のシリコン・プロセス技術を用いて作製可能であって、なおかつ、タイプＩのバンドアライメントを必要とせずにキャリアを有効的にゲルマニウム発光層に注入可能な構造、及び、その構造を作製するための製造技術を考案する事が課題であった。【００２３】
また、ゲルマニウムを発光層とする半導体レーザを実現するにあたって、ゲルマニウムの高品質の結晶性が重要であった。ゲルマニウム単結晶の基板を入手する事は可能であるが、現在のシリコン・プロセス工程では、ゲルマニウム基板はほとんど使われておらず、電子回路との混載などの用途を想定すると、ゲルマニウム基板を用いる事は現実的ではない。一方、シリコン基板やＳＯＩ(Silicon On Insulator)基板を用いた場合、シリコン上にゲルマニウムをエピタキシャル成長させる技術が必要となる。ところが、シリコンとゲルマニウムでは格子定数が大きく異なるため、シリコン上に直接ゲルマニウムをエピタキシャル成長させると、結晶欠陥や転位などが多数生じてしまう。このような結晶欠陥が多数存在する状況では、キャリアが欠陥付近で非発光再結合されてしまうため、レーザ発振させる事ができない。また、結晶欠陥が多数存在するゲルマニウムを受光素子に用いてしまうと、欠陥から電子・正孔対が生成しやすいため、光が入射していないときにも流れる暗電流が増大してしまい待機時の消費電力を増大させてしまうという問題があった。特開２００６−３５１６１２号公報には、ＳＯＩ基板上に高品質のゲルマニウム層を形成する方法として、濃縮酸化方法が開示されている。これは、ＳＯＩ基板上に、結晶欠陥が生じないように、ゲルマニウム濃度の薄いＳｉＧｅをエピタキシャル成長させた後、表面を酸化することによってシリコンを選択的に酸化し、酸化されずに残されたゲルマニウムの濃度を濃くし、ＧＯＩ(Germanium On Insulator)基板を形成する技術である。しかしながら、この技術は、ＬＳＩへの適用が前提とされており、膜厚数ｎｍと極度に薄いＧｅしか形成できず、ある程度の膜厚を必要とされる発受光素子へは適用できないという問題があった。つまり、発光素子や受光素子に使えるほど十分な膜厚を有し、なおかつ、高度に結晶性の品質が高いゲルマニウムをシリコン基板またはＳＯＩ基板上に形成するという課題があった。【００２４】
本発明の第１の目的は、シリコンなどの基板上に通常のシリコン・プロセスを用いて容易に形成可能で、かつ、高効率に発光するゲルマニウム発光素子（ゲルマニウム・レーザ・ダイオード）を提供することにある。【００２５】
本発明の第２の目的は、暗電流が小さく、高速動作が可能な高感度ゲルマニウム受光素子（ゲルマニウム・フォト・ダイオード）を提供することにある。
【課題を解決するための手段】
【００２６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。【００２７】
本発明によるゲルマニウム発光素子は、発光層となる単結晶ゲルマニウム膜に引張り歪みが印加されることで直接遷移型になっており、該ゲルマニウム発光層の両端に隣接して、シリコンまたはゲルマニウムまたはシリコン・ゲルマニウムからなる薄い半導体層が接続されており、なおかつ、該薄い半導体層は量子閉じ込め効果が起こらない程度の厚さを有し、該薄い半導体層のもう一方の端部は高濃度に不純物がドーピングされた厚い電極に接続されており、該電極はｐ型とｎ型にそれぞれドーピングされており、なおかつ、該電極と直接接することなく導波路が形成されており、該導波路の端部にはミラーが形成される事を特徴とするゲルマニウム・レーザ・ダイオードである。【００２８】
上述のタイプＩ接続によらないキャリア閉じ込めを実現するため、本発明のゲルマニウム・レーザ・ダイオードでは、発光層となる単結晶ゲルマニウム膜の膜厚そのものを薄くしている。膜そのものが薄いため、ここに高密度の電流を流すことによってキャリア濃度を必然的に高くすることが可能である。ただし、膜厚を薄くするといっても、量子閉じ込め効果が起こらない程度には厚くすることで、上述の寄生抵抗増大の問題を回避するように設計することが望ましい。量子閉じ込め効果は３ｎｍ以下で顕著になるため、ゲルマニウム発光層の膜厚は３ｎｍよりは厚く、また、発振モードを制限するため、発光波長（λ〜１５００ｎｍ）よりは短くする事が望ましい。実際の作製遊動などを考慮すると、ゲルマニウム発光層の膜厚は１０ｎｍ以上５００ｎｍ以下にする事が望ましい。このように本発明では、ゲルマニウムの膜厚を薄くすることで、キャリア濃度を実効的に高くし、電子と正孔が対衝突し光子が発生する確率を増大させた。具体的には、後の実施例で示すようにシリコンまたはシリコン・ゲルマニウムの電極を作製することによって、キャリア濃度が１×１０２０［１／cm３］程度となる事を可能とした。これはゲルマニウムで反転分布をつくるのに十分なキャリア濃度である。状態密度とフェルミ分布関数を用いた簡単な計算から、我々は、ゲルマニウムにおいて反転分布を形成するためには、電子濃度として８×１０１５［１／cm３］以上、または、ホール濃度として４×１０１８［１／cm３］以上のキャリアが必要である事を導出した。これは、代表的な化合物半導体であるＧａＡｓに必要な電子濃度４×１０１７［１／cm３］と比較して一桁以上大きい。単結晶ゲルマニウム膜の不純物固溶限界濃度は単結晶シリコンの不純物固溶限界濃度よりも小さいため、このような高濃度拡散層を実現させるためには、ゲルマニウム拡散層を使うだけでは不十分であり、シリコンまたはシリコン・ゲルマニウム拡散層電極を用いる事が極めて有効である。【００２９】
また、本発明によるゲルマニウム受光素子は、シリコン基板上に二酸化シリコンが形成されているＳＯＩ基板を用いて作製されており、該二酸化シリコン上に受光層となる単結晶ゲルマニウム膜が形成されており、該単結晶ゲルマニウム受光層に隣接して高濃度に不純物をｐ型とｎ型にそれぞれドーピングされた単結晶ゲルマニウムが接続されている事を特徴とするゲルマニウム・フォト・ダイオードである。
【発明の効果】
【００３０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。【００３１】
本発明によれば、ＳＯＩ基板上に、インフラの整った通常のシリコン・プロセスを用いて容易に形成可能なゲルマニウム・レーザ・ダイオード及びゲルマニウム・フォト・ダイオードを安価に信頼性高く提供する事ができる。【００３２】
本発明によれば、量子閉じ込め効果を用いることなく引張り歪みを印加する事で、ゲルマニウム発光素子からの高効率発光を実現する事ができる。また、引張り歪みを印加することによってゲルマニウムを直接遷移構造に変貌させる技術と電極によって光が減衰することのないように光閉じ込めを両立させる事ができる。また、本発明によるゲルマニウム・レーザ・ダイオードでは、高濃度シリコン・ゲルマニウムの電極を作製することによって、タイプＩのバンドアライメントとなるように材料の組合せを用いることなく、発光層となる単結晶ゲルマニウムのキャリア濃度を反転分布が形成されるのに十分なほどキャリア濃度を高める事ができ、その結果、レーザ発振をさせる事ができる。【００３３】
本発明による製造方法を用いると、発光素子や受光素子に使えるほど十分な膜厚を有し、なおかつ、高度に結晶性の品質が高いゲルマニウムをシリコン基板またはＳＯＩ基板上に形成する事ができる。【００３４】
また、本発明によるゲルマニウム・レーザ・ダイオードからのレーザ光のエネルギーは、ゲルマニウムが量子閉じ込め効果の影響をほとんど受けていないため、シリコンのバンド・ギャップより小さく、シリコンに吸収される事がなく電子回路に誤動作を与える懸念がない。その結果、光集積回路ＯＥＩＣと電子回路を混載させる事ができる。
【図面の簡単な説明】
【００３５】
【図１Ａ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｂ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｃ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｄ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｅ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｆ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｇ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｈ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｉ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｊ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｋ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｌ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｍ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｎ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｏ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｐ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｑ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図１Ｒ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの完成断面図。
【図２Ａ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｂ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｃ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｄ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｅ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｆ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｇ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｈ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｉ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｊ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｋ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｌ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｍ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｎ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｏ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｐ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｑ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図２Ｒ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードを上部からみた完成図。
【図３Ａ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｂ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｃ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｄ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｅ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｆ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｇ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｈ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｉ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｊ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｋ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｌ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｍ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｎ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｏ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｐ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｑ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図３Ｒ】本発明の第１の実施例によるゲルマニウム・レーザ・ダイオードの完成断面図。
【図４Ａ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図４Ｂ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図４Ｃ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図４Ｄ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図４Ｅ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図４Ｆ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図４Ｇ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図４Ｈ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図４Ｉ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの完成断面図。
【図５Ａ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図５Ｂ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図５Ｃ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図５Ｄ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図５Ｅ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図５Ｆ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図５Ｇ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図５Ｈ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す上部からみた図。
【図５Ｉ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードを上部からみた完成図。
【図６Ｉ】本発明の第２の実施例によるゲルマニウム・レーザ・ダイオードの完成断面図。
【図７Ａ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図７Ｂ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図７Ｃ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図７Ｄ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図７Ｅ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図７Ｆ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図７Ｇ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図７Ｈ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図７Ｉ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図７Ｊ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図。
【図７Ｋ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの完成断面図。
【図８Ｋ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードを上部からみた完成図。
【図９Ｋ】本発明の第３の実施例によるゲルマニウム・レーザ・ダイオードの完成断面図。
【図１０Ａ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１０Ｂ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１０Ｃ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１０Ｄ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１０Ｅ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１０Ｆ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１０Ｇ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１０Ｈ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの完成断面図。
【図１１Ｆ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す上部からみた図。
【図１１Ｇ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す上部からみた図。
【図１１Ｈ】本発明の第４の実施例によるゲルマニウム・フォトダイオードを上部からみた完成図。
【図１２Ｆ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１２Ｇ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１２Ｈ】本発明の第４の実施例によるゲルマニウム・フォトダイオードの完成断面図。
【図１３Ａ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１３Ｂ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１３Ｃ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１３Ｄ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１３Ｅ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１３Ｆ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１３Ｇ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１３Ｈ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１３Ｉ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す断面図。
【図１３Ｊ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの完成断面図。
【図１４Ｈ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す上部からみた図。
【図１４Ｉ】本発明の第５の実施例によるゲルマニウム・フォトダイオードの製造工程順を示す上部からみた図。
【図１４Ｊ】本発明の第５の実施例によるゲルマニウム・フォトダイオードを上部からみた完成図。
【図１５】本発明の第６の実施例による光電子集積回路を上部からみた完成図。
【発明を実施するための形態】
【００３６】
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、本実施例で紹介する方法以外にも、材料や製造工程の組合せを変える等、多くの変更が可能である事は言うまでもない。
【００３７】
以下に具体的な実施例について述べる。図面に記載された図は、必ずしも正確に縮尺を合せているわけではなく、論理が明確になるように重要な部分を強調して模式的に描画してある。
【実施例１】
【００３８】
本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成したゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。【００３９】
図１Ａ〜図１Ｒには、製造工程順に断面構造を示す。また、図２Ａ〜図２Ｒには、基板の上部から見た製造工程順の模式図を示す。ここで、図１Ａ〜図１Ｒは、それぞれ図２Ａ〜図２Ｒの横方向の断面図であり、例えば図１Ｒは、図２Ｒにおける切断線２３に沿って切り出した時の断面構造を示している。また、図３Ａ〜図３Ｒには、図２Ｒにおける切断線２４に沿って切り出した時の断面構造を示している。切断線２３及び２４は同一平面内において互いに直交し、切断線２３は図中Ｘ方向に延在し、切断線２４は図中Ｙ方向に延在している。本実施例におけるデバイスの完成図は、図１Ｒ、図２Ｒ、及び図３Ｒである。【００４０】
以下、順をおって製造工程を説明する。【００４１】
まず、図１Ａ、図２Ａ、及び図３Ａに示すように、支持基板としてシリコン基板１、埋め込み絶縁膜として二酸化シリコン膜２（以下、ＢＯＸ（Burried Oxide）層と呼ぶこともある）、及び半導体層としてシリコン膜３がこの順番で積層されたＳＯＩ（Silicon On Insulator）基板を用意する。本実施例で試作したシリコン膜３のプロセス前の初期膜厚は２００ｎｍであった。また、二酸化シリコン膜２の膜厚は２０００ｎｍであった。ＢＯＸ層（二酸化シリコン膜２）の厚さを厚くすることで、光は屈折率が大きい材料に広がるため、光がシリコン基板１に拡散しないように、本実施例ではこのように厚い二酸化シリコン膜２を有するＳＯＩ基板を用いた。【００４２】
図１Ａより明白なように、シリコン基板１の裏面側にも二酸化シリコン膜２が形成されている。これは、シリコン基板１（ウェハ）の反りを防止するためのものである。２０００ｎｍと厚い二酸化シリコン膜２を形成しているため、シリコン基板１に強い圧縮応力が印加されており、表面と裏面（主面と前記主面とは反対側の裏面）に同じ膜厚だけ形成させることでウェハ全体として反らないように工夫されている。この裏面の二酸化シリコン膜２もプロセス中に無くならないように注意を払わねばならない。洗浄やウェットエッチングのプロセス中に裏面の二酸化シリコン膜２が消失してしまうとウェハが反ってしまい、静電チャックにウェハが吸着されないようになり、その後の製造プロセスが行えなくなる懸念がある。【００４３】
次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、図１Ｂ、図２Ｂ、及び図３Ｂに示すように、シリコン膜３をメサ形状に加工した。図では簡略するために、ひとつの素子しか示していないが、基板上に多くの素子を同時に形成している事は言うまでもない。シリコン・プロセスを使っているため、歩留まり高く多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。また、上面からの図２Ｂに示すように、この異方性ドライエッチングによって、孤立したシリコン膜３の小片からなるＤＢＲミラー２２も同時に形成される。ＤＢＲミラー２２は、シリコンと周囲の絶縁膜との屈折率差から構成される誘電ミラーであり、９９．９％以上もの高反射率を達成する事ができる。このような高反射率のミラーをシリコン・プロセスによって簡便に形成できるため、たとえゲルマニウムからの発光が微弱であったとしてもレーザ発振を達成する事が可能になる。ＤＢＲミラー２２の設計に際してはシリコン膜３の小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／４になるように設計されている。また、図３Ｂでは、各ＤＢＲミラー２２に対して、シリコン膜３の小片は４つしか描かれていないが、実際には、このシリコン膜３の小片の数を増やす事で反射率を大きくする事ができる。本実施例では、この小片の数を４，１０，２０，１００と変えたものをそれぞれ試作したが、小片の数が多い程、発振しきい電流密度が小さく、ＤＢＲミラー２２の反射率が大きくなっている事が確認された。【００４４】
また、本実施例で行ったようにシリコン膜３をメサ形状に加工する代わりに、後の実施例で示すように、ＳＴＩ（Shallow Trench Isolation）やＬＯＣＯＳ（Local Oxidation of Silicon）工程などによって素子分離を施しても差し支えない。【００４５】
引き続き、洗浄工程を施したのち、シリコン膜３の表面を保護するために、シリコン膜３の表面を１５ｎｍ程度酸化して、図１Ｃ、図２Ｃ、及び図３Ｃに示すように、絶縁膜として厚さ約３０ｎｍの二酸化シリコン膜４を形成した。二酸化シリコン膜４は、この後のプロセスで導入されるイオン注入によって基板が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、シリコン基板１の裏面側にも二酸化シリコン膜４は形成される。また、二酸化シリコン膜４は必ずしも熱酸化プロセスによって形成する必要もなく、ＣＶＤ（Chemical Vapour Deposition）などの装置を用いて、ＳＯＩ基板の表面側（素子形成面側）にのみ堆積させる工程を用いても差し支えない。【００４６】
次に、シリコン膜３上を含むＳＯＩ基板の素子形成面側の全面に窒化シリコン膜５を１００ｎｍ程度の厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン膜５を加工することによって、図１Ｄ、図２Ｄ、及び図３Ｄの状態とした。図１Ｄに示すように、窒化シリコン膜５は、シリコン基板１の裏面側にも形成される。ここで、上面からみた図２Ｄに示すように、ＤＢＲミラー２２が窒化シリコン膜５によって覆われている事が重要である。これにより、後の酸化工程によって、ＤＢＲミラー２２部に存在するシリコン膜３が酸化されることを防止している。【００４７】
引き続き、洗浄工程及びフッ酸を用いたウェットエッチングによって、開口部に存在する表面（素子形成面側）の二酸化シリコン膜４を除去した後、酸化処理を行うことによってシリコン膜３を薄膜化した薄膜シリコン膜６を形成し、同時に表面（素子形成面側）に熱酸化膜７を形成して図１Ｅ、図２Ｅ、及び図３Ｅの状態とした。この工程では、窒化シリコン膜５を酸化の際のマスク材料として用いる事によって、シリコン膜３を局所酸化した。【００４８】
ここで、酸化前に表面（素子形成面側）の二酸化シリコン膜４を部分的に除去したのは、洗浄工程などを経て二酸化シリコン膜４に発生するダメージを考慮したためである。ダメージを受けた膜を残したまま酸化工程を行うと、シリコンが不均一に酸化されてしまうため、膜厚のバラツキを生じてしまう。この際、薄膜シリコン膜６の膜厚は２０ｎｍとなるように熱酸化膜７の酸化膜厚を約３３０ｎｍに調整した。【００４９】
引き続き、フッ酸を用いたウェットエッチングによって、開口部に存在する表面（素子形成面側）の熱酸化膜７を除去して図１Ｆ、図２Ｆ、及び図３Ｆの状態とした。【００５０】
引き続き、再び、酸化処理を行うことによって、薄膜シリコン膜６の膜厚を１０ｎｍにまで薄膜化して図１Ｇ、図２Ｇ、及び図３Ｇの状態とした。その際、熱酸化処理によって形成された熱酸化膜８の膜厚は２０ｎｍであった。このように、局所酸化工程を複数回に分ける事によって、厚く残っているシリコン膜３と薄膜シリコン膜６の境界部に発生するストレスを緩和する効果がある。また、薄膜シリコン膜６の膜厚を１０ｎｍと量子閉じ込め効果が生じない程度まで厚くすることによって、薄膜シリコン膜６を電流が流れる際に生じる電気抵抗が増大しないようにした。【００５１】
引き続き、洗浄工程と熱燐酸によるウェットエッチングによって、窒化シリコン膜５を除去して図１Ｈ、図２Ｈ、及び図３Ｈの状態とした。【００５２】
次に、シリコン基板１の素子形成面側の全面に窒化シリコン膜９を１００ｎｍ程度の厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン膜９を加工した後、フッ酸を用いたウェットエッチングによって、開口部１０に存在する熱酸化膜８を除去して図１Ｉ、図２Ｉ、及び図３Ｉの状態とした。図１Ｉに示すように、窒化シリコン膜９は、シリコン基板１の裏面側にも形成される。ここで、上面からみた図２Ｉに示すように、ＤＢＲミラー２２が窒化シリコン膜９によって覆われている事が重要である。これにより、後の選択エピタキシャル成長工程によって、ＤＢＲミラー２２部に存在するシリコン膜３上にシリコン・ゲルマニウムがエピタキシャル成長されることを防止している。【００５３】
次に、洗浄工程によって表面を清浄化させた後、８０％のシリコンと２０％のゲルマニウムとからなるシリコン・ゲルマニウム膜１１を開口部１０にのみ膜厚１５ｎｍとなるように選択エピタキシャル成長させた。ここで、シリコンとゲルマニウムの混合比と膜厚は、エピタキシャル成長する際に欠陥が入らないような条件に設定した。良く知られているように、シリコン・ゲルマニウムをシリコン上にエピタキシャル成長させる際に欠陥が発生しないようにするためには、ゲルマニウム濃度で決まる臨界膜厚よりも薄い膜を形成すればよい。ゲルマニウム濃度が薄いほど臨界膜厚を厚くできる。本実施例で用いた条件では結晶欠陥や転位が発生しなかった。【００５４】
次に、酸化処理を行うことによって、シリコン・ゲルマニウム膜１１に存在するシリコンを選択的に酸化し、熱酸化膜１３が膜厚４４ｎｍとなるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム膜１２が３ｎｍ程度の厚さで形成された図１Ｋ、図２Ｋ、及び図３Ｋの状態とした。【００５５】
引き続き、ウェットエッチングによって、熱酸化膜１３を除去した後、洗浄工程によってＳＯＩ基板の表面側（素子形成面側）を清浄化させた後、純粋なゲルマニウム膜１４を開口部１０にのみ膜厚２００ｎｍとなるように選択エピタキシャル成長させて図１Ｌ、図２Ｌ、及び図３Ｌの状態とした。この結晶成長の際、極薄単結晶ゲルマニウム膜１２と選択成長させたゲルマニウム膜１４の界面特性は良好であり、結晶欠陥や転位は発生しなかった。ゲルマニウム膜１４は、発光部になるばかりでなく、ゲルマニウム膜１４は周囲の絶縁膜より屈折率が大きいため光を有効に閉じ込める導波路としても機能する。【００５６】
ここで、導波路ともなるゲルマニウム膜１４が電極となるシリコン膜３と物理的に離れている事が重要である。その結果、共振器内に閉じ込められた光を電極によって吸収されることなく増幅させる事ができるようになった。【００５７】
次に、ウェットエッチング及び洗浄工程によって窒化シリコン膜９を除去して図１Ｍ、図２Ｍ、及び図３Ｍの状態とした。ここで、図２Ｍや図３Ｍに示すように、導波路となっているゲルマニウム膜１４の端部にＤＢＲミラー２２が接続している事が重要である。このように光導波路とＤＢＲミラーが接続していることによって光共振器として機能する。【００５８】
引き続き、シリコン基板１の表面側（素子形成面側）にＣＶＤプロセスによって、シリコン基板１の表面側（素子形成面側）を保護するための二酸化シリコン膜１７を３０ｎｍ程度の膜厚で形成して図１Ｎ、図２Ｎ、及び図３Ｎの状態とした。【００５９】
引き続き、イオン注入によって不純物をシリコン膜３中の所望の領域に入れる。その際、ゲルマニウム膜１４にはほとんど不純物が注入されないようにした。これは、発光部に高濃度の不純物が残ると、不純物が非発光再結合中心となり、発光効率を低下させるため、発光部分の不純物濃度は低い方が望ましいからである。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、ＢＦ２（二フッ化ボロン）イオンをドーズ量：１×１０１５［１／cm２］でイオン注入することによって、シリコン膜３中に、陽極電極としてｐ型拡散層電極１５を形成した。【００６０】
引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Ｐ（燐）イオンをドーズ量：１×１０１５［１／cm２］でイオン注入することによって、シリコン膜３中に、陰極電極としてｎ型拡散層電極１６を形成した。このイオン注入工程においては、イオンが注入された部分のシリコン膜３がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、シリコン膜３の表面のみがアモルファス化し、シリコン膜３がＢＯＸ層（二酸化シリコン膜２）と隣接している領域には結晶シリコンが残るようにしている事が重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のシリコン膜３のすべてを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せずに、多結晶となってしまうという問題が生じる。本実施例で設定したようなイオン注入条件にすれば、ＢＯＸ層（二酸化シリコン膜２）と隣接している領域には結晶シリコンが残っているため、イオン注入後の活性化熱処理などによって、結晶性を回復させる事ができる。効率よく発光させるためには、単結晶性が良い事は、極めて重要である。【００６１】
引き続き、９００℃の窒素雰囲気中で２０分間のアニール処理を行う事によって、不純物を活性化させると同時にシリコン膜３の結晶性を回復させて、図１Ｏ、図２Ｏ、及び図３Ｏの状態とした。【００６２】
次に、シリコン基板１の素子形成面側の全面に窒化シリコン膜１８を２００ｎｍ程度の厚さで堆積させて図１Ｐ、図２Ｐ、及び図３Ｐの状態とした。窒化シリコン膜１８は、膜が縮む方向に内部応力を有するように窒素を水素の量が最適化されており、結果として、発光層となるゲルマニウム膜１４にはシリコン基板１の平面方向（水平方向）に引張り歪みが印加された。膜応力は約１ＧＰａであった。このように強い引張り歪みが印加されることによってゲルマニウム膜１４は直接遷移となり、実際、フォトルミネッセンスによる発光強度が上昇する事が確かめられた。【００６３】
ここで、窒化シリコン膜１８は、発光層となるゲルマニウム膜１４に引張り歪みを印加する（発生させる）膜であり、この窒化シリコン膜１８によってシリコン基板１の平面方向に引張り歪みが印加されたゲルマニウム膜１４は、格子定数が平衡状態（バルク状態）での格子定数よりも大きくなっている。【００６４】
次に、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン膜１８及び二酸化シリコン膜１７を加工することによって、拡散層電極部分に開口部１９が施された図１Ｑ、図２Ｑ、及び図３Ｑの状態とした。【００６５】
引き続き、全面にＴｉＮ膜及びＡｌ膜を堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸，酢酸，及び硝酸を含むエッチング溶液を用いてＡｌ膜をウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてＴｉＮ膜をウェットエッチングした。その結果、ＴｉＮ電極２０及びＡｌ電極２１がパターニング形成された。【００６６】
引き続き、４００℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図１Ｒ、図２Ｒ、及び図３Ｒの状態としてデバイスを完成させた。【００６７】
作成したゲルマニウム・レーザ・ダイオードは、設計波長の約１５００ｎｍで発振し、そのスペクトル解析によると単一モードであった。レーザ光はシリコン基板１に対して水平方向に出るため、オンチップ上での光配線などの用途に最適であることも実証された。【００６８】
光集積回路を形成する場合には、この後、所望の配線工程を施せば良い。【００６９】
また、電子回路と混載させるときには、上記の工程の幾つかをトランジスタ形成の工程と同時に行う事ができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。【００７０】
また、ＤＢＲミラー２２に続けて、シリコン膜３を細線構造として残すことによって、シリコン膜３を導波路として使うこともできる。これによって、チップ内の光配線に使う事ができる。また、シリコン膜３を用いた細線導波路からグレーティングやテーパー形状などを用いることによって、光ファイバや有機導波路などと接続する事も可能であり、これを用いることによってチップ間の光配線も可能になった。特に、本発明に基づく引張り歪み印加ゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５００ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できる事が明らかになった。【００７１】
ここで、前述の製造方法によって作成された本実施例のゲルマニウム・レーザ・ダイオードの構造について、図１Ｒ、図２Ｒ、及び図３Ｒを用いて説明する。【００７２】
本実施例のゲルマニウム・レーザ・ダイオードは、支持基板であるシリコン基板１上に絶縁膜である二酸化シリコン膜２が形成され、この二酸化シリコン膜２上に、電子を注入するためのｎ型拡散層電極３２と、正孔を注入するためのｐ型拡散層電極３１と、このｎ型拡散層電極３２とｐ型拡散層電極３１との間に配置され、かつ、ｎ型拡散層電極３２及びｐ型拡散層電極３１と電気的に接続された発光部とを有する構成になっており、ｎ型拡散層電極３２とｐ型拡散層電極３１との間に電圧を印加することによって、シリコン基板１の平面方向から電子と正孔が前記発光部に注入される。【００７３】
前記発光部は、窒化シリコン膜１８によって引張り歪みが印加された単結晶のゲルマニウム膜（１４，１２）である。【００７４】
窒化シリコン膜１８は、単結晶のゲルマニウム膜（１４，１２）に引張り歪みを印加するための内部応力を有し、窒化シリコン膜１８によって引張り歪みが印加された単結晶のゲルマニウム膜（１４，１２）は、格子定数が平衡状態（バルク状態）での格子定数よりも大きくなっている。【００７５】
シリコン基板１の平面方向と直交する垂直方向（シリコン基板１の厚さ方向）にｎ型拡散層電極３２及びｐ型拡散層電極３１と空間的に離れて導波路が形成されており、前記導波路の端部に誘電体から構成されるＤＢＲミラー２２が形成されている。
【実施例２】
【００７６】
本実施例では、共振構造として、分布帰還型(Distributed Feed-Back，DFBと略)を用いたゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。【００７７】
図４Ａ〜図４Ｉには、製造工程順に断面構造を示す。また、図５Ａ〜図５Ｉには、基板の上部から見た製造工程順の模式図を示す。ここで、図４Ａ〜図４Ｉは、それぞれ図５Ａ〜図５Ｉの横方向の断面図であり、例えば図４Ｉは、図５Ｉにおける切断線２３に沿って切り出した時の断面構造を示している。また、図６Ｉには、図５Ｉにおける切断線２４に沿って切り出した時の断面構造を示している。切断線２３及び２４は同一平面内において互いに直交し、切断線２３は図中Ｘ方向に延在し、切断線２４は図中Ｙ方向に延在している。本実施例におけるデバイスの完成図は、図４Ｉ、図５Ｉ、及び図６Ｉである。【００７８】
以下、順をおって製造工程を説明する。【００７９】
まず、図４Ａ、及び図５Ａに示すように、支持基板としてシリコン基板１、埋め込み酸化膜（ＢＯＸ層）として二酸化シリコン膜２、及び半導体層としてシリコン膜３が積層されたＳＯＩ基板を用意する。本実施例で試作したシリコン膜３のプロセス前の初期膜厚は２００ｎｍであった。また、二酸化シリコン膜２の膜厚は２０００ｎｍであった。シリコン基板１の裏側にも二酸化シリコン膜２が形成されている。ここで、ＳＯＩ基板を洗浄した後、８０％のシリコンと２０％のゲルマニウムとからなるシリコン・ゲルマニウム膜１１をシリコン膜３上の全面に膜厚５０ｎｍとなるようにエピタキシャル成長させた。成長させたシリコン・ゲルマニウム膜１１は臨界膜厚以下であるため、結晶欠陥や転位が発生しなかった。【００８０】
次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、シリコン・ゲルマニウム膜１１及びシリコン膜３を図４Ｂ、及び図５Ｂに示すように、メサ形状に加工した。【００８１】
次に、洗浄工程を施したのち、シリコン・ゲルマニウム膜１１及びシリコン膜３の表面を保護するために、ＣＶＤ法によってそれらの表面に厚さ約３０ｎｍの二酸化シリコン膜４を形成して図４Ｃ、及び図５Ｃに示す状態にした。【００８２】
次に、シリコン・ゲルマニウム膜１１上を含む二酸化シリコン膜２上の全面に窒化シリコン膜５を１００ｎｍ程度の厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン膜５を加工することによって、図４Ｄ、及び図５Ｄに示す状態にした。図４Ｄに示すように、窒化シリコン膜５は、シリコン基板１の裏面にも形成される。【００８３】
引き続き、洗浄工程及びフッ酸を用いたウェットエッチングによって、開口部に存在する表面の二酸化シリコン膜４を除去した後、酸化処理を行うことによって開口部に存在するシリコン・ゲルマニウム膜１１を局所的に酸化することで、熱酸化膜７を形成し、同時にこの熱処理によってシリコン・ゲルマニウム膜１１中のゲルマニウムをシリコン膜３に拡散させることによって、シリコン・ゲルマニウム膜３０を形成して図４Ｅ、及び図５Ｅに示す状態にした。この時、熱酸化膜７の酸化膜厚を約４６０ｎｍに調整した。その結果、開口部のシリコン・ゲルマニウム膜３０の膜厚は２０ｎｍ残った。【００８４】
引き続き、フッ酸を用いたウェットエッチングによって、表面の熱酸化膜７を除去した後、酸化処理を行うことによって、開口部のシリコン・ゲルマニウム膜３０に存在するシリコンを選択的に酸化し、二酸化シリコンからなる熱酸化膜１３が膜厚２０ｎｍ程度となるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム膜１２が１０ｎｍ程度の厚さで形成された図４Ｆ、及び図５Ｆに示す状態にした。【００８５】
次に、洗浄工程と熱燐酸によるウェットエッチングによって、窒化シリコン膜５を除去した。【００８６】
引き続き、イオン注入によって不純物をシリコン・ゲルマニウム膜３０中の所望の領域に入れる。その際、極薄単結晶ゲルマニウム膜１２にはほとんど不純物が注入されないようにした。これは、発光部に高濃度の不純物が残ると、不純物が非発光再結合中心となり、発光効率を低下させるため、発光部分の不純物濃度は低い方が望ましいからである。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、ＢＦ２（二フッ化ボロン）イオンをドーズ量：１×１０１５［１／cm２］でイオン注入することによって、シリコン・ゲルマニウム膜３０中に、陽極電極としてｐ型拡散層電極３１を形成した。【００８７】
引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Ｐ（燐）イオンをドーズ量１×１０１５［１／cm２］でイオン注入することによって、シリコン・ゲルマニウム膜３０中に陰極電極としてｎ型拡散層電極３２を形成した。このイオン注入工程においては、イオンが注入された部分のシリコン・ゲルマニウム膜３０がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、シリコン・ゲルマニウム膜３０の表面のみがアモルファス化し、シリコン・ゲルマニウム膜３０がＢＯＸ層（二酸化シリコン膜２）と隣接している領域にはシリコン・ゲルマニウム膜３０が結晶状態で残るようにしている事が重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のシリコン・ゲルマニウム膜３０のすべてを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せずに、多結晶となってしまうという問題が生じる。本実施例で設定したようなイオン注入条件にすれば、ＢＯＸ層（二酸化シリコン膜２）と隣接している領域には結晶状態のシリコン・ゲルマニウム膜３０が残っているため、イオン注入後の活性化熱処理などによって、結晶性を回復させる事ができる。効率よく発光させるためには、単結晶性が良い事は、極めて重要である。【００８８】
引き続き、９００℃の窒素雰囲気中で２０分間のアニール処理を行う事によって、不純物を活性化させると同時にシリコン・ゲルマニウム膜３０の結晶性を回復させて、図４Ｇ、及び図５Ｇに示す状態にした。【００８９】
次に、全面に窒化シリコン膜を堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン膜をパターニングすることによって、歪み印加窒化シリコン共振器３３を形成して図４Ｈ、及び図５Ｈに示す状態にした。ここで、歪み印加窒化シリコン共振器３３は、発光層となる極薄単結晶ゲルマニウム膜１２に対して引張り歪みを印加する役割にもなっている。この結果、極薄単結晶ゲルマニウム膜１２が直接遷移半導体へと特性を変えた。また、上部から図５Ｈに示したように、歪み印加窒化シリコン共振器３３は、周期的に背骨のような形状にパターニングされている。歪み印加窒化シリコン共振器３３の中央部分は導波路になっており、極薄単結晶ゲルマニウム膜１２から発光した光は主としてこの部分に閉じ込められる。歪み印加窒化シリコン共振器３３が周期的に太さを変えているのは、この導波路中を進行する光に対して屈折率の変調を実効的に与えるためである。すなわち、歪み印加窒化シリコン共振器３３が太い部分は光りが閉じこもれる領域が広くなり実効的に大きな屈折率と考えられ、細い部分では閉じ込め領域が狭くなるため実効的に小さな屈折率になっているとみなすことができる。この太い部分と細い部分の導波方向への長さは、それぞれ発光波長の約１／４となるように設計されている。その結果、導波路を進行中の光がこれらの周期構造を感じて反射を繰り返す事によって、共振器中に強く閉じ込められることになる。このように、窒化シリコン内部に隙間を形成することによって、歪み印加窒化シリコン共振器３３は、共振器の機能と歪み印加の機能を併せ持たせる事ができた。加えて、歪み印加窒化シリコン共振器３３の中央部分に光は閉じ込められているため、ｐ型拡散層電極３１やｎ型拡散層電極３２中に存在する自由キャリアに光を吸収させることもないように設計されている。【００９０】
ここで、歪み印加窒化シリコン共振器３３は、発光層となる極薄単結晶ゲルマニウム膜１２にシリコン基板１の平面方向に引張り歪みを印加することができる内部応力を有する窒化シリコン膜で形成されており、この窒化シリコン膜によってシリコン基板１の平面方向に引張り歪みが印加された極薄単結晶ゲルマニウム膜１２は、格子定数が平衡状態（バルク状態）での格子定数よりも大きくなっている。【００９１】
引き続き、全面にＴｉＮ膜及びＡｌ膜を堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸，酢酸，及び硝酸を含むエッチング溶液を用いてＡｌ膜をウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてＴｉＮ膜をウェットエッチングした。その結果、ＴｉＮ電極２０，及び，Ａｌ電極２１をパターニングした。引き続き、４００度（℃）の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図４Ｉ、図５Ｉ、及び図６Ｉの状態としてデバイスを完成させた。【００９２】
図４Ｉに示すように、歪み印加窒化シリコン共振器３３と活性層となる極薄単結晶ゲルマニウム膜１２の間には二酸化シリコンからなる熱酸化膜１３が形成されているため、物理的に離れている。しかしながら、熱酸化膜１３の膜厚は２０ｎｍしかないため、歪み印加窒化シリコン共振器３３の中心付近の導波部に閉じ込められた光は熱酸化膜１３と極薄単結晶ゲルマニウム１２の中に十分しみだしてくる事が可能である。このようなエバネッセント結合によって、本実施例のゲルマニウム・レーザ・ダイオードはレーザ発振する事が可能となる。また、極薄単結晶ゲルマニウム膜１２の膜厚は、１０ｎｍと設計されているため、量子閉じ込め効果をおこさず、寄生抵抗を増大させることなく、キャリア密度を増大させる事が可能となった。その結果、レーザ発振に不可欠な反転分布を形成することができた。【００９３】
作成したゲルマニウム・レーザ・ダイオードは、設計波長の約１５００ｎｍで発振し、そのスペクトル解析によると単一モードであった。このように、本発明によるゲルマニウム・レーザ・ダイオードが分布帰還型(Distributed Feed-Back)の構造をしており、ミラーの周期構造から決まる波長を選択的に増強するため、単一モード発振が可能である。単一モード性をより確実にするためには、中心付近で光の位相が１／４波長分だけずれるように歪み印加窒化シリコン共振器３３の導波路構造を最適化する事（図示せず）で容易に達成する事も可能であった。【００９４】
ここで、前述の製造方法によって作成された本実施例のゲルマニウム・レーザ・ダイオードの構造について、図４Ｉ、図５Ｉ、及び図６Ｉを用いて説明する。【００９５】
本実施例のゲルマニウム・レーザ・ダイオードは、支持基板であるシリコン基板１上に絶縁膜である二酸化シリコン膜２が形成され、この二酸化シリコン膜２上に、電子を注入するためのｎ型拡散層電極３２と、正孔を注入するためのｐ型拡散層電極３１と、このｎ型拡散層電極３２とｐ型拡散層電極３１との間に配置され、かつ、ｎ型拡散層電極３２及びｐ型拡散層電極３１と電気的に接続された発光部とを有する構成になっており、ｎ型拡散層電極３２とｐ型拡散層電極３１との間に電圧を印加することによって、シリコン基板１の平面方向から電子と正孔が前記発光部に注入される。【００９６】
前記発光部は、極薄単結晶ゲルマニウム膜１２からなり、この発光部の極薄単結晶ゲルマニウム膜１２上には、熱酸化膜１３を介して歪み印加窒化シリコン共振器３３が形成されている。歪み印加窒化シリコン共振器３３は、発光部の極薄単結晶ゲルマニウム膜１２に引張り歪みを印加するための内部応力を有する窒化シリコン膜からなり、歪み印加窒化シリコン共振器３３によって引張り歪みが印加された極薄単結晶ゲルマニウム膜１２は、格子定数が平衡状態（バルク状態）での格子定数よりも大きくなっている。
【実施例３】
【００９７】
本実施例では、歪み印加方法としてＳＴＩ(Shallow Trench Isolation)を利用したＤＢＲ型ゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。【００９８】
図７Ａ〜図７Ｋには、製造工程順に断面構造を示す。また、図８Ｋには、基板の上部から見た完成図を示す。ここで、図７Ａ〜図７Ｋは、それぞれ図８Ｋにおける切断線２３に沿って切り出した時の構造を示している。また、図９Ｋには，図８Ｋにおける切断線２４に沿って切り出した時の断面構造を示している。切断線２３及び２４は同一平面内において互いに直交し、切断線２３は図中Ｘ方向に延在し、切断線２４は図中Ｙ方向に延在している。本実施例におけるデバイスの完成図は、図７Ｋ、図８Ｋ、及び図９Ｋである。【００９９】
以下、順をおって製造工程を説明する。まず、図７Ａに示すように、支持基板としてシリコン基板１、埋め込み酸化膜（ＢＯＸ層）として二酸化シリコン膜２及び半導体層としてシリコン膜３が積層されたＳＯＩ基板を用意する。本実施例で試作したシリコン膜３のプロセス前の初期膜厚は２００ｎｍであった。また、二酸化シリコン膜２の膜厚は２０００ｎｍであった。シリコン基板１の裏面側にも二酸化シリコン膜２が形成されている。ここで、ＳＯＩ基板を洗浄した後、シリコン膜３上の全面に、８０％のシリコンと２０％のゲルマニウムとからなるシリコン・ゲルマニウム膜１１を膜厚５０ｎｍとなるようにエピタキシャル成長させた。成長させたシリコン・ゲルマニウム膜１１は臨界膜厚以下であるため、結晶欠陥や転位が発生しなかった。【０１００】
次に、洗浄工程を施したのち、表面を保護するために、ＣＶＤ法によって表面に厚さ約３０ｎｍの二酸化シリコン膜４を形成し、引き続き、窒化シリコン膜５を全面に１００ｎｍの厚さで堆積させて図７Ｂに示す状態にした。【０１０１】
次に、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン膜５を加工することによって、図７Ｃに示す状態にした。【０１０２】
次に、洗浄工程及びフッ酸を用いたウェットエッチングによって、開口部に存在する表面の二酸化シリコン膜４を除去した後、酸化処理を行うことによって開口部に存在するシリコン・ゲルマニウム膜１１を局所的に酸化することで、歪み印加絶縁体４０を形成して図７Ｄに示す状態にした。この熱酸化処理によって、シリコン・ゲルマニウム膜１１は約２倍の体積に膨張して、歪み印加絶縁体４０となるため、シリコン膜３及びシリコン・ゲルマニウム膜１１には、シリコン基板の平面方向に沿う水平方向から大きな圧縮応力を受ける。これは、界面に対して垂直方向（シリコン基板１の平面方向と直交する垂直方向、換言すればシリコン基板１の厚さ方向）に引張り歪みを印加している事と等価であるため、界面に垂直方向には格子定数が大きくなる。この応力が、ゲルマニウムを直接遷移化することに機能する。本実施例のように歪み印加絶縁体４０を酸化処理によって形成する変わりに、ＳＴＩ部分に窒化膜を埋め込んでも差し支えない。この場合は、窒化膜の水素濃度を調整する事で引張り歪みも圧縮歪みも加える事が可能である。引張り歪みを印加すればゲルマニウムに水平方向に引張り歪みを印加することも可能であるし、圧縮歪みを印加すれば界面に垂直方向に引張り歪みを印加することが可能である。したがって、ＳＴＩに埋め込む窒化膜の応力方向は圧縮でも引張りでもどちらでも差し支えない。【０１０３】
次に、化学的機械的研磨法（Chemical Mechanical Polishing, CMPと略）によって、表面を平坦化した後、洗浄処理を施す事によって、図７Ｅに示す状態にした。【０１０４】
次に、再び、窒化シリコン膜５を全面に１００ｎｍの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン膜５を加工することによって、図７Ｆに示す状態にした。【０１０５】
次に、洗浄工程及びフッ酸を用いたウェットエッチングによって、開口部に存在する表面の二酸化シリコン膜４を除去した後、酸化処理を行うことによって開口部に存在するシリコン・ゲルマニウム膜１１を局所的に酸化することで、熱酸化膜７を形成し、同時にこの熱処理によってシリコン・ゲルマニウム膜１１中のゲルマニウムをシリコン膜３に拡散させることによって、シリコン・ゲルマニウム膜３０を形成して図７Ｇに示す状態にした。この時、熱酸化膜７の酸化膜厚を約４６０ｎｍに調整した。その結果、開口部のシリコン・ゲルマニウム膜３０の膜厚は２０ｎｍ残った。【０１０６】
引き続き、フッ酸を用いたウェットエッチングによって、表面の熱酸化膜７を除去した後、酸化処理を行うことによって、開口部のシリコン・ゲルマニウム膜３０に存在するシリコンを選択的に酸化し、二酸化シリコンからなる熱酸化膜１３が膜厚２０ｎｍとなるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム膜１２が厚さ１０ｎｍ形成した図７Ｈに示した状態にした。【０１０７】
次に、洗浄工程と熱燐酸によるウェットエッチングによって、窒化シリコン膜５を除去した。引き続き、イオン注入によって不純物をシリコン・ゲルマニウム膜３０中の所望の領域に入れる。その際、極薄単結晶ゲルマニウム膜１２にはほとんど不純物が注入されないようにした。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、ＢＦ２イオンをドーズ量１×１０１５［１／cm２］でイオン注入することによって、シリコン・ゲルマニウム膜３０中に、陽極電極としてｐ型拡散層電極３１を形成した。【０１０８】
引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Ｐイオンをドーズ量１×１０１５［１／cm２］でイオン注入することによって、シリコン・ゲルマニウム膜３０中に、陰極電極としてｎ型拡散層電極３２を形成した。【０１０９】
引き続き、９００℃の窒素雰囲気中で２０分間のアニール処理を行う事によって、不純物を活性化させると同時にシリコン・ゲルマニウム膜３０の結晶性を回復させて、図７Ｉに示す状態にした。【０１１０】
次に、全面に窒化シリコン膜を堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン膜をパターニングすることによって、窒化シリコン導波路４１を形成して図７Ｊに示す状態にした。同時に、図８Ｋに示す窒化シリコンＤＢＲミラー４２も形成した。ＤＢＲミラー４２は、窒化シリコン、空気、及び周囲の絶縁膜との屈折率差から構成される誘電ミラーであり、９９．９％以上もの高反射率を達成する事ができる。ＤＢＲミラー４２の設計に際してはＤＢＲミラー４２を構成する窒化シリコン膜の小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／４になるように設計されている。また、図８Ｋでは、各ＤＢＲミラー４２に対して、窒化シリコン膜の小片は４つしか描かれていないが、実際に試作した窒化シリコン膜の小片の数は１００ヶであった。ここで、窒化シリコン導波路４１に光は閉じ込められているため、ｐ型拡散層電極３１やｎ型拡散層電極３２中に存在する自由キャリアに光を吸収させることもないように設計されている。また、窒化シリコン導波路４１と極薄単結晶ゲルマニウム膜１２の間には二酸化シリコンからなる熱酸化膜１３が形成されているため、物理的に離れている。しかしながら、熱酸化膜１３の膜厚は２０ｎｍしかないため、窒化シリコン導波路４１に閉じ込められた光は熱酸化膜１３と極薄単結晶ゲルマニウム膜１２の中に十分しみだしてくる事が可能である。このようなエバネッセント結合によって、本実施例のゲルマニウム・レーザ・ダイオードはレーザ発振する事が可能となる。また、極薄単結晶ゲルマニウム膜１２の膜厚は、１０ｎｍと設計されているため、量子閉じ込め効果をおこさず、寄生抵抗を増大させることなく、キャリア密度を増大させる事が可能となった。その結果、レーザ発振に不可欠な反転分布を形成することができた。本実施例では、導波路として窒化シリコンを用いたが、その他にも多結晶シリコン、アモルファスシリコン、ＳｉＯＮ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２、ＴｉＯ２、など、二酸化シリコンより屈折率の大きい誘電材料を用いることができる。なお、多結晶シリコンを用いる場合には自由キャリア吸収を防ぐために、ノンドープである事が望ましい。【０１１１】
引き続き、全面にＴｉＮ膜及びＡｌ膜を堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸，酢酸，及び硝酸を含むエッチング溶液を用いてＡｌ膜をウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてＴｉＮ膜をウェットエッチングした。その結果、ＴｉＮ電極２０，及び，Ａｌ電極２１をパターニングした。【０１１２】
引き続き、４００℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図７Ｋ、図８Ｋ、及び図９Ｋの状態としてデバイスを完成させた。【０１１３】
作成したゲルマニウム・レーザ・ダイオードは、設計波長の約１５００ｎｍで発振し、そのスペクトル解析によると単一モードであった。
【実施例４】
【０１１４】
本実施例では、シリコン・プロセスによって、ＳＯＩ基板上に、きわめて結晶性の高く光を検出するのに十分なほど膜厚が厚いゲルマニウムを用いた高速で動作しなおかつ暗電流の小さい横型ゲルマニウム・フォトダイオード及びその製造方法を開示する。横型ゲルマニウム・フォトダイオードは、チップ内での光配線に使いやすいという利点がある。【０１１５】
図１０Ａ〜図１０Ｈには，製造工程順に断面構造を示す。また、図１１Ｈには、基板の上部から見た完成図を示す。ここで、図１０Ａ〜図１０Ｈは、それぞれ図１１Ｈにおける切断線２３に沿って切り出した時の構造を示している。また、図１１Ｆ〜図１１Ｈには、図１０Ｆ〜図１０Ｈにそれぞれ対応する、基板の上部から見た図を示している。加えて、図１２Ｆ〜図１２Ｈは、図１１Ｈにおける切断線２４に沿って切り出した時の断面構造を示している。切断線２３及び２４は同一平面内において互いに直交し、切断線２３は図中Ｘ方向に延在し、切断線２４は図中Ｙ方向に延在している。本実施例におけるデバイスの完成図は、図１０Ｈ、図１１Ｈ、及び図１２Ｈである。【０１１６】
以下、順をおって製造工程を説明する。【０１１７】
まず、図１０Ａに示すように、支持基板としてシリコン基板１、埋め込み酸化膜（ＢＯＸ層）として二酸化シリコン膜２、及び半導体層としてシリコン膜３が積層されたＳＯＩ基板を用意する。本実施例で試作したシリコン膜３のプロセス前の初期膜厚は２００ｎｍであった。また、二酸化シリコン膜２の膜厚は２０００ｎｍであった。シリコン基板１の裏面側にも二酸化シリコン膜２が形成されている。【０１１８】
ここで、ＳＯＩ基板を洗浄した後、８０％のシリコンと２０％のゲルマニウムとからなるシリコン・ゲルマニウム膜１１をシリコン膜３上の全面に膜厚５０ｎｍとなるようにエピタキシャル成長させた。成長させたシリコン・ゲルマニウム膜１１は臨界膜厚以下であるため、結晶欠陥や転位が発生しなかった。【０１１９】
次に、全面に酸化処理を行うことによって、シリコン・ゲルマニウム膜１１に存在するシリコンを選択的に酸化し、二酸化シリコンからなる熱酸化膜１３が膜厚４８０ｎｍとなるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム膜１２を厚さ１０ｎｍ形成して図１０Ｂに示す状態にした。ここで、極薄単結晶ゲルマニウム膜１２のゲルマニウム純度が重要である。次の工程で、厚いゲルマニウム膜１４を結晶欠陥が発生することなく成長させるためには、極薄単結晶ゲルマニウム膜１２に含まれるシリコンの濃度を極めて少なくしなければならない。そのためには、成長させるゲルマニウムが臨界膜厚以下となる程度にシリコンの濃度を小さくする必要がある。より具体的には、極薄単結晶ゲルマニウム膜１２に含まれるシリコン濃度を概ね１０％以下とすることが望ましい。本実施例のように、シリコン・ゲルマニウム膜１１に含まれるシリコンを選択的に酸化すれば、残留シリコン濃度を数％以下のレベルまで低下させる事が容易にでき、極めて結晶性の高い単結晶ゲルマニウムの厚膜を形成できる。逆に、従来のゲルマニウム受光素子のようにシリコン上にゲルマニウムを結晶成長させたり、残留シリコン濃度が高い場合には、高品質のゲルマニウム結晶を成長させることができない。【０１２０】
引き続き、ウェットエッチングによって、熱酸化膜１３を除去した後、洗浄工程によって表面を清浄化させた後、純粋なゲルマニウム膜１４を膜厚５００ｎｍとなるようにエピタキシャル成長させて図１０Ｃの状態とした。この結晶成長の際、極薄単結晶ゲルマニウム１２とゲルマニウム膜１４の界面特性は良好であり、結晶欠陥や転位は発生しなかった。【０１２１】
次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、極薄単結晶ゲルマニウム膜１２とゲルマニウム膜１４を図１０Ｄに示すように、メサ形状に加工した。図では簡略するために、ひとつの素子しか示していないが、基板上に多くの素子を同時に形成している事は言うまでもない。シリコン・プロセスを使っているため、歩留まり高く多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。【０１２２】
次に、洗浄工程を施したのち、表面を保護するために、ＣＶＤ法によって表面に厚さ約３０ｎｍの二酸化シリコン膜４を形成して図１０Ｅに示す状態にした。【０１２３】
次に、イオン注入によって不純物をゲルマニウム膜１４中の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、ＢＦ２イオンをドーズ量：１×１０１５［１／cm２］でイオン注入することによって、ゲルマニウム膜１４中に、陽極電極としてｐ型拡散層電極５１を形成した。【０１２４】
引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Ｐイオンをドーズ量：１×１０１５［１／cm２］でイオン注入することによって、ゲルマニウム膜１４中に、陰極電極としてｎ型拡散層電極５２を形成した。【０１２５】
引き続き、９００℃の窒素雰囲気中で２０分間のアニール処理を行う事によって、不純物を活性化させると同時にゲルマニウム膜１４の結晶性を回復させて、図１０Ｆに示す状態にした。このとき、上部からみたレイアウト図は図１１Ｆのようになり、別の位置からみた断面図は図１２Ｆである。ｐ型拡散層電極５１とｎ型拡散層電極５２はくし型に配置されており、拡散層間の最短距離は１００ｎｍとした。このため、極めて早い応答速度でダイオードが動作するため、高速の光通信用受光素子として極めて有効であった。【０１２６】
引き続き、全面にＴｉＮ及びＡｌを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸，酢酸，及び硝酸を含むエッチング溶液を用いてＡｌをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてＴｉＮをウェットエッチングした。その結果、ＴｉＮ電極２０，及び，Ａｌ電極２１をパターニングした。引き続き、４００℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図１０Ｇ、図１１Ｇ、及び図１２Ｇの状態とした。１．３μｍ帯や８５０ｎｍ帯など短波長の光を受光する際には、このような構成で十分動作する事を確認した。【０１２７】
しかしながら、本発明による歪み印加ゲルマニウム・レーザ・ダイオードからの光を受光したり、通常の光ファイバ通信で使われる１．５μｍ帯の光を受光する際には、歪みをゲルマニウムに印加しなければならない。そのための方法として、図１０Ｆの状態から、引き続いて、窒化シリコン膜１８を受光層となるゲルマニウム膜１４にはシリコン基板１の平面方向（水平方向）に引張り歪みが印加されるように全面に２００ｎｍの厚さで堆積させた。
【０１２８】
次に、受光素子に入射した光が反射によって逃げないように反射防止膜５３を形成した。その後、所望の位置に開口を施した後、ＴｉＮ電極２０，及び，Ａｌ電極２１を加工するための配線工程を施した。その結果、完成したゲルマニウム・フォトダイオードを図１０Ｈ、図１１Ｈ、及び図１２Ｈに示した。【０１２９】
完成したゲルマニウム・フォトダイオードは、１．５μｍ帯で０．８Ａ／Ｗという十分な感度があり、４０ＧＨｚで動作することを確認した。
【実施例５】
【０１３０】
本実施例では、シリコン・プロセスによって、ＳＯＩ基板上に、きわめて結晶性の高く光を検出するのに十分なほど膜厚が厚いゲルマニウムを用いた高速で動作しなおかつ暗電流の小さい縦型ゲルマニウム・フォトダイオード及びその製造方法を開示する。縦型ゲルマニウム・フォトダイオードは、光ファイバとの結合が容易なため、チップ間での光通信に使いやすいという利点がある。【０１３１】
図１３Ａ〜図１３Ｊには，製造工程順に断面構造を示す。また、図１４Ｊには、基板の上部から見た完成図を示す。ここで、図１３Ａ〜図１３Ｊは、それぞれ図１４Ｊにおける切断線２３に沿って切り出した時の構造を示している。また、図１４Ｈ〜図１４Ｊには、図１３Ｈ〜図１３Ｊにそれぞれ対応する、基板の上部から見た図を示す。切断線２３及び２４は同一平面内において互いに直交し、切断線２３は図中Ｘ方向に延在している。本実施例におけるデバイスの完成図は、図１３Ｊ、及び図１４Ｊである。【０１３２】
以下、順をおって製造工程を説明する。【０１３３】
まず、図１３Ａに示すように、支持基板としてシリコン基板１埋め込み酸化膜（ＢＯＸ層）として二酸化シリコン膜２、及び半導体層としてシリコン膜３が積層されたＳＯＩ基板を用意する。本実施例で試作したシリコン膜３のプロセス前の初期膜厚は２００ｎｍであった。また、二酸化シリコン膜２の膜厚は２０００ｎｍであった。シリコン基板１の裏側にも二酸化シリコン膜２が形成されている。【０１３４】
ここで、ＳＯＩ基板を洗浄した後、８０％のシリコンと２０％のゲルマニウムとからなるシリコン・ゲルマニウム膜１１を全面に膜厚５０ｎｍとなるようにエピタキシャル成長させた。成長させたシリコン・ゲルマニウム膜１１は臨界膜厚以下であるため、結晶欠陥や転位が発生しなかった。【０１３５】
次に、全面に酸化処理を行うことによって、シリコン・ゲルマニウム膜１１に存在するシリコンを選択的に酸化し、二酸化シリコンからなる熱酸化膜１３が膜厚４８０ｎｍとなるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム膜１２を厚さ１０ｎｍで形成して図１３Ｂに示す状態にした。【０１３６】
引き続き、ウェットエッチングによって、熱酸化膜１３を除去した後、洗浄工程によって表面を清浄化させた後、ｐ型にドーピングしたｐ型拡散層電極５１を膜厚１００ｎｍとなるようにエピタキシャル成長させて図１３Ｃの状態とした。この結晶成長の際、極薄単結晶ゲルマニウム膜１２とｐ型拡散層電極５１の界面特性は良好であり、結晶欠陥や転位は発生しなかった。なお、本実施例では、極薄単結晶ゲルマニウム膜１２の上にｐ型拡散層電極５１を結晶成長させたが、他にも、ゲルマニウムと格子定数差が少ない材料であって、発受光素子に有効な材料をエピタキシャル成長させても良い。特に、ＧａＡｓはゲルマニウムと格子定数差が少ない直接遷移半導体であるため、本実施例のように結晶性の良い極薄単結晶ゲルマニウム膜１２を形成した表面には、極めて結晶性の良いＧａＡｓなどの化合物半導体をエピタキシャル成長させる事が可能である。このような製造工程を用いれば、いわゆるバッファ層を有することなく、直接、結晶性の高い化合物半導体をシリコンの基板上に成長させる事が可能である。加えて、極薄ゲルマニウム上にバッファ層を形成すれば、ＧａＡｓと格子定数が若干異なる化合物半導体ですら、結晶成長させる事が可能である。【０１３７】
次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、極薄単結晶ゲルマニウム膜１２とｐ型拡散層電極５１を図１３Ｄに示すように、メサ形状に加工した。図では簡略するために、ひとつの素子しか示していないが、基板上に多くの素子を同時に形成している事は言うまでもない。シリコン・プロセスを使っているため、歩留まり高く多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。【０１３８】
次に、洗浄工程を施したのち、表面を保護するために、ＣＶＤ法によって表面に厚さ約１０００ｎｍの二酸化シリコン膜６０を形成して図１３Ｅに示す状態にした。【０１３９】
次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、開口部６１を施した図１３Ｆに示す状態にした。【０１４０】
次に、洗浄工程によって表面を清浄化させた後、ノンドープの単結晶ゲルマニウム膜１４を膜厚８００ｎｍとなるように選択エピタキシャル成長させ、引き続き、ｎ型にドーピングしたｎ型拡散層電極５２を膜厚１００ｎｍとなるようにエピタキシャル成長させた。この選択結晶成長の際にも界面特性は良好であり、結晶欠陥や転位は発生しなかった。【０１４１】
引き続き、全面をＣＶＤ法によって、ゲルマニウム受光層に引張り歪みを印加するパッシベーション膜６２で覆い、図１３Ｈに示す状態とした。１．３μｍ帯や８５０ｎｍ帯など短波長の光を受光する際には、パッシベーション膜６２としては内部応力を含まない絶縁膜を用いてもさしつかえない。本実施例では、パッシベーション膜６２として、引張り歪みを印加するために窒素化シリコンを用いた場合と、内部応力の少ない二酸化シリコン膜を用いた場合の２通りの試作を行った。その結果、前者は１．５μｍ帯で有効なのに対し、後者は、より長波帯で有効である事が明らかになった。【０１４２】
次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、開口部６３を施した図１３Ｈ及び図１４Ｈに示す状態にした。【０１４３】
引き続き、全面にＴｉＮ膜及びＡｌ膜を堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸，酢酸，及び硝酸を含むエッチング溶液を用いてＡｌ膜をウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてＴｉＮ膜をウェットエッチングした。その結果、ＴｉＮ電極２０，及び，Ａｌ電極２１をパターニングした。【０１４４】
引き続き、４００℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図１３Ｉ及び図１４Ｉの状態とした。【０１４５】
最後に、シリコン基板１の裏面側にのみ、反射防止膜５３を形成した図１３Ｊ及び図１４Ｊの状態としてデバイスを完成させた。本実施例では、シリコン基板１の裏面側に反射防止膜５３を形成し、シリコン基板１の裏面側から光を入射する事としたが、シリコン基板１の表面側（素子形成面側）に反射防止膜５３を形成して、上面から光を入射させてもさしつかえない。【０１４６】
完成したゲルマニウム・フォトダイオードは、０．８Ａ／Ｗという十分な感度で４０ＧＨｚの高速動作することを確認した。
【実施例６】
【０１４７】
本実施例では、本発明に基づくゲルマニウム・レーザ・ダイオード及びゲルマニウム・フォトダイオードを用いた光集積回路の実施例について述べる。【０１４８】
図１５には、光電子集積回路の一例を示す。この光電子集積回路には電子回路と光素子がともに集積化されている。電子回路７４からの信号は、ゲルマニウム・レーザ・ダイオード７１によって光に変換され、光導波路７３によって伝送される。この光は、ゲルマニウム・フォトダイオード７６によって光から電気に変換され、電子回路７８内で再び電気信号として処理される。そして、電子回路７８からの電気信号は、ゲルマニウム・レーザ・ダイオード７５によって光に変換され、光導波路７７によって伝送される。この光は、ゲルマニウム・フォトダイオード７２によって光から電気に変換され、電子回路７４内で再び電気信号として処理される。【０１４９】
このように、電気回路間の信号伝達を光によって行う事によって、高速かつ低消費電力に情報処理を行う事ができる。特に本発明に基づくゲルマニウム・レーザ・ダイオードからの発光は波長が長いため、シリコンＬＳＩ内の素子では吸収する事ができないため、従来のシリコン・発光素子では問題となった光によるクロストークや電気回路の誤動作などを引き起こさない事が確認された。【０１５０】
光導波路としては、上述のようなシリコン窒化膜やシリコン細線導波路を用いる事ができるばかりでなく、ポリマなどの有機物や光ファイバを用いる事も可能である。その結果、チップ内ばかりでなくチップ間の光通信にも使える事が明らかになった。【０１５１】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【０１５２】
１…シリコン基板
２…二酸化シリコン膜
３…シリコン膜
４…二酸化シリコン膜
５…窒化シリコン膜
６…薄膜シリコン膜
７…熱酸化膜
８…熱酸化膜
９…窒化シリコン膜
１０…開口部
１１…シリコン・ゲルマニウム膜
１２…極薄単結晶ゲルマニウム膜
１３…熱酸化膜
１４…ゲルマニウム膜
１５…ｐ型拡散層電極
１６…ｎ型拡散層電極
１７…二酸化シリコン膜
１８…窒化シリコン膜
１９…開口部
２０…ＴｉＮ電極
２１…Ａｌ電極
２２…ＤＢＲミラー
３０…シリコン・ゲルマニウム膜
３１…ｐ型拡散層電極
３２…ｎ型拡散層電極
３３…歪み印加窒化シリコン共振器
４０…歪み印加絶縁体
４１…窒化シリコン導波路
４２…ＤＢＲミラー
５１…ｐ型拡散層電極
５２…ｎ型拡散層電極
５３…反射防止膜
６０…二酸化シリコン膜
６１…開口部
６２…パッシベーション膜
６３…開口部
７１…ゲルマニウム・レーザ・ダイオード
７２…ゲルマニウム・フォトダイオード
７３…光導波路
７４…電子回路
７５…ゲルマニウム・レーザ・ダイオード
７６…ゲルマニウム・フォトダイオード
７７…光導波路
７８…電子回路
【図１Ａ】
0005468011.tif 000002
【図１Ｂ】
0005468011.tif 000003
【図１Ｃ】
0005468011.tif 000004
【図１Ｄ】
0005468011.tif 000005
【図１Ｅ】
0005468011.tif 000006
【図１Ｆ】
0005468011.tif 000007
【図１Ｇ】
0005468011.tif 000008
【図１Ｈ】
0005468011.tif 000009
【図１Ｉ】
0005468011.tif 000010
【図１Ｊ】
0005468011.tif 000011
【図１Ｋ】
0005468011.tif 000012
【図１Ｌ】
0005468011.tif 000013
【図１Ｍ】
0005468011.tif 000014
【図１Ｎ】
0005468011.tif 000015
【図１Ｏ】
0005468011.tif 000016
【図１Ｐ】
0005468011.tif 000017
【図１Ｑ】
0005468011.tif 000018
【図１Ｒ】
0005468011.tif 000019
【図２Ａ】
0005468011.tif 000020
【図２Ｂ】
0005468011.tif 000021
【図２Ｃ】
0005468011.tif 000022
【図２Ｄ】
0005468011.tif 000023
【図２Ｅ】
0005468011.tif 000024
【図２Ｆ】
0005468011.tif 000025
【図２Ｇ】
0005468011.tif 000026
【図２Ｈ】
0005468011.tif 000027
【図２Ｉ】
0005468011.tif 000028
【図２Ｊ】
0005468011.tif 000029
【図２Ｋ】
0005468011.tif 000030
【図２Ｌ】
0005468011.tif 000031
【図２Ｍ】
0005468011.tif 000032
【図２Ｎ】
0005468011.tif 000033
【図２Ｏ】
0005468011.tif 000034
【図２Ｐ】
0005468011.tif 000035
【図２Ｑ】
0005468011.tif 000036
【図２Ｒ】
0005468011.tif 000037
【図３Ａ】
0005468011.tif 000038
【図３Ｂ】
0005468011.tif 000039
【図３Ｃ】
0005468011.tif 000040
【図３Ｄ】
0005468011.tif 000041
【図３Ｅ】
0005468011.tif 000042
【図３Ｆ】
0005468011.tif 000043
【図３Ｇ】
0005468011.tif 000044
【図３Ｈ】
0005468011.tif 000045
【図３Ｉ】
0005468011.tif 000046
【図３Ｊ】
0005468011.tif 000047
【図３Ｋ】
0005468011.tif 000048
【図３Ｌ】
0005468011.tif 000049
【図３Ｍ】
0005468011.tif 000050
【図３Ｎ】
0005468011.tif 000051
【図３Ｏ】
0005468011.tif 000052
【図３Ｐ】
0005468011.tif 000053
【図３Ｑ】
0005468011.tif 000054
【図３Ｒ】
0005468011.tif 000055
【図４Ａ】
0005468011.tif 000056
【図４Ｂ】
0005468011.tif 000057
【図４Ｃ】
0005468011.tif 000058
【図４Ｄ】
0005468011.tif 000059
【図４Ｅ】
0005468011.tif 000060
【図４Ｆ】
0005468011.tif 000061
【図４Ｇ】
0005468011.tif 000062
【図４Ｈ】
0005468011.tif 000063
【図４Ｉ】
0005468011.tif 000064
【図５Ａ】
0005468011.tif 000065
【図５Ｂ】
0005468011.tif 000066
【図５Ｃ】
0005468011.tif 000067
【図５Ｄ】
0005468011.tif 000068
【図５Ｅ】
0005468011.tif 000069
【図５Ｆ】
0005468011.tif 000070
【図５Ｇ】
0005468011.tif 000071
【図５Ｈ】
0005468011.tif 000072
【図５Ｉ】
0005468011.tif 000073
【図６Ｉ】
0005468011.tif 000074
【図７Ａ】
0005468011.tif 000075
【図７Ｂ】
0005468011.tif 000076
【図７Ｃ】
0005468011.tif 000077
【図７Ｄ】
0005468011.tif 000078
【図７Ｅ】
0005468011.tif 000079
【図７Ｆ】
0005468011.tif 000080
【図７Ｇ】
0005468011.tif 000081
【図７Ｈ】
0005468011.tif 000082
【図７Ｉ】
0005468011.tif 000083
【図７Ｊ】
0005468011.tif 000084
【図７Ｋ】
0005468011.tif 000085
【図８Ｋ】
0005468011.tif 000086
【図９Ｋ】
0005468011.tif 000087
【図１０Ａ】
0005468011.tif 000088
【図１０Ｂ】
0005468011.tif 000089
【図１０Ｃ】
0005468011.tif 000090
【図１０Ｄ】
0005468011.tif 000091
【図１０Ｅ】
0005468011.tif 000092
【図１０Ｆ】
0005468011.tif 000093
【図１０Ｇ】
0005468011.tif 000094
【図１０Ｈ】
0005468011.tif 000095
【図１１Ｆ】
0005468011.tif 000096
【図１１Ｇ】
0005468011.tif 000097
【図１１Ｈ】
0005468011.tif 000098
【図１２Ｆ】
0005468011.tif 000099
【図１２Ｇ】
0005468011.tif 000100
【図１２Ｈ】
0005468011.tif 000101
【図１３Ａ】
0005468011.tif 000102
【図１３Ｂ】
0005468011.tif 000103
【図１３Ｃ】
0005468011.tif 000104
【図１３Ｄ】
0005468011.tif 000105
【図１３Ｅ】
0005468011.tif 000106
【図１３Ｆ】
0005468011.tif 000107
【図１３Ｇ】
0005468011.tif 000108
【図１３Ｈ】
0005468011.tif 000109
【図１３Ｉ】
0005468011.tif 000110
【図１３Ｊ】
0005468011.tif 000111
【図１４Ｈ】
0005468011.tif 000112
【図１４Ｉ】
0005468011.tif 000113
【図１４Ｊ】
0005468011.tif 000114
【図１５】
0005468011.tif 000115