(57)【特許請求の範囲】
【請求項１】
（ａ）ダイパッド部と、第１リードと、を有するリードフレームを準備する工程と、
（ｂ）前記ダイパッド部上にＡｇペーストを供給する工程と、
（ｃ）前記ダイパッド部上に前記Ａｇペーストを介して半導体チップを搭載する工程と、
（ｄ）前記（ｃ）工程の後、前記Ａｇペーストを硬化させることにより、前記ダイパッド部と前記半導体チップの裏面とを前記Ａｇペーストを介して接着する工程と、
（ｅ）前記（ｄ）工程の後、前記半導体チップの第１パッドと前記第１リードとを金属リボンにより電気的に接続する工程と、
を有し、
前記Ａｇペーストは、Ａｇフィラーと、第１熱硬化性樹脂からなるベース樹脂と、第２熱硬化性樹脂からなるスペーサー樹脂とで構成され、
前記（ｄ）工程は、前記スペーサー樹脂が前記半導体チップと前記ダイパッド部との間に挟まれるように行い、
前記（ｅ）工程は、前記金属リボンに超音波振動エネルギーを印加することにより、前記金属リボンと前記半導体チップの前記第１パッドとを電気的に接続する工程を含み、
前記スペーサー樹脂の粒径は、８μｍから２０μｍの範囲内にある半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記スペーサー樹脂の粒径は、８μｍから１０μｍの範囲内にある。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
（ｆ）前記半導体チップの第２パッドと前記リードフレームの第２リードとを金属ワイヤにより電気的に接続する工程をさらに有し、
前記（ｆ）工程は、前記金属ワイヤに超音波振動エネルギーを印加することにより、前記金属ワイヤと前記半導体チップの前記第２パッドとを電気的に接続する工程を含み、
前記（ｅ）工程で印加する前記超音波振動エネルギーの大きさは、前記（ｆ）工程で印加する前記超音波振動エネルギーの大きさよりも大きい。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記（ｆ）工程は、前記（ｅ）工程の後に行う。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
前記スペーサー樹脂は、あらかじめ硬化させたものである。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記スペーサー樹脂の弾性率は、４ＧＰａ以下である。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
前記金属リボンは、Ａｌリボンである。
【請求項８】
請求項３に記載の半導体装置の製造方法において、
前記金属ワイヤは、Ａｕワイヤである。
【請求項９】
請求項１に記載の半導体装置の製造方法において、
前記（ｅ）工程は、前記金属リボンに超音波振動エネルギーを印加することにより、前記金属リボンと前記第１リードとを電気的に接続する工程を含む。
【請求項１０】
請求項３に記載の半導体装置の製造方法において、
前記（ｆ）工程は、前記金属ワイヤに第２の超音波振動エネルギーを印加することにより、前記金属ワイヤと前記第２リードとを電気的に接続する工程を含む。
【請求項１１】
請求項３に記載の半導体装置の製造方法において、
前記半導体装置の前記第１パッドのパッド面積は、前記第２パッドのパッド面積よりも大きい。
【請求項１２】
請求項３に記載の半導体装置の製造方法において、
前記半導体チップにはパワーＭＯＳＦＥＴが形成されており、前記第１パッドは、前記パワーＭＯＳＦＥＴのソース電極を構成し、前記第２パッドは、前記パワーＭＯＳＦＥＴのゲート電極を構成し、
前記半導体チップの前記裏面には、前記パワーＭＯＳＦＥＴのドレイン電極が形成されている。
【請求項１３】
請求項１に記載の半導体装置の製造方法において、
（ｇ）前記（ｅ）工程の後、前記ダイパッド部、前記半導体チップ、前記金属リボン、および前記第１リードの一部を樹脂封止し、封止体を形成する工程、をさらに有する。
【請求項１４】
請求項１３に記載の半導体装置の製造方法において、
（ｈ）前記（ｇ）工程の後、前記第１および第２リードの前記封止体から露出した部分の一部を切断し、前記第１および第２リードを前記リードフレームから切り離す工程、をさらに有する。
【請求項１５】
請求項１に記載の半導体装置の製造方法において、
前記Ａｇペーストは、熱可塑性樹脂を含まない。
【請求項１６】
請求項１に記載の半導体装置の製造方法において、
前記リードフレームは、銅または銅合金からなる。
【請求項１７】
請求項１に記載の半導体装置の製造方法において、
前記（ｄ）工程の後、前記Ａｇペーストの厚みは、１０μｍから２０μｍの範囲内にある。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、導電性接着剤などを介して半導体チップをリードフレームのダイパッド部上に接合したパッケージを有するパワー半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
携帯情報機器の電力制御スイッチや充放電保護回路スイッチなどに使用されるパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、ＳＯＰ８などの小型面実装パッケージに封止されている。
【０００３】
この種のパワー半導体装置用面実装パッケージは、例えば次のような構造を有している。すなわち、パワーＭＯＳＦＥＴが形成された半導体チップは、ドレインリードと一体に形成されたダイパッド部の上に、その主面を上に向けた状態で搭載され、Ａｇペーストなどの導電性接着剤を介してダイパッド部上に接着されている。半導体チップの裏面には、パワーＭＯＳＦＥＴのドレインに接続されたドレイン電極が形成されている。一方、半導体チップの主面には、ソースパッドとゲートパッドが形成されている。ソースパッドは、パワーＭＯＳＦＥＴのオン抵抗を低減するために、ゲートパッドよりも広い面積で構成されている。ソースパッドとゲートパッドのそれぞれは、Ａｕワイヤを介してリードと電気的に接続されている。そして、これらの部材（ダイパッド部、半導体チップ、Ａｕワイヤ、リード）は、モールド樹脂によって封止されている。
【０００４】
技術論文11th Symposium on “Microjoining and Assembly Technology in Electronics”,pp233-238,(2005.2)（非特許文献１）には、パワー半導体装置用の導電性接着剤として、従来のＡｇペーストにＡｇナノ粒子を混合したナノ複合Ａｇペースト材料の適用を検討した報告がなされている。
【０００５】
また、特開２００５−２７７１６８号公報（特許文献１）は、半導体チップのソースパッドとリードとを銅または銅合金からなる板状のクリップで電気的に接続したパワー半導体装置用パッケージを開示している。この特許文献に開示されたパッケージは、ソースパッドとクリップ、およびリードとクリップを、それぞれ導電性接着剤によって接着している。この導電性接着剤は、バインダー樹脂中に塑性を有するアルミニウムあるいはインジウムなどからなる導電性粒子を含有しており、接着による塑性変形前における上記導電性接着剤の少なくとも一部の粒径は、接着されるソースパッドとクリップとの隙間間隔、およびリードとクリップとの隙間間隔の最大値以上の大きさを有することを特徴としている。
【特許文献１】特開２００５−２７７１６８号公報
【非特許文献１】11th Symposium on “Microjoining and Assembly Technology in Electronics”,pp233-238,(2005.2)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、パワー半導体装置の高性能化に伴って、パワーＭＯＳＦＥＴのオン抵抗をさらに低減することが要求されている。このため、従来は、Ａｕワイヤを介して電気的に接続していたソースパッドとリードを可撓性のある金属リボンで接続することが検討されている。この金属リボンは、例えば厚さが数百μｍ程度のＡｌ箔やＣｕ箔などで構成されており、その幅はソースパッドの幅によっても異なるが、一般的には１ｍｍ前後である。従って、ソースパッドとリードを金属リボンで接続することにより、ソースパッドとリードをＡｕワイヤで接続した場合に比べてソース抵抗を大幅に低減することが可能となる。
【０００７】
ソースパッドおよびリードに金属リボンを接続するには、超音波振動を利用したウェッジボンディング法が用いられる。ところが、金属リボンのボンディング時にソースパッドの表面に印加される超音波振動エネルギーは、Ａｕワイヤのボンディング時にソースパッドの表面に印加される超音波振動エネルギーよりも遙かに大きい（一般に、５Ｗ〜１０Ｗ程度）。そのため、ソースパッドとリードを金属リボンで接続すると、半導体チップとダイパッド部との間に介在しているＡｇペーストなどの導電性接着剤が超音波振動エネルギーによってダメージを受ける。その結果、導電性接着剤の接着強度が低下したり、金属リボンのボンディング時にシリコンチップがダイパッド部から剥離したり、導電性接着剤の電気伝導度が低下したりするなどの不具合が発生する。
【０００８】
本発明の目的は、半導体チップとダイパッド部との間に介在している導電性接着剤の接合信頼性を向上させる技術を提供することにある。
【０００９】
本発明の他の目的は、パワー半導体装置の大容量化を推進する技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明の半導体装置は、ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームと、前記ダイパッド部上にフェイスアップ方式で搭載され、主面に第１パッドを有する半導体チップと、前記第１リードと前記第１パッドとを電気的に接続する導電体と、前記ダイパッド部、前記半導体チップ、前記導電体および前記第１リードのインナーリード部を封止する樹脂パッケージとを備え、前記リードフレームの表面には、Ａｇのナノ粒子を焼結してなる第１多孔質金属層が形成され、前記ダイパッド部と前記半導体チップの裏面とは、Ａｇペーストを介して接着されているものである。
【００１３】
本発明の半導体装置の製造方法は、（ａ）ダイパッド部と、第１リードと、を有するリードフレームを準備する工程と、（ｂ）前記ダイパッド部上にＡｇペーストを供給する工程と、（ｃ）前記ダイパッド部上に前記Ａｇペーストを介して半導体チップを搭載する工程と、（ｄ）前記（ｃ）工程の後、前記Ａｇペーストを硬化させることにより、前記ダイパッド部と前記半導体チップの裏面とを前記Ａｇペーストを介して接着する工程と、（ｅ）前記（ｄ）工程の後、前記半導体チップの第１パッドと前記第１リードとを金属リボンにより電気的に接続する工程と、を有し、前記Ａｇペーストは、Ａｇフィラーと、第１熱硬化性樹脂からなるベース樹脂と、第２熱硬化性樹脂からなるスペーサー樹脂とで構成され、前記（ｄ）工程は、前記スペーサー樹脂が前記半導体チップと前記ダイパッド部との間に挟まれるように行い、前記（ｅ）工程は、前記金属リボンに超音波振動エネルギーを印加することにより、前記金属リボンと前記半導体チップの前記第１パッドとを電気的に接続する工程を含み、前記スペーサー樹脂の粒径は、８μｍから２０μｍの範囲内にある。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
半導体チップとダイパッド部との間に介在している導電性接着剤の接合信頼性が向上する。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
【００１７】
（実施の形態１）
図１〜図５は、本実施の形態の半導体装置を示す図であり、図１は外観を示す平面図、図２は外観を示す側面図、図３は内部構造を示す平面図、図４は図３のＡ−Ａ線に沿った断面図、図５は図３のＢ−Ｂ線に沿った断面図である。
【００１８】
本実施の形態の半導体装置１Ａは、小型面実装パッケージの一種であるＳＯＰ８に適用したものである。エポキシ系の樹脂からなるモールド樹脂２の外部には、ＳＯＰ８の外部接続端子を構成する８本のリードＬのアウターリード部が露出している。図１に示すリードＬのうち、１番リードから３番リードまではソースリードＬｓ、４番リードはゲートリードＬｇ、５番リードから８番リードまではドレインリードＬｄである。
【００１９】
モールド樹脂２の内部には、例えば長辺×短辺＝３．９ｍｍ×２．２ｍｍの平面寸法を有するシリコンチップ３Ａが封止されている。このシリコンチップ３Ａの主面には、例えば携帯情報機器の電力制御スイッチや充放電保護回路スイッチなどに使用されるパワーＭＯＳＦＥＴが形成されている。このパワーＭＯＳＦＥＴの構成については後述する。
【００２０】
シリコンチップ３Ａは、４本のドレインリードＬｄ（５番リード〜８番リード）と一体に形成されたダイパッド部４Ｄの上に、その主面を上に向けた状態で搭載されている。シリコンチップ３Ａの裏面には、パワーＭＯＳＦＥＴのドレインに接続されたドレイン電極６が形成されており、このドレイン電極６の表面には、Ａｇナノ粒子コート膜（第２多孔質金属層）９Ａが形成されている。一方、ダイパッド部４Ｄおよび８本のリードＬ（１番リード〜８番リード）は、銅からなり、それらの表面全体もしくは一部には、Ａｇナノ粒子コート膜（第１多孔質金属層）９Ｂが形成されている。そして、２層のＡｇナノ粒子コート膜９Ａ、９Ｂの間には、Ａｇペースト５が形成されている。すなわち、シリコンチップ３Ａのドレイン電極６とダイパッド部４Ｄとは、２層のＡｇナノ粒子コート膜９Ａ、９Ｂとそれらの間に介在するＡｇペースト５によって互いに接合されている。
【００２１】
シリコンチップ３Ａの主面には、ソースパッド（ソース電極）７とゲートパッド８が形成されている。ソースパッド７とゲートパッド８は、シリコンチップ３Ａの最上層に形成されたＡｌ合金膜によって構成されている。ソースパッド７は、パワーＭＯＳＦＥＴのオン抵抗を低減するために、ゲートパッド８よりも広い面積で構成されている。同様の理由から、シリコンチップ３Ａの裏面は、その全面がパワーＭＯＳＦＥＴのドレイン電極６を構成している。
【００２２】
本実施の形態の半導体装置１Ａは、３本のソースリードＬｓ（１番リード〜３番リード）がモールド樹脂２の内部で連結されており、この連結された部分とソースパッド７とがＡｌリボン１０によって電気的に接続されている。Ａｌリボン１０の厚さは０．１ｍｍ程度であり、幅は１ｍｍ程度である。パワーＭＯＳＦＥＴのオン抵抗を低減するためには、Ａｌリボン１０の幅をソースパッド７の幅に近づけることによって、Ａｌリボン１０とソースパッド７の接触面積を大きくすることが望ましい。一方、１本のゲートリードＬｇ（４番リード）とゲートパッド８は、１本のＡｕワイヤ１１によって電気的に接続されている。
【００２３】
図６は、シリコンチップ３Ａとダイパッド部４Ｄとの接合部を拡大して示す断面図である。シリコンチップ３Ａの裏面にはドレイン電極６が形成されており、このドレイン電極６の表面にはＡｇナノ粒子コート膜９Ａが形成されている。同様に、ダイパッド部４Ｄの表面にはＡｇナノ粒子コート膜９Ｂが形成されている。ドレイン電極６は、例えばシリコンチップ３Ａに近い方から、Ｔｉ膜、Ｎｉ膜、Ａｕ膜を順に積層した金属膜によって構成されており、最表面のＡｕ膜は、例えば１００ｎｍ〜５μｍの膜厚で形成されている。また、Ａｇナノ粒子コート膜９Ａ、９Ｂのそれぞれの膜厚は、例えば１００ｎｍ〜１０μｍである。
【００２４】
一方、Ａｇナノ粒子コート膜９Ａ、９Ｂの間に介在するＡｇペースト５は、Ａｇフィラー５Ａをエポキシ樹脂５Ｂに混入した導電性樹脂で構成されており、その膜厚は例えば１０μｍ〜２０μｍである。また、Ａｇペースト５中のＡｇフィラー５Ａの含有量は６５ｗｔ％〜９８ｗｔ％である。Ａｇフィラー５Ａの含有量が６５ｗｔ％より少ないと、電気的な導通特性が不十分となり、９８ｗｔ％より多いと接着特性が低下する。
【００２５】
ここで、Ａｇペースト５中に含まれるＡｇフィラー５Ａの平均粒径は、例えば０．５μｍ〜５０μｍであるのに対し、Ａｇナノ粒子コート膜９Ａ、９Ｂを構成するＡｇ粒子の平均粒径は、例えば１ｎｍ〜５０ｎｍと、Ａｇフィラー５Ａに比べて遙かに微細であるという特徴がある。また、Ａｇナノ粒子コート膜９Ａ、９Ｂは、微細なＡｇ粒子同士が融合・凝集して粗大化した多孔質構造となっており、膜表面の凹凸も顕著で起伏に富んだ膜となっている。このため、Ａｇナノ粒子コート膜９Ａ、９Ｂのそれぞれの界面と接している領域のＡｇペースト５は、エポキシ樹脂５ＢがＡｇナノ粒子コート膜９Ａ、９Ｂの孔内に侵入した状態で硬化している。これにより、エポキシ樹脂５Ｂのアンカー効果によって、シリコンチップ３Ａのドレイン電極６とＡｇペースト５、およびダイパッド部４ＤとＡｇペースト５がそれぞれ強固に接合されることになるので、シリコンチップ３Ａとダイパッド部４Ｄとの界面剥離が抑制される。
【００２６】
また、本実施の形態のＳＯＰ８は、シリコンチップ３Ａが搭載されたダイパッド部４Ｄの上面だけでなく、ダイパッド部４Ｄの裏側、および８本のリードＬのそれぞれの表面全体にＡｇナノ粒子コート膜９Ｂが形成されている。このため、Ａｇナノ粒子コート膜９Ｂの界面と接している領域のモールド樹脂２は、Ａｇナノ粒子コート膜９Ｂの孔内に侵入した状態で硬化している。これにより、モールド樹脂２のアンカー効果によって、ダイパッド部４Ｄの裏面とモールド樹脂２、およびパッケージ内部のリードＬとモールド樹脂２がそれぞれ強固に接合されることになるので、ダイパッド部４Ｄの裏面とモールド樹脂２との界面剥離、およびリードＬとモールド樹脂２との界面剥離も抑制される。
【００２７】
次に、上記シリコンチップ３Ａに形成されたパワーＭＯＳＦＥＴについて簡単に説明する。図７は、パワーＭＯＳＦＥＴの一例であるｎチャネル型のトレンチゲート型パワーＭＯＳＦＥＴを示すシリコンチップ３Ａの要部断面図である。
【００２８】
ｎ＋型単結晶シリコン基板２０の主面には、ｎ−型単結晶シリコン層２１がエピタキシャル成長法によって形成されている。ｎ＋型単結晶シリコン基板２０およびｎ−型単結晶シリコン層２１は、パワーＭＯＳＦＥＴのドレインを構成している。
【００２９】
ｎ−型単結晶シリコン層２１の一部には、ｐ型ウエル２２が形成されている。また、ｎ−型単結晶シリコン層２１の表面の一部には、酸化シリコン膜２３が形成されており、他の一部には複数の溝２４が形成されている。ｎ−型単結晶シリコン層２１の表面のうち、酸化シリコン膜２３で覆われた領域は、素子分離領域を構成し、溝２４が形成された領域は、素子形成領域（アクティブ領域）を構成している。図示はしないが、溝２４の平面形状は、四角形、六角形、八角形などの多角形または一方向に延在するストライプである。
【００３０】
溝２４の底部および側壁には、パワーＭＯＳＦＥＴのゲート酸化膜を構成する酸化シリコン膜２５が形成されている。また、溝２４の内部には、パワーＭＯＳＦＥＴのゲート電極を構成する多結晶シリコン膜２６Ａが埋め込まれている。一方、酸化シリコン膜２３の上部には、上記ゲート電極を構成する多結晶シリコン膜２６Ａと同一工程で堆積した多結晶シリコン膜からなるゲート引き出し電極２６Ｂが形成されている。ゲート電極（多結晶シリコン膜２６Ａ）とゲート引き出し電極２６Ｂは、図示しない領域で電気的に接続されている。
【００３１】
素子形成領域のｎ−型単結晶シリコン層２１には、溝２４よりも浅いｐ−型半導体領域２７が形成されている。このｐ−型半導体領域２７は、パワーＭＯＳＦＥＴのチャネル層を構成している。ｐ−型半導体領域２７の上部には、ｐ−型半導体領域２７より不純物濃度の高いｐ型半導体領域２８が形成されており、さらにｐ型半導体領域２８の上部には、ｎ＋型半導体領域２９が形成されている。ｐ型半導体領域２８は、パワーＭＯＳＦＥＴのパンチスルーストッパー層を構成し、ｎ＋型半導体領域２９は、ソースを構成している。
【００３２】
上記パワーＭＯＳＦＥＴが形成された素子形成領域の上部、およびゲート引き出し電極２６Ｂが形成された素子分離領域の上部には、２層の酸化シリコン膜３０、３１が形成されている。素子形成領域には、酸化シリコン膜３１、３０、ｐ型半導体領域２８およびｎ＋型半導体領域２９を貫通してｐ−型半導体領域２７に達する接続孔３２が形成されている。また、素子分離領域には、酸化シリコン膜３１、３０を貫通してゲート引き出し電極２６Ｂに達する接続孔３３が形成されている。
【００３３】
接続孔３２、３３の内部を含む酸化シリコン膜３１の上部には、薄いＴｉＷ（チタンタングステン）膜と厚いＡｌ膜との積層膜からなるソースパッド７およびゲート配線３４が形成されている。素子形成領域に形成されたソースパッド７は、接続孔３２を通じてパワーＭＯＳＦＥＴのソース（ｎ＋型半導体領域２９）に電気的に接続されている。この接続孔３２の底部には、ソースパッド７とｐ−型半導体領域２７とをオーミック接触させるためのｐ＋型半導体領域３５が形成されている。また、素子分離領域に形成されたゲート配線３４は、接続孔３３の下部のゲート引き出し電極２６Ｂを介してパワーＭＯＳＦＥＴのゲート電極（多結晶シリコン膜２６Ａ）に接続されている。
【００３４】
ソースパッド７にはＡｌリボン１０の一端がウェッジボンディング法によって電気的に接続されている。ソースパッド７は、Ａｌリボン１０をボンディングする際にパワーＭＯＳＦＥＴが受ける衝撃を緩和するため、酸化シリコン膜３０、３１の上部における厚さを３μｍ以上とすることが望ましい。
【００３５】
図８は、シリコンチップ３Ａに形成されたソースパッド７、ゲートパッド８およびゲート配線３４を含む最上層の導電膜と下層のゲート電極（多結晶シリコン膜２６Ａ）とを示す平面図である。ゲート配線３４は、ゲートパッド８に電気的に接続されており、ソースパッド７は、Ａｌ配線３６に電気的に接続されている。また、シリコンチップ３Ａの外周部には、Ａｌ配線３７、３８が形成されている。ゲートパッド８およびＡｌ配線３６、３７、３８は、ソースパッド７およびゲート配線３４と同層の導電膜（ＴｉＷ膜とＡｌ膜との積層膜）で構成されている。実際のシリコンチップ３Ａは、ゲート配線３４およびＡｌ配線３６、３７、３８が図示しない表面保護膜によって覆われているので、シリコンチップ３Ａの表面には、上記した最上層の導電膜のうち、ソースパッド７とゲートパッド８のみが露出している。なお、図７に示す例では、ゲート電極（多結晶シリコン膜２６Ａ）が形成される溝２４の平面形状を四角形としたので、ゲート電極（多結晶シリコン膜２６Ａ）の平面形状も四角形となっている。
【００３６】
次に、上記のように構成されたＳＯＰ８（半導体装置１Ａ）の製造方法について説明する。図９は、ダイパッド部４ＤとリードＬを構成するリードフレームの製造フローを示している。リードフレームを製造するには、まず、図１０に示すようなリードフレーム用の銅条４０を用意する。図１０（ａ）は、コイル状に巻かれた銅条４０の全体図、図１０（ｂ）は、その一部を示す平面図である。銅条４０は、例えば厚さ１００μｍ〜１５０μｍ程度の銅板または銅合金板からなる。
【００３７】
次に、この銅条４０の全面に膜厚１００ｎｍ〜１０μｍ程度のＡｇナノ粒子コート膜９Ｂを形成する。具体的には、Ａｇナノ粒子を揮発性の有機溶媒や純水などに分散させた分散液を調製し、これを浸漬法やスプレー塗布法などを用いて銅条４０の全面に被着する。このとき、分散液中に有機樹脂などを添加して粘度を調整してもよい。
【００３８】
次に、上記銅条４０を２５０℃〜４００℃の大気中で加熱・焼成する。これにより、分散液中の溶媒や樹脂分が消失し、Ａｇナノ粒子同士の融合が始まると共に、銅条４０の表面との融合が始まる。この加熱・焼成工程では、積極的な加圧処理を行う訳ではないので、焼成処理温度の上昇や時間の経過につれてＡｇナノ粒子同士の融合が進んでも、Ａｇナノ粒子コート膜９Ｂが緻密化することはない。このため、焼成後のＡｇナノ粒子コート膜９Ｂは、表面や内部に多数の微細な孔が形成されたポーラスな膜となる。また、銅条４０と接している界面は、部分的に金属接合した状態となる。
【００３９】
次に、銅条４０を水素雰囲気中で還元処理することによって、上記加熱・焼成工程で生成した銅条４０表面の酸化層を除去し、続いて銅条４０をプレス成形することによって、図１１に示すようなリードフレームＬＦを形成する。このように、銅条４０の表面に直接Ａｇナノ粒子コート膜９Ｂを形成する方法によれば、通常のリードフレームの製造工程で行われている銅条４０表面のメッキ処理工程を省略できる利点もある。
【００４０】
一方、上記リードフレームＬＦの製造と並行して、図１２に示す製造フローに従い、シリコンチップ３Ａの裏面にＡｇナノ粒子コート膜９Ａを形成する。具体的には、まず、図１３（ａ）に示すような、裏面にドレイン電極６を形成したシリコンウエハ１２を用意する。このシリコンウエハ１２の主面には、ウエハプロセスに従い、図７に示したパワーＭＯＳＦＥＴを形成し、裏面には、Ｔｉ膜、Ｎｉ膜、Ａｕ膜を順に蒸着してドレイン電極６を形成する。
【００４１】
次に、図１３（ｂ）に示すように、スピンコート法などを用いてシリコンウエハ１２の裏面全体に膜厚１００ｎｍ〜１０μｍ程度のＡｇナノ粒子コート膜９Ａを形成する。Ａｇナノ粒子コート膜９Ａの原料は、前述したＡｇナノ粒子コート膜９Ｂの原料（分散液）と同じものを使用すればよい。
【００４２】
次に、上記シリコンウエハ１２を２５０℃〜４００℃の大気中で加熱・焼成する。これにより、分散液中の溶媒や樹脂分が消失し、Ａｇナノ粒子同士の融合が始まると共に、ドレイン電極６の表面との融合が始まる。この加熱・焼成工程では、積極的な加圧処理を行う訳ではないので、焼成処理温度の上昇や時間の経過につれてＡｇナノ粒子同士の融合が進んでも、Ａｇナノ粒子コート膜９Ａが緻密化することはない。このため、焼成後のＡｇナノ粒子コート膜９Ａは、表面や内部に多数の微細な孔が形成されたポーラスな膜となる。また、ドレイン電極６と接している界面は、部分的に金属接合した状態となる。
【００４３】
次に、シリコンウエハ１２を薬液や純水で洗浄することによって、上記加熱・焼成工程で生成した酸化層などの異物を除去し、続いて図１３（ｃ）に示すように、ダイヤモンドブレードなどを用いてシリコンウエハ１２をダイシングすることにより、ドレイン電極６の表面にＡｇナノ粒子コート膜９Ａが形成されたシリコンチップ３Ａを取得する。
【００４４】
図１４は、前記図９および図１２に示した製造フローを含むＳＯＰ８（半導体装置１Ａ）の全体製造フローを示す図である。
【００４５】
前述した方法で製造されたリードフレームＬＦのダイパッド部４Ｄにシリコンチップ３Ａを搭載するには、まず、図１５に示すように、ディスペンサ４１のシリンジ４２にＡｇペースト５を充填し、図１６に示すように、リードフレームＬＦのダイパッド部４Ｄ上にＡｇペースト５を供給する。次に、図１７に示すように、主面を上に向けたシリコンチップ３Ａをダイパッド部４Ｄ上に押しつける。このとき、Ａｇペースト５中に含まれる未硬化の液状エポキシ樹脂の一部がＡｇナノ粒子コート膜９Ａ、９Ｂの微細な孔内に浸入する。
【００４６】
次に、リードフレームＬＦを２００℃程度で加熱してＡｇペースト５を硬化させる。この硬化処理を行うと、Ａｇペースト５中のエポキシ樹脂は、その一部がＡｇナノ粒子コート膜９Ａ、９Ｂの微細な孔内に入り込んだ状態で硬化する。そのため、Ａｇナノ粒子コート膜９Ａ、９ＢとＡｇペースト５との界面に機械的なアンカー効果が作用し、シリコンチップ３Ａとダイパッド部４ＤとがＡｇナノ粒子コート膜９Ａ、９ＢおよびＡｇペースト５を介して強固に密着する。また、Ａｇナノ粒子コート膜９Ａとドレイン電極６との界面、およびＡｇナノ粒子コート膜９Ｂとダイパッド部４Ｄとの界面にはそれぞれ金属結合が形成されるので、これらの界面の接着強度が増すと共に電気抵抗が低減される。
【００４７】
次に、シリコンチップ３Ａのソースパッド７とソースリードＬｓとに、超音波を利用したウェッジボンディング法によってＡｌリボン１０をボンディングする。
【００４８】
図１８は、Ａｌリボン１０のボンディングに用いるウェッジツールの先端部近傍を示す側面図である。図に示すように、ウェッジツール４４の一方の側面にはリボンガイド４５が取り付けられており、このリボンガイド４５の中を通ったＡｌリボン１０がウェッジツール４４の先端部に送り出されるようになっている。また、ウェッジツール４４のもう一方の側面には、ウェッジツール４４の先端部に送り出されたＡｌリボン１０を切断するカッター４６が上下動可能に取り付けられている。
【００４９】
上記ウェッジツール４４を使用してシリコンチップ３ＡとソースリードＬｓにＡｌリボン１０をボンディングするには、まず、図１９に示すように、リボンガイド４５から送り出されたＡｌリボン１０の先端部をシリコンチップ３Ａのソースパッド７上に位置決めした後、ウェッジツール４４の底面をＡｌリボン１０に圧接して超音波振動を印加する。これにより、ウェッジツール４４の底面と接している領域のＡｌリボン１０がソースパッド７の表面に接合される。
【００５０】
次に、図２０に示すように、ウェッジツール４４を移動させた後、その底面をもう一度Ａｌリボン１０に圧接して超音波振動を印加する。これにより、ウェッジツール４４の底面と接している領域のＡｌリボン１０がソースパッド７の表面に接合される。このように、ソースパッド７の２箇所でＡｌリボン１０をウェッジボンディングすることにより、Ａｌリボン１０とソースパッド７の接続面積を確保することができる。
【００５１】
次に、図２１に示すように、ウェッジツール４４をさらに移動させ、その底面の中心をソースリードＬｓの中心に位置決めした後、ソースリードＬｓ上のＡｌリボン１０にウェッジツール４４の底面を圧接して超音波振動を印加する。これにより、ウェッジツール４４の底面と接している領域のＡｌリボン１０がソースリードＬｓの表面に接合される。
【００５２】
次に、図２２に示すように、ソースリードＬｓの端部上にカッター４６を位置決めして下降させる。これにより、ソースリードＬｓに接合されていない領域のＡｌリボン１０が切断され、ソースパッド７とソースリードＬｓにＡｌリボン１０が接続される。
【００５３】
以上のようにしてシリコンチップ３ＡとソースリードＬｓにＡｌリボン１０をボンディングした後、図２３に示すように、シリコンチップ３Ａのゲートパッド８とゲートリーＬｇとに、熱と超音波を利用したボールボンディング法によってＡｕワイヤ１１をボンディングする。
【００５４】
次に、モールド金型を用いてシリコンチップ３Ａ（およびダイパッド部４Ｄ、Ａｌリボン１０、Ａｕワイヤ１１、リードＬのインナーリード部）をモールド樹脂２で封止する（図２４）。このモールド工程では、モールド樹脂２を構成するエポキシ樹脂の一部がリードＬの表面に形成されたＡｇナノ粒子コート膜９Ｂの微細な孔内に入り込んだ状態で硬化する。そのため、Ａｇナノ粒子コート膜９Ｂとモールド樹脂２との界面に機械的なアンカー効果が作用し、リードＬとモールド樹脂２とがＡｇナノ粒子コート膜９Ｂを介して強固に密着する。
【００５５】
その後、モールド樹脂２の外部に露出したリードＬの不要部分を切断・除去した後、リードＬをガルウィング状に成形し、最後に、製品の良・不良を判別する選別工程を経てＳＯＰ８（半導体装置１Ａ）が完成する。
【００５６】
このように、本実施の形態によれば、シリコンチップ３Ａの裏面にＡｇナノ粒子コート膜９Ａを形成し、ダイパッド部４ＤおよびリードＬの表面にＡｇナノ粒子コート膜９Ｂを形成することによって、シリコンチップ３Ａとダイパッド部４Ｄとの密着力を強化することができる。
【００５７】
なお、本実施の形態では、リードフレームＬＦ（ダイパッド部４ＤおよびリードＬ）の表面にＡｇナノ粒子コート膜９Ｂを形成し、シリコンチップ３Ａの裏面のドレイン電極６にＡｇナノ粒子コート膜９Ａを形成したが、製造工程を簡略化するために、ドレイン電極６の表面にＡｇナノ粒子コート膜９Ａを形成する工程を省略してもよい。この場合は、シリコンチップ３Ａとダイパッド部４Ｄとの密着力が若干低下するが、Ａｇペースト５のみでシリコンチップ３Ａとダイパッド部４Ｄとを接合する従来技術よりも強固な密着力が得られる。また、リードＬとモールド樹脂２とは、Ａｇナノ粒子コート膜９Ｂを介して強固に密着するので、従来技術よりも強固な密着力が得られる。
【００５８】
また、リードフレームＬＦの材料として銅を用いたが、例えばＦｅ−Ｎｉ合金を用いてもよい。この場合も、Ｆｅ−Ｎｉ合金の表面に前述した方法で直接Ａｇナノ粒子コート膜９Ｂを形成することにより、同様の効果を得ることができる。
【００５９】
（実施の形態２）
図２５は、本実施の形態の半導体装置の内部構造を示す平面図、図２６は、図２５のＣ−Ｃ線に沿った断面図である。
【００６０】
本実施の形態の半導体装置１Ｂは、前記実施の形態１と同じくＳＯＰ８に適用したものであるが、前記実施の形態１のＳＯＰ８との相違点は、Ａｇペースト５を使用せずにシリコンチップ３Ａとダイパッド部４Ｄとを直接接合していることである。また、リードＬとソースパッド７とは、Ａｌリボン１０ではなく、複数本のＡｕワイヤ１１によって電気的に接続されている。
【００６１】
すなわち、シリコンチップ３Ａは、ドレインリードＬｄと一体に形成されたダイパッド部４Ｄの上に、その主面を上に向けた状態で搭載されている。シリコンチップ３Ｂの裏面には、パワーＭＯＳＦＥＴのドレインに接続されたドレイン電極６が形成されており、このドレイン電極６の表面には、Ａｇナノ粒子コート膜９Ａが形成されている。一方、ダイパッド部４Ｄおよび８本のリードＬは、銅または銅合金からなり、それらの表面には、Ａｇナノ粒子コート膜９Ｂが形成されている。そして、シリコンチップ３Ａの裏面（ドレイン電極６）とダイパッド部４Ｄとは、２層のＡｇナノ粒子コート膜９Ａ、９Ｂによって互いに接合されている。
【００６２】
シリコンチップ３Ａの主面には、ソースパッド（ソース電極）７とゲートパッド８が形成されている。ソースパッド７とゲートパッド８は、シリコンチップ３Ａの最上層に形成されたＡｌ合金膜によって構成されている。ソースパッド７は、パワーＭＯＳＦＥＴのオン抵抗を低減するために、ゲートパッド８よりも広い面積で構成されている。同様の理由から、シリコンチップ３Ａの裏面は、その全面がパワーＭＯＳＦＥＴのドレイン電極６を構成している。
【００６３】
本実施の形態の半導体装置１Ｂは、３本のソースリードＬｓ（１番リード〜３番リード）がモールド樹脂２の内部で連結されており、この連結された部分とソースパッド７とが複数本のＡｕワイヤ１１によって電気的に接続されている。一方、１本のゲートリードＬｇとゲートパッド８は、１本のＡｕワイヤ１１によって電気的に接続されている。
【００６４】
次に、上記のように構成されたＳＯＰ８（半導体装置１Ｂ）の製造方法を、図２７の製造フロー図に従って説明する。
【００６５】
まず、前記実施の形態１と同様の方法でリードフレームＬＦの表面にＡｇナノ粒子コート膜９Ｂを形成し、シリコンチップ３Ａの裏面（ドレイン電極６）にＡｇナノ粒子コート膜９Ｂを形成する。ここまでの工程は、前記実施の形態１で説明した工程と同じである。
【００６６】
次に、図２８に示すように、加熱機構（図示せず）を備えたダイボンディングステージ４８上にリードフレームＬＦを載せて２５０〜３５０℃で加熱する。そして、主面を上に向けたシリコンチップ３Ａをボンディングコレット４９で吸着・保持してダイパッド部４Ｄ上に載せた後、ボンディングコレット４９でシリコンチップ３Ａをダイパッド部４Ｄに押しつける。
【００６７】
このように、ダイパッド部４Ｄ上にシリコンチップ３Ａを熱圧着することにより、表面や内部に多数の微細な孔が形成されたポーラスなＡｇナノ粒子コート膜９Ａ、９Ｂ同士が互いの内部に侵入し、両者の界面に機械的なアンカー効果が生じるので、シリコンチップ３Ａとダイパッド部４ＤとがＡｇナノ粒子コート膜９Ａ、９Ｂを介して強固に密着する。また、Ａｇナノ粒子コート膜９Ａとドレイン電極６との界面、およびＡｇナノ粒子コート膜９Ｂとダイパッド部４Ｄとの界面にはそれぞれ金属結合が形成されるので、これらの界面の接着強度が増すと共に電気抵抗が低減される。
【００６８】
次に、シリコンチップ３Ａのソースパッド７とソースリードＬｓとの間、およびゲートパッド８とゲートリードＬｇとの間に、熱と超音波を利用したボールボンディング法によってＡｕワイヤ１１をボンディングする。ソースパッド７とソースリードＬｓとをＡｌリボン１０に代えてＡｕワイヤ１１で接続する理由は、シリコンチップ３Ａの裏面（ドレイン電極６）とダイパッド部４Ｄとの接合面に与えるダメージを低減するためである。すなわち、Ａｌリボン１０のボンディング時にソースパッド７の表面に印加される超音波振動エネルギーは、Ａｕワイヤ１１のボンディング時にソースパッド７の表面に印加される超音波振動エネルギーよりも遙かに大きい。また、Ａｇペースト５を使用しない本実施の形態では、シリコンチップ３Ａの裏面（ドレイン電極６）とダイパッド部４Ｄとが薄いＡｇナノ粒子コート膜９Ａ、９Ｂを介して密着している。そのため、ソースパッド７とソースリードＬｓとをＡｌリボン１０で接続すると、Ａｇナノ粒子コート膜９Ａ、９Ｂの接合面に大きなダメージが加わり、両者の密着力が低下するからである。
【００６９】
次に、モールド金型を用いてシリコンチップ３Ａ（およびダイパッド部４Ｄ、Ａｕワイヤ１１、リードＬのインナーリード部）をモールド樹脂２で封止する。このモールド工程では、モールド樹脂２を構成するエポキシ樹脂の一部がリードＬの表面に形成されたＡｇナノ粒子コート膜９Ｂの微細な孔内に入り込んだ状態で硬化する。そのため、Ａｇナノ粒子コート膜９Ｂとモールド樹脂２との界面に機械的なアンカー効果が作用し、リードＬとモールド樹脂２とがＡｇナノ粒子コート膜９Ｂを介して強固に密着する。
【００７０】
その後、モールド樹脂２の外部に露出したリードＬの不要部分を切断・除去した後、リードＬをガルウィング状に成形し、最後に、製品の良・不良を判別する選別工程を経て半導体装置１Ｂが完成する。
【００７１】
このように、本実施の形態の製造方法によれば、ダイパッド部４Ｄの上にＡｇペースト５を供給する工程が不要となるので、製造工程を簡略化することができる。
【００７２】
また、本実施の形態では、リードフレームＬＦ（ダイパッド部４ＤおよびリードＬ）の表面にＡｇナノ粒子コート膜９Ｂを形成し、シリコンチップ３Ａの裏面のドレイン電極６にＡｇナノ粒子コート膜９Ａを形成したが、製造工程をさらに簡略化するために、ドレイン電極６の表面にＡｇナノ粒子コート膜９Ａを形成する工程、またはリードフレームＬＦの表面にＡｇナノ粒子コート膜９Ｂを形成する工程のいずれか一方を省略してもよい。
【００７３】
（実施の形態３）
図２９は、本実施の形態の半導体装置の断面図である。本実施の形態の半導体装置１Ｃは、裏面にドレイン電極を有しないシリコンチップ３Ｃをダイパッド部４Ｄの上に搭載したものであり、その特徴は、半田材料やＡｇペースト５を使用せずにシリコンチップ３Ｃとダイパッド部４Ｄとを直接接合していることである。また、前記実施の形態１の半導体装置１Ａとの相違点は、シリコンチップ３Ｃのサイズが前記実施の形態１のシリコンチップ３Ａよりも大きいことである。すなわち、前記実施の形態１のシリコンチップ３Ａは、長辺の寸法が４ｍｍ未満であったが、本実施の形態のシリコンチップ３Ｃは、長辺の寸法が４ｍｍを超えている。従って、チップサイズが大きくなった分、前記実施の形態１の半導体装置１Ａに比べてパワーＭＯＳＦＥＴの容量が大きくなっている。
【００７４】
従来、裏面にドレイン電極を有しないシリコンチップを使用するパワー半導体装置は、Ａｕメッキされたリードフレームのダイパッド部上にＡｕ−Ｓｉ共晶合金層を形成することによって、シリコンチップをダイパッド部上に搭載している。しかし、Ａｕ−Ｓｉ共晶合金の共晶点は３６３℃であり、量産性を考慮した場合、４１０℃〜４７０℃程度のボンディング温度が必要となるので、パワー素子に与える熱的ダメージが大きい。また、Ａｕ−Ｓｉ共晶合金層は、ハードソルダーとも呼ばれるように、硬度が非常に高いので、シリコンチップとダイパッド部との熱膨張係数差を考慮した場合、サイズが大きいシリコンチップのボンディングには適用が困難とされている。
【００７５】
そこで、本実施の形態では、前記実施の形態２と同様、Ａｇナノ粒子コート膜９Ａ、９Ｂを使用してシリコンチップ３Ｃをダイパッド部４Ｄの上に搭載する。具体的には、シリコンチップ３Ｃの裏面に前述した方法でＡｇナノ粒子コート膜９Ａを形成し、リードフレームＬＦの全面にも前述した方法でＡｇナノ粒子コート膜９Ｂを形成する。そして、前記図２８に示したように、ダイボンディングステージ４８上にリードフレームＬＦを載せて２５０〜３５０℃で加熱した後、主面を上に向けたシリコンチップ３Ｃをボンディングコレット４９で吸着・保持してダイパッド部４Ｄ上に載せ、ボンディングコレット４９でシリコンチップ３Ｃを下方に押しつける。このときの荷重は例えば５０ｇ〜８０ｇ、時間は５ｍｓｅｃ〜２０ｍｓｅｃである。また、リードフレームＬＦを加熱する際は、その表面の酸化を防ぐために、例えば窒素などの不活性ガス雰囲気中で加熱することが望ましい。
【００７６】
このように、本実施の形態の製造方法によれば、Ａｕ−Ｓｉ共晶合金層の共晶点（３６３℃）よりも低い温度でシリコンチップ３Ｃをダイボンディングすることができるので、シリコンチップ３Ｃに形成されたパワーＭＯＳＦＥＴに与える熱的ダメージを低減することができる。しかも、Ａｇナノ粒子コート膜９Ａ、９ＢはＡｕ−Ｓｉ共晶合金層に比べて低弾性であることから、サイズが大きいシリコンチップ３Ｃのダイボンディングに適用した場合でも、シリコンチップ３Ｃとダイパッド部４Ｄとの接合信頼性を確保することができる。
【００７７】
なお、本実施の形態においても、製造工程をさらに簡略化するために、シリコンチップ３Ｃの裏面にＡｇナノ粒子コート膜９Ａを形成する工程、またはリードフレームＬＦの表面にＡｇナノ粒子コート膜９Ｂを形成する工程のいずれか一方を省略してもよい。
【００７８】
（実施の形態４）
図３０〜図３２は、本実施の形態の半導体装置を示す図であり、図３０は表面側の外観を示す平面図、図３１は裏面側の外観を示す平面図、図３２は内部構造を示す平面図である。
【００７９】
本実施の形態の半導体装置１Ｄは、小型面実装パッケージの一種であるＨＷＳＯＮ８に適用したものである。エポキシ系の樹脂からなるモールド樹脂２の底面には、ＨＷＳＯＮ８の外部接続端子を構成する８本のリードＬのアウターリード部が露出している。図３０に示すリードＬのうち、１番リードから３番リードまではソースリードＬｓ、４番リードはゲートリードＬｇ、５番リードから８番リードまではドレインリードＬｄである。
【００８０】
モールド樹脂２の内部には、前記実施の形態１と同じパワーＭＯＳＦＥＴが形成されたシリコンチップ３Ａが封止されている。シリコンチップ３Ａは、４本のドレインリードＬｄ（５番リード〜８番リード）と一体に形成されたダイパッド部４Ｄの上に、その主面を上に向けた状態で搭載されている。ダイパッド部４Ｄの裏面は、８本のリードＬのアウターリード部と同じく、モールド樹脂２の底面から露出している。ダイパッド部４Ｄおよび８本のリードＬ（１番リード〜８番リード）は、銅またはＦｅ−Ｎｉ合金からなり、それらの表面には、Ｎｉ膜とＡｕ膜とを積層した２層構造のメッキ層（図示せず）が形成されている。
【００８１】
前記実施の形態１と同じく、シリコンチップ３Ａの主面には、ソースパッド（ソース電極）７とゲートパッド８が形成されている。そして、３本のソースリードＬｓ（１番リード〜３番リード）がモールド樹脂２の内部で連結されており、この連結された部分とソースパッド７とがＡｌリボン１０によって電気的に接続されている。また、１本のゲートリードＬｇ（４番リード）とゲートパッド８は、１本のＡｕワイヤ１１によって電気的に接続されている。
【００８２】
シリコンチップ３Ａのドレイン電極６とダイパッド部４Ｄとは、それらの間に介在するＡｇペースト１４によって互いに接合されている。このＡｇペースト１４の構成については、以下で説明する。
【００８３】
ところで、上記シリコンチップ３Ａのように、ソースリードＬｓとソースパッド７とをＡｌリボン１０で接続する場合は、Ａｌリボン１０のボンディング時にソースパッド７の表面に大きな超音波振動エネルギーが印加される。この超音波振動エネルギーは、Ａｕワイヤ１１のボンディング時に印加される超音波振動エネルギーよりも遙かに大きい（５Ｗ〜１０Ｗ程度）ため、ドレイン電極６とダイパッド部４Ｄとの間に介在するＡｇペーストにダメージを与える。その結果、シリコンチップ３Ａとダイパッド部４Ｄとの接合強度が低下し、場合によっては、Ａｇペーストにクラックが生じてシリコンチップ３Ａがダイパッド部４Ｄから剥離することがある。
【００８４】
そこで、本発明者は、Ａｇペーストの物性について検討した結果、Ａｌリボンのボンディング時に印加される大きな超音波振動エネルギーにも耐えられるＡｇペーストを実現するためには、Ａｇペーストに含まれる樹脂の弾性率を低下させることと、導電性樹脂の剪断強度を最適化することが重要なファクターになることを見出した。
【００８５】
一般に、シリコンチップのダイボンディングに使用されるＡｇペーストは、Ａｇフィラーを熱硬化性エポキシ樹脂に混入した導電性樹脂で構成されている。そこで、Ａｇペーストに使用される熱硬化性樹脂を、熱硬化性樹脂と低弾性率の熱可塑性樹脂との混合樹脂に替えたところ、Ａｌリボンのボンディング時に印加される超音波振動エネルギーによっても劣化し難いＡｇペーストを実現することができた。
【００８６】
ところが、熱可塑性樹脂は、熱硬化性樹脂に比べて耐熱性が低いことから、熱可塑性樹脂を含むＡｇペーストに高熱が加わると、樹脂のバルク強度が低下する結果、Ａｇペーストにクラックが発生し、電気伝導度や信頼性の低下を引き起こす。特に、本実施の形態の半導体装置１Ｄ（ＨＷＳＯＮ８）のように、広い面積のダイパッド部４Ｄがモールド樹脂２の底面から露出しているパッケージの場合は、パッケージを配線基板に実装する際の半田リフロー工程でダイパッド部４Ｄに２６０℃前後の高熱が加わるため、熱可塑性樹脂を含むＡｇペーストを使用した場合には、樹脂のバルク強度が低下し易い。
【００８７】
本実施の形態で使用するＡｇペースト１４は、上記のような課題を解決するために開発されたものであり、その特徴は、Ａｇフィラーをベース樹脂となる熱硬化性樹脂（例えば熱硬化性エポキシ樹脂）に混入した通常のＡｇペーストに、８μｍ〜２０μｍ、より好ましくは８μｍ〜１０μｍの粒径を有する第２の熱硬化性樹脂からなるスペーサー樹脂を配合したことにある。スペーサー樹脂の粒径が８μｍ未満では、Ａｌリボンボンディング時の超音波振動エネルギーに耐えられるＡｇペースト厚を確保することが困難である。他方、スペーサー樹脂の粒径が２０μｍを超えるとＡｇペーストの膜厚が大きくなり過ぎ、Ａｇペースト中にボイドが発生して接着強度が低下する。また、スペーサー樹脂の弾性率は、４ＧＰａ以下とすることが望ましい。
【００８８】
図３３は、スペーサー樹脂を配合したＡｇペースト１４の製造フロー図である。Ａｇペースト１４を製造するには、まず、通常のＡｇペーストに使用されるＡｇフィラーと熱硬化性樹脂（例えば熱硬化性エポキシ樹脂）とに溶剤を加えて粘度を調整した後、ロールで混練する。次に、この混練物を真空脱泡して内部の気泡を除去した後、例えば１０μｍ程度の粒径を有する第２の熱硬化性樹脂（例えば熱硬化性エポキシ樹脂）からなるスペーサー樹脂を配合し、さらに混練する。スペーサー樹脂を混練する際は、その潰れや破壊を防ぐために、ロールによる混練は避け、例えばミキサーを使って混練する。これにより、１０μｍ程度の粒径を有するスペーサー樹脂が配合されたＡｇペースト１４が完成する。        
【００８９】
図３４は、このＡｇペースト１４を使った半導体装置１Ｄ（ＨＷＳＯＮ８）の製造フロー図である。Ａｇペースト１４をダイパッド部４Ｄの上に供給する方法は、前記図１５、図１６に示した方法と同じであり、通常のＡｇペーストを供給する方法と変わりない。また、その他の製造工程も従来の製造工程をそのまま適用することができる。
【００９０】
上記スペーサー樹脂が配合されたＡｇペースト１４の効果を図３５を用いて説明する。図の比較例のように、ベース樹脂となる樹脂と溶剤とを含む液状樹脂にＡｇフィラーが充填されたＡｇペーストを硬化させると、液状樹脂が収縮すると共に溶剤が揮発するために、Ａｇペーストの膜厚は硬化前に比べて薄くなる。Ａｇペーストの膜厚が薄くなると、Ａｌリボンのボンディング時の超音波振動エネルギーによるＡｇペーストの変形量が大きくなり、最大応力が大きくなる。ここで、最大応力とは、シリコンチップ３Ａ、ダイパッド部４Ｄおよびそれらの間に介在するＡｇペースト１４の各部に加わる応力のうち、最大の応力を意味し、通常は、シリコンチップ３Ａの端部とＡｇペースト１４との接合部に加わる応力が最大となる。
【００９１】
これに対し、前記のように構成されたスペーサー樹脂１５が配合されている本発明のＡｇペースト１４の場合は、ベース樹脂となる樹脂と溶剤とを含む液状樹脂を硬化させた時にベース樹脂が収縮しても、あらかじめ硬化させたスペーサー樹脂１５は収縮しないので、Ａｇペースト１４の膜厚がスペーサー樹脂１５の粒径以下に薄くなることはない。これにより、Ａｌリボンのボンディング時にＡｇペースト１４に加わる最大応力が小さくなるので、Ａｌリボンのボンディング時に印加される超音波振動に対する耐性が向上する。また、本実施の形態のＡｇペースト１４は、熱可塑性樹脂を含まないので、半田リフロー工程でダイパッド部４Ｄに高熱（約２６０℃）が加わっても、樹脂のバルク強度が低下し難いという特徴がある。
【００９２】
図３６は、Ａｇペーストの厚さとＡｇペースト破断超音波出力の関係を示したグラフである。図中の□（四角）印は、Ａｇペーストの厚さが５μｍ、１０μｍ、１５μｍの時のＡｇペースト破断超音波出力を示している。ここで、Ａｇペースト破断超音波出力とは、金属リボンのボンディング時にＡｇペーストが破断する超音波出力を意味する。また、金属リボンボンディング安定領域とは、金属リボンのボンディング時にＡｇペーストに印加される超音波振動エネルギー（５Ｗ〜１０Ｗ程度）によってＡｇペーストが破断しない領域を示している。
【００９３】
このグラフから、Ａｇペースト厚が５μｍ時のＡｇペースト破断超音波出力は、金属リボンボンディング安定領域外であり、Ａｇペーストを破断させることなく金属リボンボンディングを実施することができないことが判る。一方、Ａｇペースト厚１０μｍ、１５μｍ時のＡｇペースト破断超音波出力は、金属リボンボンディング安定領域内であり、Ａｇペーストを破断させることなく金属リボンボンディングが可能であることが判る。この結果から、Ａｇペーストにスペーサー樹脂１５を添加することにより、Ａｇペースト破断超音波出力が金属リボンボンディング安定領域内にあるようなＡｇペースト厚を確保することが可能となる。
【００９４】
図３７は、Ａｇペースト厚さと、金属リボンボンディング時にＡｇペーストに加わる最大応力との関係を示したグラフである。図中の数値（５μｍ、１０μｍ、２０μｍ）は、それぞれＡｇペーストの厚さを示している。また、ここでのチップサイズは、Ａｇペーストに加わる応力方向に対して平行な方向のチップ辺長さを意味している。このグラフから、チップサイズに依らず、Ａｇペースト厚さが１０〜２０μｍの時に最大応力を低減できることが判る。
【００９５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９６】
前記実施の形態では、ＳＯＰ８やＨＷＳＯＮ８に適用した半導体装置について説明したが、各種のパワー半導体用パッケージに適用することができる。また、シリコンチップに形成されるパワー素子は、パワーＭＯＳＦＥＴに限定されるものではなく、例えば絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:ＩＧＢＴ）などであってもよい。
【００９７】
本発明において、スペーサー樹脂としては、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ポリエステル樹脂等が使用可能である。また、これらの樹脂の弾性率は、０．５〜４ＧＰａが望ましい。
【産業上の利用可能性】
【００９８】
本発明は、携帯情報機器の電力制御スイッチや充放電保護回路スイッチなどに使用されるパワー半導体装置に利用することができる。
【図面の簡単な説明】
【００９９】
【図１】本発明の実施の形態１である半導体装置の外観を示す平面図である。
【図２】本発明の実施の形態１である半導体装置の外観を示す側面図である。
【図３】本発明の実施の形態１である半導体装置の内部構造を示す平面図である。
【図４】図３のＡ−Ａ線に沿った断面図である。
【図５】図３のＢ−Ｂ線に沿った断面図である。
【図６】シリコンチップとダイパッド部との接合部を拡大して示す断面図である。
【図７】シリコンチップに形成されたパワーＭＯＳＦＥＴを示す要部断面図である。
【図８】シリコンチップに形成されたソースパッド、ゲートパッドおよびゲート配線を含む最上層の導電膜と下層のゲート電極とを示す平面図である。
【図９】実施の形態１で用いるリードフレームの製造工程を示すフロー図である。
【図１０】（ａ）は、実施の形態１で用いるリードフレームをの原料となる銅条を示す側面図、（ｂ）は、この銅条の部分平面図である。
【図１１】リードフレームの完成状態を示す平面図である。
【図１２】実施の形態１で用いるシリコンチップの製造工程を示すフロー図である。
【図１３】（ａ）、（ｂ）、（ｃ）は、半導体ウエハの裏面にＡｇナノ粒子コート膜を形成する方法を工程順に示す説明図である。
【図１４】実施の形態１による半導体装置の製造工程を示すフロー図である。
【図１５】実施の形態１による半導体装置の製造工程で用いるディスペンサの側面図である。
【図１６】実施の形態１による半導体装置の製造方法を示すリードフレームの要部平面図である。
【図１７】実施の形態１による半導体装置の製造方法を示すリードフレームの要部平面図である。
【図１８】実施の形態１による半導体装置の製造工程で用いるウェッジツールの要部側面図である。
【図１９】実施の形態１によるＡｌリボンのボンディング工程を示す要部断面図である。
【図２０】実施の形態１によるＡｌリボンのボンディング工程を示す要部断面図である。
【図２１】実施の形態１によるＡｌリボンのボンディング工程を示す要部断面図である。
【図２２】実施の形態１によるＡｌリボンのボンディング工程を示す要部断面図である。
【図２３】実施の形態１による半導体装置の製造方法を示すリードフレームの要部平面図である。
【図２４】実施の形態１による半導体装置の製造方法を示すリードフレームの要部平面図である。
【図２５】本発明の実施の形態２である半導体装置の内部構造を示す平面図である。
【図２６】図２５のＣ−Ｃ線に沿った断面図である。
【図２７】実施の形態２による半導体装置の製造工程を示すフロー図である。
【図２８】実施の形態２による半導体チップのボンディング方法を示す概略断面図である。
【図２９】本発明の実施の形態３である半導体装置を示す断面図である。
【図３０】本発明の実施の形態４である半導体装置の表面側外観を示す平面図である。
【図３１】本発明の実施の形態４である半導体装置の裏面側外観を示す平面図である。
【図３２】本発明の実施の形態４である半導体装置の内部構造を示す平面図である。
【図３３】実施の形態４で用いるＡｇペーストの製造工程を示すフロー図である。
【図３４】実施の形態４による半導体装置の製造工程を示すフロー図である。
【図３５】実施の形態４で用いるＡｇペーストの効果を説明する図である。
【図３６】Ａｇペーストの厚さとＡｇペースト破断超音波出力の関係を示したグラフである。
【図３７】Ａｇペースト厚さと金属リボンボンディング時にＡｇペーストに加わる最大応力との関係を示したグラフである。
【符号の説明】
【０１００】
１Ａ、１Ｂ、１Ｃ  半導体装置（ＳＯＰ８）
１Ｄ  半導体装置（ＨＷＳＯＮ８）
２  モールド樹脂
３Ａ、３Ｂ、３Ｃ  シリコンチップ
４Ｄ  ダイパッド部
５  Ａｇペースト
５Ａ  Ａｇフィラー
５Ｂ  エポキシ樹脂
６  ドレイン電極
７  ソースパッド（ソース電極）
８  ゲートパッド
９Ａ、９Ｂ  Ａｇナノ粒子コート膜（多孔質金属層）
１０  Ａｌリボン
１１  Ａｕワイヤ
１２  シリコンウエハ
１４  Ａｇペースト
１５  スペーサー樹脂
２０  ｎ＋型単結晶シリコン基板
２１  ｎ−型単結晶シリコン層
２２  ｐ型ウエル
２３  酸化シリコン膜
２４  溝
２５  酸化シリコン膜（ゲート酸化膜）
２６Ａ  多結晶シリコン膜（ゲート電極）
２６Ｂ  ゲート引き出し電極
２７  ｐ−型半導体領域
２８  ｐ型半導体領域
２９  ｎ＋型半導体領域（ソース）
３０、３１  酸化シリコン膜
３２、３３  接続孔
３４  ゲート配線
３５  ｐ＋型半導体領域
３６、３７、３８  Ａｌ配線
４０  銅条
４１  ディスペンサ
４２  シリンジ
４４  ウェッジツール
４５  リボンガイド
４６  カッター
４８  ダイボンディングステージ
４９  ボンディングコレット
Ｌ  リード
Ｌｄ  ドレインリード
ＬＦ  リードフレーム
Ｌｇ  ゲートリード
Ｌｓ  ソースリード
【図１】
0005535469.tif 000002
【図２】
0005535469.tif 000003
【図３】
0005535469.tif 000004
【図４】
0005535469.tif 000005
【図５】
0005535469.tif 000006
【図６】
0005535469.tif 000007
【図７】
0005535469.tif 000008
【図９】
0005535469.tif 000009
【図１０】
0005535469.tif 000010
【図１１】
0005535469.tif 000011
【図１２】
0005535469.tif 000012
【図１３】
0005535469.tif 000013
【図１４】
0005535469.tif 000014
【図１５】
0005535469.tif 000015
【図１６】
0005535469.tif 000016
【図１７】
0005535469.tif 000017
【図１８】
0005535469.tif 000018
【図１９】
0005535469.tif 000019
【図２０】
0005535469.tif 000020
【図２１】
0005535469.tif 000021
【図２２】
0005535469.tif 000022
【図２３】
0005535469.tif 000023
【図２４】
0005535469.tif 000024
【図２５】
0005535469.tif 000025
【図２６】
0005535469.tif 000026
【図２７】
0005535469.tif 000027
【図２８】
0005535469.tif 000028
【図２９】
0005535469.tif 000029
【図３０】
0005535469.tif 000030
【図３１】
0005535469.tif 000031
【図３２】
0005535469.tif 000032
【図３３】
0005535469.tif 000033
【図３４】
0005535469.tif 000034
【図３５】
0005535469.tif 000035
【図３６】
0005535469.tif 000036
【図３７】
0005535469.tif 000037
【図８】
0005535469.tif 000038