(57)【特許請求の範囲】
【請求項１】
単結晶半導体基板および支持基板を用意し、
加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さに脆化領域を形成し、
前記支持基板または前記単結晶半導体基板の少なくとも一方に接合層を形成し、
前記接合層を介して前記支持基板と前記単結晶半導体基板を貼り合わせることで、前記支持基板に前記単結晶半導体基板を固定し、
加熱によって前記脆化領域に亀裂を生じさせ、前記単結晶半導体基板を分離することにより、前記単結晶半導体基板から分離された単結晶半導体層を前記支持基板上に設けるとともに、前記単結晶半導体層が設けられていない欠損領域が形成され、
前記単結晶半導体層上及び前記欠損領域に非単結晶半導体層を形成して、前記欠損領域を前記非単結晶半導体層で充填し、
前記欠陥領域付近の前記非単結晶半導体層のみにレーザを照射することで、前記欠損領域に充填された前記非単結晶半導体層を結晶化し、前記欠損領域を結晶質半導体層で充填し、
前記単結晶半導体層と前記結晶質半導体層とが同一上面を有するように平坦化を行いつつ、結晶化されなかった前記非単結晶半導体層を除去し、
前記結晶質半導体層または前記単結晶半導体層を用いた半導体素子を形成することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記半導体素子は、トランジスタであり、
前記レーザの走査方向と、前記トランジスタのチャネル方向とが平行であることを特徴とする半導体装置の作成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び半導体装置の作製方法に関する。特に、支持基板上に形成された単結晶半導体層の欠損部を修復する方法と、これにより得られる半導体装置に関する。
【背景技術】
【０００２】
耐熱性ガラスなどの絶縁性基板に単結晶シリコン層を設けた半導体基板すなわちＳＯＩ基板に関する技術が開示されている（特許文献１を参照）。この半導体基板は、歪み点が７５０℃以上の結晶化ガラスの全面を絶縁性シリコン膜で保護し、水素イオン注入剥離法により得られる単結晶シリコン層を該絶縁性シリコン膜上に固着する作製方法による。
【０００３】
単結晶半導体層を支持基板上に形成する場合、支持基板と、ウエハ上の単結晶半導体層の表面同士を密着させ、熱処理し単結晶半導体層を転写する工程を有する。この転写時、いずれかの表面に異物が付着していると、異物の周辺は単結晶半導体層がガラス基板上に形成されず、半導体層欠損領域になる。また、表面に凹凸が形成されていても同様である。
【０００４】
前記異物が起因となり半導体層欠損領域が形成される場合、異物の直径に比べて、半導体層欠損領域は大きいものとなる。例えば異物の直径が１μｍの場合、直径１０００μｍ程度の半導体層欠損領域が形成される。この欠損領域に形成されたデバイスは不良になる。
【０００５】
また、ＳＯＩ基板の欠損部分を修復する技術も開示されている（特許文献２を参照）。ここでは単結晶半導体層全面に、非結晶シリコン膜を成膜し、前面を熱処理もしくはレーザ処理にて結晶化した後、研磨処理により平坦化し、欠損箇所の修復をしている。
【０００６】
さらにＣＷ（連続発振）レーザや発振周波数（繰り返し周波数）が１０ＭＨｚ以上のパルスレーザ（以下、擬似連続発振レーザと記す）を線状のビームスポットに加工して半導体膜に対して相対的に走査させながら照射することにより、エキシマレーザを用いて結晶化された半導体膜と比較して結晶の粒径が非常に大きい半導体膜を製造する技術が開示されている（特許文献３を参照）。トランジスタのチャネル領域（チャネル形成領域）には、オン状態のとき、ソース領域からドレイン領域の方向、あるいはドレイン領域からソース領域の方向（本明細書では何れの方向をも区別せずチャネル方向と記す）、へ電流が流れる。この半導体膜が有する大粒径結晶をＴＦＴのチャネル領域に使用すると、チャネル方向には結晶粒界がほとんど存在しなくなるため、キャリア（電子又は正孔）に対するエネルギー障壁が低くなる。この結果、移動度が数百ｃｍ２／ＶｓのＴＦＴの作製が可能になる。
【特許文献１】特開平１１−１６３３６３号公報
【特許文献２】特開平８―２５０４２１号公報
【特許文献３】特開２００３−３３２２３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来技術で単結晶半導体層欠損領域に非単結晶半導体層を形成し、レーザ照射処理で該非単結晶半導体層を結晶化させ、修復する場合、レーザ照射により該領域内の半導体層に結晶粒界が形成され、形成されるトランジスタの移動度が低下する。また結晶粒界密度が不均一に生じれば、特性のばらつきが生じる。該領域内の半導体層に形成されるトランジスタに、チャネル方向と垂直に結晶粒界があれば、このような移動度の低下や、特性のばらつきが生じる。例えばＥＬを代表とする表示装置において、画素部や駆動回路部に配置されるＴＦＴに電気特性のバラツキがあれば、各画素電極に印加する電圧や電流のバラツキが生じ、これが表示むらとなって観察者の目に映ることになる。
【０００８】
従来技術にて上記のように単結晶半導体層の欠損箇所を修復する際、レーザ処理を用いる場合は、全面を結晶化処理するため、作業時間が増大してしまい、生産性が低下する。
【０００９】
本発明の課題の一は、上記半導体層欠損領域の修復の際に作業時間の増大を回避し、より効率的に修復を行うことができる、貼り合わせ法により単結晶半導体層を設けた半導体装置の製造方法を提供することである。
【００１０】
本発明の課題の一は、上記半導体層欠損領域の修復の際に、移動度の低下や、特性のばらつきを低減する、半導体装置の製造方法を提供することである。
【００１１】
本発明の課題の一は、上記半導体層欠損領域が修復され、移動度の低下や、特性のばらつきを抑えた半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の半導体装置の製造方法は、支持基板に単結晶半導体層を形成し、前記単結晶半導体層の欠損領域を光学的手段により検出し、前記単結晶半導体層上及び前記欠損領域に非単結晶半導体層を形成し、前記検出情報と、回路設計情報と、に基づいて前記欠損領域の非単結晶半導体層を選択的に結晶化して結晶質半導体層を形成し、前記結晶質半導体層、あるいは前記単結晶半導体層、を含む半導体素子を形成する処理を有することを特徴とする。前記光学的手段により検出するためには、好ましくは欠損検知装置を用いる。
【００１３】
本発明において支持基板に単結晶半導体層を形成する方法は、単結晶半導体基板および支持基板を用意し、加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、前記支持基板または前記単結晶半導体基板の少なくとも一方に接合層を形成し、前記接合層を介して前記支持基板と前記単結晶半導体基板を密着させ、前記接合層の表面と、前記接合層表面と密接している面とを接合させることで、前記支持基板に前記単結晶半導体基板を固定し、前記単結晶半導体基板の加熱によって前記脆化領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成することを特徴とする。この方法では、前記支持基板と前記単結晶半導体基板を密着させる際の両基板間の異物が起因となり半導体層欠損領域が形成される。
【００１４】
本発明の半導体装置は、支持基板上に、単結晶半導体層で形成されたチャネル形成領域を有する第１のトランジスタと、結晶質半導体層で形成されたチャネル形成領域を有する第２のトランジスタと、を有し、前記結晶質半導体層は、一方向に長く隣接間で配向の揃った複数の結晶粒を有することを特徴とする。また、前記第２のトランジスタのチャネル部は、チャネル方向に長い結晶粒が形成され、その結果チャネル方向に結晶粒界が殆ど存在しないことを特徴とする。
【００１５】
前記結晶質半導体層はレーザ光の照射により形成されたものであり、本発明おけるレーザ光を発生させる発振器は、連続発光の固体レーザである。より詳しくは、前記発振器は、連続発光のＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザから選ばれた１種、又は連続発光のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザから選ばれた１種である。
【００１６】
連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体を用いて、トランジスタを作成することができる。さらに移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。また、さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。但し、回路設計上全てのトランジスタのチャネル領域において上記レーザ処理をすることが困難な状況は、回路上電気特性のバラツキを低減したいトランジスタに適用する。
【００１７】
このような処理を行うため、本発明の製造方法において用いるレーザ照射装置は、データ処理部を有することが好ましい。該データ処理部は、欠損検知装置から輝度及び位置情報を含む、各シリコン層欠損領域の位置情報を受け、予め入力された回路設計情報と照合する。その結果、各シリコン層欠損領域内のトランジスタの有無及びチャネル方向を決定し、各シリコン層欠損領域へのレーザ照射を行う必要の有無、及び各シリコン層欠損領域に成されるべきレーザ照射時の走査の方向、を決定することができる。さらにデータ処理部はレーザ光が照射される位置などをコントロールする。
【００１８】
またレーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバＩＣの短辺の同じ幅の１〜３ｍｍ程度とすることが好適である。被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が２以上（好ましくは１０〜１００００）のものを指す。このように、レーザ光のビームスポットの幅をドライバＩＣの短辺とほぼ同じ長さ、もしくは短辺よりも長くすることで、生産性を向上させた半導体装置及びその作製方法を提供することができる。
【発明の効果】
【００１９】
本発明によれば、半導体層に、半導体層欠損領域に限定的にレーザを照射することで、ＳＯＩ基板の半導体層の欠陥修復効率に作用し、作製される半導体基板から得られる半導体装置の生産性を向上させることができる。
【００２０】
または、本発明によれば、半導体層欠損領域に形成される素子の半導体層の結晶粒はチャネル方向に長くなり、該半導体層欠損領域に形成される素子の移動度に作用し、半導体装置の特性を損なうことなく修復することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
【００２２】
（実施の形態１）
本実施の形態を図１（Ａ）〜図１（Ｆ）、図２、図３、図４（Ａ）〜図４（Ｂ）を用いて説明する。尚、ここでは半導体基板として単結晶シリコン基板（ウエハ）を用い、支持基板としてガラス基板を用いる。
【００２３】
まず、単結晶半導体基板５０を用意する。単結晶半導体基板５０としては、単結晶シリコンからなる基板、単結晶ガリウムヒ素基板等を用いることができる。また、必要に応じて、単結晶半導体基板５０の代わりに、シリコン、ゲルマニウムガリウムヒ素等の多結晶からなる半導体基板、若しくは、シリコン、ゲルマニウムガリウムヒ素等が形成された基板を用いることも可能である。なお、多結晶半導体基板を用いた場合は、分離後の半導体層は、劈開多結晶半導体層となる。本実施の形態では、単結晶半導体基板５０として、厚さ０．７ｍｍのシリコンウエハを用意する。
【００２４】
次に、単結晶半導体基板５０の表面を洗浄して清浄した後に、単結晶半導体基板５０の表面上に保護膜を形成する。保護膜は、必ずしも形成する必要はないが、次に行う脆化層５１を形成するためのイオン照射工程で単結晶半導体基板５０が金属などの不純物に汚染されることを防止し、また、照射されるイオンの衝撃による表面の損傷を防止することができるため、保護膜を形成するのが好ましい。
【００２５】
保護膜は、ＣＶＤ法等により、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などの絶縁材料を堆積した単層膜または多層膜とすることができる。または、単結晶半導体基板５０の表面を熱酸化することによっても形成することができる。なお、本明細書において、なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜２５原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２６】
次に、保護膜を介して、電界で加速されたイオンでなるイオンビームを単結晶半導体基板５０に照射して、単結晶半導体基板５０の表面から所定の深さの領域に、脆化層５１を形成する。
【００２７】
脆化層５１を形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって制御することができる。イオンの平均進入深さとほぼ同じ深さ領域に、脆化層５１が形成される。また、脆化層５１を形成される領域の深さで、単結晶半導体基板５０から分離される薄膜の単結晶半導体層の厚さが決定される。単結晶半導体基板５０から分離される単結晶半導体層の厚さは５ｎｍ以上５００ｎｍ以下であり、好ましい厚さの範囲は１０ｎｍ以上２００ｎｍ以下である。脆化層５１を形成される領域の深さを考慮して、イオンの加速電圧を調節する。このイオン照射工程のソースガスには、水素ガスを用いることができる。
【００２８】
脆化層５１を形成した後、エッチングにより保護膜を除去する。次に、単結晶半導体基板５０の保護膜が形成されていた面上に、接合層５２を形成する。接合層５２は、平滑で親水性の接合面を単結晶半導体基板５０上に形成するため層である。このような接合層５２には、化学的な反応により形成される絶縁膜が好ましく、特に酸化シリコン膜が好ましい。接合層に用いられる酸化シリコン膜の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎｍ以上５０ｎｍ以下である。なお、保護膜を除去せず、保護膜上に接合層５２を形成することもできる。
【００２９】
接合層５２として、酸化シリコン膜を化学気相成長法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）で形成する場合には、シリコンソースガスとして有機シランガスを用いることが好ましい。酸素ソースガスには酸素ガスを用いることができる。有機シランガスには、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、又はトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などを用いることができる。
【００３０】
接合層５２となる酸化シリコン膜は、熱ＣＶＤ法で、加熱温度が５００℃以下２００℃以上で形成されるＬＴＯ（低温酸化物、ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｏｘｉｄｅ）で形成することができる。この場合、シリコンソースガスにシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスに酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ）などを用いることができる。
【００３１】
以上の工程で、単結晶半導体基板５０が、図１（Ａ）のような構造にて形成される。
【００３２】
次いで絶縁表面を有する支持基板１２５と、単結晶半導体基板５０とを接合層５２を介して貼り合わせる。支持基板１２５としては、液晶表示装置など電子工業用に使用されている透光性のガラス基板を用いることができる。ガラス基板には、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であって、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用いることが、耐熱性、価格などの点から好ましい。また、ガラス基板は無アルカリガラス基板が好ましい。無アルカリガラス基板の材料には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。また、支持基板１２５には、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板、シリコンやガリウムヒ素など半導体でなる半導体基板などを用いることができる。
【００３３】
また、洗浄した支持基板１２５の上面に１０ｎｍ以上４００ｎｍ以下の厚さの、単層構造または２層以上の多層構造からなる絶縁層５３を形成して、この絶縁層５３と接合層５２とを貼り合わせてもよい。支持基板１２５としてアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、このような不純物が支持基板１２５から、ＳＯＩ基板の半導体層に拡散することを防止できるような膜を少なくとも１層以上設けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などがある。このような膜を含ませることで、絶縁層５３をバリア層として機能させることができる。
【００３４】
例えば、絶縁層５３を単層構造のバリア層として形成する場合、厚さ１０ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜で形成することができる。
【００３５】
以上の工程で、支持基板１２５が、図１（Ｂ）のような構造にて形成される。
【００３６】
そして、前記単結晶半導体基板５０と支持基板１２５のそれぞれ表面を向かい合わせに貼り合わせ、４００〜６００℃にて熱処理を行うと、支持基板１２５表面に、単結晶半導体基板５０から脆化層５１にて分離した単結晶シリコン層５４を有する層が、水素ドープ加速度による狙いの膜厚で形成される。しかしながら前記単結晶半導体基板５０と支持基板１２５と、のいずれかの表面に異物がある場合や、凹凸が有る場合には、シリコン層欠損領域５５が形成されてしまう（図１（Ｃ））。
【００３７】
ここで欠陥検査器を例とする光学検査器を用い、支持基板１２５より、各シリコン層欠損領域の位置情報を取得する。すなわちＣＣＤカメラから捉えた画像の各位置における輝度を捉える。前記画像において、予め形成されたマーカ部は除けば、単結晶シリコン層の輝度と異なる領域はシリコン層欠損領域として、後のデータ処理部で認識される。
【００３８】
そして、この上層にシリコン膜５７を成膜する（図１（Ｄ））。このときは、支持基板１２５上に形成される単結晶半導体層と組成の合致する半導体層を形成する。例えばシランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、などを用いることができる。ＣＶＤ法を用いた場合カバレッジが良いため、成膜された半導体膜は半導体層欠損領域を良好に充填することになり好ましい。但しＣＶＤ成膜にてシリコン膜を成膜したとき、膜中の水素濃度が高いときは、後のレーザ処理にて前記シリコン膜が消失する可能性があるため、成膜後熱処理を行い、水素を放出する必要がある。本実施の形態では、単結晶半導体層としてシリコンを用いていることから、ＣＶＤ法にてシリコン膜を成膜する例を示す。
【００３９】
そして、前記シリコン層欠損領域を充填するように成膜されたシリコン膜を、選択的にレーザで結晶化し結晶質半導体層とする（図１（Ｅ））。欠陥箇所の直径は数ｍｍであるが、少なくとも前記欠陥箇所より広い範囲、好ましくは１ｍｍ以上広い範囲にてレーザ照射箇所を設定し、周囲の正常に形成された単結晶シリコン層も含むようにする。これにより、欠陥箇所のシリコン膜は周囲の単結晶シリコン層を下地として結晶成長する。このときシリコン膜の溶融時間が長くなるよう、処理基板を加熱窒素もしくはマイクロ波を照射する手段等にて、加熱した状態でレーザ照射するとよい。このようにシリコン膜を溶融させ単結晶シリコン層を下地として結晶成長させるためにはシリコン膜を支持基板１２５であるガラス基板の耐熱温度より高い温度に加熱させる必要があり、ランプアニール等を用いた熱処理では困難である。
【００４０】
各シリコン層欠損領域の位置情報を基に、選択的にシリコン膜５７をレーザにて結晶化し結晶質半導体層を形成する方法は、従来の欠損検知装置と、レーザ直描装置の技術を一部用いることが出来る。以下レーザを照射するための装置を、レーザ直描装置とも記す。この欠損検知装置１０１とレーザ直描装置１０２の模式図を図２に示す。図２にはレーザ直描装置１０２が、ステージ１２６上の基板１２５にレーザを照射するための、データ処理部１１０、レーザ光源１１１、シャッター１１２、ミラードライバー１１３、可動ミラー１１４、レンズ１１５が少なくとも設けられていることを示している。また必要に応じたミラー１３０を有している。
【００４１】
図２に示された欠損検知装置１０１は、レーザ直描装置１０２とは別途設けられ、ＣＣＤ１１６と画像解析部１１７を有し、図３（Ａ）に示されるような支持基板１２５上のシリコン層欠損領域５５−１〜５５―ｎの複数の位置情報１２０をデータ処理部１１０に出力する。すなわち欠損検知装置１０１はシリコン層欠損領域５５−１〜５５―ｎの位置情報を光学的手段にて得ることができる。
【００４２】
図３（Ａ）は、アクティブマトリクス型の表示装置に用いられる素子において、駆動回路１５１、駆動回路１５２、画素部１５３、内にシリコン層欠損領域が形成されている様子を示す。ここではシリコン層欠損領域５５−１は駆動回路１５１の形成される領域内、シリコン層欠損領域５５−２は画素部１５３の形成される領域内に存在している。シリコン層欠損領域５５−１内では、図３（Ｄ）に示されるように、トランジスタ１７０のチャネル方向が一の方向に配置される。またシリコン層欠損領域５５−２内では、図３（Ｅ）に示されるように、トランジスタ１７１のチャネル方向が第一の方向１６２とおよそ９０度回転した（略直交した）第二の方向１６５方向に配置される。尚、シリコン層欠損領域５５−４内には半導体素子は形成されない。
【００４３】
レーザ光源１１１は、支持基板１２５であるガラス基板に成膜されたシリコン膜５７を結晶化するに十分な、一定の出力を有する。レーザ光の光源１１１としては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。また、レーザ媒体が固体である固体レーザを用いると、メンテナンスフリーの状態を長く保てるという利点や、出力が比較的に安定している利点を有している。
【００４４】
データ処理部１１０は、前記欠損検知装置１０１から輝度及び位置情報を含む、シリコン層欠損領域５５−１〜５５―ｎの位置情報１２０を受ける。また該データ処理部１１０は回路設計情報１２１が入力され、各シリコン層欠損領域内のトランジスタの有無及びチャネル方向を決定し、各シリコン層欠損領域へのシリコン膜５７にレーザ照射を行う必要の有無、及び各シリコン層欠損領域に成されるべきレーザ照射時の走査の方向、を決定する。データ処理部１１０は上記処理に必要な情報を格納する記憶部（ＲＡＭ、ＲＯＭ等）や、ＣＰＵ等を含むマイクロプロセッサを有し、レーザ光が光制御手段（図２においてはシャッター１１２並びに可動ミラー１１４）を通過して照射される被照射基板の表面の位置などをコントロールする。
【００４５】
該データ処理部１１０が欠損領域の非結晶状態のシリコン膜５７を結晶化し結晶質半導体層を形成するためのレーザ照射時の走査の方向を判定する詳細は以下の通りである。すなわち欠損領域位置情報１２０から、欠損領域を判定するための画像輝度の閾値を算出し、該閾値に基づいて欠損領域の位置座標を出力する。次いで回路設計情報１２１を参照し、該領域に配置されるトランジスタのチャネル方向より、レーザ照射時の走査の方向を決める。
【００４６】
図３（Ｂ）、図３（Ｃ）は、それぞれシリコン層欠損領域５５−１にてレーザ照射すべき領域及びレーザ照射スポット１６１の走査方向、シリコン層欠損領域５５−２にてレーザ照射すべき領域及びレーザ照射スポット１６４の走査方向、について説明している。チャネル方向が、図３（Ｂ）に示されるような基板に対して第一の方向の走査方向１６２と、図３（Ｃ）に示されるような該第一の方向に対し垂直な角度の走査方向１６５と、にて基板上に配置される場合、レーザ照射は、基板を第一の方向１６２にて固定しレーザ照射の走査を行い、その後基板を第二の方向１６５にレーザ照射の走査を行う。この処理はシリコン層欠損領域５５−１〜５５―ｎ内のトランジスタにおいて適宜行われる。尚、図３（Ｂ）、図３（Ｃ）それぞれにおいて、領域１６３、領域１６６の拡大図はそれぞれ図３（Ｄ）、図３（Ｅ）に対応している。図３（Ｄ）、図３（Ｅ）は、それぞれ半導体層１７０、半導体層１７１が配置され、レーザ照射の走査方向とチャネル方向が一致していることを示している。尚ここでは設計上第一の方向と第二の方向とが成す角は９０度であるが、回路設計すなわちトランジスタの配置方法によりこの角度を適宜変更しても本発明の目的は達成される。
【００４７】
回路設計情報１２１は、電気特性バラツキを減らしたいトランジスタの優先順位の情報を含む。そのため前記欠損領域内にチャネル方向の異なるトランジスタが存在している場合、前記優先順位に従いレーザ照射時の走査の方向を決定する。すなわち図３（Ａ）のシリコン層欠損領域５５−１〜５５―ｎを、第一の方向１６２あるいは第二の方向１６５にて照射すべきであることを決定する。但し、シリコン層欠損領域５５−４内には半導体素子は形成されないため、レーザ照射を行う必要が無いと決定することができる。特定のシリコン層欠損領域に対してレーザ照射を省略することで、処理時間を短縮することができる。
【００４８】
レーザ照射時の走査の方向が、図２に示される装置に対して固定されている場合、支持基板１２５をステージごと動かし、支持基板１２５に対するレーザ照射時の走査の方向を変える。データ処理部１１０は、このようなレーザ直描装置１０２の構造を考慮し、シリコン層欠損領域５５−１〜５５―ｎにレーザ照射を成すためのステージ移動を最小化する方法を計算し、より効率的な処理を行う。
【００４９】
また、図に示すように、レーザ光源１１１から射出されるレーザ光の光路上には、上記データ処理部１１０から信号を受け制御可能される可動ミラー１１４が設けられている。可動ミラー１１４は光（電磁波）をＸＹ軸方向に走査して所望の箇所にレーザ光を照射することができる。この場合、ポリゴンミラーやガルバノミラーを用いることが好ましい。また同様に制御可能なシャッター１１２を設け、レーザ光の光源１１１の射出タイミングをデータ処理部１１０にて制御できるようにする。
【００５０】
また、支持基板１２５を固定したステージ１２６を移動させ、レーザ光の光源１１１の射出タイミングと、ステージ１２６の移動を同期させる方法にて、選択的にレーザを照射してもよい。このとき光制御手段をなす、シャッター１１２でレーザ光源１１１のオンオフ制御を行い、ステージ１２６を移動させながら、選択的にレーザビームを照射する。このレーザ照射を行う際には、基板上の所望の位置にマーカを形成し、そのマーカを基準点としてステージ１２６上の基板は、位置駆動制御部１２７にて位置決めがされる。
【００５１】
レーザ照射を行う際には、基板上の所望の位置にマーカを形成し、そのマーカを基準点としてステージ１２６上の基板は、位置駆動制御部１２７にて位置決めがされる。なお、位置決めには、ＣＣＤカメラ１３１で取り込んだ画像を画像処理することによって認識する方法を用いる。一般的に、上記に示したような、マーカを用いた精密位置決め方法は、半導体素子作製において、レーザ処理の工程以外にも、例えば、フォトリソグラフィー法の露光工程やレーザ半導体素子の形成、切断および開口等に用いるレーザ直描工程に使用されている。但し本結晶化の時点では素子は形成されていないことから、数百μｍ程度の位置決め誤差は許容される。尚、前記マーカは接合層５２や、絶縁層５３に形成すればよい。レーザ直描装置１０２には、このようにレーザを照射する処理を、ＣＣＤカメラ１３１を通してモニタ１３２で確認できる手段を設けることが好ましい。
【００５２】
その位置決めには、ＣＣＤカメラ１３１で取り込んだ画像を画像処理することによって認識する方法を用いるのが好ましい。一般的に、上記に示したような、マーカを用いた精密位置決め方法は、半導体素子作製において、レーザ処理の工程以外にも、例えば、フォトリソグラフィー法の露光工程やレーザ半導体素子の形成、切断および開口等に用いるレーザ直描工程に使用されている。但し本結晶化の時点では素子は形成されていないことから、数百μｍ程度の位置決め誤差は許容される。なお、前記マーカはシリコン層の下層の絶縁膜に形成すればよい。
【００５３】
このように各シリコン層欠損領域の非単結晶シリコン膜５７を結晶化する際にレーザ直描装置１０２を採用する場合には、前記のようにレーザを照射する処理を、ＣＣＤカメラ１３１を通してモニタ１３２で確認できる手段を設けることが好ましい。
【００５４】
この様に基板上の各シリコン層欠損領域のシリコン層を結晶化させた後、ＣＭＰやＤＲＹエッチング、あるいはその組み合わせにより単結晶シリコン層を平坦化、かつ薄膜化し、所望の膜厚とする。
【００５５】
ここではチャネル部を５０ｎｍの膜厚とする（図１（Ｆ））。前記薄膜化にて、シリコン欠損領域以外にＣＶＤで形成された非晶質なシリコン層は全て消失するため、上記のようにシリコン層欠損領域ではない部分をレーザにて結晶化する必要はない。
【００５６】
また、さらに単結晶シリコン層を薄くしチャネル形成領域を含む半導体層が薄膜化する場合、Ｓ値を向上させる効果が見込まれるが、Ｉｏｎの低下とトレードオフになるため、最適な条件を用いる。
【００５７】
そしてシリコン層を島状に形成した後、ゲート絶縁膜を１０〜１００ｎｍの膜厚にて形成し、その上層にＴａやＷ等からなるゲートメタルを成膜、層間膜、配線を形成し、所望の素子を形成する。こうして形成された素子、特にトランジスタは、チャネル形成領域が単結晶半導体層、もしくは一方向に長く隣接間で配向性の揃った複数の結晶粒を有する結晶質半導体にて形成される。特に、電気特性においてバラツキを低減したいトランジスタのチャネル形成領域においては、チャネル方向に長い結晶粒が形成され、その結果チャネル方向に結晶粒界が殆ど存在しないように形成される。
【００５８】
尚、各シリコン層欠損領域の位置情報取得後、シリコン層欠損領域部分をヒドロ洗浄もしくは超音波洗浄を例とする洗浄処理により、異物を除去してもよい。異物が取れないようであれば、各シリコン層欠損領域の位置情報を参照し、該領域にレーザを照射し、異物を除去してもよい。このとき各シリコン層欠損領域の位置情報は異物が支持基板表面に付着した状態で取得する。
【００５９】
図４は、図１乃至図３を用いて説明した、本発明の製造方法の全工程をフロー的に示したものである。
【００６０】
図１にて示される処理は、単結晶シリコン層を支持基板に形成する工程１１、光学検査器で各シリコン層欠損領域の情報を取得する工程１２、シリコン膜を形成する工程１３、レーザで各シリコン層欠損領域のシリコンを結晶化する工程１４、シリコン層を平坦化する工程１５、を行うことで達成される。その後、所望の用途の半導体装置に応じ、薄膜トランジスタ層を形成する工程１６を行う。尚、単結晶シリコン層を支持基板に形成する工程１１の後に、前記したとおり異物を除去する工程を経ても良い。
【００６１】
図４で示した工程の順番は、適宜入れ替えても良い。例えば光学検査器で各シリコン層欠損領域の情報を取得する工程２１２は、単結晶シリコン層を支持基板に形成する工程２１１と、レーザで各シリコン層欠損領域のシリコンを結晶化する工程２１４との間であれば良い。各シリコン層欠損領域にシリコン膜を成膜した後でも、各シリコン層欠損領域と、正常に単結晶シリコン層が形成された領域とでは図１（Ｄ）で示されるように単結晶シリコン層分の膜厚が異なるため、光学検査器で各シリコン層欠損領域を認識することができる。
【００６２】
本発明は、面積の大きな基板ほど、また各シリコン層欠損領域が小さいほど、処理時間の短縮に有効である。例えば幅５００μｍ、走査速度３５０ｍｍ／ｓｅｃの処理速度の点状レーザを一台使用し、６００×７２０ｍｍ大の長方形の支持基板に対して全面にレーザ照射し結晶化を行うと、支持基板１枚あたり１ｈｒ〜１．５ｈｒｓの処理時間となる。一方、シリコン層欠損領域の合計面積は、本出願人の経験によれば通常１％以下であるため、このレーザ照射領域を限定し狭くすることにより、処理時間、あるいは基板に照射するレーザエネルギーを短縮することができる。
【００６３】
以上に説明された方法で、支持基板上の各シリコン層欠損領域の修復を、効率良く行うことが出来る。また、欠損領域に形成される素子は、チャネル領域においてチャネル方向に長い結晶粒が形成されるため、特性を大きく損なうことなく修復できる。
【００６４】
（実施の形態２）
本実施の形態では、実施の形態１で示される、トランジスタの配置によりレーザ照射方法を最適化する方法について、トランジスタの配置の平面図を用いて説明する。ここでは発光素子や液晶素子等の表示装置に用いる、トランジスタの結晶化状態を最適化して形成する結晶質半導体層を有するアクティブマトリクス基板の作製方法について説明する。
【００６５】
以下、図５（Ａ）に示すような信号線３０１、及び電流供給線３０２と、走査線３０３との交差部に設けられたスイッチング用ＴＦＴ３０４、駆動用のＴＦＴ（駆動用ＴＦＴ）３０５、駆動用ＴＦＴのゲート・ソース間に接続された容量素子３０６、駆動用ＴＦＴに接続された発光素子３０７を有する画素回路の例を示す。図５（Ｂ）及び図５（Ｃ）は、図５（Ａ）に対応する画素の上面図例であり、それぞれ矢印３１０、矢印３１１は、駆動用ＴＦＴ３０５において電流が流れる方向を示している。
図５（Ｂ）はスイッチング用ＴＦＴ３０４と駆動用ＴＦＴ３０５とのチャネル方向が一致し、該チャネル方向に対し９０度の向きに容量素子３０６が延在している配置を示す。一方、図５（Ｃ）はスイッチング用ＴＦＴ３０４のチャネル方向に対し、駆動用ＴＦＴ３０５のチャネル方向と容量素子３０６とが９０度の向きで配置されているものの、開口率が向上している配置を示す。
【００６６】
図５（Ｂ）、図５（Ｃ）いずれの場合も、駆動用ＴＦＴ３０５が有する半導体膜の結晶化状態がばらつくと、それに駆動される発光素子や液晶素子による表示がばらついてしまう。すなわち、駆動用ＴＦＴのバラツキが、表示ムラの一原因となる。そのため、粒界がチャネル方向には殆ど存在しなくなるように形成され、バラツキが低減される駆動用ＴＦＴを用いることが好ましい。
【００６７】
一方、容量素子には、凹凸等が生じ、リーク電流が発生しない半導体膜を用いることが好ましい。すなわち粒界方向は、駆動用ＴＦＴ３０５に比べれば注意する必要が小さい。
【００６８】
そこで、連続発光のレーザにて結晶化する場合、画素部のＴＦＴ、特に駆動用ＴＦＴに対しては粒界がチャネル方向には殆ど存在しなくなるようにレーザ結晶化を行い、容量素子にはレーザ結晶化を行わない、もしくは駆動用ＴＦＴと同じ方向にレーザ照射するとよい。図５（Ｂ）は、図５（Ｃ）いずれの場合も、矢印３１０、矢印３１１と平行方向にレーザ照射を走査することが望ましい。
【００６９】
以上のように、画素部において、特性バラツキを低減したいＴＦＴのチャネル方向に、レーザ照射を走査することにより、表示装置に最適なアクティブマトリクス基板を形成ことができる。
【００７０】
（実施の形態３）
図１乃至図５を用いて説明した半導体装置の作製方法では、欠損箇所をレーザ照射にて修復することで基板全体を加熱することを防ぐことができ、ガラス基板等の耐熱温度が７００℃以下の支持基板であって処理できる。従って、支持基板にガラス基板を用いることで、一辺が１メートルを超える大面積な半導体基板を製造することができる。このような大面積な半導体製造基板に複数の半導体素子を形成することで、液晶ディスプレイ、エレクトロルミネッセンスディスプレイを作製することができる。また、このような表示装置だけでなく、半導体基板を用いて、太陽電池、フォトＩＣ、半導体記憶装置など各種の半導体装置を製造することができる。
【００７１】
以下、図６と図７を参照して、半導体基板で半導体装置を作製する方法を説明する。ここでは、図１の方法で作製された半導体基板を用いる。もちろん、他の構成の半導体基板を用いることもできる。また半導体欠損領域が修復された部分は、他の単結晶半導体層と区別をつけない。
【００７２】
図６（Ａ）に示すように、支持基板３５１上には接合層３５２を介して単結晶半導体層３５３が設けられている。また支持基板３５１の表面は絶縁膜３５４が形成されている。まず、単結晶半導体層３５３上に、素子形成領域に合わせて窒化シリコン層３５５、酸化シリコン層３５６を形成する。酸化シリコン層３５６は、素子分離のために単結晶半導体層３５３をエッチングするときのハードマスクとして用いる。窒化シリコン層３５５は、単結晶半導体層３５３をエッチングするときのエッチングストッパとして用いられる。次いで、しきい値電圧を制御するために、単結晶半導体層３５３に、硼素、アルミニウム、ガリウムなどのｐ型不純物、又はヒ素、リンなどのｎ型不純物を添加する。例えば、ｐ型不純物として硼素を用いた場合、５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加すればよい。
【００７３】
次いで、図６（Ｂ）に示すように、酸化シリコン層３５６をマスクとして単結晶半導体層３５３及び接合層３５２をエッチングする。そして、エッチングにより露出した単結晶半導体層３５３及び接合層３５２の端面に対してプラズマ処理により窒化し、窒化物層３５７を形成する。この窒化処理により、少なくとも単結晶半導体層３５３の周辺端部には窒化シリコン層が形成される。窒化シリコンは絶縁性であり、耐酸化性がある。そのため、窒化シリコン層を形成することで、単結晶半導体層３５３の端面から電流が漏れることを防止でき、単結晶半導体層３５３と接合層３５２との間に、端面から酸化膜が成長してバーズビークが形成されるのを防止できる。
【００７４】
図６（Ｃ）は、素子分離絶縁層３５８を堆積する工程を説明するための断面図である。素子分離絶縁層３５８はＴＥＯＳと酸素を用いて酸化シリコン膜をＣＶＤ法で堆積することで形成する。図６（Ｃ）に示すように、単結晶半導体層３５３と単結晶半導体層３５３の隙間を埋めるように、素子分離絶縁層３５８は厚く堆積する。
【００７５】
図６（Ｄ）は窒化シリコン層３５５が露出するまで素子分離絶縁層３５８を除去する工程を示している。この除去工程は、ドライエッチングで行うことができる。このとき窒化シリコン層３５５はエッチングストッパとなる。素子分離絶縁層３５８は単結晶半導体層３５３の間に埋め込まれるように残存する。窒化シリコン層３５５はその後除去する。なお、この除去工程は化学的機械研磨によって行うこともできる。
【００７６】
次に、図６（Ｅ）に示すように、ゲート絶縁層３５９、２層構造のゲート電極３６０、サイドウオール絶縁層３６１、第１不純物領域３６２、第２不純物領域３６３、絶縁層３６４を形成する。第１不純物領域３６２、第２不純物領域３６３を単結晶半導体層３５３に形成することで、チャネル形成領域３６５が形成される。絶縁層３６４は窒化シリコンで形成し、ゲート電極３６０をエッチングするときのハードマスクとして用いる。
【００７７】
図７（Ａ）に示すように、層間絶縁層３６６を形成する。層間絶縁層３６６はＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜を形成してリフローにより平坦化させる。また、ＴＥＯＳを用いて酸化シリコン膜を形成し化学的機械研磨処理によって平坦化してもよい。平坦化処理においてゲート電極３６０上の絶縁層３６４はエッチングストッパとして機能する。層間絶縁層３６６にはコンタクトホール３６７を形成する。コンタクトホール３６７は、サイドウオール絶縁層３６１を利用してセルフアラインコンタクトの構成となる。
【００７８】
その後、図７（Ｂ）で示すように、六フッ化タングステンを用い、ＣＶＤ法でコンタクトプラグ３６９を形成する。さらに絶縁層３７０を形成し、コンタクトプラグ３６９に合わせて開口を形成して絶縁層３７１を設ける。絶縁層３７１はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する。
【００７９】
このように、支持基板３５１に接合された単結晶半導体層３５３を用いて電界効果トランジスタを作製することができる。本形態に係る単結晶半導体層３５３は、殆ど結晶方位が一定の単結晶半導体であり、単結晶半導体が欠損した領域でも半導体層の結晶粒方向とチャネル方向とが最適化されているため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
【００８０】
また半導体製造用基板に形成された電界効果トランジスタを用いて、様々な用途の半導体装置を作製することができる。以下、図面を用いて、半導体装置の具体的な態様を説明する。
【００８１】
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図８はマイクロプロセッサ４００の構成例を示すブロック図である。
【００８２】
マイクロプロセッサ４００は、演算回路４０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部４０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部４０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部４０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部４０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ４０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部４０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース４０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ４０９、及びメモリインターフェース４１０（ＲＯＭ  Ｉ／Ｆ）を有している。
【００８３】
バスインターフェース４０８を介してマイクロプロセッサ４００に入力された命令は、命令解析部４０３に入力され、デコードされた後、演算回路制御部４０２、割り込み制御部４０４、レジスタ制御部４０７、タイミング制御部４０５に入力される。演算回路制御部４０２、割り込み制御部４０４、レジスタ制御部４０７、タイミング制御部４０５は、デコードされた命令に基づき各種制御を行う。
【００８４】
具体的に演算回路制御部４０２は、演算回路４０１の動作を制御するための信号を生成する。また、割り込み制御部４０４は、マイクロプロセッサ４００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部４０７は、レジスタ４０６のアドレスを生成し、マイクロプロセッサ４００の状態に応じてレジスタ４０６の読み出しや書き込みを行う。タイミング制御部４０５は、演算回路４０１、演算回路制御部４０２、命令解析部４０３、割り込み制御部４０４、レジスタ制御部４０７の動作のタイミングを制御する信号を生成する。
【００８５】
例えばタイミング制御部４０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図８に示すマイクロプロセッサ４００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
【００８６】
このようなマイクロプロセッサ４００は、絶縁表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
【００８７】
次に、非接触でデータの送受信を行う機能、及び演算機能を備えた半導体装置の一例を説明する。図９は、このような半導体装置の構成例を示すブロック図である。図９に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
【００８８】
図９に示すように、ＲＦＣＰＵ４１１は、アナログ回路部４１２とデジタル回路部４１３を有している。アナログ回路部４１２として、共振容量を有する共振回路４１４、整流回路４１５、定電圧回路４１６、リセット回路４１７、発振回路４１８、復調回路４１９と、変調回路４２０を有している。デジタル回路部４１３は、ＲＦインターフェース４２１、制御レジスタ４２２、クロックコントローラ４２３、インターフェース４２４、中央処理ユニット４２５、ランダムアクセスメモリ４２６、読み出し専用メモリ４２７を有している。
【００８９】
ＲＦＣＰＵ４１１の動作の概要は以下の通りである。アンテナ４２８が受信した信号は共振回路４１４により誘導起電力を生じる。誘導起電力は、整流回路４１５を経て容量部４２９に充電される。この容量部４２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部４２９はＲＦＣＰＵ４１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ４１１を構成する絶縁表面を有する基板に取り付けることもできる。
【００９０】
リセット回路４１７は、デジタル回路部４１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路４１８は、定電圧回路４１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路４１９は、受信信号を復調する回路であり、変調回路４２０は、送信するデータを変調する回路である。
【００９１】
例えば、復調回路４１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路４２０は、共振回路４１４の共振点を変化させることで通信信号の振幅を変化させている。
【００９２】
クロックコントローラ４２３は、電源電圧又は中央処理ユニット４２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
【００９３】
アンテナ４２８からＲＦＣＰＵ４１１に入力された信号は復調回路４１９で復調された後、ＲＦインターフェース４２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ４２２に格納される。制御コマンドには、読み出し専用メモリ４２７に記憶されているデータの読み出し、ランダムアクセスメモリ４２６へのデータの書き込み、中央処理ユニット４２５への演算命令などが含まれている。
【００９４】
中央処理ユニット４２５は、インターフェース４２４を介して読み出し専用メモリ４２７、ランダムアクセスメモリ４２６、制御レジスタ４２２にアクセスする。インターフェース４２４は、中央処理ユニット４２５が要求するアドレスより、読み出し専用メモリ４２７、ランダムアクセスメモリ４２６、制御レジスタ４２２のいずれかに対するアクセス信号を生成する機能を有している。
【００９５】
中央処理ユニット４２５の演算方式は、読み出し専用メモリ４２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、プログラムを使って、残りの演算を中央処理ユニット４２５が実行する方式を適用することができる。
【００９６】
このようなＲＦＣＰＵ４１１は、絶縁表面を有する基板若しくは絶縁基板上に接合された殆ど結晶方位が一定の単結晶半導体であり、単結晶半導体が欠損した領域でも半導体層の結晶粒方向とチャネル方向とが最適化されているため、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部４２９を小型化しても長時間の動作を保証することができる。
【図面の簡単な説明】
【００９７】
【図１】本発明の製造工程を示す断面図。
【図２】本発明の製造工程にて用いられるレーザ照射装置の図。
【図３】本発明の製造工程を示す平面図。
【図４】本発明の製造方法の工程図。
【図５】本発明の半導体装置の一例を示す平面図。
【図６】半導体基板から半導体装置の製造方法を説明する断面図。
【図７】半導体基板から半導体装置の製造方法を説明する断面図。
【図８】半導体装置の一であるマイクロプロセッサの構成を示すブロック図。
【図９】半導体装置の一であるＲＦＣＰＵの構成を示すブロック図。
【符号の説明】
【００９８】
１００  支持基板
【図１】
0005414203.tif 000002
【図２】
0005414203.tif 000003
【図３】
0005414203.tif 000004
【図４】
0005414203.tif 000005
【図５】
0005414203.tif 000006
【図６】
0005414203.tif 000007
【図７】
0005414203.tif 000008
【図８】
0005414203.tif 000009
【図９】
0005414203.tif 000010