(57)【特許請求の範囲】
【請求項１】
半導体基板の製造方法であって、
少なくとも、シリコン単結晶基板に選択的にイオン注入を行う工程と、該イオン注入工程で形成されるアモルファス層の厚さを測定しておく工程と、
該イオン注入後に、前記シリコン単結晶基板の結晶性を回復させる回復熱処理と前記注入イオンを拡散させる拡散熱処理を行う熱処理工程と、
該熱処理後に、前記イオン注入工程によって前記シリコン単結晶基板の表面層に形成されていた前記アモルファス層であった部分の全部を取り込む厚さの熱酸化膜を形成する熱酸化膜形成工程と、
該形成された熱酸化膜を除去する工程と、
該熱酸化膜を除去した表面上にエピタキシャル層を形成する工程と、を有することを特徴とする半導体基板の製造方法。
【請求項２】
前記熱酸化膜形成工程は、前記熱処理工程の前記拡散熱処理に続けて連続して行うことを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記熱酸化膜形成工程は、水蒸気雰囲気で行うことを特徴とする請求項１または請求項２に記載の半導体基板の製造方法。
【請求項４】
前記半導体基板は、バイポーラデバイスの製造に使用されるものとすることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン単結晶基板とシリコンエピタキシャル層の間に、選択的に拡散された不純物層（埋め込み拡散層）を有する半導体基板の製造方法に関する。
【背景技術】
【０００２】
一般的に半導体デバイスは、シリコン単結晶基板表面に主に作りこまれる。しかし、デバイスによっては性能向上のため、シリコン単結晶基板の内部への拡散層の形成が必要な場合がある。
例えばバイポーラトランジスタにおいては、コレクタ抵抗による電圧降下が電流駆動力を低下させるため、コレクタ抵抗を下げるために、高濃度の埋め込み拡散層を持つ半導体基板（埋め込みシリコンエピタキシャルウェーハ、埋め込みエピウェーハ）が使用される。
【０００３】
埋め込み拡散層の形成方法には、熱拡散法やイオン注入法等がある。このうち、正確な抵抗制御やドーズレンジの広さから、イオン注入法が広く使用されている。
このイオン注入法は、ドープしたい元素をイオン化し、質量分析によりその元素のみを取り出し、電界で加速してシリコン単結晶基板中に打ち込む技術である。また、イオンのドーズ量をイオン一つ一つをカウントしながら注入することができるため、極めて正確に注入することができる。
【０００４】
その一方で、イオン注入は、結晶格子へダメージを与える。そのため、イオン注入後には結晶性回復と注入元素を電気的に活性化させる熱処理が必須となる。
イオン注入によるダメージは、シリコン単結晶基板へ格子欠陥を生じさせる。この格子欠陥のうち、ダメージが少ない段階では点欠陥のままである。しかし、ダメージの増加に伴って欠陥数も増加し、ついにはアモルファス層となることが知られている（例えば特許文献１等参照）。
【０００５】
このアモルファス層は、温度６００℃以上のアニールを行って、単結晶とアモルファス層との界面から固相エピタキシャル成長をさせることにより結晶性を回復させることができる。
【０００６】
しかし、イオン注入を選択的に行った場合、固相エピタキシャル成長は、単結晶と接する面の全体から成長する。このため、最終的に結晶成長面の繋ぎ目にズレが生じ、アモルファス層であった箇所の一部に結晶欠陥が残留してしまうことになる。
この欠陥は、（１００）結晶の場合、固相エピタキシャル成長速度の面方位依存のため、パターンエッジ近傍に生じる。
【０００７】
そして、この状態でシリコン単結晶基板のイオン注入側の表面にエピタキシャル成長によりシリコンエピタキシャル層を形成すると、残留欠陥を核とした積層欠陥がパターンエッジ近傍に発生してしまい、デバイス特性に悪影響を及ぼす。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−２９９２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記問題を鑑みてなされたものであり、イオン注入後のアニール後に生じる残留欠陥を除去することができ、その後シリコンエピタキシャル層を形成しても積層欠陥を生じない、高品質な半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明では、半導体基板の製造方法であって、少なくとも、シリコン単結晶基板に選択的にイオン注入を行う工程と、該イオン注入後に、前記シリコン単結晶基板の結晶性を回復させる回復熱処理と前記注入イオンを拡散させる拡散熱処理を行う熱処理工程と、該熱処理後に、前記イオン注入工程によって前記シリコン単結晶基板の表面層に形成されたアモルファス層の全部を取り込む厚さの熱酸化膜を形成する熱酸化膜形成工程と、該形成された熱酸化膜を除去する工程と、該熱酸化膜を除去した表面上にエピタキシャル層を形成する工程と、を有することを特徴とする半導体基板の製造方法を提供する。
【００１１】
このように、イオン注入によってアモルファス化した領域を固相エピタキシャル成長によって回復させる際に発生する欠陥を除去するために、拡散熱処理を施した後に当該アモルファス層の全てを取り込む厚さの熱酸化膜を形成し、またその熱酸化膜を除去する。
これによって、イオン注入によりアモルファス化したシリコン単結晶基板の表面層領域において、結晶性回復熱処理により生じる結晶の繋ぎ目の欠陥（残留欠陥とも記載）を、熱酸化膜に取り込むことができる。そしてこの熱酸化膜を除去することによって、その後のエピタキシャル層形成の際に積層欠陥の核となる残留欠陥を除去でき、エピタキシャル層に積層欠陥が生じることを防止できる。よって、良好な結晶性のエピタキシャル層を有する半導体基板の製造が可能となる。
【００１２】
ここで、前記熱酸化膜形成工程は、前記熱処理工程の前記拡散熱処理に続けて連続して行うことが好ましい。
このように、熱酸化膜形成工程を拡散熱処理に続けて連続して行うことによって、個別に熱処理炉を準備せずに済み、また降温・昇温等の工程を省略することができ、効率的に熱処理を行って熱酸化膜を形成することができる。よって、半導体基板を効率よく製造することができ、製造コストの削減を図ることができる。
【００１３】
また、前記熱酸化膜形成工程は、水蒸気雰囲気で行うことが好ましい。
このように、熱酸化膜形成工程が水蒸気雰囲気での熱処理であれば、酸化速度が速いため、アモルファス層の厚さの全部を取り込む熱酸化膜を短時間で形成することができ、半導体基板を効率よく製造することができる。
【００１４】
そして、前記半導体基板は、バイポーラデバイスの製造に使用されるものとすることが好ましい。
上述のように、本発明によれば、埋め込み拡散層が形成され、かつエピタキシャル層に結晶欠陥のない半導体基板を効率よく製造することができる。従って、埋め込み拡散層が必要なバイポーラデバイスに好適な半導体基板である。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、イオン注入によりアモルファス化したシリコン単結晶基板の表層領域において、結晶性回復熱処理により生じる結晶の繋ぎ目の欠陥を熱酸化膜に取り込むことで除去するので、その後のエピタキシャル層に積層欠陥を生じさせない良好な半導体基板の製造が可能となり、例えばバイポーラデバイスの製造に好適な半導体基板を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の半導体基板の製造方法の一例の概略を示した工程フローである。
【図２】本発明の回復熱処理と拡散熱処理、熱酸化膜形成工程の熱処理条件の一例を示した図である。
【図３】本発明の半導体基板の製造方法の他の一例（実施例３，４）の概略を示した工程フローである。
【図４】実施例１，２、比較例１の半導体基板の製造方法の製造工程の途中段階におけるシリコン単結晶基板の断面を断面ＴＥＭによって観察した時の図である。
【図５】実施例３，４、比較例２の半導体基板の製造方法の製造工程の途中段階におけるシリコン単結晶基板の断面を断面ＴＥＭによって観察した時の図である。
【図６】比較例１の半導体基板の製造方法の概略を示した工程フローである。
【図７】比較例２の半導体基板の製造方法の概略を示した工程フローである。
【発明を実施するための形態】
【００１７】
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。図１は、本発明の半導体基板の製造方法の一例の概略を示した工程フローである。
【００１８】
まず、図１（ａ）に示す様に、シリコン単結晶基板１１を用意し、熱酸化によりプロテクト酸化膜１２を形成する。この熱酸化膜は選択的に拡散を行うためのプロテクト膜（マスク酸化膜）として機能するものである。またその厚さは、１μｍ程度が望ましい。
【００１９】
次に、埋め込み拡散層を形成するため、選択的なイオン注入を行うことができるようにするために、図１（ｂ）に示すように、プロテクト酸化膜１２上に、フォトリソグラフィーによりレジストパターンを形成し、フォトレジスト膜１３を形成する。
【００２０】
そして、図１（ｃ）に示すように、このフォトレジスト膜１３をマスクとして、例えばバッファード沸酸によるウェットエッチングにより、フォトレジスト膜１３の無い部分のプロテクト酸化膜１２を選択除去する。この除去工程は、ウェットエッチングの他に、ドライエッチングによって行うこともできる。
【００２１】
次に、図１（ｄ）に示すように、不要となったフォトレジスト膜１３を、例えば硫酸過水で除去洗浄し、プロテクト酸化膜によるプロテクトパターンを形成する。
【００２２】
その後、図１（ｅ）に示すように、イオン注入装置によって、シリコン単結晶基板１１に対してイオン注入処理を行う。
このとき、プロテクト酸化膜１２の開口された位置のみに選択的にイオンは注入される。また、イオン注入された箇所のシリコン単結晶基板の表面は、ダメージによりアモルファス層１４となる。
このイオン注入前に、表面保護膜として、薄い注入前酸化膜をあらかじめ形成しておいても良い。
イオン注入される元素としては、デバイス設計に応じて、ｐ型のドーパントとしてはボロンなどを、ｎ型のドーパントとしては、砒素やリン、アンチモンなどを挙げることができる。
【００２３】
次に、図１（ｆ）に示すように、結晶性を回復させる回復熱処理を行う。
一般的に、イオン注入ダメージにより生じたアモルファス層は、５００℃以上で固相エピタキシャル成長により単結晶化させることができる。その成長速度は高温になるほど速いが、例えば６００℃の場合は４０ｎｍ／ｍｉｎである。
しかし、この熱処理における固相エピタキシャル成長によってアモルファス層１４の結晶性の回復は図れるが、この時点では、結晶成長面の繋ぎ目による結晶欠陥１５が残る。
【００２４】
そして、図１（ｇ）に示すように、先に注入したイオンを拡散させるための拡散熱処理を行い、拡散層１６を形成する。
このときの温度と時間は、所望の拡散深さになる様に自由に設定できる。また、雰囲気については、表面に高濃度にドープされた注入イオンの外方拡散を抑制し、かつ必要以上の酸化膜への偏析を抑制するため、窒素で希釈した微量酸素雰囲気で行うことが望ましい。
【００２５】
その後、図１（ｇ）に示すように、固相エピタキシャル成長後にアモルファス層領域であった部分に残留した結晶の繋ぎ目である残留欠陥１５を除去するため、アモルファス層１４の全部を取り込む厚さの熱酸化膜１７を形成する。
【００２６】
ここで、アモルファス層の全部を取り込む熱酸化膜の厚さの決定方法の一例について簡単に示すが、もちろんこれに限定されるものではない。
まず、イオン注入直後に断面ＴＥＭ等によってアモルファス層の厚さを観察する。
また、熱酸化膜は、シリコン単結晶基板の表面を基準とした場合、表面より上方向の成長厚さと、下方向（シリコン単結晶基板側）への成長厚さの割合は、上方向：下方向＝５６：４４である。従って、残留欠陥を除去するために、下方向側（シリコン単結晶基板側）に酸化膜を例えば１００ｎｍ以上成長させるには、トータルの酸化膜厚が２２７ｎｍ以上必要となる。よって、２２７ｎｍの厚さの酸化膜を形成することによって、アモルファス層の全部を取り込む、すなわち残留欠陥を除去するために必要な厚さの熱酸化膜を形成することができる。
【００２７】
ここで、この熱酸化膜を形成する工程（ｇ）は、水蒸気雰囲気で行うことができる。
水蒸気雰囲気で熱処理することによって、酸化速度を速くすることができ、所望の厚さの酸化膜を短時間で形成することができる。よって、アモルファス層の全て（残留欠陥の存在する領域）を取り込む熱酸化膜を短時間で形成することができ、製造コストを低減することができる。
【００２８】
なお、上述の工程（ｆ）−（ｇ）の結晶性回復熱処理（固相エピタキシャル成長）、注入イオン（ドーパント）の電気的な活性化及び拡散のための熱処理、残留欠陥を除去する熱酸化膜を形成するための熱処理は、図２に示す様に、連続して行うことができる。
また、それぞれ別個に熱処理を行うことができるし、回復熱処理のみ、熱酸化膜形成工程のみ別個に行うようにすることもできる。
このように、熱酸化膜形成工程を拡散熱処理に続けて行うことによって、個別に熱処理を行う場合に比べて効率的に熱酸化膜を形成することができる。従って、イオン注入によって生じたアモルファス層の全部を取り込む厚さの酸化膜を効率よく形成することができ、残留欠陥を効率よく除去できる。これによって積層欠陥のない半導体基板を効率よく製造することができ、製造コストの削減を図ることができる。
【００２９】
次に、図１（ｈ）に示すように、熱酸化膜１７を除去する。
この熱酸化膜の除去は、例えば、フッ酸でエッチング除去したのち、一般的なアンモニア過水、塩酸過水洗浄を行って、表面を清浄にすることができる。
【００３０】
その後、図１（ｉ）に示すように、熱酸化膜１７を除去した表面にエピタキシャル層１８を形成して、埋め込み拡散層を有する半導体基板１０が製造される。
このエピタキシャル層形成の条件は、一般的なものでよく、例えば、Ｈ２をキャリアガスとしてＳｉＨＣｌ３等のソースガスをチャンバー内に導入し、サセプタ上に配置した上記シリコン単結晶基板の主表面上に、１０５０〜１２５０℃程度でＣＶＤ法により、エピタキシャル成長させればよい。
また気相成長させるエピタキシャル層の物性（厚さ、導電型、抵抗率など）は、後に作製するデバイスに適するように任意に選択することができる。
【００３１】
上述のような半導体基板の製造方法によって得られた半導体基板は、選択的なイオン注入後の結晶性回復熱処理によっても除去しきれない結晶成長面の繋ぎ目のズレ（残留欠陥）を熱酸化膜によって取り込ませて除去するため、その後のエピタキシャル層の形成の際に、この残留欠陥を核にして発生する積層欠陥が形成されることはない。
従って、エピタキシャル層に結晶欠陥、特に積層欠陥がない半導体基板を製造できるものとなっている。このため、結晶欠陥がない埋め込み拡散層を有する半導体基板を高歩留りで得られるものであり、このような半導体基板は、例えばバイポーラデバイス等、基板に埋め込み拡散層が必要な半導体デバイス用基板に好適である。
【実施例】
【００３２】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１，２）
図１に示す様な半導体基板の製造方法によって、半導体基板を製造した。
具体的には、まずシリコン単結晶基板を２枚用意し、熱酸化により厚さ１μｍのプロテクト酸化膜を形成した。
次に、フォトリソグラフィーによりパターンを付けたフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして、バッファード沸酸によるウェットエッチングにより、レジストの無い部分のプロテクト酸化膜を選択除去した。そして、不要となったフォトレジスト膜を、硫酸過水で除去洗浄した。
【００３３】
次に、イオン注入装置にシリコン単結晶基板を導入し、アンチモンを、ドーズ量８×１０１５／ｃｍ２、加速エネルギー１５０ｋｅＶの条件にて、イオン注入した。
この注入直後の状態で、注入された部分を断面ＴＥＭにて観察した。その結果を図４に示す。図４に示すように、表面のアモルファス層の厚さは１３１ｎｍになっていることが確認された。なお、Ｃ−Ｄｅｐｏは、ＴＥＭ観察用のカーボン保護膜である。
【００３４】
次に、結晶性回復熱処理として、Ｎ２：Ｏ２＝１０：０．１の雰囲気にて、８００℃，１０分の条件の熱処理を行った。
そして、そのままのガス雰囲気にて温度を１２５０℃まで昇温し、先に注入したアンチモンを拡散させた。
【００３５】
次に、熱酸化膜の形成熱処理を、ウェット雰囲気（水蒸気雰囲気）にて行った。
本実施例１，２の場合、アモルファス層の厚さが１３１ｎｍであったので、表面からシリコン単結晶基板側へ１３１ｎｍ以上の酸化膜を成長させるためには、熱酸化膜のトータルの厚さが２９８ｎｍ以上必要となる。
そこで、トータルの酸化膜の厚さを５００ｎｍ（実施例１）、３４０ｎｍ（実施例２）とした。これによりシリコン単結晶基板側への酸化膜成長厚さはそれぞれ２２０ｎｍ（実施例１）、１５０ｎｍ（実施例２）となった。
【００３６】
次に、先に形成した熱酸化膜をフッ酸でエッチング除去したのち、一般的なアンモニア過水、塩酸過水洗浄を行い、表面を清浄にした。
その後、ソースガスとしてトリクロロシラン、成長温度１１４０℃の条件によって、厚さ７μｍのエピタキシャル層を気相成長させ、半導体基板を製造した。
そして、製造した半導体基板を、選択エッチングにより結晶欠陥を浮き上がらせる処理をしたのち、光学顕微鏡にて積層欠陥の密度をカウントした。その結果を下記表１にそれぞれ示す。
【００３７】
（比較例１）
図６に示す様な半導体基板の製造方法によって、半導体基板を製造した。
まず、図６（ａ）に示す様に、シリコン単結晶基板３１を用意し、熱酸化により厚さ１μｍのプロテクト酸化膜３２を形成した。
次に、図６（ｂ）に示すように、フォトリソグラフィーによりパターンを付けたフォトレジスト膜３３を形成し、このフォトレジスト膜３３をマスクとして、バッファード沸酸によるウェットエッチングにより、レジストの無い部分のプロテクト酸化膜を選択除去した（図６（ｃ））。そして、不要となったフォトレジスト膜３３を、硫酸過水で除去洗浄した（図６（ｄ））。
【００３８】
次に、図６（ｅ）に示すように、イオン注入装置内にシリコン単結晶基板３１を導入し、アンチモンを、ドーズ量８×１０１５／ｃｍ２、加速エネルギー１５０ｋｅＶの条件にて、イオン注入した。
この注入直後の状態で、注入された部分を断面ＴＥＭにて観察したところ、図４に示すように、表面のアモルファス層３４の厚さは、実施例１、２と同様に１３１ｎｍになっていることが確認された。
【００３９】
次に、図６（ｆ）に示すように、結晶性回復熱処理として、Ｎ２：Ｏ２＝１０：０．１の雰囲気にて、８００℃，１０分の条件の熱処理を行った。しかし、この熱処理における固相エピタキシャル成長によって結晶性の回復を図れるが、結晶成長面の繋ぎ目による結晶欠陥３５が残った。
そして、図６（ｇ）に示すように、そのままのガス雰囲気にて温度を１２５０℃まで昇温し、先に注入したアンチモンを拡散させ、拡散層３６を形成した。
【００４０】
その後、図６（ｇ）に示すように、熱酸化膜３７として、トータル厚２００ｎｍの熱酸化膜を形成した。この場合、シリコン単結晶基板側への酸化膜成長厚は８８ｎｍとなり、残留欠陥を除去するために必要な１３１ｎｍ以上の膜厚を満たさないものとした。従って、基板中には、図６（ｈ）に示すような欠陥３９が残ったままとなる。
【００４１】
次に、図６（ｈ）に示すように、先に形成した熱酸化膜３７をフッ酸でエッチング除去したのち、一般的なアンモニア過水、塩酸過水洗浄を行い、表面を清浄にした。
その後、図６（ｉ）に示すように、ソースガスとしてトリクロロシラン、成長温度１１４０℃の条件によって、厚さ７μｍのエピタキシャル層３８を気相成長させ、半導体基板３０を製造した。この場合、欠陥３９を核とした積層欠陥４０が形成されることになる。
そして、実施例１，２と同様に、製造した半導体基板の表面の欠陥密度を評価した。その結果も表１に示す。
【００４２】
【表１】
0005544805.tif 000002
【００４３】
アモルファスであった領域の残留欠陥を十分に除去できていない比較例１の半導体基板では高密度の積層欠陥が観察された。これに対し、十分に残留欠陥を除去できた実施例１，２では、積層欠陥の発生はなく、良好な結晶性のエピタキシャル層を形成することができた。
【００４４】
（実施例３，４）
図３に示す様な半導体基板の製造方法によって、半導体基板を製造した。
図３（ａ）−（ｄ）までは、図１と略同じ工程を行った。
【００４５】
次に、図３（ｅ）に示すように、イオン注入装置内にシリコン単結晶基板１１を導入し、ボロンを、ドーズ量１×１０１６／ｃｍ２、加速エネルギー２０ｋｅＶの条件にて、イオン注入した。
この注入直後の状態で、注入された部分を断面ＴＥＭにて観察したところ、図５に示すように、表面のアモルファス層１４’の厚さは８８ｎｍになっていることが確認された。
【００４６】
次に、図３（ｆ）に示すように、結晶性回復熱処理として、Ｎ２：Ｏ２＝１０：０．１の雰囲気にて、８００℃，１０分の条件の熱処理を行った。しかし、この熱処理における固相エピタキシャル成長によって結晶性の回復を図れるが、結晶成長面の繋ぎ目による結晶欠陥１５’が残った。
そして、図３（ｇ）に示すように、そのままのガス雰囲気にて温度を１２５０℃まで昇温し、先に注入したボロンを拡散させ、拡散層１６’を形成した。
【００４７】
次に、図３（ｇ）に示すように、熱酸化膜１７’の形成熱処理を、ウェット雰囲気（水蒸気雰囲気）にて行った。
本実施例３，４の場合、アモルファス層の厚さが８８ｎｍであったので、表面からシリコン単結晶基板側へ８８ｎｍ以上の酸化膜が成長するためには、熱酸化膜のトータルの厚さが２００ｎｍ以上必要となる。
そこで、トータルの酸化膜の厚さを３４０ｎｍ（実施例３）、２３０ｎｍ（実施例４）とした。これによりシリコン単結晶基板側への酸化膜成長厚はそれぞれ１５０ｎｍ（実施例３）、１００ｎｍ（実施例４）となった。
【００４８】
次に、図３（ｈ）に示すように、先に形成した熱酸化膜１７’をフッ酸でエッチング除去したのち、一般的なアンモニア過水、塩酸過水洗浄を行い、表面を清浄にした。
その後、図３（ｉ）に示すように、ソースガスとしてトリクロロシラン、成長温度１１４０℃の条件によって、厚さ７μｍのエピタキシャル層１８を気相成長させ、半導体基板１０’を製造した。
そして、実施例１，２、比較例１と同様に、製造した半導体基板の表面の欠陥密度を評価した。その結果を表２に示す。
【００４９】
（比較例２）
図７に示す様な半導体基板の製造方法によって、半導体基板を製造した。
図７（ａ）−（ｄ）までは、図６と略同じ工程を行った。
【００５０】
次に、図７（ｅ）に示すように、イオン注入装置内にシリコン単結晶基板３１を導入し、ボロンを、ドーズ量１×１０１６／ｃｍ２、加速エネルギー２０ｋｅＶの条件にて、イオン注入した。
この注入直後の状態で、注入された部分を断面ＴＥＭにて観察したところ、図５に示すように、表面のアモルファス層３４’の厚さは８８ｎｍになっていることが確認された。
【００５１】
次に、図７（ｆ）に示すように、結晶性回復熱処理として、Ｎ２：Ｏ２＝１０：０．１の雰囲気にて、８００℃，１０分の条件の熱処理を行った。しかし、この熱処理における固相エピタキシャル成長によって結晶性の回復を図れるが、結晶成長面の繋ぎ目による結晶欠陥３５’が残った。
そして、図７（ｇ）に示すように、そのままのガス雰囲気にて温度を１２５０℃まで昇温し、先に注入したボロンを拡散させ、拡散層３６’を形成した。
【００５２】
その後、図７（ｇ）に示すように、熱酸化膜３７’として、トータル厚１１０ｎｍの熱酸化膜を形成した。この場合、Ｓｉ基板側への酸化膜成長厚は５０ｎｍとなり、残留欠陥を除去するために必要な８８ｎｍ以上の膜厚を満たさないものとなる。従って、図７（ｈ）に示すような欠陥３９’が残留することとなる。
【００５３】
次に、図７（ｈ）に示すように、先に形成した熱酸化膜３７’をフッ酸でエッチング除去したのち、一般的なアンモニア過水、塩酸過水洗浄を行い、表面を清浄にした。
その後、図７（ｉ）に示すように、ソースガスとしてトリクロロシラン、成長温度１１４０℃の条件によって、厚さ７μｍのエピタキシャル層３８を気相成長させ、半導体基板３０’を製造した。この場合、欠陥３９’を核とした積層欠陥４０’が形成されることになる。
そして、実施例３，４と同様に、製造した半導体基板の表面の欠陥密度を評価した。その結果を表２に示す。
【００５４】
【表２】
0005544805.tif 000003
【００５５】
アモルファス層であった領域の残留欠陥を十分に除去できていない比較例２では、比較例１と同様に高密度の積層欠陥が観察された。これに対し、残留欠陥を十分に除去できた実施例３，４では、積層欠陥の発生はなく、良好な結晶性のエピタキシャル層を形成することができた。
【００５６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００５７】
１０，１０’，３０，３０’…半導体基板、
１１，３１…シリコン単結晶基板、
１２，３２…プロテクト酸化膜、
１３，３３…フォトレジスト膜、
１４，１４’，３４，３４’…アモルファス層、
１５，１５’，３５，３５’…結晶欠陥、
１６，１６’，３６，３６’…拡散層、
１７，１７’，３７，３７’…熱酸化膜、
１８，３８…エピタキシャル層、
３９，３９’…欠陥、
４０，４０’…積層欠陥。
【図１】
0005544805.tif 000004
【図２】
0005544805.tif 000005
【図３】
0005544805.tif 000006
【図４】
0005544805.tif 000007
【図５】
0005544805.tif 000008
【図６】
0005544805.tif 000009
【図７】
0005544805.tif 000010