(57)【特許請求の範囲】
【請求項１】
駆動側電極と受信側電極との間に発生するカップリングキャパシタンスを用いてタッチを判別するタッチスクリーンの信号検出システムにおいて、
多数の駆動側電極と多数の受信側電極が所定のパターンで配置されたタッチパターン部と、
一側端部の駆動側電極から他側方向に順次に隣接した二つの駆動側電極に同時に駆動信号を印加し、且つ両駆動側電極に入力されるパルス間の時間差が発生するように駆動信号を印加し、駆動信号が印加されない駆動側電極はフローティングさせる駆動部と、
前記受信側電極の一端部に接続されて、隣接する受信側電極間の差値を抽出して増幅させて出力し、且つ駆動信号が印加される二つの駆動側電極による各差値を引いて出力し、各受信側電極にキャパシタが接続されることによってフローティング効果を示す受信部と、からなることを特徴とする、
静電容量方式の大型マルチタッチスクリーンの信号検出システム。
【請求項２】
前記駆動部は、駆動信号が印加される駆動側電極に隣接した駆動側電極を接地させ、駆動信号が印加されたり、接地された駆動側電極を除外した残りの駆動側電極をフローティングさせるように構成されることを特徴とする、請求項１に記載の静電容量方式の大型マルチタッチスクリーンの信号検出システム。
【請求項３】
前記受信部は、各受信側電極の端部に接続されて、駆動信号による電荷が蓄積されるキャパシタ部と、一つの受信側電極とそれに隣接した受信側電極との間の信号の差値を抽出する抽出部と、前記抽出部の差値を増幅する増幅部と、一つの駆動側電極の駆動信号に対する増幅された差値を格納して置き、他の駆動側電極の駆動信号に対する増幅された差値から前記格納された差値を引くオフセット補正部と、前記オフセット補正部の出力値を蓄積させて格納した後、出力する累積部と、前記累積部から出力される累積信号をデジタル値に変換して出力する信号変換部と、を含んでなることを特徴とする、請求項１に記載の静電容量方式の大型マルチタッチスクリーンの信号検出システム。
【請求項４】
前記駆動部は、駆動信号を印加する際に、該当の駆動側電極の両端部に同時に駆動信号を印加するように構成されることを特徴とする、請求項１に記載の静電容量方式の大型マルチタッチスクリーンの信号検出システム。
【請求項５】
前記受信部は、隣接した受信側電極を所定のグループに分類して、各受信側電極のグループ別に設置されることを特徴とする、請求項１に記載の静電容量方式の大型マルチタッチスクリーンの信号検出システム。
【請求項６】
前記受信部は、それぞれの受信側電極をリセットさせるリセット部をさらに含むことを特徴とする、請求項１に記載の静電容量方式の大型マルチタッチスクリーンの信号検出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タッチスクリーンの信号検出システムに係り、より詳細には、相互容量（Ｍｕｔｕａｌ  ｃａｐａｃｉｔｉｖｅ）方式を適用した大型マルチタッチスクリーンの具現のために、ＲＣ時間遅延、信号歪み、ノイズの影響、寄生抵抗及び寄生キャパシタンスを効果的に減少させることができる静電容量方式の大型マルチタッチスクリーンの信号検出システムに関する。
【背景技術】
【０００２】
最近、普及が広がりつつある、ＡＴＭ、キオスク、ＰＯＳ、ＰＤＡ、ナビゲーション、ＭＰ３(登録商標)、スマートフォン、タブレットＰＣなどの数多くの装置に装着されるタッチスクリーンは、便利なインターフェースを提供するという点で大きく脚光を浴びており、ＩＴ産業の発展に伴って多様な分野においてさらに需要が増える見込みである。
【０００３】
現在使用中のタッチスクリーンの種類には、通常、抵抗膜（Ｒｅｓｉｓｔｉｖｅ）方式、超音波（ＳＡＷ）方式、赤外線（Ｉｎｆｒａｒｅｄ）方式、光学（Ｏｐｔｉｃａｌ、Ｃａｍｅｒａ）方式、静電容量（Ｃａｐａｃｉｔｉｖｅ）方式があり、各方式は長所と短所を有している。
【０００４】
これらのうち、静電容量方式は、精密なマルチタッチ機能を具現できるという点で他の方式に比べて優れるので、市場で最も大きな占有率を占めており、最近、大人気を得ているスマートフォンとタブレットＰＣの場合にもほとんど静電容量方式を採択している。
【０００５】
静電容量方式の場合、タッチスクリーンのパネルに電圧をかけて、指のような物体がパネルに触れたとき、指とパネルとの間に生じる静電容量による電圧の変化を通じてタッチの位置を認識する。また、静電容量方式のタッチスクリーンは、他の方式に比べて解像度及び耐久性に優れ、透過率がよく、製造原価の面においても抵抗膜方式を除いては非常に有利であり、赤外線方式、超音波方式、光学方式のように、表面異物の影響や周辺環境からの影響が少なく、且つマルチタッチを容易に認識できるという長所がある。
【０００６】
このように、静電容量方式のタッチスクリーンは、他の方式に比べて様々な特性面において優位にあるが、大型マルチタッチスクリーンを具現しようとする場合、タッチパネルが大きくなるにつれて、それに存在する寄生抵抗とキャパシタンスが増加し、これによって、ＲＣ時間遅延が激しくなるため、大面積に作製するのが容易でないという問題がある。
【０００７】
最近、教育科学技術部でＩＴ技術を基盤とするスマート教育が推進されるにつれ、大面積のマルチタッチスクリーンの需要が増大しているが、静電容量方式のタッチスクリーンの技術的限界のため、大面積タッチスクリーンのほとんどは赤外線方式やカメラ方式で製造される実情である。
【０００８】
このような方式の場合、タッチ点の数が増加すると、これを認識するのに別途のアルゴリズムを必要とするので、真正なマルチタッチが実現されると見るには困難があり、その効率及び精度が静電容量方式に比べて劣る。
【０００９】
そこで、正確にマルチタッチを認識し、タッチ特性に優れた大面積のタッチスクリーンを具現するための静電容量方式の大型タッチスクリーンの研究及び開発が活発に進んでいる。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記のような問題点を解決するために創出されたもので、本発明の目的は、配線構造を改善してＲＣ時間遅延及び信号歪みの問題を緩和し、隣接電極間の信号の差値を抽出して増幅し、これを再び蓄積する方式を使用することによって、既存のタッチスクリーンの重要な問題点であるノイズの影響を低減することができる静電容量方式の大型マルチタッチスクリーンの信号検出システムを提供することにある。
【課題を解決するための手段】
【００１１】
上記のような目的を達成するために、本発明の第１実施例は、駆動側電極と受信側電極との間に発生するカップリングキャパシタンスを用いてタッチを判別するタッチスクリーンの信号検出システムにおいて、多数の駆動側電極と多数の受信側電極が所定のパターンで配置されたタッチパターン部と、一側端部の駆動側電極から他側方向の隣接した駆動側電極に順次に駆動信号を印加し、駆動信号が印加されない駆動側電極はフローティングさせる駆動部と、前記受信側電極の一端部に接続されて、隣接する受信側電極間の差値を抽出して増幅させて出力し、各受信側電極にキャパシタが接続されてフローティング効果を示す受信部と、からなることを特徴とする。
【００１２】
このとき、前記受信部は、各受信側電極の端部に接続されて、駆動信号による電荷が蓄積されるキャパシタ部と、一つの受信側電極とそれに隣接した受信側電極との間の信号の差値を抽出する抽出部と、前記抽出部の差値を増幅させる増幅部と、増幅された差値を蓄積させて格納した後、出力する累積部と、前記累積部から出力される累積信号をデジタル値に変換して出力する信号変換部と、を含んでなることが好ましい。
【００１３】
本発明の第２実施例は、駆動側電極と受信側電極との間に発生するカップリングキャパシタンスを用いてタッチを判別するタッチスクリーンの信号検出システムにおいて、多数の駆動側電極と多数の受信側電極が所定のパターンで配置されたタッチパターン部と、一側端部の駆動側電極から他側方向に順次に隣接した二つの駆動側電極に同時に駆動信号を印加し、且つ両駆動側電極に入力されるパルス間の時間差が発生するように駆動信号を印加し、駆動信号が印加されない駆動側電極はフローティングさせる駆動部と、前記受信側電極の一端部に接続されて、隣接する受信側電極間の差値を抽出して増幅させて出力し、且つ駆動信号が印加される二つの駆動側電極による各差値を引いて出力し、各受信側電極にキャパシタが接続されてフローティング効果を示す受信部と、からなることを特徴とする。
【００１４】
このとき、前記駆動部は、駆動信号が印加される駆動側電極に隣接した駆動側電極を接地させ、駆動信号が印加されたり、接地された駆動側電極を除外した残りの駆動側電極をフローティングさせるように構成することもできる。
【００１５】
また、前記受信部は、各受信側電極の端部に接続されて、駆動信号による電荷が蓄積されるキャパシタ部と、一つの受信側電極とそれに隣接した受信側電極との間の信号の差値を抽出する抽出部と、前記抽出部の差値を増幅する増幅部と、一つの駆動側電極の駆動信号に対する増幅された差値を格納して置き、他の駆動側電極の駆動信号に対する増幅された差値から前記格納された差値を引くオフセット補正部と、前記オフセット補正部の出力値を蓄積させて格納した後、出力する累積部と、前記累積部から出力される累積信号をデジタル値に変換して出力する信号変換部と、を含んでなることが好ましい。
【００１６】
前記第１実施例または第２実施例において、前記駆動部は、駆動信号を印加する際に、該当の駆動側電極の両端部に同時に駆動信号を印加するように構成されることが好ましい。
【００１７】
また、前記受信部は、隣接した受信側電極を所定のグループに分類して、各受信側電極のグループ別に設置されることが好ましい。
【００１８】
また、前記キャパシタ部及び抽出部は、ミラーキャパシタ構造を有することが好ましい。
【００１９】
また、前記受信部は、それぞれの受信側電極をリセットさせるリセット部をさらに含むことが好ましい。
【発明の効果】
【００２０】
本発明により、既存の静電容量方式のタッチスクリーンを大面積に具現する際に大きな問題であったノイズの影響及び信号歪み現象を効果的に解決することができ、スクリーンの大型化に伴って増加する寄生抵抗（Ｐａｒａｓｉｔｉｃ  ｒｅｓｉｓｔａｎｃｅ）及び寄生キャパシタンス（Ｐａｒａｓｉｔｉｃ  ｃａｐａｃｉｔａｎｃｅ）を減少させることによって、精密且つ特性に優れた静電容量方式の大型マルチタッチスクリーンの具現が可能である。
【００２１】
これによって、教育及び産業現場で需要が増加している大型マルチタッチスクリーン市場において、既存の赤外線またはカメラ方式のタッチスクリーンよりも優れた特性の静電容量方式のタッチスクリーンの普及を通じて、より効率的な業務処理が可能で、向上したサービスを提供できるようになる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施例に係る構成を示すブロック図である。
【図２】本発明においてタッチパターン部の配線構造を示す構造図である。
【図３】従来のタッチパターン部の信号の流れと本発明のタッチパターン部の信号の流れとを比較した回路図である。
【図４】駆動側電極の両端部に駆動信号が印加される様子を示す回路図である。
【図５】電荷増幅器（Ｃｈａｒｇｅ  Ａｍｐｌｉｆｉｅｒ）構造でのミラー効果を示す説明図である。
【図６】本発明の第１実施例に係る受信部の回路図である。
【図７】図６の回路を分割して拡大した回路図である。
【図８】累積部の概念を示す回路図である。
【図９】図６の回路図において、各スイッチの開閉シーケンスを示すシーケンス図である。
【図１０】図６の１番目のブロックのミラーキャパシタ構造を示す回路図である。
【図１１】図６の第２及び第３ブロックの構造を示す回路図である。
【図１２】Ｓ／Ｈの構成を示す回路図である。
【図１３】Ｓ／ＨのＯｐ  Ａｍｐ回路の構造を示す回路図である。
【図１４】図６の各ブロックに必要な電流供給構造を示す回路図である。
【図１５】タッチの有無に応じて発生する電圧波形を示す第１参照図である。
【図１６】タッチの有無に応じて発生する電圧波形を示す第２参照図である。
【図１７】タッチの有無に応じて発生する電圧波形を示す第３参照図である。
【図１８】ノイズ生成器を通じて生成されたノイズ波形を示すグラフである。
【図１９】本発明のシミュレーションによる電圧波形を示す第１グラフである。
【図２０】本発明のシミュレーションによる電圧波形を示す第２グラフである。
【図２１】本発明のシミュレーションによる電圧波形を示す第３グラフである。
【図２２】本発明の第２実施例に係る構成を示すブロック図である。
【図２３】本発明の第２実施例において印加される駆動信号を示す概念図である。
【図２４】図２２において駆動信号が印加される駆動側電極に隣接した駆動側電極が接地される様子を示す概念図である。
【図２５】オフセットを補正する方式を示す回路図である。
【図２６】図２５の回路図において、各スイッチの開閉シーケンスを示すシーケンス図である。
【図２７】オフセットを補正する他の方式を示す回路図である。
【図２８】図２７の回路図において、各スイッチの開閉シーケンスを示すシーケンス図である。
【図２９】ミラーキャパシタ構造をリセットさせるスイッチが追加された回路図である。
【発明を実施するための形態】
【００２３】
以下、添付の図面を参照して、本発明の静電容量方式の大型マルチタッチスクリーンの信号検出システムの構成を詳細に説明する。
【００２４】
静電容量方式のタッチスクリーンは、タッチを感知する方法によって、自己容量（Ｓｅｌｆ  Ｃａｐａｃｉｔｉｖｅ）方式と相互容量（Ｍｕｔｕａｌ  Ｃａｐａｃｉｔｉｖｅ）方式があり、本発明の場合、後者の相互容量方式を使用する。
【００２５】
簡略に説明すると、自己容量方式の場合、タッチパネルを指でタッチする際に、指とタッチパネルとの間にキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）の追加分が発生し、その追加分によってパネルに印加された電圧の変化量を通じて信号を検出する。この方式は、タッチ点の数が２以上になる場合、ゴーストポイントが発生してしまい、タッチの位置を正しく認知できなくなるという短所がある。
【００２６】
本発明で使用される相互容量方式の場合、タッチパターン部（１０）に信号を印加する駆動側電極（１１）と信号を受ける受信側電極（１２）が一定のパターンで多数形成されて、タッチ点において、これら二つの電極間に発生するカップリングキャパシタンス（ｃｏｕｐｌｉｎｇ  ｃａｐａｃｉｔａｎｃｅ）を用いて信号を検出する。
具体的には、タッチが発生する際に、駆動側電極（１１）と受信側電極（１２）との間に存在する電場に変化が生じて二つの電極間のカップリングキャパシタンスが減少し、これは、受信部（３０）に伝達される電圧信号の変化をもたらすため、これを通じてタッチの位置を認識する。このような相互容量方式の場合、理論的にタッチ点の個数に制約がないマルチタッチを実現できるという長所がある。
【００２７】
図１は、本発明の第１実施例に係る構成を示すブロック図である。本発明は、タッチパターン部（１０）、駆動部（２０）、及び受信部（３０）を主要構成としてなされている。
【００２８】
本発明のタッチパターン部（１０）は、上述したように、多数の駆動側電極（１１）と受信側電極（１２）が所定のパターンを形成してなる。このとき、駆動側電極（１１）と受信側電極（１２）が形成するパターンの形態は多様に具現することができ、これらの異なる形態は、互いに異なるカップリングキャパシタンスを発生させる。
【００２９】
商用化されたタッチパターン部のパターン形状は、開発業者によって多様に形成され、電極の形状によって、代表的にダイヤモンドパターン、バーパターン、スノーフレークパターン、グリッドパターンなどがある。タッチパターン部のパターン形状は、タッチの感度とも密接な関連を有するもので、商用化されたパターンはほとんど特許によって保護されており、本発明において、タッチパターン部（１０）は特定の形態にこだわらない。
また、本発明の実施例では、一般的に使用され、前記駆動側電極１１と受信側電極（１２）が一定間隔で直交するように形成されたバー（Ｂａｒ）パターンのタッチパターン部（１０）を適用した。
【００３０】
図２は、本発明においてタッチパターン部の配線構造を示す構造図で、図３は、従来のタッチパターン部の信号の流れと本発明のタッチパターン部の信号の流れとを比較した回路図である。図４は、駆動側電極の両端部に駆動信号が印加される様子を示す回路図であって、駆動側電極（１１）が横に形成され、受信側電極（１２）が縦に形成された様子を示している。
【００３１】
図３及び図４において、駆動側電極（１１）と受信側電極（１２）との間に一定間隔を置いてカップリングキャパシタンスを図示しているが、図示されたカップリングキャパシタンスは、該当の地点にタッチが発生する場合、その大きさが小さくなるものであることを明らかにしておく。
【００３２】
前記駆動部（２０）は、一側端部の駆動側電極から他側方向の隣接した駆動側電極へ一つずつ順次に駆動信号を印加するようになる。このとき、本発明では、駆動側電極の一端部に駆動信号を印加する方式より、該当の駆動側電極（１１）の両端部に同時に駆動信号を印加し、駆動信号が印加されない駆動側電極はフローティング（Ｆｌｏａｔｉｎｇ）させる方式を使用する。これは、駆動信号が印加されない際に、前記駆動部（２０）がキャパシタとして作用して、フローティングされる効果を示すことである。
【００３３】
本発明において、該当の駆動側電極（１１）の両端部に同時に駆動信号を印加することは、タッチパターン部（１０）の大型化に伴って増加するキャパシタンス及びレジスタンス（ｒｅｓｉｓｔａｎｃｅ）の両方を減らすためである。駆動信号を駆動側電極（１１）の両側において同時に印加する場合、信号の必要移動経路が減少し、移動経路が減少するということは、結局、経路上の寄生抵抗及び寄生キャパシタンスが減少することを意味する。
すなわち、図４で示すように、駆動側電極（１１）の一端部から見るときに遠くに位置したタッチ点が、逆に、他端部から見ると、近くに位置したことになるので、駆動信号の移動経路が減少する。したがって、信号の移動経路上に存在する寄生抵抗及び寄生キャパシタンスの大きさが減少する。
また、駆動側電極（１１）の両側において駆動信号を同時に印加することは、上記のような効果以外にも、駆動信号（ｃｈａｒｇｅ）を両側において強く印加する効果があるので、ＲＣ時間遅延を大幅に低減させる。
【００３４】
また、既存の静電容量方式のタッチスクリーンでは、受信側電極（１２）をＯｐ  Ａｍｐの入力端子に接続させた。Ｏｐ  Ａｍｐを用いる理由は、ミラー（Ｍｉｌｌｅｒ）効果を通じて寄生キャパシタンスの影響を相対的に低減するためである。添付の図５は、電荷増幅器（Ｃｈａｒｇｅ  Ａｍｐｌｉｆｉｅｒ）構造でのミラー効果を示す説明図であって、ＣＦＢがミラー効果によってＯｐ  Ａｍｐの増幅比だけ大きくなり、これによって、寄生キャパシタンスＣｒｘの影響を大きく低減させることができることがわかる。
【００３５】
このように、信号の大きさの面においては、ＣＦＢを増幅させて、寄生キャパシタンスＣｒｘに比べて非常に大きくすることによって、Ｃｒｘの影響を非常に減少させることは確かであるが、Ｏｐ  Ａｍｐを受信回路に使用すれば、それに接続されたノードが低インピーダンス（ｌｏｗ  ｉｍｐｅｄａｎｃｅ）になるので、それ自体がパターンのカップリングキャパシタンスを信号経路上の寄生キャパシタンスとして形成させることと見なすことができる。
【００３６】
また、既存の静電容量方式のタッチスクリーンの場合、駆動部もまた、駆動信号を送信する駆動側電極を除外した他の駆動側電極は、特定の電圧に接続させたり、または接地（Ｅａｒｔｈ）させるようになるが、これもまた、他のカップリングキャパシタンスを信号経路上の寄生キャパシタンスとして形成させることと見なすことができる。
【００３７】
整理すると、信号経路上に在るカップリングキャパシタンスが、受信回路に在るＯｐ  Ａｍｐによる低インピーダンスノード、そして駆動回路の低インピーダンスノードによって実質的な寄生キャパシタンスとして作用するようになる。図３の（ａ）は、これを示している。
【００３８】
このとき、このような寄生キャパシタンスの形成は、より長いＲＣ時間遅延をもたらし、Ｏｐ  Ａｍｐのミラー効果には、このようなＲＣ時間遅延を減少させる役割はない。
このとき、既存の方式どおりに、受信側電極をＯｐ  Ａｍｐの入力ノードに接続させ、駆動信号が印加されない残りの駆動側電極をいかなる電圧または地面に接続させる代わりに、全ての電極をフローティングさせる場合、経路上にある他のカップリングキャパシタンスによる寄生キャパシタンスはほとんど形成されない。また、これを通じてＲＣ時間遅延は大幅に減少する。図３の（ｂ）は、これを示している。
【００３９】
ＲＣ時間遅延を減少するために、駆動信号が印加されない駆動側電極をフローティングさせ、駆動信号を駆動側電極（１１）の両側において印加する本発明の駆動部（２０）を、大型マルチタッチスクリーンに正しく適用するためには、前記駆動部（２０）の構造に適した感知方式が必要であり、これは、前記受信部（３０）を通じて提供される。
【００４０】
本発明において、前記受信部（３０）は、図２に示すように、隣接した受信側電極（１２）を所定のグループに分類し、各受信側電極のグループ別に設置されることが好ましい。図２では、６個の受信側電極を一つのグループにして１個の受信部が接続されている様子を示している。
【００４１】
上記のような本発明の配線構造を説明する前に、導線の抵抗の大きさ及びカップリングキャパシタンスがどのように形成されるのかについて説明する。まず、抵抗の大きさの場合、下記式のように、導線の長さに比例し、導線の厚さ及び幅には反比例する関係を有する。
【００４２】
【数１】
0005645995.tif 000002
（ρ：抵抗率、Ｌ：導線の長さ、ｗ：導線の幅、ｈ：導線の厚さ）
【００４３】
次に、導線間に発生するカップリングキャパシタンスは、導線が一般的な円筒形の形状を有すると仮定するとき、下記式のように、電線の長さには比例し、導線間の間隔には反比例する関係を有する。
【００４４】
【数２】
0005645995.tif 000003
（Ｌ：導線の長さ、ｈ：導線間の間隔、ｒ：導線の半径）
【００４５】
このような導線の抵抗（ｒｅｓｉｓｔｉｖｅ）成分、容量（ｃａｐａｃｉｔｉｖｅ）成分を考慮した外郭配線の提案構造は、図２の通りである。タッチパターンの形態としてバー（Ｂａｒ）パターンを表現したが、いかなるパターンにも提案の配線構造は適用可能である。
【００４６】
本発明では、信号の経路に存在する寄生抵抗をできるだけ一致させ、信号間のカップリングキャパシタンスもできるだけ一致させることで、信号のＲＣ時間遅延の分布を狭め、信号の歪みを減少させるのに焦点を置いた。受信側電極（１２）においては、このような寄生抵抗をできるだけ一致させるために、受信側電極（１２）を複数のグループに構成されるようにした。
【００４７】
図４に示すように、隣接した複数の受信側電極（１２）をグループ化する場合、最小経路と最大経路の長さの差がほとんどないので、その抵抗値の差もほとんどない。また、それぞれの受信側電極のグループ内では、長さが長い電線は厚くし、そして長さが短い電線は薄くして抵抗値の差をさらに減少させることができるようにする。
【００４８】
また、寄生キャパシタンスをできるだけ一致させるためには、一つのグループにおいて、外郭に向かうほど二つの電線間に対向する長さが増加するので、電線間の間隔を次第に広げる。このように、電線同士間の間隔を次第に広げる構造は、駆動側電極（１１）においても同様に適用することができる。
【００４９】
最後に、駆動側電極（１１）のグループは受信側電極（１２）のグループの反対方向に連結されるようにする。図２では、受信側電極（１２）は上側で、駆動側電極（１１）は下側に連結される構造を示している。このような構造とすると、駆動側電極（１１）の位置と関係なく、信号移動経路の長さがほとんど一致して、信号経路の寄生抵抗をできるだけ一致させることができる。
【００５０】
また、前記受信部（３０）は、前記受信側電極（１２）の一端部に接続されて、隣接する受信側電極間の差値を抽出して増幅させて出力し、各受信側電極にはキャパシタ（ｃａｐａｃｉｔｏｒ）が接続されてフローティングされる効果を示すようにする。これは、上述した駆動信号が印加されない駆動側電極をフローティングさせる理由と同様に、ＲＣ時間遅延を減少するためであり、完全な回路の断絶ではなく、キャパシタの作用によるフローティング効果を示すようにするものである。
【００５１】
前記受信部（３０）は、具体的に、各受信側電極（１２）の端部に接続されて、駆動信号による電荷が蓄積されるキャパシタ部（３１）と、一つの受信側電極とそれに隣接した受信側電極との間の信号の差値を抽出する抽出部（３２）と、前記抽出部（３２）の差値を増幅させる増幅部（３３）と、増幅された差値を蓄積させて格納した後、出力する累積部（３４）と、前記累積部（３４）から出力される累積信号をデジタル値に変換して出力する信号変換部（３５）と、を含む。
【００５２】
前記キャパシタ部（３１）は、まず、受信側電極（１２）をフローティングさせるために、各受信側電極（１２）の一端部に小さい大きさのキャパシタ（ｃａｐａｃｉｔｏｒ）を接続する。これによって、駆動信号を駆動側電極（１１）に印加すると、それに対応する信号が受信側電極（１２）に接続されたキャパシタ部（３１）に現れる。
【００５３】
また、本発明では、タッチスクリーンの応答（ｒｅｓｐｏｎｓｅ）時間を減少するために、駆動信号が印加される一つの駆動側電極に対して接続された全ての受信側電極（１２）の対応信号を同時に処理するようにする。
もし、一つの駆動信号に対して一つの受信側電極の出力値のみを処理すれば、全タッチパターン部（１０）をスキャニングするのに時間が多くかかるようになる。そのため、大型タッチスクリーンの具現のためには、全ての受信側電極（１２）の対応信号を同時に処理しなければならない。
【００５４】
前記抽出部（３２）は、駆動信号の印加による対応信号が前記受信側電極（１２）に接続されたキャパシタ部（３１）に出力されると、その信号を、隣接した受信側電極の対応信号と比較してその差を抽出する。このように、隣接する受信側電極の信号と比較することは、全般的にまたは局所的に発生する共通ノイズ（ｃｏｍｍｏｎ  ｎｏｉｓｅ）に対する影響を減らすためである。すなわち、ノイズが発生すると、隣接している二つの電極には、類似する形態のノイズが現れるので、ノイズの影響を相殺させるために、隣接した二つの電極間の信号の差値を抽出するものである。
【００５５】
前記抽出部（３２）を通じて抽出された隣接した対応信号間の差値は、比較的小さい値を有するようになるので、前記増幅部（３３）を通じて増幅する。このように増幅された差値は、残存し得るノイズの影響を考慮して、ＳＮＲ（Ｓｉｇｎａｌ−ｔｏ−Ｎｏｉｓｅ  Ｒａｔｉｏ）を高め、ノイズを移動平均（ｍｏｖｉｎｇ  ａｖｅｒａｇｅ）させることができるように、その値を複数回の駆動信号の印加を通じて前記累積部（３４）に蓄積する。
【００５６】
最後に、このように蓄積されて最終的に出力される差値はアナログ信号であるので、デジタルプロセシングのために、信号変換部（３５）を通じてデジタル値に変換し、変換された値は、その後にデジタル処理を経てタッチ点の位置を読み取ることになる。
【００５７】
図６は、本発明の第１実施例に係る受信部（３０）の回路図である。この回路の全体的な動作は、上述したように、駆動側電極（１１）に駆動電圧が印加されると、対応する電圧が受信側電極（１２）に接続されているキャパシタ部（３１）に現れるようになり、隣接する二つのラインの対応電圧を比較して、その差値を抽出し、抽出した差値を増幅した後に、その増幅値を蓄積して格納して置く。その後、Ａ／Ｄ変換部（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）である信号変換部に伝達して、最終の蓄積アナログ値をデジタル値に変換する。
【００５８】
図７は、図６の回路を分割して拡大した回路図である。以下、太い実線で示された第１ブロックと、第２ブロックと、第３ブロックとに分けて、その動作について説明する。
【００５９】
図７の第１ブロックは、キャパシタ部（３１）と抽出部（３２）であって、受信側電極（１２）に直接的に接続され、駆動信号に対応する電圧値が第１ブロックのキャパシタに現れるようになる。また、Φ６スイッチのｏｎ／ｏｆｆを通じて、隣接した二つの受信側電極間の差値を抽出する。
【００６０】
第２ブロックは、抽出された差値をＮ倍増幅する役割を果たす増幅部（３３）である。最後に、第３ブロックは、増幅された差値を蓄積する役割を果たす累積部（３４）であり、各ブロックの細部要素別動作は、次の通りである。
【００６１】
まず、駆動信号がロー（Ｌｏｗ）からハイ（Ｈｉｇｈ）に遷移（ｔｒａｎｓｉｔｉｏｎ）する前に、このような遷移によって発生する駆動信号（ｃｈａｒｇｅ）をキャパシタＣ１、Ｃ２、Ｃｄに蓄積することができるように、Φ２、Φ５スイッチをｏｎ状態に置く。
【００６２】
このとき、これらキャパシタに、発生した電荷を蓄積するためには、一側端を低インピーダンスとしなければならないので、Φ１、Φ３スイッチもｏｎ状態に置く。また、第３ブロックのインテグレイション（ｉｎｔｅｇｒａｔｉｏｎ）キャパシタＣｉｎｔには、この過程で電荷が流入するといけないので、Φｒ、Φ４スイッチはｏｎ状態に、Φ６スイッチはｏｆｆ状態に置く。
【００６３】
駆動信号のＬｏｗ−ｔｏ−Ｈｉｇｈ遷移による電荷がキャパシタＣ１、Ｃ２、Ｃｄに十分に蓄積された後には、Φ２スイッチをｏｆｆする。このとき、Φ１スイッチもｏｆｆするようになるが、これをΦ２スイッチと同時にｏｆｆする。
【００６４】
本発明では、Φ１、Φ２スイッチを同時にｏｆｆする動作を説明したが、必要に応じて、Φ１スイッチと、Φ２スイッチのスイッチング順序を、次のように適切に調節することができる。
【００６５】
まず、Φ１スイッチをｏｆｆし、Φ２スイッチをｏｆｆする。これは、Φ１スイッチをｏｆｆする時に生じ得る電荷注入（ｃｈａｒｇｅ  ｉｎｊｅｃｔｉｏｎ）の影響を低減するためのスイッチング順序である。Φ１スイッチによる電荷注入の問題が深刻な場合、このようなスイッチング動作が必要になる。
【００６６】
次に、Φ２スイッチをｏｆｆし、Φ１スイッチをゆっくりとｏｆｆする。これは、ノイズが流入してＮ−ＭＯＳＦＥＴが飽和領域から外れることを防止し、Φ１スイッチの電荷注入の影響を低減するためのスイッチング順序である。Φ２スイッチをｏｆｆし、Φ１スイッチをｏｆｆする本動作の場合、ミラーキャパシタ構造と図７の２ブロック構造の帯域幅（Ｂａｎｄｗｉｄｔｈ）に差がある時に生じ得る問題も解消させる。
【００６７】
以降の動作に関する説明に先立ち、第１ブロックでのように、前記キャパシタ部（３１）及び抽出部（３２）は、二つのキャパシタとスイッチ、Ｎ−ＭＯＳＦＥＴ、電流源からなるミラーキャパシタ構造で構成される。すなわち、二つのキャパシタＣ１、Ｃ２と、スイッチΦ１、Ｎ−ＭＯＳＦＥＴ、電流源からなる構造が、図７の第１ブロックに示されている。
【００６８】
説明したように、第１ブロックは、駆動信号によって発生する電荷を蓄積するための構造であって、単純に一つのキャパシタで構成してもよいが、図７の第１ブロックのように構成した理由は、キャパシタンスのミラー効果を得るためである。このように、キャパシタンスのミラー効果を得るための構造は、本発明の核心技術の一つであると言える。
【００６９】
すなわち、このような構造を通じて、以降にＣｄキャパシタに蓄積された電圧と比較する際、Ｃｄの大きさがミラーキャパシタＣ１に比べて無視する程度に小さくなるので、Ｃｄの電圧がこの構造のミラーキャパシタＣ１の電圧に付くことになり、そのようにすることで、二つの電圧の比較的正確な差値を抽出できるようになる。
もし、このようなミラーキャパシタ（Ｍｉｌｌｅｒ  ｃａｐａｃｉｔｏｒ）構造を採択せずに、単純に一つのキャパシタを用いる場合は、電圧の比較時に、二つの電圧値の間のある特定の電圧にＣｄの電圧が設定される。そのようになると、二つの電圧の正確な差値を抽出できなくなる。
【００７０】
また、もし、一つのキャパシタを用いて比較的正確な差値を抽出するためには、キャパシタの大きさが非常に大きくならなければならない。したがって、ミラーキャパシタの構造を採択して、小さい大きさのキャパシタのみでも隣接した受信側電極間の比較的正確な電圧の差値を抽出することができる。
【００７１】
その他にも、ミラーキャパシタの構造を採択することで得ることができる一つの長所は、Φ５スイッチがｏｆｆされる時に発生する電荷注入（ｃｈａｒｇｅ  ｉｎｊｅｃｔｉｏｎ）の問題をほとんど無視できるようにする点である。
すなわち、スイッチとキャパシタが共存する構造では、このような電荷注入の問題が存在するが、ミラーキャパシタ構造を用いると、たとえΦ５スイッチが消えて電荷注入が発生しても、それによる変化は無視することができる程度になる。
【００７２】
しかし、このような長所を有するミラーキャパシタの構造は、その効果のために必ず必要な条件がある。それは、Ｎ−ＭＯＳＦＥＴが飽和（ｓａｔｕｒａｔｉｏｎ）領域に存在しなければならないということである。このような条件を満足させるためには、上記でも言及したように、Φ１スイッチとΦ２スイッチとを同時にｏｆｆするようにする。
仮に、Φ１スイッチをΦ２スイッチよりも先にｏｆｆすると、タッチパターンにおいてノイズが受信部に流入する時に、そのノイズによってＮ−ＭＯＳＦＥＴのゲート電圧が揺れて、Ｎ−ＭＯＳＦＥＴが飽和領域から外れることがある。このため、これを防止するために、Φ１スイッチとΦ２スイッチとを同時にｏｆｆするようにする。
【００７３】
Φ１スイッチとΦ２スイッチをｏｆｆした後の動作は、隣接した受信側電極との電圧の差を抽出し、その差を増幅して、その増幅値をインテグレイションキャパシタＣｉｎｔに伝達するための準備動作であって、そのためには、Φ３スイッチをｏｆｆし、少しの時間間隔の後にΦ４スイッチをｏｆｆする。
【００７４】
このように、スイッチを順次にｏｆｆする理由は、Φ３スイッチのｏｆｆによる電荷注入が出力側に流れないようにするためである。すなわち、第２ブロックと第３ブロックとの間に位置したＣ３が、Φ３スイッチのｏｆｆによる電荷注入を防止する役割を果たすことができるためには、Φ３スイッチがｏｆｆされる瞬間にΦ４スイッチがｏｎになっていなければならないためである。
【００７５】
Φ３スイッチとΦ４スイッチを順次にｏｆｆした後には、Φ５スイッチをｏｆｆした後にΦ６をｏｎする。これを通じて、隣接した受信側電極間の二つの電圧が比較されて差値が抽出され、差値が第２ブロックによってＮ倍増幅される。そして増幅された値は第３ブロックに伝達される。
【００７６】
電圧の差値をＮ倍増幅させるために、第２ブロックのキャパシタの大きさをＣｄ／Ｎとして、容量分割（ｃａｐａｃｉｔｉｖｅ  ｄｉｖｉｓｉｏｎ）を通じて二つの電圧の差をＮ倍増幅させる。また、Φ５スイッチのｏｆｆによる電荷注入は、上述したように、ミラーキャパシタ構造によってほとんど無視することができる。上記のような一連の過程が続けて繰り返されて、第３ブロックのインテグレイションキャパシタＣｉｎｔに、隣接した受信側電極間の電圧差値の増幅値が蓄積される。
【００７７】
図８は、累積部の概念を示す回路図である。前記累積部（３４）は、ある信号（電圧）を記憶し、その次に記憶しなければならない信号が来るまで保持して置くサンプルアンドホールド（ｓａｍｐｌｅ  ａｎｄ  ｈｏｌｄ、Ｓ／Ｈ）回路であって、図面上にもＳ／Ｈで表記される。
【００７８】
Ｓ／Ｈに二つのブランチ（ｂｒａｎｃｈ）とキャパシタがあることは、一つの駆動側電極に対応する蓄積電圧値をサンプリング（ｓａｍｐｌｉｎｇ）すると同時に、その前の駆動側電極に対応する蓄積電圧値をホールド（ｈｏｌｄ）しながら信号変換部（３５）に伝達するようにするためである。すなわち、サンプリング及び信号変換部への伝達を同時に行うことによって、全タッチパターン部をスキャニングする時間を減らすことができる。
【００７９】
Ｓ／ＨのΦ６，１スイッチとΦ６，２スイッチは、第３ブロックのΦ６と同時にｏｎ／ｏｆｆされるスイッチであり、一つのスイッチがｏｎ／ｏｆｆを繰り返すとき、他のスイッチは続けてｏｆｆされて、一つの駆動側電極に対する蓄積値を一つのキャパシタにのみサンプリングするようにする。
また、サンプリングを繰り返すキャパシタのブランチにあるΦｈスイッチはｏｆｆして置き、残りのブランチにあるΦｈスイッチはｏｎして、そのブランチにあるホールド電圧値を信号変換部（３５）に伝達するように準備させる。（バッファー（ｂｕｆｆｅｒ）の後端に位置するキャパシタにその電圧値を出力）
【００８０】
その後、Φｔｒによって、ホールド電圧値は信号変換部（ＡＤＣ）に伝達される。
【００８１】
最後に、第１ブロックの上側に位置したΦｋスイッチは、受信電極を迅速にリセット（ｒｅｓｅｔ）させるためのスイッチであると共に、駆動信号のＨｉｇｈ−ｔｏ−Ｌｏｗ遷移による反対電荷の発生を防止する役割を果たすリセット部（３６）である。
【００８２】
電荷の反対方向の発生は、電圧差値を抽出する際に、反対符号の差を生じさせるため、リセット部（３６）は、このような反対方向の電荷の発生を防止する。
【００８３】
図９は、図６の回路図において、各スイッチの開閉シーケンスを示すシーケンス図であって、全てのスイッチのｏｎ／ｏｆｆ動作の順序を示している。
【００８４】
次に、上記図６の回路を具体的に設計した例、及びこの時に考慮しなければならない事項について説明する。
【００８５】
図１０は、図６の１番目のブロックのミラーキャパシタ構造を示す回路図である。
【００８６】
Φ２、Φ５、Φ６、Φｋのスイッチは、全て相互補完的（Ｃｏｍｐｌｅｍｅｎｔａｒｙ）な構造で設計した。このような相互補完的な構造のスイッチを使用する理由は、次の通りである。
【００８７】
タッチパターン部において受信部に流入される電圧にノイズが発生すると、電圧はΦｋスイッチ（リセット部）によるリセット電圧を基準に上下に揺れるようになる。このとき、そのリセット電圧を地面（ＧＮＤ）に置くと、受信部（３０）に流入される電圧が０以下に低下する場合が生じ、電圧が０以下に低下すると、ＭＯＳＦＥＴのリバースボディーダイオード（ｒｅｖｅｒｓｅ  ｂｏｄｙ  ｄｉｏｄｅ）によって電荷が漏れる現象が生じ得る。スイッチのゲート電圧が０からＶＤＤにスイッチングし、受信部に流入される電圧が０以下に大きく低下すると、スイッチを完全にｏｆｆすることができなくなることもある。
【００８８】
これを防止するために、Φｋスイッチによるリセット電圧をＶＤＤ／２とし、それを基準に受信部に流入する電圧が上下に揺れるようにした。また、そのような動作においてスイッチを完全にｏｎするために、相互補完的な構造を採択した。
【００８９】
このような構造のスイッチの場合、電圧のレベルに関係なくスイッチを完全にｏｎさせるという特徴以外にも、スイッチがｏｆｆされる際に、電荷注入を減少させるという長所がある。
【００９０】
次に、Φ１スイッチの場合も、Ｎ−ＭＯＳＦＥＴ及びその大きさの半分になるダミー（ｄｕｍｍｙ）ＭＯＳＦＥＴを置くことによって電荷注入の影響を低減させた。
【００９１】
なお、ミラーキャパシタ構造の場合、ノイズ変化に対して迅速に回復できるように、電流源の電流の大きさ及びＮ−ＭＯＳＦＥＴのサイズの調節を通じて、それのＢＷを２５ＭＨｚ程度に十分に大きくした。
【００９２】
最後に、Φｋスイッチの場合、タッチパターンの受信電極を迅速にリセットさせなければならないので、その大きさを他のスイッチに比べて１０倍大きく設計した。
【００９３】
図１１は、図６の第２及び第３ブロックの構造を示す回路図である。
【００９４】
Φ３スイッチは、Ｎ−ＭＯＳＦＥＴ及びその大きさの半分であるダミーＭＯＳＦＥＴを置くことによって、電荷注入の影響を低減できるように設計した。また、電圧の差を増幅する構造のために、容量分割（ｃａｐａｃｉｔｉｖｅ  ｄｉｖｉｓｉｏｎ）の効果を示すことができる構造を採択し、簡単にＮ−ＭＯＳＦＥＴ及び電流源を通じてこれを具現した。
電圧をＮ倍増幅させるために、第２ブロックのキャパシタの大きさをＣｄ／Ｎとし、増幅比を調節可能なようにするために、様々な大きさのキャパシタＣｄを置いて、そのうち一つを選択できるようにした。
電圧の増幅された差値を蓄積するための第３ブロックでは、フォールデッドカスコードアンプ（ｆｏｌｄｅｄ  ｃａｓｃｏｄｅ  ａｍｐ）を設計した。単純な単一のトランジスタアンプを利用せずに、このようなフォールデッドカスコードアンプを利用することによって、インテグレイションキャパシタに蓄積される電圧の開始をＶＤＤ／２とするようにした。
【００９５】
これは、二つの隣接した受信側電極を比較して差値を抽出する際に、隣接した受信側電極のさらに大きい電圧値が右側に位置するか、左側に位置するかによって電荷の移動方向が変わり、インテグレイションキャパシタに蓄積される電圧も反対方向に蓄積されるので、その開始電圧を両方向の最終到達地点である０とＶＤＤとの中間電圧であるＶＤＤ／２としたものである。Φ４のスイッチの場合も、電荷注入の影響を低減するために、ダミースイッチ（ｄｕｍｍｙ  ｓｗｉｔｃｈ）の構造とした。
【００９６】
最後に、Φ６スイッチの場合、インテグレイションキャパシタの最終蓄積値の電圧レベルに関係なく全て通過させることができるように、相互補完構造のスイッチを使用した。これは、電荷注入の影響を低減する役割も果たすようになる。
【００９７】
図１２は、Ｓ／Ｈの構成を示す回路図である。
【００９８】
Ｓ／Ｈのスイッチの場合、０からＶＤＤまでの電圧レベルを全て通過させることができなければならないので、相互補完的なスイッチ構造で設計した。これを通じて、付随的に電荷注入の影響を低減することができた。
バッファー（Ｂｕｆｆｅｒ）の場合、ｒａｉｌ−ｔｏ−ｒａｉｌ入出力構造を有しなければならず、多くのオフセット（ｏｆｆｓｅｔ）が発生しないようにするために、ゲイン（ｇａｉｎ）も十分に大きくなければならず、一つの駆動電極に対応する全ての値を短時間内に全てＡＤＣに伝達しなければならないので、大面積を目標とする際に、少なくとも１０ＭＨｚ以上のＢＷおよび十分なスルーレート（ｓｌｅｗ  ｒａｔｅ）が必要であると判断した。そのような構造を満足するバッファーを作るために、図１３のＡｍｐを設計した。
【００９９】
図１３は、Ｓ／ＨのＯｐ  Ａｍｐ回路の構造を示す回路図であって、Ｒａｉｌ−ｔｏ−Ｒａｉｌ水準の入力（ｉｎｐｕｔ）のために、入力端は相互補完的な構造を選択し、出力端もまたｒａｉｌ−ｔｏ−ｒａｉｌ水準で、安定度を確保した状態で、ＢＷは大きくしなければならなかったので、出力端のノードのみが高インピーダンスノードである一種のカレントミラー方式（ｃｕｒｒｅｎｔ  ｍｉｒｒｏｒ  ｔｙｐｅ）のＡｍｐを設計した。
【０１００】
また、相対的に高い電圧ゲインを得るために、出力端をカスコード（ｃａｓｃｏｄｅ）形態に設計した。カスコード形態において必要なバイアス電圧ＶN、ＶPは、図１３の（ａ）図面でのように、電流とダイオードＭ４９、Ｍ５０、Ｍ５２、Ｍ５３を通じて形成した。
【０１０１】
最後に、図１４は、図６の各ブロックに必要な電流供給の構造を示す回路図である。
【０１０２】
これは、一定の外部電圧ＶＭ及び抵抗Ｒcrを通じて所望の電流を形成し、その形成された電流をカスコードカレントミラー（ｃａｓｃｏｄｅ  ｃｕｒｒｅｎｔ  ｍｉｒｒｏｒ）を通じて複写して、比較的正確な複数個の電流源を形成できるように設計した。そのために、Ａｍｐを設計し、Ａｍｐの出力端子とマイナス入力端子とをソースフォロアー（ｓｏｕｒｃｅ  ｆｏｌｌｏｗｅｒ）Ｍ７８を通じて接続した。
また、カスコードカレントミラーのバイアス電圧は、そのミラー（ｍｉｒｒｏｒ）に流れる電流及び抵抗Ｒ１、Ｒ２の大きさに基づいて形成した。最後に、Ａｍｐのバイアス電流（ｂｉａｓ  ｃｕｒｒｅｎｔ）は正確でなくてもよいので、ＶＤＤ及び抵抗、そして一端のＭＯＳＦＥＴミラーを通じて形成した。
【０１０３】
以下、本発明の受信部の動作をＣａｄｅｎｃｅツールを通じてシミュレーションした結果について説明する。シミュレーションのために、タッチパターンをＲＣモデリングを通じて回路的に構成した後、そのモデルに電圧を印加し、それに対応する信号を観察することによって受信部の動作を確認した。タッチパターンは、寄生抵抗、カップリングキャパシタンス、垂直（ｖｅｒｔｉｃａｌ）キャパシタンスを全て含んでモデリングした。
【０１０４】
図１５は、タッチの有無によって発生する電圧波形を示す第１参照図で、図１６は、タッチの有無によって発生する電圧波形を示す第２参照図で、図１７は、タッチの有無によって発生する電圧波形を示す第３参照図である。
【０１０５】
本発明の受信部の検証のために、Ｓ／Ｈのキャパシタ電圧を観察した。実際のシミュレーション波形に先立ち、まず、それの理論的な形態を受信部の構造を用いて示すと、図１５乃至図１８に示した通りである。
【０１０６】
仮に、タッチが発生した受信側電極の電圧値を格納しているＣｄの電圧値が、タッチが発生しなかった受信側電極の電圧値を格納しているＣ１、Ｃ２の電圧値と比較されれば、Ｃ１のミラー効果によって、Ｃｄの電圧がＣ１の電圧に付くことになる。
【０１０７】
このとき、タッチが発生すると、さらに低い電圧が発生するようになるので、Ｃｄの電圧が電圧の比較時に上昇することになる。それによって、電圧増幅構造の出力は下降する形態を示すようになる。
【０１０８】
結局、これは、電荷を蓄積する過程で、Ｓ／Ｈキャパシタの電圧を階段式に増加させるようになる。逆の場合には、Ｓ／Ｈキャパシタの電圧を反対に階段式に減少させるようになる。比較する二つの受信側電極のタッチ状態が同一であれば（二つともタッチ、二つとも非タッチ）、電圧の比較による電圧の変化がないので、Ｓ／Ｈのキャパシタの電圧もまた一定に維持される。
【０１０９】
図１９は、本発明のシミュレーションによる電圧波形を示す第１グラフであって、実際のシミュレーション波形は図１９の通りである。
【０１１０】
これは、ノイズがない状況でのシミュレーション波形である。タッチをモデリングするために、タッチがなされるポイントのカップリングキャパシタンスを他のカップリングキャパシタンスに比べて小さく設定した。
【０１１１】
このとき、波形の形態は、上記で明らかにした理論的な形態と類似していることを確認することができる。したがって、これは、回路の正常な動作を検証するものであると言える。
図１９（ａ）の波形は、電圧の形態をそのまま示したものであり、このとき、一定でなければならない電圧が少し下に傾いたことを見られる。このように、傾き現象は、反復的な積分過程でスイッチの電荷注入のような付随的な影響によるものであると言える。このとき、そのような影響による傾き値を基本値として設定しておき、残りの値をその基本値の相手値として設定しておくと、タッチパネルにおいてタッチポイントを基準に左側と右側の電圧波形の形態が反対になるという事実を勘案するとき、以降のデジタルプロセシングを通じたタッチポイントの判別が容易になる。
【０１１２】
基本値を基準にして見た波形の形態は、図１９（ｂ）の波形の通りである。このとき、上下に向かう二つの波形は、基本値である中央の一直線を基準にしてほとんど対称の形態を示す。
【０１１３】
図１８は、ノイズ生成器を通じて生成されたノイズ波形を示すグラフで、図２０は、本発明のシミュレーションによる電圧波形を示す第２グラフであって、図１８のようなディスプレイノイズをモデリングして、タッチパターンＲＣモデルに印加した時の波形の様子である。ディスプレイノイズは、タッチパターンの垂直キャパシタンスを通じて流入されるようにモデリングした。
【０１１４】
ここでの波形も回路の正常な動作を証明し、これを通じて、タッチの判別に問題がないことを類推することができる。また、図２０（ｂ）の波形も基本値を基準にして見た波形の形態である。
【０１１５】
図２１は、本発明のシミュレーションによる電圧波形を示す第３グラフであって、ディスプレイノイズとタッチノイズ（６０Ｈｚ、５０ｋＨｚのノイズ）を全て印加した時の波形の様子である。ノイズの流入をモデリングするために、ノイズソースとタッチがなされるタッチパターンとの間にキャパシタンスを位置させた。
【０１１６】
上記の波形もまた、先の波形に比べて歪んだ様子を見ることができるが、大きくは、その形態が一致するので、回路の正常な動作を証明し、これを通じて、タッチの判別が可能であることを類推することができる。また、図２１（ｂ）の波形も基本値を基準にして見た波形の形態である。
【０１１７】
上記のような各シミュレーション波形は、本発明の受信部の正常な動作を証明しており、そのように得た波形の最終値をＡ／Ｄ変換部を通じてデジタル変換（ｄｉｇｉｔａｌ  ｃｏｎｖｅｒｓｉｏｎ）して、デジタルプロセシングを経ると、それを通じてタッチの判別をすることができる。
【０１１８】
図２２は、本発明の第２実施例に係る構成を示すブロック図で、図２３は、本発明の第２実施例において印加される駆動信号を示す概念図であって、上述した本発明の第１実施例において回路自体で発生するオフセットを解決するためのオフセット補正部が追加された様子を示している。
【０１１９】
本発明の第２実施例は、駆動側電極（１１）と受信側電極（１２）からなるタッチパターン部（１０）、駆動部（２０）、受信部（３０）からなり、駆動側電極と受信側電極との間に発生するカップリングキャパシタンスを用いてタッチを判別するタッチスクリーンの信号検出システムという基本概念は第１実施例と同一であるので、以下、第１実施例の相違点のみを記述し、同一の構成及び重複する説明に関する記載を省略する。
【０１２０】
具体的には、前記駆動部（２０）は、隣接した二つの駆動側電極に同時に駆動信号を印加し、且つ両駆動側電極に入力されるパルス間の時間差が発生するように駆動信号を印加して、駆動信号が印加される二つの駆動側電極の信号差を通じてオフセットを補正するものである。もちろん、第１実施例と同様に、駆動信号が印加されない駆動側電極はフローティングさせ、駆動側電極の両端部に同時に駆動信号が印加されることが好ましい。
【０１２１】
このとき、一つの駆動側電極に印加される駆動信号は、オフセットを格納するための駆動信号であり、他の駆動側電極に印加される駆動信号は、前の駆動側電極で格納したオフセットを引き、出力信号として伝達するための駆動信号である。
【０１２２】
前記受信部（３０）は、前記受信側電極の一端部に接続されて、隣接する受信側電極間の差値を抽出して増幅させて出力するという点において第１実施例と類似するが、二つの駆動側電極に印加された駆動信号によって受信側電極間の差値が連続的に２個生成されるので、後に発生した差値から前に発生した差値を引いて出力するようになる。また、第１実施例と同様に、前記駆動側電極からの駆動信号が受信されない受信側電極はフローティングされる。
【０１２３】
具体的に、前記受信部（３０）は、各受信側電極（１２）の端部に接続されて、駆動信号による電荷が蓄積されるキャパシタ部（３１）と、一つの受信側電極とそれに隣接した受信側電極との間の信号の差値を抽出する抽出部（３２）と、前記抽出部（３２）の差値を増幅する増幅部（３３）と、一つの駆動側電極の駆動信号に対する増幅された差値を格納して置き、他の駆動側電極の駆動信号に対する増幅された差値から前記格納された差値を引くオフセット補正部（３７）と、前記オフセット補正部（３７）の出力値を蓄積させて格納した後、出力する累積部（３４）と、前記累積部（３４）から出力される累積信号をデジタル値に変換して出力する信号変換部（３５）と、を含む。
【０１２４】
具体的な動作を２種類の方式によって説明する。図２５は、オフセットを補正する方式を示す回路図で、図２６は、図２５の回路図において各スイッチの開閉シーケンスを示すシーケンス図である。
【０１２５】
一番目の駆動側電極に駆動信号を印加する際には、Φ４スイッチをｏｎにし、その時に発生した増幅された差値をＣ３キャパシタに格納する。Ｃ３キャパシタにオフセット値を格納した後には、Φ４スイッチをｏｆｆした状態に維持してＣ３キャパシタに格納された値が維持されるようにする。
以降、次の駆動側電極に駆動信号の印加によって発生する信号の差値を増幅し、その増幅値から、その前の駆動側電極を通じて格納したオフセット値を引いた後、その値をＣｉｎｔに累積させる。このように、駆動を交互に行いながらオフセットを除去した増幅差値を続けて累積するようになる。
【０１２６】
図２７は、オフセットを補正する他の方式を示す回路図で、図２８は、図２７の回路図において各スイッチの開閉シーケンスを示すシーケンス図である。上述したように、図２５を通じて説明した方法とは異なる方法を使用してオフセットを補正する様子を示している。
【０１２７】
この場合、駆動側電極に駆動信号が印加される部分においては同一であるが、オフセットを格納するキャパシタがＣ３ではなくＣｉｎｔになるという点で差がある。これによって、動作する方式において差が発生する。この場合、一番目の駆動信号によってオフセットを格納する段階（ｐｈａｓｅ）でのＣｉｎｔ接続経路とその次の段階でのＣｉｎｔ接続経路とが交替（ｓｗａｐｐｉｎｇ）されることによって、オフセット補正がなされる。
図２５のように、Ｃ３にオフセットを格納する構造の場合、Ｃｉｎｔに一定のオフセット誘発電荷が流入する場合に、そのオフセットを補正させることができないが、図２７のような構造では、そのような経路で発生するオフセットも補正させることができる。
【０１２８】
図２９は、ミラーキャパシタ構造をリセットさせるスイッチが追加された回路図であって、図２６及び図２８のスイッチシーケンスからみると、Ｃ１、Ｃ２キャパシタ（Ｍｉｌｌｅｒ  Ｃａｐ）をリセットさせるスイッチであるΦｒｓｔスイッチの動作も含まれている。これは、キャパシタの初期値をもっと明確にするためである。
【０１２９】
図２４は、図２２において駆動信号が印加される駆動側電極に隣接した駆動側電極が接地される様子を示す概念図である。前記駆動部（２０）は、駆動信号が印加される駆動側電極に隣接した駆動側電極を接地させ、駆動信号が印加されたり、接地された駆動側電極を除外した残りの駆動側電極をフローティングさせる様子を示している。
【０１３０】
すなわち、今までの方式の場合、駆動側電極に接続された配線が互いに密接に位置しているので、配線同士間のカップリングキャパシタンスによって、駆動信号が印加されない駆動側電極にも不所望の信号が発生するようになる。
【０１３１】
このような信号の影響はたとえ微小であっても、受信部に誤った値が出力されるようにする要因になり得る。したがって、このような現象を防止するために、駆動信号が印加される駆動側電極以外の全ての駆動側電極をフローティングさせる代わりに、駆動信号が印加される駆動側電極と最も隣接した二つの電極は接地（ｇｒｏｕｎｄｉｎｇ）させてシールド効果を得、他の駆動側電極に伝達されるカップリング信号を減少させる。
【０１３２】
上述した構造に基づいて説明すると、駆動側電極を駆動するために、図２のように複数個の配線が伸びている。このとき、その配線が隣接（集中）している付近には、配線同士間にカップリングキャパシタンスが存在する。このようなカップリングキャパシタンスによって不所望の信号がカップリングされて、フローティングさせた他の駆動側電極に印加され、それが、不所望の出力につながるようになる。
したがって、このような問題を解消するために、駆動信号が印加される駆動側電極と最も隣接した二つの駆動側電極を接地させる。この場合、ＲＣ遅延の面においては（フローティングの目的がＲＣ遅延を減少させることであるから）多少の犠牲を伴うが、その犠牲はタッチスクリーンが大面積であるほど微小であると言える。
【０１３３】
本発明の権利は、上記で説明した実施例に限定されず、請求範囲に記載されたところによって定義され、本発明の分野における通常の知識を有する者が、請求範囲に記載された権利範囲内で多様な変形及び修正をすることができるということは自明である。
【符号の説明】
【０１３４】
１０    タッチパターン部
１１    駆動側電極
１２    受信側電極
２０    駆動部
３０    受信部
３１    キャパシタ部
３２    抽出部
３３    増幅部
３４    累積部
３５    信号変換部
３６    リセット部
３７    オフセット補正部
【図１】
0005645995.tif 000004
【図２】
0005645995.tif 000005
【図３】
0005645995.tif 000006
【図４】
0005645995.tif 000007
【図５】
0005645995.tif 000008
【図６】
0005645995.tif 000009
【図７】
0005645995.tif 000010
【図８】
0005645995.tif 000011
【図９】
0005645995.tif 000012
【図１０】
0005645995.tif 000013
【図１１】
0005645995.tif 000014
【図１２】
0005645995.tif 000015
【図１３】
0005645995.tif 000016
【図１４】
0005645995.tif 000017
【図１５】
0005645995.tif 000018
【図１６】
0005645995.tif 000019
【図１７】
0005645995.tif 000020
【図１８】
0005645995.tif 000021
【図２２】
0005645995.tif 000022
【図２３】
0005645995.tif 000023
【図２４】
0005645995.tif 000024
【図２５】
0005645995.tif 000025
【図２６】
0005645995.tif 000026
【図２７】
0005645995.tif 000027
【図２８】
0005645995.tif 000028
【図２９】
0005645995.tif 000029
【図１９】
0005645995.tif 000030
【図２０】
0005645995.tif 000031
【図２１】
0005645995.tif 000032