(57)【特許請求の範囲】
【請求項１】
交互に配置されている第１電極と第2電極と、前記第1電極と第2電極に対向して配置されている第3電極を備える表示パネルを有するプラズマディスプレイ装置であって、
前記第1電極と前記第2電極の間の電界の極性が交互に変化する様に、値の異なる第１の放電維持電位と第2の放電維持電位を前記第1電極と第2電極に対して印加する1周期中において、前記第3電極の状態に対し、固定電位に接続している状態とハイインピーダンス状態を設け、
前記第3電極の状態を固定電位に接続している状態からハイインピーダンス状態への切り替えタイミングは、前記第1電極または第2電極の電位が、前記第１の放電維持電位と第2の放電維持電位の内の低い側の電位にある状態から上昇させるための制御を開始する以降であり、且つ前記第1電極または第2電極に対して前記第1の放電維持電位と第2の放電維持電位の内の高い側の放電維持電位を印加する以前であり、
前記第3電極の状態をハイインピーダンス状態から固定電位に接続している状態への切り替えタイミングは、前記第1電極または第2電極の電位が、前記第１の放電維持電位と第2の放電維持電位の内の高い側の電位にある状態から下降した後であって、前記第1電極または第2電極に対して前記第1の放電維持電位と第2の放電維持電位の内の低い側の放電維持電位を印加する以後であり、
前記第3電極の状態を固定電位に接続している状態からハイインピーダンス状態への切り替えタイミングｔ1、前記第1電極または第2電極の電位が、前記第１の放電維持電位と第2の放電維持電位の内の低い側の電位にある状態から上昇させるための制御を開始するタイミングt2、前記第1電極または第2電極に対して前記第1の放電維持電位と第2の放電維持電位の内の高い側の放電維持電位を印加するタイミングt3、前記タイミングt1における前記第1電極または第2電極の電位V(t1)、前記第１の放電維持電位と第2の放電維持電位の内の高い側の電位Vs、前記第3電極を駆動する駆動回路電源電圧Vaが、
Va  ＞  (Vs-V(t1))/2、且つt1≠t3、なる関係を満たすことを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１に記載のプラズマディスプレイ装置であって、
前記第3電極の状態をハイインピーダンス状態から固定電位に接続している状態への切り替えタイミングｔ4、前記第1電極または第2電極の電位が、前記第１の放電維持電位と第2の放電維持電位の内の高い側の電位にある状態から下降し、前記第1電極または第2電極に対して前記第1の放電維持電位と第2の放電維持電位の内の低い側の放電維持電位を印加するタイミングt5、前記第1電極または第2電極の電位が、前記第１の放電維持電位と第2の放電維持電位の内の低い側の電位にある状態から上昇させるための制御を開始するタイミングt6が、
t5 ≦ t4 ＜ t6、なる関係を満たすことを特徴とするプラズマディスプレイ装置。
【請求項３】
交互に配置されている第１電極と第2電極と、前記第1電極と第2電極に対向して配置されている第3電極を備える表示パネルを駆動する駆動回路であって、
前記第1電極と前記第2電極の間の電界の極性が交互に変化する様に、値の異なる第１の放電維持電位と第2の放電維持電位を前記第1電極と第2電極に対して印加する1周期中において、前記第3電極の状態に対し、固定電位に接続している状態とハイインピーダンス状態を設ける機能を有し、
前記第3電極の状態を固定電位に接続している状態からハイインピーダンス状態への切り替えタイミングは、前記第1電極または第2電極の電位が、前記第１の放電維持電位と第2の放電維持電位の内の低い側の電位にある状態から上昇させるための制御を開始する以降であり、且つ前記第1電極または第2電極に対して前記第1の放電維持電位と第2の放電維持電位の内の高い側の放電維持電位を印加する以前とし、
前記第3電極の状態をハイインピーダンス状態から固定電位に接続している状態への切り替えタイミングは、前記第1電極または第2電極の電位が、前記第１の放電維持電位と第2の放電維持電位の内の高い側の電位にある状態から下降した後であって、前記第1電極または第2電極に対して前記第1の放電維持電位と第2の放電維持電位の内の低い側の放電維持電位を印加する以後であり、
前記第3電極の状態を固定電位に接続している状態からハイインピーダンス状態への切り替えタイミングｔ1、前記第1電極または第2電極の電位が、前記第１の放電維持電位と第2の放電維持電位の内の低い側の電位にある状態から上昇させるための制御を開始するタイミングt2、前記第1電極または第2電極に対して前記第1の放電維持電位と第2の放電維持電位の内の高い側の放電維持電位を印加する動作タイミングt3、前記タイミングt1における前記第1電極または第2電極の電位V(t1)、前記第１の放電維持電位と第2の放電維持電位の内の高い側の電位Vs、前記第3電極を駆動する駆動回路電源電圧Vaが、
Va  ＞  (Vs-V(t1))/2、且つt1≠t3、なる関係を満たすことを特徴とする駆動回路。
【請求項４】
請求項３に記載の駆動回路であって、
前記第3電極の状態をハイインピーダンス状態から固定電位に接続している状態への切り替えタイミングｔ4、前記第1電極または第2電極の電位が、前記第１の放電維持電位と第2の放電維持電位の内の高い側の電位にある状態から下降し、前記第1電極または第2電極に対して前記第1の放電維持電位と第2の放電維持電位の内の低い側の放電維持電位を印加する動作タイミングt5、前記第1電極または第2電極の電位が、前記第１の放電維持電位と第2の放電維持電位の内の低い側の電位にある状態から上昇させるための制御を開始するタイミングt6が、
t5 ≦ t4 ＜ t6、なる関係を満たすことを特徴とする駆動回路。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（PDP）のような容量性負荷の駆動方法及び装置に関する。
【背景技術】
【０００２】
PDPを用いたフラットパネルディスプレイ（FPD）装置は、安価に薄型化、大型化を図れる利点を有し、FPD市場において、液晶を用いたFPDと並ぶ主要製品となっている。近年これらFPD装置には、大画面化や高精細化等、高画質化が求められると共に、低消費電力化への要求も高まっている。PDPの発光メカニズムは、パネル内の充填ガスに対する高電圧印加による放電で発生する紫外線により、蛍光体を励起して可視光を得るというものであり、その発光を制御する駆動装置には百数十Vの高電圧信号が用いられる。また、パネルの構造は、誘電体やガス等を電極ではさむ構造となるため、大きな容量負荷とみなされる。PDPでは、この容量負荷に対して、前記高電圧信号を印加する際の電力損失が、上記求められている低消費電力化を達成する障害の一つとなっている。
【０００３】
この容量負荷の充放電に伴う電力損失の低減を目的として、特許文献1が開示されている。ここでは、上記容量負荷に充電されている電力を回収し、再び容量負荷の充電に使用するための電力回収手段が示されている。具体的な方法は、上記容量負荷（C）に対してインダクタ（L）を介して別の容量を接続し、LC共振により容量間でエネルギーの移行を行うことにより、上記容量負荷に充電されている電力を回収し再利用するというものである。上記技術は、容量負荷への電力を効率的に再利用することで、低消費電力化を図るというものであるが、電力の回収効率は、LC共振回路内に含まれる損失成分（R）により100%に達することは無い。従って、有限の損失要因を伴う電力回収方式を用いて更に電力削減を行うには、容量負荷そのものの削減が必要になる。しかし、容量負荷となるパネル容量は、効率的な放電を得るためのパネル構造に付随して決まる特性であるため、その削減は容易ではない。これに対して、目的は低消費電力化と異なるが、パネルを駆動する信号の条件により、擬似的に容量負荷が変化する様に制御を行う技術が、特許文献2により開示されている。
【０００４】
特許文献2に記載されている技術は、平行に配置されたX放電維持電極、Y放電維持電極と、それらと交差するように配置されているアドレス電極を有するPDPにおいて、前記X放電維持電極とY維持放電電極間で放電が行われている期間中に、前記アドレス電極の一部を0V等の固定電位に接続すると共に、他のアドレス電極を0V等の固定電位に接続しないで電気的にフローティング状態にする（以下、ハイインピーダンス化とする）することにより、維持放電のピーク電流を低減している。維持放電期間中にハイインピーダンス化された一部のアドレス電極の電位は、ハイインピーダンス化によりX放電維持電極とY放電維持電極のそれぞれの電圧の中間値になる。これにより、0V等の固定電位に接続されたアドレス電極とハイインピーダンス化されたアドレス電極では電位が異なるようになる。その結果、前記X放電維持電極とY維持放電電極とアドレス電極の交点に存在する放電セルの放電条件が変わり、放電タイミングがずれ、維持放電のピーク電流が低減する。本従来技術の効果は、維持放電中にアドレス電極をハイインピーダンス化することで、パネルの容量を変化させることにより得られているといえる。
【０００５】
【特許文献１】米国特許第4707692号明細書
【特許文献２】特開2006-58436号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、一般的にアドレス電極を駆動する制御回路の電源電圧（Va）は、前記X放電維持電極とY維持放電電極の制御信号振幅（Vs）よりも小さく、特にVa＜Vs/2の関係にある場合には、ハイインピーダンス化した際にアドレス電極の電位がVaを超えるためハイインピーダンス状態を保てなくなる。本現象は、上記特許文献２においては、その目的を阻害する要因にはなら無いが、ハイインピーダンス化により見かけ上の容量を低減し、低電力化を図るという目的においては重大な課題となる。これを回避するためには、前記アドレス電極の駆動回路を高耐圧化し、電源電圧Vaを高くし、ハイインピーダンス状態を保てる用にする等の必要があるが、駆動回路の高耐圧化は、部品コストの上昇をまねく。
【０００７】
本発明は、上記課題に鑑みて上記アドレス電極を維持放電期間中にハイインピーダンス化し、見かけ上の容量を低減することで、PDPの低消費電力化を図る方式を、アドレス電極の駆動回路を高耐圧化することなく、低コストに実現することを目的としている。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の一実施の態様は、例えば特許請求の範囲に記載された技術的思想を用いる。
【発明の効果】
【００１２】
本発明によれば、アドレス電極を放電維持電極駆動動作に対して適宜適切なタイミングでハイインピーダンス化することにより、パネル容量が見かけ上低減され、無効電力が低減される。これにより、プラズマディスプレイ装置の消費電力を低減できる。
【００１３】
また、本発明によれば、ハイインピーダンス時のアドレス電極電位変化を、アドレス電極駆動回路の電源電圧範囲内にすることが出来るため、低コストに機能を実現可能となる。
【００１４】
そして、本発明は、アドレス電極を駆動する制御回路の電源電圧（Va）と、X放電維持電極とY維持放電電極の制御信号振幅（Vs）の関係が、Va＜Vs/2である場合にも有効である。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施例１および２を説明する。
【実施例１】
【００１６】
図1(a)は、PDPの構成を説明する図である。PDPは、表面パネル113と表面パネル113に対向する裏面パネル114の間にリブ（支持部材）118が形成されている。該リブ118は、一般的には箱型であり、上記表面パネル113、裏面パネル114、及びリブ118により個別の放電空間119（放電セル、または画素）が形成される。また、表面パネル113にはX放電維持電極115とY放電維持電極116が交互に平行に形成されている。また、裏面パネル114にはX放電維持電極115とY放電維持電極116に交差する方向にアドレス電極117が形成されている。
【００１７】
図1(b)に、図1(a)中の線分ABに沿った断面構造を示す。表面パネル101にはX放電維持電極103とY放電維持電極104が形成され、さらにそれらを覆う形で誘電体膜102が形成されている。裏面パネル109には、アドレス電極108が形成され、それを覆う形で誘電体膜107が形成されている。表面パネル101と裏面パネル109はリブ105とリブ106を挟んでいる。このような構成であるため、上記各電極間には大きな寄生容量が存在する。X放電維持電極103とY放電維持電極104間には容量Cxyが、X放電維持電極103とアドレス電極108の間には容量Cxaが、更にY放電維持電極104とアドレス電極108の間には容量Cｙaが存在する。また、上記各電極は、電極駆動回路が接続されている。
【００１８】
図1(c)は、上記各寄生容量と各駆動回路の接続関係を等価回路で示した図である。ここでは、X放電維持電極駆動回路110を“X”、Y放電維持電極駆動回路111を“Y”と示している。また、説明の簡略化のため、両者の構成を同一としている。X放電維持電極駆動回路110とY放電維持電極駆動回路111は、これら駆動回路の電源Vsと、放電維持電圧を印加するスイッチ回路（S3x、S4x、S3y、S4y）と電力回収回路（Lx、S1x、S2x、D3ｘ、D4x、Ly、S1y、S2y、D3y、D4y）が主な構成要素である。アドレス電極駆動回路112は、この駆動回路の電源Vaと、スイッチ回路（S1a、S2a、D1a、D2a）が主な構成要素である。各駆動回路の出力は各電極に接続され、各電極間の寄生容量で接続されている。尚、電源Vsと電源Vaの電位は異なる。
【００１９】
以下、図1に示したパネル構造と駆動回路構成に基づき、駆動動作の説明を行う。
【００２０】
図2、図3は、従来一般的に行われている駆動方式の説明である。図2(a)は、X放電維持電極への印加電圧Vx波形201、Y放電維持電極への印加電圧Vy波形202、アドレス電極の電位Vadd波形204、アドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P204、及び電源電流波形I(Vs)213をそれぞれ示している。本例は、従来一般的な駆動方式であるため、アドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P204は常にロー（L）であり、アドレス電極の電位Vadd204は0Vに固定されている。
【００２１】
時刻t0から時刻t1にかけて電力回収回路により、X放電維持電極への印加電圧Vx201が上昇する。このときの電流経路を図2(b)に示す。容量Cxyと容量Cxaを充電する電流ICxyとICxaがそれぞれ電流経路205と206で流れる。図2(c)は、時刻t1以降の動作を説明する図である。時刻t1を経過後、X放電維持電極には放電維持電圧Vsが印加される（Vsへクランプ）。このとき電力回収回路による到達電圧とVsとの間には差があるため、X放電維持電極への印加電圧Vx波形207には段差が発生する。このときに大きなピーク215を持つ電源電流I(Vs)214が流れる。図2(d)に該期間における電流経路を示す。ピーク215を持つ電源電流I(Vs)214は電源Vsから容量CxyとCxaへ電流経路211と212を介して流れる。このピーク215を持つ電源電流I(Vs)214は、回収不可能な電流であり、無効電力を発生する主要因となる。
【００２２】
図3は、図2に示した従来一般的な駆動方式の時刻t2以降を説明する図である。波形は図2と同じものを示している。図3(a)は、時刻t2から時刻t3の期間の動作を示している。ここは、電力回収回路によりX放電維持電極の電圧Vx301が放電維持電圧Vsから下降する期間である。図3(b)に示す様に、容量Cxyと容量Cxaに充電されていた電力が、電流経路305と306を介して回収される。図3(c)は、時刻t3以降の動作を示している。この期間では、時刻t3以降にX放電維持電極の電位Vx307が0Vにリセットされる。これは、電力回収動作で回収できなかった電力を排出する工程となる。図3(d)に、本過程の電流経路を示す。ここで排出される電力は、時刻t1から時刻t2の期間に電源電流I(Vs)313により供給された電力にほぼ等しい。以上説明した通り、従来一般的に行われている、常時アドレス電極を0Vなどの電位に固定する（ハイインピーダンス化しない）方式では、容量Cxyと容量Cxa（又はCya）を並列に、電力回収動作で到達する電位から維持放電電圧Vsまで充電するための電力が無効電力となる。
【００２３】
図4、図5は、前記従来技術（特許文献２）として挙げた駆動方式の説明である。それぞれの波形は、図2と同じものを示している。本例は、前記従来技術として挙げた駆動方式であるので、アドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P404は常にハイ（H）であり、アドレス電極の電位Vadd403は特定の電位に固定されていない。
【００２４】
図4(a)において、時刻t0から時刻t1にかけて電力回収回路により、X放電維持電極への印加電圧Vx401が上昇する。このとき、アドレス電極の電位Vadd403はX放電維持電極の印加電圧Vx401とY放電維持電極の印加電圧Vy402の中間電位が印加され、徐々に上昇していく。そして、該中間電位がアドレス電極駆動回路の電源電圧Vaを超えると、図4(b)に示すアドレス電極駆動回路のダイオードD1aが導通状態となるため、アドレス電極の電位Vadd403は、電源電圧Vaにクランプされる。その後も時刻t1までの間、X放電維持電極の印加電圧Vx401は上昇していく。このときの電流経路を図4(b)に示す。容量Cxyと容量Cxaを充電する電流ICxyとICxaがそれぞれ電流経路405と406で流れる。図4(c)は、時刻t1以降の動作を説明する図である。時刻t1を経過後、X放電維持電極には放電維持電圧Vsが印加される（Vsへクランプ）。このとき電力回収回路による到達電圧とVsとの間には差があるため、X放電維持電極への印加電圧Vx波形407には段差が発生する。このときに大きなピーク415を持つ電源電流I(Vs)414が流れる。図4(d)に該期間における電流経路を示す。前記、ピーク415を持つ電源電流I(Vs)414は電源Vsから容量CxyとCxaへ電流経路411と412を介して流れる。このピーク415を持つ電源電流I(Vs)414は、回収不可能な電流となり、無効電力を発生する主要因である。
【００２５】
図5は、図4に示した前記従来技術として挙げた駆動方式の時刻t2以降を説明する図である。波形は図4と同じものを示している。図4(a)は、時刻t2から時刻t3の期間の動作を示している。ここは、電力回収回路によりX放電維持電極の電圧Vx501が放電維持電圧Vsから下降する期間である。図5(b)に示す様に、容量Cxyと容量Cxaに充電されていた電力が、電流経路505と506を介して回収される。図5(c)は、時刻t3以降の動作を示している。この期間では、時刻t3以降にX放電維持電極の電位Vx507が0Vにリセットされる。これは、電力回収動作で回収できなかった電力を排出する工程となる。図5(d)に、本過程の電流経路を示す。ここで排出される電力は、時刻t1から時刻t2の期間に電源電流I(Vs)513により供給された電力に等しい。以上説明した通り、前記従来技術として挙げた駆動方式、つまり常時アドレス電極をハイインピーダンス化（特定の電位に固定しない）方式では、容量Cxyと容量Cxa（又はCya）を並列に、電力回収動作で到達する電位から維持放電電圧Vsまで充電するための電力が無効電力となる。ここで発生する無効電力は、図2と図3で説明した、ハイインピーダンス化しない方式の無効電力と略等しい。従って、常時ハイインピーダンス化する方式では、無効電力を削減できない。
【００２６】
図6、図7は、本発明の駆動方式の説明である。それぞれの波形は、図2と同じものを示している。本例は、無効電力を削減することを目的として、アドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P604を適宜制御する方式である。
【００２７】
時刻t0から時刻t1にかけて電力回収回路に回収された電力（電荷）を利用することにより、X放電維持電極への印加電圧Vx601が上昇する。つまり、回収電荷を利用して画素を再チャージする。このとき、アドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P604は、ロー（L）となっている。つまり、アドレス電極が、グランド（０Ｖの固定電位）に接続されて、非ハイインピーダンス状態（非フローティング状態）となっている。従って、アドレス電極の電位Vadd603は0Vに固定されている。このときの電流経路を図6(b)に示す。容量Cxyと容量Cxaを充電する電流ICxyとICxaが、それぞれ電流経路605と606で流れる。X放電維持電極駆動回路110では、S1xとS2xを閉じ、S3xとS4xを開く。Y放電維持電極駆動回路111では、S1yとS2yとS3yを開き、S4yを閉じる。アドレス電極駆動回路112では、S1aを開き、S2aを閉じる。図6(c)は、時刻t1以降の動作を説明する図である。時刻t1に、アドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P610が、ロー（L）からハイ（H）に切り替わる。つまり、アドレス電極が、グランドから切り離され、非ハイインピーダンス状態（非フローティング状態）からハイインピーダンス状態（フローティング状態）へ変化する。その後、時刻t1より後、電源Vaを用いて、X放電維持電極には放電維持電圧Vsが印加される（Vsへクランプ）。つまり、回収電荷でない新たな電荷が画素にチャージされる。このとき電力回収回路による到達電圧とVsとの間には差があるため、X放電維持電極への印加電圧Vx波形607には段差が発生する。このときにピーク614を持つ電源電流I(Vs)613が流れる。図6(d)に該期間における電流経路を示す。X放電維持電極駆動回路110では、S1xとS2xとS4xを開き、S3xを閉じる。Y放電維持電極駆動回路111では、S1yとS2yとS3yを開き、S4yを閉じる。アドレス電極駆動回路112では、S1aとS2aを開く。S2aが開かれることにより、アドレス電極は、グランド（０Ｖの固定電位）から切り離され、ハイインピーダンス状態となる。ピーク614を持つ電源電流I(Vs)613は、電源Vsから容量Cxyへ電流経路611を介して流れ、同時に電源Vsから容量Cxaと容量Cyaが直列接続された状態に対して、電流経路611を介して流れる。このピーク614を持つ電源電流I(Vs)613は、回収不可能な電流となり、無効電力の要因となる。しかし、本例の場合の電源電流I(Vs)613は、前記の一般的な従来方式および従来技術（特許文献２）の方式の電源電流に対して、容量Cxaと容量Cyaが直列接続された状態になっている分低減されている。一般的に、容量Cxaと容量Cyaは略同等であるため、放電維持電極からアドレス電極への容量が半減していることに等しい。また、図6(c)に示す様に、アドレス電極がハイインピーダンス化されている期間におけるアドレス電極電圧Vadd609の上昇は、容量Cxaが時刻t1までの間に充電されているため、電力回収回路による到達電圧とVsとの間の差分の半分に抑えられる。そして、X放電維持電極が放電維持電圧Vsへクランプしてから画素が発光する。
【００２８】
図7は、図6に示した本発明の駆動方式の時刻t2以降を説明する図である。波形は図6と同じものを示している。図7(a)は、時刻t2から時刻t3の期間の動作を示している。ここは、電力回収回路によりX放電維持電極の電圧Vx701が放電維持電圧Vsから下降する期間である。この期間においても、アドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P704はハイ（H）の状態になっている。図7(b)に示す様に、容量Cxyと容量Cxa、及び容量Cyaに充電されていた電力が、電流経路705を介して回収される。図7(c)は、時刻t3以降の動作を示している。X放電維持電極駆動回路110では、S1xとS2xを閉じS3xとS4xを開く。Y放電維持電極駆動回路111では、S1y〜S4yを開く。アドレス電極駆動回路112では、S1aとS2aを開く。この期間では、グランドに接続され、時刻t3にX放電維持電極の電位Vx707が0Vにリセットされる。ただし、リセットの電圧は、０Vに限られない。その後、アドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P710がハイ（H）からロー（L）に切り替わり、アドレス電極の電位709が0Vに固定される。これは、電力回収動作で回収できなかった電力を排出する工程となる。図7(d)に、本過程の電流経路を示す。X放電維持電極駆動回路110では、S1xとS2xとS3xを開き、S4xを閉じる。Y放電維持電極駆動回路111では、S1y〜S4yを開く。アドレス電極駆動回路112では、S1aとS2aを開く。ここで排出される電力は、時刻t1から時刻t2の期間に電源電流I(Vs)713により供給された電力にほぼ等しい。しかし、上記説明の通り、本発明の実施例では、アドレス電極をハイインピーダンス化するタイミングを適宜制御することにより見かけ上の容量削減がなされるため、無効電力が削減される。また、アドレス電極をハイインピーダンス化した際に、アドレス電極の電位変化を、アドレス電極駆動回路の電源電圧範囲内に抑えることが可能になる。
【００２９】
図8は、アドレス電極のハイインピーダンス化開始タイミングと、該ハイインピーダンス化期間中のアドレス電極電位変化の関係を説明する図である。各波形は、前記図2等で説明したものと同じである。図8(a)と図8(b)は、前記図6、図7により説明した例と同じタイミング、つまり、電力回収回路による到達電圧から放電維持電圧Vsへのクランプ動作の直前に、アドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P804をロー（L）からハイ（H）に切り替えている。ここで、アドレス電極ハイインピーダンス化時刻(t1)のX放電維持電極電位Vx801の電位をVx(t1)とすると、容量Cxaの充電電圧はVx(t1)となる。その後、アドレス電極がハイインピーダンス化され、放電維持電圧Vsへのクランプ動作により、X放電維持電極電位Vx801がVsに変化する。この時にアドレス電極に発生する電位Vadd807は、次式(1)で示される。
【００３０】
Vadd=（Vx-Vx(t1)）Cxa/(Cxa+Cya)・・・（式1）
一般的なPDPでは、容量CxaとCyaが略等しいため、アドレス電極に発生する電位Vadd807は、式(2)で近似される。
【００３１】
Vadd=（Vx-Vx(t1)）/2・・・（式2）
また、アドレス電極電位の最高到達電位は、上記式（2）に、Vx=Vsを代入し、式(3)となる。
【００３２】
Vadd_max=（Vs-Vx(t1)）/2・・・（式3）
図8(c)と図8(d)は、上記例よりも早い時刻、つまり、電力回収回路による到達電圧から放電維持電圧Vsへのクランプ動作が行われる時刻とアドレス電極をハイインピーダンス化する時刻（t1）の差が上記例よりも大きい場合を示している。本例の場合、時刻t1におけるX放電維持電極の電位809はVx(t1)であり、上記例の場合に対して低い値となっている。従って、容量Cxaの充電電圧は上記例の場合よりも低くなる。時刻ｔ1以降は、アドレス電極がハイインピーダンス化されているため、アドレス電極電位814は、式(2)に従い上昇していく。放電維持電圧Vsへのクランプ動作が行われると、アドレス電極の電位Vadd814は、式(3)で示す最高到達電位Vadd_maxに達する。該アドレス電極の電位Vaddの最高到達電位Vadd_maxに対する次の各条件で、放電維持電圧Vsへのクランプ動作により発生する電流が変化する。
（条件1） Vadd_max ≦ Va
本条件の場合、アドレスハイインピーダンス化期間中に、アドレス電極電位Vaddが、アドレス電極駆動回路の電源電圧Vaを越えないため、放電維持電圧Vsへのクランプ動作に伴って発生する電源電流I(Vs)が削減され、無効電力が低減される。
（条件2）Vadd_max ＞ Va
本条件の場合、アドレスハイインピーダンス化期間中に、アドレス電極電位Vaddが、アドレス電極駆動回路の電源電圧Vaを越えるため、放電維持電圧Vsへのクランプ動作に伴って発生する電源電流I(Vs)は削減されない。従って、無効電力も低減されない。
【００３３】
図9は、アドレス電極をハイインピーダンス化する時刻t1が、電力回収回路による到達電圧から放電維持電圧Vsへのクランプ動作よりも後になる場合について説明している。各波形は、前記図2に示したものと同じである。図9(a)は、アドレス電極をハイインピーダンス化する時刻(t1)までを説明する図である。時刻t0から電力回収回路によりX放電維持電極の電位901が上昇する。電力回収回路によるX放電維持電極の電位901の電圧上昇が最高点に到達すると、放電維持電圧Vsへのクランプ動作が行われて、X放電維持電極の電位901の電圧は放電維持電圧Vsにクランプされる。このとき電力回収回路による到達電圧と放電維持電圧Vsは差があるため、電源電流I(Vs)にはピーク913を持つ電流911が発生する。図9(c)は、該電源電流I(Vs)911の経路を示している。X放電維持電極駆動回路110では、S1xとS2xとS4xを開き、S3xを閉じる。Y放電維持電極駆動回路111では、S1y〜S3yを開き、S4yを閉じる。アドレス電極駆動回路112では、S1aとS2aを閉じる。その後、時刻t1にアドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P904をロー（L）からハイ（H）に切り替えている。図9(b)は時刻t1以降を説明する図である。容量Cxaは時刻t1以前にすでに放電維持電圧Vsまで充電されているため、時刻t1以降もアドレス電極電位Vadd907は0Vを維持する。本例の場合、電源電流I(Vs)はアドレスハイインピーダンス化時刻t1以前に発生するため、削減されない。従って、無効電力も削減されない。
【００３４】
図10は、アドレス電極をハイインピーダンス状態から、0Vなどの電位に固定するタイミングについて説明する図である。各波形は、前記図2で示したものと同じである。図10(a)は、アドレス電極をハイインピーダンス状態から、0Vなどの電位に固定する時刻t3が、放電維持電極の電位を電力回収により低下させ、その後固定電位、この例の場合は０Ｖ、にクランプする動作の時刻よりも後になっている場合を説明する図である。時刻t2からX放電維持電極電位Vx1001は、電力回収回路の機能により電位が低下し、電力回収による最低到達電位に達し、その後、固定電位、この例の場合は０Ｖ、にクランプされる。該期間でアドレス電極電位Vadd1003も同様に低下し略０Vに到達する。その後、時刻t3においてアドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P1004をハイ（H）からロー（L）に切り替えている。図10(b)は時刻t3以降の状態を示している。本条件の場合、容量CxyとCxa、及びCyaからの電力回収が適切に行われるため、電力回収効率の低下がない。
【００３５】
図10(c)と図10(d)は、アドレス電極をハイインピーダンス状態から、0Vなどの電位に固定する時刻t3が、放電維持電極の電位を電力回収により低下させ、その後固定電位、この例の場合は０Ｖ、にクランプする動作時刻よりも前になっている場合を説明する図である。図10(c)の時刻t2からX放電維持電極の電位Vx1009は低下し始める。同時に、アドレス電極の電位Vadd1011も低下する。その後、時刻t3においてアドレス電極駆動回路のアドレス電極ハイインピーダンス化制御信号HiZ-P1012がハイ（H）からロー（L）に切り替えられている。これによりアドレス電極電位Vadd1011は、0Vにクランプされ、その時点で保持していた電力が排出される。それに伴ってX放電維持電極の電位Vx1009も不連続に変化し、図10(d)のX放電維持電極波形Vx1013に示すような段差1017を発生する。その結果、電力回収による最低到達電位は図10(d)のX放電維持電極波形Vx1013の電位差1018に示す様に高くなる。これは、電力回収の効率が低下していることを示している。
以上説明の通り、本発明の係わる特定期間に限ってアドレス電極をハイインピーダンス化する駆動方式においては、無効電力削減と耐圧条件との整合性などの観点から、効果を得るための時間的な最適条件が存在する。以下、該最適条件を図11により説明する。
【００３６】
ここで最適な条件とは、（１）電力削減効果があること、（２）電力回収効率が低下しないこと、（３）アドレス電極駆動回路の耐圧条件を満たすこと、である。以上の条件を満たす様にするためのアドレスハイインピーダンス期間は、図11に示す、X放電維持電圧クランプ時刻(t1)、X基準電圧クランプ時刻(t3)、Y電力回収動作開始時刻(t4)と時間差Δt1、Δt2によって規定される。ここで時間差Δt1は、上記時刻t1とアドレスハイインピーダンス開始時刻の差を示し、Δt2は、上記時刻t3とアドレスハイインピーダンス終了時刻の差を示している。
【００３７】
始めにΔt1について規定する。時刻t1-Δt1におけるX放電維持電極の電圧1101をVx(t1-Δt1)とする。この電圧Vx(t1-Δt1)が式（4）及び式(5)で示す条件を満たす場合がΔt1に関する最適条件となる。
【００３８】
（Vs- Vx(t1-Δt1)）/2  ≦  アドレス電極駆動回路電源電圧（Va）・・・（式4）
Δｔ1  ＞  0・・・（式5）
次に、Δt2について規定する。式(6)を満たす場合がΔt2に関する最適条件である。
【００３９】
t3  ≦  （t3+Δｔ2）  ＜  t4・・・（式6）
以上説明した条件を満たす範囲内に、Δt1及びΔt2を設定することにより、本発明の駆動方式の最適条件が得られる。
【００４０】
また、本説明では、X放電維持電圧信号1105を代表させて説明したが、Y放電維持電圧信号1106に対しても、上記説明のXとYを入れ替えた考えにより、同様の条件が成り立つ。
【実施例２】
【００４１】
図12は、X放電維持電極電圧とY放電維持電極電圧が、実施例1とは異なる組み合わせで動作する場合に、本発明を適用する場合の最適条件を説明する図である。本例では、X放電維持電極電圧1201とY放電維持電極電圧1202が交互に上がり下がりする場合である。この例の場合は、各波形の上がりと下がりのペア1205、1206を単位として扱う。上がりと下がりのペア1205を代表させて説明する。ここでは、X放電維持電圧クランプ動作時刻t1、Y基準電圧クランプ時刻t3、Y電力回収動作開始時刻t4と時間差Δt1とΔt2により規定する。
【００４２】
始めにΔt1について規定する。時刻t1-Δt1におけるX放電維持電極の電圧1201をVx(t1-Δt1)とする。この電圧Vx(t1-Δt1)が式（7）及び式(8)で示す条件を満たす場合がΔt1に関する最適条件となる。
【００４３】
（Vs- Vx(t1-Δt1)）/2  ≦  アドレス電極駆動回路電源電圧（Va）・・・（式7）
Δｔ1  ＞  0・・・（式8）
次に、Δt2について規定する。式(9)を満たす場合がΔt2に関する最適条件である。
【００４４】
t3  ≦  （t3+Δｔ2）  ＜  t4・・・（式9）
以上説明した条件を満たす範囲内にΔt1及びΔt2を設定することにより、本発明の駆動方式の最適条件が得られる。また、本説明では、上がりと下がりのペア1205を代表させて説明したが、逆の上がりと下がりのペア1206に対しても同様の条件が成り立つ。
【００４５】
図13は、本発明の実施例１または２の制御方式を用いたPDPの構成を示す図である。コントローラ回路は維持放電電極駆動とアドレス電極駆動の制御を行う機能部であり、本発明の制御方式が該コントローラ部の制御により実施されるものとなっている。
【産業上の利用可能性】
【００４６】
本発明は、プラズマディスプレイ装置に利用可能である。
【図面の簡単な説明】
【００４７】
【図１】パネル構造及び駆動回路の構成を説明する図
【図２】従来の制御方式を説明する図
【図３】従来の制御方式を説明する図
【図４】従来の制御方式を説明する図
【図５】従来の制御方式を説明する図
【図６】本発明の実施例を説明する図
【図７】本発明の実施例を説明する図
【図８】本発明の実施例を説明する図
【図９】本発明の実施例を説明する図
【図１０】本発明の実施例を説明する図
【図１１】本発明の実施例を説明する図
【図１２】本発明の実施例を説明する図
【図１３】本発明の実施例１または２の制御方式を用いたPDPの構成図
【符号の説明】
【００４８】
101‥表面パネル、102‥誘電体膜、103‥X放電維持電極、104‥Y放電維持電極、105‥リブ、106‥リブ、107‥誘電体膜、108‥アドレス電極、109‥裏面パネル、110‥X放電維持電極駆動回路、111‥Y放電維持電極駆動回路、112‥アドレス電極駆動回路、113‥表面パネル、114‥裏面パネル、115‥X放電維持電極、116‥Y放電維持電極、117‥アドレス電極、118‥リブ
【図１】
0005414202.tif 000002
【図２】
0005414202.tif 000003
【図３】
0005414202.tif 000004
【図４】
0005414202.tif 000005
【図５】
0005414202.tif 000006
【図６】
0005414202.tif 000007
【図７】
0005414202.tif 000008
【図８】
0005414202.tif 000009
【図９】
0005414202.tif 000010
【図１０】
0005414202.tif 000011
【図１１】
0005414202.tif 000012
【図１２】
0005414202.tif 000013
【図１３】
0005414202.tif 000014