(57)【特許請求の範囲】
【請求項１】
基板上に形成されるゲート電極と、前記ゲート電極上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記半導体層上に形成されるソース電極およびドレイン電極とを備えた薄膜トランジスタを有する表示装置であって、
前記ゲート電極と同一層であって、前記基板上の所定の位置で前記ゲート絶縁膜の下側で接するように形成される電極層と、
前記電極層の上部であって、前記ゲート絶縁膜に形成されるスルーホールと、
前記ゲート絶縁膜に形成された前記スルーホールを介して、前記スルーホールに直接的に接して前記電極層に接続される配線膜と、
を有し、
前記半導体層の側面は、テーパを有するように形成され、
前記ゲート絶縁膜における前記半導体層の重複箇所は、前記ゲート絶縁膜において前記半導体層から露出する箇所よりも厚く形成され、
前記スルーホールは、前記基板の表面を基準に、第１のテーパ角を有する第１のテーパ部と、前記第１のテーパ部よりも上側に形成され、前記第１のテーパ角と異なる第２のテーパ角を有する第２のテーパ部と、前記第２のテーパ部よりも上側に形成され、前記第２のテーパ角と異なる第３のテーパ角を有する第３のテーパ部と、を含み、
前記スルーホールの最上部における前記ゲート絶縁膜の厚さは、前記ゲート絶縁膜における前記露出する箇所と同じ厚さとなる、
ことを特徴とする表示装置。
【請求項２】
前記第１のテーパ角は、前記第２のテーパ角よりも大きいことを特徴とする請求項１記載の表示装置。
【請求項３】
前記第３のテーパ角は、前記第２のテーパ角よりも大きいことを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記第２のテーパ角は、１０°以下であることを特徴とする請求項１乃至３のいずれに記載の表示装置。
【請求項５】
前記電極層と接する部分における前記スルーホールの直径は、７．６μｍ以下であることを特徴とする請求項１乃至４のいずれかに記載の表示装置。
【請求項６】
前記スルーホールは、前記表示装置の表示領域の周辺に位置する額縁領域に配置されることを特徴とする請求項１乃至５のいずれかに記載の表示装置。
【請求項７】
基板上に所定の形状の電極層と、ゲート電極を形成する電極形成工程と、
前記基板上と前記電極層上と前記ゲート電極上とにゲート絶縁膜を積層するゲート絶縁膜積層工程と、
前記ゲート絶縁膜上に半導体層を積層する半導体層積層工程と、
前記電極層上に形成されるスルーホールに対応する領域が部分的に開口して前記半導体層が露出するように、前記半導体層上にレジストを形成するレジスト形成工程と、
前記スルーホールに対応する領域の前記半導体層と前記ゲート絶縁膜をエッチングする第１エッチング工程と、
前記第１エッチング工程の後に、薄膜トランジスタを形成する領域以外に形成されたレジストを除去するレジスト除去工程と、
前記レジスト除去工程の後に、前記スルーホールに対応する領域の前記半導体層と前記ゲート絶縁膜をさらにエッチングをして、前記スルーホールを形成する第２エッチング工程と、
前記スルーホール上部に配線層を、前記薄膜トランジスタを形成する領域における前記半導体層上にソース・ドレイン電極を形成する電極形成工程と、を有する表示装置の製造方法であって、
前記第１エッチング工程では、前記スルーホールに対応する領域の前記半導体層がサイドエッチングされ、
前記第２エッチング工程では、前記基板の表面を基準に、第１のテーパ角を有する第１のテーパ部と、前記第１のテーパ部よりも上側に形成され、前記第１のテーパ角と異なる第２のテーパ角を有する第２のテーパ部と、前記第２のテーパ部よりも上側に形成され、前記第２のテーパ角と異なる第３のテーパ角を有する第３のテーパ部とを含むように、前記スルーホールが形成され、
前記第２エッチング工程では、前記薄膜トランジスタを形成する領域以外に形成される前記ゲート絶縁膜は、前記薄膜トランジスタにおける前記半導体層の下側に形成された前記ゲート絶縁膜よりも薄く形成され、さらに、前記電極層の上面から前記第３のテーパ部の最上部までの厚さは、前記薄膜トランジスタを形成する領域以外に形成される前記ゲート絶縁膜と同じ厚さとなるように形成される、
ことを特徴とする薄膜トランジスタ及びスルーホールを含む表示装置の製造方法。
【請求項８】
前記レジスト形成工程における露光マスクは、約半分の光を遮光するハーフ透過領域を含むハーフ露光マスクであることを特徴とする請求項７に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示装置の製造方法に関する。
【背景技術】
【０００２】
例えば、液晶表示装置などの表示装置においては、基板上に形成される絶縁層を介して異なる層に形成される配線等の導電膜同士を電気的に接続するための構造としていわゆるコンタクトホールを用いる場合がある。具体的には、例えば、ゲート電極が形成される層で形成された配線と、ドレイン電極が形成される層で形成された配線とを電気的に接続する場合、基板上部からゲート電極が形成される層で形成された配線の上部に達するコンタクトホールと、基板上部からドレイン電極が形成される層で形成された配線の上部に達するコンタクトホールとを当該絶縁層に形成し、当該基板上に積層される導電膜でそれら配線間を電気的に接続することにより接続される（下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２０１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、一般に、基板上にＴＦＴ（Thin Film Transistor）、及び、配線部に接続するコンタクトホールとしてのゲート絶縁膜のスルーホール（ゲートスルーホール）を形成する方法として、図７Ａ乃至図７Ｈに示すような方法が考えられる。
【０００５】
まず、図７Ａに示すように、ガラス基板７０１上に、ＴＦＴを形成するゲート電極７０２、及び、ゲート電極と同層で、ゲート電極と同一工程で形成される電極７０４を形成する。具体的には、例えば、ガラス基板７０１上に、ＡｌやＭｏからなる金属層をスパッタ装置を用いて、成膜する。そして、周知のフォトリソグラフィー工程、及び、エッチング工程により、当該ゲート電極７０２及び電極７０４を、図７Ａに示すように加工する。次に、図７Ｂに示すように、ゲート絶縁膜７０６を成膜するとともに、半導体層７０７を形成する。
【０００６】
次に、レジストを塗布した後、開口部をパターンしたマスク（図示なし）を当該ガラス基板７０１に合わせる。そして、当該マスク上から光を照射により露光（主に可視光）する。このとき、上記開口部に相当する部分が照射され、開口部に相当する部分以外の部分は照射されない。その後、不要な部分のレジストを除去する（現像）。この結果、図７Ｃに示すように、ＴＦＴを形成する領域のレジスト７０８が残る。
【０００７】
次に、図７Ｄに示すように、エッチングにより、ＴＦＴを形成する部分以外の半導体層７０７を除去する。このとき、ゲート絶縁層７０６の上部の一部も除去される。その後、図７Ｅに示すように、残ったレジスト７０８を除去する。
【０００８】
次に、図７Ｆに示すように、レジストを塗布した後、開口部をパターンしたマスクを当該ガラス基板７０１に合わせる。なお、当該開口部は、ゲートスルーホールを形成する領域に対応するものであって、当該マスクは、上記マスクとはパターンが異なることはいうまでもない。そして、当該マスク上から光を照射する（露光）。このとき、上記開口部に相当する部分が照射され、開口部に相当する部分以外の部分は照射されない。その後、不要な部分のレジストを除去する（現像）。この結果、ゲートスルーホールに対応する部分のレジストが除去される。そして、図７Ｇに示すように、エッチングにより、ゲートスルーホール７０３に対応する領域のゲート絶縁膜７０６を除去する。このとき、レジスト７０９の上部の一部も削られる。その後、図７Ｈに示すように、残ったレジスト７０９を除去する。
【０００９】
その後、フォトリソグラフィー工程、エッチング工程を経て、ＴＦＴを形成するソース・ドレイン電極（図示なし）、及び、ゲートスルーホール７０３を介してゲート電極層７０５に接続される配線部（図示なし）を形成する。上記のようにして、ガラス基板７０１上に電極７０４と配線部とを接続するためのゲートスルーホール７０３を形成することができる。
【００１０】
しかしながら、上記のような方法を用いた場合、いわゆるフォトリソグラフィー工程の回数が多くなり、結果として、ＴＦＴ等の製造工程における工程数が多くなる。また、上記のように形成されたゲートスルーホール７０３を用いた場合、（テーパ角度によっては）ゲートスルーホール７０３下部の電極７０４上面に積層される配線部に亀裂が生じて信頼性試験により亀裂が進行するため接続不良となる可能性がある。また、特にゲートスルーホール７０３端部において配線部のショートが生じる場合がある。
【００１１】
本発明は、上記課題に鑑みて、フォトリソグラフィー工程をより削減するとともに、ゲートスルーホールにおける配線部のカバレジ不足によるコンタクト不良や、スルーホール端部における配線部のショートをより効果的に防止することのできる表示装置及び表示装置の製造方法を実現することを目的とする。
【課題を解決するための手段】
【００１２】
（１）本発明の表示装置は、基板上の所定の位置に形成された電極層と、前記電極層の上部にスルーホールが形成された絶縁膜と、前記絶縁膜に形成された前記スルーホールを介して前記電極層に接続される配線膜と、を有し、前記スルーホールは、前記基板の表面を基準に、第１のテーパ角を有する第１のテーパ部と、前記第１のテーパ部よりも上側に形成され、前記第１のテーパ角と異なる第２のテーパ角を有する第２のテーパ部と、前記第２のテーパ部よりも上側に形成され、前記第２のテーパ角と異なる第３のテーパ角を有する第３のテーパ部と、を含む、ことを特徴とする。
【００１３】
（２）上記（１）に記載の表示装置において、前記第１のテーパ角は、前記第２のテーパ角よりも大きいことを特徴とする。
【００１４】
（３）上記（１）または（２）に記載の表示装置において、前記第３のテーパ角は、前記第２のテーパ角よりも大きいことを特徴とする。
【００１５】
（４）上記（１）乃至（３）のいずれかに記載の表示装置において、前記第２のテーパ角は、１０°以下であることを特徴とする。
【００１６】
（５）上記（１）乃至（４）のいずれかに記載の表示装置において、前記電極層と接する部分における前記スルーホールの直径は、７．６μｍ以下であることを特徴とする。
【００１７】
（６）上記（１）乃至（５）のいずれかに記載の表示装置において、前記スルーホールは、前記表示装置の表示領域の周辺に位置する額縁領域に配置されることを特徴とする。
【００１８】
（７）本発明の薄膜トランジスタ及びスルーホールを含む表示装置の製造方法は、基板上に所定の形状の電極層を形成し、前記基板上と前記電極層上とに絶縁膜を形成し、前記絶縁膜上に半導体層を形成し、前記半導体層上に、少なくとも異なる２の厚さを有するレジストを形成し、前記半導体層のうち、スルーホールを形成する領域の半導体層をエッチングにより除去し、薄膜トランジスタを形成する領域以外に形成されたレジストを除去し、前記半導体層をエッチングすることにより、前記薄膜トランジスタを形成する領域以外に形成された前記半導体層を除去するとともに、前記スルーホールを形成し、前記ゲートスルーホール上部、及び、前記薄膜トランジスタが形成される領域における前記半導体層上に、配線層及びソース・ドレイン電極を形成する、ことを特徴とする。
【００１９】
（８）上記（７）に記載の表示装置の製造方法において、前記少なくとも異なる２の厚さを有するレジストを形成するステップにおける露光マスクは、約半分の光を遮光するハーフ透過領域を含むハーフ露光マスクであることを特徴とする。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態に係る表示装置を示す概略図である。
【図２】図１に示したＴＦＴ基板上に形成された画素回路の概念図である。
【図３】図２に示したＴＦＴのうち、額縁領域に隣接するＴＦＴ周辺の一部の上面の概略を示す図である。
【図４】図３のＩＶ−ＩＶ断面を拡大した図である。
【図５】ゲートスルーホール両端のゲート絶縁膜の断面構成について説明するための図である。
【図６Ａ】本実施の形態におけるＴＦＴとゲートスルーホールの製造方法について説明するための図である。
【図６Ｂ】本実施の形態におけるＴＦＴとゲートスルーホールの製造方法について説明するための図である。
【図６Ｃ】本実施の形態におけるＴＦＴとゲートスルーホールの製造方法について説明するための図である。
【図６Ｄ】本実施の形態におけるＴＦＴとゲートスルーホールの製造方法について説明するための図である。
【図６Ｅ】本実施の形態におけるＴＦＴとゲートスルーホールの製造方法について説明するための図である。
【図６Ｆ】本実施の形態におけるＴＦＴとゲートスルーホールの製造方法について説明するための図である。
【図６Ｇ】本実施の形態におけるＴＦＴとゲートスルーホールの製造方法について説明するための図である。
【図６Ｈ】本実施の形態におけるＴＦＴとゲートスルーホールの製造方法について説明するための図である。
【図７Ａ】本発明の課題を説明するための図である。
【図７Ｂ】本発明の課題を説明するための図である。
【図７Ｃ】本発明の課題を説明するための図である。
【図７Ｄ】本発明の課題を説明するための図である。
【図７Ｅ】本発明の課題を説明するための図である。
【図７Ｆ】本発明の課題を説明するための図である。
【図７Ｇ】本発明の課題を説明するための図である。
【図７Ｈ】本発明の課題を説明するための図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。
【００２２】
図１は、本発明の実施の形態に係る表示装置を示す概略図である。図１に示すように、例えば、表示装置１００は、ＴＦＴ等（図示せず）が形成されたＴＦＴ基板１０２と、当該ＴＦＴ基板１０２に対向し、カラーフィルタ（図示せず）が設けられたフィルタ基板１０１を有する。また、表示装置１００は、ＴＦＴ基板１０２及びフィルタ基板１０１に挟まれた領域に封入された液晶材料（図示せず）と、ＴＦＴ基板１０２のフィルタ基板１０１側と反対側に接して位置するバックライト１０３を有する。
【００２３】
図２は、図１に示したＴＦＴ基板上に形成された画素回路の概念図である。図２に示すように、ＴＦＴ基板１０２は、図２の横方向に配置した複数のゲート信号線１０５と、図２の縦方向に配置した複数の映像信号線１０７を有する。また、ゲート信号線１０５は、ゲートドライバ１０４に接続され、また、映像信号線１０７は、ドレインドライバ１０６に接続される。
【００２４】
ゲートドライバ１０４は、複数のゲート信号線１０５それぞれに対応する複数の基本回路（図示せず）から構成されるシフトレジスタ回路を有する。なお、各基本回路は、複数のＴＦＴや容量等を含んで構成され、例えばドレインドライバ１０６から供給される制御信号１１５に応じて、１フレーム期間のうち、対応するゲート信号線１０５の走査期間にハイ電圧であるゲート信号を、対応するゲート信号線１０５に出力する。
【００２５】
ゲート信号線１０５及び映像信号線１０７によりマトリクス状に区画された画素領域１２０を構成する各画素領域１３０は、それぞれ、ＴＦＴ１０９、画素電極１１０、及び、コモン電極１１１を有する。ここで、ＴＦＴ１０９のゲートは、ゲート信号線１０５に接続され、ソース及びドレインの一方は、映像信号線１０７に接続され、他方は、画素電極１１０に接続される。また、コモン電極１１１は、コモン信号線１０８に接続される。なお、画素電極１１０とコモン電極１１１は、互いに対向するように配置される。
【００２６】
次に、上記のように構成された画素回路の動作の概要について説明する。例えばドレインドライバ１０６は、コモン信号線１０８を介して、コモン電極１１１に、基準電圧を印加する。また、ゲートドライバ１０４は、ゲート信号線１０５を介して、ＴＦＴ１０９のゲートに、ゲート信号を出力する。更に、ドレインドライバ１０６は、ゲート信号が出力されたＴＦＴ１０９に、映像信号線１０７を介して、映像信号の電圧を供給し、当該映像信号の電圧は、ＴＦＴ１０９を介して、画素電極１１０に印加する。この際、画素電極１１０とコモン電極１１１との間に電位差が生じる。
【００２７】
そして、画素電極１１０とコモン電極１１１との間に生じる電位差により、画素電極１１０とコモン電極１１１の間に介在する液晶材料の液晶分子を駆動することによりバックライト１０３からの光の透過率を制御することで、結果として、画像を表示することができる。
【００２８】
図３は、図２に示したＴＦＴのうち、額縁領域に隣接するＴＦＴ周辺の一部の上面の概略を示す図である。ここで、額縁領域とは、上記ＴＦＴ基板１０２のうち、画素領域１２０の周辺に位置する領域に相当し、例えば、上記シフトレジスタ回路１０４やドライバ１０６が形成される領域である。なお、図３に示した上面図は一例であって、本実施の形態はこれに限定されない。
【００２９】
図３に示すように、例えば、ゲート信号線１０５と映像信号線１０７とが交差する部分にＴＦＴ１０９が形成される。当該ＴＦＴ１０９は、ゲート信号線１０５から延伸して形成されたゲート電極４０２と、当該ゲート電極４０２上方に配置された半導体層４０４と、当該半導体層４０４上部に配置されたドレイン電極４０５及びソース電極４０６とを含む。当該ドレイン電極４０５は、例えば、映像信号線１０７の一部に相当する。また、ソース電極４０６は、画素電極１１０に接続される。ゲート信号線１０５は、額縁領域に延伸し、ゲートスルーホール４０７を介して、配線部４０８に接続される。また、例えば、配線部４０８は、更に、当該配線部４０８に積層されたＩＴＯ３０１を用いてシフトレジスタ回路１０４に接続される。なお、当該ＴＦＴ１０９やゲートスルーホール４０７等の詳細な構成については後述する。
【００３０】
図４は、図３のＩＶ−ＩＶ断面を拡大した図である。尚、図４では、ＴＦＴを形成する領域とゲートスルーホールを形成する領域の配置を逆に記載している。図４に示すように、基板４０１上にＴＦＴ１０９を形成する領域、及び、ゲートスルーホール４０７を形成する領域に、それぞれゲート電極４０２、及び、電極４０３を含むゲート電極層４１０が配置される。また、当該ゲート電極層４１０が配置された基板４０１を覆うように、ゲート絶縁膜４０９が配置される。なお、当該基板４０１としては、例えば、ガラス基板を用いる。
【００３１】
ここで、当該ゲート電極層４１０上部に配置されるゲート絶縁膜４０９は、配線部４０８がゲート電極層４１０と接続されるゲートスルーホール４０７を有する。なお、当該ゲートスルーホール４０７を形成するゲート絶縁膜４０９の形状等の詳細については、後述する。
【００３２】
当該ゲート絶縁膜４０９上には、配線部４０８を形成する配線層が配置される。このとき、当該配線層はゲートスルーホール４０７を介して、電極４０３の上面と接する。つまり、ゲートスルーホール４０７が形成される領域において、配線部４０８の下部が、電極４０３の上面と接することにより、配線部４０８が電極４０３に接続される。
【００３３】
一方、ＴＦＴ１０９が形成される領域においては、同様に、ゲート電極４０２上にゲート絶縁膜４０９が配置される。当該ゲート絶縁膜４０９上には、ゲート電極層４１０の少なくとも一部と重なるように、半導体層４０４が形成される。当該半導体層４０４上には、ソース電極４０６及びドレイン電極４０５を形成する、ソース・ドレイン電極層が配置される。なお、後述するように、当該ソース・ドレイン電極層及び配線層は同一の材料で形成される。
【００３４】
次に、図５を用いて、ゲートスルーホール４０７が形成されるゲート絶縁膜４０９の断面構成の詳細について、説明する。図５は、ゲートスルーホール両端におけるゲート絶縁膜の断面構成について説明するための図である。
【００３５】
図５に示すように、ゲート絶縁膜４０９は、図中上方に向かってゲートスルーホール４０７の内側から、順に、第１テーパ部５０４、第２テーパ部５０５、第３テーパ部５０６を有する。具体的には、第１テーパ部５０４、第２テーパ部５０５、第３テーパ部５０６は、それぞれ図中水平方向に対して第１のテーパ角５０１、第２のテーパ角５０２、第３のテーパ角５０３を有する。
【００３６】
ここで、第１のテーパ角５０１は、第２のテーパ角５０２よりも大きく、また、第３のテーパ角５０３も第２のテーパ角５０２よりも大きい。なお、第２のテーパ角５０２については、水平方向に対し、１０°以下で形成することが望ましい。また、例えば、電極４０３の上面から、ゲートスルーホール４０７最上部までの厚さは、約２７０ｎｍ、第１テーパ部５０４の厚さは、約１４０ｎｍ、第２テーパ部５０５の厚は、約１０乃至２０ｎｍである。また、電極４０３の上面におけるゲートスルーホールの寸法（直径）は、約７．６μｍ以下とするのが望ましい。
【００３７】
上記のようにゲートスルーホール４０７を形成することで、ゲートスルーホール４０７のアスペクト比（ゲート絶縁膜４０９の膜厚／ゲートスルーホール４０７寸法）を下げることができる。具体的には、ゲートスルーホール４０７のアスペクト比を、約０．０２以下とすることができ、従来のアスペクト比０．０４以上よりもアスペクト比を大幅に向上させることができる。結果として、ゲートスルーホール４０７を介して配置される配線部４０８のゲート電極４０２に対するカバレジを良好にすることができ、ゲート電極４０２上部に対するコンタクト不良（接触不良）の問題を改善することができる。また、第１のテーパ角５０１、第２のテーパ角５０２、第３のテーパ角５０３が上述のような関係を有することにより、配線部４０８のショート、特に、配線部４０８が第１テーパ部５０４から第２テーパ部５０５に乗り上げる部分における配線部４０８のショート、をより効果的に防止することもできる。
【００３８】
次に、図６Ａ乃至図６Ｈを用いて、本実施の形態におけるＴＦＴとゲートスルーホールの製造方法について説明する。なお、図６Ａ乃至図６Ｈに示した製造方法は一例であって、当該製造方法と実質的に同一の方法または実質的に同一の作用効果を奏する方法等を用いてもよいことはいうまでもない。
【００３９】
まず、図６Ａに示すように、基板４０１上に、ゲート電極４０２及び電極４０３を形成するゲート電極層４１０を形成する。具体的には、例えば、基板４０１上に、ゲート電極層４１０を、スパッタ装置を用いて、成膜する。そして、周知のフォトリソグラフィー、及び、エッチングにより、当該ゲート電極層４１０を図６Ａに示すような島状の形状に加工する。なお、当該ゲート電極層４１０としては、例えば、ＭｏＣｒ／ＡｌＮｄを用いる。
【００４０】
次に、図６Ｂに示すように、ゲート絶縁膜４０９を成膜するとともに、半導体層４０４を形成する。なお、例えば、当該ゲート絶縁膜４０９としては、ＳｉＮを用い、半導体層４０４としては、ａ−Ｓｉを用いる。
【００４１】
次に、図６Ｃに示すようにレジスト６０１を形成する。具体的には、例えば、レジスト６０１を塗布した後、いわゆるハーフ露光マスク（図示なし）を当該ガラス基板４０１に合わせる。例えば、当該マスクには、透明領域、半透明領域、不透明領域がパターンされており、半透明領域は、約半分の光を遮光する。そして、当該マスク上から光を照射する（露光）。その後、不要な部分のレジスト６０１を除去する（現像）。この結果、図６Ｃに示すように、ゲートスルーホール４０７が形成される領域を除き、厚さの異なるレジスト６０１が形成される。具体的には、例えば、ＴＦＴ１０９が形成されない領域のうちゲートスルーホール４０７が形成される領域を除いた領域に形成されるレジストの厚さは、ＴＦＴ１０９が形成される領域のレジストの厚さの約半分となる。
【００４２】
次に、図６Ｄに示すように、エッチングにより、ゲートスルーホール４０７が形成される領域に相当する部分の半導体層４０４を除去する。このとき、レジスト６０１の上部も所定の厚さ分除去される。
【００４３】
次に、図６Ｅに示すように、ＴＦＴ１０９が形成される領域以外の領域のレジスト６０１、つまり、ＴＦＴが形成される領域に比べてその厚さが約半分となるように形成されたレジストを除去する。
【００４４】
次に、図６Ｆに示すように、エッチングにより、ＴＦＴ１０９を形成する領域以外の領域の半導体層４０４を除去する。このとき、図５に示したように第１乃至第３のテーパ部５０４、５０５、５０６のテーパ角が決まる。
【００４５】
具体的には、ゲート絶縁膜４０９のうち、図６Ｅにおいて半導体層４０４が積層されていた部分については、半導体層４０４が積層されていない部分よりもゲート絶縁膜４０９のエッチングにより除去される量（厚さ）が少なくなる。また、半導体層４０４が積層されていなかった部分については、同様の量（厚さ）のゲート絶縁膜４０９が除去されるが、図６Ｅに示すように、半導体層４０４が積層されていなかった部分については、段差があることから、厚さが異なることとなる。これにより、例えば、図５に示したような、それぞれ第１乃至第３のテーパ角５０１、５０２、５０３を有する第１乃至第３のテーパ部５０４、５０５、５０６を有するゲートスルーホール４０７を形成することができる。
【００４６】
次に、図６Ｇに示すように、残りのレジスト６０１を除去する。その後、図６Ｈに示すように、ソース・ドレイン電極４０５、４０６や配線部４０８を形成する電極層を成膜し、フォトリソグラフィー工程、エッチング工程を経て、ＴＦＴ１０９を形成するソース・ドレイン電極４０５、４０６、及び、ゲートスルーホール４０７を介して電極層４０３に接続される配線部４０８（図示なし）を形成する。なお、当該電極層としては、例えば、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｃｕ−Ａｌ合金からなる金属、又は、それら金属を適宜積層したものを用いればよい。
【００４７】
上記のようにして、基板４０１上にＴＦＴ１０９や配線部４０８に接続されたゲートスルーホール４０７を同時に形成することができる。また、ＴＦＴ１０９及びゲートスルーホール４０７を含む表示装置の製造方法におけるフォトリソグラフィー工程数をより削減することができ、結果として、約１２％乃至２０％の生産性の向上（投入数増加）を図ることができる。また、上記のように階段状のゲートスルーホール４０７を形成することで、アスペクト比を０．０２以下とすることができ、電極４０３上部に積層される配線部４０８のカバレジ不足によるコンタクト不良を改善することができるとともに、ゲートスルーホール４０７上部のテーパ部における配線部４０８のショートをより効果的に防止することができる。また、当該ゲートするホール４０７の直径（電極部分と接する部分における直径）を７．６μｍ以下で形成することができ、微細化が進む携帯端末等に容易に実装することもできる。
【００４８】
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【００４９】
例えば、上記においては、表示装置として、液晶表示装置を例として説明したが、これに限られず、例えば、有機ＥＬ素子、無機ＥＬ素子、ＦＥＤ（Field-Emission Device）等、各種の発光素子を用いた表示装置に適用してもよい。また、本実施の形態におけるＴＦＴ１０９は、画素領域１３０におけるＴＦＴ１０９であってもよいし、ゲートドライバ１０４やドレインドライバ１０６等を構成するＴＦＴ１０９に適用してもよい。また、上述の実施形態では、ゲート絶縁膜に形成されるゲートスルーホールについて記述しているが、任意の積層絶縁膜を介して、その積層絶縁膜の上下に形成された導電膜を、当該積層絶縁膜に形成するスルーホールを介して接続する構成全般に適用することが可能である。
【００５０】
また、以上説明した本実施形態における表示装置は、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、広告表示用ディスプレイ等の各種の情報表示用の表示装置に適用できる。また、デジタルスチルカメラ、ビデオカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部に採用することも可能である。
【符号の説明】
【００５１】
１００  表示装置、１０１  フィルタ基板、１０２  ＴＦＴ基板、１０３  バックライト、１０４  ゲートドライバ、１０５  ゲート信号線、１０６  ドレインドライバ、１０７  映像信号線、１０８  コモン信号線、１０９  ＴＦＴ、１１０  画素電極、１１１  コモン電極、４０１  基板、４０２、７０２  ゲート電極、４０３、７０４  電極、４０４、７０７  半導体層、４０５  ドレイン電極、４０６  ソース電極、４０７、７０３  ゲートスルーホール、４０８  配線部、４０９  ゲート絶縁膜、４１０  ゲート電極層、５０１  第１のテーパ角、５０２  第２のテーパ角、５０３  第３のテーパ角、５０４  第１テーパ部、５０５  第２テーパ部、５０６  第３テーパ部。
【図１】
0005535147.tif 000002
【図２】
0005535147.tif 000003
【図３】
0005535147.tif 000004
【図４】
0005535147.tif 000005
【図５】
0005535147.tif 000006
【図６Ａ】
0005535147.tif 000007
【図６Ｂ】
0005535147.tif 000008
【図６Ｃ】
0005535147.tif 000009
【図６Ｄ】
0005535147.tif 000010
【図６Ｅ】
0005535147.tif 000011
【図６Ｆ】
0005535147.tif 000012
【図６Ｇ】
0005535147.tif 000013
【図６Ｈ】
0005535147.tif 000014
【図７Ａ】
0005535147.tif 000015
【図７Ｂ】
0005535147.tif 000016
【図７Ｃ】
0005535147.tif 000017
【図７Ｄ】
0005535147.tif 000018
【図７Ｅ】
0005535147.tif 000019
【図７Ｆ】
0005535147.tif 000020
【図７Ｇ】
0005535147.tif 000021
【図７Ｈ】
0005535147.tif 000022