(57)【特許請求の範囲】
【請求項１】
画素の表示状態を変化させることによって画像を表示する表示装置であって、
複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され各画素に対応する画素電極とを含み、各画素電極に対応する交差点を通過する走査信号線が選択されている時に当該交差点を通過する映像信号線に印加されている映像信号に基づいて当該各画素電極に対応する画素の表示状態が変化する第１の表示部と、
各画素につき少なくとも１ビットのデータを保持することのできる画素メモリが設けられ、前記画素メモリに保持されているデータに基づいて画素の表示状態が変化する第２の表示部と
を備え、
前記第１の表示部と前記第２の表示部とは同一の基板上に形成され、
前記第１の表示部に含まれる画素の形状は、前記走査信号線に平行な２つの辺と前記映像信号線に平行な２つの辺とを有する長方形であって、
前記第２の表示部に含まれる画素の形状は、前記走査信号線および前記映像信号線のいずれにも平行でない辺または曲線を含む形状であることを特徴とする、表示装置。
【請求項２】
前記第２の表示部は、
ｍ個（ｍは正の整数）の画素にそれぞれ対応するように設けられクロックパルスに応じて入力データ信号に基づくデータが順次に転送されるように直列に接続されたｍ個のフリップフロップからなるシフトレジスタと、
各フリップフロップに対応するように設けられ、各フリップフロップからの出力信号の論理値に応じて第１電圧または第２電圧のいずれかを選択する電圧選択部と、
各フリップフロップに対応するように設けられ、前記電圧選択部によって選択された電圧を各フリップフロップに対応する画素の表示状態に反映させるための表示素子部と
を含むことを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記第２の表示部は、前記基板上において前記第１の表示部を取り囲むように形成されていることを特徴とする、請求項１に記載の表示装置。
【請求項４】
前記第２の表示部は、
ｍ個（ｍは正の整数）の画素にそれぞれ対応するように設けられクロックパルスに応じて入力データ信号に基づくデータが順次に転送されるように直列に接続されたｍ個のフリップフロップからなるシフトレジスタと、
各フリップフロップに対応するように設けられ、各フリップフロップからの出力信号の論理値に応じて第１電圧または第２電圧のいずれかを選択する電圧選択部と、
各フリップフロップに対応するように設けられ、前記電圧選択部によって選択された電圧を各フリップフロップに対応する画素の表示状態に反映させるための表示素子部と
を含むことを特徴とする、請求項３に記載の表示装置。
【請求項５】
前記第２の表示部は、前記シフトレジスタのｍ段目に対応するフリップフロップからの出力信号または前記入力データ信号の一方を所定の指示信号に基づいて選択して当該選択した信号を前記シフトレジスタの１段目に対応するフリップフロップに与える選択部を更に含み、
前記選択部は、前記入力データ信号に基づくデータが前記ｍ個のフリップフロップに転送された後には、前記シフトレジスタのｍ段目に対応するフリップフロップからの出力信号を選択することを特徴とする、請求項４に記載の表示装置。
【請求項６】
前記第２の表示部は、前記シフトレジスタとして、６０個の画素にそれぞれ対応するように設けられた６０個のフリップフロップからなるシフトレジスタを含み、
前記入力データ信号のレベルは、１回だけ前記クロックパルスの発生間隔に相当する期間第１のレベルとされ、それ以外の期間には第２のレベルとされることを特徴とする、請求項５に記載の表示装置。
【請求項７】
前記第２の表示部は、前記シフトレジスタとして、６０個の画素にそれぞれ対応するように設けられた６０個のフリップフロップからなるシフトレジスタを含み、
前記入力データ信号のレベルは、前記クロックパルスが６０回発生する毎に前記クロックパルスの発生間隔に相当する期間だけ第１のレベルとされ、それ以外の期間には第２のレベルとされることを特徴とする、請求項４に記載の表示装置。
【請求項８】
前記第１の表示部は、画素毎または所定個数の画素毎に、前記映像信号線に印加されている映像信号に基づき１ビットのデータを取り込んで保持する記憶回路を更に含み、
前記第１の表示部では、予め定められた表示モードになっている時、前記記憶回路に保持されているデータに基づいて画素の表示状態が変化することを特徴とする、請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、メモリに保持されたデータに基づいて画像を表示する機能を有する表示装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置に関し、消費電力の低減を図るために各画素に対応するようにメモリ機能が設けられているものがある。このような装置は「メモリ液晶ディスプレイ」あるいは単に「メモリ液晶」などと呼ばれている。一般に、メモリ液晶ディスプレイにおいては、各画素につき１ビットのデータの保持が可能となっており、同じ内容の画像や変化の少ない画像が長時間表示される際に、メモリに保持されたデータを用いた画像表示が行われる。メモリ液晶ディスプレイでは、メモリへのデータの書き込みが一旦行われると、当該メモリに書き込まれたデータの内容は次に書き換えられるまで保持される。このため、画像の内容が変化する前後の期間以外の期間には、ほとんど電力は消費されない。その結果、メモリ機能を有さない液晶表示装置と比較して消費電力が低減されている。なお、以下においては、メモリ機能を用いて液晶を駆動することを「メモリ駆動」という。【０００３】
従来のメモリ液晶ディスプレイにおいては、一般的なアクティブマトリクス型の液晶ディスプレイと同様、表示部には矩形の画素がマトリクス状に配置されている。また、従来のメモリ液晶ディスプレイは、一般的なアクティブマトリクス型の液晶ディスプレイと同様、駆動回路としてゲートドライバ（走査信号線駆動回路）とソースドライバ（映像信号線駆動回路）とを備えている。このような構成において、ゲートドライバおよびソースドライバが動作することによって、各画素に対応するメモリに表示画像に応じたデータが格納される。そして、メモリに格納されたデータに基づいて画像が表示される。【０００４】
なお、本件発明に関連して、日本の特開２００７−２８６２３７号公報には、図２６に示す構成の画素メモリ回路を備えた表示装置の発明が開示されている。この表示装置においては、ＲＧＢのサブ画素毎ではなく、ＲＧＢの３つのサブ画素からなる画素ユニット毎に画素メモリ回路が設けられている。これにより、回路面積の増大を抑制しつつ、メモリを用いた駆動による低消費電力化が実現されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】日本の特開２００７−２８６２３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、近年、液晶表示装置に関し、アプリケーションの１つとして時計用途の表示システムの開発が行われている。このような表示システムを備えた液晶表示装置では、時計の秒針を模した画像の表示が必要となる。この点に関し、従来の液晶表示装置においては、画素は矩形であってマトリクス状に配置されているので、解像度（画素の密度）が低い場合には、図２７に示すように、時計の秒針を模した画像としてエッジ（典型的には黒色表示と白色表示との境界部分）の滑らかな画像を表示することはできない。このように、従来の液晶表示装置においては、解像度が低い場合、画像表示に関するデザイン性の自由度が低い。また、上述したメモリ液晶ディスプレイによって時計の秒針を模した画像の表示が行われるとき、１秒毎にメモリ内のデータの書き換えが行われなければならないので、消費電力低減の効果が顕著には得られない。【０００７】
そこで、本発明は、低消費電力で動作する、画像表示に関するデザイン性の自由度が高い表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の局面は、画素の表示状態を変化させることによって画像を表示する表示装置であって、
複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され各画素に対応する画素電極とを含み、各画素電極に対応する交差点を通過する走査信号線が選択されている時に当該交差点を通過する映像信号線に印加されている映像信号に基づいて当該各画素電極に対応する画素の表示状態が変化する第１の表示部と、
各画素につき少なくとも１ビットのデータを保持することのできる画素メモリが設けられ、前記画素メモリに保持されているデータに基づいて画素の表示状態が変化する第２の表示部と
を備え、
前記第１の表示部と前記第２の表示部とは同一の基板上に形成され、
前記第１の表示部に含まれる画素の形状は、前記走査信号線に平行な２つの辺と前記映像信号線に平行な２つの辺とを有する長方形であって、
前記第２の表示部に含まれる画素の形状は、前記走査信号線および前記映像信号線のいずれにも平行でない辺または曲線を含む形状であることを特徴とする。
【０００９】
本発明の第２の局面は、本発明の第１の局面において、
前記第２の表示部は、
ｍ個（ｍは正の整数）の画素にそれぞれ対応するように設けられクロックパルスに応じて入力データ信号に基づくデータが順次に転送されるように直列に接続されたｍ個のフリップフロップからなるシフトレジスタと、
各フリップフロップに対応するように設けられ、各フリップフロップからの出力信号の論理値に応じて第１電圧または第２電圧のいずれかを選択する電圧選択部と、
各フリップフロップに対応するように設けられ、前記電圧選択部によって選択された電圧を各フリップフロップに対応する画素の表示状態に反映させるための表示素子部と
を含むことを特徴とする。【００１１】
本発明の第３の局面は、本発明の第１の局面において、
前記第２の表示部は、前記基板上において前記第１の表示部を取り囲むように形成されていることを特徴とする。
【００１２】
本発明の第４の局面は、本発明の第３の局面において、
前記第２の表示部は、
ｍ個（ｍは正の整数）の画素にそれぞれ対応するように設けられクロックパルスに応じて入力データ信号に基づくデータが順次に転送されるように直列に接続されたｍ個のフリップフロップからなるシフトレジスタと、
各フリップフロップに対応するように設けられ、各フリップフロップからの出力信号の論理値に応じて第１電圧または第２電圧のいずれかを選択する電圧選択部と、
各フリップフロップに対応するように設けられ、前記電圧選択部によって選択された電圧を各フリップフロップに対応する画素の表示状態に反映させるための表示素子部と
を含むことを特徴とする。
【００１３】
本発明の第５の局面は、本発明の第４の局面において、
前記第２の表示部は、前記シフトレジスタのｍ段目に対応するフリップフロップからの出力信号または前記入力データ信号の一方を所定の指示信号に基づいて選択して当該選択した信号を前記シフトレジスタの１段目に対応するフリップフロップに与える選択部を更に含み、
前記選択部は、前記入力データ信号に基づくデータが前記ｍ個のフリップフロップに転送された後には、前記シフトレジスタのｍ段目に対応するフリップフロップからの出力信号を選択することを特徴とする。
【００１４】
本発明の第６の局面は、本発明の第５の局面において、
前記第２の表示部は、前記シフトレジスタとして、６０個の画素にそれぞれ対応するように設けられた６０個のフリップフロップからなるシフトレジスタを含み、
前記入力データ信号のレベルは、１回だけ前記クロックパルスの発生間隔に相当する期間第１のレベルとされ、それ以外の期間には第２のレベルとされることを特徴とする。
【００１５】
本発明の第７の局面は、本発明の第４の局面において、
前記第２の表示部は、前記シフトレジスタとして、６０個の画素にそれぞれ対応するように設けられた６０個のフリップフロップからなるシフトレジスタを含み、
前記入力データ信号のレベルは、前記クロックパルスが６０回発生する毎に前記クロックパルスの発生間隔に相当する期間だけ第１のレベルとされ、それ以外の期間には第２のレベルとされることを特徴とする。
【００１６】
本発明の第８の局面は、本発明の第１の局面において、
前記第１の表示部は、画素毎または所定個数の画素毎に、前記映像信号線に印加されている映像信号に基づき１ビットのデータを取り込んで保持する記憶回路を更に含み、
前記第１の表示部では、予め定められた表示モードになっている時、前記記憶回路に保持されているデータに基づいて画素の表示状態が変化することを特徴とする。
【発明の効果】
【００１７】
本発明の第１の局面によれば、表示装置には、一般的なアクティブマトリクス駆動が行われる第１の表示部と、画素メモリを用いたメモリ駆動が行われる第２の表示部とが設けられている。それら第１の表示部と第２の表示部とは同一の基板上に形成されている。このような構成において、静止画像や変化の少ない画像や変化の規則的な画像については第２の表示部に表示し、それ以外の画像については第１の表示部に表示することによって、不必要な電力消費が抑制される。これにより、従来の表示装置と比較して、消費電力が低減される。
また、第２の表示部に含まれる画素の形状は、一般的な画素の形状（走査信号線に平行な２つの辺と映像信号線に平行な２つの辺とを有する長方形）とは異なる形状となっている。このため、解像度が低い場合であっても、様々な形状に基づく画像を視聴者にとって違和感のない画像として表示することが可能となる。これにより、低消費電力で動作する、画像表示に関するデザイン性の自由度が高い表示装置が実現される。
【００１８】
本発明の第２の局面によれば、第２の表示部には、各画素に対応するように設けられたフリップフロップが直列に接続されることによって構成されたシフトレジスタと、各フリップフロップからの出力信号に応じて２つの電圧のいずれかを選択する電圧選択部と、電圧選択部によって選択された電圧を各フリップフロップに対応する画素の表示状態に反映させるための表示素子部とが設けられている。フリップフロップは１ビットのデータの保持が可能であるので、各フリップフロップにおいて、入力データを次段のフリップフロップに転送しつつ、当該入力データを電圧選択部に与えることにより対応する画素の表示状態を当該入力データに基づく表示状態にすることが可能となる。すなわち、第２の表示部については、従来の一般的な表示装置に設けられている駆動回路（走査信号線駆動回路，映像信号線駆動回路）を備えることなく、表示画像用のデータをシフトレジスタに与えることによって、シフトレジスタを構成する全てのフリップフロップ（すなわち各画素に対応するメモリ）に表示画像に対応するデータを与えることができる。第１の表示部については従来の一般的な表示装置に設けられている駆動回路に基づき動作するので、第２の表示部は第１の表示部とは独立して動作する。このため、静止画像や変化の少ない画像や変化の規則的な画像については第２の表示部に表示することによって、消費電力が効果的に低減される。【００２０】
本発明の第３の局面によれば、静止画像や変化の少ない画像や変化の規則的な画像を一般的な画像表示が行われる表示部の周囲に表示する表示装置を低消費電力で動作させることが可能となる。
【００２１】
本発明の第４の局面によれば、一般的な画素の形状とは異なる形状の画素が第２の表示部に含まれる構成の表示装置において、本発明の第２の局面と同様、静止画像や変化の少ない画像や変化の規則的な画像については第２の表示部に表示することによって、消費電力が効果的に低減される。
【００２２】
本発明の第５の局面によれば、第２の表示部において変化の規則的な画像の表示が行われる場合に、画像表示のために必要となるデータは、シフトレジスタを構成するフリップフロップの数に等しい数だけのデータとなる。このため、入力データ信号によって有効なデータが供給されるべき期間が顕著に短くなるので、消費電力が効果的に低減される。
【００２３】
本発明の第６の局面によれば、シフトレジスタは６０個のフリップフロップからなり、入力データ信号のレベルは、表示装置の動作中に１回だけ第１のレベルとなる（大半の期間は第２のレベルで維持される）。また、入力データ信号に基づくデータが６０個のフリップフロップに転送された後には、シフトレジスタの６０段目に対応するフリップフロップからの出力信号がシフトレジスタの１段目に対応するフリップフロップに与えられる。以上より、クロックパルスの発生間隔を１秒間にすることによって、第２の表示部において時計の秒針を模した画像の表示を行うことが可能となる。これにより、低消費電力で動作する、時計用途の表示システムを備えた表示装置が実現される。
【００２４】
本発明の第７の局面によれば、シフトレジスタは６０個のフリップフロップからなり、入力データ信号のレベルは、クロックパルスが６０回発生する毎に所定期間だけ第１のレベルとなる（それ以外の期間には第２のレベルで維持される）。ここで、クロックパルスの発生間隔を１秒間にすることによって、第２の表示部において時計の秒針を模した画像の表示を行うことが可能となる。これにより、低消費電力で動作する、時計用途の表示システムを備えた表示装置が実現される。
【００２５】
本発明の第８の局面によれば、第１の表示部においても、静止画像や変化の少ない画像や変化の規則的な画像をメモリ（記憶回路）を用いて表示することができる。これにより、消費電力を顕著に低減させることが可能となる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態に係る液晶表示装置の機能的構成を示すブロック図である。
【図２】上記実施形態における液晶表示装置を構成する液晶パネルの概略構成図である。
【図３】図２で符号６で示す部分の拡大図である。
【図４】上記実施形態において、通常表示部およびメモリ表示部について説明するための図である。
【図５】上記実施形態において、フリップフロップによって構成されるシフトレジスタについて説明するための図である。
【図６】上記実施形態において、通常表示部内の画素を形成する画素形成部の構成を示す回路図である。
【図７】上記実施形態において、画素メモリユニットの構成を示すブロック図である。
【図８】上記実施形態において、フリップフロップの具体的な構成例を示す回路図である。
【図９】上記実施形態において、電圧選択部の具体的な構成例を示す回路図である。
【図１０】上記実施形態において、メモリ表示部の駆動方法について説明するための信号波形図である。
【図１１】上記実施形態における表示画像例を示す図である。
【図１２】上記実施形態において、メモリ表示部の駆動方法について説明するための信号波形図である。
【図１３】上記実施形態において、液晶印加電圧と透過率との関係を示す図である。
【図１４】上記実施形態において、表示画像の変化について説明するための図である。
【図１５】上記実施形態の変形例において、液晶表示装置の機能的構成を示すブロック図である。
【図１６】上記実施形態の変形例において、選択回路の具体的な構成例を示す回路図である。
【図１７】上記実施形態の変形例において、選択信号と選択回路からの出力信号との関係を示す図である。
【図１８】上記実施形態の変形例において、メモリ表示部の駆動方法について説明するための信号波形図である。
【図１９】上記実施形態の変形例において、通常表示部およびメモリ表示部の形状や通常表示部とメモリ表示部との位置関係について説明するための図である。
【図２０】上記実施形態の変形例において、通常表示部およびメモリ表示部の形状や通常表示部とメモリ表示部との位置関係について説明するための図である。
【図２１】上記実施形態の変形例において、メモリ表示部内の画素の形状について説明するための図である。
【図２２】上記実施形態の変形例において、形状が平行四辺形である７個の画素がメモリ表示部に含まれる場合について説明するための図である。
【図２３】上記実施形態の変形例において、形状が平行四辺形である７個の画素がメモリ表示部に含まれる場合について説明するための図である。
【図２４】上記実施形態の変形例において、形状が平行四辺形である７個の画素がメモリ表示部に含まれる場合について説明するための図である。
【図２５】上記実施形態の変形例において、メモリ表示部内の画素メモリユニットと同様の構成の画素メモリユニットを通常表示部に設けた場合の構成を示すブロック図である。
【図２６】日本の特開２００７−２８６２３７号公報に開示された表示装置における画素メモリ回路の構成を示す回路図である。
【図２７】従来例において、時計の秒針を模した画像の表示が行われた場合について説明するための図である。
【発明を実施するための形態】
【００２７】
以下、添付図面を参照しつつ、本発明の一実施形態について説明する。
【００２８】
＜１．液晶表示装置の概略構成＞
図２は、本発明の一実施形態に係る液晶表示装置を構成する液晶パネル１００の概略構成図である。図２に示すように、液晶パネル１００には、互いに異なる動作によって画像を表示する２つの表示部が設けられている。２つの表示部のうちの一方は、一般的なアクティブマトリクス駆動による画像表示が行われる通常表示部２０である。２つの表示部のうちの他方は、メモリ駆動による画像表示が行われるメモリ表示部１０である。本実施形態においては、メモリ表示部１０は通常表示部２０を取り囲むようにリング状に形成されている。液晶パネル１００には、また、パネル基板の外部（例えばフレキシブル回路基板）から延びる信号配線とパネル基板内の信号配線とを接続するための端子が形成された端子部１９が設けられている。なお、本実施形態におけるメモリ表示部１０においては、時計の秒針を模した画像の表示が行われる。
【００２９】
図３は、図２で符号６で示す部分の拡大図である。通常表示部２０においては、画素の形状は、ゲートバスライン（走査信号線）に平行な２つの辺とソースバスライン（映像信号線）に平行な２つの辺とを有する長方形（典型的には正方形）となっている。以下、このような画素の形状のことを「通常画素形状」という。メモリ表示部１０においては、画素の形状は、リング形状の内側部と外側部とを結ぶほぼ平行な２つの辺と当該２つの辺に垂直な２つの辺とを有するほぼ長方形となっている。また、メモリ表示部１０においては、画素毎に、長方形を構成する長辺および短辺の傾きが異なっている。このように、メモリ表示部１０には、通常画素形状以外の形状の画素が含まれている。
【００３０】
なお、本実施形態においては、通常表示部２０によって第１の表示部が実現され、メモリ表示部１０によって第２の表示部が実現されている。
【００３１】
＜２．液晶表示装置の機能的構成＞
図１は、本実施形態における液晶表示装置の機能的構成を示すブロック図である。この液晶表示装置には、通常表示部２０における画像表示を実現するための構成要素と、メモリ表示部１０における画像表示を実現するための構成要素とが含まれている。なお、以下においては、通常表示部２０内の画素を形成するための構成要素を画素形成部２１といい、メモリ表示部１０内の画素を形成するための構成要素を画素メモリユニットＰＭＵという（図４参照）。通常表示部２０における画像表示を実現するための構成要素として、複数本のソースバスライン（映像信号線）ＳＬと、複数本のゲートバスライン（走査信号線）ＧＬと、それら複数本のソースバスラインＳＬと複数本のゲートバスラインＧＬとの交差点にそれぞれ対応して設けられた複数個の画素形成部２１と、ソースバスラインＳＬを駆動するソースドライバ３０と、ゲートバスラインＧＬを駆動するゲートドライバ４０とが、液晶表示装置に含まれている。また、メモリ表示部１０における画像表示を実現するための構成要素として、複数個の画素メモリユニットＰＭＵと、それら複数個の画素メモリユニットＰＭＵを動作させるための各種信号等を伝達する信号配線とが、この液晶表示装置に含まれている。なお、本説明においては、図１に示すように８個の画素メモリユニットＰＭＵ（１）〜ＰＭＵ（８）が液晶表示装置に含まれているものと仮定する。
【００３２】
画素メモリユニットＰＭＵ（１）〜ＰＭＵ（８）には、共通的に、２相のクロック信号ＣＫ，ＣＫＢと、画素の表示状態を白色表示にするための白色表示用電圧ＶＷと、画素の表示状態を黒色表示にするための黒色表示用電圧ＶＢＬとが与えられる。また、画素メモリユニットＰＭＵ（１）には、画素の表示状態を指定するための表示用データＤＡＴＡが与えられる。ところで、各画素メモリユニットＰＭＵには、１ビットのデータを保持することができるフリップフロップが含まれている。そして、画素メモリユニットＰＭＵ（１）〜ＰＭＵ（８）のそれぞれに含まれるフリップフロップ１１（１）〜１１（８）が図５に示すように直列に接続されることによって、シフトレジスタ１１０が構成されている。従って、画素メモリユニットＰＭＵ（１）に与えられた表示用データＤＡＴＡは、クロック信号ＣＫ，ＣＫＢに基づいて、画素メモリユニットＰＭＵ（２）〜ＰＭＵ（８）に順次に転送される。
【００３３】
＜３．画素形成部の構成＞
図６は、通常表示部２０内の画素を形成する画素形成部２１の構成を示す回路図である。図６に示すように、各画素形成部には、対応する交差点を通過するゲートバスラインＧＬにゲート電極２１１が接続されるとともに当該交差点を通過するソースバスラインＳＬにソース電極２１２が接続されたＴＦＴ２１０と、そのＴＦＴ２１０のドレイン電極２１３に接続された画素電極２１４と、上記複数個の画素形成部２１に共通的に設けられた共通電極２１６および補助容量電極２１８と、画素電極２１４と共通電極２１６とによって形成される液晶容量２１５と、画素電極２１４と補助容量電極２１８とによって形成される補助容量２１７とが含まれている。また、液晶容量２１５と補助容量２１７とによって画素容量ＣＰが形成されている。そして、ＴＦＴ２１０のゲート電極２１１がゲートバスラインＧＬからアクティブな走査信号を受けたときに当該ＴＦＴ２１０のソース電極２１２がソースバスラインＳＬから受ける映像信号に基づいて、画素容量ＣＰに画素値を示す電圧が保持される。
【００３４】
＜４．画素メモリユニットの構成および動作概要＞
図７は、画素メモリユニットＰＭＵの構成を示すブロック図である。図７に示すように、画素メモリユニットＰＭＵは、フリップフロップ１１と電圧選択部１２と液晶容量１３とを備えている。フリップフロップ１１は、信号Ｑｎ（前段のフリップフロップ１１からの出力信号）を入力信号として受け取り、クロック信号ＣＫ，ＣＫＢに基づき「信号Ｑｎ＋１」と「信号Ｑｎ＋１の論理反転信号」とを出力信号として出力する。なお、以下においては、「信号Ｑｎ＋１の論理反転信号」のことを「信号Ｑｎ＋１Ｂ」と表す。電圧選択部１２は、信号Ｑｎ＋１と信号Ｑｎ＋１Ｂとに基づいて白色表示用電圧ＶＷまたは黒色表示用電圧ＶＢＬのいずれかを選択し、その選択した電圧を画素電極電圧ＶＬＣとして出力する。液晶容量１３は画素電極と共通電極とによって形成されており、画素電極電圧ＶＬＣと共通電極電圧ＶＣＯＭとの差に応じて画素の表示状態が変化する。
【００３５】
図８は、フリップフロップ１１の具体的な構成例を示す回路図である。このフリップフロップ１１は、信号Ｑｎを取り込んで転送用データとして保持するための第１ラッチ部１１１と、転送用データを取り込んで出力用データとして保持するとともに出力用データに基づいて信号Ｑｎ＋１と信号Ｑｎ＋１Ｂとを出力するための第２ラッチ部１１２とによって構成されている。
【００３６】
第１ラッチ部１１１は、入力端子に信号Ｑｎが与えられるクロックドインバータ（以下、「第１クロックドインバータ」という。）１４１と、入力端子が第１クロックドインバータ１４１の出力端子に接続されたインバータ（以下、「第１インバータ」という。）１４２と、入力端子が第１インバータ１４２の出力端子に接続されるとともに出力端子が第１インバータ１４２の入力端子に接続されたクロックドインバータ（以下、「第２クロックドインバータ」という。）１４３とによって構成されている。なお、第１インバータ１４２の出力端子は、後述する第３クロックドインバータ１４６の入力端子にも接続されている。
【００３７】
第２ラッチ部１１２は、入力端子が第１インバータ１４２の出力端子に接続されたクロックドインバータ（以下、「第３クロックドインバータ」という。）１４６と、入力端子が第３クロックドインバータ１４６の出力端子に接続されたインバータ（以下、「第２インバータ」という。）１４７と、入力端子が第２インバータ１４７の出力端子に接続されるとともに出力端子が第２インバータ１４７の入力端子に接続されたクロックドインバータ（以下、「第４クロックドインバータ」という。）１４８とによって構成されている。なお、信号Ｑｎ＋１は第２インバータ１４７の出力端子から出力され、信号Ｑｎ＋１Ｂは第４クロックドインバータ１４８の出力端子から出力される。
【００３８】
なお、第１クロックドインバータ１４１および第４クロックドインバータ１４８については、クロック信号ＣＫがハイレベルかつクロック信号ＣＫＢがローレベルの時にはインバータとして機能し、クロック信号ＣＫがローレベルかつクロック信号ＣＫＢがハイレベルの時には入力端子−出力端子間が電気的に切り離される。また、第２クロックドインバータ１４３および第３クロックドインバータ１４６については、クロック信号ＣＫがハイレベルかつクロック信号ＣＫＢがローレベルの時には入力端子−出力端子間が電気的に切り離され、クロック信号ＣＫがローレベルかつクロック信号ＣＫＢがハイレベルの時にはインバータとして機能する。
【００３９】
以上のような構成により、このフリップフロップ１１では、クロック信号ＣＫがハイレベルかつクロック信号ＣＫＢがローレベルとなっている期間中に与えられる信号Ｑｎの値が転送用データとして第１ラッチ部１１１に保持される。そして、クロック信号ＣＫがハイレベルからローレベルに変化し、かつ、クロック信号ＣＫＢがローレベルからハイレベルに変化するタイミングで、転送用データとして第１ラッチ部１１１に保持されている信号Ｑｎの値が信号Ｑｎ＋１の波形として現れる。また、転送用データは第２ラッチ部１１２に保持されるため、信号Ｑｎ＋１の波形は、次に、クロック信号ＣＫがハイレベルからローレベルに変化し、かつ、クロック信号ＣＫＢがローレベルからハイレベルに変化する時点まで維持される。
【００４０】
図９は、電圧選択部１２の具体的な構成例を示す回路図である。この電圧選択部１２には、Ｐ型ＴＦＴとＮ型ＴＦＴとからなるＣＭＯＳスイッチ１２１，１２２が含まれている。ＣＭＯＳスイッチ１２１については、入力端子には白色表示用電圧ＶＷが与えられ、出力端子は画素電極に接続されている。ＣＭＯＳスイッチ１２１のＮ型ＴＦＴのゲート端子には信号Ｑｎ＋１が与えられ、ＣＭＯＳスイッチ１２１のＰ型ＴＦＴのゲート端子には信号Ｑｎ＋１Ｂが与えられる。ＣＭＯＳスイッチ１２２については、入力端子には黒色表示用電圧ＶＢＬが与えられ、出力端子は画素電極に接続されている。ＣＭＯＳスイッチ１２２のＮ型ＴＦＴのゲート端子には信号Ｑｎ＋１Ｂが与えられ、ＣＭＯＳスイッチ１２２のＰ型ＴＦＴのゲート端子には信号Ｑｎ＋１が与えられる。以上のような構成により、信号Ｑｎ＋１がハイレベルかつ信号Ｑｎ＋１Ｂがローレベルの時には、ＣＭＯＳスイッチ１２１がオン状態かつＣＭＯＳスイッチ１２２がオフ状態となり、白色表示用電圧ＶＷが画素電極に与えられる。一方、信号Ｑｎ＋１がローレベルかつ信号Ｑｎ＋１Ｂがハイレベルの時には、ＣＭＯＳスイッチ１２１がオフ状態かつＣＭＯＳスイッチ１２２がオン状態となり、黒色表示用電圧ＶＢＬが画素電極に与えられる。
【００４１】
＜５．駆動方法＞
次に、図５および図１０を参照しつつ、本実施形態におけるメモリ表示部１０の駆動方法について説明する。なお、図１０に示す信号波形図の先頭の波形に付した符号は、各時点に表示用データＤＡＴＡによってフリップフロップ１１（１）に入力されている１ビットのデータを本説明において識別するための符号である。図１０では、例えば、時点ｔ５から時点ｔ６までの期間には表示用データＤＡＴＡによって「データＤ５」がフリップフロップ１１（１）に入力されることが示されている。また、ここでは、図１１に示すように、任意の時点において画素メモリユニットＰＭＵ（１）〜ＰＭＵ（８）に対応する８個の画素のうちの１つだけを黒色表示とする例を挙げて説明する。
【００４２】
時点ｔ１においては、表示用データＤＡＴＡとしてデータＤ１がフリップフロップ１１（１）に入力されている。時点ｔ１には、クロック信号ＣＫがハイレベルからローレベルに変化し、かつ、クロック信号ＣＫＢがローレベルからハイレベルに変化する。このため、データＤ１の値に基づいて、フリップフロップ１１（１）の出力信号Ｑ１がハイレベルとなる。なお、出力信号Ｑ１は、電圧選択部１２（図９参照）に与えられるとともに、フリップフロップ１１（２）にも与えられる。
【００４３】
時点ｔ２においては、表示用データＤＡＴＡとしてデータＤ２がフリップフロップ１１（１）に入力されている。フリップフロップ１１（１）からの出力信号Ｑ１はフリップフロップ１１（２）に与えられているので、この時、データＤ１がフリップフロップ１１（２）に入力されている。また、時点ｔ２には、時点ｔ１と同様、クロック信号ＣＫがハイレベルからローレベルに変化し、かつ、クロック信号ＣＫＢがローレベルからハイレベルに変化する。これにより、データＤ２の値に基づいて、フリップフロップ１１（１）の出力信号Ｑ１はローレベルとなり、データＤ１の値に基づいて、フリップフロップ１１（２）の出力信号Ｑ２はハイレベルとなる。
【００４４】
以上のようにして、時点ｔ３以降においても、表示用データＤＡＴＡとしてフリップフロップ１１（１）に入力されたデータが順次にフリップフロップ１１（２）〜１１（８）へと転送されていく。これにより、表示用データＤＡＴＡとしてのデータＤ１〜Ｄ８のフリップフロップ１１（１）への入力が終了して、クロック信号ＣＫがハイレベルからローレベルに変化し、かつ、クロック信号ＣＫＢがローレベルからハイレベルに変化すると（時点ｔ８になると）、フリップフロップ１１（１）の出力信号Ｑ１のレベルはデータＤ８に基づくレベルとなり、フリップフロップ１１（２）の出力信号Ｑ２のレベルはデータＤ７に基づくレベルとなり、・・・、フリップフロップ１１（８）の出力信号Ｑ８レベルはデータＤ１に基づくレベルとなる。
【００４５】
ところで、本実施形態においては、データＤ１〜Ｄ８のうちデータＤ１についてのみ表示用データＤＡＴＡがハイレベルとなっている。このため、時点ｔ１から時点ｔ９までの期間には、出力信号Ｑ１〜Ｑ８が１つずつ順次にハイレベルとなる。
【００４６】
時点ｔ９においては、表示用データＤＡＴＡとしてデータＤ９がフリップフロップ１１（１）に入力されている。この時、表示用データＤＡＴＡはハイレベルとなっているので、時点ｔ１と同様にして、フリップフロップ１１（１）の出力信号Ｑ１がハイレベルとなる。以上のようにして、フリップフロップ１１（１）〜１１（８）の出力信号Ｑ１〜Ｑ８が繰り返し順次に所定期間ずつハイレベルとなる。
【００４７】
フリップフロップ１１（１）〜１１（８）からは上記出力信号Ｑ１〜Ｑ８およびそれらの論理反転信号が出力される。それらの信号は、各フリップフロップ１１に対応する電圧選択部１２に与えられる。ここで、図１２を参照しつつ、電圧選択部１２に与えられる白色表示用電圧ＶＷおよび黒色表示用電圧ＶＢＬの波形について説明する。共通電極電圧ＶＣＯＭについては所定期間毎にハイレベルとローレベルとが交互に繰り返されている。白色表示用電圧ＶＷと共通電極電圧ＶＣＯＭとは位相が同じにされている。黒色表示用電圧ＶＢＬと共通電極電圧ＶＣＯＭとは位相が１８０度ずらされている。白色表示用電圧ＶＷおよび黒色表示用電圧ＶＢＬのハイレベル側の電位は共通電極電圧ＶＣＯＭのハイレベル側の電位とほぼ等しくされている。白色表示用電圧ＶＷおよび黒色表示用電圧ＶＢＬのローレベル側の電位は共通電極電圧ＶＣＯＭのローレベル側の電位とほぼ等しくされている。以上より、白色表示用電圧ＶＷの電位と共通電極電圧ＶＣＯＭの電位との差はほぼ０で維持される。一方、黒色表示用電圧ＶＢＬの電位と共通電極電圧ＶＣＯＭの電位との差は黒色表示用電圧ＶＢＬの振幅にほぼ相当する大きさで維持される。
【００４８】
図１３は、液晶印加電圧と透過率との関係を示す図である。なお、図１３に示す関係は、ノーマリーホワイト方式が採用されている液晶表示装置におけるものである。図１３より、液晶印加電圧が小さいほど透過率は大きくなって液晶印加電圧が大きいほど透過率が小さくなることが把握される。図１３において、電圧Ｖａは白色表示用電圧ＶＷの電位と共通電極電圧ＶＣＯＭの電位との差に相当し、電圧Ｖｂは黒色表示用電圧ＶＢＬの電位と共通電極電圧ＶＣＯＭの電位との差に相当する。また、上述したように、信号Ｑｎ＋１がハイレベルかつ信号Ｑｎ＋１Ｂがローレベルの時には白色表示用電圧ＶＷが画素電極に与えられ、信号Ｑｎ＋１がローレベルかつ信号Ｑｎ＋１Ｂがハイレベルの時には黒色表示用電圧ＶＢＬが画素電極に与えられる（図９参照）。画素電極に白色表示用電圧ＶＷが与えられた画素メモリユニットＰＭＵにおいては画素の表示状態が白色表示とされる。画素電極に黒色表示用電圧ＶＢＬが与えられた画素メモリユニットＰＭＵにおいては画素の表示状態が黒色表示とされる。
【００４９】
以上より、図１０に示したような波形の表示用データＤＡＴＡが画素メモリユニットＰＭＵ（１）に与えられたときには、図１４に示すように、各時点において黒色表示となる画素は１つだけであって、かつ、画素メモリユニットＰＭＵ（１）〜ＰＭＵ（８）に対応する画素が順次に黒色表示となるように、メモリ表示部１０内の画素の表示状態が変化する。また、画素メモリユニットＰＭＵ（８）に対応する画素が黒色表示となった次には、画素メモリユニットＰＭＵ（１）に対応する画素が黒色表示となる。これにより、画素メモリユニットＰＭＵ（１）〜ＰＭＵ（８）に対応する画素が繰り返し順次に１つずつ黒色表示となる。
【００５０】
なお、上述の例では８個の画素メモリユニットＰＭＵ（１）〜ＰＭＵ（８）が液晶表示装置に含まれているものとして説明しているが、典型的な時計用途の表示システムのアプリケーションでは、６０個の画素メモリユニットＰＭＵが設けられる。すなわち、図５に示したシフトレジスタ１１０は６０個のフリップフロップ１１によって構成される。そして、１秒間隔で所定の変化を繰り返すクロック信号ＣＫ，ＣＫＢが各画素メモリユニットＰＭＵに与えられ、６０秒毎に１秒間だけハイレベルとなる表示用データＤＡＴＡが画素メモリユニットＰＭＵ（１）に与えられる。これにより、メモリ表示部１０において、時計の秒針を模した画像の表示が行われる。
【００５１】
＜６．効果＞
本実施形態によれば、液晶パネル１００には、一般的な形状（通常画素形状）の画素を有しアクティブマトリクス駆動が行われる通常表示部２０と、通常画素形状以外の形状の画素を有しメモリ駆動が行われるメモリ表示部１０とが設けられている。メモリ表示部１０は通常表示部２０を取り囲むようにリング状に形成され、メモリ表示部１０内の画素の形状は、リング形状の内側部と外側部とを結ぶほぼ平行な２つの辺と当該２つの辺に垂直な２つの辺とを有するほぼ長方形とされている。これにより、解像度が低い場合でも、時計の秒針を模した画像としてエッジの滑らかな画像をメモリ表示部１０を用いて表示することが可能となる。このようにして、液晶表示装置における画像表示に関するデザイン性の自由度が高められる。また、メモリ表示部１０においては、各画素メモリユニットＰＭＵに対応するように、画素メモリユニットＰＭＵ内のフリップフロップ１１からの出力信号に応じて白色表示用電圧ＶＷまたは黒色表示用電圧ＶＢＬのいずれかを選択する電圧選択部１２と、電圧選択部１２によって選択された電圧を各フリップフロップ１１に対応する画素の表示状態に反映させるための液晶容量１３とが設けられている。ここで、メモリ表示部１０内の複数の画素メモリユニットＰＭＵのそれぞれに含まれるフリップフロップ１１が直列に接続されることによって、シフトレジスタ１１０が構成されている。フリップフロップ１１は１ビットのデータの保持が可能であるので、各フリップフロップ１１において、入力データを次段のフリップフロップ１１に転送しつつ、対応する画素の表示状態を入力データに基づく表示状態にすることが可能となる。すなわち、ゲートドライバやソースドライバを備えることなく、シフトレジスタ１１０に表示用データＤＡＴＡを与えることによって全ての画素メモリユニットＰＭＵ内のフリップフロップ１１に表示画像に対応するデータを与えることができる。このとき、メモリ表示部１０は、通常表示部２０を駆動するソースドライバ３０やゲートドライバ４０とは独立して動作する（駆動される）。これにより、時計の秒針を模した画像などを表示する際の消費電力を低減することが可能となる。以上のように、本実施形態によれば、画像表示に関するデザイン性の自由度を高めつつ低消費電力で動作する液晶表示装置が実現される。
【００５２】
＜７．変形例＞
以下、上記実施形態の変形例について説明する。
【００５３】
＜７．１  シフトレジスタの駆動方法について＞
上記実施形態においては、画素メモリユニットＰＭＵ（８）内のフリップフロップ１１（８）の出力信号Ｑ８が画素メモリユニットＰＭＵ（１）内のフリップフロップ１１（１）に与えられるようには構成されていなかった（図１参照）。これに対して、以下に説明する変形例においては、画素メモリユニットＰＭＵ（８）内のフリップフロップ１１（８）の出力信号Ｑ８が画素メモリユニットＰＭＵ（１）内のフリップフロップ１１（１）に与えられるように構成されている。
【００５４】
図１５は、上記実施形態の変形例において、液晶表示装置の機能的構成を示すブロック図である。図１５に示すように、本変形例においては、画素メモリユニットＰＭＵ（８）と画素メモリユニットＰＭＵ（１）との間に選択回路５０が設けられている。選択回路５０には、表示用データＤＡＴＡと出力信号Ｑ８と選択信号ＳＥＬとが入力される。選択回路５０では選択信号ＳＥＬに基づいて表示用データＤＡＴＡまたは出力信号Ｑ８の一方が選択され、その選択された信号が画素メモリユニットＰＭＵ（１）内のフリップフロップ１１（１）に与えられる。
【００５５】
図１６は、選択回路５０の具体的な構成例を示す回路図である。この選択回路５０には、インバータ５１と、Ｐ型ＴＦＴとＮ型ＴＦＴとからなるＣＭＯＳスイッチ５２，５３とが含まれている。インバータ５１については、入力端子には選択信号ＳＥＬが与えられ、出力端子はＣＭＯＳスイッチ５２のＰ型ＴＦＴのゲート端子とＣＭＯＳスイッチ５３のＮ型ＴＦＴのゲート端子とに接続されている。ＣＭＯＳスイッチ５２については、入力端子には表示用データＤＡＴＡが与えられ、出力端子は画素メモリユニットＰＭＵ（１）内のフリップフロップ１１（１）に接続されている。ＣＭＯＳスイッチ５２のＮ型ＴＦＴのゲート端子には選択信号ＳＥＬが与えられ、ＣＭＯＳスイッチ５２のＰ型ＴＦＴのゲート端子には選択信号ＳＥＬの論理反転信号が与えられる。ＣＭＯＳスイッチ５３については、入力端子には出力信号Ｑ８が与えられ、出力端子は画素メモリユニットＰＭＵ（１）内のフリップフロップ１１（１）に接続されている。ＣＭＯＳスイッチ５３のＮ型ＴＦＴのゲート端子には選択信号ＳＥＬの論理反転信号が与えられ、ＣＭＯＳスイッチ５３のＰ型ＴＦＴのゲート端子には選択信号ＳＥＬが与えられる。
【００５６】
以上のような構成により、選択信号ＳＥＬがローレベルの時には、ＣＭＯＳスイッチ５２がオフ状態かつＣＭＯＳスイッチ５３がオン状態となる。一方、選択信号ＳＥＬがハイレベルの時には、ＣＭＯＳスイッチ５２がオン状態かつＣＭＯＳスイッチ５３がオフ状態となる。従って、図１７に示すように、選択信号ＳＥＬがローレベルの時には、この選択回路５０からの出力信号ＯＵＴとして出力信号Ｑ８が画素メモリユニットＰＭＵ（１）内のフリップフロップ１１（１）に与えられ、選択信号ＳＥＬがハイレベルの時には、この選択回路５０からの出力信号ＯＵＴとして表示用データＤＡＴＡが画素メモリユニットＰＭＵ（１）内のフリップフロップ１１（１）に与えられる。
【００５７】
そこで、本変形例においては、図１８に示すように、時点ｔ１から時点ｔ８までの期間には選択信号ＳＥＬはハイレベルで維持され、時点ｔ８から時点ｔ９までの期間に選択信号ＳＥＬはハイレベルからローレベルへと変化させられる。そして、時点ｔ９以降の期間には、選択信号ＳＥＬはローレベルで維持される。これにより、図１８に示すようにデータＤ１についての表示用データＤＡＴＡのみがハイレベルにされても、時点ｔ９以降の期間においても、出力信号Ｑ１〜Ｑ８が１つずつ順次にハイレベルとなる。
【００５８】
以上のように、本変形例によれば、メモリ表示部１０において変化の規則的な画像の表示が行われる場合において、表示用データＤＡＴＡとして有効なデータが供給されるべき期間が顕著に短くなるので、上記実施形態と比較して消費電力が低減される。
【００５９】
＜７．２  通常表示部およびメモリ表示部の形状、通常表示部とメモリ表示部との位置関係について＞
上記実施形態においては、通常表示部２０を取り囲むようにリング状のメモリ表示部１０が形成されていたが（図２参照）、本発明はこれに限定されない。例えば、図１９に示すように、１つのパネル基板上において、矩形の通常表示部２０を取り囲むように枠型のメモリ表示部１０が形成されていても良い。また、例えば、図２０に示すように、１つのパネル基板上において、矩形のメモリ表示部１０と矩形の通常表示部２０とが視聴者から見て上下に並ぶように配置されていても良い。以上のように、通常表示部２０とメモリ表示部１０とが同一の基板上に形成されていれば、通常表示部２０およびメモリ表示部１０の形状や通常表示部２０とメモリ表示部１０との位置関係については何ら限定されない。
【００６０】
＜７．３  メモリ表示部内の画素の形状について＞
上記実施形態においては、メモリ表示部１０内の画素の形状として図３に示す形状を例示したが、本発明はこれに限定されない。メモリ表示部１０内の画素の形状については、ゲートバスラインＧＬおよびソースバスラインＳＬのいずれにも平行でない辺または曲線を含む形状であれば良い。従って、例えば図２１に示すような六角形の形状など様々な形状の画素（通常画素形状以外の形状の画素）を本発明に適用することができる。
【００６１】
また、図２２に示すように、形状が平行四辺形である７個の画素がメモリ表示部１０に含まれるようにしても良い。なお、この７個の画素によって、０から９までの数字が表される。図２２において符号ＰＩＸ（１）〜ＰＩＸ（７）で示す画素がそれぞれ画素メモリユニットＰＭＵ（１）〜ＰＭＵ（７）に対応する場合、例えば表示用データＤＡＴＡの波形を図２３に示すようなものにすると、時点ｔ７以降には、出力信号Ｑ１，Ｑ２，Ｑ３，Ｑ５，およびＱ６がハイレベルとなる。その結果、図２４に示すように、符号ＰＩＸ（１），ＰＩＸ（２），ＰＩＸ（３），ＰＩＸ（５），およびＰＩＸ（６）に対応する画素の表示状態が黒色表示となり、それ以外の画素の表示状態は白色表示となる。このようにして、数字を表示するシステムを備えた液晶表示装置の低消費電力化が可能となる。
【００６２】
＜７．４  通常表示部における駆動方法について＞
上記実施形態においては通常表示部では一般的なアクティブマトリクス駆動による画像表示が行われることを前提に説明しているが、本発明はこれに限定されない。例えば、図１に示した構成において、サブ画素毎あるいは上記日本の特開２００７−２８６２３７号公報に開示されているように画素ユニット毎に１ビットのデータを保持することのできる画素メモリ回路（記憶回路）を画素形成部２１に更に設け、その画素メモリ回路に格納されたデータに基づく画像表示を行う機能を更に備えるようにしても良い。この場合、通常表示部における表示方法として２つの表示モードを予め設けておき、「一方の表示モードの際には従来通りの画像表示が行われ、他方の表示モードの際には画素メモリ回路に格納されたデータに基づく画像表示が行われる」ようにすることができる。これにより、通常表示部において、静止画像や変化の少ない画像や変化の規則的な画像をメモリを用いて表示することができる。その結果、消費電力を顕著に低減させることが可能となる。
【００６３】
なお、図２５に示すように、メモリ表示部内の画素メモリユニットＰＭＵ（１）〜ＰＭＵ（８）と同様の構成の複数の画素メモリユニット（図２５では符号ＰＭＵ２（１）〜ＰＭＵ２（２４）で示す画素メモリユニット）を通常表示部に設け、メモリ表示部における動作と同様の動作で通常表示部における画像表示が行われるようにすることもできる。
【００６４】
＜８．その他＞
上記各実施形態においては液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）等の他の表示装置にも本発明を適用することができる。
【符号の説明】
【００６５】
１０…メモリ表示部
１１，１１（１）〜１１（８）…フリップフロップ
１２…電圧選択部
１３…液晶容量
２０…通常表示部
２１…画素形成部
５０…選択回路
１００…液晶パネル
１１１…第１ラッチ部
１１２…第２ラッチ部
ＰＭＵ，ＰＭＵ（１）〜ＰＭＵ（８）…画素メモリユニット
ＣＫ，ＣＫＢ…クロック信号
ＤＡＴＡ…表示用データ
ＳＥＬ…選択信号
ＶＢＬ…黒色表示用電圧
ＶＷ…白色表示用電圧
ＶＣＯＭ…共通電極電圧
ＶＬＣ…画素電極電圧
【図１】
0005414894.tif 000002
【図２】
0005414894.tif 000003
【図３】
0005414894.tif 000004
【図４】
0005414894.tif 000005
【図５】
0005414894.tif 000006
【図６】
0005414894.tif 000007
【図７】
0005414894.tif 000008
【図８】
0005414894.tif 000009
【図９】
0005414894.tif 000010
【図１０】
0005414894.tif 000011
【図１１】
0005414894.tif 000012
【図１２】
0005414894.tif 000013
【図１３】
0005414894.tif 000014
【図１４】
0005414894.tif 000015
【図１５】
0005414894.tif 000016
【図１６】
0005414894.tif 000017
【図１７】
0005414894.tif 000018
【図１８】
0005414894.tif 000019
【図１９】
0005414894.tif 000020
【図２０】
0005414894.tif 000021
【図２１】
0005414894.tif 000022
【図２２】
0005414894.tif 000023
【図２３】
0005414894.tif 000024
【図２４】
0005414894.tif 000025
【図２５】
0005414894.tif 000026
【図２６】
0005414894.tif 000027
【図２７】
0005414894.tif 000028