(57)【特許請求の範囲】
【請求項１】
測定機器用の混合信号取込みシステムであって、
上記測定機器のパネルに設けられ、アナログ入力信号を受けるアナログ入力インタフェースと、
該アナログ入力インタフェースからの上記アナログ入力信号をＮビットのデジタル信号に変換するアナログ・デジタル変換器と（Ｎは正の整数）、
上記測定機器のパネルに設けられ、ロジック入力信号を受けるＮ個のロジック入力端子を有するロジック入力インタフェースと、
上記Ｎ個のロジック入力端子からの上記ロジック入力信号を夫々ラッチするＮ個のラッチ回路と、
上記アナログ・デジタル変換器からの上記Ｎビットのデジタル信号と上記Ｎ個のラッチ回路からの上記Ｎ個のロジック入力信号との一方を選択するマルチプレクサと、
該マルチプレクサからの出力信号を蓄積するメモリと
を具え、
上記アナログ入力信号が上記アナログ入力インタフェースに供給された場合には上記マルチプレクサが上記Ｎビットのデジタル信号を選択し、上記ロジック入力信号が上記ロジック入力インタフェースに供給された場合には上記マルチプレクサが上記Ｎ個のロジック入力信号を選択する混合信号取込みシステム。
【請求項２】
混合信号を測定する測定機器であって、
上記混合信号を取り込む複数の取込みシステムと、
該取込みシステムが取り込んだ上記混合信号を表示する表示装置とを具え、
上記取込みシステムの各々は、
上記測定機器のパネルに設けられ、アナログ入力信号を受けるアナログ入力インタフェースと、
該アナログ入力インタフェースからの上記アナログ入力信号をＮビットのデジタル信号に変換するアナログ・デジタル変換器と（Ｎは正の整数）、
上記測定機器のパネルに設けられ、ロジック入力信号を受けるＮ個のロジック入力端子を有するロジック入力インタフェースと、
上記Ｎ個のロジック入力端子からの上記ロジック入力信号を夫々ラッチするＮ個のラッチ回路と、
上記アナログ・デジタル変換器からの上記Ｎビットのデジタル信号と上記Ｎ個のラッチ回路からの上記Ｎ個のロジック入力信号との一方を選択するマルチプレクサと、
該マルチプレクサからの出力信号を蓄積するメモリと
を具える測定機器。
【請求項３】
測定機器用の混合信号取込みシステムであって、
上記測定機器のパネルに設けられ、第１アナログ入力信号を受けるアナログ入力インタフェースと、
該アナログ入力インタフェースからの上記第１アナログ入力信号をＮビットのデジタル信号に変換する第１アナログ・デジタル変換器と（Ｎは正の整数）、
上記測定機器のパネルに設けられ、ロジック入力信号を受けるＮ個のロジック入力端子を有するロジック入力インタフェースと、
上記Ｎ個のロジック入力端子からの上記ロジック入力信号を夫々ラッチするＮ個のラッチ回路と、
上記アナログ・デジタル変換器からの上記Ｎビットのデジタル信号と上記Ｎ個のラッチ回路からの上記Ｎ個のロジック入力信号との一方を選択するマルチプレクサと、
該マルチプレクサからの出力信号を蓄積するメモリと
を具える混合信号取込み装置において
第２アナログ入力信号を受けてＭビット・デジタル信号に変換する第２アナログ・デジタル変換器（Ｍは正の整数で、Ｎより大きい）を更に具え、
上記Ｎ個のロジック入力インタフェース及び上記Ｎ個のラッチ回路を介して、上記ロジック入力信号の代わりに上記Ｍビット・デジタル信号を上記マルチプレクサにインターリーブ方式にて伝送することを特徴とする混合信号取込みシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、測定機器に関し、特に、アナログ信号及びロジック信号を含む混合信号（ミックスド・シグナル）を取り込むシステムに関する。
【背景技術】
【０００２】
アナログ信号及びロジック信号（即ち、デジタル信号）の両方を含む信号は、混合信号（ミックスド・シグナル）と呼ばれており、これら混合信号を取込み、この取り込んだ信号を表示する測定機器は、混合信号オシロスコープ（ミックスド・シグナル・オシロスコープ）として知られている。混合信号オシロスコープは、最近、多くの分野で用いられている。これら測定機器は、従来のオシロスコープ機能にデジタル信号捕捉機能を追加したものである。したがって、かかる測定機器は、オシロスコープ及び「ミニ・ロジック・アナライザ」の組合せとみなすことができ、アナログ信号の取込みタイミングをロジック信号の取込みタイミングと整列（位置合わせ）させることができる。「ミニ・ロジック・アナライザ」のチャネルは、ロジック信号に用いるのに適するように、より多くのチャネルでの取込みにまで拡張できる。これらの拡張チャネルにより、組み込みシステムのデバッギングの際の観測が価値あるものとなる。
【０００３】
図１は、従来の混合信号オシロスコープ１０の斜視図である。この混合信号オシロスコープ１０は、ハウジング１２内にミニ・ロジック・アナライザ回路及びオシロスコープ回路を具えると共に、ハウジング１２のフロント・パネル上にアナログ入力インタフェース１４と、８チャネル入力端子のロジック入力インタフェース１６も具えている。このフロント・パネルは、表示スクリーン１８と、複数の制御ノブ及び押しボタンを含んでいる。図２は、アナログ入力インタフェース１４の１個の拡大図である。このアナログ入力インタフェース１４は、ＢＮＣ型入力端子２０と６個の予備端子２２とを具えており、これら予備端子２２は、プローブ形式の認識、プローブへの電力供給、プローブ及びオシロスコープ１０間の通信などに用いられる。このアナログ・インタフェースの基本原理は、例えば、本願出願人に譲渡され２００２年６月１１日に発行された米国特許第６４０２５６５号「高速信号及びデータ伝送用の電子相互接続装置」（発明者：ウイリアム・アール・プーレイ等）（日本特許第３６８２４１２号などに対応）に記載されている。
【０００４】
図３は、従来の混合信号オシロスコープ１０のブロック図である。アナログ入力インタフェース１４の端子２００〜２０３における４チャネルのアナログ入力信号は、コンディション回路２４０〜２４３に供給されて、これら入力信号の振幅などが調整される。なお、コンディション回路は、減衰器、緩衝増幅器などで構成された信号状態調整回路である。調整されたアナログ信号は、アナログ・デジタル（Ａ／Ｄ）変換器２６０〜２６３により、例えば、８ビット・デジタル信号に夫々デジタル化される。これらデジタル信号は、デシメータ２８０〜２８３（単位時間当たりのサンプル数などの調整を行う）を介して取り込みメモリ３０に蓄積される。ロジック入力インタフェース１６の８個の端子１６０〜１６７における８チャネルのロジック入力信号は、８個の比較器３２０〜３２７を介して８個のラッチ回路３４０〜３４７に夫々供給される。なお、比較器３２２〜３２５及びラッチ回路３４２〜３４５は、図を簡略化するために図３には示さない。８個の比較器３２０〜３２７は、入力ロジック信号を所定のしきい値レベルと比較して、入力ロジック信号がしきい値レベルよりも大きいときに「高」ロジック信号を発生し、入力ロジック信号がしきい値レベルよりも小さいときに「低」ロジック信号を発生する。これら比較器３２０〜３２７からのロジック信号は、ラッチ回路３４０〜３４７により夫々ラッチされる。ラッチ回路３４０〜３４７からのラッチされたロジック信号は、８ビット・デシメータ３６を介して取込みメモリ３０に蓄積される。クロック発生器４０からのクロック信号がＡ／Ｄ変換器２６０〜２６３及びラッチ回路３４０〜３４７に共通に供給されるので、ロジック信号の取込みタイミングがアナログ信号の取込みタイミングと一致する。
【０００５】
ロジック入力信号及びアナログ入力信号に対応する蓄積デジタル信号は、表示制御器／メモリ・ブロック４２に伝送される。ここでは、表示制御器がデジタル信号をラスタ化し、これらラスタ化済み信号を表示メモリに蓄積し、表示スクリーン１８にアナログ入力信号及びロジック入力信号の波形として表示する。制御器４４は、マイクロプロセッサ４６、メモリ４８及び入力装置５０を含んでいる。入力装置５０は、図１に示す制御ノブ及び押しボタンなどである。マイクロプロセッサ４６は、メモリ４８に蓄積されたプログラム及び入力装置５０からの命令に応じてブロック２４０〜２４３、２８０〜２８３、３６、４０、３０、及び４２を制御する。図を簡略化するために図３にはトリガ回路を示さないが、かかるトリガ回路は、コンディション回路２４０〜２４３からの信号又はＡ／Ｄ変換器２６０〜２６３からの出力、及び／又はラッチ回路３４０〜３４７からの信号を、制御器４４が設定したトリガ条件と比較して、トリガ信号を発生する。このトリガ信号は、入力信号のどの部分を取込みメモリ３０に蓄積するかを制御する。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】本願出願人が２００９年６月２３日に発行した「ＭＳＯ３０００シリーズおよびＤＰＯ３０００シリーズ  デジタル・フォスファ・オシロスコープ  ユーザ・マニュアル」
【発明の概要】
【発明が解決しようとする課題】
【０００７】
混合信号オシロスコープの現在の課題の１つは、どの位多くのロジック・チャネルを提供できるかである。図３ではロジック・チャネルが８個であるが、簡略化及びコストの効果を考慮して、ほとんどの測定機器は、アナログ・チャネルに１６個のロジック・チャネルを追加するのが一般的である。これは、ほとんどのユーザの要求に合うが、更にチャネルの追加が必要なアプリケーションが依然存在する。さらに、特に、アナログが４チャネルの混合信号オシロスコープにおいては、ユーザは４チャネル全てのアナログ取込み能力を必要としないことがある。
【０００８】
オシロスコープに追加してその機能を拡張する多くの「特定」機能が存在する。これらには、（１）高い垂直分解能（１０ビット又は１２ビット）や（２）高速シリアル・データ信号のトリガ及び取込みがあるが、これらに限定されるものではない。これらの機能は、一般的には、特殊な測定機器に見受けられる。高分解能製品はわずかではあり、これらは、高価であり、特定の会社により製品化されている。高速シリアル・データ取込みは、高帯域幅オシロスコープに限定されている。典型的には、データ取込みがアナログであり、２次処理としてデジタルに変換している。
【０００９】
そこで、測定機器のアナログ及びデジタルのチャネル数を用途に応じてユーザが構成できるシステムが望まれている。さらに、通常の混合信号オシロスコープのアクセサリの形態で、特定の取込み機能を提供できるシステムも望まれている。
【課題を解決するための手段】
【００１０】
上述の課題を解決するための本発明の態様は、次の通りである。
（１）測定機器用の混合信号取込み装置であって；上記測定機器のパネルに設けられ、アナログ信号を受けるアナログ入力インタフェースと；該アナログ入力インタフェースからの上記アナログ信号をＮビットのデジタル信号に変換するアナログ・デジタル変換器と（Ｎは正の整数）；上記測定機器のパネルに設けられ、ロジック信号を受けるＮ個の端子を有するロジック入力インタフェースと；上記Ｎ個のロジック入力端子からの上記ロジック信号を夫々ラッチするＮ個のラッチ回路と；上記アナログ・デジタル変換器からの上記Ｎビットのデジタル信号と上記Ｎ個のラッチ回路からの上記Ｎ個のロジック信号との一方を選択するマルチプレクサと；該マルチプレクサからの出力を蓄積するメモリとを具えた混合信号取込み装置。
（２）上記アナログ・デジタル変換器及び上記Ｎ個のラッチ回路に供給するクロック信号を発生するクロック発生器を更に具えた態様１の混合信号取込み装置。
（３）上記Ｎ個のロジック入力端子は、上記アナログ入力インタフェースの近傍に設けられた態様１の混合信号取込み装置。
（４）上記アナログ入力信号が上記アナログ入力インタフェースに供給された際に上記マルチプレクサが上記アナログ入力信号を選択し、上記ロジック入力信号が上記ロジック入力インタフェースに供給された際に上記マルチプレクサが上記ロジック入力信号を選択する態様１の混合信号取込み装置。
（５）上記マルチプレクサ及び上記メモリの間に結合されたデシメータを更に具えた態様１の混合信号取込み装置。
（６）混合信号を測定する測定機器であって；上記混合信号を取り込む複数の取込み装置と；該取込み装置が取り込んだ上記混合信号を表示する表示装置とを具え；上記取込み装置の各々は；上記測定機器のパネルに設けられ、アナログ信号を受けるアナログ入力インタフェースと；該アナログ入力インタフェースからの上記アナログ信号をＮビットのデジタル信号に変換するアナログ・デジタル変換器と（Ｎは正の整数）；上記測定機器のパネルに設けられ、ロジック信号を受けるＮ個の端子を有するロジック入力インタフェースと；上記Ｎ個のロジック入力端子からの上記ロジック信号を夫々ラッチするＮ個のラッチ回路と；上記アナログ・デジタル変換器からの上記Ｎビットのデジタル信号と上記Ｎ個のラッチ回路からの上記Ｎ個のロジック信号との一方を選択するマルチプレクサと；該マルチプレクサからの出力を蓄積するメモリとを具える測定機器。
（７）上記取込み装置の上記アナログ・デジタル変換器及び上記Ｎ個のラッチ回路に供給するクロック信号を発生するクロック発生器を更に具えた態様６の測定機器。
（８）上記Ｎ個のロジック入力端子の各々は、上記取込み装置の上記アナログ入力インタフェースの近傍に設けられた態様６の測定機器。
（９）上記取込み装置にて、上記アナログ入力信号が上記アナログ入力インタフェースに供給された際に上記マルチプレクサが上記アナログ入力信号を選択し、上記ロジック入力信号が上記ロジック入力インタフェースに供給された際に上記マルチプレクサが上記ロジック入力信号を選択する態様６の測定機器。
（１０）上記取込み装置が上記マルチプレクサ及び上記メモリの間に結合されたデシメータを更に具えた態様６の測定機器。
（１１）アナログ入力信号がアナログ入力インタフェースに供給された際に第１アナログ・デジタル変換器により上記アナログ入力信号をＮビット・デジタル信号に変換するステップと（Ｎは正の整数）；Ｎ個のロジック信号がＮ個のロジック入力端子に供給された際にＮ個のラッチ回路により上記Ｎ個のロジック信号をラッチするステップと；上記アナログ・デジタル変換器からの上記Ｎビット・デジタル信号及び上記Ｎ個のラッチ回路からのＮ個のロジック信号の一方をマルチプレクサにより選択するステップと；上記マルチプレクサからの出力信号をメモリに蓄積するステップとを具えた混合信号取込み方法。
（１２）上記第１アナログ・デジタル変換器の代わりに第２アナログ・デジタル変換器により上記アナログ入力信号をＭビット・デジタル信号に変換するステップと（ＭはＮよりも大きい正の整数）；上記Ｎ個のロジック入力インタフェース、上記Ｎ個のラッチ回路を介して上記Ｍビット・デジタル信号を上記マルチプレクサにインターリーブ方式にて伝送するステップとを更に具えた態様１１の方法。
（１３）上記Ｎが８であり、上記Ｍが１６である態様１２の方法。
（１４）シリアル・ロジック信号からクロック信号を再生するステップと；上記シリアル・ロジック信号をデコードするステップと；上記シリアル・ロジック信号からトリガ・イベントを認識するステップと；上記ロジック入力インタフェースを介して上記デコードされた信号を測定機器に伝送するステップと；上記アナログ入力インタフェースを介して上記トリガ・イベントを上記測定機器に伝送するステップを更に具えた態様１１の方法。
【発明の効果】
【００１１】
よって、本発明は、使用するアナログ・チャネル及びデジタル・チャネルの数を考慮して測定機器をユーザが構成できる測定機器用の混合信号取込み装置を提供できる。アナログ入力インタフェースと、Ｎ個の端子を有するロジック入力インタフェースとを測定機器のパネルに設けて、アナログ信号及びデジタル信号を夫々受ける。なお、Ｎは、正の整数であり、例えば、８である。アナログ・デジタル（Ａ／Ｄ）変換器は、アナログ入力インタフェースからのアナログ入力信号をＮビット・デジタル信号に変換する。Ｎ個のラッチ回路は、ロジック入力インタフェースのＮ個の端子からのロジック信号を夫々ラッチする。マルチプレクサは、Ａ／Ｄ変換器からのＮビット・デジタル信号とＮ個のラッチ回路からのＮ個のロジック信号との一方を選択する。マルチプレクサからの出力は、メモリに蓄積される。
【００１２】
さらに、本発明は、混合信号を測定する測定機器を提供する。この測定機器は、混合信号を取り込む複数の取込み装置と、この取込み装置で取り込まれた混合信号を表示する表示装置とを具えている。各取込み装置は、上述のように、アナログ入力インタフェースと、Ａ／Ｄ変換器と、Ｎ個の端子を有するロジック入力インタフェースと、Ｎ個のラッチ回路と、マルチプレクサと、メモリとを具えている。
【００１３】
さらに、本発明は、混合信号を取り込む方法も提供する。アナログ入力信号がアナログ入力インタフェースに供給された際に、第１Ａ／Ｄ変換器がアナログ入力信号をＮビットのデジタル信号に変換する。Ｎ個のロジック入力端子を有するロジック入力インタフェースにＮ個のロジック信号が供給された際に、Ｎ個のラッチ回路がＮ個のロジック信号をラッチする。Ａ／Ｄ変換器からのＮビット・デジタル信号とＮ個のラッチ回路からのＮ個のロジック信号との一方をマルチプレクサが選択する。マルチプレクサの出力は、メモリに蓄積される。本発明の一実施例においては、アナログ入力信号は、第１Ａ／Ｄ変換器の代わりに第２Ａ／Ｄ変換器によりＭビット・デジタル信号に変換される。なお、Ｍは、Ｎよりも大きい正の整数である。Ｍビット・デジタル信号は、ロジック入力インタフェース、Ｎ個のラッチ回路及びマルチプレクサを介して、インターリーブ方式でメモリに伝送される。本発明の第２実施例において、シリアル・ロジック信号からクロック信号を回復し、シリアル・ロジック信号をデコードし、シリアル・ロジック信号からトリガ・イベントを認識する。ロジック入力インタフェースを介してデコード済み信号を測定機器に伝送し、アナログ入力インタフェースを介してトリガ・イベントを測定機器に伝送する。
【００１４】
本発明のその他の目的、利点及び新規な特徴は、添付図を参照した以下の説明から明らかになろう。
【図面の簡単な説明】
【００１５】
【図１】混合信号を測定する従来の測定機器の斜視図である。
【図２】図１に示す従来の測定機器に取り付けられたアナログ入力インタフェースの拡大平面図である。
【図３】図１に示す従来の測定機器の簡略化したブロック図である。
【図４】本発明が用いる取込み装置のブロック図である。
【図５】本発明の一実施例の簡略化したブロック図である。
【図６】本発明の測定機器に取り付けられた入力インタフェースの拡大平面図である。
【図７】本発明の他の実施例の簡略化したブロックであり、外部の高分解能Ａ／Ｄ変換器が適用されている。
【図８】本発明の更に他の実施例の簡略化されたブロック図であり、シリアル・データ・プローブが適用されている。
【発明を実施するための形態】
【００１６】
図４は、本発明に用いる取込み装置のブロック図である。ここで、上述した図で用いたのと同様な要素は、同様な参照符号で示す。かかる取込み装置は、チップセットでも実現でき、以下、単に、チップセットと呼ぶこともある。この取込み装置は、アナログ・チャネル及びデジタル・チャネルを含んでいる。アナログ・チャネルにおいて、Ａ／Ｄ変換器２６は、アナログ端子５４のアナログ入力信号をＮビット・デジタル信号に変換するが、サンプリング・タイミングは、クロック信号により決まる。ここで、Ｎは、正の整数であり、この例では、８である。デジタル・チャネルは、Ｎ個、例えば、８個のラッチ回路３４０〜３４７を具えている。これらラッチ回路は、端子５６０〜５６７のロジック信号を受けるＤ入力端を夫々有するＤフリップ・フロップでもよい。これらラッチ回路３４０〜３４７のラッチ・タイミングは、クロック信号により決まる。Ａ／Ｄ変換器２６用と同じクロック信号をラッチ回路３４０〜３４７のラッチ・タイミングに用いるので、Ａ／Ｄ変換器２６の取込みタイミングは、ラッチ回路３４０〜３４７の取込みタイミングと正しい時間関係となる。
【００１７】
マルチプレクサ（ＭＵＸ）５２は、Ａ／Ｄ変換器２６からの８ビット・デジタル信号を受け、８個のラッチ回路３４０〜３４７のＱ端子からのラッチされたデジタル信号を８ビット・ラッチ・デジタル信号として受け、更にマルチプレクサ制御信号も受ける。マルチプレクサ５２は、Ａ／Ｄ変換器２６からの８ビット・デジタル信号と、ラッチ回路３４０〜３４７からの８ビット・デジタル信号の一方をマルチプレクサ制御信号に応じて選択する。マルチプレクサ５２には、電子スイッチが望ましいが、必要に応じて機械スイッチも利用可能である。デシメータ２８を介してマルチプレクサ５２からの８ビット・デジタル出力信号を取込みメモリ３０に供給するので、８ビット・デジタル信号がメモリ３０に蓄積される。図４に示す取込み装置のチップセットは、ＡＳＩＣ（用途限定集積回路）で構成できる。
【００１８】
図４に示すアーキテクチャにより、同じ取込み装置を用いて、アナログ・チャネル及びデジタル・チャネルのいずれかを取り込むことができる。上述の如く、任意のアナログ・チャネルと同じ時点でクロックされる８個のデジタル・チャネルが、同じデシメーション回路、即ち、デシメータ２８と、データ蓄積回路、即ち、取込みメモリ３０に供給される。これにより、デジタル・チャネル取込みの設計が、アナログ・チャネル取込みの設計を比較的簡単に拡張したものとなる。
【００１９】
図４のアーキテクチャは、混合信号オシロスコープの如き測定機器に利用することができる。マルチプレクサ５２がラッチ回路３４０〜３４７のみを選択するように固定されている場合、図４に示す取込み装置は、デジタル・チャネル用のみに利用でき、Ａ／Ｄ変換器２６を使用しない。一方、マルチプレクサ５２がＡ／Ｄ変換器２６のみを選択するように固定されている場合、この取込み装置は、アナログ・チャネル用のみに利用でき、ラッチ回路３４０〜３４７を使用しない。しかし、４アナログ・チャネル＋８デジタル・チャネルのように典型的に配置された図３の装置の場合のように、混合信号オシロスコープは、アナログ・チャネル及びデジタル・チャネルの間の分離を固定している。
【００２０】
本発明は、マルチプレクサ５２を最大限に利用して、図４に示す取込み装置、即ち、取込み装置を用いる。図５は、本発明の実施例による簡略化したブロック図である。ここでは、図３の同様素子は、同様な参照符号で示す。図５において、チップセット、即ち、取込み装置５８０、５８１、５８２及び５８３の各々は、図４の取込み装置と同じである。取込み装置５８０のロジック端子５６０〜５６７（図４を参照）は、８個の比較器５４０（図５におけるこの参照符号付近の三角形のブロックを総称して示す）からの出力を受ける。これら比較器は、８個のロジック入力端子５３０の入力ロジック信号を所定のしきい値レベルＴＨと夫々比較する。取込み装置５８０のアナログ端子５４（図４を参照）は、コンディション回路２４０からの出力を受ける。このコンディション回路２４０は、アナログ入力端子２００のアナログ入力信号を受ける。取込み装置５８０と同様に、取込み装置５８１は、そのロジック端子５６０〜５６７に８個の比較器５４１（図５におけるこの参照符号付近の三角形のブロックを総称して示す）を介して８個のロジック入力端子５３１からのロジック入力信号を受けると共に、そのアナログ端子５４にコンディション回路２４１を介してアナログ入力端子２０１からのアナログ入力信号を受ける。取込み装置５８２は、そのロジック端子５６０〜５６７に８個の比較器５４２（図５におけるこの参照符号付近の三角形のブロックを総称して示す）を介して８個のロジック入力端子５３２からのロジック入力信号を受けると共に、そのアナログ端子５４にコンディション回路２４２を介してアナログ入力端子２０２からのアナログ入力信号を受ける。さらに、取込み装置５８３は、そのロジック端子５６０〜５６７に８個の比較器５４３（図５におけるこの参照符号付近の三角形のブロックを総称して示す）を介して８個のロジック入力端子５３３からのロジック入力信号を受けると共に、そのアナログ端子５４にコンディション回路２４３を介してアナログ入力端子２０３からのアナログ入力信号を受ける。
【００２１】
図３と同様に、取込み装置５８０〜５８３の取込みメモリ３０は、表示システムに結合される。この表示システムは、表示制御器／メモリ・ブロック４２と表示スクリーン１８とを具えている。表示制御器／メモリ・ブロック４２は、アナログ波形及びロジック波形として蓄積された信号を表示スクリーン１８に表示する。制御器４４は、マイクロプロセッサ４６と、メモリ４８と、測定機器のパネルに設けられた制御ノブや押しボタンなどの入力装置５０とを具えている。クロック発生器４０は、制御器４４の制御の下にクロック信号を発生し、このクロック信号を取込み装置５８０〜５８３に供給する。制御器４４は、これら取込み装置５８０〜５８３に供給するマルチプレクサ制御信号を発生する。図を簡単にするため、図５にはトリガ回路を示さないが、その機能は、図３を参照して説明したものと同じである。
【００２２】
図６は、本発明に用いる入力インタフェース６０の拡大平面図である。入力インタフェース６０は、ロジック入力インタフェース６２と、ＢＮＣ型アナログ入力端子２０及び６個の補助端子２２を有するアナログ・インタフェースとを具える。ロジック入力インタフェースは、アナログ入力インタフェースの近傍に設けられている点に留意されたい。アナログ入力端子２０がアナログ入力端子２００〜２０３の各々に対応し、６個の補助端子２が制御器４４に結合されている。アナログ入力インタフェースは、図２に示す従来のアナログ入力インタフェースに類似しており、従来のアナログ信号インタフェースと共に電力及び通信も提供する。これらプローブ・インタフェースは、ユーザに多くの利点をもたらす。これら利点は、（１）アクティブ・プローブや差動プローブの如く電力を必要とするプローブの直接接続、（２）スケール・ファクタの如き測定機器パラメータの自動設定、（３）アクティブ終端の如き「アクセサリ」のサポート能力がある。ロジック入力インタフェース６２は、ロジック入力端子５３０〜５３３に対応する８チャネル入力端子を具える。これら入力端子は、差動信号形式又は、接地に対するシングル・エンド形式でもよい。
【００２３】
図４、５及び６を参照する。取込み装置５８０の動作を以下に説明する。なお、取込み装置５８０の動作は、取込み装置５８１、５８２及び５８３にも適用できる。アナログ・プローブを入力端子２００、即ち２０に接続すると、補助端子２２を介してアナログ・プローブの接続を検知するか、又は入力装置５０からの命令を受けることによって、制御器４４がマルチプレクサ５２にＡ／Ｄ変換器を自動的に選択させる。コンディション回路２４０は、入力端子２００におけるアナログ入力信号を緩衝し、その振幅、即ち垂直利得を調整する。Ａ／Ｄ変換器２６がコンディション回路２４０からのアナログ出力を８ビット・デジタル信号に変換する。なお、サンプリング・タイミングは、クロック信号に制御される。このクロック信号の周波数は、Ａ／Ｄ変換器２６用の最高周波数に固定してもよい。マルチプレクサ５２がＡ／Ｄ変換器２６を選択するので、８ビット・デジタル信号は、マルチプレクサ５２を介してデシメータ２８に供給されるため、このデジタル信号は、制御器４４が設定したタイミング分解能に応じてデシメーションされる。デシメーションされたデジタル信号は、取込みメモリ３０に蓄積される。
【００２４】
８チャネル・ロジック・プローブをロジック入力インタフェース６２、即ち８個のロジック入力端子５３０に接続すると、補助端子２２を介してセンサ（図示せず）がロジック・プローブの接続を検知するか、又は入力装置５０からの命令を受けて、制御器４４は、マルチプレクサ５２に８個のラッチ回路３４０〜３４７を自動的に選択させる。ロジック入力インタフェース６２の８個のロジック信号、又は８個の入力端子５３０は、８個の比較器５４０により所定しきい値レベルＴＨと比較される。このしきい値レベルは、ＴＴＬ、ＥＣＬなどの入力信号のロジック・ファミリーに応じて、制御器４４により制御される。８個の比較器５４０からのロジック出力は、クロック発生器４０からのクロック信号に応じて、ラッチ回路３４０〜３４７に夫々ラッチされる。アナログ信号取込みと同様に、クロック周波数は、ラッチ回路３４０〜３４７の最大周波数でもよい。マルチプレクサ５２がラッチ回路３４０〜３４７を選択するので、ラッチ回路３４０〜３４７からのロジック出力、即ち、８ビット・ロジック信号は、マルチプレクサ５２を介してデシメータ２８に供給される。このデシメータ２８は、制御器４４によって設定されたタイミング分解能に応じて８ビット・ロジック信号をデシメーション（間引き）する。デシメーションされた８ビット・ロジック信号は、取込みメモリ３０に蓄積される。
【００２５】
取込み装置５８１〜５８３の動作は、取込み装置５８０の動作と同じであるので、これ以上の詳細説明を省略する。図５にトリガ回路を示さないが、トリガ回路は、従来の混合信号オシロスコープと同様に、信号のどの部分をメモリ３０に蓄積するかを制御する。ロジック入力信号及び／又はアナログ入力信号に対応する蓄積ロジック信号は、取込み装置５８０〜５８３から表示制御器／メモリ４２に伝送されて、アナログ波形及び／又はデジタル波形として表示スクリーン１８に表示される。
【００２６】
上述の動作を要約すると次のようになる。アナログ・チャネル（Ａ／Ｄ変換器を介して）及びデジタル・チャネルを取込み装置に接続することにより、ユーザは、正しいプローブを単に接続することにより、ユーザのアプリケーションに適した入力手段を構成できる。アナログ取込みを望むならば、従来のアナログ・プローブを接続すればよい。また、デジタル取込みを望むならば、デジタル取込みプローブを接続すればよい。４チャネル・オシロスコープにおいて、ユーザが望むならば、３２個のデジタル・チャネルを得ることができる。入力チャネルを追加することにより、本発明の融通性を拡大できる。なお、本発明が提供するチャネルの他に、「専用」のロジック・チャネルを追加することを阻むものではないことに留意されたい。また、補助入力インタフェースにロジック・チャネル能力を増強して、それらをメモリに結合する代わりに、外部トリガ入力として用いることも可能である。
【００２７】
図４、５及び６において、各取込み装置のデジタル・ビットの数が８であるが、他の数であってもよい。垂直分解能がＡ／Ｄ変換器２６の分解能よりも高いことを望むならば、本発明を図７に示すように適用できる。垂直高分解能プローブ７０は、プローブ・チップ７１、このプローブ・チップ７１からのアナログ信号を受けるコンディション回路７２、このコンディション回路７２からのアナログ信号をＭビット・デジタル信号に変換するＭビットＡ／Ｄ変換器７４とを具えている。Ｍは、ロジック入力インタフェース５６内のチャネルの数よりも大きい正の整数であり、このＭは、例えば１６である。この場合、１６ビット・デジタル信号は、８ビット・デジタル信号の２個のグループに分割される。この点を更に詳細に説明する。各グループのこれらのデジタル信号は、ロジック入力インタフェース５６、即ち、８個のロジック端子５６０〜５６７を介して取込み装置５８０の８個のラッチ回路３４０〜３４７に伝送される。垂直高分解能プローブ７０は、補助端子２２を介して測定機器１０からの電力及びクロック信号を受ける。高分解能Ａ／Ｄ変換器７４からの出力は、８ビットのグループ毎にインターリーブ方式により、ロジック信号経路を介して伝送されるので、１６ビットの高分解能Ａ／Ｄ変換器が８ビットのインタフェースに適合する。よって、信号マルチプレクサ５２は、かかるインターリーブされたデータを扱えるように変更され、インターリーブされた２グループの８ビット・データが内部で発生したデータのようにデシメータ２８に供給される。本実施例において、測定機器１０の外部の高分解能Ａ／Ｄ変換器７４のサンプリング・レートは、測定機器１０内のクロック発生器４０からのクロック信号によるサンプリング・レートの２分の１以下であり、このデータは、８ビット・データ経路をＭＳＢ０、ＬＳＢ０、ＭＳＢ１、ＬＳＢ１・・・のフォーマットで送られる点に留意されたい。なお、ＭＳＢ（ｘ）は（ｘ＝０、１・・・）、高分解能アナログ・デジタル変換器からのｘ番目クロックによる上位８ビットであり、ＬＳＢ（ｘ）はその下位８ビットである。デシメーション２８は、このデータ・ストリームを分解して、通常のＡ／Ｄ変換後のサンプルのように、１６ビット・デジタル信号として再構成して、デシメーションを行う。すなわち、８ビットのＭＳＢ（ｘ）と８ビットのＬＳＢ（ｘ）により、ｘ番目の１６ビット・デジタル信号とする。なお、外部Ａ／Ｄ変換器７４の垂直分解能は、１０、１２、１４又は１６ビットでもよい。
【００２８】
図８は、本発明の更に他の実施例の簡略化されたブロック図である。クロック回復機能８４、データ・デコード機能８６及びトリガ・イベント認識機能８８を有する外部回路８０を設けることにより、高速シリアル・データ・プローブを実現できる。クロック回復機能８４は、入力端子８２のシリアル・データからクロック信号を回復して、回復したクロック信号をデコード機能８６及びトリガ機能８８に供給する。任意のトリガ・イベントは、アナログ入力インタフェース５４を介してアナログ信号経路を伝送して、取込み装置５８１に供給される。ここで、従来のオシロスコープによる処理をトリガ・イベントの設定及び処理に利用できる。デコード機能８６からのデコードされたデータは、ロジック入力インタフェース５６を介して取込みシステム５８０用のロジック信号経路を伝送する。このデコードされたデータは、メモリ３０に蓄積される。シリアル・データ・プローブの機能をサポートできるように、取込み装置にわずかな変更を施して、トリガ・イベントをトリガとして使用できる。
【００２９】
よって、本発明は、使用するアナログ・チャネル及びロジック・チャネルの数を考慮して、測定機器を構成できる装置及び方法を提供する。さらに、本発明の方法は、主要な混合信号オシロスコープ用のアクセサリの取込み能力を高めることができる。
【００３０】
本発明の好適な実施例について説明したが、本発明の要旨を逸脱することなく種々の変形変更が可能なことが当業者には理解できよう。例えば、任意の所定時間に、アナログ・プローブのみ、又はロジック・プローブのみをインタフェースに接続できるように、アナログ・インタフェース及びロジック・インタフェースを構成できる。また、アナログ・プローブ及びロジック・プローブの両方を所定チャネルのアナログ・インタフェース及びロジック・インタフェースに同時に接続してもよく、このチャネルのマルチプレクサを制御して、アナログ・プローブ又はロジック・プローブのいずれかを選択するようにする。
【符号の説明】
【００３１】
１０  測定機器
１２  ハウジング
１４  アナログ入力インタフェース
１６  ロジック入力インタフェース
１８  表示スクリーン
２０  ＢＮＣ型入力端子
２２  予備端子
２８  デシメータ
３０  取込みメモリ
３６  デシメータ
４０  クロック発生器
４２  表示制御器／メモリ
４４  制御器
４６  マイクロプロセッサ
４８  メモリ
５０  入力装置
５２  マルチプレクサ
５４  アナログ端子
５６  ロジック入力インタフェース
６０  入力インタフェース
６２  ロジック入力インタフェース
７０  垂直高分解能プローブ
７１  プローブ・チップ
７２  コンディション回路
７４  高分解能Ａ／Ｄ変換器
８０  外部回路
８２  入力端子
８４  クロック回復機能
８６  デコード機能
８８  トリガ機能
１６０〜１６７  端子
２００〜２０３  端子
２４０〜２４３  コンディション回路
２６０〜２６３  Ａ／Ｄ変換器
２８０〜２８３  デシメータ
３２０〜３２７  比較器
３４０〜３４７  ラッチ回路
５３０〜５３３  ロジック入力端子
５４０〜５４３  比較器
５６０〜５６７  端子
５８０〜５８３  取込み装置
【図１】
0005603171.tif 000002
【図２】
0005603171.tif 000003
【図３】
0005603171.tif 000004
【図４】
0005603171.tif 000005
【図５】
0005603171.tif 000006
【図６】
0005603171.tif 000007
【図７】
0005603171.tif 000008
【図８】
0005603171.tif 000009