(57)【特許請求の範囲】
【請求項１】
入力信号が入力されるトランスコンダクタンス増幅器と、前記増幅器の出力信号が入力されるコレクタ接地型ＡＢ級出力回路と、前記コレクタ接地型ＡＢ級出力回路の出力信号の信号レベルを変換するレベルシフト回路と、前記レベルシフト回路の出力信号が入力されるエミッタ接地型ＡＢ級出力回路とを具備し、
前記コレクタ接地型ＡＢ級出力回路と前記レベルシフト回路の各々における信号の電流増幅により前記エミッタ接地型ＡＢ級出力回路の出力飽和を抑制可能としてなることを特徴とする出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力回路に係り、特に、駆動能力の向上、周波数特性の向上等を図ったものに関する。
【背景技術】
【０００２】
従来、この種の回路としては、例えば、ＮＰＮ型トランジスタとＰＮＰ型トランジスタの各々のコレクタを相互に接続して構成されたエミッタ接地型ＡＢ級出力回路（rail-to-rail出力回路）などが良く知られている（例えば、非特許文献１等参照）。
図３には、かかる従来のエミッタ接地型ＡＢ級出力回路の構成例が示されており、以下、同図を参照しつつ、この従来回路について説明する。
このエミッタ接地型ＡＢ級出力回路の前段には、増幅器１０１Ａが設けられており、増幅器１０１Ａの出力段は、ＰＮＰ型出力トランジスタＱ１Ａのベースに接続されたものとなっている。
【０００３】
ＰＮＰ型出力トランジスタＱ１ＡとＮＰＮ型出力トランジスタＱ２Ａの各々のコレクタは相互に接続されて、その接続点とグランドとの間には、負荷抵抗器Ｒ４が接続されて出力信号の出力が可能となっている。
ＰＮＰ型出力トランジスタＱ１Ａのベース電位は、ＰＮＰ型第３のトランジスタＱ３Ａと、ダイオードＤ１Ａ，Ｄ２Ａと、電流源Ｉ１とから構成される回路によってバイアスされるようになっている一方、ＰＮＰ型出力トランジスタＱ２Ａのベース電位は、ＮＰＮ型第４のトランジスタＱ４Ａと、ダイオードＤ３Ａ，Ｄ４Ａと、電流源Ｉ４から構成される回路によってバイアスされるようになっている。
【０００４】
かかる出力回路においては、出力電位がグランド（ＧＮＤ）より下回る場合には、負荷抵抗器Ｒ４からの電流を出力トランジスタＱ２Ａが吸い込み、電流を吸い込んだ際に増加する出力トランジスタＱ２Ａのベース電流Ｉb2は第３のトランジスタＱ３Ａを介して増幅器１０１Ａから供給されるようになっている。
【０００５】
一方、出力電位がグランドより上回る場合には、出力トランジスタＱ１Ａが負荷抵抗器Ｒ４への電流を吐き出し、その電流吐き出しの際に増加する出力トランジスタＱ１Ａのベース電流Ｉb1は、第３のトランジスタＱ３Ａを介して増幅器１０１Ａより供給される。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】W.C.M. RENIRIE, K. J. DELANGEN, AND J. H. HUIJSING、Paraller Feedforward Class-AB Control Circuits for Low-Voltage Bipolar Rail-to-Rail Output Stages of Operational Amplifiers、Analog Integrated Circuits and Signal Processing、U.S.A.、Kluwer Academic Publishers、１９９５年、第８号、ｐ．３７−４８
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、かかる従来回路においては、出力段における電流の吐き出し、吸い込みの上限値は、電流の吐き出し、吸い込みに生ずる出力トランジスタＱ１Ａ，Ｑ２Ａのベース電流Ｉb1，Ｉb2を供給する前段の増幅器１０１Ａの駆動能力によって定まるため、負荷抵抗器Ｒ４の値は、増幅器１０１Ａの駆動能力に依存する。
一方、増幅器１０１Ａの駆動能力は、消費電流とのトレードオフの関係にあるため、消費電流に制限がある場合、増幅器１０１Ａの駆動能力を安易に向上させることはできず、そのため、負荷抵抗器Ｒ４の抵抗値も安易に小さくできないという問題があった。
【０００８】
さらに、出力電圧が電源電圧ＶＣＣと接地電圧ＶＥＥまで振れた際に、出力多トランジスタＱ１Ａ，Ｑ２Ａは飽和状態となり、直流電流増幅率ＨＦＥが低下し、出力トランジスタＱ１Ａ，Ｑ２Ａのベース電流Ｉb1，Ｉb2を低下させることとなるが、上述のように増幅器１０１Ａの駆動能力を十分に確保することができない場合には、出力電圧を電源電圧ＶＣＣと接地電圧ＶＥＥまで十分振れなくなるという問題があった。
【０００９】
例えば、増幅器１０１Ａの駆動能力を十分確保できない場合の対策としては、ベース電流Ｉb1，Ｉb2が増加するのを防ぐために出力トランジスタＱ１Ａ，Ｑ２Ａのエミッタ面積を大きくするという方法があるが、その場合、出力トランジスタＱ１Ａ，Ｑ２Ａのベース・コレクタ間の寄生容量が増加してしまい、それによって周波数特性の悪化という新たな問題を招いてしまうという欠点がある。
【００１０】
本発明は、上記実状に鑑みてなされたもので、出力回路の初段に設けられた増幅器の駆動能力に影響されることなく駆動能力、周波数特性の向上を図ることのできる出力回路を提供するものである。
本発明の他の目的は、前段に設けられる増幅器の駆動能力を従来に比して少なくしながらも、周波数特性の良好な出力回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記本発明の目的を達成するため、本発明に係る出力回路は、
入力信号が入力されるトランスコンダクタンス増幅器と、前記増幅器の出力信号が入力されるコレクタ接地型ＡＢ級出力回路と、前記コレクタ接地型ＡＢ級出力回路の出力信号の信号レベルを変換するレベルシフト回路と、前記レベルシフト回路の出力信号が入力されるエミッタ接地型ＡＢ級出力回路とを具備し、
前記コレクタ接地型ＡＢ級出力回路と前記レベルシフト回路の各々における信号の電流増幅により前記エミッタ接地型ＡＢ級出力回路の出力飽和を抑制可能としてなるものである。
【発明の効果】
【００１２】
本発明によれば、エミッタ接地型ＡＢ級出力回路の前段に設けられた増幅器と、エミッタ接地型ＡＢ級出力回路の入力段との間に、コレクタ接地型ＡＢ級出力回路とレベルシフト回路を設けたので、増幅器自体の駆動能力を大きくすることなく、実質的にエミッタ接地型ＡＢ級出力回路に対する増幅器の駆動能力の増大を図ることができ、エミッタ接地型ＡＢ級出力回路の出力トランジスタのエミッタ面積を増大させることによる増幅器の駆動能力の確保を図るような従来の手法を採る必要がなくなるので、従来に比して周波数特性の向上を図ることもできるという効果を奏するものである。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態における出力回路の基本構成例を示す構成図である。
【図２】本発明の実施の形態における出力回路の具体回路構成例を示す回路図である。
【図３】従来回路の回路構成例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における出力回路の基本構成例について、図１を参照しつつ説明する。
本発明の実施の形態における出力回路は、入力信号が入力される増幅器１０１と、この増幅器１０１の出力を入力するコレクタ接地型ＡＢ級出力回路１０２と、このコレクタ接地型ＡＢ級出力回路１０２の出力信号にレベルシフトを施すレベルシフト回路１０３と、このレベルシフト回路１０３の出力を入力するエミッタ接地型ＡＢ級出力回路１０４とを備えてなるものである。
【００１５】
図２には、具体回路構成例が示されており、以下、同図を参照しつつ説明する。
まず、本発明の実施の形態における出力回路への入力信号が入力される増幅器１０１は、従来の出力回路の前段に設けられていたものと基本的に同様のものであり、いわゆるトランスコンダクタンス増幅器が用いられたものとなっている。
コレクタ接地型ＡＢ級出力回路１０２は、それ自体の構成は従来から良く知られている構成と基本的に同一の構成を有してなるものである。
すなわち、コレクタ接地型ＡＢ級出力回路１０２は、ＮＰＮ型の第９及び第１２ののトランジスタ（図２においては、それぞれ「Ｑ９」、「Ｑ１２」と表記）９，１２と、ＰＮＰ型の第１０及び第１１ののトランジスタ（図２においては、それぞれ「Ｑ１０」、「Ｑ１１」と表記）１０，１１と、第８及び第９の定電流源（図２においては、それぞれ「Ｉ８」、「Ｉ９」と表記）２８，２９とを有して構成されたものとなっている。
【００１６】
第９及び第１０のトランジスタ９，１０は、エミッタが相互に接続されて、次段のレベルシフト回路１０３の入力段に接続される一方、第９のトランジスタ９のコレクタは、電源電圧ＶＣＣが印加されるようになっており、第１０のトランジスタ１０のコレクタは、接地電位ＶＥＥが印加されるようになっている。
また、第９のトランジスタ９のベースは、第１１のトランジスタ１１のエミッタに接続されており、この第１１のトランジスタ１１のエミッタと電源電圧ＶＣＣとの間には、第８の定電流源２８が設けられている。そして、第１１のトランジスタ１１のコレクタには、接地電位ＶＥＥが印加されるようになっている。
【００１７】
さらに、第１１のトランジスタ１１のベースは、第１２のトランジスタ１２のベースと共に、増幅器１０１の出力段に接続されている。
第１２のトランジスタ１２のエミッタは、第１０のトランジスタ１０のベースに接続されると共に、エミッタと接地電位ＶＥＥとの間には、第９の定電流源２９が設けられている。
【００１８】
次に、レベルシフト回路１０３は、ＮＰＮ型の第５及び第６のトランジスタ（図２においては、それぞれ「Ｑ５」、「Ｑ６」と表記）５，６と、ＰＮＰ型の第７及び第８のトランジスタ（図２においては、それぞれ「Ｑ７」、「Ｑ８」と表記）７，８と、第５乃至第７の定電流源（図２においては、それぞれ「Ｉ５」、「Ｉ６」、「Ｉ７」と表記）２５，２６，２７と、定電圧源３１とを有して構成されたものとなっている。
【００１９】
第５及び第６のトランジスタ５，６は、カレントミラーを構成するよう設けられたものとなっている。
すなわち、第５及び第６のトランジスタ５，６の各々のベースは、相互に接続されると共に、第５のトランジスタ５のコレクタに接続される一方、第５のトランジスタ５のコレクタと電源電圧ＶＣＣとの間には、第５の定電流源２５が、また、第６のトランジスタ６のコレクタと電源電圧ＶＣＣとの間には、第６の定電流源２６が、それぞれ設けられている。また、第６のトランジスタと第６の定電流源２６との相互の接続点は、後述するエミッタ接地型ＡＢ級出力回路１０４に接続されたものとなっている。
【００２０】
そして、第５のトランジスタ５のエミッタは、次述する第７のトランジスタ７のエミッタに、第６のトランジスタ６のエミッタは、次述する第８のトランジスタ８のエミッタに、それぞれ接続されると共に、第６及び第８のトランジスタ６，８のエミッタは、先に説明したコレクタ接地型ＡＢ級出力回路１０２の第９及び第１０のトランジスタ９，１０のエミッタと接続されたものとなっている。
【００２１】
一方、第７及び第８のトランジスタ７，８も、カレントミラーを構成するよう設けられたものとなっている。
すなわち、第７及び第８のトランジスタ７，８の各々のベースは、相互に接続されると共に、第７のトランジスタ７のコレクタに接続される一方、第７のトランジスタ７のコレクタと接地電位ＶＥＥとの間には、定電圧源３１が、また、第８のトランジスタ８のコレクタと接地電位ＶＥＥとの間には、第７の定電流源２７が、それぞれ設けられている。
そして、第８のトランジスタ８のコレクタと第７の定電流源２７との相互の接続点は、次述するエミッタ接地型ＡＢ級出力回路１０４に接続されたものとなっている。
【００２２】
次に、エミッタ接地型ＡＢ級出力回路１０４は、ＰＮＰ型の第１及び第３のトランジスタ（図２においては、それぞれ「Ｑ１」、「Ｑ３」と表記）１，３と、ＮＰＮ型の第２及び第４のトランジスタ（図２においては、それぞれ「Ｑ２」、「Ｑ４」と表記）２，４と、第１乃至第４のダイオード（図２においては、それぞれ「Ｄ１」、「Ｄ２」、「Ｄ３」、「Ｄ４」と表記）１５〜１８と、第１乃至第４の定電流源（図２においては、それぞれ「Ｉ１」、「Ｉ２」、「Ｉ３」、「Ｉ４」と表記）２１〜２４とを有して構成されたものとなっている。
【００２３】
出力段を構成するＰＮＰ型の第１のトランジスタ１とＮＰＮ型の第２のトランジスタ２は、各々のコレクタが相互に接続され、この接続点とグランドとの間には、抵抗器（図１においては「Ｒ１」と表記）３２が接続されて、出力信号が得られるようになっている。
そして、第１のトランジスタ１のエミッタには、電源電圧ＶＣＣが印加されるようになっている一方、第２のトランジスタ２のエミッタは、接地電位ＶＥＥが印加されるようになっている。
【００２４】
また、第１のトランジスタ１のべースには、先のレベルシフト回路１０３の第６のトランジスタ６のコレクタが接続される一方、第２のトランジスタ２のベースには、レベルシフト回路１０３の第８のトランジスタ８のコレクタが接続されている。
一方、第１及び第２のダイオード１５，１６は、アノードが電源電圧ＶＣＣ側となるように、電源電圧ＶＣＣ側から第１のダイオード１５、第２のダイオード１６が順に接続され、第２のダイオード２のカソードと接地電位ＶＥＥとの間には、第１の定電流源２１が設けられている。
【００２５】
そして、第２のダイオード１６のカソードと第１の定電流源２１との接続点は、第３のトランジスタ３のベースに接続されている。
第３のトランジスタ３のコレクタは、第２のトランジスタ２のベースに接続され、この接続点と接地電位ＶＥＥとの間には、第２の定電流源２２が設けられている。
一方、第３のトランジスタ３のエミッタは、第１のトランジスタ１のベースに接続され、この接続点と電源電圧ＶＣＣとの間には、第３の定電流源２３が設けられている。
【００２６】
また、電源電圧ＶＣＣと接地電位ＶＥＥとの間には、電源電圧ＶＣＣ側から第４の定電流源２４、第３及び第４のダイオード１７，１８が順に直列接続されて設けられている。第３のダイオード１７は、そのアノードが第４の定電流源２４に、カソードが第４のダイオード１８のアノードに、それぞれ接続されており、第４のダイオード１８のカソードに接地電位ＶＥＥが印加されるようになっている。
そして、第４の定電流源２４と第３のダイオード１７の相互の接続点は、第４のトランジスタ４のベースに接続されており、第４のトランジスタ４のコレクタは、第１のトランジスタ１のベースに接続される一方、第４のトランジスタ４のエミッタは、第２のトランジスタ２のベースに接続されたものとなっている。
【００２７】
次に、かかる構成における動作について説明する。
まず、第１及び第２のトランジスタ１，２のコレクタ同士の接続点に得られる出力電位がグランドを上回る電位となる場合、抵抗器３２への電流が、第１のトランジスタ１により吐き出されることとなり、この際に増加するベース電流Ｉb1は、レベルシフト回路１０３内の第６のトランジスタ６を介してコレクタ接地型ＡＢ級出力回路１０２の第１０のトランジスタ１０へ流れ込む。
【００２８】
出力回路の電流吐き出し能力、すなわち、換言すれば、第１のトランジスタ１のベース電流Ｉb1を前段の回路であるレベルシフト回路１０３を介してコレクタ接地型ＡＢ級出力回路へ流れ込ませることのできる能力は、最大値Ｉb1maxで定まり、これは、Ｉb1max＝Ｉ９×HFE（Q10）と求めることができる。ここで、Ｉ９は、便宜的に第９のトランジスタ９のエミッタ電流であるとする。また、HFE(Q10)は、第１０トランジスタ１０の直流電流増幅率である。
そして、増幅器１０１の電流吐き出し能力は、Ｉ９／HFE(Q12)＝Ｉb1max／（HFE(Q10)×HFE(Q12)）で済むこととなる。
【００２９】
一方、第１及び第２のトランジスタ１，２のコレクタ同士の接続点に得られる出力電位がグランドを下回ることとなる場合には、抵抗器３２から第２のトランジスタ２へ電流が流れ込むこととなり、電流の吸い込み状態となる。この第２のトランジスタ２による電流吸い込みの際に増加するベース電流Ｉb2は、レベルシフト回路１０３内の第８のトランジスタ８を介してコレクタ接地型ＡＢ級出力回路１０２の第９のトランジスタ９より供給されることとなる
。
【００３０】
かかる場合に、第２のトランジスタ２のベースに流し込めるベース電流の最大値Ｉb2maxは、Ｉb2max＝Ｉ８×HFE（Q9）と定まるものである。
ここで、Ｉ８は、便宜的に第８のトランジスタ８のコレクタ電流であるとする。また、HFE（Q9）は、第９のトランジスタ９の直流電流増幅率である。
また、この場合の増幅器１０１の電流吸い込み能力は、Ｉ８／HFE（Q11）=Ｉb1max／｛HFE（Q11）×HFE（Q9）｝で済むこととなる。
ここで、HFE（Q11）は、第１１のトランジスタ１１の直流電流増幅率である。
【００３１】
このように、例えば、図３に示されたような従来回路にあっては、増幅器１０１Ａに必要とされる駆動能力は、Ｉb1max、Ｉb2maxであったが、本発明の実施の形態における出力回路においては、上述のように、従来の電流に対して、１／（HFE（Q11）×HFE）の大きさで済むこととなる。
また、出力電圧が、電源電圧ＶＣＣ、接地電圧ＶＥＥまで振れた際に、第１及び第２のトランジスタ１，２は、飽和状態となり、その直流電流増幅率HFEが大幅に低下しても、増幅器１０１に第１のトランジスタ１のベース電流Ｉb1、第２のトランジスタ２のベース電流Ｉb2の１／(HFE×HFE)の駆動能力を持たせ、シフトレベル回路１０３の第８及び第９の定電流源２８，２９に、それぞれ、Ｉ９＝Ｉb1max／HFE（Q10）、Ｉ８＝Ｉb2max／HFE（Q9）の電流を流すことでＶＣＣ、ＶＥＥまで振ることが可能となる。
【００３２】
さらに、上述のように増幅器１０１にベース電流Ｉb1、Ｉb2の１／(HFE×HFE)の駆動能力を持たせ、第８及び第９の定電流源２８，２９に、それぞれ、Ｉ９＝Ｉb1max／HFE（Q10）、Ｉ８＝Ｉb2max／HFE（Q9）の電流を流すことで、従来と異なり、第１及び第２のトランジスタ１，２のエミッタ面積を大きくすることで増幅器１０１の駆動能力を補償するような従来の手法を採る必要がないため、第１及び第２のトランジスタ１，２のベース・コレクタ間の寄生容量を小さくすることができ、そのため、従来に比して周波数特性が向上することとなる。
【符号の説明】
【００３３】
１０１…増幅器
１０２…コレクタ接地型ＡＢ級出力回路
１０３…レベルシフト回路
１０４…エミッタ接地型ＡＢ級出力回路
【図１】
0005414382.tif 000002
【図２】
0005414382.tif 000003
【図３】
0005414382.tif 000004