(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に、第１方向に沿って形成されたペンデオ・エピタキシャル成長のための複数のパターン領域と、
前記基板上面に、前記複数のパターン領域と接触するように、前記第１方向とは異なる第２方向に沿って形成された障壁層と、
を備え、
前記複数のパターン領域は半導体製造に用いられるパターン領域及び半導体製造に用いられないパターン領域を含み、前記障壁層は前記半導体製造に用いられるパターン領域の端部と接触するように形成されていることを特徴とするペンデオ・エピタキシャル成長基板。
【請求項２】
前記第１方向及び前記第２方向は、互いに直交することを特徴とする請求項１に記載のペンデオ・エピタキシャル成長基板。
【請求項３】
前記基板は、サファイア、炭化ケイ素、シリコンまたは酸化亜鉛から形成されていることを特徴とする請求項１または２に記載のペンデオ・エピタキシャル成長基板。
【請求項４】
前記パターン領域及び前記障壁層は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＡｌＩｎＧａＮからなる群から選択されるＩＩＩ族窒化物から形成されていることを特徴とする請求項１〜３のいずれか１項に記載のペンデオ・エピタキシャル成長基板。
【請求項５】
前記第１方向は、前記基板の＜１−１００＞方向であり、前記第２方向は、前記基板の＜１１−２０＞方向であることを特徴とする請求項１〜４のいずれか１項に記載のペンデオ・エピタキシャル成長基板。
【請求項６】
ペンデオ・エピタキシャル成長基板の形成方法において、
基板上にＩＩＩ族窒化物を配置して窒化物層を形成する段階と、
前記窒化物層の第１方向に沿って前記窒化物層上に形成されるペンデオ・エピタキシャル成長のための複数のパターン領域と、前記複数のパターン領域と接触するように、前記第１方向とは異なる第２方向に沿って前記窒化物層上に形成される障壁層と、に対応する開口部を有するマスクを前記窒化物層上に配置する段階と、
前記窒化物層の、前記パターン領域及び障壁層に対応する部位以外の部位をエッチングして除去する段階と、
を含み、
この際、前記複数のパターン領域は半導体製造に用いられるパターン領域及び半導体製造に用いられないパターン領域を含み、前記障壁層は前記半導体製造に用いられるパターン領域の端部に形成されたことを特徴とするペンデオ・エピタキシャル成長基板の形成方法。
【請求項７】
前記第１方向及び前記第２方向は、互いに直交することを特徴とする請求項６に記載のペンデオ・エピタキシャル成長基板の形成方法。
【請求項８】
前記基板は、サファイア、炭化ケイ素、シリコンまたは酸化亜鉛から形成されていることを特徴とする請求項６または７に記載のペンデオ・エピタキシャル成長基板の形成方法。
【請求項９】
前記ＩＩＩ族窒化物は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＡｌＩｎＧａＮからなる群から選択されることを特徴とする請求項６〜８のいずれか１項に記載のペンデオ・エピタキシャル成長基板の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子成長用基板に係り、より詳細には、ペンデオ・エピタキシャル成長基板に、半導体素子の製造工程中に汚染を発生させうる溶液の流れを防止するための障壁層を形成した、ペンデオ・エピタキシャル成長基板及びその形成方法に関する。
【背景技術】
【０００２】
半導体素子、例えば、窒化物半導体レーザーダイオードの製造時には、一般的に、サファイア(Ａｌ２Ｏ３)基板上に窒化物半導体層が形成される。サファイア基板を用いると、基板の前処理工程が簡便であり、半導体層を形成する際に高温条件下でも安定であるという長所がある。しかしながら、サファイア基板を用いると、基本的に窒化物半導体層と比べると格子定数及び熱膨張係数に差があるために結晶欠陥が発生しやすく、基板が変形する場合があるという短所がある。欠陥密度の小さい基板を形成する方法として、例えば、サファイア基板上に水素化物気相成長法（ＨＶＰＥ法）を利用してＧａＮ層を厚く形成した後、これをサファイア基板から分離してＧａＮ基板を得る方法がある。しかしながら、このような方法では、欠陥の密度やサイズの点で十分な信頼性が確保できているとは言えない。そこでこのＨＶＰＥ法に代えて、側面成長を利用して欠陥密度を下げる方法として、主に、ＥＬＯＧ（Ｅｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌ  ＯｖｅｒＧｒｏｕｗｔｈ）法及びペンデオ（Ｐｅｎｄｅｏ）法が提案されている。ペンデオ法によるエピタキシャル基板（ペンデオ・エピタキシャル成長基板）の成長工程は、例えば特許文献１に開示されている。
【０００３】
図１Ａ〜図１Ｃは、従来技術によるペンデオ・エピタキシャル成長基板の形成工程を示す図である。すなわち、ペンデオ法を利用してＧａＮ（窒化ガリウム）基板を形成する工程を示す図である。以下、図１Ａ〜図１Ｃを参照して、従来技術によるペンデオ・エピタキシャル成長基板の形成工程を説明する。
【０００４】
図１Ａを参照すれば、まず、基板１０上に窒化物を塗布し、一部分をエッチングして基板１０表面の一部を露出させるエッチング領域１１及びパターン領域１２を形成する。
【０００５】
図１Ｂを参照すれば、パターン領域１２から窒化物を側面成長させると、パターン領域１２の側面方向に成長領域１３が順次成長する。
【０００６】
図１Ｃを参照すれば、成長領域１３の成長を続けると、異なるパターン領域１２から成長してきた成長領域１３同士が合わさり、窒化物層が完成する。その結果、結晶欠陥は主にパターン領域１２に存在することとなり、成長領域１３は欠陥密度が非常に低い状態となる。ただし、成長領域１３の下部には、必然的にエアーギャップ１４が発生し、このエアーギャップ１４が、製造工程中の各種溶液の移動通路となってしまうという問題がある。このような溶液は、Ｇａメルトと混合して混合物を形成するが、この混合物は、素子を製造する際（例えば、切断する際）に物理的に飛散し、後述する図２Ｃなどに示すように、エアーギャップ１４の汚染を引き起こす。ファセット（ｆａｃｅｔ）全体にこのような混合物が付着していると、正常な通電経路が確保されず、他の経路で通電が発生して素子の製造収率が大きく低下するという問題がある。
【０００７】
図２Ａは、一般的なペンデオ・エピタキシャル成長基板の形成工程において用いられるウェーハを示す図である。一般的には、基板２０の全ての領域が使われるわけではなく、使用領域２１は、基板２０の内部の一部の領域である。ここで、使用領域２１と非使用領域との境界部位（図２Ａに示す部位Ａ）の拡大図を参照すると、パターン領域２３及びエッチング領域２４が形成されており、パターン領域２３は、半導体素子の製作後に用いられる使用領域Ａ１と、用いられない非使用領域Ａ２とに分類される。使用領域Ａ１と非使用領域Ａ２との間の領域は、後のＬＤ（Ｌａｓｅｒ  Ｄｉｏｄｅ）構造の成長工程時にクラックの発生を防止する目的でエッチング領域２４が一部除去された領域である。
【０００８】
図２Ｂ及び図２Ｃは、従来技術による半導体素子のペンデオ・エピタキシャル成長後の断面を撮影した写真である。ペンデオ・エピタキシャル成長工程により形成された基板上に半導体素子を形成した後、基板の端部を観察すると、エアーギャップ領域が素子の製造工程中に用いられる溶液によって汚染され、汚染領域１４ａが発生したことが確認される。この汚染領域１４ａは、成長領域１３を形成し、その上部に半導体層１５を形成した後、切断工程において溶液が飛散することによって発生する場合が多い。前述したように、ペンデオ・エピタキシャル成長工程におけるエアーギャップの発生は必然的なものであるため、このエアーギャップの発生による汚染及び、これに伴う素子の製造収率の低下を防止するための手段の開発が強く求められている。
【特許文献１】米国特許第６，５２１，５１４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで本発明は、前記従来技術の問題点を解決するために、半導体素子、特に、窒化物半導体層の成長工程において発生しうるエアーギャップによる汚染を防止するための、新たな構造のペンデオ・エピタキシャル成長基板を提供することを目的とする。
【００１０】
また本発明は、エアーギャップによる汚染を防止するための、新たな構造のペンデオ・エピタキシャル成長基板の形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明では、前記目的を達成するために、基板と、前記基板上に、第１方向に沿って形成されたペンデオ・エピタキシャル成長のための複数のパターン領域と、前記基板上に、前記複数のパターン領域と接触するように、前記第１方向とは異なる第２方向に沿って形成された障壁層と、を備えることを特徴とするペンデオ・エピタキシャル成長基板を提供する。
【００１２】
本発明において、前記第１方向及び前記第２方向は、互いに直交することが好ましい。
【００１３】
本発明において、前記基板は、サファイア、炭化ケイ素、シリコン、または酸化亜鉛から形成されていることが好ましい。
【００１４】
本発明において、前記パターン領域及び前記障壁層は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＡｌＩｎＧａＮからなる群から選択されるＩＩＩ族窒化物から形成されていることが好ましい。パターン領域の構成材料と障壁層の構成材料とは同一であってもよいし、異なっていてもよいが、同一であることが好ましい。
【００１５】
本発明において、前記第１方向は、前記パターン領域の＜１−１００＞方向であり、前記第２方向は、前記パターン領域の＜１１−２０＞方向であることが好ましい。
【００１６】
本発明において、前記障壁層は、前記パターン領域の端部と接触するように形成されていることが好ましい。
【００１７】
また、本発明では、ペンデオ・エピタキシャル成長基板の形成方法において、基板上にＩＩＩ族窒化物を配置して窒化物層を形成する段階と、前記窒化物層の第１方向に沿って前記窒化物層上に形成されるペンデオ・エピタキシャル成長のための複数のパターン領域と、前記複数のパターン領域と接触するように、前記第１方向とは異なる第２方向に沿って前記窒化物層上に形成される障壁層と、に対応する開口部を有するマスクを前記窒化物層上に配置する段階と、前記窒化物層の、前記パターン領域及び障壁層に対応する部位以外の部位をエッチングして除去する段階と、を含むことを特徴とするペンデオ・エピタキシャル成長基板の形成方法を提供する。
【発明の効果】
【００１８】
本発明によれば、半導体素子、特に、ＬＤのような半導体発光素子を製造する際に、ペンデオ・エピタキシャル成長の後に、素子製造工程において溶液の経路を遮断するための障壁層を導入することによって、エアーギャップによる汚染を防止することが可能となる。その結果、半導体素子の信頼性が向上し、かつ、素子の製造収率を大きく向上させることができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施形態によるペンデオ・エピタキシャル成長基板について詳細に説明する。但し、図面に示された各層の相対的な厚さ及び幅は、説明のために多少誇張されて示されている。
【００２０】
図３は、本発明の一実施形態によるペンデオ・エピタキシャル成長基板を示す図である。
【００２１】
図３を参照すれば、本発明の一実施形態によるペンデオ・エピタキシャル成長基板は、基板３０と、基板３０上に形成されたペンデオ・エピタキシャル成長のための複数のパターン領域３１ｂと、複数のパターン領域３１ｂの端部と接触するように、基板３０上に形成された障壁層（ｓｏｌｕｔｉｏｎ  ｂｌｏｃｋｉｎｇ  ｌａｙｅｒ）３３とを備えている。なお、同様に基板３０上に形成されているパターン領域３１ａは、後の工程で用いられない非使用領域Ａ２である。基板３０の構成材料としては、例えば、サファイア、炭化ケイ素 、シリコン、酸化亜鉛などが採用されうる。パターン領域（３１ａ、３１ｂ）は、基板３０上に、基板３０の第１方向に沿って形成されており、障壁層３３は、パターン領域３１ｂの端部に接触するように、かつ、パターン領域（３１ａ、３１ｂ）の形成方向（すなわち、第１方向）とは異なる第２方向に沿って形成されている。図３に示す形態において、具体的には、障壁層３３の形成方向は、パターン領域（３１ａ、３１ｂ）の形成方向と互いに直交する方向である。また、図３に示す形態において、障壁層３３は、パターン領域３１ｂの端部に接触するように一層のみ形成されているが、必要に応じてパターン領域３１ｂの内部にも接触するように障壁層がさらに形成されていてもよい。
【００２２】
図３は、障壁層３３を利用したパターンを説明するための拡大図である。通常の基板の０００１面上に半導体素子を形成する場合、ペンデオ・エピタキシャル成長のためのパターン領域３１ｂは、基板の＜１−１００＞方向に形成されうる。一方、障壁層３３は、パターン領域３１ｂの形成方向と直交する方向である＜１１−２０＞方向に形成されうる。障壁層３３は、実質的にはパターン領域（３１ａ、３１ｂ）と同じ物質から、同じ工程を経て形成されることが好ましい。このため、工程の便宜のために、障壁層３３の幅は、一般的にはペンデオ・エピタキシャル基板の形成工程において形成されるパターン領域（３１ａ、３１ｂ）と略同一である。具体的には、障壁層３３は、０．０１μｍ以上の幅を有することが好ましい。
【００２３】
以下、図３に示す本発明の一実施形態によるペンデオ・エピタキシャル成長基板３０の形成方法について、具体的に説明する。
【００２４】
まず、基板３０上にＧａＮ、ＡｌＧａＮ、ＩｎＧａＮまたはＡｌＩｎＧａＮなどのＩＩＩ族窒化物を配置する。ここで、基板３０の構成材料としては、サファイア、炭化ケイ素、シリコンまたは酸化亜鉛などが採用され、一般に用いられる基板であれば特に制限されない。基板３０上にＩＩＩ族窒化物を配置した後、その上部にパターン領域（３１ａ、３１ｂ）及び障壁層３３に対応する開口部を有するマスクを配置する。そして、パターン領域（３１ａ、３１ｂ）及び障壁層３３に対応する部位以外の部位をエッチング工程（例えば、湿式エッチング工程または反応性イオンエッチングなどの乾式エッチング工程）によって除去することによって、基板３０の表面を露出させる。本発明の一実施形態によるペンデオ・エピタキシャル成長基板において、障壁層３３は、パターン領域（３１ａ、３１ｂ）を形成する過程で同時に形成される。ただし、かような形態のみに本発明の技術的範囲が限定されるわけではない。
【００２５】
上述した手法により製造された本発明の一実施形態によるペンデオ・エピタキシャル成長基板を、基板の面に垂直な方向から撮影した写真を図４Ａに示す。なお、図４Ａ、並びに後述する図４Ｂ、図５Ａおよび図５Ｂに示すペンデオ・エピタキシャル成長基板において、基板の構成材料はサファイアであり、半導体層の構成材料はＧａＮ（ｎ型）であり、パターン領域の構成材料もＧａＮである。
【００２６】
図４Ａを参照すれば、半導体素子の製造に用いられないパターン領域である非使用領域３１ａ、及び用いられるパターン領域である使用領域３１ｂが形成されており、使用領域３１ｂの端部に接触するように、障壁層３３がさらに形成されていることが確認される。基板の１１１面において、パターン領域（３１ａ、３１ｂ）は、基板の＜１−１００＞方向に形成されており、障壁層３３は、基板の＜１１−２０＞方向に形成されている。
【００２７】
図４Ｂは、図４Ａに示す本発明の一実施形態によるペンデオ・エピタキシャル成長基板のパターン領域（３１ａ、３１ｂ）の側面成長を実施した基板に対して、その上部に半導体層３４を形成した試片を基板３０の面方向に垂直な方向から撮影した写真である。図４Ｂを参照すれば、素子の製造工程において用いられる各種の有機物質や酸性溶液などは、従来はペンデオ・エピタキシャル成長工程に起因するエアーギャップを通じて図４Ｂに矢印で示すＢ方向に浸透することが可能であったが、本発明の一実施形態によるペンデオ・エピタキシャル成長基板においては、障壁層３３によって使用領域（図３に示すＡ１、図４Ａに示す３１ｂ）には浸透できなかったことが分かる。
【００２８】
図５Ａ及び図５Ｂは、本発明の一実施形態によるペンデオ・エピタキシャル成長基板を利用して半導体素子を形成した後に、その断面を撮影した写真である。ここでは、図４Ｂに示す試片の使用領域（図３に示すＡ１、図４Ａに示す３１ｂ）を、基板３０の面方向に垂直で、かつ使用領域の形成方向に垂直な方向に切断した断面を示す。図５Ａ及び図５Ｂを参照すれば、基板３０と半導体層３４との間には、エアーギャップ３５が依然として存在することが分かる。しかしながら、障壁層３３が各種有機物質や酸性溶液などの浸透を阻止しているために、一部の領域では溶液が浸透した形跡はあるものの、図２Ａ及び図２Ｂに示す従来技術と比較して、浸透阻止効果が非常に向上していることが確認される。
【００２９】
図６は、ペンデオ・エピタキシャル成長工程において障壁層を形成しない状態で製造した（従来技術に相当する）サンプル（Ｐ１）、及び障壁層を形成した状態で製造した（本発明に相当する）サンプル（Ｐ２）について、不良率を測定した結果を示すグラフである。
【００３０】
図６を参照すれば、障壁層を形成した後に製造した素子の場合には、不良率が最大１０％程度であり、ほとんどが不良率５％以下の優れた結果を示している。一方、障壁層を形成しない場合には、エアーギャップ領域の汚染によって３０％以上の不良率が発生したことが分かる。したがって、本発明によれば、簡便な工程によってパターン領域の端部に溶液の浸透を防止する障壁層を形成することによって、素子の製造収率を大きく向上させうることが確認される。
【００３１】
上記の説明では、多くの事項を具体的に記載したが、これらの具体的な説明は、本発明の技術的範囲を限定するものではなく、好ましい実施形態の例示として解釈されなければならない。したがって、本発明の技術的範囲は、上記で具体的に説明した実施形態のみに制限されず、特許請求の範囲に記載された技術的思想によって決定されなければならない。
【産業上の利用可能性】
【００３２】
本発明は、半導体素子関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００３３】
【図１Ａ】従来技術によるペンデオ・エピタキシャル成長基板の形成工程を示す図である。
【図１Ｂ】従来技術によるペンデオ・エピタキシャル成長基板の形成工程を示す図である。
【図１Ｃ】従来技術によるペンデオ・エピタキシャル成長基板の形成工程を示す図である。
【図２Ａ】一般的なペンデオ・エピタキシャル成長工程に用いられるウェーハを示す図である。
【図２Ｂ】従来技術による半導体素子のペンデオ・エピタキシャル成長後の断面を撮影した写真である。
【図２Ｃ】従来技術による半導体素子のペンデオ・エピタキシャル成長後の断面を撮影した写真である。
【図３】本発明の一実施形態によるペンデオ・エピタキシャル成長基板を示す図である。
【図４Ａ】本発明の一実施形態によるペンデオ・エピタキシャル成長基板を、基板の面に垂直な方向から撮影した写真である。
【図４Ｂ】図４Ａに示す本発明の一実施形態によるペンデオ・エピタキシャル成長基板のパターン領域の側面成長を実施した基板に対して、その上部に半導体層を形成した試片を基板の面方向に垂直な方向から撮影した写真である。
【図５Ａ】本発明の一実施形態によるペンデオ・エピタキシャル成長基板を利用して半導体素子を形成した後に、その断面を撮影した写真である。
【図５Ｂ】本発明の一実施形態によるペンデオ・エピタキシャル成長基板を利用して半導体素子を形成した後に、その断面を撮影した写真である。
【図６】ペンデオ・エピタキシー成長工程において障壁層を形成しない状態で製造した（従来技術に相当する）サンプル（Ｐ１）、及び障壁層を形成した状態で製造した（本発明に相当する）サンプル（Ｐ２）について、不良率を測定した結果を示すグラフである。
【符号の説明】
【００３４】
１０、２０、３０  基板
１１、２４、３２  エッチング領域
１２、２３、３１ａ、３１ｂ  パターン領域
１３  成長領域
１４、３５  エアーギャップ
１４ａ  汚染領域
１５  半導体層
２１、Ａ１  使用領域
３３  障壁層
３４  半導体層
Ａ２  非使用領域
Ｐ１  障壁層を形成しない状態で製造したサンプル
Ｐ２  障壁層を形成した状態で製造したサンプル
【図１Ａ】
0005405718.tif 000002
【図１Ｂ】
0005405718.tif 000003
【図１Ｃ】
0005405718.tif 000004
【図２Ａ】
0005405718.tif 000005
【図３】
0005405718.tif 000006
【図６】
0005405718.tif 000007
【図２Ｂ】
0005405718.tif 000008
【図２Ｃ】
0005405718.tif 000009
【図４Ａ】
0005405718.tif 000010
【図４Ｂ】
0005405718.tif 000011
【図５Ａ】
0005405718.tif 000012
【図５Ｂ】
0005405718.tif 000013