(57)【特許請求の範囲】
【請求項１】
記憶してあるプログラムを第１端子から出力する記憶媒体と、該記憶媒体を着脱可能に接続し、前記記憶媒体からプログラムを読み込んで実行する電子機器とを備える電子機器システムにおいて、
前記記憶媒体は、
前記電子機器から出力される接続確認信号に対する応答信号を出力する応答部と、
前記接続確認信号が入力され、前記応答部が出力する前記応答信号を出力する第２端子と
を備え、
前記電子機器は、
前記第２端子へ前記接続確認信号を出力し、前記第２端子から前記応答信号を取得する入出力部と、
該入出力部により取得した前記応答信号に基づいて前記記憶媒体が接続されているか否かを判断する判断部と、
該判断部により接続されていると判断した場合に、前記プログラムを実行する処理部と、
自己の識別情報を記憶する識別情報記憶部と
を備え、
前記入出力部は、前記識別情報記憶部に記憶した識別情報を出力し、
前記応答部は、入力された前記識別情報に基づく応答信号を出力し、
前記判断部は、前記識別情報記憶部に記憶した前記識別情報と、前記応答信号に基づき取得する識別情報とが一致する場合に、前記記憶媒体が接続されていると判断することを特徴とする電子機器システム。
【請求項２】
前記記憶媒体に記憶してある前記プログラムに前記識別情報を付加してあり、
前記電子機器は、
前記応答信号に基づき取得する識別情報と、前記プログラムから取得する識別情報とが一致するか否かを判断する第２判断部
を備え、
前記処理部は、前記判断部により接続されていると判断し、かつ前記第２判断部により識別情報が一致すると判断した場合に、前記プログラムを実行することを特徴とする請求項１に記載の電子機器システム。
【請求項３】
前記記憶媒体は、前記第１端子を含む複数の端子がＳＤ（Secure Digital）インタフェースを有し、前記第２端子を設けてあるＳＤＩＯ（Secure Digital Input Output）規格
に準拠したメモリカードであることを特徴とする請求項１または請求項２に記載の電子機器システム。
【請求項４】
外部の記憶媒体からプログラムを読み込んで実行する電子機器において、
前記プログラムが入力されるプログラム用端子と、
外部へ接続を確認する接続確認信号を出力し、該接続確認信号に対する応答信号が入力される接続確認用端子と、
前記接続確認用端子に接続されており、前記接続確認信号を出力し、前記応答信号を取得する入出力部と、
前記応答信号により前記記憶媒体が接続されているか否かを判断する判断部と、
該判断部により接続されていると判断した場合に、前記プログラム用端子に入力される前記プログラムによる処理を実行する処理部と、
自己の識別情報を記憶する識別情報記憶部と
を備え、
前記入出力部は、前記識別情報記憶部に記憶した識別情報を出力し、
前記接続確認用端子には、出力された前記識別情報に基づく応答信号が入力され、
前記判断部は、前記識別情報記憶部に記憶した前記識別情報と、前記応答信号に基づき取得する識別情報とが一致する場合に、前記記憶媒体が接続されていると判断することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶媒体と、該記憶媒体を着脱可能に接続し、該記憶媒体から読み込んだプログラムにより処理を実行する電子機器とを備える電子機器システム及び電子機器に関する。
【背景技術】
【０００２】
ノート型ＰＣ（パーソナルコンピュータ）、及びタブレット型携帯端末などの電子機器には、外部のデバイスが接続されてデータ転送を行う接続インタフェースが備えられているものが多い。電子機器では、例えば、接続インタフェースに接続したデバイスに記憶した音楽及び映像等のデータを読み込んで利用し、さらには、接続したデバイスにインストールしたプログラムから電子機器を起動することも行われている。電子機器が備える接続インタフェースとしては、例えば、ＳＤ（Secure Digital）インタフェースなどがあり、接続するデバイスとしては、例えばＳＤインタフェースを備えるＳＤメモリカードなどがある。
【０００３】
特許文献１には、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、メモリコントローラ、リセットコントローラ、ＳＤメモリカード及びキーマトリクスを有する携帯型電子機器が開示されている。この携帯型電子機器は、キーマトリクスにおける特定のキーが押下された状態で外部電源から電力供給を受けたときに、ＳＤメモリカードからブートプログラムを読み込んで実行する。具体的には、メモリコントローラは、ＲＡＭをメモリアドレスの０番地に再配置し、ＳＤメモリカードに記憶してあるブートプログラムをＲＡＭに読み込む。リセットコントローラは、ＳＤメモリカードからブートプログラムを読み込む間、ＣＰＵをリセット保持状態にし、読み込み後、ＣＰＵに対してリセット解除を行う。リセット解除されたＣＰＵが、メモリアドレスの０番地からフェッチを開始することにより、ＲＡＭに読み込まれたブートプログラムによる処理が実行される。これにより、携帯型電子機器内にブートプログラムが存在しない場合、又は、ブートプログラムが存在しても初期不良で正常に動作しない場合等でも、ＳＤメモリカードに記憶したブートプログラムから携帯型電子機器を起動することができるというものである。
【０００４】
一方、家庭用又は産業用の電子機器では、ユーザの多様なニーズに応えるために多数の機種が製品化されている。例えば、画像形成装置では、印刷速度等の性能の違いにより下位機種から上位機種まで幅広く機種が展開されユーザに提供されている。このような多数の機種を含む電子機器では、より安価に製品を提供するために、機種間で回路基板を共通化して製造コストを抑える等の工夫が行われている（例えば、特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−０８６９２０号公報
【特許文献２】特開平９−１３４２７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の技術によれば、ＳＤメモリカード等の記憶媒体に記憶した制御プログラムを読み込んで起動する電子機器においては、制御プログラムが不正に別の記憶媒体に複製されて、他の電子機器で使用されてしまうという問題点がある。例えば、電子機器の製造元から提供される正規のＳＤメモリカードから、品質が異なる正規でないＳＤメモリカードへ不正に制御プログラムが複製され、正規でないＳＤメモリカードが電子機器に接続されると、制御プログラムの読み出しエラーが発生したり、プログラムの読み出し速度が低下して電子機器の動作を遅延させたりする問題点がある。
【０００７】
また、上位機種用の制御プログラムが記憶媒体に複製され、該記憶媒体を下位機種に接続されて不正に使用されることも考えられる。例えば、上述の画像形成装置のように回路基板の共通化が図られている場合、上位機種用に高速印刷を可能とする制御プログラムが印刷速度の低い下位機種に不正使用されてしまうという問題点がある。画像形成装置においては、下位機種及び上位機種夫々で印刷性能に合わせて異なる現像トナー剤を用いる等、ハードウェア上の最適化が図られており、万一、下位機種で上位機種用の高速印刷を行うと、現像トナー剤が飛散して画質が低下するなど、却って性能の低下を来たし故障の原因にもなる。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、正規でない記憶媒体に記憶されている制御プログラムによる処理を防止する電子機器システム及び電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る電子機器システムは、記憶してあるプログラムを第１端子から出力する記憶媒体と、該記憶媒体を着脱可能に接続し、前記記憶媒体からプログラムを読み込んで実行する電子機器とを備える電子機器システムにおいて、前記記憶媒体は、前記電子機器から出力される接続確認信号に対する応答信号を出力する応答部と、前記接続確認信号が入力され、前記応答部が出力する前記応答信号を出力する第２端子とを備え、前記電子機器は、前記第２端子へ前記接続確認信号を出力し、前記第２端子から前記応答信号を取得する入出力部と、該入出力部により取得した前記応答信号に基づいて前記記憶媒体が接続されているか否かを判断する判断部と、該判断部により接続されていると判断した場合に、前記プログラムを実行する処理部と、自己の識別情報を記憶する識別情報記憶部とを備え、前記入出力部は、前記識別情報記憶部に記憶した識別情報を出力し、前記応答部は、入力された前記識別情報に基づく応答信号を出力し、前記判断部は、前記識別情報記憶部に記憶した前記識別情報と、前記応答信号に基づき取得する識別情報とが一致する場合に、前記記憶媒体が接続されていると判断することを特徴とする。
【００１１】
本発明に係る電子機器システムは、前記記憶媒体に記憶してある前記プログラムに前記識別情報を付加してあり、前記電子機器は、前記応答信号に基づき取得する識別情報と、前記プログラムから取得する識別情報とが一致するか否かを判断する第２判断部を備え、前記処理部は、前記判断部により接続されていると判断し、かつ前記第２判断部により識別情報が一致すると判断した場合に、前記プログラムを実行することを特徴とする。
【００１２】
本発明に係る電子機器システムは、前記記憶媒体は、前記第１端子を含む複数の端子がＳＤ（Secure Digital）インタフェースを有し、前記第２端子を設けてあるＳＤＩＯ（Secure Digital Input Output）規格に準拠したメモリカードであることを特徴とする。
【００１３】
本発明に係る電子機器は、外部の記憶媒体からプログラムを読み込んで実行する電子機器において、前記プログラムが入力されるプログラム用端子と、外部へ接続を確認する接続確認信号を出力し、該接続確認信号に対する応答信号が入力される接続確認用端子と、前記接続確認用端子に接続されており、前記接続確認信号を出力し、前記応答信号を取得する入出力部と、前記応答信号により前記記憶媒体が接続されているか否かを判断する判断部と、該判断部により接続されていると判断した場合に、前記プログラム用端子に入力される前記プログラムによる処理を実行する処理部と、自己の識別情報を記憶する識別情報記憶部とを備え、前記入出力部は、前記識別情報記憶部に記憶した識別情報を出力し、前記接続確認用端子には、出力された前記識別情報に基づく応答信号が入力され、前記判断部は、前記識別情報記憶部に記憶した前記識別情報と、前記応答信号に基づき取得する識別情報とが一致する場合に、前記記憶媒体が接続されていると判断することを特徴とする。
【００１５】
本発明にあっては、記憶媒体が、記憶してあるプログラムを第１端子から出力し、応答部により、電子機器から出力される接続確認信号に対する応答信号を出力し、第２端子により、接続確認信号が入力され応答信号を出力する。電子機器は、入出力部により、第２端子へ接続確認信号を出力し、応答信号を取得し、判断部により、取得した応答信号に基づいて記憶媒体が接続されているか否かを判断し、判断部が接続されていると判断した場合に、処理部により、プログラムによる処理を実行する。このため、電子機器は、接続確認信号に対する記憶媒体からの応答信号に基づいて、第２端子を有する正規の記憶媒体が接続されているか否かを判断し、プログラムによる処理を実行することができる。
【００１６】
本発明にあっては、電子機器が、識別情報記憶部に識別情報を記憶し、入出力部から該識別情報を出力する。記憶媒体は、入力された識別情報に基づき応答部により応答信号を出力する。電子機器は、判断部により識別情報記憶部に記憶した識別情報と、応答信号に基づき取得する識別情報とが一致する場合に、記憶媒体が接続されていると判断する。このため、電子機器は、識別情報に基づく応答信号を正しく応答する記憶媒体から読み込んだプログラムによる処理を実行することができる。
【００１７】
本発明にあっては、記憶媒体に記憶してあるプログラムに識別情報を付加してあり、電子機器は、第２判断部により、識別情報と、プログラムから取得する識別情報とが一致するか否かを判断し、処理部は、判断部により接続されていると判断し、かつ第２判断部により識別情報が一致すると判断した場合に、プログラムによる処理を実行する。このため、電子機器は、応答信号から取得する識別情報に一致する識別情報が付加されているプログラムによる処理を実行することができる。
【００１８】
本発明にあっては、記憶媒体が、第１端子を含む複数の端子がＳＤインタフェースを有し、第２端子を設けてあるＳＤＩＯ規格に準拠したメモリカードであるため、記憶媒体をＳＤＩＯ規格に準拠して構成することができる。
【発明の効果】
【００１９】
本発明によれば、記憶媒体が、記憶してあるプログラムを第１端子から出力し、応答部により、電子機器から出力される接続確認信号に対する応答信号を出力し、第２端子により、接続確認信号が入力され応答信号を出力する。電子機器は、入出力部により、第２端子へ接続確認信号を出力し、応答信号を取得し、判断部により、取得した応答信号に基づいて記憶媒体が接続されているか否かを判断し、判断部が接続されていると判断した場合に、処理部により、プログラムによる処理を実行する。これにより、電子機器は、接続確認信号に対する記憶媒体からの応答信号に基づいて、第２端子を有する正規の記憶媒体が接続されているか否かを判断し、プログラムによる処理を実行することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の電子機器システムの外観を示す概念図である。
【図２】実施の形態１に係る電子機器システムに含まれる電子機器及びＳＤＩＯデバイスの内部の機能構成を示すブロック図である。
【図３】電子機器及びＳＤＩＯデバイスのコネクタ部の構成を説明するための模式図である。
【図４】図１のＳＤＩＯデバイスの外観を示す斜視図である。
【図５】電子機器及びＳＤＩＯデバイスのＳＤ端子部のピンアサインを示す図表である。
【図６】電子機器及びＳＤＩＯデバイスの拡張端子部の信号接続を示すブロック図である。
【図７】電子機器及びＳＤＩＯデバイスの拡張端子部のピンアサインを示す図表である。
【図８】電子機器の機種と接続確認信号との対応関係を示す図表である。
【図９】ＳＤＩＯデバイスから電子機器へ制御プログラムを読み込んで実行する際の処理手順を示すフローチャートである。
【発明を実施するための形態】
【００２１】
（実施の形態１）
以下、本発明をその実施の形態を示す図面に基づき具体的に説明する。
図１は、本発明の電子機器システム１００の外観を示す概念図である。本発明の電子機器システム１００は、電子機器１０１と、電子機器１０１に着脱可能なＳＤＩＯ（Secure Digital Input Output）デバイス１０２とを備えている。本実施形態では、電子機器システム１００が画像形成装置である例を示す。ＳＤＩＯデバイス１０２は、例えば、９端子のＳＤインタフェースを有し、ＳＤＩＯ規格に準拠したメモリカードである。ＳＤＩＯデバイス１０２は、電子機器１０１に接続され、電子機器１０１により読み出される制御プログラム及びＳＤＩＯデバイス１０２を記憶している。なお、図１に示す電子機器システム１００は、電子機器１０１の筐体に設けた挿抜口ＳにＳＤＩＯデバイス１０２を挿し込んで取り付けるように構成したものであるが、電子機器１０１の筐体内に装備する電子回路基板（図示略）に着脱可能にＳＤＩＯデバイス１０２を取り付けるように構成したものであってもよい。
【００２２】
図２は、実施の形態１に係る電子機器システム１００に含まれる電子機器１０１及びＳＤＩＯデバイス１０２の内部の機能構成を示すブロック図である。電子機器１０１は、画像読取部２１、画像処理部２２、画像出力部２３、操作パネル２４、通信部２５及び記憶部２６を備えており、これらのハードウェアはバスＭによって制御部１に接続されている。制御部１は、これらのハードウェアを、ＳＤＩＯデバイス１０２から読み込んだ制御プログラムによる処理を実行して制御することにより電子機器１０１を起動し、全体として画像形成装置を構成している。また、電子機器１０１は、コネクタ部３を備えており、コネクタ部３は、制御部１に接続されている。
【００２３】
画像読取部２１は、読み取り用の原稿に光を照射する光源、例えばＣＣＤ（Charge Coupled Device）のようなイメージセンサ等を有する光学ユニットを備え、原稿の画像データを光学的に読み取る。画像読取部２１では、所定の読み取り位置にセットされた原稿からの反射光像をイメージセンサに結像させ、ＲＧＢ（R : Red, G : Green, B : Blue）信号を出力する。画像読取部２１が出力したＲＧＢ信号は画像処理部２２に入力される。
【００２４】
画像処理部２２は、例えば画像読取部２１から出力されるＲＧＢ信号を基に画像データを生成し、又は記憶部２６に記憶されている画像データを読み出し、夫々の画像の種類に応じた処理を施した後、出力用画像データを生成する。また、画像処理部２２によって生成された出力用画像データは、画像出力部２３又は通信部２５に出力される。
【００２５】
画像出力部２３は、画像処理部２２から出力される出力用画像データに基づいて記録用紙、ＯＨＰフィルム等のシート上に画像形成を行い、文書を出力する。そのため、画像出力部２３は、感光体ドラム、該感光体ドラムを所定の電位に帯電させる帯電器、外部から受付けた画像データに応じて、例えばレーザ光を発して感光体ドラム上に静電潜像を生成させる露光装置、感光体ドラム表面に形成された静電潜像にトナーを供給して現像化する現像器、感光体ドラム表面に形成されたトナー像を用紙上に転写する転写器等（図示略）を備えており、電子写真方式により利用者が所望する画像をシート上に形成する。なお、画像出力部２３は、電子写真方式により画像形成を行う他、インクジェット方式、熱転写方式、昇華方式等により画像形成を行う構成であってもよい。
【００２６】
操作パネル２４は、画像形成装置における各種機能に係る、「ファクシミリ」、「複写」、「印刷」、「メール」等の機能ボタン、テンキー、受け付けた指示を確定するためのエンターキー、及び液晶ディスプレイ等を備え、ユーザによる操作信号を取得する。
【００２７】
通信部２５は、ＬＡＮ等のネットワークに接続し、出力用画像データを外部へ送信するためのネットワークカード、モデム等を備え、例えば、出力用画像データをメールに添付して設定された送信先に送信する。また、記憶部２６は、不揮発性の半導体メモリ、又はハードディスク等の記憶装置であり、画像処理用の画像データ等を記憶する。
【００２８】
制御部１は、処理部１０、内部記憶部１１、バスインタフェース１２（以下、バスＩＦ１２と表す）、ＳＤホストコントローラ１３、及び入出力インタフェース１４（以下、入出力ＩＦ１４と表す）を備えており、これらのハードウェアは、制御部１の内部バスＮにより接続されている。処理部１０は、プログラムによる処理を実行するＣＰＵである。内部記憶部１１は、ブートプログラム及び電子機器の識別情報を記憶するＲＯＭ（Read Only Memory）、及び、プログラム処理に伴って発生するデータを記憶するＲＡＭを備えている。ブートプログラムは、電子機器１０１の電源がオンされたときに処理部１０によって最初に実行されるプログラムであり、このブートプログラムの実行により、制御部１内及びバスＭに接続された各ハードウェアの初期化及び動作チェックが行われ、各ハードウェアの入出力関係が確立する。また、電子機器１０１の識別情報は、機種を特定する機種情報等である。例えば、画像形成装置では、印刷速度等の性能の違いにより下位機種から上位機種まで展開された機種夫々を識別するための識別情報として機種情報が予め決められている。
【００２９】
バスＩＦ１２は、制御部１の内部バスＮと、画像読取部２１等が接続されたバスＭとの入出力を制御する。ＳＤホストコントローラ１３は、ＳＤＩＯデバイス１０２に対してコマンドを出力し、ＳＤＩＯデバイス１０２との間におけるデータの読み出し及び書き込みを制御する。図２に示す例では、ＳＤホストコントローラ１３を制御部１に設けているが、ＳＯＣ（System On a Chip）、又はサウスブリッジチップセット等でＳＤホストコントローラを有する部品を実装するようにしてもよい。入出力ＩＦ１４は、入力ポート及び出力ポートを複数有し、各ポートにおける入力信号及び出力信号を制御する。入出力ＩＦ１４の入力ポート及び出力ポートは、後述する拡張端子部３１に接続してある。
【００３０】
制御部１は、ＳＤＩＯデバイス１０２として正規のデバイスが接続されているか確認するために、接続確認信号を入出力ＩＦ１４の出力ポートから出力する。出力された接続確認信号は、入出力ＩＦ１４の出力ポートに接続された拡張端子部３１からＳＤＩＯデバイス１０２へ出力される。入出力ＩＦ１４は、拡張端子部３１に接続された入力ポートにより、接続確認信号に対するＳＤＩＯデバイス１０２からの応答信号を取得する。制御部１は、取得した応答信号に基づきＳＤＩＯデバイス１０２が接続されているか否かを判断する。
【００３１】
コネクタ部３は、ＳＤ端子部３０及び拡張端子部３１を備えている。図３は、電子機器１０１及びＳＤＩＯデバイス１０２のコネクタ部の構成を説明するための模式図である。ＳＤ端子部３０は、端子３０１〜３０９の９端子からなるＳＤインタフェースを有しており、後述するＳＤＩＯデバイス１０２におけるコネクタ部４のＳＤ端子部４０に接続される。拡張端子部３１は、端子３１１〜３１４の４端子を有し、後述するＳＤＩＯデバイス１０２におけるコネクタ部４の拡張端子部４１に接続される。ＳＤ端子部３０は、ＳＤホストコントローラ１３に接続されており、拡張端子部３１は、入出力ＩＦ１４に接続されている。
【００３２】
ＳＤＩＯデバイス１０２は、記憶部５１、メモリ制御部５２、応答回路部５３、コネクタ部４を備えている。記憶部５１は、電子機器１０１により読み出されて実行される制御プログラム５１ａを記憶している。記憶部５１は、フラッシュメモリ等の書換え可能な不揮発性半導体メモリにより構成されている。
【００３３】
メモリ制御部５２は、ＳＤホストコントローラ１３からのコマンドに基づき、記憶部５１からのデータの読み出し、及び記憶部５１へのデータの書き込みを行う。メモリ制御部５２は、後述するＳＤ端子部４０に接続されており、ＳＤ端子部４０を介して、ＳＤホストコントローラ１３からのコマンドを取得し、記憶部５１に記憶された制御プログラム５１ａをＳＤホストコントローラ１３へ出力する。
【００３４】
応答回路部５３は、後述する拡張端子部４１に接続されており、電子機器１０１から入力される接続確認信号に対する応答信号を拡張端子部４１へ出力する。応答信号は、拡張端子部４１を介して電子機器１０１側の拡張端子部３１へ出力され、電子機器１０１内の入出力ＩＦ１４に入力される。
【００３５】
コネクタ部４は、ＳＤ端子部４０及び拡張端子部４１を備えている。ＳＤ端子部４０は、端子４０１〜４０９の９端子からなるＳＤインタフェースを有しており、電子機器１０１におけるコネクタ部３のＳＤ端子部３０に接続される（図３参照）。拡張端子部４１は、端子４１１〜４１４の４端子を有し、電子機器１０１におけるコネクタ部３の拡張端子部３１に接続される。
【００３６】
図４は、ＳＤＩＯデバイス１０２の外観を示す斜視図である。図４に示すように、ＳＤＩＯデバイス１０２をＳＤメモリカードと略同一の矩形状のメモリカードとする場合、ＳＤ端子部４０の９端子は、公知のＳＤメモリカードと同様に、矩形状のメモリカードの一つの縁部に並べて設けるものとする。拡張端子部４１の４端子は、ＳＤ端子部４０が占有する領域以外の例えばカード面の略中央に設けるようにする。このとき拡張端子部４１の端子は、ＳＤ端子部４０の端子と同一の材質により、ほぼ同一の形状・大きさで形成すればよい。拡張端子部４１の４端子の配置は、１行×４列で配置しても良いし、２行×２列で配置してもよい。また、電子機器１０１側のコネクタ部３は、公知のＳＤメモリカード用ソケットに、拡張端子部４１に接続する拡張端子部３１を付加したものとすればよい。例えば、コネクタ部３は、カード面の略中央に設けた拡張端子部４１の４端子に対向する位置に、拡張端子部４１の４端子に圧接されるように拡張端子部３１の４端子を設けたものとすればよい。
【００３７】
図５は、電子機器１０１及びＳＤＩＯデバイス１０２のＳＤ端子部のピンアサインを示す図表である。以下、ピンアサインについてＳＤ端子部３０側の端子番号を用いて説明するが、対応するＳＤ端子部４０側の端子番号を括弧内に併記する。端子３０７〜３０９（端子４０７〜４０９）は、夫々データ＃０〜＃２に割り当てられ、端子３０１（端子４０１）は、データ＃３に割り当てられている。ＳＤＩＯデバイス１０２は、端子４０７〜４０９及び端子４０１により記憶部５１に記憶している制御プログラム５１ａを出力する。電子機器１０１は、ＳＤホストコントローラ１３により、端子４０７〜４０９及び端子４０１から制御プログラム５１ａを読み込む。
【００３８】
端子３０２（端子４０２）は、ＳＤホストコントローラ１３からＳＤＩＯデバイス１０２への読み出し及び書き込み等のコマンド用に割り当てられている。端子３０３及び端子３０６（端子４０３及び端子４０６）は接地に、端子３０４（端子４０４）は電力供給に、端子３０５（端子４０５）はクロックに、夫々割り当てられている。
【００３９】
図６は、電子機器１０１及びＳＤＩＯデバイス１０２の拡張端子部の信号接続を示すブロック図である。入出力ＩＦ１４は、ＳＤＩＯデバイス１０２への接続確認信号を出力するための出力ポート１４ａ、及びＳＤＩＯデバイス１０２からの応答信号を取得する入力ポート１４ｂを備える。出力ポート１４ａでは、ｐｏｒｔ＃１が拡張端子部３１の端子３１１に、ｐｏｒｔ＃２が端子３１２に接続してある。入力ポート１４ｂでは、ｐｏｒｔ＃３が拡張端子部３１端子３１３に、ｐｏｒｔ＃４が端子３１４に接続してある。ＳＤＩＯデバイス１０２側の応答回路部５３は、拡張端子部４１の端子４１１に接続された信号線を端子４１３に、端子４１２に接続された信号線を端子４１４に接続する。図６に示す応答回路部５３は、接続確認信号をそのまま応答する簡便な回路としてある。
【００４０】
図７は、電子機器１０１及びＳＤＩＯデバイス１０２の拡張端子部のピンアサインを示す図表である。以下、ピンアサインについて拡張端子部３１側の端子番号を用いて説明するが、対応するＳＤ端子部４１側の端子番号を括弧内に示す。端子３１１及び３１２（端子４１１及び４１２）は、接続確認信号のコードに割り当てられている。端子３１３及び３１４（端子４１３及び４１４）は、応答信号のリターンに割り当てられている。
【００４１】
図８は、電子機器１０１の機種と接続確認信号との対応関係を示す図表である。接続確認信号は、コード＃１とコード＃２のハイ又はローによって、３種類の機種を特定する識別情報としてある。機種は、例として処理速度でランク分けしてあり、機種Ａは低速機、機種Ｂは中速機、機種Ｃは高速機である。画像形成装置では、処理速度は印刷速度又は画像読込速度などに対応する。機種Ａの接続確認信号は、コード＃１がハイ、コード＃２がハイとしてある（機種Ｂ、機種Ｃについても図８中に示すとおりである）。このような接続確認信号は、内部記憶部１１のＲＯＭに機種を特定する識別情報（この例では２ビットの情報）を記憶しておき、処理部１０により該識別情報を読み出して出力するようにすればよい。制御部１は、出力した接続確認信号と応答信号とが一致するか否かにより、識別情報を正しく応答する正規のＳＤＩＯデバイス１０２が接続されているか否かを判断することができる。
【００４２】
また、単に、電子機器１０１とＳＤＩＯデバイス１０２との間で、拡張端子部３１及び拡張端子部４１によって信号が入出力することを確認するのであれば、接続確認信号は、信号種別を有さない任意の信号であってもよい。この場合、制御部１は出力した接続確認信号と応答信号とが一致するか否かにより、拡張端子部４１を有する正規のＳＤＩＯデバイス１０２が接続されているか否かを判断することができる。例えば、拡張端子部４１を持たないＳＤメモリカードが接続されていると、出力した接続確認信号と応答信号とが一致しないため、接続されたデバイスが正規でないと判断することができる。
【００４３】
次に、ＳＤＩＯデバイス１０２から電子機器１０１へ制御プログラムを読み込んで実行する際の処理について説明する。図９は、ＳＤＩＯデバイス１０２から電子機器１０１へ制御プログラムを読み込んで実行する際の処理手順を示すフローチャートである。図９に示す処理手順では、図８に示すような機種を特定する識別情報を接続確認信号として用いる場合について説明する。電子機器１０１の電源がオンになると、制御部１はブート処理を行う（ステップＳ１０）。ブート処理では、処理部１０により、内部記憶部１１のＲＯＭに記憶されたブートプログラムを実行し、制御部１内及びバスＭに接続された各ハードウェアの初期化及び動作チェックを行い、各ハードウェアの入出力関係を確立する。
【００４４】
ステップＳ１０によるブート処理では、ＳＤＩＯデバイス１０２のコネクタ部４が電子機器１０１のコネクタ部３に装着されているかどうかも自動認識される。これは、ＳＤインタフェースに従って、ＳＤホストコントローラ１３側でＳＤＩＯデバイス１０２を自動認識するものである。但し、この自動認識は、ＳＤ端子部３０及びＳＤ端子部４０を介してＳＤメモリカードの接続が認識されるものであり、この段階では、拡張端子部３１及び拡張端子部４１を介して認識されるものではない。
【００４５】
制御部１は、内部記憶部１１のＲＯＭに記憶している識別情報を読み出し、入出力ＩＦ１４から接続確認信号として出力する（ステップＳ１１）。接続確認信号は、拡張端子部３１及び拡張端子部４１を介してＳＤＩＯデバイス１０２に入力される。応答回路部５３は、図６に示す信号接続により、入力された識別情報を応答信号としてリターンして出力する。制御部１は、拡張端子部３１及び拡張端子部４１を介して入出力ＩＦ１４に応答信号が入力されたか否かを判定する（ステップＳ１２）。制御部１は、応答信号が入力されていない場合には（Ｓ１２：ＮＯ）、ＳＤＩＯデバイス１０２が接続されていないと判断し、ステップＳ１２を繰り返す。例えば、拡張端子部４１を持たないＳＤメモリカードがコネクタ部３に接続されている場合には、ステップＳ１２を繰り返すことになり、電子機器１０１の起動が停滞し、別途のタイムアップ処理等によって起動を停止する。
【００４６】
制御部１は、ステップＳ１２により応答信号が入力されたと判定すると（Ｓ１２：ＹＥＳ）、ＳＤＩＯデバイス１０２が接続されていると判断し、つぎに、応答信号により取得した識別情報が、内部記憶部１１のＲＯＭに記憶している識別情報と一致するか否かを判定する（ステップＳ１３）。制御部１は、ステップＳ１３にて識別情報が一致していないと判定した場合には（Ｓ１３：ＮＯ）、電子機器１０１の起動を停止し（ステップＳ１４）、処理を終了する。例えば、応答回路部５３が正しく識別情報を応答できないような模造品に係るＳＤＩＯデバイス１０２が接続されている場合に、電子機器１０１の起動を停止することができる。
【００４７】
制御部１は、ステップＳ１３にて識別情報が一致すると判定した場合には（Ｓ１３：ＹＥＳ）、ＳＤＩＯデバイス１０２を正規品であるとし、ＳＤホストコントローラ１３により、ＳＤ端子部３０及びＳＤ端子部４０を介して、ＳＤＩＯデバイス１０２から制御プログラム５１ａを読み込む（ステップＳ１５）。制御部１は、ＳＤホストコントローラ１３により読み込んだ制御プログラム５１ａに付加してある識別情報を読み込み、応答信号から取得した識別情報と一致するか否かを判定する（ステップＳ１６）。ここでは、制御部１は、制御プログラム５１ａに付加してある識別情報について、応答信号から取得した識別情報との一致性を判定しているが、実質的には、内部記憶部１１のＲＯＭに記憶している識別情報との一致性を判定していることと同義である。
【００４８】
制御部１は、識別情報が一致しないと判定した場合には（Ｓ１６：ＮＯ）、制御プログラム５１ａが、内部記憶部１１のＲＯＭに記憶している識別情報により特定される電子機器１０１の機種とは異なる機種用の制御プログラム５１ａであると判断し、電子機器１０１の起動を停止し（ステップＳ１４）、処理を終了する。例えば、ＳＤＩＯデバイス１０２は正規品であり、正しい応答信号を拡張端子部４１から出力するが、制御プログラム５１ａが別の機種用の制御プログラム５１ａに書き換えられているような場合に、電子機器１０１の起動を停止することができる。
【００４９】
制御部１は、識別情報が一致すると判定した場合には（Ｓ１６：ＹＥＳ）、ＳＤホストコントローラ１３により読み込んだ制御プログラム５１ａを実行し（ステップＳ１７）、ＳＤＩＯデバイス１０２から電子機器１０１へ制御プログラム５１ａを読み込んで実行する際の処理を終了する。
【００５０】
以上のように、本実施形態においては、電子機器１０１からＳＤＩＯデバイス１０２へ、接続確認信号を拡張端子部３１及び拡張端子部４１を介して入力し、入出力ＩＦ１４に応答信号が入力されたか否かを判定する。該判定により、制御部１は、応答信号が入力されてない場合には、ＳＤＩＯデバイス１０２が接続されていないと判断し、電子機器１０１の起動を停止できる。なお、この判定においては、接続確認信号は、機種を特定する識別信号である必要はなく、任意の信号であってもよい。
【００５１】
また、電子機器１０１からＳＤＩＯデバイス１０２へ、識別情報を接続確認信号として拡張端子部３１及び拡張端子部４１を介して入力し、ＳＤＩＯデバイス１０２の応答回路部５３は入力された識別情報を応答信号として出力する。制御部１は、応答信号により取得した識別情報が、内部記憶部１１のＲＯＭに記憶している識別情報と一致するか否かを判定する。該判定により、制御部１は、識別情報が一致していないと判定した場合には、電子機器１０１の起動を停止し、処理を終了する。これにより、例えば、応答回路部５３が正しく識別情報を応答できないような模造品に係るＳＤＩＯデバイス１０２が接続されている場合に、電子機器１０１の起動を停止することができる。
【００５２】
また、制御部１は、ＳＤホストコントローラ１３により読み込んだ制御プログラム５１ａに付加してある識別情報を読み込み、応答信号から取得した識別情報と一致するか否かを判定する。該判定により、制御部１は、ＳＤＩＯデバイス１０２が正規品であり、正しい応答信号を拡張端子部４１から出力するが、制御プログラム５１ａが別の機種用の制御プログラム５１ａに書き換えられているような場合に、電子機器１０１の起動を停止することができる。
【００５３】
また、本実施形態においては、デバイス判定部１５により識別情報が一致する場合に、ＳＤＩＯデバイス１０２に記憶した制御プログラムをＳＤホストコントローラ１３が読み込むようにしてあることにより、正規でないＳＤＩＯデバイスに記憶された制御プログラムの読み込みを防止することができる。
【００５４】
（変形例）
上述の実施の形態においては、図６に示すように、ＳＤＩＯデバイス１０２の応答回路部５３は、端子４１１及び端子４１２を夫々端子４１３及び端子４１４に接続し、入力された信号をそのまま折り返す構成としたが、応答回路部５３において、接続確認信号（識別情報）に特定の信号変換を行って応答信号を生成し出力するようにしてもよい。この場合、制御部１は、取得した応答信号に基づいて、応答回路部５３で行う特定の信号変換に対する逆変換を応答信号に対して行い識別情報を取得すればよい。応答回路部５３による接続確認信号の信号変換と、制御部１における応答信号の逆変換によって、上述の実施の形態における各判定（図９におけるステップＳ１２、Ｓ１３及びＳ１６）を同様に行うことができ、電子機器１０１の起動及び停止を制御することができる。
【００５５】
また、上述の実施の形態においては、図７に示すように、接続確認信号（及び識別情報）をコード＃１及びコード＃２の２ビットとし、端子３１１及び端子３１２によりパラレルに出力し、応答信号も同様とする構成としているが、端子数の増加によりビット数を多くしてもよい。また、接続確認信号を２以上の複数ビットとし、シリアル出力する構成としてもよい。この場合、端子３１１（４１１）を接続確認信号の出力同期、端子３１２（４１２）を接続確認信号出力（シリアル信号）に割り当て、端子３１３（４１３）を応答信号の出力同期、端子３１４（４１４）を応答信号出力（シリアル信号）に割り当て、入出力ＩＦ１４及び応答回路部５３は、シリアル信号インタフェースを有するように構成する。接続確認信号及び応答信号のビット数が多くなることにより、識別情報を多くとることができ、機種を細分化して特定することができる。
【００５６】
なお、本発明は、本実施の形態だけに限ることなく、特許請求の範囲に記載された発明の技術的範囲及びそれと均等な範囲に及ぶものとする。
【符号の説明】
【００５７】
１００  電子機器システム
１０１  電子機器
１０２  ＳＤＩＯデバイス（記憶媒体）
１  制御部（判断部、第２判断部）
１０  処理部
１１  内部記憶部（識別情報記憶部）
１４  入出力ＩＦ（入出力部）
３０１，３０７，３０８，３０９  端子（プログラム用端子）
３１１，３１２，３１３，３１４  端子（接続確認用端子）
４０１，４０７，４０８，４０９  端子（第１端子）
４１１，４１２，４１３，４１４  端子（第２端子）
５３  応答回路部（応答部）
【図１】
0005468057.tif 000002
【図２】
0005468057.tif 000003
【図３】
0005468057.tif 000004
【図４】
0005468057.tif 000005
【図５】
0005468057.tif 000006
【図６】
0005468057.tif 000007
【図７】
0005468057.tif 000008
【図８】
0005468057.tif 000009
【図９】
0005468057.tif 000010