(57)【特許請求の範囲】
【請求項１】
第１の単一端信号を供給し、第１の出力インピーダンスを有し、第１の電力増幅器を有する、第１の回路と、
第２の単一端信号を供給し、第２の出力インピーダンスを有し、第２の電力増幅器を有する、第２の回路と、
前記第１の回路のための出力インピーダンス整合を行うために前記第１の回路につながれた第１の整合回路と、前記第２の回路のための出力インピーダンス整合を行うために前記第２の回路につながれた第２の整合回路と、結合された単一端信号を得るために前記第１および第２の単一端信号を結合させるスイッチネットワークと、前記結合された単一端信号のためのインピーダンス整合を行う第３の整合回路と、を有する、出力回路と、
を具備し、
前記スイッチネットワークは、
前記第１の整合回路と第１の出力の間につながれた第１のスイッチと、
前記第１および第３の整合回路の間につながれた第２のスイッチと、
前記第２および第３の整合回路の間につながれた第３のスイッチと、
を有し、
前記第３の整合回路は、第２の出力につながれ、 
低い出力電力が必要な場合は、前記第１のスイッチを閉じ、前記第１の単一端信号を前記第１の出力に供給し、
高い出力電力が必要な場合は、前記第２および前記第３のスイッチを閉じ、前記結合された単一端信号を前記第３の整合回路に供給し、
前記第３の整合回路は、
前記第３の整合回路の入力と出力の間につながれた第１のコイルと、
前記第１のコイルと並列につながれた第１のコンデンサと、
前記第３の整合回路の出力と回路グランドの間につながれた第２のコンデンサと、
前記第１のコイルと直列につながれ、前記第３の整合回路の入力と出力の間につながれた第２のコイルと、
前記第２のコイルと並列につながれた第３のコンデンサと、
をさらに具備する、装置。
【請求項２】
前記出力回路は、さらに、前記結合された単一端信号を結合させてフィルタする前に、前記第１および第２の単一端信号をフィルタする、請求項１の装置。
【請求項３】
前記第１の整合回路は、さらに、前記第１の回路からの前記第１の単一端信号をフィルタし、
前記第２の整合回路は、さらに、前記第２の回路からの前記第２の単一端信号をフィルタする、請求項１の装置。
【請求項４】
前記第１および第２の整合回路の各々は、
前記整合回路の入力と出力の間につながれた第３のコイルと、
前記第３のコイルと並列につながれた第４のコンデンサと、
前記整合回路の出力と回路グランド間につながれた第５のコンデンサと、
を具備する、請求項１の装置。
【請求項５】
前記第３の整合回路は、さらに、前記結合された単一端信号をフィルタする、請求項１の装置。
【請求項６】
前記第１の整合回路は、第１の方向に回転する第１のコンダクタで形成された第３のコイルを有し、
前記第２の整合回路は、前記第１の方向に回転する第２のコンダクタで形成された第４のコイルを有する、請求項１の装置。
【請求項７】
前記第３の整合回路の前記第１および第２のコイルは、前記第１の方向と反対の第２の方向に回転する第３のコンダクタで形成される、請求項６の装置。
【請求項８】
前記第３の整合回路の前記第１および第２のコイルは、前記第１の方向に回転する第３のコンダクタで形成される、請求項６の装置。
【請求項９】
前記第３の整合回路の前記第１および第２のコイルは、媒介タップを有する第３のコンダクタで形成され、
前記第３のコイルは、前記第３のコンダクタの入力から前記媒介タップまでの前記第３のコンダクタの第１の部分によって形成される、
前記第４のコイルは、前記媒介タップから前記第３のコンダクタの出力までの前記第３のコンダクタの第２の部分によって形成される、請求項８の装置。
【請求項１０】
前記第１の整合回路は、第１のコンダクタで形成された第３のコイルを有し、
前記第２の整合回路は、第２のコンダクタで形成された第４のコイルを有し、
前記第３の整合回路の前記第１および第２のコイルは、第３のコンダクタで形成され、
各コンダクタは、多数の金属層上に形成され、金属トレースに沿ったビアによって接続された多数の金属トレースで製造される、前記請求項１の装置。
【請求項１１】
前記出力回路は、さらに、前記第１の出力に前記第１の単一端信号を供給する、または、前記第２の出力に前記結合された単一端信号を供給する、請求項１の装置。
【請求項１２】
前記出力回路は、前記第２の整合回路と第３の出力の間につながれた第４のスイッチをさらに具備する、請求項１の装置。
【請求項１３】
前記第１の回路、前記第２の回路および前記出力回路は、単一集積回路（ＩＣ）上でインプリメントされている、請求項１の装置。
【請求項１４】
前記第１および第２の電力増幅器は、金属酸化膜半導体（ＭＯＳ）トランジスタでインプリメントされ、
前記第１および第２の電力増幅器、前記出力回路は、相補型金属酸化膜半導体（ＣＭＯＳ）集積回路（ＩＣ）上でインプリメントされている、請求項１の装置。
【請求項１５】
第１の出力インピーダンスを有する第１の回路から第１の単一端信号を受け取ることと、
第２の出力インピーダンスを有する第２の回路から第２の単一端信号を受け取ることと、
前記第１の回路につながれた第１の整合回路で、前記第１の回路のための出力インピーダンス整合を行うことと、
前記第２の回路につながれた第２の整合回路で、前記第２の回路のための出力インピーダンス整合を行うことと、
スイッチネットワークで、結合された単一端信号を得るために前記第１および第２の単一端信号を結合させることと、
第３の整合回路で、前記結合された単一端信号のためのインピーダンス整合を行うことと、
を具備し、
前記第１の回路は、第１の電力増幅器を有し、
前記第２の回路は、第２の電力増幅器を有し、
前記スイッチネットワークは、
前記第１の整合回路と第１の出力の間につながれた第１のスイッチと、
前記第１および第３の整合回路の間につながれた第２のスイッチと、
前記第２および第３の整合回路の間につながれた第３のスイッチと、
を有し、
前記第３の整合回路は、第２の出力につながれ、
低い出力電力が必要な場合は、前記第１のスイッチを閉じ、前記第１の単一端信号を前記第１の出力に供給し、
高い出力電力が必要な場合は、前記第２および前記第３のスイッチを閉じ、前記結合された単一端信号を前記第３の整合回路に供給し、
前記第３の整合回路は、
前記第３の整合回路の入力と出力の間につながれた第１のコイルと、
前記第１のコイルと並列につながれた第１のコンデンサと、
前記第３の整合回路の出力と回路グランドの間につながれた第２のコンデンサと、
前記第１のコイルと直列につながれ、前記第３の整合回路の入力と出力の間につながれた第２のコイルと、
前記第２のコイルと並列につながれた第３のコンデンサと、
をさらに具備する、方法。
【請求項１６】
前記第１および第２の単一端信号を結合させる前にフィルタすることと、
前記結合された単一端信号をフィルタすることと、
をさらに具備する、請求項１５の方法。
【請求項１７】
第１のモードで第１の出力に前記第１の単一端信号を供給することと、
第２のモードで第２の出力に前記結合された単一端信号を供給することと、
をさらに具備する、請求項１５の方法。
【請求項１８】
第１の出力インピーダンスを有する第１の回路からの第１の単一端信号を受け取るための手段と、
第２の出力インピーダンスを有する第２の回路からの第２の単一端信号を受け取るための手段と、
前記第１の回路につながれた第１の整合回路で、前記第１の回路のための出力インピーダンス整合を行うための手段と、
前記第２の回路につながれた第２の整合回路で、前記第２の回路のための出力インピーダンス整合を行うための手段と、
スイッチネットワークで、結合された単一端信号を得るために前記第１および第２単一端信号を結合させるための手段と、
第３の整合回路で、前記結合された単一端信号のためのインピーダンス整合を行うための手段と、
を具備し、
前記第１の回路は、第１の電力増幅器を有し、
前記第２の回路は、第２の電力増幅器を有し、
前記スイッチネットワークは、
前記第１の整合回路と第１の出力の間につながれた第１のスイッチと、
前記第１および第３の整合回路の間につながれた第２のスイッチと、
前記第２および第３の整合回路の間につながれた第３のスイッチと、
を有し、
前記第３の整合回路は、第２の出力につながれ、
低い出力電力が必要な場合は、前記第１のスイッチを閉じ、前記第１の単一端信号を前記第１の出力に供給し、
高い出力電力が必要な場合は、前記第２および前記第３のスイッチを閉じ、前記結合された単一端信号を前記第３の整合回路に供給し、
前記第３の整合回路は、
前記第３の整合回路の入力と出力の間につながれた第１のコイルと、
前記第１のコイルと並列につながれた第１のコンデンサと、
前記第３の整合回路の出力と回路グランドの間につながれた第２のコンデンサと、
前記第１のコイルと直列につながれ、前記第３の整合回路の入力と出力の間につながれた第２のコイルと、
前記第２のコイルと並列につながれた第３のコンデンサと、
をさらに具備する、装置。
【請求項１９】
前記第１および第２の単一端信号を結合させる前にフィルタするための手段と、
前記結合された単一端信号をフィルタするための手段と、
をさらに具備する、請求項１８の装置。
【請求項２０】
第１のモードで第１の出力に前記第１の単一端信号を供給するための手段と、
第２のモードで第２の出力に前記結合された単一端信号を供給するための手段と、
をさらに具備する、請求項１８の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、エレクトロニクス、特に電力増幅器および他の回路のための出力回路に関する。
【背景技術】
【０００２】
電力増幅器は、送信される信号のための高い出力電力を供給することができる増幅器である。電力増幅器は、大気上の送信に先立って、信号のための増幅および出力ドライブを供給するために、事実上すべてのワイヤレス通信システムの中で使用される。例えば、電力増幅器は、ＣＤＭＡ  １Ｘシステムおよび広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）システム、ＧＳＭ（登録商標）（Global System for Mobile Communications）システムなどのような時分割多元接続（ＴＤＭＡ）システムのような符号分割多重アクセス（ＣＤＭＡ）システムで使用される。電力増幅器は、基地局と同様に、ワイヤレス装置の中でも使用される。
【０００３】
電力増幅器は、出力電力レベル、調波減衰（harmonics attenuation）などのための様々なシステム仕様に合うように典型的に要求される。また、ＣＤＭＡおよびＧＳＭシステムは、高い最大電力レベル（例えばＧＳＭ用の＋３３ｄＢｍ、ＣＤＭＡ用の＋２７ｄＢｍ）で送信すること、また、広い範囲（例えばＧＳＭ用の３０ｄＢ以上、ＣＤＭＡ用の７０ｄＢを超える）でその送信電力を調整すること、ができるようにワイヤレス装置に要求する。低電力および小面積を備えた必要な性能を提供することができる電力増幅器およびサポート回路は、非常に望ましい。
【図面の簡単な説明】
【０００４】
【図１】図１は、ワイヤレス通信装置のブロック図を示す。
【図２】図２は、ドライバ増幅器および２つの電力増幅器の概略図を示す。
【図３】図３は、出力回路のブロック図を示す。
【図４】図４は、出力回路内の整合回路の概略図を示す。
【図５Ａ】図５Ａは、整合回路内のコイルのレイアウトを示す。
【図５Ｂ】図５Ｂは、整合回路内のコイルのレイアウトを示す。
【図６】図６は、出力回路の異なる出力のレスポンスのプロットを示す。
【図７】図７は、信号を出力するプロセスを示す。
【詳細な説明】
【０００５】
［３５  Ｕ．Ｓ．Ｃ．§１１９に基づく優先権主張］
特許のための本出願は、譲受人に譲受され、参照によってここに明確に組込まれた、２００９年５月２１日に出願された、「OUTPUT CIRCUIT WITH INTEGRATED IMPEDANCE MATCHING、POWER COMBINING AND FILTERING FOR POWER AMPLIFIERS AND、OTHER CIRCUITS」と題された、仮出願番号第６１／１８０，３７５号に優先権を主張する。
【０００６】
「典型的な」という用語は、「例（example）、事例（instance）または実例（illustration）として役立つ」ことを意味するようにここで使用される。「典型的な」とここで記載されたどんな設計も、他の設計より好ましいまたは有利であるとして必ずしも解釈することができない。
【０００７】
電力増幅器および他の回路での使用に適した、統合インピーダンス整合、電力結合およびフィルタリングを備えた出力回路が、ここに記述される。出力回路は、ワイヤレス通信装置、携帯電話、携帯情報端末（ＰＤＡ）、ハンドヘルド装置、ワイヤレスモデム、ラップトップコンピュータ、コードレス電話機、放送レシーバ、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、家電デバイスなどのような様々なエレクトロニクスデバイスに使用されてもよい。明確にするために、ワイヤレス通信装置中の電力増幅器を備えた出力回路の使用が、下記に述べられる。
【０００８】
図１は、ワイヤレス通信装置１００の典型的な設計のブロック図を示す。この典型的な設計では、ワイヤレス装置１００は、データプロセッサ１１０およびトランシーバ１２０を含んでいる。トランシーバ１２０は、双方向ワイヤレス通信をサポートするトランスミッタ１３０およびレシーバ１６０を含んでいる。一般に、ワイヤレス装置１００は、任意数の周波数帯のための任意数のトランスミッタおよび任意数の通信システム、任意数のレシーバを含んでいてもよい。
【０００９】
送信パスでは、データプロセッサ１１０は、送信されるデータを処理し、トランスミッタ１３０にアナログ出力信号を供給する。トランスミッタ１３０内では、アナログ出力信号は、増幅器（Ａｍｐ）１３２によって増幅され、ディジタル／アナログ変換によって生じたイメージを削除するためにローパスフィルタ１３４によってフィルタされ、可変利得増幅器（ＶＧＡ）１３６によって増幅され、アップコンバータ１３８によってベースバンドからワイヤレス周波数（ＲＦ）へアップコンバータで変換され、周波数アップコンバーションによって生じたイメージを削除するためにフィルタ１４０によってフィルタされる。
【００１０】
図１で示される典型的な設計では、ドライバ増幅器（ＤＡ）１４２は、フィルタ１４０からの信号を増幅し、２つの電力増幅器（ＰＡ）１４４ａおよび１４４ｂにその出力信号を供給する。各電力増幅器１４４は、その入力信号を増幅し、出力回路１５０に出力ＲＦ信号を供給する。一般に、トランスミッタ１３０は、任意数の電力増幅器（例えば、２、３または４以上の電力増幅器）を含んでもよい。簡潔にするために、下記の記述の多くは、２つの電力増幅器１４４ａおよび１４４ｂを仮定する。出力回路１５０は、電力増幅器１４４ａおよび１４４ｂから出力ＲＦ信号を受け取り、デュプレクサ１５２ａに第１のＲＦ信号を送信し、アンテナ１５４に第２の送信ＲＦ信号を直接供給し、デュプレクサ１５２ｂに第３のＲＦ信号を供給する。各デュプレクサ１５２は、出力回路１５０からアンテナ１５４までその送信ＲＦ信号を送り、アンテナ１５４からレシーバ１６０まで受信ＲＦ信号をさらに送る。レシーバ１６０の詳細は、簡潔にするために、図１に示されない。デュプレクサ１５２ａおよび１５２ｂは、所定の周波数帯域中の２つの異なる周波数（例えば、携帯電話帯域またはＰＣＳ帯域）で動作してもよい。
【００１１】
図１は、２つのデュプレクサ１５２ａおよび１５２ｂとアンテナ１５４に出力回路１５０がつながれる典型的な設計を示す。デュプレクサは、周波数分割二重（ＦＤＤ）をサポートするために使用されてもよい。それは、ＣＤＭＡ  １ＸおよびＷＣＤＭＡで利用される。（デュプレクサなしで）アンテナへの直接接続は、時分割二重（ＴＤＤ）で使用されてもよい。それは、ＧＳＭで利用される。一般に、出力回路１５０は、（ｉ）図１に示されるような、１つ以上のデュプレクサ１５２およびアンテナ１５４へ、または、（ｉｉ）デュプレクサはなく、単にアンテナ１５４へ、または、（ｉｉｉ）アンテナ１５４へ直接ではなく、デュプレクサだけに、または、（ｉｖ）他のいくつかの回路へ、つながれてもよい。明確にするために、下記の記述の多くは、２つのデュプレクサ１５２ａおよび１５２ｂとアンテナ１５４につながれている出力回路１５０を備えた、図１に示される典型的な設計を仮定する。
【００１２】
局部発振器（ＬＯ）ジェネレータ１７０は、アップコンバータ１３８へＬＯ信号を生成し提供する。位相ロックループ（ＰＬＬ）１７２は、データプロセッサ１１０から制御情報を受け取り、適切な周波数でＬＯ信号を生成するためにＬＯジェネレータ１７０に制御信号を供給する。
【００１３】
図１は、トランスミッタ１３０の典型的な設計を示す。一般に、トランスミッタ１３０の中の信号の調整は、増幅器、フィルタ、ミキサなどの１つ以上のステージによって行われてもよい。これらの回路ブロックは、図１に示される構造とは異なって配置されてもよい。さらに、図１に示されない他の回路ブロックは、トランスミッタの信号を調整するために使用されてもよい。また、図１のいくつかの回路ブロックは、省略されてもよい。トランスミッタ１３０のすべてまたは一部は、アナログ集積回路（ＩＣ）、ＲＦ  ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどの上でインプリメントされてもよい。例えば、トランスミッタ１３０の中のドライバ増幅器１４２、電力増幅器１４４ａおよび１４４ｂ、出力回路１５０および恐らく他の回路は、ＲＦＩＣの上でインプリメントされてもよい。
【００１４】
データプロセッサ１１０は、ワイヤレス装置１００のための様々な機能（例えば、送受信データのための処理）を行ってもよい。メモリ１１２は、データプロセッサ１１０用のプログラムコードおよびデータを格納してもよい。データプロセッサ１１０は、１つ以上の特定用途向けＩＣ（ＡＳＩＣ）および／または他のＩＣの上でインプリメントされてもよい。
【００１５】
ドライバ増幅器１４２、電力増幅器１４４ａおよび１４４ｂは、様々な設計でインプリメントされてもよい。低電力消費、低コストなどのような様々な利益を得るために、相補型金属酸化膜半導体（ＣＭＯＳ）中のドライバ増幅器１４２、電力増幅器１４４ａおよび１４４ｂをインプリメントすることは望ましいかもしれない。
【００１６】
図２は、ドライバ増幅器１４２、電力増幅器１４４ａおよび１４４ｂの典型的な設計の概略図を示す。ドライバ増幅器１４２内では、入力インピーダンス整合回路２１０は、ドライバ増幅器１４２のための入力ＲＦ信号（ＲＦｉｎ）を受け取る一端、およびＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタ２１２のゲートにつながれた他端を有する。回路２１０は、ドライバ増幅器１４２のための入力インピーダンス整合を行う。ＮＭＯＳトランジスタ２１２は、回路グランドにつながれたソース、およびステージ間インピーダンス整合回路２１６につながれたそのドレインを有する。ＲＦチョーク２１４は、電源ＶｄｄとＮＭＯＳトランジスタ２１２のドレインの間につながれる。回路２１６は、ドライバ増幅器１４２と電力増幅器１４４ａおよび１４４ｂの間のインピーダンス整合を行う。
【００１７】
各電力増幅器１４４内では、ＮＭＯＳトランジスタ２２２は、整合回路２１６につながれたそのゲート、回路グランドにつながれたそのソース、および電力増幅器のための出力ＲＦ信号を供給するそのドレインを有する。ＲＦチョーク２２４は、Ｖｄｄ供給とＮＭＯＳトランジスタ２２２のドレインの間につながれる。電力増幅器１４４ａおよび１４４ｂは、単一端設計でインプリメントされる。それは、異なる設計上で消費電力を低減することができる。各電力増幅器１４４は、単一端の出力ＲＦ信号を提供する。
【００１８】
図２は、各増幅器のための単一のＮＭＯＳトランジスタを使用して、ドライバ増幅器１４２、電力増幅器１４４ａおよび１４４ｂの典型的な設計を示す。一般に、ドライバ増幅器１４２、電力増幅器１４４ａおよび１４４ｂは、任意数のＭＯＳトランジスタを各々含んでいてもよい。それは、様々な方法でつなげられてもよい。ＭＯＳトランジスタは、ＮＭＯＳトランジスタまたはＰＭＯＳトランジスタでもよい。別の典型的な設計では、増幅器は、カスコード構造でつながれた２つのＭＯＳトランジスタを含んでもよい。あるＭＯＳトランジスタは、信号利得を提供してもよく、別のＭＯＳトランジスタは、バッファおよび信号ドライブを提供してもよい。さらに別の典型的な設計では、あるＭＯＳトランジスタのドレインが、別のＭＯＳトランジスタのソースにつながれるように、増幅器は、ともに積層された多数のＭＯＳトランジスタを含んでもよい。各ＭＯＳトランジスタは、そのドレインおよびソースを横切る信号スイングのフラクションを観察することを目的としてもよい。これは、ＭＯＳトランジスタのブレークダウンを回避し、信頼性を改善することができる。積層するＭＯＳトランジスタの数は、最大出力レベルに依存してもよい。それは、動作環境に依存してもよい。例えば、３つのＭＯＳトランジスタは、高い最大出力電力（例えば携帯電話帯域中のＧＳＭ用の＋３３ｄＢｍ）のために積み重ねられてもよい。２つのＭＯＳトランジスタは、低い最大出力電力（例えばＰＣＳ帯域中のＣＤＭＡ用の＋２７ｄＢｍ）のために積み重ねられてもよい。
【００１９】
図３は、図１の出力回路１５０の典型的な設計のブロック図を示す。この典型的な設計では、出力回路１５０は、電力増幅器１４４ａおよび１４４ｂのためのインピーダンス整合、電力結合、フィルタリングおよびスイッチングを行う。
【００２０】
図３に示される典型的な設計では、出力回路１５０は、インピーダンス整合およびフィルタリング回路３１０ａおよび３１０ｂ、スイッチネットワーク３２０およびインピーダンス整合およびフィルタリング回路３３０を含んでいる。また、インピーダンス整合およびフィルタリング回路は、単に整合回路と呼ばれてもよい。整合回路３１０ａは、電力増幅器１４４ａの出力とスイッチネットワーク３２０の間につながれる。整合回路３１０ｂは、電力増幅器１４４ｂの出力とスイッチネットワーク３２０の間につながれる。整合回路３３０は、スイッチネットワーク３２０とアンテナ１５４の間につながれる。スイッチネットワーク３２０は、デュプレクサ１５２ａおよび１５２ｂにさらにつながれる。
【００２１】
電力増幅器１４４ａは、Ｚｐ１の出力インピーダンスを有してもよい。また、電力増幅器１４４ｂは、Ｚｐ２の出力インピーダンスを有してもよい。Ｚｐ１およびＺｐ２は、各々、任意の実数または複素数値でもよいし、互いに等しくても等しくなくてもよい。整合回路３１０ａは、電力増幅器１４４ａのためのインピーダンス整合を行い、およそＺｐ１の入力インピーダンス、およびおよそＺｏの出力インピーダンスを有する。それは、複素数値の任意の適切な実数、例えば、Ｚｏ≒５０オームまたは他のある値でもよい。また、整合回路３１０ａは、望まれない調波を減ずるために、電力増幅器１４４ａから出力ＲＦ信号（ＲＦｏｕｔ１）をフィルタする。同様に、整合回路３１０ｂは、電力増幅器１４４ｂのためのインピーダンス整合を行い、およそＺｐ２の入力インピーダンスおよびおよそＺｏの出力インピーダンスを有する。また、整合回路３１０ｂは、望まれない調波を減ずるために、電力増幅器１４４ｂから出力ＲＦ信号（ＲＦｏｕｔ２）をフィルタする。
【００２２】
スイッチネットワーク３２０は、電力増幅器１４４ａおよび１４４ｂからデュプレクサ１５２ａ、デュプレクサ１５２ｂまたはアンテナ１５４へ出力ＲＦ信号を送る。スイッチネットワーク３２０内では、スイッチ３２２は、整合回路３１０ａと出力回路１５０の第１の出力（Ｏｕｔ１）の間につながれる。それは、デュプレクサ１５２ａにつながれる。スイッチ３２４は、整合回路３１０ａと整合回路３３０の間につながれる。また、スイッチ３２６は、整合回路３１０ｂと整合回路３３０の間につながれる。整合回路３３０は、出力回路１５０の第２の出力（Ｏｕｔ２）にさらにつながれる。それは、アンテナ１５４につながれる。スイッチ３２８は、整合回路３１０ｂと出力回路１５０の第３の出力（Ｏｕｔ３）の間につながれる。それは、デュプレクサ１５２ｂにつながれる。スイッチ３２２〜３２８は、ＭＯＳトランジスタ、ＭＯＳトランスミッションゲート、ＭＥＭＳ（micro-electro-mechanical system）スイッチなどでインプリメントされてもよい。
【００２３】
出力回路１５０は、多数の動作モードをサポートしてもよい。それは、送信モードと呼ばれてもよい。第１の送信モードでは、スイッチ３２２は閉じられ、スイッチ３２４、３２６および３２８は開かれる。その後、電力増幅器１４４ａからの出力ＲＦ信号は、デュプレクサ１５２ａに送り、アンテナ１５４によって送信される。第２の送信モードでは、スイッチ３２４および３２６は閉じられ、スイッチ３２２と３２８は開かれる。電力増幅器１４４ａおよび１４４ｂからの出力ＲＦ信号は、ノードＥで結合させられる。また、結合された出力ＲＦ信号は、整合回路３３０に送り、アンテナ１５４によって送信される。第３の送信モードでは、スイッチ３２８は閉じられ、スイッチ３２２、３２４および３２６が開かれる。その後、電力増幅器１４４ｂからの出力ＲＦ信号は、デュプレクサ１５２ｂを通り、アンテナ１５４によって送信される。
【００２４】
図３に示されるように、各電力増幅器１４４は、低い出力電力が必要な場合、関連するデュプレクサ１５２にその単一端の出力ＲＦ信号を直接供給してもよい。電力増幅器１４４ａおよび１４４ｂの単一端の出力は、高い出力電力が必要な場合、整合回路３１０ａおよび３１０ｂの２つの出力単に結んで結合させられてもよい。低い出力電力は、ＣＤＭＡシステムのようなあるシステムによって必要かもしれない。高い出力電力は、ＧＳＭシステムのような他のシステムによって必要かもしれない。
【００２５】
電力増幅器１４４ａおよび１４４ｂが結合される場合、整合回路３３０は、インピーダンス整合を行う。スイッチ３２４および３２６が閉じている場合、ノードＥから整合回路３１０ａおよび３１０ｂを見たインピーダンスは、およそＺｏ／２である。整合回路３３０は、およそＺｏ／２の入力インピーダンスおよびおよそＺｏの出力インピーダンスを有する。また、整合回路３３０は、望まれない調波を減ずるために、結合された出力ＲＦ信号をフィルタする。
【００２６】
図４は、図３の出力回路１５０内の整合回路３１０ａ、３１０ｂおよび３３０の典型的な設計の概略図を示す。整合回路３１０ａでは、コイル４１０ａおよびコンデンサ４１２ａは、並列につながれる。また、結合は、ノードＡとＢの間につながれる。また、コイルは、インダクタ、巻線、コンダクタなどと呼ばれてもよい。コンデンサ４１４ａは、ノードＢと回路グランドの間につながれる。ノードＡは、整合回路３１０ａの入力であり、電力増幅器１４４ａの出力につながれる。ノードＢは、整合回路３１０ａの出力であり、スイッチ３２２および３２４につながれる。コイル４１０ａとコンデンサ４１２ａおよび４１４ａの値は、およそＺｐ１の入力インピーダンス、およそＺｏの出力インピーダンス、および電力増幅器１４４ａからの出力ＲＦ信号の所望のフィルタリングを得るために、選択されてもよい。
【００２７】
整合回路３１０ｂ内では、コイル４１０ｂおよびコンデンサ４１２ｂは、並列につながれる。また、結合は、ノードＣとＤの間につながれる。コンデンサ４１４ｂは、ノードＤと回路グランドの間につながれる。ノードＣは、整合回路３１０ｂの入力であり、電力増幅器１４４ｂの出力につながれる。ノードＤは、整合回路３１０ｂの出力であり、スイッチ３２６および３２８につながれる。コイル４１０ｂとコンデンサ４１２ｂおよび４１４ｂの値は、およそＺｐ２の入力インピーダンス、およそＺｏの出力インピーダンス、および電力増幅器１４４ｂからの出力ＲＦ信号の所望のフィルタリングを得るために、選択されてもよい。図４に示されなかったが、抵抗器は、ウィルキンソン（Wilkinson）電力コンバイナ／ディバイダを形成するために、ノードＡとＣの間につながれてもよい。それは、ノードＡとＣの間の分離を改善してもよい。
【００２８】
整合回路３３０では、コイル４３２および４３４は、整合回路３３０の入力とノードＪの間に直列につながれる。コンデンサ４３６は、コイル４３２と並列につながれる。また、コンデンサ４３８は、コイル４３４と並列につながれる。コンデンサ４４０は、ノードＪと回路グランドの間につながれる。ＡＣ結合コンデンサ４４２は、ノードＪと整合回路３３０の出力の間につながれる。コイル４３２および４３４、コンデンサ４３６、４３８および４４０の値は、およそＺｏ／２の入力インピーダンス、およそＺｏの出力インピーダンス、および電力増幅器１４４ａおよび１４４ｂからの結合された出力ＲＦ信号の所望のフィルタリングを得るために、選択されてもよい。 
図４は、整合回路３１０ａおよび３１０ｂが各々１つのフィルタステージを含み、整合回路３３０が２つのフィルタステージを含む、典型的な設計を示す。各フィルタステージは、フィルタリングを提供する並列につながれたコイルおよびコンデンサを含んでいる。各フィルタステージは、さらにフィルタステージの出力の回路グランド（例えばコンデンサ４１４ａ、４１４ｂまたは４４０）へ分路コンデンサを含んでいてもよい。図４に示されなかったが、分路コンデンサは、ノードＨから整合回路３３０のグランド回路へ加えられてもよい。
【００２９】
一般に、各整合回路は、任意数のフィルタステージを含んでいてもよい。多くのフィルタステージは、所望されない信号コンポーネントの激しい減衰およびフィルタを提供してもよい。しかし、多くの帯域内損失にさらに帰着してもよい。フィルタステージの数は、非常に低い帯域内損失および非常に高い帯域外減衰を実現するように選択されてもよい。多くのフィルタリングは、インダクタとコンデンサの直列結合を備えた分路コンデンサ（例えばコンデンサ４１４ａ、４１４ｂまたは４４０）の置換により実現されてもよい。
【００３０】
出力回路１５０は、様々な方法でインプリメントされてもよい。整合回路３１０ａ、３１０ｂおよび３３０内のコイルは、所望のインダクタンスおよびカップリングを得るために、様々なパターンでインプリメントされてもよい。また、コイルは、１つ以上の導電層上で製造されてもよい。
【００３１】
図５Ａは、出力回路１５０の整合回路３１０ａ、３１０ｂおよび３３０内のコイルの典型的な設計の平面図を示す。この典型的な設計では、コンダクタ５１０ａは、図４の整合回路３１０ａ内のコイル４１０ａをインプリメントする。コンダクタ５１０ｂは、整合回路３１０ｂ内のコイル４１０ｂをインプリメントする。また、コンダクタ５３０は、整合回路３３０内の両方のコイル４３２および４３４をインプリメントする。明確にするために、図４のノードＡからＪは、図５Ａに示される。各コンダクタのために、暗いシェード部分は、１つの金属層上のコンダクタを示す。また、クロスハッシュされた部分は、別の金属層上のアンダーパスを示す。
【００３２】
図５Ａに示される典型的な設計では、コンダクタ５１０ａは、コイル４１０ａのための所望のインダクタンスを得るために、時計回り方向におよそ２回転を有する。コンダクタ５１０ｂは、コイル４１０ｂのための所望のインダクタンスを得るために、さらに時計回り方向におよそ２回転を有する。コンダクタ５１０ａおよび５１０ｂは、第２の送信モードのノードＥおよびＦで２つの単一端の出力ＲＦ信号を結合できるようにするために、同じ方向を有するべきである。同じ方向（例えば図５Ａに示されるように時計回り）にコンダクタ５１０ａおよび５１０ｂを有することは、コンダクタ５１０ａおよび５１０ｂのレイアウトを非対称にしてもよい。それは、ノードＢおよびＤで異なる周波数レスポンスになってもよい。非対称のうちのいくつかは、出力回路１５０中の様々なコンデンサで説明されてもよい。
【００３３】
図５Ａに示された典型的な設計では、コンダクタ５３０は、コイル４３２および４３４のための所望の合計インダクタンスを得るために、反時計回りの方向におよそ２および２分の１回転を有する。コンダクタ５３０の巻線は、コンダクタ５３０と５１０ａの間およびコンダクタ５３０と５１０ｂの間の電磁結合係数が両方とも正の符号のように、コンダクタ５１０ａおよび５１０ｂのそれと反対方向でもよい。正の電磁結合は、各コイルのインダクタンスを増すことができる。それによって、コンダクタを長くすることによってインダクタが増加される場合のように、抵抗を増加することなくインダクタンスを増加する。コンダクタ５３０と５１０ａの間およびコンダクタ５３０と５１０ｂの間のカップリングのための相互インダクタンスタームは、帯域外調波のフィルタリングを改善するために開発されてもよい。
【００３４】
媒介タップは、ノードＨで提供される。コイル４３２は、ノードＥ／Ｆから媒介タップまでのコンダクタ５３０の第１の部分でインプリメントされる。また、コイル４３４は、媒介タップからノードＪまでのコンダクタ５３０の第２の部分でインプリメントされる。媒介タップの位置は、コイル４３２および４３４のための所望のインダクタンスを得るために置かれてもよい。コンダクタ５３０は、コンダクタ５１０ａおよび５１０ｂのように反対方向を有してもよい。
【００３５】
スイッチ３２４は、ノードＢとＥの間につながれてもよい。また、スイッチ３２６は、図５ＡのノードＤとＦの間につながれてもよい。一般に、スイッチは、コイルの外部（例えばノードＢ、Ｅ、Ｄ、Ｆなどで）またはコイルの内部につながれてもよい。
【００３６】
図５Ａは、コイル４１０ａ、４１０ｂ、４３２および４３４のためのコンダクタ５１０ａ、５１０ｂおよび５３０の典型的なレイアウトを示す。また、コイルのためのコンダクタは、スパイラルパターンの代わりに、他のパターンでインプリメントされてもよい。例えば、各コンダクタは、２倍のスパイラル、ジグザグまたは他のあるパターンでインプリメントされてもよい。一般に、異なるトポロジー、レイアウトパターンおよびＩＣ製造プロセスは、コイルのための異なる利点を提供してもよい。
【００３７】
コンダクタ５１０ａ、５１０ｂおよび５３０のレイアウトは、様々な考慮を取り入れてもよい。コンダクタ５１０ａと５１０ｂの間のカップリングは、電力増幅器１４４ａおよび１４４ｂからの調波のフィルタリングに影響を及ぼしてもよい。コンダクタ５１０ａと５１０ｂの間の相互インダクタンスは、調波の減衰の量を決定し、コンダクタ５１０ａと５１０ｂの間の間隔の変更により変えられてもよい。多くの間隔は、少ない相互インダクタンスに帰着し、その逆も正しい。コンダクタ５１０ａとコンダクタ５３０の間のカップリング、およびコンダクタ５１０ｂとコンダクタ５３０の間のカップリングも、所望の性能を得るように制御されてもよい。
【００３８】
一般に、コンダクタ５１０ａ、５１０ｂおよび５３０は、低損失金属（例えば銅）、より損失の多い金属（例えばアルミニウム）、または他のある材料のような様々な導体材料で製造されてもよい。高いクォリティファクタ（Ｑ）は、低損失金属層上で製造されたコイルを実現することができる。小さなサイズのコイルは、異なるＩＣ設計ルールが適用されてもよいので、損失の多い金属層上で製造されてもよい。典型的な設計では、コンダクタ５１０ａ、５１０ｂおよび５３０は、例えば、図５Ａに示されるように、並んで製造される。典型的な設計では、コンダクタ５１０ａ、５１０ｂおよび５３０は、単一金属層の上に形成された金属トレースで各々製造される。別の典型的な設計では、コンダクタ５１０ａ、５１０ｂおよび５３０は、多数の金属層上に形成され、金属トレースに沿ったビアによって接続されたオーバーラップする並列金属トレースで各々製造される。各コンダクタのための多数の金属トレースを使用することは、１つの厚い金属トレースに有効に帰着し、コンダクタの直列抵抗を減少することができる。それは、コンダクタのＱを改善することができる。さらに別の典型的な設計では、コンダクタ５１０ａ、５１０ｂおよび５３０は、異なる金属層（図５Ａの中で示されない）上で互いの上に製造されてもよい。
【００３９】
図５Ｂは、出力回路１５０の整合回路３１０ａ、３１０ｂおよび３３０内のコイルの別の典型的な設計の平面図を示す。この典型的な設計では、コンダクタ５１１ａは、図４の整合回路３１０ａ内のコイル４１０ａをインプリメントする。コンダクタ５１１ｂは、整合回路３１０ｂ内のコイル４１０ｂをインプリメントする。また、コンダクタ５３１は、整合回路３３０内の両方のコイル４３２および４３４をインプリメントする。図５Ｂに示される典型的な設計では、コンダクタ５１１ａは、コイル４１０ａのための所望のインダクタンスを得るために、時計回り方向におよそ１回転を有する。コンダクタ５１１ｂは、コイル４１０ｂのための所望のインダクタンスを得るために、さらに時計回り方向におよそ１回転を有するコンダクタ５３１は、コイル４３２および４３４のための所望の合計のインダクタンスを得るために、時計回り方向におよそ２回転を有する。図５Ｂに示される典型的な設計では、コンダクタ５３１の巻線は、コンダクタ５１１ａおよび５１１ｂのそれと同じ向きである。コンダクタ５１１ａと５３１の間、およびコンダクタ５１１ｂと５３１の間の負の相互インダクタンスは、別の調波拒絶反応を改善してもよい。コンダクタの端のハッシュされたエリアは、電力増幅器回路に接続するためのピンである。
【００４０】
図５Ａと５Ｂは、出力回路１５０の整合回路３１０ａ、３１０ｂおよび３３０内のコイルの２つの典型的な設計を示す。また、コイルは、他の設計でインプリメントされてもよい。コイル間のカップリングは、異なる出力のための所望のフィルタレスポンスを得るために選択されてもよい。
【００４１】
図３および４は、出力回路１５０が２つの電力増幅器につながれた典型的な設計を示す。一般に、出力回路は、任意数の電力増幅器につながれ、任意の電力増幅器の結合からの出力ＲＦ信号を結合させてもよい。整合回路３３０によるインピーダンス整合は、結合された電力増幅器の数に依存してもよい。例えば、出力インピーダンスは、２つの電力増幅器が結合させられる場合（図３の中で示されたように）はＺｏ／２、３つの電力増幅器が結合させられる場合はＺｏ／３、４つの電力増幅器が結合させられる場合はＺｏ／４などである。
【００４２】
明確にするために、電力増幅器および出力回路の典型的な単一端の設計は、上に記述された。また、電力増幅器と出力回路は、異なる設計でインプリメントされてもよい。出力回路の１つの典型的な異なる設計では、図４に示される回路が複製されてもよい。回路のあるコピーは、非反転信号に使用されてもよい。また、回路の別のコピーは、反転信号に使用されてもよい。
【００４３】
典型的な設計では、図１〜４の中で示される電力増幅器および出力回路は、例えば、携帯電話帯域、ＰＣＳ帯域、またはいくつかの他の周波数帯、１つの周波数帯に使用されてもよい。典型的な設計では、図１〜４の中で示される電力増幅器および出力回路は、各サポートされた周波数帯のために複製されてもよい。例えば、電力増幅器および出力回路のセットは、携帯電話帯域に使用されてもよい。また、電力増幅器および出力回路の他のセットは、ＰＣＳ帯域などに使用されてもよい。各セット中の電力増幅器および出力回路は、その周波数帯のために設計されてもよい。
【００４４】
上に記述されるように、出力回路１５０は、次のものを含む様々な機能を行ってもよい。
【００４５】
インピーダンス整合を提供する。入力インピーダンスは、低くてもよい（例えばＺｐ１とＺｐ２のためのおよそ４オーム）。出力インピーダンスは、標準的な５０オームでもよい。
【００４６】
高電力の結合された出力ＲＦ信号を生成するために、それらの出力ＲＦ信号を加えることによって、多数の電力増幅器の電力を結合させる。
【００４７】
経路の長さおよびコンポーネントの数を最小化することによって、帯域内損失を低くする。
【００４８】
調和を減衰する。例えば、調和減衰の３５ｄＢ以上を提供する。
【００４９】
スイッチおよびタップポイントを備えた多数の送信モードをサポートする。
【００５０】
低電力動作モード中の各電力増幅器からの出力ＲＦ信号の提供によって、結合することなく動作する。
【００５１】
レイアウトを変更する必要なく、コンデンサを備えた回路レスポンスのチューニングを可能にする。
【００５２】
オンチップインプリメンテーションに適したコンパクトな設計にする。
【００５３】
図６は、携帯電話帯域のための図２〜４の中の出力回路１５０および電力増幅器１４４ａおよび１４４ｂの典型的な設計のプロットを示す。プロット６１０は、整合回路３１０ａによって提供されたフィルタを備えた、出力回路１５０の第１の出力（Ｏｕｔ１）の電力増幅器１４４ａからの出力ＲＦ信号の周波数レスポンスを示す。プロット６２０は、整合回路３１０ａ、３１０ｂおよび３３０によって提供されたフィルタを備えた、出力回路１５０の第２の出力（Ｏｕｔ２）の電力増幅器１４４ａおよび１４４ｂからの結合された出力ＲＦ信号の周波数レスポンスを示す。プロット６３０は、整合回路３１０ｂによって提供されたフィルタを備えた、出力回路１５０の第３の出力（Ｏｕｔ３）の電力増幅器１４４ｂからの出力ＲＦ信号の周波数レスポンスを示す。図６に示されるように、比較的低挿入損失は、およそ９００ＭＨｚ帯域内に達成される。また、３５ｄＢのストップ帯域減衰またはそれ以上の物が、１．７ＧＨｚ以上のからの３つ出力すべてのために達成される。
【００５４】
図６は、典型的な設計のための出力回路１５０の３つの出力の周波数レスポンスを示す。３つの出力の周波数レスポンスは、出力回路１５０の設計に依存して、図６で示される周波数レスポンスとは異なってもよい。
【００５５】
上に記述されるように、ここに記述された出力回路は、電力増幅器と共に使用されてもよい。出力回路も、他の回路と共に使用されてもよい。例えば、出力回路は、フィルタ、増幅器、ミキサなどと共に使用されてもよい。
【００５６】
典型的な設計では、装置は、第１の回路、第２の回路および出力回路を含んでもよい。第１および第２の回路は、第１および第２電力増幅器をそれぞれ含んでもよいし、または他のタイプの回路を含んでもよい。第１の回路は、第１の単一端信号（例えば図４の中のＲＦｏｕｔ１）を提供してもよく、第１の出力インピーダンス（例えばＺｐ１）を有してもよい。第２の回路は、第２の単一端信号（例えばＲＦｏｕｔ２）を提供してもよく、第２の出力インピーダンス（例えばＺｐ２）を有してもよい。出力回路は、第１および第２の回路につながれ、第１および第２の回路のための出力インピーダンス整合を行ってもよく、結合された単一端信号を得るために第１および第２単一端信号を結合させ、結合された単一端信号のためのインピーダンス整合を行ってもよい。出力回路は、さらに、第１および第２の単一端信号を結合する前にフィルタしてもよく、また、結合された単一端信号をフィルタしてもよい。
【００５７】
典型的な設計では、出力回路は、第１および第２整合回路を含んでもよい。第１の整合回路（例えば図４の中の整合回路３１０ａ）は、第１の回路につながれ、第１の回路のための出力インピーダンス整合を行ってもよい。第１の整合回路は、さらに、第１の回路からの第１の単一端信号をフィルタしてもよい。第２の整合回路（例えば図４の中の整合回路３１０ｂは、第２の回路につながれ、第２の回路のための出力インピーダンス整合を行ってもよい。第２の整合回路は、さらに、第２の回路からの第２の単一端信号をフィルタしてもよい。第１および第２の整合回路は、相互インダクタンスおよび／または相互キャパシタンスによってつながれてもよい。出力回路は、さらに、第３の整合回路（例えば図４の中の整合回路３３０）を含んでもよい。それは、結合された単一端信号のためのインピーダンス整合を行い、さらに結合された単一端信号をフィルタしてもよい。各整合回路は、整合回路の入力と出力の間につながれたコイル、コイルと並列につながれた第１のコンデンサ、整合回路の出力と回路グランドの間につながれた第２のコンデンサを含んでもよい。整合回路は、１つ以上の追加フィルタステージをインプリメントするために、１つ以上の追加コイルおよび１つ以上の追加コンデンサをさらに具備する。
【００５８】
典型的な設計では、第１の整合回路は、第１の方向に配置された第１のコンダクタ（例えばコンダクタ５１０ａ）で形成された第１のコイル（例えばコイル４１０ａ）を含んでもよい。第２の整合回路は、第１の方向に配置された第２のコンダクタ（例えばコンダクタ５１０ｂ）で形成された第２のコイル（例えばコイル４１０ｂ）を含んでもよい。第３の整合回路は、第１の方向と反対の第２の方向に配置された第３のコンダクタで形成された少なくとも１つのコイルを含んでもよい。例えば、第３の整合回路は、媒介タップを有している第３のコンダクタ（例えばコンダクタ５３０）で形成された第３および第４のコイル（例えばコイル４３２および４３４）を具備してもよい。第３のコイルは、第３のコンダクタの入力から媒介タップまでの第３のコンダクタの第１の部分によって形成されてもよい。第４のコイルは、媒介タップから第３のコンダクタの出力までの第３のコンダクタの第２の部分によって形成されてもよい。
【００５９】
出力回路は、第１および第２の単一端信号の加算のためのコンバイナを含んでもよい。コンバイナは、加算ノードでもよい。それは、例えば、図３および４で示されたような単一端信号、または電流信号を結合するのに適していてもよい。
【００６０】
出力回路は、第１の出力に第１の単一端信号を供給する、第２の出力に結合された単一端信号を供給する、または第３の出力に第２の単一端信号を供給してもよい。出力回路は、第１の整合回路と第１の出力の間につながれた第１のスイッチ、第１および第３の整合回路の間につながれた第２のスイッチ、第２および第３の整合回路の間につながれた第３のスイッチ、第２の整合回路と第３の出力の間につながれた第４のスイッチをさらに具備してもよい。
【００６１】
典型的な設計では、第１の回路、第２の回路および出力回路は、単一ＩＣの上でインプリメントされてもよい。例えば、第１および第２の回路は、ＭＯＳトランジスタでインプリメントされた第１および第２電力増幅器を具備してもよい。また、電力増幅器および出力回路は、ＣＭＯＳ  ＩＣの上でインプリメントされてもよい。
【００６２】
典型的な設計では、装置は、第１の回路につながれた１以上の追加回路（例えば電力増幅器）をさらに含んでいてもよい。出力回路は、各追加回路の追加整合回路を含んでいてもよい。第３の整合回路は、追加整合回路につながれ、追加回路の出力に結合させてもよい。
【００６３】
図７は、信号を出力するためのプロセス７００の典型的な設計を示す。第１の単一端信号は、第１の出力インピーダンスを有する第１の回路（例えば第１の電力増幅器）から受け取られてもよい（ブロック７１２）。また、第２の単一端信号は、第２の出力インピーダンスを有する第２の回路（例えば第２の電力増幅器）から受け取られてもよい（ブロック７１４）。また、出力インピーダンス整合は、第１の回路のために行われてもよい（ブロック７１６）。また、出力インピーダンス整合は、第２の回路のために行われてもよい（ブロック７１８）。また、第１および第２の単一端信号は、例えば、出力インピーダンス整合と同時に、フィルタされてもよい（ブロック７２０）。第１および第２の単一端信号は、結合された単一端信号を得るために結合されてもよい（ブロック７２２）。インピーダンス整合は、結合された単一端信号のために行われてもよい（ブロック７２４）。また、結合された単一端信号は、例えば、インピーダンス整合と同時に、フィルタされてもよい（ブロック７２６）。
【００６４】
プロセス７００のステップのすべてまたサブセットは、所望の出力信号に依存して行われてもよい。例えば、第１の単一端信号が出力されることになっている場合、ブロック７１２および７１６、ならびにブロック７２０の一部のステップだけが行われてもよい。第２の単一端信号が出力されることになっている場合、ブロック７１４および７１８、ならびにブロック７２０の一部のステップだけが行われてもよい。結合された単一端信号が出力されることになっている場合、ブロック７１２〜７２６のステップが行われてもよい。
【００６５】
第１の単一端信号は、第１のモードで第１の出力に供給されてもよい。結合された単一端信号は、第２のモードで第２の出力に供給されてもよい。第３の単一端信号は、第３のモードで第３の出力に供給されてもよい。
【００６６】
ここに記述された出力回路および電力増幅器は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号のＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子装置などの上でインプリメントされてもよい。また、出力回路および電力増幅器は、ＣＭＯＳ、ＮＭＯＳ、ＰチャネルＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、砒化ガリウムなど（ＧａＡｓ）のような様々なＩＣプロセス技術で製造されてもよい。
【００６７】
ここに記述された出力回路および電力増幅器をインプリメントする装置は、スタンドアロン装置でもよいし、または大型装置の一部でもよい。装置は、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または構造を格納するためのメモリＩＣを含んでもよい１つ以上のＩＣのセット、（ｉｉｉ）ＲＦレシーバ（ＲＦＲ）またはＲＦトランスミッタ／レシーバ（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他の装置内に埋め込まれてもよいモジュール、（ｖｉ）レシーバ、携帯電話、ワイヤレス装置、ハンドセット、またはモバイル装置、（ｖｉｉ）その他でもよい。
【００６８】
１つ以上の典型的な設計では、記述された機能は、ハードウェア、ソフトウェア、ファームウェアまたはそれらの任意のコンビネーション中でインプリメントされてもよい。もしソフトウェア中でインプリメントされれば、機能は、コンピュータ可読媒体についての１つ以上の命令またはコードの上で格納または送信されてもよい。コンピュータ可読媒体は、コンピュータ記憶媒体とある位置から別の位置へコンピュータプログラムの転送を促進するあらゆる媒体を具備する通信媒体との両方を含んでいる。記憶媒体は、コンピュータによってアクセスすることができるあらゆる利用可能な媒体でもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶装置、または、命令またはデータ構造の形で所望のプログラムコードを運ぶまたは格納するために使用することができ、コンピュータによってアクセスすることができる他の媒体を具備することができる。さらに、どんな接続も、適切にコンピュータ可読媒体と称される。例えば、同軸ケーブル、光ファイバーケーブル、撚線対、ディジタル加入者線（ＤＳＬ）または赤外線、ワイヤレスおよびマイクロ波のようなワイヤレス技術を使用して、ソフトウェアが、ウェブサイト、サーバまたは他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバーケーブル、撚線対、ＤＳＬまたは赤外線、ワイヤレスおよびマイクロ波のようなワイヤレス技術は、媒体の定義に含まれている。ここで使用されたディスク（ｄｉｓｋ）とディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、ディジタルバーサタイルディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイディスクを含んでいる。ここで、ディスク（ｄｉｓｋ）は、通常磁気的にデータを再生する。一方、ディスク（ｄｉｓｃ）は、レーザーでデータを光学的に再生する。上記のもののコンビネーションも、コンピュータ可読媒体の範囲内で含まれているべきである。
【００６９】
開示の前の記述は、どんな当業者も開示を作るまたは使用することを可能にするために提供される。開示への様々な変更は、当業者に容易に明白になる。また、ここに定義された総括的な法則は、開示の範囲から逸脱することなく、他の変更に適用されてもよい。したがって、本開示は、ここに示された設計および例に制限されるようには意図されないが、ここに示された法則と新規な特徴と一致する最も広い範囲を与えられることになっている。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
［１］  第１の回路および第２の回路につながれた出力回路を具備する装置であって、
前記第１の回路は、第１の単一端信号を供給し、第１の出力インピーダンスを有し、
前記第２の回路は、第２の単一端信号を供給し、第２の出力インピーダンスを有し、
前記出力回路は、前記第１および第２の回路のための出力インピーダンス整合を行い、結合された単一端信号を得るために前記第１および第２の単一端信号を結合させ、前記結合された単一端信号のためのインピーダンス整合を行う、装置。
［２］  前記第１の回路は、第１の電力増幅器を有し、
前記第２の回路は、第２の電力増幅器を有する、前記［１］の装置。
［３］  前記出力回路は、さらに、前記結合された単一端信号を結合させてフィルタする前に、前記第１および第２の単一端信号をフィルタする、前記［１］の装置。
［４］  前記出力回路は、
前記第１の回路につながれ、前記第１の回路のための出力インピーダンス整合を行う第１の整合回路と、
前記第２の回路につながれ、前記第２の回路のための出力インピーダンス整合を行う第２の整合回路と、
を具備する、前記［１］の装置。
［５］  前記第１の整合回路は、さらに、前記第１の回路からの前記第１の単一端信号をフィルタし、
前記第２の整合回路は、さらに、前記第２の回路からの前記第２の単一端信号をフィルタする、前記［４］の装置。
［６］  前記第１および第２の整合回路の各々は、
前記整合回路の入力と出力の間につながれたコイルと、
前記コイルと並列につながれた第１のコンデンサと、
前記整合回路の出力と回路グランド間につながれた第２のコンデンサと、
を具備する、前記［４］の装置。
［７］  前記出力回路は、前記結合された単一端信号のためのインピーダンス整合を行う第３の整合回路をさらに具備する、前記［４］の装置。
［８］  前記第３の整合回路は、さらに、前記結合された単一端信号をフィルタする、前記［７］の装置。
［９］  前記第３の整合回路は、
前記第３の整合回路の入力と出力の間につながれた第１のコイルと、
前記第１のコイルと並列につながれた第１のコンデンサと、
前記第３の整合回路の出力と回路グランドの間につながれた第２のコンデンサと、
を具備する、前記［７］の装置。
［１０］  前記第３の整合回路は、
前記第１のコイルと直列につながれ、前記第３の整合回路の入力と出力の間につながれた第２のコイルと、
前記第２のコイルと並列につながれた第３のコンデンサと、
をさらに具備する、前記［９］の装置。
［１１］  前記第１の整合回路は、第１の方向に配置された第１のコンダクタで形成された第１のコイルを有し、
前記第２の整合回路は、前記第１の方向に配置された第２のコンダクタで形成された第２のコイルを有する、前記［７］の装置。
［１２］  前記第３の整合回路は、前記第１の方向と反対の第２の方向に配置された第３のコンダクタで形成された少なくとも１つのコイルを有する、前記［１１］の装置。
［１３］  前記第３の整合回路は、前記第１の方向に配置された第３のコンダクタで形成された少なくとも１つのコイルを有する、前記［１１］の装置。
［１４］  前記第３の整合回路は、媒介タップを有する第３のコンダクタで形成された第３および第４のコイルを有し、
前記第３のコイルは、前記第３のコンダクタの入力から前記媒介タップまでの前記第３のコンダクタの第１の部分によって形成される、
前記第４のコイルは、前記媒介タップから前記第３のコンダクタの出力までの前記第３のコンダクタの第２の部分によって形成される、前記［１１］の装置。
［１５］  前記第１の整合回路は、第１のコンダクタで形成された第１のコイルを有し、
前記第２の整合回路は、第２のコンダクタで形成された第２のコイルを有し、
前記第３の整合回路は、第３のコンダクタで形成された第３のコイルを有し、
各コンダクタは、多数の金属層上に形成され、金属トレースに沿ったビアによって接続された多数の金属トレースで製造される、前記［７］の装置。
［１６］  前記出力回路は、さらに、第１の出力に前記第１の単一端信号を供給する、または、第２の出力に前記結合された単一端信号を供給する、前記［１］の装置。
［１７］  前記出力回路は、
前記第１の整合回路と第１の出力の間につながれた第１のスイッチと、
前記第１および第３の整合回路の間につながれた第２のスイッチと、
前記第２および第３の整合回路の間につながれた第３のスイッチと、
をさらに具備し、
前記第３の整合回路は、第２の出力につながれている、前記［７］の装置。
［１８］  前記出力回路は、前記第２の整合回路と第３の出力の間につながれた第４のスイッチをさらに具備する、前記［１７］の装置。
［１９］  前記第１の回路、前記第２の回路および前記出力回路は、単一集積回路（ＩＣ）上でインプリメントされている、前記［１］の装置。
［２０］  前記第１および第２の電力増幅器は、金属酸化膜半導体（ＭＯＳ）トランジスタでインプリメントされ、
前記第１および第２の電力増幅器、前記出力回路は、相補型金属酸化膜半導体（ＣＭＯＳ）集積回路（ＩＣ）上でインプリメントされている、前記［２］の装置。
［２１］  第１の単一端ワイヤレス周波数（ＲＦ）信号を提供し、第１の出力インピーダンスを有する、第１の電力増幅器と、
第２の単一端ＲＦ信号を提供し、第２の出力インピーダンスを有する、第２の電力増幅器と、
前記第１および第２の電力増幅器につながれ、前記第１および第２の電力増幅器のためのインピーダンス整合を行い、結合された単一端ＲＦ信号を得るために前記第１および第２単一端ＲＦ信号を結合させ、前記結合された単一端ＲＦ信号のための出力インピーダンス整合を行う、出力回路と、
を具備する集積回路。
［２２］  前記出力回路は、
前記第１の電力増幅器につながれ、前記第１の電力増幅器のための出力インピーダンス整合を行う第１の整合回路と、
前記第２の電力増幅器につながれ、前記第２の電力増幅器のための出力インピーダンス整合を行う第２の整合回路と、
を具備する、前記［２１］の集積回路。
［２３］  前記出力回路は、前記結合された単一端ＲＦ信号のためのインピーダンス整合を行う第３の整合回路をさらに具備する、前記［２２］の集積回路。
［２４］  前記第１、第２および第３の整合回路の各々は、
前記整合回路の入力と出力の間につながれたコイルと、
前記コイルと並列につながれた第１のコンデンサと、
前記整合回路の出力と回路グランドの間につながれた第２のコンデンサと、
を具備する、前記［２３］の集積回路。
［２５］  前記出力回路は、
前記第１の整合回路と第１の出力の間につながれた第１のスイッチと、
前記第１および第３の整合回路の間につながれた第２のスイッチと、
前記第２および第３の整合回路の間につながれた第３のスイッチと、
をさらに具備し、
前記第３の整合回路は、第２の出力につながれている、前記［２３］の集積回路。
［２６］  第１の出力インピーダンスを有する第１の回路から第１の単一端信号を受け取ることと、
第２の出力インピーダンスを有する第２の回路から第２の単一端信号を受け取ることと、
前記第１の回路のための出力インピーダンス整合を行うことと、
前記第２の回路のための出力インピーダンス整合を行うことと、
結合された単一端信号を得るために前記第１および第２の単一端信号を結合させることと、
前記結合された単一端信号のためのインピーダンス整合を行うことと、
を具備する方法。
［２７］  前記第１および第２の単一端信号を結合させる前にフィルタすることと、
前記結合された単一端信号をフィルタすることと、
をさらに具備する、前記［２６］の方法。
［２８］  第１のモードで第１の出力に前記第１の単一端信号を供給することと、
第２のモードで第２の出力に前記結合された単一端信号を供給することと、
をさらに具備する、前記［２６］の方法。
［２９］  第１の出力インピーダンスを有する第１の回路からの第１の単一端信号を受け取るための手段と、
第２の出力インピーダンスを有する第２の回路からの第２の単一端信号を受け取るための手段と、
前記第１の回路のための出力インピーダンス整合を行うための手段と、
前記第２の回路のための出力インピーダンス整合を行うための手段と、
結合された単一端信号を得るために前記第１および第２単一端信号を結合させるための手段と、
前記結合された単一端信号のためのインピーダンス整合を行うための手段と、
を具備する装置。
［３０］  前記第１および第２の単一端信号を結合させる前にフィルタするための手段と、
前記結合された単一端信号をフィルタするための手段と、
をさらに具備する、前記［２９］の装置。
［３１］  第１のモードで第１の出力に前記第１の単一端信号を供給するための手段と、
第２のモードで第２の出力に前記結合された単一端信号を供給するための手段と、
をさらに具備する、前記［２９］の装置。
【図１】
0005579833.tif 000002
【図２】
0005579833.tif 000003
【図３】
0005579833.tif 000004
【図４】
0005579833.tif 000005
【図５Ａ】
0005579833.tif 000006
【図５Ｂ】
0005579833.tif 000007
【図６】
0005579833.tif 000008
【図７】
0005579833.tif 000009