(57)【特許請求の範囲】
【請求項１】
スイッチング素子のゲートを駆動するゲート駆動回路であって、
直流電源の正極に起動抵抗を介して一端が接続された第１コンデンサと、
第１電極と第２電極と第１制御電極とを有し、前記第１コンデンサの一端に前記第１電極が接続され、前記第２電極が前記直流電源の負極であるグランドに接続された第１スイッチと、
第３電極と第４電極と第２制御電極とを有し、前記第３電極が前記第１スイッチの第２電極と前記直流電源の負極であるグランドに接続され、前記第４電極が前記第１コンデンサの他端に接続された第２スイッチと、
前記第２スイッチの第３電極と第４電極とに並列に接続され、一端が前記直流電源の負極であるグランドに接続された第２コンデンサと、
パルス信号に基づき前記スイッチング素子のターンオフ時に、前記スイッチング素子のゲートを前記第１コンデンサの他端及び前記第２コンデンサの他端に接続することにより前記スイッチング素子のゲートを負電圧にさせる負電圧制御部と、
を有することを特徴とするゲート駆動回路。
【請求項２】
前記第１コンデンサの一端に一端が接続された第１抵抗と、
一端が前記第１抵抗の他端に接続され、他端が前記第１コンデンサの他端に接続された第２抵抗と、
前記第１抵抗と前記第２抵抗との接続点の電圧と基準電圧とを比較し、前記接続点の電圧が前記基準電圧未満であるとき前記第２スイッチをオンさせて前記第２コンデンサを短絡させ、前記接続点の電圧が前記基準電圧以上であるとき前記第１スイッチ及び前記第２スイッチをオンさせて前記第２コンデンサを充電させる比較手段と、
を備えることを特徴とする請求項１記載のゲート駆動回路。
【請求項３】
前記スイッチング素子は、ＨＥＭＴ、ＭＥＳＦＥＴ、ＭＩＳＦＥＴ、バイポーラトランジスタ、Ｊ−ＦＥＴ、ＩＧＢＴのいずれか１つからなることを特徴とする請求項１又は請求項２記載のゲート駆動回路。
【請求項４】
請求項１乃至請求項３のいずれか１項記載のゲート駆動回路と、
１次巻線と２次巻線と補助巻線とを有し、一端が前記直流電源の正極に接続され他端が前記スイッチング素子の一端に接続されたトランスと、
前記トランスの２次巻線に発生した電圧を整流平滑する整流平滑回路と、
前記整流平滑回路の出力電圧を検出して前記ゲート駆動回路に出力する電圧検出回路と、
カソードが前記第１コンデンサの一端に接続され、アノードが前記補助巻線の一端に接続されたダイオードとを有し、
前記補助巻線の他端は、前記第１コンデンサの他端に接続されること特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のゲートを駆動するゲート駆動回路及びゲート駆動回路を含むスイッチング電源装置に関する。
【背景技術】
【０００２】
従来のゲート駆動回路として、例えば特許文献１が知られている。図４に示す特許文献１に記載されたゲート駆動回路において、主スイッチング素子Ｑ１０のオン期間には、スイッチ１１２，１１４，１１６をオンさせ、電源電圧１１１によりコンデンサ１１５を充電する。コンデンサ１１５には、電源電圧１１１の電圧が充電される。
【０００３】
次に、主スイッチング素子Ｑ１０のオフ期間には、スイッチ１１２，１１４，１１６をオフさせ且つスイッチ１１３，１１７をオンさせる。このとき、コンデンサ１１５に蓄積された電圧を主スイッチング素子Ｑ１０がオフする際の逆バイアス電源として用いることができる。
【０００４】
従って、特に負電圧用の電源を用いることなく、ターンオフ動作が行なえる。なお、従来の技術として、例えば特許文献２が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６２−１４４５７２号公報
【特許文献１】特開２００９−２００８９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のゲート駆動回路は、主スイッチング素子Ｑ１０のターンオフ時に、電源電圧１１１の電圧を持つコンデンサ１１５の放電電流により主スイッチング素子Ｑ１０のゲート容量を引き抜いているため、コンデンサ１１５の容量が大きくなっていた。
【０００７】
このため、コンデンサ１１５は、ＩＣ（集積回路）からなるゲート駆動回路に対して外付けされている。即ち、コンデンサ１１５を外付けするために、ＩＣの端子に２端子だけ設ける必要があり、ゲート駆動回路をＩＣ化とすると、コストが高くなる。
【０００８】
また、起動時などコンデンサ１１５が充電されていない状態で、ゲート駆動回路を高周波動作させた場合、引き抜き電流が不足して、スイッチング速度が遅くなる。
【０００９】
本発明の課題は、コンデンサの容量を小さくでき、安価にＩＣ化することができるゲート駆動回路及びスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明のゲート駆動回路は、スイッチング素子のゲートを駆動するゲート駆動回路であって、直流電源の正極に起動抵抗を介して一端が接続された第１コンデンサと、第１電極と第２電極と第１制御電極とを有し、前記第１コンデンサの一端に前記第１電極が接続され、前記第２電極が前記直流電源の負極であるグランドに接続された第１スイッチと、第３電極と第４電極と第２制御電極とを有し、前記第３電極が前記第１スイッチの第２電極と前記直流電源の負極であるグランドに接続され、前記第４電極が前記第１コンデンサの他端に接続された第２スイッチと、前記第２スイッチの第３電極と第４電極とに並列に接続され、一端が前記直流電源の負極であるグランドに接続された第２コンデンサと、パルス信号に基づき前記スイッチング素子のターンオフ時に、前記スイッチング素子のゲートを前記第１コンデンサの他端及び前記第２コンデンサの他端に接続することにより前記スイッチング素子のゲートを負電圧にさせる負電圧制御部とを有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、第１コンデンサの単電源を用い、第１コンデンサの正極に第１スイッチの第１電極を接続し、第１スイッチの第２電極を第２スイッチの第３電極に接続し、第２スイッチの第４電極を第１コンデンサの他端に接続し、第２スイッチに並列に第２コンデンサを接続し、第１スイッチの第２電極と第２スイッチの第３電極と第２コンデンサの一端との接続点を直流電源の負極であるグランドに接続し、パルス信号に基づきスイッチング素子のターンオフ時に、スイッチング素子のゲートを第１及び第２コンデンサの他端に接続することにより、第２コンデンサの充放電電流を用いずに、スイッチング素子のゲート電圧を負電圧にすることができる。
【００１２】
従って、第２コンデンサの容量を小さくできるので、第２コンデンサを含めて、ゲーート駆動回路１をＩＣ化することができる。ゲート駆動回路１をＩＣ化する場合に、第２コンデンサのための端子が１つの端子で済むという利点がある。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例１に係るゲート駆動回路を含むスイッチング電源装置の構成図である。
【図２】本発明の実施例１に係るゲート駆動回路の動作を示す波形図である。
【図３】本発明の実施例１に係るゲート駆動回路の動作を示す波形図である。
【図４】従来のゲート駆動回路の一例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態のゲート駆動回路を含むスイッチング電源装置を図面を参照しながら詳細に説明する。
【実施例１】
【００１５】
図１は本発明の実施例１に係るゲート駆動回路を含むスイッチング電源装置の構成図である。図１に示すスイッチング電源装置は、フライバック方式のＤＣ−ＤＣコンバータである。
【００１６】
図１において、直流電源Ｖ１の正極にはトランスＴの１次巻線Ｐ１の一端とゲート駆動回路１内の起動抵抗Ｒ１の一端とが接続され、１次巻線Ｐ１の他端にはスイッチング素子からなるＮ型のＧａＮＦＥＴＱ６のドレインが接続され、ＧａＮＦＥＴＱ６のソースには直流電源Ｖ１の負極が接続されている。
【００１７】
トランスＴの２次巻線Ｓ１の両端には整流平滑回路からなるダイオードＤ２とコンデンサＣ３との直列回路が接続され、この整流平滑回路により、２次巻線Ｓ１の両端に発生した交流電圧を直流電圧に変換する。電圧検出回路１０は、コンデンサＣ３の両端に発生する直流電圧を検出してこの直流電圧をフィードバック信号ＦＢとしてゲート駆動回路１内の発振器ＯＳＣに出力し、フィードバック信号ＦＢの値に応じて発振器ＯＳＣの発振周波数を変化させる。
【００１８】
ゲート駆動回路１は、電圧検出回路１０からのフィードバック信号ＦＢとコンパレータＧ１からの出力に応じて、ＧａＮＦＥＴＱ６をオンオフさせることにより、直流電源Ｖ１の直流電圧をトランスＴの１次巻線Ｐ１を介して交流電圧に変換し、この交流電圧をトランスＴの２次巻線Ｓ１に出力させる。
【００１９】
トランスＴの補助巻線Ｐ２の両端には、整流平滑回路からなるダイオードＤ１とコンデンサＣ１との直列回路が接続され、この整流平滑回路により補助巻線Ｐ２の両端に発生した交流電圧を直流電圧に変換し、この直流電圧を起動後の電源電圧としてコンデンサＣ１に供給する。
【００２０】
ゲート駆動回路１は、次のように構成されている。起動抵抗Ｒ１の他端は、コンデンサＣ１（第１コンデンサ）の一端と抵抗Ｒ８の一端と抵抗Ｒ５の一端とＮ型のＭＯＳＦＥＴＱ３（第１スイッチ）のドレインとＰ型のＭＯＳＦＥＴＱ１のソースとダイオードＤ１のカソードとに接続されている。
【００２１】
コンデンサＣ１の一端は、起動抵抗Ｒ１を介して直流電源Ｖ１の正極に接続されて電圧＋Ｖｃｃが印加され、コンデンサＣ１の他端はコンデンサＣ２（第２コンデンサ）の一方の端子に接続され、電圧−Ｖｃｃが印加されている。コンデンサＣ１は、単電源として用いられる。
【００２２】
コンデンサＣ１の両端には、抵抗Ｒ８と抵抗Ｒ９との直列回路と、抵抗Ｒ５と抵抗Ｒ６と抵抗Ｒ７との直列回路と、Ｎ型のＭＯＳＦＥＴＱ３とＰ型のＭＯＳＦＥＴＱ４（第２スイッチ）との直列回路と、Ｐ型のＭＯＳＦＥＴＱ１と抵抗Ｒ２と抵抗Ｒ３とＮ型のＭＯＳＦＥＴＱ２との直列回路とが接続されている。抵抗Ｒ８と抵抗Ｒ９との接続点にはシステリシス特性を有するコンパレータＧ１の非反転入力端子が接続され、コンパレータＧ１の反転入力端子には基準電源Ｖｒｅｆが接続されている。
【００２３】
コンパレータＧ１の出力端子にはインバータＧ２の入力端子及びナンド回路Ｇ３の一方の入力端子とが接続され、インバータＧ２の出力端子にはＮ型のＭＯＳＦＥＴＱ５のゲートが接続されている。Ｎ型のＭＯＳＦＥＴＱ５のソースと基準電源Ｖｒｅｆの負極とはコンデンサＣ１の他端に接続されている。
【００２４】
ＭＯＳＦＥＴＱ５のドレインは、抵抗Ｒ５と抵抗Ｒ６との接続点に接続され、抵抗Ｒ５と抵抗Ｒ６との接続点にはＭＯＳＦＥＴＱ３のゲートが接続されている。ＭＯＳＦＥＴＱ３のドレインは抵抗Ｒ５の一端とコンデンサＣ１の一端とに接続され、ＭＯＳＦＥＴＱ３のソースはＰ型のＭＯＳＦＥＴＱ４のソースとコンデンサＣ２の一端とＧａＮＦＥＴＱ６のソースと直流電源Ｖ１の負極とに接続されている。
【００２５】
ＭＯＳＦＥＴＱ４のゲートは抵抗Ｒ６と抵抗Ｒ７との接続点に接続され、ＭＯＳＦＥＴＱ４のソースは抵抗Ｒ７の一端とコンデンサＣ２の他端とに接続されている。
【００２６】
ナンド回路Ｇ３は、発振器ＯＳＣからのパルス信号とコンパレータＧ１からの出力とのナンドを取り、そのナンド出力をＰ型のＭＯＳＦＥＴＱ１のゲートとＮ型のＭＯＳＦＥＴＱ２のゲートとに出力する。
【００２７】
ＭＯＳＦＥＴＱ１のソースはコンデンサＣ１の一端に接続され、ＭＯＳＦＥＴＱ１のドレインは抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は、ＧａＮＦＥＴＱ６のゲートと抵抗Ｒ３の一端とに接続されている。抵抗Ｒ３の他端はＮ型のＭＯＳＦＥＴＱ２のドレインに接続され、ＭＯＳＦＥＴＱ２のソースはコンデンサＣ１，Ｃ２の他端に接続されている。ＭＯＳＦＥＴＱ１とＭＯＳＦＥＴＱ２とは、ＧａＮＦＥＴＱ６のゲートをターンオフ時に負電圧にするための負電圧制御部を構成している。
【００２８】
ＧａＮＦＥＴＱ６のドレインはトランスＴの１次巻線Ｐ１の一端に接続され、ＧａＮＦＥＴＱ６のソースは直流電源Ｖ１の負極に接続されている。
【００２９】
ＧａＮＦＥＴＱ６は、ＧａＮＦＥＴ等のＨＥＭＴ（High Electron Mobility Transistor）からなる。また、ＧａＮＦＥＴの代わりに、ＳｉＣＦＥＴなどのＨＥＭＴ又はＭＥＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）又はＭＩＳＦＥＴ（Metal Semiconductor Field Effect Transistor）又はＭＥＳＨＥＭＴ又はＭＩＳＨＥＭＴ等を用いても良い。さらには、バイポーラトランジスタ、Ｊ−ＦＥＴ（Junction FET）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのトランジスタを用いても良い。
【００３０】
なお、以上のＭＯＳＦＥＴにおいて、ドレイン及びソースは第１電極及び第２電極に対応し、ゲートは制御電極に対応している。
【００３１】
次に、このように構成された実施例１に係るゲート駆動回路の動作を図２及び図３に示す各部の波形図を参照しながら詳細に説明する。
【００３２】
図２において、Ｖ１は直流電源Ｖ１、Ｖｃ１はコンデンサＣ１の電圧、ＶAはコンパレータＧ１の非反転入力端子に印加される電圧、Ｇ１ｏｕｔはコンパレータＧ１の出力電圧、ＶｃｃはコンデンサＣ１の一端に印加される電圧、Ｖｃ２はコンデンサＣ２の両端電圧、ＶｇｓはＧａＮＦＥＴＱ６のゲート−ソース間の電圧を示す。
【００３３】
図３において、ＯＳＣは発振器ＯＳＣのパルス信号、ＶｇはＧａＮＦＥＴＱ６のゲートに印加される電圧、ＩｇはＧａＮＦＥＴＱ６のゲートに流れる電流、ＩｄはＧａＮＦＥＴＱ６のドレインに流れる電流、ＶｄはＧａＮＦＥＴＱ６のドレインに印加される電圧を示す。
【００３４】
まず、図２において、時刻ｔ０に、直流電源Ｖ１が印加されると、直流電源Ｖ１の正極→起動抵抗Ｒ１→コンデンサＣ１→ＭＯＳＦＥＴＱ４のボディダイオード→直流電源Ｖ１の負極の経路で、電流が流れてコンデンサＣ１が充電される。このため、コンデンサＣ１の一端の電圧Ｖｃｃは直線的に増加していく。
【００３５】
コンデンサＣ１の両端電圧は、直列に接続された抵抗Ｒ８と抵抗Ｒ９とで検出される。抵抗Ｒ８と抵抗Ｒ９とで分圧された電圧ＶAは、コンパレータＧ１により基準電源Ｖｒｅｆの電圧と比較される。抵抗Ｒ８と抵抗Ｒ９とで分圧された電圧VＡが、基準電源Ｖｒｅｆの電圧未満である場合、コンパレータＧ１からの出力Ｇ１ｏｕｔはＬレベルとなる。
【００３６】
そのＬレベルはインバータＧ２で反転されてＨレベルとなり、このＨレベルによりＭＯＳＦＥＴＱ５がオンするので、ＭＯＳＦＥＴＱ４もオンする。このため、コンデンサＣ２は短絡されるので、電圧Ｖｃ２はゼロ電圧となる。
【００３７】
また、同時に、ナンド回路Ｇ３の一方の入力端子にＬレベルが入力されるので、ナンド回路Ｇ３の出力はＨレベルとなり、このＨレベルにより、ＭＯＳＦＥＴＱ１がオフし、ＭＯＳＦＥＴＱ２がオンする。このため、ＧａＮＦＥＴＱ６のゲートは抵抗Ｒ３とＭＯＳＦＥＴＱ２を介してコンデンサＣ１の他端に接続される。即ち、ＧａＮＦＥＴＱ６のゲートにゼロ電圧−Ｖｃｃが印加されて、ＧａＮＦＥＴＱ６はオフとなる。
【００３８】
次に、時刻ｔ１において、抵抗Ｒ８と抵抗Ｒ９とで分圧された電圧VＡが、基準電源Ｖｒｅｆの電圧となると、コンパレータＧ１の出力はＨレベルとなり、ＨレベルはインバータＧ２で反転されてＬレベルとなり、このＬレベルによりＭＯＳＦＥＴＱ５がオフするので、ＭＯＳＦＥＴＱ４もオフする。
【００３９】
このため、ＭＯＳＦＥＴＱ３とＭＯＳＦＥＴＱ４とは抵抗Ｒ５と抵抗Ｒ６と抵抗Ｒ７とでバイアスされ、ＭＯＳＦＥＴＱ３，Ｑ４がオンして、ＭＯＳＦＥＴＱ３，Ｑ４に電流が流れる。ここで、ＭＯＳＦＥＴＱ３，Ｑ４のドレイン電流は、微小電流が流れるようにバイアス電流を決定するための抵抗Ｒ５，Ｒ６，Ｒ７の抵抗値を設定する。
【００４０】
ＭＯＳＦＥＴＱ３，Ｑ４にドレイン電流を流すことにより、各ＭＯＳＦＥＴＱ３，Ｑ４のドレイン−ソース間電圧は、抵抗Ｒ５，Ｒ６，Ｒ７の抵抗比率に応じて、コンデンサＣ１の電圧Ｖｃ１を分圧する。即ち、図２の時刻ｔ１において、ＭＯＳＦＥＴＱ３のソースとＭＯＳＦＥＴＱ４のソースとＧａＮＦＥＴＱ６のソースと直流電源Ｖ１のグランドＧＮＤが接続された接続点電位ＧＮＤとは以下のような相関がある。
【００４１】
直流電源Ｖ１のグランドＧＮＤがＭＯＳＦＥＴＱ３のドレイン−ソース間電圧とＭＯＳＦＥＴＱ４のドレイン−ソース間電圧とに分圧された電位になるので、相対的に電圧Ｖｃｃの正極電圧は下がる。このため、コンデンサＣ２には、ＭＯＳＦＥＴＱ４のドレイン−ソース間電圧として負電圧−Ｖｃｃが充電される（図２の電圧Ｖｃ２）。
【００４２】
また、時刻ｔ１において、コンパレータＧ１の出力がＨレベルとなり、発振器ＯＳＣのオンパルス信号（図３の時刻ｔ１１のＯＳＣ）に同期して、ＭＯＳＦＥＴＱ１がオンし、ＭＯＳＦＥＴＱ２がオフすると、ＧａＮＦＥＴＱ６のゲートに電流Ｉｇが流れる。ドレイン電流Ｉｄが流れて上昇していく。
【００４３】
時刻ｔ１２において、ＧａＮＦＥＴＱ６のゲート電圧Ｖｇがしきい値ＶＴＨになると、ＧａＮＦＥＴＱ６のドレイン電圧Ｖｄはゼロとなる。
【００４４】
また、コンデンサＣ１のＶｃｃ側→ＭＯＳＦＥＴＱ１→抵抗Ｒ２→ＭＯＳＦＥＴＱ６のゲート〜ソース→コンデンサＣ２→コンデンサＣ１の−Ｖｃｃ側の経路で電流が流れる。
【００４５】
次に、時刻ｔ１３において、発振器ＯＳＣのオフパルス信号に同期して、ＭＯＳＦＥＴＱ１がオフし、ＭＯＳＦＥＴＱ２がオンすると、ＧａＮＦＥＴＱ６のゲートは抵抗Ｒ３とＭＯＳＦＥＴＱ２を介して−Ｖｃｃにバイアスされ、負電位となる。
【００４６】
このように、実施例１に係るゲート駆動回路によれば、コンデンサＣ１の単電源を用い、コンデンサＣ１の一端にＭＯＳＦＥＴＱ３のドレインを接続し、ＭＯＳＦＥＴＱ３のソースをＭＯＳＦＥＴＱ４のソースに接続し、ＭＯＳＦＥＴＱ４のドレインをコンデンサＣ１の他端に接続し、ＭＯＳＦＥＴＱ４に並列にコンデンサＣ２を接続し、ＭＯＳＦＥＴＱ３のソースとＭＯＳＦＥＴＱ４のソースとコンデンサＣ２の一端との接続点を直流電源Ｖ１のグランドＧＮＤに接続し、パルス信号とに基づきＧａＮＦＥＴＱ６のターンオフ時に、ＧａＮＦＥＴＱ６のゲートをコンデンサＣ１，Ｃ２の他端に接続することにより、コンデンサＣ２の充放電電流を用いずに、ＧａＮＦＥＴＱ６のゲート電圧を負電圧にすることができる。
【００４７】
従って、コンデンサＣ２の容量を小さくできるので、コンデンサＣ２を含めて、ゲーート駆動回路１をＩＣ化することができる。ゲート駆動回路１をＩＣ化する場合に、コンデンサＣ２のための端子が１つの端子ＴＬ１で済むという利点がある。
【００４８】
また、コンデンサＣ２の充放電電流を用いないので、高周波動作に影響せず、図３に示すように、ＧａＮＦＥＴＱ６のターンオフ時（時刻ｔ１３，ｔ１４）の遅れを早めることができ、スイッチング損失を低減することができる。  
また、ノーマリオフ型のＧａＮＦＥＴのゲートしきい値電圧は、例えば１〜２Ｖと低い電圧である。これに対して、ＧａＮＦＥＴのオフ時のゲート電圧を負電位にすることで、例えば複数のスイッチング電源装置が同じ装置内に設置されていて、別のスイッチング電源装置からのスイッチングノイズなどの外来ノイズに対して、ノイズマージンを大きくとることができ、安定した動作を得ることができる。
【００４９】
さらに、コンデンサＣ１が充電されて、コンデンサＣ１の充電電圧を抵抗Ｒ８と抵抗Ｒ９とで分圧した電圧が基準電源Ｖｒｅｆの電圧を超えた後に、ゲート駆動回路１が動作するので、起動時からＧａＮＦＥＴＱ６を安定して駆動することができる。
【００５０】
また、起動後には、補助巻線Ｐ２とダイオードＤ１とにより、コンデンサＣ１に補助電源を供給することができる。また、補助巻線Ｐ２とダイオードＤ１とにより、正負電源を兼用することができる。
【産業上の利用可能性】
【００５１】
本発明は、ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ等のスイッチング電源装置に適用可能である。
【符号の説明】
【００５２】
Ｖ１  直流電源
Ｒ１  起動抵抗
Ｒ２，Ｒ３，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９  抵抗    
Ｃ１，Ｃ２，Ｃ３  コンデンサ
Ｄ１，Ｄ２，Ｄ３  ダイオード
Ｑ１〜Ｑ５  ＭＯＳＦＥＴ
Ｑ６  スイッチング素子
Ｔ  トランス
Ｐ１  １次巻線
Ｓ１  ２次巻線
Ｐ２  補助巻線
Ｇ１  コンパレータ
Ｇ２  インバータ
Ｇ３  ナンド回路
Ｖｒｅｆ  基準電源
ＯＳＣ  発振器
１  ゲート駆動回路
１０  電圧検出回路
【図１】
0005541044.tif 000002
【図２】
0005541044.tif 000003
【図３】
0005541044.tif 000004
【図４】
0005541044.tif 000005