(57)【特許請求の範囲】
【請求項１】
不揮発性メモリセルをプログラミングする方法であって、
第１の状態と第２の状態との間で可逆的に切り替え可能な不揮発性メモリセル（２１ａ）を提供するステップと、
前記不揮発性メモリセル（２１ａ）に不可逆プログラミング信号（ＩIRP）を加えることにより、前記不揮発性メモリセル（２１ａ）が、前記不可逆プログラミング信号（ＩIRP）に応答して前記第１の状態と前記第２の状態との間で切り替えできないようになるステップとを含み、
前記不可逆プログラミング信号（ＩIRP）の前記不揮発性メモリセル（２１ａ）への印加の後に、前記不揮発性メモリセル（２１ａ）の内容が他の不揮発性メモリ（５）に複写されるようになっている、ことを特徴とする方法。
【請求項２】
前記不可逆プログラミング信号（ＩIRP）は不可逆プログラミング電流を含む、
ことを特徴とする請求項１に記載の方法。
【請求項３】
前記不可逆プログラミング電流（ＩIRP）は、前記不揮発性メモリセル（２１ａ）に対する最大可逆プログラミング電流（Ｉ1）の１５０パーセントから２００パーセントの範囲内にある、
ことを特徴とする請求項２に記載の方法。
【請求項４】
不可逆プログラミング信号（ＩIRP）を加えるステップは、前記不揮発性メモリセル（２１ａ）を過熱するステップを含む、
ことを特徴とする請求項１から請求項３のいずれか１項に記載の方法。
【請求項５】
不揮発性メモリセルを読み出す方法であって、
不揮発性メモリセル（２１ａ、２１ｂ）が、第１の状態と第２の状態との間で切り替え可能か否かを評価するステップ（１００、１１０、１２０、１４０、１５０、１６０、３００〜３４０）と、
前記不揮発性メモリセル（２１ａ）が、前記第１の状態と前記第２の状態との間で切り替え可能でない場合（１３０、３６０）、第１の不可逆論理値（「１」）が前記不揮発性メモリセル（２１ａ）に関連づけられていると判断するステップと、
前記不揮発性メモリセル（２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能である場合（１７０、３５０）、第２の不可逆論理値（「０」）が前記不揮発性メモリセル（２１ｂ）に関連づけられていると判断するステップと、
を含むことを特徴とする方法。
【請求項６】
評価ステップは、
前記不揮発性メモリセル（２１ａ、２１ｂ）に、第１の可逆論理値（「０」）をプログラミングするための第１の可逆プログラミング動作（１００）を受けさせるステップと、  前記不揮発性メモリセル（２１ａ、２１ｂ）を読み出す第１の読み出しステップ（１１０）と、
第１の読み出し出力信号（ＩC0）が、第１の基準信号（ＩR0）と第１の関係にあるか否かを判断するステップ（１２０）と、
前記第１の読み出し出力信号（ＩC0）が、前記第１の基準信号（ＩR0）と前記第１の関係にない場合、前記不揮発性メモリセル（２１ａ、２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能でないと決定するステップ（１２０、１３０）と、
を含むことを特徴とする請求項５に記載の方法。
【請求項７】
評価ステップは、
前記第１の読み出し出力信号（ＩC0）が、前記第１の基準信号（ＩR0）と前記第１の関係にある場合（１２０）、前記不揮発性メモリセル（２１ａ、２１ｂ）に、第２の可逆論理値（「１」）をプログラミングするための第２の可逆プログラミング動作を受けさせるステップ（１４０）と、
前記不揮発性メモリセル（２１ａ、２１ｂ）を読み出す第２の読み出しステップ（１５０）と、
第２の読み出し出力信号（ＩC1）が、第２の基準信号（ＩR1）と第２の関係にあるか否かを判定するステップ（１６０）と、
前記第２の読み出し出力信号（ＩC1）が、前記第２の基準信号（ＩR1）と前記第２の関係にある場合（１６０）、前記不揮発性メモリセル（２１ａ、２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能であると決定するステップ（１６０、１７０）と、
前記第２の読み出し出力信号（ＩC1）が、前記第２の基準信号（ＩR1）と前記第２の関係にない場合（１６０）、前記不揮発性メモリセル（２１ａ、２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能でないと決定するステップと、
をさらに含むことを特徴とする請求項６に記載の方法。
【請求項８】
評価ステップは、
前記不揮発性メモリセル（２１ａ、２１ｂ）に、第１の可逆論理値（「０」）をプログラミングするための第１の可逆プログラミング動作を受けさせるステップ（３００）と、  前記不揮発性メモリセル（２１ａ、２１ｂ）を読み出す第１の読み出しステップ（３１０）と、
前記不揮発性メモリセル（２１ａ、２１ｂ）に、第２の可逆論理値（「１」）をプログラミングするための第２の可逆プログラミング動作を受けさせるステップ（３２０）と、  前記不揮発性メモリセル（２１ａ、２１ｂ）を読み出す第２の読み出しステップ（３３０）と、
前記第１の読み出しステップ（３１０）及び前記第２の読み出しステップ（３３０）の結果（Ｌ１、Ｌ２）をそれぞれの基準値と比較するステップ（３４０）と、
を含むことを特徴とする請求項５に記載の方法。
【請求項９】
評価ステップは、
前記第１の読み出しステップ（３１０）及び前記第２の読み出しステップ（３３０）の前記結果（Ｌ１、Ｌ２）の両方がそれぞれの基準値を満たす場合、前記不揮発性メモリセル（２１ａ、２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能であると決定するステップ（３５０）と、
前記第１の読み出しステップ（３１０）及び前記第２の読み出しステップ（３３０）の前記結果（Ｌ１、Ｌ２）の少なくとも一方がそれぞれの基準値を満たさない場合、前記不揮発性メモリセル（２１ａ、２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能でないと決定するステップ（３６０）と、
をさらに含むことを特徴とする請求項８に記載の方法。
【請求項１０】
不揮発性メモリデバイスを動作させる方法であって、
第１の状態と第２の状態との間で可逆的に切り替え可能である複数の不揮発性メモリセル（２１ａ、２１ｂ）を含む第１の不揮発性メモリ（３）を提供するステップと、
第１の不揮発性メモリセル（２１ａ）を不可逆的にプログラミングするステップと、
前記第１の不揮発性メモリセル（２１ａ）及び第２の不揮発性メモリセル（２１ｂ）を読み出すステップと、
前記第１の不揮発性メモリセル（２１ａ）を不可逆的にプログラミングした後に前記第１の不揮発性メモリセル（２１ａ）の内容を第２の不揮発性メモリ（５）に複写するステップと、
を含むことを特徴とする方法。
【請求項１１】
前記第２の不揮発性メモリ（５）内のデータが有効でない場合、該第２の不揮発性メモリ（５）に記憶されたデータの有効性をチェックするステップと、前記第１の不揮発性メモリセル（２１ａ）及び前記第２の不揮発性メモリセル（２１ｂ）に記憶されたデータを、前記第２の不揮発性メモリ（５）に複写する第２の複写ステップとを含む、
ことを特徴とする請求項１０に記載の方法。
【請求項１２】
前記チェックステップは、
前記第１の複写ステップ後に、前記不揮発性メモリデバイス（１、２００）が最初に通電された時に、不揮発性レジスタ（２０）を有効な状態にするステップと、
個々の通電時に、前記不揮発性レジスタ（２０）を読み出すステップと、
前記不揮発性レジスタ（２０）が前記有効な状態にある場合、前記第２の不揮発性メモリ（５）に記憶されたデータが有効であると判断するステップと、
前記不揮発性レジスタ（２０）が無効な状態にある場合、前記第２の不揮発性メモリ（５）に記憶されたデータが有効でないと判断するステップと、
前記不揮発性レジスタ（２０）が無効な状態にある場合、前記第２の複写ステップ後に該不揮発性レジスタ（２０）を有効な状態にするステップと、
を含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
不揮発性メモリセルのプログラミングデバイスであって、第１の状態と第２の状態との間で可逆的に切り替え可能である不揮発性メモリセル（２１ａ）に不可逆プログラミング信号（ＩIRP）を加えることにより、前記不揮発性メモリセル（２１ａ）が、前記不可逆プログラミング信号（ＩIRP）に応答して前記第１の状態と前記第２の状態との間で切り替えできないようにするためのプログラミング信号供給素子（１３、１３ａ）と、前記不可逆プログラミング信号（ＩIRP）を前記不揮発性メモリセル（２１ａ）に印加した後前記不揮発性メモリセル（２１ａ）の内容を他の不揮発性メモリ（５）に複写する制御ユニット（７）とを含む、
ことを特徴とするデバイス。
【請求項１４】
前記不可逆プログラミング信号（ＩIRP）は不可逆プログラミング電流を含む、
ことを特徴とする請求項１３に記載のデバイス。
【請求項１５】
前記不可逆プログラミング電流（ＩIRP）は、前記不揮発性メモリセル（２１ａ）に対する最大可逆プログラミング電流（Ｉ1）の１５０パーセントから２００パーセントの範囲内にある、
ことを特徴とする請求項１４に記載のデバイス。
【請求項１６】
不揮発性メモリセルの読み出しデバイスであって、
不揮発性メモリセル（２１ａ、２１ｂ）が第１の状態と第２の状態との間で切り替え可能か否かを評価するための評価モジュール（１００、１１０、１２０、１４０、１５０、１６０、３００〜３４０）と、
前記不揮発性メモリセル（２１ａ）が、前記第１の状態と前記第２の状態との間で切り替え可能でない場合、前記不揮発性メモリセル（２１ａ）に第１の不可逆論理値（「１」）が関連づけられていると判断するための、前記評価モジュール（１００、１１０、１２０、１４０、１５０、１６０、３００〜３４０）に結合された第１の動作モジュール（１３０、３６０）と、
前記不揮発性メモリセル（２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能である場合、前記不揮発性メモリセル（２１ｂ）に第２の不可逆論理値（「０」）が関連づけられていると判断するための第２の動作モジュール（１７０、３５０）と、を含むことを特徴とするデバイス。
【請求項１７】
前記評価モジュール（１００、１１０、１２０、１４０、１５０、１６０）は、
前記不揮発性メモリセル（２１ａ、２１ｂ）に第１の可逆論理値（「０」）をプログラミングするための第１の可逆プログラミングモジュール（１００）と、
前記第１の可逆プログラミングモジュール（１００）の動作に続き、前記不揮発性メモリセル（２１ａ、２１ｂ）の第１の読み出し出力信号（ＩC0）を読み出すために動作可能な第１の読み出しモジュール（１１０）と、
前記第１の読み出し出力信号（ＩC0）が、第１の基準信号（ＩR0）と第１の関係にあるか否かを判断する（１２０）ための第１のテストモジュール（１２０）と、
前記第１の読み出し出力信号（ＩC0）が、前記第１の基準信号（ＩR0）と第１の関係にない場合（１２０）、前記不揮発性メモリセル（２１ａ、２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能でないと決定するための第３の動作モジュール（１２０、１３０）と、
を含むことを特徴とする請求項１６に記載のデバイス。
【請求項１８】
前記評価モジュール（１００、１１０、１２０、１４０、１５０、１６０）は、
前記第１の読み出し出力信号（ＩC0）が、前記第１の基準信号（ＩR0）と前記第１の関係にある場合（１２０）、前記不揮発性メモリセル（２１ａ、２１ｂ）に第２の可逆論理値（「１」）をプログラミングするための第２の可逆プログラミングモジュール（１４０）と、
第２可逆プログラミングモジュール（１４０）の動作に続き、前記不揮発性メモリセル（２１ａ、２１ｂ）の第２の読み出し信号出力（ＩC1）を読み出すために動作可能な第２の読み出しモジュール（１５０）と、
第２の読み出し出力信号（ＩC1）が、第２の基準信号（ＩR1）と第２の関係にあるか否かを判定するための第２のテストモジュール（１６０）と、
前記第２の読み出し出力信号（ＩC1）が、前記第２の基準信号（ＩR1）と前記第２の関係にある場合（１６０）、前記不揮発性メモリセル（２１ａ、２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能であると決定するために動作可能な第４の読み出しモジュール（１６０、１７０）と、
前記第２の読み出し出力信号（ＩC1）が、前記第２の基準信号（ＩR1）と前記第２の関係にない場合（１６０）、前記不揮発性メモリセル（２１ａ、２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能でないと決定するために動作可能な第５の読み出しモジュール（１６０、１７０）と、
を含むことを特徴とする請求項１７に記載のデバイス。
【請求項１９】
前記評価モジュール（３００〜３４０）は、
前記不揮発性メモリセル（２１ａ、２１ｂ）に第１の可逆論理値（「０」）をプログラミングするための第１の可逆プログラミングモジュール（３００）と、
前記第１の可逆プログラミングモジュール（３００）の動作に続き、前記不揮発性メモリセル（２１ａ、２１ｂ）を読み出すために動作可能な第１の読み出しモジュール（３１０）と、
前記第１の読み出しモジュール（３１０）の動作後に、前記不揮発性メモリセル（２１ａ、２１ｂ）に第２の可逆論理値（「１」）をプログラミングするための第２の可逆プログラミングモジュール（３２０）と、
前記第２の可逆プログラミングモジュール（３２０）の動作に続き、前記不揮発性メモリセル（２１ａ、２１ｂ）を読み出すために動作可能な第２の読み出しモジュール（３３０）と、
前記第１の読み出しモジュール（３１０）及び前記第２の読み出しモジュール（３３０）の出力結果（Ｌ１、Ｌ２）をそれぞれの基準値（３４０）と比較するための比較モジュール（３４０）と、
を含むことを特徴とする請求項１６に記載のデバイス。
【請求項２０】
前記評価モジュール（３００〜３４０）は、
前記第１の読み出しモジュール（３１０）及び前記第２の読み出しモジュール（３３０）の前記出力結果（Ｌ１、Ｌ２）が、前記それぞれの基準値を満たす場合、前記不揮発性メモリセル（２１ａ、２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能であると決定する（３５０）ための第３の動作モジュール（３４０、３５０）と、
前記第１の読み出しモジュール（３１０）及び前記第２の読み出しモジュール（３３０）の前記出力結果（Ｌ１、Ｌ２）が、前記それぞれの基準値を満たさない場合、前記不揮発性メモリセル（２１ａ、２１ｂ）が、前記第１の状態と前記第２の状態との間で切り替え可能でないと決定するための第４の動作モジュール（３４０、３６０）と、
をさらに含むことを特徴とする請求項１９に記載のデバイス。
【請求項２１】
複数の動作する不揮発性メモリセル（２１ａ、２１ｂ）を有する第１の不揮発性アレイ（３）を含む不揮発性メモリデバイスであって、前記動作する不揮発性メモリセル（２１ａ、２１ｂ）は、
第１の状態と第２の状態との間で切り替え可能である可逆的メモリセル（２１ｂ）と、  前記第１の状態と前記第２の状態との間で切り替え可能でない消耗したメモリセル（２１ａ）と、
を含み、前記メモリセル（２１ａ）の内容が他の不揮発性メモリ（５）に複写されるようになっている、
ことを特徴とするデバイス。
【請求項２２】
不可逆プログラミング信号（ＩIRP）を選択された可逆的メモリセル（２１ｂ）に加えることにより、前記選択された可逆的メモリセル（２１ｂ）が、前記プログラミング電気信号（ＩIRP）に応答して消耗したメモリセル（２１ａ）に変換されるように構成された不揮発性メモリセルのプログラミングデバイス（７、１３）をさらに含むことを特徴とする請求項２１に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリセルをプログラミングする方法に関し、不揮発性メモリセルを読み出す方法に関し、不揮発性メモリデバイスを動作させる方法に関し、不揮発性メモリセルのプログラミングデバイスに関し、不揮発性メモリセルの読み出しデバイスに関し、そして不揮発性メモリデバイスに関する。
【背景技術】
【０００２】
相変化メモリデバイス、並びに異なる種類のメモリデバイスのほとんどは、デバイスの構成情報を恒久的に記憶するために特別に設けられた不揮発性構成セルも含む必要があることが知られている。
【０００３】
異なる技術で作製された不揮発性セルを同じダイに一体化することは複雑過ぎかつコストがかかり過ぎるため、構成セルはアレイメモリセルと同じ構造を有する必要がある。従って、位相セルメモリデバイスでは、構成データは従来より、構成セルに含まれる異なる状態（結晶又はアモルファス）の相変化材料部分に関連するそれぞれの抵抗値の形で記憶される。
【０００４】
コスト削減のためには、構成セルは、いわゆるＥＷＳ（電気的ウエハソーティング）(Electrical Wafer Sorting)処理中に書き込まれる必要があり、このＥＷＳ処理は、ウエハレベルで、すなわちダイシング前にデバイスをテストするために行われる。しかしながら、デバイスは、その後の処理中に極めて高い温度にさらされ、構成セルに記憶された情報が破損するか、或いは完全に消去される可能性がある。事実、ウエハの切断後、コンタクトパッド、ピン及びワイヤにチップを接続するために高温接合段階を設ける必要がある。場合によっては、ダイを封入したパッケージもまたかなりの熱を伴うことがあり、この熱が構成セルの内容を変化させる可能性がある。さらに、電子デバイスの基板への接続には常に半田付け操作が必要となる。
【０００５】
上記処理段階のいずれか１つの間、チップの温度はかなり長い間約２５０℃を上回る場合があり、これにより構成セルの相変化材料が、アモルファス状態から結晶状態へと（或いは、可能性は低いが逆もまた同様である）変質し、記憶されたデータが破損する可能性がある。構成情報は修復不可能なまでに失われることもあり、この場合にはこのメモリデバイスはこれ以上動作できなくなる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、上述の制限を克服する、不揮発性メモリセルをプログラミングする方法、不揮発性メモリセルを読み出す方法、不揮発性メモリデバイスを動作させる方法、不揮発性メモリセルのプログラミングデバイス、不揮発性メモリセルの読み出しデバイス及び不揮発性メモリデバイスを提供することである。
【課題を解決するための手段】
【０００７】
本発明によれば、請求項１、５、１０、１４、１７及び２２においてそれぞれ請求されるように、不揮発性メモリセルをプログラミングする方法、不揮発性メモリセルを読み出す方法、不揮発性メモリデバイスを動作させる方法、不揮発性メモリセルのプログラミングデバイス、不揮発性メモリセルの読み出しデバイス及び不揮発性メモリデバイスが提供される。
【０００８】
本発明を理解するために、純粋に本発明を限定しない実施例として、以下、添付図面を参照しながら本発明のいくつかの実施形態について説明することにする。
【発明を実施するための最良の形態】
【０００９】
図１の参照番号１で示す相変化メモリ（ＰＣＭ）デバイスは、ＰＣＭセル（本図面では図示せず）のアレイ２、不可逆構成メモリ３、可逆構成メモリ５、揮発性構成メモリ６及び制御ユニット７を含む。アレイ２は、ロウデコーダ８及びカラムデコーダ９、並びに従来のリード／プログラム回路１０を備え、このアレイは、完全にアモルファス状態か、完全に結晶状態か、或いはアモルファス状態と結晶状態との中間状態のＰＣＭセルの相変化材料部分にそれぞれ関連する抵抗レベルの形でＰＣＭセルに情報を記憶するように構成される。
【００１０】
不可逆構成メモリ３は複数のＰＣＭセルを含むと共に、それぞれのロウデコーダ１１及びカラムデコーダ１２、並びに構成リード／プログラム回路１３を備える。不可逆構成メモリ３のＰＣＭセルは、アレイ２のＰＣＭセルと同じ構造を有するものであってもよい。しかしながら、少なくとも不可逆構成メモリ３のＰＣＭセルの一部においては、データ記憶は、後述するように構成リード／プログラム回路１３により不可逆的に行われる。
【００１１】
可逆構成メモリ５は、アレイ２のＰＣＭセルと同じ構造を有する複数のＰＣＭセルを含むと共に、それぞれのロウデコーダ１４及びカラムデコーダ１５、並びにリード／プログラム回路１６を備える。リード／プログラム回路１６は、アレイ２に結合されたリード／プログラム回路１０のように従来の方法で情報を記憶するように構成される。
【００１２】
別の実施形態では、アレイ２及び可逆構成メモリ５は、１つのリード／プログラム回路を共有する。
【００１３】
揮発性構成メモリ６はＳＲＡＭタイプのものであり、本発明の実施形態では、このメモリは「連想メモリ」（ＣＡＭ）として構成され、冗長構成に使用される。揮発性構成メモリ６には、専用アドレス指定回路１８及びリード／ライト回路１９が結合される。
【００１４】
リード回路１０、プログラム回路１６、構成リード／プログラム回路１３は、本図面では図示していないが、従来のデータバス及びアドレスバスを介して制御ユニット７に通信可能に結合される。
【００１５】
不可逆構成メモリ３は、後述するように高温に耐えることができ、データを失う危険にさらされないため、ＥＷＳ段階中などのいつでも都合の良い時に一度プログラミングされる。
【００１６】
次に、ＰＣＭデバイス１がチップパッケージングに封入され、電子デバイスの基板（本図面では図示せず）に取り付けられる。ＰＣＭデバイス１に最初に電力が供給されると、制御ユニット７は、不可逆構成メモリ３の内容を可逆構成メモリ５に複写する。組み立て段階で生じる可能性がある可逆構成メモリ５のＰＣＭセルの構造内で生じ得る変化は、後のプログラミング動作によって消され、ＰＣＭデバイスの通常動作中に記憶されたデータには影響を与えない。
【００１７】
最初は無効状態（セット状態、すなわち結晶）にある制御ユニット７の内部の不揮発性レジスタ２０が有効状態（リセット状態、すなわち不揮発性レジスタ２０がアモルファス化される）になり、ＰＣＭデバイス１に少なくとも一度電力が供給され、不可逆構成メモリ３の内容が可逆構成メモリ５に複写されたことが示される。
【００１８】
不揮発性レジスタ２０は電源オンする度に読み込まれ、可逆構成メモリ５の内容に対して有効性チェックも行う。最初に電源オンした後に何らかの理由で、ＰＣＭデバイス１が、ＰＣＭセルを結晶化する可能性があり場合によっては可逆構成メモリ５の内容を破損する温度にさらされた場合、レジスタは、次の電源オン時にセット状態（すなわち結晶）となり、また制御ユニット７は、不可逆構成メモリ３の内容を可逆構成メモリ５にもう一度複写する必要があると判断することになる。
【００１９】
その後の電源オンの度に、構成データは、可逆構成メモリ５において即座に利用可能となり、動作のために揮発性構成メモリ６に複写される。実際、ＳＲＡＭの揮発性構成メモリ６は、いずれの相変化メモリよりもはるかに速い。
【００２０】
図２ａ、図２ｂ及び図３を参照しながら以下に説明するように、構成リード／プログラム回路１３は制御ユニット７の制御下で動作する。図２ａでは、不可逆構成メモリ３のＰＣＭセルを参照番号２１ａ、２１ｂで示しており、このＰＣＭセルは、セレクタ素子２３（本図面では簡略化するために図２ａにスイッチとして示すＰＮＰトランジスタ）及び（ＧＳＴなどの）カルコゲニド材料からなる記憶素子２５の各々を含む。図２ａには示していないが、ロウデコーダ１１及びカラムデコーダ１２により、ＰＣＭセル２１ａの第１のグループが選択され（図２ｂのブロック５０）、構成リード／プログラム回路１３に結合されて、不可逆プログラミング状態となり、これに第１の論理値が関連づけられる（記載した実施例の「１」、また図２ｂのブロック５５も参照のこと）。次に、構成リード／プログラム回路１３は、電流供給出力１３ａにおいて、（以下、消耗したＰＣＭセル２１ａとして示す）選択されたＰＣＭセル２１ａの記憶素子２５内で恒久的な変更を引き起こす不可逆プログラミング電流ＩIRPを供給する。別の実施形態では、プログラミング電圧を加えることにより、不可逆的変更を行うことができる。
【００２１】
（以下、可逆ＰＣＭセル２１ｂとして示す）選択されなかったＰＣＭセルは、不可逆プログラミング電流ＩIRPの影響を受けず、プログラミング後においても可逆的なアモルファス状態と結晶状態との間で切り替えを行う能力を維持する。可逆ＰＣＭセル２１ｂには第２の論理値が関連づけられる（本発明の実施形態では「０」）。
【００２２】
従って、第１及び第２の論理値は、ＰＣＭセルが、完全な結晶状態と、アモルファス状態又は完全なアモルファス状態との間で切り替え可能であるか否かに相関性がある（本明細書では完全なアモルファス状態とは、ＰＣＭセルの電流路の少なくとも１つのセクションが完全にアモルファス化された状態のことであると理解される）。より具体的には、第１の論理値（「１」）は、完全な結晶状態と完全なアモルファス状態との間で切り替え可能でない消耗したＰＣＭセル２１ａに関連づけられ、第２の論理値（「０」）は、完全な結晶状態と完全なアモルファス状態との間で依然として切り替え可能な可逆ＰＣＭセル２１ｂに関連づけられる。不可逆構成メモリ３がプログラミングされる際、制御ユニット７によって駆動される構成リード／プログラム回路１３が、可逆ＰＣＭセル２１ｂを消耗したＰＣＭセル２１ａに変換する。
【００２３】
消耗したＰＣＭセル２１ａ及び可逆ＰＣＭセル２１ｂは、全てが作動セル、すなわち重要な情報の記憶に使用されるセルである。
【００２４】
図３に示すように、不可逆プログラミング電流ＩIRPは、通常ＰＣＭセルの可逆プログラミングに供給される従来のプログラミング電流パルスよりも高い（図３では、２レベルのＰＣＭセルに対するプログラミング電流パルスＩP0、ＩP1を示している）。具体的には、不可逆プログラミング電流ＩIRPは、アレイ２又は可逆構成メモリ５のいずれかのＰＣＭセルの可逆プログラミングに利用可能な最大電流（図３の例のＩP1）の１５０〜２００パーセントの範囲に存在する。例えば、不可逆プログラミング電流ＩIRPは１ミリアンペアと３ミリアンペアの間とすることができ、この電流が１マイクロ秒から１００マイクロ秒の間印加される。不可逆プログラミング電流ＩIRPに続き、選択されたＰＣＭセル２１は、このセルの記憶素子２５がもはや自身の状態を完全なアモルファスから完全な結晶に変化させる状況にないように恒久的に変更される。
【００２５】
ＰＣＭセル２１に不可逆プログラミング電流ＩIRPを供給する効果を明らかにするために、ＰＣＭセルの動作ウインドウを参照することにする。この動作ウインドウは、ＰＣＭセルが置かれ得る状態である、抵抗が最大のセット状態（すなわち結晶）と抵抗が最小のリセット状態（すなわちアモルファス）との間のギャップであると理解される。大抵の場合、従来の可逆プログラミングサイクルを繰り返すことによって老朽化が起こり、この老朽化により、ＰＣＭセルの動作ウインドウが減少する傾向にある。セルの実際の抵抗レベルを確実に求めることができない程度、すなわち、もはやセット状態とリセット状態を区別できない程度まで残りの動作ウインドウが減少した場合、従来のＰＣＭセルの寿命は終了する。過熱を引き起こし、老朽化の過程を強力に早める不可逆プログラミング電流ＩIRPを加えることにより、同様の結果がにわかに得られる（このため、「消耗したＰＣＭセル２１ａ」という定義となる）。
【００２６】
消耗したＰＣＭセル２１ａの残りの動作ウインドウは、図４及び図５を参照しながら以下に説明する読み出し手順により消耗したＰＣＭセル２１ａと可逆ＰＣＭセル２１ｂとを区別できる程度まで、可逆ＰＣＭセル２１ｂに対して消去されるか、或いは少なくとも減少される。この読み出し手順は制御ユニット７の制御下で行われる。
【００２７】
実際には、ＰＣＭセルは、完全な結晶状態とアモルファス状態との間で切り替えができるかできないかに関してテストされる。次に、テストの結果に基づいて、読み出しＰＣＭセルに論理値が関連づけられる。
【００２８】
最初に（図４）、処理ブロック１００において、第１の可逆プログラミング電流パルスＩP0が、読み出されるべく選択されたＰＣＭセル２１に送られる。第１の可逆プログラミング電流パルスＩP0は、可逆ＰＣＭセル２１ｂが、この電流パルスを受けた場合、高抵抗、低電流の状態（完全なアモルファス、「０」）に置かれるというようなものである。
【００２９】
次に、処理ブロック１１０において、選択されたＰＣＭセル２１が従来の読み出し条件でバイアスされ、テストブロック１２０において、選択されたＰＣＭセル２１を貫流する第１の読み出し電流ＩC0が第１の基準電流ＩR0と比較される。
【００３０】
第１の読み出し電流ＩC0が、第１の基準電流ＩR0よりも大きい場合（テストブロック１２０からの出力が「いいえ」の場合）、「０」を記憶しようとする試みは失敗し、選択されたＰＣＭセル２１は十分に高い抵抗レベルに切り替わることができないため、選択されたＰＣＭセル２１は消耗していると判断される（処理ブロック１３０）。次に、選択されたセル２１に関連する記憶データＳＤが第１の論理値（「１」）を有する。
【００３１】
或いは、第１の読み出し電流ＩC0が、第１の基準電流ＩR0よりも小さい場合（テストブロック１２０からの出力が「はい」の場合）、処理ブロック４０において、第２の可逆プログラミング電流パルスＩP1が、選択されたＰＣＭセル２１へ送られる。第２の可逆プログラミング電流パルスＰ１は、可逆ＰＣＭセル２１ｂが、この電流パルスを受けた場合、低抵抗、高電流の状態（完全な結晶、「１」）に置かれるというようなものである。
【００３２】
次に、選択されたＰＣＭセル２１が再び読み込まれ（ブロック１５０）、第２の読み出し電流ＩC1がテストブロック１６０の第２の基準電流ＩR1と比較される。第２の読み出し電流ＩC1が、第２の基準電流ＩR1よりも小さい場合（テストブロック１６０からの出力が「いいえ」の場合）、「１」を記憶しようとする試みは失敗し、選択されたＰＣＭセル２１は十分に低い抵抗レベルに切り替わることができないため、選択されたＰＣＭセル２１はこの場合も消耗していると判断される（処理ブロック１３０）。この場合もまた、選択されたセル２１に関連する記憶データＳＤは第１の論理値（「１」）を有するということが分かる。
【００３３】
そうでなければ（テストブロック１６０からの出力が「はい」の場合）、選択されたＰＣＭセル２１は、十分に離れた抵抗レベル間で切り替え可能であるため、可逆的であると判断される（処理ブロック１７０）。従って、選択されたＰＣＭセルに関連する記憶データＳＤは第２の論理値（「０」）を有すると判断される。
【００３４】
図５は、（Ｗ0で示す）可逆ＰＣＭセルの動作ウインドウの１つの例と、（Ｗ1、Ｗ2、Ｗ3でそれぞれ示す）消耗したＰＣＭセルの動作ウインドウの３つの例とを示す図である。可逆ＰＣＭセルでは、動作ウインドウＷ0は、抵抗が最大の状態及び抵抗が最小の状態における読み出し電流が、それぞれ第１の基準電流ＩR0よりも小さく、かつ第２の基準電流ＩR1よりも大きいというものである。残りの動作ウインドウＷ1〜Ｗ3は、第１の基準電流ＩR0と第２の基準電流ＩR1との間の差を埋めるのに十分な幅ではなく、いずれの場合においても、以下の条件のうちの少なくとも一方を満たす。
すなわち、第１の読み出し電流ＩC0が第１の基準電流ＩR0よりも大きいか、或いは、
第２の読み出し電流ＩC1が第２の基準電流ＩR1よりも低いことであり、これにより、低い抵抗状態への切り替えを認識することができなくなる。
【００３５】
一方では、消耗したＰＣＭセルは元の状態に戻ることはできず、他方では、可逆ＰＣＭセルが、位相切り替え能力を失うまで加熱されることはないため、上述のＰＣＭデバイスは、高温処理段階により生じるデータ損失の危険の心配がない。従って、説明した不可逆プログラミングにより、記憶データが高温によって破損しないようになるため、ＰＣＭ構成メモリを従来のＰＣＭ配列の同じチップに一体化できるとともに、ＥＷＳ段階中にプログラミングできるという利点が得られるようになる。
【００３６】
実際の抵抗レベルではなく、切り替え能力がテストされるため、抵抗レベル及び残りの動作ウインドウは確率的要因に影響を受け、従って予測不可能であるが、消耗したＰＣＭセル２１ａをなんとかして識別することはできる。
【００３７】
すでに図示した部品を同じ参照番号で示す図６及び図７に示す別の実施形態によれば、ＰＣＭデバイス２００では、リード／プログラム回路２１３は不可逆構成メモリ３に結合され（図６）、制御ユニット２０７によって制御され、一揃いのセンス増幅器２１５を含み（図７）、このセンス増幅器の各々は、読み出し用のロウデコーダ１１及びカラムデコーダ１２を通じて、選択されたＰＣＭセル２１に接続可能である。リード／プログラム回路２１３は、第１のラッチ２１７ａ、第２のラッチ２１７ｂ及び各センス増幅器２１５のための論理回路２１８、並びに出力バッファレジスタ２１９をさらに含む。
【００３８】
ラッチ２１７ａ、２１７ｂは、それぞれのセンス増幅器２１５から出力信号を受け取る。さらに、第１のラッチ２１７ａは、リード／プログラム回路２１３又は制御ユニット６のいずれかの内部で生じ得るイネーブル信号ＥＮを直接受け取る。第２のラッチ２１７ｂは反転イネーブル信号ＥＮを受け取る。従って、各々のセンス増幅器２１５に結合されたラッチ２１７ａ、２１７ｂは、二者択一的に選択可能である。
【００３９】
ラッチ２１７ａ、２１７ｂの出力は、それぞれの論理回路２１８に送られ、この論理回路２１８は出力バッファレジスタ２１９に結合される。次に、出力バッファレジスタ２１９は、可逆構成メモリ５に接続可能である。
【００４０】
すでに説明したように、不可逆構成メモリ３はプログラミングされる。図８を参照しながら以下説明するように、ＰＣＭデバイス２００が最初に動作されると、不可逆構成メモリ３に記憶された構成データが読み出され、その後可逆構成メモリ５にロードされる。読み出し手順は制御ユニット７の制御下で行われる。
【００４１】
個々の選択されたＰＣＭセル２１は、最初に「０」を記憶する可逆プログラミング動作を受ける（処理ブロック３００）。次いで、個々の選択されたＰＣＭセル２１が読み込まれ、この読み出しの結果が、関連のあるセンス増幅器２１５に関連する第１のラッチ２１７ａに記憶される（処理ブロック３１０；ラッチ２１７の個々の対のうちの一方のみが、イネーブル信号ＥＮによって記憶可能になる）。
【００４２】
次に、選択されたＰＣＭセル２１は、「１」を記憶する可逆プログラミング動作を受け（処理ブロック３２０）、その後読み込まれる。この場合、読み出しの結果は第２のラッチ２１７ｂに記憶される（処理ブロック３３０）。
【００４３】
テストブロック３４０において、論理回路２１８が、数値「０」がそれぞれの第１のラッチ２１７ａに記憶され、数値「１」がそれぞれの第２のラッチ２１７ｂに記憶されたかどうかを判定する。記憶されていれば（テストブロック３４０からの出力が「はい」の場合）、結合されたＰＣＭセルは可逆ＰＣＭセル２１ｂであると判断され、出力バッファレジスタ２１９の対応する位置に第２の論理値（「０」）がロードされる（処理ブロック３５０）。記憶されていなければ（テストブロック３４０からの出力が「いいえ」の場合）、結合されたＰＣＭセルは、消耗したＰＣＭセル２１ａであると認識され、出力バッファレジスタ２１９の対応する位置に第１の論理値（「１」）がロードされる（処理ブロック３６０）。
【００４４】
別の実施形態では、論理回路２１８は、例えば、これらの出力をＸＯＲポートに与えることにより、第１のラッチ２１７ａ及び第２のラッチ２１７ｂのそれぞれの内容を比較することができる。この場合、第１のラッチ２１７ａの内容が第２のラッチ２１７ｂの内容と同じでない（選択されたＰＣＭセルの状態が第１の読み出しと第２の読み出しで変化した）場合には、結合されたＰＣＭセルは可逆ＰＣＭセル２１ｂであると判断され、（異なる数値をプログラミングしてみたにもかかわらず）第１のラッチ２１７ａと第２のラッチ２１７ｂが同じ内容を有していれば、結合されたＰＣＭセルは消耗したＰＣＭセル２１ａであると判断される。
【００４５】
図９には、本発明の実施形態によるシステム４００の一部を示す。システム４００は、例えば、携帯情報端末（ＰＤＡ）、場合によっては無線能力を備えたラップトップ又はポータブルコンピュータ、携帯電話、メッセージングデバイス、デジタル音楽プレイヤー、デジタルカメラ、或いは情報を処理し、記憶し、送信又は受信し、かつ恒久的な記憶能力を必要とするようにされたその他のデバイスなどのデバイスで使用することができる。
【００４６】
システム４００は、バス４５０を介して互いに結合されたコントローラ４１０、（キーボード、ディスプレイなどの）入力／出力（Ｉ／Ｏ）デバイス４２０、相変化メモリデバイス１、無線インターフェイス４４０、及びＲＡＭメモリ４６０を含むことができる。１つの実施形態では、バッテリー４８０を使用してシステム４００に電力を供給することができる。本発明の範囲は、必ずしも上記構成部品のいずれか又は全てを有する実施形態に限定されるものではないという点に留意されたい。
【００４７】
コントローラ４１０は、例えば、１又はそれ以上のマイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラなどを含むことができる。
【００４８】
Ｉ／Ｏデバイス４２０を使用してメッセージを作成することができる。システム４００は、無線インターフェイス４４０を使用して、無線周波数（ＲＦ）信号で無線通信ネットワークとメッセージを送受信することができる。無線インターフェイス４４０の例として、ダイポールアンテナなどのアンテナ又は無線トランシーバーを含むことができるが、本発明の範囲はこの点に限定されるものではない。同様に、Ｉ／Ｏデバイス４２０は、（デジタル情報が記憶されていれば）デジタル出力として、或いは（アナログ情報が記憶されていれば）アナログ情報として記憶されたものを反映した電圧を供給することができる。
【００４９】
最後に、本明細書で説明し、図示したデバイス及び方法に多くの修正及び変更を行うことができることは明らかであり、その全てが添付の請求項で定めるように本発明の範囲に属する。特に、本発明を利用して、他の任意の種類の不揮発性メモリデバイス、さらに相変化メモリデバイスを作製し、動作させることができる。例えば、ＲＲＡＭ又は電解質メモリ、強誘電体メモリ（ＦｅＲＡＭ）、フラッシュメモリ及びＥＥＰＲＯＭメモリなどの抵抗メモリデバイスを使用することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の１つの実施形態による不揮発性メモリデバイスの簡略ブロック図である。
【図２ａ】図１の不揮発性メモリデバイスの一部のより詳細なブロック図である。
【図２ｂ】本発明の１つの実施形態によるプログラミング方法を示すフロー図である。
【図３】図１の不揮発性メモリデバイスに関する数値を示すグラフである。
【図４】本発明の１つの実施形態による読み出し方法を示すフロー図である。
【図５】図１の不揮発性メモリデバイスに関する数値を示すグラフである。
【図６】本発明の別の実施形態による不揮発性メモリデバイスの簡略ブロック図である。
【図７】図６の不揮発性メモリデバイスの一部のより詳細なブロック図である。
【図８】本発明の別の実施形態による読み出し方法を示すフロー図である。
【図９】本発明の１つの実施形態によるシステムの描写である。
【符号の説明】
【００５１】
１３ａ  電流供給出力
２１ａ  消耗したＰＣＭセル
２１ｂ  可逆ＰＣＭセル
２３  セレクタ素子
２５  記憶素子
【図１】
0005613867.tif 000002
【図２ａ】
0005613867.tif 000003
【図２ｂ】
0005613867.tif 000004
【図３】
0005613867.tif 000005
【図４】
0005613867.tif 000006
【図５】
0005613867.tif 000007
【図６】
0005613867.tif 000008
【図７】
0005613867.tif 000009
【図８】
0005613867.tif 000010
【図９】
0005613867.tif 000011