(57)【特許請求の範囲】
【請求項１】
フレキシブルな接続によって機械的に相互接続された複数のチップのアッセンブリを生成する方法であって、
・各々がレシーブ領域を含む複数のチップを基板上に生成し、
・前記アッセンブリの前記チップの前記レシーブ領域を、接続素子を用いて直列に接続し、
・前記複数のチップを分離することを具備し、
前記レシーブ領域は溝によって形成されており、
前記接続素子は、前記フレキシブルな接続手段を達成するために前記溝に埋め込まれたスレッドであることを特徴とする方法。
【請求項２】
前記接続素子は導電性を有し、前記チップと電気的に接続されていることを特徴とする請求項１に記載の方法。
【請求項３】
前記基板は、当初、仮の支持部に固定されたアクティブ基板を備えており、当該方法は、
・前記基板の前記アクティブ基板上に複数のチップを生成し、
・前記レシーブ領域を直列に接続する前に、前記基板の前記アクティブ基板のレベルにおいて前記チップを部分的にダイシングすることを具備し、前記仮の支持部は、前記チップが分離されるときに除去されることを特徴とする請求項１または請求項２に記載の方法。
【請求項４】
前記仮の支持部は、前記チップとは反対側の前記基板の表面に形成された固定膜であることを特徴とする請求項３に記載の方法。
【請求項５】
前記基板は、前記アクティブ基板と、埋込み絶縁膜と、支持基板とを備え、前記埋込み絶縁膜は、前記アクティブ基板と前記支持基板との間に配置され、前記チップの分離は、前記埋込み絶縁膜の除去によって行われることを特徴とする請求項３に記載の方法。
【請求項６】
前記溝は、凹型、四角形、あるいは、円形の断面を有することを特徴とする請求項１から請求項５のいずれか一項に記載の方法。
【請求項７】
追加の溝が前記チップ上に形成され、追加のスレッドが各チップを接続することを特徴とする請求項１から請求項６のいずれか一項に記載の方法。
【請求項８】
前記複数のチップのアッセンブリは、コイル状またはリング状の形状で格納されることを特徴とする請求項１から請求項７のいずれか一項に記載の方法。
【請求項９】
２つの連続したチップは、個別のスレッドによって接続されていることを特徴とする請求項１から請求項８のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレキシブルな接続によって機械的に相互接続された複数のチップからなるアッセンブリを生成する方法に関し、該方法は、
・各々がレシーブ領域を含む複数のチップを基板上に生成し、
・上記チップセットの上記複数のチップの上記レシーブ領域を、接続素子を用いて直列に接続し、
・上記複数のチップを切り離すことを具備する。
【背景技術】
【０００２】
マイクロエレクトロニックチップが特定の機能をそれ自身で満足させることができない場合、後者のチップは、要求される機能性を得るために、１またはそれ以上の他のチップに接続されることが一般的である。現時点で多数の技術が、機械的および電気的にマイクロエレクトロニックチップを相互に接続するために存在する。従来の技術では、後者のチップが基板上に形成され、ダイシングによって切り離されると、複数のチップ間に硬い機械的な接続を形成する。そのチップは、次に、硬い支持部上に固定され、そして、保護コーティングが形成される前に電気的に接続される。硬い支持部上に接続を成すこの第１のアプローチは、チップの接続が非常に複雑な場合に典型的に用いられる。しかしながら、このアプローチの主な欠点は、柔軟な構造への集積には特に適さない硬い機械的支持部を用いている点である。
【０００３】
文献ＷＯ−Ａ−０２／０８４６１７に記載された第２のアプローチは、１つのデバイスを生成するために、１組の織物繊維または糸で複数のチップを集積している。このような繊維による複数のチップの集積は、埋込みによって達成され得る。異なるチップは、導電性繊維によって互いに接続され、また、繊維自体の内部に埋め込まれあるいは封止されることもできる。しかしながら、この文献は、どのように異なるチップ間に導電性材料繊維を固定するか、および、どのように繊維内への埋込みを行うかについて示唆していない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第０２／０８４６１７号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、容易に実施でき、フレキシブルな手法で相互に機械的に接続された複数のチップのアッセンブリを生成する方法を提供することである。
【課題を解決するための手段】
【０００６】
この目的は、レシーブ領域が溝によって形成され、接続素子は、上記フレキシブル接続手段を成すために上記溝に埋め込まれたスレッドであるという事実によって達成される。
【図面の簡単な説明】
【０００７】
【図１】本発明に従った第１の実施形態の連続したステップの模式的な断面図を示す。
【図２】本発明に従った第１の実施形態の連続したステップの模式的な断面図を示す。
【図３】本発明に従った第１の実施形態の連続したステップの模式的な断面図を示す。
【図４】本発明に従った第２の実施形態の連続したステップの模式的な断面図を示す。
【図５】本発明に従った第２の実施形態の連続したステップの模式的な断面図を示す。
【図６】本発明に従った第３の実施形態の連続したステップの模式的な断面図を示す。
【図７】本発明に従った第４の実施形態の連続したステップの模式的な断面図を示す。
【図８】本発明に従った第４の実施形態の連続したステップの模式的な断面図を示す。
【図９】フォトリソグラフィ後の図８の模式的な平面図を示す。
【図１０】本発明に従った第５の実施形態の連続したステップの模式的な断面図を示す。
【図１１】本発明に従った第５の実施形態の連続したステップの模式的な断面図を示す。
【発明を実施するための形態】
【０００８】
他の利点および特徴は、添付の図面に表わされ非限定的な例示としてのみ与えられた本発明の特定の実施形態についての次の記述からより明確に明らかになるであろう。
【０００９】
図１に図示されているように、複数のマイクロエレクトロニックチップ２が、基板１（シリコン基板でよい）上に集積されている。複数のチップ２は、同一であってもよく、同一でなくともよい。従来のフォトリソグラフィステップが、フォトレジスト樹脂３を用いて各マイクロエレクトロニックチップ２上のレシーブ領域４を描出するように行われる。
【００１０】
図２に図示されているように、固定剤（接着剤５でよい）がレシーブ領域４上に置かれる。
【００１１】
次に、接続素子６が、複数のチップを互いに接続するために、接着剤５によって各チップ２上に固定される。接続素子６は、線形状のものである。接続素子６は、円形または四角形の断面を有し、１本のスレッドまたは複数のスレッドの組で形成され得る。接続素子６は、例えば、天然繊維または合成繊維のような絶縁材料で形成され得る。後者の場合、接続素子６は、例えば、ポリエステルまたはポリアミドのようなポリマによって形成され得る。しかしながら、接続素子６は、複数のチップ２の間に電気的接続を達成するために、例えば、金属性の導電性材料で形成されていることが有利である。この場合、接着剤５は、導電性であることが有利であり、かつ、レシーブ領域４は、チップ２の部分と電気的接続を成すコンタクト領域を含んでいてもよい。２つのレシーブ領域４（従って２つのチップ２）を接続する接続素子６の長さは、それらのその後の使用に依存する。従って、例えば、２つのレシーブ領域の間の接続素子６の長さは、分離している２つのレシーブ領域４の当初の距離よりも長い場合がある（図６参照）。例えば、接続素子６が非常に長いことは、続くチップ２の保存において、例えば、コイル状にあるいはリング状にすることを可能とするために、または、チップ２がアンテナとして接続素子を用いる場合に推奨される。この場合、接続素子６は、２つのレシーブ領域４の間にループを形成し得る。
【００１２】
図３に図示されているように、基板１は、次に、複数のチップ２および基板１の対応部分を互いに切り離す（release）ようにパターニングされる。次に、複数のチップ２は、接続素子６を用いてフレキシブルな機械的接続によって直列に（連続的に）接続されるだけである。複数のチップ２の切り離しは、バルク基板１の場合に、例えば、ダイシングのような従来の仕方で行われ、接続素子６をカットしないように気を付けて実行される。
【００１３】
接続素子６とチップ２との間の固定は、全てのチップが基板１によって形成される同一の硬い支持部に最初にしっかり固定されているので、非常に容易化される。この操作は、マイクロエレクトロニクス産業において従来から用いられている技術と似ている。
【００１４】
代替的な実施形態では、チップ２の間の接続は、機械的だけでなく、電気的にも行われ、異なる機能性を提供する複数のチップ２が互いに接続され得る。次に、これらのチップ２は、同一の基板１または異なる基板上に集積され、そして、単一の接続素子６によって接続される。
【００１５】
図４および図５に示す代替的な実施形態では、固定膜を構成する仮の支持部７が当初、チップ２を含む面の反対側の基板１の表面に堆積されている。図４に示すように、複数のチップ２は、レシーブ領域４がフォトレジスタに形成された後に、基板１のレベルで互いに切り離される。しかしながら、それらのチップ２は、仮の基板７によって互いに機械的に固定されたままである。このようなチップ２の部分的な切り離しは、任意の適切な方法、例えば、ダイシングあるいはプラズマエッチングによって達成される。
【００１６】
図５に示すように、次に、接続素子６は、上述の通り、チップ２の各々にレシーブ領域４上において固定される。仮の支持部７は、次に除去され、そして、複数のチップ２は、図３のように、接続素子６によって形成されたフレキシブルな機械的接続によって互いに固定されているだけである。
【００１７】
図６に示す他の代替的な実施形態では、複数のチップ２は、ＳＯＩ（Substrate On Insulator）上に集積される。後者のＳＯＩは、典型的には、支持基板１０上に形成された埋込み絶縁膜９上に配置されたアクティブ基板８を含む。アクティブ基板８は、基板１と同じものでもよく、一方、埋込み絶縁膜９および支持基板１０は、仮の支持部を構成する。図５と類似の仕方で、図６では、複数のチップ２は、すでにアクティブ基板８のレベルにおいて部分的に切り離されており、接続素子６は各々のチップ２に固定されている。これらのチップは、次に、例えば、埋込み絶縁膜９のウェットエッチングによって、より詳細には、フッ酸を用いて、埋込み絶縁膜９および支持基板１０によって形成されている仮の支持部から切り離される。スプリッティングによっても仮の支持部を分離することができ、そして、後者（仮の支持部）は、チップに固定されるが、もはや機械的な機能をもたらさない。前述したように、チップ２は、ただ接続素子６によって互いに接続されたままである。
【００１８】
代替的な実施形態（代表的ではないが）では、接続素子６は、例えば、パッドの形態のようなチップのコンタクト領域のレベルにおいて、ボンディングではなく、溶接（welding）によって各チップ２に固定される。この場合、コンタクト領域は、レシーブ領域４を構成し、フォトレジスト３の堆積ステップおよびフォトリソグラフィによってレシーブ領域を形成するステップは、省略される。接続素子６は、好ましくは、コンタクト領域上にしっかり固定され、超音波振動が溶接を行うために実行される。次に、この操作が異なる溶接を行うために各コンタクト領域に繰り返し行われる。もし、接続素子６がチップ２の間の電気的接続としての役目を果たす場合、前者の接続素子６は、導電性材料（好ましくは、金属性）で形成され、チップのコンタクト領域も導電性材料（好ましくは、金属性）で形成される。溶接は、図２に示すように、チップがダイシングされる前に実行してもよく、あるいは、図４および図６に示すように、チップが部分的にダイシングされた後、仮の支持部（７、または、９および１０）の除去が実行される前でもよい。この溶接は、例えば、充填材、プラズマ、電気分解、陰極スパッタリング等によって達成され得る。
【００１９】
図７から図９に示す他の代替的な実施形態では、複数のチップ２は、ＳＯＩ上に集積される。接続素子６の固定は、溶接によってでもボンディングによってでもなく実行される。チップ２は、埋込み絶縁膜９までの標準的なダイシングまたはドライエッチングによってアクティブ基板８の層のレベルにおいて互いに切り離される。次に、例えば、樹脂のような充填材１１が、このように層８に形成されたダイシングラインを充填する。図７から図８に示された例では、充填材１１は、２つのチップ２間に位置する穴空間を充填する。接続素子を成すように構成された接続材料によって形成された層１２は、次に、このように得られた複数のチップのアッセンブリ上に堆積される（図８）。接続材料１２は、導電性あるいは絶縁性でもよく、例えば、シリコン窒化膜やシリコン酸化膜から成る無機化合物のタイプでもよく、例えば、パリレン（parylene）(登録商標)から成る有機化合物のタイプでもよい。この堆積物は、例えば、フォトリソグラフィおよびプラズマエッチングによって従来の手法でパターニングされ、それにより、図９の平面図に示すように、コンタクトパッドによって形成されるレシーブ領域４のレベルにおいて複数のチップを互いに接続する接続素子６を構成する導電性または絶縁性のトラックを形成する。充填材料１１は、次に、任意の適切な方法によって除去され、チップ２は、例えば、埋込み絶縁膜９を除去することによって、それらの支持部から分離される。
【００２０】
図１０および図１１に示す他の実施形態では、レシーブ領域４は、好ましくは、マイクロエレクトロニック部分に隣接するチップ２内に形成された少なくとも１つの窪みによって形成される。この窪みは、例えば、溝または穴によって形成されてもよい。溝または穴の多くの形状が可能であり、より詳細には、四角形ベース、Ｖ字型、頂部が切断されたＶ字型（truncated V-shaped）あるいは円形の円弧の形状にすることができる。窪みの径および形状は、接続素子６の特徴に従って選択されることが好ましいであろう。例えば、溝の深さおよび幅は、２０から１００μｍの径を有する接続素子６のために、２０から１００μｍの範囲で変更し得る。この窪みは、例えば、ドライエッチング、ダイシングのような任意の適切な技術を用いて、あるいは、例えば、ＫＯＨ溶液を用いたウェットエッチングによって形成され得る。
【００２１】
図１０に示すように、スレッド形状のフレキシブルな接続素子６は、次に、図１０の四角の断面で示されている溝の各々に埋め込まれる。もし、接続素子６が導電性である場合、後者（接続素子６）は、有利なことに、基板１とのいかなる短絡をも防止するために絶縁材料１３の層で被覆されている。逆の場合、溝の電気的絶縁性は、任意の公知の方法によって実行され得る。もし、絶縁材料１３が熱硬化性ポリマである場合、埋込みを容易にし、接続素子６を溝の内側へ接合させるために熱挿入（hot insertion）が用いられることが好ましい。
【００２２】
チップ２は、次に、従来と同様に、支持層から分離され、そして、接続素子６を用いたフレキシブル接続によって互いに接続されているだけとなる。
【００２３】
図１１に示されているように、接続素子６とチップ２との間の電気的接続の追加のステップは、その外部とチップ２の電気的接続が接続素子６によってなされなければならない場合に実行される。接続素子６とチップ２のコンタクトパッドとの間の電気的接続は、公知の手段、例えば、インクジェット、スクリーンプリンティング、あるいは、導電性接着剤を用いて、導電性トラック１４の形態で形成され得る。
【００２４】
図示されていないが、代替的な実施形態において、この電気的接続は、例えば、溝の内部に堆積された導電層によって形成されてもよい。この電気的接続は、スレッドを埋め込むための溝が形成されるとき（その溝の底部を介して電気的接続するとき）に最上層としての役目を果たす導電層によって、あるいは、その溝が形成されるとき（その溝のエッジを介して電気的接続するとき）にエッチングされる導電層によって形成され得る。これらの全ての実施形態は、導電性であるスレッドとチップとの間に電流を流すことを目的とする。
【００２５】
図１０および図１１において、各チップに付随する２つの窪みおよび２つの接続素子６は、チップを２つの異なるチップに接続することができる。また、各チップが２つの溝を含み、そして２つの接続素子が各チップに接続することも可能である。このチップは、追加の溝を備える。
【００２６】
本実施形態は、前述の実施形態に記載されたものと類似の方法で、例えば、ＳＯＩ基板のような仮の膜を備えた基板に用いられ得る。このとき、ＳＯＩ基板の分離は、前述のように、埋込み絶縁膜をエッチングすることによって、あるいは、基板をスプリッティングすることによって達成され得る。
【００２７】
一般的な手法では、同一のウェハ上に形成された多数のチップ２は、１つのフレキシブル接続素子によって互いに直列に（連続的に）接続され、相互に分離され得る。それによって、チップのアッセンブリは、要求されるようなコイル状またはロール状に収納され得るようにフレキシブルなストリング形状で得られる。チップのアッセンブリは、有利なことに、外部環境からの侵害に対する防御を与えるポリマや他の材料で被覆されている。
【００２８】
このタイプのチップのアッセンブリは、例えば、有利なことに、ＲＦＩＤチップにアンテナを備えるために用いられ得る。複数のＲＦＩＤチップ２は、このように、フレキシブルな接続素子６によって形成および接続される。２つのチップ２を分離する接続素子６の長さは、有利なことに、アンテナとして有用な長さに等しい。次に、接続素子６の区分化が２つのチップ２の間で実行され、アンテナを備えたＲＦＩＤチップを得ることができる。
【００２９】
本発明は、上述の実施形態に限定されない。特に、異なる構造に由来する異なるタイプのチップは、単一の接続素子６によって接続されてもよく、それによって、複雑な機能性を得ることができる。さらに、チップのアッセンブリの生成は、異なる実施形態と関連して上述された特徴の組合せを用いることができる。
【００３０】
本発明は、上述の実施形態に限定されず、（示されていないが）他の実施形態を包含する。該他の実施形態では、チップのアッセンブリは、チップのアッセンブリあるいは多数のチップに接続された単一のスレッドによっては生成されない。この実施形態では、２つの連続したチップが、少なくとも１つの個別のスレッドを用いて互いに接続されている。従って、個々のスレッドは、２つのチップに接続され、チップのアッセンブリの各個別のスレッドは、アッセンブリのフレキシブルな接続を成す。このように、複数のチップは、個々のスレッドによって２つずつ接続され、チップのアッセンブリの機能性の発揮を容易にする。即ち、所望の順番でチップを繋げることによって、要求された技術的機能を得ることができる。そして、単一の溝がその各端において２つの異なる個々のスレッドを収容することができ、これらのスレッドをそれぞれ異なる導電性領域に接続することが可能である。
【００３１】
一般的な手法では、１つの基板からの全てのチップをグループ化した単一セット、あるいは、基板の異なるチップの明確な組織化によって有利に形成されるいくつかのセットが形成され得る。
【図１】
0005405457.tif 000002
【図２】
0005405457.tif 000003
【図３】
0005405457.tif 000004
【図４】
0005405457.tif 000005
【図５】
0005405457.tif 000006
【図６】
0005405457.tif 000007
【図７】
0005405457.tif 000008
【図８】
0005405457.tif 000009
【図９】
0005405457.tif 000010
【図１０】
0005405457.tif 000011
【図１１】
0005405457.tif 000012