(57)【特許請求の範囲】
【請求項１】
成長用基板と、前記成長用基板との間に空洞領域を形成する第１凹凸形状を有するバッファ層と、前記バッファ層の上に形成された窒化物半導体層と、前記窒化物半導体層の第１部分の上に形成された層間絶縁膜と、前記窒化物半導体層の第２部分の上に形成された電極と、を有する構造体の、前記層間絶縁膜及び前記電極の上に支持基板を接合した後、第１の処理材を用いて前記成長用基板を除去する工程と、
前記成長用基板を除去した後、前記第１の処理材とは異なる第２の処理材を用いて前記バッファ層を除去しさらに前記窒化物半導体層の厚さを減少させて、前記窒化物半導体層に前記第１凹凸形状を反映した第２凹凸形状を形成する工程と、
前記第２凹凸形状を形成する前記工程の後に、前記層間絶縁膜をエッチングストップ層として前記窒化物半導体層をメサ形にパターニングする工程と、
を備えたことを特徴とする窒化物半導体素子の製造方法。
【請求項２】
前記成長用基板を、エッチングによって除去し、
前記バッファ層及び前記窒化物半導体層の厚さを、エッチングによって減少させることを特徴とする請求項１記載の窒化物半導体素子の製造方法。
【請求項３】
前記第１の処理材は、前記バッファ層に対するエッチング速度よりも前記成長用基板に対するエッチング速度の方が速いエッチャントであることを特徴とする請求項２記載の窒化物半導体素子の製造方法。
【請求項４】
前記第１の処理材は、フッ素を含み、
前記第２の処理材は、塩素を含むことを特徴とする請求項１〜３のいずれか１つに記載の窒化物半導体素子の製造方法。
【請求項５】
前記成長用基板は、シリコンを含み、
前記バッファ層は、アルミニウムを含む窒化物であることを特徴とする請求項１〜４のいずれか１つに記載の窒化物半導体素子の製造方法。
【請求項６】
前記成長用基板を除去する工程では、ドライエッチングして前記成長用基板を除去することを含む請求項１〜５のいずれか１つに記載の窒化物半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、窒化物半導体素子の製造方法に関する。
【背景技術】
【０００２】
窒化物半導体素子の製造方法として、加工が簡便であるシリコン（Ｓｉ）基板上に窒化ガリウム（ＧａＮ）等の窒化物半導体層を結晶成長させる技術がある。Ｓｉ基板の上に窒化物半導体層を結晶成長させる際、Ｓｉ基板上に形成したバッファ層を介して結晶成長させている。また、窒化物半導体層の結晶成長を行ったのち、窒化物半導体層のＳｉ基板とは反対側に支持基板を接合し、Ｓｉ基板を除去して窒化物半導体層の薄膜化を施している。このような窒化物半導体素子の製造方法においては、さらなる製造歩留まりの向上が望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２５１３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、製造歩留まりを向上することができる窒化物半導体素子の製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る窒化物半導体素子の製造方法は、成長用基板と、前記成長用基板との間に空洞領域を形成する第１凹凸形状を有するバッファ層と、前記バッファ層の上に形成された窒化物半導体層と、前記窒化物半導体層の第１部分の上に形成された層間絶縁膜と、前記窒化物半導体層の第２部分の上に形成された電極と、前記窒化物半導体層の上に形成された層間絶縁膜及び電極と、を有する構造体の、前記層間絶縁膜及び前記電極の上に支持基板を接合した後、第１の処理材を用いて前記成長用基板を除去する工程と、前記成長用基板を除去した後、前記第１の処理材とは異なる第２の処理材を用いて前記バッファ層を除去しさらに前記窒化物半導体層の厚さを減少させて、前記窒化物半導体層に前記第１凹凸形状を反映した第２凹凸形状を形成する工程と、前記第２凹凸形状を形成する前記工程の後に、前記層間絶縁膜をエッチングストップ層として前記窒化物半導体層をメサ形にパターニングする工程と、を備える。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
【図２】窒化物半導体素子の一例を示す模式的断面図である。
【図３】半導体発光素子の一部の構成を例示する模式的断面図である。
【図４】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図５】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図６】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図７】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図８】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図９】バッファ層の構成の一例を示す模式的断面図である。
【図１０】第１エッチング工程の前後の状態を例示する断面図である。
【図１１】実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
【図１２】窒化物半導体素子の一例を示す模式的断面図である。
【図１３】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図１４】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図１５】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図１６】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図１７】製造方法を例示する拡大模式的断面図である。
【図１８】製造方法を例示する拡大模式的断面図である。
【図１９】製造方法を例示する拡大模式的断面図である。
【図２０】製造方法を例示する拡大模式的断面図である。
【図２１】製造方法を例示する拡大模式的断面図である。
【図２２】実施形態を例示する拡大模式的断面図である。
【図２３】実施形態を例示する拡大模式的断面図である。
【図２４】実施形態を例示する拡大模式的断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施の形態）
図１は、実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
すなわち、この製造方法は、第１の処理工程（ステップＳ１０１）と、第２の処理工程（ステップＳ１０２）と、を備える。
第１の処理工程（ステップＳ１０１）では、成長用基板と、成長用基板の上に形成されたバッファ層と、バッファ層の上に形成された窒化物半導体層と、を有する構造体の、窒化物半導体層の側に支持基板を接合した後、第１の処理材を用いて成長用基板を除去する処理を行う。
第２の処理工程（ステップＳ１０２）では、第１の処理工程（ステップＳ１０１）で成長用基板を除去した後、バッファ層及び窒化物半導体層の厚さを、第１の処理材とは異なる第２の処理材を用いて減少させる処理を行う。
ここで、層の厚さを減少させる処理には、層の厚さを薄くする処理のほか、層を除去する処理も含まれる。
第２の処理材が第１の処理材とは異なるとは、第２の処理材が第１の処理材に含まれない要素を含む、及び、第１の処理材が第２の処理材に含まれない要素を含む、のいずれかを含む。
第１の処理材は、例えば、少なくともフッ素を含むガス、フッ素を含むガスと、炭素及びアルゴンの少なくともいずれかと、をさらに含む混合ガスである。
第２の処理材は、例えば、塩素を含むガスである。第２の処理材は、塩素を含むガスと、炭素及びアルゴンの少なくともいずれかと、を含む混合ガスである。
【０００９】
図２は、実施形態に係る製造方法によって製造された窒化物半導体素子の一例を示す模式的断面図である。
図２では、窒化物半導体素子の一例として、半導体発光素子１１０ａを例示している。
【００１０】
図２に表したように、半導体発光素子１１０ａは、ｎ形半導体層１０と、ｐ形半導体層２０と、発光層３０と、ｐ側電極４０と、ｎ側電極５０と、を備える。
【００１１】
ｎ形半導体層１０及びｐ形半導体層２０は、窒化物半導体を含む。ｎ形半導体層１０には、例えば、ｎ形ＧａＮ層が用いられる。ｐ形半導体層２０には、例えば、ｐ形ＧａＮ層が用いられる。
【００１２】
発光層３０は、ｎ形半導体層１０とｐ形半導体層２０との間に設けられる。
【００１３】
ｐ側電極４０は、ｐ形半導体層２０の発光層３０とは反対の側の第１主面Ｓ１に設けられる。ｐ側電極４０は、ｐ形半導体層２０の一部（第１主面Ｓ１の一部）に接する。
【００１４】
ｎ側電極５０は、ｎ形半導体層１０の発光層３０とは反対の側の第２主面Ｓ２に設けられる。ｎ側電極５０は、ｎ形半導体層１０の一部（第２主面Ｓ２の一部）に接する。
【００１５】
ここで、ｐ形半導体層２０からｎ形半導体層１０に向かう方向をＺ軸方向とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な１つの軸をＹ軸とする。Ｚ軸方向は、ｎ形半導体層１０、発光層３０及びｐ形半導体層２０の積層方向に対応する。
【００１６】
ここで、本願明細書において、「積層」は、直接重ねられる場合の他に、間に別の要素が挿入されて重ねられる場合も含む。
【００１７】
ｎ形半導体層１０、発光層３０及びｐ形半導体層２０を含む積層体１０ｓにおいて、第１主面Ｓ１と第２主面Ｓ２とは、互いに反対側の面である。
【００１８】
図３は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。  
図３は、発光層３０の構成の例を示している。図３におけるＺ軸方向は、図２におけるＺ軸方向に対して反転されている。
【００１９】
図３に表したように、発光層３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を有する。複数の障壁層３１と、複数の井戸層３２と、は交互に積層されている。
【００２０】
この例では、障壁層３１と井戸層３２との間のそれぞれに中間層（ｎ側中間層３３及びｐ側中間層３４）が設けられている。
【００２１】
例えば、ｎ形半導体層１０の上に、障壁層３１が設けられる。障壁層３１の上に、ｎ側中間層３３が設けられる。ｎ側中間層３３の上に井戸層３２が設けられる。井戸層３２の上に、ｐ側中間層３４が設けられる。障壁層３１、ｎ側中間層３３、井戸層３２及びｐ側中間層３４が１つの組（周期）となる。複数の組が積層される。すなわち、発光層３０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構造を有することができる。
【００２２】
または、発光層３０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構造を有することができる。この場合には、上記の組が１つであり、井戸層３２の数が１である。
【００２３】
ｎ側中間層３３及びｐ側中間層３４の少なくともいずれかは、必要に応じて設けられ、省略しても良い。
【００２４】
障壁層３１には、例えば、Ｉｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ（０＜ｘ２＜１、０＜ｙ２＜１）が用いられる。障壁層３１には、例えば、Ｉｎ０．０２Ａｌ０．３３Ｇａ０．６５Ｎが用いられる。障壁層３１の厚さは、例えば１１．５ナノメートル（ｎｍ）である。
【００２５】
ｎ側中間層３３には、例えば、Ｉｎｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１）が用いられる。ｎ側中間層３３には、例えば、Ｉｎ０．０２Ｇａ０．９８Ｎが用いられる。ｎ側中間層３３の厚さは、例えば、０．５ｎｍである。
【００２６】
井戸層３２には、Ｉｎｘ４Ｇａ１−ｘ４Ｎ（０＜ｘ４＜１）が用いられる。井戸層３２には、例えば、Ｉｎ０．１５Ｇａ０．８５Ｎが用いられる。井戸層３２の厚さは、例えば、２．５ｎｍである。
【００２７】
ｐ側中間層３４には、Ｉｎｘ５Ｇａ１−ｘ５Ｎ（０＜ｘ５＜１）が用いられる。ｐ側中間層３４には、例えば、Ｉｎ０．０２Ｇａ０．９８Ｎが用いられる。ｐ側中間層３４の厚さは、例えば、０．５ｎｍである。
【００２８】
実施形態において、複数の障壁層３１どうしの間で、複数の障壁層３１に用いられる材料及び厚さの少なくともいずれかが、複数の障壁層３１において互いに異なっても良い。複数の井戸層３２が設けられる場合、複数の井戸層３２に用いられる材料及び厚さの少なくともいずれかが、複数の井戸層３２において互いに異なっても良い。複数のｎ側中間層３３が設けられる場合、複数のｎ側中間層３３に用いられる材料及び厚さの少なくともいずれかが、複数のｎ側中間層３３において互いに異なっても良い。複数のｐ側中間層３４が設けられる場合、複数のｐ側中間層３４に用いられる材料及び厚さの少なくともいずれかが、複数のｐ側中間層３４において互いに異なっても良い。
【００２９】
このような半導体発光素子１１０ａを製造するにあたり、積層体１０ｓは、例えばｎ形半導体層１０、発光層３０及びｐ形半導体層２０の順に積層される。
ここで、窒化物半導体層の結晶成長に用いられるサファイア基板は絶縁体であるため、ｐ側電極及びｎ側電極を半導体層（積層体）の上面側に設ける構造が採用される。しかし、この構造においては、直列抵抗が高い。さらに、サファイア基板の熱伝導率が低いため、特に高出力時の放熱性に改善の余地がある。
【００３０】
そこで、サファイア基板上に成長した半導体層を、結晶成長とは別の支持基板に転写する構成（薄膜型：Thin Film型)がある。支持基板として、導電性で熱伝導率が高いＳｉ基板を用いることができるので、積層方向に電流が通電でき、低い直列抵抗と同時に高い放熱性が得られる。
【００３１】
Thin Film構造を作製するには、サファイア基板が化学的に安定であることから、高エネルギーの紫外線をＧａＮ層に照射し、局所的に高温度にすることで、サファイア基板から発光層を含むＧａＮ層を剥離するレーザリフトオフ技術が用いられている。
実施形態では、加工が簡便であるＳｉ基板上にＧａＮ層の結晶成長し、これを用いて半導体発光素子１１０ａを製造する。
【００３２】
以下、半導体発光素子１１０ａの製造方法の例を説明する。  
図４〜図８は、第１の実施形態に係る窒化物半導体素子の製造方法を例示する工程順模式的断面図である。
図９は、バッファ層の構成の一例を示す模式的断面図である。  
【００３３】
図４（ａ）に表したように、成長用基板５の上に、バッファ層６ａを形成する。成長用基板５には、例えばＳｉ基板が用いられる。成長用基板５は、例えば、Ｓｉ単結晶の基板である。また、成長用基板５は、Ｓｉ単結晶層を含む基板である。バッファ層６ａには、例えばＩｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０＜ｘ１＜１、０＜ｙ１＜１）が用いられる。実施形態の一例では、バッファ層６ａはＡｌＮである。バッファ層６ａの厚さは、例えば１００ｎｍである。
【００３４】
図９に表したように、バッファ層６ａは、複数の第１バッファ層６１ａと、第２バッファ層６２ａの複数の積層構造を有する場合もある。
【００３５】
第１バッファ層６１ａには、例えば、Ｉｎｘ６Ａｌｙ６Ｇａ１−ｘ６−ｙ６Ｎ（０＜ｘ６＜１、０＜ｙ６＜１）が用いられる。実施形態の一例では、第１バッファ層６１ａは、ＡｌＮである。第１バッファ層６１ａの厚さは、例えば、１０ｎｍである。
【００３６】
第２バッファ層６２ａには、例えば、Ｉｎｘ７Ａｌｙ７Ｇａ１−ｘ７−ｙ７Ｎ（０＜ｘ７＜１、０＜ｙ７＜１）が用いられる。実施形態では、第２バッファ層６２ａは、Ａｌ０．７５Ｇａ０．２５Ｎである。第２バッファ層６２ａの厚さは、例えば、５０ｎｍである。
【００３７】
図４（ａ）に表したように、バッファ層６ａの上に、ｎ形半導体層１０、発光層３０及びｐ形半導体層２０を順次形成する。上記の各層の形成には、例えば、有機金属気層成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法が用いられる。
【００３８】
図４（ｂ）に表したように、ｐ形半導体層２０の上に、層間絶縁膜７となる絶縁膜を形成する。層間絶縁膜７には、例えば、ＳｉＯ２膜が用いられる。この層間絶縁膜７の形成には、例えば、熱ＣＶＤ法が用いられる。
【００３９】
図５（ａ）に表したように、例えば、フォトリソグラフィ及びエッチングにより、この層間絶縁膜７を所定の形状に加工し、そして蒸着法により、ｐ側電極４０を形成する。例えば、ｐ側電極４０としては、Ｎｉ、Ｐｔ、Ａｇ、Ｔｉ、Ａｌ、Ｉｎ及びＡｕなどを少なくとも１つを含む金属膜である。
【００４０】
図５（ｂ）に表したように、層間絶縁膜７、及び、ｐ側電極４０を覆うように、第１接合層７１を形成する。例えば、第１接合層７１となる、Ｔｉ膜、Ｐｔ膜及びＡｕ膜がこの順で積層して形成する。
【００４１】
一方、支持基板７３（例えばＳｉ基板）の主面上に、第２接合層７２が形成されている。例えば、支持基板７３の主面上に、第２接合層７２となる、Ａｕ−Ｓｎ膜が形成される。その後、第１接合層７１と第２接合層７２とを互いに接触させて、成長用基板５と支持基板７３とを配置する。この状態で、高温で一定の時間、両基板に圧力を加える。この接合条件の一例は、１キロニュートン（ｋＮ）の加圧を２８０℃の状態で３０分行う。これにより、第１接合層７１と第２接合層７２とが互いに接合される。
【００４２】
次に、図６（ａ）に表したように、成長用基板５を上にして、フッ素系の反応ガス（第１の処理材）によるエッチングで成長用基板５であるＳｉ基板を除去する（第１の処理工程）。このエッチングによる第１の処理工程を、第１エッチング工程と言うことにする。この第１エッチング工程では、上記バッファ層６ａのＡｌＮ層をエッチングストップ層とする。すなわち、第１の処理材は、バッファ層６ａに対するエッチング速度よりも、成長用基板５に対するエッチング速度の方が速い。これにより、バッファ層６ａの裏面Ｓ４が露出する。エッチングガスには、Ｃ４Ｆ８やＳＦ６等のフッ素系ガスを用い、この第１エッチング工程では塩素系のガスは用いない。また、これにより、Ｓｉ基板と上記バッファ層６ａのＡｌＮ層とのエッチングレート比が１００倍以上となる。
【００４３】
上記のような大きなエッチングレート比のため、成長用基板５の裏面Ｓ３の凹凸（ラフネス）が例えば２マイクロメートル（μｍ）程度あったとしても、この凹凸が窒化物半導体層へ、転写されることはない。
もし、この凹凸の状態が解消されない状態でｎ形半導体層１０へのエッチングを行うと、ウェーハ面内で発光層３０の近傍にまでエッチングが進み、発光特性に影響を与える可能性がある。
【００４４】
次に、図６（ｂ）に表したように、塩素系の反応ガス（第２の処理材）によるエッチングを行い、バッファ層６ａであるＡｌＮ層及びｎ形ＧａＮ層１０の厚さを減少させる（第２の処理工程）。このエッチングによる第２の処理工程を、第２エッチング工程と言うことにする。本実施形態では、第２エッチング工程により、バッファ層６ａと、ｎ形ＧａＮ層１０の一部と、を除去する。第２エッチング工程でのエッチングガスには、Ｃｌ２やＢＣｌ３等の塩素系ガスが用いられる。また、エッチングガスにＡｒガスを混合すると、物理的なエッチングも加わるため、ＡｌＮ層とＧａＮ層とのエッチングレート比が小さくなる。これにより、エッチング深さの制御がより容易になる。
【００４５】
図６（ｂ）に表したように、第２エッチング工程でエッチングを行うと、ｎ形半導体層１０の第２主面Ｓ２が露出する。第２主面Ｓ２は、後述するように、微細加工される表面に対応する。
【００４６】
図１０は、第１エッチング工程の前後の状態を例示する断面図である。図１０（ａ）は、第１エッチング工程前のＳＥＭ（Scanning Electron Microscope）観察像、図１０（ｂ）は、第１エッチング工程後のＳＥＭ観察像を表している。
成長用基板５は、初期の厚さは５２５μｍであったが、エッチング時間の短縮のため、研削により６μｍ程度まで薄くした。図１０（ａ）に表したように、この研削後の成長用基板５の裏面Ｓ３に２μｍ程度のラフネスや破砕層が形成されているのがわかる。また、図１０（ｂ）に表したように、第１エッチング工程でのエッチングにより成長用基板５が完全に除去されているのがわかる。また、成長用基板５の裏面Ｓ３のラフネスがバッファ層６ａへ全く転写されていないことも確認することができる。
【００４７】
ここでは、第１エッチング工程を行う前に、成長用基板５を６μｍ程度まで薄くしたが、研削での薄片化の際の、発光層への物理的ダメージを考慮すると、１０μｍ以上の厚さ程度にするのが好ましい。
【００４８】
次に、図７（ａ）に表したように、例えばリソグラフィ技術を用いて、積層体１０ｓをパターニングし、複数の半導体発光素子毎に分断する。このパターニングにおいて、積層体１０ｓの断面は、テーパ形状（メサ形）に形成される。すなわち、例えば、ｎ形半導体層１０のＸ軸に沿う幅は、ｐ形半導体層２０のＸ軸に沿う幅よりも狭い。また、例えば、ｎ形半導体層１０のＹ軸に沿う幅は、ｐ形半導体層２０のＹ軸に沿う幅よりも狭い。
【００４９】
このパターニングにおいて、例えば、層間絶縁膜７のＳｉＯ２膜でエッチングがストップし、層間絶縁膜７が露出する。
【００５０】
そして、テーパ形状の積層体１０ｓの側面を覆うように、保護層（図示せず）を形成する。保護層には、例えば、ＳｉＯ２膜が用いられる。ＳｉＯ２膜のうちで、ｎ形半導体層１０の第２主面Ｓ２を覆う部分を除去する。このとき、ｎ形半導体層１０の第２主面Ｓ２の外縁に沿う部分のＳｉＯ２膜は残しても良い。これにより、ｎ形半導体層１０の外縁に沿う部分が保護層により保護される。
【００５１】
また、このとき、例えば、水酸化カリウムを用いたエッチングにより、露出したｎ形半導体層１０の表面に凹凸を形成することができる。例えば、１ｍｏｌ／ｌの濃度で、７０℃の温度の水酸化カリウムを用い、１５分間のエッチングを行う。このようなウエットエッチングにより、ｎ形半導体層１０の第２主面Ｓ２が粗面化される。第２主面Ｓ２において、ｎ形半導体層１０は、１００ｎｍ以上３０００ｎｍ以下程度の表面粗さを有する。これにより図７（ｂ）に例示した構造となる。
【００５２】
そして、図８に表したように、ｎ形半導体層１０の第２主面Ｓ２の中央を除く部分にｎ側電極５０を形成する。例えば、ｎ側電極５０として、Ｔｉ、Ａｌ、Ｒｈ、Ｉｎ、Ｎｉ、Ｐｔ及びＡｕなどの金属膜を形成し、所定の形状に加工する。
【００５３】
このように、ｎ側電極５０は、例えば、Ｔｉ、Ａｌ、Ｒｈ，Ｉｎ、Ｎｉ、Ｐｔ及びＡｕよりなる群から選択された少なくとも１つを含む。
【００５４】
本実施形態のように、第１エッチング工程及び第２エッチング工程の二段階のエッチングを行うことで、成長用基板５を除去する際の発光層３０へのダメージを抑制することができる。また、ｎ形半導体層１０のエッチング面におけるウェーハ面内での平滑性が優れることにより、半導体発光素子１１０ａの製造歩留まりを大幅に高めることができる。
【００５５】
なお、第１の実施の形態では、図７（ａ）に表した素子分離工程を、第１エッチング工程及び第２エッチング工程の後に行ったが、例えば、図４（ａ）に表したように工程の前後や、図６（ａ）に表したように第１エッチング工程の前後に素子分離工程を行っても良い。その場合は、エッチングガスによる活性層へのダメージを保護する層を適宜設ける。
【００５６】
（第２の実施の形態）
図１１は、実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
すなわち、この製造方法は、バッファ層のパターニング（ステップＳ２０１）と、第１の処理工程（ステップＳ２０２）と、第２の処理工程（ステップＳ２０３）と、を備える。
バッファ層のパターニング（ステップＳ２０１）では、成長用基板の上に形成したバッファ層をパターニングして、第１凹凸形状を形成する処理を行う。
第１の処理工程（ステップＳ２０２）では、成長用基板と、成長用基板の上に形成され、第１凹凸形状を含むバッファ層と、バッファ層の第１凹凸形状の上に形成された窒化物半導体層と、を有する構造体の、窒化物半導体層の側に支持基板を接合した後、第１の処理材を用いて成長用基板を除去する処理を行う。
第２の処理工程（ステップＳ２０３）では、第１の処理工程（ステップＳ２０２）で成長用基板を除去した後、バッファ層及び窒化物半導体層の厚さを、第１の処理材とは異なる第２の処理材を用いて減少させて、窒化物半導体層に第１凹凸形状を反映した第２凹凸形状を形成する処理を行う。
【００５７】
図１２は、実施形態に係る製造方法によって製造された窒化物半導体素子の一例を示す模式的断面図である。
図１２では、窒化物半導体素子の一例として、半導体発光素子１１０ｂを例示している。
【００５８】
図１２に表したように、半導体発光素子１１０ｂは、ｎ形半導体層１０と、ｐ形半導体層２０と、発光層３０と、ｐ側電極４０と、ｎ側電極５０と、を備える。
【００５９】
半導体発光素子１１０ｂでは、ｎ形半導体層１０の主面Ｓ５に微小な凹凸形状（第２凹凸形状Ｃ２）が設けられている。
【００６０】
以下、半導体発光素子１１０ｂの製造方法の例を説明する。  
図１３〜図１６は、第２の実施形態に係る窒化物半導体素子の製造方法の製造方法を例示する工程順模式的断面図である。
図１７〜図２１は、製造方法を例示する拡大模式的断面図である。
図１７は、図１３（ａ）に示すＡ部の拡大模式的断面図を示している。図１７では、図１３（ａ）のＺ軸方向を反対に表している。
図１８〜図２０は、図１５（ａ）に示すＢ部の拡大を表している。
図２１は、図１５（ｂ）に示すＣ部の拡大を表している。
【００６１】
図１３（ａ）に表したように、成長用基板５の上に、バッファ層６ｂを形成し、バッファ層６ｂの上に積層体１０ｓを結晶成長する。成長用基板５には、例えばＳｉ基板が用いられる。
【００６２】
図１７に表したバッファ層６ｂは、例えば、有機金属気層成長（ＭＯＣＶＤ）法によって形成される。
【００６３】
バッファ層６ｂの具体的な作製方法の一例は次のようになる。
まず、成長用基板５に、第１バッファ層６１ｂを形成し、そして、例えばリソグラフィ技術を用いて、第１バッファ層６１ｂをパターニングし、複数の領域に分断する。このパターニングにおいて、第１バッファ層６１ｂのＸ軸に沿う幅は３μｍ程度であり、隣り合う第１バッファ層６１ｂ同士のＸ軸に沿う距離は２μｍ程度である。
【００６４】
次に、第３バッファ層６３ｂの積層を行う。この際、前記の通り第１バッファ層６１ｂがパターニングされているため、第３バッファ層６３ｂは第１バッファ層６１ｂとの界面部からのみ結晶成長する。なお、隣り合う第３バッファ層６３ｂのファセットが合体するコアレッセンス部９０は、第１バッファ層６１ｂがパターニングされた溝部の中央付近に形成される。その後、第２バッファ層６２ｂ、第１バッファ層６１ｂの順に積層を行う。
【００６５】
図１７に表したように、バッファ層６ｂは、第１バッファ層６１ｂ、第２バッファ層６２ｂ及び第３バッファ層６３ｂを数周期繰り返した積層構造を有する場合もある。
【００６６】
第１バッファ層６１ｂには、例えば、Ｉｎｘ８Ａｌｙ８Ｇａ１−ｘ８−ｙ８Ｎ（０＜ｘ８＜１、０＜ｙ８＜１）が用いられる。実施形態の一例では、第１バッファ層６１ｂは、ＡｌＮである。第１バッファ層６１ｂの厚さは、例えば、１０ｎｍである。
【００６７】
第２バッファ層６２ｂには、例えば、Ｉｎｘ９Ａｌｙ９Ｇａ１−ｘ９−ｙ９Ｎ（０＜ｘ９＜１、０＜ｙ９＜１）が用いられる。実施形態の一例では、第２バッファ層６２は、Ａｌ０．７５Ｇａ０．２５Ｎである。第２バッファ層６２ｂの厚さは、例えば、５０ｎｍである。
【００６８】
第３バッファ層６３ｂには、例えば、Ｉｎｘ１０Ａｌｙ１０Ｇａ１−ｘ１０−ｙ１０Ｎ（０＜ｘ１０＜１、０＜ｙ１０＜１）が用いられる。実施形態の一例では、第３バッファ層６３ｂは、ＧａＮである。第３バッファ層６３ｂの厚さは、例えば、２μｍである。
【００６９】
上記のバッファ層６ｂを備えたエピタキシャルウェーハを形成した後、図１３（ｂ）に表したように、ｐ形半導体層２０の上に、層間絶縁膜７となる絶縁膜を形成する。層間絶縁膜７には、例えば、ＳｉＯ２膜が用いられる。この層間絶縁膜７の形成には、例えば、熱ＣＶＤ法が用いられる。
【００７０】
図１４（ａ）に表したように、例えば、フォトリソグラフィ及びエッチングにより、この層間絶縁膜７を所定の形状に加工し、そして蒸着法により、ｐ側電極４０を形成する。例えば、ｐ側電極４０としては、Ｎｉ、Ｐｔ、Ａｇ、Ｔｉ、Ａｌ、Ｉｎ及びＡｕなどを少なくとも１つを含む金属膜である。
【００７１】
図１４（ｂ）に表したように、層間絶縁膜７、及び、ｐ側電極４０を覆うように、第１接合層７１を形成する。例えば、第１接合層７１となる、Ｔｉ膜、Ｐｔ膜及びＡｕ膜がこの順で積層して形成する。
【００７２】
一方、支持基板７３（例えばＳｉ基板）の主面上に、第２接合層７２が形成されている。例えば、支持基板７３の主面上に、第２接合層７２となる、Ａｕ−Ｓｎ膜が形成される。その後、第１接合層７１と第２接合層７２とを互いに接触させて、成長用基板５と支持基板７３とを配置する。この状態で、高温で一定の時間、両基板に圧力を加える。この接合条件の一例は、１ｋＮの加圧を２８０℃の状態で３０分行う。これにより、第１接合層７１と第２接合層７２とが互いに接合される。
【００７３】
次に、成長用基板５の除去を行う。すなわち、図１７に表したバッファ層６ｂの構造において、成長用基板５を上にして、フッ素系の反応ガスによる第１エッチングにおいてＳｉ基板を除去することで、上記バッファ層６１ｂのＡｌＮ層がエッチングストップ層となり、図１８に表した微細な凹凸形状（第１凹凸形状Ｃ１）が形成される。エッチングガスには、Ｃ４Ｆ８やＳＦ６等のフッ素系ガスを用い、この第１エッチング工程では塩素系のガスは用いない。これにより、図１５（ａ）に表したように、微細な凹凸形状（第１凹凸形状Ｃ１）を備えたバッファ層６ｂの上面Ｓ６が形成される。
【００７４】
次に、図１５（ｂ）に表したように、塩素系の反応ガスによる第２エッチング工程を行い、バッファ層６ｂと、ｎ形半導体層１０の一部と、を除去する。エッチングガスには、Ｃｌ２やＢＣｌ３等の塩素系ガスを用いる。また、エッチングガスにＡｒガスを混合すると、物理的なエッチングも加わるため、ＡｌＮ層とＧａＮ層とのエッチングレート比が小さくなるので、エッチング深さの制御がより容易になる。
【００７５】
これにより、バッファ層６ｂの上面Ｓ６に形成された微細な第１凹凸形状Ｃ１がｎ形半導体層１０の主面Ｓ５に転写される。
【００７６】
ここで、図１８〜図２１に沿って、第１凹凸形状が転写される状態を説明する。
図１８に表したように、バッファ層６ｂの上面Ｓ６に第１凹凸形状Ｃ１が形成された状態で第２エッチング工程を行うと、第１凹凸形状Ｃ１が保たれたままバッファ層６ｂのエッチングが進行していく（図１８〜図１９参照）。第１凹凸形状Ｃ１の凹部は、凸部よりも先にｎ形半導体層１０に到達し（図２０参照）、さらにエッチングが進行していく。
【００７７】
そして、バッファ層６ｂが全て除去されると、図２１に表したように、ｎ形半導体層１０の主面Ｓ５に、第１凹凸形状Ｃ１を反映した第２凹凸形状Ｃ２が形成される。バッファ層６ｂのエッチング速度と、ｎ形半導体層１０のエッチング速度と、が等しい場合には、第１凹凸形状Ｃ１と、第２凹凸形状Ｃ２と、が等しくなる。一方、これらのエッチング速度の相違に応じて、第１凹凸形状Ｃ１と、第２凹凸形状Ｃ２と、に相違が生じる。
【００７８】
次に、図１６（ａ）に表したように、例えばリソグラフィ技術を用いて、積層体１０ｓをパターニングし、複数の半導体発光素子毎に分断する。このパターニングにおいて、積層体１０ｓの断面は、テーパ形状（メサ形）に形成される。すなわち、例えば、ｎ形半導体層１０のＸ軸に沿う幅は、ｐ形半導体層２０のＸ軸に沿う幅よりも狭い。また、例えば、ｎ形半導体層１０のＹ軸に沿う幅は、ｐ形半導体層２０のＹ軸に沿う幅よりも狭い。
【００７９】
このパターニングにおいて、例えば、層間絶縁膜７のＳｉＯ２膜でエッチングがストップし、層間絶縁膜７が露出する。
【００８０】
そして、テーパ形状の積層体１０ｓの側面を覆うように、保護層（図示せず）を形成する。保護層には、例えば、ＳｉＯ２膜が用いられる。ＳｉＯ２膜のうちで、ｎ形半導体層１０の第２主面Ｓ２を覆う部分を除去する。このとき、ｎ形半導体層１０の第２主面Ｓ２の外縁に沿う部分のＳｉＯ２膜は残しても良い。これにより、ｎ形半導体層１０の外縁に沿う部分が保護層により保護される。
【００８１】
そして、図１６（ｂ）に表したように、ｎ形半導体層１０の第２主面Ｓ２の中央を除く部分にｎ側電極５０を形成する。例えば、ｎ側電極５０として、Ｔｉ、Ａｌ、Ｒｈ、Ｉｎ、Ｎｉ、Ｐｔ及びＡｕなどの金属膜を形成し、所定の形状に加工する。
【００８２】
このように、ｎ側電極５０は、例えば、Ｔｉ、Ａｌ、Ｒｈ，Ｉｎ、Ｎｉ、Ｐｔ及びＡｕよりなる群から選択された少なくとも１つを含む。
【００８３】
本実施形態のように、第１バッファ層６１ｂをパターニングしてあるエピタキシャルウェーハに二段階のエッチングを行うことで、ｎ形半導体層１０の主面Ｓ５に微細な第２凹凸形状Ｃ２が形成される。これにより、主面Ｓ５からの光の取り出し効率に優れた構造の作製が可能となる。また、成長用基板５を除去した後にリソグラフィ技術やナノインプリント技術などで、微細な凹凸を形成する必要が無いため、工程の短縮が可能となる。
【００８４】
なお、この第２の実施の形態では、図１６（ａ）に表した素子分離工程を、第１エッチング工程及び第２エッチング工程の後に行ったが、例えば、図１３（ａ）の工程の前後や、図１４（ａ）の第１エッチングの前後に素子分離工程を行っても良い。その場合は、エッチングガスによる活性層へのダメージを保護する層を適宜設ける。また、第２の実施の形態では、バッファ層のパターニング（ステップＳ２０１）及び積層体１０ｓの成長を含む行い、行っているが、予めバッファ層がパターニングされ、その上に積層体１０ｓが形成されたエピタキシャルウェーハを用いるようにしてもよい。
【００８５】
（第３の実施の形態）
図２２〜図２４は、実施形態を例示する拡大模式的断面図である。
図２２〜図２４では、バッファ層の部分の拡大図を表している。
図２２に表したように、実施形態では、バッファ層６ｃが複数の領域に分割して形成されている。すなわち、バッファ層６ｃは、成長用基板５の主面５ａ上に所定の間隔で設けられている。
【００８６】
バッファ層６ｃには、例えばＡｌＮが用いられる。バッファ層６ｃは、成長用基板５の主面５ａ上に例えばＡｌＮ層を積層した後、フォトリソグラフィ及びエッチング等によって複数の領域に分割される。バッファ層６ｃの一つの領域は、例えば六角柱形状に形成される。実施形態では、六角柱形状のバッファ層６ｃの領域が、約１μｍの間隔で配置されている。バッファ層６ｃが形成された部分以外には、成長用基板５の表面が露出している。
【００８７】
この状態でバッファ層６ｃの上にｎ形半導体層１０等、積層体１０ｓを形成する。バッファ層６ｃの上に成長するｎ形半導体層１０は、バッファ層６ｃの上方向のみならず横方向にも成長する。バッファ層６ｃがＡｌＮ、成長用基板５がＳｉの場合、ＡｌＮ上と、Ｓｉ上と、でｎ形半導体層１０であるＧａＮの原料分子の吸着、解離の確率が異なる。このため、Ｓｉ表面よりもＡｌＮ表面の方がＧａＮの結晶成長が促進される。これにより、隣り合うバッファ層６ｃのそれぞれで成長したｎ形半導体層１０は、成長途中で結合して一体の膜となる。隣り合うバッファ層６ｃの間には、ｎ形半導体層１０の成長していない空洞領域が形成される。
【００８８】
その後、図２３に表したように、成長用基板５を除去する（第１処理工程）。例えば、成長用基板５を研削してある程度除去したのち、わずかに残った成長用基板５を、例えばＳＦ６ガスをエッチャントとするドライエッチングによって除去する。なお、成長用基板５の除去には、第１エッチング工程を適用してもよい。これにより、ｎ形半導体層１０の第２主面Ｓ２側には、複数の領域に分割して形成されたバッファ層６ｃが残る状態になる。このバッファ層６ｃは、図１２で表した微小な第２凹凸形状Ｃ２と同様な効果を発揮する。
【００８９】
さらに、図２３に表した状態から、第２処理工程（例えば、第２エッチング工程）を行ってもよい。
図２４は、第２エッチング工程を施した状態を例示する拡大模式的断面図である。
図２３に表した状態から第２エッチング工程を施すと、バッファ層６ｃの間から露出するｎ形半導体層１０がエッチングされる。ｎ形半導体層１０は面方位に沿ってエッチングされ、例えば断面がＶ字型に形成される。また、バッファ層６ｃもテーパ状にエッチングされる。エッチングの進行度合いによって、エッチングされずに残るバッファ層６ｃ及びｎ形半導体層１０は、突起状に残ることになる。このようなバッファ層６ｃ及びｎ形半導体層１０の形状により、図７（ｂ）に例示した、ｎ形半導体層１０の第２主面Ｓ２が粗面化された構造と同様な効果を発揮する。
【００９０】
以上説明したように、実施形態に係る窒化物半導体素子の製造方法によれば、製造歩留まりを向上することができる。
【００９１】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【００９２】
また、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【００９３】
また、実施形態において、第１エッチング工程及び第２エッチング工程として、いずれもドライエッチングを用いる例を示したが、第１エッチング工程及び第２エッチング工程の少なくとも一方をウェットエッチングで行ってもよい。
また、実施形態において、窒化物半導体素子の例として半導体発光素子を説明したが、窒化物半導体素子は半導体発光素子に限定されず、ＨＥＭＴ（High Electron Mobility Transistor）、フォトダイオード等の電子デバイスに適用することも可能である。
【００９４】
また、電極、半導体層、基板及び接合層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００９５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９６】
５…成長用基板、６ａ、６ｂ、６ｃ…バッファ層、７…層間絶縁層、１０…ｎ形半導体層、１０ｓ…積層体、２０…ｐ形半導体層、３０…発光層、３１…障壁層、３２…井戸層、３３…ｎ側中間層、３４…ｐ側中間層、４０…ｐ側電極、５０…ｎ側電極、６１ａ、６１ｂ…第１バッファ層、６２ａ、６２ｂ…第２バッファ層、６３ｂ…第２バッファ層、７１…第１接合層、７２…第２接合層、７３…支持基板、９０…コアレッセンス部、１１０ａ、１１０ｂ…半導体発光素子
【図１】
0005450683.tif 000002
【図２】
0005450683.tif 000003
【図３】
0005450683.tif 000004
【図４】
0005450683.tif 000005
【図５】
0005450683.tif 000006
【図６】
0005450683.tif 000007
【図７】
0005450683.tif 000008
【図８】
0005450683.tif 000009
【図９】
0005450683.tif 000010
【図１１】
0005450683.tif 000011
【図１２】
0005450683.tif 000012
【図１３】
0005450683.tif 000013
【図１４】
0005450683.tif 000014
【図１５】
0005450683.tif 000015
【図１６】
0005450683.tif 000016
【図１７】
0005450683.tif 000017
【図１８】
0005450683.tif 000018
【図１９】
0005450683.tif 000019
【図２０】
0005450683.tif 000020
【図２１】
0005450683.tif 000021
【図２２】
0005450683.tif 000022
【図２３】
0005450683.tif 000023
【図２４】
0005450683.tif 000024
【図１０】
0005450683.tif 000025