(57)【特許請求の範囲】
【請求項１】
（Ａ）制御電極、
（Ｂ）第１電極及び第２電極、並びに、
（Ｃ）第１電極と第２電極の間であって、絶縁層を介して制御電極と対向して設けられた能動層、
を備えた３端子型電子デバイスであって、
能動層は、ナノシートの集合体から成り、
ナノシートの平均サイズをＬS、第１電極と第２電極の間隔をＤとしたとき、ＬS／Ｄ≧１０を満足する３端子型電子デバイス。
【請求項２】
（Ａ）第１電極及び第２電極、並びに、
（Ｂ）第１電極と第２電極の間に設けられた能動層、
を備えた２端子型電子デバイスであって、
能動層は、ナノシートの集合体から成り、
ナノシートの平均サイズをＬS、第１電極と第２電極の間隔をＤとしたとき、ＬS／Ｄ≧１０を満足する２端子型電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ等を構成する３端子型電子デバイス、及び、化学物質センサー等を構成する２端子型電子デバイスに関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）において、グラフェンや還元グラフェン酸化物（Reduced Graphene Oxide，ＲＧＯ）から成るナノシートを基板上に敷き詰めることでチャネル形成領域を形成する技術が検討されている（例えば、非特許文献１：Nano Letters 7, 3499 (2007)、非特許文献２：Nature Nanotechnology 3, 270 (2008)、非特許文献３：Advanced Materials 20, 3440 (2008) 参照）。また、グラフェンやＲＧＯから成るナノシートを利用したガスセンサーが、例えば、非特許文献４：Applied Physics Letters 94, 083111 (2009) から知られている。ＲＧＯは、グラファイトを酸化して得られる酸化グラフェンシートを化学的に還元して得られるナノシートであり、様々な官能基がｓｐ3結合を形成しているため、グラフェンに比べて伝導度は低いが、各種の溶媒に高い濃度で可溶であるという利点を有する。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Nano Letters 7, 3499 (2007)
【非特許文献２】Nature Nanotechnology 3, 270 (2008)
【非特許文献３】Advanced Materials 20, 3440 (2008)
【非特許文献４】Applied Physics Letters 94, 083111 (2009)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ナノシートにあっては、ナノシート内部よりも、ナノシート間の電気抵抗が大きい。そのため、ＴＦＴのチャネル形成領域をナノシートから構成する場合、ＴＦＴのチャネル長がナノシートの平均サイズに概ね等しいとき、チャネル形成領域におけるナノシート間の電気抵抗値が大きくばらつき、これが、特性（例えば、キャリア移動度）バラツキの発生原因となっている。また、センサーにおいても、２つの電極間におけるナノシート間の電気抵抗値が大きくばらつき、これがセンサーの特性バラツキの発生原因となっている。
【０００５】
従って、本発明の目的は、特性バラツキの少ない３端子型電子デバイス及び２端子型電子デバイスを提供することにある。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための本発明の第１の態様あるいは第２の態様に係る３端子型電子デバイスは、
（Ａ）制御電極、
（Ｂ）第１電極及び第２電極、並びに、
（Ｃ）第１電極と第２電極の間であって、絶縁層を介して制御電極と対向して設けられた能動層、
を備えた３端子型電子デバイスであって、
能動層は、ナノシートの集合体から成る。
【０００７】
そして、本発明の第１の態様に係る３端子型電子デバイスにあっては、ナノシートの平均サイズをＬS、第１電極と第２電極の間隔をＤとしたとき、ＬS／Ｄ≧１０を満足する。
【０００８】
また、本発明の第２の態様に係る３端子型電子デバイスにあっては、ナノシートの平均サイズをＬS、第１電極と第２電極の間隔をＤ、第１電極及び第２電極の長さをＬEとしたとき、Ｄ×ＬE≧３×１０2×ＬS2を満足する。
【０００９】
上記の目的を達成するための本発明の第１の態様あるいは第２の態様に係る２端子型電子デバイスは、
（Ａ）第１電極及び第２電極、並びに、
（Ｂ）第１電極と第２電極の間に設けられた能動層、
を備えた２端子型電子デバイスであって、
能動層は、ナノシートの集合体から成る。
【００１０】
そして、本発明の第１の態様に係る２端子型電子デバイスにあっては、ナノシートの平均サイズをＬS、第１電極と第２電極の間隔をＤとしたとき、ＬS／Ｄ≧１０を満足する。
【００１１】
また、本発明の第２の態様に係る２端子型電子デバイスにあっては、ナノシートの平均サイズをＬS、第１電極と第２電極の間隔をＤ、第１電極及び第２電極の長さをＬEとしたとき、Ｄ×ＬE≧３×１０2×ＬS2を満足する。
【発明の効果】
【００１２】
本発明の第１の態様に係る３端子型電子デバイスあるいは２端子型電子デバイスにあっては、ＬS／Ｄ≧１０を満足する。即ち、第１電極と第２電極との間は、第１電極と第２電極の間隔と比較して十分に大きなナノシートが配されている。また、本発明の第２の態様に係る３端子型電子デバイスあるいは本発明の第２の態様に係る２端子型電子デバイスにあっては、Ｄ×ＬE≧３×１０2×ＬS2を満足する。即ち、第１電極と第２電極の間隔Ｄと第１電極及び第２電極の長さＬEとの積（即ち、能動層の占める面積）は、ナノシートの平均面積の３×１０2倍以上、大きい。云い換えれば、能動層には多数の（３×１０2個以上の）ナノシートが存在する。従って、第１電極と第２電極の間に設けられた能動層の電気抵抗値のバラツキを抑えることができ、３端子型電子デバイスの特性バラツキ（例えば、キャリア移動度のバラツキ）、２端子型電子デバイスの特性バラツキの発生を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】図１の（Ａ）及び（Ｂ）は、実施例１の３端子型電子デバイスの製造方法の概要を説明するための基体等の模式的な一部端面図である。
【図２】図２の（Ａ）及び（Ｂ）は、それぞれ、ＬS／Ｄとキャリア移動度バラツキの関係、及び、Ｄ×ＬEとキャリア移動度バラツキの関係を評価した結果を示すグラフである。
【図３】図３は、ナノシート集合体（多数のナノシートから構成された薄膜）のシート抵抗値Ｒsheetの構成を模式的に示す図である。
【図４】図４の（Ａ）及び（Ｂ）は、実施例２の３端子型電子デバイスの製造方法の概要を説明するための基体等の模式的な一部端面図である。
【図５】図５の（Ａ）及び（Ｂ）は、実施例３の３端子型電子デバイスの製造方法の概要を説明するための基体等の模式的な一部端面図である。
【図６】図６の（Ａ）〜（Ｃ）は、実施例４の３端子型電子デバイスの製造方法の概要を説明するための基体等の模式的な一部端面図である。
【図７】図７の（Ａ）及び（Ｂ）は、実施例５の２端子型電子デバイスの模式的な一部断面図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、実施例に基づき本発明を説明するが、本発明は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本発明の第１の態様及び第２の態様に係る３端子型電子デバイス及び２端子型電子デバイス、全般に関する説明
２．実施例１（本発明の第１の態様及び第２の態様に係る３端子型電子デバイス）
３．実施例２（実施例１の変形）
４．実施例３（実施例１の変形）
５．実施例４（実施例１の変形）
６．実施例５（本発明の第１の態様及び第２の態様に係る２端子型電子デバイス、その他）
【００１５】
［本発明の第１の態様及び第２の態様に係る３端子型電子デバイス及び２端子型電子デバイス、全般に関する説明］
本発明の第１の態様あるいは第２の態様に係る３端子型電子デバイスあるいは２端子型電子デバイス（以下、これらを総称して、単に、『本発明の電子デバイス』と呼ぶ場合がある）において、ナノシートとは、一辺の長さが数十ナノメートルから数百ミクロンの大きさで、厚さが数原子層以下の材料を指す。代表的なナノシートとして、炭素原子１層から成るグラフェン（還元グラフェン酸化物，ＲＧＯを含む）から成るナノシートや、ＭｏＳ2、ＳｎＳ2、ＧａＳｅといった半導体材料から成るナノシートを挙げることができる。これらのナノシートを溶媒に分散させることで、溶液プロセス（例えば、塗布法）に基づき、大面積の薄膜を成膜することができる。ナノシートを用いて溶液プロセスで薄膜を基体上に成膜すると、ナノシートが基体上に堆積（積層）して基体を覆うため、電子は、ナノシートからナノシートへと伝導して、電極間を横断することができる。このとき、ナノシート集合体（多数のナノシートから構成された薄膜）のシート抵抗値Ｒsheetは、（Ｒintra＋Ｒinter）の総和となる（図３の模式図参照）。ここで、Ｒintraは、ナノシート内部の電気抵抗値であり、Ｒinterは、ナノシート間の電気抵抗値である。シート抵抗値Ｒsheetが、ＲintraとＲinterの総和となる理由は、図３に示すように、（Ｒintra＋Ｒinter）の直列接続が、並列に、多数、存在するためである。尚、図３中、電流の流れる方向に対して垂直に配された抵抗成分（Ｒintra）には電流が流れないため（あるいは流れても僅かであるが故に）、無視することができる。
【００１６】
ナノシートの平均サイズＬSは、ナノシートを適切な倍率の顕微鏡で観察してナノシートの面積Ｓを求め、面積Ｓの平方根の平均値を計算することで得ることができる。
【００１７】
本発明の第１の態様あるいは第２の態様に係る３端子型電子デバイスとして、電界効果型トランジスタ（より具体的には、薄膜トランジスタ）を挙げることができるし、本発明の第１の態様あるいは第２の態様に係る２端子型電子デバイスとして、例えば、ＮＯ2ガス、Ｏ2ガス、ＮＨ3ガス、スチレンガス、ヘキサンガス、オクタンガス、デカンガス、トリメチルベンゼンガスを検知する化学物質センサーを挙げることができる。ナノシートをＴＦＴや化学物質センサーに用いる場合、能動層の厚さを原子層１層程度まで薄くしなければ機能を発現しない場合がある。例えば、グラフェンはキャリア濃度が高いため、能動層の厚さが数原子層以下でなければ電界効果による電流変調を示さない場合がある。また、化学物質センサーでは比表面積を大きくする必要があるため、能動層（化学物質検知層）の厚さは１層であることが望ましい。
【００１８】
ここで、電界効果型トランジスタとして、ボトムゲート／ボトムコンタクト型、ボトムゲート／トップコンタクト型、トップゲート／ボトムコンタクト型、トップゲート／トップコンタクト型を挙げることができる。ナノシートを分散した溶液を用いて、塗布法に基づき能動層を基体上に形成することで、電界効果型トランジスタにおけるチャネル形成領域をナノシートの集合体から得ることができる。
【００１９】
より具体的には、ボトムゲート／ボトムコンタクト型の電界効果型トランジスタは、
（ａ）支持体上に形成されたゲート電極（制御電極に相当する）、
（ｂ）ゲート電極及び支持体上に形成されたゲート絶縁膜（絶縁層に相当し、且つ、基体に相当する）、
（ｃ）ゲート絶縁膜上に形成されたソース／ドレイン電極（第１電極及び第２電極に相当する）、並びに、
（ｄ）ソース／ドレイン電極の間であってゲート絶縁膜上に形成され、能動層によって構成されたチャネル形成領域、
を備えている。
【００２０】
また、ボトムゲート／トップコンタクト型の電界効果型トランジスタは、
（ａ）支持体上に形成されたゲート電極（制御電極に相当する）、
（ｂ）ゲート電極及び支持体上に形成されたゲート絶縁膜（絶縁層に相当し、且つ、基体に相当する）、
（ｃ）ゲート絶縁膜上に形成され、能動層によって構成されたチャネル形成領域を含むチャネル形成領域構成層、並びに、
（ｄ）チャネル形成領域構成層上に形成されたソース／ドレイン電極（第１電極及び第２電極に相当する）、
を備えている。
【００２１】
また、トップゲート／ボトムコンタクト型の電界効果型トランジスタは、
（ａ）基体上に形成されたソース／ドレイン電極（第１電極及び第２電極に相当する）、
（ｂ）ソース／ドレイン電極の間の基体上に形成され、能動層によって構成されたチャネル形成領域、
（ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁膜（絶縁層に相当する）、並びに、
（ｄ）ゲート絶縁膜上に形成されたゲート電極（制御電極に相当する）、
を備えている。
【００２２】
また、トップゲート／トップコンタクト型の電界効果型トランジスタは、
（ａ）基体上に形成され、能動層によって構成されたチャネル形成領域を含むチャネル形成領域構成層、
（ｂ）チャネル形成領域構成層上に形成されたソース／ドレイン電極（第１電極及び第２電極に相当する）、
（ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁膜（絶縁層に相当する）、並びに、
（ｄ）ゲート絶縁膜上に形成されたゲート電極（制御電極に相当する）、
を備えている。
【００２３】
本発明の電子デバイスにおいて、能動層を形成するための塗布法として、スピンコート法；浸漬法；キャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を例示することができる。また、ナノシートを分散させるための溶媒として、水、トルエン、クロロホルム、ヘキサン、メタノール、エタノールといった無極性又は極性の低い有機溶媒を例示することができるし、ＤＭＦ（Ｎ，Ｎ−ジメチルホルムアミド）、ＮＭＰ（Ｎ−メチルピロリドン）といった極性溶媒を例示することもできる。
【００２４】
基体は、酸化ケイ素系材料（例えば、ＳｉＯXやスピンオンガラス（ＳＯＧ））；窒化ケイ素（ＳｉＮY）；酸窒化ケイ素（ＳｉＯＮ）；酸化アルミニウム（Ａｌ2Ｏ3）；金属酸化物高誘電絶縁膜から構成することができる。基体をこれらの材料から構成する場合、基体を、以下に挙げる材料から適宜選択された支持体上に（あるいは支持体の上方に）形成すればよい。即ち、支持体として、あるいは又、上述した基体以外の基体として、ポリメチルメタクリレート（ポリメタクリル酸メチル，ＰＭＭＡ）やポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）に例示される有機ポリマー（高分子材料から構成された可撓性を有するプラスチック・フィルムやプラスチック・シート、プラスチック基板といった高分子材料の形態を有する）を挙げることができる。このような可撓性を有する高分子材料から構成された基体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への本発明の電子デバイスの組込みあるいは一体化が可能となる。あるいは又、基体（あるいは支持体）として、各種ガラス基板や石英基板；表面に絶縁膜が形成された各種ガラス基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成されたシリコン基板、表面に絶縁膜が形成された導電性基板（金やアルミニウム、ステンレス鋼等の金属や合金から成る基板、高配向性グラファイトから成る基板）を挙げることができる。
【００２５】
本発明の電子デバイスにおいて、制御電極や第１電極、第２電極、必要に応じて形成された各種の配線を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン等の導電性物質を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、制御電極や第１電極、第２電極、各種の配線を構成する材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）を挙げることもできる。
【００２６】
本発明の電子デバイスにおいて、制御電極や第１電極、第２電極、各種の配線の形成方法として、これらを構成する材料にも依るが、物理的気相成長法（ＰＶＤ法）；ＭＯＣＶＤ法を含む各種の化学的気相成長法（ＣＶＤ法）；スピンコート法；浸漬法；キャスト法；上述した各種の印刷法；スタンプ法；上述した各種のコーティング法；リフト・オフ法；ゾル−ゲル法；電着法；シャドウマスク法；電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法；及び、スプレー法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。尚、ＰＶＤ法として、（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、（ｄ）ＤＣ（direct current）法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。
【００２７】
更には、本発明の電子デバイスにおいて、絶縁層（基体に相当する場合がある）やゲート絶縁膜を構成する材料として、酸化ケイ素系材料；窒化ケイ素（ＳｉＮY）；酸化アルミニウム（Ａｌ2Ｏ3）等の金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ−２（アミノエチル）３−アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３−メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、酸化シリコン（ＳｉＯX）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率ＳｉＯ2系材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。
【００２８】
また、絶縁層やゲート絶縁膜の形成方法として、上述の各種ＰＶＤ法；各種ＣＶＤ法；スピンコート法；上述した各種印刷法；上述した各種コーティング法；浸漬法；キャスティング法；ゾル−ゲル法；電着法；シャドウマスク法；及び、スプレー法の内のいずれかを挙げることができる。あるいは又、絶縁層やゲート絶縁膜は、制御電極の表面を酸化あるいは窒化することによって形成することができるし、制御電極の表面に酸化膜や窒化膜を成膜することで得ることもできる。制御電極の表面を酸化する方法として、制御電極を構成する材料にも依るが、Ｏ2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、制御電極の表面を窒化する方法として、制御電極を構成する材料にも依るが、Ｎ2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、Ａｕ電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、制御電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的に制御電極表面を被覆することで、制御電極の表面に絶縁層やゲート絶縁膜を形成することもできる。あるいは又、制御電極の表面をシラノール誘導体（シランカップリング剤）により修飾することで、絶縁層やゲート絶縁膜を形成することもできる。
【００２９】
電子デバイスを、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体に多数の電子デバイスを集積したモノリシック集積回路としてもよいし、各電子デバイスを切断して個別化し、ディスクリート部品として使用してもよい。また、電子デバイスを樹脂にて封止してもよい。
【実施例１】
【００３０】
実施例１は、本発明の第１の態様及び第２の態様に係る３端子型電子デバイス、具体的には、電界効果型トランジスタ、より具体的には、薄膜トランジスタ（ＴＦＴ）に関する。実施例１あるいは後述する実施例２〜実施例４の３端子型電子デバイスは、
（Ａ）制御電極（ゲート電極１４が相当する）、
（Ｂ）第１電極及び第２電極（ソース／ドレイン電極１６が相当する）、並びに、
（Ｃ）第１電極と第２電極の間であって、絶縁層（ゲート絶縁膜１５が相当する）を介して制御電極１４と対向して設けられた能動層２０、
を備えた３端子型電子デバイスである。
【００３１】
ここで、実施例１の３端子型電子デバイスは、より具体的には、図１の（Ｂ）に模式的な一部断面図を示すように、ボトムゲート／ボトムコンタクト型の薄膜トランジスタ（ＴＦＴ）であり、
（ａ）支持体１０上に形成されたゲート電極１４（制御電極に相当する）、
（ｂ）ゲート電極１４及び支持体１０上に形成されたゲート絶縁膜１５（絶縁層に相当し、且つ、基体１３に相当する）、
（ｃ）ゲート絶縁膜１５上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、並びに、
（ｄ）ソース／ドレイン電極１６の間であってゲート絶縁膜１５上に形成され、能動層２０によって構成されたチャネル形成領域１７、
を備えている。
【００３２】
そして、能動層２０（チャネル形成領域１７）は、ナノシート２１の集合体、具体的には、還元グラフェン酸化物（ＲＧＯ）から成るナノシート２１の集合体から構成されている。ここで、平均サイズＬSが２μｍのナノシートを使用した。尚、図面においては、ナノシート２１を、便宜上、丸印で表示する場合がある。
【００３３】
そして、実施例１の３端子型電子デバイスにあっては、本発明の第１の態様に係る３端子型電子デバイスの構成要件に沿って説明すると、ナノシートの平均サイズをＬS、第１電極と第２電極の間隔をＤとしたとき、ＬS／Ｄ≧１０を満足する。具体的には、第１電極と第２電極の間隔（ソース／ドレイン電極１６の間隔）Ｄを０．２μｍとした３端子型電子デバイス（薄膜トランジスタ）を作製した。尚、制御電極（ゲート電極１４）の長さＬC、第１電極及び第２電極の長さをＬEを１００μｍとした。そしてＬS／Ｄとキャリア移動度の関係を調べるために、各種のＴＦＴを試作した。具体的には、ＬC＝１００μｍ、一定とし、Ｄの異なる各種のＴＦＴを試作し、キャリア移動度バラツキを評価した。その結果を、図２の（Ａ）に示す。ここで、キャリア移動度バラツキとは、キャリア移動度測定値の標準偏差（σ）を、キャリア移動度測定値の平均値で除した値である。
【００３４】
図２の（Ａ）から、ＬS／Ｄの値が大きくなるに従い、キャリア移動度バラツキは減少していく。即ち、ソース／ドレイン電極１６の間に、ソース／ドレイン電極１６の間隔と比較して十分に大きなナノシートを配することによって、ソース／ドレイン電極１６の間に設けられた能動層２０の電気抵抗値のバラツキを抑えることができ、３端子型電子デバイスのキャリア移動度のバラツキ発生を抑制することができる。このように、ソース／ドレイン電極１６の間に、ソース／ドレイン電極１６の間隔と比較して十分に大きなナノシートを配する場合、ソース／ドレイン電極１６の間の能動層２０のシート抵抗値Ｒsheetは、専ら、Ｒintraとなり、能動層２０の電気抵抗値のバラツキを抑えることができる。
【００３５】
また、実施例１の３端子型電子デバイスにあっては、本発明の第２の態様に係る３端子型電子デバイスの構成要件に沿って説明すると、Ｄ×ＬE≧３×１０2×ＬS2を満足する。具体的には、以下の表１に示す３端子型電子デバイスを試作し、キャリア移動度バラツキを評価した。その結果を、図２の（Ｂ）に示す。
【００３６】
［表１］
試料      Ｄ（μｍ）    ＬE（μｍ）     Ｄ×ＬE（ｍ2）       Ｄ×ＬE／ＬS2
１      ２．５            ３４        ８．５×１０-11      ２．１×１０
２      ２．５          １００        ２．５×１０-10      ６．３×１０
３      ２．５          ５６０        １．４×１０-9       ３．５×１０2
４      ２．５        ２７００        ６．８×１０-9       １．７×１０3
５      ６．５          １００        ６．５×１０-10      １．６×１０2
６      ６．５          ９００        ５．９×１０-9       １．５×１０3
７    １８．５          １００        １．９×１０-9       ４．６×１０2
８    １８．５          ３００        ５．６×１０-9       １．４×１０3
９    ５４．５          １００        ５．５×１０-9       １．４×１０3
１０    ５４．５          ９００        ４．９×１０-8       １．２×１０4
【００３７】
図２の（Ｂ）から、Ｄ×ＬE／ＬS2の値が３×１０2以上であるとき、キャリア移動度バラツキが減少することが判った。即ち、ＬS／Ｄの値が約１の状態にあっては、ソース／ドレイン電極１６の間を、１つのナノシートが橋渡しする状態［即ち、シート抵抗値Ｒsheet＝Ｒintraの状態］と、複数のナノシートが橋渡しする状態［即ち、シート抵抗値Ｒsheet＝（Ｒintra＋Ｒinter）の状態］とが混在し、これが、特性バラツキ発生の原因となる（表１の試料１及び試料２参照）。然るに、Ｄ×ＬE≧３×１０2×ＬS2を満足することによって、即ち、第１電極と第２電極の間隔Ｄと第１電極及び第２電極の長さＬEとの積（能動層２０の占める面積）を、ナノシートの平均面積の３×１０2倍以上、大きくすることで、云い換えれば、能動層２０に多数のナノシートを存在させることによって、制御電極（ゲート電極１４）の単位長さ当たりの能動層２０のシート抵抗値Ｒsheetが平均化され、ソース／ドレイン電極１６の間に設けられた能動層２０の電気抵抗値のバラツキを抑えることができ、３端子型電子デバイスのキャリア移動度のバラツキ発生を抑制することができる。
【００３８】
ＬS／Ｄ≧１０とするとき、キャリア移動度のバラツキは７％以下となった。あるいは又、Ｄ×ＬE≧３×１０2×ＬS2とするとき、キャリア移動度のバラツキは７％以下となった。キャリア移動度のバラツキを７％以下に抑えることによって、オン電流のバラツキを少なくすることができることが経験的に判っており、例えば、３端子型電子デバイス（薄膜トランジスタ）を有機エレクトロルミネッセンス表示装置用の駆動ＴＦＴとして用いる場合、発光素子間の輝度バラツキを補償回路によって容易に補正することができ、高いユニフォーミティを有する鮮明な画像を表示することが可能になる。
【００３９】
以下、基体等の模式的な一部端面図である図１の（Ａ）及び（Ｂ）を参照して、実施例１の３端子型電子デバイス（電界効果型トランジスタ）の製造方法の概要を説明する。
【００４０】
予め、ナノシート２１を含む溶液を調製しておく。具体的には、グラファイト粉末（１００メッシュ通過品）５００ミリグラムにＮａＮＯ3３８２ミリグラムとＨ2ＳＯ4１７ミリリットルとＫＭＯ4２．２９グラムを加えて、室温で５日間攪拌して、グラファイトを酸化させた。得られた懸濁液を、５重量％のＨ2ＳＯ4５０ミリリットルで希釈し、３０重量％のＨ2Ｏ2を数滴加えた後、遠心分離した上澄みを３重量％のＨ2ＳＯ4と０．５重量％のＨ2Ｏ2混合溶液で１０回置換することでイオンの除去を行った。この沈殿物を純水に分散させることで酸化グラフェン（ＧＯ）分散液を得た。尚、ＧＯ分散液から酸とイオンを完全に除去するために、６０時間、透析を行った。そして、ＧＯ分散液を、ｐＨ１０、濃度０．４ミリグラム／ミリリットルに調製した後、ヒドラジン（ＧＯとヒドラジンの重量比１：１）を加え、アルゴンガス雰囲気９５゜Ｃで１時間還元を行った。その後、分散液を速やかに透析し、残留ヒドラジンを除去することで、ＲＧＯ分散液（ナノシート２１を含む溶液）を得た。
【００４１】
［工程−１００］
先ず、支持体１０上にゲート電極１４を形成する。具体的には、ガラス基板１１の表面に形成されたＳｉＯ2から成る絶縁膜１２上に、ゲート電極１４を形成すべき部分が除去されたレジスト層（図示せず）を、リソグラフィ技術に基づき形成する。その後、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ゲート電極１４としての金（Ａｕ）層を、順次、真空蒸着法にて全面に成膜し、その後、レジスト層を除去する。こうして、所謂リフト・オフ法に基づき、ゲート電極１４を得ることができる。
【００４２】
［工程−１１０］
次に、ゲート電極１４を含む支持体１０（より具体的には、ガラス基板１１の表面に形成された絶縁膜１２）上に、基体１３に相当するゲート絶縁膜１５を形成する。具体的には、ＳｉＯ2から成るゲート絶縁膜１５を、スパッタリング法に基づきゲート電極１４及び絶縁膜１２上に形成する。ゲート絶縁膜１５の成膜を行う際、ゲート電極１４の一部をハードマスクで覆うことによって、ゲート電極１４の取出部（図示せず）をフォトリソグラフィ・プロセス無しで形成することができる。
【００４３】
［工程−１２０］
その後、ゲート絶縁膜１５の上に、金（Ａｕ）層から成るソース／ドレイン電極１６を形成する（図１の（Ａ）参照）。具体的には、密着層としての厚さ約０．５ｎｍのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１６として厚さ約２５ｎｍの金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、ゲート絶縁膜１５の一部をハードマスクで覆うことによって、ソース／ドレイン電極１６をフォトリソグラフィ・プロセス無しで形成することができる。
【００４４】
［工程−１３０］
次いで、能動層２０を、上述したナノシート２１を含む溶液を用いて、塗布法に基づき基体１３上に形成する。具体的には、予め調製されたナノシート２１を含む溶液を用いて、スピンコート法により、全面にナノシート２１を含む溶液を塗布し、乾燥させることで、能動層２０をゲート絶縁膜１５及びソース／ドレイン電極１６上に形成することができる（図１の（Ｂ）参照）。
【００４５】
［工程−１４０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、ボトムゲート／ボトムコンタクト型のＦＥＴ（具体的には、ＴＦＴ）を得ることができる。
【００４６】
実施例１、あるいは、後述する実施例２〜実施例４の３端子型電子デバイス（具体的には、ＦＥＴ）にあっては、第１電極及び第２電極（ソース／ドレイン電極１６）に所定の電圧を印加し、更には、制御電極（ゲート電極１４）に電圧を印加することによって、能動層２０を流れる電流の制御（変調）を行うことができる。
【実施例２】
【００４７】
実施例２は、実施例１の変形である。実施例２にあっては、３端子型電子デバイスを、ボトムゲート／トップコンタクト型のＦＥＴ（具体的には、ＴＦＴ）とした。実施例２の電界効果型トランジスタは、図４の（Ｂ）に模式的な一部断面図を示すように、
（ａ）支持体１０上に形成されたゲート電極１４（制御電極に相当する）、
（ｂ）ゲート電極１４及び支持体１０上に形成されたゲート絶縁膜１５（絶縁層に相当し、且つ、基体１３に相当する）、
（ｃ）ゲート絶縁膜１５上に形成され、能動層２０によって構成されたチャネル形成領域１７を含むチャネル形成領域構成層１８、並びに、
（ｄ）チャネル形成領域構成層１８上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、
を備えている。
【００４８】
以下、基体等の模式的な一部端面図である図４の（Ａ）及び（Ｂ）を参照して、実施例２の３端子型電子デバイス（電界効果型トランジスタ）の製造方法の概要を説明する。
【００４９】
［工程−２００］
先ず、実施例１の［工程−１００］と同様にして、支持体１０上にゲート電極１４を形成した後、実施例１の［工程−１１０］と同様にして、ゲート電極１４を含む支持体（より具体的には絶縁膜１２）上に、基体１３に相当するゲート絶縁膜１５を形成する。
【００５０】
［工程−２１０］
次いで、実施例１の［工程−１３０］と同様にして、能動層２０を基体１３の上に形成する（図４の（Ａ）参照）。こうして、チャネル形成領域１７を含むチャネル形成領域構成層１８を形成することができる。
【００５１】
［工程−２２０］
その後、チャネル形成領域構成層１８の上に、チャネル形成領域１７を挟むようにソース／ドレイン電極１６を形成する（図４の（Ｂ）参照）。具体的には、実施例１の［工程−１２０］と同様にして、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１６としての金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、チャネル形成領域構成層１８の一部をハードマスクで覆うことによって、ソース／ドレイン電極１６をフォトリソグラフィ・プロセス無しで形成することができる。
【００５２】
［工程−２３０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例２の３端子型電子デバイスを完成させることができる。
【実施例３】
【００５３】
実施例３も、実施例１の変形である。実施例３にあっては、３端子型電子デバイスを、トップゲート／ボトムコンタクト型のＦＥＴ（具体的には、ＴＦＴ）とした。実施例３の電界効果型トランジスタは、図５の（Ｂ）に模式的な一部断面図を示すように、
（ａ）基体１３に相当する絶縁膜１２上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、
（ｂ）ソース／ドレイン電極１６の間の基体１３上に形成され、能動層２０によって構成されたチャネル形成領域１７、
（ｃ）ソース／ドレイン電極１６及びチャネル形成領域１７上に形成されたゲート絶縁膜１５（絶縁層に相当する）、並びに、
（ｄ）ゲート絶縁膜１５上に形成されたゲート電極１４（制御電極に相当する）、
を備えている。
【００５４】
以下、基体等の模式的な一部端面図である図５の（Ａ）及び（Ｂ）を参照して、実施例３の３端子型電子デバイス（電界効果型トランジスタ）の製造方法の概要を説明する。
【００５５】
［工程−３００］
先ず、実施例１の［工程−１２０］と同様の方法で、基体１３に相当する絶縁膜１２上にソース／ドレイン電極１６を形成した後、実施例１の［工程−１３０］と同様にして、ソース／ドレイン電極１６を含む基体１３（より具体的には絶縁膜１２）上に、能動層２０を形成する（図５の（Ａ）参照）。
【００５６】
［工程−３１０］
次いで、ゲート絶縁膜１５を、実施例１の［工程−１１０］と同様の方法で形成する。その後、チャネル形成領域１７の上のゲート絶縁膜１５の部分に、実施例１の［工程−１００］と同様の方法でゲート電極１４を形成する（図５の（Ｂ）参照）。
【００５７】
［工程−３２０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例３の３端子型電子デバイスを完成させることができる。
【実施例４】
【００５８】
実施例４も、実施例１の変形である。実施例４にあっては、３端子型電子デバイスを、トップゲート／トップコンタクト型のＦＥＴ（具体的には、ＴＦＴ）とした。実施例４の電界効果型トランジスタは、図６の（Ｃ）に模式的な一部断面図を示すように、
（ａ）基体１３に相当する絶縁膜１２上に形成され、能動層２０によって構成されたチャネル形成領域１７を含むチャネル形成領域構成層１８、
（ｂ）チャネル形成領域構成層１８上に形成されたソース／ドレイン電極１６（第１電極及び第２電極に相当する）、
（ｃ）ソース／ドレイン電極１６及びチャネル形成領域１７上に形成されたゲート絶縁膜１５（絶縁層に相当する）、並びに、
（ｄ）ゲート絶縁膜１５上に形成されたゲート電極１４（制御電極に相当する）、
を備えている。
【００５９】
以下、基体等の模式的な一部端面図である図６の（Ａ）〜（Ｃ）を参照して、実施例４の３端子型電子デバイス（電界効果型トランジスタ）の製造方法の概要を説明する。
【００６０】
［工程−４００］
先ず、実施例１の［工程−１３０］と同様にして、基体１３（より具体的には絶縁膜１２）上に、能動層２０を形成する（図６の（Ａ）参照）。
【００６１】
［工程−４１０］
次いで、実施例１の［工程−１２０］と同様の方法で、チャネル形成領域構成層１８上にソース／ドレイン電極１６を形成する（図６の（Ｂ）参照）。
【００６２】
［工程−４２０］
その後、ゲート絶縁膜１５を実施例１の［工程−１１０］と同様の方法で形成する。次いで、チャネル形成領域１７の上のゲート絶縁膜１５の部分に、実施例１の［工程−１００］と同様の方法でゲート電極１４を形成する（図６の（Ｃ）参照）。
【００６３】
［工程−４３０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例４の３端子型電子デバイスを完成させることができる。
【実施例５】
【００６４】
実施例５は、本発明の第１の態様あるいは第２の態様に係る２端子型電子デバイス、具体的には、ＮＯ2ガスを検知する化学物質センサーに関する。実施例５の２端子型電子デバイスは、図７の（Ａ）あるいは（Ｂ）に模式的な一部断面図を示すように、
（Ａ）第１電極１１６Ａ及び第２電極１１６Ｂ、並びに、
（Ｂ）第１電極１１６Ａと第２電極１１６Ｂの間に設けられた能動層１２０、
を備えており、能動層（化学物質検知層）１２０は、ナノシート２１の集合体から成る。尚、図７の（Ａ）に示した実施例５の２端子型電子デバイスにあっては、基体１３上に第１電極１１６Ａと第２電極１１６Ｂが形成されている。一方、尚、図７の（Ｂ）に示した実施例５の２端子型電子デバイスにあっては、基体１３と第１電極１１６Ａと第２電極１１６Ｂとの間にナノシート２１の集合体が存在している。そして、ナノシートの平均サイズをＬS、第１電極１１６Ａと第２電極１１６Ｂの間隔をＤとしたとき、ＬS／Ｄ≧１０を満足する。あるいは又、ナノシートの平均サイズをＬS、第１電極１１６Ａと第２電極１１６Ｂの間隔をＤ、第１電極１１６Ａ及び第２電極１１６Ｂの長さをＬEとしたとき、Ｄ×ＬE≧３×１０2×ＬS2を満足する。尚、実施例５の２端子型電子デバイスにあっては、能動層１２０の露出部以外の部分を、例えば、樹脂層（図示せず）にて封止する。
【００６５】
具体的には、実施例５の２端子型電子デバイスにあっては、実施例１と同様に、ＬS＝２μｍのナノシート２１を用い、第１電極１１６Ａと第２電極１１６Ｂの間隔Ｄを０．２μｍとした２端子型電子デバイス（化学物質センサー）を作製した。尚、第１電極１１６Ａ及び第２電極１１６Ｂの長さＬEを１００μｍとした。
【００６６】
あるいは又、実施例５の２端子型電子デバイスにあっては、第１電極１１６Ａと第２電極１１６Ｂの間隔Ｄを２．５μｍとし、第１電極１１６Ａと第２電極１１６Ｂの長さＬEを６００μｍとした。
【００６７】
実施例５の化学物質センサーにあっては、検知すべき化学物質が能動層１２０に吸着すると、第１電極１１６Ａと第２電極１１６Ｂとの間の電気抵抗値が変化する。従って、第１電極１１６Ａと第２電極１１６Ｂとの間に電流を流し、あるいは又、第１電極１１６Ａと第２電極１１６Ｂとの間に適切な電圧を印加し、能動層１２０の電気抵抗値を測定することで、能動層１２０に吸着した化学物質の量（濃度）を測定することができる。尚、化学物質は能動層１２０において吸着平衡状態となっているので、時間が経過し、能動層１２０が置かれた雰囲気における化学物質の量（濃度）が変化すると、平衡状態も変化する。
【００６８】
実施例５にあっても、ＬS／Ｄ≧１０を満足する。即ち、第１電極１１６Ａと第２電極１１６Ｂとの間は、第１電極１１６Ａと第２電極１１６Ｂの間隔と比較して十分に大きなナノシートが配されている。従って、ＬS／Ｄとキャリア移動度バラツキの関係の評価結果に基づき実施例１にて説明したと同様に、第１電極１１６Ａと第２電極１１６Ｂの間に設けられた能動層１２０の電気抵抗値のバラツキを抑えることができ、２端子型電子デバイスの特性バラツキの発生を抑制することができる。あるいは又、Ｄ×ＬE≧３×１０2×ＬS2とすることによって、即ち、能動層１２０に多数のナノシートを存在させることによって、Ｄ×ＬEとキャリア移動度バラツキの関係の評価結果に基づき実施例１にて説明したと同様に、第１電極１１６Ａと第２電極１１６Ｂの間に設けられた能動層１２０の電気抵抗値のバラツキを抑えることができ、２端子型電子デバイスの特性バラツキの発生を抑制することができる。
【００６９】
尚、図７の（Ａ）に示した実施例５の２端子型電子デバイスは、実質的に、実施例３の［工程−３００］と同様の工程を実行することで得ることができる。また、尚、図７の（Ｂ）に示した実施例５の２端子型電子デバイスは、実質的に、実施例４の［工程−４００］〜［工程−４１０］と同様の工程を実行することで得ることができる。
【００７０】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。電子デバイスの構造や構成、形成条件、製造条件は例示であり、適宜変更することができる。実施例においては、ナノシートとして、炭素原子１層から成るグラフェン（還元グラフェン酸化物）のナノシートを用いたが、ＭｏＳ2、ＳｎＳ2、ＧａＳｅといった半導体材料から成るナノシートを用いることもできる。本発明によって得られた３端子型電子デバイスである電界効果型トランジスタ（ＦＥＴ）を、例えば、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体や支持部材に多数のＦＥＴを集積したモノリシック集積回路としてもよいし、各ＦＥＴを切断して個別化し、ディスクリート部品として使用してもよい。
【符号の説明】
【００７１】
１０・・・支持体、１１・・・ガラス基板、１２・・・絶縁膜、１３・・・基体、１４・・・ゲート電極（制御電極）、１５・・・ゲート絶縁膜（絶縁層）、１６，１１６Ａ，１１６Ｂ・・・ソース／ドレイン電極１６（第１電極及び第２電極）、１７・・・チャネル形成領域、１８・・・チャネル形成領域構成層、２０，１２０・・・能動層、２１・・・ナノシート
【図１】
0005544796.tif 000002
【図２】
0005544796.tif 000003
【図３】
0005544796.tif 000004
【図４】
0005544796.tif 000005
【図５】
0005544796.tif 000006
【図６】
0005544796.tif 000007
【図７】
0005544796.tif 000008