(57)【特許請求の範囲】
【請求項１】
炭化珪素上に酸化膜層を形成する方法であって、
炭化珪素層上に酸化膜層を熱的に成長させる工程と、
前記炭化珪素層上の前記酸化膜層を炭化珪素管内に配置する工程と、
前記炭化珪素管内へＮＯを供給する工程と、
前記炭化珪素管内のＮＯ雰囲気中で１，３００℃より高い温度で前記酸化膜層をアニールする工程と、を含み、
前記酸化物を熱的に成長させる工程は、炭化珪素管内で、Ｆｅ、Ｃｒを不純物として含む少なくとも９９％の純度のアルミナ円盤が存在する中で前記酸化物を熱的に成長させる工程を含む
方法。
【請求項２】
前記酸化膜層のアニール工程は、前記酸化膜層をＮＯ雰囲気中で１３００℃から１６００℃の範囲の温度でアニールする工程を含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記酸化膜層のアニール工程は、前記酸化膜層をＮＯ雰囲気中で１３００℃から１５００℃の範囲の温度でアニールする工程を含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記酸化膜層のアニール工程は、前記酸化膜層を２時間アニールする工程を含むことを特徴とする請求項３に記載の方法。
【請求項５】
前記炭化珪素管は、上に炭化珪素被覆膜を有する炭化珪素の管を含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記炭化珪素管上の前記炭化珪素被覆膜は、前記炭化珪素管上に化学気相成膜法によって成膜された炭化珪素被覆膜を含むことを特徴とする請求項５に記載の方法。
【請求項７】
前記酸化膜層を熱的に成長させる工程は、前記酸化膜層を５００Åから９００Åの範囲の厚さで熱的に成長させる工程を含むことを特徴とする請求項１に記載の方法。 
【請求項８】
前記炭化珪素層は、（０００１）面から８度傾いた軸ずれ方位を持つ４Ｈｐ型炭化珪素のエピタキシャル層を含むことを特徴とする請求項１に記載の方法。
【請求項９】
前記酸化膜層を熱的に成長させる工程は、
前記炭化珪素層上に初期酸化膜層をドライ酸素雰囲気中で１２００℃の温度にて熱的に成長させる工程と、
前記初期酸化膜層をウェット酸素雰囲気中で９５０℃の温度で再酸化する工程と、
を含むことを特徴とする請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力デバイスの製造方法およびその製造方法によって製造されるデバイスに関するものであり、より詳細には、炭化珪素の電力用デバイスおよび炭化珪素の電力用デバイスを製造する方法に関するものである。
【背景技術】
【０００２】
本出願は、２００５年９月１６日出願の米国特許仮出願第６０／７１７，９５３号の利益と優先権を主張するものである。
【０００３】
本発明は、少なくとも部分的には、米国空軍契約番号ＦＡ８６５０−０４−２−２４１０とＡＲＬ／ＭＴＯ契約番号Ｗ９１１ＮＦ−０４−２−００２２のもとでなされたものである。政府は本発明に関して一定の権利を有するものである。
【０００４】
電力用半導体デバイスは、大電流を運び、高電圧を支えるために広く用いられている。最近の電力用デバイスは、一般に単結晶シリコン半導体材料から作られている。広く用いられている電力用デバイスの１つは電力用の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。電力用のＭＯＳＦＥＴでは、中間に介在するところの、ニ酸化シリコンであるがこれに限定されることはない絶縁物によって半導体表面とは分離されているゲート電極に制御信号が供給される。電流の伝導は多数キャリアの輸送によって行われ、バイポーラトランジスタの動作において用いられる少数キャリア注入は存在しない。電力用のＭＯＳＦＥＴは優れた安全動作領域を提供することが出来、ユニットセル構造にて並列運転が可能である。
【０００５】
当業者にはよく知られていることであるが、電力用のＭＯＳＦＥＴは横型構造、或はたて型構造を含んでいる。横型構造では、ドレイン、ゲート、およびソース端子は基板の同じ表面上にある。これに対して、たて型構造では、ソースとドレインは基板の反対側の表面上にある。
【０００６】
広く用いられている電力用のシリコンＭＯＳＦＥＴの１つは、２重拡散ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）であり、２重拡散工程を用いて作製される。これらのデバイスでは、ｐ−ベース領域とｎ+ソース領域がマスクの共通の開口を通して拡散される。ｐ−ベース領域はｎ+ソース領域よりも深くまで拡散される。ｐ−ベース領域とｎ+ソース領域の横方向拡散距離の差が表面チャネル領域を形成する。
【０００７】
電力用のデバイスの最近の発展努力の１つに、電力用デバイスとしての炭化珪素 （ＳｉＣ） デバイスを用いる研究がある。炭化珪素 （ＳｉＣ）は、高温、高電圧、高周波数、大電力の電子デバイス用の半導体材料として魅力的な電気的および物理的特性を合わせ持っている。このような特性として、バンドギャップが３．０ｅＶ、降伏電界が４ＭＶ／ｃｍ、熱伝導率が４．９Ｗ／ｃｍ・Ｋ，および電子のドリフト速度が２．０×１０7ｃｍ／ｓを示す。
【０００８】
【特許文献１】米国特許第５，５０６，４２１号明細書
【特許文献２】米国特許第６，５５９，０６８号明細書
【特許文献３】米国特許第５，９７２，８０１号明細書
【特許文献４】米国特許出願第１１／２２９，４７６号明細書
【特許文献５】米国特許第６，６５３，６５９号明細書
【非特許文献１】バートナーガー（Ｂｈａｔｎａｇａｒ）外、「電力用のデバイスとしての６Ｈ−ＳｉＣ，３Ｃ−ＳｉＣ，およびＳｉの比較（Ｃｏｍｐａｒｉｓｏｎ  ｏｆ  ６Ｈ−ＳｉＣ，  ３Ｃ−ＳｉＣ  ａｎｄ  Ｓｉ  ｆｏｒ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅｓ）」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，４０巻、１９９３年、ｐｐ．６４５−６５５
【非特許文献２】Ｇ．Ｙ．チュン（Ｃｈｕｎｇ）外、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ、２２巻、２００１年、ｐｐ．１７６
【非特許文献３】Ｈ．オラフソン（Ｏｌａｆｓｓｏｎ）、博士学位論文、チャルマー（Ｃｈａｌｍｅｒｓ）大学、２００４年
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このように、これらの特性は、炭化珪素の電力用デバイスが従来のシリコン電力用デバイスよりもより高温で、より大きな電力レベルで、および／またはより小さな固有オン抵抗を持って動作する可能性を与える。炭化珪素デバイスのシリコンデバイスに比べた優位性に関する理論的な解析結果は非特許文献１に見ることが出来る。炭化珪素に作製された電力用ＭＯＳＦＥＴは、本発明の譲受人に譲渡された特許文献１に記述されている。
【００１０】
４Ｈ−ＳｉＣ電力用ＤＭＯＳＦＥＴは従来の高電圧Ｓｉ電力用スイッチに比べて大きな利点を提供する可能性を持つものである。しかしながら残念なことには、これらのデバイスとして許容できる程度のゲート酸化膜を熱的に成長させることは困難である。デバイスのチャネル移動度（μCH）を向上させるためにＳｉＣ／ＳｉＯ2界面での界面トラップ密度（ＤIT）を低減するために多くの努力がなされてきた。１，１７５℃での酸化窒素（ＮＯ）アニールはμCHを１桁台から約３０ｃｍ2／Ｖｓへと増加させた。例えば非特許文献２を参照のこと。研究者たちは、金属性不純物を含む雰囲気下での酸化工程により、更に大きなチャネル移動度（約１５０ｃｍ2／Ｖｓ）を実現してみせた。例えば特許文献２を参照のこと。しかしながら、そのような工程は酸化物に甚大な汚染を引き起こしかねず、制御できない酸化速度（ｔOX＞１５００Å）をもたらし、および／またはオーミック電極用のアニールに用いるような高温処理工程と融合しないことになる。
【課題を解決するための手段】
【００１１】
本発明のいくつかの実施形態による炭化珪素上に酸化膜層を形成する方法は、炭化珪素層上に酸化膜層を熱的に形成する工程と、１１７５℃より高い温度で、ＮＯを含む雰囲気中でその酸化膜層をアニールする工程を含む。
【００１２】
酸化膜層をアニールする工程は、約１，２００℃と約１、６００℃の範囲の温度で、ＮＯを含む雰囲気中で酸化膜層をアニールする工程を含む。特定の実施形態では、酸化膜層をアニールする工程は約１，３００℃の温度で、ＮＯを含む雰囲気中で酸化膜層をアニールする工程を含む。更に、酸化膜層は約２時間アニールするのがよい。
【００１３】
この方法は、炭化珪素層上の酸化膜層を炭化珪素管内に配置する工程を更に含んでもよく、酸化膜層をアニールする工程は酸化膜層を炭化珪素管内でアニールする工程を含んでもよい。炭化珪素管は上に炭化珪素被覆膜を有する炭化珪素の管を含んでもよい。炭化珪素管上の炭化珪素被覆膜は炭化珪素管上に化学気相成膜法によって成膜された炭化珪素を含んでもよい。
【００１４】
酸化膜を熱的に形成する工程は金属性不純物の存在下で酸化膜を熱的に成長させる工程を含んでもよい。特に、酸化膜を熱的に成長させる工程は金属性不純物を含むアルミナの存在下で該酸化膜を熱的に成長させる工程を含んでもよい。酸化膜層を熱的に成長させる工程は約５００Åから９００Åの範囲の厚さに酸化膜層を熱的に成長させる工程を含んでもよい。酸化膜層を熱的に成長させる工程は約１，２００℃の温度で、ドライ酸素内で該炭化珪素層上に初期酸化膜層を熱的に成長させる工程と、約９５０℃の温度で、ウェット酸素中で初期酸化膜層を再酸化する工程とを含んでもよい。
【００１５】
炭化珪素層は（０００１）面から約８度傾いた軸ずれ方位を持つ４Ｈｐ型炭化珪素のエピタキシャル層を含んでもよい。
【００１６】
本発明のいくつかの実施形態による炭化珪素ＭＯＳ構造を形成する方法は、炭化珪素層上に酸化膜層を熱的に成長させる工程と、１，１７５℃よりも高い温度で、ＮＯを含む雰囲気中で酸化膜層をアニールする工程と、酸化膜層上にゲート電極を形成する工程とを含む。
【００１７】
この方法は、酸化膜層上にゲート電極を形成する工程を更に含み、ゲート電極は、ポリシリコンおよび／または金属を含むことを特徴とする。
【００１８】
炭化珪素層は、ｐ型炭化珪素の領域を含んでもよく、この方法は、ｐ型炭化珪素領域内にｎ型領域を形成する工程を更に含んでもよい。酸化膜層を熱的に成長させる工程は、ｐ型炭化珪素領域上と少なくとも部分的にｎ型領域上に酸化膜層を熱的に成長させる工程を含んでもよい。
【００１９】
ｐ型炭化珪素領域は、ｐ型エピタキシャル層を含んでもよく、ｎ型領域はｎ型ソース領域を含んでもよい。この方法は、ｐ型エピタキシャル層内にｎ型ドレイン領域を形成する工程を更に含んでもよい。ｎ型ドレイン領域は、ｎ型ソース領域からは隔たっていて、ソース領域とドレイン領域との間にチャネル領域を区画する。酸化膜層を熱的に成長させる工程は、チャネル領域上に酸化膜層を熱的に成長させる工程を含んでもよい。
【００２０】
この方法は、ｎ型ソース領域とｎ型ドレイン領域の上にオーミック電極を形成する工程と、ｎ型ソース領域とｎ型ドレイン領域の上のオーミック電極を少なくとも約５００℃の温度でアニールする工程とをさらに含んでもよい。チャネル領域は、オーミック電極アニールの後で、室温にて少なくとも約４０ｃｍ2／Ｖｓのチャネル移動度をもつ。
【００２１】
ｐ型炭化珪素領域は、イオン注入されたｐ型井戸領域を含んでもよく、ｎ型領域は、ｎ型ソース領域を含んでもよい。この方法は、ｎ型ＪＦＥＴ領域の近傍に、この構造の表面からｐ型井戸領域の下に配置されたドリフト領域まで伸びる、イオン注入されたｐ型井戸領域を形成する工程を更に含み、酸化膜層を熱的に成長させる工程は、ｐ型井戸領域内で、ソース領域からＪＦＥＴ領域の間に伸びているチャネル領域上に酸化膜層を熱的に成長させる工程を含んでもよい。
【００２２】
この方法は、ｎ型ソース領域上にオーム性電極を形成する工程と、ｎ型ソース領域上のオーミック電極を少なくとも約５００℃の温度でアニールする工程とを更に含んでもよい。チャネル領域は、オーミック電極のアニール後に室温で少なくとも約３５ｃｍ2／Ｖｓのチャンネル移動度を持つ。
【発明を実施するための最良の形態】
【００２３】
本発明の実施例を示している添付の図面を参照して、本発明を以下により完全に記述する。しかしながら、本発明は色々異なる形態で実現されるため、ここに記述される実施例だけに限定されるものではない。むしろこれらの実施例は、この開示が十全なものとなり、本発明の技術範囲を当業者に完全に伝達するために示している。図に描かれた層や領域の厚さは、記述を明確にするために誇張して示されている。図においては、全体を通して、同様の数字は同様の要素を指している。
【００２４】
ここに用いられるように、「および／または」という用語は、関連して列挙された事項の１つ以上の任意の、および全ての組み合わせを含むものである。「第１の」、「第２の」、「第３の」などの用語は、ここでは、色々な要素、部品、領域、材料、層および／または区画を記述するために用いられているが、これらの要素、部品、領域、層および／または区画はこれらの用語によって制限されるべきではないと理解されたい。これらの用語は１つの要素、部品、領域、層、材料または区画を他の要素、部品、領域、層、材料、あるいは区画と区別するために用いられているに過ぎない。このように、本発明の教えるところを逸脱すること無しに、以下に議論する第１の要素、部品、領域、層、材料または区画は第２の要素、部品、領域、層、材料または区画と呼ぶことも出来るであろう。
【００２５】
ここに用いられる用語は、特定の実施例を記述する目的のためだけであり、本発明を限定しようとするものではない。ここで用いられるように、単数形「ひとつの」「該」は、文脈から明らかにそうでないと示されている場合を除いては、複数形も含んでいるものとしている。この明細書にて用いられるときに、「含む」、「含んでいる」、「を備えている」および／または「を含んで構成されている」という用語は記述された特徴物、整数、工程、操作、要素、および／または部品の存在を規定しているが、１つ以上の他の特徴物、整数、工程、操作、要素、部品および／またはそれらの集合が存在することを、或いは付加されることを排除するものではないことは、更に理解するべきである。
【００２６】
本発明の実施例は、ここでは、本発明の理想化された実施例（およびその中間段階の構造）を概略的に表わす断面図を参照して記述される。層および領域の厚さを明瞭にするために、図中では誇張して描かれている。さらに、例えば製造技術および／または許容公差の結果として、図示の形状からの変化が予想されよう。このように本発明の実施例は、ここに示された特定の領域の形に限定しようとするものではなく、例えば製造から来る形の変形を含むべきものである。例えば、長方形として示されたイオン注入された領域は、イオン注入領域から非注入領域へ不連続的に変化するのではなく、実際には通常は丸い、或いは曲がった特徴を持ち、そして／または、端部でイオン注入された濃度が勾配を持って変化する。同様に、注入によって形成された埋込領域は、或る種の注入では、埋込領域と注入が行われた表面との間に或る領域を形成する場合もある。このように、図示された領域は当然のことながら概略的であり、その形はデバイスの領域の正確な形を示すように意図されたものではなく、本発明の技術範囲を制限しようとするものでもない。
【００２７】
或る層、領域、或いは基板などの要素が他の要素の「上に」ある、「上に」伸びているという場合には、それが他の要素の直接的に上にある、或いは上に伸びていることもあるし、或いは介在する要素が存在してもよいものと理解されよう。対照的に、或る要素が他の要素の「直接上に」ある、あるいは「直接上に」伸びているという場合には、介在する要素は存在しない。また、或る要素が他の要素に「接続している」あるいは「結合している」という場合は、他の要素に直接的に接続していたり結合していたりしてもよいし、介在する要素が存在していてもよいものと理解されよう。これに対して、或る要素が他の要素に「直接接続している」或いは「直接結合している」という場合には、介在する要素は存在しない。
【００２８】
そうでないと規定された場合を除いては、（技術用語及び科学用語を含んで）ここで用いる全ての用語は、本発明が属する技術分野の通常の技術を持つ者が共通して理解するようなものと同じ意味を持つものである。さらに、共通に用いられる辞書に定義されているような用語は、この明細書の文脈の意味が関連技術文献と矛盾のない意味を持つものと解釈されるべきであり、ここで明確に規定されていない場合は、理想化された、或いは過度に公式的な意味で解釈されるべきではない、ということは理解されよう。
【００２９】
本発明の実施形態は、金属促進酸化（ＭＥＯ）膜の熱的成長工程と高温（＞１，１７５℃）ＮＯアニール工程を用いて形成したＤＭＯＳＦＥＴデバイスを提供する。両工程は伝導帯（Ｅc）の付近でのＤITを低減し、イオン注入によって形成した、或はエピタキシャルのチャネルを持つデバイスの大きな反転層移動度の実現を可能とするものである。更に、本発明のいくつかの実施形態によるＭＥＯおよび／またはＮＯ工程は、制御された酸化速度（ｔOX〜６００−９００Å）および／または温度安定性を示し、そのことがこれらの工程を４Ｈ−ＳｉＣ電力用ＭＯＳＦＥＴの製造に適した工程とするものである。
【００３０】
図１を参照すると、本発明のいくつかの実施形態による横型のＭＯＳＦＥＴの実施形態が示されている。 
図１に示されるように、ｎ−チャネル横型ＭＯＳＦＥＴ１０は８度の軸ずれを持つ（０００１）面をもち、導電性をもち、４Ｈ型の、ｐ−型ＳｉＣ結晶であってもよいところの基板１２上に成長したｐ型エピタキシャル層１４を含む。基板１２としては他の多形および／または軸ずれ値の炭化珪素を用いてもよい。いくつかの実施形態では、エピタキシャル層１４は約５μｍまたはそれ以上の厚さを持ち、例えば、ＭＯＣＶＤ工程を用いて形成され、ホウ素および／またはアルミニウムのようなｐ型不純物を約５×１０15−１×１０16ｃｍ-3の範囲の濃度でドープされていてもよい。エピタキシャル層１４は或る場合には５μｍ以下の厚さを持っていてもよい。特定の実施形態では、エピタキシャル層１４は約５μｍの厚さを持ち、約５×１０15ｃｍ-3のドーパント濃度を持っている。いくつかの実施形態では、エピタキシャル層１４のチャネル領域はイオン注入によってドープされて、約１×１０16ｃｍ-3から１×１０19ｃｍ-3の範囲のドーパント濃度を持ってもよい。
【００３１】
窒素および／または燐イオンをエピタキシャル層１４にイオン注入してｎ+ソース／ドレイン領域１６を形成して、ｎ+ソース／ドレイン領域が約１×１０19ｃｍ-3またはそれ以上のドーパント濃度を持つようにする。しかしながら、もしソース／ドレイン領域１６のドーパント濃度が１×１０20ｃｍ-3以下の場合には、その上にオーミック電極を形成するために熱アニールが必要になるであろう。特定の実施形態では、ｎ+ソース／ドレイン領域１６は燐が約１×１０20ｃｍ-3のドーパント濃度でドープされる。イオン注入領域は例えばＳｉの加圧下での１，６５０℃、Ａｒ雰囲気中アニールによって活性化される。０．５μｍ厚さに成膜された酸化膜層は（不図示の）フィールド酸化膜として働く。制御用酸化膜（すなわちゲート酸化膜）層１８はエピタキシャル層１４上に、ソース／ドレイン領域１６間およびその上に広がって形成される。制御用酸化膜層１８の厚さはデバイスの所望の動作パラメータに依存する。例えば、最大電界強度が３ＭＶ／ｃｍとなるように酸化膜の厚さを選択するのが適当であろう。特定の実施形態では、制御用酸化膜層１８は最大ゲート電圧１５Ｖに対応する約５００Åの厚さをもつのがよい。
【００３２】
制御用酸化膜層１８は、例えば、ドライ酸素中での酸化工程と、その後のウェット酸素中での再酸化工程（ＲｅＯｘ）を含む多段階酸化工程を用いて成長してもよい。この工程は、例えば特許文献３に記述されていて、その開示事項は参照することによって全文がここに取り込まれているものとする。
【００３３】
例えば、制御用酸化膜層１８は、ドライ酸素中で厚い酸化膜を成長し、その後、ウェット酸素中でその厚い酸化膜をアニールする工程を含むドライ−ウェット酸化工程によって成長されてもよい。ここで用いられるように、ウェット酸素中で酸化膜をアニールすることは、Ｏ2と水蒸気Ｈ2Ｏの両方を含んでいる雰囲気中で酸化膜をアニールすることを指している。ドライ酸化膜成長とウェット酸化膜アニールの間に不活性雰囲気中で更なるアニールを行ってもよい。ドライ酸素中での酸化膜成長は、例えば、石英管中で、約１，２００℃までの温度で、ドライ酸素雰囲気中で、少なくとも約２．５時間行えばよい。ドライ酸化膜成長は厚い酸化膜層を所望の厚さに成長させるために行われる。ドライ酸化膜成長の温度は酸化膜の成長速度に影響する。例えば、処理温度が高いと酸化膜成長速度が大きくなる。最高成長温度は用いるシステムに依存する。
【００３４】
いくつかの実施形態では、ドライ酸素雰囲気中の酸化膜成長は約１，２００℃の温度で、ドライ酸素雰囲気中で、約２．５時間行われる。その結果できる酸化膜層を約１，２００℃迄の温度で、不活性雰囲気中でアニールする。特定の実施形態では、出来上がる酸化膜層を約１，１７５℃の温度でＡｒ雰囲気中で約1時間アニールする。ウェット酸素雰囲気中の酸化膜アニール（ＲｅＯｘ）は約９５０℃またはそれ以下の温度で少なくとも約1時間行われる。ウェット酸素中のアニールの温度は、ＳｉＣ／ＳｉＯ2界面で更なる酸化膜の成長を抑制するために制限される。この酸化膜成長は更なる界面準位の導入を招くであろう。特定の実施形態では、ウェット酸素中のアニールはウェット酸素中で、約９５０℃の温度で、約３時間行われる。出来上がる制御用酸化膜層１８は約５００Åの厚さを持つ。
【００３５】
ゲート電極２０が制御用酸化膜層１８上に形成される。ゲート電極２０は、例えば、ホウ素ドープのポリシリコンおよび／または蒸着されたアルミニウムを含んでもよい。ホウ素ドープのポリシリコンはデバイスの閾値電圧を所望のレベルに調整する助けとして用いられる。ｎ型不純物を含む他の不純物をドープしたポリシリコンもゲート電極２０として用いてもよい。いくつかの実施形態では、工程の熱量が関心事になる場合がある。そのような場合は、蒸着されたアルミニウムが熱量を低下させるのに役立つ。ニッケルのソース／ドレイン電極２２、２４がソース／ドレイン領域１６上に形成される。特定の実施形態では、ｎ+ソース／ドレイン領域１６上に形成されたニッケル電極２２、２４はアニールをしなくてもオーミック特性を示す。
【００３６】
図２に、本発明のいくつかの実施形態による縦型、電力用ＭＯＳＦＥＴ３０を示す。縦型炭化珪素ＭＯＳＦＥＴは一般に単位セルで繰り返される。図示が簡単なため、単一の単位セル縦型ＭＯＳＦＥＴのみを描画している。
【００３７】
図２に見られるように、本発明の実施形態によるＭＯＳＦＥＴ３０はｎ+単結晶炭化珪素基板３２を含んでいる。ｎ−炭化珪素ドリフト層３４が基板３２の第一面上に備えられる。ドリフト層３４のドーピングと厚さはデバイスの所望の遮断電圧を考慮に入れて決められる。例えば、高電圧デバイスでは、ドリフト層３４は約５μｍから約１００μｍの範囲の厚さと約８×１０15ｃｍ-3から１×１０16ｃｍ-3の範囲のドーピング濃度を持ってよい。第１および第２のイオン注入されたｐ型井戸３６がｎ−層３４内に形成される。ｐ型井戸３６はアルミニウムのイオン注入を用いて形成される。その結果、ドーパント濃度は１×１０17ｃｍ-3から１×１０19ｃｍ-3の範囲になる。特定の実施形態では、ｐ型井戸３６は約１×１０18ｃｍ-3のドーパント濃度を持つ。ｐ+炭化珪素のイオン注入された電極領域３８がｐ型井戸３６内に備えられる。イオン注入された電極領域３８は、例えば、ホウ素および／またはアルミニウムのようなアクセプタイオンを注入することによって形成され、約１×１０20ｃｍ-3のドーパント密度を持つ領域３８が作られる。特定の実施形態では、ＳｉＣ中ではアルミニウムの拡散係数が小さいので、イオン注入されたアルミニウムは電極領域３８にはより適している。
【００３８】
第１と第２のｎ+ソース領域４０が電極領域３８に隣接してｐ型井戸３６内に備えられる。イオン注入されたソース領域４０は、例えば、約１×１０19ｃｍ-3或はそれ以上のドーパント濃度を持つ領域４０を作製するためにドナーイオンを注入することによって形成される。
【００３９】
ｎ型炭化珪素ＪＦＥＴ領域４１はｎ+ソース領域４０に隣接している。ＪＦＥＴ領域４１はｐ型井戸３６内のチャネル領域４３によってソース領域４０からは隔てられている。ｎ−層３４まで伸びているＪＦＥＴ領域４１はドリフト層３４と同程度のドーパント濃度を持っていてもよい。しかしながら、いくつかの実施形態では、ＪＦＥＴ領域４１はドリフト層３４よりも高いドーパント濃度を持つようにｎ型不純物でイオン注入されていてもよい。たとえば、ＪＦＥＴ領域４１は約１×１０16ｃｍ-3から約１×１０17ｃｍ-3までの範囲のドーパント濃度を持つようにドナーイオンで注入されてもよい。実際に選ばれるドーパント濃度はデバイスの所望の動作特性に依存する。
【００４０】
ＳｉＯ2のような適当な誘電体材料の制御用酸化膜層４２はＪＦＥＴ領域４１とチャネル領域４３の上をｎ+ソース領域４０迄伸びている。制御用酸化膜層４２は約５００Åから約８００Åまでの範囲の厚さを持っていてよい。特定の実施形態では、約５００Åの厚さを持っている。
【００４１】
ゲート電極４６は制御用酸化膜層４２上でチャネル領域４３の反対側に備えられる。ソース電極４４はｎ+ソース領域４０上に形成される。ソース電極４４はまたｐ+電極領域３８上に形成されてｎ+ソース領域をｐ-井戸領域３６へ短絡する。ｐ-井戸領域３６はソース領域４０、井戸領域３６およびドリフト層３４で形成される寄生ｎｐｎトランジスタがオンになるのを低減および／または防ぐために比較的高濃度にドープされる。例えば、ｐ-井戸領域３６は約１×１０15ｃｍ-3から約１×１０18ｃｍ-3またはそれ以上の範囲のドーパント濃度を持ってよい。ドレイン電極４８は基板３２のｐ型井戸３６の反対側の面上に設けられる。ドレイン電極４８は例えばニッケルを用いて形成される。
【００４２】
いくつかの実施形態では、図１のデバイス１０の熱的に成長した制御用酸化膜層１８および／または図２のデバイス３０の熱的に成長した制御用酸化膜層４２は酸化窒素（ＮＯ）雰囲気中で約１，１７５℃以上の温度でアニールされる。いくつかの実施形態では、制御用酸化膜層１８、４２はＮＯ中で、約１，１７５℃以上の温度で、かつ該酸化膜が物理的に分解を始める温度、それは例えば約１，５００℃と約１，６００℃またはそれ以上の範囲の温度であるが、この温度以下でアニールされる。いくつかの実施形態では、制御用酸化膜層１８、４２はＮＯ中で、約１，２００℃から約１，５００℃の範囲の温度でアニールされてもよい。特定の実施形態では、制御用酸化膜層１８、４２はＮＯ中で約１，３００℃の温度でアニールされてもよい。アニール時間は選択されたアニール温度に依存する。例えば、１，３００℃アニールの場合、アニール時間は約２時間である。
【００４３】
いくつかの実施形態では、特許文献４に記載されているようにアルミナの存在下でデバイス１０、３０のチャネル領域を酸化することによって制御用酸化膜層１８、４２中に金属性の不純物を導入する。特許文献４は本出願とともに譲渡されたものであり、その開示事項は参照することによってここに全体として取り込まれているものとする。特定の実施形態では、酸化すべきウェーハに隣接してアルミナ円盤を搭載することによって酸化用チャンバー内にアルミナを備えている。いくつかの実施形態では、アニールシステム内に存在する唯一のアルミナはこのアルミナ円盤である。システム内のアルミナをアルミナ円盤に制限することによって、酸化速度を制御および／または制限することが出来る。
【００４４】
特定の実施形態では、酸化されるべきＳｉＣ基板の近傍に９９．８％の純度のアルミナ円盤を置くことによってＭＥＯ酸化工程が行われる。これを達成する１つの方法はアニール管の中にウェーハに平行に隣接してアルミナ円盤を搭載することである。アルミナ円盤に接近しているＳｉＣ基板の領域が酸化が促進されることが示される。
【００４５】
縦型ＭＯＳＦＥＴ構造は、特許文献５に記述されているように、エピタキシャルｐ型層を用いて形成することも出来る。特許文献５の開示事項は参照することによってここに全体が取り込まれているものとする。
【００４６】
実験の結果
以下の実験結果は、例として提供するものであり、本発明を限定するものと見てはいけない。ｎ−チャネル横型ＭＯＳＦＥＴは８°の軸ずれを持つ（０００１）面、導電性４ＨＰ基板上に成長した厚さ５μｍ、濃度５×１０15ｃｍ-3のｐ型エピタキシャル層上にテスト構造として作製された。ソース／ドレイン領域を形成するために燐をイオン注入した。デバイス（すなわちイオン注入されたチャンネルを持つデバイス）の半分をＤＭＯＳＦＥＴのｐ-井戸領域に類似させるために、アルミニウムを高ドーズ（１×１０18ｃｍ-3箱型分布）でイオン注入した。注入領域はＡｒ雰囲気中、Ｓｉの加圧下で約５分から約１時間の間、１，６５０℃でのアニールによって活性化した。注入領域を活性化した後、エピタキシャル層の表面を改良するために犠牲酸化を行ってもよい。さらに、フィールド酸化膜を成長してデバイスの活性領域を露出させるようにパターン化してもよい。フィールド酸化膜の成長はデバイスの活性領域上に犠牲熱酸化膜を導入してもよい。
【００４７】
次に０．５μｍ厚の酸化膜層をフィールド酸化膜として成膜してパターン化した。或るウェーハでは、５００Å厚の制御用酸化膜層を１，２００℃でドライ酸素中で成長させ、その後、９５０℃のウェット再酸化（ＲｅＯｘ）工程を行った（ここではこのウェーハをＲｅＯｘウェーハと呼ぶことにする。）。或るウェーハは、約６００Åから約９００Åの範囲の厚さｔOXを持つ制御用酸化膜層を形成するために、金属性不純物の存在する中で熱酸化を行った（これをＭＥＯウェーハと呼ぶことにする。）。或るウェーハでは、上記の再酸化工程と、引き続くその場アニールを用いて制御用酸化膜層を成長させた。このその場アニールは、化学気相成膜法によって成膜した高品質炭化珪素を被覆した炭化珪素管内で、ＮＯ雰囲気中、１，３００℃で行った（ここではこれをＮＯウェーハと呼ぶことにする。）。
【００４８】
ＭＥＯウェーハを形成するためには、酸化すべき複数枚のＳｉＣウェーハをＳｉＣの「へら」上のＳｉＣボートの中に置いた。純度９９．８％のアルミナ円盤を各ボート間に垂直に、ボート内の円盤に平行に搭載した。ボート、ＳｉＣウェーハおよびアルミナ円盤を含む「へら」をＮ2とＯ2が流れている中で８００℃の装填温度でＳｉＣアニール管内へ挿入した。アニール管内の温度を１，０００℃迄上昇させて、ＳｉＣウェーハを約６．５時間酸化した。次に、ＳｉＣウェーハをＮ2雰囲気中で約５．５時間１，０００℃でアニールし、次にアニール管を２時間かけて冷却した。
【００４９】
ＲｅＯｘとＮＯウェーハに対してゲート電極を形成するためにホウ素ドープのポリシリコンを成膜した。一方、熱量を低減し、或は最小にするために、ＭＥＯウェーハに対しては蒸着アルミニウムを用いた。ニッケル電極をソース／ドレイン領域上に蒸着とリフトオフ法によって形成した。ＭＥＯウェーハでは、電極をオーミックにするために、電極を約５００℃でアニールした。ＭＥＯウェーハのアニールはアルミニウムゲートを保護するために５００℃に制限される。ＮＯウェーハに対しては、電極をより高い温度（たとえば約８２５℃）でアニールしてもよい。一緒のｎ型ウェーハも酸化し、金属膜を設けて比較目的のｎＭＯＳキャパシタを形成した。チャンネル抵抗が支配的になって電界効果移動度の抽出と容量−電圧（Ｃ−Ｖ）特性の測定を容易にするために、横型ＭＯＳＦＥＴは４００μｍ×４００μｍのチャンネル寸法で形成した。
【００５０】
デバイスの電界効果移動度の測定はソース電極とウェーハの裏面を接地して、ドレイン電極に５０ｍＶという一定電圧を印加して行われた。ゲート電圧を掃印してＩds−ＶG曲線を求めた。そこで、抽出されたデータから移動度の値を計算した。
【００５１】
図３Ａ−３ＣはそれぞれＲｅＯｘ、ＮＯおよびＭＥＯウェーハに対してのｎＭＯＳのＣ−Ｖ測定値と理論的Ｃ−Ｖ曲線を示す。理想的なＣ−Ｖは金属−半導体仕事関数差（φMS）と実効固定電荷密度（ＱF）を考慮に入れて定式化したものである。ＲｅＯｘとＭＥＯの試料はそれぞれ−１．６×１０12ｃｍ-2と−６．５×１０11ｃｍ-2という負の値のＱFを持ち、そのことは、測定の掃印中に占有率を変えることのない負電荷のミッドギャップ準位が高濃度に存在することを示すものである。これに反して、ＮＯ試料は８．３×１０11ｃｍ-2という正の値のＱFを有する。図３Ａに示すように、ＲｅＯｘ試料はＥc近くの界面トラップ準位によるフラットバンドから蓄積側へ大きな伸び（ストレッチ・アウト）も示している。ＮＯ試料（図３Ｂ）は顕著に改良されて、少しだけの伸びに留まり、一方、ＭＥＯ試料（図３Ｃ）のＣ−Ｖ曲線は実際的に理論曲線に一致している。
【００５２】
図４はＭＥＯ、ＮＯおよびＲｅＯｘウェーハによるＭＯＳＦＥＴデバイスに対する、伝導帯から測定したエネルギー準位に対する界面状態密度（ＤIT）のグラフである。図４に示す室温ＡＣコンダクタンス測定結果は（Ｅcの下０．２ｅＶまでの）測定可能なエネルギー範囲でＮＯおよびＭＥＯウェーハとも比較的低い界面準位密度（ＤIT）を示している。Ｃ−Ｖ曲線とコンダクタンス測定結果の間のこの明らかな矛盾は、伝導帯エッジに近づくにつれてＮＯのトラップ分布がＭＥＯの分布よりもより急速に増加するならば解消することになるであろう。
【００５３】
ＭＥＯ工程では酸化速度の増大が観測された。しかしながら、許容範囲である６００〜９００Åの範囲の厚さのゲート酸化膜を作製するためには、この効果は制御できる。ＭＥＯの酸化速度は、ウェーハをアルミナに晒すのを制限／制御することによって制御／低減できるものと現在は信じられている。例えば、上記したように、酸化工程中に存在するアルミナは酸化されるべきＳｉＣウェーハの近くに配置されたアルミナ円盤のみに限定された。
【００５４】
図５はエピタキシャル成長のチャネル（すなわち横型）のＭＥＯ、ＮＯおよびＲｅＯｘウェーハによるＭＯＳＦＥＴデバイスに対する室温で測定したチャネル移動度対ゲート電圧のグラフである。ＭＥＯとＮＯウェーハによるＭＯＳＦＥＴはどちらも改良されたターン・オン特性を示し、ピークμCHはそれぞれ６９と４９ｃｍ2／Ｖｓである。ＭＥＯに対するピークチャネル移動度μCHは非特許文献３にてオラフソン（Ｏｌａｆｓｓｏｎ）が報告している値のほぼ５０％である。しかしながら、ＭＥＯウェーハによる横型ＭＯＳＦＥＴデバイスに対して色々な温度で測定したチャネル移動度対ゲート電圧のグラフである図６に示すように、ＭＥＯデバイスの低電界移動度は１５０℃の測定温度で１６０ｃｍ2／Ｖｓにまで増加し、これは熱サイクルの後にオラフソンが観測した３３％の非可逆的移動度低下と対比すべきものである。（図６に示した高温測定の後で）室温でＭＥＯウェーハによるＭＯＳＦＥＴを再測定した結果は、元の室温曲線と同形を示したが、数ボルトシフトした。これは多分可動イオンの動きによるものであろう。
【００５５】
ＮＯウェーハに対するピークチャネル移動度μCHは上記のチュン（Ｃｈｕｎｇ）が報告している値の６７％増を示す。図７に示すように、ターン・オン特性はイオン注入されたチャンネルを持つＭＯＳＦＥＴでは少しだけ減少するが、１×１０18ｃｍ-3のＡｌの注入にもかかわらず、ＭＥＯとＮＯに対してそれぞれ４８と３４ｃｍ2／Ｖｓという印象的ともいえるピークチャネル移動度μCHを示す。
【００５６】
オラフソンはＭＥＯ酸化膜の急速熱アニール（ＲＴＡ）に対する敏感さも報告している。良好な電力用のＭＯＳＦＥＴを形成するためには、低抵抗で、電気的に安定で、および／または構造的な完全性のためにオーミック電極を焼結する目的でＲＴＡを用いることが望ましいであろう。ＭＥＯの場合は、特定の機構がよくわかってはいないが、その高品質ＭＯＳ界面が高温ＲＴＡに耐え抜いてＭＯＳＦＥＴ特性に大きな変化を与えることはなかったことを特記しておこう。
【００５７】
ＭＥＯウェーハによるＭＯＳＦＥＴの特性向上に照らして、ＭＥＯ酸化膜の研究が行われた。ＳＩＭＳ解析の結果は、たった１０18ｃｍ-3程度の窒素の濃度が酸化膜中に一様に分布していた。この値は窒素に対するＳＩＭＳ検出限界に近く、４Ｈ−ＳｉＣＭＯＳ界面を有効に窒素でパッシベーションするために必要な１０20ｃｍ-3台半ばの濃度に比べると桁違いに低い。これより、窒化はＭＥＯウェーハにおける移動度増大の原因ではないように思われる。図８に示したＳＩＭＳ解析結果は、特許文献２に記載されているように高濃度の金属不純物（ＦｅとＣｒ）が存在することを確認するものである。注目すべきは鉄は高濃度で存在するだけでなく、高濃度の鉄がＳｉＯ2／ＳｉＣ界面にまでずっと拡がっていることである。
【００５８】
本発明の実施形態によれば、ＮＯとＭＥＯの工程の両方を用いてよりよい４Ｈ−ＳｉＣＭＯＳ界面が得られた。ＮＯアニールはより高温でよりよい結果が得られることが知られている。しかしながら、以前の工程は石英炉管の温度制限のために１，１７５℃に制限されていた。本発明のいくつかの実施形態では、化学気相成膜法（ＣＶＤ）を用いてＳｉＣで被覆されたＳｉＣ管内で熱酸化とＮＯアニールを行うと従来の工程技術の制限を乗り越えて、例えば１，３００℃またはそれ以上のプロセス温度を可能にする。その結果、１，１７５℃ＮＯアニールをしのぐ大きな改良をもたらすことになり、或る場合には、Ｅcの下０．２ｅＶでのＤITに関して５０％の低減と、反転層チャネル移動度において６７％の増加である４９ｃｍ2／Ｖｓという値をもたらすことになる。本発明のいくつかの実施形態では、ＭＥＯ工程では更によい特性をもたらし、室温で６９ｃｍ2／Ｖｓというピークチャネル移動度が１５０℃では１６０ｃｍ2／Ｖｓに増大する。１×１０18ｃｍ-3のＡｌを注入したチャネルを持つＭＥＯウェーハによるＭＯＳＦＥＴでは、移動度はまずまずの値４８ｃｍ2／Ｖｓである。しかしながら、ＭＥＯ工程のいくつかの変形では、閾値電圧に影響を与える、ＳｉＯ2−ＳｉＣ界面での可動電荷を供給することになる望ましからざる汚染をゲート酸化膜から取り除くことが望ましい。
【００５９】
（１，３００℃で、ＮＯ中でのアニール工程を含む）本発明の実施形態により形成され、１×１０18ｃｍ-3のチャネルドーピングを有するイオン注入したチャンネルを持つＭＯＳＦＥＴデバイスは３５ｃｍ2／Ｖｓのチャネル移動度μCHを示した。イオン注入したチャネルを持つデバイスのチャネル移動度は注入損傷のためにエピタキシャルチャンネルデバイスよりは低くなるであろうと予想される。
【００６０】
図面と明細書において本発明の典型的な実施形態が開示された。専門的な用語が用いられたけれども、それらは一般的で記述目的のためだけに用いられたものであり、限定しようとするために用いられたものではない。本発明の技術範囲は請求項に記述されているものである。
【００６１】
添付図面は、本発明のよりよき理解を提供するために含まれているものであり、本申請書の１部に取り込まれて構成されているが、本発明のある実施形態を示すものである。
【図面の簡単な説明】
【００６２】
【図１】本発明のいくつかの実施形態による横型ＭＯＳＦＥＴの断面図である。
【図２】本発明のいくつかの実施形態によるたて型電力用ＭＯＳＦＥＴの断面図である。
【図３Ａ】従来技術によって形成されたＭＯＳＦＥＴデバイスに対する容量対電圧の測定値と理論値を表す図である。
【図３Ｂ】本発明のいくつかの実施形態によって形成されたＭＯＳＦＥＴデバイスに対する容量対電圧の測定値と理論値を表す図である。
【図３Ｃ】本発明のいくつかの実施形態によって形成されたＭＯＳＦＥＴデバイスに対する容量対電圧の測定値と理論値を表す図である。
【図４】いくつかの従来技術によって形成されたＭＯＳＦＥＴデバイスと、本発明のいくつかの実施形態によって形成されたＭＯＳＦＥＴデバイスに対する界面準位密度（ＤIT）と伝導帯からのエネルギー準位の関係を表すグラフである。
【図５】従来技術によって形成されたＭＯＳＦＥＴデバイスと、本発明のいくつかの実施形態によって形成された横型ＭＯＳＦＥＴデバイスに対する室温で測定されたチャネル移動度対ゲート電圧の図である。
【図６】本発明のいくつかの実施形態によって形成された横型ＭＯＳＦＥＴデバイスに対する色々な温度で測定されたチャネル移動度対ゲート電圧の図である。
【図７】いくつかの従来技術によって形成されたＭＯＳＦＥＴデバイスと、本発明のいくつかの実施形態によって形成された、イオン注入されたチャネルを持つＭＯＳＦＥＴデバイスに対する室温で測定されたチャネル移動度対ゲート電圧の図である。
【図８】本発明のいくつかの実施形態によって形成された酸化膜を含むＭＯＳ構造のＳＩＭＳ解析結果を表す図である。
【図１】
0005603008.tif 000002
【図２】
0005603008.tif 000003
【図３Ａ】
0005603008.tif 000004
【図３Ｂ】
0005603008.tif 000005
【図３Ｃ】
0005603008.tif 000006
【図４】
0005603008.tif 000007
【図５】
0005603008.tif 000008
【図６】
0005603008.tif 000009
【図７】
0005603008.tif 000010
【図８】
0005603008.tif 000011