(57)【特許請求の範囲】
【請求項１】
ゾル−ゲル膜を含む薄膜トランジスタを製造する方法であって、
６０℃から２２５℃の範囲内における温度での溶液プロセスによってゾル−ゲル誘電体組成物を製造するステップと、
前記ゾル−ゲル誘電体組成物から形成される前記ゾル−ゲル膜の上に半導体層を形成するステップと、
を含み、
前記ゾル−ゲル膜は、前記ゾル−ゲル膜の上に成長する半導体の分子配列を変えるための疎水性分子の混合物をさらに含む、方法。
【請求項２】
前記ゾル−ゲル膜は、有機シリケート、有機シラン、シランカップリング剤、シリケート誘導体、テトラアルキルオルトシリケート、シラン誘導体、金属アルコキシド、金属アルコキシアルコキシド並びに、それらの中の少なくとも１つにポリ（メチルメタクリレート）、ポリ（ビニルアルコール）、ポリエチレンオキシドベースブロックコポリマー及びポリスチレン−ポリ（４−ビニルピリジン）ジブロックコポリマーからなる群の中の少なくとも１つの要素からなる少なくとも１つのポリマーを加えたもの、からなる群より選択される少なくとも１つの要素を含む前駆物質より作製される、請求項１に記載の方法。
【請求項３】
前記ゾル−ゲル膜は、
非ドープスピンオンガラス及びドープスピンオンガラスの少なくとも一方より製造されるか、
有機ポリマー、有機モノマー及び有機改質ゾル−ゲルの中の１つ又は複数の混合物であるか、
金属酸化物と、無機材料、金属又は金属酸化物を含むコアを有するブロックコポリマー組成物との少なくとも一方によってドープされ、前記ブロックコポリマーは、ポリスチレン−ポリ（４−ビニルピリジン）を含み、チタンイソプロポキシドを含む有機金属前駆物質を含み、前記金属酸化物は、金属アルコキシアルコキシド及び金属アルコキシドの少なくとも一方であるか、
２から５０の範囲内における比誘電率を有するか、
基板上に形成され、前記基板は、ガラス、プラスチック、石英、金属箔、非ドープシリコン及び高濃度ドープシリコンからなる群より選択されるか、
の少なくとも１つである、請求項１に記載の方法。
【請求項４】
前記疎水性分子は、オクタデシルトリクロロシラン、ヘキサメチルジシラザン及びそれらの誘導体の中の少なくとも１つを含む、請求項１に記載の方法。
【請求項５】
有機薄膜トランジスタにおいて誘電体膜として使用するためのゾル−ゲル膜であって、
前記ゾル−ゲル膜は、ポリマー及びコポリマーの少なくとも一方を含み、前記ポリマー及び前記コポリマーの少なくとも一方は、無機材料、金属及び金属酸化物からなる群より選択される少なくとも１つのナノ粒子のクラスターを含み、前記ゾル−ゲル膜は、前記ゾル−ゲル膜の上に成長する半導体の分子配列を変えるための疎水性分子の混合物をさらに含む、ゾル−ゲル膜。
【請求項６】
前記ゾル−ゲル膜は、
有機シリケート、有機シラン、シランカップリング剤、シリケート誘導体、シラン誘導体、金属アルコキシド、金属アルコキシアルコキシド及びテトラアルキルオルトシリケートからなる群より選択される少なくとも１つの要素と、ポリ（メチルメタクリレート）、ポリ（ビニルアルコール）、ポリエチレンオキシドベースブロックコポリマー、及びポリスチレン−ポリ（４−ビニルピリジン）ジブロックコポリマーからなる群の少なくとも１つの要素からなるポリマーとを含むか、
非ドープスピンオンガラス及びドープスピンオンガラスの少なくとも一方を含むか、
有機ポリマー、有機モノマー及び有機改質ゾル−ゲルの中の１つ又は複数の混合物であるか、
金属酸化物と、無機材料、金属又は金属酸化物を含むコアを有するブロックコポリマー組成物との少なくとも一方によってドープされ、前記ブロックコポリマーは、ポリスチレン−ポリ（４−ビニルピリジン）を含み、有機金属前駆物質を含み、前記金属前駆物質はチタンイソプロポキシドを含み、前記金属酸化物は、金属アルコキシアルコキシド及び金属アルコキシドの少なくとも一方であるか、
２から５０の範囲内における比誘電率を有するか、
２から５０の範囲内における比誘電率を有するか、
の少なくとも１つである、請求項５に記載のゾル−ゲル膜。
【請求項７】
前記疎水性分子は、オクタデシルトリクロロシラン、ヘキサメチルジシラザン及びそれらの誘導体の中の少なくとも１つを含む、請求項５に記載のゾル−ゲル膜。
【請求項８】
請求項５に記載のゾル−ゲル膜を含み、前記ゾル−ゲル膜は、半導体層の前及び／又は基板の上の層として形成される、有機薄膜トランジスタ。
【請求項９】
前記基板は、ガラス、プラスチック、石英、金属箔、非ドープシリコン及び高濃度ドープシリコンからなる群より選択される、請求項８に記載の有機薄膜トランジスタ。
【請求項１０】
２Ｖ／ｄｅｃａｄｅ未満のサブスレッショルドスロープ及び、少なくとも１０３のオン／オフ比からなる群より選択される少なくとも１つの特性を有する、請求項８に記載の有機薄膜トランジスタ。
【請求項１１】
前記半導体は、有機、無機、ハイブリッド又はそれらの混合の中の少なくとも１つである、請求項８に記載の有機薄膜トランジスタ。
【請求項１２】
前記半導体はペンタセンである、請求項１１に記載の有機薄膜トランジスタ。
【請求項１３】
ポリ［５，５’−ビス（３−ドデシル−２−チエニル）−２，２’−ビチオフェン］の層か、前記ゾル−ゲル膜と前記半導体層との間の、有機、無機、ハイブリッド又はそれらの混合のキャッピング層の少なくとも一方をさらに含み、前記キャッピング層は、ポリ−α−メチルスチレン及びオクチルトリクロロシランの少なくとも一方である、請求項８に記載の有機薄膜トランジスタ。
【請求項１４】
前記有機薄膜トランジスタは、上部コンタクトを有する下部ゲート、下部コンタクトを有する下部ゲート、上部コンタクトを有する上部ゲート、下部コンタクトを有する上部ゲート、表面改質膜により強化された上部コンタクトを有する上部ゲート、及び表面改質膜により強化された下部コンタクトを有する上部ゲートの中の１つを含む、請求項８に記載の有機薄膜トランジスタ。
【請求項１５】
請求項５に記載のゾル−ゲル膜を含み、前記ゾル−ゲル膜は、半導体材料、複数の半導体材料、及び半導体材料の混合物からなる群より選択される少なくとも１つを含む半導体をさらに含む、有機薄膜トランジスタ。
【請求項１６】
前記ゾル−ゲル膜中の前記半導体は、有機、無機、ハイブリッド又はそれらの混合の中の少なくとも１つである、請求項１５に記載の有機薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の参照）
本明細書において優先権が主張され、本明細書において全体として開示されたものとして内容が参照により本明細書に組み込まれる、「Ｓｏｌｕｔｉｏｎ  Ｐｒｏｃｅｓｓｅｄ  Ｉｎｏｒｇａｎｉｃ  ｆｉｌｍｓ  Ａｓ  Ｇａｔｅ  Ｄｉｅｌｅｃｔｒｉｃ  ｆｏｒ  Ｏｒｇａｎｉｃ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ」と題された発明について２００６年５月２２日に出願された、我々の先の出願である米国仮特許出願第６０／８０２，１２２号を参照とする。
【０００２】
本発明は、溶液プロセスにより作製される無機膜を有する電子デバイスと、そのようなデバイスの製造方法とに関し、限定しないが特に、溶液プロセスにより作製される無機材料及び／又は無機材料の混合物の膜を有する薄膜トランジスタ（「ＴＦＴ」）と、そのような薄膜トランジスタの製造方法とに関する。本発明は、限定しないが特に、少なくとも１つの誘電体層及び／又は表面改質層がトランジスタ構造におけるキャリア移動度を向上させるように低温溶液を用いて製造される、有機薄膜トランジスタ（「ＯＴＦＴ」）に関する。
【背景技術】
【０００３】
ＯＴＦＴの研究が、低コストの大面積可撓性エレクトロニクスにおけるＯＴＦＴの用途の可能性ゆえに、大きな関心を集めている。用途としては、未来の全有機ＯＬＥＤベースフラットパネルディスプレイ用の駆動回路、プラスチックＲＦ−ＩＤ回路、ガスセンサ及び化学センサが含まれる。
【０００４】
有機ＯＴＦＴにおいて最も一般的なゲート誘電体は、結晶シリコン上で熱成長した酸化シリコン（ＳｉＯ２）である。しかし、低コストの全プラスチックの大面積アプリケーションに関しては、熱成長したＳｉＯ２の使用は特に関心対象とはならない。溶液プロセスにより作製可能なゲート誘電体は、低温にて及び周囲条件下においてスピン塗布、キャスティング又は印刷によって容易に作製することが可能であるため、最も魅力的な代替物である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
過去においては、溶液プロセスにより作製可能な様々なゲート誘電体が使用されてきた。これらには、ポリ−４−ビニルフェノール（ＰＶＰ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（「ＰＶＡ」）、ベンゾシクロブテン（「ＢＣＢ」）、ポリイミド（「ＰＩ」）及び自己組織化単分子層が含まれる。高分子誘電体を使用するＯＴＦＴは、比誘電率（ｋ）の値が低いので高電圧で作動する。それゆえ、ＴｉＯ２、Ｔａ２Ｏ５及びＡｌ２Ｏ３などの無機酸化膜のｋ値がより高いためにそれらを使用して、動作電圧を下げることが可能である。しかし、無機酸化膜は、陽極酸化、マグネトロンスパッタリング及び電子ビーム蒸着などの製造技術を要する。これにより、堆積プロセス、したがってデバイス製造は、比較的面倒で費用の高いものとなる。したがって、低動作電圧ＯＴＦＴ用の、溶液プロセスにより作製可能な無機誘電体を有することが望ましい。
【課題を解決するための手段】
【０００６】
例示の一態様によれば、６０℃から２２５℃の範囲内における温度での溶液プロセスによってゾル−ゲル誘電体組成物を製造するステップを含む、薄膜トランジスタにおいて使用するためのゾル−ゲル膜組成物を製造する方法が提供される。
【０００７】
ゾル−ゲル膜組成物は、前駆物質から作製してよい。前駆物質は、有機シリケート、有機シラン、シランカップリング剤、シリケート誘導体、テトラアルキルオルトシリケート及びシラン誘導体の中の少なくとも１つを含んでよい。代替的には、前駆物質は、有機シリケート、有機シラン、シランカップリング剤、シリケート誘導体、テトラアルキルオルトシリケート、シラン誘導体、金属アルコキシド及び金属アルコキシアルコキシドからなる群より選択される少なくとも１つの要素と、ポリ（メチルメタクリレート）、ポリ（ビニルアルコール）、ポリエチレンオキシドベースブロックコポリマー及びポリスチレン−ポリ（４−ビニルピリジン）ジブロックコポリマーの中の少なくとも１つからなる少なくとも１つのポリマーとを含んでよい。
【０００８】
ゾル−ゲル膜は、非ドープスピンオンガラス及びドープスピンオンガラスの少なくとも一方より製造されてよい。ゾル−ゲル膜は、有機ポリマー、有機モノマー及び有機改質ゾル−ゲルの中の１つ又は複数の混合物であってよい。ゾル−ゲル膜は、金属酸化物と、無機材料、金属又は金属酸化物を含むコアを有するブロックコポリマー組成物との少なくとも一方によってドープされてよい。ブロックコポリマーはポリスチレン−ポリ（４−ビニルピリジン）を含んでよく、有機金属前駆物質を含んでよい。金属前駆物質はチタンイソプロポキシドを含んでよい。金属酸化物は、金属アルコキシアルコキシド及び金属アルコキシドの少なくとも一方であってよい。
【０００９】
ゾル−ゲルは疎水性分子の混合物をさらに含んでよい。疎水性分子は、オクタデシルトリクロロシラン、ヘキサメチルジシラザン及びそれらの誘導体の中の少なくとも１つを含んでよい。
【００１０】
ゾル−ゲル膜は、２から５０の範囲内における比誘電率を有してよく、基板上に形成されてよい。基板は、ガラス、プラスチック、石英、金属箔、非ドープシリコン及び高濃度ドープシリコンから選択されてよい。
【００１１】
別の例示の態様によれば、上述の方法により作製される場合のゾル−ゲル膜組成物が提供される。
【００１２】
他の例示の態様によれば、ポリマー及びコポリマーの少なくとも一方を含み、このポリマー及びコポリマーの少なくとも一方は、無機材料、金属及び金属酸化物からなる群より選択される少なくとも１つのナノ粒子のクラスターを含む、有機薄膜トランジスタにおいて誘電体膜として使用するためのゾル−ゲル膜が提供される。
【００１３】
ゾル−ゲル膜は、有機シリケート、有機シラン、シランカップリング剤、シリケート誘導体、シラン誘導体、金属アルコキシド、金属アルコキシアルコキシド及びテトラアルキルオルトシリケートから選択される少なくとも１つの要素と、ポリ（メチルメタクリレート）、ポリ（ビニルアルコール）、ポリエチレンオキシドベースブロックコポリマー、及びポリスチレン−ポリ（４−ビニルピリジン）ジブロックコポリマーからなる群の中の少なくとも１つの要素からなるポリマーとを含んでよい。
【００１４】
ゾル−ゲル膜は、非ドープスピンオンガラス及びドープスピンオンガラスの少なくとも一方を含んでよい。ゾル−ゲル膜は、有機ポリマー、有機モノマー及び有機改質ゾル−ゲルの中の１つ又は複数の混合物であってよい。ゾル−ゲル膜は、金属酸化物と、無機材料、金属又は金属酸化物を含むコアを有するブロックコポリマー組成物との少なくとも一方によってドープされてよい。ブロックコポリマーは、ポリスチレン−ポリ（４−ビニルピリジン）を含んでよく、有機金属前駆物質を含んでよい。金属前駆物質はチタンイソプロポキシドを含んでよい。金属酸化物は、金属アルコキシアルコキシド及び金属アルコキシドの少なくとも一方であってよい。
【００１５】
ゾル−ゲルは疎水性分子の混合物をさらに含んでよい。疎水性分子は、オクタデシルトリクロロシラン、ヘキサメチルジシラザン及びそれらの誘導体の中の少なくとも１つを含んでよい。ゾル−ゲル膜は、２から５０の範囲内における比誘電率を有してよい。
【００１６】
さらに他の態様によれば、上述のゾル−ゲル膜を含み、このゾル−ゲル膜は半導体層の前及び／又は基板の上の層として形成される有機薄膜トランジスタが提供される。
【００１７】
基板は、ガラス、プラスチック、石英、金属箔、非ドープシリコン及び／又は高濃度ドープシリコンのものであってよい。有機薄膜トランジスタは、２Ｖ／ｄｅｃａｄｅ未満のサブスレッショルドスロープ及び、少なくとも１０３のオン／オフ比から選択される少なくとも１つの特性を有してよい。
【００１８】
ゾル−ゲル膜は、半導体における伝達特性を強化するための表面改質膜であってよい。半導体は、有機、無機、ハイブリッド又はそれらの混合の中の少なくとも１つであってよい。半導体はペンタセンであってよい。
【００１９】
有機薄膜トランジスタは、ポリ［５，５’−ビス（３−ドデシル−２−チエニル）−２，２’−ビチオフェン］の層、及び／又は、ゾル−ゲル層と半導体層との間の有機、無機、ハイブリッド又はそれらの混合のキャッピング層をさらに含んでよい。キャッピング層は、ポリ−α−メチルスチレン及びオクチルトリクロロシランの少なくとも一方であってよい。
【００２０】
有機薄膜トランジスタは、上部コンタクトを有する下部ゲート、下部コンタクトを有する下部ゲート、上部コンタクトを有する上部ゲート、下部コンタクトを有する上部ゲート、表面改質膜により強化された上部コンタクトを有する上部ゲート、及び表面改質膜により強化された下部コンタクトを有する上部ゲートの中の１つを含んでよい。
【００２１】
最後となる例示の一態様によれば、上述のゾル−ゲル膜を含み、このゾル−ゲル膜は、半導体材料、複数の半導体材料、及び半導体材料の混合物の中の少なくとも１つを含む半導体をさらに含む有機薄膜トランジスタが提供される。半導体はゾル−ゲル膜の上に堆積されてよい。代替的には、半導体はゾル−ゲル膜の上に堆積されなくてよい。半導体は、有機、無機、ハイブリッド又はそれらの混合の中の少なくとも１つであってよい。
【００２２】
以下、本発明を十分に理解し、容易に実際に実施し得るようにするため、添付の例示の図面を参照として、単に非限定的な例示として本発明の例示の実施形態を説明する。
【図面の簡単な説明】
【００２３】
【図１】誘電体積層及び／又は表面改質膜積層においてゾル−ゲルを使用するＴＦＴ（ゾル−ゲルＴＦＴ）の例示のデバイス構造の概略図である。
【図２】ゲート誘電体積層及び／又は表面改質膜積層における例示のゾル−ゲル使用の概略図である。
【図３】種々の膜の一連のＡＦＭ画像である。
【図４】Ｘ線回折スキャンのグラフである。
【図５】ゾル−ゲル誘電体を有する金属−絶縁体−半導体コンデンサの静電容量−電圧曲線を示す図である。
【図６】対照サンプル及び２つの例示の実施形態の出力特性を示す３つのグラフである。
【図７】対照サンプル及び２つの例示の実施形態の伝達特性を示す３つのグラフである。
【図８】溶液プロセスにより作製されるＰＱＴと、対照サンプルと比較したその性能とを示す図である。
【図９】ゾル−ゲル誘電体を有する溶液プロセスにより作製されるＰＱＴと、対照サンプルと比較したその性能とを示す図である。
【図１０】ゾル−ゲル誘電体及びＳｉＯ２ブロック層を有する溶液プロセスにより作製されるＰＱＴと、対照サンプルと比較したその性能とを示す図である。
【図１１】可撓性基板上に窒化ブロック層を有する例示の一実施形態と、対照サンプルと比較したその性能とを示す図である。
【発明を実施するための形態】
【００２４】
図１には、ゲート誘電体積層及び／又は表面改質膜積層においてゾル−ゲル膜を有するゾル−ゲルＴＦＴの複数の構造が示され、
（ａ）は、上部コンタクトを有する共通下部ゲートであり、
（ｂ）は、下部コンタクトを有する共通下部ゲートであり、
（ｃ）は、上部コンタクトを有するパターニングされた下部ゲートであり、
（ｄ）は、下部コンタクトを有するパターニングされた下部ゲートであり、
（ｅ）は、上部コンタクトを有する上部ゲートであり、
（ｆ）は、下部コンタクトを有する上部ゲートであり、
（ｇ）は、表面改質膜により強化された上部コンタクトを有する上部ゲートであり、
（ｈ）は、表面改質膜により強化された下部コンタクトを有する上部ゲート
である。
【００２５】
この誘電体積層及び／又は表面改質膜積層は、図２を参照として説明されるものである。誘電体積層及び／又は表面改質膜積層は、１つ又は複数のゾル−ゲル膜及び／又は非ゾル−ゲル膜を備えてよい。非ゾル−ゲル膜は、有機、無機、ハイブリッド又はそれらの混合であってよい。
【００２６】
ゾル−ゲル溶液及び／又はゾル−ゲル膜は、ポリマー及び／又はコポリマーを含み、無機材料、金属又は金属酸化物のナノ粒子のクラスターを含む前駆物質から形成してよい。前駆物質は、有機シリケート、有機シラン、シランカップリング剤、シリケート誘導体、シラン誘導体、金属アルコキシド及びアルコキシアルコキシドの中の１つ又は複数であってよい。ポリマーは、ポリ（メチルメタクリレート）、ポリ（ビニルアルコール）、ポリエチレンオキシドベースブロックコポリマー、及びポリスチレン−ポリ（４−ビニルピリジン）（「ＰＳ−Ｐ４ＶＰ」）ジブロックコポリマーの中の１つ又は複数であってよい。コポリマーは、例えばチタンイソプロポキシド（Ｔｉ（ＯＣＨ（ＣＨ３）２）４）などの有機金属前駆物質を含むポリスチレン−ポリ（４−ビニルピリジン）であってよい。
【００２７】
ゾル−ゲル溶液及び／又はゾル−ゲル膜は、非ドープスピンオンガラス及び／又はドープスピンオンガラスより製造してよい。ドーピングは、無機材料、金属又は金属酸化物のコアを有する金属酸化物及び／又はブロックコポリマー組成物を使用することによるものであってよい。このコアは、１つ又は複数の金属アルコキシアルコキシド及び金属アルコキシドであってよい。ゾル−ゲル溶液及び／又はゾル−ゲル膜は、有機ポリマー、有機モノマー及び有機改質ゾル−ゲルの中の１つ又は複数の混合物であってよい。ゾル−ゲル溶液及び／又はゾル−ゲル膜は、例えばオクタデシルトリクロロシラン、ヘキサメチルジシラザン及びそれらの誘導体などの疎水性分子の混合物を含んでよい。
【００２８】
ゾル−ゲル膜は、２から約５０の範囲内の比誘電率を有してよく、半導体における伝達特性を強化するための表面改質膜として使用することができる。有機薄膜トランジスタは、
ａ）約２Ｖ／ｄｅｃａｄｅ又は２Ｖ／ｄｅｃａｄｅ未満を下回るサブスレッショルドスロープ、及び／又は
ｂ）少なくとも約１０３のオン／オフ比、及び／又は
ｃ）ゾル−ゲル層を欠く比較ＯＴＦＴよりも少なくとも約１００％上回る電荷キャリア移動度
を有してよい。
【００２９】
ＯＴＦＴ用の誘電体を製造するためのゾル−ゲルプロセスは、例えば９９．９％純度のテトラエチルオルトシリケート（「ＴＥＯＳ」）、エタノール、脱イオン水及び濃縮ＨＣｌなどの前駆物質を混合し、次いで１：１０：３．５：０．００３のモル比において、室温で９０分間の間攪拌することにより実施してよい。例えば０．１ＭのＮＨ４ＯＨなどの塩基触媒を添加してよい。この溶液を、０から１００Ｃの温度範囲で及び／又はそれらの温度の組合せにてエージングしてよい。エージング時間は、１０分から１４日までの範囲であってよい。溶液プロセス法によって、濾過した溶液から膜を作製してよい。この方法の１つとしては、スピン塗布（５００ｒｐｍから６０００ｒｐｍまでの範囲）が可能である。濾過した溶液は基板上に堆積することができる。基板は、例えばガラス、プラスチック、石英、金属箔、非ドープシリコン及び高濃度ドープシリコンなどの材料のものであってよく、基板上に他の物質を有して、又は有さなくてよい。例えばゾル−ゲル膜などを、（ゲートリークブロック層としての）熱成長したＳｉＯ２を有する、（ゲート電極としての）露出状態のｎ型Ｓｉウェーハ基板又はＳｉウェーハの上に堆積する。スピン塗布の前に、この基板を念入りに洗浄及び／又は処理する。ゾル−ゲル膜は、周囲条件にて及び／又は種々の条件下において乾燥させてよい。この種々の条件は、環境ガスとしてＯ２分子及び／又は他の分子を有してよい。溶液プロセスは、好ましくは比較的低温のものであり、より好ましくは約６０℃から約２２５℃までの範囲内のものである。
【００３０】
ｎ型Ｓｉウェーハ上に熱成長した３０ｎｍ厚のＳｉＯ２を、ＯＴＦＴ製造についての基準サンプルとして使用することが可能である。真空中で１００℃にてゾル−ゲル及び対照サンプルを加熱して、ゾル−ゲルをさらに処理してよい。
【００３１】
半導体は、有機、無機、ハイブリッド又はそれらの混合であってよい。半導体材料は、ゾル−ゲル溶液及び／又はゾル−ゲル膜中に混合させてよい。
【００３２】
ＯＴＦＴを製造するために、ペンタセンを使用前に純化した。５０ｎｍ厚のペンタセン膜を、１０−７ｍｂａｒの基準圧の蒸着装置中において、ゾル−ゲル及び対照サンプルの両方の上に０．５Å／ｓの速度で堆積し、基板の温度を１００℃に維持した。図１ａに図示される上部コンタクト構造（ただし、表面保護層を有さない）を得るために、シャドウマスク蒸着によって金のソース電極及びドレイン電極をペンタセン膜の表面上に堆積した。ゲート幅は、５００から４０００μｍまでと多様であってよく、ゲート長は、１００から２００μｍまでと多様であってよい。
【００３３】
Ｄｅｓｅｒｔ  Ｃｒｙｏｇｅｎｉｃ社のプローブステーションを用いた真空条件下（〜１０−４から１０−５Ｔｏｒｒ）において、Ｋｅｉｔｈｌｅｙ社のＳＣＳ−４２００特性評価システムを使用してＯＴＦＴの特性評価を行った。飽和領域（ＶＤ＞ＶＧ）における移動度の値は、
ＩＤ＝Ｃｉ×μ（Ｗ／２Ｌ）（ＶＧ−ＶＴ）２
より得られた。ここで、ＩＤはドレイン電流、Ｃｉはゲート誘電体層の単位面積当たりの静電容量、ＶＤはドレイン電圧、ＶＧはゲート電圧、ＶＴはしきい値電圧、μは電界効果移動度、Ｗはチャネル幅寸法、Ｌはチャネル長寸法である。デバイスのＶＴは、測定されたデータからＩＤ＝０の場合を補外することにより、飽和領域でのソース−ドレイン電流ＩＤの平方根とデバイスのＶＧとの関係より決定した。
【００３４】
膜質及び表面粗さを調査するために、原子間力顕微鏡検査によりゾル−ゲル膜及びペンタセン膜を解析した。図３は、解析結果を示す画像である。図３ａは、シリコン基板上の、４５ｎｍ厚の熱成長したＳｉＯ２であり、図３ｂは、シリコン基板上の３９９ｎｍ厚のスピン塗布したゾル−ゲル膜である。典型的には、ゾル−ゲル膜は、３９９ｎｍ厚で、均一であり、〜１．９Åの二乗平均平方根粗さ（ｒｍｓ  ｒｏｕｇｈｎｅｓｓ）を有する平滑表面を呈し、熱成長膜は、〜３．１Åｒｍｓのはるかに粗い表面を呈した。
【００３５】
図２ｃは、熱成長したＳｉＯ２上の５０ｎｍ厚のペンタセン膜を示し、図２ｄは、ゾル−ゲル膜上に成長した５０ｎｍ厚のペンタセン膜である。ゾル−ゲル膜上に成長したペンタセン膜は、熱成長したＳｉＯ２上のペンタセン膜の分子配列とは異なる分子配列を示す。
【００３６】
図３ｅは、ゾル−ゲル上のペンタセンの高分解能ＡＦＭ画像であり、図３ｆは、図３ｅのゾル−ゲル上のペンタセンの表面プロファイルを示し、約１．５ｎｍのテラス高さと基板に対するペンタセン分子の配向とを示す。ゾル−ゲル誘電体上に堆積したペンタセン薄膜は、〜１．０μｍの結晶粒径を呈し、各結晶粒は、１２から１４個の一連のテラスを有するテラス構造を有する。
【００３７】
ゾル−ゲル及び熱成長したＳｉＯ２サンプルの表面の接触角測定より、それぞれ５０°及び４０°のぬれ角が得られ、したがってゾル−ゲル表面は、熱成長酸化膜に比べ疎水性がより高いことを示した。ゾル−ゲルの接触角は、ゾル−ゲルが超高真空中での加熱処理を受けると約８０°まで増大した。
【００３８】
図４は、
（ａ）熱成長したＳｉＯ２（黒い線）及び
（ｂ）ゾル−ゲル膜（グレーの線）
の上に堆積した５０ｎｍ厚のペンタセン膜のＸ線回折スキャンのグラフである。ピークは全て、（００ｌ）面に対応しており、全ての結晶が、基板に対して平行なそれらの（００ｌ）面へ配向され、基板により誘起される薄膜相より生じることを示している。これは、ペンタセン膜における１５．５Åの格子面間隔により特徴付けられる。三斜晶バルク相のわずかな寄与が、１４．５Åの垂直周期として現れる。
【００３９】
従来の金属−絶縁体−半導体（「ＭＩＳ」）構造体を用いてゾル−ゲル膜の誘電特性を調査した。図５は、真空中（１０−５ｍｂａｒ）にて室温で測定した高周波静電容量−電圧曲線を示す。デバイスは、蓄積領域及び欠乏領域に関して典型的なＭＩＳ特性を呈する。蓄積領域においては、ｋ＝１１の比誘電率に対応する２４ｎＦの静電容量が観察され、これは、熱成長したＳｉＯ２の比誘電率（ｋ＝３．９）よりもはるかに高い。より高いことが観察されたゾル−ゲル膜の比誘電率は、ゾル−ゲル膜内部で捕獲される極性分子の存在及び／又は、ゾル−ゲル膜構造体中に元来存在する−ＯＨ結合に起因し得る。水及び有機反応物質などの極性分子は、比誘電率の上昇に寄与する。時計回り方向のヒステリシス及び、静電容量−電圧曲線の負電圧方向への変化が、捕獲状態及び可動イオンの存在を示す。捕獲箇所は、ゾル−ゲルの界面であると予期される。ゾル−ゲル合成より生じるＣｌ−、Ｈ＋及びＯＨ−などの可動イオンもまた、観察されたヒステリシスに寄与する。
【００４０】
上述のように、対照サンプルは、Ｗ＝５００μｍ及びＬ＝１５０μｍを有する３０ｎｍ厚の熱成長したＳｉＯ２誘電体からなる、熱成長したＳｉＯ２誘電体である。対照サンプルの電気的特性が、図６ａ及び図７ａに示される。−５Ｖの一定のドレイン−ソース電圧（Ｖｄｓ）にて、ゲート電圧（Ｖｇ）を１から−５Ｖ（順方向バイアス）及び−５から１Ｖ（逆方向バイアス）に掃引することによって、対照サンプルの伝達特性を測定した。順方向バイアスにおけるＶｇに対するドレイン電流（Ｉｄ）の平方根のグラフ（図７ａ）より、飽和領域におけるキャリア移動度を算出した。この電気的特性から、キャリア電界移動度、しきい値電圧、サブスレッショルドスウィング及びオン／オフ比などのパラメータを決定した。これらを以下の表１に示す。対照サンプルは、０．１２ｃｍ２／Ｖ−１・ｓ−１のキャリア移動度、−１．６１Ｖのしきい値電圧、２５０ｍＶ／ｄｅｃａｄｅのサブスレッショルドスウィング及び、１０５のオン／オフ比を呈した。これらのパラメータは、ゲート誘電体として熱成長したＳｉＯ２を有するペンタセンＯＴＦＴについては極めて典型的なものである。
【００４１】
ゾル−ゲルゲート誘電体ＯＴＦＴの品質を評価するために、３９９ｎｍのスピン塗布したゾル−ゲル膜、５０ｎｍ厚の熱成長したペンタセン膜、及び熱蒸着した金のコンタクトからなるデバイスを製造した（例えば図１ａ参照）。ＯＴＦＴの出力特性及び伝達特性は、図６ｂ及び図７ｂに表示され、以下の表１に含まれる。順方向バイアスＩｄ−Ｖｇ曲線より、キャリア電界移動度、しきい値電圧、サブスレッショルドスウィング及びオン／オフ比を、それぞれ２．０８ｃｍ２／ｖ−１・ｓ−１、−１．７６Ｖ、７５０ｍＶ／ｄｅｃａｄｅ、１０３と決定した。ゾル−ゲルＯＴＦＴは、ドレイン−ソース電圧掃引及びゲート−ソース電圧掃引の双方においてヒステリシス挙動を示した。表１は、熱成長したＳｉＯ２、ゾル−ゲル、熱成長したＳｉＯ２＋ゾル−ゲル誘電体を使用して製造したＯＴＦＴより得られたパラメータの概要である。
【００４２】
【表１】
0005541918.tif 000002
【００４３】
「ブロック」層として作用する１８ｎｍ厚の熱成長したＳｉＯ２層の上の３９１ｎｍのスピン塗布したゾル−ゲル膜から構成される、熱成長したＳｉＯ２ブロック層を有するゾル−ゲルＯＴＦＴを製造した（例えば図１ｇ）。出力特性及び伝達特性が、図６ｃ及び図７ｃ、並びに上記の表１において示される。これらは、−５Ｖにて優れた伝達特性を示す。オン／オフ比の値は、２．６４×１０５に達し、キャリア移動度は０．６７ｃｍ２／Ｖ−１・ｓ−１であり、しきい値電圧は−１．１０Ｖであり、サブスレッショルドスウィングは３００ｍＶ／ｄｅｃａｄｅである。オン／オフ比は、熱成長したＳｉＯ２ブロック層を有さないＯＴＦＴデバイスと比較して、係数が１００だけ改善している。また、移動度値は、対照サンプルのＯＴＦＴと比較して、係数が５だけ改善している。
【００４４】
溶液プロセスにより作製するゾル−ゲルＯＴＦＴの製造は、約７０℃の、ジクロロベンゼン中の０．３重量％のポリ［５，５’−ビス（３−ドデシル−２−チエニル）−２，２’−ビチオフェン］（「ＰＱＴ−１２」）（図８ａ）の溶液を用意することによるものであってよい。室温に冷却しつつ、得られた溶液に超音波攪拌を行った。１μｍフィルタを使用してこの溶液を濾過し、次いで、４５ｎｍの熱成長したＳｉＯ２（Ｔｈ−Ｏｘ）を有するｎ型Ｓｉ基板上にスピン塗布して、２０ｎｍ厚のＰＱＴ−１２半導体層（図８ｄ）を形成した。次いで、真空中にてＰＱＴ−１２半導体層を乾燥させ、ＰＱＴ−１２の液相−結晶相転移温度である１２０〜１４０℃にてアニーリングした。その後、シャドウマスクを介してＰＱＴ−１２半導体層の上に金のソース電極及びドレイン電極を真空堆積し、このようにして様々な寸法を有するＯＴＦＴのアレイを生成した。ゲート幅は５００から４０００μｍまでと多様であり、ゲート長は１００から２００μｍまでと多様である。
【００４５】
対照サンプルのＳｉＯ２誘電体及びスピン塗布したＰＱＴ−１２の電気的特性が、図８ｂ及び図８ｄ、並びに以下の表２に示される。対照サンプルのＳｉＯ２誘電体は、０．００５ｃｍ２／Ｖ−１・ｓ−１のキャリア移動度及び６×１０５のオン／オフ比を呈した。スピン塗布したＰＱＴ−１２については、Ｉｇ（＠Ｖｇ＝−５Ｖ）は１．０２×１０−１１Ａであり、積分時間はノーマルであった。ＩｄＶｇにおけるゲートリークは、ＩｄＶｄ測定値より得た。上部コンタクトについては、Ｗ／Ｌは５００／１５０であり、μは０．００５ｃｍ２／Ｖ・ｓであり、Ｖｔは３．９４Ｖであり、ｓ．ｓは１２０５ｍＶ／ｄｅｃａｄｅであり、Ｉｏｎ／Ｉｏｆｆは６．９６×１０５であり、Ｉｄ．ｓａｔ（＠Ｖｇ＝−２０Ｖ）は−４．６２×１０−８Ａであり、Ｉｄ．ｓａｔ／Ｗ（＠Ｖｇ＝−２０Ｖ）は−９．２３×１０−１１Ａ／μｍであり、積分時間はノーマルであった。
【００４６】
図９ｃは、４５ｎｍ厚の熱成長したＳｉＯ２層の上の３６５ｎｍのスピン塗布したゾル−ゲル膜を用いて製造したＯＴＦＴデバイスを示す。Ｔｈ−Ｏｘは、ゲートリークを改善するためのブロック層として作用する。図９ａ及び図９ｂ、並びに以下の表２に示されるように、ＯＴＦＴは、０．３５ｃｍ２／Ｖ−１・ｓ−１のキャリア移動度及び１×１０５のオン／オフ比を呈した。この移動度は、対照サンプルと比較して、７０００％だけ上昇している。スピン塗布したＰＱＴ−１２については、Ｉｇ（＠Ｖｇ＝−５Ｖ）は６．００×１０−１０Ａであり、積分時間はノーマルであった。ＩｄＶｇにおけるゲートリークは、ＩｄＶｄ測定値より得た。上部コンタクトについては、Ｗ／Ｌは５００／１５０であり、μは０．３５ｃｍ２／Ｖ・ｓであり、Ｖｔは０．５０Ｖであり、ｓ．ｓは６３３ｍＶ／ｄｅｃａｄｅであり、Ｉｏｎ／Ｉｏｆｆは１．７４×１０５であり、Ｉｄ．ｓａｔ（＠Ｖｇ＝−２０Ｖ）は−１．４６×１０−７Ａであり、Ｉｄ．ｓａｔ／Ｗ（＠Ｖｇ＝−２０Ｖ）は−２．９１×１０−１０Ａ／μｍであり、積分時間はノーマルであった。
【００４７】
図１０ｃにおいては、ブロック層としての４５ｎｍ厚の熱成長したＳｉＯ２の上の３６５ｎｍのスピン塗布したゾル−ゲル膜と、キャッピング層としての１０ｎｍ厚のポリ−α−メチルスチレン（「ＰＡＭＳ」）（図１０ｄ）層と、ＰＱＴ−１２層とを用いて製造したＯＴＦＴデバイスを示す。図１０ｂ及び図１０ｃ、並びに以下の表２に示されるように、ＯＴＦＴは、０．０１９ｃｍ２／Ｖ−１・ｓ−１のキャリア移動度及び１×１０６のオン／オフ比を呈した。この移動度は、対照サンプルと比較して、３８０％だけ上昇している。スピン塗布したＰＱＴ−１２については、Ｉｇ（＠Ｖｇ＝−５Ｖ）は−３．７９×１０−１２Ａであり、積分時間はノーマルであった。ＩｄＶｇにおけるゲートリークは、ＩｄＶｄ測定値より得た。上部コンタクトについては、Ｗ／Ｌは５００／１５０であり、μは０．０１９ｃｍ２／Ｖ・ｓであり、Ｖｔは−１．９７Ｖであり、ｓ．ｓは５８４ｍＶ／ｄｅｃａｄｅであり、Ｉｏｎ／Ｉｏｆｆは１．０４×１０６であり、Ｉｄ．ｓａｔ（＠Ｖｇ＝−２０Ｖ）は−３．０８×１０−９Ａであり、Ｉｄ．ｓａｔ／Ｗ（＠Ｖｇ＝−２０Ｖ）は−６．１５×１０−１２Ａ／μｍであり、積分時間はノーマルであった。以下の表２は、Ｔｈ−Ｏｘ（熱成長したＳｉＯ２）、Ｔｈ−Ｏｘ＋誘電体（ゾル−ゲル）、Ｔｈ−Ｏｘ＋誘電体＋ＰＡＭＳ（ポリ−α−メチルスチレン）を用いて製造したＯＴＦＴより得られたパラメータの概要である。
【００４８】
【表２】
0005541918.tif 000003
【００４９】
図１１においては、アルミニウム蒸着したポリエステル可撓性基板の上の、３５ｎｍ厚のスパッタリングした窒化シリコン膜の上の６９ｎｍのスピン塗布したゾル−ゲル膜と、キャッピング層としてのオクチルトリクロロシラン（ＯＴＳ）層の単分子層と、ＰＱＴ−１２層とを用いて製造したＯＴＦＴデバイスを示す。図１１及び以下の表３に示すように、ＯＴＦＴは、０．６４ｃｍ２／Ｖ−１・ｓ−１のキャリア移動度及び５×１０３のオン／オフ比を呈した。表３は、アルミニウム蒸着したポリエステル可撓性基板の上の窒化シリコン膜＋ゾル−ゲル＋ＯＴＳを用いて製造したＯＴＦＴより得られたパラメータの概要である。
【００５０】
【表３】
0005541918.tif 000004
【００５１】
以下に図示するように、誘電体層としてのゾル−ゲルポリマー複合膜の合成については、チタニア前駆物質、すなわちチタンイソプロポキシド（Ｔｉ（ＯＣＨ（ＣＨ３）２）４）を、トルエン溶液中のＰＳ−Ｐ４ＶＰのコア内に充填した。チタンの有機塩は、ミセル溶液中における可溶性に優れており、ピリジンとＴｉ（ＯＣＨ（ＣＨ３）２）４との間の強い相互作用が予期される。有機塩中のＴｉとピリジンン環内の窒素との間で配位結合が生じた。
【００５２】
【化１】
0005541918.tif 000005
【００５３】
誘電体膜は、低温にて及び周囲条件下において、溶液スピン塗布、キャスティング又は印刷により作製することが可能である。開示された方法により作製されるＯＴＦＴは、例えば有機発光ダイオードのバックプレーン、ＲＦＩＤタグ、有機センサ、ガスセンサ、バイオセンサ及びＡＳＩＣなどの市販製品において用途を有する。
【００５４】
上述の説明において本発明の例示の実施形態を説明したが、本発明から逸脱することなく設計、構造及び／又は動作の詳細における多数の変更をなし得ることが、当業者には理解されよう。
【図１】
0005541918.tif 000006
【図２】
0005541918.tif 000007
【図３】
0005541918.tif 000008
【図４】
0005541918.tif 000009
【図５】
0005541918.tif 000010
【図６】
0005541918.tif 000011
【図７】
0005541918.tif 000012
【図８】
0005541918.tif 000013
【図９】
0005541918.tif 000014
【図１０】
0005541918.tif 000015
【図１１】
0005541918.tif 000016