(57)【特許請求の範囲】
【請求項１】
第１の薄膜トランジスタを有する第１の画素及び第２の薄膜トランジスタを有する第２の画素を有する画素群と、
前記第１及び第２の薄膜トランジスタのゲートに駆動信号を供給するゲート線と、
前記ゲート線と平行に前記第１の画素の一端に沿って配置された第１の補助容量線と、
前記ゲート線と平行に前記第１の補助容量線とは反対側に前記第１の画素の他端に沿って配置された第２の補助容量線と、
前記第１の画素中に設けられ、前記第１の薄膜トランジスタの一端と前記第１の補助容量線との間に接続された第１の補助容量と、
前記第２の画素中に設けられ、前記第２の薄膜トランジスタの一端と前記第２の補助容量線との間に接続された第２の補助容量と、
を有し、
前記第１の画素と前記第２の画素とは、交互に配列され、
前記ゲート線は、前記第１の補助容量線と前記第２の補助容量線との間に配置され、
前記第１の補助容量は、前記ゲート線より前記第１の補助容量線側であって、前記第１の画素と前記第１の画素の前記ゲート線に沿った方向の両側に隣接する前記第２の画素との第１の境界部に沿って形成され、
前記第２の補助容量は、前記ゲート線より前記第２の補助容量線側であって、前記第２の画素と前記第２の画素の前記ゲート線に沿った方向の両側に隣接する前記第１の画素との第２の境界部に沿って形成されていることを特徴とする液晶表示装置。
【請求項２】
前記第１の補助容量線は前記第１の境界部に対応する部分への第１の突起部及び第２の突起部を有しており、前記第１の補助容量は、前記第１の薄膜トランジスタの第１の半導体層、前記第１の突起部及び前記第１の半導体層と前記第１の突起部との間に挟まれる絶縁体でなる容量と、前記第１の半導体層、前記第２の突起部及び前記第１の半導体層と前記第２の突起部との間に挟まれる絶縁体でなる容量とを有し、
前記第２の補助容量線は前記第２の境界部に対応する部分への第３の突起部及び第４の突起部を有しており、前記第２の補助容量は、前記第２の薄膜トランジスタの第２の半導体層、前記第３の突起部及び前記第２の半導体層と前記第３の突起部との間に挟まれる絶縁体でなる容量と、前記第２の半導体層、前記第４の突起部及び前記第２の半導体層と前記
第４の突起部との間に挟まれる絶縁体でなる容量とを有していることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記第１の補助容量線は前記第１の境界部に対応する部分への第１の突起部及び第２の突起部を有しており、前記第１の補助容量は、前記第１の画素の第１の画素電極、前記第１の突起部及び前記第１の画素電極と前記第１の突起部との間に挟まれる絶縁体でなる容量と、前記第１の画素電極、前記第２の突起部及び前記第１の画素電極と前記第２の突起部との間に挟まれる絶縁体でなる容量とを有し、
前記第２の補助容量線は前記第２の境界部に対応する部分への第３の突起部及び第４の突起部を有しており、前記第２の補助容量は、前記第１の画素の第２の画素電極、前記第３の突起部及び前記第２の画素電極と前記第３の突起部との間に挟まれる絶縁体でなる容量と、前記第２の画素電極、前記第４の突起部及び前記第２の画素電極と前記第４の突起部との間に挟まれる絶縁体でなる容量とを有していることを特徴とする請求項１記載の液晶表示装置。
【請求項４】
前記ゲート線に、所定の周期のゲート駆動信号を供給するとともに、前記第１の補助容量線に前記ゲート駆動信号と同期した第１の信号を供給し、前記第２の補助容量線に前記第１の信号と逆相の第２の信号を供給する駆動回路を有することを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記複数の画素上に配置され、それぞれの画素に対応するカラーフィルタと、
前記カラーフィルタの隣接する境界部に対応して形成された複数の遮光部とを有し、
前記第１の補助容量及び前記第２の補助容量は、前記複数の遮光部の下に形成されていることを特徴とする請求項１記載の液晶表示装置。
【請求項６】
前記第１の補助容量と前記第２の補助容量とは、それぞれ、前記ゲート線に沿った方向とは垂直な方向に沿って交互に配置されていることを特徴とする請求項１記載の液晶表示装置。
【請求項７】
前記第１の補助容量と、前記第２の補助容量とは、同一のキャパシタンスを有するように形成されていることを特徴とする請求項１記載の液晶表示装置。
【請求項８】
前記第１の補助容量線及び前記第２の補助容量線に、第１、第２、第３及び第４の電圧（ただし、第１の電圧＞第２の電圧＞第３の電圧＞第４の電圧）を供給する駆動回路を有し、
前記駆動回路は、前記第１、第２、第３及び第４の電圧を発生する電圧発生回路と、前記第１、第２、第３及び第４の電圧のいずれかを選択して前記第１の補助容量線に順に供給する第１のスイッチ群と、前記第１、第２、第３及び第４の電圧のいずれかを選択して前記第２の補助容量線に順に供給する第２のスイッチ群とを具備することを特徴とする請求項１記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
各画素に設けられた薄膜トランジスタ（ＴＦＴ）を駆動させて各画素中の液晶の起立状態（配向状態）を制御する液晶表示装置が提案されており、その一例が下記特許文献１に開示されている。
【０００３】
特許文献１に開示されている液晶表示装置は、複数の画素を備えており、複数の画素は、所定方向に沿って配列されている。各画素はＴＦＴを有しており、ＴＦＴは、ゲートに走査線から伝達された駆動信号が供給されて駆動する。走査線は、上記の所定方向に配列された複数の画素に亘って架け渡されている。また、各画素には、１本又は２本の補助容量線が走査線と平行に複数の画素に亘って架け渡されている。補助容量線とＴＦＴの一端との間には補助容量が接続されている。補助容量線に電圧が印加されると、補助容量が蓄電し、この結果、各画素中の液晶の起立状態（配向状態）が制御（維持）される仕組みである。
【０００４】
しかしながら、各画素では、１本又は２本の補助容量線が、画素中の透過部を横切って設けられている。このため、各画素の開口率が低下してしまう。
【特許文献１】特開２００１−３４３６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記事実を考慮し、画素の開口率を向上できる液晶表示装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によると、第１の薄膜トランジスタを有する第１の画素及び第２の薄膜トランジスタを有する第２の画素を有する画素群と、前記第１及び第２の薄膜トランジスタのゲートに駆動信号を供給するゲート線と、前記ゲート線と平行に前記第１の画素の一端に沿って配置された第１の補助容量線と、前記ゲート線と平行に前記第１の補助容量線とは反対側に前記第１の画素の他端に沿って配置された第２の補助容量線と、前記第１の画素中に設けられ、前記第１の薄膜トランジスタの一端と前記第１の補助容量線との間に接続された第１の補助容量と、前記第２の画素中に設けられ、前記第２の薄膜トランジスタの一端と前記第２の補助容量線との間に接続された第２の補助容量と、を有し、前記第１の画素と前記第２の画素とは、交互に配列され、前記ゲート線は、前記第１の補助容量線と前記第２の補助容量線との間に配置され、前記第１の補助容量は、前記ゲート線より前記第１の補助容量線側であって、前記第１の画素と前記第１の画素の前記ゲート線に沿った方向の両側に隣接する前記第２の画素との第１の境界部に沿って形成され、前記第２の補助容量は、前記ゲート線より前記第２の補助容量線側であって、前記第２の画素と前記第２の画素の前記ゲート線に沿った方向の両側に隣接する前記第１の画素との第２の境界部に沿って形成されていること特徴とする液晶表示装置が提供される。
【０００９】
前記第１の補助容量線は前記第１の境界部に対応する部分への第１の突起部及び第２の突起部を有しており、前記第１の補助容量は、前記第１の薄膜トランジスタの第１の半導体層、前記第１の突起部及び前記第１の半導体層と前記第１の突起部との間に挟まれる絶縁体でなる容量と、前記第１の半導体層、前記第２の突起部及び前記第１の半導体層と前記第２の突起部との間に挟まれる絶縁体でなる容量とを有し、前記第２の補助容量線は前記第２の境界部に対応する部分への第３の突起部及び第４の突起部を有しており、前記第２の補助容量は、前記第２の薄膜トランジスタの第２の半導体層、前記第３の突起部及び前記第２の半導体層と前記第３の突起部との間に挟まれる絶縁体でなる容量と、前記第２の半導体層、前記第４の突起部及び前記第２の半導体層と前記第４の突起部との間に挟まれる絶縁体でなる容量とを有しているようにしてもよい。
【００１０】
前記第１の補助容量線は前記第１の境界部に対応する部分への第１の突起部及び第２の突起部を有しており、前記第１の補助容量は、前記第１の画素の第１の画素電極、前記第１の突起部及び前記第１の画素電極と前記第１の突起部との間に挟まれる絶縁体でなる容量と、前記第１の画素電極、前記第２の突起部及び前記第１の画素電極と前記第２の突起部との間に挟まれる絶縁体でなる容量とを有し、前記第２の補助容量線は前記第２の境界部に対応する部分への第３の突起部及び第４の突起部を有しており、前記第２の補助容量は、前記第１の画素の第２の画素電極、前記第３の突起部及び前記第２の画素電極と前記第３の突起部との間に挟まれる絶縁体でなる容量と、前記第２の画素電極、前記第４の突起部及び前記第２の画素電極と前記第４の突起部との間に挟まれる絶縁体でなる容量とを有しているようにしてもよい。
【００１１】
前記ゲート線に、所定の周期のゲート駆動信号を供給するとともに、前記第１の補助容量線に前記ゲート駆動信号と同期した第１の信号を供給し、前記第２の補助容量線に前記第１の信号と逆相の第２の信号を供給する駆動回路を有するようにしてもよい。
【００１２】
本発明の一実施形態によると、前記複数の画素上に配置され、それぞれの画素に対応するカラーフィルタと、前記カラーフィルタの隣接する境界部に対応して形成された複数の遮光部とを有し、前記第１の補助容量及び前記第２の補助容量は、前記複数の遮光部の下に形成されていることを特徴とする液晶表示装置が提供される。
【００１４】
前記第１の補助容量と前記第２の補助容量とは、それぞれ、前記ゲート線に沿った方向とは垂直な方向に沿って交互に配置されているようにしてもよい。
【００１６】
前記第１の補助容量と、前記第２の補助容量とは、同一のキャパシタンスを有するように形成されていてもよい。
【００２２】
前記駆動回路は、前記ゲート線の前記駆動電圧の印加が終了した直後に前記第１の電圧又は前記第４の電圧を印加するようにしてもよい。
【００２３】
前記第１の補助容量線及び前記第２の補助容量線に、第１、第２、第３及び第４の電圧（ただし、第１の電圧＞第２の電圧＞第３の電圧＞第４の電圧）を供給する駆動回路を有し、前記駆動回路は、前記第１、第２、第３及び第４の電圧を発生する電圧発生回路と、前記第１、第２、第３及び第４の電圧のいずれかを選択して前記第１の補助容量線に順に供給する第１のスイッチ群と、前記第１、第２、第３及び第４の電圧のいずれかを選択して前記第２の補助容量線に順に供給する第２のスイッチ群とを具備してもよい。
【発明の効果】
【００２５】
本発明の液晶表示装置においては、所定方向に沿って配列された複数の画素の各々が薄膜トランジスタを有している。これら複数の画素の中心部にはゲート線が配置されており、ゲート線は、複数の画素の各薄膜トランジスタのゲートに駆動信号を供給する。また、複数の画素の一端に沿って第１の補助容量線が配置されており、第１の補助容量線は、ゲート線と平行になっている。複数の画素のうち第１群の画素中に設けられた画素にある薄膜トランジスタの一端子と第１の補助容量線間には、複数の第１の補助容量が接続されている。さらに、複数の画素の他端に沿って第２の補助容量線が配置されており、第２の補助容量線は、第１の補助容量線とは反対側に、ゲート線と平行になっている。複数の画素のうちの第２群の画素中に設けられた画素にある薄膜トランジスタの一端子と第２の補助容量線間には、複数の第２の補助容量が接続されている。また、本発明の一実施形態によると、画素の電位を保持する補助容量を確保するために、通常ゲート線よりも太い補助容量線を画素間の遮光部に配置し、さらに信号線に沿った画素間の遮光部にも補助容量を形成することにより、透過部で遮光してしまう補助容量の配置面積を減らすことになり、画素の開口率を向上することができる。
【発明を実施するための最良の形態】
【００２６】
（実施形態１）
図１は、本発明の実施の形態に係る液晶表示装置１０ブロック図である。
【００２７】
本実施の形態に係る本発明の液晶表示装置１０は、アクティブマトリクス型表示装置であり、ドット反転駆動法を用いて駆動される。
【００２８】
この液晶表示装置１０は、表示パネル１１を備えている。この表示パネル１１は、図示しない基板を有しており、表示パネル１１は、この基板上に複数の画素１２（画素部）を有している。各画素１２は、矩形状に形成されている。これらの画素１２は、長手方向を列方向としてこの列方向に沿って配列されると共に、長手直交方向を行方向としてこの行方向に沿って配列されており、これらの画素１２は、全体としてマトリクス状に配列されている。
【００２９】
これらの複数の画素１２は、それぞれ、薄膜トランジスタ１４を有している。各薄膜トランジスタ１４の一端には、画素電極、液晶及び対向電極からなる液晶容量１５の一端が接続されている。また、各画素１２は、図示しない画素電極を有している。
【００３０】
以上説明したような画素１２には、第１群に属するものと、第２群に属するものとがあり、以下、第１群に属する画素１２と第２群に属する画素１２とを区別する場合には、第１群に属する画素１２を第１群の画素１２Ａ、第２群に属する画素１２を第２群の画素１２Ｂということとする。これらの第１群の画素１２Ａと、第２群の画素１２Ｂとは、行方向並びに列方向において、交互に配列されている。
【００３１】
また、複数の画素１２の中心部には、ゲート線１６が配置されている。ゲート線１６は、複数の画素１２の中心軸を貫通して（画素１２の行方向に沿って形成されて）いる。ゲート線１６には、複数の薄膜トランジスタ１４のゲート１８が接続されており、ゲート線１６は、複数の画素１２の各薄膜トランジスタ１４のゲート１８に駆動信号を供給する。これにより、各薄膜トランジスタ１４は、対応する画素１２を駆動する。
【００３２】
また、表示パネル１１は、第１の補助容量線２０を有している。第１の補助容量線２０は、ゲート線１６と平行に（画素１２の行方向に沿って）複数の画素１２の列方向一端（複数の画素１２の一端）に沿って配置（形成）されている。ここで、第１の補助容量線２０についての「平行」とは、第１の補助容量線２０の中心線が画素１２の中心軸に沿った状態で第１の補助容量線２０が形成されていることをいい、例えば、第１の補助容量線２０がその途中でジグザグ状に折れ曲がったり、突出部を有していたりする場合も含まれる。なお、図４（図４は本実施形態に係る本発明の液晶表示装置１０の画素部のレイアウト配置図であり、図５は本実施形態に係る本発明の液晶表示装置１０の画素部の拡大図である。）に示すとおり、本実施形態においては、第１の補助容量線２０は画素１２（画素部）で突出部２０ａ及び２０ｂを有しているが、本発明の液晶表示装置に用いる第１の補助容量線２０はこの形状に限定されるわけではない。
【００３３】
また、表示パネル１１は、第２の補助容量線２２を有している。第２の補助容量線２２は、ゲート線１６と平行に（画素１２の行方向に沿って）、第１の補助容量線２０とは反対側に、複数の画素１２の列方向他端（複数の画素１２の他端）に沿って配置（形成）されている。ここで、第２の補助容量線２２についての「平行」とは、第２の補助容量線２２の中心線が画素１２の中心軸に沿った状態で第２の補助容量線２２が形成されていることをいい、例えば、第２の補助容量線２２がその途中でジグザグ状に折れ曲がったり、突出部を有していたりする場合も含まれる。なお、図４及び図５に示すとおり、本実施形態においては、第２の補助容量線２２は画素１２（画素部）で突出部２２ａ及び２２ｂを有しているが、本発明の液晶表示装置に用いる第２の補助容量線２２はこの形状に限定されるわけではない。
【００３４】
このように、画素の電位を保持する補助容量を確保するために、通常ゲート線よりも太い補助容量線を画素間の遮光部に配置し、さらに信号線に沿った画素間の遮光部にも補助容量を形成することにより、透過部で遮光してしまう補助容量の配置面積を減らすことになり、画素１２の開口率を向上できる。
【００３５】
これらの複数の画素１２のうちの第１群の画素１２Ａ中には、複数の補助容量２４を構成する複数の第１の補助容量２４Ａが設けられている。これら複数の第１の補助容量２４Ａは、第１群の画素１２Ａにある薄膜トランジスタ１４の一端子と第１の補助容量線２０間に接続されている。
【００３６】
一方、複数の画素１２のうちの第２群の画素１２Ｂ中には、複数の第１の補助容量２４Ａと共に複数の補助容量２４を構成する複数の第２の補助容量２４Ｂが設けられている。これら複数の第２の補助容量２４Ｂは、第２群の画素１２Ｂにある薄膜トランジスタ１４の一端子と第２の補助容量線２２間に接続されている。
【００３７】
複数の第１の補助容量２４Ａと複数の第２の補助容量２４Ｂとは、それぞれ、画素１２の行方向並びに列方向（所定方向）に沿って交互に配置されている。これらの複数の第１の補助容量２４Ａと、複数の第２の補助容量２４Ｂとは、ほぼ同一のキャパシタンスを有している。
【００３８】
信号線２８Ａは、第１の画素群１２Ａの薄膜トランジスタ１４に接続され、画像信号を薄膜トランジスタ１４に供給する。また、信号線２８Ｂは、第２の画素群１２Ｂの薄膜トランジスタ１４に接続され、画像信号を薄膜トランジスタ１４に供給する。
【００３９】
図４に本実施形態に係る本発明の液晶表示装置１０の画素部のレイアウト配置図を示し、図５に画素部の拡大図を示す。また、画素部を図４に示す４Ａ−４Ｂで切った断面図を図６に示し、５Ａ−５Ｂで切った断面図を図７に示す。
【００４０】
本実施形態１においては、第１の補助容量２４Ａは、第１群の画素１２Ａと隣接する第２群の画素１２Ｂとの境界部２６に沿って形成されている。一方、第２の補助容量２４Ｂは、第２群の画素１２Ｂと隣接する第１群の画素１２Ａとの境界部２６に沿って形成されている。
【００４１】
図４に示すとおり、本実施形態に係る本発明の液晶表示装置の第１の画素群１２Ａにおいては、薄膜トランジスタ１４の半導体層４０Ａを有している。半導体層４０Ａはジグザグ形状に形成されている。半導体層４０Ａは、図４に示すように、突出部２０ａ及び２０ｂ並びに補助容量線２０の一部の下部に形成されている。半導体層４０Ａと突出部２０ａとそれらの間に挟まれた絶縁層によって補助容量２４Ａ１が形成される。信号線２８Ａの一部と２０ａ及び半導体層４０Ａの一部とは、オーバーラップしているので、上部に遮光膜を設ける必要がない。また、半導体層４０Ａと突出部２０ｂとそれらの間に挟まれた絶縁層によって補助容量２４Ａ３が形成される。半導体層４０Ａと補助容量線２０の一部とそれらの間に挟まれた絶縁層によって補助容量２４Ａ２が形成される。信号線２８Ｂの一部と２０ｂ及び半導体層４０Ａの一部とは、オーバーラップしているので、上部に遮光膜を設ける必要がない。本実施形態においては、補助容量２４Ａ１、２４Ａ２及び２４Ａ３が補助容量２４Ａを構成する。また、６０は画素電極である。本実施形態においては、画素電極６０には、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）又はＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）が用いられる。
【００４２】
また、図４に示すとおり、本実施形態に係る本発明の液晶表示装置の第２の画素群１２Ｂにおいては、第１の画素群１２Ａと同様、薄膜トランジスタ１４の半導体層４０Ｂを有している。本実施形態においては、半導体層４０Ｂはジグザグ形状に形成されている。半導体層４０Ｂは、図４に示すように、突出部２２及び２２ｂ並びに補助容量線２２の一部の下部に形成されている。半導体層４０Ｂと突出部２２ａとそれらの間に挟まれた絶縁層によって補助容量２４Ｂ１が形成される。信号線２８Ｂの一部と２２ａ及び半導体層４Ｂの一部とは、オーバーラップしているので、上部に遮光膜を設ける必要がない。また、半導体層４０Ａと突出部２２ｂとそれらの間に挟まれた絶縁層によって補助容量２４Ｂ３が形成される。半導体層４０Ａと補助容量線２２の一部とそれらの間に挟まれた絶縁層によって補助容量２４Ｂ２が形成される。信号線２８Ａの一部と２２ｂ及び半導体層４０Ｂの一部とは、オーバーラップしているので、上部に遮光膜を設ける必要がない。本実施形態においては、補助容量２４Ｂ１、２４Ｂ２及び２４Ｂ３が補助容量２４Ｂを構成する。
【００４３】
これら補助容量２４Ａ及び２４Ｂは、不透明な金属膜を有しているので、画素の遮光部となる。
【００４４】
図４に示すように、本実施形態に係る本発明の液晶表示装置においては、補助容量２４Ａ及び２４Ｂ画素１２Ａ及び１２Ｂにおいて十分な補助容量を形成することができる。なお、本実施形態においては、半導体層４０Ａ及び４０Ｂはジグザグ状に形成されたポリシリコンであるが、これに限定されるわけではない。
【００４５】
図４に示す画素部１２Ａを４Ａ−４Ｂで切った断面図を図６に示し、５Ａ−５Ｂで切った断面図を図７に示す。図６及び図７に示すように、本実施形態に係る本発明の液晶表示装置の薄膜トランジスタ基板は、基板４８、保護膜５０、半導体層４０Ａ、ゲート線１６（ゲート電極）、ゲート絶縁膜５２、層間絶縁膜５４、信号線２８、保護膜５８，画素電極６０、配向膜６２を有している。また、本実施形態に係る本発明の液晶表示装置の対向基板は、基板７０、カラーフィルタ７２Ａ、７２Ｂ及び７２Ｃ、対向電極７４並びに配向膜７６を有している。薄膜トランジスタ基板と対向基板とがスペーサを介して貼り合わされ、これらの基板の間に液晶層６４が設けられる。なお、カラーフィルタの隣接する境界部に対応して遮光部を設けるようにしてもよい。
【００４６】
本実施形態においては、保護膜５０には窒化シリコン膜を用い、ゲート線１６（ゲート電極）にはモリブデン−タンタル（ＭｏＴａ）を用い、ゲート絶縁膜５２には酸化シリコン膜を用い、層間絶縁膜５２には酸化シリコン膜と窒化シリコン膜との積層膜を用い、信号線２８にはアルミニウム（Ａｌ）を用い、保護膜５８には酸化シリコン膜（ＳｉＯ２）、画素電極６０にはＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）を用い、配向膜６２にはポリイミドを用いたが、これらに限定されるわけではない。
【００４７】
図１に示すように。本実施形態に係る本発明の液晶表示装置１０は、駆動回路８２を有している。駆動回路８２は、電圧発生回路８４と、第１のスイッチ群８６と、第２のスイッチ群８８と、ＳＣスイッチタイミングジェネレータ９０と、ゲートシフトレジスタ９２と、ゲートドライバ９４と、制御回路９６とを有している。
【００４８】
電圧発生回路８４は、第１、第２、第３及び第４の電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４を発生する。
【００４９】
第１のスイッチ群８６は、第１、第２、第３及び第４の電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４を選択して第１の補助容量線２０に順に供給する。
【００５０】
第２のスイッチ群８８は、第１、第２、第３及び第４の電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４を選択して第２の補助容量線２２に順に供給する。
【００５１】
第１のスイッチ群８６及び第２のスイッチ群８８には、ＳＣスイッチタイミングジェネレータ９０が接続されている。このＳＣスイッチタイミングジェネレータ９０によって、第１のスイッチ群８６及び第２のスイッチ群８８のスイッチ動作タイミングが制御される。
【００５２】
このＳＣスイッチタイミングジェネレータ９０には、ゲートシフトレジスタ８２が接続されている。ゲートシフトレジスタ８２は、ＳＣタイミングジェネレータ９０によって選択されるゲート線１６に関する命令信号をＳＣタイミングジェネレータ９０に出力する。
【００５３】
また、ゲート線１６には、ゲートドライバ９４が接続されている。ゲートドライバ９４は、駆動させる行の画素１２に対応したゲート線１６にゲート駆動信号を供給（出力）する。
【００５４】
以上説明したような電圧発生回路８４、第１のスイッチ群８６、第２のスイッチ群８８、ＳＣタイミングジェネレータ９０、ゲートシフトレジスタ９２、及びゲートドライバ９４は、制御回路９６に接続されており、この制御回路９６は、電圧発生回路８４、第１のスイッチ群８６、第２のスイッチ群８８、ＳＣタイミングジェネレータ８０、ゲートシフトレジスタ８２、及びゲートドライバ８４の各動作を制御する。
【００５５】
なお、電圧発生回路８４、第１のスイッチ群８６、第２のスイッチ群８８、ＳＣタイミングジェネレータ９０、ゲートシフトレジスタ９２、及びゲートドライバ９４は、これらの電圧発生回路８４、第１のスイッチ群８６、第２のスイッチ群８８、ＳＣタイミングジェネレータ９０、ゲートシフトレジスタ９２、ゲートドライバ９４、制御回路９６は、これらの回路の全部又は一部を液晶表示パネル１１と一体形成してもよいし、それらの回路を外付けのＩＣによって構成してもよい。
【００５６】
以上説明したような駆動回路８２は、ゲート線１６に所定の周期のゲート駆動信号を供給すると共に、第１の補助容量線２０にゲート駆動信号と同期した第１の信号Ｓ１を供給し、第２の補助容量線２２に第１の信号Ｓ１とほぼ逆相の第２の信号Ｓ２（さらに詳しく言えば、第２の信号Ｓ２は、第１の信号Ｓ１よりもタイミングが１水平期間遅れる）を供給する。駆動回路８２は、補助容量線（第１の補助容量線２０、第２の補助容量線２２）に、第１、第２、第３及び第４の電圧（ただし、第１の電圧Ｖ１＞第２の電圧Ｖ２＞第３の電圧Ｖ３＞第４の電圧Ｖ４）を供給する。
【００５７】
図３に示されるように、駆動回路８２は、第３の電圧Ｖ３、第１の電圧Ｖ１、第２の電圧Ｖ２、第４の電圧Ｖ４の順に繰り返し補助容量線（第１の補助容量線２０、第２の補助容量線２２）に供給する。
【００５８】
ここで、駆動回路８２は、薄膜トランジスタ１４のゲート１８をオンにした直後に（さらに言えば、画素１２の電圧（画素電圧）のシフトタイミングで）第１の補助容量線２０、第２の補助容量線２２に供給する電圧をオーバードライブさせる設定とされている。
【００５９】
画素１２の電位が（−）電位から（＋）電位に切り替えられる場合には、駆動回路８２は、第３の電圧Ｖ３を第１の補助容量線２０又は第２の補助容量線２２に供給している時に、ゲート線１６に駆動電圧（ゲート駆動信号）を印加して対応する画素１２の薄膜トランジスタ１４のゲート１８をオンにしこの薄膜トランジスタ１４を導通させた直後に、オーバードライブ期間に移行する。駆動回路８２は、第３の電圧Ｖ３から第２の電圧Ｖ２よりも電圧の高い第１の電圧Ｖ１を第１の補助容量線２０、第２の補助容量線２２に印加する。従って、第３の電圧Ｖ３から第２の電圧Ｖ２を第１の補助容量線２０、第２の補助容量線２２に印加する構成（電圧（Ｖ２−Ｖ３）を第１の補助容量線２０、第２の補助容量線２２に印加する構成）と比べて、より大きな電圧（Ｖ１−Ｖ３）を第１の補助容量線２０、第２の補助容量線２２に印加することができる。
【００６０】
またさらに、画素１２の電位が（＋）電位から（−）電位に切り替えられる場合には、駆動回路８２は、第２の電圧Ｖ２を第１の補助容量線２０又は第２の補助容量線２２に供給している時に、ゲート線１６に駆動電圧（ゲート駆動信号）を印加して対応する画素１２の薄膜トランジスタ１４のゲート１８をオンにしこの薄膜トランジスタ１４を導通させた直後に、オーバードライブ期間に移行する。駆動回路８２は、第２の電圧Ｖ２から第３の電圧Ｖ３よりも電圧の低い第４の電圧Ｖ４を第１の補助容量線２０、第２の補助容量線２２に印加する。従って、第２の電圧Ｖ２から第３の電圧Ｖ３を第１の補助容量線２０、第２の補助容量線２２に印加する構成（電圧（Ｖ３−Ｖ２）を第１の補助容量線２０、第２の補助容量線２２に印加する構成）と比べて、より大きな電圧（Ｖ４−Ｖ２）を第１の補助容量線２０、第２の補助容量線２２に印加することができる。
【００６１】
以上説明したように、液晶容量１５に電圧を印加する際に、従来よりも大きな電圧を補助容量２４に供給する構成であるので、液晶の起立状態（配向状態）を従来よりも早く所望の起立状態にすることができるだけでなく、画素１２の電圧（画素電圧）をより長く適正範囲内に維持できる。
【００６２】
（実施形態２）
本実施形態２においては、本発明の液晶表示装置１０の別の例について説明する。本実施形態２に係る本発明の液晶表示装置１０は、実施形態１と同様、アクティブマトリクス型表示装置であり、ドット反転駆動法を用いて駆動される。なお、本実施形態２に係る本発明の液晶表示装置においては、液晶表示装置１０の画素構造以外は実施形態１と同様である。本実施形態２に係る本発明の液晶表示装置１０においては、実施形態１に係る本発明の液晶表示装置１０と同様の構成については、改めて説明しない。
【００６３】
図８に本実施形態２に係る本発明の液晶表示装置１０の画素部のレイアウト配置図を示し、画素部の拡大図を図９に示す。また、画素部を図７に示す４Ａ−４Ｂで切った断面図を図１０に示し、５Ａ−５Ｂで切った断面図を図１１に示す。
【００６４】
本実施形態２においては、第１の補助容量２４Ａは、第１群の画素１２Ａと隣接する第２群の画素１２Ｂとの境界部２６に沿って形成されている。一方、第２の補助容量２４Ｂは、第２群の画素１２Ｂと隣接する第１群の画素１２Ａとの境界部２６に沿って形成されている。
【００６５】
図８に示すとおり、本実施形態２に係る本発明の液晶表示装置１０は、第１の画素群１２Ａに薄膜トランジスタ１４の半導体層４０Ａを有している。本実施形態２においては、半導体層４０Ａは概略直角に折れ曲がった形状に形成されている。なお、半導体層４０Ａの形状は、図８に示す形状に限定されるわけではない。図８に示すように、補助容量線２０は、突出部２０ａ及び２０ｂを有している。６０は画素電極である。本実施形態２においては、画素電極６０には、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）又はＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）が用いられる。電極８４は配線２８Ａの一部又は配線２８Ｂの一部である。本実施形態２に係る本発明の液晶表示装置１０においては、画素電極６０及び電極８６と突出部２０ａとそれらの間に挟まれた絶縁層によって補助容量２４Ａ１が形成される。また、画素電極６０と突出部２０ｂとそれらの間に挟まれた絶縁層によって補助容量２４Ａ３が形成される。画素電極６０と補助容量線２０の一部とそれらの間に挟まれた絶縁層によって補助容量２４Ａ２が形成される。本実施形態２においては、補助容量２４Ａ１、２４Ａ２及び２４Ａ３が補助容量２４Ａを構成する。
【００６６】
また、図８に示すとおり、本実施形態２に係る本発明の液晶表示装置１０は、第２の画素群１２Ｂに薄膜トランジスタ１４の半導体層４０Ｂを有している。本実施形態２においては、半導体層４０Ｂは概略直角に折れ曲がった形状に形成されている。なお、半導体層４０Ａの形状は、図８に示す形状に限定されるわけではない。図８に示すように、補助容量線２２は、突出部２２ａ及び２２ｂを有している。本実施形態２に係る本発明の液晶表示装置１０においては、画素電極６０及び電極８４と突出部２２ａとそれらの間に挟まれた絶縁層によって補助容量２４Ｂ１が形成される。また、画素電極６０と突出部２２ｂとそれらの間に挟まれた絶縁層によって補助容量２４Ｂ３が形成される。画素電極６０と補助容量線２２の一部とそれらの間に挟まれた絶縁層によって補助容量２４Ｂ２が形成される。本実施形態２においては、補助容量２４Ｂ１、２４Ｂ２及び２４Ｂ３が補助容量２４Ｂを構成する。
【００６７】
これら補助容量２４Ａ及び２４Ｂは、不透明な金属膜を有しているので、画素の遮光部となる。
【００６８】
図８に示すように、本実施形態２に係る本発明の液晶表示装置１０においては、補助容量２４Ａ及び２４Ｂを有しているので、十分な補助容量を形成することができる。なお、本実施形態２においては、半導体層４０Ａ及び４０Ｂは、半導体層４０Ｂは概略直角に折れ曲がった形状に形成されているアモルファスシリコンを用いているが、これに限定されるわけではない。
【００６９】
図８に示す画素部１２Ａを４Ａ−４Ｂで切った断面図を図１０に示し、５Ａ−５Ｂで切った断面図を図１１に示す。図１０及び図１１に示すように、本実施形態２に係る本発明の液晶表示装置の薄膜トランジスタ基板は、基板４８、保護膜５０、半導体層４０Ａ、ゲート絶縁膜５２、ゲート線１６（ゲート電極）、オーミックコンタクト層８０及び８２、ソース・ドレイン電極８４及び８６、保護膜５８，画素電極６０、配向膜６２を有している。また、本実施形態に係る本発明の液晶表示装置の対向基板は、基板７０、カラーフィルタ７２Ａ、７２Ｂ及び７２Ｃ、対向電極７４並びに配向膜７６を有している。薄膜トランジスタ基板と対向基板とがスペーサを介して貼り合わされ、これらの基板の間に液晶層６４が設けられる。また、基板７０には遮光部７３が形成されている。
【００７０】
本実施形態２においては、保護膜５０には窒化シリコン膜を用い、ゲート線１６（ゲート電極）にはモリブデン−タンタル（ＭｏＴａ）を用い、ゲート絶縁膜５２には酸化シリコン膜を用い、層間絶縁膜５２には酸化シリコン膜と窒化シリコン膜との積層膜を用い、信号線２８にはアルミニウム（Ａｌ）を用い、保護膜５８には窒化シリコン膜（ＳｉＮ）、画素電極６０にはＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）を用い、配向膜６２にはポリイミドを用いたが、これらに限定されるわけではない。
【００７１】
（実施形態３）
本実施形態３においては、本発明の液晶表示装置１０の別の例について説明する。本実施形態３に係る本発明の液晶表示装置１０は、実施形態１及び２と同様、アクティブマトリクス型表示装置であり、ドット反転駆動法を用いて駆動される。なお、本実施形態３に係る本発明の液晶表示装置においては、液晶表示装置１０の画素構造以外は実施形態１及び２と同様である。本実施形態３に係る本発明の液晶表示装置１０においては、実施形態１及び２に係る本発明の液晶表示装置１０と同様の構成については、改めて説明しない。
【００７２】
図１２に本実施形態３に係る本発明の液晶表示装置１０の画素部のレイアウト配置図を示し、画素部の拡大図を図１３に示す。また、画素部を図１２に示す４Ａ−４Ｂで切った断面図を図１４に示し、５Ａ−５Ｂで切った断面図を図１５に示す。
【００７３】
本実施形態３においては、第１の補助容量２４Ａは、第１群の画素１２Ａと隣接する第２群の画素１２Ｂとの境界部２６に沿って形成されている。一方、第２の補助容量２４Ｂは、第２群の画素１２Ｂと隣接する第１群の画素１２Ａとの境界部２６に沿って形成されている。
【００７４】
図１２に示すとおり、本実施形態３に係る本発明の液晶表示装置１０は、第１の画素群１２Ａに薄膜トランジスタ１４の半導体層４０Ａを有している。本実施形態３においては、実施形態２と同様、半導体層４０Ａは概略直角に折れ曲がった形状に形成されている。なお、半導体層４０Ａの形状は、図１２に示す形状に限定されるわけではない。図１２に示すように、補助容量線２０は、突出部２０ａ及び２０ｂを有している。６０は画素電極である。本実施形態３においては、画素電極６０には、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）又はＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）が用いられる。本実施形態３に係る本発明の液晶表示装置１０においては、画素電極６０と突出部２０ａとそれらの間に挟まれた絶縁層によって補助容量２４Ａ１が形成される。また、画素電極６０と突出部２０ｂとそれらの間に挟まれた絶縁層によって補助容量２４Ａ３が形成される。画素電極６０と補助容量線２０の一部とそれらの間に挟まれた絶縁層によって補助容量２４Ａ２が形成される。本実施形態３においては、補助容量２４Ａ１、２４Ａ２及び２４Ａ３が補助容量２４Ａを構成する。
【００７５】
また、図１２に示すとおり、本実施形態３に係る本発明の液晶表示装置１０は、第２の画素群１２Ｂに薄膜トランジスタ１４の半導体層４０Ｂを有している。本実施形態３においては、半導体層４０Ｂは概略直角に折れ曲がった形状に形成されている。なお、半導体層４０Ａの形状は、図１２に示す形状に限定されるわけではない。図１２に示すように、補助容量線２２は、突出部２２ａ及び２２ｂを有している。本実施形態３に係る本発明の液晶表示装置１０においては、画素電極６０と突出部２２ａとそれらの間に挟まれた絶縁層によって補助容量２４Ｂ１が形成される。また、画素電極６０と突出部２２ｂとそれらの間に挟まれた絶縁層によって補助容量２４Ｂ３が形成される。画素電極６０と補助容量線２２の一部とそれらの間に挟まれた絶縁層によって補助容量２４Ｂ２が形成される。本実施形態３においては、補助容量２４Ｂ１、２４Ｂ２及び２４Ｂ３が補助容量２４Ｂを構成する。
【００７６】
これら補助容量２４Ａ及び２４Ｂは、不透明な金属膜を有しているので、画素の遮光部となる。
【００７７】
図１２に示すように、本実施形態３に係る本発明の液晶表示装置１０においては、補助容量２４Ａ及び２４Ｂを有しているので、十分な補助容量を形成することができる。なお、本実施形態３においては、半導体層４０Ａ及び４０Ｂは、半導体層４０Ｂは概略直角に折れ曲がった形状に形成されているアモルファスシリコンを用いているが、これに限定されるわけではない。
【００７８】
図１２に示す画素部１２Ａを４Ａ−４Ｂで切った断面図を図１４に示し、５Ａ−５Ｂで切った断面図を図１５に示す。図１４及び図１５に示すように、本実施形態２に係る本発明の液晶表示装置の薄膜トランジスタ基板は、基板４８、保護膜５０、半導体層４０Ａ、ゲート絶縁膜５２、ゲート線１６（ゲート電極）、オーミックコンタクト層８０及び８２、ソース・ドレイン電極８４及び８６、保護膜５８，画素電極６０、配向膜６２を有している。また、本実施形態に係る本発明の液晶表示装置の対向基板は、基板７０、カラーフィルタ７２Ａ、７２Ｂ及び７２Ｃ、対向電極７４並びに配向膜７６を有している。薄膜トランジスタ基板と対向基板とがスペーサを介して貼り合わされ、これらの基板の間に液晶層６４が設けられる。また、基板７０には遮光部７３が形成されている。
【００７９】
本実施形態３においては、保護膜５０には窒化シリコン膜を用い、ゲート線１６（ゲート電極）にはモリブデン−タンタル（ＭｏＴａ）を用い、ゲート絶縁膜５２には酸化シリコン膜を用い、層間絶縁膜５２には酸化シリコン膜と窒化シリコン膜との積層膜を用い、信号線２８にはアルミニウム（Ａｌ）を用い、保護膜５８には窒化シリコン膜（ＳｉＮ）、画素電極６０にはＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）を用い、配向膜６２にはポリイミドを用いたが、これらに限定されるわけではない。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施形態１に係る液晶表示装置１０の要部を示すブロック図である。
【図２】本発明の実施形態１に係る液晶表示装置１０の表示パネルの拡大図である。
【図３】本発明の実施形態１に係る液晶表示装置１０の駆動方法を示す信号の波形図である。
【図４】本発明の実施形態１に係る本発明の液晶表示装置１０の画素部のレイアウト配置図である。
【図５】本発明の実施形態１に係る本発明の液晶表示装置１０の画素部の拡大図である。
【図６】本発明の実施形態１に係る本発明の液晶表示装置１０の画素部を図４に示す４Ａ−４Ｂで切った断面図である。
【図７】本発明の実施形態１に係る本発明の液晶表示装置１０の画素部を図４に示す５Ａ−５Ｂで切った断面図を図６に示す。
【図８】本発明の実施形態２に係る本発明の液晶表示装置１０の画素部のレイアウト配置図である。
【図９】本発明の実施形態２に係る本発明の液晶表示装置１０の画素部の拡大図である。
【図１０】本発明の実施形態２に係る本発明の液晶表示装置１０の画素部を図７に示す４Ａ−４Ｂで切った断面図である。
【図１１】本発明の実施形態２に係る本発明の液晶表示装置１０の画素部を図７に示す５Ａ−５Ｂで切った断面図である。
【図１２】本発明の実施形態３に係る本発明の液晶表示装置１０の画素部のレイアウト配置図である。
【図１３】本発明の実施形態３に係る本発明の液晶表示装置１０の画素部の拡大図である。
【図１４】本発明の実施形態３に係る本発明の液晶表示装置１０の画素部を図１０に示す４Ａ−４Ｂで切った断面図である。
【図１５】本発明の実施形態３に係る本発明の液晶表示装置１０の画素部を図１０に示す５Ａ−５Ｂで切った断面図である。
【符号の説明】
【００８１】
１０      液晶表示装置
１２      画素
１２Ａ    第１群の画素
１２Ｂ    第２群の画素
１４      薄膜トランジスタ
１６      ゲート線
１８      ゲート
２０      第１の補助容量線
２２      第２の補助容量線
２４      補助容量
２４Ａ    第１の補助容量
２４Ｂ    第２の補助容量
２６      境界部
２８      カラーフィルタ
３０      遮光部
３２      駆動回路
３４      電圧発生回路
３６      第１のスイッチ群
３８      第２のスイッチ群
Ｖ１      第１の電圧
Ｖ２      第２の電圧
Ｖ３      第３の電圧
Ｖ４      第４の電圧
【図１】
0005405733.tif 000002
【図２】
0005405733.tif 000003
【図３】
0005405733.tif 000004
【図４】
0005405733.tif 000005
【図５】
0005405733.tif 000006
【図６】
0005405733.tif 000007
【図７】
0005405733.tif 000008
【図８】
0005405733.tif 000009
【図９】
0005405733.tif 000010
【図１０】
0005405733.tif 000011
【図１１】
0005405733.tif 000012
【図１２】
0005405733.tif 000013
【図１３】
0005405733.tif 000014
【図１４】
0005405733.tif 000015
【図１５】
0005405733.tif 000016