(57)【特許請求の範囲】
【請求項１】
半導体構造に導電ラインを形成する方法であって、
第１の誘電層にトレンチを形成するステップと、
前記トレンチにコンフォーマル低ｋ誘電バリア膜を堆積するステップであって、前記コンフォーマル低ｋ誘電バリア膜がプラズマ化学気相堆積（ＰＥＣＶＤ）プロセスにより形成された窒化ホウ素（ＢＮ）膜を備え、前記コンフォーマル低ｋ誘電バリア膜を堆積するステップが、
ホウ素含有前駆体からホウ素含有膜を形成する工程と、
窒素を前記ホウ素含有膜に取り込んで窒化ホウ素膜を形成するために、前記ホウ素含有膜を窒素含有前駆体で処置する工程と、を備えるステップと、
前記コンフォーマル低ｋ誘電バリア膜上に金属拡散バリア膜を堆積するステップと、
前記トレンチを充填するために導電材料を堆積するステップと、
前記第１の誘電層を露出するために前記導電材料を平坦化するステップと、
前記導電材料上に自己整合型キャップ層を形成するステップと、
ウェットエッチング化学薬品を使用して前記第１の誘電層を除去するステップであって、前記コンフォーマル低ｋ誘電バリア膜の前記窒化ホウ素膜が、前記ウェットエッチング化学薬品に対する前記導電材料のバリアとして作用するステップと、
を備える方法。
【請求項２】
前記第１の誘電層を除去する前に、前記導電材料および前記第１の誘電層上に多孔性誘電バリアを堆積するステップであって、前記第１の誘電層が、前記多孔性誘電バリアを介して前記ウェットエッチング化学薬品を使用して除去されるステップをさらに備える、請求項１に記載の方法。
【請求項３】
前記多孔性誘電バリアが、シリコンカーバイド（ＳｉＣ）結合、窒化シリコンカーバイド（ＳｉＣＮ）結合またはこれらの組み合わせを備えており、かつシリコン酸素結合を具備していない、請求項２に記載の方法。
【請求項４】
前記多孔性誘電バリアを堆積するステップが、トリメチルシラン（ＴＭＳ、（ＣＨ３）３ＳｉＨ）およびエチレン（Ｃ２Ｈ４）の組み合わせを備える前駆体を使用してシリコンカーバイド層を堆積する工程を備える、請求項３に記載の方法。
【請求項５】
前記第１の誘電層を除去した後に非コンフォーマル誘電層を堆積するステップをさらに備えており、前記トレンチを形成するステップが角度付き側壁を具備するトレンチを形成する工程を備えており、前記トレンチが底部では狭くかつ開口では広く、前記第１の誘電層を除去するステップが前記導電材料周辺に逆トレンチを形成し、前記非コンフォーマル誘電層を堆積するステップが、特定の値より大きなアスペクト比を有する前記逆トレンチに空隙を形成する、請求項１に記載の方法。
【請求項６】
前記トレンチの対向する角度付き側壁間の角度は約５°〜１３０°である、請求項５に記載の方法。
【請求項７】
前記非コンフォーマル誘電層を堆積する前に前記逆トレンチ上にコンフォーマル誘電バリア膜を堆積するステップをさらに備える、請求項５に記載の方法。
【請求項８】
空隙を有する誘電構造を形成する方法であって、
第１の誘電層にトレンチを形成するステップであって、前記トレンチが導電材料をこの中に保有するように構成されているステップと、
前記トレンチに第１のコンフォーマル誘電バリア膜を堆積するステップであって、前記第１のコンフォーマル誘電バリア膜がプラズマ化学気相堆積（ＰＥＣＶＤ）プロセスにより形成された窒化ホウ素（ＢＮ）膜を備え、前記窒化ホウ素膜が５未満のｋ値を有し、前記第１のコンフォーマル誘電バリア膜を堆積するステップが、
ホウ素含有前駆体からホウ素含有膜を形成する工程と、
窒素を前記ホウ素含有膜に取り込んで窒化ホウ素膜を形成するために、前記ホウ素含有膜を窒素含有前駆体で処置する工程と、を備えるステップと、
前記トレンチを充填するために第１の導電材料を堆積するステップと、
前記第１の誘電層を露出するために前記第１の導電材料を平坦化するステップと、
前記導電材料上に第１の自己整合型キャップ層を形成するステップと、
前記第１の導電材料および前記第１の誘電層上に第１の多孔性誘電バリアを堆積するステップと、
前記第１の多孔性誘電バリアを介してウェットエッチング溶液を使用して前記第１の誘電層を除去することによって前記トレンチ間に空隙を形成するステップであって、前記第１のコンフォーマル誘電バリア膜が前記ウェットエッチング溶液に対するバリアおよびエッチングストップとして作用するステップと、
を備える方法。
【請求項９】
前記第１の多孔性誘電バリアが、シリコンカーバイド（ＳｉＣ）結合、窒化シリコンカーバイド（ＳｉＣＮ）結合またはこれらの組み合わせを備えており、また一酸化シリコン（ＳｉＯ）を具備していない、請求項８に記載の方法。
【請求項１０】
空隙を有する誘電構造を形成する方法であって、
第１の誘電層にトレンチを形成するステップであって、角度付き側壁を具備する前記トレンチが底部で狭くかつ開口で広いステップと、
前記トレンチに第１のコンフォーマル誘電バリア膜を堆積するステップあって、前記第１のコンフォーマル誘電バリア膜がプラズマ化学気相堆積（ＰＥＣＶＤ）プロセスにより形成された窒化ホウ素（ＢＮ）膜を備え、前記窒化ホウ素膜が５未満のｋ値を有し、前記第１のコンフォーマル誘電バリア膜を堆積するステップが、
ホウ素含有前駆体からホウ素含有膜を形成する工程と、
窒素を前記ホウ素含有膜に取り込んで窒化ホウ素膜を形成するために、前記ホウ素含有膜を窒素含有前駆体で処置する工程と、を備えるステップと、
前記トレンチを充填するために第１の導電材料を堆積するステップと、
前記第１の誘電層を露出するために前記第１の導電材料を平坦化するステップと、
前記第１の導電材料周辺に逆トレンチを形成するために前記第１の誘電層を除去するステップであって、前記逆トレンチが角度付き側壁を有しており、また開口で狭くかつ底部で広いステップと、
前記逆トレンチに第１の非コンフォーマル誘電層を堆積することによって空隙を形成するステップであって、前記空隙が、少なくとも部分的に、特定の値より大きなアスペクト比を有する前記逆トレンチに形成されるステップと、
を備える方法。
【発明の詳細な説明】
【発明の背景】
【０００１】
発明の分野
[0001]本発明の実施形態は概して集積回路の製作に関する。より具体的には、本発明の実施形態は、低誘電定数を有する誘電材料を含む多層配線構造を形成する方法に関する。
【０００２】
関連技術の説明
[0002]集積回路形状は、このようなデバイスが数十年前に最初に導入されて以来、劇的に縮小している。これ以来、集積回路は概して（しばしばムーアの法則と称される）１８ヶ月サイズルールに従っており、これは、２年ごとにチップのデバイス数が２倍になるということを意味している。今日の製作設備は、０．１μｍ形状サイズを有するデバイスを定期的に製造しており、将来の設備はやがて、より小型の形状サイズを有するデバイスを製造しているだろう。
【０００３】
[0003]デバイス形状の継続的縮小は、低誘電定数（ｋ）値を有する膜に対する要求を生成しているが、これは、隣接する金属ライン間の容量結合が、集積回路でのデバイスサイズをさらに縮小するために、削減されなければならないからである。とりわけ、約３．０未満の誘電定数を有する絶縁体が望ましい。このような低誘電定数を有する絶縁体の例は、多孔性誘電体、炭素ドープ酸化シリコンおよびポリテトラフルオロエチレン（ＰＴＦＥ）を含んでいる。
【０００４】
[0004]多孔性炭素ドープ酸化シリコン膜を生成するために使用されてきた方法の１つは、有機シリコン化合物、および熱的に不安定な種や揮発性基を備える化合物を備えるガス混合物から膜を堆積した後、堆積膜を事後処置して、堆積膜から、有機基などの熱的に不安定な種や揮発性基を除去するためのものであった。熱的に不安定な種や揮発性基を堆積膜から除去することは膜にナノメートルサイズの間隙を作成し、これは膜の誘電定数を、例えば約２．５に低下させる。
【０００５】
[0005]ナノメートルサイズの間隙からなる大きな空隙の形成はさらに誘電定数を低下させるが、これは、空気がおよそ１の誘電定数を有しているからである。しかしながら、大型空隙の形成に使用された熱プロセスは複数の問題を有している。例えば、熱的除去はこの構造にストレスを作成し、これは安定性の問題を表している。
【０００６】
[0006]したがって、集積回路の形状の継続的縮小および従来の方法における既存の問題に関して、３．０未満の誘電定数を有する誘電層を形成する方法が必要とされている。
【発明の概要】
【０００７】
[0007]本発明は概して、より小型の特徴部に封入されている均一な空隙を含む多層配線構造を含む多層配線構造を形成する方法を提供する。
【０００８】
[0008]一実施形態は、第１の誘電層にトレンチを形成するステップであって、空隙が該第１の誘電層に形成されることになるステップと、該トレンチにコンフォーマル誘電バリア膜を堆積するステップであって、該コンフォーマル誘電バリア膜が、該第１の誘電層に該空隙を形成する際に使用されるウェットエッチング化学薬品に対するバリアとして作用するように構成されている低ｋ誘電材料を備えるステップと、該コンフォーマル低ｋ誘電層に金属拡散バリア膜を堆積するステップと、該トレンチを充填するために導電材料を堆積するステップとを備える、半導体構造に導電ラインを形成する方法を提供する。
【０００９】
[0009]別の実施形態は、第１の誘電層にトレンチを形成するステップであって、該トレンチが、導電材料をこの中に保有するように構成されているステップと、該トレンチに第１のコンフォーマル誘電バリア膜を堆積するステップと、該トレンチを充填するために第１の導電材料を堆積するステップと、該第１の誘電層を露出するために該第１の導電材料を平坦化するステップと、該導電材料に第１の自己整合型キャップ層を形成するステップと、該第１の導電材料および該第１の誘電層上に第１の多孔性誘電バリアを堆積するステップと、該第１の多孔性誘電バリアを介してウェットエッチング溶液を使用して該第１の誘電層を除去することによって該トレンチ間に空隙を形成するステップであって、該第１のコンフォーマル誘電バリア膜が該ウェットエッチング溶液に対するバリアおよびエッチングストップとして作用するステップとを備える、空隙を有する誘電構造を形成する方法を提供する。
【００１０】
[0010]さらに別の実施形態は、第１の誘電層にトレンチを形成するステップであって、角度付き側壁を有する該トレンチが底部では狭く、開口では広いステップと、該トレンチに第１のコンフォーマル誘電バリア膜を堆積するステップと、該トレンチを充填するために第１の導電材料を堆積するステップと、該第１の誘電層を露出するために該第１の導電材料を平坦化するステップと、該第１の導電材料周辺に逆トレンチを形成するために該第１の誘電層を除去するステップであって、該逆トレンチは角度付き側壁を有しており、また開口では狭く、底部では広いステップと、逆トレンチに第１の非コンフォーマル誘電層を堆積することによって該逆トレンチの少なくとも一部に空隙を形成するステップであって、特定の値より大きなアスペクト比を有する該逆トレンチに空隙が形成されているステップとを備える、空隙を有する誘電構造を形成する方法を提供する。
【００１１】
[0011]本発明の上記引用された特徴が詳細に理解されるように、上記簡潔に要約されている本発明に関するより特定的な説明は実施形態を参照してなされてもよく、この一部は添付の図面に図示されている。しかしながら、添付の図面は本発明の通常の実施形態のみを図示しており、また本発明は他の等しく効果的な実施形態を許容可能であるため、この範囲を制限するものと見なされるべきではない点に注目する。
【００１２】
[0018]理解を容易にするために、同一参照番号が、可能ならば、図面に共通の同一要素を指し示すために使用されてきた。一実施形態に開示されている要素は、具体的な引用なしに他の実施形態で効果的に利用可能であることが想定されている。
【詳細な説明】
【００１３】
[0019]本発明の実施形態は概して、多層配線構造に空隙を形成する方法を提供する。空隙は概して、金属構造が、例えばダマシン構造のトレンチレベルで緊密にパックされているエリアに形成される。コンフォーマル低ｋ誘電バリア膜が、空隙周辺に機械的サポートを提供し、かつ空隙形成中のウェットエッチング化学薬品および湿気から金属構造を保護するために、金属構造周辺に堆積される。一意の多孔性低ｋ誘電層が除去可能な層間誘電（ＩＬＤ）層上に形成される。多孔性誘電バリアは、ウェットエッチング化学薬品の浸透を許容し、かつＩＬＤ層の除去およびこの中への空隙の形成を可能にする皮膜として作用する。高密度誘電バリアは次いで多孔性誘電バリア上に堆積される。低ストレス低ｋＩＬＤ層は高密度誘電バリア上に堆積されてもよく、次のレベルで構造を形成するために誘電体を提供する。低ストレスＩＬＤ層は、多層配線構造内の空隙の形成によってもたらされるストレスを低減する。別の実施形態では、非コンフォーマル低ｋ誘電層が、側壁が傾斜されている金属構造周辺に堆積されており、空隙は、金属構造が緊密にパックされている非コンフォーマル低ｋ層の一部内に形成されてもよい。
【００１４】
多孔性誘電バリアを介する空隙の形成
[0020]図１Ａ〜図１Ｊは、本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。図４は、図１Ａ〜図１Ｊに示されている処理シーケンスに従ったプロセス２００を図示している。
【００１５】
[0021]トランジスタなどのデバイスが半導体基板１０１上に形成された後、ビア層１０２が基板１０１上に形成されてもよい。ビア層１０２は通常、導電要素（ビア）１０３をこの中に形成している誘電膜である。導電要素１０３は、基板１０１に形成されたデバイスと電気的に連通するように構成されている。通常は導電材料および誘電体のトレンチ層およびビア層を交互に含んでいる多層配線構造がビア層１０２上に形成されて、基板１０１のデバイスに回路を提供する。トレンチ層は概して、導電ラインを形成している誘電膜のことである。ビア層は、一方のトレンチ層から別のトレンチ層への電気経路を提供する小型金属ビアを有する１層の誘電体である。
【００１６】
[0022]プロセス２００は、ビア層１０２上に多層配線構造を形成する方法を提供する。
【００１７】
[0023]ステップ２０１において、図１Ａに示されているエッチングストップ層１０４がビア層１０２上全体に堆積されて、第１の誘電層１０５、例えば二酸化シリコン層がエッチングストップ層１０４上に堆積される。エッチングストップ層１０４は、後続のエッチングステップ中にビア層１０２を保護し、かつ誘電拡散バリアとして作用するように構成されている。エッチングストップ層１０４はシリコンカーバイド層であってもよい。
【００１８】
[0024]ステップ２０２において、トレンチ１０６が誘電層１０５およびエッチングストップ層１０４に形成される。トレンチ１０６は、エッチングが続く、フォトレジストを使用するパターニングなどの、当業者に公知の任意の従来の方法を使用して形成されてもよい。
【００１９】
[0025]ステップ２０４において、コンフォーマル誘電バリア膜１０７が、トレンチ１０６の側壁を含む基板の上部表面全体に堆積される。コンフォーマル誘電バリア膜１０７は、後にトレンチ１０６に形成される銅線などの金属構造を、後続プロセス中のウェットエッチング化学薬品および湿気から保護するためのバリア層として作用するように構成されている。加えて、コンフォーマル誘電バリア膜１０７はまた、空隙が形成された後に、トレンチ１０６に形成されている金属構造に機械的サポートを提供する。一実施形態では、コンフォーマル誘電バリア膜１０７は低ｋ誘電バリア材料、例えば窒化ホウ素（ＢＮ）、窒化シリコン（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）、窒化シリコンホウ素（ＳｉＢＮ）またはこれらの組み合わせを備えている。
【００２０】
[0026]一実施形態では、コンフォーマル誘電バリア膜１０７は、プラズマ化学気相堆積（ＰＥＣＶＤ）プロセスによって形成された、約５．０未満のｋ値を具備する窒化ホウ素（ＢＮ）層である。コンフォーマル誘電バリア膜１０７は約１０Å〜約２００Åの厚さを有することがある。窒化ホウ素層の堆積は、ホウ素含有前駆体からホウ素含有膜を形成するステップと、このホウ素含有膜を窒素含有前駆体で処置するステップとを備えてもよい。ホウ素含有膜の形成はプラズマによって、またはこれなしで実行可能である。ホウ素含有前駆体はジボラン（Ｂ２Ｈ６）、ボラジン（Ｂ３Ｎ３Ｈ６）、またはボラジンのアルキル置換誘導体であってもよい。ホウ素含有膜の処置は、プラズマプロセス、紫外線（ＵＶ）硬化プロセス、熱アニーリングプロセスおよびこれらの組み合わせからなる群より選択されてもよい。窒素含有前駆体は窒素ガス（Ｎ２）、アンモニア（ＮＨ３）またはヒドラジン（Ｎ２Ｈ４）であってもよい。窒化ホウ素膜の堆積に関する詳細な説明は、２００７年５月２３日に出願された「Ｂｏｒｏｎ  Ｎｉｔｒｉｄｅ  ａｎｄ  Ｂｏｒｏｎ−Ｎｉｔｒｉｄｅ  Ｄｅｒｉｖｅｄ  Ｍａｔｅｒｉａｌｓ  Ｄｅｐｏｓｉｔｉｏｎ  Ｍｅｔｈｏｄ」（代理人整理番号第１１９９６号）と題された米国仮特許出願第６０／９３９，８０２号に見られ、これは参照によって本明細書に組み込まれている。
【００２１】
[0027]ステップ２０６において、金属拡散バリア１０８がコンフォーマル誘電バリア膜１０７上に形成される。金属拡散バリア１０８は、トレンチ１０６および誘電構造に後に近接して堆積される金属ライン間の拡散を防止するように構成されている。金属拡散バリア１０８はタンタル（Ｔａ）および／または窒化タンタル（ＴａＮ）を備えてもよい。
【００２２】
[0028]ステップ２０８において、トレンチ１０６は、図１Ｂに示されているように、１つ以上の金属を備える導電ライン１０９によって充填されてもよい。一実施形態では、スパッタリングステップが、金属拡散バリア１０８およびコンフォーマル誘電バリア膜１０７をトレンチ１０６の底部壁の全体または一部から除去するために実行されてもよく、導電ライン１０９は、ビア層１０２の導電要素１０３と直接接触可能である。導電ライン１０９の堆積は、導電シード層を形成するステップと、導電シード層上に金属を堆積するステップとを備えてもよい。導電ライン１０９は、銅（Ｃｕ）、アルミニウム（Ａｌ）、または所望の伝導率の任意の適切な材料を備えてもよい。
【００２３】
[0029]ステップ２１０において、化学的機械的研磨（ＣＭＰ）プロセスが導電ライン１０９、金属拡散バリア１０８およびコンフォーマル誘電バリア膜１０７に実行されて、誘電層１０５が、図１Ｃに示されているように露出される。
【００２４】
[0030]ステップ２１２において、自己整合型キャップ層１１０が導電ライン１０９上に形成される。自己整合型キャップ層１１０は無電解堆積を使用して形成されてもよく、また導電ライン１０９の露出表面にのみ形成されてもよい。自己整合型キャップ層１１０は、空隙形成で使用されるウェットエッチング化学薬品から導電ライン１０９を保護し、かつ導電ライン１０９の上部表面全体への種の拡散を防止するためのバリアとして構成されている。自己整合型キャップ層１１０は銅および酸素両方の拡散を防止可能である。銅を備える導電ライン１０９について、自己整合型キャップ層１１０は、コバルト（Ｃｏ）、タングステン（Ｗ）またはモリブデン（Ｍｏ）、リン（Ｐ）、ホウ素（Ｂ）、レニウム（Ｒｅ）およびこれらの組み合わせを含有する多様な組成を備えてもよい。自己整合型キャップ層１１０の形成に関する詳細な説明は、「Ａｄｈｅｓｉｏｎ  ａｎｄ  Ｍｉｎｉｍｉｚｉｎｇ  Ｏｘｉｄａｔｉｏｎ  ｏｎ  Ｅｌｅｃｔｒｏｌｅｓｓ  Ｃｏ  Ａｌｌｏｙ  Ｆｉｌｍｓ  ｆｏｒ  Ｉｎｔｅｇｒａｔｉｏｎ  ｗｉｔｈ  Ｌｏｗ  ｋ  Ｉｎｔｅｒ−Ｍｅｔａｌ  Ｄｉｅｌｅｃｔｉｒｃ  ａｎｄ  Ｅｔｃｈ  Ｓｔｏｐ」と題された米国特許公報第２００７／００９９４１７号に見られ、これは参照によって本明細書に組み込まれている。
【００２５】
[0031]ステップ２１４において、多孔性誘電バリア１１１が導電ライン１０９およびコンフォーマル誘電バリア膜１０７上に堆積される。多孔性誘電バリア１１１は、ｋ＜４．０の低ｋ誘電バリアであってもよい。多孔性誘電バリア１１１は透過性であり、希釈フッ化水素（ＤＨＦ）溶液などのエッチング溶液を、第１の誘電層１０５などの除去可能な層に浸透させて、その下に空隙を形成することができる。多孔性誘電バリア１１１は炭素が豊富であり、疎水性である。多孔性誘電バリア１１１は概して、エッチング溶液との接触がこの構造に影響を与えない程度の低ウェットエッチングレートを有している。一実施形態では、低ウェットエッチングレートが、多孔性誘電バリア１１１におけるＳｉ−Ｏ結合を削減または排除することによって達成されてもよい。一実施形態では、多孔性誘電バリア１１１はまた、導電ライン１０９における銅などの金属に対する拡散バリア層として作用することもある。一実施形態では、多孔性誘電バリア１１１は疎水性であるため、ウェットエッチングプロセスからの残渣および汚染を最小化することができる。一実施形態では、多孔性誘電バリア１１１の疎水性は、多孔性誘電バリア１１１における炭素含有量をコントロールすることによって取得されてもよい。
【００２６】
[0032]一実施形態では、多孔性誘電バリア１１１は、シリコン酸素結合（Ｓｉ−Ｏ）なしの、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）またはこれらの組み合わせを備えている。一実施形態では、多孔性誘電バリア１１１は、約１０Å〜約１００Åの厚さを有することがある。別の実施形態では、多孔性誘電バリア１１１は、約５０Å〜約３００Åの厚さを有することがある。
【００２７】
[0033]多孔性誘電バリア１１１は、シリコンおよび炭素を含有する前駆体を使用する化学気相堆積法を使用して形成されてもよい。一実施形態では、低密度プラズマ条件が、多孔性誘電バリア１１１を形成するために使用される。一実施形態では、多孔性誘電バリア１１１は、参照によって本明細書に組み込まれている「Ｍｅｔｈｏｄ  ｏｆ  Ｉｍｐｒｏｖｉｎｇ  Ｓｔａｂｉｌｉｔｙ  ｉｎ  Ｌｏｗ  ｋ  Ｂａｒｒｉｅｒ  Ｌａｙｅｒｓ」と題された米国特許第６，７９０，７８８号における低ｋシリコンカーバイド層の堆積方法に類似の、水素を備える処理ガスと酸素フリー有機シリコン化合物を反応させることによって堆積されたシリコンカーバイド層であってもよい。
【００２８】
[0034]多孔性誘電バリアの形成方法に関する詳細な説明は、２００７年１０月９日に出願され、「Ｍｅｔｈｏｄ  ｔｏ  Ｏｂｔａｉｎ  Ｌｏｗ  Ｋ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂａｒｒｉｅｒ  ｗｉｔｈ  Ｓｕｐｅｒｉｏｒ  Ｅｔｃｈ  Ｒｅｓｉｓｔｉｖｉｔｙ」と題された米国特許出願（代理人整理番号第１１４９８号）に見られ、これは参照によって本明細書に組み込まれている。実施例１は、多孔性誘電バリア１１１を堆積するための例示的レシピを列挙している。
【００２９】
実施例１
[0035]シリコンカーバイドを有する多孔性誘電バリアを堆積するためのＰＥＣＶＤ堆積プロセスは、トリメチルシラン（ＴＭＳ、（ＣＨ３）３ＳｉＨ）およびエチレン（Ｃ２Ｈ４）の組み合わせを備える前駆体を使用するステップを備えている。ＴＭＳ／エチレン比を含むプロセス条件は、炭素の原子パーセンテージが１５％以上になるように設定される。一実施形態では、エチレン／ＴＭＳ比は約１：１〜約８：１であり、ＴＭＳ／エチレン前駆体およびキャリアガスの流量は約５ｓｃｃｍ〜約１０，０００ｓｃｃｍであり、温度は約３５０℃でる。これらの条件について、チャンバ圧力は約１０ミリトール〜約１気圧であり、プラズマ生成の無線周波数（ＲＦ）電力は約１５Ｗ〜約３，０００Ｗであり、処理中の基板に前駆体を提供するように構成されている、基板とシャワーヘッド間の間隔は約２００ミル〜約２０００ミルである。
【００３０】
[0036]図４を参照すると、ステップ２１６において、空隙が形成されることになるエリアを露出するためにパターンが生成されてもよい。フォトレジスト層１１２が多孔性誘電バリア１１１上に堆積される。パターンは次いで、図１Ｄに示されているように、フォトレジスト層１１２で現像され、ホール１１３を介して多孔性誘電バリア１１１の一部を露出する。このパターンは、導電ライン１０９間の距離が特定の範囲にあるエリアに空隙を制限するために使用される。例えば、空隙は、近接する導電ライン１０９の距離が５ｎｍ以上であるエリアに制限されることがある。空隙は、緊密にパックされている導電ライン１０９間の誘電体のｋ値を低下させるためにもっとも効果的である。加えて、ピッチが大きい導電ライン１０９、またはビア層におけるビアなどの、かなり離れた金属構造間の空隙の形成は、機械的構造の一体性に影響を与えることがある。したがって、パターンは、特定の範囲に空隙を制限するように、本ステップで形成される。一実施形態では、空隙は近接する導電ライン１０９間に形成されてもよく、この場合導電ライン１０９間の距離は約５ｎｍ〜約２００ｎｍである。
【００３１】
[0037]ステップ２１８において、ウェットエッチングプロセスが実行される。第１の誘電層１０５の一部は、ホール１１３によって露出されている多孔性誘電バリア１１１を介してＤＨＦ溶液などのエッチング溶液に接触しており、また、図１Ｅに示されているように、空隙１１４を形成するために完全または部分的にエッチングされている。一実施形態では、ＤＨＦ溶液は水６に対してフッ化水素１を備えている。バッファ化されたフッ化水素（ＢＨＦ、ＮＨ４Ｆ＋ＨＦ＋Ｈ２Ｏ）などの他のウェットエッチング化学薬品もまた、多孔性誘電バリア１１１を介して第１の誘電層１０５をエッチングするために使用されてもよい。例示的なエッチング方法は、「Ｅｔｃｈ  Ｐｒｏｃｅｓｓ  ｆｏｒ  Ｅｔｃｈｉｎｇ  Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅｓ」と題された米国特許第６，９３６，１８３号に見られ、これは参照によって本明細書に組み込まれている。図１Ｅに矢印で示されているように、エッチング溶液は多孔性誘電バリア１１１を介して第１の誘電層１０５に達し、エッチング生成物は多孔性誘電バリア１１１を介して除去される。
【００３２】
[0038]エッチングプロセスは、第１の誘電層１０５を囲むコンフォーマル誘電バリア膜１０７、エッチングストップ層１０４および多孔性誘電バリア１１１によってコントロールされる。コンフォーマル誘電バリア膜１０７および多孔性誘電バリア１１１はまた空隙１１４に均一な構造を提供する。クリーニングプロセスには、エッチングプロセスのフォトレジストおよび残渣を除去するためのエッチングプロセスが続いてもよい。
【００３３】
[0039]ステップ２２０において、図１Ｆに示されている高密度誘電バリア１１５は、空隙形成の完了時に多孔性誘電バリア１１１に堆積される。高密度誘電バリア１１５は、導電ライン１０９における銅などの金属の拡散、および空隙１１４への湿気の移行を防止するように構成されている。高密度誘電バリア１１５は、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）、窒化ホウ素（ＢＮ）、窒化シリコンホウ素（ＳｉＢＮ）、窒化シリコンホウ素カーバイド（ＳｉＢＣＮ）またはこれらの組み合わせなどの薄い低ｋ誘電バリア膜を備えてもよい。一実施形態では、高密度誘電バリア１１５は約２０Å〜約５００Åの厚さを有している。別の実施形態では、高密度誘電バリア１１５は約５０Å〜約２００Åの厚さを有する。
【００３４】
[0040]ステップ２２２において、ＩＬＤ層１１６が高密度誘電バリア１１５上に堆積されている。任意の適切な誘電材料がＩＬＤ層１１６として使用されてもよい。一実施形態では、ＩＬＤ層１１６は、トレンチ層間の誘電定数ｋ＜２．７の低ｋかつ低ストレス誘電体である。ＩＬＤ層１１６の低ストレスによってＩＬＤ層１１６は、空隙１１４の形成によって生成されたストレスを吸収および／または中和することができる。ＩＬＤ層１１６はまた、この構造をサポートするための良好な機械的特性を有している。一実施形態では、ＩＬＤ層１１６は約１００Å〜約５，０００Åの厚さを有している。ＩＬＤ層１１６は炭素ドープ二酸化シリコン、シリコンオキシカーバイド（ＳｉＯｘＣｙ）またはこれらの組み合わせであってもよい。ＩＬＤ層１１６の形成方法は、「Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｒｏｃｅｓｓ  ｔｏ  Ｐｒｏｄｕｃｅ  Ｌｏｗ−Ｋ  Ｄｉｅｌｅｃｔｒｉｃｓ  ｗｉｔｈ  Ｌｏｗ  Ｓｔｒｅｓｓ  ｂｙ  Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ（ＰＥＣＶＤ）」と題された米国特許公報第２００６／００４３５９１号に見られ、これは参照によって本明細書に組み込まれている。
【００３５】
[0041]ステップ２２４において、エッチングストップ層１２７がＩＬＤ層１１６上に形成される。エッチングストップ層１２７は、ＩＬＤ層１１６上の後続トレンチ層に空隙を形成する際に使用されるウェットエッチング化学薬品からＩＬＤ層１１６を保護するように構成されている。一実施形態では、エッチングストップ層１２７はシリコンカーバイドを備えてもよい。
【００３６】
[0042]ステップ２２６において、第２の誘電層１１７がエッチングストップ層１２７上に形成される。第２の誘電層１１７は第１の誘電層１０５に類似していてもよい。一実施形態では、第２の誘電層１１７は二酸化シリコンを備えている。
【００３７】
[0043]ステップ２２７において、図１Ｆに示されているように、従来の二重ダマシン構造１１８は、新たなビア層および新たなトレンチ層をそれぞれこの中に形成するためにＩＬＤ層１１６および第２の誘電層１１７に形成されてもよい。二重ダマシン構造の形成についての詳細な説明は、「Ｍｅｔｈｏｄ  ｏｆ  Ｆａｂｒｉｃａｔｉｎｇ  ａ  Ｄｕａｌ  Ｄａｍａｓｃｅｎｅ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｓｔｒｕｃｔｕｒｅ」と題された米国特許出願公報第２００６／０２１６９２６号に見られ、これは参照によって本明細書に組み込まれている。
【００３８】
[0044]図１Ｇ〜図１Ｊに示されているように、ステップ２０４〜２１８は、第２の誘電層１１７に形成されている導電ライン１２１間に空隙１２６を形成するために反復されてもよい。コンフォーマル誘電バリア膜１０７に類似のコンフォーマル誘電バリア膜１１９は、バリア層１０８に類似の金属拡散バリア層１２０の堆積前に、二重ダマシン構造１１８に堆積されてもよい。導電ライン１２１は、パンチスルーステップ後にダマシン構造１１８に形成されてもよい。自己整合型キャップ層１１０に類似のキャップ層１２２、および多孔性誘電バリア１１１に類似の多孔性誘電バリア１２３がＣＭＰプロセス後に形成されてもよい。フォトレジスト層１２４は、多孔性誘電バリア１２３と、フォトレジストに形成されているパターンとに堆積されてもよく、フォトレジスト層１２４のホール１２５を介して第２の誘電層１１７の一部を露出する。次いでウェットエッチングプロセスが、空隙１２６を形成するために使用される。
【００３９】
[0045]同様に、空隙は、上記プロセスを使用して各順次誘電層の選択領域に形成されてもよい。
【００４０】
[0046]上記空隙形成プロセスは、従来の空隙形成方法、例えば熱分解に対して複数の利点を有している。
【００４１】
[0047]まず、コンフォーマル誘電バリア１０７および１１９などのコンフォーマル低ｋ誘電バリアは、順次ステップで使用されている湿気および化学溶液から銅などの金属を保護するための良好な誘電バリアとして作用するのみならず、空隙形成後に導電ラインに機械的サポートを提供する。
【００４２】
[0048]第２に、熱分解と比較して、本発明の実施形態は、均一な空隙を形成するために選択的ウェットエッチング方法を使用する。特に、ＳｉＯ２などの形成されている誘電体を除去して空隙を形成するために、ＤＨＦおよびＢＨＦなどのウェットエッチング化学薬品が使用される。熱分解は選択的でなくてもよい。全ての使い捨て材料は除去されたりダメージを与えられたりすることになり、またこの構造における任意の残りの使い捨て材料は、後続のプロセスステップに信頼性の問題を招くことがある。本発明で使用されているウェットエッチング方法は選択的であってもよく、またフォトリソグラフィおよびパターニングステップを介して選択エリアにのみ適用してもよい。したがって、空隙のエリアパーセンテージおよび場所は、所望の誘電値ならびに必要な機械的強度を満たすように設計可能である。例えば、空隙は、２つの隣接する金属ライン間のピッチ長が１０ｎｍ〜２００ｎｍである高密度金属エリアに形成されてもよい。
【００４３】
[0049]第３に、低ストレス低誘電層が、スタック全体のストレスを最小化するために層間誘電体で使用されており、またこれは、配線構造全体に強力な機械的サポートを提供する。
【００４４】
[0050]第４に、ウェットエッチング化学薬品に対して透過的な多孔性誘電バリア膜が、ウェットエッチング溶液を除去可能な誘電層に浸透させて、その下に空隙を形成するための皮膜として使用される。
【００４５】
[0051]第５に、バリア層１１５などの薄い高密度密封誘電バリア膜が、拡散ならびに湿気の浸透を防止するために多孔性誘電バリア膜の上部に堆積される。
【００４６】
非コンフォーマル誘電層への空隙の形成
[0052]本発明の実施形態はまた、導電ライン間のトレンチに非コンフォーマル誘電層を堆積することによって空隙を生成する方法を提供する。角度付き側壁を具備するトレンチは、コントロールエッチングプロセスによって誘電層に形成されてもよい。側壁は、トレンチが底部より広い開口を有するように角度が付けられている。コンフォーマル誘電バリアが、ウェットエッチング化学薬品からのバリアを提供するためにトレンチ表面に堆積される。角度付き側壁を具備するトレンチは次いで、導電ラインを形成する導電材料で充填される。導電ライン周辺の誘電層は除去されて、導電ライン間に逆トレンチを残す。導電ライン間の逆トレンチは、底部より狭い開口を具備する角度付き側壁を有する。非コンフォーマル誘電層は次いで、導電ライン間のトレンチに堆積される。堆積プロセスは、空隙が狭いトレンチ内に形成するようにコントロールされてもよい。固体誘電層が形成されるが、この場合トレンチは広い。したがって、空隙形成は、マスクを使用せずに当然選択的である。２つの例示的処理シーケンスについて後述する。
【００４７】
シーケンス１
[0053]図２Ａ〜図２Ｊは、本発明の一実施形態に従って多層配線構造を形成する処理シーケンス２４０中の基板スタックの断面図を概略的に図示している。図５は、図２Ａ〜図２Ｊに示されている処理シーケンス２４０に従った処理ステップを図示している。
【００４８】
[0054]図２Ａに示されているように、トランジスタなどのデバイスが半導体基板１０１上に形成された後、ビア層１０２が基板１０１上に形成されてもよい。導電要素１０３は、基板１０１に形成されているデバイスと電気連通するように構成されている。エッチングストップ層１０４は次いでビア層１０２上全体に堆積される。第１の誘電層１０５、例えば二酸化シリコン層がエッチングストップ層１０４上に堆積される。
【００４９】
[0055]ステップ２４２において、角度付き側壁１３２を具備するトレンチ１３１は、フォトレジスト１３０に形成されているパターンを介するエッチングプロセスによって生成される。エッチングプロセスは概して、垂直壁を具備するトレンチを形成する際に使用される従来のエッチングプロセスと比較して異方性ではない。一実施形態では、等方性プラズマエッチングプロセスが、角度付き側壁１３２を具備するトレンチ１３１を形成するために使用されてもよい。側壁１３２の角度は、処理パラメータ、例えばバイアス電力レベルを調整することによってチューニング可能である。一実施形態では、トレンチ１３１の対向する側壁１３２間の角度αは、約５°〜約１３０°の範囲であってもよい。
【００５０】
[0056]ステップ２４４において、コンフォーマル誘電バリア膜１３３は、図２Ｂに示されているように、エッチングストップ層１０４およびフォトレジスト１３０の一部を除去した後にトレンチ１３１に堆積される。コンフォーマル誘電バリア膜１３３は、後にトレンチ１３１に形成される銅線などの金属構造をプロセス中の湿気および／または化学薬品から保護するためのバリア層として作用するように構成されている。加えて、コンフォーマル誘電バリア膜１３３はまた、周辺に空隙が形成された後、トレンチ１３１に形成されている金属構造に機械的サポートを提供する。一実施形態では、コンフォーマル誘電バリア膜１３３は窒化シリコン（ＳｉＮ）を備えている。コンフォーマル誘電バリア膜１３３は、窒化ホウ素（ＢＮ）、窒化シリコン（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）、窒化シリコンホウ素（ＳｉＢＮ）またはこれらの組み合わせなどの任意の適切な低ｋ誘電材料を備えてもよい。コンフォーマル誘電バリア膜１３３は、コンフォーマル誘電バリア膜１０７を堆積するために、図４のステップ２０４に説明されている類似のプロセスを使用して堆積されてもよい。
【００５１】
[0057]ステップ２４６において、金属拡散バリア１３４が、図２Ｂに示されているように、コンフォーマル誘電バリア膜１３３上に形成される。金属拡散バリア１３４は、後にトレンチ１３１およびこの構造に近接して堆積される金属ライン間の拡散を防止するように構成されている。高密度誘電バリアはタンタル（Ｔａ）および／または窒化タンタル（ＴａＮ）を備えてもよい。
【００５２】
[0058]ステップ２４８において、トレンチ１３１は、図２Ｃに示されているように、１つ以上の金属を備える導電ライン１３５によって充填されてもよい。一実施形態では、スパッタリングステップが、トレンチ１３１の底部壁の全部または一部から金属拡散バリア１３４およびコンフォーマル誘電バリア膜１３３を除去するために実行されてもよく、導電ライン１３５はビア層１０２の導電要素１０３と直接接触することができる。導電ライン１３５の堆積は、導電シード層を形成するステップと、導電シード層上に金属を堆積するステップとを備えてもよい。導電ライン１３５は、銅（Ｃｕ）、アルミニウム（Ａｌ）、または所望の伝導率を具備する任意の適切な材料を備えてもよい。
【００５３】
[0059]ステップ２５０において、化学的機械的研磨（ＣＭＰ）プロセスが、導電ライン１３５、金属拡散バリア１３４およびコンフォーマル誘電バリア膜１３３に対して実行され、誘電層１０５が、図２Ｃに示されているように露出される。
【００５４】
[0060]ステップ２５２において、自己整合型キャップ層１３６が導電ライン１３５上に形成される。自己整合型キャップ層１３６は、導電ライン１３５の上部表面における種の拡散を防止するバリアとなるように構成される。自己整合型キャップ層１３６は、銅および酸素両方の拡散を防止可能である。自己整合型キャップ層１３６は、無電解堆積を使用して形成されてもよく、また導電ラインの露出表面上にのみ形成されてもよい。自己整合型キャップ層１３６は、空隙形成で使用されるウェットエッチング化学薬品から導電ライン１３５を保護し、かつ導電ライン１３５の上部表面への種の拡散を防止するためのバリアとなるように構成されている。自己整合型キャップ層１３６は、銅および酸素両方の拡散を防止可能である。導電ライン１３５は銅を備えているため、自己整合型キャップ層１３６は、コバルト（Ｃｏ）、タングステン（Ｗ）またはモリブデン（Ｍｏ）、リン（Ｐ）、ホウ素（Ｂ）、レニウム（Ｒｅ）およびこれらの組み合わせを含有する多様な組成を備えてもよい。自己整合型キャップ層１３６の形成についての詳細な説明は、「Ａｄｈｅｓｉｏｎ  ａｎｄ  Ｍｉｎｉｍｉｚｉｎｇ  Ｏｘｉｄａｔｉｏｎ  ｏｎ  Ｅｌｅｃｔｒｏｌｅｓｓ  Ｃｏ  Ａｌｌｏｙ  Ｆｉｌｍｓ  ｆｏｒ  Ｉｎｔｅｇｒａｔｉｏｎ  ｗｉｔｈ  Ｌｏｗ  ｋ  Ｉｎｔｅｒ−Ｍｅｔａｌ  Ｄｉｅｌｅｃｔｉｒｃ  ａｎｄ  Ｅｔｃｈ  Ｓｔｏｐ」と題された米国特許公報第２００７／００９９４１７号に見られ、これは参照によって本明細書に組み込まれている。
【００５５】
[0061]ステップ２５４において、エッチングプロセスが、図２Ｄに示されているように、第１の誘電層１０５を除去して導電ライン１３５間に逆トレンチ１３７を形成するために実行されてもよい。逆トレンチ１３７は、逆トレンチ１３７を開口で狭く、かつ底部で広くする角度付き側壁１３８を有している。ウェットまたはドライエッチングプロセスは、第１の誘電層１０５を除去するために使用可能である。逆トレンチ１３７はエッチングストップ層１０４およびコンフォーマル誘電バリア膜１３３と整列され、これらはエッチング中にそれぞれビア層１０２および導電ライン１３５を保護する。
【００５６】
[0062]ステップ２５６において、非コンフォーマル誘電層１３９が、図２Ｅに示されているように、角度付き側壁を具備する逆トレンチ１３７に堆積される。非コンフォーマル誘電層１３９は、基板スタックの構造をサポートするための良好な機械的特性を具備する低ｋ、例えばｋ≦２．７の低ストレス層間誘電膜を備えている。逆トレンチ１３７の狭い開口は、逆トレンチ１３７のアスペクト比が特定の値より高い場合、非コンフォーマル誘電層１３９に空隙１４０を形成する開口付近でピッチオフさせる。トレンチのアスペクト比は概して、トレンチ高さ対トレンチ幅の比のことである。したがって、空隙１４０は、狭い逆トレンチ１３７内に形成される。非コンフォーマル誘電層１３９の固体層は、広い逆トレンチ１３７に形成されてもよい。結果として、角度付き側壁は空隙形成に対して当然の選択性を提供する。パターニングは必要ないため、コストを節約できる。
【００５７】
[0063]逆トレンチ１３７の側壁間の角度および逆トレンチ１３７のアスペクト比は、空隙１４０の場所をコントロールするために調整可能である。トレンチの側壁間の角度は、後続のＣＭＰプロセスが空隙のシールを破壊しないように空隙の垂直位置をコントロールするためにチューニングされてもよい。例えば、空隙は、トレンチの側壁間の角度が増大する場合に最小のアスペクト比でトレンチに形成してもよい。一実施形態では、空隙１４０は、相互に約１０ｎｍ〜約２００ｎｍの距離を有する隣接する導電ライン１３５間に形成されてもよい。
【００５８】
[0064]空隙１４０を導電ライン１３５の上部表面の下方に位置決めして、空隙１４０がＣＭＰプロセス後に、上に形成されている後続層に露出されないようにすることが望ましい。一実施形態では、非コンフォーマルＩＬＤ層１３９は約１００Å〜約５０００Åの厚さを有することがある。
【００５９】
[0065]一実施形態では、非コンフォーマル誘電層１３９は、炭素ドープ二酸化シリコン、シリコンオキシカーバイド（ＳｉＯｘＣｙ）またはこれらの組み合わせを備える低ｋ誘電材料である。類似の誘電層の形成方法は、「Ｍｅｔｈｏｄ  ｏｆ  Ｄｅｐｏｓｉｔｉｎｇ  ａ  Ｌｏｗ  Ｋ  Ｄｉｅｌｅｃｔｒｉｃ  ｗｉｔｈ  Ｏｒｇａｎｏ  Ｓｉｌａｎｅ」と題された米国特許第６，０５４，３７９号にみられ、これは参照によって本明細書に組み込まれている。
【００６０】
[0066]ステップ２５８において、化学的機械的研磨（ＣＭＰ）プロセスが、図２Ｆに示されているように、自己整合型キャップ層１３６を露出するために非コンフォーマル誘電層１３９に実行される。空隙１４０はＣＭＰステップ後に依然としてシールされている。
【００６１】
[0067]ステップ２６０において、高密度誘電バリア１４１は、図２Ｆに示されているように、非コンフォーマル誘電層１３３上に堆積されてもよい。高密度誘電バリア１４１は、導電ライン１３５における銅などの金属の拡散、および空隙１４０からの種の移行を防止するように構成されている。高密度誘電バリア１４１は、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）、窒化ホウ素（ＢＮ）、窒化シリコンホウ素（ＳｉＢＮ）、窒化シリコンホウ素カーバイド（ＳｉＢＣＮ）またはこれらの組み合わせなどの薄い低ｋ誘電バリアを備えてもよい。一実施形態では、高密度誘電バリア１１５は約２０Å〜約２００Åの厚さを有している。
【００６２】
[0068]ステップ２６２において、ＩＬＤ層１４２は、図２Ｆに示されているように、高密度誘電バリア１４１に堆積される。ＩＬＤ層１４２は、この中にビアを形成するためにトレンチ層と誘電層間に誘電体を提供する、ｋ＜２．７の低ｋ誘電体である。ＩＬＤ層１４２はまた低ストレス膜であってもよい。一実施形態では、ＩＬＤ層１４２は約１００Å〜約５，０００Åの厚さを有する。ＩＬＤ層１４２は、炭素ドープ二酸化シリコン、シリコンオキシカーバイド（ＳｉＯｘＣｙ）またはこれらの組み合わせであってもよい。ＩＬＤ層１４２の形成方法は、「Ｍｅｔｈｏｄ  ｏｆ  Ｄｅｐｏｓｉｔｉｎｇ  ａ  Ｌｏｗ  Ｋ  Ｄｉｅｌｅｃｔｒｉｃ  ｗｉｔｈ  Ｏｒｇａｎｏ  Ｓｉｌａｎｅ」と題された米国特許第６，０５４，３７９号に見られ、これは参照によって本明細書に組み込まれている。
【００６３】
[0069]ステップ２６４において、エッチングストップ層１５３がＩＬＤ層１４２上に形成される。エッチングストップ層１５３は、ＩＬＤ層１４２上の後続トレンチ層に空隙を形成する際に使用されるウェットエッチング化学薬品からＩＬＤ層１４２を保護するように構成されている。一実施形態では、エッチングストップ層１５３はシリコンカーバイドを備えてもよい。
【００６４】
[0070]ステップ２６６において、第２の誘電層１４３は、図２Ｇに示されているように、エッチングストップ層１５３上に堆積されてもよい。第２の誘電層１４３は、新たなトレンチ層用のトレンチをこの中に形成するように構成されている。第２の誘電層１４３は第１の誘電層１０５に類似していてもよい。一実施形態では、第２の誘電層１４３は二酸化シリコンを備えている。
【００６５】
[0071]ステップ２６８において、図２Ｇに示されているように、二重ダマシン構造１４４は、それぞれ新たなビア層および新たなトレンチ層をこの中に形成するためにＩＬＤ層１４２および第２の誘電層１４３に形成されてもよい。二重ダマシン構造１４４は、二重ダマシン構造１４４のトレンチが角度付き側壁１４５を有するように第２の誘電層１４３のエッチングがチューニングされる点を除いて、従来のダマシンプロセスを使用して形成されてもよい。二重ダマシン構造の形成についての詳細な説明は、「Ｍｅｔｈｏｄ  ｏｆ  Ｆａｂｒｉｃａｔｉｎｇ  ａ  Ｄｕａｌ  Ｄａｍａｓｃｅｎｅ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｓｔｒｕｃｔｕｒｅ」と題された米国特許出願公報第２００６／０２１６９２６号に見られ、これは参照によって本明細書に組み込まれている。
【００６６】
[0072]図２Ｇ〜図２Ｊに示されているように、ステップ２４４〜２５８は、第２の誘電層１４３に形成されている導電ライン１４８間に空隙１５２を形成するために反復されてもよい。コンフォーマル誘電バリア膜１３３に類似のコンフォーマル誘電バリア膜１４６は、金属拡散バリア１３４に類似の金属拡散バリア層１４７の堆積前に二重ダマシン構造１４４に堆積されてもよい。導電ライン１４８は、導電ライン１４８が導電ライン１３５に電気的に接続されるように、パンチスルーステップ後にダマシン構造１４４に形成されてもよい。キャップ層１３６に類似のキャップ層１４９はＣＭＰプロセス後に形成されてもよい。第２の誘電層１４３は次いで除去されて、導電ライン１４８間に角度付き側壁を具備するトレンチ１５０を形成する。非コンフォーマル層１３９に類似の非コンフォーマル誘電層１５１が次いで堆積されて、高アスペクト比を有するトレンチ１５０内に空隙１５２を形成する。非コンフォーマル誘電層１５１はＣＭＰプロセスに付され、かつ後続プロセスを準備する。
【００６７】
[0073]類似のプロセスが、空隙が望まれる後続トレンチ層ごとに実行されてもよい。
【００６８】
シーケンス２
[0074]図３Ａ〜図３Ｆは、本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス２８０中の基板スタックの断面図を概略的に図示している。図６は、図３Ａ〜図３Ｆに示されている処理シーケンス２８０に従った処理ステップを図示している。
【００６９】
[0075]プロセスシーケンス２８０は、図３Ａ〜図３Ｃに示されているように、処理シーケンス２４０のステップ２４２〜２５４に類似のステップ２４２〜２５４を備えている。ビア層１０２は基板１０１上に形成されてもよい。導電要素１０３は、基板１０１に形成されているデバイスと電気的に連通するように構成されている。エッチングストップ層１０４は次いでビア層１０２上全体に堆積される。第１の誘電層１０５はエッチングストップ層１０４上に堆積される。角度付き側壁１３２を具備するトレンチ１３１は第１の誘電層１０５内に形成される。コンフォーマル誘電バリア膜１３３および金属拡散バリア１３４は後に堆積される。導電ライン１３５はトレンチ１３１に形成される。ＣＭＰプロセスが実行され、導電ライン１３５上への自己整合型キャップ層１３６の形成が続く。第１の誘電層１０５は次いで除去されて、導電ライン１３５間に逆トレンチ１３７を形成する。逆トレンチ１３７は、開口が底部よりも狭い角度付き側壁１３８を有している。
【００７０】
[0076]ステップ２５４に続くステップ２８６において、コンフォーマル誘電バリア膜１６０が、図３Ｄに示されているように、逆トレンチ１３７および導電ライン１３５上、つまり上部表面全体に堆積される。コンフォーマル誘電バリア膜１６０は、導電ライン１３５などの金属構造と、トレンチ１３７に後に形成される空隙を保護するためのバリア層として作用するように構成される。一実施形態では、コンフォーマル誘電バリア膜１６０は低ｋ誘電バリア材料、例えば窒化シリコン（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）、窒化シリコンホウ素（ＳｉＢＮ）またはこれらの組み合わせを備えている。一実施形態では、コンフォーマル誘電バリア膜１６０は約１０Å〜約２００Åの厚さを有することがある。コンフォーマル誘電バリア膜１６０の組成および形成は、図４のステップ２０４に説明されているコンフォーマル誘電バリア膜１０７に類似していることもある。
【００７１】
[0077]ステップ２８８において、非コンフォーマルＩＬＤ層１６１がコンフォーマル誘電バリア膜１６０上に堆積される。非コンフォーマルＩＬＤ層１６１の堆積は、図５のステップ２５６に説明されている非コンフォーマルＩＬＤ層１３９の堆積に類似していることもある。空隙１６２が、高アスペクト比を有するトレンチ１３７の非コンフォーマルＩＬＤ層１６１に形成されてもよい。非コンフォーマルＩＬＤ層１６１の堆積に続くＣＭＰプロセスは、導電ライン１３６や自己整合型キャップ層１３６を露出するために非コンフォーマルＩＬＤ層１６１まで研磨しないため、空隙１６２の場所は逆トレンチ１３７内に制限されなくてもよく、堆積プロセスに柔軟性を提供することができる。図３Ｄに示されているように、空隙１６２は導電ライン１３５の上部の上部表面より高く配置されてもよい。一実施形態では、非コンフォーマルＩＬＤ層１６１は約１００Å〜５，０００Åの厚さを有してもよい。
【００７２】
[0078]ステップ２９０において、ＣＭＰプロセスが非コンフォーマルＩＬＤ層１６１に実行され、非コンフォーマルＩＬＤ層１６１は次のステップでは平らであり、導電ライン１３５を後続トレンチ層に接続するために導電ライン１３５およびビア層を収容するのに十分な厚さを有している。
【００７３】
[0079]ステップ２９２において、エッチングストップ層１６６が非コンフォーマルＩＬＤ層１６１上に形成される。エッチングストップ層１６６は、ＩＬＤ層１６１上の後続トレンチ層に空隙を形成する際に使用されるウェットエッチング化学薬品からＩＬＤ層１６１を保護するように構成されている。一実施形態では、エッチングストップ層１６６はシリコンカーバイドを備えてもよい。
【００７４】
[0080]ステップ２９４において、第２の誘電層１６３が、図３Ｅに示されているように、エッチングストップ層１６６上に堆積される。第２の誘電層１６３は、新たなトレンチ層に対するトレンチを形成するように構成されている。一実施形態では、第２の誘電層１６３は二酸化シリコンを備えている。別の実施形態では、エッチングストップ層は第２の誘電層１６３と非コンフォーマルＩＬＤ層１６１間に堆積されてもよい。
【００７５】
[0081]ステップ２９６において、図３Ｆに示されているように、二重ダマシン構造１６４が非コンフォーマルＩＬＤ層１６１および第２の誘電層１６３に形成されてもよい。二重ダマシン構造１６４は、非コンフォーマルＩＬＤ層１６１に形成されているビア１６４ａと、第２の誘電層１６３に形成されているトレンチ１６４ｂとを備えている。二重ダマシン構造１６４は、トレンチ１６４ｂのトレンチが角度付き側壁１６５を有するように第２の誘電層１６３のエッチングがチューニングされる点を除いて従来のダマシンプロセスを使用して形成されてもよい。
【００７６】
[0082]プロセスシーケンス２８０のステップ２４４〜２５２は、新たなビア層および新たなトレンチ層の形成を完了させるために反復されてもよい。
【００７７】
[0083]類似のプロセスが新たなビアおよびトレンチ層ごとに実行されてもよく、この場合空隙が誘電構造で所望されている。
【００７８】
[0084]上記は本発明の実施形態を目的としているが、本発明の他のさらなる実施形態がこの基本的範囲から逸脱せずに考案されてもよく、またこの範囲は以下の特許請求の範囲によって判断される。
【図面の簡単な説明】
【００７９】
【図１Ａ】本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図１Ｂ】本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図１Ｃ】本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図１Ｄ】本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図１Ｅ】本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図１Ｆ】本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図１Ｇ】本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図１Ｈ】本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図１Ｉ】本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図１Ｊ】本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図２Ａ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図２Ｂ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図２Ｃ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図２Ｄ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図２Ｅ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図２Ｆ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図２Ｇ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図２Ｈ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図２Ｉ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図２Ｊ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図３Ａ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図３Ｂ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図３Ｃ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図３Ｄ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図３Ｅ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図３Ｆ】本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。
【図４】図１Ａ〜図１Ｊに示されている処理シーケンスに従った処理ステップを図示している。
【図５】図２Ａ〜図２Ｊに示されている処理シーケンスに従った処理ステップを図示している。
【図６】図３Ａ〜図３Ｆに示されている処理シーケンスに従った処理ステップを図示している。
【符号の説明】
【００８０】
１０１…基板、１０２…ビア層、１０３…導電要素、１０４…エッチングストップ層、１０５…第１の誘電層、１０６…トレンチ、１０７…コンフォーマル誘電バリア膜、１０８…金属拡散バリア、１０９…導電ライン、１１０…自己整合型キャップ層、１１１…多孔性誘電バリア、１１２…フォトレジスト層、１１３…ホール、１１４…空隙、１１５…高密度誘電バリア、１１６…ＩＬＤ層、１１７…第２の誘電層、１１８…ダマシン構造、１１９…誘電バリア、１２０…金属拡散バリア層、１２１…導電ライン、１２２…キャップ層、１２３…多孔性誘電バリア、１２４…フォトレジスト層、１２５…ホール、１２６…空隙、１２７…エッチングストップ層、１３０…フォトレジスト、１３１…トレンチ、１３２…角度付き側壁、１３３…バリア膜、１３４…金属拡散バリア、１３５…導電ライン、１３６…自己整合型キャップ層、１３７…逆トレンチ、１３８…側壁、１３９…非コンフォーマル誘電層、１４０…空隙、１４１…高密度誘電バリア、１４２…ＩＬＤ層、１４３…第２の誘電層、１４４…二重ダマシン構造、１４５…角度付き側壁、１４６…コンフォーマル誘電バリア膜、１４７…金属拡散バリア層、１４８…導電ライン、１４９…キャップ層、１５０…トレンチ、１５１…非コンフォーマル誘電層、１５２…空隙、１５３…エッチングストップ層、１６０…コンフォーマル誘電バリア膜、１６１…非コンフォーマルＩＬＤ層、１６２…空隙、１６３…第２の誘電層、１６４…二重ダマシン構造、１６４ａ…ビア、１６４ｂ…トレンチ、１６５…角度付き側壁、１６６…エッチングストップ層、２００…プロセス、２０１、２０２、２０４、２０６、２０８、２１０、２１２、２１４、２１６、２１８、２２０、２２２、２２４、２２６、２２７、２４２，２４４，２４６，２４８，２５０，２５２，２５４，２５６，２５８，２６０，２６２，２６４、２６６，２６８，２８０，２８６，２８８，２９０，２９２，２９４，２９６…ステップ、２４０…処理シーケンス
【図１Ａ】
0005500810.tif 000002
【図１Ｂ】
0005500810.tif 000003
【図１Ｃ】
0005500810.tif 000004
【図１Ｄ】
0005500810.tif 000005
【図１Ｅ】
0005500810.tif 000006
【図１Ｆ】
0005500810.tif 000007
【図１Ｇ】
0005500810.tif 000008
【図１Ｈ】
0005500810.tif 000009
【図１Ｉ】
0005500810.tif 000010
【図１Ｊ】
0005500810.tif 000011
【図２Ａ】
0005500810.tif 000012
【図２Ｂ】
0005500810.tif 000013
【図２Ｃ】
0005500810.tif 000014
【図２Ｄ】
0005500810.tif 000015
【図２Ｅ】
0005500810.tif 000016
【図２Ｆ】
0005500810.tif 000017
【図２Ｇ】
0005500810.tif 000018
【図２Ｈ】
0005500810.tif 000019
【図２Ｉ】
0005500810.tif 000020
【図２Ｊ】
0005500810.tif 000021
【図３Ａ】
0005500810.tif 000022
【図３Ｂ】
0005500810.tif 000023
【図３Ｃ】
0005500810.tif 000024
【図３Ｄ】
0005500810.tif 000025
【図３Ｅ】
0005500810.tif 000026
【図３Ｆ】
0005500810.tif 000027
【図４】
0005500810.tif 000028
【図５】
0005500810.tif 000029
【図６】
0005500810.tif 000030