(57)【特許請求の範囲】
【請求項１】
半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、
前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、
前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、
前記複数の歯の前記ゲート電極の長手方向の幅は前記絶縁膜の厚さの２倍以上であることを特徴とする半導体装置。
【請求項２】
半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、
前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、
前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、
前記複数の歯の間隔は、前記絶縁膜の厚さの１０倍以下であることを特徴とする半導体装置。
【請求項３】
前記共通部分が前記ゲート電極上に跨っていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、
前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、
前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、
前記絶縁膜が前記ゲート電極を覆う領域の前記絶縁膜の上面は、前記ゲート電極と前記ドレイン電極との間の前記絶縁膜の平坦な上面より高く、
前記複数の歯が前記共通部分に接続する位置は、前記平坦な上面より前記ソース電極側であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にフィールドプレートを有する半導体装置に関する。
【背景技術】
【０００２】
高電圧動作する半導体装置では、ゲート電極とドレイン電極との間の絶縁膜上にフィールドプレートを設ける技術が知られている（例えば特許文献１）。フィールドプレートの電位を所定電位（例えばグランド電位）とすることにより、ゲート電極とドレイン電極との間のフィールドプレート下付近の電界強度を緩和させることができる。したがって、電界強度が大きな領域上にフィールドプレートを設けることにより、ゲート電極とドレイン電極との間の電界強度を均一化させることができ、ソース・ドレイン間耐圧またはゲート・ドレイン間耐圧を向上させることができる。また、電界強度を均一化させることで、電流コラプスの抑制もできる。さらに、フィールドプレートをゲート電極の一部を覆うように配置し、ソース電極と同電位とすることで、ゲート・ソース間のフィードバック容量の低減効果が図れる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００７−５３７５９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、フィールドプレートを設けると、ソース−ドレイン間の容量が増加してしまう。これにより、例えば高周波動作における利得が低下してしまう。本発明は、ソース−ドレイン間の容量を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
下記構成において前記共通部分が前記ゲート電極上に跨っている構成とすることができる。
【０００７】
本発明は、半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、前記絶縁膜が前記ゲート電極を覆う領域の前記絶縁膜の上面は、前記ゲート電極と前記ドレイン電極との間の前記絶縁膜の平坦な上面より高く、前記複数の歯が前記共通部分に接続する位置は、前記平坦な上面より前記ソース電極側であることを特徴とする半導体装置である。
【０００８】
本発明は、半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、前記複数の歯の前記ゲート電極の長手方向の幅は前記絶縁膜の厚さの２倍以上であることを特徴とする半導体装置である。
【０００９】
本発明は、半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、前記複数の歯の間隔は、前記絶縁膜の厚さの１０倍以下であることを特徴とする半導体装置である。
【発明の効果】
【００１０】
本発明によれば、ソース−ドレイン間の容量を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）から図１（ｃ）は、実施例１に係る半導体装置を示す図である。
【図２】図２は、比較例に係る半導体装置の断面図である。
【図３】図３（ａ）から図３（ｃ）は、実施例１に係る半導体装置の製造工程を示す断面図である。
【図４】図４（ａ）から図４（ｃ）は、実施例２に係る半導体装置を示す図である。
【図５】図５（ａ）から図５（ｃ）は、実施例３に係る半導体装置を示す図である。
【図６】図６は、実施例３に係る半導体装置の別の例を示す平面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照し、本発明の実施例について説明する。
【実施例１】
【００１３】
実施例１は、ＨＥＭＴ（High Electron Mobility Transistor）の例である。図１（ａ）から図１（ｃ）は、実施例１に係る半導体装置を示す図である。図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ断面図である。図１（ｂ）および図１（ｃ）のように、基板１０上に、バッファ層１２、電子走行層１４、電子供給層１６およびキャップ層１８が順次形成され半導体層２０を形成している。基板１０は、例えばＳｉＣ、サファイアまたはＳｉ基板である。バッファ層１２は、例えば膜厚が３００ｎｍのＡｌＮ層である。電子走行層１４は、例えば膜厚が１０００ｎｍのＧａＮ層である。電子供給層１６は、例えば膜厚が２０ｎｍのｎ型ＡｌＧａＮ層である。キャップ層１８は、例えば膜厚が５ｎｍのｎ型ＧａＮ層である。なお、図１（ｂ）および図１（ｃ）においては、半導体層２０に基板１０を含めているが、基板１０がＳｉＣまたはサファイアのように絶縁体の場合は、半導体層はバッファ層１２からキャップ層１８となる。
【００１４】
図１（ａ）から図１（ｃ）のように、半導体層２０上にソース電極２２、ドレイン電極２４およびゲート電極２６がそれぞれ形成されている。ソース電極２２およびドレイン電極２４は、例えば半導体層２０側からＴａ層およびＡｌ層から形成されている。ゲート電極２６は、例えば半導体層２０側からＮｉ層およびＡｕ層から形成されている。ゲート電極２６の長手方向をＸ方向、ゲート電極２６からドレイン電極２４の方向をＹ方向とする。ソース電極２２およびドレイン電極２４間の半導体層２０上にゲート電極２６を覆うように絶縁膜２８が形成されている。絶縁膜２８は、例えば窒化シリコン膜である。ソース電極２２上からゲート電極２６とドレイン電極２４との間の絶縁膜２８上に渡るフィールドプレート３０が形成されている。フィールドプレート３０は、例えば膜厚が１〜３μｍのＡｕ層である。電子走行層１４の電子供給層１６との界面には２ＤＥＧ（２次元電子ガス）が形成される（図示なし）。ソース電極２２から２ＤＥＧ１５を通りドレイン電極２４に至る電子の流れをゲート電極２６を用い制御することにより、ＦＥＴ（Field Effect Transistor）として機能する。
【００１５】
フィールドプレート３０は、半導体層２０上に形成された絶縁膜２８上の少なくともゲート電極２６とドレイン電極２４との間に形成され、ソース電極２２と電気的に接続されている。フィールドプレート３０は、ドレイン電極２４側にゲート電極２６の長手方向（Ｘ方向）に交差する方向（例えば、ゲート電極２６からドレイン電極２４方向：Ｙ方向）に延伸する複数の歯３２と、複数の歯３２を接続する共通部分３４と、からなり、フィールドプレート３０の先端はくし状である。また、フィールドプレート３０は、ゲート電極２６およびドレイン電極２４の間からゲート電極２６上を跨って形成され、複数の歯３２は、ドレイン電極２４方向に突出している。複数の歯３２は、例えば矩形である。
【００１６】
次に、比較例と比較し実施例１の効果について説明する。図２は、比較例に係る半導体装置の断面図である。比較例においては、フィールドプレート３０はくし歯状ではなく、ゲート電極２６の長手方向のどの断面も図２となっている。比較例においては、フィールドプレート３０とドレイン電極２４との間、およびフィールドプレート３０と半導体層２０との間の容量が大きい。フィールドプレート３０は、ソース電極２２に電気的に接続されているため、ソース−ドレイン容量が大きくなる。よって、高周波におけるＨＥＭＴの利得が低下する。
【００１７】
実施例１においては、歯３２の幅ＷＳおよび複数の歯３２間の間隔ＷＬをゲート電極２６とドレイン電極２４との間の電界強度を均一化させる効果を有するように設定する。これにより、比較例に比べ、フィールドプレート３０とドレイン電極２４との間、およびフィールドプレート３０と半導体層２０との間の容量を小さくできる。よって、ソース−ドレイン容量を小さくできる。
【００１８】
複数の歯３２の幅ＷＳの好ましい範囲について説明する。フィールドプレート３０の効果を奏するためには、歯３２から絶縁膜２８を介し半導体層２０の上面に電界が加わることが好ましい。例えば、歯３２の端部から歯３２の内側に４５°の範囲に特に強い電界が加わるとする。このとき、歯３２のゲート電極２６の長手方向（Ｘ方向）の幅が絶縁膜２８の厚さの２倍より小さい場合、半導体層２０表面には特に強い電界は加わらない。よって、歯３２のゲート電極２６の長手方向（Ｘ方向）の幅ＷＳが絶縁膜２８の厚さの２倍以上が好ましい。より好ましくは、３倍以上であり、さらに好ましくは４倍以上である。また、特に強い電界をチャネル（実施例１では２ＤＥＧ）に加える場合、歯３２のＸ方向の幅は、フィールドプレート３０とチャネルとの距離の２倍以上が好ましい。例えば、歯３２のＸ方向の幅は、フィールドプレート３０から電子走行層１４の上面までの距離の２倍以上が好ましい。
【００１９】
複数の歯３２の間隔ＷＬの好ましい範囲について説明する。フィールドプレート３０の効果を奏するためには、複数の歯３２の間の領域にも絶縁膜２８を介し半導体層２０に電界が加わることが好ましい。発明者の実験によると、歯３２の端部から絶縁膜２８の膜厚の５倍程度までは、半導体層２０の上面にフィールドプレート３０の効果を奏するような電界が加わる。よって、歯３２の間隔ＷＬが絶縁膜２８の厚さの１０倍以下が好ましい。より好ましくは、８倍以下であり、さらに好ましくは６倍以下である。また、特に電界をチャネルに加える場合、歯３２の間隔ＷＬは、フィールドプレート３０とチャネルとの距離の１０倍以下が好ましい。例えば、歯３２の間隔ＷＬは、フィールドプレート３０から電子走行層１４の上面までの距離の１０倍以下が好ましい。
【００２０】
フィールドプレート３０のシールド効果を高めるため、絶縁膜２８がゲート電極２６を覆い、フィールドプレート３０は、ゲート電極２６およびドレイン電極２４の間からゲート電極２６上に渡り形成されていることが好ましい。
【００２１】
図３（ａ）から図３（ｃ）は、実施例１に係る半導体装置の製造工程を示す断面図である。図３（ａ）のように、半導体層２０上に例えば蒸着法およびリフトオフ法を用いゲート電極２６を形成する。半導体層２０上にゲート電極２６を覆うように例えばＣＶＤ（Chemical Vapor Deposition）法を用い絶縁膜２８を形成する。絶縁膜２８の所定領域を除去し、蒸着法およびリフトオフ法を用いソース電極２２およびドレイン電極２４を形成する。図３（ｂ）のように、開口を有するフォトレジスト４０を形成する。図３（ｃ）のように、フォトレジスト４０をマスクに例えばめっき法を用いフィールドプレート３０およびドレイン電極２４上の配線２４ａを形成する。以上により、実施例１に係る半導体装置が完成する。
【実施例２】
【００２２】
図４（ａ）から図４（ｃ）は、実施例２に係る半導体装置を示す図である。図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＡ−Ａ断面図、図４（ｃ）は図４（ａ）のＢ−Ｂ断面図である。図４（ａ）から図４（ｃ）のように、複数の歯３２が共通部分３４に接続する位置３３は、絶縁膜２８がゲート電極２６を覆う領域にある。このため、複数の歯３２が共通部分３４に接続する位置３３の絶縁膜２８の上面５２は、ゲート電極２６とドレイン電極２４との間の絶縁膜２８の平坦な上面５０より高い（少なくとも上面５２は、上面５０よりソース電極２２側に形成されていればよい）。その他の構成は、実施例１の図１（ａ）から図１（ｃ）と同じであり、説明を省略する。
【００２３】
上面５０上にフィールドプレート３０が形成されると、フィールドプレート３０と半導体層２０との容量が大きくなる。このため、上面５０上のフィールドプレート３０は複数の歯３２で構成されていることが好ましい。よって、複数の歯３２が共通部分３４に接続する位置３３は、ゲート電極２６とドレイン電極２４との間の絶縁膜２８の平坦な上面５０よりソース電極２２側であることが好ましい。複数の歯３２が共通部分３４に接続する位置３３は、ゲート電極２６上方にあってもよく、ゲート電極２６よりソース電極２２側にあってもよい。
【実施例３】
【００２４】
図５（ａ）から図５（ｃ）は、実施例３に係る半導体装置を示す図である。図４（ａ）は平面図、図５（ｂ）は図５（ａ）のＡ−Ａ断面図、図５（ｃ）は図５（ａ）のＢ−Ｂ断面図である。図５（ａ）から図５（ｃ）のように、ゲート電極２６のソース電極２２側の領域では、フィールドプレート３０は活性領域（ソース電極２２からドレイン電極２４に電子等のキャリアが流れる領域）の一部を覆っていてもよい。
【００２５】
図６は、実施例３に係る半導体装置の別の例を示す平面図である。ゲート電極２６のソース電極２２側の領域では、フィールドプレート３０が形成されていなくてもよい。この場合、フィールドプレート３０は、活性領域外でソース電極２２と電気的に接続される。
【００２６】
実施例３のように、フィールドプレート３０は、少なくともゲート電極２６とドレイン電極２４との間に形成されていればよい。実施例１から３のように、フィールドプレート３０は、ゲート電極２６およびドレイン電極２４の間からゲート電極２６上を跨って形成されていることが好ましく。共通部分３４がゲート電極２６上に跨っていることが好ましい。
【００２７】
実施例１から３において、半導体層２０として窒化物半導体の例を説明したが、半導体層２０はＧａＡｓ系半導体等他の半導体でもよい。窒化物半導体とは、窒素を含む半導体であり、例えばＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＡｌＩｎＧａＮ等である。ＧａＡｓ系半導体とは、ＧａＡｓを含む半導体であり、例えばＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓまたは、ＡｌＩｎＧａＡｓ等である。
【００２８】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００２９】
２０        半導体層
２２        ソース電極
２４        ドレイン電極
２６        ゲート電極
２８        絶縁膜
３０        フィールドプレート
３２        歯
３４        共通部分
【図１】
0005645526.tif 000002
【図２】
0005645526.tif 000003
【図３】
0005645526.tif 000004
【図４】
0005645526.tif 000005
【図５】
0005645526.tif 000006
【図６】
0005645526.tif 000007