(57)【特許請求の範囲】
【請求項１】
デジタル信号を入力し、デジタル信号のままスピーカを駆動するデジタルアンプであって、
デジタルオーディオデータをデジタルパルス幅変調に変換するデジタル変調回路と、
前記デジタル変調回路されたパルス電圧を低域濾波し、アナログオーディオ電圧を出力する第１アナログオーディオ出力部と、
前記デジタルパルス幅変調の変調幅の値に基づいて、振幅変調された三角波を発生する三角波発生回路と、
前記三角波発生回路からの出力電圧を増幅する駆動回路と、
前記駆動回路により電力増幅された信号を低域濾波し、オーディオ帯域のアナログ電力を出力する第２アナログオーディオ出力部と、
前第１アナログオーディオ出力部の電圧と前記第２アナログオーディオ出力部の電圧の差を演算して増幅する誤差増幅器とを備え、
前記三角波発生回路は、前記デジタルパルス幅変調の変調幅の値に応じた信号に、前記誤差増幅器からの誤差を加算してデジタルパルス幅変調波形を再生成するデジタルアンプ。
【請求項２】
前記三角波発生回路の出力電圧と所定基準電位の電圧を比較するコンパレータをさらに備え、
前記駆動回路は、前記コンパレータの比較結果に基づいて前記デジタルパルス幅変調の電力を増幅する請求項１記載のデジタルアンプ。
【請求項３】
前記三角波発生回路は、前記デジタルパルス幅変調の変調幅の値に応じた信号を電圧値に変換する電圧値変換回路を備える請求項１記載のデジタルアンプ。
【請求項４】
前記三角波発生回路は、マスタークロックにより三角波を発生し、かつ、前記発生した三角波を、前記デジタルパルス幅変調の変調幅の値に応じた信号を基に変調する積分回路を備える請求項１記載のデジタルアンプ。
【請求項５】
前記デジタル変調回路は、デジタル信号を量子化する量子化器を備え、
前記三角波発生回路は、前記量子化器のレベル数を積分定数切替に使用し、レベル数に応じた三角波を発生する請求項１記載のデジタルアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音響機器のデジタルアンプに関する。
【背景技術】
【０００２】
Ｄ級アンプは、ＡＢ級アンプ等のアナログ線形アンプと比較して、極めて良好な電力変換効率が得られる。放熱量も少ないことから、スピーカ駆動用アンプとして採用されることが多い。Ｄ級アンプは、音声信号などの入力信号をトランジスタ等の増幅能動素子によってスイッチング動作を行うことによってなされる。Ｄ級アンプは、入力音声信号に基づくＰＷＭ（Pulse Width Modulation：パルス幅変調）信号をデジタル変調し、そのＰＷＭ信号についての電力増幅を行い、電力増幅がなされたＰＷＭ信号を、スピーカに供給する。【０００３】
特許文献１には、スピーカを駆動するデジタルアンプが記載されている。特許文献１記載のデジタルアンプは、デジタルオーディオ信号に対して信号処理を行ってデジタルのパルス幅変調を行うことによってデジタルパルス出力を得る。そして、このデジタルアンプは、パルス波形のエッジ遅延に対して出力段の状態を帰還させることによって歪を補正し、スピーカを駆動するデジタルパルスをアナログ信号に変換した部分における歪の低減を図る。【０００４】
特許文献１記載のデジタルアンプは、低域濾波器を通過させてデジタルアンプ出力からアナログ信号へ復調する。スピーカを駆動するアナログ信号の歪を改善する方法として、上述した方法を採っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００１−５１７３９３号公表
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１記載のデジタルアンプは、最小パルス幅の半分までのエッジ遅延の補正範囲でしかパルス幅の補正ができない方式である。このため、デジタルパルス幅変調された場合、歪補正量が最小パルス幅までである。したがって、補正量がデジタルパルス幅の上又は下に１レベルまでの補正範囲でしかなく、デジタルパルス幅値の上又は下に１レベルを超えて補正しなければならないような歪を補正できないという課題がある。すなわち、ＰＷＭ出力になった場合、歪率の補正が、最大遅延したときに、デジタルパルスの１レベルでしかできないという課題がある。【０００７】
本発明の目的は、デジタルパルス幅変調におけるパルスのデューティの補正範囲を広げることができ、歪率を改善することができるデジタルアンプを提供することである。
【課題を解決するための手段】
【０００８】
本発明のデジタルアンプは、デジタル信号を入力し、デジタル信号のままスピーカを駆動するデジタルアンプであって、デジタルオーディオデータをデジタルパルス幅変調に変換するデジタル変調回路と、前記デジタル変調回路されたパルス電圧を低域濾波し、アナログオーディオ電圧を出力する第１アナログオーディオ出力部と、前記デジタルパルス幅変調の変調幅の値に基づいて、振幅変調された三角波を発生する三角波発生回路と、前記三角波発生回路からの出力電圧を増幅する駆動回路と、前記駆動回路により電力増幅された信号を低域濾波し、オーディオ帯域のアナログ電力を出力する第２アナログオーディオ出力部と、前第１アナログオーディオ出力部の電圧と前記第２アナログオーディオ出力部の電圧の差を演算して増幅する誤差増幅器とを備え、前記三角波発生回路は、前記デジタルパルス幅変調の変調幅の値に応じた信号に、前記誤差増幅器からの誤差を加算してデジタルパルス幅変調波形を再生成する構成を採る。
【発明の効果】
【０００９】
本発明によれば、デジタルパルス幅変調のあらゆるパルス幅について、デジタルパルス幅値の上又は下に１レベルを超えて補正することを可能にする。これにより、デジタルパルス幅変調のデューティを０％から１００％まで変化させて補正することができ、駆動回路以降で発生するデジタルアンプの歪をデジタルパルス幅変調の変調幅の値を０から最大値まで補正することができる。したがって、スピーカを駆動するためのデジタルパルス幅変調信号を低域濾波器を通過させることにより復調したアナログ信号に含まれる歪を、大幅に改善することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の原理を説明するためのデジタルアンプの基本構成を示す図
【図２】本発明の一実施の形態に係るデジタルアンプの構成を示す図
【図３】図２のデジタルアンプの具体的構成を示す回路図
【図４】図２のデジタルアンプの各部の動作波形を示す図
【図５】図２のデジタルアンプの各部の動作波形を示す図
【図６】図２のデジタルアンプの各部の動作波形を示す図
【図７】図２のデジタルアンプの各部の動作波形を示す図
【図８】図２のデジタルアンプの各部の動作波形を示す図
【図９】図２のデジタルアンプの各部の動作波形を示す図
【図１０】図２のデジタルアンプの各部の動作波形を示す図
【図１１】図２のデジタルアンプの各部の動作波形を示す図
【図１２】図２のデジタルアンプの各部の動作波形を示す図
【図１３】図２のデジタルアンプの各部の動作波形を示す図
【図１４】図２のデジタルアンプの各部の動作波形を示す図
【図１５】図２のデジタルアンプの各部の動作波形を示す図
【図１６】図２のデジタルアンプの各部の動作波形を示す図
【図１７】図２のデジタルアンプの各部の動作波形を示す図
【図１８】図２のデジタルアンプの各部の動作波形を示す図
【図１９】図２のデジタルアンプの各部の動作波形を示す図
【図２０】図２のデジタルアンプの各部の動作波形を示す図
【図２１】図２のデジタルアンプの各部の動作波形を示す図
【図２２】図２のデジタルアンプの各部の動作波形を示す図
【図２３】図２のデジタルアンプの各部の動作波形を示す図
【図２４】図２のデジタルアンプの各部の動作波形を示す図
【図２５】図２のデジタルアンプの各部の動作波形を示す図
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１２】
（原理説明）
まず、本発明の基本的考え方について説明する。
【００１３】
従来のスピーカを駆動するデジタルアンプは、ＰＷＭ信号を無帰還でそのまま利用しているか、低周波に限定した帰還経路としているか、帰還経路があったとしてもＰＷＭ信号の最小パルス幅で制限された方式であるため、スイッチング回路とスピーカ駆動用のＬＰＦ回路とスピーカ負荷で発生する歪に対応する対応力に制限がある。
【００１４】
本発明者らは、従来のデジタルアンプがパルスで加減算を行う方式で制約があること、またフィードバック制御できないことに鑑み、デジタル信号を量子化する量子化器のレベル数を三角波発生回路の積分定数切替に利用し、レベル数に応じた三角波を発生させることを想到した。三角波発生回路は、アナログ局部帰還を持つ回路構成である。これにより、歪の低減を図るとともに、歪の発生がない場合はデジタル信号はそのままで劣化しない。
【００１５】
図１は、デジタル信号を入力し、デジタル信号のままスピーカを駆動するデジタルアンプの基本構成を示す図である。
【００１６】
図１において、デジタルアンプ１００は、１ビット量子化器１１０、レベル適応型三角波発生回路１２０、駆動回路１３０、低域濾波器１４０（低域濾波器<２>）（第２アナログオーディオ出力部），１５０（低域濾波器<１>）（第１アナログオーディオ出力部）、比較器１６０、及びスピーカ１７０を備える。
【００１７】
１ビット量子化器１１０は、デジタル信号を量子化する。
【００１８】
レベル適応型三角波発生回路１２０は、１ビット量子化器１１０からのパルス信号を三角波に変換し、かつ、発生した三角波をデジタルパルス幅変調の変調幅の値に適応して振幅変調する。レベル適応型三角波発生回路１２０は、１ビット量子化器１１０のレベル数に応じた直流電位を三角波に重畳して使用し、レベル数に応じた三角波を発生する。
【００１９】
駆動回路１３０は、レベル適応型三角波発生回路１２０からのＰＷＭ信号を電力増幅する。
【００２０】
低域濾波器１４０（低域濾波器<２>）は、駆動回路１３０により電力増幅されたパルス電力を、オーディオ帯域のアナログ電力に復調する。
【００２１】
低域濾波器１５０（低域濾波器<１>）は、１ビット量子化器１１０によりデジタルパルス幅変調されたパルス電圧からアナログオーディオ電圧を出力する。
【００２２】
比較器１６０は、低域濾波器１５０の電圧と低域濾波器１４０の差の電圧を演算して増幅する。
【００２３】
スピーカ１７０は、アナログオーディオ信号の電力を音響エネルギに変換する。
【００２４】
以上の構成において、デジタルアンプ１００は、レベル適応型三角波発生回路１２０により１ビット量子化器１１０からのパルス信号を三角波に変換し、駆動回路１３０に出力する。
【００２５】
デジタルアンプ１００は、レベル適応型三角波発生回路１２０により三角波に変換された信号を、駆動回路１３０に出力する際に別途、低域濾波器１５０により１ビット量子化器１１０からの出力をアナログ信号に変換しておき、比較器１６０に導く。比較器１６０にはスピーカ１７０を駆動する信号も導く。比較器１６０は、低域濾波器１５０の電圧と低域濾波器１４０の差の電圧を演算して増幅する。レベル適応型三角波発生回路１２０は、上記差分により三角波を変調する。
【００２６】
このように、アナログ局部帰還を有する回路構成とすることで、低歪のスピーカ駆動出力を得ることができる。
【００２７】
（実施の形態）
図２は、上記基本的な考え方に基づく本発明の一実施の形態に係るデジタルアンプの構成を示す図である。本実施の形態は、スピーカを駆動するデジタルアンプに適用した例である。
【００２８】
図２に示すように、デジタルアンプ２００は、デジタル変調ブロック２１０、電圧値変換ブロック２２０、積分回路ブロック２３０、コンパレータ２４０、駆動回路２５０、低域濾波器２６０（低域濾波器<２>）、スピーカ２７０、低域濾波器２８０（低域濾波器<１>）、及び誤差増幅器２９０を備える。
【００２９】
デジタルアンプ２００には、マスタークロック２０１、ビットクロック２０２、ＬＲクロック２０３、デジタルシリアルデータ２０４、及び基準電位２０５が入力される。
【００３０】
マスタークロック２０１は、デジタルパルス幅変調とデジタルパルス幅のデジタル値を演算するためのクロックである。マスタークロック２０１は、デジタル変調ブロック２１０及び積分回路ブロック２３０と接続し、デジタル変調ブロック２１０のデジタルパルス幅変調出力とデジタルパルス幅の値を得るためのマスタークロックであるとともに、積分回路ブロック２３０と接続して、積分回路ブロック２３０で三角波信号を生成する。
【００３１】
ビットクロック２０２は、デジタル変調ブロック２１０と接続し、デジタル変調ブロック２１０でデジタルシリアルデータ２０４をラッチする。
【００３２】
ＬＲクロック２０３は、デジタル変調ブロック２１０と接続し、ビットクロック２０２でラッチしたデータのＬチャンネルとＲチャンネルを区別する。ＬＲクロック２０３は、デジタルシリアルデータ２０４のＬチャンネルデータと、Ｒチャンネルデータが交互に到来するタイミングで切り替わり、ＬチャンネルデータとＲチャンネルデータを区別するためのクロックである。
【００３３】
デジタルシリアルデータ２０４は、振幅を表現した２の補数形式のデジタルオーディオデータである。デジタルシリアルデータ２０４は、デジタル変調ブロック２１０と接続し、ＬＲクロック周期で標本化される。
【００３４】
基準電位２０５は、コンパレータ２４０の基準電位である。
【００３５】
デジタル変調ブロック２１０は、例えば、各部のタイミングを生成するタイミング生成器、ＰＣＭ信号をデジタル１ビット信号へ再量子化する量子化器等からなり、マスタークロック２０１、ビットクロック２０２、ＬＲクロック２０３、及びデジタルシリアルデータ２０４を接続する。
【００３６】
デジタル変調ブロック２１０は、デジタルオーディオデータをデジタルパルス幅変調に変換する。デジタル変調ブロック２１０は、デジタルパルス幅変調電圧を電圧値変換ブロック２２０に出力し、デジタルパルス幅のデジタル値を低域濾波器２８０（低域濾波器<１>）に出力する。
【００３７】
電圧値変換ブロック２２０は、デジタル変調ブロック２１０と接続し、デジタル変調ブロック２１０のデジタルパルス幅のデジタル値を電圧値に変換する。
【００３８】
積分回路ブロック２３０は、マスタークロック２０１、電圧値変換ブロック２２０、及び誤差増幅器２９０と接続し、マスタークロック２０１から生成した三角波電圧を振幅変調させた電圧を出力する。
【００３９】
詳細には、積分回路ブロック２３０は、マスタークロック２０１により三角波を発生し、かつ、前記発生した三角波を、電圧値変換ブロック２２０からの電圧値に変換されたデジタルパルス幅変調の変調幅の値に応じた信号を基に変調する。ここで、特に、デジタルパルス幅変調の変調幅の値を電圧値へ変換した電圧に、誤差増幅器２９０から出力された電圧が加算される。積分回路ブロック２３０は、前記デジタルパルス幅変調の変調幅の値に応じた信号に、前記誤差増幅器からの誤差を加算してデジタルパルス幅変調波形を再生成する。
【００４０】
コンパレータ２４０は、積分回路ブロック２３０及び基準電位２０５と接続し、積分回路ブロック２３０の出力電圧と、基準電位２０５の電圧を比較した結果で電力を出力する。コンパレータ２４０は、基準電位２０５の電圧を比較した結果で電力を出力することで、電圧値変換ブロック２２０及び積分回路ブロック２３０におけるパルスのデューティを修正する。
【００４１】
駆動回路２５０は、コンパレータ２４０からのデジタルパルス幅変調の電力を増幅する。
【００４２】
低域濾波器２６０（低域濾波器<２>）は、駆動回路２５０の電力出力を入力し、アナログオーディオ電力を出力する。詳細には、低域濾波器２６０（低域濾波器<２>）は、駆動回路２５０によってコンパレータ２４０からの信号を電力増幅されたパルス電力を、オーディオ帯域のアナログ電力に復調し、アナログオーディオ電力を出力する。アナログオーディオ電力は、スピーカ２７０の電力入力端子及び誤差増幅器２９０の電圧入力端子に入力される。
【００４３】
スピーカ２７０は、低域濾波器２６０（低域濾波器<２>）の電力出力を入力し、音響エネルギへ変換する。詳細には、スピーカ２７０は、駆動回路２５０からの電力のうち、低域濾波器２６０（低域濾波器<２>）によってオーディオ帯域を通過させて不要な高域を減衰させて得たアナログオーディオ信号を入力し、入力された電力を音響エネルギに変換する。
【００４４】
低域濾波器２８０（低域濾波器<１>）は、オーディオ帯域を通過させて不要な高域を減衰させてアナログオーディオ信号を得るための装置であり、低域濾波器２６０（低域濾波器<２>）と同じ周波数特性を有する。
【００４５】
低域濾波器２８０（低域濾波器<１>）は、デジタルパルス幅変調されたパルス電圧からアナログオーディオ電圧を出力する。低域濾波器２８０（低域濾波器<１>）は、デジタル変調ブロック２１０の出力電圧と、デジタルパルス幅変調電圧出力から低域濾波を行い、かつ、アナログオーディオ電圧出力を得る電圧入力端子と接続してアナログオーディオ電圧を出力する。
【００４６】
誤差増幅器２９０は、低域濾波器２８０（低域濾波器<１>）の出力電圧を第１電圧入力端子と接続し、低域濾波器２６０（低域濾波器<２>）の出力電圧を第２電圧入力端子と接続して、低域濾波器２８０（低域濾波器<１>）の電圧と低域濾波器２６０（低域濾波器<２>）の差の電圧を演算して増幅する。
【００４７】
図３は、上記デジタルアンプ２００の具体的構成を示す回路図である。図２と同一構成部分には同一符号を付している。
【００４８】
本実施の形態は、デジタルパルス幅変調のデジタルパルスレベル値を、レベル値０、レベル値１、レベル値２、レベル値３、及びレベル値４の５レベルとした例である。
【００４９】
図３に示すように、デジタル変調ブロック２１０は、デジタルオーディオデータをデジタルパルス幅変調に変換するデジタルパルス幅変調変換回路２１１と、デジタルオーディオデータをデジタルパルス幅値に変換するデジタルパルス幅値変換回路２１２と、レベル値情報１〜４を格納するレベル値情報格納部２１３とから構成される。
【００５０】
電圧値変換ブロック２２０は、演算増幅器２２１及び抵抗Ｒ１〜Ｒ５から構成される。
【００５１】
積分回路ブロック２３０は、分周器２３１、演算増幅器２３２，２３３、キャバシタ２３４及び抵抗Ｒ６〜Ｒ１０から構成される。演算増幅器２３２、キャバシタ２３４及び抵抗Ｒ６は、積分器を構成する。
【００５２】
コンパレータ２４０は、演算増幅器２４１からなる。
【００５３】
なお、本実施の形態は、デジタルパルス幅変調のレベルを５レベルに限定されるものではなく、他の任意のレベルで実施が可能である。
【００５４】
以下、上述のように構成されたデジタルアンプ２００の動作について説明する。動作自体は両チャネルとも同じである。
【００５５】
デジタル変調ブロック２１０は、マスタークロック２０１とビットクロック２０２とＬＲクロックとデータのデジタルシリアルデータ２０４を入力してデジタルパルス幅変調とデジタルパルス幅変調の変調幅の値の出力を行う。
【００５６】
電圧値変換ブロック２２０は、デジタル変調ブロック２１０と接続し、デジタル変調ブロック２１０から、デジタルパルス幅のデジタル値をデジタルパルス幅のデジタル値に応じた電圧値へ変換する。
【００５７】
電圧値変換ブロック２２０は、デジタル変調ブロック２１０から出力されるデジタルパルス幅変調の変調幅の値を電圧値へ変換する。
【００５８】
積分回路ブロック２３０は、マスタークロック２０１を入力して分周したパルスを三角波に変換する。積分回路ブロック２３０は、三角波に対して振幅変調を行うための入力端子と、誤差増幅器２９０の結果を入力する端子を有し、三角波を電圧で変調して三角波信号を出力する。
【００５９】
コンパレータ２４０は、積分回路ブロック２３０からの三角波信号と基準電位２０５の電圧を比較した結果で電力を出力する。
【００６０】
駆動回路２５０は、コンパレータ２４０からの再生成されたデジタルパルス幅変調信号を、スピーカ２７０を駆動する電力に増幅する。
【００６１】
低域濾波器２６０（低域濾波器<２>）は、駆動回路２５０により電力を増幅した信号をオーディオ帯域のアナログ電力に復調し、アナログオーディオ電力を出力する。
【００６２】
スピーカ２７０は、アナログオーディオ信号を入力し、入力された電力を音響エネルギに変換して音響出力する。
【００６３】
ここで、デジタルアンプ２００は、デジタル変調ブロック２１０から出力されたデジタルパルス幅変調出力を別の歪の少ないスピーカ２７０に接続されていない低域濾波器２８０（低域濾波器<１>）の入力と接続する。また、低域濾波器２８０（低域濾波器<１>）のアナログ信号に復調された出力信号を誤差増幅器２９０の比較信号入力端子のプラス端子へ接続する。さらに、低域濾波器２６０（低域濾波器<２>）のアナログ信号に復調された出力信号を誤差増幅器２９０の比較信号入力端子のマイナス端子に接続する。
【００６４】
上記接続により、誤差増幅器２９０からは、低域濾波器２８０（低域濾波器<１>）のアナログ信号と低域濾波器２６０（低域濾波器<２>）のアナログ信号の差分を増幅した電圧を得る。そして、積分回路ブロック２３０は、誤差増幅器２９０から出力された電圧を、電圧値変換ブロック２２０によって電圧値へ変換した電圧と加算する。
【００６５】
これにより、低域濾波器２６０（低域濾波器<２>）から出力されたアナログ信号出力は、低域濾波器２８０（低域濾波器<１>）の出力と等しくなるように自動制御され、低域濾波器２６０（低域濾波器<２>）からのアナログ信号出力の歪率が改善される。
【００６６】
これより詳細に説明する。
【００６７】
誤差増幅器２９０から積分回路ブロック２３０へ接続されている電圧は、低域濾波器２８０（低域濾波器<１>）と、低域濾波器２６０（低域濾波器<２>）の電圧差分を増幅した電圧であるため、低域濾波器２８０（低域濾波器<１>）と誤差増幅器２９０が接続されている電圧と、低域濾波器２６０（低域濾波器<２>）と誤差増幅器２９０が接続されている電圧に差がなければ、誤差増幅器２９０からの電圧出力は、基準電位２０５と等しくなる。この場合、積分回路ブロック２３０は、デジタルパルス幅を電圧値へ変換するブロック２２０からのデジタルパルス幅を電圧値へ変換した電圧のみで振幅変調を受けるため、コンパレータ２４０から駆動回路２５０へ接続された電圧は、デジタルパルス幅変調出力とデジタルパルス幅の値を得るための回路ブロック２１０からのデジタルパルス幅変調出力と同じ電圧になる。すなわち、デジタルアンプ２００の歪（特に、駆動回路２５０及び低域濾波器２６０における歪）がない場合、誤差増幅器２９０は誤差成分を出力しないので、積分回路ブロック２３０の積分器（図示略）は中点動作し、積分回路ブロック２３０からは同じ波形が復元されて出力されることになる。
【００６８】
一方、誤差増幅器２９０から積分回路ブロック２３０へ接続されている電圧において、低域濾波器２８０（低域濾波器<１>）と誤差増幅器２９０を接続した信号と、低域濾波器２６０（低域濾波器<２>）と誤差増幅器２９０に接続した信号に差がある場合の誤差増幅器２９０から積分回路ブロック２３０へ接続される電圧は、以下の通りである。
【００６９】
積分回路ブロック２３０は、デジタルパルス幅を電圧値へ変換するブロック２２０からのデジタルパルス幅を電圧値へ変換した電圧に誤差増幅器２９０から積分回路ブロック２３０へ接続される信号を加算した電圧で振幅変調を受ける。このため、コンパレータ２４０から駆動回路２５０へ接続された電圧は、デジタル変調ブロック２１０からのデジタルパルス幅変調出力に対して、誤差を補正したパルス幅変調電圧となる。すなわち、アナログ局部帰還を持つ回路構成により、歪成分の逆成分を発生させることでデジタルアンプ２００の歪（特に、駆動回路２５０及び低域濾波器２６０における歪）を補正することができる。
【００７０】
コンパレータ２４０は、誤差を補正したパルス幅変調電圧を基準電位２０５と比較する。コンパレータ２４０により比較して得られる再生成されたパルス幅変調電力は、デジタルパルス幅のデジタル値の上又は下１レベルを超えることができる。したがって、パルス幅変調のデューティとして０％から２０１％の範囲で補正したパルス幅でパルス幅変調された電力を得ることができる。
【００７１】
以上により、デジタルパルス幅変調を行うデジタルアンプの歪補正について、従来例よりも大きな補正効果を得ることができる。歪補正範囲を広げることを可能になり、特許文献記載の回路より高性能を図ることができる。
【００７２】
次に、デジタル変調ブロック２１０、電圧値変換ブロック２２０、積分回路ブロック２３０、及びコンパレータ２４０について、具体例を示しながら説明する。
【００７３】
図４乃至図２５は、各部の動作波形を示す図である。
【００７４】
〔デジタルパルス幅変調レベルに応じたデジタル変調ブロック２１０からの出力波形〕
図４は、デジタル変調ブロック２１０から出力されるレベル値０のときの出力波形である。図４に示すように、デジタルパルス幅変調周期１００５中で、波形１１００となり、電圧１０１０一定で出力される。
【００７５】
図５は、デジタル変調ブロック２１０から出力されるレベル値１のときの出力波形である。図５に示すように、デジタルパルス幅変調周期１００５中で、波形１１０１となり、電圧は、波形１０１０から始まり、周期１００５中央を中心にして波形１００１の幅で電圧１０１１まで上昇して再び電圧１０１０まで下降する波形で出力される。
【００７６】
図６は、デジタル変調ブロック２１０から出力されるレベル値２のときの出力波形である。図６に示すように、デジタルパルス幅変調周期１００５中で、波形１１０２となり、電圧は、波形１０１０から始まり、周期１００５中央を中心にして波形１００２の幅で電圧１０１１まで上昇して再び電圧１０１０まで下降する波形で出力される。
【００７７】
図７は、デジタル変調ブロック２１０から出力されるレベル値３のときの出力波形である。図７に示すように、デジタルパルス幅変調周期１００５中で、波形１１０３となり、電圧は、波形１０１０から始まり、周期１００５中央を中心にして波形１００３の幅で電圧１０１１まで上昇して再び電圧１０１０まで下降する波形で出力される。
【００７８】
図８は、デジタル変調ブロック２１０から出力されるレベル値４のときの出力波形である。図８に示すように、デジタルパルス幅変調周期１００５中で、波形１１０４となり、波形１００４の幅で電圧は波形１０１１一定で出力される。
【００７９】
〔デジタル変調ブロック２１０から出力されるデジタルパルス幅値情報の出力電位の波形〕
図９は、デジタル変調ブロック２１０から出力されるデジタルパルス幅値情報の出力電位の低電圧値の波形である。図９に示すように、デジタルパルス幅値情報の出力電位の低電圧値の波形は、電圧１０１０かつ周期１００５で出力される波形である。
【００８０】
図１０は、デジタル変調ブロック２１０から出力されるデジタルパルス幅値情報の出力電位の高電圧値の波形である。図１０に示すように、デジタルパルス幅値情報の出力電位の高電圧値の波形は、電圧１０１１かつ周期１００５で出力される波形である。
【００８１】
ここで、デジタル変調ブロック２１０中のレベル値情報（レベル値情報１、レベル値情報２、レベル値情報３、及びレベル値情報４）の値は、デジタルパルス幅値によって変化する。
【００８２】
デジタル変調ブロック２１０中のレベル値情報（レベル値情報１、レベル値情報２、レベル値情報３、及びレベル値情報４）の値は、デジタルパルス幅のレベル値が０のときは、全て図９の波形となる。
【００８３】
デジタル変調ブロック２１０中のレベル値情報（レベル値情報１、レベル値情報２、レベル値情報３、及びレベル値情報４）の値は、デジタルパルス幅のレベル値が１のときは、レベル値情報１は図９の波形となり、レベル値情報２、レベル値情報３、及びレベル値情報４は、図１０の波形となる。
【００８４】
デジタル変調ブロック２１０中のレベル値情報（レベル値情報１、レベル値情報２、レベル値情報３、及びレベル値情報４）の値は、デジタルパルス幅のレベル値が２のときは、レベル値情報１及びレベル値情報２は、図９の波形となり、レベル値情報３及びレベル値情報４は図１０の波形となる。
【００８５】
デジタル変調ブロック２１０中のレベル値情報（レベル値情報１、レベル値情報２、レベル値情報３、及びレベル値情報４）の値は、デジタルパルス幅のレベル値が３のときは、レベル値情報１、レベル値情報２、及びレベル値情報３は、図９の波形となり、レベル値情報４は図１０の波形となる。
【００８６】
デジタル変調ブロック２１０中のレベル値情報（レベル値情報１、レベル値情報２、レベル値情報３、及びレベル値情報４）の値は、デジタルパルス幅のレベル値が４のときは、レベル値情報１、レベル値情報２、レベル値情報３、及びレベル値情報４は、全て図１０の波形となる。
【００８７】
〔電圧値変換ブロック２２０から出力されるデジタルパルス幅変調レベルのレベル値に応じた出力波形〕
図１１は、電圧値変換ブロック２２０から出力されるデジタルパルス幅変調レベルのレベル値が０のときの出力波形、図１２は、前記レベル値が１のときの出力波形、図１３は、前記レベル値が２のときの出力波形、図１４は、前記レベル値が３のときの出力波形、図１５は、前記レベル値が４のときの出力波形をそれぞれ示す。
【００８８】
前記図３に示すように、電圧値変換ブロック２２０のレベル値情報入力端子に、レベル値情報１、レベル値情報２、レベル値情報３、及びレベル値情報４を接続し、かつ電圧値変換ブロック２２０に基準電位２０５を接続する。
【００８９】
電圧値変換ブロック２２０の出力端子からは、レベル値情報１、レベル値情報２、レベル値情報３、及びレベル値情報４の電圧を基に、デジタルパルス幅変調のレベル値に応じて、下記の出力波形が出力される。
【００９０】
デジタルパルス幅変調レベル値が０のときには、図１１の電圧２０２０で波形２１００に変換される。デジタルパルス幅変調レベル値が１のときには、図１２の電圧２０２１で波形２１０１に変換される。デジタルパルス幅変調レベル値が２のときには図１３の電圧２０２２で波形２１０２に変換される。デジタルパルス幅変調レベル値が３のときには、図１４の電圧２０２３で波形２１０３に変換される。デジタルパルス幅変調レベル値が４のときには、図１５の電圧２０２４で波形２１０４に変換される。ここで、電圧１０１１と１０１０の電位の中点電位は、基準電位２０５と等しい。
【００９１】
〔積分回路ブロック２３０、コンパレータ２４０、及び駆動回路２５０から出力される波形〕
図１６は、図３の電圧値変換ブロック２２０、積分回路ブロック２３０、コンパレータ２４０、駆動回路２５０、低域濾波器２６０（低域濾波器<２>）、低域濾波器２８０（低域濾波器<１>）において、歪がない場合のデジタルパルス幅変調のレベル値０における積分回路ブロック２３０、コンパレータ２４０、及び駆動回路２５０から出力される波形を示す。同様に、図１７は、前記レベル値が１のときの出力波形、図１８は、前記レベル値が２のときの出力波形、図１９は、前記レベル値が３のときの出力波形、図２０は、前記レベル値が４のときの出力波形をそれぞれ示す。
【００９２】
電圧値変換ブロック２２０は、デジタルパルス幅変調レベル値情報を基に、デジタル変調ブロック２１０のデジタルパルス幅のデジタル値を電圧値に変換する。そして、誤差増幅器２９０からの電圧が基準電位２０５となっているときの積分回路ブロック２３０からの出力結果は、デジタルパルス幅変調レベル値が０のときには図１６（ａ）に示す波形３０２０となる。また、コンパレータ回路ブロック２４０からの出力は図１６（ｂ）に示す波形４１００となり、駆動回路２５０からの出力は、図１６（ｃ）に示す波形５１００となる。
【００９３】
また、デジタルパルス幅変調レベル値が１のときには図１７（ａ）に示す波形３０２１となる。また、コンパレータ回路ブロック２４０からの出力は図１７（ｂ）に示す波形４１０１となり、駆動回路２５０からの出力は、図１７（ｃ）に示す波形５１０１となる。
【００９４】
また、デジタルパルス幅変調レベル値が２のときには図１８（ａ）に示す波形３０２２となる。また、コンパレータ回路ブロック２４０からの出力は図１８（ｂ）に示す波形４１０２となり、駆動回路２５０からの出力は、図１８（ｃ）に示す波形５１０２となる。
【００９５】
また、デジタルパルス幅変調レベル値が３のときには図１９（ａ）に示す波形３０２３となる。また、コンパレータ回路ブロック２４０からの出力は図１９（ｂ）に示す波形４１０３となり、駆動回路２５０からの出力は、図１９（ｃ）に示す波形５１０３となる。
【００９６】
また、デジタルパルス幅変調レベル値が４のときには図２０（ａ）に示す波形３０２４となる。また、コンパレータ回路ブロック２４０からの出力は図２０（ｂ）に示す波形４１０４となり、駆動回路２５０からの出力は、図２０（ｃ）に示す波形５１０４となる。
【００９７】
図２０に示すように、波形５１００は、波形１１００と電圧が異なる同じデューティの波形となる。波形５１０１は、波形１１０１と電圧が異なる同じデューティの波形となる。波形５１０２は、波形１１０２と電圧が異なる同じデューティの波形となる。波形５１０３は、波形１１０３と電圧が異なる同じデューティの波形となる。波形５１０４は、波形１１０４と電圧が異なる同じデューティの波形となることがわかる。
【００９８】
〔電圧値変換ブロック２２０、積分回路ブロック２３０、コンパレータ２４０、駆動回路２５０、低域濾波器２６０（低域濾波器<２>）、及び低域濾波器２８０（低域濾波器<１>）から出力される歪がない場合の波形〕
【００９９】
図２１及び図２２は、電圧値変換ブロック２２０、積分回路ブロック２３０、コンパレータ２４０、駆動回路２５０、低域濾波器２６０（低域濾波器<２>）、及び低域濾波器２８０（低域濾波器<１>）において、歪がない場合の波形を示す。図２２は、図２１の波形に対して、デジタル変調ブロック２１０からの出力を低域濾波器２８０（低域濾波器<１>）を通すことによって得た波形８０２０と電圧が違うだけの波形である。なお、波形６０２０と波形８０２０は、任意比率に設定される固定値である。
【０１００】
〔電圧値変換ブロック２２０、積分回路ブロック２３０、コンパレータ２４０、駆動回路２５０、低域濾波器２６０（低域濾波器<２>）、及び低域濾波器２８０（低域濾波器<１>）から出力される歪が生じた場合の波形〕
【０１０１】
図２３は、電圧値変換ブロック２２０、積分回路ブロック２３０、コンパレータ２４０、駆動回路２５０、低域濾波器２６０（低域濾波器<２>）、及び低域濾波器２８０（低域濾波器<１>）から出力される歪が生じた場合の波形を示す。
【０１０２】
図２３に示すように、各ブロックにおいて歪が生じた場合、歪の信号は、各ブロックの歪の総和として誤差増幅器２９０から、波形９０２０のように現れる。この結果は、積分回路ブロック２３０へ接続されて、積分回路ブロック２３０は、波形６０２０を波形８０２０と電圧違いの相似形にするように歪を減算する動作を自動的に行う。
【０１０３】
波形６０２０の歪が補正される例について説明する。デジタルパルス幅変調レベル値が２のときの補正結果は、誤差増幅器２９０からの出力が、図２３中の電圧９０２０である。
【０１０４】
〔コンパレータ２４０から出力される波形〕
図２４は、デジタルパルス幅変調のレベル値２のときに、電圧値変換ブロック２２０、積分回路ブロック２３０、コンパレータ２４０、駆動回路２５０、及び低域濾波器２６０（低域濾波器<２>）の歪の総和と、低域濾波器２８０（低域濾波器<１>）の出力における歪が異なっている場合で、かつデジタルパルス幅変調のレベル値が正側に補正されたときのコンパレータ２４０から出力される波形を示す。
【０１０５】
図２４に示すように、図２３に示す電圧９０１１と電圧９０１０の平均値よりも電圧９０１１寄りになっていて、デジタルパルス幅変調の変調レベル値を１以上加算する方向で歪を補正したときに得られる、コンパレータ２４０からの出力結果は、波形４１０２ａに示される。
【０１０６】
図２４は、デジタルパルス幅変調のレベル値２のときに、電圧値変換ブロック２２０、積分回路ブロック２３０、コンパレータ２４０、駆動回路２５０、及び低域濾波器２６０（低域濾波器<２>）の歪の総和と、低域濾波器２８０（低域濾波器<１>）の出力における歪が異なっている場合で、かつデジタルパルス幅変調のレベル値が負側に補正されたときのコンパレータ２４０から出力される波形を示す。
【０１０７】
図２５に示すように、デジタルパルス幅変調レベル値が２のときの補正結果で、誤差増幅器２９０からの出力が、前記図２３中の電圧９０２０で、かつ電圧９０１１と９０１０の平均値よりも電圧９０１０寄りのレベルになっていて、かつデジタルパルス幅変調の変調レベル値を１以上減算する方向で歪を補正したときに得られる、コンパレータ２４０からの出力結果は、波形４１０２ｂに示される。
【０１０８】
このように、デジタルパルス幅変調を行うデジタルアンプの歪補正について、従来例よりも大きな補正効果を得ることができる。歪補正範囲を広げることが可能になるため、高性能化を図ることができる。
【０１０９】
以上のように、本実施の形態によれば、デジタルアンプ２００は、デジタル変調ブロック２１０のデジタルパルス幅のデジタル値を電圧値に変換する電圧値変換ブロック２２０と、マスタークロックにより三角波を発生し、かつ、前記発生した三角波を、前記デジタルパルス幅変調の変調幅の値に応じた信号を基に変調する積分回路ブロック２３０とを備える。デジタルアンプ２００は、デジタルパルス幅変調されたパルス電圧からアナログオーディオ電圧を出力する低域濾波器２８０（低域濾波器<１>）と、電圧値変換ブロック２２０の出力電圧と基準電位の電圧を比較し、比較結果により電力を出力するコンパレータ２４０と、コンパレータ２４０からのデジタルパルス幅変調の電力を増幅する駆動回路２５０とを備える。デジタルアンプ２００は、駆動回路２５０により電力増幅されたパルス電力を、オーディオ帯域のアナログ電力に復調する低域濾波器２６０（低域濾波器<２>）と、低域濾波器２８０（低域濾波器<１>）の電圧と低域濾波器２６０（低域濾波器<２>）の差の電圧を演算して増幅する誤差増幅器２９０とを備える。上記各部は、全体としてアナログ局部帰還を持つ回路構成となっている。
【０１１０】
積分回路ブロック２３０は、デジタルパルス幅変調の変調幅の値に適応して振幅変調された三角波を発生する。このとき、デジタルパルス幅変調の変調幅の値に応じた信号に、誤差増幅器からの誤差を加算してデジタルパルス幅変調波形を再生成される。
【０１１１】
この構成により、デジタルパルス幅変調により生成されたパルスでスピーカを駆動する際に発生する歪の補正効果を、デジタルパルス生成時のあらゆるデジタルパルス幅値に対する補正効果をデジタルパルス幅値のレベル表現上の０から最大、つまりデューティとして０％から１００％の範囲で歪補正を得ることが可能になる。換言すれば、デジタルパルス幅変調のデジタルパルス幅値に対し、０から最大のデジタルパルス幅値まで変化させることが可能になる。
【０１１２】
これにより、デジタルパルス幅変調のデジタルアンプにおいて、従来のデジタルアンプよりもデジタルパルス幅変調におけるパルスのデューティの補正範囲を広げることができ、デジタルアンプより歪率を大幅に改善することができる。
【０１１３】
以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。例えば、上記実施の形態は、各種の音響装置に適用した例であるが、音を増幅するものであればどのような機器にも同様に適用できる。
【０１１４】
また、上記各実施の形態ではデジタルアンプという名称を用いたが、これは説明の便宜上であり、電力増幅回路、Ｄ級アンプ等であってもよいことは勿論である。
【０１１５】
さらに、上記デジタルアンプを構成する各回路部、例えば量子化器、低域濾波器等の種類、数及び接続方法などは前述した実施の形態に限られない。
【０１１６】
２０１０年３月３１日出願の特願２０１０−０８３２９５の日本出願に含まれる明細書、図面及び要約書の開示内容は、すべて本願に援用される。
【産業上の利用可能性】
【０１１７】
本発明に係るデジタルアンプは、デジタル信号を入力し、デジタル信号のままスピーカを駆動する、スピーカ等を含む負荷に供給するオーディオ用途に有効である。また、各種の音響装置におけるデジタルアンプに適用して好適であるのみならず、音響装置以外の電子機器におけるデジタルアンプにも広く適用され得るものである。
【符号の説明】
【０１１８】
１００，２００  デジタルアンプ
１１０  １ビット量子化器
１２０  レベル適応型三角波発生回路
１３０  駆動回路
１４０，２６０  低域濾波器（低域濾波器<２>）
１５０，２８０  低域濾波器（低域濾波器<１>）
１６０  比較器
１７０，２７０  スピーカ
２１０  デジタル変調ブロック
２１１  デジタルパルス幅変調変換回路
２１２  デジタルパルス幅値変換回路
２１３  レベル値情報格納部
２２０  電圧値変換ブロック
２２１，２３２，２３３，２４１  演算増幅器
２３０  積分回路ブロック
２３１  分周器
２３４  キャバシタ
２４０  コンパレータ
２５０  駆動回路
２９０  誤差増幅器
【図１】
0005613672.tif 000002
【図２】
0005613672.tif 000003
【図３】
0005613672.tif 000004
【図４】
0005613672.tif 000005
【図５】
0005613672.tif 000006
【図６】
0005613672.tif 000007
【図７】
0005613672.tif 000008
【図８】
0005613672.tif 000009
【図９】
0005613672.tif 000010
【図１０】
0005613672.tif 000011
【図１１】
0005613672.tif 000012
【図１２】
0005613672.tif 000013
【図１３】
0005613672.tif 000014
【図１４】
0005613672.tif 000015
【図１５】
0005613672.tif 000016
【図１６】
0005613672.tif 000017
【図１７】
0005613672.tif 000018
【図１８】
0005613672.tif 000019
【図１９】
0005613672.tif 000020
【図２０】
0005613672.tif 000021
【図２１】
0005613672.tif 000022
【図２２】
0005613672.tif 000023
【図２３】
0005613672.tif 000024
【図２４】
0005613672.tif 000025
【図２５】
0005613672.tif 000026