(57)【特許請求の範囲】
【請求項１】
時系列ｉ（０≦ｉ≦(N−1)）の順に連なる複数Ｎ（＝Ｎ１・Ｎ２）回のスイープの異なる組み合わせ毎に得られた複数Ｎ２個のレーダ信号を共通のレンジの順に周波数分析し、前記周波数分析の下で得られるべきＮ個のドップラバンクを（（ｋ・Ｎ１＋ｉ）番目（ｋ＝０，１，…(Ｎ２−１))以降のＮ２個ずつ得る部分ドップラ解析手段と、
前記（ｋ・Ｎ１＋ｉ）番目以降のＮ２個のドップラバンク毎に不要波の抑圧を図り、Ｎ２個の信号を個別に生成する物標探知手段と、
前記時系列ｉの順に前記物標探知手段によってＮ１回に亘って生成されたＮ（＝Ｎ１・Ｎ２）個の信号の瞬時値のピークを前記レンジ毎に検出するピーク検出手段と
を備えたことを特徴とするレーダ信号処理装置。
【請求項２】
時系列ｉ（０≦ｉ≦(N−1)）の順に連なる複数Ｎ（＝Ｎ１・Ｎ２）回のスイープの異なる組み合わせ毎に得られた複数Ｎ２個のレーダ信号を共通のレンジ毎に周波数分析し、前記周波数分析の下で得られるべきＮ個のドップラバンクを（（ｋ・Ｎ１＋ｉ）番目（ｋ＝０，１，…(Ｎ２−１))以降のＮ２個ずつ得る部分ドップラ解析手段と、
前記（ｋ・Ｎ１＋ｉ）番目以降のＮ２個のドップラバンク毎に前記共通のレンジの順に不要波の抑圧を図り、Ｎ２個の信号を個別に生成する物標探知手段と、
前記時系列ｉの順に前記物標探知手段によってＮ１回に亘って生成されたＮ（＝Ｎ１・Ｎ２）個の信号の瞬時値のピークを前記レンジ毎に検出するピーク検出手段と
を備えたことを特徴とするレーダ信号処理装置。
【請求項３】
請求項１または請求項２に記載のレーダ信号処理装置において、
前記ピーク検出手段は、
前記物標探知手段によって生成されたＮ２個の信号毎に、前記瞬時値のピークを検出する
ことを特徴とするレーダ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーダ装置において、ターゲットの相対速度に基づいて目標を探知するレーダの信号処理装置に関する。
【背景技術】
【０００２】
レーダ装置には、ターゲットからの受信波の雑音に対する電力比を改善するため、従来から受信信号をスイープ方向に積分する技術が適用されている。
このような技術の概要は、以下の通りである。
アンテナにはビーム幅があるので、レーダのアンテナが回転していたとしても、一般に、一つの物標には複数スイープ分の送信パルスが照射される。それらの複数スイープの信号が同一レンジ上で積分されることにより、信号対雑音比の改善が図られる。
【０００３】
一方、クラッタを除去するための処理として、ＣＦＡＲ(Constant False Alarm Rate)と呼ばれる方法がしばしば使用されるが、大きなクラッタの中では物標探知のしきい値が増大するので、物標自体もマスクされやすくなる。
【０００４】
これに対して、位相情報を用い、ターゲットやクラッタの移動速度に対応するドップラ効果を利用してクラッタを除去する方法がある。
ドップラ効果の影響はビーム幅に相当するスイープにおける受信信号の位相の変化を調べることによって抽出でき、ターゲットやクラッタの相対速度に対応したドップラ周波数成分に分離すれば、クラッタを除去できるくらいしきい値を大きく設定したとしても、異なるドップラ周波数成分に存在するターゲットに対するしきい値は増大しないので、ターゲットがクラッタによってマスクされる事態を回避できる。
【０００５】
例えば、航空機を監視するレーダでは、各レンジの信号をスイープ方向に並べ、ドップラ周波数がゼロ付近である信号を低減するフィルタを通すＭＴＩ(Moving Target Indication) と呼ばれる方法によって地上からのエコー (グラウンドクラッタ) を除去している。
【０００６】
なお、本発明に関連する先行技術としては、例えば、後述する特許文献１および特許文献２に開示されるように、各レンジの信号をフーリエ変換することによって、ドップラ周波数成分を取り出し、得られたドップラ周波数成分を個別にＣＦＡＲ回路に通して、物標探知をする方法がある。
【０００７】
特許文献１には、ＣＡ−ＣＦＡＲ(Cell Averaging CAFR) と呼ばれる手法に対して、加算器を削減するための技術の応用例として、ドップラ周波数成分に個別にＣＦＡＲが適用された例が開示されている。
【０００８】
特許文献２には、ドップラ周波数成分が多い場合に、あらかじめ、フィルタによって、注目したいドップラ周波数成分のみが抽出され、抽出された成分のみにＣＦＡＲを適用することによってＣＦＡＲ回路の数を削減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平０３−２４８０７６号公報
【特許文献２】特許３０１９８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、上述した従来例の内、特許文献２に開示されている技術では、ＣＦＡＲ回路の数は削減されても、その削減は、ターゲットやクラッタのドップラ周波数をあらかじめ想定することができない場合には、以下に記述する背景により、全てのドップラ周波数成分に対して一括してＣＦＡＲが適用されなければならなかった。
【００１１】
例えば、９．４ＧＨｚ帯のレーダでは、相対速度ν[m/s]のターゲットによるドップラ周波数は６２．７ν[Hz]となる。また、スイープ積分の対象となるレーダ信号の帯域は、サンプリング周波数ｆｐが「レーダのパルス繰り返し周波数」に等しい場合には、サンプリング定理により±ｆｐ／２となる。このようなスイープ積分の下で識別が可能なターゲットの速度の範囲は、例えば、パルス繰り返しが２５００Ｈｚである場合には、±１９．９２ｍ／ｓとなる。
【００１２】
しかし、このような速度の範囲±１９．９２ｍ／ｓは、船舶搭載レーダによって識別されるべき他船舶の速度の範囲より狭い。
しかも、ターゲットの速度は、上記範囲外の値である場合には、発生するエリアシング（周波数軸上における折り返し歪み）に阻まれて正常に識別すること（例えば、ターゲットの速度３９．８４（＝１９．９２×２）ｍ／ｓと０ｍ／ｓとの峻別）は困難であった。
【００１３】
また、上述したように全てのドップラ周波数成分に対するＣＦＡＲの一括した適用は、これらのドップラ周波数成分の算出のために所要する記憶領域のサイズや処理量が膨大であるために、コスト、実装、消費電力等の制約に阻まれ、実際には採用され難かった。
【００１４】
本発明は、構成の大幅な複雑化と規模の増加とを伴うことなく、多様なターゲットを精度よく柔軟に識別できるレーダ信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
請求項１に記載の発明では、部分ドップラ解析手段は、時系列ｉ（０≦ｉ≦(N−1)）の順に連なる複数Ｎ（＝Ｎ１・Ｎ２）回のスイープの異なる組み合わせ毎に得られた複数Ｎ２個のレーダ号を共通のレンジの順に周波数分析し、前記周波数分析の下で得られるべきＮ個のドップラバンクを（（ｋ・Ｎ１＋ｉ）番目（ｋ＝０，１，…(Ｎ２−１))以降のＮ２個ずつ得る。物標探知手段は、前記（ｋ・Ｎ１＋ｉ）番目以降のＮ２個のドップラバンク毎に不要波の抑圧を図り、Ｎ２個の信号を個別に生成する。ピーク検出手段は、前記時系列ｉの順に前記物標探知手段によってＮ１回に亘って生成されたＮ（＝Ｎ１・Ｎ２）個の信号の瞬時値のピークを前記レンジ毎に検出する。
【００１６】
すなわち、時系列の順に連なる複数Ｎ回のスイープ毎に、上記部分ドップラ解析手段とＮ２個の物標探知手段とが共用されることによって、所望のレンジに亘るドップラレーダ方式の信号処理が実現される。
【００１７】
請求項２に記載の発明では、部分ドップラ解析手段は、時系列ｉ（０≦ｉ≦(N−1)）の順に連なる複数Ｎ（＝Ｎ１・Ｎ２）回のスイープの異なる組み合わせ毎に得られた複数Ｎ２個のレーダ信号を共通のレンジ毎に前記組み合わせの順に周波数分析し、前記周波数分析の下で得られるべきＮ個のドップラバンクを（（ｋ・Ｎ１＋ｉ）番目（ｋ＝０，１，…(Ｎ２−１))以降のＮ２個ずつ得る。物標探知手段は、前記（ｋ・Ｎ１＋ｉ）番目以降のＮ２個のドップラバンク毎に前記共通のレンジの順に不要波の抑圧を図り、Ｎ２個の信号を個別に生成する。ピーク検出手段は、前記時系列ｉの順に前記物標探知手段によってＮ１回に亘って生成されたＮ（＝Ｎ１・Ｎ２）個の信号の瞬時値のピークを前記レンジ毎に検出する。
【００１８】
すなわち、Ｎ２個の物標探知手段によって行われる不要波の抑圧は、時系列の順に連なるＮ１回のスイープにおける共通のレンジ毎に一括して行われるため、ピーク検出手段によって行われるピークの検出は、レンジ方向に確保されるべき分解能が小さい場合であっても、全てのレンジに個別に対応する記憶領域よりサイズが大幅に小さいＮ１個の記憶領域を介して実現できる。
【００１９】
請求項３に記載の発明では、請求項１または請求項２に記載のレーダ信号処理装置において、前記ピーク検出手段は、前記物標探知手段によって生成されたＮ２個の信号毎に、前記瞬時値のピークを検出する。
【００２０】
すなわち、所望のレンジに亘る信号処理は、部分ドップラ解析手段および物標探知手段だけではなく、時系列の順に連なる複数Ｎ回のスイープ毎におけるピーク検出手段の前段部の共用により実現可能となる。
【発明の効果】
【００２５】
上述したように本発明によれば、構成の大幅な複雑化と規模の増加とを伴うことなく，クラッタに埋もれた小さな物標の識別が可能となる。
本発明では、ハードウェアの規模が削減されるにもかかわらず、精度が低下することなくクラッタに埋もれた小さな物識が柔軟に実現される。
本発明では、性能が低下することなく、ハードウェアの規模の削減が図られる。
【００２６】
本発明では、物標探知の精度や確度が高められ、かつ安定に維持される。
本発明では、信号処理の精度が許容される範囲において、ハードウェアの規模の削減が可能となる。
【００２７】
したがって、本発明が適用されたレーダ装置では、コスト、実装、消費電力、重量、熱設計その他の制約に阻まれることなく、多様な物標の識別が精度よく柔軟に実現される。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施例１の構成を示す図である。
【図２】本発明の実施例１の動作を説明する図である。
【図３】本発明の実施例２の構成を示す図である。
【発明を実施するための形態】
【００２９】
以下、図面に基づいて本発明の実施形態について詳細に説明する。
【実施例１】
【００３０】
図１は、本発明の実施例１の構成を示す図である。
本実施例は、図１に示すように、以下の要素から構成される。
(1) 初段に配置され、かつ後述する受信信号が入力されるドップラ解析部１０
(2) そのドップラ解析部１０が有する複数（＝Ｎ２）の出力に個別に縦属接続された物標探知部２０-0〜２０-(N2-1)
(3) これらの物標探知部２０-1〜２０-(N2-1)の出力に個別に接続された複数（＝Ｎ２）の入力を有し、かつ最終段に配置されたピーク探知部３０
【００３１】
ドップラ解析部１０は、以下の要素から構成される。
(1) 初段に配置されたスイープメモリ１１-0〜１１-(N+N1-1)
(2) これらのスイープメモリ１１-0〜１１-(N+N1-1)の内、隣接するＮ個のスイープメレーの「Ｎ１通りの組み合わせ」の何れかの出力に切り替え可能に接続され、かつ複数Ｎ２の出力を有するフーリエ変換回路１２
【００３２】
なお、上記添え番号に含まれる数Ｎは、例えば、本実施例が適用されたレーダ装置に備えられた空中線の主ローブをスイープ方向に区分可能な最大の数以下の複数に予め設定される。
【００３３】
物標探知部２０-0は、以下の要素から構成される。
(1) 初段に配置された直並列変換回路２１-0
(2) この直並列変換回路２１-0の並列出力の内、「注目セル」および注目セル以外のセルに対応する出力に個別に接続された複数の入力を有する加算回路２２-0
【００３４】
(3) 加算回路２２-0の出力に一方の入力が接続され、かつ他方の入力に所定の重みｗが入力される乗算器２３-0
(4) 直並列変換回路２１-0の並列出力の内、上記「注目セル」に対応する並列出力と、乗算機２３-0の出力とにそれぞれ接続された２つの入力を有し、かつ最終段として配置された選択回路２４-0
【００３５】
なお、物標探知部２０-1〜２０-(N2-1)の構成については、上記物標探知部２０-0の構成と基本的に同じであるので、ここでは、その説明および図示を省略し、以下では、対応する構成要素の符号に添え番号「０」に代わる添え番号「１」〜「N2-1」がそれぞれ付加された同じ符号が付与されることとする。
【００３６】
ピーク探知部３０は、以下の要素から構成される。
(1) 初段に配置され、物標探知部２０-0〜２０-(N2-1)の出力にそれぞれ接続された複数Ｎ２の入力を有する最大値選択回路３１ｐ
(2) その最大値選択回路３１ｐの後段に配置されたメモリ選択回路３２
【００３７】
(3) メモリ選択回路３２が有する複数Ｎ１（＝Ｎ／Ｎ２）の出力に個別に接続されたファーストイン・ファーストアウト方式のバンクメモリ３３-1〜３３-(N1-1)
(4) これらのバンクメモリ３３-1〜３３-(N1-1)の出力に個別に接続された複数Ｎ１の入力を有し、かつ最終段として配置された最大値選択回路３１ｓ
【００３８】
図２は、本発明の実施例１の動作を説明する図である。
以下、図１および図２を参照して本実施例の動作を説明する。
なお、以下では、既述の複数Ｎ、Ｎ１、Ｎ２は以下の通りであると仮定する。
Ｎ＝３２
Ｎ１＝４
Ｎ２＝８
【００３９】
ドップラ解析部１０には、受信信号が入力される。
このような受信信号は、以下のような一連の処理に基づいて生成される。
(1) レーダの受信波をディジタル信号に変換するＡ／Ｄ変換
(2) 上記Ａ／Ｄ変換によって得られたディジタル信号の位相情報を抽出する直交検波
(3) その直交検波により得られた信号から、各レンジに存在する物標からの反射強度に応じた振幅と、詳細な距離に対応する位相情報とを得るパルス圧縮
【００４０】
ドップラ解析部１０は、このようにして生成された受信信号を全レンジ分について時系列の順にスイープメモリ１１-0〜１１-(N+N1-1)にサイクリックに格納する。
【００４１】
フーリエ変換回路１２は、上記スイープメモリ１１-0〜１１-(N+N1-1) の内、図２に示すように、下記のポインタｐｔｒおよび添え番号ｊに対応するスイープメモリ１１-(ptr+4j+0)〜１１-(ptr+4j+N-1)に格納されている３２（＝Ｎ）回のスイープ分の受信信号を順次読み込み、高速フーリエ変換（ＦＦＴ）する。
(1) これらのスイープメモリ１１-0〜１１-(N+N1-1) をサイクリックに示すポインタｐｔｒ（＝０〜(Ｎ＋Ｎ１−１)、０、…）
(2) 時系列の順に行われた４（＝Ｎ１）回毎のスイープをサイクリックに示す添え番号ｊ（０≦ｊ≦３）
【００４２】
したがって、フーリエ変換回路１２（ドップラ解析部１０）の８（＝Ｎ２）つの出力（以下、これらの出力端子を示すユニークな連番ｋ（＝０〜７(＝Ｎ２−１)）で示す。）には、下表に示すように、フーリエ変換回路１２に読み込まれる先頭スイープのスイープ番号ｉに対して、（ｋ・Ｎ１＋ｍｏｄ（ｉ、Ｎ１））番目のドップラバンクが順次出力される。
【００４３】
【表１】
0005603090.tif 000002
【００４４】
したがって、先頭スイープのスイープ番号ｉが「０」から「３」に変化する４（＝Ｎ１）スイープの期間には、０番目ないし３１番目のドップラバンクが並列の８（＝Ｎ２）個ずつに分割され、それぞれレンジの昇順に対応した列として物標探知部２０-1〜２０-(N2-1)に引き渡される。
【００４５】
以下では、物標探知部２０-0〜２０-(N2-1)に関しては、構成および機能が同じであって並行して作動するので、これらの物標探知部２０-0〜２０-(N2-1)に共通の事項については、添え番号「０」〜「Ｎ２−１」の何れにも該当し得ることを示す共通の添え文字「Ｃ」を符号「２０」に付加して記載する。
【００４６】
物標探知部２０-Cでは、直並列変換回路２１-Cは、上述したようにレンジの昇順に対応したドップラバンクの列をファーストイン・ファーストアウト方式により順次取り込んで直並列変換する。加算回路２２-Cは、このような直並列変換の下で得られるドップラバンクの内、図１の上部に示すように、時系列順の中央にある注目セルと、その注目セルの前後にあるガードセル以外のセル（以下、「参照セル」という。）とにそれぞれ対応したドップラバンクの総和Ｓを求める。乗算器２３-Cは、その総和に所定の重みｗを乗じることにより閾値ｔｈを求める。選択回路２４-Cは、既述の注目セルに対応するドップラバンクＢｔと上記閾値ｔｈとを比較し、該当するドップラバンクＢｔが上記閾値ｔｈを上回る場合にはそのドップラバンクＢｔを出力するが、その他の場合には「０」を出力する。
【００４７】
すなわち、物標探知部２０-1〜２０-(N2-1)は、既述の通りにフーリエ変換回路１２（ドップラ解析部１０）からレンジの順に並行して引き渡されたドップラバンクの列に、閾値ｔｈ以下のドップラバンクを「０」で代替し、その他のドップラバンクについては特別な処理を施すことなくピーク探知部３０に引き渡す。
【００４８】
ピーク探知部３０では、最大値選択回路３１ｐは、このようにしてレンジの昇順（時系列の順）に８（＝Ｎ２）個のずつ引き渡されたドップラバンク（以下、「一次選択候補ドップラバンク」という。）の内、最大のドップラバンク（以下、「一次最大ドップラバンク」という。）を選択して出力する。
【００４９】
メモリ選択回路３２は、バンクメモリ３３-0〜３３-(N1-1)の内、この時点における添え番号ｊ（既述の通りに時系列の順に行われる４（＝N１）回毎のスイープをサイクリックに示す。）に対応するバンクメモリ３３-iに、上記「一次最大ドップラバンク」の値を書き込む。
【００５０】
さらに、フーリエ変換回路１２、物標探知部２０-0〜２０-(N2-1) 、最大値選択回路３１ｐおよびメモリ選択回路３２は、上記番号ｊ（＝１、２、３、０、…）にそれぞれ対応するスイープに応じて既述の処理を同様に反復する。
【００５１】
最大値選択回路３１ｓは、時系列の順に連続する４（＝Ｎ１）回のスイープ（ｊ＝０〜３）が完了する度に、バンクメモリ３３-0〜３３-(N1-1)に最先に書き込まれたバンクメモリ（以下、「二次選択候補ドップラバンク」という。）の値を並行して順次読み出し、これらの二次選択候補ドップラバンクの値の内、最大であるトップラバンク（以下、「二次最大ドップラバンク」という。）の値を出力する。
【００５２】
このように本実施例では、時系列の順に連続する４（＝Ｎ１）回のスイープ毎にドップラ解析部１０が同一のレンジに対応する異なるドップラバンクを出力するので、最大値選択回路３１ｓの出力には、４（＝Ｎ１）スイープ毎に得られたレンジ毎のドップラバンクの内、最大のレンジの値がレンジの順に出力される。
また、本実施例では、隣接するスイープ間におけるレーダ受信信号の高い相関性が有効に活用されることにより、８(＝Ｎ２＜Ｎ(＝３２))個の物標探知部２０-0〜２０-(N2-1)が全てのドップラバンクの算出に共用される。
【００５３】
さらに、本実施例では、選択回路２４-Cに入力される閾値はクラッタの有無、分布等に応じて異なるが、このようなクラッタと小さな物標とから到来した受信信号の成分が異なるドップラバンクに存在するため、クラッタに埋もれた小さな物標であっても確度高く識別できる。
したがって、本実施例によれば、ハードウェアの規模の大幅な増加や構成の複雑化を伴うことなく、受信信号のトップラ成分が全てのレンジに亘って精度よく求められる。
【実施例２】
【００５４】
図３は、本発明の実施例２の構成を示す図である。
図において、図１に示す要素と機能および構成が同じ要素については、同じ符号を付与し、ここでは説明を省略する。
【００５５】
本実施例と図１に示す実施例１との構成の相違点は、以下の点にある。
(1) ドップラ解析部１０には、フーリエ変換回路１２に代えてフーリエ変換回路１２Ａが備えられる。
(2) 物標探知部２０-0〜２０-(N2-1)に代えて、物標探知部２０Ａ-0〜２０Ａ-(N2-1)が備えられる。
(3) ピーク探知部３０に代えてピーク探知部３０Ａが備えられる。
【００５６】
以下では、物標探知部２０Ａ-0〜２０Ａ-(N2-1)に共通の事項については、添え番号「０」〜「Ｎ２−１」の何れにも該当し得ることを示す添え文字「Ｃ」を符号「２０Ａ」に付加して記述する。
【００５７】
物標探知部２０Ａ-Cの構成は、図１に示す物標探知部２０-Cとの構成と以下の点で異なる。
(1) 直並列変換回路２０-Cに代えて直並列変換回路２０Ａ-Cが備えられる。
(2) このような直並列変換回路２０Ａ-Cの段数は図１に示す直並列変換回路２０-Cの段数の４（＝N１）倍であり、これらの段は、既述の注目セル、ガードセルおよび参照セルの全てにそれぞれ対応して縦属接続された４（＝N１）段ずつからなる。
(3) 直並列変換回路２０Ａ-Cの段の内、既述の参照セルのみにそれぞれ対応して従属接続された４段の末尾は加算回路２２-Cの対応する入力に接続される。
【００５８】
ピーク探知部３０Aの構成は、図１に示すピーク探知部３０と以下の点で異なる。
(1) 最大値選択回路３１ｐ、３１ｓに代えて最大値選択回路３１Ａｐ、３１Ａｓが備えられる。
(2) メモリ選択回路３２およびバンクメモリ３３-0〜３３-(N1-1)に代えて、シフトシフトレジスタ３４が備えられる。
【００５９】
以下、本実施例の動作を説明する。
本実施例では、フーリエ変換回路１２Ａは、図１に示すフーリエ変換回路１２と同様にフーリエ変換を行うが、既述の実施例１とは異なり、レンジより優先して（あるいはレンジ毎に）添え番号ｊをサイクリックに更新することによって、そのフーリエ変換の対象が高速に切り替えられる。
【００６０】
物標探知部２０Ａ-0〜２０Ａ-(N2-1)の入力には、既述の第一の実施形態と同様に、０番目ないし３１番目のドップラバンクの全てが並列の８（＝Ｎ２）個ずつに分割され、それぞれレンジの昇順に対応した列として物標探知部２０-1〜２０-(N2-1)にそれぞれ入力される。
【００６１】
物標探知部２０Ａ-Cでは、直並列変換回路２１Ａ-Cは、このようにして入力される０番目ないし３１番目のドップラバンクを直並列変換することにより、既述の参照セルに個別に対応する加算回路２２-Cの入力に対応する。さらに、このような直並列変換の過程では、直並列変換回路２１Ａ-Cは、共通のレンジに対応して隣接する４（＝N１）段毎の末尾に、該当するレンジにおけるドップラバンクの値を時系列の順に連続した４（＝N１）つずつ出力する。
【００６２】
したがって、物標探知部２０Ａ-Cは、時系列の順に連なる４（＝Ｎ１）回のスイープ毎に、既述の０番目ないし３１番目のドップラバンクを整理し、これらのドップラバンクの内、参照セルに対応するドップラバンクの値の総和に比例した閾値を下回るドップラバンクを「０」で代替し、その他のドップラバンクについては特別な処理を施すことなく探知部３０Ａに引き渡す。
【００６３】
ピーク探知部３０Ａでは、最大値選択回路３１Ａｐは、物標探知部２０Ａ-0〜２０Ａ-(N-1)によって既述の通りに並行して４スイープ毎に引き渡されるドップラバンクの内、最大のドップラバンクの値を選択する。
【００６４】
シフトレジスタ３４は、このようにして選択された最大のドップラバンクの値を、上記４（＝N１）スイープ毎に順次直並列変換する。
最大値選択回路３１Ａｓは、その直並列変換の下で並行して得られる４（＝Ｎ１）つのドップラバンクの値の内、最大のドップラバンクの値を出力する。
【００６５】
このように本実施形態によれば、既述の実施例１においてメモリ選択回路３２およびバンクメモリ３３-0〜３３-(N1-1)によって行われていた処理は、フーリエ変換回路１２Ａおよび物標探知部２０Ａ-0〜２０Ａ-(N-1)によって与えられ、共通のレンジ毎に４(＝Ｎ２)つずつ連なり、かつ並行してピーク探知部３０Ａに入力される８（＝Ｎ２）つのドップラバンクから値が最大であるドップラバンクが選択される処理で代替される。
【００６６】
したがって、直並列変換回路２１Ａ-Cに搭載されるべき記憶領域の総数は、「４（＝N１）」および「８（＝N２）」と、加算回路２２-Cが行う加算の対象となるべき所望の数の参照セルの確保に必要なセルの総数Ｒ（例えば、「２５６」ないし「５１２」の小さな値となる。）との積Ｐ（＝Ｎ１・Ｎ２・Ｒ）として与えられるが、図１に示すバンクメモリ３３-0〜３３-(N1-1)に備えられるべき記憶領域の総数Ｐ′（＝「測距や測位の対象となるべき範囲におけるレンジの総数Ｎｒ（一般に、数千以上の値となる。）」と、「バンクメモリ３３-0〜３３-(N1-1)の総数」との積として与えられる。）に比べて大幅に小さな値となる。
【００６７】
したがって、本実施例は、既述の実施例１に比べて、ハードウェアの規模に併せて、構成の簡略化が図られ、かつピーク探知部３０Ａの負荷の軽減と、物標探知部２０-Cに対する負荷分散とが図られ、これらの数Ｎ、Ｎ１、Ｎ２の多様な組み合わせに対する柔軟な適応が可能となる。
【００６８】
なお、本発明は、既述のレーダ方式に限定されず、例えば、物標から到来した受信波の位相情報が既述の受信信号に含まれるならば、以下の多様なレーダ方式に適用可能である。
(1) 受信信号が受信波の直交検波によって得られるパルスレーダ
(2) 受信信号が受信波の直交検波とパルス圧縮処理とによって得られるパルス圧縮レーダ
(3) 受信信号が受信波のレンジ方向におけるフーリエ変換によって得られるＦＭＣＷレーダ
【００６９】
また、上述した各実施例では、フーリエ変換回路１２は、ＦＦＴ(Fast Fourier Transform) 処理を行う信号処理回路でなくてもよく、所望の精度および速度でフーリエ変換や周波数分析を行うことができるならば、例えば、並列に配置された周波数弁別フィルタとして構成されてもよい。
【００７０】
さらに、上述した各実施例では、物標探知部２０-C 、２０Ａ-Cに備えられる加算回路２２-C、乗算器２３-Cおよび選択回路２４-Cは、図１および図２に示す構成に限定されず、例えば、ＣＦＡＲ(Constant False Alarm Rate)と呼ばれる多様な物標探知回路として構成されてもよい。
【００７１】
また、これらの物標探知部２０-C 、２０Ａ-Cに備えられる直並列変換回路２１-C、２１Ａ-Cは、シフトレジスタやＦＩＦＯ(First-In
First-Out) で構成されなくてもよく、例えば、ＢＩＯＳ、ファイルシステム等のソフトウェアの下でファーストイン・ファーストアウト方式のアドレッシングが実現される主記憶あるいは外部記憶装置で代替されてもよい。
【００７２】
さらに、上述した各実施例では、選択回路２４-Cに与えられる閾値は、既述の通りに求められなくてもよく、例えば、「参照セルの平均値」、「値の降順に並べ替えられた参照セル」の中央値であってもよい。
【００７３】
また、上述した各実施例では、既述の数Ｎ、Ｎ１、Ｎ２は、以下の通りに設定されてもよい。
(1) Ｎは、フーリエ変換回路１２で行われる周波数分析がＦＦＴで行われない場合には、「２」のべき乗値でなくてもよい。
(2) Ｎは、定数でなくてもよく、例えば、本発明が適用されたレーダ装置により測距や測位が行われるべきレンジその他の稼働条件に応じて、適宜切り替えられてもよい。
(3) Ｎ１（搭載されるべきバンクメモリ３３-0〜３３-(N1-1)、バンクメモリ３３Ａ-0〜３３Ａ-(N1-1)の台数）、Ｎ２（搭載されるべき物標探知部２０-0〜２０-(N2-1)、２０Ａ-0〜２０Ａ-(N2-1)の台数）の双方または何れか一方は、両者の積Ｎ１・Ｎ２が上記Ｎ未満となる所望の値に設定されてもよい。
【００７４】
したがって、搭載されるべきバンクメモリ３３-C、３３Ａ-Cの数は、既述のＮ１に限定されず、ピーク探知部３０、３０Ａによって行われる処理の過程で誤差が生じず、あるいは誤差が生じても許容される程度であるならば、Ｎ１未満であってもよく、かつ搭載されるべき物標探知部２０-C、２０Ａ-Cの数はＮ２未満であってもよい。
【００７５】
さらに、上述した各実施例では、物標探知部２０-C、２０Ａ-Cが行う不要波の抑圧の処理は、Ａスコープとの対応関係が維持されたまま行われなくてもよく、例えば、スイープメモリ１１-0〜１１-(N＋N1-1)に入力されるレーダ信号の形式、あるいは所望の指示方式に適した如何なる受信信号の列にも施すことが可能である。
【００７６】
また、ドップラ解析処理部１０、物標探知部２０-C（２０Ａ-C）およびピーク探知部３０（３０Ａ）で行われる一連の処理は、レンジの昇順と降順との何れで行われてもよい。
さらに、上述した各実施例では、フーリエ変換の対象となる受信信号を与える時系列順の８（＝Ｎ）回ずつのスイープの４（＝Ｎ１）通りは、最先に行われたスイープに代えて最新のスイープを含む組み合わせとして順次与えられている。
しかし、このような４（＝Ｎ１）通りのスイープの組み合わせは、所望の測距や測位の精度および応答性が確保されるならば、相関性が高いと見なし得る如何なるスイープの組み合わせであってもよい。
また、スイープメモリ１１-0〜１１-(N+N1-1)にサイクリックに書き込まれる受信信号は、時系列の順に行われる個々のスイープによって得られた受信信号でなくてもよく、所望の測距や測位の精度および応答性が確保されるならば、これらのスイープによって得られた受信信号の内、所望の頻度や周期でスイープ単位に間引かれた残りのスイープによって得られた受信信号であってもよい。
さらに、本発明は、上述した実施形態に限定されず、本発明の範囲において多様な実施形態の構成が可能であり、構成要素の全てまたは一部に如何なる改良が施されてもよい。
【符号の説明】
【００７７】
１０  ドップラ解析部
１１  スイープメモリ
１２，１２Ａ  フーリエ変換回路
２０，２０Ａ  物標探知部
２１，２１Ａ  直並列変換回路
２２  加算回路
２３  乗算器
２４  選択回路
３０，３０Ａ  ピーク探知部
３１ｐ，３１ｓ，３１Ａｐ，３１Ａｓ  最大値選択回路
３２  メモリ選択回路
３３  バンクメモリ
３４  シフトレジスタ
【図１】
0005603090.tif 000003
【図２】
0005603090.tif 000004
【図３】
0005603090.tif 000005