(57)【特許請求の範囲】
【請求項１】
ａ）半導体基板を準備する工程、
ｂ）側壁と底部とを有するトレンチを前記基板中に形成する工程、
ｃ）少なくとも前記トレンチの前記底部に隣接して前記基板中に高度にドープされた領域を形成する工程、
ｄ）前記トレンチの前記側壁上及び前記底部上に厚い絶縁層を堆積させる工程、
ｅ）窒化ケイ素のバリア層を堆積させて前記トレンチを溢れさせる工程、
ｆ）前記バリア層に対する高い選択性と前記厚い絶縁層に対する低い選択性を有する第１のエッチング剤を用いて、前記バリア層をエッチングすることにより、前記トレンチの前記底部に前記バリア層の一部を残す工程、
ｇ）前記厚い絶縁層に対する高い選択性と前記バリア層に対する低い選択性を有する第２のエッチング剤を用いて、前記厚い絶縁層をエッチングすることにより、前記側壁の露出部を形成する工程、
ｈ）前記トレンチの前記底部の前記厚い絶縁層の一部は残して、前記工程ｆ）でトレンチの底部に残されたバリア層を除去する工程、
ｉ）前記側壁の前記露出部上に、前記トレンチの前記底部の前記厚い絶縁層の一部に接続した薄い絶縁層を形成する工程、
ｊ）前記厚い絶縁層の上側に、前記トレンチ内の前記薄い絶縁層に隣接して、ゲートを形成する工程、
ｋ）前記基板中に前記側壁に隣接して本体領域を形成し、前記基板中に該本体領域の下にドレイン領域を形成する工程、及び、
ｌ）前記本体領域中に前記側壁と前記基板の上面とに隣接してソース領域を形成する工程、
を有する金属−絶縁体−半導体デバイスの製造方法。
【請求項２】
前記薄い絶縁層を形成する工程ｉ）は、前記側壁を熱酸化する工程を含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記薄い絶縁層を形成する工程ｉ）の直前に、前記側壁上に薄い犠牲酸化膜を成長させる工程と、前記犠牲酸化膜を除去する工程を更に含むことを特徴とする請求項２に記載の方法。
【請求項４】
前記ゲートを形成する工程ｊ）は、ドープしたポリシリコンを前記トレンチ内に堆積させる工程と、前記ドープしたポリシリコンを前記基板の表面とほぼ等しい高さまでエッチングする工程とを含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記窒化ケイ素バリア層が、化学気相成長法によって堆積させられ、且つ、２〜４μｍの厚さを有することを特徴とする請求項１に記載の方法。
【請求項６】
前記バリア層のエッチング工程ｆ）が、ドライエッチングの後にウェットエッチングを行う工程を含むことを特徴とする請求項１に記載の方法。
【請求項７】
前記工程ｆ）におけるバリア層のエッチング完了時において、前記トレンチの底部に、０．１〜０．２μｍの前記バリア層が残っていることを特徴とする請求項１に記載の方法。
【請求項８】
前記厚い絶縁層が、０．１〜０．３μｍの範囲の厚さを有することを特徴とする請求項１に記載の方法。
【請求項９】
前記薄い絶縁層が、１００〜１０００Åの範囲の厚さを有することを特徴とする請求項１に記載の方法。
【請求項１０】
前記トレンチが、０．５〜１．２μｍの範囲の幅及び１〜２μｍの範囲の深さを有することを特徴とする請求項１に記載の方法。
【請求項１１】
前記バリア層がフォトレジストでないことを特徴とする請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチ金属−絶縁体−半導体（ＭＩＳ）デバイスに関し、特に、高周波動作に適したトレンチＭＯＳＦＥＴに関する。
【背景技術】
【０００２】
一部の金属−絶縁体−半導体（ＭＩＳ）デバイスは、半導体基板（例えばシリコン）の表面から下方に延在するトレンチ内に位置するゲートを有している。このようなデバイスにおける電流の流れは主に垂直であり、そのため、セルを密に組み込むことができる。つまり、他の条件が同じであれば、セルを密に組むことによって電流を流す能力が増大するとともに、デバイスのオン抵抗が減少する。ＭＩＳデバイスの一般的なカテゴリーに含まれるデバイスとしては、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）と、ＭＯＳゲート型サイリスタが挙げられる。
【０００３】
例えば、トレンチＭＯＳＦＥＴは、最適なリニア信号の増幅および切換えにおいて重要である高い相互コンダクタンス（ｇｍ，ｍａｘ）および特定の低いオン抵抗（Ｒｏｎ）をもって製造することができる。しかし、高周波動作における最も重要な問題の１つとして、ＭＯＳＦＥＴの内部キャパシタンスの低減がある。内部キャパシタンスとしては、フィードバックキャパシタンス（Ｃｒｓｓ）とも呼ばれるゲート−ドレイン間キャパシタンス（Ｃｇｄ）と、入力キャパシタンス（Ｃｉｓｓ）と、出力キャパシタンス（Ｃｏｓｓ）を挙げることができる。
【０００４】
図１は、従来のｎ型トレンチＭＯＳＦＥＴ１０の断面図である。ＭＯＳＦＥＴ１０においては、一般にＮ＋基板（図示せず）上に成長させられるｎ型エピタキシャル（「Ｎ−ｅｐｉ」）層１３がドレインである。Ｎ−エピタキシャル層１３は、軽くドープされた層、すなわち、Ｎ−層であっても良い。Ｎ−エピタキシャル層１３とＮ＋ソース領域１１は、ｐ型本体領域１２によって隔てられている。電流は、トレンチ１９の側壁に沿って、チャネル（破線で示されている）を通じて垂直に流れる。トレンチ１９の側壁および底部に沿って薄いゲート絶縁体１５（例えば、二酸化ケイ素）が延在している。トレンチ１９は、ドープされたポリシリコン等の導電材料で満たされ、該導電材料はゲート１４を形成している。内部にゲート１４を有するトレンチ１９は、ボロホスホシリケートガラス（ＢＰＳＧ）等の絶縁層１６によって覆われている。ソース領域１１および本体領域１２への電気接点は、一般に金属または金属合金である導体１７によって形成されている。ゲート１４は、図１の面の外側で３次元的に接触している。
【０００５】
ＭＯＳＦＥＴ１０の重大な欠点は、ゲート１４とＮ−エピタキシャル層１３との間に形成される大きなオーバーラップ領域１８である。このオーバーラップ領域１８は、薄いゲート絶縁体１５の一部をドレイン作動電圧に晒してしまう。この大きなオーバーラップによって、ＭＯＳＦＥＴ１０のドレイン定格電圧は制限され、薄いゲート絶縁体１５における長期的な信頼性が問題になり、ＭＯＳＦＥＴ１０のゲート−ドレイン間キャパシタンスＣｇｄは大きく増大する。トレンチ構造においては、従来の横方向デバイスよりもＣｇｄが大きい為、ＭＯＳＦＥＴ１０の切換速度が制限され、したがって、高周波用途におけるＭＯＳＦＥＴの使用が制限される。
【０００６】
この欠点を解決する方法の一つは、特許文献１に記載されており、図２に示す。図２は、トレンチ１９の底部近傍にドープされていないポリシリコンプラグ２２を有するトレンチＭＯＳＦＥＴ２０の断面図である。ＭＯＳＦＥＴ２０は、酸化膜２１によってトレンチ１９の底部から絶縁され且つ酸化膜２３によってゲート１４から絶縁されたポリシリコンプラグ２２を除き、図１のＭＯＳＦＥＴ１０に類似している。酸化膜２１、ポリシリコンプラグ２２、酸化膜２３のサンドイッチ構造によって、ゲート１４とＮ−エピタキシャル層１３の距離が大きくなり、Ｃｇｄが小さくなる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願第０９／５９１，１７９号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ある状況下において、高周波用途には、ドープされていないポリシリコンよりも絶縁性が高い材料をトレンチ１９の底部に設け、Ｃｇｄを最小限に抑えることが好ましい場合がある。したがって、ゲート−ドレイン間キャパシタンスＣｇｄが小さく且つ高周波性能が良好なトレンチＭＯＳＦＥＴが望ましい。
【０００９】
本発明において、金属−絶縁体−半導体（ＭＩＳ）デバイスは、トレンチが表面から内部に向かって延在する半導体基板を有している。第１の導電型のソース領域は、前記トレンチの側壁と前記基板の表面とに隣接している。第１の導電型と電荷が反対の第２の導電型の本体領域は、前記ソース領域と前記側壁とに隣接している。第１の導電型のドレイン領域は、前記本体領域と前記側壁に隣接している。前記トレンチは、前記本体領域と隣接する前記側壁の一部に沿って第１の絶縁層を設けている。また、前記トレンチは、前記トレンチの底部に沿って第２の絶縁層を設けている。前記第２の絶縁層は、第１の絶縁層に接続され、第１の絶縁層よりも厚い。前記トレンチの底部に沿って前記基板中の応力は殆ど変化しない。
【課題を解決するための手段】
【００１０】
このようなＭＩＳデバイスの製造方法の典型的な実施形態においては、側壁と底部とを有するトレンチが基板中に形成される。前記トレンチの底部上には厚い絶縁層が堆積される。前記側壁上には薄い絶縁層が形成され、前記厚い絶縁層に接続される。トレンチ内部において、前記厚い絶縁層の一部の上側および前記薄い絶縁層に隣接してゲートが形成される。
【００１１】
前記厚い絶縁層によって、トレンチゲートとドレイン導電領域はトレンチの底部において隔てられ、その結果、ゲート−ドレイン間キャパシタンスが小さくなる。これにより、トレンチＭＯＳＦＥＴ等の本発明に係るＭＩＳデバイスは、高周波の用途に適するようになる。
【００１２】
本発明は、以下の説明および図面を参照することにより更に理解できる。図中、同様の又は類似の特徴的構成には、主に同じ参照符号が付されている。
【図面の簡単な説明】
【００１３】
【図１】従来のトレンチＭＯＳＦＥＴの断面図である。
【図２】トレンチの底部にポリシリコンプラグを有するトレンチＭＯＳＦＥＴの断面図である。
【図３】本発明に係るトレンチＭＯＳＦＥＴの一実施形態の断面図である。
【図４Ａ】図４Ａから図４Ｋは、本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。
【図４Ｂ】図４Ａから図４Ｋは、本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。
【図４Ｃ】図４Ａから図４Ｋは、本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。
【図４Ｄ】図４Ａから図４Ｋは、本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。
【図４Ｅ】図４Ａから図４Ｋは、本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。
【図４Ｆ】図４Ａから図４Ｋは、本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。
【図４Ｇ】図４Ａから図４Ｋは、本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。
【図４Ｈ】図４Ａから図４Ｋは、本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。
【図４Ｉ】図４Ａから図４Ｋは、本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。
【図４Ｊ】図４Ａから図４Ｋは、本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。
【図４Ｋ】図４Ａから図４Ｋは、本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。
【図５】本発明に係るトレンチＭＯＳＦＥＴの他の実施形態の断面図である。
【発明を実施するための形態】
【００１４】
図３は、本発明に係るトレンチＭＯＳＦＥＴ３０の一実施形態の断面図である。ＭＯＳＦＥＴ３０は、その一部が図１のＭＯＳＦＥＴ１０と類似している。ＭＯＳＦＥＴ３０のトレンチ１９の外側にある要素は、図１のＭＯＳＦＥＴ１０のそれと同じであっても良い。しかし、ＭＯＳＦＥＴ３０においては、トレンチ１９の側壁だけに沿って薄いゲート絶縁体１５（例えば、二酸化ケイ素）が設けられている。図１のＭＯＳＦＥＴ１０とは異なり、図３のＭＯＳＦＥＴ３０のトレンチ１９の底部に沿って、厚い絶縁層３１（例えば、二酸化ケイ素）が設けられている。ゲート１４とＮ−エピタキシャル層１３（Ｎ−層であっても良い）は、厚い絶縁層３１によって隔てられている。これにより、図１の場合のようなゲート１４とＮ−エピタキシャル層１３（ドレイン）が薄いゲート絶縁体１５だけによって隔てられている際に生じる問題が回避される。また、厚い絶縁層３１は、図２に示されるようなポリシリコンプラグ２２を用いて達成しえる絶縁体よりも有効な絶縁体を形成する。すなわち、厚い絶縁体３１は、ゲート−ドレイン間キャパシタンスＣｇｄを最小限に抑え、高周波の用途において有用なトレンチＭＯＳＦＥＴ３０を形成することができる。
【００１５】
図４Ａ〜図４Ｋは、図３のＭＯＳＦＥＴ３０等の本発明に係るトレンチＭＯＳＦＥＴの製造方法の一実施形態を示す断面図である。図４Ａに示されるように、工程は、濃密にドープしたＮ＋基板（図示せず）上に成長させた、軽くドープしたＮ−エピタキシャル層４１３（一般に、約８μｍの厚さ）から始まる。フォトレジストまたは酸化物等のトレンチマスク４５０がＮ−エピタキシャル層４１３上に堆積されてパターン化され、これにより、トレンチ４１９が位置される開口４５２が形成される。一般にドライプラズマエッチング、例えば反応性イオンエッチング（ＲＩＥ）を使用し、トレンチ４１９を開口４５２を通じてエッチングする。トレンチ４１９は、幅が約０．５〜１．２μｍ、深さが約１〜２μｍであっても良い。
【００１６】
図４Ｂに示されるように、マスク４５０が除去され、厚い絶縁層４３１（例えば約０．１〜０．３μｍ）がＮ−エピタキシャル層４１３上に堆積される。この堆積工程は、化学気相成長法（ＣＶＤ）等の従来の堆積技術にしたがって選択され、トレンチ４１９の側壁上および底部上とＮ−エピタキシャル層４１３の上面に、絶縁層４３１となる絶縁保護堆積物（ｃｏｎｆｏｒｍａｌ  ｄｅｐｏｓｉｔｉｏｎ）が形成される。厚い絶縁層４３１は、例えば、低温酸化物（ＬＴＯ）、ホスホシリケートガラス（ＰＳＧ）、ＢＰＳＧ、または、他の絶縁材料であっても良い。幾つかの実施形態においては、厚い絶縁層４３１を堆積する前に、例えば９５０℃で１０分間、良く知られたドライ酸化処理を使用して、薄い絶縁層（例えば、１００〜２００Åの二酸化ケイ素）を熱的に成長させても良い。
【００１７】
その後、図４Ｃに示すように、バリア層４５４がＣＶＤによって堆積される。この堆積物は、絶縁保護しない（ｎｏｎ−ｃｏｎｆｏｒｍａｌ）状態であってもよく、トレンチ４１９を充填し、厚い絶縁層４３１の最上面から溢れるように成される。バリア層４５４は、例えば、窒化ケイ素（Ｓｉ３Ｎ４）であっても良く、また、厚さが２〜４μｍであっても良い。バリア層４５４は、一般的にはドライエッチングの後にウェットエッチングが行なわれ、厚い絶縁層４３１上のバリア層４５４に関して高い選択性を有するエッチング液を用いてエッチバックされる。図４Ｄに示されるように、バリア層４５４は、約０．１〜０．２μｍだけがトレンチ４１９内に残るまで、トレンチ４１９内へとエッチバックされる。
【００１８】
その後、厚い絶縁層４３１は、一般にウェットエッチング技術により、バリア層４５４およびＮ−エピタキシャル層４１３の上側にある絶縁層４３１に関して高い選択性を有するエッチング液を用いて、エッチングされる。絶縁層４３１は、絶縁層４３１がトレンチ４３１の底部のみに残るまで、Ｎ−エピタキシャル層４１３の上面およびトレンチ４１９の側壁からエッチング除去される。バリア層４５４の残留物を除去することにより、図４Ｅに示される構造体が残る。
【００１９】
図４Ｆに示されるように、薄いゲート絶縁体４１５（例えば、厚さが約１００〜１０００Å）がＮ−エピタキシャル層４１３の上面およびトレンチ４１９の側壁上に形成される。薄いゲート絶縁体４１５は、例えば、１０５０℃で２０分間、ドライ酸化技術を用いて熱的に成長された二酸化ケイ素層であっても良い。幾つかの実施形態においては、薄いゲート絶縁体４１５を成長させる前に、犠牲ゲート酸化膜（図示せず）を熱的に成長させ、ウェットエッチングによって除去し、トレンチ４１９の側壁を洗浄しても良い。そのような犠牲ゲート酸化膜のウェットエッチングは、厚い絶縁層４３１がエッチングされるのを最小限に抑えるため、短時間のみ行なわれる。
【００２０】
図４Ｇに示すように、ＣＶＤによって、可能であれば低圧ＣＶＤ（ＬＰＣＶＤ）によって、導電材料４５６を堆積させる。これにより、トレンチ４１９に導電材料４５６が充填されるとともに、薄いゲート絶縁体４１５の最上面から導電材料４５６が溢れる。導電材料４５６は、例えば、現場でドープされたポリシリコン、または、後に注入（ｉｍｐｌａｎｔｅｄ）されてアニール処理されるドープされていないポリシリコン層、または、他の導電材料であっても良い。図４Ｈに示されるように、導電材料４５６は、一般に反応性イオンエッチングを用いて、導電材料４５６の上面がＮ−エピタキシャル層４１３の上面と略面一になるまでエッチングされ、これによりゲート４１４が形成される。ｎ型ＭＯＳＦＥＴにおいて、ゲート４１４は、例えば、ドーピング濃度が１０２０ｃｍ−３のポリシリコン層であっても良い。幾つかの実施形態においては、トレンチ４１９の上端を過ぎてもさらに導電材料４５６をエッチングすることにより、ゲート４１４を凹状に窪ませて、ゲート−ソース間のオーバーラップキャパシタンスを最小限に抑えても良い。
【００２１】
公知の注入処理および拡散処理を用いて、図４Ｉに示されるように、ｐ型本体領域４１２およびＮ＋ソース領域４１１がＮ−エピタキシャル層４１３中に形成される。ｐ型本体領域４１２とＮ−エピタキシャル層４１３の残存部分との間のＰＮ接合部は、厚い絶縁層４３１と薄いゲート絶縁体４１５との間の界面よりも上側の深さに位置する。
【００２２】
図４Ｊに示すように、ボロホスホシリケートガラス（ＢＰＳＧ）等の絶縁層４１６が、ＣＶＤによってＮ−エピタキシャル層４１３およびゲート４１４の表面上に堆積される。
絶縁層４１６は、一般にドライエッチングを用いてエッチングされ、これにより、図４Ｋに示されるように、ｐ型本体領域４１２およびＮ＋ソース領域４１１の一部が露出する。
一般に堆積された（例えば、物理気相成長法、メッキ、スパッタリング、または、蒸発によって）金属または金属合金である導体４１７を用いて、本体領域４１２およびソース領域４１１への電気接点が形成される。ゲート４１４への電気接点は、図４Ｋの面の外側に３次元的に形成される。ドレイン（図示せず）への電気接点は、Ｎ＋基板（図示せず）のＮ−エピタキシャル層４１３が成長した面とは反対側の面に形成される。
【００２３】
したがって、この方法によれば、トレンチ４１９の底部に厚い絶縁層４３１を組み込んでも、Ｃｇｄを最小限に抑えることができ、厚い絶縁層４３１を熱的に成長させることによって引き起こされる虞がある望ましくない影響または製造上の問題を最小に留めることができる。例えば、酸化物を熱的に成長させるのではなく、酸化物を堆積することにより、厚い酸化物をトレンチ４１９の凹状の底部内に成長させることによって生じる応力の影響が回避される。厚い絶縁層４３１を堆積することにより、厚い絶縁層４３１の熱的な成長中に「鳥のくちばし（ｂｉｒｄ’ｓ  ｂｅａｋ）」が形成されることによって生じる可能性がある厚い絶縁層４３１と薄いゲート絶縁体４１５の接続部での絶縁層の薄層化が回避される。また、厚い絶縁層４３１を堆積することにより、エッチングされたトレンチ４１９の側壁の外形の変化も避けられる。尚、厚い絶縁層４３１を成長させてそのような外形の変化が起こることも可能性は少ないがあり、後にトレンチ４１９の側壁上に薄いゲート絶縁体４１５を成長させても補えない「バルブ」作用がトレンチ４１９の底部に起きる。
【００２４】
図５は、本発明に係る他の実施形態であるトレンチＭＯＳＦＥＴ５０の断面図である。
ＭＯＳＦＥＴ５０は、多くの点で図３のＭＯＳＦＥＴ３０と類似している。特に、トレンチ１９の側壁だけに沿って薄いゲート絶縁体１５が延び、一方、厚い絶縁層３１がトレンチ１９の底部に沿って延在している。図３のＭＯＳＦＥＴ３０においては、トレンチ１９の底部で積層中に広がる抵抗が増大することに起因して、厚い絶縁層３１がＭＯＳＦＥＴ３０のオン抵抗（Ｒｏｎ）を大きくする可能性がある。しかし、図５のＭＯＳＦＥＴ５０は、電流がより効果的に拡散することを助ける高ドーピング領域５３をトレンチ１９の底部に有している。高ドーピング領域５３は、Ｎ＋基板５５上にあるＮ−エピタキシャル層１３中に形成されている。高ドーピング領域５３は、図４Ａに示されるようにトレンチがエッチングされた後、マスク４５０が除去される前に、ヒ素またはリン等のｎ型ドーパントを注入することにより形成されても良い。このように、厚い絶縁層３１がゲート−ドレイン間キャパシタンスＣｇｄを最小限に抑えるとともに、高ドーピング領域５３がオン抵抗（Ｒｏｎ）を最小にすることで、高周波の用途に十分適したトレンチＭＯＳＦＥＴ５０が形成される。
【００２５】
前述した実施形態は、一例にすぎず、この発明の広い原理を限定するものではない。当業者であれば分かるように、多くの他の実施形態も考えられる。例えば、この発明の構造および方法は、トレンチゲートとトレンチの外側の領域との間に絶縁層を形成することが望ましい任意のタイプの金属−絶縁体−半導体（ＭＩＳ）デバイスにおいて使用することができる。適切な場合には、様々な絶縁材料または導電材料を使用することもでき、また、本発明はｐ型ＭＯＳＦＥＴにも適している。本発明は、以下の請求の範囲によってのみ限定される。
【図１】
0005500898.tif 000002
【図２】
0005500898.tif 000003
【図３】
0005500898.tif 000004
【図４Ａ】
0005500898.tif 000005
【図４Ｂ】
0005500898.tif 000006
【図４Ｃ】
0005500898.tif 000007
【図４Ｄ】
0005500898.tif 000008
【図４Ｅ】
0005500898.tif 000009
【図４Ｆ】
0005500898.tif 000010
【図４Ｇ】
0005500898.tif 000011
【図４Ｈ】
0005500898.tif 000012
【図４Ｉ】
0005500898.tif 000013
【図４Ｊ】
0005500898.tif 000014
【図４Ｋ】
0005500898.tif 000015
【図５】
0005500898.tif 000016