(57)【特許請求の範囲】
【請求項１】
強磁性体を含む井戸層と、前記井戸層を挟みキャリアに対し障壁となる一対の障壁層と、を含み、前記井戸層に低い準位と高い準位とにスピン分離した共鳴準位が形成される共鳴トンネル層と、
前記共鳴トンネル層にスピン偏極したキャリアを注入し、強磁性体を含むエミッタ層と、
前記共鳴トンネル層の前記エミッタ層と反対側に設けられ、前記エミッタ層と前記井戸層との間に電位差を生じさせるための電圧が印加されるベース層と、
前記ベース層の前記共鳴トンネル層と反対側に設けられ、共鳴トンネル層を通過したキャリアを受けるコレクタ層と、
を備えるトランジスタと、
前記エミッタ層と前記井戸層との磁化方向を平行または反平行とすることにより、前記共鳴トンネル層に注入されるキャリアのスピン方向と、前記井戸層の磁化方向と、を相対的に、平行または反平行に変化させる手段と、
前記ベース層に接続され、それぞれ第１および第２信号が入力する第１および第２入力端子と、
前記コレクタ層に接続され、出力信号が出力する出力端子と、
を具備し、
前記手段が前記スピン方向と前記井戸層の前記磁化方向とを平行とすることにより、前記出力信号が前記第１および第２信号のＸＯＲとなり、前記手段が前記スピン方向と前記井戸層の前記磁化方向とを反平行とすることにより、前記出力信号が前記第１および第２信号のＡＮＤとなるように、前記トランジスタを含む論理回路の論理機能を切り替える電子回路。
【請求項２】
前記スピン方向と前記井戸層の前記磁化方向が平行な場合、前記共鳴トンネル層に注入されたキャリアに対しては前記低い準位が対応し、
前記スピン方向と前記井戸層の前記磁化方向が反平行な場合、前記共鳴トンネル層に注入されたキャリアに対しては前記高い準位が対応する請求項１記載の電子回路。
【請求項３】
前記ベース層と前記コレクタ層との間に、前記ベース層および前記コレクタ層よりバンドギャップの大きいコレクタ障壁層を具備する請求項１または２記載の電子回路。
【請求項４】
前記手段が前記スピン方向と前記井戸層の前記磁化方向とを平行とした場合、かつ前記第１および第２信号の一方がハイレベルであり、他方がローレベルの場合、前記共鳴トンネル層に注入されたキャリアは前記低い準位を介し前記コレクタ層に通過し、
前記手段が前記スピン方向と前記井戸層の前記磁化方向とを反平行とした場合、かつ前記第１および第２信号の両方がハイレベルの場合、前記共鳴トンネル層に注入されたキャリアは前記高い準位を介し前記コレクタ層に通過する請求項１から３のいずれか一項記載の電子回路。
【請求項５】
前記手段が前記スピン方向と前記井戸層の前記磁化方向とを平行とした場合、かつ前記第１および第２信号の両方がハイレベルの場合、前記共鳴トンネル層に注入されたキャリアは前記共鳴トンネル層を通過せず、
前記手段が前記スピン方向と前記井戸層の前記磁化方向とを反平行とした場合、かつ前記第１および第２信号の一方がハイレベルであり、他方がローレベルの場合、前記共鳴トンネル層に注入されたキャリアは前記共鳴トンネル層を通過しない請求項４記載の電子回路。
【請求項６】
前記低い準位と前記井戸層の伝導帯の底とのエネルギー差と、前記高い準位と前記低い準位とのエネルギー差と、は等しい請求項４または５記載の電子回路。
【請求項７】
前記コレクタ層に電圧を供給する第１電源と、
前記エミッタ層に電圧を供給する第２電源と、
前記コレクタ層と前記第１電源との間、または前記エミッタ層と前記第２電源との間に接続された負荷と、
前記負荷と前記トランジスタとの間のノードに接続された出力端子と、
を具備する請求項１から６のいずれか一項に記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路に関し、特に、共鳴トンネル構造を有する電子回路に関する。
【背景技術】
【０００２】
電子のスピン自由度を用いたスピン機能素子は、次世代の省電力デバイスとして注目されている。共鳴トンネル構造をエミッタに用いたトランジスタが知られている（例えば、特許文献１、非特許文献１）。また、共鳴トンネル構造を有するトランジスタを用いた論理回路が知られている（例えば、特許文献２）。さらに、強磁性体を井戸層とする共鳴トンネル構造が知られている（例えば、特許文献３、非特許文献２）。一方、スピン機能を用いたトランジスタが知られている（例えば、特許文献４、５、非特許文献３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６１−２９６７６５号公報
【特許文献２】特開平８−７９０５７号公報
【特許文献３】国際公開第２００６／１１２１１９号パンフレット
【特許文献４】特開２００６−８６４９１号公報
【特許文献５】特開２００６−３２９１５号公報
【非特許文献】
【０００４】
【非特許文献１】Jpn. J. Appl. Phys., Vol. 24, No. 11, L853-854 （1985）
【非特許文献２】Rhys. Rev. lett., Vol. 96, 027208 (2006)
【非特許文献３】Rhys. Rev. lett., Vol. 94, 056601 (2005)
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、特許文献２では、１つのトランジスタと複数の抵抗を用い、ＸＯＲ（Exclusive-NOR）論理機能を有する回路を実現している。しかしながら、１つのトランジスタで論理機能を実現し、かつ論理機能の切り替えが可能なトランジスタは実現されていない。また、１つのトランジスタで、メモリ機能と、増幅機能またはスイッチング機能と、を兼ね備えた新しいトランジスタが求められている。
【０００６】
本発明は、上記課題に鑑みなされたものであり、１つのトランジスタで、メモリ機能と、増幅機能またはスイッチング機能と、を兼ね備えることが可能な電子回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、強磁性体を含む井戸層と、前記井戸層を挟みキャリアに対し障壁となる一対の障壁層と、を含み、前記井戸層に低い準位と高い準位とにスピン分離した共鳴準位が形成される共鳴トンネル層と、前記共鳴トンネル層にスピン偏極したキャリアを注入し、強磁性体を含むエミッタ層と、前記共鳴トンネル層の前記エミッタ層と反対側に設けられ、前記エミッタ層と前記井戸層との間に電位差を生じさせるための電圧が印加されるベース層と、前記ベース層の前記共鳴トンネル層と反対側に設けられ、共鳴トンネル層を通過したキャリアを受けるコレクタ層と、を備えるトランジスタと、前記エミッタ層と前記井戸層との磁化方向を平行または反平行とすることにより、前記共鳴トンネル層に注入されるキャリアのスピン方向と、前記井戸層の磁化方向と、を相対的に、平行または反平行に変化させる手段と、前記ベース層に接続され、それぞれ第１および第２信号が入力する第１および第２入力端子と、前記コレクタ層に接続され、出力信号が出力する出力端子と、を具備し、前記手段が前記スピン方向と前記井戸層の前記磁化方向とを平行とすることにより、前記出力信号が前記第１および第２信号のＸＯＲとなり、前記手段が前記スピン方向と前記井戸層の前記磁化方向とを反平行とすることにより、前記出力信号が前記第１および第２信号のＡＮＤとなるように、前記トランジスタを含む論理回路の論理機能を切り替える電子回路である。本発明によれば、１つのトランジスタで論理機能を実現しかつ論理機能の切り替えが可能な電子回路を提供することができる。
【０００８】
上記構成において前記スピン方向と前記井戸層の前記磁化方向が平行な場合、前記共鳴トンネル層に注入されたキャリアに対しては前記低い準位が対応し、前記スピン方向と前記井戸層の前記磁化方向が反平行な場合、前記共鳴トンネル層に注入されたキャリアに対しては前記高い準位が対応する構成とすることができる。
【０００９】
上記構成において、前記ベース層と前記コレクタ層との間に、前記ベース層および前記コレクタ層よりバンドギャップの大きいコレクタ障壁層を具備する構成とすることができる。
【００１０】
上記構成において、前記手段が前記スピン方向と前記井戸層の前記磁化方向とを平行とした場合、かつ前記第１および第２信号の一方がハイレベルであり、他方がローレベルの場合、前記共鳴トンネル層に注入されたキャリアは前記低い準位を介し前記コレクタ層に通過し、前記手段が前記スピン方向と前記井戸層の前記磁化方向とを反平行とした場合、かつ前記第１および第２信号の両方がハイレベルの場合、前記共鳴トンネル層に注入されたキャリアは前記高い準位を介し前記コレクタ層に通過する構成とすることができる。
【００１１】
上記構成において、前記手段が前記スピン方向と前記井戸層の前記磁化方向とを平行とした場合、かつ前記第１および第２信号の両方がハイレベルの場合、前記共鳴トンネル層に注入されたキャリアは前記共鳴トンネル層を通過せず、前記手段が前記スピン方向と前記井戸層の前記磁化方向とを反平行とした場合、かつ前記第１および第２信号の一方がハイレベルであり、他方がローレベルの場合、前記共鳴トンネル層に注入されたキャリアは前記共鳴トンネル層を通過しない構成とすることができる。
【００１２】
上記構成において、前記低い準位と前記井戸層の伝導帯の底とのエネルギー差と、前記高い準位と前記低い準位とのエネルギー差と、は等しい構成とするとこができる。
【００１３】
上記構成において、前記コレクタ層に電圧を供給する第１電源と、前記エミッタ層に電圧を供給する第２電源と、前記コレクタ層と前記第１電源との間、または前記エミッタ層と前記第２電源との間に接続された負荷と、前記負荷と前記トランジスタとの間のノードに接続された出力端子と、を具備する構成とすることができる。
【発明の効果】
【００１５】
本発明によれば、１つのトランジスタで論理機能を実現しかつ論理機能の切り替えが可能な電子回路を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施例１に係るトランジスタの断面図である。
【図２】図２は、実施例１に係るトランジスタンのエネルギーバンド図である。
【図３】図３（ａ）から図３（ｃ）は、平行磁化の場合の実施例１に係るトランジスタの伝導帯Ｅｃを示した図である。
【図４】図４（ａ）から図４（ｃ）は、反平行磁化の場合の実施例１に係るトランジスタの伝導帯Ｅｃを示した図である。
【図５】図５は、実施例２に係る電子回路の回路図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照に本発明の実施例を説明する。
【実施例１】
【００１８】
図１は、実施例１に係るトランジスタの断面図である。図１のように、基板１０上にコレクタ層１２、コレクタ障壁層１４、ベース層１６、共鳴トンネル層２５およびエミッタ層２４が積層されている。コレクタ層１２にはコレクタ電極２６が電気的に接続されている。ベース層１６にはベース電極２８が電気的に接続されている。エミッタ層２４にはエミッタ電極３０が電気的に接続されている。共鳴トンネル層２５は、強磁性体を含む井戸層２０と、井戸層２０を挟みキャリアに対し障壁となる一対の障壁層１８および２２と、を含んでいる。基板１０は、例えばＧａＡｓ等の半導体基板である、コレクタ層１２は例えばｎ型ＧａＡｓ層である。コレクタ障壁層１４は例えばアンドープのＡｌＧａＡｓ層である。ベース層１６は例えばｎ型ＧａＡｓ層である。井戸層２０は、強磁性体を含み、例えば、Ｃｏ２ＭｎＳｉ、ＦｅＰｔ等のホイスラー合金である。障壁層１８および２２は、例えばＭｇＯまたはＡｌ２Ｏ３等の絶縁膜である。エミッタ層２４は、強磁性体を含み、例えば、井戸層２０と同様のホイスラー合金である。
【００１９】
図２は、実施例１に係るトランジスタンのエネルギーバンド図である。Ｅｃは伝導帯の底を、Ｅｖは価電子帯のトップを、ＥＦはフェルミレベルをそれぞれ示している。なお、以下伝導帯の底Ｅｃのことを、単に伝導帯Ｅｃともいう。エミッタ層２４および井戸層２０のエネルギバンドギャップ内に示した矢印は、それぞれエミッタ層２４および井戸層２０の磁化方向を模式的に示している。障壁層１８および２２は、エミッタ層２４から注入されるキャリア（この場合電子）に対し障壁となる。一対の障壁層１８および２２の間の井戸層２０には共鳴トンネル準位５０および５２が形成される。共鳴トンネル準位は、低い準位５０と高い準位５２とにスピン分離している。スピン分離したエネルギーと、低い準位５０の井戸層２０の伝導帯の底Ｅｃからのエネルギーは同じＥ１の場合を図示している。井戸層２０の磁化方向に平行な方向にスピン偏極した電子は低い準位５０となり、井戸層２０の磁化方向と反対方向（これを反平行という）にスピン偏極した電子は高い準位５２となる。
【００２０】
エミッタ層２４は、磁化方向に偏極したキャリアを共鳴トンネル層２５に注入する。ベース層１６は、共鳴トンネル層２５のエミッタ層２４と反対側に設けられ、エミッタ層２４と井戸層２０との間に電位差を生じさせるための電圧が印加される。コレクタ層１２は、ベース層１６の共鳴トンネル層２５と反対側に設けられ、共鳴トンネル層２５を通過したキャリアを受ける。コレクタ障壁層１４は、ベース層１６とコレクタ層１２との間に設けられ、共鳴トンネル層２５等で緩和したキャリアがコレクタ層１２に至るのを阻止する。
【００２１】
共鳴トンネル層２５の井戸層２０は、スピン分離した共鳴準位が形成されるような強磁性体を含めばよい。障壁層１８および２２は、注入されるキャリアに対し障壁として機能すればよい。障壁層１８および２２の障壁の高さおよび厚さ、井戸層２０の厚さは、井戸層２０内に共鳴準位が生じるような厚さであればよい。例えば、障壁層１８および２２の厚さは、０．５〜２．０ｎｍ程度であり、井戸層２０の厚さは０．５〜２．０ｎｍ程度である。
【００２２】
コレクタ層１２、コレクタ障壁層１４およびベース層１６は、半導体であることが好ましい。コレクタ層１２とベース層１６とは同じ導電型であることが好ましい。エミッタ層２４が共鳴トンネル層２５に注入するキャリアが電子の場合は、コレクタ層１２とベース層１６とはｎ型、ホールの場合はｐ型であることがこのましい。コレクタ障壁層１４は障壁として機能するため、コレクタ層１２とベース層１６とはドープ濃度が低いことが好ましく、エミッタ層２４が注入するキャリアに対し障壁として機能することが好ましい。コレクタ層１２、コレクタ障壁層１４およびベース層１６としては、III-Ｖ族化合物半導体、II-IV族化合物半導体を用いることができる。例えば、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＧａＰ、ＡｌＰ、ＩｎＰ、ＧａＮ、ＡｌＮ、ＩｎＮ等の化合物半導体またはこれらの混晶を用いることができる。
【００２３】
次に、実施例１に係るトランジスタの動作について説明する。図３（ａ）から図３（ｃ）は、平行磁化の場合の実施例１に係るトランジスタの伝導帯Ｅｃを示した図である。図３（ａ）から図３（ｃ）では、エミッタ層２４と井戸層２０との磁化方向が平行である。つまり、共鳴トンネル層２５に注入されるキャリアのスピン方向と、井戸層の磁化方向が平行である。この場合、共鳴トンネル層２５に注入されたキャリアに対しては低い準位５０が対応する。図２と同様に、井戸層２０では、伝導帯Ｅｃと低い準位５０とのエネルギー差Ｅ１とスピン分離のエネルギーＥ１とが同じである場合を図示している。
【００２４】
図３（ａ）から図３（ｃ）においては、コレクタ−エミッタ電圧ＶＣＥが印加されている。図３（ａ）において、ベース−エミッタ電圧ＶＢＥが０Ｖの場合、電子は、障壁層１８および２２により、共鳴トンネル層２５を通過することができない。
【００２５】
図３（ｂ）において、ベース−エミッタ電圧ＶＢＥが２Ｅ１／ｑ（ｑは電子の素電荷量）の場合、共鳴準位のうち低い準位５０がエミッタ層２４の伝導帯Ｅｃとほぼ一致する。この場合、エミッタ層２４から注入された電子のスピン方向は低い準位５０のスピン方向を一致する。このため電子は、共鳴トンネル層２５を通過し、コレクタ−エミッタ電流ＩＣＥとしてコレクタ層１２に流れる。なお、電流の向きは、電子の流れの反対方向であるが、図３（ｂ）では、電子の流れの方向でＩＣＥを示している。
【００２６】
図３（ｃ）において、ベース−エミッタ電圧ＶＢＥが２Ｅ１／ｑより大きい場合、エミッタ層２４の伝導帯Ｅｃは低い準位５０より高くなる。よって、エミッタ層２４からコレクタ層１２には電子は流れない。エミッタ層２４の伝導帯Ｅｃが高い準位５２とほぼ一致した場合、エミッタ層２４から注入された電子のスピン方向は高い準位５２のスピン方向と異なるため、電子は共鳴トンネル層２５を通過することはできない。
【００２７】
以上のように、共鳴トンネル層２５に注入されるキャリアのスピン方向と、井戸層の磁化方向が平行である場合、エミッタ層２４の伝導帯Ｅｃが低い準位５０とほぼ一致した場合のみコレクタ−エミッタ電流ＩＣＥが流れる。
【００２８】
次に、エミッタ層２４と井戸層２０との磁化方向が反平行である場合、つまり、共鳴トンネル層２５に注入されるキャリアのスピン方向と、井戸層２０の磁化方向が反平行の場合について説明する。図４（ａ）から図４（ｃ）は、反平行磁化の場合の実施例１に係るトランジスタの伝導帯Ｅｃを示した図である。この場合、共鳴トンネル層２５に注入されたキャリアに対しては高い準位５２が対応する。
【００２９】
図４（ａ）において、ベース−エミッタ電圧ＶＢＥが０Ｖの場合、図３（ａ）と同様に、電子は、共鳴トンネル層２５を通過することができない。図４（ｂ）において、ベース−エミッタ電圧ＶＢＥが２Ｅ１／ｑの場合、エミッタ層２４から注入された電子のスピン方向は低い準位５０のスピン方向と一致しない。このため電子は、共鳴トンネル層２５を通過しない。
【００３０】
図４（ｃ）において、ベース−エミッタ電圧ＶＢＥが４Ｅ１／ｑの場合、エミッタ層２４の伝導帯Ｅｃは高い準位５２とほぼ一致する。この場合、エミッタ層２４から注入された電子のスピン方向は高い準位５２のスピン方向と一致する。このため電子は、共鳴トンネル層２５を通過し、コレクタ−エミッタ電流ＩＣＥとしてコレクタ層１２に流れる。
【００３１】
以上のように、共鳴トンネル層２５に注入されるキャリアのスピン方向と、井戸層２０の磁化方向が反平行である場合、エミッタ層２４の伝導帯Ｅｃが高い準位５２とほぼ一致した場合のみコレクタ−エミッタ電流ＩＣＥが流れる。
【００３２】
実施例１においては、エミッタ層２４と井戸層２０との磁化方向を平行とした場合、ベース−エミッタ電圧ＶＢＥとして、エミッタ層２４と低い準位５０とがほぼ一致するような電圧を印加するとコレクタ−エミッタ電流ＩＣＥが流れる。一方、エミッタ層２４と井戸層２０との磁化方向を反平行とした場合、同じベース−エミッタ電圧ＶＢＥを印加してもコレクタ−エミッタ電流ＩＣＥが流れない。エミッタ層２４と井戸層２０との磁化方向を反平行とした場合、ベース−エミッタ電圧ＶＢＥとして、エミッタ層２４と高い準位５４とがほぼ一致するような電圧を印加するとコレクタ−エミッタ電流ＩＣＥが流れる。一方、エミッタ層２４と井戸層２０との磁化方向を平行とした場合、同じベース−エミッタ電圧ＶＢＥを印加してもコレクタ−エミッタ電流ＩＣＥが流れない。このように、実施例１のトランジスタでは、エミッタ層２４と井戸層２０との磁化方向によるメモリ機能を実現できる。さらに、バイポーラトランジスタとしての増幅またはスイッチング機能も実現できる。よって、磁化方向によるメモリ機能とトランジスタ機能を１つのトランジスタで実現できる。
【００３３】
実施例１では、共鳴トンネル層２５がほぼ対称なため、井戸層２０の電位はベースの電位の約１／２となる。このため、ベース−エミッタ電圧ＶＢＥに２Ｅ１／ｑの電圧を印加することにより、エミッタ層２４の伝導帯Ｅｃと低い準位５０とがほぼ一致することができる。また、ベース−エミッタ電圧ＶＢＥに４Ｅ１／ｑの電圧を印加することにより、エミッタ層２４の伝導帯Ｅｃと高い準位５２とがほぼ一致することができる。共鳴トンネル層２５が非対称な場合は、ベース−エミッタ電圧ＶＢＥを、エミッタ層２４の伝導帯Ｅｃと低い準位５０または高い準位５２とがほぼ一致するような電圧とすればよい。
【００３４】
なお、エミッタ層２４と井戸層２０との磁化方向を変化させる方法としては、エミッタ層２４と井戸層２０との保持力を異ならせ、磁界を印加する方法、スピン注入により磁化を反転させる方法がある。
【００３５】
図２から図４（ｃ）では、キャリアとして電子を用いる場合を説明したが、キャリアとしてホールを用いてもよい。また、井戸層２０のスピン分離エネルギーと低い準位５０と伝導帯Ｅｃとのエネルギー差が同じＥ１の場合を例に説明したが、異なるエネルギーでもよい。
【実施例２】
【００３６】
実施例２は、実施例１に係るトランジスタを用いた電子回路の例である。図５は、実施例２に係る電子回路の回路図である。図５のように、実施例１に係るトランジスタ４０のベースＢ（つまりベース層１６）に、それぞれ抵抗Ｒ１およびＲ２を介し第１および第２入力端子Ｔｉｎ１およびＴｉｎ２が接続されている。第１電源Ｖｃｃは、トランジスタ４０のコレクタＣ（つまりコレクタ層１２）に電源を供給する。第２電源（グランド）は、トランジスタ４０のエミッタＥ（つまりエミッタ層２４）に電源を供給する。トランジスタ４０のコレクタＣと第１電源Ｖｃｃとの間に負荷である抵抗Ｒ３が接続されている。抵抗Ｒ３とコレクタＣとの間のノードに出力端子Ｔｏｕｔが接続されている。第１および第２入力端子Ｔｉｎ１およびＴｉｎ２にはそれぞれ第１および第２信号Ｖｉｎ１およびＶｉｎ２が入力する。出力端子Ｔｏｕｔからは出力信号Ｖｏｕｔが出力する。
【００３７】
まず、共鳴トンネル層２５に注入されるキャリアのスピン方向と、井戸層２０の磁化方向が平行の場合について説明する。表１は、実施例２に係る電子回路の真理表である。Ｉｎ１およびＩｎ２は、第１および第２信号Ｖｉｎ１およびＶｉｎ２が０Ｖ（ローレベル）のとき“０”、２Ｅ１／ｑ（ハイレベル）のとき“１”としている。Ｏｕｔは、Ｖｏｕｔがハイレベルの場合、Ｏｕｔを“０”、Ｖｏｕｔがローレベルの場合、Ｏｕｔを“１”としている。
【表１】
0005603049.tif 000002
【００３８】
Ｉｎ１およびＩｎ２が共に“０”の場合、図３（ａ）のように、コレクタ−エミッタ電流ＩＣＥは流れない。よって、Ｖｏｕｔはハイレベルとなり、Ｏｕｔは“０”となる。Ｉｎ１およびＩｎ２のいずれか一方が０で他方が“１”の場合、つまり、第１および第２信号Ｖｉｎ１およびＶｉｎ２の一方がハイレベルであり他方がローレベルの場合、図３（ｂ）のように、ベース層１６には２Ｅ１／ｑの電圧が印加される。よって、エミッタ層２４から共鳴トンネル層２５に注入されたキャリアは低い準位５０を介しコレクタ層１２に通過する。よって、コレクタ−エミッタ電流ＩＣＥが流れ、Ｖｏｕｔはローレベルとなり、Ｏｕｔは“１”となる。
【００３９】
Ｉｎ１およびＩｎ２の両方が共に“１”の場合、つまり第１および第２信号Ｖｉｎ１およびＶｉｎ２の両方がハイレベルの場合、ベース層１６には４Ｅ１／ｑの電圧が印加される。図３（ｃ）のように、エミッタ層２４から共鳴トンネル層２５に注入されたキャリアは高い準位５２を介しては流れず、共鳴トンネル層２５を通過しない。よって、コレクタ−エミッタ電流ＩＣＥが流れず、Ｖｏｕｔはハイレベルとなり、Ｏｕｔは“０”となる。以上のように、実施例２の電子回路はＸＯＲ機能を有する。
【００４０】
次に、共鳴トンネル層２５に注入されるキャリアのスピン方向と、井戸層２０の磁化方向が反平行の場合について説明する。表２は、実施例２に係る電子回路の真理表である。
【表２】
0005603049.tif 000003
【００４１】
Ｉｎ１およびＩｎ２が共に“０”の場合、図４（ａ）のように、コレクタ−エミッタ電流ＩＣＥは流れない。よって、Ｖｏｕｔはハイレベルとなり、Ｏｕｔは“０”となる。Ｉｎ１およびＩｎ２のいずれか一方が０で他方が“１”の場合、つまり、第１および第２信号Ｖｉｎ１およびＶｉｎ２の一方がハイレベルであり他方がローレベルの場合、図４（ｂ）のように、ベース層１６には２Ｅ１／ｑの電圧が印加される。よって、エミッタ層２４から共鳴トンネル層２５に注入されたキャリアは低い準位５０を介し流れず、共鳴トンネル層２５を通過しない。よって、コレクタ−エミッタ電流ＩＣＥが流れず、Ｖｏｕｔはハイレベルとなり、Ｏｕｔは“０”となる。
【００４２】
Ｉｎ１およびＩｎ２の両方が共に“１”の場合、つまり第１および第２信号Ｖｉｎ１およびＶｉｎ２の両方がハイレベルの場合、ベース層１６には４Ｅ１／ｑの電圧が印加される。図４（ｃ）のように、エミッタ層２４から共鳴トンネル層２５に注入されたキャリアは高い準位５２を介してコレクタ層１２に通過する。よって、コレクタ−エミッタ電流ＩＣＥが流れ、Ｖｏｕｔはローレベルとなり、Ｏｕｔは“１”となる。以上のように、実施例２の電子回路はＡＮＤ機能を有する。
【００４３】
実施例２では、第１電源ＶｃｃとコレクタＣとの間に抵抗Ｒ３が接続されているが、第２電源（グランド）とエミッタＥとの間に抵抗Ｒ３が接続され、抵抗Ｒ３とエミッタＥとの間のノードに出力端子Ｔｏｕｔを接続してもよい。
【００４４】
実施例２によれば、共鳴トンネル層２５に注入されたキャリアのスピン方向と、井戸層２０の磁化方向と、の相対的な磁化方向により、論理回路の機能を再構築することができる。実施例１に係るトランジスタを用いれば、実施例２以外の回路方式を用いても相対的な磁化方向により、論理回路の機能を再構築することができる。
【００４５】
実施例２において、低い準位５０と井戸層の伝導帯の底Ｅｃとのエネルギー差Ｅ１と、高い準位５２と低い準位５０とのエネルギー差Ｅ１と、は等しいことが好ましい。これにより、Ｖｉｎ１とＶｉｎ２を同じ電圧とすることができる。
【００４６】
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４７】
１０        基板
１２        コレクタ層
１４        コレクタ障壁層
１６        ベース層
１８、２２  障壁層
２０        井戸層
２４        エミッタ層
２５        共鳴トンネル層
４０        トランジスタ
５０        低い準位
５２        高い準位
Ｔｉｎ１    第１入力端子
Ｔｉｎ２    第２入力端子
Ｔｏｕｔ    出力端子
Ｒ１〜Ｒ３  抵抗
【図１】
0005603049.tif 000004
【図２】
0005603049.tif 000005
【図３】
0005603049.tif 000006
【図４】
0005603049.tif 000007
【図５】
0005603049.tif 000008