(57)【特許請求の範囲】
【請求項１】
化学式ＺｎＣｕＴｉＯ４で示される化合物を含む、セラミック電子部品用非磁性体組成物。
【請求項２】
複数の磁性体層が積層されたセラミック本体と、
前記セラミック本体の内部に形成された内部電極層と、
前記磁性体層のうち少なくとも一ヶ所に挿入され、化学式ＺｎＣｕＴｉＯ４で示される化合物を含む非磁性体層と、
前記セラミック本体の外側に形成され、前記内部電極層と電気的に連結された外部電極と、を含む、セラミック電子部品。
【請求項３】
前記内部電極層は、銀（Ａｇ）または銅（Ｃｕ）を含む材料からなる、請求項２に記載のセラミック電子部品。
【請求項４】
前記外部電極は、銀（Ａｇ）または銅（Ｃｕ）を含む材料からなる、請求項２に記載のセラミック電子部品。
【請求項５】
前記セラミック電子部品は、チップインダクタ、パワーインダクタ、チップビーズ、チップアンテナまたはチップＬＣフィルタのうち一つのチップ素子である、請求項２に記載のセラミック電子部品。
【請求項６】
複数の磁性体層を用意する段階と、
化学式ＺｎＣｕＴｉＯ４で示される化合物を含む非磁性体層を用意する段階と、
前記それぞれの磁性体層に内部電極層を形成する段階と、
前記磁性体層のうち少なくとも一ヶ所に前記非磁性体層を挿入して積層体を形成する段階と、
前記積層体を焼成してセラミック本体を形成する段階と、
前記セラミック本体の外側に前記内部電極層と電気的に連結されるように外部電極を形成する段階と、を含む、セラミック電子部品の製造方法。
【請求項７】
前記非磁性体層を用意する段階は、酸化亜鉛（ＺｎＯ）１０〜５０モル％と、酸化銅（ＣｕＯ）２０〜４５モル％と、酸化チタン（ＴｉＯ２）３０〜４５モル％とを反応させて前記化合物を用意することを含む、請求項６に記載のセラミック電子部品の製造方法。
【請求項８】
前記酸化チタンの平均粒径は０．２μｍ以下である、請求項７に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型電子部品のバイアス（ｂｉａｓ）特性を向上させる積層型電子部品用非磁性体組成物、これを用いた積層型電子部品及びその製造方法に関する。
【背景技術】
【０００２】
インダクタは、電子回路をなす重要な手動素子のうちの一つであり、ノイズ（ｎｏｉｓｅ）を除去したり、ＬＣ共振回路をなす部品などに用いられることができる。
【０００３】
上記インダクタのうち、主に携帯機器内のＤＣ−ＤＣコンバーター（ｃｏｎｖｅｒｔｅｒ）のような電源回路に用いられるチップ素子としてパワーインダクタがある。
【０００４】
上記パワーインダクタは、最近の開発方向が小型化、高電流化及び低直流抵抗などに集中しており、用いる電流に対するインダクタンス値の変化が小さいものが求められている。特に、温度に関係なく正常に動作することはもちろん、このような温度変化による電流印加後のインダクタンス値の変化が小さいことが要求されている。
【０００５】
インダクタは、構造によって巻線型、積層型及び薄膜型などに分類されることができる。
【０００６】
このうち、巻線型インダクタは、フェライト（ｆｅｒｒｉｔｅ）コアにコイルを巻いたり、印刷して両端に電極を形成することで製造される構造で、電流印加によるインダクタンス値の変化は小さいが、構造上、小型化及び厚さの減少には限界を有するため、上記パワーインダクタには適さない。
【０００７】
これに対し、積層型インダクタは、多数のフェライトまたは低誘電率を有する誘電体などからなる複数の磁性体層を含み、ビア電極によって電気的に連結された内部電極層をなす導体パターンがそれぞれの磁性体層に形成されて厚さ方向に沿って積層され、この積層体の外部面に内部電極層と接続される外部端子が形成された構造を有する。
【０００８】
即ち、積層型インダクタは、コイルがフェライトのような磁性体で囲まれているため、高電流が印加されると、コイル周辺の磁性体が磁化して巻線型インダクタに比べてインダクタンス値の変化が大きくなるという問題点が発生する可能性がある。
【０００９】
しかしながら、このような積層型インダクタは、小型化及び厚さの減少において上記巻線型インダクタに比べて有利であるため、上記パワーインダクタに主に用いられる趨勢にあり、最近、このようなインダクタンス値の変化率を低下させるための研究が進行し続けている。
【００１０】
上記のような問題点を解決するための一方案として、積層型インダクタの内部に非磁性体層を含ませて磁束を切ることで、電流印加によるインダクタンス値の変化特性を一部改善できる場合がある。
【００１１】
しかしながら、従来の積層型インダクタは、非磁性体層として銅（Ｃｕ）が置換された亜鉛−フェライト（Ｚｎ−ｆｅｒｒｉｔｅ）を用いたが、温度による拡散によって温度特性が容易に変化することがあるため、温度変化による電流印加後のインダクタンス値の変化が相変わらず大きいという問題点があった。
【００１２】
下記先行技術文献１は積層型インダクタに関するもので、Ｆｅ２Ｏ３、ＺｎＯ及びＣｕＯを含む非磁性体層を開示し、下記先行技術文献２は電気絶縁性の磁気ギャップ層を開示したもので、両文献とも本発明のＺｎＣｕＴｉＯ４で示される化合物を含む非磁性体層は開示していない。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】韓国公開特許第２０１０−００９４４５６号公報
【特許文献２】韓国公開特許第２００９−００３３３７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
当技術分野においては、温度変化による電流印加後の磁性体の容量変化率を鈍化することで、セラミック電子部品の安定的な動作特性を確保することができる新たな方案が求められてきた。
【課題を解決するための手段】
【００１５】
本発明の一側面は、化学式ＺｎＣｕＴｉＯ４で示される化合物を含むセラミック電子部品用非磁性体組成物を提供する。
【００１６】
本発明の一実施例において、上記化合物は、酸化亜鉛（ＺｎＯ）１０〜５０モル％と、酸化銅（ＣｕＯ）２０〜４５モル％と、酸化チタン（ＴｉＯ２）３０〜４５モル％と、を含むことができる。
【００１７】
本発明の一実施例において、上記酸化チタンの平均粒径は、０．２μｍ以下であることができる。
【００１８】
本発明の他の側面が、複数の磁性体層が積層されたセラミック本体と、上記セラミック本体の内部に形成された内部電極層と、上記磁性体層のうち少なくとも一ヶ所に挿入され、化学式ＺｎＣｕＴｉＯ４で示される化合物を含む非磁性体層と、上記セラミック本体の外側に形成され、上記内部電極層と電気的に連結された外部電極と、を含むセラミック電子部品を提供する。
【００１９】
本発明の一実施例において、上記内部電極層または上記外部電極は、銀（Ａｇ）または銅（Ｃｕ）を含む材料からなることができる。
【００２０】
本発明のさらに他の側面は、複数の磁性体層を用意する段階と、化学式ＺｎＣｕＴｉＯ４で示される化合物を含む非磁性体層を用意する段階と、上記それぞれの磁性体層に内部電極層を形成する段階と、上記磁性体層のうち少なくとも一ヶ所に上記非磁性体層を挿入して積層体を形成する段階と、上記積層体を焼成してセラミック本体を形成する段階と、上記セラミック本体の外側に上記内部電極層と電気的に連結されるように外部電極を形成する段階と、を含むセラミック電子部品の製造方法を提供する。
【発明の効果】
【００２１】
本発明の一実施形態によると、非磁性体組成物を適用した非磁性体層が磁性体層の中に挿入されて電流印加時に発生する磁場の流れを遮断して高電流におけるインダクタンス減少率はもちろん、温度変化による電流印加後の磁性体の容量変化率を鈍化させることで、セラミック電子部品の安定的な動作特性を確保することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態によるセラミック電子部品を示す斜視図である。
【図２】図１のＡ−Ａ’線に沿った断面図である。
【図３】本発明の一実施形態によるセラミック電子部品の温度による電流印加後のインダクタンス変化を示すグラフである。
【図４ａ】本発明の一実施形態によるセラミック電子部品の製造方法を示す工程図である。
【図４ｂ】本発明の一実施形態によるセラミック電子部品の製造方法を示す工程図である。
【図４ｃ】本発明の一実施形態によるセラミック電子部品の製造方法を示す工程図である。
【発明を実施するための形態】
【００２３】
以下では、添付の図面を参照して本発明の好ましい実施形態について以下の通り説明する。
【００２４】
しかしながら、本発明の実施形態は、他の多様な形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。
【００２５】
また、本発明の実施形態は、当該技術分野における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
【００２６】
従って、図面上における要素の形状及びサイズ等は、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同一要素である。
【００２７】
セラミック電子部品を製造するにあたり、磁場の遮断効果を得るために磁性体層の間に非磁性体層を挿入するが、従来適用されていた非磁性体層はＺｎＣｕＦｅ２０４を基盤にした材料からなり、磁性体層との焼結接合性のためにＣｕＯを添加した。
【００２８】
しかしながら、焼結接合性を確保するために添加される上記ＣｕＯにより、磁性特性を有するＣｕＦｅ２Ｏ４がＣｕの添加量の分だけ生成されて磁化挙動を有する可能性がある。
【００２９】
よって、上記磁化挙動により、セラミック電子部品において電流印加時に発生する磁場の遮断能力が減少してＤＣバイアス（ｂｉａｓ）特性が低下し、上記非磁性体層は、温度による拡散によって温度特性が変化するという短所を有することから、温度変化によるインダクタンス値の変化が大きいためにセラミック電子部品の温度安定性が低下するという問題がある。
【００３０】
これに対し、純粋なＺｎＦｅ２Ｏ４は、積層型パワーインダクタに用いられるＮｉＺｎＣｕフェライトとその結晶構造が同じくスピネル構造で、格子定数も類似しており、フェライト構造であるために焼結温度のみセラミック本体と類似すると用いることができる。
【００３１】
但し、上記ＺｎＦｅ２Ｏ４の場合、キュリー温度（Ｃｕｒｉｅ  ｔｅｍｐｅｒａｔｕｒｅ）が３５Ｋ以下の値を有することから、実温２９０Ｋでは非磁性体であるものの、９００℃で焼結されないため、焼結剤であるガラス（ｇｌａｓｓ）を添加したり、Ｆｅ２Ｏ３の含量を４９モル％に減少しＣｕＯに置換したりすることで、焼結性を向上させて用いている。
【００３２】
しかしながら、ＣｕＯをＺｎＦｅ２Ｏ４に置換すると、置換量によってＣｕＯの添加量が増加してキュリー温度も共に増加し、キュリー温度が実温の付近であるＣｕＺｎフェライトは、焼成時にＮｉが非磁性体層の方に拡散して磁性を帯びる部分が生じ、実際に非磁性体層の厚さが減少する可能性があり、このような非磁性体層の厚さ減少は、ＤＣバイアスを低下させる原因になる。
【００３３】
例えば、キュリー温度が−１０℃の非磁性体層を用いる場合、ＤＣバイアスを−３０℃で測定すると、−３０℃は非磁性体層のキュリー温度より低いために非磁性体層が磁性を帯びるようになる。その結果、非磁性効果が失われ、インダクタンス値も増加するようになるため、ＤＣバイアス値が設計時に比べて大きく縮小される。
【００３４】
本発明の一実施形態によるセラミック電子部品用非磁性体組成物は、化学式ＺｎＣｕＴｉＯ４で示される化合物を含み、上記のような問題点を解決することができる。
【００３５】
上記化学式ＺｎＣｕＴｉＯ４で示される化合物は、磁性特性をまったく有さないスピネル（ｓｐｉｎｅｌ）タイプの完全非磁性体組成物であるため、セラミック電子部品において電流印加時に発生する磁場の流れを遮断して印加電流の増加による磁性体の容量変化率を鈍化させることで、セラミック電子部品の安定的な動作特性を確保することができる。
【００３６】
原子やイオンの電子配置において物質の磁性特性を示す原因になる不対電子（ｕｎｐａｉｒｅｄ  ｅｌｅｃｔｒｏｎ）があるかどうかは、その物質の磁気モーメントを測定して決定する。
【００３７】
このうち、Ｚｎ及びＴｉの酸化物であるＺｎＯ及びＴｉＯ２は、比較的低温で二つの成分を混合することで、ＺｎＣｕＴｉＯ４構造の化合物が合成され、この場合、磁気モーメントが０と完全に非磁性特性を示して磁場遮断効果があることを意味する。
【００３８】
また、本発明の一実施形態による化学式ＺｎＣｕＴｉＯ４で示される化合物における金属元素亜鉛（Ｚｎ）は、チタン酸化物（ＴｉＯ４）の成分拡散を制御することができ、磁性体層の材料と同一の亜鉛（Ｚｎ）を含むため、同種物質による焼結接合性の確保に有利な効果がある。
【００３９】
上記化合物は粉末であることができ、酸化亜鉛（ＺｎＯ）と酸化チタン（ＴｉＯ２）とを混合及び下焼して用意することができる。
【００４０】
このとき、上記化合物は、１０〜５０モル％の酸化亜鉛（ＺｎＯ）、２０〜４５モル％の酸化銅（ＣｕＯ）及び３０〜４５モル％の酸化チタン（ＴｉＯ２）の反応で用意されることができる。このとき、酸化チタンの平均粒径は、０．２μｍ以下であることができる。
【００４１】
また、上記セラミック電子部品用非磁性体組成物は、磁性体層と接合して同時焼結するとき、収縮挙動の整合をなすため、焼結剤をさらに含むことができる。
【００４２】
本発明の一実施形態による化学式ＺｎＣｕＴｉＯ４で示される化合物を含む非磁性体組成物に上記焼結剤を添加しても磁性特性を有さないため、ＤＣバイアス（ｂｉａｓ）特性に優れた効果がある。
【００４３】
また、上記焼結剤を添加することで、磁性体層との界面接合性を制御してセラミック電子部品の収率に影響を及ぼす磁性体層と非磁性体との間の剥離を防止できる効果もある。
【００４４】
本発明の非磁性体組成物が適用されるセラミック電子部品は、チップインダクタ、チップビーズ、パワーインダクタ、チップアンテナまたはチップＬＣフィルタのうち一つのチップ素子であることができる。
【００４５】
図１は本発明の一実施形態による積層型パワーインダクタを示す斜視図であり、図２は図１のＡ−Ａ’線に沿った断面図である。
【００４６】
以下では、図１及び図２を参照してセラミック電子部品のうち積層セラミックパワーインダクタを例に挙げて説明する。
【００４７】
本実施形態による積層型パワーインダクタは、複数の磁性体層３０が積層されたセラミック本体１０と、セラミック本体１０の内部に形成された内部電極層４０と、磁性体層３０の間に挿入され、化学式ＺｎＣｕＴｉＯ４で示される化合物を含む非磁性体層５０と、セラミック本体１０の外側に形成され、内部電極層４０と電気的に連結される外部電極２０と、を含む。
【００４８】
内部電極層４０及び外部電極２０は、導電性金属材料からなることができる。例えば、銀（Ａｇ）または銅（Ｃｕ）を含む材料からなることができるが、本発明がこれに限定されるものではない。
【００４９】
また、外部電極２０は、Ａｇと焼結剤のガラスとを含む外部端子２１と、その外表面に順次に形成されためっき層としてのＮｉ層２２及びＳｎ層２３と、をさらに含むことができる。
【００５０】
従来の積層型パワーインダクタは、非磁性体層をＺｎＣｕフェライトで形成することで、セラミック本体の材料であるＮｉＺｎＣｕフェライトの中に含まれるＮｉ成分が非磁性体層に拡散し、非磁性体層のＺｎ成分はセラミック本体に拡散して非磁性体層の厚さが細くなる可能性があり、その結果、積層型パワーインダクタのＤＣバイアス特性が低下するおそれがある。
【００５１】
従って、積層型パワーインダクタのＤＣバイアス特性を向上させるためには、非磁性体層を厚くしなければならないことから、焼結前に投入される非磁性体層のシートに厚いシートを用いるべきであるが、この場合、積層型パワーインダクタの全体厚さが厚くなる可能性がある。
【００５２】
また、このような構造を有する従来の積層型パワーインダクタは、一定水準の磁束を遮断することができるが、焼結時にセラミック本体の中に含まれるフェライト母材との収縮率差異によってデラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）が発生する可能性があり、積層型パワーインダクタの内部に応力が発生するおそれがある。
【００５３】
また、このような従来の積層型パワーインダクタは、非磁性体層の拡散によってバイアス−ＴＣＬ特性が低下することがある。
【００５４】
しかしながら、本実施形態による非磁性体層５０は、化学式ＺｎＣｕＴｉＯ４で示される化合物を含む。
【００５５】
このとき、非磁性体層５０に含まれる化合物は、酸化亜鉛（ＺｎＯ）１０〜５０モル％と、酸化銅（ＣｕＯ）２０〜４５モル％と、酸化チタン（ＴｉＯ２）３０〜４５モル％と、を含むことができる。
【００５６】
このような非磁性体層５０に含まれる化合物の組成比は、密度値及び焼結収縮率をセラミック素体の材料であるＮｉＺｎＣｕフェライトに合わせるためのもので、従来の積層型パワーインダクタの焼結収縮率は１５〜２０％程度であり、本実施形態における組成比を有する場合、焼結収縮率をこれと同等の１５％以上に維持することができる。
【００５７】
下記表１は本実施形態によって９００℃で焼成したトロイダルコア（ｃｏｒｅ）を１ＭＨｚで測定した透磁率、Ｑ値、密度及び収縮率を示すものである。
【００５８】
このとき、上記化合物のＺｎＯ及びＣｕＯの平均粒径は、０．５〜５μｍの間の粒度分布を有する原資材を用いることができる。また、酸化チタンの平均粒径は、０．２μｍ以下を構成する場合に収縮率が１５％以上を示した。
【００５９】
【表１】
0005628247.tif 000002
【００６０】
上記表１を参照すると、実施例１から実施例１２は、全て透磁率が４以下と非磁性体的な性質を示しており、収縮率は１５％以上と優れた性質を示すことが確認できる。
【００６１】
従って、本実施形態による積層型パワーインダクタは、内部電極層４０からなるコイル内部の磁束伝播経路を分散させて高電流における磁化を抑制することで、電流印加によるインダクタンスＬ値の変化を改善することができる。
【００６２】
即ち、本実施形態による積層型パワーインダクタは、収縮率を調節して非磁性体層５０とセラミック本体１０との間に発生しやすいデラミネーションを防止することができる。
【００６３】
また、セラミック本体１０のフェライトの中に含まれるＮｉ成分が非磁性体層５０に拡散したり、非磁性体層５０の成分がセラミック本体１０に拡散するのを遮断して従来の非磁性体層５０に比べて１／２の厚さでも類似した水準のＤＣバイアス特性を示すことができる。
【００６４】
従って、パワーインダクタの厚さを減少させて製作することができるという効果がある。
【００６５】
このとき、非磁性体層５０に含まれる化合物は、焼結剤をさらに含むことができる。
【００６６】
上記焼結剤は、磁性体層３０との界面接合性を制御して積層型パワーインダクタの収率に影響を及ぼす磁性体層３０と非磁性体層５０との間の剥離を効果的に防止することができる。
【００６７】
従って、積層型パワーインダクタに電気が印加されると、内部電極層４０には磁場が形成されるが、非磁性体層５０により、このような磁場を完璧に遮断して温度による積層型パワーインダクタのインダクタンス変化を最小限にすることで、バイアス−ＴＣＬの特性を改善することができる。
【００６８】
図３は本発明の一実施形態によるセラミック電子部品の温度による電流印加後のインダクタンス変化を示すグラフである。
【００６９】
このとき、それぞれのデータを、上記した積層型パワーインダクタと同一の材料及び同一のサイズを有し、同一のコイルターン数を有するチップによって測定した。これは、温度を異ならせ、これによるインダクタンス変化率を調べるためである。
【００７０】
図３において太線で示されているのは８５℃におけるインダクタンスの変化であり、細線で示されているのは２５℃におけるインダクタンス変化であり、点線で示されているのは−３０℃におけるインダクタンス変化である。
【００７１】
即ち、図３に示されているように、本発明の実施形態によると、初期値及び高電流部分において温度別差異が大きく発生しないことから、ＤＣバイアスの特性が改善されたことが分かる。また、各温度別容量（Ｉｎｄｕｃｔａｎｃｅ）の特性が類似して示されるが、これは、磁性体層のサイズに殆ど差異が出ないことを意味し、理想的なパワーインダクタの特徴を示す。
【００７２】
図４ａから図４ｃは、本発明の一実施形態によるセラミック電子部品の一例として積層型パワーインダクタの製造方法を示す工程図である。
【００７３】
図４ａから図４ｃを参照すると、本実施形態による積層型パワーインダクタの製造方法として、まず、複数の磁性体層３１、３２、３３、３４、３５、３６、３７、３８を用意する。
【００７４】
但し、本発明の磁性体層３０は、その層数に制限はなく、積層型パワーインダクタの目的によって磁性体層３０の全体の層数を変更することができる。
【００７５】
また、磁性体層３０は、通常の方法で用意されることができ、その材料は特に制限されないが、例えば、ＮｉＺｎＣｕＦｅ２Ｏ４などを材料として用いることができる。
【００７６】
次に、化学式ＺｎＣｕＴｉＯ４で示される化合物を含む非磁性体層５０を用意する。
【００７７】
非磁性体層５０は、上記した非磁性体組成物を用いて製造されることができる。好ましくは、酸化亜鉛（ＺｎＯ）１０〜５０モル％と、酸化銅（ＣｕＯ）２０〜４５モル％及び酸化チタン（ＴｉＯ２）３０〜４５モル％の反応で上記化合物を用意することができる。このとき、酸化チタンの平均粒径を０．２μｍ以下になるようにすることができる。
【００７８】
このような非磁性体組成物は、金属元素亜鉛（Ｚｎ）がチタン酸化物（ＴｉＯ４）の成分拡散を制御するため、このような拡散層の増加によって積層型パワーインダクタのバイアス温度特性変化を改善することができる。
【００７９】
また、金属元素亜鉛（Ｚｎ）は、磁性体層３０及び非磁性体層５０の両方に含まれるため、拡散層焼結接合性をさらに高めることができるという効果がある。
【００８０】
続いて、それぞれの磁性体層３１、３２、３３、３４、３５、３６、３７、３８に内部電極層４１、４２、４３、４４、４５、４６を形成する。
【００８１】
このとき、内部電極層４０は、通常の方法で形成されることができる。その材料は特に制限されないが、例えば、銀（Ａｇ）または銅（Ｃｕ）のうちいずれか一つまたはこれらの合金を含むことができる。
【００８２】
また、それぞれの内部電極層４１、４２、４３、４４、４５、４６は、それぞれのビア電極（図示せず）によって連結されてコイル構造を構成することができる。
【００８３】
次いで、複数の磁性体層３４、３５の間に非磁性体層５０を挿入して積層体を形成する。
【００８４】
このような非磁性体層５０は、完全に非磁性特性を示すことで、温度による電流印加後のインダクタンス変化を最小限にすることができる。
【００８５】
このとき、非磁性体層５０は、必要に応じて、図示されているものとは異なる磁性体層３１、３２、３３、３６、３７、３８の間に挿入することができ、場合によっては、複数の非磁性体層５０を複数の磁性体３１、３２、３３、３４、３５、３６、３７、３８の間に挿入して積層体を形成することもできる。
【００８６】
次に、上記積層体を焼成してセラミック本体１０を形成する。
【００８７】
このとき、非磁性体層５０を用意するとき、焼結剤をさらに含むことができる。よって、焼成段階において磁性体層３０と非磁性体層５０との間の焼結接合性が向上して磁性体層３０と非磁性体層５０との間の剥離を防止することで、積層セラミックパワーインダクタの収率を向上させることができる。
【００８８】
最後に、セラミック本体１０の外側に内部電極層４１、４２、４３、４４、４５、４６のうち少なくとも一つと電気的に連結されるように外部電極２０を形成して積層型パワーインダクタを製造する。
【００８９】
本発明は、上述した実施形態及び添付の図面により限定されず、添付の請求の範囲により限定される。
【００９０】
従って、請求の範囲に記載された本発明の技術的思想を外れない範囲内で当該技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これもまた、本発明の範囲に属する。
【符号の説明】
【００９１】
１０  セラミック本体
２０、２１、２２、２３  外部電極
３０、３１、３２、３３、３４、３５、３６、３７、３８  磁性体層
４０、４１、４２、４３、４４、４５、４６  内部電極層
５０  非磁性体層
【図１】
0005628247.tif 000003
【図２】
0005628247.tif 000004
【図３】
0005628247.tif 000005
【図４ａ】
0005628247.tif 000006
【図４ｂ】
0005628247.tif 000007
【図４ｃ】
0005628247.tif 000008