(57)【特許請求の範囲】
【請求項１】
互いに交差する複数のデータ配線及び複数のゲート配線が形成された表示領域、及び前記表示領域を取り囲む周辺領域で区分される表示パネルと、
前記周辺領域に直接実装された第１駆動チップに内蔵され、第１ダミーバッファ及び第２ダミーバッファを含むダミーバッファ部と、
前記複数のデータ配線の各々の一端部と絶縁されて交差し、前記ダミーバッファ部と電気的に接続された第１リペア配線部と、
前記複数のデータ配線の各々の他端部と絶縁されて交差し、前記ダミーバッファ部を通じて前記第１リペア配線部と電気的に接続された第２リペア配線部と、
を含み、
前記第１及び第２リペア配線部は、前記表示領域を取り囲むように前記周辺領域にリング形状で形成されていることを特徴とする表示装置。
【請求項２】
前記第１リペア配線部は、第１リペア配線及び第２リペア配線を含み、
前記第２リペア配線部は、前記第１ダミーバッファ部を通じて前記第１及び第２リペア配線とそれぞれ電気的に接続される第３及び第４リペア配線を含むことを特徴とする請求項１記載の表示装置。
【請求項３】
前記第１ダミーバッファは、
第１入力端子が前記第１リペア配線と電気的に接続され、第１出力端子が前記第３リペア配線と電気的に接続され、前記第１入力端子から入力された信号を増幅して前記第１出力端子へ出力し、
前記第２ダミーバッファは、
第２入力端子が前記第２リペア配線と電気的に接続され、第２出力端子が前記第４リペア配線と電気的に接続され、前記第２入力端子から入力された信号を増幅して前記第２出力端子へ出力し、
前記ダミーバッファ部は、
外部から駆動電圧が印加される外部端子と前記第１ダミーバッファの第１電源端子とに電気的に接続される第１制御配線と、
前記外部端子と前記第２ダミーバッファの第２電源端子とに電気的に接続される第２制御配線と、をさらに含むことを特徴とする請求項２記載の表示装置。
【請求項４】
互いに交差する複数のデータ配線及び複数のゲート配線が形成された表示領域、及び前記表示領域を取り囲む周辺領域で区分される表示パネルと、
前記周辺領域に直接実装された第１駆動チップに内蔵された第１ダミーバッファ部と、
前記周辺領域に前記第１駆動チップと隣接して実装された第２駆動チップに内蔵された第２ダミーバッファ部と、
前記複数のデータ配線の各々の一端部と絶縁されて交差し、前記第１ダミーバッファ部及び前記第２ダミーバッファ部と電気的に接続された第１リペア配線部と、
前記複数のデータ配線の各々の他端部と絶縁されて交差し、前記第１ダミーバッファ部及び第２ダミーバッファ部を通じて前記第１リペア配線部と電気的に接続された第２リペア配線部と、
を含み、
前記第１及び第２リペア配線部は、前記表示領域を取り囲むように前記周辺領域にリング形状で形成されており、
前記第１ダミーバッファ部は、
第１入力端子が前記第１リペア配線と電気的に接続され、第１出力端子が前記第３リペア配線に電気的に接続され、前記第１入力端子を経由して入力された信号を増幅して前記第１出力端子を経由して出力する第１ダミーバッファと、
外部から駆動電圧が印加される第１外部端子と前記第１ダミーバッファの第１電源端子とに電気的に接続される第１制御配線と、を含み、
前記第２ダミーバッファ部は、
第２入力端子が前記第２リペア配線と電気的に接続され、第２出力端子が前記第４リペア配線に電気的に接続され、前記第２入力端子を経由して入力された信号を増幅して前記第２出力端子を経由して出力する第２ダミーバッファと、
前記駆動電圧が印加される第２外部端子と前記第２ダミーバッファの第２電源端子とに電気的に接続される第２制御配線と、を含むことを特徴とする表示装置。
【請求項５】
前記第２ダミーバッファの前記第２出力端子から出力された信号は、前記第１ダミーバッファ部を経由して前記第４リペア配線に印加されることを特徴とする請求項４記載の表示装置。
【請求項６】
互いに交差する複数のゲート配線及び複数のデータ配線が形成された表示領域、及び前記表示領域を取り囲む周辺領域で区分される表示パネルと、
前記周辺領域に直接実装され、前記データ配線にデータ信号を出力する複数の駆動チップを含むデータ駆動部と、
前記複数のデータ配線の各々の一端部と絶縁されて交差し、前記周辺領域の端部に配置された駆動チップと電気的に接続された第１リペア配線部と、
前記駆動チップを通じて前記第１リペア配線部と電気的に接続され、前記複数のデータ配線の各々の他端部と絶縁されて交差する第２リペア配線部と、
を含み、
前記駆動チップは、第１ダミーバッファ及び第２ダミーバッファを含むダミーバッファ部を含み、
前記第１リペア配線部は、前記第１ダミーバッファと前記第２ダミーバッファとに電気的に接続され、
前記第２リペア配線部は、前記第１ダミーバッファと前記第２ダミーバッファとを通じて前記第１リペア配線部に電気的に接続され、
前記第１及び第２リペア配線部は、前記表示領域を取り囲むように前記周辺領域にリング形状で形成されていることを特徴とする表示装置。
【請求項７】
前記第１リペア配線部は、第１リペア配線及び第２リペア配線を含み、
前記第２リペア配線部は、前記第１及び第２リペア配線とそれぞれ電気的に接続される第３及び第４リペア配線を含むことを特徴とする請求項６記載の表示装置。
【請求項８】
前記第１ダミーバッファは、
第１入力端子が前記第１リペア配線と電気的に接続され、第１出力端子が前記第３リペア配線と電気的に接続され、前記第１入力端子を経由して入力された信号を増幅して前記第１出力端子を経由して出力し、
前記第２ダミーバッファは、
第２入力端子が前記第２リペア配線と電気的に接続され、第２出力端子が前記第４リペア配線と電気的に接続され、前記第２入力端子を経由して入力された信号を増幅して前記第２出力端子を経由して出力し、
前記ダミーバッファ部は、
外部から駆動電圧が印加される外部端子と前記第１ダミーバッファの第１電源端子とに電気的に接続される第１制御配線と、
前記外部端子と前記第２ダミーバッファの第２電源端子とに電気的に接続される第２制御配線と、を含むことを特徴とする請求項７記載の表示装置。
【請求項９】
互いに交差する複数のゲート配線及び複数のデータ配線が形成された表示領域と、前記表示領域を取り囲む周辺領域で区分される表示パネルと、
前記周辺領域に直接実装され前記複数のデータ配線にデータ信号を出力する複数の駆動チップを含むデータ駆動部と、
前記複数のデータ配線の各々の一端部と絶縁されて交差し、前記駆動チップの端部に配置されて、第１ダミーバッファを含む第１ダミーバッファ部を含む第１駆動チップ及び前記第１駆動チップに隣接して配置されて、第２ダミーバッファを含む第２ダミーバッファ部を含む第２駆動チップと電気的に接続された第１リペア配線部と、
前記第１及び第２ダミーバッファ部を通じて前記第１リペア配線部と電気的に接続され、前記複数のデータ配線の各々の他端部と絶縁されて交差する第２リペア配線部と、
を含み、
前記第１及び第２リペア配線部は、前記表示領域を取り囲むように前記周辺領域にリング形状で形成されていることを特徴とする表示装置。
【請求項１０】
前記第１リペア配線部は、第１リペア配線及び第２リペア配線を含み、
前記第２リペア配線部は、前記第１及び第２リペア配線とそれぞれ電気的に接続される第３及び第４リペア配線を含むことを特徴とする請求項９記載の表示装置。
【請求項１１】
前記第１ダミーバッファは、
第１入力端子が前記第１リペア配線と電気的に接続され、第１出力端子が前記第３リペア配線に電気的に接続され、前記第１入力端子を経由して入力された信号を増幅して前記第１出力信号を経由して出力し、
前記第１ダミーバッファ部は、
外部から駆動電圧が印加される第１外部端子と前記第１ダミーバッファの第１電源端子とに電気的に接続される第１制御配線と、を含むことを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記第２ダミーバッファは、
第２入力端子が前記第２リペア配線と電気的に接続され、第２出力端子が前記第４リペア配線に電気的に接続され、前記第２入力端子を経由して入力された信号を増幅して前記第２出力端子を経由して出力し、
前記第２ダミーバッファ部は、
前記駆動電源が印加される第２外部端子と前記第２ダミーバッファの第２電源端子とに電気的に接続される第２制御配線と、を含むことを特徴とする請求項１０又は１１記載の表示装置。
【請求項１３】
前記第２ダミーバッファの前記第２出力端子から出力された信号は、前記第１ダミーバッファ部を経由して前記第４リペア配線に印加されることを特徴とする請求項１２記載の表示装置。
【請求項１４】
表示領域を取り囲む周辺領域に形成され、前記表示パネルの表示領域及び前記周辺領域に形成された複数のデータ配線にデータ信号を出力する複数の出力バッファ部と、前記周辺領域に形成された複数のダミーバッファ部と、前記周辺領域に前記複数のダミーバッファ部を介してリング形状で形成されたリペア部とを含み、前記リペア部は、前記複数のデータ配線の各々の一端部と絶縁されて交差する第１リペア配線部と、前記第１リペア配線部と電気的に接続され、前記複数のデータ配線の各々の他端部と絶縁されて交差する第２リペア配線部と、を含む表示装置のリペア方法であって、
前記ダミーバッファの入力端子と電気的に接続された前記第１リペア配線と不良データ配線の一端部とが交差する部分をショートさせ第１短絡部を形成し、
前記ダミーバッファの出力端子と電気的に接続された前記第２リペア配線と前記不良データ配線の他端部とが交差する部分をショートさせ第２短絡部を形成し、
前記第１短絡部と隣接した前記第１リペア配線の一部分を切断して第１切断部を形成し、前記第１切断部と前記第２短絡部との間に形成された前記第２リペア配線の一部分を切断して第２切断部を形成し、
前記ダミーバッファの駆動をイネイブルにすること、
を含むことを特徴とする表示装置のリペア方法。
【請求項１５】
前記ダミーバッファの駆動をイネイブルにすることは、
前記表示パネル上に形成された前記ダミーバッファの電源端子に駆動電圧を印加する制御配線を切断して、第３切断部を形成することを含むことを特徴とする請求項１４記載の表示装置のリペア方法。
【請求項１６】
前記ダミーバッファは、前記駆動電圧が印加されるとデセイブルされ、前記駆動電圧が遮断されるとイネイブルされることを特徴とする請求項１５記載の表示装置のリペア方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は駆動チップ、それを具備した表示装置及びリペア方法に係り、より詳細には配線不良をリペアすることができる駆動チップ、それを具備した表示装置及びリペア方法に関する。
【背景技術】
【０００２】
一般的に液晶表示装置は液晶の光透過率によって画像を表示する表示パネルと、表示パネルと電気的に接続され、ゲート信号及びデータ信号をそれぞれ出力するゲート駆動回路及びデータ駆動回路（ソース駆動回路）とを含む。表示パネルは複数の画素部が形成された表示領域と、表示領域を取り囲み、ゲート駆動回路及びデータ駆動回路が配置される周辺領域とで構成される。表示領域にはデータ配線、ゲート配線及びスイッチング素子が形成され、各スイッチング素子はゲート配線に電気的に接続されたゲート電極、データ配線に電気的に接続されたソース電極、及びソース電極と離隔されたドレイン電極を含む。
【０００３】
表示パネルにはベース基板上に複数回の薄膜蒸着及びエッチング工程を通じてゲート配線、データ配線及びスイッチング素子が形成される。表示パネルのエッチング工程で不良が発生する場合、ゲート配線及びデータ配線がオープン（断絶）される配線不良が発生しうる。従って、表示パネルの生産歩留まりを向上させるために配線不良をリペアする別途のリペア工程が実施される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の技術的課題はこのような点から着眼されたもので、本発明の目的は配線不良のリペアを容易にすることができる、表示装置用駆動チップを提供することにある。
【０００５】
本発明の他の目的は、配線不良のリペアを容易にすることができる表示装置を提供することにある。
【０００６】
本発明のさらに他の目的は、表示装置のリペア方法を提供することにある。
【課題を解決するための手段】
【０００７】
前記した本発明の目的を実現するための一実施形態による表示装置用駆動チップは、出力バッファ部及びダミーバッファ部を含む。出力バッファ部は、表示パネルの表示領域に形成されたデータ配線にデータ信号を出力する。ダミーバッファ部は、データ配線の端部と交差するリペア部と電気的に接続される。リペア部は表示領域を取り囲む周辺領域にリング形状で形成される。
【０００８】
前記した本発明の他の目的を実現するための一実施形態による表示装置は、表示パネル、第１ダミーバッファ部、第１リペア配線部及び第２リペア配線部を含む。表示パネルは、互いに交差するデータ配線及びゲート配線が形成された表示領域と、表示領域を取り囲む周辺領域とで区分される。第１ダミーバッファ部は周辺領域に直接実装された第１駆動チップに内蔵される。第１リペア配線部は、データ配線の一端部と交差し、第１ダミーバッファ部と電気的に接続される。第２リペア配線部は、データ配線の他端部と交差し、第１ダミーバッファ部を通じて第１リペア配線部と電気的に接続される。
【０００９】
前記した本発明の目的を実現するための他の実施形態による表示装置は、表示パネル、データ駆動部、第１リペア配線部及び第２リペア配線部を含む。表示パネルは、互いに交差するゲート配線及びデータ配線が形成された表示領域と、表示領域を取り囲む周辺領域とで区分される。データ駆動部は、周辺領域に直接実装され、データ配線にデータ信号を出力する複数の駆動チップを含む。第１リペア配線部は、データ配線の一端部と交差し、周辺領域の端部に配置された駆動チップと電気的に接続される。第２リペア配線部は、駆動チップを通じて第１リペア配線部と電気的に接続され、データ配線の他端部と交差する。
【００１０】
前記した本発明の他の目的を実現するためのさらに他の実施形態による表示装置は、表示パネル、データ駆動部、第１リペア配線部及び第２リペア配線部を含む。表示パネルは、互いに交差するゲート配線及びデータ配線が形成された表示領域と、表示領域を取り囲む周辺領域とで区分される。データ駆動部は、周辺領域に直接実装され、データ配線にデータ信号を出力する複数の駆動チップを含む。第１リペア配線部はデータ配線の一端部と交差し、駆動チップの端部に互いに隣接して配置された第１及び第２駆動チップと電気的に接続される。第２リペア配線部は、第１及び第２駆動チップを通じて第１リペア配線部と電気的に接続され、データ配線の他端部と交差する。
【００１１】
前記した本発明のさらなる他の目的を実現するための一実施形態による表示装置のリペア方法は、表示パネルに直接実装されたデータ駆動チップ（ソース駆動チップ）に内蔵されたダミーバッファの入力端子に電気的に接続された第１リペア配線と不良データ配線の一端部とが交差する部分をショートさせることにより第１短絡部を形成し、ダミーバッファの出力端子に電気的に接続された第２リペア配線と不良データ配線の他端部とが交差する部分をショートさせることにより第２短絡部を形成し、ダミーバッファの駆動をイネイブル（ｅｎａｂｌｅ）にする。
【発明の効果】
【００１２】
このような駆動チップ、それを具備した表示装置及びリペア方法によると、データ駆動チップに内蔵されたダミーバッファ部を用いてデータ配線不良を容易にリペアすることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
【００１４】
図１は本発明の一実施形態による表示装置の平面図であり、図２は図１に示された表示装置の拡大図であり、図３は本発明の他の実施形態による表示装置の平面図である。
【００１５】
図１を参照すると、表示装置は印刷回路基板１００、フレキシブル印刷回路基板２００及び表示パネル５００を含む。
【００１６】
印刷回路基板１００にはメイン駆動回路（図示せず）が実装され、フレキシブル印刷回路基板２００と電気的に接続される。フレキシブル印刷回路基板２００には印刷回路基板１００及び表示パネル５００を電気的に接続する第１及び第２配線部２１０、２２０が形成される。フレキシブル印刷回路基板２００は、第１及び第２配線部２１０、２２０を通じてメイン駆動回路から出力された駆動信号を表示パネル５００に伝達する。
【００１７】
表示パネル５００は、表示基板３００と、表示基板３００と向き合う対向基板４００と、基板３００、４００の間に介在された液晶層（図示せず）とを含む。表示パネル５００は、表示領域ＤＡと表示領域ＤＡを取り囲む第１、第２、第３及び第４周辺領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４とを含む。
【００１８】
表示領域ＤＡには互いに交差するデータ配線ＤＬ及びゲート配線ＧＬが形成され、データ配線ＤＬ及びゲート配線ＧＬによって複数の画素部Ｐが定義される。各画素部Ｐにはスイッチング素子ＴＦＴ、液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴが形成される。
【００１９】
第１、第２、第３及び第４周辺領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４にはデータ配線ＤＬの両端部と交差し、リング形状であるリペア部３５０が形成される。リペア部３５０は第１リペア配線部３３０と第２リペア配線部３４０とを含む。
【００２０】
具体的に、第１周辺領域ＰＡ１にはデータ配線ＤＬにデータ信号を出力するデータ駆動部が形成される。データ駆動部は第１、第２、第３、第４、第５、第６、第７及び第８データ駆動チップ（ソース駆動チップ）ＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５、ＩＣ６、ＩＣ７、ＩＣ８を含み、第１周辺領域ＰＡ１に直接実装される。各データ駆動チップは、データ配線ＤＬにデータ信号を出力する出力バッファ部６００を含む。
【００２１】
表示装置の平面図を見ると、第１周辺領域ＰＡ１のうち左側には第１、第２、第３及び第４データ駆動チップＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４が実装され、第１周辺領域ＰＡ１のうち右側には第５、第６、第７、及び第８データ駆動チップＩＣ５、ＩＣ６、ＩＣ７、ＩＣ８が実装される。
【００２２】
左側端部に実装された第１データ駆動チップＩＣ１は、第１ダミーバッファ部６１０を内蔵し、右側端部に実装された第８データ駆動チップＩＣ８は、第２ダミーバッファ部６２０を内蔵する。望ましくは、第１ダミーバッファ部６１０は、左側に形成されたデータ配線にオープン不良（断線）が発生した場合にリペアのために使用され、第２ダミーバッファ部６２０は、右側に形成されたデータ配線にオープン不良が発生した場合にリペアのために使用される。
【００２３】
第１、第２、第３、第４、第５、第６、第７及び第８データ駆動チップＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５、ＩＣ６、ＩＣ７、ＩＣ８それぞれには、第１及び第２ダミーバッファ部が内蔵されてもよい。
【００２４】
第１周辺領域ＰＡ１には電圧配線部３１０及び連結配線部３２０が形成される。電圧配線部３１０及び連結配線部３２０は互いに隣接したデータ駆動チップの間に形成され、カスケード方式でデータ駆動チップに駆動信号を伝達する。電圧配線部３１０は駆動電圧をデータ駆動チップに伝達し、連結配線部３２０はデータ信号をデータ駆動チップに伝達する。
【００２５】
第１周辺領域ＰＡ１には、第１リペア配線部３３０がデータ配線ＤＬの一端部と交差するように形成される。第１リペア配線部３３０は、第１及び第８データ駆動チップＩＣ１、ＩＣ８に内蔵された第１及び第２ダミーバッファ部６１０、６２０とそれぞれ電気的に接続される。
【００２６】
第２、第３、及び第４周辺領域ＰＡ２、ＰＡ３、ＰＡ４には、第１及び第２ダミーバッファ部６１０、６２０を通じて第１リペア配線部３３０と電気的に接続される第２リペア配線部３４０が形成される。第２リペア配線部３４０は、データ配線ＤＬの他端部と交差するように形成される。
【００２７】
第２リペア配線部３４０は具体的に、第１データ駆動チップＩＣ１と電気的に接続され、第２周辺領域ＰＡ２に形成された第１部分３４０ａと、データ配線ＤＬの他端部と交差し、第４周辺領域ＰＡ４に形成された第２部分３４０ｂと、第８データ駆動チップＩＣ８と電気的に接続され、第３周辺領域ＰＡ３に形成された第３部分３４０Ｃとに区分される。
【００２８】
第１、第２、第３及び第４周辺領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４において、第１及び第２ダミーバッファ部６１０、６２０を通じて、第１及び第２リペア配線部３３０、３４０が互いに電気的に接続され、リング形状で形成される。
【００２９】
図２を参照すると、第１データ駆動チップＩＣ１は、出力バッファ部６００と第１ダミーバッファ部６１０とを含む。出力バッファ部６００は、データ配線ＤＬと電気的に接続され、データ信号を出力する。
【００３０】
第１ダミーバッファ部６１０は、第１ダミーバッファ６１１、第２ダミーバッファ６１２、第１制御配線６１４及び第２制御配線６１５を含む。例えば、第１リペア配線部３３０は、第１リペア配線３３１及び第２リペア配線３３２を含み、第２リペア配線部３４０は第３リペア配線３４１及び第４リペア配線３４２を含む。
【００３１】
第１ダミーバッファ６１１の第１入力端子は、第１リペア配線３３１と電気的に接続され、第１ダミーバッファ６１１の第１出力端子は第３リペア配線３４１と電気的に接続される。第２ダミーバッファ６１２の第２入力端子は、第２リペア配線３３２と電気的に接続され、第２ダミーバッファ６１２の第２出力端子は第４リペア配線３４２と電気的に接続される。
【００３２】
第１制御配線６１４は、第１ダミーバッファ６１１の第１電源端子と電気的に接続され、第１ダミーバッファに駆動電圧を印加する。第２制御配線６１５は、第２ダミーバッファ６１２の第２電源端子と電気的に接続され、第２ダミーバッファに駆動電圧を印加する。
【００３３】
示されてはいないが、第８データ駆動チップＩＣ８に内蔵された第２ダミーバッファ部６２０も、第１ダミーバッファ部６１０と同一の構成を有する。それにより、第２ダミーバッファ部６２０に対する詳細な説明は省略する。
【００３４】
第２及び第３周辺領域ＰＡ２、ＰＡ３には、ゲート配線ＧＬにゲート信号を出力するゲート駆動部が形成される。例えば、ゲート駆動部は、第２及び第３周辺領域ＰＡ２、ＰＡ３に直接集積される第１及び第２ゲート駆動回路７１０、７２０を含む。以上では、第１及び第２ゲート駆動回路７１０、７２０が第２及び第３周辺領域ＰＡ２、ＰＡ３、即ち、表示領域ＤＡの両側に形成されることを例にしたが、第２周辺領域ＰＡ２のみに形成されてもよい。
【００３５】
一方、図３を参照すると、ゲート駆動部７３０は、第２周辺領域ＰＡ２に実装された第１、第２及び第３ゲートテープキャリアパッケージ７３１、７３２、７３３を含む。この場合、第２リペア配線部３４０は、第１、第２及び第３ゲートテープキャリアパッケージ７３１、７３２、７３３をそれぞれ経由して、第２周辺領域ＰＡ２に形成される。
【００３６】
図４は、図３に示されたダミーバッファ部に対する詳細な回路図である。
【００３７】
図３及び図４を参照すると、ダミーバッファ部６１０は、第１ダミーバッファ６１１、第２ダミーバッファ６１２、第１制御配線６１４及び第２制御配線６１５を含む。第１ダミーバッファ６１１の第１入力端子Ｔ１は、第１リペア配線３３１と電気的に接続され、データ信号が入力される。第１ダミーバッファ６１１の第１出力端子Ｔ３は、第３リペア配線３４１と電気的に接続され、第１ダミーバッファ６１１で増幅されたデータ信号を第３リペア配線３４１に出力する。
【００３８】
第２ダミーバッファ６１２の第２入力端子Ｔ２は、第２リペア配線３３２と電気的に接続され、データ信号が入力される。第２ダミーバッファ６１２の第２出力端子Ｔ４は、第４リペア配線３４２と電気的に接続され、第２ダミーバッファ６１２で増幅されたデータ信号を第４リペア配線３４２に出力する。
【００３９】
第１制御配線６１４は、第１ダミーバッファ６１１の第１電源端子Ｔ５と外部から駆動電圧が印加される外部端子Ｔ７とを電気的に接続する。第２制御配線６１５は、第２ダミーバッファ６１２の第２電源端子Ｔ６と外部端子Ｔ７とを電気的に接続する。
【００４０】
第１及び第２ダミーバッファ６１１、６１２は、外部端子Ｔ７に駆動電源が印加されると、第１及び第２制御配線６１４、６１５を通じて第１及び第２電源端子Ｔ５、Ｔ６に駆動電圧を印加する。この場合、第１及び第２ダミーバッファ６１１、６１２はデセイブル（ｄｉｓａｂｌｅ）されてもよい。一方、第１及び第２制御配線６１４、６１５が電気的にオープンされると、第１及び第２ダミーバッファ６１１、６１２の第１及び第２電源端子Ｔ５、Ｔ６には駆動電圧が印加されず、この場合、第１及び第２ダミーバッファ６１１、６１２はイネイブルされてもよい。
【００４１】
第１及び第２ダミーバッファ６１１、６１２がイネイブル（ｅｎａｂｌｅ）状態になると、第１及び第２入力端子Ｔ１、Ｔ２に入力されたデータ信号がそれぞれ増幅されて、第１及び第２出力端子Ｔ３、Ｔ４に出力される。
【００４２】
図５は、図１に示された表示装置のリペア方法を説明するための概略図である。
【００４３】
図１及び図５を参照すると、表示パネルに形成されたデータ配線のうちＫ番目のデータ配線ＤＬＫにオープン不良ＥＫが発生した場合、Ｋ番目のデータ配線ＤＬＫをリペアする方法は次のようである。
【００４４】
まず、Ｋ番目のデータ配線ＤＬＫと第１及び第２リペア配線部３３０、３４０とを電気的にショートさせる短絡工程を実施する。
【００４５】
Ｋ番目のデータ配線ＤＬＫの一端部と第２リペア配線３３２とが重畳（オーバーラップ）される部分をレーザでショートさせ、第１短絡部Ｓ１を形成する。Ｋ番目のデータ配線ＤＬＫの他端部と第４リペア配線３４２とが重畳される部分をレーザでショートさせて第２短絡部Ｓ２を形成する。
【００４６】
次に、第１及び第２ダミーバッファ部６１０、６２０のうち、Ｋ番目のデータ配線ＤＬＫと近接した第１ダミーバッファ部６１０を通じてリペアするために、次のような切断工程を実施する。
【００４７】
第１短絡部Ｓ１と第２ダミーバッファ部６２０とを接続する第２リペア配線３３２の一部分を切断して第１切断部Ｃ１を形成する。第１切断部Ｃ１によって第１切断部Ｃ１と第２ダミーバッファ部６２０とは電気的にオープンされる。第１切断部Ｃ１と第２短絡部Ｓ２との間に形成された第４リペア配線３４２の一部分を切断して第２切断部Ｃ２を形成する。
【００４８】
第２切断部Ｃ２によって第２短絡部Ｓ２と第２ダミーバッファ部６２０とは電気的にオープンされる。Ｋ番目のデータ配線ＤＬＫは、第１及び第２短絡部Ｓ１、Ｓ２を通じて第１ダミーバッファ部６１０と電気的に接続される。
【００４９】
次に、第２リペア配線３３２及び第４リペア配線３４２と電気的に接続された第１ダミーバッファ部６１０の第２ダミーバッファ６１２をイネイブルさせる。
【００５０】
第２ダミーバッファ６１２に駆動電圧を印加する第２制御配線６１５を切断して第３切断部Ｃ３を形成する。第２ダミーバッファ６１２は、駆動電圧が印加されるとデセイブル（ｄｉｓａｂｌｅ）され、駆動電圧が遮断されるとイネイブル（ｅｎａｂｌｅ）される駆動特性を有する。
【００５１】
第３切断部Ｃ３によって、第２制御配線６１５を通じて第２ダミーバッファ６１２に印加される駆動電圧が遮断されることにより第２ダミーバッファ６１２はイネイブルされ、第２リペア配線３３２を通じて入力されたデータ信号は、第２ダミーバッファ６１２で所定レベルに増幅され、第４リペア配線３４２に出力される。
【００５２】
結果的に、オープン不良ＥＫの上の部分に形成されたＫ番目のデータ配線ＤＬＫには、第１データ駆動チップＩＣ１から出力されたデータ信号が印加される。第１のデータ駆動チップＩＣ１から出力されたデータ信号は、第１短絡部Ｓ１を通じて第２ダミーバッファ６１２に入力されて所定レベルに増幅され、第２周辺領域ＰＡ２に形成された第４リペア配線３４２及び第４周辺領域ＰＡ４に形成された第２短絡部Ｓ２を経由して、オープン不良ＥＫの上の部分に形成されたＫ番目のデータ配線ＤＬＫに印加される。
【００５３】
従って、オープン不良が発生したＫ番目のデータ配線ＤＬＫにはデータ信号が正常に印加される。前述のリペア方式によると、合計４個のデータ配線をリペアすることができる。
【００５４】
以下、前述された実施形態の構成要素と同一又は類似の構成要素については同一の参照番号で説明し、反復する説明は省略する。
【００５５】
図６は本発明の他の実施形態による表示装置の平面図であり、図７は図６に示された表示装置の拡大図である。
【００５６】
図６を参照すると、表示パネル５００は、表示領域ＤＡと表示領域ＤＡを取り囲む第１、第２、第３及び第４周辺領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４とで構成される。
【００５７】
第１、第２、第３、及び第４周辺領域には、データ配線ＤＬの両端部と交差し、リング形状に形成されたリペア部３８０が形成される。リペア部３８０は、第１リペア配線部３６０及び第２リペア配線部３７０を含む。
【００５８】
具体的に、第１周辺領域ＰＡには、データ配線ＤＬにデータ信号を出力するデータ駆動部が形成される。データ駆動部は第１、第２、第３、第４、第５、第６、第７及び第８データ駆動チップＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５、ＩＣ６、ＩＣ７、ＩＣ８を含み、第１周辺領域ＰＡ１に直接実装される。各データ駆動チップは、データ配線ＤＬにデータ信号を出力する出力バッファ部（図示せず）を含む。
【００５９】
表示装置の平面図を見ると、第１周辺領域ＰＡ１の左側には第１、第２、第３、及び第４データ駆動チップＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４が実装され、第１周辺領域ＰＡ１の右側に第５、第６、第７、及び第８データ駆動チップＩＣ５、ＩＣ６、ＩＣ７、ＩＣ８が実装される。左側端部に実装された第１及び第２データ駆動チップＩＣ１、ＩＣ２それぞれには第１及び第２ダミーバッファ部６３０、６４０が内蔵され、右側端部に実装された第７及び第８データ駆動チップＩＣ７、ＩＣ８それぞれには第３及び第４ダミーバッファ部６５０、６６０が内蔵される。
【００６０】
第１、第２、第３、第４、第５、第６及び第７及び第８データ駆動チップＩＣ１，ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５、ＩＣ６、ＩＣ７、ＩＣ８それぞれに第１、第２、第３及び第４ダミーバッファ部が内蔵されてもよい。
【００６１】
第１周辺領域ＰＡ１には第１リペア配線部３６０が形成され、第１リペア配線部３６０は、データ配線ＤＬの一端部と交差するように形成される。第１リペア配線部３６０は、第１、第２、第３及び第４ダミーバッファ部６３０、６４０、６５０、６６０と電気的に接続される第１及び第２リペア配線３６１、３６２を含む。
【００６２】
第２、第３及び第４周辺領域ＰＡ２、ＰＡ３、ＰＡ４には第１、第２、第３及び第４ダミーバッファ部６３０、６４０、６５０、６６０を通じて第１リペア配線部３６０と電気的に接続される第２リペア配線部３７０が形成される。第２リペア配線部３７０は、データ配線ＤＬの他端部と交差するように形成される。第２リペア配線部３７０は、第１リペア配線３６１と電気的に接続された第３リペア配線３７１及び第２リペア配線３６２と電気的に接続された第４リペア配線３７２を含む。
【００６３】
図７を参照すると、第１ダミーバッファ部６３０は、第１ダミーバッファ６３１及び第１制御配線６３２を含み、第２ダミーバッファ部６４０は、第２ダミーバッファ６４１及び第２制御配線６４２を含む。
【００６４】
第１ダミーバッファ６３１の第１入力端子は、第１リペア配線３６１と電気的に接続され、第１ダミーバッファ６３１の出力端子は、第３リペア配線３７１と電気的に接続される。第２ダミーバッファ６４１の第２入力端子は、第２リペア配線３６２と電気的に接続され、第２ダミーバッファ６４１の第２出力端子は、第４リペア配線３７２と電気的に接続される。この場合、第４リペア配線３７２は、第２ダミーバッファ６４１の第２出力端子と第１データ駆動チップＩＣ１とを電気的に接続するブリッジ配線３７２ａを含む。
【００６５】
第１制御配線６３２は、第１ダミーバッファ６３１の第１電源端子と電気的に接続され、第１ダミーバッファ６３１に駆動電圧を印加する。第２制御配線６４２は、第２ダミーバッファ６４１の第２電源端子と電気的に接続され、第２ダミーバッファ６４１に駆動電圧を印加する。
【００６６】
示されてはいないが、第７及び第８データ駆動チップＩＣ７、ＩＣ８に内蔵された第３及び第４ダミーバッファ６５０、６６０も、第１及び第２ダミーバッファ部６３０、６４０と同一の構成を有し、それにより、第３及び第４ダミーバッファ部６５０、６６０に対する詳細な説明は省略する。
【００６７】
図８は図７に示されたダミーバッファ部に対する詳細な回路図である。
【００６８】
図７及び図８を参照すると、第１ダミーバッファ部６３０は、第１ダミーバッファ６３１及び第１制御配線６３２を含み、第２ダミーバッファ部６４０は、第２ダミーバッファ６４１及び第２制御配線６４２を含む。
【００６９】
第１ダミーバッファ６３１の第１入力端子Ｔ１は、第１リペア配線３６１と電気的に接続されてデータ信号が入力され、第１ダミーバッファ６３１の第１出力端子Ｔ３は、第３リペア配線３７１と電気的接続され、第１ダミーバッファ６３１で増幅されたデータ信号を第３リペア配線３７１に出力する。
【００７０】
第２ダミーバッファ６４１の第２入力端子Ｔ２は、リペア配線３６２と電気的に接続されてデータ信号が入力され、第２ダミーバッファ６４１の第２出力端子Ｔ４は、第４リペア配線３７２のブリッジ配線３７２ａと電気的に接続され、第２ダミーバッファ６４１で増幅されたデータ信号を第４リペア配線３７２に出力する。第２ダミーバッファ６４１で増幅されたデータ信号は、第１ダミーバッファ部６３０を経由して第４リペア配線３７２に伝達される。
【００７１】
第１制御配線６３２は、第１ダミーバッファ６３１の第１電源端子Ｔ５と外部から駆動電圧が印加される第１外部端子Ｔ７とを電気的に接続する。第２制御配線６４２は、第２ダミーバッファ６４１の第２電源端子Ｔ６と外部から駆動電圧が印加される第２外部端子Ｔ８とを電気的に接続する。
【００７２】
第１及び第２ダミーバッファ６３１、６４２は、第１及び第２外部端子Ｔ７、Ｔ８に駆動電圧が印加されると、第１及び第２制御配線６３２、６４２を通じて第１及び第２電源端子Ｔ５、Ｔ６に駆動電源が印加する。この場合、第１及び第２ダミーバッファ６３１、６４１はデセイブルされる。一方、第１及び第２制御配線６３２、６４２が電気的にオープンすることにより、駆動電圧が第１及び第２ダミーバッファ６３１、６４１に印加されないと、第１及び第２ダミーバッファ６３１、６４１はイネイブルされる。
【００７３】
即ち、第１及び第２ダミーバッファ６３１、６４１がイネイブル状態になると、第１及び第２入力端子Ｔ１、Ｔ２に入力されたデータ信号はそれぞれ増幅されて、第１及び第２出力端子Ｔ３、Ｔ４に出力される。
【００７４】
図９は、図６に示された表示装置のリペア方法を説明するための概略図である。
【００７５】
図６及び図９を参照すると、表示装置は製造工程上でＭ番目のデータ配線ＤＬＭにオープン不良ＥＭが発生した。Ｍ番目のデータ配線ＤＬＭをリペアする方法は次のようである。
【００７６】
まず、Ｍ番目のデータ配線ＤＬＭと第１及び第２リペア配線部３６０、３７０とを電気的にショートさせる短絡工程を実施する。
【００７７】
具体的に、Ｍ番目のデータ配線ＤＬＭの一端部と第２リペア配線３６２とが重畳（オーバーラップ）する部分をレーザでショートさせて第１短絡部Ｓ１を形成する。Ｍ番目のデータ配線ＤＬＭの他端部と第４リペア配線３７２とが重畳する部分をレーザでショートさせて第２短絡部Ｓ２を形成する。
【００７８】
次に、表示装置の平面図を見たときに、左側に形成された第１または第２ダミーバッファ部６３０、６４０と、右側に形成された第３または第４ダミーバッファ６５０、６６０のうち、Ｍ番目のデータ配線ＤＬＭと近接した第２ダミーバッファ部６４０を通じてリペアするために、次のような切断工程を実施する。
【００７９】
具体的に、第１短絡部Ｓ１と第３ダミーバッファ部６５０とを電気的に接続する第２リペア配線３６２の一部分を切断して第１切断部Ｃ１を形成する。第１切断部Ｃ１によって、第２リペア配線３６２と第３ダミーバッファ部６５０とは電気的にオープンされる。
【００８０】
第１切断部Ｃ１と第２短絡部Ｓ２との間に形成された第４リペア配線３７２の一部分を切断して第２切断部Ｃ２を形成する。第２切断部Ｃ２によって、第２短絡部Ｓ２と第３ダミーバッファ部６５０とは電気的にオープンされる。Ｍ番目のデータ配線ＤＬＭは、第１及び第２短絡部Ｓ１、Ｓ２を通じて第２ダミーバッファ部６４０と電気的に接続される。
【００８１】
次に、第２リペア配線３６２及び第４リペア配線３７２と電気的に接続された第２ダミーバッファ部６４０の第２ダミーバッファ６４１の動作をイネイブルさせる。
【００８２】
具体的に、第２ダミーバッファ６４１に駆動電圧を印加する第２制御配線６４２を切断して第３切断部Ｃ３を形成する。第２ダミーバッファ６４１は、駆動電圧が印加されるとデセイブルされ、駆動電圧が遮断されるとイネイブルされる駆動特性を有する。
【００８３】
第３切断部Ｃ３によって、第２制御配線６４２を通じて第２ダミーバッファ６４１に印加される駆動電圧が遮断されることにより、第２ダミーバッファ６４１はイネイブルされ、第２リペア配線３６２を通じて入力されたデータ信号は、第２ダミーバッファ６４１で所定レベルに増幅され、第４リペア配線３７２に出力される。
【００８４】
結果的に、オープン不良ＥＭの上の部分に形成されたＭ番目のデータ配線ＤＬＭには、第２データ駆動チップＩＣ２から出力されたデータ信号が印加される。第２データ駆動チップＩＣ２から出力されたデータ信号は、第１短絡部Ｓ１を通じて第２ダミーバッファ６４１に入力され、第２ダミーバッファ６４１で増幅され出力されたデータ信号は、第２周辺領域ＰＡ２に形成された第４リペア配線３７２と第４周辺領域ＰＡ４に形成された第２短絡部Ｓ２とを経由してオープン不良ＥＭの上の部分に形成されたＭ番目のデータ配線ＤＬＭに印加される。
【００８５】
従って、オープン不良が発生したＭ番目のデータ配線ＤＬＭにデータ信号を印加することができるようになる。前記のようなリペア方式によると、全部で４個のデータ配線をリペアすることができる。
【産業上の利用可能性】
【００８６】
以上で説明したように、本発明によると、データ駆動チップが表示パネル上に直接実装されるＣＯＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）構造の表示装置において、データ駆動チップ内にデータ配線をリペアするためのダミーバッファを内蔵することで、ＣＯＧ構造での配線不良を容易にリペアすることができる。
【００８７】
以上、本発明の実施形態について詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００８８】
【図１】本発明の一実施形態による表示装置の平面図である。
【図２】図１に示された表示装置の拡大図である。
【図３】本発明の他の実施形態による表示装置の平面図である。
【図４】図３に示されたダミーバッファ部に対する詳細な回路図である。
【図５】図１に示された表示装置のリペア方法を説明するための概略図である。
【図６】本発明のさらに他の実施形態による表示装置の平面図である。
【図７】図６に示された表示装置の拡大図である。
【図８】図７に示されたダミーバッファ部に対する詳細な回路図である。
【図９】図６に示された表示装置のリペア方法を説明するための概略図である。
【符号の説明】
【００８９】
１００  印刷回路基板
２００  フレキシブル印刷回路基板
３００  表示基板
４００  対向基板
５００  表示パネル
３３０、３４０  第１、第２リペア配線部
６１０、６２０  第１、第２ダミーバッファ部
６１１、６１２  第１、第２ダミーバッファ
６１４、６１５  第１、第２制御配線
Ｓ１、Ｓ２  第１、第２短絡部
Ｃ１、Ｃ２、Ｃ３  第１、第２、第３切断部
【図１】
0005405726.tif 000002
【図２】
0005405726.tif 000003
【図３】
0005405726.tif 000004
【図４】
0005405726.tif 000005
【図５】
0005405726.tif 000006
【図６】
0005405726.tif 000007
【図７】
0005405726.tif 000008
【図８】
0005405726.tif 000009
【図９】
0005405726.tif 000010