(57)【特許請求の範囲】
【請求項１】
電源電圧と、正極側地絡抵抗電圧と、負極側地絡抵抗電圧とが設定されるフライングキャパシタを用いて絶縁状態を計測する絶縁計測装置であって、
前記フライングキャパシタである第１のキャパシタを備える計測回路と、
前記第１のキャパシタに設定された電圧を読み込み絶縁状態を判定するとともに、前記電源電圧と、前記正極側地絡抵抗電圧と、前記負極側地絡抵抗電圧とを前記第１のキャパシタに設定するときの経路構成を制御する制御手段と、
前記計測回路と前記制御手段との経路の間に設けられ、前記計測回路と前記制御手段との経路を遮断するスイッチ手段と、
前記スイッチ手段と前記制御手段との間の経路と、接地との間に設けられた第２のキャパシタとを備え、
前記制御手段は、前記第１のキャパシタに設定された電圧を読み込むときに、前記スイッチ手段を前記第１のキャパシタが放電しきらない短い期間だけオンして前記第２のキャパシタに対して前記第１のキャパシタに設定された電圧に対応した電圧を設定したあとに、前記スイッチ手段をオフとして前記第２のキャパシタに設定された電圧を読み込むとともに、前記第１のキャパシタに設定された電圧に対応した電荷を放電するように前記計測回路の経路構成を制御し、
前記計測回路において、前記第１のキャパシタの電荷を放電するように制御された経路の抵抗値が、前記電圧の読み込み期間において前記第１のキャパシタに設定された電圧に対応した電荷が放電可能に設定されていることを特徴とする絶縁計測装置。
【請求項２】
前記制御手段は、前記第２のキャパシタに設定された電圧を読み込んだ後、前記スイッチ手段をオンして前記第２のキャパシタに設定された電圧に対応する電荷を放電することを特徴とする請求項１に記載の絶縁計測装置。
【請求項３】
電源電圧と、正極側地絡抵抗電圧と、負極側地絡抵抗電圧とが設定されるフライングキャパシタを用いて絶縁状態を計測する絶縁計測装置であって、
前記フライングキャパシタである第１のキャパシタを備える計測回路と、
前記第１のキャパシタに設定された電圧を読み込み絶縁状態を判定するとともに、前記電源電圧と、前記正極側地絡抵抗電圧と、前記負極側地絡抵抗電圧とを前記第１のキャパシタに設定するときの経路構成を制御する制御手段と、
前記計測回路と前記制御手段との間の経路と、接地との間に設けられ、前記第１のキャパシタに電圧が設定されるときに電圧が設定される第２のキャパシタとを備え、
前記制御手段は、前記第２のキャパシタに設定された電圧を読み込む動作を開始するときに、前記第１のキャパシタと前記第２のキャパシタの電荷を放電する経路を構成し、絶縁状態を計測する際に、前記第２のキャパシタに設定された電圧の計測期間中における放電に伴う電圧の低下を補償し、
前記計測回路において、前記第１のキャパシタの電荷を放電するように制御された経路の抵抗値が、前記電圧の読み込み期間において前記第１のキャパシタに設定された電圧に対応した電荷が前記第２のキャパシタの電圧計測期間が終了するまでに放電可能に設定されていることを特徴とする絶縁計測装置。
【請求項４】
前記制御手段は、前記第１のキャパシタに電圧を設定する際に、前記第１のキャパシタがフル充電しない第１の所定時間だけ充電した後に、第２の所定時間だけ放電し、
前記第１のキャパシタに設定された電圧を読み込み前記第１のキャパシタがフル充電したときに設定される電圧を算定するときに、前記第１のキャパシタに設定された電圧を読み込んだ値に対して、前記第１の所定時間における充電率と前記第２の所定時間の放電率とを反映させることで前記第１のキャパシタがフル充電したときに設定される電圧を算出することを特徴とする請求項１から３までのいずれかに記載の絶縁計測装置。
【請求項５】
前記第２の所定時間は、前記第１のキャパシタに仕様誤差ゼロの基準品を使用したと仮定したときの電圧推移と仕様誤差プラス最大のプラスバラツキ品を使用したと仮定したときの電圧推移とが一致する第１の一致点までの放電開始からの時間であることを特徴とする請求項４に記載の絶縁計測装置。
【請求項６】
前記第２の所定時間は、前記第１のキャパシタに仕様誤差ゼロの基準品を使用したと仮定したときの充電開始からの電圧推移と仕様誤差マイナス最大のマイナスバラツキ品を使用したと仮定したときの充電開始からの電圧推移とが一致する第２の一致点までの放電開始からの時間であることを特徴とする請求項４に記載の絶縁計測装置。
【請求項７】
前記第１のキャパシタに仕様誤差ゼロの基準品を使用したと仮定したときの充電開始からの電圧推移と仕様誤差プラス最大のプラスバラツキ品を使用したと仮定したときの充電開始からの電圧推移とが一致する点を第１の一致点とし、
前記第１のキャパシタに仕様誤差ゼロの基準品を使用したと仮定したときの充電開始からの電圧推移と仕様誤差マイナス最大のマイナスバラツキ品を使用したと仮定したときの充電開始からの電圧推移とが一致する点を第２の一致点としたときにおいて、
前記第２の所定時間は、放電開始から前記第１の一致点と前記第２の一致点との間の点までに設定されることを特徴とする請求項４に記載の絶縁計測装置。
【請求項８】
前記第１のキャパシタは、セラミックスコンデンサまたはフィルムコンデンサであることを特徴とする請求項４から７までのいずれかに記載の絶縁計測装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁計測装置に係り、例えば、フライングキャパシタを用いて絶縁抵抗を測定することのできる絶縁計測装置に関する。
【背景技術】
【０００２】
自動車においては、従来よりライト点灯システムやエアコンなどの電装品に電力を供給したり充電したりするためにバッテリが搭載されており、現代の自動車は電力なくしては機能しないといっても過言でない程に電力に依存するようになっている。
【０００３】
さらに、地球温暖化対策等の観点から排気ガスに対する規制が強化されつつあり、一部の自動車メーカにあっては、既に消費燃料低減のためエンジンと電池とを駆動力に用いたハイブリット車を市場に投入している。そして、この動きはますます加速して、多くの自動車で駆動力に電池が使用されるようになりつつある。
【０００４】
このような背景において、自動車メーカは、今まで以上に電力管理が重要になってきている。特に、駆動用に高出力の電池を搭載する場合、従来の電圧と比べて非常に高い電圧になっており絶縁が劣化した場合に感電する可能性が高い。このため、今まで以上に絶縁状態に対する監視が重要になっている。
【０００５】
絶縁状態を判定する技術として様々なものが導入されているが、例えばフライングキャパシタ方式の絶縁計測回路がある（特許文献１参照）。図１は、特許文献１に開示の絶縁計測回路１１０の回路図を示している。また、図２は、判定制御部１３０のＡＤによるデータの読み込み（以下、「ＡＤ読み込み」という）を説明するタイムチャートである。
【０００６】
この絶縁計測回路１１０は、検出回路１２０と判定制御部１３０とから構成され、電源Ｖの絶縁状態を検知する。検出回路１２０は、接地電位から浮かせた状態のコンデンサ（フライングキャパシタ）Ｃ１１と、第１から第６の抵抗Ｒ１１〜Ｒ１６及び第１から第５のスイッチング素子ＳＷ１１〜ＳＷ１５を備えている。第１から第５のスイッチング素子ＳＷ１１〜ＳＷ１５は、例えば、光ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。第１の抵抗Ｒ１１及び第２の抵抗Ｒ１２は、スイッチショート故障の場合でもシステムの絶縁を低下させないよう、非常に大きな抵抗値とすることが望まれている。
【０００７】
そして、判定制御部１３０は第１及び第２のスイッチＳＷ１１、ＳＷ１２をオンして、電源Ｖの正極側から負極側に、第１のスイッチＳＷ１１、第１のダイオードＤ１１、抵抗Ｒ１１、キャパシタＣ１１、及び第２のスイッチＳＷ１２による経路を形成して、キャパシタＣ１１に電源Ｖの電圧（その電圧を「高圧電圧Ｖ１０」という）を設定する。そして、第１及び第２のスイッチＳＷ１１、ＳＷ１２がオフして第３及び第４のスイッチＳＷ１３、ＳＷ１４がオンすると（図２のＴ１１）、キャパシタＣ１１、第２のダイオードＤ１２、第２の抵抗Ｒ１２、第３のスイッチＳＷ１３、第３の抵抗Ｒ１３、第４の抵抗Ｒ１４、第４のスイッチＳＷ１４により閉回路が形成され、第２の抵抗Ｒ１２、第３の抵抗Ｒ１３及び第４の抵抗Ｒ１４によって分圧された電圧が、
Ｖ１０×Ｒ１３／（Ｒ１２＋Ｒ１３＋Ｒ１４）
として、第６の抵抗Ｒ１６を通って判定制御部１３０（入力ポートＡＤ）に入力され計測される。なお、第６の抵抗Ｒ１６と入力ポートＡＤの間の経路途中に、第３のダイオードＤ１３のカソードが接続され、その第３のダイオードＤ１３のアノードは接地電位に接続されている。計測が終了したら、第３のスイッチＳＷ１３がオフされるとともに放電用スイッチである第５のスイッチＳＷ１５がオンされて（図２のＴ１２）、キャパシタＣ１１の電荷は第５の抵抗Ｒ１５及び第４のスイッチＳＷ１４の第４の抵抗Ｒ１４を通り放電される（図２のＴ１２〜Ｔ１３）。放電が終了すると（図２のＴ１３）、第４のスイッチＳＷ１４がオフとなる。
【０００８】
つぎに、判定制御部１３０は、キャパシタＣ１１の一方の端子を第４の抵抗Ｒ１４を介し接地した状態で充電してキャパシタＣ１１に設定された電圧を計測する。具体的には、まず、判定制御部１３０は、第１のスイッチＳＷ１１と第４のスイッチＳＷ１４をオンする。そのオンによって、接地電位から、負極側地絡抵抗ＲＬｎ、電源Ｖ、第１のスイッチＳＷ１１、第１のダイオードＤ１１、第１の抵抗Ｒ１１、キャパシタＣ１１、第４のスイッチＳＷ１４、第４の抵抗Ｒ１４、接地電位との経路が形成される。このとき、キャパシタＣ１１には充電電圧ＶＣ１１（負極側地絡抵抗電圧）が設定される。そして、第１のスイッチＳＷ１１をオフし、第３のスイッチＳＷ１３をオンすると、上記同様にキャパシタＣ１１に設定された充電電圧ＶＣ１１の分圧された電圧が、
ＶＣ１１×Ｒ１３／（Ｒ１２＋Ｒ１３＋Ｒ１４）
として、第６の抵抗Ｒ１６を通って判定制御部１３０に入力され計測される。計測が終了したら、第３のスイッチＳＷ１３がオフされるとともに第５のスイッチＳＷ１５がオンされて、キャパシタＣ１１の電荷は第５の抵抗Ｒ１５及び第４の抵抗Ｒ１４を通り放電される。
【０００９】
つぎに、判定制御部１３０は、第２のスイッチＳＷ１２と第３のスイッチＳＷ１３をオンする。そのオンによって、接地電位から、第３の抵抗Ｒ１３、第３のスイッチＳＷ１３、第１のダイオードＤ１１、第１の抵抗Ｒ１１、キャパシタＣ１１、第２のスイッチＳＷ１２、電源Ｖ、正極側地絡抵抗ＲＬｐ、接地電位との経路が形成される。このとき、キャパシタＣ１１には充電電圧ＶＣ１２（正極側地絡抵抗電圧）が設定される。そして、第２のスイッチＳＷ１２をオフし、第４のスイッチＳＷ１４をオンすると、上記同様にキャパシタＣ１１に設定された充電電圧ＶＣ１２の分圧された電圧が、
ＶＣ１２×Ｒ１３／（Ｒ１２＋Ｒ１３＋Ｒ１４）
として、第６の抵抗Ｒ１６を通って判定制御部１３０に入力され計測される。計測が終了したら、第３のスイッチＳＷ１３がオフされるとともに第５のスイッチＳＷ１５がオンされてキャパシタＣ１１の電荷は第５の抵抗Ｒ１５及び第４の抵抗Ｒ１４を通り放電される。
【００１０】
つづいて、判定制御部１３０は、計算式（ＶＣ１１＋ＶＣ１２）／Ｖ１０で絶縁抵抗換算して、地絡抵抗ＲＬがどのようになっているかを、所定のテーブルを参照して検出している。検出した地絡抵抗ＲＬが所定の閾値ＲＬｙ以下の場合は、判定制御部１３０は絶縁が劣化していると判断して所定の警告を発する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−１７０１０３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、判定制御部１３０がＡＤ読み込み中においては、第３のスイッチＳＷ１３及び第４のスイッチＳＷ１４がオンとなるが、キャパシタＣ１１の電荷が放電してしまうと検出精度が低下してしまう。そこで、第２〜第４の抵抗Ｒ１２〜Ｒ１４の時定数（Ｒ１２＋Ｒ１３＋Ｒ１４の時定数）は、ＡＤ読み込み中に放電しないように大きな値に設定する必要がある。一方で、計測終了後、キャパシタＣ１１の電荷を放電する必要がある。そのため、放電回路として第５の抵抗Ｒ１５及び第５のスイッチＳＷ１５を設け第４のスイッチＳＷ１４と第５のスイッチＳＷ１５とを同時にオンさせて、計測終了後のキャパシタＣ１１の電荷を急速に放電させている。
【００１３】
ここで、第５のスイッチＳＷ１５及び第５の抵抗Ｒ１５からなる放電回路には、高耐圧の絶縁素子である光ＭＯＳＦＥＴが必要となるため、コストが高くなってしまい別の技術が求められていた。また、上記の様な放電回路を新たに設けた場合、高圧回路が拡張されてしまい、安全性の観点からより慎重な設計・構成が求められ、やはりコスト高になってしまうという課題があった。
【００１４】
本発明は、このような状況に鑑みてなされたものであり、フライングキャパシタ方式の絶縁計測装置を、検出精度を確保しつつ計測時間を短縮し低コストで実現する技術を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明のある態様は、絶縁計測装置に関する。この絶縁計測装置は、電源電圧と、正極側地絡抵抗電圧と、負極側地絡抵抗電圧とが設定されるフライングキャパシタを用いて絶縁状態を計測する絶縁計測装置であって、前記フライングキャパシタである第１のキャパシタを備える計測回路と、前記第１のキャパシタに設定された電圧を読み込み絶縁状態を判定するとともに、前記電源電圧と、前記正極側地絡抵抗電圧と、前記負極側地絡抵抗電圧とを前記第１のキャパシタに設定するときの経路構成を制御する制御手段と、前記計測回路と前記制御手段との経路の間に設けられ、前記計測回路と前記制御手段との経路を遮断するスイッチ手段と、前記スイッチ手段と前記制御手段との間の経路と、接地との間に設けられた第２のキャパシタとを備え、前記制御手段は、前記第１のキャパシタに設定された電圧を読み込むときに、前記スイッチ手段を前記第１のキャパシタが放電しきらない短い期間だけオンして前記第２のキャパシタに対して前記第１のキャパシタに設定された電圧に対応した電圧を設定したあとに、前記スイッチ手段をオフとして前記第２のキャパシタに設定された電圧を読み込むとともに、前記第１のキャパシタに設定された電圧に対応した電荷を放電するように前記計測回路の経路構成を制御し、前記計測回路において、前記第１のキャパシタの電荷を放電するように制御された経路の抵抗値が、前記電圧の読み込み期間において前記第１のキャパシタに設定された電圧に対応した電荷が放電可能に設定されている。
また、前記制御手段は、前記第２のキャパシタに設定された電圧を読み込んだ後、前記スイッチ手段をオンして前記第２のキャパシタに設定された電圧に対応する電荷を放電してもよい。
本発明の別の態様は、絶縁計測装置に関する。この絶縁計測装置は、電源電圧と、正極側地絡抵抗電圧と、負極側地絡抵抗電圧とが設定されるフライングキャパシタを用いて絶縁状態を計測する絶縁計測装置であって、前記フライングキャパシタである第１のキャパシタを備える計測回路と、前記第１のキャパシタに設定された電圧を読み込み絶縁状態を判定するとともに、前記電源電圧と、前記正極側地絡抵抗電圧と、前記負極側地絡抵抗電圧とを前記第１のキャパシタに設定するときの経路構成を制御する制御手段と、前記計測回路と前記制御手段との間の経路と、接地との間に設けられ、前記第１のキャパシタに電圧が設定されるときに電圧が設定される第２のキャパシタとを備え、前記制御手段は、前記第２のキャパシタに設定された電圧を読み込む動作を開始するときに、前記第１のキャパシタと前記第２のキャパシタの電荷を放電する経路を構成し、絶縁状態を計測する際に、前記第２のキャパシタに設定された電圧の計測期間中における放電に伴う電圧の低下を補償し、前記計測回路において、前記第１のキャパシタの電荷を放電するように制御された経路の抵抗値が、前記電圧の読み込み期間において前記第１のキャパシタに設定された電圧に対応した電荷が前記第２のキャパシタの電圧計測期間が終了するまでに放電可能に設定されている。
また、前記制御手段は、前記第１のキャパシタに電圧を設定する際に、前記第１のキャパシタがフル充電しない第１の所定時間だけ充電した後に、第２の所定時間だけ放電し、
前記第１のキャパシタに設定された電圧を読み込み前記第１のキャパシタがフル充電したときに設定される電圧を算定するときに、前記第１のキャパシタに設定された電圧を読み込んだ値に対して、前記第１の所定時間における充電率と前記第２の所定時間の放電率とを反映させることで前記第１のキャパシタがフル充電したときに設定される電圧を算出してもよい。
また、前記第２の所定時間は、前記第１のキャパシタに仕様誤差ゼロの基準品を使用したと仮定したときの電圧推移と仕様誤差プラス最大のプラスバラツキ品を使用したと仮定したときの電圧推移とが一致する第１の一致点までの放電開始からの時間であってもよい。
また、前記第２の所定時間は、前記第１のキャパシタに仕様誤差ゼロの基準品を使用したと仮定したときの充電開始からの電圧推移と仕様誤差マイナス最大のマイナスバラツキ品を使用したと仮定したときの充電開始からの電圧推移とが一致する第２の一致点までの放電開始からの時間であってもよい。
また、前記第１のキャパシタに仕様誤差ゼロの基準品を使用したと仮定したときの充電開始からの電圧推移と仕様誤差プラス最大のプラスバラツキ品を使用したと仮定したときの充電開始からの電圧推移とが一致する点を第１の一致点とし、前記第１のキャパシタに仕様誤差ゼロの基準品を使用したと仮定したときの充電開始からの電圧推移と仕様誤差マイナス最大のマイナスバラツキ品を使用したと仮定したときの充電開始からの電圧推移とが一致する点を第２の一致点としたときにおいて、前記第２の所定時間は、放電開始から前記第１の一致点と前記第２の一致点との間の点までに設定されてもよい。
また、前記第１のキャパシタは、セラミックスコンデンサまたはフィルムコンデンサであってもよい。
【発明の効果】
【００１６】
本発明によれば、フライングキャパシタ方式の絶縁計測装置を、検出精度を確保しつつ計測時間を短縮し安価で実現する技術を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】従来技術に係る、フライングキャパシタ方式の絶縁計測回路を示す図である。
【図２】従来技術に係る、フライングキャパシタ方式の絶縁計測回路におけるＡＤ読み込み処理のタイムチャートを示す図である。
【図３】第１の実施形態に係る、フライングキャパシタ方式の絶縁計測回路の構成を示す回路図である。
【図４】第１の実施形態に係る、フライングキャパシタ方式の絶縁計測回路におけるＡＤ読み込み処理のタイムチャートを示す図である。
【図５】第２の実施形態の前提技術に係る、フライングキャパシタ方式の絶縁計測回路の構成を示す回路図である。
【図６】第２の実施形態の前提技術に係る、フライングキャパシタ方式の絶縁計測回路の構成における充電電圧の影響を示す図である。
【図７】第２の実施形態に係る、フライングキャパシタ方式の絶縁計測回路の構成を示す回路図である。
【図８】第３の実施形態に係る、フライングキャパシタ方式の絶縁計測回路の構成を示す回路図である。
【図９】第３の実施形態に係る、フライングキャパシタ方式の絶縁計測回路におけるＡＤ読み込み処理のタイムチャートを示す図である。
【図１０】第４の実施形態に係る、計測手法を説明するための電圧推移のグラフである。
【図１１】第４の実施形態に係る、プラス最大品と基準品の各電圧推移の計測結果を示すグラフである。
【図１２】第４の実施形態に係る、プラス最大品と基準品の各電圧推移の計測結果を示すグラフである。
【発明を実施するための形態】
【００１８】
以下、発明を実施するための形態（以下、「実施形態」という）を、図面を参照しつつ説明する。以下に説明する第１の実施形態では、図１の従来技術で示した放電用回路である第５のスイッチＳＷ１５及び第５の抵抗Ｒ１５を省き、入力ポートＡＤへの入力ラインにＡＤ読み込みスイッチＳＷａとして低圧用アナログスイッチを追加する。さらに、フィルタを兼ねるＡＤ読み込み用キャパシタＣａを設け、サンプル及びホールド回路を構成する。また、第２の実施形態では、第１の実施形態の変形例として、測定系（検出回路）のダイオードを省略する回路を提案する。さらに、第３の実施形態では、第２の実施形態の変形例として、ＡＤ読み込みスイッチＳＷａを省き、ＡＤ読み込み用キャパシタＣａの読み込み中の電荷放電を計測手段において補正を行う回路を提案する。
【００１９】
＜第１の実施形態＞
図３は、本実施形態に係る絶縁計測回路１０の構成を示す回路図である。図示のように、絶縁計測回路１０は、検出回路２０と判定制御部３０とから構成され、検出回路２０に接続される高圧の電源Ｖの絶縁状態を調べることで漏電を検知する。ここでは、電源Ｖの正極側の絶縁抵抗である正極側地絡抵抗ＲＬｐと負極側の絶縁抵抗である負極側地絡抵抗ＲＬｎの絶縁状態を検知する。
【００２０】
判定制御部３０は、入力ポートＡＤを備え、入力ポートＡＤに入力された電圧をＡＤ変換して計測する電圧計測機能と、後述する検出回路２０に備わる第１から第４のスイッチＳＷ１〜ＳＷ４の開閉を制御する機能を備える。さらに、判定制御部３０は、入力ポートＡＤに入力された電圧を、所定の計算式で絶縁抵抗換算を行う。なお、判定制御部３０は、絶縁抵抗換算のために絶縁抵抗値を所定のテーブルとして備えており、そのテーブルを参照して特定する。
【００２１】
検出回路２０では、電源Ｖの正極側から負極側に順に、第１のスイッチＳＷ１と、第１のダイオードＤ１と、第１の抵抗Ｒ１と、キャパシタＣ１、第２のスイッチＳＷ２が直列に配置されている。なお、以下の説明で抵抗の値は、符号と同じ表記として説明する（例えば、第１の抵抗Ｒ１では、抵抗値はＲ１とする）。
【００２２】
検出回路２０は、フライングキャパシタであるコンデンサＣ１と、第１から第４の抵抗Ｒ１〜Ｒ４と、第１から第４のスイッチング素子ＳＷ１〜ＳＷ４と、ＡＤ読み込みスイッチＳＷａ及びＡＤ読み込み用キャパシタＣａとを備えている。第１から第４のスイッチング素子ＳＷ１〜ＳＷ４は、例えば、光ＭＯＳＦＥＴであり、耐高圧・絶縁特性を有している。ＡＤ読み込みスイッチＳＷａは、比較的安価な低圧用アナログスイッチもしくはＦＥＴ等を用いたディスクリート構成でよい。
【００２３】
具体的には、電源Ｖの高圧側から低圧側に、第１のスイッチＳＷ１と、第１のダイオードＤ１と、第１の抵抗Ｒ１と、キャパシタＣ１と、第２のスイッチＳＷ２とが直列に接続され配置されている。第１のダイオードＤ１の整流方向は、第１のスイッチＳＷ１から第１の抵抗Ｒ１へ向かう方向である。つまり、第１のダイオードＤ１のアノードは第１のスイッチＳＷ１に接続され、第１のダイオードＤ１のカソードは第１の抵抗Ｒ１を介してキャパシタＣ１の高圧側の端子に接続される。
【００２４】
また、第１のダイオードＤ１と第１の抵抗Ｒ１とを備える経路と並列になるように、第１のダイオードＤ１のアノード側から第２の抵抗Ｒ２および第２のダイオードＤ２が設けられている。第２のダイオードＤ２のカソードが第２の抵抗Ｒ２に接続され、第２のダイオードＤ２のアノードは、キャパシタＣ１の高圧側の端子に接続されている。
【００２５】
さらに、第１のダイオードＤ１のアノードからキャパシタＣ１の低圧側の端子に、第３のスイッチＳＷ３と、第３の抵抗Ｒ３と、第４の抵抗Ｒ４と、第４のスイッチＳＷ４とが直列に接続されている。また、第３の抵抗Ｒ３と第４の抵抗Ｒ４との間の経路は接地されている。
【００２６】
さらにまた、第３のスイッチＳＷ３と第３の抵抗Ｒ３との間の経路からは、判定制御部３０の入力ポートＡＤに接続する経路が形成されている。具体的には、第３のスイッチＳＷ３と第３の抵抗Ｒ３との間から入力ポートＡＤまで順に、ＡＤ読み込み用の保護抵抗としての第５の抵抗Ｒ５及びＡＤ読み込みスイッチＳＷａが直列に設けられている。そして、ＡＤ読み込みスイッチＳＷａの入力ポートＡＤ側部分と接地との間にはＡＤ読み込み用キャパシタＣａが設けられている。
【００２７】
ここで、第２の抵抗Ｒ２、第３の抵抗Ｒ３、第４の抵抗Ｒ４は、後述するＣ１充電電圧測定サイクルの時間内において、キャパシタＣ１の電荷が完全に放電できるように、従来技術と比べて小さい抵抗値に設定する。
【００２８】
つぎに、この絶縁計測回路１０におけるデータの読み込み（ＡＤ読み込み）について説明する。図４は、本実施形態に係る判定制御部３０のＡＤ読み込みを説明するタイムチャートである。このタイムチャートは、キャパシタＣ１に電圧（データ）が設定された後の処理を示している。
【００２９】
１）高圧電圧Ｖ０測定モード：
まず、ＡＤ読み込みの処理に先立ち、判定制御部３０は、第１及び第２のスイッチＳＷ１、ＳＷ２をオンして、電源Ｖの正極側から負極側に、第１のスイッチＳＷ１、第１のダイオードＤ１、抵抗Ｒ１、キャパシタＣ１、及び第２のスイッチＳＷ２による経路を形成して、キャパシタＣ１に電源Ｖの電圧を設定する。
【００３０】
つぎに、判定制御部３０は、第１及び第２のスイッチＳＷ１、ＳＷ２をオフして第３及び第４のスイッチＳＷ３、ＳＷ４をオンする（図４のＴ１）。さらに、判定制御部３０は、ＡＤ読み込みスイッチＳＷａを非常に短い時間（図４のＴ１〜Ｔ２の期間）だけ、例えば２００〜３００μｓ程度だけオンする。ＡＤ読み込みスイッチＳＷａがオンの期間（図４のＴ１〜Ｔ２）において、キャパシタＣ１に設定された電圧の分圧された電圧が、ＡＤ読み込み用キャパシタＣａに設定される。具体的には、図４のＡＤ入力のタイムチャートに示すように、ＡＤ読み込み用キャパシタＣａに電荷が蓄積されるに従って、入力ポートＡＤの電位が上昇する。このとき、キャパシタＣ１の電荷は放電するが、非常に短い期間であるため、計測には実質的に問題が生じない。
【００３１】
そして、ＡＤ読み込みスイッチＳＷａがオフすると（図４のＴ２）、ＡＤ読み込み用キャパシタＣａの電位はホールドされ、判定制御部３０は、ＡＤ読み込みスイッチＳＷａがオフとなっている所定期間（図４のＴ２〜Ｔ３）において、入力ポートＡＤに入力される電位を読み込む。
【００３２】
このとき、第３のスイッチＳＷ３及び第４のスイッチＳＷ４はオンのままでありかつＡＤ読み込み用キャパシタＣａと電気的に分離された状態であり、キャパシタＣ１の電荷は徐々に放電される。上述したように、第２の抵抗Ｒ２、第３の抵抗Ｒ３、第４の抵抗Ｒ４を十分に小さい値に設定することで、所望の短時間内に放電が完了する。なお、つぎのＡＤ読み込みスイッチＳＷａがオンの期間（図４のＴ３〜Ｔ４）まで放電がずれ込んでも問題はない。
【００３３】
そして、ＡＤ読み込みが終了すると（図４のＴ３）、判定制御部３０はＡＤ読み込みスイッチＳＷａをオンする。このとき第３のスイッチＳＷ３及び第４のスイッチＳＷ４はオンのままである。すると、キャパシタＣ１の電荷の放電が完了していなければその放電が継続されると共に、ＡＤ読み込み用キャパシタＣａに蓄積された電荷がＡＤ読み込みスイッチＳＷａ及び第３の抵抗Ｒ３等を介して接地に放電される。なお、第３のスイッチＳＷ３及び第４のスイッチＳＷ４のオンによるキャパシタＣ１の電荷の放電動作終了後、第３のスイッチＳＷ３及び第４のスイッチＳＷ４をオフしてＡＤ読み込みスイッチＳＷａをオンした状態でＡＤ読み込み用キャパシタＣａの電荷を放電するほうがより安全である。放電が終了すると（図４のＴ４）、判定制御部３０は、第３のスイッチＳＷ３、第４のスイッチＳＷ４及びＡＤ読み込みスイッチＳＷａをオフする。
【００３４】
２）正極側地絡抵抗電圧ＶＣ１ｐ測定モード：
つぎに、正極側地絡抵抗電圧ＶＣ１ｐ測定モードでは、判定制御部３０は、第２のスイッチＳＷ２及び第３のスイッチＳＷ３をオンして、正極側地絡抵抗電圧ＶＣ１ｐをキャパシタＣ１に設定する。具体的には、そのオンによって、接地電位から、第３の抵抗Ｒ３、第３のスイッチＳＷ３、第１のダイオードＤ１、第１の抵抗Ｒ１、キャパシタＣ１、第２のスイッチＳＷ２、電源Ｖ、正極側地絡抵抗ＲＬｐ、接地電位とからなる経路が形成される。この経路が形成されることで、正極側地絡抵抗電圧ＶＣ１ｐがキャパシタＣ１に設定される。そして、高圧電圧Ｖ０測定モードと同様に、図４のタイムチャートで示した動作により、判定制御部３０は、入力ポートＡＤの入力値、つまりＡＤ読み込み用キャパシタＣａに設定された正極側地絡抵抗電圧ＶＣ１ｐに対応する値（正極側地絡抵抗電圧ＶＣ１ｐを分圧した値）を計測するとともに、キャパシタＣ１及びＡＤ読み込み用キャパシタＣａの電荷を順次速やかに放電する。
【００３５】
３）負極側地絡抵抗電圧ＶＣ１ｎ測定モード：
つづいて、判定制御部３０は、第１のスイッチＳＷ１、第４のスイッチＳＷ４をオンして、キャパシタＣ１に負極側地絡抵抗電圧ＶＣ１ｎを設定する。具体的には、そのオンによって、接地電位から、負極側地絡抵抗ＲＬｎ、電源Ｖ、第１のスイッチＳＷ１、第１のダイオードＤ１、第１の抵抗Ｒ１、キャパシタＣ１、第４のスイッチＳＷ４、第４の抵抗Ｒ４、接地電位との経路が形成される。この経路によって、キャパシタＣ１には負極側地絡抵抗電圧ＶＣ１ｎが設定される。つぎに、高圧電圧Ｖ０測定モードや正極側地絡抵抗電圧ＶＣ１ｐ測定モードと同様に、図４のタイムチャートで示した動作により、判定制御部３０は、入力ポートＡＤの入力値、つまりＡＤ読み込み用キャパシタＣａに設定された負極側地絡抵抗電圧ＶＣ１ｎに対応する値（負極側地絡抵抗電圧ＶＣ１ｎを分圧した値）を計測するとともに、キャパシタＣ１及びＡＤ読み込み用キャパシタＣａの電荷を順次速やかに放電する。
【００３６】
４）絶縁抵抗換算モード：
そして、判定制御部３０は、上述の計測結果をもとに、以下の式による絶縁抵抗換算を行い、必要に応じて警告を発する。
絶縁抵抗換算＝（ＶＣ１ｐ＋ＶＣ１ｎ）／Ｖ０
【００３７】
以上、本実施形態によると、従来技術で示したような放電用回路（図１の第５のスイッチＳＷ１５や第５の抵抗Ｒ１５）を別途設ける必要が無く、短時間で放電することができる。また、ＡＤ読み込みスイッチＳＷａは、低圧用アナログスイッチもしくはディスクリート構成でよく、光ＭＯＳＦＥＴのように高耐圧や高絶縁の性能が必要とされないため、小型化・省スペース化と低コスト化の両方が実現できる。また、判定制御部３０の入力ポートＡＤによるＡＤ読み込みのときに、判定制御部３０と検出回路２０とがＡＤ読み込みスイッチＳＷａで分離されることから、ＡＤ読み込み時の接続ラインを短縮することができ、ノイズの影響を受けにくい回路を実現できる。さらに、高圧回路である検出回路２０等に故障が発生した場合、低圧回路部である判定制御部３０を検出回路２０から切り離すことが容易となる。その結果、制御回路として非常に重要な検出回路２０の確実な動作確保と２次故障誘発防止が実現でき、安全性の向上が図れる。
【００３８】
＜第２の実施形態＞
本実施形態では、第１の実施形態の変形例として、測定系（高圧回路）の充電抵抗である第１の抵抗Ｒ２１を各測定モードに共用しない回路を提案する。まず、前提技術として、図５に示す絶縁計測回路２１０について説明する。判定制御部２３０は、第１の実施形態や従来技術の判定制御部３０、１３０と同様の構成及び機能を有し、検出回路２２０に備わる第１から第５のスイッチＳＷ２１〜ＳＷ２５及びＡＤ読み込みスイッチＳＷａの開閉を制御するとともに、入力ポートＡＤに入力された電圧（ＶＣ１ｐ、ＶＣ１ｎ、Ｖ０）をもとに、絶縁劣化の判定を行う。
【００３９】
検出回路２２０では、電源Ｖの正極側から負極側に順に、第１のスイッチＳＷ２１、第１の抵抗Ｒ２１、キャパシタＣ２１、第２の抵抗Ｒ２２、第２のスイッチＳＷ２２が直列に配置されている。なお、各測定モードにおけるダイオードのＶｆ損失を一致させる観点から、第１のスイッチＳＷ２１と第１の抵抗Ｒ２１の間にダイオードＤ２４（図示において括弧で表記）が設けられることもある。
【００４０】
キャパシタＣ２１の端子のうち、第１の抵抗Ｒ２１と接続される正極側の端子から、第１のダイオードＤ２１、第３の抵抗Ｒ２３、第３のスイッチＳＷ２３、第４の抵抗Ｒ２４、第５の抵抗Ｒ２５、及び第４のスイッチＳＷ２４が直列で配置され、キャパシタＣ２１の負極側（第２の抵抗Ｒ２２側）の端子に接続される。さらに、第１のダイオードＤ２１のアノードから、放電用スイッチである第５のスイッチＳＷ２５と第６の抵抗Ｒ２６とが直列で接地されている。
【００４１】
第３の抵抗Ｒ２３と第３のスイッチＳＷ２３とが接続される経路中からキャパシタＣ２１の正極側端子（第１のダイオードＤ２１のアノード）に向けて第２のダイオードＤ２２が接続されている。さらに、第３のスイッチＳＷ２３と第４の抵抗Ｒ２４とが接続されている部分は、保護抵抗Ｒｐ１（図３の第５の抵抗Ｒ５に相当）及びＡＤ読み込みスイッチＳＷａを介して入力ポートＡＤに接続される。また、第４の抵抗Ｒ２４と第５の抵抗Ｒ２５とが接続されている経路途中は接地されている。なお、ＡＤ読み込みスイッチＳＷａと入力ポートＡＤとの間の経路には、第３のダイオードＤ２３が接地されている。
【００４２】
以上の構成による電源Ｖの絶縁状態の判定手順は、従来技術で説明した手順と同様であり、ここでは簡単に説明する。
１）高圧電圧Ｖ０測定モード：
判定制御部２３０は、第１のスイッチＳＷ２１、第２のスイッチＳＷ２２を所定時間だけオンして、高圧電圧Ｖ０をキャパシタＣ２１に設定する。つぎに、判定制御部２３０は、第１のスイッチＳＷ２１と第２のスイッチＳＷ２２をオフして、ＡＤ読み込みスイッチＳＷａ、第３のスイッチＳＷ２３及び第４のスイッチＳＷ２４をオンすることで、入力ポートＡＤは、キャパシタＣ２１に設定された高圧電圧Ｖ０に対応する値（高圧電圧Ｖ０を分圧した値）を計測する。計測が終了すると、判定制御部２３０は、第３のスイッチＳＷ２３をオフし、第４のスイッチＳＷ２４と第５のスイッチＳＷ２５のみをオンして、キャパシタＣ２１の電荷を放電する。
【００４３】
２）正極側地絡抵抗電圧ＶＣ１ｐ測定モード：
つづいて、判定制御部２３０は、第２のスイッチＳＷ２２及び第３のスイッチＳＷ２３をオンして、正極側地絡抵抗電圧ＶＣ１ｐをキャパシタＣ２１に設定する。つぎに、判定制御部２３０は、第２のスイッチＳＷ２２をオフし、第４のスイッチＳＷ２４をオンすることで、入力ポートＡＤは、キャパシタＣ２１に設定された正極側地絡抵抗電圧ＶＣ１ｐに対応する値を計測する。計測が終了すると、判定制御部２３０は、第３のスイッチＳＷ２３をオフし、第４のスイッチＳＷ２４と第５のスイッチＳＷ２５のみをオンして、キャパシタＣ２１の電荷を放電する。
【００４４】
３）負極側地絡抵抗電圧ＶＣ１ｎ測定モード：
つづいて、判定制御部２３０は、第１のスイッチＳＷ２１、第４のスイッチＳＷ２４をオンして、負極側地絡抵抗電圧ＶＣ１ｎをキャパシタＣ２１に設定する。つぎに、判定制御部２３０は、第２のスイッチＳＷ２２をオフし、第４のスイッチＳＷ２４をオンすることで、入力ポートＡＤは、キャパシタＣ２１に設定された負極側地絡抵抗電圧ＶＣ１ｎに対応する値（高圧電圧ＶＣ１ｎを分圧した値）を計測する。計測が終了すると、判定制御部２３０は、第３のスイッチＳＷ２３をオフし、第４のスイッチＳＷ２４と第５のスイッチＳＷ２５のみをオンして、キャパシタＣの電荷を放電する。
【００４５】
４）絶縁抵抗換算モード：
そして、判定制御部２３０は、上述の計測結果をもとに、絶縁抵抗換算を行う。
【００４６】
ところで、上記の前提技術にあっては、図６に示すように、キャパシタＣ２１にダイオードを介した充電を行うと、印加電圧のピーク電圧がホールドされることになる。従って、印加電圧が降下した場合、その変動分が反映されないという課題があった。
【００４７】
そこで、第１の実施形態と同様に、入力ポートＡＤと検出回路２２０との間にＡＤ読み込みスイッチＳＷａ及びＡＤ読み込み用キャパシタＣａを設け、短時間でＡＤ読み込み用キャパシタＣａに電荷をためる構成とすることでダイオード（Ｄ２１、Ｄ２２）を省略する。
【００４８】
図７は、本実施形態に係る絶縁計測回路２１０ａの回路図を示している。ここでは、図５の構成と同じ構成については同じ符号を付して、説明を適宜省略し、主に異なる構成について説明する。
【００４９】
図５の前提技術の絶縁計測回路２１０と異なる構成は、絶縁計測回路２１０ａの検出回路２２０ａにおいて、第３の抵抗Ｒ２３、第４の抵抗Ｒ２４、第５の抵抗Ｒ２５を十分に小さい値に設定されると共に、第１のダイオードＤ２１及び第２のダイオードＤ２２が取り除かれている点にある。キャパシタＣ２１の正極側の端子と第３のスイッチＳＷ２３の間には、第３の抵抗Ｒ２３のみが配置されている。第３の抵抗Ｒ２３が比較的大きな抵抗値となる前提技術の場合、正極側地絡抵抗電圧ＶＣ１ｐ測定モードにおいて形成される経路と負極側地絡抵抗電圧ＶＣ１ｎ測定モードとにおける経路との各抵抗値を同じくするため第１のダイオードＤ２１、第２のダイオードＤ２２が設けられていた。
【００５０】
しかし、絶縁計測回路２１０ａでは、第３の抵抗Ｒ２３が十分に小さいため第１のダイオードＤ２１、第２のダイオードＤ２２は不要となる。またさらに、放電用回路である第５のスイッチＳＷ２５及び第６の抵抗Ｒ２６が取り除かれている。さらにまた、第１の抵抗Ｒ２１と第１のスイッチＳＷ２１との間に、調整用抵抗Ｒａが設けられている。調整用抵抗Ｒａの抵抗値は第３の抵抗Ｒ２３の抵抗値と同値に設定される。
【００５１】
そして、第１の実施形態と同様に、キャパシタＣ２１の放電を放電用回路無しで速やかに行うことが出来るように、第３の抵抗Ｒ２３、第４の抵抗Ｒ２４、第５の抵抗Ｒ２５を十分に小さい値に設定する。なお、第１の抵抗Ｒ２１や第２の抵抗Ｒ２２に対して第３の抵抗Ｒ２３が十分に小さいとき（第３の抵抗Ｒ２３が第１の抵抗Ｒ２１や第２の抵抗Ｒ２２に対して誤差範囲内に含まれるとき）、調整用抵抗Ｒａは追加されなくともよい。
【００５２】
このような構成の絶縁計測回路２１０ａによる、電源Ｖの絶縁状態の判定手順について簡単に説明する。この手順は、第１の実施形態と同様である。
【００５３】
１）高圧電圧Ｖ０測定モード：
判定制御部２３０は、第１のスイッチＳＷ２１、第２のスイッチＳＷ２２を所定時間だけオンして、高圧電圧Ｖ０をキャパシタＣ２１に設定する。つぎに、判定制御部２３０は、図４のタイムチャートと同様の動作を行う。
【００５４】
判定制御部２３０は、第１及び第２のスイッチＳＷ２１、ＳＷ２２をオフして第３及び第４のスイッチＳＷ２３、ＳＷ２４がオンする（図４のＴ１）。さらに、判定制御部２３０は、ＡＤ読み込みスイッチＳＷａを非常に短い時間（図４のＴ１〜Ｔ２）だけ、オンする。ＡＤ読み込みスイッチＳＷａがオンの期間（図４のＴ１〜Ｔ２）において、キャパシタＣ２１に設定された電圧の分圧された電圧が、ＡＤ読み込み用キャパシタＣａに設定される。
【００５５】
そして、判定制御部２３０がＡＤ読み込みスイッチＳＷａをオフすると（図４のＴ２）、ＡＤ読み込み用キャパシタＣａの電位はホールドされ、判定制御部２３０は、ＡＤ読み込みスイッチＳＷａがオフとなっている所定期間（図４のＴ２〜Ｔ３）において、入力ポートＡＤに入力される電位を読み込む。
【００５６】
このとき、第３のスイッチＳＷ２３及び第４のスイッチＳＷ２４はオンのままであり、キャパシタＣ２１の電荷は、徐々に放電される。本実施形態においても、第２の抵抗Ｒ２２、第３の抵抗Ｒ２３、第４の抵抗Ｒ２４を十分に小さい値に設定することで、所望の時間内に放電が完了する。
【００５７】
そして、ＡＤ読み込みが終了すると（図４のＴ３）、判定制御部２３０はＡＤ読み込みスイッチＳＷａをオンする。このとき第３のスイッチＳＷ２３及び第４のスイッチＳＷ２４はオンのままである。すると、キャパシタＣ２１の電荷の放電が継続されると共に、ＡＤ読み込み用キャパシタＣａに蓄積された電荷がＡＤ読み込みスイッチＳＷａ及び第３の抵抗Ｒ２３等を介して接地に放電される。放電が終了すると（図４のＴ４）、判定制御部２３０は、第３のスイッチＳＷ２３、第４のスイッチＳＷ２４及びＡＤ読み込みスイッチＳＷａをオフにする。
【００５８】
２）正極側地絡抵抗電圧ＶＣ１ｐ測定モード：
つづいて、判定制御部２３０は、第２のスイッチＳＷ２２及び第３のスイッチＳＷ２３をオンして、正極側地絡抵抗ＲＬｐを介した電源Ｖによる電圧（正極側地絡抵抗電圧ＶＣ１ｐ）をキャパシタＣ２１に設定する。つぎに、判定制御部２３０は、高圧電圧Ｖ０測定モードと同様に、図４のタイムチャートと同様の動作により、入力ポートＡＤは、キャパシタＣ２１に設定された正極側地絡抵抗電圧ＶＣ１ｐに対応する値（正極側地絡抵抗電圧ＶＣ１ｐを分圧した値）を計測するとともに、キャパシタＣ２１やＡＤ読み込み用キャパシタＣａの電荷を順次速やかに放電する。
【００５９】
３）負極側地絡抵抗電圧ＶＣ１ｎ測定モード：
つづいて、判定制御部２３０は、第１のスイッチＳＷ２１、第４のスイッチＳＷ２４をオンして、負極側地絡抵抗ＲＬｎを介して電源Ｖによる電圧（負極側地絡抵抗電圧ＶＣ１ｎ）をキャパシタＣ２１に設定する。つぎに、判定制御部２３０は、高圧電圧Ｖ０測定モードや正極側地絡抵抗電圧ＶＣ１ｐ測定モードと同様に、図４のタイムチャートと同様の動作により、入力ポートＡＤは、キャパシタＣ２１に設定された負極側地絡抵抗電圧ＶＣ１ｎに対応する値（負極側地絡抵抗電圧ＶＣ１ｎを分圧した値）を計測するとともに、キャパシタＣ２１やＡＤ読み込み用キャパシタＣａの電荷を順次速やかに放電する。
【００６０】
４）絶縁抵抗換算モード：
そして、判定制御部２３０は、上述の計測結果をもとに、絶縁抵抗換算を行う。
【００６１】
本実施形態によれば、ダイオードを検出回路２２０ａから取り除いた構成としたことから、計測誤差の要因の一つであるダイオードのＶｆ損失により影響を排除できる。また、回路最適化、つまり部品減によるコストダウン・小型化が可能となる。また、高圧電圧変動の大きい高圧電源環境に使用した場合でも、電圧変動の影響を適確かつ自動的に全ての計測モードにおけるキャパシタＣ２１の計測電圧に同様に反映できる。さらに、第４の抵抗Ｒ２４や第５の抵抗Ｒ２５に小さな抵抗値が設定された構成で第３のスイッチＳＷ３や第４のスイッチＳＷ４が短絡故障した場合でも、第１の抵抗Ｒ２１や第２の抵抗Ｒ２２に十分に大きな抵抗値が設定されているため、高圧の電源Ｖと接地とのあいだに過電流が流れることがなく、２次故障等が誘発されず、所望の安全性を確保できる。つまり、第１の抵抗Ｒ２１や第２の抵抗Ｒ２２が法規上の確保すべき絶縁抵抗値以上に設定されていれば、スイッチのショート故障が発生した場合でも、法規以下に絶縁抵抗を低下させることがなく、安全にシステムを停止でき、感電事故等を防止することができる。
【００６２】
＜第３の実施形態＞
本実施形態では、第２の実施形態の変形例として、ＡＤ読み込みスイッチＳＷａを省き、ＡＤ読み込み用キャパシタＣａの読み込み中の電荷放電に伴う電圧低下を判定制御部２３０において補正を行う回路を提案する。
【００６３】
図８は、本実施形態に係る絶縁計測回路２１０ｂの回路図を示している。ここでは、図７の構成と同じ構成については同じ符号を付して、説明を適宜省略する。具体的に異なる構成は、検出回路２２０ｂにおいて、判定制御部２３０の入力ポートＡＤとＡＤ読み込み用の保護抵抗である第５の抵抗Ｒ５の間に設けられていたＡＤ読み込みスイッチＳＷａが省かれている。つまり、第５の抵抗Ｒ５は直接、判定制御部２３０の入力ポートＡＤに接続される。
【００６４】
上記の構成の場合、判定制御部２３０によるＡＤ読み込み中、ＡＤ読み込みスイッチＳＷａが省かれていることからＡＤ読み込み用キャパシタＣａの電荷がホールドされず放電される。そこで、判定制御部２３０は、放電に伴う計測電圧の低下を補償する機能を備えている。
【００６５】
このような構成の絶縁計測回路２１０ｂによる、電源Ｖの絶縁状態の判定手順について簡単に説明する。なお、各測定モードにおいてキャパシタＣ２１に設定する手順は第２の実施形態と同一であるので、主に判定制御部２３０によるＡＤ読み込み処理について説明する。図９は、本実施形態に係る判定制御部２３０のＡＤ読み込みを説明するタイムチャートである。
【００６６】
１）高圧電圧Ｖ０測定モード：
判定制御部２３０は、第１のスイッチＳＷ２１、第２のスイッチＳＷ２２を所定時間だけオンして、高圧電圧Ｖ０をキャパシタＣ２１に設定する。このとき、ＡＤ読み込みスイッチＳＷａが省かれているため、キャパシタＣ２１に設定された電圧の分圧された電圧がＡＤ読み込み用キャパシタＣａに設定される。
【００６７】
つぎに、判定制御部２３０は、図９のタイムチャートで示す動作を行う。まず、判定制御部２３０は、第１及び第２のスイッチＳＷ２１、ＳＷ２２をオフして第３及び第４のスイッチＳＷ２３、ＳＷ２４をオンする（図９のＴ２１）。つづいて、判定制御部２３０は、所定期間（図４のＴ２１〜Ｔ２２）において、入力ポートＡＤに入力される電位を読み込む。
【００６８】
このとき、第３のスイッチＳＷ２３及び第４のスイッチＳＷ２４はオンのままであり（図９のＴ２１〜Ｔ２３）、キャパシタＣ２１の電荷は徐々に放電される。さらに、ＡＤ読み込み用キャパシタＣａの電荷も放電される。そして、ＡＤ読み込みが終了すると（図９のＴ２３）、判定制御部２３０は、第３のスイッチＳＷ２３、第４のスイッチＳＷ２４をオフにする。
【００６９】
２）正極側地絡抵抗電圧ＶＣ１ｐ測定モード及び負極側地絡抵抗電圧ＶＣ１ｎ測定モード：
正極側地絡抵抗電圧ＶＣ１ｐ測定モード及び負極側地絡抵抗電圧ＶＣ１ｎ測定モードにおいて、それぞれ第２の実施形態と同様の動作により、キャパシタＣ２１に正極側地絡抵抗電圧ＶＣ１ｐ及び負極側地絡抵抗電圧ＶＣ１ｎを設定する。つぎに、判定制御部２３０は、高圧電圧Ｖ０測定モードと同様に、図９のタイムチャートと同様の動作により、キャパシタＣ２１に設定された正極側地絡抵抗電圧ＶＣ１ｐ及び負極側地絡抵抗電圧ＶＣ１ｎに対応する値（正極側地絡抵抗電圧ＶＣ１ｐ及び負極側地絡抵抗電圧ＶＣ１ｎを分圧した値）を計測する。
【００７０】
３）絶縁抵抗換算モード：
上記測定モードが終了すると、判定制御部２３０は、上述の計測結果をもとに、絶縁抵抗換算を行う。このとき、判定制御部２３０は、計測値（Ａ／Ｄ計測電圧）をそのまま用いるのではなく、例えば所定のテーブルや示す計算式をもとにして、放電に伴う電圧低下を補償（補正）する。
以下に、補正例を簡単に説明する。
第３及び第４のスイッチＳＷ２３、ＳＷ２４をオンしたとき（図９のＴ２１）、ＡＤ読み込み用キャパシタＣａの容量は小さく、ＡＤ入力インピーダンスが大きい場合、ＡＤ入力（Ｃａ）とキャパシタＣ２１は、次の関係式（１）を満足する。
ＡＤ入力（Ｃａ）≒Ｃ２１×Ｒ２４／（Ｒ２３＋Ｒ２４＋Ｒ２５）・・・（１）
そして、Ｔ２１〜Ｔ２２の時間をｔ（ｓ）としたときの放電量を次の関係式（２）を用いて算出し補正処理を行う。
放電によるＣ２１の電圧Ａ
＝（ＳＷ２３、ＳＷ２４オンの瞬間のＣ１の電圧）
×ｅｘｐ−（ｔ／（Ｃ２１×（Ｒ２３＋Ｒ２４＋Ｒ２５）））・・・（２）
したがって、上記関係式（１）及び（２）より、このときのＡＤ入力（Ｃａ）は、ＡＤ読み込み用キャパシタＣａの容量影響なしとして、次の関係式（３）で表される。
ＡＤ入力（Ｃａ）≒Ａ×Ｒ２４／（Ｒ２３＋Ｒ２４＋Ｒ２５）・・・（３）
このように、判定制御部２３０により計測値の補償を行うことで、ＡＤ読み込みスイッチＳＷａが省かれた構成であっても、十分な検出精度を維持できる。
【００７１】
＜第４の実施形態＞
本実施形態では、図３及び図４で示した第１の実施形態の変形例として、検出用コンデンサであるキャパシタＣ１のバラツキが大きい場合でも、所望の精度の絶対値検出が可能となる技術について説明する。なお、上述の実施形態では、キャパシタＣ１に電圧が設定された後の読み込み処理に着眼したものであり、本実施形態ではキャパシタＣ１に設定すべき電圧の処理に着眼したものである。したがって、本実施形態を上述の実施形態に適用することが効果的である。
【００７２】
第１の実施形態において、検出用コンデンサであるキャパシタＣ１をフル充電しない電圧計測法の場合、特性バラツキが大きい部品であるキャパシタＣ１の容量、温度特性等のバラツキ要素により検出精度が直接影響を受ける。さらに、キャパシタＣ１がセラミックコンデンサの場合には、ＤＣバイアス特性がバラツキ要素に加わる。このため、電圧の絶対値検出が必要な場合は、検出用コンデンサであるキャパシタＣ１に高精度・高安定性のコンデンサを使用しなければならず、コストの観点から対策が必要となる。
【００７３】
また、一般的に特性変動が小さいことが求められる用途にはフィルムコンデンサが適している。しかしながら、コストの観点を除いた場合であっても、フィルムコンデンサは、形状が大きく耐湿性が低いという特徴がある。そのため、使用される環境によっては、仮に特性変動が大きくなったとしても、つまり検出精度の低下が避けられない状況になったとしても、小型で耐湿性良好のセラミックコンデンサの採用が望まれることが多い。そこで、本実施形態では、特性変動が大きいセラミックスコンデンサを用いた場合であっても、所望の検出精度を実現できる技術について説明する。なお、絶縁計測回路１０の構成は、図３に示した構成で実現できる。また、以下では、キャパシタＣ１として使用されるセラミックスコンデンサの特性バラツキが±１０％であり、ＤＣバイアス特性が最大±２０％となるケースを想定している。以下では、キャパシタＣ１の仕様値（誤差ゼロ）のものを「基準品」とし、誤差ゼロを「基準値」とし、プラス最大誤差（＋２０％）のものを「プラス最大品」、マイナス最大誤差（−２０％）のものを「マイナス最大品」として説明する。
【００７４】
判定制御部３０がキャパシタＣ１の電圧を測定する際に、従来のようにピークの電圧をホールドして測定するのではなく、一定時間放電後の電圧を検出し、この検出電圧より放電時定数により設定される放電量を、次式（４）の概念式で示すような換算をすることで高圧電圧を補正する。
高圧電圧=検出電圧／（放電量換算×充電量換算）・・・（４）
【００７５】
計測手法の概略を図１０の模式グラフを参照して説明すると以下の通りである。
コンデンサ容量（キャパシタＣ１の容量）の基準値に基づく放電電圧の時間的変化と、マイナス最大品（ＭＩＮ値）に基づく放電電圧の時間的変化との一致点である交点ｍｉｎを設定する。放電電圧の時間的変化とは、一定時間充電後に放電を開始した場合の電圧の時間変化をいう。そして同様に、コンデンサ基準値に基づく放電電圧の時間的変化と、プラス最大品（ＭＡＸ値）に基づく放電電圧の時間的変化との交点ｍａｘを設定する。そして、交点ｍｉｎと交点ｍａｘとの間に、検出タイミングを設定する。または、交差ｍｉｍ付近や交点ｍａｘ位近に、検出タイミングを設定する。
【００７６】
すなわち、まず充電開始時Ｔ０における計測によるピーク電圧に基づいて、基準品との交点を推定し、その交点に基づいて、交点ｍｉｎ（Ｔｍｉｎ）〜交点ｍａｘ（Ｔｍａｘ）間における測定タイミングが選択される。ここで、あらかじめ、交点ｍｉｎ〜交点ｍａｘ間における複数の測定タイミングＡ、Ｂ、Ｃが分別して設定される。つまり、まずピーク電圧値が計測され（ステップＳ１）、測定タイミングＡ〜Ｃのうち所定の測定タイミングＢが選択される（ステップＳ２）。そして、選択された測定タイミングＢで、電圧値が計測される（ステップＳ３）。
【００７７】
より詳細に説明する。キャパシタＣ１のバラツキによる充電量の変動は大きいが、これを一定時間放電後の検出電圧のバラツキは小さくなる。具体的には、充電電圧Ｖ１及び放電電圧Ｖ２は、次の（５）式及び（６）式で表される。
充電電圧Ｖ１＝Ｖ０×（１−ｅｘｐ−（ｔ１／（Ｃ１×ａ×Ｒ１）））・・・（５）
放電電圧Ｖ２＝Ｖ０×（ｅｘｐ−（ｔ２／（Ｃ１×ａ×Ｒ２’）））・・・（６）
Ｖ０：印加電圧、ｔｌ：充電時間、ｔ２：放電時間、Ｃ１：キャパシタＣ１の容量、Ｒ１：充電抵抗（第１の抵抗）の抵抗値、Ｒ２’：放電抵抗の抵抗値（Ｒ２’＝Ｒ２＋Ｒ３＋Ｒ４）、ａ：キャパシタＣ１のバラツキ
【００７８】
上記（５）式及び（６）式から分かるように、キャパシタＣ１の容量が小さくなる方向に誤差が生じた場合、一定時間での充電電圧は大きくなる。同時に、充電後、一定時間の放電量も大きくなる。また、キャパシタＣ１の容量が大きくなる方向に誤差が生じた場合、一定時間での充電電圧は小さくなる。同時に、充電後、一定時間の放電量も小さくなる。この結果、誤差による変動分が打ち消される。つまり、同じ検出用コンデンサであるキャパシタＣ１を使っての充放電のため、キャパシタＣ１のバラツキにより充電電圧が増加しても、放電時の放電電圧も増加するので、充電後一定時間放電させた後に測定すれば、バラツキによる検出電圧変動分が打ち消される。
【００７９】
そこで、検出電圧から印加電圧Ｖ０を算出する場合、次の式（７）で算出すると、従来の算出式（８）で算出する印加電圧Ｖ０’よりも検出精度が向上する。
Ｖ０＝Ｖ２／（（ｔ２とＣ１×Ｒ２’による放電割合)×(ｔ１とＣ１×Ｒ１による充電割合)）・・・（７）
Ｖ０’＝Ｖ１／（ｔ１とＣ１×Ｒ１による充電割合）・・・（８）
なお、上記放電割合とは、放電後の電荷残存率をいう。
【００８０】
上記の計測手法について、図１１及び図１２の計測結果及び上述の図１０を参照して具体的に説明する。キャパシタＣ１のバラツキ最大値は、部品情報により判明しているので、以下のように設定することができる。
【００８１】
（１）プラス最大品（ＭＡＸ値）と基準品（バラツキ０）をそれぞれ用いて一定時間充電完了後（フル充電前）に放電を行ったときに、それら電圧が一致する時間（放電カーブが交差する時間：交点ｍａｘ）が計測ポイントとして設定されるケースを説明する。この設定によって、ピンポイントにプラス最大バラツキ時の検出精度を向上させることができる。例えば、図１１の計測結果を参照すると、図１１（ａ）で示すように充電終了時（放電開始時）では、基準品を用いた条件では計測値は１６９．４Ｖである。一方、プラス最大品を用いた条件では計測値は１４７．３Ｖであり、１３．０％減少した値となっている。しかし、図１１（ｂ）で示すように、放電開始から２２ｍｓ経過した時には、基準品とプラス最大品の各条件での計測値は、それぞれ７５．３６Ｖと７５．０９Ｖとなり、実質同一値になった。
【００８２】
（２）マイナス最大品（ＭＩＮ値）と基準品（バラツキ０）をそれぞれ用いて一定時間充電完了後（フル充電前）に放電を行ったときに、それら電圧が一致する時間（放電カーブが交差する時間：交点ｍｉｎ）が計測ポイントとして設定されるケースを説明する。この設定によって、ピンポイントにマイナス最大バラツキ時の検出精度を向上させることができる。図１２の計測結果を参照すると、図１２（ａ）で示すように充電終了時（放電開始時）では、基準品を用いた条件では計測値は１６９．５Ｖである。一方、マイナス最大品を用いた条件では計測値は１９９．１Ｖであり、１７．５％増加した値となっている。しかし、図１２（ｂ）で示すように、放電開始から１８ｍｓ経過した時には、基準品とマイナス最大品の各条件での計測値は、それぞれ８７．８２Ｖと８７．４２Ｖとなり、実質同一値になった。
【００８３】
（３）上述の（１）と（２）の間、つまり、交点ｍａｘと交点ｍｉｎの間に計測ポイントを設定すれば、基準値に対して±最大どちら側にバラついた場合でも、（１）（２）ほどの精度向上とはならないものの、幅広いバラツキ域において検出精度を向上させることができる。
【００８４】
以上、本発明を実施形態を基に説明した。この実施形態は例示であり、それらの各構成要素及びその組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。なお、上述でセラミックスコンデンサと例示している技術についは、使用状況によっては、フィルムコンデンサにも適用できる。フィルムコンデンサは、安価な製品を用いた場合には、容量のバラツキが大きくなることがあり、そのような場合にも、上述の技術を適用することができる。
【符号の説明】
【００８５】
１０、２１０ａ、２１０ｂ  絶縁計測回路
２０、２２０ａ、２２０ｂ  検出回路
３０、２３０  判定制御部
ＳＷ１、ＳＷ２１  第１のスイッチ
ＳＷ２、ＳＷ２２  第２のスイッチ
ＳＷ３、ＳＷ２３  第３のスイッチ
ＳＷ４、ＳＷ２４  第４のスイッチ
ＳＷａ  ＡＤ読み込みスイッチ
Ｃａ  ＡＤ読み込み用キャパシタ
Ｃ１  第１のキャパシタ
Ｒ１、Ｒ２１  第１の抵抗
Ｒ２、Ｒ２２  第２の抵抗
Ｒ３、Ｒ２３  第３の抵抗
Ｒ４、Ｒ２４  第４の抵抗
Ｒ５、Ｒ２５  第５の抵抗
Ｒａ  調整用抵抗
Ｒｐ１  保護抵抗
【図１】
0005613408.tif 000002
【図２】
0005613408.tif 000003
【図３】
0005613408.tif 000004
【図４】
0005613408.tif 000005
【図５】
0005613408.tif 000006
【図６】
0005613408.tif 000007
【図７】
0005613408.tif 000008
【図８】
0005613408.tif 000009
【図９】
0005613408.tif 000010
【図１０】
0005613408.tif 000011
【図１１】
0005613408.tif 000012
【図１２】
0005613408.tif 000013