(57)【特許請求の範囲】
【請求項１】
一次側インダクタ及び二次側インダクタを含み、前記一次側インダクタが入力端子に接続され、前記二次側インダクタの中点がゲートバイアスノードに接続されるトランスフォーマー回路と、
第１のゲートが前記トランスフォーマー回路の前記二次側インダクタの一端に接続され、第１のドレインが第１の出力端子に接続され、第１のソースが基準電位ノードに接続される第１の電界効果トランジスタと、
第２のゲートが前記トランスフォーマー回路の前記二次側インダクタの他端に接続され、第２のドレインが第２の出力端子に接続され、第２のソースが前記基準電位ノードに接続される第２の電界効果トランジスタと、
前記第１の電界効果トランジスタの前記第１のドレイン及びドレインバイアスノード間に接続される第１のインダクタと、
前記第２の電界効果トランジスタの前記第２のドレイン及び前記ドレインバイアスノード間に接続される第２のインダクタと、
前記トランスフォーマー回路の前記二次側インダクタに並列に接続され、前記ドレインバイアスノードの電位に応じて容量値が変化する可変容量と
を有することを特徴とする増幅回路。
【請求項２】
前記可変容量は、ダイオードであることを特徴とする請求項１記載の増幅回路。
【請求項３】
さらに、前記ドレインバイアスノード及び前記可変容量間に接続されるインバータを有することを特徴とする請求項１又は２記載の増幅回路。
【請求項４】
前記可変容量は、複数の容量及びスイッチの直列接続回路を有し、前記複数の容量及びスイッチの直列接続回路が並列に接続されていることを特徴とする請求項１記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
無線送信装置に使用される電力増幅率が変更可能な高周波電力増幅装置が知られている（例えば、特許文献１参照）。消費電力低減のために、高周波電力増幅手段の動作点を変更しようとするとき、制御手段からバイアス電圧印加手段に対して高周波電力増幅手段に印加するバイアス電圧の変更が指令されるとともに、整合手段に対してインピーダンスの変更が指令される。出力整合手段のインピーダンスが変更されることにより、高周波電力増幅手段の交流負荷線がバイアス電圧変換後においても最も効率の良い増幅が行われるように自動的に設定され、電力のロスなく消費電力が抑えられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１７５７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、ドレインバイアスノードの電位を変化させた場合に、信号通過位相の変化を抑制することができる増幅回路を提供することである。
【課題を解決するための手段】
【０００５】
増幅回路は、一次側インダクタ及び二次側インダクタを含み、前記一次側インダクタが入力端子に接続され、前記二次側インダクタの中点がゲートバイアスノードに接続されるトランスフォーマー回路と、第１のゲートが前記トランスフォーマー回路の前記二次側インダクタの一端に接続され、第１のドレインが第１の出力端子に接続され、第１のソースが基準電位ノードに接続される第１の電界効果トランジスタと、第２のゲートが前記トランスフォーマー回路の前記二次側インダクタの他端に接続され、第２のドレインが第２の出力端子に接続され、第２のソースが前記基準電位ノードに接続される第２の電界効果トランジスタと、前記第１の電界効果トランジスタの前記第１のドレイン及びドレインバイアスノード間に接続される第１のインダクタと、前記第２の電界効果トランジスタの前記第２のドレイン及び前記ドレインバイアスノード間に接続される第２のインダクタと、前記トランスフォーマー回路の前記二次側インダクタに並列に接続され、前記ドレインバイアスノードの電位に応じて容量値が変化する可変容量とを有する。
【発明の効果】
【０００６】
可変容量を設けることにより、ドレインバイアスノードの電位を変化させた場合に、信号通過位相の変化を抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】参考技術による増幅回路の構成例を示す回路図である。
【図２】ドレインバイアスノードの電位に対する信号通過位相の例を示すグラフである。
【図３】第１の実施形態による増幅回路の構成例を示す回路図である。
【図４】可変容量の容量値に対する信号通過位相を示すグラフである。
【図５】ドレインバイアスノードの電位に対するトータルの信号通過位相を示すグラフである。
【図６】第２の実施形態による増幅回路の構成例を示す回路図である。
【図７】図７（Ａ）はインバータの構成例を示す回路図であり、図７（Ｂ）はインバータの入出力特性を示す図である。
【図８】第３の実施形態による増幅回路の構成例を示す回路図である。
【発明を実施するための形態】
【０００８】
（参考技術）
図１は、参考技術による増幅回路の構成例を示す回路図である。増幅回路は、入力端子ＩＮに単相信号を入力し、第１の出力端子ＯＵＴ１及び第２の出力端子ＯＵＴ２から増幅した差動信号を出力する。トランスフォーマー回路１０１は、一次側インダクタ１０２及び二次側インダクタ１０３を有する。一次側インダクタ１０２は、入力端子ＩＮ及び基準電位ノード間に接続される。二次側インダクタ１０３の中点は、ゲートバイアスノードＶＧに接続される。トランスフォーマー回路１０１は、入力端子ＩＮの単相信号を差動信号に変換し、第１の電界効果トランジスタ１０４の第１のゲート及び第２の電界効果トランジスタ１０５の第２のゲートに差動信号を出力する。第１の電界効果トランジスタ１０４のゲート電圧と第２の電界効果トランジスタ１０５のゲート電圧は、相互に位相が反転した差動信号となる。第１の電界効果トランジスタ１０４は、第１のゲートがトランスフォーマー回路１０１の二次側インダクタ１０３の一端に接続され、第１のドレインが第１の出力端子ＯＵＴ１に接続され、第１のソースが基準電位ノードに接続される。第２の電界効果トランジスタ１０５は、第２のゲートがトランスフォーマー回路１０１の二次側インダクタ１０３の他端に接続され、第２のドレインが第２の出力端子ＯＵＴ２に接続され、第２のソースが基準電位ノードに接続される。第１の整合回路１０８は第１のインダクタ１１０を有し、第２の整合回路１０９は第２のインダクタ１１１を有する。第１のインダクタ１１０は、第１の電界効果トランジスタ１０４の第１のドレイン及びドレインバイアスノードＶＤＤ１間に接続される。第２のインダクタ１１１は、第２の電界効果トランジスタ１０５の第２のドレイン及びドレインバイアスノードＶＤＤ１間に接続される。
【０００９】
増幅回路では、直流バイアス電力をＲＦ（高周波）出力電力に変換するときに高い電力変換効率が求められる。ＲＦ出力電力が小さい場合には、電力変換効率が低下するため、ドレインバイアスノードＶＤＤ１の電位を下げることによって効率を上げることができる。しかし、ドレインバイアスノードＶＤＤ１の電位を変化させた場合、第１の電界効果トランジスタ１０４のゲート−ドレイン間寄生容量１０６及び第２の電界効果トランジスタ１０５のゲート−ドレイン間寄生容量１０７がドレインバイアスノードＶＤＤ１の電位変化に伴って変化し、信号通過位相が変化する。
【００１０】
図２は、ドレインバイアスノードＶＤＤ１の電位に対する信号通過位相の例を示すグラフである。信号通過位相は、入力信号に対する出力信号の位相である。ドレインバイアスノードＶＤＤ１の電位が高くなるほど、信号通過位相が大きくなる（遅れる）。ドレインバイアスノードＶＤＤ１の電位変化に対して、信号通過位相が一定であれば、問題がない。しかし、位相変調の無線送信装置に増幅回路を使用する場合、ドレインバイアスノードＶＤＤ１の電位変化に対して、信号通過位相が変化してしまうと、データを正しく復号することが困難であり、データエラーが発生する可能性が高くなる。
【００１１】
そこで、以下、電力変換効率を向上させるためにドレインバイアスノードＶＤＤ１の電位を変化させた場合に、信号通過位相の変化を抑制することができる増幅回路を、第１〜第３の実施形態として説明する。
【００１２】
（第１の実施形態）
図３は、第１の実施形態による増幅回路の構成例を示す回路図である。増幅回路は、例えば無線送信装置の高出力増幅回路であり、入力端子ＩＮに高周波数の単相信号を入力し、第１の出力端子ＯＵＴ１及び第２の出力端子ＯＵＴ２から増幅した高周波数の差動信号を出力する。図３の増幅回路は、図１の増幅回路に対して、第１の可変容量３０１、第２の可変容量３０２及び調整回路３０３を追加したものである。
【００１３】
トランスフォーマー回路１０１は、一次側インダクタ１０２及び二次側インダクタ１０３を有する。一次側インダクタ１０２は、入力端子ＩＮ及び基準電位ノード（グランド電位ノード）間に接続される。二次側インダクタ１０３の中点（センタータップ）は、ゲートバイアスノードＶＧに接続される。ゲートバイアスノードＶＧには、一定の直流ゲートバイアス電位が供給される。トランスフォーマー回路１０１は、入力端子ＩＮの単相信号を差動信号に変換し、第１の電界効果トランジスタ１０４の第１のゲート及び第２の電界効果トランジスタ１０５の第２のゲートに差動信号を出力する。第１の電界効果トランジスタ１０４のゲート電圧と第２の電界効果トランジスタ１０５のゲート電圧は、相互に位相が反転した差動信号となる。第１の電界効果トランジスタ１０４は、第１のゲートがトランスフォーマー回路１０１の二次側インダクタ１０３の一端に接続され、第１のドレインが第１の出力端子ＯＵＴ１に接続され、第１のソースが基準電位ノードに接続される。第２の電界効果トランジスタ１０５は、第２のゲートがトランスフォーマー回路１０１の二次側インダクタ１０３の他端に接続され、第２のドレインが第２の出力端子ＯＵＴ２に接続され、第２のソースが基準電位ノードに接続される。第１の整合回路１０８は第１のインダクタ１１０を有し、第２の整合回路１０９は第２のインダクタ１１１を有する。第１のインダクタ１１０は、第１の電界効果トランジスタ１０４の第１のドレイン及びドレインバイアスノードＶＤＤ１間に接続される。第２のインダクタ１１１は、第２の電界効果トランジスタ１０５の第２のドレイン及びドレインバイアスノードＶＤＤ１間に接続される。第１の電界効果トランジスタ１０４は、第１のゲートに入力された信号を増幅し、第１のドレインから出力する。第２の電界効果トランジスタ１０５は、第２のゲートに入力された信号を増幅し、第２のドレインから出力する。第１の出力端子ＯＵＴ１及び第２の出力端子ＯＵＴ２からは、相互に位相が反転した差動信号が出力される。無線送信装置の場合、出力端子ＯＵＴ１及びＯＵＴ２の差動信号は、後段のトランスフォーマー回路により単相信号に変換され、アンテナを介して無線送信される。
【００１４】
第１の可変容量３０１は、第１の電界効果トランジスタ１０４の第１のゲート及びノードＮ１間に接続される。第２の可変容量３０２は、第２の電界効果トランジスタ１０５の第２のゲート及びノードＮ１間に接続される。第１の可変容量３０１及び第２の可変容量３０２の直列接続回路は、トランスフォーマー回路１０１の二次側インダクタ１０３に並列に接続される。調整回路３０３は、ドレインバイアスノードＶＤＤ１の電位に応じた電位をノードＮ１に供給する。第１の可変容量３０１及び第２の可変容量３０２は、ノードＮ１の電位に応じて容量値が変化する。すなわち、第１の可変容量３０１及び第２の可変容量３０２は、ドレインバイアスノードＶＤＤ１の電位に応じて容量値が変化する。
【００１５】
増幅回路では、直流バイアス電力をＲＦ出力電力に変換するときに高い電力変換効率が求められる。ＲＦ出力電力が小さい場合には、電力変換効率が低下するため、ドレインバイアスノードＶＤＤ１の電位を下げることによって効率を上げることができる。これに対し、ＲＦ出力電力が大きい場合には、雑音特性を向上させるため、ドレインバイアスノードＶＤＤ１の電位を上げる必要がある。このように、小さい電力を出力端子ＯＵＴ１及びＯＵＴ２から出力する場合にはドレインバイアスノードＶＤＤ１の電位を低くし、大きい電力を出力端子ＯＵＴ１及びＯＵＴ２から出力する場合にはドレインバイアスノードＶＤＤ１の電位を高くすることにより、電力変換効率及び雑音特性を向上させることができる。例えば、この増幅回路は、無線送信装置に使用され、増幅された信号はアンテナを介して基地局に無線送信される。無線送信装置から近い基地局へ信号を送信する場合には、ドレインバイアスノードＶＤＤ１に低い直流バイアス電位を供給し、小電力の送信信号を出力端子ＯＵＴ１及びＯＵＴ２から出力する。これに対し、無線送信装置から遠い基地局へ信号を送信する場合には、ドレインバイアスノードＶＤＤ１に高い直流バイアス電位を供給し、大電力の送信信号を出力端子ＯＵＴ１及びＯＵＴ２から出力する。
【００１６】
インダクタ１１０及び１１１は、ドレインバイアスノードＶＤＤ１に接続され、ショートインダクタとして機能し、ハイパスフィルタ１１０を構成する。出力端子ＯＵＴ１及びＯＵＴ２の信号周波数が高いときには、インダクタ１１０及び１１１のインピーダンスが極めて大きくなり、高周波数の信号はハイパスフィルタを通過し、出力端子ＯＵＴ１及びＯＵＴ２から出力される。これに対し、出力端子ＯＵＴ１及びＯＵＴ２の信号周波数が低いときには、インダクタ１１０及び１１１のインピーダンスが小さくなり、高周波数の信号はハイパスフィルタにより遮断され、出力端子ＯＵＴ１及びＯＵＴ２の信号が減衰する。
【００１７】
ここで、ドレインバイアスノードＶＤＤ１の電位を変化させた場合、第１の電界効果トランジスタ１０４のゲート−ドレイン間寄生容量１０６及び第２の電界効果トランジスタ１０５のゲート−ドレイン間寄生容量１０７がドレインバイアスノードＶＤＤ１の電位変化に伴って変化し、信号通過位相が変化する。図２に示したように、ドレインバイアスノードＶＤＤ１の電位が高くなるほど、信号通過位相が大きくなる（遅れる）。ドレインバイアスノードＶＤＤ１の電位変化に対して、信号通過位相が一定であれば、問題がない。しかし、位相変調の無線送信装置に増幅回路を使用する場合、ドレインバイアスノードＶＤＤ１の電位変化に対して、信号通過位相が変化してしまうと、データを正しく復号することが困難であり、データエラーが発生する可能性が高くなる。本実施形態では、可変容量３０１及び３０２を設けることにより、信号通過位相の変化を低減させる。
【００１８】
図４は、可変容量３０１及び３０２の容量値に対する信号通過位相を示すグラフである。横軸は可変容量３０１及び３０２の容量値であり、縦軸は信号通過位相である。トランスフォーマー回路１０１の二次側インダクタ１０３は、ゲートバイアスノードＶＧに接続され、ショートインダクタとして機能するので、可変容量３０１及び３０２の容量値の変化により信号通過位相が変化する。可変容量３０１及び３０２の容量値が大きくなるほど、信号通過位相は小さくなる（進む）。可変容量３０１及び３０２により位相制御された信号が第１の電界効果トランジスタ１０４の第１のゲート及び第２の電界効果トランジスタ１０５の第２のゲートに入力される。本実施形態では、可変容量３０１及び３０２の容量値の変化によって信号通過位相が変わる特性を用いて、図２の信号通過位相の特性を相殺することによって、トータルの信号通過位相の変化を抑制する。具体的には、調整回路３０３は、ドレインバイアスノードＶＤＤ１の電位が低いときには可変容量３０１及び３０２の容量値が小さくなり、ドレインバイアスノードＶＤＤ１の電位が高いときには可変容量３０１及び３０２の容量値が大きくなるように、ノードＮ１の電位を制御する。可変容量３０１及び３０２は、ドレインバイアスノードＶＤＤ１の電位が高くなるほど容量値が大きくなる。これにより、信号通過位相は、図２の特性とは逆に、ドレインバイアスノードＶＤＤ１の電位が高くなるほど小さくなる（進む）。すなわち、図４の特性は、図２の特性に対して逆特性になる。ドレインバイアスノードＶＤＤ１の電位が低いときには、図２の特性により信号通過位相が小さくなり、図４の特性により信号通過位相が大きくなる。これに対し、ドレインバイアスノードＶＤＤ１の電位が高いときには、図２の特性により信号通過位相が大きくなり、図４の特性により信号通過位相が小さくなる。図２の信号通過位相の特性と図４の信号通過位相の特性が相殺され、トータルの信号通過位相はドレインバイアスノードＶＤＤ１の電位が変化してもほぼ一定になる。これにより、通信時のデータエラー等を防止することができる。
【００１９】
図５は、ドレインバイアスノードＶＤＤ１の電位に対するトータルの信号通過位相を示すグラフである。横軸はドレインバイアスノードＶＤＤ１の電位を示し、縦軸は増幅回路のトータルの信号通過位相を示す。特性５０１は本実施形態の図３の増幅回路の特性を示し、特性５０２は図１の増幅回路の特性を示す。特性５０２は、図１の増幅回路において可変容量３０１及び３０２がないため、図２の信号通過位相特性と同じになり、ドレインバイアスノードＶＤＤ１の電位が変化すると、信号通過位相が大きく変化してしまう。これに対し、特性５０１は、図３の増幅回路において可変容量３０１及び３０２を設けているので、図２の信号通過位相特性と図４の信号通過位相特性が合成され、ドレインバイアスノードＶＤＤ１の電位が変化しても信号通過位相は変化が極めて小さく、ほとんど変化しない。図３の増幅回路の特性５０１は、図１の増幅回路の特性５０２と比較して、ドレインバイアスノードＶＤＤ１の電位変化による信号通過位相の変化が抑制されていることが分かる。
【００２０】
図３の増幅回路は、小さなサイズの補正回路（可変容量３０１，３０２及び調整回路３０３）で信号通過位相の変化を抑制することができるため、回路面積の増大及び補正回路における信号損失を抑制することができる。
【００２１】
（第２の実施形態）
図６は、第２の実施形態による増幅回路の構成例を示す回路図である。図６の増幅回路は、図３の増幅回路の第１の可変容量３０１、第２の可変容量３０２及び調整回路３０３の例を示したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。第１のダイオード６０１は、図３の第１の可変容量３０１の一例であるバラクタダイオードであり、アノードがノードＮ１に接続され、カソードが第１の電界効果トランジスタ１０４の第１のゲートに接続される。第２のダイオード６０２は、図３の第１の可変容量３０２の一例であるバラクタダイオードであり、アノードがノードＮ１に接続され、カソードが第２の電界効果トランジスタ１０５の第２のゲートに接続される。インバータ６０３は、図３の調整回路３０３の一例であり、入力端子がドレインバイアスノードＶＤＤ１に接続され、出力端子がノードＮ１に接続される。
【００２２】
図７（Ａ）は、図６のインバータ６０３の構成例を示す回路図である。インバータ６０３は、第３の電界効果トランジスタ７０１、第１の抵抗７０２及び第２の抵抗７０３を有する。第３の電界効果トランジスタ７０１は、第３のゲートがドレインバイアスノードＶＤＤ１に接続され、第３のドレインがノードＮ１に接続される。第１の抵抗７０２は、第３の電界効果トランジスタ７０１の第３のソース及び基準電位ノード間に接続される。第２の抵抗７０３は、電源電位ノードＶＤＤ２及びノードＮ１間に接続される。
【００２３】
図７（Ｂ）は、インバータ６０３の入出力特性を示す図である。横軸は時間を示し、縦軸は電位を示す。時間経過に伴って、入力のドレインバイアスノードＶＤＤ１の電位が徐々に増加すると、出力のノードＮ１の電位が徐々に減少する。インバータ６０３は、ドレインバイアスノードＶＤＤ１の電位を反転させた電位をノードＮ１に出力する。すなわち、インバータ６０３は、ドレインバイアスノードＶＤＤ１の電位が低いときにはノードＮ１の電位を高くし、ドレインバイアスノードＶＤＤ１の電位が高いときにはノードＮ１の電位を低くする。第１のダイオード７０１及び第２のダイオード７０２は、ノードＮ１の電位が高いときには容量値が小さくなり、ノードＮ１の電位が低いときには容量値が大きくなる。これにより、ドレインバイアスノードＶＤＤ１の電位が高くなるほど、図４に示すように、第１のダイオード７０１及び第２のダイオード７０２は容量値が大きくなり、信号通過位相が小さくなる。
【００２４】
ドレインバイアスノードＶＤＤ１の電位が低いときには図２の特性により信号通過位相が小さくなるため、ノードＮ１の電位を高くすることにより、ダイオード６０１及び６０２の容量値が小さくなり、図４の特性により信号通過位相が大きくなる。これに対し、ドレインバイアスノードＶＤＤ１の電位が高いときには図２の特性により信号通過位相が大きくなるため、ノードＮ１の電位を低くすることにより、ダイオード６０１及び６０２の容量値が大きくなり、図４の特性により信号通過位相が小さくなる。これにより、ドレインバイアスノードＶＤＤ１のノードの電位が変化しても、トータルの信号通過位相の変化を抑制することができる。
【００２５】
（第３の実施形態）
図８は、第３の実施形態による増幅回路の構成例を示す回路図である。図８の増幅回路は、図３の増幅回路の第１の可変容量３０１及び第２の可変容量３０２の他の例を示したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。複数の容量８０１，８０２及びスイッチ８０３は、図３の第１の可変容量３０１及び第２の可変容量３０２の一例である。容量８０１，８０２及びスイッチ８０３は、直列に接続される。複数の容量８０１，８０２及びスイッチ８０３の直列接続回路は、トランスフォーマー回路１０１の二次側インダクタ１０３に対して、並列に接続される。調整回路３０３は、ドレインバイアスノードＶＤＤ１のノードの電位をアナログからデジタルに変換し、そのデジタル値に応じてスイッチ８０３をオンさせる。スイッチ８０３がオンする数が多いほど、可変容量３０１及び３０２の容量値が大きくなる。調整回路３０３は、ドレインバイアスノードＶＤＤ１の電位が低いときにはスイッチ８０３がオンする数を少なくし、可変容量３０１及び３０２の容量値を小さくし、図４に示すように、信号通過位相を大きくする。これに対し、調整回路３０３は、ドレインバイアスノードＶＤＤ１の電位が高いときにはスイッチ８０３がオンする数を多くし、可変容量３０１及び３０２の容量値を大きくし、図４に示すように、信号通過位相を小さくする。本実施形態も第１の実施形態と同様の効果を得ることができる。
【００２６】
第１〜第３の実施形態によれば、ドレインバイアスノードＶＤＤ１の電位を変化させることにより、増幅回路の電力変換効率及び雑音特性を向上させることができる。ドレインバイアスノードＶＤＤ１の電位を変化させると、図２の信号通過位相特性が発生するが、可変容量３０１及び３０２を設けることにより、図４の信号通過位相特性を得ることができる。図２の信号通過位相特性と図４の信号通過位相特性が相殺し、ドレインバイアスノードＶＤＤ１の電位を変化させても、信号通過位相の変化が抑制される。以上のように、可変容量３０１，３０２を設けることにより、ドレインバイアスノードＶＤＤ１の電位を変化させた場合に、信号通過位相の変化を抑制することができる。
【００２７】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００２８】
１０１  トランスフォーマー回路
１０２  一次側インダクタ
１０３  二次側インダクタ
１０４  第１の電界効果トランジスタ
１０５  第２の電界効果トランジスタ
１０６，１０７  ゲート−ドレイン間寄生容量
１０８  第１の整合回路
１０９  第２の整合回路
１１０  第１のインダクタ
１１１  第２のインダクタ
３０１  第１の可変容量
３０２  第２の可変容量
３０３  調整回路
【図１】
0005541135.tif 000002
【図２】
0005541135.tif 000003
【図３】
0005541135.tif 000004
【図４】
0005541135.tif 000005
【図５】
0005541135.tif 000006
【図６】
0005541135.tif 000007
【図７】
0005541135.tif 000008
【図８】
0005541135.tif 000009