(57)【特許請求の範囲】
【請求項１】
半導体素子を流れる電流を検知するためのセンサ部を備えた半導体装置であって、
検知電流を出力する電極と、
前記半導体装置の表面に露出し、作り込みの際には前記電極と前記センサ部とを接続する金属層と、
前記金属層の下側において前記電極と前記センサ部との間に配列された複数の抵抗とを備え、
前記金属層は、各抵抗の両端子間を短絡する短絡部分を有し、特定部分には短絡状態を解除する切除間隙が形成され、
前記切除間隙が形成された短絡部分に対応する抵抗の抵抗値により前記電極と前記センサ部との間の抵抗値が設定されることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記切除間隙はレーザによるトリミングにより形成されることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記複数の抵抗は、相互に異なる抵抗値になっていることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記半導体素子は絶縁ゲートバイポーラトランジスタ素子であり、
前記検知電流は、前記絶縁ゲートバイポーラトランジスタ素子のラッチアップを監視する電流であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部の半導体素子の電流を検知するセンサ部を備えた半導体装置に関する。
【背景技術】
【０００２】
ハイブリッド自動車や電気自動車などのパワー半導体として、多数の絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：以下「ＩＧＢＴ」と称する。）を組み込んだ半導体装置が使用されている。
【０００３】
ＩＧＢＴでは、通電量がノイズ等の何らかの外的要因により増加することによって、寄生サイリスタが導通状態になって、ＩＧＢＴの通電量が制御電極の制御電圧により制御困難となるラッチアップが生じることがある。特許文献１の半導体装置では、ＩＧＢＴチップ内の一部のＩＧＢＴの出力電流を検知電流としてセンサ部から出力し、該検知電流に基づきラッチアップを監視している。
【０００４】
ＩＧＢＴチップの検知電流と主電流とは一定の比率（例：１／１０００）となるように設計されており、ラッチアップは、検知電流がこのような比率関係を維持していることを前提として、検知電流に基づき監視される。しかしながら、ＩＧＢＴチップの製造上のばらつきのために、検知電流と主電流との比率が設計値からずれることが一般的である。該比率が設計値からずれることは、ラッチアップの監視上、支障となるとともに、ラッチアップの検出遅れの原因になって、ＩＧＢＴチップの損傷につながり易い。
【０００５】
したがって、ＩＧＢＴチップの検知電流と主電流との比率が設計値になるように、ＩＧＢＴチップごとに調整が必要になる。従来のＩＧＢＴチップにおける比率の調整では、ＩＧＢＴチップをパッケージに封入した後、比率が設計値になるように抵抗値を調整した抵抗をパッケージの外に接続している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第２７２２４５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、調整抵抗をパッケージ外に接続して、ＩＧＢＴチップのラッチアップ検知電流の比率を調整する従来の仕方では、調整抵抗を配置するスペースを増大させるとともに、部品点数及び作業工数の増大につながっている。
【０００８】
本発明の目的は、製造上生じる検知電流のばらつきを調整抵抗により対処しつつ、調整抵抗のスペース縮小、調整用部品数の減少、及び調整作業工数の低減を図ることができる半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の半導体装置は、半導体素子を流れる電流を検知するためのセンサ部を備えた半導体装置であって、検知電流を出力する電極と、前記半導体装置の表面に露出し、作り込みの際には前記電極と前記センサ部とを接続する金属層と、前記金属層の下側において前記電極と前記センサ部との間に配列された複数の抵抗とを備え、前記金属層は、各抵抗の両端子間を短絡する短絡部分を有し、特定部分には短絡状態を解除する切除間隙が形成され、前記切除間隙が形成された短絡部分に対応する抵抗の抵抗値により前記電極と前記センサ部との間の抵抗値が設定されることを特徴とする。
【００１０】
本発明によれば、電極−センサ部間の抵抗値は、切除間隙が形成された特定の短絡部分に対応する抵抗の抵抗値により設定されるので、電極−センサ部間の抵抗値を調整して、半導体装置の検知電流のばらつきを解消することができる。また、電極−センサ部間の抵抗値の調整は特定の短絡部分に切除間隙を形成することにより行われるので、配置スペースの減少、検知電流調整作業の工数の低減、部品点数の減少を図ることができる。
【００１２】
本発明によれば、特定の短絡部分に切除間隙を形成することによって、該特定の短絡部分に対応する抵抗は短絡状態が解除される。これにより、各抵抗を抵抗要素として機能しない状態（短絡状態）から機能する状態（短絡解除状態）へ能率的に切り替えることができる。
【００１３】
本発明の半導体装置において、前記切除間隙はレーザによるトリミングにより形成されることが好ましい。
【００１４】
この構成によれば、切除間隙の形成のために、レーザによるトリミング加工を採用することにより、微細加工が可能となり、半導体装置内の調整抵抗部のスペースを一層縮小することができる。
【００１５】
本発明の半導体装置において、前記複数の抵抗は、相互に異なる抵抗値になっていることが好ましい。
【００１６】
この構成によれば、各抵抗の抵抗値が異なることにより、電極−センサ部間の調整抵抗の抵抗要素として機能化する抵抗をどれにすべきかを割り出し易くすることができるとともに、電極とセンサ部との間の抵抗値をきめ細かく設定することができる。
【００１７】
本発明の半導体装置において、前記半導体素子は絶縁ゲートバイポーラトランジスタ素子であり、前記検知電流は、絶縁ゲートバイポーラトランジスタ素子のラッチアップを監視する電流であることが好ましい。
【００１８】
この構成によれば、絶縁ゲートバイポーラトランジスタを有する半導体装置に対し、製造上のラッチアップ監視電流のばらつきを修正しつつ、調整抵抗の配置スペース縮小、部品点数減少及び調整工数低減を図ることができる。
【図面の簡単な説明】
【００１９】
【図１】ＩＧＢＴチップを出力電極側から見た図。
【図２】ＩＧＢＴチップ内の主電流及び検知電流の流れを示す図。
【図３】エミッタ電極−原電極の境界範囲においてＩＧＢＴチップを高さ方向へ切った断面図。
【図４】主電流を出力するＩＧＢＴ素子のみを含む範囲においてＩＧＢＴチップを高さ方向へ切った断面図。
【図５】ＩＧＢＴチップの等価回路図。
【図６】調整抵抗部を含む範囲においてＩＧＢＴチップを高さ方向へ切った断面図。
【図７】調整抵抗部の第１実施例の詳細な構成図。
【図８】調整抵抗部の第２実施例の詳細な構成図。
【図９】調整抵抗部の第３実施例の主要部の詳細な構成図。
【発明を実施するための形態】
【００２０】
図１において、ＩＧＢＴチップ１０は正方形の平板状に形成されており、マルチエミッタ部１１、ゲート電極１２及びエミッタ電極１３が、ＩＧＢＴチップ１０の一方側の平面部に電気的に相互に分離された区画域として配備されている。該平面部では、マルチエミッタ部１１及びゲート電極１２は、正方形の一辺を共有している２つの隅部を占め、残部は、主電流Ｉｍを出力するエミッタ電極１３により占められている。
【００２１】
マルチエミッタ部１１には、後述の原電極１６及びセンサ部としてのセンスパッド１７が露出状態で、調整抵抗部６０が非露出状態で、それぞれ配設されている。ゲート電極１２は、一体の金属から成り、ＩＧＢＴチップ１０を封入するパッケージ（図示せず）のゲート端子Ｇへ接続される。エミッタ電極１３はパッケージ（図示せず）のエミッタ端子Ｅへ接続される。
【００２２】
図２において、ＩＧＢＴチップ１０の主電流Ｉｍは、エミッタ電極１３から出力され、検知電流Ｉｓは、マルチエミッタ部１１のセンスパッド１７（図６）から出力される。エミッタ電極１３は、厳密には、相互に分離して平行に延在する複数の帯状金属層から成り、それら帯状金属層は、ＩＧＢＴチップ１０を封入するパッケージ（図示せず）の各エミッタ端子へ個々に接続され、各エミッタ端子からの主電流Ｉｍはパッケージの外で合流する。
【００２３】
図３はエミッタ電極１３−原電極１６の境界範囲において、また、図４は主電流Ｉｍを出力するＩＧＢＴ素子４４のみの範囲において、ＩＧＢＴチップ１０を高さ方向（高さ方向とは平板型ＩＧＢＴチップ１０の厚さ方向でもある。）へ切った断面である。従来のＩＧＢＴチップでは、原電極１６がセンスパッド１７を兼ね、原電極１６の出力電流をそのまま検知電流Ｉｓとして使用していた。説明の便宜上、コレクタ電極側及びエミッタ電極側をそれぞれＩＧＢＴチップ１０の「裏面側」及び「表面側」と呼ぶことにする。また、高さ方向に対して直角方向をＩＧＢＴチップ１０の「面方向」と呼ぶことにする。
【００２４】
ＩＧＢＴチップ１０には、多数のＩＧＢＴがＩＧＢＴチップ１０の高さ方向へ一層で同一構造で作り込まれている。ＩＧＢＴの内、出力側をエミッタ端子Ｅへ接続されているものがＩＧＢＴ素子４４となり、出力側を原電極端子Ｅｇへ接続されているものがＩＧＢＴ素子４５となる。なお、原電極端子Ｅｇは、後述の調整抵抗部６０の調整抵抗値を算出する際に図７の電圧計７３の端子接続用にのみ使用するものであり、ＩＧＢＴチップ１０を封入するパッケージには端子として存在しないものである。エミッタ端子Ｅは、各ＩＧＢＴ素子４４からのエミッタ電流が集まって、主電流Ｉｍ（図２）を出力する。原電極端子Ｅｇは、各ＩＧＢＴ素子４５からのエミッタ電流が集まって、検知電流Ｉｓ（図２）を出力する。
【００２５】
ＩＧＢＴチップ１０全体におけるＩＧＢＴ素子４４の個数に対するＩＧＢＴ素子４５の個数の比率は、例えば１／１０００とされ、主電流Ｉｍに対する検知電流Ｉｓの比率も設計上、対応素子の個数比に従い１／１０００となる。しかしながら、ＩＧＢＴチップ１０の製造上のばらつきのために、後述の調整抵抗部６０による電流調整が行われないと、原電極端子Ｅｇ及びエミッタ端子Ｅからそれぞれ出力される検知電流Ｉｓ及び主電流Ｉｍについての現実のｌｓ／ｌｍは通常、１／１０００からずれたものになる。
【００２６】
図３において、コレクタ電極２７は、ＩＧＢＴチップ１０の裏面全体にわたり露出して、パッケージ（図示せず）のコレクタ端子Ｃへ接続される。Ｐ+半導体基板２８は、コレクタ電極２７の表面側に固着している。Ｎ-層２９は、Ｐ+半導体基板２８の表面側にエピタキシャル成長により形成される。コレクタ電極２７及びＰ+半導体基板２８は、ＩＧＢＴチップ１０内の全部のＩＧＢＴ素子４４，４５に共通となっている。図３及び図４において、複数のＰ領域３０は、Ｎ-層２９の表面から選択的に不純物を拡散して、形成される。各Ｐ領域３０の表面には、２個のＮ+領域３１が、このＰ領域３０の表面から部位を選択しつつ該部位から不純物を拡散して、形成されている。
【００２７】
絶縁膜３４は、Ｎ-層２９の表面とＮ+領域３１の表面とで挟まれたＰ領域３０の表面上に形成される。絶縁膜３４は、隣接するＩＧＢＴ素子４４間又はＩＧＢＴ素子４５間に連設されるように、Ｎ-層２９の表面上にも形成されている。絶縁膜３４は、図４に詳細に示されているように、Ｎ-層２９の表面に接触する厚い層部分４７と、層部分４７の両端から延び出してＰ領域３０の表面に接触している薄い層部分４８とを有している。ゲート電極層３５は、絶縁膜３４上にほぼ均一厚さで形成され、例えばポリシリコンから成り、ゲート電極１２（図１）へ接続されている。絶縁膜３６は各ゲート電極層３５の表面を被覆する。エミッタ電極１３及び原電極１６は、例えばアルミなどの金属から成り、Ｐ領域３０及びＮ+領域３１の両方に電気的に接続されるように、絶縁膜３６の表面側に形成される。エミッタ電極１３及び原電極１６は、分離間隙４１により電気的に相互に分離されている。エミッタ電極１３は、パッケージ（図示せず）のエミッタ端子Ｅへ接続される。
【００２８】
このように、各ＩＧＢＴ素子４４は、Ｐ+基板２８上にＮチャネルの２重拡散型ＭＯＳＦＥＴを形成した構造を有しており、また後述の図５の等価回路から明らかなように、ｐｎｐｎサイリスタとＮチャネルＭＯＳＦＥＴの複合素子となっている。コレクタ端子Ｃに正電圧が印加され、エミッタ端子Ｅに所定の負荷が接続され、ゲート端子Ｇに適当な制御電圧が印加される通常動作時において、Ｎ-層２９から成るドレインに正孔が注入されるため、低いオン抵抗が達成される。また、ゲート端子Ｇはトランジスタの能動領域から絶縁されているため、電流は流れない。つまり、ＩＧＢＴチップ１０は、バイポーラトランジスタの低いオン抵抗とＭＯＳＦＥＴの高い入力インピーダンスの両特性を兼備しており、例えばＩＧＢＴ素子４４を数千個並列接続したＩＧＢＴチップ１０を形成することにより、数十Ａの電流を流すことができる高性能なパワートランジスタが実現される。
【００２９】
図５は、ＩＧＢＴチップ１０の等価回路を示している。ＩＧＢＴ素子４４，４５は、出力側の接続端子がそれぞれエミッタ端子Ｅ及び原電極端子Ｅｇになっていること以外は、同一構造となっている。すなわち、ＩＧＢＴ素子４４，４５は、等価回路的に共にｐｎｐトランジスタ５２、ＭＯＳＦＥＴ５３、ｎｐｎトランジスタ５４及び拡散抵抗５７から構成される。
【００３０】
ｐｎｐトランジスタ５２のエミッタ、ベース及びコレクタは、それぞれＰ+半導体基板２８、Ｎ-層２９及びＰ領域３０から成る。ＭＯＳＦＥＴ５３のソース、ゲート及びドレインは、それぞれＮ+領域３１、Ｐ領域３０及びＮ-層２９から成る。ｎｐｎトランジスタ５４のエミッタ、ベース及びコレクタは、それぞれＮ+領域３１、Ｐ領域３０及びＮ-層２９から成る。抵抗５７は、Ｐ領域３０に拡散抵抗としてｐｎｐトランジスタ５２のコレクタと原電極端子Ｅｇとの間に介在する。原電極端子Ｅｇは、ＩＧＢＴチップ１０を封入するパッケージ（図示せず）には存在せず、パッケージへの封入前のＩＧＢＴチップ１０の検査のためにのみ、例えば後述の図７の電圧計７３の端子接続用に使用するものであり、原電極１６（図３）が原電極端子Ｅｇとなっている。センサ端子Ｅｓは、パッケージに配備され、後述の図６のセンスパッド（センサ部）１７へ接続される。調整抵抗部６０は、原電極１６−センスパッド１７間の領域に配設されて、原電極１６−センスパッド１７間の抵抗値を調整する。調整抵抗部６０の具体的構成は、図６以降において後述する。
【００３１】
図５では、ＩＧＢＴ素子４４，４５はＩＧＢＴチップ１０全体の中の一部しか図示されていないが、ＩＧＢＴ素子４５もＩＧＢＴチップ１０内に十分な個数、存在し、このＩＧＢＴチップ１０では、ＩＧＢＴ素子４５の全個数は、例えばＩＧＢＴ素子４４の全個数の１／１０００とされている。Ｉｔは、コレクタ端子Ｃに流入する電流である。Ｉｔは、ＩＧＢＴ素子４４側とＩＧＢＴ素子４５側とに分流し、各ＩＧＢＴ素子４４にはＩｃが流入し、各ＩＧＢＴ素子４５にはｉｃが流入する。以降、１つのＩＧＢＴ素子４５における各部を流れる電流について説明するが、ＩＧＢＴ素子４４，４５は同一構造であるので、ＩＧＢＴ素子４４や他のＩＧＢＴ素子４５における各部の電流も同一である。
【００３２】
図５の等価回路より明らかなように、ＩＧＢＴ素子４５の電流ｉｅは、ＭＯＳＦＥＴ５３を流れる電子電流ｉｄとｐｎｐトランジスタ５２のコレクタ電流（正孔電流）ｉｈとの和になる。すなわち、１つのＩＧＢＴ素子４５から原電極端子Ｅｇに流れる電流をｉｅとすれば、ｉｅ＝ｉｄ＋ｉｈの関数が成り立つ。ゲート端子Ｇに印加された制御信号により、その裏面側のＰ領域３０にチャネルが形成されて、ドレインすなわちＮ-領域２９に電子が注入される。一方、ｐｎｐトランジスタ５２のベース、すなわちＮ-領域２９にコレクタ、すなわちＰ+領域２８から正孔が注入され、この注入された正孔の一部は上記電子と再結合して消滅し、残りはコレクタ電流ihとなってＰ領域３０を流れる。
【００３３】
ＩＧＢＴ素子４５に流れる電流が小さい範囲では、Ｐ領域３０の拡散抵抗５７の両端の電位差が小さく、ｎｐｎトランジスタ５４のベース−エミッタ間が短絡状態に保たれる。この状態では、ｎｐｎトランジスタ５４は動作せず、ＩＧＢＴ素子４４は、ＮチャネルＭＯＳＦＥＴ５３とｐｎｐトランジスタ５２の複合素子として動作する。この場合、ｐｎｐトランジスタ５２のベース電流がＮチャネルＭＯＳＦＥＴ５３によって制御されることになるので、ゲート端子Ｇに加える制御信号によってＩＧＢＴ素子４５の電流ｉｈを制御することが可能となる。
【００３４】
ＩＧＢＴ素子４５に流れる電流ｉｅが、例えばゲート端子Ｇに印加されるノイズ等の何らかの外的原因により増加すると、電子電流ｉｄ及び正孔電流ｉｈが増加する。このとき、正孔電流ｉｈがある値を超えると、拡散抵抗５７での電圧降下がｎｐｎトランジスタ５４の導通する閾値を超えてしまう。すなわち、ｎｐｎトランジスタ５４のベース−エミッタ間が、その拡散電位以上に順バイアスされてしまう。その結果、ｎｐｎトランジスタ５４とｐｎｐトランジスタ５２とから成るｐｎｐｎサイリスタ部が導通状態となる。この状態では、ゲート端子Ｇに印加する制御信号によってＩＧＢＴ素子４５の出力電流ｉｅを制御することはできなくなる。これが、ラッチアップと呼ばれる現象である。
【００３５】
原電極端子Ｅｇには、全部のＩＧＢＴ素子４５から出力されてくるｉｅが流入し、原電極端子Ｅｇから出力される検知電流Ｉｓは、全部のｉｅの合計値となる。後述の調整抵抗部６０を省略して、原電極端子Ｅｇをセンスパッドとして、該センスパッドから検知電流ＩｓをＩＧＢＴチップ１０の外へ取り出す場合には、ＩＧＢＴチップ１０の製造ばらつきのために、主電流Ｉｍに対する検知電流ｉｓの比率が設計値（この例では１／１０００）からずれる。このＩＧＢＴチップ１０では、このずれは、ＩＧＢＴチップ１０に作り込まれてセンサ端子Ｅｓ−原電極端子Ｅｇ間に介在する調整抵抗部６０の抵抗値を調整することにより、Ｉｓ／Ｉｍが設計値に修正される。これについて、以下に説明する。
【００３６】
図６において、下側絶縁層６３は、原電極１６−センスパッド１７間においてＮ-層２９の表面に形成される。複数の抵抗６４は、原電極１６−センスパッド１７間に一定間隔の配列で、下側絶縁層６３の上に形成される。抵抗間絶縁層６５及び端子間絶縁層６６は、短絡金属層６７の形成に先立ち形成されるものであり、各抵抗６４の両端子のみを表面側に露出させて、抵抗６４の表面側に形成される。抵抗間絶縁層６５は、抵抗６４の列方向へ隣接する２つの抵抗６４の間では、下側絶縁層６３の表面に到達して、該２つの抵抗６４を相互に絶縁している。端子間絶縁層６６は、各抵抗６４の両端子間の範囲を表面側から被覆している。
【００３７】
図６では、原電極１６とセンスパッド１７との間に複数の短絡金属層６７が存在する。これは、後述のレーザのトリミングの実施前の状態を示しているためであり、ＩＧＢＴチップ１０の作り込み時では、切除間隙６８は形成されておらず、各短絡金属層６７は、一体につながっているとともに、原電極１６及びセンスパッド１７へ連なっている。切除間隙６８は、原電極１６−センスパッド１７間の調整抵抗部６０の抵抗値を調整する際に、選択的に形成され、切除間隙６８によって短絡金属層６７は、抵抗６４の列方向へ電気的に相互に分離した複数の区分に分割される。各抵抗６４は、その表面側に切除間隙６８が形成されることにより、調整抵抗部６０の抵抗要素になる。調整抵抗部６０の抵抗値は、抵抗要素となった各抵抗６４の抵抗値と、抵抗要素間の接続関係（例：直列接続や並列接続）とにより一義に決まる。
【００３８】
抵抗６４は、その表面側に形成されている端子間絶縁層６６において表面側から切除間隙６８を形成される前の段階では、すなわちＩＧＢＴチップ１０の作り込み当初では、短絡金属層６７が抵抗６４の両端子間を短絡している。そのため、抵抗６４は、その抵抗機能を無機能化され、調整抵抗部６０の抵抗要素として作動しない状態になっている。これに対し、抵抗６４は、その表面側に形成されている端子間絶縁層６６にその表面側から切除間隙６８が形成されると、短絡金属層６７による抵抗６４の両端子間の短絡が解除され、抵抗６４は、抵抗機能を回復して、調整抵抗部６０の抵抗要素として作動可能になる。
【００３９】
以下、説明の便宜上、短絡金属層６７により両端が短絡状態となっている抵抗６４を調整抵抗部６０の「無効抵抗」と呼び、切除間隙６８の形成により短絡金属層６７による両端短絡を解除された抵抗６４を調整抵抗部６０の「有効抵抗」と呼ぶ。なお、無効抵抗は、原電極１６−センスパッド１７間の抵抗要素として機能していない状態の抵抗６４を意味し、また、有効抵抗とは、原電極１６−センスパッド１７間の抵抗要素として機能している状態の抵抗６４を意味する。無効抵抗から有効抵抗へ変更された抵抗６４は、調整抵抗部６０の抵抗要素となるので、調整抵抗部６０の抵抗値の決定には、調整抵抗部６０の有効抵抗のみが関与する。
【００４０】
図７では、５つの抵抗列が、原電極１６−センスパッド１７間に相互に並列接続された状態で介在している。各抵抗列は相互に直列接続された５つの抵抗６４から成る。図７の調整抵抗部６０の例では、すべての抵抗６４はすべて同一の抵抗値となっている。ＩＧＢＴチップ１０の作り込み時では、どの抵抗列においても、１本の短絡金属層６７が、両端においてそれぞれ原電極１６及びセンスパッド１７に接続され、切除間隙６８により途切られることなく連続して延設される。そして、裏面側の５つの抵抗６４の全部に対しその両端を短絡させて、全抵抗６４を無効抵抗に保持している。その結果、原電極１６−センスパッド１７間の抵抗としての調整抵抗部６０の抵抗値は０である。この状態では、センスパッド１７から出力される検知電流Ｉｓは、原電極１６から出力したときのＩｓと同一であって、通常、ＩＧＢＴチップ１０の製造上のばらつきのために、主電流Ｉｍに対する比率がＩＧＢＴチップ１０の設計値からずれている。
【００４１】
センサ端子Ｅｓから出力される検知電流Ｉｓに対し、主電流Ｉｍに対する該検知電流Ｉｓの比率がＩＧＢＴチップ１０の設計値になるようにするために、抵抗６４の幾つかが無効抵抗から有効抵抗へ変更される。抵抗６４の無効抵抗から有効抵抗への変更は、該抵抗６４に対してそれに並列関係となっている短絡金属層６７の部分を、レーザのトリミングにより切除して、切除間隙６８を形成することにより、行われる。具体的には、マイクロスコープを使ってマルチエミッタ部１１（調整抵抗部６０が含まれる。）の拡大画面を所定の表示器に表示し、トリミング個所は該拡大画面にはマーク表示されており、作業者は該マークにレーザ光を照射する。
【００４２】
検知電流Ｉｓの値を測定する際、電圧計７３（図６）が、その両端を原電極１６及びセンスパッド１７へ接続され、調整抵抗部６０及び電圧計７３は、原電極１６−センスパッド１７間で相互に並列接続された状態になっている。原電極１６−センスパッド１７間の電圧Ｖは、電圧計７３により測定される。
【００４３】
調整抵抗部６０の抵抗値をＲとすると、調整抵抗部６０を通過する電流としての検知電流Ｉｓについて、Ｉｓ＝Ｖ／Ｒの関係が成立し、該関係にから検知電流Ｉｓを検出することができる。該検知電流Ｉｓが主電流Ｉｍに対して設計値の比率となるように、調整抵抗部６０の抵抗値Ｒが決められる。
【００４４】
図７において、合計２５個の抵抗６４が原電極１６−センスパッド１７間の範囲に面方向へ重なることなく均一の分布（マトリクス配列）で作り込まれている。各抵抗６４を指示するために、マトリクスの（行番号，列番号）を用いることにする。すなわち、図７では、原電極１６−センスパッド１７間を縦方向へ延びる抵抗６４の列が合計５つ存在するが、左側から右側の列へ順番に列番号１〜５を定義する。さらに、抵抗６４の各縦方向列において、抵抗６４は縦方向へ５つずつ存在するが、原電極端子Ｅｇ側からセンサ端子Ｅｓ側へ順番に行番号１〜５を定義する。図７では、有効抵抗は、（５，１），（４，２），（５，２），（３，３），（４，３），（５，３），（２，４），（３，４），（４，４），（５，５），（１，５），（２，５），（３，５），（４，５），（５，５）の抵抗６４であり、その他の抵抗６４は無効抵抗である。
【００４５】
図７では、各抵抗６４はすべて単位抵抗ｒとされる。したがって、調整抵抗部６０の抵抗値Ｒは、原電極１６−センスパッド１７間の５つの抵抗列が相互に並列接続されていて、各抵抗列における有効抵抗の数は左の抵抗列から順番に１，２，３，４，５となっているので、Ｒ−ｒ間に次式の関係が成立し、Ｒが決定される。
１／Ｒ＝１／ｒ＋１／（２・ｒ）＋１／（３・ｒ）＋１／（４・ｒ）＋１／（５・ｒ）＝６０／（１３７・ｒ）
【００４６】
原電極１６−センスパッド１７間の抵抗６４の抵抗列に関して、図７では複数列（５列）であるのに対し、図８では単一列となっている。また、図７の抵抗６４では、全部の抵抗６４は同一の抵抗値であるのに対し、図８における抵抗６４は、相互に相違した抵抗値になっている。図８における５つの抵抗６４の抵抗値はそれぞれ０．１Ω，０．２Ω，０．４Ω，０．８Ω，１．０Ωとされているとともに、原電極１６からセンスパッド１７の方へ小さい順に並べられている。
【００４７】
なお、０．１Ω，０．２Ω，０．４Ω，０．８Ωの小数第１位の１，２，４，８はそれぞれ二進数の"０００１"，"００１０"，"０１００"，"１０００"に対応付けている。こうして、調整抵抗部６０の抵抗値は、０．１Ω〜２．５Ωの範囲で０．１Ω刻みで設定することができる。図８の例では、抵抗６４が５行×１列の配置となっているとし、（１，１），（１，２）の２つの抵抗６４が有効抵抗とされ、調整抵抗部６０の抵抗値は０．３Ωになっている。
【００４８】
図７及び図８では、レーザによるトリミング加工により切除間隙６８を形成して、各抵抗６４を有効抵抗にしている。これに対し、図９では、各抵抗の両端子間に大電流を流して、各抵抗６４の両端に対して並列接続されている短絡金属層６７の導体部分を焼き切ることにより、切除間隙６８を形成する。
【００４９】
各抵抗６４は、原電極１６側及びセンスパッド１７側に端子７７，７８を有し、短絡金属層６７は抵抗６４の列方向へ幅広部８１と幅狭部８２とを交互に有している。幅広部８１は、抵抗６４の列方向へ隣接する原電極１６側の抵抗６４の端子７８からセンスパッド１７側の抵抗６４の端子７７までの範囲を占め、幅狭部８２は、各抵抗６４の端子７７と端子７８とを除外して、端子７７から端子７８までの範囲を占めている。
【００５０】
幅狭部８２は、幅広部８１より電流通過面積が小さくなっているので、各幅狭部８２に対し、その両側の幅広部８１にピン状電極の先端を押し当てて、該ピン状電極間に所定値以上に電流を流すことにより、幅狭部８２に十分な高熱が生じ、この高熱により幅狭部８２が円滑に焼き切れて、切除間隙６８が形成される。その際、抵抗６４にも幾分かの電流が流れるが、わずかであり、抵抗６４が損傷することはない。
【００５１】
こうして、ＩＧＢＴチップ１０は、その製造上のばらつきに対して、Ｉｓ／Ｉｍが比率が設計値となるように、ＩＧＢＴチップ１０内の調整抵抗部６０により修正されたＩｓをセンスパッド１７から出力し、ＩＧＢＴチップ１０の動作中のセンスパッド１７からのＩｓを監視する。そして、ＩＧＢＴチップ１０を内蔵するパッケージにおいて、ＩＧＢＴチップ１０のセンスパッド１７へ接続される端子からパッケージの外へ出力されて来るＩｓが閾値を超えると、ラッチアップが生じたとして、ＩＧＢＴチップ１０のコレクタ端子Ｃへの電圧印加を直ちに停止して、ＩＧＢＴチップ１０の作動を中止し、ＩＧＢＴチップ１０の損傷を防止する。
【００５２】
図７の実施例では、各抵抗列を表面側から被覆している短絡金属層６７の幅は、抵抗６４の幅と等しくなっている。短絡金属層６７の幅は、レーザのトリミングにより縦方向の一部を支障なく切断される幅であれば、抵抗６４の幅に一致させる必要はなく、抵抗６４の幅より長くても短くてもよい。
【００５３】
実施例では、検知電流Ｉｓを検知電流としてＩＧＢＴチップ１０から出力させるようにしているが、Ｉｍとの相関関係が認められる電流であって、ＩＧＢＴチップ１０の製造上のばらつきによりＩｍに対する比率がばらつく電流であれば、Ｉｓ以外の電流を検知電流として採用することができる。
【００５４】
例えば、図５のＩＧＢＴ素子４５において、ＭＯＳＦＥＴ５３及びｎｐｎトランジスタ５４を省略して、ｐｎｐトランジスタ５２のみを残す。そして、残ったｐｎｐトランジスタ５２のベースへは１つのＩＧＢＴ素子４４のＭＯＳＦＥＴ５３のドレインを接続し、該残ったｐｎｐトランジスタ５２のコレクタを原電極１６へ接続して、各残ったｐｎｐトランジスタ５２からのコレクタ電流を原電極１６に集める。さらに、調整抵抗部６０により電流値を修正し、センスパッド１７から出力した修正後の電流を検知電流（該検知電流もラッチアップ監視電流として利用可能である。）とすることもできる（特許文献１の第５図の構成に相当）。
【００５５】
本発明は、上述した実施例及び変形例の他にも、要旨の範囲内で変形した各種の構成を包含する。
【符号の説明】
【００５６】
１０・・・ＩＧＢＴチップ、１１・・・マルチエミッタ部、１２・・・ゲート電極、１３・・・エミッタ電極、１６・・・原電極、１７・・・センスパッド、２７・・・コレクタ電極、３５・・・ゲート電極、４４，４５・・・ＩＧＢＴ素子、６７・・・短絡金属層、６８・・・切除間隙、８２・・・幅狭部。
【図１】
0005579013.tif 000002
【図２】
0005579013.tif 000003
【図３】
0005579013.tif 000004
【図４】
0005579013.tif 000005
【図５】
0005579013.tif 000006
【図６】
0005579013.tif 000007
【図７】
0005579013.tif 000008
【図８】
0005579013.tif 000009
【図９】
0005579013.tif 000010