(57)【特許請求の範囲】
【請求項１】
第１導電形の第１の半導体層と、
前記第１の半導体層の上に設けられ前記第１の半導体層の第１導電形不純物の濃度よりも低い第１導電形不純物の濃度を有する第１導電形の第２の半導体層と、
前記第２の半導体層の前記第１の半導体層とは反対側の表面に設けられた第２導電形の第３の半導体層と、
前記第３の半導体層の前記第１の半導体層とは反対側に選択的に設けられ、前記第３の半導体層の第２導電形不純物の濃度よりも高い第２導電形不純物の濃度を有する第２導電形の第４の半導体層と、
前記第１の半導体層に電気的に接続された第１の主電極と、
前記第４の半導体層に電気的に接続された第２の主電極と、
を備え、
前記第３の半導体層は、前記第４の半導体層の前記第１の半導体層側の底面と隣接し、前記第２の半導体層とは離間し、キャリアライフタイムが短くなるように処理されたキャリアライフタイム低減領域を有することを特徴とする電力用半導体装置。
【請求項２】
前記キャリアライフタイム低減領域は、前記第３の半導体層のうち前記キャリアライフタイム低減領域を除く部分より結晶欠陥密度が高いことを特徴とする請求項１記載の電力用半導体装置。
【請求項３】
前記キャリアライフタイム低減領域は、水素原子又はヘリウム原子を含んでいることを特徴とする請求項１又は２に記載の電力用半導体装置。
【請求項４】
前記キャリアライフタイム低減領域は、白金、金、及び銀のうちのいずれか１つを含んでいることを特徴とする請求項１又は２に記載の電力用半導体装置。
【請求項５】
前記第３の半導体層の正味の第２導電形不純物濃度は、前記第２の半導体層の正味の第１導電形不純物濃度よりも高いことを特徴とする請求項１〜４のいずれか１つに記載の電力用半導体装置。
【請求項６】
逆方向の定格電圧が前記第１の半導体層と前記第４の半導体層の間に印加されたときに、前記第３の半導体層と前記第２の半導体層との接合部から前記第３の半導体層に向かって延びる空乏層が前記キャリアライフタイム低減領域に到達しないように、前記第３の半導体層の正味の第２導電形不純物濃度が設定されていることを特徴とする請求項１〜５のいずれか１つに記載の電力用半導体装置。
【請求項７】
前記第３の半導体層は、前記第２の半導体層の前記表面に選択的に形成されており、
前記第４の半導体層は、前記第３の半導体層の前記表面に選択的に形成されており、
前記第４の半導体層の外周に隣接し、前記第４の半導体層の前記第１の半導体層とは反対側の表面から前記第３の半導体層中に延伸し、前記第４の半導体層の外周を囲んだ環状構造の絶縁膜をさらに備えたことを特徴とする請求項１〜６のいずれか１つに記載の電力用半導体装置。
【請求項８】
前記絶縁膜は、前記第４の半導体層の前記表面から前記第３の半導体層の前記キャリアライフタイム低減領域中に延伸していることを特徴とする請求項７記載の電力用半導体装置。
【請求項９】
前記第４の半導体層の前記表面を含む平面において、前記第３の半導体層と前記第４の半導体層との間に前記絶縁膜が配置されることを特徴とする請求項７又は８に記載の電力用半導体装置。
【請求項１０】
前記絶縁膜、前記第３の半導体層、及び前記第２の半導体層の表面上に形成された層間絶縁膜をさらに備えたことを特徴とする請求項７〜９のいずれか１つに記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、オン状態からオフ状態に切り替わったときの逆回復特性に優れた電力用半導体装置に関する。
【背景技術】
【０００２】
電源回路のスイッチング素子に用いられるＦＲＤ（Fast Recovery Diode）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Diode）、及びＩＧＢＴ（Insulated Gate Bipolar Transistor）等のダイオード構造を少なくとも一部に有する電力用半導体装置には、高速スイッチングを可能とするため及びスイッチングロスを低減するために、逆回復時間が短いことが要求される。逆回復時間を短くするためには、ｐ形及びｎ形の不純物濃度が低い半導体層を用いて、ダイオードが順方向バイアス時の正孔及び電子の供給量を低減する必要がある。一方、アノード電極及びカソード電極とそれぞれコンタクト抵抗を低減するために、両電極との接合部では、半導体層のｐ形及びｎ形の不純物濃度がそれぞれ高く設定される必要ある。しかしながら、これは、ダイオードの逆回復時間を増大するという問題を引き起こす。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−２００１３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
逆回復特性に優れ、順方向電圧が低く、逆方向リーク電流が小さい電力用半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態の電力用半導体装置は、第１導電形の第１の半導体層と、前記第１の半導体層の上に設けられ前記第１の半導体層の第１導電形不純物の濃度よりも低い第１導電形不純物の濃度を有する第１導電形の第２の半導体層と、前記第２の半導体層の前記第１の半導体層とは反対側の表面に設けられた第２導電形の第３の半導体層と、前記第３の半導体層の前記第１の半導体層とは反対側に選択的に設けられ、前記第３の半導体層の第２導電形不純物の濃度よりも高い第２導電形不純物の濃度を有する第２導電形の第４の半導体層と、前記第１の半導体層に電気的に接続された第１の主電極と、前記第４の半導体層に電気的に接続された第２の主電極と、を備える。前記第３の半導体層は、前記第４の半導体層の前記第１の半導体層側の底面と隣接し、前記第２の半導体層とは離間し、キャリアライフタイムが短くなるように処理されたキャリアライフタイム低減領域を有する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る電力用半導体装置の要部断面図。
【図２】第１の実施形態に係る電力用半導体装置の深さ方向の正孔濃度プロファイル。
【図３】第１の実施形態に係る電力用半導体装置の電圧−電流特性。
【図４】第２の実施形態に係る電力用半導体装置の要部断面図。
【図５】第３の実施形態に係る電力用半導体装置の要部断面図。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態について図を参照しながら説明する。実施形態中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。半導体材料はシリコンを一例に説明する。第１導電形及び第２導電形は、それぞれ、ｎ形及びｐ形の場合で説明する。ｎ−形、ｎ形、及びｎ＋形が用いられる場合は、その不純物濃度に、ｎ−＜ｎ＜ｎ＋の関係があるものとする。ｐ−形、ｐ形、及びｐ＋形に関しても同様である。各実施形態は、電力用半導体装置として、ダイオードを例に説明するが、これらの実施形態は、ダイオード構造を内蔵するＭＯＳＦＥＴ、ＩＧＢＴ、その他の絶縁ゲート形半導体装置に関しても同様に適用することが可能である。
【０００８】
（第１の実施の形態）
図１から図３を用いて、本発明の第１の実施形態に係る電力用半導体装置について説明する。図１は、第1の実施形態に係る電力用半導体装置の、ダイオード構造が形成され電流が流れる素子領域における要部断面図を示す。図２は、第１の実施形態に係る電力用半導体装置の深さ方向の正孔濃度プロファイルを示す。図３は、第１の実施形態に係る電力用半導体装置の電圧−電流特性を示す。第１の実施形態に係る電力用半導体装置は、ＦＲＤを例に説明する。半導体層は、シリコンを例に説明する。なお、例えばｐ形不純物濃度という場合は、半導体層中に含まれる実際のｐ形不純物の濃度を意味し、正味のｐ形不純物濃度という場合は、半導体層中に含まれるｎ形不純物との補償後の濃度を意味するものとする。ｎ形不純物濃度と正味のｎ形不純物濃度に関しても同様である。
【０００９】
図１に示したように、第１の実施形態に係る電力用半導体装置であるＦＲＤ１００は、ｎ＋形（第１導電形）半導体層（第１の半導体層）１と、ｎ−形半導体層（第２の半導体層）２と、ｐ−形（第２導電形）半導体層（第３の半導体層）３と、ｐ＋形半導体層（第４の半導体層）４と、カソード電極（第１の主電極）５と、アノード（第２の主電極）６と、を備える。ｎ−形半導体層２は、ｎ＋形半導体層１の上に設けられ、ｎ＋形半導体層１のｎ形不純物の濃度よりも低い濃度のｎ形不純物を有する。ｎ−形半導体層２は、例えばｎ＋形半導体層１の上にエピタキシャル成長により形成されることができる。
【００１０】
ｐ−形半導体層３は、ｎ−形半導体層の表面に選択的に設けられる。ｐ−形半導体層３は、例えばｎ−形半導体層２の表面にｐ形不純物（例えば硼素）のイオン注入を実施した後に、熱処理を実施してｐ形不純物を拡散させることにより、形成可能である。ＦＲＤ１００は、ｎ−形半導体層２内に素子領域と素子領域を外側で囲む終端領域とを有し、終端領域の外周端に、半導体チップを切り出したダイシングラインを有する。図１は、ダイオードが形成されて積層方向に電流が流れる素子領域の一部を示している。この素子領域の外側には、積層方向に電流が流れない終端領域（図示せず）が形成される。ｐ−形半導体層３は、ｐ形の不純物を有し、ｎ−形半導体層２のｎ形不純物により補償された結果ｐ形半導体となる。その補償後の正味のｐ形不純物の濃度は、ｎ−形半導体層２の正味のｎ形不純物の濃度よりも高くなるように、ｐ−形半導体層３のｐ形不純物の濃度がｐ形不純物のイオン注入により設定される。
【００１１】
ｐ＋形半導体層４は、ｐ−形半導体層３の表面に設けられる。ｐ＋形半導体層４も、上記同様にｐ形不純物のイオン注入及び熱処理を実施することで形成される。ｐ＋形半導体層４は、ｐ−形半導体層３のｐ形不純物濃度よりも高いｐ形不純物濃度を有するように、ｐ形不純物がイオン注入される。
【００１２】
ここで、ｐ−形半導体層３は、キャリアライフタイムが短くなるように処理されたキャリアライフタイム低減領域７を有する。キャリアライフタイム低減領域７は、ｐ＋形半導体層４のｎ＋形半導体層１側の底面と隣接し、ｎ−形半導体層２とは離間して設けられる。このキャリアライフタイムが短くなる処理とは、例えば、プロトンやヘリウムイオンを半導体層中に打ち込むことにより、その半導体層中に欠陥を発生させる処理である。半導体層中に発生した欠陥により、半導体層は禁制帯内に再結合準位（伝導帯と価電子帯との間に形成された準位）を有するようになる。このような再結合準位は、伝導帯の電子と価電子帯の正孔との再結合を促進するために、キャリア（電子及び正孔）のライフタイムが短くなる。従って、キャリアライフタイム低減領域７では、上記処理がされる前のｐ−形半導体層３中のキャリアライフタイムに比べて、キャリアライフタイムが短くなる。言い換えると、キャリアライフタイム低減領域７は、ｐ−形半導体層３のうちキャリアライフタイム低減領域７を除いた部分よりも、高い結晶欠陥密度を有するので、短いキャリアライフタイムを有する。プロトンやヘリウムイオンの打ち込み量により、結晶欠陥の密度を調節することで、キャリアライフタイムの時間を調節することができる。欠陥密度が高いほど、キャリアライフタイムは短くなる。結晶欠陥を発生させる手段は、プロトンやヘリウムイオンの打ち込み以外にも、例えば、白金、金、又は銀などの重金属を半導体層中に注入することで代替え可能である。または、電子照射により結晶内に欠陥を発生させることも可能である。
【００１３】
カソード電極５が、ｎ＋形半導体層１に電気的に接続される。アノード電極６が、ｐ＋形半導体層４に電気的に接続される。カソード電極５及びアノード電極６は、導電性の高い金属材料であればよく、例えば、アルミニウムや銅などが用いられる。
【００１４】
次に本実施形態に係るＦＲＤ１００の動作について説明する。ＦＲＤ１００は、アノード電極６にカソード電極５に対して正の電圧を印加（順バイアス）すると、正孔がアノード電極６からｐ＋形半導体層４、ｐ−形半導体層３、ｎ−形半導体層２を経てカソード電極５へ供給される。カソード電極５から、電子がｎ＋形半導体層１、ｎ−形半導体層２、ｐ−形半導体層３、ｐ＋形半導体層４を経てアノード電極へ供給される。この結果、ｎ−形半導体層２及びｐ−形半導体層３中に電子と正孔が蓄積されて低抵抗状態（オン状態）となり、電流がアノード電極６からカソード電極５へ流れる。
【００１５】
図２に、オン状態におけるＦＲＤ１００における、ｐ＋形半導体層４のｐ形不純物濃度４Ｐ、ｐ−形半導体層３のｐ形不純物濃度３Ｐ、及びｎ−形半導体層２のｎ形不純物濃度２Ｎのそれぞれの深さ方向プロファイルを破線で示す。この不純物濃度における正孔濃度の深さ方向プロファイルのシミュレーション結果が、同図に示される。なお、比較例として、本実施形態に係るＦＲＤ１００において、キャリアライフタイム低減領域が存在しないＦＲＤを考える。比較例のＦＲＤの正孔濃度の深さ方向プロファイルのシミュレーション結果も図２に示した。
【００１６】
ＦＲＤ１００のｐ形不純物濃度は、ｐ＋形半導体層４の表面において最も高く、ｐ＋形半導体層４からｐ−形半導体層３の界面で急峻に減少し、ｐ−形半導体層３中ではｐ−形半導体層３とｎ−形半導体層２の界面に向かって再び減少して測定限界値にまで達する。ｎ−形半導体層２中のｎ形不純物濃度は、深さ方向にほぼ一定の濃度で分布しており、ｐ−形半導体層３のｐ形不純物の濃度よりも低い値を有する。ＦＲＤ１００の正孔の濃度プロファイルは、ｐ＋形半導体層４中ではｐ形不純物の濃度とほぼ同じ濃度を有し、ｐ＋形半導体層４と同じ深さ方向の濃度プロファイルを有する。ｐ−形半導体層３とｎ−形半導体層２とにおいては、ＦＲＤ１００の正孔の濃度プロファイルは、深さ方向に一定の濃度を有し、ｐ−形半導体層３中のｐ形不純物濃度よりも高い濃度を有する。
【００１７】
比較例のＦＲＤの正孔の深さ方向の濃度プロファイルも、図２に示したとおり、本実施形態に係るＦＲＤの正孔濃度プロファイルと同様な深さ方向プロファイルである。しかしながら、本実施形態に係るＦＲＤ１００の正孔濃度プロファイルの方が、比較例のＦＲＤよりもｐ−形半導体層３とｎ−形半導体層２とにおける正孔濃度が低い。これは、本実施形態に係るＦＲＤ１００は、ｐ−形半導体層３中に、ｐ＋形半導体層４のｎ＋形半導体層１側の底面と隣接するキャリアライフタイム低減領域７を備えていることにより、オン状態において、ｐ＋形半導体層４からｐ−形半導体層３へ供給される正孔が、キャリアライフタイム低減領域７で消滅するためである。キャリアライフタイム低減領域７で消滅する正孔の量は、キャリアライフタイム低減領域７のキャリアライフタイムが短いほど多く、キャリアライフタイム低減領域７内に前述の処理により発生させた結晶欠陥密度が高いほど、キャリアライフタイムは短くなる。
【００１８】
上述のように、本実施形態に係るＦＲＤ１００は、図２に示したとおりオン状態におけるｐ−形半導体層３及びｎ−形半導体層２の中の正孔濃度が低いために、図３に順方向の電圧−電流特性（ＶＦ−ＩＦ特性）を示したように、動作電圧が比較例に比べて高い。しかしながら、このことにより、本実施形態のＦＲＤ１００は、比較例に比べて逆回復時の逆方向電流を決める正孔の濃度が低くなるので、逆回復特性が向上する。また、本実施形態に係るＦＲＤ１００は、比較例よりも動作電圧が高いが、ｐ＋形半導体層４がｐ−形半導体層とアノード電極９との間に設けられているために、アノード電極９とのオーミックコンタクトはもともと低いので、上記電圧上昇は許容範囲である。
【００１９】
キャリアライフタイム低減領域７は、ｐ−形半導体層３の上端部に設けられているので、逆方向バイアス時（オフ状態）にｐ−形半導体層３とｎ−形半導体層２との接合部からｐ−形半導体層３中に広がる空乏層がキャリアライフタイム低減領域７に到達しないようにすることができる。本実施形態に係るＦＲＤ１００の逆方向電圧の定格電圧を印加したときに、空乏層がキャリアライフタイム低減領域７に達しないように、ｐ−形半導体層３のｐ形不純物濃度（又は正味のｐ形不純物濃度）、及び厚さを設定すればよい。逆バイアス時に空乏層がキャリアライフタイム低減領域７に達すると、キャリアライフタイム低減領域７中の結晶欠陥による再結合準位を介したリーク電流が流れる。空乏層がキャリアライフタイム低減領域７に到達しないようにすることにより、ＦＲＤ１００の逆方向時のリーク電流が抑制される。
【００２０】
以上説明したように、本実施形態に係るＦＲＤ１００は、ｐ−形半導体層３中に、ｐ＋形半導体層４のｎ＋形半導体層１側の底面と隣接するキャリアライフタイム低減領域７を備えていることにより、逆回復特性に優れ、順方向電圧が低く、逆方向電流が小さい。
【００２１】
（第２の実施の形態）
第２の実施の形態に係る電力用半導体装置を図４を用いて説明する。図４は、第２の実施形態に係る電力用半導体装置の要部断面図である。なお、第１の実施の形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施の形態に係る半導体装置の製造方法との相異点について主に説明する。
【００２２】
本実施形態に係る電力用半導体装置は、第１の実施形態に係るＦＲＤ１００と同様の構造を有し、終端領域において以下の特徴を有する。図４に示したように、本実施形態に係るＦＲＤ２００は、終端領域と素子領域との境界から素子領域内のｎ−形半導体層２の表面にｐ−形半導体層３を備える。ｐ−形半導体層３の表面には、選択的にｐ＋形半導体層４が形成されており、ｐ＋形半導体層４の外周部は、ｐ−形半導体層３の外周部から内側に離間して形成される。ｐ＋形半導体層４は、素子領域内に形成され終端領域には形成されない。
【００２３】
終端領域のｎ−形半導体層２の表面からｎ＋形半導体層１に向かってｎ−形半導体層２中に延伸する複数のｐ−形ガードリング層８が設けられている。ｐ−形ガードリング層８は、ｐ−形半導体層３を囲む環状構造を有する。ｐ−形ガードリング層８のｐ形不純物濃度及びｎ−形半導体層２の表面からｎ＋形半導体層１への深さは、本実施形態では、ｐ−形半導体層３とほぼ同じように形成されているが、これらは、ＦＲＤ２００の終端領域の耐圧の設計に応じて適切に選択されればよい。
【００２４】
キャリアライフタイム低減領域７は、素子領域内だけでなく、終端領域まで延伸し、終端領域の端部に達するように形成される。ｎ−形半導体層２及びｐ−形半導体層のキャリアライフタイム低減領域７が延伸した領域は、他の領域に比べてキャリアライフタイムが短くなっている。
【００２５】
絶縁膜９が、ｐ＋形半導体層４の外周に隣接し、ｐ＋形半導体層４の表面（ｐ＋形半導体層のｎ＋形半導体層１とは反対側の表面）からｐ−形半導体層中に延伸し、ｐ＋形半導体層４の外周を囲んだ環状構造を有するように形成される。絶縁膜９は、本実施形態では、ｐ−形半導体層３中のキャリアライフタイム低減領域７内に達しているが、キャリアライフタイム低減領域７を超えてさらに深く形成されていても良い。ただし、絶縁膜９は深く設けられるほど、先端部において電界集中を起こすため、キャリアライフタイム低減領域７を超えない深さまで延伸することが望ましい。絶縁膜９は、絶縁体であればよく、例えばシリコン酸化膜、シリコン窒化膜等が用いられるが、ポリイミドなども用いることも可能である。
【００２６】
層間絶縁膜１０が、上記絶縁膜９から終端領域の端部まで、絶縁膜９、ｐ−形半導体層３、ｎ−形半導体層２、及びｐ−形ガードリング層８の表面を覆うように形成される。層間絶縁膜１０は、ｐ−形半導体層３、ｎ−形半導体層２、及びｐ−形ガードリング層８を終端領域において外部から絶縁する。層間絶縁膜１０は、シリコン酸化膜、シリコン窒化膜、又はこれらの積層構造とすることが可能である。
【００２７】
アノード電極６が、ｐ＋形半導体層４のｎ＋形半導体層１とは反対側の表面に電気的に接続するよう形成される。アノード電極６は、素子領域と終端領域との境界から終端領域の外側に向かって層間絶縁膜１０上を延伸するフィールドプレート６Ａを有する。フィールドプレート６Ａは、ｐ−形半導体層３とｐ−形ガードリング層８との間まで延伸する。カソード電極５が、ｎ＋形半導体層１に電気的に接続するように形成される。
【００２８】
本実施形態に係るＦＲＤ２００では、素子領域は、第１の実施形態と同じ構造を備えるので、第１の実施形態に係るＦＲＤ１００と同じ効果を有する。さらに本実施形態に係るＦＲＤ２００では、絶縁膜９が存在することにより、オン状態において、正孔が、アノード電極９からｐ＋形半導体層４、ｐ−形半導体層３、及びｎ−形半導体層２のそれぞれの表面を水平方向に流れて終端領域に供給されることが抑制される。これにより、逆回復時に、終端領域において、ｎ−形半導体層２の層間絶縁膜１０の直下にオン状態で蓄積された正孔が少なくなる。さらに、終端領域からｎ−形半導体層２、ｐ−形半導体層３、及びｐ＋形半導体層４の表面を水平方向に流れてアノード電極９に達する経路が、絶縁膜９により遮断される。これらにより、終端領域から素子領域へ流れる逆回復電流が低減されるため、ＦＲＤ２００の逆方向特性が改善される。
【００２９】
（第３の実施の形態）
第３の実施の形態に係る電力用半導体装置を図５を用いて説明する。図５は、第３の実施形態に係る電力用半導体装置の要部断面図である。なお、第２の実施の形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第２の実施の形態に係る半導体装置の製造方法との相異点について主に説明する。
【００３０】
本実施形態に係るＦＲＤ３００は、第２の実施形態に係るＦＲＤ２００と同様の構造を有する。図５に示したように、本実施形態に係るＦＲＤ３００は、キャリアライフタイム低減領域７が、終端領域の外周端部まで延伸しておらず、ｐ−形半導体層３内に留まっている点で第２の実施形態に係るＦＲＤ２００と相異する。ＦＲＤ３００では、終端領域において、アノード電極６から、ｐ＋形半導体層４、ｐ−形半導体層３、及びｎ−形半導体層２の表面に沿って水平方向に供給された正孔は、ｎ−形半導体層を積層方向に流れてカソード電極５へ供給される。このとき、第２の実施形態に係るＦＲＤ２００と違い、終端領域にはキャリアライフタイム低減領域７が存在しないので、アノード電極６から終端領域に向かって水平方向に供給された上記正孔は、消滅することなくｎ−形半導体層２中に供給される。このため、本実施形態に係るＦＲＤ３００は、第２の実施形態に係るＦＲＤ２００と比べて、終端領域のｎ−形半導体層２中の正孔が過剰に存在する。このため、本実施形態に係るＦＲＤ３００では第２実施形態に係るＦＲＤ２００よりも、絶縁膜９の上記効果がさらに発揮される。これ以外は、本実施形態に係るＦＲＤ３００は、第１の実施形態に係るＦＲＤ１００と同様の素子領域の構造を有するので、第１の実施形態と同様の効果を有する。
【００３１】
以上、逆回復特性は、移動度が大きい正孔の振る舞いできまるため、正孔濃度を中心に説明してきた。正孔ほど効果が得られないが、電子においても同様なことがいえるので、上記実施例において、さらに、ｎ−形半導体層２中のｎ＋形半導体層１と隣接する領域に、キャリアライフタイム低減領域７を設けることも可能である。
【００３２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３３】
１  ｎ＋形半導体層
２  ｎ−形半導体層
３  ｐ−形半導体層
４  ｐ＋形半導体層
５  カソード電極
６  アノード電極
６Ａ  フィールドプレート
７  キャリアライフタイム低減領域
８  ｐ−形ガードリング層
９  絶縁膜
１０  層間絶縁膜
１００、２００、３００  ＦＲＤ
【図１】
0005450490.tif 000002
【図２】
0005450490.tif 000003
【図３】
0005450490.tif 000004
【図４】
0005450490.tif 000005
【図５】
0005450490.tif 000006