(57)【特許請求の範囲】
【請求項１】
画像回路から読み出された信号の増幅を制御する方法であって、
前記画像回路からの入力信号を受け取るステップと、
前記受け取られた入力信号が、第1の入力信号か、または第2の入力信号のいずれかをＡＦＥコントローラによって判定し、前記第1の入力信号は前記第2の入力信号とは異なるステップと、
前記受け取られた入力信号が、第1の入力信号を含むとき、連続時間増幅器を提供する第1の構成に、増幅回路を構成するステップと、
ＡＦＥコントローラから1組の第1の制御信号を発出して、前記第1の構成を利用し、前記第1の構成は、高入力インピーダンスを提供し、前記画像回路からの相当の入力電流を引き出さないステップと、
他方で、サンプルホールド増幅器を提供するために、前記増幅回路を第2の構成に構成するステップと、
前記ＡＦＥコントローラから1組の第2の制御信号を発出して、前記第2の構成を利用し、前記第2の構成は、DC復元回路をもたらすステップとを含み、
前記第1の入力信号は、入力部における、前記画像回路からの画素値の変動を表し、第2の入力信号は、前記画像回路からの固定画素値を表し、前記第2の構成は、スイッチ式キャパシタ入力インピーダンスを提供する方法。
【請求項２】
画像回路から読み出された信号の増幅を制御する方法であって、
入力部における、前記画像回路からの画素値の変動を表す第1の入力信号と、前記画像回路からの固定画素値を表す第2の入力信号とを受け取るステップと、
前記受け取られた信号が、第1の入力信号か、または第2の入力信号のいずれかをＡＦＥコントローラによって判定するステップと、
前記受け取られた信号が、第1の入力信号であるという判定に基づいて、前記ＡＦＥコントローラからの1組の第1の制御信号に応答し、複数のスイッチを作動させて第1の構成にするステップと、
第1の要素の第1の状態から第2の状態への変化を介して、前記第1の入力信号を表す信号を、増幅器入力部に伝搬させ、前記増幅器の出力は、連続時間増幅信号となるステップと、
前記複数のスイッチを、前記ＡＦＥコントローラからの1組の第2の制御信号に応答して、第2の構成に配置し、前記1組の第2の制御信号の出力は、サンプルホールド増幅信号となり、前記受け取られた信号が第2の入力信号であるという判定に基づいているステップと、
前記1組の第2の制御信号が第2の構成に前記複数のスイッチを配置するとき、前記第2の入力信号を、前記第1の要素に保持するステップとを含み、
前記第1の入力信号は、前記主画素アレイから読み出された主画像データを表し、前記第2の入力信号は、前記仮アレイからの仮画像データを表し、前記第1の構成は、高入力インピーダンスを提供し、前記画像回路からの相当の入力電流を引き出さず、前記第2の構成は、スイッチ式キャパシタ入力インピーダンスを提供する方法。
【請求項３】
前記第1の要素は、キャパシタである、請求項2に記載の方法。
【請求項４】
前記キャパシタは、外部キャパシタ上の電荷に基づいて、前記電荷の第1の状態に充電される、請求項3に記載の方法。
【請求項５】
前記増幅器の第2の入力部は、フィードバックキャパシタに接続され、前記フィードバックキャパシタは、前記増幅器の出力部に接続される、請求項2に記載の方法。
【請求項６】
スイッチの前記第2の構成は、前記増幅器の前記入力部間の閉鎖スイッチを含み、それによって、前記増幅器出力を最小化する、請求項2に記載の方法。
【請求項７】
スイッチの前記第2の構成は、外部キャパシタ上の電荷を復元するために、電圧源を接続するスイッチを含む、請求項2に記載の方法。
【請求項８】
入力部における、画素値の変動を表す第1の入力信号と、画像回路の固定画素値を表す第2の入力信号とを受け取る手段と、
前記受け取られた信号が、第1の入力信号か、または第2の入力信号のいずれかを判定するＡＦＥコントローラ手段と、
前記受け取られた信号が、第1の入力信号であるという判定に基づいて、前記ＡＦＥコントローラ手段から第1の制御信号を出力し、前記第1の制御信号に応答し、複数のスイッチが第1の構成に方向づけられる手段と、
第1の要素の第1の状態から第2の状態への変化を介して、前記第1の入力信号を表す信号を、増幅器入力部に伝搬させ、前記増幅器の出力は、連続時間増幅信号となる手段と、
前記複数のスイッチを、前記ＡＦＥコントローラ手段からの第2の制御信号に応答して、第2の構成に配置し、前記第2の制御信号の出力は、サンプルホールド増幅信号となり、前記受け取られた信号が第2の入力信号であるという判定に基づいている手段と、
前記第2の制御信号が第2の構成に前記複数のスイッチを配置するとき、前記第2の入力信号を、前記第1の要素に保持する手段とを含み、
前記第1の入力信号は、前記主画素アレイから読み出された主画像データを表し、前記第2の入力信号は、前記仮アレイからの仮画像データを表し、前記第1の構成は、高入力インピーダンスを提供し、前記画像回路からの相当の入力電流を引き出さず、前記第2の構成は、スイッチ式キャパシタ入力インピーダンスを提供するシステム。
【請求項９】
前記第1の要素は、キャパシタである、請求項8に記載のシステム。
【請求項１０】
前記キャパシタは、外部キャパシタ上の電荷に基づいて、前記電荷の第1の状態に充電される、請求項9に記載のシステム。
【請求項１１】
前記増幅器の第2の入力部は、フィードバックキャパシタに接続され、前記フィードバックキャパシタは、前記増幅器の出力部に接続される、請求項8に記載のシステム。
【請求項１２】
スイッチの前記第2の構成は、前記増幅器の前記入力部間の閉鎖スイッチを含み、それによって、前記増幅器出力を最小化する、請求項8に記載のシステム。
【請求項１３】
スイッチの前記第2の構成は、外部キャパシタ上の電荷を復元するために、電圧源を接続するスイッチを含む、請求項8に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像フロントエンド用のスイッチ式キャパシタ入力段に関する。具体的には、本発明は、画像センサからの信号を増幅し、その増幅信号をアナログフロントエンド回路に入力することができる回路に関する。
【背景技術】
【０００２】
画像システム用のアナログフロントエンド(AFE)は、画像センサと連動する必要がある。多くの適用例において、画像センサ出力部は、AFE入力部に容量結合する。結合キャパシタは、センサとAFEとの間に電圧レベル偏移をもたらすことができる。具体的には、結合キャパシタは、AFEの許容入力整合性とは異なるDC出力電圧を有する可能性がある、CCDセンサなどの、いくつかの画像センサを結合するのに使用される。
【０００３】
結合キャパシタ上の所望の電荷は、AFEにより、「DC復元」としばしば呼ばれるものを行うことによって構築する必要がある。DC復元回路は、スイッチと、結合キャパシタを再充電する電圧源とを一般に含む。DC復元機能は、画像センサによって様々な時間に生じる可能性がある。DC復元回路は、画像センサ画素アレイ内の10,000以上の画素のうちから、10〜20などの一定の画素のみに対して作動状態にすることができる。DC復元回路が作動状態にないとき、結合キャパシタからの漏れ電流は、キャパシタにおける電圧を変化させる可能性がある。漏れ電流は、AFEの入力部内にしばしば入り、画像アーティファクトの原因となる可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
通常、画像センサからの出力信号が既知の値に維持され、その出力信号が画像情報を伝送しないとき、DC復元動作が行われる。従来、画像センサは、画素読出動作中に予備充電動作および他のプロセスを行い、その間に、センサ出力は、ある安定なリセット値または基準レベルで安定し、AFE回路はしばしば、この安定な基準レベルを使用してDC復元動作を行う。ここで、全画素で安定な基準レベルを提供するわけではない画像センサが、設計されており、したがって、画像センサとAFE回路との間の新規のインターフェースが必要となる。
【図面の簡単な説明】
【０００５】
【図１】本発明の例示的な実施形態による、システム動作のブロック図である。
【図２】本発明の一実施形態による、例示的な装置の詳細図である。
【図３】本発明の一実施形態による、電荷結合素子(CCD)センサおよび制御スイッチ用制御信号に関する例示的な波形の図である。
【図４】本発明の別の実施形態による、別の回路を示す図である。
【発明を実施するための形態】
【０００６】
本発明の実施形態は、DC復元動作を制御するアナログフロントエンド(AFE)増幅器用の制御方法を提供する。例示的な実施形態によると、入力信号が、画像回路から受け取られる。受け取られた入力信号が、第1の入力信号か、または第2の入力信号のいずれかを判定される。第1の入力信号は、第2の入力信号と異なる。受け取られた入力信号が、第1の入力信号を含むと判定されると、増幅回路は、第1のモードの増幅を提供する第1の構成に構成される。他方では、増幅回路は、第2のモードの増幅を提供する第2の構成に構成される。
【０００７】
別の実施形態によると、画像回路から読み出された信号の増幅を制御する方法がある。入力信号は、入力部において受け取られる。入力部において受け取られた信号が、第1の入力信号か、または第2の入力信号のいずれかを判定される。第1の入力信号は、画像回路からの画素値の変動を表し、第2の入力信号は、画像回路からの固定画素値を表す。受け取られた信号が、第1の入力信号であるという判定に基づいて、複数のスイッチが、1組の第1の制御信号に応答して作動し、第1の構成になる。第1の要素の第1の状態から第2の状態への変化を介して、第1の入力信号を表す信号は、増幅器入力部に伝搬し、増幅器の出力は、連続時間増幅信号となる。1組の第2の制御信号の出力は、受け取られた信号が第2の入力信号であるという判定に基づいており、複数のスイッチが、1組の第2の制御信号に応答して、第2の構成に配置される。1組の第2の制御信号が第2の構成に複数のスイッチを配置するとき、第2の入力信号は、第1の要素に保持される。
【０００８】
画像回路から読み出されたデータ信号を増幅する装置が開示される。本装置は、入力部における画像回路の、画素値の変動を表す第1の入力信号と、固定画素値を表す第2の入力信号とを受け取る手段を含む。本装置の実施形態は、受け取られた信号が、第1の入力信号か、または第2の入力信号のいずれかを判定する手段を含む。本装置は、受け取られた信号が第1の入力信号であるという判定に基づいて第1の制御信号を出力する手段をさらに含み、複数のスイッチが、第1の制御信号に応答して第1の構成に方向づけられる。本装置は、第1の要素の初期状態からの変化を介して、第1の入力信号を表す信号を増幅器入力部に伝搬させる手段も含む。複数のスイッチを第2の制御信号に応答して第2の構成に配置する手段が、さらに含まれ、第2の制御信号の出力は、受け取られた信号が第2の入力信号であるという判定に基づいている。本装置は、第2の制御信号が複数のスイッチを第2の構成に配置するとき、第1の要素における第2の入力信号を保持する手段も含む。第1の要素をその初期状態に再びリセットする手段も、本装置に含まれる。
【０００９】
図1は、本発明の例示的な実施形態によるシステムの動作のブロック図を示す。システム100は、電荷結合素子(CCD)などの画像センサチップ110と、結合キャパシタCを介して画像チップ110の出力部と結合するアナログフロントエンド(AFE)120とを含む。AFE120は、入力段130、第2段140、およびコントローラ150を含むことができる。画像センサ110は、主画素アレイ112および仮画素アレイ114を含む、画素アレイを含むことができる。主画素アレイ112は、画像を取り込むために露光される複数の画素から形成される。仮画素アレイ114も、複数の画素から形成されるが、これらの画素は、画像情報を含まない。たとえば、仮画素アレイ114は、動作中に別途覆い隠され、入射光を受けない、黒レベル画素または他の画素を含むことができる。画像センサ110は、主画像アレイ112および仮アレイ114の画素上で行われる読出動作によって、アナログ信号を結合キャパシタCに出力することができる。たとえば、画像データは、出力信号が主画像アレイ112および仮アレイ114からの要素を交互に含むラスタ走査順序(行ごと)で、画像アレイから読むことができる。本明細書で、これらの要素は、それぞれ、「主画像データ」および「仮画像データ」と呼ばれる。
【００１０】
AFEコントローラ150は、受け取られた入力信号が主画像データまたは仮画像データのいずれを表すかを判定するように構成される。この判定は、データ、データのタイミング、クロック信号、および他の既知の方法に基づいて行うことができる。入力信号が主画像データを表すことをコントローラ150が判定するとき、コントローラ150は、制御信号を入力段130に出力する。この制御信号に応答して、入力段130は、連続時間増幅器として動作し、キャパシタによって入力段130に供給される入力信号を増幅し、その増幅信号を第2段140に供給する。入力段130は、連続時間増幅器として動作しているとき、高入力インピーダンスを有する。したがって、漏れ電流は、結合キャパシタCから引き出されず、または画像回路110から入力されない。逆に、入力信号が仮画像データを表すことをコントローラ150が判定するとき、コントローラ150は、入力段130内のスイッチを第2の構成に変化させる制御信号を出力する。第2の構成において、入力段130は、サンプルホールド増幅器として動作し、DC復元動作をさらに行う。入力段130は、サンプルホールド増幅器として動作しているとき、その入力から電流を引き出すことができる。この時間中、DC復元回路が動作可能であるので、入力電流は、結合キャパシタCからは引き出されないが、代わりに、DC復元回路によって供給される。したがって、結合キャパシタCから、または画像回路110からの漏れ電流による画像アーティファクトは存在しない。
【００１１】
図2は、本発明の実施形態による、例示的な入力段200を示す。入力段200は、外部キャパシタCEXTを通してつながるCCDセンサなどの画像センサ210からの入力信号を受け取ることができる。入力段200は、第2段220に信号を出力することもできる。入力段200は、コントローラ230により、図3に示される例示的な波形によって制御される。
【００１２】
再び図2を参照すると、入力段200は、すべてがスイッチ制御される、DC復元電圧供給部VRES204、入力キャパシタCIN205、演算増幅器209、およびフィードバックキャパシタCFB207を含む。フィードバックキャパシタCFB207の端子は、演算増幅器209の反転入力部に接続する。入力キャパシタCIN205の第1の端子は、演算増幅器209の第1の入力部に結合する。スイッチS1Aは、演算増幅器209の入力端子を共に結合する。別のスイッチ、ラベルスイッチS1は、演算増幅器209の出力部において、基準電圧供給部VREF206をフィードバックキャパシタCFB207の他方の端子に結合する。スイッチS2は、入力キャパシタCIN205の第2の端子をグランドに結合する。S2Aと符号をつけた別のスイッチは、入力キャパシタCIN205の第2の端子を外部キャパシタCEXTに結合する。スイッチS2およびS2Aは、好ましくは共通制御信号に応答して正反対に動作する。しかし、それぞれは、それぞれのスイッチを作動させるのに専用の制御信号を有することができる。スイッチS3は、DC復元電圧供給部VRES204を、スイッチS2Aと外部キャパシタCEXTとの間の回路経路内のノードに結合する。キャパシタCIN205およびCFB207を備える演算増幅器209の構成は、CIN205の値とCFB207の値との比によるゲインをもたらす。
【００１３】
入力段200は、2つのモード、連続時間増幅モードまたはサンプルホールドモード(DC復元モードとしても使用される)のいずれかで動作することができる。
【００１４】
連続時間増幅モードにおいて、スイッチS1、S1A、S2、およびS3のすべては開放し、スイッチS2Aは閉鎖する。画像データ、すなわち主画像データが画像センサ210から出力されているとコントローラ230が判定するとき、コントローラ230は、図3に示される波形などの連続時間増幅波形Φ1、Φ2、
【００１５】
【数１】
0005579738.tif 000002
【００１６】
、およびΦ3を出力し、スイッチS1、S1A、S2、S2A、およびS3の動作をそれぞれ制御する。具体的には、スイッチS1およびS1Aは波形Φ1に応答し、スイッチS2は波形Φ2に応答し、スイッチS2Aは、波形
【００１７】
【数２】
0005579738.tif 000003
【００１８】
に応答し、スイッチS3は波形Φ3に応答する。外部キャパシタCEXTは、固定電位に予備充電される。CCDセンサからの出力のAC変動は、外部キャパシタCEXTを通して画像センサ210から入力段200内のキャパシタCIN205に伝搬する。キャパシタCIN205上の電荷は、AC信号変動がCIN205において受け取られると、第1の電荷状態から第2の電荷状態に変化する。演算増幅器209は、CIN205におけるAC信号を、キャパシタCIN205の値とキャパシタCFB207の値との比によって決定されるゲインを伴って、演算増幅器209の出力部に送る。この構成において、入力段200は、高入力インピーダンスを有し、相当量の入力電流を有効に引き出さない。
【００１９】
画像センサが、仮画素アレイ114などの、主画素アレイの外部にある画素位置からのデータを出力するとき、サンプルホールドモードが生じることができる。信号が、図3の波形Φ3のDC復元時間内に示される形状を有するとき、サンプルホールドモードが生じるのが好ましい。例示的な実施形態のスイッチは、図3に示される、波形Φ1、Φ2、
【００２０】
【数３】
0005579738.tif 000004
【００２１】
、およびΦ3によって制御することができる。たとえば、波形Φ1は、スイッチS1およびS1Aの動作を制御し、波形Φ2は、スイッチS2を制御し、波形
【００２２】
【数４】
0005579738.tif 000005
【００２３】
は、スイッチS2Aを制御し、波形Φ3は、図2および4のスイッチS3を制御する。
【００２４】
より詳細には、サンプルホールドサイクル中に、画像センサ210内のキャパシタCEXT上の電荷の一部分は、スイッチS1Aが制御波形Φ1によって作動するとき、キャパシタCIN205まで通過し、次に、スイッチS2が制御波形Φ2によって作動するとき、グランドに移動する。波形サイクル中に、CIN205は、再び充電される必要があり、その結果、正味入力電流が、キャパシタCEXTから引き出される。
【００２５】
図3に示されるように、波形Φ1のタイミングは、スイッチS2のスイッチングに対応し、スイッチS2の作動は、波形Φ2に対応する。仮画素アレイ114において、画素のすべては、黒画素(光から覆い隠されるとき)などに対応する、ある既知のレベルで安定する。画素のすべてが、ほぼ一定のレベルにあるので、DC復元回路が、作動する。この例のように、これが生じるとき、Φ3クロック(DC復元作動状態)が、Φ1クロックと同じ波形を有するのが好ましい。当然、いかなるクロック信号も、それがDC復元を作動状態にする限り、Φ3クロック信号の代わりに使用することができる。CCDセンサからの正味電流出力によって、スイッチS2およびS1A、ならびにキャパシタCIN205を、複合スイッチ式キャパシタ抵抗とみなすことができる。抵抗と同様に、複合スイッチ式キャパシタ抵抗を通る正味電流は、それに印加される電圧、この場合にはCEXT上の電圧の関数となる。等価抵抗値は、CIN205と、スイッチS2およびS1Aが動作している周波数との積である。このように、入力段200は、CEXTから非ゼロ電流を引き出す、有限のスイッチ式キャパシタ入力インピーダンスを有するものとみなすことができる。
【００２６】
サンプルホールド動作の初期状態において、CCDセンサからの電荷は、画像センサ210のキャパシタCEXT上に存在する。電荷は、入力段200のキャパシタCIN上には存在しない。スイッチS2AおよびS1が閉鎖するとき、画像センサ210内のCEXT上の電荷は、入力段200内のCIN205に移動する。スイッチS1およびS2Aが開放し、スイッチS2が閉鎖するとき、CIN205上の電荷は、CFB207に移動し、演算増幅器209は、CIN205とCFB207との比に基づいて入力信号を増幅する。
【００２７】
連続時間増幅およびDC復元がCCD読出動作として反復する、上述のサイクルが、行われる。画素の行が画素アレイから読み出されるとき、DC復元機能は、画像データまたは主画像データが主画素アレイから読み出されるときは、行われない。
【００２８】
例示的な制御波形が、図3に示される。CCD出力波形は、画像センサからの画素データが主画素アレイから読み出されるときは、水平部を有しないことができる。CCD出力波形は、主画素アレイの外部の画素位置から、言い換えれば、仮画素アレイからの画素読出し中は、一定の画素データレベルを有することができる(図1を参照)。あるいは、システムが、主画素アレイからの画素データを読み出すときは、画素データレベルは、変化することができる。制御波形Φ1、Φ2、
【００２９】
【数５】
0005579738.tif 000006
【００３０】
、およびΦ3は、主画素アレイ112から読み出された画素に対応する連続時間増幅モード中には、一定の信号レベルを有することができる。他方で、制御波形Φ1、Φ2、
【００３１】
【数６】
0005579738.tif 000007
【００３２】
、およびΦ3は、仮画素アレイ114から読み出された画素に対応するDC復元時間中には、より迅速に変化する。制御波形Φ2および
【００３３】
【数７】
0005579738.tif 000008
【００３４】
の図が、理解を容易にするために示されるが、単一の制御波形を、出力することができ、それぞれのスイッチS2およびS2Aは、それに応じて動作するように構成することができることを理解されたい。
【００３５】
あるいは、差動式実施形態を、差動入力部に等しいゲインを供給するように実装することもできる。図4は、本発明の別の実施形態による、画像システム400を示す。図4の画像システム400は、画像センサ410、入力段420、アナログフロントエンド430、およびコントローラ440を含む。
【００３６】
図2における以上の動作と同様に、入力段420の差動式または両頭式実施形態も、2つのモード、連続時間増幅モードまたはサンプルホールドモードで動作する。デバイス400とデバイス200との差異は、追加の出力部、入力キャパシタCIND405、フィードバックキャパシタCFB409Aおよび409B、ならびにVREF405Aおよび405Bの追加を含むことである。
【００３７】
連続時間増幅モードにおいて、スイッチS1、S1A、S2、およびS3のすべては開放し、スイッチS2Aは閉鎖する。スイッチS1、S1A、S2、S2A、およびS3の動作は、連続時間増幅モードの間に識別される、図3に示されるそれぞれの波形によって制御される。外部キャパシタCEXTは、固定電位に予備充電される。画像データまたは主画像データが、画像センサ410から出力されているとコントローラ440が判定するとき、コントローラ440は、連続時間増幅波形(図3に示される波形など)を出力し、スイッチS1、S2、S2A、およびS3の動作を制御する。CCDセンサからの出力のAC変動は、外部キャパシタCEXTを通して入力段420内のキャパシタCIN407に伝搬する。
【００３８】
演算増幅器408は、2つの入力部および2つの出力部を有する。2つの入力部のうち、第1の入力部は、CIN407から信号を受け取り、第2の入力部は、キャパシタCIND405から信号を受け取る。キャパシタCIND405は、ノード406に印加される基準信号源から得られる基準入力信号を供給することができる。演算増幅器408は、第1の入力部においてCIN407から受け取られたAC信号と、第2の入力部においてCIND405から受け取られたAC信号との間の差を、ゲインを伴って演算増幅器408の出力部に送る。このゲインは、キャパシタCIN407およびCIND405の値と、キャパシタCFB409BおよびCFB409Aの値との比の差によって決定される。演算増幅器408からの出力は、第2段430に供給することができる2つの出力間の差動モード出力である。
【００３９】
サンプルホールドモードにおいて、動作スイッチS1、S2、S2A、およびS3は、コントローラ440により、図3に示される例示的なDC復元時間波形によって制御される。これらの波形は、外部キャパシタCEXTがサンプル動作およびホールド動作を通して充電されるとき、画像センサ410に関する外部キャパシタCEXT上の電荷量にも影響を及ぼす。
【００４０】
より詳細には、スイッチS1Aの閉鎖によって、リセット動作を開始することができ、スイッチS1Aの閉鎖は、演算増幅器408の入力部を短絡させ、演算増幅器408は、その出力を、ほぼゼロ(0)ボルトになるのが好ましい基準電位VREF+405AとVREF-405Bとの間の差に引っ張る。
【００４１】
図3の波形によると、スイッチS2は開放し、スイッチS2Aは閉鎖し、スイッチS3は閉鎖する。これは、電圧源VRES403によって決定される所定の電位に、キャパシタCEXT上の電荷をリセットすることによってDC復元動作を行う。DC復元動作は、CCDの仮画素アレイからの読出動作と同時に起こるようにタイミング調整される。
【００４２】
本発明を様々な形態で実装することができることは、以上の説明から、当業者は理解することができよう。したがって、本発明の実施形態を、その特定の例に結び付けて説明してきたが、図面、明細書、および以下の特許請求の範囲を検討すれば、当業者には他の変更形態も明らかになるので、本発明の実施形態の真の範囲をそのように限定すべきではない。
【符号の説明】
【００４３】
100  システム
110  画像センサチップ
120  アナログフロントエンド
130  入力段
140  第2段
150  コントローラ
200  入力段
205  入力キャパシタ
207  フィードバックキャパシタ
209  演算増幅器
210  画像センサ
220  第2段
S1  ラベルスイッチ
S1A  スイッチ
S2  スイッチ
S2A  ラベルスイッチ
S3  スイッチ
CEXT  外部キャパシタ
【図１】
0005579738.tif 000009
【図２】
0005579738.tif 000010
【図３】
0005579738.tif 000011
【図４】
0005579738.tif 000012