(57)【特許請求の範囲】
【請求項１】
ベースバンド信号を所定のサンプリングクロックに同期して出力するベースバンド信号発生部（２１）と、
前記ベースバンド信号発生部から出力されるベースバンド信号に所望の遅延を与えて出力する遅延処理部（２２）とを有し、
前記遅延処理部から出力されるベースバンド信号によって変調された変調信号を出力するデジタル変調信号発生装置であって、
前記遅延処理部は、
入力されるベースバンド信号を前記サンプリングクロックに同期して順次記憶し、且つ記憶した順に読み出すためのメモリ（２４Ａ、２４Ｂ）と、該メモリに対するベースバンド信号の書き込みタイミングと読み出しタイミングとの時間差を所望の値に制御するメモリ制御部（２５）とからなり、入力されるベースバンド信号に前記サンプリングクロックの周期の所望の整数倍の遅延を付与して出力する粗調部（２３）と、
連続して入力される複数のベースバンド信号と予め設定された複数のフィルタ係数との乗算を行い、その総和を出力するデジタルフィルタ（２７Ａ、２７Ｂ）と、該デジタルフィルタから出力される信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延が付与されるために必要な複数組のフィルタ係数を予め記憶している係数メモリ（３１）と、該係数メモリから前記サンプリングクロックの周期より短い時間単位の遅延が所望値となるためのフィルタ係数を読み出して前記デジタルフィルタに設定する係数設定部（３２）とを含み、入力されるベースバンド信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延を付与する微調部（２６）とにより構成されていることを特徴とするデジタル変調信号発生装置。
【請求項２】
ベースバンド信号を所定のサンプリングクロックに同期して出力するベースバンド信号発生段階と、
前記発生したベースバンド信号に所望の遅延を与えて出力する遅延処理段階とを有し、
前記遅延処理されたベースバンド信号によって変調された変調信号を出力するデジタル変調信号発生方法であって、
前記遅延処理段階は、
入力されるベースバンド信号を前記サンプリングクロックに同期して順次記憶し、且つ記憶した順に読み出すためのメモリに対し、ベースバンド信号の書き込みタイミングと読み出しタイミングとの時間差を所望の値に制御して、入力されるベースバンド信号に前記サンプリングクロックの周期の所望の整数倍の遅延を付与して出力する粗調処理段階と、
連続して入力される複数のベースバンド信号と予め設定された複数のフィルタ係数との乗算を行い、その総和を出力するとともに、該出力信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延が付与されるために必要なフィルタ係数を選択的に設定して、入力されるベースバンド信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延を付与する微調処理段階とを含んでいることを特徴とするデジタル変調信号発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＭＩＭＯ端末の試験のために、複数台の信号発生装置の出力信号を合波してＭＩＭＯ端末に出力する際に、信号発生装置間に生じるスキュー（信号タイミングずれ）を低減するための技術に関する。
【背景技術】
【０００２】
移動体通信で用いられているＭＩＭＯ（Multi Input
Multi Output）方式は、基地局の複数Ｍのアンテナと端末の複数Ｎのアンテナ間に形成されるＭ×Ｎの経路を用いて高速なデータ通信を行う方式である。
【０００３】
このＭＩＭＯ方式に対応した端末の受信機能を試験するためには、異なるデータ信号で変調された複数Ｍ系列のデジタル変調信号を送信する信号発生手段が必要となるが、それを一台の信号発生器で構成しようとする装置単体が大掛かりとなり、高価となる。
【０００４】
このため、汎用的な単系統のデジタル変調信号発生器を複数台用い、それらの信号出力を合波し、これをＭＩＭＯ方式の伝搬信号を模擬した試験信号として試験対象に与える方法が従来から採用されている。
【０００５】
このように複数台のデジタル変調信号発生器の出力信号を合波してＭＩＭＯ方式の伝搬信号を模擬した試験信号を生成する場合、通常は共通のシステムクロックを複数の信号発生器に与えて同期させているが、各信号発生器内の信号遅延の差により、各デジタル変調信号発生器から出力される信号のデータにタイミングずれ（スキュー）が生じる。このスキューが、データのビットレートに対して無視できない程大きくなると、ＭＩＭＯ方式の試験を正しく行うことができなくなる。
【０００６】
なお、ベースバンド信号をＤ／Ａ変換して直交変調器に入力し、ベースバンド信号に応じて位相と振幅が変調されたデジタル変調信号を生成するデジタル変調信号発生装置は、例えば、次の特許文献１等に開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１１６２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記文献１のように、デジタル変調信号発生装置は、所定のサンプリングレートで生成出力されるＩ、Ｑのベースバンド信号をそれぞれＤ／Ａ変換して、その出力値でキャリア信号を直交変調して、Ｉ、Ｑのベースバンド信号に応じた振幅と位相をもつデジタル変調信号を生成して出力する構成を有しているから、Ｉ、Ｑのベースバンド信号をサンプリングクロックに同期してメモリに蓄積しつつ、その読み出しタイミングをサンプリングクロックの整数個分遅らせる構成を採用することで、データの出力タイミングを変えることは可能であるが、その場合、サンプリングクロックの周期の整数倍（つまり、サンプル単位）でのタイミング調整しかできず、より細かなタイミングずれに対応できず、精度の点で十分とは言えなかった。
【０００９】
本発明は、この問題を解決し、サンプリングクロックの周期の整数倍に加えて、その周期より短い時間のタイミング調整が可能なデジタル変調信号発生装置および方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明の請求項１のデジタル変調信号発生装置は、
ベースバンド信号を所定のサンプリングクロックに同期して出力するベースバンド信号発生部（２１）と、
前記ベースバンド信号発生部から出力されるベースバンド信号に所望の遅延を与えて出力する遅延処理部（２２）とを有し、
前記遅延処理部から出力されるベースバンド信号によって変調された変調信号を出力するデジタル変調信号発生装置であって、
前記遅延処理部は、
入力されるベースバンド信号を前記サンプリングクロックに同期して順次記憶し、且つ記憶した順に読み出すためのメモリ（２４Ａ、２４Ｂ）と、該メモリに対するベースバンド信号の書き込みタイミングと読み出しタイミングとの時間差を所望の値に制御するメモリ制御部（２５）とからなり、入力されるベースバンド信号に前記サンプリングクロックの周期の所望の整数倍の遅延を付与して出力する粗調部（２３）と、
連続して入力される複数のベースバンド信号と予め設定された複数のフィルタ係数との乗算を行い、その総和を出力するデジタルフィルタ（２７Ａ、２７Ｂ）と、該デジタルフィルタから出力される信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延が付与されるために必要な複数組のフィルタ係数を予め記憶している係数メモリ（３１）と、該係数メモリから前記サンプリングクロックの周期より短い時間単位の遅延が所望値となるためのフィルタ係数を読み出して前記デジタルフィルタに設定する係数設定部（３２）とを含み、入力されるベースバンド信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延を付与する微調部（２６）とにより構成されていることを特徴とする。
【００１１】
また、本発明の請求項２のデジタル変調信号発生方法は、
ベースバンド信号を所定のサンプリングクロックに同期して出力するベースバンド信号発生段階と、
前記発生したベースバンド信号に所望の遅延を与えて出力する遅延処理段階とを有し、
前記遅延処理されたベースバンド信号によって変調された変調信号を出力するデジタル変調信号発生方法であって、
前記遅延処理段階は、
入力されるベースバンド信号を前記サンプリングクロックに同期して順次記憶し、且つ記憶した順に読み出すためのメモリに対し、ベースバンド信号の書き込みタイミングと読み出しタイミングとの時間差を所望の値に制御して、入力されるベースバンド信号に前記サンプリングクロックの周期の所望の整数倍の遅延を付与して出力する粗調処理段階と、
連続して入力される複数のベースバンド信号と予め設定された複数のフィルタ係数との乗算を行い、その総和を出力するとともに、該出力信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延が付与されるために必要なフィルタ係数を選択的に設定して、入力されるベースバンド信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延を付与する微調処理段階とを含んでいることを特徴とする。
【発明の効果】
【００１２】
このように、本発明のデジタル変調信号発生装置および方法は、サンプリングクロックの周期単位の粗調遅延と、デジタルフィルタ方式を用いたサンプリングクロックの周期より短い時間単位の所望の微調遅延とを付与したベースバンド信号を生成することができ、そのベースバンド信号で変調されたデジタル変調信号の出力タイミングを広い範囲できめ細かく調整することができる。
【００１３】
したがって、複数のデジタル変調信号発生装置が出力するデジタル変調信号のタイミング合わせが容易に行え、ＭＩＭＯ方式に対応した端末試験を、汎用の複数の複数のデジタル変調信号発生装置で行うことが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態の全体構成図
【図２】フィルタ係数の組を説明するための図
【図３】ベースバンド信号に付与される遅延を示す図
【図４】元のベースバンド信号と遅延したベースバンド信号のいずれかを選択的に出力する構成例を示す図
【発明を実施するための形態】
【００１５】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用したデジタル変調信号発生装置２０の構成を示している。
【００１６】
このデジタル変調信号発生装置２０は、ベースバンド信号発生部２１、遅延処理部２２、Ｄ／Ａ変換器４１、４２および直交変調器５０によって構成されている。
【００１７】
ベースバンド信号発生部２１は、変調に用いるベースバンド信号Ｉ、Ｑを所定周波数ｆｓ（＝１／Ｔｓ）のサンプリングクロックＣｓに同期して出力する。
【００１８】
遅延処理部２２は、ベースバンド信号発生部２１からのベースバンド信号Ｉ、Ｑを受け、ユーザが指定した遅延を与えて出力するためのもので、粗調部２３と微調部２６で構成されている。
【００１９】
粗調部２３は、一対のＦＩＦＯメモリ２４Ａ、２４Ｂとメモリ制御部２５によって構成されており、入力されるベースバンド信号Ｉ、ＱをそれぞれＦＩＦＯメモリ２４Ａ、２４Ｂに順次記憶させつつ、記憶した順に読み出すことで、書込タイミングと読出タイミングの差分の遅延（粗調処理）を与える。
【００２０】
この書込処理と読出処理は、ベースバンド信号Ｉ、Ｑの出力間隔（サンプリングクロック周期）に同期して行われるので、その差分による遅延時間は必然的に１サンプル時間Ｔｓの整数Ｐ倍となり、この整数Ｐは、ＦＩＦＯメモリ２４Ａ、２４Ｂのアドレス数の範囲内で任意に設定できる。
【００２１】
ただし、後述するように微調部２６にも１サンプル時間Ｔｓの整数ｒ倍の固定遅延が含まれるので、メモリ制御部２５は、ユーザーの指定整数値Ｕに対して、Ｕ−ｒに等しい整数値をＰとし、その整数値分の遅延を書込タイミングと読出タイミングの間に設定する。このため、粗調部２３からは、入力するベースバンド信号Ｉ、Ｑに対してＰ・Ｔｓだけ遅延したベースバンド信号Ｉ′、Ｑ′が出力される。
【００２２】
一方、微調部２６は、デジタルフィルタによるデータ補間処理を用いてサンプリングクロック周期より短い時間単位の遅延処理（微調処理）を行うものであり、一対のＦＩＲ型のデジタルフィルタ２７Ａ、２７Ｂ、係数メモリ３１、係数設定部３２、クリッピング処理部３３Ａ、３３Ｂによって構成されている。
【００２３】
ＦＩＲ型のデジタルフィルタ２７Ａ、２７Ｂは、サンプリングクロック周期で入力されるベースバンド信号Ｉ′、Ｑ′を記憶しつつ順次後段にシフトするために複数Ｒ段直列に接続されたフリップフロップ２８（１）〜２８（Ｒ）と、各フリップフロップ２８（１）〜２８（Ｒ）の出力にそれぞれ係数ｋ（１）〜ｋ（Ｒ）を乗じる乗算器２９（１）〜２９（Ｒ）と、乗算器２９（１）〜２９（Ｒ）の出力を加算してその総和Ｕを求める加算器３０とで構成される。
【００２４】
ここで、デジタルフィルタ２７Ａ、２７Ｂのタップ数Ｒを奇数の例えば２５とし、入力側から１３番目［ｒ＝（Ｒ＋１）／２］の中央のフリップフロップ２８（１３）の出力に乗じるフィルタ係数が１、その他のフィルタ係数が０であれば、入力したベースバンド信号Ｉ、Ｑは、それぞれ１３個のフリップフロップによる１３Ｔｓの固定遅延を受けて出力されることになる。
【００２５】
これは１３個目のフリップフロップの出力に対してピーク値１となり、他のフリップフロップの出力に対して０となるインパルス応答波形sinｘ／ｘに対応したフィルタ係数を設定した例であるが、ここではインパルス応答波形を、ベースバンド信号の１サンプル時間Ｔｓの整数Ｗ（例えばＷ＝１００）分の１（＝ΔＴ）の細かさでずらし、そのずれたインパルス応答波形がサンプリング間隔でとる値をフィルタ係数として与えることで、入力するベースバンド信号Ｉ′、Ｑ′に対して、ΔＴの整数倍の遅延を与えた信号を生成することができる。
【００２６】
これを実現するために、係数メモリ３１には、図１に示しているように、ベースバンド信号Ｉ、Ｑのサンプリング間隔Ｔｓを複数Ｗに分割する各タイミングでピークとなるインパルス応答波形に対応するＷ組のフィルタ係数ｋ(0,1)、ｋ(0,2)、…、ｋ(0,R)、ｋ(1,1)、ｋ(1,2)、…、ｋ(1,R)、……、ｋ(W-1,1)、ｋ(W-1,2)、…ｋ(W-1,R)が予め記憶されている。
【００２７】
例えば、Ｒ＝２５（ｒ＝１３）として、図２の（ａ）に示すように、ベースバンド信号の連続する２５個のデータｄ（１）〜ｄ（２５）がデジタルフィルタ内に取り込まれた状態を考える。この場合、例えばΔＴ単位の遅延を０に設定するための１組目のフィルタ係数ｋ(0,1)〜ｋ(0,25)とし、図２の（ｂ）のように、インパルス応答波形sinｘ／ｘがｘ＝０の位置でとる値１を中間のフィルタ係数ｋ(0,13)とし、インパルス応答波形sinｘ／ｘがｘ＝±２π、±４π、…の位置でとる値０（全て０）をそれぞれ他のフィルタ係数とすることで、デジタルフィルタの出力値が中間の記憶データｄ（１３）に等しくなり、この記憶値ｄ（１３）が出力され、次のサンプリングタイミングには中間の記憶データがｄ（１４）に更新され、その更新されたデータｄ（１４）が出力され、以下、入力されたデータがｒ・Ｔｓだけ遅れて順番に出力されることになる。
【００２８】
また、例えば、ΔＴの遅延を付与するための２組目のフィルタ係数ｋ(1,1)〜ｋ(1,25)は、図２の（ｃ）のように、基準のインパルス応答波形sinｘ／ｘを時間軸に沿ってΔＴ＝（２π／Ｗ）シフトしたインパルス応答波形sin（ｘ＋ΔＴ）／(ｘ＋ΔＴ)に対し、ｘ＝０の位置でとる値sin（ΔＴ）／(ΔＴ)を中間の１３番目のフィルタ係数ｋ(1,13)とし、ｘ＝２πの位置でとる値sin（２π＋ΔＴ）／(２π＋ΔＴ)を１４番目のフィルタ係数ｋ(1,14)とし、ｘ＝−２πの位置でとる値sin（−２π＋ΔＴ）／(−２π＋ΔＴ)を１２番目のフィルタ係数ｋ(1,12)とする。
【００２９】
つまり、１番目から１２番目のフィルタ係数については以下のとおりとなる。
ｋ(1,1)＝sin（−２４π＋ΔＴ）／（−２４π＋ΔＴ）
ｋ(1,2)＝sin（−２２π＋ΔＴ）／（−２２π＋ΔＴ）
……
ｋ(1,N)＝sin［−２（１３−Ｎ）π＋ΔＴ］／［−２（１３−Ｎ）π＋ΔＴ］
……
ｋ(1,11)＝sin（−４π＋ΔＴ）／(−４π＋ΔＴ)
ｋ(1,12)＝sin（−２π＋ΔＴ）／(−２π＋ΔＴ)
【００３０】
また、１４番目から２５番目のフィルタ係数については以下のとおりとなる。
ｋ(1,14)＝sin（２π＋ΔＴ）／(２π＋ΔＴ)
ｋ(1,15)＝sin（４π＋ΔＴ）／(４π＋ΔＴ)
……
ｋ(1,N)＝sin［２（Ｎ−１３）π＋ΔＴ］／［２（Ｎ−１３）π＋ΔＴ］
……
ｋ(1,24)＝sin（２２π＋ΔＴ）／(２２π＋ΔＴ)
ｋ(1,25)＝sin（２４π＋ΔＴ）／(２４π＋ΔＴ)
【００３１】
前記同様に、２５個の連続するデータｄ（１）〜ｄ（２５）が取り込まれた状態で、この２組目のフィルタ係数ｋ(1,1)〜ｋ(1,25)を設定することで、インパルス応答波形sin（ｘ＋ΔＴ）／(ｘ＋ΔＴ)がピークとなるタイミング（ｘ＝−ΔＴ）に対応する値、即ち、データｄ（１２）、ｄ（１３）の間をΔＴ間隔で補間した値のうち、データｄ（１３）からΔＴ遅れた補間値ｈ（ΔＴ）が算出されて出力されることになる。
【００３２】
以下、同様に、２ΔＴの遅延を付与するための３組目のフィルタ係数のフィルタ係数ｋ(2,1)〜ｋ(2,25)のうち、中間の１３番目のフィルタ係数ｋ(2,13)は、
ｋ(2,13)＝sin（２ΔＴ）／（２ΔＴ）
となる。
【００３３】
また、１番目から１２番目のフィルタ係数については以下のとおりとなる。
ｋ(2,1)＝sin（−２４π＋２ΔＴ）／（−２４π＋２ΔＴ）
ｋ(2,2)＝sin（−２２π＋２ΔＴ）／（−２２π＋２ΔＴ）
……
ｋ(2,N)＝sin［−２（１３−Ｎ）π＋２ΔＴ］／［−２（１３−Ｎ）π＋２ΔＴ］
……
ｋ(2,11)＝sin（−４π＋２ΔＴ）／(−４π＋２ΔＴ)
ｋ(2,12)＝sin（−２π＋２ΔＴ）／(−２π＋２ΔＴ)
【００３４】
また、１４番目から２５番目のフィルタ係数については以下のとおりとなる。
ｋ(2,14)＝sin（２π＋２ΔＴ）／(２π＋２ΔＴ)
ｋ(2,15)＝sin（４π＋２ΔＴ）／(４π＋２ΔＴ)
……
ｋ(2,N)＝sin［２（Ｎ−１３）π＋２ΔＴ］／［２（Ｎ−１３）π＋２ΔＴ］
……
ｋ(2,24)＝sin（２２π＋２ΔＴ）／(２２π＋２ΔＴ)
ｋ(2,25)＝sin（２４π＋２ΔＴ）／(２４π＋２ΔＴ)
【００３５】
つまり、（Ｒ＋１）／２＝ｒとし、フィルタ係数を一般式ｋ(M-N)で表すと、
Ｎ＝ｒの場合、
ｋ(M-N)＝sin（Ｍ・ΔＴ）／（Ｍ・ΔＴ）
Ｎ＜ｒの範囲で、
ｋ(M-N)＝sin［−２（ｒ−Ｎ）π＋Ｍ・ΔＴ］／［−２（ｒ−Ｎ）π＋Ｍ・ΔＴ］
Ｎ＞ｒの範囲で、
ｋ(M-N)＝sin［２（Ｎ−ｒ）π＋Ｍ・ΔＴ］／［２（Ｎ−ｒ）π＋Ｍ・ΔＴ］
となる。
【００３６】
係数設定部３２は、上記のようにサンプリング周期Ｔｓの１／Ｗの細かさでシフトしたインパルス応答に対応したフィルタ係数の中から、ユーザが任意に指定した値Ｍに対応する組のフィルタ係数を係数メモリ３１から読み出してデジタルフィルタ２７に設定して、入力信号に対してデジタルフィルタの構造上必然的に生じる固定遅延ｒ・Ｔｓに、サンプリング間隔Ｔｓより短い時間（ΔＴ）単位の所望の遅延Ｍ・ΔＴが付与された信号をサンプリング周期Ｔｓで生成させる。
【００３７】
これにより、図３の（ａ）に示すように微調部２６に入力されたベースバンド信号Ｉ′、Ｑ′に対して図３の（ｂ）のように、ｒ・Ｔｓ＋Ｍ・ΔＴだけ遅延したベースバンド信号Ｉ″、Ｑ″を、微調部２６から出力させることができ、粗調部２３でのＴｓ単位の遅延を含めれば、元のベースバンド信号Ｉ、Ｑに対してＵ・Ｔｓ＋Ｍ・ΔＴの遅延を付与したことになる。
【００３８】
また、クリッピング処理部３３Ａ、３３Ｂは、デジタルフィルタ２７Ａ、２７Ｂによる加算結果がビットオーバーフローして符号反転してしまうことを防止するために、加算結果を上限値以内に制限したベースバンド信号Ｉout、Ｑoutを出力する。
【００３９】
このようにして、ユーザの指定値Ｕ、Ｍに対してＵ・Ｔｓ＋Ｍ・ΔＴの遅延を受けたベースバンド信号Ｉout、Ｑoutは、Ｄ／Ａ変換器４１、４２によってアナログ信号に変換されて直交変調器５０に入力され、そのベースバンド信号Ｉout、Ｑoutによって決まる位相と振幅でデジタル変調された高周波の信号Ｓが出力されることになる。
【００４０】
この信号Ｓの変調信号成分は、遅延処理部２２によって、指定値Ｕ、Ｍに対して、Ｕ・Ｔｓ＋Ｍ・ΔＴで示される任意の遅延を受けており、ΔＴはベースバンド信号のサンプリングクロックの周期Ｔｓに対して十分に細かい間隔に設定できる。
【００４１】
このため、共通のサンプリングクロックを受ける他のデジタル変調信号発生器の出力信号と合波して、ＭＩＭＯ端末試験用の信号を生成する場合に、本実施例のデジタル変調信号発生装置２０の遅延時間を微細に調整することで、他の信号発生装置の出力信号とのタイミング合わせを正確に行うことができる。
【００４２】
なお、上記実施形態では、粗調部２３によるサンプリング周期単位の遅延処理の後に、微調部２６によるサンプリング周期より短い時間単位の遅延処理を行っていたが、微調部２６によるサンプリング周期より短い時間単位の遅延処理の後に、粗調部２３によるサンプリング周期単位の遅延処理を行っても良い。
【００４３】
また、上記実施形態では、微調部２６におけるサンプリング周期より短い時間単位の遅延処理を、デジタルフィルタ２７Ａ、２７Ｂの中間記憶値に対してその手前方向にΔＴ間隔で最大Ｔｓまでずらした間隔で行っていたが、中間記憶値に対してその前後の両方向にΔＴ間隔で最大±Ｔｓ／２までずらした間隔で行うこともできる。
【００４４】
その場合も、（Ｒ＋１）／２＝ｒとし、フィルタ係数を一般式ｋ(M-N)で表すと、微調の指定値（整数）のＭが−（Ｔｓ／２Ｗ）〜（Ｔｓ／２Ｗ）の範囲で、前記同様に、
Ｎ＝ｒのとき、
ｋ(M-N)＝sin（Ｍ・ΔＴ）／（Ｍ・ΔＴ）
Ｎ＜ｒの範囲で、
ｋ(M-N)＝sin［−２（ｒ−Ｎ）π＋Ｍ・ΔＴ］／［−２（ｒ−Ｎ）π＋Ｍ・ΔＴ］
Ｎ＞ｒの範囲で、
ｋ(M-N)＝sin［２（Ｎ−ｒ）π＋Ｍ・ΔＴ］／［２（Ｎ−ｒ）π＋Ｍ・ΔＴ］
となる。
【００４５】
なお、この実施形態では、ベースバンド信号Ｉ、Ｑを遅延処理部２２において遅延して直交変調器５０に入力していたが、図４に示すように、ベースバンド信号Ｉ、Ｑと、遅延処理部２２から出力されるベースバンド信号Ｉout、Ｑoutとをデータ選択部５１に与え、そのいずれか一方を選択的に出力させてもよい。
【符号の説明】
【００４６】
２０……デジタル変調信号発生装置、２１……ベースバンド信号発生部、２２……遅延処理部、２３……粗調部、２４Ａ、２４Ｂ……ＦＩＦＯメモリ、２５……メモリ制御部、２６……微調部、２７Ａ、２７Ｂ……デジタルフィルタ、３１……係数メモリ、３２……係数設定部、３３Ａ、３３Ｂ……クリッピング処理部、４１、４２……Ｄ／Ａ変換器、５０……直交変調器、５１……データ選択部
【図１】
0005450580.tif 000002
【図２】
0005450580.tif 000003
【図３】
0005450580.tif 000004
【図４】
0005450580.tif 000005