(57)【特許請求の範囲】
【請求項１】
容量素子の充電時間又は放電時間を用いてタイマー時間を計測して出力するタイマー回路であって、
前記容量素子の電位と基準電位とを比較して、前記容量素子の電位を予め定められた範囲内に制御する第１の制御信号を出力する第１の比較部と、
前記容量素子の電位と、第１の判定電位とを比較して、前記容量素子の電位が予め定められた電位の範囲より外れた場合に、第１の検出信号を出力する第２の比較部と、
前記第１の制御信号及び前記第１の検出信号が入力され、入力された前記第１の制御信号に基づいて、前記基準電位を、第１の基準電位と該第１の基準電位より高い第２の基準電位とに切り替える第２の制御信号を出力する制御部と、
を備えたタイマー回路。
【請求項２】
容量素子の充電時間又は放電時間を用いてタイマー時間を計測して出力するタイマー回路であって、
前記容量素子の電位と基準電位とを比較して、前記容量素子の電位を予め定められた範囲内に制御する第１の制御信号を出力する第１の比較部と、
前記容量素子の電位と、グランドの電位より高く前記基準電位より低い第１の判定電位とを比較して、前記容量素子の電位が前記第１の判定電位より低くなった場合に、第１の検出信号を出力する第２の比較部と、
前記第１の制御信号及び前記第１の検出信号が入力され、入力された前記第１の制御信号に基づいて、前記基準電位を、第１の基準電位と該第１の基準電位より高い第２の基準電位とに切り替える第２の制御信号を出力する制御部と、
を備えたタイマー回路。
【請求項３】
前記容量素子の電位と、前記第２の基準電位より高い第２の判定電位とを比較して、前記容量素子の電位が前記第２の判定電位より高くなった場合に、第２の検出信号を出力する第３の比較部、
をさらに備えた請求項２に記載のタイマー回路。
【請求項４】
前記第１の制御信号が前記タイマー時間の計測を開始又は停止させるタイムアップ信号であると共に、前記制御部は、入力された前記第１の制御信号に基づいて、前記容量素子の充電又は放電を制御する第３の制御信号を出力する請求項１から請求項３のいずれか１項に記載のタイマー回路。
【請求項５】
前記第１の検出信号が前記容量素子の短絡状態が検出された旨を示す検出信号であると共に、前記制御部は、前記第１の検出信号に応じて前記タイマー時間の計測を他の回路に実行させる請求項１から請求項４のいずれか１項に記載のタイマー回路。
【請求項６】
前記第２の検出信号が前記容量素子の短絡状態が検出された旨を示す検出信号であると共に、前記制御部は、前記第２の検出信号に応じて前記タイマー時間の計測を他の回路に実行させる請求項３に記載のタイマー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイマー回路、特に容量素子の充放電を用いたタイマー回路に関するものである。
【背景技術】
【０００２】
一般に、半導体集積回路等に用いるタイマー回路として、コンデンサ（以下、容量素子）を回路に外付けして当該容量素子を充電することにより計時するタイマー回路が知られている（例えば、特許文献１参照。）。
【０００３】
図９に、容量素子Ｃを充電して用いる従来のタイマー回路の回路図の一例を示す。図９に示すように、コンパレータＣＭＰと、基準電圧ＶＲＥＦを発生させる基準電圧源と、容量素子Ｃを充電状態にするための充電回路Ａと放電状態にするための放電回路Ｂを備えて構成されている。容量素子Ｃは、容量素子接続端子により回路に接続されている。
【０００４】
充電回路Ａは、抵抗素子Ｒ１とスイッチＳ１とを備え、放電回路Ｂは抵抗素子Ｒ２とスイッチＳ２とを備えており、スイッチＳ１にはタイマー動作許可信号が反転されずに入力され、スイッチＳ２には、ＮＯＴ回路によりタイマー動作許可信号が反転されて入力される。従って、充電回路Ａと放電回路Ｂとは、排他的に容量素子Ｃに接続される。
【０００５】
図１０に、この従来のタイマー回路の動作タイミングチャートを示す。
タイマー停止時には、タイマー動作許可信号をＬレベルにして放電回路Ｂを容量素子Ｃに接続し、容量素子Ｃを放電した状態を継続する。タイマースタート時には、タイマー動作許可信号をＨレベルにして充電回路Ａを容量素子Ｃに接続して容量素子Ｃの充電を開始する。そして、容量素子Ｃが基準電圧ＶＲＥＦまで充電されるとコンパレータＣＭＰからタイムアップ信号が出力される。
【０００６】
このように、容量素子Ｃの充電を開始してから、コンパレータＣＭＰの出力信号であるタイムアップ信号が出力されるまでの時間をタイマー時間として利用している。容量素子Ｃの容量を変えることで、任意のタイマー時間に設定することができるため、多くの半導体集積回路のタイマー回路として利用されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２４１５６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来のタイマー回路では、外付けの容量素子Ｃに異常が発生したり、回路基板上にゴミなどが付着したりして、容量素子Ｃが短絡状態になった場合には、タイマーがタイムアップしないという問題点があった。仮に予備のタイマー回路を装備したとしても、容量素子Ｃが短絡状態になっていることが検出できなければ、予備のタイマー回路に切替えることはできない。
【０００９】
本発明は、上述した課題を解決するために提案されたものであり、容量素子を利用したタイマー回路において、容量素子が短絡状態になったことを検出することができるタイマー回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１の発明のタイマー回路は、容量素子の充電時間又は放電時間を用いてタイマー時間を計測して出力するタイマー回路であって、前記容量素子の電位と基準電位とを比較して、前記容量素子の電位を予め定められた範囲内に制御する第１の制御信号を出力する第１の比較部と、前記容量素子の電位と、第１の判定電位とを比較して、前記容量素子の電位が予め定められた電位の範囲より外れた場合に、第１の検出信号を出力する第２の比較部と、前記第１の制御信号及び前記第１の検出信号が入力され、入力された前記第１の制御信号に基づいて、前記基準電位を、第１の基準電位と該第１の基準電位より高い第２の基準電位とに切り替える第２の制御信号を出力する制御部と、を備えて構成されている。
【００１１】
本発明では、通常の充放電の動作において容量素子の電位が、予め定められた範囲内になるように制御するようにしており、当該制御しているにもかかわらず容量素子の電位が予め定められた範囲より外れた場合には、容量素子が短絡していることを示しており、従って、容量素子の電位と第１の判定電位と比較することにより、容量素子が短絡している状態を検出することができる。
【００１２】
請求項２の発明のタイマー回路は、容量素子の充電時間又は放電時間を用いてタイマー時間を計測して出力するタイマー回路であって、前記容量素子の電位と基準電位とを比較して、前記容量素子の電位を予め定められた範囲内に制御する第１の制御信号を出力する第１の比較部と、前記容量素子の電位と、グランドの電位より高く前記基準電位より低い第１の判定電位とを比較して、前記容量素子の電位が前記第１の判定電位より低くなった場合に、第１の検出信号を出力する第２の比較部と、前記第１の制御信号及び前記第１の検出信号が入力され、入力された前記第１の制御信号に基づいて、前記基準電位を、第１の基準電位と該第１の基準電位より高い第２の基準電位とに切り替える第２の制御信号を出力する制御部と、を備えて構成されている。
【００１３】
本発明では、通常の充放電の動作において容量素子の電位が、第１の判定電位より高くなるように制御するようにしており、当該制御しているにもかかわらず容量素子の電位が第１の判定電位より低くなった場合には、容量素子が短絡していることを示しており、従って、容量素子の電位と第１の判定電位と比較することにより、容量素子が短絡している状態を検出することができる。
【００１４】
請求項３の発明のタイマー回路は、前記容量素子の電位と、前記第２の基準電位より高い第２の判定電位とを比較して、前記容量素子の電位が前記第２の判定電位より高くなった場合に、第２の検出信号を出力する第３の比較部、をさらに備えて構成されている。
【００１５】
本発明では、通常の充放電の動作において容量素子の電位が、第２の判定電位より低くなるように制御しているため、当該制御しているにもかかわらず容量素子の電位が第２の判定電位より高くなった場合には、容量素子が短絡していることを示しており、従って、容量素子の電位と第２の判定電位と比較することにより、容量素子が短絡している状態を検出することができる。
【００１６】
請求項４の発明のタイマー回路は、請求項１から請求項３のいずれか１項に記載のタイマー回路であって、前記第１の制御信号が前記タイマー時間の計測を開始又は停止させるタイムアップ信号であると共に、前記制御部は、入力された前記第１の制御信号に基づいて、前記容量素子の充電又は放電を制御する第３の制御信号を出力する。
【００１７】
請求項５の発明のタイマー回路は、請求項１から請求項４のいずれか１項に記載のタイマー回路であって、前記第１の検出信号が前記容量素子の短絡状態が検出された旨を示す検出信号であると共に、前記制御部は、前記第１の検出信号に応じて前記タイマー時間の計測を他の回路に実行させる。
請求項６の発明のタイマー回路は、請求項３に記載のタイマー回路であって、前記第２の検出信号が前記容量素子の短絡状態が検出された旨を示す検出信号であると共に、前記制御部は、前記第２の検出信号に応じて前記タイマー時間の計測を他の回路に実行させる。
【発明の効果】
【００１８】
以上説明したように本発明によれば、容量素子を利用したタイマー回路において、容量素子が短絡状態になったことを検出することができる、という効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】第１の実施の形態に係るタイマー回路を示す回路図である。
【図２】第１の実施の形態の動作タイミングチャートを示す図である。
【図３】第２の実施の形態に係るタイマー回路を示す回路図である。
【図４】第２の実施の形態の動作タイミングチャートを示す図である。
【図５】第３の実施の形態に係るタイマー回路を示す回路図である。
【図６】第３の実施の形態の動作タイミングチャートを示す図である。
【図７】第４の実施の形態に係るタイマー回路を示す回路図である。
【図８】第４の実施の形態の動作タイミングチャートを示す図である。
【図９】従来のタイマー回路の回路図の一例を示す図である。
【図１０】従来のタイマー回路の動作タイミングチャートを示す図である。
【発明を実施するための形態】
【００２０】
以下、実施の形態について図面を参照しながら詳細に説明する。
【００２１】
［第１の実施の形態］
【００２２】
図１は、本発明の第１の実施の形態に係るタイマー回路を示す回路図である。図１に示すように、タイマー回路は、コンパレータＣＭＰ１と、コンパレータＣＭＰ２と、基準電圧ＶＲＥＦ＿Ｓを発生させる基準電圧源１０と、基準電圧ＶＲＥＦ＿Ｌを発生させる基準電圧源１１と、基準電圧ＶＲＥＦ＿Ｈを発生させる基準電圧源１２と、スイッチ４０と、ＮＯＴ回路４２と、容量素子Ｃを充電状態にするための充電回路２０と、容量素子Ｃを放電状態にするための放電回路３０と、を備えて構成されている。
【００２３】
充電回路２０及び放電回路３０は、容量素子接続端子５０に接続されている。この容量素子接続端子５０には、容量素子Ｃの一端が接続され、容量素子Ｃの他端はグランドＧＮＤに接続されている。
【００２４】
ここで、充電回路２０及び放電回路３０の構成について説明する。
【００２５】
充電回路２０は、抵抗素子２２及びスイッチ２４を備えている。抵抗素子２２の一端は電源電圧ＶＤＤを供給する電源に接続され、他端はスイッチ２４の一端に接続されている。スイッチ２４の他端は、容量素子接続端子５０に接続されている。
【００２６】
放電回路３０は、抵抗素子３２及びスイッチ３４を備えている。抵抗素子３２の一端は、容量素子接続端子５０に接続され、他端はスイッチ３４の一端に接続されている。スイッチ３４の他端は、グランドＧＮＤに接続されている。
【００２７】
充電回路２０のスイッチ２４には、放電信号がＮＯＴ回路４２により反転されて入力され、放電回路３０のスイッチ３４には、放電信号が反転されずに入力される。スイッチ２４、３４の各々は、入力される信号がＨレベルのときにオンし、Ｌレベルのときにオフとなるため、充電回路２０と放電回路３０とは、放電信号により排他的に動作するよう制御される。なお、放電信号は、タイマー制御回路８０により出力される。
【００２８】
また、容量素子接続端子５０には、コンパレータＣＭＰ１の正極入力端子と、コンパレータＣＭＰ２の負極入力端子とが接続されている。
【００２９】
コンパレータＣＭＰ１の負極入力端子には、スイッチ４０が接続されている。スイッチ４０は、放電信号がＨレベルのときに、コンパレータＣＭＰ１の負極入力端子と基準電圧源１１とが接続される第１の状態となり、放電信号がＬレベルのときに、コンパレータＣＭＰ１の負極入力端子と基準電圧源１２とが接続される第２の状態となる。このように、コンパレータＣＭＰ１の負極入力端子には、２種の基準電圧ＶＲＥＦ＿Ｌ、ＶＲＥＦ＿Ｈが放電信号により選択入力される。
【００３０】
コンパレータＣＭＰ１は、正極入力端子に入力される容量素子Ｃの電位と、負極入力端子に入力される基準電圧ＶＲＥＦ＿Ｌ又はＶＲＥＦ＿Ｈとを比較して、比較結果に応じたタイムアップ信号を出力する。具体的には、容量素子Ｃの電位＜基準電圧の電位の状態で、Ｌレベルのタイムアップ信号を出力し、容量素子Ｃの電位＞基準電圧の電位の状態で、Ｈレベルのタイムアップ信号を出力し、容量素子Ｃの電位が基準電圧の電位を通過する点で出力レベルが反転する。
【００３１】
コンパレータＣＭＰ２の正極入力端子には、基準電圧源１０が接続され、基準電圧ＶＲＥＦ＿Ｓが入力される。コンパレータＣＭＰ２は、負極入力端子に入力される容量素子Ｃの電位と、正極入力端子に入力される基準電圧ＶＲＥＦ＿Ｓとを比較して、比較結果に応じた短絡検出信号を出力する。具体的には、容量素子Ｃの電位＞基準電圧ＶＲＥＦ＿Ｓの電位の状態で、Ｌレベルの短絡検出信号を出力し、容量素子Ｃの電位＜基準電圧ＶＲＥＦ＿Ｓの電位の状態で、Ｈレベルの短絡検出信号を出力し、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｓの電位を通過する点で出力レベルが反転する。
【００３２】
コンパレータＣＭＰ１、ＣＭＰ２の出力信号は、タイマー制御回路８０に入力される。
【００３３】
なお、ここで、各基準電圧ＶＲＥＦ＿Ｓ、ＶＲＥＦＬ、ＶＲＥＦ＿Ｈの電位の大小関係は、以下の（１）式のとおりである。
ＧＮＤ＜ＶＲＥＦ＿Ｓ＜ＶＲＥＦ＿Ｌ＜ＶＲＥＦ＿Ｈ＜ＶＤＤ・・・（１）
【００３４】
図２に第１の実施の形態の動作タイミングチャートを示す。タイマー停止状態では、放電信号が容量素子Ｃの放電禁止状態（Ｌレベル）となっており、容量素子Ｃは、充電回路２０により充電状態にある。このため、容量素子Ｃは電源電圧ＶＤＤまで充電された状態となっている。
【００３５】
次に、タイマースタート前には、放電信号が容量素子Ｃの放電許可状態（Ｈレベル）となり、容量素子Ｃは、放電回路３０により放電を開始する。放電信号は、コンパレータＣＭＰ１の出力信号がＬレベルに変化するまで、Ｈレベルを保持する。このとき、コンパレータＣＭＰ１の負極入力端子には、基準電圧ＶＲＥＦ＿Ｌが入力されている。
【００３６】
容量素子Ｃが放電され、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｌの電位に達すると、コンパレータＣＭＰ１の出力信号（タイムアップ信号）はＬレベルとなる。タイマー制御回路８０は、コンパレータＣＭＰ１の出力信号がＬレベルになると、放電信号をＬレベルに切替える。これにより、容量素子の放電が禁止され、充電回路２０により容量素子Ｃの充電が開始される（タイマースタート）。
【００３７】
このとき、コンパレータＣＭＰ１の負極入力端子には、基準電圧ＶＲＥＦ＿Ｈが入力されており、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｈに達すると、コンパレータＣＭＰ１の出力信号（タイムアップ信号）がＨレベルに変化する。
【００３８】
これにより、タイマー時間はコンパレータＣＭＰ１の出力信号のＬレベル区間に相当することになる。
【００３９】
このように、容量素子Ｃの電位は、基準電圧ＶＲＥＦ＿Ｌから電源電圧ＶＤＤの間の電位となり、正常動作時には、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｌの電位より低い基準電圧ＶＲＥＦ＿Ｓに達することはない。従って、コンパレータＣＭＰ２の短絡検出信号は、Ｌレベルが保持される。
【００４０】
しかしながら、容量素子Ｃに異常が発生した等により、容量素子ＣがグランドＧＮＤの電位レベルで短絡状態になった場合には、容量素子Ｃの電位は基準電圧ＶＲＥＦ＿Ｓより低くなるため、コンパレータＣＭＰ２の短絡検出信号がＨレベルとなり、容量素子Ｃが短絡状態にあることがタイマー制御回路８０に通知される。タイマー制御回路８０は、これを受けて、例えば、異なるタイマー回路によるタイマー動作を実行させること等が可能となる。
【００４１】
以上のように、第１の実施の形態によれば、容量素子Ｃの充電開始電位をＧＮＤレベルではなく、ＧＮＤレベルより高い基準電圧ＶＲＥＦ＿Ｌの電位にすることで、容量素子ＣのグランドＧＮＤへの短絡を検出することを可能にしており、信頼性の高いタイマー回路を実現することができる。
【００４２】
［第２の実施の形態］
【００４３】
図３は、本発明の第２の実施の形態に係るタイマー回路を示す回路図である。ここで、第１の実施の形態において図１を用いて説明したタイマー回路と同様の構成要素には、同一の符号を付して、詳細な説明を省略する。
【００４４】
図３に示すように、本実施の形態に係るタイマー回路は、コンパレータＣＭＰ１と、コンパレータＣＭＰ２と、コンパレータＣＭＰ３と、基準電圧ＶＲＥＦ＿ＳＬを発生させる基準電圧源１３と、基準電圧ＶＲＥＦ＿Ｌを発生させる基準電圧源１１と、基準電圧ＶＲＥＦ＿Ｈを発生させる基準電圧源１２と、基準電圧ＶＲＥＦ＿ＳＨを発生させる基準電圧源１４と、スイッチ４０と、ＮＯＴ回路４２と、充電回路２０と、放電回路３０と、を備えて構成されている。
【００４５】
本実施の形態に係るタイマー回路において、第１の実施の形態と同様、充電回路２０及び放電回路３０が、容量素子Ｃと接続された容量素子接続端子５０に接続されている。
【００４６】
ただし、充電回路２０のスイッチ２４及び放電回路３０のスイッチ３４のオンオフは、コンパレータＣＭＰ１のタイムアップ信号により制御される。具体的には、充電回路２０のスイッチ２４にはタイムアップ信号がＮＯＴ回路４２により反転されて入力され、放電回路３０のスイッチ３４には、タイムアップ信号が反転されずに入力される。スイッチ２４、３４の各々は、入力される信号がＨレベルのときにオンし、Ｌレベルのときにオフとなるため、充電回路２０と放電回路３０とは、タイムアップ信号により排他的に動作するよう制御される。
【００４７】
また、容量素子接続端子５０には、コンパレータＣＭＰ１の正極入力端子と、コンパレータＣＭＰ２の負極入力端子と、コンパレータＣＭＰ３の正極入力端子とが接続されている。
【００４８】
コンパレータＣＭＰ１の負極入力端子には、第１の実施の形態と同様に、スイッチ４０が接続されている。本実施の形態において、このスイッチ４０は、タイマー制御回路８０から出力されるタイマー動作許可信号がＬレベルのときに、コンパレータＣＭＰ１の負極入力端子と基準電圧源１１とが接続される第１の状態となり、タイマー動作許可信号がＨレベルのときに、コンパレータＣＭＰ１の負極入力端子と基準電圧源１２とが接続される第２の状態となる。このように、本実施の形態では、コンパレータＣＭＰ１の負極入力端子には、２種の基準電圧ＶＲＥＦ＿Ｌ、ＶＲＥＦ＿Ｈがタイマー動作許可信号により選択入力される。タイマー動作許可信号がＨレベルの期間はタイマー動作が許可された期間であり、タイマー動作許可信号がＬレベルの期間はタイマー動作が禁止されている期間である。
【００４９】
コンパレータＣＭＰ２の正極入力端子には、基準電圧源１３が接続され、基準電圧ＶＲＥＦ＿ＳＬが入力される。コンパレータＣＭＰ２は、負極入力端子に入力される容量素子Ｃの電位と、正極入力端子に入力される基準電圧ＶＲＥＦ＿ＳＬとを比較して、比較結果に応じた短絡Ｌ検出信号を出力する。具体的には、容量素子Ｃの電位＞基準電圧ＶＲＥＦ＿ＳＬの電位の状態で、Ｌレベルの短絡Ｌ検出信号を出力し、容量素子Ｃの電位＜基準電圧ＶＲＥＦ＿ＳＬの電位の状態で、Ｈレベルの短絡Ｌ検出信号を出力し、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿ＳＬの電位を通過する点で出力レベルが反転する。
【００５０】
コンパレータＣＭＰ３の負極入力端子には、基準電圧源１４が接続され、基準電圧ＶＲＥＦ＿ＳＨが入力される。コンパレータＣＭＰ３は、正極入力端子に入力される容量素子Ｃの電位と、負極入力端子に入力される基準電圧ＶＲＥＦ＿ＳＨとを比較して、比較結果に応じた短絡Ｈ検出信号を出力する。具体的には、容量素子Ｃの電位＜基準電圧ＶＲＥＦ＿ＳＨの電位の状態で、Ｌレベルの短絡Ｈ検出信号を出力し、容量素子Ｃの電位＞基準電圧ＶＲＥＦ＿ＳＨの電位の状態で、Ｈレベルの短絡Ｈ検出信号を出力し、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿ＳＨの電位を通過する点で出力レベルが反転する。
【００５１】
なお、ここで、各基準電圧ＶＲＥＦ＿ＳＬ、ＶＲＥＦＬ、ＶＲＥＦ＿Ｈ、ＶＲＥＦ＿ＳＨの電位の大小関係は、以下の（２）式のとおりである。
ＧＮＤ＜ＶＲＥＦ＿ＳＬ＜ＶＲＥＦ＿Ｌ＜ＶＲＥＦ＿Ｈ＜ＶＲＥＦ＿ＳＨ＜ＶＤＤ
・・・（２）
【００５２】
図４に第２の実施の形態の動作タイミングチャートを示す。タイマー停止状態では、タイマー動作許可信号がＬレベルであるため、コンパレータＣＭＰ１の負極入力端子には基準電圧ＶＲＥＦ＿Ｌが入力されている。これにより、タイムアップ信号が短い周期で反転を繰り返し、充電回路２０と放電回路３０とを交互に動作させるため、容量素子Ｃは、基準電圧ＶＲＥＦ＿Ｌを中心に充放電を繰り返す動作を行っている。
【００５３】
次に、タイマースタート時には、タイマー動作許可信号がＨレベルとなり、スイッチ４０が第２の状態に切り替り、コンパレータＣＭＰ１の負極入力端子には基準電圧ＶＲＥＦ＿Ｈが入力されるため、容量素子Ｃは、基準電圧ＶＲＥＦ＿Ｈまで充電される。
【００５４】
容量素子Ｃが基準電圧ＶＲＥＦ＿Ｈまで充電されると、コンパレータＣＭＰ１の出力がＬレベルとなり、タイマーがタイムアップしたことをタイマー制御回路８０へ知らせる。
【００５５】
タイマー制御回路８０は、タイムアップ信号がＬレベルになったことを受けて、タイマー動作許可信号をＬレベルに切替える。これにより、スイッチ４０は第１の状態に切り替り、コンパレータＣＭＰ１の負極入力端子には基準電圧ＶＲＥＦ＿Ｌが入力される。容量素子Ｃは、基準電圧ＶＲＥＦ＿Ｌまで放電された後、基準電圧ＶＲＥＦ＿Ｌを中心に充放電を繰り返す動作を行う。
【００５６】
このように、容量素子Ｃの電位は、正常動作時には、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｌの電位より低い基準電圧ＶＲＥＦ＿ＳＬに達することはなく、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｈの電位より高い基準電圧ＶＲＥＦ＿ＳＨに達することはない。従って、コンパレータＣＭＰ２の短絡Ｌ検出信号及びコンパレータＣＭＰ３の短絡Ｈ検出信号は、Ｌレベルが保持される。
【００５７】
しかしながら、例えば、容量素子Ｃに異常が発生した等により、容量素子ＣがグランドＧＮＤレベルでの短絡状態になった場合には、容量素子Ｃの電位は基準電圧ＶＲＥＦ＿ＳＬより低くなるため、コンパレータＣＭＰ２の短絡Ｌ検出信号がＨレベルとなり、容量素子Ｃが短絡状態にあることがタイマー制御回路８０に通知される。
【００５８】
また、例えば、容量素子Ｃに異常が発生し回路上にゴミが付着した等により、容量素子Ｃが電源ＶＤＤレベルでの短絡状態になった場合には、容量素子Ｃの電位は基準電圧ＶＲＥＦ＿ＳＨより高くなるため、コンパレータＣＭＰ３の短絡Ｈ検出信号がＨレベルとなり、容量素子Ｃが短絡状態にあることがタイマー制御回路８０に通知される。
【００５９】
タイマー制御回路８０は、短絡Ｌ検出信号又は短絡Ｈ検出信号を受け、例えば、異なるタイマー回路によるタイマー動作を実行させること等が可能となる。
【００６０】
以上のように、第２の実施の形態によれば、容量素子Ｃの電圧値をグランドＧＮＤの電位より高く、電源ＶＤＤの電位より低い中間電位にすることで、容量素子ＣのＧＮＤ、又は電源ＶＤＤへの短絡を検出することを可能にしており、信頼性の高いタイマー回路を実現することができる。
【００６１】
［第３の実施の形態］
【００６２】
図５は、本発明の第３の実施の形態に係るタイマー回路を示す回路図である。ここで、第１の実施の形態において図１を用いて説明したタイマー回路と同様の構成要素には、同一の符号を付して、詳細な説明を省略する。
【００６３】
図５に示すように、本実施の形態に係るタイマー回路は、コンパレータＣＭＰ１と、コンパレータＣＭＰ２と、基準電圧源１０と、基準電圧源１２と、ＮＯＴ回路４４と、充電回路２０と、放電回路３５と、を備えて構成されている
【００６４】
充電回路２０及び放電回路３５は、容量素子Ｃが接続された容量素子接続端子５０に接続されている。
【００６５】
充電回路２０は、第１の実施の形態と同様の構成である。放電回路３５は、スイッチ３６及び基準電圧源１１を備えている。スイッチ３６の一端は、容量素子接続端子５０に接続され、他端は基準電圧源１１に接続されている。
【００６６】
充電回路２０のスイッチ２４にはタイマー動作許可信号が反転されずに入力され、放電回路３０のスイッチ３６には、タイマー動作許可信号がＮＯＴ回路４４により反転されて入力される。スイッチ２４、３６の各々は、入力される信号がＨレベルのときにオンし、Ｌレベルのときにオフとなるため、充電回路２０と放電回路３５とは、タイマー動作許可信号により排他的に動作するよう制御される。なお、タイマー動作許可信号は、タイマー制御回路８０により出力される。
【００６７】
また、容量素子接続端子５０には、コンパレータＣＭＰ１の正極入力端子と、コンパレータＣＭＰ２の負極入力端子とが接続されている。
コンパレータＣＭＰ１の負極入力端子には、基準電圧源１２が接続され、基準電圧ＶＲＥＦ＿Ｈが入力される。
コンパレータＣＭＰ２の正極入力端子には、基準電圧源１０が接続され、基準電圧ＶＲＥＦ＿Ｓが入力される。
【００６８】
なお、ここで、各基準電圧ＶＲＥＦ＿Ｓ、ＶＲＥＦＬ、ＶＲＥＦ＿Ｈの電位の大小関係は、第１の実施の形態の（１）式のとおりである。
【００６９】
図６に第３の実施の形態の動作タイミングチャートを示す。タイマー動作許可信号がＬレベルの間はタイマー停止状態にあり、容量素子Ｃは、放電回路３５が接続され、基準電圧ＶＲＥＦ＿Ｌの電位に保たれている。
【００７０】
次に、タイマー動作許可信号がＨレベルになり、タイマー動作を開始すると、容量素子Ｃに接続されていた放電回路３５が切り離され、充電回路２０が接続される。これにより容量素子Ｃの充電が開始される。
【００７１】
容量素子Ｃの充電が進み、電位が基準電圧ＶＲＥＦ＿Ｈに達すると、コンパレータＣＭＰ１の出力がＨレベルに変化する。
【００７２】
これにより、タイマー時間は、タイマー動作許可信号がＨレベルに変化した時点から、コンパレータＣＭＰ１の出力がＨレベルに変化するまでの時間となる。
【００７３】
なお、タイマー制御回路８０は、タイムアップ信号がＨレベルになった後、タイマー動作許可信号をＬレベルに切替える。タイマー動作許可信号がＬレベルになった後は、時定数に応じた放電が行われるが、図６では簡略化して図示している。
【００７４】
このように、容量素子Ｃの電位は、基準電圧ＶＲＥＦ＿Ｌから電源電圧ＶＤＤの間の電位となり、正常動作時には、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｌの電位より低い基準電圧ＶＲＥＦ＿Ｓに達することはない。従って、コンパレータＣＭＰ２の短絡検出信号は、Ｌレベルが保持される。
【００７５】
しかしながら、容量素子Ｃに異常が発生した等により、容量素子ＣがグランドＧＮＤの電位レベルで短絡状態になった場合には、容量素子Ｃの電位は基準電圧ＶＲＥＦ＿Ｓより低くなるため、コンパレータＣＭＰ２の短絡検出信号がＨレベルとなり、容量素子Ｃが短絡状態にあることがタイマー制御回路８０に通知される。タイマー制御回路８０は、これを受けて、例えば、異なるタイマー回路によるタイマー動作を実行させること等が可能となる。
【００７６】
以上のように、第３の実施の形態によれば、容量素子Ｃの充電開始電位をＧＮＤレベルより高い基準電圧ＶＲＥＦ＿Ｌの電位にすることで、容量素子ＣのグランドＧＮＤへの短絡を検出することを可能にしており、信頼性の高いタイマー回路を実現することができる。
【００７７】
［第４の実施の形態］
【００７８】
図７は、本発明の第４の実施の形態に係るタイマー回路を示す回路図である。ここで、第１の実施の形態において図１を用いて説明したタイマー回路と同様の構成要素には、同一の符号を付して、詳細な説明を省略する。
【００７９】
図７に示すように、本実施の形態に係るタイマー回路は、コンパレータＣＭＰ１と、基準電圧源１１と、充電回路２６と、放電回路３７と、ＡＮＤ回路６０、６２と、ＮＯＴ回路４６、６４とを備えて構成されている。
【００８０】
充電回路２６は、スイッチ２８及び基準電圧源１２を備えている。スイッチ２８の一端は、容量素子接続端子５０に接続され、他端は基準電圧源１２の正極側に接続されている。基準電圧源１２の負極側はグランドＧＮＤに接続されている。
【００８１】
放電回路３７は、スイッチ３８及び抵抗素子３９を備えている。スイッチ３８の一端は、容量素子接続端子５０に接続され、他端は抵抗素子３９の一端に接続されている。抵抗素子３９の他端は、グランドＧＮＤに接続されている。
【００８２】
充電回路２６のスイッチ２８にはタイマー動作許可信号がＮＯＴ回路４６により反転されて入力され、放電回路３７のスイッチ３８には、タイマー動作許可信号が反転されずに入力される。スイッチ２８、３８の各々は、入力される信号がＨレベルのときにオンし、Ｌレベルのときにオフとなるため、充電回路２６と放電回路３７とは、タイマー動作許可信号により排他的に動作するよう制御される。なお、タイマー動作許可信号は、タイマー制御回路８０により出力される。
【００８３】
また、容量素子接続端子５０には、コンパレータＣＭＰ１の負極入力端子が接続されている。
【００８４】
コンパレータＣＭＰ１の正極入力端子には、基準電圧源１１が接続され、基準電圧ＶＲＥＦ＿Ｌ入力される。
【００８５】
ＡＮＤ回路６０の一対の入力端子の一方には、コンパレータＣＭＰ１の出力端子が接続され、他方には、タイマー動作許可信号が入力される。本実施の形態では、コンパレータＣＭＰ１の出力信号ではなく、ＡＮＤ回路６０の出力信号がタイムアップ信号となる。
【００８６】
また、ＡＮＤ回路６２の一対の入力端子の一方には、コンパレータＣＭＰ１の出力端子が接続されている。一対の入力端子の他方には、ＮＯＴ回路６４の出力端子が接続され、ＮＯＴ回路６４で反転されたタイマー動作許可信号が入力される。本実施の形態では、ＡＮＤ回路６２の出力信号が短絡検出信号となる。
【００８７】
図８に第４の実施の形態の動作タイミングチャートを示す。タイマー動作許可信号がＬレベルの間はタイマー停止状態にあり、容量素子Ｃは、充電回路２６が接続され、基準電圧ＶＲＥＦ＿Ｈの電位に保たれている。このとき、ＡＮＤ回路６０から出力されるタイムアップ信号はＬレベルに保たれる。
【００８８】
次に、タイマー動作許可信号がＨレベルになり、タイマー動作を開始すると、容量素子Ｃに接続されていた充電回路２６が切り離され、放電回路３７が接続される。これにより容量素子Ｃの放電が開始される。
【００８９】
容量素子Ｃの放電が進み、電位が基準電圧ＶＲＥＦ＿Ｌに達すると、コンパレータＣＭＰ１の出力がＨレベルに変化し、これにより、ＡＮＤ回路６０の一対の入力端子の各々の入力がＨレベルとなるため、ＡＮＤ回路６０から出力されるタイムアップ信号がＨレベルに変化する。
【００９０】
これにより、タイマー時間は、タイマー動作許可信号がＨレベルに変化した時点から、コンパレータＣＭＰ１の出力がＨレベルに変化するまでの時間となる。
【００９１】
なお、タイマー制御回路８０は、タイムアップ信号がＨレベルになった後、タイマー動作許可信号をＬレベルに切替える。タイマー動作許可信号がＬレベルになった後は、時定数に応じた充電が行われるが、図８では簡略化して図示している。
【００９２】
容量素子に異常が発生する等により、容量素子がグランドＧＮＤレベルで短絡状態になった場合には、容量素子Ｃの電位は、基準電圧ＶＲＥＦ＿Ｌより低くなるため、コンパレータＣＭＰ１の出力はＨレベルとなる。従って、タイムアップ信号がＬレベルの期間には、ＡＮＤ回路６２の出力はＨレベルとなり、これにより容量素子Ｃが短絡状態にあることがタイマー制御回路８０に通知される。タイマー制御回路８０は、これを受けて、例えば、異なるタイマー回路によるタイマー動作を実行させること等が可能となる。
【００９３】
なお、本実施の形態では、タイマー動作許可信号がＨレベルの期間は、ＡＮＤ回路６２の出力が常にＬレベルとなり、容量素子Ｃの短絡状態は検出できないため、タイマー動作許可信号をＬレベルからＨレベルに変化させる前に、容量素子Ｃの短絡状態を検出するようにする。
【００９４】
以上のように、第４の実施の形態によれば、容量素子Ｃの電圧値の放電時の初期値を高電位として、容量素子ＣのグランドＧＮＤへの短絡を１個のコンパレータで検出することを可能にしており、少ない回路構成で、短絡検出機能を兼ね備えたタイマー回路を実現することができる。
【００９５】
［変形例］
【００９６】
なお、上記第１〜第４の実施の形態では、容量素子Ｃの一端を容量素子接続端子５０に接続し、他端をグランドＧＮＤに接続するように構成したが、これに限定されるものではない。例えば、容量素子Ｃの一端を容量素子接続端子５０に接続し、他端を電源ＶＤＤに接続するように構成してもよい。容量素子Ｃの他端を電源ＶＤＤに接続した場合であっても、容量素子Ｃに異常が発生し回路上にゴミ等が付着した等により、グランドＧＮＤの電位で容量素子Ｃが短絡状態になる場合もあり、このような状態を検出することができる。
【００９７】
また、第１、第３、第４の実施の形態では、容量素子ＣがグランドＧＮＤの電位で短絡した状態を検出する例について説明したが、電源ＶＤＤの電位で短絡した状態を検出するように構成してもよい。なお、以下に示す各変形例は、容量素子Ｃの他端が電源ＶＤＤに接続されている場合はもちろんのこと、容量素子Ｃの他端がグランドＧＮＤに接続されている場合であっても適用され得る。
【００９８】
例えば、第１の実施の形態の図１に示したタイマー回路を以下のように変更してもよい。短絡検出用のコンパレータＣＭＰ２の正極入力端子に容量素子接続端子５０を接続し、負極入力端子に、電位が基準電圧ＶＲＥＦ＿Ｈより高く電源電圧ＶＤＤの電位より低い基準電圧ＶＲＥＦ＿ＳＨを発生させる基準電圧源を接続する。
【００９９】
タイマー停止状態では放電信号をＨレベルに保持して容量素子Ｃの放電状態を保持する。タイマースタート前に放電信号をＬレベルにして、基準電圧ＶＲＥＦ＿Ｈの電位まで充電させる。容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｈの電位に到達すると、コンパレータＣＭＰ１から出力されるタイムアップ信号がＨレベルになるため、これを受けてタイマー制御回路８０が放電信号をＨレベルに切替えて容量素子Ｃの放電を開始する（タイマースタート）。
【０１００】
このとき、コンパレータＣＭＰ１の負極入力端子には、基準電圧ＶＲＥＦ＿Ｌが入力されており、容量素子が基準電圧ＶＲＥＦ＿Ｌに達すると、コンパレータＣＭＰ１の出力信号（タイムアップ信号）がＬレベルに変化する。
【０１０１】
これにより、タイマー時間はコンパレータＣＭＰ１の出力信号のＨレベル区間に相当することになる。
【０１０２】
このように、正常動作時には、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｈの電位より高い基準電圧ＶＲＥＦ＿ＳＨに達することはない。従って、コンパレータＣＭＰ２の短絡検出信号は、Ｌレベルが保持される。
【０１０３】
しかしながら、容量素子Ｃに異常が発生した等により、容量素子Ｃが電源ＶＤＤの電位レベルで短絡状態になった場合には、容量素子Ｃの電位は基準電圧ＶＲＥＦ＿ＳＨより高くなるため、コンパレータＣＭＰ２の短絡検出信号がＨレベルとなり、容量素子Ｃが短絡状態にあることがタイマー制御回路８０に通知される。
【０１０４】
これにより、容量素子Ｃが電源ＶＤＤの電位で短絡状態になったことを検出することができる。この構成は、容量素子Ｃを電源ＶＤＤに接続されている場合に適用されるが、グランドＧＮＤに接続されている場合であっても適用される。
【０１０５】
また、第４の実施の形態の図７に示したタイマー回路において、コンパレータＣＭＰ１の出力端にＡＮＤ回路６０、６２、ＮＯＴ回路６４を接続しない構成とし、容量素子Ｃの電位と、電位が基準電圧ＶＲＥＦ＿Ｈより高く電源電圧ＶＤＤの電位より低い基準電圧ＶＲＥＦ＿ＳＨとを比較して短絡検出信号を出力するコンパレータＣＭＰ３を設けて、短絡検出を行うようにしてもよい（図３も参照）。より具体的には、コンパレータＣＭＰ３の正極入力端子に容量素子接続端子５０を接続し、負極入力端子には、電位が基準電圧ＶＲＥＦ＿Ｈより高く電源電圧ＶＤＤの電位より低い基準電圧ＶＲＥＦ＿ＳＨを発生させる基準電圧源１４を接続する。
【０１０６】
この場合には、コンパレータＣＭＰ１の出力信号がタイムアップ信号となり、また、このような構成により、タイマー時間は容量素子Ｃの放電期間に計測されるが、容量素子が電源ＶＤＤの電位で短絡状態になった場合には、容量素子Ｃの電位は、基準電圧ＶＲＥＦ＿Ｈより高くなるため、コンパレータＣＭＰ３の出力はＨレベルとなる。これにより容量素子Ｃが短絡状態にあることがタイマー制御回路８０に通知される。
【０１０７】
また、第３の実施の形態の図５の構成において、コンパレータＣＭＰ２に代えて、コンパレータＣＭＰ１の出力端に図７に示すようにＡＮＤ回路６０、６２、ＮＯＴ回路６４を設けて、短絡検出を行うようにしてもよい。このような構成により、タイマー時間は容量素子Ｃの充電期間に計測されるが、容量素子が電源ＶＤＤの電位で短絡状態になった場合には、容量素子Ｃの電位は、基準電圧ＶＲＥＦ＿Ｈより高くなるため、コンパレータＣＭＰ１の出力はＨレベルとなる。従って、タイムアップ信号がＬレベルの期間には、ＡＮＤ回路６２の出力はＨレベルとなり、これにより容量素子Ｃが短絡状態にあることがタイマー制御回路８０に通知される。
【０１０８】
また、第１、第２の実施の形態では、容量素子の充電時間をタイマー時間としたが、容量素子の放電時間、又は充電・放電の両方の時間をタイマー時間とすることでも同様の回路を構成することができる。例えば、図１では、放電信号が立ち上がってから、タイムアップ信号が立ち下がるまでの時間をタイマー時間としてもよい。また、図３では、基準電圧ＶＲＥＦ＿Ｈに到達してから基準電圧ＶＲＥＦ＿Ｌに到達するまでの時間をタイマー時間としてもよい。
【符号の説明】
【０１０９】
１０   基準電圧源
１１   基準電圧源
１２   基準電圧源
１３   基準電圧源
１４   基準電圧源
２０、２６    充電回路
３０、３５、３７     放電回路
５０   容量素子接続端子
６０   ＡＮＤ回路
６２   ＡＮＤ回路
６４   ＮＯＴ回路
８０   内部制御回路
Ｃ     容量素子
ＣＭＰ１      コンパレータ
ＣＭＰ２      コンパレータ
ＣＭＰ３      コンパレータ
【図１】
0005535766.tif 000002
【図２】
0005535766.tif 000003
【図３】
0005535766.tif 000004
【図４】
0005535766.tif 000005
【図５】
0005535766.tif 000006
【図６】
0005535766.tif 000007
【図７】
0005535766.tif 000008
【図８】
0005535766.tif 000009
【図９】
0005535766.tif 000010
【図１０】
0005535766.tif 000011