(57)【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されるセラミック素体と、
前記複数の誘電体層上に交互に形成され、互いに重畳する領域を有する第１及び第２リード部をそれぞれ有しており、前記第１及び第２リード部が前記セラミック素体の一面に露出する複数の第１及び第２内部電極と、
前記セラミック素体の一面に形成され、前記第１及び第２リード部とそれぞれ電気的に連結される第１及び第２外部電極と、
前記セラミック素体の一面に、前記第１及び第２リード部の露出する部分を覆うように形成される絶縁層と、を含み、
前記第１リード部は、前記セラミック素体の一面に露出する一側角部に先端が平坦な傾斜面のみからなる第１重畳増加部を有し、前記第２リード部は、前記セラミック素体の一面に露出する他側角部に先端が平坦な傾斜面のみからなる第２重畳増加部を有し、
前記第１及び第２内部電極の面積に前記誘電体層の非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対するそれぞれの幅方向のマージン部の比率が０．３％以上である、積層セラミックキャパシタ。
【請求項２】
複数の誘電体層が積層されるセラミック素体と、
前記複数の誘電体層上に交互に形成され、互いに重畳する領域を有する第１及び第２リード部をそれぞれ有しており、前記第１及び第２リード部が前記セラミック素体の一面に露出する複数の第１及び第２内部電極と、
前記セラミック素体の一面に形成され、前記第１及び第２リード部とそれぞれ電気的に連結される第１及び第２外部電極と、
前記セラミック素体の一面に、前記第１及び第２リード部の露出する部分を覆うように形成される絶縁層と、を含み、
前記第１リード部は、前記セラミック素体の一面に露出する一側角部に先端が外側に凸の傾斜面からなる第１重畳増加部を有し、前記第２リード部は、前記セラミック素体の一面に露出する他側角部に先端が外側に凸の傾斜面からなる第２重畳増加部を有し、
前記第１及び第２内部電極の面積に前記誘電体層の非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対するそれぞれの幅方向のマージン部の比率が０．３％以上である、積層セラミックキャパシタ。
【請求項３】
前記第１外部電極が前記第１リード部の前記第２リード部と重畳しない領域に連結され、前記第２外部電極が前記第２リード部の前記第１リード部と重畳しない領域に連結されることを特徴とする、請求項１または２に記載の積層セラミックキャパシタ。
【請求項４】
第１セラミックシート上に前記第１セラミックシートの一面を介して第１リード部が露出するように第１内部電極を形成する段階と、
第２セラミックシート上に前記第２セラミックシートの一面を介して前記第１リード部と互いに重畳する領域を有する第２リード部が露出するように第２内部電極を形成する段階と、
前記第１及び第２内部電極が形成された前記第１及び第２セラミックシートを交互に複数個積層して焼成し、セラミック素体を形成する段階と、
前記セラミック素体の一面に、前記第１及び第２リード部とそれぞれ電気的に連結されるように第１及び第２外部電極を形成する段階と、
前記セラミック素体の一面に、前記第１及び第２リード部の露出する部分を覆うように絶縁層を形成する段階と、を含み、
前記第１リード部は、前記第１セラミックシートの一面に露出する一側角部に先端が傾斜面のみからなる第１重畳増加部を形成し、前記第２リード部は、前記第２セラミックシートの一面に露出する他側角部に先端が傾斜面のみからなる第２重畳増加部を形成し、
前記第１及び第２内部電極を形成する段階において、前記第１及び第２リード部の前記第１及び第２重畳増加部の先端を平坦な傾斜面に形成し、
前記第１及び第２内部電極の面積に前記セラミックシートの非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対するそれぞれの幅方向のマージン部の比率が０．３％以上である、積層セラミックキャパシタの製造方法。
【請求項５】
第１セラミックシート上に前記第１セラミックシートの一面を介して第１リード部が露出するように第１内部電極を形成する段階と、
第２セラミックシート上に前記第２セラミックシートの一面を介して前記第１リード部と互いに重畳する領域を有する第２リード部が露出するように第２内部電極を形成する段階と、
前記第１及び第２内部電極が形成された前記第１及び第２セラミックシートを交互に複数個積層して焼成し、セラミック素体を形成する段階と、
前記セラミック素体の一面に、前記第１及び第２リード部とそれぞれ電気的に連結されるように第１及び第２外部電極を形成する段階と、
前記セラミック素体の一面に、前記第１及び第２リード部の露出する部分を覆うように絶縁層を形成する段階と、を含み、
前記第１リード部は、前記第１セラミックシートの一面に露出する一側角部に先端が傾斜面のみからなる第１重畳増加部を形成し、前記第２リード部は、前記第２セラミックシートの一面に露出する他側角部に先端が傾斜面のみからなる第２重畳増加部を形成し、
前記第１及び第２内部電極を形成する段階において、前記第１及び第２リード部の前記第１及び第２重畳増加部の先端を外側に凸の傾斜面に形成し、
前記第１及び第２内部電極の面積に前記セラミックシートの非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対するそれぞれの幅方向のマージン部の比率が０．３％以上である、積層セラミックキャパシタの製造方法。
【請求項６】
前記第１及び第２外部電極を形成する段階において、前記第１外部電極は、前記セラミック素体の一面における前記第１リード部の前記第２リード部と重畳しない領域に、前記セラミック素体の厚さ方向に沿って形成され、前記第２外部電極は、前記セラミック素体の一面における前記第２リード部の前記第１リード部と重畳しない領域に、前記セラミック素体の厚さ方向に沿って形成されることを特徴とする、請求項４または５に記載の積層セラミックキャパシタの製造方法。
【請求項７】
前記絶縁層を形成する段階において、前記絶縁層は、前記セラミック素体の一面に、前記第１及び第２リード部の露出する部分を全て覆うようにセラミックスラリーを塗布して形成されることを特徴とする、請求項４または５に記載の積層セラミックキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
セラミック材料を用いる電子部品としては、キャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタなどが挙げられる。
【０００３】
上記セラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ；Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型で、かつ、高容量が保障され、実装が容易であるという利点を有する電子部品である。
【０００４】
上記積層セラミックキャパシタは、液晶表示装置（ＬＣＤ；Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマディスプレイパネル（ＰＤＰ；Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピュータ、個人携帯用端末（ＰＤＡ；Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの各種電子製品の回路基板に装着されて電気を充電又は放電する機能を果すチップ形態のコンデンサである。
【０００５】
上記積層セラミックキャパシタは、積層された複数の誘電体層と、一つの誘電体層を挟んで互いに対向して配置される内部電極と、内部電極に電気的に接続される外部電極と、を含むことができる。
【０００６】
近年、電子製品の小型化に伴い、このような電子製品に用いられる積層セラミックキャパシタも超小型化及び超高容量化が求められている。
【０００７】
よって、製品の超小型化のために誘電体層及び内部電極の厚さを薄くし、製品の超高容量化のために内部電極が形成される誘電体層の積層数を増加させたセラミックキャパシタが製造されているが、このような構成だけで製品の容量を増加させるには限界があった。
【０００８】
上記積層セラミックキャパシタは、セラミックシート上にシートの面積より小さい所定厚さの内部電極を印刷してから積層するため、マージン部と内部電極が形成される誘電体層との間に段差が必ず発生するようになり、上記段差が誘電体層の幅方向のマージン部で酷くなる恐れがある。
【０００９】
一方、従来技術には、内部電極を下面のように何れか一つの同一面に露出して実装できるようにした構造の積層セラミックキャパシタについて開示されている。
【００１０】
上記下面実装タイプの積層セラミックキャパシタは、上記幅方向のマージン部の形態が直角の溝形態を有しており、上記誘電体層との段差によるクラック発生の可能性が高く、マージン部が形成される面積分だけ上下に重畳する内部電極の面積が減少し、容量が低下するという問題点が生じる可能性があった。
【００１１】
下記特許文献１は、基板の同一面に内部電極のリード部が引出される構造を有するが、リード部と内部電極の連結部分が傾斜面を有する構造については開示していない。
【００１２】
下記特許文献２は、リード部と内部電極の連結部分が傾斜するように形成されるが、内部電極がセラミック素子の両端面を介して交互に引出される構造について開示している。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平１０−２８９８３７
【特許文献２】特開２００４‐２２８５１４
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、内部電極の重畳領域を増大させ、引出される方向を一方向に統一して容量を増加させるとともに下面実装を可能にし、誘電体層との段差によるクラック抵抗性を高め、内部電極の重畳面積を増加させることで容量をさらに増加させることができる積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の一側面は、複数の誘電体層が積層されるセラミック素体と、上記複数の誘電体層上に交互に形成され、互いに重畳する領域を有する第１及び第２リード部をそれぞれ有しており、上記第１及び第２リード部が上記セラミック素体の一面に露出する複数の第１及び第２内部電極と、上記セラミック素体の一面に形成され、上記第１及び第２リード部とそれぞれ電気的に連結される第１及び第２外部電極と、上記セラミック素体の一面に、上記第１及び第２リード部の露出する部分を覆うように形成される絶縁層と、を含み、上記第１リード部は、上記セラミック素体の一面に露出する一側角部に先端が傾斜面からなる第１重畳増加部を有し、上記第２リード部は、上記セラミック素体の一面に露出する他側角部に先端が傾斜面からなる第２重畳増加部を有する積層セラミックキャパシタを提供する。
【００１６】
本発明の一実施例において、上記第１及び第２重畳増加部の先端は平坦な傾斜面に形成されることができる。
【００１７】
本発明の一実施例において、上記第１及び第２重畳増加部の先端は外側に凸の傾斜面に形成されることができる。
【００１８】
本発明の一実施例において、上記第１及び第２内部電極の面積に上記誘電体層の非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対するそれぞれの幅方向のマージン部の比率が０．３％以上であることができる。
【００１９】
本発明の一実施例において、上記第１外部電極が上記第１リード部の上記第２リード部と重畳しない領域に連結され、上記第２外部電極が上記第２リード部の上記第１リード部と重畳しない領域に連結されることができる。
【００２０】
本発明の他の側面は、第１セラミックシート上に上記第１セラミックシートの一面を介して第１リード部が露出するように第１内部電極を形成する段階と、第２セラミックシート上に上記第２セラミックシートの一面を介して上記第１リード部と互いに重畳する領域を有する第２リード部が露出するように第２内部電極を形成する段階と、上記第１及び第２内部電極が形成された上記第１及び第２セラミックシートを交互に複数個積層して焼成し、セラミック素体を形成する段階と、上記セラミック素体の一面に、上記第１及び第２リード部とそれぞれ電気的に連結されるように第１及び第２外部電極を形成する段階と、上記セラミック素体の一面に、上記第１及び第２リード部の露出する部分を覆うように絶縁層を形成する段階と、を含み、上記第１リード部は、上記第１セラミックシートの一面に露出する一側角部に先端が傾斜面からなる第１重畳増加部を形成し、上記第２リード部は、上記第２セラミックシートの一面に露出する他側角部に先端が傾斜面からなる第２重畳増加部を形成する積層セラミックキャパシタの製造方法を提供する。
【００２１】
本発明の一実施例において、上記絶縁層は、上記セラミック素体の一面に、上記第１及び第２リード部の露出する部分を全て覆うようにセラミックスラリーを塗布して形成されることができる。
【発明の効果】
【００２２】
本発明の一実施形態によると、第１及び第２リード部が互いに重畳する領域を増大させるとともに、上記第１及び第２リード部の両方がセラミック素体の一面に引出されるようにして容量を増加させ、下面実装を可能にするという効果がある。
【００２３】
また、内部電極を幅マージンなしに形成し、セラミック素体の内部電極が露出する面に絶縁層を形成することにより、マージンのアライメントを考慮する必要がなく、マージンをユーザーが所望する所定厚さに形成することができるという効果がある。
【００２４】
また、上記第１リード部は上記セラミック素体の一面に露出する一側角部に先端が傾斜面からなる第１重畳増加部を有し、上記第２リード部は上記セラミック素体の一面に露出する他側角部に先端が傾斜面からなる第２重畳増加部を有するようにして、内部電極の重畳部分を最大化し、誘電体層のマージン部の面積を減少させることで、段差によるクラック抵抗性を高め、積層セラミックキャパシタの容量をさらに増加させることができるという効果がある。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す透明斜視図である。
【図２】図１の積層セラミックキャパシタを、実装される方向で示す透明斜視図である。
【図３】図１の積層セラミックキャパシタの第１及び第２内部電極を示す横断面図である。
【図４】図３に第１及び第２外部電極と絶縁層が形成された構造を示す横断面図である。
【図５】本発明の他の実施形態による積層セラミックキャパシタの第１及び第２内部電極を示す横断面図である。
【図６】図５に第１及び第２外部電極と絶縁層が形成された構造を示す横断面図である。
【発明を実施するための形態】
【００２６】
以下、添付の図面を参照して本発明の好ましい実施形態について説明する。
【００２７】
しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。
【００２８】
また、本発明の実施形態は当該技術分野において通常の知識を有する者に本発明をより完全に説明するために提供されるものである。
【００２９】
図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがある。
【００３０】
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示す透明斜視図であり、図２は図１の積層セラミックキャパシタを、実装される方向で示す透明斜視図であり、図３は図１の積層セラミックキャパシタの第１及び第２内部電極を示す横断面図であり、図４は図３に第１及び第２外部電極と絶縁層が形成された構造を示す横断面図である。
【００３１】
本発明の一実施形態によると、ｘ‐方向は第１及び第２外部電極１３１、１３２が所定の間隔をおいて形成される方向であり、ｙ‐方向は第１及び第２内部電極１２１、１２２が誘電体層１１１を挟んで積層される方向であり、z‐方向は第１及び第２内部電極１２１、１２２の第１及び第２リード部１２１ａ、１２２ａが露出するセラミック素体１１０の幅方向であることができる。
【００３２】
図１から図４を参照すると、本実施形態による積層セラミックキャパシタは、セラミック素体１１０と、セラミック素体１１０の内部に形成される第１及び第２内部電極１２１、１２２と、セラミック素体１１０の一面に形成される第１及び第２外部電極１３１、１３２と、絶縁層１４０と、を含む。
【００３３】
本実施形態において、セラミック素体１１０は、互いに対向する第１面１及び第２面２と、第１面１及び第２面２を連結する第３面３、第４面４、第５面５及び第６面６とを有することができる。本実施形態によると、セラミック素体１１０の第１面１は、回路基板の実装領域に配置される実装面になることができる。
【００３４】
セラミック素体１１０の形状は特に制限されないが、図示されたように、第１面から第６面１、２、３、４、５、６を有する六面体形状であることができる。また、セラミック素体１１０の寸法は特に制限されず、例えば、１．０ｍｍ×０．５ｍｍのサイズに構成し、高容量を有する積層セラミックキャパシタを構成することができる。
【００３５】
セラミック素体１１０は、複数の誘電体層１１１を積層してから焼成して形成することができる。この際、セラミック素体１１０を構成する複数の誘電体層１１１は焼結された状態であり、隣接する誘電体層１１１同士の境界は確認できないほど一体化されていることができる。
【００３６】
誘電体層１１１は、セラミック粉末、有機溶剤及び有機バインダーを含有するセラミックシートの焼成により形成されることができる。上記セラミック粉末は、高い誘電率を有する物質であり、これに制限されるものではないが、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを用いることができる。
【００３７】
第１及び第２内部電極１２１、１２２は、誘電体層１１１を形成するセラミックシート上に形成され、ｙ‐方向に沿って交互に積層されることができる。
【００３８】
第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。本実施形態によると、第１及び第２内部電極１２１、１２２は、積層セラミックキャパシタの実装面、即ち、第１面１に対して垂直に配置されることができる。
【００３９】
第１及び第２内部電極１２１、１２２は、誘電体層１１１の少なくとも一面に導電性金属を含有する導電性ペーストを印刷して形成することができる。この際、上記導電性金属は、これに制限されるものではないが、Ｎｉ、Ｃｕ、Ｐｄ、又はこれらの合金であることができる。また、上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などが挙げられるが、本発明はこれに限定されるものではない。
【００４０】
本実施形態において、第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する第１及び第２外部電極１３１、１３２にそれぞれ連結されるために、セラミック素体１１０の第１面１に露出する第１及び第２リード部１２１ａ、１２２ａを有することができる。
【００４１】
本実施形態によると、第１及び第２リード部１２１ａ、１２２ａは、第１及び第２内部電極１２１、１２２を形成する導体パターンのうち幅（Ｗ）が増加してセラミック素体１１０の第１面１に露出する領域を意味することができる。
【００４２】
通常、積層セラミックキャパシタの第１及び第２内部電極１２１、１２２は、互いに重畳する領域により静電容量を形成し、互いに異なる極性を有する第１及び第２外部電極１３１、１３２に連結される第１及び第２リード部１２１ａ、１２２ａは重畳する領域を有しない。
【００４３】
しかし、本実施形態によると、第１及び第２リード部１２１ａ、１２２ａは、互いに重畳する領域を有することができる。即ち、第１及び第２リード部１２１ａ、１２２ａは第１面１に露出し、このように露出した領域の一部が重畳してキャパシタの静電容量を増加させることができる。
【００４４】
本実施形態において、誘電体層１１１の第１及び第２リード部１２１ａ、１２２ａと互いに対向するそれぞれの角部には、互いに重畳しないように第１及び第２マージン部１１１ａ、１１１ｂが備えられることができる。
【００４５】
上記角部とは、第１及び第２リート部のｘ‐方向の一端と第１及び第２内部電極のｚ‐方向の一端とを連結する該当部分を指し示すことができる。
【００４６】
従来の下面電極積層セラミックキャパシタは、このようなマージン部が直角の溝形態であるが、本実施形態では、第１及び第２リード部１２１ａ、１２２ａの互いに対向する角部に先端が傾斜面に形成される第１及び第２重畳増加部１２１ｂ、１２２ｂが備えられて第１及び第２マージン部１１１ａ、１１１ｂもまた先端が傾斜面に形成されることができる。
【００４７】
上記先端とは、第１及び第２重畳増加部１２１ｂ、１２２ｂと第１及び第２マージン部１１１ａ、１１１ｂの接面を指し示す。
【００４８】
第１及び第２重畳増加部１２１ｂ、１２２ｂは、第１及び第２内部電極１２１、１２２が重畳する面積を増加させて容量を増加させるとともに、幅方向（ｚ‐方向）のマージン部を減少させて誘電体層１１１の段差を減少させることでクラック発生の可能性を低減することができる。
【００４９】
本実施形態における第１及び第２重畳増加部１２１ｂ、１２２ｂは、先端が平坦な傾斜面を有することができ、この際、第１及び第２重畳増加部１２１ｂ、１２２ｂを含む第１又は第２内部電極１２１、１２２の面積に非重畳領域である幅方向のマージン部を加えた面積に対する非重畳領域である幅方向のマージン部の比率が０．３％以上であることができる。
【００５０】
万が一、第１及び第２重畳増加部１２１ｂ、１２２ｂをそれぞれ含む第１及び第２内部電極１２１、１２２の面積に非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対する非重畳領域である幅方向のマージン部の比率がそれぞれ０．３％未満である場合には、マージン部が狭すぎて第１及び第２重畳増加部１２１ｂ、１２２ｂがそれぞれ第１及び第２リード部１２１ａ、１２２ａに接触する可能性があってショート発生率が高くなり、外部電極に接触する面積が減少して電気的特性のバラツキが生じ得る。
【００５１】
第１及び第２外部電極１３１、１３２は、第１及び第２リード部１２１ａ、１２２ａにそれぞれ連結されることができる。第１外部電極１３１は、第１リード部１２１ａの第２リード部１２２ａと重畳しない領域に連結され、第２外部電極１３２は、第２リード部１２２ａの第１リード部１２１ａと重畳しない領域に連結されることができる。
【００５２】
図４の右側の図面には、第１内部電極１２１の第１マージン部１１１ａと第２内部電極１２２の第２リード部１２２ａとが重畳する領域が点線で表示されている。
【００５３】
絶縁層１４０は、セラミック素体１１０の第１面１の第１及び第２外部電極１３１、１３２の間に形成されることができる。絶縁層１４０は、セラミック素体１１０の第１面１に露出する第１及び第２リード部１２１ａ、１２２ａを覆い、第１及び第２リード部１２１ａ、１２２ａが重畳する領域を全て覆うように形成されることができる。
【００５４】
絶縁層１４０は、第１及び第２外部電極１３１、１３２の間のセラミック素体１１０の第１面１を完全に埋め込むように形成されることができる。しかし、本発明はこれに限定されず、絶縁層１４０は第１及び第２リード部１２１ａ、１２２ａが重畳する領域のみを覆うように形成され、第１及び第２外部電極１３１、１３２と所定の間隔をおいて形成されることができる。
【００５５】
このように形成される絶縁層１４０は、第１及び第２内部電極１２１、１２２と、第１及び第２外部電極１３１、１３２との間のショートを防止し、耐湿特性低下などの内部欠陥を防止する機能を果たすことができる。
【００５６】
図５は本発明の他の実施形態による積層セラミックキャパシタの第１及び第２内部電極を示す横断面図であり、図６は図５に第１及び第２外部電極と絶縁層が形成された構造を示す横断面図である。以下、上述した一実施形態と異なる構成要素を中心に説明し、同一の構成要素に対する詳細な説明は省略する。
【００５７】
図５及び図６を参照すると、本実施形態の積層セラミックキャパシタは、第１及び第２内部電極１２１、１２２の第１及び第２重畳増加部１２１ｂ、１２２ｂの先端が外側に凸の曲面で形成されることができる。
【００５８】
この際、第１及び第２重畳増加部１２１ｂ、１２２ｂを含む第１又は第２内部電極１２１、１２２の面積に非重畳領域である幅方向の第１及び第２マージン部１１１ａ、１１１ｂをそれぞれ加えた面積に対する非重畳領域である幅方向のマージン部のそれぞれの比率が０．３％以上であることができる。
【００５９】
万が一、第１及び第２重畳増加部１２１ｂ、１２２ｂをそれぞれ含む第１及び第２内部電極１２１、１２２の面積に誘電体層１１１の非重畳領域である幅方向の第１及び第２マージン部１１１ａ、１１１ｂをそれぞれ加えた面積に対する非重畳領域である幅方向の第１及び第２マージン部１１１ａ、１１１ｂのそれぞれの比率が０．３％未満である場合には、幅方向のマージン部が狭すぎて第１及び第２重畳増加部１２１ｂ、１２２ｂがそれぞれ第１及び第２リード部１２１ａ、１２２ａに接触する可能性があってショート発生率が高くなり、外部電極に接触する面積が減少して電気的特性の散布が生じ得る。
【００６０】
以下、本発明の積層セラミックキャパシタを製造する方法に対する実施形態について説明する。
【００６１】
先ず、複数の第１及び第２セラミックシートを準備する。上記第１及び第２セラミックシートは、セラミック素体１１０の誘電体層１１１を形成するためのものであり、セラミック粉末、ポリマー及び溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードなどの方法により、数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。
【００６２】
上記セラミック粉末は、チタン酸バリウム（ＢａＴｉＯ３）系物質を含有することができる。しかし、本発明はこれに制限されず、上記セラミック粉末は、チタン酸バリウム（ＢａＴｉＯ３）にカルシウム（Ｃａ）及びジルコニウム（Ｚｒ）などが一部固溶された（Ｂａ１−ｘＣａｘ）Ｔｉｏ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙ）Ｚｒｙ）Ｏ３又はＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などを含有することができる。
【００６３】
上記スラリーは、上記セラミック粉末物質にセラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤を配合し、バスケットミル（ｂａｓｋｅｔ  ｍｉｌｌ）を利用して製造することができる。
【００６４】
次に、上記第１及び第２セラミックシートの少なくとも一面に、所定の厚さ、例えば０．１〜２．０μｍの厚さに導電性ペーストを印刷して第１及び第２内部電極１２１、１２２を形成する。
【００６５】
第１内部電極１２１は、第１リード部１２１ａを上記第１セラミックシートの一端面を介して露出させ、第１リード部１２１ａの一側角部には、上記第１セラミックシートが第１マージン部１１１ａを有するように第１重畳増加部１２１ｂを形成することができる。
【００６６】
第２内部電極１２２は、第１リード部１２１ａと互いに重畳する領域を有するとともに、上記第２セラミックシートの一端面を介して露出する第２リード部１２２ａを有することができる。第２リード部１２２ａの第１重畳増加部１２１ｂに対向する他側角部には、上記第２セラミックシートが第１マージン部１１１ａと重畳しない第２マージン部１１１ｂを有するように第２重畳増加部１２２ｂを形成することができる。
【００６７】
上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などが挙げられ、上記導電性ペーストは、金属粉末、セラミック粉末及びシリカ（ＳｉＯ２）粉末などを含むことができる。
【００６８】
この際、第１及び第２重畳増加部１２１ｂ、１２２ｂは、先端が平坦な傾斜面又は外側に凸の曲面を有するように形成することができる。
【００６９】
第１及び第２重畳増加部１２１ｂ、１２２ｂをそれぞれ含む第１及び第２内部電極１２１、１２２の面積に非重畳領域である幅方向の第１及び第２マージン部１１１ａ、１１１ｂをそれぞれ加えた面積に対する非重畳領域である幅方向の第１及び第２マージン部１１１ａ、１１１ｂのそれぞれの比率が０．３％以上であることができる。
【００７０】
次に、第１及び第２内部電極１２１、１２２が形成された上記複数の第１及び第２セラミックシートを交互に積層し、積層方向から加圧して上記積層された第１及び第２セラミックシートと第１及び第２内部電極１２１、１２２とを互いに圧着させる。これにより、複数の誘電体層１１１と複数の第１及び第２内部電極１２１、１２２が交互に積層された積層体を構成する。
【００７１】
次に、上記積層体をそれぞれの積層セラミックキャパシタに対応する領域ごとに切断してチップ化し、切断したチップを高温で仮焼及び焼成してから研磨し、第１及び第２内部電極１２１、１２２を有するセラミック素体１１０を完成する。
【００７２】
次に、セラミック素体１１０の第１面１に、第１及び第２リード部１２１ａ、１２２ａの露出する部分にそれぞれ接続して電気的に連結されるように第１及び第２外部電極１３１、１３２を形成する。
【００７３】
第１外部電極１３１は、セラミック素体１１０の第１面１における第１リード部１２１ａの第２リード部１２２ａと重畳しない領域に、セラミック素体１１０の厚さ方向に沿って垂直に長く形成することができる。
【００７４】
第２外部電極１３２は、セラミック素体１１０の第１面１における第２リード部１２２ａの第１リード部１２１ａと重畳しない領域に、セラミック素体１１０の厚さ方向に沿って垂直に長く形成することができる。
【００７５】
このような構成により、セラミック素体１１０の第１面１が基板などに実装するための実装面になることができる。
【００７６】
次に、セラミック素体１１０の第１面１に、第１及び第２リード部１２１ａ、１２２ａの露出する部分を全て覆うようにセラミックスラリーを塗布して絶縁層１４０を形成する。上記スラリーを塗布する方法としては、例えば、スプレー方式又はローラーを利用する方法などが挙げられ、本発明はこれに限定されるものではない。
【００７７】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、請求の範囲に記載された本発明の技術的事項から外れない範囲内で多様な修正及び変形が可能であるということは、当該技術分野において通常の知識を有する者にとって自明であろう。
【符号の説明】
【００７８】
１  第１面
２  第２面
３  第３面
４  第４面
５  第５面
６  第６面
１１０  セラミック素体
１１１  誘電体層
１１１ａ、１１１ｂ  第１及び第２マージン部
１２１、１２２  第１及び第２内部電極
１２１ａ、１２２ａ  第１及び第２リード部
１２１ｂ、１２２ｂ  第１及び第２重畳増加部
１３１、１３２  第１及び第２外部電極
１４０  絶縁層
【図１】
0005628351.tif 000002
【図２】
0005628351.tif 000003
【図３】
0005628351.tif 000004
【図４】
0005628351.tif 000005
【図５】
0005628351.tif 000006
【図６】
0005628351.tif 000007