(57)【特許請求の範囲】
【請求項１】
半導体から形成される厚半導体層と絶縁体から形成される絶縁体層とが積層された絶縁体層形成基板層の前記絶縁体層に研削用サポート基板を接着することにより、研削前基板を作製するステップと、
前記厚半導体層を研削により所定厚さの半導体層に形成した後に、前記半導体層に接合用サポート基板を接着することにより、剥離前基板を作製するステップと、
前記絶縁体層から前記研削用サポート基板を剥離することにより活性層基板を作製するステップと、
前記活性層基板のうちの前記絶縁体層が露出している絶縁体層表面と支持基板のうちの支持基板表面とに粒子を照射することにより、前記支持基板表面と前記絶縁体層表面とを活性化するステップと、
前記支持基板表面と前記絶縁体層表面とを接触させることにより、前記支持基板と前記活性層基板とを接合するステップと、
前記支持基板と前記活性層基板とが接合された後に、前記接合用サポート基板を剥離するステップと、
を具備するＳＯＩ半導体基板製造方法。
【請求項２】
請求項１において、
前記支持基板と前記活性層基板とが接合される前に、前記絶縁体層表面に構造体を形成するステップ
をさらに具備するＳＯＩ半導体基板製造方法。
【請求項３】
請求項１または請求項２において、
前記支持基板と前記活性層基板とが接合される前に、前記支持基板表面に構造体を形成するステップ
をさらに具備するＳＯＩ半導体基板製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ半導体基板製造方法およびＳＯＩ半導体基板製造装置に関し、特に、半導体から形成された半導体層が絶縁体から形成された絶縁体層の上に形成されているＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）半導体基板を作製するＳＯＩ半導体基板製造方法およびＳＯＩ半導体基板製造装置に関する。
【背景技術】
【０００２】
ＳＯＩ基板が知られている。そのＳＯＩ基板は、半導体層と支持基板層と絶縁体層とが積層されて形成されている。その半導体層は、ケイ素Ｓｉ、炭化ケイ素ＳｉＣ、ガリウムヒ素ＧａＡｓに例示される半導体から形成されている。その支持基板層は、ケイ素Ｓｉに例示される半導体から形成されている。その絶縁体層は、二酸化ケイ素ＳｉＯ２に例示される絶縁体から形成されている。その絶縁体層は、二酸化ケイ素ＳｉＯ２に例示される絶縁体から形成されている。その半導体層と支持基板層とを電気的に絶縁している。このようなＳＯＩ基板は、その半導体層がその支持基板層から電気的に絶縁されているために、高耐圧半導体デバイスに使用される。このようなＳＯＩ基板は、さらに、その半導体層を非常に薄くすることにより、高速・高集積回路用基板としても使用される。このようなＳＯＩ基板は、さらに、ＭＥＭＳデバイスを作製する素材に使用され、エッチングにより構造体を作製する場合に、その半導体層と絶縁体層とのエッチング特性の違いを利用してその構造体が形成される。
【０００３】
図１は、公知のＳＯＩ基板製造方法を示している。そのＳＯＩ基板製造方法では、まず、活性層基板１０１と支持基板１０６とが作製される。活性層基板１０１は、半導体から形成される半導体層１０２と絶縁体から形成される絶縁体層１０３とから形成されている。すなわち、活性層基板１０１は、半導体から形成される半導体基板の一方の面を熱酸化することにより形成され、ないしは、その半導体基板の一方の面にＳｉＯ２膜を成膜することによりに形成される。支持基板１０６は、半導体から形成される半導体基板そのものである（ステップＳ１０１）。活性層基板１０１は、絶縁体層１０３が露出している面が洗浄され（ステップＳ１０２）、親水化処理される（ステップＳ１０３）。その親水化処理としては、フッ酸処理後に過酸化水素水に浸す方法、酸素プラズマを表面に照射する方法が例示される。活性層基板１０１は、次いで、その洗浄・親水化処理された面が支持基板１０６の洗浄・親水化処理された面に貼り合せられ、１０００℃で１０時間程度熱処理され、支持基板１０６に接合される（ステップＳ１０４）。その接合により作製された接合基板１０７は、半導体層１０２が露出している面が研削加工により薄く削られ、さらにその面が研磨されることにより、ＳＯＩ基板製品１１０に作製される（ステップＳ１０５）。
【０００４】
図２は、公知の他のＳＯＩ基板製造方法を示している。そのＳＯＩ基板製造方法では、まず、活性層基板１１１と支持基板１１６とが作製される。活性層基板１１１は、半導体から形成される半導体層１１２と絶縁体から形成される絶縁体層１１３とから形成されている。すなわち、活性層基板１１１は、半導体から形成される半導体基板の一方の面を熱酸化することにより形成され、ないしは、その半導体基板の一方の面にＳｉＯ２膜を成膜することによりに形成される（ステップＳ１１１）。支持基板１１６は、半導体から形成される半導体基板そのものである。活性層基板１１１は、水素イオン１１４が注入される。活性層基板１１１は、水素イオン１１４が注入されることにより、半導体層１１２の内部の所定深さの面に水素が偏在し、半導体層１１２の内部に脆化層１１５が形成される（ステップＳ１１２）。活性層基板１１１は、絶縁体層１１３が露出している面が洗浄され（ステップＳ１１３）、親水化処理される（ステップＳ１１４）。その親水化処理としては、フッ酸処理後に過酸化水素水に浸す方法、酸素プラズマを表面に照射する方法が例示される。活性層基板１１１は、次いで、その洗浄・親水化処理された面が支持基板１１６の洗浄・親水化処理された面に貼り合せられ、４００〜６００℃に加熱される（ステップＳ１１５）。その貼り合わせられた接合基板１１７は、このような加熱により、ないしは、脆化層１１５に剃刀が挿入されることにより、脆化層１１５からＳｉ層１１９が剥離される（ステップＳ１１６）。Ｓｉ層１１９が剥離された基板１１８は、１０００℃で１０時間程度熱処理され（ステップＳ１１７）、残された半導体層１１２が露出している面が研磨されることにより、ＳＯＩ基板製品１２０に作製される（ステップＳ１１８）。
【０００５】
ＳＯＩ基板製品を作製する生産コストを低減することが望まれている。
【０００６】
再表ＷＯ０１／０２７９９９号公報には、水素イオン剥離法により貼り合わせウェハを製造するに際し、該ウェハの周辺部からパーティクルが発生したり、ＳＯＩ層等にクラックが入ったりといった問題が生じない貼り合わせウェハを製造する貼り合わせウェハの製造方法が開示されている。その貼り合わせウェハの製造方法は、少なくとも、ベースウェハとガスイオンの注入により形成された微小気泡層を有するボンドウェハとを接合する工程と、前記微小気泡層を境界として剥離する工程とを含む水素イオン剥離法により貼り合わせウェハを製造する方法において、剥離工程後、ベースウェハ上に形成された薄膜の周辺部を除去することを特徴としている。
【０００７】
特開２００２−３１３６８９号公報には、接合基板の接合界面の接合強度を向上させ、結合熱処理後の貼り合わせ基板の結合界面にボイド不良やブリスター不良のない貼り合わせ基板を高い生産性と歩留りで製造することができる貼り合わせ基板の製造方法が開示されている。その貼り合わせ基板の製造方法は、少なくとも二枚の基板を接合する工程と、該接合した基板に熱処理を加えて強固に結合する工程を有する貼り合わせ基板の製造方法において、少なくとも前記基板を接合する前に該基板表面の汚染物質を除去する洗浄工程を行い、次に洗浄された基板表面を乾燥させる工程を行い、当該乾燥工程では水置換法を用いないこととして、接合前の基板上に水分を残すことによって、基板を接合した後の接合強度を高めることを特徴としている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】再表ＷＯ０１／０２７９９９号公報
【特許文献２】特開２００２−３１３６８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の課題は、ＳＯＩ半導体基板をより容易に作製するＳＯＩ半導体基板製造方法およびＳＯＩ半導体基板製造装置を提供することにある。
本発明の他の課題は、ＳＯＩ半導体基板をより高速に作製するＳＯＩ半導体基板製造方法およびＳＯＩ半導体基板製造装置を提供することにある。
本発明のさらに他の課題は、残留応力・歪みがより低減されるＳＯＩ半導体基板を提供することにある。
【課題を解決するための手段】
【００１０】
以下に、発明を実施するための形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
本発明によるＳＯＩ半導体基板製造方法は、半導体から形成される厚半導体層（７５）と絶縁体から形成される絶縁体層（７６）とが積層された絶縁体層形成基板層（７３）の絶縁体層（７６）に研削用サポート基板を接着することにより、研削前基板を作製するステップ（Ｓ３２）と、厚半導体層を研削により所定厚さの半導体層に形成した後に、半導体層に接合用サポート基板を接着することにより、剥離前基板を作製するステップ（Ｓ３４）と、絶縁体層から研削用サポート基板を剥離することにより活性層基板を作製するステップ（Ｓ３５）と、活性層基板のうちの絶縁体層が露出している絶縁体層表面と支持基板のうちの支持基板表面とに粒子を照射することにより、支持基板表面と絶縁体層表面とを活性化するステップ（Ｓ３７）と、支持基板表面と絶縁体層表面とを接触させることにより、支持基板と活性層基板とを接合するステップ（Ｓ３８）と、支持基板と活性層基板とが接合された後に、接合用サポート基板を剥離するステップ（Ｓ３９）とを備えている。
このようなＳＯＩ半導体基板製造方法は、その支持基板と活性層基板（９１）とを加熱することなく、その支持基板と活性層基板（９１）とを接合することができ、その結果、半導体層（８２）と支持基板との間に絶縁体層（７６）が形成されているＳＯＩ半導体基板（２１）をより容易に、かつ、より高速に作製することができる。その支持基板と活性層基板（９１）とが加熱されることなく作製されたＳＯＩ半導体基板（２１）は、活性層基板と支持基板とが加熱されることにより作製された他のＳＯＩ半導体基板に比較して、残留応力・歪みがより低減される。
また、本発明のＳＯＩ半導体基板製造方法によれば、その支持基板と活性層基板（９１）とを接合する前に半導体層（８２）を所定の厚さに形成することができ、かつ、半導体層（８２）を所定の厚さに形成する前に絶縁層を形成することができる。
【００１６】
本発明によるＳＯＩ半導体基板製造方法は、その支持基板と活性層基板（９１）とが接合される前に、絶縁体層表面に構造体を形成するステップをさらに備えている。このようなＳＯＩ半導体基板製造方法により作製されるＳＯＩ半導体基板（２１）は、絶縁体層（７６）に加工する必要があるＭＥＭＳを作製する材料に好適である。
【００１７】
本発明によるＳＯＩ半導体基板製造方法は、その支持基板と活性層基板（９１）とが接合される前に、その支持基板表面に構造体を形成するステップをさらに備えている。このようなＳＯＩ半導体基板製造方法により作製されるＳＯＩ半導体基板（２１）は、支持基板に加工する必要があるＭＥＭＳを作製する材料に好適である。
【発明の効果】
【００２１】
本発明によるＳＯＩ半導体基板製造方法およびＳＯＩ半導体基板製造装置は、その支持基板とその活性層基板とを加熱することなく、その支持基板とその活性層基板とを接合することができ、その結果、半導体層と支持基板層との間に絶縁体層が形成されているＳＯＩ半導体基板をより容易に、かつ、より高速に作製することができる。
本発明によるＳＯＩ半導体基板は、加熱されることなくその絶縁体層とその支持基板層とを接合されることができ、加熱されることなくその絶縁体層とその支持基板層とが接合されたときに、より高速に作製されることができる。
【図面の簡単な説明】
【００２２】
【図１】図１は、公知のＳＯＩ半導体基板製造方法を示すフローチャートである。
【図２】図２は、公知の他のＳＯＩ半導体基板製造方法を示すフローチャートである。
【図３】図３は、本発明によるＳＯＩ半導体基板を示す断面図である。
【図４】図４は、本発明によるＳＯＩ半導体基板製造装置を示す断面図である。
【図５】図５は、本発明の参考例によるＳＯＩ半導体基板製造方法の実施の形態を示すフローチャートである。
【図６】図６は、は、活性層基板を示す断面図である。
【図７】図７は、常温接合された接合基板を示す断面図である。
【図８】図８は、本発明の参考例によるＳＯＩ半導体基板製造方法の実施の他の形態を示すフローチャートである。
【図９】図９は、脆化層を示す断面図である。
【図１０】図１０は、常温接合された接合基板を示す断面図である。
【図１１】図１１は、半導体層が剥離された基板を示す断面図である。
【図１２】図１２は、本発明の参考例によるＳＯＩ半導体基板製造方法の実施のさらに他の形態を示すフローチャートである。
【図１３】図１３は、接合用サポート基板が接着された基板を示す断面図である。
【図１４】図１４は、半導体層が研削・研磨された後の基板を示す断面図である。
【図１５】図１５は、絶縁体層が形成された後の基板を示す断面図である。
【図１６】図１６は、常温接合された接合基板を示す断面図である。
【図１７】図１７は、本発明によるＳＯＩ半導体基板製造方法の実施のさらに他の形態を示すフローチャートである。
【図１８】図１８は、研削用サポート基板が接着された基板を示す断面図である。
【図１９】図１９は、半導体層が研削・研磨された後の基板を示す断面図である。
【図２０】図２０は、接合用サポート基板が接着された基板を示す断面図である。
【図２１】図２１は、研削用サポート基板が剥離された基板を示す断面図である。
【図２２】図２２は、常温接合された接合基板を示す断面図である。
【発明を実施するための形態】
【００２３】
図面を参照して、本発明によるＳＯＩ半導体基板の実施の形態を記載する。そのＳＯＩ半導体基板２１は、図３に示されているように、支持基板層２２と半導体層２３と絶縁体層２４とを備えている。支持基板層２２は、半導体から形成されている。その半導体としては、ケイ素Ｓｉが例示される。半導体層２３は、半導体から形成されている。その半導体としては、ケイ素Ｓｉ、炭化ケイ素ＳｉＣ、ガリウムヒ素ＧａＡｓが例示される。絶縁体層２４は、絶縁体から形成されている。その絶縁体としては、二酸化ケイ素ＳｉＯ２が例示される。
【００２４】
このようなＳＯＩ半導体基板２１は、半導体層２３が支持基板層２２に電気的に絶縁されており、高耐圧半導体デバイスに好適である。このようなＳＯＩ半導体基板２１は、さらに、半導体層２３と絶縁体層２４とのエッチング特性の違いを利用して、エッチングにより半導体層２３と絶縁体層２４とに構造体をより容易に形成することができ、ＭＥＭＳデバイス製造の素材として好適である。
【００２５】
なお、絶縁体層２４は、内部に構造体が加工されている他の絶縁体層に置換されることもできる。その構造体としては、キャビティが例示される。なお、支持基板層２２は、内部に構造体が加工されている他の支持基板層に置換されることもできる。その構造体としては、キャビティが例示される。このようなＳＯＩ半導体基板は、絶縁体層または支持基板層に構造体が必要であるＭＥＭＳに形成されるときに、その構造体をＳＯＩ半導体基板が完成した後に形成すること不要であり、すなわち、ＭＥＭＳを製作する素材に好適である。
【００２６】
図４は、本発明によるＳＯＩ半導体基板製造装置を示している。そのＳＯＩ半導体基板製造装置１は、接合システムに適用されている。すなわち、その接合システムは、接合装置制御装置１０とＳＯＩ半導体基板製造装置１とを備えている。ＳＯＩ半導体基板製造装置１は、接合チャンバー２とロードロックチャンバー３とを備えている。接合チャンバー２とロードロックチャンバー３とは、内部を環境から密閉する容器である。ＳＯＩ半導体基板製造装置１は、さらに、ゲートバルブ５を備えている。ゲートバルブ５は、接合チャンバー２とロードロックチャンバー３との間に介設され、接合チャンバー２の内部とロードロックチャンバー３の内部とを接続するゲートを形成している。ゲートバルブ５は、接合装置制御装置１０により制御されることにより、そのゲートを閉鎖し、または、そのゲートを開放する。ロードロックチャンバー３は、図示されていない蓋を備えている。その蓋は、ロードロックチャンバー３の外部と内部とを接続するゲートを閉鎖し、または、そのゲートを開放する。
【００２７】
ロードロックチャンバー３は、真空ポンプ４を備えている。真空ポンプ４は、接合装置制御装置１０により制御されることにより、ロードロックチャンバー３の内部から気体を排気する。真空ポンプ４としては、ターボ分子ポンプ、クライオポンプ、油拡散ポンプが例示される。ロードロックチャンバー３は、さらに、搬送機構６を内部に備えている。搬送機構６は、接合装置制御装置１０により制御されることにより、ゲートバルブ５を介してロードロックチャンバー３の内部に配置されたウェハを接合チャンバー２に搬送し、または、ゲートバルブ５を介して接合チャンバー２に配置されたウェハをロードロックチャンバー３の内部に搬送する。
【００２８】
接合チャンバー２は、真空ポンプ９を備えている。真空ポンプ９は、接合装置制御装置１０により制御されることにより、接合チャンバー２の内部から気体を排気する。真空ポンプ９としては、ターボ分子ポンプ、クライオポンプ、油拡散ポンプが例示される。
【００２９】
接合チャンバー２は、さらに、ステージキャリッジ１６と位置合わせ機構１２とを備えている。ステージキャリッジ１６は、接合チャンバー２の内部に配置され、水平方向に平行移動可能に、かつ、鉛直方向に平行である回転軸を中心に回転移動可能に支持されている。位置合わせ機構１２は、さらに、接合装置制御装置１０により制御されることにより、ステージキャリッジ１６が水平方向に平行移動するように、または、ステージキャリッジ１６が鉛直方向に平行である回転軸を中心に回転移動するように、ステージキャリッジ１６を駆動する。位置合わせ機構１２は、図示されていない複数のアライメント機構をさらに備えている。その複数のアライメント機構は、それぞれ、接合装置制御装置１０により制御されることにより、ステージキャリッジ１６に保持されるウェハの画像を撮影し、静電チャック１８に吸着されるウェハの画像を撮影する。
【００３０】
接合チャンバー２は、さらに、圧接機構１１と圧接軸１３と静電チャック１８と荷重計１９とを備えている。圧接軸１３は、接合チャンバー２に対して鉛直方向に平行移動可能に支持されている。静電チャック１８は、圧接軸１３の下端に配置されている。静電チャック１８は、誘電層の内部に内部電極が配置されている。その誘電層は、セラミックから形成され、平坦な面が形成されている。静電チャック１８は、接合装置制御装置１０により制御されることにより、その内部電極に所定の印加電圧が印加される。静電チャック１８は、その内部電極に所定の印加電圧が印加されることにより、その誘電層の平坦な面の近傍に配置されるウェハを静電力によって吸着する。圧接機構１１は、接合装置制御装置１０により制御されることにより、接合チャンバー２に対して鉛直方向に圧接軸１３を平行移動させる。圧接機構１１は、さらに、静電チャック１８が配置される位置を測定し、その位置を接合装置制御装置１０に出力する。荷重計１９は、圧接軸１３に印加される荷重を測定することにより、静電チャック１８により保持されたウェハに印加される荷重を測定し、その荷重を接合装置制御装置１０に出力する。
【００３１】
接合チャンバー２は、さらに、イオンガン１４と電子源１５とを備えている。イオンガン１４は、静電チャック１８が上方に配置されているときに、位置合わせ機構１２と静電チャック１８との間の空間に向くように配置されている。イオンガン１４は、接合装置制御装置１０により制御されることにより、位置合わせ機構１２と静電チャック１８との間の空間を通り、接合チャンバー２の内側表面に交差する照射軸に沿って、アルゴンイオンを加速して放出する。電子源１５は、イオンガン１４と同様にして、位置合わせ機構１２と静電チャック１８との間の空間に向くように配置されている。電子源１５は、接合装置制御装置１０により制御されることにより、位置合わせ機構１２と静電チャック１８との間の空間を通り、接合チャンバー２の内側表面に交差する他の照射軸に沿って、電子を加速して放出する。なお、イオンガン１４は、アルゴンイオンと異なる他の粒子を放出する他の加速器に置換されることができる。その粒子としては、中性のアルゴン原子が例示される。
【００３２】
イオンガン１４は、さらに、図示されていない金属ターゲットを備えていてもよい。その金属ターゲットは、複数の金属元素から形成され、そのアルゴンイオンが照射される位置に配置されている。その金属ターゲットは、そのアルゴンイオンが照射されたときに、その複数の金属の粒子を接合チャンバー２の内部の雰囲気に放出する。その金属ターゲットは、金属グリッドに置換されることもできる。その金属グリッドは、開口を有する金属部材であり、イオンガン１４の出射端に配置されている。その金属グリッドは、その金属ターゲットと同様にして、そのアルゴンイオンに照射されることにより、接合チャンバー２の内部の雰囲気にその複数の金属の粒子を放出する。なお、その金属ターゲットは、ウェハの接合面に金属を付着させることが不要であるときには、省略する。
【００３３】
接合装置制御装置１０は、コンピュータであり、図示されていないＣＰＵと記憶装置とリムーバルメモリドライブと入力装置とインターフェースとを備えている。そのＣＰＵは、接合装置制御装置１０にインストールされるコンピュータプログラムを実行して、その記憶装置と入力装置とインターフェースとを制御する。その記憶装置は、そのコンピュータプログラムを記録し、そのＣＰＵにより生成される情報を一時的に記録する。そのリムーバルメモリドライブは、記録媒体が挿入されたときに、その記録媒体に記録されているデータを読み出すことに利用される。そのリムーバルメモリドライブは、特に、コンピュータプログラムが記録されている記録媒体が挿入されたときに、そのコンピュータプログラムを接合装置制御装置１０にインストールするときに利用される。その入力装置は、ユーザに操作されることにより情報を生成し、その情報をそのＣＰＵに出力する。その入力装置としては、キーボードが例示される。そのインターフェースは、接合装置制御装置１０に接続される外部機器により生成される情報をそのＣＰＵに出力し、そのＣＰＵにより生成された情報をその外部機器に出力する。その外部機器は、真空ポンプ４と搬送機構６と真空ポンプ９と圧接機構１１と位置合わせ機構１２とイオンガン１４と電子源１５と静電チャック１８と荷重計１９とを含んでいる。
【００３４】
接合装置制御装置１０にインストールされるコンピュータプログラムは、接合装置制御装置１０に複数の機能を実現させるための複数のコンピュータプログラムから形成されている。その複数の機能は、入力装置を介して入力される情報に基づいて、真空ポンプ４と搬送機構６と真空ポンプ９と圧接機構１１と位置合わせ機構１２とイオンガン１４と電子源１５と静電チャック１８と荷重計１９とを制御する。
【００３５】
図５は、本発明の参考例によるＳＯＩ半導体基板製造方法の実施の形態を示している。作業者は、単結晶ケイ素Ｓｉから形成される半導体基板を熱酸化処理することにより、活性層基板を作製する（ステップＳ１）。その活性層基板２６は、図６に示されるように、半導体層２７と絶縁体層２８とが積層されている。半導体層２７は、単結晶ケイ素Ｓｉから形成されている。絶縁体層２８は、二酸化ケイ素ＳｉＯ２から形成されている。絶縁体層２８は、さらに、構造体が加工される。その加工物としては、キャビティが例示される。その加工方法としては、エッチングが例示される。なお、その加工は、その構造体が必要でないときに、省略される。なお、絶縁体層２８は、熱酸化処理と異なる他の処理により形成されることもできる。その処理としては、絶縁体から形成される薄膜を成膜する処理が例示される。なお、そのケイ素Ｓｉは、他の半導体から形成されることもできる。その半導体としては、炭化ケイ素ＳｉＣ、ガリウムヒ素ＧａＡｓに例示される。
【００３６】
作業者は、さらに、単結晶ケイ素Ｓｉから形成される支持基板を作製する。その支持基板は、さらに、表側の面に構造体が加工される。その加工物としては、キャビティが例示される。その加工方法としては、エッチングが例示される。なお、その加工は、その構造体が必要でないときに、省略される。
【００３７】
作業者は、活性層基板２６のうちの絶縁体層２８が露出している絶縁体層表面２９を洗浄する。作業者は、その支持基板の表側の面を洗浄する（ステップＳ２）。
【００３８】
作業者は、ＳＯＩ半導体基板製造装置１を用いて、活性層基板２６とその支持基板とを常温接合する（ステップＳ３、Ｓ４）。すなわち、作業者は、まず、接合チャンバー２とロードロックチャンバー３とを接続するゲートが閉鎖されるようにゲートバルブ５を制御し、接合チャンバー２の内部に真空雰囲気が生成されるように、真空ポンプ９を制御し、ロードロックチャンバー３の内部に大気圧雰囲気が生成されるように、真空ポンプ４を制御する。作業者は、カートリッジ１７に活性層基板２６を載せ、別のカートリッジ１７に支持基板を載せる。作業者は、ロードロックチャンバー３の内部に大気圧雰囲気が生成された後に、ロードロックチャンバー３の蓋を開けて、ロードロックチャンバー３の内部に、カートリッジ１７とともに活性層基板２６を搬入し、カートリッジ１７とともにその支持基板を搬入する。作業者は、次いで、ロードロックチャンバー３の蓋を閉めて、ロードロックチャンバー３の内部に真空雰囲気を生成する。
【００３９】
接合装置制御装置１０は、ロードロックチャンバー３の内部に真空雰囲気が生成された後に、ゲートバルブ５を開放する。接合装置制御装置１０は、まず、活性層基板２６が載せられたカートリッジ１７がステージキャリッジ１６に保持されるように、搬送機構６を制御する。接合装置制御装置１０は、搬送機構６がロードロックチャンバー３の内部に退避するように、搬送機構６を制御する。接合装置制御装置１０は、次いで、活性層基板２６に形成されたアライメントマークの画像が撮影されるように、位置合わせ機構１２のアライメント機構を制御する。接合装置制御装置１０は、活性層基板２６の水平方向の位置が所定の位置に配置されるように、その画像に基づいて位置合わせ機構１２を制御する。接合装置制御装置１０は、静電チャック１８の誘電層が活性層基板２６に接触するように、圧接機構１１を制御し、静電チャック１８が活性層基板２６を吸着するように、静電チャック１８を制御する。接合装置制御装置１０は、活性層基板２６がカートリッジ１７から離れるように、圧接機構１１を制御する。接合装置制御装置１０は、活性層基板２６がカートリッジ１７から離れた後で、活性層基板２６が載せられていないカートリッジ１７がステージキャリッジ１６からロードロックチャンバー３の内部に搬送されるように、搬送機構６を制御する。
【００４０】
接合装置制御装置１０は、活性層基板２６が静電チャック１８に保持された後に、その支持基板が載せられたカートリッジ１７がステージキャリッジ１６に保持されるように、搬送機構６を制御する。接合装置制御装置１０は、次いで、その支持基板に形成されたアライメントマークの画像が撮影されるように、位置合わせ機構１２のアライメント機構を制御する。接合装置制御装置１０は、支持基板の水平方向の位置が所定の位置に配置されるように、その画像に基づいて位置合わせ機構１２を制御する。
【００４１】
接合装置制御装置１０は、次いで、ゲートバルブ５を閉鎖し、接合チャンバー２の内部に所定の真空度の接合雰囲気が生成されるように、真空ポンプ９を制御する。接合装置制御装置１０は、接合チャンバー２の内部にその接合雰囲気が生成されているときに、静電チャック１８に保持された活性層基板２６とステージキャリッジ１６に保持された支持基板とが離れた状態で、活性層基板２６と支持基板との間に向けて粒子が放出されるように、イオンガン１４を制御する。その粒子は、活性層基板２６の絶縁体層表面２９とその支持基板の表側の面とに照射され、その表面に形成される酸化膜や炭素Ｃ等の付着物を除去して活性化する。（ステップＳ３）。
【００４２】
接合装置制御装置１０は、活性層基板２６とその支持基板とが所定の距離だけ離れるように、圧接機構１１を制御する。接合装置制御装置１０は、次いで、活性層基板２６に形成されたアライメントマークと支持基板に形成されたアライメントマークとが映し出される画像が撮影されるように、位置合わせ機構１２のアライメント機構を制御する。接合装置制御装置１０は、活性層基板２６と支持基板とが設計通りに接合されるように、その撮影された画像に基づいて位置合わせ機構１２を制御する。なお、このような高度な位置合わせは、必要でないときに、省略されることもできる。その位置合わせが必要でない場合としては、活性層基板２６またはその支持基板に構造体が形成されていない場合が例示される。
【００４３】
接合装置制御装置１０は、活性層基板２６の絶縁体層表面２９がその支持基板の表側の面に接触するように、圧接機構１１を制御する。活性層基板２６とその支持基板とは、その接触により接合され、１枚の接合基板に形成される。その接合基板３１は、図７に示されているように、支持基板層３２と半導体層２７と絶縁体層２８とが積層されている。支持基板層３２は、例えばその支持基板から形成され、単結晶ケイ素Ｓｉから形成されている。
【００４４】
接合装置制御装置１０は、静電チャック１８が接合基板３１をデチャックするように、静電チャック１８を制御し、静電チャック１８が鉛直上方向に上昇するように、圧接機構１１を制御する。接合装置制御装置１０は、次いで、ゲートバルブ５を開放し、接合基板３１が載せられているカートリッジ１７をステージキャリッジ１６からロードロックチャンバー３に搬送されるように、搬送機構６を制御する。接合装置制御装置１０は、ゲートバルブ５を閉鎖して、ロードロックチャンバー３の内部に大気圧雰囲気が生成されるように、真空ポンプ４を制御する。作業者は、ロードロックチャンバー３の内部に大気圧雰囲気が生成された後に、ロードロックチャンバー３の蓋を開けて、接合基板３１を取り出す。
【００４５】
作業者は、接合基板３１の半導体層２７が所定の厚さに形成されるように、接合基板３１の半導体層２７が露出している表面３４を研削する。作業者は、接合基板３１の研削された表面をさらに研磨することにより、ＳＯＩ半導体基板の製品を作製する（ステップＳ５）。
【００４６】
このようなＳＯＩ半導体基板製造方法は、活性層基板２６とその支持基板とを加熱することなく、活性層基板２６とその支持基板とを接合することができ、活性層基板２６とその支持基板とを加熱しないときに、洗浄後に活性層基板２６とその支持基板とを１０〜２０分程度で接合することができる。活性層基板２６とその支持基板とを加熱することにより接合する公知の方法は、洗浄後に洗浄と接合との２工程を備えており、接合に約１０時間を必要としている。すなわち、このようなＳＯＩ半導体基板製造方法は、活性層基板２６とその支持基板とを加熱することにより接合する他の方法に比較して、活性層基板２６とその支持基板とをより容易に、より高速に接合することができ、ＳＯＩ半導体基板の生産コストを低減することができる。
【００４７】
活性層基板２６とその支持基板とが加熱されることなく作製されたＳＯＩ半導体基板２１は、活性層基板２６とその支持基板とが加熱されることにより作製された他のＳＯＩ半導体基板に比較して、残留応力・歪みがより低減される。さらに、活性層基板２６またはその支持基板に構造体が形成されている場合で、活性層基板２６とその支持基板とを加熱されることにより接合したときに、その構造定がその加熱により歪むことがある。このようなＳＯＩ半導体基板製造方法によれば、活性層基板２６またはその支持基板に形成されている構造体は、活性層基板２６とその支持基板とが加熱されることなくＳＯＩ半導体基板２１が作製されたときに、活性層基板２６とその支持基板とが加熱されることにより作製された他のＳＯＩ半導体基板に比較して、残留応力・歪みがより低減される。
【００４８】
図８は、本発明の参考例によるＳＯＩ半導体基板製造方法の実施の他の形態を示している。作業者は、単結晶ケイ素Ｓｉから形成される半導体基板を熱酸化処理することにより、活性層基板を作製する（ステップＳ１１）。その活性層基板３５は、図９に示されているように、半導体層３６と絶縁体層３７とが積層されている。半導体層３６は、単結晶ケイ素Ｓｉから形成されている。絶縁体層３７は、二酸化ケイ素ＳｉＯ２から形成されている。作業者は、さらに、単結晶ケイ素Ｓｉから形成される支持基板を作製する。
【００４９】
作業者は、活性層基板３５のうちの絶縁体層３７が露出している絶縁体層表面４０に水素イオン３８を注入する（ステップＳ１２）。このような水素イオンの注入によれば、活性層基板３５は、半導体層３６の所定の深さに脆化層３９が形成される。脆化層３９は、その水素イオンを由来とする水素が偏在する領域に形成されている。
【００５０】
作業者は、活性層基板３５のうちの絶縁体層３７が露出している絶縁体層表面４０を洗浄する。作業者は、その支持基板の表側の面を洗浄する（ステップＳ１３）。
【００５１】
作業者は、ＳＯＩ半導体基板製造装置１を用いて、既述の実施の形態におけるステップＳ３、Ｓ４と同様にして、活性層基板３５とその支持基板とを常温接合する。すなわち、接合装置制御装置１０は、活性層基板３５の絶縁体層表面４０とその支持基板の表側の面とに形成される酸化物等の不純物が除去され、活性層基板３５の絶縁体層表面４０とその支持基板の表側の面と金属の粒子が堆積するように、ＳＯＩ半導体基板製造装置１を制御する（ステップＳ１４）。接合装置制御装置１０は、さらに、活性層基板３５の絶縁体層表面４０がその支持基板の表側の面に接触するように、ＳＯＩ半導体基板製造装置１を制御する（ステップＳ１５）。
【００５２】
活性層基板３５とその支持基板とは、その接触により接合され、１枚の接合基板に形成される。その接合基板４１は、図１０に示されているように、支持基板層４２と半導体層３６と絶縁体層３７とが積層されている。支持基板層４２は、その支持基板から形成され、単結晶ケイ素Ｓｉから形成されている。
【００５３】
作業者は、接合基板４１を４００〜６００℃に加熱する。接合基板４１は、このような加熱により、脆化層３９が破壊し、図１１に示されているように、基板部分４５と剥離部分４６とに剥離される（ステップＳ１６）。なお、その剥離は、加熱と異なる処理に基づいて実行されることもできる。その処理としては、脆化層３９に剃刀が挿入することが例示される。基板部分４５は、支持基板層４２と絶縁体層３７と半導体層４７とが積層されている。半導体層４７は、半導体層３６から形成され、半導体層３６の厚さより薄い所定の厚さに形成されている。剥離部分４６は、半導体層３６から形成され、半導体層３６の厚さよりその所定の厚さだけ薄い。基板部分４５は、半導体層４７が露出している表面４８が研磨されることにより、ＳＯＩ半導体基板製品に作製される（ステップＳ１７）。
【００５４】
このようなＳＯＩ半導体基板製造方法は、既述の実施の形態におけるＳＯＩ半導体基板製造方法と同様にして、活性層基板３５とその支持基板とをより容易に、より高速に接合することができ、ＳＯＩ半導体基板の生産コストを低減することができる。このようなＳＯＩ半導体基板製造方法により作製されたＳＯＩ半導体基板は、既述の実施の形態におけるＳＯＩ半導体基板製造方法により作製されたＳＯＩ半導体基板と同様にして、残留応力・歪みがより低減される。このようなＳＯＩ半導体基板製造方法は、既述の実施の形態におけるＳＯＩ半導体基板製造方法に比較して、活性層基板３５とその支持基板とを接合後に半導体層３６をより容易に薄く形成することができる。
【００５５】
図１２は、本発明の参考例によるＳＯＩ半導体基板製造方法の実施のさらに他の形態を示している。作業者は、単結晶ケイ素Ｓｉから形成される半導体基板に接合用サポート基板を接着することにより、研削前基板を作製する（ステップＳ２１）。その研削前基板５１は、図１３に示されているように、接合用サポート基板層５２と半導体層５３と接着剤層５４とが積層されている。接合用サポート基板層５２は、その接合用サポート基板から形成されている。その接合用サポート基板は、ガラス板、石英板などの透明体、あるいは、単結晶Ｓｉ基板などから形成されている。半導体層５３は、その半導体基板から形成されている。接着剤層５４は、接着剤から形成され、接合用サポート基板層５２と半導体層５３とを接着している。その接着剤は、所定の温度に加熱されることにより、接着能力を失う。その接着剤は、加熱と異なる他の処理により接着能力を失う他の接着剤に置換されることができる。その処理としては、所定のレーザを照射することが例示される。
【００５６】
作業者は、研削前基板５１の半導体層５３が所定の厚さに形成されるように、研削前基板５１の半導体層５３が露出している表面５５を研削する。作業者は、研削前基板５１の研削された表面をさらに研磨することにより、研削後基板を作製する（ステップＳ２２）。その研削後基板５６は、図１４に示されているように、接合用サポート基板層５２と半導体層５７と接着剤層５４とが積層されている。半導体層５７は、半導体層５３から形成され、半導体層５３の厚さより薄い所定の厚さに形成されている。
【００５７】
作業者は、研削後基板５６の半導体層５７が露出している表面５８を熱酸化処理することにより、活性層基板を作製する（ステップＳ２３）。その活性層基板６１は、図１５に示されているように、接合用サポート基板層５２と接着剤層５４と絶縁体層６２と半導体層６３とが積層されている。絶縁体層６２は、半導体層５３の一部が酸化することによりから形成され、二酸化ケイ素ＳｉＯ２から形成されている。半導体層６３は、半導体層５３の一部から形成され、単結晶ケイ素Ｓｉから形成されている。
【００５８】
作業者は、活性層基板６１のうちの絶縁体層６２が露出している絶縁体層表面６４を洗浄する。作業者は、支持基板の表側の面を洗浄する（ステップＳ２４）。
【００５９】
作業者は、ＳＯＩ半導体基板製造装置１を用いて、既述の実施の形態におけるステップＳ３、Ｓ４と同様にして、活性層基板６１とその支持基板とを常温接合する。すなわち、接合装置制御装置１０は、活性層基板６１の絶縁体層表面６４とその支持基板の表側の面とに形成される酸化物等の不純物が除去されるように、ＳＯＩ半導体基板製造装置１を制御する（ステップＳ２５）。接合装置制御装置１０は、さらに、活性層基板６１の絶縁体層表面６４がその支持基板の表側の面に接触するように、ＳＯＩ半導体基板製造装置１を制御する（ステップＳ２６）。
【００６０】
活性層基板６１とその支持基板とは、その接触により接合され、１枚の接合基板に形成される。その接合基板６５は、図１６に示されているように、接合用サポート基板層５２と接着剤層５４と絶縁体層６２と半導体層６３と支持基板層６６とが積層されている。
【００６１】
作業者は、接合基板６５をその所定の温度に加熱する。接合基板６５は、このような加熱により、接合用サポート基板層５２が剥離され、ＳＯＩ半導体基板製品に作製される（ステップＳ２７）。
【００６２】
このようなＳＯＩ半導体基板製造方法は、活性層基板６１とその支持基板とを接合する前に、半導体層６３を所定の厚さに形成することができる。このようなＳＯＩ半導体基板製造方法は、既述の実施の形態におけるＳＯＩ半導体基板製造方法と同様にして、活性層基板６１とその支持基板とをより容易に、より高速に接合することができ、ＳＯＩ半導体基板の生産コストを低減することができる。このようなＳＯＩ半導体基板製造方法により作製されたＳＯＩ半導体基板は、既述の実施の形態におけるＳＯＩ半導体基板製造方法により作製されたＳＯＩ半導体基板と同様にして、残留応力・歪みがより低減される。
【００６３】
図１７は、本発明によるＳＯＩ半導体基板製造方法の実施のさらに他の形態を示している。作業者は、単結晶ケイ素Ｓｉから形成される半導体基板を熱酸化処理することにより、絶縁体層形成基板を作製する（ステップＳ３１）。
【００６４】
作業者は、その絶縁体層形成基板に研削用サポート基板を接着することにより、研削前基板を作製する（ステップＳ３２）。その研削用サポート基板は、ガラス板、石英板などの透明体、あるいは、単結晶Ｓｉ基板などから形成されている。その研削前基板７１は、図１８に示されているように、その研削前基板７１は、研削用サポート基板層７２と絶縁体層形成基板層７３とが接着剤層７４を介して接着されている。絶縁体層形成基板層７３は、半導体層７５と絶縁体層７６とが積層されている。研削用サポート基板層７２は、その研削用サポート基板から形成されている。半導体層７５は、単結晶ケイ素Ｓｉから形成されている。絶縁体層７６は、二酸化ケイ素ＳｉＯ２から形成されている。接着剤層７４は、接着剤から形成され、研削用サポート基板層７２と絶縁体層７６とを接着している。その接着剤は、所定の第１温度に加熱されることにより、接着能力を失う。その接着剤は、加熱と異なる他の処理により接着能力を失う他の接着剤に置換されることができる。その処理としては、所定のレーザを照射することが例示される。
【００６５】
作業者は、その半導体層が所定の厚さに形成されるように、研削前基板７１の半導体層７５が露出している表面７７を研削する。作業者は、研削前基板７１の研削された表面をさらに研磨することにより、研削後基板を作製する（ステップＳ３３）。その研削後基板８１は、図１９に示されているように、研削用サポート基板層７２と接着剤層７４と絶縁体層７６と半導体層８２とが積層されている。半導体層８２は、半導体層７５から形成され、半導体層７５の厚さより薄い所定の厚さに形成されている。
【００６６】
作業者は、研削後基板８１の半導体層８２が露出している表面８３に接合用サポート基板を接着することにより、剥離前基板を作製する（ステップＳ３４）。その接合用サポート基板は、ガラス板、石英板などの透明体、あるいは、単結晶Ｓｉ基板などから形成されている。その剥離前基板８５は、図２０に示されているように、接合用サポート基板層８６と接着剤層８７と半導体層８２と絶縁体層７６と接着剤層５４と研削用サポート基板層７２とが積層されている。接合用サポート基板層８６は、その接合用サポート基板から形成されている。接着剤層８７は、接着剤から形成され、接合用サポート基板層８６と半導体層８２とを接着している。その接着剤は、その第１温度より高い所定の第２温度に加熱されることにより、接着能力を失う。その接着剤は、加熱と異なる他の処理により接着能力を失う他の接着剤に置換されることができる。その処理としては、所定のレーザを照射することが例示される。
【００６７】
作業者は、剥離前基板８５をその所定の第１温度に加熱する。剥離前基板８５は、このような加熱により、研削用サポート基板層７２が剥離され、活性層基板に形成される（ステップＳ３５）。その活性層基板９１は、図２１に示されているように、接合用サポート基板層８６と接着剤層８７と半導体層８２と絶縁体層７６とが積層されている。作業者は、活性層基板９１のうちの絶縁体層７６が露出している絶縁体層表面９２を洗浄する。作業者は、さらに、支持基板の表側の面を洗浄する（ステップＳ３６）。
【００６８】
作業者は、ＳＯＩ半導体基板製造装置１を用いて、既述の実施の形態におけるステップＳ３、Ｓ４と同様にして、活性層基板９１とその支持基板とを常温接合する。すなわち、接合装置制御装置１０は、活性層基板９１の絶縁体層表面９２とその支持基板の表側の面とに形成される酸化物等の不純物が除去されるように、ＳＯＩ半導体基板製造装置１を制御する（ステップＳ３７）。接合装置制御装置１０は、さらに、活性層基板９１の絶縁体層表面９２がその支持基板の表側の面に接触するように、ＳＯＩ半導体基板製造装置１を制御する（ステップＳ３８）。
【００６９】
活性層基板９１とその支持基板とは、その接触により接合され、１枚の接合基板に形成される。その接合基板９５は、図２２に示されているように、接合用サポート基板層８６と接着剤層８７と半導体層８２と絶縁体層７６と支持基板層９６とが積層されている。
【００７０】
作業者は、接合基板９５をその所定の第２温度に加熱する。接合基板９５は、このような加熱により、接合用サポート基板層８６が剥離され、ＳＯＩ半導体基板製品に作製される（ステップＳ３９）。
【００７１】
このようなＳＯＩ半導体基板製造方法は、絶縁体層７６が形成された後に半導体層８２を所定の厚さに形成することができ、活性層基板９１とその支持基板とを接合する前に半導体層８２を所定の厚さに形成することができる。このようなＳＯＩ半導体基板製造方法は、既述の実施の形態におけるＳＯＩ半導体基板製造方法と同様にして、活性層基板９１とその支持基板とをより容易に、より高速に接合することができ、ＳＯＩ半導体基板の生産コストを低減することができる。このようなＳＯＩ半導体基板製造方法により作製されたＳＯＩ半導体基板は、既述の実施の形態におけるＳＯＩ半導体基板製造方法により作製されたＳＯＩ半導体基板と同様にして、残留応力・歪みがより低減される。
【符号の説明】
【００７２】
１  ：ＳＯＩ半導体基板製造装置
２  ：接合チャンバー
３  ：ロードロックチャンバー
４  ：真空ポンプ
５  ：ゲートバルブ
６  ：搬送機構
９  ：真空ポンプ
１０：接合装置制御装置
１１：圧接機構
１２：位置合わせ機構
１３：圧接軸
１４：イオンガン
１５：電子源
１６：ステージキャリッジ
１７：カートリッジ
１８：静電チャック
１９：荷重計
２１：ＳＯＩ半導体基板
２２：支持基板層
２３：半導体層
２４：絶縁体層
２５：アモルファス層
２６：活性層基板
２７：半導体層
２８：絶縁体層
２９：絶縁体層表面
３１：接合基板
３２：支持基板層
３３：アモルファス層
３４：表面
３５：活性層基板
３６：半導体層
３７：絶縁体層
３８：水素イオン
３９：脆化層
４０：絶縁体層表面
４１：接合基板
４２：支持基板層
４３：アモルファス層
４５：基板部分
４６：剥離部分
４７：半導体層
４８：表面
５１：研削前基板
５２：接合用サポート基板層
５３：半導体層
５４：接着剤層
５５：表面
５６：研削後基板
５７：半導体層
５８：表面
６１：活性層基板
６２：絶縁体層
６３：半導体層
６４：絶縁体層表面
６５：接合基板
６６：支持基板層
６７：アモルファス層
７１：研削前基板
７２：研削用サポート基板層
７３：絶縁体層形成基板層
７４：接着剤層
７５：半導体層
７６：絶縁体層
７７：表面
８１：研削後基板
８２：半導体層
８３：表面
８５：剥離前基板
８６：接合用サポート基板層
８７：接着剤層
９１：活性層基板
９２：絶縁体層表面
９５：接合基板
９６：支持基板層
９７：アモルファス層
【図１】
0005535610.tif 000002
【図２】
0005535610.tif 000003
【図３】
0005535610.tif 000004
【図４】
0005535610.tif 000005
【図５】
0005535610.tif 000006
【図６】
0005535610.tif 000007
【図７】
0005535610.tif 000008
【図８】
0005535610.tif 000009
【図９】
0005535610.tif 000010
【図１０】
0005535610.tif 000011
【図１１】
0005535610.tif 000012
【図１２】
0005535610.tif 000013
【図１３】
0005535610.tif 000014
【図１４】
0005535610.tif 000015
【図１５】
0005535610.tif 000016
【図１６】
0005535610.tif 000017
【図１７】
0005535610.tif 000018
【図１８】
0005535610.tif 000019
【図１９】
0005535610.tif 000020
【図２０】
0005535610.tif 000021
【図２１】
0005535610.tif 000022
【図２２】
0005535610.tif 000023