(57)【特許請求の範囲】
【請求項１】
同一基板上に配列された画素群と、
前記画素群を構成する各々の画素に設けられたマイクロレンズとを備え、
前記各々の画素には、２つの受光部が配列されており、
前記各々の画素のマイクロレンズには、入射光に対して正の屈折力を有したメインレンズ面と、入射光に対して前記屈折力より弱い屈折力を有したサブレンズ面とが形成されており、
前記各々の画素のメインレンズ面は、その画素の２つの受光部のうち一方のみへ入射光を導光するものであり、
前記各々の画素のサブレンズ面は、その画素の２つの受光部のうち少なくとも他方へ入射光を導光するものであり、
前記各々の画素のメインレンズ面は、その画素のマイクロレンズの周辺部に位置し、
前記各々の画素のサブレンズ面は、その画素のマイクロレンズの中央部に位置する
ことを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
前記各々の画素のメインレンズ面は、その画素の２つの受光部のうち一方のみへ入射光を導光するものであり、
前記各々の画素のサブレンズ面は、その画素の２つの受光部の双方へ入射光を導光するものである
ことを特徴とする固体撮像素子。
【請求項３】
請求項１又は請求項２に記載の固体撮像素子において、
前記各々の画素のメインレンズ面の屈折力は、正であり、
前記各々の画素のサブレンズ面の屈折力は、前記画素のメインレンズ面の屈折力よりも弱い正である
ことを特徴とする固体撮像素子。
【請求項４】
請求項１又は請求項２に記載の固体撮像素子において、
前記各々の画素のメインレンズ面の屈折力は、正であり、
前記各々の画素のサブレンズ面の屈折力は、ゼロである
ことを特徴とする固体撮像素子。
【請求項５】
請求項１又は請求項２に記載の固体撮像素子において、
前記各々の画素のメインレンズ面の屈折力は、正であり、
前記各々の画素のサブレンズ面の屈折力は、負である
ことを特徴とする固体撮像素子。
【請求項６】
請求項１〜請求項５の何れか一項に記載の固体撮像素子において、
前記固体撮像素子の撮像面の中央から離れた画素ほど、前記マイクロレンズの形成位置が前記中央の側にずれている
ことを特徴とする固体撮像素子。
【請求項７】
請求項１〜請求項６の何れか一項に記載の固体撮像素子において、
前記固体撮像素子の撮像面の中央から離れた画素ほど、前記マイクロレンズにおける前記サブレンズ面の形成位置が前記中央の側にずれている
ことを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関する。
【背景技術】
【０００２】
従来、ダイナミックレンジの拡大などを目的として、個々の画素に高感度受光部と低感度受光部とを設けた固体撮像素子が提案されている（特許文献１等を参照）。
【０００３】
特に、特許文献１に記載の固体撮像素子は、画素へ入射する光の利用効率を高めるため、その画素上にオンチップマイクロレンズを設けており、更に、オンチップマイクロレンズで集光された光の一定量を高感度受光部へ導光するため、そのオンチップマイクロレンズと高感度受光部との間にインナーレンズを設けている（特許文献２の図１を参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４２３６１６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら固体撮像素子は通常、半導体プロセスで製造されるので、その構造が複雑化すると製造コストが著しく増大する。
【０００６】
そこで本発明は、構造を複雑化することなく、入射光を有効利用するのに適した構成の固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明を例示する固体撮像素子は、同一基板上に配列された画素群と、前記画素群を構成する各々の画素に設けられたマイクロレンズとを備え、前記各々の画素には、少なくとも２つの受光部が配列されており、前記各々の画素のマイクロレンズには、入射光に対して正の屈折力を有したメインレンズ面と、入射光に対して前記屈折力より弱い屈折力を有したサブレンズ面とが形成されており、前記各々の画素のメインレンズ面は、その画素の２つの受光部のうち一方のみへ入射光を導光するものであり、前記各々の画素のサブレンズ面は、その画素の２つの受光部のうち少なくとも他方へ入射光を導光するものであり、前記各々の画素のメインレンズ面は、その画素のマイクロレンズの周辺部に位置し、前記各々の画素のサブレンズ面は、その画素のマイクロレンズの中央部に位置する。
【発明の効果】
【０００８】
本発明によれば、構造を複雑化することなく、入射光を有効利用するのに適した構成の固体撮像素子が実現する。
【図面の簡単な説明】
【０００９】
【図１】固体撮像素子の概略構成を示す回路図。
【図２】複数の画素２０の各々の回路図。
【図３】撮像領域３１の中央に配置された画素２０を光入射側から見たときの概略平面図。
【図４】画素２０を図３のＡ−Ａ’線で切断してできる概略断面図。
【図５】画素２０を図３のＢ−Ｂ’線で切断してできる概略断面図（連結／分離トランジスタ５５がオフのとき）。
【図６】画素２０を図３のＢ−Ｂ’線で切断してできる概略断面図（連結／分離トランジスタ５５がオンのとき）。
【図７】画素２０の機能を説明する図（メインレンズ６５Ｍについて）。
【図８】画素２０の機能を説明する図（サブレンズ６５Ｓについて）。
【図９】クロストーク防止措置の施された画素２０の機能を説明する図（メインレンズ６５Ｍについて）。
【図１０】クロストーク防止措置の施された画素２０の機能を説明する図（サブレンズ６５Ｓについて）。
【図１１】撮像領域３１の周辺部に配置された画素２０の構造を説明する図。
【図１２】周辺部の画素２０の機能を説明する図（メインレンズ６５Ｍについて）。
【図１３】周辺部の画素２０の機能を説明する図（サブレンズ６５Ｓについて）。
【図１４】サブレンズ面６５Ｓの屈折力をゼロにした場合の画素２０の機能を説明する図（メインレンズ６５Ｍについて）。
【図１５】サブレンズ面６５Ｓの屈折力をゼロにした場合の画素２０の機能を説明する図（サブレンズ６５Ｓについて）。
【図１６】周辺部の画素２０の機能を説明する図（サブレンズ６５Ｓの屈折力がゼロである場合）。
【発明を実施するための形態】
【００１０】
［実施形態］
以下、本発明の実施形態として固体撮像素子を説明する。
【００１１】
先ず、固体撮像素子の全体構成を説明する。
【００１２】
図１は、固体撮像素子の全体の回路図である。図１に示すとおり固体撮像素子３は、複数の画素２０をマトリクス状に配置した撮像領域３１と、それら複数の画素２０の各々から信号を出力するための周辺回路とを有する。なお、図１では、撮像領域３１に配置された画素２０の個数を４×４＝１６としたが、実際の個数はそれよりもはるかに多い。
【００１３】
固体撮像素子３の周辺回路には、垂直走査回路２１と、水平走査回路２２と、垂直走査回路２１に接続される駆動信号線２３と、水平走査回路２２に接続される駆動信号線２４と、複数の画素２０から信号を受け取る垂直信号線２５と、垂直信号線２５に接続される定電流源２６及び相関二重サンプリング回路（ＣＤＳ回路）２７と、ＣＤＳ回路２７から出力される信号を受け取る水平信号線２８と、出力アンプ２９とが備えられる。
【００１４】
垂直走査回路２１が駆動信号を出力すると、複数の画素２０の各々は、駆動信号線２３を介してその駆動信号を受け取って駆動され、画素２０で生成された信号を垂直信号線２５へ出力する。なお、垂直走査回路２１からは複数種類の駆動信号が出力されるので、駆動信号線２３も駆動信号の種類数と同数だけ用意される。
【００１５】
複数の画素２０の各々から出力された信号は、ＣＤＳ回路２７にてノイズ除去が施される。ノイズ除去後の信号は、水平走査回路２２からの駆動信号に応じて、水平信号線２８及び出力アンプ２９を介して外部へ出力される。
【００１６】
図２は、複数の画素２０の各々の回路図である。図２に示すとおり画素２０には２つの埋め込みフォトダイオード４１、４２と、埋め込みフォトダイオード４１から転送される電荷を蓄積する第１の電荷格納部４３と、埋め込みフォトダイオード４２から転送される電荷を蓄積する第２の電荷格納部４４と、埋め込みフォトダイオード４１から第１の電荷格納部４３へ電荷を転送する第１の転送トランジスタ４５と、埋め込みフォトダイオード４２から第２の電荷格納部４４へ電荷を転送する第２の転送トランジスタ４６と、フローティング拡散領域（ＦＤ）４７と、第１の電荷格納部４３からＦＤ４７へ電荷を転送する第３転送トランジスタ４８と、第２の電荷格納部４４からＦＤ４７へ電荷を転送する第４の転送トランジスタ４９と、ＦＤ４７の電荷量に応じた信号を出力する増幅トランジスタ５０と、ＦＤ４７の電荷を排出するＦＤリセットトランジスタ５１と、増幅トランジスタ５０の信号を画素２０の外部へ出力する選択トランジスタ５２と、埋め込みフォトダイオード４１から電荷（埋め込みフォトダイオード４１で生成された不要電荷）を排出させる第１のＰＤリセットトランジスタ５３と、埋め込みフォトダイオード４２から電荷（埋め込みフォトダイオード４２で生成された不要電荷）を排出させる第２のＰＤリセットトランジスタ５４とが備えられる。また、画素２０には、２つの埋め込みフォトダイオード４１、４２の間の電気的な連結及び分離を行う連結／分離トランジスタ５５も備えられる。
【００１７】
第１転送トランジスタ４５、第２転送トランジスタ４６、第３転送トランジスタ４８、第４転送トランジスタ４９、増幅トランジスタ５０、ＦＤリセットトランジスタ５１、選択トランジスタ５２、第１のＰＤトランジスタ５３、第２のＰＤリセットトランジスタ５４、連結／分離トランジスタ５５の各々は、ＭＯＳトランジスタにて構成される。
【００１８】
なお、ここでは、これらのトランジスタ（増幅トランジスタ５０を除く。）の特性を、そのゲート電極がハイであればオンし、ローであればオフする特性（ＮチャネルＭＯＳトランジスタ）と仮定する。
【００１９】
連結／分離トランジスタ５５のゲート電極は、同一ラインの複数の画素２０の間で共通であり、図１の垂直走査回路２１から駆動信号線２３を介して駆動信号φＰＤＢが供給される。
【００２０】
φＰＤＢがハイであれば、連結／分離トランジスタ５５がオンし、画素２０の２つの埋め込みフォトダイオード４１、４２の間が電気的に連結される。その結果、２つの埋め込みフォトダイオード４１、４２の全体は、１つの光電変換部として機能する。
【００２１】
一方、φＰＤＢがローであれば、連結／分離トランジスタ５５がオフし、画素２０の２つの埋め込みフォトダイオード４１、４２の間が電気的に分離される。その結果、２つの埋め込みフォトダイオード４１、４２の各々は、個別の光電変換部として機能する。
【００２２】
埋め込みフォトダイオード４１で生成された電荷は、ＦＤ４７へ転送される前に、第１の電荷格納部４３へ蓄積され、埋め込みフォトダイオード４２で生成された電荷は、ＦＤ４７へ転送される前に、第２の電荷格納部４４へ蓄積される。
【００２３】
第１の転送トランジスタ４５は、埋め込みフォトダイオード４１から電荷を第１の電荷格納部４３に転送し、第２の転送トランジスタ４６は、埋め込みフォトダイオード４２から電荷を第２の電荷格納部４４に転送する。
【００２４】
第１の転送トランジスタ４５のゲート電極と、第２転送トランジスタ４６のゲート電極とは共通であり、更にそれらのゲート電極は、同一ラインの複数の画素２０の間でも共通である。それらのゲート電極には、図１の垂直走査回路２１から駆動信号線２３を介して共通の駆動信号φＴＧＡが供給される。第１の転送トランジスタ４５及び第２の転送トランジスタ４６は、この駆動信号φＴＧＡに従って所定のタイミングで同時にオンとされ、２つの埋め込みフォトダイオード４１、４２の電荷を同一のタイミングで電荷格納部４３、４４へ転送する。
【００２５】
これに対して、第３の転送トランジスタ４８のゲート電極と、第４の転送トランジスタ４９のゲート電極とには、個別の駆動信号が供給される。すなわち、第３の転送トランジスタ４８のゲート電極には、図１の垂直走査回路２１から、駆動信号線２３の或る信号線を介して駆動信号φＴＧＢが供給され、第４の転送トランジスタ４９のゲート電極には、図１の垂直走査回路２１から、駆動信号線２３の別の信号線を介して別の駆動信号φＴＧＣが供給される。なお、第３の転送トランジスタ４８のゲート電極は、同一ラインの複数の画素２０の間で共通であり、第４の転送トランジスタ４９のゲート電極は、同一ラインの複数の画素２０の間で共通である。
【００２６】
第３の転送トランジスタ４８及び第４の転送トランジスタ４９は、駆動信号φＴＧＢ、及び駆動信号φＴＧＣに従って所定のタイミングで個別にオンとされ、第１の電荷格納部４３及び第２の電荷格納部４４の電荷を個別のタイミング又は同一のタイミングでＦＤ４７へ転送する。
【００２７】
選択トランジスタ５２のゲート電極は、同一ラインの複数の画素２０の間で共通であり、図１の垂直走査回路２１から駆動信号線２３を介して駆動信号φＳが供給される。ＦＤリセットトランジスタ５１のゲート電極は、同一ラインの複数の画素２０の間で共通であり、垂直走査回路２１から駆動信号線２３を介して駆動信号φＦＤＲが供給される。
【００２８】
また、第１のＰＤリセットトランジスタ５３のゲート電極と、第２のＰＤリセットトランジスタ５４のゲート電極とは、共通であり、更にそれらのゲート電極は、同一ラインの複数の画素２０の間でも共通である。それらのゲート電極には、垂直走査回路２１から駆動信号線２３を介して共通の駆動信号φＰＤＲが供給される。
【００２９】
なお、図２では、埋め込みフォトダイオード４１の一方の端子と、埋め込みフォトダイオード４２の一方の端子と、電荷格納部４３の一方の端子と、電荷格納部４４の一方の端子と、ＦＤ４７の一方の端子とを便宜的に接地したが、実際は、後述するＰ型ウエル６１と同じ電位に設定される。
【００３０】
次に、複数の画素２０を代表して、撮像領域３１の中央に配置された１つの画素２０の構造を詳しく説明する。
【００３１】
図３は、撮像領域３１の中央に配置された画素２０を光入射側から見たときの概略平面図である。但し、図３では代表的な要素のみを表し、駆動信号線などの図示を省略した。
【００３２】
図３に示すとおりこの画素２０の中央には、埋め込みフォトダイオード４１が形成されており、埋め込みフォトダイオード４１の一方の側（図の下側）には、一定の間隙を置いて埋め込みフォトダイオード４２が形成されている。
【００３３】
埋め込みフォトダイオード４１の別の側（図の右側）には、一定の間隙を置いて第１の電荷格納部４３が形成されており、埋め込みフォトダイオード４２の同じ側（図の右側）には、一定の間隔を置いて第２の電荷格納部４４が形成されている。
【００３４】
このうち、一方の埋め込みフォトダイオード４１の開口は、他方の埋め込みフォトダイオード４２の開口よりも広い。その埋め込みフォトダイオード４１は、画素２０に対する入射光強度を高感度に検出する高感度受光部として使用され、他方の埋め込みフォトダイオード４２は、画素２０に対する入射光強度を低感度に検出する低感度受光部として使用される。以下、埋め込みフォトダイオード４１を「高感度埋め込みフォトダイオード４１」と称し、埋め込みフォトダイオード４２を「低感度埋め込みフォトダイオード４２」と称す。
【００３５】
また、画素２０の光入射側には、オンチップマイクロレンズ６５が設けられており、オンチップマイクロレンズ６５の中心は、高感度埋め込みフォトダイオード４１の中心に位置している。
【００３６】
図４は、画素２０を図３のＡ−Ａ’線で切断してできる概略断面図であり、図５は、画素２０を図３のＢ−Ｂ’線で切断してできる概略断面図である。なお、図４、図５では、駆動信号線の図示を省略した。
【００３７】
図４、図５に示すとおり画素２０の形成先は、Ｎ型のシリコン基板６１である。シリコン基板６１には、Ｐ型ウエル６２が設けられており、図５に示すとおり、Ｐ型ウエル６２の互いに異なる２つの領域の各々にＮ型の電荷蓄積層６３が形成され、それらの電荷蓄積層６３の表面にＰ型の空乏化防止層６４が付加されている。このうち一方の電荷蓄積層６３が高感度埋め込みフォトダイオード４１を構成し、他方の電荷蓄積層６３が低感度埋め込みフォトダイオード４２を構成する。
【００３８】
図５に示すとおり、高感度埋め込みフォトダイオード４１と低感度埋め込みフォトダイオード４２との間隙上には、薄いシリコン酸化膜６６を介してゲート電極６７が形成されている。このゲート電極６７は、高感度埋め込みフォトダイオード４１の電荷蓄積層６３及び低感度埋め込みフォトダイオード４２の電荷蓄積層６３をソース／ドレインとするＭＯＳトランジスタ（連結／分離トランジスタ５５）のゲートを構成する。
【００３９】
このゲート電極６７に供給される駆動信号φＰＤＢがローであれば、連結／分離トランジスタ５５のチャネル領域に反転層ができないため、連結／分離トランジスタ５５はオフする。一方、ゲート電極６７に供給される駆動信号φＰＤＢがハイであれば、連結／分離トランジスタ５５のチャネル領域に反転層６９ができるので、連結／分離トランジスタ５５がオンする。
【００４０】
なお、ゲート電極６７は、ＩＴＯ膜など、可視波長域に対して透光性を有する材料で構成されているので、画像２０に入射した光は、ゲート電極６７で遮られることなく、高感度埋め込みフォトダイオード４１、４２の間隙にも到達する。
【００４１】
したがって、連結／分離トランジスタ５５がオフしていれば、図５に示すとおり高感度埋め込みフォトダイオード４１、４２の間隙に反転層６９が現れず、高感度埋め込みフォトダイオード４１、４２が個別の光電変換部として機能するが、連結／分離トランジスタ５５がオンしていれば、図６に示すとおり高感度埋め込みフォトダイオード４１、４２の間隙に反転層６９が現れ、高感度埋め込みフォトダイオード４１、４２の全体が１つの光電変換部として機能する。
【００４２】
そして、連結／分離トランジスタ５５がオフされているときには、高感度埋め込みフォトダイオード４１、４２の信号は個別に読み出され、連結／分離トランジスタ５５がオンされているときには、高感度埋め込みフォトダイオード４１、４２の信号は一緒に（加算して）読み出される。
【００４３】
また、図４に示すとおり、高感度埋め込みフォトダイオード４１と第１の電荷格納部４３との間隙上には、薄いシリコン酸化膜６６を介してゲート電極７１が形成されている。また、図４には現れていないが、同様に、低感度埋め込みフォトダイオード４２と第２の電荷格納部４４との間隙上にも、薄いシリコン酸化膜６６を介してゲート電極７１が形成されている。
【００４４】
このゲート電極７１は、高感度埋め込みフォトダイオード４１の電荷蓄積層６３及び第１の電荷格納部４３をソース又はドレインとするＭＯＳトランジスタ（第１の転送トランジスタ４５）のゲートを構成する。また、図４には現れていないが、同様に、このゲート電極７１は、低感度埋め込みフォトダイオード４２の電荷蓄積層６３及び第２の電荷格納部４４をソース又はドレインとするＭＯＳトランジスタ（図２における第２の転送トランジスタ４６）のゲートを構成する。
【００４５】
このように、第１の転送トランジスタ４５のゲート及び第２の転送トランジスタ４６のゲートは、共通のゲート電極７１なので、第１の転送トランジスタ４５及び第２の転送トランジスタ４６は、このゲート電極７１に供給される駆動信号φＴＧＡに従って同時にオン、オフされる。よって、高感度埋め込みフォトダイオード４１の電荷が電荷格納部４３へ格納されるタイミングと、低感度埋め込みフォトダイオード４２の電荷が電荷格納部４４へ格納されるタイミングとは一致する。
【００４６】
また、図４に示すとおり、第１の転送トランジスタ４５のゲート電極７１は、第１の電荷格納部４３のＮ型層７３の上部に覆いかぶさるように配置されている。これによってＭＯＳキャパシタが構成される。また、図４には現れていないが、同様に、第２の転送トランジスタ４６のゲート電極７１は、第２の電荷格納部４４のＮ型層の上部に覆いかぶさるように配置されている。これによってＭＯＳキャパシタが構成される。
【００４７】
また、図４に示すとおり、第１の電荷格納部４３と、ＦＤ４７のＮ型拡散層７５との間隙上には、薄いシリコン酸化膜６６を介してゲート電極７８が形成されている。このゲート電極７８は、第１の電荷格納部４３のＮ型層７３及びＦＤ４７のＮ型拡散領域７５をソース／ドレインとするＭＯＳトランジスタ（第３の転送トランジスタ４８）のゲートを構成する。また、図４には現れていないが、同様に、第２の電荷格納部４４と、ＦＤ４７のＮ型拡散層７５との間隙上には、薄いシリコン酸化膜６６を介して、別のゲート電極が形成されている。この別のゲート電極は、第２の電荷格納部４４のＮ型層及びＦＤ４７のＮ型拡散層７５をソース又はドレインとするＭＯＳトランジスタ（図２における第４の転送トランジスタ４９）のゲートを構成する。
【００４８】
このように、第３の転送トランジスタ４８のゲート及び第４の転送トランジスタ４９のゲートは個別のゲート電極なので、第３の転送トランジスタ４８及び第４の転送トランジスタ４９は、これらのゲート電極へ個別に供給される駆動信号φＴＧＢ、φＴＧＣに個別に従って個別にオン、オフされる。よって、第１の電荷格納部４３の電荷がＦＤ４７へ転送されるタイミングと、第２の電荷格納部４４の電荷がＦＤ４７へ転送されるタイミングとは、個別の設定が可能である。
【００４９】
また、図４に示すとおり、高感度埋め込みフォトダイオード４１の側らにはＮ型層８７が形成されており、高感度埋め込みフォトダイオード４１とＮ型層８７との間隙上には、薄いシリコン酸化膜６６を介してゲート電極８８が形成されている。このゲート電極８８は、高感度埋め込みフォトダイオード４１の電荷蓄積層６３及びＮ型層８７をソース／ドレインとするＭＯＳトランジスタ（第１のＰＤリセットトランジスタ５３）のゲートを構成する。また、図４には現れていないが、同様に、低感度埋め込みフォトダイオード４２の側らにはＮ型層が形成されており、低感度埋め込みフォトダイオード４２とそのＮ型層との間隙上には、薄いシリコン酸化膜６６を介して別のゲート電極が形成されている。このゲート電極は、低感度埋め込みフォトダイオード４２の電荷蓄積層６３及びＮ型層をソース／ドレインするＭＯＳトランジスタ（図２における第２のＰＤリセットトランジスタ５４）のゲートを構成する。
【００５０】
また、第１のＰＤリセットトランジスタ５３のゲート電極８８と、第２のＰＤリセットトランジスタ５４のゲート電極とは、配線によって互いに接続されており、共通の駆動信号φＰＤＲが供給される。なお、両者のゲート電極は、配線で接続される代わりに、予め共通化されていてもよい。
【００５１】
第１のＰＤリセットトランジスタ５３には、高感度埋め込みフォトダイオード４１で生成された不要電荷を排出させる働きがあり、第２のＰＤリセットトランジスタ５４には、低感度埋め込みフォトダイオード４２で生成された不要電荷を排出させる働きがある。
【００５２】
また、以上の高感度埋め込みフォトダイオード４１、４２、各Ｎ型層の周囲には、図４〜図６に示すとおり厚いシリコン酸化膜７０が形成されており、それら要素の間は分離されている。
【００５３】
また、以上の各要素の上部（光入射側）には、図４〜図６に示すとおり平坦化膜７９が形成されており、その平坦化膜７９の表面にカラーフィルタ層８０が形成され、カラーフィルタ層８０の表面に平坦化膜８１が形成され、その平坦化膜８１の表面に、画素２０の幅と同じほぼサイズの径を有したオンチップマイクロレンズ６５が形成されている。
【００５４】
オンチップマイクロレンズ６５は、光入射側に対して凸となった球面の平凸レンズ（正の屈折力を有する正レンズ）であるが、その平凸レンズの頂点近傍には凹部が形成されており、この凹部の壁面は球面状をしている。つまり、オンチップマイクロレンズ６５の表面の周辺部は、正の屈折力を有したメインレンズ面６５Ｍとなっており、オンチップマイクロレンズ６５の表面の中央部は、負の屈折力を有したサブレンズ面６５Ｓとなっている。
【００５５】
なお、このような表面形状のオンチップマイクロレンズ６５は、凹部（すなわちサブレンズ面６５Ｓ）を有しない従来のオンチップマイクロレンズと同様の半導体プロセスによって形成することが可能である。この半導体プロセスは、例えば、オンチップマイクロレンズ６５の基体となる窒化シリコン膜上にホトレジストを形成し、オンチップマイクロレンズ６５の表面形状に対応した照度分布でそのホトレジストを露光してから現像し、現像後に残存したホトレジストをエッチングマスクとして、その窒化シリコン膜をエッチングする半導体プロセスである。その露光及びエッチングの手法には、公知の何れかの手法を適用することができる。
【００５６】
図７、図８は、画素２０の機能を説明する図である。
【００５７】
先ず、図７に示すとおり、メインレンズ面６５Ｍの曲率中心ＣＭは、高感度埋め込みフォトダイオード４１の開口中心の近傍（すなわち画素２０の中心の近傍）に位置している。よって、固体撮像素子３の使用時にメインレンズ面６５Ｍへ入射する結像光束の全部は、高感度埋め込みフォトダイオード４１へ入射する。
【００５８】
なお、ここでいう「結像光束」は、固体撮像素子３に適用される標準的な撮影レンズの結像光束のことを指しており、撮像領域３１の中央の画素２０へ入射する結像光束は、その主光線が基板法線と平行な結像光束である。
【００５９】
また、図８に示すとおり、サブレンズ面６５Ｓの曲率中心ＣＳは、高感度埋め込みフォトダイオード４１の開口中心を通る基板法線上、かつサブレンズ面６５Ｓより上側（光入射側）に位置している。よって、固体撮像素子３の使用時にサブレンズ面６５Ｓへ入射した結像光束は、発散しながら高感度埋め込みフォトダイオード４１の開口及びその周辺へ向かう。
【００６０】
ここで、サブレンズ面６５Ｓの曲率半径の大きさは、サブレンズ面６５Ｓで発散した結像光束が、２つの埋め込みフォトダイオードの全開口を過不足なくカバーできるような最適値に設定されている。よって、その結像光束のうち高感度埋め込みフォトダイオード４１へ入射する光線を光線Ｌａとおき、低感度埋め込みフォトダイオード４２へ入射する光線を光線Ｌｂとおき、残りの光線をＬｃとおくと、残りの光線Ｌｃは、光電変換されない無駄な光線であるが、サブレンズ面６５Ｓの曲率半径の大きさを最適値に設定しておけば、無駄な光線の光量は最小限に抑えられるはずである。
【００６１】
更に、以上のオンチップマイクロレンズ６５では、光入射側から見たサブレンズ面６５Ｓの面積と、同じ側から見たメインレンズ面６５Ｍの面積との比は、予め決められた比率に設定されている。よって、オンチップマイクロレンズ６５に入射した結像光束は、予め決められた比率で２つの埋め込みフォトダイオードへ振り分けられる。
【００６２】
なお、メインレンズ面６５Ｍの面積に対するサブレンズ面６５Ｓの面積比と、高感度埋め込みフォトダイオード４１の入射光量に対する低感度埋め込みフォトダイオード４２の入射光量比とは等しい訳では無いが、その面積比を大きくすればその入射光量比も大きくなるはずである。
【００６３】
したがって、オンチップマイクロレンズ６５は、１枚のレンズでありながら、画素２０へ入射した結像光束の利用効率を一定以上に維持し、しかも、高感度埋め込みフォトダイオード４１及び低感度埋め込みフォトダイオード４２に対して適当な比率で結像光束を振り分けることができる。
【００６４】
なお、上述した画素２０では、オンチップマイクロレンズ６５の形成先となる平坦化膜８１の屈折率をオンチップマイクロレンズ６５の屈折率よりも高く設定することにより、サブレンズ面６５Ｓを通過した発散光束の隣接画素への漏れ込み（クロストーク）を防止しても良い。図９、図１０は、その防止措置が採られた場合の例を示す図である。
【００６５】
また、上述した画素２０には、クロストークを抑えるための他の手法を採用することもできる。例えば、平坦化膜８１のうち隣接画素との境界部分に溝（エアギャップ）を形成してもよい。
【００６６】
次に、撮像領域３１の周辺部に配置された画素２０の構造を説明する。
【００６７】
図１１は、撮像領域３１の周辺部に配置された画素２０の構造を説明する図である。撮像領域３１の周辺部に配置された画素２０の構造は、基本的に、撮像領域３１の中央部に配置された画素２０の構造と同じであるが、固体撮像素子３のシェーディングを低減するために、周辺部に配置された画素２０では、オンチップマイクロレンズ６５の形成位置が、と、中央部に配置された画素２０のそれとは異なる。また、周辺部に配置された画素２０では、オンチップマイクロレンズ６５上のサブレンズ面６５Ｓの形成位置が、中央部に配置された画素２０のそれとは異なる。
【００６８】
具体的に、撮像領域３１の周辺部に配置された画素２０のオンチップマイクロレンズ６５は、撮像領域３１の中央寄りにずれており、個々の画素２０におけるオンチップマイクロレンズ６５のズレ量は、その画素２０が撮像領域３１の中央から離れるほど大きい。
【００６９】
また、撮像領域３１の周辺部に配置されたオンチップマイクロレンズ６５のサブレンズ６５Ｓは、撮像領域３１の中央寄りにずれており、個々のオンチップマイクロレンズ６５におけるサブレンズ６５Ｓのズレ量は、そのオンチップマイクロレンズ６５が撮像領域３１の中央から離れているほど大きい。
【００７０】
以下、撮像領域３１の周辺部に配置された１つの画素２０を代表して説明する。
【００７１】
図１２、図１３は、図１１の下側に位置する画素２０の機能を説明する図（図１１のＢ−Ｂ’線で切断してできる概略断面図）である。図１２、図１３では、図の左方向を、撮像領域３１の中央の方向とみなせばよい。
【００７２】
この画素２０では、オンチップマイクロレンズ６５へ入射する結像光束の主光線は、左上から右下へ向かって傾斜している。
【００７３】
このような傾斜に対応するべく、図１２に示すとおり、オンチップマイクロレンズ６５の中心線Ｌは、高感度埋め込みフォトダイオード４１の中心線ＬＰより左側にずれている（なお、ここでいう「中心線」は、中心を通る基板法線のことを指す。）。
【００７４】
また、結像光束の傾斜に対応するべく、図１２に示すとおり、サブレンズ６５Ｓの中心線ＬＳは、オンチップマイクロレンズ６５の中心線Ｌよりも更に左側にずれている。
【００７５】
したがって、傾斜した結像光束は、メインレンズ６５Ｍへ入射すると、図１２に示すとおりオンチップマイクロレンズ６５の中心線Ｌよりも右側に向かって集光し、その中心線Ｌより右側に位置する高感度埋め込みフォトダイオード４１へ確実に入射する。
【００７６】
また、図１３に示すとおり、中心線Ｌより左側に形成されたサブレンズ面６５Ｓは、傾斜した結像光束を正対した姿勢（又は正対に近い姿勢）で受けるので、その結像光束を効率的に導光することができる（なお、サブレンズ６５Ｓの中心線ＬＳがオンチップマイクロレンズ６５の中心線Ｌと一致していた場合には、傾斜した結像光束を斜めの姿勢で受けることになるので、その結像光束を効率的に導光できない虞がある。）。
【００７７】
以上の構成によれば、撮像領域３１の周辺部に配置された画素２０の高感度埋め込みフォトダイオード４１に対する光の入射効率と、低感度埋め込みフォトダイオード４２に対する光の入射効率とをそれぞれ高く維持できる。
【００７８】
したがって、固体撮像素子３は、高感度埋め込みフォトダイオード４１に関するシェーディングと、低感度埋め込みフォトダイオード４２に関するシェーディングとの双方を抑えることができる。
［補足］
なお、上述した画素２０では、２つの埋め込みフォトダイオードの感度に差異を付与するために、２つの埋め込みフォトダイオードの開口サイズと入射光量比との双方に差異を設けたが、入射光量比のみに差異を設けてもよい。
【００７９】
また、上述した画素２０では、サブレンズ面６５Ｓの屈折力を負に設定したが、サブレンズ面６５Ｓの屈折力を、メインレンズ６５Ｍの屈折力より弱い正に設定してもよい。この場合、サブレンズ面６５Ｓは、緩やかなカーブの凸面となる。
【００８０】
或いは、サブレンズ面６５Ｓの屈折力を、ゼロに設定してもよい。この場合、サブレンズ面６５Ｓは、平面となる。図１４、図１５は、サブレンズ面６５Ｓの屈折力をゼロにした場合の例である。この場合、オンチップマイクロレンズ６５の構造は、最もシンプルになる。
【００８１】
この場合も、撮像領域３１の周辺部に位置する画素２０では、オンチップマイクロレンズ６５上のサブレンズ面６５Ｓの形成位置を、撮像領域３１の中央寄りにずらすことが望ましい。また、その場合、撮像領域３１の周辺部に位置する画素２０では、図１６に示すとおり、傾斜した結像光束を正対した姿勢（又は正対に近い姿勢）で受けられるようサブレンズ面６５Ｓを傾斜させる必要がある。
【００８２】
また、上述した画素２０では、サブレンズ面６５Ｓで発散した結像光束の一部の光線Ｌｃ（図８、図１０、図１３、図１５を参照。）が無駄な光線となっていたが、画素２０内のレイアウトに自由度がある場合には、高感度埋め込みフォトダイオード４１を光線Ｌｃの入射位置にまで延在させることで、無駄な光線を軽減又は防止してもよい（但し、その場合は、高感度埋め込みフォトダイオード４１の中央は、画素２０の中央から外れることになる。）。
【００８３】
また、上述した画素２０では、サブレンズ面６５Ｓで発散した結像光束の一部の光線Ｌｃ（図８、図１０、図１３、図１５を参照。）が無駄な光線となっていたが、サブレンズ面６５Ｓの形成位置を、低感度埋め込みフォトダイオード４２の直上側へとずらすことで、無駄な光線を軽減又は防止してもよい。
【００８４】
また、上述した画素２０では、サブレンズ面６５Ｓで発散した結像光束の一部の光線Ｌｃ（図８、図１０、図１３、図１５を参照。）が無駄な光線となっていたが、画素２０内のレイアウトに自由度がある場合には、光線Ｌｃの入射位置に１又は複数の別の埋め込みフォトダイオード（低感度埋め込みフォトダイオード）を形成し、その光線Ｌｃを有効利用してもよい。
【００８５】
また、上述した固体撮像素子３は、マイクロレンズを１層しか有しない固体撮像素子であったが、マイクロレンズを２層有する固体撮像素子にも本発明は適用可能である。例えばアウターレンズとインナーレンズとを有した固体撮像素子において、そのインナーレンズの側へ前述したサブレンズ面を設けることとしてもよい。
【００８６】
また、上述した固体撮像素子３は、ＭＯＳ型の固体撮像素子であったが、本発明はＣＣＤ型など他のタイプの固体撮像素子にも適用することができる。
【符号の説明】
【００８７】
６５…オンチップマイクロレンズ、６５Ｍ…メインレンズ面、６５Ｓ…サブレンズ面、４１…高感度埋め込みフォトダイオード、４２…低感度埋め込みフォトダイオード
【図１】
0005544912.tif 000002
【図２】
0005544912.tif 000003
【図３】
0005544912.tif 000004
【図４】
0005544912.tif 000005
【図５】
0005544912.tif 000006
【図６】
0005544912.tif 000007
【図７】
0005544912.tif 000008
【図８】
0005544912.tif 000009
【図９】
0005544912.tif 000010
【図１０】
0005544912.tif 000011
【図１１】
0005544912.tif 000012
【図１２】
0005544912.tif 000013
【図１３】
0005544912.tif 000014
【図１４】
0005544912.tif 000015
【図１５】
0005544912.tif 000016
【図１６】
0005544912.tif 000017