(57)【特許請求の範囲】
【請求項１】
入力電極と、出力電極と、前記入力電極および前記出力電極の間に電気的に接続された側鎖を有する半導電性ポリマー材料からなるスイッチング可能な部分と、前記入力電極および前記出力電極の間の前記スイッチング可能な部分に電気的に接続されて該スイッチング可能な部分を通過する電流の流れを変化させるバイアスが印加される制御電極と、を有する電流駆動スイッチング部と、
前記スイッチング部とともに集積され、前記スイッチング部からの駆動電流を受け取るために前記スイッチング部の前記出力電極に電気的に接続された第２の回路部と、
を備え、
前記半導電性ポリマー材料が形成される表面は、該表面に対する誘引力を前記側鎖に発現させるための予備処理がなされており、
前記第２の回路部の少なくとも一部が、前記スイッチング部の上方に形成され、
前記スイッチング部は、前記第２の回路部に対して１０ｍＡ／ｃｍ2の電流密度を供給することが可能であり、且つ１０6よりも大きなオン−オフ比を示すことを特徴とする集積回路素子。
【請求項２】
請求項１記載の集積回路素子において、当該集積回路素子が複数の層によって構成されており、前記スイッチング部は第１の層によって構成され、前記第２の回路部は第２の層によって構成されていることを特徴とする集積回路素子。
【請求項３】
請求項２記載の集積回路素子において、前記第１の層と前記第２の層との間に絶縁層を備えることを特徴とする集積回路素子。
【請求項４】
請求項３記載の集積回路素子において、前記スイッチング部と前記第２の回路部とを電気的に接続するために、前記絶縁層を通過する電気的に導電性の相互接続部を備えることを特徴とする集積回路素子。
【請求項５】
請求項１〜４のいずれか１項に記載の集積回路素子において、前記第２の回路部が表示装置部であることを特徴とする集積回路素子。
【請求項６】
請求項５記載の集積回路素子において、前記スイッチング部が表示装置部のアクティブマトリックス制御回路の一部分であることを特徴とする集積回路素子。
【請求項７】
請求項１〜６のいずれか１項に記載の集積回路素子において、前記半導電性ポリマー材料がポリマー鎖間で少なくとも部分的に配列していることを特徴とする集積回路素子。
【請求項８】
請求項１〜７のいずれか１項に記載の集積回路素子において、前記半導電性ポリマー材料が、少なくとも部分的に、分離した側鎖を含むことを特徴とする集積回路素子。
【請求項９】
請求項１〜８のいずれか１項に記載の集積回路素子において、前記半導電性ポリマー材料が自己的に組織化する（self-organize）特性を有する材料であることを特徴とする集積回路素子。
【請求項１０】
請求項９記載の集積回路素子において、前記半導電性ポリマー材料がラメラ構造に自己的に組織化する特性を有する材料であることを特徴とする集積回路素子。
【請求項１１】
請求項１０記載の集積回路素子において、前記半導電性ポリマー材料が、共役部分と非共役部分とが交互に並んだ層からなるラメラ構造に自己的に組織化する特性を有する材料であることを特徴とする集積回路素子。
【請求項１２】
請求項１〜１１のいずれか１項に記載の集積回路素子において、前記半導電性ポリマー材料が共役骨格を有することを特徴とする集積回路素子。
【請求項１３】
請求項１〜１２のいずれか１項に記載の集積回路素子において、前記半導電性ポリマー材料が、隣接するポリマー鎖が配列することを促進する置換基をその骨格中にまたはその骨格のペンダント基に有することを特徴とする集積回路素子。
【請求項１４】
請求項１〜１３のいずれか１項に記載の集積回路素子において、前記半導電性ポリマー材料が疎水性側鎖を有することを特徴とする集積回路素子。
【請求項１５】
請求項１記載の集積回路素子において、前記制御電極が、第１の絶縁層を介して前記スイッチング可能な部分に電気的に接続されるとともに、前記スイッチング部と前記第２の回路部との間に介在する第２の絶縁層をさらに有することを特徴とする集積回路素子。
【請求項１６】
請求項１５記載の集積回路素子において、前記第２の絶縁層が準化学量論的な酸化ケイ素からなることを特徴とする集積回路素子。
【請求項１７】
請求項１５記載の集積回路素子において、前記第２の絶縁層は、前記第２の回路部の活性材を供する孔を形成することを特徴とする集積回路素子。
【請求項１８】
請求項１５記載の集積回路素子において、前記第２の絶縁層が酸素受容体として機能することを特徴とする集積回路素子。
【請求項１９】
請求項１〜１８のいずれか１項に記載された集積回路素子を製造する方法であって、
入力電極および出力電極の間に電気的に接続された半導電性ポリマー材料からなるスイッチング可能な部分と、前記入力電極および前記出力電極の間の前記スイッチング可能な部分に電気的に接続されて該スイッチング可能な部分を通過する電流の流れを変化させるバイアスが印加される制御電極と、前記半導電性ポリマー材料が形成される予備処理された表面と、を有する電流駆動スイッチング部を形成する工程と、
前記スイッチング部とともに集積され、前記スイッチング部からの駆動電流を受け取るために前記スイッチング部の前記出力電極に電気的に接続された第２の回路部を形成する工程と、
を有し、
前記第２の回路部の少なくとも一部を、前記スイッチング部の上方に形成することを特徴とする集積回路素子の製造方法。
【請求項２０】
請求項１５に記載された集積回路素子を製造する方法であって、
入力電極および出力電極の間に電気的に接続された半導電性ポリマー材料からなるスイッチング可能な部分と、前記入力電極および前記出力電極の間の前記スイッチング可能な部分に、第１の絶縁層を介して電気的に接続されて該スイッチング可能な部分を通過する電流の流れを変化させるバイアスが印加される制御電極と、前記半導電性ポリマー材料が形成される予備処理された表面と、を有する電流駆動スイッチング部を形成する工程と、
前記スイッチング部の一部の上方に、第２の絶縁層を成膜する工程と、
前記第２の絶縁層上に、前記スイッチング部からの駆動電流を受け取るために前記スイッチング部の前記出力電極に電気的に接続された第２の回路部を、溶液から成膜する工程と、
を有し、
前記第２の絶縁層は、前記溶液に対し、前記スイッチング部よりも優れた濡れ特性を示すことを特徴とする集積回路素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、半導電性ポリマー材料からなるトランジスタ等のポリマー製素子に関する。
【背景技術】
【０００２】
有機物材料を使用してトランジスタを作製することに関する研究が盛んになされている。ポリマー自体、または最終的なポリマー層を形成するための前駆物質が溶液から成膜されたポリマー半導体を備える絶縁ゲート電界効果トランジスタが作製されている。そのような素子の一般的な構造を図１に示す。半導体ポリマー層１の下部には、２つの互いに離間した金属製電極、すなわち、トランジスタのドレイン電極２およびソース電極３が配置されている。その下部には、Ｓｉ／ＳｉＯ2の層４と金属製ゲート電極５が配置されている。ゲート電極に対してバイアスが印加された際には、ソース電極とドレイン電極との間に流れる電流が著しく増加するので、素子はスイッチとして機能する。このような素子における半導体ポリマーの一例は位置規則性ポリ−ヘキシルチオフェン（Ｐ３ＨＴ）であり、これについては、アプライドフィジックスレター（Appl．Phys．Lett．）１９９６年第６９巻第４１０８頁でバオ（Z．Bao）らにより詳細に説明されている。
【０００３】
この種の素子には、様々な不具合がある（ブラウン（B．R．Brown）ら、サイエンス（Science）１９９５年第２７０巻第９７２頁参照）。まず、電子担体の易動度μが典型的には１０-4〜１０-6ｃｍ2／Ｖｓ（ブルゲス（J．H．Burroughes）ら、ネイチュア（Nature）１９８８年第３３５巻第１３７頁およびブラウン（A．R．Brown）ら、シンセテックメタルズ（Synthetic Metals）１９９７年第８８巻第３７頁参照）と小さく、このためにソース電極からドレイン電極への通過電流が低いことである。溶液から成膜されたポリマーの大部分は構造が不規則であり、したがって、これらの系においては、ポリマー鎖間のバライアブルレンジホッピング（variable-range hopping）によって担体易動度が制限されると考えられる。この低易動度は、トランジスタを一般的な電流供給素子として使用することを妨げてしまう。次に、オン−オフ比、すなわち、作動状態と停止状態での流れる電流の比が乏しいという不具合がある。例えば、１０4よりも小さい。これまでのところ、無機アモルファスシリコントランジスタに匹敵する性能を有するポリマー製トランジスタは得られていない。そのような観点でいえば、ポリマーに代えて分子（またはオリゴマー）有機物材料を使用することが好ましい手法である。分子有機素子は、電気的な性能が向上する傾向を示すものの、製造工程上の重大な欠点がある。まず、分子は一般的に真空昇華により成膜されるが、この際、基板の温度は、典型的には約１００〜２００℃にされる。このため、感熱性基板上にこの種の分子を成膜することができない。次に、分子有機物材料は一般的に堅固ではないため、特に、分子膜が可撓性プラスチック基板上に成膜されているときには、昇華法により形成された高度に結晶質の分子膜中にクラックまたはマイクロクラックが生じることが深刻に懸念される。また、分子素子は次の工程に対して多大な影響を受けやすいという問題がある。例えば、昇華法により形成された分子膜上に次の膜を成膜して多層集積素子とする等、昇華法により形成された分子膜に対して後工程を加えることが試みられているが、ほとんどの場合、埋設されたＦＥＴの大幅な性能の低下を招いている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の第１の側面によれば、入力電極と、出力電極と、前記入力電極および前記出力電極の間に電気的に接続された半導電性ポリマー材料からなるスイッチング可能な部分と、前記入力電極および前記出力電極の間の前記スイッチング可能な部分に電気的に接続されて該スイッチング可能な部分を通過する電流の流れを変化させるバイアスが印加される制御電極と、を有する電流駆動スイッチング部と、前記スイッチング部とともに集積され、前記スイッチング部からの駆動電流を受け取るために前記スイッチング部の前記出力電極に電気的に接続された第２の回路部と、を備えることを特徴とする集積回路素子が提供される。
【０００５】
本発明の第２の側面によれば、半導電性ポリマー材料からなる部分を有する電子的素子の製造方法であって、成膜するポリマーの配列を促進することにより半導電性ポリマーを成膜する工程を有することを特徴とする製造方法が提供される。本発明のこの側面では、電子的素子は、例えば、第１の側面に関連して説明された型のスイッチング素子であることが好ましい。
【０００６】
本発明の第３の側面によれば、入力電極と、出力電極と、前記入力電極および前記出力電極の間に電気的に接続された半導電性ポリマー材料からなるスイッチング可能な部分と、前記入力電極および前記出力電極の間の前記スイッチング可能な部分に電気的に接続されて該スイッチング可能な部分を通過する電流の流れを変化させるバイアスが印加される制御電極と、を有するスイッチング部と、前記スイッチング部とともに集積され、前記スイッチング部の電極に電気的に接続された電光回路部と、を備えることを特徴とする集積回路素子が提供される。
【０００７】
半導電性ポリマーは、例えば、共役ポリマーであってもよい（例えば、ＰＣＴ／ＷＯ９０／１３１４８号公報を参照し、その内容を本明細書の一部とする）。または、非共役セグメントにより連結された短い共役セグメントを含有するポリ−ビニルカルバゾールのような「分子間」半導電性ポリマーであってもよい。
【０００８】
電子的素子の上に直接的または間接的に絶縁層を成膜するようにしてもよい。絶縁層は、素子の性能を本質的に低下させないことが好ましい。（本発明の第１の側面における）第２の回路部もまた形成され、好ましくは、前記電子的素子とともに集積される。
【０００９】
第２の回路部（すなわち、本発明の第３の側面における光電部）は、例えば、電流を電気的または光電的信号に変換することにより（好ましくは大量に）電気的エネルギーを蓄積あるいは消費する部分であるか、または、光学的信号を光電的信号、例えば、電圧や電流に変換する部分であることが好ましい。第２の回路部は、スイッチング部でないことが好ましい。第２の回路部は、発光または光を検出し、および／またはこの第２の回路部自身を通過する光の透過度を変化させることが可能なものであると好適である。例えば、発光素子、光起電力素子、液晶素子のような素子である。素子は、光学的信号を発するまたは検出するものであることが好ましいが、表示装置素子および／または映像表示装置の一部分を形成するものであってもよい。第２の回路部は、動作に大きな駆動電流を必要とするものであることが好ましい。
【００１０】
第２の回路部が発光部である場合、該発光部は１つまたはそれ以上の発光性有機物材料からなることが好ましい。有機物材料はポリマー材料とすることができ、共役ポリマー材料または部分的共役ポリマー材料であることが好ましい。好適な材料には、ポリ−フェニレン−ビニレン（ＰＰＶ）、ポリ（２−メトキシ−５（２’−エチル）ヘキシルオキシフェニレン−ビニレン）（ＭＥＨ−ＰＰＶ）、ＰＰＶの誘導体（例えば、ジ−アルコキシ誘導体やジ−アルキル誘導体）、ポリフルオレンおよび／またはポリフルオレンセグメントを含むコポリマー、ＰＰＶに関するコポリマー（例えば、ＰＣＴ／ＷＯ９０／１３１４８号公報参照）が含まれる。代替的な材料には、トリス（８−ヒドロキシキノリン）アルミニウム（Ａｌｑ３）（米国特許第４，５３９，５０７号を参照し、その内容を本明細書の一部とする）や他の低昇華法分子、従来技術として周知である共役ポリマーエレクトロルミネセンス材料（例えば、グリーンハム（N．C．Greenham）とフレンド（R．H．Friend）、ソリッドステートフィジックス（Solid State Physics）（アカデミックプレス、サンディエゴ（Academic Press，San Diego））１９９５年第４９号第１頁〜第１４９頁参照）等の有機分子発光材料が含まれる。この素子により発せられる光は、可視光線領域（４００−８００ｎｍ）の範囲内であってもよいし、範囲外であってもよい。後者の場合においては、ＬＤＳ−８２１のような材料が使用される（ドダバラプーラ（A．Dodabalapur）ら、アイイージャナールオブセレクテッドトピックスインクォンタムエレクトロニクス（IEEE J．Selected Topics in Quantum Electronics）１９９８年第４巻第６７号）。
【００１１】
発光素子は、好ましくは、負の電荷担体（電子）が注入される陰極と、正の電荷担体（正孔）が注入される陽極とを備える。これらの電極間に、発光材料からなる部分（好適には、層）が存在することが好ましい（性能を向上させる他の層があると好適である）。陰極は、もし陰極であれば、３．５ｅＶ未満の仕事関数を有するものであることが好ましく、もし陰極であれば、４．０ｅＶを超える仕事関数を有するものであることが好ましい（The cathode preferably has a work function of less than 3.5eV if a cathode or greater than 4.0eV if a cathode.）。陰極の好適な構成材料は、金属あるいは合金である。陰極材料の好適な例には、Ｓｍ、Ｙｂ、Ｔｂ、Ｃａ、Ｂａ、Ｌｉまたはそのような元素の合金および／またはＡｌのような他の金属との合金が含まれる。陽極は、４．０ｅＶを超える仕事関数を有するものであることが好ましく、４．５ｅＶを超える仕事関数を有するものであることがさらに好ましい。好適な材料には、導電性酸化物（ＩＴＯや酸化スズのような）および金が含まれる。好ましくは、一方の電極は、素子から光が漏れ出て発生することを可能とするために光透過性である。１つの好ましい配置は、スイッチング部の出力電極が発光部の一方の電極（陽極または陰極）を兼ねることである。
【００１２】
前記集積回路素子は、複数の層により構成されていることが好適である。前記スイッチング部は第１の層によって構成され、前記第２の回路部は第２の層によって構成されていることが好ましい。すなわち、２つの部分は、同一平面上にはない。第１の層と第２の層との間には絶縁層が存在することが好ましく、前記スイッチング部と前記第２の回路部とを電気的に接続するために、前記絶縁層を通過する電気的に導電性の相互接続部を備えるようにしてもよい。ここでいう「第１の層」および「第２の層」は、成膜された順序を意味するものではない。どちらが先に成膜されてもよい。
【００１３】
直接的または間接的に形成された絶縁層が、半導電性ポリマーの上に存在することが好ましい。絶縁層は、電気伝導度が低いものであってもよい。絶縁層は、ＳｉＯxやＭｇＦのような無機誘電体であってもよく、または、ＰＭＭＡ、ポリイミド、ポリビニルフェノール（ＰＶＰ）のような有機誘電体であってもよい。絶縁層は、真空成膜法によって成膜するようにしてもよく、溶液から成膜するようにしてもよい。異なる機能を有する複数の異なった材料を複合化または層構造化するようにしてもよい。絶縁層は、半導電性ポリマーからの残留不純物を誘引することが可能な材料から構成されていてもよい。絶縁層は、好ましくは、第２の回路部の次に成膜される層を半導電性ポリマーから分け隔てる。これは、孔を経由するような、絶縁層を通過する電気的な相互接続部にとって、電気的な導電材料を含むことが好ましいことを意味する。絶縁層は、半導電性ポリマーを少なくとも部分的に囲繞するように機能してもよい。絶縁層は、半導電性ポリマーに接触していることが好ましく、入力電極と出力電極との間に位置していることがさらに好ましい。絶縁層は、半導電性ポリマーからの酸素のような残留不純物を誘引する特性を有することが好ましい。酸素は、大部分の半導電性ポリマーにとって意図的にドープされたものではない不純物として作用し、スイッチング部のオン／オフ比を低減させる。絶縁層の１つの実施可能な例は酸化ケイ素であり、特には、準化学両論的な酸化ケイ素（ＳｉＯx、ｘ＜２）である。
【００１４】
絶縁層が設けられる場合、この絶縁層は１つ以上のさらなる利点を有する。絶縁層は、素子の隣接する導電性域（例えば、電極）に対して異なる濡れ特性を与え、これは、次の層の成膜を所望の位置に導くことに利用される。絶縁層の表面の濡れ特性は、次に成膜されるポリマー材料（好ましくは溶液から成膜可能なポリマー材料）を引き寄せるようにまたは排斥するように、および／または多層構造を作成可能とするために処理されていてもよい。半導電性ポリマー上の絶縁層および／または電極は、次の層が成膜される際に生じる溶媒の相互溶解性や表面の濡れ適合性の問題を克服するために使用される。絶縁層とその表面特性を適切に選択することにより、半導電性ポリマーおよび／あるいはその下部の層を溶解しないまたは濡らさない溶媒を用いて次の層を成膜することができる。絶縁層は、素子の品質を低下させる不純物を誘引する。絶縁層により、層間剥離やその他の、例えば、その片側に位置する材料との熱膨張係数の差異による機械的損傷が起こることを回避することができる。絶縁層により、その下に位置する構造を平面化することもできる。複合化または多層化構造とすることにより、第１および第２の回路部の界面が、強力な接合力や良好な濡れ特性のような異なったおよび最適化された特性を有するようになる。
【００１５】
スイッチング部は、好ましくは、第２の回路部における制御回路の一部である。すなわち、例えば、光学的なデータ転送素子や、映像表示装置における発光部のアクティブマトリックス制御回路である。
【００１６】
完成品としての素子において、半導電性ポリマー材料は、少なくとも部分的にポリマー鎖間で配列していることが好ましい。配列の好ましい一形態は、ポリマー鎖および／または隣接するポリマー鎖の間で電子的に最も強力な重複の方向（π−π積層方向）が、実質的に入力電極および出力電極の間の方向を含むような平面に概ね存在することである。ポリマーは、共役骨格を有することが好ましい。配列は、ポリマーの少なくとも部分的な相分離を生じるものであってもよい。ポリマーは、好ましくは、適切な溶媒に溶解された際に自己的に組織化する特性を有する材料である。ポリマーは、隣接するポリマー鎖が配列することを促進する置換基をその骨格中にまたはその骨格のペンダント基に有することが好ましい。ポリマーは、疎水性側鎖を有していてもよい。自己的な配列または受動的な配列は、ラメラ構造をとることが好ましく、ある特性の相が交互に配列されていることがさらに好ましい。例えば、共役（部分的なまたは完全な共役）層および（少なくとも本質的に）非共役層、および／または主鎖と側鎖とが交互な配列である。ラメラは、好ましくは、概ね入力電極と出力電極との間の方向をも含む平面にある。
【００１７】
半導電性ポリマーの好ましい一実施形態は、Ｃ3〜Ｃ12の範囲の長さのアルキル側鎖を有するチオフェン群からなる骨格である。ポリ−ヘキシルチオフェンが特に好適である。
【００１８】
素子の他の大部分を有機物材料とすることもできる。１つ以上（最も好ましくは全て）の電極も、ポリアニリンや、ポリスチレンスルホン酸（ＰＳＳ）でドープされたポリ−エチレン−ジオキシチオフェン、ＰＥＤＯＴ（カーター（Cater）ら、アプライドフィジックスレター（Appl．Phys．Lett．）１９９７年第７０巻第２０６７頁）のような適宜の導電性材料であってもよい。素子に含まれる１つ以上（最も好ましくは全て）の絶縁層も、ポリメチルメタアクリレート（ＰＭＭＡ）のような有機物絶縁体であってもよい（ホロウィッツ（G．Horowitz）ら、アドバンストマテリアル（Adv．Mat．）１９９６年第８巻第５２頁参照）。素子全体の構造を有機物製基板上に形成するようにしてもよい。
【００１９】
半導電性ポリマーは、平滑な表面上に成膜することが好ましい。それ故に、入力電極と出力電極は、半導電性ポリマーおよび／またはスイッチング電極と入力電極および出力電極の間に位置する層の形態であるスイッチング部の上に設けることが好ましい。
【００２０】
半導電性ポリマーを成膜する工程は、ポリマーを自己的に組織化させる特性を有する溶媒中にポリマーを溶解すること、および／または、自己的に組織化する特性を有するポリマーが溶解された溶媒を用いてポリマーをコーティングすることを含むことが好ましい。いずれの場合においても、クロロホルムを溶媒とすることができる。ポリマーが、例えば、ポリ−ヘキシルチオフェンであれば、溶媒中のポリマーの濃度は、溶媒１ｍｌに対して６〜２０ｍｇであることが好ましく、１１〜１５ｍｇであることがより好ましく、１３ｍｇ程度であることがさらに好ましい。好適なコーティング方法はスピン−コーティング法であるが、インクジェット印刷法のようなその他の方法を採用するようにしてもよい。
【００２１】
半導電性ポリマーは層であることが好ましい。この場合、層の厚みは２００Å〜１０００Åであることが好ましく、４００Å〜６００Åであることがより好ましく、５００Å程度であることがさらに好ましい。
【００２２】
半導電性ポリマーを成膜する工程は、例えば、窒素やアルゴン等の不活性雰囲気中で行うことが好ましい。
【００２３】
半導電性ポリマーを成膜する工程は、ポリマーが配列することを促進するように基板を調製し、その基板上にポリマーを成膜することを含むことが好ましい。これにより、ポリマー鎖および／または隣接するポリマー鎖の間で電子的に最も強力な重複の方向（π−π積層方向）が、基板の表面と平行になるような好ましい配列が得られる。基板を調製する工程は、該基板の表面をより疎水性にすること、および／または表面から水分を除去すること、および／または表面をシリル化（silylating）試薬により処理することを含む。基板は、そのような処理が施される間、および半導電性ポリマーが成膜される間、不活性雰囲気中に保持されることが好ましい。
【００２４】
本発明による方法は、好ましくは、半導電性ポリマーを備える電子的素子とともに電光的素子を集積する工程を含む。電光的素子は、電子的素子上に直接的または間接的に形成することが好適であり、したがって、２つの素子は、同一の平面上に配置されているというよりもむしろ、積層状態にある。
【００２５】
ポリマー／コポリマー材料を成膜する他の方法には、スピン−コーティング、ブレード−コーティング、メニスカス−コーティング、ディップ−コーティング、自己組織化法、インクジェット印刷法等が含まれる。ポリマー材料は、溶液から成膜することが好ましい。低分子材料の層は、真空昇華法等によって成膜することができる。
【００２６】
素子における他の層は、シャドウ−マスク蒸着、インクジェット印刷法、密着焼き付け法、フォトリソグラフィ法等のような適宜な手法により、後にパターン化される。
【００２７】
一般的には、電子的素子は、好ましくはスイッチング素子であり、さらに好ましくはトランジスタである。
【発明の効果】
【００２８】
本発明によれば、トランジスタ素子をはじめとするスイッチング素子の電気的性能を向上させることができる。
【発明を実施するための最良の形態】
【００２９】
本発明を、添付した図面に参照される例により詳細に説明する。
【００３０】
図２に、集積トランジスタ（参照符号１０で概略的に示される）と発光素子（参照符号１１で概略的に示される）多層構造素子を示す。発光素子においては、発光層として共役ポリマー材料であるＭＥＨ−ＰＰＶが使用されている（ブラウ（D．Braun）とヒーガー（A．J．Heeger）、アプライドフィジックスレター（Appl．Phys．Lett．）１９９１年第５８巻第１９８２頁参照）。発光素子（ＬＥＤ）に電流を供給するスイッチとして機能するトランジスタには、別の共役ポリマーであるＰ３ＨＴが使用されている。トランジスタのソース電極１２とＬＥＤの陰極１３とに電圧が印加され、かつトランジスタのゲート電極１４にバイアスが印加されたときには、ソース電極１２からトランジスタの半導体層１５を通過してドレイン電極１６へと電流が流れる。ドレイン電極１６はＬＥＤの陽極としても機能し、したがって、電流がドレイン電極１６からＬＥＤの発光層１７を通過してＬＥＤの陰極へと流れ、これにより、矢印ｈνで示されるように発光層１７から発光が生じる。半導体層１５とゲート電極１４との間には酸化ケイ素の絶縁層１８およびｎ+型シリコン２０が配置されており、酸化ケイ素の絶縁層１９は、発光層１７からソース電極１２を分け隔てている。このような型の素子は、典型的な易動度が１０-4〜１０-6ｃｍ2／Ｖｓ（ブラウン（A．R．Brown）、シンセテックメタルズ（Synthetic Metals）１９９７年第８８巻第３７頁参照）と低いこと、従来のポリマー製トランジスタが相対的に高電流を要するＬＥＤに比して通過電流が小さいこと、有機分子トランジスタの後工程が困難であることから、これまで実用化されなかった。例えば、高度に結晶質な分子トランジスタは、活性な半導体上に次の層が成膜された際、品質が著しく低下する傾向があることが認められた。これは、マイクロクラックが形成されることによるものであろう。一方、ポリマー製トランジスタは、このような不具合が起こり難いという利点を有する。後にさらに詳細に説明されるように、この素子では、トランジスタが好適な後工程で形成されているので、通過電流が１〜１０ｍＡ／ｃｍ2の範囲にまで達する。このトランジスタの製造方法は、半導電性ポリマーの配列促進に焦点を当てており、その結果、従来技術に係る素子に比して電気的性能が著しく向上する。ポリマー製トランジスタの易動度は０．１ｃｍ2／Ｖｓまで、オン／オフ電流比は１０6〜１０8に達し、これは無機アモルファスシリコントランジスタの性能に匹敵する。
【００３１】
素子を製造するには、まず、高濃度ｎ+型シリコン層２０を備えるウェハを２３００Åの乾式熱酸化ＳｉＯ2ゲート酸化物層（１８）で被覆し、かつ背面にアルミニウムゲート電極１４を形成する。ＳｉＯ2層１８の容量Ｃｉは、１５ｎＦ／ｃｍ2である。
【００３２】
半導体層１５であるＰ３ＨＴは、リエケ（Rieke）の経路により合成される（チェン（T．A．Chen）ら、ジャーナルオブアメリカンケミカルソサイアティ（J．Am．Chem．Soc．）１９９５年第１１７巻第２３３頁参照）。このようなＰ３ＨＴは、アルドリッヒ（Aldrich）社から市販されている。Ｐ３ＨＴの化学構造を図３に示す。ポリマー鎖は、共役チオフェン（２５）骨格（参照符号２６で概略的に示される）と、Ｃ6Ｈ13アルキル側鎖２７とを有する。ポリマーは、チオフェン環の３−位のヘキシル側鎖同士の頭−尾結合ＨＴが９５％以上であり、高度に位置規則的であることが好ましい（位置規則性がそれよりも低いポリマーであってもよい）。
【００３３】
Ｐ３ＨＴは、ＳｉＯ2層上にスピンコートされる。しかしながら、まず、最終的なＰ３ＨＴ層、および、Ｐ３ＨＴ層とＳｉＯ2層との界面の配列を向上する工程が行われる。すなわち、Ｐ３ＨＴの構造を図４および図１０に示される理想的な形態にすることである。ここで、Ｐ３ＨＴ相の側鎖は分離しており、したがって、短い範囲での配列となる。そして、Ｐ３ＨＴの骨格は、Ｐ３ＨＴ層の平面内に位置する。このように、好適な構造は、骨格および隣接する鎖のπ−π積層により形成され、かつ相分離された側鎖の層により分離された２次元共役層のラメラ型である。Ｐ３ＨＴ層の構造は、Ｘ線回折測定により調べることができる。実際には、配列は完全なものにはなり難い。短範囲配列が局在化した部分（領域）および／または、選択的に配向した鎖や他の不規則的な部分が存在するようである。Ｐ３ＨＴ層の全体に亘って配列を拡張させることはできないようである。例えば、一方もしくは両方の主要な界面近傍でその部分的な配列に限られるようである。素子の性能の向上は、このように配列の程度に限界がある場合においても充分に認められる。Ｐ３ＨＴ層全体に亘って完全に配列させることは、必要不可欠なことではない。
【００３４】
配列されたラメラ構造が形成され易くするためには、Ｐ３ＨＴ層１５を成膜する前にＳｉＯ2層１８（図４参照）の表面を予備処理することが有効である。通常、ＳｉＯ2の表面は水酸基で終結されているので、該表面は親水性を呈する。このため、表面に水の薄膜が形成される傾向にある。Ｐ３ＨＴのアルキル側鎖をＳｉＯ2基板の表面に効果的に結合させるために、ヘキサメチルジサラザンまたはアルキル−トリクロロシランのようなシリル化試薬によってＳｉＯ2の表面を処理し、天然の水酸基をアルキル基（特にはメチル基）に置換する。この処理によって、表面の水を除去するとともに基板の表面に疎水性を付与すると、Ｐ３ＨＴのアルキル鎖には、基板に対する著しい誘引力が発現する。
【００３５】
Ｐ３ＨＴ成膜工程自体のパラメータを厳密に選定することもまた、Ｐ３ＨＴ層における配列構造を形成することに有効である。ある溶媒中では、Ｐ３ＨＴは溶液中で凝集する傾向にある。この自己的な組織化特性を助長することにより、最終的なＰ３ＨＴの配列が改善される。Ｐ３ＨＴを高濃度にするとこの自己的な組織化特性がより強まるが、（溶液の粘度が高くなるので）成膜後のＰ３ＨＴ層が厚くなる。Ｐ３ＨＴのバルクを通過する電荷の流れは、完成品としての素子の動作にほとんど寄与しないと思われるので、Ｐ３ＨＴ層が厚くなることは好ましいことではない。Ｐ３ＨＴ層を成膜するのに好ましい工程は、１ｍｌのクロロホルム（ＣＨＣｌ3）に対して１３ｍｇの濃度でＰ３ＨＴを溶解し、この溶液を２０００ｒｐｍの回転速度で回転している基板に対してスピンコートして厚み５００Åの薄膜を得ることである。基板上に溶液を塗布し、しばらく放置した後、例えば、乾燥し始めた後にスピンコートを開始することも有効である。この場合、Ｐ３ＨＴの自己的な組織化がさらに助長されるようである。
【００３６】
ゲート電極に電圧が印加された際、Ｐ３ＨＴ層を通過するソース電極からドレイン電極への電流の流れは、通常、図２に矢印Ａで示したようであると考えられる。図４に示される構造を採用することが有利であろうと推察される理由の１つは、共役骨格に沿った方向、または、チオフェン基の主平面から離間した隣接する鎖間のπ−π輸送が行われる方向でのＰ３ＨＴにおける電気伝導度が最も高くなるからである。（図４に示されるように）このような方向を含む面がソース電極とドレイン電極との間の方向に対して平行または概ね平行となるようにＰ３ＨＴが配列すると、ソース電極とドレイン電極との間の電荷導電度が高くなると予測される。
【００３７】
Ｐ３ＨＴ薄膜を形成した後、シャドウマスクを介して約２〜５Å／ｓの速度で５００〜１０００Å程度のソース電極１２およびドレイン電極１６を高真空下で蒸着する。ソース電極およびドレイン電極は金からなる。勿論、他の材料や他の成膜方法を使用するようにしてもよい。電極は下層を保護する。特に、次なるポリマー膜が成膜される間に下層が溶解することを抑制する。電極は、隣接する層への電荷担体の注入をより均一にすることも支援する。
【００３８】
その後、準化学量論的酸化ケイ素（ＳｉＯx、ここでｘ＜２）の層１９が再びシャドウマスクを介して熱蒸着により成膜される。マスクは、完成品である素子の発光部の位置を定めるドレイン電極１６上の層１９中の孔を定める。ソース／ドレインシャドウマスクとシャドウマスクを機械的に並列させることは、層１９がドレイン電極上の孔の正確な位置づけを支援することに有用である。ＳｉＯxの絶縁層は、導電性Ａｕ電極部分および半導電性ポリマーとは異なる濡れ特性を有する。絶縁層とその濡れ特性は、次なる発光層を続けて溶液から成膜することを可能にする。また、発光層の成膜が所望の位置となるように制御することもできる。
【００３９】
メトキシ−５−（２’−エチル−ヘキシルオキシ）−ｐ−フェニレンビニレン（ＭＥＨ−ＰＰＶ）の層１７をスピンコートにより層１９上に形成した後、厚み２０ｎｍの半透明Ｃａ／Ａｇ陰極１３を蒸着することにより素子が完成する。
【００４０】
実際、素子を製造する際にフォトリソグラフィを用いる必要がないことは、大きな利点である。
【００４１】
窒素やアルゴン等の不活性雰囲気中で製造を行うことが好ましい。空気や水分は、上記したようにＳｉＯ2層１８の表面の品質を低下させる傾向にあり、Ｐ３ＨＴに不純物として取り込まれるようである。このため、使用前はＰ３ＨＴを不活性雰囲気中に保存しておくこと、Ｐ３ＨＴ溶液を不活性雰囲気中で調製すること、スピンコートを不活性雰囲気中で行うことが好ましい。しかしながら、一旦完成された素子においては、Ｐ３ＨＴは、酸化ケイ素層１８、１９間に介装されて囲繞されることによってある程度周囲から保護されるようになることに留意されたい。これは、この素子において大きな利点である。実際、準化学量論的ＳｉＯx層１９は、酸素受容体として機能し、これによりＰ３ＨＴの表面上近傍の不純物を減少させるようである。不純物は、トランジスタがオフ状態にあるときにＰ３ＨＴの表面での電流がソース電極からドレイン電極へ電荷が漏洩することの原因となるので重要である（図２中の矢印Ｂ参照）。不純物が減少することにより、トランジスタのオン−オフ比が向上する。ＳｉＯx層１９の受容効果は、Ｐ３ＨＴ層上に親水層を付与することによっても高められるようである。最終的なバルクＰ３ＨＴ層の不純物濃度は、５×１０15ｃｍ-3程度であろう（この値は容量−電圧測定から概算することができる）。
【００４２】
図５に、本発明の一実施例に係る素子のトランジスタ部分の出力および輸送特性を示す。なお、チャネル長（図２中のＬ）は１５５μｍ、チャネル幅（Ｗ）は１５００μｍ、ソース−ドレイン電圧は−８０Ｖである（これよりもさらに小さい素子を製造することは可能であり、その際には、さらに性能が改善されると予測される）。図５には、トランジスタが、およそ０〜４Ｖにおいて、鋭敏なターンオン特性で１〜１．５Ｖ／デケードの勾配が閾値下で切り替わっていることが示されている。Ｖgが０Ｖ近傍から−６０Ｖ間のオン／オフ比は１０6を超えており、この値は、上記したバオ（Z．Bao）の文献に記載されているよりも１００倍を超えてトランジスタの性能が向上されていることを示す。オフ電流は、酸化物層１８を通過するゲート漏れ電流により制限されるものと考えられる。これらの図は、このトランジスタの性能が一般的なアモルファスシリコン（ａ−Ｓｉ）素子に匹敵することを表している（ウー（C．C．Wu）ら、アイイーエレクトロンデバイスレターズ（IEEE Electron Device Letters）１９９７年第１８巻第６０９頁参照）。飽和領域の輸送特性から、易動度はμFETsat＝０．０５〜０．１ｃｍ2／Ｖｓであると算出される。これもまた従来技術に対して大幅な向上を示している。バルク電気伝導度は減少し、それは１０-8Ｓ／ｃｍよりも小さいと概算される。
【００４３】
図６に、上記トランジスタに連結された発光素子の性能、すなわち、Ｖsd＝−７０ＶにおけるＬＥＤの輝度（三角）と、ＦＥＴによりＬＥＤに供給されたドレイン電流（円）とを、ＦＥＴのゲート電圧の関数として示す。使用された素子のＬＥＤ面積は３００μｍ×４３０μｍであり、Ｌ＝７５μｍ、Ｗ＝１５００μｍである。Ｖg＝−５０ＶでＦＥＴはＬＥＤに略１０ｍＡ／ｃｍ2の電流密度を供給し、その結果、輝度は１〜５ｃｄ／ｍ2程度となる。図６に挿入された図に示されるように、ドレイン電流（Ｉd）とＬＥＤ上に装荷されたＳｉ発光ダイオードにより検出される光電流（Ｉp）との間に（線形）関係が認められる。これから、ＬＥＤの外部量子効率がηexc＝０．０１％程度であると概算することができる。さらに効率的な発光素子は、例えば、ＬＥＤ電極１３、１６と発光層の一方または両方の間にポリスチレンスルホン酸がドープされたポリエチレンジオキシチオフェン（ＰＥＤＯＴ−ＰＳＳ）等の電荷輸送層を介装すること、ＭＥＨ−ＰＰＶの代替に他の発光材料を使用すること、混合物材料を使用すること、電極として他の構成材料を使用すること等のような周知の技術により製造することができる（ブラウ（D．Braun）とヒーガー（A．J．Heeger）、アプライドフィジックスレター（Appl．Phys．Lett．）１９９１年第５８巻第１９８３頁およびグリーンハム（N．C．Greenham）とフレンド（R．H．Friend）、ソリッドステートフィジックス（Solid State Physics）（アカデミックプレス、サンディエゴ（Academic Press，San Diego））１９９５年第４９号第１頁〜第１４９頁参照）。後述するように、電流密度が１０ｍＡ／ｃｍ2で外部量子効率が１％のＬＥＤは、１００Ｃｄ／ｍ2の映像輝度（video-brightness）表示装置にとって充分な性能である。
【００４４】
素子における光学的データ転送部の一例を図７に示す。この図７には、アクティブマトリックスＬＥＤ表示装置の画素を制御するための通常の回路が示されている（米国特許第５，５５０，０６６号を参照し、その内容を本明細書の一部とする）。ここで、ライン３０は電流供給ライン、ライン３１ａ、３１ｂはそれぞれ行ライン、列ライン、トランジスタ３２はスイッチングトランジスタ、キャパシタ３２はストレイジキャパシタ、トランジスタ３４は電流トランジスタ（current transistor）であり、参照符号３５は発光画素自身を示す。図２の集積されたＬＥＤとトランジスタは、図７に破線３６で囲繞された部分の画素３５とトランジスタ３４とを具現化したものである。これは、この種のアクティブマトリックスにとって特に好都合な実施の形態を表している。図８に、多画素表示装置として使用可能な配置の一例を平面図にして示す。この場合、電流供給ライン３０は、画素３５の行近傍に配置されており、かつこれら画素のトランジスタのソース電極１２（図７の参照符号３７を参照）にともに接続されている。トランジスタのゲート電極１４（図７の参照符号３８を参照）は、下方からまたは同平面内にある他の回路からあてがわれる。トランジスタ３２は、上記したような型の他のトランジスタから構成されてもよく、キャパシタ３３は有機または無機誘電体層により構成されている。
【００４５】
図２の素子における全ての層を、他の物質に代替することもできる。Ｐ３ＨＴに替えて、アルキル側鎖がより長いあるいは短い類似のポリマーや、自己的な組織化を行う特性を示す他の半導電性ポリマーを使用するようにしてもよい。そのようなものとしては、ポリ−チェニレンビニレン（ＰＴＶ）（ブラウン（B．R．Brown）ら、サイエンス（Science）１９９５年第２７０巻第９７２頁参照）、ポリ−パラフェニレン（ＰＰＰ）（クラナー（G．Klarner）ら、シンセシスメッソド（Synth．Met．）１９９７年第８４巻第２９７頁参照）、ポリ−ジアセチレン（ドノバン（K．Donovan）ら、フィロソフィカルマガジンビー（Phil．Mag．B）１９８１年第４４巻第９頁参照）、または、液晶分子あるいは液晶ポリマーが例示される。１つの好ましい手法は、全ての層の構成材料としてポリマーを使用することである。金属電極に替えポリアニリンのような導電性ポリマーを使用するようにしてもよいし、酸化ケイ素に替え、例えば、ポリメチルメタアクリレート（ＰＭＭＡ）を使用するようにしてもよい（ホロウィッツ（G．Horowitz）ら、アドバンストマテリアル（Adv．Mat．）１９９６年第８巻第５２頁参照）。この種の素子の全体をポリマーによって製造する場合、その製造工程上に利点があることは明らかであろう。
【００４６】
ラメラ構造が概ねポリマーの共役部分と非共役部分とが交互に配置された層からなる構造であると好適である。
【００４７】
ポリ−３−ヘキシルチオフェンは、高剛性の共役骨格主鎖と可撓性の側鎖とを有するポリマーの代表的な例である。後者により、ポリマーの一般的な有機溶媒に対する可溶性が発現する。しかしながら、側鎖は、往々にして電気的に絶縁性である。
【００４８】
ポリ−ジアルコキシ−ｐ−フェニレン−ビニレン（チェン（S．A．Chen）、チャン（E．C．Chang）、マクロモレキュラーズ（Macromoelcules）１９９８年第３１巻第４８９９頁参照）、ポリ−アルキル−ジアセチレン、ポリ−フェニレン−テレフタレート（ネーハー（D．Neher）、アドバンストマテリアル（Adv．Mat．）１９９５年第７巻第６９１頁参照）、ポリ−３−アルキルチオフェンのような、可撓性側鎖を有する高剛性主鎖ポリマーの大部分は、固体状態でラメラ構造をとる。２次元の共役平面は、共役骨格と隣接する鎖同士の間に積層したπ−π相互鎖によって形成される。共役平面は、絶縁性側鎖の層により分離される。ＦＥＴ素子における高い電荷担体易動度は、共役ラメラが薄膜の平面に平行に配向した場合に得られる。ポリマーが適切に配向していない場合や、層が薄膜に対して法線方向に配向した場合には、易動度は１００分の１以下に減少する。この理由は、平行に配向した場合においては、電荷担体が、絶縁性の側鎖に妨害されることなくπ−π相互鎖の積層方向に沿って鎖から鎖へと容易に移動することができるためであると考えられる。このため、共役層が平行に配向したラメラ構造では、可撓性側鎖を有する高剛性主鎖共役ポリマーにおける易動度が高くなるようである。そのような挙動を示す他のポリマーには、ポリ−（２，７−（９，９−ジ−ｎ−オクチルフルオレン）−３，６−ベンゾチアジアゾール）（Ｆ８ＢＴ）のようなポリフルオレンが含まれる。
【００４９】
トランジスタにおける主たる電流の流れは、図２に矢印Ａで示した方向であるので、この方向にＰ３ＨＴ鎖を配列させることが好適である。例えば、Ｐ３ＨＴ層の平面に対して法線方向に配向させることに加え、機械的な摩擦、光配列（photoalignment）（スカッド（M．Schadt）ら、ネイチュア（Nature）１９９６年第３８１巻第２１２頁参照）等により好ましい線形配向が生じた基板上にＰ３ＨＴを成膜するようにすればよい。
【００５０】
本明細書にて説明されるトランジスタの向上した性能は、広がった電流輸送状態が形成されることによると考えられる。このような状態は、微細な結晶単位でないにしても、相応の短範囲によって形成されるものと推察される。Ｐ３ＨＴがラメラ構造に配列することにより、結局、自己的に組織化した短範囲配列による広がった状態と、粒界、凝集物、構造的な欠陥、残留不純物等が組み合わさった局在化状態とが存在する電子的構造が形成される。フェルミ準位（ＥF）は、例えば、低状態密度で比較的幅広く分布する場合のように、局在化状態の分布に入り込むようであり、したがって、μFETはゲート電圧Ｖgに大きく依存することになる。図９に、３２０Ｋおよび１４４Ｋで飽和状態にあるＰ３ＨＴＦＥＴの相互コンダクタンスを示す。
【００５１】
ソースおよびドレインとの接点をＰ３ＨＴの下部に配置する（図１に示されている）よりもむしろ、Ｐ３ＨＴの上部に配置する（図２に示されている）ことが好ましいことに留意されたい。この場合、成膜されるＰ３ＨＴの表面が平滑となるので、Ｐ３ＨＴが配列し易くなると推察されるからである。しかしながら、電極をＰ３ＨＴの下部に配置するようにしてもよい（他の配置であってもよい）。
【００５２】
オリゴマーや低分子材料に比して、共役材料ポリマー（Ｐ３ＨＴ等）を使用する場合には、製造工程上の利点をもたらす。ポリマー材料は一般に室温で成膜することができるので、製造が容易になるとともに低コストとなり、しかも、様々な種類の基板材料を使用することができるようになる（例えば、表示装置素子であれば、ガラス基板に替えてプラスチック基板を使用することができる）。ポリマーはより堅固であり、また、後工程において損傷を受ける傾向が小さい。ポリマー製素子のその他の利点は、特に無機物製素子に比して、ポリマー層が大きな可撓性を有することである。これは、連続した層を形成する際における不整合の問題を低減し、多層集積素子を製造することを容易にする。
【００５３】
図２のトランジスタは、上記したような有機物製ＬＥＤに適用される他、別の互換的な集積回路の一部として使用することもできる。例えば、光学的信号を発する光電的素子、無機物製ＬＥＤ、液晶画素のような他の型の表示装置素子、メモリ部、論理部、または他のポリマー製トランジスタ等である。素子の向上した通過電流は、単にスイッチングにすぎない場合よりもむしろ（あるいは単なるスイッチングに加えて）大電流を使用する回路部（例えば、発光のような機能を営むものや、電荷貯蔵を目的とするもの）を提供するために都合がよい。
【００５４】
素子の発光部を定める電極１３と電極１６とが互いに重なり合った面積が充分である場合、ＳｉＯx層を省略することもできる。素子を製造する際には、層１７を成膜する間に層１５の材料を溶解しないような適合性を有する溶媒を選定することが重要である。この困難を避けることができるのは、層１９の別の利点である。
【００５５】
ＦＥＴ−ＬＥＤの性能は、上記した単層ＭＥＨ−ＰＰＶに替えて、ポリ（２，７−（９，９−ジ−ｎ−オクチルフルオレン）−（１，４−フェニレン−（（３−カルボキシフェニル）イミノ）−１，４−フェニレン−（（３−カルボキシフェニル）イミノ）−１，４−フェニレン））（ＢＦＡ）からなる正孔輸送層とＦ８ＢＴからなる発光ポリマー層との２重層ＬＥＤを使用することによりさらに向上させることができる。そのような２重層ＬＥＤの実験的な映像輝度としては、１００Ｃｄ／ｃｍ2を超えるものが得られている（図１１参照）。
【００５６】
０．０５〜０．１ｃｍ2／Ｖｓの電界効果易動度と１０6〜１０8のオン−オフ電流比を有するＰ３ＨＴＦＥＴが製造される。高いオン−オフ電流比を得るために、不活性Ｎ2雰囲気下で製造を行う。また、例えば、Ｐ３ＨＴの表面上に準化学量論的ＳｉＯxの層を蒸着することや、還元ヒドラジン蒸気に薄膜を数分間露呈させることにより、残留不純物原子を化学的に減少させる。そのようにして製造された素子の特性を図１２に示す。その特性は、ａ−Ｓｉからなる薄膜トランジスタの特性に匹敵する。
【００５７】
第２の回路部（例えば、ＬＥＤ）から光信号を伝送する代わりに、第１の回路部（ＦＥＴ）から第２の回路部に駆動電流を供給することによって、第２の回路部から光信号を検出することができるとともに、第１の回路部でその光信号を電流信号あるいは電圧信号に変換することができる。そのような機能を営む可能な一形態を図１３に示す。この図において、第２の回路部は、陰極とポリマー製トランジスタのフローティングゲート電極との間に介装され、光起電力または光電流素子のいずれか一方として機能するポリマー製光ダイオードである。光ダイオードが光を吸収すると、トランジスタのゲート電極上で光電圧が発生し、その結果、トランジスタのソース−ドレイン電流が変調をきたす。この集積光ダイオード−ＦＥＴ素子における配置は、ＬＥＤ−ＦＥＴ素子における配置に類似している（比較のため、ＬＥＤ−ＦＥＴ素子を図１４に示す）。光ダイオードからの信号を増幅することは、論理回路におけるさらなるプロセスの第一段階となる。
【００５８】
図１３〜図１８において、図示された素子の構成部品は、以下の参照符号を付して示されている。基板５０、ドレイン電極５１、ソース電極５２、トランジスタ活性部５３、ゲート絶縁層５４、絶縁層５５、ゲート電極５６、発光／感光部５７、電極５８、光方向矢印５９、スイッチング電流流れ矢印６０。
【００５９】
図１３のポリマー製光ダイオードの活性層５７は、光導電性ポリマーあるいは光導電性ポリマーの混合物からなり、単層または多層構造である。そのようなポリマーの例としては、ポリ−オクチル−チオフェンまたはＰ３ＨＴと、メトキシ−５−（２’−エチル−ヘキシルオキシ）−シアノ−フェニレン−ビニレン（ＭＥＨ−ＣＮ−ＰＰＶ）との混合物が挙げられる（グランストローム（M．Granstrom）、ペトリッチュ（K．Petritsch）、アリアス（A．C．Arias）、ルクス（A．Lux）、アンダーソン（M．R．Andersson）、フレンド（R．H．Friend）、ネイチュア（Nature）１９９８年第３９５巻第２５７頁およびホールズ（J．J．M．Halls）ら、ネイチュア（Nature）１９９５年第３７６巻第４９８頁参照）。
【００６０】
上記した送信素子と受信素子は、光信号が検出される集積光電回路を形成し、固有の論理機能によって別の光信号に変換するためにともに使用される。論理機能は、鍵となる要素であるトランジスタを伴った集積論理回路によって遂行される（ドゥルーリー（C．J．Drury）ら、アプライドフィジックスレター（Appl．Phys．Lett．）１９９８年第７３巻第１０８頁参照）。これは、概略的には図１９のように示される。導入および導出される信号の波長は、互いに同じであっても異なっていてもよい。これらの一方または両方は、可視領域スペクトルの範囲外であってもよい。素子は、共通の基板上の集積部、検出部、転送部および電子的部によって実現化される。このような回路を操作するために必要な電源としては、同一の基板上に集積された光起電力セル（ホールズ（J．J．M．Halls）ら、ネイチュア（Nature）１９９５年第３７６巻第４９８頁参照）または薄膜電池（スコッセイム（T．A．Skotheim）が編集し、ニューヨークに所在するマーセルデッカー（Marcel Dekker）社によって１９８６年に発行された導電性ポリマーハンドブックの第１巻中、マクダイアミッド（A．G．Mac Diarmid）、カナー（R．B．Kaner）によって表された第６８９頁参照）。集積光電回路を構成する部品のうちのいくつかまたは全ては、有機物製であってもよい。部品のうちのいくつかまたは全ては、溶液から成膜することが可能なポリマーとすることができ、また、インクジェット印刷法のような適切な手法によりパターンが施される。
【００６１】
送信素子と受信素子は、別々の基板上に製造されていてもよい。この場合において２つの素子間でデータを転送するためには、光信号を使用すればよい。これは、概略的には図２０に示されるようである。
【００６２】
光送信素子と受信素子は、異なった配置で第１および第２の回路部として集積するようにしてもよい。第２の回路部は、第１部の上方（図１５）、第１部の下方（図１６）、または第１部の隣（図１７）のいずれかに配置することもできる。図１５〜図１７に、配置例を示している。光は、頂上または底部の電極を介して発せられる。ＬＥＤの電極は、半透明（例えば、金属薄膜）あるいは透明（インジウム−スズ酸化物導電体のように）であってもよい。
【００６３】
光は導波路に入射される（図１８）。用意される導波路においては、通常の屈折率関係が認められなければならない。この場合、ｎ2＞ｎ1（空気）、ｎ3（ＳｉＯx）、ｎ4（Ｐ３ＨＴ）である。これは、光学的／電気的な機能を有する内部ポートと外部ポートとの通路を形成することに有用である。光の大きさがより小さい場合であっても大きい場合であってもトランジスタあるいは他の部に光を入射するためには、漏れやすい導波路モードを介する場合であっても真の導波モードのテールを介する場合であっても入射が可能となるように、屈折率差を適切に減じたりまたは逆転させるようにすればよい。
【００６４】
素子の一層あるいは多層がそれらの機能を高めるためにナノサイズの粒子を含んでいてもよい。
【００６５】
本発明は、本明細書に明示的または暗示的に開示された如何なる特徴あるいは特徴の組み合わせ、またはその一般化をここにクレームした発明との関連に関係なく包含するものである。これまでの説明から、種々の変更が本発明の範囲内において為されることは当業者に明らかであろう。
【図面の簡単な説明】
【００６６】
【図１】絶縁ゲート電界効果トランジスタ素子の一般的な構造を示す図である。
【図２】ポリマー製集積トランジスタとポリマー製発光素子との概略的な断面を示す図である。
【図３】Ｐ３ＨＴのポリマー鎖の化学的な構造を示す図である。
【図４】Ｐ３ＨＴの理想的な配列を示す図である。
【図５】図２の集積トランジスタの出力特性と輸送特性を示す図である。
【図６】図２のＬＥＤとトランジスタの結合体の性能を示す図である。
【図７】電流スイッチング素子としての典型的なアクティブマトリックス表示装置回路の一部分である。
【図８】画素が配列された表示装置素子のレイアウトを示す概略的な平面図である。
【図９】３２０Ｋおよび１４４Ｋで飽和状態にある典型的なＰ３ＨＴＦＥＴの相互コンダクタンスを示す図である。
【図１０】基板の表面に対して平行なラメラとなった可撓性側鎖を有する半導電性ポリマーの好ましいラメラ配列を示す図である。
【図１１】ＭＥＨ−ＰＰＶＬＥＤがより効率的なＦ８ＢＴ／ＢＦＡＬＥＤに置き換えられた図２のようなトランジスタとＬＥＤとの結合体における向上した性能を示す図である。
【図１２】図１の典型的なＰ３ＨＴＦＥＴの出力特性（上部）および輸送特性（下部）を示す図である。
【図１３】第１の回路部としてのトランジスタと第２の回路部としての光起電力素子との集積回路を示す図である。
【図１４】第１の回路部としてのトランジスタと第２の回路部としての発光素子との集積回路を示す図である。
【図１５】集積回路の概略的な構造の例を示す図である。
【図１６】集積回路の概略的な構造の例を示す図である。
【図１７】集積回路の概略的な構造の例を示す図である。
【図１８】集積回路の概略的な構造の例を示す図である。
【図１９】集積素子の概略的な構成を示す回路図である。
【図２０】集積素子の概略的な構成を示す回路図である。
【符号の説明】
【００６７】
１０…集積トランジスタ              １１…発光素子
１２…ソース電極                    １３…陰極
１４…ゲート電極                    １５…半導体層
１６…ドレイン電極                  １７…発光層
１８、１９…絶縁層                  ２０…ｎ+型シリコン
３０…電流供給ライン                ３１ａ…行ライン
３１ｂ…列ライン                    ３２…スイッチングトランジスタ
３４…電流トランジスタ              ３５…発光画素
５０…基板                          ５１…ドレイン電極
５２…ソース電極                    ５３…トランジスタ活性部
５４…ゲート絶縁層                  ５５…絶縁層
５６…ゲート電極                    ５７…発光／感光部
５８…電極
【図１】
0005405040.tif 000002
【図２】
0005405040.tif 000003
【図３】
0005405040.tif 000004
【図４】
0005405040.tif 000005
【図５】
0005405040.tif 000006
【図６】
0005405040.tif 000007
【図７】
0005405040.tif 000008
【図８】
0005405040.tif 000009
【図９】
0005405040.tif 000010
【図１０】
0005405040.tif 000011
【図１１】
0005405040.tif 000012
【図１２】
0005405040.tif 000013
【図１３】
0005405040.tif 000014
【図１４】
0005405040.tif 000015
【図１５】
0005405040.tif 000016
【図１６】
0005405040.tif 000017
【図１７】
0005405040.tif 000018
【図１８】
0005405040.tif 000019
【図１９】
0005405040.tif 000020
【図２０】
0005405040.tif 000021