(57)【特許請求の範囲】
【請求項１】
第１導電型半導体層と、第２導電型半導体層と、前記第１導電型半導体層と前記第２導電型半導体層との間にある活性層とを含む発光構造物と、
前記発光構造物の下にある反射電極層と、
前記反射電極層の下にある伝導性支持基板と、
前記反射電極層の外側に配置された周縁部保護層と、
前記第１導電型半導体層の上の第１電極と、を含み、
前記発光構造物は、該発光構造物の外側領域に形成された周縁溝を含み、該発光構造物の外側領域の第１厚さが該発光構造物の内側領域の第２厚さよりも小さく、
前記周縁溝の幅は１０μｍ〜５００μｍであり、
前記第１厚さを有する前記外側領域が、前記第２厚さを有する前記内側領域を取り囲むように配置されており、
前記反射電極層は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及びそれらの組み合わせの一つを有する、単層または多層で形成されており、
前記周縁部保護層は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNの中の少なくとも一つを含み、ｎ型ドーパント若しくはｐ型ドーパントでドープされている、またはドーパントがドープされていない半導体発光素子。
【請求項２】
第１導電型半導体層と、第２導電型半導体層と、前記第１導電型半導体層と前記第２導電型半導体層との間にある活性層とを含む発光構造物と、
前記発光構造物の下にある反射電極層と、
前記反射電極層の下にある伝導性支持基板と、
前記反射電極層の外側に配置された周縁部保護層と、
前記第１導電型半導体層の上の第１電極と、を含み、
前記発光構造物は、該発光構造物の外側領域に形成された周縁溝を含み、該発光構造物の外側領域の第１厚さが該発光構造物の内側領域の第２厚さよりも小さく、
前記周縁溝の幅は１０μｍ〜５００μｍであり、
前記第１厚さを有する前記外側領域が、前記第２厚さを有する前記内側領域を取り囲むように配置されており、
前記周縁部保護層は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNの中の少なくとも一つを含み、ｎ型ドーパント若しくはｐ型ドーパントでドープされている、またはドーパントがドープされていない半導体発光素子。
【請求項３】
前記周縁部保護層は、前記第２導電型半導体層と同一材料から形成されている請求項１または２に記載の半導体発光素子。
【請求項４】
前記周縁部保護層は、前記発光構造物を、前記伝導性支持基板または前記反射電極層から離隔させている請求項１乃至３のいずれか１項に記載の半導体発光素子。
【請求項５】
前記発光構造物の周縁部にある別途の絶縁膜を更に含む請求項１乃至４のいずれか１項に記載の半導体発光素子。
【請求項６】
前記周縁部保護層は、前記周縁溝の幅より大きな幅を有する請求項１乃至５のいずれか１項に記載の半導体発光素子。
【請求項７】
前記周縁部保護層の幅は、２０μｍ〜６００μｍである請求項１乃至６のいずれか１項に記載の半導体発光素子。
【請求項８】
前記活性層は、InGaNからなる量子井戸層とGaNからなる量子障壁層とを交互に含んでいることを請求項１乃至７のいずれか１項に記載の半導体発光素子。
【請求項９】
前記第２導電型半導体層の下にある透明電極層を更に含む請求項１乃至８のいずれか１項に記載の半導体発光素子。
【請求項１０】
前記周縁溝は、前記第１導電型半導体層から、前記第２導電型半導体層または前記周縁部保護層の一部が露出する深さまで、形成されている請求項１乃至９のいずれか１項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
実施例は半導体発光素子及びその製造方法に関するものである。
【背景技術】
【０００２】
III-V族窒化物半導体は、青色／緑色発光ダイオードといった光素子、ＭＯＳＦＥＴ（Metal Semiconductor Field Effect Transistor）、ＨＥＭＴ（Hetero junction Field Effect Transistors）などの高速スイッチング素子、照明または表示装置の光源などに多様に応用されている。特に、III族窒化物半導体を用いた発光素子は、可視光線から紫外線までの領域に対応する直接遷移型バンドギャップを有し、高効率の光放出を実現することができる。
【０００３】
前記窒化物半導体は、主にＬＥＤ（Light Emitting Diode）またはレーザーダイオードに活用されており、製造工程や光効率を改善するための研究が行われている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
実施例は、発光構造物の外側の周辺を除去して、前記発光構造物の層間が空間的に絶縁されることができる半導体発光素子及びその製造方法を提供する。
【０００５】
また、実施例は、発光構造物と伝導性支持基板の間の外側の周辺に周縁部保護層を形成して、前記発光構造物の外側の周辺を除去することができる半導体発光素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
実施例による半導体発光素子は、第１導電型半導体層と、前記第１導電型半導体層上に活性層と、前記活性層上に第２導電型半導体層を含む発光構造物と、前記第２導電型半導体層の下に反射電極層と、前記反射電極層の外側の周辺に周縁部保護層を含む。
【０００７】
また、実施例による半導体発光素子は、第１導電型半導体層と、前記第１導電型半導体層上に活性層と、前記活性層上に第２導電型半導体層を含み、前記各層の外側の周辺に周縁溝を含む発光構造物と、前記第２導電型半導体層の下に反射電極層を含む。
【０００８】
また、実施例による半導体発光素子の製造方法は、ウエハー基板上に少なくとも第１導電性半導体層、活性層及び第２導電性半導体層が積層される発光構造物を形成する段階と、前記第２導電性半導体層上の外側の周辺にフレームの形態で周縁部保護層を形成する段階と、前記第２導電性半導体層及び周縁部保護層上に反射電極層を形成する段階を含む。
【発明の効果】
【０００９】
実施例は、発光構造物の周縁に絶縁膜などのような物質を形成しないので、発光構造物の周縁で絶縁膜によるストレスを減らすことができる。
【００１０】
また、実施例は、発光構造物の周縁に絶縁膜を形成しないので、製造工程を改善することができる。
【００１１】
さらに、実施例は、半導体発光素子の信頼性を改善することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例による半導体発光素子を示した側断面図である。
【図２】実施例による半導体発光素子の製造過程を示した側断面図である。
【図３】実施例による半導体発光素子の製造過程を示した側断面図である。
【図４】実施例による半導体発光素子の製造過程を示した側断面図である。
【図５】実施例による半導体発光素子の製造過程を示した側断面図である。
【図６】実施例による半導体発光素子の製造過程を示した側断面図である。
【図７】実施例による半導体発光素子の製造過程を示した側断面図である。
【図８】実施例による半導体発光素子の製造過程を示した側断面図である。
【図９】実施例による半導体発光素子の製造過程を示した側断面図である。
【図１０】実施例による半導体発光素子の製造過程を示した側断面図である。
【図１１】実施例による半導体発光素子の製造過程を示した側断面図である。
【発明を実施するための形態】
【００１３】
以下、実施例による半導体発光素子及びその製造方法について添付された図面を参照しながら説明する。なお、実施例を説明するにおいて、各層の“上”または“下”に対する内容は図面を参照して説明されることがあり、また各層の厚さは一例として説明されたものであり、図面の厚さを限定するものではない。
【００１４】
図１は実施例による半導体発光素子を示した側断面図である。図１を参照するに、半導体発光素子１００は、第１導電型半導体層１０２、活性層１０３、第２導電型半導体層１０４、周縁部保護層１０７、反射電極層１０８、伝導性支持基板１１０、第１電極１１２を含む。
【００１５】
前記第１導電型半導体層１０２は、ｎ型半導体層で具現することができ、前記ｎ型半導体層はIII-V族化合物半導体を用いて少なくとも一つの層に形成することができる。前記ｎ型半導体層は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNの中で選択することができ、ｎ型ドーパントでドーピングされる。前記ｎ型ドーパントはSi、Ge、Sn、Se、TeなどのようなIV族元素を含む。
【００１６】
前記第１導電型半導体層１０２の下には活性層１０３が形成され、前記活性層１０３は単一量子井戸構造または多重量子井戸構造に形成される。前記活性層１０３は、例えば、InGaNからなる量子井戸層とGaNからなる量子障壁層が交互に形成される。ここで、前記量子井戸層InxGa1-xNは０≦x≦１に調節することができる。前記活性層１０３の上／下にはｐ型／ｎ型クラッド層が形成されることもある。
【００１７】
前記活性層１０３の下には第２導電型半導体層１０４が形成され、前記第２導電型半導体層１０４は少なくとも一層以上のｐ型半導体層で具現することができ、ｐ型ドーパントでドーピングされる。前記ｐ型半導体層は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNなどのような化合物半導体中の一つからなることができ、前記ｐ型ドーパントは、Mg、Zn、Ca、Sr、Baのような２族元素を含む。
【００１８】
前記第１導電型半導体層１０２、前記活性層１０３、前記第２導電型半導体層１０４の積層構造は発光構造物１０５として定義されることができる。
【００１９】
前記第２導電型半導体層１０４の下には透明電極層（未図示）が形成されることがある。前記透明電極層は、ITO、ZnO、IrOx、RuOx、NiOの中でいずれかの一つから形成されることができる。前記半導体発光素子１００は、前記第１導電型半導体層１０２をｎ型半導体層、前記第２導電型半導体層１０４をｐ型半導体層、またはその逆の構造で具現することができる。また、前記第２導電型半導体層１０４の下に、ｎ型半導体層またはｐ型半導体層を形成することもできる。これによって、前記半導体発光素子１００は、ｎ−ｐ接合構造、ｐ−ｎ接合構造、ｎ−ｐ−ｎ接合構造、ｐ−ｎ−ｐ接合構造の一つで具現することができる。
【００２０】
また、前記半導体発光素子１００の各層は、III族-V族元素を用いた化合物半導体として、GaN系半導体だけではなく、GaAs系、InGaAlP系、AlGaAs系などにも適用することができる。
【００２１】
一方、前記第２導電型半導体層１０４の下には反射電極層１０８が形成され、前記反射電極層１０８の下には伝導性支持基板１１０が形成される。ここで、前記反射電極層１０８はｐ型電極の役割をし、前記ｐ型電極は前記第２導電性半導体層１０４に安定的に電流を供給できるようにオーミックコンタクトされる。ここで、前記反射電極層１０８は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及びその組合から構成されたグループ中、選択された一つの物質または混合物質から、単層または多層に形成されることができる。前記伝導性支持基板１１０は、銅または金からなることができる。前記反射電極層１０８及び伝導性支持基板１１０の材料は換えることができ、前記材料に限定されない。
【００２２】
また、前記第１導電型半導体層１０２の上には第１電極１１２が形成され、前記伝導性支持基板１１０及び反射電極層１０８が第２電極の役割をするので、垂直型半導体発光素子に具現することができる。
【００２３】
一方、前記反射電極層１０８の外側上部には周縁部保護層１０７が形成され、前記周縁部保護層１０７は前記反射電極層１０８の外側上部と前記第２導電型半導体層１０４の間にフレームの形態で形成されることができる。ここで、前記反射電極層１０８は、電気的な効率を高めるために前記伝導性支持基板１１０と接触する面積が同一になるように形成されることができる。
【００２４】
前記周縁部保護層１０７は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNなどのような化合物半導体の中で、一つからなることができ、前記ｎ型ドーパントまたは前記ｐ型ドーパントでドーピングされる、またはドーパントをドーピングしない層、例えば、ノンドープ半導体層(例えば、ドープされていないGaN)に形成されることができる。また、前記周縁部保護層１０７は前記第２導電型半導体層１０４と同一材料から形成され、前記第２導電型半導体層１０４の構造として含まれることができる。
【００２５】
前記周縁部保護層１０７は、前記発光構造物１０５を金属物質、例えば、前記伝導性支持基板１１０や反射電極層１０８から離隔させ、前記発光構造物１０５の電気的な信頼性を改善することができる。また、周縁部保護層１０７はIII-V族化合物半導体から形成されることで、前記第２導電型半導体層１０４との接合によるストレスを減らすことができる。
【００２６】
前記第１導電型半導体層１０２、前記活性層１０３、前記第２導電型半導体層１０４の周縁部はフレームの形態に除去される。すなわち、前記発光構造物１０５は、各層１０２、１０３、１０４の周辺領域がエッチングされた周縁溝１０６を含む。前記周縁溝１０６は前記発光構造物１０５の外壁を内部へと動かすことによって緩衝としての役割をすることになる。
【００２７】
また、前記周縁溝１０６には別途の絶縁膜が形成されないので、前記絶縁材料による問題を解決することができ、長期間使用しでも前記発光構造物１０５の各層１０２、１０３、１０４に電気的なショートが生じない。すなわち、前記発光構造物１０５の周縁部に別途の絶縁膜（例えば、SiO２、エポキシなど）を形成して、前記発光構造物１０５の層間ショートを保護しなくても良い。
【００２８】
前記発光構造物１０５の周縁部に絶縁膜（例えば、SiO２、エポキシなど）が形成される場合、前記絶縁膜は長期間熱にさらされたりエージングにより熱膨脹やストレスなどが発生し、これによって前記絶縁膜に収縮またはクラックが発生されることがある。よって発光構造物１０５の周縁部を保護する機能を正常に行うことができなくなる。
【００２９】
実施例は、前記のように発光構造物１０５の周縁部に絶縁膜を形成せず、オープン構造で周縁溝１０６を形成することで、前記の絶縁膜より優れた効果をもたらすことができる。すなわち、前記発光構造物１０５の周縁部の下に配置された周縁部保護層１０７は、エージングや熱膨脹によって前記反射電極層１０８や伝導性支持基板１１０の金属性異物が膨れ上がることを防止することができる。また、前記発光構造物１０５の外壁は前記周縁溝１０６より内側に配置されており、前記金属性異物による前記発光構造物１０５の層間ショートの問題を防止することができる。
【００３０】
前記周縁部保護層１０７は、所定の厚さＴ１、例えば、５０００Å〜５００μｍに形成されることができ、幅Ｗ１は、例えば、２０〜６００μｍに形成されることができる。前記周縁部保護層１０７の厚さＴ１や幅Ｗ１はチップサイズによって変更することができ、これに限定されない。
【００３１】
前記発光構造物１０５の周縁溝１０６の深さは、前記第２導電型半導体層１０４が露出するくらいの深さＤ１に形成、または前記周縁部保護層１０７が露出するくらいの深さＤ２に形成されることができる。
【００３２】
また、前記発光構造物１０５の周縁溝１０６の幅Ｗ２は、前記発光構造物１０５の電気的な特性のために最小限の幅に形成されることができ、例えば、前記幅Ｗ２は１０〜５００μｍ形成される。ここで、前記幅Ｗ２は、Ｗ２＜Ｗ１を満足する。
【００３３】
図２乃至図１１は実施例による半導体発光素子の製造過程を示した図面である。
【００３４】
図２及び図３を参照するに、ウエハー基板１０１上には第１導電型半導体層１０２が形成され、前記第１導電型半導体層１０２上には活性層１０３が形成され、前記活性層１０３上には第２導電型半導体層１０４が形成される。
【００３５】
ここで、前記ウエハー基板１０１上には前記のような窒化物薄膜が成長され、電子ビーム蒸着装置、物理気相成長法（PVD）、化学気相成長法（CVD）、プラズマレーザー蒸着（PLD）、二重熱蒸着装置（dual-type thermal evaporator）、スパッタリング、有機金属化学気相蒸着法（MOCVD)などによって形成することができ、このような装置に限定されない。以下、説明の便宜を図りＭＯＣＶＤ装置により成長するものを例として説明することにする。
【００３６】
前記ウエハー基板１０１は、サファイア（Al2O3）、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP、Geの中で少なくとも一つを用いることができ、導電特性を持つ基板として用いることもできる。前記ウエハー基板１０１と前記第１導電型半導体層１０２の間には図示されないバッファ層及びノンドープ半導体層の中で少なくとも一層を形成することもできる。
【００３７】
図３を参照するに、前記第１導電型半導体層１０２は、ｎ型半導体層で具現されることができ、前記ｎ型半導体層はIII-V族化合物半導体を用いて少なくとも一層で形成されることができる。前記ｎ型半導体層は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNの中で選択されることができ、ｎ型ドーパントがドーピングされる。前記ｎ型ドーパントは、Si、Ge、Sn、Se、TeなどのようなIV族元素を含む。
【００３８】
前記第１導電型半導体層１０２上には活性層１０３が形成され、前記活性層１０３は単一量子井戸構造または多重量子井戸構造に形成される。前記活性層１０３は、例えば、InGaNからなる量子井戸層とGaNからなる量子障壁層が交互に形成される。ここで、前記量子井戸層InxGa1-xNは０≦x≦１に調節することができる。前記活性層１０３の上／下にはｐ型／ｎ型クラッド層が形成されることもある。
【００３９】
前記活性層１０３の上には第２導電型半導体層１０４が形成され、前記第２導電型半導体層１０４は少なくとも一層以上のｐ型半導体層で具現されることができ、ｐ型ドーパントがドーピングされる。前記ｐ型半導体層は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNなどのような化合物半導体中の一つからなることができ、前記ｐ型ドーパントはMg、Zn、Ca、Sr、BaのようなII族元素を含む。
【００４０】
前記第１導電型半導体層１０２、前記活性層１０３、前記第２導電型半導体層１０４の積層構造は、発光構造物１０５として定義されることができる。また、前記第２導電型半導体層１０４上には透明電極層（未図示）が形成されることができる。前記透明電極層は、ITO、ZnO、IrOx、RuOx、NiO物質の中から選択されて形成されることができる。
【００４１】
前記発光構造物１０５は、前記第１導電型半導体層１０２をｎ型半導体層、前記第２導電型半導体層１０４をｐ型半導体層で具現、またはその逆の構造で具現することができる。また、前記第２導電型半導体層１０４上に透明電極層、ｎ型半導体層またはｐ型半導体層を形成することもできる。これによって前記発光構造物１０５はｎ−ｐ接合構造、ｐ−ｎ接合構造、ｎ−ｐ−ｎ接合構造、ｐ−ｎ−ｐ接合構造の中で一つの構造で具現することができる。
【００４２】
図３及び図４を参照するに、前記第２導電型半導体層１０４のセンター領域Ａ１の表面には酸化膜パターン１０９が形成される。前記酸化膜パターンは、SiO2、SiOx、SiNx、SiOxNyなどが選択的に形成されることができる。
【００４３】
前記第２導電型半導体層１０４の外側領域Ａ２の表面には周縁部保護層１０７が形成される。前記周縁部保護層１０７は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNなどのような化合物半導体中の一つの材料から単層または多層になることができる。前記周縁部保護層１０７は、ｎ型ドーパントまたはｐ型ドーパントでドーピング、またはドーパントをドーピングしない層、例えば、ノンドープ半導体層（例えば、ドープされていないGaN）に形成されることができる。また、前記周縁部保護層１０７はｐ型ドーパントがドーピングされた場合、前記第２導電型半導体層１０４と同一材料で形成されることができる。
【００４４】
前記周縁部保護層１０７がドープされていないGaN層である場合、例えば、８００〜１０００℃の成長温度でNH3とトリメチルガリウム（TMGa）またはトリエチルガリウム（TEGa）を供給して、所定の厚さＴ１に形成されることができる。
【００４５】
一つのチップにおいて、前記周縁部保護層１０７の幅Ｗ１は２０〜６００μｍに形成され、厚さＴ１は５０００Å〜５００μｍに形成される。前記周縁部保護層１０７の幅Ｗ１及び厚さＴ１はチップの大きさなどによって変更することができる。
【００４６】
前記周縁部保護層１０７が形成されると、前記第２導電型半導体層１０４のセンター領域Ａ１に形成された酸化膜パターン１０９を除去されることになる。前記酸化膜パターン１０９は湿式エッチングまたは乾式エッチング方式で除去することができる。
【００４７】
図５はウエハー基板においての図４の平面図である。
【００４８】
図５を参照するに、前記ウエハー基板１０１上に前記第２導電型半導体層１０４及び周縁部保護層１０７が形成される。前記周縁部保護層１０７は、各チップ１００Ａの前記第２導電型半導体層１０４のセンター領域Ａ１を除いた全領域に形成され、各チップ１００Ａの境界Ｌ１、Ｌ２内では前記第２導電型半導体層１０４の周縁部領域にフレーム形態で形成される。
【００４９】
図６を参照するに、前記第２導電型半導体層１０４及び前記周縁部保護層１０７の上には反射電極層１０８が形成され、前記反射電極層１０８の上には伝導性支持基板１１０が形成される。ここで、前記反射電極層１０８はｐ型電極の役割をし、前記ｐ型電極は前記第２導電性半導体層１０４に安定的に電流を供給できるようにオーミックコンタクトされる。ここで、前記反射電極層１０８は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及びその組合で構成されたグループから選択された一つの物質または混合物質より単層または多層に形成されることができる。前記伝導性支持基板１１０は銅または金よりなることができる。前記反射電極層１０８及び伝導性支持基板１１０の材料は変更することができ、前記の材料に限定されない。
【００５０】
図７及び図８を参照するに、前記第１導電型半導体層１０２の下に配置されたウエハー基板１０１を物理的及び／または化学的除去方式で除去することになる。この時前記ウエハー基板１０１の除去方式は例えば、レーザーリフトオフ（ＬＬＯ: Laser Lift Off）方式で除去することができる。すなわち、前記ウエハー基板１０１に一定波長のレーザーを照射すると、ウエハー基板１０１と第１導電型半導体層１０２の間の境界面に熱エネルギーが集中し、ウエハー基板１０１が分離される。
【００５１】
ここで、前記ウエハー基板１０１と第１導電型半導体層１０２の間に図示しないバッファ層または／及びノンドープ半導体層が形成される場合、特定層に湿式エッチング液を注入して除去することで、前記ウエハー基板１０１を分離させることもできる。
【００５２】
また、前記ウエハー基板１０１が除去された第１導電型半導体層１０２の下面に対して、誘導結合プラズマ／イオンエッチング方式で研磨工程を行うことができる。
【００５３】
図９を参照するに、前記伝導性支持基板１１０が発光構造物１０５の下に配置されると、前記第１導電型半導体層１０２が最上層に配置される。
【００５４】
前記発光構造物１０５の外側領域に周縁溝１０６を形成する。前記周縁溝１０６は前記第１導電型半導体層１０２の周縁領域から前記第２導電型半導体層１０４の所定深さまでメサエッチングされることで形成される。ここで、前記メサエッチング方式は乾式または湿式エッチング方式を用いることができる。
【００５５】
前記周縁溝１０６は前記第２導電型半導体層１０４が露出する深さＤ１または前記周縁部保護層１０７が露出する深さＤ２までエッチングされる。これによって前記周縁溝１０６は、前記第１導電型半導体層１０２から前記第２導電型半導体層１０４の外側領域に形成されることで、前記発光構造物１０５を各層間の電気的なショートから保護する。ここで前記周縁溝１０６の幅Ｗ２は１０〜５００μｍであり、前記周縁部保護層１０７の幅Ｗ１よりは小さく形成される。前記周縁溝１０６の幅Ｗ２はチップの大きさによって換えることができる。
【００５６】
図１０は図９の平面図である。
【００５７】
図１０を参照するに、前記周縁溝１０６は各チップ１００Ａの周縁領域にフレーム形態で形成される。前記チップの周縁部とチップの境界領域に前記周縁溝１０６が所定深さＤ２で形成されることで、各チップ１００Ａに分離する時に用いられることができる。
【００５８】
図１１を参照するに、前記第１導電型半導体層１０２上には第１電極１１２が形成される。また、前記第１導電型半導体層１０２上には第１電極１１２及び透明電極層（未図示）の中で少なくとも一つが形成されることができる。
【００５９】
なお、実施例の説明において、各層（膜）、領域、パターンまたは構成要素が基板、各層（膜）、領域またはパターンの「上」にまたは「下」に形成されると記載される場合において、「上」と「下」は「直接的」と「間接的」の意味を全部含む。
【００６０】
以上、本発明について実施例を中心に説明したが、これは単に例示に過ぎず本発明を限定するものではなく、本発明が属する分野において通常の知識を有する者ならば、本発明の本質的な特性を脱しない範囲内で、以上に例示されていない様々の変形と応用が可能であるのは明白である。
【００６１】
例えば、本発明の実施例に具体的に示された各構成要素は変形して実施することができるものである。そして、このような変形と応用にかかわる相違点は、添付された特許請求の範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。
【産業上の利用可能性】
【００６２】
実施例は、発光構造物の周縁に絶縁膜などのような物質を形成しないので、発光構造物の周縁で絶縁膜によるストレスを減らすことができる。
【００６３】
また、実施例は、発光構造物の周縁に絶縁膜を形成しないので、製造工程を改善することができる。
【００６４】
さらに、実施例は、半導体発光素子の信頼性を改善することができる。
【符号の説明】
【００６５】
１００  半導体発光素子
１０１  ウエハー基板
１０２  第１導電型半導体層
１０３  活性層
１０４  第２導電型半導体層
１０５  発光構造物
１０６  周縁溝
１０７  周縁部保護層
１０８  反射電極層
１０９  酸化膜パターン
１１０  伝導性支持基板
１１２  第１電極
１００Ａ  チップ
【図１】
0005450399.tif 000002
【図２】
0005450399.tif 000003
【図３】
0005450399.tif 000004
【図４】
0005450399.tif 000005
【図５】
0005450399.tif 000006
【図６】
0005450399.tif 000007
【図７】
0005450399.tif 000008
【図８】
0005450399.tif 000009
【図９】
0005450399.tif 000010
【図１０】
0005450399.tif 000011
【図１１】
0005450399.tif 000012