(57)【特許請求の範囲】
【請求項１】
温度の関数としてバイアス電圧を供給するバイアス電圧発生器と、
入力無線周波数（ＲＦ）信号及び前記バイアス電圧を受け、前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている整流された信号を供給する第１の金属酸化物半導体（ＭＯＳ）トランジスタと、を備え、
前記バイアス電圧発生器は、
基準電圧を受ける非反転入力と前記バイアス電圧を供給する出力とを有している演算増幅器（オペアンプ）と、
前記オペアンプの前記出力に結合されているゲートと前記オペアンプの反転入力に結合されているソースとを有している第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタのソースに結合されている電流源と、を備える、
装置。
【請求項２】
前記バイアス電圧発生器の出力と前記第１のＭＯＳトランジスタのゲートとの間に結合されている抵抗器をさらに備え、前記バイアス電圧は、前記抵抗器を介して前記第１のＭＯＳトランジスタに供給される、請求項１に記載の装置。
【請求項３】
前記電流源は、
温度の関数として第１の電流を供給する第１の電流源と、
温度の関数ではない第２の電流を供給する第２の電流源と、
を備え、前記バイアス電圧は、前記第１の電流及び前記第２の電流に基づいて発生される、請求項１に記載の装置。
【請求項４】
前記バイアス電圧発生器は、温度による前記整流された信号の偏差を低減するために選択された勾配を有する温度依存性電流に基づいて前記バイアス電圧を発生する、請求項１に記載の装置。
【請求項５】
前記第１のＭＯＳトランジスタに結合され、前記整流された信号から基準電圧を打ち消し、前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている出力信号を供給するオフセットキャンセラをさらに備える、請求項１に記載の装置。
【請求項６】
前記第１のＭＯＳトランジスタのレプリカであって、前記オフセットキャンセラのための前記基準信号を発生する第２のＭＯＳトランジスタをさらに備える、請求項５に記載の装置。
【請求項７】
前記オフセットキャンセラは、前記出力信号の範囲を拡大するために利得をさらに供給する、請求項５に記載の装置。
【請求項８】
温度の関数として、前記第１のＭＯＳトランジスタのバルクに印加されるバルク電圧を発生するバルクバイアス発生器をさらに備える、請求項１に記載の装置。
【請求項９】
前記バルク電圧は、高温での前記第１のＭＯＳトランジスタの動作速度を改善するために、漸進的に上昇する温度に対して前記第１のＭＯＳトランジスタのための漸進的に小さくなるバルク・ソース間電圧を結果として生じる、請求項８に記載の装置。
【請求項１０】
前記バルクバイアス発生器は、
前記バルク電圧を供給する演算増幅器（オペアンプ）と、
前記オペアンプの反転入力に結合され、温度に依存しない第１の電流を供給する第１の電流源と、
前記オペアンプの前記反転入力に結合され、温度の関数として第２の電流を供給する第２の電流源と、
前記オペアンプの前記入力と出力との間に結合されている抵抗器と、
を備える、請求項８に記載の装置。
【請求項１１】
前記第１のＭＯＳトランジスタのソースに結合され、前記整流された信号を供給するコンデンサと、
前記コンデンサと並列に結合されている電流源と、
をさらに備える、請求項１に記載の装置。
【請求項１２】
差動ペアとして前記第１のＭＯＳトランジスタに結合され、相補的な入力ＲＦ信号と前記バイアス電圧とを受け、前記整流された信号を供給する第２のＭＯＳトランジスタをさらに備える、請求項１に記載の装置。
【請求項１３】
直列に結合され、出力ＲＦ信号を受け、前記入力ＲＦ信号を供給する複数台のコンデンサをさらに備え、前記複数台のコンデンサは、分圧器を形成し、前記入力ＲＦ信号として前記出力ＲＦ信号の減衰されたものを供給する、請求項１に記載の装置。
【請求項１４】
出力ＲＦ信号を供給する電力増幅器をさらに備え、前記入力ＲＦ信号は、前記出力ＲＦ信号の減衰されたものである、請求項１に記載の装置。
【請求項１５】
デジタル制御を受け、閾値電圧を発生するデジタル・アナログ変換器（ＤＡＣ）と、
前記ＤＡＣに結合され、前記閾値電圧及び前記整流された信号に基づいて発生された出力信号を受け、前記出力信号を前記閾値電圧と比較し、比較結果に基づいて状態信号を供給する比較器と、
をさらに備える、請求項１に記載の装置。
【請求項１６】
前記ＤＡＣは、前記デジタル制御に基づいて決定されたプログラマブル閾値電圧を供給する、請求項１５に記載の装置。
【請求項１７】
出力無線周波数（ＲＦ）信号を供給する電力増幅器と、
前記出力ＲＦ信号に基づいて発生された入力ＲＦ信号を受けるピーク検出器と、
を備え、前記ピーク検出器は、
温度の関数としてバイアス電圧を供給するバイアス電圧発生器と、
前記入力ＲＦ信号及び前記バイアス電圧を受け、前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている整流された信号を供給する第１の金属酸化物半導体（ＭＯＳ）トランジスタと、を備え、
前記バイアス電圧発生器は、
基準電圧を受ける非反転入力と前記バイアス電圧を供給する出力とを有している演算増幅器（オペアンプ）と、
前記オペアンプの前記出力に結合されているゲートと前記オペアンプの反転入力に結合されているソースとを有している第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタのソースに結合されている電流源と、を備える、
ワイヤレス機器。
【請求項１８】
前記ピーク検出器は、前記ＭＯＳトランジスタに結合され、前記整流された信号から基準電圧を打ち消し、前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている出力信号を供給するオフセットキャンセラをさらに備える、請求項１７に記載のワイヤレス機器。
【請求項１９】
前記ピーク検出器は、温度の関数として、前記ＭＯＳトランジスタのバルクに印加されるバルク電圧を発生するバルクバイアス発生器をさらに備える、請求項１７に記載のワイヤレス機器。
【請求項２０】
温度の関数としてバイアス電圧を発生することと、
前記バイアス電圧を用いて金属酸化物半導体（ＭＯＳ）トランジスタにバイアスをかけることと、
整流された信号を取得するために前記ＭＯＳトランジスタを用いて入力無線周波数（ＲＦ）信号を整流することと、
を備え、
前記整流された信号は、前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されており、
前記バイアス電圧を発生することは、温度依存性電流及び温度非依存性電流に基づいて前記バイアス電圧を発生することを備える、
方法。
【請求項２１】
前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている出力信号を取得するために、前記整流された信号から基準電圧を打ち消すことをさらに備える、請求項２０に記載の方法。
【請求項２２】
温度の関数としてバルク電圧を発生することと、
前記バルク電圧を前記ＭＯＳトランジスタのバルクに印加することと、
をさらに備える、請求項２０に記載の方法。
【請求項２３】
前記入力ＲＦ信号を取得するために電力増幅器からの出力ＲＦ信号を容量的に分割することをさらに備える、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、エレクトロニクスに関し、より詳細には、検出回路に関する。
【背景技術】
【０００２】
ワイヤレス通信機器は、典型的に、データ伝送を支援するトランスミッタを含む。トランスミッタは、無線周波数（ＲＦ）信号を増幅し、高出力電力を供給するために電力増幅器を典型的に有している。電力増幅器は、特別な負荷インピーダンス、例えば、５０オームを駆動するために設計され得る。負荷インピーダンスは、各種の外乱のため変動し得、ＲＦ信号レベルが電力増幅器の信頼性のある動作を確実にすることができる範囲を越える状態であるオーバードライブ状態を引き起こす可能性がる。電力増幅器及び他の回路を保護するために修正処置を行うことができるようにオーバードライブ状態を検出することが望ましい場合がある。
【図面の簡単な説明】
【０００３】
【図１】図１は、ワイヤレス通信機器のブロック図である。
【図２Ａ】図２Ａは、出力回路及び検出回路のブロック図である。
【図２Ｂ】図２Ｂは、出力回路及び検出回路のブロック図である。
【図３】図３は、シングルエンドピーク検出器の概略図である。
【図４Ａ】図４Ａは、電圧対温度のプロットを示す図である。
【図４Ｂ】図４Ｂは、電圧対温度のプロットを示す図である。
【図４Ｃ】図４Ｃは、電圧対温度のプロットを示す図である。
【図４Ｄ】図４Ｄは、電圧対温度のプロットを示す図である。
【図５】図５は、ピーク検出器内の電流源の概略図である。
【図６】図６は、構成可能な電流源の概略図である。
【図７】図７は、様々な電流対温度のプロットを示す図である。
【図８】図８は、バルクバイアス発生器のブロック図である。
【図９】図９は、バルク電圧対温度のプロットを示す図である。
【図１０】図１０は、差動ピーク検出器の概略図である。
【図１１】図１１は、ピーク検出を実行するプロセスを示す図である。
【発明を実施するための形態】
【０００４】
用語「例示的」は、本明細書中では、「実施例、事例、又は、例示」を意味するために使用される。本明細書中で「例示的」として記載されている設計は、必ずしも他の設計より好ましい、又は、有利である、とみなされるべきではない。
【０００５】
オーバードライブ状態を正確に検出することができる検出回路が本明細書中に記載されている。検出回路は、ワイヤレス通信機器、携帯電話機、個人情報端末（ＰＤＡ）、ハンドヘルド機器、ワイヤレスモデム、ラップトップコンピュータ、コードレス電話機、Ｂｌｕｅｔｏｏｔｈ（登録商標）機器、家電機器などのような様々な電子機器に使用され得る。明瞭さのため、ワイヤレス通信機器における検出回路の使用が以下に記載される。
【０００６】
図１は、ワイヤレス通信機器１００の例示的な設計の簡略化ブロック図を示す。この例示的な設計では、ワイヤレス機器１００は、１台以上のプロセッサ／コントローラ１１０と、メモリ１１２と、トランスミッタ１２０とを含む。一般に、ワイヤレス機器１００は、いくつもの通信システム及びいくつもの周波数帯域のためにトランスミッタ及びレシーバを何台でも含み得る。
【０００７】
プロセッサ１１０は、送信されるべきデータを処理し、アナログ出力信号をトランスミッタ１２０に供給する。トランスミッタ１２０の内部で、トランスミッタ回路１３０は、アナログ信号を増幅し、濾波し、アップコンバートし、アップコンバートされたＲＦ信号を供給する。電力増幅器（ＰＡ）１４０は、所望の出力電力レベルを取得するためにアップコンバートされたＲＦ信号を増幅し、出力ＲＦ信号を出力回路１５０に供給する。出力回路１５０は、出力ＲＦ信号をアンテナ１５２へ経路制御し、さらに出力ＲＦ信号を検出回路１６０へ結合する。検出回路１６０は、オーバードライブ状態の有無を検出し、検出されたオーバードライブ状態を示す状態信号を供給する。プロセッサ／コントローラ１１０は、検出回路１６０からの状態信号に基づいて、トランスミッタ回路１３０、電力増幅器１４０、及び／又は、出力回路１５０の動作を制御し、これらの回路の信頼できる動作を確実にする。
【０００８】
図１は、トランスミッタ１２０の例示的な設計を示す。一般に、トランスミッタ１２０における信号の条件付けは、増幅器、フィルタ、ミキサなどの１つ以上の段階によって実行され得る。トランスミッタ１２０の全部又は一部は、アナログ集積回路（ＩＣ）、ＲＦ  ＩＣ（ＲＦＩＣ）、混合信号ＩＣ、相補的金属酸化物半導体（ＣＭＯＳ）ＩＣなどに実施され得る。
【０００９】
プロセッサ／コントローラ１１０は、ワイヤレス機器１００のための様々な機能、例えば、送信されるべきデータの処理を実行し得る。プロセッサ／コントローラ１１０は、ワイヤレス機器１００の内部で様々な回路の動作をさらに制御し得る。メモリ１１２は、プロセッサ／コントローラ１１０のためのプログラムコード及びデータを記憶する。プロセッサ／コントローラ１１０及びメモリ１１２は、１つ以上の特定用途向け集積回路（ＡＳＩＣ）及び／又は他のＩＣで実施され得る。
【００１０】
電力増幅器１４０は、特別な負荷インピーダンス、例えば、５０オームを駆動するために設計され得る。電力増幅器１４０は、アンテナ１５２の外乱及び／又はアンテナのパターンによる負荷インピーダンスの変化の影響を受けやすい可能性がある。例えば、外乱は、ワイヤレス機器１００への手、耳、及び／又は、他の身体部位の近接性に基づくユーザによる人の接触から起こる可能性がある。外乱は、電力増幅器１４０の動作中に取り外されるか、又は、短絡されるアンテナ１５２から生じることもある。いずれの場合でも、外乱は、電力増幅器１４０によって観察される負荷インピーダンスを大幅に変化させる可能性がある。極端な負荷不整合状態下で、電力増幅器１４０からの信号スイングは、非常に大きくなり得、信頼できる動作のための安全範囲を越え得る。例えば、無負荷での電力増幅器１４０からの出力信号レベルは、正常負荷での出力信号レベルの２倍になり得る。大きい出力信号レベルは、より低いピーク動作電圧を有するＣＭＯＳ回路に対して特に問題のある場合がある。
【００１１】
検出回路１６０は、電力増幅器１４０の劣化を防止するために、オーバードライブ状態の有無を検出し、このようなオーバードライブ状態が検出されたとき修正処置を始動させるために使用され得る。修正処置は、電力増幅器１４０の利得及び／又は信号レベルを下げることと、極端なオーバードライブ状態において電力増幅器１４０を停止することなどを含み得る。検出回路１６０は、電力増幅器のための電圧定在波比（ＶＳＷＲ）保護回路と呼ばれることもある。
【００１２】
図２Ａは、図１における検出回路１６０に使用され得る出力回路１５０及び検出回路１６０ａの例示的な設計のブロック図を示す。図２Ａに示された例示的な設計では、電力増幅器１４０は、差動型のアップコンバートされたＲＦ信号を受信し、反転出力及び非反転出力を介して差動出力ＲＦ信号を供給する。電力増幅器１４０は、正常負荷インピーダンスの場合に高出力電力（例えば、最大で２７ｄＢｍ以上）を供給し得る。
【００１３】
出力回路１５０は、１次コイル２１４及び２次コイル２１６を備えるバラン２１２を含む。１次コイル２１４は、これの２つの端部が電力増幅器１４０の反転出力及び非反転出力に結合され、これの中央タップが中間電圧Ｖｍｉｄに結合されている。２次コイル２１６は、スイッチ２１８に結合された一方の端部と、回路接地に結合された他端部とを有している。バラン２１２は、差動・シングルエンド変換を実行する。スイッチ２１８は、（図２Ａに示されるように）アンテナ１５２を２次コイル２１６若しくはレシーバのいずれか、又は、何らかの他の回路に結合することができる。
【００１４】
図２Ａに示された例示的な設計では、検出回路１６０ａは、半波モードで動作し、出力回路１５０の内部の２次コイル２１６によって供給され得るシングルエンド出力ＲＦ信号Ｖｒｆ＿ｏｕｔを受信する。検出回路１６０ａの内部で、コンデンサ２２２、２２４及び２２６は、直列に結合され、コンデンサ２２２の上端部が出力ＲＦ信号を受信し、コンデンサ２２６の下端部が回路接地に結合されている。コンデンサ２２２、２２４及び２２６は、電力結合器として、さらに、入力ＲＦ信号Ｖｒｆ＿ｉｎをピーク検出器２４０ａへ供給することができる分圧器として動作する。入力ＲＦ信号は、出力ＲＦ信号の減衰されたものであり、この出力ＲＦ信号は、オーバードライブ状態中に大きくなり得る。分圧器は、オーバードライブ状態中に高電圧からピーク検出器２４０ａを保護する。一般に、何個のコンデンサでも分圧器を形成するために使用され得る。プログラマブル分圧器は、構成可能な容量値を有する１台以上のコンデンサ（例えば、コンデンサ２２６）を用いて形成されることもある。容量性分圧比は、（例えば、極端な負荷インピーダンス不整合による）最悪状況のオーバードライブ状態で、ピーク検出器２４０ａへの入力電圧が自己防衛のために電圧制限されるように、選択され得る。
【００１５】
ピーク検出器２４０ａは、入力ＲＦ信号の中のピーク電圧を検出し、検出されたピーク電圧を示す出力電圧Ｖｏｕｔを供給する。用語「電圧」及び「信号」は、互換的に使用され得る。デジタル・アナログ変換器（ＤＡＣ）２５０は、デジタル制御信号を受信し、デジタル制御に基づいて閾値電圧Ｖｄａｃを発生する。比較器２６０は、ピーク検出器２４０ａから出力電圧を、そして、ＤＡＣ２５０から閾値電圧を受け、２つの電圧を比較し、比較の結果に基づいて状態信号を発生する。
【００１６】
図２Ｂは、同様に図１における検出回路１６０ｂに使用され得る検出回路１６０ｂの例示的な設計のブロック図を示す。この例示的な設計では、検出回路１６０ｂは、全波モードで動作し、出力回路１５０の内部の１次コイル２１４によって供給され得るＶｒｆ＿ｏｕｔｐ信号及びＶｒｆ＿ｏｕｔｎ信号を備える差動出力ＲＦ信号を受信する。検出回路１６０ｂの内部で、コンデンサ２２２、２２４及び２２６は、直列に結合され、コンデンサ２２２の上端部がＶｒｆ＿ｏｕｔｐ信号を受信し、コンデンサ２２６の下端部が回路接地に結合されている。コンデンサ２３２、２３４及び２３６は、同様に直列に結合され、コンデンサ２３２の上端部がＶｒｆ＿ｏｕｔｎ信号を受信し、コンデンサ２３６の下端部が回路接地に連結されている。コンデンサの個々の直列結合は、電力結合器及び分圧器として動作する。
【００１７】
ピーク検出器２４０ｂは、コンデンサ２２６及び２３６のそれぞれからのＶｒｆ＿ｉｎｐ信号及びＶｒｆ＿ｉｎｎ信号を備える差動入力ＲＦ信号を受信する。ピーク検出器３４０ｂは、差動入力ＲＦ信号の中のピーク電圧を検出し、検出されたピーク電圧を示す出力電圧を供給する。ＤＡＣ２５０は、デジタル制御を受け、閾値電圧を発生する。比較器２６０は、閾値電圧に対し出力電圧を比較し、状態信号を発生する。
【００１８】
ピーク電圧は、半波モードにおいて正弦波の一方の半分だけを使用し、全波モードにおいて正弦波の両方の半分を使用して検出される。整流された信号の中のリップルは、全波整流と共により小さくなり得る。差動閾値電圧が半波モード及び全波モードの２つのモードのためのリップルの差を考慮するために、両方のモードに使用され得る。２倍の周波数で半波モードを使用することは、半分の周波数で全波モードを使用することと等価であり得る。どちらの場合も蓄積コンデンサに類似した転流電圧を発生することがあり得るが、入力ＲＦ信号路は、帯域幅が増大しているはずである。
【００１９】
簡単にするため、図２Ａ及び２Ｂは、１台のＤＡＣ２５０と１台の比較器２６０とだけを示す。一般に、ピーク検出器２４０からの出力電圧をいくつもの閾値電圧に対して比較し、いくつもの状態信号を生成するために、ＤＡＣ及び比較器を何台でも使用することができる。例えば、２つの閾値電圧が、極端なオーバードライブ状態と、中程度のオーバードライブ状態と、ノンオーバードライブ状態とを検出するために使用され得る。異なる修正処置が異なるオーバードライブ状態のため取られる場合がある。例えば、電力増幅器１４０の利得及び／又は入力信号レベルは、中程度のオーバードライブ状態に対し低減され得、電力増幅器１４０は、極端なオーバードライブ状態に対し停止され得、電力増幅器１４０の利得及び／又は入力信号レベルは、ノンオーバードライブ状態に対し増大され得る。１つ以上の閾値電圧が異なるオーバードライブ状態に対応する１つ以上の信号レベルを定義するために使用され得る。閾値電圧は、ＤＡＣに供給されたデジタル制御信号を介してプログラム可能である。
【００２０】
図３は、シングルエンド入力ＲＦ信号Ｖｒｆ＿ｉｎのための図２Ａにおけるピーク検出器２４０ａの例示的な設計の概略図を示す。この例示的な設計では、ピーク検出器２４０ａは、バイアス電圧発生器３１０と、整流器３２０と、オフセットキャンセラ３３０と、バルクバイアス発生器３５０とを含む。
【００２１】
バイアス電圧発生器３１０の内部で、演算増幅器（オペアンプ）３１２及びＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ３１４は、電流源３１６の両端に基準電圧Ｖｒｅｆを印加するために統合利得バッファとして結合されている。オペアンプ３１２は、これの非反転入力が基準電圧を受け、これの反転入力がＮＭＯＳトランジスタ３１４のソースに結合され、これの出力がＮＭＯＳトランジスタ３１４のゲートに結合されている。ＮＭＯＳトランジスタ３１４は、これのドレインが電源電圧Ｖｄｄに連結されている。電流源３１６は、ＮＭＯＳトランジスタ３１４のソースと回路接地との間に結合され、Ｔが温度を意味するとして、温度依存性電流Ｉ１（Ｔ）を供給する。オペアンプ３１２は、温度依存性バイアス電圧Ｖｂｉａｓ（Ｔ）を供給する。
【００２２】
整流器３２０の内部で、抵抗器３２２は、Ｖｂｉａｓ（Ｔ）電圧を受ける一方の端部と、ＮＭＯＳトランジスタ３２４のゲートに結合されている他端部とを有し、ＮＭＯＳトランジスタのドレインがＶｄｄ電源に結合されている。ＮＭＯＳトランジスタ３２４は、これのゲートに入力ＲＦ信号を受け、これのソースに整流された電圧Ｖｒｅｃｔｉｆｉｅｄを供給する。入力ＲＦ信号は、図２Ａにおけるコンデンサ２２２、２２４及び２２６と図３における抵抗器３２２とにより形成されている高域通過フィルタを認める。コンデンサ３２８及び電流源３２６は、ＮＭＯＳトランジスタ３２４のソースと回路接地との間に結合されている。電流源３２６は、温度依存性電流Ｉ２を供給する。
【００２３】
オフセットキャンセラ３３０の内部で、オペアンプ３３２は、統合利得バッファとして動作し、これの反転入力がこれの出力に結合され、これの非反転入力がＶｒｅｆ電圧を受ける。オペアンプ３３４は、統合利得バッファとしてさらに動作し、これの反転入力がこれの出力に結合され、これの非反転入力が整流された電圧を受ける。抵抗器３３６は、オペアンプ３３２の出力とオペアンプ３４０の反転入力との間に結合されている。抵抗器３３８は、オペアンプ３３４の出力とオペアンプ３４０の非反転入力との間に結合されている。抵抗器３４２は、Ｖｏｕｔ電圧を供給するオペアンプ３４０の反転入力と出力との間に結合されている。抵抗器３４４は、オペアンプ３４０の非反転入力と回路接地との間に結合されている。
【００２４】
バルクバイアス発生器３５０の内部で、オペアンプ３５２は、これの非反転入力が整流された電圧を受け、これの出力が温度依存性バルク電圧Ｖｂｕｌｋ（Ｔ）をＮＭＯＳトランジスタ３２４に供給する。抵抗器３５４は、オペアンプ３５２の反転入力と出力との間に結合されている。電流源３５６は、Ｖｄｄ電源とオペアンプ３５２の反転入力との間に結合されている。電流源３５８は、オペアンプ３５２の反転入力と回路接地との間の結合されている。電流源３５６は、温度依存性電流Ｉ３を供給し、電流源３５８は、温度依存性電流Ｉ４（Ｔ）を供給する。
【００２５】
入力ＲＦ信号の存在の下で、ＮＭＯＳトランジスタ３２４は、正の整流された電圧を取得するために、整流用順方向バイアスダイオードとして動作し、コンデンサ３２８に電荷を転流する。コンデンサ３２８へ双方向の電荷転送を行うために、電流源３２６は、整流器３２０が時間依存性波形に応答できるように、定電流シンクとして動作する。入力ＲＦ信号は、システム帯域幅の内部に、一部のシステムに対し２０ＭＨｚまで達し得る一連の変調周波数を含み得る。コンデンサ３２８の容量Ｃと、電流源３２６の電流Ｉ２とは、入力ＲＦ信号上の変調包絡線の電圧の最大振幅及び変化率（ｄｖ／ｄｔ）を追従及び追跡できるように選択され得る。結果として得られるコンデンサ３２８上の整流された電圧は、コンデンサ３２８からの電荷漏れを阻止するために高入力インピーダンス電圧バッファ３３４に供給される。
【００２６】
整流された電圧は、入力ＲＦ信号の線形関数であり、温度とは独立していることが望ましい。整流された電圧の直流動作点は、ＮＭＯＳトランジスタ３２４のゲート・ソース間電圧Ｖｇｓに依存し、このゲート・ソース間電圧は、次に、ＩＣプロセス及び温度に亘って、ＮＭＯＳトランジスタ３２４の閾値電圧Ｖｔと移動度とに依存する。整流された電圧のＡＣ成分は、ソースと相対的なゲートでの入力電圧に基づくＮＭＯＳトランジスタ３２４のターンオン電位とＤＣ動作点とに依存する。
【００２７】
閾値電圧は、ＭＯＳトランジスタがターンオンを開始する電圧である。閾値電圧及び移動度は、典型的に、温度及びＩＣプロセスに亘って変化する。ＮＭＯＳトランジスタ３２４のゲートは、抵抗器３２２を介してＶｂｉａｓ（Ｔ）電圧でバイアスをかけられる。Ｖｉａｓ（Ｔ）電圧は、温度に伴うＮＭＯＳトランジスタ３２４の閾値電圧及び移動度の変動を補償するために温度と共に変化する。この結果として、温度に対する変動が小さいか、又は、変動がない整流された電圧のＤＣ動作点をもたらす。
【００２８】
図４Ａは、ＮＭＯＳトランジスタ３２４のＶｇｓ電圧のプロットを示す。Ｖｇｓ電圧は、温度に関して負の勾配を有している。この勾配は、温度によるＮＭＯＳトランジスタ３２４の閾値電圧及び移動度の変動に依存し得る。温度補償がない場合、整流された電圧は、Ｖｇｓ電圧と同じように温度域に亘って変化し得る。
【００２９】
図４Ｂは、図３における電流源３１６からのＩ１（Ｔ）電流のプロットを示す。Ｉ１（Ｔ）電流は、温度に関して正の勾配を有している。この勾配は、整流された電圧の温度依存性変化の打ち消しを実現するために制御され得る。
【００３０】
図４Ｃは、ＮＭＯＳトランジスタ３２４のＶｂｉａｓ（Ｔ）電圧のプロットを示す。Ｖｂｉａｓ（Ｔ）電圧は、温度に関して負の勾配を有している。Ｖｂｉａｓ（Ｔ）電圧の勾配は、温度域に亘る変動を打ち消すためにＶｇｓ電圧の勾配と整合するように設計され得る。Ｖｂｉａｓ（Ｔ）電圧の勾配は、Ｖｇｓ電圧の勾配と整合するようにＩ１（Ｔ）電流の勾配と共に変化させられてもよい。
【００３１】
図４Ｄは、温度補償付きのＮＭＯＳトランジスタ３２４のソース電圧のプロットを示す。ソース電圧は、入力ＲＦ信号を含まない整流された電圧のＤＣ動作点でもある。Ｖｂｉａｓ（Ｔ）電圧は、温度によるＮＭＯＳトランジスタ３２４のＶｇｓ電圧及び移動度の変動に対抗する。このことは、その結果、本質的に温度に依存している整流された電圧を生じ得る。温度補償がない場合、整流された電圧のＤＣ動作点は、温度によって減少することになる。
【００３２】
入力ＲＦ信号が印加されないとき、ＮＭＯＳトランジスタ３２４のソースでの整流された電圧は、Ｖｒｅｆ電圧に等しいＮＭＯＳトランジスタ３１４のソースにおける電圧におおよそ等しい。
【００３３】
図３に示された例示的な設計では、Ｖｂｉａｓ（Ｔ）電圧が発生され、温度による変動を補償するために入力ＲＦ信号路以外に印加される。特に、Ｖｂｉａｓ（Ｔ）電圧は、比較的高インピーダンスでもよい抵抗器３２２を介して、出力回路１５０から絶縁されている。Ｖｂｉａｓ（Ｔ）電圧は、このようにして、信号路の性能への影響を最小限に抑えた状態で温度を補償し得る。
【００３４】
オフセットキャンセラ３３０は、Ｖｒｅｆ電圧及び整流された電圧を受け、それぞれにバッファ３３２及び３３４を用いて一時的に蓄積する。オフセットキャンセラ３３０は、整流された電圧からＶｒｅｆ電圧をさらに減じ、結果として得られる電圧を増幅し、Ｖｏｕｔ電圧を供給する。バッファ３３２及び３３４は、各増幅器の残留入力オフセット電圧が差動増幅器３４０を通じて打ち消され得るように整合され得る。各増幅器３４０の利得は、抵抗器３３６、３３８、３４２及び３４４の値Ｒ１及びＲ２によって決定される。利得は、Ｖｄｄ電源に基づく利用可能な電圧ヘッドルームを利用することによりピーク検出器２４０ａの感度を最大化するために設定され得る。
【００３５】
ピーク検出器２４０は、出力ＲＦ信号が拡大縮小されたものである入力ＲＦ信号の温度依存性線形関数に基づいてＶｏｕｔ電圧を供給すべきである。ピーク検出器２４０は、電力増幅器１４０が正常負荷インピーダンスで動作し、かつ、入力ＲＦ信号が比較的小さいときに較正され得る。オーバードライブ状態のプログラマブル閾値は、この線形関数に基づいて比較器２６０に対し設定され得る。したがって、オーバードライブ状態のより正確な検出は、入力ＲＦ信号のピーク電圧のより正確な検出及びより正確なプログラマブル閾値と共に実現され得、これらはどちらもピーク検出器２４０の線形関数のより正確な特徴付けを使って実現され得る。
【００３６】
図５は、図３におけるバイアス電圧発生器３１０の内部にある電流源３１６の例示的な設計の概略図を示す。電流源３１６の内部で、ＮＭＯＳトランジスタ５１２は、これのソースが回路接地に結合され、これのゲートがノードＡに結合され、これのドレインがＮＭＯＳトランジスタ５１４のソースに結合されている。ＮＭＯＳトランジスタ５１４のゲート及びドレインは、ノードＡに結合されている。ＮＭＯＳトランジスタ５２２、５３２及び５４２は、これらのソースが回路接地に結合され、これらのゲートが一体に結合されている。ＮＭＯＳトランジスタ５４２のドレインは、ＮＭＯＳトランジスタ３１４のソースに結合されている。ＮＭＯＳトランジスタ５２４は、これのソースがＮＭＯＳトランジスタ５２２のドレインに結合され、これのゲートがノードＡに結合され、これのドレインがＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタ５２６に結合されている。ＮＭＯＳトランジスタ５３４は、これのソースがＮＭＯＳトランジスタ５３２のドレインに結合され、これのゲートがノードＡに結合されている。電流源５３６は、Ｖｄｄ電源とＮＭＯＳトランジスタ５３４のドレインとの間に結合されている。ＰＭＯＳトランジスタ５１６及び５２６は、これらのソースがＶｄｄ電源に結合され、これらのゲートが一体に結合され、かつ、ＰＭＯＳトランジスタ５２６のドレインに結合されている。ＰＭＯＳトランジスタ５１６のドレインは、ノードＡに結合されている。Ｖｒｅｆ電圧は、ＮＭＯＳトランジスタ５１４のソースに発生される。Ｖｒｅｆ電圧は、ＮＭＯＳトランジスタ３２４のＭＯＳ型レプリカによって発生されるので、このことは、ＩＣプロセス変動に起因するオフセットキャンセラ３３０からの一貫したＶｏｕｔ電圧を維持するために役立ち得る。
【００３７】
ＮＭＯＳトランジスタ５１２及び５１４は、ＮＭＯＳトランジスタ５２４及び５３４のゲートにバイアスをかけるダイオード接続型自己バイアス段を形成する。ＮＭＯＳトランジスタ５３２及び５３４は、ＮＭＯＳトランジスタ５２２及び５４２のゲートにバイアスをかけるカスコード電流ミラーを形成する。オペアンプ３１２のフィードバック作用を通じて、ＮＭＯＳトランジスタ３１４のソースでの電圧は、非常に低く保たれるが、依然としてアクティブ状態のままである可能性がある。このＤＣ動作状態もまたＮＭＯＳトランジスタ３２４のソースで実現される。このことは、所与のＶｄｄ電圧に対する整流器３２０のピーク検出範囲を最大化し得る。
【００３８】
閾値電圧／動作点は、ＮＭＯＳトランジスタ５１４における電圧降下Ｖｇｓに基づいてＩＣプロセスに亘って変化し得る。ＮＭＯＳトランジスタ３２４は、ＮＭＯＳトランジスタ５１４に（必ずしもサイズではなく、電流密度が類似しているために）整合され得、次いで、ＮＭＯＳトランジスタ３２４のソースでのバイアス電圧に類似したＤＣ電圧降下又は変動を観察し得る。
【００３９】
図６は、図３における電流源３１６の内部の電流源５３６の例示的な設計の概略図を示す。電流源５３６は、５台の電流ミラー６１０ａ〜６１０ｅを含む。各電流ミラー６１０は、２台のＭＯＳトランジスタ６１２及び６１４を含み、これらのソースは、回路接地又はＶｄｄ電源のいずれかに結合され、これらのゲートは、一体に結合され、かつ、ＭＯＳトランジスタ６１２のドレインに結合されている。
【００４０】
電流ミラー６１０ａ及び６１０ｂは、一体に結合され、ＮＭＯＳトランジスタ６１４ａのドレインがＰＭＯＳトランジスタ６１２ｂのドレインに結合されている。電流源６２２は、Ｖｄｄ電源とＮＭＯＳトランジスタ６１２ａのドレインとの間に結合され、絶対温度（ＰＴＡＴ）に比例する電流Ｉｐｔａｔを供給する。ＮＭＯＳトランジスタ６１２ａ及び６１４ａは、同じサイズを有し、ＰＭＯＳトランジスタ６１４ｂは、ＰＭＯＳトランジスタ６１２ｂのＭ倍のサイズがあり、ここで、Ｍは、整数値でも非整数値でもよい。ＰＭＯＳトランジスタ６１４ｂは、温度依存性電流Ｉａ（Ｔ）＝Ｍ×Ｉｐｔａｔを供給する。
【００４１】
電流ミラー６１０ｃ、６１０ｄ及び６１０ｅは、一体に結合され、ＮＭＯＳトランジスタ６１４ｃのドレインがＰＭＯＳトランジスタ６１２ｄのドレインに結合され、ＰＭＯＳトランジスタ６１４ｄのドレインがＮＭＯＳトランジスタ６１２ｅのドレインに結合されている。電流源６２４は、Ｖｄｄ電源とＮＭＯＳトランジスタ６１２ｃのドレインとの間に結合され、電流Ｉｂｇを供給する。Ｉｂｇ電流は、バンドギャップ基準に基づいて発生され得、よって、温度に依存する場合がある。ＮＭＯＳトランジスタ６１２ｃ及び６１４ｃは、同じサイズを有し、ＮＭＯＳトランジスタ６１２ｅ及び６１４ｅは、同じサイズを有し、ＰＭＯＳトランジスタ６１４ｄは、ＰＭＯＳトランジスタ６１２ｄのサイズのＮ倍のサイズがあり、ここで、Ｎは、整数値でも非整数値でもよい。ＮＭＯＳトランジスタ６１４ｅは、温度依存性電流Ｉｂ＝Ｎ×Ｉｂｇを供給する。電流源５３６は、正味電流Ｉ１（Ｔ）＝Ｉａ（Ｔ）−Ｉｂを供給する。Ｉ１（Ｔ）電流は、他の回路設計を用いて発生されることもある。
【００４２】
図７は、図６における電流源５３６の内部の種々の電流のプロットを示す。Ｉｐｔａｔ電流は、温度の線形関数でもよい。ＰＭＯＳトランジスタ６１４ｂからのＩａ（Ｔ）電流もまた温度の関数でもよいが、トランジスタサイズ比Ｍに基づいて決定された異なる勾配を有し得る。Ｉｂｇ電流及びＩｂ電流は、両方が温度の一定関数でもよい。Ｉ１（Ｔ）は、Ｉａ（Ｔ）電流をシフトしたものでもよく、シフトの量は、Ｉｂ電流によって決定されている。Ｉ１（Ｔ）電流の勾配は、このようにして、電流ミラー６１０ｂに対するトランジスタサイズ比Ｍに基づいて制御され得る。Ｉ１（Ｔ）電流の捕捉点は、電流ミラー６１０ｄに対するトランジスタサイズ比Ｎに基づいて制御され得る。トランジスタサイズ比Ｍ及びＮは、図３における整流器３２０による信号ピークの温度依存性検出を実現するために選択され得る。
【００４３】
図３を再び参照すると、Ｖｂｉａｓ（Ｔ）電圧は、Ｖｒｅｆ電圧にＮＭＯＳトランジスタ３１４のＶｇｓ電圧を加えたものに等しい。ＮＭＯＳトランジスタ３２４からの整流された電圧は、Ｖｒｅｆ電圧に等しいＤＣ成分と、入力ＲＦ信号によって決定されたＡＣ成分とを備える。オフセットキャンセラ３３０の内部で、Ｖｒｅｆ電圧と整流された電圧とは、オペアンプ３３２及び３３４によって蓄積され、コモンモードＶｒｅｆ電圧を打ち消す差動増幅器３４０を介してさらに駆動される。図３は、Ｖｒｅｆ電圧がオペアンプ３３２の非反転入力に印加され、整流された電圧から取り消される例示的な設計を示す。別の例示的な設計では、ＮＭＯＳトランジスタ３２４及び電流源３２６は、レプリカが作られ得、Ｖｂｉａｓ（Ｔ）電圧は、レプリカ版のＮＭＯＳトランジスタのゲートに印加され得、レプリカ版のＮＭＯＳトランジスタのソースは、オペアンプ３３２の非反転入力に結合され得る。このことは、ＩＣプロセス変動に亘るＮＭＯＳトランジスタ３２４の閾値電圧変動に起因するＶｏｕｔ電圧のＤＣ動作点のシフトを打ち消すことを可能にし得る。
【００４４】
バルクバイアス発生器３５０は、ＮＭＯＳトランジスタ３２４のバルクに印加されるＶｂｕｌｋ（Ｔ）電圧を発生する。Ｖｂｕｌｋ（Ｔ）電圧は、結果として、ＮＭＯＳトランジスタ３２４のバルクとソースとを高温で実質的に接続することになる。このことは、高温と、入力ＲＦ信号の大きい信号スイングとにおいて、より速い動作をもたらすことになり、高温での電子移動度の劣化に起因したＮＭＯＳトランジスタ３２４の本質的により遅い動作を補償することになる。
【００４５】
図８は、バルクバイアス発生器３５０の動作を示す。整流された電圧は、オペアンプ３５２の非反転入力に結合され、整流された電圧によって決定された可変電圧レベルを有するＶｂｕｌｋ（Ｔ）電圧を発生するために使用され、Ｖｂｕｌｋ（Ｔ）電圧は、濾波されることもある。
【００４６】
図９は、温度に対するＶｂｕｌｋ（Ｔ）電圧のプロットを示す。高温（例えば、摂氏１２５℃）で、電流源３５６からのＩ３電流は、電流源３５８からのＩ４（Ｔ）電流にほぼ等しい。抵抗器３５４を流れる電流は、小さいか、又は、全くなく（すなわち、Ｉ５≒０）であり、オペアンプ３５２は、電圧フォロワとして動作し、Ｖｂｕｌｋ（Ｔ）電圧は、オペアンプ３５２の非反転入力に印加された、整流された電圧にほぼ等しい。ＮＭＯＳトランジスタ３２４のバルクは、その後、整流された電圧を追跡することになり、ＮＭＯＳトランジスタ３２４のバルク及びソースは、実質的に接続されていることになる。低温（例えば、摂氏−３０℃）で、電流源３５６からのＩ３電流は、電流源３５８からのＩ４（Ｔ）電流より大きい。電流Ｉ５＝Ｉ３−Ｉ４（Ｔ）は、抵抗器３５４の中を流れ、Ｖｂｕｌｋ（Ｔ）電圧は、抵抗器３５４の両端で、電圧降下Ｒ×Ｉ５によって低下される。ＮＭＯＳトランジスタ３２４のバルクは、その後、低温において、接地付近に、又は、ＮＭＯＳトランジスタ３２４のソースでの電圧未満にバイアスをかけられることになる。
【００４７】
図１０は、Ｖｒｆ＿ｉｎｐ信号とＶｒｆ＿ｉｎｎ信号とを備える差動入力ＲＦ信号に対する図２Ｂに示されたピーク検出器２４０ｂの例示的な設計の概略図を示す。この例示的な設計では、ピーク検出器２４０ｂは、整流器３２１とオフセットキャンセラ３３０とを含む。ピーク検出器２４０ｂは、図３においてバイアス電圧発生器３１０とバルクバイアス発生器３５０とをさらに含むが、これらは、簡単にするために図１０には示されない。
【００４８】
整流器３２１は、ＮＭＯＳトランジスタ３２４ａ及び３２４ｂで実施されている差動ペア３２３を含む。ＮＭＯＳトランジスタ３２４ａ及び３２４ｂのソースは、一体に結合され、ドレインは、Ｖｄｄ電源に結合されている。ＮＭＯＳトランジスタ３２４ａのゲートは、Ｖｒｆ＿ｉｎｐ信号を受け、ＮＭＯＳトランジスタ３２４ｂのゲートは、Ｖｒｆ＿ｉｎｎ信号を受ける。抵抗器３２２ａ及び３２２ｂは、Ｖｂｉａｓ（Ｔ）電圧を受ける一方の端部と、ＮＭＯＳトランジスタ３２４ａ及び３２４ｂのゲートにそれぞれ結合されている他端部とを有している。コンデンサ３２８と電流源３２６とは、並列に、ＮＭＯＳトランジスタ３２４ａ及び３２４ｂのソースと回路接地との間に結合されている。ＮＭＯＳトランジスタ３２４ａ及び３２４ｂのソースは、整流された電圧Ｖｒｅｃｔｉｆｉｅｄを供給する。
【００４９】
オフセットキャンセラ３３０は、整流器３２１からのＶｒｅｃｔｉｆｉｅｄ電圧とＶｒｅｆ電圧とを受け、Ｖｏｕｔ電圧を供給する。バイアス電圧発生器３１０は、Ｖｂｉａｓ（Ｔ）電圧を発生し、この電圧は、個々に抵抗器３２２ａ及び３２２ｂを介してＮＭＯＳトランジスタ３２４ａ及び３２４ｂのゲートに供給される。バルクバイアス発生器３５０は、Ｖｂｕｌｋ（Ｔ）電圧を発生し、この電圧は、ＮＭＯＳトランジスタ３２４ａ及び３２４ｂのバルクに供給される。
【００５０】
例示的な設計では、装置は、バイアス電圧発生器と、第１のＭＯＳトランジスタとを備え、例えば、図３では、バイアス電圧発生器３１０と、ＮＭＯＳトランジスタ３２４とを備える。バイアス電圧発生器は、温度の関数としてバイアス電圧（例えば、Ｖｂｉａｓ（Ｔ））を供給し得る。第１のＭＯＳトランジスタは、入力ＲＦ信号とバイアス電圧とを受け得、整流された信号を供給し得る。整流された信号は、入力ＲＦ信号の線形関数でもよく、バイアス電圧のため温度による偏差が低減していてもよい。抵抗器がバイアス電圧発生器と第１のＭＯＳトランジスタのゲートとの間に結合され得る。この抵抗器は、バイアス電圧を第１のＭＯＳトランジスタに供給し得、バイアス電圧発生器と入力ＲＦ信号との間を絶縁する可能性もある。コンデンサ（例えば、コンデンサ３２８）は、第１のＭＯＳトランジスタのソースに結合され得、整流された信号を供給し得る。電流源（例えば、電流源３２６）は、コンデンサと並列に結合され得る。コンデンサ及び電流源は、入力ＲＦ信号の帯域幅に基づいて選択された値を有し得る。
【００５１】
例示的な設計では、バイアス電圧発生器は、図３に示されるように、オペアンプと、第２のＭＯＳトランジスタと、電流源とを備え得る。オペアンプは、基準電圧を受ける非反転入力と、バイアス電圧を供給する出力とを有し得る。第２のＭＯＳトランジスタは、これのゲートがオペアンプの出力に結合され得、これのソースがオペアンプの反転入力に結合され得る。電流源は、第２のＭＯＳトランジスタのソースに結合され得る。例示的な設計では、電流源は、第１の電流源と第２の電流源とを備え得、例えば、図６では、電流源６２２及び６２４を備え得る。第１の電流源は、温度の関数として第１の電流（例えば、Ｉｐｔａｔ）を供給し得る。第２の電流源は、温度の関数ではない第２の電流（例えば、Ｉｂｇ）を供給し得る。バイアス電圧は、第１の電流及び第２の電流に依存し得る。バイアス電圧発生器は、温度依存性電流（例えば、Ｉ１（Ｔ））に基づいてバイアス電圧を発生する場合があり、この温度依存性電流は、整流された信号の温度による偏差を低減するために選択された勾配を有し得る。温度依存性電流は、第１の電流及び第２の電流に基づいて発生される場合があり、温度依存性電流の所望の勾配及び捕捉点を取得するために、場合によってはスケーリングされ得る。
【００５２】
例示的な設計では、オフセットキャンセラは、第１のＭＯＳトランジスタに結合され得、整流された信号から基準電圧を打ち消し、出力電圧を供給し得る。出力電圧は、入力ＲＦ信号の線形関数でもよく、バイアス電圧のため温度による偏差を低減していてもよい。別のＭＯＳトランジスタ（第１のＭＯＳトランジスタのレプリカでもよい）は、オフセットキャンセラのための基準信号を発生する可能性がある。オフセットキャンセラは、出力信号の範囲を拡大するために利得を与え得る。
【００５３】
例示的な設計では、バルクバイアス発生器は、温度の関数としてバルク電圧を発生する場合がある。バルク電圧は、第１のＭＯＳトランジスタのバルクに印加され得る。バルク電圧は、高温での第１のＭＯＳトランジスタの動作速度を改善するために、漸進的に上昇する温度に対して第１のＭＯＳトランジスタのための漸進的に小さくなるバルク・ソース間電圧を結果として生じる可能性がある。バルクバイアス発生器は、バルク電圧を供給するオペアンプと、第１及び第２の電流源と、オペアンプの反転入力と出力との間に結合されている抵抗器と、を備え得る。第１の電流源は、オペアンプの反転入力に結合され得、温度と独立している第１の電流（例えば、Ｉ３）を供給し得る。第２の電流源は、オペアンプの反転入力に結合され、温度の関数として第２の電流（例えば、Ｉ４（Ｔ））を供給し得る。
【００５４】
電力増幅器は、出力ＲＦ信号を供給し得る。複数台のコンデンサが直列結合され得、出力ＲＦ信号を受け、入力ＲＦ信号を供給し得る。複数台のコンデンサは、分圧器を形成してもよく、出力ＲＦ信号の減衰されたものを入力ＲＦ信号として供給し得る。
【００５５】
差動型設計について、例えば、図１０に示されるように、差動ペアは、相補的な入力ＲＦ信号とバイアス電圧とを受け、整流された信号を供給し得るため、第２のＭＯＳトランジスタ（例えば、ＮＭＯＳトランジスタ３２４ｂ）が第１のＮＭＯＳトランジスタに結合され得る。オフセットキャンセラは、差動ペアから整流された信号を受けてもよく、出力電圧を供給し得る。
【００５６】
ＤＡＣは、デジタル制御を受け、閾値電圧を発生する場合がある。比較器は、閾値電圧と出力電圧とを受け、出力電圧を閾値電圧と比較し、比較結果に基づいて状態信号を供給し得る。ＤＡＣは、デジタル制御に基づいて決定されたプログラマブル閾値電圧を供給し得る。
【００５７】
図１１は、ピーク検出を実行するプロセス１１００の例示的な設計を示す。電力増幅器からの出力ＲＦ信号は、入力ＲＦ信号を取得するために容量的に分割され得る（ブロック１１１２）。バイアス電圧（例えば、Ｖｂｉａｓ（Ｔ））は、温度の関数として発生され得る（ブロック１１１４）。ＭＯＳトランジスタは、バイアス電圧を用いてバイアスをかけられてもよい（ブロック１１１６）。入力ＲＦ信号は、整流された信号を取得するためにＭＯＳトランジスタを用いて整流され得る（ブロック１１１８）。整流された信号は、入力ＲＦ信号の線形関数でもよく、バイアス電圧のため温度による偏差が低減されていてもよい。ブロック１１１２の例示的な設計では、バイアス電圧は、温度による整流された信号の偏差を低減するために選択された勾配を有する温度依存性電流（例えば、（Ｉ１（Ｔ））に基づいて発生され得る。バイアス電圧は、温度依存性電流（例えば、Ｉｐｔａｔ又はＩａ（Ｔ））と温度非依存性電流（例えば、Ｉｂｇ又はＩｂ）に基づいて発生され得る。
【００５８】
バルク電圧は、温度の関数として発生される場合があり（ブロック１１２０）、ＭＯＳトランジスタのバルクに印加され得る（ブロック１１２２）。基準電圧は、出力信号を取得するために整流された信号から打ち消され得る（ブロック１１２４）。出力信号は、入力ＲＦ信号の線形関数でもよく、バイアス電圧のため温度による偏差が低減されていてもよい。出力信号は、入力ＲＦ信号の信号レベルを示す状態信号を発生するために閾値電圧と比較され得る（ブロック１１２６）。
【００５９】
本明細書中に記載された検出回路は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子機器などで実施され得る。検出回路は、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）などのような種々のＩＣプロセステクノロジーを用いて製造されることもある。
【００６０】
本明細書中に記載された検出回路を実施する装置は、独立型機器でもよく、又は、大型機器の一部でもよい。機器は、（ｉ）独立型ＩＣ、（ｉｉ）データ及び／又は命令を記憶するメモリＩＣを含み得る１個以上のＩＣの集合、（ｉｉｉ）ＲＦレシーバ（ＲＦＲ）又はＲＦトラスミッタ／レシーバ（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他の機器の内部に埋め込まれ得るモジュール、（ｖｉ）レシーバ、携帯電話機、ワイヤレス機器、ハンドセット、若しくは、モバイルユニット、（ｖｉｉ）その他でもよい。
【００６１】
１つ以上の例示的な設計では、記載された機能は、ハードウェア、ソフトウェア、ファームウェア、又は、これらのいずれかの組み合わせで実施され得る。ソフトウェアで実施された場合、機能は、コンピュータ読み取り可能な媒体上の１つ以上の命令又はコードとして、記憶されるか、又は、送信され得る。コンピュータ読み取り可能な媒体は、コンピュータ記憶媒体と、ある場所から別の場所へのコンピュータプログラムの転送を容易化するいずれかの媒体を含む通信媒体との両方を含む。記憶媒体は、コンピュータによってアクセスすることができるいずれの利用可能な媒体でもよい。一例として、限定されることはないが、このようなコンピュータ読み取り可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ若しくは他の光ディスク記憶装置、磁気ディスク記憶装置若しくは他の磁気記憶装置、又は、命令若しくはデータ構造の形で所望のプログラムコードを伝達若しくは記憶するために使用することができ、かつ、コンピュータによってアクセスできるいずれかの他の媒体を備える可能性がある。さらに、どんな接続でも当然にコンピュータ読み取り可能な媒体と称される。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、対より線、デジタル加入者回線（ＤＳＬ）、又は、赤外線、無線、及び、マイクロ波のようなワイヤレステクノロジーを使用してウェブサイト、サーバ、又は、他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバケーブル、対より線、ＤＳＬ、又は、赤外線、無線、及び、マイクロ波のようなワイヤレステクノロジーは、媒体の定義の中に含まれる。本明細書中で使用されるように、ディスク（ｄｉｓｋ）及びディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザディスク、光ディスク、デジタル汎用ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及び、ブルーレイディスクを含み、ここで、ディスク（ｄｉｓｋ）は、通常、磁気的にデータを再生し、ディスク（ｄｉｓｃ）は、レーザを用いて光学的にデータを再生する。これらの組み合わせは、同様に、コンピュータ読み取り可能な媒体の範囲に含まれるべきである。
【００６２】
本開示の以上の説明は、当業者が本開示を構成又は使用することを可能にするために与えられている。本開示への様々な変更は、当業者に容易に理解できるものであり、本明細書中に規定された一般原理は、開示内容の範囲から逸脱することなく他の変形に適用され得る。したがって、本開示は、本明細書中に記載された実施例及び設計に限定されることが意図されることはなく、本明細書中に開示された原理及び新規特徴と矛盾しない最も広い範囲が与えられるべきである。
以下本願出願当初の特許請求の範囲に記載されていた請求項を付記する。
(１）  温度の関数としてバイアス電圧を供給するバイアス電圧発生器と、
入力無線周波数（ＲＦ）信号及び前記バイアス電圧を受け、前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている整流された信号を供給する第１の金属酸化物半導体（ＭＯＳ）トランジスタと、
を備える装置。
(２）  前記バイアス電圧発生器と前記第１のＭＯＳトランジスタのゲートとの間に結合されている抵抗器をさらに備え、前記バイアス電圧は、前記抵抗器を介して前記第１のＭＯＳトランジスタに供給される、（１）に記載の装置。
(３）  前記バイアス電圧発生器は、
基準電圧を受ける非反転入力と前記バイアス電圧を供給する出力とを有している演算増幅器（オペアンプ）と、
前記オペアンプの前記出力に結合されているゲートと前記オペアンプの反転入力に結合されているソースとを有している第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタのソースに結合されている電流源と、
を備える、（１）に記載の装置。
(４）  前記電流源は、
温度の関数として第１の電流を供給する第１の電流源と、
温度の関数ではない第２の電流を供給する第２の電流源と、
を備え、前記バイアス電圧は、前記第１の電流及び前記第２の電流に基づいて発生される、（３）に記載の装置。
(５）  前記バイアス発生器は、温度による前記整流された信号の偏差を低減するために選択された勾配を有する温度依存性電流に基づいて前記バイアス電圧を発生する、（１）に記載の装置。
(６）  前記第１のＭＯＳトランジスタに結合され、前記整流された信号から基準電圧を打ち消し、前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている出力信号を供給するオフセットキャンセラをさらに備える、（１）に記載の装置。
(７）  前記第１のＭＯＳトランジスタのレプリカであって、前記オフセットキャンセラのための前記基準信号を発生する第２のＭＯＳトランジスタをさらに備える、（６）に記載の装置。
(８）  前記オフセットキャンセラは、前記出力信号の範囲を拡大するために利得をさらに供給する、（６）に記載の装置。
(９）  温度の関数として、前記第１のＭＯＳトランジスタのバルクに印加されるバルク電圧を発生するバルクバイアス発生器をさらに備える、（１）に記載の装置。
(１０）  前記バルク電圧は、高温での前記第１のＭＯＳトランジスタの動作速度を改善するために、漸進的に上昇する温度に対して前記第１のＭＯＳトランジスタのための漸進的に小さくなるバルク・ソース間電圧を結果として生じる、（９）に記載の装置。
(１１）  前記バルクバイアス発生器は、
前記バルク電圧を供給する演算増幅器（オペアンプ）と、
前記オペアンプの反転入力に結合され、温度に依存しない第１の電流を供給する第１の電流源と、
前記オペアンプの前記反転入力に結合され、温度の関数として第２の電流を供給する第２の電流源と、
前記オペアンプの前記入力と出力との間に結合されている抵抗器と、
を備える、（９）に記載の装置。
(１２）  前記第１のＭＯＳトランジスタのソースに結合され、前記整流された信号を供給するコンデンサと、
前記コンデンサと並列に結合されている電流源と、
をさらに備える、（１）に記載の装置。
(１３）  差動ペアとして前記第１のＭＯＳトランジスタに結合され、相補的な入力ＲＦ信号と前記バイアス電圧とを受け、前記整流された信号を供給する第２のＭＯＳトランジスタをさらに備える、（１）に記載の装置。
(１４）  直列に結合され、出力ＲＦ信号を受け、前記入力ＲＦ信号を供給する複数台のコンデンサをさらに備え、前記複数台のコンデンサは、分圧器を形成し、前記入力ＲＦ信号として前記出力ＲＦ信号の減衰されたものを供給する、（１）に記載の装置。
(１５）  出力ＲＦ信号を供給する電力増幅器をさらに備え、前記入力ＲＦ信号は、前記出力ＲＦ信号の減衰されたものである、（１）に記載の装置。
(１６）  デジタル制御を受け、閾値電圧を発生するデジタル・アナログ変換器（ＤＡＣ）と、
前記ＤＡＣに結合され、前記閾値電圧及び前記整流された信号に基づいて発生された出力信号を受け、前記出力信号を前記閾値電圧と比較し、比較結果に基づいて状態信号を供給する比較器と、
をさらに備える、（１）に記載の装置。
(１７）  前記ＤＡＣは、前記デジタル制御に基づいて決定されたプログラマブル閾値電圧を供給する、（１６）に記載の装置。
(１８）  出力無線周波数（ＲＦ）信号を供給する電力増幅器と、
前記出力ＲＦ信号に基づいて発生された入力ＲＦ信号を受けるピーク検出器と、
を備え、前記ピーク検出器は、
温度の関数としてバイアス電圧を供給するバイアス電圧発生器と、
前記入力ＲＦ信号及び前記バイアス電圧を受け、前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている整流された信号を供給する金属酸化物半導体（ＭＯＳ）トランジスタと、
を備える、ワイヤレス機器。
(１９）  前記ピーク検出器は、前記ＭＯＳトランジスタに結合され、前記整流された信号から基準電圧を打ち消し、前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている出力信号を供給するオフセットキャンセラをさらに備える、（１８）に記載のワイヤレス機器。
(２０）  前記ピーク検出器は、温度の関数として、前記ＭＯＳトランジスタのバルクに印加されるバルク電圧を発生するバルクバイアス発生器をさらに備える、（１８）に記載のワイヤレス機器。
(２１）  温度の関数としてバイアス電圧を発生することと、
前記バイアス電圧を用いて金属酸化物半導体（ＭＯＳ）トランジスタにバイアスをかけることと、
整流された信号を取得するために前記ＭＯＳトランジスタを用いて入力無線周波数（ＲＦ）信号を整流することと、
を備え、
前記整流された信号は、前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている、方法。
(２２）  前記バイアス電圧を発生することは、温度依存性電流及び温度非依存性電流に基づいて前記バイアス電圧を発生することを備える、（２１）に記載の方法。
(２３）  前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている出力信号を取得するために、前記整流された信号から基準電圧を打ち消すことをさらに備える、（２１）に記載の方法。
(２４）  温度の関数としてバルク電圧を発生することと、
前記バルク電圧を前記ＭＯＳトランジスタのバルクに印加することと、
をさらに備える、（２１）に記載の方法。
(２５）  前記入力ＲＦ信号を取得するために電力増幅器からの出力ＲＦ信号を容量的に分割することをさらに備える、（２１）に記載の方法。
(２６）  温度の関数としてバイアス電圧を発生する手段と、
整流された信号を取得するために入力無線周波数（ＲＦ）信号を整流する手段と、
を備え、
前記整流する手段は、前記バイアス電圧を用いてバイアスがかけられ、前記整流された信号は、前記入力ＲＦ信号の線形関数であり、かつ、前記バイアス電圧のため温度による偏差が低減されている、装置。
【図１】
0005405661.tif 000002
【図２Ａ】
0005405661.tif 000003
【図２Ｂ】
0005405661.tif 000004
【図３】
0005405661.tif 000005
【図４Ａ】
0005405661.tif 000006
【図４Ｂ】
0005405661.tif 000007
【図４Ｃ】
0005405661.tif 000008
【図４Ｄ】
0005405661.tif 000009
【図５】
0005405661.tif 000010
【図６】
0005405661.tif 000011
【図７】
0005405661.tif 000012
【図８】
0005405661.tif 000013
【図９】
0005405661.tif 000014
【図１０】
0005405661.tif 000015
【図１１】
0005405661.tif 000016