(57)【特許請求の範囲】
【請求項１】
第１絶縁膜を表面に有する導電基材上に設けられた薄膜トランジスタ及び保持容量と、該薄膜トランジスタ及び保持容量を層間絶縁膜及び保護膜を有する第２絶縁膜を介して覆う画素電極とを有し、前記保持容量が第１電極と誘電体膜と前記薄膜トランジスタのソース・ドレイン電極に接続する第２電極との積層体である駆動基板であって、前記導電基材と前記第１電極とが前記第１絶縁膜の開口部で接続されていることを特徴とするアクティブマトリクス型駆動基板。
【請求項２】
前記導電基材が金属基材であり、前記第１絶縁膜が該金属基材の表面粗さを低減する平坦化膜である、請求項１に記載のアクティブマトリクス型駆動基板。
【請求項３】
前記開口部の断面視上方には前記第２電極が設けられていない、請求項１又は２のいずれか１項に記載のアクティブマトリクス型駆動基板。
【請求項４】
請求項１〜３のいずれか１項に記載のアクティブマトリクス型駆動基板と、該アクティブマトリクス型駆動基板が有する画素電極上に配置された表示層と、該表示層上に配置された対向電極と、該対向電極上に配置された透明基材とを有することを特徴とする表示装置。
【請求項５】
薄膜トランジスタと、第１電極と誘電体膜と前記薄膜トランジスタのソース・ドレイン電極に接続する第２電極との積層体である保持容量と、前記薄膜トランジスタ及び前記保持容量を層間絶縁膜及び保護膜を有する第２絶縁膜を介して覆う画素電極とを備えたアクティブマトリクス型駆動基板の製造方法であって、
第１絶縁膜を表面に有する導電基材を準備する工程と、
前記第１絶縁膜に所定パターンの開口部を形成する工程と、
前記第１絶縁膜上に前記薄膜トランジスタ及び前記保持容量を面内方向に形成するとともに、前記導電基材と前記保持容量を構成する第１電極とを前記開口部で接続する工程と、
前記薄膜トランジスタ及び保持容量を覆う第２絶縁膜を形成するとともに、前記第２電極上の第２絶縁膜に所定パターンの開口部を形成する工程と、
前記開口部を介して前記第２電極に接続する画素電極を前記薄膜トランジスタと保持容量を覆うように形成する工程と、
を有することを特徴とするアクティブマトリクス型駆動基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型駆動基板、その製造方法、及びその駆動基板を備えた表示装置に関する。さらに詳しくは、電子ペーパー等の表示装置に適用した場合に、その消費電力を小さくでき、歩留まりを向上できるアクティブマトリクス型駆動基板、その製造方法等に関する。
【背景技術】
【０００２】
アクティブマトリクス型の駆動基板は、液晶表示装置、有機ＥＬ装置及び電子ペーパー等において、その表示画素をＯＮ／ＯＦＦさせるための駆動基板として利用されている。例えば電子ペーパー等に用いるアクティブマトリクス型駆動基板は、通常、画素電極と、その画素電極をＯＮ／ＯＦＦ制御する薄膜トランジスタと、保持容量とを備え、さらに薄膜トランジスタに電圧信号を供給するＸ配線（走査線。ゲート線とも言う。）及びＹ配線（データ線）と、保持容量に電流を供給するコモン線とが縦横に配線されている。
【０００３】
図２２は、電子ペーパーに用いる一般的なアクティブマトリクス型駆動基板１００の単位画素１０３の一例を示す模式的な断面図であり、図２３は、図２２に示す単位画素１０３がマトリクス状に配列したアクティブマトリクス型駆動基板１００について、主に第１電極１２１のパターンを示した模式的な平面図である。なお、図２２及び図２３は、ベース基材１０１として金属基材を用いた例であり、その金属基材面には、その金属基材の表面凹凸を平滑にする平坦化層１０２を設けている。このアクティブマトリクス型駆動基板１００は、図２２に示すように、薄膜トランジスタ１１０と保持容量１２０とがインプレーン（同一面内）に設けられ、それらを覆うように画素電極１３０が設けられている。例えばマイクロカプセル電気泳動方式の電子ペーパーは、アクティブマトリクス型駆動基板１００の画素電極１３０上に、マイクロカプセル層と透明電極層と透明基板とがその順で配置されて構成される。
【０００４】
詳しくは、図２２に示すように、薄膜トランジスタ１１０は、平坦化層１０２上にゲート電極１１１、ゲート絶縁膜１１２、半導体膜１１３、ソース・ドレイン電極１１４，１１５、保護膜１１６が所定のパターンでその順で設けられて形成されている。保持容量１２０は、平坦化層１０２上に、第１電極１２１（ゲート電極１１１と同一材料で同時に形成）、誘電体膜１２２（ゲート絶縁膜１１２と同一材料で同時に形成）、第２電極１２３（ソース・ドレイン電極１１４，１１５と同一材料で同時に形成）とが所定のパターンでその順で設けられて形成されている。保持容量１２０上には、薄膜トランジスタ１１０と同じ保護膜１１６が設けられている。画素電極１３０は、薄膜トランジスタ１１０と保持容量１２０とを覆うように、寄生容量を小さくするための層間絶縁膜１１７を間に挟んで設けられている。画素電極１３０は、保護膜１１６と層間絶縁膜１１７とを貫通する開口部１３１を介して第２電極１２３に接続し、その第２電極１２３は薄膜トランジスタ１１０のソース・ドレイン電極１１４，１１５に接続されている。
【０００５】
こうしたアクティブマトリクス型駆動基板１００は、図２３に示すように、薄膜トランジスタ１１０と、薄膜トランジスタ１１０のゲート電極１１１に電圧信号を供給するゲート線１４１と、薄膜トランジスタ１１０のソース・ドレイン電極１１４，１１５に電圧信号を供給するデータ線１４２とで構成されている。なお、データ線１４２は、ゲート線１４１に直交し、そのゲート線１４１と共に単位画素１０３を囲むように縦横に配線されている。一方、保持容量１２０の第２電極１２３は薄膜トランジスタ１１０のソース・ドレイン電極１１４，１１５に接続されるが、第１電極１２１は、図２３に示すように、隣接する単位画素１０３が備える保持容量１２０の第１電極１４１にコモン線１４３で接続されている。
【０００６】
特許文献１は有機ＥＬ装置に関する発明であるが、同文献の図５及び第００８３段落には、金属基板と第２絶縁膜の一部と容量電極とで構成された保持容量Ｃｓが記載されている。この保持容量は、第２絶縁膜の一部が金属基板上設けられているため、その金属基板の表面粗さによって、金属基板と容量電極とが短絡して絶縁不良を起こし易いという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−３１０３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記した一般的なアクティブマトリクス型駆動基板１００では、図２３に示すように、コモン線１４３がデータ線１４２と交差する（コモン線の配線方向によってはゲート線１４１と交差する）。そのため、データ線１４２（若しくはゲート線１４１）の寄生容量が増加して消費電力が増大するという問題がある。また、交差部では絶縁不良が発生し易く、歩留まりが低下し易いとい問題がある。
【０００９】
また、基板の透明性が必須の構成として要求されない電子ペーパー等のアクティブマトリクス型駆動基板においては、耐熱性とフレキシブル性のよい金属基材をベース基材として用いることが好ましいが、そうした金属基材は、ガラス基材やプラスチック基材に比べて表面が粗く、短絡が発生し易い等、薄膜トランジスタや保持容量の特性の低下や歩留まりを低下させる原因にもなっている。
【００１０】
本発明は、上記課題を解決するためになされたものであって、その目的は、電子ペーパー等の表示装置に適用した場合に、その消費電力を小さくでき、歩留まりを向上させることができるアクティブマトリクス型駆動基板及びその製造方法を提供する。本発明の他の目的は、そうしたアクティブマトリクス型駆動基板を備えた表示装置を提供する。
【課題を解決するための手段】
【００１１】
上記課題を解決するための本発明に係るアクティブマトリクス型駆動基板は、第１絶縁膜を表面に有する導電基材上に設けられた薄膜トランジスタ及び保持容量と、該薄膜トランジスタ及び保持容量を第２絶縁膜を介して覆う画素電極とを有し、前記保持容量が第１電極と誘電体膜と前記薄膜トランジスタのソース・ドレイン電極に接続する第２電極との積層体である駆動基板であって、前記導電基材と前記第１電極とが前記第１絶縁膜の開口部で接続されていることを特徴とする。
【００１２】
この発明によれば、導電基材と、保持容量を構成する第１電極とが電気的に接続されているので、第１電極への電流供給を導電基材が行うことができる。その結果、従来のようにデータ線又はゲート線と交差するコモン線を設ける必要がなく、したがって、データ線又はゲート線の寄生容量も増加することがなく、消費電力を低減することができる。また、データ線又はゲート線とコモン線との交差部がないので、絶縁不良が発生し難く、歩留まりの低下を防ぐことができる。したがって、本発明のアクティブマトリクス型駆動基板を電子ペーパー等の表示装置に適用すれば、消費電力を小さくでき、歩留まりを向上させることができる。
【００１３】
本発明に係るアクティブマトリクス型駆動基板において、前記第２絶縁膜が、少なくとも層間絶縁膜を有する。
【００１４】
この発明によれば、第２絶縁膜が有する層間絶縁膜は、薄膜トランジスタ及び保持容量の各電極と前記画素電極との間の寄生容量の低減に有効である。
【００１５】
本発明に係るアクティブマトリクス型駆動基板において、前記導電基材が金属基材であり、前記第１絶縁膜が該金属基材の表面粗さを低減する平坦化膜である。
【００１６】
この発明によれば、耐熱性に優れた金属基材を用いるので、例えば薄膜トランジスタの作製時に熱処理が加わっても問題が生じない。また、金属基材の表面は比較的粗い場合があるが、本発明では金属基材上にその表面粗さを低減する平坦化膜が設けられているので、平坦化膜上に設けられた電極との短絡を防ぐことができる。
【００１７】
本発明に係るアクティブマトリクス型駆動基板において、前記開口部の断面視上方には前記第２電極が設けられていないように構成する。
【００１８】
この発明によれば、開口部の上方に第２電極が設けられていないので、開口部における導電基材の表面粗さに起因した短絡の問題を防ぐことができる。
【００１９】
上記課題を解決するための本発明に係る表示装置は、上記本発明に係るアクティブマトリクス型駆動基板と、該アクティブマトリクス型駆動基板が有する画素電極上に配置された表示層と、該表示層上に配置された対向電極と、該対向電極上に配置された透明基材とを有することを特徴とする。
【００２０】
この発明によれば、消費電力を小さくでき、歩留まりを向上させることができるアクティブマトリクス型駆動基板を備えるので、省エネで品質安定のよい表示装置とすることができる。特にフレキシブル性のある電子ペーパーとして有効である。
【００２１】
上記課題を解決するための本発明に係るアクティブマトリクス型駆動基板の製造方法は、薄膜トランジスタと、第１電極と誘電体膜と前記薄膜トランジスタのソース・ドレイン電極に接続する第２電極との積層体である保持容量と、前記薄膜トランジスタ及び前記保持容量を第２絶縁膜を介して覆う画素電極とを備えたアクティブマトリクス型駆動基板の製造方法であって、
第１絶縁膜を表面に有する導電基材を準備する工程と、前記第１絶縁膜に所定パターンの開口部を形成する工程と、前記第１絶縁膜上に前記薄膜トランジスタ及び前記保持容量を面内方向に形成するとともに、前記導電基材と前記保持容量を構成する第１電極とを前記開口部で接続する工程と、前記薄膜トランジスタ及び保持容量を覆う第２絶縁膜を形成するとともに、前記第２電極上の第２絶縁膜に所定パターンの開口部を形成する工程と、前記開口部を介して前記第２電極に接続する画素電極を前記薄膜トランジスタと保持容量を覆うように形成する工程と、を有することを特徴とする。
【００２２】
この発明によれば、導電基材と保持容量を構成する第１電極とを電気的に接続するので、第１電極への電流供給を導電基材が行うことができる。その結果、従来のようにデータ線又はゲート線と交差するコモン線を設ける必要がなく、したがって、データ線又はゲート線の寄生容量も増加することがなく、消費電力を低減することができる。また、製造したアクティブマトリクス型駆動基板は、データ線又はゲート線とコモン線との交差部がないので、絶縁不良が発生し難く、歩留まりの低下を防ぐことができる。したがって、本発明で製造したアクティブマトリクス型駆動基板を電子ペーパー等の表示装置に適用すれば、消費電力を小さくでき、歩留まりを向上させることができる。
【発明の効果】
【００２３】
本発明に係るアクティブマトリクス型駆動基板及びその製造方法によれば、導電基材と保持容量を構成する第１電極とを電気的に接続して第１電極への電流供給を導電基材が担うので、従来のようにデータ線又はゲート線と交差するコモン線を設ける必要がなく、その結果、データ線又はゲート線の寄生容量も増加することがなく、消費電力を低減することができる。また、製造したアクティブマトリクス型駆動基板は、データ線又はゲート線とコモン線との交差部がないので、絶縁不良が発生し難く、歩留まりの低下を防ぐことができる。したがって、本発明で製造したアクティブマトリクス型駆動基板を電子ペーパー等の表示装置に適用すれば、消費電力を小さくでき、歩留まりを向上させることができる。
【００２４】
本発明に係る表示装置によれば、消費電力を小さくでき、歩留まりを向上させることができるアクティブマトリクス型駆動基板を備えるので、省エネで品質安定のよい表示装置とすることができる。特にフレキシブル性のある電子ペーパーとして有効である。
【図面の簡単な説明】
【００２５】
【図１】本発明に係るアクティブマトリクス型駆動基板（ボトムゲートトップコンタクト型ＴＦＴを含む）の一例を示す模式的な断面図である。
【図２】図１に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その１）である。
【図３】図１に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その２）である。
【図４】図１に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その３）である。
【図５】図１に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その４）である。
【図６】図１に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その５）である。
【図７】図１に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その６）である。
【図８】図１に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その７）である。
【図９】図１に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その８）である。
【図１０】本発明に係るアクティブマトリクス型駆動基板（トップゲートボトムコンタクト型ＴＦＴを含む）の一例を示す模式的な断面図である。本発明に係る薄膜トランジスタの一例を示す模式的な断面図である。
【図１１】図１０に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その１）である。
【図１２】図１０に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その２）である。
【図１３】図１０に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その３）である。
【図１４】図１０に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その４）である。
【図１５】図１０に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その５）である。
【図１６】図１０に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その６）である。
【図１７】図１０に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その７）である。
【図１８】図１０に示すアクティブマトリクス型駆動基板の製造方法を示す工程図（その８）である。
【図１９】本発明に係るアクティブマトリクス型駆動基板（ボトムゲートボトムコンタクト型ＴＦＴを含む）の一例を示す模式的な断面図である。
【図２０】本発明に係るアクティブマトリクス型駆動基板（トップゲートトップコンタクト型ＴＦＴを含む）の一例を示す模式的な断面図である。本発明に係る薄膜トランジスタの一例を示す模式的な断面図である。
【図２１】本発明に係る表示装置の一例を示す模式的な断面図である。
【図２２】電子ペーパーに用いる一般的なアクティブマトリクス型駆動基板の単位画素の一例を示す模式的な断面図である。
【図２３】図２２に示す単位画素がマトリクス状に配列したアクティブマトリクス型駆動基板について、主に第１電極のパターンを示した模式的な平面図である。
【発明を実施するための形態】
【００２６】
以下に、本発明に係るアクティブマトリクス型駆動基板及びその製造方法並びに表示装置について、図面を参照して詳しく説明する。なお、本発明は、その技術的特徴を有すれば種々の変形が可能であり、以下に具体的に示す実施形態に限定されるものではない。
【００２７】
［アクティブマトリクス型駆動基板及びその製造方法］
（基本構成）
本発明に係るアクティブマトリクス型駆動基板５０（以下「ＡＭ型駆動基板５０」と略す。）は、図１、図１０、図１９及び図２０に示すように、第１絶縁膜２を表面に有する導電基材１上に設けられた薄膜トランジスタ１０及び保持容量２０と、薄膜トランジスタ１０及び保持容量２０を第２絶縁膜１８を介して覆う画素電極３０とを有する。そして、本発明は、保持容量２０が、第１電極２１と誘電体膜２２と前記薄膜トランジスタ１０のソース・ドレイン電極１４，１５に接続する第２電極２３との積層体であり、導電基材１と前記保持容量２０を構成する第１電極２１とが第１絶縁膜２の開口部５（第１開口部５ともいう。）で接続されていることに特徴がある。
【００２８】
本発明に係るＡＭ型駆動基板５０の製造方法は、図２〜図９及び図１１〜図１８に示すように、薄膜トランジスタ１０と、第１電極２１と誘電体膜２２と前記薄膜トランジスタ１０のソース・ドレイン電極１４，１５に接続する第２電極２３との積層体である保持容量２０と、薄膜トランジスタ１０及び保持容量２０を第２絶縁膜１８を介して覆う画素電極３０とを備えたＡＭ型駆動基板５０を製造する方法である。そして、その工程は、第１絶縁膜２を表面に有する導電基材１を準備する工程と、第１絶縁膜２に所定パターンの開口部（第１開口部５）を形成する工程と、第１絶縁膜２上に薄膜トランジスタ１０及び保持容量２０を面内方向に形成するとともに、導電基材１と保持容量２０を構成する第１電極２１とを第１開口部５で接続する工程と、薄膜トランジスタ１０及び保持容量２０を覆う第２絶縁膜１８を形成するとともに、第２電極２３上の第２絶縁膜１８に所定パターンの開口部（第２開口部３２）を形成する工程と、第２開口部３２を介して第２電極２３に接続する画素電極３０を薄膜トランジスタ１０と保持容量２０を覆うように形成する工程と、を有することに特徴がある。
【００２９】
こうしたＡＭ型駆動基板５０及びその製造方法では、導電基材１と保持容量２０を構成する第１電極２１とを電気的に接続している。そのため、第１電極２１への電流供給を導電基材１が行うことができる。その結果、従来のようにデータ線又はゲート線と交差するコモン線を設ける必要がなく、したがって、データ線４２又はゲート線４１の寄生容量も増加することがなく、消費電力を低減することができる。また、製造したＡＭ型駆動基板５０には、図６等に示すように、データ線４２又はゲート線４１とコモン線（本願では導電基材１が担うことになる。）との交差部がない。そのため、絶縁不良が発生し難く、歩留まりの低下を防ぐことができる。したがって、本発明で製造したＡＭ型駆動基板５０を電子ペーパー等の表示装置に適用すれば、消費電力を小さくでき、歩留まりを向上させることができる。
【００３０】
［第１実施形態］
最初に、図１に示すボトムゲートトップコンタクト型の薄膜トランジスタを有するＡＭ型駆動基板５０Ａの製造工程を図２〜図９に基づいて説明する。図１に示すＡＭ型駆動基板５０Ａを構成するボトムゲートトップコンタクト型の薄膜トランジスタ１０は、導電基材１上の第１絶縁膜２の上に設けられた所定パターンのゲート電極１１と、ゲート電極１１を覆うゲート絶縁膜１２と、ゲート絶縁膜１２上であってゲート電極１１の上方に設けられた所定パターンの半導体膜１３と、半導体膜１３上の中央部（チャネル領域）を開けて離間して設けられたソース・ドレイン電極１４，１５と、それら全体を覆う保護膜１６とを有している。
【００３１】
（導電基材の準備工程）
基材として、第１絶縁膜２を表面に有する導電基材１を準備する。導電基材１としては、全てが導電性材料からなる基材であってもよいし、少なくとも第１絶縁膜２が形成される面に導電性材料が設けられた基材であってもよい。要するに、この導電基材１は、表面に設けられた第１絶縁膜２の第１開口部５を介して後述の第１電極２１と電気的に接続されるものであって、マトリクス状に設けられた各第１電極２１に電流を供給できるものであればよい。
【００３２】
全てが導電性材料からなる導電基材１としては、金属基材を好ましく挙げることができ、具体的には、ステンレス、銅等の箔状もしくはフィルム状の金属基材を挙げることができる。金属基材は、耐熱性が高く、例えば後述の薄膜トランジスタ１０の作製工程で熱処理が加わっても全く問題が生じないという利点がある。少なくとも第１絶縁膜２が形成される面に導電性材料が設けられた導電基材１としては、例えばプラスチック基材、ガラス基材又はセラミクス基材のような非導電性基材上に、全面膜として又は所定のパターンで設けられた導電層を有するものを例示できる。この場合の導電層としては、保持容量２０を構成する第１電極２１に電流を供給できればその構成材料は特に限定されないが、例えば、銅層、アルミニウム層、金層、銀層等の金属層を挙げることができる。そうした導電層は、基材の全面に設けられたものであってもよいし、所定のパターンで設けられたものであってもよく、通常、厚さ０．０１〜１００μｍ程度で設けられていることが好ましい。
【００３３】
導電基材１はフレキシブル性を有することが好ましい。こうした導電基材１を用いることにより、フレキシブル性を有するＡＭ型駆動基板５０Ａを作製でき、フレキシブル性を有する電子ペーパー等の表示装置を作製できる。フレキシブル性を有する導電基材１の厚さは特に限定されないが、金属基材の場合には通常、０．０１〜１ｍｍであり、例えばステンレス基材の場合では０．０５〜０．１ｍｍが好ましい。一方、導電層が設けられた導電基材１の場合は、その基材の種類によってフレキシブル性が異なるので一概には言えないが、通常、０．０１〜１ｍｍ程度である。
【００３４】
第１絶縁膜２は、導電基材１上の全面又は必要な箇所に設けられる。予め第１絶縁膜２が設けられた導電基材１を入手してもよいが、通常は、例えば金属基材の一方の面（薄膜トランジスタ０や保持容量２０が設けられる側の面）の全面に塗布して設けられる。第１絶縁膜２は、絶縁膜として機能するとともに平坦化膜として機能するものであることが好ましい。導電基材１として金属基材を用いる場合には、その表面が粗く、大部分は算術平均粗さＲａで１０ｎｍ〜１００ｎｍであるが、１〜１０μｍ程度の突起や傷が多数存在する。そのため、第１絶縁膜２が平坦化膜として用いて金属基材の表面粗さを低減させることが、平坦化膜上に設けられた電極との短絡を防止する観点から好ましい。なお、表面粗さは、触針式表面粗さ計や、ＡＦＭ（原子間力顕微鏡）等で測定することができる。
【００３５】
第１絶縁膜２としては、ポリイミド樹脂、アクリル樹脂等の絶縁樹脂からなる膜を好ましく挙げることができる。その厚さは、主に絶縁性と平坦化性を考慮して設定されるが、通常、５〜１０μｍである。
【００３６】
第１絶縁膜２上には、必要に応じて、下地膜を設けてもよい。例えば、密着膜、応力緩和膜、バッファ膜（熱緩衝膜）等を設けてもよい。一例としては、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜が好ましく用いられる。これらの膜は、その機能や目的に応じて、単層で設けてもよいし、２層以上を積層してもよい。こうした下地膜は各種の蒸着法、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。
【００３７】
（第１開口部の形成工程）
次に、図２（Ａ１）（Ａ２）に示すように、第１絶縁膜２に所定パターンの開口部（第１開口部５）を形成する。第１開口部５の形成は、先ず、第１絶縁膜２上に感光性レジスト膜を設け、露光、現像して、第１開口部５の形成場所を開口させた所定パターンのエッチングマスクを形成する。次いで、第１絶縁膜２のエッチング液を用いて第１絶縁膜２に第１開口部５を形成する。感光性レジスト膜は各種のものを利用することができる。エッチング液は、第１絶縁膜２の種類によっても異なるが、第１絶縁膜２が例えばポリイミド膜である場合にはヒドラジン系のエッチャントを用いることができる。形成された第１開口部５は、その後に形成される第１電極２１と導電基材１とを接続するためのコンタクトホールとして機能する。
【００３８】
（薄膜トランジスタと保持容量の形成工程）
次に、図３（Ｂ１）（Ｂ２）〜図７（Ｆ１）（Ｆ２）に示すように、第１絶縁膜２上に薄膜トランジスタ１０及び保持容量２０を面内方向に形成する。さらにその形成過程で、導電基材１と保持容量２０を構成する第１電極２１とを第１開口部５で接続する。以下、薄膜トランジスタ１０と保持容量２０の形成工程について順次説明する。
【００３９】
先ず、図３（Ｂ１）（Ｂ２）に示すように、第１絶縁膜２上に、ゲート電極１１とゲート線４１と第１電極２１とを形成する。ゲート電極１１は薄膜トランジスタ１０の構成要素であり、第１電極２１は保持容量２０の構成要素である。ゲート線４１は、ゲート電極１１に電圧信号を供給する配線であり、ＡＭ型駆動基板５０Ａの周縁部でフレキシブルプリント配線板（図示しない）等を介して外部回路に接続されている。ゲート電極１１、ゲート線４１及び第１電極２１（以下、「ゲート電極等」ともいう。）は、第１絶縁膜２と第１開口部５を覆う全面に金属膜を成膜し、その後にパターニングしてそれぞれ所定のパターンで形成される。したがって、これらは同一材料で同時に形成される。
【００４０】
ゲート電極等の形成材料としては、例えば、Ａｌ、Ｗ、Ｔａ、Ｍｏ、Ｃｒ、Ｔｉ、Ｃｕ、Ａｕ、ＡｌＭｇ、ＭｏＷ、ＭｏＮｂ等の金属材料、ＩＴＯ（インジウム錫オキサイド）、酸化インジウム、ＩＺＯ（インジウム亜鉛オキサイド）、ＳｎＯ２、ＺｎＯ等の透明導電材料を好ましく挙げることができる。なお、所望の導電性を有するものであれば、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような透明な導電性高分子等であってもよい。
【００４１】
ゲート電極等の形成は、形成材料の種類や導電基材１の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、金属材料又は透明導電材料でゲート電極等を形成する場合には、成膜手段としてスパッタリング法や各種ＣＶＤ法等を適用でき、パターニング手段としてフォトリソグラフィを適用できるが、低温成膜が要求される場合には、成膜手段として低温成膜可能なスパッタリング法やプラズマＣＶＤ法を好ましく適用できる。また、導電性高分子でゲート電極等を形成する場合には、成膜手段として真空蒸着法やパターン印刷法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。ゲート電極等の厚さは、通常、０．０５〜０．１μｍ程度である。
【００４２】
次に、図４（Ｃ１）（Ｃ２）に示すように、ゲート電極１１、ゲート線４１及び第１電極２１を覆う全面に絶縁膜１２，２２を形成する。この絶縁膜１２，２２は、薄膜トランジスタ１０ではゲート絶縁膜１２として機能し、保持容量２０では誘電体膜２２として機能する。なお、上記で形成したゲート線４１上では通常の絶縁膜として機能する。この絶縁膜１２，２２は、絶縁性が高く、誘電率が比較的高く、薄膜トランジスタ１０のゲート絶縁膜として及び保持容量２０の誘電体膜として適しているものであれば各種の材料を用いることができる。例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等のケイ素の酸化物、窒化物、酸窒化物等を好ましく挙げることができる。また、酸化イットリウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニオブ、酸化スカンジウム、チタン酸バリウムストロンチウムのうち少なくとも１種又は２種以上を挙げることができる。
【００４３】
絶縁膜１２，２２の形成は、絶縁膜材料の種類や導電基材１の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、ケイ素の酸化物、窒化物、酸窒化物等で絶縁膜１２，２２を形成する場合には、成膜手段としてＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。１２，２２の厚さは、通常、０．１〜０．３μｍ程度である。また、公知の塗布型絶縁膜形成材料を用いて絶縁膜１２，２２を塗布形成してもよく、この場合の厚さは、通常、０．２〜１．０μｍ程度である。
【００４４】
絶縁膜１２，２２は全面を覆うように設けることが好ましいが、必要な箇所にパターン形成したものであってもよい。絶縁膜１２，２２を全面に設けた場合にはフォトリソグラフィでパターニングするが、その際、フレキシブルプリント配線板（図示しない）と接続するための取出電極部を第５開口部６として開口する。この第５開口部６は、ＡＭ型駆動基板５０Ａの周縁部に設け、ゲート線４１の端部がその第５開口部６で露出して、フレキシブルプリント配線板に接続できるようになっている。露出したゲート線４１は、フレキシブルプリント配線板を介して外部回路に接続される。
【００４５】
次に、図５（Ｄ１）（Ｄ２）に示すように、ゲート絶縁膜１２上に所定パターンの半導体膜１３を形成する。半導体膜１３は、アモルファスシリコン半導体膜であってもポリシリコン型の半導体膜であっても酸化物半導体膜であってもよい。以下においては、逆スタガ型でも順スタガ型でも好ましく適用できる酸化物半導体膜（符号１３を用いる。）を用いた場合について説明する。
【００４６】
酸化物半導体膜１３としては、半導体特性を有する各種の酸化物を用いることができ、好ましくはＩＭＺＯ半導体膜を用いることができる。ＩＭＺＯ半導体膜１３を構成する酸化物は、ＩｎＭＺｎＯ（ＭはＧａ，Ａｌ，Ｆｅのうち少なくとも１種）を主たる構成元素とするアモルファス酸化物である。特に、ＭがＧａであるＩｎＧａＺｎＯ系のアモルファス酸化物が好ましく、この場合、Ｉｎ：Ｇａ：Ｚｎの比が１：１：ｍ（ｍ＜６）であることが好ましい。また、Ｍｇをさらに含む場合においては、Ｉｎ：Ｇａ：Ｚｎ1-xＭｇxの比が１：１：ｍ（ｍ＜６）で０＜ｘ≦１であることが好ましい。なお、組成割合は、蛍光Ｘ線（ＸＲＦ）装置によって測定したものである。ＩｎＧａＺｎＯ系のアモルファス酸化物については、ＩｎとＧａとＺｎの広い組成範囲でアモルファス相を示す。この三元系でアモルファス相を安定して示す組成範囲としては、ＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋ｚ）で比率ｘ／ｙが０．４〜１．４の範囲であり、比率ｚ／ｙが０．２〜１２の範囲にあるように表すことができる。なお、ＺｎＯに近い組成とＩｎ２Ｏ３に近い組成で結晶質を示す。また、アモルファス酸化物が、ＩｎxＧａ1-x酸化物（０≦ｘ≦１）、ＩｎxＺｎ1-x酸化物（０．２≦ｘ≦１）、ＩｎxＳｎ1-x酸化物（０．８≦ｘ≦１）、Ｉｎx（Ｚｎ，Ｓｎ）1-x酸化物（０．１５≦ｘ≦１）から選ばれるいずれかのアモルファス酸化物であってもよい。
【００４７】
本発明では、ＩｎＧａＺｎＯ系半導体膜（ＩＧＺＯ半導体膜）を好ましく挙げることができる。また、このＩＧＺＯ半導体膜には、必要に応じて、Ａｌ、Ｆｅ、Ｓｎ等を構成元素として加えたものであってもよい。
【００４８】
ＩＭＺＯ半導体膜１３がアモルファスであるか否かは、測定対象となるＩＭＺＯ半導体膜に入射角度０．５°程度の低入射角によるＸ線回折を行った場合に、結晶質の存在を示す明瞭な回折ピークが検出されないこと、すなわち所謂ハローパターンが見られることで確認できる。そうしたハローパターンは、微結晶状態のＩＭＺＯ半導体膜でも見られるので、このＩＭＺＯ半導体膜１３には、そのような微結晶状態のＩＭＺＯ半導体膜も含まれるものとする。
【００４９】
ＩＭＺＯ半導体膜１３の形成は、半導体材料の種類や導電基材１の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、成膜手段としてＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。なお、スパッタリングで成膜する場合におけるスパッタリングターゲットしては、所定のスパッタリング条件下で目的の成膜組成が得られるように調整されたスパッタリングターゲットを用いることが好ましい。通常、目的とする成膜組成と同じ組成のスパッタリングターゲットが好ましく用いられる。ＩＭＺＯ半導体膜１３の厚さは、成膜条件によって任意に設計されるために一概には言えないが、通常１０〜１５０ｎｍの範囲内であることが好ましく、１５〜５０ｎｍの範囲内であることがより好ましい。
【００５０】
所定パターンのＩＭＺＯ半導体膜１３の形成工程では、(i)ゲート絶縁膜１２を覆う全面にＩＭＺＯ半導体膜１３を形成し、次いで、全面に形成されたＩＭＺＯ半導体膜１３をフォトレジストを用いたパターニング（露光、現像、エッチング）し、所定のパターンに加工する方法、又は、(ii)ゲート絶縁膜１２を覆う全面にＩＭＺＯ半導体膜１３を形成し、さらにそのＩＭＺＯ半導体膜１３を覆う全面にパッシベーション膜（図示しない）を形成し、次いで、パッシベーション膜をフォトレジスト法にて所定パターンにパターニング（露光、現像、エッチング）し、パターニングされたパッシベーション膜をマスクにしてＩＭＺＯ半導体膜１３をパターニング（エッチング）し、所定のパターンに加工する方法、のいずれかを適用できる。
【００５１】
ここで用いるパッシベーション膜は、液状にしたシリカ（ＳｉＯ２の水和物）やポリイミド樹脂等のパッシベーション膜用材料を塗布法で成膜し、その後にレジストを用いてパターニングすることができる。また、感光性を有するパッシベーション膜用材料を塗布法で成膜し、その後に露光現像して所定パターンのパッシベーション膜を形成してもよい。こうしたパッシベーション膜の厚さは、通常、０．１〜３μｍ程度である。
【００５２】
次に、図６（Ｅ１）（Ｅ２）に示すように、ソース・ドレイン電極１４，１５と、第２電極２３と、データ線４２とを設ける。ソース・ドレイン電極１４，１５は、ＩＭＺＯ半導体膜１３上に所定パターンで設け、第２電極２３は、誘電体膜２２上の前記第１電極２１に対向する上方に設け、データ線４２はソース又はドレイン電極１４に接続する態様で設ける。これらは同一材料で同時に設けられる。図６（Ｅ１）では、データ線４２とソース電極１４とが繋がっており、ソース電極１５と第２電極２３とが繋がっている。データ線４２は、画素の周囲に前記ゲート線４１と直交するように設けられる。
【００５３】
ソース・ドレイン電極１４，１５、第２電極２３及びデータ線４２（これらを「ソース・ドレイン電極等」という。）を構成する電極材料は、金属の配線材料であれば特に限定されず、Ａｌ、Ｗ、Ｔａ、Ｍｏ、Ｃｒ、Ｔｉ、Ｃｕ、Ａｕ、ＡｌＭｇ、ＭｏＷ、ＭｏＮｂ等の金属材料、ＩＴＯ（インジウム錫オキサイド）、酸化インジウム、ＩＺＯ（インジウム亜鉛オキサイド）、ＳｎＯ２、ＺｎＯ等の透明導電膜を挙げることができる。また、所望の導電性を有するものであれば、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような導電性高分子等であってもよい。半導体膜１３としてＩＧＺＯ半導体膜を形成した場合には、そのＩＧＺＯ半導体膜１３とのオーミック接触が考慮されて選択され、例えば、Ｔｉ、Ａｇ、Ｍｏ、ＭｏＷ等の金属膜が好ましい。
【００５４】
ソース・ドレイン電極等の形成は、電極材料の種類や導電基材１の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、金属膜や透明導電膜でソース・ドレイン電極等を形成する場合には、成膜手段としてＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。ソース・ドレイン電極等の厚さは、通常、０．１〜０．３μｍ程度である。
【００５５】
ＩＭＺＯ半導体膜１３上にパッシベーション膜（図示しない）を形成した場合（図示していない）には、ソース・ドレイン電極等の形成に先立って、ＩＭＺＯ半導体膜１３のチャネル領域以外のパッシベーション膜にコンタクトホールを形成してもよい。こうしたパッシベーション膜は、ＩＭＺＯ半導体膜１３のチャネル領域を保護しつつ、コンタクトホール部にソース電極接続部とドレイン電極接続部とを形成するために設けられる。コンタクトホールを有するパッシベーション膜を設けた後には、通常、活性化処理が行われる。この活性化処理により、コンタクトホール部で露出したＩＭＺＯ半導体膜１３の導電性を高めてソース電極接続部及びドレイン電極接続部とすることができる。導電性を高めたソース電極接続部及びドレイン電極接続部にソース・ドレイン電極１４，１５をそれぞれパターン成膜すると、ソース電極接続部及びドレイン電極接続部それぞれに対するソース・ドレイン電極１４，１５のオーミック抵抗を低減することができる。
【００５６】
本発明においては、第２電極２３は、第１開口部５の断面視上方には設けられていない。そのため、表面粗さの大きい導電基材１（金属基材等）を適用した場合であっても、その第１開口部５において、導電基材１の表面粗さを第１電極２１が引き継ぎ、その結果、その第１電極２１上の第１絶縁膜２の耐圧性が低下して短絡が生じ易い等の問題を防ぐことができる。なお、このとき、断面視上方とは、第１開口部５の周縁端部上に少なくとも架からないことであり、好ましくは、第２電極２３は第１開口部５の周縁よりも１０μｍ以上外側に設けられることが好ましい。
【００５７】
第２電極２３は、ソース電極１４又はドレイン電極１５と連続して設けられるが、その第２電極２３は、後述する第２絶縁膜１８の第２開口部３２を介して画素電極３０に接続する。つまり、ソース電極１４又はドレイン電極１５からの画像電極へのＯＮ／ＯＦＦ電圧信号を伝達又は中継する機能も併せ持つ。
【００５８】
データ線４２は、導電基材１の周縁部にまで延び、その周縁部では、フレキシブルプリント配線板（図示しない）と接続するための取出電極となる。取出電極は、開口部（図示しない）で露出しており、フレキシブルプリント配線板を介して外部回路に接続される。
【００５９】
（第２絶縁膜及び第２開口部の形成工程）
次に、図７（Ｆ１）（Ｆ２）及び図８（Ｇ１）（Ｇ２）に示すように、薄膜トランジスタ１０及び保持容量２０を覆う第２絶縁膜１８を形成するとともに、第２電極２３上の第２絶縁膜１８に所定パターンの開口部（第２開口部３２）を形成する。
【００６０】
第２絶縁膜１８は、少なくとも層間絶縁膜１７を有する。層間絶縁膜１７は、薄膜トランジスタ１０及び保持容量２０の各電極（ソース・ドレイン電極１４，１５、第２電極２３、ゲート線４１、データ線４２等）と、後述の画素電極３０との間の寄生容量の低減に有効である。ここで、「少なくとも」としたのは、必要に応じて他の絶縁膜を併せて設けてもよいことを意味し、具体的には、薄膜トランジスタ１０を保護するための保護膜１６を挙げることができ、そうした保護膜１６は特に半導体膜１３として酸化物半導体膜を採用した場合に好ましく設けられる。したがって、第２絶縁膜１８は、少なくとも層間絶縁膜１７を有し、さらに保護膜１６等の他の絶縁膜を有していてもよい。ここでは、図示のように、保護膜１６を設けた例で説明する。
【００６１】
先ず、図７（Ｆ１）（Ｆ２）に示すように、薄膜トランジスタ１０及び保持容量２０のソース・ドレイン電極等を覆うように保護膜１６を形成する。保護膜１６は、薄膜トランジスタ１０を保護するように作用する膜である。保護膜１６を設けることにより、薄膜トランジスタ１０の動作が雰囲気（例えば、水分、真空、温度）による影響を受けず、雰囲気の変化による不安定動作が生じずに、安定に動作させることができるという効果が得られる。したがって、保護膜１６は、薄膜トランジスタ１０の基本構造が形成された後にその全体を覆うように設けられている。
【００６２】
保護膜１６の形成材料としては、少なくとも１種の金属元素を含む金属酸化物、金属窒化物、金属炭化物、金属酸窒化物等を挙げることができる。金属としては、ケイ素、アルミニウム等が好ましく、具体的には、金属酸化物としては、ＳｉＯ２、Ａｌ２Ｏ３等を挙げることができ、金属窒化物としては、ＳｉｘＮｙ、ＡｌＮ等を挙げることができ、金属炭化物としては、ＳｉＣ、ＴｉＣ等を挙げることができ、金属酸窒化物としては、ＳｉＯＮ、ＳｉＡｌＯＮ等を挙げることができる。中でも、ＳｉＯ２からなる保護膜が好ましい。
【００６３】
保護膜１６の形成方法としては、スパッタリング法、抵抗加熱蒸着法、レーザー蒸着法、電子ビーム蒸着法、化学気相成長法（ＣＶＤ法）等を挙げることができる。保護膜１６の厚さは、成膜条件によって任意に設計されるために一概には言えないが、通常１０ｎｍ以上２００ｎｍ以下の範囲内であることが好ましく、５０ｎｍ以上１５０ｎｍ以下の範囲内であることがより好ましい。
【００６４】
保護膜１６を形成した後は、半導体膜１３の種類によっては必要に応じて熱処理することが好ましい。例えば半導体膜１３としてＩＭＺＯ半導体膜１３を成膜した場合には、熱処理より、ＩＭＺＯ半導体膜１３の半導体特性を高めることができる。例えば、ドレイン電流のＯＮ／ＯＦＦ比を少なくとも１０５以上に大きくすることができる。なお、この熱処理は、パッシベーション膜（図示しない）がＩＭＺＯ半導体膜１３上に設けられていた態様で施してもよい。
【００６５】
ＩＭＺＯ半導体膜１３を設けた場合に熱処理が効果的な理由は以下のとおりである。すなわち、ＩＭＺＯ半導体膜１３上へのソース・ドレイン電極１４，１５の形成工程において、スパッタリング時又はプラズマＣＶＤ時のプラズマ、保護膜１６の形成工程でのスパッタリング時又はプラズマＣＶＤ時のプラズマ等により、ＩＭＺＯ半導体膜１３は大きなダメージを受ける。具体的には、特にプラズマによって、ＩＭＺＯ半導体膜１３の酸化物に欠陥が生じて導体化（電気導電性が高くなる）し、半導体特性が低下する。そのため、ＩＭＺＯ半導体膜１３上に保護膜１６を形成した後に熱処理を施すことによって、導体化して半導体特性が著しく低下したＩＭＺＯ半導体膜１３の特性を向上させることができる。このような効果が生じる理由としては、おそらく、上記した特定種の保護膜１６をＩＭＺＯ半導体膜１３上に積層して熱処理を施すことにより、その熱処理時に原子状水素が生じ、その原子状水素がＩＭＺＯ半導体膜１３中に生じた欠陥を終端したためと考えられる。欠陥部分の終端により、プラズマダメージによって導体化したＩＭＺＯ半導体膜１３の半導体特性を回復させたものと推察される。
【００６６】
この場合の熱処理温度としては、１００〜５００℃の範囲を挙げることができる。金属基材のように耐熱性基材を用いた場合には２５０〜５００℃、好ましくは２５０〜３５０℃の高めの温度でも問題ないが、樹脂層を含む導電基材１を用いた場合には１００℃〜２００℃の範囲が好ましい。熱処理は、窒素ガス雰囲気、酸化性ガス雰囲気及び水蒸気雰囲気のいずれかの雰囲気中で行うことが好ましい。酸化性ガス雰囲気中での熱処理では、雰囲気ガス圧が０．０１気圧〜１気圧の範囲であることが好ましい。また、水蒸気雰囲気中での熱処理では、水蒸気圧が１気圧〜２０気圧の範囲であることが好ましく、５気圧〜１５気圧の高圧水蒸気雰囲気であることが特に好ましい。高圧水蒸気雰囲気中での熱処理は、上記のＩＭＺＯ半導体膜１３の半導体特性を高めることができるとともに、ゲート絶縁膜１４の界面準位や絶縁特性を向上させることができるので好ましい。
【００６７】
次に、保護膜１６を全面に設け、必要に応じて熱処理等を施した後は、図７（Ｆ１）（Ｆ２）に示すように、保護膜１６に所定パターンの第２開口部３２を形成する。この第２開口部３２は、第２電極２３と後述する画素電極３０とを接続する箇所である。図示の例では、第２開口部３２は第１開口部５とは、画素対角の最も離れた箇所に設けられている。第２開口部３２の形成は、一般的なフォトリソグラフィで行うことができる。なお、保護膜１６は通常、全面に設けた後にパターニングするが、必要な箇所に選択的に設けたものであってもよい。
【００６８】
次に、図８（Ｇ１）（Ｇ２）に示すように、第２開口部３２が設けられた保護膜１６を覆うように層間絶縁膜１７を形成する。層間絶縁膜１７は、薄膜トランジスタ１０、ゲート線及びソース線と、前記画素電極との間の寄生容量の低減に有効であり、そうした層間絶縁膜１７の形成材料としては特に限定されず、各種のものを用いることができる。一例としては、透明アクリレート樹脂（新日本製鉄化学株式会社製、Ｖ２５９）等を挙げることができる。層間絶縁膜１７の形成方法としては、スピンコートやダイコート等の各種の塗布法が好ましく適用され、形成された層間絶縁膜１７の厚さは、寄生容量低減の観点から、４〜５０μｍと比較的厚いことが好ましく、２〜５μｍがより好ましい。
【００６９】
次に、層間絶縁膜１７を全面に設けた後は、図８（Ｇ１）（Ｇ２）に示すように、層間絶縁膜１７に所定パターンの第４開口部３４を形成する。この第４開口部３４は、第２開口部３２と同じ箇所に設ける。その箇所は、第２電極２３と後述する画素電極３０とを接続する箇所である。第４開口部３４の形成は、一般的なフォトリソグラフィで行うことができる。なお、層間絶縁膜１７は保護膜１６と同様、通常、全面に設けた後にパターニングするが、必要な箇所に選択的に設けたものであってもよい。
【００７０】
こうして、図示の例では、保護膜１６と層間絶縁膜１７とからなる第２絶縁膜１８を、画素電極３０に接続する開口部（第２開口部３２及び第４開口部３４）を有した態様で形成する。
【００７１】
（画素電極の形成工程）
次に、図９（Ｈ１）（Ｈ２）に示すように、開口部（第２開口部３２及び第４開口部３４）を介して第２電極２３に接続する画素電極３０を、薄膜トランジスタ１０と保持容量２０を覆うように形成する。画素電極３０は、通常、全面に設けた後にフォトリソグラフィでパターニングするが、必要な箇所に選択的に設けたものであってもよい。画素電極３０の形成材料としては、Ａｌ、Ｔｉ、Ａｇ、ＩＴＯ（インジウム錫酸化物）、ＩＺＯ（インジウム亜鉛酸化物）等を挙げることができる。画素電極３０の形成方法としては、ＤＣマグネトロンスパッタリング法等が好ましく適用され、形成された画素電極３０の厚さは、０．１〜０．３μｍが好ましい。
【００７２】
［第２実施形態］
次に、図１０に示すトップゲートボトムコンタクト型の薄膜トランジスタを有するＡＭ型駆動基板５０Ｂの製造工程を図１１〜図１８に基づいて説明する。図１０に示すＡＭ型駆動基板５０Ｂを構成するトップゲートボトムコンタクト型の薄膜トランジスタ１０は、導電基材１上の第１絶縁膜２の上に所定領域（チャネル領域となる領域）を開けて離間して設けられた所定パターンのソース・ドレイン電極１４，１５と、ソース・ドレイン電極１４，１５間の前記所定領域を埋めるとともにソース・ドレイン電極１４，１５を跨ぐように設けられた所定パターンの半導体膜１３と、それら（ソース・ドレイン電極１４，１５及び半導体膜１３）を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上であって半導体膜１３の上方に設けられたゲート電極１１とを有している。こうした第２実施形態のＡＭ型駆動基板５０Ｂの構成要素は、基本的には上記第１実施形態の場合と同様であるので、同一の符号を用い、随時説明を省略する。
【００７３】
導電基材１及びその導電基材１上に設けられる第１絶縁膜２は、上記第１実施形態の場合と同様にして準備する。その他は第１実施形態と同様である。
【００７４】
次に、図１１（Ａ１）（Ａ２）に示すように、第１絶縁膜２に所定パターンの開口部（第１開口部５）を形成する。その他は第１実施形態と同様である。
【００７５】
次に、図１２（Ｂ１）（Ｂ２）〜図１５（Ｅ１）（Ｅ２）に示すように、第１絶縁膜２上に薄膜トランジスタ１０及び保持容量２０を面内方向に形成するとともに、その形成過程で、導電基材１と保持容量２０を構成する第１電極２１とを第１開口部５で接続する。
【００７６】
詳しくは、図１２（Ｂ１）（Ｂ２）に示すように、第１絶縁膜２上に、ソース・ドレイン電極１４，１５と、データ線４２と、第２電極２３とを形成する。ソース・ドレイン電極１４，１５は薄膜トランジスタ１０の構成要素であり、第２電極２３は保持容量２０の構成要素である。データ線４２は、ソース・ドレイン電極１４，１５に電圧信号を供給する配線であり、ＡＭ型駆動基板５０Ｂの周縁部でフレキシブルプリント配線板（図示しない）等を介して外部回路に接続されている。ソース・ドレイン電極１４，１５、データ線４２及び第２電極２３（以下、「ソース・ドレイン電極等」ともいう。）は、第１絶縁膜２と第１開口部５を覆う全面に金属膜を成膜し、その後にパターニングしてそれぞれ所定のパターンで形成される。したがって、これらは同一材料で同時に形成される。また、ソース・ドレイン電極等の形成材料、形成手段及びその厚さは、上記第１実施形態の場合と同様である。
【００７７】
第２電極２３は、第１絶縁膜２上に設けられており、第１開口部５の断面視上方には設けられていない。そのため、表面粗さの大きい導電基材１（金属基材等）を適用した場合であっても、平坦化膜として好ましく作用する第１絶縁膜２を介して設けられているので、導電基材１の表面粗さに基づいた短絡等の問題を防ぐことができる。なお、このとき、断面視上方とは、第１開口部５の周縁端部上に少なくとも架からないことであり、好ましくは、第２電極２３は第１開口部５の周縁よりも１０μｍ以上外側に設けられることが好ましい。
【００７８】
また、第２電極２３は、ソース電極１４又はドレイン電極１５と連続して設けられるが、その第２電極２３は、後述する第２絶縁膜１８の第２開口部３２を介して画素電極３０に接続する。つまり、ソース電極１４又はドレイン電極１５からの画像電極へのＯＮ／ＯＦＦ電圧信号を伝達又は中継する機能も併せ持つ。
【００７９】
次に、図１３（Ｃ１）（Ｃ２）に示すように、所定パターンの半導体膜１３をソース・ドレイン電極１４，１５間を跨ぐように形成する。半導体膜１３の形成材料、形成手段及び厚さ等については上記第１実施形態の場合と同様である。
【００８０】
次に、図１４（Ｄ１）（Ｄ２）に示すように、半導体膜１３、ソース・ドレイン電極１４，１５、第２電極２３及び第１開口部５を覆う全面に絶縁膜１２，２２を形成し、その後、第１開口部５上の絶縁膜を除去して第４開口部３４を形成するとともに、その第４開口部３４とは異なる箇所であって後述する第１電極２１を設けない箇所の絶縁膜２２を除去して第３開口部３３を形成する。この絶縁膜１２，２２は、薄膜トランジスタ１０ではゲート絶縁膜１２として機能し、保持容量２０では誘電体膜２２として機能する。また、データ線４２上では通常の絶縁膜として機能する。絶縁膜１２，２２の形成材料、形成手段及びその厚さ等は上記第１実施形態の場合と同様である。
【００８１】
なお、第１実施形態と同様、絶縁膜１２，２２は全面を覆うように設けることが好ましいが、必要な箇所にパターン形成したものであってもよい。絶縁膜１２，２２を全面に設けた場合にはフォトリソグラフィでパターニングするが、その際、フレキシブルプリント配線板（図示しない）と接続するための取出電極部を開口部（図示しない）として開口する。この開口部は、ＡＭ型駆動基板５０の周縁部に設け、データ線４２の端部がその開口部で露出して、フレキシブルプリント配線板に接続できるようになっている。露出したデータ線４２は、フレキシブルプリント配線板を介して外部回路に接続される。
【００８２】
半導体膜１３上に設けられるゲート絶縁膜１２は、上記第１実施形態と同様、半導体膜１３の保護膜としても作用する。そのため、このゲート絶縁膜１２は、上記第１実施形態の保護膜としての機能を併用できる材質であることが好ましい。そうしたゲート絶縁膜１２としては、上記保護膜１６の形成材料として挙げられる金属酸化物、金属窒化物、金属炭化物、金属酸窒化物等を挙げることができる。また、上記第１実施形態の場合と同様、必要に応じて熱処理することが好ましく、その結果、半導体膜１３に対し、第１実施形態の場合と同様、半導体特性を向上させることができる。
【００８３】
次に、図１５（Ｅ１）（Ｅ２）に示すように、絶縁膜１２，２２上に、ゲート電極１１とゲート線４１と第１電極２１とを形成する。ゲート電極１１は薄膜トランジスタ１０の構成要素であり、第１電極２１は保持容量２０の構成要素である。ゲート線４１は、ゲート電極１１に電圧信号を供給する配線であり、ＡＭ型駆動基板５０Ａの周縁部でフレキシブルプリント配線板（図示しない）等を介して外部回路に接続されている。ゲート電極１１、ゲート線４１及び第１電極２１（以下、「ゲート電極等」ともいう。）は、絶縁膜１２，２２と第１開口部５及び第４開口部３４とを覆う全面に金属膜を成膜し、その後にパターニングしてそれぞれ所定のパターンで形成される。したがって、これらは同一材料で同時に形成される。
【００８４】
第１電極２１は、第１開口部５及び第４開口部３４を介して導電基材１に電気的に接続する。また、第１電極２１は、第３開口部３３上には設けない。具体的には、第１電極２１は第３開口部３３の周縁よりも１０μｍ以上外側に設けられることが好ましい。なお、ゲート電極等の形成材料、形成手段及びその厚さ等は上記第１実施形態の場合と同様である。
【００８５】
次に、図１６（Ｆ１）（Ｆ２）に示すように、薄膜トランジスタ１０及び保持容量２０を覆う第２絶縁膜１８を形成し、その後、図１７（Ｇ１）（Ｇ２）に示すように、絶縁膜２２の第３開口部３３上に所定パターンの開口部（第２開口部３２）を形成する。
【００８６】
第２絶縁膜１８は、少なくとも層間絶縁膜１７を有するものである。なお、上記第１実施形態の場合のような保護膜は上記ゲート絶縁膜１２で代用可能であるので必ずしも設ける必要はない。層間絶縁膜１７は、薄膜トランジスタ１０及び保持容量２０の各電極（ゲート電極１１、第１電極２１、ゲート線４１等）と、後述の画素電極３０との間の寄生容量の低減に有効である。層間絶縁膜１７の形成材料、形成手段及びその厚さ、さらに層間絶縁膜１７への第２開口部３２の開口手段等は、上記第１実施形態と同様である。
【００８７】
次に、図１８（Ｈ１）（Ｈ２）に示すように、層間絶縁膜１７の第２開口部３２及び絶縁膜２２の第３開口部３３を介して第２電極２３に接続する画素電極３０を、薄膜トランジスタ１０と保持容量２０を覆うように形成する。画素電極３０は、通常、全面に設けた後にフォトリソグラフィでパターニングするが、必要な箇所に選択的に設けたものであってもよい。画素電極３０の形成材料、形成手段及びその厚さ等は、上記第１実施形態と同様である。
【００８８】
［第３実施形態］
ボトムゲートボトムコンタクト型の薄膜トランジスタを有するＡＭ型駆動基板５０Ｃは、半導体膜１３とソース・ドレイン電極１４，１５及び第２電極２３との形成順が第１実施形態の場合と逆であるだけであり、それ以外は上記第１実施形態と同様である。そのため、上記第１実施形態と同様に製造できる。図１９のＡＭ型駆動基板５０Ｃを構成するボトムゲートボトムコンタクト型の薄膜トランジスタ１０は、導電基材１上の第１絶縁膜２の上に設けられた所定パターンのゲート電極１１と、ゲート電極１１を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上の中央部（チャネル領域）を開けて離間して設けられたソース・ドレイン電極１４，１５と、ゲート絶縁膜１２上であってゲート電極１１の上方にソース・ドレイン電極１４，１５間を跨ぐように設けられた所定パターンの半導体膜１３と、それら全体を覆う保護膜１６とを有している。
【００８９】
［第４実施形態］
トップゲートトップコンタクト型の薄膜トランジスタを有するＡＭ型駆動基板５０Ｄは、半導体膜１３とソース・ドレイン電極１４，１５及び第２電極２３との形成順が第２実施形態の場合と逆であるだけであり、それ以外は上記第２実施形態と同様である。そのため、上記第２実施形態と同様に製造できる。図２０のＡＭ型駆動基板５０Ｄを構成するトップゲートトップコンタクト型の薄膜トランジスタ１０は、導電基材１上の第１絶縁膜２の上に設けられた所定パターンの半導体膜１３と、半導体膜１３の中央の所定領域（チャネル領域となる領域）を開けて離間して設けられた所定パターンのソース・ドレイン電極１４，１５と、半導体膜１３及びソース・ドレイン電極１４，１５を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上であって半導体膜１３の上方に設けられたゲート電極１１とを有している。
【００９０】
以上、第１〜第４実施形態に示すように、本発明に係るＡＭ型駆動基板５０Ａ〜５０Ｄの製造方法によれば、導電基材１と保持容量２０を構成する第１電極２１とを電気的に接続して第１電極２１への電流供給を導電基材１が担うよういに構成した。そのため、従来のようにデータ線４２又はゲート線４１と交差するコモン線を設ける必要がなく、その結果、データ線４２又はゲート線４１の寄生容量も増加することがなく、消費電力を低減することができる。また、この製造方法で作製したＡＭ型駆動基板５０は、データ線４２又はゲート線４１とコモン線との交差部がないので、絶縁不良が発生し難く、歩留まりの低下を防ぐことができる。したがって、本発明で製造したＡＭ型駆動基板５０Ａ〜５０Ｄを電子ペーパー等の表示装置に適用すれば、消費電力を小さくでき、歩留まりを向上させることができる。
【００９１】
［表示装置］
本発明に係る表示装置８０は、図２１に示すように、上記した本発明に係るＡＭ型駆動基板５０と、そのＡＭ型駆動基板５０が有する画素電極３０上に配置された表示層８１と、その表示層８１上に配置された対向電極８２と、その対向電極８２上に配置された透明基材８３とを有する。こうした構成からなる表示装置は、消費電力を小さくでき、歩留まりを向上させることができるＡＭ型駆動基板５０を備えるので、省エネで品質安定のよい表示装置とすることができる。特にフレキシブル性のある電子ペーパーとして有効である。ここで、ＡＭ型駆動基板５０については、記述したので省略する。
【００９２】
表示層８１は、例えば電子ペーパーの表示層や有機ＥＬ層を好ましく挙げることができる。特に電子ペーパーの表示層としては、マイクロカプセル電気泳動方式で用いるマイクロカプセル電気泳動層、ツイストボール方式で用いるツイストボール層、トナーディスプレイ方式で用いる帯電粒子を有した空気層、等を挙げることができる。この表示層は、薄膜トランジスタ１０及び保持容量２０からのＮ／ＯＦＦ信号を画素電極３０から供給することによって、各画素に対応した表示層８１をＯＮ／ＯＦＦさせて画像を表示する。この表示層は、後述する対向電極８２上に設けられてＡＭ型駆動基板５０に貼り合わされたものであってもよいし、ＡＭ型駆動基板５０上に設けられて対向電極８２に貼り合わされたものであってもよい。
【００９３】
対向電極８２は、例えばＩＴＯ、ＩＺＯ等の透明導電膜を好ましく挙げることができる。対向電極８２の成膜手段としては、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法等を適用できる。その厚さは、通常、０．０５〜０．３μｍ程度である。この対向電極８２は、通常、後述の透明基材８３に設けられている。対向電極８２は、その上に表示層８１を設けて前記ＡＭ型駆動基板５０に貼り合わせてもよいし、表示層８１が設けられたＡＭ型駆動基板５０に貼り合わされたものであってもよい。
【００９４】
透明基材８３は、例えば、ガラス、石英、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリメタクリレート、ポリメチルメタクリレート、ポリメチルアクリレート、ポリエステル、ポリカーボネート等を挙げることができる。透明基材８３の厚さは、得られる表示装置８０にフレキシブル性を持たせるか否かによっても異なり特に限定されないが、例えばフレキシブルな電子ペーパーとする場合には、厚さ５〜３００μｍのプラスチック基板が好ましく用いられる。
【００９５】
こうした表示装置８０によれば、消費電力を小さくでき、歩留まりを向上させることができるアクティブマトリクス型駆動基板を備えるので、省エネで品質安定のよい表示装置とすることができる。特にフレキシブル性のある電子ペーパーとして有効である。
【符号の説明】
【００９６】
１  導電基材
２  第１絶縁膜
３  単位画素
５  開口部（第１開口部）
６  開口部（第５開口部）
１０  薄膜トランジスタ
１１  ゲート電極
１２  ゲート絶縁膜（絶縁膜）
１３  半導体膜
１４，１５  ソース・ドレイン電極
１６  保護膜
１７  層間絶縁膜
１８  第２絶縁膜
１９  取出電極
２０  保持容量
２１  第１電極
２２  誘電体膜
２３  第２電極
３０  画素電極
３２  開口部（第２開口部）
３３  開口部（第３開口部）
３４  開口部（第４開口部）
４１  ゲート線
４２  データ線
５０  アクティブマトリクス型駆動基板
５０Ａ  ボトムゲートトップコンタクト型
５０Ｂ  トップゲートボトムコンタクト型
５０Ｃ  ボトムゲートボトムコンタクト型
５０Ｄ  トップゲートトップコンタクト型
８０  表示装置（電子ペーパー）
８１  表示層（マイクロカプセル電気泳動層）
８２  対向電極
８３  透明基材
【００９７】
１００  アクティブマトリクス型駆動基板
１０１  金属基材
１０２  平坦化層
１０３  単位画素
１１０  薄膜トランジスタ
１１１  ゲート電極
１１２  ゲート絶縁膜
１１３  半導体膜
１１４，１１５  ソース・ドレイン電極
１１６  保護膜
１１７  層間絶縁膜
１２０  保持容量
１２１  第１電極
１２２  誘電体膜
１２３  第２電極
１３０  画素電極
１３１  開口部
１４１  ゲート線
１４２  データ線
１４３  コモン線
【図１】
0005505032.tif 000002
【図２】
0005505032.tif 000003
【図３】
0005505032.tif 000004
【図４】
0005505032.tif 000005
【図５】
0005505032.tif 000006
【図６】
0005505032.tif 000007
【図７】
0005505032.tif 000008
【図８】
0005505032.tif 000009
【図９】
0005505032.tif 000010
【図１０】
0005505032.tif 000011
【図１１】
0005505032.tif 000012
【図１２】
0005505032.tif 000013
【図１３】
0005505032.tif 000014
【図１４】
0005505032.tif 000015
【図１５】
0005505032.tif 000016
【図１６】
0005505032.tif 000017
【図１７】
0005505032.tif 000018
【図１８】
0005505032.tif 000019
【図１９】
0005505032.tif 000020
【図２０】
0005505032.tif 000021
【図２１】
0005505032.tif 000022
【図２２】
0005505032.tif 000023
【図２３】
0005505032.tif 000024