(57)【特許請求の範囲】
【請求項１】
複数の半導体スイッチング素子を駆動する複数のゲート駆動回路を基板上に有するゲート駆動装置であって、前記複数のゲート駆動回路のうちの任意の上アーム用のゲート駆動回路と、当該上アーム用のゲート駆動回路に最も近接する下アーム用のゲート駆動回路は、互いに制御する相を異にするゲート駆動装置。
【請求項２】
前記複数のゲート駆動回路は基板の片面に実装されている請求項１に記載のゲート駆動装置。
【請求項３】
前記複数のゲート駆動回路は基板の両面に実装されている請求項１に記載のゲート駆動装置。
【請求項４】
前記基板は、実装する前記ゲート駆動回路の間にスリットを設けている請求項２又は請求項３に記載のゲート駆動装置。
【請求項５】
前記基板は、複数に分割されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載のゲート駆動装置。
【請求項６】
前記ゲート駆動回路は、前記半導体スイッチング素子毎に構成される請求項１乃至請求項５のいずれか１項に記載のゲート駆動装置。
【請求項７】
前記半導体スイッチング素子は、ワイドバンドギャップ半導体によって形成されている請求項１乃至請求項６のいずれか１項に記載のゲート駆動装置。
【請求項８】
前記ワイドバンドギャップ半導体は、炭化珪素又は窒化ガリウム系材料又はダイヤモンドである請求項７に記載のゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体スイッチング素子を駆動するゲート駆動装置に関するものであり、特に半導体スイッチング素子を高信頼にスイッチングできるゲート駆動回路の配置に関するものである。
【背景技術】
【０００２】
近年、機器の小型化の要求は強くなってきており、機器に搭載される回路基板用の設置スペースも減少している。これにより回路は高密度に集積される。
例えば、電力変換器であるインバータには半導体スイッチング素子が用いられているが、素子は複数で一つのパッケージ（モジュール）になっていることが多い。
一つのモジュールに２素子（上アームと下アーム）が封入されている場合、これらの素子を駆動するそれぞれの回路は、互いに絶縁を確保しながらも近接して配置される場合が多く、上下アーム用の回路をセットにしてモジュールの数だけ並べられている。これによりモジュールと駆動回路をセットにして集積しやすくなり、機器全体の小型化につなげることも可能となる（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−８１３０９号公報（第１７頁、図３）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
インバータなどの電力変換器においては、変換器を構成する半導体スイッチング素子の高速（高周波）スイッチング化が進められている。
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）のみならず、特にＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を半導体スイッチング素子に用いることでその傾向は顕著となっている。
【０００５】
その中でもＳｉＣ−ＭＯＳＦＥＴ（Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ−ＭＯＳＦＥＴ）は大電力領域での高速（高周波）スイッチングが可能で、実用化が進められている。
一般に、回路が動作すると回路からは動作に伴う電磁ノイズが発生する。このノイズは回路を介して伝搬される伝導ノイズや空間を介して伝搬される放射（輻射）ノイズといった形態で、発生源から周辺に伝搬される。
【０００６】
ノイズの発生は回路の動作が高速（高周波）であるほど顕著となり易い。また、他の回路や機器類は、ノイズの発生源から近距離にあるほどノイズの影響を大きく受け易い。
小型化された電力変換器は、内部回路が密集し、これらの回路を高速（高周波）で動作させる代表的なアプリケーションの一つであるといえる。
【０００７】
上述のような特性から、電力変換器の複数の回路で発生したノイズが近傍の他の回路へ互いに伝搬し合うことで誤動作したり、正常な制御信号にノイズが重畳されることによって半導体スイッチの誤オンが発生し、その結果として半導体スイッチング素子の短絡破壊に至るというような問題があった。
【０００８】
特に半導体スイッチング素子にＳｉＣ−ＭＯＳＦＥＴを用いた場合、その素子特性から従来のＳｉ−ＭＯＳＦＥＴと比較してノイズで誤オンする可能性が更に高くなってしまう問題があった。
また、ノイズを低減するにはフィルタやシールドといった追加構成が必要で、対策にはコスト増加を伴うという問題があった。
【０００９】
本発明は、このような課題を解決するためになされたものであり、高密度なゲート駆動回路の集積をしながらも低コストで、ノイズによるゲート駆動回路の誤動作を防止し、あるいは、正常な制御信号にノイズが重畳されることで半導体スイッチング素子が短絡破壊される確率を低下させることができるゲート駆動装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係るゲート駆動装置は、複数の半導体スイッチング素子を駆動する複数のゲート駆動回路を基板上に有するゲート駆動装置であって、前記複数のゲート駆動回路のうちの任意の上アーム用のゲート駆動回路と、当該上アーム用のゲート駆動回路に最も近接する下アーム用のゲート駆動回路は、互いに制御する相を異にすることを特徴とするものである。
【発明の効果】
【００１１】
この発明に係るゲート駆動装置は、
任意の上アーム用のゲート駆動回路と、当該上アーム用のゲート駆動回路に最も近接する下アーム用のゲート駆動回路は、互いに制御する相を異にすることを特徴とするものなので、同一相の上下アームを制御するゲート駆動回路同士を隣接させない様に配置することで、ゲート駆動装置の大型化とコストの増加を伴わずに、ノイズによる半導体スイッチング素子の誤動作を防止し、素子が短絡破壊に至る確率を低下させることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１に係るゲート駆動装置の概略構成図である。
【図２】図１における制御信号の例を示した模式図である。
【図３】図２における制御信号の配置を入れ替えて示した模式図である。
【図４】本発明の実施の形態２に係るゲート駆動装置の概略構成図である。
【図５】本発明の実施の形態２に係るゲート駆動装置の変形例の概略構成図である。
【図６】本発明の実施の形態３に係るゲート駆動装置の概略構成図である。
【図７】従来のゲート駆動装置の回路の例を示した概略構成図である。
【図８】従来のゲート駆動装置の概略構成図である。
【図９】図８の各ゲート駆動回路における制御信号の例を示した模式図である。
【発明を実施するための形態】
【００１３】
実施の形態１．
本実施の形態に係るゲート駆動装置の発明の説明に先立ち、一般的な従来のゲート駆動回路の配置と、ゲート駆動回路から発生するノイズの影響について説明する。
図７は、一般的な三相インバータ回路の例を示している。ここでは半導体スイッチング素子としてＩＧＢＴを用い、制御端子（ＵＰ，ＵＮ，ＶＰ，ＶＮ，ＷＰ，ＷＮ）には制御回路で生成されたＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御信号が入力されている。
【００１４】
図８は、ＩＧＢＴが封入された３つのモジュール２〜モジュール４と、基板５上に配設されたゲート駆動回路６〜ゲート駆動回路１１で構成されるゲート駆動装置１の概略構成図である。モジュール２〜４にはＩＧＢＴが２素子ずつ封入され一相分の上下アームを構成し、ゲート駆動回路６〜１１はＩＧＢＴ毎に構成されている。
ここではモジュール２がＵ相用、モジュール３がＶ相用、モジュール４がＷ相用（以下同様）として説明する。
ゲート駆動回路６〜ゲート駆動回路１１はモジュールごとに上下アーム用がセットで配置されている。ここで、ゲート駆動回路６は、モジュール２のハイサイド用ゲート駆動回路であり、ゲート駆動回路９はモジュール２のローサイド用ゲート駆動回路である。
また、ゲート駆動回路７は、モジュール３のハイサイド用ゲート駆動回路であり、ゲート駆動回路１０はモジュール３のローサイド用ゲート駆動回路である。同様にゲート駆動回路８は、モジュール４のハイサイド用ゲート駆動回路であり、ゲート駆動回路１１はモジュール４のローサイド用ゲート駆動回路である。（以下の説明において同様とする。）
【００１５】
一般に、制御回路で発生するノイズは、制御回路を流れる電流や印加されている電圧の変化量が大きい場合に発生し易い。これは制御信号がローからハイ、ハイからローに切り替わるタイミングに相当する。すなわち、このタイミングでノイズが発生し制御信号にもこのノイズが重畳されることとなる。
また、ノイズは、ノイズ源に近い程大きく重畳される。
図９は、ＩＧＢＴの制御端子に伝達される制御信号を模式的に示しており、ハードスイッチングになりやすい制御信号の立ち上がり時に着目した図である。
近接して配置されている同相の制御回路の制御信号には、信号の変化時に発生するノイズが互いに出ている。
【００１６】
Ｕ相を例に説明する。制御端子ＵＰ（Ｕ相ハイサイド）の制御信号変化により制御端子ＵＮの制御信号に重畳したノイズがＩＧＢＴの閾値電圧を超過すると、本来はオフ状態である下アームのＩＧＢＴは誤動作してオンとなってしまう（図９楕円で示す部分）。このとき上アームのＩＧＢＴはオンになっているため、上下アームともオン状態となって短絡し、両ＩＧＢＴは破壊に至る。制御端子ＵＮの信号変化時についても同様であり、Ｖ相とＷ相においても同様となる。
【００１７】
このように、従来の一般的なゲート駆動回路の配置では制御信号が変化するたびに同相の制御信号にノイズが重畳されてアーム短絡する可能性が生じてしまうため、物理的に制御回路を離すなどの対策を採用していた。
そこで、実装面積を増大させること無しにノイズの重畳からアーム短絡へ至る確率を低下させるゲート駆動装置が求められていたのである。
【００１８】
図１は、この発明の実施の形態１に係るゲート駆動装置を示す概略構成図である。図１において、ゲート駆動装置１０１は、モジュール２〜モジュール４を駆動する基板５上に設けられたゲート駆動回路６〜ゲート駆動回路１１を備える。各モジュールには２個の半導体スイッチング素子を内蔵して一相の上下アームを構成する。
ここで、Ｕ相用のモジュール２を駆動するのはゲート駆動回路６とゲート駆動回路９、Ｖ相用のモジュール３を駆動するのはゲート駆動回路７とゲート駆動回路１０、Ｗ相用のモジュール４を駆動するのはゲート駆動回路８とゲート駆動回路１１である。つまり、Ｕ相ハイサイドのゲート駆動回路６の最も近傍にはＷ相ローサイドのゲート駆動回路１１が、Ｖ相ハイサイドのゲート駆動回路７の最も近傍にはＵ相ローサイドのゲート駆動回路９が、Ｗ相ハイサイドのゲート駆動回路８の最も近傍にはＶ相ローサイドのゲート駆動回路１０が位置している。
【００１９】
このようなゲート駆動回路の構成の下に、図７に示した一般的な三相インバータ回路をＰＷＭ制御で駆動する場合、図２に示すように、各半導体素子に対する制御信号には、最も近傍に配置されたゲート駆動回路からのノイズが大きく重畳され易い。
図２に示す各制御信号の波形を相ごとに並べ替えたものが図３である。
【００２０】
図３から、以下の状況が読み取れる。（なお以下においてＵ、Ｖ、Ｗは「相」を、Ｐ、Ｎは「ハイサイド」、「ローサイド」を表す）
時刻ｔ１において、ＵＰの制御信号にはＷＮの制御信号立ち上がりによるノイズが重畳されており、ＵＮの状態によっては上下アーム短絡の可能性がある。
時刻ｔ２において、ＷＮの制御信号にはＵＰの制御信号立ち上がりによるノイズが重畳されているが、同相の上アームＷＰはオフであり上下アーム短絡はしない。
時刻ｔ３において、ＷＰの制御信号にはＶＮの制御信号立ち上がりによるノイズが重畳されており、ＷＮの状態によっては上下アーム短絡の可能性がある。
時刻ｔ４において、ＶＮの制御信号にはＷＰの制御信号立ち上がりによるノイズが重畳されているが、同相の上アームＶＰはオフであり上下アーム短絡はしない。
時刻ｔ５において、ＶＰの制御信号にはＵＮの制御信号立ち上がりによるノイズが重畳されており、ＶＮの状態によっては上下アーム短絡の可能性がある。
時刻ｔ６において、ＵＮの制御信号にはＶＰの制御信号立ち上がりによるノイズが重畳されているが、同相の上アームＵＰはオフであり上下アーム短絡はしない。
これにより同相のハイサイドとローサイドが同時にオンしてアーム短絡する確率を、図９に示す従来のゲート駆動装置における制御信号波形の場合と比較して半減させる効果がある。
【００２１】
このように、同相のハイサイドとローサイドのゲート駆動回路が最も近傍に位置しない様に基板上に配置することで、部品の追加や基板寸法の拡張を伴わずに、ノイズに起因して半導体スイッチング素子が破壊される確率を低下させる機能を備えたゲート駆動装置を得ることができる。
【００２２】
実施の形態２．
以下この発明の実施の形態２に係るゲート駆動装置を、実施の形態１と異なる部分を中心に説明する。
機器を小型化する場合、内蔵する基板の小型化が要求される。このとき、基板上の部品の実装密度を向上させる、あるいは、部品を小型化するといった手段とともに部品を基板両面に実装する方法が有効である。ここで、ゲート駆動回路を基板両面に実装する構成を本発明の実施の形態２とする。
図４は、実施の形態２に係るゲート駆動装置の概略構成図である。なお、図４では、図１と同じものは同じ符号で示しており、ここではその説明を省略するとともに、図１との相違点のみを説明する。
図４における図１との相違点は、複数のゲート駆動回路を基板両面に分散実装したことにある。
【００２３】
このような基板を挟んだ構成においても、各ゲート駆動回路相互間の距離を勘案して、実施の形態１と同様に各ゲート駆動回路を配置する。
本実施の形態２におけるゲート駆動装置１０２は、ハイサイドとローサイドのゲート駆動回路が最も近傍に位置しないように実装することで実施の形態１と同様の効果があるのに加えて、ゲート駆動回路を基板表裏両面に実装することで基板の表面積を縮小でき、ゲート駆動装置全体を小型化し、低コスト化することができるという効果がある。
【００２４】
このように、同相のハイサイドとローサイドのゲート駆動回路が最も近傍に位置しない様に基板両面に配置することで、ノイズに起因して半導体スイッチング素子が破壊される確率を低下させるとともに、機器を小型化する機能を備えたゲート駆動装置を得ることができる。
【００２５】
なお、上記実施の形態２においてゲート駆動回路を、回路が制御する素子単位で基板両面のいずれかに実装したが、図５に示すように一つのゲート駆動回路７を７ａ、７ｂに分割して基板の両面に実装配置しても実施の形態１と同様の効果を得られる。
【００２６】
実施の形態３．
以下この発明の実施の３に係るゲート駆動装置を、実施の形態１と異なる部分を中心に説明する。
ハイサイドとローサイドのゲート駆動回路はそれぞれ基準電位が異なるため、互いに絶縁する必要がある。従って、上述の実施の形態１や実施の形態２では、各ゲート駆動回路は一定以上の間隔を空けて配置していた。
また、回路間の絶縁耐圧は回路間の基板沿面距離で決まるのであるが、一般に基板沿面の絶縁耐圧は空気の絶縁耐圧と比較して小さい。つまり、空気絶縁を用いれば回路を更に高密度に配置でき、小型化が可能となる。
そこで、ゲート駆動回路を実装する基板を分割した構成を実施の形態３とする。
【００２７】
図６は、実施の形態３に係るゲート駆動装置の概略構成図である。図６では、図１と同じものは同じ符号で示しており、ここではその説明を省略するとともに、図１との相違点のみを説明する。
図６における図１との相違点は、ゲート駆動回路を実装する基板を分割したことにある。図６に示すようにゲート駆動装置１０４は、分割した３枚の基板１５〜基板１７の表裏に１つずつ実装した６つのゲート駆動回路を有する。
このような構成において、各基板を挟んで対するゲート駆動回路同士が最も近傍に位置することから、実施の形態１で述べたルール、すなわち、同相のハイサイドとローサイドのゲート駆動回路が最も近傍に位置しないように実装配置する。
これにより、ゲート駆動装置１０４は、実施の形態１と同様の効果があるのに加えて、ゲート駆動回路を分割して基板両面に実装することで絶縁距離を短縮して基板の面積を縮小でき、ゲート駆動装置の小型化と低コスト化を可能とする効果がある。
【００２８】
また、ノイズに起因して半導体スイッチング素子が破壊される確率を低下させるとともに、機器を小型化する機能を備えたゲート駆動装置を得ることができる。
なお、実施の形態３において、空気の高い絶縁耐圧を利用して、回路間にスリットを設けることで基板を分割すること無く基板沿面距離を長くし、ゲート駆動回路間の距離をその分短縮して装置の小型化をすることも可能であることは言うまでもない。
また、ゲート駆動回路を実施の形態１のように、全ての駆動回路を基板片面に実装しても良い。
【００２９】
上記実施の形態１から実施の形態３において、説明を簡単にするためノイズ源をゲート駆動回路とし、その回路同士の距離からゲート駆動回路の配置を定めているが、ノイズ源が明確に示される場合においてはゲート駆動回路の配置を定める基準はそのノイズ源からの距離であることは言うまでもない。
また、各相を構成するモジュールは一つのパッケージになっていても良く、その形状などを限定するものではない。また、回路例として２レベル三相インバータを示したが、３レベルなどのマルチレベル、単相や６相などの多相、チョッパ回路などの電力変換器にも本発明が適用可能であることは言うまでもない。
【００３０】
なお、半導体スイッチング素子は従来の珪素によって形成されたものでも良いし、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成しても良い。ワイドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。
特に半導体スイッチング素子にＳｉＣ−ＭＯＳＦＥＴを用いた場合、その素子特性から従来のＳｉ−ＭＯＳＦＥＴと比較してノイズで誤オンする可能性が更に高くなってしまう可能性があるが、本発明の駆動回路を適用することによって、正常な制御信号にノイズが重畳されることで、半導体スイッチング素子が短絡破壊される確率を低下させることができる。
【００３１】
このようなワイドバンドギャップ半導体によって形成された半導体スイッチング素子は、耐電圧性が高く、許容電流密度も高いため、半導体スイッチング素子の小型化が可能であり、これらの素子を組み込んだ半導体モジュールの一層の小型化が可能となる。
【００３２】
また、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので半導体モジュールの一層の小型化が可能になる。
【００３３】
更に電力損失が低いため、スイッチング素子の高効率化が可能であり、半導体モジュールの高効率化が可能になる。
【符号の説明】
【００３４】
１０１，１０２，１０４  ゲート駆動装置、２，３，４  モジュール、
５，１５，１６，１７  基板、
６，７，７ａ，７ｂ，８，９，１０，１１  ゲート駆動回路。
【図１】
0005500553.tif 000002
【図２】
0005500553.tif 000003
【図３】
0005500553.tif 000004
【図４】
0005500553.tif 000005
【図５】
0005500553.tif 000006
【図６】
0005500553.tif 000007
【図７】
0005500553.tif 000008
【図８】
0005500553.tif 000009
【図９】
0005500553.tif 000010