(57)【特許請求の範囲】
【請求項１】
入射光量に応じた信号電荷を発生し、前記信号電荷を蓄積するフォトダイオードが複数形成され、表面に前記フォトダイオードを制御する配線層が形成されるとともに、裏面から前記フォトダイオードに光が入射される素子基板と、
前記素子基板の前記裏面に設けられ、前記フォトダイオードの動作制御のタイミングに応じた電圧が印加されることにより、前記素子基板の前記裏面近傍のポテンシャルを変調する裏面電極と、
前記素子基板に設けられ、前記裏面電極に正電圧が印加されたときに前記素子基板の前記裏面近傍に形成される電子反転層と前記信号電荷を蓄積する前記フォトダイオードとを、単調に変化するポテンシャル勾配にて連結し、前記電子反転層に流入した前記信号電荷を排出する電荷排出路と、を備える固体撮像装置。
【請求項２】
前記裏面電極には、前記フォトダイオードが光の入射を受けて前記信号電荷を蓄積する蓄積期間に正電圧が印加され、前記フォトダイオードが前記信号電荷を蓄積する蓄積領域と分離して、前記素子基板の前記裏面近傍に電子反転層を形成する請求項１に記載の固体撮像装置。
【請求項３】
前記裏面電極には、前記フォトダイオードが光の入射を受けて前記信号電荷を蓄積する蓄積期間に負電圧が印加され、前記素子基板の前記裏面近傍にホール蓄積層を形成する請求項１に記載の固体撮像装置。
【請求項４】
前記裏面電極には、前記信号電荷を破棄するリセット期間に正電圧が印加され、前記フォトダイオードと連結するように、前記素子基板の前記裏面近傍に電子反転層を形成する請求項１に記載の固体撮像装置。
【請求項５】
前記裏面電極には、前記信号電荷を破棄するリセット期間に正電圧と負電圧が交互に印加される請求項１に記載の固体撮像装置。
【請求項６】
前記裏面電極は、複数の前記フォトダイオードを覆うように一様に設けられている請求項１に記載の固体撮像装置。
【請求項７】
前記裏面電極として、複数の前記フォトダイオードを分離する素子分離領域上に設けられた第１電極と、前記各フォトダイオード上に設けられた第２電極とを備え、
前記第１電極は前記フォトダイオードの動作に応じた電圧が印加され、前記素子分離領域の近傍のポテンシャルを前記フォトダイオードの動作に応じて変調し、
前記第２電極は前記フォトダイオード上の前記裏面近傍にホール蓄積層を形成する請求項１に記載の固体撮像装置。
【請求項８】
前記第２電極は、負電圧が印加されることにより、前記フォトダイオード上の前記裏面近傍にホール蓄積層を形成する請求項７に記載の固体撮像装置。
【請求項９】
前記第１電極及び前記第２電極は、前記フォトダイオードの配列の列方向に沿って設けられている請求項７に記載の固体撮像装置。
【請求項１０】
前記裏面電極は、複数の前記フォトダイオードを分離する素子分離領域上に設けられ、
前記フォトダイオード上には、分極により前記フォトダイオードの前記裏面近傍にホール蓄積層を形成する強誘電体薄膜を備える請求項１に記載の固体撮像装置。
【請求項１１】
前記裏面電極は、複数の前記フォトダイオードを分離する素子分離領域上に設けられ、
前記フォトダイオード上には、固定電荷が注入された誘電体薄膜を備え、
前記誘電体薄膜は、前記固定電荷によって前記フォトダイオード上の前記裏面近傍にホール蓄積層を形成する請求項１に記載の固体撮像装置。
【請求項１２】
前記裏面電極は、前記フォトダイオードの行毎に設けられ、各々に電圧が印加される複数の個別電極を備える請求項１に記載の固体撮像装置。
【請求項１３】
各々の前記個別電極に印加する電圧を調節して、前記電子反転層に流入した前記信号電荷を、前記フォトダイオードの列方向に転送する請求項１２に記載の固体撮像装置。
【請求項１４】
前記個別電極には所定の正電圧を印加して、前記フォトダイオードと連結するように前記電子反転層を形成することにより、前記信号電荷を前記電子反転層に流入させ、前記電子反転層によって前記信号電荷を転送する請求項１３に記載の固体撮像装置。
【請求項１５】
前記電子反転層によって前記信号電荷を転送するときに、複数の前記フォトダイオードから取得した前記信号電荷を加算する請求項１４に記載の固体撮像装置。
【請求項１６】
前記裏面電極は、前記フォトダイオード上に開口が位置するように、複数の前記フォトダイオードを分離する素子分離領域上に網目状に設けられている請求項１に記載の固体撮像装置。
【請求項１７】
前記裏面電極は、前記フォトダイオードの列毎または行毎に分離して設けられた複数の個別電極を備える請求項１６に記載の固体撮像装置。
【請求項１８】
前記裏面電極は遮光材料からなる請求項１６に記載の固体撮像装置。
【請求項１９】
前記フォトダイオードが配列された画素部の周囲に、当該固体撮像装置の動作を制御する周辺回路を備え、
前記周辺回路に対応する前記裏面に、第２の裏面電極が設けられている請求項１に記載の固体撮像装置。
【請求項２０】
前記第２の裏面電極は、表面のデジタル回路領域とアナログ回路領域とに分けて設けられている請求項１９に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子基板の裏面から光を照射する裏面照射型の固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、デジタルカメラ等に搭載する固体撮像装置として、ＣＭＯＳ型が知られている。ＣＭＯＳ型固体撮像装置（以下、単に固体撮像装置という）は、表面にフォトダイオード（以下、ＰＤという）を形成したシリコンの基板（素子基板）上に、ＰＤを制御する電極や配線等からなる配線層が設けられ、さらに配線層上にカラーフィルタやマイクロレンズ等が配置される。したがって、被写体からの光はマイクロレンズやカラーフィルタを通過した後、多層に重なる金属配線の間を通ってＰＤに入射する。このような、いわゆる表面照射型撮像装置では、金属配線によって開口率が制限されてしまう。また、表面照射の撮像装置では、高画素化により個々の画素が小さくなると、電極や配線を重ねて設けなければならないことから、配線層がより深化せざるを得ず、開口率が低下してしまうことになる。【０００３】
こうしたことから、近年では、高画素化しても配線層によって開口率が低下しない裏面照射型の撮像装置が採用されるようになってきている。裏面照射型撮像装置は、光の入射方向から見てＰＤの背面にトランジスタや多層配線層を設けた撮像装置であり、入射光はＰＤが設けられた素子基板の裏面から入射され、マイクロレンズやカラーフィルタを通過した後、多層金属配線に妨げられることなくＰＤに到達する。【０００４】
裏面照射型撮像装置では、光電変換領域となるシリコンと、裏面（光の入射面）に設けられた絶縁膜との界面準位によって暗電流や白キズが発生しノイズの原因になる。このため、裏面照射型撮像装置では、この界面にホールを蓄積する方法を用いることで、これらのノイズを抑制している。【０００５】
素子基板の裏面近傍である裏面側シリコン−絶縁層界面にホールを蓄積する方法は、複数知られている。例えば、裏面側シリコン−絶縁層界面にホウ素等のアクセプターをドーピングする方法が知られている。【０００６】
また、裏面側の絶縁膜上に透明電極を設け、この透明電極に負電圧を印加することによって裏面側シリコン−絶縁層界面にホールを蓄積させる方法が知られている（特許文献１−３）。同様に、裏面側絶縁膜上にＭＯＳ半導体では、ゲートリーク電流を抑制するためにゲート絶縁膜として利用するｈｉｇｈ−ｋ膜（高い比誘電率を持つ絶縁膜）として知られているＨｆＯ２等の強誘電体薄膜を設け、これを加熱して分極させることにより、裏面側シリコン−絶縁層界面にホールを蓄積するようにしたものや、紫外線の照射や電界の印加により固定電子を注入した誘電体薄膜（窒化シリコン膜）を設けたものも知られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２６１６３８号公報
【特許文献２】特開２００７−２５８６８４号公報
【特許文献３】特開２００９−２７８１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
裏面照射型撮像装置は、素子基板の裏面近傍である裏面側シリコン−絶縁層界面にホールを蓄積することにより、ノイズとなる不要な電荷を排出する。しかし、裏面照射型撮像装置では、高画素化にともなって、別の問題が生じる。すなわち、強い入射光によって画素の電荷蓄積容量を超え、隣接画素に電荷が溢れて画像劣化を引き起こすことがあり、この不要な電荷の排出先を大面積にて確保することが困難である。【０００９】
表面照射型撮像装置で、例えば、表面にＰＤを形成する素子基板としてｎ型素子基板を用いるものは、いわゆる縦型オーバーフロードレイン構造が形成され、裏面側の大面積ｎ型素子基板に不要な電荷を排出することができる。しかし、裏面照射型撮像装置では、過剰な電荷は、正電位が印加された一部分の表面側小面積のｎ＋領域に排出される。しかし、この面（表面）にはゲート電極や配線等が設けられ、ｎ＋領域を拡大するのは、微細画素になればなるほど困難になるとともに、さらに、光の入射面は電荷蓄積のためｐ型半導体である必要があり、また、薄型化のための縦型オーバーフロードレイン構造を形成することはできない。【００１０】
以上のように、高画素化が進んでいないものであれば、各画素からｎ＋領域への経路を十分な大きさで形成することができるが、高画素化が進むと、ｎ＋領域への経路を十分な大きさで確保することが難しくなっているとともに、裏面照射型撮像装置では特有であるが、裏面側をｐ型シリコンで形成する必要があり、電荷排出用にｎ型素子基板を利用できない。【００１１】
こうしたことから、高画素化が進んだ裏面照射型撮像装置では、オーバーフロードレイン構造の形成が困難であり、不要電荷の排出先を確保することが難しい。【００１２】
加えて、特許文献１−３のように、裏面側シリコン−絶縁層界面にホールを蓄積する場合、裏面近傍（特に、シリコン−絶縁層界面）には一定の電位が一様に印加されるので、裏面近傍やフォトダイオード（光電変換領域）のポテンシャル分布は一定であり、時間的な変化を伴わない。このため、単眼３Ｄ素子（１つの撮像部で立体視用の画像を得る撮像装置）を用いて、２Ｄ撮影と３Ｄ撮影の切り替えを行なったり、３Ｄ撮影での視差角度を調整したい場合には、光電変換領域のポテンシャルを変調することが必要であるが、特許文献１−３の素子では対応できない。【００１３】
本発明は、不要電荷の排出先の確保と、３Ｄ撮影時の視差角度の調節とを可能にすることができる裏面照射型撮像装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の固体撮像装置は、素子基板、裏面電極、電荷排出路を備える。素子基板は、入射光量に応じた信号電荷を発生し、信号電荷を蓄積するフォトダイオードが複数形成されている。そして、表面にフォトダイオードを制御する配線層が形成されるとともに、裏面からフォトダイオードに光が入射される。裏面電極は、素子基板の裏面に設けられ、フォトダイオードの動作制御のタイミングに応じた電圧が印加されることにより、素子基板の裏面近傍のポテンシャルを変調する。電荷排出路は、素子基板に設けられ、裏面電極に正電圧が印加されたときに素子基板の裏面近傍に形成される電子反転層と信号電荷を蓄積する領域とが単調に変化するポテンシャル勾配にて連結されることにより、電子反転層に流入した電荷を排出する。電子反転層は、キャリアとしての電子が存在した場合には、ｐ型シリコン裏面近傍に形成される反転層に類似するものであり、電子に対するポテンシャルが深い部分である。【００１５】
上記目的を達成するために、本発明の固体撮像装置は、素子基板、裏面電極、電荷排出路を備える。素子基板は、入射光量に応じた信号電荷を発生し、信号電荷を蓄積するフォトダイオードが複数形成されている。そして、表面にフォトダイオードを制御する配線層が形成されるとともに、裏面からフォトダイオードに光が入射される。裏面電極は、素子基板の裏面に設けられ、フォトダイオードの動作制御のタイミングに応じた電圧が印加されることにより、素子基板の裏面近傍のポテンシャルを変調する。電荷排出路は、素子基板に設けられ、裏面電極に正電圧が印加されたときに素子基板の裏面近傍に形成される電子反転層と信号電荷を蓄積するフォトダイオードとを、単調に変化するポテンシャル勾配にて連結し、電子反転層に流入した信号電荷を排出する。電子反転層は、キャリアとしての電子が存在した場合には、ｐ型シリコン裏面近傍に形成される反転層に類似するものであり、電子に対するポテンシャルが深い部分である。
【００１６】
裏面電極には、フォトダイオードが光の入射を受けて信号電荷を蓄積する蓄積期間に負電圧が印加されることが好ましい。これにより、素子基板の裏面近傍にホール蓄積層が形成される。【００１７】
裏面電極には、信号電荷を破棄するリセット期間に正電圧が印加されることが好ましい。これにより、フォトダイオードが信号電荷を蓄積する蓄積領域と連結するように、素子基板の裏面近傍に電子反転層が形成される。【００１８】
裏面電極には、信号電荷を破棄するリセット期間に正電圧が印加されることが好ましい。これにより、フォトダイオードと連結するように、素子基板の裏面近傍に電子反転層が形成される。
【００１９】
裏面電極は、複数のフォトダイオードを覆うように、一様に設けられていることが好ましい。【００２０】
裏面電極として、複数のフォトダイオードを分離する素子分離領域上に設けられた第１電極と、フォトダイオード上に設けられた第２電極とを備えることが好ましい。そして、第１電極はフォトダイオードの動作に応じた電圧が印加し、素子分離領域の近傍のポテンシャルをフォトダイオードの動作に応じて変調する。第２電極はフォトダイオード上の裏面近傍にホール蓄積層を形成する。【００２１】
第２電極は、負電圧が印加されることが好ましい。これにより、フォトダイオード上の裏面近傍にホール蓄積層が形成される。【００２２】
第２電極は、負電圧が印加されることが好ましい。これにより、フォトダイオード上の裏面近傍にホール蓄積層が形成される。また、第１電極及び第２電極は、フォトダイオードの配列の列方向に沿って設けられていることが好ましい。
【００２３】
裏面電極は、複数のフォトダイオードを分離する素子分離領域上に設けられ、フォトダイオード上には、分極によりフォトダイオードの裏面近傍にホール蓄積層を形成する強誘電体薄膜を備えることが好ましい。
【００２４】
裏面電極は、複数のフォトダイオードを分離する素子分離領域上に設けられ、フォトダイオード上には、固定電荷が注入された誘電体薄膜を備えることが好ましい。誘電体薄膜は、固定電荷によってフォトダイオード上の裏面近傍にホール蓄積層を形成する。
【００２６】
この場合、各々の個別電極に印加する電圧を調節して、電子反転層に流入した電荷を、フォトダイオードの列方向に転送しても良い。【００２７】
この場合、各々の個別電極に印加する電圧を調節して、電子反転層に流入した信号電荷を、フォトダイオードの列方向に転送しても良い。
【００２８】
裏面電極には所定の正電圧を印加して、フォトダイオードと連結するように電子反転層を形成することが好ましい。これにより、信号電荷は電子反転層に流入し、電子反転層によって信号電荷が転送される。
【００２９】
裏面電極は、フォトダイオード上に開口が位置するように、複数のフォトダイオードを分離する素子分離領域上に網目状に設けられていることが好ましい。【００３０】
裏面電極は、フォトダイオードの列毎または行毎に分離して設けられた複数の個別電極を備えることが好ましい。この場合、裏面電極は、遮光材料からなることが好ましい。【００３１】
フォトダイオードが配列された画素部の周囲に、固体撮像装置の動作を制御する周辺回路を備え、周辺回路に対応する裏面に、第２の裏面電極が設けられていることが好ましい。【００３２】
第２の裏面電極は、表面のデジタル回路領域とアナログ回路領域とに分けて設けられていることが好ましい。【００３３】
本発明の固体撮像装置の製造方法は、絶縁膜形成工程、成膜工程、ＭＯＳ構造形成工程、素子形成工程、配線層形成工程を備える。絶縁膜形成工程では、シリコン基板上に絶縁膜を形成する。成膜工程では、絶縁膜上に不純物をドープしたアモルファスシリコンを成膜する。ＭＯＳ構造形成工程では、アモルファスシリコンを成膜したシリコン基板に熱処理を施す。これにより、アモルファスシリコンを多結晶シリコン化し、表面にＭＯＳ構造が形成される。素子形成工程では、フォトダイオードを、ＭＯＳ構造を有するシリコン基板の光入射面と反対側に形成する。配線層形成工程では、さらにフォトダイオードを制御する配線層を、ＭＯＳ構造を有するシリコン基板の光入射面と反対側に形成する。
【図面の簡単な説明】
【００３５】
【図１】本発明の撮像装置の構成を模式的に示す断面図である。
【図２】撮像装置の構成を示す説明図である。
【図３】裏面電極によって形成されるポテンシャルの例を示す説明図である。
【図４】撮像装置の動作と裏面電極に印加する電圧の例を示す説明図である。
【図５】蓄積期間において、裏面電極に負電圧を印加する動作態様を示す説明図である。
【図６】リセット期間において、裏面電極に正電圧と負電圧を交互に印加する動作態様を示す説明図である。
【図７】絶縁膜形成工程を示す断面図である。
【図８】成膜工程を示す断面図である。
【図９】ＭＯＳ構造形成工程を示す断面図である。
【図１０】イオン注入工程を示す断面図である。
【図１１】第１支持基板貼合工程を示す断面図である。
【図１２】分割工程を示す断面図である。
【図１３】素子形成工程を示す断面図である。
【図１４】配線層形成工程及び第２支持基板接合工程を示す断面図である。
【図１５】第１支持基板除去工程を示す断面図である。
【図１６】配線接続工程と、その後のカラーフィルタ形成工程及びマイクロレンズ形成工程を示す断面図である。
【図１７】第２実施形態の撮像装置の構成を示す断面図である。
【図１８】第２実施形態の撮像装置の画素配列を示す説明図である。
【図１９】第２実施形態の裏面電極の態様を示す説明図である。
【図２０】第２実施形態の撮像装置の動作態様を示す説明図である。
【図２１】強誘電体薄膜を裏面電極として用いる変形例の断面図である。
【図２２】変形例の裏面電極の態様を示す説明図である。
【図２３】変形例の動作態様を示す説明図である。
【図２４】第３実施形態の撮像装置の構成を示す断面図である。
【図２５】第３実施形態の裏面電極の態様を示す説明図である。
【図２６】裏面電極で電荷を転送するための態様を示す説明図である。
【図２７】裏面電極で各画素の電荷を区別して転送する変形例を示す説明図である。
【図２８】裏面電極で電荷を転送する変形例を示す説明図である。
【図２９】裏面電極の他の態様を示す説明図である。
【図３０】裏面電極の他の態様を示す説明図である。
【図３１】裏面電極の他の態様を示す説明図である。
【図３２】裏面電極の他の態様を示す説明図である。
【図３３】周辺回路等に対応して裏面電極を設ける例を示す説明図である。
【図３４】周辺回路等に対応して裏面電極を設ける例を示す説明図である。
【発明を実施するための形態】
【００３６】
［第１実施形態］
図１に示すように、撮像装置１０は、裏面照射型撮像装置であり、配線層１３、素子基板１４、裏面電極１５、カラーフィルタ１６、マイクロレンズ１７等を備える。配線層１３、素子基板１４、カラーフィルタ１６、マイクロレンズ１７は、この順に支持基板４９（図１６参照）上に積層される。支持基板は、後述するように例えばシリコン基板からなる。
【００３７】
配線層１３は、ＰＤ２１による信号電荷の蓄積や信号電荷の読み出しを制御するゲート電極２２や、ＰＤ２１から取得される信号を増幅回路等に導くための配線２３が、層間絶縁膜２４を介して積層されている。また、配線層１３は、素子基板１４との界面に絶縁膜２４ａを有し、ゲート電極２２は絶縁膜２４ａ上に設けられる。表面照射型撮像装置にならって、ＰＤ２１に対して配線層１３が設けられた側を撮像装置１０の表面とすると、支持基板が撮像装置１０の最表面にあり、配線層１３は、その下層に設けられる。また、撮像装置１０の最裏面にはマイクロレンズ１７が設けられる。被写体からの入射光は、裏面側から撮像装置１０に入射される。
【００３８】
素子基板１４は、ＰＤ２１やフローティングディフュージョンＦＤ、リセットドレインＲＤ、各種ＭＯＳトランジスタ等が形成されるシリコン基板であり、これら素子側表面に配線層１３が設けられる。配線層１３のゲート電極２２や配線２３は、ＰＤ２１やフローティングディフュージョンＦＤ，リセットドレインＲＤの位置等に応じて形成される。ＰＤ２１の周囲には、素子分離領域２５が形成される。通常、素子分離領域２５は、ｐ＋層で形成されるが、撮像装置１０の場合、表面側ではｐ＋層で形成され、裏面側ではｐ層により素子分離領域２５が形成される。これは、後述する電子反転層３８を形成しやすくするためである。また、素子基板１４の最裏面には、ＳｉＯ２からなる絶縁層２６が形成される。１個の画素３１には、１つのＰＤ２１が含まれる。
【００３９】
ＰＤ２１は、光電変換により、入射光量に応じた量の信号電荷を発生し、発生した信号電荷は、概ねｎ−層に形成されるポテンシャルの井戸に蓄積される。ＰＤ２１による信号電荷の蓄積は、露光量等に応じた所定の信号電荷蓄積期間に行われる。ＰＤ２１の信号電荷は、ゲート電極２２による制御により、フローティングディフュージョン（ＦＤ）に移動され、配線２３を通じて電圧に変換されるとともに、アンプトランジスタ（図示しない）により増幅され、撮像信号として読み出される。また、信号電荷に応じた撮像信号が出力されると、不要になった信号電荷は、ゲート電極２２の制御によって、フローティングディフュージョン（ＦＤ）から電源電圧ＶＤＤが印加されたリセットドレイン（ＲＤ）に排出される。
【００４０】
裏面電極１５は、素子基板１４の裏面側表面である絶縁層２６上に設けられた透明電極であり、例えば、ＩＴＯ（酸化インジウムスズ）膜や多結晶シリコン等からなる。裏面電極１５は、素子基板１４のシリコンと絶縁層２６とによってＭＯＳ構造を形成する。裏面電極１５には、撮像装置１０の動作タイミングや入射光量に応じた電圧φＢＧ（図２参照）が印加される。これにより裏面電極１５は、素子基板１４のシリコンと絶縁層２６の界面に電子反転層やホール蓄積層を形成する。また、裏面電極１５上には、ＳｉＯ２等からなる絶縁層２７が形成される。
【００４１】
カラーフィルタ１６は、例えばＢＧＲ３色の色セグメントを有する原色のカラーフィルタであり、マイクロレンズ１７から入射し、ＰＤ２１に到達する光をＢＧＲの何れかの色に制限する。カラーフィルタ１６は、絶縁層２７上に設けられ、撮像装置１０では１個のＰＤ２１に１つの色セグメントが対応するように設けられている。
【００４２】
マイクロレンズ１７は、入射光をそれぞれ対応する位置に設けられたＰＤ２１に集光させる。マイクロレンズ１７は、光の入射面である撮像装置１０の最裏面に、各ＰＤ２１に対応するように複数設けられる。
【００４３】
図２に示すように、画素３１は、例えば、正方格子状の配列を４５度傾けたいわゆるハニカム配列となるように複数設けられ、カラーフィルタ１６は、緑色（Ｇ）画素数が赤色（Ｒ）画素数及び青色（Ｂ）画素数の２倍となっている。
【００４４】
また、撮像装置１０は、画素３１が配列された画素部に隣接して、ｎ＋拡散層３２を備える。ｎ＋拡散層３２は、素子基板１４内に設けられ、電源電圧（ＶＤＤ）が印加される。ｎ＋拡散層３２は、電荷（電子）を排出する排出路であり、裏面電極１５に正電圧が印加されることによって素子基板１４のシリコンと絶縁層２６の界面に形成される電子反転層（後述）と結合される。これにより、各画素から電子反転層に流入した電荷が排出される。
【００４５】
裏面電極１５は、画素部３１とｎ＋拡散層３２を覆うように一面に一様に設けられ、電圧φＢＧがパルス印加される。裏面電極１５に印加される電圧φＢＧは可変となっており、裏面電極１５に印加される電圧φＢＧの正負や大きさは、蓄積期間、読出期間、リセット等の各種動作タイミングや露光量等に応じて決定される。
【００４６】
図３に示すように、裏面電極１５に４種類の電圧φＢＧ１〜４が印加されるとする。電圧φＢＧ１〜φＢＧ３は正電圧であり、各電圧の大小関係は、φＢＧ１＞φＢＧ２＞φＢＧ３＞０とする。一方、電圧φＢＧ４は負電位（φＢＧ４＜０）とする。裏面電極１５に正電圧φＢＧ１〜φＢＧ３が印加されると、素子基板１４のシリコンと絶縁層２６の界面（裏面近傍に位置しており、以下、シリコン−絶縁層界面という）３７には、電子に対するポテンシャルの深い部分３８が形成される。この電子に対するポテンシャルの深い部分３８は、キャリアとしての電子が存在した場合には、ｐ型シリコン裏面近傍に形成される反転層に類似していることから、以下では電子に対するポテンシャルの深い層３８を電子反転層３８という。電子反転層３８の電子密度、あるいはポテンシャル深さは、裏面電極１５に印加される正電圧φＢＧの大きさに応じて異なり、印加される正電圧φＢＧが大きいほど大きくなる。
【００４７】
例えば、裏面電極１５に正電圧φＢＧ３によって形成される電子反転層３８は浅く、電圧に応じたポテンシャル障壁によって、ＰＤ２１のｎ−領域近傍に形成されるポテンシャルの井戸（以下、蓄積層という）３６と分離形成される。このため、裏面電極１５に正電圧φＢＧ３を印加した状態でＰＤ２１に光が入射すると、ＰＤ２１で発生する信号電荷（電子）は蓄積層３６に蓄積される。一方、光の入射とは無関係にシリコン−絶縁層界面３７で発生する暗電流は、電子反転層３８に流入する。また、入射光強度が強すぎる場合に、蓄積層３６の蓄積容量を超えて発生した余剰の信号電荷は、電子反転層３８との間のポテンシャル障壁を乗り越え、電子反転層３８に流入する。
【００４８】
素子分離領域２５の裏面側がｐ層で形成されているので、正電圧φＢＧが大きい場合、電子反転層３８は、素子分離領域２５においてもＰＤ２１上の部分とほぼ同様の電子反転層が連続して形成される。また、前述のように裏面電極１５がｎ＋拡散層３２上にまで設けられている。このため、電子反転層３８は、複数の画素３１にまたがって連続的に形成され、単調に変化するポテンシャル勾配によってｎ＋拡散層３２に連結される。したがって、上述のように電子反転層３８に流入した信号電荷は、電子反転層３８を通じてｎ＋拡散層３２に排出される。
【００４９】
裏面電極１５に、より大きい正電圧φＢＧ２が印加されると、電子反転層３８はより深くなるが、電子反転層３８は正電圧φＢＧ２に応じたポテンシャル障壁によって蓄積層３６に対して分離して形成される。したがって、裏面電極１５に正電圧φＢＧ２が印加された場合も、ＰＤ２１で発生する信号電荷は蓄積層３６に蓄積されるとともに、暗電流や余剰の信号電荷は、電子反転層３８に流入し、ｎ＋拡散層３２に排出される。但し、蓄積層３６との間のポテンシャル障壁は、正電圧φＢＧ３を印加した場合よりも低下し、蓄積層３６の蓄積容量は減少する。
【００５０】
裏面電極１５にさらに大きい正電圧φＢＧ１が印加されると、電子反転層３８は正電圧φＢＧ２を印加した場合よりもさらに深くなる。同時に、蓄積層３６との間のポテンシャル障壁はなくなり、電子反転層３８と蓄積層３６は単調に変化するポテンシャル勾配によって連結される。このため、裏面電極１５に正電圧φＢＧ１が印加されると、蓄積層３６に蓄積されていた信号電荷や、ＰＤ２１より発生する信号電荷、シリコン−絶縁層界面３７で発生する暗電流は全て電子反転層３８に流入し、ｎ＋拡散層３２に排出される。
【００５１】
一方、裏面電極１５に負電圧φＢＧ４が印加されると、ポテンシャルは、絶縁層２６近傍で下降せず、蓄積層３６からシリコン−絶縁層界面３７にかけて上昇し、蓄積層３６の蓄積容量は最大となり、各画素３１の感度が向上する。また、裏面電極１５に負電圧φＢＧ４が印加されると、シリコン−絶縁層界面３７にはホール（正孔）が誘引され、ホール蓄積層３９が形成され、シリコン−絶縁層界面３７で発生する暗電流はホール蓄積層３９のホールと再結合して消滅する。
【００５２】
上述のように構成される撮像装置１０は、以下に説明するように動作する。図４に示すように、例えば、被写体からの光を受け、蓄積層３６に信号電荷を蓄積する蓄積期間と、蓄積期間に蓄積した信号電荷をＦＤに読み出し、撮像信号を出力する読出し期間においては、裏面電極１５に正電圧φＢＧ３を印加する。また、信号電荷等を破棄して画素３１をリセットするリセット期間においては、裏面電極１５に正電圧φＢＧ１が印加される。
【００５３】
蓄積期間は、蓄積層３６に入射光量に応じた信号電荷が蓄積される。同時に、裏面電極１５に正電圧φＢＧ３が印加されていることによってシリコン−絶縁層界面３７には電子反転層３８が形成される。このため、シリコン−絶縁層界面３７で発生した暗電流は、電子反転層３８を通じてｎ＋拡散層３２に排出される。また、入射光量が強く、蓄積層３６の蓄積容量を超えるほどの信号電荷が発生した場合、蓄積層３６から溢れる余剰の信号電荷は、電子反転層３８との間のポテンシャル障壁を越え、電子反転層３８に流入し、ｎ＋拡散層３２に排出される。したがって、余剰の信号電荷は、他の画素の蓄積層３６に流入することなく、電子反転層３８を通じて排出される。
【００５４】
読出期間は、ゲート電極２２に印加する電圧の制御により、蓄積層３６に蓄積された信号電荷がフローティングディフュージョンＦＤに移される。撮像装置１０は、フローティングディフュージョンＦＤに移された信号電荷の量に応じた電圧信号を撮像信号として出力する。このとき、裏面電極１５に正電圧φＢＧ３が印加されていることによって、シリコン−絶縁層界面３７で発生する暗電流は電子反転層３８を通じてｎ＋拡散層３２に排出され続ける。
【００５５】
リセット期間は、ゲート電極２２に印加する電圧の制御により、フローティングディフュージョンＦＤに移された信号電荷が、さらにリセットドレインＲＤに移されることにより破棄される。このとき、裏面電極１５に印加される電圧が正電圧φＢＧ１に上昇されることによって、電子反転層３８と蓄積層３６が単調に変化するポテンシャル勾配によって連結される。これにより、読出期間中に発生した信号電荷は、電子反転層３８を介してｎ＋拡散層３２に排出され、画素３１の信号電荷が全て破棄される。
【００５６】
このように、撮像装置１０は、裏面電極１５を備え、裏面電極１５に動作タイミングに応じた電圧φＢＧを印加することにより、シリコン−絶縁層界面３７に必要に応じた態様の電子反転層３８を形成し、暗電流や余剰な信号電荷等の不要な電荷を、電子反転層３８を通じてｎ＋拡散層３２に排出する。
【００５７】
したがって、撮像装置１０は、蓄積層３６とｎ＋拡散層３２を結ぶ経路を、イオン注入や電極の形成等によって予め固定的に設けておかなくても、不要な電荷は適切に排出される。このため、撮像装置１０は、高画素化しても、不要な電荷の排出を適切に行うことができる。
【００５８】
また、ｎ＋拡散層３２と、裏面電極１５に正電荷を印加することによって形成される電子反転層３８とからなる電荷の排出路は、いわゆるオーバーフロードレインとして機能している。このため、単にシリコン−絶縁層界面３７で発生した暗電流等のノイズ成分を除去するだけでなく、入射光量が強すぎて、発生した信号電荷が蓄積層３６におさまらない場合であっても、余剰な信号電荷が他の画素３１に溢れ出すことはなく、適切に排出される。
【００５９】
なお、ここでは、蓄積期間及び読出期間に裏面電極１５に印加する正電圧をφＢＧ３としたが、蓄積期間及び読出期間に裏面電極１５に印加する正電圧はφＢＧ２でも良い。電子反転層３８とｎ＋拡散層３２による電荷の排出路を、オーバーフロードレインとして機能させる場合、蓄積期間及び読出期間に裏面電極１５に印加する正電圧の大きさは、蓄積層３６と電子反転層３８が分離形成される範囲であれば任意であり、露光量や撮影条件等に応じて決定される。
【００６０】
また、ここでは撮像装置１０の動作態様として、蓄積期間及び読出期間では裏面電極１５に正電圧を印加したが、これに限らない。例えば、図５に示すように、蓄積期間及び読出期間は、負電圧φＢＧ４を裏面電極１５に印加しても良い。この場合、電子反転層３８が形成されないので、オーバーフロードレイン構造が形成されないが、蓄積層３６の蓄積容量が最大となり、画素３１の感度が向上する。同時に、裏面電極１５に負電圧φＢＧ４を印加することによって、シリコン−絶縁層界面３７にホール蓄積層３９が形成されるので、シリコン−絶縁層界面３７で発生する暗電流は、ホール蓄積層３９に誘引されたホールの存在により、自由電子密度が低下し電子の発生が抑えられる。このため、界面３７で発生する暗電流によるノイズも抑えられる。
【００６１】
さらに、撮像装置１０の動作態様として、リセット期間に正電圧φＢＧ１を印加し続ける例を説明したが、例えば、図６に示すように、リセット期間は、正電圧φＢＧ１と負電圧φＢＧ４を交互に印加しても良い。
【００６２】
このように、リセット期間中に、正電圧φＢＧ１と負電圧φＢＧ４を交互に印加するクロッキング動作を行うと、シリコン−絶縁層界面３７には電子反転層３８とホール蓄積層３９とが交互に形成され、排出する電荷と、ホール蓄積層３９に誘引されるホールとの再結合による消滅が促される。したがって、蓄積層３６からフローティングディフュージョンＦＤへの距離等と比べると、蓄積層３６からシリコン−絶縁層界面３７の距離や蓄積層３６から電子反転層３８を介したｎ＋拡散層３２への距離は長く、電荷の排出に相応の時間を要するが、クロッキング動作により、電子が発生した場所に近いシリコン−絶縁層界面３７での再結合により、より短時間で電荷を排出（消滅）させることができる。
【００６３】
また、こうして正電圧φＢＧ１と負電圧φＢＧ４を交互に印加するクロッキング動作は、いわゆる交流動作であり、シリコン−絶縁層界面３７に所定の電位分布を発生させる。このクロッキング動作による電位分布は、裏面電極１５と素子基板（シリコン）１４との間の電気容量と、裏面電極１５の電気抵抗とで定まる分布定数回路で定まり、クロッキング動作の周波数を適切に選べばポテンシャル分布が移動される。すなわち、クロッキング動作は、絶縁層２６側に下るポテンシャル勾配と分布を制御することに相当するので、実質的に電荷の排出領域の体積を変化させることができる。ポテンシャル分布を移動させることができない裏面電極１５に単に正電圧φＢＧ１を印加する場合と比較すれば、クロッキング動作をすることにより、電荷の排出を促進することができる。
【００６４】
＜  撮像装置の製造方法  ＞
まず、図７に示すように、素子基板１４の表裏に絶縁膜２６を形成する（絶縁膜形成工程）。絶縁膜２６は、熱酸化膜（ＳｉＯ２）であり、厚さは、例えば１０〜５０ｎｍ程度である。また、図示しないが、反射防止膜（ＳｉＮ等）を設ける場合には、ここで形成する絶縁膜２６上、あるいは、後述の裏面電極１５上に設けても良く、絶縁膜２７上に設けても良い。以下では、反射防止膜を形成しない例を説明する。
【００６５】
なお、素子基板１４としては、例えば、両面研磨シリコンウェハを用いる。ここでは素子基板１４として両面研磨シリコンウェハを用いるが、後述する第1支持基板４７を貼り付ける表面だけが研磨された片面研磨シリコンウェハを用いても良く、ＰＤ２１等を形成する表面にシリコンをエピタキシャル成長させた基板を用いても良い。
【００６６】
素子基板１４上に絶縁膜２６を形成した後、図８に示すように、絶縁膜２６上に不純物をドープしたアモルファスシリコン膜４２を成膜する（成膜工程）。アモルファスシリコン膜４２は、不純物としてリン（Ｐ）をドープしたものであり、減圧ＣＶＤ法によって成膜される。次いで、アモルファスシリコン膜４２が成膜された素子基板１４はアニールされ、図９に示すように、絶縁膜２７と裏面電極１５が形成される（ＭＯＳ構造形成工程）。すなわち、絶縁膜２７は、アモルファスシリコン膜４２の表面が熱酸化することによって形成される熱酸化膜（ＳｉＯ２）である。また、裏面電極１５はアモルファスシリコン膜４２がアニールによって多結晶化した多結晶シリコン膜である。したがって、この工程の時点で、素子基板１４、絶縁膜２６、裏面電極１５による撮像装置１０の光照射側のＭＯＳ構造が形成される。
【００６７】
こうしてＭＯＳ構造が形成されると、図１０に示すように、支持基板１４の一方の面から水素イオン（Ｈ＋）が注入される（イオン注入工程）。水素イオンは、ＰＤ２１等が形成されるＳＯＩ層となる厚さが、イオン飛程Ｒｐとなるようなエネルギーで素子基板１４に注入することにより、所定の深さに損傷面４６が形成される。水素イオンは、例えば、１０１６ｃｍ−２程度の濃度で注入される。
【００６８】
そして、図１１に示すように、第１支持基板４７を、水素イオンを注入した面に貼り合わせる（第１支持基板貼合工程）。第１支持基板４７は、表面に熱酸化膜４８が形成されたシリコンウェハであり、室温（あるいは後の工程で剥離しない程度の温度）で素子基板１４に貼り合わせる。また、素子基板１４に素子基板４７を貼り合わせた後、必要に応じて、素子基板１４及び第１支持基板４７の周辺余剰部分を切除する。
【００６９】
その後、図１２に示すように、第１支持基板４７が下方になるように、素子基板１４と第１支持基板４７の接合体の表裏を反転させ、熱処理を施す。そして、熱処理で生じた損傷面４６の水素脆性（ボイドの発生）を利用して素子基板１４を分割する（分割工程）。ここで行う熱処理は、不活性ガス雰囲気で行われ、温度は例えば５００度以上である。なお、ここでは損傷面４６で素子基板１４を剥離する例を挙げたが、水素イオンを注入しないで同様のことを行う場合には、露呈された素子基板１４の表面を、例えば、機械的研磨、ＫＯＨ，ＴＭＡＨ等を用いたウェットエッチング、化学的研磨（ＣＭＰ）等を組み合わせて、素子基板１４の厚さを整えれば良い。
【００７０】
素子基板１４を分割すると、図示しないが、第１支持基板４７と素子基板１４の接合を強化するための熱処理（例えば１０００〜１３００度）を施したり、欠陥を除去するために露呈された損傷面４６を酸化し、除去する処理を施す。また、平坦性を上げるため、Ｈ２またはＨ２とＡｒを用いて、損傷面４６であった表面に還元熱処理を施す。
【００７１】
露呈された素子基板１４の表面には、図１３に示すように、ＰＤ２１やフローティングディフュージョンＦＤ、リセットドレインＲＤ等が作りこまれる（素子形成工程）。そして、図１４に示すように、素子基板１４に作りこんだＰＤ２１等に合わせてゲート電極２２や配線２３、その他回路等を絶縁膜２４ａや層間絶縁膜２４を介しながら形成することにより、配線層１３を形成する（配線層形成工程）。なお、素子基板１４内の構造は、ゲート電極２２を形成した後に、作りこまれる場合もある。そして、配線層１３の表面はＣＭＰにより平坦化され、その上に、第２支持基板４９が接合される（第２支持基板接合工程）。光入射側の加工工程では、第２支持基板４９の接合には接着剤等は用いず、平坦化された表面同士を接触させることにより貼り合わせ、熱処理を施すことにより、その接触を強化することにより接合する。これは、加工によって生じる損傷を低減し、また、メタルとメタル、あるいはメタルと多結晶シリコンとのコンタクト抵抗を安定化させる目的で４００℃程度の熱処理を後に行うときに不具合を生じさせないためである。なお、第２支持基板４９は、例えばシリコンウェハである。
【００７２】
このように第２支持基板４９を接合すると、図１５に示すように、第２支持基板４９が下方となるように再び表裏を反転し、第１支持基板４７を除去する（第１支持基板除去工程）。第１支持基板４７は、例えば、機械研磨により概ね除去された後、ウェットエッチングにより、エッチングすることにより除去される。ウェットエッチングは、熱酸化膜４８（及び絶縁膜２６）をエッチストッパーとして行われる。
【００７３】
そして、図１６に示すように、貫通孔５１を形成するとともに、貫通孔５１の周囲の裏面電極５１を露呈させ、所定の配線２３ａと裏面電極１５を接続する（配線接続工程）。裏面電極１５への電圧の印加は、この所定の配線２３ａを通じて行われる。所定の配線２３と裏面電極１５は、Ｃｕ／ＴｉＮやＡｌＣｕ／ＴｉＮ等の金属薄膜５２により接続される。また、貫通孔５１の内面に絶縁膜５３を設けることにより、素子基板１４と金属薄膜５２の短絡が防止される。その後、金属薄膜５２が露呈されないように素子基板１４上に絶縁膜２７ａを設け、その上にＰＤ２１の配列等に応じてカラーフィルタ１６やマイクロレンズ１７を形成することにより、撮像装置１０となる（カラーフィルタ形成工程及びマイクロレンズ形成工程）。
【００７４】
上述のように、撮像装置１０は、ＰＤ２１等の素子基板１４に埋め込み形成される素子や信号読み出し用の回路等を含む配線層１３の形成前に、素子基板１４のシリコン、絶縁層２６、裏面電極１５によるＭＯＳ構造が形成される。良質な熱酸化膜の形成には約８００〜９００度の高温処理が必要である一方で、配線層１３で形成される、金属薄膜は、高温処理を施すと、金属の拡散による素子への汚染や、コンタクト部分の損傷、金属へのシリコン溶け込みなどが起こり、素子が損傷してしまう。このため、上述のように、撮像装置１０を製造することによって、良質な熱酸化膜（絶縁層２６）を用いたＭＯＳ構造と、ＰＤ２１や回路等の形成を両立することができる。
【００７５】
［第２実施形態］
なお、上述の第１実施形態では、全ての画素３１に対して共通に１つの裏面電極１５が設けられている例を説明したが、裏面電極１５を、複数に区分けされた個別電極で構成しても良い。この構成は、立体視用の画像（いわゆる３Ｄ画像）や位相差ＡＦのために、２つの画素３１を一組にして、左右（あるいは上下）に視差のある像を撮像する撮像装置に特に好適である。
【００７６】
図１７に示すように、撮像装置６１は、２つの画素３１を１組の画素ペア６２として用いる撮像装置であり、カラーフィルタ１６は１つの画素ペア６２に対して１つの色セグメントが対応するように設けられている。また、マイクロレンズ１７も、画素ペア６２に対して１つ設けられている。
【００７７】
なお、図１７では簡単のために省略しているが、素子基板１４の下（表面側）には、前述の第１実施形態の撮像装置１０と同様、配線層１３等が設けられている。また、素子基板１４にも、ＰＤ２１とともに、前述の実施形態と同様、フローティングディフュージョンＦＤやリセットドレインＲＤが設けられているが、図１７ではこれらが表れない行方向（Ｘ方向）の断面を示している。
【００７８】
撮像装置６１は、光の入射側である裏面に絶縁層２６を介して裏面電極６３を備える。裏面電極６３は、素子基板１４の裏面にある絶縁層２６を介して設けられた透明電極であり、第１裏面電極６３ａと第２裏面電極６３ｂの２種の電極からなる。第１裏面電極６３ａ及び第２裏面電極６３ｂは、例えば多結晶シリコンやＩＴＯ膜からなる。
【００７９】
これら裏面電極の形成方法を簡単に説明する。裏面電極６３ａ，６３ｂを多結晶シリコンで形成する場合、第１支持基板除去工程（図１５参照）で第１支持基板４７が除去されると、絶縁膜２７が露出した状態となっているので、第１支持基板除去工程後にさらにリソグラフィーと異方性ドライエッチングを行なうことで、絶縁膜２７と裏面電極（多結晶シリコン透明電極）１５を加工し、所望の第１裏面電極６３ａ、第２裏面電極６３ｂを形成することができる。裏面電極６３ａ，６３ｂをＩＴＯ膜で形成する場合、ゲート絶縁膜２６が残されるように第１支持基板除去工程を行い、その後ＩＴＯ膜をスパッタリングなどの４００℃以下の低温にて形成する。その後さらに、リソグラフィーと異方性ドライエッチングを行い、所望の裏面電極６３ａ，６３ｂを形成することができる。リソグラフィーと異方性ドライエッチングは、多結晶シリコンと同様である。なお、裏面電極６３ａ，６３ｂをＩＴＯ膜で形成する場合には、第１実施形態において裏面電極１５の形成する成膜工程（図８参照）及びＭＯＳ構造形成工程（図９）は行わなくても良い。裏面電極６３ａ，６３ｂをＩＴＯ膜で形成する場合は、上述のＩＴＯ膜のスパッタリングする工程がＭＯＳ構造形成工程である。
【００８０】
第１裏面電極６３ａは、各画素３１のＰＤ２１を区切る素子分離領域２５上に設けられ、第２裏面電極６３ｂは、各画素３１のＰＤ２１上（素子分離領域２５の間）に設けられる。また、第１裏面電極６３ａと第２裏面電極６３ｂの間は絶縁層２７によって絶縁される。
【００８１】
図１８に示すように、画素３１が正方格子状に配列され、各行毎に１画素ずつずらしながら画素ペア６２が設けられている場合に、図１９に示すように、第１裏面電極６３ａ及び第２裏面電極６３ｂは、各々列方向（Ｙ方向）に沿って帯状にほぼ隙間なく交互に配列される。また、撮像装置６１は、第１実施形態の撮像装置１０と同様に、画素３１が配列された画素部に隣接して電荷の排出路となるｎ＋拡散層３２を備え、第１裏面電極６３ａ及び第２裏面電極６３ｂは、いずれもｎ＋拡散層３２上に重畳するように設けられている。
【００８２】
撮像装置６１では、素子分離領域２５上に設けられた第１裏面電極６３ａに、撮像装置６１の動作タイミング等に応じて可変電圧φＢＧがパルス印加され、ＰＤ２１上に設けられた第２裏面電極６３ｂには所定の負電圧ＮＤＣが印加される。
【００８３】
図２０に示すように、撮像装置６１は、素子分離領域２５上に設けられた第１裏面電極６３ａに印加する可変電圧φＢＧ１〜φＢＧ４に応じて、素子分離領域２５近傍のシリコン−絶縁層界面３７におけるポテンシャルが変化する。第１裏面電極６３ａに正電圧φＢＧ１〜φＢＧ３（φＢＧ１＞φＢＧ２＞φＢＧ３）が印加されると、素子分離領域２５近傍のシリコン−絶縁層界面３７には電子反転層３８が形成される。
【００８４】
ここで形成される電子反転層３８の深さ等は、印加される正電圧φＢＧ１〜φＢＧ３の大きさに応じて変化する。例えば、正電圧φＢＧ１が印加されるとＰＤ２１の蓄積層３６と連結するように電子反転層３８が形成され、電子反転層３８を通じてｎ＋拡散層３２に電荷が排出される。また、正電圧φＢＧ１よりも小さい正電圧φＢＧ２，φＢＧ３を印加すれば、電子反転層３８は蓄積層３６と分離される。また、正電圧φＢＧ１よりも小さい範囲内で第１裏面電極６３ａに正電圧を印加する場合、印加される電圧の大きさが大きくなるほど、第１裏面電極６３ａ下に形成される電子反転層３８は幅方向（Ｘ方向）及び深さ方向に拡張される。第１裏面電極６３ａに負電圧φＢＧ４を印加すると、素子分離領域２５近傍のシリコン−絶縁層界面３７にはホール蓄積層３９が形成される。
【００８５】
第２裏面電極６３ｂには、所定の負電圧ＮＤＣが印加される。これにより、ＰＤ２１上のシリコン−絶縁層界面３７には常に所定のホール蓄積層３９が形成される。
【００８６】
上述のように構成される撮像装置６１は次のように動作する。例えば、画素ペア６２によって左右（あるいは上下）に視差のある１組の画像（３Ｄ画像）を取得する場合、信号電荷を蓄積する蓄積期間及び信号電荷の読出期間では、第１裏面電極６３ａに正電圧φＢＧ３（またはφＢＧ２）が印加される。こうすると、負電圧ＮＤＣが印加される第２裏面電極６３ｂが設けられたＰＤ２１の中央近傍では最大感度となって入射光のほぼすべてが信号電荷となる。同時に、第１裏面電極６３ａが設けられた素子分離領域２５近傍では、電子反転層３８が形成され、電子反転層３８内で発生した信号電荷はＰＤ２１に流れこむことなく、発生次第、ｎ＋拡散層３２に排出される。これは、各画素３１の実効的な光電変換領域が、第１裏面電極６３ａに印加される正電圧φＢＧ３に応じて素子分離領域２５側から狭窄されることに等しい。このため、画素ペア６２内の左右の画素３１に入射する光のうち、信号電荷に変換される光の入射角が大きくなって（より斜め入射の光の感度が相対的に高くなって）、視差角が大きくなる。したがって、上述のように、第２裏面電極６３ｂに負電圧ＮＤＣを印加しながら、第１裏面電極６３ａに正電圧φＢＧ３（φＢＧ２）を印加すれば、画素ペア６２の左右の各画素３１で得られる撮像信号は、単眼３Ｄや位相差ＡＦの視差角を、第１裏面電極６３aの印加電圧により制御できる。
【００８７】
また、入射光量が強すぎる場合に、蓄積層３６から溢れ出る余剰の信号電荷は、他の画素３１の蓄積層３６に流入することなく、第１裏面電極６３ａによって形成される電子反転層３８からｎ＋拡散層３２に排出されることは、第１実施形態の撮像装置１０と同様である。
【００８８】
撮像装置６１は、リセット期間に、正電圧φＢＧ１を第１裏面電極６３ａに印加する。これにより、リセット期間では電子反転層３８が蓄積層３６と連結されるので、前述の第１実施形態の撮像装置１０と同様に、不要な電荷が排出される。また、リセット期間中に、第１裏面電極６３ａに正電圧φＢＧ１と負電圧φＢＧ４を交互に印加すれば、より電荷の排出が促進されることも同様である。
【００８９】
なお、ここでは、蓄積期間及び読出期間に、第１裏面電極６３ａに正電圧φＢＧ３（φＢＧ２）を印加することにより、視差角がより大きくなるようにする例を説明したが、これに限らない。例えば、蓄積期間及び読出期間に、第１裏面電極６３ａに負電圧φＢＧ４を印加しても良い。この場合、シリコン−絶縁層界面３７の全範囲にホール蓄積層３９が形成されるので、ホール蓄積層３９に誘引されるホールとシリコン−絶縁層界面３７で発生する暗電流等を再結合して、ノイズを低減しつつ、蓄積層３６を拡大して高感度撮影を行うことができる。
【００９０】
また、撮像装置６１は、３Ｄ画像を得る場合や、位相差ＡＦを行う場合に、第１裏面電極６３ａに正電圧φＢＧ（＜φＢＧ１）を印加して左右の画素３１の視差角を大きくし、通常の２Ｄ画像を得る場合には、第１裏面電極６３ａに負電圧φＢＧ４を印加して高感度撮影をするように切り替えても良い。
【００９１】
なお、上述の第２実施形態では、第２裏面電極６３ｂに一定の負電圧ＮＤＣを印加する例を説明したが、第２裏面電極６３ｂに印加する電圧を可変としても良い。但し、第１裏面電極６３ａと第２裏面電極６３ｂには各々独立に電圧を印加できるようにしておく。この場合、例えば、蓄積期間及び読出期間には、第１裏面電極６３ａに正電圧を、第２裏面電極６３ｂには負電圧を印加することにより、上述の第２実施形態と同様に動作させ、リセット期間に、第２裏面電極６３ｂにも正電圧φＢＧ１を印加することによって、不要な電荷の排出をより促進することができる。
【００９２】
また、上述の第２実施形態では、第２裏面電極６３ｂも第１裏面電極６３ａと同様に透明電極を形成する例を説明したが、これに限らない。例えば、図２１及び図２２に示す撮像装置６６のように、第２実施形態の裏面電極６３ａ，６３ｂの代わりに、裏面電極６７と強誘電体薄膜６８からなる裏面電極を設けても良い。
【００９３】
裏面電極６７は、前述の撮像装置６１における第１裏面電極６３ａと同様に、多結晶シリコン等からなる透明電極であり、素子分離領域２５上に設けられる。また、裏面電極６７は、少なくともｎ＋拡散層３２上にまで延設され、可変電圧φＢＧ（φＢＧ１〜φＢＧ４）がパルス印加される。
【００９４】
強誘電体薄膜６８は、ＨｆＯ２等からなる透明な薄膜であり、裏面電極６７を覆うように設けられる。強誘電体薄膜６８は、加工時の熱処理により、素子基板１４側が正（＋）に、光の入射側である撮像装置６６の裏面側が負（−）に分極させる。これにより、強誘電体薄膜６８は、シリコン−絶縁層界面３７に、常に一定の電圧が印加された電極と同様のポテンシャルを形成する。加工時に強誘電体薄膜６８に施す熱処理は、例えば４００℃以下の低温の熱処理であり、ＨｆＯ２の結晶化を進行させるものである。強誘電体薄膜６８は、ＨｆＯ２の結晶化が進行することにより分極する。
【００９５】
このように構成される撮像装置６６は、図２３に示すように、蓄積期間及び読出期間に、正電圧φＢＧ（＜φＢＧ１）を裏面電極６７に印加し、リセット期間に、正電圧φＢＧ１を裏面電極６７に印加することによって、上述の第２実施形態の撮像装置６１と同様に機能する。
【００９６】
なお、ここでは、強誘電体薄膜６８を用いる例を説明したが、強誘電体薄膜６８の代わりに、紫外線の照射や電界の印加、イオン注入等により固定電荷を注入した誘電体薄膜（窒化シリコン等）を用いても良い。
【００９７】
［第３実施形態］
なお、上述の第２実施形態では、列方向（Ｙ方向）に帯状の裏面電極６３ａ，６３ｂを設ける例を説明したが、以下に第３実施形態として説明するように、個別裏面電極が行方向（Ｘ方向）に帯状に分割して設けられている。
【００９８】
図２４及び図２５に示すように、撮像装置７１は、画素３１の行方向に沿って帯状に分離して設けられた裏面電極７２を備える。裏面電極７２は、多結晶シリコンやＩＴＯ膜からなる透明電極であり、ＰＤ２１上に、ほぼ全ての光電変換領域を覆うように設けられる。また、撮像装置７１は、画素３１が配列される画素部の横に、画素３１の列方向（Ｙ方向）に沿って長いｎ＋拡散層７３を備える。ｎ＋拡散層７３は、電源電圧ＶＤＤに接続され、電荷の排出路として機能する。裏面電極７２は、画素部からｎ＋拡散層７３上にまで延設されるとともに、撮像装置７１の動作タイミングに応じて可変電圧φＢＧ（φＢＧ１〜φＢＧ４）が印加される。
【００９９】
例えば、裏面電極７２に正電圧φＢＧ３（またはφＢＧ２）が印加されると、シリコン−絶縁層界面３７に、蓄積層３６と分離して電子反転層３８が形成され、正電圧φＢＧ１が印加されると、蓄積層３６に連結した電子反転層３８が形成される。また、負電圧φＢＧ４が印加されると、シリコン−絶縁層界面３７にホール蓄積層３９が形成される。
【０１００】
上述のように構成される撮像装置７１は、蓄積期間及び読出期間に正電圧φＢＧ３やφＢＧ２（＜φＢＧ１）を印加することにより、シリコン−絶縁層界面３７に発生する暗電流や、蓄積層３６から溢れる余剰の信号電荷を、電子反転層３８を通じてｎ＋拡散層７３に排出することができる。また、撮像装置７１は、リセット期間に裏面電極７２に正電圧φＢＧ１を印加することにより、電子反転層３８を通じて、ｎ＋拡散層７３に不要な電荷を排出することができる。
【０１０１】
なお、ここでは行毎に裏面電極７２を設ける場合に、全ての裏面電極７２に一様な電圧φＢＧ（φＢＧ１〜φＢＧ４）を印加する例を説明したが、これに限らない。例えば、図２６に示す撮像装置７６のように、行毎に設けられた裏面電極７２ａ〜７２ｄの各々に個別に可変電圧φＢＧａ〜φＢＧｄを印加するようにしても良い。この場合、列方向（Ｙ方向）に沿って設けられたｎ＋拡散層７３の代わりに、行方向（Ｘ方向）に沿ってｎ＋拡散層３２を設ける。
【０１０２】
こうすると、撮像装置７６の裏面には、裏面電極７２ａ〜７２ｄで電子反転層３８の深さを制御することによって駆動されるＣＣＤ（以下、裏面ＣＣＤという）が形成される。すなわち、各裏面電極７２ａ〜７２ｄは電荷排出路であるｎ＋拡散層に連接されていないので、各画素３１で発生した不要な電荷は電子反転層３８に蓄積されるが、電子反転層３８の深さが列方向に沿って順にシフトするように、各裏面電極７２ａ〜７２ｄに印加する各電圧φＢＧａ〜φＢＧｄを周期的に変化させると、電子反転層３８に蓄積された電荷７７が列方向に沿って転送される。このため、電子反転層３８に蓄積された電荷７７をｎ＋拡散層３２に排出することができる。
【０１０３】
また、上述のように裏面ＣＣＤを形成する場合、各画素３１の素子分離領域２５のシリコン−絶縁層界面３７付近がｐ層で形成されているために、各裏面電極７２ａ〜７２ｄに正電圧φＢＧ１〜φＢＧ３を印加すると、各行で排出される電荷が一体となってしまう。しかし、図２７に示す撮像装置８１のように、各画素３１の列間の素子分離領域２５ａをｐ＋層で形成し、各画素３１の行間の素子分離領域２５ｂをｐ層で形成するようにすれば、各画素３１で排出される電荷を列毎に分離した状態で電子反転層３８に蓄積することができる。
【０１０４】
こうして各画素３１の電荷を裏面ＣＣＤで各々分離しておくことが可能な場合には、図２８に示すように、末端の列に、水平ＣＣＤ等からなるＣＣＤ読み出し用の回路（以下、ＣＣＤ読出回路という）８２を設けておけば、各裏面電極７２ａ〜７２ｄに各々正電圧φＢＧａ〜ｄを印加して、電荷７７をＣＣＤ読出回路８２に転送することにより、各画素３１の信号電荷を読み出すことができる。すなわち、各画素３１の電荷７７を分離して読み出し可能な裏面ＣＣＤを形成しておけば、表面側に形成された配線層１３による信号電荷の読み出しとともに、裏面ＣＣＤによっても信号電荷を読み出せる。
【０１０５】
例えば、裏面電極７２ｂ，７２ｄが設けられたＲ画素及びＢ画素の信号電荷は表面側のＣＭＯＳ回路（配線層１３）で読み出しを行い、裏面電極７２ａ，７２ｃが設けられたＧ画素の信号電荷の読み出しを裏面ＣＣＤによって行うようにすることができる。この場合、裏面ＣＣＤによってＧ画素の信号電荷を読み出すときには、裏面電極７２ａ下のＧ画素と、裏面電極７２ｃ下のＧ画素の信号電荷を加算する。こうすると、各Ｇ画素の信号をＣＭＯＳ回路で読み出して加算する場合よりも、Ｓ／Ｎ比が向上する。
【０１０６】
このため、撮像装置８１では、画素混合が必要な場合には、上述のように表面のＣＭＯＳによる読み出しと裏面ＣＣＤによる読み出しを併用して信号電荷の読み出しを行うとともに、画素混合が不要な場合には、裏面ＣＣＤによって不要な電荷を排出するように動作を切り替えて使用することができる。
【０１０７】
なお、ＣＭＯＳ型の撮像装置は、通常、行毎に信号の読み出しを行うので、上述のように行毎に裏面電極を設け、この裏面電極によって形成される裏面ＣＣＤで信号電荷を転送する例を説明したが、列毎に信号の読み出しを行う場合には、裏面電極を列毎に設けておくことで、同様のことを行うことができる。また、上述の第３実施形態の変形例では、裏面電極７２ａ〜７２ｄで制御される裏面ＣＣＤが４相駆動される例を説明したが、３相駆動でも良い。
【０１０８】
なお、上述の第２，第３実施形態では、裏面電極を列方向または行方向に設ける例を説明したが、これに限らない。例えば、図２９に示すように、各画素３１の周囲を囲むように、素子分離領域２５上に、画素３１の部分が開口された格子状の裏面電極９１を設けても良い。この場合、行方向に設けられたｎ＋拡散層３２又は列方向に設けられたｎ＋拡散層７３のいずれか一方を画素３１の周辺に設けるとともに、裏面電極９１をｎ＋拡散層３２またはｎ＋拡散層７３の少なくとも一方の上に重なるように設け、可変電圧φＢＧを印加する。こうすると、上述の第２実施形態と同様に、蓄積期間においては、入射光量が強すぎる場合に生じる余剰な信号電荷を素子分離領域２５近傍に形成される電子反転層３８を通じてｎ＋拡散層３２（またはｎ＋拡散層７３）に排出しつつ、各画素３１間の視差に基づく信号量を向上させることができる。同時に、リセット期間においては電子反転層３８を形成して、不要な電荷の排出を促進することができる。また、図示を省略するが、第２実施形態と同様に、さらに強誘電体薄膜を設ければ、各ＰＤ２１上のシリコン−絶縁層界面３７にホール蓄積層３９を形成して、暗電流等の界面で生じるノイズを除去することができる。
【０１０９】
また、図２９では、各画素３１が独立して用いられる撮像装置の例を図示したが、第２，第３実施形態で説明した撮像装置のように、２つの画素３１を１組とした画素ペア６２としても良い。この場合には、上述のように全ての画素３１間を囲むように格子状（網目状）の裏面電極９１を設けても良く、図３０に示すように、各画素ペア６２を囲む網目状の裏面電極９２を設けても良い。
【０１１０】
また、こうして格子状（あるいは網目状）の裏面電極９１，９２を用いることによって、各画素３１の分離性を向上させる場合には、裏面電極９１，９２が透明電極である必要はなく、裏面電極９１，９２を遮光性のある材料で形成しても良い。裏面電極９１，９２を遮光性のある材料で形成する場合、例えば、構造的に薄膜化が必要な場合にはＴｉＮ／Ｔｉ膜やＴｉＮ膜を用いることが好適である。また、低抵抗が重要なら、タングステンやアルミニウム膜を用いることが好適である。
【０１１１】
なお、ここでは、画素３１の列方向及び行方向に、格子状あるいは網目状に一体化された裏面電極９１，９２の例を説明したが、全ての行及び列の裏面電極が接続されていない場合でも、画素３１間あるいは画素ペア６２間の分離性を向上させることができる。例えば、図３１及び図３２に示すように、行方向に沿って、画素３１の列間を遮光するように張出部９５が設けられた裏面電極９３ａ〜９３ｄ，９４ａ〜９４ｄを用いても上述とほぼ同様の画素３１（または画素ペア６２）の分離性を得ることができる。
【０１１２】
この場合、図示を省略したが、各裏面電極９３ａ〜９３ｄ，９４ａ〜９４ｄは、ｎ＋拡散層７３上まで延設され、各裏面電極９３ａ〜９３ｄ，９４ａ〜９４ｄで形成される電子反転層３８は、ｎ＋拡散層７３に連結される。これらの各裏面電極９３ａ〜９３ｄ，９４ａ〜９４ｄには、各々独立に、可変電圧φＢＧａ〜φＢＧｄを印加しても良く、一律に可変電圧φＢＧを印加しても良い。また、図３１及び図３２では、行方向に設けられた裏面電極の列方向に、張出部９５を設ける例を説明したが、列方向に設けられた裏面電極の行方向に、張出部９５を設けても良い。
【０１１３】
なお、上述の第１〜第３実施形態では、画素３１が配列された画素部及びｎ＋拡散層３２，７３に裏面電極を設ける例を説明したが、裏面電極は画素部以外の部分にも設けて良い。
【０１１４】
例えば、図３３に示すように、撮像装置１０は、画素部１０１の周囲に、垂直選択回路１０２、タイミングジェネレータ（ＴＧ）１０３、水平選択回路１０４、サンプリングホールド回路（Ｓ／Ｈ）１０５、相関二重サンプリング回路（ＣＤＳ）１０６、自動ゲイン調節回路（ＡＧＣ）１０７、デジタルＡ／Ｄ変換回路（Ａ／Ｄ）１０８、デジタルアンプ（ＡＭＰ）１０９等、種々の回路等が設けられている。
【０１１５】
例えば、上述の第１実施形態では、画素部１０１に裏面電極１５を設ける例を説明したが、図３３に示すように、これらの周辺回路等１０２〜１０９上にも裏面電極１１０を設けることが好ましい。但し、画素部１０１に設ける裏面電極１５とは独立に電圧を印加することができるようにしておく。こうして周辺回路等１０２〜１０９上に裏面電極１１０を設け、所定の電圧ＶＢＧを印加しておくと、周辺回路等１０２〜１０９で発生するノイズを遮蔽し、あるいは画素部１０１で生じるノイズから周辺回路等１０２〜１０９が遮蔽され、各周辺回路等１０２〜１０９を安定動作させることができる。これにより、Ｓ／Ｎ比が向上した画像をより容易に得ることができる。
【０１１６】
周辺回路等１０２〜１０９上に設ける裏面電極１１０に印加する電圧ＶＢＧは、正電圧でも負電圧でも良い。また、裏面電極１１０を接地（ＶＢＧ＝ＧＮＤ）しても良い。周辺回路等１０２〜１０９上に設ける裏面電極１１０に、正電圧を印加すると、シリコン−絶縁層界面３７に形成される電子反転層３８と裏面電極１１０によって、各周辺回路等１０２〜１０９で発生するノイズが遮蔽（吸収）される。周辺回路等１０２〜１０９上に設ける裏面電極１１０に負電圧を印加すると、シリコン−絶縁層界面３７に形成されるホール蓄積層３９と裏面電極１１０によって、各周辺回路等１０２〜１０９で発生するノイズが遮蔽（吸収）される。周辺回路等１０２〜１０９上に設ける裏面電極１１０を接地する場合には、裏面電極１１０によって、各周辺回路等１０２〜１０９で発生するノイズが遮蔽される。
【０１１７】
また、図３３では、周辺回路等１０２〜１０９に一様に１つの裏面電極１１０を設ける例を説明したが、これに限らない。例えば、図３４に示すように、アナログ回路とデジタル回路で各々別個の裏面電極を設けることが好ましい。例えば、垂直選択回路１０２，ＴＧ１０３，水平選択回路１０４，Ａ／Ｄ１０８，ＡＭＰ１０９はデジタル回路であり、Ｓ／Ｈ１０５，ＣＤＳ１０６，ＡＧＣ１０７はアナログ回路である。したがって、例えば、垂直選択回路１０２，ＴＧ１０３，水平選択回路１０４を覆うように裏面電極１１１ａを、Ａ／Ｄ１０８，ＡＭＰ１０９を覆うように裏面電極１１１ｂを、Ｓ／Ｈ１０５，ＣＤＳ１０６，ＡＧＣ１０７を応用に裏面電極１１１ｃを設ける。そして、裏面電極１１１ａ及び裏面電極１１１ｂには電圧ＶＢＧ１を、裏面電極１１１ｃには電圧ＶＢＧ２をそれぞれ印加する。電圧ＶＢＧ１及びＶＢＧ２は正電圧でも負電圧でも良く、接地しても良い。また、各々に印加する電圧が等しくても良く、異なっても良い。
【０１１８】
こうしてデジタル回路とアナログ回路とで裏面電極を分けておくと、電子反転層３８やホール蓄積層３９を通じて、アナログ回路で生じたノイズがデジタル回路に、あるいはデジタル回路で生じたノイズがアナログ回路に流入することをより確実に防止し、Ｓ／Ｎ比が向上した画像を得ることができる。特に、アナログ回路ではノイズを除去し難いので、デジタル回路で生じたノイズのアナログ回路への流入が防止されることは、Ｓ／Ｎ比の向上に効果的である。
【０１１９】
なお、図３４では、デジタル回路が２箇所に分断されて配置されているので、裏面電極１１１ａと裏面電極１１１ｂが設けられているが、デジタル回路が１箇所に集まって配置されているときには、デジタル回路の全体にひとつの裏面電極を設けても良い。
【０１２０】
なお、上述の第２〜第３実施形態では、各撮像装置の製造方法の説明を省略したが、裏面電極をパターニングしたり、強誘電体等を成膜する工程が加わる以外は、第１実施形態で説明した製造方法と同様である。
【０１２１】
なお、上述の第１実施形態では画素配列がハニカム状である例を、第２〜第３実施形態では画素配列が正方格子状の例を説明したが、画素配列は任意であり、本発明は画素配列によらず好適に用いることができる。
【０１２２】
なお、上述の第１〜第３実施形態では、裏面照射型のＣＭＯＳ型撮像装置を例に説明したが、裏面照射型のＣＣＤ型撮像装置においても本発明を好適に用いることができる。
【符号の説明】
【０１２３】
１０，６１，６６，７１，７６，８１  撮像装置
１３  配線層
１４  素子基板
１５，６３，６７，７２  裏面電極
３１  画素
３２，７３  ｎ＋拡散層
３６  蓄積層
３７  シリコン−絶縁層界面
３８  電子反転層
３９  ホール蓄積層
【図１】
0005579931.tif 000002
【図２】
0005579931.tif 000003
【図３】
0005579931.tif 000004
【図４】
0005579931.tif 000005
【図５】
0005579931.tif 000006
【図６】
0005579931.tif 000007
【図７】
0005579931.tif 000008
【図８】
0005579931.tif 000009
【図９】
0005579931.tif 000010
【図１０】
0005579931.tif 000011
【図１１】
0005579931.tif 000012
【図１２】
0005579931.tif 000013
【図１３】
0005579931.tif 000014
【図１４】
0005579931.tif 000015
【図１５】
0005579931.tif 000016
【図１６】
0005579931.tif 000017
【図１７】
0005579931.tif 000018
【図１８】
0005579931.tif 000019
【図１９】
0005579931.tif 000020
【図２０】
0005579931.tif 000021
【図２１】
0005579931.tif 000022
【図２２】
0005579931.tif 000023
【図２３】
0005579931.tif 000024
【図２４】
0005579931.tif 000025
【図２５】
0005579931.tif 000026
【図２６】
0005579931.tif 000027
【図２７】
0005579931.tif 000028
【図２８】
0005579931.tif 000029
【図２９】
0005579931.tif 000030
【図３０】
0005579931.tif 000031
【図３１】
0005579931.tif 000032
【図３２】
0005579931.tif 000033
【図３３】
0005579931.tif 000034
【図３４】
0005579931.tif 000035