(57)【特許請求の範囲】
【請求項１】
基板上に形成された複数の半導体チップと、
前記複数の半導体チップの電極間を接続する所定パターンに抜き加工されたプレート電極とを備え、
前記プレート電極は、半抜き加工により形成されたハーフカット部を有し、前記ハーフカット部の凸部側が前記半導体チップの前記電極と接合され
前記半導体チップは外周部にガードリングを備え、
前記プレート電極の前記ハーフカット部外の部分と前記半導体チップの前記ガードリングとの間隔が０．６ｍｍ以上であり、
前記半導体チップの前記ガードリングの角部分に対応する前記プレート電極の領域が除去された、
半導体装置。
【請求項２】
前記プレート電極は、エンボス加工により前記ハーフカット部に形成された前記ハーフカット部の前記凸部側から突出するエンボス加工部をさらに有する、請求項１に記載の半導体装置。
【請求項３】
前記ハーフカット部の凸部の高さは、前記プレート電極の厚みの半分以下である、請求項１又は２に記載の半導体装置。
【請求項４】
直下に前記半導体チップが存在しない前記プレート電極の領域上に設けられた電極ポストと、
前記電極ポストに接続された外部電極とをさらに備える、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記電極ポストの周辺に位置する前記プレート電極の少なくとも一部が除去された、請求項４に記載の半導体装置。
【請求項６】
前記半導体チップはワイドバンドギャップ半導体で形成された、請求項１〜５のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電力半導体素子等の半導体チップを基板上に搭載した半導体装置の配線技術に関する。
【背景技術】
【０００２】
そのような半導体装置では、金属のベース板に絶縁層を介して金属のヒートスプレッドが搭載され、ヒートスプレッド上にＩＧＢＴやダイオードなどの半導体チップが半田により接合される。これら複数の半導体チップを接続する方法として、アルミワイヤーなどのワイヤーで接続するワイヤーボンディング（特許文献１参照）や、リードフレームを直接半導体チップに接続するダイレクトリードボンディング（ＤＬＢ）（特許文献２参照）が存在する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−０８６５４６号公報
【特許文献２】特開２００７−１４２１３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
基板に搭載されるチップ数が増加すると、ワイヤーボンディングではワイヤー本数が増加するため、生産性が低下してしまう。
【０００５】
また、ＤＬＢは、ワイヤーボンディングに比べて抵抗やインダクタンス成分が低減でき、ヒートサイクル性が高いという利点があるものの、複数のチップに接続する場合には各接合箇所の半田厚みにばらつきが生じる結果、ヒートサイクル性が低下してしまう。さらに、複数のチップに対応するため複雑な曲げ加工を行う必要があり、金型による成形回数が増えて製造コストが増加するという問題もあった。
【０００６】
現在、ＳｉＣに代表される高温動作が可能な材料を用いた半導体素子の開発が進んであおり、高温状態において複数のチップを安定して接続する構造が求められている。
【０００７】
そこで、本発明は上述の問題点に鑑み、低コストで製造することが可能で高ヒートサイクル性を有し、複数のチップに対応したプレート電極を備える半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、基板上に形成された複数の半導体チップと、前記複数の半導体チップの電極間を接続する所定パターンに抜き加工されたプレート電極とを備え、前記プレート電極は、半抜き加工により形成されたハーフカット部を有し、前記ハーフカット部の凸部側が前記半導体チップの前記電極と接合され、半導体チップは外周部にガードリングを備え、プレート電極のハーフカット部外の部分と半導体チップのガードリングとの間隔が０．６ｍｍ以上であり、半導体チップのガードリングの角部分に対応するプレート電極の領域が除去される。
【発明の効果】
【０００９】
本発明の半導体装置における所定パターンに抜き加工されたプレート電極は、半抜き加工により形成されたハーフカット部を有し、前記ハーフカット部の凸部側が前記半導体チップの前記電極と接合され、半導体チップは外周部にガードリングを備え、プレート電極のハーフカット部外の部分と半導体チップのガードリングとの間隔が０．６ｍｍ以上であり、半導体チップのガードリングの角部分に対応するプレート電極の領域が除去されるので、複数の半導体チップに対応するプレート電極を低コストで製造することが可能である。
【図面の簡単な説明】
【００１０】
【図１】本発明のプレート電極を示す断面図である。
【図２】本発明のプレート電極の製造工程を示す平面図である。
【図３】本発明のプレート電極の製造工程を示す平面図及び断面図である。
【図４】本発明のプレート電極の製造工程を示す平面図及び断面図である。
【図５】本発明のプレート電極の製造工程を示す平面図及び断面図である。
【図６】本発明のプレート電極が適用される半導体装置を示す斜視図である。
【図７】本発明のプレート電極を適用した半導体装置を示す斜視図である。
【図８】本発明のプレート電極と半導体チップを示す図７の要部拡大図である。
【図９】本発明のプレート電極と半導体チップを示す断面図である。
【図１０】ガードリング／プレート電極間距離とガードリング表面の電界との関係を示す図である。
【図１１】前提技術に係る半導体チップの配線構造を示す斜視図である。
【発明を実施するための形態】
【００１１】
（前提技術）
図１１は、本発明の前提技術に係る半導体チップの配線構造を示すものであり、図１１（ａ）はワイヤーボンディング、図１１（ｂ）はＤＬＢを示している。
【００１２】
図１１において、絶縁層４の上に金属製のヒートスプレッダ２が配設され、ヒートスプレッダ２上に半導体チップ５が設けられている。図１１（ａ）に示すワイヤーボンディングによれば、各半導体チップ５間をアルミワイヤーなどのワイヤー１０ｗで接続するが、チップ数が増えるとワイヤー数が増加しコストが増加する。
【００１３】
また、図１１（ｂ）に示すＤＬＢは、リードフレーム１０ｄを直接半導体チップ５に接続する方式であるが、リードフレーム１０ｄを複数の半導体チップ５に接続する場合に各接合箇所の半田厚みにばらつきが生じるため、ヒートサイクル性が低下するという問題がある。さらに、リードフレーム１０ｄを複数の半導体チップ５に対応させるためには複雑な曲げ加工を行う必要があり、金型による成形回数が増えるため製造コストが増加する。
【００１４】
そこで、本発明では単板をフルカットおよびハーフプレス加工してパターンを形成することにより、複数の半導体チップ５の接続を行うプレート電極を低コストで実現する。
【００１５】
（実施の形態１）
＜構成＞
図１は、複数の半導体チップを接続するために用いる本発明のプレート電極を示す断面図である。厚さｔのプレート電極１は、厚みａの半抜き加工が施されたハーフカット部１ａと、さらにハーフカット部１ａの中でエンボス加工が施されたエンボス加工部１ｂとで構成される。なおプレート電極１は、後述するように所定パターンに抜き加工（フルカット）が施されている。プレート電極１の材料には低抵抗のＣｕやＡｌが用いられる。
【００１６】
図６は、プレート電極１を適用する半導体装置の斜視図である。図６に示す半導体装置において、金属のベース板３の上に絶縁層４を介して金属のヒートスプレッダ２が設けられ、ヒートスプレッダ２上にＩＧＢＴチップやダイオードチップなどの、複数の半導体チップ５が搭載されている。またＩＧＢＴのゲート駆動を行う制御用ドライブ基板７もヒートスプレッダ２上に搭載されている。図示しないが、制御用ドライブ基板７はエミッタ中継端子やゲート中継端子でプリント基板に接続され、外部信号により制御用ドライブ基板７を制御することが出来る。
【００１７】
図７は、図６に示す半導体装置において、各半導体チップ５を図１に示すプレート電極１で接続した状態を示す斜視図である。プレート電極１がヒートスプレッダ２に近接して設けられるので、両導体中を流れる互いに逆方向の電流が互いの磁束を相殺し、ワイヤーボンディングに比べて寄生インダクタンスが低減される。
【００１８】
図９は、プレート電極１を半導体チップ５に接合する様子を示す断面図であり、図７のＡ部拡大図である図８のｄ−ｄ’断面図でもある。プレート電極１のハーフカット部１ａが、半田や銀などの接合材８を介して半導体チップ５に接合される。ここで、プレート電極１にはハーフカット部１ａの凸部側から突出するエンボス加工部１ｂが設けられているので、エンボス加工部１ｂが半導体チップ５と当接することによってエンボス加工部１ｂの高さだけ、接合材８の厚みが確保される。そのため、プレート電極１によって複数の半導体チップ５の接続を行う場合でも、各接合箇所で接合材８の厚みを均一に保つことができ、ヒートサイクル性が向上する。
【００１９】
図８は、図７のＡ部拡大図である。半導体チップ５の外周部分には半導体装置が制御する電圧に相当する電界が発生するが、半導体チップ５の外周部分とその上面のプレート電極１が近接すると、プレート電極１から電子が注入されて封止材に空間電荷が形成される。この空間電荷が半導体チップ５の外周部に設けられたガードリング６の近傍に滞留することで、ガードリング６表面部の電界が上昇し、半導体チップ内部の電界も上昇することにより、リーク電流が増加してしまう。図１０に、ガードリング６とプレート電極１との距離（図９に示すｈ）と、ガードリング６表面の電界との関係を示す。図１０は、ｈが小さくなるほど、ガードリング６表面の電界が高くなることを示している。空間電荷が発生するガードリング６表面の電界閾値は１ｋＶ／ｍｍであるため、ｈを０．６ｍｍ以上とすることによりリーク電流が抑制される。
【００２０】
さらに、ガードリング６の角部分の曲率が小さい部分は直線部分に比べて高電界になるため、図８に示すようにガードリング６の角部分の上面のプレート電極１を除去することにより、ガードリング６の角部分における電界を抑制し、リーク電流の更なる抑制が可能になる。
【００２１】
図７に示すように、プレート電極１上の、半導体チップ５の上面に位置しない箇所に電極ポスト９が設けられる。電極ポスト９にはエミッタ電極が接合されて外部接続される。トランスファーモールド工程において、電極ポスト９の上面が金型に接触するが、ここで電極ポスト９の下には半導体チップ５がないため、プレート電極１のベンド効果により電極ポスト９の上面はベース板３に対して平行に保たれる。また、電極ポスト９の上面は接合するエミッタ電極に対しても平行に保たれる。これにより、電極ポスト９とエミッタ電極が半田により接合される場合には半田厚みが均一になるため、ヒートサイクル性が確保される。また、接合箇所を高圧で押し付けながら超音波で接合する超音波（ＵＳ）接合を用いる場合には、接合面に均一な圧力を加えることが可能になる。
【００２２】
また、電極ポスト９に接続されたエミッタ電極は、制御システムを構成する他の半導体装置のエミッタ電極と共にラミネートブスバーに接続されるが、ラミネートブスバーは耐熱温度の制約があり一般的には１０５℃以下であることが推奨されている。そこで、図７に示すように電極ポスト９の周囲のプレート電極１を除去してスリット１ｄを形成し、半導体チップ５から電極ポスト９の間の熱抵抗を大きくすることによって、電極ポスト９に接続される外部電極であるエミッタ電極の温度が適正範囲に留まるようにしている。
【００２３】
なお、ＩＧＢＴやダイオード等の半導体チップ５には、Ｓｉに比べてバンドギャップが大きいＳｉＣなどのワイドバンドギャップ半導体を用いても良い。ワイドバンドギャップ半導体としては、ＳｉＣの他、ＧａＮ系材料やダイヤモンドがある。本発明のプレート電極１は高いヒートサイクル性を有するため、上述の高温動作可能な半導体チップ５が搭載された半導体装置にも安定して用いることが可能である。
【００２４】
＜製造工程＞
図２〜図５は、プレート電極１の製造工程を示す断面図及び平面図である。以下に、図２〜図５に沿ってプレート電極１の製造工程を説明する。
【００２５】
まず、図２に示すプレート電極１となる単板に抜き加工を施し、複数の半導体チップに対応した形状にする（図３（ａ））。この段階でプレート電極１には後に詳述する抜き１ｃやスリット１ｄが形成されている。図３（ｂ）は図３（ａ）のａ−ａ’断面図である。
【００２６】
次に、プレート電極１にハーフプレス加工を施し、ハーフカット部１ａをプレート電極１の各所に形成する（図４）。図４（ａ）のｂ−ｂ’断面図である図４（ｂ）に示すように、プレート電極１の裏面にハーフカット部１ａの凸部が形成され、この部分が半田などの接合材を介して半導体チップと接合する。ここで、ハーフカット部１ａの凸部の高さａをプレート電極１の厚みｔの半分以下（ａ≦ｔ／２）とすることにより、成形性が良く高い寸法精度で形成することができ、プレート電極１の大面積化が容易になる。
【００２７】
さらに、ハーフカット部１ａにおいてエンボス加工を施し、点状のエンボス加工部１ｂを形成する（図５）。図５（ａ）のｃ−ｃ’断面図である図５（ｂ）に示すように、エンボス加工部１ｂはハーフカット部１ａの凸部から突出する。
【００２８】
このように本発明のプレート電極１は、複数の半導体チップに対応する形状にするために複雑な曲げ加工を必要としないため、少ない金型で安価に形成することができる。さらに、ワイヤーボンディングのようにチップ数が増えても工数が増えることはないので、工数を削減するという観点からも低コストである。以上の理由により、本発明のプレート電極１を搭載する半導体装置は安価に作製することができる。
【００２９】
＜効果＞
本発明の半導体装置は、基板上に形成された複数の半導体チップ５と、複数の半導体チップ５の電極間を接続する所定パターンに抜き加工されたプレート電極１とを備え、プレート電極１は、半抜き加工により形成されたハーフカット部１ａを有し、ハーフカット部１ａの凸部側が半導体チップ５の電極と接合されるので、複数の半導体チップに対応する配線構造を備えた半導体装置を低コストで製造することができる。
【００３０】
また、本発明の半導体装置において、プレート電極１は、エンボス加工によりハーフカット部１ａに形成され、ハーフカット部１ａの凸部側から突出するエンボス加工部１ｂをさらに有するので、エンボス加工部１ｂが半導体チップ５と当接することによってエンボス加工部１ｂの高さだけ、接合材８の厚みが確保される。そのため、プレート電極１によって複数の半導体チップ５の接続を行う場合でも、各接合箇所で接合材８の厚みを均一に保つことができ、ヒートサイクル性が向上する。
【００３１】
また、本発明の半導体装置において、半導体チップ５は外周部にガードリング６を備え、プレート電極１のハーフカット部１ａ外の部分と半導体チップ５のガードリング６との間隔が０．６ｍｍ以上であるので、ガードリング６表面の電界を抑制し、リーク電流を抑制する。
【００３２】
また、本発明の半導体装置において、半導体チップ５のガードリング６の角部分に対応するプレート電極１の領域が除去されることにより、最も電界が集中するガードリング６の角部分の電界を緩和し、リーク電流を抑制する。
【００３３】
また、本発明の半導体装置において、ハーフカット部１ａの凸部の高さはプレート電極１の厚みの半分以下であるので、成形性が良く高い寸法精度で形成することができ、プレート電極１の大面積化が容易になる。
【００３４】
また、本発明の半導体装置は、直下に半導体チップ５が存在しないプレート電極１の領域上に設けられた電極ポスト９と、電極ポスト９に接続された外部電極とをさらに備えるので、トランスファーモールド工程においてプレート電極１のベンド効果により電極ポスト９の上面は外部電極に対しても平行に保たれるので、電極ポスト９と外部電極の接合面の半田厚みが均一になり、ヒートサイクル性が確保される。また、超音波（ＵＳ）接合を用いる場合には、接合面に均一な圧力を加えることが可能になる。
【００３５】
また、本発明の半導体装置において、電極ポスト９の周辺に位置するプレート電極１の少なくとも一部が除去されるので、半導体チップ５から電極ポスト９の間の熱抵抗が大きくなり、電極ポスト９に接続される外部電極の温度を適正範囲に留めることが可能である。
【００３６】
また、本発明の半導体装置において、半導体チップ５をワイドバンドギャップ半導体で形成することにより、高温動作する半導体チップ５を搭載した場合でもプレート電極１のヒートサイクル性を低下させることなく、半導体チップ５の絶縁性能を高めることが出来る。
【符号の説明】
【００３７】
１  プレート基板、１ａ  ハーフカット部、１ｂ  エンボス加工部、１ｃ  抜き、１ｄ  スリット、２  ヒートスプレッダ、３  ベース板、４  絶縁層、５  半導体チップ、６  ガードリング、７  制御用ドライブ基板、８  接合材、９  電極ポスト、１０ｄ  リードフレーム、１０ｗ  ワイヤー。
【図１】
0005414644.tif 000002
【図２】
0005414644.tif 000003
【図３】
0005414644.tif 000004
【図４】
0005414644.tif 000005
【図５】
0005414644.tif 000006
【図６】
0005414644.tif 000007
【図７】
0005414644.tif 000008
【図８】
0005414644.tif 000009
【図９】
0005414644.tif 000010
【図１０】
0005414644.tif 000011
【図１１】
0005414644.tif 000012