(57)【特許請求の範囲】
【請求項１】
デルタシグマ型変調回路を用いたＤＡ変換器であって、
前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する入力信号検出手段と、
前記デルタシグマ型変調回路の出力段から出力される出力信号の電位情報を検出する第１の電位情報検出手段と、
前記第１の電位情報検出手段によって検出された電位情報に基づいて前記出力信号の第１の電位情報を出力する第１の電位情報出力手段と、
２種類のディザ信号を出力するディザ信号出力手段と、
前記ディザ信号出力手段により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する選択手段と、を備え、
前記選択手段は、前記入力信号検出手段により前記入力信号が無信号状態であることが検出されると、前記第１の電位情報の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加することを特徴とするデルタシグマ型変調回路を用いたＤＡ変換器。
【請求項２】
前記２種類のディザ信号は、正極側又は負極側に偏りを持った振幅を有する信号であり、前記選択手段は、前記第１の電位情報が正電位であれば前記負極側に偏りを持った振幅を有する信号を、前記第１の電位情報が負電位であれば、前記正極側に偏りを持った振幅を有する信号をそれぞれ択一的に選択することを特徴とする請求項１に記載のデルタシグマ型変調回路を用いたＤＡ変換器。
【請求項３】
デルタシグマ型変調回路を用いたＤＡ変換器であって、
前記デルタシグマ型変調回路の出力段にはＤ／Ａコンバータ回路の入力段が接続されており、
前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する入力信号検出手段と、
前記Ｄ／Ａコンバータ回路の出力段から出力される出力信号の電位情報を検出する第２の電位情報検出手段と、
前記第２の電位情報検出手段によって検出された前記電位情報と零リファレンス電位との比較を行う比較手段と、
前記比較手段の比較結果である第２の電位情報を出力する第２の電位情報出力手段と、
２種類のディザ信号を出力するディザ信号出力手段と、
前記ディザ信号出力手段により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する選択手段と、を備え、
前記選択手段は、前記入力信号検出手段により前記入力信号が無信号状態であることが検出されると、前記第２の電位情報の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加することを特徴とするデルタシグマ型変調回路を用いたＤＡ変換器。
【請求項４】
前記２種類のディザ信号は、正極側又は負極側に偏りを持った振幅を有する信号であり、前記選択手段は、前記第２の電位情報が正電位であれば前記負極側に偏りを持った振幅を有する信号を、前記第２の電位情報が負電位であれば、前記正極側に偏りを持った振幅を有する信号をそれぞれ択一的に選択することを特徴とする請求項３に記載のデルタシグマ型変調回路を用いたＤＡ変換器。
【請求項５】
デルタシグマ型変調回路を用いたＤＡ変換方法であって、
前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する工程と、
前記デルタシグマ型変調回路の出力段から出力される出力信号の電位情報を検出する工程と、
前記電位情報を検出する工程によって検出された前記電位情報に基づいて前記出力信号の第１の電位情報を出力する工程と、
２種類のディザ信号を出力する工程と、
前記ディザ信号を出力する工程により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する工程と、を備え、
前記選択する工程は、前記入力信号の有無を検出する工程により前記入力信号が無信号状態であることが検出されると、前記第１の電位情報を出力する工程の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加する工程とを有することを特徴とするデルタシグマ型変調回路を用いたＤＡ変換方法。
【請求項６】
デルタシグマ型変調回路を用いたＤＡ変換方法であって、
前記デルタシグマ型変調回路の出力段にはＤ／Ａコンバータ回路が接続されており、
前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する工程と、
前記Ｄ／Ａコンバータ回路の出力段から出力される出力信号の電位情報を検出する工程と、
前記電位情報を検出する工程によって検出された前記電位情報と零リファレンス電位との比較を行う工程と、
前記比較を行う工程の比較結果である第２の電位情報を出力する工程と、
２種類のディザ信号を出力する工程と、
前記ディザ信号を出力する工程により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する工程と、を備え、
前記選択する工程は、前記入力信号の有無を検出する工程により前記入力信号が無信号状態であることが検出されると、前記第２の電位情報を出力する工程の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加する工程とを有することを特徴とするデルタシグマ型変調回路を用いたＤＡ変換方法。
【請求項７】
デルタシグマ型変調回路を用いたＤＡ変換器を制御するコンピュータに、デルタシグマ型変調回路を用いたＤＡ変換を行わせるプログラムであって、
前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する処理と、
前記デルタシグマ型変調回路の出力段から出力される出力信号の電位情報を検出する処理と、
前記電位情報を検出する処理によって検出された前記電位情報に基づいて前記出力信号の第１の電位情報を出力する処理と、
２種類のディザ信号を出力する処理と、
前記ディザ信号を出力する処理により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する処理と、を備え、
前記選択する処理は、前記入力信号の有無を検出する処理により前記入力信号が無信号状態であることが検出されると、前記第１の電位情報を出力する処理の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加する処理とを有することを特徴とするプログラム。
【請求項８】
デルタシグマ型変調回路を用いたＤＡ変換器を制御するコンピュータに、デルタシグマ型変調回路を用いたＤＡ変換を行わせるプログラムであって、
前記デルタシグマ型変調回路の出力段にはＤ／Ａコンバータ回路が接続されており、
前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する処理と、
前記Ｄ／Ａコンバータ回路の出力段から出力される出力信号の電位情報を検出する処理と、
前記電位情報を検出する処理によって検出された前記電位情報と零リファレンス電位との比較を行う処理と、
前記比較を行う処理の比較結果である第２の電位情報を出力する処理と、
２種類のディザ信号を出力する処理と、
前記ディザ信号を出力する処理により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する処理と、を備え、
前記選択する処理は、前記入力信号の有無を検出する処理により前記入力信号が無信号状態であることが検出されると、前記第２の電位情報を出力する処理の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加する処理とを有することを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デルタシグマ型変調回路を用いたＤＡ変換器、ＤＡ変換方法、及びプログラムに関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integration）上の回路素子（トランジスタやコンデンサ、抵抗など）は、プロセスによるサイズばらつきによる特性がばらつく。特に、アナログ回路では、このばらつきによる特性劣化が大きな問題となっている。例えば、デルタシグマ型変調回路を用いたＤＡ変換器においては、素子ばらつきにより、デルタシグマ型変調回路が潜在的に持っているフィードバック・ノイズが非線形に増幅され、オーディオ信号の処理において、聴感上問題となるノイズが、出力に現れる場合がある。従来、この問題を解決するためにディザ信号を印加する方法がとられてきた。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
図６は、従来のデルタシグマ型変調回路を用いたＤＡ変換器の回路構成を示す図である。従来のデルタシグマ型変調回路を用いたＤＡ変換器は、図６に示すように、ディジタル入力信号ＡとＤＣディザ信号Ｅとを加算する加算器６７と、デルタシグマ型変調回路６１と、このデルタシグマ変調回路６１の後段に接続されたＤ／Ａ変換器アナログ回路６２とから構成されている。
【０００４】
この従来のデジタルシグマ型変調回路を用いたＤＡ変換器では、ディジタル入力信号Ａと、ＤＣディザ信号とを加算器６７で加算し、その加算された信号をデルタシグマ型変調回路６１に入力し、このデルタシグマ型変調回路６１で変調された信号をＤ／Ａ変換器アナログ回路６２に入力し、ディジタル入力信号Ａをアナログ出力信号Ｂに変換して出力する構成となっている。
【０００５】
ここで、デルタシグマ型変調回路を用いたＤＡ変換器は、入力信号が零（無信号）ではない状態から、入力信号が零（無信号）の状態に遷移した際に、デルタシグマ型変調回路６１内に残留信号が発生して、入力信号が無信号であるにもかかわらず、信号を出力し、これが雑音となってしまう問題があった。
【０００６】
この雑音の対策として、従来から、デルタシグマ型変調回路を用いたＤ／Ａ変換器のディジタル入力信号Ａに、ＤＣディザ信号Ｅを加算して、この残留信号による雑音を、使用周波数帯域外に移動させる方法がとられていた。
【０００７】
すなわち、このデジタルシグマ型変調回路を用いたＤＡ変換器においては、ＤＣディザ信号Ｅは、デルタシグマ型変調回路６１の前段に設けられた加算器６７により、ディジタル入力信号Ａに加算される。この信号は、デルタシグマ型変調回路６１により、１ｂｉｔ（又は複数ｂｉｔ)のＰＤＭ（Pulse Density Modulation：パルス密度変調）信号に変換され、Ｄ／Ａ変換器アナログ回路６２（アナログ・ロー・パス・フィルタ）を通すことにより、アナログ出力信号Ｂとして出力される。
【０００８】
ここで、ＤＣディザ信号Ｅとは、擬似雑音から生成され、ノイズの一種であり、量子化の誤差を最小にするべくサンプルデータに意図的に追加される誤った信号・データのことをいい、ディジタル音響のデータを処理する際に普通に用いられる信号である。
【０００９】
しかしながら、上記従来のデジタルシグマ型変調回路を用いたＤＡ変換器の回路構成ではＤＣディザ信号Ｅを、ディジタル入力信号Ａに加算するため、アナログ出力信号Ｂに、ＤＣオフセット電圧が生じるという問題があった。
【００１０】
そこで本発明は、上記問題点に鑑みてなされたもので、ディジタル入力信号Ａが零（無信号）となった場合においても、振幅の偏ったＡＣディザ信号を用いて、デルタシグマ型変調回路６１内の残留信号を減少させることにより、出力されるデルタシグマ型変調回路６１内の素子ばらつきにより発生する雑音を抑圧することができるデルタシグマ型変調回路を用いたＤＡ変換器、ＤＡ変換方法、及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明におけるデルタシグマ型変調回路を用いたＤＡ変換器は、デルタシグマ型変調回路を用いたＤＡ変換器であって、前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する入力信号検出手段と、前記デルタシグマ型変調回路の出力段から出力される出力信号の電位情報を検出する第１の電位情報検出手段と、前記第１の電位情報検出手段によって検出された電位情報に基づいて前記出力信号の第１の電位情報を出力する第１の電位情報出力手段と、２種類のディザ信号を出力するディザ信号出力手段と、前記ディザ信号出力手段により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する選択手段と、を備え、前記選択手段は、前記入力信号検出手段により前記入力信号が無信号状態であることが検出されると、前記第１の電位情報の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加することを特徴とする。
【００１２】
また、本発明におけるデルタシグマ型変調回路を用いたＤＡ変換器は、前記２種類のディザ信号は、正極側又は負極側に偏りを持った振幅を有する信号であり、前記選択手段は、前記第１の電位情報が正電位であれば前記負極側に偏りを持った振幅を有する信号を、前記第１の電位情報が負電位であれば、前記正極側に偏りを持った振幅を有する信号をそれぞれ択一的に選択することを特徴とする。
【００１３】
さらに、本発明におけるデルタシグマ型変調回路を用いたＤＡ変換器は、デルタシグマ型変調回路を用いたＤＡ変換器であって、前記デルタシグマ型変調回路の出力段にはＤ／Ａコンバータ回路の入力段が接続されており、前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する入力信号検出手段と、前記Ｄ／Ａコンバータ回路の出力段から出力される出力信号の電位情報を検出する第２の電位情報検出手段と、前記第２の電位情報検出手段によって検出された前記電位情報と零リファレンス電位との比較を行う比較手段と、前記比較手段の比較結果である第２の電位情報を出力する第２の電位情報出力手段と、２種類のディザ信号を出力するディザ信号出力手段と、前記ディザ信号出力手段により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する選択手段と、を備え、前記選択手段は、前記入力信号検出手段により前記入力信号が無信号状態であることが検出されると、前記第２の電位情報の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加することを特徴とする。
【００１４】
また、本発明におけるデルタシグマ型変調回路を用いたＤＡ変換器は、前記２種類のディザ信号は、正極側又は負極側に偏りを持った振幅を有する信号であり、前記選択手段は、前記第２の電位情報が正電位であれば前記負極側に偏りを持った振幅を有する信号を、前記第２の電位情報が負電位であれば、前記正極側に偏りを持った振幅を有する信号をそれぞれ択一的に選択することを特徴とする。
【００１５】
そして、本発明におけるデルタシグマ型変調回路を用いたＤＡ変換方法は、デルタシグマ型変調回路を用いたＤＡ変換方法であって、前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する工程と、前記デルタシグマ型変調回路の出力段から出力される出力信号の電位情報を検出する工程と、前記電位情報を検出する工程によって検出された前記電位情報に基づいて前記出力信号の第１の電位情報を出力する工程と、２種類のディザ信号を出力する工程と、前記ディザ信号を出力する工程により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する工程と、を備え、前記選択する工程は、前記入力信号の有無を検出する工程により前記入力信号が無信号状態であることが検出されると、前記第１の電位情報を出力する工程の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加する工程とを有することを特徴とする。
【００１６】
さらに、本発明におけるデルタシグマ型変調回路を用いたＤＡ変換方法は、デルタシグマ型変調回路を用いたＤＡ変換方法であって、前記デルタシグマ型変調回路の出力段にはＤ／Ａコンバータ回路が接続されており、前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する工程と、前記Ｄ／Ａコンバータ回路の出力段から出力される出力信号の電位情報を検出する工程と、前記電位情報を検出する工程によって検出された前記電位情報と零リファレンス電位との比較を行う工程と、前記比較を行う工程の比較結果である第２の電位情報を出力する工程と、２種類のディザ信号を出力する工程と、前記ディザ信号を出力する工程により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する工程と、を備え、前記選択する工程は、前記入力信号の有無を検出する工程により前記入力信号が無信号状態であることが検出されると、前記第２の電位情報を出力する工程の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加する工程とを有することを特徴とする。
【００１７】
そして、デルタシグマ型変調回路を用いたＤＡ変換器を制御するコンピュータに、デルタシグマ型変調回路を用いたＤＡ変換を行わせるプログラムは、前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する処理と、前記デルタシグマ型変調回路の出力段から出力される出力信号の電位情報を検出する処理と、前記電位情報を検出する処理によって検出された前記電位情報に基づいて前記出力信号の第１の電位情報を出力する処理と、２種類のディザ信号を出力する処理と、前記ディザ信号を出力する処理により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する処理と、を備え、前記選択する処理は、前記入力信号の有無を検出する処理により前記入力信号が無信号状態であることが検出されると、前記第１の電位情報を出力する処理の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加する処理とを有することを特徴とする。
【００１８】
また、デルタシグマ型変調回路を用いたＤＡ変換器を制御するコンピュータに、デルタシグマ型変調回路を用いたＤＡ変換を行わせるプログラムは、前記デルタシグマ型変調回路の出力段にはＤ／Ａコンバータ回路が接続されており、前記デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する処理と、前記Ｄ／Ａコンバータ回路の出力段から出力される出力信号の電位情報を検出する処理と、前記電位情報を検出する処理によって検出された前記電位情報と零リファレンス電位との比較を行う処理と、前記比較を行う処理の比較結果である第２の電位情報を出力する処理と、２種類のディザ信号を出力する処理と、前記ディザ信号を出力する処理により出力された前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択する処理と、を備え、前記選択する処理は、前記入力信号の有無を検出する処理により前記入力信号が無信号状態であることが検出されると、前記第２の電位情報を出力する処理の出力結果に対応して、前記２種類のディザ信号の中から何れか１種類のディザ信号を択一的に選択し、前記択一的に選択されたディザ信号を、前記入力段に対して印加する処理とを有することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、無信号時のデルタシグマ型変調回路の出力ノイズを抑圧することができ、また、無信号時のデルタシグマ型変調回路を用いたＤ／Ａコンバータアナログ回路の出力のオフセット電圧を抑圧することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態におけるデルタシグマ型変調回路を用いたＤＡ変換器の回路構成を示す図である。
【図２】本発明の他の実施形態におけるデルタシグマ型変調回路を用いたＤＡ変換器の回路構成を示す図である。
【図３】本発明における偏向ＡＣディザ信号の波形例を示す図である。
【図４】本発明の実施形態におけるデルタシグマ型変調回路を用いたＤＡ変換器の動作を説明する流れ図である。
【図５】本発明の他の実施形態におけるデルタシグマ型変調回路を用いたＤＡ変換器の動作を説明する流れ図である。
【図６】従来のデルタシグマ型変調回路を用いたＤＡ変換器の回路構成を示す図である。
【発明を実施するための形態】
【００２１】
次に、本発明を実施するための形態について図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化乃至省略する。本発明は、ディジタル入力信号が零（無信号）となった場合においても、振幅が一方の電位に偏ったＡＣディザ信号を用いて、デルタシグマ型変調回路内の残留信号を減少させることにより、出力されるデルタシグマ型変調回路内のフィードバック雑音を抑圧することが特徴になっている。
【００２２】
図１に本発明の実施形態におけるデルタシグマ型変調回路を用いたＤＡ変換器の回路構成を示す。図１において、デルタシグマ型変調回路を用いたＤＡ変換器は、無信号検出器１５と、加算器１７と、デルタシグマ型変調回路１１と、デルタシグマ型変調回路１１の出力段に接続されたＤ／Ａコンバータアナログ回路１２と、積算回路１３と、セレクタ１４と、ＡＮＤ回路１６とから構成されており、デルタシグマ型変調回路１１の入力段から入力されるディジタル信号Ａが、Ｄ／Ａコンバータアナログ回路の出力段からアナログ出力信号Ｂに変換されることで、デルタシグマ型変調回路を用いたＤ／Ａ変換器を構成している。
【００２３】
無信号検出回路１５は、デルタシグマ型変調回路１１の入力段から入力されるディジタル信号Ａが零（無信号）になることを検出すると“Ｈ（Ｈｉｇｈ）”信号を出力する。また、積算回路１３は、デルタシグマ型変調回路１１の出力信号を積算し、この出力信号の電位情報（正極又は負極）を検出すると共に、その検出された電位情報、具体的には、積算された電位が正極側にあるのか又は負極側にあるのかといった符号情報をセレクタ１４に伝達する。
【００２４】
セレクタ１４は、負極側に偏りを持った振幅を有する信号Ｃ（以下、「負偏向ＡＣディザ信号」ともいう。）と、正極側に偏りを持った振幅を有する信号Ｄ（以下、「正偏向ＡＣディザ信号」ともいう。）の２種類の信号が入力されており、その中からいずれかの信号を、積算回路１３から伝達された符号情報に対応して選択する。そして、いずれかの信号を選択すると、その選択された偏向ＡＣディザ信号を出力すると共に、“Ｈ（Ｈｉｇｈ）”信号を出力する。
【００２５】
ＡＮＤ回路１６は、無信号検出回路１５の出力が“Ｈ”であり、かつ、セレクタ１４の出力が“Ｈ”である場合に限り、セレクタ１４により選択された偏向ＡＣディザ信号を加算器１７に出力する。
【００２６】
加算器１７は、ディジタル入力信号ＡとＡＮＤ回路１６により出力された偏向ＡＣディザ信号とを加算して、その加算結果を、デルタシグマ型変調回路に１１に入力する。
【００２７】
ここで、偏向ＡＣディザ信号について説明する。図３は、本発明における偏向ＡＣディザ信号の波形例を示す図である。図３では、矩形波を例にとって説明して入るが、必ずしも矩形波ばかりではなく、正弦波、三角波、パルス波等他の波形であっても良いことはもちろんである。
【００２８】
図３において、（ａ）は負極側に偏りを持った振幅を有する負偏向ＡＣディザ信号、（ｂ）は正極側に偏りを持った振幅を有する正偏向ＡＣディザ信号を示している。偏向ＡＣディザ信号とは、正極側の振幅と負極側の振幅とが時間軸に対して非対称な信号をいう。
【００２９】
例えば、（ａ）負偏向ＡＣディザ信号であれば、正極側の振幅が＋１０、負極側の振幅が−１１と非対称となっており、この信号が次々と入力されるに伴い、−１、−２、−３、・・・、−ｎ（ただし、ｎは自然数）といった具合に、振幅の差の絶対値（この場合は“１”）分だけ次々と累積して増加して行き、この信号が被入力信号に対して入力されることにより、被入力信号を負極側に近づけるように働きかける。
【００３０】
逆に、（ｂ）正偏向ＡＣディザ信号であれば、＋１、＋２、＋３、・・・、＋ｎ（ただし、ｎは自然数）といった具合に、振幅の差の絶対値（この場合は“１”）分だけ次々と累積して増加して行き、この信号が被入力信号に対して入力されることにより、被入力信号を正極側に近づけるように働きかける。
【００３１】
次に、本発明の実施形態におけるデルタシグマ型変調回路を用いたＤＡ変換器の動作を説明する。図４は、本発明の実施形態におけるデルタシグマ型変調回路を用いたＤＡ変換器の動作を説明する流れ図である。デルタシグマ型変調回路を用いたＤＡ変換が開始されると、ディジタル入力信号Ａが無信号状態であるか否かが無信号検出回路１５により判断される（ステップ（以下、単に、「Ｓ」という。）４１）。
【００３２】
Ｓ４１において、ディジタル入力信号Ａが無信号状態であれば（Ｓ４１：Ｙ）、Ｓ４２に移行し、ディジタル入力信号Ａが無信号状態でなければ（Ｓ４１：Ｎ）、ディジタル入力信号Ａが無信号状態になるまで待機する。また、無信号検出回路１５は、ディジタル入力信号Ａが無信号状態であることを検出すると、ＡＮＤ回路１６に対して“Ｈ”信号を出力する。
【００３３】
Ｓ４２では、積算回路１３により、デルタシグマ型変調回路１１の出力信号が積算され、この出力信号の電位情報が検出される。そしてデルタシグマ型変調回路１１の出力信号の電位が正電位であるか否かが判断される。
【００３４】
Ｓ４２において、デルタシグマ型変調回路１１の出力電位が正電位である場合（Ｓ４２：Ｙ）は、Ｓ４４に移行し、正電位でない場合、すなわち、負電位である場合（Ｓ４２：Ｎ）は、Ｓ４３に移行する。
【００３５】
デルタシグマ型変調回路１１の出力電位が、正電位であるか又は負電位であるかといった符号情報がセレクタ１４に伝達されると、符号情報が正極であれば、セレクタ１４は、負偏向ＡＣディザ信号Ｃを選択し（Ｓ４４）、負極であれば、セレクタ１４は、正偏向ＡＣディザ信号Ｄを選択する（Ｓ４５）。
【００３６】
そして、セレクタ１４は、“Ｈ”信号を出力すると共に、選択された負偏向ＡＣディザ信号Ｃ又は正偏向ＡＣディザ信号ＤをＡＮＤ回路１６に出力し、ＡＮＤ回路１６では、無信号検出回路１５により“Ｈ”信号が入力されているため、加算器１７に対して負偏向ＡＣディザ信号又は正偏向ＡＣディザ信号を入力する（Ｓ４６、Ｓ４７）。
【００３７】
最後に、ディジタル入力信号Ａと負偏向ＡＣディザ信号Ｃ又は正偏向ＡＣディザ信号Ｄとを加算器１７において加算して、この加算された信号をデルタシグマ型変調回路１１へ入力することにより（Ｓ４８）、デルタシグマ変調回路１１の出力を零に近づけるように動作させ、出力雑音を抑圧する。
【００３８】
次に、本発明の他の実施形態について図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化乃至省略する。
図２は、本発明の他の実施形態におけるデルタシグマ型変調回路を用いたＤＡ変換器の回路構成を示す図である。
【００３９】
図１の実施の形態と異なる部分は、デルタシグマ型変調回路１１の出力段に接続されたＤ／Ａコンバータアナログ回路１２の出力信号であるアナログ出力信号Ｂの電位と、零出力リファレンス電位Ｅとの比較をコンパレータ１８により行い、コンパレータ１８は、Ｄ／Ａコンバータアナログ回路１２の出力信号であるアナログ出力信号Ｂの電位を、零出力リファレンス電位Ｅと比較し、正電位であるか又は負電位であるかといった符号情報がセレクタ１４に伝達される点であり、その他の部分の回路構成は図１における実施の形態と同様であるので詳細な説明は省略する。
【００４０】
次に、本発明の他の実施形態におけるデルタシグマ型変調回路を用いたＤＡ変換器の動作を説明する。図５は、本発明の他の実施形態におけるデルタシグマ型変調回路を用いたＤＡ変換器の動作を説明する流れ図である。デルタシグマ型変調回路を用いたＤＡ変換が開始されると、ディジタル入力信号Ａが無信号状態であるか否かが無信号検出回路１５により判断される（Ｓ５１）点は、図４に示した動作（Ｓ４１）と同様である。
【００４１】
そして、Ｓ５２において、Ｄ／Ａコンバータアナログ回路１２の出力信号であるアナログ出力信号Ｂの出力電位を取得し、Ｓ５３において、コンパレータ１８において、当該取得されたアナログ出力信号Ｂの出力電圧と、零出力リファレンス電圧Ｅとの比較が行われる。
【００４２】
Ｓ５４では、Ｄ／Ａコンバータアナログ回路１２の出力電位が正電位であるか否かが判断される。Ｓ５４において、Ｄ／Ａコンバータアナログ回路１２の出力電位が正電位である場合、すなわち、コンパレータ１８の出力が正電位である場合（Ｓ５４：Ｙ）は、Ｓ５６に移行し、正電位でない場合、すなわち、負電位である場合（Ｓ５４：Ｎ）は、Ｓ５５に移行する。
【００４３】
Ｄ／Ａコンバータアナログ回路１２の出力電位が、正電位であるか又は負電位であるかといった符号情報がコンパレータ１８からセレクタ１４に伝達されると、符号情報が正極であれば、セレクタ１４は、負偏向ＡＣディザ信号Ｃを選択し（Ｓ５６）、負極であれば、セレクタ１４は、正偏向ＡＣディザ信号Ｄを選択する（Ｓ５７）。以下、Ｓ５８〜Ｓ６０の処理は、図４におけるＳ４６〜Ｓ４８の処理と同様であるので、詳細な説明は省略する。以上述べた各処理を行うことにより、Ｄ／Ａコンバータアナログ回路１２の出力を零に近づけるように動作させ、これにより、Ｄ／Ａコンバータアナログ回路１２の出力のＤＣオフセット電圧を抑圧することが可能となる。
【００４４】
以上説明した実施の形態の動作及び他の実施の形態の動作で説明した図４及び図５に示したデルタシグマ型変調回路を用いたＤＡ変換器の動作の各処理を、デルタシグマ型変調回路を用いたＤＡ変換器の動作を制御する図示しない制御部（ＣＰＵ（Central Processing Unit））が、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等に格納されたコンピュータにより読み取り可能なプログラムに基づいて制御するよう構成されている。
【００４５】
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨及び範囲から逸脱することなく、これら具体例に様々な修正及び変更が可能である。
【符号の説明】
【００４６】
１１    デルタシグマ型変調回路
１２    ＤＡコンバータアナログ回路
１３    積算回路
１４    セレクタ
１５    無信号検出回路
１６    ＡＮＤ回路
１７    加算器
１８    コンパレータ
Ａ    ディジタル入力信号
Ｂ    アナログ出力信号
Ｃ    負偏向ＡＣディザ信号
Ｄ    正偏向ＡＣディザ信号
Ｅ    零出力リファレンス電圧
【先行技術文献】
【特許文献】
【００４７】
【特許文献１】特開２００９−１８２８９９号公報
【図１】
0005541113.tif 000002
【図２】
0005541113.tif 000003
【図３】
0005541113.tif 000004
【図４】
0005541113.tif 000005
【図５】
0005541113.tif 000006
【図６】
0005541113.tif 000007