(57)【特許請求の範囲】
【請求項１】
電気光学素子と、
映像信号を書き込む書き込みトランジスタと、
前記映像信号に対応する電圧を保持する保持容量と、
前記保持容量に保持された電圧に基づいて前記電気光学素子を駆動する駆動トランジスタと、
を含む画素が、行列状に配置された画素アレイ部を備え、
前記保持容量の一端は、前記駆動トランジスタのゲート電極に接続されており、
前記画素アレイ部の各画素において、
前記書き込みトランジスタが導通状態になってから非導通状態になるまでの期間にわたって、前記書き込みトランジスタが前記映像信号を書き込んでいる状態で、前記駆動トランジスタを介した電流を前記保持容量に流すことで、前記保持容量の保持電圧が、前記駆動トランジスタの特性と前記映像信号の両方に依存した値になるように補正動作を行い、
しかる後、前記電気光学素子への電流供給を開始する際に、前記保持容量の他端の電圧上昇に伴って、前記駆動トランジスタのゲート電圧も上昇するように駆動され、
前記保持容量は、第１電極と、前記第１電極の一方の面に対向配置されて第１容量を形成する第２電極と、前記第１電極の他方の面に対向配置されて第２容量を形成する第３電極とからなり、前記第１容量と前記第２容量とが電気的に並列に接続されてなる表示装置。
【請求項２】
前記保持容量の他端の電圧上昇は、前記書き込みトランジスタを非導通状態にしたタイミングで生じるように駆動される、
請求項１に記載の表示装置。
【請求項３】
前記駆動トランジスタのゲート電圧の上昇は、前記書き込みトランジスタが非導通状態にされ、前記駆動トランジスタのゲート電極がフローティング状態になったタイミングで生じるように駆動される、
請求項２に記載の表示装置。
【請求項４】
電気光学素子と、
映像信号を書き込む書き込みトランジスタと、
前記映像信号に対応する電圧を保持する保持容量と、
前記保持容量に保持された電圧に基づいて前記電気光学素子を駆動する駆動トランジスタと、
を含む画素が、行列状に配置された画素アレイ部を備え、
前記保持容量の一端は、前記駆動トランジスタのゲート電極に接続されており、
前記画素アレイ部の各画素において、
前記書き込みトランジスタが導通状態になってから非導通状態になるまでの期間にわたって、前記書き込みトランジスタが前記映像信号を書き込んでいる状態で、前記駆動トランジスタを介した電流を前記保持容量に流すことで、前記保持容量の保持電圧が、前記駆動トランジスタの特性と前記映像信号の両方に依存した値になるように補正動作を行い、
しかる後、前記電気光学素子への電流供給を開始する際に、前記保持容量の他端の電圧上昇に伴って、前記駆動トランジスタのゲート電圧も上昇するように駆動され、
前記保持容量は、当該保持容量の他端の電圧上昇に伴う前記駆動トランジスタのゲート電圧の上昇量を確保するために、３層を含む電極層で構成されている表示装置。
【請求項５】
前記駆動トランジスタのゲート電圧の上昇量が、前記保持容量の他端の電圧の上昇量とほぼ等しくなるように構成されてなる、
請求項１または請求項４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の製造方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置、当該表示装置の製造方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。
【０００９】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性（ユニフォーミティ）が損なわれる。
【００１０】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【００１１】
このように、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。
【００１２】
そして、有機ＥＬ素子の特性変動に対する補償機能は、次のような一連の回路動作によって実行される。先ず、信号線を通して供給させる映像信号を書き込みトランジスタによって書き込んで、駆動トランジスタのゲート−ソース間に接続された保持容量に保持した段階で書き込みトランジスタを非導通状態にすることによって駆動トランジスタのゲート電極を信号線から電気的に切り離してフローティング状態にする。
【００１３】
駆動トランジスタのゲート電極がフローティング状態になると、駆動トランジスタのゲート−ソース間に保持容量が接続されていることにより、駆動トランジスタのソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタのゲート電位Ｖｇも変動する。これがブートストラップ動作である。このブートストラップ動作により、駆動トランジスタのゲート−ソース間電圧Ｖｇｓを一定に維持することができるために、有機ＥＬ素子のＩ−Ｖ特性が経時変化しても、当該有機ＥＬ素子の発光輝度を一定に保つことができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００６−１３３５４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
上述したブートストラップ動作において、駆動トランジスタのソース電位Ｖｓの上昇分ΔＶｓに対するゲート電位Ｖｇの上昇分ΔＶｇの比率（以下、ブートストラップ比Ｇｂｓｔと記述する）を考えた場合、このブートストラップ比Ｇｂｓｔが小さいと、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが映像信号を保持容量に保持したときの電圧よりも小さくなる。
【００１６】
すなわち、ブートストラップ比Ｇｂｓｔが小さいということは、ソース電位Ｖｓの上昇分ΔＶｓに対してゲート電位Ｖｇの上昇分ΔＶｇが小さいということであるから、ゲート−ソース間電圧Ｖｇｓが小さくなる。すると、有機ＥＬ素子に流す駆動電流として必要な電流、即ち書き込みトランジスタによって書き込んだ映像信号に対応した電流を確保できないために、輝度が低下し、輝度ムラが生じて画質の劣化を招く。
【００１７】
ここで、ブートストラップ比Ｇｂｓｔは、保持容量の容量値や、駆動トランジスタのゲートに付く寄生容量の容量値によって決まり、これらの容量値が大きければブートストラップ比Ｇｂｓｔが大きくなる（その詳細については後述する）。寄生容量の容量値は、駆動トランジスタのゲート電極に接続されるトランジスタ等の回路素子によって決まる。そして、画素回路を構成する素子数の削減が図られ、駆動トランジスタのゲート電極に接続されるトランジスタが減ると、その分だけ寄生容量の容量値が小さくなる。
【００１８】
したがって、ブートストラップ比Ｇｂｓｔを大きくするには、保持容量の容量値を大きくすればよいことになる。保持容量の容量値は、当該保持容量を形成する対向配置された２枚の金属の面積に比例し、２枚の金属間の距離に反比例する。したがって、２枚の金属の面積を大きくするか、２枚の金属間の距離を狭くすることで、保持容量の容量値を大きくできる。２枚の金属間の距離を狭くするにも限界があることから、２枚の金属の面積を大きくする、即ち保持容量のサイズを大きくすることになる。
【００１９】
しかしながら、限られた画素サイズの中に保持容量を形成する訳であるから、保持容量のサイズを大きくするにも限界がある。逆に、近年、高精細化に伴って画素サイズの微細化が進められる傾向にあることから、保持容量のサイズを大きくすることによってブートストラップ比Ｇｂｓｔを大きくするのは難しい。
【００２０】
また、ブートストラップ比Ｇｂｓｔを大きくするのではなく、駆動トランジスタを通して有機ＥＬ素子に流す駆動電流を、ブートストラップ比Ｇｂｓｔによって減少する分を見込んで大きく確保することで、映像信号に対応した駆動電流を確保することができるが、この場合、消費電力が増えるという問題がある。
【００２１】
そこで、本発明は、限られた画素サイズの中でブートストラップ比を大きく設定することで、消費電力を増やすことなく、画質の向上を図ることが可能な表示装置、当該表示装置の製造方法および当該表示装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明では、電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート−ソース間に接続された保持容量と含む画素が行列状に配置されてなる表示装置において、第１電極と、前記第１電極の一方の面に対向配置されて第１容量を形成する第２電極と、前記第１電極の他方の面に対向配置されて第２容量を形成する第３電極とによって前記保持容量を形成し、前記第１容量と前記第２容量とを電気的に並列に接続した構成を採っている。
【００２３】
上記構成の表示装置および当該表示装置を有する電子機器において、第１，第２，第３電極によって第１，第２容量を形成し、これら第１，第２容量を電気的に並列に接続することにより、第１，第２，第３電極間の距離を同じとすると、２枚の電極によって保持容量を形成する場合に比べて、保持容量のサイズを大きくすることなく、当該保持容量の容量値を大きくすることができるために、限られた画素サイズの中でブートストラップ比を大きく設定できる。
【００２４】
ブートストラップ比を大きく設定できることにより、ブートストラップ動作において、駆動トランジスタのソース電位が上昇したとき、ゲート電位の上昇分がソース電位の上昇分とほぼ等しくなり、駆動トランジスタのゲート−ソース間電圧が縮まることがないために、電気光学素子に流す駆動電流をブートストラップ比の減少分を見込んで大きく確保しなくても、当該駆動電流として必要な電流を確保できる。
【発明の効果】
【００２５】
本開示によれば、限られた画素サイズの中でブートストラップ比を大きく設定できることにより、電気光学素子に流す駆動電流をブートストラップ比の減少分を見込んで大きく確保しなくても、当該駆動電流として必要な電流を確保できるために、消費電力を増やすことなく、画質の向上を図ることができる。
【００２６】
また、保持容量の容量値の増大を図らず、２枚の電極で形成する場合と同じ容量値とする場合は、保持容量の電極の面積を小さくすることができる。これにより、画素内において保持容量の電極が占める割合が小さくなり、例えば、製造プロセスにおいて混入した金属くず等によるショートの発生、ひいては画素の不良発生を抑えることができるために、歩留まりを向上させることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本発明の一実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミングチャートである。
【図５】本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。
【図６】本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】画素の等価回路図である。
【図１１】保持容量の電気的接続を含む画素の各回路素子の接続関係を示す回路図である。
【図１２】本実施形態に係る画素の配線層の構造を示す平面パターン図である。
【図１３】本発明の一実施例に係る保持容量の構成を示す断面図である。
【図１４】従来技術に係る画素の配線層の構造を示す平面パターン図である。
【図１５】本発明の一実施例に係る保持容量の製造方法を示す工程図である。
【図１６】本発明の他の実施例に係る保持容量の構成を示す断面図である。
【図１７】本発明が適用されるテレビを示す斜視図である。
【図１８】本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１９】本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。
【図２０】本発明が適用されるビデオカメラを示す斜視図である。
【図２１】本発明が適用される携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２９】
図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００３０】
図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、画素（ＰＸＬＣ）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書き込み走査回路４０、電源供給走査回路５０および水平駆動回路６０が設けられている。
【００３１】
画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが配線され、画素列ごとに信号線３３−１〜３３−ｎが配線されている。
【００３２】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦ
Ｔを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、走査回路４０、電源供給走査回路５０および水平駆動回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００３３】
書き込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、走査線３１−１〜３１−ｍに順次走査信号ＷＳ１〜ＷＳｍを供給して画素２０を行単位で順番に走査（線順次走査）する。
【００３４】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書き込み走査回路４０による線順次走査に同期して、第１電位Ｖｃｃｐと当該第１電位Ｖｃｃｐよりも低い第２電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給することにより、後述する駆動トランジスタ２２（図２参照）の導通（オン）／非導通（オフ）の制御を行なう。
【００３５】
水平駆動回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇとオフセット電圧Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で一斉に書き込む。すなわち、水平駆動回路６０は、映像信号の信号電圧Ｖｓｉｇを行（ライン）単位で一斉に書き込む線順次書き込みの駆動形態を採っている。
【００３６】
ここで、オフセット電圧Ｖｏｆｓは、映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇの基準となる電圧（例えば、黒レベルに相当）である。また、第２電位Ｖｉｎｉは、オフセット電圧Ｖｏｆｓよりも十分に低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするとき、Ｖｏｆｓ−Ｖｔｈ＞Ｖｉｎｉに設定される。
【００３７】
（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２４を有する構成となっている。
【００３８】
ここでは、駆動トランジスタ２２および書き込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、ここでの駆動トランジスタ２２および書き込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３９】
有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。駆動トランジスタ２２は、ソース電極が有機ＥＬ素子２１のアノード電極に接続され、ドレイン電極が電源供給線３２（３２−１〜３２−ｍ）に接続されている。
【００４０】
書き込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース電極／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。
【００４１】
保持容量２４は、一端が駆動トランジスタ２２のゲート電極に接続され、他端が駆動トランジスタ２２のソース電極（有機ＥＬ素子２１のアノード電極）に接続されている。この保持容量２４に対して並列に補助容量を接続して保持容量２４の容量不足分を補う構成を採ることも可能である。
【００４２】
かかる構成の画素２０において、書き込みトランジスタ２３は、書き込み走査回路４０から走査線３１を通してゲート電極に印加される走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して水平駆動回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓは保持容量２４に保持される。
【００４３】
駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電位Ｖｃｃｐにあるときに、電源供給線３２から電流の供給を受けて、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を電流駆動する。
【００４４】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２、書き込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４が順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。
【００４５】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画
素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。
【００４６】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図
示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００４７】
図３に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。
【００４８】
（閾値補正機能）
ここで、電源供給走査回路５０は、書き込みトランジスタ２３が導通した後で、水平駆動回路６０が信号線３３（３３−１〜３３−ｎ）にオフセット電圧Ｖｏｆｓを供給している間に、電源供給線３３の電位ＤＳを第２電位Ｖｉｎｉから第１電位Ｖｃｃｐに切り替える。この電源供給線３２の電位ＤＳの切り替えにより、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【００４９】
駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持するのは次の理由による。
【００５０】
駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈや移動度μなどのトランジスタ特性が変動する。このトランジスタ特性の変動により、駆動トランジスタ２２に画素間で同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流（駆動電流）Ｉｄｓが変動し、有機ＥＬ素子２１の発光輝度のばらつきとなって現れる。この閾値電圧Ｖｔｈの画素ごとのばらつきの影響をキャンセル（補正）するために、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持するのである。
【００５１】
駆動トランジスタ２２の閾値電圧Ｖｔｈの補正は次のようにして行われる。すなわち、保持容量２４にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われる。
【００５２】
これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。
【００５３】
（移動度補正機能）
図２に示した画素２０は、上述した閾値補正機能に加えて、移動度補正機能を備えている。具体的には、水平駆動回路６０が映像信号の信号電圧Ｖｓｉｇを信号線３３（３３−１〜３３−ｎ）に供給している期間で、かつ、書き込み走査回路４０から出力される走査信号ＷＳ（ＷＳ１〜ＷＳｍ）に応答して書き込みトランジスタ２３が導通する期間、即ち移動度補正期間において、保持容量２４に信号電圧Ｖｓｉｇを保持する際に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
【００５４】
（ブートストラップ機能）
図２に示した画素２０はさらにブートストラップ機能も備えている。具体的には、書き込み走査回路４０は、保持容量２４に映像信号の信号電圧Ｖｓｉｇが保持された段階で走査線３１（３１−１〜３１−ｍ）に対する走査信号ＷＳ（ＷＳ１〜ＷＳｍ）の供給を解除し、書き込みトランジスタ２３を非導通状態にして駆動トランジスタ２２のゲート電極を信号線３３（３３−１〜３３−ｎ）から電気的に切り離してフローティング状態にする。
【００５５】
駆動トランジスタ２２のゲート電極がフローティング状態になると、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）
駆動トランジスタ２２のゲート電位Ｖｇも変動する（ブートストラップ動作）。このブートストラップ動作により、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化しても、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００５６】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、ブートストラップ動作により駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓが一定に維持されるために、有機ＥＬ素子２１に流れる電流は変化せず、したがって有機ＥＬ素子２１の発光輝度も一定に保たれる。その結果、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化しても、それに伴う輝度劣化のない画像表示を実現できる。
【００５７】
（有機ＥＬ表示装置の回路動作）
次に、本実施形態に係る有機ＥＬ表示装置１０の回路動作について、図４のタイミングチャートを基に、図５および図６の動作説明図を用いて説明する。なお、図５および図６の動作説明図では、図面の簡略化のために、書き込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は寄生容量Ｃｅｌを持っていることから、当該寄生容量Ｃｅｌについても図示している。
【００５８】
図４のタイミングチャートでは、時間軸を共通にして、１Ｈ（Ｈは水平走査時間）における走査線３１（３１−１〜３１−ｍ）の電位（走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。
【００５９】
＜発光期間＞
図４のタイミングチャートにおいて、時刻ｔ１以前は有機ＥＬ素子２１が発光状態にある（発光期間）。この発光期間では、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐ（第１電位）にあり、また、書き込みトランジスタ２３が非導通状態にある。このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、図５（Ａ）に示すように、電源供給線３２から駆動トランジスタ２２を通して当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００６０】
＜閾値補正準備期間＞
そして、時刻ｔ１になると、線順次走査の新しいフィールドに入り、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから信号線３３のオフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉ（第２電位）に切り替わる。ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３４の電位をＶｃａｔｈとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００６１】
次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路６０から信号線３３に対してオフセット電圧Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇがオフセット電圧Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、オフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【００６２】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、先述した閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈと設定する必要がある。このように、駆動トランジスタ２２のゲート電位Ｖｇをオフセット電圧Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する動作が閾値補正準備の動作である。
【００６３】
＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈになり、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に書き込まれる。
【００６４】
ここでは、便宜上、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００６５】
次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書き込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極がフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【００６６】
＜書き込み期間／移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位がオフセット電圧Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書き込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。
【００６７】
この書き込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。
【００６８】
このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の寄生容量Ｃｅｌに流れ込み、よって当該寄生容量Ｃｅｌの充電が開始される。
【００６９】
この寄生容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。
【００７０】
やがて、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇すると、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００７１】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００７２】
より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理については後述する。
【００７３】
＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書き込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は信号線３３から切り離される。これと同時に、ドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位はドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００７４】
有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。このとき、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに切り替わる。
【００７５】
（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2    ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００７６】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になるのに対し、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００７７】
これに対して、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2
……（２）
で表される。
【００７８】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈが変動しても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度も変動しない。
【００７９】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００８０】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの入力信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。
【００８１】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。
【００８２】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μのばらつきが補正される。
【００８３】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。
【００８４】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【００８５】
図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【００８６】
これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。
【００８７】
そして、閾値補正および移動度補正を共に行うことにより、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【００８８】
（ブートストラップ動作における問題点）
ここで、ブートストラップ動作における問題点について、図１０の画素２０の等価回路図を用いて説明する。
【００８９】
図１０において、保持容量２４の容量値をＣｓ、駆動トランジスタ２２のゲート−ソース間の寄生容量をＣｇｓ、駆動トランジスタ２２のゲート−ドレイン間の寄生容量をＣｇｄ、書き込みトランジスタ２３のゲート−ドレイン／ソース間の寄生容量をＣｄとし、駆動トランジスタ２２のソース電位Ｖｓの上昇分をΔＶｓ、ゲート電位Ｖｇの上昇分をΔＶｇとすると、駆動トランジスタのソース電位Ｖｓの上昇分ΔＶｓに対するゲート電位Ｖｇの上昇分ΔＶｇの比率、即ちブートストラップ比Ｇｂｓｔは、
Ｇｂｓｔ＝ΔＶｇ／ΔＶｓ
＝{(Ｃｓ＋Ｃｇｓ)/(Ｃｓ＋Ｃｇｓ＋Ｃｇｄ＋Ｃｄ)}      ……（３）
で表される。
【００９０】
ブートストラップ動作において、ブートストラップ比Ｇｂｓｔが小さいと、ソース電位Ｖｓの上昇分ΔＶｓに対してゲート電位Ｖｇの上昇分ΔＶｇが小さくなるために、ゲート−ソース間電圧Ｖｇｓが縮まり、書き込みトランジスタ２３による書き込みによって保持容量２４に保持した信号電圧Ｖｓｉｇよりも小さくなる。
【００９１】
すると、有機ＥＬ素子２１に流す駆動電流Ｉｄｓとして必要な電流、即ち書き込みトランジスタ２３によって書き込んだ映像信号の信号電圧Ｖｓｉｇに対応した電流を確保できないために、輝度が低下し、それに伴って輝度ムラが生じて画質の劣化を招く。
【００９２】
ブートストラップ比Ｇｂｓｔは、上記の式（３）から明らかなように、保持容量２４の容量値Ｃｓおよび駆動トランジスタ２２のゲートに付く寄生容量Ｃｇｓ，Ｃｇｄ，Ｃｄによって決まり、これらの容量値Ｃｓ，Ｃｇｓ，Ｃｇｄ，Ｃｄが大きければブートストラップ比Ｇｂｓｔが大きくなる。
【００９３】
［本実施形態の特徴部分］
そこで、本実施形態では、先述した理由（発明が解決しようとする課題の項で述べた理由）から、保持容量２４を形成する電極の面積、即ち保持容量２４のサイズを大きくすることなく、当該保持容量２４の容量値Ｃｓを大きくすることにより、限られた画素サイズの中でブートストラップ比Ｇｂｓｔを大きく設定し、画質の向上を図ることを特徴としている。
【００９４】
具体的には、本実施形態では、保持容量２４に関して、金属からなる第１電極に対して当該第１電極の両面側に金属からなる第２，第３電極をそれぞれ対向配置し、第１電極と第２電極とによって第１容量２４−１を形成するとともに、第１電極と第３電極とによって第２容量２４−２を形成し、これら第１，第２容量２４−１，２４−２を電気的に並列に接続するようにしている。
【００９５】
図１１は、保持容量２４（第１，第２容量２４−１，２４−２）の電気的接続を含む画素２０の各回路素子の接続関係を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。
【００９６】
図１１において、保持容量２４は、第１電極２４Ａと当該電極２４Ａの一方の面と対向配置された第２電極２４Ｂとの間に形成される第１容量２４−１と、第１電極２４Ａと当該電極２４Ａの他方の面と対向配置された第３電極２４Ｃとの間に形成される第２容量２４−２とからなり、これら第１，第２容量２４−１，２４−２が電気的に並列に接続された構成となっている。
【００９７】
図１２は、画素２０の配線層の構造を示す平面パターン図である。図１１および図１２において、第２電極２４Ｂおよびその配線２４１は、駆動トランジスタ２２のゲート電極と同じ第１の金属層に形成されている。第１電極２４Ａおよびその配線２４２は、駆動トランジスタ２２のソース電極および書き込みトランジスタ２３の他方の電極（ドレイン電極／ソース電極）と同じ第２の金属層に形成されている。第３電極２４Ｃは、有機ＥＬ素子２１のアノード電極と同じ第３の金属層に形成されている。
【００９８】
そして、第１電極２４Ａの配線２４２は、第１の金属層と第２の金属層とを電気的に接続するコンタクト部２５を介して駆動トランジスタ２２のゲート電極と接続されている。また、第２電極２４Ｂの配線２４１は、第１の金属層と第２の金属層とを電気的に接続するコンタクト部２６を介して駆動トランジスタ２２のソース電極と接続されている。第２金属層の駆動トランジスタ２２のソース電極と、第３金属層の有機ＥＬ素子２１のアノード電極とは、コンタクト部２７を介して電気的に接続されている。
【００９９】
この電気的な接続関係から明らかなように、保持容量２４は、駆動トランジスタ２２のゲート電極と同電位の第２の金属層の第１電極２４Ａと、駆動トランジスタ２２のソース電極と同電位の第１の金属層の第２電極２４Ｂと、駆動トランジスタ２２のソース電極と同電位の第３の金属層の第３電極２４Ｃとから構成されている。
【０１００】
ここで、保持容量２４の第２電極２４Ｂと駆動トランジスタ２２のゲート電極とは同じ第１の金属層でも別電位である。また、保持容量２４の第１電極２４Ａと駆動トランジスタ２２のソース電極とは同じ第２の金属層でも別電位である。
【０１０１】
（本実施形態の作用効果）
このように、第１，第２，第３電極２４Ａ，２４Ｂ，２４Ｃによって第１，第２容量２４−１，２４−２を形成し、これら第１，第２容量２４−１，２４−２を電気的に並列に接続することにより、３枚の電極２４Ａ，２４Ｂ，２４Ｃ間の距離を同じとすると、２枚の電極によって保持容量２４を形成する場合に比べて、保持容量２４のサイズを大きくすることなく、当該保持容量２４の容量値Ｃｓを大きくする（原理的には、２倍にする）ことができるために、限られた画素サイズの中でブートストラップ比Ｇｂｓｔを大きく設定できる。
【０１０２】
ブートストラップ比Ｇｂｓｔを大きく設定できる、理想的にはＧｂｓｔ＝１に設定できることにより、ブートストラップ動作において、駆動トランジスタ２２のソース電位Ｖｓが上昇したとき、ゲート電位Ｖｇの上昇分ΔＶｇがソース電位Ｖｓの上昇分ΔＶｓとほぼ等しくなり、ゲート−ソース間電圧Ｖｇｓが縮まることがないために、有機ＥＬ素子２１に流す駆動電流Ｉｄｓとして必要な電流を確保できる。
【０１０３】
これにより、有機ＥＬ素子２１に流す駆動電流をブートストラップ比Ｇｂｓｔの減少分を見込んで大きく確保しなくても、書き込みトランジスタ２３によって書き込んだ映像信号の信号電圧Ｖｓｉｇに対応した駆動電流Ｉｄｓを確保できない場合に発生する輝度の低下、それに伴う輝度ムラをなくすことができるために、消費電力を増やすことなく、画質の向上を図ることができる。
【０１０４】
また、図２に示す画素構成を採る有機ＥＬ表示装置１０の場合には、駆動トランジスタ２２に接続されているトランジスタが書き込みトランジスタ２３だけであり、特許文献１（特開２００６−１３３５４２号公報）等に記載されている有機ＥＬ表示装置に比べて、駆動トランジスタ２２に接続されているトランジスタ数が少ないために、その分だけ駆動トランジスタ２２のゲート電極に付く寄生容量が少なくなり、ブートストラップ比Ｇｂｓｔが小さくなりがちである。したがって、保持容量２４のサイズを大きくすることなく、当該保持容量２４の容量値Ｃｓを大きくする技術は、特に図２に示す画素構成を採る有機ＥＬ表示装置１０に有用なものとなる。
【０１０５】
（本実施形態の他の作用効果）
また、３枚の電極２４Ａ，２４Ｂ，２４Ｃによって第１，第２容量２４−１，２４−２を形成し、これら第１，第２容量２４−１，２４−２を電気的に並列に接続することにより、保持容量２４の容量値Ｃｓの増大を図らない場合には、３枚の電極２４Ａ，２４Ｂ，２４Ｃ間の距離を同じとすると、２枚の電極によって保持容量２４を形成する場合に比べて、保持容量２４の電極の面積を縮小できる。原理的には、半分に縮小できる。
【０１０６】
保持容量２４を形成する電極を縮小できるということは、保持容量２４のサイズを小さくできるということであるから、画素２０の微細化に寄与できることになる。また、画素２０の微細化を図らず、画素サイズはそのままの状態で、保持容量２４の電極の縮小化を図ることにより、画素２０内において保持容量２４の電極が占める割合が小さくなるために、例えば、製造プロセスにおいて金属くず等が画素２０内に混入したとしても、保持容量２４の電極と他の金属配線との間での金属くず等によるショートの発生、ひいては画素２０の不良発生を抑え、歩留まりを向上させることができる。
【０１０７】
（実施例）
以下に、具体的な実施例について説明する。図１３は、本発明の一実施例に係る保持容量２４の構成を示す、図１２のＡ−Ａ′線に沿った断面図であり、図中、図３と同等部分には同一符号を付して示している。
【０１０８】
図１３に示すように、保持容量２４は、透明絶縁基板、例えばガラス基板２０１上に第１の金属層としてパターン形成された第２電極２４Ｂと、この第２電極２４Ｂ上に絶縁膜２０２を介して対向して第２の金属層としてパターン形成された第１電極２４Ａと、この第１電極２４Ａ上に絶縁保護膜２１１を介して第３の金属層としてパターン形成された有機ＥＬ素子２１のアノード電極２０５とによって形成されている。
【０１０９】
ここで、有機ＥＬ素子２１のアノード電極２０５のうち、第１電極２４Ａと対向する部分（領域）が第３電極２４Ｃとなる。そして、第２電極２４Ｂと第１電極２４Ａとの間に第１容量２４−１が形成され、第１電極２４Ａと第３電極２４Ｃとの間に第２容量２４−２が形成される。これら第１，第２容量２４−１，２４−２は、先述したように、電気的に並列に接続されることによって保持容量２４となる。
【０１１０】
ここで、本実施例においては、本来ならば絶縁保護膜２１１と第３の金属層との間に、絶縁保護膜２１１と共に介在する筈の絶縁平坦化膜２０３を、第１電極２４Ａと第３電極２４Ｃとが対向する部分（図１２の一点鎖線で囲った領域２４３）において部分的に除去するようにしたことを特徴としている。
【０１１１】
絶縁平坦化膜２０３を部分的に除去するに当たっては、絶縁平坦化膜２０３をパターン形成するためのパターニング用マスクを作成するときに、保持容量２４の部分を抜くパターンを作るようにすれば、工程数を増やすことなく、絶縁平坦化膜２０３をパターン形成する際に第１電極２４Ａと第３電極２４Ｃとの対向部分を除去できる。
【０１１２】
このように、第１電極２４Ａと第３電極２４Ｃとが対向する部分の絶縁平坦化膜２０３を除去することにより、両電極２４Ａ，２４Ｃ間の距離ｄ１を絶縁保護膜２１１の膜厚まで狭めることができる。周知の通り、容量の大きさは、２枚の電極の面積に比例し、２枚の電極間の距離に反比例する。
【０１１３】
したがって、第１，第３電極２４Ａ，２４Ｃ間の距離ｄ１が狭まることで、これら電極２４Ａ，２４Ｃ間に形成される第２容量２４−２の容量値を、一般的に膜厚が絶縁保護膜２１１よりも数倍厚い絶縁平坦化膜２０３が介在する場合に比べて、第１，第２電極２４Ａ，２４Ｂ間に形成される第１容量２４−１の容量値程度まで大きくすることができる。
【０１１４】
ここで、図１４に示す従来技術のように、第２の金属層の第１電極２４Ａと、第１の金属層の第１電極２４Ａと対向する部分（第２電極２４Ｂ）との間で保持容量２４を形成する場合と比較する。なお、ここでは、図１２に示す第１電極２４Ａの面積が、図１４に示す第１電極２４Ａの面積と等しいものとする。
【０１１５】
上記実施例のように、第１電極２４Ａと第３電極２４Ｃとが対向する部分の絶縁平坦化膜２０３を除去することにより、第１，第３電極２４Ａ，２４Ｃ間に形成される第２容量２４−２の容量値を、第１，第２電極２４Ａ，２４Ｂ間に形成される第１容量２４−１とほぼ同程度まで大きくできるために、保持容量２４の容量値Ｃｓとして、図１４に示す従来技術の２倍程度の容量値を確保できる。
【０１１６】
（保持容量の製造方法）
次に、本実施例に係る保持容量２４の製造方法について、図１５に示す工程図を用いて
説明する。図１５において、図１３と同等部分には同一符号を付して示している。
【０１１７】
先ず、透明絶縁基板、例えばガラス基板２０１上に第１の金属層として第２電極２４Ｂをパターン形成し（工程１）、次いで、絶縁膜２０２を形成して当該絶縁膜２０２によって第２電極２４Ｂを覆う（工程２）。次に、第２の金属層として第１電極２４Ａをパターン形成し（工程３）、次いで、絶縁保護膜２１１を形成して当該絶縁保護膜２１１によって第１電極２４Ａを覆う（工程４）。
【０１１８】
次に、フォトレジストによってパターニング用マスクを作成して絶縁平坦化膜２０３をパターン形成する訳であるが、パターニング用マスクを作成するときに、第１電極２４Ａと対向する領域にもマスクを形成した状態で絶縁平坦化膜２０３をパターン形成する（工程５）。このようにして絶縁平坦化膜２０３をパターン形成することで、絶縁平坦化膜２０３を形成する工程で同時に、絶縁平坦化膜２０３の第１電極２４Ａと対向する部分を除去できる。
【０１１９】
次に、第３の金属層として有機ＥＬ素子２１のアノード電極２０５をパターン形成する（工程６）。このとき、絶縁平坦化膜２０３の第１電極２４Ａと対向する部分が除去されているために、当該除去部分ではアノード電極２０５は絶縁保護膜２１１上に形成されることになる。そして、絶縁平坦化膜２０３の除去部分におけるアノード電極２０５が第３電極２４Ｃとなる。
【０１２０】
上述したように、絶縁平坦化膜２０３を形成する工程（工程５）では、第１電極２４Ａと第３電極２４Ｃとの間において、絶縁平坦化膜２０３を除去することにより、第１電極２４Ａと第３電極２４Ｃとの間の距離ｄ１を小さく設定することができるために、工程数を増やすことなく、両電極２４Ａ，２４Ｃ間に形成される第２容量２４−２の容量値を大きくすることができる。
【０１２１】
（他の実施例）
なお、本実施例では、好ましい実施の形態として、第１電極２４Ａと第３電極２４Ｃとの対向部分の絶縁平坦化膜２０３を除去するとしたが、図１６に示すように、必ずしも当該対向部分の絶縁平坦化膜２０３を除去しなくても、第１電極２４Ａと第３電極２４Ｃとの間に、絶縁平坦化膜２０３の膜厚＋絶縁保護膜２１１の膜厚の距離ｄ２に応じた容量値を持つ第２容量２４−２を形成することができる。
【０１２２】
そして、先述したように、第２容量２４−２が第１容量２４−１に対して並列に接続されるように電気的な接続を行なうことにより、第１容量２４−１と第２容量２４−２とが並列接続されてなる保持容量２４の容量値Ｃｓを、第２容量２４−２の分だけ大きくすることができる。
［変形例］
【０１２３】
なお、上記実施形態では、有機ＥＬ素子２１を駆動する駆動トランジスタ２２と、映像信号の信号電圧Ｖｓｉｇをサンプリングして画素内に書き込む書き込みトランジスタ２３と、駆動トランジスタ２２のゲート−ソース間に接続され、書き込みトランジスタ２３によって書き込まれた信号電圧Ｖｓｉｇを保持する保持容量２４と含む回路構成の画素回路２０を有する有機ＥＬ表示装置１０に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。
【０１２４】
すなわち、駆動トランジスタ２２と電源配線との間に接続され、当該電源配線から駆動トランジスタ２２に対して選択的に駆動電流を供給するための動作をなすスイッチングトランジスタを有する構成の画素回路や、適宜導通状態になることにより、有機ＥＬ素子２１の電流駆動に先立って駆動トランジスタ２２の閾値電圧Ｖｔｈを検知し、この検知した閾値電圧Ｖｔｈを保持容量２４に保持するための動作をなすスイッチングトランジスタをさらに含む画素回路などを有する有機ＥＬ表示装置に対しても同様に適用可能である。
【０１２５】
また、上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１２６】
［適用例］
以上説明した本発明による表示装置は、一例として、図１７〜図２１に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１２７】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、限られた画素サイズの中でブートストラップ比を大きく設定することで、消費電力を増やすことなく、画質の向上を図ることができるために、各種の電子機器において、低消費電力にて良質な画像表示を行うことができる利点がある。
【０１２８】
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１２９】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１３０】
図１７は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０１３１】
図１８は、本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１３２】
図１９は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１３３】
図２０は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１３４】
図２１は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。
【符号の説明】
【０１３５】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２４…保持容量、２４−１…第１容量、２４−２…第２容量、２４Ａ…第１電極、２４Ｂ…第２電極、２４Ｃ…第３電極、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書き込み走査回路、５０…電源供給走査回路、６０…水平駆動回路、７０…表示パネル
【図１】
0005541351.tif 000002
【図２】
0005541351.tif 000003
【図３】
0005541351.tif 000004
【図４】
0005541351.tif 000005
【図５】
0005541351.tif 000006
【図６】
0005541351.tif 000007
【図７】
0005541351.tif 000008
【図８】
0005541351.tif 000009
【図９】
0005541351.tif 000010
【図１０】
0005541351.tif 000011
【図１１】
0005541351.tif 000012
【図１２】
0005541351.tif 000013
【図１３】
0005541351.tif 000014
【図１４】
0005541351.tif 000015
【図１５】
0005541351.tif 000016
【図１６】
0005541351.tif 000017
【図１７】
0005541351.tif 000018
【図１８】
0005541351.tif 000019
【図１９】
0005541351.tif 000020
【図２０】
0005541351.tif 000021
【図２１】
0005541351.tif 000022