(57)【特許請求の範囲】
【請求項１】
金属接合により、実装基板と、接合および電気的に接続される半導体装置であって、
上記接合および電気的接続に使用される接合材料との相互拡散により金属間化合物を形成するための金属材料の層を備えるメタルバンプが、半導体基板に設けられた第１電極に堆積され、
上記メタルバンプは、上記接合材料からなる第１接合材料層に上記金属材料の層が積層されたメタルバンプ積層層であり、かつ、該メタルバンプ積層層は上記第１電極上に２層以上５層以下で積層され、
上記金属材料の層と、金属材料で構成されていると共に
上記実装基板に設けられた第２電極とが、上記接合材料からなる第２接合材料層により金属接合され、
上記第１接合材料層および上記第２接合材料層が、上記第１電極、上記第２電極および上記金属材料の層を起点として、上記金属材料の層と相互拡散を呈することで金属間化合物化しており、
上記金属材料の層が、上記第２接合材料層よりも厚く形成されていることを特徴とする半導体装置。
【請求項２】
上記メタルバンプに、上記接合材料の層がさらに積層されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
少なくとも１層の、上記接合材料の層の厚みは、３μｍ以上１２μｍ以下であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
上記接合材料の層および上記金属材料の層の、少なくとも一方は、めっき法により形成された膜であることを特徴とする請求項１、２または３に記載の半導体装置。
【請求項５】
複数の上記接合材料の層が、一体的に形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項６】
上記接合材料は錫であり、上記金属材料は銅であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
金属接合による接合および電気的接続に使用される接合材料からなる第１接合材料層と、該接合材料との相互拡散により金属間化合物を形成するための金属材料とを備え、上記第１接合材料層に上記金属材料の層が積層されるメタルバンプ積層層を、半導体基板に設けられた第１電極上に２層以上５層以下で積層されるように堆積し、
上記金属材料で構成されていると共に実装基板に設けられた第２電極に、プリコート法またはめっき法により、第２接合材料層を形成するように上記接合材料を堆積し、
上記第１接合材料層および上記第２接合材料層が、上記第１電極、上記第２電極および上記金属材料の層を起点として、上記金属材料の層と相互拡散を呈することで金属間化合物化するように、上記金属材料の層と、上記第１電極および上記第２電極との金属接合をそれぞれ上記第１接合材料層および上記第２接合材料層により行い、
上記金属材料の層を、上記第２接合材料層よりも厚く形成することを特徴とする半導体装置の実装方法。
【請求項８】
金属接合による接合および電気的接続に使用される接合材料からなる第１接合材料層に、該第１接合材料層との相互拡散により金属間化合物を形成するための金属材料の層を積層されるメタルバンプ積層層を、半導体基板に設けられた第１電極上に２層以上５層以下で積層し、
上記金属材料で構成されていると共に実装基板に設けられた第２電極に、プリコート法またはめっき法により、第２接合材料層を形成するように上記接合材料を堆積し、
上記第１接合材料層および上記第２接合材料層が、上記第１電極、上記第２電極および上記金属材料の層を起点として、上記金属材料の層と相互拡散を呈することで金属間化合物化するように、上記金属材料の層と、上記第１電極および上記第２電極との金属接合をそれぞれ上記第１接合材料層および上記第２接合材料層により行い、
上記金属材料の層を、上記第２接合材料層よりも厚く形成することを特徴とする半導体装置の実装方法。
【請求項９】
金属接合による接合および電気的接続に使用される接合材料からなる第１接合材料層に、該第１接合材料層との相互拡散により金属間化合物を形成するための金属材料の層を積層されるメタルバンプ積層層を、半導体基板に設けられた第１電極上に２層以上５層以下で積層し、
上記メタルバンプ積層層に、上記第１接合材料層をさらに積層し、
上記第１接合材料層と、上記金属材料で構成されていると共に実装基板に設けられた第２電極に形成された上記接合材料からなる第２接合材料層とが、上記第１電極、上記第２電極および上記金属材料の層を起点として、上記金属材料の層と相互拡散を呈することで金属間化合物化するように、上記金属材料の層と、上記第１電極および上記第２電極との金属接合をそれぞれ上記第１接合材料層および上記第２接合材料層により行い、
上記金属材料の層を、上記第２接合材料層よりも厚く形成することを特徴とする半導体装置の実装方法。
【請求項１０】
上記実装基板は、セラミック基板、有機基板、およびシリコンインターポーザ基板のいずれかであることを特徴とする請求項７〜９のいずれか１項に記載の半導体装置の実装方法。
【請求項１１】
請求項７〜１０のいずれか１項に記載の半導体装置の実装方法により、上記実装基板と上記半導体装置とが実装されたことを特徴とする半導体装置の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属接合を利用したフリップチップ実装により、半導体装置自身と実装基板との、接合および電気的接続を行う半導体装置、半導体装置の実装方法、および半導体装置の実装構造に関する。
【背景技術】
【０００２】
従来、半導体装置の半導体基板と実装基板との電気的接続は、ワイヤボンディングにより行われてきた。
【０００３】
しかしながら、ワイヤボンディングによる電気的接続では、半導体基板および実装基板の縁近傍に、電気的接続に使用するワイヤの終端が接続される領域を確保する必要があった。このため、ワイヤボンディングによる電気的接続では、半導体装置の実装構造のサイズが大きくなってしまうという問題が発生していた。
【０００４】
また、ワイヤボンディングによる電気的接続では、半導体基板と実装基板との接続距離が長くなってしまうため、ワイヤのインダクタンスが増大してしまい、これにより、高速駆動が困難であるという問題が発生していた。
【０００５】
そこで、上記ワイヤボンディングにおいて発生していた問題を解決するために、近年では、フリップチップ実装が提案されている。
【０００６】
フリップチップ実装とは、半導体基板の機能面に、実装基板との接合に用いるバンプを形成した後、機能面と実装基板面とを向かい合わせて配置し、バンプと実装基板側の電極とを接合する実装方式である。
【０００７】
フリップチップ実装には、いくつかの種類があるが、中でも、金属接合を利用した実装方式は、高い実装信頼性を得ることが可能であり、かつ、ファインピッチ化が可能であるため、フリップチップ実装の主流となりつつある。
【０００８】
さらに、金属接合を利用した実装方式の中でも、Ｃｕ（銅）と半田とにより金属接合を行う実装方式は、低コストで実現可能であると共に、Ａｕ（金）と半田とにより金属接合を行う実装方式と同程度の、高い実装信頼性を得ることが可能である。
【０００９】
ところで、金属接合を行うフリップチップ実装の実装方式では、金属接合を行う各金属を加熱して、これらを接合する。そして、この加熱時に発生する熱は、各金属の相互拡散を発生させる。
【００１０】
しかしながら、金属接合において接合に用いる金属の量が多い場合、接合に用いる金属の金属間化合物化は不完全となる。結果、金属接合完了後の接合部分は、金属間化合物と、接合に用いる金属と、からなる。ここで、金属間化合物と接合に用いる金属との界面においては、接合強度が非常に弱くなるため、微小な力が加えられただけで破断が発生してしまうという問題が発生する。
【００１１】
一例を挙げると、Ｃｕと半田とにより金属接合を行うフリップチップ実装の実装方式では、Ｃｕおよび半田を加熱して、Ｃｕおよび半田を接合する。そして、この加熱時に発生する熱は、Ｃｕと半田内のＳｎ（錫）との相互拡散を発生させる。しかしながら、半田の量が多い場合、半田の金属間化合物化は不完全となる。結果、金属接合完了後の、Ｃｕと半田との接合部分は、金属間化合物であるＣｕ３Ｓｎ層およびＣｕ６Ｓｎ５層と、半田と、からなる。ここで、Ｃｕ６Ｓｎ５層と半田との界面においては、接合強度が非常に弱くなるため、微小な力が加えられただけで破断が発生してしまうという問題が発生する。
【００１２】
この問題について、図３３を参照して説明する。
【００１３】
図３３は、従来技術における、金属接合による、半導体基板に設けられた電極と実装基板の電極との、接合および電気的接続の様子を示す断面図である。
【００１４】
半導体基板に設けられたＣｕバンプ４と実装基板の電極６とを、半田７４により接合した場合、金属間化合物化は、Ｃｕバンプ４に近い半田７４部分および実装基板の電極６に近い半田７４部分から行われる。このため、Ｃｕバンプ４および実装基板の電極６から遠い半田７４部分は、金属間化合物化されにくい。
【００１５】
そのため、半田７４を厚く形成すると、図３３に示すとおり、半田７４の金属間化合物化が不完全となってしまう。結果、接合部分は、Ｃｕ３Ｓｎ層７２およびＣｕ６Ｓｎ５層７３に加え、半田７４を有することとなる。Ｃｕ６Ｓｎ５層７３と半田７４との界面においては、接合強度が非常に弱くなるため、微小な力が加えられただけで破断が発生してしまうという問題が発生する。なお、参照符号１０の部材は、めっき法で電気を供給するためのシード層である。
【００１６】
特許文献１には、接合に用いる接合材料が、半導体基板の電極材料上および実装基板の電極材料上の少なくとも一方に積層されている半導体装置において、接合材料を薄く形成する、即ち、接合材料の量を減らす技術が開示されている。接合材料の量を減らせば、接合材料は完全に金属間化合物化されるため、上記破断に係る問題を抑制することが可能である。
【特許文献１】特開２００２−１１０７２６号公報（２００２年４月１２日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、特許文献１に開示されている技術のように、接合材料の量を減らした場合は、接合部分そのものが狭小化してしまうため、実装信頼性が低下してしまうという問題が発生する。
【００１８】
本発明は、上記の問題に鑑みて為されたものであり、その目的は、金属接合を利用したフリップチップ実装において、実装信頼性を低下させることなく、接合強度を向上させることが可能である半導体装置、半導体装置の実装方法、および半導体装置の実装構造を実現することにある。
【課題を解決するための手段】
【００１９】
本発明に係る半導体装置は、上記の問題を解決するために、金属接合により、実装基板と、接合および電気的に接続される半導体装置であって、上記接合および電気的接続に使用される接合材料との相互拡散により金属間化合物を形成するための金属材料の層を備えるメタルバンプが、半導体基板に設けられた第１電極に堆積され、上記メタルバンプは、上記接合材料からなる第１接合材料層に上記金属材料の層が積層されたメタルバンプ積層層であり、かつ、該メタルバンプ積層層は上記第１電極上に２層以上５層以下で積層され、上記金属材料の層と、金属材料で構成されていると共に上記実装基板に設けられた第２電極とが、上記接合材料からなる第２接合材料層により金属接合され、上記第１接合材料層および上記第２接合材料層が、上記第１電極、上記第２電極および上記金属材料の層を起点として、上記金属材料の層と相互拡散を呈することで金属間化合物化しており、上記金属材料の層が、上記第２接合材料層よりも厚く形成されていることを特徴としている。
【００２０】
上記の構成によれば、本発明に係る半導体装置は、メタルバンプを用いた金属結合により、実装基板と、接合および電気的に接続される。なお、メタルバンプは、半導体基板に設けられた電極に堆積され、かつ接合材料と金属材料とを備えるものである。
【００２１】
金属接合の実施時において、メタルバンプに備えられた金属材料は、メタルバンプに備えられた接合材料との相互拡散により、金属間化合物を形成する。つまり、金属材料は、接合材料を金属間化合物化するための新たな起点となる。
【００２２】
こうして、金属材料により、接合材料を金属間化合物化するための起点を増やすことで、接合材料の金属間化合物化は、促進される。
【００２３】
このため、本発明に係る半導体装置では、接合材料の量を減らすことなく、接合材料の金属間化合物化を完全に行うことができる。本発明に係る半導体装置では、接合材料の量を減らす必要がないため、実装信頼性を低下させることがない。そして、金属接合の後においては、接合材料が完全に金属間化合物化されているため、接合強度が向上し、上記破断に係る問題を抑制することが可能である。
【００２４】
従って、金属接合を利用したフリップチップ実装において、実装信頼性を低下させることなく、接合強度を向上させることが可能であるという効果を奏する。
【００２５】
また、本発明に係る半導体装置は、上記メタルバンプは、上記接合材料の層に上記金属材料の層が積層されたメタルバンプ層であることを特徴としている。
【００２６】
上記の構成によれば、実装基板に接合材料が備えられている場合において、該実装基板との接合および電気的接続を、メタルバンプ層により適切に実施することができる。
【００２７】
また、本発明に係る半導体装置は、上記メタルバンプ層が、２層以上５層以下で積層されていることを特徴としている。
【００２８】
上記の構成によれば、メタルバンプ層は、複数層積層されるため、接合強度を向上させる効果をさらに大きくすることができる。
【００２９】
但し、半導体装置において、実装基板への実装後の高さを低く抑えるべく、金属接合による接合部分の高さを変更することなくメタルバンプ層を複数層積層するためには、メタルバンプ層１層あたりの、接合材料の層および金属材料の層を、薄くする必要がある。しかしながら、メタルバンプ層１層あたりの、接合材料の層および金属材料の層は、薄くしすぎると、接合強度自体が低下する虞があるため好ましくない。これらのことを考慮すると、メタルバンプ層は、５層以下で積層されるのが好ましい。
【００３０】
また、本発明に係る半導体装置は、上記メタルバンプ層に、上記接合材料の層がさらに積層されていることを特徴としている。
【００３１】
上記の構成によれば、実装基板に接合材料が備えられていない場合であっても、該実装基板との接合および電気的接続を、メタルバンプ層に積層された接合材料の層により適切に実施することができる。
【００３２】
また、本発明に係る半導体装置は、少なくとも１層の、上記接合材料の層の厚みは、３μｍ以上１２μｍ以下であることを特徴としている。
【００３３】
金属接合の実施時における、接合材料と金属材料との相互拡散は、１回のリフロー毎に３μｍ〜６μｍ程度進む。そのため、接合材料の層の両面に接している、それぞれの金属材料の層から相互拡散が進むことを考慮すると、全ての接合材料を金属間化合物化するためには、接合材料の層の厚さは、最大で１２μｍとするのがよい。一方、金属間化合物化の後に残った金属材料を接続するべく、金属間化合物の層の厚さは、少なくとも３μｍ必要であると考えられる。即ち、接合材料の層の厚みは、３μｍ以上必要である。
【００３４】
なお、接合材料の層を確実に金属間化合物化するためには、金属材料の層を接合材料の層より厚く形成する必要がある。
【００３５】
また、本発明に係る半導体装置は、上記接合材料の層および上記金属材料の層の、少なくとも一方は、めっき法により形成された膜であることを特徴としている。
【００３６】
上記の構成によれば、接合材料の層および金属材料の層の、少なくとも一方は、めっき法により形成された膜であるため、比較的簡単に、半導体基板に設けられた電極に積層（堆積）することができる。
【００３７】
また、本発明に係る半導体装置は、複数の上記接合材料の層が、一体的に形成されていることを特徴としている。
【００３８】
上記の構成によれば、複数の接合材料の層は、一体的に形成されている、即ち、一体化される。そのため、接合強度は、さらに向上させることができる。
【００３９】
また、本発明に係る半導体装置は、上記接合材料は錫であり、上記金属材料は銅であることを特徴としている。
【００４０】
上記の構成によれば、接合材料としては錫（即ち、半田）が、金属材料としては銅が用いられているため、低コストで実現可能であると共に、金と錫とにより金属接合を行う実装方式と同程度の高い実装信頼性を得ることが可能である。
【００４１】
本発明に係る半導体装置の製造方法は、上記の問題を解決するために、金属接合による接合および電気的接続に使用される接合材料からなる第１接合材料層と、該接合材料との相互拡散により金属間化合物を形成するための金属材料とを備え、上記第１接合材料層に上記金属材料の層が積層されるメタルバンプ積層層を、半導体基板に設けられた第１電極上に２層以上５層以下で積層されるように堆積し、上記金属材料で構成されていると共に実装基板に設けられた第２電極に、プリコート法またはめっき法により、第２接合材料層を形成するように上記接合材料を堆積し、上記第１接合材料層および上記第２接合材料層が、上記第１電極、上記第２電極および上記金属材料の層を起点として、上記金属材料の層と相互拡散を呈することで金属間化合物化するように、上記金属材料の層と、上記第１電極および上記第２電極との金属接合をそれぞれ上記第１接合材料層および上記第２接合材料層により行い、上記金属材料の層を、上記第２接合材料層よりも厚く形成することを特徴としている。
【００４２】
上記の方法によれば、接合材料と金属材料とを備えるメタルバンプが、半導体基板に設けられた電極に堆積されている半導体装置を、金属接合を利用したフリップチップ実装により、実装基板に実装することができる。
【００４３】
従って、金属接合を利用したフリップチップ実装において、実装信頼性を低下させることなく、接合強度の高い実装が可能であるという効果を奏する。
【００４４】
本発明に係る半導体装置の製造方法は、上記の問題を解決するために、  金属接合による接合および電気的接続に使用される接合材料からなる第１接合材料層に、該第１接合材料層との相互拡散により金属間化合物を形成するための金属材料の層を積層されるメタルバンプ積層層を、半導体基板に設けられた第１電極上に２層以上５層以下で積層し、  上記金属材料で構成されていると共に実装基板に設けられた第２電極に、プリコート法またはめっき法により、第２接合材料層を形成するように上記接合材料を堆積し、上記第１接合材料層および上記第２接合材料層が、上記第１電極、上記第２電極および上記金属材料の層を起点として、上記金属材料の層と相互拡散を呈することで金属間化合物化するように、上記金属材料の層と、上記第１電極および上記第２電極との金属接合をそれぞれ上記第１接合材料層および上記第２接合材料層により行い、上記金属材料の層を、上記第２接合材料層よりも厚く形成することを特徴としている。
【００４５】
上記の方法によれば、接合材料の層に金属材料の層が積層されたメタルバンプ層が、半導体基板に設けられた電極に積層されている半導体装置を、金属接合を利用したフリップチップ実装により、接合材料が備えられている実装基板に実装することができる。
【００４６】
従って、金属接合を利用したフリップチップ実装において、実装信頼性を低下させることなく、接合強度の高い実装が可能であるという効果を奏する。
【００４７】
本発明に係る半導体装置の製造方法は、上記の問題を解決するために、金属接合による接合および電気的接続に使用される接合材料からなる第１接合材料層に、該第１接合材料層との相互拡散により金属間化合物を形成するための金属材料の層を積層されるメタルバンプ積層層を、半導体基板に設けられた第１電極上に２層以上５層以下で積層し、上記メタルバンプ積層層に、上記第１接合材料層をさらに積層し、上記第１接合材料層と、上記金属材料で構成されていると共に実装基板に設けられた第２電極に形成された上記接合材料からなる第２接合材料層とが、上記第１電極、上記第２電極および上記金属材料の層を起点として、上記金属材料の層と相互拡散を呈することで金属間化合物化するように、上記金属材料の層と、上記第１電極および上記第２電極との金属接合をそれぞれ上記第１接合材料層および上記第２接合材料層により行い、上記金属材料の層を、上記第２接合材料層よりも厚く形成することを特徴としている。
【００４８】
上記の方法によれば、接合材料の層に金属材料の層が積層されたメタルバンプ層が、半導体基板に設けられた電極に積層されている半導体装置を、金属接合を利用したフリップチップ実装により、接合材料が備えられていない実装基板に実装することができる。
【００４９】
従って、金属接合を利用したフリップチップ実装において、実装信頼性を低下させることなく、接合強度の高い実装が可能であるという効果を奏する。
【００５０】
また、本発明に係る半導体装置の実装方法は、上記実装基板は、セラミック基板、有機基板、およびシリコンインターポーザ基板のいずれかであることを特徴としている。
【００５１】
つまり、本発明に係る半導体装置の実装方法は、セラミック基板、有機基板、およびシリコンインターポーザ基板のいずれかに、半導体装置を実装するのに好適な方法であると言える。
【００５２】
本発明に係る半導体装置の実装構造は、上記のいずれかの半導体装置の実装方法により、上記実装基板と上記半導体装置とが実装されたことを特徴としている。
【００５３】
従って、金属接合を利用したフリップチップ実装において、実装信頼性を低下させることなく、接合強度の高い実装構造が実現可能であるという効果を奏する。
【発明の効果】
【００５４】
以上のとおり、本発明に係る半導体装置は、金属接合により、実装基板と、接合および電気的に接続される半導体装置であって、上記接合および電気的接続に使用される接合材料との相互拡散により金属間化合物を形成するための金属材料を備えるメタルバンプが、半導体基板に設けられた電極に堆積され、上記メタルバンプは、上記接合材料からなる第１接合材料層に上記金属材料の層が積層されたメタルバンプであり、該メタルバンプが２層以上５層以下で積層され、上記金属材料の層が、金属材料で構成されていると共に上記実装基板に設けられた電極と上記接合材料からなる第２接合材料層により金属接合され、上記第１接合材料層および上記第２接合材料層が、上記金属材料の層と相互拡散を呈することで金属間化合物化している構成である。
【００５５】
従って、金属接合を利用したフリップチップ実装において、実装信頼性を低下させることなく、接合強度を向上させることが可能であるという効果を奏する。
【００５６】
以上のとおり、本発明に係る半導体装置の実装方法は、金属接合による接合および電気的接続に使用される接合材料と、該接合材料との相互拡散により金属間化合物を形成するための金属材料と、を備えるメタルバンプを、半導体基板に設けられた電極に堆積し、上記金属材料で構成されていると共に実装基板に設けられた電極に、プリコート法またはめっき法により、上記接合材料を堆積し、上記実装基板に設けられた電極に堆積された接合材料と、上記メタルバンプと、により上記金属接合を行う方法である。
【００５７】
従って、金属接合を利用したフリップチップ実装において、実装信頼性を低下させることなく、接合強度の高い実装が可能であるという効果を奏する。
【００５８】
以上のとおり、本発明に係る半導体装置の実装方法は、金属接合による接合および電気的接続に使用される接合材料の層に、該接合材料の層との相互拡散により金属間化合物を形成するための金属材料の層を積層したメタルバンプ層を、半導体基板に設けられた電極に積層し、上記金属材料で構成されていると共に実装基板に設けられた電極に、プリコート法またはめっき法により、上記接合材料を堆積し、上記実装基板に設けられた電極に堆積された接合材料と、上記メタルバンプ層と、により上記金属接合を行う方法である。
【００５９】
従って、金属接合を利用したフリップチップ実装において、実装信頼性を低下させることなく、接合強度の高い実装が可能であるという効果を奏する。
【００６０】
以上のとおり、本発明に係る半導体装置の実装方法は、金属接合による接合および電気的接続に使用される接合材料の層に、該接合材料の層との相互拡散により金属間化合物を形成するための金属材料の層を積層したメタルバンプ層を、半導体基板に設けられた電極に積層し、上記メタルバンプ層に、上記接合材料の層をさらに積層し、上記金属材料で構成されていると共に実装基板に設けられた電極と、上記メタルバンプ層に積層された接合材料の層と、により上記金属接合を行う方法である。
【００６１】
従って、金属接合を利用したフリップチップ実装において、実装信頼性を低下させることなく、接合強度の高い実装が可能であるという効果を奏する。
【発明を実施するための最良の形態】
【００６２】
本発明の一実施形態について、図１〜図３２を参照して説明すると以下の通りである。
【００６３】
図１は、本発明に係る半導体装置の構造を示す断面図である。
【００６４】
図１に示す半導体装置は、以下の構造を有している。
【００６５】
即ち、半導体基板１の上面には、電極（半導体基板に設けられた電極）２が設けられている。
【００６６】
電極２の上面を除く半導体基板１の上面は、表面保護膜３に覆われている。
【００６７】
電極２の上面には、めっき法で電気を供給するためのシード層１０を介して、Ｃｕバンプ（半導体基板に設けられた電極）４が堆積されている。
【００６８】
さらに、Ｃｕバンプ４には、メタルバンプ層（メタルバンプ）が堆積されている。
【００６９】
図１に示す半導体装置において、メタルバンプ層は、半田層（錫、接合材料、接合材料の層）１００にＣｕ層（銅、金属材料、金属材料の層）３０が積層されたものである。ここで、該メタルバンプ層には、半田層１０１がさらに積層されているが、この半田層１０１は必須の構成でなく、省略されてもよい。半田層１００およびＣｕ層３０の、少なくとも一方は、例えばめっき法またはスパッタリング法により形成された膜であってもよい。
【００７０】
図１に示す半導体装置では、上記メタルバンプ層、さらには半田層１０１を用いて、例えば実装基板５の電極６（図２８等参照）との金属接合を行う。つまり、半田層１００および半田層１０１は、実装基板５の電極６との、接合および電気的接続に使用されるものである。また、Ｃｕ層３０は、半田層１００および半田層１０１との相互拡散により、Ｃｕ３ＳｎおよびＣｕ６Ｓｎ５（金属間化合物）を形成するものである。
【００７１】
金属接合により、図１に示す半導体装置を、実装基板５の電極６と、接合および電気的に接続するとき、Ｃｕ層３０と、半田層１００および半田層１０１と、は、相互拡散を呈することで、Ｃｕ３ＳｎおよびＣｕ６Ｓｎ５を形成する。つまり、Ｃｕ層３０は、半田層１００および半田層１０１を金属間化合物化するための新たな起点として機能する。
【００７２】
こうして、半田層１００および半田層１０１の金属間化合物化は、Ｃｕ層３０をさらに備え、該金属間化合物化を実施するための起点を増やすことで、促進される。
【００７３】
このため、図１に示す半導体装置では、接合材料としての半田の量を減らすことなく、該半田の金属間化合物化を完全に行うことができる。図１に示す半導体装置では、半田の量を減らす必要がないため、実装信頼性を低下させることがない。そして、金属接合の後においては、半田が完全に金属間化合物化されているため、接合強度が向上し、接合部分の破断を抑制することが可能である。
【００７４】
従って、金属接合を利用したフリップチップ実装において、実装信頼性を低下させることなく、接合強度を向上させることが可能であるという効果を奏する。
【００７５】
ここからは、図１に示す半導体装置の製造方法について、図２〜図１２を参照して説明する。
【００７６】
まず、半導体基板１の上面に電極２を設け、電極２の上面を除く半導体基板１の上面を表面保護膜３で覆う。その後、電極２の上面および表面保護膜３に、スパッタリング法により、シード層１０となるシード層１１を堆積する（図２参照）。
【００７７】
堆積したシード層１１の全面に、フォトレジスト４０を塗布する（図３参照）。
【００７８】
塗布したフォトレジスト４０を、フォトマスク６０を用いて感光する。フォトマスク６０は、表面保護膜３に堆積したシード層１１に塗布したフォトレジスト４１に対して適用する。ここで、参照符号５０の部材は、図４に示す工程で感光させたフォトレジスト４０である（図４参照）。
【００７９】
感光させたフォトレジスト５０を除去して、電極２の上面に堆積したシード層１１を露出させる（図５参照）。
【００８０】
露出させた、電極２の上面に堆積したシード層１１に、Ｃｕバンプ４、上記半田層１００となる半田層１０２、上記Ｃｕ層３０となるＣｕ層３１、および、上記半田層１０１となる半田層１０３を順次積層する。なお、パッドピッチを８０μｍとする場合、例えば、Ｃｕバンプ４は４５μｍ、半田層１０２および半田層１０３は各々１２μｍ、Ｃｕ層３１は１５μｍ、程度の厚みとするのが好ましい（図６参照）。
【００８１】
フォトレジスト４１を除去する（図７参照）。
【００８２】
図７に示す完成途上の半導体装置の上面から、フォトレジスト４２を塗布する。これは、表面保護膜３に堆積したシード層１１の除去時において、半田層１０３が溶け出すのを避けるためである（図８参照）。
【００８３】
塗布したフォトレジスト４２を、フォトマスク６１を用いて感光する。フォトマスク６１は、半田層１０３に塗布したフォトレジスト４３に対して適用する。ここで、参照符号５１の部材は、図９に示す工程で感光させたフォトレジスト４２である（図９参照）。
【００８４】
感光させたフォトレジスト５１を除去して、表面保護膜３に堆積したシード層１１を露出させる（図１０参照）。
【００８５】
露出させた、表面保護膜３に堆積したシード層１１を除去する（図１１参照）。
【００８６】
フォトレジスト４３を除去する（図１２参照）。
【００８７】
図１３は、本発明に係る別の半導体装置の構造を示す断面図である。
【００８８】
図１３に示す半導体装置は、図１に示す半導体装置において、Ｃｕバンプ４上に積層された、半田およびＣｕの積層構造が、以下のとおり異なる。
【００８９】
即ち、図１に示す半導体装置では、Ｃｕバンプ４上に、半田層１００にＣｕ層３０が積層されたメタルバンプ層が積層されていた。一方、図１３に示す半導体装置では、Ｃｕバンプ４上に、半田層１０６にＣｕ層３２が積層された第１メタルバンプ層と、半田層１０７にＣｕ層３３が積層された第２メタルバンプ層と、半田層１０８にＣｕ層３４が積層された第３メタルバンプ層と、が順次積層されている。ここで、該第３メタルバンプ層には、半田層１０９がさらに積層されているが、この半田層１０９は必須の構成でなく、省略されてもよい。
【００９０】
つまり、図１３に示す半導体装置では、Ｃｕバンプ４上に、メタルバンプ層が複数層（図１３に示す半導体装置では３層）積層されている。
【００９１】
メタルバンプ層を複数層積層する場合、Ｃｕ層３２〜Ｃｕ層３４という、複数のＣｕ層を備えることにより、半田層１０６〜半田層１０９の、上記金属間化合物化は、さらに促進できる。このため、後の実装基板５の電極６への金属接合時に、より均一な金属間化合物（Ｃｕ３ＳｎおよびＣｕ６Ｓｎ５）を形成することができる。
【００９２】
なお、メタルバンプ層の積層数については、特に限定されないが、金属接合後の接合強度を考慮すると、２層〜５層程度が好ましい。
【００９３】
また、半田層１０６〜半田層１０９の厚みについては、特に限定されないが、Ｃｕ層３２〜Ｃｕ層３４との相互拡散が、１回のリフロー毎に３μｍ〜６μｍ程度進むこと、および、金属間化合物化の後に残ったＣｕ層３２〜Ｃｕ層３４を確実に接続する必要があることを考慮すると、１層あたり３μｍ〜１２μｍ程度であることが好ましい。また、半田層１０６〜半田層１０９を確実に金属間化合物化するためには、Ｃｕ層３２〜Ｃｕ層３４を、半田層１０６〜半田層１０９より厚く形成する必要がある。
【００９４】
例えば、図１３に示す半導体装置において、パッドピッチが８０μｍの場合、Ｃｕバンプ４は４５μｍ、Ｃｕ層３２〜Ｃｕ層３４は７μｍ、半田層１０６〜半田層１０９は５μｍ、程度の厚みとするのが好ましい。
【００９５】
図１３に示す半導体装置の製造方法は、図６に示す工程において、電極２の上面に堆積したシード層１１に、Ｃｕバンプ４、半田層１０６、Ｃｕ層３２、半田層１０７、Ｃｕ層３３、半田層１０８、Ｃｕ層３４、半田層１０９を順次積層する点を除けば、図１に示す半導体装置の製造方法と同じであるため、詳細な説明を省略する。
【００９６】
図１４は、本発明に係るさらに別の半導体装置の構造を示す断面図である。
【００９７】
図１４に示す半導体装置は、図１に示す半導体装置において、Ｃｕバンプ４上に積層された、半田およびＣｕの積層構造が、以下のとおり異なる。
【００９８】
即ち、図１に示す半導体装置では、Ｃｕバンプ４上に、半田層１００にＣｕ層３０が積層されたメタルバンプ層が積層されていた。
【００９９】
一方、図１４に示す半導体装置では、Ｃｕバンプ４上において、半田層１１１、Ｃｕ層３５、半田層１１２が、順次積層されている。ここで、半田層１１１および半田層１１２は、一体的に形成されている。即ち、Ｃｕ層３５は、半田層１１２を横切るように（好ましくは半分以上横切るように）形成されている。複数の半田層を一体的に形成することで、接合強度は、さらに向上させることができる。
【０１００】
ここからは、図１４に示す半導体装置の製造方法について、図１５〜図２７を参照して説明する。なお、図１４に示す半導体装置の製造方法における、図１５に示す以前の工程は、上述した、図２〜図５に示す工程と同じであるため、省略する。
【０１０１】
露出させた、電極２の上面に堆積したシード層１１に、Ｃｕバンプ４、半田層１１１を順次積層し、完成途上の半導体装置の上面から、フォトレジスト４４を塗布する（図１５参照）。
【０１０２】
塗布したフォトレジスト４４を、フォトマスク６２を用いて感光する。フォトマスク６２は、表面保護膜３に堆積したシード層１１に塗布されたフォトレジスト４４部分、および、半田層１１１に塗布されたフォトレジスト４４部分の一部、即ち、フォトレジスト４５に対して適用する。ここで、参照符号５２の部材は、図１６に示す工程で感光させたフォトレジスト４４である（図１６参照）。
【０１０３】
感光させたフォトレジスト５２を除去して、半田層１１１を部分的に露出させる（図１７参照）。
【０１０４】
半田層１１１を露出させた部分に、上記Ｃｕ層３５となるＣｕ層３６を積層する（図１８参照）。
【０１０５】
図１６に示す工程で感光させなかったフォトレジスト４５を、フォトマスク６３を用いて感光する。フォトマスク６３は、表面保護膜３に堆積したシード層１１に塗布したフォトレジスト４６に対して適用する。ここで、参照符号５３の部材は、図１９に示す工程で感光させたフォトレジスト４５である（図１９参照）。
【０１０６】
感光させたフォトレジスト５３を除去する（図２０参照）。
【０１０７】
半田層１１１およびＣｕ層３６に、半田層１１２を積層する（図２１参照）。
【０１０８】
フォトレジスト４６を除去する（図２２参照）。
【０１０９】
図２２に示す完成途上の半導体装置の上面から、フォトレジスト４７を塗布する。これは、表面保護膜３に堆積したシード層１１の除去時において、半田層１１２が溶け出すのを避けるためである（図２３参照）。
【０１１０】
塗布したフォトレジスト４７を、フォトマスク６４を用いて感光する。フォトマスク６４は、半田層１１２に塗布したフォトレジスト４８に対して適用する。ここで、参照符号５４の部材は、図２４に示す工程で感光させたフォトレジスト４７である（図２４参照）。
【０１１１】
感光させたフォトレジスト５４を除去して、表面保護膜３に堆積したシード層１１を露出させる（図２５参照）。
【０１１２】
露出させた、表面保護膜３に堆積したシード層１１を除去する（図２６参照）。
【０１１３】
フォトレジスト４８を除去する（図２７参照）。
【０１１４】
ここからは、図１に示す半導体装置を、実際に実装基板の電極に接合する、半導体装置の実装方法について、図２８および図２９を参照して説明する。なお、説明の便宜上、図１に示す半導体装置における、半田層１００、Ｃｕ層３０、および半田層１０１はそれぞれ、図２８に示す半導体装置の実装方法における、半田層１１４、Ｃｕ層３７、および半田層１１５に対応するものとして説明を行う。
【０１１５】
まず、実装基板５に設けられた電極６に、プリコート法またはめっき法により、金属接合による接合および電気的接続に使用される半田層１１６を堆積する。なお、実装基板５に設けられた電極６は、例えばＣｕといった金属材料で構成されるが、メタルバンプ層の金属材料と必ずしも同じ材料でなくてもよい（図２８参照）。即ち、実装基板５に設けられた電極６とメタルバンプ層の金属材料とは、同じ材料であることが好ましいが、異なる材料であっても、金属間化合物化の促進効果が得られるので、問題ない。
【０１１６】
そして、半田層１１５と電極６に堆積された半田層１１６とを、リフローまたは熱圧着工法によって溶融接合することで、図２８に示す半導体装置と実装基板５との金属接合を実施する。Ｃｕ層３７と、半田層１１４、半田層１１５、および半田層１１６とは、相互拡散を呈することで、金属間化合物層１１７、１２１を形成する。こうして、本発明に係る半導体装置と、実装基板５とが実装された、半導体装置の実装構造が完成する（図２９参照）。
【０１１７】
なお、この場合、半田層１１６は省略可能である。なぜなら、図２８に示す半導体装置と、実装基板５に設けられた電極６との金属接合は、半田層１１６を省略したとしても、半田層１１５を、リフローまたは熱圧着工法によって溶融接合することで実施可能であり、かつ、Ｃｕ層３７は、半田層１１４および半田層１１５との間で相互拡散を呈することで、金属間化合物層１１７、１２１を形成することが可能であるためである。
【０１１８】
ここからは、図１に示す半導体装置の変形例、即ち、図１に示す半導体装置において半田層１０１を省略した半導体装置を、実際に実装基板の電極に接合する、半導体装置の実装方法について、図３０および図３１を参照して説明する。なお、説明の便宜上、図１に示す半導体装置における、半田層１００、およびＣｕ層３０はそれぞれ、図３０に示す半導体装置の実装方法における、半田層１１８、およびＣｕ層３８に対応するものとして説明を行う。
【０１１９】
まず、実装基板５に設けられた電極６に、プリコート法またはめっき法により、金属接合による接合および電気的接続に使用される半田層１１９を堆積する（図３０参照）。
【０１２０】
そして、Ｃｕ層３８と電極６に堆積された半田層１１９とを、リフローまたは熱圧着工法によって溶融接合することで、図３０に示す半導体装置と実装基板５との金属接合を実施する。Ｃｕ層３８と、半田層１１８および半田層１１９とは、相互拡散を呈することで、金属間化合物層１２０、１２２を形成する。こうして、図１に示す半導体装置の変形例である半導体装置と、実装基板５とが実装された、半導体装置の実装構造が完成する（図３１参照）。
【０１２１】
なお、実装基板５は、好ましくは、セラミック基板、有機基板、およびシリコンインターポーザ基板のいずれかであるのが好ましい。
【０１２２】
図３２は、図２９および図３１に示す半導体装置の実装構造における、接合および電気的に接続する様子を示す断面図である。
【０１２３】
図２９および図３１に示す半導体装置の実装構造における、Ｃｕバンプ４と実装基板５の電極６との接合部分は、金属間化合物であるＣｕ３Ｓｎ層７０およびＣｕ６Ｓｎ５層７１（場合によっては、さらに金属材料としてのＣｕ層３９）からなり、該接合部分に半田は存在しない。このため、Ｃｕ６Ｓｎ５層７１と半田との界面は存在しない。つまり、接合強度が非常に弱くなる部分はなくなるため、微小な力が加えられただけで破断が発生してしまうという問題を抑制することができる。
【０１２４】
また、半導体装置製造直後のサンプルにおいて、その断面を機械的に研磨するとき、図３３に示す接合状態では、Ｃｕ６Ｓｎ５層７３と半田７４との界面において、半田７４の脱落が発生する虞がある。一方、図３２に示す接合状態のように、半田の金属間化合物化が充分に促進された場合、上記サンプルでは、こうした半田の脱落の発生を抑制することができる。
【０１２５】
なお、本実施の形態においては、説明の便宜上、メタルバンプが、接合材料としての半田層に金属材料としてのＣｕ層が積層されたメタルバンプ層であるものとして、即ち、接合材料としての半田、金属材料としてのＣｕ、さらにはこれらの相互拡散により形成された金属間化合物が、いずれも層状となっているものとして説明を行ってきた。
【０１２６】
しかしながら、本発明に係るメタルバンプにおいて、接合材料と金属材料と金属間化合物とが層状になっている構成については、必須でない。つまり、本発明に係るメタルバンプは、接合材料と金属材料とを備える構成でさえあれば、一定の金属間化合物化促進効果を期待することができる。また、接合材料および／または金属材料が層状になっていない場合、相互拡散により形成された金属間化合物は、層状となっていない場合があるということは言うまでもない。
【０１２７】
本発明に係る接合材料は、半田（即ち、錫）に限定されず、その他にも、Ｉｎ（インジウム）等が使用可能である。また、本発明に係る金属材料は、Ｃｕに限定されず、その他にも、Ａｕ、Ｎｉ（ニッケル）等が使用可能である。
【０１２８】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。即ち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１２９】
本発明は、金属接合を利用したフリップチップ実装により、半導体装置自身と実装基板との、接合および電気的接続を行う半導体装置において、実装信頼性を低下させることなく、接合強度を向上させることが可能である半導体装置の実装方法、および半導体装置の実装構造として好適な発明である。
【図面の簡単な説明】
【０１３０】
【図１】本発明に係る半導体装置の構造を示す断面図である。
【図２】図１に示す半導体装置の製造方法におけるシード層堆積までの工程を示す断面図である。
【図３】図１に示す半導体装置の製造方法におけるフォトレジスト塗布工程を示す断面図である。
【図４】図１に示す半導体装置の製造方法におけるフォトレジスト感光工程を示す断面図である。
【図５】図１に示す半導体装置の製造方法におけるシード層露出工程を示す断面図である。
【図６】図１に示す半導体装置の製造方法における各層の積層工程を示す断面図である。
【図７】図１に示す半導体装置の製造方法におけるフォトレジスト除去工程を示す断面図である。
【図８】図１に示す半導体装置の製造方法におけるフォトレジスト塗布工程を示す断面図である。
【図９】図１に示す半導体装置の製造方法におけるフォトレジスト感光工程を示す断面図である。
【図１０】図１に示す半導体装置の製造方法におけるフォトレジスト除去工程を示す断面図である。
【図１１】図１に示す半導体装置の製造方法におけるシード層除去工程を示す断面図である。
【図１２】図１に示す半導体装置の製造方法におけるフォトレジスト除去工程を示す断面図である。
【図１３】本発明に係る別の半導体装置の構造を示す断面図である。
【図１４】本発明に係るさらに別の半導体装置の構造を示す断面図である。
【図１５】図１４に示す半導体装置の製造方法におけるフォトレジスト塗布までの工程を示す断面図である。
【図１６】図１４に示す半導体装置の製造方法におけるフォトレジスト感光工程を示す断面図である。
【図１７】図１４に示す半導体装置の製造方法におけるフォトレジスト除去および半田層露出工程を示す断面図である。
【図１８】図１４に示す半導体装置の製造方法におけるＣｕ層積層工程を示す断面図である。
【図１９】図１４に示す半導体装置の製造方法におけるフォトレジスト感光工程を示す断面図である。
【図２０】図１４に示す半導体装置の製造方法におけるフォトレジスト除去工程を示す断面図である。
【図２１】図１４に示す半導体装置の製造方法における半田層積層工程を示す断面図である。
【図２２】図１４に示す半導体装置の製造方法におけるフォトレジスト除去工程を示す断面図である。
【図２３】図１４に示す半導体装置の製造方法におけるフォトレジスト塗布工程を示す断面図である。
【図２４】図１４に示す半導体装置の製造方法におけるフォトレジスト感光工程を示す断面図である。
【図２５】図１４に示す半導体装置の製造方法におけるフォトレジスト除去工程を示す断面図である。
【図２６】図１４に示す半導体装置の製造方法におけるシード層除去工程を示す断面図である。
【図２７】図１４に示す半導体装置の製造方法におけるフォトレジスト除去工程を示す断面図である。
【図２８】図１に示す半導体装置の実装方法を示す断面図である。
【図２９】図１に示す半導体装置を実装基板に実装した、半導体装置の実装構造を示す断面図である。
【図３０】図１に示す半導体装置の変形例である半導体装置の実装方法を示す断面図である。
【図３１】図１に示す半導体装置の変形例である半導体装置を実装基板に実装した、半導体装置の実装構造を示す断面図である。
【図３２】図２９および図３１に示す半導体装置の実装構造における、接合および電気的接続の様子を示す断面図である。
【図３３】従来技術における、金属接合による、半導体基板に設けられた電極と実装基板の電極との、接合および電気的接続の様子を示す断面図である。
【符号の説明】
【０１３１】
１  半導体基板
２  電極（半導体基板に設けられた電極）
４  Ｃｕバンプ（半導体基板に設けられた電極）
５  実装基板
６  電極（実装基板に設けられた電極）
３０〜３９  Ｃｕ層（金属材料、金属材料の層、銅）
７０  Ｃｕ３Ｓｎ層（金属間化合物）
７１  Ｃｕ６Ｓｎ５層（金属間化合物）
１００〜１０３、１０６〜１０９、１１１、１１２、１１４〜１１６、１１８、１１９
半田層（接合材料、接合材料の層、錫）
１１７、１２０〜１２２  金属間化合物層
【図１】
0005535448.tif 000002
【図２】
0005535448.tif 000003
【図３】
0005535448.tif 000004
【図４】
0005535448.tif 000005
【図５】
0005535448.tif 000006
【図６】
0005535448.tif 000007
【図７】
0005535448.tif 000008
【図８】
0005535448.tif 000009
【図９】
0005535448.tif 000010
【図１０】
0005535448.tif 000011
【図１１】
0005535448.tif 000012
【図１２】
0005535448.tif 000013
【図１３】
0005535448.tif 000014
【図１４】
0005535448.tif 000015
【図１５】
0005535448.tif 000016
【図１６】
0005535448.tif 000017
【図１７】
0005535448.tif 000018
【図１８】
0005535448.tif 000019
【図１９】
0005535448.tif 000020
【図２０】
0005535448.tif 000021
【図２１】
0005535448.tif 000022
【図２２】
0005535448.tif 000023
【図２３】
0005535448.tif 000024
【図２４】
0005535448.tif 000025
【図２５】
0005535448.tif 000026
【図２６】
0005535448.tif 000027
【図２７】
0005535448.tif 000028
【図２８】
0005535448.tif 000029
【図２９】
0005535448.tif 000030
【図３０】
0005535448.tif 000031
【図３１】
0005535448.tif 000032
【図３２】
0005535448.tif 000033
【図３３】
0005535448.tif 000034