(57)【特許請求の範囲】
【請求項１】
半導体膜の結晶成長を行うための成長用基板に少なくとも１つの凹部を形成する工程と、
前記成長用基板の凹部内に選択的に気相成長法により半導体膜を成長させ、前記凹部内に発光素子を形成する工程と、
前記半導体膜の表面に支持体を形成する工程と、
前記成長用基板を除去する工程と、を含むことを特徴とする半導体発光装置の製造方法。
【請求項２】
前記成長用基板は複数の凹部と、前記複数の凹部を画定する凸部と、を有し、
前記発光素子は、前記複数の凹部の各々の内部に形成されることを特徴とする請求項１に製造方法。
【請求項３】
前記凸部により隔てられた互いに隣接する発光素子間を前記成長用基板を除去する前または後に導体配線で接続する工程を更に含むことを特徴とする請求項２に記載の製造方法。
【請求項４】
前記半導体膜を形成する前に、前記凸部の上面に前記半導体膜の結晶成長を阻害するマスクを形成する工程を更に含むことを特徴とする請求項２又は３に記載の製造方法。
【請求項５】
前記成長用基板を除去した後、前記凸部に対応する部分に形成される溝に沿って前記支持体を切断する工程を更に含むことを特徴とする請求項２乃至４のいずれか１つに記載の製造方法。
【請求項６】
前記凸部はテーパ形状を有することを特徴とする請求項２乃至５のいずれか１つに記載の製造方法。
【請求項７】
複数の凹部を有する成長用基板と、
前記複数の凹部の各々の内部に形成されたｎ型半導体層、活性層およびｐ型半導体層を含む半導体膜と、を含むこと特徴とする半導体ウエハ。
【請求項８】
前記半導体膜の表面に設けられた導電膜を更に有することを特徴とする請求項７に記載の半導体ウエハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード等の発光素子を有する半導体発光装置に関する。
【背景技術】
【０００２】
発光ダイオード等の発光素子は、近年の技術の進歩により高効率、高出力化されている。高出力化に伴って発光素子から発せられる熱量も増加し、これによる発光効率低下および半導体膜の劣化等、信頼性の低下が問題となっている。これを解決するために比較的熱伝導性の低い成長用基板を半導体膜から剥離して、これに代えて比較的熱伝導性の高い材料からなる支持体で半導体膜を支持する構成がとられている。また、支持体を導電体で構成することにより、発光装置裏面に電極を形成することも可能となる。
【０００３】
このような支持体を備えた発光装置においては、半導体膜に素子分割ラインに沿った格子状の溝（いわゆるストリート）を形成し、ストリートの底面において支持体を露出させた後、支持体をレーザスクライブ法等によりスクライブして発光装置をチップ状に個片化する。例えば、AlxInyGazN（0≦x≦１、0≦y≦１、0≦z≦１、x+y+z=１）からなる半導体膜を有する青色発光ダイオードの場合、ＲＩＥ等のドライエッチング又はＫＯＨ等のアルカリ溶液を使用したウェットエッチングにより素子分割ラインに沿ってストリートを形成する。その後、ストリートの底面において露出した支持体の切断にはレーザスクライビング、ダイシング、スクライビング／ブレイキング等の手法が用いられる。
【０００４】
ストリートを形成するためのエッチングにより半導体膜にダメージを与えてしまうおそれがあることから、このエッチング工程を省略することができる製造プロセスが提案されている。例えば、特許文献１には、シリコン基板上に窓枠状にパターニングされたＳｉＯ２からなるマスクを形成し、窓部において露出したシリコン基板上に半導体膜を選択成長させることによりＳｉＯ２マスクのパターンに対応した溝を半導体膜に形成することが記載されている。特許文献２には、シリコン基板と分子線エピタキシー装置の分子線源との間に、格子状のマスクを配置し、半導体膜を小区画に分割して成長させることが記載されている。特許文献３にはＳｉＣ基板上に格子状にパターニングされたＳｉＯ２膜を形成し、ＳｉＯ２膜の格子内に半導体膜を形成することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２９９２５２号公報
【特許文献２】特開平１１−２４３０５６号公報
【特許文献３】特開２００１−２２３３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載のように、ＳｉＯ２マスクを形成することにより半導体膜を選択成長させる場合には、半導体膜は横方向にも成長するため、ＳｉＯ２マスクの幅が狭いと隣接する半導体膜同士が融合してしまう。このため、ＳｉＯ２マスクの幅をある程度確保することが必要となり、１枚のウエハから得られる発光装置の数量が減少し、コストアップを招く。
【０００７】
また、特許文献２に記載のように、基板と分子線源との間に、格子状のマスクを配置し、半導体膜を小区画に分割する場合には、区画された半導体膜の側面が製造工程において常に露出することとなり、レジスト残渣や電極材料等が半導体膜の側面に付着しやすく歩留りの低下を招く。
【０００８】
また、特許文献３に記載のように、半導体膜の膜厚よりも厚い格子状にパターニングされたＳｉＯ２膜を基板上に形成し、ＳｉＯ２の格子内に半導体膜を形成する場合には、ＳｉＯ２膜は結晶成長を阻害するように作用するので、ＳｉＯ２膜の近傍において半導体膜の結晶成長を制御することが困難となる。この場合、ＳｉＯ２膜に面する半導体膜の側面が不均一な粗面となり、電気特性や発光特性に悪影響を及ぼす懸念がある。また、ＳｉＯ２膜によって分割された発光素子間を繋ぐ導体配線をウエハ上で形成しようとする場合、ＳｉＯ２膜を除去するためのエッチング工程や、ＳｉＯ２膜を除去することによって露出した発光素子の側面に絶縁膜を形成する工程など多数の工程が必要となる。
【０００９】
本発明は上記した点に鑑みてなされたものであり、半導体膜のエッチングを行うことなく素子分割溝（ストリート）を形成することができ、更に結晶成長の制御性を改善し、高歩留りを確保することができる半導体発光装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の半導体発光装置の製造方法は、半導体膜の結晶成長を行うための成長用基板に少なくとも１つの凹部を形成する工程と、前記成長用基板の凹部内に選択的に気相成長法により半導体膜を成長させ、前記凹部内に発光素子を形成する工程と、前記半導体膜の表面に支持体を形成する工程と、前記成長用基板を除去する工程と、を含むことを特徴としている。
【００１１】
また、本発明の半導体ウエハは、複数の凹部を有する成長用基板と、前記複数の凹部の各々の内部に形成されたｎ型半導体層、活性層およびｐ型半導体層を含む半導体膜と、を含むこと特徴としている。
【発明の効果】
【００１２】
本発明の半導体発光装置の製造方法によれば、半導体膜のエッチングを行うことなく素子分割溝（ストリート）を形成し得るのみならず、結晶成長の制御性を改善し、高歩留りを確保することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例１に係る半導体発光装置の製造方法を示す断面図である。
【図２】本発明の実施例１に係る半導体発光装置の製造方法を示す断面図である。
【図３】図３（ａ）は、本発明の実施例に係る成長用基板の構成を示す平面図、図３（ｂ）は、図３（ａ）における３ｂ−３ｂ線に沿った断面図である。
【図４】本発明の実施例に係る半導体発光装置の構成を示す断面図である。
【図５】本発明の実施例に係るテーパ形状の凸部を有する成長用基板に形成された半導体膜の断面図である。
【図６】本発明の実施例に係るテーパ形状の凸部を有する成長用基板の加工工程の一部を示す断面図である。
【図７】本発明の実施例２に係る半導体発光装置の製造方法を示す断面図である。
【図８】本発明の実施例２に係る半導体発光装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
【実施例１】
【００１５】
図１（ａ）〜（ｄ）および図２（ａ）〜（ｃ）は、本発明の実施例１に係る半導体発光装置の製造方法を示すプロセスステップ毎の断面図である。尚、以下に示す実施例では、互いに隣接する発光素子間を導体配線で接続した複数の発光素子を有する半導体発光装置を製造する場合について説明する。
【００１６】
（成長用基板の加工工程）
有機金属気相成長法（MOCVD：Metal Organic Chemical Vapor Deposition）によりAlxInyGazN（0≦x≦１、0≦y≦１、0≦z≦１、x+y+z=１）からなる半導体膜を形成することができるＣ面サファイア基板を成長用基板１０として用意する。
【００１７】
フォトリソグラフィ技術により、成長用基板１０の表面に発光素子の１区画に対応した格子状パターンを有するレジストを形成する。次に、成長用基板１０を反応性イオンエッチング（ＲＩＥ）装置に投入し、成長用基板１０をエッチングする。
【００１８】
エッチング加工が施された成長用基板１０の上面図および断面図をそれぞれ、図３（ａ）および図３（ｂ）に示す。成長用基板１０の表面には、例えば１ｍｍ×１ｍｍの矩形形状状の凹部１１が行方向および列方向に配列するように形成される。エッチングの深さ、すなわち、凹部１１を画定する格子状の凸部１２の高さｈは例えば５〜６μｍ程度であり、幅ｗは例えば４０〜５０μｍ程度である。凸部１２の高さｈは、後に形成される半導体膜２０の厚さと同等かそれ以上とされる。凸部１２は、成長用基板１０上に形成される複数の発光素子を区画し分割するピラーとして機能する。尚、成長用基板１０の初期の厚さは４００μｍ程度であるため、上記エッチング処理によりハンドリングに支障をきたすことはない。成長用基板１０の加工は燐酸と硝酸を使用したウェットエッチングにより行うことも可能である。
【００１９】
次に、フォトリソグラフィ技術により成長用基板１０の凸部１２の上面を覆うようにＳｉＯ２からなるマスク１５を形成する。マスク１５は、凸部１２の上面における半導体膜の成長を阻害する役割を有する。マスク１５は、半導体膜の結晶成長を阻害し得る他の材料、例えばＳｉＮｘ、Ｔｉ酸化物やＺｒ酸化物等の金属酸化物、Ｗ等の高融点金属等であってもよい。
【００２０】
（半導体膜の形成工程）
有機金属気相成長法によりAlxInyGazN（0≦x≦１、0≦y≦１、0≦z≦１、x+y+z=１）からなるｎ型ＧａＮ層２２、活性層２４およびｐ型ＧａＮ層２６を含む半導体膜２０を加工された成長用基板１０上に形成する。具体的には、成長用基板１０をＭＯＣＶＤ装置に設置し、基板温度約１０００℃とし、水素雰囲気中で約１０分程度の熱処理を行う。（サーマルクリーニング）。続いて、基板温度（成長温度）を５００℃とし、ＴＭＧ（トリメチルガリウム）（流量10.4μmol/min）およびＮＨ３（流量3.3LM）を約３分間供給してＧａＮ層からなる低温バッファー層（図示せず）を形成する。その後、基板温度（成長温度）を１０００℃まで昇温し、約３０秒間保持することで低温バッファー層を結晶化させる。
【００２１】
続いて、基板温度（成長温度）を１０００℃に保持したままＴＭＧ（流量45μmol/min）およびＮＨ３（流量4.4LM）を約２０分間供給し、厚さ１μｍ程度の下地ＧａＮ層（図示せず）を形成する。次に、基板温度（成長温度）１０００℃にてＴＭＧ（流量45μmol/min）、ＮＨ３（流量4.4LM）およびドーパントガスとしてＳｉＨ４（流量2.7×10-9mol/min）を約４０分間供給し、厚さ４μｍ程度のｎ型ＧａＮ層２２を形成する。
【００２２】
続いて、ｎ型ＧａＮ層２２の上に活性層２４を形成する。本実施例では、活性層２４には、InGaN/GaNからなる多重量子井戸構造を適用した。InGaN/GaNを１周期として５周期成長を行う。具体的には、基板温度（成長温度）７００℃にてＴＭＧ（流量3.6μmol/min）、ＴＭＩ（トリメチルインジウム）（流量10μmol/min）、ＮＨ３（流量4.4LM）を約３３秒間供給し、厚さ約２．２ｎｍのＩｎＧａＮ井戸層を形成し、続いてＴＭＧ（流量3.6μmol/min）、ＮＨ３（流量4.4LM）を約３２０秒間供給して厚さ約１５ｎｍのＧａＮ障壁層を形成する。かかる処理を５周期分繰り返すことにより活性層２４が形成される。
【００２３】
次に、基板温度（成長温度）を８７０℃まで昇温し、ＴＭＧ（流量8.1μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量7.5μmol/min）、ＮＨ３（流量4.4LM）およびドーパントとしてＣｐ２Ｍｇ（bis-cyclopentadienyl Mg）（流量2.9×10-7μmol/min）を約５分間供給し、厚さ約４０ｎｍのｐ型ＡｌＧａＮクラッド層（図示せず）を形成する。続いて、基板温度（成長温度）を保持したまま、ＴＭＧ（流量18μmol/min）、ＮＨ３（流量4.4LM）およびドーパントとしてＣｐ２Ｍｇ（流量2.9×10-7μmol/min）を約７分間供給し、厚さ約１５０ｎｍのｐ型ＧａＮ層２６を形成する。
【００２４】
半導体膜２０は、成長用基板１０に形成された凹部１１内を埋めるように形成される。これにより、成長用基板上には凸部１２によって区画され分割された複数の発光素子が形成される。成長用基板１０の凸部１２の上面には半導体膜の結晶成長を阻害するマスク１５が形成されているためこの部分には半導体膜は形成されない。
【００２５】
凸部１２は、成長用基板１０の一部であり、結晶成長に適した材料により構成されるので、凸部１２に面する半導体膜２０の側面における結晶成長の制御性もよく、半導体膜２０の側面は、凸部１２に沿って成長する。従って、半導体膜２０の側面が不均一な粗面となることを防止することができ、良好な電気特性および発光特性を得ることができる。
【００２６】
本実施例では、凹部１１内に形成された半導体膜２０の上面と、凸部１２の上面がほぼ同じ高さに位置することとなるように、凸部１２の高さを設定した。半導体膜２０を形成した後、マスク１５をフッ酸により除去する（図１（ｂ））。
【００２７】
（ｐ側電極および配線層の形成工程）
ｐ型ＧａＮ層２６の表面に電子ビーム蒸着法などにより例えばＩＴＯ（Indium Tin Oxide）膜およびＡｇ膜を順次成膜し、リフトオフ法などによりパターニングしてｐ側電極３２を形成する。ｐ側電極３２は、ｐ型ＧａＮ層２６との間でオーミック性接触を形成するとともに活性層２４から放射された光をｎ型ＧａＮ層２２の側に向けて反射させる反射面を形成する。
【００２８】
次に、ｐ側電極３２の表面に電子ビーム蒸着法などによりＴｉ膜およびＡｇ膜を順次成膜した後リフトオフ法などによりこれをパターニングしてｐ側配線３４を形成する。ｐ側配線３４は、ｐ側電極３２の表面と成長用基板１０の凸部１２の上面の一部を覆うようにパターニングされる。すなわち、ｐ側配線３４は、成長用基板１０により区画された半導体膜２０の側面よりも外側に延在するように形成される（図１（ｃ））。
【００２９】
（絶縁膜および共晶接合層の形成工程）
上記各工程を経たウエハの表面全体を覆うようにＳｉＯ２などからなる絶縁膜４０を形成する。続いて電子ビーム蒸着法などにより絶縁膜４０上に例えばＡｕＳｎからなる共晶接合層４２を形成する。共晶接合層４２は、後の工程において支持基板５０を半導体膜２０に接合するための接合層として機能する（図１（ｄ））。
【００３０】
（支持体の接合工程）
成長用基板１０に代えて半導体膜２０を支持するための支持基板５０を用意する。支持基板５０として例えばＳｉ単結晶基板を用いることができる。支持基板５０上にＰｔ、Ｔｉ、Ｎｉ、Ａｕ、ＡｕＳｎをこの順番で積層し、複合接合層（図示せず）を形成する。続いて、この支持基板５０側の複合接合層と半導体膜２０側の共晶接合層４２とを密着させ、真空又はＮ２雰囲気中で熱圧着することにより、支持基板５０を半導体膜２０に接合する（図２（ａ））。尚、支持基板５０は、絶縁膜４０上にＣｕ等の金属膜をめっき成長させることにより形成されるものであってもよい。
【００３１】
本工程に至るまでの間、成長用基板１０によって区画された半導体膜２０の側面は成長用基板１０の凸部１２と密着しており、外部に露出していないので、電極材料やレジスト残渣が半導体膜２０の側面に付着することはない。
【００３２】
（成長用基板の除去工程）
レーザリフトオフ（ＬＬＯ）法を用いて成長用基板１０を半導体膜２０から剥離する。レーザリフトオフにはエキシマレーザを使用することができる。図３に示すように、成長用基板１０の裏面側から発光素子の１区画に相当する範囲にレーザを照射する。レーザは、照射範囲を順次移動させながら照射され、成長用基板１０の全面に亘って照射される。照射されたレーザは、半導体膜２０に達し、成長用基板１０との界面近傍におけるＧａＮを金属ＧａとＮ２ガスに分解する。これにより、成長用基板１０と半導体膜２０との間に空隙が形成され、成長用基板１０が半導体膜２０から剥離する。成長用基板１０が除去されたことにより、半導体膜２０が露出するとともに成長用基板１０の凸部１２上に延在しているｐ側配線３４の一部が露出する。成長用基板１０の除去に伴って、凸部１２に対応する位置に複数の発光素子を分割する溝（ストリート）６０が形成される。従って、ストリートを形成するためのエッチング工程が不要となる（図２（ｂ））。
【００３３】
レーザ照射範囲を順次シフトする際に、重複してレーザ照射が行われる領域が生じ得るが、そのような領域は成長用基板１０の凸部１２に対応するように設定することで、半導体膜２０に複数回のレーザ照射が行われることはない。複数の発光素子は成長用基板１０の凸部１２により隔てられているので、レーザリフトオフの際にある領域で半導体膜２０にクラックが発生した場合でも、そのクラックが他の領域に伝搬するのを防止することができる。
【００３４】
尚、成長用基板１０の凸部１２の上面は、ｐ側配線３４および絶縁膜４０と接しており、レーザ照射によってはこの部分が分解されず、成長用基板１０が完全に剥離されない場合がある。そのような場合には、ｐ側配線３４および絶縁膜４０の形成前に成長用基板１０の凸部１２の上面にレジストを形成しておくことにより成長用基板１０の剥離を行うことが可能となる。
【００３５】
（ｎ側配線の形成工程）
成長用基板１０を除去することにより表出した半導体膜２０の側面に、スパッタ法およびリフトオフ法などを用いてＳｉＯ２等からなる絶縁膜７２を形成する。次に、成長用基板１０を除去することにより表出したｎ型ＧａＮ層２２の表面からストリート６０の底面において露出した隣接する発光素子のｐ側配線３４に至るｎ側配線７４を形成する。ｎ側配線７４は、ｎ型ＧａＮ層２２との間でオーミック性接触を形成しており、ｎ側電極を兼ねている。ｎ側配線７４は、予め所定のパターニングを施したレジストを形成しておき、電子ビーム蒸着法等によりＴｉおよびＡｌを順次成膜した後、レジストをリフトオフして配線材料をパターニングすることにより形成される。半導体膜２０の側面とｎ側配線７４との間に絶縁膜７２が介在するように、ｎ側配線７４は、半導体膜２０の側面において絶縁膜７２を覆うように形成される。尚、本実施例に係る半導体発光装置においては、ｎ型ＧａＮ層２２側が光取り出し面となるため、ｎ側配線７４がｎ型半導体層２２の上面を覆う面積を極力小さくすることが好ましい。
【００３６】
このように、ストリート６０を介して互いに隣接する発光素子は、ｎ側配線７４およびｐ側配線３４を介して電気的に接続される。これにより、互いに直列接続された複数の発光素子からなる発光装置が構成される（図２（ｃ））。尚、ｎ側配線７４を形成する前または後にｎ型ＧａＮ層２２の表面をＫＯＨなどのアルカリ溶液で処理することによりｎ型ＧａＮ層２２の表面に光取り出しのための凹凸を形成してもよい。
【００３７】
（発光装置の分離工程）
ダイシングによりストリート６０に沿って支持基板５０を切断し、ウエハ上に形成された複数の半導体発光装置を分離する。本実施例では、半導体発光装置１は複数の発光素子を含む。半導体発光装置の構成単位は任意に設定することができ、従ってダイシングラインは適宜設定される。尚、半導体発光装置の分離は、ダイシングに限らず、ポイントスクライブ／ブレイキング、レーザスクライブなどにより行うことも可能である。以上の各工程を経ることにより半導体発光装置１が完成する。
【００３８】
尚、上記した実施例においては、導体配線で互いに接続された複数の発光素子からなる半導体発光装置を製造する場合を例に説明したが、半導体発光装置は単一の発光素子により構成されていてもよい。そのような単一の発光素子からなる半導体発光装置２の構成を図４に示す。成長用基板を除去することにより表出したｎ型ＧａＮ層２２の表面には例えばＴｉおよびＡｌを順次積層したｎ側電極７６が形成される。支持基板５０は、接合層４２を介してｐ側電極３２に接続される。支持基板５０は、例えば不純物をドープすることにより導電性を持たせたＳｉ単結晶基板である。支持基板５０の裏面には、裏面電極７８が形成される。発光素子をストリート６０に沿って分割することにより単一の発光素子からなる半導体発光装置２が完成する。
【００３９】
また、図５に示すように、成長用基板１０の凸部１２は、上方に向けて幅が狭くなるテーパ形状を有していてもよい。このようなテーパ形状を有する凸部１２の上面および側面の一部をも覆うマスク１５を形成した後、半導体膜２０の成長を行うと、半導体膜２０の側面上部と凸部１２との間に隙間が形成される。これにより、レーザリフトオフの際に生じるＮ２ガスの放出経路が形成され、Ｎ２ガスの圧力で半導体膜２０が割れるといった問題を回避することが可能となる。凸部１２をテーパ形状とするためには、図６に示すように、成長用基板の加工工程において、成長用基板１０のエッチングを行うためのレジスト１００の形状をテーパ形状とすればよい。成長用基板１０は、レジスト１００のテーパに沿ってエッチングされ、その結果、凸部１２がテーパ形状となる。レジスト１００は、露光・現像処理を含む公知のフォトリソグラフィ技術を用いて形成される。レジストの形状は、露光時間により制御することが可能である。露光時間が長くなるに従ってレジスト１００のテーパ角が大きくなり、これにより凸部１２のテーパ角を大きくすることができる。
【実施例２】
【００４０】
図７（ａ）〜（ｃ）および図８（ａ）〜（ｃ）は、本発明の実施例２に係る半導体発光装置の製造方法を示すプロセスステップ毎の断面図である。実施例２に係る半導体発光装置３は、ｎ側電極およびｐ側電極の配置が上記実施例１に係る半導体発光装置１と異なる。尚、以下に示す実施例では、互いに隣接する発光素子間を導体配線で接続した複数の発光素子からなる半導体発光装置を製造する場合について説明する。
【００４１】
成長用基板１０の加工工程（図７（ａ））および半導体膜２０の形成工程は上記した実施例１に係る半導体発光装置１の場合と同様であるので、その説明は省略する。
【００４２】
半導体膜２０を形成した後、半導体膜２０をｐ型ＧａＮ層２６の表面からエッチングしてｎ型ＧａＮ層２２を部分的に露出させる。次に露出したｎ型ＧａＮ層２２の表面に電子ビーム蒸着法等によりＴｉおよびＡｌを順次成膜した後、リフトオフ法などによりこれらの電極材料にパターニングを施してｎ側電極７６を形成する。続いてｐ型ＧａＮ層２６の表面に電子ビーム蒸着法などによりＩＴＯ膜およびＡｇ膜を順次成膜した後、リフトオフ法などによりこれらの電極材料にパターニングを施してｐ側電極３２を形成する（図７（ｂ））。
【００４３】
次に、成長用基板１０の凸部１２の上面および側面をＳｉＯ２等からなる絶縁膜８２で覆う。その後、ｐ側電極３２の表面を覆い且つ隣接する発光素子のｎ側電極７６に達する配線８４を形成する。配線８４は、例えば電子ビーム蒸着法等によりＴｉおよびＡｌを順次成膜し、リフトオフ法などによりこれをパターニングすることにより形成される。配線８４は、絶縁膜８２の表面に沿って形成される。これにより、互いに直列接続された複数の発光素子を有する発光装置が構成される（図７（ｃ））。
【００４４】
次に、上記各工程を経たウエハの表面全体を覆うようにＳｉＯ２からなる絶縁膜４０を形成し、続いて電子ビーム蒸着法により絶縁膜４０上にＡｕＳｎからなる共晶接合層４２を形成する（図８（ａ））。次に、上記した実施例１の場合と同様の処理により、半導体膜２０に支持基板５０を接合し（図８（ｂ））、レーザリフトオフ法により成長用基板１０を除去する（図８（ｃ））。その後、ダイシングによりストリート６０に沿って支持基板５０を切断し、ウエハ上に形成された複数の発光装置を分離する。本実施例では、半導体発光装置は複数の発光素子により構成される。半導体発光装置の構成単位は任意に設定することができ、従って、ダイシングラインは適宜設定される。尚、半導体発光装置は単一の発光素子により構成されていてもよい。
【００４５】
以上の説明から明らかなように、本発明の実施例に係る半導体発光装置の製造方法によれば、成長用基板を加工することにより形成されたピラーとして機能する凸部１２により半導体膜２０が区画され分割される。従って、成長用基板１０の除去に伴って、半導体膜２０（発光素子）を分割する溝（ストリート）６０を形成することができる。故に、ストリート形成のためのエッチング工程は不要となり、工数削減および歩留り向上を達成することができる。
【００４６】
また、本実施例に係る製造方法によれば、半導体膜２０は横方向に成長することはないので、ウエハ上における無効な領域を最小限に抑えることができる。すなわち、凸部１２の幅ｗは、ダイシングまたはスクライブに必要な幅さえ確保されていればよく、従来のＳｉＯ２マスクを用いた選択成長により半導体膜を分割する手法と比較して、１枚のウエハから得られる発光素子数を増加させることができる。
【００４７】
また、成長用基板１０の除去工程に至るまでは、区画された半導体膜２０の側面は露出されないので、電極材料やレジスト残渣によって半導体膜が汚染されるリスクを低減することが可能となる。
【００４８】
また、凸部１２は、成長用基板の一部を構成するものであるため、ＳｉＯ２によりピラーを形成する方式と比較して結晶成長の制御性が改善され、良質な半導体膜を得ることができる。
【００４９】
また、発光素子間を隔てる凸部１２は、成長用基板１０の除去工程において除去されるので、複数の工程を経ることなく発光素子間を繋ぐ配線を形成することが可能となる。
【００５０】
また、複数の発光素子は成長用基板１０の一部をなす凸部１２により隔てられているので、例えばレーザリフトオフ工程において、ある領域で半導体膜２０にクラックが生じた場合でも、そのクラックが他の領域に伝搬するのを防止することができ、歩留り向上を達成できる。
【図１】
0005628641.tif 000002
【図２】
0005628641.tif 000003
【図３】
0005628641.tif 000004
【図４】
0005628641.tif 000005
【図５】
0005628641.tif 000006
【図６】
0005628641.tif 000007
【図７】
0005628641.tif 000008
【図８】
0005628641.tif 000009