(57)【特許請求の範囲】
【請求項１】
基準周波数を生成するローカル発振器（ＬＯ）を有し、無線周波数（ＲＦ）位相ロックループ（ＰＬＬ）を有し、及びディジタルローテータを有する受信機において信号を受信することと、
前記受信された信号の搬送周波数と前記ＬＯ基準周波数との間の周波数差を推定することと、
推定された前記周波数差が閾値を超える場合に前記推定された周波数差の一部分を前記ＲＦ  ＰＬＬに適用することと、
推定された前記周波数差の残り部分を前記ディジタルローテータに適用することと、
を備える無線通信のための方法。
【請求項２】
前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することは送信機内のディジタル・アナログ変換器（ＤＡＣ）のためのクロック周波数またはアップコンバージョン（高周波数変換）のための信号の周波数の少なくとも１つを調整する、請求項３に記載の方法。
【請求項３】
前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用すると同時にサンプリングタイム誤差を修正することを更に備える、請求項１に記載の方法。
【請求項４】
前記受信機はリサンプラーを備えており、前記サンプリングタイム誤差を修正することは前記ディジタルローテータに適用された前記推定周波数差の前記残り部分に基づいて前記リサンプラーを構成することを備える、請求項３に記載の方法。
【請求項５】
前記受信信号をサンプリングするためのアナログ・ディジタル変換器（ＡＤＣ）クロックを前記ＲＦ  ＰＬＬから導き出すことを更に備える、請求項１に記載の方法。
【請求項６】
送信されるべき信号シーケンスをサンプリングするためのディジタル・アナログ変換器（ＤＡＣ）クロックを前記ＲＦ  ＰＬＬから導き出すことを更に備える、請求項１に記載の方法。
【請求項７】
基準周波数を生成するローカル発振器（ＬＯ）と、
無線周波数（ＲＦ）位相ロックループ（ＰＬＬ）と、
ディジタルローテータと、を備える、信号を受信するための受信機と、
前記受信された信号の搬送周波数と前記ＬＯ基準周波数との間の周波数差を推定し、
推定された前記周波数差が閾値を超える場合に前記推定された周波数差の一部分を前記ＲＦ  ＰＬＬに適用し、
推定された前記周波数差の残り部分を前記ディジタルローテータに適用するように構成された少なくとも１つのプロセッサと、
前記少なくとも１つのプロセッサに連結されたメモリと、を備える無線通信のための装置。
【請求項８】
前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することは送信機内のディジタル・アナログ変換器（ＤＡＣ）のためのクロック周波数またはアップコンバージョン（高周波数変換）のための信号の周波数の少なくとも１つを調整する、請求項７に記載の装置。
【請求項９】
前記少なくとも１つのプロセッサは前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用すると同時にサンプリングタイム誤差を修正するように構成される、請求項７に記載の装置。
【請求項１０】
前記受信機はリサンプラーを備えており、前記少なくとも１つのプロセッサは前記ディジタルローテータに適用された前記推定周波数差の前記残り部分に基づいて前記リサンプラーを構成することによって前記サンプリングタイム誤差を修正するように構成される、請求項９に記載の装置。
【請求項１１】
前記少なくとも１つのプロセッサは前記受信信号をサンプリングするためのアナログ・ディジタル変換器（ＡＤＣ）クロックを前記ＲＦ  ＰＬＬから導き出すように構成される、請求項７に記載の装置。
【請求項１２】
前記少なくとも１つのプロセッサは送信されるべき信号シーケンスをサンプリングするためのディジタル・アナログ変換器（ＤＡＣ）クロックを前記ＲＦ  ＰＬＬから導き出すように構成される、請求項７に記載の装置。
【請求項１３】
基準周波数を生成するローカル発振器（ＬＯ）と、
無線周波数（ＲＦ）位相ロックループ（ＰＬＬ）と、
ディジタルローテータと、を備える、信号を受信するための手段と、
前記受信された信号の搬送周波数と前記ＬＯ基準周波数との間の周波数差を推定するための手段と、
推定された前記周波数差が閾値を超える場合に前記推定された周波数差の一部分を前記ＲＦ  ＰＬＬに適用するための手段と、
推定された前記周波数差の残り部分を前記ディジタルローテータに適用するための手段と、
を備える無線通信のための装置。
【請求項１４】
前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用するための前記手段は送信するための手段内のディジタル・アナログ変換器（ＤＡＣ）のためのクロック周波数またはアップコンバージョン（高周波数変換）のための信号の周波数の少なくとも１つを調整する、請求項１３に記載の装置。
【請求項１５】
前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用すると同時にサンプリングタイム誤差を修正するための手段を更に備える、請求項１３に記載の装置。
【請求項１６】
前記信号を受信するための前記手段はリサンプラーを備えており、前記サンプリングタイム誤差を修正するための前記手段は前記ディジタルローテータに適用された前記推定周波数差の前記残り部分に基づいて前記リサンプラーを構成する、請求項１５に記載の装置。
【請求項１７】
前記受信信号をサンプリングするためのアナログ・ディジタル変換器（ＡＤＣ）クロックを前記ＲＦ  ＰＬＬから導き出すための手段を更に備える、請求項１３に記載の装置。
【請求項１８】
送信されるべき信号シーケンスをサンプリングするためのディジタル・アナログ変換器（ＤＡＣ）クロックを前記ＲＦ  ＰＬＬから導き出すための手段を更に備える、請求項１３に記載の装置。
【請求項１９】
基準周波数を生成するローカル発振器（ＬＯ）を有し、無線周波数（ＲＦ）位相ロックループ（ＰＬＬ）を有し、及びディジタルローテータを有する受信機において信号を受信することと、
前記受信された信号の搬送周波数と前記ＬＯ基準周波数との間の周波数差を推定することと、
推定された前記周波数差が閾値を超える場合に前記推定された周波数差を前記ＲＦ  ＰＬＬに適用することと、
推定された前記周波数差の残り部分を前記ディジタルローテータに適用することと、
のためのコードを格納するコンピュータ可読記録媒体。
【請求項２０】
前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することは送信機内のディジタル・アナログ変換器（ＤＡＣ）のためのクロック周波数またはアップコンバージョン（高周波数変換）のための信号の周波数の少なくとも１つを調整する、請求項１９に記載のコンピュータ可読記録媒体。
【請求項２１】
前記コンピュータ可読記録媒体は前記推定周波数差の一部分を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用すると同時にサンプリングタイム誤差を修正するためのコードを備える、請求項１９に記載のコンピュータ可読記録媒体。
【請求項２２】
前記受信機はリサンプラーを備えており、前記サンプリングタイム誤差を修正することは前記ディジタルローテータに適用された前記推定周波数差の前記残り部分に基づいて前記リサンプラーを構成することを備える、請求項２１に記載のコンピュータ可読記録媒体。
【請求項２３】
前記コンピュータ可読記録媒体は前記受信信号をサンプリングするためのアナログ・ディジタル変換器（ＡＤＣ）クロックを前記ＲＦ  ＰＬＬから導き出すためのコードを備える、請求項１９に記載のコンピュータ可読記録媒体。
【請求項２４】
前記コンピュータ可読記録媒体は送信されるべき信号シーケンスをサンプリングするためのディジタル・アナログ変換器（ＤＡＣ）クロックを前記ＲＦ  ＰＬＬから導き出すためのコードを備える、請求項１９に記載のコンピュータ可読記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願への相互参照  本出願は、全体が明示的に引例によってここに組み込まれている２００９年６月２９日に出願された「ＯＦＤＭＡシステムのための２重周波数追跡ループ」(Dual Frequency Tracking Loop for OFDMA Systems)と題する米国仮特許出願第６１／２２１，４６１号の優先権を主張する。
【０００２】
本開示のある幾つかの態様は、無線通信に関し、また特に無線デバイスによって受信された信号の搬送周波数とこのデバイスにとってローカルな基準周波数との間の周波数誤差を修正することに関する。
【背景技術】
【０００３】
無線通信システムは、音声、データなどといった種々のタイプの通信コンテンツを供給するために広く配備されている。これらのシステムは、利用可能なシステムリソース（例えば帯域幅および送信電力）を共用することによって多数のユーザとの通信をサポートすることができる多元接続システムであり得る。このような多元接続システムの例は、符号分割多元接続（ｃｏｄｅ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅ  ａｃｃｅｓｓ：ＣＤＭＡ）システム、時分割多元接続（ｔｉｍｅ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅ  ａｃｃｅｓｓ：ＴＤＭＡ）システム、周波数分割多元接続（ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅ  ａｃｃｅｓｓ：ＦＤＭＡ）システム、３ＧＰＰロング・ターム・エボリューション（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ：ＬＴＥ）システム、および直交周波数分割多元接続（ＯＦＤＭＡ）システムを含む。
【０００４】
一般に無線多元接続通信システムは、多数の移動デバイスのための通信を同時にサポートできる。各移動デバイスは、順方向および逆方向リンク上での伝送を介して１つ又はそれ以上の基地局と通信できる。順方向リンク（またはダウンリンク）は基地局から移動デバイスへの通信リンクを指し、逆方向リンク（またはアップリンク）は移動デバイスから基地局への通信リンクを指す。ネットワークカバレッジおよびサービス品質の最適化は、無線ネットワーク運用者にとって不変の目標である。
【発明の概要】
【０００５】
本開示のある幾つかの態様は一般に、無線デバイスによって受信された信号の搬送周波数とこのデバイスに与えられた局部発信機（ｌｏｃａｌ  ｏｓｃｉｌｌａｔｏｒ：ＬＯ）基準周波数との間の周波数誤差を修正することに関連している。
【０００６】
本開示のある幾つかの態様は、無線通信のための方法を提供する。本方法は一般に、基準周波数を生成するＬＯと無線周波数（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ：ＲＦ）位相ロックループ（ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ：ＰＬＬ）とを有する受信機において信号を受信することと、上記受信信号の搬送周波数と上記ＬＯ基準周波数との間の周波数差を推定することと、この推定された周波数差をＲＦ  ＰＬＬに適用することと、を含む。ある幾つかの態様では、上記受信機はディジタルローテータを含み、上記推定周波数差を適用することは推定周波数差を上記ＲＦ  ＰＬＬとディジタルローテータとに適用することを含む。
【０００７】
本開示のある幾つかの態様は、無線通信のための装置を提供する。この装置は一般に、信号を受信するための受信機と少なくとも１つのプロセッサと上記少なくとも１つのプロセッサに連結されたメモリとを含む。上記受信機は、典型的には基準周波数を生成するＬＯとＲＦ  ＰＬＬとを含む。上記少なくとも１つのプロセッサは典型的には、受信信号の搬送周波数とＬＯ基準周波数との間の周波数差を推定してこの推定周波数差をＲＦ  ＰＬＬに適用するように構成される。ある幾つかの態様では、受信機はディジタルローテータを含み、少なくとも１つのプロセッサは推定周波数差をＲＦ  ＰＬＬとディジタルローテータとに適用することによって推定周波数差を適用するように構成される。
【０００８】
本開示のある幾つかの態様は、無線通信のための装置を提供する。この装置は一般に、信号を受信するための手段−典型的には基準周波数を生成するＬＯとＲＦ  ＰＬＬとを含む−と、受信信号の搬送周波数とＬＯ基準周波数との間の周波数差を推定するための手段と、推定周波数差をＲＦ  ＰＬＬに適用するための手段と、を含む。ある幾つかの態様では上記受信するための手段はディジタルローテータを含み、上記推定周波数差を適用するための手段は推定周波数差をＲＦ  ＰＬＬとディジタルローテータとに適用するように構成される。
【０００９】
本開示のある幾つかの態様は、無線通信のためのコンピュータプログラム製品を提供する。このコンピュータプログラム製品は一般に、基準周波数を生成するＬＯとＲＦ  ＰＬＬとを有する受信機において信号を受信するためと、受信信号の搬送周波数とＬＯ基準周波数との間の周波数差を推定するためと、推定周波数差をＲＦ  ＰＬＬに適用するためのコードを有するコンピュータ可読媒体を含む。ある幾つかの態様では受信機はディジタルローテータを有し、推定周波数差を適用することは推定周波数差をＲＦ  ＰＬＬとディジタルローテータとに適用することを含む。
【図面の簡単な説明】
【００１０】
【図１】図１は、本開示のある幾つかの態様による多元接続無線通信システムの例を示す図である。
【図２】図２は、本開示のある幾つかの態様による通信システムの概略ブロック図である。
【図３】図３は、本開示のある幾つかの態様による無線通信システムの例を示す図である。
【図４】図４は、本開示のある幾つかの態様による周波数およびタイミング修正を有する受信機（Ｒｘ）チェーンの実施例ブロック図である。
【図５】図５は、本開示のある幾つかの態様による、アクセス端末（ＡＴ）によって受信された信号の搬送周波数とこのＡＴにとってローカルな基準周波数との間の周波数誤差を修正するための動作例を示す図である。
【図６】図６は、本開示のある幾つかの態様による周波数およびタイミング修正を有する受信機（Ｒｘ）チェーンおよび送信機（Ｔｘ）チェーンの実施例ブロック図である。
【図７】図７は、本開示のある幾つかの態様による周波数修正アルゴリズムを実行するための例示的動作を示す図である。
【詳細な説明】
【００１１】
これから図面を参照しながら種々の態様が説明される。下記の説明では説明目的で１つ又はそれ以上の態様の徹底した理解を与えるために多くの特定の詳細事項が開始される。しかしながらこのような態様（単数または複数）がこれら特定の詳細事項なしに実施され得ることは明らかであり得る。
【００１２】
本出願において使用されるように、用語「コンポーネント」、「モジュール」、「システム」などは、ハードウエア、ファームウエア、ハードウエアおよびソフトウエアの組合せ、ソフトウエア、または実行時のソフトウエアといった、しかしこれらに限定されないコンピュータ関連エンティティ（実体）を含むように意図されている。例えばコンポーネントは、プロセッサ上で作動するプロセス、プロセッサ、オブジェクト、実行可能体、実行のスレッド、プログラム、および／またはコンピュータであり得るが、これらであることに限定されない。例としてコンピューティングデバイス上で動作するアプリケーションおよびこのコンピューティングデバイスの両者はコンポーネントであり得る。１つ又はそれ以上のコンポーネントはプロセスおよび／または実行のスレッド内に常駐でき、１つのコンポーネントは１つのコンピュータ上に局所配置され、および／または２つ又はそれ以上のコンピュータ間に分散配置され得る。更に、これらのコンポーネントはその上に記録された種々のデータ構造体を持つ種々のコンピュータ可読媒体から実行可能である。これらのコンポーネントは、ローカルおよび／またはリモートプロセスを経由して、例えばローカルシステム、分散システムにおける、および／またはインターネットといったネットワークに亘る他のコンポーネントと対話する１つのコンポーネントからのデータといった１つ又はそれ以上のデータパケットを有する信号にしたがって、この信号を手段として他のシステムと通信し得る。
【００１３】
更に、有線端末または無線端末であり得る端末に関連して種々の態様がここで説明される。端末はまた、システム、デバイス、加入者ユニット、加入者局、移動局（ｍｏｂｉｌｅ  ｓｔａｔｉｏｎ：ＭＳ）、移動体、移動デバイス、遠隔局、遠隔端末、アクセス端末、ユーザ端末、端末、通信デバイス、ユーザエージェント、ユーザデバイス、またはユーザ装置（ｕｓｅｒ  ｅｑｕｉｐｍｅｎｔ：ＵＥ）と呼ばれ得る。無線端末は、携帯電話、衛星電話、コードレス電話、セッション開始プロトコル（Ｓｅｓｓｉｏｎ  Ｉｎｉｔｉａｔｉｏｎ  Ｐｒｏｔｏｃｏｌ：ＳＩＰ）電話、無線ローカルループ（ｗｉｒｅｌｅｓｓ  ｌｏｃａｌ  ｌｏｏｐ：ＷＬＬ）局、パーソナル・ディジタル・アシスタント（ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ：ＰＤＡ）、無線接続機能を有するハンドヘルドデバイス、コンピューティングデバイス、または無線モデムに接続される他の処理デバイスであり得る。更に、基地局（ｂａｓｅ  ｓｔａｔｉｏｎ：ＢＳ）に関連して種々の態様がここで説明される。基地局は、無線端末（単数または複数）と通信するために利用可能であり、またアクセスポイント、ノードＢ、または他の用語で呼ばれることもあり得る。
【００１４】
更に、用語「または（ｏｒ）」は排他的な「または」よりむしろ包含的な「または」を意味するように意図されている。すなわち、他に指定されていなければ、または文脈から明らかでなければ、語句「ＸはＡまたはＢを使用する」は自然の包含的順列のいずれもを意味するように意図されている。すなわち語句「ＸはＡまたはＢを使用する」は次の事例：ＸはＡを使用する、ＸはＢを使用する、またはＸはＡおよびＢの両者を使用する、のいずれによっても満たされる。更に、本出願および添付の請求項において使用されている冠詞「ａ」および「ａｎ」は一般に、他に指定されていなければ、または単数形を指すことが文脈から明らかでなければ、「１つ又はそれ以上」を意味すると解釈されるべきである。
【００１５】
ここで説明されている技法は、ＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、ＯＦＤＭＡ、シングルキャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）および他のシステムといった種々の無線通信システムのために使用され得る。用語「システム」および「ネットワーク」はしばしば相互交換可能に使用される。ＣＤＭＡシステムは、ユニバーサル地上無線アクセス（Ｕｎｉｖｅｒｓａｌ  Ｔｅｒｒｅｓｔｒｉａｌ  Ｒａｄｉｏ  Ａｃｃｅｓｓ：ＵＴＲＡ）、ｃｄｍａ２０００などといった無線技術を実現し得る。ＵＴＲＡは広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）およびＣＤＭＡの他の変形版を含む。更に、ｃｄｍａ２０００はＩＳ−２０００、ＩＳ−９５、およびＩＳ−８５６規格をカバーする。ＴＤＭＡシステムは移動通信用グローバルシステム（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ：ＧＳＭ（登録商標））といった無線技術を実現し得る。ＯＦＤＭＡシステムは、発展型ＵＴＲＡ（Ｅ−ＵＴＲＡ）、ウルトラ移動広帯域（Ｕｌｔｒａ  Ｍｏｂｉｌｅ  Ｂｒｏａｄｂａｎｄ：ＵＭＢ）、ＩＥＥＥ８０２．１１（Ｗｉ−Ｆｉ）、ＩＥＥＥ８０２．１６（マイクロ波アクセス用世界的相互運用性、すなわちＷｉＭＡＸ）、ＩＥＥＥ８０２．２０、フラッシュＯＦＤＭなどといった無線技術を実現し得る。ＵＴＲＡおよびＥ−ＵＴＲＡはユニバーサル移動通信システム（Ｕｎｉｖｅｒｓａｌ  ＭｏｂｉｌｅＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ：ＵＭＴＳ）の一部である。３ＧＰＰロング・ターム・エボリューション（ＬＴＥ）は、ダウンリンク上でＯＦＤＭＡを使用し、アップリンク上でＳＣ−ＦＤＭＡを使用するＥ−ＵＴＲＡを使用するＵＭＴＳの１リリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＵＭＴＳ、ＬＴＥおよびＧＳＭ（登録商標）は「第３世代パートナーシッププロジェクト」（３ＧＰＰ）と名付けられた機関からの文書に説明されている。更に、ｃｄｍａ２００およびＵＭＢは「第３世代パートナーシッププロジェクト２」（３ＧＰＰ２）と名付けられた機関からの文書に説明されている。更に、このような無線通信システムは、不対無認可スペクトルをしばしば使用するピアツーピア（例えば移動体対移動体）アドホック・ネットワークシステム、ＩＥＥＥ８０２．１１無線ローカルエリアネットワーク（ＷＬＡＮ）、ブルートゥース（Ｂｌｕｅｔｏｏｔｈ（登録商標））およびいずれの他の短距離または長距離無線通信技法を更に含み得る。
【００１６】
多数のデバイス、コンポーネント、モジュールなどを含み得るシステムの見地から種々の態様または特徴が提示されるであろう。これら種々のシステムが更なるデバイス、コンポーネント、モジュールなどを含み得ること、および／または図面に関連して論じられるこれらのデバイス、コンポーネント、モジュールなどのすべては含まないこともあり得ることは理解され認められるべきである。これらのアプローチの組合せも使用され得る。
【００１７】
無線通信システムの例
さて図１を参照すると、無線通信システム１００は、ここに提示される種々の実施形態に従って、図示されている。システム１００は、多数のアンテナグループを含み得る基地局１０２を備える。例えば１つのアンテナグループはアンテナ１０４および１０６を含むことができ、もう１つのグループはアンテナ１０８および１１０を備えることができ、更なるグループはアンテナ１１２および１１４を含むことができる。各アンテナグループに関して２つのアンテナが示されているが、各グループに関してより多くまたはより少ないアンテナも利用可能である。基地局１０２は更に送信機チェーンと受信機チェーンとを含むことができ、これらの各々は当分野に精通する人によって認められるように信号の送信および受信に関連する複数のコンポーネント（例えばプロセッサ、変調器、マルチプレクサー、復調器、デマルチプレクサー、アンテナなど）を備え得る。
【００１８】
基地局１０２は移動デバイス１１６および移動デバイス１２２といった１つ又はそれ以上の移動デバイスと通信できるが、基地局１０２が移動デバイス１１６および１２２に類似した実質的に任意数の移動デバイスと通信できることは認められるべきである。移動デバイス１１６および１２２は、例えば携帯電話、スマートフォン、ラップトップ、ハンドヘルド通信デバイス、ハンドヘルド・コンピューティングデバイス、衛星無線、全地球測位システム（ｇｌｏｂａｌ  ｐｏｓｉｔｉｏｎｉｎｇ  ｓｙｓｔｅｍ：ＧＰＳ）デバイス、ＰＤＡ、および／または無線通信システム１００上で通信するためのいずれの他の適当なデバイスであり得る。図示のように移動デバイス１１６はアンテナ１１２および１１４と通信しており、アンテナ１１２および１１４は順方向リンク１１８上で情報を移動デバイス１１６に送信し、逆方向リンク１２０上で情報を移動デバイス１１６から受信する。更に移動デバイス１２２は、アンテナ１０４および１０６と通信しており、アンテナ１０４および１０６は順方向リンク１２４上で情報を移動デバイス１２２に送信し、逆方向リンク１２６上で情報を移動デバイス１２２から受信する。周波数分割２重（ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｄｕｐｌｅｘ：ＦＤＤ）システムでは例えば、順方向リンク１１８は逆方向リンク１２０によって使用される周波数帯域とは異なる周波数帯域を使用することができ、順方向リンク１２４は逆方向リンク１２６によって使用される周波数帯域とは異なる周波数帯域を使用することができる。更に時分割２重（ｔｉｍｅ  ｄｉｖｉｓｉｏｎ  ｄｕｐｌｅｘ：ＴＤＤ）システムでは、順方向リンク１１８および逆方向リンク１２０は共通の周波数帯域を使用することができ、また順方向リンク１２４および逆方向リンク１２６は共通の周波数帯域を使用することができる。
【００１９】
アンテナの各グループおよび／またはそれらが通信するように指定された領域は、基地局１０２の１セクターと呼ばれ得る。例えばアンテナグループは、基地局１０２によってカバーされる１セクターの領域において移動デバイスと通信するようにデザインされ得る。順方向リンク１１８および１２４上での通信において基地局１０２の送信アンテナは、移動デバイス１１６および１２２のために順方向リンク１１８および１２４の信号対雑音比を改善するようにビーム形成を利用できる。これは、例えば信号を所望方向に向けるためにプリコーダ（事前符号器）を使用することによって与えられる。また基地局１０２は関連カバレッジにランダムに分散する移動デバイス１１６および１２２に送信するためにビーム形成を利用するが、隣接セル内の移動デバイスは単一のアンテナを介して基地局内のすべての移動デバイスに送信する基地局と比較して、より少ない干渉を受けやすい可能性がある。更に移動デバイス１１６および１２２は、１つの例においてピアツーピアまたはアドホック技術を使用して互いに直接通信できる。
【００２０】
図２は、ＭＩＭＯシステム２００における送信機システム２１０（アクセスポイントとしても周知の）および受信機システム２５０（アクセス端末としても周知の）のブロック図である。送信機システム２１０において多数のデータストリームに関するトラヒックデータはデータソース２１２から送信機（ＴＸ）データプロセッサ２１４に供給される。
【００２１】
一実施形態では各データストリームは、それぞれの送信アンテナから送信される。ＴＸデータプロセッサ２１４は、各データストリームが符号化されたデータを与えるように選択された特定の符号化方式に基づいて各データストリームに関するトラヒックデータをフォーマット化し、符号化し、そしてインタリーブする。
【００２２】
各データストリームに関する符号化データは、ＯＦＤＭＡ技法を使用してパイロットデータと多重化され得る。パイロットデータは典型的には周知の仕方で処理される周知のデータパターンであって、チャネル応答を推定するために受信機システムにおいて使用され得る。それから、各データストリームに関する多重化パイロットおよび符号化データは、データストリームが変調記号を与えるために選択された特定の変調方式（例えばＢＰＳＫ、ＱＳＰＫ、ＭＰＳＫ、またはＭ−ＱＡＭ）に基づいて変調される（すなわち記号マッピングされる）。各データストリームに関するデータ転送速度、符号化、および変調はプロセッサ２３０によって実行される命令によって決定され得る。
【００２３】
それから、すべてのデータストリームに関する変調記号は変調記号（例えばＯＦＤＭに関する）を更に処理し得るＴＸ  ＭＩＭＯプロセッサ２２０に供給される。それからＴＸ  ＭＩＭＯプロセッサ２２０は、ＮＴ個の変調記号ストリームをＮＴ個の送信機（ＴＭＴＲ）２２２ａ〜２２２ｔに供給する。ある幾つかの実施形態ではＴＸ  ＭＩＭＯプロセッサ２２０はデータストリームの記号と記号が送信されているアンテナとにビーム形成重みを適用する。
【００２４】
各送信機２２２は、１つ又はそれ以上のアナログ信号を供給するためにそれぞれの記号ストリームを受信して処理し、そして更にＭＩＭＯチャネル上での伝送に適した変調信号を供給するためにアナログ信号を調整する（例えば増幅してフィルタリングし、そしてアップコンバート（高周波数変換）する）。それから送信機２２２ａ〜２２２ｔからのＮＴ個の変調信号はそれぞれＮＴ個のアンテナ２２４ａ〜２２４ｔから送信される。
【００２５】
受信機システム２５０では送信された変調信号はＮＲ個のアンテナ２５２ａ〜２５２ｒによって受信され、各アンテナ２５２からの受信された信号はそれぞれの受信機（ＲＣＶＲ）２５４ａ〜２５４ｒに供給される。各受信機２５４はそれぞれの受信信号を調整し（例えばフィルタリングして増幅し、そしてダウンコンバート（低周波数変換）し）、サンプルを供給するためにこの調整された信号をディジタル化し、そして更に対応する「受信」記号ストリームを供給するためにサンプルを処理する。
【００２６】
それからＲＸデータプロセッサ２６０はＮＴ個の「検出」記号ストリームを供給するために特定の受信機処理技法に基づいてＮＲ個の受信機２５４からのＮＲ個の受信記号ストリームを受信して処理する。それからＲＸデータプロセッサ２６０はデータストリームに関するトラヒックデータを回収するために各検出記号ストリームを復調し、デインタリーブし、そして復号する。ＲＸデータプロセッサ２６０による処理は、送信機システム２１０におけるＴＸ  ＭＩＭＯプロセッサ２２０およびＴＸデータプロセッサ２１４によって実行される処理と相補的である。
【００２７】
プロセッサ２７０は、どのプレコーディング（事前符号化）マトリックスを使用すべきかを定期的に決定する（下記に論じられる）。プロセッサ２７０はマトリックスインデックス部とランク値部とを備える逆方向リンクメッセージを策定する。
【００２８】
逆方向リンクメッセージは通信リンクおよび／または受信データストリームに関する種々のタイプの情報を備え得る。それから逆方向リンクメッセージは、データソース２３６からの多数のデータストリームに関するトラヒックデータを受信もするＴＸデータプロセッサ２３８よって処理され、変調器２８０によって変調され、送信機２５４ａ〜２５４ｒによって調整され、そして送信機システム２１０に戻し送信される。
【００２９】
送信機システム２１０では受信機システム２５０からの変調信号は、受信機システム２５０によって送信された逆方向リンクメッセージを抽出するために、アンテナ２２４によって受信され、受信機２２２によって調整され、復調器２４０によって復調され、そしてＲＸデータプロセッサ２４２によって処理される。それからプロセッサ２３０はビーム形成重みを決定するためにどのプレコーディングマトリックスを使用すべきかを決定し、それから抽出されたメッセージを処理する。
【００３０】
図３は、種々の開示された実施形態および態様が実現され得る、多数のユーザをサポートするように構成された例である無線通信システム３００を示す。図３に示されているように例としてシステム３００は、対応するアクセスポイント（ＡＰ）３０４（ＡＰ３０４ａ〜３０４ｇといった）によってサービス提供されている各セルによってマクロセル３０２ａ〜３０２ｇといった多数のセル３０２のために通信を提供する。各セルは１つ又はそれ以上のセクターに更に分割され得る（例えば１つ又はそれ以上の周波数に役立つように）。ユーザ装置（ＵＥ）または移動局（ＭＳ）としても相互交換可能に周知である、ＡＴ３０６ａ〜３０６ｋを含む種々のアクセス端末（ＡＴ）３０６は、システム中に分散させられる。各ＡＴ３０６は、例えばＡＴが活動しているかどうか、またそれがソフトハンドオフ状態にあるかどうかに依存して、所定の瞬間に順方向リンク（ＦＬ）および／または逆方向リンク（ＲＬ）上で１つ又はそれ以上のＡＰ３０４と通信できる。無線通信システム３００は大きな地理的地域上でサービスを提供でき、例えばマクロセル３０２ａ〜３０２ｇは近隣の数ブロックをカバーできる。
【００３１】
２重周波数追跡ループの例
図４は、本開示のある幾つかの態様に従ったＡＴ３０６における受信機（Ｒｘ）チェーンの例であるブロック図４００を示す。ある幾つかの態様ではＲｘチェーンは、例えば７５０ＭＨｚの周波数を有する方形波を出力する局部発振器（ＬＯ）とも呼ばれる水晶発振器（ＸＯ）によって供給されるメインクロックを含み得る。他の態様では、メインクロックは電圧制御温度制御型水晶発振器（ＶＣＴＣＸＯ）によって供給され得る。下記に説明される理由から、ＶＣＴＣＸＯの電圧制御は効果的に機能不能にされ得るので、ＶＣＴＣＸＯは、以降、図４においてラベル付けられているように（ＶＣ）ＴＣＸＯ４１８と呼ばれる。ある幾つかの態様では、（ＶＣ）ＴＣＸＯまたはＸＯのいずれかがＡＴ３０６に装着され得るように、あるいはどの発振器がメインクロックを供給するかを指示するスイッチを持って両発振器が装着され得るように（ＶＣ）ＴＣＸＯ４１８およびＸＯの両者のためにハードウエア（ＨＷ）サポートが提供され得る。
【００３２】
ＡＴ３０６によって使用される種々のローカルクロック周波数を導き出すために利用されるメインクロックは、無線ネットワーク動作周波数（例えば搬送周波数）を追跡するための基準周波数信号としても使用され得る。例えばＯＦＤＭＡシステムにおいて動作するとき、発振器は±５ｐｐｍの周波数誤差を導入することができる。この周波数誤差を取扱うための方法および装置は下記に詳細に説明されるが、まずＲｘチェーンの他のコンポーネントが説明される。
【００３３】
Ｒｘチェーンは、アンテナ４０２を介して無線システム３００においてＲＦ信号を受信し得る。受信信号は低雑音増幅器（ＬＮＡ）４０４によって増幅され、位相ロックループ（ＰＬＬ）４１６からの信号を使用してダウンコンバート（低周波数変換）され得る。ＰＬＬ４１６によって生成されるクロックまたは他のタイミング信号はこの発振器から導き出され得る。ある幾つかの態様では、ＰＬＬ４１６はＬＯを含むことができ、またしたがって図示されたようにＰＬＬ／ＬＯとも呼ばれ得る。他の態様では、ＰＬＬ４１６はＰＬＬとは別のＸＯまたはＶＣＴＣＸＯといった発振器に基づくこともあり得る。
【００３４】
ダウンコンバートされた信号は、シグマ・デルタＡＤＣといったアナログ・ディジタル変換器（ＡＤＣ）４０８によってディジタル化される前にアンチエイリアシング（ａｎｔｉ−ａｌｉａｓｉｎｇ）フィルタ（ＡＡＦ）４０６によってフィルタリングされ得る。アナログ・ディジタル変換器（ＡＤＣ）４０８のためのサンプリングクロック（Ｆ ＡＤＣ）はＰＬＬ４１６から導き出され得る（例えば図４の係数Ｋによって示されているように分割され得る）。サンプリングの後、ディジタル化された信号は、周波数追跡ループ（ｆｒｅｑｕｅｎｃｙ  ｔｒａｃｋｉｎｇ  ｌｏｏｐ：ＦＴＬ）ロジック４１４に到達する前に事後量子化フィルタ４０９、リサンプラー４１０、およびローテータ４１２（例えばディジタルローテータ）に入力されて処理され得る。
【００３５】
上記のように発振器は±５ｐｐｍの周波数誤差を導入することができる。ある幾つかの態様では、ＦＴＬ（ＦＴＬロジック４１４を含む）は、１次同期信号（ＰＳＳ）および２次同期信号（ｓｅｃｏｎｄａｒｙ  ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ    ｓｉｇｎａｌ：ＳＳＳ）といった基準信号を使用して初期周波数取得の後の水晶発振器に起因する残留周波数誤差を除去するために使用され得る。ある幾つかの態様ではＦＴＬアルゴリズムは、アクセス端末３０６において受信された入力信号の搬送周波数とアクセス端末３０６の（ＶＣ）ＴＣＸＯ（または場合によってはあり得るＸＯ／ＬＯ）基準周波数といったローカル基準周波数との間の周波数誤差を推定する。
【００３６】
ある幾つかの態様によればＦＴＬの目的は２要点からなる。
【００３７】
・ＦＴＬはＰＳＳおよびＳＳＳを使用して初期周波数取得後のＸＯに起因する残留周波数誤差を除去する、そして
・ある幾つかの高速シナリオでは、周波数オフセットとして高いドップラー周波数が現れる。この周波数オフセットは、性能の大きな劣化を回避するために補正される可能性が最も高い。この周波数誤差補正は、サービス提供中のセルに、状況によっては近隣セルにも適用され得る。
【００３８】
ある幾つかの態様では、残留周波数オフセットを除去するために使用される信号は同期信号（ＰＳＳおよびＳＳＳ）を含む基準信号（Ｒｅｆｅｒｅｎｃ  ｓｉｇｎａｌ：ＲＳ）であり得る。
【００３９】
ある幾つかの態様によれば、ＦＴＬに先立って残留周波数オフセットは、少量に減らされ得る。これは典型的には２つの理由から行われ得る。第１に、物理的放送チャネル（ｐｈｙｓｉｃａｌ  ｂｒｏａｄｂａｎｄ  ｃｈａｎｎｅｌ：ＰＢＣＨ）復号はＲＳ記号からのチャネルの推定値を使用してコヒーレント検出を担う。ある幾つかの態様では、小さな周波数誤差は信号と連結して減衰を引き起こすフェーズタームを誘導する可能性がある。これは、コヒーレント検出ルールを使用するときに性能上の損失という結果を招く可能性がある。第２に、周波数追跡ループは初期周波数誤差が小さくて引き込み範囲内にあるときに最も速く収束する。初期取得時に初期周波数オフセットは、同期信号を使用して搬送周波数オフセットの最大±５ｐｐｍ（例えば最大１３．５ｋＨｚ）から小さな値（例えば平均２乗誤差＜１ｋＨｚ）まで引き下げられ得る。
【００４０】
ＦＴＬの一部としてＦＴＬロジック４１４の出力は、周波数誤差を修正する努力によってローテータ４１２にフィードバックされ得る。しかしながらＡＴ３０６が基準周波数信号を生成するためにＸＯだけを有する場合にはＸＯ自体は調整され得ない。したがって上記のようにある幾つかの態様は、発振器がＦＴＬロジック４１４の出力に基づいて調整され得るように、その代わりに（ＶＣ）ＴＣＸＯ４１８を使用する。しかしながらＶＣＴＣＯは一般に、ＸＯより高価であってＸＯより実質的に大きな電力を消費するので、ＶＣＴＣＸＯはコストと電力消費が主要な関心事である競争の激しい無線デバイスマーケットにおいては実行可能な選択肢ではないかもしれない。
【００４１】
したがって必要とされるものは、ＶＣＴＣＸＯソリューションより低コストで、少ない電力消費によってこの周波数誤差を十分に修正するための技法および装置である。
【００４２】
この問題を解決するために図４は、ローテータ４１２だけを含む単一のＦＴＬよりむしろ２重ＦＴＬを示している。この２重ＦＴＬでは、ＦＴＬロジック４１４によって推定された周波数オフセットはローテータ４１２またはＰＬＬ４１６のいずれかに適用され得る。ある幾つかの態様では、周波数誤差の一部分（β）はＰＬＬ４１６に適用され得るが、周波数誤差の残り部分（１−β）はディジタルローテータに適用され得る。βは０から１の範囲にあり得るが、典型的にはβは０．５より小さい。周波数誤差の一部分をＰＬＬ４１６に適用することによって、周波数誤差とサンプリングタイム誤差の両者は修正され得る。ＶＣＴＣＸＯよりむしろＸＯを使用することによって、２重ＦＴＬはコストと性能と電力消費との間の最善のトレードオフ（妥協点）を示し得る。
【００４３】
図５は、本開示のある幾つかの態様に従った、ＡＴ３０６によって受信された信号の搬送周波数とこのＡＴにとってローカルな基準周波数との間の周波数誤差を修正するための例である動作５００を示す。動作５００は、５０２において基準周波数を生成する局部発振器（ＬＯ）と無線周波数（ＲＦ）位相ロックループ（ＰＬＬ）とディジタルローテータとを有する受信機フロントエンドにおいて信号を受信することによって始まり得る。５０４において、受信信号の搬送周波数とＬＯ基準周波数との間の周波数差が推定され得る。
【００４４】
５０６において、この推定された周波数差はＲＦ  ＰＬＬとディジタルローテータとに適用され得る。ある幾つかの態様では、推定された周波数差の一部分（β）はＲＦ  ＰＬＬに適用され得るが、推定周波数差の残り部分（１−β）はディジタルローテータに適用され得る。他の態様では、推定周波数差はＲＦ  ＰＬＬだけに適用され得る。
【００４５】
図６および７に関連して下記に更に詳細に説明されるように、ディジタルローテータに対する変更は、典型的にはＦＴＬロジック４１４におけるＦＴＬ弁別器に基づいて１ミリ秒ごとに行われ得る。ディジタルローテータ値の平均値は、より低速度でＰＬＬ４１６に移送され得る。これはドップラー周波数の平均値がＰＬＬによって修正されることを保証するが、残りのドップラー周波数はディジタルローテータ４１２によって修正される。例えばディジタルローテータの更新速度は１ミリ秒ごとであり得るが、ＰＬＬ４１６は１０〜２０ミリ秒ごとに更新され得る。この補正方式は、サンプリングタイム誤差と周波数誤差とが同時に修正されることを保証し得る。
【００４６】
また図６に関連して更に詳細に説明されるように、Ｒｘチェーンは同じＡＴ３０６上に多数の修正機構を用意できる。例えば（ＶＣ）ＴＣＸＯ４１８またはＰＬＬ４１６は時間修正および周波数修正の両方のために使用可能であり、リサンプラー４１０は時間修正だけのために使用可能であり、そしてローテータ４１２は周波数修正だけのために使用可能であり得る。典型的にはＲｘチェーン内の１つ又はそれ以上の修正機構は、周波数とサンプルタイミングとを制御するために種々の動作モードにおいて他の修正機構と分離して、または組み合わせてのいずれかで使用され得る。これらの動作モードの間の選択は一般に、周波数およびサンプルタイム修正のためにどの修正機構（または修正機構の組合せ）が使用されるかを指示する。図４（および図６）に示されているように周波数修正のために、周波数誤差のＦＴＬロジックの推定値は、変数βおよびηを使用する多数の修正機構の間で分割され得る。いったんＦＴＬロジック４１４が周波数オフセットを推定すると、この、または他のロジックはローテータ４１２またはＰＬＬ４１６のいずれかに周波数調整コマンドを発行し得る。ある幾つかの態様では、図４に示されているようにＰＬＬ４１６による周波数修正またはサンプルタイム修正はシリアルバス・インタフェース（ＳＢＩ）４２０を介してプログラムされ得る、そして（ＶＣ）ＴＣＸＯ４１８による周波数修正またはサンプルタイム修正はＴＲＫ ＬＯ ＡＤＪブロック４２４を経由して位相復調器（ＰＤＭ）４２２を介してプログラムされ得る。ＦＴＬロジック４１４の出力はＨｚ単位であり得るので、ＴＲＫ ＬＯ ＡＤＪブロック４２４はＦＴＬロジックの出力をＨｚ／ＬＳＢ（最小有効ビット）単位といった（ＶＣ）ＴＣＸＯ４１８を制御するために適した単位に変換し得る。
【００４７】
図６は、本開示のある幾つかの態様に従った、周波数とタイミング修正とを有する受信機（Ｒｘ）チェーンおよび送信機（Ｔｘ）チェーンの例のブロック図６００を示す。ブロック図６００は、ＲｘおよびＴｘチェーン上での周波数およびサンプルタイミング修正のために利用可能な異なる選択肢におけるハイレベルの概念的様子を示す。図４のＲｘチェーンの多くは追加の詳細事項を有する図６において繰り返されおり、したがって下記ではこれらの追加事項だけが詳細に論じられる。
【００４８】
ブロック図６００においてメインクロック基準は（ＶＣ）ＴＣＸＯ４１８によって供給され得る。上記のように（ＶＣ）は、ＡＴ３０６におけるＶＣＴＣＸＯ、ＸＯまたは両者の任意の組合せのためのハードウエアサポートの可能性と同様にＶＣＴＣＸＯを制御する、またはしない電圧の選択肢を示すために括弧に入れられている。ＲｘチェーンにおいてＡＤＣ４０８のためのサンプリングクロック（Ｆ ＡＤＣ）は、受信されて増幅された信号をダウンコンバートするための基準（Ｆ ＲＸＲＦ ＰＬＬ）を供給することもできるＲＸ  ＲＦ  ＰＬＬ４１６から導き出され得る。Ｆ ＲＸＲＦ ＰＬＬはＲＸ  ＲＦ  ＰＬＬ４１６を介して（ＶＣ）ＴＣＸＯ４１８から間接的に導き出され得る。
【００４９】
ある幾つかの態様によれば、Ｒｘチェーンは多数の修正機構を含む。例えば（ＶＣ）ＴＣＸＯ４１８またはＲＸ  ＲＦ  ＰＬＬ４１６は時間および周波数修正の両方のために使用可能であり、ＲＸリサンプラー４１０は時間修正だけのために使用可能であり、そしてＲＸローテータ４１２は周波数修正だけのために使用可能であり得る。
【００５０】
表１は周波数およびサンプルタイム制御のために利用可能な幾つかの修正機構を示す。
【表１】
0005405662.tif 000002
【表２】
0005405662.tif 000003
【００５１】
ＲＸのための周波数およびタイミング修正選択肢
上記に論じられたようにＲｘチェーン内の１つ又はそれ以上の修正機構は、周波数およびサンプリングタイミングを制御するために種々の動作モードで他のブロックと分離して、または組み合わせてのいずれかで使用され得る。動作モードは一般に周波数およびサンプルタイム修正のためにどの修正機構（または修正機構の組合せ）が使用されるかを決定する。ある幾つかの態様では周波数修正のために周波数誤差のＦＴＬロジック４１４の推定値は表３に示された変数βおよびηを介して多数の修正機構の間で分割され得る。ある幾つかの態様ではＲＸリサンプラー４１０はβ≠１のときにサンプルタイム修正のために使用され得る。ある幾つかの態様ではＡＴ３０６は異なる修正機構の間で選択するために下記の３つすべての動作モードをサポートし得る。
【表３】
0005405662.tif 000004
【００５２】
モード１
ＸＯおよびＲＸローテータ４１２を使用するモード１は典型的には、ＸＯ選択肢だけが利用可能であるとき、またはＰＬＬ修正機構が利用不能である（例えばＰＬＬ回路の障害によって）場合に好ましい。モード１では（ＶＣ）ＴＣＸＯ４１８は選択されないか、あるいはＡＴ３０６内に装着されないこともあり得る。モード１は周波数誤差修正のためにＲＸローテータ４１２に依存している。ＲＸローテータ４１２は周波数誤差を修正するだけなので、サンプリングタイム誤差を修正するためにリサンプリング比６１８も調整され得る。このモードではβ＝０であって、ＲＸ  ＲＦ  ＰＬＬ４１６または（ＶＣ）ＴＣＸＯ４１８のいずれにも修正は適用されない。ηの値は何であっても問題ない。
【００５３】
モード２
モード２は、ＸＯとＲＸ  ＲＦ  ＰＬＬ４１６とＲＸローテータ４１２とを使用し、大抵の目的のために好ましい選択肢であり得る。ＸＯソリューションは、ＸＯがＶＣＴＣＸＯと比較してコストおよび電力削減に備えているのでＶＣＴＣＸＯ選択肢より好まれ得る。更にＰＬＬ修正は、データが伝送されない場合にＰＬＬ修正がロング・ターム・エボリューション（ＬＴＥ）仕様のＤＣトーンとのＤＣノッチフィルタの調整を可能にするので、モード１のＸＯおよびローテータ制御と比較して、より良好な性能（例えば周波数誤差の低減）を提供する。これは、ＸＯ−ＰＬＬ内に大きな無修正周波数誤差が存在する場合に、ＤＣノッチフィルタによって劣化させられ得るデータトーンからログ尤度比（ＬＬＲ）をゼロ設定するための如何なる機構もサポートしない実現形態のために特に重要であり得る。
【００５４】
モード２では、周波数修正はＲＸ  ＲＦ  ＰＬＬ４１６およびＲＸローテータ４１２の両者を通して適用され得る。ある幾つかの態様では、ＲＸ  ＲＦ  ＰＬＬ４１６による修正はより遅いタイムスケール（例えば１００ｍｓ）で行われ、ＲＸローテータ４１２による修正はより速いタイムスケールで（例えば１ｍｓごとに）行われる。ここでは例えばβ≠０であって修正量の一部分（β）だけがＳＢＩインタフェース４２０を経由してＲＸ  ＲＦ  ＰＬＬ４１６を通して適用され得る。残り（１−β）はＲＸローテータ４１２を通して適用され得る。ある幾つかの態様では、β≠１のとき、時間修正および周波数修正の両者をそれぞれＲＸリサンプラー４１０およびＲＸローテータ４１２を通して適用することが必要であり得る。ある幾つかの態様ではＲＸリサンプラー４１０は、周波数修正の少なくとも一部分（１−β）がＲＸローテータ４１２に適用されるときにサンプルタイム誤差修正するように動的に構成可能であり得る。ある幾つかの態様ではＲＸリサンプラー４１０は、周波数修正がＲＸ  ＲＦ  ＰＬＬ４１６だけに適用されるときには構成可能である必要はない。ＲＸ  ＲＦ  ＰＬＬ４１６を通して適用された修正のために時間ドップラー（例えばクロックまたはコードドップラー）および周波数ドップラーの両者は自動的に修正され得る。
【００５５】
モード３
モード３はＶＣＴＣＸＯ４１８修正とＲＸローテータ４１２修正とを含む。このモードでは周波数修正は、より遅いタイムスケールでＶＣＴＣＸＯ４１８を通して、またより速いタイムスケールでＲＸローテータ４１２を通して適用され得る。ＶＣＴＣＸＯ４１８を通した周波数修正は、ＴＲＫ ＬＯ ＡＤＪブロック４２４をこれにしたがって設定することによってＰＤＭ４２２を介してプログラムされ得る。β≠０のとき時間修正および周波数修正の両者はそれぞれＲＸリサンプラー４１０およびＲＸローテータ４１２を通して適用され得る。ＶＣＴＣＸＯ４１８を通して適用された修正のためにクロック誤差および周波数誤差は両方とも修正され得る。
【００５６】
ある幾つかの態様では周波数修正アルゴリズム（ＦＣＡ）６２０は、ＦＴＬ修正（Ｆ ＦＴＬ）をＲＸローテータ４１２からＲＸ  ＲＦ  ＰＬＬ４１６および／または（ＶＣ）ＴＣＸＯ４１８に移送するために使用され得る。
【００５７】
ＴＸのための周波数およびタイミング修正選択肢
同じＡＴ３０６のＴｘチェーンでは、ディジタルに符号化されてそうでなければ処理された送信されるための信号は、アンテナ６０３を介してＡＴ３０６から送信される前にディジタル・アナログ変換器（ＤＡＣ）６１０によってアナログ信号に変換されて、電力増幅器（ＰＡ）６０２によって増幅される。ある幾つかの態様では受信アンテナ４０２および送信アンテナ６０３は同じアンテナであり得る。ＤＡＣ６１０のためのクロック（Ｆ ＤＡＣ）は、図示のように（ＶＣ）ＴＣＸＯ４１８から導き出され得るオンチップＴＸ  ＰＬＬ６０６から導き出され得る。ある幾つかの態様では、オンチップＴＸ  ＰＬＬ６０６を公称値（Ｆ ＤＡＣ ＮＯＭＩＮＡＬ）で初期化するため以外の、このオンチップＴＸ  ＰＬＬ６０６を更新するためのファームウエア（ＦＷ）またはソフトウエア（ＳＷ）機構は存在しない可能性がある。なお、オンチップＰＬＬの周波数は（ＶＣ）ＴＣＸＯ４１８に依存し得る。ある幾つかの態様では、送信されるべき処理済み信号シーケンスをサンプリングするためのＤＡＣクロックは、ＲＸ  ＲＦ  ＰＬＬ４１６から直接または間接的に導き出され得る。
【００５８】
Ｆ ＤＡＣは典型的には、アップコンバージョン（高周波数変換）のために使用され、送信機無線周波数位相ロックループ（ＴＸ  ＲＦ  ＰＬＬ）６０８によって生成された混合信号（Ｆ ＴＸＲＦ ＰＬＬ）から独立している。Ｆ ＴＸＲＦ ＰＬＬはまた、図６に示されているようにＴＸ  ＲＦ  ＰＬＬを介して間接的に（ＶＣ）ＴＣＸＯ４１８から導き出されることもあり得る。
【００５９】
ある幾つかの態様ではＴＸ  ＲＦ  ＰＬＬ６０８はＲＸ  ＲＦ  ＰＬＬ４１６を更新するために使用されるＳＢＩ４２０に類似しているＳＢＩ機構６２２を介して調整され得る。しかしながらベースバンドＤＣ修正は搬送波フィードスルー（ｆｅｅｄ−ｔｈｒｏｕｇｈ）をたぶん十分に抑制する可能性が高く、これによってＬＴＥ仕様定義のＤＣに対してＤＣノッチ（これはＩＱサンプルから差し引かれた単一数であるからこのノッチの帯域幅は０である）を調整する必要性を除去し得る（すなわちＴＸサイドに割り当てられたＤＣトーンは存在しない）。
【００６０】
表４はＲｘチェーンのためのＦＴＬ修正モードに基づいてＴｘチェーンの周波数およびサンプルタイミングを調整するための選択肢を示す。
【表４】
0005405662.tif 000005
【００６１】
表４においてμ＝Ｆ ＴＸＲＦ ＰＬＬ ＮＯＭＩＮＡＬ／Ｆ ＲＸＲＦ ＰＬＬ ＮＯＭＩＮＡＬはアップリンク（ＵＬ）搬送周波数対ダウンリンク（ＤＬ）搬送周波数の比率である。要約すると、ＴＸローテータ６１６およびＴＸリサンプラー６１４は（ＶＣ）ＴＣＸＯ４１８によって修正されない残留誤差の原因である可能性が高いが、その理由はこのような誤差はＴＸ  ＲＦ  ＰＬＬ６０８およびオンチップＴＸ  ＰＬＬ６０６の両者に現れ、それによってＦ ＴＸＲＦ ＰＬＬおよびＦ ＤＡＣそれぞれに影響を与えるからである。具体的にはモード２においてＲｘ  ＲＦ  ＰＬＬ４１６に適用された如何なる修正もＴｘチェーンのためには利用可能でなく（修正のこの部分は（ＶＣ）ＴＣＸＯ４１８に適用されなかったので）、またこうして表４に示されているようにＦ ＲＸ ＲＯＴＡＴＯＲに加え戻される。
【００６２】
更に、ＴＸおよびＲＸは異なるサブフレーム・スケジュールを有するので、特に自動周波数制御（ＡＦＣ）更新が（ＶＣ）ＴＣＸＯ４１８を介してＲＸおよびＴＸの両者に影響を及ぼすモード３においてＲＸからＴＸに自動周波数制御（ＡＦＣ）誤差を移送するときには注意が払われるべきである。この理由は、（ＶＣ）ＴＣＸＯ４１８に対する大きな更新（ＲＸサブフレーム境界に位置合わせされる）がこの更新をまたいでいる可能性のあるＴＸサブフレームに影響を与え得るからである。これは、周波数誤差がＲＸローテータ４１２から（ＶＣ）ＴＣＸＯ４１８に移送される速度を限定する可能性がある。ある幾つかの態様ではローテータ周波数（Ｆ ＲＸ ＲＯＴＡＴＯＲ、およびその結果として、Ｆ ＴＸ ＲＯＴＡＴＯＲ）は２つのタイムスタンプを介してサブフレームの期間中に２度調整され得る。この機構は、ＲｘチェーンとＴｘチェーンとの間で周波数を移送するために使用され得る。他の態様ではＴＸフレーム境界は、ローテータ更新が１回だけ面倒を見られ得るように（ＶＣ）ＴＣＸＯ４１８への更新を指示するために使用され得る。
【００６３】
図７は、例えばモード２が使用されているとき、またはＲｘチェーンがＶＣＴＣＸＯを含まないときに、本開示のある幾つかの態様に従った周波数修正アルゴリズム（例えば図６のＦＣＡ６２０）を実行するための例である動作７００を示す。ＦＣＡの目標は、ローテータ修正がＫ ＯＬサブフレームごとにチェックされる閾値（Ｆ ＯＬ ＴＨ、またはアウターループ閾値周波数）を超えるときはいつでもＦＴＬ修正をＲＸ  Ｒｏｔａｔｏｒ４１２からＲＸ  ＲＦ  ＰＬＬ４１６または（ＶＣ）ＴＣＸＯ４１８に典型的には徐々に定期的更新を介して移送することである。ＳＢＩ４２０書込みのコストと（ＶＣ）ＴＣＸＯ調整が徐々に行われ得る程度とをバランスさせながら、ＦＴＬ修正は例えばＫ ＯＬ＝１００ｍｓごとにＲＸ  ＲＦ  ＰＬＬ４１６に適用され得る。他の態様ではＫ ＯＬは例えば１０ｍｓまたは２０ｍｓ等しいこともあり得る。ある幾つかの態様によればＦ ＯＬ ＴＨはＲＸ  ＲＦ  ＰＬＬ４１６がロックを失わずにどれほど多く調整され得るか（例えば２０ｋＨｚ）および／または（ＶＣ）ＴＣＸＯ４１８がどれほど徐々に調整されるようにデザインされているかといった種々の要因に依存し得る。
【００６４】
７０４において周波数修正（Ｆ ＦＴＬ）はＦＴＬロジック４１４からのＦＴＬ出力７０２にしたがって更新され得る。７０６において、もしＫ ＯＬｍｓがＲＸ  ＲＦ  ＰＬＬ４１６に対する最後の更新から移行したのであれば、７０８においてＬＯ ｃｏｒｒｅｃｔｉｏｎ（η＝１の場合にはＦ ＲＸＲＦ ＰＬＬ ＥＲＲＯＲ）は下記のように計算され得る：
ＬＯ ｃｏｒｒｅｃｔｉｏｎ＝β＊Ｆｒｅｑｕｅｎｃｙ ｃｏｒｒｅｃｔｉｏｎ（８Ｈｚの倍数に四捨五入）
いったんＬＯ ｃｏｒｒｅｃｔｉｏｎが計算されると、周波数修正は７０４において再び更新され、そして７１４においてＲＸ  ＲＦ  ＰＬＬは計算されたＬＯ ｃｏｒｒｅｃｔｉｏｎによってプログラムされ得る。ある幾つかの態様では、周波数修正が例えば約２ｋＨｚという予め決められた閾値を（Ｆ ＯＬ ＴＨ）超えている場合にだけＬＯ ｃｏｒｒｅｃｔｉｏｎはＲＸ  ＲＦ  ＰＬＬ４１６に適用される。
【００６５】
７１２においてローテータ修正（Ｆ ＲＸ ＲＯＴＡＴＯＲ）は下記のように計算され、７１６においてＲＸローテータ４１２に適用される：
Ｒｏｔａｔｏｒ ｃｏｒｒｅｃｔｉｏｎ＝Ｆｒｅｑｕｅｎｃｙ ｃｏｒｒｅｃｔｉｏｎ−ＬＯ ｃｏｒｒｅｃｔｉｏｎ＝（１−β）＊Ｆｒｅｑｕｅｎｃｙ ｃｏｒｒｅｃｔｉｏｎ
７０６において、もしＫ ＯＬｍｓがＲＸ  ＲＦ  ＰＬＬ４１６に対する最後の更新から移行しなかったのであれば、７１６においてＲｏｔａｔｏｒ ｃｏｒｒｅｃｔｉｏｎは下記のように計算され、７１６においてＲＸローテータ４１２に適用され得る：
Ｒｏｔａｔｏｒ ｃｏｒｒｅｃｔｉｏｎ＝Ｆｒｅｑｕｅｎｃｙ ｃｏｒｒｅｃｔｉｏｎ
言い換えればＫ ＯＬｍｓが移行しなかった場合、ＲＸローテータ４１２だけがＦＴＬロジック４１４からのＦ ＦＴＬにしたがって修正される。しかしながらＫ ＯＬｍｓが移行した場合には、Ｆ ＦＴＬは係数βにしたがってＲＸローテータ４１２およびＲＸ  ＲＦ  ＰＬＬ４１６の両者に適用され得る。
【００６６】
ある幾つかの態様ではＦ ＯＬ ＭＡＸ（アウターループ最大周波数修正）およびＦ ＯＬ ＭＩＮ（アウターループ最小周波数修正）は、アウターループ（ＲＸ  ＲＦ  ＰＬＬまたは（ＶＣ）ＴＣＸＯ４１８を調整するためのループ）への周波数移送を制限するスルーレート（回転速度）を与え得る。制御理論の観点からこれらのパラメータは、短期の周波数変化を追跡するための有力なインナーループ・ポールと長期の周波数変化を追跡するための弱小なアウターループ・ポールとによって２次ＦＴＬループを効果的に定義し得る。これらのパラメータは、速度、量、修正時間、および周波数更新がＤＬまたはＵＬにおいてサブフレーム境界に位置合わせされる必要があるかどうか、を含むＰＬＬ更新に関する制約事項に基づいて慎重に選択され得る。
【００６７】
ここに開示された実施形態に関連して説明された種々の例示的論理、論理ブロック、モジュール、および回路は、汎用プロセッサ、ディジタル信号プロセッサ（ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒ：ＤＳＰ）、特定用途向け集積回路（ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ：ＡＳＩＣ）、フィールドプログラマブル・ゲートアレイ（ｆｉｅｌｄ  ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ：ＦＰＧＡ）若しくは他のプログラマブル論理デバイス（ｐｒｏｇｒａｍｍａｂｌｅ  ｌｏｇｉｃ  ｄｅｖｉｃｅ：ＰＬＤ）、個別ゲート若しくはトランジスタ論理、個別ハードウエアコンポーネント、またはここで説明された機能を実行するようにデザインされたこれらの任意の組合せ、によって実現または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替としてプロセッサは任意の従来型プロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、例えばＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連動する１つ又はそれ以上のマイクロプロセッサ、または任意の他のこのような構成、として実現されることもあり得る。更に、少なくとも１つのプロセッサは前述のステップおよび／または動作の１つ又はそれ以上を実行するように動作可能な１つ又はそれ以上のモジュールを備え得る。
【００６８】
更に、ここに開示された態様に関連して説明された方法またはアルゴリズムのステップおよび／または動作は、ハードウエアにおいて、プロセッサによって実行されるソフトウエアモジュールにおいて、またはこれら２つの組合せにおいて直接具体化され得る。ソフトウエアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブル（着脱可能）ディスク、ＣＤ−ＲＯＭ、または当分野において周知の他の任意の形の記憶媒体、に常駐し得る。例示的記憶媒体は、プロセッサが記憶媒体から情報を読取り、また記憶媒体に情報を書き込むことができるようにプロセッサに連結され得る。代替として記憶媒体はプロセッサと一体になり得る。更に、ある幾つかの態様ではプロセッサおよび記憶媒体はＡＳＩＣに常駐し得る。更に、ＡＳＩＣはユーザ端末に常駐し得る。代替としてプロセッサおよび記憶媒体はユーザ端末に個別コンポーネントとして常駐し得る。更に、ある幾つかの態様では方法またはアルゴリズムのステップおよび／または動作は、コンピュータプログラム製品に組み込まれ得る機械可読媒体および／またはコンピュータ可読媒体上のコードおよび／または命令の１つ若しくは任意の組合せまたはセットとして常駐し得る。
【００６９】
１つ以上の態様では、説明された機能はハードウエア、ソフトウエア、ファームウエア、またはこれらの任意の組合せ、に実現され得る。ソフトウエアに実現される場合にはこれらの機能は１つ又はそれ以上の命令またはコードとしてコンピュータ可読媒体上に記憶または伝送され得る。コンピュータ可読媒体は、１つの場所から他の場所へのコンピュータプログラムの移送を容易にする任意の媒体を含むコンピュータ記憶媒体および通信媒体の両者を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例としてこのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ若しくは他の光ディスク記憶装置、磁気ディスク記憶装置若しくは他の磁気記憶デバイス、または命令若しくはデータ構造体の形をした所望のプログラムコードを保持または記憶するために使用され得る、そしてコンピュータによってアクセスされ得る他の任意の媒体、を備え得る。また如何なる接続手段もコンピュータ可読媒体と呼ばれ得る。例えばソフトウエアが同軸ケーブル、光ファイバケーブル、ツイストペア、ディジタル加入者線（ＤＳＬ）、または赤外線、無線およびマイクロ波といった無線技術、を使用してウェブサイト、サーバ、または他の遠隔情報源から伝送される場合には、これらの同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線およびマイクロ波といった無線技術、は媒体の定義に含まれる。ここで使用されるディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）はコンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、ディジタル・バーサタイル・ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイを含み、ここでディスク（ｄｉｓｋ）は通常、データを磁気的に再生するのに対して、ディスク（ｄｉｓｃ）は通常、データをレーザーで光学的に再生する。上記ものの組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
【００７０】
前述の開示は例示的態様および／または実施形態を論じているが、添付の請求項によって定義されているように、説明された態様および／または実施形態の範囲から逸脱せずに種々の変更および修正がここで行われ得ることは留意されるべきである。更に、説明された態様および／または実施形態の要素は単数形で説明または請求されている可能性があるが、単数形に限定することが明確に述べられていなければ複数形も考えられる。更に、任意の態様および／または実施形態の全部または一部は、別に説明されていなければ他の任意の態様および／または実施形態の全部または一部と共に利用され得る。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
［１］
基準周波数を生成するローカル発振器（ＬＯ）と無線周波数（ＲＦ）位相ロックループ（ＰＬＬ）とを有する受信機において信号を受信することと、
前記受信された信号の搬送周波数と前記ＬＯ基準周波数との間の周波数差を推定することと、
前記推定された周波数差を前記ＲＦ  ＰＬＬに適用することと、を備える無線通信のための方法。
［２］
前記受信機はディジタルローテータを備えており、前記推定周波数差を適用することは前記推定周波数差を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用することを備える、［１］に記載の方法。
［３］
前記推定周波数差を適用することは、
前記推定周波数差の一部分を前記ＲＦ  ＰＬＬに適用することと、
前記搬送周波数と前記ＬＯ基準周波数との間の前記周波数差を修正するために前記推定周波数差の残り部分を前記ディジタルローテータに適用することと、を備える、［２］に記載の方法。
［４］
前記推定周波数差を適用することは前記推定周波数差の前記残り部分を前記ディジタルローテータに適用することより少ない頻度で前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することを備える、［３］に記載の方法。
［５］
前記推定周波数差を適用することは前記推定周波数差がある閾値を超える場合にだけ前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することを備える、［３］に記載の方法。
［６］
前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することは送信機内のディジタル・アナログ変換器（ＤＡＣ）のためのクロック周波数またはアップコンバージョン（高周波数変換）のための信号の周波数の少なくとも１つを調整する、［３］に記載の方法。
［７］
前記推定周波数差を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用すると同時にサンプリングタイム誤差を修正することを更に備える、［３］に記載の方法。
［８］
前記受信機はリサンプラーを備えており、前記サンプリングタイム誤差を修正することは前記ディジタルローテータに適用された前記推定周波数差の前記残り部分に基づいて前記リサンプラーを構成することを備える、［７］に記載の方法。
［９］
前記受信信号をサンプリングするためのアナログ・ディジタル変換器（ＡＤＣ）クロックを前記ＲＦ  ＰＬＬから導き出すことを更に備える、［１］に記載の方法。
［１０］
送信されるべき信号シーケンスをサンプリングするためのディジタル・アナログ変換器（ＤＡＣ）クロックを前記ＲＦ  ＰＬＬから導き出すことを更に備える、［１］に記載の方法。
［１１］
基準周波数を生成するローカル発振器（ＬＯ）と、
無線周波数（ＲＦ）位相ロックループ（ＰＬＬ）と、を備える、信号を受信するための受信機と、
前記受信された信号の搬送周波数と前記ＬＯ基準周波数との間の周波数差を推定し、
前記推定された周波数差を前記ＲＦ  ＰＬＬに適用するように構成された少なくとも１つのプロセッサと、
前記少なくとも１つのプロセッサに連結されたメモリと、を備える無線通信のための装置。
［１２］
前記受信機はディジタルローテータを備えており、前記少なくとも１つのプロセッサは前記推定周波数差を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用することによって前記推定周波数差を適用するように構成される、［１１］に記載の装置。
［１３］
前記推定周波数差を適用することは、
前記推定周波数差の一部分を前記ＲＦ  ＰＬＬに適用することと、
前記搬送周波数と前記ＬＯ基準周波数との間の前記周波数差を修正するために前記推定周波数差の残り部分を前記ディジタルローテータに適用することと、を備える、［１２］に記載の装置。
［１４］
前記推定周波数差を適用することは前記推定周波数差の前記残り部分を前記ディジタルローテータに適用することより少ない頻度で前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することを備える、［１３］に記載の装置。
［１５］
前記推定周波数差を適用することは前記推定周波数差がある閾値を超える場合にだけ前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することを備える、［１３］に記載の装置。
［１６］
前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することは送信機内のディジタル・アナログ変換器（ＤＡＣ）のためのクロック周波数またはアップコンバージョン（高周波数変換）のための信号の周波数の少なくとも１つを調整する、［１３］に記載の装置。
［１７］
前記少なくとも１つのプロセッサは前記推定周波数差を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用すると同時にサンプリングタイム誤差を修正するように構成される、［１３］に記載の装置。
［１８］
前記受信機はリサンプラーを備えており、前記少なくとも１つのプロセッサは前記ディジタルローテータに適用された前記推定周波数差の前記残り部分に基づいて前記リサンプラーを構成することによって前記サンプリングタイム誤差を修正するように構成される、［１７］に記載の装置。
［１９］
前記少なくとも１つのプロセッサは前記受信信号をサンプリングするためのアナログ・ディジタル変換器（ＡＤＣ）クロックを前記ＲＦ  ＰＬＬから導き出すように構成される、［１１］に記載の装置。
［２０］
前記少なくとも１つのプロセッサは送信されるべき信号シーケンスをサンプリングするためのディジタル・アナログ変換器（ＤＡＣ）クロックを前記ＲＦ  ＰＬＬから導き出すように構成される、［１１］に記載の装置。
［２１］
基準周波数を生成するローカル発振器（ＬＯ）と、
無線周波数（ＲＦ）位相ロックループ（ＰＬＬ）と、を備える、信号を受信するための手段と、
前記受信された信号の搬送周波数と前記ＬＯ基準周波数との間の周波数差を推定するための手段と、
前記推定された周波数差を前記ＲＦ  ＰＬＬに適用するための手段と、を備える無線通信のための装置。
［２２］
前記信号を受信するための前記手段はディジタルローテータを備えており、前記推定周波数差を適用するための前記手段は前記推定周波数差を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用するように構成される、［２１］に記載の装置。
［２３］
前記推定周波数差を適用するための前記手段は、
前記推定周波数差の一部分を前記ＲＦ  ＰＬＬに適用するように、また
前記搬送周波数と前記ＬＯ基準周波数との間の前記周波数差を修正するために前記推定周波数差の残り部分を前記ディジタルローテータに適用するように構成される、［２２］に記載の装置。
［２４］
前記推定周波数差を適用するための前記手段は前記推定周波数差の前記残り部分を前記ディジタルローテータに適用することより少ない頻度で前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用するように構成される、［２３］に記載の装置。
［２５］
前記推定周波数差を適用するための前記手段は前記推定周波数差がある閾値を超える場合にだけ前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用するように構成される、［２３］に記載の装置。
［２６］
前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用するための前記手段は送信するための手段内のディジタル・アナログ変換器（ＤＡＣ）のためのクロック周波数またはアップコンバージョン（高周波数変換）のための信号の周波数の少なくとも１つを調整する、［２３］に記載の装置。
［２７］
前記推定周波数差を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用すると同時にサンプリングタイム誤差を修正するための手段を更に備える、［２３］に記載の装置。
［２８］
前記信号を受信するための前記手段はリサンプラーを備えており、前記サンプリングタイム誤差を修正するための前記手段は前記ディジタルローテータに適用された前記推定周波数差の前記残り部分に基づいて前記リサンプラーを構成する、［２７］に記載の装置。
［２９］
前記受信信号をサンプリングするためのアナログ・ディジタル変換器（ＡＤＣ）クロックを前記ＲＦ  ＰＬＬから導き出すための手段を更に備える、［２１］に記載の装置。
［３０］
送信されるべき信号シーケンスをサンプリングするためのディジタル・アナログ変換器（ＤＡＣ）クロックを前記ＲＦ  ＰＬＬから導き出すための手段を更に備える、［２１］に記載の装置。
［３１］
基準周波数を生成するローカル発振器（ＬＯ）と無線周波数（ＲＦ）位相ロックループ（ＰＬＬ）とを有する受信機において信号を受信することと、
前記受信された信号の搬送周波数と前記ＬＯ基準周波数との間の周波数差を推定することと、
前記推定された周波数差を前記ＲＦ  ＰＬＬに適用することとのためのコードを有するコンピュータ可読媒体を備える無線通信のためのコンピュータプログラム製品。
［３２］
前記受信機はディジタルローテータを備えており、前記推定周波数差を適用することは前記推定周波数差を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用することを備える、［３１］に記載のコンピュータプログラム製品。
［３３］
前記推定周波数差を適用することは、
前記推定周波数差の一部分を前記ＲＦ  ＰＬＬに適用することと、
前記搬送周波数と前記ＬＯ基準周波数との間の前記周波数差を修正するために前記推定周波数差の残り部分を前記ディジタルローテータに適用することと、を備える、［３２］に記載のコンピュータプログラム製品。
［３４］
前記推定周波数差を適用することは前記推定周波数差の前記残り部分を前記ディジタルローテータに適用することより少ない頻度で前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することを備える、［３３］に記載のコンピュータプログラム製品。
［３５］
前記推定周波数差を適用することは前記推定周波数差がある閾値を超える場合にだけ前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することを備える、［３３］に記載のコンピュータプログラム製品。
［３６］
前記推定周波数差の前記一部分を前記ＲＦ  ＰＬＬに適用することは送信機内のディジタル・アナログ変換器（ＤＡＣ）のためのクロック周波数またはアップコンバージョン（高周波数変換）のための信号の周波数の少なくとも１つを調整する、［３３］に記載のコンピュータプログラム製品。
［３７］
前記コンピュータ可読媒体は前記推定周波数差を前記ＲＦ  ＰＬＬと前記ディジタルローテータとに適用すると同時にサンプリングタイム誤差を修正するためのコードを備える、［３３］に記載のコンピュータプログラム製品。
［３８］
前記受信機はリサンプラーを備えており、前記サンプリングタイム誤差を修正することは前記ディジタルローテータに適用された前記推定周波数差の前記残り部分に基づいて前記リサンプラーを構成することを備える、［３７］に記載のコンピュータプログラム製品。
［３９］
前記コンピュータ可読媒体は前記受信信号をサンプリングするためのアナログ・ディジタル変換器（ＡＤＣ）クロックを前記ＲＦ  ＰＬＬから導き出すためのコードを備える、［３１］に記載のコンピュータプログラム製品。
［４０］
前記コンピュータ可読媒体は送信されるべき信号シーケンスをサンプリングするためのディジタル・アナログ変換器（ＤＡＣ）クロックを前記ＲＦ  ＰＬＬから導き出すためのコードを備える、［３１］に記載のコンピュータプログラム製品。
【図１】
0005405662.tif 000006
【図２】
0005405662.tif 000007
【図３】
0005405662.tif 000008
【図４】
0005405662.tif 000009
【図５】
0005405662.tif 000010
【図６】
0005405662.tif 000011
【図７】
0005405662.tif 000012