(57)【特許請求の範囲】
【請求項１】
回路形成面にバンプが形成された半導体チップの前記回路形成面の反対面に、前記反対面の一部を露出するように金属層を形成する第１工程と、
前記金属層が形成された前記半導体チップを、支持体上に前記金属層が前記支持体と対向するように配置する第２工程と、
前記半導体チップの前記バンプの表面を除く前記回路形成面、側面、及び前記回路形成面と反対側の面の前記金属層から露出している部分を覆うように樹脂部を形成する第３工程と、
前記金属層と前記支持体を除去する第４工程と、
前記半導体チップの前記回路形成面を覆う前記樹脂部上に、前記半導体チップと電気的に接続される配線構造を形成する第５工程と、を有し、
前記第３工程では、前記半導体チップの前記回路形成面、前記側面、及び前記回路形成面と反対側の面を覆う前記樹脂部は一体に形成され、
前記第５工程は、
前記バンプの表面及び前記樹脂部上に絶縁層を形成する工程と、
前記絶縁層上に配線層を形成する工程と、を備え、
前記配線層を形成する工程では、前記絶縁層を貫通し前記バンプの表面と直接接続されたビアを有し、前記ビアが前記バンプを介して前記半導体チップと電気的に接続された配線層を形成する半導体パッケージの製造方法。
【請求項２】
前記第３工程において、前記回路形成面と反対側の面の一部を覆う前記樹脂部の厚さを、前記回路形成面を覆う前記樹脂部の厚さよりも厚く形成する請求項１記載の半導体パッケージの製造方法。
【請求項３】
前記第３工程において、前記樹脂部を、前記反対面の外縁部を額縁状に覆うように形成する請求項１又は２記載の半導体パッケージの製造方法。
【請求項４】
前記第３工程において、前記樹脂部を、前記反対面の隅を覆うように形成する請求項１又は２記載の半導体パッケージの製造方法。
【請求項５】
前記第３工程において、前記樹脂部を、前記反対面を対角線状に覆うように形成する請求項１又は２記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
従来より、半導体チップと、半導体チップの一部を覆う樹脂部と、半導体チップと電気的に接続された配線構造とを有する半導体パッケージが知られている。このような半導体パッケージの一例について以下に述べる。
【０００３】
図１は、従来の半導体パッケージを例示する断面図である。図１を参照するに、半導体パッケージ１００は、半導体チップ２００と、樹脂部３００と、配線構造４００とを有する。
【０００４】
半導体チップ２００は、チップ本体２１０と、電極パッド２２０とを有する。チップ本体２１０は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。電極パッド２２０は、チップ本体２１０に形成されており、電極パッド２２０の面２２０ａはチップ本体２１０の表面から露出している。電極パッド２２０は、チップ本体２１０の半導体集積回路（図示せず）と電気的に接続されている。電極パッド２２０が形成されたチップ本体２１０の表面である半導体チップ２００の面２００ａは平坦である。すなわち、電極パッド２２０の面２２０ａは、チップ本体２１０の表面と略面一とされている。
【０００５】
樹脂部３００は、半導体チップ２００の側面である面２００ｂを覆うように設けられている。樹脂部３００は半導体チップ２００の面２００ａと、その反対面である面２００ｃには設けられていなく、半導体チップ２００の面２００ａ及び２００ｃは樹脂部３００から完全に露出している。すなわち、樹脂部３００は、半導体チップ２００の面２００ｂのみと接しており、面２００ａ及び２００ｃとは接していない。樹脂部３００の面３００ａは、半導体チップ２００の面２００ａ（電極パッド２２０の面２２０ａ及びチップ本体２１０の表面）と略面一とされている。又、樹脂部３００の面３００ｂは、半導体チップ２００の面２００ｃと略面一とされている。なお、半導体チップ２００において、面２００ａを回路形成面、面２００ｂを側面、面２００ｃを背面と称する場合がある。
【０００６】
配線構造４００は、第１配線層４１０と、第２配線層４２０と、第３配線層４３０と、第１絶縁層４４０と、第２絶縁層４５０と、第３絶縁層４６０と、ソルダーレジスト層４７０とを有する。
【０００７】
第１絶縁層４４０は、半導体チップ２００の面２００ａ及び樹脂部３００の面３００ａ上に形成されている。第１配線層４１０は、第１絶縁層４４０上に形成されており、第１絶縁層４４０を貫通する第１ビアホール４４０ｘを介して半導体チップ２００の電極パッド２２０と電気的に接続されている。第２絶縁層４５０は、第１配線層４１０を覆うように第１絶縁層４４０上に形成されている。
【０００８】
第２配線層４２０は、第２絶縁層４５０上に形成されており、第２絶縁層４５０を貫通する第２ビアホール４５０ｘを介して第１配線層４１０と電気的に接続されている。第３絶縁層４６０は、第２配線層４２０を覆うように第２絶縁層４５０上に形成されている。第３配線層４３０は、第３絶縁層４６０上に形成されており、第３絶縁層４６０を貫通する第３ビアホール４６０ｘを介して第２配線層４２０と電気的に接続されている。
【０００９】
ソルダーレジスト層４７０は、第３配線層４３０を覆うように第３絶縁層４６０上に形成されている。ソルダーレジスト層４７０は開口部４７０ｘを有し、開口部４７０ｘ内には第３配線層４３０の一部が露出している。ソルダーレジスト層４７０の開口部４７０ｘ内に露出する第３配線層４３０は、マザーボード等と接続される電極パッドとして機能する。
【００１０】
図２〜図６は、従来の半導体パッケージの製造工程を例示する図である。図２〜図６において、図１と同一部分については、同一符号を付し、その説明は省略する場合がある。なお、図２〜図５において、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図である。以下、図２〜図６を参照しながら、従来の半導体パッケージの製造工程について説明する。なお、図２〜図５において、電極パッド２２０は省略されている。
【００１１】
始めに、図２に示す工程では、半導体ウェハを個片化し、複数の半導体チップ２００を作製する。そして、複数の半導体チップ２００を、面２００ａ（回路形成面）が支持体５００の面５００ａと対向するように、支持体５００の面５００ａ上に配置する。複数の半導体チップ２００は、例えば粘着材（図示せず）により、支持体５００の面５００ａ上に固定することができる。
【００１２】
次いで、図３に示す工程では、支持体５００の面５００ａ上に、圧縮成形等により、複数の半導体チップ２００を封止する樹脂部３００を形成する。具体的には、支持体５００の面５００ａ上に、複数の半導体チップ２００を封止するように、樹脂部３００の材料であるエポキシ系樹脂等を塗布する。そして、このエポキシ系樹脂等を加熱、加圧することにより硬化させ、樹脂部３００を形成する。
【００１３】
次いで、図４に示す工程では、支持体５００を除去する。支持体５００は、例えばエッチングで溶融させることにより除去することができる。又、支持体５００と半導体チップ２００及び樹脂部３００とが熱剥離テープで固着されている場合には、所定の熱を印加することにより支持体５００を除去することができる。これにより、半導体チップ２００の面２００ａは、樹脂部３００の面３００ａから露出する。
【００１４】
次いで、図５に示す工程では、樹脂部３００の半導体チップ２００の面２００ｃを覆う部分を除去し、半導体チップ２００の面２００ｃを樹脂部３００の面３００ｂから露出する。これにより、樹脂部３００は、半導体チップ２００の面２００ｂ（側面）のみと接触し、面２００ａ及び２００ｃは樹脂部３００から露出する。なお、樹脂部３００の半導体チップ２００の面２００ｃを覆う部分を除去する理由は、半導体チップ２００で発生した熱を発散するためである。樹脂部３００の半導体チップ２００の面２００ｃを覆う部分を除去しないと、半導体チップ２００が高温化し、動作に支障を来す虞が生じる。
【００１５】
次いで、図６に示す工程では、半導体チップ２００の面２００ａ及び樹脂部３００の面３００ａ上に、周知の方法により、第１絶縁層４４０、第１配線層４１０、第２絶縁層４５０、第２配線層４２０、第３絶縁層４６０、第３配線層４３０及び開口部４７０ｘを有するソルダーレジスト層４７０を順次形成する。そして、図６に示す工程の後、図６に示す構造体を切断位置Ｃで切断することにより、図１に示す半導体パッケージ１００が完成する。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】国際公開第０２／３３７５１号パンフレット
【特許文献２】国際公開第０２／１５２６６号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、従来の半導体パッケージの製造工程では、図５に示したように、半導体チップ２００で発生した熱を発散するため、半導体チップ２００の面２００ｃ（背面）を樹脂部３００から露出させる。これにより、半導体チップ２００は、面２００ｂ（側面）のみで樹脂部３００に固定されることになり、半導体チップ２００と樹脂部３００との接触部の面積を十分に確保することができなくなる。その結果、半導体チップ２００が樹脂部３００から抜け落ちたり、半導体パッケージ１００の強度が不足したりする虞があった。
【００１８】
本発明は、上記の点に鑑みて、半導体チップが樹脂部から抜け落ちることを防止でき、かつ、強度の向上が可能な半導体パッケージの製造方法を提供することを課題とする。
【課題を解決するための手段】
【００２０】
本半導体パッケージの製造方法は、回路形成面にバンプが形成された半導体チップの前記回路形成面の反対面に、前記反対面の一部を露出するように金属層を形成する第１工程と、前記金属層が形成された前記半導体チップを、支持体上に前記金属層が前記支持体と対向するように配置する第２工程と、前記半導体チップの前記バンプの表面を除く前記回路形成面、側面、及び前記回路形成面と反対側の面の前記金属層から露出している部分を覆うように樹脂部を形成する第３工程と、前記金属層と前記支持体を除去する第４工程と、前記半導体チップの前記回路形成面を覆う前記樹脂部上に、前記半導体チップと電気的に接続される配線構造を形成する第５工程と、を有し、前記第３工程では、前記半導体チップの前記回路形成面、前記側面、及び前記回路形成面と反対側の面を覆う前記樹脂部は一体に形成され、前記第５工程は、前記バンプの表面及び前記樹脂部上に絶縁層を形成する工程と、前記絶縁層上に配線層を形成する工程と、を備え、前記配線層を形成する工程では、前記絶縁層を貫通し前記バンプの表面と直接接続されたビアを有し、前記ビアが前記バンプを介して前記半導体チップと電気的に接続された配線層を形成することを要件とする。
【発明の効果】
【００２１】
開示の技術によれば、半導体チップが樹脂部から抜け落ちることを防止でき、かつ、強度の向上が可能な半導体パッケージの製造方法を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】従来の半導体パッケージを例示する断面図である。
【図２】従来の半導体パッケージの製造工程を例示する図（その１）である。
【図３】従来の半導体パッケージの製造工程を例示する図（その２）である。
【図４】従来の半導体パッケージの製造工程を例示する図（その３）である。
【図５】従来の半導体パッケージの製造工程を例示する図（その４）である。
【図６】従来の半導体パッケージの製造工程を例示する図（その５）である。
【図７】第１の実施の形態に係る半導体パッケージを例示する図である。
【図８】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。
【図９】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。
【図１０】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。
【図１１】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。
【図１２】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。
【図１３】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その６）である。
【図１４】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その７）である。
【図１５】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その８）である。
【図１６】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その９）である。
【図１７】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１０）である。
【図１８】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１１）である。
【図１９】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１２）である。
【図２０】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１３）である。
【図２１】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１４）である。
【図２２】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１５）である。
【図２３】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１６）である。
【図２４】半導体チップの背面に形成される樹脂部の形状を例示する底面図である。
【図２５】第２の実施の形態に係る半導体パッケージを例示する図である。
【図２６】第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。
【図２７】第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。
【図２８】第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。
【図２９】第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。
【図３０】第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。
【図３１】トランスファーモールド法について説明するための図である。
【発明を実施するための形態】
【００２３】
以下、図面を参照して発明を実施するための形態について説明する。なお、以下に説明する平面図又は底面図において、断面図との対応関係を明確化する目的で、断面図と同一のハッチングを施す場合がある。
【００２４】
〈第１の実施の形態〉
［第１の実施の形態に係る半導体パッケージの構造］
図７は、第１の実施の形態に係る半導体パッケージを例示する図である。図７（ａ）は断面図、図７（ｂ）は底面図である。図７を参照するに、半導体パッケージ１０は、半導体チップ２０と、樹脂部３０と、配線構造４０とを有する。
【００２５】
半導体チップ２０は、半導体基板２１と、半導体集積回路２２と、複数の電極パッド２３と、保護膜２４とを有する。半導体チップ２０の大きさ（平面視）は、例えば５ｍｍ×１０ｍｍ程度とすることができる。半導体チップ２０の厚さＴ1は、例えば８００μｍ程度（適用可能な範囲：１００〜８００μｍ）とすることができる。なお、以降、半導体チップ２０において、電極パッド２３が形成されている側の面を回路形成面と称する場合がある。
【００２６】
半導体基板２１は、例えばＳｉ基板とすることができる。半導体集積回路２２は、拡散層、絶縁層、ビア、及び配線等（図示せず）を有する。電極パッド２３は、半導体集積回路２２上に設けられており、半導体集積回路２２と電気的に接続されている。電極パッド２３の材料としては、例えば、Ａｌ等を用いることができる。電極パッド２３の材料として、Ｃｕ層の上にＡｌ層を形成したもの、Ｃｕ層の上にＳｉ層を形成し、その上に更にＡｌ層を形成したもの等を用いても構わない。
【００２７】
保護膜２４は、半導体集積回路２２上に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜であり、パッシベーション膜と称する場合もある。保護膜２４としては、例えば、ＳｉＮ膜、ＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。保護膜２４の面２４ａは、電極パッド２３の面２３ａと略面一とされている。
【００２８】
樹脂部３０は、半導体チップ２０の面２０ｃ（側面）を覆い、更に面２０ｂ（背面）の外縁部を額縁状に覆うように形成されている。なお、半導体チップ２０において、面２０ｂ（背面）は回路形成面と反対側の面である。樹脂部３０の面３０ａは、半導体チップ２０の電極パッド２３の面２３ａ及び保護膜２４の面２４ａと略面一とされている。樹脂部３０において、半導体チップ２０の面２０ｂ（背面）の外縁部を額縁状に覆うように形成されている部分の厚さＴ２は例えば１００μｍ程度（適用可能な範囲：５０〜１５０μｍ）、幅Ｗ１は例えば５０μｍ程度（適用可能な範囲：５０〜１５０μｍ）とすることができる。ただし、額縁状の部分は、全て同一幅でなくても構わない。又、樹脂部３０の幅Ｗ３は例えば２．５ｍｍ程度（適用可能な範囲：２〜５ｍｍ）とすることができる。
【００２９】
配線構造４０は、第１配線層４１と、第２配線層４２と、第３配線層４３と、第１絶縁層４４と、第２絶縁層４５と、第３絶縁層４６と、ソルダーレジスト層４７とを有する。
【００３０】
配線構造４０は、半導体チップ２０と半導体チップ２０の面２０ｃ（側面）を覆う樹脂部３０とを基体として、半導体チップ２０の回路形成面上及び樹脂部３０の前記回路形成面と同一側の面３０ａ上に形成されている。配線構造４０の厚さＴ３は、例えば５０μｍ程度（適用可能な範囲：５０〜１００μｍ）とすることができる。すなわち、半導体チップ２０の厚さＴ1（適用可能な範囲：１００〜８００μｍに比べると配線構造４０の厚さＴ３（適用可能な範囲：５０〜１００μｍ）は非常に薄く形成されている。
【００３１】
第１絶縁層４４は、半導体チップ２０の電極パッド２３の面２３ａ及び保護膜２４の面２４ａ並びに樹脂部３０の面３０ａ上に形成されている。第１配線層４１は、第１絶縁層４４上に形成されており、第１絶縁層４４を貫通する第１ビアホール４４ｘを介して半導体チップ２０の電極パッド２３と電気的に接続されている。第２絶縁層４５は、第１配線層４１を覆うように第１絶縁層４４上に形成されている。
【００３２】
第２配線層４２は、第２絶縁層４５上に形成されており、第２絶縁層４５を貫通する第２ビアホール４５ｘを介して第１配線層４１と電気的に接続されている。第３絶縁層４６は、第２配線層４２を覆うように第２絶縁層４５上に形成されている。第３配線層４３は、第３絶縁層４６上に形成されており、第３絶縁層４６を貫通する第３ビアホール４６ｘを介して第２配線層４２と電気的に接続されている。
【００３３】
ソルダーレジスト層４７は、第３配線層４３を覆うように第３絶縁層４６上に形成されている。ソルダーレジスト層４７は開口部４７ｘを有し、開口部４７ｘ内には第３配線層４３の一部が露出している。ソルダーレジスト層４７の開口部４７ｘ内に露出する第３配線層４３は、マザーボード等と接続される電極パッドとして機能する。
【００３４】
なお、ソルダーレジスト層４７の開口部４７ｘ内に露出する第３配線層４３上に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ層とＡｕ層をこの順番で積層したＮｉ／Ａｕ層、Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を挙げることができる。又、金属層に代えて、ソルダーレジスト層４７の開口部４７ｘ内に露出する第３配線層４３上にＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理を施しても構わない。
【００３５】
このように、半導体パッケージ１０は、半導体チップ２０と半導体チップ２０の面２０ｃ（側面）を覆う樹脂部３０とを基体として、半導体チップ２０の回路形成面上及び樹脂部３０の前記回路形成面と同一側の面３０ａ上に配線構造４０を形成した構造であり、樹脂部３０は更に半導体チップ２０の面２０ｂ（背面）の外縁部を額縁状に覆うように形成されている。これにより、半導体チップ２０の面２０ｂ（背面）の一部は樹脂部３０で覆われ、半導体チップ２０の面２０ｂ（背面）の他部は樹脂部３０から露出する。その結果、半導体チップ２０で発生した熱の発散を妨げることなく、半導体チップ２０が樹脂部３０から抜け落ちることを防止することができ、更に、半導体パッケージ１０の強度を向上することができる。
【００３６】
［第１の実施の形態に係る半導体パッケージの製造方法］
続いて、第１の実施の形態に係る半導体パッケージの製造方法について説明する。図８〜図２３は、第１の実施の形態に係る半導体パッケージの製造工程を例示する図である。図８〜図２３において、図７と同一部分については、同一符号を付し、その説明は省略する場合がある。なお、図８〜図１４及び図１６〜図１７において、（ａ）は平面図、（ｂ）は（ａ）のＤ−Ｄ線に沿う断面図である。
【００３７】
始めに、図８に示す工程では、複数の半導体チップ２０を有する半導体ウェハ１１を準備する。半導体ウェハ１１において、Ｂは複数の半導体チップ２０を分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレード等が半導体ウェハ１１を切断する位置（以下、「切断位置Ｃ」とする）を示している。半導体ウェハ１１の直径φ１は、例えば２００ｍｍ程度とすることができる。又、半導体ウェハ１１の厚さＴ1は、例えば８００μｍ程度（適用可能な範囲：１００〜８００μｍ）とすることができる。半導体チップ２０の詳細については、前述のとおりである。
【００３８】
次いで、図９に示す工程では、半導体ウェハ１１の面１１ｂ（背面）上に、例えばスパッタ法等により、シード層１２を形成する。シード層１２は、後述する図１１に示す工程において金属層１４を形成する際の給電層として機能する。シード層１２の材料としては、例えば銅（Ｃｕ）やニッケル（Ｎｉ）等を用いることができる。シード層１２の厚さＴ４は、例えば数μｍ程度とすることができる。なお、図９〜図１７は、便宜上図８とは上下反転して図示している。
【００３９】
次いで、図１０に示す工程では、シード層１２の面１２ａ上に開口部１３ｘを有するレジスト層１３を形成する。具体的には、シード層１２上にレジスト液を塗布し、塗布したレジスト液を露光及び現像することにより、開口部１３ｘを形成する。なお、開口部１３ｘを有するレジスト層１３は、シート状のレジスト（ドライフィルムレジスト）のラミネートで形成しても良い。レジスト層１３の材料としては、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。レジスト層１３の厚さＴ５は、例えば５０〜１００μｍ程度とすることができる。なお、第１の実施の形態では、各半導体チップ２０において、レジスト層１３を、半導体チップ２０の面２０ｂ（背面）の外縁部と底面視において重複する部分のみを覆うように、シード層１２の面１２ａ上に額縁状に形成する。このとき、半導体チップ２０を分離するスクライブ領域Ｂもレジスト層１３で覆われる。レジスト層１３の額縁状の部分の幅Ｗ２は、例えば５０μｍ程度とすることができる。ただし、レジスト層１３の額縁状の部分は、全て同一幅としなくても構わない。
【００４０】
次いで、図１１に示す工程では、シード層１２を給電層とする電解めっき法により、レジスト層１３の開口部１３ｘ内に露出するシード層１２の面１２ａ上に金属層１４を形成する。金属層１４の材料としては、例えば銅（Ｃｕ）等を用いることができる。金属層１４の厚さＴ６は、例えばレジスト層１３の厚さＴ５と同程度（例えば５０〜１００μｍ程度）とすることができる。
【００４１】
次いで、図１２に示す工程では、図１１に示すレジスト層１３を除去し、更に金属層１４に覆われていない部分のシード層１２を除去する。レジスト層１３は、例えば水酸化ナトリウム（ＮａＯＨ）等のアルカリ性溶液を用いたエッチングにより除去することができる。金属層１４に覆われていない部分のシード層１２は、例えば塩化第二鉄水溶液等を用いたエッチングにより除去することができる。
【００４２】
次いで、図１３に示す工程では、図１２に示す半導体ウェハ１１をダイシングブレード等により切断位置Ｃで切断して半導体チップ２０を個片化する。そして、面２０ｂ（背面）にシード層１２及び金属層１４が積層形成されている各半導体チップ２０を、回路形成面が粘着材１５の面１５ａと対向するように、粘着材１５を介して支持体１６の面１６ａ上に配置し、各半導体チップ２０を加圧する。これにより、各半導体チップ２０は、フェイスダウンの状態で粘着材１５を介して支持体１６の面１６ａ上に固定される。なお、隣接する半導体チップ２０の間隔は任意で構わない。粘着材１５の材料としては、例えばポリイミド系樹脂等を用いることができる。粘着材１５の厚さＴ７は、例えば２５μｍ程度とすることができる。支持体１６の材料としては、例えば銅（Ｃｕ）等を用いることができる。支持体１６の厚さＴ８は、例えば２００μｍ程度とすることができる。なお、図１３〜図１４及び図１６〜図２３において、Ｅは、後述する図２３に示す工程の後に、後述する図２３に示す構造体を切断する位置を示している。
【００４３】
次いで、図１４に示す工程では、粘着材１５の面１５ａ上に、圧縮成形等により、シード層１２、金属層１４及び半導体チップ２０を封止する樹脂部３０を形成する。具体的には、図１５に示すように、図１３に示す構造体を下金型１８上に載置し、粘着材１５の面１５ａ上にシード層１２、金属層１４及び半導体チップ２０を封止するように樹脂部３０の材料であるエポキシ系樹脂等を塗布する。そして、樹脂部３０の材料であるエポキシ系樹脂等を加熱し、上金型１９で下金型１８の反対側から加圧することにより均一化し硬化させ、樹脂部３０を形成する。加熱は、例えば１５０℃５分程度とすることができる。粘着材１５の面１５ａから樹脂部３０の面３０ｂまでの厚さＴ９は、例えば９００μｍ以上とすることができる。
【００４４】
次いで、図１６に示す工程では、図１４に示す樹脂部３０の面３０ｂを金属層１４の面１４ａが露出するまで研削する。樹脂部３０の研削には、例えばグラインダー等を用いることができる。粘着材１５の面１５ａから樹脂部３０の面３０ａまでの厚さＴ１０は、例えば９００μｍ程度とすることができる。
【００４５】
次いで、図１７に示す工程では、図１６に示すシード層１２、金属層１４、粘着材１５及び支持体１６を除去する。シード層１２、金属層１４及び支持体１６は、例えば塩化第二鉄水溶液等を用いたエッチングにより除去することができる。粘着材１５は、シード層１２、金属層１４及び支持体１６をエッチングにより除去した後、機械的に引き剥がすことにより除去することができる。これにより、樹脂部３０は、半導体チップ２０の面２０ｃ（側面）を覆い、更に面２０ｂ（背面）の外縁部を額縁状に覆うように形成される。その結果、半導体チップ２０が樹脂部３０から抜け落ちることを防止することができる。更に、最終的に半導体パッケージ１０が完成した際に、半導体パッケージ１０の強度を向上することができる。なお、樹脂部３０において、半導体チップ２０の面２０ｂ（背面）の外縁部を額縁状に覆うように形成されている部分の厚さＴ２は例えば１００μｍ程度（適用可能な範囲：５０〜１５０μｍ）、幅Ｗ１は例えば５０μｍ程度（適用可能な範囲：５０〜１５０μｍ）とすることができる。ただし、額縁状の部分は、全て同一幅でなくても構わない。
【００４６】
次いで、図１８に示す工程では、電極パッド２３の面２３ａ、保護膜２４の面２４ａ及び樹脂部３０の面３０ａ上に第１絶縁層４４を形成する。第１絶縁層４４の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第１絶縁層４４は、例えば、電極パッド２３の面２３ａ、保護膜２４の面２４ａ及び樹脂部３０の面３０ａ上に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、１９０℃程度の温度で熱処理して硬化させることにより形成することができる。なお、図１８〜図２３は、便宜上図１７とは上下反転して図示している。
【００４７】
次いで、図１９に示す工程では、第１絶縁層４４に、レーザ加工法等を用いて、電極パッド２３が露出するように第１絶縁層４４を貫通する第１ビアホール４４ｘを形成する。なお、第１絶縁層４４として感光性樹脂膜を用い、フォトリソグラフィによりパターニングして第１ビアホール４４ｘを形成する方法を用いてもよいし、スクリーン印刷により開口部が設けられた樹脂膜をパターニングして第１ビアホール４４ｘを形成する方法を用いてもよい。
【００４８】
次いで、図２０に示す工程では、第１絶縁層４４上に、第１ビアホール４４ｘ内に露出した電極パッド２３と電気的に接続する第１配線層４１を形成する。第１配線層４１の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層４１は、例えばセミアディティブ法により形成される。なお、第１配線層４１は、第１ビアホール４４ｘ内のビア導体と絶縁層４４上の配線パターンとを含んでいる。
【００４９】
第１配線層４４を、セミアディティブ法により形成する例を、より詳しく説明すると、先ず、無電解めっき法又はスパッタ法により、第１ビアホール４４ｘ内壁及び第１絶縁層４４上にＣｕシード層（図示せず）を形成した後に、このＣｕシード層（図示せず）上に第１配線層４１に対応する開口部を備えたレジスト層（図示せず）を形成する。次いで、Ｃｕシード層を給電層に利用した電解めっき法により、レジスト層の開口部にＣｕ層パターン（図示せず）を形成する。
【００５０】
続いて、レジスト層を除去した後に、Ｃｕ層パターンをマスクにしてＣｕシード層をエッチングすることにより、第１配線層４１を得る。なお、第１配線層４１の形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を用いることができる。
【００５１】
次いで、図２１に示す工程では、上記と同様な工程を繰り返すことにより、第１配線層４１〜第３配線層４３及び第１絶縁層４４〜第３絶縁層４６を積層する。すなわち、第１配線層４１を被覆する第２絶縁層４５を形成した後に、第１配線層４１上の第２絶縁層４５の部分に第２ビアホール４５ｘを形成する。
【００５２】
更に、第２絶縁層４５上に、第２ビアホール４５ｘを介して第１配線層４１に接続される第２配線層４２を形成する。第２配線層４２としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層４２は、例えばセミアディティブ法により形成される。
【００５３】
更に、第２配線層４２を被覆する第３絶縁層４６を形成した後に、第２配線層４２上の第３絶縁層４６の部分に第３ビアホール４６ｘを形成する。更に、第３絶縁層４６上に、第３ビアホール４６ｘを介して第２配線層４２に接続される第３配線層４３を形成する。第３配線層４３としては、例えば、銅（Ｃｕ）等を用いることができる。第３配線層４３は、例えばセミアディティブ法により形成される。
【００５４】
このようにして、電極パッド２３の面２３ａ、保護膜２４の面２４ａ及び樹脂部３０の面３０ａ上に所定のビルドアップ配線層が形成される。本実施例では、３層のビルドアップ配線層（第１配線層４１〜第３配線層４３）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
【００５５】
次いで、図２２に示す工程では、第３配線層４３を被覆するように第３絶縁層４６上にソルダーレジストを塗布し、ソルダーレジスト層４７を形成する。ソルダーレジスト層４７の材料としては、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。
【００５６】
次いで、図２３に示す工程では、ソルダーレジスト層４７を露光、現像することで開口部４７ｘを形成する。これにより、第３配線層４３の一部は、ソルダーレジスト層４７の開口部４７ｘ内に露出する。ソルダーレジスト層４７の開口部４７ｘ内に露出する第３配線層４３は、マザーボード等と接続される電極パッドとして機能する。
【００５７】
なお、ソルダーレジスト層４７の開口部４７ｘ内に露出する第３配線層４３上に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ層とＡｕ層をこの順番で積層したＮｉ／Ａｕ層、Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を挙げることができる。又、金属層に代えて、ソルダーレジスト層４７の開口部４７ｘ内に露出する第３配線層４３上にＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理を施しても構わない。
【００５８】
図２３に示す工程の後、図２３に示す構造体を例えばＥの位置で切断して個片化することにより、図７に示す半導体パッケージ１０が完成する。
【００５９】
このように、第１の実施の形態によれば、半導体チップと半導体チップの側面を覆う樹脂部とを基体として、半導体チップの回路形成面上及び樹脂部の前記回路形成面と同一側の面上に配線構造を形成した構造の半導体パッケージにおいて、樹脂部を更に半導体チップの背面の外縁部を額縁状に覆うように形成する。これにより、半導体チップの背面の一部は樹脂部で覆われ、半導体チップの背面の他部は樹脂部から露出する。その結果、半導体チップで発生した熱の発散を妨げることなく、半導体チップが樹脂部から抜け落ちることを防止することができ、更に、半導体パッケージの強度を向上することができる。
【００６０】
〈第１の実施の形態の変形例〉
第１の実施の形態では、半導体パッケージ１０において、半導体チップ２０の面２０ｃ（側面）を覆う樹脂部３０を、更に半導体チップ２０の面２０ｂ（背面）の外縁部を額縁状に覆うように形成する例を示した。しかしながら、樹脂部３０は半導体チップ２０の面２０ｂ（背面）に必ずしも額縁状に形成しなくても構わない。そこで、第１の実施の形態の変形例では、樹脂部３０を半導体チップ２０の面２０ｂ（背面）に額縁状以外の形状に形成する例を示す。
【００６１】
図２４は、半導体チップの背面に形成される樹脂部の形状を例示する底面図である。図２４（ａ）は、図１７（ａ）に示す半導体チップ２０のうちの１つを拡大して例示している。すなわち、第１の実施の形態で示した、樹脂部３０を半導体チップ２０の面２０ｂ（背面）に額縁状に形成する例である。図２４（ｂ）及び図２４（ｃ）は、第１の実施の形態の変形例であり、半導体チップ２０の面２０ｂ（背面）に形成する樹脂部３０の他の形状を例示している。半導体チップ２０の面２０ｂ（背面）に形成する樹脂部３０を図２４（ａ）の形状（額縁状）に代えて、図２４（ｂ）及び図２４（ｃ）に例示する形状としても構わない。
【００６２】
図２４（ｂ）は、樹脂部３０を、半導体チップ２０の面２０ｂ（背面）の四隅を覆うように形成する例である。図２４（ｂ）に示す例では、図２４（ａ）に示す例よりも半導体チップ２０の面２０ｂ（背面）の露出する面積が拡大するため、半導体チップ２０で発生した熱の放熱に有利である。又、半導体チップ２０の面２０ｂ（背面）に半導体チップ２０で発生した熱の放熱等の目的でヒートスプレッダ等の部品を取り付け易くなる。ただし、半導体パッケージ１０の強度を向上する点に関しては、図２４（ａ）に示す例の方が有利である。
【００６３】
図２４（ｃ）は、樹脂部３０を、半導体チップ２０の面２０ｂ（背面）に対角線状に形成する例である。図２４（ｃ）に示す例では、図２４（ａ）に示す例よりも半導体チップ２０の面２０ｂ（背面）の露出する面積が拡大するため、半導体チップ２０で発生した熱の放熱に有利である。又、半導体パッケージ１０の強度を向上する点に関しても有利である。ただし、半導体チップ２０の面２０ｂ（背面）に半導体チップ２０で発生した熱の放熱等の目的でヒートスプレッダ等の部品を取り付ける点に関しては、図２４（ａ）に示す例の方が有利である。
【００６４】
このように、第１の実施の形態の変形例によれば、第１の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、半導体チップの背面に形成する樹脂部の形状を適宜選択することにより、放熱や部品実装等の目的を達成しやすくなる。
【００６５】
なお、図２４に例示した樹脂部の形状は代表例であり、半導体チップの背面に形成する樹脂部の形状は図２４に例示した形状には限定されず、半導体チップの背面の一部を覆い半導体チップの背面の他部を露出する形状であれば足りる。
【００６６】
〈第２の実施の形態〉
第２の実施の形態では、電極パッド上にバンプ又はポストが形成された半導体チップを個片化し、フェイスアップ（バンプを上向きにした状態）で支持体上に配置する例を示す。第２の実施の形態において、第１の実施の形態と共通する部分についてはその説明を省略し、第１の実施の形態と異なる部分を中心に説明する。なお、半導体チップをフェイスアップで支持体上に配置する理由は、電極パッド上にバンプが形成された半導体チップをフェイスダウン（バンプを下向きにした状態）で支持体上に配置すると、バンプと支持体との隙間に樹脂が流れ込み、ハンプ表面を被覆する虞が有るからである。
【００６７】
［第２の実施の形態に係る半導体パッケージの構造］
図２５は、第２の実施の形態に係る半導体パッケージを例示する図である。図２５（ａ）は断面図、図２５（ｂ）は底面図である。図２５を参照するに、半導体パッケージ１０Ａは、半導体チップ２０及び樹脂部３０が半導体チップ２０Ａ及び樹脂部３０Ａに置換された点が、図７に示す半導体パッケージ１０と異なる。以下、半導体パッケージ１０Ａについて、半導体パッケージ１０と同一構造部分については説明を省略し、半導体パッケージ１０と異なる部分を中心に説明をする。
【００６８】
半導体チップ２０Ａは、半導体チップ２０の電極パッド２３の面２３ａ上にパンプ２５が形成された点を除いて、半導体チップ２０と同一構造である。バンプ２５としては、例えば金（Ａｕ）バンプやはんだバンプ、銅（Ｃｕ）バンプ等を用いることができる。バンプ２５は、柱状に形成すると好適である。バンプ２５の厚さＴ１１は、例えば３０μｍ程度（適用可能な範囲：２０〜５０μｍ）とすることができる。なお、以降、半導体チップ２０Ａにおいて、電極パッド２３及びバンプ２５が形成されている側の面を回路形成面と称する場合がある。
【００６９】
樹脂部３０Ａは、半導体チップ２０Ａの面２０ｅ（側面）を覆い、更に面２０ｄ（背面）の外縁部を額縁状に覆うように形成されている。又、樹脂部３０Ａは、半導体チップ２０Ａの保護膜２４の面２４ａを覆うように形成されている。なお、半導体チップ２０Ａにおいて、面２０ｄ（背面）は回路形成面と反対側の面である。樹脂部３０Ａの面３０ｃは、半導体チップ２０Ａのバンプ２５の面２５ａ（バンプの上端面）と略面一とされている。樹脂部３０Ａにおいて、半導体チップ２０Ａの面２０ｄ（背面）の外縁部を額縁状に覆うように形成されている部分の厚さＴ２は例えば１００μｍ程度（適用可能な範囲：５０〜１５０μｍ）、幅Ｗ１は例えば５０μｍ程度（適用可能な範囲：５０〜１５０μｍ）とすることができる。ただし、額縁状の部分は、全て同一幅でなくても構わない。
【００７０】
なお、樹脂部３０Ａの保護膜２４の面２４ａを覆うように形成されている部分の厚さはバンプ２５の厚さＴ１１と同等であり例えば３０μｍ程度と薄いため、この部分だけでは半導体パッケージ１０Ａの強度を向上する効果は十分ではない。一方、樹脂部３０Ａの半導体チップ２０Ａの面２０ｄ（背面）の外縁部を額縁状に覆うように形成されている部分の厚さは１００μｍ程度と比較的厚いため、この部分により半導体パッケージ１０Ａの強度を向上する効果が大きい。
【００７１】
配線構造４０において、第１絶縁層４４は、半導体チップ２０Ａのバンプ２５の面２５ａ及び樹脂部３０Ａの面３０ｃ上に形成されている。第１配線層４１は、第１絶縁層４４上に形成されており、第１絶縁層４４を貫通する第１ビアホール４４ｘを介して半導体チップ２０Ａのバンプ２５と電気的に接続されている。配線構造４０の厚さＴ３は、例えば５０μｍ程度（適用可能な範囲：５０〜１００μｍ）とすることができる。すなわち、半導体チップ２０の厚さＴ1（適用可能な範囲：１００〜８００μｍに比べると配線構造４０の厚さＴ３（適用可能な範囲：５０〜１００μｍ）は非常に薄く形成されている。
【００７２】
このように、半導体パッケージ１０Ａは、半導体チップ２０Ａと半導体チップ２０Ａの面２０ｅ（側面）を覆う樹脂部３０Ａとを基体として、半導体チップ２０Ａの回路形成面上及び樹脂部３０Ａの前記回路形成面と同一側の面３０ｃ上に配線構造４０を形成した構造であり、樹脂部３０Ａは更に半導体チップ２０Ａの面２０ｄ（背面）の外縁部を額縁状に覆うように形成されている。これにより、半導体チップ２０Ａの面２０ｄ（背面）の一部は樹脂部３０Ａで覆われ、半導体チップ２０Ａの面２０ｄ（背面）の他部は樹脂部３０Ａから露出する。その結果、半導体チップ２０Ａで発生した熱の発散を妨げることなく、半導体チップ２０Ａが樹脂部３０Ａから抜け落ちることを防止することができ、更に、半導体パッケージ１０Ａの強度を向上することができる。
【００７３】
［第２の実施の形態に係る半導体パッケージの製造方法］
続いて、第２の実施の形態に係る半導体パッケージの製造方法について説明する。図２６〜図３０は、第２の実施の形態に係る半導体パッケージの製造工程を例示する図である。図２６〜図３０において、図２５と同一部分については、同一符号を付し、その説明は省略する場合がある。
【００７４】
始めに、図２６に示す工程では、複数の半導体チップ２０Ａを有する半導体ウェハ１１Ａを準備する。半導体ウェハ１１Ａにおいて、Ｂは複数の半導体チップ２０Ａを分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレード等が半導体ウェハ１１Ａを切断する位置（以下、「切断位置Ｃ」とする）を示している。半導体ウェハ１１Ａの直径φ１は、例えば２００ｍｍ程度とすることができる。又、半導体ウェハ１１Ａの厚さＴ1は、例えば８００μｍ程度（適用可能な範囲：１００〜８００μｍ）とすることができる。
【００７５】
半導体チップ２０Ａは、半導体チップ２０の電極パッド２３の面２３ａ上にパンプ２５が形成されている点を除いて、半導体チップ２０と同一構造である。バンプ２５としては、例えば金（Ａｕ）バンプやはんだバンプ、銅（Ｃｕ）バンプ等を用いることができる。バンプ２５は、柱状に形成すると好適である。バンプ２５の厚さＴ１１は、例えば３０μｍ程度（適用可能な範囲：２０〜５０μｍ）とすることができる。
【００７６】
次いで、図２７に示す工程では、第１の実施の形態の図９〜図１２に示す工程と同様の工程により、半導体チップ２０Ａの面２０ｄ（背面）にシード層１２及び金属層１４を積層形成する。そして、半導体ウェハ１１Ａをダイシングブレード等により切断位置Ｃで切断して半導体チップ２０Ａを個片化する。そして、面２０ｄ（背面）にシード層１２及び金属層１４が積層形成されている各半導体チップ２０Ａを、金属層１４の面１４ａが粘着材１５の面１５ａと対向するように、粘着材１５を介して支持体１６の面１６ａ上に配置し、各半導体チップ２０Ａを加圧する。これにより、各半導体チップ２０Ａは、フェイスアップの状態で粘着材１５を介して支持体１６の面１６ａ上に固定される。なお、隣接する半導体チップ２０Ａの間隔は任意で構わない。
【００７７】
次いで、図２８に示す工程では、粘着材１５の面１５ａ上に、圧縮成形等により、シード層１２、金属層１４及び半導体チップ２０Ａを封止する樹脂部３０Ａを形成する。具体的には、図１５に示した通りである。粘着材１５の面１５ａから樹脂部３０Ａの面３０ｃまでの厚さＴ１２は、例えば９００μｍ以上とすることができる。
【００７８】
次いで、図２９に示す工程では、図２８に示す樹脂部３０Ａの面３０ｃをバンプ２５の面２５ａ（バンプの上端面）が露出するまで研削する。樹脂部３０Ａの研削には、例えばグラインダー等を用いることができる。粘着材１５の面１５ａから樹脂部３０Ａの面３０ｃまでの厚さＴ１３は、例えば９００μｍ程度とすることができる。
【００７９】
次いで、図３０に示す工程では、図２９に示すシード層１２、金属層１４、粘着材１５及び支持体１６を除去する。シード層１２、金属層１４、粘着材１５及び支持体１６は、例えば塩化第二鉄水溶液等を用いたエッチングにより除去することができる。これにより、樹脂部３０Ａは、半導体チップ２０Ａの面２０ｅ（側面）を覆い、更に面２０ｄ（背面）の外縁部を額縁状に覆うように形成される。その結果、半導体チップ２０Ａが樹脂部３０Ａから抜け落ちることを防止することができる。更に、最終的に半導体パッケージ１０Ａが完成した際に、半導体パッケージ１０Ａの強度を向上することができる。なお、樹脂部３０Ａにおいて、半導体チップ２０Ａの面２０ｄ（背面）の外縁部を額縁状に覆うように形成されている部分の厚さＴ２は例えば１００μｍ程度（適用可能な範囲：５０〜１５０μｍ）、幅Ｗ１は例えば５０μｍ程度（適用可能な範囲：５０〜１５０μｍ）とすることができる。ただし、額縁状の部分は、全て同一幅でなくても構わない。
【００８０】
次いで、第１の実施の形態の図１８〜図２３に示す工程と同様の工程により作製した構造体を個片化することにより、図２５に示す半導体パッケージ１０Ａが完成する。
【００８１】
このように、第２の実施の形態によれば、バンプを有する半導体チップを個片化し、フェイスアップ（バンプを上向きにした状態）で支持体上に配置する工程を設けることにより、半導体チップと半導体チップの側面を覆う樹脂部とを基体として、半導体チップの回路形成面上及び樹脂部の前記回路形成面と同一側の面上に配線構造を形成した構造の半導体パッケージにおいて、樹脂部を更に半導体チップの背面の外縁部を額縁状に覆うように形成することができる。その結果、第１の実施の形態と同様の効果を奏する。
【００８２】
なお、第２の実施の形態において、半導体チップ２０Ａの面２０ｄ（背面）に形成する樹脂部３０Ａの形状を、第１の実施の形態の変形例で示した形状にしても構わない。その場合には、第１の実施の形態の変形例と同様の効果を奏する。
【００８３】
〈第２の実施の形態の変形例〉
第２の実施の形態の変形例では、圧縮成形法に代えてトランスファーモールド法により、樹脂部３０Ａを形成する例を示す。
【００８４】
トランスファーモールド法では、図３１に示すように、第２の実施の形態の図２７に示す構造体を下金型１８及び上金型１９で挟持する。これにより、バンプ２５の面２５ａは上金型１９の面１９ａと密着する。そして、図２７に示す構造体の周辺部に樹脂部３０Ａの材料であるエポキシ系樹脂等を加熱して流し込み、加圧した後に硬化させる。加熱は、例えば１５０℃５分程度とすることができる。バンプ２５の面２５ａ（バンプの上端面）は上金型１９の面１９ａと密着しているため、バンプ２５の面２５ａには樹脂部３０Ａが形成されず、バンプ２５の面２５ａは樹脂部３０Ａから露出する。その結果、図２９に示す研削工程が不要となる。
【００８５】
このように、第２の実施の形態の変形例によれば、第２の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、トランスファーモールド法により樹脂部を形成することにより、バンプの上面には樹脂部が形成されないため、バンプの上面を露出するように樹脂部を研削する工程が不要となり、半導体パッケージの製造工程を簡略化することができる。
【００８６】
なお、第１の実施の形態の図１４及び図１５に示す工程において、圧縮成形法に代えてトランスファーモールド法を用いても構わない。その場合には、図１６に示す金属層１４を露出するための研削工程が不要となり、半導体パッケージの製造工程を簡略化することができる。
【００８７】
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【００８８】
例えば、半導体パッケージ１０等において、樹脂部３０の面３０ａ上方の配線構造４０の部分で配線層を引き回し、電極パッドを設けても良い。すなわち、本発明に係る半導体パッケージでは、ファンアウト構造が可能である。
【００８９】
又、半導体パッケージ１０等において、半導体チップ２０の面２０ｂ（背面）等に、ヒートスプレッダ等の放熱部品を接合しても良い。
【００９０】
又、半導体パッケージ１０等において、金属層１４を除去せずに残したままにしても良い。この場合、半導体パッケージ１０等の背面が平坦面となるため、ヒートスプレッダ等の放熱部品を接合し易くなる等の効果を奏する。
【符号の説明】
【００９１】
１０、１０Ａ  半導体パッケージ
１１、１１Ａ  半導体ウェハ
１１ｂ、１２ａ、１４ａ、１５ａ、１６ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２３ａ、２４ａ、２５ａ、３０ａ、３０ｂ、３０ｃ  面
１２  シード層
１３  レジスト層
１３ｘ、４７ｘ  開口部
１４  金属層
１５  粘着材
１６  支持体
１８  下金型
１９  上金型
２０、２０Ａ  半導体チップ
２１  半導体基板
２２  半導体集積回路
２３  電極パッド
２４  保護膜
２５  バンプ
３０、３０Ａ  樹脂部
４０  配線構造
４１  第１配線層
４２  第２配線層
４３  第３配線層
４４  第１絶縁層
４４ｘ  第１ビアホール
４５  第２絶縁層
４５ｘ  第２ビアホール
４６  第３絶縁層
４６ｘ  第３ビアホール
４７  ソルダーレジスト層
Ｂ  スクライブ領域
Ｃ  切断位置
Ｔ1〜Ｔ１３  厚さ
Ｗ1〜Ｗ３  幅
φ１  直径
【図１】
0005541618.tif 000002
【図２】
0005541618.tif 000003
【図３】
0005541618.tif 000004
【図４】
0005541618.tif 000005
【図５】
0005541618.tif 000006
【図６】
0005541618.tif 000007
【図７】
0005541618.tif 000008
【図８】
0005541618.tif 000009
【図９】
0005541618.tif 000010
【図１０】
0005541618.tif 000011
【図１１】
0005541618.tif 000012
【図１２】
0005541618.tif 000013
【図１３】
0005541618.tif 000014
【図１４】
0005541618.tif 000015
【図１５】
0005541618.tif 000016
【図１６】
0005541618.tif 000017
【図１７】
0005541618.tif 000018
【図１８】
0005541618.tif 000019
【図１９】
0005541618.tif 000020
【図２０】
0005541618.tif 000021
【図２１】
0005541618.tif 000022
【図２２】
0005541618.tif 000023
【図２３】
0005541618.tif 000024
【図２４】
0005541618.tif 000025
【図２５】
0005541618.tif 000026
【図２６】
0005541618.tif 000027
【図２７】
0005541618.tif 000028
【図２８】
0005541618.tif 000029
【図２９】
0005541618.tif 000030
【図３０】
0005541618.tif 000031
【図３１】
0005541618.tif 000032