(57)【特許請求の範囲】
【請求項１】
フレームを送信する送信部と、
前記フレームを受信する受信部と、
前記送信部と前記受信部とを接続し、前記フレームを伝送する複数のシリアル伝送路と、
前記受信部において、前記各シリアル伝送路のスキューに関するレーン間スキュー情報を生成し、前記レーン間スキュー情報を前記送信部に送信するレーン間スキュー情報生成部と、
前記送信部において、前記レーン間スキュー情報に基づいて前記フレームを所定サイズに分割したデータの前記各シリアル伝送路への振り分けを決定する変換ルールを生成するデータ変換ルール生成部と、
を備え、
前記変換ルールは、前記分割したデータを、よりスキューの少ないシリアル伝送路に対して、より多くに振り分けるルールである、
シリアル転送装置。
【請求項２】
前記送信部は、
前記データ変換ルール生成部と、
前記フレームをパラレルデータからシリアルデータに変換するパラレル−シリアル変換回路と、
前記パラレル−シリアル変換回路により変換されたシリアルデータを前記変換ルールに従って前記各シリアル伝送路に振り分けるデータ変換部と、
を備え、
前記受信部は、
前記レーン間スキュー情報生成部と、
前記各シリアル伝送路から入力される各シリアルデータの待ち合わせを行うデスキュー回路と、
前記変換ルールに基づいて、前記デスキュー回路を介して取得されたシリアルデータに対してデコード処理を行うデータデコード部と、
前記シリアルデータをパラレルデータに変換するシリアル−パラレル変換回路と、
を備える、
請求項１に記載のシリアル転送装置。
【請求項３】
前記レーン間スキュー情報は、前記シリアル伝送路を介して伝送される、
請求項１又は２に記載のシリアル転送装置。
【請求項４】
前記レーン間スキュー情報は、リンクトレーニング情報として伝送される、
請求項３に記載のシリアル転送装置。
【請求項５】
前記変換ルールは、前記シリアル伝送路を介して伝送される、
請求項１〜４のいずれか１つに記載のシリアル転送装置。
【請求項６】
受信側で取得された複数のシリアル転送部のスキューに関するレーン間スキュー情報を送信側に伝達する伝達ステップと、
前記伝達されたレーン間スキュー情報に基づいて前記送信側において前記各シリアル転送部へのフレームを所定サイズに分割したデータの振り分けを決定する決定ステップと、
を備え、
前記決定ステップでは、前記分割したデータを、よりスキューの少ないシリアル伝送路に対して、より多く振り分ける、
シリアル転送方法。
【請求項７】
前記分割したデータの振り分けを決定する変換ルールを前記送信側から前記受信側へ送信するステップと、
前記受信側において前記変換ルールに基づいて受信したデータを前記振り分け前のフレームに復元するステップと、
を更に備える請求項６に記載のシリアル転送方法。
【請求項８】
前記レーン間スキュー情報は、リンクトレーニング情報として伝送される、
請求項６又は７に記載のシリアル転送方法。
【請求項９】
前記受信側においてパラレルデータをシリアルデータに変換するステップと、
前記送信側においてシリアルデータをパラレルデータに変換するステップと、
を更に備える請求項６〜８のいずれか１つに記載のシリアル転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のシリアル伝送路を用いたシリアル転送技術に関するものである。
【背景技術】
【０００２】
ＰＣＩ−Ｅｘｐｒｅｓｓ（登録商標）のような複数レーンを備える一般的なシリアルインターフェースは、図８に例示するように、送信部１０１にパラレル−シリアル変換回路３０１と、変換したデータを転送するための２本以上のシリアル伝送路３０４，３０５，３０６，３０７とを備え、受信部１０２に前記シリアル伝送路３０４，３０５，３０６，３０７の状態や設計の誤差により生じる各シリアル伝送路３０４，３０５，３０６，３０７のスキュー（以降このスキューをレーン間スキューとする）を補正するデスキュー回路３０２と、受信したデータをシリアルからパラレルに変換するシリアル−パラレル変換回路３０３とを備えている。
【０００３】
図８に示すシリアルインターフェースにおいては、データが前記送信部１０１のデータ転送部２０１のパラレル−シリアル変換回路３０１によりパラレルデータからシリアルデータに変換され、前記シリアル伝送路３０４，３０５，３０６，３０７を介して前記受信部１０２に転送される。前記受信部１０２では、前記送信部１０１から転送されたシリアルデータに対してデータ受信部２０２内の前記デスキュー回路３０２により前記レーン間スキューの補正が行われる。前記デスキュー回路３０２により補正され出力されたシリアルデータは、前記シリアル−パラレル変換回路３０３によりパラレルデータに変換され外部に出力される。
【０００４】
上記のように、前記送信部１０１から前記受信部１０２までの前記各シリアル伝送路３０４，３０５，３０６，３０７間において、前記レーン間スキューが発生する。前記デスキュー回路３０２は、前記レーン間スキューを補正するために、転送データの待ち合わせを行う。この待ち合わせは、前記パラレル−シリアル変換回路３０１により変換されたシリアルデータを、前記シリアル−パラレル変換回路３０３によりパラレルデータに戻すために必要な処理である。
【０００５】
特許文献１は、複数の高速シリアルデータ経路を用いた伝送技術において、送信側で前記レーン間スキュー及び転送パケットの大きさに基づいて各レーンに転送するパケットを決定し、これらのレーン毎にフルパケットで送信する（一般的なシリアル転送であればパケットを各レーンに分割して送信する）ことにより、受信側のデスキューバッファを不要にする態様が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００９−５２５６２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のように、図８に示すような従来のシリアルインターフェースにおいては、前記送信部１０１から前記受信部１０２へデータを転送する際に前記レーン間スキューが発生し、その対策が前記受信部１０１側のみで行われていた。そのため、すべてのデータが前記受信部１０２側に揃うまで前記待ち合わせが行われ、前記レーン間スキューが最も大きいレーンに合わせてレイテンシが大きくなるという問題がある。
【０００８】
また、上記特許文献１に開示される態様によっても、上記のようなレイテンシの増大に係る問題を解決することはできない。
【０００９】
そこで、本発明は、受信側でのデータの待ち合わせ時間を短くし、送信側と受信側との間に生ずるレイテンシを小さくすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、データを送信する送信部と、前記データを受信する受信部と、前記送信部と前記受信部とを接続し、前記データを伝送する複数のシリアル伝送路と、前記受信部において、前記各シリアル伝送路のスキューに関するレーン間スキュー情報を生成し、前記レーン間スキュー情報を前記送信部に送信するレーン間スキュー情報生成部と、前記送信部において、前記レーン間スキュー情報に基づいて前記データの前記各シリアル伝送路への振り分けを決定する変換ルールを生成するデータ変換ルール生成部とを備えるシリアル転送装置である。
【００１１】
また、本発明の他の態様は、受信側で取得された複数のシリアル転送部のスキューに関するレーン間スキュー情報を送信側に伝達するステップと、前記伝達されたレーン間スキュー情報に基づいて前記送信側において前記各シリアル転送部へのデータの振り分けを決定するステップとを備えるシリアル転送方法である。
【発明の効果】
【００１２】
本発明によれば、前記レーン間スキュー情報が前記受信部から前記送信部に送られる。そして、前記送信部において前記スキュー情報に基づいて前記変換ルールが生成され、前記各シリアル伝送路へのデータの振り分けが決定される。即ち、受信側で取得された前記レーン間スキュー情報に基づいて、送信側でデータフレームフォーマットの最適化が行われる。これにより、受信側でのデータの待ち合わせ時間を短くすることができ、送信側と受信側との間に生ずるレイテンシを小さくすることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係るシリアル転送装置の機能的な構成を示す図である。
【図２】実施の形態１に係るシリアル転送装置の具体的な構成を例示する図である。
【図３】図２に示すシリアル転送装置の動作を示すフローチャートである。
【図４】実施の形態１に係るシリアル転送装置による第１の転送例を示す図である。
【図５】実施の形態２に係るシリアル転送装置による第２の転送例を示す図である。
【図６】第１の転送例に対応するデータ変換ルールを例示する表図である。
【図７】第２の転送例に対応するデータ変換ルールを例示する表図である。
【図８】従来のシリアルインターフェースの構成を例示する図である。
【発明を実施するための形態】
【００１４】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態１に係るシリアル転送装置１の機能的な構成を示している。前記シリアル転送装置１は、データを送信する送信部２と、前記データを受信する受信部３と、前記送信部２と前記受信部３とを接続し、前記データを伝送する複数のシリアル伝送路４と、前記受信部３において、前記各シリアル伝送路４のスキューに関するレーン間スキュー情報を生成し、前記レーン間スキュー情報を前記送信部２に送信するレーン間スキュー情報生成部５と、前記送信部２において、前記レーン間スキュー情報に基づいて前記データの前記各シリアル伝送路４への振り分けを決定する変換ルールを生成するデータ変換ルール生成部６とを有する。
【００１５】
上記構成によれば、前記レーン間スキュー情報が前記受信部３から前記送信部２に送られる。そして、前記データ変換ルール生成部６において前記スキュー情報に基づいて前記変換ルールが生成され、前記各シリアル伝送路４へのデータの振り分けが決定される。
【００１６】
図２は、前記シリアル転送装置１の具体的な構成を例示している。前記送信部２は、前記レーン間スキューを考慮して複数レーン、即ち各シリアル伝送路４Ａ，４Ｂ，４Ｃ，４Ｄに対するデータのフレームフォーマットを変更するための前記変換ルールを決める前記データ変換ルール生成部６と、データ転送部１３とを有する。前記データ転送部１３は、パラレルデータをシリアルデータに変換するパラレル−シリアル変換回路１５と、シリアルデータを前記データ変換ルール生成部１２から通知されたルールに基づいてデータ変換を行うデータ変換部１６とを有する。
【００１７】
前記送信部２の前記データ変換部１６により変換されたシリアルデータは、前記シリアル伝送路４Ａ，４Ｂ，４Ｃ，４Ｄを介して、前記受信部３に転送される。本実施の形態に係るシリアル伝送路４Ａ，４Ｂ，４Ｃ，４Ｄは４本であるが、本発明はこれに限定されるものではなく、２本以上であればよい。
【００１８】
前記受信部３は、前記レーン間スキュー情報を生成し通知する前記レーン間スキュー情報生成部５と、データ受信部３２とを有する。前記データ受信部３２は、前記レーン間スキューを補正するデスキュー回路３４と、前記データ変換部１６で変更された前記フレームフォーマットからデータを元の形に戻すデータデコード部３５と、シリアルデータをパラレルデータに変換するシリアル−パラレル変換回路３６を有する。
【００１９】
図４は、上記構成のシリアル転送装置１の動作を示している。シリアルリンク確立フェーズで、データの前記フレームフォーマットルールとデコードルールとを前記送信部２と前記受信部３とへリンク確立時のトレーニング情報と交換し設定を行う。前記フレームフォーマットルールは前記レーン間スキューを考慮して設定される。
【００２０】
前記送信部２は一般的に行われるテスト接続中に前記レーン間スキューを測定するため、前記受信部３に前記レーン間スキューを測定するためのコマンドを送信する（Ｓ１）。前記コマンドを受信した前記受信部３はレーン毎のコマンドの到着時間から前記レーン間スキューを測定する（Ｓ２）。
【００２１】
前記受信部３の前記レーン間スキュー情報生成部５は、測定された前記レーン間スキュー情報を生成する（Ｓ３）。生成する情報としては、最も早く前記コマンドが到着したレーンを基準とした場合の時間差等が好適である。前記レーン間スキュー情報生成部５は取得した前記レーン間スキュー情報を、前記シリアル伝送路４Ａ，４Ｂ，４Ｃ，４Ｄを介して前記送信部２の前記データ変換ルール生成部６に通知する（Ｓ４）。前記データ変換ルール生成部６は通知された前記レーン間スキューの情報に基づいて前記データ変換ルールを決定し、前記データ転送部１３の前記データ変換部１６に設定する（Ｓ５）。前記データ変換ルール生成部６は前記シリアル伝送路４Ａ，４Ｂ，４Ｃ，４Ｄを介して、前記データ変換ルールを前記受信部３の前記データデコード部３５にも通知する。前記データデコード部３５は転送されてくるシリアルデータの前記デコードルールを設定する（Ｓ６）。以上の動作を実施した後にデータ転送を開始する。
【００２２】
次に前記データ変換ルール生成部６の動作（Ｓ５）の説明をする。前記データ変換ルール生成部６は、前記レーン間スキューに関する情報に基づいて、早く転送できるレーン（前記シリアル伝送路４Ａ，４Ｂ，４Ｃ，４Ｄ）に対して多くのデータを転送させることにより前記受信部３にできるだけ早くすべてのデータが到着するような並び替えルールを生成する。
【００２３】
ここで転送例を２つ説明する。これらの説明で使用するデータはｂｉｔ単位であり、レーンは２本である。まず図４に示す例１において、図６に示す変換ルールを適応することでレイテンシが１Ｔ短くなる場合を説明する。例１では転送データは４ｂｉｔで、レーン０が１Ｔ、レーン１が３Ｔのスキューを持ち、前記レーン間スキューの差が２Ｔとなる場合であるため、前記変換ルールとして図６に示す表中３番のルールが適用される。この場合、通常転送ではＲＥＣＥＩＶＥ側にすべてのデータが揃うのは、転送開始から５Ｔ後となり、その後パラレルデータとして４ｂｉｔを出力できるようになる。対して本実施の形態に係る転送の場合、スキューが少ないレーン０でｂｉｔ０，ｂｉｔ１，ｂｉｔ２を転送し、レーン１でｂｉｔ３を転送することで、ＲＥＣＥＩＶＥ側にすべてのデータが揃うのは４Ｔ後となり、レイテンシが１Ｔ改善される。
【００２４】
次に図５に示す例２において、図７に示す変換ルールを適応することでレイテンシが２Ｔ短くなる場合について説明する。例２では転送データが６ｂｉｔで、レーン０が１Ｔ、レーン１が５Ｔのスキューを持ち、前記レーン間スキューの差が４となる場合であるため、前記変換ルールとして図７に示す表中５番のルールが適用される。この場合、通常転送ではＲＥＣＥＩＶＥ側にすべてのデータが揃うのは、転送開始から８Ｔ後となり、その後パラレルデータとして８ｂｉｔを出力できるようになる。対して本実施の形態に係る転送の場合、スキューが少ないレーン０でｂｉｔ０，ｂｉｔ１，ｂｉｔ２，ｂｉｔ３，ｂｉｔ４を転送し、レーン１でｂｉｔ５を転送することで、ＲＥＣＥＩＶＥ側にすべてのデータが揃うのは６Ｔ後となり、レイテンシが２Ｔ改善される。
【００２５】
以上のように、本実施の形態に係るシリアル転送装置１によれば、前記レーン間スキュー情報を、リンクトレーニング情報として前記受信部３から前記送信部２に送り、前記送信部２でスキュー情報に基づいてデータの転送順序や使用レーンを変更し、前記データフレームフォーマットを最適化することができる。そして、前記受信部３で変更されたデータフレームフォーマット情報に基づいてデータのデコードを行うことにより、前記受信部３でのデータ待ち合わせ時間を短くすることができ、レイテンシを短くできる。
【００２６】
尚、本発明は上記実施の形態に限られるものではなく、趣旨を逸脱しない範囲で適宜変更することが可能なものである。
【符号の説明】
【００２７】
１  シリアルインターフェース
２  送信部
３  受信部
４（４Ａ，４Ｂ，４Ｃ，４Ｄ）  シリアル伝送路
５  レーン間スキュー情報生成部
６  データ変換ルール生成部
１３  データ転送部
１５  パラレル−シリアル変換回路
１６  データ変換部
３２  データ受信部
３４  デスキュー回路
３５  データデコード部
３６  シリアル−パラレル変換回路
【図１】
0005535672.tif 000002
【図２】
0005535672.tif 000003
【図３】
0005535672.tif 000004
【図４】
0005535672.tif 000005
【図５】
0005535672.tif 000006
【図６】
0005535672.tif 000007
【図７】
0005535672.tif 000008
【図８】
0005535672.tif 000009