(57)【特許請求の範囲】
【請求項１】
インダクタとコンデンサを含む平滑回路を備えたスイッチング電源部と、
前記スイッチング電源部のスイッチングを制御するデジタル制御部と、
を備え、
前記デジタル制御部は、制御プログラムで動作するプロセッサで構成され、前記スイッチング電源部の出力電圧を第１のアナログデジタル変換器でデジタル信号に変換した信号を入力し、設定値との誤差信号を生成する制御演算器と、
前記制御演算器の出力信号からパルス幅変調信号を生成し前記スイッチング電源部に供給するパルス幅変調回路と、
温度を検出する温度センサと、
前記コンデンサの温度、バイアス電圧に対する容量値の変化情報を保持する記憶部と、
を備え、
前記制御演算器は、前記温度センサで取得した温度情報と、前記スイッチング電源部の出力電圧に基づき、前記記憶部から前記コンデンサの容量の変化率を導出して前記コンデンサの容量値を求め、前記コンデンサの容量値に基づき、ゲイン設定、位相補償を行うデジタル補償器の設定を再計算する、デジタル制御電源装置。
【請求項２】
前記記憶部が、前記コンデンサの容量値の変化率の温度特性を、１つ又は複数の互いに異なるバイアス電圧に対応してそれぞれ保持し、
前記制御演算器が、前記温度センサの出力を第２のアナログデジタル変換器でデジタル信号に変換した温度情報を取得し、
前記温度情報、又は、前記温度情報と前記出力電圧情報、に基づき、前記記憶部から前記コンデンサの容量の変化率を導出する、請求項１記載のデジタル制御電源装置。
【請求項３】
前記スイッチング電源部の出力電圧を、前記第１のアナログデジタル変換器でデジタル信号に変換して前記制御演算器に入力し、前記制御演算器の出力を前記パルス幅変調回路でパルス幅変調信号に変換して前記スイッチング電源部に供給することで、前記スイッチング電源部の出力電圧が前記設定値となるように制御する制御ループ処理に対して、前記制御演算器において、予め定められた周期の割り込み処理で前記コンデンサの容量値を求める処理が実行される、請求項１に記載のデジタル制御電源装置。
【請求項４】
前記平滑回路の前記コンデンサが、セラミックコンデンサを含む請求項１乃至３のいずれか１項に記載のデジタル制御電源装置。
【請求項５】
インダクタとコンデンサを含む平滑回路を備えたスイッチング電源部のスイッチングを制御し、前記スイッチング電源部の出力電圧が設定値となるように制御するデジタル制御電源の制御方法であって、
前記コンデンサの温度、バイアス電圧に対する容量値の変化情報を記憶部に保持しておき、
温度センサで温度を検出し、
取得した温度情報と、前記スイッチング電源部の出力電圧に基づき、前記記憶部から前記コンデンサの容量の変化率を導出して前記コンデンサの容量値を求め、
前記コンデンサの容量値に基づき、ゲイン設定、位相補償を行うデジタル補償器の設定を再計算する、デジタル制御電源の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源回路に関し、特に、デジタル制御方式の電源装置及び制御方法に関する。
【背景技術】
【０００２】
図７は、スイッチング電源の典型的な構成（非絶縁型の同期整流型降圧コンバータ）の一例を示す図である。図７を参照すると、電源部２は、電源（直流電源）１の一端（正極）にドレインが接続されたｎチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ（電界効果トランジスタ））３と、ｎチャネルＭＯＳＦＥＴ３のソースにドレインが接続され電源１の他端（負極）にソースが接続されたｎチャネルＭＯＳＦＥＴ４と、ＭＯＳＦＥＴ３、４のゲートにそれぞれ駆動パルスを供給しオン・オフを制御するドライバ（ゲートドライバ）５と、ＭＯＳＦＥＴ３と４の接続点に一端が接続されたインダクタ（コイル）６と、インダクタ６の他端に正極が接続され、負極が電源１の他端に接続されたアルミ電解コンデンサ２２とを備え、インダクタ６の他端とアルミ電解コンデンサ２２の正極との接続ノードである第１出力端子と、第２出力端子（＝電源１の他端）との間に、負荷８が接続されている。
【０００３】
アナログ制御部２３は、電源部２の第１出力端子の出力電圧（又は分圧抵抗で分圧した電圧）と基準電圧２７（不図示の基準電圧回路から供給される）をそれぞれ反転入力端子（−）、非反転入力端子（＋）から差動で入力し差動増幅するエラーアンプ（誤差増幅器）２６と、差動増幅するエラーアンプ２６と連携して位相補償を行うアナログ補償器２５と、エラーアンプ２６の出力（誤差信号）を受け、誤差に応じたパルス幅の信号を生成してドライバ５に供給するアナログＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）回路２４を備えている。
【０００４】
ドライバ５からＭＯＳＦＥＴ３、４のゲートに供給されるパルス（一方がＨｉｇｈのとき他方はＬｏｗ）により、ＭＯＳＦＥＴ３、４は、補間的にオン、オフ制御される。回路短絡（貫通電流）防止のため、ＭＯＳＦＥＴ３、４の一方がオンからオフし他方がオフからオンする間には、両者がともにオフとなるデッドタイムが設けられる。
【０００５】
ＭＯＳＦＥＴ３がオンのとき、直流電源１からの電力は、インダクタ６と負荷８に供給される。ＭＯＳＦＥＴ４がオンからオフするときのデッドタイムには、ＭＯＳＦＥＴ４のソース・ドレイン間のボディダイオードを介してインダクタ電流が還流する。
【０００６】
ドライバ５からのパルス幅変調された信号をゲートに受けオン・オフ制御されるＭＯＳＦＥＴ３からは、デユーティ比が制御されたパルス状の電圧が出力される。ＭＯＳＦＥＴ３からの該パルス状の電圧を、インダクタ６、コンデンサ２２からなるＬＣフィルタ（平滑回路）で平滑化し直流出力電圧が出力される。さらに、この直流出力電圧（あるいは、その分圧電圧）と基準電圧の差を、エラーアンプ２６で差動増幅して得た誤差信号をアナログＰＷＭ回路２４でＰＷＭ信号に変換しドライバ５に出力することで、電源部２の出力電圧が一定値となるように制御する。
【０００７】
平滑回路のインダクタ６とコンデンサ２２のＬＣフィルタ（ＬＣ共振回路）は、共振周波数（ｆＬＣ＝１／（２π√（ＬＣ）））で２重のポールを発生し、−４０ｄＢ／デケイドでゲインが減衰する。該ＬＣフィルタのカットオフ周波数以上の周波数で位相遅れが生じ、位相回転が１８０度に達する周波数でループゲインが１以上の場合、閉ループは発振する。そこでアナログ補償器２５はゲインの減衰の補償、及び位相損失を補償し、閉ループ内の異常発振を抑止する。アナログ補償器２５は、いずれも不図示の位相補償コンデンサと位相補償抵抗によるＣＲ回路（位相補償回路）にて位相を進め、位相遅れが１８０度に達する周波数でのゲイン（ループゲイン）が１以下となるように位相補償することで、閉ループ内の異常発振を抑止する。すなわち、補償器２５は、例えばエラーアンプ２６のゲイン設定用抵抗と、コンデンサを組み合わせることで周波数帯域を高域側に拡大し、高速応答特性と、ループの安定性（位相余裕）を確保する。またスイッチング電源のスイッチング周波数に応じて閉ループゲインが１となる周波数（ｆｃ：クロスオーバ周波数）が設定され、平滑回路のＬＣフィルタの条件（共振周波数等）等に応じて、位相補償回路のＣＲ時定数とゲイン設定が行われる。
【０００８】
アナログＰＷＭ回路２４は、エラーアンプ２６から出力されるエラー信号（誤差信号）と不図示の発振回路からの鋸波（三角波）とを電圧比較し、ＰＷＭ信号に変換するＰＷＭコンパレータからなる。アナログＰＷＭ回路２４から出力されるＰＷＭ信号は、エラーアンプ２６から出力信号（誤差信号）のレベルに応じてパルス幅（デューティ比）が規定される信号（パルス変調信号）である。
【０００９】
スイッチング電源の平滑回路（ＬＣフィルタ）のコンデンサには、安価で大容量を得ることのできるアルミ電解コンデンサ２２が用いられる。大容量のアルミ電解コンデンサ２２を用いることで、アナログ補償器２５のＣＲ時定数とゲインの設定を比較的容易に行うことができる。このため、初期設定した補償器２５の定数（位相補償回路ＣＲ時定数等）で、環境変化に対しても十分に対応することができ、閉ループの安定性を得ることができる。
【００１０】
しかしながら、アルミ電解コンデンサは有寿命部品であることから、高信頼性、且つ、メンテナスフリー（整備・保守不要）が要求されるスイッチング電源には、不向きである。そこで、代表的には、セラミックコンデンサを用いてメンテナンスフリー化を実現している。
【００１１】
平滑回路等に用いられる大容量のセラミックコンデンサ（例えばチタン酸バリウム系等のセラミックコンデンサ）は、温度、バイアス電圧（印加電圧）等による容量（ｃａｐａｃｉｔａｎｃｅ）の変化が大きい。図５は、セラミックコンデンサの容量の温度特性、バイアス依存性を示す図であり、横軸は温度（℃）、縦軸は容量変化率（−％）である。図５に示すように、温度／バイアス電圧でセラミックコンデンサの容量が大きく変化する（バイアス電圧が高いほど容量は低下する）。平滑回路に使用する大容量セラミックコンデンサは、高温／低温時の容量値の変化率が常温時の容量値の５０％以下（半分以下）になる場合もある。所定のバイアス電圧Ｖのもと、ある温度でのセラミックコンデンサの容量Ｑの当該所定のバイアス電圧における最大値（Ｑｍａｘ）からの容量変化率がΔＰ％の場合、当該容量Ｑは、Ｑ＝Ｑｍａｘ×（１−ΔＰ／１００）で与えられる。
【００１２】
平滑回路のアナログ補償器２５として、例えばよく知られたタイプ３（３ｐｏｌｅ−２ｚｅｒｏ）やタイプ２（２ｐｏｌｅ−１ｚｅｒｏ）等が用いられる。タイプ３（３ｐｏｌｅ−２ｚｅｒｏ）の補償器２５は、よく知られているように、エラーアンプ（差動増幅器）２６の帰還路（出力と反転入力端子間）に接続される第１のＣＲ回路（第１のコンデンサと第１の抵抗（帰還抵抗）の並列回路に第２のコンデンサを並列接続）を備え、また電源部２の出力とエラーアンプ（差動増幅器）２６の反転入力端子（−）間に接続される第２のＣＲ回路（第３のコンデンサと第２の抵抗の並列回路に第３の抵抗を並列接続）を備える。また反転入力端子（−）とグランド間に第４の抵抗Ｒを備える。第１、第２のコンデンサの容量値をＣ１、Ｃ２、第１乃至第３の抵抗の抵抗値をＲ１、Ｒ２、Ｒ３とすると、この回路の伝達関数の２つのゼロｆｚ１、ｆｚ２はｆｚ１＝１／（２π×Ｒ１×Ｃ１）、ｆｚ２＝１／（２π×（Ｒ２＋Ｒ３）×Ｃ３）で与えられ、原点近くに第１のポールを持ち、第２、第３のポールｆｐ２、ｆｐ３は例えばｆｐ２＝１／（２π×Ｒ２×Ｃ３）、ｆｐ３＝１／（２π×Ｒ１×（Ｃ１×Ｃ２／（Ｃ１＋Ｃ２）））で与えられる。ＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ：等価直列抵抗）の小さいセラミックコンデンサ用のエラーアンプ２６、アナログ補償器２５では、一例としてｆｚ１＜ｆｚ２＜ｆｃ（クロスオーバ周波数）＜ｆｐ２＜ｆｐ３とされ、ｆｃ（クロスオーバ周波数）はスイッチング周波数の所定分の１以下、ｆｚ２は例えばＬＣフィルタの共振周波数ｆＬＣに設定される。
【００１３】
大容量セラミックコンデンサの大幅な容量変化をカバーするための補償器２５が必要とされるが、ゲイン／位相の調整用の部品（ゲイン設定用の抵抗、位相補償用の抵抗、位相補償用のコンデンサ）の素子値（部品定数）を変更せずに、使用温度、及び使用電圧（バイアス電圧）による大容量セラミックコンデンサの高範囲な容量変化に対応することは困難となる。
【００１４】
すなわち、大容量のセラミックコンデンサは、使用環境による容量変化が格段に大きいため、補償器２５によるゲイン／位相余裕の確保が難しくなる。
【００１５】
アナログ補償器２５において、環境変化に応じて部品定数の変更が必要となるが、電源動作を止めて部品変更を行うことは現実的でなく、セラミックコンデンサの個数を更に増やすか、あるいは、使用環境を限定して、使用するしか対応策がなかった。しかしながら、使用環境の制限（例えば高温動作用、常温動作用、低温動作用等、適用環境を制限する）は、スイッチング電源の基本性能の低下となり、市場競争力を失うことになる。
【００１６】
よって、閉ループの十分な安定性を得るためには、大容量セラミックコンデンサの数量（環境変化による容量低下分を補うために並列に接続される個数）を増やし、ボード線図上のゲイン余裕、及び位相余裕を多めに得る等の対策を施すことで、大容量セラミックコンデンサの容量変化に対応する必要がある。
【００１７】
大容量のセラミックコンデンサはアルミ電解コンデンサに比べ高価である。このため、大容量のセラミックコンデンサの使用個数の増加は、コストアップにつながる。
【００１８】
図８は、一般的なデジタル制御方式の電源の構成を示す図である。図８において、電源２の基本構成は、図７の電源部２と同一であるが、平滑回路のコンデンサとして、例えば大容量の積層セラミックコンデンサ７（Ｍｕｌｔｉ−Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ：ＭＬＣＣ）を備えている。積層セラミックコンデンサ７は、セラミック誘電体と内部電極を交互に多層に積層し、内部電極を交互に第１、第２の外部電極に接続することで複数のコンデンサを並列接続した構成と等価となり、小型化と大容量化を実現している。図８では、積層セラミックコンデンサ７を、並列接続した複数のコンデンサで表している。
【００１９】
デジタル制御部９は、電源部２の出力電圧をアナログデジタル変換器（ＡＤＣ）１２でデジタル信号に変換し、制御演算器１１において、ＡＤＣ１２で変換されたデジタル信号を入力し、平滑回路のインダクタ６のインダクタンス／コンデンサ７の容量、その他の諸条件から、ゲイン、及び位相を調整する制御演算処理を行う。
【００２０】
制御演算器１１において、不図示の記憶部に格納された制御プログラムを実行するＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等からなり、平滑回路（ＬＣフィルタ）でのゲインの減衰、位相の遅れを補償する、エラーアンプと補償器は、ＤＰＳの演算によるデジタルフィルタで構成される。
【００２１】
デジタル補償器は、例えば３次のＩＩＲ（Ｉｎｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）型のデジタルフィルタの入力（ＡＤＣ１２の出力の設定値との差信号）と出力を（制御演算器１１の出力（誤差信号））をＸ、Ｙとし、ａ１〜ａ３、ｂ０〜ｂ３をフィルタ係数として、
Y(n) = a1Y(n-1)+a2Y(n-2)+a3Y(n-3)+b0X(n)+b1X(n-1)+b2X(n-2)+b3X(n-3)   ・・・(1)
で構成される。
【００２２】
式（１）の両辺のＺ変換を行い、伝達関数H(Z)=Y(Z)/X(Z)から、
H（Z） = (b0 + b1Z-1 + b2Z-2 + b3Z-3)/ (1 - a1Z-1 - a2Z-2 - a3Z-3)  ・・・(2)
で与えられる。H(Z)の分母の根がポール、分子の根がゼロ点に対応する（なお、タイプ３（３ｐｏｌｅ-２ｚｅｒｏ）の補償器ではｂ３＝０となる）。平滑回路（ＬＣフィルタ）でのゲインの減衰、位相の遅れを補償し、閉ループの安定性を確保するために、デジタル補償器の定数（デジタルフィルタの係数）が設定される。
【００２３】
デジタルＰＷＭ回路１０は、制御演算器１１の出力信号（図７のエラーアンプ２６の出力信号に対応するデジタル信号）を受け鋸波の振幅と比較してＰＷＭ信号（パルス変幅調された信号）を生成しドライバ５に供給する。
【００２４】
制御演算部１１における演算処理のプログラミング（ＤＳＰによるデジタルフィルタの処理）を変更することで、ゲイン、位相補償の設定等を電源動作状態にて変更することができる。
【００２５】
なお、例えば特許文献１には、スイッチング電源の平滑化出力と基準電圧を入力する差動増幅器（エラーアンプ）の出力と反転入力間に、負帰還制御動作における正帰還発振等を抑止するための位相補正用コンデンサと抵抗のＣＲ直列回路を備え、さらに、差動増幅回路の出力側に、平滑回路のコンデンサと温度特性が相似な位相補正用コンデンサと抵抗のＣＲ並列回路を備え、温度変化等により平滑回路のコンデンサの容量が変化した場合にも、位相遅れ量の変動を位相補償して発振を抑止するようにした補償器の構成が開示されている。この特許文献１の構成においては、例えば温度変化によって、平滑回路のコンデンサの容量が減少し、応答特性が高速化するが、ＣＲ並列回路の位相補正用コンデンサも温度によって容量が減少し、容量減によるＣＲ並列回路が高インピーダンス化し、応答特性を系全体の応答特性を一定とするように低速化させ、逆に、温度変動によって、平滑回路のコンデンサの容量が増大した場合、ＣＲ並列回路の位相補正用コンデンサの容量が増大し、系全体の応答特性を一定とするようにしている。
【００２６】
また、平滑回路（ＬＣフィルタ）にセラミックコンデンサを用い小型化を図るＤＣ−ＤＣコンバータとして、特許文献２には、非同期型整流コンバータにおいて、出力コンデンサとして、セラミックチップコンデンサ（第一キャパシタンス）と位相補償素子（抵抗素子）の直列回路と、並列接続されたセラミックチップコンデンサ（第二キャパシタンス）とを備え、位相余裕低下による異常発振を起りにくくし、小型化を図るＤＣ−ＤＣコンバータが開示されている。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】特開平６−３０９０４５号公報
【特許文献２】特開２００７−２８６９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２８】
以下に関連技術の分析を与える。
【００２９】
図７の構成の場合、大容量セラミックコンデンサの数量を増やしボード線図上のゲイン余裕、及び位相余裕を多めに得る等の対策を施すことで、大容量セラミックコンデンサの容量変化に対応する必要がある。しかしながら、大容量セラミックコンデンサは高価であるため、コストアップとなる。
【００３０】
図８に示したデジタル制御方式の電源では、電源部２の出力電圧のフィードバックのみであり、制御演算器１１で処理される平滑回路（ＬＣフィルタ）のセラミックコンデンサの定数は固定値（通常、常温時の値）で計算される。このため、制御演算器１１で実行されるプログラム（ＤＳＰでのデジタルフィルタ演算）は、平滑回路（ＬＣフィルタ）のセラミックコンデンサの定数を固定値とした状態におけるゲイン、及び位相余裕を確保する構成とされている。このため、平滑回路に、大容量セラミックコンデンサを使用した場合、環境変化による容量変化率の大きいため、初期設定された条件では、制御演算部１１で処理されたゲイン／位相余裕が不足し、制御ループが不安定となる場合がある。
【００３１】
したがって、本発明の目的は、平滑回路のコンデンサの動作環境に応じた容量値を取得可能とし、コンデンサの数量の削減を可能とすることで、コストの低減を図り、小型で高信頼性のメンテナンスフリーなデジタル制御電源装置及びその制御方法を提供することにある。
【課題を解決するための手段】
【００３２】
本発明によれば、インダクタとコンデンサを含む平滑回路を備えたスイッチング電源部と、前記スイッチング電源部のスイッチングを制御するデジタル制御部と、動作環境下での前記コンデンサの容量値を求める手段と、を備え、前記デジタル制御部は、制御プログラムで動作するプロセッサで構成され、前記電源部の出力電圧を第１のアナログデジタル変換器でデジタル信号に変換した信号を入力し、設定値との誤差信号を生成する制御演算器と、前記制御演算器の出力信号からパルス幅変調信号を生成し前記スイッチング電源部に供給するＰＷＭ（パルス幅変調）回路と、を備え、前記制御演算器は、前記コンデンサの容量値に基づき、ゲイン設定、位相補償を行うデジタル補償器の設定を再計算する、デジタル制御電源装置が提供される。
【００３３】
本発明によれば、インダクタとコンデンサを含む平滑回路を備えたスイッチング電源部のスイッチングを制御し、前記スイッチング電源部の出力電圧が設定値となるように制御するデジタル制御電源の制御方法であって、
動作環境下での前記コンデンサの容量値を求め、
前記平滑回路でのゲインの減衰と位相の遅れを補償し、閉ループを安定化させる処理を行うデジタル補償器の設定を、前記コンデンサの容量値に基づき、再計算する、デジタル制御電源の制御方法が提供される。
【発明の効果】
【００３４】
本発明によれば、動作環境に応じた平滑回路のコンデンサの容量値を取得可能とし、コンデンサの数量の削減を可能とすることで、低価格、及び小型の高信頼性なメンテナンスフリーな電源を提供することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施形態の構成を示す図である。
【図２】本発明の第２の実施形態の構成を示す図である。
【図３】本発明の第１の実施形態の動作を説明する流れ図である。
【図４】本発明の第２の実施形態の動作を説明する流れ図である。
【図５】セラミックコンデンサの容量変化を示す図である。
【図６】コンデンサの充放電特性を示す図である。
【図７】関連技術１（アナログ制御）の構成を示す図である。
【図８】関連技術２（デジタル制御）の構成を示す図である。
【発明を実施するための形態】
【００３６】
本発明の好ましい態様の一つによれば、スイッチング電源の平滑回路を大容量セラミックコンデンサにて構成する場合等に問題となる、温度等、環境変化による大幅な容量値の変化を予め想定し、制御ループに、コンデンサの容量値の変化情報をフィードバックすることで、コンデンサの数量の増加を抑止し、帯域（応答性）、位相余裕を確保する。本発明によれば、デジタル制御部において、プログラム制御方式の制御演算器にて、平滑回路のコンデンサの容量の変化情報を取得することで、動作環境に適した、補償を実現し、閉ループの安定性を確保する。
【００３７】
本発明の態様の一つによれば、インダクタ（６）とコンデンサ（例えば大容量の積層セラミックコンデンサ７）を含む平滑回路を備えたスイッチング電源部（２）と、スイッチング電源部（２）のスイッチングを制御するデジタル制御部（９）とを備え、このデジタル制御部（９）は、制御プログラムで動作するプロセッサからなり、電源部（２）の出力電圧をアナログデジタル変換器（ＡＤＣ１２−１）でデジタル信号に変換した信号を入力し、出力電圧の設定値との誤差信号を生成する制御演算器（１１）と、制御演算器（１１）の出力からパルス幅変調信号を生成しスイッチング電源部（２）に供給するＰＷＭ回路（１０）を備え、さらに、動作環境下での前記コンデンサ（７）の容量値を求める手段を備えている。制御演算器（１１）は、平滑回路（ＬＣフィルタ）でのゲインの減衰、位相の遅れを補償するデジタル補償器の設定（デジタルフィルタの係数の設定）を、前記コンデンサの容量値に基づき、再計算する。
【００３８】
本発明の一態様によれば、前記コンデンサの容量値を求める手段が、温度センサ（１４）と、前記コンデンサの容量値の変化率の温度特性（図５参照）を、１つ又は複数の互いに異なるバイアス電圧に対応してそれぞれ保持する記憶部（データベース１３）とを備え、制御演算器（１１）では、温度センサ（１４）の出力をＡＤＣ（１２−２）でデジタル信号に変換した温度情報を取得し、前記温度情報、又は前記温度情報とＡＤＣ（１２−１）からの前記出力電圧情報に基づき、前記記憶部（データベース１３）から前記コンデンサ（７）の容量値の変化率を取得し、容量値の変化率から、現在の動作環境下での前記コンデンサ（７）の容量値を導出する。
【００３９】
本発明の別の態様によれば、前記コンデンサの容量値を求める手段が、前記スイッチング電源部（２）の出力に接続され、前記平滑回路の大容量の積層セラミックコンデンサ等の前記コンデンサ（７）と同種の時定数検出用コンデンサ（１８）を備え、前記時定数検出用コンデンサ（１８）を抵抗（１７）を介して前記スイッチング電源部（２）の出力から充電及び放電動作させる充放電制御手段（１５、２１、１９、２０）を備え、前記時定数検出用コンデンサ（１８）の端子電圧（Ｖｃ）をＡＤＣ（１２−２）でデジタル信号に変換した信号を制御演算器（１１）に入力し、制御演算器（１１）において、時定数（τ）を測定し、前記時定数（τ）と前記抵抗の抵抗値（Ｒ）から前記時定数検出用コンデンサ（１８）の容量値（Ｃ）を算出しその変化率を導出し、該変化率に基づき、前記平滑回路の前記コンデンサ（７）の現在の動作環境下での容量を算出する。時定数検出用コンデンサ（１８）の一端は抵抗（１７）の一端に接続され、抵抗（１７）の他端は、時定数測定時に、相補にオン、オフされる第１、第２のスイッチ（１９、２０）を介して、前記平滑回路の前記コンデンサ（７）の一端に接続されるスイッチング電源の第１出力端子と、スイッチング電源の第２出力端子にそれぞれ接続される。スイッチング電源の前記第２出力端子は、時定数検出用コンデンサの他端、前記平滑回路のコンデンサ（７）の他端に接続される。前記時定数検出用コンデンサ（１８）の一端の電圧は、アナログデジタル変換器（１２−２）でデジタル信号に変換され制御演算器（１１）に入力される。
【００４０】
本発明の一態様によれば、前記スイッチング電源部（２）の出力電圧をアナログデジタル変換器（１２−１）でデジタル信号に変換して制御演算器（１１）に入力し、制御演算器（１１）の出力をＰＷＭ回路（１０）でパルス幅変調信号に変換してスイッチング電源部（２）のスイッチ（３、４）に供給することでスイッチング電源部（２）の出力電圧が前記設定値となるように制御する制御ループの処理に対して、割り込み処理で、前記コンデンサの容量値を求める手段による処理が実行される構成としてもよい。その際、制御ループ処理に対して、予め定められた周期で、前記セラミックコンデンサの容量値を求める手段による処理を割り込み実行するようにしてもよい。本発明の一態様によれば、前記制御演算器において、前記セラミックコンデンサの容量値を求める手段による処理が前記制御ループ処理のバックグランド処理として実行するようにしてもよい。
【００４１】
＜実施形態１＞
図１は本発明の一実施形態の構成を示す図である。本実施形態の電源は、図８と同様、デジタル制御方式の同期整流型降圧コンバータであり、図１において、電源部２は、図８に示した構成と同様とされる。
【００４２】
デジタル制御部９は、電源部２の出力電圧をデジタル値に変換するＡＤＣ（アナログ−デジタル変換器）１２−１と、温度センサ１４から得られる温度情報（アナログ情報値をデジタル値に変換するＡＤＣ（アナログ−デジタル変換器）１２−２と、平滑回路のセラミックコンデンサ７の温度／バイアス電圧に対する容量変化のデータを格納するデータベース１３（記憶装置）と、制御演算器１１と、制御演算器１１の出力（デジタル値）と、鋸波（デジタル値）とを比較し、ＰＷＭ信号（パルス信号）をドライバ５に出力するデジタルＰＷＭ回路１０を備えている。
【００４３】
制御演算器１１は、不図示の記憶部に格納された制御プログラムを実行するＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等からなり、図８を参照して説明したようにＩＩＲ型のデジタルフィルタを構成し、ＡＤＣ１２−１の出力を入力し、上式（１）に従い、出力電圧の設定値との差電圧を増幅しエラー情報を生成する。その際、平滑回路（インダクタ６とセラミックコンデンサ７）でのゲインの減衰、位相遅れを補償し、閉ループを安定化させる制御を行う。また制御演算器１１は、さらに、データベース１３の情報を参照し、ＡＤＣ１２−２からの温度情報（デジタル値）を取得し、温度に対応した容量値を取得し、ゲイン設定、位相補償の設定を動作環境に合わせて再計算する（例えば、平滑回路（ＬＣフィルタ）の共振周波数の変化等に対応させてゼロ点、ポールの設定を行う）。
【００４４】
図３は、図１の本実施形態の動作例を示すフローチャートである。図３を参照して本実施形態の動作を説明する。
【００４５】
電源部２の出力電圧を検出する（Ｓ１）。
【００４６】
電源部２の出力電圧をＡＤＣ１２−１でデジタル値に変換する（Ｓ２）。制御演算器１１では、出力電圧のデジタル値と、設定値（デジタル値）からエラー情報を出力する。制御演算器１１では、閉ループの安定性を確保するために、ゲイン、位相を補償する（Ｓ３）。制御演算器１１では、上式（１）のＩＩＲ型デジタルフィルタ演算を行う。
【００４７】
次に、デジタルＰＷＭ回路１０においてエラー情報に基づき、デューティが決定され（Ｓ４）、電源部２の出力電圧が設定値になるように制御される（Ｓ５）。この動作が一定周期毎に行われ、電源部２の出力電圧が一定（設定値）となるよう制御される。
【００４８】
図８を参照して説明した関連技術のデジタル制御方式の電源では、制御演算器１１で実行されるプログラムは、コンデンサの定数が固定値の状態でのゲイン及び位相余裕を確保する構成とされており、初期に設定された条件では、制御演算器１１で処理されたゲイン／位相余裕が不足し、制御ループが不安定となる場合がある。
【００４９】
本実施形態では、ステップＳ１からＳ５の一連の制御ループに、割り込み処理（Ｓ６〜Ｓ１１）を組み込むことで、環境変化による制御安定性を確保するものである。割り込み処理（Ｓ６〜Ｓ１１）について説明する。
【００５０】
制御演算器１１において、一定周期毎に割込み処理の命令（不図示のタイマーによるタイムアウト時の割り込み）が実行され（Ｓ６）、割り込み処理において、温度センサ１４で周囲温度を検出し（Ｓ７）、温度センサ１４で検出された温度（電圧信号）をＡＤＣ１２−２でデジタル値に変換し（Ｓ８）、その情報（デジタル値）を制御演算器１１へ送る（Ｓ９）。
【００５１】
次に、制御演算器１１は、予めデータベース１３に格納しているセラミックコンデンサの特性情報（図５参照）を取得し、温度センサ１４で検出されＡＤＣ１２−２を介して取得した温度情報（デジタル値）と、電源部２の出力をＡＤＣ１２−２でデジタル信号とした出力電圧情報（バイアス電圧）から、平滑回路（ＬＣフィルタ）に使用するセラミックコンデンサ７の容量値を割り出す（Ｓ１０）。
【００５２】
例えば図５の容量変化の特性において、バイアス電圧に対応した容量変化率特性曲線と、温度センサ１４での検出温度との交点の縦軸の値から容量変化率（％）が導出され、この容量変化率から、当該環境下でのセラミックコンデンサ７の容量値を算出される。
【００５３】
セラミックコンデンサ７の容量値を用いて、制御演算器１１において、ＩＩＲ型デジタルフィルタの係数を調整し、ゲイン、ポール、ゼロの設定（位相補償の設定）を再計算し（Ｓ１１）、環境変化におけるループの安定性を確保する。
【００５４】
なお、温度変化は、比較的緩やかであることから、割込み処理（Ｓ６〜Ｓ１１）は、メインの制御ループ（Ｓ１〜Ｓ５）のような高速処置である必要はない。従って、例えば数分又は数十分の周期で、制御演算器１１は、温度センサ１４で検出された温度情報を取得し、メインの制御ループ（Ｓ１〜Ｓ５）のバックグラウンド（低いプライオリティ）で演算処理することが可能であり、制御演算器１１の負担を軽減できる。割り込みの演算処理終了後、タイミングを見計い、デジタル補償器の設定をソフトウエア（プログラム）上で切り替えることで、制御ループのゲイン、及び位相余裕を確保し安定動作させる。
【００５５】
本実施形態によれば、以下の作用効果を奏する。
【００５６】
平滑回路のセラミックコンデンサの環境温度、バイアス電圧の両方の変化による補償器の補正を行う。このため、セラミックコンデンサの使用個数の削減に有効である。
【００５７】
また平滑回路のセラミックコンデンサのトータル使用個数を減らすことで、電源の低価格化、及び小型化を容易化する。
【００５８】
＜実施形態２＞
次に、本発明の第２の実施形態を説明する。本発明の第２の実施形態の基本的構成は前記第１の実施形態と同様であるが、容量変化率情報の取得形態が相違している。図２は、本発明の第２の実施形態の構成を示す図である。図２において、図１と同一又は同等の要素には同一の参照符号が付されている。図２を参照すると、本実施形態は、図１のデータべース１３、温度センサ１４の代わりに、平滑回路のセラミックコンデンサ７の容量を測定するための充放電回路１６を備え、ＡＤＣ１２−２は充放電回路１６の出力電圧をデジタル信号に変換し制御演算器１１に入力している。
【００５９】
充放電回路１６は、平滑用セラミックコンデンサ７と同種のセラミックコンデンサを時定数検出用コンデンサ（Ｃ）１８として備えている。時定数検出用コンデンサ（Ｃ）１８の一端は抵抗（Ｒ）１７の一端に接続され、抵抗（Ｒ）１７の他端は、第１のスイッチ（ＳＷ１）１９を介して電源２の出力の一端に接続され、第２のスイッチ（ＳＷ２）２０を介して電源２の他端に接続され、時定数検出用コンデンサ（Ｃ）１８の他端は電源２の他端に接続されている。第１、第２のスイッチ１９、２０はドライバ２１の出力によりオン、オフが制御される。制御演算器１１には、充放電切替回路１５が接続されている。
【００６０】
制御演算器１１は、コンデンサ１８の容量を測定するとき、充放電切替回路１５を制御し、充放電切替回路１５は、ドライバ２１に対して、第１のスイッチ１９と第２のスイッチ２０を交互にオンさせるように制御する。一方、コンデンサ１８の容量を測定しない場合、制御演算器１１は、充放電切替回路１５を制御し、充放電切替回路１５は、ドライバ２１に対して、充放電回路１６の第１のスイッチ１９と第２のスイッチ２０をともにオフさせるように制御する。
【００６１】
環境によるセラミックコンデンサ７の容量の変化は、コンデンサ１８の充電又は放電の時定数を検出することで算出することができる。すなわち、コンデンサ１８の充電、又は放電の時定数の値から、平滑用のセラミックコンデンサ７の全体容量を算出し、制御演算器１１でデジタル補償器のループゲイン、及び位相余裕の設定を再計算することで、使用環境の変化に追従する制御安定度を確保する。セラミックコンデンサ７と同種の時定数検出用コンデンサ１８（セラミックコンデンサ）は、環境による容量変化率を検出するためのものであり、その容量は、セラミックコンデンサ７の容量よりも大幅に小さくてよい。制御演算器１１では、時定数検出用コンデンサ１８で検出された容量変化率を、平滑回路のセラミックコンデンサ７の容量に適用して、セラミックコンデンサ７の現在の環境化での容量を算出する。
【００６２】
図４は、本実施形態の動作を説明するためのフローチャートである。図４において、出力制御ループ（Ｓ１〜Ｓ５）の動作は、図３のＳ１〜Ｓ５と同一であるため、その説明は省略し、以下では、割込み処理（Ｓ１２〜Ｓ１８）について説明する。
【００６３】
制御演算器１１において、一定周期毎に割込み命令が実行され（Ｓ１２）、充放電回路１６の第１、第２のスイッチ１９、２０をドライバ２１で交互にオン／オフすることにより、時定数検出用コンデンサ１８の充電又は放電を行う（Ｓ１３）。次に、充放電の電圧Ｖｃは、ＡＤＣ１２−２によってデジタル値に変換され（Ｓ１４）、制御演算器１１へ入力される（Ｓ１５）。
【００６４】
時定数検出用コンデンサ１８は、第１のスイッチ（ＳＷ１）１９がオン、且つ、第２のスイッチ（ＳＷ２）２０オフの時に、出力電圧Ｖｏｕｔで充放電抵抗（Ｒ）１７を通して充電され、時定数検出用コンデンサ１８の端子間電圧Ｖｃは、図６の充電期間の波形（立ち上がり波形）となる。
【００６５】
第１のスイッチ（ＳＷ１）１９がオフ、且つ、第２のスイッチ（ＳＷ２）２０がオンの時に、時定数検出用コンデンサ１８の蓄積電荷は、充放電抵抗（Ｒ）１７を通して放電され、時定数検出用コンデンサ１８の端子間電圧Ｖｃは、図６の放電期間の波形（立下り波形）となる。
【００６６】
充電時の時定数τはＶｃが０（グランド電位）から（０．６３２×Ｖｏｕｔ）に達する時間であり、放電時の時定数τはＶｏｕｔから（０．３６８×Ｖｏｕｔ）に低下した時間となる。この充放電の時定数τは同じであり、次式（３）式で表わされる。Ｒは充放電抵抗１８の抵抗値である。
【００６７】
τ＝Ｒ×Ｃ        ・・・（３）
【００６８】
したがって、Ｓ１４で得られる時定数検出用コンデンサ１８の端子間電圧Ｖｃと時間から時定数τを知ることができる（Ｓ１６）。すなわち、制御演算器１１において、時定数検出用コンデンサ１８の端子間電圧ＶｃをＡＤＣ１２−２でサンプルしたデジタル信号の立ち上がり、立下り波形から、時間情報（時定数τ）を算出する。そして、制御演算器１１では、式（３）より、Ｃ＝τ／Ｒより、時定数検出用コンデンサ１８の容量値Ｃを計算し、その変化率を算出する。
【００６９】
同種のコンデンサを平滑回路のセラミックコンデンサ７に用いていることから、電源全体における出力の平滑用セラミックコンデンサ７の容量を正確に把握できる（Ｓ１７）。例えば、算出された時定数検出用コンデンサ１８の容量の変化率が２０％の減少の場合、平滑回路のセラミックコンデンサ７の容量も２０％の減少として計算する。
【００７０】
平滑用のセラミックコンデンサ７の容量に基づき、制御演算器１１でのデジタル補償器（ＩＩＲ型デジタルフィルタ）でのゲイン、及び位相補償の設定を再計算する（Ｓ１８）。この結果、使用環境変化における制御安定度を確保する。
【００７１】
本発明の第２の実施形態によれば、前記第１の実施形態と同様の作用効果が得られる。
【００７２】
また、本発明の第２の実施形態では、直接、コンデンサの時定数から容量を算出している。前記第１の実施形態の温度センサ１４と使用コンデンサの特性を記録したデータベース１３が不要となる。
【００７３】
前記第１の実施形態において、データベース１３に記憶されている特性は、カタログ等（データシート）等の静電容量データを入力しているのに対して、第２の実施形態では、容量を実測していることから、前記第１の実施形態よりも、環境変化に対する静電容量値の精度の点で優っている。
【００７４】
本発明によれば、通信機器等の高信頼性、かつ、メンテナンス・フリーが要求されるスイッチング電源に適用できる。なお、上記実施形態では大容量の積層セラミックコンデンサを例に説明したが、本発明の技術は、環境に応じて容量値が変化するコンデンサに対して位相補償を行い閉ループを安定化させる制御を行う任意の構成に適用可能である。また上記実施形態では、非絶縁型のコンバータを例に説明したが、絶縁型のコンバータにも適用可能であることは勿論である。
【００７５】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００７６】
１  供給電源（直流電源）
２  電源部
３  ＭＯＳＦＥＴ
４  ＭＯＳＦＥＴ
５  ドライバ
６  インダクタ（コイル）
７  平滑用セラミックコンデンサ
８  負荷
９  デジタル制御部
１０  デジタルＰＷＭ回路
１１  制御演算器
１２、１２−１、１２−２  ＡＤＣ
１３  データベース
１４  温度センサ
１５  充放電切替回路
１６  充放電回路
１７  抵抗（充放電抵抗）
１８  コンデンサ（時定数検出用）
１９  第１のスイッチ（ＳＷ１）
２０  第２のスイッチ（ＳＷ２）
２１  ドライバ
２２  平滑用アルミ電界コンデンサ
２３  アナログ制御部
２４  アナログＰＷＭ回路
２５  アナログ補償器
２６  エラーアンプ
２７  基準電圧
【図１】
0005645256.tif 000002
【図２】
0005645256.tif 000003
【図３】
0005645256.tif 000004
【図４】
0005645256.tif 000005
【図５】
0005645256.tif 000006
【図６】
0005645256.tif 000007
【図７】
0005645256.tif 000008
【図８】
0005645256.tif 000009