(57)【特許請求の範囲】
【請求項１】
フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するＣＭＯＳ型ドライバーであって、直列に接続された複数のＮＭＯＳトランジスタを備えるＣＭＯＳ型ドライバーと
を備え、
直列に接続された前記複数のＮＭＯＳトランジスタの少なくとも２つのソースが接地電圧に共通に接続され、かつ少なくとも１つのソースは接地電圧に接続されないよう、前記ＣＭＯＳ型ドライバーが部分的に修正され、
それにより、前記ＣＭＯＳ型ドライバーに含まれる前記複数のＮＭＯＳトランジスタの全体の寸法比（チャネル幅Ｗ／チャネル長Ｌ）が調節され、
接続においてヒューズを介さずに構成され
ることを特徴とするＣＭＯＳイメージセンサ。
【請求項２】
接地電圧に共通に接続された前記複数のＮＭＯＳトランジスタの前記ソースが、金属配線を介して接続されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項３】
フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、
前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するドライバーと、
前記ドライバーの出力端及び前記トランスファートランジスタのゲート間の共通ノードと接地電圧との間に接続された複数の容量部と
を備え、
複数の前記容量部の各々が、直列に接続されたキャパシタとスイッチとを備え、
接続においてヒューズを介さずに構成され
ることを特徴とするＣＭＯＳイメージセンサ。
【請求項４】
複数の前記スイッチが、それぞれ個別に制御されることを特徴とする請求項３に記載のＣＭＯＳイメージセンサ。
【請求項５】
複数の前記キャパシタが、それぞれ異なる容量を有することを特徴とする請求項３に記載のＣＭＯＳイメージセンサ。
【請求項６】
前記ドライバーが、ＣＭＯＳ型のドライバーであることを特徴とする請求項４又は５のいずれか１項に記載のＣＭＯＳイメージセンサ。
【請求項７】
フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、
前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するドライバーと
を備えるＣＭＯＳイメージセンサであって、
前記単位画素が、行列状に配置され、同じローに配置される複数の前記単位画素が、１つの前記ドライバーによって制御され、
該ＣＭＯＳイメージセンサは、前記ドライバーの出力端及び前記複数のトランスファートランジスタのゲート間の共通ノードと接地電圧との間に接続された複数の容量部を備え、複数の前記容量部の各々が、直列に接続されたキャパシタとスイッチとを備え、
接続においてヒューズを介さずに構成され
ることを特徴とするＣＭＯＳイメージセンサ。
【請求項８】
複数の前記スイッチが、それぞれ個別に制御されることを特徴とする請求項７に記載のＣＭＯＳイメージセンサ。
【請求項９】
複数の前記キャパシタが、それぞれ異なる容量を有することを特徴とする請求項７に記載のＣＭＯＳイメージセンサ。
【請求項１０】
前記ドライバーが、ＣＭＯＳ型のドライバーであることを特徴とする請求項７〜９のいずれか１項に記載のＣＭＯＳイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサに関し、より詳細には、パーティションノイズ（Ｐａｒｔｉｔｉｏｎ  ｎｏｉｓｅ）を減少させるために、トランスファートランジスタの制御信号の立ち下がり時間を延長させたＣＭＯＳイメージセンサに関する。
【背景技術】
【０００２】
イメージセンサは、光学映像を電気信号に変換する半導体素子であり、電荷結合素子（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ；以下、ＣＣＤとする）イメージセンサとＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ；以下、ＣＭＯＳとする）イメージセンサとに大別される。
【０００３】
ＣＣＤイメージセンサは、互いに非常に近接して配置された複数のＭＯＳキャパシタを備え、ＭＯＳキャパシタ内に蓄積された電荷を、隣り合うＭＯＳキャパシタ間で転送する方式の素子である。
【０００４】
それに対して、ＣＭＯＳイメージセンサは、半導体のＣＭＯＳ技術で製造された複数の単位画素を備え、各単位画素は、１つのフォトダイオード及び３個又は４個の単位画素駆動用のＭＯＳトランジスタを備える。ＣＭＯＳイメージセンサは、制御回路及び信号処理回路を周辺回路として使用し、ＣＭＯＳ技術により画素数に応じて作成されたＭＯＳトランジスタを用いて、出力信号を順次検出する方式の素子である。
【０００５】
近年、このような多様なイメージセンサを製造する際に、イメージセンサの光感度（Ｐｈｏｔｏ  ｓｅｎｓｉｔｉｖｉｔｙ）を増大させるための多くの試みがなされてきた。そのうちの１つが集光技術である。例えば、ＣＭＯＳイメージセンサの単位画素は、光を感知するフォトダイオードと、感知した光を電気的信号に変換してデータ化するＣＭＯＳロジック回路部とから構成されており、光感度を高めるために、イメージセンサの全面積におけるフォトダイオードの面積が占める割合（一般にフィルファクター（Ｆｉｌｌ  Ｆａｃｔｏｒ）と呼ぶ）を増大させる試みが進められている。
【０００６】
図１は、１つの単位画素に４個のトランジスタを備える通常のＣＭＯＳイメージセンサの単位画素を示す回路図である。
【０００７】
図１に示された単位画素は、光感度を高めて単位画素間のクロストーク（Ｃｒｏｓｓ  ｔａｌｋ）効果を減らすために、サブミクロンＣＭＯＳエピタキシャル技術を用いて形成されている。
【０００８】
図１に示すように、イメージセンサの単位画素Ｕ／Ｃは、フォトダイオードＰＤ、トランスファートランジスタＴｘ、フローティング拡散ノードＦＤ、リセットトランジスタＲｘ、ドライブトランジスタＤｘ、及びセレクトトランジスタＳｘを備えて構成される。フォトダイオードＰＤは、ＰＮＰ又はＰＮＰＮ等の接合構造を有し、光を受け取って光の量に相当する電子−正孔対を生成、即ち、光電荷（Ｐｈｏｔｏｇｅｎｅｒａｔｅｄ  Ｃｈａｒｇｅ）を生成する。トランスファートランジスタＴｘは、ターンオン動作によりフォトダイオードＰＤに蓄積された光電荷をフローティング拡散ノードＦＤに転送する。フローティング拡散ノードＦＤは、トランスファートランジスタＴｘのターンオン動作により転送された光電荷を受け取る。リセットトランジスタＲｘは、リセット信号に応じてフローティング拡散ノードＦＤの電圧を電源電圧ＶＤＤレベルにリセットする。フローティング拡散ノードＦＤから転送される光電荷に相当する電気信号に応じて、ドライブトランジスタＤｘがターンオンされる程度が変化する。これにより、ドライブトランジスタＤｘは、光電荷の量に比例する電気信号を出力する。セレクトトランジスタＳｘは、セレクト信号の制御を受けてターンオンされ、ドライブトランジスタＤｘを介して出力される単位画素の信号を出力する。
【０００９】
また、図１に示す符号Ｌｘは、ロードトランジスタ（Ｌｏａｄ  ｔｒａｎｓｉｓｔｏｒ）を示し、フローティング拡散ノードＦＤは、Ｃｆｄの容量を有する。
【００１０】
以下において、上記の構造を有する単位画素Ｕ／Ｃから出力電圧Ｖｏｕｔを得るための動作原理を説明する。以下では、表記の簡単化のため、上記の各トランジスタをＴｘ、Ｒｘ、Ｄｘ、及びＳｘと略記し、フォトダイオードをＰＤと略記する場合がある。
【００１１】
まず初めに、Ｔｘ、Ｒｘ、及びＳｘをターンオフする。この時、ＰＤは完全な空乏状態である。集光を開始して光電荷をＰＤに集める。
【００１２】
次に、ＲｘをターンオンしてＦＤの電圧をリセットしてから、Ｓｘをターンオンして、リセット動作時の単位画素の出力電圧Ｖ１を測定する。この出力電圧Ｖ１の値は、ＦＤの直流電位変化（ＤＣ  ｌｅｖｅｌ  ｓｈｉｆｔ）を意味する。
【００１３】
次いで、適切な集光時間後にＴｘをターンオンして、ＰＤにあるすべての光電荷をＦＤに転送する。光電荷の転送が完了後、Ｔｘをターンオフして、ＦＤに転送された電荷による出力電圧Ｖ２を測定する。
【００１４】
次に、出力電圧Ｖ１、Ｖ２の差を求めてＶｏｕｔとする。従って、出力電圧Ｖｏｕｔは、光電荷の転送の結果により生じるものである。即ち、出力電圧Ｖｏｕｔは、ノイズが排除された純粋な信号である。このような方法を相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）という。
【００１５】
上記したように、トランスファートランジスタＴｘは、フォトダイオードＰＤから生成された光電荷をフローティング拡散ノードＦＤに転送する役割を果たす。一方、トランスファートランジスタＴｘのゲートに加えられる制御信号の電圧が「ハイレベル」から「ローレベル」に下がる時、即ち、ターンオン状態からターンオフ状態に変化する時に、いくつかの問題点が存在する。
【００１６】
その中で、最も大きな問題点は、トランスファートランジスタＴｘの立ち下がり時間が短いことにより発生するフローティング拡散ノードＦＤへの電荷流入に起因するパーティションノイズである。
【００１７】
図２は、トランスファートランジスタＴｘを中心としてＣＭＯＳイメージセンサのエネルギーレベル（電位）及び電子の存在を示す図である。図３は、図２と同様の図であるが、トランスファートランジスタＴｘがターンオンした時を示している。
【００１８】
図２に破線で示すように、トランスファートランジスタＴｘのターンオフ状態の間、フォトダイオードＰＤには入射光により生成された電子が蓄積される。フォトダイオードＰＤに集まった電子を取り出すために、トランスファートランジスタＴｘをターンオンすると、電子は、図２の「Ａ」に示す経路に沿ってフォトダイオードＰＤからフローティング拡散ノードＦＤに移動し、図３に示すように、電子がフローティング拡散ノードＦＤに転送される。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
図４は、図２及び図３と同様の図であり、トランスファートランジスタＴｘのターンオフ動作時の、立ち下がり時間が短い場合における電子の移動を説明するための図である。
【００２０】
トランスファートランジスタＴｘのゲートが再びターンオフされた後に、フローティング拡散ノードＦＤに集められた電子が電気信号に変換されて読み出されるが、このトランスファートランジスタＴｘのターンオフ動作時に、トランスファートランジスタＴｘのゲートの表面下部に存在しているチャネル電子は、任意の方向に移動することができる。
【００２１】
フローティング拡散ノードＦＤの電位が、フォトダイオードＰＤの電位に比べて高いので、図４の「Ｂ」に示すように、チャネル電子がフォトダイオードＰＤからフローティング拡散ノードＦＤに移動することは理論的には正しいが、トランスファートランジスタＴｘがターンオフ状態である時間が極めて短いため、すべてのチャネル電子がフローティング拡散ノードＦＤへ移動することはできず、一部のチャネル電子は、図４の「Ｃ」に示すように、フォトダイオードＰＤに逆戻りする現象が生じる。
【００２２】
この現象の程度は単位画素毎に異なる。そのため、外部からはあたかもノイズが発生したように見える。このような現象によって生じるノイズをパーティションノイズという。パーティションノイズは、イメージセンサの性能を低下させる原因となるという問題がある。
【００２３】
本発明は、上記従来技術の問題を解決するためになされたものであり、その目的は、トランスファートランジスタの短い立ち下がり時間により発生するパーティションノイズを減らすことができるＣＭＯＳイメージセンサを提供することにある。
【課題を解決するための手段】
【００２４】
上記の目的を達成するために本発明の第１のＣＭＯＳイメージセンサは、フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するＣＭＯＳ型ドライバーとを備え、前記トランスファートランジスタのターンオフ動作時の立ち下がり時間が約３ｎｓよりも大きくなるように、前記ＣＭＯＳ型ドライバーが備えるＮＭＯＳトランジスタの寸法比（チャネル幅Ｗ／チャネル長Ｌ）が低減されることを特徴とする。
【００２５】
ここで、前記チャネル長Ｌを増大させることによって、前記ＮＭＯＳトランジスタの前記寸法比が低減されることができる。
【００２６】
ここで、前記チャネル長Ｌを増大させるために、前記ＣＭＯＳ型ドライバーが、直列に接続された複数個のＮＭＯＳトランジスタを備えることができる。
【００２７】
ここで、直列に接続された複数の前記ＮＭＯＳトランジスタの少なくとも２つのソースが接地電圧に共通に接続されることができる。
【００２８】
ここで、接地電圧に共通に接続された前記ＮＭＯＳトランジスタの前記ソースが、金属配線を介して接続されることができる。
【００２９】
また、上記の目的を達成するために本発明の第２のＣＭＯＳイメージセンサは、フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するドライバーとを備え、前記トランスファートランジスタのターンオフ動作時の立ち下がり時間が約３ｎｓよりも大きくなるように、前記ドライバーの出力端及び前記トランスファートランジスタのゲート間の共通ノードと接地電圧との間に接続された複数の容量部を備えることを特徴とする。
【００３０】
ここで、複数の前記容量部の各々が、直列に接続されたキャパシタとスイッチとを備えることができる。
【００３１】
ここで、複数の前記スイッチが、それぞれ個別に制御されることができる。
【００３２】
ここで、複数の前記キャパシタが、それぞれ異なる容量を有することができる。
【００３３】
ここで、前記ドライバーが、ＣＭＯＳ型のドライバーであることができる。
【００３４】
また、上記の目的を達成するために本発明の第３のＣＭＯＳイメージセンサは、フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するドライバーとを備え、前記単位画素が、行列状に配置され、同じローに配置される複数の前記単位画素が、１つの前記ドライバーによって制御され、同じローに配置される前記単位画素に含まれる前記複数のトランスファートランジスタのターンオフ動作時の立ち下がり時間が約３ｎｓよりも大きくなるように、前記ドライバーの出力端及び前記複数のトランスファートランジスタのゲート間の共通ノードと接地電圧との間に接続された複数の容量部を備えることを特徴とする。
【００３５】
ここで、複数の前記容量部の各々が、直列に接続されたキャパシタとスイッチとを備えることができる。
【００３６】
ここで、複数の前記スイッチが、それぞれ個別に制御されることができる。
【００３７】
ここで、複数の前記キャパシタが、それぞれ異なる容量を有することができる。
【００３８】
ここで、前記ドライバーが、ＣＭＯＳ型のドライバーであることができる。
【発明の効果】
【００３９】
本発明によると、ＣＭＯＳイメージセンサのパーティションノイズを減らすことができ、ＣＭＯＳイメージセンサの性能を向上させることができる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の好ましい実施の形態を添付の図面を参照して詳細に説明する。
【００４１】
パーティションノイズの主な原因は、トランスファートランジスタの立ち下がり時間が短いことに起因するものである。そのため、本発明は、トランスファートランジスタの立ち下がり時間を増大させることを主な課題とする。
【００４２】
立ち下がり時間が増大することにより、増大した時間に応じて、フォトダイオードよりも電位の高いフローティング拡散ノードにチャネル電子を移動させるための電界を生じる時間が、十分に増大する。この電界によりすべてのチャネル電子がフローティング拡散ノードに移動し、パーティションノイズを減らすことができる。
【００４３】
一般に、立ち下がり時間「τ」は、抵抗Ｒ及びキャパシタ容量Ｃを用いて「τ＝ＲＣ」と定義されるので、抵抗「Ｒ」若しくはキャパシタ容量「Ｃ」を増大、又はＲ及びＣの値を同時に増大させることで、立ち下がり時間を増大させることができる。
【００４４】
図５は、図２〜図４と同様に、ＣＭＯＳイメージセンサのエネルギーレベル及び電子の存在を示す図であり、トランスファートランジスタＴｘの立ち下がり時間が増大した場合の電子の移動を示している。
【００４５】
立ち下がり時間が増大すると、増大した立ち下がり時間の分だけ、チャネルの下に電界が生じる時間が増大し、図５の「Ｘ」に示すように、電位の傾きに沿って全てのチャネル電子がフローティング拡散ノードＦＤに移動する。これにより、パーティションノイズの発生を抑制することができる。
【００４６】
図６は、単位画素のトランスファートランジスタを駆動するためのＣＭＯＳ型ドライバー及び複数の単位画素の構成と、ＣＭＯＳ型ドライバーの立ち下がりタイミングとを示す図である。
【００４７】
図６に示すように、ＣＭＯＳイメージセンサは、フォトダイオード（図示せず）、フローティング拡散ノード（図示せず）、トランスファートランジスタ（図示せず）、リセットトランジスタ（図示せず）、ドライブトランジスタ（図示せず）及びセレクトトランジスタ（図示せず）を備える複数の単位画素Ｐ１〜Ｐ１２８０と、各単位画素に含まれた複数のトランスファートランジスタＴｘ１〜Ｔｘ１２８０のオン／オフを制御するためのＣＭＯＳ型ドライバーＤｒｖとを備えている。
【００４８】
ここでは、ＣＭＯＳ型ドライバーＤｒｖの一例として、ＣＭＯＳインバータ型ドライバーを用いる。複数の単位画素Ｐ１〜Ｐ１２８０は１つのロー（Ｒｏｗ）、即ち一行に配置される。従って、ＣＭＯＳ型ドライバーＤｒｖは、一行に配置される複数の単位画素Ｐ１〜Ｐ１２８０の複数のトランスファートランジスタＴｘ１〜Ｔｘ１２８０を同時に制御する。
【００４９】
参考までに、一行に１２８０個の単位画素が配置されたものは、１３０万画素級のイメージセンサである。併せて、本実施の形態の場合には、各単位画素のリセットトランジスタとセレクトトランジスタとは、行単位にそれぞれ１つのドライバーにより駆動される。
【００５０】
以下では、上記図６に示す基本的な構成を有するＣＭＯＳイメージセンサにおいて、トランスファートランジスタのターンオフ動作時の立ち下がり時間τを増大させるための様々な実施の形態を詳細に説明する。
【００５１】
（第１の実施の形態）
第１の実施の形態では、ＣＭＯＳ型ドライバーＤｒｖをなすＮＭＯＳトランジスタの寸法比（Ｗ／Ｌ）を減少させることによって、トランスファートランジスタの制御信号の立ち下がり時間を増大させ、これによってトランスファートランジスタの立ち下がり時間を増大させる方法を説明する。ここで、ＷはＮＭＯＳトランジスタトランジスタのチャネル幅であり、ＬはＮＭＯＳトランジスタのチャネル長である。
【００５２】
図７Ａ〜図７Ｃは、本発明の第１の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーＤｒｖの内部構成を示す回路図である。
【００５３】
図７Ａに示すＣＭＯＳインバータ型ドライバーは、電源電圧ＶＤＤと接地電圧ＶＳＳとの間に直列に接続されたＰＭＯＳトランジスタＰとＮＭＯＳトランジスタＮ１とを備え、ＰＭＯＳトランジスタＰ及びＮＭＯＳトランジスタＮ１の共通するゲートで入力信号Ｉｎを受け取り、反転された出力信号Ｏｕｔを出力する。
【００５４】
この時、ＮＭＯＳトランジスタＮ１の寸法比（Ｗ／Ｌ）（以下、「Ｋ」とする）を減少させるために、チャネル長「Ｌ」を増大させるか、チャネル幅「Ｗ」を減少させることにより、抵抗「Ｒ」を増大させて（電流を減少させて）トランスファートランジスタの制御信号の立ち下がり時間を増大させることができる。
【００５５】
一方、「Ｗ」はゲート電極の幅に該当し、これは、素子のデザインルールに関連する事項である。従って、デザインルールの変更無しに寸法比（Ｗ／Ｌ）を減少させ得る方法は、ＮＭＯＳトランジスタＮ１のゲート幅（チャネル幅「Ｗ」）を固定した状態でゲート長（チャネル長「Ｌ」）を増大させることである。
【００５６】
そこで、図７Ｂに示すように、２つのＮＭＯＳトランジスタＮ１及びＮ２を直列に接続することによって、ＮＭＯＳトランジスタＮ１、Ｎ２全体の寸法比Ｗ１／Ｌ１として、Ｗ／２Ｌ、即ち（１／２）Ｋを得ることができる。ここで、各々のＮＭＯＳトランジスタＮ１、Ｎ２の寸法比をＷ／Ｌとしている。この方法は、単純にＮＭＯＳトランジスタのチャネル長「Ｌ」を増大させるのと同じ効果を得ることができ、イメージセンサのレイアウト設計時に、空間を効率的に活用することができる長所がある。
【００５７】
また、図７Ｃに示すように、４個のＮＭＯＳトランジスタＮ１〜Ｎ４を直列に接続することによって、ＮＭＯＳトランジスタＮ１〜Ｎ４全体の寸法比Ｗ２／Ｌ２として、Ｗ／４Ｌ、即ち（１／４）Ｋを得ることができる。このように、ＣＭＯＳ型ドライバーを構成するＮＭＯＳトランジスタを必要な個数だけ直列に接続することにより、所望の立ち下がり時間を得ることができる。
【００５８】
図８Ａ〜図８Ｃは、図７Ａ〜図７Ｃにそれぞれ示すドライバーにより制御されるトランスファートランジスタの立ち下がりをシミュレーションした結果を示すグラフである。
【００５９】
図８Ａに示すように、図７Ａに示すドライバーは、１つのＮＭＯＳトランジスタＮ１を使用する、寸法比（Ｗ／Ｌ）が「Ｋ」の場合であり、約４ｎｓの立ち下がり時間を有することができる。
【００６０】
一方、１３０万画素のＣＭＯＳイメージセンサのトランスファートランジスタの立ち下がり時間が約２ｎｓ〜約３ｎｓであるから、図８Ａの場合は、従来の場合に比べて立ち下がり時間が増大されたことが分かる。
【００６１】
図８Ｂに示すように、図７Ｂに示すドライバーは、２個のＮＭＯＳトランジスタＮ１及びＮ２を使用する、寸法比（Ｗ／Ｌ）が「Ｋ／２」の場合であり、約８ｎｓの立ち下がり時間を有することができる。
【００６２】
また、図８Ｃに示すように、図７Ｃに示すドライバーは、４個のＮＭＯＳトランジスタＮ１〜Ｎ４を使用する、寸法比（Ｗ／Ｌ）が「Ｋ／４」の場合であり、約１７．９ｎｓの立ち下がり時間を有することができる。
【００６３】
（第２の実施の形態）
トランスファートランジスタのターンオフ時の立ち下がり時間τを増大させるために、第１の実施の形態で説明した抵抗「Ｒ」を増大させる手段の他に、キャパシタ容量「Ｃ」を増大させる手段がある。以下では、キャパシタ容量「Ｃ」を増大させる方式を説明する。
【００６４】
図９及び図１０は、本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素のトランスファートランジスタを駆動するためのＣＭＯＳ型ドライバーを示す回路図である。
【００６５】
図９及び図１０に示すように、ＣＭＯＳイメージセンサは、フォトダイオード（図示せず）、フローティング拡散ノード（図示せず）、トランスファートランジスタ（図示せず）、リセットトランジスタ（図示せず）、ドライブトランジスタ（図示せず）及びセレクトトランジスタ（図示せず）を備える複数の単位画素Ｐ１〜Ｐ１２８０と、各単位画素Ｐ１〜Ｐ１２８０に含まれた複数のトランスファートランジスタＴｘ１〜Ｔｘ１２８０のオン／オフを制御するためのＣＭＯＳ型ドライバーＤｒｖとを備えている。
【００６６】
ここでは、ＣＭＯＳ型ドライバーＤｒｖの一例として、ＣＭＯＳインバータ型ドライバーを用いる。複数の単位画素Ｐ１〜Ｐ１２８０は１つのロー（Ｒｏｗ）、即ち一行に配置される。従って、ＣＭＯＳ型ドライバーＤｒｖは、一行に配置される複数の単位画素Ｐ１〜Ｐ１２８０の複数のトランスファートランジスタＴｘ１〜Ｔｘ１２８０を同時に制御する。
【００６７】
ここで、一行に１２８０個の単位画素が配置されたものは、１３０万画素級のイメージセンサである。併せて、各単位画素のリセットトランジスタとセレクトトランジスタとは、行単位にそれぞれ１つのドライバーにより駆動される。
【００６８】
即ち、第２の実施の形態では、トランスファートランジスタの立ち下がり時間τを増大させるために、ドライバーＤｒｖの出力端及びトランスファートランジスタＴｘ１〜Ｔｘ１２８０のゲート間の共通ノードと、接地電圧ＶＳＳとの間に、複数の容量部Ｄ１〜Ｄｎが接続されて配置されている。
【００６９】
複数の容量部Ｄ１〜Ｄｎは、複数個のキャパシタＣ１〜Ｃｎ及び複数個のスイッチＳ１〜Ｓｎを備え、キャパシタＣｉ及びスイッチＳｉ（ｉ＝１〜ｎ）が直列に接続されている。この他にも、容量部Ｄ１〜Ｄｎを多様な形態で構成することができる。
【００７０】
また、複数個のキャパシタＣ１〜Ｃｎはそれぞれ異なる容量を有することができ、複数個のスイッチＳ１〜Ｓｎもまた個別に動作が可能である。
【００７１】
スイッチＳ１〜ＳｎとキャパシタＣ１〜Ｃｎとの接続は、図９及び図１０に示すいずれの形態も可能であり、スイッチＳ１〜Ｓｎは、デジタル回路で自由にコントロールされ得る。
【００７２】
（第３の実施の形態）
一方、第１の実施の形態で示したドライバーの内部構成を一部変更することで、より簡便な配置を実現することができる。
【００７３】
図１１Ａ〜図１１Ｃは、本発明の第３の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成を示す回路図である。
【００７４】
図１１Ａ〜図１１Ｃは、１個のＰＭＯＳトランジスタＰ１１１と４個のＮＭＯＳトランジスタＮ１１１〜Ｎ１１４とが直列に接続されたＣＭＯＳインバータ型ドライバーを示している。
【００７５】
基本構造は図７Ｃと類似しているが、ＮＭＯＳトランジスタＮ１１１〜Ｎ１１４のソースは接地電圧ＶＳＳに共通に接続されて、一種の抵抗を形成する。
【００７６】
図１１Ａでは、ＮＭＯＳトランジスタＮ１１１〜Ｎ１１４の４つのソースが接地電圧ＶＳＳに共通に接続されており、図１１Ｂでは、ＮＭＯＳトランジスタＮ１１２〜Ｎ１１４の３つのソースが接地電圧ＶＳＳに共通に接続されている。図１１Ｃでは、図７Ｃと同様に、ＮＭＯＳトランジスタＮ１１２〜Ｎ１１３のいずれのソースも接地電圧ＶＳＳに共通に接続されていない。
【００７７】
即ち、図１１Ａ〜図１１Ｃの構造では、直列接続が可能な最大個数のＮＭＯＳトランジスタをあらかじめ作成しておき、メタルコンタクトと金属配線とを用いてチャネル長「Ｌ」を調節することができる。
【００７８】
従って、図１１Ａ〜図１１Ｃに示すドライバーの複数のＮＭＯＳトランジスタは「Ｋ」、「Ｋ／２」、「Ｋ／４」の寸法比（Ｗ／Ｌ）をそれぞれ有することが分かる。
【００７９】
これは、ゲート電極の修正無しに、金属配線とメタルコンタクトとの部分的な修正のみで、寸法比「Ｗ／Ｌ」の調節が可能であることを表わす。
【００８０】
図１２Ａ〜図１２Ｃは、図１１Ａ〜図１１Ｃにそれぞれ示すドライバーの複数のＮＭＯＳトランジスタの配置を示す平面図である。
【００８１】
図１２Ａでは、ＮＭＯＳトランジスタＮ１１１のドレインがメタルコンタクトＣＴ１を介して金属配線ＭＡで具現された出力端子ＯＵＴに接続されており、ＮＭＯＳトランジスタＮ１１１〜Ｎ１１４のソース及びドレインは、それぞれ４個のコンタクトＣＴ２〜ＣＴ５及び金属配線ＭＢを介して接地電圧ＶＳＳに接続されている。
【００８２】
図１２Ｂでは、ＮＭＯＳトランジスタＮ１１１のドレインがメタルコンタクトＣＴ１を介して金属配線ＭＡで具現された出力端子ＯＵＴに接続されており、ＮＭＯＳトランジスタＮ１１２、Ｎ１１３のソース（ＮＭＯＳトランジスタＮ１１３、Ｎ１１４のドレイン）及びＮＭＯＳトランジスタＮ１１４のソースは、それぞれ３個のコンタクトＣＴ２〜ＣＴ４及び金属配線ＭＢを介して接地電圧ＶＳＳに接続されている。
【００８３】
ここで、ＮＭＯＳトランジスタＮ１１１のソース及びＮＭＯＳトランジスタＮ１１２のドレインは、接地電圧ＶＳＳに接続されていない。
【００８４】
図１２Ｃでは、ＮＭＯＳトランジスタＮ１１１のドレインがメタルコンタクトＣＴ１を介して金属配線ＭＡで具現された出力端子ＯＵＴに接続されており、ＮＭＯＳトランジスタＮ１１４のソースはコンタクトＣＴ２及び金属配線ＭＢを介して接地電圧ＶＳＳに接続されている。
【００８５】
ここで、ＮＭＯＳトランジスタＮ１１１のソース及びＮＭＯＳトランジスタＮ１１２のドレイン、ＮＭＯＳトランジスタＮ１１２のソース及びＮＭＯＳトランジスタＮ１１３のドレイン、並びにＮＭＯＳトランジスタＮ１１３のソース及びＮＭＯＳトランジスタＮ１１４のドレインは、接地電圧ＶＳＳに接続されていない。
【００８６】
以上、本発明によれば、立ち下がり時間が増大することにより、増大した時間の分、フォトダイオードよりも電位の高いフローティング拡散ノードにチャネル電子を移動させるための電界を生じる時間が、十分に増大する。この電界によりすべてのチャネル電子がフローティング拡散ノードに移動し、パーティションノイズを減らすことができる。
【００８７】
本発明は、上記の実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【００８８】
例えば、上記実施の形態では、単位画素内に４個のトランジスタと１個のフォトダイオードとを含むＣＭＯＳイメージセンサを例示したが、本発明は上記実施の形態に限定されず、単位画素内にトランスファートランジスタを含むすべてのＣＭＯＳイメージセンサに採用することもできる。
【００８９】
さらに、第１の実施の形態で示した抵抗「Ｒ」を増大させる手段と、第２の実施の形態で示した容量「Ｃ」を増大させる手段との両方を同時に採用することもできる。
【図面の簡単な説明】
【００９０】
【図１】１つの単位画素に４個のトランジスタを備える通常のＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図２】トランスファートランジスタを中心としてＣＭＯＳイメージセンサのエネルギーレベル（電位）及び電子の存在を示す図である。
【図３】トランスファートランジスタを中心としてＣＭＯＳイメージセンサのエネルギーレベル（電位）及び電子の存在を示す図であり、トランスファートランジスタがターンオンした時の状態を示している。
【図４】トランスファートランジスタを中心としてＣＭＯＳイメージセンサのエネルギーレベル（電位）及び電子の存在を示す図であり、トランスファートランジスタのターンオフ動作時の、立ち下がり時間が短い場合における電子の移動を示している。
【図５】トランスファートランジスタを中心としてＣＭＯＳイメージセンサのエネルギーレベル（電位）及び電子の存在を示す図であり、トランスファートランジスタの立ち下がり時間が増大した場合の電子の移動を示している。
【図６】単位画素のトランスファートランジスタを駆動するためのＣＭＯＳ型ドライバー及び複数の単位画素の構成と、ＣＭＯＳ型ドライバーの立ち下がりタイミングとを示す図である。
【図７Ａ】本発明の第１の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。
【図７Ｂ】本発明の第１の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。
【図７Ｃ】本発明の第１の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。
【図８Ａ】図７Ａに示すドライバーにより制御されるトランスファートランジスタの立ち下がりをシミュレーションした結果を示すグラフである。
【図８Ｂ】図７Ｂに示すドライバーにより制御されるトランスファートランジスタの立ち下がりをシミュレーションした結果を示すグラフである。
【図８Ｃ】図７Ｃに示すドライバーにより制御されるトランスファートランジスタの立ち下がりをシミュレーションした結果を示すグラフである。
【図９】本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素のトランスファートランジスタを駆動するためのＣＭＯＳ型ドライバーの一例を示す回路図である。
【図１０】本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素のトランスファートランジスタを駆動するためのＣＭＯＳ型ドライバーの一例を示す回路図である。
【図１１Ａ】本発明の第３の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。
【図１１Ｂ】本発明の第３の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。
【図１１Ｃ】本発明の第３の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。
【図１２Ａ】図１１Ａに示すドライバーのＮＭＯＳトランジスタの配置を示す平面図である。
【図１２Ｂ】図１１Ｂに示すドライバーのＮＭＯＳトランジスタの配置を示す平面図である。
【図１２Ｃ】図１１Ｃに示すドライバーのＮＭＯＳトランジスタの配置を示す平面図である。
【符号の説明】
【００９１】
Ｕ／Ｃ  単位画素
ＰＤ    フォトダイオード
Ｔｘ    トランスファートランジスタ
ＦＤ    フローティング拡散ノード
Ｒｘ    リセットトランジスタ
Ｄｘ    ドライブトランジスタ
Ｓｘ    セレクトトランジスタ
Ｌｘ    ロードトランジスタ
Ｐ      ＰＭＯＳトランジスタ
Ｎ１〜Ｎ４      ＮＭＯＳトランジスタ
ＶＤＤ  電源電圧
ＶＳＳ  接地電圧
Ｉｎ    入力信号
Ｏｕｔ  出力信号
【図１】
0005500756.tif 000002
【図２】
0005500756.tif 000003
【図３】
0005500756.tif 000004
【図４】
0005500756.tif 000005
【図５】
0005500756.tif 000006
【図６】
0005500756.tif 000007
【図７Ａ】
0005500756.tif 000008
【図７Ｂ】
0005500756.tif 000009
【図７Ｃ】
0005500756.tif 000010
【図８Ａ】
0005500756.tif 000011
【図８Ｂ】
0005500756.tif 000012
【図８Ｃ】
0005500756.tif 000013
【図９】
0005500756.tif 000014
【図１０】
0005500756.tif 000015
【図１１Ａ】
0005500756.tif 000016
【図１１Ｂ】
0005500756.tif 000017
【図１１Ｃ】
0005500756.tif 000018
【図１２Ａ】
0005500756.tif 000019
【図１２Ｂ】
0005500756.tif 000020
【図１２Ｃ】
0005500756.tif 000021