(57)【特許請求の範囲】
【請求項１】
無線部と、
前記無線部に接続された信号処理部と
を具備し、
前記無線部は、受信無線信号に基づいて受信ベースバンド信号を生成し、
前記信号処理部は、処理回路を備え、
前記処理回路は、
前記受信ベースバンド信号に基づいて受信データを生成する受信処理を行い、
前記受信処理に関係しない情報処理を行い、
前記受信処理は、前記受信ベースバンド信号の復号化処理、誤り訂正処理及び識別情報除去処理を含み、
前記信号処理部は、
前記受信処理及び前記情報処理の両方で発生する熱を放熱する第１放熱構造を備える
情報処理端末。
【請求項２】
前記無線部は、
前記無線部で発生する熱を放熱する第２放熱構造を備える
請求項１に記載の情報処理端末。
【請求項３】
前記第２放熱構造は、前記第１放熱構造により放熱される熱の放熱には用いられない
請求項２に記載の情報処理端末。
【請求項４】
前記受信処理は、フーリエ変換処理及びデジタル波形処理のうちの少なくとも一つである
請求項２又は３に記載の情報処理端末。
【請求項５】
前記処理回路は、
送信データに基づいて送信ベースバンド信号を生成する、前記受信処理に対応した送信処理を行い、
前記無線部は、
前記送信ベースバンド信号に基づいて送信無線信号を生成し、
前記第１放熱構造は、
前記送信処理で発生する熱を放熱する
請求項２乃至４のいずれか一項に記載の情報処理端末。
【請求項６】
前記送信処理は、誤り訂正用冗長情報付加処理、符号化処理、識別情報付加処理、逆フーリエ変換処理及びデジタル波形処理のうちの少なくとも一つである
請求項５に記載の情報処理端末。
【請求項７】
前記処理回路は、通信の相手側の送信電力の制御を行う
請求項５又は６に記載の情報処理端末。
【請求項８】
前記処理回路は、誤り訂正方式又は符号化方式を動的に選択する
請求項１乃至７のいずれか一項に記載の情報処理端末。
【請求項９】
前記情報処理は、応用プログラムの実行による処理である
請求項１乃至８のいずれか一項に記載の情報処理端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送受信装置である通信装置と情報処理端末とを複合した情報処理端末システムとその送受信方法に関する。
【背景技術】
【０００２】
情報処理端末を用いたネットワークへの接続が盛んに行われている。これに伴い、近年では、無線を用いてネットワークへ接続する通信方式が開発されている（特許文献１〜５参照）。
【０００３】
上記の通信方式として、特に、無線を用いてネットワークへ接続する通信装置は、マイクロプロセッサーが内蔵された情報処理端末との親和性がよく、情報処理端末の一部として組み込まれる場合が多い。したがって、無線インターフェースに要求される条件として、一般の通信装置に要求される条件に加え、情報処理端末に求められる条件を満たす必要がある。具体的には、小型であること、低消費電力であること、発熱が小さいことである。一方、伝送容量の更なる大容量化が求められている。
【０００４】
第１従来例の情報処理端末システムとして特開２００２−６４３９９号公報に「ソフトウェア無線装置」が記載されている。この第１従来例の情報処理端末システムは、信号処理部（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、アンテナ制御部、ＲＦ／ＩＦ部、Ｄ／Ａ変換器、Ａ／Ｄ変換器を具備する。
この例では、信号処理部（ＣＰＵ）は、専ら通信機能ブロックを制御する目的で設けられており、情報処理端末の本来の使用目的とされる一般的な情報処理（例えば表計算や文書作成など通信以外の処理）を行う目的で情報処理端末システムに搭載されている訳ではない。このため、第１従来例の情報処理端末システムでは、信号処理部（ＣＰＵ）がアンテナ制御部、ＲＦ／ＩＦ部、Ｄ／Ａ変換器、Ａ／Ｄ変換器等と専用の信号線で密に接続されており、それらを容易に取り外せる構造になっていない。
しかし、ネットワークに接続しないときには通信装置の機能は使用しないのであるから、情報処理端末システムを情報処理端末として利用するときの携帯性を損ねないためには、オプションとして通信装置を容易に着脱できる構造であることが望ましい。
【０００５】
図１は、第２従来例の情報処理端末システムとしてマイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。第２従来例の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部１７と、マイクロプロセッサー信号処理部１８とを具備する。アンテナ５１とマイクロ波送受信部１７とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部１８は、情報処理端末である。
マイクロ波送受信部１７は、受信時に、アンテナ５１を介して受信した、変調波である受信高周波信号｛受信ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号｝を復調し受信データに変換してマイクロプロセッサー信号処理部１８に出力する。マイクロ波送受信部１７は、送信時に、マイクロプロセッサー信号処理部１８からの送信データを、変調波である送信高周波信号（送信ＲＦ信号）に変換してアンテナ５１を介して送信する。
【０００６】
このマイクロ波送受信部１７は、高周波処理部２１、変復調処理部８９を備えている。
高周波処理部２１は、受信時に、アンテナ５１を介して受信した受信ＲＦ信号を復調し受信中間周波信号｛受信ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号｝に変換して変復調処理部８９に出力する。高周波処理部２１は、送信時に、変復調処理部８９からの送信ＩＦ信号を送信ＲＦ信号に変換してアンテナ５１を介して送信する。
変復調処理部８９は、受信時に、高周波処理部２１からの受信ＩＦ信号を受信データに変換してマイクロプロセッサー信号処理部１８に出力する。変復調処理部８９は、送信時に、マイクロプロセッサー信号処理部１８からの送信データを送信ＩＦ信号に変換して高周波処理部２１に出力する。
【０００７】
高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、５６、６０、６２、周波数変換器（ＣＯＮＶ）５５、６１、局部発振器（ＯＳＣ）５７、５８、電力増幅器（ＰＡ）５９を備えている。
デュープレクサー（ＤＵＰ）５２は、受信信号帯域通過フィルター（図示しない）、送信信号帯域通過フィルター（図示しない）を備えている。
局部発振器（ＯＳＣ）５７、５８は、局部発振信号を生成する。
【０００８】
変復調処理部８９は、復調器（ＤＥＭ）７０、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、クロック発生器（ＣＬＯＣＫ  ＧＥＮ）２７、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）７３を備えている。
復調器（ＤＥＭ）７０は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。
マイクロ波送受信部インターフェース７３は、受信データバッファ回路（図示しない）、送信データバッファ回路（図示しない）、識別情報処理回路（図示しない）、タイミング調整回路（図示しない）を備えている。
【０００９】
マイクロプロセッサー信号処理部１８は、クロック発生器（ＣＬＯＣＫ  ＧＥＮ）３０、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）７４、ＣＰＵであるマイクロプロセッサー信号処理回路７５を備えている。
クロック発生器３０は、基準クロックを生成してマイクロプロセッサー信号処理部インターフェース７４、マイクロプロセッサー信号処理回路（ＣＰＵ）７５に出力し、マイクロプロセッサー信号処理部インターフェース７４は、この基準クロックに同期したバスクロック信号をマイクロ波送受信部インターフェース７３に出力する。
マイクロプロセッサー信号処理部インターフェース７４は、受信データバッファ回路（図示しない）、送信データバッファ回路（図示しない）、タイミング調整回路（図示しない）を備えている。
マイクロプロセッサー信号処理回路（ＣＰＵ）７５は、マイクロプロセッサー（図示しない）、メモリ（図示しない）、入出力装置（図示しない）等を含み、そのメモリには、複数のプログラム（図示しない）が記憶されている。
【００１０】
マイクロプロセッサー信号処理回路（ＣＰＵ）７５は、メモリに記憶された複数のプログラムのうちの一般プログラム（例えば表計算プログラムや文書作成プログラム）（図示しない）により、一般的な情報処理（通信機能以外の処理）を行う。第２従来例の情報処理端末システムは、マイクロ波送受信部１７を着脱できる構造である。一般的な情報処理を行う場合、マイクロ波送受信部１７の機能が使用されない。このため、ユーザは、マイクロ波送受信部１７とマイクロプロセッサー信号処理部１８とを分離して、マイクロプロセッサー信号処理部１８の機能のみで第２従来例の情報処理端末システムを情報処理端末として使用できる。
【００１１】
次に、第２従来例の情報処理端末システムが信号を受信したときの動作を説明する。
【００１２】
デュープレクサー（ＤＵＰ）５２の受信信号帯域通過フィルターには、受信ＲＦ信号の周波数帯域が設定されている。その受信信号帯域通過フィルターは、アンテナ５１により受信された受信ＲＦ信号のみを抽出し、低雑音増幅器（ＬＮＡ）５３に出力する。直交振幅変調信号（ＱＡＭ変調信号）の場合、受信ＲＦ信号は、シンボル周波数（受信シンボル周波数）を有する受信アナログベースバンド信号（受信アナログＢＢ信号）を同相搬送波と同相搬送波から９０°位相をずらした直交搬送波とで直交変調して生成された、搬送波周波数を有する信号である。
【００１３】
低雑音増幅器（ＬＮＡ）５３は、デュープレクサー（ＤＵＰ）５２からの受信ＲＦ信号を、復調器（ＤＥＭ）７０が信号処理を行うために十分なレベルまで増幅して、帯域通過フィルター（ＢＰＦ）５４を介して周波数変換器（ＣＯＮＶ）５５に出力する。低雑音増幅器（ＬＮＡ）５３からの受信ＲＦ信号は、帯域通過フィルター（ＢＰＦ）５４に設定された搬送波周波数帯域以外の不要の周波数成分が除去される。
周波数変換器（ＣＯＮＶ）５５は、不要の周波数成分が除去された受信ＲＦ信号を、局部発振器（ＯＳＣ）５７により生成された局部発振信号を混合し受信中間周波信号（受信ＩＦ信号）に変換して、帯域通過フィルター（ＢＰＦ）５６を介して変復調処理部８９に出力する。周波数変換器（ＣＯＮＶ）５５からの受信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）５６に設定された搬送波周波数帯域が選択される。
【００１４】
復調器（ＤＥＭ）７０は、帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号を受信アナログベースバンド信号（受信アナログＢＢ信号）に変換する。ＱＡＭ変調信号の場合、復調器（ＤＥＭ）７０は、受信ＩＦ信号の搬送波を再生し同期検波を行う。すなわち、復調器（ＤＥＭ）７０の搬送波再生回路は、受信ＩＦ信号から同相搬送波と直交搬送波とを生成（再生）する。復調器（ＤＥＭ）７０は、ＱＡＭ変調波（同相搬送波と直交搬送波）に同期検波を行うことによって受信アナログＢＢ信号としてアナログ同相成分信号（アナログＩ信号）、アナログ直交成分信号（アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）７０の受信シンボルクロック再生回路は、この受信ＩＦ信号に重畳されて、受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、マイクロ波送受信部インターフェース７３に出力する。
【００１５】
Ａ／Ｄ変換器２４−１、２４−２は、受信シンボルクロックに同期したサンプリング周波数で復調器（ＤＥＭ）７０からのアナログＩ信号、アナログＱ信号をサンプリングし、サンプリング時のアナログＩ信号、アナログＱ信号が示す搬送波の振幅に対応したデジタル同相成分信号（デジタルＩ信号）、デジタル直交成分信号（デジタルＱ信号）を受信デジタルベースバンド信号（受信デジタルＢＢ信号）として生成（変換）して復号器（ＤＥＣ）７１に出力する。
復号器（ＤＥＣ）７１は、受信シンボルクロックに同期して、受信デジタルＢＢ信号であるデジタルＩ信号、デジタルＱ信号に誤り訂正、復号化の処理を施し、マイクロ波送受信部インターフェース７３に出力する。
【００１６】
マイクロ波送受信部インターフェース７３の識別情報処理回路は、復号器（ＤＥＣ）７１からの受信デジタルＢＢ信号を入力し、それに無線区間での信号識別用情報の除去処理（識別情報除去処理）を施した受信データを生成して、その受信データバッファ回路に蓄える。マイクロ波送受信部インターフェース７３の入出力は非同期である。このため、そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信データをマイクロプロセッサー信号処理部１８に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース７３は、マイクロプロセッサー信号処理部１８からのバスクロックに同期して、その受信データをマイクロプロセッサー信号処理部１８に出力する。
【００１７】
マイクロプロセッサー信号処理部１８のマイクロプロセッサー信号処理部インターフェース７４は、クロック発生器３０からの基準クロックに同期して、マイクロ波送受信部１７（マイクロ波送受信部インターフェース７３）からの受信データを、その受信データバッファ回路に蓄える。マイクロプロセッサー信号処理部インターフェース７４の入出力は非同期である。このため、そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信データをマイクロプロセッサー信号処理回路（ＣＰＵ）７５に出力するタイミングを調整するタイミング調整処理を行う。マイクロプロセッサー信号処理部インターフェース７４は、クロック発生器３０からの基準クロックに同期して、その受信データをマイクロプロセッサー信号処理回路（ＣＰＵ）７５に出力する。
【００１８】
マイクロプロセッサー信号処理回路（ＣＰＵ）７５は、メモリに記憶された複数のプログラムのうちの応用プログラム（例えば電子メール処理プログラムなど）（図示しない）を実行する。
マイクロプロセッサー信号処理回路（ＣＰＵ）７５は、その応用プログラム（例えば電子メール処理プログラムなど）により、クロック発生器３０からの基準クロックに同期して、マイクロプロセッサー信号処理部インターフェース７４からの受信データを処理する。
【００１９】
次に、第２従来例の情報処理端末システムが信号を送信するときの動作を説明する。
【００２０】
マイクロプロセッサー信号処理回路（ＣＰＵ）７５は、応用プログラムによって生成された送信データを、クロック発生器３０からの基準クロックに同期してマイクロプロセッサー信号処理部インターフェース７４に出力する。
【００２１】
マイクロプロセッサー信号処理部インターフェース７４は、クロック発生器３０からの基準クロックに同期して、マイクロプロセッサー信号処理回路（ＣＰＵ）７５からの送信データを、その送信データバッファ回路に蓄える。マイクロプロセッサー信号処理部インターフェース７４の入出力は非同期であるため、そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信データをマイクロ波送受信部１７（マイクロ波送受信部インターフェース７３）に出力するタイミングを調整するタイミング調整処理を行う。マイクロプロセッサー信号処理部インターフェース７４は、クロック発生器３０からの基準クロックに同期して、その送信データをマイクロ波送受信部インターフェース７３に出力する。
【００２２】
クロック発生器２７は、送信シンボル周波数を有する送信シンボルクロックを生成してＤ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３に出力する。
【００２３】
マイクロ波送受信部インターフェース７３は、マイクロプロセッサー信号処理部インターフェース７４からのバスクロックに同期して、マイクロプロセッサー信号処理部１８からの送信データを、その送信データバッファ回路に蓄える。マイクロ波送受信部インターフェース７３の入出力は非同期であるため、そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信データを符号器（ＥＮＣ）７２に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース７３の識別情報処理回路は、クロック発生器２７からの送信シンボルクロックに同期して、送信データに無線区間での信号識別用情報の付加処理（識別情報付加処理）を施して符号器（ＥＮＣ）７２に出力する。
【００２４】
符号器（ＥＮＣ）７２は、クロック発生器２７からの送信シンボルクロックに同期して、マイクロ波送受信部インターフェース７３からの送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施し、送信デジタルベースバンド信号（送信デジタルＢＢ信号）としてデジタルＩ信号、デジタルＱ信号を生成してＤ／Ａ変換器２５−１、２５−２に出力する。
Ｄ／Ａ変換器２５−１、２５−２は、クロック発生器２７からの送信シンボルクロックに同期して、デジタルＩ信号、デジタルＱ信号を送信アナログベースバンド信号（送信アナログＢＢ信号）として、搬送波の振幅を示すアナログＩ信号、アナログＱ信号に変換して変調器（ＭＯＤ）２３に出力する。
変調器（ＭＯＤ）２３は、送信アナログベースバンド信号（送信アナログＢＢ信号）であるアナログＩ信号、アナログＱ信号を同相搬送波と直交搬送波とで直交変調して送信中間周波信号（送信ＩＦ信号）を生成し、帯域通過フィルター（ＢＰＦ）６２を介して周波数変換器（ＣＯＮＶ）６１に出力する。このとき、送信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）６２に設定された搬送波周波数帯域に制限される。
周波数変換器（ＣＯＮＶ）６１は、帯域通過フィルター（ＢＰＦ）６２からの送信ＩＦ信号を、局部発振器（ＯＳＣ）５８により生成された局部発振信号と混合して送信高周波信号（送信ＲＦ信号）に変換して、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。周波数変換器（ＣＯＮＶ）６１からの送信ＲＦ信号は、帯域通過フィルター（ＢＰＦ）６０に設定された搬送波周波数帯域以外の不要の周波数成分が除去される。
電力増幅器（ＰＡ）５９は、送信ＲＦ信号を送信するために必要な電力まで送信電力を増幅し、その送信ＲＦ信号をデュープレクサー（ＤＵＰ）５２に出力する。
デュープレクサー（ＤＵＰ）５２の送信信号帯域通過フィルターには、送信ＲＦ信号の周波数帯域が設定されている。その送信信号帯域通過フィルターは、電力増幅器（ＰＡ）５９からの送信ＲＦ信号のみを抽出し、アンテナ５１を介してネットワークに送信する。
【００２５】
マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４間のデータの伝送は、クロック発生器３０により生成された基準クロックに同期して行われる。この基準クロックは、復調器（ＤＥＭ）７０により生成される受信シンボルクロックと、クロック発生器２７により生成される送信シンボルクロックとは非同期である。このデータ伝送方式の具体例として、Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔｓ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  ｂｕｓ（ＰＣＩ  ｂｕｓ）、Ｃａｒｄ  ｂｕｓなどが挙げられる。
【００２６】
しかしながら、第２従来例の情報処理端末システムには、以下の問題点がある。
【００２７】
第２従来例の情報処理端末システムでは、マイクロ波送受信部１７における復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路で、誤り訂正処理、符号・複合化処理、識別情報付加・除去処理等を行っている。このため、第２従来例の情報処理端末システムでは、このような処理を行う回路をマイクロ波送受信部１７に内蔵する分、情報処理端末システムが大型化してしまう。
第２従来例の情報処理端末システムでは、タイミング調整処理に伴う受信データバッファ回路、送信データバッファ回路、タイミング調整回路が必要である。このため、第２従来例の情報処理端末システムでは、タイミング調整処理を行う回路をマイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）に内蔵する分、情報処理端末システムが大型化してしまう。
小型化を実現できる情報処理端末システムが望まれる。
【００２８】
第２従来例の情報処理端末システムでは、マイクロ波送受信部１７に復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路を内蔵している。このため、第２従来例の情報処理端末システムでは、このような処理を行う回路によって電力を余計に消費してしまう。消費電力は、一般に信号処理クロック周波数（受信シンボルクロック、送信シンボルクロック）に比例する。したがって、信号容量の増加に伴ってマイクロプロセッサー信号処理回路（ＣＰＵ）７５の動作周波数を高くすると消費電力が増加する。
第２従来例の情報処理端末システムでは、タイミング調整処理を行うために、マイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵している。このため、第２従来例の情報処理端末システムでは、タイミング調整処理を行う回路によって電力を余計に消費してしまう。
低消費電力を実現できる情報処理端末システムが望まれる。
【００２９】
第２従来例の情報処理端末システムでは、マイクロ波送受信部１７に復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路を内蔵している。このため、第２従来例の情報処理端末システムでは、信号の送受信（入出力）に伴って発熱する発熱量が、このような処理を行う回路によって余計に増加する。信号容量の増加に伴ってマイクロプロセッサー信号処理回路（ＣＰＵ）７５の動作周波数を高くすると消費電力とともに発熱量が増加する。伝送容量の大容量化のために信号処理クロック周波数を高くすると復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の消費電力が増加し、発熱量が増加する要因になる。
第２従来例の情報処理端末システムでは、タイミング調整処理を行うために、マイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵している。このため、第２従来例の情報処理端末システムでは、信号の送受信（入出力）に伴って発熱する発熱量が、タイミング調整処理を行う回路によって余計に増加する。
低発熱化を実現できる情報処理端末システムが望まれる。
【００３０】
マイクロ波送受信部１７がカード状のような形状の場合、マイクロ波送受信部１７の発熱を放熱するための条件が通常より厳しく設定される。したがって、マイクロ波送受信部１７の発熱を充分放熱できる構造に製造するための製造コストが発生する。
第２従来例の情報処理端末システムでは、タイミング調整処理を行うために、マイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵している。このため、第２従来例の情報処理端末システムでは、タイミング調整処理を行う回路を製造するための製造コストが余計にかかる。
低コスト化を実現できる情報処理端末システムが望まれる。
【００３１】
第２従来例の情報処理端末システムでは、タイミング調整処理により、伝達遅延が生じてしまい、スループットの低下を起こしてしまう可能性がある。この問題は、マイクロ波送受信部１７（マイクロ波送受信部インターフェース７３）とマイクロプロセッサー信号処理部１８（マイクロプロセッサー信号処理部インターフェース７４）とを接続する部分の信号容量が増大するにつれて顕著になる。
スループットの低下を防止する情報処理端末システムが望まれる。
【先行技術文献】
【特許文献】
【００３２】
【特許文献１】特開２００２−０６４３９９号公報
【特許文献２】特開２００１−０４４８８２号公報
【特許文献３】特開２０００−０９２１４２号公報
【特許文献４】特開２０００−１５１５５３号公報
【特許文献５】特開２００２−０６４８４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００３３】
したがって、本発明の目的は、利用性が向上する情報処理端末システムを提供することにある。
本発明の他の目的は、小型化を実現できる情報処理端末システムを提供することにある。
本発明の更に他の目的は、低消費電力を実現できる情報処理端末システムを提供することにある。
本発明の更に他の目的は、低発熱化を実現できる情報処理端末システムを提供することにある。
本発明の更に他の目的は、低コスト化を実現できる情報処理端末システムを提供することにある。
本発明の更に他の目的は、スループットの低下を防止する情報処理端末システムを提供することにある。
【課題を解決するための手段】
【００３４】
したがって、上記課題を解決するために本発明の情報処理端末システムは、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタル信号に変換してその情報処理端末に出力し、その情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。そのベースバンド処理部とその情報処理端末とは、クロックにより同期して動作する。その受信デジタル信号は、受信データを含む。その送信デジタル信号は、送信データを含む。
【００３５】
上記の情報処理端末システムにおいて、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換する。
【００３６】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
【００３７】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロック発生器に出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックに基づいて２次受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その２次受信シンボルクロックは、その受信シンボルクロックに同期し、その受信シンボルクロックの周波数とは異なる周波数を有する。
【００３８】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとそのクロック発生器とに出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックを１次クロックとして入力し、その１次クロックに同期した２次クロックを生成してそのクロックとしてその制御部に出力し、その１次クロックが入力されない場合、自走発振によりその２次クロックを生成してそのクロックとしてその制御部に出力する。
【００３９】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その送受信処理部は、周波数を有する基準信号を生成してそのクロック発生器に出力する。そのクロック発生器は、その送受信処理部からのその基準信号に基づいて、その受信変調波信号の搬送波を再生してその復調部に出力すると共に受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その受信シンボルクロックは、その基準信号に同期する。その復調部とそのベースバンド処理部とそのインターフェースとその制御部とはその受信シンボルクロックにより同期して動作する。
【００４０】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
【００４１】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
【００４２】
上記の情報処理端末システムにおいて、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信データに変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信データを送信アナログベースバンド信号に変換する。
【００４３】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
【００４４】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロック発生器に出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックに基づいて２次受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その２次受信シンボルクロックは、その受信シンボルクロックに同期し、その受信シンボルクロックの周波数とは異なる周波数を有する。
【００４５】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとそのクロック発生器とに出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックを１次クロックとして入力し、その１次クロックに同期した２次クロックを生成してそのクロックとしてその制御部に出力し、その１次クロックが入力されない場合、自走発振によりその２次クロックを生成してそのクロックとしてその制御部に出力する。
【００４６】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その送受信処理部は、周波数を有する基準信号を生成してそのクロック発生器に出力する。そのクロック発生器は、その送受信処理部からのその基準信号に基づいて、その受信変調波信号の搬送波を再生してその復調部に出力すると共に受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その受信シンボルクロックは、その基準信号に同期する。その復調部とそのベースバンド処理部とそのインターフェースとその制御部とはその受信シンボルクロックにより同期して動作する。
【００４７】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
【００４８】
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
【００４９】
上記課題を解決するために本発明の情報処理端末システムは、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、その情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、送信データをその送信デジタルベースバンド信号に変換する。
【００５０】
上記課題を解決するために本発明の情報処理端末の送受信方法は、着脱可能な送受信装置が装着された情報処理端末の送受信方法である。（ａ）その送受信装置において、そのネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、（ｂ）その送受信装置において、その受信アナログベースバンド信号をクロックに同期して受信データを含む受信デジタル信号に変換するステップと、（ｃ）その情報処理端末において、その受信デジタル信号をそのクロックに同期して受信するステップと、（ｄ）その情報処理端末において、送信データを含む送信デジタル信号をそのクロックに同期して送信するステップと、（ｅ）その送受信装置において、その送信デジタル信号をそのクロックに同期して送信アナログベースバンド信号に変換するステップと、（ｆ）その送受信装置において、その送信アナログベースバンド信号を送信変調波信号に変換するステップと、（ｇ）その送受信装置において、その変換された送信変調波信号をそのネットワークに送出するステップとを有する。
【００５１】
上記の情報処理端末の送受信方法において、その（ｂ）ステップは、（ｂ１）その送受信装置において、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換するステップを備える。その（ｃ）ステップは、（ｃ１）その情報処理端末において、その受信デジタルベースバンド信号をその受信データに変換するステップを備える。その（ｄ）ステップは、（ｄ１）その情報処理端末において、その送信データをその送信デジタル信号としての送信デジタルベースバンド信号に変換するステップを備える。その（ｅ）ステップは、（ｅ１）その送受信装置において、その送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換するステップを備える。
【００５２】
上記の情報処理端末の送受信方法において、その（ｂ）ステップは、（ｂ２）その送受信装置において、その受信アナログベースバンド信号をその受信デジタル信号としてのその受信データに変換するステップを備える。その（ｃ）ステップは、（ｃ２）その情報処理端末において、その受信データを受信するステップを備える。その（ｄ）ステップは、（ｄ２）その情報処理端末において、その送信デジタル信号としてのその送信データをその送受信装置に出力するステップを備える。その（ｅ）ステップは、（ｅ２）その送受信装置において、その送信データを送信アナログベースバンド信号に変換するステップを備える。
【００５３】
上記課題を解決するために本発明の情報処理端末の送受信方法は、着脱可能な送受信装置が装着された情報処理端末の送受信方法である。（ｈ）その送受信装置において、そのネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、（ｉ）その送受信装置において、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換するステップと、（ｊ）その情報処理端末において、その受信デジタルベースバンド信号を受信データに変換するステップと、（ｋ）その情報処理端末において、送信データをその送信デジタルベースバンド信号に変換するステップと、（ｌ）その送受信装置において、その送信デジタルベースバンド信号を送信アナログベースバンド信号に変換するステップと、（ｍ）その送受信装置において、その送信アナログベースバンド信号を送信変調波信号に変換するステップと、（ｎ）その送受信装置において、その送信変調波信号をそのネットワークに送出するステップとを有する。
【００５４】
上記課題を解決するために本発明の送受信装置は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタル信号に変換してその情報処理端末に出力し、その情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。そのベースバンド処理部とその情報処理端末とは、クロックにより同期して動作する。その受信デジタル信号は、受信データを含み、その送信デジタル信号は、送信データを含む。
【００５５】
上記の送受信装置において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換する。
【００５６】
上記の送受信装置において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信データに変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信データを送信アナログベースバンド信号に変換する。
【００５７】
上記課題を解決するために本発明の情報処理端末は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタル信号に変換してその情報処理端末に出力し、その情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。そのベースバンド処理部とその情報処理端末とは、クロックにより同期して動作する。その受信デジタル信号は、受信データを含み、その送信デジタル信号は、送信データを含む。
【００５８】
上記の情報処理端末において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換する。
【００５９】
上記の情報処理端末において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信データに変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信データを送信アナログベースバンド信号に変換する。
【００６０】
上記課題を解決するために本発明の送受信装置は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、そのネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、その情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、送信データをその送信デジタルベースバンド信号に変換する。
【００６１】
上記課題を解決するために本発明の情報処理端末は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、そのネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、その情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、送信データをその送信デジタルベースバンド信号に変換する。
【発明の効果】
【００６２】
本発明の第１実施形態、第２実施形態の情報処理端末システムによれば、小型化を実現できる。
本発明の第１実施形態、第２実施形態の情報処理端末システムによれば、低消費電力を実現できる。
本発明の第１実施形態、第２実施形態の情報処理端末システムによれば、低発熱化を実現できる。
本発明の第１実施形態、第２実施形態の情報処理端末システムによれば、低コスト化を実現できる。
本発明の第２実施形態の情報処理端末システムによれば、スループットの低下を防止する。
本発明の第１実施形態、第２実施形態の情報処理端末システムによれば、利用性（携帯性、経済性）が向上する。
本発明の第３実施形態の情報処理端末システムによれば、第１実施形態の効果に加えて、第２実施形態の効果も実現する。
本発明の第４実施形態の情報処理端末システムによれば、第３実施形態の効果に加えて、受信シンボルクロックに同期したシンボルクロックを、そのシンボルクロックの受け側の用途に合わせて変更できる。
本発明の第５実施形態の情報処理端末システムによれば、第３実施形態の効果に加えて、受信シンボルクロックがマイクロ波送受信部からマイクロプロセッサー信号処理部に出力されない状況でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路（ＣＰＵ）が常に動作する。
本発明の第６実施形態の情報処理端末システムによれば、第４実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化でき、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。
本発明の第７実施形態の情報処理端末システムによれば、第４実施形態の効果に加えて、受信シンボルクロック再生回路が不要になる。
本発明の第８実施形態の情報処理端末システムによれば、第７実施形態の効果に加えて、マイクロ波送受信部とマイクロプロセッサー信号処理部とが何らかの理由で分離された場合でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路（ＣＰＵ）が常に動作する。
【図面の簡単な説明】
【００６３】
【図１】図１は、第２従来例の情報処理端末システムの構成を示す。
【図２】図２は、本発明の第１実施形態の情報処理端末システムの構成を示す。
【図３】図３は、本発明の第２実施形態の情報処理端末システムの構成を示す。
【図４】図４は、本発明の第３実施形態の情報処理端末システムの構成を示す。
【図５】図５は、本発明の第４実施形態の情報処理端末システムの構成を示す。
【図６】図６は、本発明の第５実施形態の情報処理端末システムの構成を示す。
【図７】図７は、本発明の第６実施形態の情報処理端末システムの構成を示す。
【図８】図８は、本発明の第７実施形態の情報処理端末システムの構成を示す。
【図９】図９は、本発明の第８実施形態の情報処理端末システムの構成を示す。
【図１０】図１０は、本発明の第１実施形態の情報処理端末システムの変形例を示す。
【図１１】図１１は、本発明の第２実施形態の情報処理端末システムの変形例を示す。
【図１２】図１２は、本発明の第３実施形態の情報処理端末システムの変形例を示す。
【図１３】図１３は、本発明の第４実施形態の情報処理端末システムの変形例を示す。
【図１４】図１４は、本発明の第５実施形態の情報処理端末システムの変形例を示す。
【図１５】図１５は、本発明の第６実施形態の情報処理端末システムの変形例を示す。
【図１６】図１６は、本発明の第７実施形態の情報処理端末システムの変形例を示す。
【図１７】図１７は、本発明の第８実施形態の情報処理端末システムの変形例を示す。
【図１８】図１８は、本発明の第４’実施形態の情報処理端末システムとして、第４実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用した情報処理端末システムの構成を示す。
【図１９】図１９は、本発明の第５’実施形態の情報処理端末システムとして、第５実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用した情報処理端末システムの構成を示す。
【図２０】図２０は、本発明の第６’実施形態の情報処理端末システムとして、第６実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用した情報処理端末システムの構成を示す。
【図２１】図２１は、本発明の第７’実施形態の情報処理端末システムとして、第７実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用した情報処理端末システムの構成を示す。
【図２２】図２２は、本発明の第８’実施形態の情報処理端末システムとして、第８実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用した情報処理端末システムの構成を示す。
【図２３】図２３は、本発明の第４’実施形態の情報処理端末システムの変形例を示す。
【図２４】図２４は、本発明の第５’実施形態の情報処理端末システムの変形例を示す。
【図２５】図２５は、本発明の第６’実施形態の情報処理端末システムの変形例を示す。
【図２６】図２６は、本発明の第７’実施形態の情報処理端末システムの変形例を示す。
【図２７】図２７は、本発明の第８’実施形態の情報処理端末システムの変形例を示す。
【発明を実施するための形態】
【００６４】
添付図面を参照して、本発明による情報処理端末システムの実施の形態を以下に説明する。
【００６５】
（第１実施形態）
図２は、本発明の第１実施形態の情報処理端末システムとしてマイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第１実施形態の情報処理端末システムでは、小型化、低発熱化、低コスト化を実現し、利用性（携帯性、経済性）が向上する。
第１実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部１と、マイクロプロセッサー信号処理部２とを具備する。アンテナ５１とマイクロ波送受信部１とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部２は、情報処理端末である。情報処理端末としては、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、携帯コンピュータが該当する。
マイクロ波送受信部１は、受信時に、アンテナ５１を介して受信した、変調波である受信高周波信号｛受信ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号｝を復調し受信デジタルベースバンド信号（受信デジタルＢＢ信号）に変換してマイクロプロセッサー信号処理部２に出力する。マイクロ波送受信部１は、送信時に、マイクロプロセッサー信号処理部２からの送信デジタルベースバンド信号（送信デジタルＢＢ信号）を、変調波である送信高周波信号（送信ＲＦ信号）に変換してアンテナ５１を介して送信する。
【００６６】
このマイクロ波送受信部１は、高周波処理部２１、変復調処理部８１を備えている。この高周波処理部２１は、第２従来例の高周波処理部２１と同じである（図１参照）。
高周波処理部２１は、受信時に、アンテナ５１を介して受信した受信ＲＦ信号を復調し受信中間周波信号｛受信ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号｝に変換して変復調処理部８１に出力する。高周波処理部２１は、送信時に、変復調処理部８１からの送信ＩＦ信号を送信ＲＦ信号に変換してアンテナ５１を介して送信する。
変復調処理部８１は、受信時に、高周波処理部２１からの受信変調波信号である受信ＩＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部２に出力する。変復調処理部８１は、送信時に、マイクロプロセッサー信号処理部２からの送信デジタルＢＢ信号を送信変調波信号である送信ＩＦ信号に変換して高周波処理部２１に出力する。
【００６７】
高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、５６、６０、６２、周波数変換器（ＣＯＮＶ）５５、６１、局部発振器（ＯＳＣ）５７、５８、電力増幅器（ＰＡ）５９を備えている。
デュープレクサー（ＤＵＰ）５２は、受信信号帯域通過フィルター（図示しない）、送信信号帯域通過フィルター（図示しない）を備えている。
【００６８】
変復調処理部８１は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、クロック発生器（ＣＬＯＣＫ  ＧＥＮ）２７、マイクロ波送受信部インターフェース（Ｉ／Ｆ）２８を備えている。
復調器（ＤＥＭ）２２は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。
マイクロ波送受信部インターフェース２８は、受信データバッファ回路（図示しない）、送信データバッファ回路（図示しない）、変換回路（図示しない）、タイミング調整回路（図示しない）を備えている。
【００６９】
マイクロプロセッサー信号処理部２は、クロック発生器（ＣＬＯＣＫ  ＧＥＮ）３０、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）２９、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）であるマイクロプロセッサー信号処理回路２６を備えている。
クロック発生器３０は、基準クロックを生成してマイクロプロセッサー信号処理部インターフェース２９、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
マイクロプロセッサー信号処理部インターフェース２９は、この基準クロックに同期したバスクロック信号を生成してマイクロ波送受信部インターフェース２８に出力する。マイクロプロセッサー信号処理部インターフェース２９は、受信データバッファ回路（図示しない）、送信データバッファ回路（図示しない）、変換回路（図示しない）、タイミング調整回路（図示しない）を備えている。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、マイクロプロセッサー（図示しない）、メモリ（図示しない）、入出力装置（図示しない）等を含み、そのメモリには、複数のプログラム（図示しない）が記憶されている。
第１実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部２からマイクロ波送受信部１を着脱できる構造である。マイクロ波送受信部１とマイクロプロセッサー信号処理部２とが分離されているときでも、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３０からの基準クロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム（図示しない）を実行することができ、前記の一般的な情報処理（情報処理端末の機能のみが使用される処理）を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部２の機能のみでも第１実施形態の情報処理端末システムを情報処理端末として使用できる。
【００７０】
まず、高周波処理部２１について説明する。
【００７１】
デュープレクサー（ＤＵＰ）５２の受信信号帯域通過フィルターには、受信ＲＦ信号の周波数帯域が設定されている。その受信信号帯域通過フィルターは、アンテナ５１により受信された受信ＲＦ信号のみを抽出し、低雑音増幅器（ＬＮＡ）５３に出力する。直交振幅変調信号（ＱＡＭ変調信号）の場合、受信ＲＦ信号は、シンボル周波数（受信シンボル周波数）を有する受信デジタルＢＢ信号を同相搬送波と同相搬送波から９０°位相をずらした直交搬送波とで直交変調して生成された、搬送波周波数を有する信号である。
デュープレクサー（ＤＵＰ）５２の送信信号帯域通過フィルターには、送信ＲＦ信号の周波数帯域が設定されている。その送信信号帯域通過フィルターは、電力増幅器（ＰＡ）５９からの送信ＲＦ信号のみを抽出し、アンテナ５１を介してネットワークに送信する。
【００７２】
低雑音増幅器（ＬＮＡ）５３は、デュープレクサー（ＤＵＰ）５２からの受信ＲＦ信号を、復調器（ＤＥＭ）２２が信号処理を行うために十分なレベルまで増幅して、帯域通過フィルター（ＢＰＦ）５４を介して周波数変換器（ＣＯＮＶ）５５に出力する。低雑音増幅器（ＬＮＡ）５３からの受信ＲＦ信号は、帯域通過フィルター（ＢＰＦ）５４に設定された搬送波周波数帯域以外の不要の周波数成分が除去される。
局部発振器（ＯＳＣ）５７は、局部発振信号を生成する。
周波数変換器（ＣＯＮＶ）５５は、不要の周波数成分が除去された受信ＲＦ信号を、局部発振器（ＯＳＣ）５７により生成された局部発振信号と混合して受信中間周波信号（受信ＩＦ信号）に変換し、帯域通過フィルター（ＢＰＦ）５６を介して変復調処理部８１に出力する。周波数変換器（ＣＯＮＶ）５５からの受信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）５６にて設定された搬送波周波数帯域が選択される。
【００７３】
変復調処理部８１からの送信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）６２を介して周波数変換器（ＣＯＮＶ）６１に出力され、帯域通過フィルター（ＢＰＦ）６２にて設定された搬送波周波数帯域が選択される。
局部発振器（ＯＳＣ）５８は、局部発振信号を生成する。
周波数変換器（ＣＯＮＶ）６１は、帯域通過フィルター（ＢＰＦ）６２からの送信ＩＦ信号を、局部発振器（ＯＳＣ）５８により生成された局部発振信号と混合して送信高周波信号（送信ＲＦ信号）に変換して、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。周波数変換器（ＣＯＮＶ）６１からの送信ＲＦ信号は、帯域通過フィルター（ＢＰＦ）６０に設定された搬送波周波数帯域以外の不要な周波数成分が除去される。
電力増幅器（ＰＡ）５９は、送信ＲＦ信号を送信するために必要な電力まで増幅し、デュープレクサー（ＤＵＰ）５２に出力する。
【００７４】
次に、変復調処理部８１について説明する。
【００７５】
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号を受信アナログベースバンド信号に変換する。ＱＡＭ変調信号の場合、復調器（ＤＥＭ）２２は、受信ＩＦ信号の搬送波を再生し同期検波を行う。
すなわち、復調器（ＤＥＭ）２２の搬送波再生回路は、受信ＩＦ信号から同相搬送波と直交搬送波とを生成（再生）する。復調器（ＤＥＭ）２２は、それらを用いて、ＱＡＭ変調波（同相変調波と直交変調波）を同期検波することによって受信アナログＢＢ信号、すなわちアナログ同相成分信号（アナログＩ信号）、アナログ直交成分信号（アナログＱ信号）に変換し、Ａ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、マイクロ波送受信部インターフェース２８に出力する。
【００７６】
Ａ／Ｄ変換器２４−１、２４−２は、受信シンボルクロックに同期したサンプリング周波数で復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号をサンプリングし、サンプリング時のアナログＩ信号、アナログＱ信号が示す搬送波の振幅に対応したデジタル同相成分信号（デジタルＩ信号）、デジタル直交成分信号（デジタルＱ信号）を受信デジタルベースバンド信号（受信デジタルＢＢ信号）として生成（変換）してマイクロ波送受信部インターフェース２８に出力する。
受信シンボル周波数が１０ＭＨｚであり、受信シンボルクロックがその４倍の周波数（ｎ＝４；４倍オーバーサンプリング）であるとき、サンプリング周波数は４０ＭＨｚとなる。Ａ／Ｄ変換器２４−１、２４−２がフルスケールで８ビットの場合、デジタルＩ信号、デジタルＱ信号の２チャンネルあることを考慮すると、受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）の帯域幅は８０Ｍバイト／秒となる。
【００７７】
クロック発生器２７は、送信シンボル周波数を有する送信シンボルクロックを生成してＤ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース２８に出力する。
【００７８】
マイクロ波送受信部インターフェース２８の変換回路は、受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）、送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理、パラレルビット変換処理を施す。信号レベル変換処理は、各入出力の電流、電圧等の物理規格を変換する処理である。パラレルビット変換処理は、入出力のデータビット幅が異なる場合に伝送効率を考慮してデータを融合、分離する処理である。例えば、受信デジタルＢＢ信号が１受信シンボルクロック当たり８ビットの２倍、つまり１６ビットずつマイクロ波送受信部インターフェース２８に入力される場合、マイクロ波送受信部インターフェース２８−マイクロプロセッサー信号処理部インターフェース２９間のデータビット幅が３２ビットであれば、２受信シンボルクロック分の受信デジタルＢＢ信号を融合することにより１回の転送で済む。
【００７９】
マイクロ波送受信部インターフェース２８の変換回路は、受信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にパラレルビット変換処理を施し、その受信データバッファ回路に蓄える。その変換回路は、その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理を施す。マイクロ波送受信部インターフェース２８の入出力は非同期である。このため、そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理部２に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース２８は、マイクロプロセッサー信号処理部２からのバスクロックに同期して、その受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理部２に出力する。
受信デジタルＢＢ信号は、定期的に受信シンボルクロックに同期してマイクロ波送受信部インターフェース２８に入力され、その受信データバッファ回路に蓄えられる。このデータバッファ回路は、容量が有限であるため、オーバーフローが発生するとデータが消失する問題がある。これを防ぐため、タイミング調整処理として、マイクロプロセッサー信号処理部２のマイクロプロセッサー信号処理回路（ＣＰＵ）２６は、所定のタイミングでマイクロ波送受信部インターフェース２８の受信データバッファ回路に蓄えられたデータ（受信デジタルＢＢ信号を表すデータ）の量を監視し、オーバーフローが発生する前に、蓄えられたデータ（受信デジタルＢＢ信号を表すデータ）を、マイクロプロセッサー信号処理部インターフェース２９を介してマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力するよう指示する。
また、マイクロ波送受信部インターフェース２８の受信データバッファ回路にオーバーフロー検出回路（図示しない）、割込回路（図示しない）を内蔵してもよい。この場合、タイミング調整処理として、オーバーフロー検出回路は、その受信データバッファ回路に蓄えられたデータ（受信デジタルＢＢ信号）の量を監視し、その量が基準を超えてオーバーフローが発生しそうな場合に、割込回路から割り込み信号を、マイクロプロセッサー信号処理部インターフェース２９を介してマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力し、その受信データバッファ回路に蓄えられたデータ（受信デジタルＢＢ信号を表すデータ）の読み出しを促す。
【００８０】
マイクロ波送受信部インターフェース２８の変換回路は、送信時に、マイクロプロセッサー信号処理部２からのバスクロックに同期して、マイクロプロセッサー信号処理部２からの送信デジタルＢＢ信号であるデジタルＩ信号、デジタルＱ信号にパラレルビット変換処理を施し、その送信データバッファ回路に蓄える。
その変換回路は、その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理を施す。マイクロ波送受信部インターフェース２８の入出力は非同期である。このため、そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をＤ／Ａ変換器２５−１、２５−２に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース２８は、クロック発生器２７からの送信シンボルクロックに同期して、その送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をＤ／Ａ変換器２５−１、２５−２に出力する。
送信デジタルＢＢ信号は、マイクロ波送受信部インターフェース２８の送信データバッファ回路に蓄えられ、定期的に送信シンボルクロックに同期して出力される。その送信データバッファ回路に蓄えらたデータ（送信デジタルＢＢ信号を表すデータ）が空になるとデータ出力ができなくなる。これを防ぐため、タイミング調整処理として、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、所定のタイミングでマイクロ波送受信部インターフェース２８の送信データバッファ回路に蓄えられたデータ（送信デジタルＢＢ信号を表すデータ）の量を監視し、その送信データバッファ回路に蓄えらたデータが空になる前にデータ（送信デジタルＢＢ信号を表すデータ）を書き込む（その送信データバッファ回路に出力する）。
また、マイクロ波送受信部インターフェース２８の送信データバッファ回路にデータ無検出回路（図示しない）、割込回路（図示しない）を内蔵してもよい。この場合、タイミング調整処理として、データ無検出回路は、その送信データバッファ回路に蓄えらたデータ（送信デジタルＢＢ信号）の量を監視し、その量が基準以下であり空になりそうな場合に、割込回路から割り込み信号を、マイクロプロセッサー信号処理部インターフェース２９を介してマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力し、データの書き込みを（その送信データバッファ回路にデータを出力するよう）促す。
【００８１】
Ｄ／Ａ変換器２５−１、２５−２は、クロック発生器２７からの送信シンボルクロックに同期して、デジタルＩ信号、デジタルＱ信号を送信アナログベースバンド信号（送信アナログＢＢ信号）として、搬送波の振幅を示すアナログＩ信号、アナログＱ信号に変換して変調器（ＭＯＤ）２３に出力する。
Ｄ／Ａ変換器２５−１、２５−２がフルスケールで８ビットであり、送信シンボルクロックが１０ＭＨｚである場合、デジタルＩ信号、デジタルＱ信号が２０Ｍバイト／秒の信号帯域でマイクロ波送受信部インターフェース２８からＤ／Ａ変換器２５−１、２５−２に出力され、送信アナログＢＢ信号に変換される。
【００８２】
変調器（ＭＯＤ）２３は、送信アナログベースバンド信号（送信アナログＢＢ信号）であるアナログＩ信号、アナログＱ信号を同相搬送波と直交搬送波とで直交変調して送信中間周波信号（送信ＩＦ信号）を生成し、帯域通過フィルター（ＢＰＦ）６２を介して周波数変換器（ＣＯＮＶ）６１に出力する。
【００８３】
次に、マイクロプロセッサー信号処理部２について説明する。
【００８４】
マイクロプロセッサー信号処理部インターフェース２９の受信データバッファ回路、送信データバッファ回路、変換回路、タイミング調整回路の機能は、マイクロ波送受信部インターフェース２８の受信データバッファ回路、送信データバッファ回路、変換回路、タイミング調整回路の機能と同じである。
マイクロプロセッサー信号処理部インターフェース２９の変換回路は、受信時に、クロック発生器３０からの基準クロックに同期して、マイクロ波送受信部１（マイクロ波送受信部インターフェース２８）からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にパラレルビット変換処理を施し、その受信データバッファ回路に蓄える。その変換回路は、その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理を施す。そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力するタイミングを調整するタイミング調整処理を行う。マイクロプロセッサー信号処理部インターフェース２９は、クロック発生器３０からの基準クロックに同期して、その受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
マイクロプロセッサー信号処理部インターフェース２９の変換回路は、送信時に、クロック発生器３０からの基準クロックに同期して、マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にパラレルビット変換処理を施し、その送信データバッファ回路に蓄える。その変換回路は、その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理を施す。そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロ波送受信部１（マイクロ波送受信部インターフェース２８）に出力するタイミングを調整するタイミング調整処理を行う。マイクロプロセッサー信号処理部インターフェース２９は、クロック発生器３０からの基準クロックに同期して、その送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロ波送受信部インターフェース２８に出力する。
【００８５】
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、メモリに記憶された複数のプログラムのうちの通信処理プログラム（図示しない）を実行する。この通信処理プログラムは、誤り訂正の処理、誤り訂正用冗長情報を付加する処理、符号化・復号化の処理、無線区間での信号識別用情報の付加処理（識別情報付加処理）、無線区間での信号識別用情報の除去処理（識別情報除去処理）、フーリエ変換、逆フーリエ変換、デジタル波形処理を行うためのソフトウェアアルゴリズムを有する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、受信時に、その通信処理プログラムにより、クロック発生器３０からの基準クロックに同期して、マイクロプロセッサー信号処理部インターフェース２９からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理を施して受信データを生成する。また、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラムなど）により、受信データを処理する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、送信時に、応用プログラム（例えば電子メール処理プログラムなど）により、送信データを生成する。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、通信処理プログラムにより、クロック発生器３０からの基準クロックに同期して、その送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）を生成し、マイクロプロセッサー信号処理部インターフェース２９に出力する。
【００８６】
最近のマイクロプロセッサーは、デジタルシグナルプロセッサーを内蔵している。このデジタルシグナルプロセッサーにより、第２従来例のマイクロプロセッサーよりも演算を高速に行うことができる。マイクロプロセッサー信号処理回路（ＣＰＵ）２６中に上述の機能を有するマイクロプロセッサーとは別に、デジタルシグナルプロセッサーを搭載することもできる。
【００８７】
マイクロプロセッサー信号処理回路（ＣＰＵ）２６が受信デジタルＢＢ信号に誤り訂正の処理、復号化の処理を施す機能は、従来の情報処理端末システムの復号器（ＤＥＣ）７１の機能に対応する。これをＤＥＣ機能と称する。このＤＥＣ機能により、誤り訂正量をモニターすることにより（モニター情報により）無線区間のコンディション情報を把握することができる。また、この情報を用いると、相手側の送信電力を最適値に制御したり、複数の誤り訂正方式、複数の符号化方式の中から、最適な誤り訂正方式、最適な符号化方式を動的に選択したりすることができる。
従来の情報処理端末システムでは、このＤＥＣ機能｛復号器（ＤＥＣ）７１｝がマイクロ波送受信部１７に備えられていたため、上記のモニター情報をマイクロ波送受信部１７からマイクロプロセッサー信号処理部１８内のマイクロプロセッサー信号処理回路（ＣＰＵ）７５に伝達する仕組み（伝達機構）が必要であった。
第１実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部２内のマイクロプロセッサー信号処理回路（ＣＰＵ）２６がＤＥＣ機能を有することにより、上記の伝達機構は不要となり、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、通信処理プログラム（ソフトウェアアルゴリズム）のみの実行で、モニター情報により無線区間のコンディション情報を把握し、最適な通信方式へ移行する指示を出すことができる。このため、第１実施形態の情報処理端末システムでは、ＤＥＣ機能からのフィードバックを従来の情報処理端末システムよりも高速に実行することができる。
【００８８】
マイクロプロセッサー信号処理回路（ＣＰＵ）２６が送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施す機能は、従来の情報処理端末システムの符号器（ＥＮＣ）７２の機能に対応する。これをＥＮＣ機能と称する。ＣＰＵは、無線区間のコンディションを基に選択された最適な誤り訂正方式、最適な符号化方式を実行するようにＥＮＣ機能を制御する必要がある。
従来の情報処理端末システムでは、このＥＮＣ機能｛符号器（ＥＮＣ）７２｝がマイクロ波送受信部１７に備えられていたため、最適な誤り訂正方式、最適な符号化方式を実行するようにＥＮＣ機能を制御するための制御情報を、マイクロプロセッサー信号処理部１８内のマイクロプロセッサー信号処理回路（ＣＰＵ）７５から符号器（ＥＮＣ）７２に伝達する仕組み（伝達機構）が必要であった。
第１実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部２内のマイクロプロセッサー信号処理回路（ＣＰＵ）２６がＥＮＣ機能を有することにより、上記の伝達機構は不要となり、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、通信処理プログラム（ソフトウェアアルゴリズム）のみを実行することで、最適な誤り訂正方式、最適な符号化方式によって送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施すことができる。これにより、第１実施形態の情報処理端末システムでは、従来の情報処理端末システムよりも高速にＥＮＣ機能の制御を実行することができる。
【００８９】
次に、第１実施形態の情報処理端末システムが信号を受信したときの動作を説明する。
【００９０】
アンテナ５１により受信された受信ＲＦ信号は、デュープレクサー（ＤＵＰ）５２によって低雑音増幅器（ＬＮＡ）５３に出力される。受信ＲＦ信号は、低雑音増幅器（ＬＮＡ）５３によって増幅され、帯域通過フィルター（ＢＰＦ）５４によって搬送波周波数帯域以外の不要の周波数成分が除去される。
不要の周波数成分が除去された受信ＲＦ信号は、周波数変換器（ＣＯＮＶ）５５によって、局部発振器（ＯＳＣ）５７により生成された局部発振信号と混合され受信ＩＦ信号に変換される。受信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）５６によって搬送波周波数帯域が選択され、復調器（ＤＥＭ）２２に出力される。
【００９１】
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）２２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。この受信アナログＢＢ信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが、復調器（ＤＥＭ）２２の受信シンボルクロック再生回路によって再生され、Ａ／Ｄ変換器２４−１、２４−２、マイクロ波送受信部インターフェース２８に出力される。
【００９２】
復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース２８に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース２８の変換回路によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース２８の受信データバッファ回路に蓄えられる。その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース２８の変換回路によって信号レベル変換処理が施され、マイクロ波送受信部インターフェース２８のタイミング調整回路によってタイミング調整処理が施され、マイクロプロセッサー信号処理部２からのバスクロックに同期して、マイクロプロセッサー信号処理部インターフェース２９に出力される。
【００９３】
マイクロ波送受信部インターフェース２８からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース２９の変換回路によって、クロック発生器３０からの基準クロックに同期して、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース２９の受信データバッファ回路に蓄えられる。その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース２９の変換回路によって信号レベル変換処理が施され、マイクロプロセッサー信号処理部インターフェース２９のタイミング調整回路によってタイミング調整処理が施され、クロック発生器３０からの基準クロックに同期して、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース２９からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器３０からの基準クロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、生成された受信データを処理する。
【００９４】
次に、第１実施形態の情報処理端末システムが信号を送信するときの動作を説明する。
【００９５】
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器３０からの基準クロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース２９に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース２９の変換回路によって、クロック発生器３０からの基準クロックに同期して、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース２９の送信データバッファ回路に蓄えられる。その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース２９の変換回路によって信号レベル変換処理が施され、マイクロプロセッサー信号処理部インターフェース２９のタイミング調整回路によってタイミング調整処理が施され、クロック発生器３０からの基準クロックに同期して、マイクロ波送受信部インターフェース２８に出力される。
【００９６】
マイクロプロセッサー信号処理部インターフェース２９からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース２８の変換回路によって、マイクロプロセッサー信号処理部インターフェース２９からのバスクロックに同期して、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース２８の送信データバッファ回路に蓄えられる。その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース２８の変換回路によって信号レベル変換処理が施され、マイクロ波送受信部インターフェース２８のタイミング調整回路によってタイミング調整処理が施され、クロック発生器２７からの送信シンボルクロックに同期して、Ｄ／Ａ変換器２５−１、２５−２に出力される。
【００９７】
マイクロ波送受信部インターフェース２８からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、クロック発生器２７からの送信シンボルクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。この送信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）６２によって、搬送波周波数帯域に制限され、周波数変換器（ＣＯＮＶ）６１に出力される。
帯域通過フィルター（ＢＰＦ）６２からの送信ＩＦ信号は、周波数変換器（ＣＯＮＶ）６１によって、局部発振器（ＯＳＣ）５８により生成された局部発振信号と混合され送信ＲＦ信号に変換される。この送信ＲＦ信号は、帯域通過フィルター（ＢＰＦ）６０によって、搬送波周波数帯域以外の不要の周波数成分が除去される。
不要の周波数成分が除去された送信ＲＦ信号は、電力増幅器（ＰＡ）５９によって、増幅され、デュープレクサー（ＤＵＰ）５２からアンテナ５１を介してネットワークに放射される。
【００９８】
第１実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部２のマイクロプロセッサー信号処理回路（ＣＰＵ）２６が、誤り訂正の処理、誤り訂正用冗長情報を付加する処理、符号・複合化の処理、識別情報付加・除去処理等を行っている。これらの処理は全てデジタル信号処理である。マイクロプロセッサー信号処理回路（ＣＰＵ）２６には、これらの処理を行う回路として、第２従来例の情報処理端末システムのマイクロ波送受信部１７における復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路の機能が集積される。これにより、第１実施形態の情報処理端末システムでは、第２従来例の情報処理端末システムよりも小型にすることができる。このように、第１実施形態の情報処理端末システムでは、小型化を実現できる。
【００９９】
第１実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路の機能を集積している。このため、第１実施形態の情報処理端末システムは、第２従来例の情報処理端末システムよりも消費電力を小さくすることができる。このように、第１実施形態の情報処理端末システムでは、低消費電力を実現できる。
【０１００】
第１実施形態の情報処理端末システムでは、第２従来例の情報処理端末システムのマイクロ波送受信部１７における復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路を、マイクロ波送受信部１に内蔵する必要がない。このため、信号の送受信（入出力）に伴ってマイクロ波送受信部１が発熱する発熱量は、第２従来例の情報処理端末システムにおけるマイクロ波送受信部１７が発熱する発熱量よりも小さい。
第１実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路の機能を集積している。このため、第１実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部２が発熱するが、マイクロプロセッサー信号処理部２の放熱構造を流用することで、マイクロプロセッサー信号処理部２の発熱を処理することが容易である。
このように、第１実施形態の情報処理端末システムでは、放熱処理が容易となる。
【０１０１】
マイクロ波送受信部１がカード状のような形状の場合、マイクロ波送受信部１の発熱を放熱するための条件が通常より厳しく設定される。通常、マイクロ波送受信部１の発熱を放熱する場合、その放熱に必要な構造に製造する製造コストが発生する。第１実施形態の情報処理端末システムでは、マイクロ波送受信部１の低発熱化を実現できるため、上記の製造コストが発生しない。このように、第１実施形態の情報処理端末システムでは、低コスト化を実現できる。
【０１０２】
第１実施形態の情報処理端末システムでは、マイクロ波送受信部１を着脱できる構造である。一般的な情報処理を行うために第１実施形態の情報処理端末システムを情報処理端末として使用する場合、送受信装置装置（マイクロ波送受信部１）の機能が使用されない。このため、ユーザは、マイクロ波送受信部１とマイクロプロセッサー信号処理部２とを分離して、マイクロプロセッサー信号処理部２の機能のみで第１実施形態の情報処理端末システムを情報処理端末として使用できる。したがって、第１実施形態の情報処理端末システムでは、情報処理端末として利用するときの携帯性が向上する。
第１実施形態の情報処理端末システムでは、ハードウェア（マイクロ波送受信部１）とソフトウェア（マイクロプロセッサー信号処理部２）とに分離できるため、ハードウェア、ソフトウェアを個別に交換できる。第１実施形態の情報処理端末システムでは、ハードウェアに依存した仕様（例示：無線周波数）を変更する場合、ハードウェア（マイクロ波送受信部１）のみを交換すればよい。したがって、第１実施形態の情報処理端末システムでは、仕様が変更された際に装置一式を別に用意する必要がないため、経済性に優れている。
このように、第１実施形態の情報処理端末システムでは、利用性（携帯性、経済性）が向上する。
【０１０３】
なお、第１実施形態の情報処理端末システムでは、変復調処理部８１が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部２に出力し、送信時に、マイクロプロセッサー信号処理部２からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８１が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部２に出力し、送信時に、マイクロプロセッサー信号処理部２からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０１０４】
この場合、本発明の第１実施形態の情報処理端末システムの変形例として、図１０に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、マイクロ波送受信部インターフェース２８に出力する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０１０５】
（第２実施形態）
図３は、本発明の第２実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第２実施形態の情報処理端末システムでは、小型化、低発熱化、低コスト化を実現し、スループットの低下を防止し、利用性（携帯性、経済性）が向上する。第２実施形態では、前述と重複する説明を省略する。
第２実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部３と、マイクロプロセッサー信号処理部４とを具備する。アンテナ５１とマイクロ波送受信部３とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部４は、情報処理端末である。すなわち、第２実施形態の情報処理端末システムは、第１実施形態の情報処理端末システムのマイクロ波送受信部１、マイクロプロセッサー信号処理部２に代えて、マイクロ波送受信部３、マイクロプロセッサー信号処理部４を具備する。
マイクロ波送受信部３は、受信時に、アンテナ５１を介して受信した、変調波である受信高周波信号（受信ＲＦ信号）を復調し受信データに変換してマイクロプロセッサー信号処理部４に出力する。マイクロ波送受信部３は、送信時に、マイクロプロセッサー信号処理部４からの送信データを、変調波である送信高周波信号（送信ＲＦ信号）に変換してアンテナ５１を介して送信する。
【０１０６】
このマイクロ波送受信部３は、高周波処理部２１、変復調処理部８２を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
高周波処理部２１は、受信時に、アンテナ５１を介して受信した受信ＲＦ信号を復調し受信中間周波信号（受信ＩＦ信号）に変換して変復調処理部８２に出力する。高周波処理部２１は、送信時に、変復調処理部８２からの送信ＩＦ信号を送信ＲＦ信号に変換してアンテナ５１を介して送信する。
変復調処理部８２は、受信時に、高周波処理部２１からの受信変調波信号である受信ＩＦ信号を受信データに変換してマイクロプロセッサー信号処理部４に出力する。変復調処理部８２は、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号である送信ＩＦ信号に変換して高周波処理部２１に出力する。
【０１０７】
変復調処理部８２は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）４６を備えている。復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２は、第１実施形態と同じである（図２参照）。すなわち、変復調処理部８２は、第１実施形態における変復調処理部８１のクロック発生器２７、マイクロ波送受信部インターフェース２８に代えて、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６を備えている。
【０１０８】
マイクロプロセッサー信号処理部４は、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８を備えている。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、マイクロプロセッサー（図示しない）、メモリ（図示しない）、入出力装置（図示しない）等を含み、そのメモリには、複数のプログラム（図示しない）が記憶されている。
マイクロプロセッサー信号処理部４は、更に、クロック発生器（図示しない）を備えている。
第２実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部４からマイクロ波送受信部３を着脱できる構造である。マイクロ波送受信部３とマイクロプロセッサー信号処理部４とが分離されているときでも、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、マイクロプロセッサー信号処理部４のクロック発生器からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム（図示しない）を実行することができ、前記の一般的な情報処理（情報処理端末の機能のみが使用される処理）を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部４の機能のみでも第２実施形態の情報処理端末システムを情報処理端末として使用できる。
【０１０９】
まず、変復調処理部８２について説明する。
【０１１０】
復調器（ＤＥＭ）２２は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。復調器（ＤＥＭ）２２の搬送波再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の搬送波再生回路と同じである。
この復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。
【０１１１】
Ａ／Ｄ変換器２４−１、２４−２は、受信シンボルクロックに同期したサンプリング周波数で復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号をサンプリングし、サンプリング時のアナログＩ信号、アナログＱ信号が示す搬送波の振幅に対応したデジタル同相成分信号（デジタルＩ信号）、デジタル直交成分信号（デジタルＱ信号）を受信デジタルベースバンド信号（受信デジタルＢＢ信号）として生成（変換）して復号器（ＤＥＣ）７１に出力する。
復号器（ＤＥＣ）７１は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、受信デジタルＢＢ信号であるデジタルＩ信号、デジタルＱ信号に誤り訂正、復号化の処理を施し、マイクロ波送受信部インターフェース４６に出力する。
【０１１２】
マイクロ波送受信部インターフェース４６は、変換・識別情報処理回路（図示しない）を備えている。この変換・識別情報処理回路は、第１実施形態における変復調処理部８１のマイクロ波送受信部インターフェース２８の変換回路の機能と同じ変換回路が内蔵されている。この変換回路は、受信データ、送信データに信号レベル変換処理、パラレルビット変換処理を施す。
マイクロ波送受信部インターフェース４６の変換・識別情報処理回路は、受信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、復号器（ＤＥＣ）７１からの受信デジタルＢＢ信号に、信号レベル変換処理、パラレルビット変換処理、無線区間での信号識別用情報の除去処理（識別情報除去処理）を施した受信データを生成し、マイクロプロセッサー信号処理部４（マイクロプロセッサー信号処理部インターフェース４７）に出力する。
マイクロ波送受信部インターフェース４６の変換・識別情報処理回路は、送信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理部４（マイクロプロセッサー信号処理部インターフェース４７）からの送信データに、信号レベル変換処理、パラレルビット変換処理、無線区間での信号識別用情報の付加処理（識別情報付加処理）を施して符号器（ＥＮＣ）７２に出力する。
【０１１３】
符号器（ＥＮＣ）７２は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロ波送受信部インターフェース４６からの送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施し、送信デジタルベースバンド信号（送信デジタルＢＢ信号）としてデジタルＩ信号、デジタルＱ信号を生成してＤ／Ａ変換器２５−１、２５−２に出力する。
Ｄ／Ａ変換器２５−１、２５−２は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、デジタルＩ信号、デジタルＱ信号を送信アナログベースバンド信号（送信アナログＢＢ信号）として、搬送波の振幅を示すアナログＩ信号、アナログＱ信号に変換して変調器（ＭＯＤ）２３に出力する。
変調器（ＭＯＤ）２３は、送信アナログベースバンド信号（送信アナログＢＢ信号）であるアナログＩ信号、アナログＱ信号を同相搬送波と直交搬送波とで直交変調して送信中間周波信号（送信ＩＦ信号）を生成し、帯域通過フィルター（ＢＰＦ）６２を介して周波数変換器（ＣＯＮＶ）６１に出力する。
【０１１４】
次に、マイクロプロセッサー信号処理部４について説明する。
【０１１５】
マイクロプロセッサー信号処理部インターフェース４７は、マイクロ波送受信部３がマイクロプロセッサー信号処理部４に装着されているか否かにより、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力されるクロックの発生源を切り替える。
マイクロプロセッサー信号処理部インターフェース４７は、マイクロ波送受信部３がマイクロプロセッサー信号処理部４に装着されたとき、復調器（ＤＥＭ）２２からの受信シンボルクロックをマイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。このとき、マイクロプロセッサー信号処理部インターフェース４７は、マイクロプロセッサー信号処理部４のクロック発生器からのクロックがマイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力されないように、そのクロック発生器を制御する。
【０１１６】
マイクロプロセッサー信号処理部インターフェース４７は、変換回路（図示しない）を備えている。この変換回路は、第１実施形態におけるマイクロプロセッサー信号処理部２のマイクロ波送受信部インターフェース２９の変換回路の機能と同じ変換回路が内蔵されている。この変換回路は、受信データ、送信データに信号レベル変換処理、パラレルビット変換処理を施す。
マイクロプロセッサー信号処理部インターフェース４７の変換回路は、受信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロ波送受信部３（マイクロ波送受信部インターフェース４６）からの受信データに信号レベル変換処理、パラレルビット変換処理を施し、その受信データをマイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。
マイクロプロセッサー信号処理部インターフェース４７の変換回路は、送信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理回路（ＣＰＵ）４８からの送信データに信号レベル変換処理、パラレルビット変換処理を施し、その送信データをマイクロ波送受信部インターフェース４６に出力する。
【０１１７】
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、メモリに記憶された複数のプログラムのうちの応用プログラム（例えば電子メール処理プログラムなど）（図示しない）を実行する。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、受信時に、その応用プログラム（例えば電子メール処理プログラムなど）により、マイクロプロセッサー信号処理部インターフェース４７からの受信データを処理する。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、送信時に、応用プログラム（例えば電子メール処理プログラムなど）によって生成された送信データを、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理部インターフェース４７に出力する。
【０１１８】
次に、第２実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第１実施形態と重複する説明を省略する。
【０１１９】
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）２２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。この受信アナログＢＢ信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが、復調器（ＤＥＭ）２２の受信シンボルクロック再生回路によって再生され、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力される。
【０１２０】
復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、復号器（ＤＥＣ）７１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からのデジタルＩ信号、デジタルＱ信号は、復号器（ＤＥＣ）７１によって、誤り訂正、復号化の処理が施され、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期してマイクロ波送受信部インターフェース４６に出力される。
復号器（ＤＥＣ）７１からの受信データは、マイクロ波送受信部インターフェース４６によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理、識別情報除去処理が施された受信データに変換され、マイクロプロセッサー信号処理部インターフェース４７に出力される。
【０１２１】
マイクロ波送受信部インターフェース４６からの受信データは、マイクロプロセッサー信号処理部インターフェース４７によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力される。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、メモリに記憶された応用プログラム（例えば電子メール処理プログラム）により、マイクロプロセッサー信号処理部インターフェース４７からの受信データを処理する。
【０１２２】
次に、第２実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第１実施形態と重複する説明を省略する。
【０１２３】
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、その応用プログラムによって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、その送信データをマイクロプロセッサー信号処理部インターフェース４７に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８からの送信データは、マイクロプロセッサー信号処理部インターフェース４７によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース４６に出力される。
【０１２４】
マイクロプロセッサー信号処理部インターフェース４７からの送信データは、マイクロ波送受信部インターフェース４６によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理、識別情報付加処理が施され、符号器（ＥＮＣ）７２に出力される。
マイクロ波送受信部インターフェース４６からの送信データは、符号器（ＥＮＣ）７２によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、送信デジタルベースバンド信号（送信デジタルＢＢ信号）として、誤り訂正用冗長情報を付加する処理、符号化の処理が施されたデジタルＩ信号、デジタルＱ信号に変換され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
【０１２５】
符号器（ＥＮＣ）７２からのデジタルＩ信号、デジタルＱ信号は、Ｄ／Ａ変換器２５−１、２５−２によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、送信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
【０１２６】
第２実施形態の情報処理端末システムでは、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期したタイミングで動作する。このため、第２実施形態の情報処理端末システムでは、第２従来例の情報処理端末システムで行われるタイミング調整処理が不要である。したがって、第２実施形態の情報処理端末システムでは、タイミング調整処理に伴う受信データバッファ回路、送信データバッファ回路、タイミング調整回路が必要ない。これにより、第２実施形態の情報処理端末システムのマイクロ波送受信部３、マイクロプロセッサー信号処理部４（マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７）では、第２従来例の情報処理端末システムのマイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）よりも小型にすることができる。このように、第２実施形態の情報処理端末システムでは、小型化を実現できる。
【０１２７】
第２実施形態の情報処理端末システムでは、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、第２実施形態の情報処理端末システムは、第２従来例の情報処理端末システムよりも消費電力を小さくすることができる。このように、第２実施形態の情報処理端末システムでは、低消費電力を実現できる。
【０１２８】
第２実施形態の情報処理端末システムでは、マイクロ波送受信部３、マイクロプロセッサー信号処理部４（マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７）に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、信号の送受信（入出力）に伴ってマイクロ波送受信部３、マイクロプロセッサー信号処理部４（マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７）が発熱する発熱量は、第２従来例の情報処理端末システムにおけるマイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）が発熱する発熱量よりも小さい。このように、第２実施形態の情報処理端末システムでは、低発熱化を実現できる。
【０１２９】
第２実施形態の情報処理端末システムでは、マイクロ波送受信部３、マイクロプロセッサー信号処理部４（マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７）に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、第２実施形態の情報処理端末システムでは、マイクロ波送受信部３、マイクロプロセッサー信号処理部４（マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７）を製造する製造コストは、第２従来例の情報処理端末システムにおけるマイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）を製造する製造コストよりも安い。このように、第２実施形態の情報処理端末システムでは、低コスト化を実現できる。
【０１３０】
第２従来例の情報処理端末システムでは、タイミング調整処理により、伝達遅延が生じてしまい、スループットの低下を起こしてしまう可能性がある。第２実施形態の情報処理端末システムでは、上述のように、第２従来例の情報処理端末システムで行われるタイミング調整処理が不要であり、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期したタイミングで動作する。このため、第２実施形態の情報処理端末システムでは、スループットの低下を防止する。
【０１３１】
第２実施形態の情報処理端末システムでは、マイクロ波送受信部３を着脱できる構造である。一般的な情報処理を行うために第２実施形態の情報処理端末システムを情報処理端末として使用する場合、送受信装置（マイクロ波送受信部３）の機能が使用されない。このため、ユーザは、マイクロ波送受信部３とマイクロプロセッサー信号処理部４とを分離して、マイクロプロセッサー信号処理部４の機能のみで第２実施形態の情報処理端末システムを情報処理端末として使用できる。したがって、第２実施形態の情報処理端末システムでは、情報処理端末として利用するときの携帯性が向上する。
第２実施形態の情報処理端末システムでは、ハードウェア（マイクロ波送受信部３）とソフトウェア（マイクロプロセッサー信号処理部４）とに分離できるため、ハードウェア、ソフトウェアを個別に交換できる。第２実施形態の情報処理端末システムでは、ハードウェアに依存した仕様（例示：無線周波数）を変更する場合、ハードウェア（マイクロ波送受信部３）のみを交換すればよい。したがって、第２実施形態の情報処理端末システムでは、仕様が変更された際に装置一式を別に用意する必要がないため、経済性に優れている。
このように、第２実施形態の情報処理端末システムでは、利用性（携帯性、経済性）が向上する。
【０１３２】
なお、第２実施形態の情報処理端末システムでは、変復調処理部８２が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８２が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０１３３】
この場合、本発明の第２実施形態の情報処理端末システムの変形例として、図１１に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０１３４】
（第３実施形態）
図４は、本発明の第３実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第３実施形態の情報処理端末システムでは、第１実施形態の効果に加えて、第２実施形態の効果も実現する。第３実施形態では、前述と重複する説明を省略する。
第３実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部５と、マイクロプロセッサー信号処理部６とを具備する。アンテナ５１とマイクロ波送受信部５とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部６は、情報処理端末である。すなわち、第３実施形態の情報処理端末システムは、第１実施形態の情報処理端末システムのマイクロ波送受信部１、マイクロプロセッサー信号処理部２に代えて、マイクロ波送受信部５、マイクロプロセッサー信号処理部６を具備する。
【０１３５】
このマイクロ波送受信部５は、高周波処理部２１、変復調処理部８３を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
変復調処理部８３は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）３１を備えている。復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２は、第１実施形態と同じである（図２参照）。すなわち、変復調処理部８３は、第１実施形態における変復調処理部８１のクロック発生器２７、マイクロ波送受信部インターフェース２８に代えて、マイクロ波送受信部インターフェース３１を備えている。
【０１３６】
マイクロプロセッサー信号処理部６は、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６を備えている。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、第１実施形態と同じである（図２参照）。すなわち、マイクロプロセッサー信号処理部６は、第１実施形態におけるマイクロプロセッサー信号処理部２のマイクロプロセッサー信号処理部インターフェース２９に代えて、マイクロプロセッサー信号処理部インターフェース３４を備えている。
マイクロプロセッサー信号処理部６は、更に、クロック発生器（図示しない）を備えている。
第３実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６からマイクロ波送受信部５を着脱できる構造である。マイクロ波送受信部５とマイクロプロセッサー信号処理部６とが分離されているときでも、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、マイクロプロセッサー信号処理部６のクロック発生器からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム（図示しない）を実行することができ、前記の一般的な情報処理（情報処理端末の機能のみが使用される処理）を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部６の機能のみでも第３実施形態の情報処理端末システムを情報処理端末として使用できる。
【０１３７】
変復調処理部８３の復調器（ＤＥＭ）２２は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。変復調処理部８３の復調器（ＤＥＭ）２２の搬送波再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の搬送波再生回路と同じである。
この復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
【０１３８】
Ａ／Ｄ変換器２４−１、２４−２は、受信シンボルクロックに同期したサンプリング周波数で復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号をサンプリングし、サンプリング時のアナログＩ信号、アナログＱ信号が示す搬送波の振幅に対応したデジタル同相成分信号（デジタルＩ信号）、デジタル直交成分信号（デジタルＱ信号）を受信デジタルベースバンド信号（受信デジタルＢＢ信号）として生成（変換）してマイクロ波送受信部インターフェース３１に出力する。
【０１３９】
マイクロ波送受信部インターフェース３１は、変換回路（図示しない）を備えている。マイクロ波送受信部インターフェース３１の変換回路の機能は、第１実施形態における変復調処理部８１のマイクロ波送受信部インターフェース２８の変換回路の機能と同じである。
マイクロ波送受信部インターフェース３１は、受信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理、パラレルビット変換処理を施し、その受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理部６に出力する。
マイクロ波送受信部インターフェース３１は、送信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理部６（マイクロプロセッサー信号処理部インターフェース３４）からの送信デジタルベースバンド信号（送信デジタルＢＢ信号）であるデジタルＩ信号、デジタルＱ信号に信号レベル変換処理、パラレルビット変換処理を施し、その送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をＤ／Ａ変換器２５−１、２５−２に出力する。
【０１４０】
マイクロプロセッサー信号処理部インターフェース３４は、マイクロ波送受信部５がマイクロプロセッサー信号処理部６に装着されているか否かにより、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力されるクロックの発生源を切り替える。
マイクロプロセッサー信号処理部インターフェース３４は、マイクロ波送受信部５がマイクロプロセッサー信号処理部６に装着されたとき、復調器（ＤＥＭ）２２からの受信シンボルクロックをマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。このとき、マイクロプロセッサー信号処理部インターフェース３４は、マイクロプロセッサー信号処理部６のクロック発生器からのクロックがマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力されないように、そのクロック発生器を制御する。
【０１４１】
マイクロプロセッサー信号処理部インターフェース３４は、変換回路（図示しない）を備えている。マイクロプロセッサー信号処理部インターフェース３４の変換回路の機能は、第１実施形態におけるマイクロプロセッサー信号処理部２のマイクロプロセッサー信号処理部インターフェース２９の変換回路の機能と同じである。
マイクロプロセッサー信号処理部インターフェース３４の変換回路は、受信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロ波送受信部５（マイクロ波送受信部インターフェース３１）からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理、パラレルビット変換処理を施し、その受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
マイクロプロセッサー信号処理部インターフェース３４の変換回路は、送信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理、パラレルビット変換処理を施し、その送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロ波送受信部インターフェース３１に出力する。
【０１４２】
次に、第３実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第１実施形態と重複する説明を省略する。
【０１４３】
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）２２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。この受信アナログＢＢ信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが復調器（ＤＥＭ）２２の受信シンボルクロック再生回路によって再生され、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
【０１４４】
復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース３１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース３４に出力される。
【０１４５】
マイクロ波送受信部インターフェース３１からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
【０１４６】
次に、第３実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第１実施形態と重複する説明を省略する。
【０１４７】
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース３４に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース３１に出力される。
【０１４８】
マイクロプロセッサー信号処理部インターフェース３４からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
【０１４９】
マイクロ波送受信部インターフェース３１からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
【０１５０】
第３実施形態の情報処理端末システムでは、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期したタイミングで動作する。このため、第３実施形態の情報処理端末システムでは、第２従来例、第１実施形態の情報処理端末システムで行われるタイミング調整処理が不要になる。したがって、第３実施形態の情報処理端末システムでは、タイミング調整処理に伴う受信データバッファ回路、送信データバッファ回路、タイミング調整回路、データ（信号）を監視する機能、割込回路が必要ない。このように、第３実施形態の情報処理端末システムでは、第１実施形態の効果に加えて、第２実施形態の効果も実現する。
【０１５１】
なお、第３実施形態の情報処理端末システムでは、変復調処理部８３が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８３が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０１５２】
この場合、本発明の第３実施形態の情報処理端末システムの変形例として、図１２に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０１５３】
（第４実施形態）
図５は、本発明の第４実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第４実施形態の情報処理端末システムでは、第３実施形態の効果に加えて、受信シンボルクロックに同期したシンボルクロックを、そのシンボルクロックの受け側の用途に合わせて生成できる。第４実施形態では、前述と重複する説明を省略する。
第４実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部７と、マイクロプロセッサー信号処理部６とを具備する。アンテナ５１とマイクロ波送受信部７とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部６は、情報処理端末である。すなわち、第４実施形態の情報処理端末システムは、第３実施形態の情報処理端末システムのマイクロ波送受信部５に代えて、マイクロ波送受信部７を具備する。
第４実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６からマイクロ波送受信部７を着脱できる構造である。マイクロ波送受信部７とマイクロプロセッサー信号処理部６とが分離されているとき、ユーザは、マイクロプロセッサー信号処理部６の機能のみで第４実施形態の情報処理端末システムを情報処理端末として使用できる。
【０１５４】
マイクロ波送受信部７は、高周波処理部２１、変復調処理部８４を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
変復調処理部８４は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）３１、クロック発生器（ＣＬＯＣＫ  ＧＥＮ）３５を備えている。復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１は、第３実施形態と同じである（図４参照）。すなわち、変復調処理部８４は、第３実施形態における変復調処理部８３の構成に加えて、クロック発生器３５を更に備えている。
【０１５５】
変復調処理部８４の復調器（ＤＥＭ）２２は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。変復調処理部８４の復調器（ＤＥＭ）２２の搬送波再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の搬送波再生回路と同じである。
この復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、第３実施形態における変復調処理部８３の復調器（ＤＥＭ）２２の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、クロック発生器３５に出力する。
【０１５６】
クロック発生器３５としては、分周回路、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路が用いられる。このクロック発生器３５は、復調器（ＤＥＭ）２２からの受信シンボルクロックに基づいて、２次受信シンボルクロックを生成して、その２次受信シンボルクロックの受け側であるＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。この２次受信シンボルクロックは、受信シンボルクロックに同期しているが、受信シンボルクロックの周波数とは異なる周波数を有する。
Ａ／Ｄ変換器２４−１、２４−２が、受信アナログＢＢ信号を受信デジタルＢＢ信号に変換するときに４倍オーバーサンプリング（ｎ＝４）で行う場合、クロック発生器３５は、受信シンボル周波数の４倍の周波数を有する２次受信シンボルクロックを生成してＡ／Ｄ変換器２４−１、２４−２に出力する。Ｄ／Ａ変換器２５−１、２５−２が送信デジタルＢＢ信号を送信アナログＢＢ信号に変換するときに用いられる送信シンボル周波数が受信シンボルクロックの周波数の１０分の１である場合、クロック発生器３５は、受信シンボル周波数の（１／１０）倍の周波数を有する２次受信シンボルクロックを生成してＤ／Ａ変換器２５−１、２５−２に出力する。このように、第４実施形態の情報処理端末システムでは、第３実施形態の効果に加えて、受信シンボルクロックに同期した２次受信シンボルクロックを、その２次受信シンボルクロックの受け側の用途に合わせて生成できる。
【０１５７】
次に、第４実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第３実施形態と重複する説明を省略する。
【０１５８】
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）２２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。この受信アナログＢＢ信号に含まれる受信シンボル周波数に同期した１次受信シンボルクロックが復調器（ＤＥＭ）２２の受信シンボルクロック再生回路によって再生され、クロック発生器３５に出力される。この１次受信シンボルクロックを入力として、クロック発生器３５は２次受信シンボルクロックを生成し、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
【０１５９】
復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、クロック発生器３５からの２次受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース３１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器３５からの２次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース３４に出力される。
【０１６０】
マイクロ波送受信部インターフェース３１からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器３５からの２次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器３５からの２次受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
【０１６１】
次に、第４実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第３実施形態と重複する説明を省略する。
【０１６２】
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器３５からの２次受信シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース３４に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器３５からの２次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース３１に出力される。
【０１６３】
マイクロプロセッサー信号処理部インターフェース３４からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器３５からの２次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
【０１６４】
マイクロ波送受信部インターフェース３１からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、クロック発生器３５からの２次受信シンボルクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
【０１６５】
第４実施形態の情報処理端末システムでは、第３実施形態の効果に加えて、受信シンボルクロックに同期した２次受信シンボルクロックを、その２次受信シンボルクロックの受け側の用途に合わせて生成できる。
【０１６６】
なお、第４実施形態の情報処理端末システムでは、変復調処理部８４が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８４が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０１６７】
この場合、本発明の第４実施形態の情報処理端末システムの変形例として、図１３に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、クロック発生器３５に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３５からの２次受信シンボルクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０１６８】
また、本発明では、第４’実施形態の情報処理端末システムとして、図１８に示されるように、第４実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用することができる。
第４’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６に代えて、第２実施形態のマイクロプロセッサー信号処理部４を具備する。このマイクロプロセッサー信号処理部４は、前述したように、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８を備えている。第４’実施形態の情報処理端末システムでは、マイクロ波送受信部７は、変復調処理部８４に代えて、変復調処理部８４’を備えている。変復調処理部８４’は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、クロック発生器３５を備えている。
【０１６９】
この場合、クロック発生器３５は、復調器（ＤＥＭ）２２からの１次受信シンボルクロックに基づいて、２次受信シンボルクロックを生成して、その２次受信シンボルクロックの受け側であるＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３５からの２次受信シンボルクロックに同期して動作する。
【０１７０】
また、第４’実施形態の情報処理端末システムでは、変復調処理部８４’が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８４’が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０１７１】
この場合、本発明の第４’実施形態の情報処理端末システムの変形例として、図２３に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する１次シンボルクロックを生成（再生）して、クロック発生器３５に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３５からの２次受信シンボルクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０１７２】
（第５実施形態）
図６は、本発明の第５実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第５実施形態の情報処理端末システムでは、第３実施形態の効果に加えて、受信シンボルクロックがマイクロ波送受信部からマイクロプロセッサー信号処理部に出力されない状況でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路（ＣＰＵ）に出力されるクロックの発生源を切り替える必要なしに、そのマイクロプロセッサー信号処理回路（ＣＰＵ）が常に動作する。第５実施形態では、前述と重複する説明を省略する。
第５実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部９と、マイクロプロセッサー信号処理部１０とを具備する。アンテナ５１とマイクロ波送受信部９とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部１０は、情報処理端末である。すなわち、第５実施形態の情報処理端末システムは、第３実施形態の情報処理端末システムのマイクロ波送受信部５、マイクロプロセッサー信号処理部６に代えて、マイクロ波送受信部９、マイクロプロセッサー信号処理部１０を具備する。
【０１７３】
このマイクロ波送受信部９は、高周波処理部２１、変復調処理部８５を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
変復調処理部８５は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）３１を備えている。復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１は、第３実施形態と同じである（図４参照）。
【０１７４】
マイクロプロセッサー信号処理部１０は、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６、クロック発生器（ＣＬＯＣＫ  ＧＥＮ）３６を備えている。マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路２６は、第３実施形態と同じである（図４参照）。
第５実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部１０からマイクロ波送受信部９を着脱できる構造である。マイクロ波送受信部９とマイクロプロセッサー信号処理部１０とが分離されているときでも、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３６からの後述のクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成などの一般のプログラム（図示しない）を実行することができ、前記の一般的な情報処理（情報処理端末の機能のみが使用される処理）を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部１０の機能のみでも第５実施形態の情報処理端末システムを情報処理端末として使用できる。
【０１７５】
変復調処理部８５の復調器（ＤＥＭ）２２は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。変復調処理部８５の復調器（ＤＥＭ）２２の搬送波再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の搬送波再生回路と同じである。
この復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、第３実施形態における変復調処理部８３の復調器（ＤＥＭ）２２に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、クロック発生器３６に出力する。
【０１７６】
クロック発生器３６としては、分周回路、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路が用いられる。クロック発生器３６は、復調器（ＤＥＭ）２２からの受信シンボルクロックを１次クロックとして入力し、そのＰＬＬ回路により、その１次クロックに同期した２次クロックを生成し、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。１次クロックがない場合、クロック発生器３６は、自走発振して２次クロックをマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
【０１７７】
次に、第５実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第３実施形態と重複する説明を省略する。
【０１７８】
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）２２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。この受信アナログＢＢ信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが復調器（ＤＥＭ）２２の受信シンボルクロック再生回路によって再生され、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、クロック発生器３６に出力される。クロック発生器３６は、復調器（ＤＥＭ）２２からの受信シンボルクロック（１次クロック）に同期した２次クロックを生成し、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
マイクロプロセッサー信号処理部インターフェース３４からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器３６からの２次クロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
【０１７９】
次に、第５実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第３実施形態と重複する説明を省略する。
【０１８０】
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器３６からの２次クロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース３４に出力する。
【０１８１】
第５実施形態の情報処理端末システムでは、受信断の場合、又は、マイクロ波送受信部９とマイクロプロセッサー信号処理部１０とが何らかの理由で分離された場合、マイクロプロセッサー信号処理部１０は、受信シンボルクロック（１次クロック）を入力できなくなる。この場合でも、クロック発生器３６のＰＬＬ回路の自走発振により、２次クロックがマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。このため、マイクロ波送受信部９がマイクロプロセッサー信号処理部１０に装着されている場合や、マイクロ波送受信部９とマイクロプロセッサー信号処理部１０とが分離されている場合でも、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３６からの２次クロックに同期したタイミングで動作する。このように、第５実施形態の情報処理端末システムでは、第３実施形態の効果に加えて、受信シンボルクロックがマイクロ波送受信部９からマイクロプロセッサー信号処理部１０に出力されない状況でも、マイクロプロセッサー信号処理部１０内のマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力されるクロックの発生源を切り替える必要がなく、そのマイクロプロセッサー信号処理回路（ＣＰＵ）２６が常に動作する。
【０１８２】
本実施例では、クロック発生器３６が、１次クロックである受信シンボルクロックに同期した２次クロックをマイクロプロセッサー信号処理回路（ＣＰＵ）２６に供給しているが、受信シンボルクロックの周波数とは異なる周波数を有する２次クロックをマイクロプロセッサー信号処理回路（ＣＰＵ）２６に供給することができる。この結果、第５実施形態の情報処理端末システムでは、低電力モード時にマイクロプロセッサー信号処理回路（ＣＰＵ）２６の動作周波数を下げるなど、動作周波数の変更が容易になる。
【０１８３】
なお、第５実施形態の情報処理端末システムでは、変復調処理部８５が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部１０に出力し、送信時に、マイクロプロセッサー信号処理部１０からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８５が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部１０に出力し、送信時に、マイクロプロセッサー信号処理部１０からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０１８４】
この場合、本発明の第５実施形態の情報処理端末システムの変形例として、図１４に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、クロック発生器３６に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、クロック発生器３６は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して動作する。マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３６からの２次受信シンボルクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０１８５】
また、本発明では、第５’実施形態の情報処理端末システムとして、図１９に示されるように、第５実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用することができる。
第５’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部１０に代えて、マイクロプロセッサー信号処理部１０’を具備する。マイクロプロセッサー信号処理部１０’は、第２実施形態のマイクロプロセッサー信号処理部４のマイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８と、上述のクロック発生器３６とを備えている。第５’実施形態の情報処理端末システムでは、マイクロ波送受信部９は、変復調処理部８５に代えて、変復調処理部８５’を備えている。変復調処理部８５’は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６を備えている。
【０１８６】
この場合、復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、復調器（ＤＥＭ）２２で生成される受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、クロック発生器３６に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、クロック発生器３６は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して動作する。マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３６からの２次受信シンボルクロックに同期して動作する。
【０１８７】
また、第５’実施形態の情報処理端末システムでは、変復調処理部８５’が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部１０’に出力し、送信時に、マイクロプロセッサー信号処理部１０’からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８５’が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部１０’に出力し、送信時に、マイクロプロセッサー信号処理部１０’からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０１８８】
この場合、本発明の第５’実施形態の情報処理端末システムの変形例として、図２４に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、クロック発生器３６に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、クロック発生器３６は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して動作する。マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３６からの２次受信シンボルクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０１８９】
（第６実施形態）
図７は、本発明の第６実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第６実施形態の情報処理端末システムでは、第４実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化でき、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。第６実施形態では、前述と重複する説明を省略する。
第６実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部１１と、マイクロプロセッサー信号処理部６とを具備する。アンテナ５１とマイクロ波送受信部１１とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部６は、情報処理端末である。すなわち、第６実施形態の情報処理端末システムは、第４実施形態の情報処理端末システムのマイクロ波送受信部７に代えて、マイクロ波送受信部１１を具備する。  第６実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６からマイクロ波送受信部１１を着脱できる構造である。マイクロ波送受信部１１とマイクロプロセッサー信号処理部６とが分離されているとき、ユーザは、マイクロプロセッサー信号処理部６の機能のみで第６実施形態の情報処理端末システムを情報処理端末として使用できる。
【０１９０】
マイクロ波送受信部１１は、高周波処理部３７、変復調処理部８６を備えている。
高周波処理部３７は、受信時に、アンテナ５１により受信された受信ＲＦ信号を復調し受信中間周波数信号（受信ＩＦ信号）に変換して変復調処理部８６に出力する。高周波処理部３７は、送信時に、変復調処理部８６からの送信ＩＦ信号を送信ＲＦ信号に変換してアンテナ５１を介して送信する。
変復調処理部８６は、受信時に、高周波処理部３７からの受信ＩＦ信号を受信デジタルベースバンド信号（受信デジタルＢＢ信号）に変換してマイクロプロセッサー信号処理部６に出力する。変復調処理部８６は、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルベースバンド信号（送信デジタルＢＢ信号）を送信ＩＦ信号に変換して高周波処理部３７に出力する。
【０１９１】
高周波処理部３７は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、５６、６０、６２、周波数変換器（ＣＯＮＶ）４０、６１、局部発振器（ＯＳＣ）５７、５８、電力増幅器（ＰＡ）５９を備えている。デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、５６、６０、６２、周波数変換器（ＣＯＮＶ）６１、局部発振器（ＯＳＣ）５７、５８、電力増幅器（ＰＡ）５９は、第１実施形態と同じである（図２参照）。すなわち、高周波処理部３７は、第１実施形態におけるマイクロ波送受信部１の周波数変換器（ＣＯＮＶ）５５に代えて、周波数変換器（ＣＯＮＶ）４０を備えている。
【０１９２】
変復調処理部８６は、復調器（ＤＥＭ）３８、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）３１、クロック発生器（ＣＬＯＣＫ  ＧＥＮ）３９を備えている。変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１は、第４実施形態と同じである（図５参照）。すなわち、変復調処理部８６は、第４実施形態における変復調処理部８４の復調器（ＤＥＭ）２２、クロック発生器３５に代えて、復調器（ＤＥＭ）３８、クロック発生器３９を備えている。
【０１９３】
周波数変換器（ＣＯＮＶ）４０は、帯域通過フィルター（ＢＰＦ）５４により不要の周波数成分が除去された受信ＲＦ信号を、局部発振器（ＯＳＣ）５７により生成された局部発振信号と混合して受信中間周波数信号（受信ＩＦ信号）に変換し、帯域通過フィルター（ＢＰＦ）５６を介して変復調処理部８６の復調器（ＤＥＭ）３８に出力する。
周波数変換器（ＣＯＮＶ）４０は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号に重畳されている基準位相信号を生成（抽出）して、クロック発生器３９に出力する。
【０１９４】
クロック発生器３９は、受信シンボルクロック再生回路（図示しない）を備えている。クロック発生器３９は、周波数変換器（ＣＯＮＶ）４０からの基準位相信号に基づいて、受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）し、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。受信シンボルクロックは、基準位相信号に同期し、基準位相信号の周波数とは異なる周波数を有する。
また、クロック発生器３９は、搬送波再生回路（図示しない）を備えている。
クロック発生器３９は、周波数変換器（ＣＯＮＶ）４０からの基準位相信号に基づいて、搬送波を生成（再生）し、復調器（ＤＥＭ）３８に出力する。搬送波は、基準位相信号に同期し、基準位相信号の周波数とは異なる周波数を有する。
【０１９５】
変復調処理部８６の復調器（ＤＥＭ）３８は、クロック発生器３９から入力された搬送波を用いて同期検波を行い、帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号を受信アナログＢＢ信号に変換する。ＱＡＭ変調信号の場合、復調器（ＤＥＭ）３８は、クロック発生器３９から入力された搬送波から同相搬送波と直交搬送波とを生成（再生）する。復調器（ＤＥＭ）３８は、それらを用いて、ＱＡＭ変調波（同相変調波と直交変調波）を同期検波することによって受信アナログＢＢ信号、すなわちアナログ同相成分信号（アナログＩ信号）、アナログ直交成分信号（アナログＱ信号）に変換し、Ａ／Ｄ変換器２４−１、２４−２に出力する。
【０１９６】
Ａ／Ｄ変換器２４−１、２４−２は、クロック発生器３９からの受信シンボルクロックに同期したサンプリング周波数で復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号をサンプリングし、サンプリング時のアナログＩ信号、アナログＱ信号が示す搬送波の振幅に対応したデジタル同相成分信号（デジタルＩ信号）、デジタル直交成分信号（デジタルＱ信号）を受信デジタルベースバンド信号（受信デジタルＢＢ信号）として生成（変換）してマイクロ波送受信部インターフェース３１に出力する。
【０１９７】
次に、第６実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第４実施形態と重複する説明を省略する。
【０１９８】
アンテナ５１により受信された受信ＲＦ信号は、デュープレクサー（ＤＵＰ）５２によって低雑音増幅器（ＬＮＡ）５３に出力される。受信ＲＦ信号は、低雑音増幅器（ＬＮＡ）５３によって増幅され、帯域通過フィルター（ＢＰＦ）５４によって搬送波周波数帯域以外の不要の周波数成分が除去される。
不要の周波数成分が除去された受信ＲＦ信号は、周波数変換器（ＣＯＮＶ）４０によって、局部発振器（ＯＳＣ）５７により生成された局部発振信号と混合され受信ＩＦ信号に変換される。受信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）５６によって搬送波周波数帯域が選択され、復調器（ＤＥＭ）３８に出力される。
周波数変換器（ＣＯＮＶ）４０によって受信ＲＦ信号は受信ＩＦ信号に変換されると同時に、受信ＲＦ信号に重畳された基準位相信号が周波数変換器（ＣＯＮＶ）４０内の分波回路（図示しない）によって分離され、クロック発生器３９に出力される。この基準位相信号により、基準位相信号に同期したクロックがクロック発生器３９からＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。また、この基準位相信号から再生された搬送波がクロック発生器３９から復調器（ＤＥＭ）３８に出力される。
【０１９９】
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）３８によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。
【０２００】
復調器（ＤＥＭ）３８からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、クロック発生器３９からの受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース３１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器３９からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース３４に出力される。
【０２０１】
マイクロ波送受信部インターフェース３１からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器３９からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器３９からの受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
【０２０２】
次に、第６実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第４実施形態と重複する説明を省略する。
【０２０３】
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器３９からの受信シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース３４に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器３９からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース３１に出力される。
【０２０４】
マイクロプロセッサー信号処理部インターフェース３４からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器３９からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
【０２０５】
マイクロ波送受信部インターフェース３１からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、クロック発生器３９からの受信シンボルクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
【０２０６】
第６実施形態の情報処理端末システムでは、第４実施形態の復調器（ＤＥＭ）２２が変調波を用いて搬送波を再生して受信シンボルクロックを再生するのではなく、周波数変換器（ＣＯＮＶ）４０からの基準位相信号を用いて、クロック発生器３９が受信シンボルクロック及び搬送波を再生する。このため、第６実施形態の情報処理端末システムでは、変調波に比べて位相情報が明確な基準位相信号から搬送波や受信シンボルクロックを再生することから、搬送波再生回路と受信シンボルクロック再生回路の構成を簡略化できる。
第６実施形態の情報処理端末システムでは、基準位相信号を用いて、搬送波、受信シンボルクロックを再生する。このため、第６実施形態の情報処理端末システムでは、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。
このように、第６実施形態の情報処理端末システムでは、第４実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化でき、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。
【０２０７】
なお、本実施例では、クロック発生器３９が搬送波再生回路を備えているが、クロック発生器３９の代わりに、復調器（ＤＥＭ）３８が搬送波再生回路を備える場合がある。この場合、クロック発生器３９は、復調器（ＤＥＭ）３８に基準位相信号に同期した信号（例えば受信シンボルクロックまたは基準位相信号そのものであっても良い。）を出力する。復調器（ＤＥＭ）３８はそれを元に同相搬送波と直交搬送波とを生成（再生）し、ＱＡＭ変調波（同相変調波と直交変調波）を同期検波することによって受信アナログＢＢ信号、すなわちアナログ同相成分信号（アナログＩ信号）、アナログ直交成分信号（アナログＱ信号）に変換し、Ａ／Ｄ変換器２４−１、２４−２に出力する。
【０２０８】
また、第６実施形態の情報処理端末システムでは、変復調処理部８６が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８６が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０２０９】
この場合、本発明の第６実施形態の情報処理端末システムの変形例として、図１５に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。帯域通過フィルター（ＢＰＦ）５４は、受信信号帯域通過フィルター（図示しない）、基準信号帯域通過フィルター（図示しない）を備えている。
帯域通過フィルター（ＢＰＦ）５４の受信信号帯域通過フィルターには、受信ＲＦ信号の周波数帯域が設定され、その受信信号帯域通過フィルターは、低雑音増幅器（ＬＮＡ）５３より入力された受信ＲＦ信号のみを抽出し、復調器（ＤＥＭ）３８に出力する。帯域通過フィルター（ＢＰＦ）５４の基準位相信号帯域通過フィルターには、基準位相信号の周波数帯域が設定され、その基準位相信号帯域通過フィルターは、低雑音増幅器（ＬＮＡ）５３より入力された受信ＲＦ信号に重畳されている基準位相信号のみを抽出し、クロック発生器３９に出力する。
【０２１０】
クロック発生器３９は、帯域通過フィルター（ＢＰＦ）５４からの基準位相信号に基づいて、受信シンボルクロックを生成（再生）し、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３９からの受信シンボルクロックに同期して動作する。また、クロック発生器３９は、帯域通過フィルター（ＢＰＦ）５４からの基準位相信号に基づいて、搬送波を生成（再生）し、復調器（ＤＥＭ）３８に出力する。
復調器（ＤＥＭ）３８は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０２１１】
また、本発明では、第６’実施形態の情報処理端末システムとして、図２０に示されるように、第６実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用することができる。
第６’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６に代えて、第２実施形態のマイクロプロセッサー信号処理部４を具備する。このマイクロプロセッサー信号処理部４は、前述したように、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８を備えている。第６’実施形態の情報処理端末システムでは、マイクロ波送受信部１１は、変復調処理部８６に代えて、変復調処理部８６’を備えている。変復調処理部８６’は、復調器（ＤＥＭ）３８、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、クロック発生器３９を備えている。
【０２１２】
この場合、クロック発生器３９は、周波数変換器（ＣＯＮＶ）４０からの基準位相信号に基づいて、受信シンボルクロックを生成（再生）し、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３９からの受信シンボルクロックに同期して動作する。また、クロック発生器３９は、周波数変換器（ＣＯＮＶ）４０からの基準位相信号に基づいて、搬送波を生成（再生）し、復調器（ＤＥＭ）３８に出力する。
【０２１３】
また、第６’実施形態の情報処理端末システムでは、変復調処理部８６’が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８６’が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０２１４】
この場合、本発明の第６’実施形態の情報処理端末システムの変形例として、図２５に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。帯域通過フィルター（ＢＰＦ）５４は、受信信号帯域通過フィルター（図示しない）、基準位相信号帯域通過フィルター（図示しない）を備えている。
帯域通過フィルター（ＢＰＦ）５４の受信信号帯域通過フィルターには、受信ＲＦ信号の周波数帯域が設定され、その受信信号帯域通過フィルターは、低雑音増幅器（ＬＮＡ）５３より入力された受信ＲＦ信号のみを抽出し、復調器（ＤＥＭ）３８に出力する。帯域通過フィルター（ＢＰＦ）５４の基準信号帯域通過フィルターには、基準位相信号の周波数帯域が設定され、その基準位相信号帯域通過フィルターは、低雑音増幅器（ＬＮＡ）５３より入力された受信ＲＦ信号に重畳されている基準位相信号のみを抽出し、クロック発生器３９に出力する。
【０２１５】
クロック発生器３９は、帯域通過フィルター（ＢＰＦ）５４からの基準位相信号に基づいて、受信シンボルクロックを生成（再生）し、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３９からの受信シンボルクロックに同期して動作する。また、クロック発生器３９は、帯域通過フィルター（ＢＰＦ）５４からの基準位相信号に基づいて、搬送波を生成（再生）し、復調器（ＤＥＭ）３８に出力する。
復調器（ＤＥＭ）３８は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０２１６】
（第７実施形態）
図８は、本発明の第７実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第７実施形態の情報処理端末システムでは、第４実施形態の効果に加えて、受信シンボルクロック再生回路が不要になる。第７実施形態では、前述と重複する説明を省略する。
第７実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部１３と、マイクロプロセッサー信号処理部６とを具備する。アンテナ５１とマイクロ波送受信部１３とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部６は、情報処理端末である。すなわち、第７実施形態の情報処理端末システムは、第４実施形態の情報処理端末システムのマイクロ波送受信部７に代えて、マイクロ波送受信部１３を具備する。
第７実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６からマイクロ波送受信部１３を着脱できる構造である。マイクロ波送受信部１３とマイクロプロセッサー信号処理部６とが分離されているとき、ユーザは、マイクロプロセッサー信号処理部６の機能のみでも第７実施形態の情報処理端末システムを情報処理端末として使用できる。
【０２１７】
このマイクロ波送受信部１３は、高周波処理部２１、変復調処理部８７を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
変復調処理部８７は、復調器（ＤＥＭ）４２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）３１、クロック発生器（ＣＬＯＣＫ  ＧＥＮ）４１を備えている。変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１は、第４実施形態と同じである（図５参照）。すなわち、変復調処理部８７は、第４実施形態における変復調処理部８４の復調器（ＤＥＭ）２２、クロック発生器３５に代えて、復調器（ＤＥＭ）４２、クロック発生器４１を備えている。
【０２１８】
変復調処理部８７の復調器（ＤＥＭ）４２は、搬送波再生回路（図示しない）を備えている。復調器（ＤＥＭ）４２の搬送波再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の搬送波再生回路と同じである。
【０２１９】
クロック発生器４１は、自走発振によりクロックを生成してＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
【０２２０】
次に、第７実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第４実施形態と重複する説明を省略する。
【０２２１】
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）４２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。
クロック発生器４１の自走発振により、クロックがクロック発生器４１からＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
【０２２２】
復調器（ＤＥＭ）３８からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、クロック発生器４１からのクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース３１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器４１からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース３４に出力される。
【０２２３】
マイクロ波送受信部インターフェース３１からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器４１からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器４１からのクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。このように、マイクロプロセッサー信号処理回路（ＣＰＵ）２６では、受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
【０２２４】
次に、第７実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第４実施形態と重複する説明を省略する。
【０２２５】
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器４１からのクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース３４に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器４１からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース３１に出力される。
【０２２６】
マイクロプロセッサー信号処理部インターフェース３４からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器４１からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
【０２２７】
マイクロ波送受信部インターフェース３１からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、クロック発生器４１からのクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。  Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
【０２２８】
第７実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理回路（ＣＰＵ）２６で、受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。このため、復調器（ＤＥＭ）４２には受信シンボルクロックを再生する受信シンボルクロック再生回路が必要ない。このように、第７実施形態の情報処理端末システムでは、第４実施形態の効果に加えて、受信シンボルクロック再生回路が不要になる。
【０２２９】
なお、第７実施形態の情報処理端末システムでは、変復調処理部８７が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８７が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０２３０】
この場合、本発明の第７実施形態の情報処理端末システムの変形例として、図１６に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）４２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器４１からのクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０２３１】
また、本発明では、第７’実施形態の情報処理端末システムとして、図２１に示されるように、第７実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用することができる。
第７’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６に代えて、第２実施形態のマイクロプロセッサー信号処理部４を具備する。このマイクロプロセッサー信号処理部４は、前述したように、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８を備えている。第７’実施形態の情報処理端末システムでは、マイクロ波送受信部１３は、変復調処理部８７に代えて、変復調処理部８７’を備えてい
る。変復調処理部８７’は、復調器（ＤＥＭ）４２、ベースバンド処理部を備えている。そのベースバンド処理部は、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、クロック発生器４１を備えている。
【０２３２】
この場合、クロック発生器４１は、自走発振によりクロックを生成してＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器４１からのクロックに同期して動作する。
【０２３３】
また、第７’実施形態の情報処理端末システムでは、変復調処理部８７’が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８７’が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０２３４】
この場合、本発明の第７’実施形態の情報処理端末システムの変形例として、図２６に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）４２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器４１からのクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０２３５】
（第８実施形態）
図９は、本発明の第８実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第８実施形態の情報処理端末システムでは、第７実施形態の効果に加えて、マイクロ波送受信部とマイクロプロセッサー信号処理部とが何らかの理由で分離された場合でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路（ＣＰＵ）が常に動作する。第８実施形態では、前述と重複する説明を省略する。
第８実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部１５と、マイクロプロセッサー信号処理部１６とを具備する。アンテナ５１とマイクロ波送受信部１５とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部１６は、情報処理端末である。すなわち、第８実施形態の情報処理端末システムは、第７実施形態の情報処理端末シ
ステムのマイクロ波送受信部１３、マイクロプロセッサー信号処理部６に代えて、マイクロ波送受信部１５、マイクロプロセッサー信号処理部１６を具備する。
【０２３６】
このマイクロ波送受信部１５は、高周波処理部２１、変復調処理部８８を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
変復調処理部８８は、復調器（ＤＥＭ）４２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）１０１を備えている。復調器（ＤＥＭ）４２、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２は、第７実施形態と同じである（図８参照）。マイクロ波送受信部インターフェース（Ｉ／Ｆ）１０１は、その機能が上述のマイクロ波送受信部インターフェース（Ｉ／Ｆ）３１と同じであるが、クロックの入出力が上述のマイクロ波送受信部インターフェース（Ｉ／Ｆ）３１と異なる。
【０２３７】
マイクロプロセッサー信号処理部１６は、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）１０２、マイクロプロセッサー信号処理回路（ＣＰＵ）２６、クロック発生器（ＣＬＯＣＫ  ＧＥＮ）３３を備えている。マイクロプロセッサー信号処理回路２６は、第７実施形態と同じである（図８参照）。マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）１０２は、その機能が上述のマイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）３４と同じであるが、クロックの入出力が上述のマイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）３４と異なる。
【０２３８】
クロック発生器３３は、自走発振によりクロックを生成してＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース１０１、マイクロプロセッサー信号処理部インターフェース１０２、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
第８実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部１６からマイクロ波送受信部１５を着脱できる構造である。マイクロ波送受信部１５とマイクロプロセッサー信号処理部１６とが分離されているときでも、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３３からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム（図示しない）を実行することができ、前記の一般的な情報処理（情報処理端末の機能のみが使用される処理）を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部１６の機能のみでも第８実施形態の情報処理端末システムを情報処理端末として使用できる。
【０２３９】
次に、第８実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第７実施形態と重複する説明を省略する。
【０２４０】
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）４２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。
クロック発生器３３の自走発振により、クロックがクロック発生器３３からＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース１０１、マイクロプロセッサー信号処理部インターフェース１０２、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
【０２４１】
復調器（ＤＥＭ）３８からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、クロック発生器３３からのクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース１０１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース１０１の変換回路によって、クロック発生器３３からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース１０２に出力される。
【０２４２】
マイクロ波送受信部インターフェース１０１からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース１０２の変換回路によって、クロック発生器３３からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース１０２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器３３からのクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。このように、マイクロプロセッサー信号処理回路（ＣＰＵ）２６では、受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
【０２４３】
次に、第８実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第７実施形態と重複する説明を省略する。
【０２４４】
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器３３からのクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース１０２に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース１０２の変換回路によって、クロック発生器３３からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース１０１に出力される。
【０２４５】
マイクロプロセッサー信号処理部インターフェース１０２からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース１０１の変換回路によって、クロック発生器３３からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
【０２４６】
マイクロ波送受信部インターフェース１０１からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、クロック発生器３３からのクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
【０２４７】
第８実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理部１６のクロック発生器３３は、クロックをＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース１０１、マイクロプロセッサー信号処理部インターフェース１０２、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力している。このため、マイクロ波送受信部１５とマイクロプロセッサー信号処理部１６とが何らかの理由で分離された場合でも、クロック発生器３３の自走発振により、クロックがマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。このため、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３３からのクロックに同期したタイミングで動作する。このように、第８実施形態の情報処理端末システムでは、第７実施形態の効果に加えて、マイクロ波送受信部１５とマイクロプロセッサー信号処理部１６とが何らかの理由で分離された場合でも、マイクロプロセッサー信号処理部１６内のマイクロプロセッサー信号処理回路（ＣＰＵ）２６が常に動作する。
【０２４８】
なお、第８実施形態の情報処理端末システムでは、変復調処理部８８が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部１６に出力し、送信時に、マイクロプロセッサー信号処理部１６からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８８が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部１６に出力し、送信時に、マイクロプロセッサー信号処理部１６からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０２４９】
この場合、本発明の第８実施形態の情報処理端末システムの変形例として、図１７に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）４２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース１０１、マイクロプロセッサー信号処理部インターフェース１０２、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３３からのクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０２５０】
また、本発明では、第８’実施形態の情報処理端末システムとして、図２２に示されるように、第８実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用することができる。
第８’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部１６に代えて、マイクロプロセッサー信号処理部１６’を具備する。マイクロプロセッサー信号処理部１６’は、第２実施形態のマイクロプロセッサー信号処理回路（ＣＰＵ）４８と、マイクロプロセッサー信号処理部インターフェース１０４と、上述のクロック発生器３３とを備えている。マイクロプロセッサー信号処理部インターフェース１０４は、その機能が上述のマイクロプロセッサー信号処理部インターフェース４７と同じであるが、クロックの入出力が上述のマイクロプロセッサー信号処理部インターフェース４７と異なる。
第８’実施形態の情報処理端末システムでは、マイクロ波送受信部９は、変復調処理部８８に代えて、変復調処理部８８’を備えている。変復調処理部８８’は、復調器（ＤＥＭ）４２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース１０３を備えている。マイクロ波送受信部インターフェース１０３は、その機能が上述のマイクロ波送受信部インターフェース４６と同じであるが、クロックの入出力が上述のマイクロ波送受信部インターフェース４６と異なる。
【０２５１】
この場合、クロック発生器３３は、自走発振によりクロックを生成してＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース１０３、マイクロプロセッサー信号処理部インターフェース１０４、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース１０３、マイクロプロセッサー信号処理部インターフェース１０４、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３３からのクロックに同期して動作する。
【０２５２】
また、第８’実施形態の情報処理端末システムでは、変復調処理部８８’が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部１６’に出力し、送信時に、マイクロプロセッサー信号処理部１６’からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８８’が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部１６’に出力し、送信時に、マイクロプロセッサー信号処理部１６’からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
【０２５３】
この場合、本発明の第８’実施形態の情報処理端末システムの変形例として、図２７に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）４２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース１０３、マイクロプロセッサー信号処理部インターフェース１０４、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３３からのクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
【０２５４】
第１実施形態〜第８実施形態とその変形例、第４’実施形態〜第８’実施形態とその変形例において、直交振幅変調信号（ＱＡＭ変調信号）の場合について説明したが、振幅変調、位相変調、周波数変調、その他の変調を含めシンボル単位でデジタルデータを伝送する場合でも本発明を適用できる。また、第１実施形態〜第８実施形態において、マイクロ波を利用した無線通信のみならず、光を利用した有線通信にも適用できる。この場合、高周波ＲＦ信号は、搬送波に光を用いた変調波である高周波信号に置き換えられる。
【符号の説明】
【０２５５】
１、３、５、７、９、１１、１３、１５、１７    マイクロ波送受信部
２、４、６、１０、１０’、１６、１６’、１８    マイクロプロセッサー信号処理部２１、３７    高周波処理部２２、３８、４２、７０    復調器２３    変調器２４−１、２４−２    Ａ／Ｄ変換器２５−１、２５−２    Ｄ／Ａ変換器２６、４８、７５    マイクロプロセッサー信号処理回路２７、３０、３３、３５、３６、３９、４１、４３    クロック発生器２８、２９、３１、３４、４６、４７、７３、７４、１０１〜１０４    インターフェース４０、５５、６１    周波数変換器５１    アンテナ５２    デュープレクサー５３    低雑音増幅器５４、５６、６０、６２    帯域通過フィルター５７、５８    局部発振器５９    電力増幅器７１    復号器７２    符号器８１、８２、８３、８４、８４’、８５、８５’、８６、８６’、８７、８７’、８８、８８’    変復調処理部
【図１】
0005505810.tif 000002
【図２】
0005505810.tif 000003
【図３】
0005505810.tif 000004
【図４】
0005505810.tif 000005
【図５】
0005505810.tif 000006
【図６】
0005505810.tif 000007
【図７】
0005505810.tif 000008
【図８】
0005505810.tif 000009
【図９】
0005505810.tif 000010
【図１０】
0005505810.tif 000011
【図１１】
0005505810.tif 000012
【図１２】
0005505810.tif 000013
【図１３】
0005505810.tif 000014
【図１４】
0005505810.tif 000015
【図１５】
0005505810.tif 000016
【図１６】
0005505810.tif 000017
【図１７】
0005505810.tif 000018
【図１８】
0005505810.tif 000019
【図１９】
0005505810.tif 000020
【図２０】
0005505810.tif 000021
【図２１】
0005505810.tif 000022
【図２２】
0005505810.tif 000023
【図２３】
0005505810.tif 000024
【図２４】
0005505810.tif 000025
【図２５】
0005505810.tif 000026
【図２６】
0005505810.tif 000027
【図２７】
0005505810.tif 000028