(57)【特許請求の範囲】
【請求項１】
交流入力電圧を整流平滑して得られた直流入力電圧をアクティブフィルタ回路により所定の一次側直流電圧にまで昇圧し、トランスの一次巻線に接続された第１スイッチング素子により前記一次側直流電圧をスイッチングして前記トランスの二次巻線に交流誘起電圧を誘起させ、該交流誘起電圧を整流平滑部で整流平滑して得た二次側直流電圧から主出力電圧を生成して主出力端子から出力する主出力スイッチングレギュレータと、
前記二次側直流電圧を降圧レギュレータ部で降圧して従出力電圧を従出力端子から出力する従出力レギュレータと
を備えたスイッチング電源装置において、
前記主出力スイッチングレギュレータは、前記整流平滑部と前記主出力端子との間に介装され、オン／オフ制御されることで、前記整流平滑部と前記主出力端子との導通／非導通を切り替える第２スイッチング素子を有し、
前記従出力レギュレータは、前記第２スイッチング素子のオン／オフ状態を制御する主出力制御回路を有し、
前記主出力制御回路は、前記従出力端子から前記従出力電圧が出力されてから前記アクティブフィルタ回路が前記直流入力電圧を前記一次側直流電圧にまで昇圧する間、前記第２スイッチング素子をオフ状態とし、前記直流入力電圧を前記一次側直流電圧に昇圧した後に前記第２スイッチング素子をオン状態とし、前記主出力端子から前記主出力電圧を出力させることを特徴とするスイッチング電源装置。
【請求項２】
前記主出力制御回路は、前記第２スイッチング素子のオン／オフ状態を切り替える第３スイッチング素子と、前記従出力端子と電気的に接続されるとともに前記第３スイッチング素子をオフ状態からオン状態に切り替える閾値電圧を出力可能な遅延コンデンサとを有し、前記従出力端子から前記従出力電圧が出力され前記遅延コンデンサより前記閾値電圧が前記第３スイッチング素子に出力されると、前記第３スイッチング素子は前記第２スイッチング素子をオフ状態からオン状態に切り替えるように構成され、
前記従出力端子から前記従出力電圧が出力されてから前記遅延コンデンサより前記閾値電圧が出力されるまでの期間が、前記従出力端子から前記従出力電圧が出力されてから前記アクティブフィルタ回路が前記直流入力電圧を前記一次側直流電圧にまで昇圧するまでの期間と同等以上である請求項１記載のスイッチング電源装置。
【請求項３】
前記アクティブフィルタ回路は、一端に前記直流入力電圧が入力される昇圧用インダクタと、該昇圧用インダクタの他端にアノードが接続されたダイオードと、前記昇圧用インダクタと前記ダイオードを繋ぐ結線に接続され、アクティブフィルタ制御回路により制御される第４スイッチング素子と、ダイオードのカソードに接続されたコンデンサとを有し、
前記コンデンサを満充電することで該コンデンサの端子間に前記一次側直流電圧を発生させる請求項１または２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブフィルタ回路を有する多出力のスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置において、力率の改善および高調波電流の抑制方法の一つとしてアクティブフィルタ回路を用いる例が多い。また、アクティブフィルタ回路は１００[Ｖ]／２００[Ｖ]入力の商用電源にも対応することができ、いわゆるワールドワイド入力対応のスイッチング電源装置の実現に適した方法の一つである（特許文献１参照）。
【０００３】
アクティブフィルタ回路を有する多出力のスイッチング電源装置においては、アクティブフィルタ回路の起動立上がり時に、入力側電解コンデンサの充電に要する充電電力と、装置の全ての出力電力とを同時にまかなうようにアクティブフィルタ回路の電力容量を設定するのが通常である。
【０００４】
スイッチング電源装置に入力される入力電圧範囲に関して、例えば、最小入力電圧が最大入力電圧の約１／４である広範囲の入力電圧変動仕様に対応し、最小入力電圧かつ最大入力電流の条件で起動できるアクティブフィルタ回路の場合、アクティブフィルタ回路の電力容量を、スイッチング回路の全出力電力にさらに入力側電解コンデンサの充電に要する充電電力を加えた電力容量に設定する必要があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２７６３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図４に従来のスイッチング電源装置を示す。以下においては、スイッチング電源装置の出力電力の定格を３８[Ｗ]（主出力：２４[Ｖ]，１．５[Ａ]／従出力：５[Ｖ]，０．４[Ａ]）とし、スイッチング回路の効率とアクティブフィルタ回路の力率を考慮し、アクティブフィルタ回路の入力皮相電力を約５０[ＶＡ]（例えば、入力電圧：２０[Ｖ]、入力電流：２．５[Ａ]）とした場合について説明する。このアクティブフィルタ回路の入力皮相電力はスイッチング電源装置を通常の定格負荷の状態で動作させた時の値である。
【０００７】
アクティブフィルタ回路は、交流入力電源（ＡＣ  ＩＮ）からの交流入力電圧をダイオードブリッジ（ＤＢ１）で全波整流した電圧を、アクティブフィルタ制御回路（Ａ１）とスイッチング素子であるＦＥＴ（Ｑ４）とインダクタ（Ｌ１）とダイオード（Ｄ１）等とで構成される昇圧方式スイッチング回路を経由して直流電圧（例えば、電解コンデンサＣ２の端子間電圧で１２０[Ｖ]）に変換する。このようなアクティブフィルタ方式を採用した装置によれば、交流入力電圧をダイオードブリッジのみを経由して直流電圧に変換するスイッチング電源装置と比較して、交流電源ラインに影響を及ぼす高調波電流を抑制するとともに、力率を改善（標準０．９９）して入力皮相電力を低減し、交流入力電流の実効値を低下させることができる。
【０００８】
図４に示すスイッチング電源の入力電圧仕様をＡＣ１８〜７２[Ｖ]とした場合、いずれの入力電圧でもアクティブフィルタ回路を起動させるためには、電解コンデンサＣ２を充電し、ＤＣ１２０[Ｖ]まで昇圧しなければならない。電解コンデンサＣ２の静電容量を４７０[μＦ]とした場合、最小入力電圧ＡＣ１８[Ｖ]（ＤＣ２５[Ｖ]）からＤＣ１２０[Ｖ]まで昇圧するときのエネルギーはジュールの法則により、
充電エネルギー＝(１／２)ＣＶ２
＝４７０×１０−６×（１２０２−２５２）÷２
＝３．２３７[Ｊ]
仮に２００[ｍｓ]の時間で充電する場合、３．２３７[Ｊ]／０．２[ｓ]＝１６．１８[Ｗ]の電力が必要となる。起動時のアクティブフィルタ回路の力率を０．９５とすると、充電に必要な入力皮相電力は、１６．１８[Ｗ]／０．９５≒１７[ＶＡ]となる。
【０００９】
図５に図４に示すスイッチング電源装置の各部電圧のタイムチャートを示す。前述のとおり、スイッチング電源装置の出力電力の定格を３８[Ｗ]とした場合、アクティブフィルタ回路の入力皮相電力は約５０[ＶＡ]である。しかしながら、アクティブフィルタの起動時に電解コンデンサＣ２を充電するまでの間（充電時間：２００[ｍｓ]）、充電に必要な入力皮相電力（１７[ＶＡ]）が追加されて、アクティブフィルタ回路の入力皮相電力は合計６７[ＶＡ]になる（図５（Ｄ））。
【００１０】
また、アクティブフィルタ回路の入力皮相電力が６７[ＶＡ]のとき、入力電圧を２０[Ｖ]とすると、入力電流は３．３５[Ａ]になり、定格出力で動作するときと比較して、電流容量が１．３４倍（３．３５[Ａ]／２．５[Ａ]）に増加する。このように、アクティブフィルタ回路を起動させるためには、アクティブフィルタ回路の設定電力容量を５０[ＶＡ]ではなく、６７[ＶＡ]として設計しなければならず、装置のコストアップの主要因となっていた。
【００１１】
さらに、スイッチング電源装置が搭載されるシステム機器と他のシステム機器の運用状態によっては、交流電源ラインに抵抗が介在し、これにより、スイッチング電源装置の入力電圧が２０[Ｖ]から更に下降する懸念がある。例えば、入力ライン抵抗を１[Ω]とすると、通常の定格負荷による運用では２．５[Ｖ]（＝２．５[Ａ]×１[Ω]）の降下が生じ、入力電圧は２０[Ｖ]から１７．５Ｖに変動し入力電圧仕様の下限である１８Ｖを下回ってしまう。また、起動時に入力電流が２．５[Ａ]から３．３５[Ａ]に増加すると、入力電圧は１６．６５[Ｖ]に降下し、入力電圧仕様範囲から大きく外れる。この場合、入力電流は６７[ＶＡ]／１６．６５[Ｖ]≒４[Ａ]となり、ライン抵抗による電圧降下が連鎖的に発生し、起動不能の状態に陥る。このように、従来装置を搭載したシステム機器を運用する場合、正常に起動しなくなるといった起動不良を招くおそれがあった。
【００１２】
本発明は上記課題に鑑みてなされたものであり、入力電圧範囲が広い場合でも、アクティブフィルタ回路を低コストで、かつ起動特性の良好なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
この発明は、交流入力電圧を整流平滑して得られた直流入力電圧をアクティブフィルタ回路により所定の一次側直流電圧にまで昇圧し、トランスの一次巻線に接続された第１スイッチング素子により一次側直流電圧をスイッチングしてトランスの二次巻線に交流誘起電圧を誘起させ、該交流誘起電圧を整流平滑部で整流平滑して得た二次側直流電圧から主出力電圧を生成して主出力端子から出力する主出力スイッチングレギュレータと、二次側直流電圧を降圧レギュレータ部で降圧して従出力電圧を従出力端子から出力する従出力レギュレータとを備えた多出力型スイッチング電源装置であって、上記目的を達成するため、主出力スイッチングレギュレータは、整流平滑部と主出力端子との間に介装され、オン／オフ制御されることで、整流平滑部と主出力端子との導通／非導通を切り替える第２スイッチング素子を有し、従出力レギュレータは、第２スイッチング素子のオン／オフ状態を制御する主出力制御回路を有し、主出力制御回路は、従出力端子から従出力電圧が出力されてからアクティブフィルタ回路が直流入力電圧を一次側直流電圧にまで昇圧する間、第２スイッチング素子をオフ状態とし、直流入力電圧を一次側直流電圧に昇圧した後に第２スイッチング素子をオン状態とし、主出力端子から主出力電圧を出力させることを特徴としている。
【００１４】
この構成によれば、従出力端子から従出力電圧が出力されてからアクティブフィルタ回路が直流入力電圧を一次側直流電圧にまで昇圧する間、第２スイッチング素子がオフ状態とされ、主出力スイッチングレギュレータ（主出力端子）からの出力が遮断される。そして、直流入力電圧が一次側直流電圧に昇圧された後に、第２スイッチング素子がオン状態とされ、主出力スイッチングレギュレータからの出力が行われる。このため、アクティブフィルタ回路の昇圧タイミングと、主出力スイッチングレギュレータからの出力タイミングとを完全に分離することができる。これにより、アクティブフィルタ回路の電力容量の設定に際し、装置の全出力電力にさらにアクティブフィルタ回路の昇圧に要する電力を加える必要がない。また、定格出力動作時に対する入力電流の増加を回避することができ、起動不良の発生を防止することができる。よって、入力電圧範囲が広い場合でも、アクティブフィルタ回路を低コストで、かつ起動特性の良好なスイッチング電源装置を実現することができる。
【００１５】
ここで、主出力制御回路は、第２スイッチング素子のオン／オフ状態を切り替える第３スイッチング素子と、従出力端子と電気的に接続されるとともに第３スイッチング素子をオフ状態からオン状態に切り替える閾値電圧を出力可能な遅延コンデンサとを有し、従出力端子から従出力電圧が出力され遅延コンデンサより閾値電圧が第３スイッチング素子に出力されると、第３スイッチング素子は第２スイッチング素子をオフ状態からオン状態に切り替えるように構成され、従出力端子から従出力電圧が出力されてから遅延コンデンサより閾値電圧が出力されるまでの期間が、従出力端子から従出力電圧が出力されてからアクティブフィルタ回路が直流入力電圧を一次側直流電圧にまで昇圧するまでの期間と同等以上であることが好ましい。
【００１６】
この構成によれば、従出力端子から従出力電圧が出力され遅延コンデンサから閾値電圧が第３スイッチング素子に出力されると、第３スイッチング素子は第２スイッチング素子をオフ状態からオン状態に切り替える。ここで、従出力端子から従出力電圧が出力されてから遅延コンデンサより閾値電圧が出力されるまでの期間が、従出力端子から従出力電圧が出力されてからアクティブフィルタ回路が直流入力電圧を一次側直流電圧にまで昇圧するまでの期間と同等以上であるため、アクティブフィルタ回路が直流入力電圧を一次側直流電圧にまで昇圧するまでの間、第２スイッチング素子をオフ状態とし、主出力端子から主出力電圧が出力されるのを遮断することができる。このため、上記した期間条件を満たすように遅延コンデンサの容量を適切に設定することにより、アクティブフィルタ回路の設定電力容量の増加を抑えることができる。
【００１７】
なお、アクティブフィルタ回路は、一端に直流入力電圧が入力される昇圧用インダクタと、該昇圧用インダクタの他端にアノードが接続されたダイオードと、昇圧用インダクタとダイオードを繋ぐ結線に接続され、アクティブフィルタ制御回路により制御される第４スイッチング素子と、ダイオードのカソードに接続されたコンデンサとを有し、コンデンサを満充電することで該コンデンサの端子間に一次側直流電圧を発生させるように構成してもよい。この構成によれば、コンデンサが満充電されるまでの間、主出力電圧の出力が遮断され、アクティブフィルタ回路の設定電力容量の増加を抑えることができる。
【発明の効果】
【００１８】
本発明によれば、入力電圧範囲が広い場合でも、アクティブフィルタ回路を低コストで、かつ起動特性の良好なスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係るスイッチング電源装置の回路図である。
【図２】図１に示すスイッチング電源装置のタイムチャートである。
【図３】本発明の変形形態に係るスイッチング電源装置の回路図である。
【図４】従来のスイッチング電源装置の回路図である。
【図５】図４に示すスイッチング電源装置のタイムチャートである。
【発明を実施するための形態】
【００２０】
図１は本発明の一実施形態に係るスイッチング電源装置の回路図である。スイッチング電源装置は主出力スイッチングレギュレータ１と従出力レギュレータ２とを備える。主出力スイッチングレギュレータ１では、入力された交流入力電圧ＡＣ−ＩＮ（この実施形態ではＡＣ１８〜７２[Ｖ]）はダイオードブリッジＤＢ１で全波整流され、コンデンサＣ１で平滑される。こうして得られた直流入力電圧はアクティブフィルタ回路１１により所定の一次側直流電圧（この実施形態では１２０[Ｖ]）まで昇圧される。
【００２１】
アクティブフィルタ回路１１は、一端に直流入力電圧が入力される昇圧用インダクタＬ１と、該昇圧用インダクタＬ１の他端にアノードが接続されたダイオードＤ１と、昇圧用インダクタＬ１とダイオードＤ１を繋ぐ結線に接続され、アクティブフィルタ制御回路Ａ１により制御されるＦＥＴＱ４（本発明の「第４スイッチング素子」に相当）と、ダイオードＤ１のカソードに接続されたコンデンサＣ２とを有する。そして、コンデンサＣ２が満充電されることで該コンデンサＣ２の端子間に一次側直流電圧を発生させる。
【００２２】
アクティブフィルタ回路１１（コンデンサＣ２）から出力された一次側直流電圧は、トランスＴ１の一次巻線（一方端）とスイッチング制御回路Ａ２へ起動電流を供給する起動抵抗Ｒ３に導かれる。これにより、起動抵抗Ｒ３からスイッチング制御回路Ａ２の内部回路を通して補助電源端子（Ｖｃｃ）に繋がるコンデンサＣ４の端子間電圧が上昇し、所定のスイッチング条件に設定されたパルス出力（ＤＲＶ）がトランスＴ１の一次巻線（他方端）に接続されたＦＥＴＱ１（本発明の「第１スイッチング素子」に相当）のスイッチング動作を開始する。
【００２３】
トランスＴ１の二次巻線に接続された整流平滑部１２（トランスＴ１の二次巻線間に直列に接続されたダイオードＤ４、コンデンサＣ５）は、トランスＴ１の二次巻線に誘起される交流誘起電圧を整流・平滑して二次側直流電圧を生成する。同時にトランスＴ１の補助巻線にも交流電圧が誘起されて整流ダイオードＤ２を通じてコンデンサＣ３の端子間に補助電源電圧を生成する。さらに、ダイオードＤ３を通じてスイッチング制御回路Ａ２の補助電源端子（Ｖｃｃ）に補助電源電圧を安定的に供給する。
【００２４】
このように、主出力スイッチングレギュレータ１が起動すると、スイッチング制御回路Ａ２の補助電源端子（Ｖｃｃ）に補助電源電圧が供給されると同時に、アクティブフィルタ制御回路Ａ１の補助電源端子（Ｖｃｃ）にも補助電源電圧が供給される。スイッチング制御回路Ａ２には、例えば富士電機デバイステクノロジー製のスイッチング電源制御用ＩＣ「ＦＡ５５４１」を使用することができ、アクティブフィルタ制御回路Ａ１には、例えばインターナショナル・レクティファイアー製のアクティブフィルタ制御用ＩＣ「ＩＲ１１５０」を使用することができる。
【００２５】
二次側直流電圧はＦＥＴＱ２（本発明の「第２スイッチング素子」に相当）を経由して主出力（この実施形態では、主出力電圧：２４[Ｖ]、主出力電流：１．５[Ａ]）として主出力端子１３から出力される。このように、ＦＥＴＱ２は整流平滑部１２と主出力端子１３との間に介装され、オン／オフ制御されることで、整流平滑部１２と主出力端子１３との導通状態（導通／非導通）を切り替えることができる。
【００２６】
また、整流平滑部１２とＦＥＴＱ２とを結ぶ結線には帰還制御回路Ａ３が接続されており、帰還制御回路Ａ３は二次側直流電圧の多寡情報をフォトカプラＰＣ１を介してスイッチング制御回路Ａ２にフィードバックして、当該二次側直流電圧が所定の電圧に保たれるようＦＥＴＱ１のスイッチング動作を制御する。
【００２７】
従出力レギュレータ２は降圧レギュレータ回路ＩＣ１（本発明の「降圧レギュレータ部」に相当）と主出力制御回路２１とを有する。帰還制御回路Ａ３によって安定化された二次側直流電圧は降圧レギュレータ回路ＩＣ１に入力される。降圧レギュレータ回路ＩＣ１は、二次側直流電圧を降圧した電圧を従出力（この実施形態では、従出力電圧：５[Ｖ]、従出力電流：０．４[Ａ]）として従出力端子２３から出力する。この降圧レギュレータ回路ＩＣ１には、汎用３端子レギュレータ「７８０５」等を用いることができる。
【００２８】
主出力制御回路２１は、降圧レギュレータ回路ＩＣ１の出力に接続され、ＦＥＴＱ２のオン／オフ状態を切り替え制御する。主出力制御回路２１は、従出力端子２３（＋５[Ｖ]）に一端が接続された抵抗Ｒ８と、抵抗Ｒ８の他端とＧＮＤ（０[Ｖ]）間に接続されたコンデンサＣ９（本発明の「遅延コンデンサ」に相当）と、抵抗８とコンデンサＣ９との接続点にゲートが接続され、ドレインが抵抗Ｒ７を介してＦＥＴＱ２のゲートに接続され、ソースが接地されたＦＥＴＱ３（本発明の「第３スイッチング素子」に相当）とを有する。また、ＦＥＴＱ３のゲート−ソース間には抵抗Ｒ９が接続され、従出力端子２３とＦＥＴＱ３のゲートとの間にダイオードＤ５が接続されている。
【００２９】
従出力端子２３から従出力電圧が出力されると、抵抗Ｒ８を介してコンデンサＣ９の充電が開始され、コンデンサＣ９の充電電圧がＦＥＴＱ３のゲートに印加される。その印加電圧がゲート閾値電圧（ＦＥＴＱ３をオフ状態からオン状態に切り替える閾値電圧）を超えると、ＦＥＴＱ３がオフ状態からオン状態に切り替わる。その結果、整流平滑部１２と主出力端子１３との間に介装されたＦＥＴＱ２がオンし、導通状態となる。これにより、主出力端子１３から主出力電圧が出力される。
【００３０】
ここで、従出力端子２３から従出力電圧が出力されてからコンデンサＣ９よりＦＥＴＱ３のゲート閾値電圧が出力されるまでの期間が、従出力端子２３から従出力電圧が出力されてからアクティブフィルタ回路１１が直流入力電圧を一次側直流電圧にまで昇圧するまで（コンデンサＣ９が満充電されるまで）の期間と同等以上になるように、コンデンサＣ９の静電容量が設定される。
【００３１】
次にこのように構成されたスイッチング電源装置の動作を説明する。図２は図１に示すスイッチング電源装置のタイムチャートである。交流入力電圧ＡＣ−ＩＮ（ＡＣ１８〜７２[Ｖ]）が入力されると、上記したようにアクティブフィルタ制御回路Ａ１に補助電源電圧が供給され、アクティブフィルタ制御回路Ａ１が作動する。これにより、所定のスイッチング条件に設定されたパルス出力（ＤＲＶ）が抵抗Ｒ１を通してＦＥＴＱ４の駆動を開始し、昇圧用インダクタＬ１とダイオードＤ１による昇圧動作によりコンデンサＣ２の端子間電圧が一次側直流電圧にまで昇圧される。この実施形態では、一次側直流電圧を１２０[Ｖ]に安定化するようにアクティブフィルタ制御回路Ａ１が動作する。
【００３２】
コンデンサＣ２の充電に要する時間を２００[ｍｓ]とすると、コンデンサＣ２の充電に必要な入力皮相電力は、[発明が解決しようとする課題]の項で説明したように、１７[ＶＡ]となる。
【００３３】
主出力スイッチングレギュレータ１は、ＦＥＴＱ１により一次側直流電圧をスイッチングして、トランスＴ１の二次巻線に誘起される交流誘起電圧を整流平滑部１２により整流・平滑して二次側直流電圧を生成する。生成された二次側直流電圧は、降圧レギュレータ回路ＩＣ１により降圧され、従出力電圧（ＤＣ５[Ｖ]）として従出力端子２３から出力される（図２（Ｂ））。なお、従出力端子２３から従出力が出力開始される段階では、ＦＥＴＱ２はオフ状態となっているため、主出力端子１３から主出力は出力されない。よって、アクティブフィルタ回路が要する入力皮相電力は、コンデンサＣ２の充電分と従出力分を併せて約２０[Ｖ]となる（図２（Ｄ））。
【００３４】
従出力端子２３から従出力電圧（ＤＣ５[Ｖ]）が出力されると、抵抗Ｒ８を通じてコンデンサＣ９の充電が開始される。この充電電圧（コンデンサＣ９の端子間電圧）がＦＥＴＱ３のゲートに印加され、印加電圧がゲート閾値電圧を超えるとＦＥＴＱ３がオン状態となる。そして、ＦＥＴＱ３がオンすると、ＦＥＴＱ２がオンし、整流平滑部１２と主出力端子１３とが導通状態となり、主出力端子１３から主出力電圧（ＤＣ２４[Ｖ]）が出力される。すなわち、従来技術（図５（Ｃ））と異なり、従出力端子２３からの出力に遅延して主出力端子１３から主出力電圧が出力される（図２（Ｃ））。
【００３５】
この実施形態では、従出力端子２３から従出力電圧が出力されてからコンデンサＣ９よりゲート閾値電圧が出力されるまでの期間が、従出力端子２３から従出力電圧が出力されてからアクティブフィルタ回路１１が直流入力電圧を一次側直流電圧にまで昇圧するまでの期間と同等以上に設定されている。すなわち、コンデンサＣ２が満充電され、コンデンサＣ９の端子間に一次側直流電圧が発生するまでの間、ＦＥＴＱ２はオフ状態とされる。これにより、アクティブフィルタ回路の昇圧タイミング（コンデンサＣ２の充電タイミング）と、主出力スイッチングレギュレータ１からの出力タイミングとを完全に分離することができる。
【００３６】
以上のように、この実施形態によれば、従出力端子２３から従出力電圧が出力されてからアクティブフィルタ回路１１が直流入力電圧を一次側直流電圧にまで昇圧する間、ＦＥＴＱ２をオフ状態としている。そして、直流入力電圧を一次側直流電圧に昇圧した後にＦＥＴＱ２をオン状態とし、主出力端子１３から主出力電圧を出力させるように構成している。このため、アクティブフィルタ回路１１の電力容量の設定に際し、装置の全出力電力にさらに一次側直流電圧までの昇圧に要する電力を加える必要がない。また、定格出力動作時に対する入力電流の増加を回避することができ、起動不良の発生を防止することができる。よって、入力電圧範囲が広い場合でも、アクティブフィルタ回路を低コストで、かつ起動特性の良好なスイッチング電源装置を実現することができる。
【００３７】
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記実施形態では、降圧レギュレータ回路ＩＣ１として、汎用の３端子レギュレータ「７８０５」等を用いているが、図３に示すように、サンケン電気製の降圧レギュレータ「ＳＡＩ０１」等を用いてもよい。
【００３８】
図３は本発明の変形形態に係るスイッチング電源装置の回路図である。降圧レギュレータ回路ＩＣ１として、「ＳＡＩ０１」を用いる場合、外付け部品として、ＩＣ１の出力端子と従出力端子２３との間に直列にインダクタＬ３を介挿するとともに、ＩＣ１の出力端子とＧＮＤ（０[Ｖ]）間にダイオードＤ６を付加すればよい。また、同図に示すように、本発明の「第３スイッチング素子」（Ｑ３）として、ＦＥＴに代えてバイポーラトランジスタを用いてもよい。
【符号の説明】
【００３９】
１            主出力スイッチングレギュレータ
２            従出力レギュレータ
１１          アクティブフィルタ回路
１２          整流平滑部
１３          主出力端子
２１          主出力制御回路
２３          従出力端子
Ａ１          アクティブフィルタ制御回路
Ｃ２          （アクティブフィルタ回路の）コンデンサ
Ｃ９          遅延コンデンサ
Ｄ１          （アクティブフィルタ回路の）ダイオード
ＩＣ１        降圧レギュレータ回路（降圧レギュレータ部）
Ｌ１          インダクタ（昇圧用インダクタ）
Ｑ１          ＦＥＴ（第１スイッチング素子）
Ｑ２          ＦＥＴ（第２スイッチング素子）
Ｑ３          ＦＥＴ、バイポーラトランジスタ（第３スイッチング素子）
Ｑ４          ＦＥＴ（第４スイッチング素子）
Ｔ１          トランス
【図１】
0005450255.tif 000002
【図２】
0005450255.tif 000003
【図３】
0005450255.tif 000004
【図４】
0005450255.tif 000005
【図５】
0005450255.tif 000006