(57)【特許請求の範囲】
【請求項１】
第１の直流電圧部と非Ｓｉによる複数の半導体素子とを備えた第１のインバータ回路と、
上記第１の直流電圧部より小さな電圧を有する第２の直流電圧部とＳｉによる複数の半導体素子とを備えた第２のインバータ回路とを備え、
上記第１のインバータ回路の交流側出力端と上記第２のインバータ回路の交流側出力端とを直列に接続し、上記第１、第２のインバータ回路の出力の合成により所定の電圧波形による交流電力を負荷に供給し、
上記第２のインバータ回路における上記第２の直流電圧部から該第２のインバータ回路の各アームまでの配線インダクタンスは、上記第１のインバータ回路における上記第１の直流電圧部から該第１のインバータ回路の各アームまでの配線インダクタンスよりも小さい
電力変換装置。
【請求項２】
上記第１のインバータ回路を駆動するスイッチング周波数は、上記第２のインバータ回路を駆動するスイッチング周波数より小さい請求項１に記載の電力変換装置。
【請求項３】
上記第１、第２のインバータ回路の内、上記第２のインバータ回路のみが高周波ＰＷＭ制御される請求項２に記載の電力変換装置。
【請求項４】
上記第１のインバータ回路および上記第２のインバータ回路は、それぞれ単相インバータで構成される請求項１から請求項３のいずれか１項に記載の電力変換装置。
【請求項５】
上記第１のインバータ回路はｎ相インバータで構成され、上記第２のインバータ回路は少なくともｎ個の単相インバータで構成され、
上記第１のインバータ回路の各相交流出力線に、上記第２のインバータ回路の上記各単相インバータの交流側出力端を直列に接続し、各相にて上記第１、第２のインバータ回路の出力を合成し、所定の電圧波形によるｎ相交流電力をｎ相負荷に供給する請求項１から請求項３のいずれか１項に記載の電力変換装置。
【請求項６】
上記第１のインバータ回路の交流側出力端と上記第２のインバータ回路の交流側出力端とは、上記負荷を挟んで直列に接続され、上記第１のインバータ回路と上記第２のインバータ回路とで上記負荷に両側から電力供給する請求項１から請求項３のいずれか１項に記載の電力変換装置。
【請求項７】
上記第１のインバータ回路は、上記非Ｓｉによる複数の半導体素子として複数の非Ｓｉ半導体スイッチング素子を備える請求項１から請求項６のいずれか１項に記載の電力変換装置。
【請求項８】
上記第１のインバータ回路は、２つの非Ｓｉ半導体スイッチング素子の直列接続体を少なくとも一対有し、該直列接続体の一方の非Ｓｉ半導体スイッチング素子のオフ動作完了から次のオン動作直前までの間に、他方の非Ｓｉ半導体スイッチング素子をオンさせる請求項７に記載の電力変換装置。
【請求項９】
上記第１のインバータ回路内の上記各非Ｓｉ半導体スイッチング素子にＳｉＣ−ＭＯＳＦＥＴを用いた請求項７に記載の電力変換装置。
【請求項１０】
上記第２のインバータ回路は、上記複数の半導体素子として複数のＳｉ半導体スイッチング素子を備え、該各Ｓｉ半導体スイッチング素子および上記第１のインバータ回路内の上記各非Ｓｉ半導体スイッチング素子に、ユニポーラデバイスを用いた請求項７に記載の電力変換装置。
【請求項１１】
上記第１のインバータ回路は、複数の半導体スイッチング素子および複数のダイオードを備え、該複数のダイオードが上記非Ｓｉによる複数の半導体素子である請求項１から請求項６のいずれか１項に記載の電力変換装置。
【請求項１２】
上記複数のダイオードは、ＳｉＣ−ショットキバリアダイオードである請求項１１に記載の電力変換装置。
【請求項１３】
上記第２のインバータ回路は、上記Ｓｉによる複数の半導体素子としての複数の半導体スイッチング素子と、非Ｓｉによる複数のダイオードとを備える請求項１に記載の電力変換装置。
【請求項１４】
上記第１のインバータ回路内の上記非Ｓｉによる複数の半導体素子と上記第２のインバータ回路内の複数の半導体素子とを、同一のモジュール内に収納した請求項１から請求項６のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換装置に関し、特に、大電力制御に使用可能で電力損失が低減されたインバータに関するものである。
【背景技術】
【０００２】
従来のインバータ回路として、大電力制御に使用可能な低電力損失のスイッチング回路には以下に示すものがある。
Ｓｉトランジスタと非Ｓｉトランジスタとを直列に接続してなる直列回路を備えて成り、Ｓｉトランジスタの変換要領が０．１ｋＶＡ〜２００ｋＶＡであって、非ＳｉトランジスタがＳｉＣまたはＧａＮ系パワー半導体から成る。このように２つのトランジスタを直列接続することで直列回路全体の耐電圧が向上し、また非Ｓｉ系のトランジスタの高速動作により直列回路全体でスイッチング損失を低下できる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】再公表ＷＯ００／７２４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のインバータ回路では、Ｓｉトランジスタと非Ｓｉトランジスタとを直列に接続することで、高耐圧化を実現し、かつスイッチング損失を低減している。しかしながら、直列回路を用いることで、電力変換装置全体で導通損失が増大し、変換効率の向上を図るのが困難であった。また、交流各相の出力電圧が、正側母線電圧または負側母線電圧の２レベルの電圧に限定されるため、出力電圧に含まれる高調波成分が大きくなり、大容量の出力フィルタを要するという問題点があった。【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、大電力制御に使用可能で信頼性よく電力損失を低減でき、出力電圧の高調波成分を抑制できる高効率な電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明による電力変換装置は、第１の直流電圧部と非Ｓｉによる複数の半導体素子とを備えた第１のインバータ回路と、上記第１の直流電圧部より小さな電圧を有する第２の直流電圧部とＳｉによる複数の半導体素子とを備えた第２のインバータ回路とを備える。そして、上記第１のインバータ回路の交流側出力端と上記第２のインバータ回路の交流側出力端とを直列に接続し、上記第１、第２のインバータ回路の出力の合成により所定の電圧波形による交流電力を負荷に供給し、上記第２のインバータ回路における上記第２の直流電圧部から該第２のインバータ回路の各アームまでの配線インダクタンスは、上記第１のインバータ回路における上記第１の直流電圧部から該第１のインバータ回路の各アームまでの配線インダクタンスよりも小さいものである。
【発明の効果】
【０００７】
この発明による電力変換装置は、非Ｓｉによる複数の半導体素子を用いた第１のインバータ回路を高電圧で動作させ、Ｓｉによる複数の半導体素子を用いた第２のインバータ回路を低電圧で動作させ、第１、第２のインバータ回路の出力を合成する。このため、電力変換装置全体の導通損失が大きく低減されて信頼性よく電力損失の低減が図れると共に、出力電圧の高調波成分を抑制して大電力を出力できる。これにより、大容量の出力フィルタが不要になり、大電力制御に使用可能な小型で高効率な電力変換装置が得られる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による電力変換装置の構成を示す図である。
【図２】この発明の実施の形態１による第２の直流電圧部の別例を示す図である。
【図３】この発明の実施の形態１による第１の単相インバータの出力電圧を示す波形図である。
【図４】この発明の実施の形態１による第２の単相インバータの出力電圧を示す波形図である。
【図５】この発明の実施の形態１による電力変換装置全体の動作を示す図である。
【図６】この発明の実施の形態１によるＳｉＣ−ＭＯＳＦＥＴとＳｉ−ＭＯＳＦＥＴとの特性を示す図である。
【図７】この発明の実施の形態２による電力変換装置の構成を示す図である。
【図８】この発明の実施の形態３による電力変換装置の構成を示す図である。
【図９】この発明の実施の形態４による電力変換装置の構成を示す図である。
【図１０】この発明の実施の形態５によるパワーモジュールの構成を示す図である。
【図１１】この発明の実施の形態５の別例による３相ハイブリッドモジュールの構成を示す図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
図１は、この発明の実施の形態１による電力変換装置の構成を示す図である。
図１に示すように、電力変換装置は、第１の単相インバータ１から成る主インバータ（第１のインバータ回路）と、第２の単相インバータ２から成る副インバータ（第２のインバータ回路）とを備えて、単相負荷９に交流電力を供給する。
第１の単相インバータ１には、非Ｓｉで、Ｓｉよりもバンドギャップが広いワイドバンドギャップ半導体材料、例えばＳｉＣやＧａＮなどから成るデバイスが用いられる。この場合、第１の単相インバータ１は、ＳｉＣ−ＳＢＤ（ＳｉＣ−ショットキバリアダイオード）４をそれぞれ逆並列に接続した複数個の非Ｓｉパワー半導体スイッチング素子としてのＳｉＣ−ＭＯＳＦＥＴ３と、第１の直流電圧部としての直流電源５とを備えて、該直流電源５からの直流電力を交流電力に変換して出力する。この第１の単相インバータ１は、単相負荷９へのエネルギの供給源として動作する。
【００１０】
第２の単相インバータ２には、例えばＳｉによるデバイスが用いられる。この場合、第２の単相インバータ２は、Ｓｉ−ダイオード７をそれぞれ逆並列に接続した複数個のＳｉパワー半導体スイッチング素子としてのＳｉ−ＭＯＳＦＥＴ６と、第２の直流電圧部としてのコンデンサ８とを備えて、該コンデンサ８からの直流電力を交流電力に変換して出力する。この場合、直流入力部分にはコンデンサ８のみを備えるため、コンデンサ８の充放電がバランスするよう、即ち、第２の単相インバータ２の平均的な電力負担がゼロになるように、第２の単相インバータ２は制御される。
なお、第２の直流電圧部には、図２に示すように直流電源１０を用いても良く、その場合は、第２の単相インバータ２も、単相負荷９へのエネルギの供給源として動作する。
【００１１】
第１の単相インバータ１の直流電源５の電圧Vdc−mainは、例えば６００Ｖ超の高電圧であり、第２の単相インバータ２のコンデンサ８の電圧Vdc−subより大きく設定される。
第１、第２の単相インバータ１、２は、それぞれ出力として正、負およびゼロの電圧を発生することができる。電力変換装置は、第１の単相インバータ１の交流側出力端と第２の単相インバータ２の交流側出力端とを直列に接続して構成され、各単相インバータ１、２の発生電圧を組み合わせることによって、その総和として所定の電圧波形による交流電力を単相負荷９に供給する。
即ち、直流電源５の電圧Vdc−mainと、コンデンサ８の電圧Vdc−subとは、
Vdc−main＞Vdc−sub
Vdc−main＋Vdc−sub≧負荷最大電圧
となるように設定される。
【００１２】
第１、第２の単相インバータ１、２および電力変換装置全体の動作について以下に説明する。
図３は、第１の単相インバータ１の出力電圧を示す波形図である。図３（ａ）、図３（ｂ）は、第１の単相インバータ１の２種の出力電圧を示すもので、図３（ａ）は半周期に１パルスで出力する場合、図３（ｂ）は半周期に３パルスで出力する場合を示す。図４は、第２の単相インバータ２の出力電圧を示す波形図である。
図に示すように、ＳｉＣ−ＭＯＳＦＥＴ３を用いた第１の単相インバータ１は、半周期に１パルスから数パルス程度の電圧波形で出力する、即ち第１の単相インバータ１は低周波でのスイッチングにより動作する。また、Ｓｉ−ＭＯＳＦＥＴ６を用いた第２の単相インバータ２は、高周波ＰＷＭによるスイッチングにて動作する。
【００１３】
図５は、電力変換装置全体の動作を示すものである。
図５に示すように、電力変換装置全体の目標出力負荷電圧１１から、第１の単相インバータ１の出力電圧１２（主インバータ出力電圧）を差し引いた差電圧の値を、演算器１３にて演算し、該差電圧値を第２の単相インバータ２の目標出力電圧（副インバータ目標電圧）として、ＰＷＭ回路１４にてＰＷＭ変換することにより第２の単相インバータ２を駆動するＰＷＭ信号（副インバータ駆動信号）を生成する。
このとき、第２の単相インバータ２のコンデンサ８の充放電をバランスさせるため、第２の単相インバータ２の１周期での電力負担が０となるように、第１の単相インバータ１は出力制御される。
なお、電力変換装置全体の目標出力負荷電圧１１から差し引くのは、第１の単相インバータ１の出力電圧１２の替わりに第１の単相インバータ１の目標出力電圧でも良い。
【００１４】
以上のように構成される電力変換装置における電力損失について、第１の単相インバータ１に用いられるＳｉＣ−ＭＯＳＦＥＴ、および第２の単相インバータ２に用いられるＳｉ−ＭＯＳＦＥＴの特性の説明と共に以下に詳述する。
図６は、ＳｉＣ−ＭＯＳＦＥＴとＳｉ−ＭＯＳＦＥＴとのデバイスの特性を示す図であり、特に素子耐圧と導通損失の関係を示す。
一般に、Ｓｉよりバンドギャップが広い非ＳｉであるＳｉＣ材料は絶縁耐圧が高いという優れた特性を備えているため、ＳｉＣ−ＭＯＳＦＥＴのオン抵抗はＳｉ−ＭＯＳＦＥＴのそれに比べて１／数１００の低い値となる。このため、素子耐圧を大きくすると、Ｓｉ−ＭＯＳＦＥＴでは、オン抵抗による導通損失が急激に増大するが、ＳｉＣ−ＭＯＳＦＥＴでは導通損失が比較的低く抑えられる。
【００１５】
一般にＭＯＳＦＥＴはスイッチング損失が小さく高周波スイッチングを行うインバータ用途に適しているが、素子耐圧を大きくすると導通損失が急激に増大するＳｉ−ＭＯＳＦＥＴを６００Ｖ超の比較的高い電圧で動作するインバータ回路に適用することは好ましくなく、６００Ｖ以下の回路で高周波スイッチングする用途に適している。
逆に、ＳｉＣ−ＭＯＳＦＥＴは、素子耐圧が６００Ｖ超と大きくなっても、導通損失が比較的低く抑えられるため、６００Ｖ超の高い電圧で動作するインバータ回路での用途に適している。
【００１６】
図６において、第１の単相インバータ１に用いられるＳｉＣ−ＭＯＳＦＥＴ３を、素子耐圧ＶｘのＳｉＣ−ＭＯＳＦＥＴ素子Ｘとし、第２の単相インバータ２に用いられるＳｉ−ＭＯＳＦＥＴ６を、素子耐圧ＶｙのＳｉ−ＭＯＳＦＥＴ素子Ｙとする。なお、ＳｉＣ−ＭＯＳＦＥＴ素子Ｘの素子耐圧Ｖｘは、６００Ｖを超えるものとする。
【００１７】
この実施の形態では、ＳｉＣ−ＭＯＳＦＥＴ素子Ｘ（ＳｉＣ−ＭＯＳＦＥＴ３）を用い、電圧Vdc−main（＝ｋＶｘ）の直流電源５を備えた第１の単相インバータ１を低周波で動作させる。このＳｉＣ−ＭＯＳＦＥＴ素子Ｘは低周波で動作するためスイッチング損失は非常に小さな値となる。このためＳｉＣ−ＭＯＳＦＥＴ素子Ｘの全体損失（スイッチング損失＋導通損失）は、ほぼ導通損失Ｌｘとなる。
また、Ｓｉ−ＭＯＳＦＥＴ素子Ｙ（Ｓｉ−ＭＯＳＦＥＴ６）を用い、電圧Vdc−sub（＝ｍＶｙ）のコンデンサ８を備えた第２の単相インバータ２を高周波で動作させる。このＳｉ−ＭＯＳＦＥＴ素子Ｙのスイッチング損失は導通損失と比較して十分に小さいため、Ｓｉ−ＭＯＳＦＥＴ素子Ｙの全体損失も、ほぼ導通損失Ｌｙと考えることができる。
【００１８】
これにより、ＳｉＣ−ＭＯＳＦＥＴ３とＳｉ−ＭＯＳＦＥＴ６との損失和はＬｘ＋Ｌｙとなる。
なお、ここでｋ、ｍは、素子耐圧に対するインバータ直流電圧の比率であり、一般には０．５〜０．８の値が選ばれる。また、各素子Ｘ、Ｙは第１、第２の単相インバータ１、２を構成しているので、ＳｉＣ−ＭＯＳＦＥＴ素子ＸにはｋＶｘ以下の電圧が印加され、Ｓｉ−ＭＯＳＦＥＴ素子ＹにはｍＶｙ以下の電圧が印加される。
仮に、第１の単相インバータ１に素子耐圧ＶｘのＳｉ−ＭＯＳＦＥＴを用いた場合と比較すると、この実施の形態では、導通損失は差分Ｃ１で大きく低減できる。また第２の単相インバータ１に素子耐圧ＶｙのＳｉＣ−ＭＯＳＦＥＴを用いた場合と比較すると、この実施の形態の方が、導通損失は差分Ｃ２で増大しているが、この差分Ｃ２は上記Ｃ１に対して各段と小さい。
【００１９】
ＳｉＣ素子はＳｉ素子に比べて高価であり、この実施の形態では、高価なＳｉＣ−ＭＯＳＦＥＴ３を高い素子耐圧が要求される第１の単相インバータ１のみに用い、要求される素子耐圧が比較的低い第２の単相インバータ２にＳｉ−ＭＯＳＦＥＴ６を用いることで、コスト上昇を抑えて効果的に損失低減を図ることができ、電力変換装置の変換効率が向上する。
【００２０】
また各単相インバータ１、２は３レベルの電圧を出力するため、２レベルの電圧出力するインバータに比べてインバータを構成する各半導体素子の耐圧を低減でき、その分導通損失も低減できる。さらに、第１の単相インバータ１の出力と第２の単相インバータ２の出力とを組み合わせて所望の出力電圧を得るため、６００Ｖ超の高電圧の回路構成でも低損失で高周波のスイッチング動作を実現でき、出力電圧の高調波を抑制し、精度の高い電圧波形による出力電圧が得られる。
このため、大容量の出力フィルタが不要になり、大電力制御に使用可能な小型で高効率な電力変換装置が得られる。
【００２１】
なお、上記実施の形態１において、第１、第２の単相インバータ１、２では、ダイオード４、７が逆並列接続されたＭＯＳＦＥＴ３、６が２個直列接続された直列接続体を備えている。第１、第２の単相インバータ１、２では、２つのＭＯＳＦＥＴ３、６が直列接続された直列接続体をスイッチングにて動作させるが、一方のＭＯＳＦＥＴをオフすると他方のＭＯＳＦＥＴの逆並列ダイオードがオン状態となる。この時、即ち上記一方のＭＯＳＦＥＴのオフ動作完了から、オン動作開始直前までの期間に、上記他方のＭＯＳＦＥＴをオン状態にする。ＭＯＳＦＥＴはオン状態になると、双方向に通電可能であるので、上記他方のＭＯＳＦＥＴと逆並列ダイオードとの双方に電流が流れる。このため、オン電圧が低下し、さらに導通損失を低減できる。
【００２２】
また、ＭＯＳＦＥＴ３、６は内部に寄生ダイオードが形成されており、その接続方向は図１のダイオード４、７と同じである（図１ではＭＯＳＦＥＴの寄生ダイオードは図示していない）。したがって、第１、第２の単相インバータ１、２のダイオード４、７の代わりに寄生ダイオードを用いることで、ダイオード４、７を省略することも可能である。このようにすることで、ダイオード４、７分のコスト低減、実装面積の縮小が可能となる。
【００２３】
実施の形態２．
次に、この発明の実施の形態２を図に基づいて説明する。
図７は、この発明の実施の形態２による電力変換装置の構成を示す図である。
図７に示すように、電力変換装置は、３相インバータ２１から成る主インバータ（第１のインバータ回路）の各相交流出力線にそれぞれ単相インバータ２２ａ、２２ｂ、２２ｃの交流側出力端を直列接続して、３相負荷２９に交流電力を供給する。
３相インバータ２１には、非Ｓｉ、例えばＳｉＣやＧａＮなどのワイドバンドギャップ半導体材料からなるデバイスが用いられる。この場合、３相インバータ２１は、ＳｉＣ−ダイオード２４を逆並列に接続した複数個のＳｉＣパワー半導体スイッチング素子としてのＳｉＣ−ＭＯＳＦＥＴ２３と、第１の直流電圧部としての直流電源２５とを備えて、該直流電源２５からの直流電力を交流電力に変換して出力する。この３相インバータ２１は、３相負荷２９へのエネルギの供給源として動作する。
【００２４】
３つの単相インバータ２２ａ、２２ｂ、２２ｃから成る副インバータ２２（第２のインバータ回路）には、Ｓｉによるデバイスが用いられる。この場合、各単相インバータ２２ａ、２２ｂ、２２ｃは、Ｓｉ−ダイオード２７を逆並列に接続した複数個のＳｉパワー半導体スイッチング素子としてのＳｉ−ＭＯＳＦＥＴ２６と、第２の直流電圧部としてのコンデンサ２８とを備えて、該コンデンサ２８からの直流電力を交流電力に変換して出力する。この場合、各単相インバータ２２ａ〜２２ｃの直流入力部分にはコンデンサ２８のみを備えるため、コンデンサ２８の充放電がバランスするよう、即ち、各単相インバータ２２ａ〜２２ｃの平均的な電力負担がそれぞれゼロになるように、各単相インバータ２２ａ〜２２ｃは制御される。
なお、第２の直流電圧部には、図２に示すように直流電源１０を用いても良く、その場合は、各単相インバータ２２ａ〜２２ｃも、３相負荷２９へのエネルギの供給源として動作する。
【００２５】
３相インバータ２１の直流電源２５の電圧Vdc−mainは、例えば６００Ｖ超の高電圧であり、各単相インバータ２２ａ〜２２ｃのコンデンサ８の電圧Vdc−subより大きく設定される。
３相インバータ２１の各相交流出力線にそれぞれ単相インバータ２２ａ、２２ｂ、２２ｃが接続されるため、交流各相にて３相インバータ２１と単相インバータ２２ａ〜２２ｃとの発生電圧が組み合わされ、所定の電圧波形による３相交流電力が３相負荷２９に供給される。この場合、３相インバータ２１の電圧に２つの単相インバータ２２ａ〜２２ｃの電圧を加えた電圧値が、必要な最大線間電圧以上となっていることで、必要な電圧を発生することが可能である。
即ち、直流電源２５の電圧Vdc−mainと、コンデンサ２８の電圧Vdc−subとは、
Vdc−main＞Vdc−sub
Vdc−main＋Vdc−sub×２≧負荷最大電圧（最大線間電圧）
となるように設定される。
【００２６】
また、上記実施の形態１と同様に、主インバータ（３相インバータ２１）には、６００Ｖ超の高耐圧ＶｘのＳｉＣ−ＭＯＳＦＥＴ素子ＸをＳｉＣ−ＭＯＳＦＥＴ２３に用い、低周波でのスイッチングにより動作させる。また、副インバータ２２の各単相インバータ２２ａ〜２２ｃには、比較的低耐圧ＶｙのＳｉ−ＭＯＳＦＥＴ素子ＹをＳｉ−ＭＯＳＦＥＴ２６に用い、高周波ＰＷＭによるスイッチングにて動作させる。
これにより、上記実施の形態１と同様に、電力変換装置はコスト上昇を抑えて信頼性よく損失低減が図れ、変換効率が向上する。
【００２７】
また、各単相インバータ２２ａ〜２２ｃは３レベルの電圧を出力するため、２レベルの電圧出力するインバータに比べてインバータを構成する各半導体素子の耐圧を低減でき、その分導通損失も低減できる。さらに、３相インバータ２１と単相インバータ２２ａ〜２２ｃとの出力を組み合わせて所望の出力電圧を得るため、６００Ｖ超の高電圧の回路構成でも低損失で高周波のスイッチング動作を実現でき、出力電圧の高調波を抑制し、精度の高い電圧波形による出力電圧が得られる。
このため、大容量の出力フィルタが不要になり、大電力制御に使用可能な小型で高効率な電力変換装置が得られる。
【００２８】
なお、上記実施の形態２では、主インバータを３相インバータ２１としたが、３相以外の複数相でも良く、また、各相に複数の単相インバータ２２ａ〜２２ｃを直列接続して副インバータ２２を構成しても良い。
【００２９】
実施の形態３．
次に、この発明の実施の形態３を図に基づいて説明する。
図８は、この発明の実施の形態３による電力変換装置の構成を示す図である。
図８に示すように、電力変換装置は、第１の３相インバータ３１から成る主インバータ（第１のインバータ回路）と、第２の３相インバータ３２から成る副インバータ（第２のインバータ回路）とを備えて、３相負荷３９に交流電力を供給する。３相負荷３９は各相が独立した巻線負荷などから成り各相が切り離されている。また第１の３相インバータ３１の各相交流出力線が３相負荷３９の各相を介して第２の３相インバータ３２の各相の交流出力端に直列接続される。即ち、第１、第２の３相インバータ３１、３２は３相負荷３９に両側から電力供給する。
【００３０】
第１の３相インバータ３１には、非Ｓｉ、例えばＳｉＣやＧａＮなどのワイドバンドギャップ半導体材料からなるデバイスが用いられる。この場合、第１の３相インバータ３１は、ＳｉＣ−ダイオード３４を逆並列に接続した複数個のＳｉＣパワー半導体スイッチング素子としてのＳｉＣ−ＭＯＳＦＥＴ３３と、第１の直流電圧部としての直流電源３５とを備えて、該直流電源３５からの直流電力を交流電力に変換して出力する。この第１の３相インバータ３１は、３相負荷３９へのエネルギの供給源として動作する。
【００３１】
第２の３相インバータ３２には、例えばＳｉからなるデバイスが用いられる。この場合、第２の３相インバータ３２は、Ｓｉ−ダイオード３７を逆並列に接続した複数個のＳｉパワー半導体スイッチング素子としてのＳｉ−ＭＯＳＦＥＴ３６と、第２の直流電圧部としてのコンデンサ３８とを備えて、該コンデンサ３８からの直流電力を交流電力に変換して出力する。この場合、第２の３相インバータ３２の直流入力部分にはコンデンサ３８のみを備えるため、コンデンサ３８の充放電がバランスするよう、即ち、第２の３相インバータ３２の平均的な電力負担がゼロになるように制御される。
なお、第２の直流電圧部には、図２に示すように直流電源１０を用いても良く、その場合は、第２の３相インバータ３２も、３相負荷３９へのエネルギの供給源として動作する。
【００３２】
第１の３相インバータ３１の直流電源３５の電圧Vdc−mainは、例えば６００Ｖ超の高電圧であり、第２の３相インバータ３２のコンデンサ３８の電圧Vdc−subより大きく設定される。
電力変換装置は、各相にて第１の３相インバータ３１と第２の３相インバータ３２との発生電圧を組み合わせることによって、所定の電圧波形による３相交流電力を３相負荷３９に供給する。この場合、第１の３相インバータ３１の電圧に第２の３相インバータ３２の電圧を加えた電圧値が、必要な最大線間電圧以上となっていることで、必要な電圧を発生することが可能である。
即ち、第１の直流電源３５の電圧Vdc−mainと、コンデンサ３８の電圧Vdc−subとは、
Vdc−main＞Vdc−sub
Vdc−main＋Vdc−sub≧負荷最大電圧（最大線間電圧）
となるように設定される。
【００３３】
また、上記実施の形態１と同様に、主インバータ（第１の３相インバータ３１）は、６００Ｖ超の高耐圧ＶｘのＳｉＣ−ＭＯＳＦＥＴ素子ＸをＳｉＣ−ＭＯＳＦＥＴ３３に用い、低周波でのスイッチングにより動作させる。また、副インバータ（第２の３相インバータ３２）には、比較的低耐圧ＶｙのＳｉ−ＭＯＳＦＥＴ素子ＹをＳｉ−ＭＯＳＦＥＴ３６に用い、高周波ＰＷＭによるスイッチングにて動作させる。
これにより、上記実施の形態１と同様に、電力変換装置はコスト上昇を抑えて信頼性よく損失低減が図れ、変換効率が向上する。
【００３４】
また、第１、第２の３相インバータ３１、３２を組み合わせて所望の出力電圧を得るため、６００Ｖ超の高電圧の回路構成でも低損失で高周波のスイッチング動作を実現でき、出力電圧の高調波を抑制し、精度の高い電圧波形による出力電圧が得られる。
このため、大容量の出力フィルタが不要になり、大電力制御に使用可能な小型で高効率な電力変換装置が得られる。
【００３５】
また、この実施の形態３では、３相の電力変換装置について示したが、各相を独立して考え、第１、第２の３相インバータ３１、３２を単相インバータに、３相負荷３９を単相負荷に置き換えても良い。即ち、主インバータとなる単相インバータの交流出力端と副インバータとなる単相インバータの交流出力端とを単相負荷を介して接続して、単相負荷の両側から電力供給する。この場合も、主インバータには、６００Ｖ超の高耐圧ＶｘのＳｉＣ−ＭＯＳＦＥＴ素子Ｘを用いて低周波スイッチングにより動作させ、副インバータには、比較的低耐圧ＶｙのＳｉ−ＭＯＳＦＥＴを用いて高周波ＰＷＭによるスイッチングにて動作させることにより、同様の効果が得られる。
【００３６】
なお、上記実施の形態２、３においても、上記実施の形態１と同様に、２つのＭＯＳＦＥＴが直列接続された直列接続体をスイッチングにて動作させるが、一方のＭＯＳＦＥＴのオフ動作完了から、オン動作開始直前までの期間に、他方のＭＯＳＦＥＴをオン状態にする。これにより、上記他方のＭＯＳＦＥＴと逆並列ダイオードとの双方に電流が流れ、オン電圧が低下し、さらに導通損失を低減できる。
また、上記実施の形態２、３においても、ＭＯＳＦＥＴは内部に寄生ダイオードが形成されており、逆並列接続されたダイオードの代わりに寄生ダイオードを用いることで、ダイオードを省略することも可能である。このようにすることで、ダイオード分のコスト低減、実装面積の縮小が可能となる。
【００３７】
また、上記実施の形態１〜３では、半導体スイッチング素子としてユニポーラデバイスであるＭＯＳＦＥＴを対象に説明しているが、主インバータ１、２１、３１に、低い導通損失で６００Ｖより遙かに高い耐圧を実現する素子として、バイポーラデバイスであるＳｉＣ−ＩＧＢＴ（絶縁型バイポーラトランジスタ）を適用しても良い。ただしＩＧＢＴでは一方向のみ通電可能であるため、直列接続された一方の半導体スイッチング素子のオフ動作完了から、オン動作開始直前までの期間に、他方の半導体スイッチング素子をオン状態にして導通損失を低減させるような、上述したＭＯＳＦＥＴでの制御はしない。
さらに、バイポーラトランジスタやＧＣＴ等のデバイスでも好ましい効果が得られる。
【００３８】
また、上記実施の形態１〜３では、主インバータ１、２１、３１と副インバータ２、２２、３２では、主インバータ１、２１、３１の方が直流電圧が大きく、しかもスイッチング周波数が小さいものとしたが、スイッチング周波数が同じで主インバータ１、２１、３１の方が直流電圧が大きいものであっても良く、全体の損失低減の効果は得られる。
【００３９】
また、上記実施の形態１〜３では、主インバータ１、２１、３１に備えられた半導体スイッチング素子とダイオードの双方が非Ｓｉ、例えばＳｉＣによる素子の場合を説明しているが、半導体スイッチング素子のみを非Ｓｉデバイスとしても良い。これによりＳｉによる素子と比較して導通損失を低減することができる。さらにまた、主インバータ１、２１、３１内でダイオードのみを非Ｓｉによる素子、例えばＳｉＣ−ＳＢＤとしても良い。この場合も、ＳｉＣ−ＳＢＤのリカバリ時の損失を大幅に低減でき、主インバータ１、２１、３１内の半導体スイッチング素子とダイオードの双方をＳｉによる素子で構成した場合よりも大きな損失低減効果がある。
【００４０】
さらに、副インバータ２、２２、３２内でダイオードのみを非Ｓｉによる素子、例えばＳｉＣ−ＳＢＤとしても良い。この場合も、ＳｉＣ−ＳＢＤのリカバリ時の損失を大幅に低減でき、コスト上昇を抑えながら大きな損失低減効果が得られる。
【００４１】
実施の形態４．
次に、この発明の実施の形態４について説明する。
この実施の形態４では、図９に示すように、上記実施の形態１で示した第１、第２の単相インバータ１、２の直流電圧部である直流電源５、コンデンサ８と各アームとの間にコンデンサＣｏ、Ｃｓを接続する。
【００４２】
第２の単相インバータ２は、高周波で動作するため、スイッチング損失低減のために素子のスイッチング速度を速くする必要がある。このとき、配線のインダクタンスＬｓが大きいと、Ｌｓ・di/dtによるサージ電圧により素子が破壊される恐れがあるため、配線のインダクタンスＬｓを小さくする必要がある。このため、第２の単相インバータ２のコンデンサ８と各アームとの間に接続するコンデンサＣｓは、インダクタンスの小さなものを用いる。また、インダクタンスだけでなく、抵抗成分も含めたインピーダンスの小さなものを選定するのが望ましい。
一方、低周波で動作する第１の単相インバータ１は、スイッチング速度を速くする必要がないため、サージ電圧による悪影響を考慮する必要が無い。このため、第１の単相インバータ１の直流電源５と各アームとの間に接続するコンデンサＣｏは、コンデンサＣｓのようにインダクタンス、インピーダンスが小さい必要は無く、安価なコンデンサを用いることができる。
【００４３】
なお、コンデンサＣｓそのもののインダクタンスやインピーダンスを低減しなくても、コンデンサＣｓから各アームへの経路全体のインダクタンスやインピーダンスを低減することでサージ電圧を抑えることができる。即ち、コンデンサＣｓから各アームへのインダクタンスやインピーダンスを、コンデンサＣｏから各アームへのインダクタンスやインピーダンスより小さくする。
このように、第１の単相インバータ１の直流電源５から各アームまでの配線のインダクタンスやインピーダンスよりも、第２の単相インバータ２のコンデンサ８から各アームまでの配線のインダクタンスやインピーダンスを小さくすることで、信頼性が高く安価な回路構成の電力変換装置が実現できる。
【００４４】
なお、この実施の形態は、上記実施の形態２、３による回路構成の電力変換装置にも適用でき、主インバータ２１、３１の直流電源２５、３５から各アームまでの配線のインダクタンスやインピーダンスよりも、副インバータ２２、３２のコンデンサ２８、３８から各アームまでの配線のインダクタンスやインピーダンスを小さくすることで、同様に信頼性が高く安価な回路構成の電力変換装置が実現できる。
【００４５】
実施の形態５．
次に、この発明の実施の形態５について説明する。
この実施の形態５では、図１０に示すように、上記実施の形態１による第１の単相インバータ１の各アームを構成するＳｉＣ素子部１ａと第２の単相インバータ２の各アームを構成するＳｉ素子部２ａとを１つのパワーモジュール４０に収納する。
第１の単相インバータ１のＳｉＣ素子部１ａは、ＳｉＣ−ＭＯＳＦＥＴ３とＳｉＣ−ダイオード４とで構成され、第２の単相インバータ２のＳｉ素子部２ａは、Ｓｉ−ＭＯＳＦＥＴ６とＳｉ−ダイオード７とで構成される。なお、Ｐｓ、Ｎｓは第１の単相インバータ１の直流母線であり、Ｐｆ、Ｎｆは第２の単相インバータ２の直流母線である。また、パワーモジュール内のＳｉＣ素子部１ａの２つのアームの各配線インダクタンスをLms1、Lms2で示し、Ｓｉ素子部２ａの２つのアームの各配線インダクタンスをLmf1、Lmf2で示した。
【００４６】
第２の単相インバータ２のＳｉ素子部２ａは高周波で動作するため、配線インダクタンスLmf1、Lmf2を小さくしてスイッチング時のサージ電圧を抑制する必要がある。一方、低周波で動作する第１の単相インバータ１のＳｉＣ素子部１ａは、スイッチング速度を速くする必要がないため、サージ電圧による悪影響を考慮する必要が無い。
この実施の形態では、Lms1＞Lmf1、Lms2＞Lmf2を満たすように、各素子および配線を配設する。これにより、安価な回路構成でＳｉ素子部２ａの配線インダクタンスLmf1、Lmf2を小さくでき、サージ電圧が抑制された信頼性の高い電力変換装置が実現できる。
【００４７】
通常、異なる材料によるデバイスは同一パワーモジュールに収納しないものであるが、この実施の形態では、上述したように、配線インダクタンスが、Lms1＞Lmf1、Lms2＞Lmf2の関係を満たすようにして、ＳｉＣ素子部１ａとＳｉ素子部２ａとを信頼性良く１つのパワーモジュール４０に収納する。これにより、電力変換装置の小型化を促進できる。
【００４８】
なお、この実施の形態は、上記実施の形態２、３による回路構成の電力変換装置にも適用でき、主インバータ２１、３１のＳｉＣ素子部と、副インバータ２２、３２のＳｉ素子部とを、Ｓｉ素子部の配線インダクタンスをＳｉＣ素子部の配線インダクタンスより小さくして、１つのパワーモジュールに収納する。上記実施の形態２に適用したものを図１１に示す。図に示すように、主インバータ２１のＳｉＣ素子部２１ａと、副インバータ２２の各単相インバータ２２ａ、２２ｂ、２２ｃのＳｉ素子部２２ａａ、２２ｂａ、２２ｃａとを、１つのパワーモジュールである３相ハイブリッドモジュール４１に収納している。
このように上記実施の形態２、３による回路構成の電力変換装置に適用した場合も、この実施の形態と同様に、安価な回路構成でサージ電圧が抑制された信頼性の高い電力変換装置が実現できると共に、電力変換装置の小型化も促進できる。
【図１】
0005450635.tif 000002
【図２】
0005450635.tif 000003
【図３】
0005450635.tif 000004
【図４】
0005450635.tif 000005
【図５】
0005450635.tif 000006
【図６】
0005450635.tif 000007
【図７】
0005450635.tif 000008
【図８】
0005450635.tif 000009
【図９】
0005450635.tif 000010
【図１０】
0005450635.tif 000011
【図１１】
0005450635.tif 000012