(57)【特許請求の範囲】
【請求項１】
ヒータレジスタと、
前記ヒータレジスタに結合された下部電極と、
前記ヒータレジスタを覆って形成され、前記ヒータレジスタに結合された相変化材料（ＰＣＭ）であって、ステップ状部分を備えている相変化材料（ＰＣＭ）と、
前記相変化材料（ＰＣＭ）に結合された上部電極であって、前記相変化材料（ＰＣＭ）の前記ステップ状部分に対応するステップ状部分を備えている上部電極と、
を備え、
前記相変化材料（ＰＣＭ）は、前記ヒータレジスタの垂直方向表面の一部分および前記ヒータレジスタの水平方向表面の一部分に接触して、前記ヒータレジスタと前記相変化材料（ＰＣＭ）との間に活性領域を形成する、相変化ランダムアクセスメモリ（ＰＲＡＭ）セル。
【請求項２】
ヒータレジスタと、
前記ヒータレジスタの活性領域を除き前記ヒータレジスタを覆って形成されたキャップ膜と、
前記ヒータレジスタを覆って形成され、前記ヒータレジスタに結合された相変化材料（ＰＣＭ）であって、前記ヒータレジスタおよび前記キャップ膜に重畳するステップ状部分を備えている相変化材料（ＰＣＭ）と、
を備え、
前記相変化材料（ＰＣＭ）の前記ステップ状部分は、前記ヒータレジスタの垂直方向表面の一部分、前記ヒータレジスタの水平方向表面の一部分に接触して、前記ヒータレジスタと前記相変化材料（ＰＣＭ）との間に活性領域を形成し、また、前記キャップ膜の垂直方向表面の一部分、および前記キャップ膜の水平方向表面の一部分に接触する、相変化ランダムアクセスメモリ（ＰＲＡＭ）セル。
【請求項３】
前記活性領域は、前記活性領域に対するエッチングによる損傷の影響を防ぐかまたは低減するように、前記相変化材料（ＰＣＭ）の縁部から所定の距離に位置する、請求項２に記載のＰＲＡＭセル。
【請求項４】
前記下部電極は、第１のビア相互接続部により前記ヒータレジスタに結合される、請求項１に記載のＰＲＡＭセル。
【請求項５】
前記上部電極を覆って形成され、前記上部電極に結合される、第２のビア相互接続部をさらに備える、請求項１に記載のＰＲＡＭセル。
【請求項６】
少なくとも１つの半導体ダイに組み込まれる、請求項１に記載のＰＲＡＭセル。
【請求項７】
前記ＰＲＡＭセルが組み込まれる、セットトップボックス、音楽プレーヤ、映像プレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、定置型データユニット、およびコンピュータからなる群より選択される電子デバイスをさらに含む、請求項１に記載のＰＲＡＭセル。
【請求項８】
複数の相変化ランダムアクセスメモリ（ＰＲＡＭ）セル
を備え、前記ＰＲＡＭセルのそれぞれが、
ヒータレジスタ、および
前記ヒータレジスタを覆って形成され、前記ヒータレジスタに結合される、相変化材料（ＰＣＭ）と
を備え、
前記相変化材料（ＰＣＭ）は、前記ヒータレジスタの垂直方向表面の一部分および前記ヒータレジスタの水平方向表面の一部分に接触して、前記ヒータレジスタと前記相変化材料（ＰＣＭ）との間に活性領域を形成し、
前記ヒータレジスタは、前記複数の相変化ランダムアクセスメモリ（ＰＲＡＭ）セルのそれぞれに共通のものであり、
前記共通のヒータレジスタは、前記複数のＰＲＡＭセルと直接接触していない中心部分と、前記中心部分から前記複数のＰＲＡＭセルまで延在する複数の脚部部分とを有し、
前記中心部分と直接接触しており、前記複数の脚部部分と直接接触していない第１のビア相互接続部により前記中心部分に結合された下部電極を備えている相変化ランダムアクセスメモリ（ＰＲＡＭ）構成体。
【請求項９】
前記相変化材料（ＰＣＭ）は、ステップ状部分を備える、請求項８に記載のＰＲＡＭ構成体。
【請求項１０】
前記相変化材料（ＰＣＭ）に結合される上部電極をさらに備える、請求項９に記載のＰＲＡＭ構成体。
【請求項１１】
前記上部電極は、ステップ状部分を備える、請求項１０に記載のＰＲＡＭ構成体。
【請求項１２】
複数の相変化ランダムアクセスメモリ（ＰＲＡＭ）セル
を備え、前記ＰＲＡＭセルのそれぞれが、
ヒータレジスタと、
前記ヒータレジスタに結合された下部電極と、
前記ヒータレジスタを覆って形成され、前記ヒータレジスタに結合された相変化材料（ＰＣＭ）であって、ステップ状部分を備えている相変化材料（ＰＣＭ）と、
前記相変化材料（ＰＣＭ）に結合された上部電極であって、前記相変化材料（ＰＣＭ）の前記ステップ状部分に対応するステップ状部分を備えている上部電極と、
を備え、
前記相変化材料（ＰＣＭ）は、前記ヒータレジスタの垂直方向表面の一部分および前記ヒータレジスタの水平方向表面の一部分に接触して、前記ヒータレジスタと前記相変化材料（ＰＣＭ）との間に活性領域を形成する、相変化ランダムアクセスメモリ（ＰＲＡＭ）構成体。
【請求項１３】
複数の相変化ランダムアクセスメモリ（ＰＲＡＭ）セル
を備え、前記ＰＲＡＭセルのそれぞれが、
ヒータレジスタと、
前記ヒータレジスタの前記活性領域を除き前記ヒータレジスタを覆って形成されたキャップ膜と、
前記ヒータレジスタを覆って形成され、前記ヒータレジスタに結合された相変化材料（ＰＣＭ）であって、前記ヒータレジスタおよび前記キャップ膜に重畳するステップ状部分を備えている相変化材料（ＰＣＭ）と、
を備え、
前記相変化材料（ＰＣＭ）の前記ステップ状部分は、前記ヒータレジスタの垂直方向表面の一部分、前記ヒータレジスタの水平方向表面の一部分に接触して、前記ヒータレジスタと前記相変化材料（ＰＣＭ）との間に活性領域を形成し、また、前記キャップ膜の垂直方向表面の一部分、および前記キャップ膜の水平方向表面の一部分に接触する、相変化ランダムアクセスメモリ（ＰＲＡＭ）構成体。
【請求項１４】
前記活性領域は、前記活性領域に対するエッチングによる損傷の影響を防ぐかまたは低減するように、前記相変化材料（ＰＣＭ）の縁部から所定の距離に位置する、請求項１２に記載のＰＲＡＭ構成体。
【請求項１５】
複数の相変化ランダムアクセスメモリ（ＰＲＡＭ）セル
を備え、前記ＰＲＡＭセルのそれぞれが、
ヒータレジスタと、
前記ヒータレジスタを覆って形成され、前記ヒータレジスタに結合された相変化材料（ＰＣＭ）と、
を備え、
前記相変化材料（ＰＣＭ）は、前記ヒータレジスタの垂直方向表面の一部分および前記ヒータレジスタの水平方向表面の一部分に接触して、前記ヒータレジスタと前記相変化材料（ＰＣＭ）との間に活性領域を形成し、
前記相変化材料（ＰＣＭ）は、前記複数の相変化ランダムアクセスメモリ（ＰＲＡＭ）セルのそれぞれに共通のものであり、
前記共通の相変化材料（ＰＣＭ）は、中心部分と、前記中心部分から前記複数のＰＲＡＭセルまで延在する複数の部分とを有する、相変化ランダムアクセスメモリ（ＰＲＡＭ）構成体。
【請求項１６】
前記共通の相変化材料（ＰＣＭ）の前記中心部分は、菱形形状を有する、請求項１５に記載のＰＲＡＭ構成体。
【請求項１７】
前記相変化材料（ＰＣＭ）に結合される上部電極
をさらに備え、
前記上部電極は、前記複数の相変化ランダムアクセスメモリ（ＰＲＡＭ）セルのそれぞれに共通のものであり、
前記共通の上部電極は、中心部分と、前記中心部分から前記複数のＰＲＡＭセルまで延在する複数の部分とを有する、請求項１５に記載のＰＲＡＭ構成体。
【請求項１８】
前記共通の上部電極の前記中心部分は、菱形形状を有する、請求項１７に記載のＰＲＡＭ構成体。
【請求項１９】
第１のビア相互接続部により前記ヒータレジスタに結合される下部電極
をさらに備え、
前記下部電極は、前記複数の相変化ランダムアクセスメモリ（ＰＲＡＭ）セルのそれぞれに共通のものである、請求項１５に記載のＰＲＡＭ構成体。
【請求項２０】
少なくとも１つの半導体ダイに組み込まれる、請求項１５に記載のＰＲＡＭ構成体。
【請求項２１】
前記ＰＲＡＭ構成体が組み込まれる、セットトップボックス、音楽プレーヤ、映像プレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、定置型データユニット、およびコンピュータからなる群より選択される電子デバイスをさらに含む、請求項１５に記載のＰＲＡＭ構成体。
【請求項２２】
相変化ランダムアクセスメモリ（ＰＲＡＭ）セル構成体を形成する方法であって、
複数のヒータレジスタを形成するステップと、
前記複数のヒータレジスタを覆う共通の相変化材料（ＰＣＭ）膜を形成するステップと、
を含み、
前記共通の相変化材料（ＰＣＭ）は、中心部分と、前記中心部分から前記複数のヒータレジスタまで延在する複数の部分とを有している方法。
【請求項２３】
前記共通の相変化材料（ＰＣＭ）膜は、前記複数のヒータレジスタのそれぞれの垂直表面の一部分および前記複数のヒータレジスタのそれぞれの水平方向表面の一部分を覆って形成される、請求項２２に記載の方法。
【請求項２４】
前記複数のヒータレジスタのそれぞれの前記水平方向表面の前記部分を除き前記複数のヒータレジスタを覆うキャップ膜を形成するステップ
をさらに含む、請求項２３に記載の方法。
【請求項２５】
前記共通の相変化材料（ＰＣＭ）は、前記共通の相変化材料（ＰＣＭ）と前記複数のヒータレジスタのそれぞれの前記垂直表面の前記部分と前記複数のヒータレジスタのそれぞれの前記水平表面の前記部分との間の活性領域に対するエッチングによる損傷の影響を防ぐかまたは低減するように、前記キャップ膜の一部分に所定の距離だけ重畳する、請求項２４に記載の方法。
【請求項２６】
前記共通の相変化材料（ＰＣＭ）の前記中心部分は、菱形形状を有する、請求項２２に記載の方法。
【請求項２７】
複数の下部電極を形成するステップと、
複数のビア相互接続部を形成するステップであり、
各ビア相互接続部が、前記複数の下部電極の中の１つの上に形成され、
前記複数のヒータレジスタのそれぞれが、前記複数のビア相互接続部の中の１つの上に形成される、ステップと、
前記共通の相変化材料（ＰＣＭ）を覆う共通の上部電極を形成するステップと
をさらに含む、請求項２２に記載の方法。
【請求項２８】
前記共通の上部電極は、中心部分と、前記中心部分から前記複数のヒータレジスタまで延在する複数の部分とを有する、請求項２７に記載の方法。
【請求項２９】
前記共通の上部電極の前記中心部分は、菱形形状を有する、請求項２８に記載の方法。
【請求項３０】
前記ＰＲＡＭセルは、前記ＰＲＡＭセルが組み込まれる、セットトップボックス、音楽プレーヤ、映像プレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、定置型データユニット、およびコンピュータからなる群より選択される電子デバイスにおいて適用される、請求項２２に記載の方法。
【請求項３１】
相変化ランダムアクセスメモリ（ＰＲＡＭ）セル構成体を形成する方法であって、
共通のヒータレジスタを形成するステップと、
前記共通のヒータレジスタを覆う複数の相変化材料（ＰＣＭ）膜を形成するステップであって、前記共通のヒータレジスタは、前記複数のＰＲＡＭセルと直接接触していない中心部分と、前記中心部分から前記複数の相変化材料（ＰＣＭ）膜まで延在する複数の脚部部分とを有しているところのステップと、
共通の下部電極を形成するステップと、
前記中心部分と直接接触しており、前記複数の脚部部分と直接接触していない共通のビア相互接続部により前記中心部分に前記共通の下部電極を結合させるステップと、
を含む、方法。
【請求項３２】
前記共通のヒータレジスタの前記中心部分は、菱形形状を有する、請求項３１に記載の方法。
【請求項３３】
前記複数の相変化材料（ＰＣＭ）膜のそれぞれが、前記ヒータレジスタの垂直方向表面の一部分および前記ヒータレジスタの水平方向表面の一部分に接触する、請求項３１に記載の方法。
【請求項３４】
前記複数の相変化材料（ＰＣＭ）膜を覆う複数の上部電極を形成するステップをさらに含み、
前記複数の上部電極のそれぞれが、前記複数の相変化材料（ＰＣＭ）膜の中の１つに接触する、請求項３１に記載の方法。
【請求項３５】
前記ＰＲＡＭセル構成体は、前記ＰＲＡＭセル構成体が組み込まれる、セットトップボックス、音楽プレーヤ、映像プレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、定置型データユニット、およびコンピュータからなる群より選択される電子デバイスにおいて適用される、請求項３１に記載の方法。
【請求項３６】
３次元相変化ランダムアクセスメモリ（ＰＲＡＭ）セル構成体を形成する方法であって、
共通のヒータレジスタを形成するステップであり、前記ヒータレジスタは、第１の平面内に延在する複数の第１の脚部部分と、第２の平面内に延在する少なくとも１つの第２の脚部部分とを備える、ステップと、
前記ヒータレジスタの前記複数の第１の脚部部分および前記少なくとも１つの第２の脚部部分のそれぞれの端部を覆う相変化材料（ＰＣＭ）膜を形成して、活性領域を形成するステップと
を含む、方法。
【請求項３７】
共通の下部電極を形成するステップと、
前記下部電極上に共通のビア相互接続部を形成するステップと、
前記相変化材料（ＰＣＭ）膜を覆う上部電極を形成するステップと
をさらに含み、
前記共通のヒータレジスタは、前記ビア相互接続部上に形成される、請求項３６に記載の方法。
【請求項３８】
前記３次元ＰＲＡＭセル構成体は、前記３次元ＰＲＡＭセル構成体が組み込まれる、セットトップボックス、音楽プレーヤ、映像プレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、定置型データユニット、およびコンピュータからなる群より選択される電子デバイスにおいて適用される、請求項３６に記載の方法。
【請求項３９】
第１の平面内に延在する複数の第１の脚部部分および第２の平面内に延在する少なくとも１つの第２の脚部部分を有する共通のヒータレジスタと、
前記ヒータレジスタの前記複数の第１の脚部部分および前記少なくとも１つの第２の脚部部分のそれぞれの端部を覆う相変化材料（ＰＣＭ）膜と
を備え、
前記相変化材料（ＰＣＭ）膜と、前記ヒータレジスタの前記複数の第１の脚部部分および前記少なくとも１つの第２の脚部部分のそれぞれの前記端部との間の接合部が、活性領域を形成する、相変化ランダムアクセスメモリ（ＰＲＡＭ）構成体。
【請求項４０】
共通の下部電極と、
前記下部電極上の共通のビア相互接続部と、
前記相変化材料（ＰＣＭ）膜を覆う上部電極と
をさらに備え、
前記共通のヒータレジスタは、前記ビア相互接続部上に位置する、請求項３９に記載のＰＲＡＭ構成体。
【請求項４１】
少なくとも１つの半導体ダイに組み込まれる、請求項３９に記載のＰＲＡＭ構成体。
【請求項４２】
前記ＰＲＡＭ構成体が組み込まれる、セットトップボックス、音楽プレーヤ、映像プレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、定置型データユニット、およびコンピュータからなる群より選択される電子デバイスをさらに含む、請求項３９に記載のＰＲＡＭ構成体。
【請求項４３】
複数の相変化ランダムアクセスメモリ（ＰＲＡＭ）セルを備え、前記ＰＲＡＭセルのそれぞれが、
ヒータレジスタ、および
前記ヒータレジスタを覆って形成され、前記ヒータレジスタに結合される、相変化材料（ＰＣＭ）
を備え、
前記ヒータレジスタは、前記複数の相変化ランダムアクセスメモリ（ＰＲＡＭ）セルのそれぞれに共通のものであり、
前記共通のヒータレジスタは、前記複数のＰＲＡＭセルと直接接触していない中心部分と、前記中心部分から前記複数のＰＲＡＭセルまで延在する複数の脚部部分とを有し、及び
前記中心部分と直接接触しており、前記複数の脚部部分と直接接触していない第１のビア相互接続部により前記中心部分に結合された下部電極を備えている相変化ランダムアクセスメモリ（ＰＲＡＭ）構成体。
【請求項４４】
前記共通のヒータレジスタの前記中心部分は、菱形形状を有する、請求項４３に記載のＰＲＡＭ構成体。
【請求項４５】
前記下部電極は、前記複数の相変化ランダムアクセスメモリ（ＰＲＡＭ）セルのそれぞれに共通のものである、請求項４３に記載のＰＲＡＭ構成体。
【請求項４６】
前記相変化材料（ＰＣＭ）は、前記ヒータレジスタの垂直方向表面の一部分および前記ヒータレジスタの水平方向表面の一部分に接触して、前記ヒータレジスタと前記相変化材料（ＰＣＭ）との間に活性領域を形成する、請求項４３に記載のＰＲＡＭ構成体。
【請求項４７】
少なくとも１つの半導体ダイに組み込まれる、請求項４３に記載のＰＲＡＭ構成体。
【請求項４８】
前記ＰＲＡＭ構成体が組み込まれる、セットトップボックス、音楽プレーヤ、映像プレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、定置型データユニット、およびコンピュータからなる群より選択される電子デバイスをさらに含む、請求項４３に記載のＰＲＡＭ構成体。
【請求項４９】
発熱するための抵抗性手段と、
活性領域を除き前記抵抗性手段をキャッピングするためのキャップ手段と、
前記抵抗性手段に結合される、相変化を可能にするための相変化手段であって、前記抵抗性手段および前記キャップ手段に重畳するステップ状部分を備えている相変化手段と、
を備え、
前記相変化手段の前記ステップ状部分は、前記抵抗性手段の垂直方向表面の一部分、前記抵抗性手段の水平方向表面の一部分に接触して、前記抵抗性手段と前記相変化手段との間に活性領域を形成し、また、前記キャップ手段の垂直方向表面の一部分、および前記キャップ手段の水平方向表面の一部分に接触しており、
前記抵抗性手段と前記相変化手段との間の活性領域が、前記抵抗性手段の第１の物理的寸法および第２の物理的寸法により画定される、相変化ランダムアクセスメモリ（ＰＲＡＭ）セル。
【請求項５０】
前記相変化手段は、前記キャップ手段の一部分を覆って形成される、請求項４９に記載のＰＲＡＭセル。
【請求項５１】
前記相変化手段は、前記活性領域に対するエッチングによる損傷の影響を防ぐかまたは低減するように、前記キャップ手段の前記部分に所定の距離だけ重畳する、請求項５０に記載のＰＲＡＭセル。
【請求項５２】
前記ＰＲＡＭセルに電気的に接続するための第１の電極手段と、
前記抵抗性手段に前記第１の電極手段を相互接続するための相互接続手段であり、前記抵抗性手段は、前記相互接続手段を覆って形成される、相互接続手段と、
前記ＰＲＡＭセルに電気的に接続するための第２の電極手段と
をさらに備える、請求項４９に記載のＰＲＡＭセル。
【請求項５３】
前記ＰＲＡＭセルは、前記ＰＲＡＭセルが組み込まれる、セットトップボックス、音楽プレーヤ、映像プレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、定置型データユニット、およびコンピュータからなる群より選択される電子デバイスにおいて適用される、請求項４９に記載のＰＲＡＭセル。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される実施形態は、相変化ランダムアクセスメモリ(PRAM)セルを形成する方法、および相変化ランダムアクセスメモリ(PRAM)セルの実施形態に関する。さらに詳細には、開示される実施形態は、相変化ランダムアクセスメモリ(PRAM)の菱形クワッドレジスタセルを形成する方法、および相変化ランダムアクセスメモリ(PRAM)の菱形クワッドレジスタセルの実施形態に関する。
【背景技術】
【０００２】
相変化メモリ(PCM)は、不揮発性特徴およびビットアクセス性能を有する新しいメモリである。相変化メモリ(PCM)は、高速の読み出し/書き込み速度を実現し、耐久性に優れ、データを十分に保持し、拡張性に優れている点で有利である。PCMは、ランダムビットアクセス性能を実現することが可能である。したがって、PCMは、相変化ランダムアクセスメモリ(PRAM)と呼ばれる場合がある。
【０００３】
次に、図1を参照として、従来のPRAMセルを説明する。PRAMセルは、典型的には、トランジスタ112およびPRAMレジスタ110を備える。PRAMレジスタ110のエミッタが、ビット線114に直列で接続され、トランジスタ112は、ワード線116に接続され、トランジスタ112のコレクタが、Vss120に接続される。PRAMレジスタ110は、PRAMセルの記憶素子118として使用される。
【０００４】
図2は、図1の従来的なPRAMセルの記憶素子118として使用することが可能な従来的なPRAMレジスタ110を示す。従来的なPRAMレジスタ110は、一般的には、相変化材料(PCM)232、ヒータレジスタ234、上部電極230、および下部電極236を備える。活性領域238が、PCM232とヒータレジスタ234との間の接合部により画定される。
【０００５】
PRAMセルは、熱の印加により2つの状態、すなわち結晶状態とアモルファス状態との間で「切り替わり」得る、カルコゲナイドガラスの特徴的な挙動を利用する。PRAMレジスタ110の相変化材料(PCM)232は、一般的には、VI族カルコゲナイド元素S、Se、Teと、IV族およびV族の元素との相変化化合物から形成される。例えば、従来的なPRAMは、典型的には、GSTと呼ばれるゲルマニウム、アンチモン、およびテルル(GeSbTe)のカルコゲナイド合金を使用する。
【０００６】
カルコゲナイド合金の相は、さまざまな温度を印加することによって変化させることが可能である。例えば、カルコゲナイド合金を高温(600℃超)に加熱すると、液体となることが可能である。冷却されると、カルコゲナイド合金は、アモルファスガラス様状態へと凝固するが、このときのカルコゲナイド合金の電気抵抗は高い。カルコゲナイド合金をその結晶点を超えるが融点を下回る温度にまで加熱することにより、カルコゲナイド合金を、はるかに低い抵抗を有する結晶状態へと変態させることが可能である。この相転移プロセスは、5ナノ秒の速さで完了させることが可能である。
【０００７】
例えば、図3Aに示すように、カルコゲナイド合金の相は、所定の期間にわたりTmおよびTxなどのさまざまな温度を印加することによって、設定するまたは変化させることが可能である。例えば、PCM232が、アモルファス相にある場合には、比較的低い温度Txを比較的長い期間にわたりPCM232に印加することにより、PCM232を結晶相へと設定するまたは変化させることが可能である。PCM232が、結晶相にある場合には、例えば融点温度Tmなどの比較的高い温度を比較的短い時間にわたりPCM232に印加することにより、PCM232をアモルファス相へと再設定するまたは変化させることが可能である。
【０００８】
上述のように、アモルファス相は、典型的には高い抵抗を有し、結晶相は、典型的には低い抵抗を有する。PRAMセルは、カルコゲナイド合金のアモルファス相と多結晶相との間の抵抗差を利用して、記憶機構を実現する。例えば、アモルファスの高抵抗状態は、二進数の「0」を表すものとして規定することが可能であり、結晶の低抵抗状態は、「1」を表すものとして規定することが可能である。
【０００９】
例示のために、図3Bは、一対の従来的なPRAMセルを示す。第1のPRAMセルは、上部電極340、相変化材料(PCM)342、ヒータレジスタ344、および下部電極346を備える。ワード線348が、第1のPRAMセルを選択するために使用される。第2のPRAMセルは、上部電極350、相変化材料(PCM)352、ヒータレジスタ354、および下部電極356を備える。ワード線358が、第2のPRAMセルを選択するために使用される。第1のPRAMセルおよび第2のPRAMセルは、共通のビット線360を共用することが可能である。
【００１０】
図3Bに例示的に示すように、第1のセルは、例えば、二進数の「1」を表すために、結晶の低抵抗状態に設定することが可能である。第2のセルは、例えば、二進数の「0」を表すために、アモルファスの高抵抗状態に設定することが可能である。ヒータレジスタ354によりPCM352に対して熱を印加することによって、相変化材料は、活性領域362においてアモルファスの高抵抗状態へと設定されるかまたは変化する。
【００１１】
図1〜3Bを再度参照すると、PRAMセルのための書き込み機構は、PRAMレジスタ110の相変化材料接合部(例えばヒータレジスタとPCMとの間の活性領域)を流れる電流により生ずる自己加熱(ジュール効果)によって実現される。PRAMセルのための読み出し機構は、PRAMレジスタ110の抵抗差によって実現される。
【００１２】
従来的なPRAMセルにおいては、相変化材料(PCM)とヒータレジスタ膜との間の接触窓の最小サイズが、従来のデザインルールにより制限される。すなわち、ヒータレジスタ膜のPCMとの最小水平方向接触サイズは、ヒータレジスタ膜の形成に関する従来のデザインルール(例えば半ピッチのリソグラフィ分解能など)によって制限または制約される。したがって、PCMとヒータレジスタとの間の活性領域のサイズを縮小させる能力が、制限され、従来的なPRAMセルをプログラミングするために必要な最小書き込み電流が、制限される。すなわち、従来的なPRAMセルの設定電流および再設定電流は、ヒータレジスタとPCMとの間の接触領域のサイズに基づく最小量を超えて低減させることは不可能となる。従来的なPRAMセルは、バイポーラ接合トランジスタ(BJT)デバイスを使用して、書き込み電流要件を満たし、セルサイズを縮小させている。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
開示される実施形態は、相変化ランダムアクセスメモリ(PRAM)セルを形成する方法、および相変化ランダムアクセスメモリ(PRAM)セルの実施形態を対象とする。さらに詳細には、開示される実施形態は、相変化ランダムアクセスメモリ(PRAM)の菱形クワッドレジスタセルを形成する方法、および相変化ランダムアクセスメモリ(PRAM)の菱形クワッドレジスタセルの実施形態を対象とする。
【００１４】
開示される実施形態は、ビット数を増大または増加させ、従来的なデザインルールを超えて接触領域を縮小させて抵抗を低下させることが可能である。さらに、開示される実施形態は、切り替えのための電流要件を下げることも可能である。これらの実施形態は、例えば、相変化材料(PCM)の切り替えを駆動する相補型金属酸化膜半導体(CMOS)デバイスなどに適用可能である。
【００１５】
開示される実施形態は、PRAMセル密度が例えばPRAMセル、接続部、およびパスゲートトランジスタのサイズなどにより制約され得ることを認識している。PRAMセルの構成またはレイアウトは、セルのサイズを縮小し、セルの密度を上昇させるように改良することが可能である。これらの実施形態は、例えば、PRAMセルのサイズを縮小する利点をもたらす共用型の上部電極または下部電極を備える新規の十字菱形クワッドレジスタセルを提示する。例えば、ヒータレジスタまたは相変化材料(PCM)を共用することにより、開示される実施形態は、PRAMセルのサイズを縮小することが可能となる。
【００１６】
さらに、開示される実施形態は、PCM膜とヒータレジスタとの間の接触窓のサイズが、PRAMセルの設定電流および再設定電流の低下において重要な要素であることを認識している。例えば、これらの実施形態は、PCM膜とヒータレジスタとの間の接触窓のサイズの縮小により、PRAMセルの設定電流および再設定電流を低下させる利点をもたらすことが可能であることを認識している。
【課題を解決するための手段】
【００１７】
PRAMセルの一実施形態は、ヒータレジスタまたはPCM膜の隅部を使用して、自然発生的なサブトレンチ重畳部またはステップ状部分を形成する。このサブトレンチ重畳部またはステップ状部分は、ヒータレジスタとPCM膜との間に比較的小さな接触窓を形成する。この実施形態は、例えば従来の技術世代の半ピッチのリソグラフィ解像度を超えて、PCM接触窓のサイズを縮小することが可能である。したがって、相変化レジスタ全体のサイズを縮小することが可能となり、PRAMセルをプログラミングするために必要な電流がより低くなる。さらに、相変化ランダムアクセスメモリ(PRAM)セルをプログラミングするためにバイポーラ接合トランジスタ(BTJ)デバイスを使用する従来的なPRAMセルとは対照的に、開示される実施形態は、PRAMセルのサイズを拡大させることなく相変化ランダムアクセスメモリ(PRAM)セルをプログラミングする金属酸化膜半導体(MOS)デバイスを実現することが可能である。
【００１８】
例えば、一実施形態は、相変化ランダムアクセスメモリ(PRAM)セルを対象とする。このPRAMセルは、下部電極と、下部電極に結合されるヒータレジスタと、ヒータレジスタを覆って形成され、ヒータレジスタに結合される、相変化材料(PCM)と、相変化材料(PCM)に結合される上部電極とを備えることが可能である。相変化材料(PCM)は、ヒータレジスタの垂直方向表面の一部分およびヒータレジスタの水平方向表面の一部分に接触して、ヒータレジスタと相変化材料(PCM)との間に活性領域を形成する。
【００１９】
別の実施形態は、複数の相変化ランダムアクセスメモリ(PRAM)セルを備える、相変化ランダムアクセスメモリ(PRAM)構成体を対象とする。これらのPRAMセルのそれぞれが、下部電極と、下部電極に結合されるヒータレジスタと、ヒータレジスタを覆って形成され、ヒータレジスタに結合される、相変化材料(PCM)と、相変化材料(PCM)に結合される上部電極とを備えることが可能である。相変化材料(PCM)は、ヒータレジスタの垂直方向表面の一部分およびヒータレジスタの水平方向表面の一部分に接触して、ヒータレジスタと相変化材料(PCM)との間に活性領域を形成する。
【００２０】
別の実施形態は、相変化ランダムアクセスメモリ(PRAM)セルを形成する方法を対象とする。この方法は、下部電極を形成するステップと、下部電極上にビア相互接続部を形成するステップと、ビア相互接続部を覆うヒータレジスタを形成するステップと、ヒータレジスタの活性領域を覆う相変化材料(PCM)を形成するステップとを含むことが可能である。ヒータレジスタの活性領域は、ヒータレジスタの垂直方向表面の一部分、およびヒータレジスタの水平方向表面の一部分を含む。この方法は、相変化材料(PCM)を覆う上部電極を形成するステップをさらに含むことが可能である。
【００２１】
別の実施形態は、相変化ランダムアクセスメモリ(PRAM)セル構成体を形成する方法を対象とする。この方法は、複数の下部電極を形成するステップと、複数のビア相互接続部を形成するステップであり、各ビア相互接続部が複数の下部電極の中の1つの上に形成される、ステップと、複数のヒータレジスタを形成するステップであり、複数のヒータレジスタのそれぞれが複数のビア相互接続部の中の1つの上に形成される、ステップと、複数のヒータレジスタのそれぞれの垂直方向表面の一部分および複数のヒータレジスタのそれぞれの水平方向表面の一部分を覆う共通の相変化材料(PCM)膜を形成するステップと、共通の相変化材料(PCM)を覆う共通の上部電極を形成するステップとを含むことが可能である。
【００２２】
別の実施形態は、相変化ランダムアクセスメモリ(PRAM)セル構成体を形成する方法を対象とする。この方法は、共通の下部電極を形成するステップと、下部電極の上に共通のビア相互接続部を形成するステップと、ビア相互接続部の上に共通のヒータレジスタを形成するステップと、共通のヒータレジスタを覆う複数の相変化材料(PCM)膜を形成するステップとを含むことが可能である。複数の相変化材料(PCM)膜のそれぞれが、ヒータレジスタの垂直方向表面の一部分、およびヒータレジスタの水平方向表面の一部分に接触する。この方法は、複数の相変化材料(PCM)膜を覆う複数の共通の上部電極を形成するステップをさらに含むことが可能であり、複数の共通の上部電極のそれぞれが、複数の相変化材料(PCM)膜の中の1つに接触する。
【００２３】
別の実施形態は、3次元相変化ランダムアクセスメモリ(PRAM)セル構成体を形成する方法を対象とする。この方法は、共通の下部電極を形成するステップと、下部電極上に共通のビア相互接続部を形成するステップと、ビア相互接続部上に共通のヒータレジスタを形成するステップとを含むことが可能である。ヒータレジスタは、第1の平面内に延在する複数の第1の脚部部分と、第2の平面内に延在する少なくとも1つの第2の脚部部分とを備えることが可能である。この方法は、ヒータレジスタの複数の第1の脚部部分および少なくとも1つの第2の脚部部分のそれぞれの端部を覆う相変化材料(PCM)膜を形成して活性領域を形成するステップと、相変化材料(PCM)膜を覆う上部電極を形成するステップとをさらに含むことが可能である。
【００２４】
別の実施形態は、発熱するための抵抗性手段と、抵抗性手段に結合される、相変化を可能にするための相変化手段とを備え、抵抗性手段と相変化手段との間の活性領域が、抵抗性手段の第1の物理的寸法および第2の物理的寸法により画定される、相変化ランダムアクセスメモリ(PRAM)セルを対象とする。
【００２５】
さらに別の実施形態は、相変化ランダムアクセスメモリ(PRAM)セルを形成する方法を対象とし、この方法は、ヒータレジスタを形成するためのステップと、ヒータレジスタの活性領域を覆う相変化材料(PCM)を形成するためのステップとを含み、ヒータレジスタの活性領域は、ヒータレジスタの垂直方向表面の一部分およびヒータレジスタの水平方向表面の一部分を含む。
【００２６】
添付の図面は、実施形態の説明を補助するために提示され、もっぱらそれらの実施形態の例示のために、および非限定的なものとして示される。
【図面の簡単な説明】
【００２７】
【図１】従来的なPRAMセルの概略図である。
【図２】従来的なPRAMレジスタ構造の断面図である。
【図３Ａ】従来的なPRAMレジスタの相変化に対する例示的な温度曲線を示すグラフである。
【図３Ｂ】一対の従来的なPRAMセルの断面図である。
【図４】PRAMクワッドセルの上面図である。
【図５】図4に図示されるPRAMクワッドセルの断面図である。
【図６】PRAMクワッドセルの上面図である。
【図７】図6に図示されるPRAMクワッドセルの断面図である。
【図８】3次元PRAMセルの等角図である。
【図９】PRAMセルを形成する方法を示す流れ図である。
【図１０】PRAMクワッドセルを形成する方法を示す流れ図である。
【図１１Ａ】形成の一段階におけるPRAMクワッドセルを形成する方法の断面図である。
【図１１Ｂ】形成の一段階におけるPRAMクワッドセルを形成する方法の断面図である。
【図１１Ｃ】形成の一段階におけるPRAMクワッドセルを形成する方法の断面図である。
【図１１Ｄ】形成の一段階におけるPRAMクワッドセルを形成する方法の断面図である。
【図１１Ｅ】形成の一段階におけるPRAMクワッドセルを形成する方法の断面図である。
【図１１Ｆ】形成の一段階におけるPRAMクワッドセルを形成する方法の断面図である。
【図１１Ｇ】形成の一段階におけるPRAMクワッドセルを形成する方法の断面図である。
【図１１Ｈ】形成の一段階におけるPRAMクワッドセルを形成する方法の断面図である。
【図１２】PRAMクワッドセルを形成する方法を示す流れ図である。
【発明を実施するための形態】
【００２８】
実施形態の態様が、かかる実施形態を対象とされる以下の説明および関連図面において開示される。本発明の範囲から逸脱することなく、代替的な実施形態が案出されよう。さらに、これらの実施形態において使用され適用される、よく知られている要素は、詳細には説明せず、または関連する詳細を分かりにくくするのを避けるために省かれる。
【００２９】
「例示的な」という用語は、本明細書においては、「例、事例、または例示としての役割を果たす」を意味するものとして使用される。本明細書において「例示的な」と述べられる実施形態はいずれも、他の実施形態よりも好ましいまたは有利なものとして必ずしも解釈されるべきではない。同様に、「実施形態」という用語は、全ての実施形態が論ぜられた特徴、利点、または作動モードを含むことを要件とはしない。本明細書において使用される述語は、もっぱら特定の実施形態を説明するためのものであり、本発明を限定するものとして意図されない。本明細書においては、「1つの(a、an)」および「その(the)」という単数形は、その文脈中において別様に明示されない限り、複数形をも含むように意図される。さらに、「備える(comprises)」、「備えている(comprising)」、「含む(includes)」、および/または「含んでいる(including)」という用語は、本明細書において使用される場合に、述べられた特徴、完全性、ステップ、動作、要素、および/または構成要素の存在を明示するが、1つまたは複数の他の特徴、完全性、ステップ、動作、要素、構成要素、および/またはそれらの群の存在または追加を排除するものではないことが理解されよう。
【００３０】
例示的な実施形態は、相変化ランダムアクセスメモリ(PRAM)セルを形成する方法、および相変化ランダムアクセスメモリ(PRAM)セルの実施形態を対象とする。さらに詳細には、開示される実施形態は、相変化ランダムアクセスメモリ(PRAM)の菱形クワッドレジスタセルを形成する方法、および相変化ランダムアクセスメモリ(PRAM)の菱形クワッドレジスタセルの実施形態に関する。
【００３１】
開示される実施形態は、ビット数を増大または増加させ、従来的なデザインルールを超えて接触領域を縮小させて抵抗を低下させることが可能である。さらに、開示される実施形態は、切り替えのための電流要件を下げることも可能である。これらの実施形態は、例えば、相変化材料(PCM)の切り替えを駆動する相補型金属酸化膜半導体(CMOS)デバイスなどに適用可能である。
【００３２】
開示される実施形態は、PRAMセル密度が例えばPRAMセル、接続部、およびパスゲートトランジスタのサイズなどにより制約され得ることを認識している。PRAMセルの構成またはレイアウトは、セルのサイズを縮小し、セルの密度を上昇させるように改良することが可能である。これらの実施形態は、例えば、PRAMセルのサイズを縮小する利点をもたらす共用型の上部電極または下部電極を備える新規の十字菱形クワッドレジスタセルを提示する。例えば、ヒータレジスタまたは相変化材料(PCM)を共用することにより、開示される実施形態は、PRAMセルのサイズを縮小することが可能となる。
【００３３】
さらに、開示される実施形態は、PCM膜とヒータレジスタとの間の接触窓のサイズが、PRAMセルの設定電流および再設定電流の低下において重要な要素であることを認識している。例えば、これらの実施形態は、PCM膜とヒータレジスタとの間の接触窓のサイズの縮小により、PRAMセルの設定電流および再設定電流を低下させる利点をもたらすことが可能であることを認識している。
【００３４】
PRAMセルの一実施形態は、ヒータレジスタまたはPCM膜の隅部を使用して、自然発生的なサブトレンチ重畳部またはステップ状部分を形成する。このサブトレンチ重畳部またはステップ状部分は、ヒータレジスタとPCM膜との間に比較的小さな接触窓を形成する。この実施形態は、例えば従来の技術世代の半ピッチのリソグラフィ解像度を超えて、PCM接触窓のサイズを縮小することが可能である。したがって、相変化レジスタ全体のサイズを縮小することが可能となり、PRAMセルをプログラミングするために必要な電流がより低くなる。さらに、相変化ランダムアクセスメモリ(PRAM)セルをプログラミングするためにバイポーラ接合トランジスタ(BTJ)デバイスを使用する従来的なPRAMセルとは対照的に、開示される実施形態は、PRAMセルのサイズを拡大させることなく相変化ランダムアクセスメモリ(PRAM)セルをプログラミングする金属酸化膜半導体(MOS)デバイスを実現することが可能である。
【００３５】
次に、図4〜12を参照として、例示的な実施形態を説明する。
【００３６】
高密度相変化ランダムアクセスメモリ(PRAM)集積を形成する一態様は、活性領域を縮小することにより書き込み電流を低下させる。フォト/エッチプロセス窓に関連する限界により、相変化材料(PCM)接触領域のサイズは、デザインルールによって概して制限される。開示される実施形態は、従来のデバイスおよび方法の技術的フォト/エッチ限界を克服する。
【００３７】
次に、図4および図5を参照として、高密度PRAM集積を実現するためのPRAMの新規の菱形クワッドレジスタセルの例示的な一実施形態を説明する。
【００３８】
図4および図5に示すように、PRAMのクワッドレジスタセルの各PRAMセルが、ビア相互接続部416によりヒータレジスタ402に結合される下部電極400(例えば個別の又は個々の下部電極)を備える。一実施形態においては、ヒータレジスタ402は、書き込みが行われる際にジュール効果を生じさせるように高密度を有する金属を使用して形成することが可能である。ヒータレジスタ402の隅部は、既知のプロセスにより他の材料から形成することが可能であることが当業者には認識されよう。本発明は、他の材料を予期する。PCM404の材料は、VI族カルコゲナイド元素S、Se、Teと、IV族およびV族の元素との化合物に限定されない。
【００３９】
図4および図5に示すように、キャップ膜412が、各ヒータレジスタ402を覆って形成される。このPRAMクワッドレジスタセルは、4つの個別の下部電極400、ビア相互接続部416、およびヒータレジスタ402を備える、4つの個別のPRAMセルを含む。
【００４０】
次に、このクワッドセル構造体は、4つのPRAMセルのそれぞれにより共用される相変化材料(PCM)404を含む。また、クワッドセル構造体は、4つのPRAMセルのそれぞれにより共用されるかまたは共通する上部電極408を備える。共用型上部電極408および共用型PCM404を設けることにより、PRAMセルのそれぞれのサイズを縮小することが可能となる。
【００４１】
ビア相互接続部406が、上部電極408に結合される。ビア相互接続部406は、金属製ワイヤ(図示せず)のための接触部を提供することが可能である。ビア相互接続部406は、4つのPRAMセルのそれぞれのための共用型接触部を提供し、これにより、PRAMセルのサイズがさらに縮小され、PRAMクワッドセルの密度が上昇する。
【００４２】
図4の例示的な実施形態に示すように、PCM404および/または上部電極408は、菱形形状レイアウトを有することが可能である。上部電極408および/またはPCM404は、個々のPRAMセルのそれぞれの中心部分から放射状に広がるかまたは延在する脚部部分を有する、菱形形状中央部分を備えることが可能である。例えば菱形形状レイアウトの上部電極408および/またはPCM404を形成することにより、各PRAMセルのサイズを縮小することが可能となり、PRAMクワッドセルの密度を上昇させることが可能となる。これらの実施形態は菱形形状レイアウトに限定されず、本実施形態が他の構成および形状を予期するのは自明であることが、当業者には認識されよう。
【００４３】
PCM膜404と各ヒータレジスタ402との間の接触窓または活性領域410のサイズは、PRAMセルの設定電流および再設定電流を低下させる際の一要素となる。活性領域410は、エッチングプロセスによる活性領域に対する影響を防ぎ得るかまたは低減させ得るような、PCM404の縁部からの距離(例えば所定の最小距離)に位置することが可能である。さらに、PCM膜404と各ヒータレジスタ402との間の接触窓のサイズを縮小させることにより、開示される実施形態は、PRAMセルの設定電流および再設定電流を低下させることが可能となる。
【００４４】
例えば、再度図4および図5を参照すると、PRAMセルの一実施形態は、ヒータレジスタ402またはPCM膜404の隅部を使用して、自然発生的なサブトレンチ重畳部(例えばステップ状部分)を形成し、この重畳部が、ヒータレジスタ402とPCM404との間に比較的小さな接触窓または活性領域410を形成する。
【００４５】
図5に示すように、キャップ膜412は、接触窓(例えば活性領域410)としての役割を果たすヒータレジスタ402の隅部部分を除いてはハードマスクとしてヒータレジスタ402を覆って形成される。層間誘電体414は、エッチングまたは除去して、各PRAMセルにヒータレジスタ402の垂直方向表面および水平方向表面の一部分を露出させることが可能である。PCM膜が、キャップ膜412、ヒータレジスタ402、およびILD414を覆って配設され、パターニングされることでPCM404を形成する。
【００４６】
PCM404は、ヒータレジスタ402の隅部部分の垂直方向壁部および水平方向壁部に接触し、従来のデザインルールを用いた接触窓のサイズに比べて、ヒータレジスタ402とPCM404との間に縮小されたサイズの接触窓を形成する。開示される実施形態は、例えば従来の技術世代の半ピッチのリソグラフィ分解能を超えて、PCM接触窓(例えば活性領域410)のサイズを縮小させる。すなわち、開示される実施形態は、従来のフォト/エッチプロセス窓に関連する限界により制約されず、相変化材料(PCM)接触領域のサイズは、デザインルールにより制限されない。したがって、これらの実施形態は、従来のデザインルールを超えて接触領域のサイズを縮小することが可能となる。さらに、PCM膜404と各ヒータレジスタ402との間の接触窓のサイズを縮小させることにより、開示される実施形態は、PRAMセルの設定電流および再設定電流を低下させる利点をもたらす。
【００４７】
図5に示すように、金属層が、PCM404を覆って配設され、パターニングされることで上部電極408を形成する。キャップ膜412を覆ってPCM404を配設することにより形成されるPCM404の自然発生的なトレンチまたはステップと、ヒータレジスタ402の隅部とにより、上部電極408とPCM404との間の接触領域が拡大されると共に、水平方向における上部電極のサイズが最小限に抑えられ、それに応じてPRAMセルの密度が上昇する。
【００４８】
次に、図6および図7を参照として、高密度PRAM集積を実現するためのPRAMの新規の菱形クワッドレジスタセルの別の例示的な実施形態を説明する。
【００４９】
図6および図7に示すように、PRAMクワッドセルは、4つのPRAMセルを備える。各PRAMセルが、別個のまたは個別の上部電極608およびPCM604を備える。4つのPRAMセルは、以下においてさらに詳細に説明するように、共通の下部電極600およびヒータレジスタ602を共用する。
【００５０】
図6の例示的な実施形態において示すように、各PRAMセルは、共用のまたは共通の下部電極600を備える。下部電極600は、ビア相互接続部606によりヒータレジスタ602に電気的に結合される。ヒータレジスタ602は、ヒータレジスタ602が個々のPRAMセルに共通となるかまたは共用されるように、例えば菱形形状レイアウトを有することが可能である。ヒータレジスタ602は、個々のPRAMセルのそれぞれの中心部分から放射状に広がるかまたは延在する脚部部分を有する菱形形状中心部分を備える。例えば菱形形状レイアウトのヒータレジスタ602を形成することにより、各PRAMセルのサイズを縮小することが可能となり、PRAMクワッドセルの密度を上昇させることが可能となる。開示される実施形態は菱形形状レイアウトに限定されず、本実施形態が他の構成および形状を予期することは自明であることが、当業者には認識されよう。
【００５１】
一実施形態においては、ヒータレジスタ602は、書き込みが行われる際にジュール効果を生じさせるように比較的高抵抗性の金属を使用して形成することが可能である。ヒータレジスタ602の隅部は、プロセスにより他の材料から形成することが可能であることが当業者には認識されよう。本発明は、他の材料を予期し、PCM604の材料は、VI族カルコゲナイド元素S、Se、Teと、IV族およびV族の元素との化合物に限定されない。
【００５２】
図7に示すように、キャップ膜612が、ヒータレジスタ602および層間誘電体(ILD)614を覆って形成される。キャップ膜612は、パターニングまたは除去されて、各PRAMセルにヒータレジスタ602の隅部部分(例えば垂直方向表面および水平方向表面)が露出される。例えば、ヒータレジスタ602の隅部は、自然発生的なサブトレンチ部分またはステップ状部分を形成する。
【００５３】
相変化材料(PCM)は、蒸着およびパターニングされて、PCM604を形成する。PCM604は、ヒータレジスタ602の自然発生的なサブトレンチ部分またはステップ状部分に重畳する。すなわち、PCM604は、ヒータレジスタ602の隅部部分の垂直方向表面および水平方向表面に接触し、従来のデザインルールを用いた接触窓のサイズに比べて、ヒータレジスタ602とPCM604との間に縮小されたサイズの接触窓(例えば活性領域610)を形成する。活性領域610は、エッチングプロセスによる活性領域に対する影響を防ぎ得るかまたは低減させ得るような、PCM604の縁部からの距離(例えば所定の最小距離)に位置することが可能である。
【００５４】
開示される実施形態は、例えば従来の技術世代の半ピッチのリソグラフィ解像度を超えて、PCM接触窓(例えば活性領域610)のサイズを縮小する。すなわち、開示される実施形態は、従来のフォト/エッチプロセス窓に関連する限界により制約されず、相変化材料(PCM)接触領域のサイズは、デザインルールにより制限されない。したがって、これらの実施形態は、従来のデザインルールを超えて接触領域のサイズを縮小することが可能となる。さらに、PCM膜604と各ヒータレジスタ602との間の接触窓のサイズを縮小させることにより、これらの実施形態は、PRAMセルの設定電流および再設定電流を低下させる。
【００５５】
図7に示すように、金属層が、PCM604を覆って蒸着され、パターニングされて上部電極608を形成する。各PRAMセルは、個別のPCM604および上部電極608を備える。ヒータレジスタ602およびキャップ膜612を覆ってPCM604を蒸着することにより形成されるPCM604の自然発生的なトレンチまたはステップと、ヒータレジスタ602の隅部とにより、上部電極608とPCM604との間の接触領域が拡大されると共に、水平方向における上部電極のサイズが最小限に抑えられ、それに応じてPRAMセルの密度が上昇する。
【００５６】
各PRAMセルの共用のまたは共通のヒータレジスタ602とPCM膜604との間の接触窓または活性領域610のサイズは、PRAMセルの設定電流および再設定電流を低下させる際の一要素となる。例えば、各PRAMセルの共用のまたは共通のヒータレジスタ602とPCM膜604との間の接触窓のサイズを縮小させることにより、開示される実施形態は、PRAMセルの設定電流および再設定電流を低下させる利点をもたらす。
【００５７】
開示される実施形態は図4〜図7に図示される例示的な実施形態に限定されず、本実施形態は他のタイプのPRAMセル構造体を予期することが、当業者には認識されよう。
【００５８】
例えば、別の実施形態は、図8に示すように、3次元(3D)PRAMセルを対象とする。3DPRAMセル構成は、セルの密度を上昇させる利点をもたらす。3DPRAMセル構成は、例えば論理バックエンドプロセスなどにより形成または構築することが可能である。
【００５９】
図8に示すように、例示的な3DPRAMセル構成は、5つのPRAMセルを備える。各PRAMセルは、別個の又は個別の上部電極808およびPCM804を備える。これら5つのPRAMセルは、以下においてさらに詳細に説明されるように、共通の下部電極800および3次元(3D)ヒータレジスタ802を共用する。
【００６０】
各PRAMセルは、共用のまたは共通の下部電極800を備える。この下部電極800は、ビア相互接続部806により共用のまたは共通のヒータレジスタ802に電気的に結合される。ヒータレジスタ802は、例えば、ビア相互接続部806との中心接触部分から5つの各PRAMセルまで放射状に広がるかまたは延在する5つの脚部部分を有する3次元(3D)レイアウトを備えることが可能であり、これにより、ヒータレジスタ802は、各PRAMセルに共通のものとなるかまたは共用される。図8に示す例示的な実施形態においては、ヒータレジスタ802は、水平方向平面内に延在する4つの脚部と、垂直方向平面内に延在する1つの脚部とを備える。
【００６１】
一実施形態においては、ヒータレジスタ802は、書き込みが行われる際にジュール効果を生じさせるように比較的高抵抗性の金属を使用して形成することが可能である。ヒータレジスタ802の側壁部は、プロセスにより他の材料から形成することが可能であることが当業者には認識されよう。本実施形態は、他の材料を予期し、PCM804の材料は、VI族カルコゲナイド元素S、Se、Teと、IV族およびV族の元素との化合物に限定されない。
【００６２】
図8に示すように、3DPRAMセル構成の各PRAMセルは、相変化材料(PCM)804を備える。PCM804とヒータレジスタ802との間の接合部が、接触窓(例えば活性領域810)を形成する。この実施形態においては、接触窓のサイズは、ヒータレジスタ802のサイズにより制限される。したがって、この接触窓のサイズは、従来のデザインルールを使用した接触窓のサイズと比べて縮小される。
【００６３】
例えば3Dレイアウトのヒータレジスタ802を形成することにより、各PRAMセルのサイズを縮小することが可能となり、3DPRAMセルの密度を上昇させることが可能となる。開示される実施形態はこの構成に限定されず、本実施形態が他の構成を予期することは自明であることが、当業者には認識されよう。
【００６４】
次に、図9および図11A〜図11Hを参照として、本発明によるPRAMセル構成を形成する例示的な一方法を説明する。これらの例示的な方法は、例えばPRAMセル構成または3DPRAMセル構成のクワッドセルなどを含む、1つのPRAMセルまたは複数のPRAMセルを形成するために使用することが可能であることが、当業者には認識されよう。
【００６５】
図9を参照すると、および図11Aに例示するように、この方法の一実施形態は、下部電極400をパターニングするステップ(900)を含む。第1の層間誘電体(ILD)膜414aが、下部電極400を覆って蒸着され、化学機械研磨(CMP)が、実施される(910)。ビア開口が、第1のILD414a中にエッチングされ、金属で充填されて第1のビア相互接続部416を形成し、その後、図11Bに示すように、ビア相互接続部413および第1のILD414aのCMPが実施される(920)。
【００６６】
図11Cを参照すると、ヒータ金属膜が、蒸着され、パターニングされてヒータレジスタ402を形成する(930)。第2のILD膜414bがヒータレジスタ402を覆って蒸着され、CMPが実施される。キャップ膜412は、ヒータレジスタ402および第2のILD414bを覆って蒸着される(940)。
【００６７】
次に、相変化材料接触窓開口が、第2の層間誘電体(ILD)414bの一部分を除去するようにオーバーエッチングすることにより形成されて、図11Dにおける各PRAMセルのヒータレジスタ402の垂直方向表面および水平方向表面の一部分が、露出される(950)。ヒータレジスタ402の隅部が、自然発生的なサブトレンチ重畳部(例えばステップ状部分)を形成する。次いで、PCM膜が、キャップ膜412、ヒータレジスタ402、および第2のILD414bを覆って蒸着され、パターニングされて、図11Eに図示するようにPCM404を形成する(960)。PCM404は、ヒータレジスタ402の隅部部分の垂直方向表面および水平方向表面に接触し、従来のデザインルールを用いた接触窓のサイズに比べて、ヒータレジスタ402とPCM404との間に縮小されたサイズの接触窓を形成する。これらの実施形態は、例えば従来の技術世代の半ピッチのリソグラフィ分解能を超えて、PCM接触窓(例えば活性領域410)のサイズを縮小させる。すなわち、開示される実施形態は、従来のフォト/エッチプロセス窓に関連する限界により制約されず、相変化材料(PCM)接触領域のサイズは、デザインルールにより制限されない。したがって、これらの実施形態は、従来のデザインルールを超えて接触領域のサイズを縮小することが可能となる。さらに、PCM膜404と各ヒータレジスタ402との間の接触窓のサイズを縮小させることにより、これらの実施形態は、PRAMセルの設定電流および再設定電流を低下させる利点をもたらす。
【００６８】
上部電極膜が、蒸着されて、パターニングされて、図11Fに示すように上部電極408を形成する（９７０）。キャップ膜412を覆ってPCM404を蒸着することにより形成されるPCM404の自然発生的なトレンチまたはステップと、ヒータレジスタ402の隅部とにより、上部電極408とPCM404との間の接触領域が拡大されると共に、水平方向における上部電極のサイズが最小限に抑えられ、それに応じてPRAMセルの密度が上昇する。
【００６９】
次に、第3のILD膜414cが蒸着され、CMPが実施される(980)。1つの開口が、第3のILD膜414c中に上部電極408に至るまで形成され、この開口は、金属で充填されて、第2のビア相互接続部406を形成する。第3のILD404cおよび第2のビア相互接続部406は、図11Gに示すように、CMPを受ける(990)。上部金属ワイヤ、例えばビット線418が、図11Hに示すように、第2のビア相互接続部406に結合され得る。第2のビア相互接続部406は、PRAMクワッドセルの各セルに対する共用接触部を形成する。
【００７０】
図9に示す例示的な方法は、例えば図4および図5の実施形態などに対応する図11A〜図11Hの実施形態によるPRAMクワッドセルを形成するために使用することが可能であることが、当業者には認識されよう。図9に示される例示的な方法は、これらの開示される実施形態に限定されず、図6および図7の実施形態などの他の実施形態によるPRAMクワッドセルを形成するために使用することも可能である。
【００７１】
次に、PRAMクワッドセルを形成する別の方法を、図10を参照として説明する。
【００７２】
例示的な一方法は、複数の下部電極を形成するステップ(1000)と、層間誘電体を蒸着し、その後化学機械研磨(CMP)を実施するステップ(1010)とを含む。この方法は、複数のビア開口を形成し、金属でこの開口を充填して、複数のビア相互接続部を形成し、その後CMPを実施するステップ(1020)を含む。
【００７３】
次に、複数のヒータレジスタが形成され、ILD膜が蒸着され、CMPプロセスが実施される(1030)。この例示的な方法は、ヒータレジスタの隅部を使用して、自然発生的なサブトレンチ重畳部(例えばステップ状部分)を形成し、この重畳部が、ヒータレジスタとPCMとの間に比較的小さな接触窓または活性領域を形成する。例えば、キャップ膜が、接触窓(例えば活性領域)としての役割を果たすヒータレジスタの隅部部分を除き、各ヒータレジスタを覆って形成される。層間誘電体は、エッチングまたは除去されることで、各PRAMセルのヒータレジスタの垂直方向表面および水平方向表面の一部分を露出させることが可能である。PCM膜が、キャップ膜、ヒータレジスタ、およびILDを覆って蒸着され、パターニングされて、PCMを形成する。
【００７４】
PCMは、ヒータレジスタの隅部部分の垂直方向壁部および水平方向壁部に接触し、従来のデザインルールを用いた接触窓のサイズに比べて、ヒータレジスタとPCMとの間に縮小されたサイズの接触窓を形成する。開示される実施形態は、例えば従来の技術世代の半ピッチのリソグラフィ解像度を超えて、PCM接触窓(例えば活性領域)のサイズを縮小する。すなわち、これらの実施形態は、従来のフォト/エッチプロセス窓に関連する限界により制約されず、相変化材料(PCM)接触領域のサイズは、デザインルールにより制限されない。したがって、これらの実施形態は、従来のデザインルールを超えて接触領域のサイズを縮小することが可能となる。さらに、PCM膜と各ヒータレジスタとの間の接触窓のサイズを縮小させることにより、これらの実施形態は、PRAMセルの設定電流および再設定電流を低下させる利点をもたらす。
【００７５】
再度図10を参照すると、キャップ膜が蒸着される(1040)。次に、相変化材料(PCM)窓開口が、フォトプロセスおよびエッチングプロセスにより形成され(1050)、相変化材料が、蒸着され、パターニングされて、複数のヒータレジスタのそれぞれについて共用型のPCMを形成する(1060)。次に、上部電極が、PCMを覆って形成される(1070)。ILD蒸着およびCMPプロセスからなるステップが、実施される(1080)。最後に、第2の(共用型)ビア相互接続部が、ILD中に形成され、上部電極に結合され、その後CMPプロセスが実施される(1090)。上部金属ワイヤ(例えばビット線)418が、第2の(共用型)ビア相互接続部に結合される。
【００７６】
次に、PRAMクワッドセルを形成する別の方法を、図12を参照として説明する。
【００７７】
一方法は、下部電極を形成するステップ(1200)と、層間誘電体(ILD)を蒸着し、その後化学機械研磨(CMP)プロセスを実施するステップ(1210)とを含む。この方法は、ビア開口を形成し、金属でこの開口を充填してビア相互接続部を形成し、その後CMPプロセスを実施するステップ(1020)を含む。次に、共通のまたは共用のヒータレジスタが、キャップ膜により形成される。ILD膜が蒸着され、CMPプロセスが実施される(1230)。
【００７８】
次に、キャップ膜が、ヒータレジスタおよびILD膜を覆って蒸着される(1240)。複数の相変化材料(PCM)窓開口が形成され(1250)、相変化材料が蒸着されて、複数のPRAMセルのそれぞれのためのPCMを形成する(1260)。PCMは、ヒータレジスタ隅部部分の垂直方向表面および水平方向表面に接触し、従来のデザインルールを用いた接触窓のサイズに比べて、ヒータレジスタとPCMとの間に縮小されたサイズの接触窓を形成する。開示される実施形態は、例えば従来の技術世代の半ピッチのリソグラフィ分解能を超えて、PCM接触窓(例えば活性領域)のサイズを縮小させる。すなわち、これらの実施形態は、従来のフォト/エッチプロセス窓に関連する限界により制約されず、相変化材料(PCM)接触領域のサイズは、デザインルールにより制限されない。したがって、これらの実施形態は、従来のデザインルールを超えて接触領域のサイズを縮小することが可能となる。さらに、PCM膜と各ヒータレジスタとの間の接触窓のサイズを縮小させることにより、これらの実施形態は、PRAMセルの設定電流および再設定電流を低下させる利点をもたらす。
【００７９】
次に、別個のまたは個別の上部電極が、複数のPCM膜のそれぞれを覆って形成される(1270)。キャップ膜を覆ってPCMを蒸着することにより形成されるPCMの自然発生的なトレンチまたはステップと、ヒータレジスタの隅部とにより、上部電極とPCMとの間の接触領域が拡大されると共に、水平方向における上部電極のサイズが最小限に抑えられ、それに応じてPRAMセルの密度が上昇する。次に、ILD層が蒸着され、CMPプロセスが実施される(1280)。
【００８０】
例えば図4、図6、および図8などに図示されるようなPRAMセルおよびPRAMセル構成は、携帯電話、可搬型コンピュータ、ハンドヘルド型パーソナルコミュニケーションシステム(PCS)ユニット、携帯情報端末(PDA)などの可搬型データユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、映像プレーヤ、エンターテインメントユニット、計測装置などの定置型データユニット、またはデータもしくはコンピュータ命令を記憶もしくは呼び出す任意の他のデバイス、またはそれらの任意の組合せの中に含まれ得ることが認識されよう。したがって、本開示の実施形態は、試験および特性評価のためのメモリおよびオンチップ回路を含む能動集積回路を含む任意のデバイス内において適切に使用され得る。
【００８１】
前述の開示されるデバイスおよび方法は、典型的には、コンピュータ可読媒体上に記憶されたGDSIIコンピュータファイルおよびGERBERコンピュータファイルへと設計され、構成される。次いで、これらのファイルが、製造業者に供給され、製造業者は、これらのファイルに基づきデバイスを製造する。結果的に得られる製品は、半導体ウェーハであり、このウェーハは、次いで半導体ダイへと切断され、半導体チップへとパッケージングされる。これらのチップが、次いで、上述のデバイス内において使用される。
【００８２】
開示される実施形態は、図示される例示的な構造または方法に限定されず、本明細書において説明される機能を実現する任意の手段が、これらの実施形態に含まれることが、当業者には認識されよう。
【００８３】
前述の開示は、例示的な実施形態を示すが、本明細書においては、添付の特許請求の範囲により規定されるような本発明の範囲から逸脱することなくさまざまな変更および修正を行うことが可能である点に留意されたい。本明細書において説明される実施形態による方法クレームの機能、ステップ、および/または動作は、特定の順序において実施される必要はない。さらに、これらの実施形態の要素は、単数で説明されるかまたは特許請求される場合があるが、単数への限定が明示されない限り、複数の要素を予期している。
【符号の説明】
【００８４】
110  PRAMレジスタ
112  トランジスタ
114  ビット線
116  ワード線
118  記憶素子
120  Vss
230  上部電極
232  PCM
234  ヒータレジスタ
236  下部電極
238  活性領域
340  上部電極
342  相変化材料(PCM)
344  ヒータレジスタ
346  下部電極
348  ワード線
350  電極
352  相変化材料(PCM)
354  ヒータレジスタ
356  下部電極
358  ワード線
360  ビット線
362  活性領域
400  下部電極
402  ヒータレジスタ
404  PCM
406  ビア相互接続部
408  上部電極
410  活性領域
412  キャップ膜
414  層間誘電体
416  ビア相互接続部
600  下部電極
602  ヒータレジスタ
604  PCM
606  ビア相互接続部
608  上部電極
610  活性領域
612  キャップ膜
614  層間誘電体(ILD)
800  下部電極
802  ヒータレジスタ
804  PCM
806  ビア相互接続部
808  上部電極
810  活性領域
414a  第1の層間誘電体(ILD)膜
414b  第2のILD
414c  第3のILD膜
【図１】
0005564559.tif 000002
【図２】
0005564559.tif 000003
【図３Ａ】
0005564559.tif 000004
【図３Ｂ】
0005564559.tif 000005
【図４】
0005564559.tif 000006
【図５】
0005564559.tif 000007
【図６】
0005564559.tif 000008
【図７】
0005564559.tif 000009
【図８】
0005564559.tif 000010
【図９】
0005564559.tif 000011
【図１０】
0005564559.tif 000012
【図１１Ａ】
0005564559.tif 000013
【図１１Ｂ】
0005564559.tif 000014
【図１１Ｃ】
0005564559.tif 000015
【図１１Ｄ】
0005564559.tif 000016
【図１１Ｅ】
0005564559.tif 000017
【図１１Ｆ】
0005564559.tif 000018
【図１１Ｇ】
0005564559.tif 000019
【図１１Ｈ】
0005564559.tif 000020
【図１２】
0005564559.tif 000021