(57)【特許請求の範囲】
【請求項１】
半導体基板に形成された第１導電型のドリフト層と、
ドリフト層の表面側に位置し、半導体基板の表面に形成された第２導電型のボディ層と、を有しており、
ドリフト層は、ライフタイム制御領域を有しており、
ライフタイム制御領域は、半導体基板の深さ方向に変化するドリフト層の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上となる領域であり、第１抵抗層と、第１抵抗層よりも比抵抗が低い第２抵抗層とを含む第１導電型のプレドリフト層に荷電粒子を照射することによって形成され、
ライフタイム制御領域の少なくとも一部は、第２抵抗層の範囲内に形成され、
第１抵抗層は、プレドリフト層に荷電粒子を照射する際に、荷電粒子が通過しない第３抵抗層と、荷電粒子が通過する第４抵抗層を備えており、
第３抵抗層は、第２抵抗層の表面又は裏面の一方側に配置され、第４抵抗層は、第２抵抗層の表面又は裏面の他方側に配置されており、
第４抵抗層の比抵抗は、第３抵抗層の比抵抗よりも低い、半導体装置。
【請求項２】
第２抵抗層は、エピタキシャル層である、請求項１に記載の半導体装置。
【請求項３】
半導体基板に形成された第１導電型のドリフト層と、
ドリフト層の表面側に位置し、半導体基板の表面に形成された第２導電型のボディ層と、を有しており、
ドリフト層は、半導体基板の深さ方向に変化するドリフト層の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上である、ライフタイム制御領域を有する半導体装置の製造方法であって、
ドリフト層を製造する工程は、
第１抵抗層と、第１抵抗層よりも比抵抗が低い第２抵抗層とを含む第１導電型のプレドリフト層を形成する工程と、
ライフタイム制御領域の少なくとも一部が第２抵抗層に含まれるように、プレドリフト層に荷電粒子を照射する工程とを含んでおり、
第１抵抗層は、第３抵抗層と、第３抵抗層よりも比抵抗が低い第４抵抗層を有しており、
プレドリフト層を形成する工程では、第２抵抗層は、第３抵抗層と第４抵抗層との間に形成され、
荷電粒子を照射する工程では、荷電粒子は、第４抵抗層側からプレドリフト層に照射され、第４抵抗層を通過するとともに第３抵抗層を通過しない、半導体装置の製造方法。
【請求項４】
第２抵抗層は、エピタキシャル法によって形成する、請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の技術は、半導体装置とその製造方法に関する。
【背景技術】
【０００２】
キャリアのライフタイムを制御する目的で、半導体基板の一部に荷電粒子を照射して結晶欠陥を形成することが行われている。例えば、日本国特許公開公報２００５−３１７７５１号（特許文献１）には、ダイオードとＩＧＢＴが同一の半導体基板に形成された半導体装置において、半導体基板のドリフト層のトレンチゲートの底面に近い領域に結晶欠陥を形成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３１７７５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
結晶欠陥は、通常、半導体基板に対して荷電粒子を照射することによって形成される。荷電粒子は、半導体基板を通過して半導体基板内で停止し、荷電粒子が停止した位置付近に、結晶欠陥密度の高い局所欠陥領域が形成される。この局所欠陥領域がライフタイム制御領域として効果的に機能する。この際、荷電粒子が通過した領域にも、結晶欠陥が形成される。荷電粒子によって結晶欠陥が形成された領域は、荷電粒子の照射前よりも比抵抗が高くなる。その結果、半導体基板の比抵抗の深さ方向の変化が大きくなり、半導体装置のリーク電流の増大や耐圧低下が起こり易くなる。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置は、半導体基板に形成された第１導電型のドリフト層と、ドリフト層の表面側に位置し、半導体基板の表面に形成された第２導電型のボディ層と、を有している。ドリフト層は、ライフタイム制御領域を有しており、ライフタイム制御領域は、半導体基板の深さ方向に変化するドリフト層の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上となる領域である。ライフタイム制御領域は、第１抵抗層と、第１抵抗層よりも比抵抗が低い第２抵抗層とを含む第１導電型のプレドリフト層に荷電粒子を照射することによって形成され、ライフタイム制御領域の少なくとも一部は、第２抵抗層の範囲内に形成される。【０００６】
上記の半導体装置によれば、ライフタイム制御領域の少なくとも一部は、第２抵抗層の範囲内に形成される。第２抵抗層の比抵抗は、第１抵抗層の比抵抗よりも低いので、第２抵抗層内に結晶欠陥が高密度に形成されても、第２抵抗層の比抵抗が高くなり過ぎることが防止される。従来と比較して、ドリフト層の比抵抗の深さ方向の変化が緩和された半導体装置を提供できる。【０００７】
第１抵抗層は、プレドリフト層に荷電粒子を照射する際に、荷電粒子が通過しない第３抵抗層と、荷電粒子が通過する第４抵抗層を備えており、第３抵抗層は、第２抵抗層の表面又は裏面の一方側に配置され、第４抵抗層は、第２抵抗層の表面又は裏面の他方側に配置されていてもよい。この場合、第４抵抗層の比抵抗は、第３抵抗層の比抵抗よりも低いことが好ましい。
【０００８】
第２抵抗層は、エピタキシャル層であってもよい。【０００９】
本明細書は、上記の半導体装置の製造方法を提供することもできる。すなわち、本明細書は、半導体基板に形成された第１導電型のドリフト層と、ドリフト層の表面側に位置し、半導体基板の表面に形成された第２導電型のボディ層と、を有しており、ドリフト層は、半導体基板の深さ方向に変化するドリフト層の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上である、ライフタイム制御領域を有する半導体装置の製造方法を提供することができる。この製造方法では、ドリフト層を製造する工程は、第１抵抗層と、第１抵抗層よりも比抵抗が低い第２抵抗層とを含む第１導電型のプレドリフト層を形成する工程と、ライフタイム制御領域の少なくとも一部が第２抵抗層に含まれるように、プレドリフト層に荷電粒子を照射する工程とを含む。【００１０】
上記の半導体装置の製造方法では、第１抵抗層は、第３抵抗層と、第３抵抗層よりも比抵抗が低い第４抵抗層を有していてもよい。この場合、プレドリフト層を形成する工程では、第２抵抗層は、第３抵抗層と第４抵抗層との間に形成され、荷電粒子を照射する工程では、荷電粒子は、第４抵抗層側からプレドリフト層に照射されることが好ましい。【００１１】
第２抵抗層は、エピタキシャル法によって形成してもよい。
【図面の簡単な説明】
【００１２】
【図１】実施例１に係る半導体装置の断面図である。
【図２】実施例１に係る半導体装置の結晶欠陥形成前後の比抵抗値を示す図である。
【図３】従来の半導体装置の結晶欠陥形成前後の比抵抗値を示す図である。
【図４】実施例１に係る半導体装置の製造方法を説明する図である。
【図５】実施例１に係る半導体装置の製造方法を説明する図である。
【図６】実施例１に係る半導体装置の製造方法を説明する図である。
【図７】実施例１に係る半導体装置の製造方法を説明する図である。
【図８】実施例１に係る半導体装置の製造方法を説明する図である。
【図９】変形例に係る半導体装置の製造方法を説明する図である。
【図１０】実施例２に係る半導体装置の製造方法を説明する図である。
【図１１】実施例２に係る半導体装置の製造方法を説明する図である。
【図１２】実施例２に係る半導体装置の製造方法を説明する図である。
【図１３】実施例３に係る半導体装置の断面図である。
【図１４】実施例３に係る半導体装置の結晶欠陥形成前後の比抵抗値を示す図である。
【発明を実施するための形態】
【００１３】
本明細書が開示する半導体装置およびその製造方法では、第１抵抗層は、比抵抗が所定の範囲内である単一層であってもよいし、互いに相違する比抵抗を有する複数の層であってもよい。例えば、第１抵抗層は、第３抵抗層と、第３抵抗層よりも比抵抗が低い第４抵抗層を有していてもよい。この場合、プレドリフト層を形成する工程では、第２抵抗層は、第３抵抗層と第４抵抗層との間に形成され、荷電粒子を照射する工程では、荷電粒子は、第４抵抗層側からプレドリフト層に照射されることが好ましい。
【００１４】
本明細書が開示する半導体装置およびその製造方法では、第２抵抗層は、比抵抗が深さ方向に一定となる定抵抗領域を含んでおり、定抵抗領域の比抵抗は、第２抵抗層の比抵抗の最小値であってもよい。プレドリフト層を形成する工程では、第２抵抗層の一部に比抵抗が深さ方向に最小かつ深さ方向に一定である定抵抗領域を形成してもよい。定抵抗領域は、エピタキシャル法によって形成することができる。この場合、第２抵抗層は、エピタキシャル法によって形成することが好ましい。荷電粒子を照射する前の段階で、第２抵抗層の比抵抗分布（半導体基板の深さ方向の分布）は、極小値を有する分布であることが好ましく、ピークを有する曲線形状であることが特に好ましい。
【００１５】
ライフタイム制御領域は、荷電粒子を照射することによって形成される結晶欠陥密度のピークを有している。第２抵抗層の深さ方向の比抵抗の最大値をＭＸとし、最小値をＭＮとした場合に、第２抵抗層の比抵抗がＭＮ＋（ＭＸ−ＭＮ）／２以下である低抵抗領域が、ライフタイム制御領域の少なくとも一部と重なっていることが好ましい。荷電粒子を照射する工程では、この結晶欠陥密度のピークが第２抵抗層に形成されるように荷電粒子を照射することが特に好ましい。すなわち、第２抵抗層に荷電粒子が停止するように、照射が行われることが好ましい。
【００１６】
本願に係る半導体装置は、ドリフト層に荷電粒子を照射して、結晶欠陥密度が高いライフタイム制御領域を形成するものであればよい。例えば、ダイオード、ＩＧＢＴ、またはＩＧＢＴと還流ダイオードが同一半導体基板に形成されたＲＣ−ＩＧＢＴであってもよい。
【００１７】
半導体装置がダイオードである場合には、半導体基板の裏面（ドリフト層の裏面側）に、ドリフト層よりも第１導電型の不純物濃度が高い第１導電型の半導体層が形成されている。この第１導電型の半導体層とボディ層は、ダイオードのカソード、アノードとして機能する。
【００１８】
半導体装置がＩＧＢＴである場合には、半導体基板の裏面（ドリフト層の裏面側）にコレクタ層が形成されている。半導体基板の表面（ドリフト層の表面側）にボディ層が形成されている。ボディ層の表面の一部にエミッタ層が形成されている。ボディ層およびエミッタ層は半導体基板の表面に露出している。半導体基板の表面側に、エミッタ層とドリフト層とを隔離する部分のボディ層に接する絶縁ゲートが形成されている。
【００１９】
半導体装置が、ＩＧＢＴと還流ダイオードが同一半導体基板に形成されたＲＣ−ＩＧＢＴである場合には、半導体基板の裏面（ドリフト層の裏面側）にコレクタ層またはカソード層が形成されている。半導体基板の表面（ドリフト層の表面側）にボディ層が形成されている。ボディ層の表面の一部にエミッタ層が形成されている。ボディ層およびエミッタ層は半導体基板の表面に露出している。半導体基板の表面側に、エミッタ層とドリフト層とを隔離する部分のボディ層に接するゲート電極が形成されている。ＲＣ−ＩＧＢＴは、ダイオード素子が形成されているダイオード領域とＩＧＢＴ素子が形成されているＩＧＢＴ領域が分離されている半導体装置であってもよい。また、半導体基板の表面側の構造が共通しており、裏面側の構造がコレクタ層またはカソード層であって、ダイオード素子とＩＧＢＴ素子が混在している半導体装置であってもよい。
【実施例１】
【００２０】
（半導体装置）
図１に示す半導体装置１０は、ＩＧＢＴと還流ダイオードが同一の半導体基板１００に形成されたＲＣ−ＩＧＢＴである。【００２１】
半導体装置１０は、半導体基板１００と、半導体基板１００の表面側に形成された絶縁ゲート１２０および表面絶縁膜１３１と、半導体基板１００の表面に接する表面電極１４１と、半導体基板１００の裏面に接する裏面電極１４２とを備えている。【００２２】
半導体基板１００は、ｎ型のドリフト層１１０とｐ型の低濃度ボディ層１０４を有している。ドリフト層１１０の裏面側には、ｎ＋型のカソード層１０１とｐ＋型のコレクタ層１０２が形成されている。カソード層１０１とコレクタ層１０２は、互いに隣接して半導体基板１００の裏面に露出しており、裏面電極１４２に接している。低濃度ボディ層１０４の表面側に、ｎ＋型のエミッタ層１０５およびｐ＋型の高濃度ボディ層１０６が形成されている。なお、「ｎ＋型」との表現は、カソード層１０１およびエミッタ層１０５のｎ型の不純物濃度がドリフト層１１０よりも高いことを示している。同様に、「ｐ＋型」との表現は、コレクタ層１０２および高濃度ボディ層１０６のｐ型の不純物濃度が低濃度ボディ層１０４よりも高いことを示している。絶縁ゲート１２０は、トレンチ１２１と、トレンチ１２１の内壁に形成されたゲート絶縁膜１２２と、ゲート絶縁膜１２２に覆われてトレンチ１２１内に充填されているゲート電極１２３とを備えている。絶縁ゲート１２０は、エミッタ層１０５とドリフト層１１０とを隔離する部分の低濃度ボディ層１０４に接している。エミッタ層１０５および高濃度ボディ層１０６は、表面電極１４１に接している。ゲート電極１２３は、表面絶縁膜１３１によって、表面電極１４１と隔離されている。【００２３】
ドリフト層１１０は、半導体基板１００の表面側から順に、第１ドリフト層１１１と、第２ドリフト層１１２と、第３ドリフト層１１３が積層されている。第２ドリフト層１１２には、ライフタイム制御領域１１５が形成されている。ライフタイム制御領域１１５は、半導体基板１００の深さ方向に変化するドリフト層１１０の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上の領域である。結晶欠陥密度のピークは第２ドリフト層１１２内に位置している。第１ドリフト層１１１の比抵抗をρ（１）とし、第２ドリフト層１１２の比抵抗をρ（２）とし、第３ドリフト層１１３の比抵抗をρ（３）とすると、ρ（１）、ρ（２）、ρ（３）は、ほぼ等しい（ρ（１）≒ρ（２）≒ρ（３））。ドリフト層１１０の比抵抗は、半導体基板１００の深さ方向に略一定である。なお、第３ドリフト層１１３の厚さは、第１ドリフト層１１１および第２ドリフト層１１２の厚さに比べて厚く、ライフタイム制御領域１１５の結晶欠陥密度のピークからドリフト層１１０の表面（ドリフト層１１０とボディ層１０４との界面）までの距離は、ライフタイム制御領域１１５の結晶欠陥密度のピークからドリフト層１１０の裏面（ドリフト層１１０と、カソード層１０１およびコレクタ層１０２との界面）までの距離よりも著しく短い。【００２４】
図２は、半導体装置１０のドリフト層１１０の比抵抗ρを示す図であって、結晶欠陥形成前のドリフト層（プレドリフト層）の比抵抗を併せて図示している。実線１１はドリフト層１１０の比抵抗ρとドリフト層１１０の深さＤとの関係を示しており、破線１２はプレドリフト層の比抵抗ρとプレドリフト層の深さＤとの関係を示している。参照番号１１１〜１１３は、第１ドリフト層１１１、第２ドリフト層１１２、第３ドリフト層１１３の深さ方向の位置を示している。【００２５】
図２に示すように、プレドリフト層では、第１ドリフト層１１１に位置する層（第１プレドリフト層という）の比抵抗ρ（Ｐ１）および第３ドリフト層１１３に位置する層（第３プレドリフト層という）の比抵抗ρ（Ｐ３）は、略一定であり、第２ドリフト層１１２に位置する層（第２プレドリフト層という）の比抵抗ρ（Ｐ２）よりも高い。さらに、比抵抗ρ（Ｐ１）は、比抵抗ρ（Ｐ３）よりも高い（ρ（Ｐ１）＞ρ（Ｐ３）＞ρ（Ｐ２））。すなわち、第１プレドリフト層および第３プレドリフト層は、第１抵抗層に相当し、第２プレドリフト層は、第１抵抗層よりも比抵抗が低い第２抵抗層に相当する。第１プレドリフト層は、第３抵抗層に相当し、第３プレドリフト層は、第３抵抗層よりも比抵抗が低い第４抵抗層に相当する。なお、荷電粒子を照射する前の段階で、第２プレドリフト層の比抵抗分布は、破線１２に示すような極小値を有する分布であることが好ましく、ピークを有する曲線形状であることが特に好ましい。荷電粒子を照射することによって形成される結晶欠陥の密度分布は、半導体装置の深さ方向に極大値ピークを有する曲線形状である。第２プレドリフト層の比抵抗分布が極小値ピークを有する曲線形状であれば、結晶欠陥による第２プレドリフト層の比抵抗の減少を緩和する効果を効率よく得ることができ、第２ドリフト層の比抵抗の深さ方向の変化を小さくすることができる。【００２６】
荷電粒子が第３プレドリフト層を通過して第２プレドリフト層内に停止するように半導体基板の裏面側（第３プレドリフト層側）からプレドリフト層に荷電粒子を照射すると、第２プレドリフト層に結晶欠陥密度のピークが形成される。荷電粒子が通過した層（第３抵抗層）である第３プレドリフト層にも、低密度の結晶欠陥が形成される。一方、荷電粒子が到達しない第１プレドリフト層には結晶欠陥が形成されない。結晶欠陥密度は、破線１２を上下に反転させたような形状に半導体基板の深さ方向に分布した状態となる。荷電粒子の照射によって形成される結晶欠陥密度が高いほど、結晶欠陥を形成する前に比べて比抵抗が高くなる。結晶欠陥を形成することによって高くなる比抵抗Δρは、結晶欠陥密度分布と同様に、破線１２を上下に反転させたような形状に半導体基板の深さ方向に分布した状態となる。【００２７】
図３は、従来の半導体装置のプレドリフト層とドリフト層の比抵抗ρの分布を図示している。従来の半導体装置と実施例１に係る半導体装置１０との相違点は、プレドリフト層およびドリフト層の比抵抗の深さ方向の分布のみであるので、従来の半導体装置の具体的構造についての説明を省略する。実線２１は従来のドリフト層の比抵抗ρと深さＤとの関係を示しており、破線２２は従来のプレドリフト層の比抵抗ρとプレドリフト層の深さＤとの関係を示している。破線２２に示すように、プレドリフト層の比抵抗が深さ方向に略一定である場合には、第２プレドリフト層の位置に結晶欠陥密度のピークを形成すると、ドリフト層の比抵抗は、実線２１に示すような深さ方向の分布を有するものとなる。【００２８】
ドリフト層の比抵抗が実線２１に示すような深さ方向の変化の大きい分布になると、ＩＧＢＴ動作時において、ドリフト層の実効的なキャリア密度が低下して、空乏層が拡がり易くなる。その結果、空乏層が裏面のコレクタ層まで達し易くなり、半導体装置の耐圧が低下し、リーク電流が増大する。耐圧低下を抑制する方法としては、半導体基板を厚くする方法とプレドリフト層全体の比抵抗を小さくする方法が挙げられる。しかしながら、半導体基板を厚くすると、半導体装置全体の抵抗が大きくなり、導通不良が起こり易くなる。プレドリフト層全体の比抵抗を小さくすると、ダイオードの特性ばらつきが大きくなる。【００２９】
これに対して、実施例１に係る半導体装置１０では、図２に示すように、プレドリフト層の比抵抗は、荷電粒子を照射することによって増加する比抵抗Δρを相殺するように分布している。このため、結晶欠陥を形成することによって得られるドリフト層１１０の比抵抗を深さ方向に略一定とすることができる。半導体装置１０では、従来の半導体装置と比較してドリフト層の比抵抗の深さ方向の変化が緩和されているため、ライフタイム制御領域を有する半導体装置において、耐圧の低下およびリーク電流の増大を抑制することと、半導体基板を薄くして導通不良を抑制することとを両立することができる。また、ダイオードを備えた半導体装置においては、ダイオードの特性ばらつきを抑制することができる。【００３０】
（半導体装置の製造方法）
半導体装置１０のドリフト層を製造する工程を一例を挙げて説明する。なお、半導体装置１０のその他の構成については説明を省略するが、従来公知の製造方法を用いて製造することが可能であることは当業者であれば理解できる。【００３１】
（プレドリフト層形成工程）
図４〜図６は、プレドリフト層５１０を形成する工程を示している。図４に示すように、第３プレドリフト層５１３として、ｎ型の半導体ウェハを準備する。図４に示すｎ型のウェハの厚さは、第３プレドリフト層５１３の厚さに略等しい。【００３２】
次に、図５に示すように、エピタキシャル法を用いて、第３プレドリフト層５１３の表面に、エピタキシャル層である第２プレドリフト層５１２を形成する。不純物濃度が高いほど、プレドリフト層の比抵抗は低くなるから、第２プレドリフト層５１２の不純物濃度を調整することによって、第２プレドリフト層５１２の比抵抗を調整できる。第２プレドリフト層５１２のｎ型の不純物濃度が、第３プレドリフト層５１３のｎ型の不純物濃度よりも高くなるように調整されたｎ型のドーパントガスおよびシリコン成長ガスの存在下で、エピタキシャル法を行って、第２プレドリフト層５１２を形成する。【００３３】
次に、図６に示すように、エピタキシャル法を用いて、第２プレドリフト層５１２の表面に、エピタキシャル層である第１プレドリフト層５１１を形成する。第１プレドリフト層５１１のｎ型の不純物濃度が、第２プレドリフト層５１２および第３プレドリフト層５１３のｎ型の不純物濃度よりも低くなるように調整されたｎ型のドーパントガスおよびシリコン成長ガスの存在下で、エピタキシャル法を行って、第１プレドリフト層５１１を形成する。その後、熱処理等のアニール処理を行って、ｎ型のドーパントを活性化させる。これによって、第１プレドリフト層５１１の比抵抗ρ（Ｐ１）、第２プレドリフト層５１２の比抵抗ρ（Ｐ２）、第３プレドリフト層５１３の比抵抗ρ（Ｐ３）について、ρ（Ｐ１）＞ρ（Ｐ３）＞ρ（Ｐ２）となるように調整されたプレドリフト層５１０を製造することができる。【００３４】
（荷電粒子照射工程）
図７，８は荷電粒子を照射する工程を示している。図７は、プレドリフト層５１０を形成した後に、さらに、表面電極１４１および裏面電極１４２を除く半導体基板１００の表面側および裏面側の構造を形成した後の状態を示している。【００３５】
荷電粒子を照射する工程では、半導体基板１００の裏面側から荷電粒子を照射する。照射する荷電粒子は、特に限定されないが、ヘリウム（４Ｈｅ、３Ｈｅ）イオン、水素（１Ｈ、２Ｈ、３Ｈ）イオンが特に好ましい。半導体基板１００の裏面側から照射された荷電粒子は、第３プレドリフト層５１３を通過し、第２プレドリフト層５１２内に停止する。荷電粒子が停止する第２プレドリフト層５１２には、結晶欠陥密度のピークが形成され、高密度の結晶欠陥が形成される。荷電粒子が通過する第３プレドリフト層５１３にも、低密度の結晶欠陥が形成される。これによって、第１プレドリフト層５１１、第２プレドリフト層５１２、第３プレドリフト層５１３は、図１に示すように、それぞれ第１ドリフト層１１１、第２ドリフト層１１２、第３ドリフト層１１３となる。荷電粒子の照射によって第１プレドリフト層５１１に形成される結晶欠陥密度をＸ（１）とし、第２プレドリフト層５１２に形成される結晶欠陥密度をＸ（２）とし、第３プレドリフト層５１３に形成される結晶欠陥密度をＸ（３）とすると、Ｘ（２）＞Ｘ（３）＞Ｘ（１）である。荷電粒子の照射によって形成される結晶欠陥密度が高いほど、荷電粒子の照射によるドリフト層の比抵抗の上昇が大きくなる。第１プレドリフト層５１１と第１ドリフト層１１１との比抵抗の差をΔρ（１）＝ρ（１）−ρ（Ｐ１）とし、第２プレドリフト層５１２と第２ドリフト層１１２との比抵抗の差をΔρ（２）＝ρ（２）−ρ（Ｐ２）とし、第３プレドリフト層５１３と第３ドリフト層１１３との比抵抗の差をΔρ（３）＝ρ（３）−ρ（Ｐ３）とすると、Δρ（１）＜Δρ（３）＜Δρ（２）である。ここで、各プレドリフト層の比抵抗について、ρ（Ｐ１）＞ρ（Ｐ３）＞ρ（Ｐ２）であるから、荷電粒子を照射した後に得られる各ドリフト層の比抵抗の差を小さくできる。本実施例では、荷電粒子を照射した後に、各ドリフト層の比抵抗が、ρ（１）≒ρ（２）≒ρ（３）となるように、各プレドリフト層の比抵抗ρ（Ｐ１）、ρ（Ｐ２）、ρ（Ｐ３）が予め調整されている。
【００３６】
上記のとおり、本実施例に係る半導体装置の製造方法によれば、プレドリフト層５１０を形成する工程において、第３抵抗層である第１プレドリフト層５１１と、第４抵抗層である第３プレドリフト層５１３と、第２抵抗層である第２プレドリフト層５１２が形成される。その後に行う荷電粒子を照射する工程では、ライフタイム制御領域１１５の少なくとも一部が第２プレドリフト層５１２に含まれるように、プレドリフト層５１０に荷電粒子を照射する。荷電粒子は、第３プレドリフト層５１３を通過して、第２プレドリフト層５１２内に停止する。結晶欠陥は、第２プレドリフト層５１２内に高密度に形成され、第３プレドリフト層５１３内に低密度に形成される。結晶欠陥密度のピークは、荷電粒子が停止する第２プレドリフト層５１２内に位置する。第２プレドリフト層５１２の比抵抗は、第１プレドリフト層５１１および第３プレドリフト層５１３よりも低いので、結晶欠陥が高密度に形成されることによって、第２プレドリフト層５１２の比抵抗が高くなり過ぎることが防止できる。荷電粒子が通過する第３プレドリフト層５１３の比抵抗は、荷電粒子が通過しない第１プレドリフト層５１１の比抵抗よりも低いので、第３プレドリフト層５１３内に低密度に形成される結晶欠陥に起因して第３プレドリフト層５１３の比抵抗が高くなることが防止できる。本実施例によれば、従来と比較して、ドリフト層１１０の比抵抗の深さ方向の変化が緩和された半導体装置１０を容易に製造することができる。また、第２プレドリフト層５１２をエピタキシャル層として形成するため、第２プレドリフト層５１２中の非導電型不純物（例えば、炭素、酸素）は、低濃度かつばらつきが小さくなる。その結果、荷電粒子を照射することによってライフタイム制御領域１１５を形成した場合に、非導電型不純物に起因して形成される結晶欠陥のばらつきが小さくなり、半導体装置１０の特性ばらつきを小さくすることができる。また、半導体ウェハをもっとも厚い第３プレドリフト層５１３として利用できるので、半導体装置１０を薄くすることができるとともに、半導体装置１０の製造工程を簡略化することができる。半導体装置１０の材料コスト、製造コストを低減できる。【００３７】
（変形例）
上記に説明した実施例において、第２プレドリフト層５１２は、比抵抗が一定である定抵抗領域を含むように形成されてもよい。すなわち、アニール処理前の段階では、プレドリフト層５１０は、図９の細い破線１３に示すような比抵抗の分布を有するものであってもよい。第２プレドリフト層５１２の比抵抗は、アニール処理前には、細い破線１３に示すように比抵抗が一定である定抵抗領域を含むものであってもよい。また、この場合、定抵抗領域の比抵抗は、第２プレドリフト層５１２の比抵抗の最小値であってもよい。なお、図９の細い破線１３に示す比抵抗分布を有するプレドリフト層５１０にアニール処理を行うと、図９の破線１２に示す曲線状の比抵抗分布を有するプレドリフト層５１０に変化する。上記で説明した、第２プレドリフト層５１２をエピタキシャル法で形成する方法では、細い破線１３のような比抵抗が一定である定抵抗領域を有する第２プレドリフト層５１２を容易に形成することが可能である。
【実施例２】
【００３８】
実施例２では、実施例１で説明した半導体装置１０のプレドリフト層形成工程について、他の一例を挙げて説明する。なお、実施例１と同様に、半導体装置１０のその他の構成については説明を省略するが、従来公知の製造方法を用いて製造することが可能であることは当業者であれば理解できる。また、荷電粒子照射工程は、実施例１と同様の工程であるので、説明を省略する。【００３９】
（プレドリフト層形成工程）
図１０〜図１２は、プレドリフト層６１０を形成する工程を示している。図１０に示すように、第３プレドリフト層６１３として、ｎ型の半導体ウェハを準備する。なお、図１０に示すｎ型の半導体ウェハの厚さは、プレドリフト層形成工程終了後の第３プレドリフト層６１３の厚さよりも厚い。【００４０】
次に、図１１に示すように、第３プレドリフト層６１３の表層に、ｎ型のドーパントを照射して、第３プレドリフト層６１３よりもｎ型の不純物濃度が高い、第２プレドリフト層６１２を形成する。第３プレドリフト層６１３の厚さは、第２プレドリフト６１２の厚さの分だけ薄くなる。【００４１】
次に、図１２に示すように、エピタキシャル法を用いて、第２プレドリフト層６１２の表面に、エピタキシャル層である第１プレドリフト層６１１を形成する。第１プレドリフト層６１１のｎ型の不純物濃度が、第２プレドリフト層６１２および第３プレドリフト層６１３のｎ型の不純物濃度よりも低くなるように調整されたｎ型のドーパントガスおよびシリコン成長ガスの存在下で、エピタキシャル法を行って、第１プレドリフト層６１１を形成する。その後、熱処理等のアニール処理を行って、ｎ型のドーパントを活性化させる。これによって、実施例１と同様に、第１プレドリフト層６１１の比抵抗ρ（Ｐ１）、第２プレドリフト層６１２の比抵抗ρ（Ｐ２）、第３プレドリフト層６１３の比抵抗ρ（Ｐ３）について、ρ（Ｐ１）＞ρ（Ｐ３）＞ρ（Ｐ２）となるように調整されたプレドリフト層６１０を製造することができる。実施例２では、第２プレドリフト層６１２をエピタキシャル層として形成しないため、実施例１で説明した方法よりも、材料コスト、製造コストをより低減することができる。その後、図７において、プレドリフト層５１０に代えてプレドリフト層６１０を用いて、実施例１と同様に、表面電極１４１および裏面電極１４２を除く半導体基板１００の表面側および裏面側の構造を形成し、荷電粒子照射工程を行う。これによって、半導体装置１０を製造することができる。
【実施例３】
【００４２】
実施例３では、半導体装置３０としてＩＧＢＴを例示し、半導体基板の表面側から荷電粒子を照射して結晶欠陥を形成する場合について説明する。図１３に示すように、半導体装置３０は、半導体基板３００と、半導体基板３００の表面側に形成された絶縁ゲート３２０および表面絶縁膜３３１と、半導体基板３００の表面に接する表面電極３４１と、半導体基板３００の裏面に接する裏面電極３４２とを備えている。半導体基板３００は、ｎ型のドリフト層３１０とｐ型の低濃度ボディ層３０４を有している。ドリフト層３１０の裏面側には、ｐ＋型のコレクタ層３０２が形成されている。コレクタ層３０２は、半導体基板３００の裏面に露出しており、裏面電極３４２に接している。【００４３】
ドリフト層３１０は、半導体基板３００の裏面側から順に、第１ドリフト層３１１と、第２ドリフト層３１２と、第３ドリフト層３１３が積層されている。第２ドリフト層３１２には、ライフタイム制御領域３１５が形成されている。ライフタイム制御領域３１５は、半導体基板３００の深さ方向に変化するドリフト層３１０の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上の領域である。結晶欠陥密度のピークは第２ドリフト層３１２内に位置している。第１ドリフト層３１１の比抵抗をρ（１）とし、第２ドリフト層３１２の比抵抗をρ（２）とし、第３ドリフト層３１３の比抵抗をρ（３）とすると、ρ（１）、ρ（２）、ρ（３）は、ほぼ等しい（ρ（１）≒ρ（２）≒ρ（３））。ドリフト層３１０の比抵抗は、半導体基板３００の深さ方向に略一定である。なお、第３ドリフト層３１３の厚さは、第１ドリフト層３１１および第２ドリフト層３１２の厚さに比べて厚く、ライフタイム制御領域３１５の結晶欠陥密度のピークからドリフト層３１０の裏面（ドリフト層３１０と、コレクタ層３０２との界面）までの距離は、ライフタイム制御領域３１５の結晶欠陥密度のピークからドリフト層３１０の表面（ドリフト層３１０とボディ層３０４との界面）までの距離よりも著しく短い。その他の構成については、図１に示す半導体装置１０と同様であるので、１００番台の参照番号を３００番台に読み替えることによって、説明を省略する。
【００４４】
図１４は、半導体装置３０のドリフト層３１０の比抵抗ρを示す図であって、結晶欠陥形成前のドリフト層（プレドリフト層）の比抵抗を併せて図示している。実線３１はドリフト層３１０の比抵抗ρとドリフト層３１０の深さＤとの関係を示しており、破線３２はプレドリフト層の比抵抗ρとプレドリフト層の深さＤとの関係を示している。参照番号３１１〜３１３は、第１ドリフト層３１１、第２ドリフト層３１２、第３ドリフト層３１３の深さ方向の位置を示している。【００４５】
図１４に示すように、プレドリフト層では、第１ドリフト層３１１に位置する層（第１プレドリフト層という）の比抵抗ρ（Ｐ１）および第３ドリフト層３１３に位置する層（第３プレドリフト層という）の比抵抗ρ（Ｐ３）は、略一定であり、第２ドリフト層３１２に位置する層（第２プレドリフト層という）の比抵抗ρ（Ｐ２）よりも高い。さらに、比抵抗ρ（Ｐ１）は、比抵抗ρ（Ｐ３）よりも高い（ρ（Ｐ１）＞ρ（Ｐ３）＞ρ（Ｐ２））。すなわち、第１プレドリフト層および第３プレドリフト層は、第１抵抗層に相当し、第２プレドリフト層は、第１抵抗層よりも比抵抗が低い第２抵抗層に相当する。第１プレドリフト層は、第３抵抗層に相当し、第３プレドリフト層は、第３抵抗層よりも比抵抗が低い第４抵抗層に相当する。【００４６】
荷電粒子が第３プレドリフト層を通過して第２プレドリフト層内に停止するように半導体基板の表面側（第３プレドリフト層側）からプレドリフト層に荷電粒子を照射すると、第２プレドリフト層に結晶欠陥密度のピークが形成される。荷電粒子が通過した層（第４抵抗層）である第３プレドリフト層にも、低密度の結晶欠陥が形成される。一方、荷電粒子が到達しない第１プレドリフト層には結晶欠陥が形成されない。結晶欠陥密度は、破線３２を上下に反転させたような形状に半導体基板の深さ方向に分布した状態となる。荷電粒子の照射によって形成される結晶欠陥密度が高いほど、結晶欠陥を形成する前に比べて比抵抗が高くなる。結晶欠陥を形成することによって高くなる比抵抗Δρは、結晶欠陥密度分布と同様に、破線３２を上下に反転させたような形状に半導体基板の深さ方向に分布した状態となる。
【００４７】
半導体装置３０の製造方法としては、実施例１，２で説明した製造方法を適用することができる。ｎ型の半導体ウェハを第３プレドリフト層として用いて、実施例１または２で説明した方法で第１プレドリフト層および第２プレドリフト層を形成し、半導体基板の表面側から荷電粒子を照射すれば、半導体装置３０を容易に製造することができる。【００４８】
なお、実施例で説明した製造方法では、半導体ウェハをドリフト層の一部として用いる場合を例示して説明したが、これに限定されない。例えば、半導体装置３０において、半導体ウェハをコレクタ層として用いて、ドリフト層をエピタキシャル法によって製造することもできる。また、実施例では、ＲＣ−ＩＧＢＴおよびＩＧＢＴを例示して説明したが、これに限定されない。例えば、半導体装置がダイオードである場合にも、実施例１〜３の構成および製造方法を適用することができる。【００４９】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。【００５０】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図１】
0005505498.tif 000002
【図２】
0005505498.tif 000003
【図３】
0005505498.tif 000004
【図４】
0005505498.tif 000005
【図５】
0005505498.tif 000006
【図６】
0005505498.tif 000007
【図７】
0005505498.tif 000008
【図８】
0005505498.tif 000009
【図９】
0005505498.tif 000010
【図１０】
0005505498.tif 000011
【図１１】
0005505498.tif 000012
【図１２】
0005505498.tif 000013
【図１３】
0005505498.tif 000014
【図１４】
0005505498.tif 000015