(57)【特許請求の範囲】
【請求項１】
厚さ方向において互いに反対側に位置する一対のコンデンサ主面と複数のコンデンサ側面とを有する板状に形成され、セラミック誘電体層を介して複数の内部電極が積層配置された構造を有するコンデンサ本体を備え、外表面に樹脂絶縁材料が接した状態で配線基板に内蔵されるセラミックコンデンサの製造方法であって、
前記セラミック誘電体層となるセラミックのグリーンシートを積層一体化して、前記セラミックコンデンサとなるべき製品領域を平面方向に沿って縦横に複数配列した構造の多数個取り用積層体を作製する積層工程と、
前記製品領域の外形線に沿った加工により、少なくとも一方の前記コンデンサ主面と前記複数のコンデンサ側面との境界部分に面取り部を形成するための溝部を形成する溝部形成工程と、
前記溝部形成工程後、後に表層電極となる表層電極部を前記コンデンサ主面上に形成する表層電極部形成工程と、
前記表層電極部形成工程後、前記溝部の底部に対して加工を行うことにより、前記溝部の底部にて開口しかつ前記製品領域の外形線に沿って配置されたブレーク溝を形成する溝入れ工程と、
前記溝入れ工程後、前記多数個取り用積層体を焼結させる焼成工程と、
前記焼成工程後、前記製品領域どうしを前記溝部に沿って分割する分割工程と
を含むことを特徴とするセラミックコンデンサの製造方法。
【請求項２】
前記溝部形成工程において形成される前記溝部は断面逆三角形状または断面逆台形状をなし、前記溝部によって形成される前記面取り部は平面状の面取り部であることを特徴とする請求項１に記載のセラミックコンデンサの製造方法。
【請求項３】
前記コンデンサ主面を基準とした前記面取り部の面取り角度、及び、前記コンデンサ側面を基準とした前記面取り部の面取り角度は、それぞれ９０°未満であることを特徴とする請求項２に記載のセラミックコンデンサの製造方法。
【請求項４】
前記溝部形成工程において形成される前記溝部は断面逆台形状をなし、
前記溝入れ工程では、前記溝部の底部の幅をｄ、前記ブレーク溝を形成する個々の凹部の開口幅をＤとしたときに、ｄ≦Ｄとなるようにレーザー加工を行うことにより、前記ブレーク溝を形成する
ことを特徴とする請求項１乃至３のいずれか１項に記載のセラミックコンデンサの製造方法。
【請求項５】
前記溝部形成工程後かつ前記焼成工程前に、前記製品領域の外形線どうしが交差する部分に対してレーザー加工を行うことにより、隣接する２つの前記コンデンサ側面の境界部分に側部面取り部を形成するための貫通孔を形成する貫通孔形成工程を行うことを特徴とする請求項１乃至４のいずれか１項に記載のセラミックコンデンサの製造方法。
【請求項６】
前記溝部形成工程では、レーザー加工により前記溝部を形成することを特徴とする請求項１乃至５のいずれか１項に記載のセラミックコンデンサの製造方法。
【請求項７】
前記溝部形成工程では、プレス加工により前記溝部を形成することを特徴とする請求項１乃至５のいずれか１項に記載のセラミックコンデンサの製造方法。
【請求項８】
前記溝部形成工程後かつ前記焼成工程前に、前記コンデンサ主面と前記コンデンサ側面との境界部分に位置する前記コンデンサ本体の角部を金属層となる金属層部で被覆する金属層部被覆工程を行うことを特徴とする請求項１乃至７のいずれか１項に記載のセラミックコンデンサの製造方法。
【請求項９】
前記焼成工程前に、
レーザー加工を行うことによって、前記多数個取り用積層体にビア穴を形成する穴開け工程と、
前記ビア穴内にビア導体形成用材料を充填して、コンデンサ内ビア導体となる導体部を形成する導体部形成工程と、
前記多数個取り用積層体における少なくとも一方の前記コンデンサ主面に、前記導体部の端部に接続された表層電極となる表層電極部を形成する表層電極部形成工程と
を行い、
前記表層電極部形成工程と同時に前記金属層部被覆工程を行う
ことを特徴とする請求項８に記載のセラミックコンデンサの製造方法。
【請求項１０】
前記多数個取り用積層体における少なくとも一方の前記コンデンサ主面に、前記導体部の端部に接続された表層電極となる表層電極部を形成する表層電極部形成工程を行った後、前記溝部形成工程において前記表層電極部の上から前記多数個取り用積層体をプレス加工することにより前記溝部を形成することを特徴とする請求項７に記載のセラミックコンデンサの製造方法。
【請求項１１】
前記焼成工程後かつ前記分割工程前に、焼結した前記多数個取り用積層体をメタライズすることによって前記溝部に前記金属層を形成することを特徴とする請求項６に記載のセラミックコンデンサの製造方法。
【請求項１２】
前記コンデンサ本体の厚さ方向の長さを前記コンデンサ本体の平面方向の長さで割った値によって規定されるアスクペクト比を、４分の１以下に設定したことを特徴とする請求項１乃至１１のいずれか１項に記載のセラミックコンデンサの製造方法。
【請求項１３】
前記焼成工程後かつ前記分割工程前に、焼結した前記多数個取り用積層体のままで電解めっき処理を行うことを特徴とする請求項１乃至１２のいずれか１項に記載のセラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に内蔵されるセラミックコンデンサの製造方法に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。その一例として、高分子材料製のコア基板内にセラミックコンデンサを埋め込むとともに、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている（例えば特許文献１参照）。
【０００３】
上記従来の配線基板の製造方法の一例を以下に説明する。まず、コア主面２０１及びコア裏面２０２の両方にて開口する収容穴部２０３を有する高分子材料製のコア基板２０４を準備する（図３１参照）。併せて、一対のコンデンサ主面２０５と４つのコンデンサ側面２０６とを有し、両コンデンサ主面２０５にそれぞれ複数の表層電極２０７を突設したセラミックコンデンサ２０８を準備する。次に、コア裏面２０２側に粘着テープ２０９を貼り付けるテーピング工程を行い、収容穴部２０３のコア裏面２０２側の開口をあらかじめシールする。そして、収容穴部２０３内にセラミックコンデンサ２０８を収容する収容工程を行い、コンデンサ主面２０５を粘着テープ２０９の粘着面に貼り付けて仮固定する（図３１参照）。次に、収容穴部２０３の内面とコンデンサ側面２０６との隙間を、樹脂絶縁材料からなる充填剤２１０で埋める（図３２参照）。なお、充填剤２１０は、セラミックコンデンサ２０８の外表面に接した状態で、セラミックコンデンサ２０８をコア基板２０４に固定する機能を有している。この後、コア基板２０４のコア主面２０１及びコア裏面２０２に対して、高分子材料を主体とする樹脂層間絶縁層の形成及び導体層の形成を交互に行うことで、ビルドアップ層を形成する。その結果、所望の配線基板が得られる。
【０００４】
しかしながら、ＩＣチップの動作時に発生する熱などによって充填剤２１０に応力が加わると、セラミックコンデンサ２０８の角部２００（第１コンデンサ主面２０５とコンデンサ側面２０６との境界部分）に応力が集中してしまい、充填剤２１０にクラックが発生する可能性がある。このクラックは、充填剤２１０に接するビルドアップ層を破損させる要因となってしまう。そこで、例えばセラミックコンデンサ２０８をバレル研磨によって所定時間研磨することにより、第１コンデンサ主面２０５とコンデンサ側面２０６との境界部分に曲面状の面取り部（図示略）を形成する技術が提案されている（特許文献２参照）。このようにすれば、セラミックコンデンサ２０８の角部２００への応力集中が面取り部によって緩和されるため、充填剤２１０でのクラックの発生を防止できると考えられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３９２４３号公報（図４など）
【特許文献２】特開２００４−１７２３０５号公報（［００３９］，図１など）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、セラミックコンデンサ２０８は薄い平板状をなしているため、バレル研磨を行うと割れる可能性が高い。また、特許文献２に記載の従来技術では、セラミックコンデンサ２０８の焼成後にバレル研磨を行って面取り部を形成している。この場合、焼成後の硬いセラミック誘電体層に加工を施すことになるため、加工時間が長くなったり製造コストが上昇したりするなどの問題がある。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、面取り部を短時間でかつ低コストで形成することができるセラミックコンデンサの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
そして上記課題を解決するための手段としては、厚さ方向において互いに反対側に位置する一対のコンデンサ主面と複数のコンデンサ側面とを有する板状に形成され、セラミック誘電体層を介して複数の内部電極が積層配置された構造を有するコンデンサ本体を備え、外表面に樹脂絶縁材料が接した状態で配線基板に内蔵されるセラミックコンデンサの製造方法であって、前記セラミック誘電体層となるセラミックのグリーンシートを積層一体化して、前記セラミックコンデンサとなるべき製品領域を平面方向に沿って縦横に複数配列した構造の多数個取り用積層体を作製する積層工程と、前記製品領域の外形線に沿った加工により、少なくとも一方の前記コンデンサ主面と前記複数のコンデンサ側面との境界部分に面取り部を形成するための溝部を形成する溝部形成工程と、前記溝部形成工程後、後に表層電極となる表層電極部を前記コンデンサ主面上に形成する表層電極部形成工程と、前記表層電極部形成工程後、前記溝部の底部に対して加工を行うことにより、前記溝部の底部にて開口しかつ前記製品領域の外形線に沿って配置されたブレーク溝を形成する溝入れ工程と、前記溝入れ工程後、前記多数個取り用積層体を焼結させる焼成工程と、前記焼成工程後、前記製品領域どうしを前記溝部に沿って分割する分割工程とを含むことを特徴とするセラミックコンデンサの製造方法がある。
【０００９】
従って、上記のセラミックコンデンサの製造方法によると、焼成工程前の溝部形成工程において多数個取り用積層体に面取り部となる溝部を形成するため、セラミック誘電体層よりも軟らかく加工しやすいセラミックのグリーンシートに対して溝部を形成するための加工が施されるようになる。これにより、面取り部を短時間でかつ低コストで形成することができる。
【００１０】
なお、コンデンサ本体の厚さ方向の長さをコンデンサ本体の平面方向の長さで割った値によって規定されるアスクペクト比を、例えば４分の１以下に設定すれば、上記手段を適用する意義が大きくなるために好ましい。即ち、アスペクト比が４分の１以下であれば、コンデンサ本体が薄い板状になり、特許文献２に記載されている従来技術のようなバレル研磨を行うと割れる可能性が高くなるため、本発明の課題が生じやすくなる。
【００１１】
ここで、好適なセラミックコンデンサの例としては、チップコンデンサや、複数の内部電極に電気的に接続される複数のコンデンサ内ビア導体と、複数のコンデンサ内ビア導体におけるコンデンサ主面側の端部に電気的に接続された複数の表層電極とを備えるコンデンサなどを挙げることができる。このように表層電極を備えると、配線基板における導体との接続を確実に行うことができる。なお、セラミックコンデンサは、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることが好ましい。このような構造であれば、セラミックコンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、セラミックコンデンサ全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
【００１２】
セラミック誘電体層としては、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの高誘電率を有する誘電体セラミックの焼結体を使用することが好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなセラミックコンデンサを実現しやすくなる。また、セラミック誘電体層として、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体を使用してもよいし、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体を使用してもよい。
【００１３】
内部電極、コンデンサ内ビア導体及び表層電極としては特に限定されないが、同時焼成法によって上記の導体及びセラミック誘電体層を形成する場合、導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層が高誘電率セラミック（例えばチタン酸バリウム等）からなる場合には、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等やそれらの合金が選択可能である。また、いわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。
【００１４】
配線基板は、セラミックコンデンサを収容するための収容穴部を有するコア基板と、そのコア基板のコア主面及びコア裏面上に形成される配線積層部とを備えることが好ましい。このコア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
【００１５】
以下、セラミックコンデンサの製造方法について説明する。
【００１６】
積層工程では、セラミック誘電体層となるセラミックのグリーンシートを積層一体化して、セラミックコンデンサとなるべき製品領域を平面方向に沿って縦横に複数配列した構造の多数個取り用積層体を作製する。
【００１７】
続く溝部形成工程では、製品領域の外形線に沿った加工により、少なくとも一方のコンデンサ主面と複数のコンデンサ側面との境界部分に面取り部を形成するための溝部を形成する。なお、溝部形成工程において形成される溝部は断面逆三角形状または断面逆台形状をなし、溝部によって形成される面取り部は平面状の面取り部であることが好ましい。このようにすれば、曲面状の面取り部を形成する場合よりも、面取り部を高精度にかつ容易に形成することができる。
溝部形成工程では、例えばレーザー加工により溝部を形成するようにしてもよい。この場合、焼成工程後かつ分割工程前に、焼結した多数個取り用積層体をメタライズすることによって溝部に金属層を形成することがよい。金属層の形成方法としては限定されず、例えば銀ペースト等の導電ペーストを印刷してから当該ペーストを焼結させる、いわゆる二次メタライズ法などが採用可能である。このようにすれば、溝部形成のためのレーザー加工の結果、製品領域の外形線に沿って表層電極部が分断されたとしても、溝部に形成される金属層によって表層電極層どうしが繋がった状態となる。さらにこの場合においては、焼結した多数個取り用積層体のままで電解めっき処理を行うことがよい。このようにすれば、無電解めっきを行う場合に比べて、焼結した多数個取り用積層体に対して容易にめっき層を形成することができ、生産性が確実に向上する。
また、溝部形成工程では、例えばプレス加工により溝部を形成するようにしてもよい。この場合、多数個取り用積層体における少なくとも一方のコンデンサ主面に、導体部の端部に接続された表層電極となる表層電極部を形成する表層電極部形成工程を行った後、溝部形成工程において表層電極部の上から多数個取り用積層体をプレス加工することにより溝部を形成することがよい。具体的には、表層電極部形成工程後、表層電極部及び多数個取り用積層体を加温してある程度軟化させておき、所定形状のプレス金型を用いてプレス加工を行う。その際、プレス金型で表層電極部の一部を多数個取り用積層体内に押し込むようにして溝部を形成する。このようにすれば、溝部において表層電極部の一部が除去されずに済むので、後にわざわざ金属層を形成する手間を省くことができる。また、プレス加工を行うことで、結果的に溝部を被覆している金属層の密着性を向上させることができる。
レーザー加工やプレス加工以外の加工の具体例としては、切断機による切断加工などがある。切断機による切断加工の具体例としては、押切刃を用いてこれを平行移動させながら多数個取り用積層体の所定部位に押し当てるといった加工法がある。あるいは、回転刃を用いてこれを回転移動させながら多数個取り用積層体の所定部位に押し当てるといった加工法もある。
【００１８】
また、コンデンサ主面を基準とした面取り部の面取り角度、及び、コンデンサ側面を基準とした面取り部の面取り角度は、それぞれ９０°未満であることが好ましい。
【００１９】
続く焼成工程では、多数個取り用積層体を焼結させる。なお、焼成工程前に、溝部の底部に対してレーザー加工を行うことにより、溝部の底部にて開口しかつ製品領域の外形線に沿って配置されたブレーク溝を形成する溝入れ工程を行うことが好ましい。このようにすれば、セラミック誘電体層よりも軟らかく加工しやすいセラミックのグリーンシートに対してブレーク溝を形成するための加工が施されるようになる。これにより、ブレーク溝を焼成工程後に形成する場合に比べて、ブレーク溝を短時間でかつ低コストで形成することができる。
なお、溝部の断面が逆台形状である場合、溝部の底部の幅をｄ、ブレーク溝を形成する個々の凹部（即ちミシン目）の開口幅をＤとすると、ｄ≦Ｄとなるように設定してレーザー加工を行うことがよい。即ち、このような関係を設定しておくことで、溝部内面と凹部内面との境界にエッジが発生せず、連続した滑らかな形状となるからである。これとは逆にｄ＞Ｄであると、両者の境界にクラック発生の基端となりうるエッジが発生してしまうので、好ましくない。
【００２０】
また、溝部形成工程後かつ焼成工程前に、製品領域の外形線どうしが交差する部分に対してレーザー加工を行うことにより、隣接する２つのコンデンサ側面の境界部分に側部面取り部を形成するための貫通孔を形成する貫通孔形成工程を行うことが好ましい。このようにすれば、セラミック誘電体層よりも軟らかく加工しやすいセラミックのグリーンシートに対して貫通孔を形成するための加工が施されるようになる。これにより、面取り部だけでなく側部面取り部も、短時間でかつ低コストで形成することができる。また、外表面に樹脂絶縁材料が接した状態でセラミックコンデンサを配線基板に内蔵した場合に、樹脂絶縁材料に熱応力が加わったとしても、隣接する２つのコンデンサ側面の境界部分への応力集中が、側部面取り部を設けることによって緩和される。これにより、樹脂絶縁材料でのクラックの発生をより確実に防止することができる。さらに、製品領域の外形線どうしが交差する部分に貫通孔を形成しているため、セラミックコンデンサの機能を損ねることなく、貫通孔を形成することができる。
【００２１】
ここで、側部面取り部は、平面状の面取り部であってもよいし、曲面状の面取り部であってもよい。
【００２２】
また、溝部形成工程後かつ焼成工程前に、コンデンサ主面とコンデンサ側面との境界部分に位置するコンデンサ本体の角部を金属層となる金属層部で被覆する金属層部被覆工程を行うことが好ましい。このようにすれば、焼成工程後に、角部にある脆いセラミック誘電体層が金属層に覆われた状態となるため、コンデンサ本体の靭性が向上する。よって、焼成工程後の工程（配線基板への内蔵時など）において角部に外部応力が集中したとしても、セラミックコンデンサの外周面を起点とするクラックの発生を抑制することができる。
【００２３】
ここで、金属層の一部または全部の層を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。特に、配線基板内蔵用のセラミックコンデンサである場合、金属層の最表面を構成する金属材料としては、できれば銅や銀などの良導体を用いることが好ましい。
【００２４】
金属層は、複数の内部電極や前記複数の表層電極と同じ金属材料を用いて形成されていることが好ましい。このように、内部電極や表層電極と同じ金属材料を用いて金属層を形成することにより、その金属層の専用の金属材料を別途用意する必要がなく、同じ条件（温度、時間）で同時焼成を行うことができるため、製造コストを抑えることができる。
【００２５】
金属層の厚さは特に限定されないが、複数の内部電極の厚さ以上であることが好ましく、例えば５μｍ以上５０μｍ以下であることが好ましい。即ち、金属層の厚さが５μｍ未満であると、金属層によってコンデンサ本体全面を覆うことができず、強度を十分に確保できない場合があり、コンデンサ本体で発生するクラックを確実に防止できなくなる。一方、金属層の厚さが５０μｍよりも大きいと、金属層の一部分がコンデンサ本体、特にはコンデンサ側面から剥れやすくなるため、角部付近にセラミックが露出してしまい、クラックが発生してしまう場合がある。
【００２６】
なお、金属層は、角部だけでなく、コンデンサ主面やコンデンサ側面も被覆することが好ましい。このようにすれば、コンデンサ本体の靭性がよりいっそう向上するため、セラミックコンデンサの外周面を起点とするクラックの発生をより確実に抑制することができる。
【００２７】
さらに、焼成工程前に、レーザー加工を行うことによって、多数個取り用積層体にビア穴を形成する穴開け工程と、ビア穴内にビア導体形成用材料を充填して、コンデンサ内ビア導体となる導体部を形成する導体部形成工程と、多数個取り用積層体における少なくとも一方のコンデンサ主面に、導体部の端部に接続された表層電極となる表層電極部を形成する表層電極部形成工程とを行い、表層電極部形成工程と同時に金属層部被覆工程を行うことが好ましい。このようにすれば、焼成工程後に、脆いセラミック誘電体層が金属層及び表層電極に覆われた状態となるため、コンデンサ本体の靭性がよりいっそう向上する。よって、焼成工程後の工程（配線基板への内蔵時など）において角部に外部応力が集中したとしても、セラミックコンデンサの外周面を起点とするクラックの発生をより確実に抑制することができる。また、表層電極部形成工程と同時に金属層部被覆工程を行うため、表層電極部形成工程とは別のタイミングで金属層部被覆工程を行う場合に比べて、セラミックコンデンサを短時間で製造することができる。
【００２８】
ここで、表層電極部形成工程と同時に金属層部被覆工程を行う場合に、金属層が角部に加えてコンデンサ主面を被覆するときには、金属層は、複数の表層電極の少なくとも一部を避けて配置されつつ、コンデンサ主面を被覆することが好ましい。このようにすれば、それぞれの表層電極が電気的に接続されることに起因する不具合（短絡など）を防止しつつ、コンデンサ本体の靭性を向上させることができる。
【００２９】
続く分割工程では、製品領域どうしを溝部に沿って分割する。これにより、複数個のセラミックコンデンサが同時に得られる。
【図面の簡単な説明】
【００３０】
【図１】本発明を具体化した一実施形態の配線基板を示す概略断面図。
【図２】同じく、セラミックコンデンサを示す概略断面図。
【図３】同じく、セラミックコンデンサの第１コンデンサ主面側を示す概略平面図。
【図４】同じく、セラミックコンデンサの第２コンデンサ主面側を示す概略平面図。
【図５】同じく、コンデンサ形成層部において内部電極とコンデンサ内ビア導体との接続を説明するための概略説明図。
【図６】同じく、コンデンサ形成層部において内部電極とコンデンサ内ビア導体との接続を説明するための概略説明図。
【図７】同じく、カバー層部を示す概略説明図。
【図８】同じく、第１グリーンシートを示す概略平面図。
【図９】同じく、第２グリーンシートを示す概略平面図。
【図１０】同じく、第３グリーンシートを示す概略平面図。
【図１１】セラミックコンデンサの製造方法を示す説明図。
【図１２】セラミックコンデンサの製造方法を示す説明図。
【図１３】セラミックコンデンサの製造方法を示す説明図。
【図１４】セラミックコンデンサの製造方法を示す説明図。
【図１５】セラミックコンデンサの製造方法を示す説明図。
【図１６】セラミックコンデンサの製造方法を示す説明図。
【図１７】セラミックコンデンサの製造方法を示す説明図。
【図１８】セラミックコンデンサの製造方法を示す説明図。
【図１９】溝部を示す拡大断面図。
【図２０】セラミックコンデンサの製造方法を示す説明図。
【図２１】セラミックコンデンサの製造方法を示す説明図。
【図２２】セラミックコンデンサの製造方法を示す説明図。
【図２３】セラミックコンデンサの製造方法を示す説明図。
【図２４】セラミックコンデンサの製造方法を示す説明図。
【図２５】他の実施形態のセラミックコンデンサを示す要部断面図。
【図２６】他の実施形態のセラミックコンデンサの製造方法を示す説明図。
【図２７】他の実施形態のセラミックコンデンサの製造方法を示す説明図。
【図２８】他の実施形態のセラミックコンデンサの製造方法を示す説明図。
【図２９】他の実施形態のセラミックコンデンサの製造方法を示す説明図。
【図３０】他の実施形態のセラミックコンデンサの製造方法を示す説明図。
【図３１】従来技術における配線基板の製造方法の説明図。
【図３２】同じく、配線基板の製造方法の説明図。
【発明を実施するための形態】
【００３１】
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
【００３２】
図１に示されるように、本実施形態の配線基板１０は、ＩＣチップ搭載用の配線基板である。配線基板１０は、略矩形板状のコア基板１１と、コア基板１１のコア主面１２上に形成される主面側ビルドアップ層３１（配線積層部）と、コア基板１１のコア裏面１３上に形成される裏面側ビルドアップ層３２（配線積層部）とからなる。
【００３３】
本実施形態のコア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ１．０ｍｍの平面視略矩形板状である。コア基板１１は、平面方向（ＸＹ方向）における熱膨張係数が１０〜３０ｐｐｍ／℃程度（具体的には１８ｐｐｍ／℃）となっている。なお、コア基板１１の熱膨張係数は、０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。このコア基板１１における複数箇所にはスルーホール導体１６が形成されている。かかるスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。また、コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。
【００３４】
図１に示されるように、前記主面側ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３３，３５と、銅からなる導体層４２とを交互に積層した構造を有している。本実施形態において、樹脂層間絶縁層３３，３５の熱膨張係数は、１０〜６０ｐｐｍ／℃程度（具体的には３０ｐｐｍ／℃程度）となっている。なお、樹脂層間絶縁層３３，３５の熱膨張係数は、３０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。また、第２層の樹脂層間絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂層間絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５からなる領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。ＩＣチップ搭載領域２３は、主面側ビルドアップ層３１の表面に設定されている。また、樹脂層間絶縁層３３，３５内には、それぞれビア導体４３，４７が設けられている。これらのビア導体４３，４７は、導体層４２及び端子パッド４４を相互に電気的に接続している。
【００３５】
図１に示されるように、前記裏面側ビルドアップ層３２は、上述した主面側ビルドアップ層３１とほぼ同じ構造を有している。即ち、裏面側ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３４，３６と、導体層４２とを交互に積層した構造を有しており、樹脂層間絶縁層３４，３６の熱膨張係数が１０〜６０ｐｐｍ／℃程度（具体的には３０ｐｐｍ／℃程度）となっている。第２層の樹脂層間絶縁層３６の下面上における複数箇所には、ビア導体４７を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８がアレイ状に形成されている。また、樹脂層間絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
【００３６】
図１に示されるように、前記コア基板１１は、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９１を有している。即ち、収容穴部９１は貫通穴である。収容穴部９１内には、セラミックコンデンサ１０１が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、第１コンデンサ主面１０２をコア主面１２と同じ側に向けた状態で収容されている。また、本実施形態のセラミックコンデンサ１０１が備えるセラミック焼結体１０４は、縦１５．０ｍｍ×横１５．０ｍｍ×厚さ０．８ｍｍの矩形平板状である。従って、セラミック焼結体１０４の厚さ方向の長さ（０．８ｍｍ）をセラミック焼結体１０４の平面方向の長さ（１５．０ｍｍ）で割った値によって規定されるアスクペクト比は、約０．０５３である。
【００３７】
そして、収容穴部９１の内面とセラミックコンデンサ１０１のコンデンサ側面１８１〜１８４との隙間は、樹脂絶縁材料（本実施形態では熱硬化性樹脂）からなる充填剤９２によって埋められている。この充填剤９２は、セラミックコンデンサ１０１をコア基板１１に固定するとともに、セラミックコンデンサ１０１及びコア基板１１の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。即ち、セラミックコンデンサ１０１は、外表面に充填剤９２が接した状態で配線基板１０に内蔵されている。なお本実施形態において、充填剤９２の完全硬化状態での熱膨張係数は、１０〜６０ｐｐｍ／℃程度であり、具体的には２０ｐｐｍ／℃程度となっている。ここで、充填剤９２の完全硬化状態での熱膨張係数は、３０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。
【００３８】
図１に示されるように、セラミックコンデンサ１０１は、コア基板１１において前記ＩＣチップ搭載領域２３の真下の領域に配置されている。なお、ＩＣチップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１０１の第１コンデンサ主面１０２の面積よりも小さくなるように設定されている。セラミックコンデンサ１０１の厚さ方向から見た場合、ＩＣチップ搭載領域２３は、セラミックコンデンサ１０１の第１コンデンサ主面１０２内に位置している。
【００３９】
図１，図２に示されるように、本実施形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのコンデンサである。本実施形態において、セラミック焼結体１０４の熱膨張係数は、１５ｐｐｍ／℃未満、具体的には１２〜１３ｐｐｍ／℃程度となっている。なお、セラミック焼結体１０４の熱膨張係数は、３０℃〜２５０℃間の測定値の平均値をいう。また、セラミックコンデンサ１０１を構成するセラミック焼結体１０４（コンデンサ本体）は、１つの第１コンデンサ主面１０２（図１では上面）、１つの第２コンデンサ主面１０３（図１では下面）、及び、４つのコンデンサ側面１８１〜１８４を有する略矩形板状をなしている。第１コンデンサ主面１０２及び第２コンデンサ主面１０３は、セラミック焼結体１０４の厚さ方向において互いに反対側に位置している。
【００４０】
図２〜図７に示されるように、コンデンサ側面１８２〜１８４には、セラミック焼結体１０４の厚さ方向に延びる凹部１８５が複数箇所に形成されている。各凹部１８５は、平面視半円状をなし、それぞれのコンデンサ側面１８２〜１８４において等間隔で配置されている。また、コンデンサ側面１８２，１８４に形成された凹部１８５は、コンデンサ側面１８２，１８４における第１コンデンサ主面１０２側の端部に配置されている（図２，図３参照）。一方、第３コンデンサ側面１８３に形成された凹部１８５は、第３コンデンサ側面１８３における第２コンデンサ主面１０３側の端部に配置されている（図４参照）。
【００４１】
さらに、コンデンサ側面１８２〜１８４には、同コンデンサ側面１８２〜１８４と平行に延びる凹部１８６が形成されている。コンデンサ側面１８２，１８４に形成された凹部１８６は、コンデンサ側面１８２，１８４における第２コンデンサ主面１０３側の端部に配置されている（図２，図４参照）。一方、第３コンデンサ側面１８３に形成された凹部１８６は、第３コンデンサ側面１８３における第１コンデンサ主面１０２側の端部に配置されている（図３参照）。
【００４２】
図１，図２に示されるように、セラミック焼結体１０４は、コンデンサ形成層部１０７（第１誘電体積層部）と、コンデンサ形成層部１０７の上面を覆う上側のカバー層部１０８（第２誘電体積層部）と、コンデンサ形成層部１０７の下面を覆う下側のカバー層部１０９（第２誘電体積層部）とを備える。コンデンサ形成層部１０７は、複数のセラミック誘電体層１０５と、複数の内部電極１４１，１４２とを交互に積層した構造を有している。コンデンサ形成層部１０７に形成されている内部電極は電源用内部電極１４１及びグランド用内部電極１４２であり、セラミック誘電体層１０５を介してそれら電源用内部電極１４１とグランド用内部電極１４２とが交互に積層配置されている。セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極１４１及びグランド用内部電極１４２間の誘電体（絶縁体）として機能する。電源用内部電極１４１及びグランド用内部電極１４２は、いずれもニッケルを主成分として形成された導体である。なお本実施形態では、内部電極１４１，１４２の厚さが２μｍに設定されている。
【００４３】
図５〜図７に示されるように、セラミック焼結体１０４には、多数のビア穴１３０が形成されている。これらのビア穴１３０は、セラミック焼結体１０４の厚さ方向に沿って延びてセラミック焼結体１０４を貫通するとともに、全面にわたって格子状（アレイ状）に配置されている。本実施形態では、説明の便宜上、ビア穴１３０を４列×４列で図示したが、実際にはさらに多くの列が存在している。各ビア穴１３０内には、セラミック焼結体１０４の第１コンデンサ主面１０２及び第２コンデンサ主面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極１４１を貫通しており、それら同士を互いに電気的に接続している（図２，図５参照）。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極１４２を貫通しており、それら同士を互いに電気的に接続している（図２，図６参照）。なお、電源用内部電極１４１は、グランド用コンデンサ内ビア導体１３２の周囲にクリアランス１４３（円形の抜きパターン）を有するプレーン状導体である（図５参照）。また、グランド用内部電極１４２は、電源用コンデンサ内ビア導体１３１の周囲にクリアランス１４４（円形の抜きパターン）を有するプレーン状導体である（図６参照）。
【００４４】
図１，図２に示されるように、前記カバー層部１０８，１０９は、セラミック焼結体１０４の表層部にて露出するよう配置されている。詳述すると、上側のカバー層部１０８は、前記第１コンデンサ主面１０２にて露出するように配置され、下側のカバー層部１０９は、前記第２コンデンサ主面１０３にて露出するように配置されている。各カバー層部１０８，１０９は、複数のセラミック誘電体層１５３を積層した構造を有する。セラミック誘電体層１５３は、コンデンサ形成層部１０７におけるセラミック誘電体層１０５と同じ材料（具体的にはチタン酸バリウム）によって形成されるとともに、セラミック誘電体層１０５よりも厚く形成されている。これにより、セラミックコンデンサ１０１の絶縁性、耐湿性等を十分に確保することができる。
【００４５】
図３〜図７に示されるように、セラミック焼結体１０４は、四隅（隣接する２つのコンデンサ側面の境界部分）に平面状の側部面取り部１６１を有している。例えば、隣接する２つのコンデンサ側面１８１，１８４のうち一方のコンデンサ側面（第１コンデンサ側面１８１）を基準とした側部面取り部１６１の面取り長さＣ１（図５参照）は、０．５５ｍｍ以上（本実施形態では０．６ｍｍ）となっている。また、第１コンデンサ側面１８１を基準とした側部面取り部１６１の面取り角度θ１（図５参照）は４５°である。従って、隣接する第１コンデンサ側面１８１と側部面取り部１６１とがなす角度は、鈍角（１８０°−θ１＝１３５°）である。
【００４６】
図２に示されるように、前記カバー層部１０８は、前記第１コンデンサ主面１０２とコンデンサ側面１８１〜１８４との境界部分、及び、第１コンデンサ主面１０２と側部面取り部１６１との境界部分となる角部１５４を有し、角部１５４には平面状の面取り部１６２が形成されている。また、前記カバー層部１０９は、前記第２コンデンサ主面１０３とコンデンサ側面１８１〜１８４との境界部分、及び、第２コンデンサ主面１０３と側部面取り部１６１との境界部分となる角部１５５を有し、角部１５５には平面状の面取り部１６３が形成されている。
【００４７】
なお、第１コンデンサ主面１０２を基準とした面取り部１６２の面取り深さＣ２（図２参照）は、０．１ｍｍとなっている。また、第２コンデンサ主面１０３を基準とした面取り部１６３の面取り深さＣ３（図２参照）も、面取り深さＣ２と同様に０．１ｍｍとなっている。即ち、面取り深さＣ２，Ｃ３は、セラミック焼結体１０４の厚さ（本実施形態では０．８ｍｍ）の２分の１未満である。また、面取り深さＣ２，Ｃ３は、面取り長さＣ１（０．６ｍｍ）の６分の１である。
【００４８】
図２に示されるように、第１コンデンサ主面１０２を基準とした面取り部１６２の面取り角度θ２、及び、第２コンデンサ主面１０３を基準とした面取り部１６３の面取り角度θ３は、それぞれ４５°である。従って、隣接する第１コンデンサ主面１０２と面取り部１６２とがなす角度は、鈍角（１８０°−θ２＝１３５°）であり、隣接する第２コンデンサ主面１０３と面取り部１６３とがなす角度も、鈍角（１８０°−θ３＝１３５°）である。また、コンデンサ側面（例えば第４コンデンサ側面１８４）を基準とした面取り部１６２の面取り角度θ４、及び、コンデンサ側面（例えば第４コンデンサ側面１８４）を基準とした面取り部１６３の面取り角度θ５も、それぞれ４５°である。従って、隣接するコンデンサ側面（例えば第４コンデンサ側面１８４）と面取り部１６２とがなす角度は、鈍角（１８０°−θ４＝１３５°）であり、隣接するコンデンサ側面（例えば第４コンデンサ側面１８４）と面取り部１６３とがなす角度も、鈍角（１８０°−θ５＝１３５°）である。さらに、側部面取り部１６１を基準とした面取り部１６２の面取り角度（図示略）、及び、側部面取り部１６１を基準とした面取り部１６３の面取り角度（図示略）も、それぞれ４５°である。従って、隣接する側部面取り部１６１と面取り部１６２とがなす角度も、隣接する側部面取り部１６１と面取り部１６３とがなす角度も、鈍角（１８０°−４５°＝１３５°）である。なお本実施形態では、隣接する面取り部１６２どうしがなす角度や、隣接する面取り部１６３どうしがなす角度も、鈍角であるため、セラミック焼結体１０４において隣接する２つの面がなす角度は全て鈍角となっている。
【００４９】
そして、図１〜図４に示されるように、前記セラミック焼結体１０４の第１コンデンサ主面１０２上には、複数の第１電源用電極１１１（表層電極）と、第１グランド用電極１１２（表層電極）とが突設されている。第１電源用電極１１１は、前記各電源用コンデンサ内ビア導体１３１における第１コンデンサ主面１０２側の端面に対して直接接続されており、第１グランド用電極１１２は、前記各グランド用コンデンサ内ビア導体１３２における第１コンデンサ主面１０２側の端面に対して直接接続されている。また、セラミック焼結体１０４の第２コンデンサ主面１０３上には、複数の第２電源用電極１２１（表層電極）と、第２グランド用電極１２２（表層電極）とが突設されている。第２電源用電極１２１は、各電源用コンデンサ内ビア導体１３１における第２コンデンサ主面１０３側の端面に対して直接接続されており、第２グランド用電極１２２は、各グランド用コンデンサ内ビア導体１３２における第２コンデンサ主面１０３側の端面に対して直接接続されている。よって、電源用電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び前記電源用内部電極１４１に導通しており、グランド用電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及び前記グランド用内部電極１４２に導通している。
【００５０】
図１に示されるように、第１コンデンサ主面１０２側にある電極１１１，１１２は、ビア導体４３、導体層４２、ビア導体４７、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。一方、第２コンデンサ主面１０３側にある電極１２１，１２２は、図示しないマザーボードが有する電極（接触子）に対して、ビア導体４３、導体層４２、ビア導体４７、ＢＧＡ用パッド４８及びはんだバンプ４９を介して電気的に接続される。
【００５１】
図１〜図４に示されるように、電極１１１，１１２，１２１，１２２は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって全体的に被覆されている。これら電極１１１，１１２，１２１，１２２及びコンデンサ内ビア導体１３１，１３２は、ＩＣチップ２１の略中心部の直下に配置されている。なお本実施形態では、電極１１１，１１２，１２１，１２２の厚さが２０μｍ以上４０μｍ以下に設定されている。
【００５２】
例えば、マザーボード側から電極１２１，１２２を介して通電を行い、電源用内部電極１４１−グランド用内部電極１４２間に電圧を加えると、電源用内部電極１４１に例えばプラスの電荷が蓄積し、グランド用内部電極１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１０１がコンデンサとして機能する。また、セラミックコンデンサ１０１では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
【００５３】
図２，図３に示されるように、セラミック焼結体１０４の外表面上には、第１金属層１７１が設けられている。第１金属層１７１は、前記角部１５４（前記面取り部１６２）の全体と、前記第１コンデンサ主面１０２の略全体とを覆っている。即ち、第１金属層１７１は、セラミック焼結体１０４の厚さ方向における長さが、前記カバー層部１０８の厚さと略等しくなっている。また、第１金属層１７１は、第１コンデンサ主面１０２側にある前記電極１１１，１１２のうち第１電源用電極１１１を避けて配置される一方、第１グランド用電極１１２に一体化されている。よって、第１金属層１７１は、グランド用導体層としても機能するようになっている。詳述すると、第１金属層１７１（及び第１グランド用電極１１２）は、第１コンデンサ主面１０２の略全体を覆うプレーン状導体であり、第１電源用電極１１１を避けるためのクリアランス１１３（円形の抜きパターン）を複数有している。なお、各第１電源用電極１１１は、第１コンデンサ主面１０２に配置された円形状の導体であり、直径が約５００μｍに設定されている。
【００５４】
また、図２，図４に示されるように、セラミック焼結体１０４の外表面上には、第２金属層１７２が設けられている。第２金属層１７２は、前記角部１５５（前記面取り部１６３）の全体と、前記第２コンデンサ主面１０３の略全体とを覆っている。即ち、第２金属層１７２は、セラミック焼結体１０４の厚さ方向における長さが、前記カバー層部１０９の厚さと略等しくなっている。また、第２金属層１７２は、第２コンデンサ主面１０３側にある前記電極１２１，１２２のうち第２グランド用電極１２２を避けて配置される一方、第２電源用電極１２１に一体化されている。よって、第２金属層１７２は、電源用導体層としても機能するようになっている。詳述すると、第２金属層１７２（及び第２電源用電極１２１）は、第２コンデンサ主面１０３の略全体を覆うプレーン状導体であり、第２グランド用電極１２２を避けるためのクリアランス１１４（円形の抜きパターン）を有している。なお、各第２グランド用電極１２２は、第２コンデンサ主面１０３に配置された円形状の導体であり、直径が約５００μｍに設定されている。
【００５５】
図２に示されるように、角部１５４，１５５を覆う金属層１７１，１７２の外表面は曲面状をなしている。詳述すると、角部１５４（前記面取り部１６２）を覆う第１金属層１７１の外表面と前記第１コンデンサ主面１０２を覆う第１金属層１７１の外表面との接続部分１７３は、曲面状（半径０．０５ｍｍ程度）をなしている。同様に、角部１５５（面取り部１６３）を覆う第２金属層１７２の外表面と第２コンデンサ主面１０３を覆う第２金属層１７２の外表面との接続部分１７４も、曲面状（半径０．０５ｍｍ程度）をなしている。これにより、温度変化に伴う前記充填剤９２の変形時において、金属層１７１，１７２への応力集中を緩和できるため、充填剤９２でのクラックの発生を防止する効果が期待できる。
【００５６】
なお、金属層１７１，１７２は、前記電極１１１，１１２，１２１，１２２と同じニッケルを主成分として形成された層であり、表面が図示しない銅めっき層によって被覆されている。また、金属層１７１，１７２の厚さは、５μｍ以上４０μｍ以下（本実施形態では２０μｍ以上４０μｍ以下）であり、前記内部電極１４１，１４２の厚さよりも厚く、電極１１１，１１２，１２１，１２２の厚さと等しくなっている。なお、本実施形態の金属層１７１，１７２の厚さは均一になっていない。具体的に言うと、金属層１７１，１７２において曲面状をなす部分の厚さは、金属層１７１，１７２において曲面状をなさない部分の厚さよりも薄くなっている。また、面取り部１６２，１６３を覆う金属層１７１，１７２の厚さは、コンデンサ主面１０２，１０３を覆う金属層１７１，１７２の厚さと等しくなっている。なお、面取り部１６２，１６３を覆う金属層１７１，１７２は、コンデンサ主面１０２，１０３を覆う金属層１７１，１７２よりも厚くてもよいし、薄くてもよい。また、金属層１７１，１７２の厚さは均一であってもよい。
【００５７】
以下、セラミックコンデンサ１０１の製造方法について説明する。
【００５８】
まず、厚さが７μｍ程度であるセラミックの第１グリーンシート２１１（図８参照）とセラミックの第２グリーンシート２１２（図９参照）とを形成する。また、厚さが３０μｍ程度であるセラミックの第３グリーンシート２１３（図１０参照）を形成する。なお、グリーンシート２１１，２１２は、正方形状の製品部２５１（セラミック誘電体層１０５となるべき部分）が平面方向に沿って縦横に複数配列された構造を有する多数個取り用グリーンシートである。また、第３グリーンシート２１３は、正方形状の製品部２５２（セラミック誘電体層１５３となるべき部分）が平面方向に沿って縦横に複数配列された構造を有する多数個取り用グリーンシートである。そして、製品部２５１，２５２内に、内部電極用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極１４１となる電源用内部電極部２１４（図８参照）が第１グリーンシート２１１に形成され、グランド用内部電極１４２となるグランド用内部電極部２１５（図９参照）が第２グリーンシート２１２に形成される。なお、電源用内部電極部２１４は、焼成工程後にクリアランス１４３（図５参照）となる孔部２４１を有し、グランド用内部電極部２１５は、焼成工程後にクリアランス１４４（図６参照）となる孔部２４２を有している。
【００５９】
続く積層工程では、温度が６５℃となるように加熱を行いながら、ＰＥＴ樹脂（ポリエチレンテレフタレート樹脂）製の支持板２５３（図１２参照）上に複数の第３グリーンシート２１３を積層し、後に下側のカバー層部１０９となる部位を形成する。次に、最上層の第３グリーンシート２１３の上面（即ちカバー層部１０９となる部位の上面）に、第１グリーンシート２１１と第２グリーンシート２１２とを交互に積層し、後にコンデンサ形成層部１０７となる部位を形成する。さらに、グリーンシート２１１，２１２の上面側（即ちコンデンサ形成層部１０７となる部位の上面）に複数の第３グリーンシート２１３を積層し、後に上側のカバー層部１０８となる部位を形成する。その結果、各グリーンシート２１１〜２１３が積層一体化され、正方形状の製品領域２１７（セラミックコンデンサ１０１となるべき部分）が平面方向に沿って縦横に複数配列された構造の多数個取り用積層体２１６が作製される（図１１，図１２参照）。
【００６０】
続く穴開け工程では、レーザー加工機を用いてレーザー加工を行うことにより、多数個取り用積層体２１６にビア穴１３０を多数個貫通形成するとともに、支持板２５３にビア穴１３０に連通する開口部２５４を貫通形成する（図１３参照）。続く導体部形成工程では、図示しないペースト圧入充填装置を用いて、各ビア穴１３０内にビア導体用ニッケルペースト（ビア導体形成用材料）を充填する。このとき、ビア導体用ニッケルペーストは、ビア穴１３０内だけでなく開口部２５４内にも充填される。これにより、後にコンデンサ内ビア導体１３１，１３２となる導体部２１８（図１３参照）が形成される。
【００６１】
次に、平板状の下型（図示略）上に、厚さ０．１ｍｍであるシリコーンゴム製のゴム板２５５を載置する（図１４参照）。さらに、ゴム板２５５上に、多数個取り用積層体２１６及び支持板２５３からなる積層体を、多数個取り用積層体２１６の上面（第１コンデンサ主面１０２）を下側に向けた状態で載置する。その後、支持板２５３上に厚さ０．１ｍｍであるシリコーンゴム製のゴム板２５６を載置し、ゴム板２５６上に上型（図示略）を載置する。次に、温度が８０℃となるように加熱を行いながら積層方向に押圧力（１０００ｋｇ／ｃｍ２）を加える（高圧プレス工程）。その結果、各グリーンシート２１１〜２１３が強固に接合される。
【００６２】
なお、多数個取り用積層体２１６では、電源用内部電極部２１４とグランド用内部電極部２１５とが厚さ方向に重なる部分と重ならない部分が存在するため、多数個取り用積層体２１６の上面及び下面には段差（電極段差）が生じる。そこで本実施形態では、軟体であるゴム板２５５に多数個取り用積層体２１６の上面を接触させている。よって、ゴム板２５５は弾性変形して電極段差に追従するようになる。
【００６３】
前記高圧プレス工程後に行われる剥離工程では、多数個取り用積層体２１６から支持板２５３を剥離する（図１５参照）。次に、平板状の下治具（図示略）上に金属板２５７を載置し、金属板２５７上に多数個取り用積層体２１６を載置する（図１６参照）。さらに、多数個取り用積層体２１６上に金属板２５８を載置し、金属板２５８上に上治具（図示略）を載置する。次に、温度が８０℃となるように加熱を行いながら積層方向に押圧力（２００ｋｇ／ｃｍ２）を加える（面押し工程）。これにより、多数個取り用積層体２１６の第２コンデンサ主面１０３（及び第１コンデンサ主面１０２）から導体部２１８が突出している場合に、その突出部分が潰されるようになる。その結果、導体部２１８の端面が第２コンデンサ主面１０３（及び第１コンデンサ主面１０２）と同じ高さとなる。
【００６４】
続く溝部形成工程では、製品領域２１７の外形線２２１に沿ってレーザー加工を行う。これにより、多数個取り用積層体２１６の上面（第１コンデンサ主面１０２）にて開口する溝部２２２と、多数個取り用積層体２１６の下面（第２コンデンサ主面１０３）にて開口する溝部２２３とが形成される（図１７，図１８参照）。なお、本実施形態の溝部２２２，２２３は、開口部２５９における幅が３００μｍ、底部２６０における幅が１００μｍ、深さが１００μｍに設定され、断面逆台形状をなしている（図１９参照）。溝部２２２は、第１コンデンサ主面１０２とコンデンサ側面１８１〜１８４との境界部分に面取り部１６２を形成するためのものであり、溝部２２３は、第２コンデンサ主面１０３とコンデンサ側面１８１〜１８４との境界部分に面取り部１６３を形成するためのものである。なお、溝部２２２，２２３を形成するためのレーザー条件の１つとしては、多数個取り用積層体２１６上に照射されるレーザービーム径があり、例えば１００μｍ以上であることが好ましい。
【００６５】
続く表層電極部形成工程及び金属層部被覆工程では、多数個取り用積層体２１６の上面（コンデンサ主面１０２）上にニッケルペーストを印刷し、導体部２１８の上端面を被覆するように、第１電源用電極１１１となる第１表層電極部２２８を形成する（図２０，図２１参照）。これと同時に、多数個取り用積層体２１６の上面上及び面取り部１６２（角部１５４）上にニッケルペーストを印刷し、導体部２１８の上端面及び角部１５４を被覆するように、第１グランド用電極１１２となる第１表層電極部２２９（第１金属層１７１となる第１金属層部２３２）を形成する（図２０，図２１参照）。即ち、金属層部被覆工程は表層電極部形成工程と同時に行われる。また、多数個取り用積層体２１６の下面（第２コンデンサ主面１０３）上及び面取り部１６３（角部１５５）上にニッケルペーストを印刷し、各導体部２１８の下端面及び角部１５５を被覆するように、第２電源用電極１２１となる第２表層電極部２３０（第２金属層１７２となる第２金属層部２３３）を形成する（図２１参照）。これと同時に、多数個取り用積層体２１６の下面上にニッケルペーストを印刷し、各導体部２１８の下端面を被覆するように、第２グランド用電極１２２となる第２表層電極部２３１を形成する（図２１参照）。この後、各表層電極部２２８〜２３１を乾燥してある程度固化させる。
【００６６】
続く溝入れ工程では、溝部２２２の底部２６０に対してレーザー加工を行う。これにより、後に凹部１８５となるブレーク溝２６１と、後に凹部１８６となるブレーク溝２６２とを形成する（図２２，図２３参照）。なお、ブレーク溝２６１は、溝部２２２の底部２６０にて開口しかつ製品領域２１７の外形線２２１に沿って配置され、ミシン目状をなしている。詳述すると、ブレーク溝２６１は、外形線２２１に沿って非連続的に配置された複数の穴部２６５（図２３参照）によって構成されている。一方、ブレーク溝２６２は、溝部２２２の底部２６０にて開口しかつ外形線２２１に沿って配置され、スリット状をなしている。また溝入れ工程では、溝部２２３の底部２６０に対してもレーザー加工を行う。これにより、後に凹部１８５となるブレーク溝（図示略）と、後に凹部１８６となるブレーク溝２６４とを形成する（図２２参照）。なお、ブレーク溝（図示略）は、溝部２２３の底部２６０にて開口しかつ外形線２２１に沿って配置され、ミシン目状をなしている。詳述すると、ブレーク溝（図示略）は、外形線２２１に沿って非連続的に配置された複数の穴部（図示略）によって構成されている。一方、ブレーク溝２６４は、溝部２２３の底部２６０にて開口しかつ外形線２２１に沿って配置され、スリット状をなしている。また本実施形態では、ミシン目状のブレーク溝２６１の裏側にスリット状のブレーク溝２６４が配置され、スリット状のブレーク溝２６２の裏側にミシン目状のブレーク溝（図示略）が配置されている。
【００６７】
続く貫通孔形成工程では、製品領域２１７の外形線２２１どうしが交差する部分（即ち製品領域２１７の角部）に対してレーザー加工を行うことにより、貫通孔２２６を形成する（図２４参照）。貫通孔２２６は、セラミックコンデンサ１０１において隣接する２つのコンデンサ側面の境界部分に側部面取り部１６１を形成するためのものである。
【００６８】
続く焼成工程では、各表層電極部２２８〜２３１が形成された多数個取り用積層体２１６を脱脂し、さらに酸化雰囲気下にて所定時間で所定時間焼成を行う。このときの焼成温度は、チタン酸バリウムが焼結しうる温度である１３００℃に設定される。その結果、各グリーンシート２１１〜２１３中のチタン酸バリウムが焼結してセラミック焼結体１０４となる。それと同時に、内部電極部２１４，２１５中のニッケルが焼結して内部電極１４１，１４２となり、表層電極部２２８〜２３１中のニッケルが焼結して電極１１１，１１２，１２１，１２２となる。また、ビア導体用ニッケルペースト中のニッケルが焼結してコンデンサ内ビア導体１３１，１３２となる。
【００６９】
次に、得られたセラミック焼結体１０４が有する各電極１１１，１１２，１２１，１２２（金属層１７１，１７２）に対して無電解銅めっき（厚さ１０μｍ程度）を行う。その結果、各電極１１１，１１２，１２１，１２２（金属層１７１，１７２）の上に銅めっき層が形成される。
【００７０】
続く分割工程では、多数個取り用積層体２１６を溝部２２２，２２３（具体的にはブレーク溝２６１，２６２，２６４）に沿って切断する。これにより、製品領域２１７どうしが分割され、複数ピースのセラミックコンデンサ１０１となる（図２参照）。
【００７１】
このセラミックコンデンサ１０１を配線基板１０に内蔵する際には、まず、収容穴部９１を有するコア基板１１を従来周知の手法により作製して準備する。そして、そのコア基板１１の収容穴部９１内にセラミックコンデンサ１０１を収納し、その収容穴部９１の内面とセラミックコンデンサ１０１のコンデンサ側面１８１〜１８４との隙間に、熱硬化性樹脂製の充填剤９２を充填する。その後、加熱処理を行うと、充填剤９２が硬化して、セラミックコンデンサ１０１が収容穴部９１内に固定される。
【００７２】
さらに、従来周知の手法に基づいてコア基板１１のコア主面１２及びセラミックコンデンサ１０１の第１コンデンサ主面１０２の上に主面側ビルドアップ層３１を形成するとともに、コア基板１１のコア裏面１３及びセラミックコンデンサ１０１の第２コンデンサ主面１０３の上に裏面側ビルドアップ層３２を形成する。その結果、コア基板１１及びビルドアップ層３１，３２からなる配線基板１０が完成する。
【００７３】
従って、本実施形態によれば以下の効果を得ることができる。
【００７４】
（１）本実施形態のセラミックコンデンサ１０１の製造方法では、焼成工程前の溝部形成工程において、面取り部１６２，１６３となる溝部２２２，２２３を形成している。また、焼成工程前の溝入れ工程においてブレーク溝２６１，２６２，２６４を形成し、同じく焼成工程前の貫通孔形成工程において、側部面取り部１６１となる貫通孔２２６を形成している。即ち、セラミック誘電体層１０５，１５３よりも軟らかく加工しやすいグリーンシート２１１〜２１３に対して、溝部２２２，２２３、ブレーク溝２６１，２６２，２６４及び貫通孔２２６を形成するための加工が施されるようになる。これにより、面取り部１６２，１６３、ブレーク溝２６１，２６２，２６４及び貫通孔２２６を、ひいてはセラミックコンデンサ１０１を短時間でかつ低コストで形成することができる。
【００７５】
（２）特許文献２に記載の従来技術では、焼成工程後にバレル研磨を行って面取り部を形成しているため、寸法精度が悪く、チッピング等の外観不良が発生して歩留まりが低下する可能性が高い。そこで本実施形態では、レーザー加工を行うことによって面取り部１６２，１６３や側部面取り部１６１を形成している。このため、面取り部１６２，１６３及び側部面取り部１６１を精度良く形成することができる。また、加工時に粉塵等が発生しにくくなるため、上記の外観不良を防ぐことができ、歩留まりが向上する。
【００７６】
（３）しかも、特許文献２に記載の従来技術では、面取り部の形成と同時に表層電極が除去されてしまうため、セラミックコンデンサの角部に脆いセラミック誘電体層が露出する。この場合、セラミックコンデンサを配線基板に内蔵した際に角部に応力が集中するため、セラミックコンデンサ１０１の外周部にクラックが発生、進展しやすくなり、歩留まりの低下につながってしまう。そこで本実施形態では、角部１５４，１５５にある脆いセラミック誘電体層１５３を金属層１７１，１７２で覆っているため、セラミック焼結体１０４の靭性が向上する。よって、配線基板１０への内蔵時などに角部１５４，１５５に外部応力が集中したとしても、セラミックコンデンサ１０１の外周面を起点とするクラックの発生を抑制することができ、歩留まりが向上する。
【００７７】
（４）本実施形態では、第１金属層１７１が面取り部１６２（角部１５４）だけでなく第１コンデンサ主面１０２も覆っている。同様に、第２金属層１７２が面取り部１６３（角部１５５）だけでなく第２コンデンサ主面１０３も覆っている。その結果、金属層１７１，１７２と樹脂層間絶縁層３３，３４との接触面積が広くなり、セラミックコンデンサ１０１と樹脂層間絶縁層３３，３４との密着強度が向上する。また、ビルドアップ層３１，３２の表面の平坦性がよくなり、ＩＣチップ２１を搭載しやすくなる。以上のことから、熱膨張などに起因したビルドアップ層３１，３２の浮きやデラミネーションの発生を防止できるため、高い信頼性を付与することができる。
【００７８】
（５）本実施形態では、金属層１７１，１７２を電極１２１，１２２と同時に形成している。換言すると、金属層１７１，１７２を電極１２１，１２２と別々に形成しなくても済むため、セラミックコンデンサ１０１を容易に形成できる。また、グランド用導体層や電源用導体層の面積が大きくなるため、低抵抗化を図ることができる。
【００７９】
（６）本実施形態のセラミック焼結体１０４では、隣接する２つの面がなす角度が全て鈍角となっている。このため、セラミック焼結体１０４の外表面に応力が集中しやすい部分が存在しなくなる。これにより、充填剤９２にクラックがよりいっそう発生しにくくなるため、配線基板１０の信頼性がよりいっそう向上する。
【００８０】
（７）例えば、多数個取り用積層体２１６を複数の積層体に分割した後で、焼成工程において積層体を個々に焼結させることが考えられるが、焼成後のセラミックコンデンサ１０１の反り量が大きくなる可能性がある。そこで本実施形態では、多数個取り用積層体２１６の状態で焼成工程を行っているため、焼成後のセラミックコンデンサ１０１の反り量を低減させることができる。これにより、配線基板１０へのセラミックコンデンサ１０１の内蔵が容易になる。
【００８１】
（８）本実施形態では、セラミックコンデンサ１０１のコンデンサ側面１８２〜１８４に凹部１８５，１８６が形成されているため、配線基板１０に内蔵した場合に、セラミック焼結体１０４の外表面に接する充填剤９２が凹部１８５，１８６内に入り込みやすくなる。その結果、セラミックコンデンサ１０１と充填剤９２との接合強度が向上し、ひいては配線基板１０の信頼性がよりいっそう向上する。
【００８２】
（９）本実施形態では、セラミックコンデンサ１０１がＩＣチップ搭載領域２３に搭載されたＩＣチップ２１の直下に配置されるため、セラミックコンデンサ１０１とＩＣチップ２１とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１０１によるＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
【００８３】
（１０）本実施形態では、ＩＣチップ搭載領域２３がセラミックコンデンサ１０１の真上の領域内に位置しているため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１は高剛性で熱膨張率が小さいセラミックコンデンサ１０１によって支持される。よって、上記ＩＣチップ搭載領域２３においては、主面側ビルドアップ層３１が変形しにくくなるため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１をより安定的に支持できる。ゆえに、ＩＣチップ２１として、発熱量が大きいために熱応力の影響が大きい１０ｍｍ角以上の大型のＩＣチップや、Ｌｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。
【００８４】
なお、本実施形態を以下のように変更してもよい。
【００８５】
・上記実施形態では、導体部形成工程後に溝部形成工程が実行されていたが、溝部形成工程を実行するタイミングを変更してもよい。例えば、積層工程後かつ穴開け工程前や、穴開け工程後かつ導体部形成工程前に、溝部形成工程を実行してもよい。
【００８６】
・上記実施形態の溝部形成工程では、面取り部１６２を形成するための溝部２２２が形成されるとともに、面取り部１６３を形成するための溝部２２３が形成されていた。しかし、溝部形成工程において溝部２２２，２２３のいずれか一方を形成しなくてもよい。
【００８７】
・上記実施形態の面取り部１６２，１６３及び側部面取り部１６１は、平面状の面取り部であったが、曲面状の面取り部であってもよい。このようにすれば、面取り部に「角」が存在しなくなるので、応力集中をより確実に緩和することができる。しかし、曲面状の面取り部を高精度に形成することは困難であるため、面取り部は上記実施形態のように平面状であることが好ましい。
【００８８】
・上記実施形態の溝入れ工程では、後にコンデンサ側面１８２〜１８４となる部分のみに、ブレーク溝２６１，２６２，２６４及びブレーク溝（図示略）を形成していた。しかし、ブレーク溝２６１，２６２，２６４及びブレーク溝（図示略）を、第１コンデンサ側面１８１にも形成してもよい。
【００８９】
・上記実施形態では、第１金属層１７１が第１グランド用電極１１２に一体化され、第２金属層１７２が第２電源用電極１２１に一体化されていた。しかし、第１金属層１７１を第１グランド用電極１１２とは別体に形成するとともに、第２金属層１７２を第２電源用電極１２１とは別体に形成してもよい。この場合、金属層１７１，１７２は、角部１５４，１５５のみを覆っていてもよい。また、金属層１７１，１７２は、角部１５４，１５５に加えて、電極１１１，１１２，１２１，１２２の全てを避けて配置しつつ、コンデンサ主面１０２，１０３を覆っていてもよい。
【００９０】
・上記実施形態のセラミックコンデンサ１０１では、セラミック焼結体１０４の第１コンデンサ主面１０２側にカバー層部１０８が設けられるとともに、セラミック焼結体１０４の第２コンデンサ主面１０３側にカバー層部１０９が設けられていた。しかし、カバー層部１０８，１０９は、第１コンデンサ主面１０２側にのみ設けられていてもよいし、第２コンデンサ主面１０３側にのみ設けられていてもよいし、どちら側にも設けられていなくてもよい。
【００９１】
・上記実施形態のカバー層部１０８，１０９は、複数のセラミック誘電体層１５３のみを積層した構造を有していた。しかし、図２５に示すセラミックコンデンサ３０１のように、カバー層部１０８，１０９は、複数のセラミック誘電体層１５３と、コンデンサ内ビア導体１３１，１３２に電気的に接続されていないダミー電極３０２とを交互に積層した構造を有していてもよい。なお、ダミー電極３０２は、広面積の電極であることが好ましく、例えば、コンデンサ内ビア導体１３１，１３２の周囲にてクリアランスを隔てて配置されたプレーン状導体パターン（ベタパターン）としてもよい。このようにすれば、金属層１７１，１７２とダミー電極３０２との両方によって、セラミック焼結体１０４のカバー層部１０８，１０９における靭性を向上させることができる。これにより、カバー層部１０８，１０９の外周部でのクラックの発生をより確実に抑制することができる。
【００９２】
・上記実施形態の配線基板１０では、コア基板１１のコア主面１２及びコア裏面１３にて開口する収容穴部９１にセラミックコンデンサ１０１が内蔵されていたが、これに限定されるものではない。例えば、収容穴部９１をコア基板１１のコア主面１２のみにて開口する有底の凹部（非貫通穴）とし、そこにセラミックコンデンサ１０１を内蔵してもよい。
【００９３】
・上記実施形態のセラミックコンデンサ１０１はコア基板１１内に収容されていた。しかし、上記実施形態のセラミックコンデンサ１０１などよりも薄いセラミックコンデンサ（例えば、厚さ０．０８ｍｍ）を形成し、そのセラミックコンデンサを例えば主面側ビルドアップ層３１内に収容してもよい。
【００９４】
この場合、コア基板１１のコア主面１２上に樹脂シート（未硬化状態の樹脂層間絶縁層３３）をラミネートし、樹脂シートが硬化する前に、マウント装置（ヤマハ発動機株式会社製）を用いて、セラミックコンデンサを樹脂シート上に配置する。このとき、加圧しながらセラミックコンデンサの一部（第２コンデンサ主面１０３側の電極１２１，１２２）を樹脂シート内に潜り込ませるようにする。これにより、セラミックコンデンサが位置決めされる。その後、樹脂シートを硬化させて樹脂層間絶縁層３３とする。さらに、樹脂層間絶縁層３５及び導体層４２を交互に形成すれば、主面側ビルドアップ層３１が完成する。
【００９５】
このようにすれば、セラミックコンデンサがコア基板１１内に収容される場合に比べて、ＩＣチップ２１とセラミックコンデンサとを電気的に接続する導通経路（コンデンサ接続配線）が短くなる。これにより、配線のインダクタンス成分の増加が防止されるため、セラミックコンデンサによりＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサとの間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
【００９６】
・上記実施形態では、配線基板１０のパッケージ形態はＢＧＡ（ボールグリッドアレイ）であるが、ＢＧＡのみに限定されず、例えばＰＧＡ（ピングリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。
・上記実施形態の製造方法に代えて、図２６、図２７に示す別の実施形態のセラミックコンデンサの製造方法を採用してもよい。この方法では、溝部形成工程の前に、多数個取り用積層体２１６におけるコンデンサ主面１０２にあらかじめ表層電極部２２９を形成する表層電極部形成工程を行っておく（図２６参照）。続く溝部形成工程では、表層電極部２２９及び多数個取り用積層体２１６を加温してある程度軟化させておき、先端が先細りした形状のプレス金型４０１を用いてプレス加工を行う。その際、プレス金型４０１で表層電極部２２９の上から押圧力を加えることにより、表層電極部２２９の一部を多数個取り用積層体２１６内に押し込むようにする。その結果、図２７のような溝部２２２が形成される。
・上記実施形態の製造方法に代えて、図２８〜図３０に示す別の実施形態のセラミックコンデンサの製造方法を採用してもよい。この方法では、溝部形成工程の前に、多数個取り用積層体２１６におけるコンデンサ主面１０２にあらかじめ表層電極部２２９を形成する表層電極部形成工程を行っておく（図２８参照）。そして、この状態の多数個取り用積層体２１６に対してレーザー加工を行うことにより、溝部２２２を形成する。なお、このレーザー加工を経ると、製品領域２１７の外形線２２１に沿って表層電極部２２９が分断されてしまい、個々の表層電極部２２９が電気的に孤立してしまう（図２９参照）。ここで焼成工程を行って多数個取り用積層体２１６を焼結させた後、焼結した多数個取り用積層体２１６における溝部２２２に銀ペーストを印刷し、再び焼成を行う（即ち二次メタライズを行う）。その結果、銀ペーストが焼結することで溝部２２２がメタライズされ、表層電極層２２９どうしが金属層４０２で繋がった状態となる（図３０参照）。この場合、焼結した多数個取り用積層体２１６のままで無電解銅めっきを行ってもよい。
【００９７】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００９８】
（１）厚さ方向において互いに反対側に位置する一対のコンデンサ主面と複数のコンデンサ側面とを有する板状に形成され、セラミック誘電体層を介して複数の内部電極が積層配置された構造を有するコンデンサ本体を備え、前記コンデンサ本体が、複数の前記セラミック誘電体層と前記複数の内部電極とを交互に積層してなる第１誘電体積層部と、前記コンデンサ本体の前記一対のコンデンサ主面のうち少なくともいずれか一方にて露出するように配置された第２誘電体積層部とを含んで構成され、少なくとも一方の前記コンデンサ主面と前記複数のコンデンサ側面との境界部分に面取り部が形成され、外表面に樹脂絶縁材料が接した状態で配線基板に内蔵されるセラミックコンデンサの製造方法であって、前記セラミック誘電体層となるセラミックのグリーンシートを積層一体化して、前記セラミックコンデンサとなるべき製品領域を平面方向に沿って縦横に複数配列した構造の多数個取り用積層体を作製する積層工程と、前記製品領域の外形線に沿ってレーザー加工を行うことにより、前記面取り部を形成するための溝部を形成する溝部形成工程と、前記溝部形成工程後、前記多数個取り用積層体を焼結させる焼成工程と、前記焼成工程後、前記製品領域どうしを前記溝部に沿って分割する分割工程とを含むことを特徴とするセラミックコンデンサの製造方法。
【００９９】
（２）技術的思想（１）において、前記溝部形成工程後かつ前記焼成工程前に、前記製品領域の外形線どうしが交差する部分に対してレーザー加工を行うことにより、隣接する２つの前記コンデンサ側面の境界部分に側部面取り部を形成するための貫通孔を形成する貫通孔形成工程を行い、前記面取り部及び前記側部面取り部は、平面状の面取り部であり、前記コンデンサ主面を基準とした前記面取り部の面取り深さは、隣接する２つの前記コンデンサ側面のうちいずれか一方のコンデンサ側面を基準とした前記側部面取り部の面取り長さの２０分の１以上２分の１以下であることを特徴とするセラミックコンデンサ。
【０１００】
（３）技術的思想（１）または（２）において、前記積層工程では、支持板上に複数の前記グリーンシートを積層することによって前記多数個取り用積層体を作製し、前記積層工程後かつ前記溝部形成工程前に、レーザー加工を行うことによって、前記多数個取り用積層体にビア穴を形成するとともに、前記支持板に前記ビア穴に連通する開口部を形成する穴開け工程と、前記ビア穴内及び前記開口部内にビア導体形成用材料を充填して、コンデンサ内ビア導体となる導体部を形成する導体部形成工程と、前記導体部形成工程後、前記多数個取り用積層体及び前記支持板からなる積層体に対して積層方向に押圧力を加える高圧プレス工程と、前記高圧プレス工程後、前記多数個取り用積層体から前記支持板を剥離する剥離工程と、前記剥離工程後、前記多数個取り用積層体に対して積層方向に押圧力を加えることによって前記コンデンサ主面からの前記導体部の突出部分を潰すことにより、前記導体部の端面を前記コンデンサ主面と同じ高さに合わせる面押し工程とを行うことを特徴とするセラミックコンデンサの製造方法。
【符号の説明】
【０１０１】
１０…配線基板
９２…樹脂絶縁材料としての充填剤
１０１，３０１…セラミックコンデンサ
１０２…コンデンサ主面としての第１コンデンサ主面
１０３…コンデンサ主面としての第２コンデンサ主面
１０４…コンデンサ本体としてのセラミック焼結体
１０５，１５３…セラミック誘電体層
１１１…表層電極としての第１電源用電極
１１２…表層電極としての第１グランド用電極
１２１…表層電極としての第２電源用電極
１２２…表層電極としての第２グランド用電極
１３０…ビア穴
１３１…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
１３２…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
１４１…内部電極としての電源用内部電極
１４２…内部電極としてのグランド用内部電極
１５４，１５５…角部
１６１…側部面取り部
１６２，１６３…面取り部
１７１…金属層としての第１金属層
１７２…金属層としての第２金属層
１８１…コンデンサ側面としての第１コンデンサ側面
１８２…コンデンサ側面としての第２コンデンサ側面
１８３…コンデンサ側面としての第３コンデンサ側面
１８４…コンデンサ側面としての第４コンデンサ側面
２１１…グリーンシートとしての第１グリーンシート
２１２…グリーンシートとしての第２グリーンシート
２１３…グリーンシートとしての第３グリーンシート
２１６…多数個取り用積層体
２１７…製品領域
２１８…導体部
２２１…外形線
２２２，２２３…溝部
２６１，２６２，２６４…ブレーク溝
２２６…貫通孔
２２８，２２９…表層電極部としての第１表層電極部
２３０，２３１…表層電極部としての第２表層電極部
２３２…金属層部としての第１金属層部
２３３…金属層部としての第２金属層部
２６０…溝部の底部
θ２，θ３，θ４，θ５…面取り角度
【図１】
0005535765.tif 000002
【図２】
0005535765.tif 000003
【図３】
0005535765.tif 000004
【図４】
0005535765.tif 000005
【図５】
0005535765.tif 000006
【図６】
0005535765.tif 000007
【図７】
0005535765.tif 000008
【図８】
0005535765.tif 000009
【図９】
0005535765.tif 000010
【図１０】
0005535765.tif 000011
【図１１】
0005535765.tif 000012
【図１２】
0005535765.tif 000013
【図１３】
0005535765.tif 000014
【図１４】
0005535765.tif 000015
【図１５】
0005535765.tif 000016
【図１６】
0005535765.tif 000017
【図１７】
0005535765.tif 000018
【図１８】
0005535765.tif 000019
【図１９】
0005535765.tif 000020
【図２０】
0005535765.tif 000021
【図２１】
0005535765.tif 000022
【図２２】
0005535765.tif 000023
【図２３】
0005535765.tif 000024
【図２４】
0005535765.tif 000025
【図２５】
0005535765.tif 000026
【図２６】
0005535765.tif 000027
【図２７】
0005535765.tif 000028
【図２８】
0005535765.tif 000029
【図２９】
0005535765.tif 000030
【図３０】
0005535765.tif 000031
【図３１】
0005535765.tif 000032
【図３２】
0005535765.tif 000033