(57)【特許請求の範囲】
【請求項１】
制御データを含む第１のデータを、第１の通信方式により制御対象装置に出力する第１の処理装置と、
前記第１のデータを、前記第１の通信方式により受け取る第１の入出力部、
前記第１の通信方式によりデータの入出力を行う第２の入出力部、
前記第１の通信方式より送信速度が遅い第２の通信方式でデータの入出力を行う第３の入出力部、及び、
前記第１の入出力部で受け取った前記第１のデータに含まれる前記制御データを前記第３の入出力部で受け取った第２のデータで置換した第３のデータを、前記制御対象装置に出力するように、前記第２の入出力部に対する制御を行うと共に、前記制御対象装置から受け取る前記第３のデータの応答データを出力するように、前記第３の入出力部に対する制御を行う制御部、を備える切替装置と、
を備えることを特徴とする制御装置。
【請求項２】
前記第１の処理装置は、前記第３の入出力部に接続する第２の処理装置が前記制御対象機器に対して出力するリード命令を生成する、請求項１に記載の制御装置。
【請求項３】
前記第１の処理装置は、前記制御対象機器の制御を行う制御情報を出力しないとき、前記第１のデータを出力する請求項１又は２に記載の制御装置。
【請求項４】
前記制御部は、前記第１のデータに対する応答データを前記処理装置に出力するように、前記第１の入出力部に対する制御を行い、
前記第１の処理装置は、受け取った前記第１のデータの応答データを確認することで、前記制御対象装置の正常稼動を確認する請求項１〜３の何れか１項に記載の制御装置。
【請求項５】
前記制御部は、前記第１のデータに対する応答データを前記処理装置に出力するように、前記第１の入出力部に対する制御を行い、
前記処理装置は、受け取った前記第１のデータの応答データに制御データが無い場合、前記第３の入出力部に接続する第２の処理装置の正常稼動を確認する、請求項１〜４の何れか１項に記載の制御装置。
【請求項６】
制御データを含む第１のデータを、第１の通信方式により制御対象装置に出力する処理装置に接続する切替装置であって、
前記第１のデータを、前記第１の通信方式により受け取る第１の入出力部、
前記第１の通信方式によりデータの入出力を行う第２の入出力部、
前記第１の通信方式より送信速度が遅い第２の通信方式でデータの入出力を行う第３の入出力部、及び、
前記第１の入出力部で受け取った前記第１のデータに含まれる前記制御データを前記第３の入出力部で受け取った第２のデータで置換した第３のデータを、前記制御対象装置に出力するように、前記第２の入出力部に対する制御を行うと共に、前記制御対象装置から受け取る前記第３のデータの応答データを出力するように、前記第３の入出力部に対する制御を行う制御部、を備えることを特徴とする切替装置。
【請求項７】
光信号を電気信号に変換して、前記電気信号に対する終端処理を行う終端装置と、
制御データを含む第１のデータを、第１の通信方式により出力する処理装置と、
前記第１のデータを、前記第１の通信方式により受け取る第１の入出力部、
前記第１の通信方式によりデータの入出力を行う第２の入出力部、
前記第１の通信方式より送信速度が遅い第２の通信方式でデータの入出力を行う第３の入出力部、及び、
前記第１の入出力部で受け取った前記第１のデータに含まれる前記制御データを前記第３の入出力部で受け取った第２のデータで置換した第３のデータを、前記終端装置に出力するように、前記第２の入出力部に対する制御を行うと共に、前記終端装置から受け取る前記第３のデータの応答データを出力するように、前記第３の入出力部に対する制御を行う制御部、を備える切替装置と、
を備えることを特徴とする光伝送装置。
【請求項８】
制御データを含む第１のデータを、第１の通信方式により出力する処理装置に接続する切替装置の制御方法であって、
前記切替装置の第１の入出力部が、前記第１のデータを、前記第１の通信方式により受け取り、
前記切替装置の第３の入出力部が、前記第１の通信方式より送信速度が遅い第２の通信方式でデータの入出力を行い、
前記切替装置の制御部が、前記第１の入出力部で受け取った前記第１のデータに含まれる前記制御データを前記第３の入出力部で受け取った第２のデータで置換した第３のデータを、制御対象装置に出力するように、前記切替装置の第２の入出力部に対する制御を行い、
前記切替装置の制御部が、前記制御対象装置から受け取る前記第３のデータの応答データを出力するように、前記第３の入出力部に対する制御を行う、ことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置、切替装置、光伝送装置、及び制御方法に関する。
【背景技術】
【０００２】
近年、装置間のデータの入出力に使用される装置としてのインタフェースは、高速化がなされている。高速インタフェースは、ボード上のＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）間の通信、ボード間の通信、光ケーブルによる筐体間の通信などに利用されている。
【０００３】
高速インタフェースの仕様を規定する規格として、例えば、ＰＣＩ  Ｅｘｐｒｅｓｓが知られている。ＰＣＩ  Ｅｘｐｒｅｓｓは、多数の信号線を使ったパラレル通信ではなく、パケットベースのプロトコルを用いた、シリアル通信に関する規格である。
【０００４】
高速インタフェースは、高速に送信されるデータを受信するバッファ、及び、順序制御やフロー制御を行う制御回路を有する。バッファや制御回路は、例えば、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）で提供される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１５８０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
データの入出力を行う装置の一方が、高速インタフェースを有する場合、他方の装置も高速インタフェースを有する必要がある。そのため、高速な通信を必要としない２点間の通信であっても、片方の装置が高速インタフェースを有することで、他方の装置も高速インタフェースを有する必要がある。
【０００７】
１つの側面では、本発明は、２点間のデータ入出力における片方が高速インタフェースを用いても、他方は高速インタフェースを用いることなく２点間のデータ入出力を行うことを目的とする。
【課題を解決するための手段】
【０００８】
制御データを含む第１のデータを、第１の通信方式により制御対象装置に出力する第１の処理装置と、第１のデータを、第１の通信方式により受け取る第１の入出力部、第１の通信方式によりデータの入出力を行う第２の入出力部、第１の通信方式より送信速度が遅い第２の通信方式でデータの入出力を行う第３の入出力部、及び、第１の入出力部で受け取った第１のデータに含まれる制御データを第３の入出力部で受け取った第２のデータで置換した第３のデータを、制御対象装置に出力するように、第２の入出力部に対する制御を行うと共に、制御対象装置から受け取る第３のデータの応答データを出力するように、第３の入出力部に対する制御を行う制御部、を備える切替装置と、を備える制御装置が提供される。
【発明の効果】
【０００９】
１つの側面では、本発明は、２点間のデータ入出力における片方が高速インタフェースを用いても、他方は高速インタフェースを用いることなく２点間のデータ入出力を行うことができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、制御装置の一例を示す図である。
【図２】図２は、第１処理装置の一例を示す図である。
【図３】図３は、第１処理装置による制御パケットの送信タイミングの一例を示すタイムチャートである。
【図４】図４は、第１処理装置が出力するデータのフォーマットの一例を示す図である。
【図５】図５は、第２処理装置の一例を示す図である。
【図６】図６は、第２処理装置によるデータの送信タイミングの一例と、第２処理装置による出力データの一例とを示す図である。
【図７】図７は、切替装置の一例を示す図である。
【図８】図８は、第１処理装置から出力された制御パケットの一部と、第２処理装置から出力されたデータで置換したデータの一例とを示す図である。
【図９】図９は、制御対象装置の応答データ、及び制御対象装置から第１処理装置又は第２処理装置に出力されるデータのフォーマットの一例を示す図である。
【図１０】図１０は、光伝送装置が使用される光通信ネットワークの一例を示す。
【図１１】図１１は、光伝送装置の第１例を示す図である。
【図１２】図１２は、切替装置の制御対象装置へのデータ出力処理の一例を示すフローチャートである。
【図１３】図１３は、切替装置の第１処理装置又は第２処理装置へのデータ出力処理の一例を示すフローチャートである。
【図１４】図１４は、終端装置の一例を示す図である。
【図１５】図１５は、監視制御部の一例を示す図である。
【図１６】図１６は、光伝送装置の第２例を示す図である。
【図１７】図１７は、第１処理装置による制御パケットの送信タイミングを示すタイムチャートの一例である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、制御装置の実施形態を説明する。
【００１２】
［１．制御装置］
図１は、制御装置の一例を示す図である。図１に示す制御装置５０は、第１処理装置１００、及び切替装置３００を有する。制御装置５０は、第２処理装置２００、及び制御対象装置４００と接続する。
【００１３】
第１処理装置１００及び第２処理装置２００は、切替装置３００を介して、制御対象装置４００と通信を行う。第１処理装置１００、切替装置３００、制御対象装置４００は、互いに高速インタフェースを規定する規格に従ってデータを入出力する。高速インタフェースの規格とは、例えば、ＰＣＩ  Ｅｘｐｒｅｓｓである。切替装置３００は、第２処理装置２００と、上記高速インタフェースで規定される通信方式の送信速度より低速な通信方式でデータを入出力する。低速な通信方式とは、例えば、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）である。
【００１４】
第１処理装置１００及び第２処理装置２００は、制御情報を、制御対象装置４００に送信して、制御対象装置４００の動作を制御し、又は、制御対象装置４００の状態を監視する。切替装置３００は、第１処理装置１００及び第２処理装置２００と、制御対象装置４００との間に配置される。切替装置３００は、入出力データを送信元から送信先に転送するスイッチとして動作することで、第１処理装置１００と制御対象装置４００との間の２点間通信と、第２処理装置２００と制御対象装置４００との間の２点間通信を行う。
【００１５】
上記のように、切替装置３００は、第１処理装置１００と、制御対象装置４００との間は、高速インタフェースによりデータ入出力を行い、第２処理装置２００と、制御対象装置４００との間は、第２処理装置２００とは低速インタフェースによりデータ入出力を行う。したがって、切替装置３００は、２点間のデータ入出力における片方である制御対象装置４００が高速インタフェースを用いても、他方の第２処理装置２００は高速インタフェースを用いることのない２点間のデータ入出力を可能にする。
【００１６】
［２．第１処理装置］
図２は、第１処理装置の一例を示す図である。第１処理装置１００は、処理部１１０、記憶部１２０、及び入出力部１３０を有する。処理部１１０は、プログラムに含まれる命令を実行する動作を行う。命令には、算術演算命令、論理演算命令、記憶部１２０へのアクセス命令などがある。処理部１１０は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）である。記憶部１２０は、処理部１１０がアクセスする命令を記憶する装置である。記憶部１２０は、例えば、処理部１１０が実行する１次記憶部としてのＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、又は、２次記憶部としての磁気ディスク装置又はＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）である。記憶部１２０は、図２には示さない第１処理装置１００のドライブ装置を介して、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）やＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）等の記憶媒体に格納されるプログラムを受け取ると共に、記憶する。入出力部１３０は、ＰＣＩ  Ｅｘｐｒｅｓｓなどの高速インタフェースの規格に従って、切替装置３００に対してデータの入出力を行う装置である。
【００１７】
［２．１  制御パケット］
第１処理装置は、制御対象装置４００を制御又は監視するためのリードリクエストパケット（Ｒｅａｄ  Ｒｅｑｕｅｓｔ  Ｐａｃｋｅｔ）ＲＲＰ又はライトリクエストパケット（Ｗｒｉｔｅ  Ｒｅｑｕｅｓｔ  Ｐａｃｋｅｔ）ＷＲＰを送信する。第１処理装置はさらに、制御パケットを出力する。制御パケットは、高速インタフェースを有さない第２処理装置が、高速インタフェースを有する装置と通信するためのパケットである。制御パケットには、制御リードリクエストパケット（Ｃｏｎｔｒｏｌ  Ｒｅａｄ  Ｒｅｑｕｅｓｔ  Ｐａｃｋｅｔ）ＣＲＲＰと、制御ライトリクエストパケット（Ｃｏｎｔｒｏｌ  Ｗｒｉｔｅ  Ｒｅｑｕｅｓｔ  Ｐａｃｋｅｔ）ＣＷＲＰがある。切替装置３００は、制御リードリクエストパケットのアドレスを、第２処理装置２００から送信されるアドレスに置換する。切替装置３００は、制御ライトリクエストパケットのアドレス及びペイロードデータを、第２処理装置から送信されるアドレス及びペイロードデータに置換する。第１処理装置１００は、制御パケットを第１処理装置１００の動作処理に使用しないため、制御パケットが、第２処理装置により送信されるアドレス又はペイロードデータに置換されても、第１処理装置の動作処理に問題が生じない。
【００１８】
［２．２  制御パケットの送信タイミング］
図３は、第１処理装置による制御パケットの送信タイミングの一例を示すタイムチャートである。タイムチャート１０００は、第１処理装置１００がリード（Ｒ）、及びライト（Ｗ）を、制御対象装置４００に対して出力するタイムチャートである。タイムチャート１０００に示す「Ｒ」は、リードパケット又はリードリクエストパケットを示し、「Ｗ」は、ライトパケット又はライトリクエストパケットを示す。
【００１９】
タイムチャート１０１０は、タイムチャート１０００の時間Ｔ１を拡大したタイムチャートである。時間Ｔ１には、１つのリードパケットと、ライトリクエストパケットと、リードリクエストパケットが出力される。第１処理装置１００は、リードパケット又はライトパケットを送信しない時間に、制御パケットを送信する。このように、第１処理装置１００が、第１処理装置１００が使用するパケットを送信しないタイミングで、制御パケットを送信することで、第１処理装置１００の正常動作に影響を与えることなく、制御パケットを送信することができる。
【００２０】
［２．３  第１処理装置の出力データのデータフォーマット］
図４は、第１処理装置が出力するデータのフォーマットの一例を示す図である。図４に示すデータフォーマットは、ＰＣＩ  Ｅｘｐｒｅｓｓに従うものである。ＰＣＩ  Ｅｘｐｒｅｓｓは、パケット形式でデータ伝送を定義する。
【００２１】
１１００は、リードリクエストパケットのデータフォーマットを示す。１１１０は、ライトリクエストパケットのデータフォーマットを示す。１１２０は、制御リードリクエストパケットのデータフォーマットを示す。１１３０は、制御ライトリクエストパケットのデータフォーマットを示す。図３に示す例において、「Ｒ」及び「Ｒｅｓｅｒｖｅｄ」は、未使用のフィールドである。
【００２２】
［２．３．１  通常の出力データのデータフォーマット］
データフォーマット１１００、１１１０は、開始用のフレーミングキャラクタ、ＴＬＰ（Ｔｒａｎｓａｃｔｉｏｎ  Ｌａｙｅｒ  Ｐａｃｋｅｔ）シーケンス番号、ヘッダ、データ、ＬＣＲＣ、終了用のフレーミングキャラクタのフィールドを有する。ＰＣＩ  Ｅｘｐｒｅｓｓは、レイヤ構造を定義する。上記した各種のフィールドは、レイヤ構造を構成する各層である、物理層、データリンク層、トランザクション層、及びソフトウェア層の何れかで使用されるフィールドである。以下、各フィールドについて説明する。
【００２３】
各データフォーマットの先頭にある「ＳＴＰ」、及び、各データフォーマットの末尾にある「ＥＮＤ」は、物理層のフィールドである。「ＳＴＰ」は、開始用のフレーミングキャラクタであり、ＴＬＰの開始を示す。「ＥＮＤ」は、パケットの終了を示す。
【００２４】
「ＴＬＰシーケンス番号」及び「ＬＣＲＣ（Ｌｉｎｋ  Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）」は、データリンク層のフィールドである。ＴＬＰシーケンス番号は、送信側で付与する番号であり、１２ビットのカウンタで管理される。初期値は「０」でＴＬＰを送信する度にインクリメント（＋１）され、「４０９５」の次は「０」に戻る。ＬＣＲＣは、第１処理装置がシーケンス番号をパケットに付与した後で、第１処理装置により、シーケンス番号とＴＬＰ本体から計算される。パケットを受信した装置は、第１処理装置と同様の方法で、ＬＣＲＣを計算し、受信したＬＣＲＣ値と、計算値とを比較することで、ＴＬＰ本体内にデータがあるか否かを確認する。
【００２５】
「Ｆｍｔ」から、「アドレス」までが、パケットヘッダである。「Ｆｍｔ」は、ＴＬＰのフォーマットを示す。「００ｂ」は、データが無いことを示し、「１０ｂ」は、データがあることを示す。データフォーマット１１００、１１２０は、制御リードリクエストパケットなので、「Ｆｍｔ」は「００ｂ」になり、データフォーマット１１１０、１１３０は、ライトリクエストパケットなので、「Ｆｍｔ」は「１０ｂ」になる。「Ｔｙｐｅ」は、ＴＬＰの種類を示す。図３に示す「Ｔｙｐｅ＝０００００」は、メモリリードリクエスト又はメモリライトリクエストを示す。「ＴＣ」は、トラフィッククラスを示す。「ＴＣ」は、サービス品質を定義するために使われる。
【００２６】
「ＥＰ」は、ＴＬＰのデータに問題があることを示す。「Ａｔｔｒ」は、ＴＬＰ属性を示す。「Ｌｅｎｇｔｈ」は、データペイロード長を示す。リクエストＩＤは、バス番号、デバイス番号、機能番号の１６ビットからなる。
【００２７】
タグは、値を用いることができる。第１処理装置１００から出力されるリード又はライトリクエストパケットは、「タグ」が「０ｘ００」に設定される。ＰＣＩ  Ｅｘｐｒｅｓｓによれば、タグは、送信先からの応答パケットにおいても、送信元からの出力パケットと同じタグが使用される。
【００２８】
アドレスデータは、ビット［３１：２］（ビット３１〜ビット２）までのビット幅を使用する。ペイロードデータは、ビット［３１：０］（ビット３１〜ビット０）までのビット幅を使用する。データフォーマット１１００、１１２０に示されるように、ペイロードデータのフィールドは、リードリクエストパケット及びリードリクエストパケットには無い。また、データフォーマット１１１０、１１３０に示されるように、ペイロードデータのフィールドは、ライトリクエストパケット及び制御ライトリクエストパケットにはある。
【００２９】
［２．３．２  制御パケットのフォーマット］
制御パケットのデータフォーマット１１２０、１１３０は、以下の説明を除き、上記した通常の出力データのデータフォーマット１１００、１１１０と同じデータフォーマットを有する。
【００３０】
第１処理装置１００から出力される制御ライトリクエストパケット及び制御リードリクエストパケットのダグは、「０ｘＦＦ」である。そのため、切替装置３００は、タグが「０ｘＦＦ」の場合、受信したパケットを「制御パケット」と判断することができる。また、制御ライトリクエストパケット及び制御リードリクエストパケットのアドレスは、制御対象装置４００の入出力部に対するアドレスではなく、任意のアドレスである。この理由は、切替装置３００が、第２処理装置２００が出力するライトパケット又はリードパケットのアドレスに、アドレスを変換するためである。図４に示す例では、アドレスには、処理部１１０のスクラッチパッドレジスタなどの任意のアドレスが入力される。第１処理装置１００は、制御ライトリクエストパケットのペイロードデータは、全て「０」にする。
【００３１】
このように、第１処理装置１００は、切替装置３００が制御パケットと識別可能なタグを含む制御パケットを生成して、切替装置３００に制御パケットを出力する。
【００３２】
［３．第２処理装置］
図５は、第２処理装置の一例を示す図である。第２処理装置２００は、処理部２１０、記憶部２２０、及び入出力部２３０を有する。処理部２１０は、プログラムに含まれる命令を実行する動作を行う。命令には、算術演算命令、論理演算命令、記憶部２２０へのアクセス命令などがある。処理部２１０は、例えば、ＣＰＵである。記憶部１２０は、処理部１１０がアクセスする命令を記憶する装置である。記憶部２２０は、例えば、処理部２１０が実行する１次記憶部としてのＤＲＡＭ、又は、２次記憶部としての磁気ディスク装置又はＳＳＤである。入出力部２３０は、第１処理装置１００の入出力部１３０より低速な通信方式でデータを、切替装置３００との間で入出力する。低速な通信方式とは、例えば、Ｉ２Ｃである。
【００３３】
［３．１  第２処理装置の出力データのデータフォーマット］
第２処理装置２００は、制御対象装置４００を制御又は監視するためのリードデータ又はライトデータを送信する。図６は、第２処理装置によるデータの送信タイミングの一例と、第２処理装置による出力データの一例とを示す図である。図６に示す例は、Ｉ２Ｃに従って出力されるデータの例である。タイムチャート１２００は、第２処理装置２００がリード（Ｒ）、及びライト（Ｗ）を、制御対象装置４００に対して出力するタイムチャートである。タイムチャート１２１０に示す「Ｒ」は、リードデータを示し、「Ｗ」は、ライトデータを示す。
【００３４】
タイムチャート１２１０は、タイムチャート１２００の時間Ｔ２を拡大したタイムチャートである。時間Ｔ２には、リードデータと、ライトデータが出力される。
【００３５】
１２２０は、リードデータのデータフォーマットを示す。データフォーマット１２２０は、アドレスフィールドと、データが「リード」又は「ライト」を示すＲＷフィールド、送信先である切替装置３００からの出力データを含む。データフォーマットに送信先のデータが示されるのは、Ｉ２Ｃが半二重の通信方式だからである。ＲＷが「１」のとき、データは「リードデータ」であることを示す。Ｉ２Ｃは、半二重の通信方式なので、データフォーマットに送信先（スレーブ）側のＡｃｋ（アクノレッジ）が示される。アドレス送信後、送信先がＡｃｋを出力した後、送信先は、アドレス指定されたデータを第２処理装置２００に出力する。
【００３６】
１２３０は、ライトデータのデータフォーマットを示す。データフォーマット１２３０は、アドレスフィールドと、データが「リード」又は「ライト」を示すＲＷフィールド、Ａｃｋフィールドを含む。ＲＷが「０」のとき、データは「ライトデータ」であることを示す。ＲＷが「１」のとき、データは「リードデータ」であることを示す。第２処理装置２００は、ライトデータ出力時は、適当なバイト単位でデータを出力後、Ａｃｋを受け取ると、再度データを出力するという動作を行う。
【００３７】
［４．切替装置］
図７は、切替装置３００の一例を示す図である。切替装置３００は、第１入出力部３１０、第２入出力部３２０、第３入出力部３３０、及び制御部３４０を有する。第１入出力部３１０及び第２入出力部３２０は、高速インタフェースである。第１入出力部３１０は、第１処理装置１００とデータ入出力を行う。第２入出力部３２０は、制御対象装置４００とデータ入出力を行う。高速インタフェースは、例えば、ＰＣＩ  Ｅｘｐｒｅｓｓの仕様に従う装置である。
【００３８】
第３入出力部３３０は、第１入出力部３１０及び第２入出力部３２０よりも低速な伝送方式でデータの入出力を、第２処理装置２００と行う。低速な伝送方式とは、例えば、Ｉ２Ｃである。切替装置３００は、例えば、ＰＬＤ、ＦＰＧＡや、ＡＳＩＣである。切替装置３００は、例えば、ＰＬＤやＦＰＧＡを、切替装置３００に要求される機能を構成するように、再構成したものである。
【００３９】
制御部３４０は、第１処理装置１００から受け取ったデータが制御パケットか、又は、通常のリード又はライトパケットかを判断する。制御部３４０は、例えば、タグの値が「０ｘＦＦ」か否かで、受け取ったデータが制御パケットか否かを判断する。
【００４０】
第１処理装置１００から送信されたデータが制御パケットでは無い場合、制御部３４０は、受け取ったデータを、第２入出力部３２０に対して制御対象装置４００に出力する制御を行う。第１処理装置１００から送信されたデータが制御パケットである場合、制御部３４０は、制御パケットのペイロードにある制御データの代わりに、第２処理装置２００から送信されたデータを含める置換処理を実行して、制御対象装置４００へ、置換後のデータを出力する。
【００４１】
［４．１  切替装置により出力されるリード又はライトリクエストパケットのフォーマット］
図８は、第１処理装置１００から出力された制御パケットの一部と、第２処理装置２００から出力されたデータで置換したデータの一例とを示す図である。タイムチャート１３００は、第１処理装置１００がリードリクエストパケット、ライトリクエストパケット、及び制御パケットを、制御対象装置４００に対して出力するパケットのタイムチャートである。タイムチャート１３１０は、タイムチャート１３００の時間Ｔ３を拡大したタイムチャートである。１３２０は、第１処理装置から出力された制御パケットの一部を、第２処理装置から出力されたデータで置換したデータを示す。
【００４２】
１３３０は、制御リードリクエストパケットの一部を、第２処理装置から出力されたリードデータで置換した置換リードリクエストパケットＲＲＲＰのフォーマットの一例を示す。１３４０は、制御ライトリクエストパケットの一部を、第２処理装置から出力されたライトデータで置換した置換ライトリクエストパケットＲＷＲＰのフォーマットの一例を示す。
【００４３】
切替装置３００は、置換リードリクエストパケットＲＲＲＰ及び置換ライトリクエストパケットＲＷＲＰのタグを、置換処理により「０ｘＦＦ」から「０ｘ０１」に変更する。
【００４４】
上記のように、パケットのタグが「０ｘ００」であればライト又はリードリクエストパケット、パケットのタグが「０ｘＦＦ」であれば制御パケット、パケットのタグが「０ｘ０１」であれば置換ライト又は置換リードリクエストパケットである。そして、ＰＣＩ  Ｅｘｐｒｅｓｓでは、送信元のタグと同じタグを、送信先から出力される応答パケットは有する。よって、切替装置３００は、応答パケットのタグを識別することで、応答パケットが、ライト又はリードリクエストパケット、制御パケット、及び置換ライト又は置換リードリクエストパケットの何れの応答かを判別することができる。
【００４５】
また、切替装置３００は、置換処理により、リード又はライトリクエストパケットのアドレスを、スクラッチパッドアドレスから、第２処理装置２００から出力されたリード又はライトデータのアドレスに変換する。さらに、切替装置３００は、置換処理により、ライトリクエストパケットのペイロードを、オール「０」から、ライトデータのデータに変換する。
【００４６】
上記のように、切替装置３００は、第２処理装置２００から出力されたリードデータ又はライトデータを、制御パケットを用いて、置換リードリクエストパケットＲＲＲＰ又は置換ライトリクエストパケットＲＷＲＰに変換する。そして、切替装置３００は、置換リードリクエストパケットＲＲＲＰ又は置換ライトリクエストパケットＲＷＲＰを、制御対象装置４００に出力する。
【００４７】
［４．２  応答パケットのフォーマット］
図９は、制御対象装置の応答データ、及び制御対象装置から第１処理装置又は第２処理装置に出力されるデータのフォーマットの一例を示す図である。１４００は、リードリクエストパケットＲＲＰに対して、制御対象装置４００が、切替装置３００に出力する応答パケットである。応答パケット１４００は、リードリクエストに対する応答であるため、ペイロードを含むと共に、「Ｆｍｔ」フィールドは、ペイロードを含むことを示す「１０ｂ」になる。応答パケット１４００の「タグ」フィールドは、リードリクエストパケットの「タグ」フィールドと同じ「０ｘ００」である。
【００４８】
１４１０は、リードリクエストパケットＲＲＰの応答パケットとして、切替装置３００が第１処理装置１００に出力する応答パケットである。応答パケット１４１０は、応答パケット１４００と同じデータフォーマットになる。切替装置３００は、タグが置換パケットのタグ「０ｘ０１」ではないことから、応答パケット１４００に対して修正を加えず、応答パケット１４００を応答パケット１４１０として第１処理装置１００に出力する。
【００４９】
１４２０は、制御リードリクエストパケットＣＲＲＰに対して、制御対象装置４００が切替装置３００に出力する応答パケットである。応答パケット１４２０は、リードリクエストに対する応答であるため、ペイロードを含むと共に、「Ｆｍｔ」フィールドは、ペイロードを含むことを示す「１０ｂ」になる。応答パケット１４２０の「タグ」フィールドは、制御リードリクエストパケットＣＲＲＰの「タグ」フィールドと同じ「０ｘＦＦ」である。
【００５０】
１４３０は、制御リードリクエストパケットＣＲＲＰの応答パケットとして、切替装置３００が第１処理装置１００に出力する応答パケットである。応答パケット１４３０は、応答パケット１４２０と同じデータフォーマットになる。切替装置３００は、タグが置換パケットのタグ「０ｘ０１」ではないことから、応答パケット１４３０に対して修正を加えず、応答パケット１４２０を応答パケット１４３０として第１処理装置１００に出力する。
【００５１】
１４４０は、置換リードリクエストパケットＲＲＲＰに対して、制御対象装置４００が、切替装置３００に出力する応答パケットである。応答パケット１４４０は、置換リードリクエストに対する応答であるため、ペイロードを含むと共に、「Ｆｍｔ」フィールドは、ペイロードを含むことを示す「１０ｂ」になる。応答パケット１４４０の「タグ」フィールドは、置換リードリクエストパケットＲＲＲＰの「タグ」フィールドと同じ「０ｘ０１」である。
【００５２】
１４５０は、置換リードリクエストパケットＲＲＲＰの応答パケットとして、切替装置３００が第１処理装置１００に出力する応答パケットである。応答パケット１４５０は、「タグ」フィールドを除いて、応答パケット１４４０と同じデータフォーマットになる。切替装置３００は、タグが置換リードリクエストパケットＲＲＲＰのタグ「０ｘ０１」であるため、応答パケット１４４０のタグを「０ｘ０１」から「０ｘＦＦ」に変換して、タグ変換後のパケットを応答パケット１４５０として第１処理装置１００に出力する。このように、タグを「０ｘ０１」から「０ｘＦＦ」に変換する理由は、置換リードリクエストパケットＲＲＲＰは、第１処理装置１００から出力された制御リードリクエストパケットＣＲＲＰから生成されたパケットであるためである。言い換えれば、第１処理装置１００が、「０ｘＦＦ」のタグを有する制御リードリクエストパケットＣＲＲＰの応答が、異なるタグを有するパケットであった場合、第１処理装置１００が応答データに異常が発生したと判断するためである。そのような異常を生じさせないため、切替装置３００は、応答パケット１４４０のタグを「０ｘ０１」から「０ｘＦＦ」に変換する。
【００５３】
また、切替装置３００は、応答パケット１４４０を受け取ると、応答パケット１４４０のペイロードを、リードデータのデータとして、第２処理装置２００に出力する。
【００５４】
このように、切替装置は、第１処理装置の制御パケットを用いて制御対象装置に第２処理装置から出力されたデータを出力することで、高速インタフェースである入出力部を有さない第２処理装置と、制御対象装置とのデータ入出力を可能にする。
【００５５】
また、第１処理装置１００は、ライト又はリードリクエストパケットを送信しないアイドル時間に、制御パケットを送信する。第１処理装置１００と切替装置３００との間のデータ入出力は高速インタフェースを使用しているため、アイドル時間が長い。このように、アイドル時間を利用して、制御パケットを送信することで、第１処理装置１００の正常入出力を阻害しないと共に、低速インタフェースでデータ入出力する第２処理装置２００と制御対象装置４００との間のデータ入出力に中断を生じさせない。
【００５６】
また、第１処理装置１００は、リクエストパケットの応答を確認することで、切替装置３００及び／又は制御対象装置４００が正常に稼動していることを確認することができる。つまり、リクエストパケットの応答データを、第１処理装置１００が受け取らない場合、第１処理装置は、制御対象装置４００に障害が生じていると判断することができる。
【００５７】
さらに、第１処理装置は、リードリクエストデータの応答データにスクラッチパッドアドレス及び／又は全て「０」ペイロードデータが含まれていないとき、切替装置が制御データを用いて、第２処理装置のリードデータを出力したと判別できる。そのため、第１処理装置１００は、リードデータの応答データによって、第２処理装置２００の正常稼動を確認することができる。
【００５８】
［５．光通信ネットワーク］
図１０は、光伝送装置が使用される光通信ネットワークの一例を示す。１は、光通信ネットワークである。光通信ネットワーク１では、伝送システム１０ａ、１０ｂが互いに光回線３で接続する。伝送システム１０ａは、光回線２ａを介して、装置８００ａ〜８００ｃと接続し、及び、伝送システム１０ｂは、光回線２ｂを介して、装置８００ｄ〜８００ｆと接続する。
【００５９】
伝送システム１０ａは、光伝送装置５００ａ〜５００ｅ、スイッチ盤７００ａ、及び監視制御部２５０ａを有する。伝送システム１０ｂは、光伝送装置５００ｆ〜５００ｊ、スイッチ盤７００ｂ、及び監視制御部２５０ｂを有する。光伝送装置の一例は、図１１及び図１６を用いて後述する。伝送システム１０ａ、１０ｂは、多重化されて送信される信号をチャネル毎に分けて、終端処理を行うと共に、終端処理がされた信号を再度多重化して、他の伝送システム１０ａ、１０ｂに伝送する。装置８００ａ〜８００ｃは、伝送システム１０ａ、１０ｂ、及び、光回線２ａ、２ｂ、３を介して、装置８００ｄ〜８００ｆと光通信を行う。スイッチ盤７００ａ、７００ｂは、接続する複数の光伝送装置の間の伝送路を切り替える処理を実行する。
【００６０】
光回線２ａ、２ｂ、光回線３では、音声や画像等のデータがチャネル毎に振り分けられており、複数のチャネルのデータが多重化されて伝送されている。伝送システム１０ａ、１０ｂは、多重化されたデータを光回線２ａ又は光回線２ｂで受け取ると、チャネル毎にデータを分けて終端処理を行い、さらに、再度チャネル毎のデータを多重化して、光回線３を介して他方の伝送システム１０ａ、１０ｂに送信する。光回線２ａ、２ｂと、光回線３との伝送速度は異なっていても良い。例えば、光回線２ａ、２ｂの伝送速度は、２．４ＧＨｚであり、光回線３の伝送速度は１０ＧＨｚである。このように、伝送速度が異なるのは、伝送システム１０ａと伝送システム１０ｂとの間のデータ量が多く、光回線３の回線数が少ない等の理由がある。
【００６１】
［６．光伝送装置の第１例］
図１１は、光伝送装置の第１例を示す図である。５００ｋは、光伝送装置を示し、４０１ａは、終端装置を示し、７００は、スイッチ盤である。第２処理装置２００は、端末２４０と共に監視制御部２５０内に収納される。光伝送装置５００ｋは、図１０に示した光伝送装置５００ａ〜５００ｃ、５００ｈ〜５００ｊに相当する。終端装置４０１ａは、第１処理装置１００及び第２処理装置２００の制御対象装置４００に相当する。また、第２処理装置２００は、切替装置３００及び終端装置４０１ａを介して、スイッチ盤７００ａ、７００ｂが接続する複数の光伝送装置の間の伝送路を切り替える制御情報を出力する。そのため、スイッチ盤７００ａ、７００ｂは、第２処理装置２００の制御対象装置４００である。
【００６２】
光伝送装置５００ｋは、第１処理装置１００及び切替装置３００ａを有する制御装置５０ａと、終端装置４０１ａとを有する。終端装置４０１ａは、多重化されて送信される信号をチャネル毎に分けて、終端処理を行うと共に、終端処理がされた信号をスイッチ盤に出力する。光伝送装置５００ｋは、終端装置４０１ａによる終端処理と、第１処理装置１００に従って、又は、監視制御部２５０内の第２処理装置２００から受け取った要求に従って、終端装置４０１ａの制御及び監視処理とを行う。
【００６３】
終端装置４０１ａの詳細は、図１４を用いて後述する。監視制御部２５０の詳細は、図１５を用いて後述する。
【００６４】
切替装置３００ａは、ＰＣＩ  Ｅｘｐｒｅｓｓの物理層におけるデータ処理を行う複数の論理ブロックを有する。複数の論理ブロックは、送信パケット部３６２、送信パケット判定部３６４、命令データ挿入部３６６、送信ＣＲＣ演算部３６８、受信ＣＲＣ演算部３７０、応答データ抽出部３７２、受信パケット判定部３７４、及び送信パケット部３７６がある。
【００６５】
ＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３１０ａ、３２０ａは、送信パケットよりクロックを抽出し、デスクランブル、１０Ｂ／８Ｂ変換、Ｓ／Ｐ変換を行う。また、ＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３１０ａ、３２０ａは、送信するパケットを８Ｂ／１０Ｂ変換、Ｐ／Ｓ変換、スクランブルする。
【００６６】
ＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３１０ａは、第１処理装置１００から、ＲＲＰ、ＷＲＰ、ＣＲＲＰ、及びＣＷＲＰの何れかを、送信パケットとして受け取る。そして、ＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３１０ａは、送信パケットを送信パケット部３６２に出力する。
【００６７】
送信パケット部３６２は、送信するパケットを一時格納する。送信パケット判定部３６４は、送信パケット部３６２から読みだされた送信パケットがリクエストパケットか、Ａｃｋなのか、制御パケットかを判定する。送信パケット判定部３６４は、受け取ったパケットが制御パケットの場合、制御パケットを命令データ挿入部３６６に出力する。送信パケット判定部３６４は、受け取ったパケットが制御パケットではない場合、リクエストパケットをＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３２０ａに出力する。命令データ挿入部３６６は、送信パケット判定部３６４で判定された制御パケットに、第２処理装置２００からの命令を挿入する。命令データ挿入後のＣＲＣは、制御パケットのＣＲＣと異なるため、送信ＣＲＣ演算部３６８は、送信パケットに対して、ＣＲＣ演算を行うと共に、演算結果を付加して、ＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３１０ｂに出力する。
【００６８】
ＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３１０ｂは、送信パケットとしてのＲＲＰ、ＷＲＰ、ＣＲＲＰ、及びＣＷＲＰの何れかを、終端装置４０１ａに出力する。また、ＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３１０ｂは、置換リードリクエストパケットＲＲＲＰ、置換ライトリクエストパケットＲＷＲＰ、終端装置４０１ａに出力する。
【００６９】
さらに、ＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３１０ｂは、終端装置４０１ａから応答パケット１４００、１４２０、１４４０を受け取る。
【００７０】
送信パケット部３７６は、応答パケット１４００、１４２０、１４４０としての送信パケットを一時格納する。受信ＣＲＣ演算部３７０は、送信するパケットに対して、ＣＲＣ演算を行うと共に、演算結果を付加する。受信パケット判定部３７４は、第１処理装置１００の命令パケットの応答パケット、又は、置換リクエストパケットの応答パケットかを判定する。受信パケット判定部３７４は、受け取ったパケットが置換リクエストパケットの応答パケットの場合、置換リクエストパケットの応答パケットを応答データ抽出部３７２に出力する。受信パケット判定部３７４は、受け取ったパケットが置換リクエストパケットの応答パケットではない場合、応答パケットをＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３１０ａに出力する。
【００７１】
応答データ抽出部３７２は、受信パケット判定部３７４より送られてきた第２処理装置２００の命令パケットの応答パケットから応答データを抽出する。応答データ抽出後のＣＲＣは、応答データ抽出前のＣＲＣと異なるため、受信ＣＲＣ演算部３７０は、送信パケットに対して、ＣＲＣ演算を行うと共に、演算結果を付加して、ＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３１０ａに出力する。
【００７２】
ＰＣＩ  Ｅｘｐｒｅｓｓインタフェース部３１０ａは、応答パケット１４００、１４２０、１４４０を、第１処理装置１００に出力する。
【００７３】
［７．切替装置のデータ出力処理］
図１２は、切替装置の制御対象装置へのデータ出力処理の一例を示すフローチャートである。まず、切替装置３００は、第１処理装置１００からデータを受信する（Ｓ９０１）。データとしては、リードリクエストパケット、ライトリクエストパケット、制御リードリクエストパケット、制御ライトリクエストパケットがある。切替装置３００は、受け取ったデータが、制御リードリクエストパケット又は制御ライトリクエストパケットかを判断する（Ｓ９０２）。受け取ったデータが、制御リードリクエストパケット又は制御ライトリクエストパケットである場合（Ｓ９０２  Ｙ）、切替装置３００は、第２処理装置２００からデータを受信しているか否かを判断する（Ｓ９０３）。切替装置３００が、第２処理装置２００からデータを受信している場合（Ｓ９０３  Ｙ）、リードリクエストパケット又はライトリクエストパケットのアドレス又はぺイロードを、当該受信データで置換して、置換リクエストパケットを生成する（Ｓ９０４）。切替装置３００は、置換リクエストパケットを、制御対象装置４００に出力する（Ｓ９０５）。
【００７４】
受け取ったデータが、制御リードリクエストパケット又は制御ライトリクエストパケットで無い場合（Ｓ９０２  Ｎ）、切替装置３００は、受け取ったデータを制御対象装置４００に出力する（Ｓ９０５）。また、切替装置３００が第２処理装置２００からデータを受け取っていない場合、制御リードリクエストパケット又は制御ライトリクエストパケットを、制御対象装置４００に出力する（Ｓ９０５）。
【００７５】
図１３は、切替装置の第１処理装置又は第２処理装置へのデータ出力処理の一例を示すフローチャートである。まず、切替装置３００は、制御対象装置４００から応答パケットを受信する（Ｓ９５１）。応答パケットとしては、リードリクエストパケット、ライトリクエストパケット、制御リードリクエストパケット、制御ライトリクエストパケット、置換リードリクエストパケット、置換ライトリクエストパケットの何れかの応答パケットである。
【００７６】
切替装置３００は、受け取った応答データが、置換リクエストパケットかを判断する（Ｓ９５２）。受け取ったデータが、置換リクエストパケットである場合（Ｓ９０２  Ｙ）、切替装置３００は、置換リクエストパケットのアドレス及びペイロードを用いて、第２処理装置２００用の出力データを生成する（Ｓ９５４）。受け取ったデータが、置換リクエストパケットである場合（Ｓ９０２  Ｙ）、切替装置３００はさらに、タグを用のタグに変えて、ＣＲＣを再計算して、第１処理装置１００用の出力データを生成する（Ｓ９５３）。
【００７７】
ステップＳ９５４の後、切替装置３００は、第２処理装置２００用の出力データを、第２処理装置２００に出力する（Ｓ９５５）。ステップＳ９５３の後、又は、受け取ったデータが、置換リクエストパケットで無い場合（Ｓ９０２  Ｎ）、切替装置３００は、第１処理装置１００用の出力データを、第１処理装置１００に出力する（Ｓ９５５）。
【００７８】
［８．終端装置］
図１４は、終端装置の一例を示す図である。終端装置４０１は、図１１に示す終端装置４０１ａに相当する。終端装置４０１は、ラインインタフェース部４１０、セクション／ラインオーバーヘッド終端部４２０、パスオーバーヘッド終端部４３０、レジスタ４４０、入出力部４５０、及び光通信モジュール４６０を有する。光通信モジュール４６０は、光回線から光信号を受け取ると共に、光信号を電気信号に変換する。
【００７９】
終端装置４０１は、光通信モジュール４６０により変換した電気信号としての多重化信号をチャネル毎に分けて、終端処理を行うと共に、終端処理がされた信号をスイッチ盤７００に出力する。入出力部４５０は、例えば、ＰＣＩ  Ｅｘｐｒｅｓｓに従って動作する。
【００８０】
ラインインタフェース部４１０は、電気信号に変換された受信信号を、受信信号内のｆｒａｍｉｎｇ  ｂｙｔｅｓ  （Ａ１，  Ａ２）より、フレーム同期検出を行い、デスクランブルを実施して、セクション／ラインオーバーヘッド終端部４２０へ出力する。また、ラインインタフェース部４１０は、フレーム同期検出結果（ＬＯＦ，ＯＯＦ）を、レジスタ４４０に通知する。
【００８１】
ラインインタフェース部４１０からの送信信号は、セクション／ラインオーバーヘッド終端部４２０から入力された信号をスクランブルして、光通信モジュール４６０に出力する。
【００８２】
セクション／ラインオーバーヘッド終端部４２０は、ラインインタフェース部４１０から受信信号を受け取る。セクション／ラインオーバーヘッド終端部４２０は、受信信号内のセクションオーバーヘッド（ＳＯＨ）である「Ｊ０，Ｂ１，Ｄ１〜Ｄ３ｂｙｔｅ」及びラインオーバーヘッド（ＬＯＨ）である「Ｋ１，Ｋ２，Ｄ４〜Ｄ１２，Ｍ１ｂｙｔｅ」を終端する。セクション／ラインオーバーヘッド終端部４２０は、終端結果をレジスタ４４０に出力する。セクション／ラインオーバーヘッド終端部４２０は、受信したＫ２ｂｙｔｅより、Ｌ−ＡＩＳ（Ａｌａｒｍ  Ｉｎｄｉｃａｔｉｏｎ  Ｓｉｇｎａｌ）、ＲＤＩ（Ｒｅｍｏｔｅ  Ｄｅｆｅｃｔ  Ｉｎｄｉｃａｔｉｏｎ）の検出を行い、結果をレジスタ４４０に通知する。また、セクション／ラインオーバーヘッド終端部４２０は、Ｂ１、Ｂ２ｂｙｔｅよるパリティチェックでビットエラーを検出し、検出結果をレジスタ４４０に通知する。
【００８３】
スイッチ盤７００より入力された送信信号は、受信信号のフレーム同期検出外れ（ＬＯＦ，ＯＯＦ）及びＬ−ＡＩＳが検出された場合、送信信号内のＫ２ｂｙｔｅにＲＤＩコードを挿入する。また、ビットエラーが検出された場合、送信信号内のＭ１ｂｙｔｅに検出結果を挿入し、エラーが検出されたことを装置８００ａ〜８００ｆの何れかに通知する。さらに、切替装置３００よりレジスタ４４０に書き込まれたセクション切替要求（Ｋ１，Ｋ２ｂｙｔｅ）、データリンク情報（Ｄ１〜Ｄ１２）等の情報を送信信号内のセクション／ラインオーバーヘッドに挿入し、装置８００ａ〜８００ｆの何れかに通知する。
【００８４】
パスオーバーヘッド終端部４３０は、セクション／ラインオーバーヘッド終端部４２０より入力された受信信号の信号内のＳＴＳ（ＡＵ）ポインタバイト（Ｈ１、Ｈ２、およびＨ３）より、Ｊ１バイトの位置を検出する。そして、パスオーバーヘッド終端部４３０は、パスオーバーヘッドである「Ｊ１，Ｂ２，Ｃ２，Ｇ１」を終端する。
【００８５】
終端装置４０１は、受信信号を装置内のシステムタイミングでスイッチ盤７００へ出力するため、ポインタの付け替えを行うと共に、受信信号をスイッチ盤７００へ出力する。また、ラインインタフェース部４１０、セクション／ラインオーバーヘッド終端部４２０、及びパスオーバーヘッド終端部４３０は、ポインタ異常、Ｐａｔｈ−ＡＩＳ，Ｂ３ｂｙｔｅによるパリティエラー等の警報検出を行い、警報検出結果をレジスタ４４０に通知する。
【００８６】
レジスタ４４０部は、各種警報及びＯＨバイトを格納し、切替装置３００より入出力部４５０を経由して、読み出し命令があった場合に該当データを通知する。切替装置３００からの動作設定情報を格納し、各処理部へ通知する。動作設定情報は、例えば、ＯＣ１２⇔ＯＣ４８等のレート変更やＳｏｎｅｔ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  ＮＥＴｗｏｒｋ）、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）の動作切替である。
【００８７】
［９．監視制御部］
図１５は、監視制御部の一例を示す図である。監視制御部２５０は、処理部２６０、記憶部２７０、端末２４０、及び第２処理装置２００を有する。処理部２６０が、記憶部２７０に格納されるプログラムを実行して、各種機能を実現する。例えば、処理部２６０は、端末２４０からの命令を受けて、光伝送装置５００ｋ、終端装置４０１、又は、スイッチ盤７００へ動作設定の指示を行なう。また、光伝送装置５００ｋで検出された警報を収集し、端末２４０へ出力する。第２処理装置２００は、例えば、スイッチ盤７００に対するＳＯＨ／ＬＯＨ  ｂｙｔｅの処理を行う。第２処理装置２００は、例えば、ＦＰＧＡである。第２処理装置２００は、処理部２６０と接続し、切替動作の設定と装置８００ａ〜８００ｆとのデータリンク情報の入出力を行う。また、第２処理装置２００は、Ｉ２Ｃを介して、光伝送装置とＯＨｂｙｔｅの送受及び伝送路警報を収集する。
【００８８】
監視制御部２５０は、例えば、装置８００ａ〜８００ｆと連動した冗長系切替動作が設定された場合、又は、ある光伝送装置で伝送路障害を検出した場合に検出した警報を、Ｉ２Ｃを介して収集する。例えば、監視制御部２５０は、冗長系切替を実行するため、まず、切替先の光伝送装置の伝送路警報が収集されているか否かを確認する。切替先の警報が収集されておらず正常の場合、第２処理装置２００は、スイッチ盤７００へ切替命令をＩ２Ｃにて通知し、切り替え動作をする。また、第２処理装置２００は、Ｋ１、Ｋ２ｂｙｔｅに切替命令コードを設定し、Ｉ２Ｃを介して切替命令コードを光伝送装置へ送信する。光伝送装置は、Ｋ１，Ｋ２ｂｙｔｅを送信フレームに挿入し、装置８００ａ〜８００ｆの何れかに送信する。送信フレームを受け取った装置では、ＳＯＨ／ＬＯＨ  ｂｙｔｅ処理を行い、Ｋ１，Ｋ２ｂｙｔｅの３連続一致の保護を取る等する。切替命令コードの場合、系切替を実行させるため、スイッチ盤７００へ切替命令を、Ｉ２Ｃを介して出力する。このように、監視制御部２５０は、自装置と対向装置が連動した切替を短時間で実行する。
【００８９】
［１０．光伝送装置の第２例］
図１６は、光伝送装置の第２例を示す図である。５００ｍは、光伝送装置の第２例である。光伝送装置５００ｍは、光伝送装置５００ｊと異なり、第１処理装置１００が置換リードリクエストパケットＲＲＲＰに相当するリードリクエストパケットＲＲＰを、第２処理装置２００の代わりに出力すると共に、制御リードリクエストパケットを出力しない。リードリクエストパケットＲＲＰは、第２処理装置２００が通常リードリクエストを行う制御対象装置４００のアドレスに対するリードリクエストである。このように、第１処理装置１００が、リードリクエストパケットＲＲＰを出力することで、置換ライトリクエストパケットの応答パケットを制御リードリクエストパケットに変換する処理がなくなる。そのため、変換後の制御パケットのＣＲＣを演算する処理が不要となるため、光伝送装置の第１例に示す受信ＣＲＣ演算部は不要になる。このように、切替装置の構成ブロックが減ることで、光伝送装置の第１例に含まれる切替装置よりも、切替装置を小型化できる。例えば、光伝送装置の第２例に含まれるＦＰＧＡやＡＳＩＣが、光伝送装置の第１例に含まれるＦＰＧＡやＡＳＩＣより小型化できる。
【００９０】
［１０．１  制御パケットの送信タイミング］
図１７は、第１処理装置による制御パケットの送信タイミングを示すタイムチャートの一例である。タイムチャート１５００は、第１処理装置１００がリード（Ｒ）、及びライト（Ｗ）を、終端装置４０１に対して出力するタイムチャートである。タイムチャート１５００に示す「Ｒ」は、リードパケットを示し、「Ｗ」は、ライトパケット又は制御ライトリクエストパケットを示す。このように、第１処理装置は、タグ「０ｘＦＦ」を有するリードリクエストパケットは出力しない。
【００９１】
タイムチャート１５１０は、タイムチャート１５００の時間Ｔ４を拡大したタイムチャートである。時間Ｔ４には、６つのリードパケットと、１つの制御ライトリクエストパケットが出力される。
【００９２】
タイムチャート１５２０は、第２処理装置２００がライト（Ｗ）を、終端装置４０１に対して出力するタイムチャートである。図示されるように、第２処理装置２００は、リードデータを出力しない。
【００９３】
タイムチャート１５３０は、第１処理装置１００がリード（Ｒ）、及びライト（Ｗ）を、制御対象装置４００に対して出力するパケットのタイムチャートである。タイムチャート１５４０は、タイムチャート１５３０の時間Ｔ４を拡大したタイムチャートである。１４３０の置換ライトパケット１５４１に示すように、制御ライトリクエストパケットＣＷＲＰは、ライトデータをペイロードに含む置換ライトリクエストパケットＲＷＲＰとして、切替装置３００から出力される。
【００９４】
以上の実施形態に関し、更に以下の付記を開示する。
［付記１］
制御データを含む第１のデータを、第１の通信方式により出力する処理装置と、
前記第１のデータを、前記第１の通信方式により受け取る第１の入出力部、
前記第１の通信方式によりデータの入出力を行う第２の入出力部、
前記第１の通信方式より送信速度が遅い第２の通信方式でデータの入出力を行う第３の入出力部、及び、
前記第１の入出力部で受け取った前記第１のデータに含まれる前記制御データを前記第３の入出力部で受け取った第２のデータで置換した第３のデータを、前記制御対象装置に出力するように、前記第２の入出力部に対する制御を行うと共に、前記制御対象装置から受け取る前記第３のデータの応答データを出力するように、前記第３の入出力部に対する制御を行う制御部、を備える切替装置と、
を備えることを特徴とする制御装置。
［付記２］
前記処理装置は、前記第３の入出力部に接続する処理装置が前記制御対象装置に対して出力するリード命令を生成し、
前記切替装置の制御部は、前記制御対象装置から受け取る前記リード命令の応答データの内容を出力するように、前記第３の入出力部に対する制御を行う、付記１に記載の制御装置。
［付記３］
前記処理装置は、前記制御対象装置の制御を行う制御情報を出力しないとき、前記第１のデータを出力する付記１又は２に記載の制御装置。
［付記４］
前記制御部は、前記第１のデータに対する応答データを前記処理装置に出力するように、前記第１の入出力部に対する制御を行い、
前記処理装置は、受け取った前記第１のデータの応答データに制御データが無い場合、前記制御対象装置の正常稼動を監視する、付記１〜３の何れか１項に記載の制御装置。
［付記５］
前記制御部は、前記第１のデータに対する応答データを前記処理装置に出力するように、前記第１の入出力部に対する制御を行い、
前記処理装置は、受け取った前記第１のデータの応答データに制御データが無い場合、前記第３の入出力部に接続する処理装置の正常稼動を確認する、付記１〜４の何れか１項に記載の制御装置。
［付記６］
制御データを含む第１のデータを、第１の通信方式により出力する処理装置に接続する切替装置であって、
前記第１のデータを、前記第１の通信方式により受け取る第１の入出力部、
前記第１の通信方式によりデータの入出力を行う第２の入出力部、
前記第１の通信方式より送信速度が遅い第２の通信方式でデータの入出力を行う第３の入出力部、及び、
前記第１の入出力部で受け取った前記第１のデータに含まれる前記制御データを前記第３の入出力部で受け取った第２のデータで置換した第３のデータを、前記制御対象装置に出力するように、前記第２の入出力部に対する制御を行うと共に、前記制御対象装置から受け取る前記第３のデータの応答データを出力するように、前記第３の入出力部に対する制御を行う制御部、を備えることを特徴とする切替装置。
［付記７］
前記処理装置は、前記第３の入出力部に接続する処理装置が前記制御対象装置に対して出力するリード命令を生成し、
前記切替装置の制御部は、前記制御対象装置から受け取る前記リード命令の応答データの内容を出力するように、前記第３の入出力部に対する制御を行う、付記６に記載の切替装置。
［付記８］
前記処理装置は、前記制御対象装置の制御を行う制御情報を出力しないとき、前記第１のデータを出力する付記６又は７に記載の切替装置。
［付記９］
前記制御部は、前記第１のデータに対する応答データを前記処理装置に出力するように、前記第１の入出力部に対する制御を行い、
前記処理装置は、受け取った前記第１のデータの応答データに制御データが無い場合、前記制御対象装置の正常稼動を監視する、付記６〜８の何れか１項に記載の切替装置。
［付記１０］
前記制御部は、前記第１のデータに対する応答データを前記処理装置に出力するように、前記第１の入出力部に対する制御を行い、
前記処理装置は、受け取った前記第１のデータの応答データに制御データが無い場合、前記第３の入出力部に接続する処理装置の正常稼動を確認する、付記６〜９の何れか１項に記載の切替装置。
［付記１１］
光信号を電気信号に変換して、前記電気信号に対する終端処理を行う終端装置と、
制御データを含む第１のデータを、第１の通信方式により出力する処理装置と、
前記第１のデータを、前記第１の通信方式により受け取る第１の入出力部、
前記第１の通信方式によりデータの入出力を行う第２の入出力部、
前記第１の通信方式より送信速度が遅い第２の通信方式でデータの入出力を行う第３の入出力部、及び、
前記第１の入出力部で受け取った前記第１のデータに含まれる前記制御データを前記第３の入出力部で受け取った第２のデータで置換した第３のデータを、前記終端装置に出力するように、前記第２の入出力部に対する制御を行うと共に、前記終端装置から受け取る前記第３のデータの応答データを出力するように、前記第３の入出力部に対する制御を行う制御部、を備える切替装置と、
を備えることを特徴とする光伝送装置。（７）
［付記１２］
制御データを含む第１のデータを、第１の通信方式により出力する処理装置に接続する切替装置の制御方法であって、
前記切替装置の第１の入出力部が、前記第１のデータを、前記第１の通信方式により受け取り、
前記切替装置の第３の入出力部が、前記第１の通信方式より送信速度が遅い第２の通信方式でデータの入出力を行い、
前記切替装置の制御部が、前記第１の入出力部で受け取った前記第１のデータに含まれる前記制御データを前記第３の入出力部で受け取った第２のデータで置換した第３のデータを、制御対象装置に出力するように、前記切替装置の第２の入出力部に対する制御を行い、
前記切替装置の制御部が、前記制御対象装置から受け取る前記第３のデータの応答データを出力するように、前記第３の入出力部に対する制御を行う、ことを特徴とする制御方法。（８）
【符号の説明】
【００９５】
１    光通信ネットワーク
２ａ、２ｂ３    光回線
１０ａ、１０ｂ    伝送システム
５０、５０ａ    制御装置
１００    第１処理装置
２００    第２処理装置
２５０    監視制御部
３００、３００ａ    切替装置
３１０    第１入出力部
３２０    第２入出力部
３３０    第３入出力部
３４０    制御部
４００    制御対象装置
４０１、４０１ａ    終端装置
５００ａ〜ｍ    光伝送装置
７００、７００ａ、７００ｂ    スイッチ盤
【図１】
0005565141.tif 000002
【図２】
0005565141.tif 000003
【図３】
0005565141.tif 000004
【図４】
0005565141.tif 000005
【図５】
0005565141.tif 000006
【図６】
0005565141.tif 000007
【図７】
0005565141.tif 000008
【図８】
0005565141.tif 000009
【図９】
0005565141.tif 000010
【図１０】
0005565141.tif 000011
【図１１】
0005565141.tif 000012
【図１２】
0005565141.tif 000013
【図１３】
0005565141.tif 000014
【図１４】
0005565141.tif 000015
【図１５】
0005565141.tif 000016
【図１６】
0005565141.tif 000017
【図１７】
0005565141.tif 000018