(57)【特許請求の範囲】
【請求項１】
第１導電型の第１半導体領域となる半導体基板の裏面側に、当該第１半導体領域よりも高い不純物濃度を有する第１導電型の第２半導体領域を備える第１半導体素子と、当該第２半導体領域の表面層の一部に、第１導電型の第３半導体領域を備える第２半導体素子を、同一の当該半導体基板に形成する半導体装置の製造方法であって、
前記半導体基板の裏面を研削する研削工程と、
前記研削工程の後、前記半導体基板の裏面の一部に、前記第３半導体領域を形成するための第１ドーパントをイオン注入する第１注入工程と、
前記第１注入工程の後、アニールにより前記第３半導体領域を形成する第１アニール工程と、
前記第１アニール工程の後、前記半導体基板の裏面に、前記第２半導体領域を形成するための第２ドーパントをイオン注入する第２注入工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１アニール工程の温度は９００℃〜９５０℃であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２注入工程の後、アニールにより前記第２半導体領域を形成する第２アニール工程をさらに含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１半導体素子は、前記第２半導体領域の表面層の一部に設けられた第２導電型の第４半導体領域をさらに備え、
前記研削工程の後、前記半導体基板の裏面の一部に、前記第４半導体領域を形成するための第３ドーパントをイオン注入する第３注入工程をさらに含むことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記第３注入工程の後、アニールにより前記第４半導体領域を形成する第３アニール工程をさらに含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１注入工程は、前記第４半導体領域が形成される領域を除いた前記半導体基板の裏面に、前記第１ドーパントをイオン注入することを特徴とする請求項４または５に記載の半導体装置の製造方法。
【請求項７】
前記第１ドーパントは、周期表第１５族に属する元素であることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
【請求項８】
前記第１ドーパントは、リンであることを特徴とする請求項１〜７のいずれか一つに記載の半導体装置の製造方法。
【請求項９】
前記第２ドーパントは、周期表第１６族に属する元素であることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
【請求項１０】
前記第２ドーパントは、セレンであることを特徴とする請求項１〜９のいずれか一つに記載の半導体装置の製造方法。
【請求項１１】
前記第１半導体素子は、絶縁ゲートバイポーラトランジスタであることを特徴とする請求項１〜１０のいずれか一つに記載の半導体装置の製造方法。
【請求項１２】
前記第２半導体素子は、ダイオードであることを特徴とする請求項１〜１１のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）とダイオード（Ｄｉｏｄｅ）が同一の半導体基板に形成された半導体装置として、例えば逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ  Ｃｏｎｄｕｃｔｉｎｇ  ＩＧＢＴ）が公知である。
【０００３】
このような半導体装置では、例えば、ドリフト領域となるｎ型半導体基板の裏面に、ＩＧＢＴのｐ+型領域とダイオードのｎ+型領域が設けられている。また、上記ｐ+型領域およびｎ+型領域とドリフト領域との間には、ドリフト領域よりも高い不純物濃度を有するｎ型のフィールドストップ領域が設けられている。フィールドストップ領域は、順バイアス時、エミッタ領域から拡がる空乏層がコレクタ領域に達することを防止する。
【０００４】
このようなフィールドストップ領域が設けられた半導体装置として、次のような装置が提案されている。アノード、カソード間に形成された、強くドープされた第１ゾーンと、弱くドープされた第２ゾーンと、ＰＮ遷移部が設けられたダイオード等で、第１ゾーンと第２ゾーンとの間に、フィールドストップゾーンが非常に高くドープされ、そのドーピング濃度は、ｐｎ遷移部の導通状態における氾濫電荷の濃度よりも高い。上記半導体装置は、ダイオードまたはＩＧＢＴである（例えば、下記特許文献１参照。）。
【０００５】
また、半導体基板の裏面にフィールドストップ領域を形成する方法として、次のような方法が提案されている。半導体ウェハの裏面を研削し、研削が行われた半導体ウェハの裏面全体にＮ+型領域を形成する。この後、Ｎ+型領域が形成された半導体ウェハの裏面全体にイオン注入を行い、Ｎ+型領域の表層部にＰ+型領域を形成する。そして、Ｐ+型領域のうちダイオード部にレーザ光を照射してレーザアニールすることによりパターニングし、Ｐ+型領域にＮ+型領域を選択的に形成する（例えば、下記特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−０１９５１８号公報
【特許文献２】特開２００８−００４８６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、本発明者らが鋭意研究を重ねた結果、例えば上述した特許文献２のように、フィールドストップ領域およびダイオードのｎ+型領域の順で、それぞれ価電子の異なるドーパントを用いてイオン注入を行った場合、次のような問題が生じることが新たに判明した。ダイオードのｎ+型領域を形成するイオン注入は高いドーズ量で行われる。このため、注入されたドーパントは、ｎ+型領域の形成領域を超えてフィールドストップ領域の形成領域にまで達してしまう恐れがある。ダイオードのｎ+型領域を形成する高いドーズ量のイオン注入により、フィールドストップ領域に注入されたドーパントは、フィールドストップ領域に格子欠陥（以下、トラップとする）を発生させる。これにより、フィールドストップ領域のキャリア濃度が低減してしまうことが確認された。フィールドストップ領域のキャリア濃度が低減した場合、半導体装置の耐圧が低減するという問題が生じてしまう。
【０００８】
図１１は、従来の半導体装置のキャリア濃度分布について示す特性図である。従来の半導体装置のフィールドストップ領域におけるキャリア濃度分布を示している。図１１では、測定領域２１がフィールドストップ領域とｎ+型領域の界面近傍におけるフィールドストップ領域である。半導体基板へのイオン注入は次のように行っている。まず、半導体基板の裏面にＳｅ（セレン）をイオン注入し、続けて、Ｓｅをイオン注入した半導体基板の裏面の一部にＰ（リン）をイオン注入した。ついで、炉アニールを行うことで、半導体基板の裏面全体にフィールドストップ領域を形成し、フィールドストップ領域の表面層にダイオードのｎ+型領域を形成した。このとき、Ｐのドーズ量を種々変更し（以下、第１ドーズ量〜第３ドーズ量とする）、半導体基板のフィールドストップ領域におけるキャリア濃度を測定した。第１ドーズ量は、１×１０15／ｃｍ2とした。第２ドーズ量は、２×１０15／ｃｍ2とした。第３ドーズ量は、３×１０15／ｃｍ2とした。
【０００９】
図１１に示す結果より、Ｐのドーズ量が高くなるほど、測定領域２１のキャリア濃度が低くなっていることがわかる。つまり、フィールドストップ領域とｎ+型領域の界面近傍において、フィールドストップ領域のキャリア濃度が低くなっている。ドーズ量が高いほど、注入されたドーパントは、フィールドストップ領域の形成領域に到達し、格子間位置に留ってしまう可能性が高くなる。その後、炉アニールを行っても、格子間位置に留まったドーパントは、格子位置に置換されずに、トラップとして残ってしまう。格子間位置に留まったドーパントは電気伝導に寄与できない。このため、フィールドストップ領域のキャリア濃度が低減してしまうと推測される。また、上述した特許文献２に示す技術のように、ＩＧＢＴのｐ+型領域の一部にダイオードのｎ+型領域を形成する場合には、さらに高いドーズ量でイオン注入を行う必要があり、さらにフィールドストップ領域のキャリア濃度が低減してしまうことが懸念される。
【００１０】
この発明は、上述した従来技術による問題点を解消するため、フィールドストップ領域のキャリア濃度が低減することを防止することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置の製造方法は、第１導電型の第１半導体領域となる半導体基板の裏面側に、当該第１半導体領域よりも高い不純物濃度を有する第１導電型の第２半導体領域を備える第１半導体素子と、当該第２半導体領域の表面層の一部に、第１導電型の第３半導体領域を備える第２半導体素子を、同一の当該半導体基板に形成する半導体装置の製造方法であって、前記半導体基板の裏面を研削する研削工程と、前記研削工程の後、前記半導体基板の裏面の一部に、前記第３半導体領域を形成するための第１ドーパントをイオン注入する第１注入工程と、前記第１注入工程の後、アニールにより前記第３半導体領域を形成する第１アニール工程と、前記第１アニール工程の後、前記半導体基板の裏面に、前記第２半導体領域を形成するための第２ドーパントをイオン注入する第２注入工程と、を含むことを特徴とする。
【００１２】
また、請求項２の発明にかかる半導体装置の製造方法は、請求項１に記載の発明において、前記第１アニール工程の温度は９００℃〜９５０℃であることを特徴とする。
【００１４】
また、請求項３の発明にかかる半導体装置の製造方法は、請求項１または２に記載の発明において、前記第２注入工程の後、アニールにより前記第２半導体領域を形成する第２アニール工程をさらに含むことを特徴とする。
【００１５】
また、請求項４の発明にかかる半導体装置の製造方法は、請求項１〜３のいずれか一つに記載の発明において、前記第１半導体素子は、前記第２半導体領域の表面層の一部に設けられた第２導電型の第４半導体領域をさらに備え、前記研削工程の後、前記半導体基板の裏面の一部に、前記第４半導体領域を形成するための第３ドーパントをイオン注入する第３注入工程をさらに含むことを特徴とする。
【００１６】
また、請求項５の発明にかかる半導体装置の製造方法は、請求項４に記載の発明において、前記第３注入工程の後、アニールにより前記第４半導体領域を形成する第３アニール工程をさらに含むことを特徴とする。
【００１７】
また、請求項６の発明にかかる半導体装置の製造方法は、請求項４または５に記載の発明において、前記第１注入工程は、前記第４半導体領域が形成される領域を除いた前記半導体基板の裏面に、前記第１ドーパントをイオン注入することを特徴とする。
【００１８】
また、請求項７の発明にかかる半導体装置の製造方法は、請求項１〜６のいずれか一つに記載の発明において、前記第１ドーパントは、周期表第１５族に属する元素であることを特徴とする。
【００１９】
また、請求項８の発明にかかる半導体装置の製造方法は、請求項１〜７のいずれか一つに記載の発明において、前記第１ドーパントは、リンであることを特徴とする。
【００２０】
また、請求項９の発明にかかる半導体装置の製造方法は、請求項１〜８のいずれか一つに記載の発明において、前記第２ドーパントは、周期表第１６族に属する元素であることを特徴とする。
【００２１】
また、請求項１０の発明にかかる半導体装置の製造方法は、請求項１〜９のいずれか一つに記載の発明において、前記第２ドーパントは、セレンであることを特徴とする。
【００２２】
また、請求項１１の発明にかかる半導体装置の製造方法は、請求項１〜１０のいずれか一つに記載の発明において、前記第１半導体素子は、絶縁ゲートバイポーラトランジスタであることを特徴とする。
【００２３】
また、請求項１２の発明にかかる半導体装置の製造方法は、請求項１〜１１のいずれか一つに記載の発明において、前記第２半導体素子は、ダイオードであることを特徴とする。
【００２４】
上述した発明によれば、第３半導体領域を形成するためのイオン注入（第１注入工程）を行った後に、第２半導体領域を形成するためのイオン注入（第２注入工程）を行う。このため、第３半導体領域を形成するための第１ドーパントが、半導体基板裏面において第３半導体領域より深い領域に形成される第２半導体領域に打ち込まれることはない。したがって、第２半導体領域は、第１ドーパントによる影響を受けない。これにより、第２半導体領域にトラップが発生することを防止することができる。
【発明の効果】
【００２５】
本発明にかかる半導体装置の製造方法によれば、フィールドストップ領域のキャリア濃度が低減することを防止することができるという効果を奏する。
【図面の簡単な説明】
【００２６】
【図１】実施の形態にかかる半導体装置を示す断面図である。
【図２】実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図３】実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図４】実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図５】実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図６】実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図７】実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図８】実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図９】実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図１０】実施の形態にかかる半導体装置のキャリア濃度分布について示す特性図である。
【図１１】従来の半導体装置のキャリア濃度分布について示す特性図である。
【発明を実施するための形態】
【００２７】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２８】
図１は、実施の形態にかかる半導体装置を示す断面図である。図１に示す半導体装置１００は、同一の半導体基板に、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）１１０と
ダイオード１２０が設けられている。ダイオード１２０は、例えばフリーホイールダイオード（ＦＷＤ：Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）であってもよい。ＩＧＢＴ１１０は、第１半導体素子に相当する。ダイオード１２０は、第２半導体素子に相当する。
【００２９】
ｎ-型（第１導電型）のドリフト領域１となる半導体基板の表面層には、ｐ型（第２導電型）のベース領域２が設けられている。ベース領域２は、その表面から半導体基板の内部に向かって徐々に低くなるような不純物濃度を有する。ベース領域２の表面層には、互いに接するｐ型のコンタクト領域３およびｎ+型のエミッタ領域４が選択的に設けられている。また、ベース領域２を貫通し、ドリフト領域１に達するトレンチ５が設けられている。ドリフト領域１は、第１半導体領域に相当する。
【００３０】
トレンチ５の内部には、ゲート絶縁膜を介して第１電極６が設けられている。第１電極６は、ＩＧＢＴ１１０のゲート電極として機能する。第２電極８は、コンタクト領域３およびエミッタ領域４に接する。また、第２電極８は、層間絶縁膜７により第１電極６と電気的に絶縁されている。第２電極８は、ＩＧＢＴ１１０のエミッタ電極およびダイオード１２０のアノード電極として機能する。
【００３１】
半導体基板の裏面の表面層には、ｎ+型のフィールドストップ領域１１が設けられている。フィールドストップ領域１１は、ドリフト領域１より高い不純物濃度を有する。フィールドストップ領域１１の表面層には、ＩＧＢＴ１１０の形成領域において、ｐ+型領域９が設けられている。また、ダイオード１２０の形成領域において、ｎ+型領域１０が設けられている。ｐ+型領域９は、ＩＧＢＴ１１０のコレクタ領域である。ｐ+型領域９およびｎ+型領域１０の表面には、第３電極１２が設けられている。第３電極１２は、ＩＧＢＴ１１０のコレクタ電極として機能する。また、第３電極１２は、ダイオード１２０のカソード電極として機能する。フィールドストップ領域１１は、第２半導体領域に相当する。ｐ+型領域９は、第４半導体領域に相当する。ｎ+型領域１０は、第３半導体領域に相当する。
【００３２】
次に、上述した半導体装置１００の製造方法について説明する。図２〜図９は、実施の形態にかかる半導体装置の製造方法を示す断面図である。まず、図２に示すように、ドリフト領域１となる半導体基板のおもて面の表面に、ベース領域２、コンタクト領域３、エミッタ領域４、第１電極６および第２電極８からなる半導体装置１００のおもて面素子構造を形成する。ついで、図３に示すように、半導体基板の裏面を、例えば半導体基板の厚さが２００μｍ以下となるまで研削する。この工程は、研削工程に相当する。
【００３３】
ついで、図４に示すように、研削された半導体基板の裏面の一部、つまりドリフト領域１の裏面の一部に、ｎ型の第１ドーパントとしてＰ（リン）をイオン注入する。第１ドーパントがイオン注入される領域は、ダイオード１２０のｎ+型領域１０が形成される領域である。ドーズ量は、例えば１×１０15／ｃｍ2以上であってもよい。第１ドーパントはＰであるのが望ましい。また、第１ドーパントは、周期表第１５族に属する元素であってもよい。第１ドーパントとしてＰを用いることで、Ｐ以外の周期表第１５族に属する元素を用いるよりも半導体基板の深い領域に第１ドーパントを打ち込むことができる。この工程は、第１注入工程に相当する。
【００３４】
ついで、半導体装置１００に炉アニールを行い、第１注入工程においてドリフト領域１の裏面に注入したＰ（図４参照）を活性化する。アニール温度は、例えば９００〜９５０℃であってもよい。アニール時間は、３０分間〜１時間であってもよい。これにより、図５に示すように、ドリフト領域１の裏面に、ダイオード１２０のｎ+型領域１０が形成される。この工程は、第１アニール工程に相当する。
【００３５】
ついで、図６に示すように、ドリフト領域１の裏面の一部に、ｐ型の第３ドーパントとしてＢ（ボロン）をイオン注入する。第３ドーパントがイオン注入される領域は、ＩＧＢＴ１１０のｐ+型領域９が形成される領域である。ドーズ量は、例えば１×１０14／ｃｍ2以上であってもよい。第３ドーパントは、Ｂであるのが望ましい。また、第１ドーパントは、周期表第１３族に属する元素であってもよい。第３ドーパントとしてＢを用いることで、Ｂ以外の周期表第１３族に属する元素を用いるよりも半導体基板の深い領域に第３ドーパントを打ち込むことができる。この工程は、第３注入工程に相当する。
【００３６】
ついで、半導体装置１００に炉アニールを行い、第３注入工程においてドリフト領域１の裏面に注入したＢ（図６参照）を活性化する。アニール温度は、例えば９００〜９５０℃であってもよい。アニール時間は、３０分間〜１時間であってもよい。これにより、図７に示すように、ドリフト領域１の裏面に、ＩＧＢＴ１１０のｐ+型領域９が形成される。この工程は、第３アニール工程に相当する。
【００３７】
ついで、図８に示すように、ドリフト領域１の裏面の全体、つまりｐ+型領域９およびｎ+型領域１０の表面に、ｎ型の第２ドーパントとしてＳｅ（セレン）をイオン注入する。第２ドーパントがイオン注入される領域は、フィールドストップ領域１１が形成される領域である。ドーズ量は、例えば１×１０14／ｃｍ2以上であってもよい。第２ドーパントは、周期表第１６族に属する元素であってもよい。この工程は、第２注入工程に相当する。第２注入工程は、第１注入工程以降に行われる。これにより、ｎ+型領域１０を形成するための第１ドーパントが、フィールドストップ領域１１の形成領域に打ち込まれることを防止することができる。
【００３８】
ついで、半導体装置１００に炉アニールを行い、第２注入工程においてドリフト領域１の裏面に注入したＳｅを活性化する。アニール温度は、例えば９００〜９５０℃であってもよい。アニール時間は、３０分間〜１時間であってもよい。これにより、図９に示すように、ドリフト領域１と、ｐ+型領域９およびｎ+型領域１０の間に、フィールドストップ領域１１が形成される。この工程は、第２アニール工程に相当する。
【００３９】
ついで、ｐ+型領域９およびｎ+型領域１０の表面に、第３電極１２を形成する。これにより、図１に示すように、半導体装置１００が完成する。
【００４０】
上述した半導体装置１００の製造方法において、第３注入工程を、第２注入工程の後に行ってもよい。つまり、半導体装置１００を作製するにあたり、第２注入工程が第１注入工程以降に行われればよく、第３注入工程を行う順番は、研削工程の後であれば種々変更可能である。
【００４１】
また、第１アニール工程を、第２注入工程の後や第３注入工程の後に行ってもよい。また、第１アニール工程〜第３アニール工程を、第１注入工程〜第３注入工程のすべてが行われた後に行ってもよい。つまり、半導体装置１００を作製するにあたり、第１アニール工程の順番は、第１注入工程の後であれば種々変更可能である。同様に、第２アニール工程および第３アニール工程を行う順番は、第２注入工程の後、および第３注入工程の後であれば種々変更可能である。
【００４２】
次に、半導体装置１００のフィールドストップ領域１１におけるキャリア濃度分布について説明する。図１０は、実施の形態にかかる半導体装置のキャリア濃度分布について示す特性図である。図１０の横軸は、半導体基板１００の裏面からの高さである。また、図１０では、測定領域２２がフィールドストップ領域１１とｎ+型領域１０の界面近傍におけるフィールドストップ領域１１である。上述した半導体装置の製造方法に従い、半導体装置１００を用意した（以下、実施例とする）。つまり、実施例では、ｎ+型領域１０を形成するイオン注入（第１注入工程）の後に、フィールドストップ領域１１を形成するイオン注入（第２注入工程）を行っている。研削後の半導体基板の厚さを２００μｍとした。第１注入工程では、第１ドーパントをＰとし、ドーズ量を１×１０15／ｃｍ2とした。第２注入工程では、第２ドーパントをＳｅとし、ドーズ量を１×１０14／ｃｍ2とした。第３注入工程では、第３ドーパントをＢとし、ドーズ量を１×１０14／ｃｍ2とした。第１アニール工程では、アニール温度を９００とし、アニール時間を１時間とした。第２アニール工程では、アニール温度を９００とし、アニール時間を１時間とした。第３アニール工程では、アニール温度を９００とし、アニール時間を１時間とした。比較として、従来の半導体装置の製造方法で作製された半導体装置を用意した（以下、従来例とする）。従来例では、フィールドストップ領域１１を形成するイオン注入の後に、ｎ+型領域１０を形成するイオン注入を行った。それ以外の製造方法、イオン注入条件およびアニール条件は、実施例と同様である。
【００４３】
図１０に示す結果より、実施例は、従来例に比べて、測定領域２２の近傍においてキャリア濃度が高くなっていることがわかる。つまり、実施例では、フィールドストップ領域１１とｎ+型領域１０の界面近傍におけるフィールドストップ領域１１のキャリア濃度を、従来例に比べて高くすることができることがわかった。
【００４４】
以上、説明したように、実施の形態によれば、ｎ+型領域１０を形成するためのイオン注入（第１注入工程）を行った後に、フィールドストップ領域１１を形成するためのイオン注入（第２注入工程）を行う。このため、ｎ+型領域１０を形成するための第１ドーパントが、半導体基板裏面においてｎ+型領域１０より深い領域に形成されるフィールドストップ領域１１に打ち込まれることはない。したがって、フィールドストップ領域１１は、第１ドーパントによる影響を受けない。このため、ｎ+型領域１０を形成するためのイオン注入を高いドーズ量で行ったとしても、これを要因とするトラップがフィールドストップ領域１１に発生することを防止することができる。これにより、フィールドストップ領域１１のキャリア濃度が低減することを防止することができ、半導体装置１００の耐圧が低減することを防止することができる。
【００４５】
以上において本発明は、同一の半導体基板にトレンチ構造のＩＧＢＴとダイオードを形成する半導体装置の製造方法について説明したが、上述した実施の形態に限らず、同一の半導体基板に例えばプレーナ構造のＩＧＢＴとダイオードが設けられた半導体装置を作製する際に適用することが可能である。つまり、ｎ型のフィールドストップ領域の表面にｎ+型領域が設けられた構成の半導体装置を作製する際に適用することができる。また、半導体基板に１つの半導体素子が設けられた半導体装置においても、ｎ型領域の表面にｎ+型領域を形成する際に適用してもよい。また、ｎ型とｐ型をすべて逆転し、ｐ型のフィールドストップ領域の表面にｐ+型領域が設けられた構成の半導体装置を作製する際に適用してもよい。
【産業上の利用可能性】
【００４６】
以上のように、本発明にかかる半導体装置は、例えば電気ハイブリッド自動車ＥＨＶ：Ｅｌｅｃｔｒｉｃ  ａｎｄ  Ｈｙｂｒｉｄ  Ｖｅｈｉｃｌｅ）など、自動車用のモーター制御やエンジン制御に使用されるパワー半導体装置に有用である。
【符号の説明】
【００４７】
１  ドリフト領域
２  ベース領域
３  コンタクト領域
４  エミッタ領域
５  トレンチ
６  電極（第１）
７  層間絶縁膜
８  電極（第２）
９  ｐ+型領域
１０  ｎ+型領域
１１  フィールドストップ領域
１２  電極（第３）
１００  半導体装置
１１０  ＩＧＢＴ
１２０  ダイオード
【図１】
0005565134.tif 000002
【図２】
0005565134.tif 000003
【図３】
0005565134.tif 000004
【図４】
0005565134.tif 000005
【図５】
0005565134.tif 000006
【図６】
0005565134.tif 000007
【図７】
0005565134.tif 000008
【図８】
0005565134.tif 000009
【図９】
0005565134.tif 000010
【図１０】
0005565134.tif 000011
【図１１】
0005565134.tif 000012