(57)【特許請求の範囲】
【請求項１】
所定のレベル変動範囲でレベルが変動する電圧信号を、所定の定電流値を当該レベル変動範囲内におけるレベルの位置を示す比率で案分した電流値を有する２つの電流信号に変換する電圧−電流変換回路と、
入力レベルが所定の第１のローレベルと当該第１のローレベルより大きい所定の第１のハイレベルの間にある所定の第１の基準レベル以上のときは出力レベルが前記第１のローレベルになり、入力レベルが前記第１の基準レベルよりも小さいときは出力レベルが前記第１のハイレベルになる第１の論理回路と、
入力レベルが、前記第１のローレベルより小さい所定の第２のローレベルと当該第２のローレベルより大きい所定の第２のハイレベルの間であり、かつ、前記第１の基準レベルより小さい所定の第２の基準レベル以上のときは出力レベルが前記第２のローレベルになり、入力レベルが前記第２の基準レベルよりも小さいときは出力レベルが前記第２のハイレベルになる第２の論理回路と、
前記電圧−電流変換回路から出力される一方の電流信号よって充電され、その充電電圧が前記第１の論理回路に入力レベルとして入力される第１の電荷蓄積回路と、
前記電圧−電流変換回路から出力される他方の電流信号によって充電され、その充電電圧が前記第２の論理回路に入力レベルとして入力される第２の電荷蓄積回路と、
前記第１の電荷蓄積回路に前記充電電圧の基準となる電圧として、前記第２の論理回路の出力レベルが前記第２のローレベルのときは前記第１のハイレベルを設定し、前記第２の論理回路の出力レベルが前記第２のハイレベルのときは前記第１のローレベルを設定する第１の基準電圧設定回路と、
前記第２の電荷蓄積回路に前記充電電圧の基準となる電圧として、前記第１の論理回路の出力レベルが前記第１のローレベルのときは前記第２のハイレベルを設定し、前記第１の論理回路の出力レベルが前記第１のハイレベルのときは前記第２のローレベルを設定する第２の基準電圧設定回路と、
前記第１の基準電圧設定回路により前記第１の電荷蓄積回路に前記第１のローレベルが設定されると、前記一方の電流信号による前記第１の電荷蓄積回路の充電動作を停止させ、その蓄積電荷を当該第１の電荷蓄積回路の充電電圧が前記第１のローレベルになるまで放電させる第１の放電回路と、
前記第２の基準電圧設定回路により前記第２の電荷蓄積回路に前記第２のハイレベルが設定されると、前記他方の電流信号による前記第２の電荷蓄積回路の充電動作を停止させ、その蓄積電荷を当該第２の電荷蓄積回路の充電電圧が前記第２のハイレベルになるまで放電させる第２の放電回路と、
と備え、
前記第１の論理回路からパルス幅が前記電圧信号のレベルの変動に比例して変動し、パルスレベルが前記第１のローレベルと第１のハイレベルとの間で変化する第１のパルス幅変調信号が出力され、前記第２の論理回路からパルスレベルが前記第２のローレベルと第２のハイレベルとの間で変化する、前記第１のパルス幅変調信号に対して位相が反転した第２のパルス幅変調信号が出力される、
ことを特徴とするパルス幅変調回路。
【請求項２】
前記電圧−電流変換回路から出力される２つの電流信号は、所定の定電流値を２×Ｉo、前記電圧信号の前記レベル変動範囲の中心からのレベル変動量をＳとすると、一方が（Ｉo＋ｋ×Ｓ）（ｋは比例係数）の電流値を有し、他方が（Ｉo−ｋ×Ｓ）の電流値を有する、請求項１に記載のパルス幅変調回路。
【請求項３】
前記第１のローレベルは、前記第２のハイレベルよりも大きく設定されている、請求項１又は２に記載のパルス幅変調回路。
【請求項４】
前記第１のハイレベルと前記第１の基準レベルとのレベル差は、前記第２のローレベルと前記第２の基準レベルとのレベル差と同一である、請求項１乃至３のいずれかに記載のパルス幅変調回路。
【請求項５】
前記第１の論理回路は前記第１のハイレベルの電圧と前記第１のローレベルの電圧を駆動電圧とするインバータ素子で構成されるとともに、前記第２の論理回路は前記第２のハイレベルの電圧と前記第２のローレベルの電圧を駆動電圧とするインバータ素子で構成され、前記第１及び第２の基準レベルは、前記インバータ素子のスレシホールド電圧である、請求項１乃至４のいずれかに記載のパルス幅変調回路。
【請求項６】
前記第１及び第２の電荷蓄積回路は同一のコンデンサで構成されるとともに、前記第１及び第２の基準電圧設定回路は同一のインバータ素子で構成され、
前記第１の基準電圧設定回路のインバータ素子は前記第１のハイレベルの電圧と前記第１のローレベルの電圧を駆動電圧として駆動され、前記第２の基準電圧設定回路のインバータ素子は前記第２のハイレベルの電圧と前記第２のローレベルの電圧を駆動電圧として駆動され、
前記第１の電荷蓄積回路のコンデンサは前記一方の電流信号によって充電される一方の端子が前記第２の論理回路のインバータ素子の入力端子に接続され、他方の端子が前記第１の基準電圧設定回路のインバータ素子の出力端子に接続され、前記第２の電荷蓄積回路のコンデンサは、前記他方の電流信号によって充電される一方の端子が前記第１の論理回路のインバータ素子の入力端子に接続され、他方の端子が前記第２の基準電圧設定回路のインバータ素子の出力端子に接続されている、請求項５に記載のパルス幅変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ信号などの入力信号をパルス幅変調信号に変換する無安定マルチバイブレータ回路を用いたパルス幅変調回路に関するものである。
【背景技術】
【０００２】
従来、音声信号を増幅する音響機器としてスイッチング技術を利用した増幅回路が知られている。この種の増幅回路は、動作級の分類ではＤ級もしくはＥ級の増幅回路に属するものであるが、オーディオ用では一般にＤ級増幅回路が用いられ、「デジタルアンプ」、「Ｄ級パワー・アンプ」、「スイッチングアンプ」などの種々の呼び方がなされている。
【０００３】
オーディオ用のＤ級増幅回路（以下、「デジタルアンプ」という。）は、一般に、図８に示すように、パルス幅変調回路１０１、デッドタイム挿入回路１０２、レベルシフト回路１０３、ドライバ回路１０４、出力回路１０５およびフィルタ回路１０６を備えている。なお、デッドタイム挿入回路１０２は、レベルシフト回路１０３の前段に代えて、レベルシフト回路１０３やドライブ回路１０４に内包されている場合もある。
【０００４】
パルス幅変調回路１０１は、オーディオ信号Ｓin（アナログ信号）からパルス幅変調（Pulse Width Modulation）方式で変調した一対のパルス幅変調信号（以下、「ＰＷＭ信号」という。）Ｓpwm，／Ｓpwm（／ＳpwmはＳpwmに対して位相が反転した信号である）を生成する回路である。デッドタイム挿入回路１０２は、ＰＷＭ信号Ｓpwmのレベルの反転タイミングとＰＷＭ信号／Ｓpwmとレベルの反転タイミングをずらすために、例えば、ＰＷＭ信号Ｓpwmのハイレベル（以下、「Ｈｉｇｈ」と表記する。）からローレベル（以下、「Ｌｏｗ」と表記する。）の反転タイミングに微小の遅延時間（デッドタイム）を挿入し、ＰＷＭ信号／ＳpwmのＬｏｗからＨｉｇｈの反転タイミングに微小の遅延時間（デッドタイム）を挿入する回路である。
【０００５】
レベルシフト回路１０３は、デッドタイム生成回路１０２から出力されるデッドタイムが挿入された２つのＰＷＭ信号Ｓpwm’，／Ｓpwm’から当該ＰＷＭ信号Ｓpwm’，／Ｓpwm’のレベル変化の範囲と異なるレベル変化の範囲を有する２つのパルス信号Ｓc，／Ｓcを生成する回路である。レベルシフト回路１０３を必要とするのは、後述する出力回路１０５に含まれる２つの半導体スイッチＳＷ１，ＳＷ２のオン・オフ駆動をそれぞれ制御するための各電圧変化範囲がＰＷＭ信号Ｓpwm’,／Ｓpwm’の各レベル変化範囲と異なるため、ＰＷＭ信号Ｓpwm’,／Ｓpwm’の各レベル変化範囲を半導体スイッチＳＷ１，ＳＷ２の各電圧変化範囲にシフトさせる必要があるからである。
【０００６】
ドライバ回路１０４は、レベルシフト回路１０３から出力されるＰＷＭ信号Ｓpwm’,／Ｓpwm’の各レベル変化範囲をシフトした２つのパルス信号Ｓcとパルス信号／Ｓcを用いて出力回路１０５内の半導体スイッチＳＷ１と半導体スイッチＳＷ２のオン・オフ動作を制御するために、パルス信号Ｓc，／ＳcのＨｉｇｈ期間に半導体スイッチＳＷ１，ＳＷ２に供給される駆動電流を増幅する機能を果たす回路である。
【０００７】
出力回路１０５は、一対の電源電圧Ｖcc，Ｖss（＜Ｖcc）の間に直列に接続された２個の半導体スイッチＳＷ１，ＳＷ２を有し、両半導体スイッチＳＷ１，ＳＷ２を交互にオン・オフ動作させることによって等価的にＰＷＭ信号Ｓpwmを増幅したパルス信号Ｖpwmを出力する回路である。半導体スイッチＳＷ１，ＳＷ２は、一般にＭＯＳＦＥＴ（Metal Oxside Semiconductor Field Effect Transister）が用いられ、例えば、上側の半導体スイッチＳＷ１にはＰ型ＭＯＳＦＥＴ、下側の半導体スイッチＳＷ２にはＮ型ＭＯＳＦＥＴが用いられている。
【０００８】
フィルタ回路１０６は、出力回路１０４から出力されるパルス信号Ｖpwmからスイッチングに伴う高周波成分を除去し、増幅されたオーディオ信号Ｓout（アナログ信号)を生成する回路である。
【０００９】
従来、パルス変調変調回路１０１として、無安定マルチバイブレータ回路を用いてオーディオ信号ＳinからＰＷＭ信号Ｓpwm，／Ｓpwmを生成する回路が知られている。
【００１０】
図９は、従来の無安定マルチバイブレータを用いてオーディオ信号からＰＷＭ信号を生成するパルス幅変調回路の一例を示す図である。同図に示す無安定マルチバイブレータは、矩形波を出力するための論理回路としてコンパレータを用いたものである。
【００１１】
図９に示すパルス幅変調回路１０１は、差動増幅回路を用いてオーディオ信号Ｓin（電圧信号）を２つの電流Ｊ１，Ｊ２に変換し、各電流Ｊ１，Ｊ２で無安定マルチバイブレータ回路Ｂに含まれる２つのコンデンサＣ１，Ｃ２をそれぞれ充電することによって、オーディオ信号Ｓinの振幅でパルス幅（Ｈｉｇｈ期間の幅）を変調した２つのＰＷＭ信号Ｓpwm，／Ｓpwmを無安定マルチバイブレータ回路Ｂの２つのコンパレータＣＯＭＰ１，ＣＯＭＰ２からそれぞれ出力させる回路である。
【００１２】
パルス幅変調回路１０１では、図１０に示すように、オーディオ信号Ｓinが０ｖを基準に「＋Ｓ」と「−Ｓ」の間でレベル変動をする場合、そのレベル変動範囲２Ｓを電流値の変動範囲２Ｉoに対応させ、任意の点Ｐの電圧レベルＳinのレベル変動範囲２Ｓにおける位置を示す比率で案分した電流値Ｉｐを有する電流Ｊ１と電流値（２Ｉo−Ｉｐ）を有する電流Ｊ２を生成し、これらの電流Ｊ１，Ｊ２で同一の容量を有するコンデンサＣ１，Ｃ２をその充電電圧が同一の変化をするまでそれぞれ充電させ、電流Ｊ１による充電時間をＨｉｇｈ期間ＴONとし、電流Ｊ２による充電時間をＬｏｗ期間ＴOFFとするＰＷＭ信号Ｓpwmを生成する。
【００１３】
コンデンサの容量をＣとすると、コンデンサに流れる電流ｉとコンデンサの両端電圧ｖの間にはｉ＝Ｃ×（Δｖ／Δｔ）の関係がある。コンデンサの両端電圧をΔｖだけ変化させる時間Δｔが微小であれば、時間Δｔにおける電流ｉはほぼ一定であると見なせるから、その電流値をＩ、コンデンサの両端電圧の変化幅をΔＶｊ、充電時間をＴｊとすると、Ｉ×Ｔｊ＝Ｃ×ΔＶｊの関係が成立するから、電流Ｊ１でコンデンサＣ１を充電した場合は、Ｉｐ×Ｔj1＝Ｃ×ΔＶｊ、電流Ｊ２でコンデンサＣ２を充電した場合は、（２Ｉo−Ｉｐ）×Ｔj2＝Ｃ×ΔＶｊが成立する。そして、Ｔj1＝ＴON、Ｔj2＝ＴOFF、Ｉｐ×Ｔj1＝（２Ｉo−Ｉｐ）×Ｔj2より、ＴON：ＴOFF＝Ｉｐ：（２Ｉo−Ｉｐ）が成立するから、図１０の電流値とＰＷＭ信号Ｓpwmのパルス波形の関係に示されるように、ＰＷＭ信号ＳpwmのＨｉｇｈ期間ＴONとＬｏｗ期間ＴOFFの比率は２つの電流値Ｉｐと電流値（２Ｉo−Ｉｐ）の比率に比例することになる。
【００１４】
図１０の例では、電流値Ｉｐは、Ｉｐ＝（Ｓ−Ｓin）×２Ｉo／２Ｓ＝（Ｓ−Ｓin）×Ｉo／Ｓ＝Ｉo×（１−Ｓin／Ｓ)＝Ｉo−ｋ×Ｓin（但し、ｋ＝Ｉo／Ｓ）で表され、電流値（２Ｉo−Ｉｐ）は、（２Ｉo−Ｉｐ）＝２Ｉo−（Ｉo−ｋ×Ｓin）＝Ｉo＋ｋ×Ｓinで表されるから、パルス幅変調回路１０１では電流値（Ｉo−ｋ×Ｓin）を有する電流Ｊ１と電流値（Ｉo＋ｋ×Ｓin）を有する電流Ｊ２が生成される。
【００１５】
図９に戻り、パルス幅変調回路１０１の差動増幅回路を用いたオーディオ信号Ｓin（電圧信号）を２つの電流Ｊ１，Ｊ２に変換する電圧−電流変換回路Ａは、トランジスタＱ１のベース電圧とトランジスタＱ２のベース電圧の差電圧を増幅してトランジスタＱ１のコレクタ電圧とトランジスタＱ２のコレクタ電圧の差電圧として出力する動作を行なう。電圧−電流変換回路Ａの電流に着目すると、定電流源から供給される定電流を２×Ｉoとし、オーディオ信号Ｓinの振幅を「Ｓin」とすると、トランジスタＱ１のコレクタ電流Ｉc1はＩc1＝Ｉo−ｉ（但し、ｉ＝Ｓin／（２×Ｒｅ））となり、トランジスタＱ２のコレク
タ電流Ｉc2はＩc2＝Ｉo＋ｉとなり、両コレクタ電流Ｉc1，Ｉc2は、上記の電流Ｊ１と電
流Ｊ２の関係を満たすから、トランジスタＱ１のコレクタ電流Ｉc1とトランジスタＱ２のコレクタ電流Ｉc2がそれぞれ無安定マルチバイブレータ回路ＢのコンデンサＣ１を充電する電流Ｊ１（以下、「充電電流Ｊ１」という。）とコンデンサＣ２を充電する電流Ｊ２（以下、「充電電流Ｊ２」という。）として利用される。
【００１６】
従って、パルス幅変調回路１０１では、差動増幅回路ＡのトランジスタＱ１のコレクタがコンデンサＣ１とコンパレータＣＯＭＰ２の接続点（イ）に接続され、トランジスタＱ２のコレクタがコンデンサＣ２とコンパレータＣＯＭＰ１の接続点（ハ）に接続されている。
【００１７】
無安定マルチバイブレータ回路Ｂの２個のコンパレータＣＯＭＰ１，ＣＯＭＰ２の正入力端子には予め設定された基準電圧Ｖrefが入力されている。各コンパレータＣＯＭＰ１，ＣＯＭＰ２では負入力端子の電圧が基準電圧Ｖrefよりも小さいときは出力端子がハイレベルとなり、負入力端子の電圧が基準電圧Ｖref以上のときは出力端子がローレベルとなる。図９では、両コンパレータＣＯＭＰ１，ＣＯＭＰ２に駆動電圧としてＶhi（＞０）とＶlo（＜０）が供給される構成であるので、ハイレベルの電圧は「Ｖhi」となり、ローレベルの電圧は「Ｖlo」となる。
【００１８】
無安定マルチバイブレータ回路ＢのダイオードＤ１は、コンデンサＣ１の充電電圧Ｖc1（接続点（イ）の電圧）が基準電圧Ｖrefに上昇すると、充電電流Ｊ１によるコンデンサＣ１の充電を停止させ、当該コンデンサＣ１に蓄積された電荷を放電させるためのものである。コンデンサＣ１の充電電圧Ｖc1が基準電圧Ｖrefに上昇すると、コンパレータＣＯＭＰ２の出力端子のレベルがローレベルＶloに反転し、これによりコンパレータＣＯＭＰ１の出力レベルがハイレベルＶhiに反転して接続点（イ）の電圧が（Ｖhi＋Ｖref）に跳ね上がることになるが、この電圧上昇によりダイオードＤ１が導通して充電電流Ｊ１がコンパレータＣＯＭＰｂの上側の駆動電源にバイパスされるとともにコンデンサＣ１の蓄積電荷が放電され、接続点（イ）の電圧は電圧Ｖhiにクランプされる。
【００１９】
ダイオードＤ２もダイオードＤ１と同様の機能を果たすものである。コンデンサＣ２の充電電圧Ｖc2（接続点（ハ）の電圧）が基準電圧Ｖrefに上昇すると、コンパレータＣＯＭＰ１の出力端子のレベルがローレベルＶloに反転し、これによりコンパレータＣＯＭＰ２の出力レベルがハイレベルＶhiに反転してダイオードＤ２が導通し、充電電流Ｊ２がコンパレータＣＯＭＰ２の上側の駆動電源にバイパスされるとともにコンデンサＣ２の蓄積電荷が放電され、接続点（ハ）の電圧は電圧Ｖhiにクランプされる。
【００２０】
図１１は、図９に示すパルス幅変調回路の動作時の接続点（イ）〜（ニ）の波形図である。図１１を用いて、図９に示すパルス幅変調回路１０１の動作を簡単に説明すると、ｔ１のタイミングでコンパレータＣＯＭＰ２の出力レベルがローレベルＶloに反転すると（（ニ）の波形参照）、トランジスタＱ１のコレクタ電流Ｉc1（充電電流Ｊ１）によるコンデンサＣ１の充電が開始される（（イ）の波形参照）。一方、ｔ１のタイミングでコンパレータＣＯＭＰ１の出力レベルはハイレベルＶhiに反転するので（（ロ）の波形参照）、接続点（ハ）の電圧はコンデンサＣ２の充電電圧Ｖrefから当該充電電圧ＶrefにコンパレータＣＯＭＰ１の出力レベルＶhiを加算した値（Ｖhi＋Ｖref）に跳ね上がるので、これによりダイオードＤ２が導通し、コンデンサＣ２の蓄積電荷が放電されて接続点（ハ）の電圧はコンパレータＣＯＭＰ１，ＣＯＭＰ２の駆動電圧Ｖhiにクランプされる（（ハ）の波形参照）。
【００２１】
コンデンサＣ１の充電が開始されると、接続点（イ）の電圧が充電電流Ｊ１に応じた速度（波形の傾き）で上昇する。上述したように、充電電流Ｊ１はほぼ一定と見なせるので、接続点（イ）の電圧はほぼ直線的に上昇する。コンパレータＣＯＭＰ１の出力レベルは接続点（イ）の電圧が基準電圧Ｖrefよりも小さい間はハイレベルＶhiに保持されるが、ｔ２のタイミングで接続点（イ）の電圧が基準電圧Ｖrefに達すると、ローレベルＶloに反転する（（ロ）の波形参照）。コンパレータＣＯＭＰ１の出力レベルがローレベルＶloに反転すると、接続点（ハ）の電圧がローレベルＶloに変化し、トランジスタＱ２のコレクタ電流Ｉc2（充電電流Ｊ２）によるコンデンサＣ２の充電が開始される（（ハ）の波形参照）。
【００２２】
一方、ｔ２のタイミングで接続点（ハ）の電圧がローレベルＶloに変化すると、コンパレータＣＯＭＰ２の出力レベルがハイレベルＶhiに反転する（（ニ）の波形参照）。このとき、接続点（イ）の電圧はコンデンサＣ１の充電電圧Ｖrefから当該充電電圧ＶrefにコンパレータＣＯＭＰ２の出力レベルＶhiを加算した値（Ｖｂ＋Ｖref）に跳ね上がるので、これによりダイオードＤ１が導通し、コンデンサＣ１の蓄積電荷が放電されて接続点（イ）の電圧はコンパレータＣＯＭＰ１，ＣＯＭＰ２の駆動電圧Ｖhiにクランプされる（（イ）の波形参照）。
【００２３】
コンデンサＣ２の充電が開始されると、接続点（ハ）の電圧が充電電流Ｊ２に応じた速度（波形の傾き）で上昇する。充電電流Ｊ２も充電電流Ｊ１と同様にほぼ一定と見なせるので、接続点（ハ）の電圧はほぼ直線的に上昇する。コンパレータＣＯＭＰ２の出力レベルは接続点（ハ）の電圧が基準電圧Ｖrefよりも小さい間はハイレベルＶhiに保持されるが、ｔ３のタイミングで接続点（ハ）の電圧が基準電圧Ｖrefに達すると、ローレベルＶloに反転し（（ニ）の波形参照）、その後は上述したｔ１からｔ２の期間のコンデンサＣ１の充電動作とｔ２からｔ３の期間のコンデンサＣ２の充電動作とが交互に繰り返される。これにより、コンパレータＣＯＭＰ１の出力端子からコンデンサＣ１の充電期間Ｔ１をＨｉｇｈ期間とし、コンデンサＣ２の充電時間Ｔ２をＬｏｗ期間としたＰＷＭ信号Ｓpwmが出力され、コンパレータＣＯＭＰ２の出力端子からコンデンサＣ２の充電期間Ｔ２をＨｉｇｈ期間とし、コンデンサＣ１の充電時間Ｔ１をＬｏｗ期間としたＰＷＭ信号／Ｓpwmが出力される。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２００６−３５２２６９号公報
【特許文献２】特開２００７−２８４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
出力回路１０５の上側の半導体スイッチＳＷ１をＰ型ＭＯＳＦＥＴで構成し、下側の半導体スイッチＳＷ２をＮ型ＭＯＳＦＥＴで構成した場合、Ｐ型ＭＯＳＦＥＴに対するドライブ信号Ｓcは上側の電源電圧Ｖccを基準レベルとして下側にレベルが変化するパルス信号である必要があり、Ｎ型ＭＯＳＦＥＴに対するドライブ信号／Ｓcは下側の電源電圧Ｖssを基準レベルとして上側にレベルが変化するパルス信号である必要がある。
【００２６】
これに対し、パルス幅変調回路１０１は、例えば、オーディオ信号Ｓinから電流値（Ｉo−ｋ×Ｓin）を有する電流Ｊ１と電流値（Ｉo＋ｋ×Ｓin）を有する電流Ｊ２を生成し、充電電流Ｊ１で無安定マルチバイブレータ回路ＢのコンデンサＣ１を充電するとともに、充電電流Ｊ２で無安定マルチバイブレータ回路ＢのコンデンサＣ２を充電することにより、コンパレータＣＯＭＰ２から出力されるパルス信号のＨｉｇｈ期間が「−Ｓ」を基準したオーディオ信号Ｓinのレベル変動に比例して変動するパルス信号をＰＷＭ信号Ｓpwmとして出力する構成である。
【００２７】
無安定マルチバイブレータ回路Ｂでは、（1）コンデンサＣ１の電圧（（イ）の電圧）を下側の基準電圧Ｖlrefから充電電流Ｊ１で上昇させる、（2）コンデンサＣ１の電圧が上側の基準電圧ＶHrefに上昇すると、コンデンサＣ２の蓄積電荷を放電させて当該コンデンサＣ２の電圧（(ハ)の電圧）を下側の基準電圧Ｖlrefにリセットした後、充電電流Ｊ２で上昇させる、（3）コンデンサＣ２の電圧が上側の基準電圧ＶHrefに上昇すると、コンデンサＣ１の蓄積電荷を放電させて（1）に戻り、当該コンデンサＣ１の電圧を下側の基準電圧Ｖlrefにリセットした後、充電電流Ｊ２で上昇させる、という（1）〜（3）の循環動作を繰り返してコンパレータＣＯＭＰ２とコンパレータＣＯＭＰ１からそれぞれＰＷＭ信号ＳpwmとＰＷＭ信号／Ｓpwmを出力させるので、コンパレータＣＯＭＰ１及びコンデンサＣ１の回路部分とコンパレータＣＯＭＰ２及びコンデンサＣ２の回路部分は同一の回路構成にする必要がある。
【００２８】
このため、コンデンサＣ１，Ｃ２の下側の基準電圧Ｖlrefと上側の基準電圧ＶHrefとはそれぞれ同一に設定する必要があるので、図９に示すパルス幅変調回路１０１では、コンデンサＣ１，Ｃ２の下側の基準電圧ＶlrefとなるコンパレータＣＯＭＰ１，ＣＯＭＰ２のローレベルが同一となるように、コンパレータＣＯＭＰ１とコンパレータＣＯＭＰ２の下側の駆動電圧を「Ｖlo」に共通化し、コンデンサＣ１，Ｃ２の上側の基準電圧ＶHrefとなるコンパレータＣＯＭＰ１，ＣＯＭＰ２の正端子入力のレベルに同一の基準電圧Ｖrefを入力している。
【００２９】
図９に示すパルス幅変調回路１０１の回路構成では、コンパレータＣＯＭＰ１，ＣＯＭＰ２からそれぞれ出力されるＰＷＭ信号Ｓpwm，／Ｓpwmは、コンパレータＣＯＭＰ１，ＣＯＭＰ２の下側の駆動電圧Ｖloと上側の駆動電圧Ｖhiの間でレベルが変化するパルス信号となり、出力回路１０５の上側の半導体スイッチＳＷ１のドライブ信号Ｓcと下側の半導体スイッチＳＷ２のドライブ信号／Ｓcに求められるレベルの変化範囲とは異ならざるを得ない。従って、図８に示すように、パルス幅変調回路１０１と出力回路１０５の間にＰＷＭ信号Ｓpwm，／Ｓpwmのレベルの変化範囲をそれぞれ半導体スイッチＳＷ１，ＳＷ２のオン・オフ駆動が可能なレベルの変化範囲にシフトさせるレベルシフト回路１０３を必ず設ける必要がある。
【００３０】
上記のように、従来のデジタルアンプでは、パルス幅変調回路１０１の後段にレベルシフト回路１０３を設けてＰＷＭ信号Ｓpwm，／Ｓpwmのレベル変化の範囲とは異なるレベル変化の範囲を有する上側のドライブ信号Ｓcと下側のドライブ信号／Ｓcを生成する必要があるので、回路構成が複雑になるという問題がある。
【００３１】
本発明は、上記の課題に鑑みてなされたものであり、レベルシフト回路やデッドタイム挿入回路を必要としない無安定マルチバイブレータ回路を用いたパルス幅変調回路を提供することを目的とする。
【課題を解決するための手段】
【００３２】
請求項１に記載のパルス幅変調回路は、所定のレベル変動範囲でレベルが変動する電圧信号を、所定の定電流値を当該レベル変動範囲内におけるレベルの位置を示す比率で案分した電流値を有する２つの電流信号に変換する電圧−電流変換回路と、入力レベルが所定の第１のローレベルと当該第１のローレベルより大きい所定の第１のハイレベルの間にある所定の第１の基準レベル以上のときは出力レベルが前記第１のローレベルになり、入力レベルが前記第１の基準レベルよりも小さいときは出力レベルが前記第１のハイレベルになる第１の論理回路と、入力レベルが、前記第１のローレベルより小さい所定の第２のローレベルと当該第２のローレベルより大きい所定の第２のハイレベルの間であり、かつ、前記第１の基準レベルより小さい所定の第２の基準レベル以上のときは出力レベルが前記第２のローレベルになり、入力レベルが前記第２の基準レベルよりも小さいときは出力レベルが前記第２のハイレベルになる第２の論理回路と、前記電圧−電流変換回路から出力される一方の電流信号によって充電され、その充電電圧が前記第１の論理回路に入力レベルとして入力される第１の電荷蓄積回路と、前記電圧−電流変換回路から出力される他方の電流信号によって充電され、その充電電圧が前記第２の論理回路に入力レベルとして入力される第２の電荷蓄積回路と、前記第１の電荷蓄積回路に前記充電電圧の基準となる電圧として、前記第２の論理回路の出力レベルが前記第２のローレベルのときは前記第１のハイレベルを設定し、前記第２の論理回路の出力レベルが前記第２のハイレベルのときは前記第１のローレベルを設定する第１の基準電圧設定回路と、前記第２の電荷蓄積回路に前記充電電圧の基準となる電圧として、前記第１の論理回路の出力レベルが前記第１のローレベルのときは前記第２のハイレベルを設定し、前記第１の論理回路の出力レベルが前記第１のハイレベルのときは前記第２のローレベルを設定する第２の基準電圧設定回路と、前記第１の基準電圧設定回路により前記第１の電荷蓄積回路に前記第１のローレベルが設定されると、前記一方の電流信号による前記第１の電荷蓄積回路の充電動作を停止させ、その蓄積電荷を当該第１の電荷蓄積回路の充電電圧が前記第１のローレベルになるまで放電させる第１の放電回路と、前記第２の基準電圧設定回路により前記第２の電荷蓄積回路に前記第２のハイレベルが設定されると、前記他方の電流信号による前記第２の電荷蓄積回路の充電動作を停止させ、その蓄積電荷を当該第２の電荷蓄積回路の充電電圧が前記第２のハイレベルになるまで放電させる第２の放電回路と、と備え、前記第１の論理回路からパルス幅が前記電圧信号のレベルの変動に比例して変動し、パルスレベルが前記第１のローレベルと第１のハイレベルとの間で変化する第１のパルス幅変調信号が出力され、前記第２の論理回路からパルスレベルが前記第２のローレベルと第２のハイレベルとの間で変化する、前記第１のパルス幅変調信号に対して位相が反転した第２のパルス幅変調信号が出力される、ことを特徴とする。
【００３３】
請求項２に記載のパルス幅変調回路は、請求項１に記載のパルス幅変調回路において、前記電圧−電流変換回路から出力される２つの電流信号は、所定の定電流値を２×Ｉo、前記電圧信号の前記レベル変動範囲の中心からのレベル変動量をＳとすると、一方が（Ｉo＋ｋ×Ｓ）（ｋは比例係数）の電流値を有し、他方が（Ｉo−ｋ×Ｓ）の電流値を有するものである。
【００３４】
請求項３に記載のパルス幅変調回路は、請求項１又は２に記載のパルス幅変調回路において、前記第１のローレベルは、前記第２のハイレベルよりも大きく設定されているものである。
【００３５】
請求項４に記載のパルス幅変調回路は、請求項１乃至３のいずれかに記載のパルス幅変調回路において、前記第１のハイレベルと前記第１の基準レベルとのレベル差は、前記第２のローレベルと前記第２の基準レベルとのレベル差と同一である。
【００３６】
請求項５に記載のパルス幅変調回路は、請求項１乃至４のいずれかに記載のパルス幅変調回路において、前記第１の論理回路は前記第１のハイレベルの電圧と前記第１のローレベルの電圧を駆動電圧とするインバータ素子で構成されるとともに、前記第２の論理回路は前記第２のハイレベルの電圧と前記第２のローレベルの電圧を駆動電圧とするインバータ素子で構成され、前記第１及び第２の基準レベルは、前記インバータ素子のスレシホールド電圧である。
【００３７】
請求項６に記載のパルス幅変調回路は、請求項５に記載のパルス幅変調回路において、前記第１及び第２の電荷蓄積回路は同一のコンデンサで構成されるとともに、前記第１及び第２の基準電圧設定回路は同一のインバータ素子で構成され、前記第１の基準電圧設定回路のインバータ素子は前記第１のハイレベルの電圧と前記第１のローレベルの電圧を駆動電圧として駆動され、前記第２の基準電圧設定回路のインバータ素子は前記第２のハイレベルの電圧と前記第２のローレベルの電圧を駆動電圧として駆動され、前記第１の電荷蓄積回路のコンデンサは前記一方の電流信号によって充電される一方の端子が前記第２の論理回路のインバータ素子の入力端子に接続され、他方の端子が前記第１の基準電圧設定回路のインバータ素子の出力端子に接続され、前記第２の電荷蓄積回路のコンデンサは、前記他方の電流信号によって充電される一方の端子が前記第１の論理回路のインバータ素子の入力端子に接続され、他方の端子が前記第２の基準電圧設定回路のインバータ素子の出力端子に接続された構成である。
【発明の効果】
【００３８】
本発明によれば、第１，第２のローレベルをそれぞれ「Ｖａ」、「Ｖss」とし、第１，第２のハイレベルをそれぞれ「Ｖcc」、「Ｖｂ」とすると、これらの電圧は、例えば、Ｖss＜Ｖｂ＜Ｖａ＜Ｖccの関係である。電圧−電流変換回路では、レベル変動範囲の中心を基準とした電圧信号のレベル変動量を「Ｓin」、所定の定電流値を「２Ｉo」とすると、（Ｉo＋ｋ×Ｓin）（ｋは比例係数）の電流値を有する電流Ｊａと（Ｉo−ｋ×Ｓin）の電流値を有する電流Ｊｂが生成される。
【００３９】
例えば、（１）第２の論理回路の出力レベルが第２のハイレベルＶｂから第２のローレベルＶssに反転すると、第１の基準電圧設定回路により第１の電荷蓄積回路に充電電圧Ｖcaの基準となる電圧として第１のハイレベルＶccが設定される。第１の電荷蓄積回路に第１のハイレベルＶccが設定されると、第１の電荷蓄積回路の充電電圧Ｖcaが第１のハイレベルＶccになる（第１の論理回路の入力レベルが第１のハイレベルＶccになる）ので、第１の論理回路の出力レベルが第１のローレベルＶａに反転するとともに、第１の電荷蓄積回路は、電圧−電流変換回路から出力される電流Ｊａにより電圧Ｖccから充電が開始される。
【００４０】
第１の論理回路の出力レベルが第１のローレベルＶａに反転すると、第２の基準電圧設定回路により第２の電荷蓄積回路に充電電圧Ｖcbの基準となる電圧として第２のハイレベルＶｂが設定され、これにより第２の放電回路が第２の電荷蓄積回路の充電動作を停止させるとともに、蓄積電荷を放電させて当該第２の電荷蓄積回路の充電電圧Ｖcbを第２のハイレベルＶｂにクランプする。第２の電荷蓄積回路の充電電圧Ｖcbは次の充電開始まで第１のローレベルＶａに保持される。
【００４１】
（２）電流Ｊａにより第１の電荷蓄積回路の充電が開始されると、第１の電荷蓄積回路の充電電圧Ｖcaが当該電流Ｊａの大きさに比例した傾きで第１のハイレベルＶccから下降し、第１の基準レベルＶtha（Ｖａ＜Ｖtha＜Ｖcc）に下降すると、第１の論理回路の出力レベルが第１のローレベルＶａから第１のハイレベルＶccに反転する。
【００４２】
（３）第１の論理回路の出力レベルが第１のローレベルＶａから第１のハイレベルＶccに反転すると、第２の基準電圧設定回路により第２の電荷蓄積回路に充電電圧の基準となる電圧として第２のローレベルＶssが設定される。第２の電荷蓄積回路に第２のローレベルＶssが設定されると、第２の電荷蓄積回路の充電電圧Ｖcbが第２のローレベルＶssになる（第２の論理回路の入力レベルが第２のローレベルＶssになる）ので、第２の論理回路の出力レベルが第２のハイレベルＶｂに反転するとともに、第２の電荷蓄積回路は、電圧−電流変換回路から出力される電流Ｊｂにより電圧Ｖssから充電が開始される。
【００４３】
第２の論理回路の出力レベルが第２のローレベルＶssに反転すると、第１の基準電圧設定回路により第１の電荷蓄積回路に充電電圧の基準となる電圧として第１のローレベルＶａが設定され、これにより第１の放電回路が第１の電荷蓄積回路の充電動作を停止させるとともに、蓄積電荷を放電させて当該第１の電荷蓄積回路の充電電圧を第１のローレベルＶａにクランプする。第１の電荷蓄積回路の充電電圧は次の充電開始まで第１のローレベルＶａに保持される。
【００４４】
（４）電流Ｊｂにより第２の電荷蓄積回路の充電が開始されると、第２の電荷蓄積回路の充電電圧Ｖcbが当該電流Ｊｂの大きさに比例した傾きで第２のローレベルＶssから上昇し、第２の基準レベルＶthb（Ｖss＜Ｖthb＜Ｖｂ）に上昇すると、第２の論理回路の出力レベルが第２のハイレベルＶｂから第２のローレベルＶssに反転する。
【００４５】
以下、（１）から（４）の動作が繰り返されて第１の論理回路からは第１のローレベルと第１のハイレベルとの間でレベルが変化するパルス幅変調信号Ｓpwmが出力され、第２の論理回路からは第２のローレベルと第２のハイレベルとの間でレベルが変化する、パルス幅変調信号Ｓpwmに対して位相が反転したパルス幅変調信号／Ｓpwmが出力される。
【００４６】
パルス幅変調信号Ｓpwmのレベルが変化する範囲とパルス幅変調信号／Ｓpwmのレベルが変化する範囲が異なるので、本発明に係るパルス幅変調回路をデジタルアンプに適用した場合、パルス幅変調信号Ｓpwmとパルス幅変調信号／Ｓpwmによってデジタルアンプの出力回路の２つの半導体スイッチをそれぞれ直接オン・オフ駆動することができ、従来必要であったレベルシフト回路を省略することができ、デジタルアンプの構成の簡素化を図ることができる。
【００４７】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る無安定マルチバイブレータ回路を用いたパルス幅変調回路の基本構成を示す図である。
【図２】４つの電圧「Ｖcc」、「Ｖａ」、「Ｖｂ」、「Ｖss」の大小関係示す図である。
【図３】パルス幅変調回路の動作時における接続点（イ）〜（ニ）の電圧とスイッチＳｗａ，ＳＷｂの接続状態の変化を示す波形図である。
【図４】本発明に係るパルス幅変調回路の具体回路の一例を示す図である。
【図５】ダイヤモンドバッファ回路の一例を示す図である。
【図６】図４に示すパルス幅変調回路の動作を示す波形図である。
【図７】実際のパルス幅変調回路においてＳＷＭ信号Ｓｃ，／Ｓｃにデッドタイムが自動的に挿入させることを説明するためのタイムチャートである。
【図８】オーディオ用のＤ級増幅回路の一般的な回路構成を示す図である。
【図９】従来の無安定マルチバイブレータを用いたパルス幅変調回路の一例を示す図である。
【図１０】無安定マルチバイブレータ回路を用いたパルス幅変調回路の変調原理を説明するための図である。
【図１１】図９に示すパルス幅変調回路の動作を示す波形図である。
【発明を実施するための形態】
【００４９】
図１は、本発明に係る無安定マルチバイブレータ回路を用いたパルス幅変調回路の基本構成を示す図である。
【００５０】
本発明に係る無安定マルチバイブレータ回路を用いたパルス幅変調回路１は、図８に示した従来のパルス幅変調回路１０１と同様に、オーディオ信号Ｓin（電圧信号）を２つの電流Ｊａ，Ｊｂに変換する電圧−電流変換回路２と、電圧−電流変換回路２から出力される電流Ｊａ，Ｊｂで２つのコンデンサＣａ，Ｃｂをそれぞれ充電することによって、オーディオ信号Sinの振幅でパルス幅（Ｈｉｇｈ期間の幅）を変調した２つのＰＷＭ信号Ｓpwm，／ＳpwmをコンパレータＣＯＭＰａ，ＣＯＭＰｂからそれぞれ出力させる無安定マルチバイブレータ回路３とで構成されている。
【００５１】
パルス幅変調回路１の基本的な回路構成は従来のパルス幅変調回路１０１と同一であるが、パルス幅変調回路１の無安定マルチバイブレータ回路３に含まれるコンパレータＣＯＭＰａから出力されるパルス幅変調信号のレベルの変化範囲を、図７に示した出力回路１０５の上側の半導体スイッチＳＷ１をオン・オフ駆動することができる変化範囲（上側の電源電圧Ｖccを基準レベルとして下側にΔＶ１だけ変化する範囲）とし、同無安定マルチバイブレータ回路３に含まれるコンパレータＣＯＭＰｂから出力されるパルス幅変調信号のレベルの変化範囲を、同出力回路１０５の下側の半導体スイッチＳＷ２をオン・オフ駆動することができる変化範囲（下側の電源電圧Ｖssを基準レベルとして上側にΔＶ２だけ変化する範囲）とするために、主として、下記の（１）〜（３）の構成を備える点が従来のパルス幅変調回路１０１とは異なる。
【００５２】
なお、以下では説明を分かり易くするために、ΔＶ１＝ΔＶ２＝ΔＶとして「Ｖcc−ΔＶ」を「Ｖａ」と表記し、「Ｖss＋ΔＶ」を「Ｖｂ」と表記する。また、４つの電圧「Ｖcc」、「Ｖａ」、「Ｖｂ」、「Ｖss」の大小関係は図２に示す関係となっている。
【００５３】
（１）コンパレータＣＯＭＰａの上下の駆動電圧とコンパレータＣＯＭＰｂの上下の駆動電圧を異ならせる。具体的には、コンパレータＣＯＭＰａの上側の駆動電圧を「Ｖcc」、下側の駆動電圧を「Ｖａ」とし、コンパレータＣＯＭＰｂの上側の駆動電圧を「Ｖｂ」、下側の駆動電圧を「Ｖss」とする。
【００５４】
（２）コンパレータＣＯＭＰａ，ＣＯＭＰｂの上下の駆動電圧を互いに異ならせるのに対応して、コンデンサＣａの充電開始時の電圧を「Ｖcc」にし、充電終了後にコンデンサＣａの蓄積電荷を放電させるとともに、非充電期間の電圧を「Ｖａ」にクランプするために当該コンデンサＣａに付与する電圧を切り換える。同様に、コンデンサＣｂの充電開始時の電圧を「Ｖss」にし、充電終了後にコンデンサＣｂの蓄積電荷を放電させるとともに、非充電期間の電圧を「Ｖｂ」にクランプするために当該コンデンサＣｂに付与する電圧を切り換える。
【００５５】
（３）コンデンサＣａは電流Ｊａによって電圧Ｖccから電圧Ｖａ（＝Ｖcc−ΔＶ）まで電圧を降下させ、コンデンサＣｂは電流Ｊｂによって電圧Ｖssから電圧Ｖｂ（Ｖss＋ΔＶ）まで電圧を上昇させるために、電流Ｊａは電圧−電流変換回路２側に電流を引き込む方向とし、電流Ｊａは電圧−電流変換回路２から電流を流出させる方向とする。なお、電圧−電流変換回路２で生成される電流Ｊａと電流Ｊｂの大きさは、従来のパルス幅変調回路１０１の電圧−電流変換回路Ａで生成される電流Ｊ１と電流Ｊ２と同様に、｜Ｊａ｜＝｜Ｉo−ｋ×Ｓin｜、｜Ｊｂ｜＝｜Ｉo＋ｋ×Ｓin｜である。
【００５６】
従って、図１においては、上記（１）の構成として、コンパレータＣＯＭＰａには駆動電源として電圧Ｖcc（上側駆動電源）と電圧Ｖａ（下側駆動電源）を供給し、コンパレータＣＯＭＰｂには駆動電源として電圧Ｖｂ（上側駆動電源）と電圧Ｖss（下側駆動電源）を供給している。
【００５７】
また、コンパレータＣＯＭＰａの上下の駆動電圧とコンパレータＣＯＭＰｂの上下の駆動電圧とを異ならせるのに伴い、コンパレータＣＯＭＰａの正入力端子とコンパレータＣＯＭＰｂの正入力端子にそれぞれ入力する基準電圧も異ならせている。コンパレータＣＯＭＰａの正入力端子に入力される基準電圧ＶrefaはＶａ＜Ｖrefa＜Ｖccに設定され、コンパレータＣＯＭＰｂの正入力端子に入力される基準電圧ＶrefbはＶss＜Ｖrefb＜Ｖｂに設定されている。
【００５８】
また、上記（２）の構成として、コンデンサＣａは、一方端子がコンパレータＣＯＭＰａの負入力端子に接続され（接続点（イ））、他方端子がスイッチ回路ＳＷａのコモン端子ｔcaに接続されている。接続点（イ）は電圧−電流変換回路２の充電電流Ｊａの出力端に接続され、コンデンサＣａは、接続点（イ）から充放電動作が行なわれる。スイッチ回路ＳＷａは、一対の入力端子ｔa1，ｔa2にそれぞれ電圧Ｖccと電圧Ｖａが入力されており、コンデンサＣａの他方の端子の電圧レベル（コンデンサＣａの充電電圧（（イ）の電圧）の基準となる電圧レベル）を電圧Ｖccと電圧Ｖａとの間で切り換える機能を果たす回路である。スイッチ回路ＳＷａの切換制御はコンパレータＣＯＭＰｂの出力信号によって行なわれる。具体的には、コンパレータＣＯＭＰｂの出力信号がローレベルのとき、コモン端子ｔcaに入力ｔa1が接続され（コンデンサＣａの他方端子に電圧Ｖccが供給され）、コンパレータＣＯＭＰｂの出力信号がハイレベルのとき、コモン端子ｔcaに入力端子ｔa2が接続される（コンデンサＣａの他方端子に電圧Ｖａが供給される）ように、スイッチ回路ＳＷａの接続が制御される。
【００５９】
なお、接続点（イ）とスイッチＳＷａの入力端子ｔa2の間に設けられた電流バイパス回路ＩＢＰａは、スイッチ回路ＳＷａのコモン端子ｔcaに入力端子ｔa2が接続されると、充電電流Ｊａを電圧Ｖａの電源側にバイパスさせるとともにコンデンサＣａに蓄積された電荷をスイッチ回路ＳＷａを介して放電させ、コンデンサＣａの接続点（イ）の電圧を電圧Ｖａにクランプする機能を果たす回路である。
【００６０】
一方、コンデンサＣｂは、一方端子がコンパレータＣＯＭＰｂの負入力端子に接続され（接続点（ハ））、他方端子がスイッチ回路ＳＷｂのコモン端子ｔcbに接続されている。接続点（ハ）は電圧−電流変換回路２の充電電流Ｊｂの出力端に接続され、コンデンサＣｂは、接続点（ハ）から充放電動作が行なわれる。スイッチ回路ＳＷｂは、一対の入力端子ｔb1，ｔb2にそれぞれ電圧Ｖssと電圧Ｖｂが入力されており、コンデンサＣｂの他方の端子の電圧レベル（コンデンサＣｂの充電電圧（（ハ）の電圧）の基準となる電圧レベル）を電圧Ｖｂと電圧Ｖssとの間で切り換える機能を果たす回路である。スイッチ回路ＳＷｂの切換制御はコンパレータＣＯＭＰａの出力信号によって行なわれる。具体的には、コンパレータＣＯＭＰａの出力信号がローレベルのとき、コモン端子ｔcbに入力端子ｔb2が接続され（コンデンサＣｂの他方端子に電圧Ｖｂが供給され）、コンパレータＣＯＭＰａの出力信号がハイレベルのとき、コモン端子ｔcbに入力端子ｔb1が接続される（コンデンサＣｂの他方端子に電圧Ｖssが供給される）ように、スイッチ回路ＳＷｂの接続が制御される。
【００６１】
なお、接続点（ハ）とスイッチＳＷｂの入力端子ｔb2の間に設けられた電流バイパス回路ＩＢＰｂは、スイッチ回路ＳＷｂのコモン端子ｔcbに入力端子ｔb2が接続されると、充電電流Ｊｂを電圧Ｖｂの電源側にバイパスさせるとともにコンデンサＣｂに蓄積された電荷をスイッチ回路ＳＷｂを介して放電させ、コンデンサＣｂの接続点（ハ）の電圧を電圧Ｖｂにクランプする機能を果たす回路である。
【００６２】
また、上記（３）の構成として、電圧−電流変換回路２は、オーディオ信号Ｓin（電圧信号）を外部から流入させる方向に流れる電流（Ｉo−ｉ）（ｉ＝ｋ×Ｓin）と外部に流
出させる方向に流れる電流（Ｉo＋ｉ）の２つの電流に変換する回路で構成されている。
電流（Ｉo−ｉ）は、充電電流Ｊａとして接続点（イ）に出力され、電流（Ｉo＋ｉ）は
、充電電流Ｊｂとして接続点（ハ）に出力される。
【００６３】
次に、図３の波形図を用いて、パルス幅変調回路１の動作について説明する。
【００６４】
図３は、パルス幅変調回路１の動作時における接続点（イ）〜（ニ）の電圧レベルとスイッチＳｗａ，ＳＷｂの接続状態の変化を示す波形図である。なお、図３では、Ｖrefa＝Ｖcc−（Ｖcc−Ｖａ）／２＝Ｖcc−ΔＶ／２、Ｖrefa＝Ｖss＋（Ｖｂ−Ｖss）／２＝Ｖss＋ΔＶ／２としている。
【００６５】
ｔ１のタイミングでコンパレータＣＯＭＰｂの出力レベルがハイレベルＶｂからローレベルＶssに反転すると（（ニ）の波形参照）、スイッチ回路ＳＷａのコモン端子ｔcaの接続先が入力端子ｔa2から入力ｔa1に切り換えられ（ＳＷａの接続状態の波形参照）、これにより接続点（ニ）の電圧はクランプ電圧Ｖａから電圧Ｖcc（入力ｔa1から入力される電圧）に変化し、充電電流ＪaによるコンデンサＣａの充電が開始される（（イ）の波形参照）。
【００６６】
コンデンサＣａの充電が開始されると、接続点（イ）の電圧が充電電流Ｊａに応じた速度（波形の傾き）で下降する。なお、スイッチング周波数はオーディオ信号Ｓinの基本周波数よりも十分に高く設定されており、充電期間中の充電電流Ｊａの変化は微小であるから、接続点（イ）の電圧はほぼ直線的に下降する。コンパレータＣＯＭＰａの出力レベルは接続点（イ）の電圧が基準電圧Ｖrefaよりも大きい間はローレベルＶａ（下側の駆動電圧）に保持されるが、ｔ２のタイミングで接続点（イ）の電圧が基準電圧Ｖref1に達すると、ハイレベルＶcc（上側の駆動電圧）に反転する（（ロ）の波形参照）。
【００６７】
コンパレータＣＯＭＰａの出力レベルがローレベルＶａのときは、スイッチ回路ＳＷｂのコモン端子ｔcbの接続先は入力端子ｔb2に保持される（ＳＷｂの接続状態の波形参照）。ｔ１のタイミングでスイッチ回路ＳＷｂのコモン端子ｔcbの接続先が入力端子ｔb1から入力端子ｔb2に切り換えられると、電流バイパス回路ＩＢＰｂが作動して充電電流Ｊｂが電流バイパス回路ＩＢＰｂを通って流れるので、コンデンサＣｂの充電動作が停止するとともに、当該コンデンサＣｂの蓄積電荷が電流バイパス回路ＩＢＰｂを介して放電される。これにより、接続点（ハ）の電圧は、電圧Ｖｂにクランプされ、その状態がｔ２のタイミングまで保持される（（ハ）の波形参照）。
【００６８】
ｔ２のタイミングでコンパレータＣＯＭＰａの出力レベルがローレベルＶａからハイレベルＶccに反転すると、スイッチ回路ＳＷｂのコモン端子ｔcbの接続先が入力端子ｔb2から入力端子ｔb1に切り換えられる（（へ）の波形参照）。この時点ではコンデンサＣｂの蓄積電荷はゼロであるから、接続点（ハ）の電圧はクランプ電圧Ｖｂから電圧Ｖss（入力端子ｔb1から入力される電圧）に変化し、充電電流ＪｂによるコンデンサＣｂの充電が開始される（（ハ）の波形参照）。
【００６９】
接続点（ハ）の電圧がクランプ電圧Ｖｂから電圧Ｖssに変化すると、電圧ＶssはコンパレータＣＯＭＰｂの基準電圧Ｖrefbよりも小さいから、コンパレータＣＯＭＰｂの出力レベルはローレベルＶssからハイレベルＶｂに反転するので（（ニ）の波形参照）、スイッチ回路ＳＷａのコモン端子ｔcaの接続先が入力ｔa1から入力端子ｔa2に切り換えられる（ＳＷａの接続状態の波形参照）。
【００７０】
スイッチ回路ＳＷａのコモン端子ｔcaと入力端子ｔa2が接続されると、電流バイパス回路ＩＢＰaが作動して充電電流Ｊａが電流バイパス回路ＩＢＰａを通って流れるので、コンデンサＣａの充電動作が停止するとともに、当該コンデンサＣａの蓄積電荷が電流バイパス回路ＩＢＰａを介して放電される。これにより、接続点（イ）の電圧は電圧Ｖａにクランプされる（（イ）の波形参照）。
【００７１】
ｔ２のタイミングでコンデンサＣｂの充電が開始されると、接続点（ハ）の電圧が充電電流Ｊｂに応じた速度（波形の傾き）で上昇する。なお、スイッチング周波数はオーディオ信号Ｓinの基本周波数よりも十分に高く設定されており、充電期間中の充電電流Ｊｂの変化は微小であるから、接続点（ハ）の電圧はほぼ直線的に上昇する。コンパレータＣＯＭＰｂの出力レベルは接続点（ハ）の電圧が基準電圧Ｖrefbよりも小さい間はハイレベルＶｂ（上側の駆動電圧）に保持されるが、ｔ３のタイミングで接続点（ハ）の電圧が基準電圧Ｖre2に達すると、ローレベルＶss（下側の駆動電圧）に反転する（（ニ）の波形参照）。
【００７２】
コンパレータＣＯＭＰｂの出力レベルがハイレベルＶｂのときは、スイッチ回路ＳＷａのコモン端子ｔcaの接続先は入力端子ｔa2に保持される（ＳＷａの接続状態の波形参照）。ｔ３のタイミングでコンパレータＣＯＭＰｂの出力レベルがローレベルＶssに反転してスイッチ回路ＳＷａのコモン端子ｔcaの接続先が入力端子ｔa2から入力端子ｔa1に切り換えられると（ＳＷａの接続状態の波形参照）、これにより接続点（イ）の電圧はクランプ電圧Ｖａから電圧Ｖcc（入力ｔa1から入力される電圧）に変化し、充電電流ＪａによるコンデンサＣａの充電が開始される（（イ）の波形参照）。
【００７３】
そして、その後は上述したｔ１からｔ２の期間のコンデンサＣ１の充電動作とｔ２からｔ３の期間のコンデンサＣ２の充電動作とが交互に繰り返される。
【００７４】
なお、充電電流ＪａによるコンデンサＣａの電圧Ｖccから基準電圧Ｖrefaまでの充電時間をＴ１、充電電流ＪｂによるコンデンサＣｂの電圧Ｖssから基準電圧Ｖrefbまでの充電時間をＴ２とし、コンデンサＣａ，Ｃｂの容量をＣ１，Ｃ２とすると、
Ｃ１×（Ｖrefa−Ｖａ）＝Ｊａ×Ｔ１＝（Ｉo−ｉ）×Ｔ１
Ｃ２×（Ｖrefb−Ｖss）＝Ｊｂ×Ｔ１＝（Ｉo＋ｉ）×Ｔ１
が成立するので、
Ｔ１＝Ｃ１×（Ｖrefa−Ｖａ）／（Ｉo−ｉ）
Ｔ２＝Ｃ２×（Ｖrefb−Ｖss）／（Ｉo＋ｉ）
となる。
【００７５】
Ｃ１＝Ｃ２＝Ｃ、（Ｖrefa−Ｖａ）＝（Ｖrefb−Ｖss）＝ΔVrefに設定すると、
Ｔ１＝Ｃ×ΔVref／（Ｉo−ｉ）
Ｔ２＝Ｃ×ΔVref／（Ｉo＋ｉ）
より、コンパレータＣＯＭＰａ，ＣＯＭＰｂからそれぞれ出力されるＰＷＭ信号Ｓpwm，／Ｓpwmの変調度Ｍは、
Ｍ＝｜Ｔ１−Ｔ２｜／（Ｔ１＋Ｔ２）＝ｉ／Ｉo＝ｋ×Ｓin／Ｉo
となり、オーディオ信号Ｓinの振幅に比例した変調度Ｍを得ることができる。
【００７６】
図４は、パルス幅変調回路１の具体回路の一例を示し、図５はパルス幅変調回路１の無安定マルチバイブレータ回路３内の各部の動作を示す波形図である。
【００７７】
図４に示す電圧−電流変換回路２は、図５に示すダイヤモンドバッファ回路を変形した回路を電圧−電流変換回路として用いたものである。ダイヤモンドバッファ回路は、エミッタホロワを２段構成とした電圧増幅率１倍のバッファ回路で、オーディオ用ヘッドホンアンプの出力段などに利用されている。
【００７８】
図４の電圧−電流変換回路２は、図５のダイヤモンドバッファ回路において、トランジスタＱ２１とトランジスタＱ２２のコレクタの接続点をそれぞれトランジスタＱ２４とトランジスタＱ２３のエミッタ抵抗Ｒｅとの接続点ｄ，ｅに変更し、トランジスタＱ２１とトランジスタＱ２２のベースの接続点ａを接地する一方、２つのエミッタ抵抗Ｒｅの接続点ｆにオーディオ信号Ｓinを入力し、トランジスタＱ２３とトランジスタＱ２４のコレクタからそれぞれ充電電流Ｊａと充電電流Ｊｂを出力するように接続関係を変更したものである。
【００７９】
図４の電圧−電流変換回路２では、４つのトランジスタのベース−エミッタ間の電圧Ｖbeがほぼ同一で、トランジスタＱ２１とトランジスタＱ２２のベース電圧をＶｐとすると、トランジスタＱ２１のエミッタとトランジスタＱ２３のベースの接続点ｂの電圧は（Ｖｐ＋Ｖbe）となり、トランジスタＱ２３のエミッタとトランジスタＱ２２のコレクタの接続点ｄの電圧は（Ｖｐ＋Ｖbe−Ｖbe）＝Ｖｐとなる。同様にして、トランジスタＱ２２のエミッタとトランジスタＱ２４のベースの接続点ｃの電圧は（Ｖｐ−Ｖbe）となり、トランジスタＱ２４のエミッタとトランジスタＱ２１のコレクタの接続点ｅの電圧は（Ｖｐ−Ｖbe＋Ｖbe）＝Ｖｐとなる。
【００８０】
トランジスタＱ２１とトランジスタＱ２２のベースの接続点ａは接地されているので、ベース電圧Ｖｐは「０」（オーディオ信号Ｓinの基準電圧）であり、接続点ｄ，ｅの電圧も「０」となる。一方、接続点ｆにはオーディオ信号Ｓinが入力されるので、両エミッタ抵抗Ｒｅ両端にはオーディオ信号Ｓinの振幅の電圧が印加されることになる。
【００８１】
トランジスタＱ２３のベース電流がコレクタ電流Ｊａよりも非常に小さく、無視できるとすれば、トランジスタＱ２３のエミッタの接続点ｄにはコレクタ電流Ｊａとほぼ等しい電流が流れ込む。Ｓin＜０の場合、接続点ｄに流れ込む電流はトランジスタＱ２２のコレクタ側とトランジスタＱ２３のエミッタ抵抗Ｒｅ側とに分流されるが、エミッタ抵抗Ｒｅには電圧Ｓinが印加されるので、エミッタ抵抗Ｒｅを流れる電流はＳin／Ｒｅとなる。一方、トランジスタＱ２２のベース電流がコレクタ電流よりも非常に小さく、無視できるとすれば、トランジスタＱ２３のコレクタ電流は定電流源２０２によってトランジスタＱ２３のエミッタに流れる電流Ｉoとほぼ等しくなる。
【００８２】
従って、Ｓin＜０の場合、トランジスタＱ２３のコレクタに流れるコレクタ電流Ｊａは、Ｊａ＝Ｉo＋Ｓin／Ｒｅとなる。
【００８３】
一方、トランジスタＱ２４のエミッタの接続点ｅでは、Ｓin＜０であるので、トランジスタＱ２１のコレクタから流れ込む電流がトランジスタＱ２４のエミッタ側とトランジスタＱ２４のエミッタ抵抗Ｒｅ側とに分流される。トランジスタＱ２１のコレクタを流れる電流はトランジスタＱ２２のコレクタを流れる電流と同様にほぼＩoとなり、トランジスタＱ２４のエミッタ抵抗Ｒｅに流れ出す電流はトランジスタＱ２３のエミッタ抵抗Ｒｅを流れる電流と大きさは同じで、向きは逆向きとなるから、トランジスタＱ２４のコレクタに流れる電流Ｊｂは、Ｊｂ＝Ｉo−Ｓin／Ｒｅとなる。
【００８４】
なお、Ｓin＞０の場合は、トランジスタＱ２３のエミッタ抵抗ＲｅとトランジスタＱ２４のエミッタ抵抗Ｒｅを流れる電流の向きが上記と逆になるから、トランジスタＱ２３のコレクタ電流ＪａとトランジスタＱ２４のコレクタ電流Ｊｂは、Ｊａ＝Ｉo−Ｓin／Ｒｅ、Ｊｂ＝Ｉo＋Ｓin／Ｒｅで表される。
【００８５】
図４に示すパルス幅変調回路１の無安定マルチバイブレータ回路３は、コンパレータＣＯＭＰａ，ＣＯＭＰｂ及びスイッチ回路ＳＷａ，ＳＷｂとして同一特性のＣ−ＭＯＳインバータを用いたものである。インバータＱa1とインバータＱb1はそれぞれコンパレータＣＯＭＰａとコンパレータＣＯＭＰｂに対応している。また、インバータＱa2とインバータＱb2はそれぞれスイッチ回路ＳＷａとスイッチ回路ＳＷｂに対応している。
【００８６】
なお、コンパレータＣＯＭＰａ，ＣＯＭＰｂやインバータＱa1，Ｑb1の回路は、入力レベルと出力レベルの論理を示す信号を出力することができる回路であれば、他の論理回路を利用することができる。
【００８７】
インバータＱa1，Ｑb1は、入力電圧がスレシホールド電圧以上であると、出力電圧が駆動電圧のハイレベルとなり、入力電圧がスレシホールド電圧より小さいと、出力電圧が駆動電圧のローレベルとなる論理回路である（図６のＱa1，Ｑb1の出力の波形図参照）。インバータＱa1の入力電圧を制御することによってインバータＱa1の出力電圧が電圧Ｖccと電圧Ｖａとの間で切り換えられ、コンパレータＣＯＭＰａと同様の機能を果たすので、図４ではコンパレータＣＯＭＰａの代わりにインバータＱa1を用いている。同様に、インバータＱb1の入力電圧を制御することによってインバータＱb1の出力電圧が電圧Ｖｂと電圧Ｖssとの間で切り換えられ、コンパレータＣＯＭＰｂと同様の機能を果たすので、図４ではコンパレータＣＯＭＰｂの代わりにインバータＱb1を用いている。
【００８８】
インバータＱa1には駆動電圧として上側の電圧Ｖccと下側の電圧Ｖａが供給される。インバータＱa1のスレシホールド電圧Ｖthaは、コンパレータＣＯＭＰａの正入力端子に入力される基準電圧Ｖrefaに相当する。インバータＱa1のスレシホールド電圧Ｖthaは、駆動電圧範囲のほぼ中央であるから、Ｖtha≒（Ｖcc＋Ｖａ）／２である。
【００８９】
従って、例えば、充電電流ＪａによるコンデンサＣａの充電により接続点（イ）の電圧を電圧Ｖccから降下させた場合、インバータＱa1は、その出力電圧がスレシホールド電圧Ｖtha以上の間はローレベル（電圧Ｖａ）になり、スレシホールド電圧Ｖthaより小さくなると、ハイレベル（電圧Ｖcc）になるという動作を行なう（図６のｔ１〜ｔ２におけるＱa1の出力参照）。
【００９０】
一方、インバータＱb1には駆動電圧として上側の電圧Ｖｂと下側の電圧Ｖssが供給される。インバータＱb1のスレシホールド電圧Ｖthbは、コンパレータＣＯＭＰｂの正入力端子に入力される基準電圧Ｖrefbに相当し、Ｖthb≒（Ｖｂ＋Ｖss）／２である。従って、例えば、充電電流ＪbによるコンデンサＣｂの充電により接続点（ハ）の電圧を電圧Ｖssから上昇させた場合、インバータＱb1は、その出力電圧がスレシホールド電圧Ｖthaより小さい間はハイレベル（電圧Ｖｂ）になり、スレシホールド電圧Ｖtha以上になると、ローレベル（電圧Ｖss）になるという動作を行なう（図６のｔ２〜ｔ３におけるＱb1の出力参照）。
【００９１】
インバータＱa2，Ｑb2も入力電圧がスレシホールド電圧以上であると、出力電圧が駆動電圧のハイレベルとなり、入力電圧がスレシホールド電圧より小さいと、出力電圧が駆動電圧のローレベルとなる論理回路である（図６のＱa2，Ｑb2の出力の波形図参照。）インバータＱa2の入力電圧を制御することによってインバータＱa2の出力電圧が電圧Ｖccと電圧Ｖａとの間で切り換えられるので、インバータＱa2をスイッチ回路ＳＷａの機能を果たす回路として用いている。従って、インバータＱa2には駆動電圧として上側の電圧Ｖccと下側の電圧Ｖａが供給される。
【００９２】
同様に、インバータＱb2の入力電圧を制御することによってインバータＱb2の出力電圧が電圧Ｖｂと電圧Ｖssとの間で切り換えられるので、インバータＱb2をスイッチ回路ＳＷｂの機能を果たす回路として用いている。従って、インバータＱb2には駆動電圧として上側の電圧Ｖｂと下側の電圧Ｖssが供給される。なお、スイッチ回路ＳＷａ，ＳＷｂと同様の機能を果たすものであれば、インバータＱa2，Ｑb2以外の任意の論理回路を用いることができる。
【００９３】
ｐｎｐ型のトランジスタＱsaと抵抗Ｒa1,Ｒb2による回路は、インバータＱa1の出力電圧をインバータＱb2の出力レベルの切換制御用の信号として当該インバータＱb2に入力するための回路である。トランジスタＱsaのベースには電圧Ｖａが入力されているので、インバータＱa1の出力電圧がハイレベル（電圧Ｖcc）になると、トランジスタＱsaはオン状態になり、インバータＱa1の出力電圧がローレベル（電圧Ｖａ）になると、トランジスタＱsaはオフ状態になる（図６のＱsaの状態の波形図参照）。
【００９４】
トランジスタＱsaがオン状態では、接続点（ロ）とトランジスタＱsaのベースとの間に電圧（Ｖcc-Ｖａ）が印加される。トランジスタＱsaのベース−エミッタ間の電圧を「Ｖbe」とすると、電圧（Ｖcc−Ｖbe−Ｖａ）がエミッタ抵抗Ｒa1に印加されるので、トランジスタＱsaのエミッタには（Ｖcc−Ｖbe−Ｖａ）／Ｒa1の電流が流れる。この電流はトランジスタＱsaのコレクタから抵抗Ｒb2とインバータＱb2に流れるが、インバータＱb2の入力インピーダンスは非常に大きいので、殆ど抵抗Ｒb2に流れ込む。従って、インバータＱb2の入力端には抵抗Ｒb2の両端電圧Ｒb2×（Ｖcc−Ｖbe−Ｖａ）／Ｒa1が入力されることになる。
【００９５】
本実施形態では、Ｒb2×（Ｖcc−Ｖbe−Ｖａ）／Ｒa1がインバータＱb2のスレシホールド電圧Ｖthbよりも大きくなるように、抵抗Ｒa1と抵抗Ｒb2の値が設定されている。従って、トランジスタＱsaがオン状態では、インバータＱb2の出力電圧Ｖqboutは、ローレベル（電圧Ｖss）となる（図６のｔ２〜ｔ３の期間におけるＱsaの状態とＱb2の出力の波形図参照）。一方、トランジスタＱsaがオフ状態になると、抵抗Ｒb2には電流が流れず、電圧Ｖssが抵抗Ｒb2を介してインバータＱb2に入力されるから、インバータＱb2の入力電圧Ｖqbinは「Ｖss」となる。従って、トランジスタＱsaがオフ状態では、インバータＱb2の出力電圧Ｖqboutは、ハイレベル（電圧Ｖｂ）となる（図６のｔ１〜ｔ２の期間におけるＱsaの状態とＱb2の出力の波形図参照）。
【００９６】
ｎｐｎ型のトランジスタＱsbと抵抗Ｒb1,Ｒa2による回路は、インバータＱb1の出力電圧をインバータＱa2の出力レベルの切換制御用の信号として当該インバータＱa2に入力するための回路である。トランジスタＱsbのベースには電圧Ｖｂが入力されているので、インバータＱb1の出力電圧がローレベル（電圧Ｖss）になると、トランジスタＱsbはオン状態になり、インバータＱb1の出力電圧がハイレベル（電圧Ｖｂ）になると、トランジスタＱsbはオフ状態になる（図６のＱsbの状態の波形図参照）。
【００９７】
トランジスタＱsbがオン状態では、トランジスタＱsbのベースと接続点（ニ）との間に電圧（Ｖｂ−Ｖbe−Ｖss）が印加される。トランジスタＱsbのベース−エミッタ間の電圧を「Ｖbe」とすると、電圧（Ｖｂ−Ｖbe−Ｖss）がエミッタ抵抗Ｒb1に印加されるので、トランジスタＱsbのエミッタには（Ｖｂ−Ｖbe−Ｖss）／Ｒb1の電流が流れる。この電流はトランジスタＱsbのコレクタから抵抗Ｒa2とインバータＱa2に流れるが、インバータＱa2の入力インピーダンスは非常に大きいので、殆ど抵抗Ｒa2に流れ込む。従って、インバータＱa2の入力端には抵抗Ｒa2の両端電圧Ｒa2×（Ｖｂ−Ｖbe−Ｖss）／Ｒb1が入力されることになる。
【００９８】
本実施形態では、Ｒa2×（Ｖｂ−Ｖbe−Ｖss）／Ｒb1がインバータＱa2のスレシホールド電圧Ｖthaよりも小さくなるように、抵抗Ｒb1と抵抗Ｒa2の値が設定されている。従って、トランジスタＱsbがオン状態では、インバータＱa2の出力電圧Ｖqaoutは、ハイレベル（電圧Ｖcc）となる（図６のｔ１〜ｔ２の期間におけるＱsbの状態とＱa2の出力の波形図参照）。一方、トランジスタＱsbがオフ状態になると、抵抗Ｒa2には電流が流れず、電圧Ｖccが抵抗Ｒa2を介してインバータＱa2に入力されるから、インバータＱa2の入力電圧Ｖqainは「Ｖcc」となる。従って、トランジスタＱsbがオフ状態では、インバータＱa2の出力電圧Ｖqaoutは、ローレベル（電圧Ｖａ）となる（図６のｔ２〜ｔ３の期間におけるＱsbの状態とＱa2の出力の波形図参照）。
【００９９】
ダイオードＤａとダイオードＤｂはそれぞれ電流バイパス回路ＩＢＰａと電流バイパス回路ＩＰＢｂに相当する回路である。ダイオードＤａはコンデンサＣａがインバータＱa1のスレシホールド電圧Ｖthaまで充電されると、その充電動作を停止させるとともに、コンデンサＣａの蓄積電荷を放電させる機能を果たす。同様に、ダイオードＤｂはコンデンサＣｂがインバータＱb1のスレシホールドＶthbまで充電されると、その充電動作を停止させるとともに、コンデンサＣｂの蓄積電荷を放電させる機能を果たす。
【０１００】
ダイオードＤａはインバータＱa1の下側の電圧Ｖａが入力される電源端子と入力端子の間に電源端子から入力端子の方向が順方向となるように接続されている。充電電流ＪａによるコンデンサＣａの充電により接続点（イ）の電圧を電圧Ｖccから降下させた場合、接続点（イ）の電圧がスレシホールド電圧Ｖthaより高い間は電圧Ｖａよりも高いからダイオードＤａは導通しない。
【０１０１】
接続点（イ）の電圧がインバータＱa1のスレシホールド電圧Ｖthaに降下すると（図６のｔ２のタイミング参照）、（i）インバータＱa1の出力電圧がハイレベル（電圧Ｖcc）に反転（図６のｔ２におけるＱa1の出力変化参照）→（ii）トランジスタＱsaがＯＮ状態に変化（図６のｔ２におけるＱsaの状態変化参照）→（iii）インバータＱb2の出力電圧Ｖqboutがローレベル（電圧Ｖss）に反転（図６のｔ２におけるＱb2の出力変化参照）→（iv）接続点（ハ）の電圧が電圧Ｖssに変化してコンデンサＣｂの充電開始（図６のｔ２における（ハ）の電圧参照）→（v）インバータＱb1の出力電圧がハイレベル（電圧Ｖｂ）に反転（図６のｔ２におけるＱb1の出力変化参照）→（vi）トランジスタＱsbがＯＦＦ状態に変化（図６のｔ２におけるＱsbの状態変化参照）、のプロセスを経てインバータＱa2の出力電圧Ｖqaoutがローレベル（電圧Ｖａ）に反転する（図６のｔ２におけるＱa2の出力変化参照）。
【０１０２】
インバータＱa2の出力電圧Ｖqaoutがローレベル（電圧Ｖａ）に反転すると、接続点（イ）の基準となる電圧が「Ｖcc」から「Ｖａ」に低下するから、接続点（イ）の電圧は「Ｖａ−（Ｖｃｃ−Ｖthａ）」に変化することになる。この電圧変化によりダイオードＤａが導通し、充電電流Ｊａが電圧Ｖａの電源側にバイパスされてコンデンサＣａの充電動作が停止されるとともに、当該コンデンサＣａの蓄積電荷がダイオードＤａを通して放電され、接続点（イ）の電圧が電圧Ｖａ（正確には電圧ＶａよりダイオードＤａの電圧降下分だけ低くした電圧）にクランプされる。
【０１０３】
ダイオードＤｂはインバータＱa2の上側の電圧Ｖｂが入力される電源端子と入力端子の間に入力端子から電源端子の方向が順方向となるように接続されている。充電電流ＪｂによるコンデンサＣｂの充電により接続点（ハ）の電圧を電圧Ｖssから上昇させた場合、接続点（ハ）の電圧がスレシホールド電圧Ｖthbより低い間は電圧Ｖｂよりも低いからダイオードＤｂは導通しない。
【０１０４】
接続点（ハ）の電圧がインバータＱb1のスレシホールド電圧Ｖthbに上昇すると（図６のｔ３のタイミング参照）、（i）インバータＱb1の出力電圧がローレベル（電圧Ｖss）に反転（図６のｔ３におけるＱb1の出力変化参照）→（ii）トランジスタＱsbがＯＮ状態に変化（図６のｔ３におけるＱsbの状態変化参照）→（iii）インバータＱa2の出力電圧Ｖqaoutがハイレベル（電圧Ｖｂ）に反転（図６のｔ３におけるＱa2の出力変化参照）→（iv）接続点（イ）の電圧が電圧Ｖccに変化してコンデンサＣａの充電開始（図６のｔ３における（イ）の電圧参照）→（v）インバータＱa1の出力電圧がローレベル（電圧Ｖａ）に反転（図６のｔ３におけるＱa1の出力変化参照）→（vi）トランジスタＱsaがＯＦＦ状態に変化（図６のｔ３におけるＱsaの状態変化参照）、のプロセスを経てインバータＱb2の出力電圧Ｖqboutがハイレベル（電圧Ｖｂ）に反転する（図６のｔ３におけるＱb2の出力変化参照）。
【０１０５】
インバータＱb2の出力電圧Ｖqboutがハイレベル（電圧Ｖｂ）に反転すると、接続点（ハ）の基準となる電圧が「Ｖss」から「Ｖｂ」に上昇するから、接続点（ハ）の電圧は「Ｖｂ＋（Ｖss＋Ｖthb）」に変化することになる。この電圧変化によりダイオードＤｂが導通し、充電電流Ｊｂが電圧Ｖｂの電源側にバイパスされてコンデンサＣｂの充電動作が停止されるとともに、当該コンデンサＣｂの蓄積電荷がダイオードＤｂを通して放電され、接続点（ハ）の電圧が電圧Ｖｂ（正確には電圧ＶｂよりダイオードＤｂの電圧降下分だけ高くした電圧）にクランプされる。
【０１０６】
上記のように、本実施形態に係るパルス幅変調回路１によれば、コンパレータＣＯＭＰａ，ＣＯＭＰｂから出力回路１０５の半導体スイッチＳＷ１，ＳＷ２を直接駆動することができるレベル範囲でレベルが変化するドライブ信号Ｓｃ，／Ｓｃを直接出力させるので、図８に示すデジタルアンプに適用した場合、従来のレベルシフト回路１０３を省略することができる。
【０１０７】
また、パルス幅変調回路１から出力されるドライブ信号Ｓｃとドライブ信号／Ｓｃは同相の関係であるから、半導体スイッチＳＷ１，ＳＷ２がコンプリメンタリタイプで構成される出力される出力回路１０５の一対の電源を＋Ｖccと−Ｖccとすることにより、パルス
幅変調回路１を出力回路１０５に直接接続してＰＷＭ信号Ｓｃ又はＰＷＭ信号／Ｓｃによって２つの半導体スイッチＳＷ１，ＳＷ２を駆動させることも可能である。
【０１０８】
従って、本実施形態に係るパルス幅変調回路１を用いれば、インバータＱa1，Ｑb1に相当する論理回路を出力回路１０５の半導体スイッチＳＷ１，ＳＷ２を駆動するのに十分な電流を確保できる構成とすることにより、図８に示すデジタルアンプにおいて、ドライブ回路１０４も省略することが可能になり、デジタルアンプの回路構成の簡素化を図ることができるという効果を奏する。
【０１０９】
また、従来のデジタルアンプにおいて、レベルシフト回路１０３にドライブ回路１０４の機能を持たせることによって回路構成の簡素化を図ることが考えられるが、この場合は、スイッチング動作に伴って瞬間的に小さくない電流がレベルシフト回路の大きい電位差のある部分に流れ、この部分で電力ロスが発生し、アンプの効率を悪化させるという問題がある。これを回避するために、例えば、レベルシフト回路にコンデンサを用いた、所謂ＡＣ結合方式のアンプとすることが考えられるが、ＡＣ結合方式では低域再現性が悪化するという別の問題がある。
【０１１０】
これに対し、本実施形態に係るパルス幅変調回路１を用いれば、上記の低域再現性を悪化させず、電力損失も少なくできるので、シンプルで高性能なデジタルアンプを実現することができる。
【０１１１】
また、図３及び図６の波形図は、動作原理を示す波形図であるが、実際の回路では、図７に示すように、t２，t４,ｔ６…等のインバータＱa1の出力レベルが反転するとき、そのレベルの反転がインバータＱb1に伝達されるのに遅延時間が発生する。
【０１１２】
例えば、ｔ２のタイミングで接続点（イ）の電圧がインバータＱa1のスレシホールド電圧Ｖthaに達すると、インバータＱa1の出力レベルは直ちにハイレベル（電圧Ｖcc)に反転するが、インバータＱa1のハイレベル出力がインバータＱb2に伝達されて当該インバータＱb2の出力レベルがローレベル（電圧Ｖss）に反転されるまでに遅延時間Ｔdが発生し、コンデンサＣｂの充電動作はt２から遅延時間Ｔｄだけ遅れて開始される（図７の（ハ）の電圧の反転タイミング参照）。
【０１１３】
接続点（ハ）の電圧が電圧Ｖssに反転すると、インバータＱb1の出力レベルがハイレベルに反転するが、この場合もインバータＱb1のハイレベル出力がインバータＱa2に伝達されて当該インバータＱa2の出力レベルがローレベル（電圧Ｖａ）に反転されるまでに遅延時間Ｔdが発生するので、ｔ２のタイミングからほぼ２×Ｔｄの時間だけ遅れてダイオードＤａが導通することになり、このタイミングで接続点（イ）の電圧は電圧Ｖａにクランプされることになる（図７のｔ２’のタイミングにおける（イ）の電圧変化参照）。
【０１１４】
また、コンデンサＣｂの充電動作が開始され、ｔ３のタイミングで接続点（ハ）の電圧がインバータＱb1のスレシホールド電圧Ｖthbに達すると、インバータＱb1の出力レベルは直ちにローレベル（電圧Ｖss)に反転するが、インバータＱb1のローレベル出力がインバータＱa2に伝達されて当該インバータＱa2の出力レベルがハイベル（電圧Ｖcc）に反転されるまでに遅延時間Ｔdが発生し、コンデンサＣａの充電動作はt３から遅延時間Ｔｄだけ遅れて開始される（図７の（イ）の電圧の反転タイミング参照）。
【０１１５】
接続点（イ）の電圧が電圧Ｖccに反転すると、インバータＱa1の出力レベルがローレベルに反転するが、この場合もインバータＱa1のローレベル出力がインバータＱb2に伝達されて当該インバータＱb2の出力レベルがハイレベル（電圧Ｖｂ）に反転されるまでに遅延時間Ｔdが発生するので、ｔ３のタイミングからほぼ２×Ｔｄの時間だけ遅れてダイオードＤｂが導通することになり、このタイミングで接続点（ハ）の電圧は電圧Ｖｂにクランプされることになる（図７のｔ３’のタイミングにおける（ハ）の電圧変化参照）。
【０１１６】
上記のように、実際の回路では、接続点（イ）の電圧がインバータＱa1のスレシホールドＶthaに達して当該インバータＱa1の出力レベルがハイレベルに反転してもコンデンサＣｂの充電動作が開始するまでに微小の遅延時間Ｔｄが発生し、これによりインバータＱb1の出力レベルがハイレベルに反転するタイミングが、インバータＱa1の出力レベルがハイレベルに反転するタイミングよりも遅延時間Ｔｄだけ遅れる。同様に、接続点（ハ）の電圧がインバータＱb1のスレシホールドＶthbに達して当該インバータＱb1の出力レベルがローレベルに反転してもコンデンサＣｂの充電動作が開始するまでに微小の遅延時間Ｔｄが発生し、これによりインバータＱa1の出力レベルがローレベルに反転するタイミングが、インバータＱb1の出力レベルがローレベルに反転するタイミングよりも遅延時間Ｔｄだけ遅れる。
【０１１７】
インバータＱa1，Ｑb1からそれぞれ出力されるパルス信号は制御信号Ｓｃ，／Ｓｃであるが、図７のＱa1の出力波形とＱb1の出力波形を対比すれば明らかなように、遅延時間Ｔｄは、制御信号Ｓｃと制御信号／Ｓｃとの間のデッドタイムとして機能するので、本実施形態に係るパルス幅変調回路１では、従来のデッドタイム挿入回路１０２も省略することができる。
【０１１８】
なお、上記実施形態では、パルス幅変調回路１から出力されるＰＷＭ信号Ｓｃ，／Ｓｃを出力回路１０５の半導体スイッチＳＷ１，ＳＷ２を直接駆動することができるようにする場合を例にしたので、スイッチ回路ＳＷａで切り換える電圧を電圧Ｖccと電圧Ｖａ(＝Ｖcc−ΔＶ）とし、スイッチ回路ＳＷｂで切り換える電圧を電圧Ｖssと電圧Ｖｂ(＝Ｖss＋ΔＶ）としたが、用途に応じてスイッチ回路ＳＷａ，ＳＷｂで切り換える４つの電圧を任意に設定することができることは言うまでもない。
【符号の説明】
【０１１９】
１  パルス幅変調回路
２  電圧−電流変換回路
２０１，２０２  定電流回路
３  無安定マルチバイブレータ回路
Ｃａ  コンデンサ（第１の電荷蓄積回路）
Ｃｂ  コンデンサ（第２の電荷蓄積回路）
ＣＯＭＰａ  コンパレータ（第１の論理回路）
ＣＯＭＰｂ  コンパレータ（第２の論理回路）
ＳＷａ  スイッチ回路（第１の基準電圧設定回路）
ＳＷｂ  スイッチ回路（第２の基準電圧設定回路）
ＩＢＰａ，ＩＢＰｂ  電流バイパス回路
Ｑa1  インバータ（第１の論理回路）
Ｑb1  インバータ（第２の論理回路）
Ｄａ  電流バイパス用ダイオード（第１の放電回路）
Ｄｂ  電流バイパス用ダイオード（第２の放電回路）
Ｒ１，Ｒ２  抵抗
Ｖrefa  基準電圧（第１の基準レベル）
Ｖtha  インバータＱa1のスレシホールド電圧（第１の基準レベル）
Ｖrefb  基準電圧（第２の基準レベル）
Ｖthb  インバータＱb1のスレシホールド電圧（第２の基準レベル）
Ｑ２１，Ｑ２４，Ｑsa  ｐｎｐ型トランジスタ
Ｑ２２，Ｑ２３，Ｑsb  ｎｐｎ型トランジスタ
【図１】
0005423477.tif 000002
【図２】
0005423477.tif 000003
【図３】
0005423477.tif 000004
【図４】
0005423477.tif 000005
【図５】
0005423477.tif 000006
【図６】
0005423477.tif 000007
【図７】
0005423477.tif 000008
【図８】
0005423477.tif 000009
【図９】
0005423477.tif 000010
【図１０】
0005423477.tif 000011
【図１１】
0005423477.tif 000012