(57)【特許請求の範囲】
【請求項１】
半導体装置の電気的特性のテストを行うテスタと接続され、前記半導体装置をテストする信号を伝達するプリント配線基板と、
前記プリント配線基板に実装され、前記半導体装置を装着する複数のソケットとを有したテスト用ボードであって、
前記ソケットは、
前記半導体装置が装着される第１のベース部と、
前記第１のベース部の下側に設けられた第２のベース部と、
前記第２のベース部に配列固定され、前記半導体装置の外部接続端子と前記プリント配線基板に形成された接続端子とを接続する複数のソケットピンとを備え、
前記ソケットピンは、
前記半導体装置のＩ／Ｏ端子となる信号用外部接続端子、または前記半導体装置のＩ／Ｏ端子となる信号用外部接続端子および前記半導体装置の動作電圧が供給される電源端子となる外部接続端子に接続される信号用ソケットピンと、
前記半導体装置のグランド端子となる信号用外部接続端子に接続されるグランド用ソケットピンとを含み、
前記信号用ソケットピンは、
前記半導体装置の外部接続端子と前記プリント配線基板に形成された接続端子とを接続する導電ピンと、
前記導電ピンの外周面に形成され、誘電体材料、または絶縁体材料からなるインピーダンス整合用被膜と、
中空円柱状からなり、前記インピーダンス整合用被膜が形成された前記導電ピンが内部に装着された導体筒とよりなり、
前記第２のベース部は、
前記信号用ソケットピンが挿入固定される孔にスルーホールが形成されており、
前記スルーホールは、
前記第２のベース部に形成され、前記グランド用ソケットピンが接続されているグランド配線に接続され、
前記プリント配線基板は、
前記ソケットピンが実装される主面において、グランド配線パターンが形成されており、前記ソケットに前記半導体装置が装着された際に、前記導体筒が前記プリント配線基板に形成されたグランド配線パターンに接触することを特徴とするテスト用ボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のテストにおける信号品質の向上技術に関し、特に、電気的特性などがテストされる半導体装置をソケットに実装した際のインピーダンス不整合の低減に有効な技術に関する。
【背景技術】
【０００２】
半導体装置の電気的特性などのテストは、半導体装置をテストするテスタに電気的に接続されたバーンインボードなどのテスト用ボードに複数個の半導体装置を実装することにより行っている。
【０００３】
この種のテスト用ボードには、たとえば、ＢＧＡ(Ball Grid Array)形の半導体装置を装着するソケットが搭載されており、該ソケットに被試験デバイスとなる半導体装置が装着される構成となっている。
【０００４】
ソケットは、たとえば、樹脂製のソケット本体、および該ソケット本体の底部に設けられたポゴピンから構成されている。ポゴピンは、ソケット本体に半導体装置が装着された際に、該半導体装置の外部ピンが重合する位置にそれぞれ設けられている。
【０００５】
また、ポゴピンは、両先端部にプランジャと呼ばれる接触ピンが設けられており、それら接触ピンの間にはバネが設けられている。そして、２つの接触ピンの間に設けられたバネによって、ポゴピンの一方の接触ピンが半導体装置の外部ピンにより押さえつけられ、該他方の接触ピンがテスト用ボードに形成されたランドにより押さえつけられることにより、電気的接続が行われる。
【０００６】
なお、この種のソケットにおいては、たとえば、ポゴピンと、このポゴピンに接することなくこれを内部に保持し、且つグランド（ＧＮＤ）処理されたスルーホールを備える筐体と、この筐体の前記スルーホール開口面に設置され、ポゴピンを固定する絶縁シートとを具備することにより、長寿命で良好な高周波特性を有するＢＧＡ用高周波ソケットがある（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−１０７４０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、上記のようなソケットによる電気的接続技術では、次のような問題点があることが本発明者により見い出された。
【０００９】
上述したように、ポゴピンを有したソケットの場合、ソケットに挿入する半導体装置の外部ピンとテスト用ボードに設けられたランドとを１対１に接続する構成となる。
【００１０】
このため、信号が入出力されるポゴピン（以下、信号ピンという）のインダクタンスは、グランドに接続されるポゴピン（以下、グランドピンという）との相互インダクタンスの観点から、グランドピンに近いものは小さく、遠いものは大きくなる。
【００１１】
また、グランドピンによるインダクタンス低減効果も、ピン間隔に制限があるために近づけることが困難であり、制限されてしまうことになる。このため、信号ピンのインピーダンスはピン間隔とピン配置によりまちまちの値をとってしまうことになる。
【００１２】
これにより、半導体装置の入出力インピーダンスやテスト用ボードのパターン配線とのインピーダンス整合がとれなくなってしまい、信号反射などにより波形が乱れ、信号品質が低下してしまうという問題がある。
【００１３】
本発明の目的は、半導体装置をソケットに装着した際のインピーダンス整合をとり、信号品質を大幅に向上させることができる技術を提供することにある。
【００１４】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明は、半導体装置の電気的特性のテストを行うテスタと接続され、該半導体装置をテストする信号を伝達するプリント配線基板と、該プリント配線基板に実装され、半導体装置を装着する複数のソケットとを有したテスト用ボードであって、該ソケットは、半導体装置が装着される第１のベース部と、該第１のベースの下側に設けられた第２のベース部と、該第２のベース部に配列固定され、半導体装置の外部接続端子とプリント配線基板に形成された接続端子とを接続する複数のソケットピンとを備え、該ソケットピンは、半導体装置のＩ／Ｏ(Input/Output)端子となる信号用外部接続端子、または半導体装置のＩ／Ｏ端子となる信号用外部接続端子および半導体装置の動作電圧が供給される電源端子となる外部接続端子に接続される信号用ソケットピンと、半導体装置のグランド端子となる信号用外部接続端子に接続されるグランド用ソケットピンとを含み、信号用ソケットピンは、半導体装置の外部接続端子とプリント配線基板に形成された接続端子とを接続する導電ピンと、導電ピンの外周面に形成され、誘電体材料、または絶縁体材料からなるインピーダンス整合用被膜と、中空円柱状からなり、インピーダンス整合用被膜が形成された導電ピンが内部に装着された導体筒とよりなり、第２のベース部は、信号用コネクタピンが挿入固定される孔にスルーホールが形成されており、該スルーホールは、第２のベース部に形成され、グランド用ソケットピンが接続されているグランド配線に接続され、プリント配線基板は、コネクタピンが実装される主面において、グランド配線パターンが形成されており、ソケットに半導体装置が装着された際に、導体筒がプリント配線基板に形成されたグランド配線パターンに接触するものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
（１）半導体装置をソケットに装着した際に発生するインピーダンス不整合を大幅に低減することができる。
【００１９】
（２）上記（１）により、グランドレベルが安定化し、信号品質を向上化させることが可能となり、半導体装置のテストを高精度に実施することができる。
【００２０】
（３）また、上記（２）により、半導体装置のテストにおける歩留まりを向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施の形態によるソケット、テスト用ボード、および半導体装置の一例を示す説明図である。
【図２】図１のソケットにおけるソケットピン、およびその周辺部の一部を拡大した説明図である。
【図３】本発明者が検討したソケットにおけるソケットピン、およびその周辺部の一部を拡大した説明図である。
【図４】図１のソケットが実装されるテスト用ボードにおける配線層の一例を示す説明図である。
【図５】図１の半導体装置の一部の外部接続端子におけるピン配置の一例を示す説明図である。
【図６】図１のテスト用ボードの一部を拡大した配線の一例を示す説明図である。
【図７】図２のソケットピンにおけるグランド用導体筒の具体的な構成の一例を示す説明図である。
【図８】図７の他の例を示す説明図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
《発明の概要》
本発明のテスト用ボード（テスト用ボードＴＢ）は、半導体装置（半導体装置５）の電気的特性のテストを行うテスタと接続され、半導体装置をテストする信号を伝達するプリント配線基板（テスト用配線基板６）と、プリント配線基板に実装され、半導体装置を装着する複数のソケット（ソケット１）とを有したものである。
【００２４】
また、ソケットは、半導体装置が装着される第１のベース部（上部ベース２）と、第１のベースの下側に設けられた第２のベース部（下部ベース３）と、第２のベース部に配列固定され、半導体装置の外部接続端子とプリント配線基板に形成された接続端子（ランドＬ）とを接続する複数のソケットピン（ソケットピン４）とを備えている。
【００２５】
ソケットピンは、半導体装置のＩ／Ｏ端子となる信号用外部接続端子、または半導体装置のＩ／Ｏ端子となる信号用外部接続端子および半導体装置の動作電圧が供給される電源端子となる外部接続端子に接続される信号用ソケットピン（４ｂ）と、半導体装置のグランド端子となる信号用外部接続端子に接続されるグランド用ソケットピン（４ａ）とを含み、信号用ソケットピンは、半導体装置の外部接続端子とプリント配線基板に形成された接続端子とを接続する導電ピン（上部接触ピン８、下部接触ピン９、バネ１０、信号用導体筒１１ａ）と、導電ピンの外周面に形成され、誘電体材料、または絶縁体材料からなるインピーダンス整合用被膜（誘電体被膜１１ｂ）と、中空円柱状からなり、インピーダンス整合用被膜が形成された導電ピンが内部に装着された導体筒（グランド用導体筒１１ｃ）とよりなる。
【００２６】
さらに、第２のベース部は、信号用コンタクトピンが挿入固定される孔にスルーホール（１４）が形成されており、該スルーホールは、第２のベース部に形成され、グランド用ソケットピンが接続されているグランド配線（１３）に接続され、プリント配線基板は、コネクタが実装される主面において、グランド配線パターンが形成されており、ソケットに半導体装置が装着された際に、導体筒がプリント配線基板に形成されたグランド配線パターン（グランドパターン配線６ａ）に接触する構成となっている。
【００２７】
図１は、本発明の一実施の形態によるテスト用ボードの一例を示す説明図、図２は、図１のソケットにおけるソケットピン、およびその周辺部の一部を拡大した説明図、図３は、本発明者が検討したソケットにおけるソケットピン、およびその周辺部の一部を拡大した説明図、図４は、図１のソケットが実装されるテスト用配線基板における配線層の一例を示す説明図、図５は、図１の半導体装置の一部の外部接続端子におけるピン配置の一例を示す説明図、図６は、図１のテスト用配線基板の一部を拡大した配線の一例を示す説明図、図７は、図２のソケットピンにおけるグランド用導体筒の具体的な構成の一例を示す説明図、図８は、図７の他の例を示す説明図である。
【００２８】
本実施の形態において、ソケット１は、表面実装パッケージの１つであるＢＧＡ形の半導体装置５を装着するソケットであり、スクリーニングを行うバーンイン装置のバーンインボードなどのテスト用ボードＴＢなどに実装されている。
【００２９】
ソケット１は、図１に示すように、上部ベース２、および下部ベース３から構成されている。上部ベース２は、四角形の額縁状からなり、半導体装置５を挿入する四辺形の挿入孔が設けられている。
【００３０】
下部ベース３は、複数のソケットピン４を配列固定するベースであり、たとえば、ガラス繊維入りプラスティック材などからなる。ソケットピン４は、下部ベース３に配列固定されており、半導体装置５の外部接続端子５ａに対応する位置に設けられている。
【００３１】
このソケット１は、半導体装置５をテストするテスタと接続されるテスト用配線基板６に複数個（たとえば、２個〜６個程度）実装されている。
【００３２】
図２は、図１のソケット１におけるソケットピン４、およびその周辺部の一部を拡大した説明図である。
【００３３】
図２の左側に示すソケットピン４ａは、複数のソケットピン４のうち、半導体装置５のグランドピンとなる外部接続端子５ａに接続されるソケットピンであり、図２の右側に示すソケットピン４ｂは、複数のソケットピン４のうち、半導体装置５のＩ／Ｏ端子などの信号ピンとなる外部接続端子５ａが接続されているソケットピンである。
【００３４】
ソケットピン４ａは、スリーブ７、上部接触ピン８、下部接触ピン９、ならびにバネ１０から構成されており、これらは、たとえば、銅などの導電体からなる。スリーブ７は、中空円柱状からなり、該スリーブ７の内部には、上方から下方にかけて、上部接触ピン８、バネ１０、および下部接触ピン９がそれぞれ設けられている。
【００３５】
上部接触ピン８は、半導体装置５の外部接続端子５ａと接触するピンであり、この場合、半導体装置５のグランドピンとなる外部接続端子５ａに電気的に接続されている。また、下部接触ピン９は、テスト用配線基板６の表面に形成されたグランドパターン配線６ａと電気的に接続されている。
【００３６】
バネ１０は、上部接触ピン８と下部接触ピン９とを図２の上下方向に押しつけて、半導体装置５の外部接続端子５ａと上部接触ピン８、およびテスト用配線基板６のグランドパターン配線６ａと下部接触ピンとの接圧を確保し、良好に電気的接続がされるようにする。
【００３７】
ソケットピン４ｂは、同軸構造からなり、スリーブ１１、上部接触ピン８、下部接触ピン９、ならびにバネ１０から構成されている。スリーブ１１は、中空円柱状からなる信号用導体筒１１ａ、誘電体被膜１１ｂ、ならびにグランド用導体筒１１ｃから構成されている。
【００３８】
信号用導体筒１１ａの内部には、上方から下方にかけて、上部接触ピン８、バネ１０、および下部接触ピン９がそれぞれ設けられている。また、信号用導体筒１１ａの外周面には、誘電体（または絶縁体）材料によって形成された誘電体被膜１１ｂが形成されている。
【００３９】
これら信号用導体筒１１ａ、および誘電体被膜１１ｂは、中空円柱状のグランド用導体筒１１ｃの内部に形成されている。また、上部接触ピン８、下部接触ピン９、バネ１０、信号用導体筒１１ａ、ならびにグランド用導体筒１１ｃは、銅などの導電体により形成されている。
【００４０】
上部接触ピン８は、半導体装置５の外部接続端子５ａと接触するピンであり、ここでは、半導体装置５の信号ピンとなる外部接続端子５ａに電気的に接続される。下部接触ピン９は、テスト用配線基板６の表面に形成されている信号用ランド１２と電気的に接続されている。信号用ランド１２は、スルーホール１２ａを介してテスト用配線基板６の配線層に形成された信号配線１２ｂに接続される。
【００４１】
グランド用導体筒１１ｃは、下部接触ピン９の先端面と同じ程度の長さに形成されており、下部接触ピン９が、テスト用配線基板６の信号用ランド１２と接触した際に、該グランド用導体筒１１ｃがテスト用配線基板６のグランドパターン配線６ａに接触するようになっている。
【００４２】
また、ソケットピン４ｂは、下部ベース３に形成されたスルーホール１４に挿入固定されており、該スルーホール１４は、下部ベース３の主面（半導体装置の実装面側）に形成されたグランド配線１３と接続されている。このグランド配線１３は、たとえば、グランドプレーン状に形成されており、ソケットピン４ａと接続されている。
【００４３】
次に、本実施の形態における同軸構造のソケットピン４ｂの作用について説明する。
【００４４】
ソケットピン４ｂは、誘電体被膜１１ｂの被覆の材料と厚みを制御することにより、該ソケットピン４ｂのインピーダンスが、半導体装置５の出力インピーダンスとテスト用配線基板６における信号配線インピーダンスと同じ大きさとなるようにする。
【００４５】
これにより、ソケットピンによる大きなインピーダンス不整合を解消することができ、反射を抑え、信号品質を大幅に向上させることができる。
【００４６】
本発明者の検討によれば、図３に示すように、たとえば、半導体装置５０の信号ピンとなる外部接続端子５１と接触するソケットピン５２をグランドで覆うことにより、該ソケットピン５２のインピーダンスを半導体装置５０の出力インピーダンス、およびテスト用配線基板５７における信号配線インピーダンスとある程度整合させることができる。
【００４７】
ソケットピン５２は、スリーブ５３、上部接触ピン５４、下部接触ピン５５、バネ５６、および被膜６５から構成されている。これらスリーブ５３、上部接触ピン５４、下部接触ピン５５、ならびにバネ５６は、たとえば、銅などの導電体からなる。
【００４８】
スリーブ５３は、中空円柱状からなり、該スリーブ５３の内部には、上方から下方にかけて、上部接触ピン５４、バネ５６、および下部接触ピン５５がそれぞれ設けられている。
【００４９】
上部接触ピン５４は、半導体装置５０の外部接続端子５１と接触する。また、下部接触ピン５５は、テスト用配線基板５７の信号用ランド５８と電気的に接続されている。信号用ランド５８は、スルーホール５９を介してテスト用配線基板５７の配線層に形成された信号配線６０に接続される。被膜６５は、スリーブ５３の外周面に形成された誘電体の被膜である。
【００５０】
また、ソケットの下部ベース６３には、グランド配線６４がソケットピン５２，６１を覆うように形成されている。そして、被膜６５の厚み、あるいは材料などを制御することにより、インピーダンス整合を行う。
【００５１】
また、図３の左側に示すソケットピン６１は、一方の接続端が半導体装置５０のグランドピンとなる外部接続端子６２に接続され、他方の接続端がテスト用配線基板５７の主面（ソケットが装着される面）に形成されたグランドプレーン状のグランド配線６６に接続されるソケットピンである。このソケットピン６１は、スリーブ５３、上部接触ピン５４、下部接触ピン５５、およびバネ５６から構成されており、これらは、たとえば、銅などの導電体材料からなる。ソケットピン６１の構成は、被膜６５が形成されていない以外、ソケットピン５２と同様であるので説明は省略する。
【００５２】
ソケットピン５２の場合、上部接触ピン５４上端部と下部接触ピン５５下端部のスリーブ５３に覆われていない２箇所ではインピーダンス不整合が発生してしまう。
【００５３】
また、信号電流が流れた際に、余分なグランド電流ループ（図３の信号電流とリターン電流に示す）ができてしまい、グランドのインダクタンスが増加してしまうことになる。
【００５４】
これに対して、図２のソケットピン４ｂでは、ソケット１とテスト用配線基板６との間のグランド電流経路（図２のリターン電流に示す）が、ソケットピン４ｂのグランド用導体筒１１ｃを通る経路となるので、ソケット１からテスト用配線基板６までインピーダンスを略一定に保つことができる。
【００５５】
これにより、図３のケースに比べて、インピーダンス不整合点を削減することができ、より信号品質を向上させることができる。
【００５６】
加えて、図２のケースでは、グランドに流れるリターン電流の電流経路を削減（図２、および図３のリターン電流）することができるので、グランドのインダクタンスが低減され、ノイズ耐性を大きくすることができ、信号品質を向上することができる。
【００５７】
図４は、テスト用配線基板６における配線層の一例を示す説明図である。
【００５８】
テスト用配線基板６は、図示するように、上方から下方にかけて、配線層Ｌ１〜Ｌ６からなる６つの配線層がそれぞれ形成された多層配線基板からなる。最上層の配線層Ｌ１は、グランドプレーンのグランドパターン配線６ａが形成されている。
【００５９】
また、配線層Ｌ２，Ｌ３，Ｌ５，Ｌ６は、半導体装置５の信号ピンとなる外部接続端子５ａ（図２）の信号を伝達する信号配線がそれぞれ形成される配線層であり、配線層Ｌ４は、半導体装置５の動作電圧となる電源電圧が供給される配線層であり、電源プレーンが形成されている。
【００６０】
図５は、半導体装置５の一部の外部接続端子５ａにおけるピン配置の一例を示す説明図である。
【００６１】
図５において、’Ｓ’で示す端子は信号ピンとなる外部接続端子５ａ（図２）、’Ｇ’で示す端子はグランドピンとなる外部接続端子５ａであり、’Ｐ’で示す端子は半導体装置５の動作電圧となる電源電圧が供給される外部接続端子５ａであることを示している。また、図５の左側の実線は、半導体装置５の周辺端部を示している。
【００６２】
図６は、テスト用配線基板６の一部を拡大した配線の一例を示す説明図であり、図６の左側は、テスト用配線基板６の配線層Ｌ１（主面）における配線例を示している。図６の中央部は、テスト用配線基板６の配線層Ｌ２における配線例を示しており、図６の右側は、テスト用配線基板６の配線層Ｌ３における配線例を示している。
【００６３】
図６の左側に示す配線層Ｌ１において、’Ｓ’、’Ｇ’、’Ｐ’で示す端子は、図５の外部接続端子５ａがそれぞれ接続されるランドを示しており、’Ｓ’、’Ｐ’で示すランド以外は、全面に、いわゆるグランドプレーンからなるグランドパターン配線６ａが形成されている。
【００６４】
また、図６の中央に示す配線層Ｌ２において、’Ｓ’、’Ｇ’、’Ｐ’で示すランドに接続されるビアから配線される配線パターンをそれぞれ示しており、図６の右側に示す配線層Ｌ３においても、’Ｓ’、’Ｇ’、’Ｐ’で示すランドに接続するビアから配線される配線パターンをそれぞれ示している。
【００６５】
’Ｓ’、’Ｇ’、’Ｐ’で示すランドにおいて、たとえば、図６の左側の右側の最も上に位置する’Ｓ’のランドＬは、周辺部近傍に’Ｇ’のランドが配置されていないが、図２のソケットピン４ｂの構成とすることによって、信号電流は、配線層Ｌ３の信号配線の経路を通り、リターン電流は、配線層Ｌ１のグランドパターン配線６ａの経路を通ることになるので、ソケット１からテスト用配線基板６までインピーダンスを略一定に保つことができる。
【００６６】
図７は、ソケットピン４ｂにおけるグランド用導体筒１１ｃの具体的な構成の一例を示す説明図である。
【００６７】
この場合、グランド用導体筒１１ｃは、図示するように、該グランド導体筒の下側（下部接触ピン９側）の端部に、予め切り欠き１５が等間隔で形成されている。そして、下部接触ピン９が信号用ランド１２と接触した際に、該切り欠き１５がグランドパターン配線６ａに押しつけられて外周面方向に開くことによって確実にグランド用導体筒１１ｃとグランドパターン配線６ａとが接触する構成となっている。
【００６８】
また、図８は、図７の他の例を示す説明図である。
【００６９】
図８においては、グランド導体筒の下方（下部接触ピン９側）に、予め切り込み１６が等間隔で形成されている。そして、下部接触ピン９が信号用ランド１２と接触した際に、該切り欠き１５がグランドパターン配線６ａに押しつけられて切り込み１６が入っていない部分が潰れて確実にグランド用導体筒１１ｃとグランドパターン配線６ａとが接触する構成となっている。
【００７０】
それにより、本実施の形態によれば、ソケット１を介した半導体装置５の装着の際に発生するインピーダンスの不整合を解消することができるので、信号反射を低減し、信号品質を大幅に向上させることができる。
【００７１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００７２】
本発明は、半導体装置における電気的特性のテストの歩留まり向上技術に適している。
【符号の説明】
【００７３】
１  ソケット
２  上部ベース
３  下部ベース
４  ソケットピン
４ａ  ソケットピン
４ｂ  ソケットピン
５  半導体装置
５ａ  外部接続端子
６  テスト用配線基板
６ａ  グランドパターン配線
７  スリーブ
８  上部接触ピン
９  下部接触ピン
１０  バネ
１１  スリーブ
１１ａ  信号用導体筒
１１ｂ  誘電体被膜
１１ｃ  グランド用導体筒
１２  信号用ランド
１２ａ  スルーホール
１２ｂ  信号配線
１３  グランド配線
１４  スルーホール
Ｌ１  配線層
Ｌ２  配線層
Ｌ３  配線層
Ｌ４  配線層
Ｌ５  配線層
Ｌ６  配線層
Ｌ  ランド
５０  半導体装置
５１  外部接続端子
５２  ソケットピン
５３  スリーブ
５４  上部接触ピン
５５  下部接触ピン
５６  バネ
５７  テスト用配線基板
５８  信号用ランド
５９  スルーホール
６０  信号配線
６１  ソケットピン
６２  外部接続端子
６３  下部ベース
６４  グランド配線
６５  被膜
６６  グランド配線
ＴＢ  テストボード
【図１】
0005572066.tif 000002
【図２】
0005572066.tif 000003
【図３】
0005572066.tif 000004
【図４】
0005572066.tif 000005
【図５】
0005572066.tif 000006
【図６】
0005572066.tif 000007
【図７】
0005572066.tif 000008
【図８】
0005572066.tif 000009