(57)【特許請求の範囲】
【請求項１】
金属イオンを伝導可能なイオン伝導体と、
前記イオン伝導体に接して設けられた第１電極と、
前記イオン伝導体に接して設けられた第２電極とを含み、
前記第１電極が、前記イオン伝導体に金属イオンを供給可能であり、
前記第１電極の前記イオン伝導体と接する部分が、前記金属の酸化物、前記金属の水酸化物および前記金属の塩からなる群から選択される少なくとも一つを含み、
前記イオン伝導体がＳｉＯＣＨ系材料およびＳｉＯＣ系材料の少なくとも一方を含み、かつその比誘電率が２．１以上３．０以下であることを特徴とするスイッチング素子。
【請求項２】
前記第１電極の前記イオン伝導体と接する部分が、酸化銅を含むことを特徴とする請求項１記載のスイッチング素子。
【請求項３】
前記イオン伝導体が、酸化タンタル、酸化シリコン、酸化ジルコニウム、酸化アルミニウムおよび酸化チタンからなる群から選択される少なくとも一つを含むことを特徴とする請求項１または２記載のスイッチング素子。
【請求項４】
前記イオン伝導体の空孔径分布が単一ピークであることを特徴とする請求項１から３のいずれか一項に記載のスイッチング素子。
【請求項５】
前記第１電極と前記イオン伝導体との間に、貫通孔が形成された絶縁性バリア層が配置され、
前記絶縁性バリア層の貫通孔を介して、前記第１電極が前記イオン伝導体の一方の面に、接して設けられ、
前記第２電極が、前記イオン伝導体の他方の面に接して設けられていることを特徴とする請求項１から４のいずれか一項に記載のスイッチング素子。
【請求項６】
さらに、前記イオン伝導体に接して設けられた第３電極を含み、
前記第１電極に代えて、前記第３電極が、前記イオン伝導体に金属イオンを供給可能であり、かつ、前記第１電極の前記イオン伝導体と接する部分に代えて、前記第３電極の前記イオン伝導体と接する部分が、前記金属の酸化物、前記金属の水酸化物および前記金属の塩からなる群から選択される少なくとも一つを含むことを特徴とする請求項１から４のいずれか一項に記載のスイッチング素子。
【請求項７】
金属イオンを供給可能な第１電極を形成する第１電極形成工程と、
前記第１電極の表面を加工して、金属の酸化物、金属の水酸化物および金属の塩からなる群から選択される少なくとも一つを形成する表面加工工程と、
前記第１電極の金属の酸化物、金属の水酸化物および金属の塩からなる群から選択される少なくとも一つが形成されている表面に接するように、金属イオンを伝導可能なイオン伝導体を設けるイオン伝導体設置工程と、
前記イオン伝導体に接するように、第２電極を設ける第２電極設置工程とを含み、
前記イオン伝導体がＳｉＯＣＨ系材料およびＳｉＯＣ系材料の少なくとも一方を含み、かつその比誘電率が２．１以上３．０以下であることを特徴とするスイッチング素子の製造方法。
【請求項８】
前記表面加工工程に先立ち、前記第１電極の前記表面に貫通孔が形成された絶縁性バリア層を形成する絶縁性バリア層形成工程をさらに含み、
前記イオン伝導体設置工程において、
前記絶縁性バリア層の貫通孔を介して、前記イオン伝導体の一方の面が前記第１電極に接するように、前記イオン伝導体を設け、
前記第２電極設置工程において、
前記イオン伝導体の他方の面に接するように、前記第２電極を設けることを特徴とする請求項７記載のスイッチング素子の製造方法。
【請求項９】
請求項１から６のいずれか一項に記載のスイッチング素子、または請求項７または８記載の製造方法により製造されたスイッチング素子を含むことを特徴とする半導体装置。
【請求項１０】
半導体基板上に積層された多層配線層と、前記多層配線層の内部に設けられたスイッチング素子とを含み、
前記スイッチング素子が、請求項５記載のスイッチング素子、または請求項８記載の製造方法により製造されたスイッチング素子であり、
前記多層配線層は、前記第１電極に電気的に接続された配線と、前記第２電極に電気的に接続されたプラグとを含むことを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子、スイッチング素子の製造方法および半導体装置に関する。
【背景技術】
【０００２】
プログラマブルロジック（書き換え可能な論理集積回路）は、ロジックセル間がスイッチにより相互に結線されて構成されている。前記プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進するには、前記スイッチの小型化、オン抵抗の低減が必要である。金属の析出を利用したスイッチング素子は、半導体スイッチと比較して、小型であり、オン抵抗も小さいことが知られている。このようなスイッチング素子としては、例えば、特許文献１〜３に開示された２端子スイッチング素子、または特許文献３および４に開示された３端子スイッチング素子等があげられる。
【０００３】
図１１に、２端子スイッチング素子の構造の一例を示す。図示のように、この２端子スイッチング素子は、金属イオンを供給する第１電極１０１と金属イオンを供給しない第２電極１０２とにより、イオン伝導体（イオン伝導層）１０４を挟持した構造である。この２端子スイッチング素子において、前記両電極間は、前記イオン伝導体中での金属架橋の形成・消滅（溶解）によってスイッチングする。このような２端子スイッチング素子は、その構造が単純であるため、製造プロセスが簡便であり、素子サイズをナノメートルオーダーまで小さく加工可能である。一方、前述の３端子スイッチング素子は、金属架橋の形成・消滅をコントロールする第３電極を設けることで、前記金属架橋の太さを制御可能であり、スイッチの書き込みおよび消去に必要な電流を大幅に低減可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００２−５３６８４０号公報
【特許文献２】特開２００６−３１９０２８号公報
【特許文献３】国際公開第２００９−７８２５１号
【特許文献４】国際公開第２００６−７０７７３号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、前述の２端子・３端子スイッチング素子を、プログラマブルロジックの配線切り換えスイッチに適用する場合、そのオン電圧（高抵抗状態から低抵抗状態に遷移させる電圧）が、周辺駆動回路の動作電圧の限界値より小さいことが望まれる。オン電圧が、周辺駆動回路の動作電圧の限界値より大きい場合には、例えば、上昇回路等を別途設ける必要があり、前述のスイッチング素子の適用による小型化のメリットを損なってしまう。
【０００６】
オン電圧は、イオン伝導体を薄膜化することにより低減可能である。しかし、前記薄膜化によりイオン伝導体の絶縁破壊電圧も低下するため、動作時に故障するリスクが増すなど、スイッチング素子の信頼性を低下させてしまうおそれがある。
【０００７】
本発明の目的は、イオン伝導体を薄膜化することなくオン電圧を低減可能なスイッチング素子、スイッチング素子の製造方法および半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明のスイッチング素子は、
金属イオンを伝導可能なイオン伝導体と、
前記イオン伝導体に接して設けられた第１電極と、
前記イオン伝導体に接して設けられた第２電極とを含み、
前記第１電極が、前記イオン伝導体に金属イオンを供給可能であり、
前記第１電極の前記イオン伝導体と接する部分が、前記金属の酸化物、前記金属の水酸化物および前記金属の塩からなる群から選択される少なくとも一つを含むことを特徴とする。
【０００９】
また、本発明のスイッチング素子の製造方法は、
金属イオンを供給可能な第１電極を形成する第１電極形成工程と、
前記第１電極の表面を加工して、金属の酸化物、金属の水酸化物および金属の塩からなる群から選択される少なくとも一つを形成する表面加工工程と、
前記第１電極の金属の酸化物、金属の水酸化物および金属の塩からなる群から選択される少なくとも一つが形成されている表面に接するように、金属イオンを伝導可能なイオン伝導体を設けるイオン伝導体設置工程と、
前記イオン伝導体に接するように、第２電極を設ける第２電極設置工程とを含むことを特徴とする。
【００１０】
また、本発明の半導体装置は、
前記本発明のスイッチング素子、または前記本発明のスイッチング素子の製造方法により製造されたスイッチング素子を含むことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、イオン伝導体を薄膜化することなくオン電圧を低減可能なスイッチング素子、スイッチング素子の製造方法および半導体装置を提供可能である。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明のスイッチング素子の一例（実施形態１）の構成を示す断面図である。
【図２】図２は、前記実施形態１のスイッチング素子の駆動方法の一例を説明する断面図である。
【図３】図３は、本発明のスイッチング素子のその他の例（実施形態２）の構成を示す断面図である。
【図４】図４は、前記実施形態２のスイッチング素子の駆動方法の一例を説明する断面図である。
【図５】図５は、本発明の半導体装置の一例（実施形態３）の構成を示す断面図である。
【図６Ａ】図６Ａは、前記実施形態３の半導体装置の製造方法における一工程を説明する断面図である。
【図６Ｂ】図６Ｂは、前記実施形態３の半導体装置の製造方法における別の一工程を説明する断面図である。
【図６Ｃ】図６Ｃは、前記実施形態３の半導体装置の製造方法におけるさらに別の一工程を説明する断面図である。
【図６Ｄ】図６Ｄは、前記実施形態３の半導体装置の製造方法におけるさらに別の一工程を説明する断面図である。
【図６Ｅ】図６Ｅは、前記実施形態３の半導体装置の製造方法におけるさらに別の一工程を説明する断面図である。
【図６Ｆ】図６Ｆは、前記実施形態３の半導体装置の製造方法におけるさらに別の一工程を説明する断面図である。
【図６Ｇ】図６Ｇは、前記実施形態３の半導体装置の製造方法におけるさらに別の一工程を説明する断面図である。
【図６Ｈ】図６Ｈは、前記実施形態３の半導体装置の製造方法におけるさらに別の一工程を説明する断面図である。
【図６Ｉ】図６Ｉは、前記実施形態３の半導体装置の製造方法におけるさらに別の一工程を説明する断面図である。
【図６Ｊ】図６Ｊは、前記実施形態３の半導体装置の製造方法におけるさらに別の一工程を説明する断面図である。
【図６Ｋ】図６Ｋは、前記実施形態３の半導体装置の製造方法におけるさらに別の一工程を説明する断面図である。
【図６Ｌ】図６Ｌは、前記実施形態３の半導体装置の製造方法におけるさらに別の一工程を説明する断面図である。
【図７】図７（ａ）〜（ｅ）は、実施例１のスイッチング素子の製造方法を説明する断面図である。
【図８】図８（ａ）〜（ｅ）は、実施例２のスイッチング素子の製造方法を説明する断面図である。
【図９】図９は、前記実施例１のスイッチング素子の動作（オン状態への遷移）を説明するグラフである。
【図１０】図１０は、前記実施例１のスイッチング素子の動作（オフ状態への遷移）を説明するグラフである。
【図１１】図１１は、関連技術の２端子スイッチング素子の一例の構成を示す断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明について、例をあげて詳細に説明する。ただし、本発明は、以下の実施形態に限定されない。なお、以下の図１から図１１において、同一部分には、同一符号を付している。また、図面においては、説明の便宜上、各部の構造は適宜簡略化して示す場合があり、各部の寸法比等は、実際とは異なる場合がある。
【００１４】
（実施形態１）
本実施形態のスイッチング素子は、２端子スイッチング素子の一例である。図１に、本実施形態のスイッチング素子の構成を示す。図示のように、本実施形態のスイッチング素子１０は、イオン伝導体であるイオン伝導層１４と、イオン伝導層１４の一方の面（図１において、上側の面）に接して設けられた第１電極１１と、イオン伝導層１４の他方の面（図１において、下側の面）に接して設けられた第２電極１２とを含む。第１電極１１のイオン伝導層１４と接する部分（界面）には、金属酸化物１１ａが形成されている。図１において、金属酸化物１１ａは、二点鎖線で示す。なお、前記第１電極および前記第２電極の設置箇所は、この例に限定されない。
【００１５】
第１電極１１は、イオン伝導層１４に金属イオンを供給可能な電極である。その形成材料としては、例えば、銅、銀、アルミニウム、チタン等があげられ、これらの中でも、銅が特に好ましい。第２電極１２は、電圧を印加した際に、イオン伝導層１４中に金属イオンを供給しないことが好ましい。なお、第２電極１２は、その全体が前記金属イオンを供給しない材料から形成されていなくとも、例えば、少なくともイオン伝導層１４と接する部分が前記金属イオンを供給しない材料から形成されていればよい。その形成材料としては、例えば、ルテニウム、プラチナ、ニッケル等があげられ、これらの中でも、ルテニウムが特に好ましい。イオン伝導層１４は、金属イオンを伝導させるための媒体となる。
【００１６】
つぎに、本実施形態のスイッチング素子の製造方法を、前記第１電極が銅である場合を例にとり説明する。
【００１７】
まず、スパッタ法、化学気相成長法（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、電気めっき法等により、所定の基板上に銅からなる第１電極１１を形成する（第１電極形成工程）。この状態で、第１電極１１の表面を酸化して酸化銅（Ｃｕ２ＯまたはＣｕＯ）１１ａを形成する（表面加工工程）。酸化銅１１ａは、第１電極１１を酸素雰囲気中での加熱、または第１電極１１を酸素プラズマ雰囲気中に暴露等して形成する。
【００１８】
前記加熱により前記酸化銅を形成する場合には、温度が高すぎると銅（第１電極）表面の平坦性が損なわれるおそれがあるため、前記温度は、ＬＳＩの配線層形成工程（バックエンド工程）のシングルダマシン後のアニール温度である３５０℃以下とすることが好ましい。なお、銅表面を十分に酸化する観点から、前記温度は、１００℃以上とすることが好ましい。
【００１９】
前記酸素プラズマ暴露により前記酸化銅を形成する場合には、温度およびプラズマパワーが高すぎると銅（第１電極）表面の平坦性が損なわれるおそれがあるため、前記温度は、ＬＳＩの配線層形成工程（バックエンド工程）のシングルダマシン後のアニール温度である３５０℃以下とし、前記プラズマのパワーは、２ｋＷ以下とすることが好ましい。なお、銅表面を十分に酸化する観点から、前記パワーは、０．２ｋＷ以上とすることが好ましい。
【００２０】
つぎに、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法等により、イオン伝導層１４を、第１電極１１の酸化銅１１ａ上に形成する（イオン伝導体設置工程）。金属酸化物からなるイオン伝導層を形成するには、例えば、焼結したターゲットを用いてスパッタ成膜する。この場合、成膜された金属酸化物のストイキオメトリーを損なわないため、スパッタチャンバー内に、例えば、４０ｓｃｃｍ（６．７６×１０−２Ｐａ・ｍ３／ｓ）の酸素を流入させる。前記金属酸化物としては、例えば、酸化タンタル、酸化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化チタンまたはそれらの混合物等があげられる。
【００２１】
ＳｉＯＣＨ系材料またはＳｉＯＣ系材料を含むイオン伝導層は、例えば、プラズマＣＶＤ法により形成することができる。この場合、例えば、環状有機シロキサンの原料と、キャリアガスであるヘリウムとを反応室内に流入させ、両者の供給が安定化し、反応室の圧力が一定になったところでＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ；高周波）電力の印加を開始する。前記原料は、例えば、１０〜２００ｓｃｃｍ（１．６９×１０−２〜３．３８×１０−１Ｐａ・ｍ３／ｓ）の範囲で供給する。前記ヘリウムは、例えば、原料気化器経由で５００ｓｃｃｍ（８．４５×１０−１Ｐａ・ｍ３／ｓ）、別ラインで反応室に直接５００ｓｃｃｍ（８．４５×１０−１Ｐａ・ｍ３／ｓ）供給する。前記ＳｉＯＣＨ系材料またはＳｉＯＣ系材料を含むイオン伝導層は、その比誘電率が２．１以上３．０以下であることが好ましく、その空孔径分布が単一ピークであることが好ましい。
【００２２】
つぎに、スパッタ法、ＣＶＤ法、電気めっき法等により、イオン伝導層１４の第１電極１１が形成されていない面に、第２電極１２を形成する（第２電極設置工程）。このようにして、本実施形態のスイッチング素子を製造可能である。ただし、本実施形態のスイッチング素子を製造する方法は、この例に限定されない。
【００２３】
つぎに、図２を参照して、本実施形態のスイッチング素子の駆動方法の一例を説明する。
【００２４】
第２電極１２を接地して、金属酸化物１１ａを含む第１電極１１に正電圧を印加すると、第１電極１１の金属が、金属酸化物１１ａから金属イオン１６となってイオン伝導層１４内に溶解する。そして、イオン伝導層１４中の金属イオン１６が、第２電極１２の表面に金属１５になって析出する。この金属１５が第１電極１１の表面にまで達すると、第１電極１１と第２電極１２との間が金属１５により架橋（金属架橋）されて電気的に接続される。これにより、スイッチがオン状態になる。
【００２５】
一方、このオン状態で、第２電極１２を接地して、第１電極１１に負電圧を印加すると、前記金属架橋が金属イオン１６となってイオン伝導層１４内に溶解し、前記金属架橋の一部が切れる。この際、金属イオン１６は、第１電極１１とイオン伝導層１４内に分散した前記金属架橋とに回収される。これにより、第１電極１１と第２電極１２との間の電気的接続が切断され、スイッチがオフ状態になる。この状態で、再び第１電極１１に正電圧を印加すれば、オン状態にすることができる。また、第１電極１１を接地して、第２電極１２に負電圧を印加することでスイッチをオン状態にし、第２電極１２に正電圧を印加することでスイッチをオフ状態にしてもよい。なお、スイッチがオフ状態になる際、電気的接続が完全に切れる前の段階から酸化第１電極１１および第２電極１２の間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性の変化があって、最終的に電気的接続が切れる。
【００２６】
本実施形態のスイッチング素子では、金属イオンを供給可能な前記第１電極の前記イオン伝導層と接する部分に、前記金属酸化物が形成されている。このため、前記金属酸化物が形成されていない電極と比較して、前記金属イオンの前記イオン伝導層への注入速度が速くなる。この結果、本実施形態のスイッチング素子では、オン電圧を低減可能である。このような効果は、例えば、以下のようなメカニズムによると推察される。すなわち、電圧が印加されると、前記イオン伝導層の形成材料等に含まれる酸素等が酸化剤として作用して、第１電極を形成する銅等の金属から電子を奪うことで、前記金属がイオン化し、前記イオン伝導層への前記金属イオンの注入が進行すると推察される。ここで、本実施形態では、予めイオン伝導層と接する部分を前記金属酸化物としているため、酸化剤である酸素が豊富に存在し、前記金属イオンの注入速度が速くなる。なお、上記推察によって、本発明を何ら制限および限定しない。
【００２７】
例えば、ＬＳＩの銅配線では、銅配線から層間絶縁膜中への銅イオンの注入による銅配線間のショートが問題となっている（絶縁破壊寿命：ＴＤＤＢ（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｃｅ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ））。特に、銅配線工程中の化学機械研磨工程（ＣＭＰ）等により酸化銅層が形成された場合、前記ＴＤＤＢが短くなる傾向が報告されている（ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ、５２、ｐ１７４３〜ｐ１７５０、２００５）。すなわち、銅配線からの銅イオンの層間絶縁膜中への注入速度が速くなっている。本実施形態では、前記銅配線において好ましくない現象を適用することにより、前記第１電極の金属が金属イオンとしてイオン伝導層への注入を速くしている。
【００２８】
本実施形態のスイッチング素子では、前記第１電極の前記イオン伝導層と接する部分には、金属酸化物が形成されているが、本発明は、この例に限定されず、例えば、前記金属の水酸化物であってもよいし、前記金属の塩であってもよいし、これらの混合物であってもよい。前記金属水酸化物および前記金属塩であっても、本発明の効果を得ることができる。このような効果が得られるメカニズムは特に制限されないが、例えば、前記と同様、前記金属水酸化物および前記金属塩において、金属以外の元素の少なくとも一部が、酸化剤としての役割を果たすためと考えられる。前記金属の塩としては、塩化物、フッ化物等のハロゲン化物、硫酸化物等があげられる。
【００２９】
（実施形態２）
本実施形態のスイッチング素子は、３端子スイッチング素子の一例である。図３に、本実施形態のスイッチング素子の構成を示す。図示のように、本実施形態のスイッチング素子２０は、イオン伝導体であるイオン伝導層２４と、イオン伝導層２４の一方の面（図３において、下側の面）に接して設けられた第３電極２３と、イオン伝導層２４の他方の面（図３において、上側の面）に接して設けられた第１電極２１および第２電極２２とを含む。第３電極２３のイオン伝導層２４と接する部分（界面）には、金属酸化物２３ａが形成されている。図３において、金属酸化物２３ａは、二点鎖線で示す。なお、前記第１電極、前記第２電極および前記第３電極の設置箇所は、この例に限定されない。
【００３０】
第３電極２３は、イオン伝導層２４に金属イオンを供給可能な電極である。その形成材料は、例えば、前記実施形態１における第１電極と同様である。第１電極２１および第２電極２２は、電圧を印加した際に、イオン伝導層２４中に金属イオンを供給しないことが好ましい。なお、第１電極２１および第２電極２２は、その全体が前記金属イオンを供給しない材料から形成されていなくとも、例えば、少なくともイオン伝導層２４と接する部分が前記金属イオンを供給しない材料から形成されていればよい。その形成材料は、例えば、前記実施形態１における第２電極と同様である。第１電極２１と第２電極２２との間の距離は、０．５μｍ以下であることが好ましい。イオン伝導層２４は、金属イオンを伝導させるための媒体となる。
【００３１】
つぎに、本実施形態のスイッチング素子の製造方法を、前記第３電極が銅である場合を例にとり説明する。
【００３２】
まず、スパッタ法、化学気相成長法（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、電気めっき法等により、所定の基板上に銅からなる第３電極２３を形成する（第３電極形成工程）。この状態で、第３電極２３の表面を酸化して酸化銅（Ｃｕ２ＯまたはＣｕＯ）２３ａを形成する（表面加工工程）。酸化銅２３ａは、第３電極２３を酸素雰囲気中での加熱、または第３電極２３を酸素プラズマ雰囲気中に暴露等して形成する。本実施形態における前記加熱による前記酸化銅の形成条件および前記酸素プラズマ暴露による前記酸化銅の形成条件は、例えば、前記実施形態１における形成条件と同様である。
【００３３】
つぎに、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法等により、イオン伝導層２４を、第３電極２３の酸化銅２３ａ上に形成する（イオン伝導体設置工程）。本実施形態における金属酸化物からなるイオン伝導層の形成条件、およびＳｉＯＣＨ系材料またはＳｉＯＣ系材料からなるイオン伝導層の形成条件は、例えば、前記実施形態１における形成条件と同様である。
【００３４】
つぎに、スパッタ法、ＣＶＤ法、電気めっき法等により、イオン伝導層２４の第３電極２３が形成されていない面に、第１電極２１および第２電極２２を所定の距離をあけて形成する（第１電極設置工程および第２電極設置工程）。このようにして、本実施形態のスイッチング素子を製造可能である。ただし、本実施形態のスイッチング素子を製造する方法は、この例に限定されない。
【００３５】
つぎに、図４を参照して、本実施形態のスイッチング素子の駆動方法の一例を説明する。
【００３６】
第１電極２１および第２電極２２を接地して、第３電極２３に正電圧を印加すると、第３電極２３の金属が、金属酸化物２３ａから金属イオン２６となってイオン伝導層２４内に溶解する。そして、イオン伝導層２４中の金属イオン２６が、第１電極２１および第２電極２２の表面に析出する。第１電極２１と第２電極２２との間が、この金属により架橋（金属架橋２５）されて電気的に接続される。これにより、スイッチがオン状態になる。
【００３７】
一方、このオン状態で、第３電極２３に負電圧を印加すると、金属架橋２５が金属イオン２６となってイオン伝導層２４内に溶解し、金属架橋２５の一部が切れる。この際、金属イオン２６は、第３電極２３に回収される。これにより、第１電極２１と第２電極２２との間の電気的接続が切断され、スイッチがオフ状態になる。この状態で、再び第３電極２３に正電圧を印加すれば、オン状態にすることができる。また、第３電極２３を接地して、第１電極２１または第２電極２２に負電圧を印加することでスイッチをオン状態にし、第１電極２１または第２電極２２に正電圧を印加することでスイッチをオフ状態にしてもよい。
【００３８】
本実施形態のスイッチング素子では、金属イオンを供給可能な前記第３電極の前記イオン伝導層と接する部分に、前記金属酸化物が形成されているため、前記実施形態１と同様に、オン電圧を低減可能である。
【００３９】
前述のとおり、本発明のスイッチング素子は、イオン伝導体を薄膜化することなくオン電圧を低減可能である。このため、例えば、イオン伝導体の絶縁破壊電圧を低減させることなく、オン電圧をＬＳＩの動作電圧範囲とすることができる。従って、本発明のスイッチング素子の用途としては、例えば、プログラマブルロジック、メモリ素子、アナログ用途の抵抗素子等の電子デバイスがあげられる。ただし、その用途は限定されず、広い分野に適用可能である。
【００４０】
（実施形態３）
本実施形態の半導体装置は、半導体基板上に積層された多層配線層と、前記多層配線層の内部に設けられた２端子スイッチング素子とを有するプログラマブルロジックの一例である。図５に、本実施形態の半導体装置の構成を示す。図示のように、本実施形態の半導体装置３００は、半導体基板３１と、多層配線層３１０と、多層配線層３１０の内部に設けられた２端子スイッチング素子３０とを有する。多層配線層３１０は、半導体基板３１上に、層間絶縁膜３０１、バリア絶縁膜３０２、層間絶縁膜３０３、バリア絶縁膜３０４、保護絶縁膜３０５、層間絶縁膜３０６、エッチングストッパ膜３０７、層間絶縁膜３０８およびバリア絶縁膜３０９が、前記順序で積層された絶縁積層体を有する。多層配線層３１０には、層間絶縁膜３０３およびバリア絶縁膜３０２に形成された配線溝に、バリアメタル３１１を介して第１配線３１２が埋め込まれている。また、多層配線層３１０には、層間絶縁膜３０８およびエッチングストッパ膜３０７に形成された配線溝に、第２配線３１３が埋め込まれており、層間絶縁膜３０６、保護絶縁膜３０５およびハードマスク膜３１４に形成された下穴に、プラグ３１５が埋め込まれている。第２配線３１３とプラグ３１５とは一体となっており、第２配線３１３の側面、プラグ３１５の側面および底面（図５において、下側の面）は、バリアメタル３１６に覆われている。
【００４１】
多層配線層３１０内部には、バリア絶縁膜３０４に形成された貫通孔からバリア絶縁膜３０４上に向かって、第１配線を兼ねる下部電極３１２、酸化防止膜３４ａおよびイオン伝導層３４ｂからなる抵抗変化層３４、ならびに第１上部電極３２ａおよび第２上部電極３２ｂからなる上部電極３２が、前記順序で積層された２端子スイッチング素子３０が設けられている。抵抗変化層３４は、本発明のスイッチング素子における前記「イオン伝導体」に相当する。第２上部電極３２ｂ上には、ハードマスク膜３１４が形成されている。酸化防止膜３４ａ、イオン伝導層３４ｂ、第１上部電極３２ａ、第２上部電極３２ｂおよびハードマスク膜３１４の積層体の上面は、保護絶縁膜３０５に覆われている。第１配線３１２のバリア絶縁膜３０４に形成された貫通孔を介して酸化防止膜３４ａと接する部分（界面）には、金属酸化物３１２ａが形成されている。図５において、金属酸化物３１２ａは、二点鎖線で示す。なお、本実施形態では、前記下部電極（図５において、下側の電極）が前記第１電極であり、前記上部電極（図５において、上側の電極）が前記第２電極であるが、本発明は、この例には限定されない。
【００４２】
半導体基板３１は、半導体素子が形成された基板である。半導体基板３１には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板等を用いることができる。層間絶縁膜３０１および層間絶縁膜３０３には、例えば、シリコン酸化膜またはシリコン酸化膜より比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜３０１および層間絶縁膜３０３は、複数の絶縁膜を積層したものであってもよい。
【００４３】
バリア絶縁膜３０２は、層間絶縁膜３０１および層間絶縁層３０３間に介在したバリア性を有する絶縁膜であり、第１配線３１２用の配線溝の加工時にエッチングストップ層としての役割を果たす。バリア絶縁膜３０２には、例えば、窒化シリコン膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。バリア絶縁膜３０２は、配線溝のエッチング条件の選択によっては省略することもできる。
【００４４】
バリア絶縁膜３０４は、第１配線３１２および層間絶縁膜３０３上に形成されている。バリア絶縁膜３０４は、第１配線３１２を形成する金属（例えば、銅）の酸化を防止し、層間絶縁膜３０６への第１配線３１２を形成する金属の拡散を防止する。バリア絶縁膜３０４は、第１上部電極３２ａ、第２上部電極３２ｂ、酸化防止膜３４ａおよびイオン伝導層３４ｂの加工時にエッチングストップ層の役割を果たす。バリア絶縁膜３０４には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、窒化シリコン膜、またはそれらの積層体等を用いることができる。バリア絶縁膜３０４の膜厚は、１０ｎｍ〜５０ｎｍ程度であることが好ましい。
【００４５】
保護絶縁膜３０５は、２端子スイッチング素子３０を保護し、さらにイオン伝導層３４ｂからの酸素の脱離を防止する機能を有する絶縁膜である。保護絶縁膜３０５には、例えば、窒化シリコン膜、ＳｉＣＮ膜等を用いることができ、バリア絶縁膜３０４と同一材料を用いることが好ましい。
【００４６】
ハードマスク膜３１４は、第２上部電極３２ｂ、第１上部電極３２ａ、イオン伝導層３４ｂ、および酸化防止膜３４ａをエッチングする際のハードマスク膜、およびパッシベーション膜の役割を果たす。ハードマスク膜３１４には、例えば、ＳｉＮ膜等を用いることができ、バリア絶縁膜３０４、保護絶縁膜３０５と同一材料を用いることが好ましい。バリア絶縁膜３０４、保護絶縁膜３０５およびハードマスク膜３１４に同一材料を用いた場合、例えば、バリア絶縁膜３０４と保護絶縁膜３０５とハードマスク膜３１４とを一体化することができる。前記一体化により、それぞれの界面の密着性が向上することで、外部からの水分などの浸入を防いで、２端子スイッチング素子をより保護可能である。また、前記一体化によりバリア絶縁膜３０４、保護絶縁膜３０５およびハードマスク膜３１４の、２端子スイッチング素子３０からの脱離を防止可能である。
【００４７】
層間絶縁膜３０６および層間絶縁膜３０８には、例えば、シリコン酸化膜、ＳｉＯＣ膜またはシリコン酸化膜より比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜３０６および層間絶縁膜３０８には、同一材料を用いてもよい。層間絶縁膜３０６および層間絶縁膜３０８は、複数の絶縁膜を積層したものであってもよい。
【００４８】
エッチングストッパ膜３０７は、層間絶縁膜３０６および層間絶縁層３０８間に介在した絶縁膜であり、第２配線３１３用の配線溝の加工時にエッチングストップ層としての役割を果たす。エッチングストッパ膜３０７には、例えば、窒化シリコン膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。エッチングストッパ膜３０７は、配線溝のエッチング条件の選択によっては省略することもできる。
【００４９】
バリア絶縁膜３０９は、第２配線３１３および層間絶縁膜３０８上に形成されており、第２配線３１３を形成する金属（例えば、銅）の酸化を防止し、第２配線３１３を形成する金属の上層への拡散を防止する役割を果たす絶縁膜である。バリア絶縁膜３０９には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、窒化シリコン膜、またはそれらの積層体等を用いることができる。
【００５０】
前述のとおり、第１電極３１２は、２端子スイッチング素子３０の下部電極を兼ね、酸化防止膜３４ａと直接接している。第１配線３１２には、抵抗変化層３４内に拡散、イオン伝導可能な金属を用いることができ、前記金属としては、例えば、銅等があげられる。また、第１配線３１２には、例えば、アルミニウムと合金化された材料を用いてもよい。
【００５１】
金属酸化物３１２ａは、例えば、第１配線３１２のバリア絶縁膜３０４に形成された貫通孔の領域を酸化することで形成することができる。前記酸化には、例えば、酸素雰囲気中での加熱、または酸素プラズマ雰囲気中に暴露等の条件が用いられる。第１配線３１２が銅である場合には、酸化銅（Ｃｕ２ＯまたはＣｕＯ）が形成される。前記加熱の条件および前記酸素プラズマ暴露の条件は、例えば、前記実施形態１における形成条件と同様である。
【００５２】
バリアメタル３１１は、第１配線３１２を形成する金属が層間絶縁膜３０３または下層へ拡散するのを防止する、バリア性を有する導電性膜である。バリアメタル３１１には、例えば、第１配線３１２が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタンもしくは炭窒化タングステン等の高融点金属、またはその窒化物等、またはそれらの積層膜を用いることができる。
【００５３】
前述のとおり、第２配線３１３は、プラグ３１５と一体となっている。プラグ３１５は、バリアメタル３１６を介して第２上部電極３２ｂと電気的に接続されている。第２配線３１３およびプラグ３１５には、例えば、銅等を用いることができる。
【００５４】
バリアメタル３１６は、第２配線３１３およびプラグ３１５を形成する金属が層間絶縁膜３０６、層間絶縁膜３０８または下層へ拡散するのを防止する、バリア性を有する導電性膜である。バリアメタル３１６には、例えば、第２配線３１３およびプラグ３１５が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタンもしくは炭窒化タングステン等の高融点金属、またはその窒化物等、またはそれらの積層膜を用いることができる。
【００５５】
酸化防止膜３４ａおよびイオン伝導層３４ｂには、第１配線３１２（下部電極）を形成する金属の作用（拡散、イオン伝導など）により抵抗が変化する材料を用いることができる。前記抵抗変化（電気伝導度変化）を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられ、酸化防止膜３４ａには、チタンを用いることが好ましく、イオン伝導層３４ｂには、例えば、酸化シリコンと酸化タンタルとの混合物を用いることができる。
【００５６】
イオン伝導層３４ｂは、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法等により形成される。金属酸化物からなるイオン伝導層の形成条件、およびＳｉＯＣＨ系材料またはＳｉＯＣ系材料からなるイオン伝導層の形成条件は、例えば、前記実施形態１における形成条件と同様である。
【００５７】
酸化防止膜３４ａは、イオン伝導層３４ｂの堆積の際の加熱またはプラズマ暴露により、第１配線３１２を形成する金属がイオン伝導層３４ｂ中に拡散するのを防止する役割を果たす。酸化防止膜３４ａがチタンである場合には、酸化防止膜３４ａは、イオン伝導層３４ｂの成膜中に酸化チタンとなり、抵抗変化層３４の一部となる。抵抗変化層３４は、第１電極３１２の金属酸化物３１２ａ上、バリア絶縁膜３０４の貫通孔のテーパ面および絶縁性バリア膜３０４上に形成されている。抵抗変化層３４の少なくとも金属酸化物３１２ａとの接続部の外周部分は、絶縁性バリア膜３０４の貫通孔のテーパ面上に沿って配設されている。
【００５８】
第１上部電極３２ａは、２端子スイッチング素子３０の上部電極３２における下層側の電極であり、イオン伝導層３４ｂと直接接している。第１上部電極３２ａには、第１配線３１２よりもイオン化しにくく、イオン伝導層３４ｂにおいて拡散、イオン伝導しにくい金属が用いることができ、例えば、白金、ルテニウム、ニッケル等を用いることができる。
【００５９】
第２上部電極３２ｂは、２端子スイッチング素子３０の上部電極３２における上層側の電極であり、第１上部電極３２ａ上に形成されている。第２上部電極３２ｂは、第１上部電極３２ａを保護する役割を果たす。すなわち、第２上部電極３２ｂが第１上部電極３２ａを保護することで、製造プロセスにおける第１上部電極３２ａへのダメージを抑制し、２端子スイッチング素子３０のスイッチング特性を維持することができる。第２上部電極３２ｂには、例えば、タンタル、チタン、タングステンおよびそれらの窒化物等を用いることができる。第２上部電極３２ｂおよびバリアメタル３１６には、同一材料を用いることが好ましい。例えば、バリアメタル３１６として、ＴａＮ（下層）／Ｔａ（上層）の積層構造を用いる場合には、下層材料であるＴａＮを第２上部電極３２ｂに用いることが好ましい。あるいは、バリアメタル３１６として、Ｔｉ（下層）／Ｒｕ（上層）を用いる場合には、下層材料であるＴｉを第２上部電極３２ｂに用いることが好ましい。
【００６０】
つぎに、本実施形態の半導体装置の製造方法を、図６Ａ〜図６Ｌを参照して説明する。
【００６１】
［工程１］
まず、図６Ａに示すように、半導体基板（例えば、半導体素子が形成された基板）３１上に、プラズマＣＶＤ法を用いて、層間絶縁膜（例えば、シリコン酸化膜、膜厚：３００ｎｍ）３０１を堆積し、この層間絶縁膜３０１上に、バリア絶縁膜（例えば、窒化シリコン膜、膜厚：５０ｎｍ）３０２を堆積し、このバリア絶縁膜３０２上に、プラズマＣＶＤ法を用いて、層間絶縁膜（例えば、シリコン酸化膜、膜厚：３００ｎｍ）３０３を堆積する。この状態で、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜３０３およびバリア絶縁膜３０２に配線溝を形成し、この配線溝にバリアメタル（例えば、窒化タンタル／タンタル、膜厚：５ｎｍ／５ｎｍ）３１１を介して、第１配線３１２（例えば、銅）を埋め込む。第１配線３１２は、ＰＶＤ法を用いてバリアメタルを形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法を用いて、銅を配線溝内に埋設し、２００℃以上の温度で熱処理後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いて、配線溝内以外の余剰の銅を除去することで形成することができる。前記ＣＭＰ法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。前記ＣＭＰ法は、溝に埋め込まれた余剰の銅を研磨することによる埋め込み配線（ダマシン配線）の形成、または層間絶縁膜を研磨することによる平坦化に用いられる。
【００６２】
［工程２］
つぎに、図６Ｂに示すように、第１配線３１２および層間絶縁膜３０３上に、プラズマＣＶＤ法を用いて、バリア絶縁膜（例えば、窒化シリコン膜、膜厚：５０ｎｍ）３０４を形成する。
【００６３】
［工程３］
つぎに、図６Ｃに示すように、バリア絶縁膜３０４上に、ハードマスク膜（例えば、シリコン酸化膜）３１７を形成する。この際、ハードマスク膜３１７は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜３０４とは異なる材料であることが好ましく、絶縁膜であっても、導電膜であってもよい。ハードマスク膜３１７には、シリコン酸化膜の他に、例えば、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、窒化シリコン／シリコン酸化膜等の積層体を用いることができる。
【００６４】
［工程４］
つぎに、ハードマスク膜３１７上に、フォトレジスト（図示せず）を用いて貫通孔をパターニングし、前記フォトレジストをマスクとしてドライエッチングすることにより、図６Ｄに示すように、ハードマスク膜３１７に貫通孔パターンを形成する。その後、酸素プラズマアッシング等により、前記フォトレジストを剥離する。なお、前記ドライエッチングは、必ずしもバリア絶縁膜３０４の上面で停止している必要はなく、バリア絶縁膜３０４の内部にまで到達していてもよい。
【００６５】
［工程５］
ハードマスク膜３１７をマスクして、ハードマスク膜３１７の貫通孔から露出するバリア絶縁膜３０４をエッチバック（ドライエッチング）することにより、図６Ｅに示すように、バリア絶縁膜３０４に貫通孔を形成して、この貫通孔から第１配線３１２を露出させる。この状態で、アミン系の剥離液などによる有機剥離処理により、第１配線３１２の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物等も除去する。前記エッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜３０４の貫通孔の壁面をテーパ面とすることができる。前記反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。ハードマスク膜３１７は、前記エッチバックにおいて、完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、バリア絶縁膜３０４の貫通孔の形状は円形とし、円の直径は、例えば、３０ｎｍから５００ｎｍとすることができる。ついで、非反応性ガスを用いたＲＦエッチングによって、第１配線３１２の表面の酸化物を除去する。前記非反応性ガスとしては、例えば、ヘリウムまたはアルゴン等を用いることができる。この状態で、スパッタ装置のＲＦチャンバ内に、酸素１０ｓｃｃｍ（１．６９×１０−２Ｐａ・ｍ３／ｓ）を流入させ、３００℃で１分間、バリア絶縁膜３０４の貫通孔から露出している第１配線３１２の表面を酸化して、図６Ｅに示すように、金属酸化物３１２ａを形成する。図６Ｅにおいて、金属酸化物３１２ａは、二点鎖線で示す。
【００６６】
［工程６］
つぎに、図６Ｆに示すように、金属酸化物３１２ａおよびバリア絶縁膜３０４上に、ＰＶＤ法またはＣＶＤ法等を用いて、４ｎｍ以下の金属チタン（例えば、膜厚：２ｎｍ）を堆積する。この酸化防止膜上に、イオン伝導層３４ｂとして酸化シリコンと酸化タンタルとの混合物を形成する。前記混合物の薄膜は、酸化タンタル中に酸化シリコンが２４モル％含まれた焼結体のターゲットを用いて、スパッタ法により堆積して形成する。この際、成膜された複合酸化物の組成がターゲットの組成にできるだけ近くなるように、供給する酸素量を最適化する。具体的には、スパッタを行う際に、酸素流量１０ｓｃｃｍ（１．６９×１０−２Ｐａ・ｍ３／ｓ）とアルゴン流量４０ｓｃｃｍ（６．７６×１０−２Ｐａ・ｍ３／ｓ）との混合ガスを流入させた成膜条件で複合酸化物層を成膜し、酸化タンタル中に酸化シリコンが２５モル％含まれた混合物を得る。前記金属チタンは、イオン伝導層３４ｂの成膜中に自動的に酸化されて、図６Ｆに示すように、酸化チタンとなることで酸化防止膜３４ａとなり、抵抗変化層３４の一部となる。バリア絶縁膜３０４の貫通孔は、有機剥離処理によって水分等が付着しているため、抵抗変化層３４の堆積前に、２５０℃から３５０℃程度の温度において、減圧下で熱処理により脱ガスしておくことが好ましい。
【００６７】
［工程７］
つぎに、抵抗変化層３４上に、図６Ｇに示すように、第１上部電極（例えば、ルテニウム、膜厚：１０ｎｍ）３２ａおよび第２上部電極３２ｂ（例えば、タンタル、膜厚：５０ｎｍ）を、前記順序で積層して、上部電極３２を形成する。このようにして、２端子スイッチング素子３０を設ける。
【００６８】
［工程８］
つぎに、図６Ｈに示すように、第２上部電極３２ｂ上に、プラズマＣＶＤ法を用いて、ハードマスク膜（例えば、ＳｉＮ膜、膜厚：３０ｎｍ）３１４およびハードマスク膜（例えば、ＳｉＯ２膜、膜厚：１５０ｎｍ）３１８を、前記順序で積層する。ハードマスク膜３１４とハードマスク膜３１８とは、本実施形態のように、異なる種類の膜であることが好ましい。ハードマスク膜３１４は、前記プラズマＣＶＤ法において、例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、高密度なＳｉＮ膜として形成されることが好ましい。
【００６９】
［工程９］
つぎに、ハードマスク膜３１８上に、２端子スイッチング素子３０をパターニングするためのフォトレジスト（図示せず）を形成し、このフォトレジストをマスクとして、図６Ｉに示すように、ハードマスク膜３１４が表れるまでハードマスク膜３１８をドライエッチングする。この状態で、酸素プラズマアッシングと有機剥離とを用いて、前記フォトレジストを除去する。
【００７０】
［工程１０］
つぎに、図６Ｊに示すように、ハードマスク膜３１８をマスクとして、ハードマスク膜３１４、第２上部電極３２ｂ、第１上部電極３２ａ、イオン伝導層３４ｂおよび酸化防止膜３４ａを、連続的にドライエッチングする。この際、ハードマスク膜３１８は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。例えば、第２上部電極３２ｂがＴａの場合には、Ｃｌ２系の反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）で加工することができ、第１上部電極３２ａがＲｕの場合には、Ｃｌ２／Ｏ２の混合ガスのＲＩＥで加工することができる。イオン伝導層３４ｂのエッチングでは、下面のバリア絶縁膜３０４上でドライエッチングを停止させる必要があるため、イオン伝導層３４ｂがＴａを含む酸化物であり、バリア絶縁膜３０４がＳｉＮ膜またはＳｉＣＮ膜である場合には、ＣＦ４系、ＣＦ４／Ｃｌ２系、ＣＦ４／Ｃｌ２／Ａｒ系等の混合ガスでエッチング条件を調節することで、ＲＩＥで加工することができる。このようなハードマスクＲＩＥ法を用いることで、抵抗変化素子３４をレジスト除去のための酸素プラズマアッシング等に曝すことなく、抵抗変化素子３４を加工することができる。また、加工後に酸素プラズマによって酸化処理する場合には、例えば、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
【００７１】
［工程１１］
つぎに、図６Ｋに示すように、ハードマスク膜３１４、第２上部電極３２ｂ、第１上部電極３２ａ、イオン伝導層３４ｂおよび酸化防止膜３４ａを含むバリア絶縁膜３０４上に、プラズマＣＶＤ法を用いて、保護絶縁膜（例えば、窒化シリコン膜、膜厚：３０ｎｍ）３０５を堆積する。保護絶縁膜３０５は、前記プラズマＣＶＤ法において、成膜前には反応室内で減圧下に維持する必要があり、この減圧により抵抗変化層３４の側面から酸素が脱離し、リーク電流が増加するという問題が生じ得る。この問題を抑制するために、保護絶縁膜３０５の成膜温度を、２５０℃以下とすることが好ましい。また、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。したがって、保護絶縁膜３０５は、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、基板温度２００℃で形成したＳｉＮ膜などを用いることが好ましい。また、保護絶縁膜３０５は、バリア絶縁膜３０４およびハードマスク膜３１４と同一材料であることが好ましい。すなわち、２端子スイッチング素子３０の周囲を全て同一材料で囲むことで、バリア絶縁膜３０４、保護絶縁膜３０５およびハードマスク膜３１４の界面を一体化することができる。
【００７２】
［工程１２］
つぎに、図６Ｌに示すように、保護絶縁膜３０５上に、層間絶縁膜（例えば、シリコン酸化膜）３０６、エッチングストッパ膜（例えば、窒化シリコン膜）３０７、層間絶縁膜（例えば、シリコン酸化膜）３０８を、前記順序で堆積する。この状態で、第２配線３１３用の配線溝およびプラグ３１５用の下穴を形成する。銅デュアルダマシン配線プロセスを用いて、前記配線溝および前記下穴内にバリアメタル３１６（例えば、窒化タンタル／タンタル）を介して、第２配線（例えば、銅）３１３およびプラグ（例えば、銅）３１５を同時に形成する。第２配線３１３および層間絶縁膜３０８上に、バリア絶縁膜（例えば、窒化シリコン膜）３０９を堆積する。第２配線３１３の形成は、例えば、第１配線３１２の形成と同様のプロセスを用いることができる。この際、バリアメタル３１６と第２上部電極３２ｂとを同一材料とすることで、プラグ３１５と第２上部電極３２ｂとの間の接触抵抗が低減され、例えば、素子性能を向上させることができる。層間絶縁膜３０６および層間絶縁膜３０８は、プラズマＣＶＤ法を用いて形成することができる。２端子スイッチング素子によって形成される段差を解消するため、層間絶縁膜３０６を厚く堆積し、ＣＭＰによって層間絶縁膜３０６を削り込んで平坦化し、層間絶縁膜３０６を所望の膜厚としてもよい。このようにして、本実施形態の半導体装置を製造可能である。ただし、本実施形態の半導体装置を製造する方法は、この例に限定されない。
【００７３】
本実施形態の半導体装置では、２端子スイッチング素子３０において、バリア絶縁膜３０４に形成された貫通孔を介して、酸化防止膜３４ａと第１配線３１２の金属酸化物３１２ａが直接接しており、第２上部電極３２ｂがバリアメタル３１６を介してプラグ３１５に電気的に接続されている。２端子スイッチング素子３０は、電圧の印加、または電流を流すことにより、オン／オフの制御を行い、例えば、酸化防止膜３４ａおよびイオン伝導層３４ｂ内への第１配線３１２を形成する金属の電界拡散を利用してオン／オフの制御を行う。
【００７４】
本実施形態の半導体装置では、本発明のスイッチング素子を用いているため、例えば、オン電圧を周辺駆動回路の動作電圧範囲とすることができる。この結果、例えば、昇圧のための回路が不要となり、周辺駆動回路のサイズを大きくすることなく、低コストのプログラマブルロジックを実現することができる。また、本実施形態の半導体装置では、第１配線３１２が２端子スイッチング素子３０の下部電極を兼ねているため、例えば、製造工程を簡略化しながら、電極抵抗を低下させることができる。具体的には、例えば、通常の銅ダマシン配線プロセスに追加工程として、例えば、２ＰＲのマスクセットを作成するだけで、２端子スイッチング素子を搭載することができ、素子の低抵抗化と低コスト化を同時に達成できる。
【実施例】
【００７５】
つぎに、本発明の実施例について説明する。なお、本発明は、下記の実施例によって何ら限定および制限されない。
【００７６】
［実施例１］
前記実施形態１で示した２端子スイッチング素子を作製した。図７を参照して、本実施例のスイッチング素子の製造方法を説明する。
【００７７】
［工程１］
まず、図７（ａ）に示すように、低抵抗シリコン基板４７の片面に、膜厚３０ｎｍのタンタル（図示せず）および１００ｎｍの銅（第１電極）４１を、スパッタ法により前記順序で成膜した。
【００７８】
［工程２］
この状態で、スパッタ装置のＲＦチャンバ内に、酸素１０ｓｃｃｍ（１．６９×１０−２Ｐａ・ｍ３／ｓ）を流入させ、３００℃で１分間、銅４１の表面を熱酸化して、図７（ｂ）に示すように、銅４１の表面に酸化銅４１ａを形成した。Ｘ線反射率法（ＸＲＲ：Ｘ−Ｒａｙ  Ｒｅｆｌｅｃｔｉｖｉｔｙ）を用いて、酸化されている膜厚を測定したところ、表面より約２０ｎｍが酸化されていた。図７（ｂ）において、酸化銅４１ａは、二点鎖線で示す。
【００７９】
［工程３］
つぎに、イオン伝導層の成膜時におけるプラズマおよび加熱によるイオン伝導層内への銅（第１電極）４１からの銅イオンの拡散を防止するために、図７（ｃ）に示すように、チタンを２ｎｍスパッタ法により成膜して酸化防止層４８を形成した。
【００８０】
［工程４］
つぎに、図７（ｄ）に示すように、酸化シリコンと酸化タンタルとの混合物の薄膜（膜厚：５ｎｍ）をイオン伝導層４４として形成した。前記混合物の薄膜は、酸化タンタル中に酸化シリコンが２４モル％含まれた焼結体のターゲットを用いて、スパッタ法により堆積して形成した。この際、成膜された複合酸化物の組成がターゲットの組成にできるだけ近くなるように、供給する酸素量を最適化した。具体的には、スパッタを行う際に、酸素流量１０ｓｃｃｍ（１．６９×１０−２Ｐａ・ｍ３／ｓ）とアルゴン流量４０ｓｃｃｍ（６．７６×１０−２Ｐａ・ｍ３／ｓ）との混合ガスを流入させた成膜条件で複合酸化物層を成膜し、酸化タンタル中に酸化シリコンが２５モル％含まれた混合物を得た。このイオン伝導層４４の成膜の際に、酸化防止層４８は、酸化されて酸化チタン４８ａとなり、イオン伝導層４４と合わせて本発明における前記「イオン伝導体」となった。
【００８１】
［工程５］
つぎに、図７（ｅ）に示すように、イオン伝導層４４上に、真空蒸着法もしくはスパッタ法により、膜厚３０ｎｍのルテニウムを堆積した。この際、ステンレスもしくはシリコンで作製されたシャドーマスクを介してルテニウムを堆積し、１辺５０μｍ〜１５０μｍの正方形の第２電極４２を形成した。このようにして、本実施例のスイッチング素子４０を製造した。
【００８２】
［スイッチング素子の動作］
本実施例の２端子スイッチング素子の動作について、図９および図１０に基づいて説明する。図９および図１０における実線は、本実施例のスイッチング素子の動作に対する電気特性を示すグラフである。一方、図９および図１０における破線は、比較対象である第１電極のイオン伝導層と接する部分に金属酸化物を形成しないスイッチング素子（例えば、図１１に示す関連技術のスイッチング素子）の動作に対する電気特性を示すグラフである。
【００８３】
図９の実線は、本実施例のスイッチング素子におけるオフ状態（高抵抗の状態）からオン状態（低抵抗の状態）への遷移を示している。第１電極４１と第２電極４２とを半導体パラメータアナライザ（Ａｇｉｌｅｎｔ社、  商品名「４１５６Ｃ」）に接続して電気測定を行った。この際、第１電極４１は、低抵抗シリコン基板４７を介して、前記半導体パラメータアナライザに電気的に接続した。第２電極４２を接地し、第１電極４１に正電圧を印加すると、図９に示すように、印加電圧２．２Ｖでスイッチがオフ状態からオン状態へ遷移した。この際、スイッチング素子に流れる電流を、前記半導体パラメータアナライザにより１００μＡが上限となるように制限した。一方、図９の破線は、比較対象のスイッチング素子におけるオフ状態（高抵抗の状態）からオン状態（低抵抗の状態）への遷移を示している。すなわち、比較対象のスイッチング素子は、図９に示すように、印加電圧２．７Ｖでスイッチがオフ状態からオン状態へ遷移し、本実施例と比較して、オン電圧が０．５Ｖ程度高かった。すなわち、本実施例のスイッチング素子では、酸化銅４１ａの存在によって、銅イオンのイオン伝導層４４および酸化防止層４８ａへの注入速度が速くなった結果、オン電圧が低減された。
【００８４】
図１０の実線は、本実施例のスイッチング素子におけるイオン伝導層４４および酸化防止層４８ａの絶縁破壊挙動を示している。前記絶縁破壊挙動は、第２電極４２を接地し、第１電極４１に負電圧（銅イオンがイオン伝導層４４および酸化防止層４８ａに注入されない）を印加することで調べた。一方、図１０の破線は、比較対象のスイッチング素子におけるイオン伝導層の絶縁破壊挙動を示している。前記絶縁破壊挙動は、本実施例と同様にして調べた。図１０に示すように、本実施例のスイッチング素子の絶縁破壊電圧および絶縁破壊するまでのリーク電流は、比較対象のスイッチング素子とほぼ一致した。
【００８５】
以上のことから、酸化銅４１ａが形成されている本実施例のスイッチング素子において、銅イオンが注入されるオン状態に遷移する電圧（オン電圧）が低減されているが、絶縁破壊電圧は低下していない。すなわち、イオン伝導体の絶縁破壊電圧を低下させることがなく、第１電極からイオン伝導体への銅イオンの注入速度が大きくなっていることが分かる。
【００８６】
［実施例２］
前記実施形態２で示した３端子スイッチング素子を作製した。図８を参照して、本実施例のスイッチング素子の製造方法を説明する。
【００８７】
［工程１］
まず、図８（ａ）に示すように、低抵抗シリコン基板５７の片面に膜厚３０ｎｍのタンタル（図示せず）および１００ｎｍの銅（第３電極）５３をスパッタ法により、前記順序で成膜した。
【００８８】
［工程２］
この状態で、スパッタ装置のＲＦチャンバ内に、酸素４０ｓｃｃｍ（６．７６×１０−２Ｐａ・ｍ３／ｓ）を流入させ、３００℃で１分間、銅５３の表面を熱酸化して、図８（ｂ）に示すように、銅５３の表面に酸化銅５３ａを形成した。ＸＲＲ法を用いて、酸化されている膜厚を測定したところ、表面より約２０ｎｍが酸化されていた。図８（ｂ）において、酸化銅５３ａは、二点鎖線で示す。
【００８９】
［工程３］
つぎに、イオン伝導層の成膜時におけるプラズマおよび加熱によるイオン伝導層内への銅（第３電極）５３からの銅イオンの拡散を防止するために、図８（ｃ）に示すように、チタンを２ｎｍ、スパッタ法により成膜して酸化防止層５８を形成した。
【００９０】
［工程４］
つぎに、図８（ｄ）に示すように、酸化シリコンと酸化タンタルとの混合物の薄膜（膜厚：５ｎｍ）をイオン伝導層５４として形成した。前記混合物の薄膜は、酸化タンタル中に酸化シリコンが２４モル％含まれた焼結体のターゲットを用いて、スパッタ法により堆積して形成した。この際、成膜された複合酸化物の組成がターゲットの組成にできるだけ近くなるように、供給する酸素量を最適化した。具体的には、スパッタを行う際に、酸素流量１０ｓｃｃｍ（１．６９×１０−２Ｐａ・ｍ３／ｓ）とアルゴン流量４０ｓｃｃｍ（６．７６×１０−２Ｐａ・ｍ３／ｓ）との混合ガスを流入させた成膜条件で複合酸化物層を成膜し、酸化タンタル中に酸化シリコンが２５モル％含まれた混合物を得た。このイオン伝導層５４の成膜の際に、酸化防止層５８は、酸化されて酸化チタン５８ａとなり、イオン伝導層５４と合わせて本発明における前記「イオン伝導体」となった。
【００９１】
［工程５］
つぎに、図８（ｅ）に示すように、イオン伝導層５４上に、真空蒸着法もしくはスパッタ法により、膜厚３０ｎｍのルテニウムを堆積した。この際、ステンレスもしくはシリコンで作製されたシャドーマスクを介してルテニウムを堆積し、１辺５０μｍ〜１５０μｍの正方形の第１電極５１および第２電極５２を形成した。第１電極５１と第２電極５２との間は、１００ｎｍであった。このようにして、本実施例のスイッチング素子５０を製造した。
【００９２】
［実施例３］
図６Ａ〜図６Ｌに示した製造方法に基づき、前記実施形態３で示した半導体装置を作製した。本実施例の半導体装置では、本発明のスイッチング素子を用いているため、オン電圧を周辺駆動回路の動作電圧範囲とすることができた。また、本実施例の半導体装置では、第１配線が２端子スイッチング素子の下部電極を兼ねているため、素子の低抵抗化と低コスト化を同時に達成できた。
【００９３】
上記の実施形態の一部または全部は、以下の付記のようにも記載しうるが、以下には限定されない。
【００９４】
（付記１）
金属イオンを伝導可能なイオン伝導体と、
前記イオン伝導体に接して設けられた第１電極と、
前記イオン伝導体に接して設けられた第２電極とを含み、
前記第１電極が、前記イオン伝導体に金属イオンを供給可能であり、
前記第１電極の前記イオン伝導体と接する部分が、前記金属の酸化物、前記金属の水酸化物および前記金属の塩からなる群から選択される少なくとも一つを含むことを特徴とするスイッチング素子。
【００９５】
（付記２）
前記第１電極の前記イオン伝導体と接する部分が、酸化銅を含むことを特徴とする付記１に記載のスイッチング素子。
【００９６】
（付記３）
前記イオン伝導体が、酸化タンタル、酸化シリコン、酸化ジルコニウム、酸化アルミニウムおよび酸化チタンからなる群から選択される少なくとも一つを含むことを特徴とする付記１または２に記載のスイッチング素子。
【００９７】
（付記４）
前記イオン伝導体がＳｉＯＣＨ系材料およびＳｉＯＣ系材料の少なくとも一方を含み、かつその比誘電率が２．１以上３．０以下であり、かつその空孔径分布が単一ピークであることを特徴とする付記１から３のいずれかに記載のスイッチング素子。
【００９８】
（付記５）
前記第１電極と前記イオン伝導体との間に、貫通孔が形成された絶縁性バリア層が配置され、
前記絶縁性バリア層の貫通孔を介して、前記第１電極が前記イオン伝導体の一方の面に、接して設けられ、
前記第２電極が、前記イオン伝導体の他方の面に接して設けられていることを特徴とする付記１から４のいずれかに記載のスイッチング素子。
【００９９】
（付記６）
さらに、前記イオン伝導体に接して設けられた第３電極を含み、
前記第１電極に代えて、前記第３電極が、前記イオン伝導体に金属イオンを供給可能であり、かつ、前記第１電極の前記イオン伝導体と接する部分に代えて、前記第３電極の前記イオン伝導体と接する部分が、前記金属の酸化物、前記金属の水酸化物および前記金属の塩からなる群から選択される少なくとも一つを含むことを特徴とする付記１から４のいずれかに記載のスイッチング素子。
【０１００】
（付記７）
前記第１電極から前記イオン伝導体中に供給された前記金属イオンが、前記イオン伝導体内に金属として析出することにより、前記第１電極および前記第２電極の間の電気伝導度が大きくなり、
前記析出した金属が前記イオン伝導体内にイオン化して溶解することにより、前記電気伝導度が小さくなることを特徴とする付記１から５のいずれかに記載のスイッチング素子。
【０１０１】
（付記８）
前記第３電極から前記イオン伝導体中に供給された前記金属イオンが、前記イオン伝導体内に金属として析出することにより、前記第１電極および前記第２電極の間の電気伝導度が大きくなり、
前記析出した金属が前記イオン伝導体内にイオン化して溶解することにより、前記電気伝導度が小さくなることを特徴とする付記６に記載のスイッチング素子。
【０１０２】
（付記９）
前記析出した金属が成長して、前記第１電極と前記第２電極との間に金属架橋が形成されることにより、スイッチがオン状態となり、
前記金属架橋が前記イオン伝導体内にイオン化して溶解することにより、スイッチがオフ状態となることを特徴とする付記７または８に記載のスイッチング素子。
【０１０３】
（付記１０）
金属イオンを供給可能な第１電極を形成する第１電極形成工程と、
前記第１電極の表面を加工して、金属の酸化物、金属の水酸化物および金属の塩からなる群から選択される少なくとも一つを形成する表面加工工程と、
前記第１電極の金属の酸化物、金属の水酸化物および金属の塩からなる群から選択される少なくとも一つが形成されている表面に接するように、金属イオンを伝導可能なイオン伝導体を設けるイオン伝導体設置工程と、
前記イオン伝導体に接するように、第２電極を設ける第２電極設置工程とを含むことを特徴とするスイッチング素子の製造方法。
【０１０４】
（付記１１）
前記表面加工工程において、
１００℃以上３５０℃以下の酸素雰囲気中に暴露することにより、前記第１電極の前記表面に、金属酸化物を形成することを特徴とする付記１０に記載のスイッチング素子の製造方法。
【０１０５】
（付記１２）
前記表面加工工程において、
１００℃以上３５０℃以下で、かつ２ｋＷ以下の酸素プラズマ雰囲気中に暴露することにより、前記第１電極の前記表面に、金属酸化物を形成することを特徴とする付記１０または１１に記載のスイッチング素子の製造方法。
【０１０６】
（付記１３）
前記表面加工工程に先立ち、前記第１電極の前記表面に貫通孔が形成された絶縁性バリア層を形成する絶縁性バリア層形成工程をさらに含み、
前記イオン伝導体設置工程において、
前記絶縁性バリア層の貫通孔を介して、前記イオン伝導体の一方の面が前記第１電極に接するように、前記イオン伝導体を設け、
前記第２電極設置工程において、
前記イオン伝導体の他方の面に接するように、前記第２電極を設けることを特徴とする付記１０から１２のいずれかに記載のスイッチング素子の製造方法。
【０１０７】
（付記１４）
前記第１電極形成工程に代えて、金属イオンを供給可能な第３電極を形成する形成工程と、
前記イオン伝導体に接するように、第１電極を設ける第１電極設置工程とを含み、
前記表面加工工程において、
前記第１電極に代えて、前記第３電極の表面を加工して、金属の酸化物、金属の水酸化物および金属の塩からなる群から選択される少なくとも一つを形成し、
前記イオン伝導体設置工程において、
前記第１電極に代えて、前記第３電極の金属の酸化物、金属の水酸化物および金属の塩からなる群から選択される少なくとも一つが形成されている表面に接するように、金属イオンを伝導可能なイオン伝導体を設けることを特徴とする付記１０から１２のいずれかに記載のスイッチング素子の製造方法。
【０１０８】
（付記１５）
付記１から９のいずれかに記載のスイッチング素子、または付記１０から１４のいずれかに記載の製造方法により製造されたスイッチング素子を含むことを特徴とする半導体装置。
【０１０９】
（付記１６）
半導体基板上に積層された多層配線層と、前記多層配線層の内部に設けられたスイッチング素子とを含み、
前記スイッチング素子が、付記５に記載のスイッチング素子、または付記１３に記載の製造方法により製造されたスイッチング素子であり、
前記多層配線層は、前記第１電極に電気的に接続された配線と、前記第２電極に電気的に接続されたプラグとを含むことを特徴とする付記１５に記載の半導体装置。
【０１１０】
（付記１７）
前記配線が、前記第１電極を兼ねていることを特徴とする付記１６に記載の半導体装置。
【０１１１】
（付記１８）
前記第２電極が、前記イオン伝導体に接する電極と前記プラグに電気的に接続される電極とを含み、
前記イオン伝導体に接する電極が、白金、ルテニウムおよびニッケルからなる群から選択される少なくとも一つから形成されることを特徴とする付記１６または１７に記載の半導体装置。
【０１１２】
（付記１９）
前記プラグに電気的に接続された電極が、タンタル、チタン、タングステンおよびそれらの窒化物からなる群から選択される少なくとも一つから形成されることを特徴とする付記１８に記載の半導体装置。
【符号の説明】
【０１１３】
１０、４０  ２端子スイッチング素子（スイッチング素子）
１１、４１  第１電極（銅）
１１ａ、４１ａ  金属酸化物（酸化銅）
１２、４２  第２電極
１４、２４  イオン伝導層（イオン伝導体）
１５      金属
１６、２６  金属イオン
２０、５０  ３端子スイッチング素子（スイッチング素子）
２１、５１  第１電極
２２、５２  第２電極
２３、５３  第３電極（銅）
２３ａ、５３ａ  金属酸化物（酸化銅）
２５      金属架橋
３０      ２端子スイッチング素子
３１      半導体基板
３２      上部電極（第２電極）
３２ａ    第１上部電極
３２ｂ    第２上部電極
３４      抵抗変化層（イオン伝導体）
３４ａ    酸化防止膜（酸化チタン）
３４ｂ    イオン伝導層
４４、５４  イオン伝導層
４７、５７  低抵抗シリコン基板
４８、５８  酸化防止層（チタン）
４８ａ、５８ａ  酸化防止層（酸化チタン）
１０１    第１電極
１０２    第２電極
１０４    イオン伝導層
３００    半導体装置
３０１、３０３、３０６、３０８  層間絶縁膜
３０２、３０４、３０９  バリア絶縁膜
３０５    保護絶縁膜
３０７    エッチングストッパ膜
３１０    多層配線層
３１１、３１６  バリアメタル
３１２    第１配線（下部電極（第１電極））
３１２ａ  金属酸化物
３１３    第２配線
３１４、３１７、３１８  ハードマスク膜
３１５    プラグ
【図１】
0005565570.tif 000002
【図２】
0005565570.tif 000003
【図３】
0005565570.tif 000004
【図４】
0005565570.tif 000005
【図５】
0005565570.tif 000006
【図６Ａ】
0005565570.tif 000007
【図６Ｂ】
0005565570.tif 000008
【図６Ｃ】
0005565570.tif 000009
【図６Ｄ】
0005565570.tif 000010
【図６Ｅ】
0005565570.tif 000011
【図６Ｆ】
0005565570.tif 000012
【図６Ｇ】
0005565570.tif 000013
【図６Ｈ】
0005565570.tif 000014
【図６Ｉ】
0005565570.tif 000015
【図６Ｊ】
0005565570.tif 000016
【図６Ｋ】
0005565570.tif 000017
【図６Ｌ】
0005565570.tif 000018
【図７】
0005565570.tif 000019
【図８】
0005565570.tif 000020
【図９】
0005565570.tif 000021
【図１０】
0005565570.tif 000022
【図１１】
0005565570.tif 000023