(57)【特許請求の範囲】
【請求項１】
第１の強磁性層と、第２の強磁性層と、前記第１の強磁性層と前記第２の強磁性層の間に形成された非磁性層とを備え、前記第１の強磁性層と前記第２の強磁性層の一方は磁化方向が固定されている固定層であり他方は磁化方向が可変である記録層である磁気抵抗効果素子と、
選択トランジスタと、
前記磁気抵抗効果素子と前記選択トランジスタに直列に電圧を印加する機構とを備え、
前記選択トランジスタのドレイン電極は前記第１の強磁性層と電気的に接続されており、
前記磁気抵抗効果素子は、前記第１の強磁性層から前記第２の強磁性層に第１の閾値電流を超えた電流が流れたとき第１の抵抗値状態になり、前記第２の強磁性層から前記第１の強磁性層に第２の閾値電流を超えた電流が流れたとき第２の抵抗値状態になり、
前記第２の強磁性層から前記第１の強磁性層に電流が流れるように電圧が印加されたときと比べ、前記第１の強磁性層から前記第２の強磁性層に電流が流れるように電圧が印加されたときの前記選択トランジスタの駆動電流が小さくなることに合わせ、前記第１の強磁性層から前記第２の強磁性層へ電流を流すときの前記第１の閾値電流を前記選択トランジスタの駆動電流以下に減少させる向きの磁場を前記記録層に印加する磁場印加機構を備えることを特徴とする磁気メモリセル。
【請求項２】
請求項１記載の磁気メモリセルにおいて、前記第１の強磁性層が固定層で前記第２の強磁性層が記録層であり、前記第１の抵抗値状態は高抵抗状態で前記第２の抵抗値状態は低抵抗状態であり、前記磁場印加機構は前記固定層の磁化方向と逆向きの磁場を前記記録層に印加し、前記磁場印加機構によって前記記録層に印加される有効磁場Ｈexの大きさが、次の条件を満たすことを特徴とする磁気メモリセル。
【数１】
0005461683.tif 000008
（Ｈkは前記記録層の異方性磁場、Ｉw,AP→Pは前記記録層から前記固定層へ電流を流すときの前記選択トランジスタの駆動電流、Ｉw,P→APは前記固定層から前記記録層へ電流を流すときの前記トランジスタの駆動電流、Ｉc0,AP→Pは書込み速度を１ｎｓに換算したときの前記第２の閾値電流、Ｉc0,P→APは書込み速度を１ｎｓに換算したときの前記第１の閾値電流、Ｅはポテンシャルバリア、ｋBはボルツマン定数、Ｔは温度、ｔpは書込み速度、ｔ0は１ｎｓ）
【請求項３】
請求項１記載の磁気メモリセルにおいて、前記第１の強磁性層が記録層で前記第２の強磁性層が固定層であり、前記第１の抵抗値状態は低抵抗状態で前記第２の抵抗値状態は高抵抗状態であり、前記磁場印加機構は前記固定層の磁化方向と同じ向きの磁場を前記記録層に印加し、前記磁場印加機構によって前記記録層に印加される有効磁場Ｈexの大きさが、次の条件を満たすことを特徴とする磁気メモリセル。
【数２】
0005461683.tif 000009
（Ｈkは前記記録層の異方性磁場、Ｉw,AP→Pは前記記録層から前記固定層へ電流を流すときの前記選択トランジスタの駆動電流、Ｉw,P→APは前記固定層から前記記録層へ電流を流すときの前記トランジスタの駆動電流、Ｉc0,AP→Pは書込み速度を１ｎｓに換算したときの前記第１の閾値電流、Ｉc0,P→APは書込み速度を１ｎｓに換算したときの前記第２の閾値電流、Ｅはポテンシャルバリア、ｋBはボルツマン定数、Ｔは温度、ｔpは書込み速度、ｔ0は１ｎｓ）
【請求項４】
請求項１〜３のいずれか１項記載の磁気メモリセルにおいて、前記固定層の前記非磁性層と反対側の面に反強磁性層が設けられていることを特徴とする磁気メモリセル。
【請求項５】
請求項４記載の磁気メモリセルにおいて、前記固定層は、磁化の向きが互いに反平行な２層の強磁性層で非磁性層を挟んだ積層フェリ構造を有することを特徴とする磁気メモリセル。
【請求項６】
請求項１〜５のいずれか１項記載の磁気メモリセルにおいて、前記記録層は、磁化の向きが互いに反平行な２層の強磁性層で非磁性層を挟んだ積層フェリ構造を有することを特徴とする磁気メモリセル。
【請求項７】
請求項１〜６のいずれか１項記載の磁気メモリセルにおいて、前記第１の強磁性層と前記第２の強磁性層との間に形成された非磁性層は絶縁層であることを特徴とする磁気メモリセル。
【請求項８】
請求項２又は３記載の磁気メモリセルにおいて、前記記録層に前記有効磁場Ｈexとして前記固定層からの漏洩磁場を印加することを特徴とする磁気メモリセル。
【請求項９】
請求項１〜４のいずれか１項記載の磁気メモリセルにおいて、
前記第１の強磁性層及び前記第２の強磁性層は垂直磁気異方性を有し、前記第１の強磁性層と前記第２の強磁性層との間に形成された非磁性層は絶縁層であり、
前記記録層の前記絶縁層と反対側の面に第２の非磁性層を介して第３の強磁性層が積層され、前記固定層の磁化と前記第３の強磁性層の磁化は互いに反平行に固定されていることを特徴とする磁気メモリセル。
【請求項１０】
相互に平行に並べられた複数のビット線と、
前記ビット線と平行に並べられた複数のソース線と、
前記ビット線と交差し且つ互いに平行に並べられた複数のワード線と、
前記ビット線と前記ワード線とが交差する部分に配置された複数の磁気メモリセルとによって構成されたサブアレイを有する磁気ランダムアクセスメモリにおいて、
前記磁気メモリセルは請求項１又は２記載の磁気メモリセルであり、
前記ビット線は前記第２の強磁性層と電気的に接続されており、
前記ソース線は前記選択トランジスタのソース電極に電気的に接続されており、
前記ワード線は前記選択トランジスタのゲート電極に電気的に接続されていることを特徴とする磁気ランダムアクセスメモリ。
【請求項１１】
請求項１０記載の磁気ランダムアクセスメモリにおいて、
前記磁気メモリセルの前記第１の強磁性層が固定層で前記第２の強磁性層が記録層であり、前記第１の抵抗値状態は高抵抗状態で前記第２の抵抗値状態は低抵抗状態であり、
前記サブアレイを挟むように前記磁気抵抗効果素子と同じ層に作製された一対の強磁性層を備え、
前記一対の強磁性層の磁化方向は前記固定層の磁化方向と逆向きであることを特徴とする磁気ランダムアクセスメモリ。
【請求項１２】
請求項１０記載の磁気ランダムアクセスメモリにおいて、
前記磁気メモリセルの前記第１の強磁性層が固定層で前記第２の強磁性層が記録層であり、前記第１の抵抗値状態は高抵抗状態で前記第２の抵抗値状態は低抵抗状態であり、
前記サブアレイの上方に層間絶縁層を介して形成され、磁化が前記固定層の磁化と同じ方向に固定された第３の強磁性層を備えることを特徴とする磁気ランダムアクセスメモリ。
【請求項１３】
請求項１０記載の磁気ランダムアクセスメモリにおいて、
前記磁気メモリセルの前記第１の強磁性層が固定層で前記第２の強磁性層が記録層であり、前記第１の抵抗値状態は高抵抗状態で前記第２の抵抗値状態は低抵抗状態であり、
前記サブアレイの上方に層間絶縁層を介して形成され、磁化が前記固定層の磁化と逆方向に固定された第３の強磁性層を有し、前記第３の強磁性層は下部に前記ワード線と平行に設けられた凹凸形状の局所磁場発生機構を備えることを特徴とする磁気ランダムアクセスメモリ。
【請求項１４】
請求項１３記載の磁気ランダムアクセスメモリにおいて、
前記第３の強磁性層の上に非磁性層を介して第４の強磁性層を備え、前記第４の強磁性層の磁化は前記第３の強磁性層の磁化と逆向きに固定されていることを特徴とする磁気ランダムアクセスメモリ。
【請求項１５】
請求項１０記載の磁気ランダムアクセスメモリにおいて、
前記磁場印加機構は、前記ビット線の一端若しくは両端に電圧を制御する機構を備え、所望の磁気メモリセルに書込む際、当該磁気メモリセルに接続されたビット線に電流を流すことで発生する磁場を前記所望の磁気メモリセルの記録層に印加することを特徴とする磁気ランダムアクセスメモリ。
【請求項１６】
請求項１０記載の磁気ランダムアクセスメモリにおいて、
前記ビット線と前記ワード線の１つの交点に前記磁気メモリセルが配置されているとき、前記ビット線を共通とし当該交点に隣接する２つの交点のうちいずれか一方のみに前記磁気メモリセルが配置され、
前記ワード線の両端に電圧を制御する機構を備え、
選択された磁気メモリセルに書込む際、
前記選択された磁気メモリセルが配置された交点を形成するワード線に電圧を印加し、
前記選択された磁気メモリセルが配置された交点に隣接する交点のうち前記ビット線を共通とする２つの交点のうち磁気メモリセルが配置されていない交点を形成するワード線に電流を流すことで発生する磁場を前記選択された磁気メモリセルの記録層に印加することを特徴とする磁気ランダムアクセスメモリ。
【請求項１７】
請求項１０記載の磁気ランダムアクセスメモリにおいて、
前記磁気メモリセルの前記第１の強磁性層が固定層で前記第２の強磁性層が記録層であり、前記第１の抵抗値状態は高抵抗状態で前記第２の抵抗値状態は低抵抗状態であり、
前記第１の強磁性層及び前記第２の強磁性層は垂直磁気異方性を有し、
前記サブアレイの上方に層間絶縁層を介して形成され、磁化が前記固定層の磁化と反平行に固定された第３の強磁性層を備えることを特徴とする磁気ランダムアクセスメモリ。
【請求項１８】
請求項１７記載の磁気ランダムアクセスメモリにおいて、前記第３の強磁性層の上方にリターンヨークを備えることを特徴とする磁気ランダムアクセスメモリ。
【請求項１９】
請求項１７記載の磁気ランダムアクセスメモリにおいて、前記サブアレイを形成した基板の裏面に前記第３の強磁性層から発生された磁束を吸収するための第４の強磁性層を備えることを特徴とする磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子を備えた磁気メモリセル及び磁気ランダムアクセスメモリに関する。
【背景技術】
【０００２】
図１は、磁気ランダムアクセスメモリ（ＭＲＡＭ）中の磁気メモリセルの概念図である。磁気メモリセル１００は、磁気抵抗効果素子１０１と選択トランジスタ１０２が直列に電気的に接続された構造を有する。選択トランジスタ１０２のソース電極はソース線１０３に、ドレイン電極は磁気抵抗効果素子１０１を介してビット線１０４に、ゲート電極はワード線１０５にそれぞれ電気的に接続されている。磁気抵抗効果素子１０１は、２つの強磁性層１０６，１０７で非磁性層１０８を挟んだ３層構造を基本構造とする。例えば、第１の強磁性層１０６は固定層であり、磁化方向が固定されている。第２の強磁性層１０７は記録層であり、磁化方向が可変である。磁気抵抗効果素子１０１は、２つの強磁性層１０６，１０７の磁化方向が互いに平行（Ｐ状態）のとき低抵抗に、反平行（ＡＰ状態）のとき高抵抗になる。ＭＲＡＭでは、この抵抗変化をビット情報の「０」と「１」に対応させる。ビット情報は、磁気抵抗効果素子１０１を流れる電流によるスピントルク磁化反転によって書込む。電流が固定層から記録層に流れるとき、記録層の磁化は固定層の磁化に対して反平行になり、ビット情報は「１」となる。電流が記録層から固定層に流れるとき、記録層の磁化は固定層の磁化に対して平行になり、ビット情報は「０」となる。電流による磁化反転の速さは１ナノ秒程度であるため、ＭＲＡＭは非常に高速な書込みが可能である。また、記録層の磁化の向きによってビット情報を記録するため、ＭＲＡＭは不揮発性を有し、待機時電力消費を抑えることができる。このため、ＭＲＡＭは次世代のメモリとして期待されている。また、固定層と記録層の位置関係が入れ替わって、上が固定層で下が記録層になっている磁気抵抗効果素子を用いても、同様にＭＲＡＭとして動作する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３０５３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
磁気メモリセルの有する課題について、図１に示したように、磁気抵抗効果素子１０１のトランジスタ側が固定層１０６であり、ビット線側が記録層１０７である場合を例にとって説明する。【０００５】
図２Ａ及び図２Ｂは、磁気メモリセルにかかる電圧を示した概念図である。ＭＲＡＭの「０」書込み動作では、図２Ａのように、書込みを行う磁気メモリセルのビット線１０４に電圧を印加し、ソース線１０３の電位は０にする。若しくは、ビット線１０４を高電位、ソース線１０３をビット線１０４に対して低電位とする。ここでは、ソース線１０３の電位を０にした場合を例にして説明する。この状態でワード線１０５に電圧を加えると、ビット線１０４から磁気抵抗効果素子及び選択トランジスタを介してソース線１０３に電流Ｉw,AP→Pが流れる。ビット線１０４に印加する電圧をＶw、ワード線に加える電圧をＶgとすると、磁気メモリセルに流すことが可能な電流の大きさは、次のようになる。
【数１】
0005461683.tif 000002
【０００６】
ここで、ＲTRとＲMTJは、それぞれ選択トランジスタの抵抗値と磁気抵抗効果素子の抵抗値を表す。「１」書込み動作は、図２Ｂのように書込みを行う磁気メモリセルのソース線１０３に電圧Ｖwを印加し、ビット線１０４の電位は０にし、ワード線１０５に電圧Ｖgを印加する。ソース線１０３に印加する電圧をＶwとすると、ソース線１０３からビット線１０４に電流Ｉw,P→APが流れる。このとき選択トランジスタには電圧Ｖd（ドレイン電極の電位）がかかり、磁気抵抗効果素子には電圧ＶMTJがかかる。
【数２】
0005461683.tif 000003
【０００７】
従って、実効的にゲート電極にかかる電圧はＶg−Ｖdである。図３は、磁気メモリセルにおける選択トランジスタのソースドレイン電流とゲート電圧の関係を示す図である。選択トランジスタのソースドレイン電流−ゲート電圧特性が図３のとき、
【数３】
0005461683.tif 000004
【０００８】
となる（いわゆるソースフォロアの状態）。従って、図３に示すように、選択トランジスタ１０２の駆動電流は、「１」書込みの電流Ｉw,P→APが「０」書込みの電流Ｉw,AP→Pより減少する。例として、Ｖw＝Ｖg＝１．８Ｖとし、ＲMTJ＝ＲTR＝１ｋΩとし、磁気抵抗効果素子の抵抗変化率を１００％とする。このとき、Ｉw,AP→Pは０．９ｍＡとなる。しかし、Ｉw,AP→Pの場合、ＲMTJの値はＡＰ状態の２ｋΩになるが、実際の動作電圧では実効的な抵抗は低くなる場合が多い。特に非磁性層１０８が絶縁体の場合、ＡＰ状態の抵抗は電圧が大きくなると顕著に低くなる。このためＶg＝１Ｖ程度となり、図３のような選択トランジスタ１０２の特性では、Ｉw,AP→PはＩw,AP→Pのおよそ半分である０．４５ｍＡ程度になる。【０００９】
一方、磁気抵抗効果素子の記録層の磁化反転閾値電流は、磁化反転トルクを与える電子スピンの効率を表す量ｇ(θ)＝Ｐ／２（１＋Ｐ2cosθ）に依存する。ここで、θは磁気抵抗効果素子の固定層磁化と記録層磁化の相対角度であり、Ｐ状態ではθ＝０、ＡＰ状態ではθ＝πである。また、Ｐはスピン分極率である。従って、「０」書込みに必要な閾値電流Ｉc,P→APと「１」書込みに必要な閾値電流Ｉc,AP→Pの関係は、Ｉc,P→AP≒Ｉc,AP→P×ｇ(０)／ｇ(π)となり、Ｉc,P→APはＩc,AP→Pと比べて大きくなる。一般的な例として、Ｉc,AP→P＝２×１０6Ａ／ｃｍ2とすると、Ｉc,P→APは１．５倍から２倍程度になり、３×１０6Ａ／ｃｍ2以上になる。【００１０】
図４Ａは、磁気抵抗効果素子の記録層の磁化反転閾値電流と選択トランジスタの駆動電流の関係を示している。磁化反転閾値電流は、選択トランジスタ１０２の駆動電流より小さくないと磁化反転が起きないが、図４Ａから分かるように、この構成の磁気メモリセルは、上述の理由からＰ状態からＡＰ状態への書込みの方がこの条件を満足することが難しくなる。つまり、書込みを行うにはＩw,AP→P＞Ｉc,AP→P、Ｉw,P→AP＞Ｉc,P→APの条件を満たす必要があるが、Ｉw,P→AP＜Ｉc,P→APとなってしまう。このため、Ｉc,P→APを低減することが求められる。このためには、図４Ｂの状態になればよい。【００１１】
磁気抵抗効果素子を、垂直磁気異方性材料を用いて作製した場合、固定層１０６の磁化と記録層１０７の磁化は、反平行配置のとき不安定になる。これは、固定層１０６と記録層１０７の同極性の磁極が接近するため、斥力がはたらくからである。従って、垂直磁気異方性材料を用いた磁気抵抗効果素子のＩc,P→APとＩc,AP→Pの差は、面内磁気異方性を用いた磁気抵抗効果素子よりも大きくなる。このため、更なるＩc,P→APの低減が必要になる。
【課題を解決するための手段】
【００１２】
本発明の磁気メモリセルは、第１の強磁性層、第２の強磁性層、第１の強磁性層と第２の強磁性層の間に形成された非磁性層を備える磁気抵抗効果素子と、選択トランジスタと、磁気抵抗効果素子と前記選択トランジスタに直列に電圧を印加する機構とを備える。第１の強磁性層と第２の強磁性層の一方は磁化方向が固定されている固定層であり、他方は磁化方向が可変である記録層である。選択トランジスタのドレイン電極は第１の強磁性層と電気的に接続されている。磁気抵抗効果素子は、第１の強磁性層から第２の強磁性層に第１の閾値電流を超えた電流が流れたとき第１の抵抗値状態になり、第２の強磁性層から第１の強磁性層に第２の閾値電流を超えた電流が流れたとき第２の抵抗値状態になる。【００１３】
ここで、第２の強磁性層から第１の強磁性層に電流が流れるように電圧が印加されたときと比べ、第１の強磁性層から第２の強磁性層に電流が流れるように電圧が印加されたときの選択トランジスタの駆動電流が小さくなることに合わせ、第１の強磁性層から第２の強磁性層へ電流を流すときの第１の閾値電流を選択トランジスタの駆動電流以下に減少させる向きの有効磁場Ｈexを記録層に印加する磁場印加機構を備える。
【００１４】
磁気抵抗効果素子が面内磁気異方性を持つ場合、磁気抵抗効果素子は長方形や楕円形状によって形状磁気異方性を付与する場合が多く、この場合は磁気抵抗効果素子の長手方向に有効磁場Ｈexを印加する構造となる。【００１５】
有効磁場Ｈexが満たすべき条件を以下に記す。磁気抵抗効果素子の記録層に有効磁場Ｈexを印加時のＩc,P→APは、次式で表される。有効磁場Ｈexの印加方向は、固定層が選択トランジスタ側に位置し記録層がビット線側に位置する場合、固定層の磁化の方向と逆方向である。
【数４】
0005461683.tif 000005
【００１６】
ここで、Ｉc0,P→APは書込み速度１ナノ秒のときの「１」書込み時の書込み電流、ｋBはボルツマン定数、Ｔは温度、Ｅは外部磁場がないときのＰ状態とＡＰ状態の間のポテンシャルバリア、Ｈkは記録層の異方性磁場、ｔpは書込み速度、ｔ0は試行速度でおよそ１ナノ秒である。【００１７】
Ｉw,P→AP＞Ｉc,P→APの条件から、印加する有効磁場Ｈexは、下式のようになる。一方、このときのＩc,AP→Pは、下式で表され、若干増大する。Ｉc0,AP→Pは書込み速度１ナノ秒のときの「０」書込み時の書込み電流である。
【数５】
0005461683.tif 000006
【００１８】
従って、Ｉw,AP→P＞Ｉc,AP→Pの条件から、印加する有効磁場Ｈexは、
【数６】
0005461683.tif 000007
【００１９】
となる。磁気抵抗効果素子の記録層の異方性磁場ＨkやＩc0などの特性ばらつきや選択トランジスタの特性ばらつきを考慮すると、上述の有効磁場の条件近傍の磁場を中心値として十分なマージンをとり設計すればよい。【００２０】
また、図１において、固定層１０６がビット線１０４側に位置し、記録層１０７が選択トランジスタ１０２側に位置する場合、Ｐ→ＡＰとＡＰ→Ｐの磁化反転を引き起こす電流方向が逆になるため、選択トランジスタが供給可能な電流と磁気抵抗効果素子の閾値電流の関係は図４Ｃのようになり、Ｉw,AP→P＞Ｉc,AP→P、Ｉw,P→AP＞Ｉc,P→APの条件を満たす場合が考えられる。この場合は、必ずしも上述の磁場は必要ではない。しかし、この場合でも、磁気抵抗効果素子のサイズや選択トランジスタのサイズなどの条件によっては図４Ｄのようになるため、磁場印加が書込みに効果的に働く。このときも、有効磁場Ｈexの条件は上述の式で表すことができるが、実際に印加する磁場は小さくなると予想される。【００２１】
また、本発明の特徴は、従来技術と異なり、「０」若しくは「１」という書込む情報に応じて印加する磁場の方向を変える必要がないことである。従来技術では、「０」書込みの際に固定層の磁化方向と同方向の磁場を印加し、「１」書込みの際は固定層の磁化方向と逆方向の磁場を印加していた。この方法は、磁化反転閾値電流を下げるのに有効であるが、磁場方向を制御するために新たに磁場印加用配線などを必要とし、磁場印加用配線に流れる電流方向を制御する回路も必要としていた。本発明では、磁場方向は常に固定でよいので、このような配線や回路は必ずしも必要ではない。【００２２】
また、ＭＲＡＭの読出し動作は、ビット情報である磁気抵抗効果素子の抵抗値を読出すため、磁気抵抗効果素子に電圧を印加した状態から電圧印加を止める。電圧印加を止めると、磁気抵抗効果素子の電圧レベルが徐々に下がるが、下がる速度が抵抗値に依存する。従って、「０」状態と「１」状態を区別できる程度に電圧レベルに十分な差が生じるためには、ある程度の時間が必要である。この時間は、磁気抵抗効果素子に印加した電圧が大きい方がよいが、電圧が大きすぎると磁化反転閾値電流以上の電流が流れるため誤書込みになる。有効磁場Ｈexが印加されている場合、図４Ｂから分かるように、「０」書込み電流が大きくなるため、読出し時に「０」書込み方向電流が流れるようビット線１０４に電圧を印加すると、誤書込みの確率を減少することが出来る。【００２３】
また、本発明のＭＲＡＭは、相互に平行に並べられた複数のビット線と、ビット線と平行に並べられた複数のソース線と、ビット線と交差し且つ互いに平行に並べられた複数のワード線と、ビット線とワード線とが交差する部分に配置された複数の磁気メモリセルとによって構成されたサブアレイを有する磁気ランダムアクセスメモリであり、磁気メモリセルとして、上記の磁気メモリセルを用いる。ビット線は磁気メモリセルの第２の強磁性層と電気的に接続されており、ソース線は選択トランジスタのソース電極に電気的に接続されており、ワード線は選択トランジスタのゲート電極に電気的に接続されている。
【発明の効果】
【００２４】
本発明によれば、条件を満たす有効磁場を印加することにより、ＭＲＡＭの磁気メモリセルは、「０」書込み、「１」書込みともに安定した動作が可能になる。さらに、微細化に伴いトランジスタの供給電流は小さくなるが、有効磁場の条件を最適化することにより微細化に対応することが出来る。
【図面の簡単な説明】
【００２５】
【図１】磁気メモリセルの概念図。
【図２Ａ】磁気メモリセルにかかる電圧を示した概念図。
【図２Ｂ】磁気メモリセルにかかる電圧を示した概念図。
【図３】選択トランジスタのソースドレイン電流とゲート電圧の関係を示す図。
【図４Ａ】磁気抵抗効果素子の記録層の磁化反転閾値電流と、選択トランジスタの駆動電流の関係を示す概念図。
【図４Ｂ】磁気抵抗効果素子の記録層の磁化反転閾値電流と、選択トランジスタの駆動電流の関係を示す概念図。
【図４Ｃ】磁気抵抗効果素子の記録層の磁化反転閾値電流と、選択トランジスタの駆動電流の関係を示す概念図。
【図４Ｄ】磁気抵抗効果素子の記録層の磁化反転閾値電流と、選択トランジスタの駆動電流の関係を示す概念図。
【図５】本発明によるＭＲＡＭの一例を示す模式図。
【図６Ａ】ＭＲＡＭのサブアレイの平面模式図。
【図６Ｂ】図６ＡのＡ−Ｂ断面図。
【図６Ｃ】ＭＲＡＭのサブアレイの平面模式図。
【図６Ｄ】ＭＲＡＭのサブアレイの平面模式図。
【図７】本発明によるＭＲＡＭの一例を示す断面摸式図。
【図８Ａ】本発明によるＭＲＡＭの一例を示す断面摸式図。
【図８Ｂ】本発明によるＭＲＡＭの一例を示す斜視図。
【図９】本発明によるＭＲＡＭの一例を示す断面摸式図。
【図１０】本発明によるＭＲＡＭの一例を示す模式図。
【図１１】本発明によるＭＲＡＭの一例を示す摸式図。
【図１２】磁気メモリセルの断面摸式図。
【図１３】磁気メモリセルの他の例を示す概念図。
【図１４Ａ】磁気メモリセルの別の例を示す概念図。
【図１４Ｂ】磁気メモリセルの別の例を示す概念図。
【図１４Ｃ】磁気メモリセルの別の例を示す概念図。
【図１５Ａ】外部磁場に対する磁気抵抗効果素子の抵抗変化を示す図。
【図１５Ｂ】磁気抵抗効果素子の記録層の磁化反転閾値電流と、選択トランジスタの駆動電流の関係を示す概念図。
【図１５Ｃ】外部磁場に対する磁気抵抗効果素子の抵抗変化を示す図。
【図１５Ｄ】磁気抵抗効果素子の記録層の磁化反転閾値電流と、選択トランジスタの駆動電流の関係を示す概念図。
【図１６】本発明によるＭＲＡＭの磁気メモリセルの他の実施例を示す概略図。
【図１７】本発明によるＭＲＡＭの一例を示す断面摸式図。
【図１８】本発明によるＭＲＡＭの一例を示す断面摸式図。
【発明を実施するための形態】
【００２６】
以下、本発明を適用した磁気メモリセル及び磁気ランダムアクセスメモリ（ＭＲＡＭ）について、図面を参照して詳細に説明する。
【００２７】
＜実施例１＞
図５は、本発明によるＭＲＡＭの一例を示す模式図である。本実施例のＭＲＡＭは、互いに平行に配置された複数のビット線１０４と、ビット線１０４と平行に互いに平行に配置された複数のソース線１０３と、ビット線１０４と垂直に配置され互いに平行な複数のワード線１０５を備え、ビット線１０４とワード線１０５の各交点には磁気メモリセル１００が配置される。磁気メモリセル１００は、磁気抵抗効果素子１０１と選択トランジスタ１０２を備えている。これら複数の磁気メモリセルがサブアレイ５０１を構成しており、ＭＲＡＭは複数のサブアレイ５０１で構成されている。磁気抵抗効果素子１０１は図１に示した構造を有し、固定層１０６は配線層を介して選択トランジスタ１０２のドレイン電極に電気的に接続され、記録層１０７はビット線１０４に電気的に接続され、ソース線１０３は配線層を介して選択トランジスタ１０２のソース電極に電気的に接続されている。また、ワード線１０５は選択トランジスタ１０２のゲート電極に電気的に接続されている。ソース線１０３とビット線１０４の一端は、電圧印加のための書込みドライバ５０２とセンス増幅器５０３に電気的に接続されている。ワード線１０５の一端はワードドライバ５０４に電気的に接続されている。
【００２８】
さらに、図６Ａの平面摸式図に示したように、磁気メモリセルの記録層に有効磁場Ｈexを印加する機構として、強磁性層６０１，６０２を備えている。図６Ｂは図６ＡのＡ−Ｂ断面図である。強磁性層６０１，６０２は、図６Ｂのようにサブアレイ５０１を挟むように、磁気抵抗効果素子１０１と同じ層に配置されている。
【００２９】
以下では、磁気抵抗効果素子１０１の固定層１０６と記録層１０７が図１のように位置し、強磁性層６０１の磁化６０３と強磁性層６０２の磁化６０４が矢印の方向に着磁されている場合について説明する。図６Ａ、図６Ｂ中の実線矢印のように、強磁性層６０１から強磁性層６０２に向かって磁束６０５が発生する。磁場の大きさは、磁気抵抗効果素子の記録層の位置で有効磁場Ｈexになるように調整されている。このように構成されたサブアレイ５０１を複数個配置して、ＭＲＡＭの記憶保持領域は構成される。
【００３０】
磁気抵抗効果素子の固定層及び記録層の材料は、全ての強磁性金属が適用可能である。固定層と記録層に挟まれる非磁性層の材料は、全ての非磁性材料が適用可能である。また、非磁性層を、絶縁膜で形成してもよい。非磁性層を絶縁膜で形成した場合には、非磁性層を非磁性金属で形成した場合より、Ｐ状態とＡＰ状態の抵抗変化率が大きくなる。絶縁膜の材料としては全ての絶縁体が適用可能であるが、抵抗変化率が大きい材料がよく、ＭｇＯ等が候補として挙げられる。絶縁膜にＭｇＯを適用した場合、固定層１０６及び記録層１０７の材料として、Ｆｅ，ＣｏＦｅ，ＣｏＦｅＢ等を用いると抵抗変化率が大きくなることが知られている。強磁性層６０１，６０２の材料は、全ての強磁性金属が適用可能であるが、均一な有効磁場Ｈexを安定して発生させるために硬磁性体材料が望ましい。
【００３１】
本実施例のＭＲＡＭでは、強磁性層６０１の磁化の向き及び強磁性層６０２の磁化の向きは、磁気抵抗効果素子１０１の固定層１０６の磁化の向きと逆方向である必要がある。磁化方向の制御するために、固定層１０６、記録層１０７、強磁性層６０１及び強磁性層６０２の異方性磁場Ｈkは、
強磁性層６０１＝強磁性層６０２＞固定層＞記録層
の関係で大きさが異なるよう設計されている。第１の熱処理工程では、磁気抵抗効果素子の固定層及び記録層の磁化容易軸方向に、強磁性層６０１，６０２の異方性磁場より強い磁場を印加して熱処理を行い、固定層及び強磁性層６０１，６０２の磁化を着磁する。その後、第２の熱処理工程において、強磁性層６０１，６０２の異方性磁場より小さく、固定層の異方性磁場より大きい磁場を第１の熱処理工程と逆向きに印加し、固定層の磁化を着磁する。これらの工程を経ることによって磁化方向を制御することができる。
【００３２】
また、強磁性層６０１の磁化６０３と強磁性層６０２の磁化６０４が図６Ａの矢印の方向に着磁されている場合について述べたが、強磁性層６０１の磁化６０３と強磁性層６０２の磁化６０４は、磁気抵抗効果素子１０１の磁化容易軸方向でありかつ固定層１０６の磁化と逆向きという条件を満たせば、方向は限定されない。
【００３３】
図６Ｃ及び図６Ｄの平面模式図に示したように、一対の強磁性層６０１及び強磁性層６０２の間に挟まれるサブアレイ５０１は複数個であってもよい。
【００３４】
＜実施例２＞
有効磁場Ｈexを発生させる強磁性層は、磁気メモリセルの上方にあってもよい。図７は、強磁性層７０１をサブアレイ５０１の上方に配置したＭＲＡＭの実施例を示す断面摸式図である。
【００３５】
本実施例の場合、強磁性層７０１は、磁気抵抗効果素子１０１及びビット線１０４の上に積層した層間絶縁層７０２の上に形成される。強磁性層７０１から磁束７０３が発生し、磁気抵抗効果素子１０１に磁場が点線矢印の向きに印加される。磁場の大きさは、磁気抵抗効果素子の記録層の位置で有効磁場Ｈexになるように調整されている。この構造では、強磁性層７０１の磁化７０４は固定層１０６の磁化と同じ方向に設計する。このため、本実施例では熱処理を１回行えばよいため、メモリ作製工程を簡略化することが可能である。
【００３６】
また、強磁性層７０１の磁化７０４が図７の矢印の方向に着磁されている場合について述べたが、強磁性層７０１の磁化７０４は、磁気抵抗効果素子の磁化容易軸方向でありかつ固定層１０６の磁化と同じ向きという条件を満たせば、方向は限定されない。
【００３７】
＜実施例３＞
有効磁場Ｈexを発生させる強磁性層は、磁気メモリセルの上方にあり、磁場を均一に発生させる構造を備えていてもよい。図８Ａは本発明によるＭＲＡＭの他の実施例の断面摸式図、図８Ｂはその斜視図である。
【００３８】
図８Ａに示すように、サブアレイ上方に積層された層間絶縁層の上に強磁性層８０１が備えられており、強磁性層８０１下部には、磁気抵抗効果素子１０１と同じピッチでワード線１０５と平行に、下向き凸型の局所磁場発生機構８０２を備える。
【００３９】
以下では、強磁性層８０１の磁化８０３が図８Ａの矢印方向に着磁している場合について説明する。この構造によると、オレンジピール効果と呼ばれる物理現象と同様に局所磁場発生機構８０２の端部から磁束８０４が発生し、図８Ａの破線矢印方向に磁場が印加される。磁場の大きさは、磁気抵抗効果素子の記録層の位置で有効磁場Ｈexになるように調整されている。この構造を採用した場合、局所磁場発生機構８０２の形状により磁場の強さ、均一性などを制御することが出来るので、実施例１及び実施例２記載のＭＲＡＭより製造が容易になる。本実施例のＭＲＡＭでは、強磁性層８０１の磁化８０３の向きは、固定層１０６の磁化の向きと逆方向である必要がある。従って、固定層１０６、記録層１０７及び強磁性層８０１の異方性磁場は、
強磁性層８０１＞固定層＞記録層
の関係で大きさが異なるよう設計されている。また、強磁性層８０１の磁化８０３が図８Ａの矢印の方向に着磁されている場合について述べたが、強磁性層８０１の磁化８０３は、磁気抵抗効果素子の磁化容易軸方向でありかつ固定層１０６の磁化と逆向きという条件を満たせば、方向は限定されない。
【００４０】
また、図９に示すように、強磁性層８０１の上に非磁性層９０１と強磁性層９０２をこの順に積層させた構造としてもよい。この構造を採用する場合、強磁性層８０１の磁化８０３と強磁性層９０２の磁化９０３の向きは、非磁性層９０１を介して反平行に結合しており、いわゆる積層フェリ構造となっている。この構造を採用することによって、強磁性層８０１の端部から発生する磁束を、強磁性層９０２に吸収させることができ、磁気抵抗効果素子１０１にかかる磁場をより均一に保つことができる。従って、強磁性層８０１と強磁性層９０２の磁化量は等しくなることが望ましい。
【００４１】
＜実施例４＞
図１０は、本発明によるＭＲＡＭの他の実施例を示す摸式図である。本実施例では、ビット線に電流を流すことによって発生する電流磁場によって有効磁場Ｈexを印加する。本実施例のＭＲＡＭは、有効磁場Ｈexをビット線１０４に流れる電流の大きさで制御するため、ビット線１０４の一端若しくは両端にビット線の電圧を制御する機構（書込みドライバ５０２）を備えている。
【００４２】
以下では、ビット線１０４の両端に書込みドライバ５０２を備えた場合について説明する。ビット情報「１」を書込む場合を説明する。ある一つのビット線１０４の両端にある書込みドライバ５０２によりビット線１０４に電圧を印加し、ワード線１０５に電圧を加えると、その交点にある磁気メモリセル１００の磁気抵抗効果素子１０１及び選択トランジスタ１０２を介して、ビット線１０４からソース線１０３に電流が流れる。このとき、ビット線１０４の両端にある書込みドライバ５０２の電位が異なっている場合、ビット線１０４の一端から他端に電流が流れる。この電流によって磁気抵抗効果素子１０１の位置に磁場が生じるが、この磁場の大きさは磁気メモリセルの記録層の位置で有効磁場Ｈexになる必要がある。このため、ビット線１０４の両端の書込みドライバの電圧は、磁気抵抗効果素子１０１及び選択トランジスタ１０２の抵抗値などを考慮して有効磁場Ｈexが磁気抵抗効果素子１０１の記録層の位置に生じるように制御される。
【００４３】
また、ビット線１０４と平行な配線からの磁場であれば、どのような配線であっても、ほぼ同じ構成の磁気メモリセルで同様の効果が得られる。
【００４４】
＜実施例５＞
図１１は、本発明によるＭＲＡＭの他の実施例を示す摸式図である。本実施例では、ワード線１０５に電流を流すことによって発生する電流磁場によって磁気メモリセルの記録層に有効磁場Ｈexを印加する。
【００４５】
図１１では、ビット線１０４とワード線１０５の全ての交点に磁気抵抗効果素子１０１を備えることはせず、ビット線１０４とワード線１０５の、ある１つの交点に磁気抵抗効果素子１０１がある場合、隣接する交点のうちビット線１０４を共通とする２つの交点のいずれか一方には磁気抵抗効果素子があり、他方の交点には磁気抵抗効果素子がない構成（いわゆる二交点の構成）になっている。また、ワード線１０５の両端には、電圧を調整するワードドライバ５０４が備わっており、ワード線１０５に所望の電流を流すことができる構成になっている。
【００４６】
本実施例のＭＲＡＭの書込み方式について、ビット情報「１」を書込む場合を、図１１を使って説明する。図１１の複数の磁気メモリセルのうち、破線の丸で囲まれた磁気メモリセル１１０１に書込む場合、複数のビット線１０４のうちビット線１１０２の電圧は０であり、複数のソース線１０３のうちソース線１１０３にＶwの電圧が印加される。この状態で複数のワード線１０５のうち、ワード線１１０４の一端に電圧Ｖgが印加すると、ソース線１１０３からビット線１１０２に電流が流れる。このとき、ワード線１１０５の一方のワード線端にある一定の電圧Ｖ１を加え、もう一方のワード線端にＶ2の電圧を加えると、ワード線抵抗Ｒwordに応じた電流Ｉword＝（Ｖ1−Ｖ2）／Ｒwordが流れる。Ｉwordはワード線１１０５の周りに磁場Ｈ＝Ｉword／２πｒ（ｒは、ワード線１１０５からの距離）を発生させるが、この磁場の大きさは磁気メモリセル１１０１の記録層の位置で有効磁場Ｈexになるよう制御されている。この制御は、Ｖ1及びＶ2の大きさ、ワード線の長さや材質によるＲwordの大きさなどを調整することによって可能である。ビット線１１０２とワード線１１０５の交点には磁気抵抗効果素子がないので、書込まれる磁気メモリセルはビット線１１０２とワード線１１０４の交点にある磁気メモリセル１１０１のみとなり、誤書込みを防ぐことができる。この構成で磁場を印加する場合、新たに強磁性層を追加する必要がなく、作製工程を簡略化することができる。
【００４７】
また、図１２の断面摸式図に示したように、ビット線１１０２とワード線１１０４の交点にある磁気メモリセル１１０１の磁気抵抗効果素子１００１は、ワード線１１０５の直上に作製してもよい。この場合、ワード線１１０５と磁気抵抗効果素子１００１の距離が近くなり、大きな磁場の印加が容易になる。また、磁束１２０１は図１２の点線矢印１２０１のように発生するため、磁気抵抗効果素子１００１には均一な磁場が印加可能という利点もある。
【００４８】
また、ワード線１０５と平行な配線からの磁場であれば、どのような配線であっても、ほぼ同じ構成の磁気メモリセルで同様の効果が得られる。
【００４９】
＜実施例６＞
実施例１から実施例５記載のＭＲＡＭについて、磁気抵抗効果素子１０１の固定層と記録層の位置関係は、図１３のように固定層１０６がビット線１０４側にあり、記録層１０７が選択トランジスタ１０２側に位置する、いわゆるトップピン構造であってもよい。
【００５０】
この構成を適用した場合、「０」書込みはソース線１０３からビット線１０４方向に電流を流し、「１」書込みはビット線１０４からソース線１０３に電流を流すことになる。このため、Ｉc,P→APとＩc,AP→Pの極性が逆になり、磁気抵抗効果素子の磁化反転閾値電流と選択トランジスタの駆動電流の関係は図４Ｃのようになる。従って、磁気抵抗効果素子に有効磁場Ｈexを印加しなくてもＩw,AP→P＞Ｉc,AP→P、Ｉw,P→AP＞Ｉc,P→APの条件を満たす場合が考えられる。しかし、この場合も、磁気抵抗効果素子１０１のサイズや選択トランジスタ１０２のサイズなどの条件によっては、図４ＤのようにＩw,AP→P＞Ｉc,AP→P、Ｉw,P→AP＞Ｉc,P→APの条件を満たさない場合があるため、磁場印加が書込みに効果的に働く。本実施例の磁気抵抗効果素子１０１のようにトップピン構造の場合、いわゆるボトムピン構造に比べて有効磁場Ｈexは実質的には小さくなる。
【００５１】
＜実施例７＞
図１４Ａから図１４Ｃは、磁気メモリセルの別の例を示す概念図である。実施例１から実施例６で説明したＭＲＡＭ中の磁気メモリセルの磁気抵抗効果素子１０１は、図１４Ａに示すように、固定層１０６の非磁性層１０８と反対側の面に反強磁性層１４０１を適用してもよい。この場合、固定層１０６の磁化は、反強磁性層１４０１によって強く固定される。図１４Ａは、ボトムピン構造の磁気抵抗効果素子に適用した場合を示し、この場合には固定層１０６の選択トランジスタ１０２側端面に反強磁性層１４０１を適用することになる。
【００５２】
また、ボトムピン構造の場合、図１４Ｂに示すように、磁気抵抗効果素子１０１の固定層１０６は、強磁性層１４０２と非磁性層１４０３と強磁性層１４０４をこの順に積層した構造としてもよい。強磁性層１４０４の磁化と強磁性層１４０２の磁化は、非磁性層１４０３を介して互いに反平行に結合しており、いわゆる積層フェリ構造となっている。積層フェリ構造を採用することによって、固定層からの漏れ磁場を減少させることができる。さらに強磁性層１４０２の下に反強磁性層を配置してもよい。
【００５３】
また、図１４Ｃは、ボトムピン構造の場合の磁気メモリセルの例を示すもので、磁気抵抗効果素子１０１の記録層１０７として、強磁性層１４０５と非磁性層１４０６と強磁性層１４０７をこの順に積層した構造としてもよい。強磁性層１４０５の磁化と強磁性層１４０７の磁化は、非磁性層１４０６を介して互いに反平行に結合しており、いわゆる積層フェリ構造となっている。記録層に積層フェリ構造を採用することによって、記録層の異方性磁場Ｈkを大きくすることができる。図１４Ｂと図１４Ｃを組み合わせて、固定層と記録層の両方を積層フェリ構造としてもよい。
【００５４】
図１３に示したトップピン構造の磁気抵抗効果素子においても、固定層、記録層の一方あるいは両方に積層フェリ構造を用いることができる。また、トップピン構造の場合はビット線側の強磁性層が固定層として作用するため、反強磁性層は、固定層のビット線側端面に適用する。
【００５５】
＜実施例８＞
磁気抵抗効果素子の記録層に有効磁場Ｈexを印加する手段として、磁気抵抗効果素子の膜構成を制御すること等による磁気的な結合や固定層等からの漏洩磁場を用いることが出来る。磁気抵抗効果素子は、電流を印加することによって磁化反転し、Ｐ状態とＡＰ状態の間を遷移するが、外部磁場によっても同様に遷移する。
【００５６】
図１５Ａは、外部磁場に対する磁気抵抗効果素子の抵抗変化を示している。図１５Ａのように、抵抗変化を示す磁場Ｈ1とＨ2の関係が｜Ｈ1｜＝｜Ｈ2｜のとき、磁気抵抗効果素子は、図１５ＢのようにＩc,P→AP＞Ｉc,AP→Pの関係を示す（図４Ａと同じ状態）。しかし、磁気抵抗効果素子の外部磁場に対する抵抗変化が、図１５Ｃのように、｜Ｈ1｜＞｜Ｈ2｜の関係にあるとき、磁気抵抗効果素子の電流に対する抵抗変化は、図１５Ｄに示したようにＩc,P→AP＜Ｉc,AP→Pの関係を示す状態にすることが出来る。
【００５７】
磁気抵抗効果素子を図１５Ｃ及び図１５Ｄに示した状態にするためには、磁気的な結合や漏洩磁場を制御する必要がある。図１に示した磁気抵抗効果素子１０１を例として、実施例８の磁気メモリセルを説明する。固定層１０６からの漏洩磁場は、固定層１０６の膜厚を変化させることによって制御可能である。また、固定層１０６と記録層１０７の磁気的な結合は、非磁性層１０８の膜厚を変化させることによって制御可能である。これらを適切に制御することにより、記録層１０７にかかる実効的な磁場の大きさをＨexに設定することが出来る。
【００５８】
また、図１３に示した実施例６のトップピン構造の時期抵抗効果素子であっても同様に、記録層にかかる実効的な磁場の大きさを、固定層及び非磁性層の膜厚を変化させることで制御可能である。さらに、実施例７の磁気抵抗効果素子の場合、積層フェリ構造の膜厚を制御することで、より高精度に磁場の大きさを制御可能となる。
【００５９】
＜実施例９＞
図１６は、本発明によるＭＲＡＭの磁気メモリセルの他の実施例を示す概略図である。本実施例は、磁気メモリセルを構成する磁気抵抗効果素子１０１の固定層１０６と記録層１０７を、垂直磁気異方性を持つ強磁性材料で作製した例である。
【００６０】
磁気抵抗効果素子１０１を、垂直磁気異方性を持つ材料で作製した場合、前述のように、面内磁気異方性を持つ強磁性材料で作製した場合よりＩc,P→APを低減する必要がある。本実施例の磁気メモリセルは、固定層１０６、絶縁層１６０１、記録層１０７、非磁性層１６０２及び強磁性層１６０３をこの順に積層した構造である。固定層１０６の磁化と強磁性層１６０３の磁化の向きは互いに反平行になるよう固定されている。従って、固定層１０６と強磁性層１６０３の異方性磁場Ｈkは大きさが異なるように設計されており、互いに反平行に着磁できるようになっている。また、強磁性層１６０３から記録層１０７に印加される磁場の大きさＨAは、固定層１０６から記録層１０７に印加される磁場の大きさＨBより大きく、ＨA−ＨB＝Ｈexとなるように設計されている。また、絶縁層１６０１を介した固定層１０６と記録層１０７の磁化配置による抵抗変化は、非磁性層１６０２を介した記録層１０７と強磁性層１６０３の磁化配置による抵抗変化より大きい。このため、絶縁層１６０１を介した固定層１０６と記録層１０７の磁化配置による抵抗変化をビット情報として読出すことができる。
【００６１】
＜実施例１０＞
磁気抵抗効果素子の固定層と記録層を、垂直磁気異方性を有する強磁性層で作製した場合、記録層に有効磁場Ｈexを印加するための強磁性層は、磁気メモリセルの上方に作製してもよい。
【００６２】
図１７は、本実施例のＭＲＡＭの断面模式図である。サブアレイ上方に積層された層間絶縁層１７０１の上に強磁性層１７０２が備えられている。以下では、強磁性層１７０２の磁化１７０３が図の矢印方向に着磁している場合について説明する。この構造を採用すると、実施例９の非磁性層１６０２と強磁性層１６０３はなくてもよい。強磁性層１７０２から磁束１７０４が発生し、破線矢印方向に磁場が印加される。図１８に示したように、強磁性層１７０２の上方にはリターンヨーク１８０１を備えてもよい。リターンヨーク１８０１を備えた場合、磁束１７０４はリターンヨークに吸収されるため、均一な磁場がかかる。また、ＭＲＡＭが形成される基板の裏面に磁束が吸収される磁性層を作製してもよい。
【００６３】
磁場の大きさは、磁気抵抗効果素子の記録層の位置で有効磁場Ｈexになるように調整されている。本実施例のＭＲＡＭでは、強磁性層１７０２の磁化１７０３の向きは、磁気メモリセルの磁気抵抗効果素子の固定層の磁化の向きと逆である必要がある。従って、固定層及び記録層及び強磁性層１７０２の異方性磁場Ｈkは、
強磁性層１７０２＞固定層＞記録層
の関係で大きさが異なるよう設計されている。
【００６４】
また、強磁性層１７０２の磁化１７０３が図１７の矢印の方向に着磁されている場合について述べたが、強磁性層１７０２の磁化１７０３は、磁気抵抗効果素子の磁化容易軸方向でありかつ固定層の磁化と逆向きという条件を満たせば、方向は限定されない。また、強磁性層１７０２から発生する磁場の大きさＨCは、固定層から発生する磁場の大きさＨBより大きく、ＨC−ＨB＝Ｈexとなるように設計されている。
【符号の説明】
【００６５】
１００  磁気メモリセル
１０１  磁気抵抗効果素子
１０２  選択トランジスタ
１０３  ソース線
１０４  ビット線
１０５  ワード線
１０６  固定層
１０７  記録層
１０８  非磁性層
５０１  サブアレイ
５０２  書込みドライバ
５０３  センス増幅器
５０４  ワードドライバ
６０１  強磁性層
６０２  強磁性層
７０１  強磁性層
７０２  層間絶縁層
８０１  強磁性層
８０２  局所磁場発生機構
９０１  非磁性層
９０２  強磁性層
１４０１  反強磁性層
１４０２  強磁性層
１４０３  非磁性層
１４０４  強磁性層
１４０５  強磁性層
１４０６  非磁性層
１４０７  強磁性層
１６０１  絶縁層
１６０２  非磁性層
１６０３  強磁性層
１７０１  層間絶縁層
１７０２  強磁性層
１８０１  リターンヨーク
【図１】
0005461683.tif 000010
【図２Ａ】
0005461683.tif 000011
【図２Ｂ】
0005461683.tif 000012
【図３】
0005461683.tif 000013
【図４Ａ】
0005461683.tif 000014
【図４Ｂ】
0005461683.tif 000015
【図４Ｃ】
0005461683.tif 000016
【図４Ｄ】
0005461683.tif 000017
【図５】
0005461683.tif 000018
【図６Ａ】
0005461683.tif 000019
【図６Ｂ】
0005461683.tif 000020
【図６Ｃ】
0005461683.tif 000021
【図６Ｄ】
0005461683.tif 000022
【図７】
0005461683.tif 000023
【図８Ａ】
0005461683.tif 000024
【図８Ｂ】
0005461683.tif 000025
【図９】
0005461683.tif 000026
【図１０】
0005461683.tif 000027
【図１１】
0005461683.tif 000028
【図１２】
0005461683.tif 000029
【図１３】
0005461683.tif 000030
【図１４Ａ】
0005461683.tif 000031
【図１４Ｂ】
0005461683.tif 000032
【図１４Ｃ】
0005461683.tif 000033
【図１５Ａ】
0005461683.tif 000034
【図１５Ｂ】
0005461683.tif 000035
【図１５Ｃ】
0005461683.tif 000036
【図１５Ｄ】
0005461683.tif 000037
【図１６】
0005461683.tif 000038
【図１７】
0005461683.tif 000039
【図１８】
0005461683.tif 000040