(57)【特許請求の範囲】
【請求項１】
回路パターンの第１の設計レイアウトに対応する第１の基板上パターンを第１の基板上に形成した場合に前記第１の基板上パターンが第１のエラーパターンとなる前記第１の設計レイアウト上の位置周辺における、前記第１の設計レイアウト上でのパターン被覆率の分布を、前記位置周辺に設定した評価領域毎に算出する被覆率算出ステップと、
前記第１の設計レイアウト上に付加パターンを付加することによって、前記評価領域の各パターン被覆率間の分布差が小さくなる評価領域を付加領域に設定する付加領域設定ステップと、
前記付加領域に付加する付加パターンの候補を作成する付加パターン候補作成ステップと、
前記付加パターンの候補の中から、予め設定された選択条件に基づいて、前記第１の設計レイアウトに付加する第１の付加パターンを決定して前記付加領域に付加する第１の付加ステップと、
前記第１の付加パターンが付加された第２の設計レイアウトに対応する第２の基板上パターンを第２の基板上に形成した場合に前記第２の基板上パターンが第２のエラーパターンとなるか否かを検査する検査ステップと、
前記第２の基板上パターンが前記第２のエラーパターンとなる場合には、前記付加パターンの候補の中から、前記選択条件に基づいて、前記第２の設計レイアウトに付加する第２の付加パターンを決定して前記付加領域に付加する第２の付加ステップと、
を含むことを特徴とするパターン修正方法。
【請求項２】
前記被覆率算出ステップは、
前記第１のエラーパターンを発生させる第１の設計レイアウト上に複数の評価点を設定するともに、設定した各評価点から所定の範囲内にある領域を前記評価領域に設定することを特徴とする請求項１に記載のパターン修正方法。
【請求項３】
前記選択条件は、前記パターン被覆率の分布差が小さくなる付加パターンを優先的に選択するよう設定されていることを特徴とする請求項１または２に記載のパターン修正方法。
【請求項４】
回路パターンの第１の設計レイアウトに対応する第１の基板上パターンを第１の基板上に形成した場合に前記第１の基板上パターンが第１のエラーパターンとなる前記第１の設計レイアウト上の位置周辺における、前記第１の設計レイアウト上でのパターン被覆率の分布を、前記位置周辺に設定した評価領域毎に算出する被覆率算出ステップと、
前記第１の設計レイアウト上に付加パターンを付加することによって、前記評価領域の各パターン被覆率間の分布差が小さくなる評価領域を付加領域に設定する付加領域設定ステップと、
前記付加領域に付加する付加パターンの候補を作成する付加パターン候補作成ステップと、
前記付加パターンの候補の中から、予め設定された選択条件に基づいて、前記第１の設計レイアウトに付加する第１の付加パターンを決定して前記付加領域に付加する第１の付加ステップと、
前記第１の付加パターンが付加された第２の設計レイアウトに対応する第２の基板上パターンを第２の基板上に形成した場合に前記第２の基板上パターンが第２のエラーパターンとなるか否かを検査する検査ステップと、
前記第２の基板上パターンが前記第２のエラーパターンとなる場合には、前記付加パターンの候補の中から、前記選択条件に基づいて、前記第２の設計レイアウトに付加する第２の付加パターンを決定して前記付加領域に付加する第２の付加ステップと、
前記第１の基板上パターンが前記第１のエラーパターンとならない場合には、前記第１の設計レイアウトを用いて第１のマスクパターンを作成し、前記第１の基板上パターンが前記第１のエラーパターンとなる場合には、前記第２の設計レイアウトを用いて第２のマスクパターンを作成するマスクパターン作成ステップと、
前記第１または第２のマスクパターンを用いてマスクを作製するマスク作製ステップと、
前記マスクを用いて基板上に基板上パターンを形成する基板上パターン形成ステップと、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、パターン修正方法および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子の微細化に伴い、ウエハなどの基板上に設計レイアウト通りのパターンを形成することが困難になってきている。その理由の１つとして、半導体素子の微細化の進展に露光装置の解像力の向上が追いつかず、リソグラフィ工程でパターンの転写品質が低下することがあげられる。
【０００３】
転写品質の低下が著しい品質劣化パターン（エラーパターン）は、製造歩留に多大な影響を及ぼす。ところが、設計制約（デザインルール）を守っているにも関わらず、エラーパターンが設計回路パターンに混入する場合がある。
【０００４】
このようなエラーパターンを無くすためには、エラーパターンの位置を特定し、エラーパターン近傍の設計レイアウトを修正する必要がある。しかしながら、エラーパターンを無くすためには、設計レイアウトの修正に多大な労力を要する。このため、エラーパターン近傍の設計レイアウトを効率良く修正することが望まれる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１４５６９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、エラーパターン近傍の設計レイアウトを効率良く修正するパターン修正方法および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
実施形態によれば、パターン修正方法が提供される。パターン修正方法は、被覆率算出ステップと、付加領域設定ステップと、付加パターン候補作成ステップと、第１の付加ステップと、検査ステップと、第２の付加ステップと、を含んでいる。前記被覆率算出ステップでは、回路パターンの第１の設計レイアウトに対応する第１の基板上パターンを第１の基板上に形成した場合に前記第１の基板上パターンが第１のエラーパターンとなる前記第１の設計レイアウト上の位置周辺位置の周辺における、前記第１の設計レイアウト上でのパターン被覆率の分布を、前記位置周辺に設定した評価領域毎に算出する。前記付加領域設定ステップでは、前記第１の設計レイアウト上に付加パターンを付加することによって、前記評価領域の各パターン被覆率間の分布差が小さくなる評価領域を付加領域に設定する。前記付加パターン候補作成ステップでは、前記付加領域に付加する付加パターンの候補を作成する。前記第１の付加ステップでは、前記付加パターンの候補の中から、予め設定された選択条件に基づいて、前記第１の設計レイアウトに付加する第１の付加パターンを決定して前記付加領域に付加する。前記検査ステップでは、前記第１の付加パターンが付加された第２の設計レイアウトに対応する第２の基板上パターンを第２の基板上に形成した場合に前記第２の基板上パターンが第２のエラーパターンとなるか否かを検査する。前記第２の付加ステップでは、前記第２の基板上パターンが前記第２のエラーパターンとなる場合には、前記付加パターンの候補の中から、前記選択条件に基づいて、前記第２の設計レイアウトに付加する第２の付加パターンを決定して前記付加領域に付加する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態に係る設計レイアウト修正装置の構成を示すブロック図である。
【図２】図２は、実施形態に係る設計レイアウト修正処理の処理手順を示すフローチャートである。
【図３】図３は、被覆率算出領域を説明するための図である。
【図４】図４は、被覆率算出領域補毎のパターン被覆率を示す図である。
【図５】図５は、付加パターン配置領域を説明するための図である。
【図６】図６は、付加パターン候補の一例を示す図である。
【図７】図７は、付加パターン候補を付加した後の修正後パターン被覆率を説明するための図である。
【図８】図８は、設計レイアウト修正装置のハードウェア構成を示す図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態に係るパターン修正方法および半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【００１０】
（実施形態）
図１は、実施形態に係る設計レイアウト修正装置の構成を示すブロック図である。設計レイアウト修正装置１は、回路パターン（半導体装置）の設計レイアウトを修正するコンピュータなどの装置である。本実施形態の設計レイアウト修正装置１は、エラーパターン発生箇所近傍においてパターン被覆率（パターン密度）の変化が小さくなるよう、付加パターンを設計レイアウトに追加することによって設計レイアウトを修正する。例えば、設計レイアウト上の所定領域において、パターン密度が大きな位置と小さな位置とが隣接している場合、これらの位置の間ではパターン被覆率の変化が大きくなる。このため、本実施形態では、エラーパターン発生箇所近傍のパターン密度が小さな位置に所定の付加パターン（設計パターン）を追加する。
【００１１】
設計レイアウト修正装置１は、エラーパターン抽出装置２、設計レイアウト記憶装置４、マスクパターン作成装置３に接続されている。設計レイアウト記憶装置４は、半導体装置の設計レイアウトを記憶する装置である。エラーパターン抽出装置２は、設計レイアウト記憶装置４が記憶する設計レイアウトからホットスポットであるエラーパターン（エラー発生エッジ）の位置を抽出する装置である。
【００１２】
本実施形態のエラーパターンは、設計レイアウトに対応する回路パターンをウエハなどの基板上に形成した場合に、転写品質の低下が著しい品質劣化パターン（不良パターンとなる可能性が所定値よりも高いパターン）である。換言すると、エラーパターンは、ウエハ上にウエハ上パターン（レジストパターンや加工後パターンなど）を形成した場合にウエハ上パターンが所望範囲の形状とならないパターンである。エラーパターンは、例えばウエハ上パターンを形成した場合に断線するパターン（オープン不良のパターン）やウエハ上パターンを形成した場合に隣接するパターンとの間でショートするパターン（ショート不良のパターン）である。
【００１３】
設計レイアウト修正装置１は、入力部１１、エラー情報記憶部１２、レイアウト情報記憶部１３、被覆率算出領域設定部１４、被覆率算出部１５、付加パターン候補作成部１６、付加パターン候補情報記憶部１７、選択条件記憶部１８、付加パターン選択部１９、出力部２０を備えている。
【００１４】
入力部１１は、設計レイアウトの修正に必要な種々の情報を入力する。入力部１１へは、エラーパターン抽出装置２で抽出されたエラーパターンの位置に関する情報（エラーパターン情報）、設計レイアウト記憶装置４内に格納されている設計レイアウト（回路パターンの設計データ）などが入力される。また、入力部１１へは、付加パターン選択条件などが入力される。付加パターン選択条件は、設計レイアウトに付加する付加パターンの候補（修正レイアウト候補）の中から付加パターンを選択する際に参照する選択の優先順位設定に関する情報である。付加パターン選択条件は、例えばユーザなどによって指定される。
【００１５】
入力部１１は、エラーパターン抽出装置２からのエラーパターン情報をエラー情報記憶部１２に送る。また、入力部１１は、設計レイアウト記憶装置４からの設計レイアウトをレイアウト情報記憶部１３に送る。また、入力部１１は、付加パターン選択条件を選択条件記憶部１８に送る。
【００１６】
エラー情報記憶部１２は、エラーパターン情報を記憶するメモリなどである。レイアウト情報記憶部１３は、設計レイアウトを記憶するメモリなどである。選択条件記憶部１８は、付加パターン選択条件を記憶するメモリなどである。
【００１７】
被覆率算出領域設定部１４は、エラー情報記憶部１２内のエラーパターン情報に基づいて、被覆率算出領域（被覆率の算出対象領域）をエラーパターン毎に複数設定する。被覆率算出領域は、エラーパターン近傍のパターン領域であり、所定の広さが設定されている。被覆率算出領域は、例えば、所定位置を中心として所定位置からＸ方向およびＹ方向に所定の距離を有した矩形状領域である。被覆率算出領域設定部１４は、設定した被覆率算出領域を被覆率算出部１５に送る。
【００１８】
被覆率算出部１５は、被覆率算出領域設定部１４からの被覆率算出領域に基づいて、被覆率算出領域内におけるパターン被覆率（被覆率マップ）を修正前パターン被覆率として被覆率算出領域毎に算出する。
【００１９】
また、被覆率算出部１５は、付加パターン候補作成部１６が作成した付加パターンの候補（付加パターン候補）を設計レイアウト上に配置した場合の被覆率算出領域内におけるパターン被覆率（修正後パターン被覆率）を算出する。修正前パターン被覆率は、付加パターンを付加する前のパターン被覆率であり、修正後パターン被覆率は、付加パターンを付加した後のパターン被覆率である。被覆率算出部１５は、エラーパターン毎に被覆率算出領域内における修正前パターン被覆率、修正後パターン被覆率を算出する。被覆率算出部１５は、算出した修正前パターン被覆率、修正後パターン被覆率を付加パターン候補作成部１６に送る。
【００２０】
付加パターン候補作成部１６は、被覆率算出部１５が算出した修正前パターン被覆率に基づいて、被覆率算出領域の中から付加パターンを付加する領域（後述の付加パターン配置領域）の近くにある被覆率算出領域を選択する。付加パターン候補作成部１６は、被覆率算出領域をエラーパターン毎に選択する。また、付加パターン候補作成部１６は、選択した被覆率算出領域に付加する付加パターンの形状候補と位置候補を、付加パターン候補として作成する。付加パターン候補作成部１６は、エラーパターンの位置と、付加パターン候補と、修正前パターン被覆率と、修正後パターン被覆率と、を対応付けし、対応付けした情報を付加パターン候補情報として付加パターン候補情報記憶部１７に送る。
【００２１】
付加パターン候補情報記憶部１７は、付加パターン候補作成部１６が作成した付加パターン候補情報を記憶するメモリなどである。
【００２２】
付加パターン選択部１９は、選択条件記憶部１８内の付加パターン選択条件および付加パターン候補情報記憶部１７内の付加パターン候補情報に基づいて、付加パターン候補の中から設計レイアウトの修正に適用する付加パターンをエラーパターン毎に選択する。付加パターン選択部１９は、例えば、修正後パターン被覆率の分布差（分布の変化量）が被覆率算出領域間で小さくなる付加パターンを選択する。換言すると、付加パターン選択部１９は、被覆率変動が穏やかになる付加パターン（修正形状候補）を選択する。付加パターン選択部１９は、選択した付加パターンを設計レイアウトに付加して出力部２０に送る。
【００２３】
出力部２０は、付加パターンが付加された設計レイアウトを必要に応じてマスクパターン作成装置３などの外部装置に出力する。マスクパターン作成装置３は、付加パターンを付加する前の設計レイアウトや付加パターンが付加された後の設計レイアウトを用いてマスクパターンを作成する装置である。
【００２４】
つぎに、設計レイアウト修正処理の処理手順について説明する。図２は、実施形態に係る設計レイアウト修正処理の処理手順を示すフローチャートである。半導体装置の設計レイアウトが設計レイアウト作成装置によって作成されると（ステップＳ１０）、作成された設計レイアウトが設計レイアウト記憶装置４に格納される。また、作成された設計レイアウトは、マスクパターン作成装置３に送られる。
【００２５】
マスクパターン作成装置３は、設計レイアウトを用いてマスクパターンを作成する。具体的には、マスクパターン作成装置３は、設計レイアウトにＯＰＣ（Optical  Proximity  Correction）などのＭＤＰ（Mask  Data  Preparation）を行なうことによってマスクパターンを作成する。換言すると、光近接効果補正モデルに基づいた光近接効果補正を含むマスクデータ処理を実行することによって設計レイアウトからマスクデータが作成される。作成されたマスクパターンは、エラーパターン抽出装置２に送られる。
【００２６】
エラーパターン抽出装置２は、マスクパターンを用いてウエハ上にウエハ上パターンを形成した場合のパターン形状を算出する。具体的には、エラーパターン抽出装置２は、マスクパターンを用いてマスクを作製し、作製したマスクを用いてウエハへのリソグラフィ処理を行った場合の、ウエハ上パターンのパターン形状を算出する。このとき、エラーパターン抽出装置２は、マスクパターンを用いたリソグラフィシミュレーションを行うことによってウエハ上パターンのパターン形状を算出する。
【００２７】
そして、エラーパターン抽出装置２は、算出したパターン形状と、予め設定しておいたパターン形状の許容範囲と、に基づいて、エラーパターンの位置（プロセス変動に敏感なリソグラフィ危険箇所）を抽出する。具体的には、エラーパターン抽出装置２は、ＬＣＣ（Lithography  Compliance  Checking）処理などによってエラーパターンの位置を抽出する（ステップＳ２０）。
【００２８】
設計レイアウト修正装置１の入力部１１へは、設計レイアウト記憶装置４内に格納されている設計レイアウトが入力される。また、入力部１１へは、設計レイアウトに付加する付加パターンの選択条件として付加パターン選択条件が入力される。
【００２９】
付加パターン選択条件には、例えば、修正後パターン被覆率の変化量が被覆率算出領域間で小さくなる付加パターン候補を優先的に選択すること（条件１）が設定されている。
【００３０】
また、付加パターン選択条件には、例えば、エラーパターンと、付加パターンと、の間の距離が短い付加パターン候補を優先的に選択すること（条件２）を設定しておいてもよい。
【００３１】
また、付加パターン選択条件には、条件１と条件２の両方を設定しておいてもよい。また、付加パターン選択条件として、条件１と条件２に優先度を設定しておいてもよい。例えば、条件１の優先度を条件２の優先度よりも大きく設定しておいた場合、条件１に基づいて付加パターン候補が選択される。そして、条件１で複数の付加パターン候補が選択された場合には、条件２に基づいて付加パターン候補が選択される。また、条件１と条件２のそれぞれに、優先度に応じた点数を設定しておき、条件１と条件２の点数の合計値に基づいて優先度を設定してもよい。
【００３２】
また、入力部１１へは、エラーパターン抽出装置２で抽出されたエラーパターンの位置に関する情報がエラーパターン情報として入力される。換言すると、設計レイアウトに対するＭＤＰ／ＬＣＣの結果がエラーパターン情報として入力部１１に入力される。
【００３３】
入力部１１は、エラーパターン情報をエラー情報記憶部１２に送り、設計レイアウトをレイアウト情報記憶部１３に送り、付加パターン選択条件を選択条件記憶部１８に送る。被覆率算出領域設定部１４は、エラー情報記憶部１２内のエラーパターン情報に基づいて、レイアウト情報記憶部１３内の設計レイアウトに被覆率算出領域を設定する。
【００３４】
図３は、被覆率算出領域を説明するための図である。図３では、エラーパターン（ホットスポット）Ｈが発生する設計レイアウトの一部を上面図で示している。エラーパターン情報は、エラーパターンＨの位置に関する情報を有しており、このエラーパターンＨの周辺には、種々のパターンが配置されている。ここでは、エラーパターンＨがラインパターンＬ２上にあり、エラーパターンＨ（ラインパターンＬ２）の周辺にラインパターンＬ１，Ｌ３が配置されている場合を示している。
【００３５】
被覆率算出領域設定部１４は、エラーパターンＨに対する被覆率算出領域を設定する（ステップＳ３０）。被覆率算出領域は、エラーパターンＨの位置の近傍に設定される矩形状領域である。
【００３６】
本実施形態の被覆率算出領域設定部１４は、例えばエラーパターンＨが発生するラインパターンＬ２上の位置（評価点）を中心とした被覆率算出領域を複数設定する。具体的には、被覆率算出領域設定部１４は、ラインパターンＬ２上のエラーパターンＨの位置を、修正前パターン被覆率を算出する評価点Ｃに設定する。そして、被覆率算出領域設定部１４は、エラーパターンＨの位置から所定距離だけ離れたラインパターンＬ２上の位置に対し、修正前パターン被覆率を算出する評価点としての評価点Ａ、評価点Ｂ，評価点Ｄ、評価点Ｅを設定する。修正前パターン被覆率が算出される評価点Ａ〜Ｅのうち、中心となる評価点ＣがエラーパターンＨに対応している。これにより、設計レイアウトパターン上の一次元方向に複数の評価点が設定される。
【００３７】
さらに、被覆率算出領域設定部１４は、各評価点Ａ〜Ｅから所定の範囲にある領域を、被覆率算出領域に設定する。被覆率算出領域は、例えば、各評価点Ａ〜Ｅを中心として各評価点Ａ〜ＥからＸ方向およびＹ方向に所定の距離を有した矩形状領域である。図３では、評価点Ｄに対する被覆率算出領域３０ｄを示している。被覆率算出領域設定部１４は、評価点Ａ〜Ｅに対する被覆率算出領域をそれぞれ被覆率算出部１５に送る。
【００３８】
被覆率算出部１５は、評価点Ａ〜Ｅに対応する被覆率算出領域内のパターン被覆率を修正前パターン被覆率として算出する（ステップＳ４０）。被覆率算出部１５は、算出した修正前パターン被覆率を付加パターン候補作成部１６に送る。
【００３９】
付加パターン候補作成部１６は、被覆率算出部１５が算出した修正前パターン被覆率に基づいて、被覆率算出領域の中から所定の被覆率算出領域を選択する。具体的には、付加パターン候補作成部１６は、付加パターンを付加する付加パターン配置領域に対応する被覆率算出領域を、被覆率算出領域の中から選択する。付加パターン配置領域は、実際に付加パターンを付加する領域であり、選択された被覆率算出領域の少なくとも一部を含む領域である。付加パターン候補作成部１６は、修正前パターン被覆率の分布差が、付加パターンを付加することによって小さくなるような被覆率算出領域を選択する。そして、付加パターン候補作成部１６は、選択した被覆率算出領域に応じた付加パターン配置領域を設定する。
【００４０】
図４は、被覆率算出領域毎のパターン被覆率を示す図である。図４の横軸はラインパターンＬ２上の評価点Ａ〜Ｅを示し、縦軸はパターン被覆率の値を示している。また、修正前パターン被覆率の分布を分布Ｗで示し、修正後パターン被覆率の分布を分布Ｘ０で示している。例えば、評価点Ａに付加パターンを付加することによって、修正後パターン被覆率の変化量が、修正前パターン被覆率の変化量よりも小さくなる。換言すると、評価点Ａに付加パターンを付加することによって、修正後パターン被覆率の傾斜が穏やかになる。この場合、例えば、評価点Ａに対応する被覆率算出領域が選択される。
【００４１】
図５は、付加パターン配置領域を説明するための図である。図５では、エラーパターンＨが発生する設計レイアウトの一部を上面図で示している。例えば、評価点Ｂに対応する被覆率算出領域が選択されると、この被覆率算出領域に対応する付加パターン配置領域３５が設定される。付加パターン配置領域３５は、ラインパターンＬ１〜Ｌ３と重ならないスペース領域内に設定される。ここでは、評価点Ｂに対応する被覆率算出領域を含み、かつラインパターンＬ２，Ｌ３と重ならない領域が付加パターン配置領域３５に設定されている場合を示している。なお、付加パターン配置領域３５を、評価点Ｂが設定されているラインパターンＬ２の左側に設定してもよい。この場合、評価点Ｂに対応する被覆率算出領域を含み、かつラインパターンＬ１，Ｌ２と重ならない領域が付加パターン配置領域３５に設定される。
【００４２】
付加パターン候補作成部１６は、付加パターン配置領域３５に付加する付加パターン候補を１〜複数作成する（ステップＳ５０）。付加パターン候補作成部１６は、付加パターン候補を被覆率算出部１５に送る。
【００４３】
図６は、付加パターン候補の一例を示す図である。図６では、図５に示した設計レイアウトに付加パターン候補を付加した場合の上面図を示している。図６の（ａ）〜（ｄ）では、それぞれ付加パターン候補５１〜５４を示している。
【００４４】
付加パターン候補５１〜５４は、デザインルールの範囲内で作成される。また、付加パターン候補５１〜５４は、例えば、エラーパターンＨに接続しないよう作成される。また、付加パターン候補５１〜５４は、例えば、エラーパターンとの間の距離が短くなるよう作成される。また、付加パターン候補５１〜５４は、例えば、ラインパターン同士が付加パターン候補５１〜５４を介して接続されないよう作成される。換言すると、設計レイアウトの結線情報に影響を与えない範囲の付加パターン候補５１〜５４が作成される。また、付加パターン候補５１〜５４は、例えば、各付加パターン候補５１〜５４の面積が同一となるよう作成される。また、付加パターン候補５１〜５４は、例えば、修正後パターン被覆率の分布差が被覆率算出領域間で小さくなるよう作成される。なお、付加パターン候補５１〜５４は、例えば、何れかのラインパターンと接続するよう作成しておいてもよい。
【００４５】
付加パターン候補作成部１６は、付加パターン候補を作成できたか否かを確認する（ステップＳ６０）。付加パターン候補を作成できなかった場合（ステップＳ６０、Ｎｏ）、付加パターン候補作成部１６は、付加パターン候補の作成条件を変更する（ステップＳ６５）。例えば、付加パターン候補作成部１６は、付加パターン候補の作成条件として、付加パターン配置領域３５の再設定を行う。付加パターン配置領域３５の再設定処理としては、付加パターン配置領域３５の拡大処理などが行なわれる。そして、設計レイアウト修正装置１では、ステップＳ５０，Ｓ６０の処理が行われる。
【００４６】
設計レイアウト修正装置１は、付加パターン候補を作成できるまでステップＳ５０，Ｓ６０の処理を繰り返す。なお、所定回数ステップＳ５０，Ｓ６０の処理を繰り返しても付加パターン候補を作成できない場合、被覆率算出領域設定部１４は、エラーパターンＨに対する被覆率算出領域を再設定してもよい。例えば、被覆率算出領域の再設定処理としては、被覆率算出領域の拡大処理または縮小処理などが行なわれる。そして、設計レイアウト修正装置１では、ステップＳ３０〜Ｓ６０の処理が行われる。設計レイアウト修正装置１は、付加パターン候補を作成できるまでステップＳ３０〜Ｓ６０の処理を繰り返す。
【００４７】
付加パターン候補を作成できた場合（ステップＳ６０、Ｙｅｓ）、被覆率算出部１５は、選択した被覆率算出領域に付加パターン候補を付加した場合のパターン被覆率を修正後パターン被覆率として付加パターン候補毎に算出する（ステップＳ７０）。
【００４８】
付加パターン候補作成部１６は、エラーパターンの位置と、付加パターン候補と、修正前パターン被覆率と、修正後パターン被覆率と、を対応付けし、対応付けした情報を付加パターン候補情報として付加パターン候補情報記憶部１７に送る。
【００４９】
そして、付加パターン選択部１９は、選択条件記憶部１８内の付加パターン選択条件および付加パターン候補情報記憶部１７内の付加パターン候補情報に基づいて、各付加パターン候補に選択優先順位を設定する（ステップＳ７５）。選択優先順位は、各付加パターン候補を選択する優先順位であり、選択優先順位が最も高い付加パターン候補が選択される。
【００５０】
付加パターン選択部１９は、選択優先順位を付加パターン候補情報の付加パターン候補に対応付けし、新たな付加パターン候補情報として、付加パターン候補情報記憶部１７に記憶させる。また、付加パターン選択部１９は、選択優先順位が最も高い付加パターン候補を、設計レイアウトの修正に適用する付加パターンとしてエラーパターン毎に選択する（ステップＳ８０）。
【００５１】
付加パターン選択部１９は、例えば、修正後パターン被覆率の分布差が被覆率算出領域間で小さくなる付加パターンを選択する。換言すると、付加パターン選択部１９は、修正後パターン被覆率の小さな位置を大きな修正後パターン被覆率に変化させることができる付加パターンを、付加パターン候補の中から選択する（ステップＳ８０）。例えば、修正前パターン被覆率は、各評価点でそれぞれ異なる値を示す。この場合において、例えば、最小の修正前パターン被覆率を示す位置での修正後パターン被覆率が、最大の修正前パターン被覆率の値に近付く付加パターンが選択される。
【００５２】
図７は、付加パターン候補を付加した後の修正後パターン被覆率を説明するための図である。図７では、図６に示した付加パターン候補５１〜５４を設計レイアウト内に付加した場合の修正後パターン被覆率を示している。図７の（ａ）〜（ｄ）は、それぞれ図６の（ａ）〜（ｄ）に示した付加パターン候補５１〜５４の修正後パターン被覆率を示している。
【００５３】
図７の（ａ）〜（ｄ）に示すように、付加パターン候補５１〜５４を付加した場合の修正後パターン被覆率の分布は、それぞれ分布Ｘ１〜Ｘ４である。付加パターン候補５１に対応する分布Ｘ１は、最も変動量が小さく最も安定している。付加パターン候補５２に対応する分布Ｘ２は、２番目に変動量が少ない。付加パターン候補５３に対応する分布Ｘ３は、３番目に変動量が少ない。付加パターン候補５４に対応する分布Ｘ４は、最も変動量が大きく最も安定していない。
【００５４】
このため、例えば、付加パターン候補５１、付加パターン候補５２、付加パターン候補５３、付加パターン候補５４の順番で選択優先順位が設定される。換言すると、修正後パターン被覆率分布の傾斜の緩和度合いで選択優先順位が設定される。ここでの付加パターン選択部１９は、付加パターン候補５１を選択して設計レイアウトに付加する（ステップＳ９０）。付加パターン選択部１９は、付加パターン候補５１を付加した設計レイアウト（修正後の設計レイアウト）を出力部２０に送る。
【００５５】
修正後の設計レイアウトは、ＤＲＣ（Design  Rule  Check）装置などによってＤＲＣが行われる。このとき、ＤＲＣに含まれる最小寸法情報等は予めルールとして与えておいてもよい。また、修正前の設計レイアウトにおけるエラー箇所近傍もしくは全体の寸法情報などを用いて、修正後の設計レイアウトに対するＤＲＣを行ってもよい。ＤＲＣで合格となった修正後の設計レイアウトは、マスクパターン作成装置３でＭＤＰが行われてマスクパターンが作成される。そして、エラーパターン抽出装置２では、マスクパターンを用いてＬＣＣが行われる（ステップＳ１００）。
【００５６】
入力部１１へは、何れの付加パターン候補がＬＣＣで合格となったかの合否情報がエラーパターン抽出装置２から入力される。入力部１１は、ＬＣＣの合否情報を、選択条件記憶部１８に記憶させる。付加パターン選択部１９と付加パターン候補作成部１６は、選択条件記憶部１８に合否情報が格納されると、合否情報を読み出す。
【００５７】
ＬＣＣで合格であった場合（ステップＳ１１０、Ｙｅｓ）、設計レイアウトの修正処理が完了する。一方、ＬＣＣで不合格であった場合（ステップＳ１１０、Ｎｏ）、他の付加パターン候補と差し替えるために、付加パターン選択部１９と付加パターン候補作成部１６は、未選択の付加パターン候補が残っているか否かを判断する（ステップＳ１２０）。
【００５８】
未選択の付加パターン候補が残っている場合（ステップＳ１２０、Ｙｅｓ）、付加パターン選択部１９は、残っている付加パターン候補の中で最も選択優先順位が高い付加パターン候補を選択して設計レイアウトに付加する（ステップＳ８０，Ｓ９０）。ここでは、選択優先順位が２番目の付加パターン候補５２が選択される。
【００５９】
そして、ＭＤＰ／ＬＣＣ処理が行われ（ステップＳ１００）、ＬＣＣで合格であったか否かが判定される（ステップＳ１１０）。ＬＣＣで不合格であった場合（ステップＳ１１０、Ｎｏ）、付加パターン選択部１９は、選択されていない付加パターン候補が残っているか否かを判断する（ステップＳ１２０）。
【００６０】
未選択の付加パターン候補が残っていない場合（ステップＳ１２０、Ｎｏ）、付加パターン候補作成部１６は、付加パターン候補の作成条件を変更する（ステップＳ１３０）。例えば、付加パターン候補作成部１６は、付加パターン配置領域３５の再設定処理として、付加パターン配置領域３５の拡大処理などを行う。この後、設計レイアウト修正装置１では、ステップＳ５０〜Ｓ１１０の処理が行われる。設計レイアウト修正装置１は、付加パターン候補を作成できるまでステップＳ５０〜Ｓ１１０の処理を繰り返す。また、ＭＤＰ／ＬＣＣで合格とならない場合は、ステップＳ１２０，１３０の処理などが行われる。
【００６１】
なお、所定回数ステップＳ５０〜Ｓ１１０の処理を繰り返してもＭＤＰ／ＬＣＣで合格とならない場合、被覆率算出領域設定部１４は、エラーパターンＨに対する被覆率算出領域を再設定してもよい。
【００６２】
設計レイアウト修正装置１による設計レイアウトの修正（付加パターンの付加）は、例えばウエハプロセスのレイヤ毎に行われる。そして、必要に応じて修正された設計レイアウトを用いてマスクパターンが作成され、このマスクパターンを用いてマスクが作製される。その後、マスクを用いて半導体装置（半導体集積回路）が製造される。具体的には、修正後の設計レイアウトを用いて作成されたマスクパターンを用いてマスクが作製され、レジストの塗布されたウエハにマスクを用いて露光が行なわれ、その後ウエハを現像してウエハ上にレジストパターンが形成される。そして、レジストパターンをマスクとしてウエハの下層側がエッチングされる。これにより、修正された設計レイアウトに対応する実パターンがウエハ上に形成される。半導体装置を製造する際には、上述した設計レイアウトの修正処理、マスクパターンの作成処理、マスクの作製処理、露光処理、現像処理、エッチング処理などがレイヤ毎に繰り返される。
【００６３】
つぎに、設計レイアウト修正装置１のハードウェア構成について説明する。図８は、設計レイアウト修正装置のハードウェア構成を示す図である。設計レイアウト修正装置１は、ＣＰＵ（Central  Processing  Unit）９１、ＲＯＭ（Read  Only  Memory）９２、ＲＡＭ（Random  Access  Memory）９３、表示部９４、入力部９５を有している。設計レイアウト修正装置１では、これらのＣＰＵ９１、ＲＯＭ９２、ＲＡＭ９３、表示部９４、入力部９５がバスラインを介して接続されている。
【００６４】
ＣＰＵ９１は、コンピュータプログラムである設計レイアウト修正プログラム９７を用いて設計レイアウトの修正を行う。表示部９４は、液晶モニタなどの表示装置であり、ＣＰＵ９１からの指示に基づいて、修正前の設計レイアウト、エラーパターンＨの位置、修正前パターン被覆率を算出する評価点の位置、被覆率算出領域、付加パターン配置領域３５、付加パターン候補、修正後パターン被覆率の分布、選択優先順位、修正後の設計レイアウトなどを表示する。入力部９５は、マウスやキーボードを備えて構成され、使用者から外部入力される指示情報（設計レイアウトの修正に必要なパラメータ等）を入力する。入力部９５へ入力された指示情報は、ＣＰＵ９１へ送られる。
【００６５】
設計レイアウト修正プログラム９７は、ＲＯＭ９２内に格納されており、バスラインを介してＲＡＭ９３へロードされる。図８では、設計レイアウト修正プログラム９７がＲＡＭ９３へロードされた状態を示している。
【００６６】
ＣＰＵ９１はＲＡＭ９３内にロードされた設計レイアウト修正プログラム９７を実行する。具体的には、設計レイアウト修正装置１では、使用者による入力部９５からの指示入力に従って、ＣＰＵ９１がＲＯＭ９２内から設計レイアウト修正プログラム９７を読み出してＲＡＭ９３内のプログラム格納領域に展開して各種処理を実行する。ＣＰＵ９１は、この各種処理に際して生じる各種データをＲＡＭ９３内に形成されるデータ格納領域に一時的に記憶させておく。
【００６７】
設計レイアウト修正装置１で実行される設計レイアウト修正プログラム９７は、被覆率算出領域設定部１４、被覆率算出部１５、付加パターン候補作成部１６、付加パターン選択部１９を含むモジュール構成となっており、これらが主記憶装置上にロードされ、これらが主記憶装置上に生成される。
【００６８】
なお、本実施形態では、設計レイアウトがラインパターンである場合について説明したが、設計レイアウトはコンタクトホールパターンであってもよい。また、本実施の形態では、付加パターン配置領域３５に１つの付加パターンを付加する場合について説明したが、付加パターン配置領域３５に複数の付加パターンを付加してもよい。また、複数の付加パターン配置領域３５を設定し、各パターン配置領域３５に付加パターンを付加してもよい。
【００６９】
また、エラーパターンＨが発生する領域の設計レイアウトに対する付加パターン候補をデータベースなどに登録しておき、次回以降の付加パターン候補の作成時に流用してもよい。
【００７０】
このように実施形態によれば、基板上パターンを形成した場合のエラーパターン近傍でのパターン被覆率の変化が小さくなるよう設計レイアウトに付加パターンを付加するので、エラーパターン近傍の設計レイアウトを効率良く修正することが可能となる。
【００７１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７２】
１…設計レイアウト修正装置、２…エラーパターン抽出装置、３…マスクパターン作成装置、４…設計レイアウト記憶装置、１４…被覆率算出領域設定部、１５…被覆率算出部、１６…付加パターン候補作成部、１９…付加パターン選択部、３０ｄ…被覆率算出領域、３５…付加パターン配置領域、５１〜５４…付加パターン候補、Ａ〜Ｅ…評価点、Ｈ…エラーパターン。
【図１】
0005606369.tif 000002
【図２】
0005606369.tif 000003
【図３】
0005606369.tif 000004
【図４】
0005606369.tif 000005
【図５】
0005606369.tif 000006
【図６】
0005606369.tif 000007
【図７】
0005606369.tif 000008
【図８】
0005606369.tif 000009