(57)【特許請求の範囲】
【請求項１】
第１不純物濃度の不純物を有する、第１導電型の第１半導体層と、
前記第１半導体層に接合し、前記第１不純物濃度より高い第２不純物濃度の不純物を有する、前記第１導電型とは異なる第２導電型の第２半導体層と、
前記第１半導体層に整流性接触する第１電極と、
前記第２半導体層にオーミック接触する第２電極と
を備え、
前記第１半導体層の伝導不純物のエネルギー準位が当該半導体装置の動作温度に対応する熱励起エネルギーよりも深い位置にあることを特徴とする半導体装置。
【請求項２】
基板と、
前記基板の表面全面に配設された、第２不純物濃度の不純物を有する、第２導電型の第２半導体層と、
前記第２半導体層の表面にメサ状に積層された、前記第２不純物濃度より低い第１不純物濃度の不純物を有する、前記第２導電型とは異なる第１導電型の第１半導体層と、
前記第１半導体層に整流性接触する第１電極と、
前記第２半導体層にオーミック接触する第２電極と
を備え、
前記第１半導体層の伝導不純物のエネルギー準位が当該半導体装置の動作温度に対応する熱励起エネルギーよりも深い位置にあることを特徴とする半導体装置。
【請求項３】
基板と、
前記基板の表面全面に配設された、第３不純物濃度の不純物を有する、第２導電型の第３半導体層と、
前記第３半導体層の表面にメサ状に順次積層された、前記第３不純物濃度より低い第２不純物濃度の不純物を有する、第２導電型の第２半導体層、及び前記第２不純物濃度より低い第１不純物濃度の不純物を有する、第２導電型とは異なる第１導電型の第１半導体層と、
前記第１半導体層に整流性接触する第１電極と、
前記第３半導体層にオーミック接触する第２電極と
を備え、
前記第１半導体層の伝導不純物のエネルギー準位が当該半導体装置の動作温度に対応する熱励起エネルギーよりも深い位置にあることを特徴とする半導体装置。
【請求項４】
第３不純物濃度の不純物を有する、第２導電型の基板と、
前記基板の表面側にメサ状に順次積層された、前記第３不純物濃度より低い第２不純物濃度の不純物を有する、第２導電型の第２半導体層、及び前記第２不純物濃度より低い第１不純物濃度の不純物を有する、第２導電型とは異なる第１導電型の第１半導体層と、
前記第１半導体層に整流性接触する第１電極と、
前記基板にオーミック接触する第２電極と、
を備え、
前記第１半導体層の伝導不純物のエネルギー準位が当該半導体装置の動作温度に対応する熱励起エネルギーよりも深い位置にあることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のうち、いずれか１項に記載の半導体装置において、前記第１不純物濃度は前記第２不純物濃度より少なくとも一桁以上低いことを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のうち、いずれか１項に記載の半導体装置において、前記第１半導体層の厚みＬ１が、熱的平衡状態において、前記第１電極の整流性接触が第１半導体層に形成する空乏層の幅をＷＳＢ、第１半導体層と第２半導体層の双極性接合が第１半導体層側に形成する空乏層の幅をＷＰＮ１とするとき、Ｌ１≦ＷＳＢ＋ＷＰＮ１を満足することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のうち、いずれか１項に記載の半導体装置において、ダイヤモンド（Ｃ）、炭化珪素（ＳｉＣ）、酸化亜鉛（ＺｎＯ）、チッ化アルミニウム（ＡｌＮ）、及びチッ化ホウ素（ＢＮ）の中から選ばれた１つを主材料として構成されていることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項６のうち、いずれか１項に記載の半導体装置において、常温以下の低温で動作することを意図して製造された炭化珪素（ＳｉＣ）、チッ化ガリウム（ＧａＮ）、ガリウム砒素（ＧａＡｓ）、シリコン（Ｓｉ）、及びゲルマニウム（Ｇｅ）のいずれかを主材料として構成されていることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のうち、いずれか１項に記載の半導体装置において、前記第１電極と前記第２電極が同一電極材料により形成されていることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のうち、いずれか１項に記載の半導体装置において、前記第１電極及び／又は前記第２電極がチタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）から選ばれた１つの元素、又はこれら元素のうちの１つを含む２元素以上からなる合金、又は、これら元素の炭化物、窒化物、及び珪化物から選ばれた１つにより構成されていることを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０のうち、いずれか１項に記載の半導体装置において、前記第１半導体層の禁制帯幅が前記第２半導体層の禁制帯幅より小さいことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝導不純物のエネルギー準位が動作温度に対応する熱励起エネルギーよりも深い位置にある半導体材料によって形成された半導体装置に関する。
【背景技術】
【０００２】
従来より、ダイヤモンド半導体によりｐｎ接合ダイオードを形成する技術が知られている（非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】M. Kubovic et al., Diamond & Related Materials, Vol. 16 (2007) pp.1033-1037
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ダイヤモンド半導体では、伝導不純物のエネルギー準位は動作温度に対応する熱励起エネルギーよりも深い位置にある。具体的には、エネルギー準位の最も浅いアクセプター及びドナーはそれぞれＢ（ホウ素）及びＰ（りん）であるが、Ｂ及びＰのエネルギー準位はそれぞれ０．３７ｅＶ及び０．６ｅＶであり、標準状態の熱励起エネルギー０．０２６ｅＶより１桁以上大きい。このためダイヤモンド半導体では、高いキャリア密度が得られず、抵抗値が非常に大きくなることから、ダイヤモンド半導体で形成したｐｎ接合素子に高密度の電流を流すことは非常に難しい。具体的には、非特許文献１に開示されているダイヤモンドｐｎダイオードでは、電流密度は最大でも数Ａ／ｃｍ２（８Ｖ）程度であり、これは炭化珪素によって形成されるｐｎ接合ダイオード等と比較すると２桁以上低い値である。
【０００５】
本発明は上記課題に鑑みてなされたものであり、その目的、高密度の電流を流すことが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、第１の導電型を有する第１半導体と、第１の導電型と異なる第２の導電型を有し、且つ、第１半導体の不純物濃度よりも高い不純物濃度が有する第２半導体層とを接合し、第１半導体層に整流性接触となるように第１の電極を形成すると共に、第２半導体層にオーミック接触となるように第２の電極を形成する。また、第１半導体層の伝導不純物のエネルギー準位が当該半導体装置の動作温度に対応する熱励起エネルギーよりも深い位置にある。
【発明の効果】
【０００７】
本発明に係る半導体装置によれば、第１の電極と第１半導体層との接合部に空乏層が形成され、また第１半導体層と第２半導体層との接合部に空乏層が形成されるため、第１半導体層内が空乏化し伝導電子がほぼ存在しなくなる。そして、半導体装置に対して順方向に電圧を印加したときに、第１半導体層の伝導帯に存在する伝導電子は第２半導体層に掃き出され、正孔と再結合して消滅し、第１の電極に存在する電子は、第１の電極と第１半導体層間のショットキー障壁に遮られて第１半導体層に侵入することができない。一方、第２の電極から供給される正孔の一部は、第１半導体層の伝導帯に存在する伝導電子と再結合して消滅するが、大多数は伝導電子と再結合によって消滅することなく第１半導体層を通過し、第２の電極の拡散電位と順方向電圧の合成電界で緩やかに加速されて第１の電極に到達する。つまり、順方向に電圧が印加された状態において、第１の半導体層に電子が注入されないため、第１の半導体層全域が空乏化することになり、結果として少数キャリアである正孔に対して良導体として作用するので、正孔に対して良導体として作用することができ、高密度の電流を流すことができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態となる接合素子の構成を示す模式図である。
【図２】図１に示す接合素子の動作原理を説明するためのエネルギーバンド図。
【図３】本発明の第２の実施形態となる接合素子の構成を示す模式図である。
【図４】図３に示す接合素子の製造方法の流れを説明するための断面工程図である。
【図５】図３に示す接合素子の電流−電圧特性を示す図である。
【図６】図３に示す接合素子の順方向電流密度−電圧特性を示す図である。
【図７】図３に示す接合素子に順方向に電圧を印加した時の発光特性を示す。
【図８】本発明の第３の実施形態となる接合素子の構成を示す模式図である。
【図９】図８に示す接合素子の電流−電圧特性を示す図である。
【図１０】本発明の第４の実施形態となる接合素子の構成を示す模式図である。
【図１１】図１０に示す接合素子の製造方法の流れを説明するための断面工程図である。
【図１２】本発明の第５の実施形態となる接合素子の構成を示す模式図である。
【図１３】図１２に示す接合素子の製造方法の流れを説明するための断面工程図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、本発明の実施形態となる半導体装置の構成について説明する。なお以下で参照する図面は模式的なものであり、厚みと平面寸法の関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。すなわち、具体的な厚みや平面寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また以下では、本発明をダイヤモンド半導体によるｐｎ接合ダイオードに適用した場合を例にして説明するが、これは便宜的な選択であり、例えば酸化亜鉛（ＺｎＯ），チッ化アルミニウム（ＡｌＮ），チッ化ホウ素（ＢＮ）等、ドナー準位及びアクセプター準位のうち少なくとも一方が動作温度に対応する熱励起エネルギーよりも充分深い位置にある全ての半導体材料に本発明は適用可能である。またシリコン（Ｓｉ），炭化珪素（ＳｉＣ），チッ化ガリウム（ＧａＮ），ガリウム砒素（ＧａAs），ゲルマニウム（Ｇｅ）等のような室温で浅い不純物準位を有する材料であっても、熱励起エネルギーが充分低くなる低温で動作させる時には本発明を適用することができる。なお、以下の説明において特に断らない場合は、半導体基板にエピタキシャル層やその他の膜や電極が形成されたものを「ダイヤモンド基板」又は単に「基板」と称する。
【００１０】
〔第１の実施形態〕
〔接合素子の構成〕
始めに、図１を参照して、本発明の第１の実施形態となる接合素子の構成について説明する。図１は、本発明の第１の実施形態となる接合素子の構成を示す模式図である。
【００１１】
本発明の第１の実施形態となる接合素子１は、図１に示すように、第１導電型の半導体層２と、半導体層２に接合する第２導電型の半導体層３と、半導体層２に整流性接触（ショットキー接触）する電極層４と、半導体層３にオーミック接触する電極層５とを備える。本実施形態では、半導体層２はｎ型のダイヤモンド半導体により形成されている。半導体層３はｐ型のダイヤモンド半導体により形成されている。半導体層３の不純物濃度は半導体層２の不純物濃度よりも高く設定されている。なお半導体層３の不純物濃度は半導体層２の不純物濃度より１桁以上高く設定することが望ましい。また半導体層２の伝導不純物のエネルギー準位（本実施形態ではドナー準位）は接合素子１の動作温度に対応する熱励起エネルギーよりも深い位置にあるもの（いわゆるディープレベル）とする。また半導体層２がｎ型半導体、半導体層３がｐ型半導体であるとしたが、半導体層２がｐ型半導体、半導体層３がｎ型半導体であってもよい。
【００１２】
電極層４及び電極層５を構成する材料としてはそれぞれに適したものを自由に選択してよいが、本発明によれば、電極層４及び電極層５を同じ材料により形成することができる。すなわち一般的に知られているｐｎ接合型ダイオードの場合、両伝導層は共に低抵抗のオーミック接触が求められる。ところがダイヤモンドのようなワイドバンドギャップ半導体には、一方の導電型伝導層との接触で低いコンタクト抵抗を示す電極材料は、他方の導電型伝導層との接触では強い整流性を呈し低抵抗が得られない。これに対して、本発明に係る接合素子は、一方の電極をオーム性接触、他方の電極をショットキー接触とする構成であるから、一電極材料によりｐ層，ｎ層の同時コンタクトを容易に実現できる。このような同時コンタクトに適した材料としては、チタン（Ｔｉ）を例示することができる。Ｔｉは、半導体層３に対し低抵抗（オーミック特性）を示し、半導体層２に対しては理想的な整流性（ショットキー特性）を示す。従って、電極層４及び電極層４を同じ材料により形成することが望ましい。これにより、電極の形成プロセスを短縮し、歩留まりを上げ、製造原価を下げることもできる。
【００１３】
電極層４及び電極層５を形成する材料は前述のＴｉの他にアルミニウム（Ａｌ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），タングステン（Ｗ），タンタル（Ｔａ），白金（Ｐｔ）等でも良く、またこれら元素を含む２元素以上からなる合金、これら元素の炭化物，窒化物，及び珪化物でもよい。両電極を良好に形成するためのポイントは電極層５のコンタクト抵抗が最小になるように材料設計し、成膜条件を最適化することである。このようにして得られた電極は電極層４に対しても自動的に最適化したことになり、電極層４においては極めて優れた整流性を呈する。
【００１４】
〔接合素子の動作原理〕
次に、図２（ａ）〜（ｄ）を参照して、本発明の第１の実施形態となる接合素子１の動作原理について説明する。図２（ａ）〜（ｄ）は本発明の第１の実施形態となる接合素子１のエネルギーバンド図を示し、図中の黒丸及び白丸はそれぞれ伝導に関与する電子及び正孔を示す。
【００１５】
図２（ａ）は、ゼロバイアス時で熱平衡状態に置かれた接合素子１のエネルギーバンド図を示す。図に示す通り、ゼロバイアス時で熱平衡状態にある時には、半導体層２の左側にショットキー接触による幅ＷＳＢの空乏層が形成され、半導体層２の右側には半導体層２と半導体層３とが接合することによって形成されるｐｎ接合（双極性接合）により幅ＷＰＮ１＋ＷＰＮ２の空乏層が形成される。ＷＰＮ１及びＷＰＮ２はｐｎ接合の接合点からそれぞれ半導体層２及び半導体層３に向かって伸びている空乏層の幅を示す。また半導体層２の両空乏層の間には幅Ｗ１の中性領域が形成され、中性領域の伝導帯と深いドナー準位には電子が存在する。また半導体層３の中性領域の価電子体には正孔が存在する。なお図中、半導体層３のアクセプター準位を浅いエネルギー準位として図示しているが、エネルギー準位が深い場合にはアクセプター準位にも正孔が存在する。
【００１６】
図２（ｂ）は、順方向電圧ＶＦが印加された時の接合素子１のエネルギーバンド図を示す。図に示す通り、半導体層２の伝導帯に存在していた伝導電子は、半導体層３に掃き出され、正孔と再結合して消滅する。一方、半導体層３の正孔は半導体層２中に拡散する。そして正孔の一部は順方向に電圧が印加された初期に深いドナー準位の束縛伝導電子と再結合して消滅するが、大多数は伝導電子と再結合によって消滅することなく半導体層２を通過し、電極層４の拡散電位と順方向電圧ＶＦの合成電界で緩やかに加速されて電極層４に到達する。一方、電極層４に存在する電子は、電極層４と半導体層２間のショットキー障壁に遮られて半導体層２に侵入することができない。つまり、順方向に電圧が印加された状態において、半導体層２には電子を注入することができず全域が空乏化することになり、結果として少数キャリアである正孔に対して良導体として作用する。
【００１７】
半導体層２が上述のような伝導機構を有することから、半導体層３の不純物濃度を半導体層２の不純物濃度に比べて高く設定することができる。このため、半導体層３の低抵抗化もあわせて図ることができ、半導体層３の不純物濃度を１０１９〜１０２０／ｃｍ３台にすることが可能になる。このように本発明の第１の実施形態となる接合素子１によれば、順方向特性において極めて低抵抗を達成することができる。換言すれば、本発明の第１の実施形態となる接合素子１は、一般的に知られているｐｎ接合型素子（ｐｎ接合ダイオード等）と比べて高い電流密度を実現することができる。
【００１８】
図２（ｃ）は、順方向に電圧を印加した状態から再びゼロバイアス状態に戻した時の接合素子１のエネルギーバンド図を示す。図に示す通り、接合素子のエネルギーバンドは図２（ａ）に示すエネルギーバンドとほぼ同じであるが、半導体層２の中性領域が消失し、半導体層２が空乏化している点で相違している。これは、順方向に電圧を印加した過程によって消滅したドナー束縛伝導電子が整流性の電極層４から容易に供給されず、また電子正孔対生成も中間領域のギャップが深いため短時間には起こらないためである。なお半導体層２のドナー濃度と厚み及び半導体層３の不純物濃度を適宜調節することにより、ゼロバイアスの熱平衡状態において半導体層２の中性領域幅Ｗ１をゼロとすることが可能である。具体的には、半導体層２の厚みＬ１が、熱的平衡状態において、電極層４の整流性接触が半導体層２に形成する空乏層の幅をＷＳＢ、半導体層２と半導体層３のｐｎ接合が半導体層２側に形成する空乏層の幅をＷＰＮ１とするとき、Ｌ１≦ＷＳＢ＋ＷＰＮ１を満足するように半導体層２の厚みを調節することが望ましい。この場合には熱平衡状態でも図２（ｃ）に示すようなエネルギーバンド図になり、初期効果をなくすことができる。
【００１９】
図２（ｄ）は、逆方向電圧Ｖが印加された時の接合素子１のエネルギーバンド図を示す。図に示す通り、空乏化された半導体層２全域に逆方向電圧Ｖが印加された結果、半導体層３の正孔は、ｐｎ接合部分に形成された大きなエネルギー障壁に阻まれ、半導体層２に移動することができない。一方、電子は、ショットキー障壁に阻止されて、半導体層２には存在しないので、逆方向に流れることができない（仮に存在したとしてもｐｎ接合のエネルギー障壁に遮られて半導体層２領域に移動できない）。
【００２０】
以上の説明から明らかなように、本発明の第１の実施形態となる接合素子１によれば、半導体層２内に空乏層が形成されることにより、順方向に電圧が印加された際、電極層４に存在する電子は半導体層２に移動することができない。このため、半導体層３の正孔の大多数は半導体層２内の伝導電子と再結合によって消滅することなく、半導体層２に拡散しながら電極層４に到達することできる。従って、本発明の第１の実施形態となる接合素子１によれば、抵抗値の影響を受けることなく、正孔に対して良導体として作用することができ、ＳｉやＳｉＣ半導体で形成された半導体素子と同等又はそれ以上の電流を流すことができる。
【００２１】
また周知のように従来のダイヤモンドｐｎダイオードを含む一般のｐｎダイオードは、対向する伝導領域に少数キャリアが相互に注入されるために高速に応答することは不得手である。このため、インバータ等の還流ダイオードに用いた場合にはスイッチング損失が大きくなる。しかしながら、本発明の第１の実施形態となる接合素子１は、ｐｎ接合を有しながら実際はユニポーラ動作をする半導体素子であるため、導通状態から遮断状態へ、また遮断状態から導通状態へ非常に高速に移行することができる。従って、本発明の第１の実施形態となる接合素子１を従来のｐｎダイオードに置換えればスイッチング損失を大幅に低減することができる。
【００２２】
〔第２の実施形態〕
〔接合素子の構成〕
次に、図３を参照して、本発明の第２の実施形態となる接合素子の構成について説明する。図３は、本発明の第２の実施形態となる接合素子の構成を示す模式図である。
【００２３】
本発明の第２の実施形態となる接合素子１０は、図３に示すように、基板６と、基板６の表面全面に形成された第２導電型の半導体層７と、半導体層７の上部にメサ状に順次積層された第２導電型の半導体層３及び第１導電型の半導体層２と、半導体層２に整流性接触する電極層４と、半導体層７にオーミック接触する電極層５とを備える。本実施形態では、基板６は高温高圧合成で製造した単結晶ダイヤモンドＩｂ（００１）基板により形成されている。半導体層７は、ｐ＋型のダイヤモンド半導体により形成されている。半導体層３は、ｐ型のダイヤモンド半導体により形成され、半導体層７の不純物濃度より低い不純物濃度を有する。半導体層２は、ｎ型のダイヤモンド半導体により形成され、半導体層３の不純物濃度より低い不純物濃度を有する。なお基板６はＩｂ以外のタイプでもよく、また他の面方位の基板でも多結晶基板でもよい。半導体層７はオーミック接触を得やすくするために設けている。半導体層３を半導体層７と一体化して半導体層７を本発明に係る第２半導体層とすることにより、より高い電流密度を得ることができる。半導体層２，半導体層３，及び半導体層７の不純物種，不純物濃度，層厚の一例を示すと以下のようになる。
【００２４】
（ａ）半導体層２：Ｐ（りん），７×１０１６／ｃｍ３、０．０７μｍ
（ｂ）半導体層３：Ｂ（ホウ素），３．５×１０１８／ｃｍ３，０．７μｍ
（ｃ）半導体層７：Ｂ（ホウ素），４×１０２０／ｃｍ３，１．４μｍ
〔接合素子の製造方法〕
次に、図４を参照して、本発明の第２の実施形態となる接合素子１０の製造方法について説明する。図４は、本発明の第２の実施形態となる接合素子１０の製造方法の流れを示す断面工程図である。
【００２５】
接合素子１０を製造する際は、始めに図４（ａ）に示すように、、マイクロ波プラズマＣＶＤ（化学的気相成長）法を用いて硝酸と硫酸の混酸等で十分洗浄した高温高圧合成ダイヤモンドＩｂ（００１）基板６の表面に半導体層７，半導体層３，及び半導体層２を順にホモエピタキシャル成長させる。なおダイヤモンドの原料ガスとしてはメタン（ＣＨ４）と水素（Ｈ２）、ｐ型不純物ガスとしてはジボラン（Ｂ２Ｈ６）、ｎ型不純物ガスとしてはホスフィン（ＰＨ３）を用いることができる。またマイクロ波プラズマＣＶＤ法と共にダイヤモンド薄膜合成法として広く知られているフィラメントＣＶＤ法を利用してもよい。
【００２６】
次に図４（ｂ）に示すように、フォトリソグラフィ／真空蒸着／リフトオフ法を用いて半導体層２表面上に金属マスク８を形成し、金属マスク８をエッチングマスクとして誘導結合型プラズマエッチング（ＩＣＰ）法又は反応性イオンエッチング（RIE）法により半導体層７が露出するまでエッチングすることにより、図４（ｃ）に示すような半導体層３及び半導体層２からなるメサ構造を形成する。なお半導体層２と半導体層３の膜厚が薄い場合には、エッチングマスクとしてフォトレジシトマスクを用いて工程を簡略化しても良い。
【００２７】
次に、硫酸と過酸化水素水の混合液等で金属マスク８を剥離した後、硝酸と硫酸の混酸等で基板６を十分洗浄した後、フォトリソグラフィ／真空蒸着／リフトオフ法、又は真空蒸着／フォトリソグラフィ／エッチング法を用いて、図４（ｄ）に示すように半導体層２及び半導体層７の表面にそれぞれ所望の形状の電極層４及び電極層５を一度に成膜する。そして最後に、必要に応じて、半導体層２及び半導体層７と電極層４及び電極層５の密着性を強化するために、真空又は不活性ガス雰囲気中で４２０℃、３０分の熱処理を行い、一連の製造工程は完了する。なお電極抵抗（注意：コンタクト抵抗ではない）を下げるために電極層４及び電極層５の上にさらに他の金属膜（ＰｔやＡｕ，Ａｌ等）を積層させてもよい。また上記説明では電極層４及び電極層５を一材料で一度に形成したが、電極層４がオーミック特性、電極層５がショットキー特性となるように順番に形成してもよい。
【００２８】
〔実験例〕
図５は、上述の製造方法により製造された接合素子１０のＩＶ特性（メサ直径７０μｍ）を示す。なお図中、縦軸は電流の絶対値の対数を示す。図に示す通り、印加電圧Ｖ＝０〜−４［Ｖ］の間は、電流値は、測定器の検出限界以下であり、測定することができなかった。このことから、極めて良好な整流特性が得られることが確認された。なお印加電圧Ｖ＝±４Ｖでの整流比を計算すると、接合素子１０の整流比は約１２桁を達成している。この値は非特許文献１で記載された通常のｐｎ接合ダイオードの整流比と比べると２桁以上高い値を示す。
【００２９】
図６は、図５と同じ接合素子１０の順方向特性を測定領域を広げて測定した結果を示し、縦軸を電流密度にしてリニア軸でプロットしたものである。図に示す通り、印加電圧Ｖ＝３Ｖ付近から電流が立ち上がり、その後、直線的に電流が増大する。近似直線からオン電圧ＶＦを外挿するとオン電圧ＶＦは４．３Ｖであった。また直線の傾きからｐｎダイオードのオン抵抗率ＲＯＮＳを算出すると、オン抵抗率ＲＯＮＳは０．８ｍΩｃｍ２であった。なおこの値は、従来知られているオン抵抗率ＲＯＮＳと比べても非常に低い値である。
【００３０】
また電流密度に着目すると、接合素子１０の電流密度は非特許文献１で記載された通常のｐｎ接合ダイオードと比較して１０００倍以上の値を示した。また印加電圧は、非特許文献１で記載された通常のｐｎ接合ダイオードのバイアス電圧と比較して、２Ｖ低い値であった。このことから、本発明の第２の実施形態となる接合素子１０は、非特許文献１で記載された通常のｐｎ接合ダイオードが抱える内部抵抗が高く、大電流密度を実現できないという問題を全く異なる方法で解決している。
【００３１】
図７は、図５，６と同じ接合素子１０に順方向に電圧を印加した時の発光特性を示す。一般のｐｎ接合ダイオードに順方向に電圧を印加した場合、対向する伝導領域に小数キャリアが相互に注入され、電子と正孔の再結合による発光が観測される。ダイヤモンドｐｎダイオードの場合は、波長２３５ｎｍに励起子による鋭い発光と波長３００ｎｍ〜７００ｎｍの領域に欠陥準位からのブロードな発光が観測される。これに対して接合素子１０では、図７に示すように、大電流（電流密度１８００Ａ／ｃｍ２）を注入しても一切発光が観測されなかった。これは、接合素子１０がｐｎ接合を有しながらも実際にはユニポーラ動作する半導体素子であることを示している。
【００３２】
〔第３の実施形態〕
〔接合素子の構成〕
第２の実施形態となる接合素子では、オーミックコンタクトを得やすくするために第２半導体層としての半導体層３の下に半導体層７を設けた。このため第２の実施形態となる接合素子では、主に半導体層３の抵抗成分によって順方向動作時の電流密度が規定された。そこで本実施形態では、半導体層３と半導体層７を一体化して半導体層７を第２半導体層とすることにより、第２半導体層の抵抗を下げ、より大きな電流密度を実現する。以下、図８を参照して、本発明の第３の実施形態となる接合素子の構成について説明する。図８は、本発明の第３の実施形態となる接合素子の構成を示す模式図である。
【００３３】
本発明の第３の実施形態となる接合素子２０は、図８に示すように、基板６と、基板６の表面全面に形成された第２導電型の半導体層７と、半導体層７の上部に形成された第１導電型の半導体層２と、半導体層２に整流性接触する電極層４と、半導体層７にオーミック接触する電極層５とを備える。本実施形態では、基板６は高温高圧合成で製造した単結晶ダイヤモンドＩｂ（００１）基板により形成されている。半導体層７は、ｐ＋型の半導体により形成されている。半導体層２は、ｎ型のダイヤモンド半導体により形成され、半導体層７の不純物濃度より低い不純物濃度を有する。なお基板６はＩｂ以外のタイプでもよく、また他の面方位の基板でも多結晶基板でもよい。半導体層２及び半導体層７の不純物種，不純物濃度，層厚の一例を示すと以下のようになる。
【００３４】
（ａ）半導体層２：Ｐ（りん），７×１０１６／ｃｍ３、０．１６μｍ
（ｂ）半導体層７：Ｂ（ホウ素），５×１０２０／ｃｍ３，５μｍ
半導体層７としては、フェルミ準位が価電子帯と縮退していなければ、一般的なｐ型半導体の伝導特性を示すものだけでなく、ホッピング伝導や不純物バンド伝導を示すものを用いても良い。半導体層７のフェルミ準位が価電子帯と縮退した場合、半導体層７は金属的な伝導特性を示し、ｐｎダイオードを形成することができない。これに対して、半導体層７のフェルミ準位が価電子帯と縮退していない場合には、ホッピング伝導や不純物バンド伝導であってもｐｎダイオードを形成することができる。ダイヤモンドは、誘電率が５．７と低い（シリコンの誘電率の約半分）ために、ホウ素のアクセプター準位は３６０ｍｅＶと深い。従ってホウ素濃度が５×１０２０／ｃｍ３の時の伝導特性はホウ素原子を介したホッピング伝導を示すが、フェルミ準位はまだ価電子帯と縮退していない。このため、ダイヤモンドの場合、ホウ素濃度が５×１０２０／ｃｍ３と高濃度である半導体層７であっても半導体層２とｐｎ接合を形成することができる。電極層４，５としてはそれぞれ適した材料を自由に選んで良いが、前記実施形態と同様に同じ材料を用いることもできる。同一電極材料の一例としては、チタン（Ｔｉ）を例示することができる。チタンは、半導体層７に対しては良好なオーミックコンタクトを示し、半導体層２に対しては理想的な整流性を示す。
【００３５】
〔接合素子の製造方法〕
本発明の第３の実施形態となる接合素子２０の製造方法は、半導体層３を形成する工程を除いた以外は上記第２の実施形態となる接合素子１０の製造方法と同じであるので、以下ではその説明を省略する。
【００３６】
〔実験例〕
図９は、上述の製造方法により製造された接合素子２０のＩＶ特性（メサ直径７０μｍ）を示す。なお図中、縦軸は電流の絶対値の対数を示す。図に示す通り、極めて良好な整流特性（Ｖ＝±４Ｖで１２桁以上）が得られていることがわかる。また逆バイアスが６Ｖまででリーク電流は１０−１３Ａ以下に抑えつつ、順バイアスの３Ｖで電流は既に１０−２Ａに達しており、第１の実施形態の接合素子の電流（順バイアス３Ｖで約１０−３Ａ，図６参照）よりも約１桁大きい電流を実現している。さらに本接合素子２０のオン抵抗率ＲＯＮＳは０．１ｍΩｃｍ２以下であり、順バイアス４Ｖでの電流密度Ｊは３２００Ａ／ｃｍ２に達した。このように本発明の第３の実施形態となる接合素子２０によれば、整流比，オン抵抗率，及び電流密度のいずれも第１の実施形態となる接合素子の性能を上回る値を実現した。
【００３７】
〔第４の実施形態〕
〔接合素子の構成〕
次に、図１０を参照して、本発明の第４の実施形態となる接合素子の構成について説明する。図１０は、本発明の第４の実施形態となる接合素子の構成を示す模式図である。
【００３８】
本発明の第４の実施形態となる接合素子３０は、図１０に示すように、基板９と、基板９の表面側にメサ状に順次積層された半導体層３及び半導体層２と、半導体層２に整流性接触する電極層４と、基板９の裏面側にオーミック接触する電極層５とを備える。本実施形態では、基板９は、高温高圧合成で製造したホウ素高濃度ドープ（２００ｐｐｍ）低抵抗ｐ＋型単結晶ダイヤモンドIIｂ（００１）基板により形成されている。半導体層３は、ｐ型のダイヤモンド半導体により形成され、基板９の不純物濃度より低い不純物濃度を有する。半導体層２は、ｎ型のダイヤモンド半導体により形成され、半導体層３の不純物濃度より低い不純物濃度を有する。なお基板９は低抵抗なら他のタイプでもよく、また他の面方位の基板でも低抵抗の多結晶基板でもよい。また基板９と半導体層３との間にｐ＋型のエピタキシャル層を挿入してもよい。また半導体層３を基板９と一体化して、基板９自体を本発明に係る第２半導体層としてもよい。
【００３９】
〔接合素子の製造方法〕
次に、図１１を参照して、本発明の第４の実施形態となる接合素子３０の製造方法について説明する。図１１は、本発明の第４の実施形態となる接合素子３０の製造方法の流れを示す断面工程図である。
【００４０】
接合素子３０を製造する際は、始めに図１１（ａ）に示すように、周知のマイクロ波プラズマＣＶＤ法又はフィラメントＣＶＤ法を用いて硝酸と硫酸の混酸等で十分洗浄したホウ素高濃度ドープ低抵抗ｐ＋型単結晶ダイヤモンドIIｂ（００１）基板９の表面に半導体層３及び半導体層２を順次ホモエピタキシャル成長させる。次に図１１（ｂ）に示すように、フォトリソグラフィ／真空蒸着／リフトオフ法を用いて半導体層２表面に金属マスク８を形成した後、金属マスク８をエッチングマスクとして誘導結合型プラズマエッチング（ＩＣＰ）法又は反応性イオンエッチング（RIE）法により基板９表面が露出するまでエッチングすることにより、図１１（ｃ）に示すような半導体層３及び半導体層２からなるメサ構造を形成する。なお金属マスク８を用いずにフォトレジシトマスクを使うことにより工程を簡略化しても良い。
【００４１】
次に、硫酸と過酸化水素水の混合液等で金属マスク８を剥離し、硝酸と硫酸の混酸等で基板９を十分洗浄する。次に図１１（ｄ）に示すように、フォトリソグラフィ／真空蒸着／リフトオフ法、又は真空蒸着／フォトリソグラフィ／エッチング法を用いて半導体層２表面に所望の形状の電極層４を形成した後、基板９の裏面全面に真空蒸着により電極層５を成膜する。そして最後に、必要に応じて、半導体層２及び基板９と電極層４及び電極層５の密着性を強化するために、真空又は不活性ガス雰囲気中で４２０℃，３０分の熱処理を行い、一連の製造工程は完了する。なお本実施形態では、電極層４と電極層５を順次形成したが、電極層４及び電極層５を同じ材料として一度に形成してもよい。
【００４２】
〔実験例〕
上記の製造方法により作製された接合素子３０の電気特性を測定したところ、第１の実施形態の接合素子１と変わらぬ良好な整流特性が得られた。またその順方向特性を詳細に解析した所、オン抵抗率ＲＯＮＳは０．５ｍΩｃｍ２、電流密度Ｊは４０００Ａ／ｃｍ２となり、第１の実施形態の接合素子１を凌ぐ性能が得られることが知見された。上述の第２の実施形態となる接合素子１０は電極層５を基板６の表面側に配置した構成であるために、基板６表面を有効活用することができない。また電極層５から流入した電流が半導体層７を経由して基板面に平行に伝導する構成であるために、電極層５のコンタクト抵抗と半導体層７の抵抗成分が高くなる。これに対し本実施形態では、電極層５が基板９の裏面側に配置されているので、基板６表面を有効活用することができる。また電極層５から入った電流は基板９及びｐｎ接合に垂直、且つ、一様に侵入するので電極層５のコンタクト抵抗や基板９の抵抗成分が高くなることを防止できる。
【００４３】
〔第５の実施形態〕
〔接合素子の構成〕
次に、図１２を参照して、本発明の第５の実施形態となる接合素子の構成について説明する。図１２は、本発明の第５の実施形態となる接合素子の構成を示す模式図である。
【００４４】
本発明の第５の実施形態となる接合素子４０は、図１２に示すように、第１導電型の基板１１と、基板１１の表面全面に形成された第１導電型の半導体層１２と、半導体層１２の上部にメサ状に形成された第１導電型とは異なる第２導電型の半導体層１３と、半導体層１３に整流性接触する電極層４と、半導体層１１にオーミック接触する電極層５とを備える。本実施形態では、基板１１は、昇華法で形成されたＮ（窒素）高ドープ低抵抗ｎ＋型単結晶４Ｈ−ＳｉＣ基板（抵抗率１５ｍΩｃｍ）により形成され、８°オフ（０００１）Ｓｉ面を表面に有している。半導体層１２は、窒素高ドープ（ＮＤ＞１０１８ｃｍ−３）ｎ＋型伝導層であり、その厚みは０．５μｍである。半導体層１３は、アクセプタ準位が室温の熱エネルギーより十分深い不純物、例えばボロン（Ｂ）を微量ドープしたｐ−型４Ｈ−ＳｉＣにより構成され、厚みは０．２μｍ、不純物濃度は少なくともＮＡ＝１０１６ｃｍ−３より低く設定されている。なお基板１１は他の多形でもよく、また面方位やオフ角も上記に限定されない。また基板１１が高品質であるなら半導体層１２を省略して基板１１上に直接メサ状の半導体層１３を形成してもよい。
【００４５】
電極層４を形成する材料としては、半導体層１３に対し大きなショットキー障壁を形成する材料が得ればれる。このような材料としては、チタン（Ｔｉ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），タングステン（Ｗ），タンタル（Ｔａ）等や、これら元素を含む２元素以上からなる合金、これら元素の炭化物，窒化物，及び珪化物を例示することができる。両電極を良好に形成するためのポイントは電極層５のコンタクト抵抗が最小になるように材料設計し、成膜条件を最適化することである。このようにして得られた電極は電極層４に対しても自動的に最適化したことになり、電極層４においては極めて優れた整流性を呈する。電極層５を形成する材料としては、基板１１に対し低抵抗のオーム性接触が実現できる材料が選ばれる。このような材料としてはＮｉ蒸着膜を熱処理することにより形成されるＮｉ２Ｓｉ膜が最も適しているが、これに限定されることはなく、コバルト（Ｃｏ），Ｔａ，Ｔｉ，Ｍｏの蒸着膜又はその熱処理膜を用いることもできる。
【００４６】
〔接合素子の製造方法〕
次に、図１３を参照して、本発明の第５の実施形態となる接合素子４０の製造方法について説明する。図１３は、本発明の第５の実施形態となる接合素子４０の製造方法の流れを示す断面工程図である。
【００４７】
接合素子４０を製造する際は、始めに図１３（ａ）に示すように、公知のＲＣＡ洗浄法により十分洗浄した基板１１の（０００１）Ｓｉ面表面に周知の常圧ＣＶＤ法を用いて半導体層１２及び半導体層１３を順にエピタキシャル成長した後、基板１１を熱酸化する（なお熱酸化膜は薄いために図示は省略している）。次に、ＳｉＯ２常圧ＣＶＤ／フォトリソグラフィ／ドライエッチング法を用いて半導体層１３表面に膜厚１．５μｍのＳｉＯ２マスク１４を形成した後、ＳｉＯ２マスク１４をエッチングマスクとして誘導結合型プラズマエッチング（ＩＣＰ）法又は反応性イオンエッチング（ＲＩＥ）法により半導体層１２（又は基板１１）表面が露出するまでエッチングすることにより、図１３（ｂ）に示すような半導体層１３のメサ構造を形成する。
【００４８】
次に、基板１１を緩衝フッ酸液で軽くエッチングして基板１１の裏面側の熱酸化膜を除去することにより基板１１のバルク面を露出させた後、電子ビーム蒸着法により基板１１の裏面全面にＮｉを約５０ｎｍ成膜する。そして直ちに基板１１を１０００℃の高純度窒素雰囲気で急速熱処理することにより、図１３（ｃ）に示すように基板１１の裏面側に電極層５を形成する。次に基板１１を緩衝フッ酸液に浸漬することにより、ＳｉＯ２マスク１４とその下に形成されている薄い熱酸化膜を完全に除去し、メサ状の基板表面を露出させる。そして最後に、図１３（ｄ）に示すように、フォトリソグラフィ／真空蒸着／リフトオフ法又は真空蒸着／フォトリソグラフィ／エッチング法を用いて半導体層１３の表面に所望の形状の電極層４を形成し、一連の製造工程は完了する。
【００４９】
〔実験例〕
上記の製造方法により作製された接合素子４０の電気特性を測定した所、ダイヤモンド半導体装置と同様、通常のＳｉＣ−ｐｎダイオードに比べて極めて低いオン抵抗と大電流密度が得られた。
【００５０】
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。例えば、上記実施形態では、半導体層２と半導体層３とは同一の半導体材料であるとしたが、本発明に係る接合素子は、一定の制約はあるものの、異種の半導体材料でｐｎ接合を形成したヘテロ接合ｐｎダイオードにおいても同様の効果を発揮することができる。すなわち、ヘテロ接合を形成する２つの半導体材料のうち禁制帯幅が狭い半導体材料が半導体層２になる場合には、本発明を適用することによって大電流密度化と低オン抵抗化を達成可能である。但し、逆の構成に対しては本発明は有効ではない。このように、本実施形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論である。
【符号の説明】
【００５１】
１，１０，２０，３０，４０：接合素子
２：半導体層（第１半導体層）
３：半導体層（第２半導体層）
４：電極層（第１電極）
５：電極層（第２電極）
【図１】
0005565895.tif 000002
【図２】
0005565895.tif 000003
【図３】
0005565895.tif 000004
【図４】
0005565895.tif 000005
【図５】
0005565895.tif 000006
【図６】
0005565895.tif 000007
【図７】
0005565895.tif 000008
【図８】
0005565895.tif 000009
【図９】
0005565895.tif 000010
【図１０】
0005565895.tif 000011
【図１１】
0005565895.tif 000012
【図１２】
0005565895.tif 000013
【図１３】
0005565895.tif 000014