(57)【特許請求の範囲】
【請求項１】
光電変換により光を電流に変換する第１の光電変換素子と、
前記第１の光電変換素子により変換された電流を増幅する第１の電流増幅手段と、
前記第１の電流増幅手段により増幅された電流をモニタし、モニタ信号を出力する第１の電流モニタ手段と、
前記第１の電流モニタ手段から出力される前記モニタ信号に対して１より小さいゲインをかけ、前記ゲインをかけられたモニタ信号に応じた逆バイアス電圧を前記第１の光電変換素子に印加する第１のバイアス電圧設定手段と
を有することを特徴とする光電変換装置。
【請求項２】
前記第１の電流増幅手段は、ベースが前記第１の光電変換素子のアノードに接続され、コレクタが電源端子に接続され、エミッタから前記増幅された電流を出力する第１のバイポーラトランジスタを有し、
前記第１の電流モニタ手段は、ソースが前記第１のバイポーラトランジスタのエミッタに接続され、ドレインから前記増幅された電流を出力し、ゲートの電位を前記モニタ信号として出力する第１の電界効果トランジスタを有し、
前記第１のバイアス電圧設定手段は、
前記モニタ信号に対して１より小さいゲインをかける第１のゲイン手段と、
前記第１のＭＯＳＦＥＴと同一の極性であり、ソースが電源端子に接続され、ゲートが前記第１のバイポーラトランジスタのベースに接続され、ドレインが前記第１のゲイン手段に接続された第２の電界効果トランジスタと、
前記第２の電界効果トランジスタのドレイン及び基準電位端子間に接続された第１の定電流源とを有することを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記第１のゲイン手段は、ゲートが定電位のバイアス端子に接続され、ソースが前記第２の電界効果トランジスタのドレインに接続され、ドレインが第１の電界効果トランジスタのゲートに接続された第３の電界効果トランジスタを有することを特徴とする請求項２記載の光電変換装置。
【請求項４】
前記第１のゲイン手段は、
ソースが前記第２の電界効果トランジスタのドレインに接続され、ドレインが第１の電界効果トランジスタのゲートに接続された第３の電界効果トランジスタと、
入力端子が前記第２の電界効果トランジスタのドレインに接続され、出力端子が前記第３の電界効果トランジスタのゲートに接続された反転増幅器とを有することを特徴とする請求項２記載の光電変換装置。
【請求項５】
前記第１のゲイン手段は、
正転入力端子が前記第２の電界効果トランジスタのドレインに接続され、出力端子が前記第１の電界効果トランジスタのゲートに接続されたオペアンプと、
前記第１の電界効果トランジスタのゲート及び前記オペアンプの反転入力端子間に接続された第１の抵抗素子と、
前記オペアンプの反転入力端子及び定電圧端子間に接続された第２の抵抗素子とを有することを特徴とする請求項２記載の光電変換装置。
【請求項６】
さらに、ドレインが前記第１のバイポーラトランジスタのベースに接続され、ソースが前記第３の電界効果トランジスタのゲートに接続され、ゲートがリセット信号入力端子に接続された第４の電界効果トランジスタを有することを特徴とする請求項３記載の光電変換装置。
【請求項７】
さらに、光電変換により光を電流に変換する第２の光電変換素子と、
前記第２の光電変換素子により変換された電流を増幅する第２の電流増幅手段と、
前記第２の電流増幅手段により増幅された電流をモニタし、第２のモニタ信号を出力する第２の電流モニタ手段と、
前記第２の電流モニタ手段から出力される前記第２のモニタ信号に応じた逆バイアス電圧を前記第２の光電変換素子に印加する第２のバイアス電圧設定手段とを有し、
第１のＮ型領域、第１のＰ型領域、第２のＮ型領域、第２のＰ型領域及び第３のＮ型領域が積層され、前記第１の光電変換素子は前記第１のＮ型領域、前記第１のＰ型領域及び前記第２のＮ型領域を有し、前記第２の光電変換素子は前記第２のＮ型領域、前記第２のＰ型領域及び前記第３のＮ型領域を有することを特徴とする請求項１記載の光電変換装置。
【請求項８】
前記第１のバイアス電圧設定手段は、前記第１の電流モニタ手段から出力される前記モニタ信号に対して１より小さいゲインをかける第１のゲイン手段を有することを特徴とする請求項７記載の光電変換装置。
【請求項９】
前記第２のバイアス電圧設定手段は、前記第２の電流モニタ手段から出力される前記第２のモニタ信号に対して１より小さいゲインをかける第２のゲイン手段を有し、前記第２のゲイン手段によりゲインをかけられた第２のモニタ信号に応じた逆バイアス電圧を前記第２の光電変換素子に印加することを特徴とする請求項８記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関するものである。
【背景技術】
【０００２】
下記の特許文献１の図１は、フォトトランジスタを用いた従来型の光電変換装置を表している。同図においては、定電流源とその定電流源によって駆動されるＭＯＳＦＥＴでソース接地回路を構成しており、そのＭＯＳＦＥＴのゲートとソース間の電圧で、フォトトランジスタのベース電位を定めている。同図において、光量が変化した際、フォトトランジスタのコレクタ電流が変化するので、そのベースとエミッタ間の電圧が変化するが、この時、フォトトランジスタのベース電位ではなくエミッタ電位が主に変動する構成となっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−７７６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、フォトトランジスタのエミッタとベースの間に帰還ループが存在していることにより、ベース電位にも多少の変動を生じる。すなわち、エミッタ電位が変動した際に、エミッタに接続されたＭＯＳＦＥＴのゲート電位が変動する。よって、ソース接地回路を構成するＭＯＳＦＥＴのドレインとソース間の電圧が変動する。このＭＯＳＦＥＴに流れる電流は、定電流源で定められた一定の値であるため、ドレインとソース間の電圧変動による電流変化分を補償するために、わずかではあるがゲートとソース間の電圧が変動する。つまり、フォトトランジスタのベース電位に変動を生じ、光電変換素子の逆バイアス電圧が変動する。その電圧変動は、光電流によるベースに付随する寄生容量の充電により行われる。この動作に要する時間により、光応答特性、すなわち光量変化に対するＩｏｕｔ端子からの出力電流の追随の速度が律速される。
【０００５】
本発明の目的は、光量変動による光電変換素子の逆バイアス電圧の変動を抑え、光応答特性の良い光電変換装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の光電変換装置は、光電変換により光を電流に変換する第１の光電変換素子と、前記第１の光電変換素子により変換された電流を増幅する第１の電流増幅手段と、前記第１の電流増幅手段により増幅された電流をモニタし、モニタ信号を出力する第１の電流モニタ手段と、前記第１の電流モニタ手段から出力される前記モニタ信号に対して１より小さいゲインをかけ、前記ゲインをかけられたモニタ信号に応じた逆バイアス電圧を前記第１の光電変換素子に印加する第１のバイアス電圧設定手段とを有することを特徴とする。
【発明の効果】
【０００７】
光量変動による光電変換素子の逆バイアス電圧の変動を抑えることが可能となり、光応答特性の良い光電変換装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係る光電変換装置の構成例を示す図である。
【図２】本発明の第１の実施形態に係る光電変換装置の構成例を示す図である。
【図３】本発明の第２の実施形態に係る光電変換装置の構成例を示す図である。
【図４】本発明の第３の実施形態に係る光電変換装置の構成例を示す図である。
【図５】本発明の第４の実施形態に係る光電変換装置の構成例を示す図である。
【図６】本発明の第５の実施形態に係る光電変換装置の構成例を示す図である。
【図７】本発明の第６の実施形態に係る光電変換装置の構成例を示す図である。
【図８】図７の光電変換装置の分光特性のシミュレーション結果を示す図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る光電変換装置の構成例を示す概略図である。図１の光電変換装置は、光電変換素子１０と、電流増幅手段２０と、電流モニタ手段３０と、電流出力端子４０と、バイアス電圧設定手段５０とを有する。バイアス電圧設定手段５０は、ゲイン手段６０を有する。光電変換素子１０は、光電変換により光を電流に変換する。電流増幅手段２０は、光電変換素子１０により変換された電流を増幅する。電流モニタ手段３０は、電流増幅手段２０により増幅された電流をモニタしたモニタ信号を出力する。電流出力端子４０は、電流モニタ手段３０によりモニタされた出力電流を出力する。ゲイン手段６０は、電流モニタ手段３０によりモニタされたモニタ信号に対して１より小さいゲインをかける。ゲイン手段６０の信号ゲインは、１／Ａ（Ａ＞１）である。バイアス電圧設定手段５０は、ゲイン手段６０によりゲインをかけられたモニタ信号に応じた逆バイアス電圧を光電変換素子１０に印加する。光電変換素子１０で発生する光電流が変化すると、電流増幅手段２０から出力される電流、すなわち電流モニタ手段３０を流れる電流が変化する。この時、光電変換素子１０の逆バイアス電圧の設定値を変動させる出力電流モニタ信号がバイアス電圧設定手段５０に入力される。バイアス電圧設定手段５０は、信号ゲイン１／Ａ（Ａ＞１）のゲイン手段６０を有していることにより、逆バイアス電圧の変動を抑制することができる。これにより、光量変動による光電変換素子１０の逆バイアス電圧の変動を抑えることが可能となり、光応答特性の良い光電変換装置を提供することができる。
【００１０】
図２は、図１の光電変換装置の構成例を示す回路図である。まず、図１と図２の対応について説明する。図２においては、電流増幅手段２０としてＮＰＮバイポーラトランジスタ１１０を用いている。また、電流モニタ手段３０として、ＰチャネルＭＯＳＦＥＴ（第１の電界効果トランジスタ）１４０を用いている。また、バイアス電圧設定手段５０は、ゲイン手段６０とＰチャネルＭＯＳＦＥＴ（第２の電界効果トランジスタ）１２０と定電流源１３０とで構成されている。ＭＯＳＦＥＴ１２０は、ＭＯＳＦＥＴ１４０と同一極性（例えばＰチャネル）である。定電流源１３０は、ＭＯＳＦＥＴ１２０のドレイン及び基準電位（グランド電位）端子間に接続される。次に、図２の光電変換装置の構成及び動作について説明する。光電変換素子１０は、例えばフォトトランジスタであり、カソードが電源端子１６０に接続される。電源端子１６０には、電源電圧Ｖccが供給される。バイポーラトランジスタ１１０は、ベースが光電変換素子１０のアノードに接続され、コレクタが電源端子１６０に接続され、エミッタがＭＯＳＦＥＴ１４０のソースに接続され、エミッタから光電変換素子１０の電流を増幅した電流を出力する。ＭＯＳＦＥＴ１２０は、ゲートがバイポーラトランジスタ１１０のベースに、ソースが電源端子１６０に接続され、ドレインがゲイン手段６０の出力端子に接続される。ＭＯＳＦＥＴ１２０のドレインは、ゲイン手段６０によりゲインをかけられたモニタ信号を入力する。定電流源１３０は、ゲイン手段６０の入力端子及び基準電位端子間に接続され、ＭＯＳＦＥＴ１２０を駆動するための定電流源である。ＭＯＳＦＥＴ１２０と定電流源１３０は、ソース接地回路を構成している。第１のＭＯＳＦＥＴ１４０は、ゲートが定電流源１３０に接続され、ソースがバイポーラトランジスタ１１０のエミッタに接続され、ドレインが電流出力端子４０に接続され、ゲートの電位をモニタ信号として出力する。電流出力端子４０からは、バイポーラトランジスタ１１０により増幅された光電流が出力される。ゲイン手段６０は、電圧ゲインが１／Ａ（Ａ＞１）であり、入力端子がＭＯＳＦＥＴ１４０のゲートに接続され、出力端子がＭＯＳＦＥＴ１２０のドレインに接続され、ＭＯＳＦＥＴ１４０のモニタ信号に対して１より小さいゲインをかける。図２において、定電流源１３０を流れる電流、すなわちＭＯＳＦＥＴ１２０を流れる電流ＩpixとＭＯＳＦＥＴ１２０のゲートとソース間の電圧Ｖgs1の関係は次式（１）のようになる。
【００１１】
【数１】
0005495864.tif 000002
【００１２】
ここで、Ｖds1はＭＯＳＦＥＴ１２０のドレインとソース間の電圧であり、Ｖthは閾値であり、λはチャネル長変調係数である。また、βは次式（２）の通りである。
【００１３】
【数２】
0005495864.tif 000003
【００１４】
ここで、μ0はキャリアの移動度、ＣoxはＭＯＳＦＥＴの単位面積当たりのゲート容量、ＷはＭＯＳＦＥＴのゲート幅、ＬはＭＯＳＦＥＴのゲート長である。式（１）から、Ｖgs1は次式（３）のようになる。
【００１５】
【数３】
0005495864.tif 000004
【００１６】
この値が光電変換素子１０の逆バイアス電圧になっている。また、バイポーラトランジスタ１１０のコレクタ電流をＩoutとすると、ベースとエミッタ間の電圧Ｖbeとの間に次式（４）が成り立つ。
【００１７】
【数４】
0005495864.tif 000005
【００１８】
ここで、Ｉsは飽和電流、ｑは電気素量、ｋはボルツマン定数、Ｔは絶対温度である。また、第１のＭＯＳＦＥＴ１４０のゲートとソース間の電圧Ｖgs2との関係は次式（５）のようになる。ここで、Ｖds2はＭＯＳＦＥＴ１４０のドレインとソース間の電圧である。
【００１９】
【数５】
0005495864.tif 000006
【００２０】
以下に、ゲイン手段６０を設けたことによる効果を説明する。光電変換素子１０で発生する光電流が変化すると、バイポーラトランジスタ１１０のコレクタ電流Ｉoutが変化するので、式（４）、（５）からＶbeとＶgs2が変化する。すなわち、第１のＭＯＳＦＥＴ１４０のゲート電位が変動する。ここで、第１のＭＯＳＦＥＴ１４０のゲート電位の変動分をΔＶgとすると、ＭＯＳＦＥＴ１２０のドレインとソース間の電圧の変動分は、ΔＶds1＝−ΔＶg／Ａである。ここで、式（３）を微分することにより、次式（６）を得る。
【００２１】
【数６】
0005495864.tif 000007
【００２２】
式（６）に、ΔＶds1＝−ΔＶg／Ａを代入すると、次式（７）となる。
【００２３】
【数７】
0005495864.tif 000008
【００２４】
式（７）より、ゲイン手段６０を設けることにより、光電変換素子１０の逆バイアス電圧の変動分が１／Ａに低減されていることがわかる。このように、本実施形態によれば、光量変動による光電変換素子の逆バイアス電圧の変動を抑えることが可能となり、光応答特性の良い光電変換装置を提供することができる。
【００２５】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る光電変換装置の構成例を示す回路図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。図３において、図２と異なる点は、ゲイン手段６０をＰチャネルＭＯＳＦＥＴ（第３の電界効果トランジスタ）１７０を用いて実現していることである。ＭＯＳＦＥＴ１７０は、ゲートが定電位のバイアス端子１８０に接続され、ソースがＭＯＳＦＥＴ１２０のドレインに接続され、ドレインがＭＯＳＦＥＴ１４０のゲート及び定電流源１３０に接続されている。また、ＭＯＳＦＥＴ１７０のトランスコンダクタンスをｇm、出力抵抗をｒ0とする。この時、第１のＭＯＳＦＥＴ１４０のゲート電位がΔＶgだけ変動すると、ＭＯＳＦＥＴ１２０のドレイン電位変動ΔＶdは、いわゆるゲート接地回路の特性より、次式（８）となる。
【００２６】
【数８】
0005495864.tif 000009
【００２７】
よって、この時の逆バイアス電圧の変動ΔＶgs1は、式（７）と同様にして、式（９）となる。
【００２８】
【数９】
0005495864.tif 000010
【００２９】
このように、本実施形態によれば、簡便な構成で、光量変動による光電変換素子の逆バイアス電圧の変動を抑えることが可能となり、光応答特性の良い光電変換装置を提供することができる。
【００３０】
（第３の実施形態）
図４は、本発明の第３の実施形態に係る光電変換装置の構成例を示す回路図である。但し、ここでは上述した第２の実施形態との相違点についてのみ説明する。図４において、図３と異なる点は、ゲイン手段６０をＭＯＳＦＥＴ１７０に加えて、反転増幅器１９０を用いて実現していることである。反転増幅器１９０は、入力端子がＭＯＳＦＥＴ１２０のドレインに接続され、出力端子がＭＯＳＦＥＴ１７０のゲートに接続され、入力信号を反転増幅して出力する。これにより、更に逆バイアス電圧の変動を抑制し、光応答特性を向上することができる。反転増幅器１９０の電圧ゲインを−Ｂ（Ｂ＞１）とすると、第１のＭＯＳＦＥＴ１４０のゲート電位がΔＶgだけ変動した時、ＭＯＳＦＥＴ１２０のドレイン電位変動ΔＶdは、反転増幅器１９０を付け加えたゲート接地回路の特性より、次式（１０）となる。
【００３１】
【数１０】
0005495864.tif 000011
【００３２】
この時の逆バイアス電圧の変動ΔＶgs1は、式（７）と同様にして、次式（１１）となる。
【００３３】
【数１１】
0005495864.tif 000012
【００３４】
よって、式（１１）は、式（９）に比べて更に逆バイアス電圧の変動を抑制することができる。このように、本実施形態によれば、光量変動による光電変換素子１０の逆バイアス電圧の変動を更に抑えることが可能となり、光応答特性の良い光電変換装置を提供することができる。
【００３５】
（第４の実施形態）
図５は、本発明の第４の実施形態に係る光電変換装置の構成例を示す回路図である。但し、ここでは上述した第２の実施形態との相違点についてのみ説明する。図５において、図３と異なる点は、ゲイン手段６０をオペアンプ２００及び第１の抵抗素子２１０及び第２の抵抗素子２２０を用いて実現していることである。ＭＯＳＦＥＴ１２０のドレインは、定電流源１３０を介して基準電位端子に接続される。オペアンプ２００は、正転入力端子がＭＯＳＦＥＴ１２０のドレインに接続され、反転入力端子が第２の抵抗素子２２０を介して定電圧端子２３０に接続され、出力端子がＭＯＳＦＥＴ１４０のゲートに接続される。第１の抵抗素子２１０は、ＭＯＳＦＥＴ１４０のゲート及びオペアンプ２００の反転入力端子間に接続される。第２の抵抗素子２２０は、オペアンプ２００の反転入力端子及び定電圧端子２３０間に接続される。第１の抵抗素子２１０の抵抗値はＲ1であり、第２の抵抗素子２２０の抵抗値はＲ2である。これにより、逆バイアス電圧の変動を抑えつつ、プロセスばらつきの影響も抑えることが可能となる。図５において、第２の抵抗素子２２０の一端は定電圧端子２３０に接続されている。図５において、ＭＯＳＦＥＴ１２０のドレイン電位の変動分ΔＶdと第１のＭＯＳＦＥＴ１４０のゲート電位変動分ΔＶgとの間に次式（１２）が成り立つ。
【００３６】
【数１２】
0005495864.tif 000013
【００３７】
よって、第１のＭＯＳＦＥＴ１４０のゲート電位がΔＶgだけ変動した時、Ｒ1／Ｒ2＞＞１と仮定すると、次式（１３）となる。
【００３８】
【数１３】
0005495864.tif 000014
【００３９】
よって、この時の逆バイアス電圧の変動ΔＶgs1は、式（７）と同様にして、次式（１４）となる。
【００４０】
【数１４】
0005495864.tif 000015
【００４１】
式（１４）を式（９）と比較すると、分母のｇm・ｒ0がＲ1／Ｒ2となっている。また、第２及び第３の実施形態においては、電流源１３０の電流値のばらつきやＭＯＳＦＥＴ１７０の特性ばらつきにより、ｇmやｒ0がプロセスばらつきの影響を受けやすい。よって、式（９）の逆バイアス電圧の変動量が、プロセスばらつきの影響を受けることにより、光応答特性がプロセスばらつきの影響を受けやすい。それに対して、式（１４）においては、Ｒ1とＲ2が同じ比率だけプロセスばらつきの影響を受けることにより、その効果が相殺されることを期待できる。このように、本実施形態によれば、光量変動による光電変換素子の逆バイアス電圧の変動を抑えつつ、プロセスばらつきの影響も抑えることが可能となる。よって、光応答特性の良く、かつプロセスばらつきの影響の少ない光電変換装置を提供することができる。
【００４２】
（第５の実施形態）
図６は、本発明の第５の実施形態に係る光電変換装置の構成例を示す回路図である。但し、ここでは上述した第２の実施形態との相違点についてのみ説明する。図６において、図３と異なる点は、ＰチャネルＭＯＳＦＥＴ（第４の電界効果トランジスタ）２４０を設けて、そのソースバイアス電圧とＭＯＳＦＥＴ１７０のゲートバイアス電圧のバイアス端子１８０を共有化していることである。ＭＯＳＦＥＴ２４０は、ドレインがバイポーラトランジスタ１１０のベースに接続され、ゲートがリセット信号入力端子２５０に接続され、ソースがＭＯＳＦＥＴ１７０のゲート及びバイアス端子１８０に接続されている。これにより、光量変動による光電変換素子１０の逆バイアス電圧の変動を抑えて、光応答特性の向上を図りつつ、バイアス端子１８０のバイアス電圧制御配線を共有化することで、省スペース化を行うことが可能となる。ＭＯＳＦＥＴ２４０を設ける理由は、例えば電源投入時、すなわち電源電圧及びバイポーラトランジスタ１１０のベース電位が０Ｖの状態から電源電圧を印加する時に素早くバイポーラトランジスタ１１０のベース電位を持ち上げる為である。ＭＯＳＦＥＴ２４０が無い場合は、光電変換素子１０で発生する光電流でバイポーラトランジスタ１１０のベースに付随する寄生容量を充電することで、ベース電位を定常値に持ち上げるが、暗い状況下では光電流が小さい為、非常に時間を要してしまう。そこで、電源投入直後などは、リセット信号入力端子２５０にローレベル信号を入力することにより、ベース電位を持ち上げるという動作を行う。ベース電位のリセット電圧は、ベース電位の定常値、すなわちＶccから式（３）のＶgs1を引いた程度が望ましい。よって、図６において、バイアス端子１８０の電圧Ｖbiasには、次式（１５）という条件が必要となる。
【００４３】
【数１５】
0005495864.tif 000016
【００４４】
ここで、Ｖth1及びβ1はそれぞれ、ＭＯＳＦＥＴ１２０のＶth及びβである。また、ソース接地回路を構成するＭＯＳＦＥＴ１２０は、飽和領域で動作しなくてはならないので、ＭＯＳＦＥＴ１７０のゲートバイアス電圧となるＶbiasには、次式（１６）という条件が必要となる。
【００４５】
【数１６】
0005495864.tif 000017
【００４６】
ここで、Ｖth3及びβ3はそれぞれ、ＭＯＳＦＥＴ１７０のＶth及びβである。式（１５）及び（１６）から、次式（１７）が成立するので、図６のように、ＭＯＳＦＥＴ２４０のソースバイアス電圧とＭＯＳＦＥＴ１７０のゲートバイアス電圧を共有化することが可能となる。
【００４７】
【数１７】
0005495864.tif 000018
【００４８】
このように、本実施形態によれば、光量変動による光電変換素子１０の逆バイアス電圧の変動を抑えて、光応答特性の向上を図りつつ、電源投入時の動作安定期間を短縮する機能の搭載を、バイアス電圧制御配線の共有化により、省スペースで行うことが可能となる。
【００４９】
（第６の実施形態）
図７は、本発明の第６の実施形態に係る光電変換装置の構成例を示す回路図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。光電変換部２５５は、Ｐ型シリコン基板２６０上にＮ型領域２７０、Ｐ型領域２８０、Ｎ型領域２７１、Ｐ型領域２８１、表面Ｎ+領域２７２と、Ｎ型領域とＰ型領域が交互に積層されてなり、Ｐ型領域２８０、２８１はそれぞれ異なる深さに形成されている。シリコン半導体層に入射した光は波長の長いものほど深く侵入するので、Ｐ型領域２８０、２８１からは異なる波長帯域の光に対する信号を得ることができる。第１の光電変換素子１０は、Ｎ型領域２７０、Ｐ型領域２８０及びＮ型領域２７１を有する。第２の光電変換素子１１は、Ｎ型領域２７１、Ｐ型領域２８１及び表面Ｎ+領域２７２を有する。光電変換素子１０及び１１は、深さ方向に積層されている。第１のＮ型領域２７０、第１のＰ型領域２８０、第２のＮ型領域２７１、第２のＰ型領域２８１及び第３のＮ型領域２７２が積層される。第１の光電変換素子１０は、第１のＮ型領域２７０、第１のＰ型領域２８０及び第２のＮ型領域２７１を有する。第２の光電変換素子１１は、第２のＮ型領域２７１、第２のＰ型領域２８１及び第３のＮ型領域２７２を有する。
【００５０】
図７の回路は、Ｐ型領域２８０、２８１のそれぞれにコンタクト部２９０、２９１を設けて、それぞれの光電変換素子１０、１１から光電流を読み出す。第１の光電変換素子１０及び第２の光電変換素子１１には、それぞれ第１の読み出し回路３００及び第２の読み出し回路３０１が設けられている。第１の読み出し回路３００及び第２の読み出し回路３０１は、それぞれ第１の電流増幅手段２０及び第２の電流増幅手段２１として、第１のバイポーラトランジスタ１１０及び第２のバイポーラトランジスタ１１１を有する。また、第１の電流モニタ手段３０及び第２の電流モニタ手段３１として、ＰチャネルＭＯＳＦＥＴ１４０及び１４１を有する。また、第１のバイアス電圧設定手段５０及び第２のバイアス電圧設定手段５１を有する。また、第１の電流出力端子４０及び第２の電流出力端子４１を有する。第１のバイアス電圧設定手段５０は、ＰチャネルＭＯＳＦＥＴ１２０、第１のゲイン手段６０及び第１の定電流源１３０を有する。第２のバイアス電圧設定手段５１は、ＰチャネルＭＯＳＦＥＴ１２１、第２のゲイン手段６１及び第２の定電流源１３１を有する。また、図７においては、Ｎ型領域２７１、表面Ｎ+型領域２７２中にＮ型コンタクト部２９２を設けて、電源端子１６０に接続している。このように、図７においては、光電変換素子１０、１１のそれぞれに対して読み出し回路３００、３０１を設けており、それぞれの読み出し回路３００、３０１がゲイン手段６０、６１を有している。図７において、光電変換素子１０、１１のそれぞれに対して、ゲイン手段６０、６１を最適な構成とすることで、光量変動によるそれぞれの光電変換素子１０、１１の逆バイアス電圧変動を抑えて、光応答特性の向上を図りつつ、省スペース化を行うことが可能となる。第２の光電変換素子１１は、第１の光電変換素子１０と同じ構成を有し、光電変換により光を電流に変換する。第２の電流増幅手段２１は、第１の電流増幅手段２０と同じ構成を有し、第２の光電変換素子１１により変換された電流を増幅する。第２の電流モニタ手段３１は、第１の電流モニタ手段３０と同じ構成を有し、第２の電流増幅手段２１により増幅された電流をモニタしたモニタ信号を出力する。第２のバイアス電圧設定手段５１は、第１のバイアス電圧設定手段５０と同じ構成を有し、第２の電流モニタ手段３１によりモニタされたモニタ信号に応じた逆バイアス電圧を第２の光電変換素子１１に印加する。
【００５１】
図７において、ＨはＮ型領域２７１の不純物プロファイルのピーク位置、ＩはＰ型基板２６０上に形成された半導体層のトータルの厚さを示している。図７において、光電変換素子１０、１１の分光特性は主に、この２つのファクターにより決まる。例えば、ＨとＩがそれぞれ０．４μｍ、４．５μｍ程度の場合の分光特性シミュレーション結果を図８に示す。図８において、横軸が照射光の波長、縦軸がそれぞれの光電変換素子１０、１１から得られる光電流であり、波長４００ｎｍ付近にピークを持っている方が光電変換素子１１の特性で、波長６００ｎｍ付近にピークを持っている方が光電変換素子１０の特性である。図８のような分光特性の場合、ほとんどの分光特性の光源に対して、光電変換素子１０は１１よりも大きな光電流を得ることができる。よって、光電変換素子１０の方がバイポーラトランジスタ１１０のベースに付随する寄生容量の充電に要する時間を抑えることができるため、光応答特性が良い。よって、式（６）から、光電変換素子１０に対するゲイン手段６０の電圧ゲインは、光電変換素子１１に対するゲイン手段６１より大きくしても、光電変換素子１０は光電変換素子１１と同等の光応答特性を得ることができる。故に、図７において、ゲイン手段６１に対して第３の実施形態と同様のものを適用する一方で、ゲイン手段６０には第２の実施形態と同様のものを適用するといったことが可能になる。また、図７において、ゲイン手段６１を設ける一方で、ゲイン手段６０は省いてしまうといったことが可能となる。第１のバイアス電圧設定手段５０は、第１の電流モニタ手段３０によりモニタされたモニタ信号に対して１より小さいゲインをかける第１のゲイン手段６０を有する。第２のバイアス電圧設定手段５１は、第２の電流モニタ手段３１によりモニタされたモニタ信号に対して１より小さいゲインをかける第２のゲイン手段６１を有する。第２のバイアス電圧設定手段５１は、第２のゲイン手段６１によりゲインをかけられたモニタ信号に応じた逆バイアス電圧を第２の光電変換素子１１に印加する。ゲイン手段６０及び６１は、一方のみを設けてもよいし、両方を設けてもよい。このように、本実施形態によれば、それぞれの光電変換素子に対して、光量変動によるそれぞれの光電変換素子１０、１１の逆バイアス電圧変動を抑えて、光応答特性の向上を図りつつ、省スペース化を行うことが可能となる。
【００５２】
上記の第１〜第６の実施形態では光電変換素子１０、１１としてホールを集めるタイプのもの、電流増幅手段２０、２１としてＮＰＮバイポーラトランジスタを用いた場合を例にとって説明したが、これに限られるものではない。光電変換素子１０、１１として電子を集めるタイプのもの、電流増幅手段２０、２１としてＰＮＰバイポーラトランジスタを用いた場合でも、同様な構成をとることにより同等な効果が得られる。
【００５３】
また、上記の第１〜第６の実施形態では、単一のゲイン手段６０を設けた場合を例にとって説明したが、これに限られるものではなく、複数設けてもよい。例えば、第２の実施形態と第４の実施形態のゲイン手段６０を併用できる。
【００５４】
また、上記の第２、第３及び第５の実施形態では、ゲイン手段６０としてゲート接地ＰチャネルＭＯＳＦＥＴ１７０を例にとって説明したが、これに限られるものではない。例えば、ベース接地ＰＮＰバイポーラトランジスタを用いても同様な効果が得られる。
【００５５】
また、上記の第６の実施形態では、深さ方向に積層した光電変換素子の数を２の場合を例にとって説明したが、これに限られるものではない。また、表面からより深い位置に形成した光電変換素子の方が、大きな光電流を得られる場合を例にとって説明したが、これに限られるものではない。
【００５６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５７】
１０，１１  光電変換素子、２０，２１  電流増幅手段、３０，３１  電流モニタ手段、４０，４１  電流出力端子、５０，５１  バイアス電圧設定手段、６０，６１  ゲイン手段
【図１】
0005495864.tif 000019
【図２】
0005495864.tif 000020
【図３】
0005495864.tif 000021
【図４】
0005495864.tif 000022
【図５】
0005495864.tif 000023
【図６】
0005495864.tif 000024
【図７】
0005495864.tif 000025
【図８】
0005495864.tif 000026