(57)【特許請求の範囲】
【請求項１】
物理量に応じた電気信号を出力するセンシング部（２１、３１）を一面側に備えたセンサ基板（１４）と、
前記センシング部（２１、３１）から出力された前記電気信号を処理する回路基板（５０）と、を備え、
前記回路基板（５０）が前記センサ基板（１４）の前記一面側に接合されることにより前記回路基板（５０）と前記センサ基板（１４）との間に封止空間（５１）が形成され、前記封止空間（５１）に前記センシング部（２１、３１）が配置される力学量センサであって、
前記回路基板（５０）は第１回路基板（６０）および第２回路基板（７０）を有し、前記第１、第２回路基板（６０、７０）は、積層されて貫通孔が形成された接着フィルム（８０）を介して機械的に接合され、前記貫通孔にバンプが配置されて電気的に接続されており、
前記第１回路基板（６０）は、厚さ方向に貫通する貫通孔（６２）に埋め込まれ、一端部が前記センシング部（２１、３１）と電気的に接続され、他端部が前記センシング部（２１、３１）から出力された前記電気信号を処理する回路素子（６１）と電気的に接続される貫通電極（６３）を有し、
前記第２回路基板（７０）は、厚さ方向に貫通する貫通孔（７２）に埋め込まれ、一端部が前記第１回路基板（６０）にて処理された当該電気信号を外部に出力する回路素子（７１）と電気的に接続され、他端部が外部回路と電気的に接続される貫通電極（７３）を有し、
前記第１、第２回路基板（６０、７０）は、前記センサ基板（１４）と平面方向の寸法が互いに一致しており、
前記第１回路基板（６０）には、前記第２回路基板（７０）側に前記センシング部（２１、３１）から出力された電気信号を処理する前記回路素子（６１）が形成され、前記第２回路基板（７０）には、前記第１回路基板（６０）側に、前記第１回路基板（６０）にて処理された当該電気信号を前記回路基板（５０）の外部に出力する前記回路素子（７１）が形成されることにより、前記第１回路基板（６０）の回路素子（６１）と、前記第２回路基板（７０）の回路素子（７１）とが向かい合っており、
前記第１、第２回路基板（６０、７０）の間は、気密封止されていることを特徴とする力学量センサ。
【請求項２】
前記センサ基板（１４）は、支持基板（１１）と、前記支持基板（１１）の表面に配置された埋込絶縁膜（１２）と、前記埋込絶縁膜（１２）を挟んで前記支持基板（１１）と反対側に配置された半導体層（１３）と、を備えたＳＯＩ基板であることを特徴とする請求項１に記載の力学量センサ。
【請求項３】
請求項１または２に記載の力学量センサの製造方法であって、
チップ単位に分割した際に、前記センサ基板（１４）を構成する半導体ウェハ、前記第１回路基板（６０）を構成する第１ウェハおよび前記第２回路基板（７０）を構成する第２ウェハを用意する工程と、
前記半導体ウェハ、前記第１ウェハおよび前記第２ウェハを接合してウェハレベルパッケージ構造体を構成する工程と、
前記ウェハレベルパッケージ構造体をチップ単位に分割し、平面寸法が互いに一致している前記センサ基板（１４）、前記第１回路基板（６０）および前記第２回路基板（７０）を形成する工程と、を含むことを特徴とする力学量センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理量に応じた電気信号を出力するセンシング部に、当該センシング部から出力された電気信号を処理する回路基板を接合してなる力学量センサおよびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、加速度に応じた電気信号を出力するセンシング部を構成するセンサ基板に、センシング部から出力された電気信号を処理する回路基板を接合してなる力学量センサが知られている（例えば、特許文献１参照）。具体的には、このような力学量センサでは、センサ基板に、可動電極を有する可動部、固定電極を有する固定部、可動部および固定部の外側に位置する周辺部が形成されており、センシング部は可動電極および固定電極を有した構成とされている。そして、センサ基板のうちセンシング部の外側の部分に回路基板が接合されることにより、センサ基板と回路基板との間に封止空間が形成され、当該封止空間にセンシング部が備えられている。
【０００３】
上記力学量センサでは、例えば、Ｃ／Ｖ変換回路、Ａ／Ｄ変換回路、フィルタリング回路、補正回路、増幅回路等が一枚の回路基板に形成されている。そして、回路基板は、センシング部から加速度に応じた電気信号が入力されると、この電気信号に対して各回路にて所定の処理を施した後、外部に処理を施した電気信号を出力する。
【０００４】
このような力学量センサは、例えば、複数のセンシング部が形成されている半導体ウェハと、複数の回路素子が形成されている回路ウェハとを接合してウェハレベルパッケージ構造体を構成し、当該ウェハレベルパッケージ構造体をチップ単位に分割することにより製造される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２０４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような力学量センサでは、Ｃ／Ｖ変換回路、Ａ／Ｄ変換回路、フィルタリング回路、補正回路、増幅回路等が一枚の回路基板に形成されており、回路基板に各回路素子を形成するのに必要とされる面積が、センサ基板にセンシング部を形成するのに必要とされる面積より大きくなる。このため、センサ基板のうちセンシング部を構成しない部分の平面方向の寸法を大きくしてセンサ基板と回路基板との平面方向の寸法を一致させたり、センサ基板の平面方向の寸法を回路基板の平面方向の寸法に対して小さくしたりしている。
【０００７】
センサ基板と回路基板との平面方向の寸法を一致させた力学量センサは、上記のようにウェハレベルパッケージ構造体をチップ単位に分割することにより製造される。しかしながら、このような力学量センサでは、センサ基板のうちセンシング部を構成しない部分の平面方向の寸法を大きくしてセンサ基板の平面方向の寸法と回路基板の平面方向の寸法とを一致させなければならず、センサ基板を無駄に用いなければならないという問題がある。特に固定電極および可動電極を有するセンシング部を形成する場合には、センサ基板としてＳＯＩ基板を用いることが多く、ＳＯＩ基板を無駄に使用することはコストの増加に繋がるという問題がある。さらに、回路基板が平面方向に大きいため、力学量センサを実装基板に実装する際には、実装面積が大きくなるという問題がある。
【０００８】
一方、センサ基板の平面方向の寸法を回路基板の平面方向の寸法に対して小さくした力学量センサは、センサ基板のうちセンシング部を構成しない部分を大きくする必要がないため、センサ基板を無駄に用いることを抑制することはできる。しかしながら、このような力学量センサは、実装基板に実装される際に、センサ基板および回路基板のうち一般的に力学量センサの安定性を保持するために平面方向の寸法が大きい方の基板が実装基板に対して接合される。従って、回路基板の平面方向の寸法がセンサ基板に対して大きいと実装面積が大きくなるという問題がある。
【０００９】
なお、上記では、加速度に応じて電気信号を出力するセンシング部がセンサ基板に形成されている例について説明したが、角速度に応じて電気信号を出力するセンシング部や圧力に応じて電気信号を出力するセンシング部等がセンサ基板に形成されている場合も同様の問題となる。
【００１０】
本発明は上記点に鑑みて、センサ基板を無駄に使用することを抑制することができると共に、実装面積を低減することのできる力学量センサおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１に記載の発明では、回路基板（５０）を第１回路基板（６０）および第２回路基板（７０）を有した構成にすると共に、第１、第２回路基板（６０、７０）を積層して貫通孔が形成された接着フィルム（８０）を介して機械的に接合すると共に貫通孔にバンプを配置して電気的に接続し、第１回路基板（６０）に、厚さ方向に貫通する貫通孔（６２）に埋め込まれ、一端部がセンシング部（２１、３１）と電気的に接続され、他端部がセンシング部（２１、３１）から出力された電気信号を処理する回路素子（６１）と電気的に接続される貫通電極（６３）を備え、第２回路基板（７０）に、厚さ方向に貫通する貫通孔（７２）に埋め込まれ、一端部が第１回路基板（６０）にて処理された当該電気信号を外部に出力する回路素子（７１）と電気的に接続され、他端部が外部回路と電気的に接続される貫通電極（７３）を備え、第１、第２回路基板（６０、７０）をセンサ基板（１４）と平面方向の寸法を互いに一致させ、第１回路基板（６０）のうち第２回路基板（７０）側にセンシング部（２１、３１）から出力された電気信号を処理する回路素子（６１）を形成し、第２回路基板（７０）のうち第１回路基板（６０）側に第１回路基板（６０）にて処理された当該電気信号を回路基板（５０）の外部に出力する回路素子（７１）を形成することにより、第１回路基板（６０）の回路素子（６１）と第２回路基板（７０）の回路素子（７１）とを向かい合わせ、第１、第２回路基板（６０、７０）の間を気密封止していることを特徴としている。
【００１２】
このような力学量センサでは、回路基板（５０）を第１回路基板（６０）および第２回路基板（７０）を有した構成にすると共に、第１回路基板（６０）と第２回路基板（７０）とを積層している。したがって、従来の力学量センサと比較して、回路基板（５０）の平面方向の寸法を小さくすることができる。このため、センサ基板（１４）のうちセンシング部（２１、３１）を構成しない部分を大きくしてセンサ基板（１４）を無駄に使用することを抑制できる。また、回路基板（５０）の平面方向の寸法を従来の力学量センサより小さくすることができるため、実装面積の低減を図ることができる。
【００１４】
また、請求項２に記載の発明のように、センサ基板（１４）を、支持基板（１１）と、支持基板（１１）の表面に配置された埋込絶縁膜（１２）と、埋込絶縁膜（１２）を挟んで支持基板（１１）と反対側に配置された半導体層（１３）と、を備えたＳＯＩ基板とすることもできる。センサ基板（１４）としてＳＯＩ基板を用いる場合には、センサ基板（１４）を無駄に使用することを抑制することにより、コストの低減を図ることができる。
【００１５】
そして、請求項３に記載の発明のように、請求項１または２に記載の力学量センサの製造方法では、チップ単位に分割した際に、センサ基板（１４）を構成する半導体ウェハ、第１回路基板（６０）を構成する第１ウェハおよび第２回路基板（７０）を構成する第２ウェハを用意する工程と、半導体ウェハ、第１ウェハおよび第２ウェハを接合してウェハレベルパッケージ構造体を構成する工程と、ウェハレベルパッケージ構造体をチップ単位に分割し、平面寸法が互いに一致しているセンサ基板（１４）、第１回路基板（６０）および第２回路基板（７０）を形成する工程と、を含むことができる。
【００１６】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態における力学量センサの断面構成を示す図である。
【図２】図１に示す加速度検出部の平面図である。
【図３】図１に示す回路基板の構成を示すブロック図である。
【図４】図１に示す力学量センサを実装基板に実装したときの断面構成を示す図である。
【図５】図１に示す力学量センサを実装基板に実装したときの断面構成を示す図である。
【発明を実施するための形態】
【００１８】
（第１実施形態）
本発明の第１実施形態について説明する。図１は本実施形態の力学量センサの断面図であり、この図に基づいて説明する。
【００１９】
図１に示されるように、本実施形態の力学量センサは、加速度検出部１０と、加速度検出部１０からの電気信号を処理する回路基板５０とを有した構成とされており、加速度検出部１０にはセンシング部が備えられている。
【００２０】
まず、本実施形態の加速度検出部１０について説明する。
【００２１】
本実施形態の加速度検出部１０は、支持基板１１と、支持基板１１の表面に配置された埋込絶縁膜１２と、埋込絶縁膜１２を挟んで支持基板１１と反対側に配置された半導体層１３と、を有するＳＯＩ基板１４を用いて構成されている。なお、本実施形態ではＳＯＩ基板１４がセンサ基板に相当している。
【００２２】
図２は、本実施形態の加速度検出部１０の平面図である。なお、図１は、図２に示す加速度検出部１０に回路基板５０を接合した際のＡ−Ａ断面図に相当している。図１および図２に示されるように、ＳＯＩ基板１４のうち一面側の半導体層１３にはセンシング部が備えられている。
【００２３】
具体的には、図２に示されるように、半導体層１３には、変位可能な可動部２０および固定支持された固定部３０よりなる梁構造体と、当該梁構造体の周囲を取り囲む周辺部４０とが形成され、各部２０〜４０は互いに溝１５により絶縁されていると共に離間されて形成されている。そして、可動部２０には後述する可動電極２１が備えられており、固定部３０には後述する固定電極３１が備えられている。本実施形態では、可動電極２１および固定電極３１が本発明のセンシング部に相当している。また、埋込絶縁膜１２には梁構造体に対応する領域が矩形状に除去されて開口部１６が形成されている。
【００２４】
可動部２０は、矩形状の錘部２２の両端を、梁部２３を介してアンカー部２４ａ、２４ｂに一体に連結した構成とされている。これらアンカー部２４ａ、２４ｂは、埋込絶縁膜１２における開口部１６の開口縁部のうち１組の対向辺部に固定されている。これにより、錘部２２及び梁部２３は、開口部１６に臨んだ状態とされている。
【００２５】
また、梁部２３は、平行な２本の梁がその両端で連結された矩形枠状とされており、２本の梁の長手方向と直交する方向に変位するバネ機能を備えている。詳しくは、梁部２３は、図２中の矢印Ｘ方向の成分を含む加速度を受けたときに錘部２２を矢印Ｘ方向へ変位させるとともに、加速度の消失に応じて元の状態に復元させるようになっている。これにより、錘部２２は、加速度の印加に応じて、半導体層１３に平行な面内にて、梁部２３と一体的に上記矢印Ｘ方向へ変位可能となっている。
【００２６】
そして、この変位方向の軸Ｘを中心とした錘部２２の両側面には、それぞれ、櫛歯状の可動電極２１が、変位方向の軸Ｘと直交する方向において、互いに反対方向へ突出するように備えられており、可動電極２１は開口部１６に臨んだ状態とされている。このように、錘部２２に備えられた可動電極２１は、錘部２２および梁部２３とともにＸ方向へ変位可能となっている。
【００２７】
また、固定部３０は、開口部１６の開口縁部における対向辺部のうち、アンカー部２４ａ、２４ｂが支持されていないもう１組の対向辺部に支持されており、錘部２２を挟んで２個設けられている。そして、各固定部３０は、埋込絶縁膜１２における開口部１６の開口縁部に固定されて半導体層１３に支持された配線部３２と、可動電極２１の側面と対向するように配置された複数個の固定電極３１とを有した構成とされている。
【００２８】
本実施形態のセンシング部は、上記のように、加速度の印加に応じて変位する可動電極２１および可動電極２１と対向するように配置された固定電極３１を備えた構成とされている。このため、センシング部では、加速度が印加されると可動電極２１が変位して可動電極２１と固定電極３１との電極間の距離が変化することにより静電容量が変化し、静電容量の変化に基づいた電気信号が出力される。
【００２９】
また、可動部２０、固定部３０および周辺部４０には、それぞれ後述する貫通電極６３と接触する接触領域２６、３３、４１が備えられている。具体的には、可動部２０には、一方のアンカー部２４ａと連結された状態の可動電極用配線部２５が形成されており、可動電極用配線部２５に接触領域２６が備えられている。また、各固定部３０には、それぞれの配線部３２の所定位置に接触領域３３が備えられている。そして、周辺部４０には所定位置に接触領域４１が備えられている。
【００３０】
可動部２０および固定部３０に備えられた接触領域２６、３３は、後述する貫通電極６３を介して回路基板５０とセンシング部とを電気的に接続するものである。そして、周辺部４０に備えられた接触領域４１は、後述する貫通電極６３を介して周辺部４０に電位が印加されることにより、例えば、周辺部４０と固定部３０に備えられた配線部３２との間の寄生容量や、周辺部４０と支持基板１１との間の寄生容量を抑制する、または無くすためのものである。
【００３１】
そして、図１に示されるように、このようなＳＯＩ基板１４のうち半導体層１３には、センシング部からの電気信号を処理する回路基板５０が絶縁膜６４を介して接合されている。具体的には、回路基板５０は、本発明の第１回路基板に相当するアナログ回路基板６０および本発明の第２回路基板に相当するデジタル回路基板７０を有しており、アナログ回路基板６０にてセンシング部から出力された電気信号を処理し、デジタル回路基板７０にて、アナログ回路基板６０にて処理された当該電気信号を回路基板５０の外部に出力している。また、回路基板５０は、アナログ回路基板６０とデジタル回路基板７０とが、接着フィルム８０や図示しないバンプ等を介して電気的、機械的に接合された状態で積層された構成とされている。
【００３２】
そして、回路基板５０のうちアナログ回路基板６０がＳＯＩ基板１４の半導体層１３に、例えば、直接接合等にて接合されることにより、ＳＯＩ基板１４とアナログ回路基板６０との間に気密が保持された封止空間５１が形成され、当該封止空間５１に、センシング部が配置されている。これにより、センシング部に異物が付着することを防止することができる。すなわち、アナログ回路基板６０は、センシング部からの電気信号を処理する機能と共に、センシング部を保護するキャップとしての機能も有している。
【００３３】
また、本実施形態では、ＳＯＩ基板１４、アナログ回路基板６０、デジタル回路基板７０は、後述するようにウェハレベルパッケージ構造体をチップ単位に分割することにより製造されるため、平面方向の寸法が互いに一致する寸法とされている。ここで、本明細書において、平面方向の寸法が互いに一致する寸法とは、平面方向の寸法が同じ寸法および許容範囲の製造誤差を含んだ寸法を意味している。
【００３４】
図３は、本実施形態の回路基板５０の構成を示すブロック図である。図３に示されるように、アナログ回路基板６０には、Ｃ／Ｖ変換回路やＡ／Ｄ変換回路等が備えられている。Ｃ／Ｖ変換回路は、センシング部から加速度に応じた静電容量の差に相当する電気信号が入力されると、この電気信号を電圧信号に変換するものである。また、Ａ／Ｄ変換回路は、アナログ信号をデジタル信号に変換するものである。
【００３５】
そして、図１に示されるように、アナログ回路基板６０には、デジタル回路基板７０と接合される側の一面にＣ／Ｖ変換回路やＡ／Ｄ変換回路等の回路素子６１が備えられている。また、当該デジタル回路基板７０と接合される側の一面には回路素子６１と電気的に接続される図示しない配線および表面保護膜等が備えられている。
【００３６】
さらに、アナログ回路基板６０にはＳＯＩ基板１４に接合される側の一面から配線に達する複数の貫通孔６２が形成されており、各貫通孔６２には、側壁に図示しない絶縁膜が配置されていると共に、内部にＡｌやＣｕ等で構成される貫通電極６３が埋め込まれている。これら貫通電極６３それぞれは、一端部が配線を介して回路素子６１と電気的に接続され、他端部が可動部２０、固定部３０および周辺部４０に備えられた各接触領域２６、３３、４１と電気的に接続されている。また、アナログ回路基板６０には、可動電極２１がアナログ回路基板６０に接触することを防止する凹部６５がＳＯＩ基板１４と接合される一面であって、センシング部に対応する領域に形成されている。
【００３７】
デジタル回路基板７０には、図３に示されるように、フィルタリング回路、補正回路、増幅回路等が備えられている。フィルタリング回路は、デジタル信号がアナログ回路基板６０から入力されると、所定の周波数帯域に含まれる周波数成分を抽出するものである。また、補正回路は、オフセット補正や温度補正等の補正をするものである。そして、増幅回路は、補正後のデジタル信号を増幅するものである。
【００３８】
そして、図１に示されるように、デジタル回路基板７０には、アナログ回路基板６０と接合される側の一面にフィルタリング回路、補正回路、増幅回路等の回路素子７１が備えられている。これにより、アナログ回路基板６０の回路素子６１と、デジタル回路基板７０の回路素子７１とが向かい合う状態になっている。また、当該アナログ回路基板６０と接合される側の一面には回路素子７１と電気的に接続される図示しない配線および表面保護膜等が備えられている。
【００３９】
さらに、デジタル回路基板７０には、アナログ回路基板６０に接合される側の一面と反対側の一面から配線に達する複数の貫通孔７２が形成されており、各貫通孔７２には、側壁に図示しない絶縁膜が配置されていると共に、内部にＡｌやＣｕ等で構成される貫通電極７３が埋め込まれている。これら貫通電極７３それぞれは、一端部が配線を介して回路素子７１と電気的に接続され、他端部が、実装基板に実装される際に配置されるバンプ等と電気的に接続される。
【００４０】
以上のように本実施形態の力学量センサが構成されており、このような力学量センサは、例えば、次のように実装基板に実装される。図４は、力学量センサを実装基板に実装したときの断面構成を示す図である。図４に示されるように、デジタル回路基板７０と実装基板９０との間にはバンプ９１が配置されており、力学量センサはバンプ９１を介して実装基板９０に実装されている。
【００４１】
次に上記力学量センサの製造方法について説明する。
【００４２】
まず、チップ単位に分割した際にＳＯＩ基板１４を構成するＳＯＩウェハを用意する。そして、ＳＯＩウェハに対して、周知のエッチング等を行うことにより、上記形状のセンシング部を備えた加速度検出部１０を複数形成する。なお、本実施形態では、ＳＯＩウェハが本発明の半導体ウェハに相当している。
【００４３】
その後、複数の上記回路素子６１や貫通電極６３を備え、チップ単位に分割した際に上記構造のアナログ回路基板６０となる第１ウェハを用意する。そして、第１ウェハのうちＳＯＩウェハと接合される一面側に、絶縁膜６４を備えると共に複数の凹部６５を形成する。
【００４４】
続いて、ＳＯＩウェハと第１ウェハとを接合することにより、ＳＯＩウェハと第１ウェハとの間に気密性が保たれている封止空間５１を形成し、各センシング部がそれぞれ封止空間５１に配置されるようにする。ＳＯＩウェハと第１ウェハとの接合は特に限定されるものではないが、例えば、次のように行うことができる。すなわち、まずＳＯＩウェハと第１ウェハとを真空室内に配置する。そして、ＳＯＩウェハおよび第１ウェハのうちそれぞれ接合させる部分に不活性イオンビームまたはプラズマを照射して表面を活性化させ、ＳＯＩウェハと第１ウェハとを接触させて接合する直接接合により、ＳＯＩウェハと第１ウェハとを接合することができる。なお、本実施形態では、真空室内でＳＯＩウェハと第１ウェハとを接合しているため、封止空間５１内が真空とされているが、もちろん接合時の圧力を調整して封止空間５１の圧力を任意に調整することができる。また、封止空間５１内を、例えば、Ｈ２やＮ２等の所定のガスにより充填することもできる。
【００４５】
次に、複数の回路素子７１や貫通電極７３を備え、チップ単位に分割した際に上記構造のデジタル回路基板７０となる第２ウェハを用意する。そして、第１ウェハと第２ウェハとを電気的、機械的に接続する。第１ウェハと第２ウェハとの接合は、例えば、接着フィルム８０により第１ウェハと第２ウェハとを機械的に接合すると共に、接着フィルム８０に貫通孔を設けておき、当該貫通孔にバンプ等の導電性部材を配置して互いの回路素子６１、７１を電気的に接続することにより行うことができる。
【００４６】
以上の工程を行うことにより、ウェハレベルパッケージ構造体が製造され、当該ウェハレベルパッケージ構造体をチップ単位に分割することにより、本実施形態の力学量センサが製造される。
【００４７】
このような力学量センサでは、回路基板５０は、アナログ回路基板６０およびデジタル回路基板７０を有すると共に、アナログ回路基板６０とデジタル回路基板７０とが積層され、アナログ回路基板６０がＳＯＩ基板１４に接合されている。すなわち、このような力学量センサでは、従来の力学量センサと比較して、回路基板５０の平面方向の寸法を小さくすることができる。このため、ＳＯＩ基板１４のうちセンシング部を構成しない部分を大きくしてＳＯＩ基板１４を無駄に使用することを抑制できる。また、回路基板５０の平面方向の寸法を従来の力学量センサより小さくすることができるため、実装面積の低減を図ることができる。そして、本実施形態のようにセンサ基板としてＳＯＩ基板１４を用いた場合には、コストの低減を図ることができる。
【００４８】
さらに、本実施形態では、封止空間５１を気密封止し、アナログ回路基板６０とデジタル回路基板７０との間は気密封止していない構成としている。すなわち、アナログ回路基板６０とデジタル回路基板７０とを接合する際に、アナログ回路基板６０およびデジタル回路基板７０の特別な表面処理を必要としないので回路基板５０をアナログ回路基板６０およびデジタル回路基板７０を有する構成としても製造工程が大幅に増大することはない。
【００４９】
また、デジタル回路基板７０の回路素子７１は、アナログ回路基板６０側に形成されているため、アナログ回路基板６０側と反対側に回路素子７１が形成されている場合と比較して外部環境に曝されることを抑制することができる。そして、アナログ回路基板６０の回路素子６１は、デジタル回路基板７０側に形成されているため、デジタル回路基板７０側と反対側（ＳＯＩ基板１４側）に回路素子６１が形成されている場合と比較して、直接接合を行うための表面処理が行いやすくなる。
【００５０】
（他の実施形態）
上記第１実施形態では、ＳＯＩ基板１４、アナログ回路基板６０およびデジタル回路基板７０の平面方向の寸法が一致する寸法とされている例について説明したが、アナログ回路基板６０およびデジタル回路基板７０の平面方向の寸法をＳＯＩ基板１４の平面方向の寸法より小さくすることもできる。
【００５１】
また、上記第１実施形態では、アナログ回路基板６０にＣ／Ｖ変換回路およびＡ／Ｄ変換回路等の回路素子６１を形成し、デジタル回路基板７０にフィルタリング回路、補正回路および増幅回路等の回路素子７１を形成する例について説明したが、例えば、アナログ回路基板６０にフィルタリング回路を形成することもできる。すなわち、回路基板５０をアナログ回路基板６０およびデジタル回路基板７０を有した構成とすることにより、従来の力学量センサより回路基板５０の平面方向の寸法を小さくすることができるため、アナログ回路基板６０およびデジタル回路基板７０に形成される回路は特に限定されるものではなく、適宜変更可能である。
【００５２】
さらに、上記第１実施形態では、バンプ９１を介して力学量センサを実装基板９０に実装する例について説明したが、もちろんこれに限定されるものではない。図５は、他の実施形態にかかる力学量センサを実装基板９０に実装したときの断面構成を示す図である。図５に示されるように、ＳＯＩ基板１４と実装基板９０とを接着剤等により接合し、デジタル回路基板７０と実装基板９０とをボンディングワイヤ９２により電気的に接続することもできる。
【００５３】
また、上記第１実施形態では、加速度に応じて電気信号を出力するセンシング部がＳＯＩ基板１４に形成されている例について説明したが、もちろん角速度に応じて電気信号を出力するセンシング部や圧力に応じて電気信号を出力するセンシング部をＳＯＩ基板１４に形成することもできる。そして、センサ基板はもちろんＳＯＩ基板１４に限定されるものではなく、例えば、Ｓｉ基板を用いることもできる。
【００５４】
さらに、上記第１実施形態では、ＳＯＩウェハと第１ウェハとを接合した後に、第１ウェハと第２ウェハとを接合してウェハレベルパッケージ構造体を製造する例について説明したが、第１ウェハと第２ウェハとを接合した後、ＳＯＩウェハと第１ウェハとを接合してウェハレベルパッケージ構造体を製造することもできる。
【００５５】
また、アナログ回路基板６０とデジタル回路基板７０との間を気密封止することもできる。このような力学量センサとした場合には、アナログ回路基板６０およびデジタル回路基板７０のそれぞれに形成された各回路素子６１、７１が外部環境に曝されることを防止することができるので、耐環境性を向上させることができる。また、アナログ回路基板６０のうちＳＯＩ基板１４側に回路素子６１を形成することもできるし、デジタル回路基板７０のうちアナログ回路基板６０と反対側に回路素子６１を形成することもできる。
【符号の説明】
【００５６】
１０    加速度検出部
１４    ＳＯＩ基板
２１    可動電極
３１    固定電極
５０    回路基板
５１    封止空間
６０    アナログ回路基板
６１    回路素子
７０    デジタル回路基板
７１    回路素子
【図１】
0005606696.tif 000002
【図２】
0005606696.tif 000003
【図３】
0005606696.tif 000004
【図４】
0005606696.tif 000005
【図５】
0005606696.tif 000006