(57)【特許請求の範囲】
【請求項１】
カスケード状の複数のステージ（Ｅｎ）を含む画面の像点用の選択行（Ｒ（ｎ））を制御するための、フラットスクリーンの能動マトリックス基板上に集積されるシフト・レジスターであって、
各ステージ（Ｅｎ）が第１及び第２の補完的クロック信号（Ｃｋ１、Ｃｋ２）により駆動され、出力分岐点（Ｓｎ）において行選択信号を備え、各ステージは内部分岐点（Ｐｎ）と前記出力分岐点（Ｓｎ）との間に：
−前のステージの出力分岐点（Ｓｎ−１）、又はレジスターの第１ステージ（Ｅ１）の場合にはレジスターの入力信号（ＩＮ）を受け取る分岐点と、マイナスの電源バス（Ｖ−）との間に直列に接続され、第１のトランジスター（Ｔ１）と第２のトランジスター（Ｔ２）間の接続の中点が該ステージの前記内部分岐点（Ｐｎ）である、前記第１及び第２のトランジスターと、
−第１と第２のクロック信号の内の１つのクロック信号（Ｃｋ１）と、マイナスの電源バス（Ｖ−）との間に直列に接続され、第３のトランジスターのゲートが前記内部分岐点（Ｐｎ）に接続され、第３と第４のトランジスター間の接続の中点が前記出力分岐点（Ｓｎ）である、前記第３のトランジスター（Ｔ３）及び第４のトランジスター（Ｔ４）とを備え、
そして前記第２のトランジスター及び第４のトランジスター（Ｔ４）が、それらのゲートにおいて次のステージ（Ｅｎ＋１）の出力信号（Ｓｎ＋１）により、又はレジスターの最終ステージ（Ｅ４８１）の場合には放電制御信号（Ｒ−ｌａｓｔ）の出力信号により制御され、
−第１のコンデンサー（Ｃ１）が別のクロック信号（Ｃｋ２）と前記内部分岐点（Ｐｎ）との間に接続され、第２のコンデンサー（Ｃ２）が前記内部分岐点（Ｐｎ）と前記出力分岐点（Ｓｎ）との間に接続されており、
各ステージ（Ｅｎ）が前記第２コンデンサー（Ｃ２）用の放電手段を備え、
前記放電手段が、最終ステージの放電制御信号（Ｒ−ｌａｓｔ）である作動信号により作動し、画面が立ち上がるときに、１つ以上の手段がこの信号（Ｒ−ｌａｓｔ）を能動状態へと強いるように設計されることを特徴とするシフト・レジスター。
【請求項２】
カスケード状の複数のステージ（Ｅｎ）を含む画面の像点用の選択行（Ｒ（ｎ））を制御するための、フラットスクリーンの能動マトリックス基板上に集積されるシフト・レジスターであって、
各ステージ（Ｅｎ）が第１及び第２の補完的クロック信号（Ｃｋ１、Ｃｋ２）により駆動され、出力分岐点（Ｓｎ）において行選択信号を備え、各ステージは内部分岐点（Ｐｎ）と前記出力分岐点（Ｓｎ）との間に：
−前のステージの出力分岐点（Ｓｎ−１）、又はレジスターの第１ステージ（Ｅ１）の場合にはレジスターの入力信号（ＩＮ）を受け取る分岐点と、マイナスの電源バス（Ｖ−）との間に直列に接続され、第１のトランジスター（Ｔ１）と第２のトランジスター（Ｔ２）間の接続の中点が該ステージの前記内部分岐点（Ｐｎ）である、前記第１及び第２のトランジスターと、
−第１と第２のクロック信号の内の１つのクロック信号（Ｃｋ１）と、マイナスの電力供給バス（Ｖ−）との間に直列に接続され、第３のトランジスターのゲートが前記内部分岐点（Ｐｎ）に接続され、第３と第４のトランジスター間の接続の中点が前記出力分岐点（Ｓｎ）である、前記第３のトランジスター（Ｔ３）及び第４のトランジスター（Ｔ４）とを備え、
前記第２のトランジスター及び第４のトランジスター（Ｔ４）が、それらのゲートにおいて次のステージ（Ｅｎ＋１）の出力信号（Ｓｎ＋１）により、又はレジスターの最終ステージ（Ｅ４８１）の場合には放電制御信号（Ｒ−ｌａｓｔ）の出力信号により制御され、
−第１のコンデンサー（Ｃ１）が別のクロック信号（Ｃｋ２）と前記内部分岐点（Ｐｎ）との間に接続され、第２のコンデンサー（Ｃ２）が前記内部分岐点（Ｐｎ）と前記出力分岐点（Ｓｎ）との間に接続されており、
各ステージ（Ｅｎ）が、該ステージの前のステージではあるが該ステージの順番ｎの直前ではない順番のステージの出力分岐点により提供された信号により作動する、前記第２コンデンサー（Ｃ２）と並列に接続された該第２コンデンサー用の放電トランジスター（Ｔ５）を備える
ことを特徴とするシフト・レジスター。
【請求項３】
前記の、前ではあるが直前ではない順番が、ｎ−２番目であることを特徴とする、請求項２に記載のシフト・レジスター。
【請求項４】
レジスターの第１ステージ（Ｅ１）の放電手段が、最終ステージの前記放電制御信号（Ｒ−ｌａｓｔ）により作動し、レジスターの第２ステージ（Ｅ１）の放電手段が、この同じ信号（Ｒ−ｌａｓｔ）又はレジスターの前記入力信号（ＩＮ）により作動し、画面が立ち上がる時に前記放電制御信号（Ｒ−ｌａｓｔ）が能動状態へと強いられる、請求項２あるいは３に記載のシフト・レジスター。
【請求項５】
前記放電手段が、内部分岐点（Ｐｎ）と前記マイナスの電源バス（Ｖ−）との間で並列に接続された第１のトランジスター（Ｔ６）及び、出力分岐点（Ｓｎ）と前記マイナスの電源バス（Ｖ−）との間で並列に接続された第２のトランジスター（Ｔ７）で構成されることを特徴とする、請求項１に記載のレジスター。
【請求項６】
請求項１〜５のいずれか一項に記載のシフト・レジスターを備える、能動マトリックスのフラットスクリーン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフラットスクリーンの能動マトリックスの選択行用制御回路の改善、とりわけ能動マトリックス内へ集積される制御回路の改善に関する。それは能動マトリックス・フラットスクリーンの様々な技術、特に液晶及びＯＬＥＤ（有機発光ダイオード）技術に適用される。
【背景技術】
【０００２】
集積された周辺制御回路を伴う能動マトリックスにおいて、画素電極の行と列用の制御回路と同様、像点用の画素電極及び関連するスイッチングトランジスターは、同時に同一の基板上に作られる。
【０００３】
技術文献において通常「行ドライバー」と呼ばれる行の制御回路は、表示されるべき各々の新しいビデオフレームに対して、画面の行のスキャン方向に沿って次々に行選択信号を加えることを可能にする。
【０００４】
これらの制御回路は、このために１つ以上のシフト・レジスターを直列に備え、該レジスターの各出力ステージは所与のマトリックス行のための選択信号を配信する。
【０００５】
欧州特許第０８１５  ５６２号明細書は、マトリックスの行に対して期待される高い電圧レベルを提供するように、有益な電圧ブースト効果の恩恵に浴することを可能にするシフト・レジスターのステージを作り、一方でそのステージのトランジスターに作用するストレスを制限するための、いわゆる「ブートストラップ」自動ブースト・コンデンサー及びトランジスターを有する、有利なことに単純な構造を開示している。それはレジスター及び能動マトリックス用のトランジスター、特に水素化非晶質シリコンの薄層を有する薄膜トランジスターの同じ技術の使用を可能にする。この構造は、そのステージのトランジスター・ゲートに対するストレスを制限する、レジスターの出力信号よりも小さい振幅を持つ、各ステージの入力における制御信号を用いて動作出来るようにする。さらに、該構造は非選択ステージのトランジスターがオフにされることを確実にする。このようにして、これらのシフト・レジスターの信頼性が改善される。このシフト・レジスター構造は二相であり、即ちその役割が各ステージの間で逆転する２つの補完的なクロックにより駆動される。これはトランジスターの非常に低い負荷率を確実にし、従って能動マトリックスのスイッチングトランジスターに関して、シフト・レジスターのトランジスターに対する同じ寿命を実質的に確実にすることができる。
【０００６】
この構造は前記欧州特許出願の図３から由来する、図１ａ及び１ｂを参照して、以下で再現される。
【０００７】
能動マトリックスのｎ番目の行はＲ（ｎ）と称され、この行Ｒ（ｎ）を制御するシフト・レジスター１のステージはＥｎと称される。
【０００８】
ステージＥｎは、電源バスを経由して導かれ、２つの補完的クロック信号Ｃｋ１及びＣｋ２により順序付けられる、マイナス電源Ｖ−により給電される。それは入力において、マトッリクスの前の行Ｒ（ｎ−１）及び次の行Ｒ（ｎ＋１）に接続される。電圧Ｖ−は一般的にトランジスターのターンオフ電圧Ｖｇｏｆｆに等しい。
【０００９】
ステージＥｎ（図１ａ）は４つのトランジスターＴ１、Ｔ２、Ｔ３とＴ４、及び２つのコンデンサーＣ１とＣ２を含む。
【００１０】
トランジスターＴ１とＴ２は、前の行Ｒ（ｎ）と電位Ｖ−との間で直列に接続される。トランジスターＴ１はダイオードのやり方で実装され、そのゲートはそのドレインに接続されており、そして前の行Ｒ（ｎ−１）に接続される。トランジスターＴ２のゲートは次の行Ｒ（ｎ＋１）に接続される。内部の分岐点Ｐｎは２つのトランジスターＴ１とＴ２の直列接続分岐点に相当し、トランジスターＴ３のゲートＧを駆動する。ダイオードのやり方で実装されたトランジスターＴ１は、この内部分岐点Ｐｎを予充電する機能を有する。
【００１１】
トランジスターＴ３及びＴ４は、Ｃｋ２の例において、第１のクロック信号と電位Ｖ−との間で直列に実装される。トランジスターＴ３は、該ステージの制御トランジスター又は「駆動」トランジスター、すなわち選択行Ｒ（ｎ）に接続された出力分岐点Ｓｎを制御するトランジスターである。それはゲート上で該ステージの内部分岐点Ｐｎにおける電位により制御される。トランジスターＴ４のゲートは次の行Ｒ（ｎ＋１）に接続される。
【００１２】
コンデンサーＣ１はＣｋ１の例においてクロック信号により駆動され、駆動トランジスターＴ３のゲートを駆動する内部分岐点Ｐｎに接続される。このコンデンサーＣ１は、信号Ｃｋ１とＣｋ２の切り替え中に駆動トランジスターＴ３のゲート−ドレイン漂遊容量を補償するための、補償機能のみを有する。
【００１３】
コンデンサーＣ２は、内部分岐点Ｐｎと行Ｒ（ｎ）に接続された出力分岐点Ｓｎとの間に接続される。
【００１４】
クロック信号Ｃｋ１とＣｋ２の役割は１つのステージから次のステージへと入れ替えられる。例えばステージＥｎ＋１において、クロック信号Ｃｋ２を受けるのはコンデンサーＣ１であり、信号Ｃｋ１を受けるのは駆動トランジスターＴ３である。
【００１５】
図１ｂは４８１のステージを含むシフト・レジスター１を概略的に例示している。第１ステージＥ１は、予充電トランジスターＴ１のゲートに加えられる入力信号として、新たなビデオフレームに対応する行選択パルスを与える信号ＩＮを受ける。
【００１６】
この信号ＩＮは行Ｒ（１）〜Ｒ（４８１）がそれぞれ次々に選択されるように、ステージＥ１，Ｅ２，．．．．Ｅｎ，．．．Ｅ４８１を経由して、行のシーケンスにおいて行から行へと伝播する。
【００１７】
このレジスターのステージの動作の仕方は、ここで図１ａに詳述されているステージＥｎ、及び図３のタイムチャートを参照して簡潔に説明される。
【００１８】
クロック信号Ｃｋ１とＣｋ２は補完的、すなわち逆位相である。一般的にこれらの信号の高いレベルはレベルＶｇｏｎ（例えば２６Ｖ）であり、低いレベル（Ｖ−）は一般的にレベルＶｇｏｆｆ（例えば−７Ｖ）である。
【００１９】
行Ｒ（ｎ）の選択は、ステージＥｎの出力分岐点Ｓｎが高いレベルＶｇｏｎに上げられた時になされる。
【００２０】
行Ｒ（ｎ）が行時間ｔｎの間に選択されたと想定しよう。行Ｒ（ｎ−１）は前の行時間ｔｎ−１にわたって選択された。
【００２１】
行時間ｔｎ−１の間に、クロック信号Ｃｋ１とＣｋ２はそれぞれ高い状態Ｖｇｏｎと低い状態Ｖｇｏｆｆにあり、出力分岐点Ｓｎ−１はＶｇｏｎにある。
【００２２】
この行時間の間に、ステージＥｎの（ダイオードのやり方で実装された）トランジスターＴ１は、駆動トランジスターＴ３のゲート制御用の内部分岐点Ｐｎを、前のステージの出力分岐点Ｓｎ−１のレベルＶｇｏｎ−ＶｔＴ１へと充電し（図３）、ここでＶｔＴ１はトランジスターＴ１のしきい電圧である。
【００２３】
ｔｎの時点で、クロック信号Ｃｋ１とＣｋ２の状態は逆転する。
【００２４】
クロック信号Ｃｋ２が低い状態Ｖｇｏｆｆに戻ると共に、出力分岐点Ｓｎ−１はＶｇｏｆｆに低下して戻る：行Ｒ（ｎ−１）は非選択状態にされる。出力分岐点Ｓｎ−１はＶｇｏｆｆへ戻り、ステージＥｎのトランジスターＴ１はオフとなる。
【００２５】
駆動トランジスターＴ３に加えられたクロック信号Ｃｋ２は、従って高い状態Ｖｇｏｎ−ＶｔＴ１に移行する：駆動トランジスターＴ３はオン状態に移行する。駆動トランジスターＴ３のゲートを制御する内部分岐点Ｐｎにおける電圧は、コンデンサーＣ２を介したいわゆる「ブートストラップ」効果を通じて、トランジスターＴ３の電源電圧（分岐点Ｓｎ）と共に上昇し、それによって駆動トランジスターＴ３を行時間ｔｎの間、オン状態に維持する。
【００２６】
ステージＥｎ−１のトランジスターＴ２及びＴ４は、それらのゲートがステージＥｎの出力分岐点ＳｎによりＶｇｏｎへと導かれるため、次にオンとなり、それによってステージＥｎ−１の内部分岐点Ｐｎ−１及び出力分岐点Ｓｎ−１をＶｇｏｆｆへ移行させる：行Ｒ（ｎ−１）は非選択状態にされ、ブートストラップ・コンデンサーＣ２は放電させられる。
【００２７】
Ｃｋ１がＶｇｏｎへ上昇して戻り、Ｃｋ２がＶｇｏｆｆへ下降して戻る時、シーケンスは次のステージに対して繰り返され、ｎ−１をｎにより、ｎをｎ＋１により、そしてＣｋ１をＣｋ２により置き換え、逆もまた同様である。クロックＣｋ１及びＣｋ２の各々の頭の部分において、行選択パルスのシフト・レジスターにおける伝播が存在する。
【００２８】
マトリックスの行のためのスキャン・シーケンスは、第１ステージの内部分岐点Ｐ１の予充電を確実にする信号ＩＮの作動と共に始まる。
【００２９】
最終ステージに対して、関連する行Ｒ（４８１）の選択の最後をマークする、最終ステージの内部分岐点Ｐ４８１を放電させるように、信号Ｒ−ｌａｓｔが用意されなければならない（図１ｂ参照）。
【００３０】
フレーム時間に対応する、表示されるべき各ビデオフレームに対し、マトリックスの行Ｒ（１）〜Ｒ（４８１）の各々は、従ってそれぞれ行時間の間に、関連するステージにより連続的に選択される。
【００３１】
対応する動作の仕方は図２のタイムチャートにより例示されている。
【００３２】
ステージＥｎが選択されていないとき、直列の２つのトランジスターＴ１及びＴ２は前の行Ｒ（ｎ−１）の幾分かの電流をＶｇｏｆｆへと導く。そのとき該２つのトランジスターは、それらのしきい電圧よりも低いゲート電源電圧を有し、それらのチャンネル電流はこれらの電圧の指数関数である。この処理の結果として、内部分岐点Ｐｎにおける電圧はその電源電圧よりも約１Ｖだけ低い：トランジスターＴ３はオフ状態にある。従って、シフト・レジスターのステージが選択されていないとき、トランジスターの疲労を最小限度にするために、そのトランジスターはそれらのゲートをしきい電圧よりも低い状態で有する。
【００３３】
先行技術によるこのシフト・レジスター、又は丁度説明された基本構造を用いるこのレジスターの変形は多く使用されている。レジスターのトランジスターは一般に能動マトリックスのものと同じ技術を通じて作られる。
【００３４】
しかしながら行の制御用、すなわち上から下への逆のスキャン用の、そのようなシフト・レジスターを備える能動マトリックス画面において、非常に面倒な影響が観察されており、それはフレーム時間の間にビデオの二重書き込みを生じ、表示される画像のミラー効果の視覚的印象を与える。
【００３５】
より正確には、画像が上から下へ表示されており、画面の上部は正常に表示されているのに、並行して、画像が下から上へ書かれることに注意されたい：従って画面の中央近くに継目を伴って、画面の上部に表示された画像の画面の下部に、反転した部分的な表示を観察できる。これは上部と下部との間に、画面上に観察されるこのミラー効果の印象をもたらす。
【００３６】
この二重書き込みは実際に、或る条件の下で、シフト・レジスターのステージにおける電荷、そして特にいわゆるブートストラップ・コンデンサーＣ２における電荷の存在により始まることの発見が可能になっている。これらの電荷の影響は、シフト・レジスターの最終ステージ用の放電信号Ｒ−ｌａｓｔによって作動させられる、反対方向への行のスキャンを起すことであるとの実証が可能になっている。一旦この反対のスキャンが始まると、ミラー効果がフレームからフレームへと連続的に観察されるように、それはさらに自己保持性の特徴を有する。
【００３７】
線形の挙動を有するこれらのステージの駆動トランジスターＴ３が、導電しきい値へと偏るようなレベルまで、ブートストラップ・コンデンサーＣ２がレジスターの最終ステージにおいて充電されるとき、このミラー効果は信号Ｒ−ｌａｓｔの作動により引き起こされ得ることが、より詳細なやり方で実証可能になっている。
【００３８】
例えば、ステージＥ４７９及びＥ４８１のトランジスターＴ３がクロック信号Ｃｋ２によって駆動されており、ステージＥ４８０のトランジスターＴ３がクロック信号Ｃｋ１によって駆動されている状態で、最後の３ステージＥ４７９、Ｅ４８０、Ｅ４８１を考えよう。
【００３９】
クロック信号Ｃｋ２は、これらのステージのコンデンサーＣ２が予充電されている場合、高い状態Ｖｇｏｎにあり、ステージＥ４７９とＥ４８１のトランジスターＴ３はクロック信号Ｃｋ２の状態に続くであろう。それゆえステージＥ４８０の予充電トランジスターＴ１及びトランジスターＴ２はオンとなり、電流ｉをＣｋ２とＶ−との間に通す：このステージの内部分岐点Ｐ４８０における電位は、従ってＶｇｏｎ（Ｃｋ２の高い状態）とＶ−との間の中間値において安定となる。
【００４０】
同じ現象が、同じ条件下で２つの奇数の行が脇に配置されている全ての偶数行に対して起きる。
【００４１】
この瞬間に偶数のステージに流れ込むこれらの電流ｉの合計は、電源供給バスＶ−における電位が、このバスのインピーダンスのために上昇することをもたらす。これらの条件下で、これはその値がステージの順番の関数として変化し、実際には第１ステージに対する−７Ｖ（Ｖｇｏｆｆ）と最終ステージＥ４８１に対するおよそ＋１Ｖの間で変化する電位Ｖ−を生み出す：電圧レベルＶ−は画面の下部に向かって上昇する。
【００４２】
画面の下部におけるこの電圧レベルＶ−の上昇の効果は、トランジスターＴ２の導電を少なくすることであり、従って関係するステージの内部分岐点の電位の上昇を推進する。
【００４３】
次に我々は、クロック信号Ｃｋ２のＶｇｏｎにおける能動状態の間に、分割器ブリッジ（Ｔ１，Ｔ２）のために不完全に予充電されたままの、偶数ステージを有する。これらステージのトランジスターＴ３は、従って奇数のステージのコンデンサーＣ２の予充電を維持するのに十分なように、僅かに通電している。そしてこれら奇数ステージのコンデンサーは偶数ステージのものよりも多く予充電される：トランジスターＴ３は殆んど飽和し、最終ステージのトランジスターは実際に完全に飽和する。
【００４４】
実際、或る条件下では、以下のことが従って観察され得る：
−画面の偶数行における全振幅の選択パルスの伝播：典型的には例えば行２のビデオは、行４７２上に書かれ、行４のビデオは行４７０上に書かれるであろう、等々：これはミラー効果である。
−観察されたミラー効果の開始条件を再生し、それを維持する、このパルスによって生じるレジスターのステージの画面下部における漸進的な塗りつぶし。
【００４５】
実際、このミラー効果は、レジスターのステージの各ブートストラップ・コンデンサーの放電を得るように、画面が立ち上がるときに始動する、特定の初期化手順の使用によってのみ除去され得る。この手順は画面初期化段階の間に、例えば：
−いわゆるブートストラップ・コンデンサーＣ２を放電させるように、典型的には秒のオーダーである特定の時間にわたり信号Ｃｋ１、Ｃｋ２をＶｇｏｆｆのレベルに維持すること；又は
−典型的には約１０フレームの間である特定の時間にわたり、信号Ｒ−ｌａｓｔを高い状態に強いること
であり得る、特定のアドレス指定条件の適用にある。
【発明の概要】
【発明が解決しようとする課題】
【００４６】
本発明において、レジスターの各ステージへと集積されるブートストラップ・コンデンサーの放電手段において、ミラー効果の問題に対する別の技術的解決策が見出されている。
【課題を解決するための手段】
【００４７】
本発明は従って、カスケード状の複数のステージを含む画面の像点用の選択行を制御するための、フラットスクリーンの能動マトリックス基板上に集積されるシフト・レジスターに関し、各ステージが第１及び第２の補完的クロック信号により駆動され、出力分岐点において行選択信号を備え、各ステージは内部分岐点と前記出力分岐点（Ｓｎ）との間に：
−前のステージ、又はレジスターの入力信号の出力分岐点と、マイナスの電源バスとの間に直列に接続され、第１と第２のトランジスター間の接続の中点が該ステージの前記内部分岐点である、前記第１及び第２のトランジスターと、
−第１と第２のクロック信号の内の１つのクロック信号と、マイナスの電源バスとの間に直列に接続され、第３のトランジスターのゲートが前記内部分岐点に接続され、第３と第４のトランジスター間の接続の中点が前記出力分岐点である、前記第３及び第４のトランジスターとを備え、
そして前記第２及び第４のトランジスターが、それらのゲートにおいて次のステージの出力信号により、又はレジスターの最終ステージの場合には放電制御信号の出力信号により制御され、
−第１のコンデンサーが別のクロック信号と前記内部分岐点との間に接続され、第２のコンデンサーが前記内部分岐点と前記出力分岐点との間に接続されており、
各ステージ（Ｅｎ）が前記第２コンデンサー（Ｃ２）用の放電手段を備え、
前記放電手段が、最終ステージの放電制御信号（Ｒ−ｌａｓｔ）である作動信号により作動し、画面が立ち上がるときに１つ以上の手段がこの信号（Ｒ−ｌａｓｔ）を能動状態へと強いるように設計されることを特徴とする。
【００４８】
１つの変形において、ｎ番目のステージ用の放電手段を作動させる信号は、前のステージではあるが直前の順番でなく、ｎ−２番目が有利であるステージの出力分岐点により提供される。
【００４９】
本発明の実施形態によれば、前記放電手段は前記第２のコンデンサーと並列に接続されたトランジスターにより構成される。
【００５０】
本発明の別の実施形態によれば、前記放電手段は内部分岐点と前記マイナスの電源バスとの間に並列に接続された第１のトランジスター、及び出力分岐点と前記マイナスの電源バスとの間に並列に接続された第２のトランジスターにより構成される。
【００５１】
本発明は能動マトリックスのフラットスクリーン、特に液晶画面に適用される。
【００５２】
本発明のその他の利点及び特徴は、制限されない例として与えられる本発明の実施形態の例示された図を参照して、以下の記述の中で詳細に説明される。
【図面の簡単な説明】
【００５３】
【図１ａ】先行技術によるシフト・レジスターを例示する。
【図１ｂ】先行技術によるシフト・レジスターを例示する。
【図２】そのようなレジスターの動作の仕方を例示する、信号のタイムチャートである。
【図３】本発明の第１の実施形態によるシフト・レジスターの線図である。
【図４】このレジスターの第１の制御の変形である。
【図５】このレジスターの第２の制御の変形である。
【図６】本発明の第２の実施形態によるシフト・レジスターの線図である。
【図７】このレジスターの第１の制御の変形である。
【図８】このレジスターの第２の制御の変形である。
【図９】集積されたドライバーの能動マトリックス基板を概略的に例示する。
【発明を実施するための形態】
【００５４】
本発明において、シフト・レジスターのステージは画面が立ち上がるとき、すなわちそれが給電されるとき、そして有利なことには各々の新しいビデオフレームを伴って、少なくとも１度作動する、ブートストラップ・コンデンサー用の集積された放電手段を備える。
【実施例】
【００５５】
本発明は例として、４８１の選択行Ｒ（１）〜Ｒ（４８１）を制御するために、Ｅ１〜Ｅ４８１の４８１ステージを含むシフト・レジスターに適用される、本発明の様々な変形を例示する図３〜８を参照して説明される。このレジスターは、図１ａ、１ｂ、及び２に関連して記述された先行技術の構造に従った構造を有する。それは４つの信号：２つの補完的クロック信号Ｃｋ１及びＣｋ２、各々の新たなビデオフレームにおけるマトリックスのアドレス指定回路により送信される入力信号ＩＮ、及び最終ステージＥ４８１の行選択の終りを制御するための信号Ｒ−ｌａｓｔにより制御される。
【００５６】
図３〜５に例示されている第１の実施形態において、これらの集積された手段は、ブートストラップ・コンデンサーＣ２と並列に接続された、放電トランジスターＴ５を備える。
【００５７】
図６〜８に例示されている第２の実施形態において、これらの集積された手段は、各々がブートストラップ・コンデンサーＣ２のそれぞれの端子、及びこの端子とマイナス電圧Ｖ−（又はＶｇｏｆｆ）との間に接続された、２つの放電トランジスターＴ６及びＴ７を備える。
【００５８】
ブートストラップ・コンデンサー用の、これら集積された放電手段は、画面が立ち上がるときに少なくとも１度は作動しなければならない。
【００５９】
この制御の一実施形態は図３及び６に例示されている。
【００６０】
このモードにおいて、特定の初期化信号Ｉｎｉｔが画面初期化回路によって生成される。この信号Ｉｎｉｔは、シフト・レジスターの全てのステージにおいて、放電トランジスターＴ５（図３）又は放電トランジスターＴ６及びＴ７（図６）の制御ゲートに加えられる。
【００６１】
この実施形態は、ブートストラップ・コンデンサーＣ２用の、この放電手段の作動機能のために特に生成される信号を加えるために、追加の導線の用意を必要とする。
【００６２】
図４及び７に例示されている第１の改良において、既に存在する信号Ｒ−ｌａｓｔが有利に使用される。そのとき、この信号を全てのステージに加えるために、この信号を最終ステージに運ぶ導線を「長くする」用意がなされる。
【００６３】
この実施形態において、信号Ｒ−ｌａｓｔは画面の最終行Ｒ（４８１）の選択の終りをマークするパルスであり、それは従ってビデオフレーム時間の終りに各々の新しいビデオフレームに作用し、ブートストラップ・コンデンサーＣ２の放電は、従って各ビデオフレームの終りに本発明の放電手段によって行なわれる。
【００６４】
画面が立ち上がるとき、この立ち上がりの間に放電手段を作動させるために、最初に信号Ｒ−ｌａｓｔを作動させる備えが更にあることが望ましい。
【００６５】
放電手段の作動信号を全てのステージに加えるために全レジスターに沿って走る、信号Ｉｎｉｔ用の追加的な、あるいは信号Ｒ−ｌａｓｔ用の「長くされた」導線の使用は、全てのステージにおける列の交差を伴う、より複雑なマトリックスの設計をもたらし、能動マトリックスの周辺領域におけるレイアウト設計の再検討を必要にする。さらに、制御の行はレジスターの全ての放電トランジスターのゲートをつなぐため、この変形は制御の行の容量電荷の問題を生じさせる。
【００６６】
或るステージのブートストラップ・コンデンサーＣ２用の放電手段の作動信号として、前のステージであるが直前ではないステージの行選択信号を使用する、制御の最適化されたモードが図５及び８に例示されている。ステージＥｎに関して、ステージＥｎ−２により出力分岐点Ｓｎ−２に対して与えられる行選択信号が有利に用いられることが望ましい：ドラーバーのステージＥｎの内部分岐点Ｐｎの予充電を一掃しないために、作動信号は少なくともｎ−２番目のステージから始めなければならない。そして行の交差の問題を制限するために、ステージＥｎ−１の後の最も近いステージにより提供される、すなわちステージＥｎ−２によって提供される信号が有利に選択される。
【００６７】
この制御のモードは、それが既に商品化されている能動マトリックスの完全な改造を何ら必要とせず、より低い費用で容易に実施出来るため、そして各ステージ、各々の新たなビデオフレームにおいてブートストラップ・コンデンサーの放電を得ることを可能にするため有利である。
【００６８】
採用される動作信号の順番に応じて、レジスターの第１ステージは別の方法で制御されなければならない。とりわけ、いかなる場合でも最初の２つのステージＥ１およびＥ２（「−１、−２、−３番目」のステージは存在しない）に対して、異なる作動のための用意がなされなければならない。簡単で有利な解決策は、利用可能な信号を使うための、特に放電手段の作動信号としてこれらのステージ用の信号Ｒ−ｌａｓｔを加えるための準備をする。説明された例において、信号Ｒ−ｌａｓｔは第１ステージＥ１に使用され、第１ステージＥ１の入力信号ＩＮは第２ステージＥ２に対して用いられる。
【００６９】
本発明は能動マトリックス・タイプのいわゆる「集積ドライバー」のフラットスクリーン、特に液晶又はＯＬＥＤフラットスクリーンに適用される：図９に例示されるように、画面の同一の基板Ｓ上には、本発明がそれに適用される能動マトリックスＭＡ、すなわち画素電極及びそれらの関連するスイッチング装置、ＤＹ行用の制御回路及びＤＸ行用の制御回路が作られている。
【図１ａ】
0005572871.tif 000002
【図１ｂ】
0005572871.tif 000003
【図２】
0005572871.tif 000004
【図３】
0005572871.tif 000005
【図４】
0005572871.tif 000006
【図５】
0005572871.tif 000007
【図６】
0005572871.tif 000008
【図７】
0005572871.tif 000009
【図８】
0005572871.tif 000010
【図９】
0005572871.tif 000011