(57)【特許請求の範囲】
【請求項１】
並列して動作する電源回路に接続される負荷バランス回路であって、
前記電源回路へ接続される第１のＭＯＳＦＥＴを有し、駆動電圧に応じて、前記電源回路からの電流の導通状態と非導通状態とを切り替える第１のスイッチング手段と、
前記第１のＭＯＳＦＥＴと並列に前記電源回路へ接続される第２のＭＯＳＦＥＴと、第１のツェナーダイオードと、抵抗とを有し、前記第１のＭＯＳＦＥＴが導通状態に移行して前記電源回路から供給される電流量が増加していくことで、前記第１のツェナーダイオードのツェナー電圧を上回ってゲート電圧が上昇していき、非導通状態から導通状態へ切り替える第２のスイッチング手段と、
前記第１のＭＯＳＦＥＴ及び前記第２のＭＯＳＦＥＴへ前記駆動電圧を印加し、前記第１のスイッチング手段及び前記第２のスイッチング手段の導通状態を制御する制御手段と、を備え、
前記制御手段は、複数のＭＯＳＦＥＴのゲート電圧の大きさを変化させ、前記第１のＭＯＳＦＥＴと前記第２のＭＯＳＦＥＴとが駆動する順番を制御する負荷バランス回路。
【請求項２】
前記第１のＭＯＳＦＥＴは、ソース端子が前記電源回路の出力端および前記制御手段と接続され、ドレイン端子が前記電源回路の負荷端と接続され、ゲート端子が前記制御手段と接続され、
前記第１のツェナーダイオードは、アノード端子が前記制御手段と接続され、
前記第２のＭＯＳＦＥＴは、ソース端子が前記電源回路の出力端と前記制御手段とに接続され、ドレイン端子が前記電源回路の負荷端と接続され、ゲート端子が前記第１のツェナーダイオードのカソード端子と接続され、
前記制御手段は、前記第１のＭＯＳＦＥＴのゲート端子へ前記駆動電圧を印加し、前記第１のツェナーダイオードを介して前記第２のＭＯＳＦＥＴのゲート端子へ前記駆動電圧を印加することを特徴とする請求項１記載の負荷バランス回路。
【請求項３】
前記第１のＭＯＳＦＥＴ及び前記第２のＭＯＳＦＥＴと並列に前記電源回路へ接続される第３のＭＯＳＦＥＴを有し、前記第２のＭＯＳＦＥＴが導通状態に移行して前記電源回路から供給される電流量が増加していくことで、前記第１のツェナーダイオードのツェナー電圧を上回ってゲート電圧が上昇していき、非導通状態から導通状態へ切り替える第３のスイッチング手段を、さらに備え、
前記制御手段は、前記第３のＭＯＳＦＥＴへ前記駆動電圧を印加し、前記第３のスイッチング手段の導通状態を制御することを特徴とする請求項１または２記載の負荷バランス回路。
【請求項４】
前記第３のスイッチング手段は、アノード端子が前記制御手段と接続された第２のツェナーダイオードを、さらに有し、
前記第３のＭＯＳＦＥＴは、ソース端子が前記電源回路の出力端と前記制御手段とに接続され、ドレイン端子が前記電源回路の負荷端と接続され、ゲート端子が前記第２のツェナーダイオードのカソード端子と接続され、
前記制御手段は、前記第２のツェナーダイオードを介して前記第３のＭＯＳＦＥＴのゲート端子へ前記駆動電圧を印加することを特徴とする請求項３記載の負荷バランス回路。
【請求項５】
前記第１のスイッチング手段は、前記第１のＭＯＳＦＥＴと前記電源回路の出力端との間に接続される第１の抵抗を、さらに有し、
前記第２のスイッチング手段は、前記第２のＭＯＳＦＥＴと前記電源回路の出力端との間に接続される第２の抵抗を、さらに備えることを特徴とする請求項１または２記載の負荷バランス回路。
【請求項６】
前記第１のスイッチング手段は、前記第１のＭＯＳＦＥＴと前記電源回路の出力端との間に接続される第１の抵抗を、さらに有し、
前記第２のスイッチング手段は、前記第２のＭＯＳＦＥＴと前記電源回路の出力端との間に接続される第２の抵抗を、さらに有し、
前記第３のスイッチング手段は、前記第３のＭＯＳＦＥＴと前記電源回路の出力端との間に接続される第３の抵抗を、さらに有することを特徴とする請求項３または４記載の負荷バランス回路。
【請求項７】
他の電源と並列動作する電源回路と、
前記電源回路に接続する、請求項１乃至６のいずれか一項に記載の、負荷バランス回路と、を備える電源装置。
【請求項８】
並列して動作する電源回路に接続される第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴと並列に前記電源回路へ接続される第２のＭＯＳＦＥＴとを備える負荷バランス回路を制御する負荷バランス制御方法であって、
複数のＭＯＳＦＥＴのゲート電圧の大きさを変化させ、
前記第１のＭＯＳＦＥＴを駆動電圧に応じて、前記電源回路からの電流の導通状態と非導通状態とを切り替え、
前記第２のＭＯＳＦＥＴを、前記第１のＭＯＳＦＥＴが導通状態に移行して前記電源回路から供給される電流量が増加していくことで、ツェナーダイオードのツェナー電圧を上回ってゲート電圧が上昇していき、非導通状態から導通状態へ切り替え、
前記第１のＭＯＳＦＥＴと前記第２のＭＯＳＦＥＴとが駆動する順番を制御する負荷バランス制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列して動作する電源の負荷バランスを制御する技術に関する。
【背景技術】
【０００２】
並列動作する電源では、複数の電源にかかる負荷がバランスよく均等になるよう制御しており、電源を保護するために必須となるＯＲｉｎｇ回路を介して電力供給している。Ｏｒｉｎｇ回路は、活線挿抜時と故障した電源が発生した場合に、正常に動作している電源に対して悪影響を及ぼすような逆流電流の発生を防止する。
並列する電源の制御については、例えば、特許文献１から３に関連する技術が開示されている。特許文献１には、簡易な構造のトランスを用いた電源装置および電源装置の制御情報が開示されている。特許文献２には、並列接続の相手電源装置列が電圧上昇した時に本電源装置側に流れ込む電流によるＦＥＴの破損あるいは電力損失の発生に対して、より簡単な方法で防止する並列運転スイッチング電源装置が開示されている。さらに、特許文献３には、電源電圧の変動によらず、モータの駆動時間を一定にすることができるミラー装置用モータ制御回路が開示されている。
【０００３】
このＯＲｉｎｇ回路において、電力供給のスイッチの役割を担う半導体素子には、一般に、ダイオードよりも電力損失が少ないＭＯＳＦＥＴを用いている。ＯＲｉｎｇ回路で複数のＭＯＳＦＥＴを使用した場合、電源の大電流化に伴い、電力損失を減少させるために導通時の電圧が低く維持される。そのため、電気的特性のばらつきにより、負荷条件によっては導通しないＭＯＳＦＥＴが発生してしまい、電源の並列動作時に負荷バランスを悪化させる要因となっていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１１００７７号公報
【特許文献２】特開平１１−８９７４号公報
【特許文献３】特開２００５−１９３８８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＯＲｉｎｇ回路の制御は、負荷の増加に伴いＭＯＳＦＥＴのゲート電圧を上下させ、ＭＯＳＦＥＴの導通電圧を一定に保つように制御する。上述したように、複数個のＭＯＳＦＥＴを並列接続して使用した場合、電力損失を抑えるために導通時の電圧が低い値で保つことになる。このため、ＭＯＳＦＥＴの特性バラつきにより導通されないＭＯＳＦＥＴが存在してしまい、導通電圧が一定に保たれる負荷値までは電力供給を行わない電源が発生してしまっていた。
上述した特許文献１は、電源装置およびその制御方法を簡易な手段で提供し、特許文献２，３では、電圧が上昇した場合や大電流が流れた場合に着目し、そこで生じる不具合を解決する。しかしながら、特許文献１から３では、複数のＭＯＳＦＥＴを並列接続して使用する場合に生じる、ＭＯＳＦＥＴの電気的特性のバラつきに着目するものではなく、このような特性バラつきに起因する不具合を解決する手段を提供するものではない。
【０００６】
本発明は、このような事情に鑑みてなされたものであり、並列して動作する電源装置に接続する負荷バランス回路が備える、ＭＯＳＦＥＴの電気的特性のバラつきに起因する不具合を回避する負荷バランス回路、電源装置、及び負荷バランス制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る負荷バランス回路の一態様は、電源回路に接続される負荷バランス回路であって、第１のスイッチング部、第２のスイッチング部、及び制御部を備える。第１のスイッチング部は、前記電源回路へ接続される第１のＭＯＳＦＥＴを有し、駆動電圧に応じて、前記電源回路からの電流の導通状態と非導通状態とを切り替える。第２のスイッチング部は、前記第１のＭＯＳＦＥＴと並列に前記電源回路へ接続される第２のＭＯＳＦＥＴ、第１のツェナーダイオードと、抵抗とを有し、前記第１のＭＯＳＦＥＴが導通状態に移行して前記電源回路から供給される電流量が増加していくことで、前記第１のツェナーダイオードのツェナー電圧を上回ってゲート電圧が上昇していき、非導通状態から導通状態へ切り替える。制御部は、前記第１のＭＯＳＦＥＴ及び前記第２のＭＯＳＦＥＴへ前記駆動電圧を印加し、前記第１のスイッチング部及び前記第２のスイッチング部の導通状態を制御する。
【０００８】
本発明に係る電源装置の一態様は、他の電源と並列動作する電源回路と、前記電源回路に接続する、上述した負荷バランス回路と、を備える。
【０００９】
本発明に係る負荷バランス制御方法の一態様は、並列して動作する電源回路に接続される第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴと並列に前記電源回路へ接続される第２のＭＯＳＦＥＴとを備える負荷バランス回路を制御する負荷バランス制御方法であって、次の工程を備える。前記第１のＭＯＳＦＥＴを駆動電圧に応じて、前記電源回路からの電流の導通状態と非導通状態とを切り替える工程。前記第２のＭＯＳＦＥＴを、前記第１のＭＯＳＦＥＴが導通状態に移行して前記電源回路から供給される電流量が増加していくことで、ツェナーダイオードのツェナー電圧を上回ってゲート電圧が上昇していき、非導通状態から導通状態へ切り替える工程。
【発明の効果】
【００１０】
本発明によれば、並列して動作する電源装置に接続する負荷バランス回路が備える、ＭＯＳＦＥＴの電気的特性のバラつきに起因する不具合を回避する負荷バランス回路、電源装置、及び負荷バランス制御方法を提供することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る実施形態の負荷バランス回路の構成例を示すブロック図である。
【図２】実施形態１の負荷バランス回路の構成例を示すブロック図である。
【図３】実施形態１の負荷バランス回路の電圧の推移の一例を示す図である。
【図４】実施形態２の負荷バランス回路の構成例を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明は省略する。
【００１３】
本発明の実施形態の一態様では、電源を並列動作させたときに、一方の電源からのみ電力供給してしまうＯＲｉｎｇ制御とならないようにバランスをとらせるものである。実施形態の一態様の負荷バランス回路は、複数個の並列接続した各ＭＯＳＦＥＴが導通する動作を負荷量にあわせて傾斜を持たせることにより実現する。
【００１４】
図１は、発明に係る実施形態の一態様の負荷バランス回路の構成例を示すブロック図である。負荷バランス回路１は、並列して動作する電源回路２に接続され、電源の導通状態を制御する。負荷バランス回路１は、第１のスイッチング部３、第２のスイッチング部４、及び制御部（Ｏｒｉｎｇ回路）５を備える。なお、図１では、負荷バランス回路１の構成の説明を容易するため、電源回路２も示している。
第１のスイッチング部３は、電源回路２へ接続されるＱ１のＭＯＳＦＥＴ（第１のＭＯＳＦＥＴ）を有し、駆動電圧に応じて、電源回路からの電流の導通状態と非導通状態とを切り替える。
第２のスイッチング部は、Ｑ２のＭＯＳＦＥＴ、ツェナーダイオードＺＤ１、及び、抵抗Ｒ１から構成される。第２のスイッチング部４は、Ｑ１のＭＯＳＦＥＴと並列に電源回路２へ接続されるＱ２のＭＯＳＦＥＴ（第２のＭＯＳＦＥＴ）を有し、Ｑ１のＭＯＳＦＥＴが導通状態に移行して前記電源回路から供給される電流量が増加していくことで、ツェナーダイオードのツェナー電圧を上回ってゲート電圧が上昇していき、非導通状態から導通状態へ切り替える。具体的には、第２のスイッチング部は、Ｑ１のＭＯＳＦＥＴが導通状態に移行して電源回路から供給される電流量が増加していくことで、ツェナーダイオードＺＤ１のツェナー電圧を上回ってゲート電圧が上昇していき、非導通状態から導通状態へ切り替える。
制御部５は、Ｑ１のＭＯＳＦＥＴ及びＱ２のＭＯＳＦＥＴへ駆動電圧を印加し、第１のスイッチング部３及び第２のスイッチング部４の導通状態を制御する。
【００１５】
図１に示す構成により、負荷バランス回路１は、制御部５によって、Ｑ１のＭＯＳＦＥＴを駆動電圧に応じて、電源回路からの電流の導通状態と非導通状態とを切り替える。加えて、Ｑ２のＭＯＳＦＥＴを、Ｑ１のＭＯＳＦＥＴが導通状態に移行して電源回路から供給される電流量が増加していくことで、ツェナーダイオードのツェナー電圧を上回ってゲート電圧が上昇していき、非導通状態から導通状態へ切り替える。以下、図面を参照して各実施形態について詳述する。
【００１６】
実施形態１．
実施形態１の構成の説明
図２は、実施形態１の負荷バランス回路１１の構成例を示すブロック図である。図２では、３つのスイッチング部を備える構成例を示す。負荷バランス回路１１は、Ｑ１〜Ｑ３で示すＭＯＳＦＥＴ、抵抗Ｒ１、Ｒ２、ツェナーダイオードＺＤ１、ＺＤ２、及びＯｒｉｎｇ制御部５１を備える。ここで、図１に示す第１のスイッチング部３は、Ｑ１のＭＯＳＦＥＴに相当する。第２のスイッチング部３は、Ｑ２のＭＯＳＦＥＴ、抵抗Ｒ１、及びツェナーダイオードＺＤ１に相当する。加えて、Ｑ３のＭＯＳＦＥＴ、抵抗Ｒ２、及びツェナーダイオードＺＤ２からなる第３のスイッチング部を備える。
符号Ｑ１〜Ｑ３の各ＭＯＳＦＥＴに関して、ソース端子ＳはＤＣ−ＤＣコンバータ部２１の出力端Ｖｏ  ＩＮとＯＲｉｎｇ制御部５１と接続され、ドレイン端子ＤはＯＲｉｎｇ制御部５１と電源の負荷端Ｖｏ  ＯＵＴと接続される。加えて、ゲート端子ＧはＱ１のＭＯＳＦＥＴのみＯＲｉｎｇ制御部３と接続し、Ｑ２のＭＯＳＦＥＴはツェナーダイオードＺＤ１のカソード端子Ｃ、Ｑ３のＭＯＳＦＥＴはツェナーダイオードＺＤ２のカソード端子Ｃとそれぞれ接続される。各ツェナーダイオードＺ１、Ｚ２に関して、アノード端子ＡはＯＲｉｎｇ制御部５１に接続される。また、ツェナーダイオードＺ１，Ｚ２の種類についてはＺ２のツェナー電圧ＶｚがＺ１より大きく（ＺＤ１＜ＺＤ２）になるよう選択される。そして、ツェナー電流Ｉｚを決定する抵抗である抵抗Ｒ１、Ｒ２が必要であり、Ｑ２のＭＯＳＦＥＴには抵抗Ｒ１、Ｑ３のＭＯＳＦＥＴには抵抗Ｒ２がゲート端子Ｇとソース端子Ｓ間にそれぞれ接続される。
【００１７】
実施形態１の動作の説明
まず、ＯＲｉｎｇ制御部５１は、ＤＣ−ＤＣコンバータ部２１の出力端Ｖｏ  ＩＮから各ＭＯＳＦＥＴを介して電源の負荷端Ｖｏ  ＯＵＴに負荷電流Ｉｏが流れる際に、各ＭＯＳＦＥＴを駆動するゲート電圧Ｖｇｓを制御する。具体的には、ＯＲｉｎｇ制御部５１は、各ＭＯＳＦＥＴの導通電圧Ｖｄｓを常に監視することによって、一定の導通電圧Ｖｄｓ＿Ｓに保つようにするため、各ＭＯＳＦＥＴのゲート電圧Ｖｇｓを増減させることを繰り返す制御をしている。
【００１８】
図３を用いて説明する。タイミングＴ０〜Ｔ１の期間にＯＲｉｎｇ制御部５１はＤＣ−ＤＣコンバータ部２１の出両端よりＶｏ  ＩＮが出力され、ＯＲｉｎｇ制御部５１よりゲート電圧Ｖｇｓが印加されると、Ｑ２のＭＯＳＦＥＴのゲート電圧Ｖｇｓ２とＱ３のＭＯＳＦＥＴのゲート電圧Ｖｇｓ３についてはそれぞれ接続されているツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧Ｖｚ分が減算されるため、Ｑ１のＭＯＳＦＥＴのゲート電圧Ｖｇｓ１が駆動するゲート電圧Ｖｇｓ＿Ｓに一番先に達し、Ｑ１のＭＯＳＦＥＴが導通状態となる。
【００１９】
タイミングＴ１〜Ｔ２期間では、負荷電流Ｉｏを増加させていくと、一定の導通電圧Ｖｄｓ＿Ｓを超えてしまう。このため、一定の導通電圧Ｖｄｓ＿Ｓを維持するために、ゲート電圧Ｖｇｓを増加させる動作がＯＲｉｎｇ制御部５１より行われる。結果、ツェナーダイオードＺＤ２より低いツェナー電圧ＶｚであるツェナーダイオードＺＤ１と接続しているＱ２のＭＯＳＦＥＴのゲート電圧Ｖｇｓ２が駆動するゲート電圧Ｖｇｓ＿Ｓに達するため、Ｑ２のＭＯＳＦＥＴが２番目に導通状態となる。
【００２０】
タイミングＴ２〜Ｔ３の期間ではさらに負荷電流Ｉｏを増加させていき、タイミングＴ１〜Ｔ２期間と同様に、ＯＲｉｎｇ制御部５１が一定の導通電圧Ｖｄｓ＿Ｓに維持しようとして、ゲート電圧Ｖｇｓを増加させていく。すると、Ｑ３のＭＯＳＦＥＴのゲート電圧Ｖｇｓ３が駆動するゲート電圧Ｖｇｓ＿Ｓに達するため、Ｑ３のＭＯＳＦＥＴが最後に導通状態となる。よって、負荷電流Ｉｏが全てのＭＯＳＦＥＴを介して流れるようになる。
【００２１】
以上説明したように、本実施形態の負荷バランス回路１１によれば、複数のＭＯＳＦＥＴを電源回路に並列して接続させ、各ＭＯＳＦＥＴの駆動電圧に傾斜を持たせることによって、ＭＯＳＦＥＴの電気的特性のバラつきに起因する不具合を解消する。具体的には並列動作している電源の負荷電流が少ない場合にもＭＯＳＦＥＴが機能するように、複数のＭＯＳＦＥＴのゲート電圧の大きさを一つ一つ変化させ、ＭＯＳＦＥＴの駆動する順番を制御する。これにより、電源に接続する複数のＭＯＳＦＥＴの電気的特性のバラつきによって導通されない素子の存在が生じることを回避する。その結果、並列接続された電源の負荷バランスを安定させる。
【００２２】
実施形態２．
図４は、実施形態２の負荷バランス回路の構成例を示すブロック図である。図４に示す負荷バランス回路１２では、図２に示す負荷バランス回路１１の構成に加えて、Ｑ１のＭＯＳＦＥＴには抵抗Ｒ３、Ｑ２のＭＯＳＦＥＴには抵抗Ｒ４、Ｑ３のＭＯＳＦＥＴには抵抗Ｒ５をドレイン端子Ｄと電源の負荷端Ｖｏ  ＯＵＴに接続する。
それぞれ接続した抵抗が各ＭＯＳＦＥＴの導通時抵抗成分に加算され、先と同様の動作が行われるが、負荷電流Ｉｏがより低い状態から導通電圧Ｖｄｓが一定に保たれる導通電圧Ｖｄｓ＿Ｓを超えようとするため、ゲート電圧Ｖｇｓが増加して、各ＭＯＳＦＥＴが導通していく。結果、並列動作する各電源で負荷バランスが図れるようになる。
なお、図４の負荷バランス回路１２では、図１に示す第１のスイッチング部３は、Ｑ１のＭＯＳＦＥＴと抵抗Ｒ３に相当する。第２のスイッチング部３は、Ｑ２のＭＯＳＦＥＴ、抵抗Ｒ１、Ｒ４、及びツェナーダイオードＺＤ１に相当する。加えて、Ｑ３のＭＯＳＦＥＴ、抵抗Ｒ２、Ｒ５、及びツェナーダイオードＺＤ２からなる第３のスイッチング部を備える。
【００２３】
その他の実施形態
実施形態１，２では、スイッチング部を３つ備える構成例を説明したが、３つ以上であってもよい。加えて、実施形態１，２の構成例から第３のスイッチング部となる構成要素を除いた負荷バランス回路であってもよい。
【００２４】
上記各実施形態で説明したように、本発明に係る実施形態の一態様によれば、並列動作する電源に接続する、複数のＭＯＳＦＥＴの電気的促成のバラつきを考慮してＭＯＳＦＥＴの
並列動作している複数の電源の内で電力供給しない電源が発生して、負荷が偏るようなアンバランスな状態にならないため、ＯＲｉｎｇ回路でＭＯＳＦＥＴの電気的特性のバラつきによる違いに左右されることなく、負荷バランスが図れ、信頼性確保に繋がる。
【００２５】
なお、本発明は上記に示す実施形態に限定されるものではない。本発明の範囲において、上記実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。
【符号の説明】
【００２６】
１、１１、２１  負荷バランス回路
２  電源回路
３  第１のスイッチング部
４  第２のスイッチング部
５  制御部
６  第３のスイッチング部
２１  ＤＣ−ＤＣコンバータ部
５１  Ｏｒｉｎｇ制御部
Ｑ１〜Ｑ３  ＭＯＳＦＥＴ、
Ｒ１〜Ｒ５  抵抗
Ｖｏ  ＩＮ  出力端
Ｖｏ  ＯＵＴ  負荷端
ＺＤ１、ＺＤ２  ツェナーダイオード
【図１】
0005565883.tif 000002
【図２】
0005565883.tif 000003
【図３】
0005565883.tif 000004
【図４】
0005565883.tif 000005