(57)【特許請求の範囲】
【請求項１】
入力信号とフィードバック信号を加算した加算信号を出力する加算器と、当該加算器によって出力された加算信号を所望の増幅率で増幅した増幅信号を生成する可変ゲインアンプと、当該可変ゲインアンプによって増幅された増幅信号の位相を任意のシフト量でシフトさせ、前記フィードバック信号を生成し、前記加算器に入力する移相器と、を有し、内部に正帰還を有する再帰型フィルタ回路と、
前記再帰型フィルタ回路の中心周波数を制御する制御回路と、
を備え、
前記制御回路は、
前記フィードバック信号の振幅に従って、前記可変ゲインアンプの増幅率を制御するゲイン制御信号を生成するゲイン制御部と、前記フィードバック信号の周波数に従って、前記移相器における前記増幅信号の位相のシフト量を制御する移相器制御信号を生成する移相制御部と、を備え、
前記中心周波数が制御される間、前記再帰型フィルタ回路を発振状態にすることを特徴とするフィルタ装置。
【請求項２】
前記ゲイン制御部は、
基準として設定された振幅である基準振幅と前記フィードバック信号の振幅とを比較する振幅比較回路と、
前記振幅比較回路による比較の結果に基づいて、前記可変ゲインアンプの増幅率を制御するゲイン制御信号を生成するゲイン制御回路と、
を備え、
前記移相制御部は、
基準として設定された周波数である基準周波数と前記フィードバック信号の周波数とを比較する周波数比較回路と、
前記周波数比較回路の比較結果に基づいて、前記移相器における前記増幅信号の位相のシフト量を制御する移相器制御信号を生成する移相制御回路と、
を備えたことを特徴とする請求項１に記載のフィルタ装置。
【請求項３】
前記ゲイン制御回路は、
前記可変ゲインアンプの増幅率または前記移相器のシフト量が制御される間、前記再帰型フィルタ回路を発振状態にすることを特徴とする請求項２に記載のフィルタ装置。
【請求項４】
前記入力信号を増幅して前記再帰型フィルタ回路に入力させるアンプ回路をさらに備え、
前記再帰型フィルタ回路の中心周波数が制御される間、前記アンプ回路による前記再帰型フィルタ回路への入力信号の入力が停止されることを特徴とする請求項１から３のいずれかに記載のフィルタ装置。
【請求項５】
前記ゲイン制御回路は、
前記振幅比較回路における比較の結果、前記基準振幅が前記フィードバック信号の振幅よりも大きい場合、前記可変ゲインアンプにおける信号の増幅率を上げる前記ゲイン制御信号を生成し、前記基準振幅が前記フィードバック信号の振幅よりも小さい場合、前記可変ゲインアンプにおける増幅率を下げる前記ゲイン制御信号を生成することを特徴とする請求項２に記載のフィルタ装置。
【請求項６】
前記ゲイン制御回路は、
前記ゲイン制御信号を連続して複数回生成し、前記フィードバック信号の振幅が前記基準振幅よりも大きくなった場合、以前に生成された前記ゲイン制御信号を生成し、前記フィードバック信号の振幅を前記基準振幅よりも小さくすることを特徴とする請求項５に記載のフィルタ装置。
【請求項７】
前記移相制御回路は、
前記基準周波数が前記フィードバック信号の周波数よりも大きい場合、前記移相器に前記フィードバック信号の周波数を大きくさせる前記移相器制御信号を生成し、前記基準周波数が前記フィードバック信号の周波数よりも小さい場合、前記移相器に前記フィードバック信号の周波数を小さくさせる前記移相器制御信号を生成することを特徴とする請求項２に記載のフィルタ装置。
【請求項８】
前記移相制御回路は、
前記基準周波数と前記フィードバック信号の周波数とが略同一になるように前記移相器を動作させる前記移相器制御信号を生成することを特徴とする請求項７に記載のフィルタ装置。
【請求項９】
前記再帰型フィルタ回路の中心周波数が制御された後、前記再帰型フィルタ回路は、発振状態を停止してフィルタ動作することを特徴とする請求項１から８のいずれか１項に記載のフィルタ装置。
【請求項１０】
入力信号とフィードバック信号を加算した加算信号を出力する加算器と、当該加算器によって出力された加算信号を所望の増幅率で増幅した増幅信号を生成する可変ゲインアンプと、当該可変ゲインアンプによって増幅された増幅信号の位相を任意のシフト量でシフトさせ、前記フィードバック信号を生成し、前記加算器に入力する移相器と、を有し、内部に正帰還を有する再帰型フィルタ回路と、前記再帰型フィルタ回路の中心周波数を制御する制御回路と、を備えるフィルタ装置の制御方法であって、
前記再帰型フィルタ回路を発振状態に設定する発振状態設定ステップと、
前記フィードバック信号の振幅に従って、前記可変ゲインアンプの増幅率を制御すると共に、前記フィードバック信号の周波数に従って、前記移相器における前記増幅信号の位相のシフト量を制御する調整ステップと、
前記再帰型フィルタ回路の発振状態を停止する発振状態停止ステップと、
を含み、
前記中心周波数が制御される間、前記再帰型フィルタ回路を発振状態にすることを特徴とするフィルタ装置の制御方法。
【請求項１１】
前記調整ステップは、
前記増幅率及び前記シフト量の初期値を設定する初期値設定ステップと、
前記振幅と基準振幅とを比較し前記振幅と前記基準振幅とが異なる場合は前記増幅率の値を調節し、且つ、前記周波数と基準周波数とを比較し前記周波数と前記基準周波数とが異なる場合は前記シフト量の値を調整する調節する調節ステップと、を含み、
前記振幅が前記基準振幅と同じになるように、及び、前記周波数が前記基準周波数と同じになるように、前記調節ステップを複数回繰り返し行うことを特徴とする請求項１０に記載のフィルタ装置の制御方法。
【請求項１２】
前記調節ステップは、
前記基準振幅が前記振幅よりも大きい場合、前記増幅率を上げ、前記基準振幅が前記振幅よりも小さい場合、前記増幅率を下げるゲイン調節ステップと、
前記基準周波数が前記周波数よりも大きい場合、前記周波数を上げ、前記基準周波数が前記周波数よりも小さい場合、前記周波数を下げる周波数調節ステップと、
を含むことを特徴とする請求項１１に記載のフィルタ装置の制御方法。
【請求項１３】
前記再帰型フィルタ回路の中心周波数が制御された後、前記再帰型フィルタ回路は、発振状態を停止してフィルタ動作することを特徴とする請求項１０から１２のいずれか１項に記載のフィルタ装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ装置及びその制御方法に係り、特に再帰型のフィルタ回路のような正帰還を有するフィルタ回路を含むフィルタ装置及びその制御方法に関する。
【背景技術】
【０００２】
現在、ＲＦ（Radio Frequency）信号のフィルタ回路として、主にＳＡＷ（surface acoustic wave ）フィルタ等の受動素子が用いられている。これらのフィルタ回路の出力信号には出力ゲインがなく、この点が信号のノイズ劣化の要因となる。また、ＳＡＷフィルタは、個々のフィルタ回路の適応周波数領域が狭いため、広帯域をカバーするためには、複数のフィルタ回路が必要となる。
上記したＳＡＷフィルタの欠点を解消するフィルタとして、例えば、再帰型フィルタ回路がある。再帰型フィルタ回路は、正帰還型フィルタ回路とも呼ばれ、内部に正帰還を有し、適応周波数領域が広く、広帯域をカバーできることが知られている。【０００３】
図７は、従来の再帰型フィルタ回路を説明するための図である。従来の再帰型フィルタ回路は、ＬＮＡ（Low Noise Amplifier：低雑音増幅回路）２０１、可変ゲインアンプ２０４、移相器２０３、加算器２０２によって構成されている。図７に示した回路において、加算器２０２からの出力信号Ｖｏｕｔの振幅及び位相と可変ゲインアンプ２０４、移相器２０３からのフィードバック信号Ｖｆの振幅及び位相とが略等しいとき、この回路はある周波数で大きなゲインを得て、フィルタ回路として機能する。【０００４】
ここで、図７に示した再帰型フィルタ回路の制御について説明する。
図７に示した再帰型フィルタ回路の伝達関数は、以下の式（１）によって与えられる。
Ｈ＝ＧＬ／（１−Ｇｇ｜Ｋ｜ｅｘｐ（ｊ∠Ｋ））      …式（１）
上記した式（１）において、ＧＬはＬＮＡ２０１のゲイン、Ｇｇは可変ゲインアンプ２０４のゲイン、Ｋは移相器２０３の伝達関数である。加算器２０２のゲインは略１とする。【０００５】
図７の再帰型フィルタ回路は、式（１）の分母が略０になるとき大きなゲインを持ち、鋭いピーク特性を有し、急峻な周波数特性をもつフィルタ回路となることが式（１）から分かる。このとき、下記の式（２）、（３）が満たされる。
｜ＧｇＫ｜≒１      …式（２）
∠［Ｇｇ｜Ｋ｜ｅｘｐ（ｊ∠Ｋ）］≒２π      …式（３）
ただし、式（１）の実数部が、Ｒｅ［Ｇｇ｜Ｋ｜ｅｘｐ（ｊ∠Ｋ）］＞１となると、発振する。
その周波数（中心周波数）において発振直前の状態にすることにより、再帰型フィルタ回路がフィルタとして適正に機能する。【０００６】
以上の条件により、再帰型フィルタ回路がフィルタとして適正に機能するように制御するための条件は、以下の３つになる。
すなわち、可変ゲインアンプ、移相器、加算器によって構成される閉ループを考えると、｜ＧｇＫ｜≒１より、以下の条件が導き出せる。
・出力信号Ｖｏｕｔとフィードバック信号Ｖｆの振幅が略等しい。
・ループゲイン｜ＧｇＫ｜は１よりもわずかに小さくする。
同様に、可変ゲインアンプ、移相器、加算器によって構成される閉ループを考えると、∠［Ｇｇ｜Ｋ｜ｅｘｐ（ｊ∠Ｋ）］≒２πより、以下の条件が導き出させる。
・出力信号Ｖｏｕｔとフィードバック信号Ｖｆの位相が略等しい。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Ｖｏｌ．１０８，ＮＯ．２１２（ＵＳ２００８  ３２−４６）  電子情報通信学会技術研究報告  ＰＡＧＥ．５７−６１  ２００８
【発明の概要】
【発明が解決しようとする課題】
【０００８】
再帰型フィルタ回路の制御は、図８に示すように、移相器３０３に位相調整電圧を、可変ゲインアンプ３０４にゲイン調整電圧を入力し、位相やゲインを制御することによって行われる。このような調整は、例えば、スペクトルアナライザ等を使って出力信号Ｖｏｕｔをモニタしながら手動で可変ゲインアンプ３０４のゲイン及び移相器３０３の位相を同時に変化させ、発振することなく適切な設定値にすることによって行われる。【０００９】
しかしながら、スペクトルアナライザ等の外部装置を用い、可変ゲインアンプのゲインや移相器の位相を手動で調整するのは困難である。
本発明は、上記した点に鑑みて行われたものであり、フィルタ回路によってフィルタリングされる中心周波数を自動的に変更、設定、調整をする機能を有するフィルタ装置及びその制御方法を提供することを目的にする。
【課題を解決するための手段】
【００１０】
以上の課題を解決するため、本発明のある態様のフィルタ装置は、入力信号とフィードバック信号を加算した加算信号を出力する加算器と、当該加算器によって出力された加算信号を所望の増幅率で増幅した増幅信号を生成する可変ゲインアンプと、当該可変ゲインアンプによって増幅された増幅信号の位相を任意のシフト量でシフトさせ、前記フィードバック信号を生成し、前記加算器に入力する移相器と、を有し、内部に正帰還を有する再帰型フィルタ回路と、前記再帰型フィルタ回路の中心周波数を制御する制御回路と、を備え、前記制御回路は、前記フィードバック信号の振幅に従って、前記可変ゲインアンプの増幅率を制御するゲイン制御信号を生成するゲイン制御部と、前記フィードバック信号の周波数に従って、前記移相器における前記増幅信号の位相のシフト量を制御する移相器制御信号を生成する移相制御部と、を備え、前記中心周波数が制御される間、前記再帰型フィルタ回路を発振状態にすることを特徴とする。
【００１３】
また、本発明のフィルタ装置は、上記した発明において、前記ゲイン制御部は、基準として設定された振幅である基準振幅と前記フィードバック信号の振幅とを比較する振幅比較回路（例えば図１に示したコンパレータ１０７）と、前記振幅比較回路による比較の結果に基づいて、前記可変ゲインアンプの増幅率を制御するゲイン制御信号を生成するゲイン制御回路（例えば図１に示したゲイン制御電圧生成部１０８）と、を備え、前記移相制御部は、基準として設定された周波数である基準周波数と前記フィードバック信号の周波数とを比較する周波数比較回路（例えば図１に示したコンパレータ１１６）と、前記周波数比較回路の比較結果に基づいて、前記移相器における前記増幅信号の位相のシフト量を制御する移相器制御信号を生成する移相制御回路（例えば図１に示した移相器制御電圧生成部１１７）と、を備えることが望ましい。【００１４】
また、本発明のフィルタ装置は、上記した発明において、前記ゲイン制御回路が、前記可変ゲインアンプの増幅率または前記移相器のシフト量が制御される間、前記再帰型フィルタ回路を発振状態にすることが望ましい。
また、本発明のフィルタ装置は、上記した発明において、前記入力信号を増幅して前記再帰型フィルタ回路に入力させるアンプ回路（例えば図１に示したＬＮＡ１２０）をさらに備え、前記再帰型フィルタ回路の中心周波数が制御される間、前記アンプ回路による前記再帰型フィルタ回路への入力信号の入力が停止されることが望ましい。
【００１５】
また、本発明のフィルタ装置は、上記した発明において、前記ゲイン制御回路は、前記振幅比較回路における比較の結果、前記基準振幅が前記フィードバック信号の振幅よりも大きい場合、前記可変ゲインアンプにおける信号の増幅率を上げる前記ゲイン制御信号を生成し、前記基準振幅が前記フィードバック信号の振幅よりも小さい場合、前記可変ゲインアンプにおける増幅率を下げる前記ゲイン制御信号を生成することが望ましい。【００１６】
また、本発明のフィルタ装置は、上記した発明において、前記ゲイン制御回路は、前記ゲイン制御信号を連続して複数回生成し、前記フィードバック信号の振幅が前記基準振幅よりも大きくなった場合、以前に生成された前記ゲイン制御信号を生成し、前記フィードバック信号の振幅を前記基準振幅よりも小さくすることが望ましい。【００１７】
また、本発明のフィルタ装置は、上記した発明において、前記移相制御回路が、前記基準周波数が前記フィードバック信号の周波数よりも大きい場合、前記移相器に前記フィードバック信号の周波数を大きくさせる前記移相器制御信号を生成し、前記基準周波数が前記フィードバック信号の周波数よりも小さい場合、前記移相器に前記フィードバック信号の周波数を小さくさせる前記移相器制御信号を生成することが望ましい。【００１８】
また、本発明のフィルタ装置は、上記した発明において、前記移相制御回路が、前記基準周波数と前記フィードバック信号の周波数とが略同一になるように前記移相器を動作させる前記移相器制御信号を生成することが望ましい。
また、本発明のフィルタ装置は、上記した発明において、前記再帰型フィルタ回路の中心周波数が制御された後、前記再帰型フィルタ回路は、発振状態を停止してフィルタ動作することが望ましい。
【００１９】
本発明のある態様によるフィルタ装置の制御方法は、入力信号とフィードバック信号を加算した加算信号を出力する加算器と、当該加算器によって出力された加算信号を所望の増幅率で増幅した増幅信号を生成する可変ゲインアンプと、当該可変ゲインアンプによって増幅された増幅信号の位相を任意のシフト量でシフトさせ、前記フィードバック信号を生成し、前記加算器に入力する移相器と、を有し、内部に正帰還を有する再帰型フィルタ回路と、前記再帰型フィルタ回路の中心周波数を制御する制御回路と、を備えるフィルタ装置の制御方法であって、前記再帰型フィルタ回路を発振状態に設定する発振状態設定ステップと、前記フィードバック信号の振幅に従って、前記可変ゲインアンプの増幅率を制御すると共に、前記フィードバック信号の周波数に従って、前記移相器における前記増幅信号の位相のシフト量を制御する調整ステップと、前記再帰型フィルタ回路の発振状態を停止する発振状態停止ステップと、を含み、前記中心周波数が制御される間、前記再帰型フィルタ回路を発振状態にすることを特徴とする。
【００２１】
また、本発明のフィルタ装置の制御方法は、上記した発明において、前記調整ステップは、前記増幅率及び前記シフト量の初期値を設定する初期値設定ステップと、前記振幅と基準振幅とを比較し前記振幅と前記基準振幅とが異なる場合は前記増幅率の値を調節し、且つ、前記周波数と基準周波数とを比較し前記周波数と前記基準周波数とが異なる場合は前記シフト量の値を調整する調節する調節ステップと、を含み、前記振幅が前記基準振幅と同じになるように、及び、前記周波数が前記基準周波数と同じになるように、前記調節ステップを複数回繰り返し行うことが望ましい。
【００２２】
また、本発明のフィルタ装置の制御方法は、上記した発明において、前記調節ステップは、前記基準振幅が前記振幅よりも大きい場合、前記増幅率を上げ、前記基準振幅が前記振幅よりも小さい場合、前記増幅率を下げるゲイン調節ステップと、前記基準周波数が前記周波数よりも大きい場合、前記周波数を上げ、前記基準周波数が前記周波数よりも小さい場合、前記周波数を下げる周波数調節ステップと、を含むことが望ましい。
また、本発明のフィルタ装置の制御方法は、上記した発明において、前記再帰型フィルタ回路の中心周波数が制御された後、前記再帰型フィルタ回路が、発振状態を停止してフィルタ動作することが望ましい。
【発明の効果】
【００２３】
本発明によれば、前記可変ゲインアンプの増幅率及び移相器における増幅信号の位相のシフトによって出力信号のゲイン及び増幅率を自動的に制御することができる。また、この増幅率や位相のシフト量について調整する場合、フィルタ本体を発振させるため、出力信号を短時間のうちに基準振幅と基準周波数とに一致させることができる。このため、可変ゲインアンプのゲインや移相器の位相のシフト量を自動的に調整し、フィルタ回路の中心周波数を簡易に変更、設定、調整をする機能を備えたフィルタ回路を提供することができる。【００２４】
また、他の本発明によれば、外部の影響を受けることなく、増幅率と位相とを制御させることができる。
また、他の本発明によれば、基準振幅とフィードバック信号の振幅とを一致させることができる。
また、他の本発明によれば、フィードバック信号の振幅が前記基準振幅よりも大きくなった場合、以前に生成された前記ゲイン制御信号を生成するので、フィードバック信号の振幅を基準振幅よりも簡易に小さくすることができる。【００２５】
また、他の本発明によれば、基準周波数がフィードバック信号の周波数よりも大きい場合にフィードバック信号の周波数を大きくし、基準周波数がフィードバック信号の周波数よりも小さい場合にはフィードバック信号の周波数を小さくすることができる。このため、フィードバック信号と基準周波数の相違を徐々に小さくし、フィードバック信号を基準振幅と基準周波数に一致させることができる。
また、他の本発明によれば、基準周波数とフィードバック信号の周波数とを略一致させることができる。
また、他の本発明によれば、調整後は発振させることなく、フィルタ動作をすることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態のフィルタ装置を説明するための図である。
【図２】図１に示したフィルタコア部の加算器の一例を示した回路図である。
【図３】図１に示したフィルタコア部の移相器の構成例を示した図である。
【図４】図１に示したフィルタコア部のＡＧＣ回路を説明するための図である。
【図５】本発明の一実施形態のフィルタコア部調整時における出力電圧と発振周波数とのタイミングチャートである。
【図６】本発明の一実施形態のフィルタコア部のゲイン及び周波数調整した後でフィルタ装置をフィルタとして動作させる時のフローチャートである。
【図７】従来の再帰型フィルタ回路を説明するための図である。
【図８】従来の再帰型フィルタ回路の制御について説明するための図である。
【発明を実施するための形態】
【００２７】
以下、本発明の一実施形態について、図面を用いて説明する。
構成
（１）全体
図１は、本発明の一実施形態のフィルタ装置を説明するための図である。フィルタ装置は、フィルタ回路と、このフィルタ回路の制御回路（以下、単に制御回路とも記す）を含んでいる。フィルタ回路は、その内部に正帰還を有するものあればよく、例えば、再帰型フィルタ回路が挙げられる。
【００２８】
図示したフィルタ装置は、信号の振幅を比較する振幅比較回路１０１、周波数を比較する周波数比較回路１０３、ゲイン制御電圧生成部１０８、移相器制御電圧生成部１１７、フィルタコア部１０２を備えている。このような構成のうち、振幅比較回路１０１、周波数比較回路１０３、ゲイン制御電圧生成部１０８、移相器制御電圧生成部１１７が制御回路であり、フィルタコア部１０２が、制御回路によって制御されるフィルタ回路の本体である。
【００２９】
フィルタコア部１０２は、従来技術として図７に示した構成と同様に構成された再帰型のフィルタ回路である。フィルタコア部１０２には、ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ：低雑音増幅回路）１２０によって出力された信号が入力されている。フィルタコア部１０２は、加算器１０９、ＡＧＣ回路（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ  ｃｉｒｃｕｉｔ：自動利得制御回路）１１０、移相器１１１を備えている。
【００３０】
加算器１０９の出力信号Ｖｏｕｔは、ＡＧＣ回路１１０に入力される。ＡＧＣ回路１１０は、加算器１０９の出力信号Ｖｏｕｔのゲインを調整し、移相器１１１に出力する。移相器１１１から出力されるフィードバック信号Ｖｆは、加算器１０９、振幅比較回路１０１及び周波数比較回路１０３に出力される。
以上の構成において、ゲイン制御電圧生成部１０８は、振幅比較回路１０１の増幅率または移相器１１１のシフト量が制御される間、フィルタコア部１０２を発振状態にする。なお、本実施形態でいう発振状態とは、フィルタコア部１０２に信号を入力することなく、フィルタコア部１０２から所定の周波数を持った信号が出力される状態をいうものとする。
【００３１】
（２）フィルタコア部
図２は、図１に示したフィルタコア部１０２の加算器１０９の一例を示した回路図である。加算器１０９は、ＬＮＡ１２０から出力された信号を、入力信号Ｖｉｎとしてベース端子に入力するバイポーラトランジスタ４０３、図１に示した移相器１１１のフィードバック信号Ｖｆがベース端子に入力され、コレクタからＡＧＣ回路１１０に出力信号Ｖｏｕｔを出力するバイポーラトランジスタ４０４を備えている。
【００３２】
加算器１０９のバイポーラトランジスタ４０３及び電流源４０６を含む部分を入力側４０１とし、バイポーラトランジスタ４０４及び電流源４０７を含む部分をフィードバック側４０２とする。
入力側４０１において、バイポーラトランジスタ４０３のコレクタは抵抗素子４０５を介して基準電位に接続されており、エミッタは電流源４０６を介して接地されている。同様に、フィードバック側４０２において、バイポーラトランジスタ４０４のエミッタは電流源４０７を介して接地され、バイポーラトランジスタ４０４のコレクタは出力端子に接続され、出力端子から出力信号Ｖｏｕｔが出力されている。
【００３３】
図３は、図１に示したフィルタコア部１０２の移相器１１１の構成例を示した図である。図示した移相器１１１は、ウィーンブリッジ型の移相器である。図３に示した移相器１１１は、ＡＧＣ回路１１０から出力された信号を入力信号Ｖｉｎとして入力する。入力信号Ｖｉｎが入力される端子には、コンデンサ５０３、抵抗素子５０４が直列に接続され、抵抗素子５０４の他方の端子には、コンデンサ５０１、抵抗素子５０２が並列に接続されている。コンデンサ５０１、抵抗素子５０２の他方の端子は、いずれも接地されている。
【００３４】
図３に示すように、コンデンサ５０３の容量値をＣ２、コンデンサ５０１の容量をＣ１、抵抗素子５０４の抵抗値をＲ２、抵抗素子５０２の抵抗値をＲ１とする。このような回路では、抵抗値Ｒ１、Ｒ２、容量値Ｃ１、Ｃ２のいずれかを変えることによって入力信号Ｖｉｎの位相を変えて出力信号Ｖｏｕｔとして出力することができる。
図３に示した例では、コンデンサ５０１を可変容量素子（バラクタ）で構成し、移相器制御信号ＶｐｃｎｔによってＣ１の値を制御し、入力信号Ｖｉｎの位相を変えている。
【００３５】
図４は、図１に示したフィルタコア部１０２のＡＧＣ回路１１０を説明するための図である。図４に示したＡＧＣ回路１１０では、一端が基準電位に接続された抵抗素子６０４の他端にバイポーラトランジスタ６０１が接続され、バイポーラトランジスタ６０１のエミッタにバイポーラトランジスタ６０３が接続されている。基準電位とバイポーラトランジスタ６０３のコレクタとの間には、バイポーラトランジスタ６０２が接続されている。また、バイポーラトランジスタ６０３のエミッタは、電流源６０５を介して接地されている。
【００３６】
図４に示したＡＧＣ回路１１０では、バイポーラトランジスタ６０２のベース端子にリファレンス電圧Ｖｒｅｆが入力され、バイポーラトランジスタ６０１のベース端子にはゲイン制御電圧Ｖｇｃｎｔが入力される。このようなＡＧＣ回路１１０では、リファレンス電圧Ｖｒｅｆに対してゲイン制御電圧Ｖｇｃｎｔが変更されることにより、ゲインパス側のトランジスタ（図４では抵抗素子６０４に接続されているバイポーラトランジスタ６０１）に流れる電流が変化し、結果的にＡＧＣ回路１１０のゲインを変えることができる。
【００３７】
（３）振幅比較回路
図１に示した振幅比較回路１０１は、フィルタコア部１０２の移相器１１１から出力されるフィードバック信号Ｖｆを入力し、この振幅と基準振幅との比較結果をゲイン制御電圧生成部１０８に出力する回路である。
このため、振幅比較回路１０１は、フィードバック信号Ｖｆの振幅をＤＣ電圧に変換するレベルディテクタ１０４、レベルディテクタ１０４の出力電圧ＲＳＳＩ（Ｒｅｃｅｉｖｅ  Ｓｉｇｎａｌ  Ｓｔｒｅｎｇｔｈ  Ｉｎｄｉｃａｔｏｒ：受信信号強度）と基準振幅電圧ＲＳＳＩｒｅｆとを比較するコンパレータ１０７を備えている。振幅比較回路１０１では、レベルディテクタ１０４から出力電圧ＲＳＳＩが出力され、基準出力電圧ＲＳＳＩｒｅｆと比較される。
【００３８】
ゲイン制御電圧生成部１０８は、コンパレータ１０７による振幅の比較の結果に基づいてゲイン制御信号Ｖｇｃｎｔを生成する。ゲイン制御信号Ｖｇｃｎｔは、フィルタコア部１０２のＡＧＣ回路１１０に入力される。ゲイン制御信号Ｖｇｃｎｔにより、ゲイン制御電圧生成部１０８は、ＡＧＣ回路１１０におけるゲインの調整を制御することができる。
また、本実施形態では、ゲイン制御電圧生成部１０８が所定の時間間隔で繰返しゲイン制御信号Ｖｇｃｎｔを生成し、出力する。このため、複数の値を有するゲイン制御信号Ｖｇｃｎｔが、所定の時間間隔で連続して出力される。
【００３９】
（４）周波数比較回路
図１に示した周波数比較回路１０３は、フィードバック信号Ｖｆを入力し、この周波数と基準周波数に対する周波数の相対的な差分を移相器制御電圧生成部１１７に出力する回路である。このため、周波数比較回路１０３は、フィードバック信号Ｖｆの周波数を数える周波数カウンタ１１２、フィードバック信号Ｖｆの周波数Ｆと基準周波数Ｆｒｅｆとを比較するコンパレータ１１６を備えている。移相器制御電圧生成部１１７は、コンパレータ１１６による周波数の比較の結果に基づく移相器制御信号Ｖｐｃｎｔを生成する。移相器制御信号Ｖｐｃｎｔは、フィルタコア部１０２の移相器１１１に入力し、移相器１１１における位相のシフトを制御する。
【００４０】
動作
（１）再帰型フィルタ回路のフィルタリング周波数の調整
次に、上記した構成のフィルタコア部１０２のフィルタリング周波数を調整する際の動作について説明する。
フィルタコア部１０２から出力される信号の振幅と周波数は、ＡＧＣ回路１１０に入力されるゲイン制御信号Ｖｇｃｎｔと、移相器１１１に入力される移相器制御信号Ｖｐｃｎｔとを調整することによって任意に変更することができる。
【００４１】
すなわち、ＡＧＣ回路１１０、移相器１１１の調整時、フィルタコア部１０２は、前述したように、発振状態にされる。このとき、本実施形態では、ＬＮＡ１２０をオフ（パワーダウン）し、フィルタコア部１０２に外部から信号が入力されないようにする。なお、ＬＮＡ１２０のオフは、図示しないディジタル回路を使って行うようにしてもよい。
本実施形態では、フィルタコア部１０２が発振状態となったとき、フィルタコア部１０２から出力されるフィードバック信号Ｖｆを使ってＡＧＣ回路１１０による振幅や移相器１１１の位相のシフト量が調整される。なお、以降の説明において、フィルタコア部１０２が発振状態であるときのフィードバック信号Ｖｆの周波数Ｆを発振周波数ＦＯＳＣと記す。
【００４２】
図５（ａ）〜（ｃ）は、フィルタコア部１０２の調整時における出力電圧ＲＳＳＩの大きさと発振周波数ＦＯＳＣとを、時間軸に沿って示したタイミングチャートである。
図５（ａ）は出力電圧ＲＳＳＩについてのタイミングチャートであり、図５（ｂ）は出力電圧（振幅）ＲＳＳＩと発振周波数ＦＯＳＣとについて、それぞれ基準振幅電圧ＲＳＳＩｒｅｆ、基準周波数Ｆｒｅｆと比較した状態を示し、図５（ｃ）は発振周波数ＦＯＳＣについてのタイミングチャートである。
【００４３】
図５（ｂ）において、「１」は出力電圧ＲＳＳＩが基準振幅電圧ＲＳＳＩｒｅｆを上回った状態を示し、「０」は出力電圧ＲＳＳＩが基準振幅電圧ＲＳＳＩｒｅｆを下回った状態を示す。また、「１」は発振周波数ＦＯＳＣが基準周波数Ｆｒｅｆを上回った状態を示し、「０」は発振周波数ＦＯＳＣが基準周波数Ｆｒｅｆを下回った状態を示す。
なお、図５においては、フィルタコア部１０２の発振が停止した状態すなわち、出力電圧ＲＳＳＩが基準振幅電圧ＲＳＳＩｒｅｆを下回った状態「０」が一部含まれているが、便宜上、図５（ｃ）をフィルタコア部１０２が発振状態であるときのフィードバック信号Ｖｆの発振周波数ＦＯＳＣについてのタイミングチャートとしている。
【００４４】
（２）発振時の振幅の制御
本実施形態では、フィルタコア部１０２の調整時、先ず、ゲイン制御電圧生成部１０８が、ＡＧＣ回路１１０のゲインを高くして、フィルタコア部１０２を発振状態に設定する。発振状態になったタイミングを、図５中に時刻ｔ０として示す。フィードバック信号Ｖｆは、レベルディテクタ１０４に入力され、ここでＤＣ電圧に変換される。変換後の出力電圧ＲＳＳＩは、コンパレータに１０７において基準振幅電圧ＲＳＳＩｒｅｆとその振幅を比較される。比較の結果（基準振幅電圧ＲＳＳＩｒｅｆ、出力電圧ＲＳＳＩの大小関係）を示す信号が、ゲイン制御電圧生成部１０８に入力される。
【００４５】
ゲイン制御電圧生成部１０８では、基準振幅電圧ＲＳＳＩｒｅｆが出力電圧ＲＳＳＩよりも小さい場合、ゲイン制御信号Ｖｇｃｎｔを調整し、ＡＧＣ回路１１０を、そのゲインが下がるように動作させる。ＡＧＣ回路１１０の動作タイミングを、図５中にｔ１、ｔ３として示す。
【００４６】
一方、基準振幅電圧ＲＳＳＩｒｅｆが出力電圧ＲＳＳＩより大きい場合、ゲイン制御電圧生成部１０８は、ゲイン制御信号Ｖｇｃｎｔを、ＡＧＣ回路１１０がゲインを高めるように調整する。この調整は、フィードバック信号Ｖｆの振幅が基準振幅よりもわずかに高くなるようにすることによって行われる。調整が行われるタイミングを図５中にｔ５で示す。この制御は、フィルタコア部１０２を、常に発振状態と認識できる状態を保つために行われる。
このような本実施形態によれば、フィルタコア部１０２に基準となる信号を入力することなく、例えばメモリ等に基準振幅電圧ＲＳＳＩｒｅｆ、基準周波数Ｆｒｅｆを記憶させておくだけで、フィルタ回路から所定の周波数の信号を出力させることができる。
【００４７】
（３）発振時の周波数の制御
フィードバック信号Ｖｆは、周波数カウンタ１１２においてディジタル化される。ディジタル化されたフィードバック信号Ｖｆの周波数Ｆと基準周波数Ｆｒｅｆとがコンパレータ１１６に入力され、コンパレータ１１６において周波数の大小が比較される。比較の結果（基準周波数Ｆｒｅｆとフィードバック信号Ｖｆの周波数との大小関係）を示す信号が、移相器制御電圧生成部１１７に入力される。
【００４８】
フィルタコア部１０２が発振状態であって、基準周波数Ｆｒｅｆがフィードバック信号Ｖｆの発振周波数ＦＯＳＣより大きい場合、移相器制御電圧生成部１１７は、移相器１１１において発振周波数ＦＯＳＣが大きくなるように移相器制御信号Ｖｐｃｎｔを調整する（この調整タイミングを図５中にｔ７、ｔ９として示す）。そして、基準周波数Ｆｒｅｆとフィードバック信号の発振周波数ＦＯＳＣとの大小関係が逆転したとき（このタイミングを図５中にｔ９として示す）、移相器制御電圧生成部１１７は、基準周波数Ｆｒｅｆと発振周波数ＦＯＳＣとが略等しくなるように移相器制御信号Ｖｐｃｎｔを制御する（図５中に示すｔ１０以降）。
【００４９】
なお、基準周波数Ｆｒｅｆと発振周波数ＦＯＳＣとを略等しくする制御としては、本実施形態では移相器制御信号Ｖｐｃｎｔが連続して複数回出力されることから、以前に出力された移相器制御信号Ｖｐｃｎｔを再度生成するようにするものがある。このようにすれば、基準周波数Ｆｒｅｆとフィードバック信号Ｖｆの発振周波数ＦＯＳＣとが略等しくなる。
【００５０】
なお、以前に出力された移相器制御信号Ｖｐｃｎｔとは、例えば直前に出力された移相器制御信号Ｖｐｃｎｔであっても良いし、予め設定されている所定の数前の移相器制御信号Ｖｐｃｎｔであっても良い。直前に出力された移相器制御信号Ｖｐｃｎｔを生成することを、以降、「１つ前の状態にする」とも記す。
【００５１】
一方、基準周波数Ｆｒｅｆがフィードバック信号Ｖｆの発振周波数ＦＯＳＣより小さい場合、移相器制御信号Ｖｐｃｎｔを調整し、移相器１１１において、発振周波数ＦＯＳＣを小さくするようにする。さらに、基準周波数Ｆｒｅｆとフィードバック信号Ｖｆの発振周波数ＦＯＳＣの関係が反転した場合、例えば、直前に生成された移相器制御信号Ｖｐｃｎｔを再度生成し、基準周波数Ｆｒｅｆとフィードバック信号Ｖｆの発振周波数ＦＯＳＣとを略等しくすることができる。
【００５２】
（４）ゲイン制御
また、フィルタコア部１０２をフィルタとして動作させるためには、フィルタコア部１０２の発振を停止させる。このため、ゲイン制御電圧生成部１０８は、ゲイン制御電圧Ｖｇｃｎｔを一定量低下させる。この動作のタイミングを、図５中にｔ１１として示す。以上説明した動作によってフィルタコア部１０２を調整することにより、再帰型ＲＦフィルタのバンドパス周波数を調整し、また、フィルタ回路が高いＱ値とゲインを得られる状態にすることができる。
【００５３】
図６は、本発明の一実施形態のフィルタコア部１０２のゲイン及び周波数を調整した後でフィルタ装置をフィルタとして動作させる時のフローチャートである。
本実施形態では、フィルタコア部１０２の調整時に、先ずステップ８０１において、ゲイン制御電圧生成部１０８がＡＧＣ回路１１０のゲインを高くして、フィルタコア部１０２を発振状態に設定する。
【００５４】
次に、ステップ８０２及び８０３において、ゲイン及び周波数の調整を行う。初めに、ステップ８０２において、ゲイン及び周波数が設定される。ステップ８０３において、出力電圧ＲＳＳＩが基準振幅電圧ＲＳＳＩｒｅｆと異なる場合、ＡＧＣ回路１１０のゲインがゲイン制御電圧生成部１０８によって調節される。発振周波数ＦＯＳＣが基準周波数Ｆｒｅｆと異なる場合は、移相器制御電圧生成部１１７が、移相器１１１の位相を調節する。このような調節を複数回繰り返し、出力電圧ＲＳＳＩが基準振幅電圧ＲＳＳＩｒｅｆにほぼ等しく、かつ発振周波数ＦＯＳＣが基準周波数Ｆｒｅｆにほぼ等しくなった場合、ゲイン及び周波数の調整を終える。
【００５５】
最後に、ステップ８０４において発振が停止された後、ステップ８０５において、フィルタ装置はフィルタとして動作される。
以上説明した本実施形態によれば、ＡＧＣ回路１１０のゲインや移相器１１１の位相を自動的に調整し、フィルタ装置のコア部のゲインや位相を自動的に調整することができる再帰型のフィルタ回路のような正帰還を有するフィルタ回路を提供することができる。
【産業上の利用可能性】
【００５６】
以上説明した本発明は、再帰型フィルタ回路のような正帰還を有するフィルタ回路を本体とする回路であれば、どのような回路にも適用可能であり、フィルタ回路本体を調整することができる。
【符号の説明】
【００５７】
１０１  振幅比較回路
１０２  フィルタコア部
１０３  周波数比較回路
１０４  レベルディテクタ
１０７，１１６  コンパレータ
１０８  ゲイン制御電圧生成部
１０９  加算器
１１０  ＡＧＣ回路
１１１  移相器
１１２  周波数カウンタ
１１７  移相器制御電圧生成部
１２０  ＬＮＡ回路
【図１】
0005572166.tif 000002
【図２】
0005572166.tif 000003
【図３】
0005572166.tif 000004
【図４】
0005572166.tif 000005
【図５】
0005572166.tif 000006
【図６】
0005572166.tif 000007
【図７】
0005572166.tif 000008
【図８】
0005572166.tif 000009