(57)【特許請求の範囲】
【請求項１】
直列に結合された複数の発光デバイスを含む発光装置のための回路であって、ダイオード選択回路は、
整流ＡＣ入力信号及び基準電圧を受信して、前記整流ＡＣ入力信号と前記基準電圧との比較に応答して制御信号を発生するようになったコンパレータと、
前記複数の発光ダイオードに前記整流ＡＣ入力信号に比例する電流を供給するようになった電圧制御電流源と、
前記制御信号を受信し、前記制御信号に応答して前記複数の発光デバイスの少なくとも１つを迂回して電流をシャントするようになったスイッチと、
を備え、
前記ダイオード選択回路は、閾値レベル以下である前記整流ＡＣ入力信号のレベルに応答して、前記複数の発光デバイスの少なくとも１つを迂回して電流をシャントするようになっている回路。
【請求項２】
前記電圧制御電流源は、第１のトランジスタ、該第１のトランジスタのエミッタに結合されるエミッタ抵抗、該第１のトランジスタのベースに結合されるダイオード、前記ダイオードの第１の端子に結合される第１の抵抗、及び前記ダイオードの第２の端子に結合される第２の抵抗を備え、更に、前記エミッタ抵抗及び前記第１の抵抗に結合され、前記整流ＡＣ入力信号を受信するようになった端子を備える、請求項１に記載の回路。
【請求項３】
前記第１のトランジスタのベースに結合される調整可能な電流シンクを更に備える、請求項２に記載の回路。
【請求項４】
前記調整可能な電流シンクは、前記第１のトランジスタのベースに結合されるコレクタ及び接地に結合されるエミッタを含む第３のトランジスタ、及び該第３のトランジスタのベースに結合されるダイオードを備える、請求項３に記載の回路。
【請求項５】
前記第３のトランジスタのベースは、該第３のトランジスタの導電性を制御するようになったパルス幅変調（ＰＷＭ）制御信号を受信するようになっている、請求項４に記載の回路。
【請求項６】
前記スイッチは、電界効果トランジスタを備え、前記制御信号は、該電界効果トランジスタのゲートに印加され、前記スイッチは、前記電界効果トランジスタとカスコード構成で結合される第２のトランジスタを更に備え、該第２のトランジスタの導電性が前記電界効果トランジスタによって制御されるようになっている、請求項１に記載の回路。
【請求項７】
前記第２のトランジスタは、ベース、コレクタ、及びエミッタを含むバイポーラトランジスタを備え、前記電界効果トランジスタのドレインは、該バイポーラトランジスタのエミッタに結合され、該バイポーラトランジスタのコレクタは前記少なくとも１つの発光デバイスのアノードに結合される、請求項６に記載の回路。
【請求項８】
複数の基準電圧を発生するようになった分圧器ラダーと、
整流ＡＣ入力信号及び前記複数の基準電圧のそれぞれを受信し、前記整流ＡＣ入力信号と前記基準電圧のそれぞれとの比較に応答して制御信号を発生するようになった、複数のコンパレータと、
前記制御信号のそれぞれを受信して、前記制御信号に応答して前記複数の発光デバイスのそれぞれを迂回して電流をシャントするようになった複数のスイッチと、
を更に備える、請求項１に記載の回路。
【請求項９】
ＡＣ電力信号を受信するようになった端子と、
前記ＡＣ電力信号に応答して整流ＡＣ入力信号を発生するようになった全波整流器と、
前記整流ＡＣ入力信号に応答してＤＣ基準電圧を発生するようになった基準電圧発生器と、
直列に結合される複数の発光デバイスと、
前記整流ＡＣ入力信号に比例する電流を前記複数の発光ダイオードに供給するようになった電圧制御電流源と、
前記整流ＡＣ入力信号及び前記基準電圧を受信して前記整流ＡＣ入力信号と前記基準電圧との比較に応答して制御信号を発生するコンパレータと、閾値レベル以下である前記整流ＡＣ入力信号のレベルに応じた前記制御信号に応答して前記発光デバイスの少なくとも１つを迂回して電流をシャントするようになったスイッチとを備えるダイオード選択回路と、
を備える照明装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体照明に関し、詳細には半導体照明構成部品を含む照明器具に関する。
【背景技術】
【０００２】
半導体照明アレイは多くの照明用途に使用される。例えば、半導体発光デバイスのアレイを含む半導体照明パネルは、例えば、建築照明及び／又はアクセント照明における直接照明源として使用されている。半導体発光デバイスは、例えば、１つ又はそれ以上の発光ダイオード（ＬＥＤ）を含むパッケージ化された発光デバイスを備えることができる。無機ＬＥＤは一般に接合を形成する半導体層を含む。有機発光層を含む有機ＬＥＤ（ＯＬＥＤ）は、他の形式の半導体発光デバイスである。一般に、半導体発光デバイスは、発光層又は発光領域にいて、電子キャリアつまり電子及び空孔の再結合によって発光する。
【０００３】
通常、半導体照明パネルは、携帯型電子デバイスに使用されるＬＣＤ表示画面等の小型液晶表示（ＬＣＤ）画面用のバックライトとして使用される。更に、ＬＣＤテレビディスプレイ等の大型ディスプレイのバックライトに半導体照明パネルを利用することへの興味が高まっている。
【０００４】
小型ＬＣＤ画面に関して、一般に、バックライト組立体は、ＬＥＤが放出する青色光の一部を黄色光に変換する波長変換蛍光体で被覆された青色発光ＬＥＤを含む、白色ＬＥＤ照明デバイスを用いる。結果として得られる青色光と黄色光を組み合わせた光は、観測者には白色に見える。しかしながら、このような構成が発生する光は白色に見えるが、この光で照らされた物体は限定された光スペクトルによって天然色には見えない場合がある。例えば、この光は可視スペクトルの赤色のエネルギが低いので、この光では物体の赤色が上手く発色しない場合がある。その結果、このような光の下で見ると物体は不自然な色に見える場合がある。
【０００５】
光源の演色評価数（ＣＲＩ）は、広範囲の光を正確に照らすための、光源が発生した光の能力の客観的尺度である。演色評価数の範囲は、単色源では実質的にゼロであり、白色光源ではほぼ１００である。蛍光体ベースの半導体光源から発生する光の演色評価数は比較的小さい。
【０００６】
大型のバックライト及び照明用途に関して、照明パネルで照らされる物体及び／又は表示画面がより自然に見えるように、大きな演色評価数を有する白色光を発生する光源を備えることが望まれる場合が多い。従って、ＣＲＩを改善するために、例えば、装置に赤色発光蛍光体及び／又は赤色発光デバイスを追加することで、赤色光を白色光に加えることができる。他の光源は、赤色、緑色、及び青色発光デバイスを含むことができる。赤色、緑色、及び青色発光デバイスを同時に作動させる場合、結果として得られる混合色は、赤色、緑色、青色光源の相対強度に応じて白色又は近白色に見えるであろう。
【０００７】
大きなＣＲＩ及び／又は高効率の半導体光源が実証されているが、建築用途におけるこのような光源の大規模な採用の１つの問題点は、一般に、半導体照明デバイスが直流（ＤＣ）で駆動されるが、電力は長距離電力供給に有効な交流（ＡＣ）を用いて供給されるよう設計されている点である。一般に、半導体光源は、ＡＣ電力をＤＣ電力に変換する電力コンバータを備えるか又はこれに結合され、光源はＤＣ電力で駆動される。しかしながら、このような電力コンバータを使用すると、光源及び／又は全体設備のコストが高くなり、追加的な効率損失が発生する。
【０００８】
ＡＣ駆動の半導体光源を提供するいくつかの試みは、ＬＥＤ、又はＬＥＤストリングもしくはグループを整流されたＡＣ波形を用いて駆動することを必要とする。しかしながら、ＬＥＤは点灯用の最小順電圧を必要とするので、ＬＥＤは整流されたＡＣ波形の一部でのみ点灯することになり、このことは、目に見えるちらつきにつながる場合、システムの力率が不所望に低下する場合、及び／又はシステムの抵抗損失が増加する場合がある。
【０００９】
ＡＣ駆動の半導体光源を提供する他の試みは、ＡＣ波形の各半サイクルでＬＥＤの半分がＯＮ駆動されるように、ＬＥＤを逆並列構成に配置することを必要とする。しかしながら、この方法では、整流されたＡＣ信号を用いる場合と同じ光束を生じるためには２倍のＬＥＤが必要となる。
【発明の概要】
【課題を解決するための手段】
【００１０】
特定の実施形態による発光装置のために回路は、直列に結合された複数の発光デバイスを含む。本回路は、整流ＡＣ入力信号及び基準電圧を受信して、整流ＡＣ入力信号と基準電圧との比較に応答して制御信号を発生するようになったコンパレータと、複数の発光ダイオードに整流ＡＣ入力信号に比例する電流を供給するようになった電圧制御電流源と、制御信号を受信し、制御信号に応答して複数の発光デバイスの少なくとも１つを迂回して電流をシャントするようになったスイッチとを備える。
【００１１】
電圧制御電流源は、第１のトランジスタ、該第１のトランジスタのエミッタに結合されるエミッタ抵抗、該第１のトランジスタのベースに結合されるダイオード、ダイオードの第１の端子に結合される第１の抵抗、及びダイオードの第２の端子に結合される第２の抵抗を備え、更に、エミッタ抵抗及び第１の抵抗に結合され、整流ＡＣ入力信号を受信するようになった端子を備える。ダイオードは、ツェナーダイオードを備えることができる。
【００１２】
第１のトランジスタのコレクタは、一連の発光デバイスに結合できる。
【００１３】
特定の実施形態において、本回路は、第１のトランジスタのコレクタに結合されるベース、及び第１のトランジスタのエミッタに結合されるコレクタを含む第２のトランジスタを更に備えることができる。
【００１４】
本回路は、第１のトランジスタのベースに結合される調整可能な電流シンクを更に備えることができる。調整可能な電流シンクは、第１のトランジスタのベースに結合されるコレクタ及び接地に結合されるエミッタを含む第３のトランジスタ、及び該第３のトランジスタのベースに結合されるダイオードを備えることができる。第３のトランジスタのベースは、該第３のトランジスタの導電性を制御するようになったパルス幅変調（ＰＷＭ）制御信号を受信するようになっている。
【００１５】
本回路は、閾値レベル以下である整流ＡＣ入力信号レベルに応答して、複数の発光デバイスの少なくとも１つを迂回して電流をシャントするようになっている。
【００１６】
スイッチは電界効果トランジスタを備えることができ、制御信号は電界効果トランジスタのゲートに印加される。
【００１７】
スイッチは、電界効果トランジスタとカスコード構成で結合される第２のトランジスタを更に備えることができ、第２のトランジスタの導電性は電界効果トランジスタによって制御されるようになっている。
【００１８】
第２のトランジスタは、ベース、コレクタ、及びエミッタを含むバイポーラトランジスタを備えることができ、電界効果トランジスタのドレインは、バイポーラトランジスタのエミッタに結合され、バイポーラトランジスタのコレクタは少なくとも１つの発光デバイスのアノードに結合されることができる。
【００１９】
本回路は、電界効果トランジスタのドレインとバイポーラトランジスタのエミッタとの間に結合される抵抗を更に備えることができる。
【００２０】
ダイオード選択回路は、複数の基準電圧を発生するようになった分圧器ラダーと、整流ＡＣ入力信号及び複数の基準電圧のそれぞれを受信し、整流ＡＣ入力信号と基準電圧のそれぞれとの比較に応答して制御信号を発生するようになった複数のコンパレータと、制御信号のそれぞれを受信して制御信号に応答して複数の発光デバイスのそれぞれを迂回して電流をシャントするようになった複数のスイッチとを更に備えることができる。
【００２１】
スイッチは、ゲート端子及びソース／ドレイン端子を含む電界効果トランジスタを備えことができ、ソース／ドレイン端子の一方は、少なくとも１つの発光デバイスのアノードに結合され、前記ソース／ドレイン端子の他方は、少なくとも１つの発光デバイスのカソードに結合されることができる。
【００２２】
本回路は、電界効果トランジスタのゲート端子と少なくとも１つの発光デバイスのアノードとの間に結合されるスルーレート制御キャパシタを更に備えることができる。
【００２３】
本回路は、複数の基準電圧を発生するようになった分圧器ラダーと、整流ＡＣ入力信号及び複数の基準電圧のそれぞれを受信し、整流ＡＣ入力信号と基準電圧のそれぞれとの比較に応答して制御信号を発生するようになった複数のコンパレータと、制御信号のそれぞれを受信して、制御信号に応答して複数の発光デバイスのそれぞれを迂回して電流をシャントするようになった複数のスイッチとを更に備えることができる。
【００２４】
スイッチは、コンパレータの出力に結合されるベースを含み、接地に結合されるエミッタ及び少なくとも１つの発光デバイスのアノードに結合されるコレクタを有するバイポーラトランジスタを備えることができる。
【００２５】
特定の実施形態による照明装置は、ＡＣ電力信号を受信するようになった端子と、ＡＣ電力信号に応答して整流ＡＣ入力信号を発生するようになった全波整流器と、整流ＡＣ入力信号に応答してＤＣ基準電圧を発生するようになった基準電圧発生器と、直列に結合される複数の発光デバイスと、整流ＡＣ入力信号に比例する電流を複数の発光ダイオードに供給するようになった電圧制御電流源と、整流ＡＣ入力信号及び基準電圧を受信して整流ＡＣ入力信号と基準電圧との比較に応答して制御信号を発生するコンパレータ及び制御信号に応答して発光デバイスの少なくとも１つを迂回して電流をシャントするようになったスイッチを備えるダイオード選択回路とを備える。
【００２６】
電圧制御電流源は、第１のトランジスタ、第１のトランジスタのエミッタに結合されるエミッタ抵抗、第１のトランジスタのベースに結合されるダイオード、ダイオードの第１の端子に結合される第１の抵抗、及びダイオードの第２の端子に結合される第２の抵抗を備え、更に、エミッタ抵抗及び第１の抵抗に結合され、整流ＡＣ入力信号を受信するようになった端子を備える。ダイオードは、ツェナーダイオードを備えることができる。
【００２７】
第１のトランジスタのコレクタは、一連の発光デバイスに結合されることができる。
【００２８】
特定の実施形態において、本回路は、第１のトランジスタのコレクタに結合されるベース、及び第１のトランジスタのエミッタに結合されるコレクタを含む第２のトランジスタを更に備えることができる。
【００２９】
本回路は、第１のトランジスタのベースに結合される調整可能な電流シンクを更に備えることができる。調整可能な電流シンクは、第１のトランジスタのベースに結合されるコレクタ及び接地に結合されるエミッタを含む第３のトランジスタ、及び該第３のトランジスタのベースに結合されるダイオードを備えることができる。第３のトランジスタのベースは、該第３のトランジスタの導電性を制御するようになったパルス幅変調（ＰＷＭ）制御信号を受信するようになっている。
【００３０】
ダイオード選択回路は、閾値レベル以下である整流ＡＣ入力信号レベルに応答して、複数の発光デバイスの少なくとも１つを迂回して電流をシャントするようになっている。
【００３１】
スイッチは電界効果トランジスタを備えことができ、制御信号は電界効果トランジスタのゲートに印加される。
【００３２】
スイッチは、電界効果トランジスタとカスコード構成で結合される第２のトランジスタを更に備えことができ、第２のトランジスタの導電性が電界効果トランジスタによって制御されるようになっている。
【００３３】
第２のトランジスタは、ベース、コレクタ、及びエミッタを含むバイポーラトランジスタを備えことができ、電界効果トランジスタのドレインは、バイポーラトランジスタのエミッタに結合され、バイポーラトランジスタのコレクタは少なくとも１つの発光デバイスのアノードに結合されることができる。
【００３４】
スイッチは、ゲート端子及びソース／ドレイン端子を含む電界効果トランジスタを備えことができ、ソース／ドレイン端子の一方は、少なくとも１つの発光デバイスのアノードに結合され、ソース／ドレイン端子の他方は、少なくとも１つの発光デバイスのカソードに結合されることができる。
【００３５】
照明装置は、複数の発光デバイスの最初のアノードに結合される電流供給回路を更に備えることができ、電流供給回路は、最初の発光デバイスのアノードに結合されるコレクタを含むバイポーラトランジスタと、バイポーラトランジスタのエミッタに結合されるエミッタ抵抗と、バイポーラトランジスタのベースに結合されるバイアス回路とを備える。
【００３６】
本発明の実施形態による他の装置及び／又は方法は、当業者であれば以下の図面及び詳細な説明を精査することで明らかになるはずである。本明細書のこれら全ての追加の装置及び／又は方法は、本発明の範疇にあり、添付の請求項によって保護されることが意図されている。
【００３７】
本発明を更に理解できるように包含され、本出願に組み込まれてその一部を構成する添付の図面は、本発明の特定の実施形態を例示する。
【図面の簡単な説明】
【００３８】
【図１Ａ】本発明の特定の実施形態による半導体照明装置である。
【図１Ｂ】本発明の特定の実施形態による半導体照明装置である。
【図１Ｃ】半導体照明装置の発光デバイス（ＬＥＤ）の直列相互接続を示す概略的な回路図である。
【図２】本発明の種々の実施形態による半導体照明装置のための駆動回路を示す概略的な回路図である。
【図３Ａ】本発明の種々の実施形態による半導体照明装置のための電圧制御電流源を示す概略的な回路図である。
【図３Ｂ】本発明の種々の実施形態による半導体照明装置のための電圧制御電流源を示す概略的な回路図である。
【図３Ｃ】本発明の種々の実施形態による半導体照明装置のための電圧制御電流源を示す概略的な回路図である。
【図３Ｄ】本発明の種々の実施形態による半導体照明装置のための電圧制御電流源のシミュレートされた出力電流のグラフである。
【図４Ａ】本発明の種々の実施形態による半導体照明システムのための出力電流を示すグラフである。
【図４Ｂ】本発明の種々の実施形態による半導体照明システムのための入出力電圧波形を示すグラフである。
【図５】本発明の特定の実施形態によるダイオード選択回路を示す概略的な回路図である。
【図６】特定の実施形態による整流電圧信号を示すグラフである。
【図７】本発明の別の実施形態によるダイオード選択回路を示す概略的な回路図である。
【図８】本発明の別の実施形態によるダイオード選択回路を示す概略的な回路図である。
【図９】本発明の別の実施形態によるダイオード選択回路を示す概略的な回路図である。
【図１０】本発明の特定の実施形態による半導体照明装置のための調整可能な電流シンクを備える電圧制御電流源を示す概略的な回路図である。
【発明を実施するための形態】
【００３９】
本発明の実施形態は、以下に本発明の実施形態を示す添付図面を参照してより完全に説明する。しかしながら、本発明は、多くの異なる形態で具現化でき、以下に説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示が詳細で完全であるように及び当業者に対して発明の範囲を伝えるために提供される。全体にわたって同じ参照番号は同じ構成部品を参照する。
【００４０】
本明細書では、用語「第１の」、「第２の」等は種々の構成要素を示すために使用するが、これらの構成要素はこれらの用語で限定されないことを理解されたい。これらの用語は、１つの構成要素を他と識別するために使用される。例えば、本発明の範囲を逸脱することなく、第１の構成要素は第２の構成要素と表現することができ、同様に、第２の構成要素は第１の構成要素と表現することができる。本明細書で使用する場合、用語「及び／又は」は、１つ又はそれ以上の関連の記載された要素の任意の及び全ての組み合わせを含む。
【００４１】
層、領域、又は基体等の構成要素が他の構成要素の「上に（ｏｎ）」ある又は「上に（ｏｎｔｏ）」延びると言及される場合、直接的に他の構成要素の「上に」あること又は直接的に他の構成要素の「上に」延びること又は介在要素が存在することができることを理解されたい。対照的に、構成要素が他の構成要素の「直接上に」ある又は「直接上に」延びると言及される場合、介在要素は存在しない。また、構成要素が他の構成要素に「接続される（ｃｏｎｎｅｃｔｅｄ）」又は「結合される（ｃｏｕｐｌｅｄ）」と言及される場合、他の構成要素に直接接続される又は結合されること、又は介在要素があってもよいことを理解されたい。対照的に、構成要素が他の構成要素に「直接接続される」又は「直接結合される」と言及される場合、介在要素は存在しない。
【００４２】
「下に（ｂｅｌｏｗ）」又は「上に（ａｂｏｖｅ）」又「上の（ｕｐｐｅｒ）」又は「下の（ｌｏｗｅｒ）」又は「水平の（ｈｏｒｉｚｏｎｔａｌ）」又は「垂直の（ｖｅｒｔｉｃａｌ）」等の相対語は、本明細書では、１つの構成要素、層、又は領域の図示するような他の構成要素、層、又は領域に対する関係を説明する。
これらの用語は、デバイスの図示の方向に加えて別の方向を網羅することが意図されていることを理解されたい。
【００４３】
本明細書で使用する用語は、特定の実施形態を示す説明するだけの目的であり、本発明を限定することは意図されていない。本明細書で使用する場合、単数形「ａ」、「ａｎ」、「ｔｈｅ」は、そうでないと明確な記載がある場合を除いて、同様に複数形を含むことが意図される。更に、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、本明細書で使用する場合、規定された特徴、整数、ステップ、作動、要素、及び／又は構成要素を特定するが、１つ又はそれ以上の他の特徴、整数、ステップ、作動、要素、構成要素、及び／又はこれらのグループの存在又は追加を除外しないことを理解されたい。
【００４４】
特にほかに規定されない場合、本明細書で使用する全ての用語（技術及び科学用語を含む）は、本発明が属する技術分野の当業者が通常理解するような意味をもつ。更に、本明細書で使用する用語は、本明細書及び関連技術との関連においてこれらの意味に適合する意味をもつと解釈すべきであり、本明細書でそのように明示されない場合、理想的な又は過度に形式的な意味と解釈すべきではないことを理解されたい。
【００４５】
図１Ａ及び１Ｂを参照すると、特定の実施形態による照明装置１０が示される。図１Ａ及び１Ｂの照明装置１０は、ダウンライト又はスポットライトとしての一般的な照明用途に適する「缶型」照明器具とすることができる。しかしながら、特定の実施形態による照明装置は、異なる外形寸法とすることができることを理解されたい。例えば、特定の実施形態による照明装置は、従来型の電球、パンライト又はトレイライト、自動ヘッドライト、又は他の適切な形態とすることができる。
【００４６】
一般に、照明装置１０は、照明パネル２０が配置される缶形の外側ハウジング１２を含む。図１Ａ及び１Ｂに示す実施形態において、照明パネル２０は、円筒形ハウジング１２の内部に適合するように略円形である。照明パネル２０上に取り付けられ、ハウジング１２の端部に取り付けられた拡散レンズ１４に向けて光１５を放出するように配置された半導体照明デバイス（ＬＥＤ）２２、２４から光が発生する。拡散光１７はレンズ１４を通って放出される。特定の実施形態において、レンズ１４は放出光１５を拡散しないが、放出光１５を所望の近視野又は遠視野パターンに方向を変えること及び／又は焦点を合わせることができる。
【００４７】
更に図１Ａ及び１Ｂを参照すると、半導体照明装置１０は、複数の第１のＬＥＤ２２及び複数の第２のＬＥＤ２４を含むことができる。特定の実施形態において、複数の第１のＬＥＤ２２は、白色又は近白色の発光デバイスを含むことができる。複数の第２のＬＥＤ２４は、第１のＬＥＤ２２とは異なる主波長を有する光を放出する発光デバイスを含むことができ、第１のＬＥＤ２２及び第２のＬＥＤ２４による混合光が所望の色及び／又はスペクトル成分をもつことができる。
【００４８】
例えば、複数の第１のＬＥＤ２２及び複数の第２のＬＥＤ２４から放出される混合光は、演色評価数が大きい温白色光とすることができる。
【００４９】
特定光源の色度は、光源の「色点」と呼ぶことができる。白色光源に関して、色度は、光源の「白色点」と呼ぶことができる。白色光源の白色点は、所定の温度に加熱された黒体放射体から放出された光の色に対応する色度点の軌跡に沿って降下することができる。従って、白色点は、加熱された黒体放射体が光源の色相に一致する温度である光源の相関色温度（ＣＣＴ）で特定できる。一般に、白色光は約２５００Ｋと８０００Ｋの間のＣＣＴをもつ。２５００ＫのＣＣＴの白色光は赤色を帯びた色であり、４０００ＫのＣＣＴの白色光は、黄色を帯びた色であり、又は８０００ＫのＣＣＴの白色光は青色を帯びた色である。
【００５０】
一般に、「温白色」は、約３０００Ｋと３５００Ｋの間のＣＣＴをもつ白色光に言及する。特に、温白色光は、スペクトルの赤色領域の波長成分をもつことができ、観測者には黄色を帯びて見える場合がある。一般に、温白色光は、比較的大きなＣＲＩをもたらすので、照射物体がより自然な色をもつことができる。従って、例示的な用途のために温白色光を備えることは好ましい。
【００５１】
温白色の放出を実現するために、従来のパッケージ化されたＬＥＤは、青色ＬＥＤと組み合わせた単成分のオレンジ色蛍光体、又は青色ＬＥＤと組み合わせた黄色／緑色及びオレンジ色／赤色を混ぜ合わせた蛍光体のいずれかを含む。しかしながら、単成分のオレンジ色蛍光体を使用すると、緑色を帯びた及び赤色を帯びた色相の欠落の結果として、小さなＣＲＩにつながる可能性がある。他方で、一般に、赤色蛍光体は、黄色蛍光体よりもかなり効率が悪い。従って、黄色蛍光体に赤色蛍光体を加えるとパッケージ効率が低下する可能性があり、このことは発光効率の低下につながる場合がある。発光効率は、ランプに供給されたエネルギのうちで光エネルギに変換される割合の尺度である。ルーメンで測定したランプの光束をワットで計測した電力消費量で割ることで計算できる。
【００５２】
また、温白色光は非白色光を赤色光と組み合わせることで発生でき、このことは本出願に譲渡された名称「照明デバイス及び照明方法」米国特許第７，２１３，９４０号に開示されており、その開示内容は引用によって組み込まれている。本明細書で説明するように、照明デバイスは、それぞれ４３０ｎｍから４８０ｎｍ及び６００ｎｍから６３０ｎｍの範囲の主波長をもつ光を放出する第１及び第２のグループの半導体の発光体、及び５５５ｎｍから５８５ｎｍの範囲の主波長をもつ第１のグループの蛍光体を含むことができる。第１のグループの発光体が放出した照明デバイスを出る光と、第１のグループの蛍光体が放出した照明デバイスをでる光との組み合わせは、本明細書では「青方偏位黄色」又は「ＢＳＹ」と呼ぶ、１９３１ＣＩＥ色度図に規定された領域内にｘ、ｙ色座標を有するサブ混合光を発生する。このような非白色光は、６００ｎｍから６３０ｎｍの主波長をもつ光と混合される場合には温白色光を発生する。
【００５３】
特定の実施形態による照明装置に使用する青色及び／又は緑色ＬＥＤは、本出願人であるＣｒｅｅ，  Ｉｎｃ．から入手可能なＩｎＧａＮベースの青色及び／又は緑色ＬＥＤチップとすることができる。照明装置に使用する赤色ＬＥＤは、例えば、Ｅｐｉｓｔａｒ、Ｏｓｒａｍ他から入手可能なＡｌＩｎＧａＰ  ＬＥＤチップとすることができる。
【００５４】
特定の実施形態において、ＬＥＤ２２、２４は、約９００μｍ又はそれ以上の端長の正方形又は矩形の外周をもつことができる（つまり、所謂「パワーチップ」）。しかしながら、他の実施形態において、ＬＥＤチップ２２、２４は、端長約５００μｍ又はそれ未満とすることができる（つまり。所謂「小型チップ」）。特に、小型ＬＥＤチップはパワーチップよりも優れた電気的変換効率で作動できる。例えば、最大端部寸法が５００ミクロン未満で２６０ミクロンほどの緑色ＬＥＤチップは、通常、９００ミクロンチップよりも大きな電気的変換効率を有し、一般に単位消費電力ワット当たり５５ルーメンの光束、及び単位消費電力ワット当たり９０ルーメンと同量の光束を発生することが知られている。
【００５５】
照明装置１０のＬＥＤ２２は、白色／ＢＳＹ発光ＬＥＤを含むことができるが、照明装置のＬＥＤ２４は、赤色光を放出することができる。図１Ｃの概略的な回路図に示すように、照明装置１０のＬＥＤ２２、２４は、それぞれのストリングにおいて電気的に相互結合できる。図１Ｃに示すように、ＬＥＤ２２、２４は、白色／ＢＳＹＬＥＤ２２を直列に結合して第１のストリング３４Ａを形成するように相互結合できる。同様に、赤色ＬＥＤ２４は、直列に配列して第２のストリング３４Ｂを形成できる、各ストリング３２、３４は、それぞれのアノード端子２３Ａ、２５Ａ及びカソード端子２３Ｂ、２５Ｂに結合できる。
【００５６】
図１Ｃには２つのストリング３４Ａ、３４Ｂを示すが、照明装置１０は、より多くの又はより少ないストリングを含み得ることを理解されたい。更に、白色／ＢＳＹ  ＬＥＤ２２の並列ストリング、及び赤色又は他の色のＬＥＤ２４の並列ストリングとすることもできる。
【００５７】
次に図２を参照すると、半導体照明装置の複数の半導体発光デバイスを駆動するための駆動回路１００が示されている。詳細には、駆動回路１００は、直列に結合された複数のＬＥＤ又はＬＥＤセットを駆動するようになっている。図２に示すように、ＬＥＤセットは、Ｓ１、Ｓ２、…ＳＮセットを含むことができる。ＬＥＤセットＳ１からＳＮの各々は、直列及び／又は並列に結合された１つ又はそれ以上のＬＥＤを含むことができる。例えば、Ｓ１セットに示すように、セット内のＬＥＤは、並列に結合されるそれぞれの直列ストリングに結合される。直列のＬＥＤの全数は、ストリングへの入力電圧が最大ライン電圧の場合に回路が適切に高効率となるように選択できる。また、以下に説明するように、効率は、選択されたＬＥＤの両端の電圧を供給されるＡＣ電圧付近に保持することで高めることができる。
【００５８】
交流信号ＶＡＣは、全波整流ブリッジＢ１に印加される。全波整流ブリッジＢ１の出力は、整流ＡＣ信号Ｖｒｅｃｔである。整流ＡＣ信号Ｖｒｅｃｔは、ＬＥＤの第１のセットＳ１に電流を供給する直列抵抗又は電圧制御電流源等の電流源に印加できる。半導体照明デバイスの後続のセットＳ２からＳＮは、第１のセットＳ１に対して直列に結合される。制御線Ｌ２、Ｌ３、…ＬＮは、それぞれＬＥＤセットＳ２からＳＮのアノードに結合される。
【００５９】
駆動回路１００は、ダイオード選択回路１０、電源１２、及び分圧器１４を含む。整流信号Ｖｒｅｃｔは分圧器１４で分圧され、制御信号としてダイオード選択回路１０に供給される。また、整流信号Ｖｒｅｃｔは電源１２に供給され、これに応答して電源１２はダイオード選択回路１０に供給される実質的に一定の基準電圧Ｖｒｅｆを発生する。特定の実施形態において、電源１２は、１つ以上の基準電圧、例えば、異なる電圧の基準電圧群を発生することができる。
【００６０】
ダイオード選択回路１０は、任意の所定の時点で駆動されるダイオードの電圧降下が整流ＡＣ信号Ｖｒｅｃｔのレベル未満となるように、整流ＡＣ信号Ｖｒｅｃｔのレベルに応答して整流ＡＣ電圧Ｖｒｅｃｔで駆動されるＬＥＤの数を動的に調整するようになっている。このようにして、ＡＣ波形を十分に利用でき、回路からの光出力が増大し、回路の力率が改善され、回路からの発生する光の目に見えるちらつきが低減するであろう。一般に、ダイオード選択回路は、瞬間的なＬＥＤストリング電圧を常時僅かにＶｒｅｃｔよりも低い電圧に保持するように設計され、これにより電流源２０の両端の電圧降下を低減する又は最小限にすることができるので、効率が向上し又は最大になり、ＡＣ波形を十分に利用してもっと多くの光を発生できる。特定の実施形態において、非切換式ＬＥＤストリングを含む装置と比較してＴＨＤは８５％から２５％に改善できる。
【００６１】
作動時、整流ＡＣ電圧Ｖｒｅｃｔのレベルが低い場合、ＬＥＤの第１のグループＳ１だけを整流ＡＣ信号Ｖｒｅｃｔで駆動できるが、ＬＥＤの他のセットＳ２からＳＮは、整流信号Ｖｒｅｃｔで駆動されないように、回路から接続解除すること及び／又はバイパスすることができる。整流ＡＣ信号Ｖｒｅｃｔが増大すると、一連のＬＥＤのセットＳ２からＳＮは、整流ＡＣ信号Ｖｒｅｃｔで駆動されるように回路に接続することができ、全てのＬＥＤのセットＳ１からＳＮが回路に接続されて整流ＡＣ信号Ｖｒｅｃｔで駆動される。
【００６２】
電流源として抵抗（Ｒｓｅｒｉｅｓ）を利用する切替え構成において、Ｒｓｅｒｉｅｓの両端の電圧は、低い電圧から出発して次の切替え閾値に到達するまで上昇し、このポイントでゼロに戻りこの手順が再度始まる。これはＶｒｅｃｔ（ｔ）の第１の半サイクルの間であり、Ｖｒｅｃｔ（ｔ）が上昇する。第２の半サイクルＶｒｅｃｔ（ｔ）の間に、Ｖｒｅｃｔ（ｔ）は降下してＬＥＤ電流は第１の半サイクルと鏡像関係にある。従って、第１に半サイクルを考慮するだけで十分である。ＬＥＤを１、２、４、８等のグループに御可能に切替えるバイナリ重み付け切替え（Ｂｉｎａｒｙ  Ｗｅｉｇｈｔｅｄ  Ｓｗｉｔｃｈｉｎｇ）法を仮定すると、ＬＥＤ電流は以下の式で得ることができる。
【００６３】
Ｖｒｅｃｔ（ｔ）＝Ｖｐｅａｋ＊｜ｓｉｎ（２＊・＊Ｆａｃ＊ｔ）｜−２＊Ｖｆ
【００６４】
Ｖｒ＿ｓｅｒｉｅｓ＝Ｖｒｅｃｔ（ｔ）−ｆｌｏｏｒ（［Ｖｒｅｃｔ（ｔ）−Ｖｄｒｏｐ］／Ｖｌｅｄ）＊Ｖｌｅｄ
【００６５】
ＩＬＥＤ（ｔ）＝［Ｖｒｅｃｔ（ｔ）−ｆｌｏｏｒ（［Ｖｒｅｃｔ（ｔ）−Ｖｄｒｏｐ］／Ｖｌｅｄ）＊Ｖｌｅｄ］／Ｒｓｅｒｉｅｓ
【００６６】
直列抵抗を用いるのではなく、特定の実施形態では、図３Ａに示すように、電圧制御電流源（又はシンク）、ＶＣＣＳを用いて、動的に切替えられるＬＥＤのバンクを駆動する。
【００６７】
特定の実施形態において、ＬＥＤストリングへの電流は電圧制御電流源（ＶＣＣＳ）２０Ａから供給される。電流源２０Ａは、エミッタに結合されたエミッタ抵抗ＲＥを有するＰＮＰトランジスタＱ１、及び抵抗ＲＨ及びＲＬ並びにベースに接続されたツェナーダイオードＶＺを含むバイアス回路を備える。出力電流ＩOUTは以下の式により電流源２０から供給される。
【００６８】
【数１】
0005540150.tif 000002
【００６９】
【数２】
0005540150.tif 000003
【００７０】
従って、出力電流は整流入力電圧Ｖｒｅｃｔに比例する。この回路は、結果的に出力電流を更に調整してＬＥＤセットが回路に対して接続／接続解除される場合のスパイク低減を助けるようになっている。ツェナーダイオードは、トランジスタＱ１のベース−エミッタ接合に実質的に適合する電圧降下を有する他のタイプのダイオードに置換できることを理解されたい。
【００７１】
図３Ｂは、ＶＣＣＳ２０Ｂのさらに一般的な実例を示し、以下に説明する。
【００７２】
図３Ｂに示すＶＣＣＳ２０Ｂは、抵抗Ｒ１、Ｒ２、及びＲ３、ダイオードＤ１、及びＰＮＰトランジスタＱ１を含む。Ｄ１及びＱ１が突き合わされて熱結合されると仮定するとＶｆ（Ｄ１）＝Ｖｂｅ（Ｑ１）である。トランジスタＱ１が十分なゲインをもつと仮定すると、抵抗Ｒ３の両端の電圧は抵抗Ｒ１の両端の電圧と同じになる。
【００７３】
図３Ｃを参照すると、特定の実施形態において、ＶＣＣＳ電流源１２０にはＳｚｉｋｌａｉペア１２２を使用できる。Ｓｚｉｋｌａｉペア１２２は、ＰＮＰトランジスタＱ１及びＮＰＮトランジスタＱ２を含む。図３Ｃに示すように、ＰＮＰトランジスタＱ１のコレクタはＮＰＮトランジスタＱ２のベースに結合され、ＰＮＰトランジスタＱ１のエミッタは  ＮＰＮトランジスタＱ２のコレクタに結合される。ＮＰＮトランジスタＱ２のエミッタは、ダイオード選択回路１０で制御される切替えＬＥＤストリング１２４に結合される。Ｓｚｉｋｌａｉペアは、低い飽和電圧及び温度及び温度係数とすることができるが、非常に大きなゲインとすることができる（及び高出力トランジスタＱ２はＮＰＮである）。ダーリントントランジスタを使用できるが、飽和電圧が高く熱補償を必要とする２つのベース−エミッタ結合が存在する。また、特定の実施形態ではＭＯＳＦＥＴ電流源を使用できる。
【００７４】
Ｖｒｅｃｔ（ｔ）＞＞Ｖｆ（Ｄ１）と仮定すると、Ｒ１の両端の電圧は以下の式で与えられる。
Ｖｒ１＝Ｖｒｅｃｔ（ｔ）−Ｖｒｅｃｔ（ｔ）＊Ｒ２／（Ｒ１＋Ｒ２）
これは以下のように変形できる。
Ｖｒ１＝Ｖｒｅｃｔ（ｔ）＊Ｒ１／（Ｒ１＋Ｒ２）
【００７５】
更に、
Ｖｒ３＝Ｉｓｏｕｒｃｅ＊Ｒ３＝Ｖｒ１
である。
【００７６】
従って、
Ｉｓｏｕｒｃｅ＊Ｒ３＝Ｖｒｅｃｔ（ｔ）＊Ｒ１／（Ｒ１＋Ｒ２）
Ｉｓｏｕｒｃｅ＝［Ｖｒｅｃｔ（ｔ）／Ｒ３］＊［Ｒ１／（Ｒ１＋Ｒ２）］
Ｉｓｏｕｒｃｅ＝［Ｖｒｅｃｔ（ｔ）／Ｒ３］＊［１／（Ｒ１＋Ｒ２）／Ｒ１］
Ｉｓｏｕｒｃｅ＝［Ｖｒｅｃｔ（ｔ）／Ｒ３］＊［１／（１＋Ｒ２／Ｒ１）］
Ｉｓｏｕｒｃｅ＝Ｖｒｅｃｔ（ｔ）／［Ｒ３＊（１＋Ｒ２／Ｒ１）］
これは以下のように記述できる。
Ｉｓｏｕｒｃｅ（ｔ）＝Ｖｒｅｃｔ（ｔ）／Ｒｅｑ
Ｒｅｑ＝Ｒ３＊（１＋Ｒ２／Ｒ１）
【００７７】
定電流源と呼ばれるが、電流ＩｓｏｕｒｃｅがＶｒｅｃｔ（ｔ）に直接比例することは明かである。従って、用語「電圧制御電流源（ＶＣＣＳ）」は、電流源２０Ｂを説明するためにより適切に使用される。
【００７８】
一般的な回路設計は、Ｖｒｅｃｔ（ｔ）への依存をなくすように試みる。しかしながら、特定の実施形態において、一定電流をもたないことがより適切であろう。Ｑ１の静的及び動的ベース−エミッタ電圧Ｖｂｅを補償するためにＤ１を使用する場合（−２．２ｍＶ／Ｋ）、電圧制御電流源（ＶＣＣＳ）を設ける。ＶＣＣは以下の最小ドロップアウト電圧を有する。
Ｖｄｒｏｐｏｕｔ＝Ｖｃｅｓａｔ（Ｑ１）＋Ｉｓｏｕｒｃｅ＊Ｒ３
【００７９】
ここでＶｃｅｓａｔ（Ｑ１）はＩｓｏｕｒｃｅの増加につれて大きくなる。Ｖｃｅｓａｔ（Ｑ１）及びＲ３の両端の電圧降下を計算する場合、Ｉｓｏｕｒｃｅ＿ｍａｘを使用すれば十分である。動的に切替えられるＬＥＤのストリングがＶＣＣＳで駆動され、回路がＶｄｒｏｐ＞Ｖｄｒｏｐｏｕｔとなるように設計される場合（換言すれば、動的切替えコントローラが、ＶＣＣＳがＩｓｏｕｒｃｅを調整するための十分な余裕を常にもつこと保証する）、ＬＥＤ電流は、常にＶｒｅｃｔ（ｔ）に比例する。
【００８０】
前述のように、
Ｖｒｅｃｔ（ｔ）＝Ｖｐｅａｋ＊｜ｓｉｎ（２＊・＊Ｆａｃ＊ｔ）｜−２＊Ｖｆ
である。
【００８１】
Ｖｐｅａｋ＊｜ｓｉｎ（２＊・＊Ｆａｃ＊ｔ）｜＞＞２＊Ｖｆと仮定すると、
Ｖｒｅｃｔ（ｔ）＝Ｖｐｅａｋ＊｜ｓｉｎ（２＊・＊Ｆａｃ＊ｔ）｜
及び、
Ｉｓｏｕｒｃｅ（ｔ）＝Ｖｒｅｃｔ（ｔ）／Ｒｅｑ
となる。
【００８２】
従って、
Ｉｓｏｕｒｃｅ（ｔ）＝Ｖｐｅａｋ＊｜ｓｉｎ（２＊・＊Ｆａｃ＊ｔ）｜／Ｒｅｑ
Ｉｓｏｕｒｃｅ（ｔ）＝［Ｖｐｅａｋ／Ｒｅｑ］＊｜ｓｉｎ（２＊・＊Ｆａｃ＊ｔ）｜
Ｉｓｏｕｒｃｅ（ｔ）＝Ｉｐｅａｋ＊｜ｓｉｎ（２＊・＊Ｆａｃ＊ｔ）｜
であり、ここでＩｐｅａｋ＝Ｖｐｅａｋ／Ｒｅｑ、及びＲｅｑ＝Ｒ３＊（１＋Ｒ２／Ｒ１）である。
【００８３】
従って、入力電流は、実質的に正弦波であるが、前述の解析ではブリッジ整流器、Ｄ１、及びＶｄｒｏｐ電圧を無視しており、これはわずかなむだ時間を引き起こすと共にＩｓｏｕｒｃｅ（ｔ）が完全に正弦波になるのを妨げる。
【００８４】
図３Ｄは、ＶＣＣＳと抵抗電流源とのシミュレーション比較を示す。曲線３０１は、等価抵抗Ｒｅｑ＝２．２２ｋΩのＶＣＣＳ電流源を含む、動的切替えＬＥＤ駆動回路に関するＩｓｏｕｒｃｅ（ｔ）のグラフであるが、曲線３０２は、抵抗Ｒｓｅｒｉｅｓ＝２７０Ωの直列抵抗電流源を含む動的切替えＬＥＤ駆動回路に関するＩｓｏｕｒｃｅ（ｔ）のグラフである。
【００８５】
両方の回路は、非線形（しかし、バイナリではない）で、７個のスイッチを用いて損失が最小になるように設計された、同じ動的切替えＬＥＤストリングを使用する。２つのＬＥＤは、常に直列であり、低電圧源フリーが可能になる（及び、ちらつきのない調光が可能になる）。
【００８６】
Ｒｓｅｒｉｅｓ＝２７０Ωを使用する抵抗電流源に関して、全高調波歪みは７７．４％である。Ｒｅｑ＝２．２２ｋΩのＶＣＣＳに関して、入力電流は純正弦波に極めて近く、ＴＨＤは２．４％である。力率は０．９９より大きい。
【００８７】
ＬＥＤ電流が図３Ａ及び／又は図３Ｂに示すＣＣＳ回路２０Ａ、２０Ｂ等の電圧制御電流源を使用して設定される実施形態において、Ｖｒｅｃｔに比例するＬＥＤ電流を設定するために、特定の実施形態による回路の疑似出力電流のグラフ４０３である図４Ａに示すように出力電流波形は切替えの瞬間に何らかのスパイクを呈する場合がある。電流スパイクは、切替えの瞬間に出力電流信号４０３に現れる。
【００８８】
ストリングのｋ  ＬＥＤのセットがスイッチ接続（又は接続解除）される場合、ＬＥＤストリング電圧はｋ＊Ｖｌｅｄだけ上昇（又は降下）する。これは相当短時間で発生し、セットの短絡はそれ自体のスイッチを短絡するのと同じくらい高速である。短絡回路をセットから取り除くのに要する時間は、セットの非常に小さな浮遊容量を充電する電流源によって制御される。
【００８９】
短絡スイッチがＯＦＦになると（及び、少数キャリア蓄積時間の問題がないと仮定すると）、電流源は、浮遊容量を充電する際にスルーレートを設定する。しかしながら、電流源はハーバー正弦波なので、４分の１ＡＣライン周期を超えて、電流はほぼゼロから１．４＊Ｉｒｍｓまで変動する。
【００９０】
最上のＬＥＤアノードはＰＮＰ電流源トランジスタＱ４のコレクタに接続するので、ＬＥＤストリング電圧の変動はＰＮＰコレクタ電圧を同量だけ変える。
【００９１】
これはＢＪＴミラー容量Ｃｍを介して電流Ｉ＝Ｃｍ＊ｄＶ／ｄｔをコレクタからベースに供給して、電流源が図４Ｂに示すスパイクを生じるような不都合を起こす。
【００９２】
ＶＣＣＳを制限するように設計すること又はスイッチのスルーレートを制御することで、これらのスパイクを低減又は防止できる。
【００９３】
図４Ｂは、特定の実施形態による駆動回路１００の例示的な擬似電圧及び電流波形を示す。図４Ｂを参照すると、曲線４０１は、整流されたＡＣ正弦波Ｖｒｅｃｔであるが、曲線４０２は、任意の所定の瞬間に回路にスイッチ接続されるＬＥＤの両端電圧のグラフであり、特定の瞬間に励起される全てのＬＥＤの電圧降下の合計である。図４Ａに示すように、整流ＡＣ信号Ｖｒｅｃｔが増加すると、一連のＬＥＤグループは、回路にスイッチ接続され、出力電圧が段階的に増加して、一連のＬＥＤセットが励起される。
【００９４】
特定の実施形態において、任意の所定ステップでスイッチ接続されるＬＥＤの数、及びこれらのセットのスイッチ接続をもたらすＶｒｅｃｔの閾値レベルは、Ｖｒｅｃｔレベルが各々の一連のステップで励起されるＬＥＤの順電圧の合計よりも大きいままとなるように選択される。従って、一連のＬＥＤセットが回路にスイッチ接続される場合、Ｖｒｅｃｔレベルが上昇すると、回路にスイッチ接続される全てのＬＥＤは励起されたままとすることができる。
【００９５】
Ｖｒｅｃｔレベルが降下すると、一連のＬＥＤセットは回路からスイッチ接続解除されて、励起ダイオードの両端の電圧レベルが実質的に各々の瞬間時間でＶｒｅｃｔを下回ったままとなることを保証する。
【００９６】
図２を参照すると、ＶｒｅｃｔがセットＳ１のＬＥＤをオン作動するのに必要な電圧を超えると、ＬＥＤは順方向にバイアスされ、電流がＬＥＤを通って流れるようになる。これらの抵抗の両端の電圧降下は、Ｖｒｅｃｔ−Ｖｌｅｄ（ここで、ＶｌｅｄはＳ１のＬＥＤ両端の電圧である）に等しいので、電流はＶｒｅｃｔと同じ傾きで立ち上がる。ＶｒｅｃｔがＶｌｅｄを十分に上回ると（電流源での損失の関数として）、ダイオード選択回路１００は  次のＬＥＤセットＳ２を直列に切替えるので、全ＬＥＤストリング電圧は、以下のように選択できるＶｎｅｗ＿ｌｅｄ＿ｓｔｒｉｎｇだけ増加する。
Ｖｒｅｃｔ（ｔ＝Ｔｓｗｉｔｃｈ）＞Ｖｌｅｄ＋Ｖｎｅｗ＿ｌｅｄ＿ｓｔｒｉｎｇ
【００９７】
これにより、新しいＬＥＤストリングが直列に切替わる場合、電流源を通る電流は依然として僅かに正であることが保証される。
【００９８】
ｄＶ＝Ｖｒｅｃｔ（Ｔｓｗｉｔｃｈ）−（Ｖｌｅｄ＋Ｖｎｅｗ＿ｌｅｄ＿ｓｔｒｉｎｇ）と定義する。ｄＶ＞０の場合、新しいセットが直列にスイッチ接続されると、ＬＥＤを通る電流はゼロではない正値に降下する。ｄＶ＝０の場合、新しいセットが直列にスイッチ接続されると、電流はゼロに降下する。
【００９９】
ｄＶ＜０の場合、電流はゼロ以下に降下するが、ＬＥＤは単極性なので電流は流れることができず、電流は、ＶｒｅｃｔがＶｌｅｄ＞０に上昇するまで流れないままである。
【０１００】
従って、ｄＶ＜＝０の場合、ＬＥＤの電流はゼロなので、電流制御方法にかかわらず、電流がダイオードを通って流れ続けるにはｄＶはゼロよりも大きくする必要がある。そうでなければ、電流は切替えエッジでゼロに降下し、Ｖｒｅｃｔが直列にスイッチ接続された全てのＬＥＤの電圧降下よりも大きくなるまでここに留まる。
【０１０１】
更に、ｄＶがさらに負値になると、ゼロ電流期間が長くなる。従って、ｄＶを上手く選択しないと、切替えエッジは、入力電流波形にノッチ（０Ａに上昇／下降）をもたらす場合がある。
【０１０２】
入力電流源として抵抗を備えると、ｄＶ＞＝０であれば十分である。しかしながら、電流源に関しては、例えば約１Ｖとすることができる有限ドロップアウト電圧Ｖｃｓｄｏが存在するが、これ以下では電流源はＯＦＦとなる。従って、電圧制御電流源（ＶＣＣＳ）を使用する場合のｄＶ制約はｄＶ＞＝Ｖｃｓｄｏである。
【０１０３】
図５にダイオード選択回路１０Ａを含む駆動回路１００Ａを示す。図示のように、ダイオード選択回路１０Ａは、基準電圧Ｖｒｅｆから複数の基準電圧Ｖｒｅｆ−１、Ｖｒｅｆ−２、及びＶｒｅｆ−３を発生させる抵抗Ｒ５１からＲ５４を含む分圧器ラダー１８を備える。
【０１０４】
更に、ダイオード選択回路１０Ａは、複数のコンパレータＣ５１からＣ５３、及びそれぞれのコンパレータＣ５１からＣ５３の出力に結合したゲートを有する切替えトランジスタＱ５１からＱ５３を含む。図５に示す実施形態において、切替えトランジスタＱ５１からＱ５３のソースは接地され、切替えトランジスタＱ５１からＱ５３のドレインは、それぞれの抵抗Ｒ５６、Ｒ５７、及びＲ５８を介してバイポーラシャント・トランジスタＱ５４からＱ５６のエミッタに結合される。バイポーラシャント・トランジスタＱ５４からＱ５６のコレクタは、それぞれの制御線Ｌ１、Ｌ２、及びＬ３に結合され、制御線は、ＬＥＤのセットＳ２、Ｓ３、及びＳ４のそれぞれの１つのアノードに結合される。
【０１０５】
分圧器ラダー１８で生じた基準電圧Ｖｒｅｃｔ−１からＶｒｅｃｔ−３は、コンパレータＣ５１からＣ５３の非反転入力に印加される。詳細には、最も低い基準電圧Ｖｒｅｆ−１はコンパレータＣ５１の非反転入力に印加され、基準電圧Ｖｒｅｆ−２はコンパレータＣ５２の非反転入力に印加され、最も高い基準電圧Ｖｒｅｆ−３はコンパレータＣ５３の非反転入力に印加される。
【０１０６】
随意的な分圧器１６は、バイポーラシャント・トランジスタＱ５４からＱ５６のそれぞれのベースにバイアス電圧を供給する。
【０１０７】
１つ又はそれ以上の直列に接続されたＬＥＤセットＳ２からＳ４は、整流ＡＣ入力信号Ｖｒｅｃｔのレベルに基づいて駆動回路からスイッチ接続解除できる。詳細には、Ｖｒｅｃｔレベルと基準電圧Ｖｒｅｆ−２からＶｒｅｆ−３の１つとの比較に基づいて、ＬＥＤの駆動電流は、１つ又はそれ以上のＬＥＤセットＳ２からＳ４をバイパスして、バイポーラシャント・トランジスタＱ５４からＱ５６の１つからそれぞれのエミッタ抵抗Ｒ５６からＲ５８を通って接地へシャントすることができる。残りのＬＥＤを通る電流は、ＬＥＤ駆動電流がシャントするバイポーラシャント・トランジスタＱ５４からＱ５６のバイアスレベルによって制御できる。
【０１０８】
図５に示駆動回路１００Ａ及びダイオード選択回路１０Ａの作動を、スケール調整されたＡＣ整流信号Ｖｒｅｃｔ’の１サイクルのグラフである図６を参照して詳細に説明する。図５及び６を参照すると、Ｖｒｅｃｔ’値が最も低い基準電圧Ｖｒｅｆ−１を下回ると、コンパレータＣ５１からＣ５３への非反転入力は全て、コンパレータＣ５１からＣ５３の非反転入力に入力される基準電圧Ｖｒｅｆ−２からＶｒｅｆ−３未満となる。従って、コンパレータＣ５１からＣ５３の各々は、それぞれの切替えトランジスタＱ５１からＱ５３をＯＮ状態に切替える高い出力電圧を生じる。詳細には、トランジスタＱ５１がスイッチオンになり、エミッタがバイポーラシャント・トランジスタＱ５４を導通状態に切替える。バイポーラシャント・トランジスタＱ５４が導通すると、ＬＥＤの第２のセットＳ２のアノードが切替えトランジスタＱ５１を経由して接地に結合されるので、後続のＬＥＤのセットＳ２からＳ４がバイパスされる。
【０１０９】
Ｖｒｅｃｔレベルが第１のセットＳ１の順電圧降下を超えると、第１のセットＳ１のＬＥＤがオン動作して発光が始まる。
【０１１０】
Ｖｒｅｃｔ’レベルが継続的に上昇して最も低い基準電圧Ｖｒｅｃｔ−１に到達する。この時点でコンパレータＣ５１の出力はＬＯＷに切替わるので、切替えトランジスタＱ５１及びバイポーラシャント・トランジスタＱ５４がＯＦＦになる。しかしながら、電圧Ｖｒｅｃｔ’は依然として第２の基準電圧Ｖｒｅｆ−２未満であり、コンパレータＣ５２及びＣ５３は継続的に高レベルを出力するので、ＬＥＤの第３及び第４のセットＳ３及びＳ４は、回路からスイッチ接続解除されたままであり励起されない、従って、Ｖｒｅｃｔ’レベルがＶｒｅｆ−１とＶｒｅｆ−２との間にある場合、ＬＥＤの第１及び第２のセットＳ１及びＳ２を励起できる。
【０１１１】
Ｖｒｅｃｔ’が継続的に上昇してＶｒｅｆ−バイナリに到達すると、この時点で第２のコンパレータＣ５２の出力もＬＯＷに切替わり、切替えトランジスタＱ５２及びバイポーラシャント・トランジスタＱ５５がＯＦＦになる。これによりＬＥＤの第３のセットＳ３が駆動回路にスイッチ接続されるが、ＬＥＤの第４のセットＳ４はバイパスされたままである。
【０１１２】
最後に、Ｖｒｅｃｔ’が第３の基準信号Ｖｒｅｆ−３値に到達すると、コンパレータＣ５３の出力もＬＯＷに切替わり、トランジスタＱ５３及びＱ５６がＯＦＦになり、ＬＥＤの第４のセットＳ４を駆動回路にスイッチ接続する。
【０１１３】
バイポーラトランジスタＱ５４からＱ５６は、目下、駆動回路にスイッチ接続されているＬＥＤを通って流れる電流を制御する手段、並びにＯＮ状態のＬＥＤの電圧を維持するための安価で信頼性の高いトランジスタを提供する手段の両方を可能にする。例えば、トランジスタＱ５４からＱ５６を含まず、ＭＯＳトランジスタＱ５１からＱ５３を出力線Ｌ１からＬ３に直接結合すると、Ｖｒｅｃｔ’がＶｒｅｃｔ−３よりも大きく、切替えトランジスタＱ５１からＱ５３の３つ全てがＯＦＦになる場合、トランジスタＱ５１が、ＬＥＤのセットＳ２、Ｓ３、及びＳ４にわたる全ての電圧降下を引き受ける必要がある。このことは大型で高価なＭＯＳトランジスタを必要とする。更に、励起ＬＥＤの出力部で電流を調整することは難しいであろう。
【０１１４】
バイポーラシャント・トランジスタＱ５４からＱ５６は、線形モードでバイアスをかけることができ、切替えトランジスタＱ５１からＱ５３によってエミッタ切替えを行うことができる。
【０１１５】
特定の実施形態による回路は、比較的高い力率でＬＥＤを駆動できる。一般に、「力率」は、出力電流及び電圧波形が各サイクルでどれほど厳密に整列するかに言及する。全ストリングが励起される場合に整流波形のピーク近傍で電流をＯＮ／ＯＦＦする代わりに、電流は、整流波形が変わる度に段階的に引き込まれる。従って、特定の実施形態の回路において、出力電流は、より厳密に入力電圧波形に追従することができる。
【０１１６】
図７は、別の実施形態によるダイオード選択回路１０Ｂを含む駆動回路１００Ｂを示す。駆動回路１００Ｂは、ブリッジ整流器Ｂ１、電源１２、及び分圧器１４を含む図５に示す駆動回路１００Ａと同じ構成部品を備える。これらの構成部品の作動は駆動回路１００Ａの同じ構成部品と同じであり、詳細には説明しない。
【０１１７】
図７に示すように、選択回路１０Ｂは、コンパレータＣ７１からＣ７３のそれぞれの非反転入力に供給されるＶｒｅｆ−１からＶｒｅｆ−３の範囲の基準電圧を生じるようになっている分圧器ラダー１８を備える。スケール調整された整流入力電圧ＶｒｅｃｔであるＶｒｅｃｔ’は、コンパレータＣ７１からＣ７３の反転入力に供給される。コンパレータＣ７１からＣ７３の出力は、バイアス抵抗Ｒ７５、Ｒ７６、及びＲ７７を介してシャントＭＯＳトランジスタＱ７１からＱ７３のそれぞれのゲートに結合される。シャント・トランジスタＱ７１からＱ７３のドレイン端子及びソース端子は、それぞれのＬＥＤセットＳ１、Ｓ２、Ｓ３のそれぞれアノード接点及びカソード接点に結合される。随意的なスルーレート制御キャパシタＣｓｌｅｗは、トランジスタＱ７１からＱ７３のゲートとドレインとの間に結合できる。
【０１１８】
図６及び７を参照すると、Ｖｒｅｃｔ’がＶｒｅｆ−１未満の場合、全ての３つのコンパレータＣ７１からＣ７３は、高い電圧レベルを出力し、それぞれのトランジスタＱ７１からＱ７３がＯＮになるので、ＬＥＤセットＳ１、Ｓ２、及びＳ３はバイパスされる。Ｖｒｅｃｔ’がＶｒｅｆ−１に到達すると、コンパレータＣ７３はＬＯＷレベルを出力し、トランジスタＱ７３がＯＦＦになるので、セットＳ３は励起されるがセットＳ１及びＳ２はバイパスされたままとなる。
【０１１９】
同様に、Ｖｒｅｃｔ’がＶｒｅｆ−２に到達すると、コンパレータＣ７２はＬＯＷレベルを出力し、トランジスタＱ７２がＯＦＦになるので、セットＳ２は励起されるがセットＳ１はバイパスされたままとなる。
【０１２０】
最後に、Ｖｒｅｃｔ’がＶｒｅｆ−３に到達すると、コンパレータＣ７１はＬＯＷレベルを出力し、トランジスタＱ７１がＯＦＦになるのでセットＳ１が励起されて、この時点で全ての３つのセットＳ１からＳ３が励起されて発光する。
【０１２１】
所定のセットＳ１からＳ３のＬＥＤの数は、所望のＯＮ作動特性を生じさせるために様々とすることができる。更に、分圧器ラダー１８の抵抗値は、セット内のＬＥＤ数に応じてセットＳ１からＳ３の各々に関して適切な電圧閾値をもたらすように選択できる。
【０１２２】
図３から７には３つ又は４つのセットＳ１からＳ４を含む回路を示すが、特定の実施形態による回路は、それ以上の又はそれ以下のＬＥＤセットを備えることができる。更に、前述のように、各セットは、直列、並列、又は直列／並列に結合された１つ又はそれ以上のＬＥＤを含むことができる。
【０１２３】
特定の実施形態において、第１のセットＳ１は、第１のストリングに関するＯＮ電圧を最小レベルに低減するために、各分岐に１つのＬＥＤだけを含むことができる。
【０１２４】
特定の実施形態において、低い電圧でＯＮされるセット内の直列ＬＥＤの数は、整流ＡＣ波形の正弦波形に適合するように高い電圧でＯＮされるセット内のＬＥＤの数よりも多くでき、これにより装置の抵抗損失を低減できる。例えば、図５を参照すると、Ｖｒｅｃｔ’がＶｒｅｆ−１に到達すると回路にスイッチ接続されるセットＳ２は、Ｖｒｅｃｔ’がＶｒｅｆ−２に到達するまで回路にスイッチ接続されないセットＳ３よりも多くの直列のＬＥＤを含むことができる。
【０１２５】
再度、図７を参照すると、各スイッチの両端のピーク電圧は、常にＬＥＤセグメントの全ての順電圧に制限されることを理解されたい。従って、全てのスイッチは低電圧とすることができ、全てのスイッチに同じＦＥＴを使用することが可能になる。低電圧ＦＥＴは集積化に適する。
【０１２６】
Ｖｒｅｃｔ（ｔ）及びＩｓｏｕｒｃｅ（ｔ）の両方が低い場合、全てのＮ個のスイッチがＯＮになり直列になるので、全オン抵抗はＮ個の個々のスイッチＲＤＳ＿ＯＮの合計であるが導通損失は少ない。
【０１２７】
更に、スイッチ電圧は比較的低いので、非常に低いＲＤＳ＿ＯＮのかなりの低電圧ＭＯＳＦＥＴを使用できる。ほとんどの時間ＯＮになるスイッチはＲＤＳ＿ＯＮが低いことが必要である。
【０１２８】
図７の回路の１つの考えられる欠点は、スイッチの全てがＯＦＦになると、各ゲートドライブは下位よりも高い電圧になる。しかしながら、全てのスイッチがＯＮになると、全てのＦＥＴソースはほぼ同じ電位になる。最上のＦＥＴＱ１が最初にＯＦＦになると、全ての下側のＦＥＴは同じ電位のままである。従って、切替えの順番は以下の通りである。
【０１２９】
全ＦＥＴをＯＮ
最上のＦＥＴをＯＦＦ
２番目に高いＦＥＴをＯＦＦ
・
・・
２番目から最下のＦＥＴをＯＦＦ
・最下のＦＥＴをＯＦＦ（ここで全てのＦＥＴがＯＦＦ）
・最下のＦＥＴをＯＮ
・２番目から最下のＦＥＴをＯＮ
・
・・
２番目に高いＦＥＴをＯＮ
・最上のＦＥＴをＯＮ（ここで全てのＦＥＴがＯＮ）
【０１３０】
これは完全に統合されたデザインで実施できる。
【０１３１】
図８を参照すると、別の実施形態による駆動回路１００Ｃが示されている。駆動回路１００Ｃは、ブリッジ整流器Ｂ１及び電源１２を含む図５に示す駆動回路１００Ａと同じ構成部品を備える。これらの構成部品の作動は駆動回路１００Ａの同じ構成部品の作動と同じであり、詳細に説明しない。
【０１３２】
駆動回路１００Ｃは、更にダイオード選択回路１０Ｃ及び電圧制御電流源２０を含む。電流源２０は、整流入力電圧Ｖｒｅｃｔに比例する電流レベルの電流を発光デバイスセットＳ０からＳ３に供給するようになっており、この回路の力率を改善できる。
【０１３３】
詳細には、ダイオード選択回路１０Ｃは、複数の抵抗Ｒ８１からＲ８４を直列に含む分圧器１８を備える。分圧器１８は整流入力電圧Ｖｒｅｃｔを、それぞれのコンパレータＣ８１からＣ８３の反転入力に印加される複数の電圧ＶＲ１、ＶＲ２、ＶＲ３に分圧する。コンパレータＣ８１からＣ８３の出力は、それぞれのバイポーラトランジスタＱ８１からＱ８３のベースに印加され、該バイポーラトランジスタは、それぞれの発光デバイスのセットＳ１からＳ３のアノードに制御可能にスイッチ接続するスイッチとして機能する。基準電圧Ｖｒｅｆは、コンパレータＣ８１からＣ８３の非反転入力に印加される。
【０１３４】
作動時、整流入力電圧Ｖｒｅｃｔが低い場合、それぞれのコンパレータＣ８１からＣ８３の反転入力に印加される、全ての３つの電圧ＶＲ１、ＶＲ２、ＶＲ３は基準電圧Ｖｒｅｆ未満なので、全ての３つのコンパレータＣ８１からＣ８３は高い電圧を出力し、トランジスタＱ８１からＱ８３はＯＮ状態になり発光デバイスのセットＳ１からＳ３はバイパスされる。
【０１３５】
整流入力電圧Ｖｒｅｃｔが上昇して最も高いコンパレータ入力電圧ＶＲ１が基準電圧Ｖｒｅｆのレベルに到達して、第１のコンパレータＣ８１の出力が低い電圧に切替わると、トランジスタＱ８１がＯＦＦ状態になり、セットＳ１は駆動回路にスイッチ接続されて整流入力電圧Ｖｒｅｃｔによって励起される。
【０１３６】
整流入力電圧Ｖｒｅｃｔがさらに上昇すると、次に高いコンパレータ入力電圧ＶＲ２が基準電圧Ｖｒｅｆレベルに到達し、第２のコンパレータＣ８２の出力が低電圧に切替わり、トランジスタＱ８２はＯＦＦ状態になり、セットＳ２が駆動回路にスイッチ接続されて整流入力電圧Ｖｒｅｃｔによって励起される。
【０１３７】
以上の作動は、全てのコンパレータＣ８１からＣ８３がＬＯＷに切替わり、全ての発光デバイスのセットＳ１からＳ３が励起されるまで継続する。
【０１３８】
図９には、本発明の別の実施形態が示されており、複数のコンパレータＣ１からＣ６に制御線Ｌ１からＬ６を介して結合されるダイオード選択ロジック回路２００を含むＬＥＤ駆動回路１００Ｄが示されている。コンパレータの出力は、それぞれのＬＥＤＳ１からＳ６をバイパスさせるバイパス切替えトランジスタＱ９１からＱ９６の導電性をそれぞれ制御する。コンパレータＣ９１からＣ９６、トランジスタＱ９１からＱ９６、及びＬＥＤセットＳ１からＳ６の作動は、図７に関連して説明した構成部品と同じである。しかしながら、図９に示す回路は、直列抵抗Ｒｓｅｒｉｅｓを使用してＬＥＤストリングを通る電流を調整するようになっている。
【０１３９】
特定の実施形態において、Ｍｉｃｒｏｃｈｉｐ  Ｔｅｃｈｎｏｌｏｇｙ  Ｉｎｃ．製造のＰＩＣ  １６Ｆ８８マイクロコントローラ等の一体式アナログ−デジタルコンバータを含む、プログラム式マイクロコントローラとしてのダイオード選択ロジックを実装することができる。しかしながら、ダイオード選択ロジック回路２００は、特定用途向け集積回路（ＡＳＩＣ）として又はディスクリート回路を用いて実装できることを理解された。
【０１４０】
ダイオード選択ロジック回路２００は、ダイオード選択ロジックへのＡＤＣ入力で検出した基準電圧Ｖｒｅｆの電圧レベルに応答して、１つ又はそれ以上のＬＥＤセットを選択的にバイパスするように構成できる。特定の実施形態において、ダイオード選択ロジック回路２００は、以下に説明するバイナリ重み付け切替え法（Ｂｉｎａｒｙ  Ｗｅｉｇｈｔｅｄ  Ｓｗｉｔｃｈｉｎｇ）を用いてセットＳ１からＳ６を切替えるように構成できる。
【０１４１】
バイナリ重み付け切替えを使用して、ＬＥＤ電流は以下のようになる。
Ｖｒｅｃｔ（ｔ）＝Ｖｐｅａｋ＊｜ｓｉｎ（２＊・＊Ｆａｃ＊ｔ）｜−２＊Ｖｆ
Ｖｒ＿ｓｅｒｉｅｓ＝Ｖｒｅｃｔ（ｔ）−ｆｌｏｏｒ（［Ｖｒｅｃｔ（ｔ）−Ｖｄｒｏｐ］／Ｖｌｅｄ）＊Ｖｌｅｄ
ＩＬＥＤ（ｔ）＝［Ｖｒｅｃｔ（ｔ）−ｆｌｏｏｒ（［Ｖｒｅｃｔ（ｔ）−Ｖｄｒｏｐ］／Ｖｌｅｄ）＊Ｖｌｅｄ］／Ｒｓｅｒｉｅｓ
【０１４２】
ピーク電圧が１６３Ｖで３ＶのＬＥＤを仮定すると、バイナリ切替え法では６４ＬＥＤを使用することになり、ランプは最大１３７Ｖｒｍｓ、及び６個のスイッチで作動できる。バイナリ重み付け切替え法において、セットＳ１は１個のＬＥＤを含み、セットＳ２は２個のＬＥＤを含み、セットＳ３は４個のＬＥＤを含み、セットＳ４は８個のＬＥＤを含み、セットＳ５は１６個のＬＥＤを含み、セットＳ６は３２個のＬＥＤを含む。従って、トランジスタスイッチＱ１（制御ワードの最下位ビットに対応する）は１個のＬＥＤを切替えることになるが、トランジスタスイッチＱ６（制御ワードの最上位ビットに対応する）は１６個のＬＥＤを短絡することになる。
【０１４３】
スイッチＱ１−Ｑ６は、バイナリ法で作動し、ｎ（ｔ）をｎ（ｔ）＊Ｖｌｅｄ＝Ｖａｃ（ｔ）−Ｖｄｒｏｐとなるように選択する。これを行う簡単な方法は、ＤＣバスから分圧器で駆動される６−ビットＡ／Ｄコンバータを使用することであろう。分圧器の上端と直列になっている小型ツェナーダイオード又はＬＥＤを使用してＶｄｒｏｐを設定でき、ＡＤＣ出力の各々は、インバータを介してスイッチを直接駆動するが、ＡＤＣビットが１の場合は関連のスイッチはＯＦＦであり、ＡＤＣビットがゼロの場合は関連のスイッチはＯＮである。従って、特定の実施形態において、ダイオード選択ロジック回路は、単純にアナログ・デジタル変換回路を含むこと及び適切に構成することができる。
【０１４４】
前述の実施例に戻り、Ｖｄｒｏｐ＝３Ｖ及びｔ＝２ｍｓと仮定すると以下のようになる。
Ｖａｃ（ｔ）＝１６３＊ｓｉｎ（２＊π＊６０＊２ｍｓ）＝１２２．９Ｖ
Ｖｒｅｃｔ（ｔ）＝｜Ｖａｃ（ｔ）｜−２＊Ｖｆ＝１２０．９ＶはＤＣバス
［Ｖｒｅｃｔ（ｔ）−Ｖｄｒｏｐ］／ＶＬＥＤ＝３９．３
【０１４５】
分圧器及びＡＤＣ基準電圧は、ピークＤＣバス電圧が、１１１１１１（全スイッチＯＦＦ）の出力を与えるように選択できるので、ＡＤＣ出力は以下のようになる。
Ｎａｄｃ＝ｆｌｏｏｒ（［Ｖｒｅｃｔ（ｔ）−Ｖｄｒｏｐ］／ＶＬＥＤ）＝３９＝３２＋４＋２＋１＝１００１１１
ＭＳＢスイッチＱ６＝ＯＦＦ（ＬＥＤ３２−６４作動）
スイッチＱ５＝ＯＮ（ＬＥＤ１６−３１短絡）
スイッチＱ４＝ＯＮ（ＬＥＤ８−１５短絡）
スイッチＱ３＝ＯＦＦ（ＬＥＤ４−７作動）
スイッチＱ２＝ＯＦＦ（ＬＥＤ２、３作動）
ＬＳＢスイッチＱ１＝ＯＦＦ（ＬＥＤ１作動）
【０１４６】
全ＬＥＤ順電圧は（１６＋４＋２＋１）＊３Ｖ＝１１７Ｖであり、直列抵抗Ｒｓｅｒｉｅｓの両端で３．９Ｖだけ降下する。
【０１４７】
バイナリ法は、切替えを順序付けするだけの方法ではなく高い全体効率をもたらすことができるが、ゲートドライバはこのような回路ではフローティングすることができる。
【０１４８】
まさにこの設計から、切替えＬＥＤ法は効率が良い。前述のように、バイナリ重み付け切替え法は、ＬＥＤストリング電圧が整流ＡＣライン電圧に低誤差で追従できるので、理論的に高効率をもたらすことができる。しかしながら、線形順次切替え（Ｌｉｎｅａｒ−Ｓｅｑｕｅｎｔｉａｌ  Ｓｗｉｔｃｈｉｎｇ）に比べて２つの主たる欠点がある、つまり高い切替え周波数、及びフローティングゲートドライバを必要とする完全なフローティングスイッチである。
【０１４９】
線形順次切替え回路の効率は、ＬＥＤ電流が整流ＡＣライン電圧に追従するように動的切替えＬＥＤストリングを電圧制御電流源で駆動することで改善できる。適度な正弦波ＡＣ供給を仮定すると、ＶＣＣＳはＬＥＤを以下で駆動する。
Ｉｓｏｕｒｃｅ（ｔ）＝Ｉｐｅａｋ＊｜ｓｉｎ（２＊・＊Ｆａｃ＊ｔ）｜
【０１５０】
ＬＥＤ電流は正弦波なので、ゼロから出発して正弦波状に増加して電気角度９０度の後でピークに達する。任意のポイントでの電流源の損失は以下のようになる。
Ｐｓｏｕｒｃｅ（ｔ）＝［Ｖｒｅｃｔ（ｔ）−ＶＬＥＤ＿ＳＴＲＩＮＧ（ｔ）］＊Ｉｓｏｕｒｃｅ（ｔ）
【０１５１】
ここで、
Ｖｄｒｏｐ（ｔ）＝［Ｖｒｅｃｔ（ｔ）−ＶＬＥＤ＿ＳＴＲＩＮＧ（ｔ）］
Ｉｓｏｕｒｃｅ（ｔ）＝Ｉｐｅａｋ＊｜ｓｉｎ（２＊・＊Ｆａｃ＊ｔ）｜
である。
【０１５２】
瞬時電力損は以下のようになる。
Ｐｓｏｕｒｃｅ（ｔ）＝Ｖｄｒｏｐ（ｔ）＊Ｉｐｅａｋ＊｜ｓｉｎ（２＊・＊Ｆａｃ＊ｔ）｜
【０１５３】
ＬＥＤセグメントは離散間隔で切替えられるので、各間隔でＶＣＣＳ損を考慮することは妥当である。ＡＣライン期間は、ＶＣＣＳトランジスタの熱時定数に比べて長いが一般的なヒートシンク時定数に比べて短いので、ピーク接合温度を低減／最小化するために各間隔での平均ＶＣＣＳ損Ｐｓｏｕｒｃｅ＿ａｖｅｒａｇｅ［Ｎ］は略一定に保つ必要がある。
【０１５４】
Ｉｓｏｕｒｃｅ（ｔ）が小さい場合、Ｐｓｏｕｒｃｅ＿ａｖｅｒａｇｅ［Ｎ］を一定に保つためには大きなＶｄｒｏｐ（ｔ）が必要である、逆に、Ｉｓｏｕｒｃｅ（ｔ）が大きい場合、Ｐｓｏｕｒｃｅ＿ａｖｅｒａｇｅ［Ｎ］を一定に保つためには小さなＶｄｒｏｐ（ｔ）が必要である。従って、スイッチの全数を低減／最小化して効率を増大／最大化するために、異なる各ＬＥＤセグメント電圧は、オン作動される最初の数セグメントは大きく、最後の数セグメントは小さいように選択する必要である。ＬＥＤグループ化を選択するために以下の手順を使用できる。
・Ｔｓｔａｒｔ＝０を選択する
・Ｖｓｔａｒｔ＝Ｖｒｅｃｔ（Ｔｓｔａｒｔ）を選択する
・Ｎｓｔａｒｔ＝Ｎｔｏｔａｌ＝ストリングのＬＥＤの全数を選択する
反復
・最上のセグメントに関してＬＥＤの特定の任意数を選択する
・各Ｎ＝１，２．．．Ｎｍａｘに関して計算する：
・ＮのＬＥＤがＯＦＦの場合残余のＬＥＤ数Ｎｌｅｆｔ＝（Ｎｓｔａｒｔ−Ｎ）
・これが発生する電圧Ｖｓｔｏｐ＝（Ｎｓｔａｒｔ−Ｎ）＊ＶＬＥＤ
・Ｖｒｅｃｔ（ｔ）＝Ｖｓｔｏｐでの時間Ｔｓｔｏｐ（Ｎ）
・間隔Ｔｓｔａｒｔ−Ｔｓｔｏｐの間の瞬時ＶＣＣＳ損
・この間隔の間の平均ＶＣＣＳ損Ｐｓｏｕｒｃｅ＿ａｖｅｒａｇｅ［Ｎ］
・この間隔の間のパーセントＶＣＣＳ損Ｐｓｏｕｒｃｅ＿ａｖｅｒａｇｅ［Ｎ］／Ｐ
・次にＮｍａｘパーセント損の各々の列ベクトルを表示する
・所望の％損を与えるＮ＝Ｎｏｐｔの値を選択する
・このセグメントのＬＥＤ数Ｎｓｅｇｍｅｎｔ＝Ｎｏｐｔになる
・Ｔｓｔａｒｔ＝Ｔｓｔｏｐ（Ｎｓｅｇｍｅｎｔ）を選択する
・Ｎｓｔａｒｔ＝Ｎｓｔａｒｔ−Ｎｓｅｇｍｅｎｔを計算する
完了まで続く。
【０１５５】
アルゴリズムはＩｓｏｕｒｃｅ（ｔ）が最大の場合に始まるので、最上セグメントのＬＥＤ数は、例えばＮｍａｘ＝３と非常に小さくなるであろう。しかしながら、下位のセグメントに到達する時までにＬＥＤ数は非常に大きくなるはずである。
【０１５６】
バイナリ重み付け切替えは、ＦＥＴ及びゲートドライバに多くの制約を加え、ＦＥＴ電圧もバイナリ重み付けされ、ＭＳＢ  ＦＥＴはＬＥＤの半分を切替えることになるのでピークＤＣバス電圧の少なくとも半分に決める必要があり、ＬＳＢ  ＦＥＴは、１つ又は２つのＬＥＤだけを切替えることになるので非常に低い電圧とすることができる。
【０１５７】
ＬＳＢ  ＦＥＴは高い切替え周波数を有し、バイナリ重み付けされたＦＥＴは絶え間なくＯＮ／ＯＦＦし、低い切替え周波数のＭＳＢ  ＦＥＴに至るまで次のビットでは周波数が半減される。
【０１５８】
この切替え動作により、４分の１ラインサイクルの間に各々のＦＥＴに見出すことができるピーク電流定格は以下のように計算できる。
【０１５９】
ＭＳＢ  ＦＥＴがＯＦＦになり、Ｖｒｅｃｔ（ｔ）、従ってＩｓｏｕｒｃｅ（ｔ）が半分を上回るとＯＦＦに留まる。従って、ピーク電流は０．５＊Ｉｓｏｕｒｃｅ＿ｐｅａｋである。
【０１６０】
次の最上位ビットＦＥＴがＯＦＦになり、従ってＩｓｏｕｒｃｅ（ｔ）が７５％を上回るとＯＦＦに留まる。従って、ピーク電流は０．７５＊Ｉｓｏｕｒｃｅ＿ｐｅａｋであり、以下同様に、ＬＳＢに到るまでＶｒｅｃｔ（ｔ）及びＩｓｏｕｒｃｅ（ｔ）のピークの直前まで切替わり、そのピーク電流は１．０＊Ｉｓｏｕｒｃｅ＿ｐｅａｋである。
【０１６１】
６ビットＡＤＣを想定すると、パーセント電流は以下のようになる。
ビット５＝５０．０％
ビット４＝７５．０％
ビット３＝８７．５％
ビット２＝９３．８％
ビット１＝９６．９％
ビット０＝９８．４％
【０１６２】
ＡＤＣの分解能が高くなると、ＭＳＢ定格は同じであるが追加のＬＳＢは１００％に限りなく近づく。従って、バイナリ重み付け切替え配置のほとんど全てのＦＥＴは、ピーク電流に関して評価する必要がある。このことは、最大電流のスイッチは最大周波数で切替わるので残念ながらＱｇ及びＣＤＳを増大／最大化する。
【０１６３】
最後に、ＦＥＴゲートドライバは１つを除いて完全にフローティングする必要があるが、１つはＤＣバスのローサイドに位置できる。
【０１６４】
まさにその設計から、切替えＬＥＤ法ではスイッチング電力供給装置が無いので電磁波妨害（ＥＭＩ）の発生が僅かであり、ＬＥＤの切替えがごく僅かであり、ＬＥＤは滑らかに切替わる。この点において、線形順次切替えが最良であり、全Ｎセグメントでは、セグメントは電流源を超えて降下した電圧がセグメント電圧を超えるまでＯＮにならず、４分の１サイクルの残りではＯＮのままなので、４分の１サイクルを通してＮ回以上の切替えの瞬間は存在しない。
Ｆｓｗｉｔｃｈ＿ｌｉｎｅａｒ＝４＊Ｆａｃ＊Ｎｓｅｇｍｅｎｔｓ
【０１６５】
全８セグメントの回路では、４分の１サイクルを通して８回の切替え事象が発生する。  Ｆｓｗｉｔｃｈ＿ｌｉｎｅａｒ＝４＊５０Ｈｚ＊８セグメント
Ｆｓｗｉｔｃｈ＿ｌｉｎｅａｒ＝１．６ｋＨｚ
【０１６６】
一般に、ＥＭＩスキャンは１５０ｋＨｚで始まることに留意されたい。切替えエッジが伝導ＥＭＩ限界にしっかり入ったとしても、デューティサイクルが低いので含まれる全エネルギ量が極めて少ない。線形順次切替えに必要なＥＭＩフィルタリング量は無視できるであろう。しかしながら、４分の１ラインサイクルのバイナリ重み付け切替えでは、電流源を横切って降下した電圧が１つのＬＳＢを超える度に切替えの瞬間が存在することになり、これは以下の最小セグメント電圧である。
Ｆｓｗｉｔｃｈ＿ｌｉｎｅａｒ＝４＊Ｆａｃ＊Ｖｒｅｃｔ＿ｐｅａｋ／Ｖｓｅｇｍｅｎｔ＿ｍｉｎ
【０１６７】
ピークＤＣバス電圧が１６５ＶでＬＳＢ  １  ＬＥＤ＝３Ｖと想定すると、以下のようになる。
Ｆｓｗｉｔｃｈ＿ｌｉｎｅａｒ＝４＊５０＊１６５Ｖ／３Ｖ
Ｆｓｗｉｔｃｈ＿ｌｉｎｅａｒ＝１１ｋＨｚ
【０１６８】
これは類似の線形順次切替え法よりも１０倍以上高い切替え周波数であるが、伝導ＥＭＩスキャンの開始よりも依然として一桁以上小さい。バイナリ重み付け切替えに必要なＥＭＩフィルタリング量は、線形順次切替えよりも非常に大きいはずであるが、それでも無視できるレベルである。
【０１６９】
また、図７に示すように、切替えエッジの傾きは、ＭＯＳＦＥＴのドレインとゲートとの間にキャパシタＣｓｌｅｗｎを接続することで制御できる。Ｃｓｌｅｗを通る電流は、ドレイン電圧スルーレートに比例し、ゲート抵抗Ｒｇａｔｅから流れ込む電流に抗する。Ｒｇａｔｅ及びＣｓｌｅｗは、広範な所望のスルーレートを生じるよう設計できる。
【０１７０】
ＬＥＤ装置の設計において、温度変化に影響する場合がある色制御を考慮することが重要である。まさにその設計から、切替えＬＥＤ法では、異なるＬＥＤは異なる時間量でＯＮする。ＬＥＤが全て熱的にしっかり結合される場合（ＭＣＰＣＢを使用して）、これらは同じ温度となるはずである。
【０１７１】
図３Ｂに示すＶＣＣＳ電流源は、ダイオードＤ１電圧降下を制御することで、及び／又は電流源の抵抗Ｒ１及びＲ２に線形抵抗、負温度係数（ＮＴＣ）及び／又は正温度係数（ＰＴＣ）サーミスタの組み合わせを使用することで、実質的に何らかの任意の温度係数（線形等）をもつように設計できる。検出要素もＬＥＤにしっかりと結合される仮定すると、ＬＥＤ電流−温度曲線を制御できる。勿論、ＬＥＤ電流は、半サイクルで広範囲変わるので、実際のＬＥＤ色は、多少制御が難しいであろう。しかしながら、セグメントが、赤色に対するＢＳＹ電流の比を制御するためのシャント電流コントローラを有するＢＳＹ及び赤色ＬＥＤの直列−並列アレイを備える場合、フルカラー制御が実現できる（及び、電流源温度係数は設計を単純化する）。
【０１７２】
特定の実施形態によるＶＣＣＳ電流源は、本質的に優れた力率及び全高調波歪み（ＴＨＤ）をもたらす。しかしながら、入力ライン電圧は変化するとＬＥＤ電流も変化する。ＬＥＤランプは、特定の光出力、効率、及び特定の公称電圧での入力電力に適するように設計されることになる。ＲＭＳ入力電圧が変化すると電流及び電力も変化する。電流源は、等価抵抗のように見える。
Ｒｅｑ＝Ｒ３＊（１＋Ｒ２／Ｒ１）
【０１７３】
従って、入力電流及び電流は以下のようになる。
Ｐｉｎ＝Ｖｒｍｓ2／Ｒｅｑ
Ｉｒｍｓ＝Ｖｒｍｓ／Ｒｅｑ
【０１７４】
従って、入力電圧が１０％降下すると、入力電流は１０％、入力電力は１９％だけ低下する。逆に、ＡＣライン電圧がだけ１０％上昇すると、入力電流は１０％、入力電力は２１％だけ上昇する。このことは、装置のカラーバランスに影響するであろう。ＢＳＹ及び赤色ストリングを含む装置において、シャント電流コントローラは、赤色に対するＢＳＹのＬＥＤ電流の比を調整することで、カラーバランスを補正できる。
【０１７５】
しかしながら、電流源が調整可能に作られている場合、Ｉｓｏｕｒｃｅ（ｔ）を調整できるＲ１−Ｒ２ネットワークの部品としてサーミスタを使用することは、温度の関数としてＩｓｏｕｒｃｅ（ｔ）を調整することでこれを実現する１つの方法である。所定の電圧範囲にわたって入力電力を一定に保つことが望まれる場合、電流源は、Ｐｉｎ＝Ｐｃｏｎｓｔａｎｔとなるように調整する必要がある。これにより以下の式が導かれる。
Ｒｅｑ＝Ｒ３＊（１＋Ｒ２／Ｒ１）＝Ｖｒｍｓ2／Ｐｃｏｎｓｔａｎｔ
【０１７６】
これを行うにはアナログ又はデジタル式の多数の方法が存在する。１つの方法は、
Ｒ３＝Ｖｒｍｓ２／ｋ
を選択する。
【０１７７】
Ｐｃｏｎｓｔａｎｔ＝Ｖｒｍｓ2／［（Ｖｒｍｓ2／ｋ）＊（１＋Ｒ２／Ｒ１）］
Ｐｃｏｎｓｔａｎｔ＝ｋ／（１＋Ｒ２／Ｒ１）
とする。
【０１７８】
アナログ手法では、「ｆａｓｔ−ａｔｔａｃｋ−ｓｌｏｗ−ｄｅｃａｙ」式エンベロープ検出器を用いてＶｒｍｓ2を間接的に測定して、長期平均ピークＤＣバス電圧Ｖｐｅａｋ＿ａｖｇを測定し、次にこれを２乗して、大きなＲ３’と並列の電圧制御抵抗のセットポイントとして（Ｖｐｅａｋ＿ａｖｇ）2を使用するが、これは最小作動電流を設定する。Ｒ３を調整可能にすることは、Ｒ３が全負荷電流を流すので、Ｒ１及びＲ２の一方又は両方を調整するよりも難しい。しかしながら、調整は（Ｖｐｅａｋ＿ａｖｇ）2に関して線形である。もしくは、以下のように分圧器の抵抗Ｒ１及びＲ２の一方又は両方を調節できる。
Ｐｉｎ＝（１＋Ｒ２／Ｒ１）＊Ｖｒｍｓ2／Ｒ３＝Ｐｃｏｎｓｔａｎｔ
これは以下を必要とする。
（１＋Ｒ２／Ｒ１）＊Ｖｒｍｓ2＝Ｐｃｏｎｓｔａｎｔ＊Ｒ３
これを以下のように整理する。
（Ｒ１＋Ｒ２）／Ｒ１＝Ｐｃｏｎｓｔａｎｔ＊Ｒ３／Ｖｒｍｓ2
【０１７９】
分圧器自体は更に非線形性を強める。Ｒ２及びＲ１の両方を調整することは難しいであろう及び／又は必要ないであろう。制御電気回路が０Ｖに言及する場合、やはりＶＣＣＳをより大きなＲ２’に並列に配置することで、Ｒ２は少しの追加回路で調整可能にでき、この場合も最小作動電流を設定する。再配置は以下のことをもたらす。
Ｒ２＝［Ｐｃｏｎｓｔａｎｔ＊Ｒ３＊Ｒ１／Ｖｒｍｓ2］−Ｒ１
【０１８０】
所要の調整は非線形であり、更なるアナログ電気回路を必要とする場合があり、ここでは関連のより低い電流だけ少なくとも部分的にオフセットすることが必要である。ＡＤＣを備えるマイクロコントローラでスイッチ信号を制御する場合、この調整は非常に簡単である。
【０１８１】
一般に、マイクロコントローラは既にＡＤＣ及び関連を備えており、ＤＣバスの減衰形態を測定できる。
ＶＡＤＣ（ｔ）＝Ｖｒｅｃｔ（ｔ）＊β１
ここでβ１はＤＣバス検出ネットワークの減衰係数である。線形順次切替え信号を生じるのに必要な絶対最小サンプルレートは、以下の４分の１サイクル毎のＮｓｅｇｍｅｎｔサンプルである。
Ｆｓａｍｐｌｅ＿ｌｉｎｅａｒ＝＞４＊Ｆａｃ＊Ｎｓｅｇｍｅｎｔ
ここでＮｓｅｇｍｅｎｔはＬＥＤセグメントの全数である。６０Ｈｚの１０セグメントは以下の通りである。
Ｆｓａｍｐｌｅ＿ｌｉｎｅａｒ＝＞２４００  Ｓａｍｐｌｅｓ／ｓ
【０１８２】
所要の最小ＡＤＣ分解能は、最小セグメント電圧に対するピークＤＣバス電圧の比で与えられる。前記のシミュレーションはそれぞれ１６５Ｖ及び５．６Ｖであり、以下のようになる。
ＡＤＣｒｅｓｏｌｕｔｉｏｎ＿ｌｉｎｅａｒ＞ｌｏｇ2（Ｖｒｅｃｔ＿ｐｅａｋ／Ｖｓｅｇｍｅｎｔ＿ｍｉｎ）
ＡＤＣｒｅｓｏｌｕｔｉｏｎ＿ｌｉｎｅａｒ＞ｌｏｇ2（１６５Ｖ／５．６Ｖ）＞４．８８ビット
【０１８３】
最小値セットはＬＳＢ＝最小セグメント電圧である。最小セグメント電圧を少なくともε（０＜＝ε＜＝１）の精度で測定するように選択すると、更にビットを増やす必要がある。
ＡＤＣｒｅｓｏｌｕｔｉｏｎ＿ｌｉｎｅａｒ＝＞ｌｏｇ2（Ｖｒｅｃｔ＿ｐｅａｋ／（Ｖｓｅｇｍｅｎｔ＿ｍｉｎ）−ｌｏｇ2（ε）
【０１８４】
Ｖｓｅｇｍｅｎｔ＿ｍｉｎを１０％（ε＝０．１）以内で測定した場合、以下のようになる。
ＡＤＣｒｅｓｏｌｕｔｉｏｎ＿ｌｉｎｅａｒ＝＞ｌｏｇ2（１６５Ｖ／５．６Ｖ）−ｌｏｇ2（０．１）＝＞４．８８＋３．３２＝８．２ビット
【０１８５】
バイナリ重み付け切替えは、ＬＳＢセグメント電圧に対するピークＤＣバス電圧の比で規定される、より高いサンプルレートを必要とする。
Ｆｓａｍｐｌｅ＿ｂｉｎａｒｙ＝＞４＊Ｆａｃ＊（Ｖｒｅｃｔ＿ｐｅａｋ／ＶＬＳＢ）
【０１８６】
ピークＤＣバス電圧１６５Ｖ及びＬＳＢ  １  ＬＥＤ＝３Ｖと仮定すると、以下のようになる。
Ｆｓａｍｐｌｅ＿ｂｉｎａｒｙ＝＞１３２００  Ｓａｍｐｌｅｓ／ｓ
【０１８７】
線形スイッチングのＡＤＣ分解能は、所望の誤差εを乗じたＬＳＢ電圧に対するピークＤＣバス電圧の比で与えられる。１  ＬＳＢ＝１  ＬＥＤ及びε＝０．１（１０％）と設定すると以下のようになる。
ＡＤＣｒｅｓｏｌｕｔｉｏｎ＿ｂｉｎａｒｙ＝＞ｌｏｇ２（Ｖｒｅｃｔ＿ｐｅａｋ／ＶＬＳＢ）−ｌｏｇ２（ε）
ＡＤＣｒｅｓｏｌｕｔｉｏｎ＿ｂｉｎａｒｙ＝＞ｌｏｇ２（１６５Ｖ／３Ｖ）−ｌｏｇ２（０．１）＝＞５．７８＋３．３２＝９．１ビット
【０１８８】
実際には、８ビットＡＤＣは、線形順次切替え及びバイナリ重み付け切替えの両方に十分である。最新のマイクロコントローラは、８又は１０ビットＡＤＣを用いて１０ｋＳ／ｓを超えるサンプルレートを普通に実現できる。
【０１８９】
ＶＣＣＳが切替え信号を発生するＡＤＣを備えるマイクロコントローラを用いて実装される場合、マイクロコントローラでＬＥＤストリング電流を制御することは非常に簡単である（更に安価である）。最初に、電流源は電流ミラーに変更される。図３Ｄに示す高利得Ｓｚｉｋｌａｉペアを使用して、熱補正用のＤ１によりＲ３の両端の電圧はＲ１の両端の電圧と等しくなる。Ｒ２を調整可能な電流シンクに置換すると、Ｒ１の両端電圧じゃ以下のようになる。
ＶＲ１＝Ｉｓｉｎｋ＊Ｒ１
【０１９０】
しかしこれはＲ３の両端の電圧と等しい。
Ｉｓｏｕｒｃｅ＝Ｉｓｉｎｋ＊Ｒ１／Ｒ３
【０１９１】
従って、電流源は以下の利得の電流ミラーに変換されている。
β１＝Ｒ１／Ｒ３＞＞１
【０１９２】
従って、特定の実施形態による調整可能な電流シンクは、電流ミラーよりもより低い電流で作動可能であり、小型で安価とすることができる。実際には、取り除くのではなく、Ｒ２からＲ２’に増大させて、調整可能な電流シンクをＲ２に並列に接続する。これにより、電流源は、電流シンクのセットポイントに関係なく常に確実に作動するが、これはコントローラ電源としてストリングの最下位に非切替えのＬＥＤペアを使用する場合は必須である。
【０１９３】
図１０に特定の実施形態による調整可能な電流シンク回路２２０を示す。
図１０を参照すると、Ｒ６−Ｃ１、Ｒ７、及びＲ５−Ｃ２は、二次ローパスフィルタ（ＬＰＦ）を形成して高周波パルス幅変調（ＰＷＭ）信号をスケール調整された滑らかなアナログレベルＶｂａｓｅに変換し、Ｄ５はＱ３のベース−エミッタ接合を熱的に補正し、Ｒ４はＶｂａｓｅをＩｓｉｎｋに変換する。マイクロコントローラがＤＡＣを備える場合、ＰＷＭフィルタは省略できる。
【０１９４】
Ｉｓｏｕｒｃｅ＿ｐｅａｋ＝７４ｍＡ、Ｒ３＝２２Ｒ、及びＲ１＝２．４ｋ、α１＝２．４ｋ／２２＝１０９及びＩｓｉｎｋ＿ｐｅａｋ＝７４ｍＡ／１０９＝０．６７８ｍＡと仮定する。
前述の調整可能な電流シンク２２０の伝達関数はおおよそ以下のようになる。
Ｉｓｉｎｋ＝１．４９ｍＡ＊Ｄ−０．４２４ｍＡ、０．２８５＜＝Ｄ＜＝１である、
Ｉｓｉｎｋ＿ｍａｘ＝１．０７ｍＡ
【０１９５】
線形化のためにルックアップテーブルを使用できるので、線形性は反復性ほど重要ではない。温度を測定する場合には（多くのマイクロコントローラはこれを内蔵している）、熱ドリフトを補正できる。
【０１９６】
Ｉｓｉｎｋに何らかのヘッドルームがある場合は工場で較正が可能である。０．６７８ｍＡに必要なデューティサイクルは以下のようになる。
Ｄｐｅａｋ＝（Ｉｓｉｎｋ＿ｐｅａｋ＋０．４２４ｍＡ）／１．４９ｍＡ＝０．７３９
ソース電流伝達関数に対するデューティサイクルは以下のようになる。Ｉｓｏｕｒｃｅ（Ｄ）＝１６２．７ｍＡ＊Ｄ−４６．３ｍＡ、０．２８５＜＝Ｄ＜＝１である。
【０１９７】
マイクロコントローラが測定したＤＣバス電圧は以下のようになる。
ＶＡＤＣ（ｔ）＝Ｖｒｅｃｔ（ｔ）＊β１
ＮＡＤＣ＝２m＊ＶＡＤＣ（ｔ）／Ｖｒｅｆ＝２m＊β１＊Ｖｄｃ（ｔ）／Ｖｒｅｆ
ここで、β１はＤＣバス検出ネットワークの減衰係数であり、ＶｒｅｆはＡＤＣ基準電圧である。調整可能な電流シンクと同様に、較正のために何らかのヘッドルームが必要である。回路は以下の定抵抗をエミュレートするように試みる。
Ｒｅｑ＝Ｖｒｍｓ２／Ｐｉｎ
これは、入力電流がＩｒｍｓ＝Ｐｉｎ／Ｖｒｍｓになることを強いる。
【０１９８】
Ｖｒｍｓは、どちらかと言えば計算するのが難しいが、最大数量は自明である。
Ｉｐｅａｋ√２＝Ｐｉｎ／（Ｖｐｅａｋ／√２）
Ｉｐｅａｋ＝２＊Ｐｉｎ／Ｖｐｅａｋ
【０１９９】
従って、デューティサイクル（Ｄ）を計算するための全ての必要なデータ及び伝達関数を利用できる。最初にピーク電流は以下のように計算する。
Ｉｓｏｕｒｃｅ＿ｐｅａｋ＝２＊Ｐｉｎ／Ｖｒｅｃｔ＿ｐｅａｋ
従って、瞬時電流は以下のようになる。
Ｉｓｏｕｒｃｅ（ｔ）＝Ｉｓｏｕｒｃｅ＿ｐｅａｋ＊（Ｖｒｅｃｔ（ｔ）／Ｖｒｅｃｔ＿ｐｅａｋ）
Ｉｓｏｕｒｃｅ（ｔ）＝（２＊Ｐｉｎ／Ｖｒｅｃｔ＿ｐｅａｋ）＊（Ｖｒｅｃｔ（ｔ）／Ｖｒｅｃｔ＿ｐｅａｋ）
Ｉｓｏｕｒｃｅ（ｔ）＝（２＊Ｐｉｎ／Ｖｒｅｃｔ＿ｐｅａｋ２）＊Ｖｒｅｃｔ（ｔ）
【０２００】
Ｖｒｅｃｔ＿ｐｅａｋの計測は、例えば「ｆａｓｔ−ａｔｔａｃｋ−ｓｌｏｗ−ｄｅｃａｙ」数値エンベロープ検出器を用いてソフトウェアで行うことができる。この時点で、定電力作動を以下のようにして実施できる。
Ｉｓｏｕｒｃｅ（ｔ）＝（２＊Ｐｃｏｎｓｔａｎｔ／Ｖｒｅｃｔ＿ｐｅａｋ２）＊Ｖｒｅｃｔ（ｔ）
【０２０１】
従って、電流シンク伝達関数から必須のデューティサイクルを計算するのは容易である。
Ｉｓｏｕｒｃｅ（Ｄ）＝１６２．７ｍＡ＊Ｄ−４６．３ｍＡ、０．２８５＜＝Ｄ＜＝１である。
【０２０２】
デューティサイクルは以下のように直接計算できる。
Ｄ（ｔ）＝（Ｉｓｏｕｒｃｅ（ｔ）＋４６．３ｍＡ）／１６２．７ｍＡ
Ｄ（ｔ）＝０．２８５＋Ｉｓｏｕｒｃｅ（ｔ）／１６２．７ｍＡ
【０２０３】
従って、瞬時デューティサイクルは以下のようになる。
Ｄ（ｔ）＝０．２８５＋Ｖｒｅｃｔ（ｔ）＊（２＊Ｐｃｏｎｓｔａｎｔ／Ｖｒｅｃｔ＿ｐｅａｋ２）／１６２．７ｍＡ
【０２０４】
所望であればプロセッサのオーバーヘッドを低減するために、項（２＊Ｐｃｏｎｓｔａｎｔ／Ｖｒｅｃｔ＿ｐｅａｋ２）／１６２．７ｍＡは、全サンプル時間に計算する必要はないことに留意されたい。ライン電圧の変化により一定の入力電力を維持しない場合、計算式は以下のように非常に単純になる。
Ｉｓｏｕｒｃｅ（ｔ）＝Ｉｓｏｕｒｃｅ＿ｐｅａｋ＊（Ｖｒｅｃｔ（ｔ）／Ｖｒｅｃｔ＿ｐｅａｋ）
ここで、Ｉｓｏｕｒｃｅ＿ｐｅａｋは一定で以下のようになる。
Ｉｓｏｕｒｃｅ＿ｐｅａｋ＝２＊Ｐｉｎ／Ｖｒｅｃｔ＿ｐｅａｋ
従って、以下のようになる。
Ｉｓｏｕｒｃｅ（ｔ）＝（２＊Ｐｉｎ／Ｖｒｅｃｔ＿ｐｅａｋ２）＊Ｖｒｅｃｔ（ｔ）
【０２０５】
ＡＣライン電圧の変動がストリング電流の変化を引き起こすことには無関係に、電力及びピーク電圧の両方は、以下のように公称値として想定できる。
（２＊Ｐｉｎ／Ｖｒｅｃｔ＿ｐｅａｋ２）＝（Ｐｉｎ＿ｒａｔｅｄ／Ｖｒｍｓ＿ｒａｔｅｄ２）
Ｄ（ｔ）＝０．２８５＋Ｖｒｅｃｔ（ｔ）＊（Ｐｉｎ＿ｒａｔｅｄ／Ｖｒｍｓ＿ｒａｔｅｄ２）／１６２．７ｍＡ
これは以下のように変換できる。
Ｄ（ｔ）＝０．２８５＋Ｚ＊Ｖｄｃ（ｔ）
ここでＺ＝（Ｐｉｎ＿ｒａｔｅｄ／Ｖｒｍｓ＿ｒａｔｅｄ２）／１６２．７ｍＡは、所定の一定値である。８ビットＡＤＣを使用すると仮定すると、全計算式は、以下のように１つの２５６バイトのルックアップテーブルに入れることができる。
Ｄ（ｔ）＝ＬＯＯＫ＿ＵＰ＿ＴＡＢＬＥ［ＮＡＤＣ］
【０２０６】
ストリング内及びストリング外のＬＥＤの切替えに使用するいくつかの可能性のあるスイッチの選択肢は、ＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）、ＰＮＰ  ＢＪＴ、Ｎ型ＭＯＳＦＥＴ、及び／又はＰ型ＭＯＳＦＥＴである。
【０２０７】
ＢＪＴは、一旦スイッチＯＮになると導通を維持するために常時ベース電流を供給する必要があるが、一方でＭＯＳＦＥＴはその必要がない、つまり一旦ゲート−ソースキャパシタンス（及び、ゲート−ドレインキャパシタンス）が充電されると、ＭＯＳＦＥＴは、ゲート電流を少しも引き抜くことなくＯＮ状態に留まることになる（勿論、外部への漏れ経路が無いと仮定すると）。従って、ＭＯＳＦＥＴは、ＬＥＤセグメントを切替えるためには最適な選択肢である。しかしながら、いくつかの制約がある。例えば、デバイスに左右される最大ゲート−ソース電圧は一般に＋２０Ｖである。同様にデバイスに左右される最小ゲート−ソース電圧は一般に−２０Ｖである。
【０２０８】
高電圧ＦＥＴのＲＤＳ＿ＯＮは低電圧ＦＥＴのものよりは非常に高く、所定の電圧定格に関しては小型ＦＥＴのＲＤＳ＿ＯＮは大型ＦＥＴのものよりは非常に高い。
【０２０９】
小型ＦＥＴのゲート電荷（Ｑｇ）は大型ＦＥＴのものよりは非常に低い。また、小型ＦＥＴのドレイン−ソースキャパシタンス（ＣＤＳ）は大型ＦＥＴのものよりも非常に低い。Ｑｇ及びＣＤＳはそれぞれゲート駆動損失及びゲート切替え損失の原因である。
【０２１０】
線形順次切替えに関して、スイッチング周波数は非常に低いので、Ｑｇ及びＣＤＳはそれほど重要ではない。
【０２１１】
本発明の特定の実施形態は、本発明の実施形態による方法、システム、及びコンピュータプログラム製品のフローチャート及び／又はブロック図を参照して説明されている。ブロック図に示す機能／作動は、作動図に示す順番を離れて起こり得ることを理解されたい。例えば、連続的に示される２つのブロックは、関連する機能性／作動に応じて、実際には実質的に同時に実行できるか又は各ブロックは逆の順番で実行できる場合もある。いくつかの図面は通信の主たる方向を示す通信経路の矢印を含むが、通信は矢印とは逆の方向で発生し得ることを理解されたい。
【０２１２】
図面および明細書には、本発明の一般的な実施形態が開示されている。特定の用語が使用されるが、それらは、一般的かつ記述的な意味においてのみ使用されており、限定目的では使用されていない。本発明の範囲は前記特許請求の範囲に記載されている。
【図１Ａ】
0005540150.tif 000004
【図１Ｂ】
0005540150.tif 000005
【図１Ｃ】
0005540150.tif 000006
【図２】
0005540150.tif 000007
【図３Ａ】
0005540150.tif 000008
【図３Ｂ】
0005540150.tif 000009
【図３Ｃ】
0005540150.tif 000010
【図３Ｄ】
0005540150.tif 000011
【図４Ａ】
0005540150.tif 000012
【図４Ｂ】
0005540150.tif 000013
【図５】
0005540150.tif 000014
【図６】
0005540150.tif 000015
【図７】
0005540150.tif 000016
【図８】
0005540150.tif 000017
【図９】
0005540150.tif 000018
【図１０】
0005540150.tif 000019