(57)【特許請求の範囲】
【請求項１】
直流入力電圧Ｖｉが入力される直流電源入力部と、
一つの磁性部品で構成され、磁気的に結合された第１の１次巻線ｎｐと、第１の２次巻
線ｎｓ１と、を少なくとも備えたトランスＴと、
前記第１の１次巻線ｎｐに直列に接続されたインダクタＬｒと、
第１のスイッチング素子Ｑ１と、第１のキャパシタＣ１と、第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、
第２のスイッチング素子Ｑ２と、第２のキャパシタＣ２と、第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２と、
第３のキャパシタＣｒと、
前記直流電源入力部の両端に接続され、前記第１の１次巻線ｎｐと前記第１のスイッチ回路Ｓ１とが直列に接続された第１の直列回路と、
前記第１のスイッチ回路Ｓ１の両端、または前記第１の１次巻線ｎｐの両端に接続され、前記第２のスイッチ回路Ｓ２と前記第３のコンデンサＣｒとが直列に接続された第２の直列回路と、を備え、
前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２は、共にオフである期間を挟んで互いに相補的にオン・オフを繰り返すように動作するように構成され、
前記第１の２次巻線ｎｓ１から出力される交流電圧を整流平滑する第１の整流平滑回路を介して２次側に出力電圧Ｖｏｕｔが出力されるように構成された電力変換回路を備えたスイッチング電源装置であって、
前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２のうち、オン状態にある方のスイッチ回路がターンオフされることによって発生する前記電力変換回路での電圧もしくは電流変化を検出してモニタ信号を生成する第１のモニタ信号生成手段と、
出力電圧Ｖｏｕｔを検出するための出力電圧検出手段と、
前記出力電圧検出手段によって検出された出力電圧Ｖｏｕｔに応じた帰還信号を生成する帰還信号生成手段と、
前記第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２を制御するスイッチング制御回路と、を有し、
前記スイッチング制御回路は、
設定可能な略一定周波数の三角波を生成する発振器と、
前記三角波信号と前記帰還信号と比較する第１のコンパレータと、前記第１のモニタ信号生成手段の出力信号と第１の閾値とを比較する第２のコンパレータと、を有し、前記第１のコンパレータ及び前記第２のコンパレータの出力に基づいて前記第１のスイッチ回路Ｓ１のゲート信号及び前記第２のスイッチ回路Ｓ２のゲート信号を生成し、
前記出力電圧Ｖｏｕｔが印加される負荷の状態に合わせてデッドタイムが設定され、前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２のうち、一方のオン時間を前記出力電圧Ｖｏｕｔを安定化させるように制御し、他方のオン時間をスイッチング周波数を一定に保つように制御することを特徴とするスイッチング電源装置。
【請求項２】
前記第１のスイッチ回路Ｓ１が導通状態、または前記第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、前記第１の１次巻線ｎｐと前記第１の２次巻線ｎｓ１は、その磁気極性を逆極性としたことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記第１のスイッチ回路Ｓ１が導通状態、または前記第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、前記第１の１次巻線ｎｐと前記第１の２次巻線ｎｓ１は、その磁気極性を同極性としたことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項４】
前記トランスＴはさらに第２の２次巻線ｎｓ２を備え、前記第１の２次巻線ｎｓ１と前記第２の２次巻線ｎｓ２は直列に接続されており、前記第１のスイッチ回路Ｓ１が導通状態、または前記第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、前記第１の１次巻線ｎｐと前記第１の２次巻線ｎｓ１、及び前記第１の１次巻線ｎｐと前記第２の２次巻線ｎｓ２は、その磁気極性を同極性とし、
前記第１の整流平滑回路は、センタータップ型の全波整流回路と、少なくとも１つのフィルタインダクタＬｏと、少なくとも１つの平滑コンデンサＣｏからなることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項５】
前記トランスＴはさらに第２の２次巻線ｎｓ２を備え、前記第１の２次巻線ｎｓ１と前記第２の２次巻線ｎｓ２は直列に接続されており、前記第１のスイッチ回路Ｓ１が導通状態、または前記第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、前記第１の１次巻線ｎｐと前記第１の２次巻線ｎｓ１は、その磁気極性を逆極性とし、前記第１の１次巻線ｎｐと前記第２の２次巻線ｎｓ２は、その磁気極性を同極性とし、
前記第１の整流平滑回路は、前記第２の２次巻線ｎｓ２の両端にそれぞれ整流素子の第１端が接続され、前記整流素子の第２端は共通接続されており、前記第１の２次巻線ｎｓ１の他端に少なくとも１つのフィルタインダクタＬｏの一端が接続され、前記フィルタインダクタＬｏの他端と前記整流素子の第２端との間に少なくとも１つの平滑コンデンサＣｏが接続される構成であることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項６】
前記インダクタＬｒとして、前記トランスＴの１次側漏れインダクタンスを利用することを特徴とする請求項１乃至５のいずれかに記載のスイッチング電源装置。
【請求項７】
前記フィルタインダクタＬｏとして、前記トランスＴの２次側漏れインダクタンスを利用することを特徴とする請求項４または５に記載のスイッチング電源装置。
【請求項８】
前記第１の２次巻線ｎｓ１と前記第２の２次巻線ｎｓ２の巻数比が１：２であることを特徴とする請求項５に記載のスイッチング電源装置。
【請求項９】
前記トランスＴはさらに第２の１次巻線ｎｂを備え、前記第２の１次巻線ｎｂの一端は前記直流電源入力部の低電位側に接続され、他端は第２の整流平滑回路を介して前記スイッチング制御回路の直流電源電圧として供給されるようにしたことを特徴とする請求項１乃至８のいずれかに記載のスイッチング電源装置。
【請求項１０】
前記第１の整流平滑回路の整流素子は電界効果トランジスタであることを特徴とする請求項１乃至９のいずれかに記載のスイッチング電源装置。
【請求項１１】
前記第１の整流平滑回路の整流素子が、前記スイッチング制御回路によってオン・オフ制御されることを特徴とする請求項１０に記載のスイッチング電源装置。
【請求項１２】
前記トランスＴに流れる電流またはスイッチング素子に流れる電流を検出して、前記オン時間の最大値を制限して過電流を防止する最大オン時間制限手段を備えたことを特徴とする請求項１乃至１１のいずれかに記載のスイッチング電源装置。
【請求項１３】
前記モニタ信号生成手段は、前記第２の１次巻線ｎｂの両端に生じる電圧変化を利用したものであることを特徴とする請求項９に記載のスイッチング電源装置。
【請求項１４】
前記モニタ信号生成手段は、前記インダクタＬｒに流れる電流を検出するカレントトランスであることを特徴とする請求項１乃至１２のいずれかに記載のスイッチング電源装置。
【請求項１５】
直流入力電圧Ｖｉが入力される直流電源入力部と、
一つの磁性部品で構成されたインダクタＬｐと、
第１のスイッチング素子Ｑ１と、第１のキャパシタＣ１と、第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、
第２のスイッチング素子Ｑ２と、第２のキャパシタＣ２と、第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２と、
前記直流電源入力部の両端に前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２からなる直列回路が接続され、
前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２との接続点に前記インダクタＬｐの一端が接続され、他端からは前記第１のスイッチ回路Ｓ１に対して並列に接続される第３のキャパシタＣｏを介して出力電圧Ｖｏｕｔが出力されるように構成されたスイッチング電源装置であって、
前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２は、共にオフである期間を挟んで互いに相補的にオン／オフを繰り返すように動作するように構成され、
前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２のうち、オン状態にある方のスイッチ回路がターンオフされることによって発生する前記電力変換回路での電圧もしくは電流変化を検出してモニタ信号を生成する第１のモニタ信号生成手段と、
出力電圧Ｖｏｕｔを検出するための出力電圧検出手段と、
前記出力電圧検出手段によって検出された出力電圧Ｖｏｕｔに応じた帰還信号を生成する帰還信号生成手段と、
前記第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２を制御するスイッチング制御回路と、を有し、
前記スイッチング制御回路は、
設定可能な略一定周波数の三角波を生成する発振器と、
前記三角波信号と前記帰還信号と比較する第１のコンパレータと、前記第１のモニタ信号生成手段の出力信号と第１の閾値とを比較する第２のコンパレータと、を有し、前記第１のコンパレータ及び前記第２のコンパレータの出力に基づいて前記第１のスイッチ回路Ｓ１のゲート信号及び前記第２のスイッチ回路Ｓ２のゲート信号を生成し、
前記出力電圧Ｖｏｕｔが印加される負荷の状態に合わせてデッドタイムが設定され、前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２のうち、一方のオン時間を前記出力電圧Ｖｏｕｔを安定化させるように制御し、他方のオン時間をスイッチング周波数を一定に保つように制御することを特徴とするスイッチング電源装置。
【請求項１６】
前記インダクタＬｐに流れる電流またはスイッチング素子に流れる電流を検出して、前記オン時間の最大値を制限して過電流が流れることを防止する最大オン時間制限手段を備えたことを特徴とする請求項１５に記載のスイッチング電源装置。
【請求項１７】
前記スイッチング制御回路は、前記モニタ信号生成手段の出力信号と第２の閾値とを比較する第３のコンパレータと、をさらに含み、前記第１のコンパレータ及び前記第２のコンパレータの出力に基づいて前記第１のスイッチ回路Ｓ１の制御信号を生成し、前記第１のコンパレータ及び前記第３のコンパレータの出力に基づいて前記第２のスイッチ回路Ｓ２の制御信号を生成することを特徴とする請求項１乃至１６のいずれかに記載のスイッチング電源装置。
【請求項１８】
前記第２のコンパレータおよび前記第３のコンパレータが、前記第１の閾値および前記第２の閾値が規設定された１つのヒステリシスコンパレータで構成されたことを特徴とする請求項１乃至１７のいずれかに記載のスイッチング電源装置。
【請求項１９】
前記第１のスイッチング素子Ｑ１のオン時間または前記第２のスイッチング素子Ｑ２のオン時間の最大値が、前記三角波信号の１周期未満に制限されていることを特徴とする請求項１乃至１８のいずれかに記載のスイッチング電源装置。
【請求項２０】
前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２は電界効果トランジスタであることを特徴とする請求項１乃至１９のいずれかに記載のスイッチング電源装置。
【請求項２１】
前記スイッチング制御回路は、
前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２はスイッチ回路両端の電圧が０Ｖまたは０Ｖ付近まで低下してからスイッチング素子Ｑ１またはＱ２がターンオンする動作となるゼロ電圧スイッチング動作にて駆動することを特徴とする請求項２０に記載のスイッチング電源装置。
【請求項２２】
前記モニタ信号生成手段は、前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２のドレイン−ソース間電圧の変化を利用したものであることを特徴とする請求項２０または２１に記載のスイッチング電源装置。
【請求項２３】
前記モニタ信号生成手段は、前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２のドレイン−ソース間電流の変化を利用したものであることを特徴とする請求項２０または２１に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば共振型電源装置やハーフブリッジ型電源装置のような、複数のスイッチング素子を交互にオン、オフさせることで所定の電圧信号を出力するスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来、複数のスイッチング素子を交互にオン、オフすることで所定の電圧信号を出力するスイッチング電源装置が各種考案されている。例えば、ハーフブリッジ型コンバータのＰＷＭ方式のスイッチング電源装置では、一定のスイッチング周波数において時比率を調整することで、所望の出力電圧信号を得ている。しかしながら、このような複数のスイッチング素子を交互オン、オフさせるスイッチング電源装置では、一瞬でも複数のスイッチング素子が同時にオンする期間が存在すると、大きな短絡電流が流れ、電源装置を破壊する可能性があるので、複数のスイッチング素子の双方がオフとなる所謂デッドタイムが設けられている。
【０００３】
このようなデッドタイムを設けるため、特許文献１では、第１のスイッチング素子と第２のスイッチング素子とを交互にオン、オフさせるスイッチング電源装置であって、第１のスイッチング素子のターンオフによるトランスの磁束変化をトリガにして、第２のスイッチング素子をターンオンする。また、第２のスイッチング素子のターンオフによるトランスの磁束変化をトリガにして、第１のスイッチング素子をターンオンする。このような、スイッチング制御を行うことで、第１のスイッチング素子と第２のスイッチング素子とが同時にオン状態になる状態が生じることを防止している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ２００５−０７６４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の特許文献１のスイッチング電源装置では、第２のスイッチング素子のオン時間を、抵抗とコンデンサからなる時定数回路で決定しているので、スイッチング周波数が可変してしまい、スイッチングノイズがスイッチング周波数の変動に応じて広範囲に発生してしまう。
【０００６】
また、時定数回路はデッドタイムを加味して設計されているが、全負荷領域、すなわち過渡状態であっても定常状態であっても同じ時間のデッドタイムが設定されているため、過渡状態ほど長いデッドタイムを必要としない定常状態において最適なデッドタイムが設定されているとは言い難い。したがって、高信頼性ではあるものの、効率の面では最善なものではなかった。
【０００７】
本発明の目的は、スイッチング周波数を一定に保ちながら、複数のスイッチング素子が同時にオンになることを防止し、且つ最適なデッドタイムでスイッチングを行えるスイッチング電源装置を実現することにある。
【課題を解決するための手段】
【０００８】
（１）この発明は、直流入力電圧Ｖｉが入力される直流電源入力部と、一つの磁性部品で構成され、磁気的に結合された第１の１次巻線ｎｐと第１の２次巻線ｎｓ１とを少なくとも備えたトランスＴと、第１の１次巻線ｎｐに直列に接続されたインダクタＬｒと、第１のスイッチング素子Ｑ１と第１のキャパシタＣ１と第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、第２のスイッチング素子Ｑ２と第２のキャパシタＣ２と第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２と、第３のキャパシタＣｒと、直流電源入力部の両端に接続され、第１の１次巻線ｎｐと前記第１のスイッチ回路Ｓ１とが直列に接続された第１の直列回路と、第１のスイッチ回路Ｓ１の両端、または第１の１次巻線ｎｐの両端に接続され、第２のスイッチ回路Ｓ２と第３のコンデンサＣｒとが直列に接続された第２の直列回路と、を備え、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２は、共にオフである期間を挟んで互いに相補的にオン・オフを繰り返すように動作するように構成され、第１の２次巻線ｎｓ１から出力される交流電圧を整流平滑する第１の整流平滑回路を介して２次側に出力電圧Ｖｏｕｔが出力されるように構成された電力変換回路を備えたスイッチング電源装置に関するものである。このスイッチング電源装置は、第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２のうち、オン状態にある方のスイッチ回路がターンオフされることによって発生する電力変換回路での電圧もしくは電流変化を検出してモニタ信号を生成する第１のモニタ信号生成手段と、出力電圧Ｖｏｕｔを検出するための出力電圧検出手段と、出力電圧検出手段によって検出された出力電圧Ｖｏｕｔに応じた帰還信号を生成する帰還信号生成手段と、第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２を制御し、出力電圧Ｖｏｕｔが印加される負荷の状態に合わせてデッドタイムが設定され、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２のうち、一方のオン時間を出力電圧Ｖｏｕｔを安定化させるように制御し、他方のオン時間をスイッチング周波数を一定に保つように制御するスイッチング制御回路と、を有する。
【０００９】
このスイッチング制御回路は、設定可能な略一定周波数の三角波を生成する発振器と、三角波信号と帰還信号と比較する第１のコンパレータと、第１のモニタ信号生成手段の出力信号と第１の閾値とを比較する第２のコンパレータと、を有し、第１のコンパレータ及び第２のコンパレータの出力に基づいて第１のスイッチ回路Ｓ１のゲート信号及び第２のスイッチ回路Ｓ２のゲート信号を生成する。
【００１０】
この構成では、第１、第２のスイッチング素子のオン時間がアナログＩＣのスイッチング制御回路によりアナログ的に決定される。この際、それぞれのスイッチング素子のターンオンのトリガとなるタイミングは、トランス電圧Ｖｔに基づくモニタ信号と閾値との比較結果に基づいて決定され、ターンオフのトリガとなるタイミングは、帰還信号と三角波信号との比較結果に基づいて決定される。このため、オンすべきスイッチング素子のターンオンが、直前にオン状態であったスイッチング素子のターンオフに起因する磁束変化のタイミングを基点にして設定された所定の遅延量からなる開始タイミングより行われるので、各スイッチング素子が同時にオン状態にはならない。さらに、三角波信号の周期性からスイッチング周波数が一定となる。また、さらに、帰還信号を用いることで、出力電圧のレベルに応じたターンオフタイミングが得られ、スイッチング電源装置として安定した出力電圧が得られる。
【００１１】
（２）また、この発明のスイッチング電源装置では、第１のスイッチ回路Ｓ１が導通状態、または第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、第１の１次巻線ｎｐと第１の２次巻線ｎｓ１は、その磁気極性を逆極性としている。
【００１２】
この構成では、スイッチング電源装置が絶縁型のフライバックコンバータであることを示している。そして、このような構成を用いても、本発明の特徴とするスイッチング制御を実現することができる。
【００１３】
（３）また、この発明のスイッチング電源装置では、第１のスイッチ回路Ｓ１が導通状態、または第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、第１の１次巻線ｎｐと第１の２次巻線ｎｓ１は、その磁気極性を同極性としている。
【００１４】
この構成では、スイッチング電源装置が絶縁型のフォワードコンバータであることを示している。そして、このような構成を用いても、本発明の特徴とするスイッチング制御を実現することができる。
【００１５】
（４）また、この発明のスイッチング電源装置では、トランスＴはさらに第２の２次巻線ｎｓ２を備え、第１の２次巻線ｎｓ１と第２の２次巻線ｎｓ２は直列に接続されており、第１のスイッチ回路Ｓ１が導通状態、または第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、第１の１次巻線ｎｐと第１の２次巻線ｎｓ１、及び第１の１次巻線ｎｐと第２の２次巻線ｎｓ２は、その磁気極性を同極性とし、第１の整流平滑回路は、センタータップ型の全波整流回路と、少なくとも１つのフィルタインダクタＬｏと、少なくとも１つの平滑コンデンサＣｏからなる。
【００１６】
この構成では、センタータップ方式の絶縁型スイッチング電源装置が実現される。そして、このような構成のスイッチング電源装置においても、上述のスイッチング制御を適用することができる。
【００１７】
（５）また、この発明のスイッチング電源装置では、トランスＴはさらに第２の２次巻線ｎｓ２を備え、前記第１の２次巻線ｎｓ１と前記第２の２次巻線ｎｓ２は直列に接続されており、前記第１のスイッチ回路Ｓ１が導通状態、または前記第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、前記第１の１次巻線ｎｐと前記第１の２次巻線ｎｓ１は、その磁気極性を逆極性とし、前記第１の１次巻線ｎｐと前記第２の２次巻線ｎｓ２は、その磁気極性を同極性とし、前記第１の整流平滑回路は、前記第２の２次巻線ｎｓ２の両端にそれぞれ整流素子の第１端が接続され、前記整流素子の第２端は共通接続されており、前記第１の２次巻線ｎｓ１の他端に少なくとも１つのフィルタインダクタＬｏの一端が接続され、前記フィルタインダクタＬｏの他端と前記整流素子の第２端との間に少なくとも１つの平滑コンデンサＣｏが接続される構成である。
【００１８】
この構成では、第１、第２の２次巻線を有し、ほぼ全期間で電力伝送が可能な絶縁型スイッチング電源装置が実現される。そして、このような構成のスイッチング電源装置においても、上述のスイッチング制御を適用することができ、より一層効率の良いスイッチング電源装置が実現される。
【００１９】
（６）また、この発明のスイッチング電源装置では、インダクタＬｒとして、トランスＴの１次側漏れインダクタンスを利用している。
【００２０】
（７）また、この発明のスイッチング電源装置では、フィルタインダクタＬｏとして、トランスＴの２次側漏れインダクタンスを利用している。
【００２１】
これらの構成では、スイッチング電源装置の構成要素となる素子を省略することができるので、上述のような特徴を有するスイッチング電源装置の回路構成を簡略化することができる。
【００２２】
（８）また、この発明のスイッチング電源装置では、第１の２次巻線ｎｓ１と第２の２次巻線ｎｓ２の巻数比が１：２である。
【００２３】
この構成では、上述のほぼ全期間で電力伝送が可能な絶縁型スイッチング電源装置において、ほぼ全期間での出力電圧が安定しリップルが改善される。
【００２４】
（９）また、この発明のスイッチング電源装置では、トランスＴはさらに第２の１次巻線ｎｂを備え、第２の１次巻線ｎｂの一端は直流入力電源Ｖｉの低電位側に接続され、他端は第２の整流平滑回路を介してスイッチング制御回路の直流電源電圧として供給されるようにしている。
【００２５】
この構成では、第２の１次巻線（バイアス巻線）を用いることで、制御用アナログＩＣ用の駆動電源装置を、自装置内で容易に供給することができる。
【００２６】
（１０）また、この発明のスイッチング電源装置では、第１の整流平滑回路の整流素子は電界効果トランジスタである。
【００２７】
この構成では、整流平滑回路の整流素子として、ＦＥＴを用いた例を示している。そして、このようなスイッチング電源装置においても、上述のスイッチング制御を適用することができる。
【００２８】
（１１）また、この発明のスイッチング電源装置では、第１の整流平滑回路の整流素子が、スイッチング制御回路によってオン・オフ制御される。
【００２９】
この構成では、整流平滑回路の整流素子として、ＦＥＴを用いた例を示しており、当該ＦＥＴが上述の第１、第２のスイッチング素子とともにＡＳＩＣ等のアナログＩＣで制御される例を示している。そして、このようなスイッチング電源装置においても、上述のスイッチング制御を適用することができる。
【００３０】
（１２）また、この発明は、直流入力電圧Ｖｉが入力される直流電源入力部と、一つの磁性部品で構成されたインダクタＬｐと、第１のスイッチング素子Ｑ１と第１のキャパシタＣ１と第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、第２のスイッチング素子Ｑ２と第２のキャパシタＣ２と第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２と、直流電源入力部の両端に第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２からなる直列回路が接続され、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２との接続点にインダクタＬｐの一端が接続され、他端からは第１のスイッチ回路Ｓ１に対して並列に接続される第３のキャパシタＣｏを介して出力電圧Ｖｏｕｔが出力されるように構成されたスイッチング電源装置に関するものである。このスイッチング電源装置では、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２は、共にオフである期間を挟んで互いに相補的にオン・オフを繰り返すように動作するように構成され、第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２のうち、オン状態にある方のスイッチ回路がターンオフされることによって発生する電力変換回路での電圧もしくは電流変化を検出してモニタ信号を生成する第１のモニタ信号生成手段と、出力電圧Ｖｏｕｔを検出するための出力電圧検出手段と、出力電圧検出手段によって検出された出力電圧Ｖｏｕｔに応じた帰還信号を生成する帰還信号生成手段と、第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２を制御し、出力電圧Ｖｏｕｔが印加される負荷の状態に合わせてデッドタイムが設定され、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２のうち、一方のオン時間を出力電圧Ｖｏｕｔを安定化させるように制御し、他方のオン時間をスイッチング周波数を一定に保つように制御するスイッチング制御回路と、を有する。
【００３１】
このスイッチング制御回路は、設定可能な略一定周波数の三角波を生成する発振器と、三角波信号と帰還信号と比較する第１のコンパレータと、第１のモニタ信号生成手段の出力信号と第１の閾値とを比較する第２のコンパレータと、を有し、第１のコンパレータ及び第２のコンパレータの出力に基づいて第１のスイッチ回路Ｓ１のゲート信号及び第２のスイッチ回路Ｓ２のゲート信号を生成する。
【００３２】
この構成では、スイッチング電源装置が極性反転型チョッパ回路からなる非絶縁型昇降圧コンバータであることを示している。そして、このような非絶縁型のスイッチング電源装置においても、上述のスイッチング制御を適用することができる。
【００３３】
（１３）また、この発明のスイッチング電源装置では、スイッチング制御回路は、第１のモニタ信号生成手段の出力信号と第２の閾値とを比較する第３のコンパレータをさらに含み、第１のコンパレータ及び第２のコンパレータの出力に基づいて第１のスイッチ回路Ｓ１の制御信号を生成し、第１のコンパレータ及び第３のコンパレータの出力に基づいて第２のスイッチ回路Ｓ２の制御信号を生成する。
【００３４】
この構成では、スイッチング制御部の具体的構成を示すものであり、コンパレータを三台利用した例を示している。そして、このようなスイッチング電源装置においても、上述のスイッチング制御を適用することができる。
【００３５】
（１４）また、この発明のスイッチング電源装置は、第２のコンパレータと第３のコンパレータを、１つのヒステリシスコンパレータで置き換えることにより、第１の閾値と第２の閾値を規定している。
【００３６】
この構成では、スイッチング制御部の具体的構成を示すものであり、コンパレータの一部をヒステリシスコンパレータで置き換えた例を示している。そして、このようなスイッチング電源装置においても、上述のスイッチング制御を適用することができる。
【００３７】
（１５）また、この発明のスイッチング電源装置では、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２のどちらか一方をターンオンするための信号を出力してから、該スイッチング素子をターンオフするための出力信号を生成するまでのパルス幅のオン時間の最大値が、三角波を生成する発振器の周期未満に制限されている。
【００３８】
この構成では、スイッチング素子のオン時間の最大値を三角波の周期に基づいて制限しているものである。そして、このような設定を行ったスイッチング電源装置を用いることで、上述のスイッチング制御を、より効果的に実現することができる。
【００３９】
（１６）また、この発明のスイッチング電源装置では、電力変換回路におけるトランスＴまたはインダクタＬｐに流れる電流またはスイッチング素子に流れる電流を検出して、オン時間の最大値を制限している。
【００４０】
この構成では、上述のスイッチング制御において過電流が流れることを防止することができる。
【００４１】
（１７）また、この発明のスイッチング電源装置では、第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２は電界効果トランジスタである。
【００４２】
この構成では、各スイッチ回路として、ＦＥＴを用いた例を示している。そして、このようなスイッチング電源装置においても、上述のスイッチング制御を適用することができる。
【００４３】
（１８）また、この発明のスイッチング電源装置では、第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２はスイッチ回路両端の電圧が０Ｖまたは０Ｖ付近まで低下してからスイッチング素子Ｑ１またはＱ２がターンオンする動作となるゼロ電圧スイッチング動作にて駆動される。
【００４４】
この構成では、具体的に、所謂ゼロ電圧スイッチング（ＺＶＳ）が実現される構成を示している。これにより、スイッチング素子のターンオン時に発生する損失が効果的に抑圧できる。
【００４５】
（１９）また、この発明のスイッチング電源装置では、モニタ信号生成手段は、インダクタＬｒに流れる電流を検出するためのカレントトランスである。
【００４６】
（２０）また、この発明のスイッチング電源装置では、第１のモニタ信号生成手段は、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２の少なくとも１つのドレイン−ソース間電圧の変化を利用したものである。
【００４７】
（２１）また、この発明のスイッチング電源装置では、第１のモニタ信号生成手段は、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２の少なくとも１つのドレイン−ソース間電流の変化を利用したものである
（２２）また、この発明のスイッチング電源装置では、第１のモニタ信号生成手段は、第２の１次巻線ｎｂの両端に生じる電圧変化を利用したものである。
【００４８】
これらの構成では、第１のモニタ信号生成手段の具体的な構成を示すものであり、上述のいずれの構成を用いても、本発明の特徴とするスイッチング制御を実現することができる。
【発明の効果】
【００４９】
この発明によれば、複数のスイッチング素子を同時にオンにさせることなく、最適なデッドタイムでスイッチングを行うことができるので、高信頼性で且つ高効率なスイッチング電源装置を実現することができる。さらに、この際、スイッチング周波数が一定であるので、スイッチング周波数に起因するノイズ対策が容易となり、ＥＭＩ特性に優れるスイッチング電源装置を実現することができる。また、さらに、これらの制御を、入手が容易で安価なアナログＩＣにより実現できるため、上述の効果が得られるスイッチング電源装置を安価に製造することができる。
【図面の簡単な説明】
【００５０】
【図１】第１の実施形態に係るスイッチング電源装置の回路図である。
【図２】制御用アナログＩＣ１０の内部ブロックの構成を示す回路図および、各信号の状態の時間的関係を示す波形図である。
【図３】他の構成からなる制御用アナログＩＣ１０’の内部ブロックの構成を示す回路図および、各信号の状態の時間的関係を示す波形図である。
【図４】さらに他の構成からなる制御用アナログＩＣ２０，３０，４０，５０の内部ブロックの構成を示す回路図である。
【図５】第１の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。
【図６】第２の実施形態のスイッチング電源装置の回路図である。
【図７】第３の実施形態のスイッチング電源装置の回路図である。
【図８】第３の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。
【図９】第３の実施形態に係るまた他の回路構成からなるスイッチング電源装置の回路図である。
【図１０】第４の実施形態のスイッチング電源装置の回路図である。
【図１１】第４の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。
【図１２】第４の実施形態に係るまた他の回路構成からなるスイッチング電源装置の回路図である。
【図１３】第５の実施形態のスイッチング電源装置の回路図である。
【図１４】第６の実施形態のスイッチング電源装置の回路図である。
【図１５】第７の実施形態のスイッチング電源装置の回路図である。
【図１６】第８の実施形態のスイッチング電源装置の回路図である。
【図１７】第９の実施形態のスイッチング電源装置の回路図である。
【図１８】第９の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。
【図１９】第１０の実施形態のスイッチング電源装置の回路図である。
【図２０】第１１の実施形態のスイッチング電源装置の回路図である。
【図２１】第１１の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。
【図２２】第１２の実施形態のスイッチング電源装置の回路図である。
【図２３】第１２の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。
【図２４】第１３の実施形態のスイッチング電源装置の回路図である。
【発明を実施するための形態】
【００５１】
［第１実施形態］
第１の実施形態に係るスイッチング電源装置について、図を参照して説明する。図１は、本実施形態のスイッチング電源装置の回路図である。
【００５２】
（トランスＴの１次側回路構成）
直流入力電圧が印加される入力電源Ｖｉの両端には、インダクタＬｒ、トランスＴの１次巻線ｎｐ、第１スイッチ回路Ｓ１が直列接続されている。第１スイッチ回路Ｓ１は、第１スイッチング素子Ｑ１、ダイオードＤ１、キャパシタＣ１を備える。第１スイッチング素子Ｑ１は、ＦＥＴからなり、ドレイン端子がトランスＴの１次巻線ｎｐに接続され、ソース端子が入力電源Ｖｉに接続されている。ダイオードＤ１、およびキャパシタＣ１は、第１スイッチング素子Ｑ１のドレイン−ソース間に並列に接続されており、ＦＥＴである第１スイッチング素子Ｑ１の寄生ダイオードおよび寄生容量により代用することが可能である。第１スイッチング素子Ｑ１は、駆動回路１０３を介して制御用アナログＩＣ１０から与えられる第１スイッチング制御信号Ｖｇｓ１によってオン・オフ動作する。
【００５３】
また、第２スイッチ回路Ｓ２とキャパシタＣｒとは、トランスＴの１次巻線ｎｐ、インダクタＬｒと閉回路を形成するように接続されている。第２スイッチ回路Ｓ２は、ＦＥＴからなる第２スイッチング素子Ｑ２、ダイオードＤ２、キャパシタＣ２を備える。第２スイッチング素子Ｑ２は、ドレイン端子がキャパシタＣｒに接続され、ソース端子がトランスＴの１次巻線ｎｐに接続されている。ダイオードＤ２、およびキャパシタＣ２は、第２スイッチング素子Ｑ２のドレイン−ソース間に並列に接続されており、ＦＥＴである第２スイッチング素子Ｑ２の寄生ダイオードおよび寄生容量により代用することが可能である。第２スイッチング素子Ｑ２は、第１スイッチング素子Ｑ１と同様に、駆動回路１０３を介して制御用アナログＩＣ１０から与えられる第２スイッチング制御信号Ｖｇｓ２によってオン・オフ動作する。
【００５４】
トランスＴの１次側には、上述の１次巻線ｎｐとは別に、バイアス巻線ｎｂが配置されており、当該バイアス巻線ｎｂの一方端は、入力電源Ｖｉに接続している。バイアス巻線ｎｂの他方端には、ダイオードＤ３のアノードが接続されている。ダイオードＤ３のカソードにはキャパシタＣ３が接続される。この構成により、ダイオードＤ３とキャパシタＣ３とにより整流平滑回路が形成され、制御用アナログＩＣ１０の駆動電圧Ｖｃｃが制御用アナログＩＣ１０へ与えられる。
【００５５】
また、このバイアス巻線ｎｂの他方端には、ダイオードＤ４のアノードが接続されており、当該ダイオードＤ４のカソードがスイッチ制御用アナログＩＣ１０へ接続されることで、モニタ信号Ｖｍが制御用アナログＩＣ１０へ与えられる。
【００５６】
制御用アナログＩＣ１０は、詳細を後述する図２（Ａ）、図３（Ａ）、図４（Ａ）〜図４（Ｄ）に示すようなアナログ回路により構成される。制御用アナログＩＣ１０は、上述の駆動電圧Ｖｃｃにより駆動し、モニタ信号Ｖｍ、トランスＴの２次側回路から得られる検出電圧信号Ｖｏに基づいて、第１スイッチング素子Ｑ１を駆動するための第１スイッチング制御信号Ｖｇｓ１および第２スイッチング素子Ｑ２を駆動するための第２スイッチング制御信号Ｖｇｓ２を生成する。
【００５７】
駆動回路１０３は、例えばハイサイドドライバＩＣ等により構成され、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を入力し、少なくとも第２スイッチング素子Ｑ２を駆動可能なレベルの信号に昇圧する。駆動回路１０３は、第１スイッチング制御信号Ｖｇｓ１を第１スイッチング素子Ｑ１へ出力し、第２スイッチング制御信号Ｖｇｓ２を第２スイッチング素子Ｑ２へ出力する。
【００５８】
（トランスＴの２次側回路構成）
トランスＴの２次巻線ｎｓ１は、１次巻線ｎｐに対して逆極性となるように巻回されており、２次巻線ｎｓ１の両端は、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）となっている。２次巻線ｎｓ１の電圧出力端子Ｖｏｕｔ（＋）側の一方端には、ダイオードＤｓのアノードが接続され、当該ダイオードＤｓのカソードが電圧出力端子Ｖｏｕｔ（＋）に接続されている。また、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間には、キャパシタＣｏが接続されている。このような構成により、ダイオードＤｓとキャパシタＣｏとによる整流平滑回路が形成される。
【００５９】
また、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されており、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、絶縁伝達手段１０２へ出力する。
【００６０】
絶縁伝達手段１０２は、フォトカプラ等からなり、２次側の電圧検出部１０１で生成された検出電圧信号Ｖｏを、１次側の制御用アナログＩＣ１０へ伝達する。
【００６１】
以上のような構成により、フライバック方式の絶縁型スイッチング電源装置が構成される。
【００６２】
（スイッチング制御回路の具体的構成）
制御用アナログＩＣ１０は、所謂アナログＰＷＭ制御ＩＣチップにより実現され、入力されるモニタ信号Ｖｍ、検出電圧信号Ｖｏに基づいて、一定のスイッチング周期Ｔｓを保ちながら、所望の出力電圧レベルを得られるように、且つ第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とが同時にオンしないように、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を生成する。生成された第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２は、駆動回路１０３へ出力される。
【００６３】
図２（Ａ）は制御用アナログＩＣ１０の内部ブロックの構成を示す回路図であり、図２（Ｂ）は制御用アナログＩＣ１０内の各信号の時間的関係を示す波形図である。
【００６４】
制御用アナログＩＣ１０は、コンパレータ１１０，１１１，１１２、インバータ１１３、ＡＮＤ回路１１４，１１５を備える。
【００６５】
制御用アナログＩＣ１０は、スイッチング周期Ｔｓを一周期とするノコギリ波信号Ｖｃｈｐを発生する。このノコギリ波信号Ｖｃｈｐは、最低レベルから当該一周期内で徐々にレベルが上昇していき、一周期で最高レベルに達した時点で最低レベルにリセットされる波形からなる。そして、検出電圧信号Ｖｏは、ノコギリ波信号Ｖｃｈｐの最高レベルと最低レベルとの間のレベルになるように、設定されている。
【００６６】
制御用アナログＣ１０は、ノコギリ波信号Ｖｃｈｐのリセットのタイミングを、所定のタイミングに同期させて行う。例えば、図２（Ｂ）に示すように、モニタ信号Ｖｍが閾値Ｖ２に達するタイミング等に同期させる。
【００６７】
コンパレータ１１０は、ノコギリ波信号Ｖｃｈｐと検出電圧信号Ｖｏとを入力する。コンパレータ１１０は、ノコギリ波信号Ｖｃｈｐのレベルが検出電圧信号Ｖｏのレベルよりも高い期間でＨｉレベルとなり、ノコギリ波信号Ｖｃｈｐのレベルが検出電圧信号Ｖｏのレベルよりも低い期間でＬｏｗレベルとなる第１判定基準信号Ｖｃｍｐを出力する。
【００６８】
コンパレータ１１１は、モニタ信号Ｖｍと閾値レベルＶ１を与える信号（以下、閾値信号Ｖ１と称する）とを入力する。コンパレータ１１１は、閾値信号Ｖ１のレベルがモニタ信号Ｖｍのレベルよりも高い期間でＨｉレベルとなり、閾値信号Ｖ１のレベルがモニタ信号Ｖｍのレベルよりも低い期間でＬｏｗレベルとなる第１スイッチング判断用信号Ｖｔｒ１を出力する。
【００６９】
コンパレータ１１２は、モニタ信号Ｖｍと閾値レベルＶ２を与える信号（以下、閾値信号Ｖ２と称する）とを入力する。コンパレータ１１２は、モニタ信号Ｖｍのレベルが閾値信号Ｖ２のレベルよりも高い期間でＨｉレベルとなり、モニタ信号Ｖｍのレベルが閾値信号Ｖ２のレベルよりも低い期間でＬｏｗレベルとなる第２スイッチング判断用信号Ｖｔｒ２を出力する。
【００７０】
インバータ１１３は、第１判定基準信号Ｖｃｍｐを反転処理して、第２判定基準信号Ｖｃｍｐ’を出力する。
【００７１】
ＡＮＤ回路１１４は、第１判定基準信号Ｖｃｍｐと第１スイッチング判断用信号Ｖｔｒ１とを入力し、第１判定基準信号Ｖｃｍｐと第１スイッチング判断用信号Ｖｔｒ１がともにＨｉレベルの期間でＨｉレベルとなり、それ以外の期間でＬｏｗレベルとなる第１スイッチング制御信号Ｖｇｓ１を出力する。
【００７２】
ＡＮＤ回路１１５は、第２判定基準信号Ｖｃｍｐ’と第２スイッチング判断用信号Ｖｔｒ２とを入力し、第２判定基準信号Ｖｃｍｐ’と第２スイッチング判断用信号Ｖｔｒ２がともにＨｉレベルの期間でＨｉレベルとなり、それ以外の期間でＬｏｗレベルとなる第２スイッチング制御信号Ｖｇｓ２を出力する。
【００７３】
このような処理により、各信号は図２（Ｂ）に示すような波形の時間的関係となる。
【００７４】
なお、以下に説明する制御はノコギリ波信号Ｖｃｈｐで規定されるスイッチング周期Ｔｓで繰り返し行われるものであるが、説明上、特定の期間（以下の説明では、ノコギリ波信号Ｖｃｈｐがリセットされるタイミングｔ０からスイッチング周期Ｔｓの一周期分）の制御処理について説明する。
【００７５】
（１）状態１［期間Ｔｐ１：タイミングｔ０〜ｔ１］
図２におけるタイミングｔ０に示すように、ノコギリ波信号Ｖｃｈｐのレベルが検出電圧信号Ｖｏのレベルに対して、最低レベル側からゼロクロスして最高レベル側に遷移すると、コンパレータ１１０から出力される第１判定基準信号ＶｃｍｐはＬｏｗレベルからＨｉレベルに遷移する。そして、コンパレータ１１０およびインバータ１１３を介して出力される第２判定基準信号Ｖｃｍｐ’はＨｉレベルからＬｏｗレベルに遷移する。これに応じて、ＡＮＤ回路１１５から出力される第２スイッチング制御信号Ｖｇｓ２は、Ｌｏｗレベルに遷移する。このように、第２スイッチング制御信号Ｖｇｓ２がＬｏｗレベルに遷移されると、トランス電圧Ｖｔは立ち上がり、モニタ信号Ｖｍは立ち下がる。
【００７６】
そして、トランス電圧Ｖｔが立ち上がり、モニタ信号Ｖｍが立ち下がっていき、図２におけるタイミングｔ１に示すように、モニタ信号Ｖｍのレベルが閾値Ｖ２未満になると、先の第２スイッチング制御信号Ｖｇｓ２とともに、コンパレータ１１２から出力される第２スイッチング判断用信号Ｖｔｒ２もＬｏｗレベルに遷移する。
【００７７】
（２）状態２［期間Ｔｐ２：タイミングｔ２〜ｔ３］
さらに、トランス電圧Ｖｔが立ち上がり、モニタ信号Ｖｍが立ち下がっていき、所定の遅延時間の後にモニタ信号Ｖｍのレベルが閾値Ｖ１以下になると、図２におけるタイミングｔ２に示すように、コンパレータ１１１から出力される第１スイッチング判断用信号Ｖｔｒ１がＨｉレベルに遷移する。このように、タイミングｔ２になると、第１判定基準信号Ｖｃｍｐと第１スイッチング判断用信号Ｖｔｒ１との両方がＨｉレベルになるので、第１スイッチング制御信号Ｖｇｓ１がＬｏｗレベルからＨｉレベルに遷移する。
【００７８】
（３）状態３［期間Ｔｐ３：タイミングｔ３〜ｔ４］
第１スイッチング制御信号Ｖｇｓ１がＨｉレベルに維持された状態で所定時間が経過後、図２におけるタイミングｔ４に示すように、ノコギリ波信号Ｖｃｈｐがリセットされるタイミングに達すると、ノコギリ波信号Ｖｃｈｐは、最高レベルから、最低レベルに遷移する。このため、コンパレータ１１０から出力される第１判定基準信号ＶｃｍｐはＨｉレベルからＬｏｗレベルに遷移する。これに応じて、ＡＮＤ回路１１４から出力される第１スイッチング制御信号Ｖｇｓ１は、Ｌｏｗレベルに遷移する。このように、第１スイッチング制御信号Ｖｇｓ１がＬｏｗレベルに遷移されると、トランス電圧Ｖｔは立ち下がり、モニタ信号Ｖｍは立ち上がる。なお、コンパレータ１１０およびインバータ１１３を介して出力される第２判定基準信号Ｖｃｍｐ’はＬｏｗレベルからＨｉレベルに遷移する。
【００７９】
ここで、第１スイッチング制御信号Ｖｇｓ１がＨｉレベルに維持される時間は、上述の回路構成を用いることで、ノコギリ波信号Ｖｃｈｐが検出電圧信号Ｖｏよりもレベルが高くなる期間の長さで決定される。したがって、検出電圧信号Ｖｏのレベルすなわち出力電圧レベルに応じて、第１スイッチング制御信号Ｖｇｓ１をＨｉレベルに維持する時間長を設定することができる。さらに、第１スイッチング制御信号Ｖｇｓ１をＨｉレベルからＬｏｗレベルに遷移させるタイミングを、一定の周期からなるノコギリ波信号Ｖｃｈｐの遷移タイミングで与えるので、スイッチング周期Ｔｓを一定にすることができる。
【００８０】
（４）状態４［期間Ｔｐ４：タイミングｔ４〜ｔ５］
トランス電圧Ｖｔが立ち下がり、モニタ信号Ｖｍが立ち上がっていき、図２におけるタイミングｔ５に示すように、モニタ信号Ｖｍのレベルが閾値Ｖ１よりも高くなると、先の第１スイッチング制御信号Ｖｇｓ１とともに、コンパレータ１１１から出力される第１スイッチング判断用信号Ｖｔｒ１もＬｏｗレベルに遷移する。
【００８１】
（５）状態５［期間Ｔｐ５：タイミングｔ５〜ｔ６］
さらに、トランス電圧Ｖｔが立ち下がり、モニタ信号Ｖｍが立ち上がっていき、所定の遅延時間の後にモニタ信号Ｖｍのレベルが閾値Ｖ２以上になると、図２におけるタイミングｔ６に示すように、コンパレータ１１２から出力される第２スイッチング判断用信号Ｖｔｒ２がＨｉレベルに遷移する。このように、タイミングｔ６になると、第２判定基準信号Ｖｃｍｐ’と第２スイッチング判断用信号Ｖｔｒ２との両方がＨｉレベルになるので、第２スイッチング制御信号Ｖｇｓ２がＬｏｗレベルからＨｉレベルに遷移する。
【００８２】
（６）状態６［期間Ｔｐ６：タイミングｔ６〜ｔ７（ｔ１）］
第２スイッチング制御信号Ｖｇｓ２がＨｉレベルに維持された状態で所定時間が経過後、図２におけるタイミングｔ７（ｔ１）に示すように、ノコギリ波信号Ｖｃｈｐのレベルが検出電圧信号Ｖｏのレベルに対して、最低レベル側からゼロクロスして最高レベル側に遷移するタイミングが再度現れると、コンパレータ１１０およびインバータ１１３を介して出力される第２判定基準信号Ｖｃｍｐ’はＨｉレベルからＬｏｗレベルに遷移する。これに応じて、ＡＮＤ回路１１５から出力される第２スイッチング制御信号Ｖｇｓ２は、Ｌｏｗレベルに遷移する。このように、第２スイッチング制御信号Ｖｇｓ２がＬｏｗレベルに遷移されると、トランス電圧Ｖｔは立ち上がり、モニタ信号Ｖｍは立ち下がる。
【００８３】
以上のような処理を行うことで、第２スイッチング素子Ｑ２をオン・オフ制御する第２スイッチング制御信号Ｖｇｓ２がＬｏｗレベルに遷移したタイミングから所定の遅延時間後に第１スイッチング素子Ｑ１をオン・オフ制御する第１スイッチング制御信号Ｖｇｓ１がＨｉレベルに遷移する。また、第１スイッチング素子Ｑ１をオン・オフ制御する第１スイッチング制御信号Ｖｇｓ１がＬｏｗレベルに遷移したタイミングから所定の遅延時間後に第２スイッチング素子Ｑ２をオン・オフ制御する第２スイッチング制御信号Ｖｇｓ２がＨｉレベルに遷移する。これにより、第１スイッチング制御信号Ｖｇｓ１と第２スイッチング制御信号Ｖｇｓ２とが同時にＨｉレベルにはならず、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とが同時にオン制御されることを防止することができる。この際、モニタ信号Ｖｍの信号レベルで閾値Ｖ１，Ｖ２を設定してスイッチングを行うことで、負荷状況に応じた最適なタイミングで第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を制御することができる。
【００８４】
また、閾値Ｖ１をモニタ信号Ｖｍの略Ｌｏｗレベルの電位に設定することで、第１スイッチング制御信号Ｖｇｓ１がスイッチング素子Ｑ１に与えられるタイミングでは、スイッチング素子Ｑ１のドレインソース電圧は「０」電位もしくは略「０」電位となり、ゼロ電圧スイッチング（ＺＶＳ）を実現することができる。同様に、閾値Ｖ２を閾値Ｖ１とは逆にモニタ信号Ｖｍの略Ｈｉレベルの電位に設定することで、第２スイッチング制御信号Ｖｇｓ２がスイッチング素子Ｑ２に与えられるタイミングでは、スイッチング素子Ｑ２のドレインソース電圧は「０」電位もしくは略「０」電位となり、ゼロ電圧スイッチング（ＺＶＳ）を実現することができる。
【００８５】
さらに、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２のＬｏｗレベルへの遷移タイミングが、一定周期Ｔｓに設定されたノコギリ波信号Ｖｃｈｐで規定されるので、スイッチング周期Ｔｓが一定となる。これにより、スイッチング周期Ｔｓに起因するノイズ対策が容易になり、低ＥＭＩのスイッチング電源装置を実現することができる。
【００８６】
また、本実施形態のようにアナログＩＣを用いることで、例えばＤＳＰやＦＰＧＡ等からなるデジタルＩＣ等の高価なデバイスを用いなくても良いので、上述のようなスイッチング制御を行えるスイッチング電源装置を安価に製造することができる。
【００８７】
なお、本実施形態では、トランスＴの一次側で、１次巻線ｎｐ、インダクタＬ１およびスイッチ回路Ｓ２とともに閉回路を構成するキャパシタＣｒが、入力電源Ｖｉに並列に接続されている例を示したが、図５に示すように、入力電源Ｖｉに対して直列接続されるような回路構成であってもよい。図５は、第１の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。このような構成であっても、上述のスイッチング制御を適用することができ、同様の作用効果を得ることができる。
【００８８】
また、上述の制御用アナログＩＣの構成は、一例であり、図３や図４に示すような回路構成等であってもよく、さらには、これらの回路構成および波形の関係によって想到される他の類似の回路構成であってもよい。
【００８９】
図３（Ａ）は他の構成からなる制御用アナログＩＣ１０’の内部ブロックの構成を示す回路図であり、図３（Ｂ）は制御用アナログＩＣ１０’内の各信号の時間的関係を示す波形図である。また、図４（Ａ）〜図４（Ｄ）はさらにその他の構成からなる制御用アナログＩＣ２０，３０，４０，５０の内部ブロックの構成を示す回路図である。
【００９０】
図３に示す制御用アナログＩＣ１０’は、ノコギリ波信号Ｖｃｈｐが、最高レベルから一周期内で徐々にレベルが下降していき、一周期後にレベルが最低レベルに達した時点でリセットされて最高レベルに遷移する波形からなる。また、コンパレータ１２０へのノコギリ波信号Ｖｃｈｐと検出電圧信号Ｖｏとの入力が、上述の図２のコンパレータ１１０に対して逆転した構成となっている。このような信号および構成を用いても、上述のような作用効果を奏することができる。
【００９１】
また、図４（Ａ）に示す制御用アナログＩＣ２０は、図２に示した制御用アナログＩＣ１０に対して、ＡＮＤ回路１１４，１１５に代えてフリップフロップ回路１２４，１２５を用いたものである。この際、フリップフロップ回路１２４，１２５としては、入力される信号が同時にＨｉレベルとなる期間が発生することがあるので、ＪＫフリップフロップ回路とするとよい。
【００９２】
また、図４（Ｂ）に示す制御用アナログＩＣ３０は、図２に示した制御用アナログＩＣ１０に対して、コンパレータ１１２を使用せず、インバータ１３０を用いて、第２スイッチング判断用信号Ｖｔｒ２を生成している。
【００９３】
図４（Ｃ）に示す制御用アナログＩＣ４０は、図４（Ａ）に示した制御用アナログＩＣ２０に対して、さらに、コンパレータ１１１に代えて、ヒステリシスコンパレータ１１１’を用いたものである。
【００９４】
図４（Ｄ）に示す制御用アナログＩＣ５０は、コンパレータ１１１の出力とＡＮＤ回路１１４の入力との間に、ＯＲ回路１５３を装着している。このＯＲ回路１５３には、コンパレータ１１１からの第１スイッチング判断用信号Ｖｔｒ１が入力されるとともに、遅延回路１５１からの所定時間遅延された第１判定基準信号Ｖｃｍｐが入力される。また、
制御用アナログＩＣ４０は、コンパレータ１１２の出力とＡＮＤ回路１１５の入力との間に、ＯＲ回路１５４を装着している。このＯＲ回路１５４には、コンパレータ１１２からの第２スイッチング判断用信号Ｖｔｒ２が入力されるとともに、遅延回路１５２からの所定時間遅延された第２判定基準信号Ｖｃｍｐ’が入力される。このような構成の場合、上述の作用効果とともに、起動時等のバイアス巻線ｎｂからのモニタ信号Ｖｍのレベルが十分に得られないような状況であっても、遅延回路１５１，１５２によって設定される十分な遅延時間をもって、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を出力することができる。
【００９５】
［第２実施形態］
次に、第２の実施形態に係るスイッチング電源装置について図を参照して説明する。図６は、本実施形態のスイッチング電源装置の回路図である。
【００９６】
図６に示すように、本実施形態のスイッチング電源装置は、トランスＴの１次巻線ｎｐと２次巻線ｎｓ１が同極性となるように巻回されている。トランスＴの１次側の回路パターンおよび絶縁伝達手段１０２は、上述の図１に示したスイッチング電源装置と同じであり、２次側の回路パターンが上述の図１に示したスイッチング電源装置と異なる。
【００９７】
本実施形態のスイッチング電源装置の２次巻線ｎｓ１の一方端には、ダイオードＤｓのアノードが接続され、当該ダイオードＤｓのカソードがインダクタＬｏを介して電圧出力端子Ｖｏｕｔ（＋）に接続されている。２次巻線ｎｓ１の他方端は、電圧出力端子Ｖｏｕｔ（−）に接続されている。
【００９８】
また、２次巻線ｎｓ１の両端子間にはダイオードＤｆが並列接続されている。この際、ダイオードＤｆのカソードはフィルタインダクタとして機能するインダクタＬｏに接続させる。
【００９９】
また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、キャパシタＣｏが接続されている。このような構成により、ダイオードＤｓ，Ｄｆ、インダクタＬｏおよびキャパシタＣｏによる整流平滑回路が形成される。また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されており、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、絶縁伝達手段１０２へ出力する。
【０１００】
以上のような構成により、フォワード方式の絶縁型スイッチング電源装置が構成される。そして、このような構成であっても、上述の第１の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。
【０１０１】
［第３実施形態］
次に、第３の実施形態に係るスイッチング電源装置について図を参照して説明する。図７は、本実施形態のスイッチング電源装置の回路図である。
【０１０２】
図７に示すように、本実施形態のスイッチング電源装置は、トランスＴの１次側の回路パターンおよび絶縁伝達手段１０２は、上述の図１に示したスイッチング電源装置と同じであるが、トランスＴおよび２次側の回路パターンが上述の図１に示したスイッチング電源装置と異なる。
【０１０３】
トランスＴは、一つの１次巻線ｎｐに対して二つの２次巻線ｎｓ１，ｎｓ２が配置された複合型トランスである。トランスＴの第１の２次巻線ｎｓ１は１次巻線ｎｐに対して逆極性に巻回さており、第２の２次巻線ｎｓ２は１次巻線ｎｐに対して同極性に巻回されている。この際、第１の２次巻線ｎｓ１と第２の２次巻線ｎｓ２との巻線比が、ｎｓ１：ｎｓ２＝１：２となるように、第１の２次巻線ｎｓ１および第２の２次巻線ｎｓ２が形成されている。
【０１０４】
第１の２次巻線ｎｓ１の一方端には、インダクタＬｏを介して電圧出力端子Ｖｏｕｔ（＋）が接続されている。第１の２次巻線ｎｓ１の他方端にはダイオードＤｓのカソードが接続されており、当該ダイオードＤｓのアノードは電圧出力端子Ｖｏｕｔ（−）に接続されている。
【０１０５】
第２の２次巻線ｎｓ２の一方端は第１の２次巻線ｎｓ１の他方端に接続されている。第２の２次巻線ｎｓ２の一方端にはダイオードＤｆのカソードが接続されており、当該ダイオードＤｆのアノードも電圧出力端子Ｖｏｕｔ（−）に接続されている。
【０１０６】
また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、キャパシタＣｏが接続されている。このような構成により、ダイオードＤｓ，Ｄｆ、インダクタＬｏおよびキャパシタＣｏによる整流平滑回路が形成される。また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されており、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、絶縁伝達手段１０２へ出力する。
【０１０７】
このような構成のスイッチング電源装置では、第１のスイッチ回路Ｓ１がオン且つ第２のスイッチ回路Ｓ２がオフの期間においては、電圧出力端子Ｖｏｕｔ（−）→ダイオードＤｆ→第２の２次巻線ｎｓ２→第１の２次巻線ｎｓ１→インダクタＬｏ→電圧出力端子Ｖｏｕｔ（＋）というループで電流が流れ、第１のスイッチ回路Ｓ１がオフ且つ第２のスイッチ回路Ｓ２がオンの期間においては、電圧出力端子Ｖｏｕｔ（−）→ダイオードＤｓ→第１の２次巻線ｎｓ１→インダクタＬｏ→電圧出力端子Ｖｏｕｔ（＋）というループで電流が流れる。このため、第１のスイッチ回路Ｓ１のオン期間（第２のスイッチ回路Ｓ２のオフ期間）および第１のスイッチ回路Ｓ１のオフ期間（第２のスイッチ回路Ｓ２のオン期間）のいずれにおいても、トランスＴの１次側から２次側へエネルギー伝送を行うことができる。すなわち、実質的にスイッチング周期Ｔｓのほぼ全期間に亘ってトランスＴの１次側から２次側へエネルギー伝送を行うことができる。
【０１０８】
ここで、スイッチング素子が切り替わる期間はエネルギー伝送が行われないが、上述のスイッチング制御を適用することで、スイッチング周期Ｔｓのほぼ全期間に亘って非常に効率良くエネルギー伝送を行うことができる。
【０１０９】
さらに、本実施形態に示すように、第１の２次巻線ｎｓ１と第２の２次巻線ｎｓ２との巻線比をｎｓ１：ｎｓ２＝１：２とすることで、第１のスイッチ回路Ｓ１のオン期間（第２のスイッチ回路Ｓ２のオフ期間）および第１のスイッチ回路Ｓ１のオフ期間（第２のスイッチ回路Ｓ２のオン期間）のいずれにおいても、同じ出力電圧レベルを得ることができる。これにより、出力電圧のリップル成分を抑圧することができる。
【０１１０】
なお、本実施形態の図７のスイッチング電源装置では、トランスＴの一次側で、１次巻線ｎｐ、インダクタＬ１およびスイッチ回路Ｓ２とともに閉回路を構成するキャパシタＣｒが、入力電源Ｖｉに並列に接続されている例を示したが、図８に示すように、入力電源Ｖｉに対して直列接続されるような回路構成であってもよい。図８は、第３の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。また、図９に示すように、第２スイッチ回路Ｓ２とキャパシタＣｒとの直列回路が、第１スイッチ回路Ｓ１と並列接続されるような回路構成であってもよい。図９は、第３の実施形態に示すまた他の回路構成からなるスイッチング電源装置の回路図である。このような構成であっても、上述のスイッチング制御を適用することができ、同様の作用効果を得ることができる。
【０１１１】
［第４実施形態］
次に、第４の実施形態に係るスイッチング電源装置について図を参照して説明する。図１０は、本実施形態のスイッチング電源装置の回路図である。
【０１１２】
図１０に示すように、本実施形態のスイッチング電源装置は、トランスＴの１次側の回路パターンおよび絶縁伝達手段１０２は、上述の図１に示したスイッチング電源装置と同じであるが、トランスＴおよび２次側の回路パターンが上述の図１に示したスイッチング電源装置と異なる。
【０１１３】
トランスＴは、一つの１次巻線ｎｐに対して二つの２次巻線ｎｓ１，ｎｓ２が配置された複合型トランスである。トランスＴの第１の２次巻線ｎｓ１は１次巻線ｎｐに対して同極性に巻回さており、第２の２次巻線ｎｓ２も１次巻線ｎｐに対して同極性に巻回されている。
【０１１４】
第１の２次巻線ｎｓ１の一方端には、ダイオードＤｓのアノードが接続され、当該ダイオードＤｓのカソードは、インダクタＬｏを介して電圧出力端子Ｖｏｕｔ（＋）が接続されている。第１の２次巻線ｎｓ１の他方端は電圧出力端子Ｖｏｕｔ（−）に接続されている。
【０１１５】
第２の２次巻線ｎｓ２の一方端は第１の２次巻線ｎｓ１の他方端に接続されている。第２の２次巻線ｎｓ２の他方端にはダイオードＤｆのカソードが接続されており、当該ダイオードＤｆのアノードもインダクタＬｏを介して電圧出力端子Ｖｏｕｔ（＋）に接続されている。
【０１１６】
また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、キャパシタＣｏが接続されている。このような構成により、ダイオードＤｓ，Ｄｆ、インダクタＬｏおよびキャパシタＣｏによる整流平滑回路が形成される。また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されており、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、絶縁伝達手段１０２へ出力する。
【０１１７】
このような構成を用いることで、所謂センタータップ型の全波整流回路を用いたスイッチング電源装置を構成することができる。そして、このような構成であっても、上述の第１の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。
【０１１８】
なお、本実施形態の図１０のスイッチング電源装置では、トランスＴの一次側で、１次巻線ｎｐ、インダクタＬ１およびスイッチ回路Ｓ２とともに閉回路を構成するキャパシタＣｒが、入力電源Ｖｉに並列に接続されている例を示したが、図１１に示すように、入力電源Ｖｉに対して直列接続されるような回路構成であってもよい。図１１は、第４の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。また、図１２に示すように、第２スイッチ回路Ｓ２とキャパシタＣｒとの直列回路が、第１スイッチ回路Ｓ１と並列接続されるような回路構成であってもよい。図１２は、第４の実施形態に示すまた他の回路構成からなるスイッチング電源装置の回路図である。このような構成であっても、上述のスイッチング制御を適用することができ、同様の作用効果を得ることができる。
【０１１９】
［第５実施形態］
次に、第５の実施形態に係るスイッチング電源装置について図を参照して説明する。図１３は、本実施形態のスイッチング電源装置の回路図である。
【０１２０】
図１３に示すように、本実施形態のスイッチング電源装置は、トランスＴ、トランスＴの２次側の回路パターンおよび絶縁伝達手段１０２は、上述の第４実施形態の図１０に示したスイッチング電源装置と同じであるが、１次側のバイアス巻線ｎｂを配置しない構成からなる。
【０１２１】
本実施形態のスイッチング電源装置は、１次巻線ｎｐに直列接続されるインダクタＬｒを１次巻線とするカレントトランス回路１０４を形成する。このカレントトランス回路１０４の２次巻線には、抵抗素子Ｒが接続されており、当該抵抗素子Ｒの一方端がダイオードＤ３のアノードに接続されている。そして、当該ダイオードＤ３のカソードがスイッチ制御用アナログＩＣ１０へ接続されることで、モニタ信号Ｖｍが制御用アナログＩＣ１０へ与えられる。
【０１２２】
このような構成とすることで、トランスＴの１次巻線ｎｐに流れる電流による磁束変化に基づくモニタ信号を生成することができる。また、このような構成とすることで、制御用アナログＩＣ１０の駆動電圧Ｖｃｃを外部等から供給すれば、バイアス巻線ｎｂを用いない構成であっても、上述の実施形態に示したようなスイッチング制御を行うことができる。なお、図１３では、センタータップ方式の全波整流回路を用いたスイッチング電源装置の場合を示したが、上述の各実施形態に示した他の方式のスイッチング電源装置であっても、本実施形態のカレントトランス回路を用いる構成を適用することができる。
【０１２３】
［第６実施形態］
次に、第６の実施形態に係るスイッチング電源装置について図を参照して説明する。図１４は、本実施形態のスイッチング電源装置の回路図である。
【０１２４】
図１４に示すように、本実施形態のスイッチング電源装置は、トランスＴ、トランスＴの２次側の回路パターンおよび絶縁伝達手段１０２は、上述の第５実施形態の図１３に示した１次側のバイアス巻線ｎｂを配置しない構成からなるスイッチング電源装置と同じである。
【０１２５】
本実施形態のスイッチング電源装置は、さらに、上述の第５実施形態の図１３に示すようなカレントトランス回路も用いない。このため、本実施形態のスイッチング電源装置は、モニタ信号Ｖｍを、１次巻線ｎｐの一端から図示しない抵抗分圧回路を介して得る。
【０１２６】
このような構成であっても、制御用アナログＩＣ１０の駆動電圧Ｖｃｃを外部等から供給できるような場合には、バイアス巻線ｎｂを用いずに、上述の実施形態に示したようなスイッチング制御を行うことができる。なお、図１４では、センタータップ方式の全波整流回路を用いたスイッチング電源装置の場合を示したが、上述の各実施形態に示した他の方式のスイッチング電源装置であっても、本実施形態の構成を適用することができる。
【０１２７】
［第７実施形態］
次に、第７の実施形態に係るスイッチング電源装置について図を参照して説明する。図１５は、本実施形態のスイッチング電源装置の回路図である。
【０１２８】
上述の各実施形態では、トランスＴを用いた絶縁型のスイッチング電源装置を例に示したが、本実施形態では、非絶縁型のコンバータに対して、上述のスイッチング制御を適用する場合を例に説明する。
【０１２９】
直流入力電圧が印加される入力電源Ｖｉの一方端（Ｖｉ（＋））には、電圧出力端子Ｖｏｕｔ（−）が接続されている。入力電源Ｖｉの他方端（Ｖｉ（−））は、第１スイッチ回路Ｑ１とダイオードＤｓとの直列回路を介して電圧出力端子Ｖｏｕｔ（＋）に接続されている。
【０１３０】
電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間におけるダイオードＤｓよりも入力電源Ｖｉ側には、インダクタＬｐが接続されており、さらに、ダイオードＤｓよりも電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）側には、キャパシタＣｏが接続されている。また、インダクタＬｐの入力電源Ｖｉ側には、キャパシタＣｒと第２スイッチ回路Ｓ２との直列回路が、インダクタＬｐに対して並列接続されている。
【０１３１】
第１スイッチ回路Ｓ１は、ＦＥＴからなる第１スイッチング素子Ｑ１、ダイオードＤ１、キャパシタＣ１を備える。ダイオードＤ１、およびキャパシタＣ１は、第１スイッチング素子Ｑ１のドレイン−ソース間に並列に接続されており、ＦＥＴである第１スイッチング素子Ｑ１の寄生ダイオードおよび寄生容量により代用することが可能である。第１スイッチング素子Ｑ１は、駆動回路１０３を介して制御用アナログＩＣ１０から与えられる第１スイッチング制御信号Ｖｇｓ１によってオン・オフ動作する。
【０１３２】
第２スイッチ回路Ｓ２は、ＦＥＴからなる第２スイッチング素子Ｑ２、ダイオードＤ２、キャパシタＣ２を備える。ダイオードＤ２、およびキャパシタＣ２は、第２スイッチング素子Ｑ２のドレイン−ソース間に並列に接続されており、ＦＥＴである第２スイッチング素子Ｑ２の寄生ダイオードおよび寄生容量により代用することが可能である。第２スイッチング素子Ｑ２は、駆動回路１０３を介して制御用アナログＩＣ１０から与えられる第２スイッチング制御信号Ｖｇｓ２によってオン・オフ動作する。
【０１３３】
また、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されている。電圧検出部１０１は、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、制御用アナログＩＣ１０へ供給する。
【０１３４】
また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）間の出力電圧は、制御用アナログＩＣ１０の駆動電圧Ｖｃｃとして、制御用アナログＩＣ１０へ供給される。
【０１３５】
制御用アナログＩＣ１０は、上述の実施形態に示すように、駆動電圧Ｖｃｃにより駆動し、モニタ信号Ｖｍ、電圧検出部１０１からの検出電圧信号Ｖｏに基づいて、出力電圧が所定電圧レベルに制御されるように、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を生成する。
【０１３６】
駆動回路１０３は、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を入力し、少なくとも第２スイッチング素子Ｑ２を駆動可能なレベルの信号に昇圧する。駆動回路１０３は、第１スイッチング制御信号Ｖｇｓ１を第１スイッチング素子Ｑ１へ出力し、第２スイッチング制御信号Ｖｇｓ２を第２スイッチング素子Ｑ２へ出力する。
【０１３７】
このような構成とすることで、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１を制御用スイッチング素子とし、第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２とキャパシタＣｒとをクランプ回路とした、所謂極性反転型チョッパ回路と称される非絶縁型の昇降圧コンバータを構成することができる。そして、このような構成であっても、上述のスイッチング制御を用いることで、高信頼且つ高効率の非絶縁型の昇降圧コンバータを実現することができる。
【０１３８】
なお、本実施形態のような非絶縁型であっても、上述の絶縁型と同様に、第２スイッチ回路Ｓ２に直列接続されるキャパシタＣｒが、入力電源ＶｉとインダクタＬｐとに直列接続される構造や、第２スイッチ回路Ｓ２とキャパシタＣｒとの直列回路が第１スイッチ回路Ｓ１に並列接続される構造に適用することができる。
【０１３９】
［第８実施形態］
次に、第８の実施形態に係るスイッチング電源装置について図を参照して説明する。図１６は、本実施形態のスイッチング電源装置の回路図である。
【０１４０】
本実施形態では、第７実施形態に示したスイッチング電源装置と同様に、非絶縁型のコンバータに対して、上述のスイッチング制御を適用する場合を例に説明する。
【０１４１】
直流入力電圧が印加される入力電源Ｖｉの一方端（Ｖｉ（＋））には、第２スイッチ回路Ｑ２とインダクタＬｐとの直列回路を介して、電圧出力端子Ｖｏｕｔ（＋）が接続されている。一方、入力電源Ｖｉの他方端（Ｖｉ（−））は、電圧出力端子Ｖｏｕｔ（−）に接続されている。
【０１４２】
第２スイッチ回路Ｓ２は、ＦＥＴからなる第２スイッチング素子Ｑ２、ダイオードＤ２、キャパシタＣ２を備える。ダイオードＤ２、およびキャパシタＣ２は、第２スイッチング素子Ｑ２のドレイン−ソース間に並列に接続されており、ＦＥＴである第２スイッチング素子Ｑ２の寄生ダイオードおよび寄生容量により代用することが可能である。第２スイッチング素子Ｑ２は、駆動回路１０３を介して制御用アナログＩＣ１０から与えられる第２スイッチング制御信号Ｖｇｓ２によってオン・オフ動作する。
【０１４３】
第２スイッチ回路Ｓ２とインダクタＬｐとの接続点と、電圧出力端子Ｖｏｕｔ（−）の間には、第１スイッチ回路Ｓ１が接続されている。
【０１４４】
第１スイッチ回路Ｓ１は、ＦＥＴからなる第１スイッチング素子Ｑ１、ダイオードＤ１、キャパシタＣ１を備える。ダイオードＤ１、およびキャパシタＣ１は、第１スイッチング素子Ｑ１のドレイン−ソース間に並列に接続されており、ＦＥＴである第１スイッチング素子Ｑ１の寄生ダイオードおよび寄生容量により代用することが可能である。第１スイッチング素子Ｑ１は、駆動回路１０３を介して制御用アナログＩＣ１０から与えられる第１スイッチング制御信号Ｖｇｓ１によってオン・オフ動作する。
【０１４５】
また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間におけるインダクタＬｐよりも電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）側には、キャパシタＣｏが接続されている。
【０１４６】
また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されている。電圧検出部１０１は、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、制御用アナログＩＣ１０へ供給する。
【０１４７】
また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）間の出力電圧は、制御用アナログＩＣ１０の駆動電圧Ｖｃｃとして、制御用アナログＩＣ１０へ供給される。
【０１４８】
制御用アナログＩＣ１０は、上述の実施形態に示すように、駆動電圧Ｖｃｃにより駆動し、第１モニタ信号Ｖｍ１、第２モニタ信号Ｖｍ２、電圧検出部１０１からの検出電圧信号Ｖｏに基づいて、出力電圧が所定電圧レベルに制御されるように、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を生成する。
【０１４９】
駆動回路１０３は、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を入力し、少なくとも第２スイッチング素子Ｑ２を駆動可能なレベルの信号に昇圧する。駆動回路１０３は、第１スイッチング制御信号Ｖｇｓ１を第１スイッチング素子Ｑ１へ出力し、第２スイッチング制御信号Ｖｇｓ２を第２スイッチング素子Ｑ２へ出力する。
【０１５０】
このような構成とすることで、第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２を制御用スイッチング素子とし、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１をダイオードの代わりに利用した、所謂ハーフブリッジ型の非絶縁型降圧コンバータを構成することができる。そして、このような構成であっても、上述のスイッチング制御を用いることで、高信頼且つ高効率の非絶縁型の降圧コンバータを実現することができる。
【０１５１】
［第９実施形態］
次に、第９の実施形態に係るスイッチング電源装置について図を参照して説明する。図１７は、本実施形態のスイッチング電源装置の回路図である。
【０１５２】
本実施形態のスイッチング電源装置は、第１の実施形態の図１に示したフライバック方式のスイッチング電源装置において、２次側のダイオードＤｓをスイッチング素子Ｑｓに置き換えたものである。このような構成では、制御用アナログＩＣ１０は、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１および第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２とともに、スイッチング素子Ｑｓに対するスイッチ制御信号Ｖｇｓｓも生成する。この際、制御用アナログＩＣ１０は、スイッチング素子Ｑｓを、第１の実施形態に示したダイオードＤｓと同様の動作となるようにスイッチ制御信号Ｖｇｓｓを生成する。このように、制御用アナログＩＣ１０で生成されたスイッチ制御信号Ｖｇｓｓは、第２の絶縁伝達手段１０２’を介して、スイッチング素子Ｑｓへ与えられる。なお、スイッチ制御信号Ｖｇｓｓは、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２と同様に、必要に応じて駆動回路等により昇圧した後に、スイッチング素子Ｑｓへ与えられる。
【０１５３】
なお、本実施形態においても、上述の第１の実施形態と同様に、図１８に示すように、入力電源Ｖｉに対してキャパシタＣｒが直列接続されるような回路構成であってもよい。図１８は、第９の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。
【０１５４】
これらのような構成であっても、上述の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。
【０１５５】
［第１０実施形態］
次に、第１０の実施形態に係るスイッチング電源装置について図を参照して説明する。図１９は、本実施形態のスイッチング電源装置の回路図である。
【０１５６】
本実施形態のスイッチング電源装置は、第２の実施形態の図６に示したフォワード方式のスイッチング電源装置において、２次側のダイオードＤｓをスイッチング素子Ｑｓに置き換え、ダイオードＤｆをスイッチング素子Ｑｆに置き換えたものである。このような構成では、整流側同期整流素子に相当するスイッチング素子Ｑｓおよび転流側同期整流素子に相当するスイッチング素子Ｑｆは、トランスＴの２次巻線ｎｓの磁束変化にしたがって相補的にオン・オフ駆動を行うような自己駆動型同期整流回路を構成している。
【０１５７】
このような構成であっても、上述の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。
【０１５８】
［第１１実施形態］
次に、第１１の実施形態に係るスイッチング電源装置について図を参照して説明する。図２０は、本実施形態のスイッチング電源装置の回路図である。
【０１５９】
本実施形態のスイッチング電源装置は、第３の実施形態の図７に示したスイッチング電源装置において、２次側のダイオードＤｓをスイッチング素子Ｑｓに置き換え、ダイオードＤｆをスイッチング素子Ｑｆに置き換えたものである。このような構成では、制御用アナログＩＣ１０は、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１および第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２とともに、スイッチング素子Ｑｓに対するスイッチ制御信号Ｖｇｓｓおよびスイッチング素子Ｑｆに対するスイッチ制御信号Ｖｇｓｆも生成する。この際、制御用アナログＩＣ１０は、スイッチング素子Ｑｓを、第１の実施形態に示したダイオードＤｓと同様の動作となるようにスイッチ制御信号Ｖｇｓｓを生成する。また、制御用アナログＩＣ１０は、スイッチング素子Ｑｆを、第１の実施形態に示したダイオードＤｆと同様の動作となるようにスイッチ制御信号Ｖｇｓｆを生成する。このように、制御用アナログＩＣ１０で生成されたスイッチ制御信号Ｖｇｓｓ，Ｖｇｓｆは、第２の絶縁伝達手段１０２’を介して、スイッチング素子Ｑｓ，Ｑｆへ与えられる。なお、スイッチ制御信号Ｖｇｓｓ，Ｖｇｓｆは、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２と同様に、必要に応じて駆動回路等により昇圧した後に、スイッチング素子Ｑｓ，Ｑｆへ与えられる。
【０１６０】
なお、本実施形態においても、上述の第３の実施形態と同様に、図２１に示すように、入力電源Ｖｉに対してキャパシタＣｒが直列接続されるような回路構成であってもよい。図２１は、第１１の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。
【０１６１】
これらのような構成であっても、上述の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。
【０１６２】
［第１２実施形態］
次に、第１２の実施形態に係るスイッチング電源装置について図を参照して説明する。図２２は、本実施形態のスイッチング電源装置の回路図である。
【０１６３】
本実施形態のスイッチング電源装置は、第４の実施形態の図１０に示したセンタータップ型の全波整流回路を備えるスイッチング電源装置において、２次側のダイオードＤｓをスイッチング素子Ｑｓに置き換え、ダイオードＤｆをスイッチング素子Ｑｆに置き換えたものである。このような構成では、制御用アナログＩＣ１０は、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１および第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２とともに、スイッチング素子Ｑｓに対するスイッチ制御信号Ｖｇｓｓおよびスイッチング素子Ｑｆに対するスイッチ制御信号Ｖｇｓｆも生成する。この際、制御用アナログＩＣ１０は、スイッチング素子Ｑｓを、第１の実施形態に示したダイオードＤｓと同様の動作となるようにスイッチ制御信号Ｖｇｓｓを生成する。また、制御用アナログＩＣ１０は、スイッチング素子Ｑｆを、第１の実施形態に示したダイオードＤｆと同様の動作となるようにスイッチ制御信号Ｖｇｓｆを生成する。このように、制御用アナログＩＣ１０で生成されたスイッチ制御信号Ｖｇｓｓ，Ｖｇｓｆは、第２の絶縁伝達手段１０２’を介して、スイッチング素子Ｑｓ，Ｑｆへ与えられる。なお、スイッチ制御信号Ｖｇｓｓ，Ｖｇｓｆは、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２と同様に、必要に応じて駆動回路等により昇圧した後に、スイッチング素子Ｑｓ，Ｑｆへ与えられる。
【０１６４】
なお、本実施形態においても、上述の第４の実施形態と同様に、図２３に示すように、入力電源Ｖｉに対してキャパシタＣｒが直列接続されるような回路構成であってもよい。図２３は、第１２の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。
【０１６５】
これらのような構成であっても、上述の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。
【０１６６】
［第１３実施形態］
次に、第１３の実施形態に係るスイッチング電源装置について図を参照して説明する。図２４は、本実施形態のスイッチング電源装置の回路図である。
【０１６７】
本実施形態のスイッチング電源装置は、第７の実施形態の図１５に示した非絶縁型の昇降圧コンバータにおいて、１次側のダイオードＤｓをスイッチング素子Ｑｓに置き換えたものである。
【０１６８】
このような構成では、制御用アナログＩＣ１０は、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１および第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２とともに、スイッチング素子Ｑｓに対するスイッチ制御信号Ｖｇｓｓも生成する。この際、制御用アナログＩＣ１０は、スイッチング素子Ｑｓを、第７の実施形態に示したダイオードＤｓと同様の動作となるようにスイッチ制御信号Ｖｇｓｓを生成する。このように、制御用アナログＩＣ１０で生成されたスイッチ制御信号Ｖｇｓｓは、スイッチング素子Ｑｓへ与えられる。なお、スイッチ制御信号Ｖｇｓｓは、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２と同様に、必要に応じて駆動回路等により昇圧した後に、スイッチング素子Ｑｓへ与えられる。
【０１６９】
このような構成であっても、上述の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。
【０１７０】
なお、上述の各実施形態は、本発明のスイッチング制御を適用可能な代表的な回路例を示したものであり、これら実施形態の組み合わせ等から容易に類推される回路からなるスイッチング電源装置についても、上述のような作用効果を当然に得られるものである。
【０１７１】
また、上述の実施形態では、スイッチング素子のドレインソース間電圧の変化に基づくモニタ信号を用いて例を示したが、例えば、第１の実施形態の１次側回路の構成において、スイッチング素子Ｑ１と１次巻線ｎｐのスイッチング素子側とを接続する伝送ラインにホールセンサを設け、当該ホールセンサからの出力をモニタ信号として利用することもできる。これにより、スイッチング素子に流れる電流の変化に基づくモニタ信号を生成することもできる。
【０１７２】
また、上述の各実施形態では、一つのモニタ信号に対して、第１スイッチング制御信号Ｖｇｓ１用と第２スイッチング制御信号Ｖｇｓ２用の二つの閾値を設定する例を示したが、スイッチング制御信号毎にモニタ信号を設定し、各モニタ信号に対してそれぞれ閾値を設定するようにしてもよい。この際、バイアス巻線が配置されている形態であれば、バイアス巻線からの出力をモニタ信号に利用しても良い。
【０１７３】
また、上述の説明では、ノコギリ波信号Ｖｃｈｐの周期性により各スイッチング素子のターンオフタイミングすなわち各スイッチング素子のオン時間を与えているが、トランスＴやインダクタＬｐに流れる電流またはスイッチング素子に流れる電流を検出して、オン時間の最大値を制限することもできる。これにより、上述のスイッチング制御において過電流が流れることを防止することができる。
【符号の説明】
【０１７４】
１０，１０’，２０，３０，４０，５０−制御用アナログＩＣ、１１０，１１１，１１２，１２０−コンパレータ、１１３，１３０−インバータ、１１４，１１５−ＡＮＤ回路１１４，１１５、１５１，１５２−遅延回路、１５３，１５４−ＯＲ回路、１２４，１２５−フリップフロップ回路、１０１−電圧検出部、１０２，１０２’−絶縁伝達手段、１０３−駆動回路、１０４−カレントトランス回路
【図１】
0005447507.tif 000002
【図２】
0005447507.tif 000003
【図３】
0005447507.tif 000004
【図４】
0005447507.tif 000005
【図５】
0005447507.tif 000006
【図６】
0005447507.tif 000007
【図７】
0005447507.tif 000008
【図８】
0005447507.tif 000009
【図９】
0005447507.tif 000010
【図１０】
0005447507.tif 000011
【図１１】
0005447507.tif 000012
【図１２】
0005447507.tif 000013
【図１３】
0005447507.tif 000014
【図１４】
0005447507.tif 000015
【図１５】
0005447507.tif 000016
【図１６】
0005447507.tif 000017
【図１７】
0005447507.tif 000018
【図１８】
0005447507.tif 000019
【図１９】
0005447507.tif 000020
【図２０】
0005447507.tif 000021
【図２１】
0005447507.tif 000022
【図２２】
0005447507.tif 000023
【図２３】
0005447507.tif 000024
【図２４】
0005447507.tif 000025