(57)【特許請求の範囲】
【請求項１】
電荷発生型センサ及び容量変化型センサの何れかで構成される物理量検出センサの一端が差動増幅回路の負極入力端子に接続され、他端が前記差動増幅回路の正極入力端子に接続され、
前記差動増幅回路の出力端子と前記負極入力端子との間にフィードバック抵抗及びフィードバック容量が並列に接続され、且つ前記差動増幅回路の正極入力端子と基準電圧との間にキャンセル抵抗及びキャンセル容量が並列に接続された差動型の電荷検出回路であって、
前記差動増幅回路の正負の差動入力が個別入力される２つの電界効果トランジスタの少なくとも一方のドレイン電圧を調整するドレイン電圧調整回路を設け、前記正負の差動入力の少なくとも一方のゲイン調整を可能としたことを特徴とする電荷検出回路。
【請求項２】
前記ドレイン電圧調整回路は、前記電界効果トランジスタのドレイン電圧を調整する当該電界効果トランジスタにカスコード接続された電圧制御用能動素子と、該電圧制御用能動素子に直流電圧を供給する直流電圧源とで構成されていることを特徴とする請求項１に記載の電荷検出回路。
【請求項３】
前記ドレイン電圧調整回路は、前記電圧制御用能動素子が前記電界効果トランジスタにカスコード接続されたバイポーラトランジスタで構成され、該バイポーラトランジスタのベースが差動アンプの出力側に接続されて、該差動アンプの正極入力端子に直流電圧源が接続され、前記差動アンプの負極側に前記バイポーラトランジスタのエミッタ側が接続されていることを特徴とする請求項１に記載の電荷検出回路。
【請求項４】
前記直流電圧源の出力側にローパスフィルタが接続されていることを特徴とする請求項２又は３に記載の電荷検出回路。
【請求項５】
前記ドレイン電圧調整回路は、前記差動入力の負荷にカレントミラー回路を適用し、当該カレントミラー回路の参照電流側に接続した電界効果トランジスタのドレイン電圧を調整するカスコード接続された電圧制御用能動素子を有するドレイン電圧調整回路を備えていることを特徴とする請求項１に記載の電荷検出回路。
【請求項６】
前記ドレイン電圧調整回路は、前記差動入力の負荷にカレントミラー回路を適用し、当該カレントミラー回路のミラー電流側に接続した電界効果トランジスタのドレインに第２の差動アンプの負極入力端子を接続し、当該第２の差動アンプの正極入力端子の電圧を制御することにより、前記ミラー電流側に接続した電界効果トランジスタのドレイン電圧を調整することを特徴とする請求項１に記載の電荷検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力センサ、マイクロフォン、加速度センサ、角速度センサ、歪ゲージ等の電荷発生型センサ又は容量変化型センサの電荷を検出する電荷検出回路に関する。
【背景技術】
【０００２】
電荷発生型センサとして代表的なものは、絶縁体の圧電素子を用いた歪ゲージや加速度センサなどがある。また、容量変化を検知するセンサとして錘を梁で保持して、固定電極を錘側面近傍に保持し、錘と固定電極間の容量を測定する加速度センサなどがある。これらのセンサはいずれも微小な電荷を測定しており、電荷−電圧変換のための電荷検出回路としてチャージアンプが用いられている。
【０００３】
ＳＮを向上させる目的で、特許文献１及び２に記載されているように、１つの差動増幅回路を適用して、同相信号（コモンモード）信号を除去することができる。この特許文献１及び２に記載された従来例は、バイアス電圧が供給される容量変化型センサに適用した場合に、図１１に示すように、ペアとなる２つの可変容量センサ１００Ａ及び１００Ｂの一端がバイアス電圧回路１０１に接続され、他端が差動増幅回路１０２の負極入力端子及び正極入力端子に接続されている。差動増幅回路１０２の出力端子及び負極端子間には、フィードバックコンデンサＣｆ及びフィードバック抵抗Ｒｆが並列に接続されたフィードバック回路１０３が接続され、可変容量センサ１００Ｂと差動増幅回路１０２の正極入力端子との接続点と接地との間にキャンセルコンデンサＣｃ及びキャンセル抵抗Ｒｃを並列に接続したキャンセル回路１０４を接続し、このキャンセル回路１０４で同相ノイズをキャンセルするようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３２６５４８号公報
【特許文献２】特開２００３−２５８５７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記特許文献１及び２に記載された従来例にあっては、１つの差動増幅回路を適用して同相信号を除去することができるものであるが、実際にどの程度同相信号が除去できるかを考察してみる。
先ず、フィードバックコンデンサＣｆとキャンセルコンデンサＣｃとは同一静電容量である必要があるが、静電容量の製造のバラツキを考慮すると、５〜１０％程度の誤差が発生してしまう。また、入力側の電荷発生型センサ又は容量変化型センサのバラツキも同程度見込まれるので、およそ、２０ｄＢの信号除去率が見込まれる。すなわち、１／１０程度の同相信号が残ることになる。
【０００６】
この程度の除去率で十分な場合もあるが、高感度なセンサの場合、チャージアンプ後のゲインが百倍を超えるものもあり、回路が飽和してしまい、結果としてダイナミックレンジが減少してしまうという未解決の課題がある。
したがって、差動増幅回路１０２の負極入力端子及び正極入力端子のマイナスゲイン及びプラスゲインの微調整が必要になる。このゲイン調整を行う場合に、図１２に示すように、差動増幅回路１０２の負極入力端子に可変容量ダイオードＤ１のアノードを接続し、この可変容量ダイオードＤ１のカソードに抵抗Ｒｂ１およびコンデンサＣｂ１からなるローパスフィルタを介して直流バイアス電圧回路１０５を接続するとともに、差動増幅回路１０２の正極入力端子に可変容量ダイオードＤ２のアノードを接続し、この可変容量ダイオードＤ２のカソードに抵抗Ｒｂ２およびコンデンサＣｂ２からなるローパスフィルタを介して直流バイアス電圧回路１０６を接続することが考えられる。
【０００７】
この図１２のように可変容量ダイオードＤ１及びＤ２を接続して、例えば可変容量ダイオードＤ２の逆バイアス電圧Ｖｒ２を一定値に固定し、可変容量ダイオードＤ１の逆バイアス電圧Ｖｒ１を可変することにより、差動増幅回路１０２の負極入力端子及び正極入力端子の入力容量を調整することによって、ゲインの微調整が原理的には可能となる。
【０００８】
そして、図１２に示す電荷検出回路を容量可変型の加速度センサに適用して、図１３に示すように、ペアの加速度センサ１００Ａ及び１００Ｂの一端に５０ｋＨｚのキャリア信号を発生するキャリア信号発生器１０７を接続し、加速度センサ１００Ａ及び１００Ｂの他端を図１２に示す可変容量ダイオードＤ１及びＤ２を適用したチャージアンプ１０８に接続し、このチャージアンプ１０８の可変容量ダイオードＤ１及びＤ２の静電容量を可変制御する可変容量コントロール電圧発生回路１０９を接続する。そして、チャージアンプ１０８の検出出力と、キャリア信号発生器１０７から出力されるキャリア信号とを掛算器１１０で乗算することにより、加速度センサ１００Ａ及び１００Ｂをキャリア信号でサンプリングしたチャージアンプの出力を復号し、これをカットオフ周波数が１ｋＨｚ以下に設定されたローパスフィルタ１１１を通すことにより、１ｋＨｚ以下の低周波加速度検出値を得るシステムを構成した場合を考える。
【０００９】
この場合には、ノイズ電圧の周波数依存性が、図１４に示すように、１００Ｈｚ以下の周波数領域ではノイズ密度としてノイズの理論値を超えてしまう値が観測され、実用上問題のない場合もあるが、高ＳＮを求められる場合、このノイズ密度の増加は無視できない。このようにノイズ密度が増加する現象は、加速度センサ１００Ａ，１００Ｂに直流バイアスを与えて交流信号を得る場合には観察されないが、交流バイアスを用いて、直流近傍の低周波数信号を得る場合には見られることが判明した。
【００１０】
このノイズの発生源は、可変容量デバイスとして用いた可変容量ダイオードＤ１及びＤ２の漏れ電流で発生しており、このままでは、高ＳＮの交流バイアス法には用いることができないという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、可変容量ダイオードを用いることなく、差動増幅回路の入力側のゲイン調整を容易に行うことができる電荷検出回路を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、一の形態に係る電荷検出回路は、電荷発生型センサ及び容量変化型センサの何れかで構成される物理量検出センサの一端が差動増幅回路の負極入力端子に接続され、他端が前記差動増幅回路の正極入力端子に接続され、前記差動増幅回路の出力端子と前記負極入力端子との間にフィードバック抵抗及びフィードバック容量が並列に接続され、且つ前記差動増幅回路の正極入力端子と基準電圧との間にキャンセル抵抗及びキャンセル容量が並列に接続された差動型の電荷検出回路であって、前記差動増幅回路の正負の差動入力が個別入力される２つの電界効果トランジスタの少なくとも一方のドレイン電圧を調整するドレイン電圧調整回路を設け、前記正負の差動入力の少なくとも一方のゲイン調整を可能としたことを特徴としている。
【００１２】
この構成によると、差動増幅回路を構成する２つの電界効果トランジスタの少なくとも一方のドレイン電圧をドレイン電圧調整回路で調整することにより、差動増幅回路の正負の差動入力の少なくとも一方のゲイン調整を行うことにより、物理量検出センサに交流バイアスを与えて低周波検出信号を得る場合でもゲイン調整を正確に行ってノイズ密度の増加を抑制することができる。
【００１３】
また、他の形態に係る電荷検出回路は、前記ドレイン電圧調整回路が、前記電界効果トランジスタのドレイン電圧を調整する当該電界効果トランジスタにカスコード接続された電圧制御用能動素子と、該電圧制御用能動素子に直流電圧を供給する直流電圧源とで構成されていることを特徴としている。
この構成によると、電圧制御用能動素子に直流電圧源から供給する直流電圧を可変することにより、電界効果トランジスタのドレイン電圧を可変することができる。
【００１４】
また、他の形態に係る電荷検出回路は、前記ドレイン電圧調整回路は、前記電圧制御用能動素子が前記電界効果トランジスタにカスコード接続されたバイポーラトランジスタで構成され、該バイポーラトランジスタのベースが差動アンプの出力側に接続されて、該差動アンプの正極入力端子に直流電圧源が接続され、前記差動アンプの負極側に前記バイポーラトランジスタのエミッタ側が接続されていることを特徴としている。
この構成によると、差動アンプによってバイポーラトランジスタのベース−エミッタ間の電位変動をキャンセルすることができる。
【００１５】
また、他の形態に係る電荷検出回路は、前記直流電圧源の出力側にローパスフィルタが接続されていることを特徴としている。
この構成によると、ローパスフィルタで直流電圧源の直流電圧の揺らぎを抑制することができ、電界効果トランジスタのドレイン電圧の変動を防止することができる。
また、他の形態に係る電荷検出回路は、前記ドレイン電圧調整回路は、前記差動入力の負荷にカレントミラー回路を適用し、当該カレントミラー回路の参照電流側に接続した電界効果トランジスタのドレイン電圧を調整するカスコード接続された電圧制御用能動素子を有するドレイン電圧調整回路を備えていることを特徴としている。
この構成によると、負荷としてカレントミラー回路を適用した場合に、カレントミラー回路の参照電流側で、ドレイン電圧調整回路で電界効果トランジスタのドレイン電圧を調整することができる。
【００１６】
また、他の形態に係る電荷検出回路は、前記ドレイン電圧調整回路は、前記差動入力の負荷にカレントミラー回路を適用し、当該カレントミラー回路のミラー電流側に接続した電界効果トランジスタのドレインに第２の差動アンプの負極入力端子を接続し、当該第２の差動アンプの正極入力端子の電圧を制御することにより、前記ミラー電流側に接続した電界効果トランジスタのドレイン電圧を調整することを特徴としている。
この構成によると、第２の差動アンプの制御側に直流電圧源を接続して、正極入力端子の電圧を制御することにより、ミラー電流側の電界効果トランジスタのドレイン電位と直流電圧源の電位とが等しくなり、直流電圧源を可変することでミラー電流側の電界効果トランジスタの入力容量を可変することができる。
【発明の効果】
【００１７】
本発明によれば、電荷検出回路において、電荷発生型センサ及び容量変化型センサで構成される物理量検出センサを交流バイアス駆動する場合に、差動増幅回路を構成する２つの電界効果トランジスタの少なくとも一方のドレイン電圧をドレイン電圧調整回路で調整することにより、正負の差動入力の少なくとも一方の入力容量を正確に調整してノイズ密度の増加を抑制することができるという効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】本発明の基礎となる差動増幅回路を示す模式図である。
【図２】本発明に係る電荷検出回路の第１の実施形態を示すブロック図である。
【図３】電界効果トランジスタのソース−ドレイン電圧と入力容量との関係を示す特性線図である。
【図４】図２における正極入力側の直流電圧と出力電圧との関係を示す特性線図である。
【図５】物理量検出センサに加速度を加えない場合における周波数とノイズ密度との関係を示す特性線図である。
【図６】図２の差動増幅回路を簡略化して示す電荷検出回路の回路図である。
【図７】従来の差動増幅回路を示す回路図である。
【図８】本発明の第２の実施形態を示す電荷検出回路の回路図である。
【図９】本発明の第３の実施形態を示す電荷検出回路の回路図である。
【図１０】本発明の第４の実施形態を示す電荷検出回路の回路図である。
【図１１】従来例の電荷検出回路を示す回路図である。
【図１２】従来例の入力容量を可変にした電荷検出回路を示す回路図である。
【図１３】従来の物理量センサを交流バイアスする場合の電荷検出回路を示す回路図である。
【図１４】図１３の周波数とノイズ密度との関係を示す特性線図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を図面に基づいて説明する。
先ず、電荷検出回路を構成する差動増幅回路の基本構成を図１について説明する。
差動増幅回路１の入力段は、図１に示すように、直流電圧源２の正極側に負荷抵抗Ｒ１及び接合型の電界効果トランジスタＦＥＴ１の直列回路と、負荷抵抗Ｒ２及び接合型の電界効果トランジスタＦＥＴ２の直列回路とが並列に接続されている。両電界効果トランジスタＦＥＴ１及びＦＥＴ２のソースが互いに接続され、定電流回路３を介して前述した直流電圧源２の負極側に接続されている。また、電界効果トランジスタＦＥＴ１のゲートが正極入力端子ｔｐに接続され、電界効果トランジスタＦＥＴ２のゲートが負極入力端子ｔｎに接続されている。さらに、負荷抵抗Ｒ１及び電界効果トランジスタＦＥＴ１の接続点と負荷抵抗Ｒ２及び電界効果トランジスタＦＥＴ２の接続点とに差動アンプ４として表わされる第２段以降の回路部が接続され、この差動アンプ４の出力側が出力端子ｔｏに接続されている。ここで、通常、第２段目は増幅回路で構成され、第３段目はバッファアンプで構成されている。
【００２０】
そして、前述したように、正極入力端子ｔｐ及び負極入力端子ｔｎにペアの物理量センサ２１及び２２の出力側が接続される。
上述したように、物理量センサの微小な静電容量を測定する電荷検出回路としてのチャージアンプでは、入力端子ｔｐ及びｔｎにバイアス電流を供給することは許されないので、入力端子ｔｐ及びｔｎに接続されるトランジスタとしては、バイポーラトランジスタは用いられず、ＭＯＳ型電界効果トランジスタか若しくは、接合型電界効果トランジスタが用いられる。このうちＭＯＳ型電界効果トランジスタは、１／ｆノイズが大きく、高ＳＮ仕様には接合型電界効果トランジスタが用いられる。しかしながら、ＭＯＳ型電界効果トランジスタが使えない訳ではなく、電界効果トランジスタの種類を限定する必要はない。
【００２１】
そして、図１に示す入力段の電界効果トランジスタＦＥＴ１及びＦＥＴ２には、入力容量Ｃｉ１及びＣｉ２が存在する。これら入力容量Ｃｉ１及びＣｉ２は、見かけ上接地した仮想の容量と見做すことが可能なので、図１では、点線で表している。入力容量Ｃｉ１及びＣｉ２は、電界効果トランジスタＦＥＴ１及びＦＥＴ２のゲートから見た内部回路への容量なので、各電界効果トランジスタＦＥＴ１及びＦＥＴ２のゲート−ソース間容量とゲート−ドレイン間容量の和になる。
【００２２】
各電界効果トランジスタＦＥＴ１及びＦＥＴ２のゲートからソースを見たとき、非常に近い距離にソース領域の高密度の多数キャリアが存在するので、入力容量Ｃｉ１及びＣｉ２の大半がこの容量となる。そのソースから徐々にドレインへ向けて移動すると、徐々に多数キャリアの密度か減少して、あるところから空乏層が広がっているように見える。この部分に着目すると、ドレイン電極まで広がった空乏層の距離は、逆バイアスを印加したときのｐｎ接合と同様に電圧で変化する。したがって、ドレイン電圧を変化させれば入力力容量Ｃｉ１及びＣｉ２を調整することが可能となる。
このため、本発明の第１の実施形態では、電界効果トランジスタＦＥＴ１及びＦＥＴ２のドレイン電圧を変化させるために、図２に示すように、電荷検出回路９を構成している。
【００２３】
すなわち、電荷検出回路９は、前述した図１に示す差動増幅回路１を有し、この差動増幅回路１の正極入力端子ｔｐ及び電界効果トランジスタＦＥＴ１のゲート間の接続点と、接地との間にキャンセル抵抗Ｒｃ及びキャセルコンデンサＣｃを並列に接続したキャンセル回路１０が接続されている。また、差動アンプ４の出力側と負極入力端子ｔｎとの間にフィードバック抵抗ＲｆとフィードバックコンデンサＣｆを並列に接続したフィードバック回路１１が接続されている。
【００２４】
また、差動増幅回路１の負荷抵抗Ｒ１及びＲ２と電界効果トランジスタＦＥＴ１及びＦＥＴ２との間にそれぞれドレイン電圧を調整するドレイン電圧調整回路１２及び１３が介挿されている。
ドレイン電圧調整回路１２は、負荷抵抗Ｒ１及び電界効果トランジスタＦＥＴ１間に、電界効果トランジスタとカスコード接続された電圧制御用能動素子１４と、この電圧制御用能動素子１４のベースにローパスフィルタ１５を介して接続された出力電圧を任意に調整可能な直流電圧源１６とで構成されている。電圧制御用能動素子１４は、ダーリントン接続されたｎｐｎ型のバイポーラトランジスタＱ１１及びＱ１２で構成されている。バイポーラトランジスタＱ１１は、そのコレクタが負荷抵抗Ｒ１に接続され、エミッタが電界効果トランジスタＦＥＴ１のドレインに接続されている。バイポーラトランジスタＱ１２はそのコレクタは負荷抵抗Ｒ１及びバイポーラトランジスタＱ１１のコレクタ間に接続され、エミッタがバイポーラトランジスタＱ１１のベースに接続され、ベースがローパスフィルタ１５の出力側に接続されている。
【００２５】
ローパスフィルタ１５は、直流電圧源１６と電圧制御用能動素子１４との間に介挿された抵抗Ｒｄ１と、この抵抗Ｒｄ１と電圧制御型能動素子１４との接続点と接地との間に介挿されたコンデンサＣｄ１とで構成されている。
また、ドレイン電圧調整回路１３も、ドレイン電圧調整回路１２と同様に、電界効果トランジスタＦＥＴ２にカスコード接続された電圧制御用能動素子１７と、ローパスフィルタ１８と、出力電圧を任意に調整可能な直流電圧源１９とを備えている。電圧制御用能動素子１７は、ダーリントン接続されたｎｐｎ型のバイポーラトランジスタＱ２１及びＱ２２で構成されている。バイポーラトランジスタＱ２１は、そのコレクタが負荷抵抗Ｒ２に接続され、エミッタが電界効果トランジスタＦＥＴ２のドレインに接続されている。バイポーラトランジスタＱ２２はそのコレクタは負荷抵抗Ｒ２及びバイポーラトランジスタＱ２１のコレクタ間に接続され、エミッタがバイポーラトランジスタＱ２１のベースに接続され、ベースがローパスフィルタ１８の出力側に接続されている。
【００２６】
ローパスフィルタ１８は、直流電圧源１９と電圧制御用能動素子１７との間に介挿された抵抗Ｒｄ２と、この抵抗Ｒｄ２と電圧制御型能動素子１７との接続点と接地との間に介挿されたコンデンサＣｄ２とで構成されている。
そして、電荷検出回路９の正極入力端子ｔｐ及び負極入力端子ｔｎに、物理量検出センサとしての容量変化型センサであるペアの加速度センサ２１及び２２の一端が接続され、これら加速度センサ２１及び２２の他端に例えば５０ｋＨｚのキャリア信号Ｓｃを発生するキャリア信号発生器２３が接続され、このキャリア信号Ｓｃによって各加速度センサ２１及び２２の可変容量がサンプリングされて、電荷検出回路９の正極入力端子ｔｐ及び負極入力端子ｔｎに供給される。加速度センサ２１及び２２は、容量変化型センサであり、錘を梁で保持して固定電極を錘側面近傍に保持し、錘と固定電極間の容量を測定して加速度を検出する。各加速度センサ２１及び２２はいずれも微小な電荷（例えば１０-18Ｃ程度）を測定している。この実施形態では、加速度センサ２１及び２２が１Ｖの時に１Ｇとなるように設定されている。
【００２７】
また、電荷検出回路９の出力端子ｔｏは、掛算器２４の一方の入力側に接続され、掛算器２４の他方の入力側にキャリア信号発生器２３から出力されるキャリア信号Ｓｃが入力されている。
この掛算器２４でキャリア信号Ｓｃによって復調された加速度信号が例えば１ｋＨｚのカットオフ周波数を有するローパスフィルタ２５で低域成分を通過させて１ｋＨｚ以下の低周波数加速度信号αを得るようにしている。
【００２８】
次に、上記第１の実施形態の動作を説明する。
加速度センサ２１及び２２に、５０ｋＨｚのキャリア信号Ｓｃを供給して加速度成分をサンプリングし、サンプリングした加速度成分を電荷検出回路９のキャンセル回路１０で同相信号ノイズをキャンセルすると共に、ドレイン電圧調整回路１２及び１３で、電界効果トランジスタＦＥＴ１及びＦＥＴ２のドレイン電圧を調整して、入力容量Ｃｉ１及びＣｉ２を調整することにより、電界効果トランジスタＦＥＴ１及びＦＥＴ２の正負ゲインを別個に可変させることができ、同相信号ノイズの除去率を向上させることができる。
【００２９】
このとき、差動増幅回路１の入力容量の調整を、前述した従来例のように可変容量ダイオードを用いて行うのではなく、差動増幅回路１を構成する電界効果トランジスタＦＥＴ１及びＦＥＴ２のドレイン電圧をドレイン電圧調整回路１２及び１３で調整するので、前述したように可変容量ダイオードの漏れ電流によるノイズ密度の増加を確実に抑制することができる。
【００３０】
ここで、正極入力端子ｔｐがゲートに接続された電界効果トランジスタＦＥＴ１のドレイン電圧は、カスコード接続された電圧制御用能動素子１４を構成するバイポーラトランジスタＱ１１のエミッタ電位で決まる。このエミッタ電位は、直流電圧源１６の電位からｐｎ接合電圧（約０．６Ｖ）だけ下がった電位なので、直流電圧源１６の出力電圧を変化させると、電界効果トランジスタＦＥＴ１の入力容量Ｃｉ１を調整することができる。すなわち、直流電圧源１６の出力電圧を上げると入力容量Ｃｉ１が下がり、逆に直流電圧源１６の出力電圧を下げると、入力容量Ｃｉ１が上がる。
【００３１】
同様に、負極入力端子ｔｎがゲートに接続された電界効果トランジスタＦＥＴ２でも、直流電圧源１９の出力電圧を変化させることにより、電界効果トランジスタＦＥＴ２の入力容量Ｃｉ２を調整することができる。すなわち、直流電圧源１９の出力電圧を上げると入力容量Ｃｉ２が下がり、逆に直流電圧源１６の出力電圧を下げると、入力容量Ｃｉ２が上がる。
【００３２】
このとき、電圧制御用能動素子１４及び１７では、バイポーラトランジスタＱ１１，Ｑ１２及びＱ２１，Ｑ２２が共にダーリントン接続されているので、電流増幅率を稼ぐことができ、この分直流電圧源１６及び１９の出力電圧を小さくすることができ、直流電圧源１６及び１９の電圧変動の影響を小さくすることができる。しかも、直流電圧源１６及び１９と電圧制御用能動素子１４及び１７との間にローパスフィルタ１５及び１８が介挿されているので、直流電圧源１６及び１９の電圧変動を抑制することができ、電界効果トランジスタＦＥＴ１及びＦＥＴ２のドレイン電圧を正確に調整して、入力容量Ｃｉ１及びＣｉ２を正確に調整することができる。
【００３３】
電界効果トランジスタＦＥＴ１及びＦＥＴ２のソース−ドレイン間電圧と入力容量Ｃｉ１及びＣｉ２との関係は、図３に示すように、ソース−ドレイン間電圧ＶSDが０．５Ｖ程度であるときに入力容量Ｃｉ１及びＣｉ２が９．５ｐＦとなり、その後ソース−ドレイン間電圧ＶSDが増加するに応じて入力容量Ｃｉ１及びＣｉ２が徐々に下がる二次曲線で表される特性となる。そして、ソース−ドレイン間電圧ＶSDが１．５Ｖ〜４Ｖで静電容量が１ｐＦ変化している。電荷検出回路として求められる静電容量の変化量は１ｐＦであり、この条件を満足している。仮にさらに大きな可変容量が求められる場合には、電圧制御能動素子１４，１７を並列に接続して全体容量を上げることにより、静電容量の可変幅も大きくできる。
【００３４】
そこで、直流電圧源１９の直流電圧Ｖｄ２を例えば４．６Ｖに固定し、直流電圧源１６の直流電圧Ｖｄ１を約３．２５Ｖ〜６．２５Ｖの範囲で変化させたときの直流電圧Ｖｄ１と出力端子ｔｏから出力される出力電圧Ｖｏを直流で測定した結果を図４に示す。このとき、前述した可変容量センサとして使用した加速度センサが１Ｖの時に１Ｇになるように設定されているので、出力電圧Ｖｏの±０．１Ｖの変化は、±０．１Ｇの調整を行ったことに相当する。このように、同相信号の除去率を変化させることで、加速度センサのゼロオフセット調整が可能となる。
【００３５】
そして、上記第１の実施形態の電荷検出回路９で、加速度センサ２１及び２２に加速度を加えない状態における周波数に対するノイズ密度の関係は、図５に示すように、周波数が１００Ｈｚ以下の低周波領域で、ノイズ密度がノイズの理論値と略等しくなり、低ノイズの電荷検出回路を実現することが可能となった。
なお、上記第１の実施形態においては、電圧制御用能動素子１４及び１７を、ダーリントン接続したｎｐｎ型のバイポーラトランジスタを適用した場合について説明したが、これに限定されるものではなく、図６に示すように、１つのｎｐｎ型のバイポーラトランジスタＱ１及びＱ２で構成するようにしてもよい。
【００３６】
また、上記第１の実施形態においては、電圧制御用能動素子１４及び１７としてｎｐｎ型のバイポーラトランジスタを適用した場合について説明したが、これに限定されるものではなく、バイポーラトランジスタに代えてｎチャネルの接合型電界効果トランジスタを適用しても、上記と同様の作用効果を得ることができる。
さらに、上記第１の実施形態においては、直流電圧源１９の出力電圧を４．６Ｖに固定した場合について説明したが、直流電圧源１９の出力電圧は任意の電圧に固定することができ、ある場合には、ドレイン電圧調整回路１３を省略することもできる。また、直流電圧源１９の出力電圧を固定する場合に限らず、直流電圧源１９の出力電圧も可変するようにしてもよい。
【００３７】
ところで、差動増幅回路において、従来、低ノイズで且つ高速な差動入力を達成するために、図７に示すように、負荷抵抗Ｒ１及びＲ２と電界効果トランジスタＦＥＴ１及びＦＥＴ２との間に介挿したドレイン電圧調整回路１２及び１３を構成するｎｐｎ型のバイポーラトランジスタＱ３及びＱ４のベースを互いに接続し、これらバイポーラトランジスタＱ３及びＱ４のベース間の中点が、抵抗Ｒ３を介して直流電圧源２の正極側に接続されると共に、定電流ダイオードＤｚとコンデンサＣ３との並列回路を介して接地に接続された構成を有し、バイポーラトランジスタＱ３及びＱ４を重ねてカスコード接続することが提案されている。
【００３８】
この従来例では、入力段の電界効果トランジスタＦＥＴ１及びＦＥＴ２は、通常、ゲートに入力される入力電圧がΔＶｉ上昇すると、ドレイン電圧ＶDがゲインをＧとしたときに、ＧΔＶｉ下がり、ドレイン及びゲート間の帰還容量がゲイン倍される所謂ミラー効果が存在する。このゲイン倍された帰還容量と負荷抵抗Ｒ１及びＲ２で初段の応答速さが決まってしまう。
このため、入力段と、帰還容量段の２段構成で、低ノイズで且つ高速な差動入力を達成するために、バイポーラトランジスタＱ３及びＱ４を重ねてカスコード接続している。
【００３９】
すなわち、入力段トランジスタとなる電界効果トランジスタＦＥＴ１及びＦＥＴ２はなるべく低抵抗（低ノイズ）な特性を得るために、大きな面積（大きな容量）を持ったもので構成し、ミラー効果を防止する目的で、バイポーラトランジスタＱ３及びＱ４のエミッタ電位で電界効果トランジスタＦＥＴ１及びＦＥＴ２のドレイン電位を固定し、なおかつ、バイポーラトランジスタＱ３及びＱ４を低容量のトランジスタで構成すれば、ゲインが発生する負荷抵抗Ｒ１及びＲ２との接続点でのミラー効果を低減することができる。また、差動特性を求められるので、２つのバイポーラトランジスタＱ３及びＱ４のエミッタ電位は同一であることが望ましい。
【００４０】
つまり、図７の従来例では、２つの電界効果トランジスタＦＥＴ１及びＦＥＴ２のドレイン電位を１つの電位で固定しているので、上述した本発明の第１の実施形態のように、電界効果トランジスタＦＥＴ１及びＦＥＴ２のドレイン電圧を個別に独立して調整することはできず、一見構成が類似しているが、両者の作用効果は全く異なり、図７の従来例では、本発明の第１の実施形態の作用効果を得ることはできない。
【００４１】
次に、本発明の第２の実施形態を図８について説明する。
この第２の実施形態では、負荷抵抗Ｒ１及びＲ２を省略してカレントミラー回路を負荷としたものである。
すなわち、第２の実施形態では、図８に示すように、前述した第１の実施形態における図２の構成において、差動増幅回路１の初段における負荷抵抗Ｒ１及びＲ２を省略し、これに代えてカレントミラー回路３１を負荷として接続している。カレントミラー回路３１は、直流電圧源２の正極側にエミッタが接続されたｐｎｐ型のバイポーラトランジスタＱ３１及びＱ３２を有し、両バイポーラトランジスタＱ３１及びＱ３２のベースが互いに接続され、これらベース間の中点がバイポーラトランジスタＱ３１のコレクタに接続された構成を有する。
【００４２】
また、カレントミラー回路３１の参照電流側となるバイポーラトランジスタＱ３１と電界効果トランジスタＦＥＴ１との間には、前述した第１の実施形態と同様のドレイン電圧調整回路１２が設けられ、ミラー電流側となるバイポーラトランジスタＱ３２と電界効果トランジスタＦＥＴ２との間のドレイン電圧調整回路１３は省略され、これらバイポーラトランジスタＱ３２と電界効果トランジスタＦＥＴ２との接続点が増幅器３２に接続され、この増幅器３２の出力側が出力端子ｔｏに接続されている。
【００４３】
この第２の実施形態では、カレントミラー回路３１によって、参照電流側のバイポーラトランジスタＱ３１に流れる電流がミラー電流側のバイポーラトランジスタＱ３２に流れることになる。
ここで、参照電流側では、ドレイン電圧調整回路１２で電界効果トランジスタＦＥＴ１のドレイン電圧を調整することにより、入力容量Ｃｉ１を変化させることができ、ミラー電流側では、電界効果トランジスタＦＥＴ２のドレイン電圧を調整するドレイン電圧調整回路１３が省略されているので、電界効果トランジスタＦＥＴ２の入力容量Ｃｉ２が固定されている。したがって、前述した第１の実施形態と同様の作用効果を得ることができる。
【００４４】
次に、本発明の第３の実施形態を図９について説明する。
この第３の実施形態では、カレントミラー回路を負荷として適用した場合に、ミラー電流側の電界効果トランジスタの入力容量を変化させるようにしたものである。
すなわち、第３の実施形態では、図９に示すように、前述した図８の構成において、ドレイン電圧調整回路１２が省略され、これに代えて、カレントミラー回路３１のミラー電流側にドレイン電圧調整回路１３が設けられている。このドレイン電圧調整回路１３は、バイポーラトランジスタＱ３２と電界効果トランジスタＦＥＴ２との間の接続点をオペアンプで構成される差動アンプ４１の負極入力端子に接続し、この差動アンプ４１の正極入力端子に、直流電圧源１９を接続し、差動アンプ４１の出力側を出力端子ｔｏに接続した構成を有する。なお、電界効果トランジスタＦＥＴ１のゲートに負極入力端子ｔｎが接続され、電界効果トランジスタＦＥＴ２のゲートに正極入力端子Ｔｐが接続されている。
【００４５】
この第３の実施形態においては、カレントミラー回路３１の参照電流側の電界効果トランジスタＦＥＴ１のドレイン電圧調整回路１２が省略されているので、この電界効果トランジスタＦＥＴ１のドレイン電圧が固定され、これに応じて電界効果トランジスタＦＥＴ１の入力容量Ｃｉ１が固定される。
一方、カレントミラー回路３１のミラー電流側では、ドレイン電圧調整回路１３が設けられており、このドレイン電圧調整回路１３で、電界効果トランジスタＦＥＴ２のドレインとカレントミラー回路３１のバイポーラトランジスタＱ３２のコレクタとの間が差動アンプ４１の負極入力端子に接続され、この差動アンプ４１の正極入力端子に直流電圧源１９が接続されているので、電界効果トランジスタＱ３２のドレイン電位と直流電圧源１９の電位とが等しくなり、直流電圧源１９から出力される直流電圧を可変とすることで、電界効果トランジスタＦＥＴ２のドレイン電圧を変化させて、電界効果トランジスタＦＥＴ２の入力容量Ｃｉ２を変化させることができ、前述した第１及び第２の実施形態と同様の作用効果を得ることができる。
【００４６】
次に、本発明の第４の実施形態を図１０について説明する。
この第４の実施形態では、差動増幅回路の入力段を構成する電界効果トランジスタにカスコード接続したバイポーラトランジスタのベース−エミッタ間の電位変動を防止するようにしたものである。
すなわち、第４の実施形態では、図１０に示すように、第１の実施形態における図６の構成において、電界効果トランジスタＦＥＴ１及びＦＥＴ２にカスコード接続されたバイポーラトランジスタＱ１及びＱ２のベースにオペアンプで構成される差動アンプ５１及び５２の出力側が接続されている。
【００４７】
そして、差動アンプ５１の正極入力端子に直流電圧源１６が接続され、負極入力端子にバイポーラトランジスタＱ１のエミッタ側が接続されている。
また、差動アンプ５２の正極入力端子に直流電圧源１９が接続され、負極入力端子にバイポーラトランジスタＱ２のエミッタ側が接続されている。
この第４の実施形態によると、電界効果トランジスタＦＥＴ１及びＦＥＴ２にカスコード接続されたバイポーラトランジスタＱ１及びＱ２のエミッタが出力側がバイポーラトランジスタＱ１及びＱ２のベースに接続された差動アンプ５１及び５２の負極入力端子に接続されているので、両バイポーラトランジスタＱ１及びＱ２のベース−エミッタ間電位の変動をキャンセルすることができ、電界効果トランジスタＦＥＴ１及びＦＥＴ２のドレイン電圧の調整を安定して行うことができる。
なお、上記第４の実施形態においても、ｎｐｎ型のバイポーラトランジスタＱ１及びＱ２に代えて、ｎチャネルの接合型電界効果トランジスタを適用することができる。
【００４８】
また、上記第１〜第４の実施形態においては、容量変化型センサに本発明を適用した場合について説明したが、これに限定されるものではなく、絶縁体の圧電素子を用いた圧力センサ、マイクロフォン、加速度センサ、角速度センサ、歪みゲージ等の電荷発生型センサに本発明の電荷検出回路９を適用するようにしてもよい。この場合には、電荷発生型センサの一端を正極入力端子ｔｐに接続し、他端を負極入力端子ｔｎに接続する構成とすることを除いては前述した第１〜第４の実施形態と同様の構成とすることにより、電界効果トランジスタＦＥＴ１及びＦＥＴ２の少なくとも一方の入力容量を調整すればよい。
【符号の説明】
【００４９】
１…差動増幅回路、２…直流電圧源、３…定電流回路、Ｒ１，Ｒ２…負荷抵抗、ＦＥＴ１，ＦＥＴ２…電界効果トランジスタ、４…差動アンプ、ｔｐ…正極入力端子、ｔｎ…負極入力端子、ｔｏ…出力端子、９…電荷検出回路、１０…キャンセル回路、１１…フィードバック回路、１２，１３…ドレイン電圧調整回路、１４，１７…電圧制御用能動素子、１５，１８…ローパスフィルタ、１６，１９…直流電圧源、２１，２２…物理量検出センサ、２３…キャリア信号発生器、２４…掛算器、２５…ローバスフィルタ、３１…カレントミラー回路、Ｑ３１，Ｑ３２…バイポーラトランジスタ、３２…増幅器、４１…差動アンプ、５１，５２…差動アンプ
【図１】
0005471960.tif 000002
【図２】
0005471960.tif 000003
【図３】
0005471960.tif 000004
【図４】
0005471960.tif 000005
【図５】
0005471960.tif 000006
【図６】
0005471960.tif 000007
【図７】
0005471960.tif 000008
【図８】
0005471960.tif 000009
【図９】
0005471960.tif 000010
【図１０】
0005471960.tif 000011
【図１１】
0005471960.tif 000012
【図１２】
0005471960.tif 000013
【図１３】
0005471960.tif 000014
【図１４】
0005471960.tif 000015