(57)【特許請求の範囲】
【請求項１】
搬送波で変調された変調波信号を復調して原信号を再生するため、広い周波数域で発生するスプリアスを低減するよう、ミキサを含まないで構成した受信回路において、
アンテナからの入力信号を増幅するローノイズアンプと、
トラッキング動作を行うトラックモードとホールド動作を行うホールドモードのトラック／ホールドの２状態を遷移させることができ、前記トラックモード時に、前記ローノイズアンプからの信号のピークをトラッキングするソースフォロアとして動作するソースフォロア部と、前記ホールドモード時に、前記トラックモード時にトラッキングした値を保持するコンデンサを有するトラックホールド回路と、
前記トラックホールド回路からの信号を平均化する平均化回路と、
前記平均化回路からの信号をサンプリングし、サンプリングした信号を保持するサンプルホールド回路とを備え、
前記平均化回路は、
前記トラックホールド回路からの信号を電流に変換する電圧-電流変換器と、
前記電圧-電流変換器からの電流をそれぞれサンプリングし、該サンプリングした信号を次段に転送するように並列に接続された複数Ｎ（Ｎは自然数）のスイッチドカレント回路と、
前記複数のスイッチドカレント回路からの各出力電流を加算する加算器と、
を備えることによって前記トラックホールド回路からの信号における信号成分のレベルをＮ倍にすると共に、当該信号に含まれる雑音成分のレベルを√Ｎ倍にすることを特徴とする受信回路。
【請求項２】
前記スイッチドカレント回路は、自己バイアス型のスイッチドカレント回路であることを特徴とする請求項１に記載の受信回路。
【請求項３】
前記スイッチドカレント回路は、
トランジスタと、前記トランジスタのゲートに接続されたコンデンサと、を含み、
サンプル期間では、前記コンデンサへ入力電流を入力し、
ホールド期間では、前記トランジスタのゲート電圧の電位を前記コンデンサで保持するとともに、前記トランジスタのドレインから出力電流を出力することを特徴とする請求項１に記載の受信回路。
【請求項４】
前記サンプルホールド回路の後段に接続されるデモジュレータを更に備えたことを特徴とする請求項１に記載の受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は変調波信号を復調して原信号を再生するための受信回路に関する。
【背景技術】
【０００２】
図１５は、変調波信号を復調して原信号を再生するための、従来の一般的な受信回路を表すブロック図である（特許文献１参照）。
図１５において、アンテナ１５１０で受けたＲＦ信号（周波数ｆRF）はローノイズアンプ１５２０で増幅され（出力周波数ｆLNA）、次段のミキサ１５３０でローカル信号と混合されて中間周波信号（周波数ｆIF）に変換される。この中間周波信号がアンチエイリアスフィルタ１５４０で折り返し歪を除去された後（出力周波数ｆAAF）、既定のクロック信号で駆動されるＡＤ変換器１５５０でデジタル信号に変換される。そして、このデジタル信号がデモジュレータ１５６０で復調される。
【０００３】
上記の構成において、アンテナ１５１０からの入力信号を増幅するローノイズアンプ１５２０、ミキサ１５３０、アンチエイリアスフィルタ１５４０及びＡＤ変換器１５５０はアナログ部を構成し、デモジュレータ１５６０はデジタル部を構成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２９２１３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１５を参照して説明した従来の受信回路では、ＡＤ変換器の前段に非線形動作をするミキサが存在するため、受信回路全体の線形性が悪く、また、ミキサによる混合処理により広い周波数域でスプリアスが生起するという問題があった。
本発明は上述のような状況に鑑みてなされたものであり、線形性に優れ、且つ、スプリアスが十分に低減された受信回路を実現することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、ここに次に列挙する技術を提案する。
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、搬送波で変調された変調波信号を復調して原信号を再生するため、広い周波数域で発生するスプリアスを低減するよう、ミキサを含まないで構成した受信回路において、アンテナからの入力信号を増幅するローノイズアンプと、トラッキング動作を行うトラックモードとホールド動作を行うホールドモードのトラック／ホールドの２状態を遷移させることができ、前記トラックモード時に、前記ローノイズアンプからの信号のピークをトラッキングするソースフォロアとして動作するソースフォロア部と、前記ホールドモード時に、前記トラックモード時にトラッキングした値を保持するコンデンサを有するトラックホールド回路と、前記トラックホールド回路からの信号を平均化する平均化回路と、前記平均化回路からの信号をサンプリングし、サンプリングした信号を保持するサンプルホールド回路とを備え、前記平均化回路は、前記トラックホールド回路からの信号を電流に変換する電圧-電流変換器と、前記電圧-電流変換器からの電流をそれぞれサンプリングし、該サンプリングした信号を次段に転送するように並列に接続された複数Ｎ（Ｎは自然数）のスイッチドカレント回路と、前記複数のスイッチドカレント回路からの各出力電流を加算する加算器と、を備えることによって前記トラックホールド回路からの信号における信号成分のレベルをＮ倍にすると共に、当該信号に含まれる雑音成分のレベルを√Ｎ倍にすることを特徴とする。
【０００８】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記スイッチドカレント回路は、自己バイアス型のスイッチドカレント回路であることを特徴とする。
また、請求項３に記載の発明は、請求項１に記載の発明において、前記スイッチドカレント回路は、トランジスタと、前記トランジスタのゲートに接続されたコンデンサと、を含み、サンプル期間では、前記コンデンサへ入力電流を入力し、ホールド期間では、前記トランジスタのゲート電圧の電位を前記コンデンサで保持するとともに、前記トランジスタのドレインから出力電流を出力することを特徴とする。
【０００９】
また、請求項４に記載の発明は、請求項１に記載の発明において、前記サンプルホールド回路の後段に接続されるデモジュレータを更に備えたことを特徴とする。  
上記構成を採ることによって、ミキサを含まないで受信回路を構成することができ、ミキサを持つことによるスプリアスの発生等の欠点を解消できる。
【発明の効果】
【００１０】
線形性に優れ且つスプリアスが十分に低減された受信回路を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一つの実施の形態としての受信回路を示すブロック図である。
【図２】図１の受信回路の動作を説明するための信号波形図である。
【図３】図１の受信回路の各部分の主要な信号の周波数スペクトラム図である。
【図４】図１の受信回路におけるトラックホールド回路の一具体例を示す図である。
【図５】図４のトラックホールド回路の各ノードにおける信号のタイミングチャートである。
【図６】図４のトラックホールド回路がトラッキング動作を行うトラックモードのときの動作を説明するための等価回路図である。
【図７】図４のトラックホールド回路がホールド動作を行うホールドモードのときの動作を説明するための等価回路図である。
【図８】図４のトラックホールド回路のトラックホールド部におけるソースフォロアの部分を表す回路図である。
【図９】図８のソースフォロアから構成されるＬＰＦの動作を説明するための図である。
【図１０】図１の受信回路における平均化回路及びサンプルホールド回路の一具体例を示す図である。
【図１１】図１０の平均化回路の各ノードにおける信号のタイミングチャートである。
【図１２】図１０の平均化回路に適用されるスイッチドカレント回路の一具体例を示す図である。
【図１３】図１２のスイッチドカレント回路の出力電流がこの回路に適用されるトランジスタのオフセットに不感であることを説明するための図である。
【図１４】本発明の他の実施の形態としての受信回路を示すブロック図である。
【図１５】従来の一般的な受信回路を表すブロック図である。
【発明を実施するための形態】
【００１２】
以下に図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。
（第１の実施の形態）
図１は、本発明の一つの実施の形態としての受信回路を示すブロック図である。
この受信回路１００は、アンテナ１１０からの入力信号を増幅するローノイズアンプ１２０と、その次段のトラックホールド回路１３０と、更に次段の平均化回路１４０と、更に次段のサンプルホールド回路１５０と、次段のデモジュレータ１６０を備える。尚、上記における増幅は信号レベルを減衰させる（ゲインが１未満である）ことを可とする。
【００１３】
上述のローノイズアンプ１２０、トラックホールド回路１３０、平均化回路１４０、及び、サンプルホールド回路１５０はアナログ部を構成し、デモジュレータ１６０はデジタル部を構成する。
この受信回路１００は、従来のこの種の受信回路におけるようなミキサを用いることがないため、受信回路の線形性の向上がはかられ、また、スプリアスを軽減することができるものであり、更には、小型化をも実現することが可能である。
【００１４】
次に、図２を用いて、図１の受信回路１００の動作を説明する。
図２は、図１の受信回路１００の各部分の主要な信号の波形を示す図である。図２の縦軸は各信号の電圧であり、横軸は時間である。
アンテナ１１０を経由してローノイズアンプ１２０に入力される信号SRFは、キャリアの周波数がfsrf、振幅がAsrfであるバースト状のパルス信号である。そして、信号SRFにおける各パルスの持続時間をtsigとすると、fsrf＞＞１／tsigである。
【００１５】
通常、キャリアの周波数fsrfは、１０ＧＨｚ以上の高周波であり、その振幅Asrfは±１μＶ〜±１．０Ｖ程度である。また、パルスの持続時間tsigは０．５〜２．０ｎｓｅｃであり、パルスの繰り返し周期tprfに対応する繰り返し周波数fPRFは１００ｋＨｚ〜１０ＭＨｚのオーダーである。
ローノイズアンプ１１０で増幅又は減衰された信号Asthは、そのキャリア成分を抑圧するために、トラックホールド回路１３０へと導かれる。
【００１６】
トラックホールド回路１３０は、キャリア成分のピークに追従し、ピークでない部分は保持するように信号処理を行い、振幅Asthの信号STHを生成する。
トラックホールド回路１３０は、キャリア成分を抑圧することが主目的であるため、後述するように、これに替えてローパスフィルタやバンドパスフィルタを適用することも可能である。
キャリア成分を抑圧する際には、雑音帯域との関係に留意し、シグナル／ノイズ比（以下、ＳＮＲと表記）の最適化を図ることが重要になる。
【００１７】
平均化回路１４０は、このＳＮＲの改善を目的とした回路である。平均化回路１４０は、Ｎ個の並列の信号充電を行った後、直列加算を行う。この処理により、信号レベルはＮ倍するものの、雑音レベルは√Ｎ倍に留めるので、ＳＮＲを√Ｎ倍することができる。このときの平均化回路１４０の出力信号Saveの振幅Asaveは、振幅Asth×Ｎと表せる。
【００１８】
サンプルホールド回路１５０は、１／tsigの広帯域信号を１／tprfの低速信号でサンプリングする。そのため、全ての信号と雑音成分が１／２×１／tprfの帯域内に折り返してくる。サンプリングクロックの周波数をfclock（＝１／tclock）とすると、fclock≒１／tprfである。
サンプルホールド回路１５０から生成された信号Sshは、振幅（信号強度）Asthを有し、この信号強度Asthは信号Saveが１／２×fclockの帯域内に折り返してきたものとして表すことができる。尚、帯域内への折り返しがなかった場合は、信号強度はゼロになる。
【００１９】
本発明の受信回路では、上述の周波数fPRFとfclockとが等しく選ばれているため、両者の信号における位相が合致していればfclockの平均化の度に略一定値の（即ち、キャリア成分が十分に抑圧された）信号をサンプリングすることになる。これは即ち、平均化回路１４０の出力において信号成分の強度が殆どＤＣ近傍に集中し、その大きさが入力のＮ倍になり（Ｎは平均化回路において、後述するように加算器で加算される入力数、従って、並置されたスイッチドカレント回路の並列数）、雑音はＤＣから１／２×fclockの帯域に一様に拡散し、その強度は入力雑音強度の√Ｎ倍になることを意味する。
【００２０】
図３は、図１に示す受信回路１００の各部分の主要な信号の周波数スペクトラム図である。図３の縦軸は各波形の振幅（信号強度）であり、横軸は周波数である。
図３を参照して容易に理解される通り、広帯域にある信号Ssrfが最終的にＤＣ近傍の信号（帯域はＤＣ〜fclock／２、信号強度はAssh）に変換される。Asshはパルスの入力があるときの信号強度である。
【００２１】
ここで、fsrf＝７９ＧＨｚ、fprf＝１／tprf＝１ＭＨｚ、tprf＝１ｅ-6[sec]とし、fprf≡fclock、平均化の回数をＮ個とする。信号SRFに相当する信号Ssrfが周波数７９ＧＨｚにあり、信号強度Asrfで２ＧＨｚ帯域の一様な信号となっている。この２ＧＨｚ帯域の一様な信号が１／２×fclock＝１／２×１ＭＨｚ＝５００ｋＨｚの帯域内に折り返してくる。この２ＧＨｚ帯域の一様な信号が５００ｋＨｚの帯域内に全て折り返してくるとしたとき、
１０×ｌｏｇ（２×１０9／５００×１０3）＝３６ｄＢ
となり、従って、Assh＝Asrf＋３６となる。
【００２２】
即ち、信号強度も雑音強度もともに同じ３６ｄＢだけ上昇するので、サンプルホールド回路１５０のサンプルホールド動作はＳＮＲの変化に関与しないということが分かる。
このように、サンプルホールド回路１５０のサンプルホールド動作はＳＮＲの変化に関与しないが、平均化回路１４０の平均化動作によりＳＮＲも改善することができる。
即ち、既述のように、ＤＣ近傍に信号成分が集中していることを利用して、デモジュレータ１６０において、信号成分と雑音成分とをＬＰＦによって容易に分離することができる。
【００２３】
図４は、図１の受信回路１００におけるトラックホールド回路１３０の一具体例を示す図である。
図４において、トラックホールド回路１３０は、トランジスタMP、MN、負荷抵抗RLP、RLN、電流源IB1を含む線形増幅部１３１と、トランジスタMTA、MHA、MSFA、電流源IB2、コンデンサCA、CHAを含む第１トラックホールド部１３１ａと、トランジスタMTB、MHB、MSFB、電流源IB3、コンデンサCB、CHBを含む第２トラックホールド部１３１ｂと、を備える
。
【００２４】
第１トラックホールド部１３１ａのトランジスタMSFA及び電流源IB2、および、第２ト
ラックホールド部１３１ｂのトランジスタMSFB及び電流源IB3は、それぞれ、図示のよう
に各対応するトランジスタのベースに印加される信号CLKP、CLKNの状態に応じて、夫々ソースフォロアとして機能する。
トラックホールド回路１３０における、線形増幅部１３１のトランジスタMP、MNの各ゲートにそれぞれ対応して、入力信号IP、INが入力され、第１トラックホールド部１３１ａのトランジスタMTAとMSFAとの接続点、および、第２トラックホールド部１３１ｂのトラ
ンジスタMTBとMSFBとの接続点から各対応する出力信号OUTP、および、OUTNがそれぞれ出力される。
【００２５】
一方、第１トラックホールド部１３１ａのトランジスタMTA、MHA、および、第２トラックホールド部１３１ｂのトランジスタMTB、MHBに各対応して入力される信号CLKP、CLKNは
、トラック／ホールドの２状態を遷移させるためのクロック信号である。
図５は、図４のトラックホールド回路１３０の各ノードにおける信号のタイミングチャートである。
【００２６】
図５に示されたとおり、トラックホールド回路１３０におけるトラック／ホールドの２状態を遷移させるためのクロック信号CLKP、CLKNに同期して入力信号IPに対応する信号OPがトラック／ホールドされて図示の出力信号OUTPが出力される。また、クロック信号CLKP、CLKNに同期して入力信号INに対応する信号ONがトラック／ホールドされて図示の出力信号OUTNが出力される。これらの出力信号を得る回路動作について、次の図６及び図７を参照して更に説明する
図６は、図４のトラックホールド回路１３０がトラッキング動作を行うトラックモードのときの動作を説明するための等価回路図である。
【００２７】
図７は、図４のトラックホールド回路１３０がホールド動作を行うホールドモードのときの動作を説明するための等価回路図である。
信号CLKPがＨ（信号CLKNがＬ）のときが図６のトラックモードであり、ソースフォロアを構成するトランジスタMSFA及び電流源IB2に信号OPが入力され、信号OUTPが出力される。それとともに、ソースフォロアを構成するトランジスタMSFB及び電流源IB3にも信号ONが入力され信号OUTNが出力されて、トラッキング動作を行う。
【００２８】
信号CLKNがＨ（信号CLKPがＬ）のときが図７のホールドモードであり、ソースフォロアを構成するトランジスタMSFA、MSFBはともにオフ状態となり、信号OUTP、OUTNの値はコンデンサCHA、CHBにより保持される。
図８は、トラックホールド回路１３０のトラックホールド部１３１ａ（１３１ｂ）におけるソースフォロアの部分を表す回路図である。
【００２９】
トラックホールド回路１３０は、図６を参照して既述のように、トラックモードにおいて、トランジスタMSFA及び電流源IB2、トランジスタMSFB及び電流源IB3、は、何れもソースフォロアを構成する。このソースフォロアの出力にコンデンサが付加された回路は１次のＬＰＦとして動作することが知られている。
図８に示すように、入力信号をSLNA、出力信号をSth、ソースフォロアを構成するトランジスタをMth、電流源をIbthとし、コンデンサをCthとする。トランジスタMthの相互コンダクタンスをｇmthとすると、遮断周波数ｆcは、ｆｃ＝ｇmth／（２π×Cth）と表せる。このとき変調波は非常に広い帯域を有するため、搬送波をフィルタにより除去しても信号成分は維持される。このことを図９に示す。
【００３０】
図９は、図８のソースフォロアから構成されるＬＰＦの動作を説明するための図である。
図９の上段の図は、フィルタ特性を示す図であり、下段の図はこの特性のフィルタに係る入力信号及び出力信号の波形の変化を表す図である。フィルタの遮断周波数はfcであり、搬送波をフィルタにより除去しても、変調波は非常に広い帯域を有する広帯域信号であるため、信号成分は維持されている。搬送波成分を抑えるということは、サンプルホールド回路のクロック信号に対するジッタ耐性の要求を緩和することになるといえる。
【００３１】
図１０は、図１の受信回路１００における平均化回路１４０の一具体例を示す図である。便宜上、後段のサンプルホールド回路１５０も同じ図に示している。
図１０に例示した平均化回路１４０は、Ｎ個の信号の加算に伴って、信号の振幅をＮ倍にすることで、信号のＳＮＲを√Ｎ倍にする回路である。この信号処理は、例えば、Ｖ‐Ｉ変換器とスイッチドカレント回路（Switched Current回路）と加算器によって実現できる。
【００３２】
平均化回路１４０は、入力信号Sthが入力され電流に変換して出力するＶ−Ｉ変換器１４１と、Ｖ−Ｉ変換器１４１からの電流をクロック信号によりサンプル／トランスファーするスイッチドカレント回路１４２（複数のスイッチドカレント回路ＳＩ（１）〜ＳＩ（Ｎ）を含んで構成される）と、複数のスイッチドカレント回路ＳＩ（１）〜ＳＩ（Ｎ）からの出力電流ＩSi1〜ＩSiNを加算する加算器１４３とを備える。
【００３３】
図１１は、図１０の平均化回路１４０の各ノードにおける信号のタイミングチャートである。
先ず、入力信号SthはＶ−Ｉ変換器１４１によって電流に変換され、Ｎ個並列に配置された複数のスイッチドカレント回路ＳＩ（１）〜ＳＩ（Ｎ）に導かれる。各スイッチドカレント回路ＳＩ（１）〜ＳＩ（Ｎ）からの出力電流ＩSi1〜ＩSiN（各電流値はＩSi1に等しい）は加算器１４３により入力電流Ｉsiと並列数Ｎの関数Ｉsi×Ｎになり、サンプルホールド回路１５０によるサンプルホールド後の出力は入力に対して√Ｎ倍となる。
【００３４】
図１２は、スイッチドカレント回路ＳＩ（１）〜ＳＩ（Ｎ）の一具体例を示す図である。図１２（ａ）はフェーズ０（サンプル期間）における状態を表す図、図１２（ｂ）はフェーズ１（ホールド期間）における状態を表す図、図１２（ｃ）はスイッチを開閉するクロック信号Φ１およびΦ２を表すタイミングチャートである。
スイッチドカレント回路ＳＩ（１）〜ＳＩ（Ｎ）は、スイッチＳＷ１、ＳＷ２と、コンデンサＣと、トランジスタＭ1とを含んで構成される。
【００３５】
フェーズ０（サンプル期間）では、クロック信号Φ１によりスイッチＳＷ１が閉じ、クロック信号Φ２によりスイッチＳＷ２が入力側の端子を選択し、電流ＩinをコンデンサＣへと導く。フェーズ１（ホールド期間）では、クロック信号Φ１によりスイッチＳＷ１が開き、トランジスタＭ1のゲート電圧の電位をコンデンサＣで保持するとともに、クロック信号Φ２によりスイッチＳＷ２が出力側の端子を選択し、トランジスタＭ1のドレインが出力側へと接続されてＩoutを出力する。
【００３６】
通常、並列数Ｎは各スイッチドカレント回路を構成するトランジスタ等による各オフセットによる制限を受ける。
しかし、本実施の形態におけるスイッチドカレント回路では、自己バイアス式であるため、トランジスタＭ１のオフセットに不感となっている。従って、本実施の形態のスイッチドカレント回路によれば、上記複数のスイッチドカレント回路ＳＩ（１）〜ＳＩ（Ｎ）からの各出力電流ＩSi1〜ＩSiNは、入力電流と並列数のみの関数となる。
【００３７】
図１３は、本実施の形態におけるスイッチドカレント回路の出力電流ＩSi1〜ＩSiNがトランジスタＭ１のオフセットに不感であることを説明するための図である。
まず、トランジスタＭ1のゲート−ソース間電圧を求める。サンプル動作時における入力電流をＩinとすると、
Ｉin＝ｋ´Ｍ1｛Ｖgs1−（Ｖth1＋ΔＶoff1）｝2
と表せるので、トランジスタＭ1のゲート−ソース間電圧Ｖgs1は、
Ｖgs1＝√（Ｉin／ｋ´Ｍ1）＋（Ｖth1＋ΔＶoff1）
となる。
【００３８】
ここで、ｋ´Ｍ1はトランジスタＭ1の電圧−電流変換係数、Ｖgs1はトランジスタＭ1のゲート−ソース間電圧、Ｖth1はトランジスタＭ1のしきい値電圧、ΔＶoff1はトランジスタＭ1のオフセット電圧である。オフセット電圧のため、実際のトランジスタＭ1のしきい値電圧は、Ｖth1＋ΔＶoff1となっている。
一方、ホールド動作時における出力電流をＩoutとすると、
Ｉout＝ｋ´Ｍ1｛Ｖgs1−（Ｖth1＋ΔＶoff1）｝2
＝ｋ´Ｍ1｛（√（Ｉin／ｋ´Ｍ1）＋（Ｖth1＋ΔＶoff1））−（Ｖth1＋ΔＶoff1）｝2
＝Ｉin
と表せる。
【００３９】
すなわち、トランジスタＭ1のオフセット電圧は、ＩinからＩoutへのカレントミラー動作のエラーにはならないことが分かる。
このように、自己バイアス方式のスイッチドカレント回路を用いることで、スイッチドカレント回路ＳＩ（１）〜ＳＩ（Ｎ）からの出力電流ＩSi1〜ＩSiN（各電流値はＩ
Si1に等しい）は入力電流Ｉsiと並列数Ｎのみの関数Ｉsi×Ｎになり、サンプルホール
ド回路によるサンプルホールド後の出力は入力に対して√Ｎ倍となる。よって、理論上はＮ数に従い、ＳＮＲの改善効果をより大きくできる。
【００４０】
（第２の実施の形態）
図１４は、本発明の他の実施の形態としての受信回路を示す図である。
この受信回路は、図１の受信回路１００におけるトラックホールド回路１３０を、フィルタ１７０に置き換えたものである。
図１４において既述の図１との対応各部は同一の符号を附して示し、それらに関する各個の説明は、図１における該当部の説明を援用する。
図１４の受信回路１００ａは、アンテナ１１０からの入力信号を増幅するローノイズアンプ１２０と、その次段のフィルタ１７０と、更に次段の平均化回路１４０と、更に次段のサンプルホールド回路１５０と、次段のデモジュレータ１６０を備える。尚、上記における増幅は信号レベルを減衰させる（ゲインが１未満である）ことを可とする。
【００４１】
上記ローノイズアンプ１２０、フィルタ１７０、平均化回路１４０、及び、サンプルホールド回路１５０はアナログ部を構成し、デモジュレータ１６０はデジタル部を構成する。
フィルタ１７０は、トラックホールド回路１３０と同様に、キャリア成分を抑圧することができ、ローパスフィルタを適用して構成することができる。
この受信回路１００ａは、ミキサを用いることがないため、スプリアスを軽減することができるものであり、更には、受信回路の線形性の向上、小型化をも実現することが可能である。また、フィルタを適用して構成しているので、これを制御するクロック信号は不要であるという利点がある。
【符号の説明】
【００４２】
１００、１００ａ………………受信回路
１１０、１５１０………………アンテナ
１２０、１５２０………………ローノイズアンプ
１３０……………………………トラックホールド回路
１３１ａ、１３１ｂ……………トラックホールド部
１４０……………………………平均化回路
１４１……………………………Ｖ−Ｉ変換器
１４２……………………………スイッチドカレント回路
１４３……………………………加算器
１５０……………………………サンプルホールド回路
１６０、１５６０………………デモジュレータ
１７０……………………………フィルタ
１５３０…………………………ミキサ
１５４０…………………………アンチエーリアスフィルタ
１５５０…………………………ＡＤ変換器
【図１】
0005572117.tif 000002
【図２】
0005572117.tif 000003
【図３】
0005572117.tif 000004
【図４】
0005572117.tif 000005
【図５】
0005572117.tif 000006
【図６】
0005572117.tif 000007
【図７】
0005572117.tif 000008
【図８】
0005572117.tif 000009
【図９】
0005572117.tif 000010
【図１０】
0005572117.tif 000011
【図１１】
0005572117.tif 000012
【図１２】
0005572117.tif 000013
【図１３】
0005572117.tif 000014
【図１４】
0005572117.tif 000015
【図１５】
0005572117.tif 000016