(57)【特許請求の範囲】
【請求項１】
電力変換装置の各アームを構成する半導体スイッチング素子の出力電圧を検出し、この検出電圧と素子点弧指令との関係に基づき短絡保護動作を行なう電力変換装置の短絡保護回路において、
抵抗とコンデンサとの並列接続回路の少なくとも１つからなる分圧部と，抵抗とコンデンサとの並列接続回路の少なくとも１つからなる検出部とを直列接続してなる分圧回路を、前記半導体スイッチング素子の出力側に並列接続するとともに、前記分圧部と検出部の各時定数を互いに等しくし、かつこれらの時定数のずれを調整するための調整手段を前記分圧回路の検出部に並列に接続したことを特徴とする電力変換装置の短絡保護回路。
【請求項２】
前記調整手段を可変抵抗器とすることを特徴とする請求項１に記載の電力変換装置の短絡保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電圧駆動型半導体素子をスイッチング素子として用いた電力変換装置、特にその短絡保護回路に関する。
【背景技術】
【０００２】
この種の従来例として、例えば特許文献１，２に示すものがある。
図３に、これらに記載のものと同様の原理に基づく例を示す。同図において、１は直流電源、２はオフ回路２１，フィルタ２２および保護回路２３などからなるゲート駆動回路（GDU）、３Ａ，３ＢはFETやIGBTなどの自己消弧素子からなるスイッチング素子（図はIGBTの例）、４は分圧抵抗RAと検出抵抗RBとの直列回路からなる分圧回路である。
【０００３】
図３では、ゲート駆動回路２（GDU）により上アームIGBT（３Ａ）および下アームIGBT（３Ｂ）をオン・オフ制御して、直流電源１から入力された直流電力を交流電力に変換して出力するインバータ回路が構成されている。そして、上アームIGBT（３Ａ）の出力側のコレクタ・エミッタ間に並列接続された分圧回路４を介して上アームIGBT（３Ａ）のコレクタ−エミッタ間電圧（VCE）を検出する構成が示されている。なお、図３では示されていないが、下アームIGBT（３Ｂ）についても、図３と同様な短絡保護回路が設けられる。
【０００４】
図３における短絡保護回路の動作は次の通りである。すなわち、分圧回路４により素子３Ａのコレクタ−エミッタ間電圧（VCE）を検出し、この検出信号を保護回路２３において素子点弧指令と比較して、保護を行なうかどうかを判断する。つまり、IGBTが正常な場合、オン状態でVCEは数Ｖ程度であるが、図３の矢印I（出力短絡）や、II（下アームの素子故障）等により、上アームのIGBTに事故電流が流れると、健全な上アームIGBTの端子電圧VCEが大きくなる特性がある（図４参照）。
【０００５】
図３はこのような特性を利用するもので、IGBTの点弧指令がオンであるにも拘らず、VCEが大きいときは異常と判断し、オフ回路２１にその旨の信号を送出する。
なお、保護回路２３には、入力されるVCE検出信号の大きさを閾値Vth1で判別するコンパレータ機能が内蔵されている。また、保護回路２３とオフ回路２１との間には、正常時における通常のスイッチングでの誤動作を防止するためのフィルタ２２が介装されている。
【０００６】
IGBT電圧VCEの検出信号を保護回路２３に導入するに当たり、高電圧のIGBT電圧を低電圧のゲート駆動回路２に取り込むため、IGBT電圧VCEを分圧する回路方式を採用している。この分圧回路４には抵抗を使用し、分圧のための抵抗RAと検出のための抵抗RBとを直列に接続している。
図５は図３の動作を説明するための各部波形図で、同（ａ）は正常時、同（ｂ）は短絡時を示している。
【０００７】
図５（ａ）に示されるように、正常時における通常のスイッチングとして、上アームIGBT（３Ａ）に対する素子点弧指令がオフからオンになったとき、上アームIGBT（３Ａ）の電圧VCEは、オフ状態の高い電圧レベルからオン状態の低い電圧レベルに低下するが、後述する分圧回路における浮遊容量ＣSの存在などにより、VCE検出信号は、電圧VCE自体の低下よりも遅れて低下する。保護回路２３は、「IGBTの点弧指令がオンであること」と「VCE検出信号が閾値Vth1以上であること」とのAND条件に基づいて異常判断信号を出力するように構成されているため、VCE検出信号が閾値Vth1より低い電圧レベルに低下するまでは異常判断信号が出力され続ける。
【０００８】
一方、保護回路２３の出力側には時定数要素を有するフィルタ２２が設けられており、保護回路２３からの異常判断信号の立ち上がりを遅らせた波形の信号がフィルタ２２からオフ回路２１に向けて出力される。そして、VCE検出信号が閾値Vth1より低い電圧レベルに低下して保護回路２３からの異常判断信号の出力が停止するまでの間、フィルタ２２の出力信号のレベルがオフ回路２１の閾値Vth2以上とならないように、フィルタ２２の時定数を設定することにより、正常時における通常のスイッチングで誤ったオフ動作が発生しないようにしている。
【０００９】
次に、図５（ｂ）で示されるように、上アームIGBT（３Ａ）に対する素子点弧指令がオンになっている状態で出力短絡が発生したとき、上アームIGBT（３Ａ）の電圧VCEは、正常なオン状態の低い電圧レベルから異常状態の高い電圧レベルに上昇するが、分圧回路における浮遊容量ＣSの存在などにより、VCE検出信号は、端子電圧VCE自体の上昇よりも遅れて上昇する。保護回路２３は、「IGBTの点弧指令がオンであること」と「VCE検出信号が閾値Vth1以上であること」とのAND条件に基づいて異常判断信号を出力するように構成されているため、VCE検出信号が閾値Vth1に到達した時点で異常判断信号が立ち上がる。
【００１０】
そして、フィルタ２２からは、上記の保護回路２３からの異常判断信号の立ち上がりを遅らせた波形の信号がオフ回路２１に向けて出力されるので、フィルタ２２の出力信号のレベルがオフ回路２１の閾値Vth2に到達してオフ動作が開始するタイミングはさらに遅くなる。なお、図５（ｂ）で説明した動作は、上アームIGBT（３Ａ）に対する素子点弧指令がオンになっている状態で下アームの素子故障が発生した場合も同様である。
【００１１】
【特許文献１】特開平１０−２５７７７９号公報
【特許文献２】特開平０５−２１９７５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、図３ではVCEを抵抗だけの分圧で検出するようにしているため、図３に点線で示すような浮遊容量ＣSが存在すると、分圧比が大きい場合は低圧側に影響を与え、VCEの検出に遅れが生じることになるが、その遅れが大きい場合には、下記のような問題が発生する。
【００１３】
例えば図５の正常時において、分圧回路における浮遊容量ＣSの存在によりVCE検出信号の遅れが大きくなると、通常のスイッチングで点弧指令オンにより上アームIGBT（３Ａ）がオンとなった後、IGBT（３Ａ）のオン状態に対応する低い電圧レベルに向かって低下するVCE検出信号の応答遅れが大きくなる。この場合、VCE検出信号が保護回路２３の閾値Vth1以上にある状態が長く継続することになり、その間、「IGBTの点弧指令がオンであること」と「VCE検出信号が閾値Vth1以上であること」とのAND条件に基づく異常判断信号が保護回路２３から出力され続けることになる。このため、フィルタ２２の時定数の設定によっては、フィルタ２２の出力信号がオフ回路２１の閾値Vth2以上となってオフ回路２１を誤動作させる場合がある。そして、このような通常のスイッチングでの誤動作を防止するためには、フィルタ２２の時定数を大きくせざるを得ないことになる。
【００１４】
なお、上記の点において、VCE検出信号の遅れをもたらす，分圧抵抗と浮遊容量ＣSとで定まる固定の定数（遅れ）を装置として規定することができるのであれば、フィルタ２２の時定数の設定において、上記の固定の定数（遅れ）に基づき、通常のスイッチングでの誤動作を確実に防止することができる範囲で極力小さい時定数値とすることができる。しかしながら、実際には、分圧回路における浮遊容量ＣSは、分圧抵抗の構造や設置条件によって値が異なるため、分圧抵抗と浮遊容量ＣSとで定まる固定の定数（遅れ）を装置として規定することはできない。このため、通常のスイッチングでの誤動作を確実に防止するためには、上記の固定の定数（遅れ）が装置ごとに異なることも考慮して、より大きな余裕分を含ませてフィルタ２２の時定数を設定することが必要になるので、フィルタ２２の実際の時定数はより大きなものとせざるを得なくなる。
【００１５】
一方、短絡時には、健全素子のＯＮ指令中のVCE検出信号増大を高速に検出し、IGBTの短絡耐量、すなわち、短絡による過電流の流れ始めから素子破壊までに到る時間より短い時間でオフさせ、装置の短絡事故を防止する必要がある。ここで、IGBTの短絡耐量は数十μｓ程度である。分圧回路における浮遊容量ＣSの存在によりVCE検出信号の遅れが大きいと、出力短絡による上アームIGBT（３Ａ）の電圧VCEの上昇に対するVCE検出信号の上昇の遅れが大きくなるので、VCE検出信号が保護回路２３の閾値Vth1に到達するタイミングの遅れも大きくなり、保護回路２３の出力信号の立ち上がりタイミングの遅れも大きくなる。
【００１６】
そして、フィルタ２２の出力信号がオフ回路２１の閾値Vth2に到達してオフ回路２１によるオフ動作が始まるタイミングは、フィルタ２２の時定数による遅れ分だけさらに遅れたタイミングとなるが、上記のように、分圧回路における浮遊容量ＣSの存在によるVCE検出信号の遅れが大きい場合には、通常のスイッチングでの誤動作を確実に防止するためのフィルタ２２の時定数も大きく設定されているので、上述のフィルタ２２の時定数による遅れ分も大きくなっている。
【００１７】
このように、分圧回路における浮遊容量ＣSの存在によるVCE検出信号の遅れが大きい場合、出力短絡に対応するオフ動作の遅れも大きくなるので、素子の短絡耐量を超えてしまい、装置の短絡保護が不可能になることがないようにするために、IGBTなどのスイッチング素子として短絡耐量の大きい（長い）素子を選定することが必要になるという問題があった。
【００１８】
したがって、この発明の課題は、電力変換装置の短絡保護回路における電圧検出遅れの時間を短縮して装置容量を小さくできるようにすること、短絡耐量の小さい（短い）素子の使用を可能にすることなどにある。
【課題を解決するための手段】
【００１９】
このような課題を解決するため、請求項１の発明では、電力変換装置の各アームを構成する半導体スイッチング素子の出力電圧を検出し、この検出電圧と素子点弧指令との関係に基づき短絡保護動作を行なう電力変換装置の短絡保護回路において、
抵抗とコンデンサとの並列接続回路の少なくとも１つからなる分圧部と，抵抗とコンデンサとの並列接続回路の少なくとも１つからなる検出部とを直列接続してなる分圧回路を、前記半導体スイッチング素子の出力側に並列接続するとともに、前記分圧部と検出部の各時定数を互いに等しくし、かつこれらの時定数のずれを調整するための調整手段を前記分圧回路の検出部に並列に接続したことを特徴とする。
この請求項１の発明においては、前記調整手段を可変抵抗器とすることができる（請求項２の発明）。
【発明の効果】
【００２０】
（ａ）この発明による電力変換装置の短絡保護回路における「各アームの半導体スイッチング素子の出力電圧と素子点弧指令との関係に基づき短絡保護動作を行なう」短絡保護方式は、ヒューズを用いる従来の短絡保護方式に比べ、次のような利点を有するものである。
（ａ１）短絡保護のためのヒューズが不要であることから、装置内のインダクタンスを小さくすることができる。
（ａ２）ヒューズよりも高速な保護動作が可能であることから、装置容量を小さくすることができる。
（ａ３）ヒューズよりも高速な保護動作が可能であることから、短絡時により小さい電流で遮断することができるので、短絡時に流れる電流により発生する電磁機械力が小さくなり装置内のブスバーのサイズも小さくすることができる。
【００２１】
（ｂ）そして、この発明は、ヒューズを用いる方式に比べ上記（ａ）の利点を有する「各アームの半導体スイッチング素子の出力電圧と素子点弧指令との関係に基づき短絡保護動作を行なう」方式において、さらに、電圧検出用分圧回路の浮遊容量による出力電圧の検出遅れを考慮して、電圧検出用分圧回路の分圧部および検出部をそれぞれ抵抗とコンデンサとの並列回路の少なくとも１つからなる構成とするとともに、分圧部と検出部の各時定数を互いに等しくし、かつこれらの時定数のずれを調整するための調整手段を設けるようにしている。これにより、この発明は、出力電圧の検出遅れ時間を短縮し、短絡時により小さい電流で遮断することができるようにして、電力変換装置の装置容量をより小さくすることができるとともに、短絡耐量のより小さい（短い）素子を使用することができるので、電力変換装置の短絡保護回路としてより好適な構成となっている。
【発明を実施するための最良の形態】
【００２２】
図１はこの発明の実施の形態を示す回路図である。
同図からも明らかなように、これは図３の従来例に対し、ゲート駆動回路（GDU）２に可変抵抗器２４（Ｒｖ）を接続し、分圧部４１の直列抵抗Ｒ１〜Ｒｎのそれぞれに並列に、浮遊容量ＣSを無視できる十分に大きな容量のコンデンサＣ１〜Ｃｎを接続するとともに、検出部４２の抵抗Ｒｄと並列にコンデンサＣｄを接続した点などが特徴である。コンデンサＣ１〜Ｃｎ，Ｃｄは位相補償用として作用する。そして、図３と同様に、分圧回路４が上アームIGBT（３Ａ）の出力側のコレクタ・エミッタ間に並列接続されており、上アームIGBT（３Ａ）のコレクタ・エミッタ間に並列接続された分圧回路４を介して上アームIGBT（３Ａ）の電圧VCEを検出する構成となっている。
【００２３】
そして、分圧部４１と検出部４２のフィルタ時定数を、次の数１で示すように互いに等しくなるようにする。ただし、各抵抗，コンデンサには誤差があるので、両時定数のずれを補正するため、ゲート駆動回路（GDU）２の入り口に調整手段としての可変抵抗器２４（Ｒｖ）を接続する。なお、この可変抵抗器２４（Ｒｖ）は、分圧回路４における検出部４２の抵抗Ｒｄに対しては並列接続される。また、可変抵抗器２４（Ｒｖ）によるフィルタ時定数の調整は、例えば、分圧回路４のステップ応答波形を見て行なうことができる。
【００２４】
【数１】
0005444612.tif 000002
【００２５】
上記のようにして可変抵抗器２４（Ｒｖ）の調整により分圧部４１と検出部４２とのフィルタ時定数を互いに等しくした場合、分圧回路４の分圧比は、直流電圧、および、直流電圧の変動分のいずれに対しても、一定値、すなわち、分圧部４１と検出部４２との抵抗値の比で決まる一定の分圧比に保持されるので、分圧回路４自体によるVCE検出信号の遅れをなくすことができる。なお、この場合でも、分圧回路４からオフ回路２１までの検出信号ラインにおいて、例えば保護回路２３の入力側に図示されないノイズフィルタを設けた構成では、そのノイズフィルタによる遅れがVCE検出の遅れをもたらすことになるなど、分圧回路４以外での遅れ要素は存在しているが、その遅れ時間は、例えば上記ノイズフィルタなどの回路素子を選定する際に規定することができるものである。
【００２６】
これにより、図３の構成では、分圧回路における浮遊容量ＣSの存在によって、VCE検出信号の遅れをもたらす固定の定数（遅れ）を装置として規定することができなかったのに対して、この発明では、VCE検出信号の遅れをもたらす固定の定数（遅れ）を装置として規定することが可能となる。
また、並列コンデンサの追加と、分圧部４１と検出部４２のフィルタ時定数調整により、両者のフィルタ時定数を互いに等しくして、分圧回路４によるVCE検出信号の遅れをなくし、検出の遅れ時間を短縮することができる。なお、可変抵抗器２４（Ｒｖ）の調整後において分圧部４１と検出部４２とのフィルタ時定数に差が有る場合でも、その差が小さければ、分圧回路４によるVCE検出信号の遅れは小さいものとなっているので、検出の遅れ時間を短縮する効果は有る。
【００２７】
その結果、装置として規定された固定の定数（遅れ）に対応してフィルタ２２の時定数を設定すれば、正常時の通常のスイッチングでの誤動作を確実に防止することができるようになるので、図３の構成よりも時定数の設定値に含ませる余裕分を小さくすることができ、フィルタ２２の時定数をより小さくすることができる。
また、VCE検出の遅れ時間が短縮されることにより、出力短絡に対応するオフ動作の遅れを小さくすることができるので、短絡耐量の小さい（短い）素子でも短絡保護を実現することができる。
また、本発明によれば、電力変換装置のあるユニットにおける例えば下アームの素子が異常となるような素子異常が発生した時にも当該ユニット内において上アーム素子のVCEの上昇を短い遅れ時間で検出して高速な保護動作を行なうことができるため、他ユニットへの影響を確実に回避して、設備や操業への影響の低減を図ることができる。
【００２８】
また、この発明による電力変換装置の短絡保護回路は、「各アームの半導体スイッチング素子の出力電圧と素子点弧指令との関係に基づき短絡保護動作を行なう」方式を適用しているので、ヒューズを用いる従来方式の短絡保護回路に比べて、次のような利点を有しており、装置の省スペース化および信頼性向上のためにより好適な構成となっている。
（ａ）短絡保護のためのヒューズが不要であることから、部品点数を削減することができ、部品点数の削除による省スペース化を図ることができる。
（ｂ）短絡保護のためのヒューズが不要であることから、装置内のインダクタンスを小さくすることができる。
（ｃ）ヒューズよりも高速な保護動作が可能であることから、装置容量を小さくすることができる。
（ｄ）ヒューズよりも高速な保護動作が可能であることから、短絡時により小さい電流で遮断することができるので、短絡時に流れる電流により発生する電磁機械力が小さくなり、装置内のブスバーのサイズも小さくすることができる。
【００２９】
そして、この発明は、ヒューズを用いる方式に比べて上記（ａ）〜（ｄ）のような利点を有する「各アームの半導体スイッチング素子の出力電圧と素子点弧指令との関係に基づき短絡保護動作を行なう」短絡保護方式において、さらに、電圧検出用分圧回路の分圧部および検出部をそれぞれ抵抗とコンデンサとの並列回路の少なくとも１つからなる構成とするとともに、分圧部と検出部の各時定数を互いに等しくし、かつこれらの時定数のずれを調整するための調整手段を設けるようにしたものである。これにより、この発明は、出力電圧の検出遅れ時間を短縮し、短絡時により小さい電流で遮断することができるようにして、電力変換装置の装置容量をより小さくすることができるとともに、短絡耐量のより小さい（短い）素子を使用することができるものであり、電力変換装置の短絡保護回路としてより好適な構成となっている。
【００３０】
図２は図１の動作を説明するための各部波形図である。なお、同（ａ）は正常時、同（ｂ）は短絡時を示す。
図２は、上記の数１のように分圧部４１と検出部４２とのフィルタ時定数を等しくなるように調整した場合の動作を示すものであり、正常時および短絡時とも、図５の場合と比較して検出遅れ時間が大幅に短縮されていることが分かる。
【００３１】
また、このように、分圧部４１と検出部４２とのフィルタ時定数を等しくなるように調整して検出遅れ時間を大幅に短縮した場合、通常のスイッチングでの誤動作を防止するために設けるフィルタ回路２２の時定数も大幅に小さくすることができるので、出力短絡に対応したオフ動作をより速くすることが可能となる。
なお、上述の図１および図２では、従来構成の図３および図５と同様に、上アームIGBTのコレクタ・エミッタ間に並列接続された分圧回路４を介して、上アームIGBTの電圧VCEの検出信号を上アームIGBT用の保護回路２３に入力し、素子点弧指令との組み合わせにより上アームIGBTの短絡保護を行なう構成が示されているが、下アームIGBTの短絡保護も同様な構成で行なうことができる。
【００３２】
すなわち、下アームIGBT（３Ｂ）のコレクタ・エミッタ間にも図１の分圧回路４と同じ構成の下アームIGBT用分圧回路を並列接続して設けるとともに、ゲート駆動回路２（GDU）内には下アームIGBT用の保護回路などを設け、下アームIGBT用分圧回路を介して下アームIGBTのVCE検出信号が下アームIGBT用の保護回路に入力されるようにして、図１と同様な下アームIGBT用の短絡保護回路を形成することにより、下アームIGBTのVCE検出信号および素子点弧指令に基づく下アームIGBTの短絡保護、すなわち、下アームIGBTが正常な場合に出力短絡や上アームの素子故障等により下アームIGBTに事故電流が流れるときに下アームIGBTを保護する動作を、上アームIGBTの短絡保護と同様に行なうことができる。
【図面の簡単な説明】
【００３３】
【図１】この発明の実施の形態を示す回路図
【図２】図１の動作を説明する各部波形図
【図３】従来例を示す回路図
【図４】図３の素子を流れる電流と電圧との関係を示す特性図
【図５】図３の動作を説明する各部波形図
【符号の説明】
【００３４】
１…直流電源、２…ゲート駆動回路（GDU）、２１…オフ回路、２２…フィルタ、２３…保護回路、２４…可変抵抗器、３Ａ，３Ｂ…スイッチング素子（IGBT：絶縁ゲート型バイポーラトランジスタ）、４…分圧回路、４１…分圧部、４２…検出部。
【図１】
0005444612.tif 000003
【図２】
0005444612.tif 000004
【図３】
0005444612.tif 000005
【図４】
0005444612.tif 000006
【図５】
0005444612.tif 000007