(57)【特許請求の範囲】
【請求項１】
インダクタへの通電をスイッチング素子によってオン・オフするチョッパ回路と、入力電圧の位相に対する入力電圧波形と入力電流波形がほぼ相似形となるように前記スイッチング素子をスイッチングさせるスイッチング制御回路とを備えるスイッチング電源装置であって、
前記スイッチング制御回路は、前記インダクタに流れる電流のリップルの３次高調波成分を表す式の入力電圧に依存する項に比例するスイッチング周波数で前記スイッチング素子をスイッチングさせるように構成されていることを特徴とするスイッチング電源装置。
【請求項２】
前記スイッチング制御回路は、
スイッチング周波数制御電圧によって発振周波数が制御され、その発振周波数によって前記スイッチング素子のスイッチング周波数を規定する発振回路と、
前記チョッパ回路の入力電圧と前記チョッパ回路の出力電圧とに基づいて、前記スイッチング周波数制御電圧を演算する演算回路と、
を備えることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記スイッチング制御回路は、前記スイッチング周波数の最小値を規定するように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チョッパ回路の入力電圧波形と入力電流波形がほぼ相似形かつ同位相となるように動作させて力率の改善を図るスイッチング電源装置に関する。
【背景技術】
【０００２】
ＰＦＣ（Power Factor Correction）を行って力率を改善するようにしたスイッチング電源装置は、例えば、特許文献１、２によって提案されている。
この特許文献１、２に係るスイッチング電源装置では、スイッチング損失の低減と伝導ノイズの低減の双方を実現するため、入力交流電源電圧のピークとボトム（全波整流後の波形ではピーク）付近においてスイッチング周波数を下げるようにしている。
なお、スイッチング電源装置では、一般的にスイッチング周波数が５０ｋＨｚ〜７０ｋＨｚの範囲に設定される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２３３３６８号公報
【特許文献２】特開２０１０−２７３４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１、２に係る制御方式では、ＥＭＩ（Electro Magnet Interference：電磁雑音）の抑制と変換効率とを両立できないことがある。
すなわち、ＥＭＩを抑制する上でのボトルネックは、伝導ノイズの一種であるノーマルノイズである。伝導ノイズの周波数の規格は、１５０ｋＨｚ〜３０ＭＨｚであるため、５０ｋＨｚ〜７０ｋＨｚのスイッチング周波数にとって、その基本成分と二次高調波成分は規格外となる。したがって、このノーマルノイズの最大値は、インダクタに流れている電流リップルの３次高調波成分で決まることになる。しかし、特許文献１、２に係る制御方式では、３次高調波成分に適応できないため、ＥＭＩの低減と良好な変換効率とを両立し得ないことがある。【０００５】
本発明は、このような状況に鑑み、ＥＭＩの低減と良好な変換効率とを両立することができるとともに、ＥＭＩ削減のために設けられている入力フィルタの簡素化を図ることが可能なスイッチング電源装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明は、インダクタへの通電をスイッチング素子によってオン・オフするチョッパ回路と、入力電圧の位相に対する入力電圧波形と入力電流波形がほぼ相似形となるように前記スイッチング素子をスイッチングさせるスイッチング制御回路とを備えるスイッチング電源装置であって、前記スイッチング制御回路が、前記インダクタに流れる電流のリップルの３次高調波成分を表す式の入力電圧に依存する項に比例するスイッチング周波数で前記スイッチング素子をスイッチングさせるように構成されていることを特徴としている。【０００７】
前記スイッチング制御回路は、スイッチング周波数制御電圧によって発振周波数が制御され、その発振周波数によって前記スイッチング素子のスイッチング周波数を規定する発振回路と、前記チョッパ回路の入力電圧と前記チョッパ回路の出力電圧とに基づいて、前記スイッチング周波数制御電圧を演算する演算回路と、を備えることができる。
また、前記スイッチング制御回路は、前記スイッチング周波数の最小値を規定するように構成することができる。
【発明の効果】
【０００８】
本発明によれば、スイッチング周波数がインダクタを流れる電流リップルの３次高調波成分を表す式の入力電圧に依存する項に比例する形態で制御されることになるので、この３次高調波成分を抑制してＥＭＩの低減と良好な変換効率とを両立することができるとともに、入力フィルタの簡素化を図ることが可能になる。
【図面の簡単な説明】
【０００９】
【図１】本発明に係るスイッチング電源装置の全体構成を示す回路図である。
【図２】交流電源、入力フィルタ及び全波整流回路の結線図である。
【図３】制御回路の具体的な構成例を示すブロック図である。
【図４】電流リップルのイメージ図である。
【図５】入力電圧が１００Ｖacのときの該入力電圧の位相と３次高調波成分の振幅との関係を示すグラフである。
【図６】入力電圧が１３０Ｖacのときの該入力電圧の位相と３次高調波成分の振幅との関係を示すグラフである。
【図７】入力電圧が２００Ｖacのときの該入力電圧の位相と３次高調波成分の振幅との関係を示すグラフである。
【図８】入力電圧が２３０Ｖacのときの該入力電圧の位相と３次高調波成分の振幅との関係を示すグラフである。
【発明を実施するための形態】
【００１０】
図１は、本発明に係るスイッチング電源装置の全体構成を示す回路図である。
このスイッチング電源装置において、入力電圧Ｖiは、図２に示す全波整流回路５の出力電圧である。この入力電圧Ｖiは、キャパシタＣ１により高周波ノイズを除去された後、インダクタＬ１とダイオードＤ１を介して平滑キャパシタＣ２に印加される。その結果、このスイッチング電源装置の出力端子からは、平滑キャパシタＣ２によって平滑化された直流電圧Ｖoが出力される。
一方、このスイッチング電源装置においては、インダクタＬ１とダイオードＤ１の間に接続されたＭＯＳＦＥＴなどのスイッチング素子Ｑ１によってインダクタＬ１からダイオードＤ１に流れる電流がオン・オフされる（スイッチング素子Ｑ１がオンすると、ダイオードＤ１に流れる電流がスイッチング素子Ｑ１に転流されることにより、ダイオードＤ１に流れる電流がオフされる。）。
【００１１】
制御部７は、力率が改善されるようにスイッチング素子Ｑ１をオン・オフ制御するものである。この制御部７は、制御回路９、電圧Ｖccを検出してそれが所定値を超えるまで制御回路９を動作させないようにするＶcc検出回路１１、ドライブ回路１３及びコンプリメンタリ接続されたスイッチング素子ＱＣ１、ＱＣ２を備えている。
図３に制御回路９の具体的な構成例を示す。図３において、OTA(Operational Transconductance Amplifier)からなる出力電圧誤差検出回路１５は、設定電圧Ｖrefに対するフィードバック電圧Ｖfbの誤差を検出して、その誤差に対応する信号である出力電圧誤差信号Ｖvcmpを出力する。すなわち、OTAである出力電圧誤差検出回路１５は、設定電圧Ｖrefとフィードバック電圧Ｖfbとの差に応じた電流を出力し、その電流をキャパシタＣ４で積分することにより、出力電圧誤差信号ＶvcmpをキャパシタＣ４の電圧として得るのである。電圧Ｖfbは、上記出力電圧Ｖoを分圧抵抗Ｒ１３、Ｒ１４（図１参照）で分圧したものである。従って、誤差信号Ｖvcmpは、上記出力電圧Ｖoの目標値に対する誤差に対応する信号である。
【００１２】
乗算回路１７は、出力電圧誤差信号Ｖvcmpに電圧信号Ｖdetを乗じる演算を実行する。電圧信号Ｖdetは、図１に示すように、キャパシタＣ１、インダクタＬ１、スイッチング素子Ｑ１、ダイオードＤ１及び平滑キャパシタＣ２からなるチョッパ回路への入力電圧Ｖiを分圧抵抗Ｒ１１、Ｒ１２で分圧したものである。前記したように、入力電圧Ｖiは図２に示す全波整流回路５の出力電圧である。したがって、上記電圧信号Ｖdetの波形は、該全波整流回路５に入力される交流電源１からの交流電圧の全波整流波形となる。それゆえ、乗算回路１７は、入力電圧Ｖiの絶対値と相似形かつ同位相で、出力電圧誤差信号Ｖvcmpに比例した振幅を持つ電流制御信号Ｖmulを生成する。
【００１３】
図１において、インダクタＬ１を流れる電流は、検出抵抗Ｒ２１によって電流検出信号Ｖisに変換される。図３に示すOTAからなる電流誤差検出回路２１は、レベルシフト回路１９でレベルシフトされた電流検出信号Ｖisと電流制御信号Ｖmulとの差を検出し、その差を示す信号Ｖicmpを出力する。すなわち、OTAである電流誤差検出回路２１は、レベルシフトされた電流検出信号Ｖisと電流制御信号Ｖmulとの差に応じた電流を出力し、その電流をキャパシタＣ３で積分することにより、信号ＶicmpをキャパシタＣ３の電圧として得るのである。
ここで、キャパシタＣ３を含めた電流検出誤差検出回路２１の応答をある程度遅くしてあるので、信号Ｖicmpは、レベルシフトされた電流検出信号Ｖisのスイッチング周期１周期分程度の時間における平均値と、電流制御信号Ｖmulとの差を検出した信号となっている。
比較回路２７は、信号Ｖicmpと、周波数演算回路２３から出力される周波数制御電圧Ｖfsによって発振周波数が変化される発振回路２５の出力信号Ｖosc1（三角波もしくは鋸波）とを比較し、後者の値が前者の値を超えるときにフリップフロップ２９のリセット入力端子（Ｒ）にリセット信号を出力する。一方、発振回路２５の出力信号Ｖosc2は、出力信号Ｖosc1である三角波もしくは鋸波が上昇を開始するタイミングで出力されるパルス信号であり、フリップフロップ２９のセット入力端子（Ｓ）に加えられ、出力信号Ｖosc1が上昇を開始するタイミングでフリップフロップ２９をセットする。
【００１４】
フリップフロップ２９のＱ出力端子に接続された図１に示すドライブ回路１３は、該フリップフロップ２９の出力信号Ｖdrvがハイレベルの時（フリップフロップ２９のセット時）にスイッチング素子ＱＣ１、ＱＣ２をそれぞれオン、オフ状態にしてスイッチング素子Ｑ１をオンさせ、出力信号Ｖdrvがローレベルの時（フリップフロップ２９のリセット時）にスイッチング素子ＱＣ１、ＱＣ２をそれぞれオフ、オン状態にしてスイッチング素子Ｑ１をオフさせる。
【００１５】
出力信号Ｖosc2によりフリップフロップ２９がセットされるとスイッチング素子Ｑ１がオンする。フリップフロップ２９がセットされてスイッチング素子Ｑ１がオンするとともに発振回路２５の出力信号Ｖosc1が増加を始め、電流制御信号Ｖmulの値と電流検出信号Ｖisの平均値との差を示す信号Ｖicmpの値を発振回路２５の出力信号Ｖosc1の値が超えると、比較回路２７からフリップフロップ２９のリセット入力端子にハイレベルの信号が入力される。その結果、フリップフロップ２９のＱ出力端子がローレベルとなるので、ドライブ回路１3及びスイッチング素子ＱＣ１、ＱＣ２を介してスイッチング素子Ｑ１がオフされる。これによりインダクタＬ１に流れる電流のスイッチング周期１周期分程度の時間における平均値が、交流電源１からの交流電圧の全波整流波形に相似形の（比例する）電流制御信号Ｖmulの波形に沿って変化するものになる。すなわち、電流検出信号Ｖisの平均値が制御信号Ｖmulより小さいと信号Ｖicmpが大きくなり、これによりスイッチング素子Ｑのオン時間が長くなってインダクタＬ１に流れる電流の平均値が増大する。また、電流検出信号Ｖisの平均値が制御信号Ｖmulより大きいと信号Ｖicmpが小さくなってスイッチング素子Ｑ１のオン時間が短くなり、インダクタＬ１に流れる電流の平均値が減少する。このようにして、インダクタＬ１には入力電圧信号Ｖinと同相で相似形の電流が流れ、その結果、力率が改善される。
【００１６】
ところで、スイッチング電源装置は、一般的にスイッチング周波数が５０ｋＨｚ〜７０ｋＨｚの範囲に設定される。そして、スイッチング電源装置は、ＥＭＩを発生するので、このＥＭＩに関する規格をクリアするために、一般的に図２に示したような入力フィルタ３を交流電源１と整流回路５との間に介在させるようにしている。この入力フィルタ３は、スイッチングノイズが外部のＡＣラインに乗ることを抑制するように作用し、一般的に、周波数が高いほど減衰率が大となる特性を示す。
スイッチングノイズの周波数についての規格は１５０ｋＨｚ以上である。従って、３次高調波を考慮した１５０ｋＨｚ〜１ＭＨｚくらいの周波数帯域では、スイッチング周波数を５５ｋＨｚに設定するよりも、６５ｋＨｚに設定する方が入力フィルタの簡素化を図る上で有利になる。なお、スイッチング周波数を７５ｋＨｚ程度まで高くすると、別の不都合（スイッチング損失の増大による変換効率の悪化等）が発生することになる。以上の理由から、スイッチング周波数は６５ｋＨｚ程度に設定することが多い。
【００１７】
ＥＭＩを抑制する上でのボトルネックは、伝導ノイズの一種であるノーマルノイズである。伝導ノイズの周波数についての規格は、１５０ｋＨｚ〜３０ＭＨｚであるため、５０ｋＨｚ〜７０ｋＨｚのスイッチング周波数にとって、その基本成分と二次高調波成分は規格外となる。したがって、このノーマルノイズの最大値は、図１に示すインダクタＬ１に流れている電流リップルの３次高調波成分で決まる。言い換えると、インダクタＬ１に流れている電流リップルの３次高調波成分を抑えれば、ＥＭＩを抑制することができ、結果的に、上記入力フィルタ３（ＥＭＩフィルタ）の簡素化も図ることができる。
【００１８】
図４は、上記電流リップルのイメージ図である。この電流リップルは、下式（１）によって与えられる。
【数１】
0005423906.tif 000002
ここで、Ｖacは交流入力電圧の実効値、θは交流入力電圧の位相、ＬはインダクタＬ１のインダクタンス、Ｆsはスイッチング周波数をそれぞれ表す。Ｄはスイッチングサイクルのデューティ（時比率、もしくはオン時比率）であり、下式（２）によって与えられる。
【数２】
0005423906.tif 000003
ここで、Ｖoは出力電圧である。
【００１９】
上記の電流リップルΔIをフーリエ変換することによって、下式（３）に示す３次高調波成分が得られる。
【数３】
0005423906.tif 000004
フーリエ変換は、図４に実線で示される三角波をひとつ取り出し、それを変換対象とする。このとき、変換する電流リップル△Ｉには、式（１）に式（２）のＤを代入したものを用いる。また、周期は１／Ｆｓを用い、三角波中のピークの位置はデューティを用いて決めている。フーリエ変換を行っているとき、位相θは定数として扱い、あとの解析でこのθをパラメータとして変化させる。
式（３）から明らかなように、３次高調波成分のレベルはスイッチング周波数Ｆsに反比例し、また、交流入力電圧の実効値Ｖacと位相θの影響を受ける。さらに、式（３）は、３次高調波成分の最大値が入力電圧と関係しないことを示している。
【００２０】
例として、式（３）を用いて、仕様Ｖｏ＝３９０Ｖ、Ｌ＝６８０μＨ、Ｆｓ＝６０ｋＨｚで交流入力電圧の位相に対する３次高調波成分の大きさを計算し、それらを図５、図６、図７、図８にそれぞれ示した。図５に示すように、入力電圧（図２に示す交流電源１の出力電圧の実行値）が１００Ｖacである場合には、３次高調波成分のピーク値がこの入力電圧の位相の約３０°と１５０°にある。
また、図６に示すように、交流入力電圧が１３０Ｖである場合には、同ピーク値が同位相の約２０°、９０°、１６０°にある。また、図７に示すように、交流入力電圧が２００Ｖacである場合には、同ピーク値が同位相の約１５°、４５°、１３５°、１６５°にある。
さらに、図８に示すように、交流入力電圧が２３０Ｖacの場合には、同ピーク値が同位相の約１０°、３０°、９０°を中心とする領域、１５０°１７０°にある。このように、３次高調波成分がピークになる交流入力電圧の位相は該入力電圧の実効値によって大きく相違する。
【００２１】
前記したように、前記特許文献１、２の制御方式では、入力交流電源電圧のピークとボトム（全波整流後の波形ではピーク）付近においてスイッチング周波数を下げるので、交流入力電圧が１００Ｖになるときの位相９０°付近のスイッチング周波数を低く抑えて変換効率を良くすると同時に、位相３０°と１５０°付近でのスイッチング周波数を高くなるように制御してＥＭＩの発生を抑えている。
したがって、交流入力電圧が１００Ｖacのときには、ＥＭＩの低減と変換効率を両立できるものの、交流入力電圧が１３０Ｖａｃと２３０Ｖacの場合では、位相９０°付近において、スイッチング周波数が低くなっているのにもかかわらず３次高調波成分が大きいため、ＥＭＩを抑えきれないおそれがある。交流入力電圧が２００Ｖacの場合も、同様の傾向がある。したがって、特許文献１、２の制御方式では、交流入力電圧の大きさによってＥＭＩの低減と変換効率とを両立できないという状態が発生する。
【００２２】
そこで、本実施形態に係るスイッチング電源装置では、入力電圧の値によらず３次高調波成分を抑制することができるようにスイッチング周波数を制御するようにしている。
入力電圧の値によらず３次高調波成分を抑制するためには、式（３）が入力電圧に依存しない形になるよう、スイッチング周波数Ｆｓを電流リップルの３次高調波成分を表す式（３）の入力電圧に依存する項に比例するように制御すればよい。そして、最小スイッチング周波数を制限することを合わせて実行する。
例えば、最小スイッチング周波数Ｆsminを設定し、スイッチング周波数Ｆsを下式（４）の関係に基づいて制御すればよい。
【数４】
0005423906.tif 000005
ここで、Ｆsmaxはスイッチング周波数Ｆsの最大値を表す。式（４）のＦｓを式（３）に代入することにより、３次高調波成分が、基本的に交流入力電圧の実効値Ｖacおよび交流入力電圧の位相θに依存しないものになることが分かる。
【００２３】
図３の周波数演算回路２３から出力される周波数制御電圧Ｖfsと発振回路２５の発振周波数Ｆsには以下の関係がある。
【数５】
0005423906.tif 000006
ここで、Ｋsは定数である。
また、図１に示す入力電圧Ｖiと交流入力電圧Ｖacには以下の関係がある。（厳密にいえば、式（６）の右辺の絶対値がＶiとなるが、以下の議論は同様に成立する。）
【数６】
0005423906.tif 000007
【００２４】
ここで、発振回路２５の発振周波数Ｆsを最大周波数及び最小周波数にする周波数制御電圧ＶfsをそれぞれＶfsmax及びＶfsminとして設定すると、周波数制御電圧Ｖfs は、式（４）〜（６）を用いて下式（７）のように表される。
【数７】
0005423906.tif 000008
入力電圧Ｖiと該電圧Ｖiに係るモニター電圧Ｖdetとの関係は以下のようになる。
【数８】
0005423906.tif 000009
また、出力電圧Ｖoと該電圧Ｖoに係るモニター電圧Ｖfbとの関係は以下のように表される。
【数９】
0005423906.tif 000010
ここで、定数ＭｉとＭｏは抵抗分圧比で決定される。
そして、上記式（７）は、式（８）と（９）の関係を用いて以下のように表される。
【数１０】
0005423906.tif 000011
【００２５】
図３に示す周波数演算回路２３の演算部２３５は、入力電圧Ｖiに係るモニター電圧ＶdetをＡ／Ｄ変換器２３１を介して取込むとともに、出力電圧Ｖoに係るモニター電圧ＶfbをＡ／Ｄ変換器２３３を介して取込み、上記式（１０）の演算を実行する。そして、その演算によって求められた周波数制御電圧ＶfsをＤ／Ａ変換器２３７を介して発振回路２５に出力する。
上記式（１０）によって決定される周波数制御電圧Ｖfsによって発振回路２５の発振周波数を制御する本実施形態に係るスイッチング電源装置によれば、スイッチング周波数がインダクタＬ１を流れる電流リップルの３次高調波成分を表す式の入力電圧に依存する項に比例する形態で制御されることになるので、この３次高調波成分を抑制してＥＭＩの低減と変換効率を両立することができるとともに、フィルタ３の簡素化を図ることが可能になる。なお、最小スイッチング周波数Ｆsminを設けるのは、最小スイッチング周波数を設定しないと、スイッチング周波数がゼロまで下がりうることになってしまうからである。スイッチング周波数が低くなると、必要なインダクタや平滑コンデンサが大きくなってしまう、出力のリップルが大きくなってしまう、などの問題が生じるため、スイッチング周波数の下限を設けることは重要である。
【符号の説明】
【００２６】
１  交流電源
３  入力フィルタ
５  全波整流回路
７  制御部
９  制御回路
１１  Ｖcc検出回路
１３  ドライブ回路
１５  出力電圧誤差検出回路
１７  乗算回路
１９  レベルシフト回路
２１  電流誤差検出回路
２３  周波数演算回路
２３１，２３３  Ａ／Ｄ変換器
２３５  演算部
２３７  Ｄ／Ａ変換器
２５  発振回路
２７  比較回路
２９  フリップフロップ
Ｌ１  インダクタ
Ｄ１  ダイオード
Ｑ１  スイッチング素子
Ｃ１，Ｃ２，Ｃ３，Ｃ４  キャパシタ
Ｒ１１〜Ｒ１３  分圧抵抗
Ｒ２１  検出抵抗
【図１】
0005423906.tif 000012
【図２】
0005423906.tif 000013
【図３】
0005423906.tif 000014
【図４】
0005423906.tif 000015
【図５】
0005423906.tif 000016
【図６】
0005423906.tif 000017
【図７】
0005423906.tif 000018
【図８】
0005423906.tif 000019