(57)【特許請求の範囲】
【請求項１】
第１電源線（Ｌ１）と、前記第１電源線の電位よりも低い電位が印加される第２電源線（Ｌ２）とを有する直流リンク（７）と、
交流電圧を入力する複数の入力端と、それぞれ前記直流リンクに接続される一対の出力端（５１ｃ，５１ｄ）とを有する第１整流回路（５，５１）と、
前記直流リンクに印加された電圧を他の交流電圧に変換するインバータ（６）と、
出力段にコンデンサ（３４）を有する昇圧チョッパ（３）と、
前記コンデンサから前記直流リンクへの放電／非放電を行うスイッチ（４１）と
を備え、
前記昇圧チョッパにおいて前記コンデンサへの充電は少なくとも、前記スイッチが導通する時比率である放電デューティ（ｄｃ）が０よりも大きい期間の一部たる第１期間において行われる、直接形交流電力変換装置。
【請求項２】
前記第１期間と、前記放電デューティ（ｄｃ）が０となる期間の一部または全部において、前記昇圧チョッパにおける前記コンデンサ（３４）への充電が行われる、請求項１記載の直接形交流電力変換装置。
【請求項３】
前記第１期間においては、充電電力（Ｐｃｉ）及び放電電力（Ｐｃｏ）によって前記コンデンサ（３４）への充放電が行われ、
前記第１期間は、前記充電電力が前記放電電力よりも大きい期間と、前記放電電力が前記充電電力よりも大きい期間とを有する、請求項１及び請求項２のいずれか一つに記載の直接形交流電力変換装置。
【請求項４】
前記放電デューティ（ｄｃ）と前記コンデンサ（３４）の両端電圧（Ｖｃ）との積（ｄｃ・Ｖｃ）と、整流デューティ（ｄｒ）と前記交流電圧の整流電圧（Ｖｒｅｃ）との積（ｄｒ・Ｖｒｅｃ）との和で表される仮想直流リンク電圧（Ｖｄｃ）は、前記整流電圧の１／√２倍よりも大きく、
前記整流デューティは前記放電デューティと零電圧デューティ（ｄｚ）との和を１から差し引いて得られる値を採り、
前記零電圧デューティは、前記インバータ（６）が出力する電圧の大きさに拘わらず前記インバータ（６）が零電圧ベクトルを採用する時比率である、請求項１乃至請求項３のいずれか一つに記載の直接形交流電力変換装置。
【請求項５】
前記昇圧チョッパ（３）に流れる電流（ｉｂ）と前記第１整流回路から前記インバータ（６）に流れる電流（ｉｄｉｒｅｃｔ）との和である整流電流（ｉｒｅｃ）の指令値（ｉｒｅｃ＊）と、前記仮想直流リンク電圧（Ｖｄｃ）の指令値（Ｖｄｃ＊）と、前記コンデンサの両端電圧（Ｖｃ）と、前記整流電圧（Ｖｒｅｃ）と、前記インバータ（６）に入力する電流（ｉｄｃ）とに基づいて、前記零電圧デューティ（ｄｚ）を最小とする前記放電デューティが設定される、請求項４記載の直接形交流電力変換装置。
【請求項６】
前記仮想直流リンク電圧（Ｖｄｃ）が前記整流電圧（Ｖｒｅｃ）よりも大きく、前記整流電流（ｉｒｅｃ）の前記指令値（ｉｒｅｃ＊）が所定値（ｄｒ＿ｍａｘ）以上であれば、前記整流デューティ（ｄｒ）は前記所定値を採り、前記放電デューティ（ｄｃ）は前記所定値を１から引いた値を採り、
前記所定値は、仮想直流リンク電圧（Ｖｄｃ）の前記指令値（Ｖｄｃ＊）から前記コンデンサの前記両端電圧（Ｖｃ）を引いた値を、前記整流電圧（Ｖｒｅｃ）から前記両端電圧（Ｖｃ）を引いた値で除した値（（Ｖｄｃ＊−Ｖｃ）／（Ｖｒｅｃ−Ｖｃ））である、請求項５記載の直接形交流電力変換装置。
【請求項７】
前記昇圧チョッパ（３）へ前記整流電圧（Ｖｒｅｃ）を入力する第２整流回路（５２）を更に備える、請求項１乃至６のいずれか一つに記載の直接形交流電力変換装置。
【請求項８】
前記第１整流回路の前記一対の出力端が前記昇圧チョッパの入力側に接続される、請求項１乃至６のいずれか一つに記載の直接形交流電力変換装置。
【請求項９】
前記放電デューティ（ｄｃ）は常に正である、請求項１、３乃至８のいずれか一つに記載の直接形交流電力変換装置。
【請求項１０】
前記スイッチ（４１）と並列に、前記直流リンク（７）から前記コンデンサ（３４）を充電する方向を順方向とするダイオード
を更に備える、請求項１乃至９のいずれか一つに記載の直接形交流電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は直接形交流電力変換装置に関し、特に整流回路、インバータ及び昇圧チョッパを備える構成に関する。
【背景技術】
【０００２】
特許文献１，２、非特許文献１には、直接形交流電力変換装置が紹介されている。これらの直接形交流電力変換装置においては、昇圧チョッパが用いられ、これが整流回路から電力を受け、電力をインバータに供給することにより、瞬時電力の脈動が低減される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１９３６７８号公報
【特許文献２】特開２０１２−１３５１８４号公報
【非特許文献】
【０００４】
【非特許文献１】大沼、伊東、「充電回路を付加したアクティブバッファ付き単相三相電力変換器の実機検証」平成２２年電気学会産業応用部門大会1-124、I-587〜590頁
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしこれらの文献で紹介された技術では、整流回路からコンデンサへと充電する期間と、コンデンサからインバータへと放電する期間とが、それぞれ入力交流電圧の周期の１／４毎に交互に設定されていた。このため出力電圧の大きさは、入力交流電圧の波高値の１／√２倍に留まっていた。
【０００６】
また、昇圧チョッパの動作がいわゆる不連続モードで行われており、昇圧チョッパが有するインダクタに流れるピーク電流が大きくなる傾向があった。
【０００７】
そこでこの発明は、昇圧チョッパが有するインダクタに流れるピーク電流を低減することを目的とする。また直接形交流電力変換装置からの出力電圧を従来よりも高め得る技術を提供することを他の目的とする。
【課題を解決するための手段】
【０００８】
この発明にかかる直接形交流電力変換装置は、直流リンク（７）と、第１整流回路（５，５１）と、昇圧チョッパ（３）と、スイッチ（４１）とを備える。
【０００９】
前記直流リンクは、第１電源線（Ｌ１）と、前記第１電源線の電位よりも低い電位が印加される第２電源線（Ｌ２）とを有する。
【００１０】
前記第１整流回路は、交流電圧を入力する複数の入力端と、それぞれ前記直流リンクに接続される一対の出力端（５１ｃ，５１ｄ）とを有する。
【００１１】
前記インバータは、前記直流リンクに印加された電圧を他の交流電圧に変換する。
【００１２】
前記昇圧チョッパは、出力段にコンデンサ（３４）を有する。
【００１３】
前記スイッチは、前記コンデンサから前記直流リンクへの放電／非放電を行う。
【００１４】
そしてこの発明にかかる直接形交流電力変換装置の第１の態様では、前記昇圧チョッパにおいて前記コンデンサへの充電は少なくとも、放電デューティ（ｄｃ）が０よりも大きい期間の一部たる第１期間において行われる。
【００１５】
前記放電デューティは、前記スイッチが導通する時比率である。
【００１６】
この発明にかかる直接形交流電力変換装置の第２の態様は、その第１の態様であって、前記第１期間と、前記放電デューティが０となる期間の一部または全部において、前記昇圧チョッパにおける前記コンデンサへの充電が行われる。
【００１７】
この発明にかかる直接形交流電力変換装置の第３の態様は、その第１の態様および第２の態様のいずれかであって、前記第１期間においては、充電電力（Ｐｃｉ）及び放電電力（Ｐｃｏ）によって前記コンデンサ（３４）への充放電が行われ、前記第１期間は、前記充電電力が前記放電電力よりも大きい期間と、前記放電電力が前記充電電力よりも大きい期間とを有する。
【００１８】
この発明にかかる直接形交流電力変換装置の第４の態様は、その第１の態様乃至第３の態様のいずれかであって、仮想直流リンク電圧（Ｖｄｃ）は、前記整流電圧の１／√２倍よりも大きい。
【００１９】
前記仮想直流リンク電圧は前記放電デューティ（ｄｃ）と前記コンデンサ（３４）の両端電圧（Ｖｃ）との積（ｄｃ・Ｖｃ）と、整流デューティ（ｄｒ）と前記交流電圧の整流電圧（Ｖｒｅｃ）との積（ｄｒ・Ｖｒｅｃ）との和で表される。
【００２０】
前記整流デューティは前記放電デューティと零電圧デューティ（ｄｚ）との和を１から差し引いて得られる値を採る。
【００２１】
前記零電圧デューティは、前記インバータ（６）が出力する電圧の大きさに拘わらず前記インバータ（６）が零電圧ベクトルを採用する時比率である。
【００２２】
この発明にかかる直接形交流電力変換装置の第５の態様は、その第４の態様であって、前記昇圧チョッパ（３）に流れる電流（ｉｂ）と前記第１整流回路から前記インバータ（６）に流れる電流（ｉｄｉｒｅｃｔ）との和である整流電流（ｉｒｅｃ）の指令値（ｉｒｅｃ＊）と、前記仮想直流リンク電圧（Ｖｄｃ）の指令値（Ｖｄｃ＊）と、前記コンデンサの両端電圧（Ｖｃ）と、前記整流電圧（Ｖｒｅｃ）と、前記インバータ（６）に入力する電流（ｉｄｃ）とに基づいて、前記零電圧デューティ（ｄｚ）を最小とする前記放電デューティが設定される。
【００２３】
この発明にかかる直接形交流電力変換装置の第６の態様は、その第５の態様であって、前記仮想直流リンク電圧（Ｖｄｃ）が前記整流電圧（Ｖｒｅｃ）よりも大きく、前記整流電流（ｉｒｅｃ）の前記指令値（ｉｒｅｃ＊）が所定値（ｄｒ＿ｍａｘ）以上であれば、前記整流デューティ（ｄｒ）は前記所定値を採り、前記放電デューティ（ｄｃ）は前記所定値を１から引いた値を採る。
【００２４】
前記所定値は、仮想直流リンク電圧（Ｖｄｃ）の前記指令値（Ｖｄｃ＊）から前記コンデンサの前記両端電圧（Ｖｃ）を引いた値を、前記整流電圧（Ｖｒｅｃ）から前記両端電圧（Ｖｃ）を引いた値で除した値（（Ｖｄｃ＊−Ｖｃ）／（Ｖｒｅｃ−Ｖｃ））である。
【００２５】
この発明にかかる直接形交流電力変換装置の第７の態様は、その第１の態様乃至第６の態様のいずれかであって、前記昇圧チョッパ（３）へ前記整流電圧（Ｖｒｅｃ）を入力する第２整流回路（５２）を更に備える。
【００２６】
この発明にかかる直接形交流電力変換装置の第８の態様は、その第１の態様乃至第６の態様のいずれかであって、前記第１整流回路の前記一対の出力端が前記昇圧チョッパの入力側に接続される。
【００２７】
この発明にかかる直接形交流電力変換装置の第９の態様は、その第１の態様、第３乃至第８の態様のいずれかであって、前記放電デューティ（ｄｃ）は常に正である。
【００２８】
この発明にかかる直接形交流電力変換装置の第１０の態様は、その第１の態様乃至第９の態様のいずれかであって、前記スイッチ（４１）と並列に、前記直流リンク（７）から前記コンデンサ（３４）を充電する方向を順方向とするダイオードを更に備える。
【発明の効果】
【００２９】
少なくとも、放電デューティが０よりも大きい期間の一部において、昇圧チョッパにおいてコンデンサへの充電が行われることにより、インバータが出力できる電圧の最大値の、インバータのスイッチングを制御する周期の平均値は交流電圧の波高値の１／√２倍を越えることができる。
【００３０】
あるいは当該平均値が交流電圧の波高値の１／√２倍を越えない場合であっても、コンデンサを充電する期間を従来の技術よりも長く選定できるので、昇圧チョッパが有するインダクタに流れる電流のピーク値を、従来の技術よりも低減することができる。
【図面の簡単な説明】
【００３１】
【図１】この実施の形態にかかる直接形交流電力変換装置の構成を例示する回路図である。
【図２】この実施の形態にかかる直接形交流電力変換装置の他の構成を例示する回路図である。
【図３】この実施の形態にかかる直接形交流電力変換装置の等価回路である。
【図４】この実施の形態にかかる直接形交流電力変換装置における制御部の構成を例示するブロック図である。
【図５】整流デューティ、零電圧デューティ、放電デューティ及び電流指令値を求める工程を纏めたフローチャートである。
【図６】比較例１の諸元の波形を示すグラフである。
【図７】比較例１の諸元の波形を示すグラフである。
【図８】実施例１の諸元の波形を示すグラフである。
【図９】実施例１の諸元の波形を示すグラフである。
【図１０】実施例２の諸元の波形を示すグラフである。
【図１１】実施例２の諸元の波形を示すグラフである。
【図１２】比較例２の諸元の波形を示すグラフである。
【図１３】比較例２の諸元の波形を示すグラフである。
【図１４】実施例３の諸元の波形を示すグラフである。
【図１５】実施例３の諸元の波形を示すグラフである。
【図１６】実施例４の諸元の波形を示すグラフである。
【図１７】実施例４の諸元の波形を示すグラフである。
【発明を実施するための形態】
【００３２】
図１はこの実施の形態にかかる直接形交流電力変換装置の構成を例示する回路図である。
【００３３】
当該直接形交流電力変換装置は、直流リンク７と、整流回路５１，５２と、昇圧チョッパ３と、スイッチ４１と、インバータ６を備える。
【００３４】
直流リンク７は電源線Ｌ１，Ｌ２を有している。電源線Ｌ１の電位よりも低い電位が、電源線Ｌ２に印加される。
【００３５】
整流回路５１は交流電圧Ｖｉｎを入力する入力端５１ａ，５１ｂと、それぞれ電源線Ｌ１，Ｌ２に接続される一対の出力端５１ｃ，５１ｄとを有する。整流回路５１は全波整流形であり、ここではダイオードブリッジで形成される場合が例示されている。
【００３６】
なお、図１では、整流回路５１には単相交流電源からフィルタ回路２を介して交流電圧Ｖｉｎが供給される状況が例示されている。但し、フィルタ回路２は高調波ノイズをカットする目的で設けられているので、そのカットオフ周波数は交流電圧Ｖｉｎの周波数よりも高い。以降で説明する各部の動作にはフィルタ回路２の機能はほとんど影響しないので、以降ではフィルタ回路２の動作について無視して説明する。
【００３７】
スイッチ４１の動作や、昇圧チョッパ３及びインバータ６のスイッチング動作は制御部９によって制御される。制御部９も当該直接形交流電力変換装置に備えられると把握することもできる。
【００３８】
インバータ６は、直流リンク７に印加された電圧を他の交流電圧に変換する。ここではインバータ６は、誘導性負荷としての永久磁石型同期電動機ＰＭＳＭに対して三相交流電圧を出力する構成が示されている。インバータ６は瞬時空間ベクトル制御の下で動作する電圧形インバータであり、公知の構造を採用できる。インバータ６は三相の電流Ｉｉｎｖを永久磁石型同期電動機ＰＭＳＭに出力する。
【００３９】
昇圧チョッパ３はその出力段にコンデンサ３４を有する。より具体的には、昇圧チョッパ３には、交流電圧Ｖｉｎの整流電圧Ｖｒｅｃが印加される。当該整流電圧は全波整流形の整流回路５２によって生成される。ここでは、整流回路５２がダイオードブリッジで形成される場合が例示されている。
【００４０】
昇圧チョッパ３は、コンデンサ３４の他、インダクタ３２と、スイッチ３１と、ダイオード３３とを有している。整流電圧Ｖｒｅｃはインダクタ３２の一端と、スイッチ３１の一端との間に印加される。インダクタ３２の他端と、スイッチ３１の他端とダイオード３３のアノードとは相互に接続されている。ダイオード３３のカソードと、スイッチ３１の一端との間にコンデンサ３４が接続される。スイッチ３１には、例えば絶縁ゲート型バイポーラトランジスタが採用される。
【００４１】
このような構成は昇圧チョッパとして周知であり、その詳細な動作説明は省略する。
【００４２】
但しここでは、スイッチ３１は制御信号Ｓｂの活性／非活性に応じてそれぞれ導通／非導通することと、インダクタ３２に流れる電流ｉｂの指令値ｉｂ＊（後に詳述）とコンデンサ３４に印加されるコンデンサ電圧Ｖｃと整流電圧Ｖｒｅｃとによって、スイッチ３１が導通する時比率であるブーストデューティｄｂが決定されることを記しておく。
【００４３】
スイッチ４１は、制御信号Ｓｃの活性／非活性に応じて、それぞれコンデンサ３４から直流リンク７への放電／非放電を行う。より具体的には、スイッチ４１は電源線Ｌ１，Ｌ２の間でコンデンサ３４に対して直列に接続される。
【００４４】
通常、昇圧チョッパ３の動作によって、コンデンサ電圧Ｖｃは整流電圧Ｖｒｅｃよりも高い。よってスイッチ４１は、昇圧チョッパ３から（より具体的にはコンデンサ３４から）電源線Ｌ１へと向かって電流を流すか否かを制御するスイッチ素子を有する。当該スイッチ素子には、例えば絶縁ゲート型バイポーラトランジスタが採用される。
【００４５】
また、望ましくは、インバータ６からの回生電流でコンデンサ３４を充電すべく、直流リンク７から昇圧チョッパ３へ（より具体的には電源線Ｌ１からコンデンサ３４へ）と向かう方向を順方向とするダイオードも有する。
【００４６】
制御部９は交流電圧Ｖｉｎ（より正確にはその波形を示す信号：以下同様）、インバータ６が出力する電流Ｉｉｎｖ、コンデンサ電圧Ｖｃを入力し、制御信号Ｓｂ，Ｓｃ，Ｓｇを出力する。制御信号Ｓｇはインバータ６のスイッチングを制御する信号であり、ここではインバータ６が三相電圧を出力する場合が例示されていることから、６（＝３×２）個の信号群から構成される。
【００４７】
図２はこの実施の形態にかかる直接形交流電力変換装置の他の構成を例示する回路図である。図１に示された構成と比較すると、整流回路５１は整流回路５２を兼務している。つまり整流回路５は、その一対の出力端５１ｃ，５１ｄが昇圧チョッパ３の入力側に接続されている。この場合、図１に示された構成とは異なり、必ずしも、昇圧チョッパ３に整流電圧Ｖｒｅｃが印加されるとは言えない。インダクタ３２の他端が、電源線Ｌ１を介してスイッチ４１に接続され、スイッチ４１の動作状況によってはコンデンサ電圧Ｖｃが昇圧チョッパ３に印加されるからである。
【００４８】
しかし、図１及び図２も次に示す等価回路では同等に扱えるため、以下に説明する制御方法は共通する。まず、等価回路について説明する。
【００４９】
図３は図１及び図２に示される直接形交流電力変換装置の等価回路である。整流電圧Ｖｒｅｃを電圧源として表現することにより、整流回路５１が導通するか否かをスイッチＧｒｅｃで示している。また、スイッチ３１，４１はそれぞれスイッチＧｂ，Ｇｃで示されている。但しここではインバータ６からの回生電流を考慮せず、スイッチ４１が有するダイオードは考慮されていない。
【００５０】
インバータ６及びその負荷は、インバータ６に流入する直流電流ｉｄｃを流す電流源として表現されている。ここでスイッチＧｚが導通する状態ではインバータ６がいわゆる零電圧ベクトルで動作する。インバータ６が零電圧ベクトルで動作する場合は、インバータ６は誘導性負荷を電源線Ｌ１，Ｌ２のいずれか一方へ短絡させるので、直流リンク７からの電流を受けない。
【００５１】
他方、インバータ６が零電圧ベクトル以外で動作するのは、インバータ６が直流リンク７から電流を受けるときに許される。よって零電圧ベクトル以外でのインバータ６の動作はスイッチＧｚが非導通のときに行われる。
【００５２】
整流電圧Ｖｒｅｃよりも高いコンデンサ電圧Ｖｃが直流リンク７に印加されるときには、整流回路５１からは直流リンク７には電流が流れない。即ちスイッチＧｃが導通するときには、スイッチＧｒｅｃは導通しない。
【００５３】
上記特許文献１，２で示されるように、スイッチＧｒｅｃ，Ｇｃ，Ｇｚが導通する時比率をそれぞれ整流デューティｄｒ、放電デューティｄｃ，零電圧デューティｄｚとすると、それら三者の和は１となる。即ち下式（１）が成立する。但し、これらの時比率は交流電圧Ｖｉｎの周期と比較して短い周期における時比率であり、交流電圧Ｖｉｎが一定であると近似して制御されるキャリア周期についての時比率である。
【００５４】
ｄｒ＋ｄｃ＋ｄｚ＝１…（１）。
【００５５】
零電圧デューティｄｚは、インバータ６がその出力する電圧の大きさに拘わらず零電圧ベクトルを採用する期間に対応する時比率である。また放電デューティｄｃは、スイッチ４１が導通する時比率である。
【００５６】
整流デューティｄｒは整流回路５１が導通する時比率であり、式（１）から、放電デューティｄｃと零電圧デューティｄｚとの和を１から差し引いた値を採ることが判る。
【００５７】
直流リンク７に印加される直流電圧は、スイッチ４１が導通するときにコンデンサ電圧Ｖｃを採り、スイッチ４１が導通しないときに整流電圧Ｖｒｅｃを採る。そこで仮想的な電圧（本願で「仮想直流リンク電圧」と称す）Ｖｄｃを下式（２）で定める。
【００５８】
Ｖｄｃ＝ｄｒ・Ｖｒｅｃ＋ｄｃ・Ｖｃ…（２）。
【００５９】
つまり、仮想直流リンク電圧Ｖｄｃは、放電デューティｄｃとコンデンサ電圧Ｖｃとの積（ｄｃ・Ｖｃ）と、整流デューティｄｒと整流電圧Ｖｒｅｃとの積（ｄｒ・Ｖｒｅｃ）との和で表される。これはインバータ６が出力できる電圧の最大値の、スイッチ４１やインバータ６のスイッチングを制御する周期についての平均として、把握することもできる。図３では仮想直流リンク電圧Ｖｄｃは、インバータ６及びその負荷を表す電流源ｉｄｃ（これは直流電流ｉｄｃを流す）の両端に生じる電圧として示している。
【００６０】
このような等価回路において、整流電圧Ｖｒｅｃを示す電圧源から流れる電流（本願では「整流電流」と称す）ｉｒｅｃは、実際の構成においては（昇圧チョッパ３が有する）インダクタ３２に流れる電流ｉｂと、整流回路５１からインバータ６に流れる電流ｉｄｉｒｅｃｔとの和として把握される。
【００６１】
但し、図１に示された構成においては、整流電流ｉｒｅｃは直接には示されない。図１において電流ｉｄｉｒｅｃｔは整流回路５１から直流リンク７に流れる電流であり、電流ｉｂは整流回路５２から昇圧チョッパ３に流れる電流である。
【００６２】
他方、図２に示された構成においては、出力端５１ｃから整流電流ｉｒｅｃが出力され、その中からインダクタ３２に流れる部分が電流ｉｂとなる。
【００６３】
スイッチＧｒｅｃは整流回路５１の導通／非導通を示すのであるから、その導通する時比率たる整流デューティｄｒは、電流ｉｄｉｒｅｃｔを直流電流ｉｄｃで除した値として表される。よって下式（３）が成立する。
【００６４】
ｉｒｅｃ＝ｄｒ・ｉｄｃ＋ｉｂ…（３）。
【００６５】
さて、上記特許文献１，２及び非特許文献１では、電流ｉｂを流す期間が、コンデンサ３４から直流リンク７へと電力を授与する期間（授与期間）から排除されていた。しかも当該授与期間と、直流リンク７からコンデンサ３４が電力を受納する期間（受納期間）とが、交流電圧Ｖｉｎの周期の１／４毎に交互に設定されていた。このため、仮想直流リンク電圧Ｖｄｃは当該交流電圧の波高値の１／√２倍を越えることがなかった。
【００６６】
しかし、授与期間であっても、コンデンサ３４は常時放電するわけではなく、放電デューティｄｃで導通する。よって授与期間であっても、コンデンサ３４を充電可能な期間が存在する。他方、授与期間が必要となるのは、仮想直流リンク電圧Ｖｄｃが、整流電圧Ｖｒｅｃよりも大きい期間である。仮想直流リンク電圧Ｖｄｃが、整流電圧Ｖｒｅｃよりも小さければ式（２）から明白なようにｄｃ＝０としても、ｄｚ＞０として仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃ並びに整流デューティｄｒ及び零電圧デューティｄｚのみで決定できるからである。
【００６７】
換言すれば少なくとも、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きい期間（当該期間ではｄｃ＞０となる：理由は後述する）の一部において、昇圧チョッパ３においてコンデンサ３４への充電が行われることにより、コンデンサ３４の電力が補充される。これにより、仮想直流リンク電圧Ｖｄｃは交流電圧Ｖｉｎの波高値の１／√２倍を越えることができる。もちろん、ｄｃ＝０となる期間の一部または全部においてコンデンサ３４の充電を行うこともできる。
【００６８】
あるいは仮想直流リンク電圧Ｖｄｃは交流電圧Ｖｉｎの波高値の１／√２倍を越えない場合であっても、コンデンサ３４を充電する期間を従来の技術よりも長く選定できるので、インダクタ３２に流れる電流ｉｂのピーク値を、従来の技術よりも低減することができる。
【００６９】
以下、更に詳細に説明する。なお、昇圧チョッパ３における損失や、インダクタ３２に要求される定格電流を低減するためには、放電デューティｄｃを小さくすることが望ましい。
【００７０】
まず、整流電流ｉｒｅｃが電流ｉｄｉｒｅｃｔよりも大きい場合を考察する。これは式（３）に鑑みれば、昇圧チョッパ３に電流ｉｂを流す余裕がある場合であり、整流デューティｄｒの大きさは整流電流ｉｒｅｃからの制限を受けない。この場合において、更に、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃ以下にする場合を第１の場合として考察する。第１の場合では、上述のように、ｄｃ＝０とし、ｄｚ＞０として実現される。具体的には、式（１）、（２）においてｄｃ＝０とすることで、第１の場合における整流デューティｄｒ、零電圧デューティｄｚが下式（４）で決定される。このとき、コンデンサ３４がスイッチ４１を介して放電することはない。
【００７１】
ｄｒ＝Ｖｄｃ／Ｖｒｅｃ、ｄｚ＝１−Ｖｄｃ／Ｖｒｅｃ…（４）。
【００７２】
換言すれば、仮想直流リンク電圧Ｖｄｃの指令値Ｖｄｃ＊を設定したとき、第１の場合において放電デューティｄｃを零として、仮想直流リンク電圧Ｖｄｃを指令値Ｖｄｃ＊に従わせるためには、整流デューティｄｒを整流電圧Ｖｒｅｃに対する指令値Ｖｄｃ＊の比（Ｖｄｃ＊／Ｖｒｅｃ）に設定し、零電圧デューティｄｚとして当該比を１から差し引いた値に設定すればよいことがわかる。
【００７３】
また、このとき、零電圧デューティｄｚも最小となることが判る。放電デューティｄｃが増大しても仮想直流リンク電圧Ｖｄｃを指令値Ｖｄｃ＊に一致させるためには、式（２）から、零電圧デューティｄｚを増大させなければならないからである。
【００７４】
換言すれば、第１の場合において、整流デューティｄｒを比（Ｖｄｃ＊／Ｖｒｅｃ）に設定することは、零電圧デューティｄｚを最小とするための放電デューティｄｃを設定し、その値を０にすることと把握することもできる。
【００７５】
そして第１の場合において上記制御を行うとき、コンデンサ３４は放電しない。
【００７６】
次に、整流電流ｉｒｅｃが電流ｉｄｉｒｅｃｔよりも大きく、かつ仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃよりも大きくする場合を第２の場合として考察する。この場合、コンデンサ３４から直流リンク７へと放電させなければならないことは式（２）から自明である。つまり放電デューティｄｃは正となる。もちろん、式（２）からは、仮想直流リンク電圧Ｖｄｃがコンデンサ電圧Ｖｃ以下でなければならないこともまた自明である。
【００７７】
ここで、損失や定格電流を低減すべく放電デューティｄｃを小さくするためには、仮想直流リンク電圧Ｖｄｃの上昇に寄与しない零電圧デューティｄｚを小さくする必要がある。第２の場合では、第１の場合と同様に、整流デューティｄｒの大きさは整流電流ｉｒｅｃからの制限を受けないので、直流電流ｉｄｃは整流電流ｉｒｅｃで賄うことができる。よって零電圧デューティｄｚは零まで小さくすることができる。
【００７８】
このことと、式（１）とから、式（２）は下式（５）に変形できる。
【００７９】
Ｖｄｃ＝ｄｒ・Ｖｒｅｃ＋（１−ｄｒ）・Ｖｃ
∴ｄｒ＝（Ｖｄｃ−Ｖｃ）／（Ｖｒｅｃ−Ｖｃ）…（５）。
【００８０】
換言すれば、第２の場合において仮想直流リンク電圧Ｖｄｃを指令値Ｖｄｃ＊に従わせるためには、整流デューティｄｒを比（Ｖｄｃ＊−Ｖｃ）／（Ｖｒｅｃ−Ｖｃ）に設定し、放電デューティｄｃとして当該比を１から差し引いた値に設定すればよいことがわかる。
【００８１】
そして第２の場合において、整流デューティｄｒを上記のように設定することは、零電圧デューティｄｚを最小とするための放電デューティｄｃを設定し、その値を（１−ｄｒ）に設定することと把握することもできる。この場合も、零電圧デューティｄｚは零まで小さくなるからである。
【００８２】
このように、上記の各デューティの制御は、二つの観点に基づいて、零電圧デューティｄｚを最小とするための放電デューティｄｃを設定することである、と把握することができる。第１の観点は、整流電流ｉｒｅｃが電流ｉｄｉｒｅｃｔよりも大きいか否か、換言すれば、整流電流ｉｒｅｃの指令値ｉｒｅｃ＊が電流ｉｒｅｃｔよりも大きく設定するか否かという観点である。第２の観点は、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きいか否か、換言すれば、指令値Ｖｄｃ＊が整流電圧Ｖｒｅｃよりも大きいか否かという観点である。
【００８３】
図１に示された回路では整流回路５２から、図２に示された回路では整流回路５１から、それぞれ電流ｉｂを流す余裕がある。よって直流電流ｉｄｃが推定されれば、その推定値ｉｄｃ＾を用いることにより、電流ｉｂの指令値ｉｂ＊は式（３）を考慮して、下式（６）で設定されることになる。
【００８４】
ｉｂ＊＝ｉｒｅｃ＊−ｄｒ＿ｍａｘ・ｉｄｃ＾…（６）。
【００８５】
ここでｄｒ＿ｍａｘは第１の場合において式（４）で、第２の場合において式（５）で、それぞれ表される整流デューティｄｒである。
【００８６】
特に第２の場合のように、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きいとき、コンデンサ３４から直流リンク７へと放電デューティｄｃで放電する授与期間となる。そしてこの授与期間においては放電のみならず、式（６）で示される指令値ｉｂ＊に従って電流ｉｂが流れ、コンデンサ３４の充電も行われる。
【００８７】
従って本願では、第２の場合に相当する期間を「充放電区間」と称する。これに対して第１の場合に相当する期間は、コンデンサ３４の放電を行わず、充電のみが行われるので、本願において「充電区間」と称する。
【００８８】
なお、昇圧チョッパ３に流れる電流ｉｂを用いて、スイッチＧｂ（スイッチ３１）がどのようなスイッチング動作を行ってコンデンサ３４をコンデンサ電圧Ｖｃまで充電するかについては、周知の手法を採用することができる。当該手法はいわゆる電流不連続モードであってもよいし、臨界モードであってもよいし、電流連続モードであってもよい。
【００８９】
次に、第３の場合として、整流電流ｉｒｅｃが電流ｉｄｉｒｅｃｔ以下の場合を考察する。これは式（３）に鑑みれば、電流ｉｂを流す余裕がない可能性がある場合である。あるいは式（６）に鑑みればｉｂ＊＜０の場合であり、即ち下式（７）が成立する場合である。
【００９０】
ｉｒｅｃ＊＜ｄｒ＿ｍａｘ・ｉｄｃ＾…（７）。
【００９１】
しかし実際には電流ｉｂが負の値を採ることはないので、式（７）の条件のもと、ｄｒ＿ｍａｘよりも小さな値を採る整流デューティｄｒを採用することにより、ｉｒｅｃ≧０，ｄｒ≧０，ｉｄｃ＞０，ｉｂ≧０の条件下で式（３）を成立させることになる。
【００９２】
常にｉｂ≧０を満足させるため、電流ｉｂの指令値ｉｂ＊は０に設定される。つまり式（７）が成立する期間ではコンデンサ３４は充電されず、下記で定められる放電デューティｄｃでコンデンサ３４が放電される。よって本願では、式（７）が成立する期間を「放電区間」と称する。
【００９３】
式（７）を考慮して、指令値ｉｒｅｃ＊と推定値ｉｄｃ＾とを用いて整流デューティｄｒは下式（８）で定められる。
【００９４】
ｄｒ＝ｉｒｅｃ＊／ｉｄｃ＾…（８）。
【００９５】
即ち、仮想直流リンク電圧Ｖｄｃを指令値Ｖｄｃ＊に従わせるためには、整流デューティｄｒを推定値ｉｄｃ＾に対する指令値ｉｒｅｃ＊の比（ｉｒｅｃ＊／ｉｄｃ＾）に設定することになる。
【００９６】
さて、仮想直流リンク電圧Ｖｄｃを指令値Ｖｄｃ＊に従わせるためには、式（２）を考慮して、下式（９）が成立しなければならない。
【００９７】
Ｖｄｃ＊＝ｄｒ・Ｖｒｅｃ＋ｄｃ・Ｖｃ…（９）。
【００９８】
但し整流デューティｄｒは式（８）で設定された値に設定され、コンデンサ電圧Ｖｃは実質的には固定される。よって、与えられた指令値Ｖｄｃ＊に式（９）の右辺を等しくするために選定可能なパラメータは零電圧デューティｄｚと放電デューティｄｃである。
【００９９】
式（９）から直ちに下式（１０）によって放電デューティｄｃが定まる。
【０１００】
ｄｃ＝（Ｖｄｃ＊−ｄｒ・Ｖｒｅｃ）／Ｖｃ…（１０）。
【０１０１】
なお、式（７）が成立する期間（「放電期間」）では、コンデンサ電圧Ｖｃは厳密には低減することになる。上述のように指令値ｉｂ＊は０に設定されるからである。しかし指令値ｉｒｅｃ＊を適宜に設定することにより、コンデンサ電圧Ｖｃの低減が無視できる程度にまで放電期間を短くすることができる。
【０１０２】
上述の特許文献１，２及び非特許文献１では、整流電流ｉｒｅｃを全波整流の波形としていたため、このような指令値ｉｒｅｃ＊の選定には想到していなかった。しかしながらこの実施の形態では、整流電流ｉｒｅｃを全波整流の波形に限定しないので、放電期間を短くし、式（１０）でコンデンサ電圧Ｖｃを一定として放電デューティｄｃを設定することができる。
【０１０３】
さて、式（１）の束縛条件があるため、零電圧デューティｄｚは下式（１１）で求められることになる。
【０１０４】
ｄｚ＝１−ｄｒ−ｄｃ…（１１）。
【０１０５】
このように放電期間では指令値ｉｒｅｃ＊と推定値ｉｄｃ＾が得られれば式（８）によって整流デューティｄｒが決定され、更に式（１０）、（１１）でそれぞれ放電デューティｄｃ、零電圧デューティｄｚが一意に決定される。
【０１０６】
つまり零電圧デューティｄｚは式（１１）で決定される値以上を取り得ないため、その最小値に設定されていると把握することができる。即ち、放電区間においても、充電区間、充放電区間と同様に、零電圧デューティｄｚを最小とするための放電デューティｄｃを設定する、と把握することができる。
【０１０７】
以上のようにして決定される整流デューティｄｒ、零電圧デューティｄｚ、放電デューティｄｃ及び指令値ｉｂ＊が定まれば、周知の技術を用いて制御信号Ｓｂ，Ｓｃ，Ｓｇを生成することができる。
【０１０８】
図４は、制御部９の構成を例示するブロック図である。制御部９は大別して、電流指令生成部９１、直流電流推定器９２、デューティ分配器９３、パルス幅変調信号生成器９４、チョッパ信号生成器９５に区分される。
【０１０９】
電流指令生成部９１は、整流電流ｉｒｅｃの指令値ｉｒｅｃ＊を生成する。図４では後述するように、指令値ｉｒｅｃ＊が正弦波形の絶対値をとる構成を例示しているが、指令値ｉｒｅｃ＊は必ずしもそのような波形を呈しなければならないという制限はない。
【０１１０】
直流電流推定器９２は、直流電流ｉｄｃの推定値ｉｄｃ＾を求める。図３の等価回路から理解されるように、実際の回路では直流電流ｉｄｃを実測できる箇所がない。よって式（６）（８）で示される演算では推定値ｉｄｃ＾が採用される。
【０１１１】
直流電流ｉｄｃと仮想直流リンク電圧Ｖｄｃとで、インバータ６が出力する電力を等価回路において求めることができる。他方、実際の回路においてインバータ６が出力する電力は、インバータ６が出力する三相の電流Ｉｉｎｖと、三相の電圧Ｖｉｎｖとから求められる。よって理論的には推定値ｉｄｃ＾は、仮想直流リンク電圧Ｖｄｃ、電流Ｉｉｎｖ、電圧Ｖｉｎｖから求めることができる。
【０１１２】
但し、インバータ６が出力する電圧Ｖｉｎｖは、パルス幅変調信号生成器９４によって、その指令値Ｖｉｎｖ＊に追従して制御される。また仮想直流リンク電圧Ｖｄｃ自体は測定できないが、デューティ分配器９３によって、その指令値Ｖｄｃ＊に追従して制御される。他方、電流Ｉｉｎｖはインバータ６と永久磁石型同期電動機ＰＭＳＭとの間の結線から測定することができる。よって本実施の形態では、推定値ｉｄｃ＾を、指令値Ｖｄｃ＊，Ｖｉｎｖ＊及び電流Ｉｉｎｖから求める。もちろん、他の手法によって推定値ｉｄｃ＾を求めてもよい。
【０１１３】
デューティ分配器９３は、指令値Ｖｄｃ＊，ｉｒｅｃ＊、コンデンサ電圧Ｖｃ、整流電圧Ｖｒｅｃ、推定値ｉｄｃ＾に基づいて、上記第１乃至第３の場合について説明した手法により、整流デューティｄｒ、零電圧デューティｄｚ、放電デューティｄｃ及び指令値ｉｂ＊を決定する。ここで『デューティ「分配」器』と表現するのは、式（２）に示されたように、値１を整流デューティｄｒ、零電圧デューティｄｚ、放電デューティｄｃで分配するからである。
【０１１４】
パルス幅変調信号生成器９４は、整流デューティｄｒ、零電圧デューティｄｚ、放電デューティｄｃと、指令値Ｖｉｎｖ＊，Ｖｄｃ＊とに基づいて、制御信号Ｓｃ，Ｓｇを生成する。例えばこれらのデューティと指令値Ｖｉｎｖ＊の各相分とを演算して信号波を生成し、信号波と三角波キャリアとの比較によって制御信号Ｓｃ，Ｓｇを生成することができる。かかる手法は公知であり、例えば特許文献１，２で説明されているので、ここでは詳細な説明を省略する。
【０１１５】
チョッパ信号生成器９５は、昇圧チョッパデューティ演算器９５１と、パルス幅変調信号生成器９５２とを有している。昇圧チョッパデューティ演算器９５１は指令値ｉｂ＊、コンデンサ電圧Ｖｃ、整流電圧Ｖｒｅｃに基づいてブーストデューティｄｂが決定される。
【０１１６】
ブーストデューティｄｂは、昇圧チョッパ３をどのようなモードで動作させるかに依存して決定方法が異なる。但し、その手法は通常の昇圧チョッパの放電デューティの決定方法を採用できるので、ここでは詳細な説明は省略する。
【０１１７】
パルス幅変調信号生成器９５２もまた、公知の変調方法により、ブーストデューティｄｂから制御信号Ｓｂを生成することができる。
【０１１８】
次に、電流指令生成部９１の構成を説明する。電流指令生成部９１は、出力電力推定器９１１、三角関数値生成器９１２、コンデンサ電圧制御器９１３、加算器９１４、乗算器９１５、除算器９１６を有している。
【０１１９】
出力電力推定器９１１は、出力電力Ｐｏｕｔの推定値Ｐｏｕｔ＾を指令値Ｖｉｎｖ＊及び電流Ｉｉｎｖから求める。直流電流推定器９２は、上述のようにして推定値ｉｄｃ＾を求めるので、出力電力推定器９１１から得た推定値Ｐｏｕｔ＾と指令値Ｖｄｃ＊を入力して推定値ｉｄｃ＾を得ても良い。
【０１２０】
コンデンサ電圧制御器９１３は、コンデンサ電圧Ｖｃとその指令値Ｖｃ＊との偏差Ｖｃ＊−Ｖｃを求め、これに対して少なくとも比例制御を施して加算器９１４に出力する。
【０１２１】
加算器９１４は推定値Ｐｏｕｔ＾に対し、コンデンサ電圧制御器９１３からの出力を加算する。これはコンデンサ電圧Ｖｃがその指令値Ｖｃ＊よりも減少／増大したときには推定値Ｐｏｕｔ＾をそれぞれ大きく／小さく補正することにより、入力電力の指令値Ｐｉｎ＊を適切に設定し、以て上記の偏差を小さくするための処理である。かかる偏差の安定性のため、コンデンサ電圧制御器９１３としては単なる比例制御そのものではなく、比例積分制御、あるいは比例積分微分制御が採用されることが望ましい。
【０１２２】
ここでは整流電流ｉｒｅｃの指令値ｉｒｅｃ＊が正弦波形の絶対値をとる場合を想定しており、整流電圧Ｖｒｅｃが正弦波形の絶対値を採ることから、加算器９１４の出力に三角関数値２・sin２θを乗算して、指令値Ｐｉｎ＊が求められる。
【０１２３】
三角関数値生成器９１２は電源電圧の位相角θに基づいて、三角関数値２・sin２θを生成する。そして加算器９１４の加算結果と、三角関数値２・sin２θとが、乗算器９１５において乗算され、指令値Ｐｉｎ＊が求められる。
【０１２４】
入力電力Ｐｉｎは整流電圧Ｖｒｅｃと整流電流ｉｒｅｃの積であるので、整流電流ｉｒｅｃの指令値ｉｒｅｃ＊は指令値Ｐｉｎ＊を整流電圧Ｖｒｅｃで除して求められる。
【０１２５】
位相角θは例えば、測定された電圧Ｖｉｎから、電源位相推定器９６によって推定される。電源位相推定器９６は例えば位相同期回路で構成することができる。整流電圧Ｖｒｅｃは例えば、測定された電圧Ｖｉｎの絶対値を絶対値回路９７で求めることで得られる。電源位相推定器９６、絶対値回路９７の具体的な構成は周知技術であるので、ここでは詳細は述べない。
【０１２６】
図５は整流デューティｄｒ、零電圧デューティｄｚ、放電デューティｄｃ及び指令値ｉｂ＊を求める工程を纏めたフローチャートである。かかるフローチャートはデューティ分配器９３の動作を示していると把握できる。
【０１２７】
ステップＳ１０１は、直接形交流電力変換装置の動作が、第３の場合に相当しないと仮定すれば、第１の場合に相当するか、第２の場合に相当するかの判断に相当する。ステップＳ１０１では仮想直流リンク電圧Ｖｄｃの指令値Ｖｄｃ＊が整流電圧Ｖｒｅｃ以下であるか否かを判断する。当該判断が肯定的であればステップＳ１０２，Ｓ１０４へ、否定的で有ればステップＳ１０３，Ｓ１０５へ、それぞれ処理が進む。
【０１２８】
ステップＳ１０２，Ｓ１０４は直接形交流電力変換装置の動作が第１の場合、第３の場合のいずれに相当するかを判断する処理である。ステップＳ１０２では式（４）を考慮して、ｄｒ＿ｍａｘ＝Ｖｄｃ＊／Ｖｒｅｃが求められる。ステップＳ１０４では式（７）を考慮して、指令値ｉｒｅｃ＊が値ｄｒ＿ｍａｘ・ｉｄｃ＾以上であるか否かが判断される。ステップＳ１０４の判断が肯定的であれば直接形交流電力変換装置の動作は第１の場合に相当し、処理はステップＳ１０６，Ｓ１０９へ進む。ステップＳ１０４の判断が否定的であれば直接形交流電力変換装置の動作は第３の場合に相当し、処理はステップＳ１０８，Ｓ１１０へ進む。
【０１２９】
ステップＳ１０３，Ｓ１０５は直接形交流電力変換装置の動作が第２の場合、第３の場合のいずれに相当するかを判断する処理である。ステップＳ１０３では式（５）を考慮して、ｄｒ＿ｍａｘ＝（Ｖｄｃ＊−Ｖｃ）／（Ｖｒｅｃ−Ｖｃ）が求められる。ステップＳ１０５ではステップＳ１０４と同様に式（７）を考慮して、指令値ｉｒｅｃ＊が値ｄｒ＿ｍａｘ・ｉｄｃ＾以上であるか否かが判断される。ステップＳ１０５の判断が肯定的であれば直接形交流電力変換装置の動作は第２の場合に相当し、処理はステップＳ１０７，Ｓ１０９へ進む。ステップＳ１０５の判断が否定的であれば直接形交流電力変換装置の動作は第３の場合に相当し、処理はステップＳ１０８，Ｓ１１０へ進む。
【０１３０】
ステップＳ１０６，Ｓ１０７，Ｓ１０８は、それぞれ第１の場合、第２の場合、第３の場合に応じた各デューティの設定である。ステップＳ１０９は第１の場合、第２の場合に応じた指令値ｉｂ＊の設定であり、ステップＳ１１０は第３の場合に応じた指令値ｉｂ＊の設定である。これらの設定内容は既に述べたとおりである。
【０１３１】
なお、Ｖｄｃ＞Ｖｒｅｃであれば、ステップＳ１０１の判断結果から、ステップＳ１０７，Ｓ１０８のいずれかが実行される。ステップＳ１０７が実行される場合、放電デューティｄｃは値（１−ｄｒ）を採る。この場合、整流デューティｄｒは式（５）で示され、１よりも小さい。よってこの場合には放電デューティｄｃは０よりも大きい。
【０１３２】
またステップＳ１０８が実行される場合、放電デューティｄｃは式（１０）で示される値を採る。Ｖｄｃ＞Ｖｒｅｃであれば整流デューティｄｒの値によらずに式（１０）の右辺の分子は０より大きい。よってこの場合にも放電デューティｄｃは０よりも大きい。
【０１３３】
つまり、Ｖｄｃ＞Ｖｒｅｃであれば、必ずｄｃ＞０に設定されていることになる。
【０１３４】
なお、制御部９は、例えばマイクロコンピュータと記憶装置を含んで構成して実現できる。マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行する。上記記憶装置は、例えばＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)、書き換え可能な不揮発性メモリ（ＥＰＲＯＭ(Erasable Programmable ROM)等）、ハードディスク装置などの各種記憶装置の１つ又は複数で構成可能である。当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。また、制御部９はこれに限らず、制御部９によって実行される各種手順（各測定値の取得、ステップＳ１０１〜Ｓ１１０の実行等）、あるいはこれを構成する各要素、又は各種機能の一部又は全部をハードウェアで実現しても構わない。
【０１３５】
≪実施例≫
以下、上記手法を用いたことの効果を現す実施例を示す。
【０１３６】
上記特許文献１，２及び非特許文献１では、
(i)電流ｉｂを流す期間が、コンデンサ３４から直流リンク７へと電力を授与する授与期間から排除されており、
(ii)直流リンク７からコンデンサ３４が電力を受納する受納期間が、授与期間と交互に、かつ交流電圧Ｖｉｎの周期の１／４毎に設定される、
という条件が満足されていた。
【０１３７】
上記条件(i)(ii)を満足しつつも、整流電流ｉｒｅｃが正弦波形から歪むことを許せば、これを許さない場合と比較して、電流ｉｂのピーク電流を低減することができる。受納期間における電流ｉｂの変化を小さくすればよいからである。
【０１３８】
図６及び図７はシミュレーションによって、上記条件(i)(ii)を維持しつつ電流ｉｂのピーク電流を低減した場合（「比較例１」とする」）の、諸元の波形を示すグラフである。但し、仮想直流リンク電圧Ｖｄｃは整流電圧Ｖｒｅｃの波高値（３００Ｖ）の１／√２（２１２Ｖ）に設定した。またコンデンサ電圧Ｖｃは整流電圧Ｖｒｅｃよりも高くかつ一定（４００Ｖ）としている（以下同様）。
【０１３９】
また、本実施の形態との整合性を採るため、横軸では授与期間、受納期間という表現を採用せず、「充電」「放電」と記載した。ここで「充電」とはコンデンサ３４の充電が可能な期間であり、「放電」とはコンデンサ３４の放電が可能な期間である。また上記(i)の条件から「放電」期間において電流ｉｂは流れない。また上記(ii)の条件から「放電」「充電」はいずれも交流電圧Ｖｉｎの周期の１／４（９０度）である。
【０１４０】
図６の第１段目は、コンデンサ電圧Ｖｃ、整流電圧Ｖｒｅｃ、仮想直流リンク電圧Ｖｄｃ（これはその指令値Ｖｄｃ＊へ正確に追従していることと仮定している。以下同様）の波形を示す。
【０１４１】
図６の第２段目は整流電流ｉｒｅｃ（これはその指令値ｉｒｅｃ＊へ正確に追従していることと仮定している。以下同様）、直流電流ｉｄｃ（これは、その推定値ｉｄｃ＾によって正確に推定されていると仮定している。以下同様）の波形を示す。直流電流ｉｄｃを一定値とすることにより、一定値を採る仮想直流リンク電圧Ｖｄｃと相まって、出力電力Ｐｏｕｔを一定にしている。
【０１４２】
図６の第３段目は整流電流ｉｒｅｃ、電流ｉｄｉｒｅｃｔ（これは整流デューティｄｒと推定値ｉｄｃ＾との積で求められる。以下同様）と、電流ｉｂ（これはその指令値ｉｂ＊へ正確に追従していることと仮定している。以下同様）の波形を示す。
【０１４３】
図６の第４段目は整流デューティｄｒ、放電デューティｄｃ、零電圧デューティｄｚの波形を示す。
【０１４４】
図６の第５段目は直流電流ｉｄｃ、電流ｉｄｉｒｅｃｔ、コンデンサ３４から直流リンク７へと流れる電流ｉｃ（これは放電デューティｄｃと推定値ｉｄｃ＾との積で求められる。以下同様）、零相電流ｉｚ（これは零電圧デューティｄｚと推定値ｉｄｃ＾との積で求められる。以下同様）の波形を示す。
【０１４５】
図７の第１段目は、インバータ６が出力する電力Ｐｏｕｔ（これは、その推定値Ｐｏｕｔ＾によって正確に推定されていると仮定している。以下同様）、整流電圧Ｖｒｅｃと電流ｉｄｉｒｅｃｔとで決定する電力Ｐｄｉｒｅｃｔ、コンデンサ３４が放電する電力Ｐｃｏ、コンデンサ３４に入出力する電力Ｐｃの波形を示す。電力Ｐｃは充電時には電力Ｐｏｕｔを減少させるので負値となり、放電時には電力Ｐｃｏと一致する。
【０１４６】
図７の第２段目は、入力電力Ｐｉｎ（これはその指令値Ｐｉｎ＊へ正確に追従していることと仮定している。以下同様）、電力Ｐｄｉｒｅｃｔ、コンデンサ３４に充電される電力Ｐｃｉ、電力Ｐｃの波形を示す。電力Ｐｃは充電時には電力Ｐｃｉと絶対値が同じとなる。
【０１４７】
図７の第３段目は、図７の第１段目と第２段目から、コンデンサ３４に関連する電力Ｐｃ，Ｐｃｉ，Ｐｃｏを抜き出して纏めたグラフである。
【０１４８】
このようにして電流ｉｂのピークを下げた場合、そのピーク値は単相交流電源から流れ出す電流（入力電流）の波高値の４４％（１１．６Ａ）であった。電流ｉｂの変化を小さくするため、整流電流ｉｒｅｃは「充電」期間において平坦化しており、正弦波形から相当に歪んでいる。
【０１４９】
また、電源電流は急峻な変化を伴うものとなり，電源ノイズやフィルタ回路共振の面で実用上好ましくない波形といえる。電源電流の急峻な変化を抑える場合，すなわち変化が連続的で，電源電圧がゼロクロスとなるときに値が０となるような整流電流ｉｒｅｃを流す場合は，電流ｉｂのピーク値はより大きくなる。
【０１５０】
これに対し、本実施の形態の手法を用いて、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きい場合に、コンデンサ３４の放電のみならず充電をも行うことで、電流ｉｂのピーク電流をより抑制することができる。
【０１５１】
図８及び図９は、シミュレーションによって、本実施の形態の手法に従って制御した場合（「実施例１」とする）の、諸元の波形を示すグラフである。図８及び図９はそれぞれ図６及び図７に対応した諸元の波形を示す。但し、仮想直流リンク電圧Ｖｄｃ及び電流ｉｄｃは、図６及び図７で説明した場合と等しく、それぞれ２１２Ｖ、２１．２Ａに設定した。また整流電圧Ｖｒｅｃの波高値も３００Ｖに設定した。
【０１５２】
図８及び図９のグラフにおいて「充電」期間は、コンデンサ３４の充電を行うが、放電は行わない（Ｐｃｉ＞０，Ｐｃｏ＝０）。具体的には「充電」期間は、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃ以下であり、かつ、ｉｃ＝０（即ちｄｃ＝０）の場合であり、図５のステップＳ１０６，Ｓ１０９が実行されている期間である。また、「放電」期間はコンデンサ３４の放電を行うが、充電は行わない（Ｐｃｏ＞０，Ｐｃｉ＝０）。具体的には「放電」期間は、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きく、かつ、ｉｚ＞０（即ちｄｚ＞０）の場合であり、図５のステップＳ１０８，Ｓ１１０が実行されている期間である。そして「充放電」期間は、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きく、かつ、ｉｚ＝０（即ちｄｚ＝０）の場合であり、図５のステップＳ１０７，Ｓ１０９が実行されている期間である。「充放電」期間は、コンデンサ３４を充電する電力Ｐｃｉがコンデンサ３４が放電する電力Ｐｃｏよりも大きい期間（即ちＰｃ＜０となる期間：これは「充電」期間と隣接し、「放電」期間と離隔する）とコンデンサ３４が放電する電力Ｐｃｏがコンデンサ３４を充電する電力Ｐｃｉよりも大きい期間（即ちＰｃ＞０となる期間：これは「放電」期間と隣接し、「充電」期間と離隔する）とを有する。
【０１５３】
このようにして電流ｉｂのピークを下げた場合、そのピーク値は単相交流電源から流れ出す電流の波高値の４０％（１０．０Ａ）であった。
【０１５４】
このように、「充放電」期間を設けることにより、実施例１では比較例１よりも電流ｉｂのピークを低減することができる。
【０１５５】
但し、図８及び図９で示された場合でも、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値の１／√２であったため、その「充電」期間は図６及び図７で示された場合と一致した。そこで、次に、条件(i)の限定を外すことにより、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値の１／√２よりも高く設定できることを示す。
【０１５６】
図１０及び図１１は、シミュレーションによって、本実施の形態の手法に従って制御した場合（「実施例２」とする）の、諸元の波形を示すグラフである。それぞれ図８及び図９に対応した諸元の波形を示す。但し、整流電圧Ｖｒｅｃの波高値を図６〜図９と同様に３００Ｖとしたものの、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値の０．８倍（２４０Ｖ）に設定した場合を示す。
【０１５７】
「充電」期間を短く、「充放電」期間を長く採ることにより、仮想直流リンク電圧Ｖｄｃの整流電圧Ｖｒｅｃの波高値に対する比を高めることができる。ここでも、「充電」期間は図５のステップＳ１０６，Ｓ１０９に対応し、「放電」期間は図５のステップＳ１０８，Ｓ１１０に対応し、「充放電」期間は図５のステップＳ１０７，Ｓ１０９に対応する。この場合の入力電流の波高値は２７．０Ａであり、電流ｉｂは１２．０Ａであった。
【０１５８】
条件(i)の限定を外さず、条件(ii)の限定を外すだけでも、仮想直流リンク電圧Ｖｄｃの整流電圧Ｖｒｅｃの波高値に対する比を高めることができる。図１２及び図１３は、シミュレーションによって、「充放電」期間を設けることなく電流ｉｂのピーク電流を低減した場合（「比較例２」とする）の、諸元の波形を示すグラフである。それぞれ図６及び図７に対応した諸元の波形を示す。但し、整流電圧Ｖｒｅｃの波高値を図１０及び図１１と同様に３００Ｖ、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値の０．８倍（２４０Ｖ）に設定した。
【０１５９】
このように「充電」期間を短く、「放電」期間を長く採ることにより、仮想直流リンク電圧Ｖｄｃの整流電圧Ｖｒｅｃの波高値に対する比を高めることができる。しかしこのように電流ｉｂが流れる期間を「充電」期間に限定することにより、当然ながら電流ｉｂのピーク値は上昇する。ここでは電流ｉｂのピーク値は１５．３Ａとなり、入力電流の波高値は３０．３Ａとなった。これらは実施例２で示された場合と比較していずれも大きい。もちろん比較例２では、整流電流ｉｒｅｃは正弦波の絶対値からかなり歪むことにもなってしまう。
【０１６０】
これに対して本実施の形態の手法を用いた場合、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値の１／√２倍よりも大きくしてさえ、整流電流ｉｒｅｃを正弦波形にすることができる。
【０１６１】
図１４及び図１５は、シミュレーションによって、本実施の形態の手法に従って制御した場合（「実施例３」とする）の、諸元の波形を示すグラフである。それぞれ図１０及び図１１に対応した諸元の波形を示す。但し、整流電圧Ｖｒｅｃの波高値を図１０〜図１１と同様に３００Ｖとし、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値の０．８倍（２４０Ｖ）に設定した上で、整流電流ｉｒｅｃの波形を正弦波の絶対値とした場合を示す。
【０１６２】
ここでは電流ｉｂのピーク値は１５．０Ａとなり、比較例２よりもまだピーク電流は小さい。しかも上述のように整流電流ｉｒｅｃの波形が正弦波の絶対値となるので、いわゆる電源高調波の発生を抑制することができる。このような実施例３の効果は、条件(i)を維持する限り、条件(ii)を外しても実現することはできない。
【０１６３】
図１６及び図１７は、シミュレーションによって、本実施の形態の手法に従って制御した場合（「実施例４」とする）の、諸元の波形を示すグラフである。それぞれ図１０及び図１１に対応した諸元の波形を示す。但し、整流電圧Ｖｒｅｃの波高値を図１０〜図１１と同様に３００Ｖとし、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値と等しくし、かつ整流電流ｉｒｅｃの波形を正弦波の絶対値とした場合を示す。
【０１６４】
このように仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値と等しくなると、ｄｃ＝０となるのは９０度もしくは２７０度の時点のみである。よって図１６及び図１７では「充電」期間は図示されていない。
【０１６５】
更に、仮想直流リンク電圧Ｖｄｃがコンデンサ電圧Ｖｃよりも小さければ、常に整流電圧Ｖｒｅｃよりも大きくする制御も可能である。この場合、常にｄｃ＞０であり、図５のフローチャートに即して言えば、ステップＳ１０６が実行される場合はない。もちろん、式（１）が成立するので、ｄｒ＜１となる。
【０１６６】
このように実施例１，２と比較例１，２との比較から判るように、本実施の形態にかかる手法で制御することにより、直接形交流電力変換装置に流れる電流ｉｂのピーク値を低減することができる。これは昇圧チョッパ３における損失や、インダクタ３２に要求される定格電流を低減することに資する。
【０１６７】
また実施例２，３，４から、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値の１／√２倍以上に設定できることが判る。
【０１６８】
特に実施例２，３と比較例２，３との比較から判るように、整流電流ｉｒｅｃの波形を正弦波の絶対値とすることができる。これは電源高調波の抑制に資する。
【０１６９】
なお、「充放電」区間におけるコンデンサの充電で、「放電」区間においてコンデンサ３４から放電される電力を賄うことができる場合には、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも小さいときにおいて、コンデンサ３４の充電を不要としても良い。
【符号の説明】
【０１７０】
３  昇圧チョッパ
３４  コンデンサ
４１  スイッチ
５，５１，５２  整流回路
６  インバータ
７  直流リンク
Ｌ１，Ｌ２  電源線
【図１】
0005626435.tif 000002
【図２】
0005626435.tif 000003
【図３】
0005626435.tif 000004
【図４】
0005626435.tif 000005
【図５】
0005626435.tif 000006
【図６】
0005626435.tif 000007
【図７】
0005626435.tif 000008
【図８】
0005626435.tif 000009
【図９】
0005626435.tif 000010
【図１０】
0005626435.tif 000011
【図１１】
0005626435.tif 000012
【図１２】
0005626435.tif 000013
【図１３】
0005626435.tif 000014
【図１４】
0005626435.tif 000015
【図１５】
0005626435.tif 000016
【図１６】
0005626435.tif 000017
【図１７】
0005626435.tif 000018