(57)【特許請求の範囲】
【請求項１】
高周波信号が入力される入力端子と、前記入力端子に入力された前記高周波信号が出力される第１出力端子との間に接続され、前記入力端子に入力される高周波信号を、選択的に前記第１出力端子から出力させる第１スイッチング部と、
前記入力端子と、前記入力端子に入力された前記高周波信号が出力される第２出力端子との間に接続され、前記入力端子に入力される高周波信号を、選択的に前記第２出力端子から出力させる第２スイッチング部と、
を備え、
前記第１スイッチング部は、
前記入力端子と前記第１出力端子との間の第１信号線上に設けられる、インピーダンスの変換を行う第１インピーダンス変成器と、
エミッタが接地され、コレクタが前記第１信号線に接続され、前記第１スイッチング部におけるスイッチング動作を制御する第１制御電圧に応じた電流がベースに印加される、第１バイポーラトランジスタと、
コレクタが接地され、エミッタが前記第１信号線に接続され、前記第１制御電圧に応じた電流がベースに印加される、第２バイポーラトランジスタと、
を備え、
前記第２スイッチング部は、
前記入力端子と前記第２出力端子との間の第２信号線上に設けられる、インピーダンスの変換を行う第２インピーダンス変成器と、
エミッタが接地され、コレクタが前記第２信号線に接続され、前記第２スイッチング部におけるスイッチング動作を制御する第２制御電圧に応じた電流がベースに印加される、第３バイポーラトランジスタと、
コレクタが接地され、エミッタが前記第２信号線に接続され、前記第２制御電圧に応じた電流がベースに印加される、第４バイポーラトランジスタと、
を備えることを特徴とする、スイッチ。
【請求項２】
前記第１スイッチング部は、前記第２バイポーラトランジスタのベースに一端が接続され、他端が接地されるキャパシタをさらに備える、請求項１に記載のスイッチ。
【請求項３】
前記第２スイッチング部は、前記第４バイポーラトランジスタのベースに一端が接続され、他端が接地されるキャパシタをさらに備える、請求項１、または２に記載のスイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチに関する。
【背景技術】
【０００２】
例えば無線通信に用いられる高周波信号の経路を切り替えるスイッチには、一般的に、ＧａＡｓ系化合物半導体のＨＥＭＴ（High  Electron  Mobility  Transistor。高電子移動度トランジスタ）などが用いられている。ここで、化合物半導体は、ウェハー単価が高く、またウェハーの大口径化が進んでいないため、価格が高いという欠点がある。
【０００３】
また、近年、スイッチの低価格化を実現するために、例えばＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）系のスイッチの開発もされている。ここで、通常のＣＭＯＳ（Ｂｕｌｋ  ＣＭＯＳ）は、基板が低抵抗であるために漏洩電力が発生し、スイッチの特性が劣化する恐れがある。そのため、例えば、ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）系のスイッチを用いる場合には、例えば、ＳＯＳ（Silicon  on  Sapphire）やＳＯＩ（Silicon  on  Insulator）などの特殊プロセスを導入することによって、スイッチの特性の改善を図っている。しかしながら、上記ＳＯＳやＳＯＩなどの特殊プロセスを用いる場合には、結果的にコストの上昇を招いてしまう。
【０００４】
このような中、高周波信号の経路を切り替えるスイッチに係る技術が開発されている。ヘテロ接合バイポーラトランジスタ（Heterojunction  Bipolar  Transistor。以下「ＨＢＴ」と示す場合がある。）を用いたスイッチに係る技術としては、例えば、特許文献１に記載の技術が挙げられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２７９３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えばＳｉＧeＨＢＴとＢｕｌｋ  ＣＭＯＳの複合プロセスであるＳｉＧｅＢｉＣＭＯＳなどの一般的に用いられているプロセスが用いられた、ＨＢＴなどのバイポーラトランジスタを用いてスイッチを実現する場合には、ＨＥＭＴなどのＦＥＴを用いてスイッチを実現する場合よりもスイッチのコストを低減することが可能である。ここで、ＦＥＴは、対称構造（すなわち、ドレインとソースが固定されない構造）であるため、高周波信号の振幅に対して、順方向動作時と逆方向動作時とにおける特性は同一となる。一方、バイポーラトランジスタでは、順方向動作時と逆方向動作時とにおける特性が同一ではない。そのため、バイポーラトランジスタが用いられるスイッチでは、高周波信号の振幅に対する歪みが発生する可能性がある。
【０００７】
例えば特許文献１に記載の技術では、ＨＢＴの特性自体を改良しているので、高周波信号の振幅に対する歪みを低減することができる可能性がある。しかしながら、例えば特許文献１に記載の技術を用いる場合には、特殊なプロセスを用いなければならないので、コストの低減は望むべくもない。
【０００８】
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、高周波信号の振幅に対する歪みを低減しつつ、スイッチングを実現することが可能な、新規かつ改良されたスイッチを提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明のある観点によれば、高周波信号が入力される入力端子と、上記入力端子に入力された上記高周波信号が出力される第１出力端子との間に接続され、上記入力端子に入力される高周波信号を、選択的に上記第１出力端子から出力させる第１スイッチング部と、上記入力端子と、上記入力端子に入力された上記高周波信号が出力される第２出力端子との間に接続され、上記入力端子に入力される高周波信号を、選択的に上記第２出力端子から出力させる第２スイッチング部と、を備え、上記第１スイッチング部は、上記入力端子と上記第１出力端子との間の第１信号線上に設けられる、インピーダンスの変換を行う第１インピーダンス変成器と、エミッタが接地され、コレクタが上記第１信号線に接続され、上記第１スイッチング部におけるスイッチング動作を制御する第１制御電圧に応じた電流がベースに印加される、第１バイポーラトランジスタと、コレクタが接地され、エミッタが上記第１信号線に接続され、上記第１制御電圧に応じた電流がベースに印加される、第２バイポーラトランジスタと、を備え、上記第２スイッチング部は、上記入力端子と上記第２出力端子との間の第２信号線上に設けられる、インピーダンスの変換を行う第２インピーダンス変成器と、エミッタが接地され、コレクタが上記第２信号線に接続され、上記第２スイッチング部におけるスイッチング動作を制御する第２制御電圧に応じた電流がベースに印加される、第３バイポーラトランジスタと、コレクタが接地され、エミッタが上記第２信号線に接続され、上記第２制御電圧に応じた電流がベースに印加される、第４バイポーラトランジスタと、を備えるスイッチが提供される。
【００１０】
かかる構成によって、入力端子−出力端子間がオン状態のときには、入力端子−出力端子間の挿入損失を小さくし、入力端子−出力端子間がオフ状態のときには、入力端子−出力端子間のアイソレーションを大きくすることが可能となる。また、かかる構成によって、第１スイッチング部、および第２スイッチング部それぞれにおいて、高周波信号の振幅に対する歪みを低減することができる。よって、かかる構成によって、高周波信号の振幅に対する歪みを低減しつつ、スイッチングを実現することができる。
【発明の効果】
【００１１】
本発明によれば、高周波信号の振幅に対する歪みを低減しつつ、スイッチングを実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係るスイッチの構成の一例を示す説明図である。
【図２Ａ】本発明の第１の実施形態に係る第４バイポーラトランジスタを備えることによる効果を説明するための説明図である。
【図２Ｂ】本発明の第１の実施形態に係る第４バイポーラトランジスタを備えることによる効果を説明するための説明図である。
【図３】本発明の第２の実施形態に係るスイッチの構成の一例を示す説明図である。
【図４Ａ】本発明の第２の実施形態に係るキャパシタを備えることによる効果を説明するための説明図である。
【図４Ｂ】本発明の第２の実施形態に係るキャパシタを備えることによる効果を説明するための説明図である。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１４】
また、以下では、本発明の実施形態に係るスイッチとして、１入力２出力でオン／オフを切り替えるＳＰＤＴ（Single  pole,  dual  throw）スイッチを例に挙げて説明する。なお、以下では、説明の便宜上、１入力２出力のＳＰＤＴについて説明するが、各端子は入力と出力のどちらでもかまわない。また、本発明の実施形態に係るスイッチは、ＳＰＤＴスイッチに限られない。例えば、本発明の実施形態に係るスイッチは、１入力１出力でオン／オフを切り替えるＳＰＳＴ（Single  pole,  single  throw）スイッチであってもよく、また、１入力３以上出力でオン／オフを切り替えるスイッチであってもよい。本発明の実施形態に係るスイッチは、後述する第１スイッチング部（または第２スイッチング部）を１または２以上備えることによって、多様なスイッチを実現することが可能である。
【００１５】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るスイッチ１００の構成の一例を示す説明図である。
【００１６】
［１］スイッチ１００の構成
まず、スイッチ１００の構成の一例について説明する。スイッチ１００は、高周波信号が入力される入力端子ＣＰと、第１出力端子Ｐ１と、第２出力端子Ｐ２と、入力端子ＣＰと第１出力端子Ｐ１との間に接続される第１スイッチング部１０２と、入力端子ＣＰと第２出力端子Ｐ１との間に接続される第２スイッチング部１０４とを備える。第１スイッチング部１０２は、入力端子ＣＰに入力される高周波信号を、選択的に第１出力端子Ｐ１から出力させる。また、第２スイッチング部１０４は、入力端子ＣＰに入力される高周波信号を、選択的に第２出力端子Ｐ２から出力させる。
【００１７】
ここで、本発明の実施形態に係る高周波信号としては、例えば、長波や、中波、短波、超短波、極超短波、マイクロ波、ミリ波などの無線通信に用いられる周波数の信号（例えば、３０［ｋＨｚ］〜３００［ＧＨｚ］の信号）が挙げられる。なお、本発明の実施形態に係る高周波信号は、上記に限られない。例えば、本発明の実施形態に係る高周波信号は、３０［ｋＨｚ］未満の信号であってもよく、また、３００［ＧＨｚ］より高い周波数の信号であってもよい。
【００１８】
スイッチ１００では、制御電圧Ｖｃ０、Ｖｃ１、Ｖｃ２の電圧レベル（ハイレベル／ローレベル）に応じて、第１スイッチング部１０２のオン／オフ動作と、第２スイッチング部１０４のオン／オフ動作とが制御される。より具体的には、例えば、制御電圧Ｖｃ０の電圧レベルをハイレベルに固定すると、第１スイッチング部１０２は、制御電圧Ｖｃ１（第１制御電圧）の電圧レベルがローレベルのときにオン状態となり、制御電圧Ｖｃ１の電圧レベルがハイレベルのときにオン状態となる。また、例えば、制御電圧Ｖｃ０の電圧レベルをハイレベルに固定すると、第２スイッチング部１０４は、制御電圧Ｖｃ２（第２制御電圧）の電圧レベルがローレベルのときにオン状態となり、制御電圧Ｖｃ２の電圧レベルがハイレベルのときにオン状態となる。
【００１９】
第１スイッチング部１０２は、第１インピーダンス変成器ＭＳＴＬ１と、第１バイポーラトランジスタＴＲ１１と、第２バイポーラトランジスタＴＲ１２とを備える。
【００２０】
第１インピーダンス変成器ＭＳＴＬ１は、入力端子ＣＰと第１出力端子Ｐ１との間の第１信号線上に設けられ、高抵抗を低抵抗に、低抵抗を高抵抗に変換する役目を果たす。ここで、第１インピーダンス変成器ＭＳＴＬ１としては、例えば、使用周波数の１／４波長線路が挙げられる。
【００２１】
第１バイポーラトランジスタＴＲ１１は、エミッタが接地され、コレクタが第１信号線に接続され、制御電圧Ｖｃ１に応じた電流がベースに印加される。ここで、第１バイポーラトランジスタＴＲ１１としては、例えば、ＳｉＧeＨＢＴとＢｕｌｋ  ＣＭＯＳの複合プロセスであるＳｉＧｅＢｉＣＭＯＳなどの一般的に用いられているプロセスが用いられた、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）が挙げられる。なお、本発明の実施形態に係る第１バイポーラトランジスタＴＲ１１が、ＳｉＧｅＢｉＣＭＯＳなどのプロセスによるヘテロ接合バイポーラトランジスタに限られないことは、言うまでもない。
【００２２】
第２バイポーラトランジスタＴＲ１２は、コレクタが接地され、エミッタが第１信号線に接続され、制御電圧Ｖｃ１に応じた電流がベースに印加される。ここで、第２バイポーラトランジスタＴＲ１２としては、第１バイポーラトランジスタＴＲ１１と同様に、例えば、ＳｉＧeＨＢＴとＢｕｌｋ  ＣＭＯＳの複合プロセスであるＳｉＧｅＢｉＣＭＯＳなどの一般的に用いられているプロセスが用いられた、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）が挙げられる。なお、本発明の実施形態に係る第２バイポーラトランジスタＴＲ１２が、ＳｉＧｅＢｉＣＭＯＳなどのプロセスによるヘテロ接合バイポーラトランジスタに限られないことは、言うまでもない。
【００２３】
第２スイッチング部１０４は、第２インピーダンス変成器ＭＳＴＬ２と、第３バイポーラトランジスタＴＲ２１と、第４バイポーラトランジスタＴＲ２２とを備える。
【００２４】
第２インピーダンス変成器ＭＳＴＬ２は、入力端子ＣＰと第２出力端子Ｐ２との間の第２信号線上に設けられ、高抵抗を低抵抗に、低抵抗を高抵抗に変換する役目を果たす。ここで、第２インピーダンス変成器ＭＳＴＬ２としては、第１インピーダンス変成器ＭＳＴＬ１と同様に、例えば、使用周波数の１／４波長線路が挙げられる。
【００２５】
第３バイポーラトランジスタＴＲ２１は、エミッタが接地され、コレクタが第２信号線に接続され、制御電圧Ｖｃ２に応じた電流がベースに印加される。ここで、第３バイポーラトランジスタＴＲ２１としては、例えば、ＳｉＧeＨＢＴとＢｕｌｋ  ＣＭＯＳの複合プロセスであるＳｉＧｅＢｉＣＭＯＳなどの一般的に用いられているプロセスが用いられた、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）が挙げられる。なお、本発明の実施形態に係る第３バイポーラトランジスタＴＲ２１が、ＳｉＧｅＢｉＣＭＯＳなどのプロセスによるヘテロ接合バイポーラトランジスタに限られないことは、言うまでもない。
【００２６】
第４バイポーラトランジスタＴＲ２２は、コレクタが接地され、エミッタが第２信号線に接続され、制御電圧Ｖｃ２に応じた電流がベースに印加される。ここで、第４バイポーラトランジスタＴＲ２２としては、第３バイポーラトランジスタＴＲ２１と同様に、例えば、ＳｉＧeＨＢＴとＢｕｌｋ  ＣＭＯＳの複合プロセスであるＳｉＧｅＢｉＣＭＯＳなどの一般的に用いられているプロセスが用いられた、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）が挙げられる。なお、本発明の実施形態に係る第４バイポーラトランジスタＴＲ２２が、ＳｉＧｅＢｉＣＭＯＳなどのプロセスによるヘテロ接合バイポーラトランジスタに限られないことは、言うまでもない。
【００２７】
［２］スイッチ１００におけるスイッチング動作の一例
次に、スイッチ１００におけるスイッチング動作の一例について説明する。以下では、入力端子ＣＰ−第１出力端子Ｐ１間がオン状態であり、入力端子ＣＰ−第２出力端子Ｐ２間がオフ状態である場合（すなわち、第１スイッチング部１０２がオン状態であり、第２スイッチング部１０４がオフ状態である場合）を例に挙げて説明する。つまり、以下では、制御電圧Ｖｃ０の電圧レベルがハイレベル、制御電圧Ｖｃ１の電圧レベルがローレベル、制御電圧Ｖｃ２の電圧レベルがハイレベルの場合を例に挙げて説明する。なお、上述したように、制御電圧Ｖｃ１の電圧レベルをハイレベルとし、制御電圧Ｖｃ２の電圧レベルをローレベルとすれば、スイッチ１００では、第１スイッチング部１０２がオフ状態となり、第２スイッチング部１０４がオン状態となる。
【００２８】
制御電圧Ｖｃ１の電圧レベルがローレベルのとき、第１バイポーラトランジスタＴＲ１１と、第２バイポーラトランジスタＴＲ１２とは、オフ状態となるので、入力端子ＣＰ−第１出力端子Ｐ１間の挿入損失は小さくなる。
【００２９】
一方、制御電圧Ｖｃ２の電圧レベルがローレベルのとき、第３バイポーラトランジスタＴＲ２１と、第４バイポーラトランジスタＴＲ２２とは、オン状態となり、図１に示すＢ点におけるインピーダンスは、グランドと短絡状態となる。よって、入力端子ＣＰ−第２出力端子Ｐ２間のアイソレーションは大きくなる。
【００３０】
また、スイッチ１００では、オフ状態である第２スイッチング部１０４が備える第２インピーダンス変成器ＭＳＴＬ２の作用により、第１スイッチング部１０２と第２スイッチング１０４との接続点である図１に示すＡ点は、開放状態となる。よって、第２スイッチング１０４が入力端子ＣＰ−第１出力端子Ｐ１間の挿入損失に与える影響は、最小となる。
【００３１】
スイッチ１００は、例えば上記のように、オン状態のスイッチング部１０２の挿入損失を小さくし、オフ状態のスイッチング部１０４のアイソレーションを大きくすることによって、スイッチングを実現する。
【００３２】
上記のように、オフ状態にある第２スイッチング部１０４は、図１に示すＢ点におけるインピーダンスを、グランドと短絡状態とすることによって、入力端子ＣＰ−第２出力端子Ｐ２間のアイソレーションを大きくする。ここで、第２スイッチング部１０４における第３バイポーラトランジスタＴＲ２１と、第４バイポーラトランジスタＴＲ２２との役目について、より具体的に説明する。
【００３３】
図１に示すＢ点において、高周波信号の正の振幅は、第３バイポーラトランジスタＴＲ２１によって短絡状態となる。一方、高周波信号の負の振幅に対して、第３バイポーラトランジスタＴＲ２１は、エミッタからコレクタ方向には電流が流れないため、短絡状態にすることができない。
【００３４】
また、第２スイッチング部１０４において第４バイポーラトランジスタＴＲ２２は、エミッタとコレクタとの接続関係が、第３バイポーラトランジスタＴＲ２１と逆となっている。よって、第２スイッチング部１０４では、第４バイポーラトランジスタＴＲ２２によって、高周波信号の負の振幅の電流を流すことが可能となるので、短絡状態を保つことができる。
【００３５】
図２Ａ、図２Ｂは、本発明の第１の実施形態に係る第４バイポーラトランジスタＴＲ２２を備えることによる効果を説明するための説明図である。図２Ａは、入力端子ＣＰ−第１出力端子Ｐ１間の入力される高周波信号電力に対する挿入損失との関係を、第４バイポーラトランジスタＴＲ２２を備える場合と備えない場合それぞれについて示している。また、図２Ｂは、入力端子ＣＰ−第１出力端子Ｐ１間の入力される高周波信号電力に対するＩＭＤ（Inter  Modulation  Distortion：相互変調歪）との関係を、第４バイポーラトランジスタＴＲ２２を備える場合と備えない場合それぞれについて示している。ここで、図２Ａ、図２Ｂに示すＡは、第４バイポーラトランジスタＴＲ２２を備える場合における特性の一例を示しており、また、図２Ａ、図２Ｂに示すＢは、第４バイポーラトランジスタＴＲ２２を備えない場合における特性の一例を示している。
【００３６】
図２Ａに示すように、第４バイポーラトランジスタＴＲ２２を備えることによって、第１スイッチング部１０２では、入力端子ＣＰ−第１出力端子Ｐ１間の挿入損失を、第４バイポーラトランジスタＴＲ２２を備えない場合よりも小さくすることができる。また、図２Ｂに示すように、第４バイポーラトランジスタＴＲ２２を備えることによって、第１スイッチング部１０２では、ＩＭＤ（相互変調歪）を、第４バイポーラトランジスタＴＲ２２を備えない場合よりも小さくすることができる。
【００３７】
なお、上記では、第２スイッチング部１０４に着目して説明したが、図１に示すように、第１スイッチング部１０２は、第２スイッチング部１０４と同様の構成を有する。つまり、第１スイッチング部１０２がオフ状態のときには、第１バイポーラトランジスタＴＲ１１は、第３バイポーラトランジスタＴＲ２１と同様の役目を果たし、また、第２バイポーラトランジスタＴＲ１２は、第４バイポーラトランジスタＴＲ２２と同様の役目を果たす。
【００３８】
したがって、本発明の第１の実施形態に係るスイッチ１００は、図１に示す構成をとることによって、高周波信号の振幅に対する歪みを低減しつつ、スイッチングを実現することができる。また、スイッチ１００は、図１に示す構成をとることによって、高周波信号が大電力の信号である場合においても、歪みを低減することができる。
【００３９】
また、スイッチ１００は、第１バイポーラトランジスタＴＲ１１、第２バイポーラトランジスタＴＲ１２、第３バイポーラトランジスタＴＲ２１、および第４バイポーラトランジスタＴＲ２２それぞれを、例えば、ＳｉＧeＨＢＴとＢｕｌｋ  ＣＭＯＳの複合プロセスであるＳｉＧｅＢｉＣＭＯＳなどの一般的に用いられているプロセスが用いられた、ヘテロ接合バイポーラトランジスタとしても、歪みの低減とスイッチングの実現とを図ることが可能である。つまり、スイッチ１００では、特殊なプロセスを用いる必要はない。
【００４０】
したがって、本発明の第１の実施形態に係るスイッチ１００は、コストの低減を図ることもできる。
【００４１】
（第２の実施形態）
本発明の実施形態に係るスイッチの構成は、図１に示す構成に限られない。図３は、本発明の第２の実施形態に係るスイッチ２００の構成の一例を示す説明図である。
【００４２】
スイッチ２００は、高周波信号が入力される入力端子ＣＰと、第１出力端子Ｐ１と、第２出力端子Ｐ２と、入力端子ＣＰと第１出力端子Ｐ１との間に接続される第１スイッチング部２０２と、入力端子ＣＰと第２出力端子Ｐ１との間に接続される第２スイッチング部２０４とを備える。第１スイッチング部２０２は、図１に示す第１スイッチング部１０２と同様に、入力端子ＣＰに入力される高周波信号を、選択的に第１出力端子Ｐ１から出力させる。また、第２スイッチング部２０４は、図１に示す第２スイッチング部１０４と同様に、入力端子ＣＰに入力される高周波信号を、選択的に第２出力端子Ｐ２から出力させる。
【００４３】
ここで、第１スイッチング部２０２と、図１に示す第１スイッチング部１０２とを比較すると、第１スイッチング部２０２は、基本的に図１に示す第１スイッチング部１０２と同様の構成を有しているが、さらに、第２バイポーラトランジスタＴＲ１２のベースに一端が接続され、他端が接地されるキャパシタＣ１を備えている。また、第２スイッチング部２０４と、図１に示す第２スイッチング部１０４とを比較すると、第２スイッチング部２０４は、基本的に図１に示す第２スイッチング部１０４と同様の構成を有しているが、さらに、第４バイポーラトランジスタＴＲ２２のベースに一端が接続され、他端が接地されるキャパシタＣ２を備えている。
【００４４】
キャパシタＣ１は、第１スイッチング部２０２がオン状態（すなわち、第１バイポーラトランジスタＴＲ１１、および第２バイポーラトランジスタＴＲ１２がオフ状態）である場合において、入力端子ＣＰ−第１出力端子Ｐ１間の挿入損失の増大と、歪みの劣化とが生じる可能性を低減する役目を果たす。また、キャパシタＣ２は、第２スイッチング部２０４がオン状態（すなわち、第３バイポーラトランジスタＴＲ２１、および第４バイポーラトランジスタＴＲ２２がオフ状態）である場合において、入力端子ＣＰ−第２出力端子Ｐ２間の挿入損失の増大と、歪みの劣化とが生じる可能性を低減する役目を果たす。
【００４５】
より具体的に説明すると、例えば、入力端子ＣＰ−第１出力端子Ｐ１間がオン状態のとき、第２バイポーラトランジスタＴＲ１２は、オフ状態を維持している必要がある。しかしながら、例えば入力端子ＣＰから入力される高周波信号が大電力の信号である場合には、高周波振幅が第２バイポーラトランジスタＴＲ１２のベースにリークし、その結果、第２バイポーラトランジスタＴＲ１２は、オフ状態を維持できなくなることが起こりうる。
【００４６】
スイッチ２００は、第２バイポーラトランジスタＴＲ１２のベースに一端が接続され、他端が接地されるキャパシタＣ１を備えることによって、第２バイポーラトランジスタＴＲ１２のベースの電位を高周波振幅に対して安定させ、第２バイポーラトランジスタＴＲ１２がオフ状態を維持できなくなることを防止する。ここで、キャパシタＣ１の容量としては、例えば、高周波で短絡となるような容量が挙げられる。より具体的には、キャパシタＣ１の容量としては、例えば、１［ＧＨｚ］の周波数に対して２［ｐＦ］程度の容量が挙げられる。なお、本発明の実施形態に係るキャパシタＣ１の容量が、上記に限られないことは、言うまでもない。
【００４７】
図４Ａ、図４Ｂは、本発明の第２の実施形態に係るキャパシタＣ１を備えることによる効果を説明するための説明図である。図４Ａは、入力端子ＣＰ−第１出力端子Ｐ１間の入力される高周波信号電力に対する挿入損失との関係を、キャパシタＣ１を備える場合と備えない場合それぞれについて示している。また、図４Ｂは、入力端子ＣＰ−第１出力端子Ｐ１間の入力される高周波信号電力に対するＩＭＤ（相互変調歪）との関係を、キャパシタＣ１を備える場合と備えない場合それぞれについて示している。ここで、図４Ａ、図４Ｂに示すＡは、キャパシタＣ１を備える場合における特性の一例を示しており、また、図４Ａ、図４Ｂに示すＢは、キャパシタＣ１を備えない場合における特性の一例を示している。
【００４８】
図４Ａに示すように、キャパシタＣ１を備えることによって、第１スイッチング部２０２では、入力端子ＣＰ−第１出力端子Ｐ１間の挿入損失を、キャパシタＣ１を備えない場合よりも小さくすることができる。また、図４Ｂに示すように、キャパシタＣ１を備えることによって、第１スイッチング部２０２では、ＩＭＤ（相互変調歪）を、キャパシタＣ１を備えない場合よりも小さくすることができる。
【００４９】
なお、上記では、第１スイッチング部２０２に着目して説明したが、図３に示すように、第２スイッチング部２０４は、第１スイッチング部２０２と同様の構成を有する。つまり、第２スイッチング部２０４がオン状態のときには、キャパシタＣ２は、キャパシタＣ１と同様の役目を果たす。
【００５０】
したがって、本発明の第２の実施形態に係るスイッチ２００は、図３に示す構成をとることによって、図１に示す第１の実施形態に係るスイッチ１００よりも、さらに高周波信号の振幅に対する歪みを低減しつつ、スイッチングを実現することができる。また、スイッチ２００は、図３に示す構成をとることによって、高周波信号が大電力の信号である場合においても、歪みを低減することができる。
【００５１】
また、スイッチ２００は、図１に示す第１の実施形態に係るスイッチ１００と同様に、第１バイポーラトランジスタＴＲ１１、第２バイポーラトランジスタＴＲ１２、第３バイポーラトランジスタＴＲ２１、および第４バイポーラトランジスタＴＲ２２それぞれを、例えば、ＳｉＧeＨＢＴとＢｕｌｋ  ＣＭＯＳの複合プロセスであるＳｉＧｅＢｉＣＭＯＳなどの一般的に用いられているプロセスが用いられた、ヘテロ接合バイポーラトランジスタとしても、歪みの低減とスイッチングの実現とを図ることが可能である。つまり、スイッチ２００では、図１に示す第１の実施形態に係るスイッチ１００と同様に、特殊なプロセスを用いる必要はない。
【００５２】
したがって、本発明の第２の実施形態に係るスイッチ２００は、図１に示す第１の実施形態に係るスイッチ１００と同様に、コストの低減を図ることもできる。
【００５３】
なお、本発明の第２の実施形態に係るスイッチの構成は、図３に示す構成に限られない。例えば、図３では、第１スイッチング部２０２と第２スイッチング部２０４との双方が、キャパシタＣ１またはキャパシタＣ２を備える構成を示しているが、いずれか一方がキャパシタを備える構成をとることも可能である。上記構成であっても、第２の実施形態の変形例に係るスイッチは、図１に示す第１の実施形態に係るスイッチ１００と同等以上の効果を奏することができる。
【００５４】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５５】
例えば、本発明の実施形態に係るスイッチは、図１に示すスイッチ１００、図３に示すスイッチ２００（変形例に係るスイッチも含む）の等価回路で構成されていてもよい。
【符号の説明】
【００５６】
１００、２００    スイッチ
１０２、２０２    第１スイッチング部
１０４、２０４    第２スイッチング部
【図１】
0005481461.tif 000002
【図２Ａ】
0005481461.tif 000003
【図２Ｂ】
0005481461.tif 000004
【図３】
0005481461.tif 000005
【図４Ａ】
0005481461.tif 000006
【図４Ｂ】
0005481461.tif 000007