(57)【特許請求の範囲】
【請求項１】
アナログ信号からデジタル信号に変換するＡＤ変換回路へ、前記アナログ信号の入力の振幅を可変させて出力するＡＧＣ回路と、
前記ＡＧＣ回路が出力するアナログ信号の出力範囲と、既定の電圧の範囲と比較して、該比較の結果に基づいて前記ＡＧＣ回路が出力するアナログ信号の出力範囲を制御する第１検波部と、
前記ＡＧＣ回路の出力から該ＡＧＣ回路が出力するアナログ信号の出力範囲を任意の範囲に制御する第２検波部と、
を備える、ＡＤ変換器。
【請求項２】
前期第１検波部は、前記ＡＧＣ回路が出力するアナログ信号の出力範囲と、前記ＡＤ変換回路の参照電圧とを比較して、該比較の結果に基づいて前記ＡＧＣ回路が出力するアナログ信号の出力範囲を制御する、請求項１に記載のＡＤ変換器。
【請求項３】
前記第１検波部は、前記ＡＧＣ回路が出力するアナログ信号の出力範囲が前記参照電圧の範囲を超えている期間に、前記ＡＧＣ回路の出力が前記ＡＤ変換回路の参照電圧の範囲を超えていることを示す信号を出力する、請求項２に記載のＡＤ変換器。
【請求項４】
前記第１検波部が出力する前記信号はパルスである、請求項３に記載のＡＤ変換器。
【請求項５】
前記第１検波部を用いることによる前記ＡＤ変換回路のＡＤ変換性能と、前記第２検波部を用いることによる前記ＡＤ変換回路のＡＤ変換性能とを比較する性能比較部をさらに備え、
前記性能比較部は、前記第１検波部による検波と前記第２検波部による検波の内、前記ＡＤ変換回路のＡＤ変換性能が優れている方の検波を選択する、請求項１に記載のＡＤ変換器。
【請求項６】
前記第１検波部を用いることによる前記ＡＤ変換回路のＡＤ変換性能と、前記第２検波部を用いることによる前記ＡＤ変換回路のＡＤ変換性能と、前記第１検波部及び前記第２検波部によるＡＤ変換性能とを比較する性能比較部をさらに備え、
前記性能比較部は、前記第１検波部による検波と、前記第２検波部による検波と、前記第１検波部及び前記第２検波部による検波の内、前記ＡＤ変換回路のＡＤ変換性能が優れている方の検波を選択する、請求項１に記載のＡＤ変換器。
【請求項７】
前記ＡＤ変換回路の参照電圧を変化させる参照電圧変化部をさらに備える、請求項２に記載のＡＤ変換器。
【請求項８】
前記ＡＤ変換回路は、フラッシュ型のＡＤ変換回路である、請求項１に記載のＡＤ変換器。
【請求項９】
アナログ信号からデジタル信号に変換するＡＤ変換回路へ、前記アナログ信号の入力の振幅を可変させて出力するゲインコントロールステップと、
前記ゲインコントロールステップで出力されるアナログ信号の出力範囲と、既定の電圧の範囲と比較して、該比較の結果に基づいて前記ゲインコントロールステップで出力されるアナログ信号の出力範囲を制御する第１検波ステップと、
前記ゲインコントロールステップで出力されるアナログ信号の出力範囲を任意の範囲に制御する第２検波ステップと、
を備える、ＡＤ変換回路の電圧制御方法。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換器及びＡＤ変換回路の電圧制御方法に関する。
【背景技術】
【０００２】
ＡＤ変換回路を用いてデジタル信号処理を行う場合、入力されるアナログ信号を精度良くデジタル信号に変換することは、変換回路以降の信号処理をする上で非常に重要である。そこで、通常はＡＤ変換回路の前段にＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）回路を配置する。これにより、波形情報を失わず、かつ分解能を損なわないために、アナログ信号の振幅レベルを自動的にコントロールし、アナログ入力信号の振幅範囲が上記ダイナミックレンジにほぼ一致するように設定している。
【０００３】
また、高速無線通信機器の受信処理で使用されるＡＤ変換回路（フラッシュタイプ）は、参照電圧を細かく分圧して各分圧電圧をそれぞれにアナログ入力電圧と比較するとともに、その比較結果を２進符号のデジタル値に符号化する。このとき、上記ＡＤ変換回路のアナログ入力ダイナミックレンジは参照電圧によって決定される。特に、放送や通信関係の信号処理を行う場合には、伝送経路での損失が予想されるためアナログ信号レベルを一定範囲内に抑えることは必要不可欠になる。
【０００４】
そこで、アナログ信号の振幅レベルを自動的にコントロールする手法の一つとして、ＡＤ変換回路のデジタル出力から取り出される信号の振幅値を所定の設定値と比較して得られる差分データによって、上記ＡＤ変換回路のアナログ入力ダイナミックレンジを定める参照電圧を可変設定させる技術がある（特許文献１、２参照）。
【０００５】
この技術を用いることで、アナログ入力信号のダイナミックレンジと参照電圧の電圧差（ＶＯＨ−ＶＯＬ）とを一致させることができるため、ＡＤ変換回路の量子化分解能を常に最大限に活用できる構成になっている。また、アナログ入力信号をゲインコントロールする必要がなくなるため、ＡＧＣ（オートゲインコントロール）回路が不要となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１−３７１２１号公報
【特許文献２】特開平０９−１１６４３５号公報
【特許文献３】特開平７−５０５８３号公報
【特許文献４】特開平８−１５４１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記技術では参照電圧を調整するので、量子化分解能（１ＬＳＢ）の幅が可変し、ＡＤ変換回路の動作制約を厳しくしてしまうという問題がある。さらに、デジタル出力を用いるために、ＰＷＭ（パルス幅変調；Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）でデジタルからアナログに変換し、その出力をローパスフィルタで平滑化してゲインコントロール信号ＧＣＮＴを得て入力側へフィードバックする経路も必要となることや、ＡＤ変換回路を通過させアナログ入力を収束させるまでの時間が余計に必要になるなどのデメリットがある。上記技術の類似技術（参照電圧を合わせ込みにいく技術）としては特許文献３などがある。
【０００８】
ここで、特に微細プロセスを使用する場合は、各トランジスタや抵抗素子などの相対バラつきなどの影響で顕著に見えてくることにより、量子化分解能の幅はなるべく制約条件が厳しくないように設計することが一般的になっている。
【０００９】
また、類似技術として、ＡＧＣ回路である一定のレベルまで増幅したあと、そのアナログ入力振幅に参照電圧を可変させ、合わせ込みにいくという技術がある（例えば特許文献４）。この技術を用いることで、量子化分解能（１ＬＳＢ）の幅をＡＤ変換回路の動作制約条件内に抑えることが可能になり、上述の参照電圧を合わせ込みにいく技術での問題点はクリアになる。
【００１０】
しかし、ＡＧＣ回路である一定のレベルまで増幅したあと、そのアナログ入力振幅に参照電圧を可変させ、合わせ込みにいく技術では、２段階で調整するシーケンス（ＡＧＣ回路でアナログ入力振幅をある基準となるように調整し、その後、その基準の入力振幅になったものに参照電圧を合わせ込みにいくというステップ）が必要になる。従って、動作状態を収束するための時間が余計にかかってしまうというデメリットがある。特に、高速無線通信において送受信動作切り替え時の収束時間制約が厳しい場合などは、このようなデメリットが特に問題となる。
【００１１】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、ＡＤ変換の際のアナログ入力振幅の収束時間を短縮させつつ、ＡＤ変換回路が想定する量子化分解能を最大限に活用することが可能な、新規かつ改良されたＡＤ変換器及びＡＤ変換回路の電圧制御方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明のある観点によれば、アナログ信号からデジタル信号に変換するＡＤ変換回路へ、前記アナログ信号の入力の振幅を可変させて出力するＡＧＣ回路と、前記ＡＧＣ回路が出力するアナログ信号の出力範囲と、既定の電圧の範囲と比較して、該比較の結果に基づいて前記ＡＧＣ回路が出力するアナログ信号の出力範囲を制御する第１検波部と、を備える、ＡＤ変換器が提供される。
【００１３】
前期第１検波部は、前記ＡＧＣ回路が出力するアナログ信号の出力範囲と、前記ＡＤ変換回路の参照電圧とを比較して、該比較の結果に基づいて前記ＡＧＣ回路が出力するアナログ信号の出力範囲を制御してもよい。
【００１４】
前記第１検波部は、前記ＡＧＣ回路が出力するアナログ信号の出力範囲が前記参照電圧の範囲を超えている期間に、前記ＡＧＣ回路の出力が前記ＡＤ変換回路の参照電圧の範囲を超えていることを示す信号を出力してもよい。
【００１５】
前記第１検波部が出力する前記信号はパルスであってもよい。
【００１６】
上記ＡＤ変換器は、前記ＡＧＣ回路の出力から該ＡＧＣ回路が出力するアナログ信号の出力範囲を任意の範囲に制御する第２検波部をさらに備えていてもよい。
【００１７】
上記ＡＤ変換器は、前記第１検波部を用いることによる前記ＡＤ変換回路のＡＤ変換性能と、前記第２検波部を用いることによる前記ＡＤ変換回路のＡＤ変換性能とを比較する性能比較部をさらに備え、前記性能比較部は、前記第１検波部による検波と前記第２検波部による検波の内、前記ＡＤ変換回路のＡＤ変換性能が優れている方の検波を選択してもよい。
【００１８】
上記ＡＤ変換器は、前記第１検波部を用いることによる前記ＡＤ変換回路のＡＤ変換性能と、前記第２検波部を用いることによる前記ＡＤ変換回路のＡＤ変換性能と、前記第１検波部及び前記第２検波部によるＡＤ変換性能とを比較する性能比較部をさらに備え、前記性能比較部は、前記第１検波部による検波と、前記第２検波部による検波と、前記第１検波部及び前記第２検波部による検波の内、前記ＡＤ変換回路のＡＤ変換性能が優れている方の検波を選択してもよい。
【００１９】
上記ＡＤ変換器は、前記ＡＤ変換回路の参照電圧を変化させる参照電圧変化部をさらに備えていてもよい。
【００２０】
前記ＡＤ変換回路は、フラッシュ型のＡＤ変換回路であってもよい。
【００２１】
また、上記課題を解決するために、本発明の別の観点によれば、アナログ信号からデジタル信号に変換するＡＤ変換回路へ、前記アナログ信号の入力の振幅を可変させて出力するゲインコントロールステップと、前記ゲインコントロールステップで出力されるアナログ信号の出力範囲と、既定の電圧の範囲と比較して、該比較の結果に基づいて前記ゲインコントロールステップで出力されるアナログ信号の出力範囲を制御する検波ステップと、を備える、ＡＤ変換回路の電圧制御方法が提供される。
【発明の効果】
【００２２】
以上説明したように本発明によれば、ＡＤ変換の際のアナログ入力振幅の収束時間を短縮させつつ、ＡＤ変換回路が想定する量子化分解能を最大限に活用することが可能な、新規かつ改良されたＡＤ変換器及びＡＤ変換回路の電圧制御方法を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態にかかるＡＤ変換器１００を示す説明図である。
【図２】ＡＤ変換回路１２０の構成例を示す説明図である。
【図３】本発明の一実施形態にかかるＡＤ変換器１００の回路動作を説明するための波形を示す説明図である。
【図４】検波部１４０の構成例を示す説明図である。
【図５】本発明の一実施形態にかかるＡＤ変換器１００の動作を示す流れ図である。
【図６】アナログ入力信号の振幅の方が参照電圧の差より大きい場合の、アナログ入力信号ＶＩＮ、参照電圧ＶＯＨ、ＶＯＬ、及び検波部１４０が生成するパルスＶＰＵＬＳＥの波形を示す説明図である。
【図７】アナログ入力信号の振幅の方が参照電圧の差より小さい場合の、アナログ入力信号ＶＩＮ、参照電圧ＶＯＨ、ＶＯＬ、及び検波部１４０が生成するパルスＶＰＵＬＳＥの波形を示す説明図である。
【図８】本発明の一実施形態にかかるＡＤ変換器１００の変形例を示す説明図である。
【図９】本発明の一実施形態にかかるＡＤ変換器１００の変形例を示す説明図である。
【図１０】従来のＡＤ変換回路を備えたデジタル復調回路１０の構成例を示す説明図である。
【図１１】ＡＤ変換回路の参照電圧を変更させる様子を示す説明図である。
【発明を実施するための形態】
【００２４】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２５】
なお、説明は以下の順序で行うものとする。
＜１．従来技術の問題点＞
＜２．本発明の一実施形態＞
［２−１．ＡＤ変換器の構成例］
［２−２．ＡＤ変換器の動作］
［２−３．ＡＤ変換器の変形例］
＜３．まとめ＞
【００２６】
＜１．従来技術の問題点＞
まず、従来技術及びその従来技術が抱える問題点について説明する。図１０は、従来のＡＤ変換回路を備えたデジタル復調回路１０の構成例を示す説明図であり、デジタル出力から取り出される信号の振幅値を所定の設定値と比較して得られる差分データによって、アナログ入力ダイナミックレンジを定める参照電圧を可変設定させる技術を適用したデジタル復調回路１０の構成を示したものである。
【００２７】
図１０に示したように、デジタル復調回路１０は、ＡＤ変換回路１１と、検波回路１２、１３と、ＬＰＦ１４、１５と、加算器１６と、レベルセンサ１７と、ＰＷＭ発生器１８と、参照電圧可変レベル発生回路１９と、を含んで構成される。
【００２８】
ＡＤ変換回路１１は、アナログの入力信号をデジタルの入力信号に変換して出力するものであり、フラッシュ型のＡＤ変換回路である。ＡＤ変換回路１１は、例えば、所定の変調方式（例えば、ＱＰＳＫ変調）で変調されたアナログ入力信号をＡＤ変換して出力する。
【００２９】
検波回路１２は、ＡＤ変換回路１１に対して検波処理を実行し、Ｉチャネルのベースバンド信号を出力するものである。同様に、検波回路１３は、ＡＤ変換回路１１に対して検波処理を実行し、Ｑチャネルのベースバンド信号を出力するものである。ＬＰＦ１４、１５は、それぞれ検波回路１２、１３に対するフィルタリングを行うものであり、加算器１６は、ＬＰＦ１４、１５の出力を加算して、レベルセンサ１７へ出力するものである。
【００３０】
レベルセンサ１７は、加算器１６からの出力を受け取って、ベースバンド信号の信号レベルをモニタするものである。レベルセンサ１７は、ベースバンド信号の信号レベルのモニタ結果をＰＷＭ発生器１８へ出力する。
【００３１】
ＰＷＭ発生器１８は、レベルセンサ１７からの、ベースバンド信号の信号レベルのモニタ結果をＤＡ変換して出力するものである。ＰＷＭ発生器１８の出力は、抵抗Ｒ３及びキャパシタＣ２からなるローパスフィルタで平滑化され、ゲインコントロール信号ＧＣＮＴとして参照電圧可変レベル発生回路１９に送られる。
【００３２】
参照電圧可変レベル発生回路１９は、ＰＷＭ発生器１８及びローパスフィルタから供給されるゲインコントロール信号ＧＣＮＴを受け取り、ゲインコントロール信号ＧＣＮＴを用いてＡＤ変換回路１１の参照電圧を制御する。ゲインコントロール信号ＧＣＮＴを用いてＡＤ変換回路１１の参照電圧を制御する方法としては、例えばゲインコントロール信号ＧＣＮＴに応じて抵抗値が変化する可変抵抗を用いてＡＤ変換回路１１の参照電圧を制御する方法がある。
【００３３】
上述したように、この技術を用いることで、アナログ入力ダイナミックレンジと参照電圧の電圧差（ＶＯＨ−ＶＯＬ）が一致するため、ＡＤ変換回路の量子化分解能を常に最大限に活用できる構成になっている。また、アナログ入力信号をゲインコントロールする必要がなくなるため、ＡＧＣ（オートゲインコントロール）回路が不要となる。
【００３４】
しかし、この技術は、図１１に示したように、ＡＤ変換回路の参照電圧ＶＯＨ、ＶＯＬを調整することになる。参照電圧ＶＯＨ、ＶＯＬを、それぞれＶＯＨ’、ＶＯＬ’に調整することで、ＡＤ変換回路１１へ入力するアナログ入力信号ＶＩＮの振幅を参照電圧に合わせ込むことになるが、これにより、ＡＤ変換回路１１の量子化分解能（１ＬＳＢ）の幅が可変し、ＡＤ変換回路の動作制約を厳しくしてしまうという問題がある。
【００３５】
さらに、デジタル出力を用いるために、ＰＷＭ（パルス幅変調；Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）でデジタルからアナログに変換し、その出力をローパスフィルタで平滑化してゲインコントロール信号ＧＣＮＴを得て入力側へフィードバックする経路も必要となることや、ＡＤ変換回路を通過させアナログ入力を収束させるまでの時間が余計に必要になるなどのデメリットがある。
【００３６】
そこで、以下で説明する本発明の一実施形態に係るＡＤ変換器では、まずは参照電圧ＶＯＨ、ＶＯＬを調整するのではなく、アナログ入力信号の振幅を調整する。これにより、アナログ入力振幅の収束時間を短縮させつつ、ＡＤ変換回路が想定する量子化分解能を最大限に活用することが可能となる。
【００３７】
＜２．本発明の一実施形態＞
［２−１．ＡＤ変換器の構成例］
次に、本発明の一実施形態にかかるＡＤ変換器の構成例について説明する。図１は、本発明の一実施形態にかかるＡＤ変換器１００を示す説明図である。以下、図１を用いて本発明の一実施形態にかかるＡＤ変換器１００の構成について説明する。
【００３８】
図１に示したように、本発明の一実施形態にかかるＡＤ変換器１００は、ＡＧＣ回路１１０と、ＡＤ変換回路１２０と、参照電圧可変レベル発生回路１３０と、検波部１４０と、を含んで構成される。
【００３９】
ＡＧＣ回路１１０は、アナログ入力信号に対して所定の増幅率によって増幅して出力する回路である。ＡＧＣ回路１１０は、検波部１４０から供給されるゲインコントロール信号ＧＣＮＴによって、上記増幅率を変更することができる。
【００４０】
ＡＤ変換回路１２０は、ＡＧＣ回路１１０から供給される、所定の増幅率によって増幅されたアナログ入力信号をデジタル信号に変換して出力するものであり、フラッシュ型のＡＤ変換回路である。フラッシュ型のＡＤ変換回路は、複数のコンパレータ（比較器）を並列に並べて、アナログの入力信号を基準信号と一斉に比較するものであり、１回の比較でアナログ値をデジタル値に変換することができる。ＡＤ変換回路１２０は、外部から参照電圧ＶＯＨ、ＶＯＬが供給され、この参照電圧ＶＯＨ、ＶＯＬを用いて、ＡＧＣ回路１１０から供給されるアナログ入力信号をデジタル信号に変換して出力する。
【００４１】
図２は、フラッシュ型のＡＤ変換回路であるＡＤ変換回路１２０の構成例を示す説明図である。図２に示したように、ＡＤ変換回路１２０は、抵抗Ｒ０、Ｒ１、Ｒ２、・・・、Ｒｎ−２、Ｒｎ−１、Ｒｎからなるラダー抵抗と、増幅器ＡＭＰ１、ＡＭＰ２、・・・、ＡＭＰｎ−１、ＡＭＰｎと、コンパレータＣＭＰ１、ＣＭＰ２、ＣＭＰ３、・・・、ＣＭＰｎ−２、ＣＭＰｎ−１、ＣＭＰｎと、アナログ信号の供給を受けてアナログ信号からデジタル信号に変換して出力するエンコーダ１２２と、を含んで構成される。
【００４２】
ＡＤ変換回路１２０は、このような構成を有することで、入力されるアナログ信号をデジタル信号に変換して出力することができる。もちろん、ＡＤ変換回路１２０は図２に示したものに限られないことは言うまでもない。
【００４３】
参照電圧可変レベル発生回路１３０は、ＡＤ変換回路１２０の参照電圧ＶＯＨ、ＶＯＬを制御するものである。参照電圧可変レベル発生回路１３０を用いてＡＤ変換回路１２０の参照電圧ＶＯＨ、ＶＯＬの値を変更することで、ＡＤ変換回路１２０に供給されるアナログ入力信号のダイナミックレンジと、参照電圧の電圧差（ＶＯＨ−ＶＯＬ）とを一致させることができる。
【００４４】
検波部１４０は、ＡＧＣ回路１１０から供給される、所定の増幅率によって増幅されたアナログ入力信号の振幅と、参照電圧可変レベル発生回路１３０からの参照電圧ＶＯＨ、ＶＯＬの差とを比較（検波）するものである。
【００４５】
検波部１４０は、アナログ入力信号の振幅と参照電圧の差とを比較した結果、アナログ入力信号の振幅の方が大きければ、ＡＧＣ回路１１０に対して増幅率を下げるゲインコントロール信号ＧＣＮＴを出力する。一方、検波部１４０は、アナログ入力信号の振幅と参照電圧の差とを比較した結果、アナログ入力信号の振幅の方が小さければ何も出力しない。これにより、ＡＧＣ回路１１０は、ゲインコントロール信号ＧＣＮＴが検波部１４０から出力されるまで、増幅率を上げる制御を実行する。
【００４６】
このゲインコントロール信号ＧＣＮＴは、例えば、アナログ入力信号の振幅が参照電圧を超えている場合にＨＩＧＨ状態となるパルスを用いて生成されるようにしてもよい。検波部１４０は、このようなパルスを生成することで、パルスの長さに応じてＡＧＣ回路１１０のゲインをコントロールすることができる。
【００４７】
図３は、本発明の一実施形態にかかるＡＤ変換器１００の回路動作を説明するための波形を示す説明図である。本発明の一実施形態にかかるＡＤ変換器１００は、アナログ入力信号ＶＩＮの振幅を自動的に制御することができるオート可変機能と、参照電圧可変レベル発生回路１３０を用いて参照電圧を制御するマニュアル可変機能とを備えている。
【００４８】
そして本発明の一実施形態にかかるＡＤ変換器１００は、アナログ入力信号ＶＩＮの振幅と、参照電圧の電圧差（ＶＯＨ−ＶＯＬ）とを比較することで、参照電圧を調整すること無く、ＡＤ変換回路１２０に供給されるアナログ入力信号のダイナミックレンジと、参照電圧の電圧差（ＶＯＨ−ＶＯＬ）とを一致させることができる。これにより、本発明の一実施形態にかかるＡＤ変換器１００は、ＡＤ変換回路１２０に想定されている量子化分解能を最大限に活用することが可能になる。
【００４９】
以上、図１を用いて本発明の一実施形態にかかるＡＤ変換器１００の構成について説明した。次に、本発明の一実施形態にかかるＡＤ変換器１００に含まれる検波部１４０の構成例について説明する。
【００５０】
図４は、検波部１４０の構成例を示す説明図である。以下、図３を用いて検波部１４０の構成例について説明する。
【００５１】
図４に示したように、検波部１４０は、比較器１４２と、ループフィルタ１４４と、ゲインコントロール信号出力回路１４６と、を含んで構成される。
【００５２】
比較器１４２は、ＡＧＣ回路１１０で増幅されたアナログ入力信号ＶＩＮの振幅と、参照電圧可変レベル発生回路１３０からの参照電圧ＶＯＨ、ＶＯＬを受け取って、アナログ入力信号ＶＩＮの振幅と、参照電圧の差（ＶＯＨ−ＶＯＬ）とを比較するものである。
【００５３】
比較した結果、アナログ入力信号ＶＩＮの振幅の方が大きければ、比較器１４２は、そのアナログ入力信号ＶＩＮの振幅の方が大きい期間にＨＩＧＨ状態となるパルスをループフィルタ１４４へ出力する。一方、比較した結果、アナログ入力信号ＶＩＮの振幅の方が小さければ、比較器１４２はＬＯＷ状態のままのパルスをループフィルタ１４４へ出力する。
【００５４】
ループフィルタ１４４は、比較器１４２が出力するパルスに対して交流成分を取り除くものである。ループフィルタ１４４の出力はゲインコントロール信号出力回路１４６に送られる。
【００５５】
ゲインコントロール信号出力回路１４６は、比較器１４２が出力し、ループフィルタ１４４を通過したパルスを受け取り、受け取ったパルスから、ＡＧＣ回路１１０の増幅率を制御するゲインコントロール信号ＧＣＮＴを生成して出力するものである。ＡＧＣ回路１１０は、ゲインコントロール信号出力回路１４６から出力されるゲインコントロール信号ＧＣＮＴによって増幅率を変化させる。
【００５６】
このように検波部１４０を構成することで、アナログ入力信号の振幅と参照電圧の差とを比較し、比較結果に応じてＡＧＣ回路１１０の増幅率を制御することができる。そして、本発明の一実施形態にかかるＡＤ変換器１００は、ＡＤ変換の際のアナログ入力振幅の収束時間を短縮させつつ、参照電圧は変更しないので、ＡＤ変換回路１２０が想定する量子化分解能を最大限に活用することが可能となる。
【００５７】
以上、図４を用いて検波部１４０の構成例について説明した。次に、本発明の一実施形態にかかるＡＤ変換器１００の動作について説明する。
【００５８】
［２−２．ＡＤ変換器の動作］
図５は、本発明の一実施形態にかかるＡＤ変換器１００の動作を示す流れ図である。以下、図５を用いて、本発明の一実施形態にかかるＡＤ変換器１００の動作について説明する。
【００５９】
本発明の一実施形態にかかるＡＤ変換器１００は、アナログ信号が入力されると、ＡＧＣ回路１１０でアナログ入力信号を増幅する。ＡＧＣ回路１１０は、増幅したアナログ入力信号をＡＤ変換回路１２０に出力すると共に、検波部１４０にも増幅したアナログ入力信号を出力する。
【００６０】
検波部１４０は、ＡＧＣ回路１１０で増幅されたアナログ入力信号と、参照電圧可変レベル発生回路１３０からの参照電圧ＶＯＨ、ＶＯＬの供給を受けて、アナログ入力信号の振幅と、参照電圧の差とを比較する（ステップＳ１０１）。このアナログ入力信号の振幅と、参照電圧の差との比較は、図３に示した比較器１４２が行う。
【００６１】
上記ステップＳ１０１で、アナログ入力信号の振幅と、参照電圧の差とが比較されると、続いて、検波部１４０はアナログ入力信号の振幅と、参照電圧の差との大小を比較する（ステップＳ１０２）。このアナログ入力信号の振幅と、参照電圧の差との大小比較は、図３に示した比較器１４２が行う。
【００６２】
上記ステップＳ１０２での判断の結果、アナログ入力信号の振幅の方が参照電圧の差より大きかった場合は、検波部１４０は、ＡＧＣ回路１１０の増幅率を下げるためのゲインコントロール信号ＧＣＮＴを出力する（ステップＳ１０３）。
【００６３】
一方、上記ステップＳ１０２での判断の結果、アナログ入力信号の振幅の方が参照電圧の差より大きくなかった場合は、検波部１４０は、ＡＧＣ回路１１０の増幅率を下げるためのゲインコントロール信号ＧＣＮＴの出力を停止する（ステップＳ１０４）。
【００６４】
図６は、アナログ入力信号の振幅の方が参照電圧の差より大きい場合の、アナログ入力信号ＶＩＮ、参照電圧ＶＯＨ、ＶＯＬ、及び検波部１４０が生成するパルスＶＰＵＬＳＥの波形を示す説明図である。また、図７は、アナログ入力信号の振幅の方が参照電圧の差より小さい場合の、アナログ入力信号ＶＩＮ、参照電圧ＶＯＨ、ＶＯＬ、及び検波部１４０が生成するパルスＶＰＵＬＳＥの波形を示す説明図である。
【００６５】
図６に示したように、検波部１４０は、アナログ入力信号の振幅の方が参照電圧の差より大きい場合には、アナログ入力信号の振幅が参照電圧の差を超えている期間にＨＩＧＨ状態となるパルスＶＰＵＬＳＥを生成する。一方、図７に示したように、検波部１４０は、アナログ入力信号の振幅の方が参照電圧の差より小さい場合には、ＬＯＷ状態のままのパルスＶＰＵＬＳＥを出力する。
【００６６】
このように、検波部１４０は、アナログ入力信号の振幅が参照電圧を超えている場合にＨＩＧＨ状態となるパルスを生成することで、ＨＩＧＨ状態の長さに応じてＡＧＣ回路１１０のゲインを下げるようにコントロールすることができる。また、アナログ入力信号の振幅の方が参照電圧の差より小さい場合にはＬＯＷ状態のままのパルスを出力することで、検波部１４０はＡＧＣ回路１１０のゲインを上げるようにコントロールすることができる。
【００６７】
続いてＡＤ変換器１００は、ＡＤ変換処理が終了したかどうかを判断し（ステップＳ１０５）、終了していなければ上記ステップＳ１０１に戻り、アナログ入力信号の振幅と、参照電圧の差との比較を継続する。一方、ＡＤ変換処理が終了した場合には動作を終了する。
【００６８】
以上、本発明の一実施形態にかかるＡＤ変換器１００の動作について説明した。本発明の一実施形態にかかるＡＤ変換器１００は、このように動作することで、アナログ入力信号の振幅を参照電圧に自動的に合わせ込むことができ、アナログ入力振幅の収束時間を短縮させつつ、ＡＤ変換回路１２０が想定する量子化分解能を最大限に活用することが可能となる。
【００６９】
［２−３．ＡＤ変換器の変形例］
次に、本発明の一実施形態にかかるＡＤ変換器１００の変形例について説明する。図８は、本発明の一実施形態にかかるＡＤ変換器１００の変形例の構成を示す説明図である。以下、図８を用いて本発明の一実施形態にかかるＡＤ変換器１００の変形例について説明する。
【００７０】
図８に示したＡＤ変換器１００は、図１に示したＡＤ変換器１００と比較すると、検波部１４０が第１検波部１４０となり、さらに、新たに第２検波部１５０が追加された構成を有している。
【００７１】
第１検波部１４０は、上述の検波部１４０と同じ構成及び機能を有する。一方、第２検波部１５０は、参照電圧ＶＯＨ、ＶＯＬの差ではなく、あらかじめ定められた任意の振幅とＡＧＣ回路１１０の出力とを比較し、当該任意の振幅となるようにＡＧＣ回路１１０の増幅率を制御するゲインコントロール信号ＧＣＮＴを出力するものである。
【００７２】
このように、２つの検波部を備え、参照電圧ＶＯＨ、ＶＯＬの差だけでなく、あらかじめ定められた任意の振幅との比較を行うことで、図８に示したＡＤ変換器１００は、単に参照電圧ＶＯＨ、ＶＯＬの差を比較する場合に比べて、より精度の高いフィードバックが可能となる。そして、２つの検波部を備え、参照電圧ＶＯＨ、ＶＯＬの差だけでなく、あらかじめ定められた任意の振幅との比較を行うことで、図８に示したＡＤ変換器１００は、アナログ入力信号の振幅を任意の振幅に自動的に合わせ込むことができ、アナログ入力振幅の収束時間を短縮させつつ、ＡＤ変換回路が想定する量子化分解能を最大限に活用することが可能となる。
【００７３】
なお、第２検波部１５０は、上述した検波部１４０と同様に、あらかじめ定められた任意の振幅を超えている期間にＨＩＧＨ状態となるパルスを生成し、そのパルスに応じてゲインコントロール信号ＧＣＮＴを生成する構成を有していてもよい。
【００７４】
図９は、本発明の一実施形態にかかるＡＤ変換器１００の別の変形例の構成を示す説明図である。以下、図９を用いて本発明の一実施形態にかかるＡＤ変換器１００の別の変形例について説明する。
【００７５】
図９に示したＡＤ変換器１００は、図８に示したＡＤ変換器１００と比較すると、新たに性能モニタ・セレクト信号生成部１６０と、スイッチＳ１、Ｓ２とが追加された構成を有している。
【００７６】
性能モニタ・セレクト信号生成部１６０は、ＡＤ変換回路１２０の出力Ｄｏｕｔを受け取り、ＡＤ変換回路１２０の出力ＤｏｕｔのＡＤ変換性能をモニタするものである。ＡＤ変換性能としては、例えばＡＤ変換回路１２０の出力ＤｏｕｔのＳ／Ｎ比を取得してもよい。そして性能モニタ・セレクト信号生成部１６０は、ＡＤ変換回路１２０の出力ＤｏｕｔのＡＤ変換性能のモニタ結果に応じて、第１検波部１４０による検波と、第２検波部１５０による検波のどちらを選択するかを決定するためのセレクト信号を生成して出力する。
【００７７】
性能モニタ・セレクト信号生成部１６０が出力するセレクト信号は、スイッチＳ１、Ｓ２のオン・オフを切り替える信号である。スイッチＳ１、Ｓ２は例えばＭＯＳＦＥＴで構成されていてもよい。
【００７８】
性能モニタ・セレクト信号生成部１６０によるＡＤ変換回路１２０の出力ＤｏｕｔのＡＤ変換性能のモニタ処理は、例えば以下のように行ってもよい。
【００７９】
まず、図９に示したＡＤ変換器１００は、スイッチＳ１をオンにし、スイッチＳ２をオフにすることで、第１検波部１４０による検波結果によってゲインコントロールされたアナログ入力信号をＡＤ変換回路１２０でＡＤ変換し、その結果を性能モニタ・セレクト信号生成部１６０に一時的に保持する。例えば、性能モニタ・セレクト信号生成部１６０は、第１検波部１４０による検波結果によってゲインコントロールされたアナログ入力信号を入力したＡＤ変換回路１２０の出力ＤｏｕｔのＳ／Ｎ比を一時的に保持する。
【００８０】
続いて図９に示したＡＤ変換器１００は、スイッチＳ１をオフにし、スイッチＳ２をオンにすることで、第２検波部１５０による検波結果によってゲインコントロールされたアナログ入力信号をＡＤ変換回路１２０でＡＤ変換し、その結果を性能モニタ・セレクト信号生成部１６０に一時的に保持する。例えば、性能モニタ・セレクト信号生成部１６０は、第２検波部１５０による検波結果によってゲインコントロールされたアナログ入力信号を入力したＡＤ変換回路１２０の出力ＤｏｕｔのＳ／Ｎ比を一時的に保持する。
【００８１】
さらに図９に示したＡＤ変換器１００は、スイッチＳ１、Ｓ２の両方をオンにすることで、第１検波部１４０及び第２検波部１５０による検波結果によってゲインコントロールされたアナログ入力信号をＡＤ変換回路１２０でＡＤ変換し、その結果を性能モニタ・セレクト信号生成部１６０に一時的に保持する。例えば、性能モニタ・セレクト信号生成部１６０は、第１検波部１４０及び第２検波部１５０による検波結果によってゲインコントロールされたアナログ入力信号を入力したＡＤ変換回路１２０の出力ＤｏｕｔのＳ／Ｎ比を一時的に保持する。
【００８２】
そして、性能モニタ・セレクト信号生成部１６０は、３種類の検波結果によってゲインコントロールされたアナログ入力信号に対するＡＤ変換の結果を比較し、ＡＤ変換の結果が良好であったものの検波を選択するためのセレクト信号を生成して出力する。より具体的には、３種類の検波結果によってゲインコントロールされたアナログ入力信号に対するＳ／Ｎ比を比較して、結果が良好であったものの検波を選択するためのセレクト信号を生成して出力する。
【００８３】
例えば、第１検波部１４０による検波結果によってゲインコントロールされたアナログ入力信号のＡＤ変換の結果の方が良好であった場合は、性能モニタ・セレクト信号生成部１６０は、スイッチＳ１をオンにして、スイッチＳ２をオフにするセレクト信号を生成して出力する。
【００８４】
また、第２検波部１５０による検波結果によってゲインコントロールされたアナログ入力信号のＡＤ変換の結果の方が良好であった場合は、性能モニタ・セレクト信号生成部１６０は、スイッチＳ１をオフにして、スイッチＳ２をオンにするセレクト信号を生成して出力する。
【００８５】
そして、第１検波部１４０及び第２検波部１５０による検波結果によってゲインコントロールされたアナログ入力信号のＡＤ変換の結果の方が良好であった場合は、性能モニタ・セレクト信号生成部１６０は、スイッチＳ１、Ｓ２の両方をオンにするセレクト信号を生成して出力する。
【００８６】
このように、種類の検波結果によってゲインコントロールされたアナログ入力信号に対するＡＤ変換の結果を比較し、ＡＤ変換の結果が良好であった方の検波を選択するように構成することで、図９に示したＡＤ変換器１００は、より良好なＡＤ変換処理を実現することができる。
【００８７】
なお、性能モニタ・セレクト信号生成部１６０によるＡＤ変換の性能の確認は、ＡＤ変換器１００を起動した際に一度だけ行われるようにしてもよく、定期的に行われるようにしてもよい。
【００８８】
＜３．まとめ＞
以上説明したように本発明の一実施形態によれば、ＡＤ変換回路１２０の参照電圧ＶＯＨ、ＶＯＬの差と、ＡＧＣ回路１１０で増幅されたアナログ入力信号の振幅とを検波部１４０で比較し、比較結果に応じてＡＧＣ回路１１０の増幅率を変化させることができるＡＤ変換器が提供される。
【００８９】
検波部１４０は、ＡＤ変換回路１２０の参照電圧ＶＯＨ、ＶＯＬの差と、ＡＧＣ回路１１０で増幅されたアナログ入力信号の振幅とを比較し、アナログ入力信号の振幅が参照電圧ＶＯＨ、ＶＯＬの差を超えていれば、その超えている期間だけＨＩＧＨ状態となるパルスを生成する。そして、検波部１４０は、そのパルスに基づいてＡＧＣ回路１１０の増幅率を変化させるゲインコントロール信号ＧＣＮＴを生成し、ＡＧＣ回路１１０に出力する。
【００９０】
これにより、ＡＧＣ回路１１０で増幅されるアナログ入力信号の振幅を、自動的にＡＤ変換回路１２０の参照電圧ＶＯＨ、ＶＯＬの差に合わせ込むことができる。そして、アナログ入力振幅の収束時間を短縮させつつ、ＡＤ変換回路が想定する量子化分解能を最大限に活用することが可能となる。
【００９１】
加えて、本発明の一実施形態にかかるＡＤ変換器１００は、参照電圧可変レベル発生回路１３０を用いて、ＡＤ変換回路１２０の参照電圧ＶＯＨ、ＶＯＬをマニュアルで変化させることもできる。これにより、例えば、アナログ入力信号の強度が弱く、ＡＧＣ回路１１０で増幅してもノイズを含めて増幅してしまい、効果的にＡＤ変換を行えない場合には、ＡＤ変換回路１２０の参照電圧ＶＯＨ、ＶＯＬを、参照電圧可変レベル発生回路１３０を用いて変化させることで、アナログ入力信号のダイナミックレンジを参照電圧に合わせ込むことができる。
【００９２】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【００９３】
１００    ＡＤ変換器
１１０    ＡＧＣ回路
１２０    ＡＤ変換回路
１２２    エンコーダ
１３０    参照電圧可変レベル発生回路
１４０    検波部
１４２    比較器
１４４    ループフィルタ
１４６    ゲインコントロール信号出力回路
１５０    第２検波部
１６０    性能モニタ・セレクト信号生成部
【図１】
0005565206.tif 000002
【図２】
0005565206.tif 000003
【図３】
0005565206.tif 000004
【図４】
0005565206.tif 000005
【図５】
0005565206.tif 000006
【図６】
0005565206.tif 000007
【図７】
0005565206.tif 000008
【図８】
0005565206.tif 000009
【図９】
0005565206.tif 000010
【図１０】
0005565206.tif 000011
【図１１】
0005565206.tif 000012