(57)【特許請求の範囲】
【請求項１】
電源供給配線に、少なくとも１種類以上の論理素子が複数接続されて構成される集積回路の該電源供給線間の容量を計算する集積回路電源間容量の計算装置において、
上記集積回路を構成する各回路素子としての接続配置を示す回路配置情報と、該集積回路の各論理素子としての接続関係を示す論理素子配置情報と、該集積回路の入力端子に入力される論理値を示す入力情報とが入力される入力手段と、
上記入力情報に基づいて、上記論理素子配置情報で示される各論理素子の入力端子に入力される論理値を示す論理値情報を解析する入力情報解析手段と、
上記論理素子の種類毎に、論理値と、該論理値に応じて変化する寄生容量とを対応付けて記憶した第１の記憶手段と、
上記論理素子間の接続関係と、接続された論理素子間の電源供給配線の寄生容量とを対応付けて記憶した第２の記憶手段と、
上記第１の記憶手段を参照して、上記入力情報解析手段により解析された論理値情報から、上記論理素子配置情報で示される各論理素子の寄生容量を積算する第１の積算手段と、
上記第２の記憶手段を参照して、上記論理素子配置情報で示される各論理素子間に配置されている配線の寄生容量を積算する第２の積算手段と、
上記第１の積算手段で積算された寄生容量と、上記第２の積算手段で積算された寄生容量との合計値を、上記集積回路の電源間容量として出力する出力手段とを備え、
上記第２の積算手段は、上記論理素子配置情報で示される各論理素子間に配置されている配線の寄生容量のうち、電位が異なる配線間の寄生容量のみを積算する集積回路電源間容量の計算装置。
【請求項２】
電源供給配線に、少なくとも１種類以上の論理素子が複数接続されて構成される集積回路の該電源供給線間の容量を計算する集積回路電源間容量の計算方法において、
上記集積回路を構成する各回路素子としての接続配置を示す回路配置情報と、該集積回路の各論理素子としての接続関係を示す論理素子配置情報と、該集積回路の入力端子に入力される論理値を示す入力情報とを入力する入力ステップと、
上記入力情報に基づいて、上記論理素子配置情報で示される各論理素子の入力端子に入力される論理値を示す論理値情報を解析する入力情報解析ステップと、
上記論理素子の種類毎に、論理値と、該論理値に応じて変化する寄生容量とを対応付けて記憶した第１の記憶手段を参照して、上記入力情報解析ステップにより解析した論理値情報から、上記論理素子配置情報で示される各論理素子の寄生容量を積算する第１の積算ステップと、
上記論理素子間の接続関係と、接続された論理素子間の電源供給配線の寄生容量とを対応付けて記憶した第２の記憶手段を参照して、上記論理素子配置情報で示される各論理素子間の電源供給配線の寄生容量を積算する第２の積算ステップと、
上記第１の積算ステップで積算された寄生容量と、上記第２の積算ステップで積算された寄生容量との合計値を、上記集積回路の電源間容量として出力する出力ステップとを有し、
上記第２の積算ステップでは、上記論理素子配置情報で示される各論理素子間に配置されている配線の寄生容量のうち、電位が異なる配線間の寄生容量のみを積算する集積回路電源間容量の計算方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源供給配線に、少なくとも１種類以上の論理素子が複数接続されて構成される集積回路の該電源供給線間の容量を計算する集積回路電源間容量の計算装置、及び、方法に関するものである。
【背景技術】
【０００２】
電源供給配線に接続された集積回路は、例えば、図１７に示すような等価回路としてモデル化されていた。すなわち、集積回路は、図１７に示すように、電源供給配線ＶＤＤ、ＶＳＳ間に接続された抵抗素子Ｒと、電源容量によって規定されるコンデンサＣとが直列接続され、これらＲＣの接続経路に対して並列接続された電流源Ｉとからなる等価回路としてモデル化されている。
【０００３】
このようにして、集積回路の電源間は、静的な値としてモデル化されるが、実際には集積回路の動作状態によって変動する。この電源間容量の変動は、集積回路が組み込まれる電子機器の動作特性を大きく左右する。このため、動作特性に係るシミュレーションの精度を高めるには、容量の変動量を高精度に見積もる必要がある。
【０００４】
ここで、特許文献１に記載のように、ＳＰＩＣＥに代表されるような回路解析エンジンでは、入力端子の数をｎ、内部レジスタの数をｐ、集積回路の動作状態を規定する状態数を２ｎ＋ｐとすることで、変動分を見積もって電源間容量を計算することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１９９３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のように、従来の回路解析エンジンでは、動作状態に応じた変動分を見積もって電源間容量を計算可能であるが、しかし、集積回路の回路規模が大きくなるのに伴って、電源間容量の変動の取りうる値が増大してしまう。すなわち、従来の回路解析エンジンでは、回路規模が大きくなると計算時間が指数的に増大してしまう。このため、従来の回路解析エンジンでは、電源間容量の変動を考慮して、多数の動作状態毎の電源間容量を見積もることができなかった。
【０００７】
本発明は、このような実情に鑑みて提案されたものであり、回路規模が増大しても、計算時間の増大を抑えつつ、高精度に動作状態に応じた変動分を考慮して集積回路の電源供給線間の容量を計算可能な集積回路電源間容量の計算装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するための手段として、本発明は、電源供給配線に、少なくとも１種類以上の論理素子が複数接続されて構成される集積回路の該電源供給線間の容量を計算する集積回路電源間容量の計算装置において、上記集積回路を構成する各回路素子としての接続配置を示す回路配置情報と、該集積回路の各論理素子としての接続関係を示す論理素子配置情報と、該集積回路の入力端子に入力される論理値を示す入力情報とが入力される入力手段と、上記入力情報に基づいて、上記論理素子配置情報で示される各論理素子の入力端子に入力される論理値を示す論理値情報を解析する入力情報解析手段と、上記論理素子の種類毎に、論理値と、該論理値に応じて変化する寄生容量とを対応付けて記憶した第１の記憶手段と、上記論理素子間の接続関係と、接続された論理素子間の電源供給配線の寄生容量とを対応付けて記憶した第２の記憶手段と、上記第１の記憶手段を参照して、上記入力情報解析手段により解析された論理値情報から、上記論理素子配置情報で示される各論理素子の寄生容量を積算する第１の積算手段と、上記第２の記憶手段を参照して、上記論理素子配置情報で示される各論理素子間に配置されている配線の寄生容量を積算する第２の積算手段と  上記第１の積算手段で積算された寄生容量と、上記第２の積算手段で積算された寄生容量との合計値を、上記集積回路の電源間容量として出力する出力手段とを備え、上記第２の積算手段は、上記論理素子配置情報で示される各論理素子間に配置されている配線の寄生容量のうち、電位が異なる配線間の寄生容量のみを積算する。
【０００９】
また、本発明は、電源供給配線に、少なくとも１種類以上の論理素子が複数接続されて構成される集積回路の該電源供給線間の容量を計算する集積回路電源間容量の計算方法において、上記集積回路を構成する各回路素子としての接続配置を示す回路配置情報と、該集積回路の各論理素子としての接続関係を示す論理素子配置情報と、該集積回路の入力端子に入力される論理値を示す入力情報とを入力する入力ステップと、上記入力情報に基づいて、上記論理素子配置情報で示される各論理素子の入力端子に入力される論理値を示す論理値情報を解析する入力情報解析ステップと、上記論理素子の種類毎に、論理値と、該論理値に応じて変化する寄生容量とを対応付けて記憶した第１の記憶手段を参照して、上記入力情報解析ステップにより解析した論理値情報から、上記論理素子配置情報で示される各論理素子の寄生容量を積算する第１の積算ステップと、上記論理素子間の接続関係と、接続された論理素子間の電源供給配線の寄生容量とを対応付けて記憶した第２の記憶手段を参照して、上記論理素子配置情報で示される各論理素子間の電源供給配線の寄生容量を積算する第２の積算ステップと、上記第１の積算ステップで積算された寄生容量と、上記第２の積算ステップで積算された寄生容量との合計値を、上記集積回路の電源間容量として出力する出力ステップとを有し、上記第２の積算ステップでは、上記論理素子配置情報で示される各論理素子間に配置されている配線の寄生容量のうち、電位が異なる配線間の寄生容量のみを積算する。
【発明の効果】
【００１０】
本発明は、論理値に応じて変化する各論理素子の寄生容量を示す情報と、論理素子間の接続関係に応じて変化する電源供給配線の寄生容量を示す情報と参照して、論理素子配置情報で示される各論理素子間に配置されている配線の寄生容量のうち、電位が異なる配線間の寄生容量のみを積算することにより、回路規模が増大しても、計算時間の増大を抑えつつ、高精度に動作状態に応じた変動分を考慮して集積回路の電源供給線間の容量を計算することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明が適用された計算装置が実現されるコンピュータを示す図である。
【図２】本発明が適用された計算装置の具体的な構成について説明するための図である。
【図３】回路配置情報で示される回路構成の具体例について説明するための図である。
【図４】論理素子配置情報の具体例について説明するための図である。
【図５】（Ａ）は、論理の依存関係を表す回路グラフについて説明するための図であり、（Ｂ）は、入力ベクトル解析部により決定される論理値について説明するための図である。
【図６】インバータ素子とＮＡＮＤ素子との間に配置されている配線の構成について説明するための図である。
【図７】（Ａ）は、標準セルの具体的な回路構成について説明するための図であり、（Ｂ）は、上記構成に対応する等価回路モデルについて説明するための図である。
【図８】（Ａ）は、インバータ素子の入出力関係について説明するための図であり、（Ｂ）は、ＮＡＮＤ素子の入出力関係について説明するための図である。
【図９】（Ａ）は、入力ベクトル解析部により解析された論理値情報について説明するための図であり、（Ｂ）は、論理ゲート容量テーブルにより選択される電源容量について説明するための図である。
【図１０】配線間の寄生容量について説明するための図である。
【図１１】配線間容量積算部により行われる処理を説明するための図である。
【図１２】全容量加算出力部により行われる処理を説明するための図である。
【図１３】シミュレータにおいて、各種容量テーブルの読み込み処理と、入力情報の入力処理と、入力情報から回路グラフを作成する作成処理までの演算時間について評価するための図である。
【図１４】シミュレータによる各論理素子の寄生容量の演算時間と、ＳＰＩＣＥによる各論理素子の寄生容量の演算時間とについて評価するための図である。
【図１５】任意の設計条件で設計した集積回路に対して、入力ベクトルを変化させたときの集積回路の電源供給線間の容量について評価するための図である。
【図１６】入力ベクトルを変化させたときの集積回路ｓ１２３８の電源供給線間の容量について、「提案手法」に相当するシミュレータの演算結果と、集積回路の実測値とを示す図である。
【図１７】集積回路をモデル化した等価回路の従来例について説明するための図である。
【発明を実施するための形態】
【００１２】
本発明が適用された計算装置は、電源供給配線に、少なくとも１種類以上の論理素子が複数接続されて構成される集積回路の電源供給線間の容量を計算する装置である。
【００１３】
このような計算装置は、図１に示すようなＣＰＵ１０１と、メモリ１０２と、ハードディスクなどの外部記憶装置１０３と、キーボードなどの入力インタフェース部１０４と、ディスプレイ１０５とを備えるコンピュータ１００を用いて実現される。すなわち、本発明が適用された計算装置は、コンピュータ１００に当該計算装置に対応するプログラムが組み込まれることで、図２に示すような、シミュレータ１として実現されるものである。以下では、本発明が適用された計算装置の具体例について、シミュレータ１を用いて具体的に説明する。
【００１４】
シミュレータ１は、図２に示すように、入力部１１と、入力ベクトル解析部１２と、信号配線解析部１３と、論理素子容量積算部１４と、標準セル容量情報記憶部１５と、配線間容量積算部１６と、配線間容量情報記憶部１７、全容量加算出力部１８とを備える。
【００１５】
入力部１１は、ユーザにより入力インタフェース部１０４が操作されることで、集積回路を構成する各回路素子としての接続配置を示す回路配置情報と、集積回路の各論理素子としての接続関係を示す論理素子配置情報と、集積回路の入力端子に入力される論理値を示す入力情報とが入力される。入力部１１には、例えば、図３に示すような回路配置情報２と、図４に示すような論理素子配置情報３とを、回路解析エンジンであるＳＰＩＣＥに従って記述したネットリストが入力される。ここで、回路配置情報２は、電源供給線ＶＤＤ、ＶＳＳ間に配置された回路素子の接続配置を示している。また、論理素子配置情報３は、入力端子Ｉｎ１がインバータ素子３１の入力端子と接続されており、入力端子Ｉｎ２とインバータ素子の出力端子Ｎ１とが、ＮＡＮＤ素子３２の入力端子と接続されており、論理演算結果がＮＡＮＤ素子３２の出力端子Ｎ２から出力する論理回路を示している。また、入力部１１には、入力情報として、入力端子Ｉｎ１、Ｉｎ２に入力される論理値を示す入力ベクトルが入力される。
【００１６】
本実施形態では、少なくとも１種類以上の論理素子が複数接続されて構成される集積回路の具体例として、回路配置情報２で示された回路の電源供給線ＶＤＤ、ＶＳＳ間の容量を計算するものとして説明する。
【００１７】
入力部１１は、ネットリストと、Ｉｎ１、Ｉｎ２に入力される論理値を示す入力ベクトルとを、入力ベクトル解析部１２と、信号配線解析部１３と、配線間容量積算部１６とにそれぞれ通知する。
【００１８】
入力ベクトル解析部１２は、入力部１１に入力された入力ベクトルに基づいて、論理素子配置情報３で示される各論理素子の入力端子に入力される論理値を示す論理値情報を解析する。
【００１９】
具体的に、入力ベクトル解析部１２は、論理素子配置情報３から、図５（Ａ）に示すような論理の依存関係を表す回路グラフ４を作成する。回路グラフ４では、入力端子Ｉｎ１の論理値が、出力端子Ｎ１の論理値として置き換えられ、入力端子Ｉｎ２の論理値と出力端子Ｎ１の論理値とが、出力端子Ｎ２の論理値として置き換えられる論理の依存関係を表している。
【００２０】
入力ベクトル解析部１２は、入力ベクトルと、回路グラフ４とに基づいて、Ｉｎ１→Ｉｎ２→Ｎ１→Ｎ２の順に各論理素子に入力される論理値を決定する。例えば、入力ベクトル（Ｉｎ１、Ｉｎ２）が（１、０）の場合、入力ベクトル解析部１２は、図５（Ｂ）に示すようにして、各論理値（Ｎ１、Ｎ２）が（０、０）となるように決定する。そして、入力ベクトル解析部１２は、決定した論理値情報を、信号配線解析部１３と標準セル容量情報記憶部１５とにそれぞれ通知する。
【００２１】
信号配線解析部１３は、論理素子配置情報３で示される各論理素子間の信号配線の電位を、入力ベクトル解析部１２により解析された論理値情報に基づき解析する。具体的に、信号配線解析部１３は、図６に示すように、インバータ素子３１とＮＡＮＤ素子３２との間に配置されている配線４１〜４４の電位を解析する。ここで、配線４１は電源供給線ＶＤＤであり、配線４２はインバータ素子３１とＮＡＮＤ素子３２とを接続する信号線であり、配線４３は、入力端子Ｉｎ２とＮＡＮＤ素子３２の入力端子とを接続する信号線であり、配線４４は電源供給線ＶＳＳである。
【００２２】
信号配線解析部１３は、入力ベクトル解析部１２により解析された論理値情報に基づき、配線４１〜４４の電位を、下記の表１のようにして決定する。
【００２３】
【表１】
0005565725.tif 000002
【００２４】
論理素子容量積算部１４は、標準セル容量情報記憶部１５に記憶されている標準セル容量テーブルを参照して、入力ベクトル解析部１２により解析された論理値情報から、論理素子配置情報３で示される各論理素子の寄生容量を積算する。
【００２５】
ここで、論理素子容量積算部１４の具体的な処理に先立ち、標準セル容量情報記憶部１５に記憶されている標準セル容量テーブルの具体的な構成について説明する。
【００２６】
ここで、標準セルとは、集積回路を構成する論理素子であって、本実施形態においては、上述したインバータ素子３１やＮＡＮＤ素子３２などの論理素子に相当するものである。すなわち、例えば図７（Ａ）に示すようなレイアウトからなる標準セル５は、図７（Ｂ）に示すような回路構成として表されるものである。ここで、この標準セル５は、ｎチャネルとｐチャネルのＭＯＳＦＥＴのトランジスタ５１、５２を、電源供給線ＶＤＤ、ＶＳＳの間に相補形となるようにして配置して、入力端子Ａと出力端子ＹからなるＣＭＯＳ構造のインバータ素子である。
【００２７】
この標準セル５は、その寄生容量Ｃが、図７（Ｂ）に示すように、８つの寄生容量Ｃ０〜Ｃ８によって規定される。ここで、寄生容量Ｃ０は、電源供給線ＶＤＤと接地線ＧＮＤとの間の寄生容量である。寄生容量Ｃ１は、電源供給線ＶＤＤと、入力端子Ａに接続された信号線との間の寄生容量である。寄生容量Ｃ２は、電源供給線ＶＤＤと、出力端子Ｙに接続された信号線との間の寄生容量である。寄生容量Ｃ３は、入力端子Ａに接続された信号線と、出力端子Ｙに接続された信号線との間の寄生容量である。寄生容量Ｃ４は、入力端子Ａに接続された信号線と、接地線ＧＮＤとの間の寄生容量である。寄生容量Ｃ５は、出力端子Ｙに接続された信号線と、接地線ＧＮＤとの間の寄生容量である。寄生容量Ｃ６は、入力端子Ａに接続された信号線と、電源供給線ＶＳＳとの間の寄生容量である。寄生容量Ｃ７は、出力端子Ｙに接続された信号線と、電源供給線ＶＳＳとの間の寄生容量である。寄生容量Ｃ８は、電源供給線ＶＳＳと接地線ＧＮＤとの間の寄生容量である。
【００２８】
標準セル５は、上述した寄生容量Ｃ１〜Ｃ８のうち、入力端子Ａに入力される論理値に応じて選択された寄生容量の合計値が、動作状態に応じた変動分を考慮した寄生容量となる。このような各標準セルの、動作状態に応じた変動分を考慮した寄生容量は、既存の回路解析エンジンを用いて、インバータ素子やＮＡＮＤ素子などの種類毎に標準セルを設計して、入力端子に入力される電圧を論理値に応じて変化させるシミュレーションを実行することで得られる。
【００２９】
このようなシミュレーションを予め行って得られた結果を用いて、論理素子容量積算部１４は、例えばインバータ素子やＮＡＮＤ素子などの標準セルの種類毎に、論理値と、論理値に応じて変化する寄生容量とを対応付けた記憶した標準セル容量テーブルを記憶する。
【００３０】
具体例として、論理素子容量積算部１４は、図８（Ａ）に示すようなインバータ素子３１の入力端子Ａに入力される論理値に対応付けた下記の表２に示すテーブルを記憶している。
【００３１】
【表２】
0005565725.tif 000003
【００３２】
また、論理素子容量積算部１４は、図８（Ｂ）に示すようなＮＡＮＤ素子３２の入力端子Ａ、Ｂに入力される論理値に対応付けた下記の表３に示すテーブルを記憶している。
【００３３】
【表３】
0005565725.tif 000004
【００３４】
以上のように論理素子容量積算部１４に記憶されたな論理ゲート容量テーブルを参照して、論理素子容量積算部１４は、各論理素子の寄生容量を積算する。
【００３５】
ここで、入力ベクトル解析部１２により解析された論理値情報は、図９（Ａ）に示すように、インバータ素子３１の入力端子Ａに入力される論理値が０であり、ＮＡＮＤ素子３２の入力端子Ａ、Ｂに入力される論理値が１、０であることを示している。したがって、論理素子容量積算部１４は、論理ゲート容量テーブルを参照して、図９（Ｂ）の斜線で示すように、インバータ素子３１の電源間容量として「１．１５ｆＦ」を選択し、ＮＡＮＤ素子３２の電源間容量として「１．２０ｆＦ」を選択する。そして、論理素子容量積算部１４は、各論理素子の寄生容量の積算値Ｃｃｅｌｌ［ｆＦ］＝１．１５＋１．２０として算出して、算出した積算値の情報を、全容量加算出力部１８に通知する。
【００３６】
配線間容量積算部１６は、配線間容量情報記憶部１７に記憶されている配線間容量テーブルを参照して、論理素子配置情報３で示される各論理素子間に配置されている配線の寄生容量を積算する。
【００３７】
ここで、配線間容量積算部１６の具体的な処理に先立ち、配線間容量情報記憶部１７に記憶されている配線間容量テーブルの具体的な構成について説明する。まず、図１０に示すような、インバータ素子３１の出力端子Ｎ１からＮＡＮＤ素子３２の入力端子までの間に配置されている配線４１〜４４について、互いの配線間の寄生容量を、次のようにして規定する。例えば、配線４１、４２間の寄生容量Ｃ１２、配線４２、４４間の寄生容量Ｃ２４、配線４２、４３間の寄生容量Ｃ２３、配線４１、４３間の寄生容量Ｃ１３、及び、配線４３、４４間の寄生容量Ｃ３４と規定する。
【００３８】
配線間容量積算部１６は、論理素子間の接続関係と、接続された論理素子間に配置されている配線の寄生容量とを対応付けた配線間容量テーブルを記憶する。
【００３９】
具体例として、配線間容量積算部１６は、図１０に示すような接続関係に対応付けた下記の表４に示すテーブルを記憶している。
【００４０】
【表４】
0005565725.tif 000005
【００４１】
以上のように配線間容量積算部１６に記憶された配線間容量テーブルを参照して、配線間容量積算部１６は、各論理素子間に配置された配線の寄生容量を積算する。
【００４２】
配線間容量積算部１６は、論理素子間に配置された配線の寄生容量の合計値を単に積算してもよいが、特に、信号配線解析部１３により解析された解析結果に基づいて、互いに電位が異なる配線間の寄生容量のみの合計値を、各論理素子間の配線毎に積算することが、精度向上の観点から好ましい。
【００４３】
例えば、配線間容量積算部１６は、図１１に示すような、インバータ素子３１とＮＡＮＤ素子３２との間に配置されている配線４１〜４４について、信号配線解析部１３により解析された解析結果に基づき、互いに電位が異なる配線の組み合わせの寄生容量Ｃ１２、Ｃ１３を積算して、インバータ素子３１とＮＡＮＤ素子３２との間の配線電源容量Ｃｗｉｒｅとして算出する。このようにして、配線間容量積算部１６は、各配線の電位差を考慮することで、実際の動作状態を考慮した配線間の容量を算出することができる。
【００４４】
配線間容量積算部１６は、各論理素子間の配線毎に積算して、算出した積算値の情報を、全容量加算出力部１８に通知する。
【００４５】
全容量加算出力部１８は、論理素子容量積算部１４で積算された寄生容量と、配線間容量積算部１６で積算された寄生容量との合計値を、ネットリストで示され、入力ベクトルにより動作状態が規定される集積回路の電源間容量として、例えばディスプレイ１０５に視認可能に出力する。
【００４６】
具体的に、全容量加算出力部１８は、図１２に示すような、インバータ素子３１とＮＡＮＤ素子３２との間に配置されている配線４１〜４４において、寄生容量の合計値Ｃｃｋｔである下記式を出力する。
【００４７】
Ｃｃｋｔ＝Ｃｃｅｌｌ＋Ｃｗｉｒｅ
以上のような構成からなるシミュレータ１では、論理値に応じて変化する各論理素子の寄生容量を示す情報と、論理素子間の接続関係に応じて変化する配線の寄生容量を示す情報と参照することにより、回路規模が増大しても、計算時間の増大を抑えつつ、高精度に動作状態に応じた変動分を考慮して集積回路の電源供給線間の容量を計算することができる。
【００４８】
例えば、ＳＰＩＣＥなどの回路解析エンジンのみで用いて解析する場合と比較して、本発明が適用されたシミュレータ１は、回路規模が増大しても、計算時間の増大を抑えつつ、高精度に動作状態に応じた変動分を考慮して集積回路の電源供給線間の容量を計算することができる
本発明が適用されたシミュレータ１を実現したときの性能について評価する。比較例として、上述したコンピュータ１００に、回路解析エンジンであるＳＰＩＣＥをインストールして実現したシミュレータの性能を用いるものとする。
【００４９】
まず、シミュレータ１において、各種容量テーブルの読み込み処理と、入力情報の入力処理と、入力情報から回路グラフ４を作成する作成処理までの演算時間について評価する。比較例に係る演算時間は、ＳＰＩＣＥによるシミュレータを実現したときの、入力情報の入力処理と、回路グラフ４に相当する回路行列の生成処理までの演算時間とした。
【００５０】
図１３において、「提案手法」に相当するシミュレータ１と、「ＳＰＩＣＥ  ＡＣ解析」に相当するＳＰＩＣＥによるシミュレータとでは、論理素子の数「ｎｕｍｂｅｒ  ｏｆ  ｃｅｌｌｓ」に比例して演算時間が増加するが、シミュレータ１の方が演算時間が短いことを示している。
【００５１】
また、シミュレータ１による各論理素子の寄生容量の演算時間と、ＳＰＩＣＥによる各論理素子の寄生容量の演算時間とについて評価する。
【００５２】
図１４において、「提案手法」に相当するシミュレータ１では、論理素子の数「ｎｕｍｂｅｒ  ｏｆ  ｃｅｌｌｓ」に比例して演算時間が増加するのに対して、「ＳＰＩＣＥ  ＡＣ解析」に相当するＳＰＩＣＥによるシミュレータでは、逆行列演算により論理素子の数ｎ１．３５に比例して演算時間が増加し、シミュレータ１の方が演算時間が短いことを示している。
【００５３】
このような図１３、図１４の結果から見ても明らかなように、シミュレータ１では、ＳＰＩＣＥなどのような個々の論理素子の入出力応答から容量を算出することなく、予め得られている情報を参照することで、より高速に、動作状態に応じた変動分を考慮して集積回路の電源供給線間の容量を計算することができる。
【００５４】
また、任意の設計条件で設計した集積回路に対して、入力ベクトルを変化させたときの集積回路の電源供給線間の容量について評価する。
【００５５】
ここで、図１５に示すように、「提案手法」に相当するシミュレータ１の演算結果は、誤差が１０ー５以下で、「ＳＰＩＣＥ  ＡＣ解析」に相当するＳＰＩＣＥによるシミュレータの演算結果と一致している。
【００５６】
また、入力ベクトルを変化させたときの集積回路の電源供給線間の容量について、「提案手法」に相当するシミュレータ１による演算結果の「実測値」と、集積回路の「実測値」との相関係数と平均誤差は、下記の表５に示す２つの集積回路ＩＳＣＡＳ８９ベンチマーク回路であるｓ１２３８、ｓ１４８８を用いた場合、次のようになった。
【００５７】
【表５】
0005565725.tif 000006
【００５８】
また、図１６は、入力ベクトルを変化させたときの集積回路ｓ１２３８の電源供給線間の容量について、「提案手法」に相当するシミュレータ１の演算結果と、集積回路の実測値とを示す図である。この図１４の結果から見ても明らかなように、「提案手法」に相当するシミュレータ１は、実測値と高い精度で一致して、入力ベクトルを変化させたときの集積回路の電源供給線間の容量を計算できる。
【００５９】
上記のような評価から明らかなように、シミュレータ１では、回路規模が増大しても、計算時間の増大を抑えつつ、高精度に動作状態に応じた変動分を考慮して集積回路の電源供給線間の容量を計算することができる。
【００６０】
なお、本発明は、以上の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。
【符号の説明】
【００６１】
１  シミュレータ、２  回路配置情報、３  論理素子配置情報、４  回路グラフ、５  標準セル、１１  入力部、１２  入力ベクトル解析部、１３  信号配線解析部、１４  論理素子容量積算部、１５  標準セル容量情報記憶部、１６  配線間容量積算部、１７  配線間容量情報記憶部、１８  全容量加算出力部、３１  インバータ素子、３２  ＮＡＮＤ素子、４１−４４  配線、５１、５２  トランジスタ、１００  コンピュータ、１０２  メモリ、１０３  外部記憶装置、１０４  入力インタフェース部、１０５  ディスプレイ
【図１】
0005565725.tif 000007
【図２】
0005565725.tif 000008
【図３】
0005565725.tif 000009
【図４】
0005565725.tif 000010
【図５】
0005565725.tif 000011
【図６】
0005565725.tif 000012
【図７】
0005565725.tif 000013
【図８】
0005565725.tif 000014
【図９】
0005565725.tif 000015
【図１０】
0005565725.tif 000016
【図１１】
0005565725.tif 000017
【図１２】
0005565725.tif 000018
【図１３】
0005565725.tif 000019
【図１４】
0005565725.tif 000020
【図１５】
0005565725.tif 000021
【図１６】
0005565725.tif 000022
【図１７】
0005565725.tif 000023