(57)【特許請求の範囲】
【請求項１】
直流の入力電圧が入力される電源入力部に接続された、第１スイッチング素子及び第２スイッチング素子による直列回路と、
少なくとも一次巻線と二次巻線が磁気的に結合されたトランスと、
前記第１スイッチング素子又は前記第２スイッチング素子に並列に接続され、前記トランスの一次巻線とインダクタとキャパシタとが直列に接続された直列共振回路と、
前記第１スイッチング素子のオン期間に前記トランスの二次巻線に発生する電圧を整流平滑して第１の出力電圧を取り出す第１の整流平滑回路と、
前記第２スイッチング素子のオン期間に前記トランスの二次巻線に発生する電圧を整流平滑して第２の出力電圧を取り出す第２の整流平滑回路と、
前記第１スイッチング素子と前記第２スイッチング素子とが相補的なオン／オフを繰り返すように駆動し、前記第１の出力電圧及び前記第２の出力電圧に基づいて、前記第１スイッチング素子のオン時間及び前記第２スイッチング素子のオン時間をそれぞれ制御し、前記第１の出力電圧及び前記第２の出力電圧を制御するスイッチング制御回路と、
前記第１の出力電圧を検出する第１の出力電圧検出回路と、
前記第２の出力電圧を検出する第２の出力電圧検出回路と、を備え、
前記第１の出力電圧をＶｏ１、前記第２の出力電圧をＶｏ２、前記第１スイッチング素子のオン時間をＴｏｎ１、前記第２スイッチング素子のオン時間をＴｏｎ２、第１の基準電圧をＶｒｅｆ１、第２の基準電圧をＶｒｅｆ２、とすれば、前記スイッチング制御回路は、
【数５】
0005447651.tif 000009
（ここで、Ａ，Ｂ，Ｃ，Ｄは伝達関数、Ｌ［］はラプラス変換）
の関係で、前記第１の出力電圧検出回路の検出信号及び前記第２の出力電圧検出回路の検出信号に基づいて、前記第１の出力電圧Ｖｏ１及び前記第２の出力電圧Ｖｏ２がそれぞれ所定の電圧となるように、前記第１スイッチング素子のオン時間Ｔｏｎ１及び前記第２スイッチング素子のオン時間Ｔｏｎ２を多変数フィードバック制御する、スイッチング電源装置。
【請求項２】
直流の入力電圧が入力される電源入力部に接続された、第１スイッチング素子がハイサイド、第２スイッチング素子がローサイドとなる第１の直列回路と、
直流の入力電圧が入力される電源入力部に接続された、第３スイッチング素子がハイサイド、第４スイッチング素子がローサイドとなる第２の直列回路と、
少なくとも一次巻線と二次巻線が磁気的に結合されたトランスと、
前記第１スイッチング素子と前記第２スイッチング素子との接続点に一端が接続され、前記第３スイッチング素子と前記第４スイッチング素子との接続点に他端が接続された、前記トランスの一次巻線、インダクタ及びキャパシタによる直列共振回路と、
前記第１スイッチング素子及び前記第４スイッチング素子のオン期間に前記トランスの二次巻線に発生する電圧を整流平滑して第１の出力電圧を取り出す第１の整流平滑回路と、
前記第２スイッチング素子及び前記第３スイッチング素子のオン期間に前記トランスの二次巻線に発生する電圧を整流平滑して第２の出力電圧を取り出す第２の整流平滑回路と、
前記第１スイッチング素子及び前記第４スイッチング素子と、前記第２スイッチング素子及び前記第３スイッチング素子とが相補的なオン／オフを繰り返すように駆動し、前記第１の出力電圧及び前記第２の出力電圧に基づいて、前記第１スイッチング素子と前記第４スイッチング素子のオン時間及び前記第２スイッチング素子と前記第３スイッチング素子のオン時間をそれぞれ制御し、前記第１の出力電圧及び前記第２の出力電圧を制御するスイッチング制御回路と、
前記第１の出力電圧を検出する第１の出力電圧検出回路と、
前記第２の出力電圧を検出する第２の出力電圧検出回路と、を備え、
前記第１の出力電圧をＶｏ１、前記第２の出力電圧をＶｏ２、前記第１スイッチング素子のオン時間をＴｏｎ１、前記第２スイッチング素子のオン時間をＴｏｎ２、第１の基準電圧をＶｒｅｆ１、第２の基準電圧をＶｒｅｆ２、とすれば、前記スイッチング制御回路は、
【数５】
0005447651.tif 000010
（ここで、Ａ，Ｂ，Ｃ，Ｄは伝達関数、Ｌ［］はラプラス変換）
の関係で、前記第１の出力電圧検出回路の検出信号及び前記第２の出力電圧検出回路の検出信号に基づいて、前記第１の出力電圧Ｖｏ１及び前記第２の出力電圧Ｖｏ２がそれぞれ所定の電圧となるように、前記第１スイッチング素子のオン時間Ｔｏｎ１及び前記第２スイッチング素子のオン時間Ｔｏｎ２を多変数フィードバック制御する、スイッチング電源装置。
【請求項３】
前記伝達関数Ａ及び前記伝達関数Ｄをそれぞれ０に定めた、請求項１又は２に記載のスイッチング電源装置。
【請求項４】
前記二次巻線は、前記第１の出力電圧及び前記第２の出力電圧を発生する単一の巻線で構成された、請求項１乃至３の何れかに記載のスイッチング電源装置。
【請求項５】
前記二次巻線は、前記第１の出力電圧を発生する第１の二次巻線と前記第２の出力電圧を発生する第２の二次巻線で構成された、請求項１乃至３の何れかに記載のスイッチング電源装置。
【請求項６】
前記第１の二次巻線と前記第２の二次巻線はそれぞれ独立に巻回されていて、前記第１の整流平滑回路と前記第２の整流平滑回路の接地側同士が接続されている、請求項５に記載のスイッチング電源装置。
【請求項７】
前記第１の二次巻線と前記第２の二次巻線はそれぞれ独立に巻回されていて、前記第１の整流平滑回路の接地側と前記第２の整流平滑回路の電圧出力側とが接続されている、又は前記第２の整流平滑回路の接地側と前記第１の整流平滑回路の電圧出力側とが接続されている、請求項５に記載のスイッチング電源装置。
【請求項８】
前記スイッチング制御回路はＤＳＰ（Digital SignalProcessor）で構成されている、請求項１乃至７の何れかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の出力を有するスイッチング電源装置に関し、特に二つの出力を同時に精度良く制御できるようにしたスイッチング電源装置に関するものである。
【背景技術】
【０００２】
複数の出力を有するスイッチング電源装置として、例えば特許文献１，２が開示されている。
特許文献１には、トランスの二次巻線を二つ備え、それぞれに整流平滑回路が設けられ、一方の二次巻線の出力電圧を検出して、フィードバック制御をするように構成された電源回路が示されている。【０００３】
また、特許文献２には電流共振コンバータ構成のスイッチング電源回路が示されている。ここで特許文献２に挙げられているスイッチング電源回路を図１に示す。このスイッチング電源回路は、スイッチング素子Ｓ１，Ｓ２とコンバータトランス３およびスイッチング素子Ｓ１，Ｓ２を制御する制御回路２とを有する電流共振型のスイッチングレギュレータである。コンバータトランス３はスイッチング素子Ｓ１，Ｓ２のオン、オフ動作に伴い入力電圧が印加される１次巻線ＮＰと、制御回路２に動作電圧ＶＣＣを供給する制御電圧用の２次巻線ＮＳ２および直流出力Ｖ０を取り出すための出力電圧用の２次巻線ＮＳ１を有し、それぞれの２次側に全波整流回路が構成されている。制御回路２はスイッチング素子Ｓ１，Ｓ２をＤｕｔｙ５０％で相補駆動し、周波数制御によって出力電圧Ｖｏを制御する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】実開平４−１２１１８１号公報
【特許文献２】特開平６−３０３７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１，２の何れの電源回路でも、トランスの二つの２次巻線のうち、一方の整流平滑出力（制御出力側）の電圧が安定化されるように制御される。しかし、トランスの結合度、抵抗成分、ダイオードの順方向降下電圧、及びスイッチングによるサージなどの影響により、トランスの巻線の巻数比だけでは出力電圧が決定されず、非制御出力側は負荷の軽重や、素子の特性変化やばらつきによって出力電圧が変化する。すなわち、非制御出力側の電圧安定化の精度が低い、という課題があった。【０００６】
本発明の目的は、二つの出力を同時に精度良く制御できるようにしたスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
前記課題を解決するために、スイッチング電源装置を次のように構成する。
（１）直流の入力電圧が入力される電源入力部に接続された、第１スイッチング素子（Ｑ１）及び第２スイッチング素子（Ｑ２）による直列回路と、
少なくとも一次巻線（Ｌ１）と二次巻線が磁気的に結合されたトランス（Ｔ１）と、
前記第１スイッチング素子（Ｑ１）又は前記第２スイッチング素子（Ｑ２）に並列に接続され、前記トランス（Ｔ１）の一次巻線（Ｌ１）とインダクタ（Ｌｒ）とキャパシタ（Ｃｒ）とが直列に接続された直列共振回路と、
前記第１スイッチング素子（Ｑ１）のオン期間に前記トランス（Ｔ１）の二次巻線に発生する電圧を整流平滑して第１の出力電圧（Ｖｏ１）を取り出す第１の整流平滑回路（Ｄ１，Ｃｏ１）と、
前記第２スイッチング素子（Ｑ２）のオン期間に前記トランス（Ｔ１）の二次巻線に発生する電圧を整流平滑して第２の出力電圧（Ｖｏ２）を取り出す第２の整流平滑回路（Ｄ２，Ｃｏ２）と、
前記第１スイッチング素子（Ｑ１）と前記第２スイッチング素子（Ｑ２）とが相補的なオン／オフを繰り返すように駆動し、前記第１の出力電圧及び前記第２の出力電圧に基づいて、前記第１スイッチング素子（Ｑ１）のオン時間及び前記第２スイッチング素子（Ｑ２）のオン時間をそれぞれ制御し、前記第１の出力電圧（Ｖｏ１）及び前記第２の出力電圧（Ｖｏ２）を制御するスイッチング制御回路（１０）と、を備える。【０００８】
（２）直流の入力電圧が入力される電源入力部に接続された、第１スイッチング素子（Ｑ１）がハイサイド、第２スイッチング素子（Ｑ２）がローサイドとなる第１の直列回路と、
直流の入力電圧が入力される電源入力部に接続された、第３スイッチング素子（Ｑ３）がハイサイド、第４スイッチング素子（Ｑ４）がローサイドとなる第２の直列回路と、
少なくとも一次巻線と二次巻線が磁気的に結合されたトランス（Ｔ１）と、
前記第１スイッチング素子（Ｑ１）と前記第２スイッチング素子（Ｑ２）との接続点に一端が接続され、前記第３スイッチング素子（Ｑ３）と前記第４スイッチング素子（Ｑ４）との接続点に他端が接続された、前記トランス（Ｔ１）の一次巻線（Ｌ１）、インダクタ（Ｌｒ）及びキャパシタ（Ｃｒ）による直列共振回路と、
前記第１スイッチング素子（Ｑ１）及び前記第４スイッチング素子（Ｑ４）のオン期間に前記トランス（Ｔ１）の二次巻線に発生する電圧を整流平滑して第１の出力電圧を取り出す第１の整流平滑回路（Ｄ１，Ｃｏ１）と、
前記第２スイッチング素子（Ｑ２）及び前記第３スイッチング素子（Ｑ３）のオン期間に前記トランス（Ｔ１）の二次巻線に発生する電圧を整流平滑して第２の出力電圧を取り出す第２の整流平滑回路（Ｄ２，Ｃｏ２）と、
前記第１スイッチング素子（Ｑ１）及び前記第４スイッチング素子（Ｑ４）と、前記第２スイッチング素子（Ｑ２）及び前記第３スイッチング素子（Ｑ３）とが相補的なオン／オフを繰り返すように駆動し、前記第１の出力電圧及び前記第２の出力電圧に基づいて、前記第１スイッチング素子と前記第４スイッチング素子のオン時間及び前記第２スイッチング素子と前記第３スイッチング素子のオン時間をそれぞれ制御し、前記第１の出力電圧（Ｖｏ１）及び前記第２の出力電圧（Ｖｏ２）を制御するスイッチング制御回路（１０）と、を備える。【０００９】
（３）また、前記第１の出力電圧（Ｖｏ１）を検出する第１の出力電圧検出回路と、前記第２の出力電圧（Ｖｏ２）を検出する第２の出力電圧検出回路と、を備え、
前記第１の出力電圧をＶｏ１、前記第２の出力電圧をＶｏ２、前記第１スイッチング素子（Ｑ１）のオン時間をＴｏｎ１、前記第２スイッチング素子（Ｑ２）のオン時間をＴｏｎ２、第１の基準電圧をＶｒｅｆ１、第２の基準電圧をＶｒｅｆ２、とすれば、前記スイッチング制御回路は、【００１０】
【数５】
0005447651.tif 000002
【００１１】
（ここで、Ａ，Ｂ，Ｃ，Ｄは伝達関数、Ｌ［］はラプラス変換を表す。）
の関係で、前記第１の出力電圧検出回路の検出信号及び前記第２の出力電圧検出回路の検出信号に基づいて、前記第１の出力電圧Ｖｏ１及び前記第２の出力電圧Ｖｏ２がそれぞれ所定の電圧となるように、前記第１スイッチング素子（Ｑ１）のオン時間Ｔｏｎ１及び前記第２スイッチング素子（Ｑ２）のオン時間Ｔｏｎ２を多変数フィードバック制御する。【００１２】
（４）また、前記伝達関数Ａ，Ｄはそれぞれ０に定める。すなわち、第１スイッチング素子（Ｑ１）のオン時間（Ｔｏｎ１）で第２の出力電圧Ｖｏ２を制御し、第２スイッチング素子（Ｑ１）のオン時間（Ｔｏｎ２）で第１の出力電圧Ｖｏ１を制御する。【００１３】
（５）前記二次巻線は、前記第１の出力電圧及び前記第２の出力電圧を発生する単一の巻線（Ｌ２）で構成されていてもよい。【００１４】
（６）前記二次巻線は、前記第１の出力電圧を発生する第１の二次巻線（Ｌ２１）と前記第２の出力電圧を発生する第２の二次巻線（Ｌ２２）で構成されていてもよい。【００１５】
（７）また、前記第１の二次巻線（Ｌ２１）と前記第２の二次巻線（Ｌ２２）はそれぞれ独立に巻回されていて、前記第１の整流平滑回路と前記第２の整流平滑回路の接地側同士が接続されている。【００１６】
（８）また、前記第１の二次巻線（Ｌ２１）と前記第２の二次巻線（Ｌ２２）はそれぞれ独立に巻回されていて、前記第１の整流平滑回路の接地側と前記第２の整流平滑回路の電圧出力側とが接続されている、又は前記第２の整流平滑回路の接地側と前記第１の整流平滑回路の電圧出力側とが接続されている。
この構成により、二つの出力のバランスを良好に保てる。【００１７】
（９）前記スイッチング制御回路は、例えばＤＳＰ（Digital Signal Processor）で構成されている。
【発明の効果】
【００１８】
本発明によれば、二つの出力に接続される負荷の軽重の変動に対してそれぞれ出力電圧の精度を高く保つことができる。【００１９】
また、第１スイッチング素子（Ｑ１）のオン時間（Ｔｏｎ１）で第２の出力電圧Ｖｏ２を制御し、第２スイッチング素子（Ｑ１）のオン時間（Ｔｏｎ２）で第１の出力電圧Ｖｏ１を制御するように構成すれば、制御回路を簡素に構成できる。
【図面の簡単な説明】
【００２０】
【図１】図１は特許文献２に挙げられているスイッチング電源回路の回路図である。
【図２】図２は第１の実施形態に係るスイッチング電源装置１０１の回路図である。
【図３】図３（Ａ）は図２に示したスイッチング電源装置１０１の全体の等価回路図である。図３（Ｂ）は第１スイッチング素子Ｑ１がオン状態のときの等価回路図、図３（Ｃ）は第２スイッチング素子Ｑ２がオン状態のときの等価回路図である。
【図４】図４は第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の駆動パルスの生成方法を示す図である。
【図５】図５は第２の実施形態に係るスイッチング電源装置１０２の回路図である。
【図６】図６は第３の実施形態に係るスイッチング電源装置１０３の回路図である。
【図７】図７は図６に示した制御回路１１，１２の具体的な回路図の例である。
【図８】図８は図７に示した回路各部の信号の波形図である。
【図９】図９（Ａ）、図９（Ｂ）は第４の実施形態に係るスイッチング電源装置１０４Ａ，１０４Ｂの回路図である。
【図１０】図１０は第５の実施形態に係るスイッチング電源装置の二次側の回路図である。
【図１１】図１１は第５の実施形態に係るスイッチング電源装置の二次側の回路図である。
【図１２】図１２は第５の実施形態に係るスイッチング電源装置の二次側の回路図である。
【図１３】図１３は第５の実施形態に係るスイッチング電源回路の二次側の回路図である。
【図１４】図１４は第６の実施形態に係るスイッチング電源装置の一次側の回路図である。
【発明を実施するための形態】
【００２１】
《第１の実施形態》
第１の実施形態に係るスイッチング電源装置について図２・図３を参照して説明する。
図２は第１の実施形態に係るスイッチング電源装置１０１の回路図である。このスイッチング電源装置１０１は、少なくとも一次巻線Ｌ１、第１の二次巻線Ｌ２１、及び第２の二次巻線Ｌ２２がそれぞれ磁気的に結合されたトランスＴ１を備えている。直流の入力電圧Ｖｉが入力される電源入力部である電源入力端子Ｐｉ（＋），Ｐｉ（Ｇ）には、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２が直列に接続されている。トランスＴ１の一次巻線Ｌ１と第２スイッチング素子Ｑ２との間には、それらに直列に接続されて、一次巻線Ｌ１とともに直列共振回路を構成する共振コンデンサＣｒ及びインダクタＬｒが設けられている。このインダクタＬｒは部品として設けられずに、トランスＴ１と複合して構成されていてもよい。
【００２２】
トランスＴ１の第１の二次巻線Ｌ２１には、ダイオードＤ１及びコンデンサＣｏ１からなる第１の整流平滑回路が設けられている。この第１の整流平滑回路は、第１スイッチング素子Ｑ１のオン期間にトランスＴ１の第１の二次巻線Ｌ２１に発生する電圧を整流平滑して第１の出力電圧Ｖｏ１を取り出す。
【００２３】
同様に、トランスＴ１の第２の二次巻線Ｌ２２には、ダイオードＤ２及びコンデンサＣｏ２からなる第２の整流平滑回路が設けられている。この第２の整流平滑回路は、第２スイッチング素子Ｑ２のオン期間にトランスＴ１の第２の二次巻線Ｌ２２に発生する電圧を整流平滑して第２の出力電圧Ｖｏ２を取り出す。
【００２４】
第１の二次巻線Ｌ２１と第２の二次巻線Ｌ２２はそれぞれ独立に巻回されているが、第１の整流平滑回路と第２の整流平滑回路の接地側同士が接続されている。
【００２５】
第１の電源出力端子Ｐｏ１（＋），Ｐｏ１（Ｇ）には第１の出力電圧Ｖｏ１が出力され、負荷ＲＬ１に印加される。第２の電源出力端子Ｐｏ２（＋），Ｐｏ２（Ｇ）には第２の出力電圧Ｖｏ２が出力され、負荷ＲＬ２に印加される。
【００２６】
第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２はＭＯＳ−ＦＥＴであり、それらのゲートにスイッチング制御回路（以下、単に「制御回路」という）１０が接続されている。制御回路１０は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２を、共にオフ状態である時間を挟んで互いに相補的にオン／オフを繰り返すように駆動する。また、制御回路１０は、第１の出力電圧Ｖｏ１及び第２の出力電圧Ｖｏ２に基づいて、第１スイッチング素子Ｑ１のオン時間及び第２スイッチング素子Ｑ２のオン時間をそれぞれ制御する。すなわち、従来の電流共振コンバータと異なりオンデューティ比は変化する。このことによって、第１の出力電圧Ｖｏ１及び第２の出力電圧Ｖｏ２をそれぞれ所定電圧に安定化させる。
【００２７】
図３（Ａ）は図２に示したスイッチング電源装置１０１の全体の等価回路図である。図３（Ｂ）は第１スイッチング素子Ｑ１がオン状態のときの等価回路図、図３（Ｃ）は第２スイッチング素子Ｑ２がオン状態のときの等価回路図である。
【００２８】
図３（Ａ）、図３（Ｂ）、図３（Ｃ）において、インダクタＭは、トランスＴ１の一次巻線Ｌ１及び二次巻線Ｌ２１，Ｌ２２による相互インダクタンスを等価的に表したインダクタである。コンデンサＣｏ１’，Ｃｏ２’は、図２に示したコンデンサＣｏ１，Ｃｏ２に相当する。また、負荷ＲＬ１’、ＲＬ２’は、図２に示した負荷ＲＬ１，ＲＬ２に相当する。さらに、電流ｉｃｏ１’，ｉｃｏ２’は、図２に示したコンデンサＣｏ１，Ｃｏ２に流れる電流に相当する。但し、コンデンサＣｏ１’，Ｃｏ２’、負荷ＲＬ１’、ＲＬ２’、電流ｉｃｏ１’，ｉｃｏ２’のそれぞれの値は、次式で表されるとおり、トランスＴ１の一次巻線と二次巻線との巻線比に応じた値である。
【００２９】
【数１】
0005447651.tif 000003
【００３０】
【数２】
0005447651.tif 000004
【００３１】
ここで、Co1’，Co2’ はコンデンサＣｏ１’，Ｃｏ２’の容量値、RL1’，RL2’は負荷ＲＬ１’、ＲＬ２’の抵抗値、ico1’，ico2’ は電流ｉｃｏ１’，ｉｃｏ２’の電流値である。
【００３２】
ここで、トランスＴ１の一次巻線Ｌ１の巻回数をＮ１、第１の二次巻線Ｌ２１の巻回数をＮ２１、第２の二次巻線Ｌ２２の巻回数をＮ２２で表すと、
n1=N1/N21
n2=N1/N22
である。
【００３３】
第１スイッチング素子Ｑ１のオンによって、共振回路に入力電圧Ｖｉが印加され、図３（Ｂ）に示すようにＣｒを充電するように電流が流れる。また、第２スイッチング素子Ｑ２のオンによって、Ｃｒに蓄積されていた電荷を放電するように、図３（Ｃ）に示すように電流が流れる。
【００３４】
ここで、インダクタＬｒの両端電圧をＶｌｒ、負荷ＲＬ１’に印加される電圧をＶｏ１’、コンデンサＣｒの両端電圧をＶｃｒ、ダイオードＤ１に流れる電流をｉｄ１、インダクタＭの両端電圧をＶｍ、インダクタＭに流れる電流をｉｍで表すと、
第１スイッチング素子Ｑ１のオン期間には次式が成り立つ。
【００３５】
【数３】
0005447651.tif 000005
【００３６】
同様に、第２スイッチング素子Ｑ２のオン期間には次式が成り立つ。
【００３７】
【数４】
0005447651.tif 000006
【００３８】
このように、第１スイッチング素子Ｑ１のオン期間において負荷ＲＬ１’に電力を供給するとともに、負荷ＲＬ２’へ供給するための電力をコンデンサＣｒに充電する。また、コンデンサＣｒに蓄積されたエネルギーを第２スイッチング素子Ｑ２のオン期間において負荷ＲＬ２’へ供給するとともにコンデンサＣｒの放電を行うことにより、第１スイッチング素子Ｑ１のオン期間において入力電源から共振回路へより大きい電力を供給することができる。このようにして第１スイッチング素子Ｑ１のオン期間および第２スイッチング素子Ｑ２のオン期間をフィードバック制御することで電流共振状態を制御し、Ｖｏ１’（＝Ｖｏ１）及びＶｏ２’（＝Ｖｏ２）を独立に制御することができる。
【００３９】
この制御系は、２つの制御量と２つの操作量とが相互干渉を持つ多変数フィードバック制御系であり、以下のような伝達関数行列となる制御器で制御することができる。
【００４０】
【数５】
0005447651.tif 000007
【００４１】
ここで、Ｌ［］はラプラス変換、Ｔｏｎ１は第１スイッチング素子Ｑ１のオン時間、Ｔｏｎ２は第２スイッチング素子Ｑ２のオン時間である。また、A,B,C,Dは回路及び動作状態により定まる係数である。またＶｒｅｆ１とＶｒｅｆ２は基準電圧である。
【００４２】
Ｔｏｎ１をＶｏ２に基づき、Ｔｏｎ２をＶｏ１に基づきそれぞれＰＩ制御を行う場合、（５）式に示した、係数A,B,C,Dは次のとおりである。
【００４３】
【数６】
0005447651.tif 000008
【００４４】
ここでKIB ／s，KIC／sは積分であり、KPB，KPCは比例である。
【００４５】
この例ではＡ＝Ｄ=0であり、制御が容易となる。すなわち、係数Ａ，Ｄも非ゼロであれば、多変数制御となるので、アナログ回路による実現は難しいが、Ａ＝Ｄ=0であるならアナログ回路でも比較的容易に実現できる。
【００４６】
与えられたＴｏｎ１，Ｔｏｎ２で第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の駆動パルスをどのように生成するかを、制御器１０をＤＳＰ（Digital Signal Processor）で構成する場合について、図４を参照してディジタルＰＷＭモジュールの設定及び動作を説明する。
【００４７】
図４において、CNTRはカウンタであり、クロック毎に増加する。PRDはピリオドであり、CNTRがこの値に達するとゼロになる。すなわち、スイッチング周期を決定する。CMPはコンペアであり、CNTRとCMPが一致するとパルスが反転する。
【００４８】
Q1GはQ1駆動パルスであり、CNTRがゼロに一致すると立ち上がり、CNTRがCMPと一致すると立ち下がるように設定する。Q2GはQ2駆動パルスであり、CNTRがCMPに一致すると立ち上がり、CNTRがPRDと一致すると立ち下がるように設定する。PRDはＴｏｎ１＋Ｔｏｎ２に相当し、CMPはＴｏｎ１に相当するようにＱ１，Ｑ２の駆動パルスが生成される。
【００４９】
図２に示した制御回路１０は、第１の出力電圧Ｖｏ１を検出する第１の出力電圧検出回路と、第２の出力電圧Ｖｏ２を検出する第２の出力電圧検出回路を備えている。図２の制御回路１０は、第１の出力電圧検出回路の検出信号及び第２の出力電圧検出回路の検出信号に基づいて、第１の出力電圧Ｖｏ１及び第２の出力電圧Ｖｏ２がそれぞれ所定値となるように、第１スイッチング素子Ｑ１のオン時間Ｔｏｎ１及び第２スイッチング素子Ｑ２のオン時間Ｔｏｎ２をフィードバック制御する。
【００５０】
前述のとおり、第１スイッチング素子Ｑ１のオン期間にコンデンサＣｒが充電され、コンデンサＣｒに蓄積されたエネルギーを第２スイッチング素子Ｑ２のオン期間に負荷へ供給する。この作用により、第２の出力電圧Ｖｏ２は第１スイッチング素子Ｑ１のオン時間で制御することができる。同様に、第１の出力電圧Ｖｏ１は第２スイッチング素子Ｑ２のオン時間で制御することができる。
【００５１】
《第２の実施形態》
図５は第２の実施形態に係るスイッチング電源装置１０２の回路図である。第１の実施形態で図２に示した回路と異なるのはトランスＴ１の一次側の構成である。図５の例では、第１スイッチング素子Ｑ１をローサイドに設け、第２スイッチング素子Ｑ２をハイサイドに設けている。回路動作は図２に示したスイッチング電源装置１０１と同じである。
【００５２】
《第３の実施形態》
図６は第３の実施形態に係るスイッチング電源装置１０３の回路図である。第１の実施形態で図２に示した回路と異なるのは、制御回路１１，１２の構成である。コンバータの動作は図２に示したスイッチング電源装置１０１と同じである。
【００５３】
図６の例では、第２の出力電圧Ｖｏ２を検出して第１スイッチング素子Ｑ１のオン時間を制御する制御回路１１と、第１の出力電圧Ｖｏ１を検出して第２スイッチング素子Ｑ２のオン時間を制御する制御回路１２を独立に設けている。
【００５４】
図７は図６に示した制御回路１１，１２の具体的な回路図の例である。制御回路１１と制御回路１２の構成は同じである。ここでは、制御回路１１について述べる。第２の電源出力端子Ｐｏ２（＋），Ｐｏ２（Ｇ）間には抵抗Ｒ１１，Ｒ１２による抵抗分圧回路が接続されている。誤差増幅器ＥＡ１、抵抗Ｒ１３，Ｒ１４、コンデンサＣ１１及び基準電圧発生回路Ｖｒｅｆ２によって誤差増幅回路が構成されている。前記抵抗分圧回路の出力電圧は抵抗Ｒ１３を介して誤差増幅回路に入力される。誤差増幅回路の出力には抵抗Ｒ１５を介してフォトカプラＰＣ１の発光素子が接続されている。フォトカプラＰＣ１の受光素子には抵抗Ｒ１６が接続されて受光回路が構成されている。この受光回路からフィードバック電圧Ｖｆｂ１が出力される。コンパレータＣＰ１の−入力端子にフィードバック電圧Ｖｆｂ１が入力され、＋入力端子にランプ波形発生回路ＧＲ１の出力信号が入力される。ランプ波形発生回路ＧＲ１はフリップフロップＦＦ１のセット出力信号がトリガーとなってランプ波形を発生する。
【００５５】
トランスＴ１には補助巻線Ｌｂ１が設けられていて、抵抗Ｒｂ１を介してゼロ電流検出回路ＺＤ１が接続されている。このゼロ電流検出回路ＺＤ１はトランスＴ１の補助巻線Ｌｂ１の電圧Ｖｓｂ１を基にしてトランス電圧の反転タイミングを検出する。
【００５６】
フリップフロップＦＦ１はゼロ電流検出回路ＺＤ１の出力でセットされ、前記コンパレータＣＰ１の出力でリセットされる。フリップフロップＦＦ１のＱ出力は第１スイッチング素子Ｑ１のゲート信号として与えられる。
図７に示すとおり、制御回路１２の構成は制御回路１１と同様である。
【００５７】
図８は図７に示した回路各部の信号の波形図である。タイミングｔ１で先ず補助巻線電圧Ｖｓｂ１の低下によって第２スイッチング素子Ｑ２のターンオフが検出されて、フリップフロップＦＦ１がセットされる。フリップフロップＦＦ１のＱ出力信号Q1Gによって第１スイッチング素子Ｑ１がターンオンする。同時にVramp1の増加が始まる。タイミングｔ２でVramp1がVfb1に達すると、フリップフロップＦＦ１がリセットされ、第１スイッチング素子Ｑ１がターンオフする。これにより、スイッチング素子等の寄生成分により補助巻線Ｌｂ２に共振電圧が現れ、補助巻線電圧Ｖｓｂ２が低下する。
【００５８】
タイミングｔ３で補助巻線電圧Ｖｓｂ２により第１スイッチング素子Ｑ１のターンオフが検出されると、フリップフロップＦＦ２がセットされる。フリップフロップＦＦ２のＱ出力信号Q2Gによって第２スイッチング素子Ｑ２がターンオンする。タイミングｔ４でVramp2がVfb2に達すると、フリップフロップＦＦ２がリセットされ、第２スイッチング素子Ｑ２がターンオフする。これにより、寄生成分により補助巻線Ｌｂ１に共振電圧が現れ、補助巻線電圧Ｖｓｂ１が低下する。
以上の動作を繰り返す。
【００５９】
図７では制御回路１０，１１内の受光回路以降をアナログ回路で示したが、制御回路１０，１１の主要部をＤＳＰ（Digital Signal Processor）で構成してもよい。その場合、ランプ波形発生回路ＧＲ１，ＧＲ２はカウンタで構成し、コンパレータＣＰ１，ＣＰ２はディジタルコンパレータで構成し、フリップフロップＦＦ１，ＦＦ２はディジタル出力ポートで構成する。
【００６０】
《第４の実施形態》
図９（Ａ）、図９（Ｂ）は第４の実施形態に係るスイッチング電源装置１０４Ａ，１０４Ｂの回路図である。第１の実施形態で図２に示した回路と異なるのはトランスＴ１の二次側の構成である。コンバータの動作は図２に示したスイッチング電源装置１０１と同じである。
【００６１】
図９（Ａ）、図９（Ｂ）の例では、第１の二次巻線Ｌ２１と第２の二次巻線Ｌ２２はそれぞれ独立に巻回されていて、第１の整流平滑回路の接地側と第２の整流平滑回路の電圧出力側とが接続されている。
【００６２】
この構成により、第１の二次巻線Ｌ２１と第２の二次巻線Ｌ２２の電力分担の調整が可能となる。例えばＶｏ１＝１２［Ｖ］、１００［Ｗ］（８．３Ａ）、Ｖｏ２＝５［Ｖ］、３０［Ｗ］（６Ａ）の出力が必要な場合、第１の二次巻線Ｌ２１は７［Ｖ］、５８．１［Ｗ］（７×８．３＝５８．１）、第２の二次巻線Ｌ２２は５［Ｖ］ 、７１．５［Ｗ］（５×（８．３＋６）＝７１．５）を出力すればよい。
【００６３】
同様の仕様を実施形態１のスイッチング電源装置１０１で得ようとすれば、第１の二次巻線Ｌ２１が１２［Ｖ］、１００［Ｗ］（８．３Ａ）、第２の２次巻線Ｌ２２が５［Ｖ］、３０［Ｗ］（６Ａ）のようなアンバランスな電力分担になる。このように、第４の実施形態によれば、１次側の二つのスイッチング素子Ｑ１，Ｑ２のオン／オフ動作が対称動作に近くなり、損失が均等に分散され、電流実効値が抑制される。そのため効率が向上する。
【００６４】
図９（Ｂ）のスイッチング電源装置１０４Ｂでは、第２の整流平滑回路の接地側と第１の整流平滑回路の電圧出力側とが接続されている。この構成は、トランスＴ１の一次巻線に対する二次巻線の極性を、図９（Ａ）とは逆にしたものと見なすこともできる。このスイッチング電源装置１０４Ｂの作用効果はスイッチング電源装置１０４Ａと同様である。
【００６５】
《第５の実施形態》
以上に示した各実施形態では、二つの二次巻線を備えたトランスを用いたが、第５の実施形態は単一の二次巻線を用いて、二つの出力電圧を得るようにしたものである。図１０〜図１３は第５の実施形態に係る４つのスイッチング電源回路の二次側の回路図である。一次側の構成は既に各実施形態で示した何れの回路であってもよい。
【００６６】
図１０の例では、トランスの二次巻線Ｌ２にダイオードＤ１，Ｄ２及びコンデンサＣｏ１，Ｃｏ２による倍電圧型の整流回路が構成されている。二次巻線Ｌ２のドットマーク側に正電圧が発生する期間に、図中実線の矢印で示す経路でコンデンサＣｏ１が充電される。二次巻線のドットマーク側に負電圧が発生する期間には、図中破線の矢印で示す経路でコンデンサＣｏ２が充電される。第１の電源出力端子Ｐｏ１（＋）にはコンデンサＣｏ１とＣｏ２の充電電圧の加算電圧が出力される。第２の電源出力端子Ｐｏ２（＋）にはコンデンサＣｏ２の充電電圧が出力される。
【００６７】
図１１の例では、トランスの二次巻線Ｌ２にダイオードＤ１，Ｄ２及びコンデンサＣｏ１，Ｃｏ２による倍電圧整流回路が構成されている。但し、図１０と異なり、二次巻線Ｌ２に巻線を追加し、この追加した巻線にダイオードＤ２を接続している。そのため、コンデンサＣｏ１の充電電圧に比べてコンデンサＣｏ２の充電電圧を高めることができる。このような構成によって、第１の出力電圧Ｖｏ１と第２の出力電圧Ｖｏ２の比率を２：１から大きくずらすこともできる。また、ここでは巻線の追加により電圧を高めた例を示したが、二次巻線Ｌ２にタップを引き出して電圧を低くすることも可能である。
【００６８】
図１２の例では、二次巻線Ｌ２に、ダイオードＤ１１，Ｄ１２及びコンデンサＣｏ１による整流平滑回路と、ダイオードＤ２１，Ｄ２２及びコンデンサＣｏ２による整流平滑回路を接続している。二次巻線Ｌ２のドットマーク側に正電圧が発生する期間に、図中実線の矢印で示す経路でコンデンサＣｏ１が充電される。二次巻線Ｌ２のドットマーク側に負電圧が発生する期間に、図中破線の矢印で示す経路でコンデンサＣｏ２が充電される。
【００６９】
図１３の例では、二次巻線Ｌ２に、ダイオードＤ１１，Ｄ１２及びコンデンサＣｏ１による整流平滑回路と、ダイオードＤ２１，Ｄ２２及びコンデンサＣｏ２による整流平滑回路を接続している。但し、図１２と異なり、二次巻線Ｌ２にタップを引き出し、その引き出した巻線にダイオードＤ２２を接続している。そのため、コンデンサＣｏ１の充電電圧に比べてコンデンサＣｏ２の充電電圧を低くすることができる。このような構成によって、第１の出力電圧Ｖｏ１と第２の出力電圧Ｖｏ２の比率を１：１から大きくずらすこともできる。また、ここでは二次巻線Ｌ２にタップを引き出して電圧を低くする例を示したが、巻線の追加により電圧を高めることも可能である。
【００７０】
《第６の実施形態》
以上に示した各実施形態では、トランスの一次側に二つのスイッチング素子を備えたが、第６の実施形態は４つのスイッチング素子を用いたものである。図１４は第６の実施形態に係るスイッチング電源装置の一次側の回路図である。二次側の構成は既に各実施形態で示した何れの回路であってもよい。
【００７１】
第１スイッチング素子Ｑ１がハイサイド、第２スイッチング素子Ｑ２がローサイドとなる第１の直列回路と、第３スイッチング素子Ｑ３がハイサイド、第４スイッチング素子Ｑ４がローサイドとなる第２の直列回路とが、電源入力部にそれぞれ接続されている。
【００７２】
ハイサイドのスイッチング素子Ｑ１，Ｑ３にはハイサイドドライバ回路ＨＤ１，ＨＤ２がそれぞれ接続されている。制御回路１０はスイッチング素子Ｑ１，Ｑ４を同時にオン／オフさせ、スイッチング素子Ｑ２，Ｑ３を同時にオフ／オンさせる。
このように一次側にブリッジ回路を構成してもよい。
【符号の説明】
【００７３】
Ｃｏ１，Ｃｏ２…コンデンサ
ＣＰ１，ＣＰ２…コンパレータ
Ｃｒ…共振コンデンサ
Ｄ１，Ｄ２…ダイオード
Ｄ１１，Ｄ１２…ダイオード
Ｄ２１，Ｄ２２…ダイオード
ＥＡ１，ＥＡ１…誤差増幅器
ＦＦ１，ＦＦ２…フリップフロップ
ＧＲ１，ＧＲ２…ランプ波形発生回路
ＨＤ１，ＨＤ２…ハイサイドドライバ回路
Ｌ１…一次巻線
Ｌ２…二次巻線
Ｌ２１…第１の二次巻線
Ｌ２２…第２の二次巻線
Ｌｂ１、Ｌｂ２…補助巻線
Ｌｒ…インダクタ
ＰＣ１，ＰＣ２…フォトカプラ
Ｐｉ…電源入力端子
Ｐｏ１…第１の電源出力端子
Ｐｏ２…第２の電源出力端子
Ｑ１…第１スイッチング素子
Ｑ２…第２スイッチング素子
Ｑ３…第３スイッチング素子
Ｑ４…第４スイッチング素子
ＲＬ１，ＲＬ２…負荷
Ｔ１…トランス
Ｔｏｎ１…Ｑ１のオン時間
Ｔｏｎ２…Ｑ２のオン時間
Ｖｉ…入力電圧
Ｖｆｂ１…フィードバック信号
Ｖｏ１…第１の出力電圧
Ｖｏ２…第２の出力電圧
Ｖｒｅｆ１，Ｖｒｅｆ２…基準電圧発生回路
Ｖｓｂ１、Ｖｓｂ２…補助巻線電圧
ＺＤ１、ＺＤ２…ゼロ電流検出回路
１１，１２…制御回路
１０１〜１０３…スイッチング電源装置
１０４Ａ，１０４Ｂ…スイッチング電源装置
【図１】
0005447651.tif 000011
【図２】
0005447651.tif 000012
【図３】
0005447651.tif 000013
【図４】
0005447651.tif 000014
【図５】
0005447651.tif 000015
【図６】
0005447651.tif 000016
【図７】
0005447651.tif 000017
【図８】
0005447651.tif 000018
【図９】
0005447651.tif 000019
【図１０】
0005447651.tif 000020
【図１１】
0005447651.tif 000021
【図１２】
0005447651.tif 000022
【図１３】
0005447651.tif 000023
【図１４】
0005447651.tif 000024