(57)【特許請求の範囲】
【請求項１】
プリント基板上に半導体パッケージが搭載された半導体モジュールであって、
前記半導体パッケージは、半導体チップと、前記半導体チップを搭載したパッケージ基板と、前記パッケージ基板の露出面に配設され、外部端子として機能する導電性接合部材とを備え、
前記半導体チップと、前記導電性接合部材は、前記パッケージ基板に設けられたスルーホールを介して電気的に接続されており、
前記パッケージ基板に設けられたスルーホールと、これに電気的に接続される前記導電性接合部材の少なくとも一部は、平面視上、重畳した位置に配置されないように形成され、
前記プリント基板には、プローブピンを当該プリント基板側から貫通させて前記パッケージ基板に設けられたスルーホールに接触可能な貫通穴が形成されており、
前記パッケージ基板に設けられたスルーホールと接触させる前記プローブピンと協同して前記導電性接合部材の抵抗値を測定可能な別のプローブピンを接触させるスルーホールが、前記プリント基板に設けられている半導体モジュール。
【請求項２】
前記導電性接合部材は、半田ボールであることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記貫通穴は、プローブピン貫通型スルーホールであることを特徴とする請求項１又は２に記載の半導体モジュール。
【請求項４】
プリント基板上に半導体パッケージが搭載された半導体モジュールの検査方法であって、
前記半導体パッケージは、半導体チップと、前記半導体チップを搭載したパッケージ基板と、前記パッケージ基板の露出面に配設され、外部端子として機能する導電性接合部材とを備え、
前記半導体チップと、前記導電性接合部材は、前記パッケージ基板に設けられたスルーホールを介して電気的に接続されており、
前記パッケージ基板に設けられたスルーホールと、これに電気的に接続される前記導電性接合部材の少なくとも一部は、平面視上、重畳した位置に配置されないように形成され、
前記プリント基板には、プローブピンを当該プリント基板側から貫通させて前記パッケージ基板に設けられたスルーホールに接触可能な貫通穴が形成されており、
前記半導体モジュールに対して、
第１プローブピンを前記プリント基板の貫通穴に挿入して、前記パッケージ基板に設けられたスルーホールに接触させ、
第２プローブピンを、前記第１プローブピンの試験対象である前記導電性接合部材と電気的に接続されており、前記第１プローブピンと協同して抵抗値を測定可能ないずれかの導電部に接触させ、
測定された抵抗値により前記導電性接合部材の接合の良否を判定する半導体モジュールの検査方法。
【請求項５】
前記導電性接合部材は、半田ボールであることを特徴とする請求項４に記載の半導体モジュールの検査方法。
【請求項６】
前記貫通穴は、プローブピン貫通型スルーホールであることを特徴とする請求項４又は５に記載の半導体モジュールの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及び半導体モジュールに関する。また、半導体モジュールの検査方法に関する。
【背景技術】
【０００２】
半導体パッケージとプリント基板の間に配設された半田ボールの半田付け状態の検査としては、Ｘ線検査や、ＩＣＴ（In-Circuit Test ）検査機構を用いたバウンダリスキャン検査や、特許文献１〜３に提案された検査方法などがある。Ｘ線検査によれば、半田ボール間のブリッジングなどの明らかな外観異常を検出することができる。一方、バウンダリスキャン検査によれば、期待値と一致しない半田付け不良を検出することができる。
【０００３】
図５に、特許文献１に開示されたＢＧＡ（Ball Grid Array）半導体パッケージの要部拡大断面図を示す。同文献においては、図５に示すように、テスタ１６５を用いて半田ボール１４５の接続不良を検出する方法が提案されている。具体的には、テスタ１６５のプローブ１６６をハーフスルーホール電極１４８に接触させ、別のプローブ１６７をチップ部品１２９の端子に接触させる。同文献においては、半田付け不良を修復する方法も提案されている。
【０００４】
図６に、特許文献２に開示された半導体モジュールの断面図を示す。同文献においても、図６に示すように、テスタ（不図示）を用いて半田ボール２０８の電気的導通特性の良否を検査する。具体的には、テスタ（不図示）のプローブ２２６を、BGAパッケージ２０２の外周囲に露出された電極部２２５に接触させ、もう一方のプローブ２２６は、プリント基板の表面に設けられた検査用パッド２３０に接触させる。検査用パッド２３０は、個々のパッド２２９と電気的に接続するように構成されている。検査用パッド２３０は、個々のパッド２２９と同数設けられている
【０００５】
図７Ａ〜図７Ｂに、特許文献３に開示された半導体パッケージの検査方法を説明するための断面図を示す。図７Ａは、半導体パッケージを構成するインターポーザ基板３１１をプリント基板（配線基板）３２１上に実装した状態を示す。インターポーザ基板３１１に設けられた各半田ボール３１２は、プリント基板３２１上に設けられたランド３２２に電気的・機械的に接続されている。このような接続は、例えば、プリント基板３２１側の所定位置にクリーム半田を塗布しておき、対応する位置に半導体パッケージを位置決めマウントの後、これをリフローする工程などを経て得ることができる。
【０００６】
図７Ｂに示すように、各貫通孔３１３を利用して、半田ブリッジ３１２ａの有無を調べる。具体的には、互いにほぼ平行に位置するふたつの導電ピン３３１ａ、３３１ｂと、それらの片側をそれぞれ固定しかつ導電ピン３３１ａ、３３１ｂの長手方向に軸方向が平行な円柱形状の支持部３３１ｃとを有するＩＣパッケージ実装体検査用ピンを用いる。そして、これを各貫通孔３１３に挿入する。導電ピン３３１ａ、３３１ｂは電気的に導線部材３３２を介してテスタ（不図示）に接続されている。導電ピン３３１ａ、３３１ｂ間の導通を調べることにより半田ブリッジ３２１ａの形成を検知できる。すなわち、導通がなければ導電ピン３３１ａ、３３１ｂの先端はプリント基板３２１に達したものと考えられ半田ブリッジの発生はないと判定する。一方、導通が確認された場合には、半田ブリッジ３２１ａに導電ピン３３１ａ、３３１ｂが接触したものと判定する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−２２９１４２号公報
【特許文献２】特開２００３−１９７８１９号公報
【特許文献３】特開２００５−２７７０１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半田付け不良の検査においては、Ｘ線検査やバウンダリスキャン検査でも不良が検出されないケースがあった。上記特許文献１の方法により電気的接続を検査する方法は、ハーフスルーホール１４８や、半田ボールの形成不良を修復するための部材を設ける必要があり、半導体モジュールの小型化の妨げとなっていた。上記特許文献２の方法によれば、半田ボール２０８に対し、プリント基板の外周部に検査用パッド２３０を同数設ける必要があり、装置が大型化してしまうという問題があった。上記特許文献３の方法によれば、半田ブリッジ等を容易に検出することができるが、半田ボール等のクラックや半田ボールの接続不良などによる抵抗成分の不良を検出することはできなかった。
【０００９】
本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、従来の検査方法であるＸ線検査やＩＣＴ検査機構を用いたバウンダリスキャン検査等で検出が難しかった抵抗値不良の検出が可能であり、かつ装置の大型化を防止可能な半導体パッケージ及び半導体モジュール、並びに半導体モジュールの検査方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係る半導体モジュールは、プリント基板上に半導体パッケージが搭載された半導体モジュールであって、前記半導体パッケージは、半導体チップと、前記半導体チップを搭載したパッケージ基板と、前記パッケージ基板の露出面に配設され、外部端子として機能する導電性接合部材とを備える。前記半導体チップと、前記導電性接合部材は、前記パッケージ基板に設けられたスルーホールを介して電気的に接続されており、前記パッケージ基板に設けられたスルーホールと、これに電気的に接続される前記導電性接合部材の少なくとも一部は、平面視上、重畳した位置に配置されないように形成されている。前記プリント基板には、プローブピンを当該プリント基板側から貫通させて前記パッケージ基板に設けられたスルーホールに接触可能な貫通穴が形成されている。
【００１１】
本発明に係る半導体モジュールの検査方法は、上記態様に記載の半導体モジュールに対して、第１プローブピンを前記プリント基板の貫通穴に挿入して、前記パッケージ基板のスルーホールに接触させ、第２プローブピンを、前記第１プローブピンの試験対象である前記導電性接合部材と電気的に接続されており、前記第１プローブピンと協同して抵抗値を測定可能ないずれかの導電部に接触させ、測定された抵抗値により前記導電性接合部材の良否を判定する。
【００１２】
本発明に係る半導体パッケージは、半導体チップと、前記半導体チップを搭載したパッケージ基板と、前記パッケージ基板の露出面に配設され、外部端子として機能する導電性接合部材とを備える。前記半導体チップと、前記導電性接合部材は、前記パッケージ基板を貫通するスルーホールを介して電気的に接続されており、前記スルーホールと、これに電気的に接続される前記導電性接合部材の少なくとも一部は、平面視上、重畳した位置に配置されないように形成されている。
【発明の効果】
【００１３】
本発明によれば、従来の検査方法であるＸ線検査やＩＣＴ検査機構を用いたバウンダリスキャン検査等で検出が難しかった抵抗値不良の検出が可能であり、かつ装置の大型化を防止可能な半導体パッケージ及び半導体モジュール、並びに半導体モジュールの検査方法を提供することができるという優れた効果を有する。
【図面の簡単な説明】
【００１４】
【図１】実施形態に係る半導体パッケージの模式的断面図。
【図２】実施形態に係る半導体パッケージの裏面側から見た模式的平面図。
【図３】実施形態に係る半導体モジュールの模式的断面図。
【図４】実施形態に係る半導体モジュールによる検査方法を説明するための模式的断面図。
【図５】特許文献１に開示された半導体モジュールの模式的断面図。
【図６】特許文献２に開示された半導体モジュールの模式的断面図。
【図７Ａ】特許文献３に開示された半導体パッケージの製造工程断面図。
【図７Ｂ】特許文献３に開示された半導体パッケージの製造工程断面図。
【発明を実施するための形態】
【００１５】
以下、本発明を適用した実施形態の一例について説明する。なお、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは異なる。
【００１６】
図１に、本実施形態に係る半導体パッケージの装置構成の一例を説明するための模式的断面図を示す。同図に示すように、半導体パッケージ１０は、半導体チップ１１、パッケージ基板１２、ボンディングワイヤ１３、上層配線１４、下層配線１５、上部パッド１６、導電性接合部材である半田ボール１７、モールド樹脂１８、パッケージ基板スルーホール（以降、「Ｐaｃ−スルーホール」と略記する）３等を備えている。
【００１７】
半導体チップ１１は、パッケージ基板１２の上に搭載されている。半導体チップ１１とパッケージ基板１２は、ボンディングワイヤ１３を介して電気的に接続されている。パッケージ基板１２の表面には、上層配線１４が形成されている。上層配線１４は、狭義の配線に限定されず、パッドなどの導電性膜を広く含むものとする。上層配線１４は、ボンディングワイヤ１３と電気的に接続するように構成されている。
【００１８】
パッケージ基板１２の裏面には、下層配線１５が形成されている。下層配線１５も、狭義の配線に限定されず、パッドなどの導電性膜を広く含むものとする。下層配線１５の表面の一部の領域には、上部パッド１６を介して半田ボール１７が配設されている。
【００１９】
Ｐａｃ−スルーホール３は、パッケージ基板１２を貫通するように形成されている。Ｐａｃ−スルーホール３の壁面は、導電性被膜により被覆されている。Ｐａｃ−スルーホール３は、上層配線１４と下層配線１５を電気的に接続する役割を担う。
【００２０】
本実施形態に係る半田ボール１７は、Ｐａｃ−スルーホール３と平面視上、重畳しない位置に配設されている。本実施形態においては、このような構成とするために、下層配線１５を用いている。すなわち、上部パッド１６の直上にスルーホールを配設するのではなく、上部パッド１６上に、Ｐａｃ−スルーホール３の位置をシフトさせるための下層配線１５を配設する。そのような配置とする理由については後述する。
【００２１】
Ｐａｃ−スルーホール３と半田ボール１７の平面視上の離間距離は、特に限定されない。但し、後述するプリント基板５１（図３参照）に半導体パッケージ１０が実装される際に、リフロー工程などで半田の溶融等によって半田ボール１７が変形した場合であっても、Ｐａｃ−スルーホール３と半田ボール１７が重畳しない距離を確保するようにする。
【００２２】
図２に、本実施形態に係る半導体パッケージ１０の裏面側の模式的平面図を示す。下層配線１５の一端部に上部パッド１６及び半田ボール１７がこの順に積層されている。一方、下層配線１５の他端部は、Ｐａｃ−スルーホール３と当接するように配設されている。
【００２３】
本実施形態においては、上記構成により、半田ボール１７が、上部パッド１６、下層配線１５、Ｐａｃ−スルーホール３、上層配線１４、ボンディングワイヤ１３を介して半導体チップ１１に接続されている。また、半導体チップ１１、ボンディングワイヤ１３、上層配線１４等は、モールド樹脂１８により封止されている。
【００２４】
図３に、本実施形態に係る半導体モジュール５０の模式的断面図を示す。本実施形態に係る半導体モジュール５０は、プリント基板５１上に半導体パッケージ１０、電子部品３０が搭載されている。半導体パッケージ１０は、半田ボール１７を介してプリント基板５１と電気的に接続されている。
【００２５】
プリント基板５１には、上面配線５２、基板内配線５３、下部パッド５４等が配設されている。下部パッド５４は、半田ボール１７の直下であってプリント基板５１上に配設されている。下部パッド５４の直下には上面配線５２が配設されている。また、プリント基板５１には、貫通穴として機能するプローブピン貫通型スルーホール１、及びプリント基板スルーホール（以降、「Ｐｒｉ−スルーホール」と略記する）２が配設されている。
【００２６】
プローブピン貫通型スルーホール１及びＰｒｉ−スルーホール２は、プリント基板５１の上側主面５１Ａと下側主面５１Ｂを貫通するように形成されている。プローブピン貫通型スルーホール１及びＰｒｉ−スルーホール２の壁面は、導電性被膜により被覆されている。プローブピン貫通型スルーホール１は、プローブピンが貫通可能な開口径を有するものとする。一方、Ｐｒｉ−スルーホール２の開口径は、特に限定されず、適宜選定することができる。
【００２７】
プローブピン貫通型スルーホール１は、半導体パッケージ１０に設けられたＰａｃ−スルーホール３と、平面視上、重畳配置されるような位置に設けられている。このような位置にプローブピン貫通型スルーホール１を形成するために、上面配線５２が適宜利用される。すなわち、下部パッド５４の直下に配設された上面配線５２を所望の方向に延在させることにより、半田ボール１７とプローブピン貫通型スルーホール１が、平面視上、重畳しないようにし、かつ、プローブピン貫通型スルーホール１とＰａｃ−スルーホール３が平面視上、重畳配置されるようにする。
【００２８】
Ｐｒｉ−スルーホール２は、その上面において上面配線５２と電気的に接続されている。上面配線５２は、リード３１を介して電子部品３０と接続されている。また、Ｐｒｉ−スルーホール２は、その内部において基板内配線５３と電気的に接続されている。
【００２９】
基板内配線５３は、図３に示すようにプリント基板５１内に配設されている。例えば、図３中の１つの基板内配線５３（図中の中央）においては、プローブピン貫通型スルーホール１とＰｒｉ−スルーホール２とを電気的に接続するように配設されている。これにより、電子部品３０と半導体パッケージ１０が電気的に接続される。
【００３０】
図４に、半田ボール１７の接合不良を検出する方法を説明するための模式的断面図を示す。テスタ（不図示）には、ＩＣＴ検査機構のものを用いる。ＩＣＴ検査機構は、第１プローブピン６と第２プローブピン７との間の抵抗値を計測可能な機能が備わっている。
【００３１】
第１プローブピン６は、その先端部がＰａｃ−スルーホール３と接触するように、プリント基板５１に設けられたプローブピン貫通型スルーホール１を貫通させる。なお、第１プローブピン６をＰａｃ−スルーホール３に接触させているときに、プローブピン貫通型スルーホール１に接触してショートしてしまうと、ＩＣＴ検査機構での抵抗値を正確に計測することができなくなってしまう。従って、誤診が生じないように、プローブピン貫通型スルーホール１と接触する可能性のある第１プローブピン６の側面を絶縁性材料で被覆しておく必要がある。
【００３２】
第２プローブピン７は、Ｐｒｉ−スルーホール２に挿入して接触させることにより電気的接続を図る。なお、第２プローブピン７は、第１プローブピン６との間で検査対象となる半田ボール１７の抵抗を測定できる位置であれば特に限定されない。例えば、図４の例においては、Ｐｒｉ−スルーホール２の一部に第２プローブピン７を挿入している例を説明しているが、Ｐｒｉ−スルーホール２の開口径が第２プローブピン７に比して小さい場合には、第２プローブピン７を挿入せずに、開口部に第２プローブピン７の先端を接触させて電気的接続を図ってもよい。また、Ｐｒｉ−スルーホール２に代えて、リード３１やリード３１に接続された上面配線５２に第２プローブピン７を接触させることにより検査を実施してもよい。
【００３３】
上記テスタによる検査により、不要な抵抗成分の有無を確認する。不要な抵抗成分が検出されない場合には、半田ボール１７とプリント基板５１との半田付けに問題がないと判定する。一方、不要な抵抗成分が観測された場合には、半田ボール１７とプリント基板５１との半田付け不良を抽出することが可能である。
【００３４】
本実施形態によれば、プローブピンを用いて抵抗成分を判定する方式を採用しているので、半導体パッケージ１０の外部端子として機能する半田ボール１７の、プリント基板５１に設けられた下部パッド５４への半田付け不良やクラックによる不良等を高精度に検出することができる。特に、従来、外観検査方法であるＸ線検査だけしか実施できなかったバウンダリスキャン機能を備えていない半導体パッケージに対して、本発明を適用すれば、従来検出できなかった半田ボール１７のクラック等に起因する不良をより精度高く抽出することができる。
【００３５】
また、バウンダリスキャン機能を備えている半導体パッケージにおいても、例えば、０．９Ｖや１Ｖ程度の低電圧のバッファを用いた場合には、バウンダリスキャン機能が動作せずに半田付け不良を検出できない場合があった。このようなケースにおいても、本発明を適用することにより、半田ボール１７のクラック等に起因する不良をより精度高く抽出することができる。本実施形態によれば、抵抗成分を計測する方式を採用しているので、対象となる信号の電圧レベルを考慮する必要が無いというメリットも有する。
【００３６】
また、本実施形態によれば、プリント基板５１の所定のスルーホールに対して、本来のスルーホールとしての機能に加えて、プローブピンを貫通させる機能を付加させている。また、半田ボール１７と半導体パッケージに設けられたＰａｃ−スルーホール３とが、平面視上、重畳配置しない構成としている。これらにより、上記特許文献１や２のようにハーフスルーホールや検査用パッドを半導体モジュールの周縁部に作製したりする必要がなく、装置の大型化を防止することができる。
【００３７】
なお、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得る。上記実施形態においては、すべての半田ボールがＰａｃ−スルーホールと平面視上、重畳しない位置に配設されている例について説明したが、適宜別の構成のものが含まれていてもよい。例えば、パッケージ基板の外周近傍に配設されており、パッケージ基板の上面側の上層配線にプローブピンを接触させることが可能な位置については、Ｐａｃ−スルーホールの直下に上部パッドを介して半田ボールを配設してもよい。
【００３８】
また、導電性接合部材として半田ボールを適用した例について説明したが、半田ボールに限定されず、半導体パッケージの外部端子に対して広く本発明を適用することができる。また、パッケージ基板の形状も一例であって、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。さらに、上記実施形態１においては、貫通穴としてプローブピン貫通型スルーホールを設ける例について説明したが、壁面が導電性被膜により被覆されていない貫通穴であってもよい。すなわち、専ら、パッケージ基板のＰａｃ−スルーホールと平面視上、重畳配置される貫通穴として、導電性被膜により被覆されていない貫通穴を用いてもよい。また、このような貫通穴と上記実施形態のようなプローブピン貫通型スルーホールが混在しているものであってもよい。
【符号の説明】
【００３９】
１      プローブピン貫通型スルーホール
２      プリント基板スルーホール（Ｐｒｉ−スルーホール）
３      パッケージ基板スルーホール（Ｐａｃ−スルーホール）
６      第１プローブピン
７      第２プローブピン
１０    半導体パッケージ
１１    半導体チップ
１２    パッケージ基板
１３    ボンディングワイヤ
１４    上層配線
１５    下層配線
１６    上部パッド
１７    半田ボール
１８    モール度樹脂
３０    半導体パッケージ。
３１    リード
５０    半導体モジュール
５１    プリント基板
５２    上面配線
５３    基板内配線
５４    下部パッド
【図１】
0005495303.tif 000002
【図２】
0005495303.tif 000003
【図３】
0005495303.tif 000004
【図４】
0005495303.tif 000005
【図５】
0005495303.tif 000006
【図６】
0005495303.tif 000007
【図７Ａ】
0005495303.tif 000008
【図７Ｂ】
0005495303.tif 000009