(57)【特許請求の範囲】
【請求項１】
第１の基板の表面に下地第一層を形成して第１の積層体を得る第１の工程と、
第２の基板の平滑面に自己組織化単分子膜を形成し、さらに該自己組織化単分子膜上に下地第二層を形成して第２の積層体を得る第２の工程と、
前記下地第一層と前記下地第二層とを貼り合わせて前記第１の積層体と前記第２の積層体とからなる第３の積層体を得る第３の工程と、
前記第２の基板及び前記自己組織化単分子膜から、前記第１の基板と、前記下地第一層及び前記下地第二層を含む下地層とを一体にした第４の積層体を剥離する第４の工程と、
前記第４の積層体の前記下地層上に、ゲート電極と、ゲート絶縁層と、ソース電極、ドレイン電極、及び半導体層とをこの順で積層形成する第５の工程とを含むことを特徴とする電界効果型トランジスタの製造方法。
【請求項２】
前記第２の基板の表面粗さＲｍｓ１が、０．１５ｎｍ以下であることを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
【請求項３】
前記第２の工程前に、前記第２の基板を洗浄する工程を有することを特徴とする請求項１又は２に記載の電界効果型トランジスタの製造方法。
【請求項４】
前記第１の工程前に、前記第１の基板を表面処理する工程を含むことを特徴とする請求項１乃至３のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項５】
前記下地第二層がアクリル樹脂からなり、前記第２の工程は、（メタ）アクリルモノマーを含む化合物あるいはエポキシ基を有する化合物を塗布した後、硬化させることにより前記下地第二層を形成することを特徴とする請求項１乃至４のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項６】
前記第３の工程に、前記第１の積層体の前記第１の基板の一方の面を第３の基板に固定する工程が含まれることを特徴とする請求項１乃至５のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項７】
前記第５の工程は、前記ゲート電極、前記ゲート絶縁層、前記ソース電極、前記ドレイン電極、及び前記半導体層の少なくともいずれかの形成が印刷法を用いることを特徴とする請求項１乃至６のいずれか１項に記載の電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタ、及びその製造方法、及びそれを用いた画像表示装置に関する。
【背景技術】
【０００２】
近年、一般に普及している液晶ディスプレイ、有機ＥＬディスプレイ、及び電気泳動型ディスプレイ等の表示装置の多くは、薄膜トランジスタ（ＴＦＴ）を表示スイッチングデバイスとしたアクティブマトリックス型の駆動装置を利用している。このような表示スイッチとしてのＴＦＴには、ゲート電極、ゲート絶縁層、ソース−ドレイン電極、ソース−ドレイン電極間に配置された半導体からなる電界効果型トランジスタ（ＦＥＴ）が利用されている。ＦＥＴの駆動原理は、ゲート電極に電圧を印加することにより、半導体中の電子ｍ又はホールからなるチャージキャリア量をコントロールし、ソース−ドレイン間のチャージ移動、すなわち電流を制御するもので、このような作用によりスイッチの役割を果たしている。
以上のようなＴＦＴアレイの半導体には、従来、アモルファスもしくは多結晶の薄膜シリコンを半導体として利用したものが使われているが、一般的に、薄膜シリコンＴＦＴの電極や半導体、絶縁層等の各層は真空プロセス及び３００℃以上の高温プロセスが必要であり、比較的煩雑で高コストなプロセスにより形成されている。
【０００３】
これに対して近年、透明酸化物半導体、有機半導体などの低温形成可能な半導体材料が開発され、アモルファスシリコン以上の電気伝導特性を有するなど、プロセスの低温化、高速化、低コスト化が実現可能となってきた。また、低温プロセスを採用することによりプラスチックフィルムや紙などの可撓性基材を採用し、ロールトゥーロールによる製造やフレキシブルデバイスの作製などへの応用が期待されている。
【０００４】
しかしながら、一般にプラスチックフィルムや紙などの可撓性基材は、異物付着や傷、あるいは素材そのものの表面形状などにより表面にミクロンオーダーの凹凸が存在している。それらの可撓性基材を支持基材とした場合、その表面凹凸は、その上に形成した電子回路や素子において電気的なショートやリーク、あるいは断線を生じる原因となり、素子の誤動作の原因となっていた。
これを回避するために、一般には、可撓性基材の表面に下地層を塗布や蒸着するなどの手法によって形成し、可撓性基材の表面を平滑化しようという試みがなされてきた。（特許文献１参照）
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第２７２４０２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載された、下地層を可撓性基材表面に直接塗布形成する技術は、一定の成果を上げることが可能であったが、この下地層材料に起因する異物、あるいは下地層を形成するプロセスに起因する異物を巻き込むことによって再び表面凹凸が生じてしまう問題があった。
さらに、先に述べた電気的なショートやリーク、あるいは断線といった不具合は、直径１ミクロンという非常に小さなサイズ以下の異物が混入するだけで生じる課題であり、検査機や目視などの方法によっても第１の基板上にその存在を認めること自体が非常に困難であった。
【０００７】
そこで、本発明は上記の問題点に着目してなされたものであり、可撓性基材表面に形成される下地層の凹凸をほぼ消滅させることによって、再現性良く、高収率で作製することができ、信頼性の高い電界効果型トランジスタ、並びに好適なフレキシブルデバイスとしての画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための請求項１に係る発明は、第１の基板の表面に下地第一層を形成して第１の積層体を得る第１の工程と、
第２の基板の平滑面に自己組織化単分子膜を形成し、さらに該自己組織化単分子膜上に下地第二層を形成して第２の積層体を得る第２の工程と、
前記下地第一層と前記下地第二層とを貼り合わせて前記第１の積層体と前記第２の積層体とからなる第３の積層体を得る第３の工程と、
前記第２の基板及び前記自己組織化単分子膜から、前記第１の基板と、前記下地第一層及び前記下地第二層を含む下地層とを一体にした第４の積層体を剥離する第４の工程と、
前記第４の積層体の前記下地層上に、ゲート電極と、ゲート絶縁層と、ソース電極、ドレイン電極、及び半導体層とをこの順で積層形成する第５の工程とを含むことを特徴としている。
【０００９】
請求項１に係る発明によれば、第１の基板上に形成される下地層の表面となる下地第二層の表面粗さを、第２の工程によってできるだけ小さくすることができるので、前記下地第二層上に形成される各トランジスタ素子のショートやリーク、断線といった不具合を防ぐことができる。従って、電界効果型トランジスタが再現性良く、高収率で作製することができる。
【００１０】
また、請求項２に係る発明は、請求項１に記載の電界効果型トランジスタの製造方法において、前記第２の基板の表面粗さＲｍｓ１が、０．１５ｎｍ以下であることを特徴としている。
また、請求項３に係る発明は、請求項１又は２に記載の電界効果型トランジスタの製造方法において、前記第２の工程前に、前記第２の基板を洗浄する工程を有することを特徴としている。
【００１１】
また、請求項４に係る発明は、請求項１乃至３のいずれか１項に記載の電界効果型トランジスタの製造方法において、前記第１の工程前に、前記第１の基板を表面処理する工程を含むことを特徴としている。
また、請求項５に係る発明は、請求項１乃至４のいずれか１項に記載の電界効果型トランジスタの製造方法において、前記下地第二層がアクリル樹脂からなり、前記第２の工程は、（メタ）アクリルモノマーを含む化合物あるいはエポキシ基を有する化合物を塗布した後、硬化させることにより前記下地第二層を形成することを特徴としている。
【００１２】
また、請求項６に係る発明は、請求項１乃至５のいずれか１項に記載の電界効果型トランジスタの製造方法において、前記第３の工程に、前記第１の積層体の前記第１の基板の一方の面を第３の基板に固定する工程が含まれることを特徴としている。
また、請求項７に係る発明は、請求項１乃至６のいずれか１項に記載の電界効果型トランジスタの製造方法において、前記第５の工程は、前記第５の工程は、前記ゲート電極、前記ゲート絶縁層、前記ソース電極、前記ドレイン電極、及び前記半導体層の少なくともいずれかの形成が印刷法を用いることを特徴としている。
【発明の効果】
【００１８】
本発明によれば、第１の基板であっても再現性良く、フレキシブルデバイスとしての電界効果型トランジスタを高収率で得ることができ、結果として、耐衝撃性に優れ、軽量で曲面加工が可能な画像表示装置も提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る電界効果型トランジスタの一実施形態における構成を示す断面図である。
【図２】本発明に係る電界効果型トランジスタの製造方法の一実施形態における第１乃至第３の工程を示す断面図である。
【図３】本発明に係る電界効果型トランジスタの製造方法の一実施形態における第４の工程を示す断面図である。
【図４】本発明に係る電界効果型トランジスタの製造方法の一実施形態における第５の工程を示す断面図である。
【図５】実施例４によって作製されたトップコンタクト構造の電界効果型トランジスタの構成を示す断面図である。
【図６】実施例５によって作製されたトップゲート構造の電界効果型トランジスタの構成を示す断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明に係る電界効果型トランジスタ、及びその製造方法、並びに画像表示装置の実施形態について図面を参照して説明する。なお、本実施形態の説明において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
図１は、本発明に係る電界効果型トランジスタの一実施形態における構成を示す断面図である。また、図２（ａ）乃至（ｄ）は、本発明に係る電界効果型トランジスタの製造方法の一実施形態における第１乃至第３の工程を示す断面図である。また、図３は、本発明に係る電界効果型トランジスタの製造方法の一実施形態における第４の工程を示す断面図である。また、図４は、本発明に係る電界効果型トランジスタの製造方法の一実施形態における第５の工程を示す断面図である。
本発明に係る電界効果型トランジスタ１は、図１に示すように、第１の基板１０と、該第１の基板１０上に下地層２０と、ゲート電極３０と、ゲート絶縁層４０と、ソース電極５０と、ドレイン電極６０、ソース電極５０、及び半導体層７０とが少なくともこの順で形成されてなる。
【００２１】
＜第１の基板＞
第１の基板１０としては、シート状で、表面が平坦であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ソーダライムガラス、石英ガラス、ホウ珪酸ガラス、プラスチックフィルム、紙などが挙げられる。
また、第１の基板１０は、可撓性の基板が好ましく、そのような材料としては、紙やポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、シクロオレフィンポリマー、ポリイミド（ＰＩ）、ポリエーテルスルホン（ＰＥＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネート（ＰＣ）、ポリアリルレート、トリアセチルセルロース（ＴＡＣ）などが挙げられる。
【００２２】
また、第１の基板１０の材料としては、他に、ステンレスシート、アルミ箔、銅箔、シリコンウエハ等の導電性あるいは半導体性の基材などが挙げられる。これら導電性あるいは半導体性の基材は表面に絶縁性の、例えば高分子材料あるいは金属酸化物などを塗布又は真空蒸着することにより用いることがより好ましい。更に、以上の基板は表面に易接着層等の表面処理層を形成しても良いし、コロナ処理、プラズマ処理、ＵＶ／オゾン処理等の表面処理を施しても良い。
【００２３】
＜下地層＞
下地層２０は、下地第一層２１と、下地第二層２２とを有する。下地第一層２１は、第１の基板１０に接し、粘着性を有する樹脂からなる層である。下地第二層２２は、下地第一層２１上に形成され、下地第一層２１に接する面と反対側の面２２ａの表面粗さＲｍｓ２が、０．３ｎｍ以下の樹脂からなる層である。
＜下地第一層＞
下地第一層２１は、十分な絶縁性を有し、粘着性あるいは接着性を有する状態を形成可能であり、膜厚１０μｍ以下の薄膜を形成可能であれば、硬化時、あるいは半硬化時に粘着性又は接着性を有する樹脂、高分子化合物又は有機金属化合物及びその分解物を用いることができる。
【００２４】
そのような材料としては、例えば、ポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）、ポリ塩化ビニル（ＰＶＣ）、ポリイミド（ＰＩ）、エポキシ樹脂、ポリシロキサン、ポリシルセスキオキサン、ブタジエンゴム等の有機高分子化合物、又はこれらの混合物が挙げられ、更には、ケイ素、チタン、タンタル、アルミニウム、ニオブ、ジルコニウム、銅、ニッケル、インジウム、ハフニウム等の金属を中心元素とするアルコキシド、塩化物、及びそれらの分解酸化物、あるいはこれらの混合物と樹脂との混合物なども挙げられる。また、加熱により溶融あるいは融着するような樹脂化合物なども用いることができる。
【００２５】
＜下地第二層＞
下地第二層２２は、十分な絶縁性を有し、１μｍ以上１０μｍ以下の薄膜を形成可能で、より好ましくは３μｍ以上の薄膜を形成可能であればこれらに限定されるものではない。
下地第二層２２は、樹脂あるいは高分子化合物を用いることができ、例えば、ＵＶ照射又は加熱によって硬化するアクリル樹脂、エポキシ樹脂、ポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）、ポリ塩化ビニル（ＰＶＣ）、ポリイミド（ＰＩ）、ポリシロキサン、ポリシルセスキオキサン、ブタジエンゴム等の有機高分子化合物、又はこれらの混合物を用いることができ、更には、ケイ素、チタン、タンタル、アルミニウム、ニオブ、ジルコニウム、銅、ニッケル、インジウム、ハフニウム等の金属を中心元素とするアルコキシド、塩化物、及びそれらの分解酸化物、あるいはこれらの混合物と前記樹脂あるいは高分子化合物との混合物なども用いることができる。
【００２６】
前記薄膜は積層によって所望の膜厚を得てもよいが、薄膜にクラックなどの欠陥が生じないような材料及び塗布方法を適宜選択する必要がある。以上の観点から通常、樹脂化合物あるいは樹脂と金属酸化物の混合化合物が用いられる。
ここで、アクリル樹脂とは（メタ）アクリルモノマーを含む化合物を原料として硬化させた樹脂を示し、（メタ）アクリルモノマーとはアクリルモノマー及びメタクリルモノマーの両方を指し、また多官能性のアクリルモノマー及びメタクリルモノマーも含む。下地第二層は後工程においてその表面に傷などが生じないようにある程度の硬度を備えることが好ましく、ＪＩＳ−Ｋ５４００の鉛筆硬度試験でＨ以上、好ましくは３Ｈ以上であることが望ましい。
【００２７】
＜電極＞
ゲート電極３０、ソース電極５０、及びドレイン電極６０の各電極の材料としては、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）等の酸化物材料が好適に用いられる。
【００２８】
また、ゲート電極３０、ソース電極５０、及びドレイン電極６０の各電極は、上記酸化物材料に不純物をドープした材料を採用することも導電率を上げるために好ましい。例えば、酸化インジウムにスズやモリブデン、チタンをドープしたもの、酸化スズにアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどが挙げられる。
【００２９】
これらの中では、特に、酸化インジウムにスズをドープした酸化インジウムスズ（通称ＩＴＯ）が低い抵抗率のために特に好適に用いられる。また、Ａｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ、Ｌｉなどの低抵抗金属材料も好適に用いられる。さらに、導電性酸化物材料と低抵抗金属材料を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜／金属薄膜／導電性酸化物薄膜の順に積層した３層構造が特に好適に用いられる。
【００３０】
また、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料も好適に用いることができる。ゲート電極、ソース電極及びドレイン電極は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにソース電極とドレイン電極は同一の材料であることがより望ましい。
これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、光ＣＶＤ、ホットワイヤーＣＶＤ法等で形成される。また上述の導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、凸版印刷、インクジェット法等で塗布し、焼成して形成することもできるが、これらに限定されるものではない。
【００３１】
＜ゲート絶縁層＞
ゲート絶縁層４０としては、酸化シリコン、窒化シリコン、シリコンオキシナイトライド（ＳｉＮｘＯｙ）、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、又は、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、ポリイミド、ポリエステル、エポキシ樹脂、ポリビニルフェノール（ＰＶＰ）、ポリ塩化ビニル（ＰＶＣ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリジメチルシロキサン（ＰＤＭＳ）、ポリシルセスキオキサン、ブタジエンゴム等が挙げられるがこれらに限定されるものではない。    
ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は１．０×１０１１Ωｃｍ以上、より好ましくは１．０×１０１４Ωｃｍ以上であることが好ましい。膜厚は５０ｎｍ以上２μｍ以下であることが好ましい。
【００３２】
また、ゲート絶縁層４０は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、光ＣＶＤ法、ホットワイヤＣＶＤ法、スピンコート法、ディップコート法、スクリーン印刷法、マイクログラビア印刷法、ダイコート法などの方法を用いて形成することができる。ゲート絶縁層４０は単層として用いても構わないし、複数の層を積層したものを用いても構わない。また膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。
【００３３】
また、ゲート絶縁層４０は、コロナ処理、プラズマ処理、ＵＶ／オゾン処理等の表面処理を施しても良いが、処理による表面粗さが粗くならないように注意する必要がある。ゲート絶縁層の表面は比較的平滑でピンホールや突起、起伏が無いことが好ましい。
さらに、ゲート絶縁層４０は、表面に自己組織化単分子膜を形成しても良く、形成方法は、該自己組織化単分子を形成する化合物を真空下で対応する基板に蒸着する方法、該化合物の溶液中に基板を浸漬する方法、Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ法などを用いることができるが、これに限るものではない。
【００３４】
＜半導体層＞
半導体層７０としては、金属酸化物半導体材料、もしくは有機半導体材料が好適に使用できる。本発明の実施の形態に係る半導体７０で用いられる金属酸化物半導体材料は亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン（ＷＯ）、酸化インジウムガリウム亜鉛（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の材料が挙げられるがこれらに限定されるものではない。
【００３５】
これらの材料は実質的に透明であり、バンドギャップが２．８ｅＶ以上、好ましくはバンドギャップが３．２ｅＶ以上であることが望ましい。これらの材料の構造は単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。半導体層６０の膜厚は少なくとも２０ｎｍ以上が望ましい。
【００３６】
＜電界効果型トランジスタの製造方法＞
本発明に係る電界効果型トランジスタの製造方法は、図２（ａ）に示す第１の工程と、図２（ｂ）に示す第２の工程と、図２（ｃ）に示す第３の工程と、図３（ａ），（ｂ）に示す第４の工程と、図４（ａ）乃至（ｅ）に示す第５の工程とを含む。
ここで、上述したように、本発明に係る電界効果型トランジスタは、下地層２０の表面２２ａが、ほぼ凹凸が消滅した程度に極めて平滑であることを特徴とし、表面２２ａの表面粗さＲｍｓ２は０．３ｎｍ以下である。すなわち、極めて平滑な表面を提供することにより、下地層２０上に形成された電子回路や素子は欠陥を有することなく歩留まりよく作製される。本発明に係る電界効果型トランジスタの製造方法では、このように表面に異物や突起、凹凸の無い平滑な表面を得るために上記第１乃至第５の工程を含むことを特徴とする。
【００３７】
＜第１の工程＞
第１の工程は、図２（ａ）に示すように、第１の基板１０の表面に下地第一層２１を形成して第１の積層体１０１を得る工程である。
前述したように、下地第一層２１を形成する樹脂あるいは高分子化合物等を与える原材料を、下地第二層２２と同様の方法、又はラミネート、熱融着、熱圧着、スプレー蒸着法等を用いて基材１０上に形成する。下地第一層２１は硬化又は乾燥時に粘着性あるいは接着性を有する材料を用いることが好ましく、もしくは材料が完全に硬化していない半硬化又は半乾燥の状態で次工程を行うことが好ましい。
【００３８】
＜第２の工程＞
第２の工程は、図２（ｂ）に示すように、第２の基板８０の平滑面に自己組織化単分子膜９０を形成し、さらに該自己組織化単分子膜９０上に下地第二層２２を形成して第２の積層体１０２を得る工程である。
第２の基板８０には、表面粗さＲｍｓ１が０．１５ｎｍ以下の平滑な表面８０ａを有する基板を用いることができ、具体的にはソーダライムガラス、ほう珪酸ガラス、石英、サファイア、アルミナ、ＭｇＯ、ＳｉＣ、ＺｎＯ、チタニア、シリコンなどを用いることができる。通常ソーダライムガラスや表面研磨されたシリコンウエハや熱酸化膜付きシリコンウエハなどが好ましく使用できる。
【００３９】
これらの第２の基板８０は表面に異物や突起や窪みが無いように十分な洗浄や平坦化処理がなされている必要があり、通常はＵＶ／オゾン洗浄、ブラシ洗浄、超音波洗浄、プラズマ洗浄、コロナ洗浄などの方法や化学的機械研磨（ＣＭＰ）やＣＶＤ薄膜形成による自己平坦化などの方法を用いて平滑な表面を得ることができる。
第２の基板８０の表面には表面エネルギーを下げることが可能で、かつ、平滑性を維持できる表面層を形成する。この表面層として、本発明では自己組織化単分子膜９０を形成する。自己組織化単分子膜９０としては、分子の一端に反応性官能基を有し、もう一方の端には表面エネルギーを下げる機能を有する置換基を持つ有機化合物が用いられる。反応性官能基は、先に選択された第２の基板８０の表面と反応しうる官能基を選択する必要があり、例えば第２の基板としてガラスやシリコンウエハ、酸化チタン等を選択した場合、トリクロロシラン基やトリメトキシシラン基を選択し、アルミナやサファイア等を選択した場合にはホスホン酸基を選択すると良い。他に、カルボン酸基、リン酸基、アルコール基、カテコール基、アミノ基、チオール基なども選択することができる。
【００４０】
表面エネルギーを下げる機能を有する置換基としては、アルキル基やパーフルオロアルキル基、アルキル基の末端にベンゼン環やトルエン環を有するフェニルアルキル基、トリルアルキル基、あるいはフェノキシアルキル基などを選択すると良い。以上のアルキル基は直鎖構造を有していても良いし、分枝構造を有していても良く、またアルキル鎖の途中や末端にエーテル構造やエチレン構造、アセチレン構造を有していても良い。またアルキル構造を分子内に持たないフェニル基、トリル基なども適宜選択することができる。以上の特徴を有する自己組織化単分子膜９０としてより具体的には、例えば、フェニルトリクロロシラン、ｐ−トリルトリクロロシラン、３−フェニルプロピルトリメトキシシラン、ブチルトリクロロシラン、オクチルトリクロロシラン、オクチルトリメトキシシラン、オクチルトリエトキシシラン、オクタデシルトリクロロシラン、オクタデシルトリメトキシシラン、オクタデシルジメチルクロロシラン、１１−フェノキシウンデシルトリクロシラン、１１−（クロロジメチルシリルメチル）トリコサン、トリデカフルオロ−１，１，２，２−テトラヒドロオクチルトリクロロシラン、オクチルホスホン酸、オクタデシルホスホン酸、オクタン酸、ドデカン酸、ヘキサノール、オクタノール、オクタンチオール、ペンタフルオロベンゼンチオール等を用いることができるがこの限りではない。
【００４１】
自己組織化単分子膜９０を第２の基板８０上に形成する方法は、まず第２の基板８０表面にコロナ処理、プラズマ処理、ＵＶ／オゾン処理等の表面処理を施し、表面を親水化させた後、自己組織化単分子膜を形成する化合物を真空下で対応する第２の基板表面に蒸着する方法、自己組織化単分子膜を形成する化合物の溶液中に第２の基板を浸漬する方法、Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ法により第２の基板上に形成する方法などを用いることができるが、これらに限るものではない。しかしながら、より緻密で平滑な表面を有する自己組織化単分子膜を得る方法として、例えばＬａｎｇｍｕｉｒ  １９，１１５９（２００３）．、Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｂ  １１０，２１１０１（２００６）．、あるいはＪ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１３１，９３９６（２００９）に記載の方法を用いることがより好ましい。自己組織化単分子膜９０を形成した後の第２の基板８０の表面８０ａの表面粗さＲｍｓ１は０．３ｎｍ以下である。
【００４２】
ここで、下地第二層２２を、自己組織化単分子膜９０を表面に形成した第２の基板８０の上に形成する際、下地第二層２２を形成する樹脂あるいは高分子化合物等を与える原材料を、水、アルコール又は有機溶剤に溶解させ、下地第二層形成用溶液とし、これを図２に示したように前記自己組織化単分子膜９０上に塗布あるいは印刷した後、乾燥及び／又は焼成、あるいはＵＶ照射、電子線照射することにより形成することができる。
【００４３】
具体的な形成方法としては、マイクログラビアコート、ディップコート、スクリーンコート、ダイコート、スピンコート、フレキソ印刷等既存のウエットコーティング法を用いることができ、硬化後膜厚として好ましくは１μｍ以上１０μｍ以下、より好ましくは３μｍ以上の膜厚を得ることができればこれらに限定されるものではない。また乾燥、焼成、ＵＶ照射、あるいは電子線照射に当たっては、真空下で行ってもよい。
【００４４】
＜第３の工程＞
第３の工程は、図２（ｃ）に示すように、下地第一層２１と下地第二層２２とを貼り合わせて第１の積層体１０１と第２の積層体１０２とからなる第３の積層体１０３を得る工程である。
以上で得られた下地第一層２１は、図２（ｃ）に示すように、下地第二層２２に接するように第１の積層体１０１と第２の積層体１０２とを貼り合わせる。この時、下地第一層２１は粘着性、あるいは接着性を有することが好ましく、もしくは半硬化又は半硬化の状態であることが好ましい。また、下地第一層２１は加熱により溶融状態又は半溶融状態にして融着させてもよい。
【００４５】
下地第一層２１と下地第二層２２を貼り合わせる際に、一方もしくは両方の基材から圧力を掛けても良いし、加熱しても良い。また、紫外線や電子線などを照射しながら張り合わせても良い。さらに、張り合わせた後に加熱したり圧力を掛けても良いし、紫外線や電子線を照射しても良い。張り合わせ工程に先立って、下地第一層２１及び下地第二層２２の表面はＵＶ／オゾン処理、プラズマ処理、コロナ処理、酸処理、アルカリ処理などの表面処理を行っても良い。
【００４６】
なお、この第３の工程では、第１の積層体１０１の第１の基板１０の一方の面を、支持基板としての第３の基板（図示せず）に固定する工程が含まれてもよい。このように、第１の基板１０一方の面（下地第一層２１に接する面と反対側の面）に支持基板としての第３の基板（図示せず）に固定して、第１の積層体１０１と第２の積層体１０２とを貼り合わせることによって、ムラのない均一な接着が可能となり、後工程における不用意な剥離の発生を低減する。
【００４７】
＜第４の工程＞
第４の工程は、図３（ａ），（ｂ）に示すように、第２の基板１０２及び自己組織化単分子膜９０から、第１の基板１０と、下地層２０（下地第一層２１及び下地第二層２２）とを一体にした第４の積層体１０４を剥離する工程である。
ここで、第１の基板１０と第２の基板８０とを剥離するとき、下地第一層２１と下地第二層２２は接着されており、双方合わせて下地層２０となり、第１の基板１０上に形成される。第２の基板８０の表面には表面エネルギーの低い自己組織化単分子膜９０が形成されているため、下地層２０は容易に剥離することができる。
【００４８】
自己組織化単分子膜９０に接していた下地第二層２２の表面２２ａは、自己組織化単分子膜９０の表面の表面粗さと同等であり、その表面粗さＲｍｓ２は０．３ｎｍ以下である。また、下地第二層２２の膜厚を十分に厚くすることにより、雰囲気の異物や塵などの混入が下地層表面の平滑性に悪影響を与えることはない。
以上で示した下地層形成法を用いることにより、該下地層上に形成された電子回路や素子は欠陥を有することなく歩留まりよく作製される。
【００４９】
＜第５の工程＞
第５の工程は、図５（ａ）に示すように、まず、第４の積層体１０４の下地層２０上に、ゲート電極３０が積層される。
次に、図５（ｂ）に示すように、下地層２０及びゲート電極３０上にゲート絶縁層４０が積層される。
その後、図５（ｃ）に示すように、ゲート絶縁層４０上にソース電極５０及びドレイン電極６０が積層される。
そして、その後、図５（ｄ）に示すように、ソース電極５０及びドレイン電極６０の間に挟まれるようにゲート絶縁層４０上に半導体層７０が積層される。以上、ここまでの第１乃至第５の工程によって電界効果型トランジスタ１が作製される。
【００５０】
本発明のゲート電極３０、ソース電極５０、及びドレイン電極６０としては、Ａｌ、Ｃｒ、Ｍｏ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｆｅ、Ｍｎ、Ａｇなどの金属をＰＶＤやＣＶＤ、めっき等の方法で成膜した後にフォトリソグラフィーなどの公知の方法を用いて形成できる。また、インジウム・錫酸化物（ＩＴＯ）フッ素ドープ酸化錫（ＦＴＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）等、公知の透明導電性材料や、ＰＥＤＯＴ：ＰＳＳ、ポリアニリン、ポリチオフェン等、公知の有機導電性材料等を用いることもできるが、これらを用いた時に比較的高い配線抵抗を有する場合は金属バス電極を用いて抵抗の軽減を図ることがより好ましい。また、以上の金属、透明酸化物、有機導電性高分子等の導電性材料あるいはそれらの前駆体を、溶液、ペースト、ナノ粒子分散液等に加工した後、印刷法で塗工し、乾燥、焼成、光硬化あるいはエージング等によって形成することも出来る。用いられる印刷方法は、特に限定されることはないが、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ等のパターニング可能な印刷方法を用いることが工程の簡略化、低コスト化、高速化を達成できることから、より好ましい。また、スピンコート、ダイコート、マイクログラビアコート、ディップコート等とフォトリソグラフィー等のパターニング手法を組み合わせても良い。さらに、以上の印刷法を組み合わせて用いても良い。
【００５１】
金属酸化物からなる半導体７０は、スパッタリング法、パルスレーザ堆積法、真空蒸着法、ＣＶＤ法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタリング法、パルスレーザ堆積法、真空蒸着法、ＣＶＤ法である。スパッタリング法ではＲＦマグネトロンスパッタリング法、ＤＣスパッタリング法、真空蒸着法では加熱蒸着法、電子ビーム蒸着法、イオンプレーティング法、ＣＶＤ法ではホットワイヤＣＶＤ法、プラズマＣＶＤ法などが挙げられるがこれらに限定されるものではない。
【００５２】
半導体７０で用いられる有機半導体材料としては、半導体性を示すπ共役有機高分子、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類、ポリアリルアミン類、フルオレン類、ポリカルバゾール類、ポリインドール類、ポリ（ｐ−フェニレンビニレン）類などや、π共役系を持つ低分子物質、例えば、ペンタセンなどの多環芳香族の誘導体、フタロシアニン誘導体、ペリレン誘導体、テトラチアフルバレン誘導体、テトラシアノキノジメタン誘導体、フラーレン類、カーボンナノチューブ類などを用いることができるがこの限りではない。
【００５３】
有機半導体の形成法は、真空蒸着法、ＣＶＤ法、溶液を用いた印刷法等を用いることができるが、生産性、低コスト化等の観点から溶媒に可溶な半導体を用いて塗工する方法を用いることがより好ましい。印刷法を用いる場合は、特に限定されることはないが、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷法、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコート等を用いることができ、以上の印刷法を組み合わせて用いても良い。
【００５４】
本発明の電界効果型トランジスタは、さらに封止層、層間絶縁層、上部画素電極、保護膜、遮光層、エッチストッパ層等を形成して用いても良い。以上、一画素の構造に沿って本発明の電界効果型トランジスタの詳細を説明したが、本発明の電界効果型トランジスタは通常、画素をアレイ状に配列させることにより、画像表示装置の画素点灯装置として用いることができる。またｐ型、ｎ型、あるいは両極性の半導体を組み合わせて配置した電界効果型トランジスタ、あるいはメモリ、抵抗等を電子回路に組み合わせることにより論理回路を作製することができる。
【実施例】
【００５５】
以下、具体的な実施例によって本発明を詳細に説明するが、これらの実施例は説明を目的としたもので、本発明はこれに限定されるものではない。
［実施例１］
第２の基板として、１．１ｍｍ厚のソーダライムガラスを用意し、ＵＶ／オゾン照射、洗浄液を用いたブラッシング、超音波を用いて表面を洗浄した。尚、洗浄に用いた水は全て超純水を使用した。この時、ソーダライムガラスの表面粗さＲｍｓ１は０．１１ｎｍであった。
【００５６】
以上のソーダライムガラスを、オクタデシルトリクロロシランを１０ｍｍｏｌ／Ｌで添加したトリクロロエチレン溶液に乾燥窒素雰囲気下で１０時間浸漬することで、ソーダライムガラス表面に自己組織化単分子膜９０としてオクタデシルトリクロロシランの単分子膜を形成した。この時、ソーダライムガラスの表面粗さは０．１８ｎｍであり、表面の純水接触角は１０５°であった。
【００５７】
得られたソーダライムガラスにアクリル樹脂形成剤をマイクログラビアコートにより塗工し、６０℃で乾燥した後、高圧水銀ＵＶランプの紫外線を４００ｍＪ／ｃｍ２の条件で照射することで、下地第二層２２としてアクリル樹脂の薄膜をソーダライムガラス上に形成した。
アクリル樹脂形成剤としては、ジペンタエリスリトールヘキサアクリレート２０ｇ、ペンタエリスリトールトリアクリレート６０ｇ、トリメチロールプロパントリアクリレート２０ｇ、イソプロピルアルコール３０ｇと、光重合開始剤Ｄａｒｏｃｕｒ  １１７３（チバ社製）４ｇの混合物を用いた。アクリル樹脂の膜厚は５μｍであり、鉛筆硬度は３Ｈであった。
【００５８】
続いて、第１の基板としてポリエチレンナフタレート（ＰＥＮ）フィルムを用い、その上にポリイミド粘着剤をマイクログラビアコートにより塗工し、１５０℃で硬化することにより下地第一層としてポリイミド樹脂の薄膜を形成した。ポリイミド樹脂の膜厚は１μｍであり粘着性を有していた。
下地第二層の表面をＵＶ／オゾンで１０分間処理した後、得られた下地第一層の表面を下地第二層の表面に張り合わせ、ラミネート機に通すことにより下地第一層と下地第二層を粘着させた。ラミネートは圧力０．１ＭＰａ、速度１ｃｍ／ｓ、室温で行った。
【００５９】
ラミネートの後、１８０℃でベークし、第１の基板と下地層（下地第一層＋下地第二層）を一体にして第２の基板から剥離することにより、下地層形成基板を作製した。この時、下地層の表面粗さＲｍｓ２を原子間力顕微鏡で計測したところ、０．２３ｎｍであった。
【００６０】
［実施例２］
第２の基板として、０．６２５ｍｍ厚の片面研磨された６インチシリコンウエハを用意し、ＵＶ／オゾン照射、超音波を用いて表面を洗浄した。尚、洗浄に用いた水は全て超純水を使用した。この時、シリコンウエハの表面粗さＲｍｓ１は０．１０ｎｍであった。
以上のシリコンウエハを、３−フェノキシプロピルトリクロロシランを１０ｍｍｏｌ／Ｌで添加したヘキサン溶液に乾燥窒素雰囲気下で１０時間浸漬することで、シリコンウエハ表面に自己組織化単分子膜９０として３−フェノキシプロピルトリクロロシランの単分子膜を形成した。この時、シリコンウエハの表面粗さは０．１８ｎｍであり、表面の純水接触角は７８°であった。
【００６１】
得られたシリコンウエハにポリシルセスキオキサン系樹脂をマイクログラビアコートにより塗工し、１８０℃で焼成することにより、下地第二層としてポリシルセスキオキサン薄膜をシリコンウエハ上に形成した。ポリシルセスキオキサン系樹脂は１０質量％の１−メトキシ−２−アセトキシプロパン溶液を用いた。ポリシルセスキオキサン薄膜の膜厚は５μｍであり、鉛筆硬度はＨであった。
【００６２】
続いて、第１の基板としてポリイミド（ＰＩ）フィルムを用い、その上にＰＶＰをマイクログラビアコートにより塗工し、１００℃で乾燥させることにより下地第一層としてＰＶＰ薄膜を形成した。ＰＶＰ膜厚は１μｍであり、半硬化状態にした。
得られた下地第一層の表面を上記下地第二層の表面に張り合わせ、ラミネート機に通すことにより下地第一層と下地第二層を粘着させた。ラミネートは圧力０．１ＭＰａ、速度１ｃｍ／ｓ、１００℃で行った。
ラミネートの後、１８０℃でベークし、第１の基板と下地層（下地第一層＋下地第二層）を一体にして第２の基板から剥離することにより、下地層形成基板を作製した。この時、下地層（下地第二層）の表面の表面粗さＲｍｓ２を原子間力顕微鏡で計測したところ、０．２１ｎｍであった。
【００６３】
［実施例３］
図１と同様の構造を有する電界効果型トランジスタを８０×６０のアレイ状に作製した。具体的には、１．１ｍｍ厚のソーダライムガラスにポリイミド系微粘着樹脂を１μｍ厚で形成し、実施例１の方法で作製した下地層形成基板の第１の基板の面を張り合わせた。
下地層形成基板上にゲート電極として銀を、オフセット印刷法により銀ナノ粒子を１００ｎｍの膜厚でパターン状に印刷した後、１８０℃で焼成することで形成した。
【００６４】
続いて、絶縁層としてＣｙｔｏｐ（旭硝子（株）製）をスピンコートした後、１５０℃で乾燥することにより膜厚５００ｎｍに形成した。
絶縁層上にシャドウマスクを被せ、チタン及び金を、電子ビームを用いた真空蒸着法によりそれぞれ膜厚５ｎｍ及び５０ｎｍで連続して形成することでソース電極及びドレイン電極としてパターン形成した。
【００６５】
続いてシャドウマスクを被せ、ソース電極及びドレイン電極を跨るように半導体としてペンタセンを６０℃で４０ｎｍ蒸着することで電界効果型トランジスタを得た。
以上より得られた電界効果型トランジスタの伝達特性をゲート電圧２０Ｖから−２０Ｖ、ドレイン電圧−１５Ｖで測定したところ、移動度は０．９１ｃｍ２／Ｖｓ以上１．２ｃｍ２／Ｖｓ以下、ｏｎ／ｏｆｆ比は約１０５、閾値電圧は−２以上−１Ｖ以下であった。
８０×６０アレイ内のトランジスタ素子の内、特性に異常が観察されたトランジスタは無く、ゲート電極とソース電極及びドレイン電極の間の電流のリーク又はショートは観察されなかった。
また、得られたトランジスタアレイは、上記ソーダライムガラスから剥離する事によりフレキシブル性を有し、基板を曲げて用いても特性に変化無く使用することができた。
【００６６】
［実施例４］
図５は、実施例４によって作製されたトップコンタクト構造の電界効果型トランジスタの構成を示す断面図である。
本実施例では、図５に示す構造を有する電界効果型トランジスタを８０×６０のアレイ状に作製した。具体的には、１．１ｍｍ厚のソーダライムガラスにポリイミド系微粘着樹脂を１μｍ厚で形成し、実施例２の方法で作製した下地層形成基板の第１の基板１０の面を張り合わせた。下地層２０上にゲート電極３０としてアルミニウムを真空蒸着法により５０ｎｍ形成した後、フォトリソグラフィー及びエッチングによってパターニングした。続いて絶縁層４０として窒化シリコン（Ｓｉ３Ｎ４）のターゲットを用いてＲＦスパッタリング法でＳｉＯＮを膜厚３５０ｎｍに形成し、次に、半導体７０として、ＩｎＧａＺｎＯ４のターゲットを用いて、アモルファスＩｎ−Ｇａ−Ｚｎ−ＯをＲＦスパッタリング法で膜厚１５ｎｍに形成し、フォトリソグラフィー及びエッチングによってパターニングした。
【００６７】
次に、レジストを塗布し、乾燥、現像を行った後、ＩＴＯをＤＣマグネトロンスパッタリング法により膜厚５０ｎｍで形成し、リフトオフを行いソース電極５０及びドレイン電極６０として形成した。更に得られた電界効果型トランジスタのアレイを１８０℃でベークした。
以上より得られた電界効果型トランジスタ１の伝達特性をゲート電圧２０Ｖから−２０Ｖ、ドレイン電圧１５Ｖで測定したところ、移動度は４．０ｃｍ２／Ｖｓ以上４．８ｃｍ２／Ｖｓ以下、ｏｎ／ｏｆｆ比は約１０６、閾値電圧は−１以上０Ｖ以下であった。
【００６８】
８０×６０アレイ内のトランジスタ素子の内、特性に異常が観察されたトランジスタは無く、ゲート電極とソース電極及びドレイン電極の間の電流のリーク又はショートは観察されなかった。得られたトランジスタアレイは上記ソーダライムガラスから剥離する事によりフレキシブル性を有し、基板を曲げて用いても特性に変化無く使用することができた。
【００６９】
［実施例５］
図６は、実施例５によって作製されたトップゲート構造の電界効果型トランジスタの構成を示す断面図である。
本実施例では、図６に示す構造を有する電界効果型トランジスタを８０×６０のアレイ状に作製した。具体的には、１．１ｍｍ厚のソーダライムガラスにポリイミド系微粘着樹脂を１μｍ厚で形成し、実施例２の方法で作製した下地層２０が形成された第１の基板１０の面を張り合わせた。下地層２０上にソース電極５０及びドレイン電極６０としてチタン及び金を真空蒸着法によりそれぞれ５ｎｍ及び５０ｎｍで連続して形成した後、フォトリソグラフィー及びエッチングによってパターニングした。
【００７０】
続いて、半導体７０として６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）を凸版印刷法によりソース電極及びドレイン電極に跨るようにパターン形成した。続いて絶縁層４０としてＣｙｔｏｐ（旭硝子（株）製）をスピンコートした後、１５０℃で乾燥することにより膜厚２００ｎｍに形成し、さらにＰＶＰをスピンコートした後、１８０℃で乾燥することにより膜厚６００ｎｍで形成した。
【００７１】
次に、絶縁層４０上にゲート電極３０としてアルミニウムを真空蒸着法により膜厚４０ｎｍで形成した後、フォトリソグラフィー及びエッチングによってパターニングすることにより電界効果型トランジスタ１を得た。
以上より得られた電界効果型トランジスタ１の伝達特性をゲート電圧２０Ｖから−２０Ｖ、ドレイン電圧−１５Ｖで測定したところ、移動度は０．２ｃｍ２／Ｖｓ以上０．３ｃｍ２／Ｖｓ以下、ｏｎ／ｏｆｆ比は約１０５、閾値電圧は０以上−２Ｖ以下であった。
【００７２】
また、８０×６０アレイ内のトランジスタ素子の内、特性に異常が観察されたトランジスタは無く、ゲート電極とソース電極及びドレイン電極の間の電流のリーク又はショートは観察されなかった。得られたトランジスタアレイは上記ソーダライムガラスから剥離する事によりフレキシブル性を有し、基板を曲げて用いても特性に変化無く使用することができた。
【００７３】
［比較例１］
ポリエチレンナフタレート（ＰＥＮ）上に実施例１で用いたものと同様の組成比を持つアクリル樹脂をマイクログラビアコートにより塗工し、膜厚３μｍで形成することで下地層形成基板として用いた。この時、下地層の表面粗さＲｍｓ２を原子間力顕微鏡で計測したところ、０．３８ｎｍであった。
次に、１．１ｍｍ厚のソーダライムガラスにポリイミド系微粘着樹脂を１μｍ厚で形成し、ここで作製した下地層形成基板におけるＰＥＮの面を張り合わせた。
続いて、その上に実施例３と同様に電界効果型トランジスタのアレイを作製した。
【００７４】
以上より得られた電界効果型トランジスタの伝達特性をゲート電圧２０Ｖから−２０Ｖ、ドレイン電圧−１５Ｖで測定したところ、移動度は０．８９ｃｍ２／Ｖｓ以上１．４ｃｍ２／Ｖｓ以下、ｏｎ／ｏｆｆ比は約１０５、閾値電圧は−２以上−１Ｖ以下であり、実施例１とほぼ同等のトランジスタ特性が得られたが、８０×６０アレイ内のトランジスタ素子の内、３つのトランジスタでは伝達特性に異常が観察され、いずれもゲート電極とソース電極の間の電流のリークが観察された。
【００７５】
以上の結果から、本発明の電界効果型トランジスタの製造方法によれば、下地層の凹凸を極めて小さくすることができるので、再現性良く、高収率で電界効果型トランジスタを作製することができ、信頼性の高い電界効果型トランジスタ及び映像表示装置を得ることができるという効果を奏する。
なお、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しなければ種々の変形が可能である。
【産業上の利用可能性】
【００７６】
本発明は、電界効果型トランジスタ（ＦＥＴ）、及びそれを用いたアクティブマトリックス型のＴＦＴアレイを背面板として有する液晶表示素子、有機ＥＬ、電子ペーパー等の表示素子に利用される。特に、耐衝撃性に優れ、軽量で曲面加工が可能なフレキシブルディスプレイに利用される。
【符号の説明】
【００７７】
１  電界効果型トランジスタ
１０  第１の基板
２０  下地層
２１  下地第一層
２２  下地第二層
３０  ゲート電極
４０  ゲート絶縁層
５０  ソース電極
６０  ドレイン電極
７０  半導体層
８０  第２の基板
９０  自己組織化単分子膜
１０１  第１の積層体
１０２  第２の積層体
１０３  第３の積層体
１０４  第４の積層体
【図１】
0005565038.tif 000002
【図２】
0005565038.tif 000003
【図３】
0005565038.tif 000004
【図４】
0005565038.tif 000005
【図５】
0005565038.tif 000006
【図６】
0005565038.tif 000007