(57)【特許請求の範囲】
【請求項１】
ダイボンド基板と、
前記ダイボンド基板上に半田によってダイボンドされた半導体チップとを備え、
ダイボンド前の前記半導体チップの電気特性のチップ面内分布を不均一にすることで、ダイボンドにより前記半導体チップに印加される応力による前記半導体チップの電気特性の変化を打ち消して、ダイボンド後の前記半導体チップの電気特性のチップ面内分布を均一にし、
前記半導体チップは、
第１主面及び第２主面を有する第１導電型の半導体基板と、
前記半導体基板の前記第１主面に設けられた第２導電型のベース層と、
前記ベース層の表層にストライプ状に設けられた第１導電型のエミッタ層と、
前記ベース層と前記エミッタ層を貫通し、開口部が前記エミッタ層と交差するストライプ状に設けられた複数のトレンチと、
前記複数のトレンチ内に絶縁膜を介して埋め込まれたゲート電極と、
前記半導体基板の前記第２主面に設けられた第２導電型のコレクタ層とを有し、
ダイボンド前の前記半導体チップの閾値電圧は、前記トレンチの長手方向に対して垂直に前記半導体基板の中央に向かって段階的又は連続的に高くなることを特徴とする絶縁ゲート型半導体装置。
【請求項２】
ダイボンド前の前記半導体チップの前記ベース層のキャリア濃度は、前記トレンチの長手方向に対して垂直に前記半導体基板の中央に向かって段階的又は連続的に高くなることを特徴とした請求項１に記載の絶縁ゲート型半導体装置。
【請求項３】
ダイボンド前の前記半導体チップの通電状態における前記コレクタ層と前記エミッタ層との間の電圧は、前記半導体基板の中央に向かって段階的又は連続的に高くなることを特徴とする請求項１又は２に記載の絶縁ゲート型半導体装置。
【請求項４】
ダイボンド前の前記半導体チップの前記半導体基板のキャリアのライフタイムは、前記半導体基板の中央に向かって段階的又は連続的に短くなることを特徴とした請求項３に記載の絶縁ゲート型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、破壊耐量を向上させることができる絶縁ゲート型半導体装置に関する。
【背景技術】
【０００２】
電力用半導体素子は、一般にパワーデバイスと呼ばれ、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor、IGBT）、サイリスタなどがある。電力用半導体素子は、風力発電、自動車、家庭用電化製品などの様々な電力機器の電力制御に使用されている。近年、電力用半導体素子は、省電力化による環境保護の観点から更なる注目を集めている。
【０００３】
特にＩＧＢＴは、エミッタ側にＭＯＳＦＥＴの構造を持ち、コレクタ側にバイポーラトランジスタの構造を持つ半導体素子であり、低損失で大電力の高速スイッチングが可能である。また、近年では、キャリア蓄積層を備えた改良型のＩＧＢＴが提案されている。この改良型のＩＧＢＴは、チップの縦方向のキャリア分布最適化により、通電状態のコレクタ層とエミッタ層の間の電圧（以下、オン電圧と称する）とスイッチングロスを更に低減できる（例えば、特許文献１参照）。
【０００４】
ＩＧＢＴは、チップの表面と裏面にそれぞれエミッタ領域とコレクタ領域を有する。ＩＧＢＴ使用時に電流は、コレクタ領域からエミッタ領域へ流れる。即ち、チップ面内を縦方向に電流が流れる。このため、チップを薄厚化することによってオン抵抗が下がり、オン電圧を低下させることができる。従って、チップが薄いほどＩＧＢＴの性能は向上する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１５７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体チップはダイボンド基板上に半田を用いて貼り付けられる。このダイボンドにより半導体チップに圧縮応力又は引張応力が印加される。チップが薄いほど応力が増大する。この応力により、チップ材料の結晶構造の歪みが増大して、チップ材料の物性が変化し、電気特性が変化してしまう。しかもチップ面内で発生する応力が違うため、チップ面内の電気特性が不均一になる。従って、局所的な電流集中が起こり、破壊耐量が低下してしまう。この結果、作製した半導体チップの特性が設計値から外れてしまうため、製品設計が難しくなり、設計期間が長期化して、設計費用が高くなる。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的は、破壊耐量を向上させることができる絶縁ゲート型半導体装置を得るものである。
【課題を解決するための手段】
【０００８】
本発明に係る絶縁ゲート型半導体装置は、ダイボンド基板と、前記ダイボンド基板上に半田によってダイボンドされた半導体チップとを備え、ダイボンド前の前記半導体チップの電気特性のチップ面内分布を不均一にすることで、ダイボンドにより前記半導体チップに印加される応力による前記半導体チップの電気特性の変化を打ち消して、ダイボンド後の前記半導体チップの電気特性のチップ面内分布を均一にし、前記半導体チップは、第１主面及び第２主面を有する第１導電型の半導体基板と、前記半導体基板の前記第１主面に設けられた第２導電型のベース層と、前記ベース層の表層にストライプ状に設けられた第１導電型のエミッタ層と、前記ベース層と前記エミッタ層を貫通し、開口部が前記エミッタ層と交差するストライプ状に設けられた複数のトレンチと、前記複数のトレンチ内に絶縁膜を介して埋め込まれたゲート電極と、前記半導体基板の前記第２主面に設けられた第２導電型のコレクタ層とを有し、ダイボンド前の前記半導体チップの閾値電圧は、前記トレンチの長手方向に対して垂直に前記半導体基板の中央に向かって段階的又は連続的に高くなる。
【発明の効果】
【０００９】
本発明により、破壊耐量を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る絶縁ゲート型半導体装置を示す上面図である。
【図２】本発明の実施の形態１に係る絶縁ゲート型半導体装置を示す側面図である。
【図３】本発明の実施の形態１に係るダイボンド前の半導体チップを拡大した上面図である。
【図４】図３のＩ−Ｉ´に沿った断面図である。
【図５】図３のＩＩ−ＩＩ´に沿った断面図である。
【図６】ダイボンド後の熱的応力のシミュレーション結果を示す図である。
【図７】半導体チップのダイボンド前後の閾値電圧の変化量分布を実測した結果を示す図である。
【図８】本発明の実施の形態２に係る絶縁ゲート型半導体装置を示す上面図である。
【図９】本発明の実施の形態２に係るダイボンド前の半導体チップを拡大した上面図である。
【図１０】図９のＩ−Ｉ´に沿った断面図である。
【図１１】図９のＩＩ−ＩＩ´に沿った断面図である。
【図１２】本発明の実施の形態３に係るダイボンド前の半導体チップを拡大した上面図である。
【図１３】図１２のＩ−Ｉ´に沿った断面図である。
【図１４】図１２のＩＩ−ＩＩ´に沿った断面図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係る絶縁ゲート型半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態１．
図１は本発明の実施の形態１に係る絶縁ゲート型半導体装置を示す上面図であり、図２は側面図である。なお、図１において、便宜的にトレンチ配置を表示するためにエミッタ電極を省略している。半導体チップ１が半田２によってダイボンド基板３へダイボンドされている。半導体チップ１上に、ゲートパッド４と、それに接続されたストライプ状のゲート電極５とが配置されている。
【００１３】
半導体チップ１の主原料Ｓｉと半田２の主原料Ｓｎとの熱膨張率の違いにより、半導体チップ１の外周ｂ、ｃ、ｄ、ｅから中心ａに向かうベクトルを持つ圧縮応力がチップ裏面にて発生する。このため、半導体チップ１が歪んでしまい、結晶構造の歪みによりバンド構造内に複数の準位が生じる。この結果、キャリア移動度が変化して、閾値電圧が低下する。
【００１４】
図３は本発明の実施の形態１に係るダイボンド前の半導体チップを拡大した上面図であり、図４は図３のＩ−Ｉ´に沿った断面図であり、図５は図３のＩＩ−ＩＩ´に沿った断面図である。Ｎ型半導体基板６の第１主面にＰ型ベース層７が設けられている。Ｐ型ベース層７の表層にストライプ状にＮ型エミッタ層８が設けられている。複数のトレンチ９がＰ型ベース層７とＮ型エミッタ層８を貫通してＮ型半導体基板６に達する。トレンチ９の開口部は、Ｎ型エミッタ層８と交差するストライプ状に設けられている。複数のトレンチ９内に絶縁膜１０を介してゲート電極５が埋め込まれている。Ｎ型半導体基板６の第２主面にＮ＋バッファ層１１とＰ型コレクタ層１２が設けられている。
【００１５】
本実施の形態では、Ｐ型ベース層７のキャリア濃度は、イオン注入装置により高精度で制御され、トレンチ９の長手方向に対して垂直にＮ型半導体基板６の中央に向かって段階的に高くなる。即ち、Ｐ型ベース層７の領域７ａから領域７ｃに向かってキャリア濃度が高くなる。このため、閾値電圧は、トレンチ９の長手方向に対して垂直にＮ型半導体基板６の中央に向かって段階的に高くなる。
【００１６】
続いて、本実施の形態の効果について説明する。図６は、ダイボンド後の熱的応力のシミュレーション結果を示す図である。図７は、半導体チップのダイボンド前後の閾値電圧の変化量分布を実測した結果を示す図である。図６と図７は、それぞれチップを４分割した左上、つまり第２象限をシミュレーション又は測定した結果である。ただし、図６は、チップではなくＳｉ基板をモデルにシミュレーションを行っており、トレンチなどのパターンを考慮した結果ではない。一方、図７は、図の上辺と平行方向にトレンチが形成されている。
【００１７】
図６に示すように、チップ外周の領域１３ａからチップ中央の領域１３ｄに向かって圧縮応力が大きくなる。一方、図７に示すように、トレンチ９の長手方向に対して垂直にチップ中央に向かって、閾値電圧の変化量（ダイボンド前の閾値電圧からダイボンド後の閾値電圧を引いた値）が大きくなる。即ち、領域１４ａから領域１４ｃに向かって閾値電圧の変化量が増加する。
【００１８】
そこで、本実施の形態では、Ｐ型ベース層７のキャリア濃度をトレンチ９の長手方向に対して垂直にＮ型半導体基板６の中央に向かって高くしている。このため、ダイボンド前において、閾値電圧は、トレンチ９の長手方向に対して垂直にＮ型半導体基板６の中央に向かって高くなる。従って、応力による閾値電圧の変化を打ち消すことができるため、ダイボンド後の閾値電圧のチップ面内分布を均一にして局所的な電流集中を防いで、破壊耐量を向上させることができる。
【００１９】
なお、Ｐ型ベース層７のキャリア濃度がトレンチ９の長手方向に対して垂直にＮ型半導体基板６の中央に向かって連続的に高くなり、閾値電圧がトレンチ９の長手方向に対して垂直にＮ型半導体基板６の中央に向かって連続的に高くなるようにしても同様の効果を得ることができる。
【００２０】
実施の形態２．
図８は本発明の実施の形態２に係る絶縁ゲート型半導体装置を示す上面図である。なお、便宜的にトレンチ配置を表示するためにエミッタ電極を省略している。図９は本発明の実施の形態２に係るダイボンド前の半導体チップを拡大した上面図であり、図１０は図９のＩ−Ｉ´に沿った断面図であり、図１１は図９のＩＩ−ＩＩ´に沿った断面図である。
【００２１】
チップ裏面にて圧縮応力が発生した場合、閾値電圧だけでなく、通電状態におけるＰ型コレクタ層１２とＮ型エミッタ層８との間の電圧（以下、オン電圧と称する）も変動する。このオン電圧は応力が大きいほど低下する。
【００２２】
そこで、本実施の形態では、複数回の電子線照射により、Ｎ型半導体基板６のキャリアのライフタイムがＮ型半導体基板６の中央に向かって段階的に短くなるようにしている。即ち、Ｎ型半導体基板６の領域６ａから領域６ｃに向かって格子欠陥の密度が増加して、キャリアのライフタイムが短くなる。このため、ダイボンド前において、オン電圧は、Ｎ型半導体基板６の中央に向かって段階的に高くなる。従って、応力によるオン電圧の変化を打ち消すことができるため、ダイボンド後のオン電圧のチップ面内分布を均一にして局所的な電流集中を防いで、破壊耐量を向上させることができる。
【００２３】
なお、Ｎ型半導体基板６のキャリアのライフタイムがＮ型半導体基板６の中央に向かって連続的に短くなるようにし、ダイボンド前においてオン電圧がＮ型半導体基板６の中央に向かって連続的に高くなるようにしても同様の効果を得ることができる。
【００２４】
実施の形態３．
図１２は本発明の実施の形態３に係るダイボンド前の半導体チップを拡大した上面図であり、図１３は図１２のＩ−Ｉ´に沿った断面図であり、図１４は図１２のＩＩ−ＩＩ´に沿った断面図である。
【００２５】
本実施の形態では、実施の形態１と同様にＰ型ベース層７のキャリア濃度をトレンチ９の長手方向に対して垂直にＮ型半導体基板６の中央に向かって高くし、かつ実施の形態２と同様にＮ型半導体基板６のキャリアのライフタイムがＮ型半導体基板６の中央に向かって短くなるようにしている。これにより、応力による閾値電圧及びオン電圧の変化を打ち消すことができるため、ダイボンド後の閾値電圧及びオン電圧のチップ面内分布を均一にして局所的な電流集中を防いで、破壊耐量を向上させることができる。
【００２６】
なお、ダイボンドにより発生する応力のチップ面内分布は、半導体チップ１やダイボンド基板３の形状によっても変化する。従って、これを考慮してダイボンド前の閾値電圧やオン電圧のチップ面内分布を設定することが好ましい。
【符号の説明】
【００２７】
１  半導体チップ
２  半田
３  ダイボンド基板
５  ゲート電極
６  Ｎ型半導体基板（半導体基板）
７  Ｐ型ベース層（ベース層）
８  Ｎ型エミッタ層（エミッタ層）
９  トレンチ
１０  絶縁膜
１２  Ｐ型コレクタ層（コレクタ層）
【図１】
0005582043.tif 000002
【図２】
0005582043.tif 000003
【図３】
0005582043.tif 000004
【図４】
0005582043.tif 000005
【図５】
0005582043.tif 000006
【図６】
0005582043.tif 000007
【図７】
0005582043.tif 000008
【図８】
0005582043.tif 000009
【図９】
0005582043.tif 000010
【図１０】
0005582043.tif 000011
【図１１】
0005582043.tif 000012
【図１２】
0005582043.tif 000013
【図１３】
0005582043.tif 000014
【図１４】
0005582043.tif 000015