(57)【特許請求の範囲】
【請求項１】
複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する液晶表示装置であって、
前記複数の画素のそれぞれに設けられた画素電極、前記画素電極に接続されたスイッチング素子、行方向に延びる複数の走査線および列方向に延びる複数の信号線を有するアクティブマトリクス基板と、
前記アクティブマトリクス基板に対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と、
前記複数の走査線のそれぞれに走査信号を供給する走査線駆動回路と、
前記複数の信号線のそれぞれに正または負の信号電圧を供給する信号線駆動回路と、
を備え、
前記複数の画素は、複数のカラー表示画素を構成しており、前記複数のカラー表示画素のそれぞれは、２行２列に配列された第１、第２、第３および第４画素であって、前記第１と第２画素および前記第３と第４画素がそれぞれ前記行方向に沿って隣接し、且つ、前記第１と第３画素および前記第２と第４画素がそれぞれ前記列方向に沿って隣接して配列された、第１、第２、第３および第４画素を含み、
前記第１、第２、第３および第４画素の色は、互いに異なり、前記複数のカラー表示画素のそれぞれにおいて、前記第１、第２、第３および第４画素は、同じパターンで配列され、
前記複数の信号線は、各画素列に対応して配置された第１および第２信号線であって、各垂直走査期間において、前記信号線駆動回路から互いに逆の極性の信号電圧が供給される第１信号線および第２信号線を含み、
任意のカラー表示画素において、前記第１および第３画素の一方の前記スイッチング素子は前記第１信号線に接続されており、他方の前記スイッチング素子は前記第２信号線に接続されており、前記第２および第４画素の一方の前記スイッチング素子は前記第１信号線に接続されており、他方のスイッチング素子は前記第２信号線に接続されており、かつ、前記第１、第２、第３および第４画素のスイッチング素子は全て、共通の走査信号によってオン／オフ制御され、
任意の垂直走査期間において、前記第１および第２信号線に供給される前記信号電圧の極性は一定であり、
任意の垂直走査期間において、任意のカラー表示画素に含まれる前記第１、第２、第３および第４画素のそれぞれに供給される前記信号電圧の極性と、前記任意のカラー表示画素に行方向に隣接するカラー表示画素に含まれる前記第１、第２、第３および第４画素のそれぞれに供給される前記信号電圧の極性とは、互いに逆である、液晶表示装置。
【請求項２】
前記任意のカラー表示画素に列方向に隣接するカラー表示画素において、前記第１および第３画素の前記一方の前記スイッチング素子は前記第２信号線に接続されており、前記他方の前記スイッチング素子は前記第１信号線に接続されており、前記第２および第４画素の前記一方の前記スイッチング素子は前記第２信号線に接続されており、前記他方のスイッチング素子は前記第１信号線に接続されている、請求項１に記載の液晶表示装置。
【請求項３】
任意の垂直走査期間において、任意の第１カラー表示画素に含まれる前記第１、第２、第３および第４画素のそれぞれに供給される前記信号電圧の極性は、前記第１画素と第２画素との間および前記第３画素と第４画素との間で互いに逆になる、請求項１または２に記載の液晶表示装置。
【請求項４】
任意の垂直走査期間において、前記複数の信号線の内の互いに隣接する任意の２本の信号線に供給される前記信号電圧の極性は互いに逆である、請求項１から３のいずれかに記載の液晶表示装置。
【請求項５】
任意のカラー表示画素において、前記第１、第２、第３および第４画素のスイッチング素子は全て、共通の走査線に接続されている、請求項１から４のいずれかに記載の液晶表示装置。
【請求項６】
前記第１、第２、第３および第４画素は、黄画素、シアン画素、マゼンタ画素および白画素のいずれか１つと、赤画素、青画素および緑画素とを含む、請求項１から５のいずれかに記載の液晶表示装置。
【請求項７】
前記複数の画素のそれぞれは、ある中間調を表示するときに、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素とを有する、請求項１から６のいずれかに記載の液晶表示装置。
【請求項８】
垂直走査期間は１／１２０秒以下である、請求項１から７のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、互いに異なる色を表示する４種類以上の画素によってカラー表示を行う液晶表示装置に関する。
【背景技術】
【０００２】
現在、液晶表示装置が様々な用途に利用されている。液晶表示装置の各画素は、液晶層に印加された電圧の大きさに応じた輝度を呈する。画素は、電気的には、画素電極／液晶層／対向電極で構成される液晶容量として表現され、画素（液晶層）に印加される電圧の大きさは、対向電極の電位を基準に表される。液晶材料は誘電体であり、直流電圧が長時間にわたって印加されると劣化する。これを防止するために、液晶層に印加される電圧（電界）は、一定時間ごとに極性（方向）が反転させられる（「交流駆動」と呼ばれている）。各画素に印加される電圧の極性（電界の向き）を垂直走査期間毎に反転させるフレーム反転駆動（あるいはフィールド反転駆動）が採用されている。【０００３】
しかしながら、量産される液晶表示装置において、電圧の極性を反転させた前後の電圧の絶対値を正確に一致させることは困難であり、極性を反転するごとに電圧の絶対値がわずかに変化する。その結果、静止画を表示すると、極性が反転するごとに輝度が変化し、表示がちらつくというフリッカが発生する。そこで、表示領域内に互いに逆の極性の電圧が印加された画素を隣接して配置することにより、画素の輝度が空間的に平均される効果を利用することによって、フリッカを低減する方法が採用されている。その代表的な方法が隣接する画素に印加される電圧の極性を反転させる「１ドット反転駆動」である。「ドット」は画素を意味している。【０００４】
従来の一般的な液晶表示装置では、光の三原色である赤、緑および青を表示する３個の画素によって１つのカラー表示画素が構成されており、各画素の輝度を制御することによってカラー表示を行っている。なお、ここでいうカラー表示画素および画素は、それぞれ画素（ピクセル）およびサブ画素（サブピクセル）と呼ばれることもある（例えば特許文献１）。１つのカラー表示画素が行方向に配列されたＲ、ＧおよびＢ画素によって構成されている液晶表示装置を１ドット反転駆動すると、ある行の画素の極性は、Ｒ（＋）、Ｇ（−）、Ｂ（＋）、Ｒ（−）、Ｇ（＋）、Ｂ（−）となる。すなわち、隣接する画素に印加される電圧の極性を反転させると、隣接する同じ色の画素に印加される電圧の極性も反転することになる。【０００５】
近年、液晶表示装置の表示可能な色の範囲（「色再現範囲」と呼ばれる。）を広くするために、表示に用いる原色の数を増やす手法が提案されている。例えば、特許文献１には、赤（Ｒ）画素、緑（Ｇ）画素および青（Ｂ）画素に加えて、少なくとも他の１色の画素（黄（Ｙ）画素、シアン（Ｃ）画素、マゼンタ（Ｍ）画素または白（Ｗ）画素）によって構成されるカラー表示画素を備える液晶表示装置が開示されている。なお、白画素を追加した場合には、色再現範囲を広くすることはできないものの、表示輝度を高くすることができる。【０００６】
特許文献１の図８（ａ）に記載されているように、行方向に２つの色画素が交互に配列されている液晶表示装置において、１ドット反転駆動を行うと、ある行の画素の極性は、例えばＲ（＋）、Ｙ（−）、Ｒ（＋）、Ｙ（−）となり、同じ色の画素には同じ極性の電圧が印加されることになり、特定の色の画素だけで表示（例えば全面赤表示）を行うとフリッカが発生することなる。【０００７】
そこで、特許文献１には、少なくとも垂直走査方向（列方向）にＮ個（Ｎは２以上の整数）の画素を含む４個以上の画素でカラー表示画素を構成し、水平走査方向（行方向）には２ドット反転駆動（２画素列ごとに極性が反転する駆動）を行い、且つ、垂直走査方向にはＮ水平ライン反転駆動（Ｎ画素行ごとに極性が反転する駆動）を行うことによって、フリッカの発生を防止できると記載されている。【０００８】
また、色再現範囲の拡大を目的としたものではないが、特許文献２にも、２行２列の画素によって構成されたカラー表示画素を備える液晶表示装置が開示されている（特許文献２では、カラー表示画素を「絵素」と呼んでいる）。カラー表示画素を構成する４つの画素の組み合わせてとして、青画素、赤画素と緑画素×２の組み合わせ、および、青画素、赤画素、緑画素および白画素の組み合わせが例示されている。特許文献２に記載の液晶表示装置は、カラー表示画素を構成する４つの画素に共通の１本の走査線と、列方向に並んだ２つの画素を挟む位置に２本ずつ配置された合計４本の信号線とを有しており、隣接する信号線に供給される電圧の極性は互いに反対で、互いに行方向に隣接するカラー表示画素の同じ位置に配置された画素が接続された信号線の画素に対する位置が互いに異なっている。その結果、ある色の画素に注目すると、互いに行方向に隣接する画素に供給される信号電圧の極性が互いに逆になるので、フリッカの発生を防止することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−７６４１６号公報
【特許文献２】特開２００１−３３７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
現在、動画表示特性を向上させた、２倍速駆動や４倍速駆動の液晶表示装置が実用化されている。すなわち、従来の液晶表示装置の垂直走査期間が１／６０秒（垂直走査周波数が６０Ｈｚ）であったのに対し、垂直走査期間が１／１２０秒や１／２４０秒の液晶表示装置が開発されている。これらはＨＤＴＶ用の液晶表示装置であり、表示画面の大型化も進んでいる。【００１１】
なお、「垂直走査期間」とは、ある走査線（ゲートバスライン）が選択され、次にその走査線が選択されるまでの期間を意味する。従来の倍速駆動を行わない液晶表示装置における１垂直走査期間は、映像信号がノンインターレース駆動用の信号の場合には映像信号の１フレーム期間に対応し、映像信号がインターレース駆動用の信号の場合には映像信号の１フィールド期間に対応する。例えば、ＮＴＳＣ信号の場合、液晶表示装置の１垂直走査期間は、ＮＴＳＣ信号のフィールド周波数（６０Ｈｚ）の逆数である１６．７ｍｓｅｃである。液晶表示装置はインターレース駆動を行わないので、奇数フィールドおよび偶数フィールドのいずれにおいても全ての画素に信号電圧を書き込むため、ＮＴＳＣ信号のフィールド周波数の逆数が垂直走査期間となる。【００１２】
ＨＤＴＶ用の液晶表示装置に代表される、１２０Ｈｚや２４０Ｈｚで駆動される、画素の多い液晶表示装置にドット反転駆動を行うと、信号線（ソースバスライン）に信号電圧を供給する信号線駆動回路（ソースドライバ）の負荷は大きくなる。すなわち、信号線駆動回路による消費電力が増大し、発熱量が多くなる。【００１３】
上記特許文献１、２に記載されている技術を採用すると、上述したように、カラー表示画素が２行２列に配列された４つの画素によって構成されている液晶表示装置におけるフリッカの発生を防止できるものの、信号線駆動回路の負荷が大きい。また、垂直走査周波数（単に、駆動周波数と言われることもある）が高いと、フリッカは視認され難くなるので、工業的には、信号線駆動回路の負荷を低減することが重要である。【００１４】
本発明は、上記問題に鑑みてなされたものであり、その主な目的は、カラー表示画素が２行２列に配列された４つの画素を有する液晶表示装置における信号線駆動回路の負荷を低減することにある。
【課題を解決するための手段】
【００１５】
本発明の液晶表示装置は、複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する液晶表示装置であって、前記複数の画素のそれぞれに設けられた画素電極、前記画素電極に接続されたスイッチング素子、行方向に延びる複数の走査線および列方向に延びる複数の信号線を有するアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と、前記複数の走査線のそれぞれに走査信号を供給する走査線駆動回路と、前記複数の信号線のそれぞれに正または負の信号電圧を供給する信号線駆動回路とを備え、前記複数の画素は、複数のカラー表示画素を構成しており、前記複数のカラー表示画素のそれぞれは、２行２列に配列された第１、第２、第３および第４画素であって、前記第１と第２画素および前記第３と第４画素がそれぞれ前記行方向に沿って隣接し、且つ、前記第１と第３画素および前記第２と第４画素がそれぞれ前記列方向に沿って隣接して配列された、第１、第２、第３および第４画素を含み、前記複数の信号線は、各画素列に対応して配置された第１および第２信号線であって、各垂直走査期間において、前記信号線駆動回路から互いに逆の極性の信号電圧が供給される第１信号線および第２信号線を含み、任意のカラー表示画素において、前記第１および第３画素の一方の前記スイッチング素子は前記第１信号線に接続されており、他方の前記スイッチング素子は前記第２信号線に接続されており、前記第２および第４画素の一方の前記スイッチング素子は前記第１信号線に接続されており、他方のスイッチング素子は前記第２信号線に接続されており、かつ、前記第１、第２、第３および第４画素のスイッチング素子は全て、共通の走査信号によってオン／オフ制御され、任意の垂直走査期間において、前記第１および第２信号線に供給される前記信号電圧の極性は一定である。前記第１および第２信号線に供給される前記信号電圧の極性は、垂直走査期間ごとまたは２以上の垂直走査期間ごとに反転される。カラー表示画素は、２行×偶数列の画素によって構成されていればよい。【００１６】
ある実施形態において、前記任意のカラー表示画素に列方向に隣接するカラー表示画素において、前記第１および第３画素の前記一方の前記スイッチング素子は前記第２信号線に接続されており、前記他方の前記スイッチング素子は前記第１信号線に接続されており、前記第２および第４画素の前記一方の前記スイッチング素子は前記第２信号線に接続されており、前記他方のスイッチング素子は前記第１信号線に接続されている。【００１７】
ある実施形態において、任意の垂直走査期間において、任意のカラー表示画素に含まれる前記第１、第２、第３および第４画素のそれぞれに供給される前記信号電圧の極性と、前記任意のカラー表示画素に行方向に隣接するカラー表示画素に含まれる前記第１、第２、第３および第４画素のそれぞれに供給される前記信号電圧の極性とは、互いに逆である。【００１８】
ある実施形態において、任意の垂直走査期間において、任意の第１カラー表示画素に含まれる前記第１、第２、第３および第４画素のそれぞれに供給される前記信号電圧の極性は、前記第１画素と第２画素との間および前記第３画素と第４画素との間で互いに逆になる。【００１９】
ある実施形態において、任意の垂直走査期間において、前記複数の信号線の内の互いに隣接する任意の２本の信号線に供給される前記信号電圧の極性は互いに逆である。【００２０】
ある実施形態において、任意のカラー表示画素において、前記第１、第２、第３および第４画素のスイッチング素子は全て、共通の走査線に接続されている。【００２１】
ある実施形態において、前記第１、第２、第３および第４画素は、黄画素、シアン画素、マゼンタ画素および白画素のいずれか１つと、赤画素、青画素および緑画素とを含む。【００２２】
ある実施形態において、前記複数の画素のそれぞれは、ある中間調を表示するときに、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素とを有する。【００２３】
ある実施形態において、垂直走査期間は１／１２０秒以下である。【００２４】
ある実施形態の液晶表示装置は、ＶＡモードの液晶表示装置であり、例えば、ＰＳＡモードの液晶表示装置である。
【発明の効果】
【００２５】
本発明によると、カラー表示画素が２行２列に配列された４つの画素を有する液晶表示装置における信号線駆動回路の負荷を低減することができる。
【図面の簡単な説明】
【００２６】
【図１】（ａ）は本発明による実施形態の液晶表示装置１００の模式的な平面図であり、（ｂ）は液晶表示パネル１０における画素の電気的な接続関係を示す模式図である。
【図２】液晶表示パネル１０Ａにおける、４つの画素Ｐ1〜Ｐ4のＴＦＴ１４と２本の信号線１３との接続関係および画素に印加される信号電圧の極性の分布を示す図である。
【図３】液晶表示パネル１０Ｂにおける、４つの画素Ｐ1〜Ｐ4のＴＦＴ１４と２本の信号線１３との接続関係および画素に印加される信号電圧の極性の分布を示す図である。
【図４】液晶表示パネル１０Ｃにおける、４つの画素Ｐ1〜Ｐ4のＴＦＴ１４と２本の信号線１３との接続関係および画素に印加される信号電圧の極性の分布を示す図である。
【図５】液晶表示パネル１０Ｄにおける、４つの画素Ｐ1〜Ｐ4のＴＦＴ１４と２本の信号線１３との接続関係および画素に印加される信号電圧の極性の分布を示す図である。
【図６】マルチ画素構造を有する液晶表示パネル１０Ｅにおける画素のＴＦＴと信号線との接続関係およびゲート信号を示す図である。
【図７】液晶表示パネル１０Ｅの３つの画素（図６中の一点鎖線に囲まれた３つの画素）の等価回路を示す図である。
【図８】本発明による実施形態のＰＳＡモードの液晶表示装置に用いられる画素電極１１Ａの模式的な平面図である。
【発明を実施するための形態】
【００２７】
以下、図面を参照しながら本発明による実施形態の液晶表示装置を説明する。なお、本発明は以下の例示する実施形態に限定されるものではない。
【００２８】
図１（ａ）および（ｂ）を参照して、本発明による実施形態の液晶表示装置１００の構造を説明する。図１（ａ）は液晶表示装置１００の模式的な平面図であり、図１（ｂ）は液晶表示パネル１０における画素の電気的な接続関係を示す模式図である。
【００２９】
図１（ａ）に示すように、液晶表示装置１００は、複数の行および複数の列を含むマトリクス状に配列された複数の画素Ｐを有する液晶表示パネル１０と、液晶表示パネル１０に駆動信号を供給する走査線駆動回路（ゲートドライバ）２０および信号線駆動回路（ソースドライバ）３０とを備える。
【００３０】
液晶表示パネル１０の複数の画素Ｐは、複数のカラー表示画素ＰCDを構成しており、カラー表示画素ＰCDのそれぞれは、４つの画素Ｐを含んでおり、４つの画素Ｐは、２行２列に配列された第１画素Ｐ1、第２画素Ｐ2、第３画素Ｐ3および第４画素Ｐ4である。ここで、第１画素Ｐ1と第２画素Ｐ2および第３画素Ｐ3と第４画素Ｐ4がそれぞれ行方向に沿って隣接し、且つ、第１画素Ｐ1と第３画素Ｐ3および第２画素Ｐ2と第４画素Ｐ4がそれぞれ列方向に沿って隣接して配列されている。
【００３１】
ここでは、第１画素Ｐ1が赤（Ｒ）画素、第２画素Ｐ2が黄（Ｙ）画素、第３画素Ｐ3が青（Ｂ）画素、第４画素Ｐ4が緑（Ｇ）画素の例を示している。なお、図１（ａ）ではカラー表示画素の１行１列分だけを図示し、他を省略しているが、全て同じカラー表示画素がマトリクス状に配列されている。なお、カラー表示画素を構成する４つの画素Ｐ1〜Ｐ4の色は、この例に限られない。色再現性の観点から、少なくともＲ、ＧおよびＢ画素を含んでいることが好ましく、他の１つの色は、黄（Ｙ）の他、シアン（Ｃ）またはマゼンタ（Ｍ）であることが好ましいが、白（Ｗ）であってもよい。
【００３２】
なお、４つの画素Ｐ1〜Ｐ4の大きさは全て等しい必要はない。色再現性の観点から赤画素および青画素が他の２色の画素よりも大きいことが好ましい。このとき、走査線および信号線を直線的に配置できるように、各画素の形状は略矩形で、行方向に配列される第１画素Ｐ1と第２画素Ｐ2、および第３画素Ｐ3と第４画素Ｐ4の列方向の長さはそれぞれ互いに等しいことが好ましく、列方向に配列される第１画素Ｐ1と第３画素Ｐ3、および第２画素Ｐ2と第４画素Ｐ4の行方向の長さ（幅）はそれぞれ互いに等しいことが好ましい。また、カラー表示画素ＰCDは概ね正方形であることが好ましい。
【００３３】
次に、図１（ｂ）を参照して、液晶表示パネル１０における画素の電気的な接続関係を説明する。図１（ｂ）は、液晶表示パネル１０が有するアクティブマトリクス基板（ＴＦＴ基板）１０ａの平面図を示しており、液晶層および液晶層を介してアクティブマトリクス基板１０ａに対向するように配置される対向基板の図示は省略している。対向基板は、典型的には、対向電極、カラーフィルタ層、遮光層（ブラックマトリクス）などが形成されている。なお、カラーフィルタ層はアクティブマトリクス基板に形成されてもよい。また、良く知られているように、ＩＰＳモードやＦＦＳモードの液晶表示パネルにおいては、対向電極もアクティブマトリクス基板に形成され得る。
【００３４】
図１（ｂ）は、アクティブマトリクス基板１０ａの、１つのカラー表示画素ＰCDを構成する４個の画素に対応する領域を示している。
【００３５】
図１（ｂ）に示すように、アクティブマトリクス基板１０ａは、画素Ｐのそれぞれに設けられた画素電極１１、画素電極１１に接続されたスイッチング素子（ここではＴＦＴ）１４、行方向に延びる複数の走査線（ゲートバスライン）１２および列方向に延びる複数の信号線（ソースバスライン）１３を有する。図１（ａ）に示した走査線駆動回路２０は、複数の走査線１２のそれぞれに走査信号を供給し、信号線駆動回路３０は、複数の信号線１３のそれぞれに正または負の信号電圧を供給する。ここでは、スイッチング素子としてＴＦＴ１４を備えるＴＦＴ型の液晶表示装置について説明するが、スイッチング素子は、ＴＦＴ１４と同様の動作を行うものであれば、これに限られない。
【００３６】
複数の信号線１３は、各画素列に対応して配置された第１信号線１３ａおよび第２信号線１３ｂを含んでいる。第１信号線１３ａおよび第２信号線１３ｂは、各垂直走査期間において、信号線駆動回路３０から互いに逆の極性の信号電圧が供給される。例えば、第１信号線１３ａに正の信号電圧が供給されているときには、第２信号線１３ｂには負の信号電圧が供給されている。ここでは、各画素列に対応して配置された２本の信号線１３ａ、１３ｂのうち左側に配置されている信号線を第１信号線１３ａ、右側の信号線を第２信号線１３ｂとそれぞれ呼び、第１信号線１３ａおよび第２信号線１３ｂに供給される信号電圧の極性は、画素列ごとに独立である。すなわち、図１（ｂ）において、ｎ番目の画素列に対応して配置された第１信号線Ｓa(n)に供給される信号電圧の極性と、ｎ＋１番目の画素列に対応して配置された第１信号線Ｓa(n+1)に供給される信号電圧の極性とは互いに独立であり、同様に、ｎ番目の画素列に対応して配置された第２信号線Ｓb(n)に供給される信号電圧の極性と、ｎ＋１番目の画素列に対応して配置された第２信号線Ｓb(n+1)に供給される信号電圧の極性とは互いに独立である。いずれの場合も、第１信号線Ｓa(n)に供給される信号電圧の極性と、第２信号線Ｓb(n)に供給される信号電圧の極性とは互いに逆であり、第１信号線Ｓa(n+1)に供給される信号電圧の極性と、第２信号線Ｓb(n+1)に供給される信号電圧の極性とは互いに逆である。
【００３７】
任意のカラー表示画素ＰCDにおいて、第１画素Ｐ1および第３画素Ｐ3の一方のＴＦＴ１４は第１信号線１３ａに接続されており、他方のＴＦＴ１４は第２信号線１３ｂに接続されている。また、第２画素Ｐ2および第４画素Ｐ4の一方のＴＦＴ１４は第１信号線１３ａに接続されており、他方のＴＦＴ１４は第２信号線１３ｂに接続されている。ここでは、第１画素Ｐ1のＴＦＴ１４は第１信号線１３ａに接続されており、第３画素Ｐ3のＴＦＴ１４は第２信号線１３ｂに接続されている。また、第２画素Ｐ2のＴＦＴ１４は第２信号線１３ｂに接続されており、第４画素Ｐ4のＴＦＴ１４は第１信号線１３ａに接続されているが、それぞれ逆の信号線１３に接続されていてもよい。
【００３８】
ここで、４つの画素Ｐ1〜Ｐ4のＴＦＴ１４は全て、共通の走査信号によってオン／オフ制御される。ここでは、４つの画素Ｐ1〜Ｐ4のＴＦＴ１４は全て、共通の走査線１２に接続されているが、共通の走査信号によってオン／オフ制御される限り、異なる走査線から走査信号が供給されてもよい。例えば、後述するように、１つの画素電極を２つの副画素電極で構成することによって、１つの画素を、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素で構成する場合、２つの副画素電極に対応して、２本の走査線を設けて、各走査線に共通の走査信号を供給する。
【００３９】
このように構成すると、１つのカラー表示画素ＰCDに含まれる４つの画素Ｐ1〜Ｐ4は１本の走査線Ｇ(m)と、４本の信号線Ｓa(n)、Ｓb(n)、Ｓa(n+1)およびＳb(n+1)によって駆動されるので、従来のストライプ配列（各行に４つの色画素を配列し、各列はいずれか１色の画素が配列される）よりも画素行の数が増えた（２倍）にも拘わらず、各画素に信号電圧を供給する時間（ＴＦＴ１４をオンする時間、「書き込み時間」ということもある）を、従来のストライプ配列のときと同じにできる。従って、走査信号線の駆動に関しては、２倍速駆動や４倍速駆動を行うのに障害はない。
【００４０】
さらに、第１画素Ｐ1に印加される電圧と第３画素Ｐ3に印加される電圧の極性は互いに逆で、且つ、第２画素Ｐ2に印加される電圧と第４画素Ｐ4に印加される電圧の極性は互いに逆であるので、各カラー表示画素ＰCDに含まれる４つの画素Ｐ1〜Ｐ4の２つに正の電圧が印加され、他の２つには負の電圧が印加される。
【００４１】
さらに、本発明による実施形態の液晶表示装置１００では、任意の垂直走査期間において、第１信号線１３ａおよび第２信号線１３ｂに供給される信号電圧の極性は一定である。もちろん、液晶表示装置１００においても、交流駆動を行うので、垂直走査期間ごとに、第１信号線１３ａおよび第２信号線１３ｂに供給される信号電圧の極性は反転される。すなわち、信号線駆動回路３０は、画素行の数に拘わらず、垂直走査期間ごとに、各信号線１３に供給する信号電圧の極性を反転するだけである（すなわち、極性反転の周期は、垂直走査期間の２倍となる）。従って、液晶表示装置１００の信号線駆動回路３０の負荷は、特許文献１、２に記載された液晶表示装置や、従来の一般的なストライプ配列の液晶表示装置における信号線駆動回路の負荷よりも小さい。ここでは、各信号線１３に供給する信号電圧の極性を垂直走査期間ごとに反転させる例を説明するが、各信号線１３に供給する信号電圧の極性を２以上の垂直走査期間ごとに反転させてもよい。例えば、２４０Ｈｚ駆動するときに、同じ画像を２垂直走査期間に亘って同じ極性で書き込むと、画素への充電時間を十分に確保できるという利点が得られる。また、極性反転の周期が長いほど、消費電力が低減される。
【００４２】
液晶表示装置１００が有する上記の利点は、２倍速や４倍速駆動を行った場合、すなわち、垂直走査期間が１／１２０秒以下の場合に顕著であるが、従来の６０Ｈｚ駆動においても、消費電力を低減できるという利点が得られる。従って、特許文献１、２に記載されているように、フリッカの発生を防止するように構成することが好ましい。以下、図２〜図５を参照して、フリッカの発生を防止するための構成を説明する。
【００４３】
図２〜５は、液晶表示装置１００の液晶表示パネル１０として用いられる液晶表示パネル１０Ａ〜１０Ｄにおける、４つの画素Ｐ1〜Ｐ4のＴＦＴ１４と２本の信号線１３との接続関係および画素に印加される信号電圧の極性の分布を示す図である。
【００４４】
図２〜５に示す液晶表示パネル１０Ａ〜１０Ｄはいずれも、図１を参照して説明した液晶表示パネル１０の構成を備えており、各信号線１３に供給される信号電圧の極性は垂直走査期間内には変化せず、垂直走査期間ごとに反転される。図２〜５に示す画素に印加されている電圧の極性は、ある垂直走査期間における極性を示しており、次の垂直走査期間で全ての画素の極性が反転する。
【００４５】
図２および図３に示す液晶表示パネル１０Ａ、１０Ｂでは、４本の信号線Ｓa(n)、Ｓb(n)、Ｓa(n+1)およびＳb(n+1)の内、信号線Ｓa(n)とＳa(n+1)とが同極性（ここでは正）で、信号線Ｓb(n)とＳb(n+1)とが同極性（ここでは負）である。一方、図４および図５に示す液晶表示パネル１０Ｃ、１０Ｄでは、４本の信号線Ｓa(n)、Ｓb(n)、Ｓa(n+1)およびＳb(n+1)の内、信号線Ｓa(n)とＳb(n+1)とが同極性（ここでは正）で、信号線Ｓb(n)とＳa(n+1)とが同極性（ここでは負）である。
【００４６】
図２および図３に示すように、互いに隣接する任意の２本の信号線に供給される信号電圧の極性が逆であると、以下のような利点が得られる。例えば、信号線上に小さな異物があり、異物を介して、２本の信号線（例えばＳb(n)およびＳa(n+1)）間に軽微なリーク電流が発生していた場合、近接する信号線に供給される電圧が逆極性であると、これらの信号線の間に比較的高い電圧が印加されることになるので、異物に比較的大きな電流が流れる。そうすると、そのジュール熱によって異物が破壊される結果、リーク不良が修復されることがある。また、隣接する信号線に供給される信号電圧の極性が互いに反対であると、従来のＲ、Ｇ、Ｂストライプ配列の液晶表示装置のドット反転駆動用の信号線駆動回路をそのまま利用することができる。
【００４７】
図２に示す液晶表示パネル１０Ａの、ｍ行ｎ列の第１画素Ｐ1を含むカラー表示画素ＰCDにおいては、第１画素Ｐ1のＴＦＴ１４は第１信号線Ｓa(n)に接続されており、第３画素Ｐ3のＴＦＴ１４は第２信号線Ｓb(n)に接続されている。また、第２画素Ｐ2のＴＦＴ１４は第２信号線Ｓb(n+1)に接続されており、第４画素Ｐ4のＴＦＴ１４は第１信号線Ｓa(n+1)に接続されている。従って、４つの画素Ｐ1〜Ｐ4のそれぞれに供給される信号電圧の極性は、第１画素Ｐ1と第２画素Ｐ2との間および第３画素Ｐ3と第４画素Ｐ4との間で互いに逆になっている。
【００４８】
次に、ｍ＋１行、ｎ列の第１画素Ｐ1を含むカラー表示画素ＰCDに注目する。このカラー表示画素では、第１画素Ｐ1のＴＦＴ１４は第２信号線Ｓb(n)に接続されており、第３画素Ｐ3のＴＦＴ１４は第１信号線Ｓa(n)に接続されている。また、第２画素Ｐ2のＴＦＴ１４は第１信号線Ｓa(n+1)に接続されており、第４画素Ｐ4のＴＦＴ１４は第２信号線Ｓb(n+1)に接続されている。
【００４９】
すなわち、列方向に隣接する２つのカラー表示画素の間で、それぞれ対応する４つの画素Ｐ1〜Ｐ4のＴＦＴ１４と２本の信号線１３（例えば、信号線Ｓa(n)、Ｓb(n)および信号線Ｓa(n+1)、Ｓb(n+1)）との接続関係は、互いに逆になっている。その結果、列方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、ｍ行ｎ列の第１画素Ｐ1には正の電圧が印加され、ｍ＋１行ｎ列の第１画素Ｐ1には負の電圧が印加される。他の第２〜第４画素についても同様に、列方向に隣接する２つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。
【００５０】
次に、ｍ行ｎ＋２列の第１画素Ｐ1を含むカラー表示画素ＰCDに注目する。このカラー表示画素では、第１画素Ｐ1のＴＦＴ１４は第２信号線Ｓb(n+2)に接続されており、第３画素Ｐ3のＴＦＴ１４は第１信号線Ｓa(n+2)に接続されている。また、第２画素Ｐ2のＴＦＴ１４は第１信号線Ｓa(n+3)に接続されており、第４画素Ｐ4のＴＦＴ１４は第２信号線Ｓb(n+3)に接続されている。
【００５１】
すなわち、行方向に隣接する２つのカラー表示画素の間で、それぞれ対応する４つの画素Ｐ1〜Ｐ4のＴＦＴ１４と２本の信号線１３（例えば、信号線Ｓa(n)、Ｓb(n)および信号線Ｓa(n+2)、Ｓb(n+2)）との接続関係は、互いに逆になっている。その結果、行方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、ｍ行ｎ列の第１画素Ｐ1には正の電圧が印加され、ｍ行ｎ＋２列の第１画素Ｐ1には負の電圧が印加される。他の第２〜第４画素についても同様に、行方向に隣接する２つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。
【００５２】
図２からわかるように、（ハッチングを付している）第１画素Ｐ1に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第２〜第４画素についても同様である。従って、液晶表示パネル１０Ａを用いても、特許文献１、２に記載の液晶表示装置と同様に、フリッカの発生が防止される。
【００５３】
次に図３を参照する。図３に示す液晶表示パネル１０Ｂの、ｍ行ｎ列の第１画素Ｐ1を含むカラー表示画素ＰCDにおいては、第１画素Ｐ1のＴＦＴ１４は第１信号線Ｓa(n)に接続されており、第３画素Ｐ3のＴＦＴ１４は第２信号線Ｓb(n)に接続されている。また、第２画素Ｐ2のＴＦＴ１４は第１信号線Ｓa(n+1)に接続されており、第４画素Ｐ4のＴＦＴ１４は第２信号線Ｓb(n+1)に接続されている。第２画素Ｐ2および第４画素Ｐ4のＴＦＴ１４と２本の信号線Ｓa(n+1)およびＳb(n+1)との接続関係が、図２に示した液晶表示パネル１０Ａと逆になっている。従って、４つの画素Ｐ1〜Ｐ4のそれぞれに供給される信号電圧の極性は、第１画素Ｐ1と第２画素Ｐ2との間および第３画素Ｐ3と第４画素Ｐ4との間で互いに同じである。
【００５４】
次に、ｍ＋１行、ｎ列の第１画素Ｐ1を含むカラー表示画素ＰCDに注目する。このカラー表示画素では、第１画素Ｐ1のＴＦＴ１４は第２信号線Ｓb(n)に接続されており、第３画素Ｐ3のＴＦＴ１４は第１信号線Ｓa(n)に接続されている。また、第２画素Ｐ2のＴＦＴ１４は第２信号線Ｓb(n+1)に接続されており、第４画素Ｐ4のＴＦＴ１４は第１信号線Ｓa(n+1)に接続されている。
【００５５】
すなわち、列方向に隣接する２つのカラー表示画素の間で、それぞれ対応する４つの画素Ｐ1〜Ｐ4のＴＦＴ１４と２本の信号線１３（例えば、信号線Ｓa(n)、Ｓb(n)および信号線Ｓa(n+1)、Ｓb(n+1)）との接続関係は、互いに逆になっている。その結果、列方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、ｍ行ｎ列の第１画素Ｐ1には正の電圧が印加され、ｍ＋１行ｎ列の第１画素Ｐ1には負の電圧が印加される。他の第２〜第４画素についても同様に、列方向に隣接する２つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。
【００５６】
次に、ｍ行ｎ＋２列の第１画素Ｐ1を含むカラー表示画素ＰCDに注目する。このカラー表示画素では、第１画素Ｐ1のＴＦＴ１４は第２信号線Ｓb(n+2)に接続されており、第３画素Ｐ3のＴＦＴ１４は第１信号線Ｓa(n+2)に接続されている。また、第２画素Ｐ2のＴＦＴ１４は第２信号線Ｓb(n+3)に接続されており、第４画素Ｐ4のＴＦＴ１４は第１信号線Ｓa(n+3)に接続されている。
【００５７】
すなわち、行方向に隣接する２つのカラー表示画素の間で、それぞれ対応する４つの画素Ｐ1〜Ｐ4のＴＦＴ１４と２本の信号線１３（例えば、信号線Ｓa(n)、Ｓb(n)および信号線Ｓa(n+2)、Ｓb(n+2)）との接続関係は、互いに逆になっている。その結果、行方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、ｍ行ｎ列の第１画素Ｐ1には正の電圧が印加され、ｍ行ｎ＋２列の第１画素Ｐ1には負の電圧が印加される。他の第２〜第４画素についても同様に、行方向に隣接する２つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。
【００５８】
図３からわかるように、（ハッチングを付している）第１画素Ｐ1に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第２〜第４画素についても同様である。従って、液晶表示パネル１０Ｂを用いても、特許文献１、２に記載の液晶表示装置と同様に、フリッカの発生が防止される。
【００５９】
次に図４を参照する。図４に示す液晶表示パネル１０Ｃの、ｍ行ｎ列の第１画素Ｐ1を含むカラー表示画素ＰCDにおいては、第１画素Ｐ1のＴＦＴ１４は第１信号線Ｓa(n)に接続されており、第３画素Ｐ3のＴＦＴ１４は第２信号線Ｓb(n)に接続されている。また、第２画素Ｐ2のＴＦＴ１４は第１信号線Ｓa(n+1)に接続されており、第４画素Ｐ4のＴＦＴ１４は第２信号線Ｓb(n+1)に接続されている。
【００６０】
液晶表示パネル１０Ｃにおける４つの画素Ｐ1〜Ｐ4のＴＦＴ１４と２本の信号線１３との接続関係は、図３に示した液晶表示パネル１０Ｂと同じである。液晶表示パネル１０Ｃと液晶表示パネル１０Ｂとの違いは、信号線１３に供給される信号電圧の極性にある。すなわち、液晶表示パネル１０Ｂにおいて、１つのカラー表示画素に対応する４本の信号線Ｓa(n)、Ｓb(n)、Ｓa(n+1)およびＳb(n+1)の内、信号線Ｓa(n)とＳa(n+1)とが同極性（ここでは正）で、信号線Ｓb(n)とＳb(n+1)とが同極性（ここでは負）であったのに対し、液晶表示パネル１０Ｃでは、４本の信号線Ｓa(n)、Ｓb(n)、Ｓa(n+1)およびＳb(n+1)の内、信号線Ｓa(n)とＳb(n+1)とが同極性（ここでは正）で、信号線Ｓb(n)とＳa(n+1)とが同極性（ここでは負）である。
【００６１】
図４と図３とを比較すれば明らかなように、図３における第２画素Ｐ2および第４画素Ｐ4の極性を逆にすれば、図４の各画素の極性の分布と一致する。液晶表示装置１０Ｃにおいては、４つの画素Ｐ1〜Ｐ4のそれぞれに供給される信号電圧の極性は、第１画素Ｐ1と第２画素Ｐ2との間および第３画素Ｐ3と第４画素Ｐ4との間で互いに逆になっている。
【００６２】
図４からわかるように、（ハッチングを付している）第１画素Ｐ1に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第２〜第４画素についても同様である。従って、液晶表示パネル１０Ｃを用いても、特許文献１、２に記載の液晶表示装置と同様に、フリッカの発生が防止される。
【００６３】
次に図５を参照する。図５に示す液晶表示パネル１０Ｄの、ｍ行ｎ列の第１画素Ｐ1を含むカラー表示画素ＰCDにおいては、第１画素Ｐ1のＴＦＴ１４は第１信号線Ｓa(n)に接続されており、第３画素Ｐ3のＴＦＴ１４は第２信号線Ｓb(n)に接続されている。また、第２画素Ｐ2のＴＦＴ１４は第２信号線Ｓｂ(n+1)に接続されており、第４画素Ｐ4のＴＦＴ１４は第１信号線Ｓａ(n+1)に接続されている。
【００６４】
液晶表示パネル１０Ｄにおける４つの画素Ｐ1〜Ｐ4のＴＦＴ１４と２本の信号線１３との接続関係は、図２に示した液晶表示パネル１０Ａと同じである。液晶表示パネル１０Ｄと液晶表示パネル１０Ａとの違いは、信号線１３に供給される信号電圧の極性にある。すなわち、液晶表示パネル１０Ａにおいて、１つのカラー表示画素に対応する４本の信号線Ｓa(n)、Ｓb(n)、Ｓa(n+1)およびＳb(n+1)の内、信号線Ｓa(n)とＳa(n+1)とが同極性（ここでは正）で、信号線Ｓb(n)とＳb(n+1)とが同極性（ここでは負）であったのに対し、液晶表示パネル１０Ｄでは、４本の信号線Ｓa(n)、Ｓb(n)、Ｓa(n+1)およびＳb(n+1)の内、信号線Ｓa(n)とＳb(n+1)とが同極性（ここでは正）で、信号線Ｓb(n)とＳa(n+1)とが同極性（ここでは負）である。
【００６５】
図５と図２とを比較すれば明らかなように、図５における第２画素Ｐ2および第４画素Ｐ4の極性を逆にすれば、図２の各画素の極性の分布と一致する。液晶表示装置１０Ｄにおいては、４つの画素Ｐ1〜Ｐ4のそれぞれに供給される信号電圧の極性は、第１画素Ｐ1と第２画素Ｐ2との間および第３画素Ｐ3と第４画素Ｐ4との間で互いに同じである。
【００６６】
図５からわかるように、（ハッチングを付している）第１画素Ｐ1に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第２〜第４画素についても同様である。従って、液晶表示パネル１０Ｄを用いても、特許文献１、２に記載の液晶表示装置と同様に、フリッカの発生が防止される。
【００６７】
次に、図６および図７を参照して、マルチ画素構造を有する液晶表示パネル１０Ｅの構造と動作を説明する。マルチ画素構造とは、個々の画素が、ある中間調を表示するときに、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素を有する構造を言う。マルチ画素構造を導入することによって、γ特性の視角依存性を改善することができる。マルチ画素構造として、例えば特開２００６−１３３５７７号公報に記載されている構造を採用することができる。参考のために、特開２００６−１３３５７７号公報の開示内容の全てを本明細書に援用する。
【００６８】
図６は、液晶表示パネル１０Ｅにおける画素のＴＦＴと信号線との接続関係とともに、走査信号としてのゲート信号がオンとなるタイミングを併せて示している。図７は、図６中の一点鎖線で囲んだ３画素の等価回路を示す図である。
【００６９】
図６の液晶表示パネル１０Ｅは、図２の液晶表示パネル１０Ａにマルチ画素構造を適用したものであり、４つの画素Ｐ1〜Ｐ4のそれぞれが副画素Ｐａと副画素Ｐｂとを有している。ここでは、副画素Ｐａが明副画素、副画素Ｐｂが暗副画素となる例を示す。明副画素Ｐａと暗副画素Ｐｂは、各画素を列方向に２分割して形成されている。ここでは、簡単のために、明副画素Ｐａと暗副画素Ｐｂの面積は互いにほぼ等しく図示しているが、副画素Ｐａと副画素Ｐｂとの面積比はこれに限られず、適宜変更され得る。なお、カラー表示画素ＰCDを構成する４つの画素Ｐ1〜Ｐ4の明副画素Ｐａは、ここで例示するように、カラー表示画素ＰCDの列方向の中心に配置されることが好ましい。すなわち、第１画素Ｐ1および第２画素Ｐ2の下側の副画素および第３画素Ｐ3および第４画素Ｐ4の上側の副画素を明副画素Ｐａとすることが好ましい。
【００７０】
第１、第２画素の明副画素と、第３、第４画素の明副画素との間に暗副画素が存在すると、色のにじみが発生することがある。例えば、画素行に平行なエッジを有する白い四角形を表示したとき、四角形の上端のエッジでは、エッジに対応する画素行の第１および第２画素の明副画素が目立つ。すなわち、２色の画素の明副画素が目立つので、白い四角形の上端のエッジに色がにじんだ様に見えることになる。上述したように、カラー表示画素ＰCDを構成する４つの画素Ｐ1〜Ｐ4の明副画素Ｐａをカラー表示画素ＰCDの列方向の中心に配置すると、４つの色の明副画素Ｐａが近接するので、色のにじみを防止することができる。
【００７１】
図６に示すように、４つの画素Ｐ1〜Ｐ4はそれぞれ、明副画素Ｐａおよび暗副画素Ｐｂを有している。明副画素ＰａはＴＦＴ１４ａに接続されており、暗副画素ＰｂはＴＦＴ１４ｂに接続されている。ＴＦＴ１４ａおよび１４ｂのゲートは共通の走査線１２に接続されており、ＴＦＴ１４ａおよび１４ｂのソースは共通の信号線１３に接続されている。すなわち、副画素Ｐａ、Ｐｂはそれぞれ、図１（ｂ）に示した画素電極１１に対応する副画素電極を有し、副画素Ｐａ、Ｐｂの副画素電極は、それぞれ対応するＴＦＴ１４ａ、１４ｂのドレインに接続されており、ＴＦＴ１４ａ、１４ｂを介して共通の信号線（ソースバスライン）１３に接続されている。
【００７２】
図２に示した液晶表示パネル１０Ａでは、第１画素Ｐ1および第３画素Ｐ3と、第２画素Ｐ2および第４画素Ｐ4の合計４個のＴＦＴ１４が共通の走査線（ゲートバスライン）１２に接続されていたのに対し、液晶表示パネル１０Ｅでは、第１画素Ｐ1の明副画素および暗副画素と、第２画素Ｐ２の明副画素および暗副画素の合計４個のＴＦＴ１４ａ、１４ｂが共通の走査線１２（例えば図６中の上側のＧ(m)）に接続されている。また、同様に、第３画素Ｐ３の明副画素および暗副画素と、第４画素Ｐ4の明副画素および暗副画素の合計４個のＴＦＴ１４ａ、１４ｂが共通の他の走査線１２（例えば図６中の下側のＧ(m)）に接続されている。図６に示すように、これら２本の走査線１２には、共通のゲート信号が供給される。図６に示したゲート信号がハイになる期間に、ＴＦＴ１４ａ、１４ｂがオン状態になり、対応する信号線１３から信号電圧が供給される。従って、液晶表示パネル１０Ｅの４つの画素Ｐ1〜Ｐ4の各副画素（合計８個の副画素）には、対応するＴＦＴ１４ａ、１４ｂがオン状態になったときに、（液晶表示パネル１０Ａの４つの画素Ｐ1〜Ｐ4と同様に、）対応する信号電圧が供給される。ＴＦＴ１４ａ、１４ｂのゲートは、共通のゲート信号によってオン／オフ制御される。
【００７３】
液晶表示パネル１０Ｅの４つの画素Ｐ1〜Ｐ4のそれぞれは、さらに第３のＴＦＴ１４ｃを有している。ＴＦＴ１４ｃは、図７に示すように、暗副画素Ｐｂの容量ＣＳｂに対して並列に接続されたバッファ容量ＣＳｃとの間の電気的な接続をスイッチングする。このＴＦＴ１４ｃのゲートは、次段の走査線（例えば、（Ｇ(m+1)）に接続されており、次段、すなわち列方向に隣接するカラー表示画素のＴＦＴ１４ａ、１４ｂと同じタイミングでオン状態となる。この第３のＴＦＴ１４ｃをオン状態とすることによって、副画素Ｐｂが暗副画素となる。
【００７４】
図７を参照して、液晶表示パネル１０Ｅのｍ行ｎ列の第１画素Ｐ1に明副画素Ｐａと暗副画素Ｐｂとが形成される動作を説明する。
【００７５】
走査線Ｇ(m)のゲート信号がハイになると、ＴＦＴ１４ａ、１４ｂがオン状態となり、信号線Ｓa(n)から、所定の信号電圧（Ｖ(k)とする。）が副画素Ｐａ、Ｐｂに供給され、副画素Ｐａの液晶容量Ｃｌｃａおよび補助容量ＣＳａ（副画素容量ＣPaともいう。）、副画素Ｐｂの液晶容量Ｃｌｃｂおよび補助容量ＣＳｂ（副画素容量ＣPbともいう。）が充電される。液晶容量Ｃｌｃａ、Ｃｌｃｂを構成する一方の電極は各副画素の副画素電極であり、他方の電極が対向電極である。対向電極には、共通電圧（対向電圧）ＣＯＭが供給されている。補助容量ＣＳａ、ＣＳｂを構成する一方の電極は補助容量電極であり、ＴＦＴ１４ａまたは１４ｂのドレイン電極に接続されており、それぞれの副画素の副画素電極と同じ電圧が供給される。補助容量ＣＳａ、ＣＳｂを構成する他方の電極は補助容量配線（Ｃｓ）１５に接続されており、補助容量電圧が供給される。
【００７６】
このとき、走査線Ｇ(m+1)のゲート信号はローなので、ＴＦＴ１４ｃはオフ状態にあり、バッファ容量ＣＳｃは、前の垂直走査期間に書き込まれた信号電圧（Ｖ(k-1)とする。）が保持されている。ここで、液晶表示パネル１０Ｅは、フレーム反転駆動されるので、現垂直走査期間に書き込まれる電圧の極性は、前垂直走査期間に書き込まれた電圧の極性と逆である。
【００７７】
次に、走査線Ｇ(m)のゲート信号がローになり、ＴＦＴ１４ａ、１４ｂがオフ状態になると、副画素容量ＣPaおよび副画素容量ＣPbはそれぞれ、Ｖ(k)を保持した状態になる。
【００７８】
続いて、走査線Ｇ(m+1)のゲート信号がハイになると、ＴＦＴ１４ｃがオン状態になる。ＴＦＴ１４ｃがオン状態になると、副画素容量ＣPbと、バッファ容量ＣＳｃとが並列に接続される。従って、副画素容量ＣPbが保持している電圧Ｖ(k)と、バッファ容量ＣＳｃが保持している電圧Ｖ(k-1)とが等しくなるように、副画素容量ＣPbに蓄えられる電荷とバッファ容量ＣＳｃに蓄えられる電荷が再分配されることになる。このとき、Ｖ(k-1)はＶ（ｋ）と逆の極性を有しているので、副画素容量ＣPbとバッファ容量ＣＳｃとに蓄積される全体の電荷量は減少し、副画素容量ＣPbの電圧はＶ（ｋ）よりも小さくなる（絶対値が小さくなる）。その結果、副画素Ｐｂの輝度は、電圧Ｖ（ｋ）が保持されて状態を維持している副画素Ｐａの輝度よりも低くなる。
【００７９】
なお、各信号線に供給する信号電圧の極性を２以上の垂直走査期間ごとに反転させる場合でも、上記の動作によって、副画素Ｐｂを暗副画素にすることができる。例えば、負の信号電圧を印加した後、極性を反転させて正の信号電圧を書き込むと、上述のように副画素Ｐｂの輝度は副画素Ｐａの輝度よりも低くなる。この後、さらに続けて正の同じ信号電圧を供給すると、このときの副画素Ｐｂの輝度は変化しない。しかしながら、正の信号電圧を供給する２垂直走査期間の平均の輝度を考えると、副画素Ｐｂの平均輝度は、副画素Ｐａの輝度よりも低い。従って、各信号線に供給する信号電圧の極性を２以上の垂直走査期間ごとに反転させても、マルチ画素構造による効果を得ることができる。
【００８０】
特開２００６−１３３５７７号公報に記載のマルチ画素構造は、１つの画素に複数の液晶ドメイン（典型的には少なくとも液晶層に電圧を印加したときに、液晶ドメインのディレクタの方位角（右方向、時計の文字盤の３時方向を０°とし、反時計回りを正とする）が、４５°、１３５°、２２５°、３１５°となる４つの液晶ドメインを含む）が形成される、ノーマリーブラックモードで表示を行う垂直配向型の液晶表示装置に好適に用いられる。
【００８１】
本発明の液晶表示装置に適用できる他のマルチ画素構造として、本出願人による特開２００４−６２１４６号公報（米国特許第６９５８７９１号明細書）に開示されているものを挙げることができる。このマルチ画素構造は、１つの画素内の複数の副画素ごとに補助容量を設け、補助容量を構成する補助容量対向電極（ＣＳバスラインに接続されている）を副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧（補助容量対向電圧という。）を変化させることによって、容量分割を利用して、複数の副画素の液晶層に印加される実効電圧を異ならせる液晶表示装置が開示されている。特開２００４−６２１４６号公報（米国特許第６９５８７９１号明細書）の開示内容の全てを参考のために本明細書に援用する。
【００８２】
特開２００６−１３３５７７号公報には、垂直配向型の表示装置として、いわゆるＭＶＡモードの液晶表示装置が記載されている。ＭＶＡモードの液晶表示装置は、電極に形成された直線状のスリットや電極の液晶層側に形成された直線状の誘電体突起（リブ）を、液晶層を介して対向する一対の基板に、基板の法線方向から見たときに、平行且つ交互になるように配置することによって、電圧印加時に形成される液晶ドメインのディレクタの方位を規制する。液晶ドメインの方位は、直線状のスリット又は誘電体突起（これらを総称して「直線状構造体」ということにする。）の延びる方位に直交する方向になる。
【００８３】
ＭＶＡモードの液晶表示装置は、現在液晶テレビに広く用いられている。しかしながら、ＭＶＡモードの液晶表示装置においては、直線状構造体からの配向規制力で、液晶ドメインのディレクタの方位を規制するので、直線状構造体の近傍の液晶分子の応答は速く（配向方向の変化が速く）、直線状構造体から離れた位置の液晶分子の応答が遅いという問題がある。
【００８４】
ＭＶＡモードの液晶表示装置よりも応答特性に優れた垂直配向型の液晶表示装置として、ＰＳＡモードの液晶表示装置が知られている。Ｐｏｌｙｍｅｒ  Ｓｕｓｔａｉｎｅｄ  Ａｌｉｇｎｍｅｎｔ  Ｔｅｃｈｎｏｌｏｇｙ（以下、「ＰＳＡ技術」という）は、例えば、特開２００２−３５７８３０号公報、特開２００３−１７７４１８号公報、特開２００６−７８９６８号公報、K. Hanaoka et al. "A New MVA-LCD by Polymer Sustained Alignment Technology", SID 04 DIGEST p.1200-1203(2004)、に開示されている。これら４つの文献の開示内容の全てを参考のために本明細書に援用する。
【００８５】
ＰＳＡ技術は、液晶材料中に少量の重合性化合物（例えば光重合性モノマまたはオリゴマ）を混入しておき、液晶セルを組み立てた後、液晶層に所定の電圧を印加した状態で重合性材料に活性エネルギー線（例えば紫外線）を照射し、生成される重合体によって、液晶分子のプレチルト方向を制御する技術である。重合体が生成されるときの液晶分子の配向状態が、電圧を取り去った後（電圧を印加しない状態）においても維持（記憶）される。重合体で形成される層を、ここでは配向維持層ということにする。配向維持層は、配向膜の表面（液晶層側）に形成されるが、配向膜の表面を覆う膜の形態をとる必要は必ずしも無く、重合体の粒子が離散的に存在する形態もある。
【００８６】
ＰＳＡ技術は、液晶層に形成される電界等を制御することによって、液晶分子のプレチルト方位およびプレチルト角度を調整することができるという利点を有している。また、配向維持層によって、液晶層に接するほぼ全ての面で配向規制力を発現するので、ＭＶＡモードの液晶表示装置よりも応答特性に優れるという特徴を有している。本発明は、特に２倍速駆動等を行う場合、ＰＳＡモードの液晶表示装置に適用することが好ましい。
【００８７】
本発明による実施形態のＰＳＡモードの液晶表示装置は、例えば、液晶表示パネル１０の画素電極１１として、図８に示す画素電極１１Ａを用い、上述のＰＳＡ技術を適用することによって得られる。
【００８８】
画素電極１１Ａは、一対の偏光板の偏光軸と重なるように配置された十字形状の幹部１１ｔ１、１１ｔ２と、十字形状の幹部１１ｔ１、１１ｔ２から略４５°方向に延びる複数の枝部１１ｂ１、１１ｂ２、１１ｂ３、および１１ｂ４とを有している。
【００８９】
幹部は、行方向（水平方向）に延びる幹部１１ｔ１と、列方向（垂直方向）に延びる幹部１１ｔ２とを有している。複数の枝部は、表示面の右方向（時計の文字盤の３時方向）の方位角を０°とすると、幹部から４５°方位に延びる第１群（枝部１１ｂ１）と、１３５°方位に延びる第２群（枝部１１ｂ２）と、２２５°方位に延びる第３群（枝部１１ｂ３）と、３１５°方位に延びる第４群（枝部１１ｂ４）とを有している。垂直配向型の液晶層の液晶分子（誘電異方性が負）は、幹部および枝部からの斜め電界により、それぞれの枝部が延びる方位に傾斜する。これは、互いに平行に延びる枝部からの斜め電界は枝部が延びる方向に垂直な方位に液晶分子を傾斜させるように作用し、幹部からの斜め電界はそれぞれの枝部の延びる方位に液晶分子を傾斜させるように作用するからである。ＰＳＡ技術を用いると、液晶層に電圧を印加した際に形成される、液晶分子の上記の配向を安定化させることができる。
【００９０】
もちろん、本発明は、例示した実施形態の液晶表示装置に限られず、例えば、ＲＴＮ（ＶＡＴＮともいう）モード、ＩＰＳモードやＦＳＳモードの液晶表示装置に広く適用できる。
【００９１】
なお、上記の説明では、行方向を表示面の水平方向、列方向を垂直方向としたが、これは逆になってもよい。すなわち、ゲートバスラインを垂直方向に延びるように配置し、ソースバスラインを水平方向に延びるように配置してもよい。言い換えると、上記の説明における行方向と列方向とを入れ替えてもよい。
【産業上の利用可能性】
【００９２】
本発明は、ＨＤＴＶ用の液晶表示装置をはじめ、液晶表示装置に広く用いられる。
【符号の説明】
【００９３】
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ    液晶表示パネル
１０ａ    アクティブマトリクス基板
１１    画素電極
１２    走査線
１３    信号線
１３ａ    第１信号線
１３ｂ    第２信号線
１４    薄膜トランジスタ（ＴＦＴ）
１５    補助容量配線
２０    走査線駆動回路（ゲートドライバ）
３０    信号線駆動回路（ソースドライバ）
１００    液晶表示装置
Ｐ、Ｐ1、Ｐ2、Ｐ3、Ｐ4  画素
ＰCD    カラー表示画素
【図１】
0005540020.tif 000002
【図２】
0005540020.tif 000003
【図３】
0005540020.tif 000004
【図４】
0005540020.tif 000005
【図５】
0005540020.tif 000006
【図６】
0005540020.tif 000007
【図７】
0005540020.tif 000008
【図８】
0005540020.tif 000009