(57)【特許請求の範囲】
【請求項１】
直流電源の正側端子に接続された共通の給電開閉素子から分岐して給電される第一及び第二電気負荷のそれぞれの上流位置に直列接続された第一及び第二の逆接保護素子と、前記第一及び第二電気負荷のそれぞれに対して更に直列接続された負荷開閉素子と、前記給電開閉素子と前記第一及び第二の逆接保護素子と前記負荷開閉素子とを介して前記第一及び第二電気負荷に給電電流を供給する制御回路部と、を備える電気負荷の分岐給電制御装置であって、
前記第一及び第二の逆接保護素子は、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタが使用され、前記給電電流が前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄとの間に生成された寄生ダイオードの導通方向に沿って流通する極性に接続されていると共に、前記ソース端子Ｓとドレイン端子Ｄ間の導通状態を制御するゲート制御回路部を備えており、
前記ゲート制御回路部又は前記制御回路部は、前記寄生ダイオードが生成された前記電界効果形トランジスタを流れる前記給電電流が、所定の閾値電流以上であるときに前記電界効果形トランジスタを閉路駆動するように前記ソース端子Ｓとゲート端子Ｇ間に印加されるゲート電圧を制御し、所定の閾値電流未満であるとき、及び前記ソース端子Ｓとドレイン端子Ｄ間の電圧が、前記寄生ダイオードの非導通方向の極性となっているときには前記ゲート電圧を遮断し、前記電界効果形トランジスタを不導通とするアナログ比較器又はデジタル比較手段を備えていることを特徴とする電気負荷の分岐給電制御装置。
【請求項２】
前記ゲート制御回路部は、前記第一及び第二の逆接保護素子の両端電圧、又は当該逆接保護素子と電流検出抵抗との直列回路に対する両端電圧に比例した電流検出電圧Ｖdifに応動し、当該電流検出電圧が前記所定の閾値電流に対応した判定閾値電圧ΔＶ0以上の値であるときには、前記第一及び第二の逆接保護素子を閉路駆動し、前記電流検出電圧Ｖdifが前記判定閾値電圧ΔＶ0の値未満であるときには、前記第一及び第二の逆接保護素子に対するゲート電圧を遮断し、少なくとも前記電流検出電圧Ｖdifが前記寄生ダイオードの導通方向とは逆の方向に対しては前記第一及び第二の逆接保護素子は不導通となっていることを特徴とする請求項１記載の電気負荷の分岐給電制御装置。
【請求項３】
前記ゲート制御回路部は、前記アナログ比較器又はデジタル比較手段による電流判定信号DRfに応動して、前記第一及び第二の逆接保護素子を開閉制御する駆動トランジスタを備えると共に、前記電流検出電圧Ｖdifを生成する差動増幅器を備え、前記差動増幅器の入力端子は一対のクリップダイオードによって相互に接続され、各入力端子は入力抵抗を介して前記電流検出電圧Ｖdifを測定する被測定電圧の両端に接続されていると共に、正入力側の前記入力抵抗には漏洩電流遮断素子が直列接続されていて、前記漏洩電流遮断素子は、前記制御回路部が発生する通電指令信号DR0に応動して開閉制御され、前記通電指令信号DR0は、少なくとも前記制御回路部が前記負荷開閉素子に対する開閉指令信号DR1・DR2を発生して、前記第一及び第二電気負荷に対する給電が行われているときには、前記漏洩電流遮断素子を閉路駆動することを特徴とする請求項２記載の電気負荷の分岐給電制御装置。
【請求項４】
前記第一及び第二電気負荷のいずれか一方又は両方は、前記第一及び第二の逆接保護素子の下流位置に分岐して直列接続された複数の負荷開閉素子のいずれかを介して給電駆動される複数の電気負荷によって構成され、前記複数の負荷開閉素子は、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタが使用され、前記給電電流が前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄとの間に生成された寄生ダイオードの導通方向とは反対の方向に流通する極性に接続されていると共に、前記複数の負荷開閉素子のそれぞれに対して供給される開閉指令信号DR1・DR2に応動して、前記ソース端子Ｓとドレイン端子Ｄ間の導通状態を制御する開閉ゲート制御回路部を備えており、前記開閉ゲート制御回路部は、前記開閉指令信号DR1・DR2を開路指令にした都度に前記複数の負荷開閉素子の出力電圧を監視して、開路時出力電圧が発生しているときには、当該負荷開閉素子の出力配線と前記直流電源の正極配線とが混触する間接天絡異常が発生していると判定し、前記間接天絡異常の発生が検出されると、前記開閉指令信号DR1・DR2が再度開路指令を発生するまでは該当する前記負荷開閉素子を強制閉路する開閉信号処理回路を備えていることを特徴とする請求項１〜請求項３のいずれか１項に記載の電気負荷の分岐給電制御装置。
【請求項５】
直流電源から共通の給電開閉素子を通して分岐され、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタである第一及び第二の逆接保護素子と負荷開閉素子とを介して給電される第一及び第二電気負荷に対する給電電流を制御する制御回路部を備えると共に、前記制御回路部は、ＲＡＭメモリと、不揮発プログラムメモリと、当該不揮発プログラムメモリの一部領域であるか又は分割接続された不揮発データメモリと、多チャンネルＡ/Ｄ変換器と協働するマイクロプロセッサを包含するものにおいて、
前記第一及び第二の逆接保護素子に流れる前記第一及び第二電気負荷に対する給電電流の値に比例した電流検出電圧Ｖdifは、前記多チャンネルＡ/Ｄ変換器を介して前記マイクロプロセッサに入力されており、前記マイクロプロセッサは前記第一及び第二の逆接保護素子のゲート制御回路部と協働して、前記電界効果形トランジスタに流れる前記給電電流が、所定の閾値電流以上であるときに前記電界効果形トランジスタを閉路駆動するように、そのソース端子Ｓとゲート端子Ｇ間に印加されるゲート電圧を制御し、所定の閾値電流未満であるとき、及び前記ソース端子Ｓとドレイン端子Ｄ間の電圧が、前記電界効果形トランジスタの内部に生成された寄生ダイオードの非導通方向の極性となっているときには前記ゲート電圧は遮断され、前記電界効果形トランジスタを不導通状態にすることを特徴とする電気負荷の分岐給電制御方法。 
【請求項６】
前記不揮発プログラムメモリは、デジタル比較手段となる制御プログラムを包含し、前記デジタル比較手段は、前記電流検出電圧Ｖdifが前記所定の閾値電流に対応した判定閾電圧ΔＶ0の値未満であるときには前記第一及び第二の逆接保護素子に対するゲート電圧を遮断し、少なくとも前記電流検出電圧Ｖdifが前記第一及び第二の逆接保護素子内の前記寄生ダイオードの導通方向とは逆の方向に対しては、当該第一及び第二の逆接保護素子を不導通とすることを特徴とする請求項５記載の電気負荷の分岐給電制御方法。
【請求項７】
前記不揮発プログラムメモリは、給電電流推定手段と異常判定手段となる制御プログラムを包含すると共に、前記不揮発プログラムメモリ又は前記不揮発データメモリは前記第一及び第二電気負荷の基準温度における抵抗値の値が予め格納されており、前記給電電流推定手段は前記第一及び第二電気負荷のそれぞれに対して直列接続された前記負荷開閉素子に対する開閉指令信号DR1・DR2の発生状態と、前記電気負荷の抵抗値の値から前記第一及び第二の逆接保護素子に流れる前記給電電流の大きさを推定し、前記異常判定手段は前記電流検出電圧Ｖdifから算出される現在の給電電流の値と、前記給電電流推定手段によって推定された予測給電電流の値を対比して、前記負荷開閉素子，負荷配線，及び前記電気負荷のいずれかに関する天絡もしくは地絡又は断線もしくは短絡の異常の有無を判定することを特徴とする請求項５又は請求項６記載の電気負荷の分岐給電制御方法。
【請求項８】
前記第一及び第二電気負荷のいずれか一方又は両方は、前記第一及び第二の逆接保護素子の下流位置に分岐して直列接続された複数の負荷開閉素子のいずれかを介して給電駆動される複数の電気負荷によって構成され、前記複数の負荷開閉素子は、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタが使用され、前記給電電流が前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄとの間に生成された寄生ダイオードの導通方向とは反対の方向に流通する極性に接続されていると共に、前記複数の負荷開閉素子のそれぞれに対して供給される開閉指令信号DR1・DR2に応動して、前記ソース端子Ｓとドレイン端子Ｄ間の導通状態を制御する開閉ゲート制御回路部を備えており、前記不揮発プログラ
ムメモリは間接天絡検出手段と強制閉路指令手段となる制御プログラムを包含し、前記間接天絡検出手段は、前記開閉指令信号DR1・DR2を開路指令にした都度に前記複数の負荷開閉素子の出力電圧を監視して、開路時出力電圧が発生しているときには、当該負荷開閉素子の出力配線と前記直流電源の正極配線とが混触する間接天絡異常が発生していると判定し、前記強制閉路指令手段は前記間接天絡検出手段が前記間接天絡異常の発生を検出したときに作用して、前記開閉指令信号DR1・DR2が再度開路指令を発生するまでは該当する前記負荷開閉素子を強制閉路することを特徴とする請求項５〜請求項７のいずれか１項に記載の電気負荷の分岐給電制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、給電開閉素子と逆接保護素子を介して給電される複数の電気負荷において、給電開閉素子を共用化して複数の逆接保護素子を分岐接続することができるようにした電気負荷の分岐給電制御装置及び分岐給電制御方法に関するものである。
【背景技術】
【０００２】
例えば車載電気負荷において、車載バッテリである直流電源と多数の車載電気負荷との間に複数の給電開閉素子を介在させ、一つの給電開閉素子から一つ又は複数の車載電気負荷に仕分け給電することが行なわれている。例えば、特許文献１「車両用電源分配装置」の図６によれば、給電開閉素子として電磁リレーの出力接点に代わって、インテリジェントパワースイッチである電界効果形トランジスタ４４Ａが使用されている。一方、直流電源から給電される電気負荷に対して逆接保護ダイオードを直列接続し、電源極性を誤って接続したときに負荷電流が流れないようにする手法は広く実用されており、逆接保護素子として電界効果形トランジスタを使用することによって、正常運転時における逆接保護素子による電圧降下及び温度上昇の抑制を図ることが広く行われている。なお、ここでいう電界効果形トランジスタはＰチャネル形又はＮチャネル形のものを包含しており、いずれの場合であっても電源極性が正常であるときには、内部寄生ダイオードの通電方向と同じ方向に通電するように閉路駆動されるようになっている。
【０００３】
例えば、特許文献２「電源逆接続保護回路」の図４によれば、バッテリ３の電力で動作するＥＣＵ４５では、バッテリ３のプラス端子に接続される電源端子５と電源供給対象の制御回路１３とを結ぶ電源配線１５上に、Ｎチャネル型のＦＥＴ２１が、それの寄生ダイオードＤ１のアノードが電源端子５側となるように設けられ、更にＦＥＴ２１の下流側に、Ｎチャネル型のＦＥＴ２２が、それの寄生ダイオードＤ２のカソードがＦＥＴ２１側となるように設けられている。そして、バッテリ３の正常接続時にてイグニッションキースイッチ９がオンされると、ＦＥＴ２１のドレイン側から動作電力が供給されるチャージポンプ回路４３，４７によりＦＥＴ２１，２２がオンされ、制御回路１３にバッテリ３の電力が供給される。また、バッテリ３の逆接続時にはＦＥＴ２１，２２がオフして、寄生ダイオードＤ１により逆電流が阻止される。
【０００４】
なお、制御回路１３は、ＦＥＴ２２がオンしてバッテリ３からの電力を受けると、動作を開始し、制御回路１３は、動作を開始すると、駆動信号Ｓｄを出力して、イグニッションキースイッチ９がオフされてもＦＥＴ２１，２２がオンしたままになるようにされている。また、図示は省略されているが、制御回路１３はイグニッションキースイッチ９のオン／オフ状態を検出するために信号入力端子１１の電圧をモニタするようになっている。そして、制御回路１３は、信号入力端子１１の電圧に基づいてイグニッションキースイッチ９がオフされたことを検知し、更にその後、データ退避等の動作停止前処理が終了して、動作を停止しても良い条件が成立すると、前記駆動信号Ｓｄの出力を停止するようになっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−１２６９６３号公報（図１，要約，図６，段落００２５）
【特許文献２】特開２００７―０８２３７４号公報（図４，要約，図１，段落００５６，００５７）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
（１）従来技術の課題の説明
前述の特許文献１によれば、給電開閉素子としてインテリジェントパワースイッチである電界効果形トランジスタが使用されている。従って、電気負荷や負荷配線の異常によって給電開閉素子に過大電流が流れると、給電開閉素子を開路保護することができるが、車載バッテリの電源極性を誤って接続すると、電界効果形トランジスタの内部に生成されている寄生ダイオードを介して短絡電流が流れ、給電開閉素子又はこれに繋がる関連素子が過熱損傷する問題がある。これに対し、特許文献２によれば、逆接保護素子と給電開閉素子とが一組の開閉素子として使用され、電源極性の逆接続に関する問題は解消されている。しかし、複数の電気負荷に対して一律に一組の開閉素子を使用するのは不経済となる問題がある。
【０００７】
（２）発明の目的
この発明の第一の目的は、給電開閉素子と逆接保護素子を介して給電される複数の電気負荷において、給電開閉素子を共用化して複数の逆接保護素子を分岐接続することができるようにした、電気負荷の分岐給電制御装置及び分岐給電制御方法を提供することである。この発明の第二の目的は、一方の電気負荷の正側配線が直流電源の正極配線と混触する天絡事故が発生した場合に、他方の電気負荷に対して回込給電されるのを防止することができるようにした、電気負荷の分岐給電制御装置及び分岐給電制御方法を提供することである。
【課題を解決するための手段】
【０００８】
この発明による電気負荷の分岐給電制御装置は、直流電源の正側端子に接続された共通の給電開閉素子から分岐して給電される第一及び第二電気負荷のそれぞれの上流位置に直列接続された第一及び第二の逆接保護素子と、前記第一及び第二電気負荷のそれぞれに対して更に直列接続された負荷開閉素子と、前記給電開閉素子と前記第一及び第二の逆接保護素子と前記負荷開閉素子とを介して前記第一及び第二電気負荷に給電電流を供給する制御回路部と、を備える電気負荷の分岐給電制御装置であって、前記第一及び第二の逆接保護素子は、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタが使用され、前記給電電流が前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄとの間に生成された寄生ダイオードの導通方向に沿って流通する極性に接続されていると共に、前記ソース端子Ｓとドレイン端子Ｄ間の導通状態を制御するゲート制御回路部を備えており、前記ゲート制御回路部又は前記制御回路部は、前記寄生ダイオードが生成された前記電界効果形トランジスタを流れる前記給電電流が、所定の閾値電流以上であるときに前記電界効果形トランジスタを閉路駆動するように前記ソース端子Ｓとゲート端子Ｇ間に印加されるゲート電圧を制御し、所定の閾値電流未満であるとき、及び前記ソース端子Ｓとドレイン端子Ｄ間の電圧が、前記寄生ダイオードの非導通方向の極性となっているときには前記ゲート電圧を遮断し、前記電界効果形トランジスタを不導通とするアナログ比較器又はデジタル比較手段を備えている。 
【０００９】
この発明による電気負荷の分岐給電制御方法は、直流電源から共通の給電開閉素子を通して分岐され、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタである第一及び第二の逆接保護素子と負荷開閉素子とを介して給電される第一及び第二電気負荷に対する給電電流を制御する制御回路部を備えると共に、前記制御回路部は、ＲＡＭメモリと、不揮発プログラムメモリと、不揮発データメモリと、多チャンネルＡ/Ｄ変換器と協働するマイクロプロセッサを包含するものにおいて、前記第一及び第二の逆接保護素子に流れる前記第一及び第二電気負荷に対する給電電流の値に比例した電流検出電圧Ｖdifは、前記多チャンネルＡ/Ｄ変換器を介して前記マイクロプロセッサに入力されており、前記マイクロプロセッサは前記第一及び第二の逆接保護素子のゲート制御回路部と協働して、前記電界効果形トランジスタに流れる前記給電電流が、所定の閾値電流以上であるときに前記電界効果形トランジスタを閉路駆動するように、そのソース端子Ｓとゲート端子Ｇ間に印加されるゲート電圧を制御し、所定の閾値電流未満であるとき、及び前記ソース端子Ｓとドレイン端子Ｄ間の電圧が、前記電界効果形トランジスタの内部に生成された寄生ダイオードの非導通方向の極性となっているときには前記ゲート電圧は遮断され、前記電界効果形トランジスタを不導通状態にする。
【発明の効果】
【００１０】
この発明による電気負荷の分岐給電制御装置によれば、直流電源から共通の給電開閉素子を介して分岐給電される複数の電気負荷のそれぞれに対して、電界効果形トランジスタである逆接保護素子が直列接続され、前記電界効果形トランジスタを流れる前記給電電流が、所定の閾値電流未満になるとき、及び前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄ間の電圧が、寄生ダイオードの非導通方向の極性となればゲート制御回路部又は制御回路部によって逆接保護素子のゲート電圧が遮断されて逆接保護素子は開路するようになっている。
また、この発明による電気負荷の分岐給電制御方法によれば、直流電源から共通の給電開閉素子を介して分岐給電される複数の電気負荷のそれぞれに対して、電界効果形トランジスタである逆接保護素子が直列接続され、前記電界効果形トランジスタを流れる前記給電電流が、所定の閾値電流未満になるとき、及び前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄ間の電圧が、寄生ダイオードの非導通方向の極性となればマイクロプロセッサとゲート制御回路部が協働して逆接保護素子のゲート電圧が遮断されて逆接保護素子を開路するようになっている。
従って、一つの電気負荷に対して一対の給電開閉素子と逆接保護素子との直列回路を使用するものに比べて、電気負荷の個数が多いほど給電開閉素子の使用個数が節減され、給電開閉素子の放熱機構も簡略化されて小型安価となる効果がある。
また、逆接保護素子の出力側配線が直流電源の正極配線と混触する天絡事故が発生した場合には、逆接保護素子が開路状態となって他の分岐回路に回込給電されることがなく、給電開閉素子が開路されているときに天絡事故に伴う活線領域が拡大しないので、給電開閉素子を削減することが可能となる。 
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１による電気負荷の分岐給電制御装置を示す全体回路図である。
【図２】図１の一部を示す詳細制御回路図である。
【図３】この発明の実施の形態２による電気負荷の分岐給電制御装置を示す全体回路図である。
【図４】図３の一部を示す詳細制御回路図である。
【図５】この発明の実施の形態３による電気負荷の分岐給電制御装置を示す全体回路図である。
【図６】図５の一部を示す詳細制御回路図である。
【図７】図５の一部の他の例を示す詳細制御回路図である。
【図８】図５の動作説明用のフローチャートである。
【図９】図８の一部の動作説明用のフローチャートである。
【図１０】図１，図３，図５の異常判定項目の一覧表を示す図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
（１）構成の詳細な説明
この発明の実施の形態１による電気負荷の分岐給電制御装置を示す全体回路図である図１と、図１のゲート制御回路部129に関する詳細制御回路図である図２について、その構成を詳細に説明する。図１において、分岐給電制御装置100は例えば車載バッテリである直流電源101から給電されて、多数の電気負荷に対して分割配電を行う給配電制御装置110aaと、第一及び第二の分岐給電制御装置100a・100bと、第一及び第二の分岐給電制御装置100a・100b内に設けられた安定化電源150a・150bに給電する給電制御装置110bbとによって構成される。第一の分岐給電制御装置100aは複数の電気負荷によって構成された第一電気負荷107a・108aに給電し、第二の分岐給電制御装置100bは複数の電気負荷によって構成された第二電気負荷107b・108bに給電するように構成されている。給配電制御装置110aaは直流電源101の正極端子に接続された主電源端子101aと、当該主電源端子と配電端子102xとの間に接続された例えばＰチャネル形の電界効果形トランジスタである給電開閉素子110aを備え、給電開閉素子110a内の寄生ダイオード111aは直流電源101の放電を防止する方向となる極性に接続されているとともに、後述する給電制御ゲート回路119によってソース端子Ｓとゲート端子Ｇ間にゲート電圧が印加されると、ソース端子Ｓとドレイン端子Ｄ間が導通し、寄生ダイオード111aの導通方向とは反対方向に導通して第一及び第二電気負荷107a・108a，107b・108bに対する給電電流が流れるようになっている。
【００１３】
なお、給配電制御装置110aa内には図示しない複数の給電開閉素子が設けられ、複数の配電端子102xを介して他の電気負荷にも給電するようになっており、各配電系統に応じて図示しないヒューズが直列接続されている。給電制御ゲート回路119を構成するゲート抵抗112と定電圧ダイオード113は互いに並列接続されて給電開閉素子110aのソース端子Ｓとゲート端子Ｇ間に接続されており、ゲート端子Ｇは駆動抵抗114とＮＰＮ形のトランジスタである給電補助トランジスタ115を介してグランド回路ＧＮＤに接続されている。図示しない給配電制御回路が発生する給電指令信号ＤＲ10は、例えば図示しない電源スイッチが閉路されたことによって論理レベルが「Ｈ」となり、ベース抵抗116を介して給電補助トランジスタ115を導通駆動し、その結果、ゲート抵抗112と駆動抵抗114による分圧電圧が、定電圧ダイオード113によって制限されて給電開閉素子110aのソース端子Ｓとゲート端子Ｇ間にゲート電圧として印加されるようになっている。給電制御装置110bbは直流電源101の正極端子に接続された主電源端子101bと、当該主電源端子と配電端子102yとの間に接続された例えばＰチャネル形の電界効果形トランジスタである給電開閉素子110bを備え、給電開閉素子110b内の寄生ダイオード111bは直流電源101の放電を防止する方向となる極性に接続されていると共に、前述する給電制御ゲート回路119によってソース端子Ｓとゲート端子Ｇ間にゲート電圧が印加されると、ソース端子Ｓとドレイン端子Ｄ間が導通し、寄生ダイオード111bの導通方向とは反対方向に導通して、逆接保護ダイオード111cを介して安定化電源150a・150bに給電するようになっている。
【００１４】
第一の分岐給電制御装置100aは給配電制御装置110aaの配電端子102xに接続された第一分岐端子102aと、当該第一分岐端子と第一負荷端子103a・104aとの間に接続された例えばＰチャネル形の電界効果形トランジスタである逆接保護素子120aを備える。逆接保護素子120a内の寄生ダイオード121aは第一電気負荷107a・108aに対する給電電流の流れる方向と一致する極性に接続されているとともに、後述するゲート制御回路部129によってソース端子Ｓとゲート端子Ｇ間にゲート電圧が印加されると、ドレイン端子Ｄソース端子Ｓ間が導通し、寄生ダイオード121aの導通方向と同一方向に導通して、複数の第一電気負荷107a・108aに対する給電電流が流れるようになっている。複数の第一電気負荷107a・108aの負側端子に接続された第一負荷端子105a・106aとグランド回路GNDとの間には、それぞれ負荷開閉素子230a・240aが接続されている。なお、負荷開閉素子230a・240aとしては例えばＮチャネル形の電界効果形トランジスタが使用されており、当該トランジスタのドレイン端子Ｄとソース端子Ｓ間には寄生ダイオード231a・241aが生成されているが、この寄生ダイオードには第一電気負荷107a・108aに対する給電電流は流れないような極性となっている。
【００１５】
第一の分岐給電制御装置100a内に設けられた安定化電源150aは、配電端子102yから給電されて所定の安定化電圧である制御電圧Ｖccを発生し、第一の分岐給電制御装置100a内に設けられた制御回路部160aに給電する。制御電圧Ｖccが印加された制御回路部160aは、図示しない入力信号の動作状態に応動して開閉指令信号DR1・DR2を発生し、ゲート抵抗232a・242aを介して負荷開閉素子230a・240aのゲート端子Ｇとソース端子Ｓ間にゲート電圧を印加し、これによって負荷開閉素子230a・240aのドレイン端子Ｄとソース端子Ｓ間が導通するようになっている。なお、第一電気負荷107a・108aが誘導性の負荷である場合には、第一電気負荷107a・108aには転流ダイオード238a・248aが並列接続されていて、負荷開閉素子230a・240aを閉路したことによって流れていた給電電流は、負荷開閉素子230a・240aを開路したときには転流ダイオード238a・248aへ転流して減衰するようになっている。但し、負荷開閉素子230a・240aを開路したときに給電電流を急速減衰させたいときには転流ダイオード238a・248aは設けられず、負荷開閉素子230a・240aの両端には寄生ダイオード231a・241aの有する電圧制限機能に基づく高電圧が発生するようになっている。なお、負荷駆動制御回路290aは安定化電源150aと制御回路部160aと負荷開閉素子230a・240aの全体を総称したものとなっている。
【００１６】
給電開閉素子110aと配電端子102xと第二分岐端子102bを介して直流電源101に接続され、第二電気負荷107b・108bに給電する第二の分岐給電制御装置100bも同様に構成されていて、安定化電源150bから制御電圧Ｖccを供給されて動作する制御回路部160bと負荷開閉素子230b・240bの全体を総称した負荷駆動制御回路290bと、寄生ダイオード121bを含む第二の逆接保護素子120bと、図２で後述するゲート制御回路部129によって構成されている。なお、第一の分岐給電制御装置100aと第二の分岐給電制御装置100bは一体化されたものであってもよく、この場合には、安定化電源150a・150bと制御回路部160a・160bも一体化されたものとなる。また、給配電制御装置110aa内の給電開閉素子110aも一体化された第一・第二の分岐給電制御装置の内部に設けることも可能であり、ここでいう分岐給電制御装置としては、共通の給電開閉素子110aの後に分岐接続された複数の逆接保護素子120a・120b・・・が設けられた構成となっていて、複数の逆接保護素子のそれぞれに対して個別に給電開閉素子を設けた構成とはなっていない。
【００１７】
なお、Ｐチャネル形の電界効果形トランジスタである逆接保護素子120a・120bは、ゲート端子Ｇの電位がソース端子Ｓの電位よりも低くなる極性の所定のゲート電圧が印加されたときに、ドレイン端子Ｄとソース端子Ｓ間が導通するものであり、その導通方向はドレイン端子Ｄとソース端子Ｓのうちで電位が高いほうから低い方向に電流が流れることになる。ゲート電圧が所定値以下になるとドレイン端子Ｄとソース端子Ｓ間の導通は遮断されるが、ドレイン端子Ｄとソース端子Ｓ間には寄生ダイオード121a・121bが並列接続状態となっているのでドレイン端子Ｄからソース端子Ｓの方向への電流は遮断できないことになる。一方、Ｎチャネル形の電界効果形トランジスタである負荷開閉素子230a・240a，230b・240bは、ゲート端子Ｇの電位がソース端子Ｓの電位よりも高くなる極性の所定のゲート電圧が印加されたときに、ドレイン端子Ｄとソース端子Ｓ間が導通するものであり、その導通方向はドレイン端子Ｄとソース端子Ｓのうちで電位が高いほうから低い方向に電流が流れることになる。ゲート電圧が所定値以下になるとドレイン端子Ｄとソース端子Ｓ間の導通は遮断されるが、ドレイン端子Ｄとソース端子Ｓ間には寄生ダイオード231a・241a，231b・241bが並列接続状態となっているのでソース端子Ｓからドレイン端子Ｄの方向への電流は遮断できないことになる。
【００１８】
次に、第一の分岐給電制御装置100aにおいて、第一の逆接保護素子120aに対して適用されているゲート制御回路部129の詳細を示す図２について説明する。なお、第二の分岐給電制御装置100bにおいて、第二の逆接保護素子120bに対して適用されているゲート制御回路部129についても図２の場合と同様である。図２において、ゲート制御回路部129を構成するゲート抵抗122と定電圧ダイオード123は互いに並列接続されて第一の逆接保護素子120aのソース端子Ｓとゲート端子Ｇ間に接続されており、ゲート端子Ｇは駆動抵抗124とＮ
ＰＮ形のトランジスタである駆動トランジスタ125を介してグランド回路ＧＮＤに接続されている。駆動トランジスタ125は後述のアナログ比較器25の出力である電流判定信号DRfの論理レベルが「Ｈ」になるとベース抵抗126を介して導通駆動され、その結果、ゲート抵抗122と駆動抵抗124による分圧電圧が、定電圧ダイオード123によって制限されて第一の逆接保護素子120aのソース端子Ｓとゲート端子Ｇ間にゲート電圧として印加されるようになっている。第一の逆接保護素子120aのドレイン端子Ｄ又はソース端子Ｓには電流検出抵抗127が直列接続されており、第一の逆接保護素子120aと電流検出抵抗127との直列回路の両端電圧は、差動増幅器20によって増幅されて第一の逆接保護素子120aに流れる電流に比例した電流検出電圧Ｖdifを発生するようになっている。
【００１９】
なお、差動増幅器20の一対の入力端子は、互いに逆方向に並列接続された一対のクリップダイオード21・21によって入力電圧が制限されているとともに、正側の入力端子は漏洩電流遮断素子24を介して電流検出抵抗127の上流位置に接続された入力抵抗22aが接続され、負側の入力端子は第一の逆接保護素子120aの下流位置であるソース端子に接続された入力抵抗23aが接続されている。また、各入力端子には漏洩電流遮断素子24が開路したときの電位を確定するためのプルダウン抵抗22b・23bが接続されている。アナログ比較器25は差動増幅器20が発生する電流検出電圧Ｖdifと、基準電圧生成回路26が発生する基準電圧である判定閾値電圧ΔＶ0とを比較して、Ｖdif≧ΔＶ0であるときには電流判定信号DRfの論理レベルが「Ｈ」となって、ベース抵抗126を介して駆動トランジスタ125を閉路駆動するようになっている。制御回路部160aは、演算処理用のＲＡＭメモリ161と、例えばフラッシュメモリである不揮発プログラムメモリ162と、当該不揮発プログラムメモリの一部領域であるか、又は分割接続された不揮発データメモリ163と、多チャンネルＡ/Ｄ変換器164と協働するマイクロプロセッサによって構成されている。
【００２０】
給電開閉素子110aを介して第一分岐端子102aに印加される直流電源101の電源電圧は、分圧抵抗151a・152aによって分圧されて、測定電源電圧Ｖbaとして多チャンネルＡ/Ｄ変換器164に入力されている。差動増幅器20の出力電圧である電流検出電圧Ｖdifも、望ましくは多チャンネルＡ/Ｄ変換器164に入力しておくことによって図８で後述する異常判定手段805を活用することができるようになっている。漏洩電流遮断素子24は補助トランジスタ27を閉路することによって駆動抵抗28を介して閉路駆動されるようになっており、補助トランジスタ27を駆動するベース抵抗29は制御回路部160aが発生する通電指令信号DR0が接続されている。制御回路部160aはまた、図示しない入力信号の動作状態に応動して開閉指令信号DR1・DR2を発生し、図１の負荷駆動制御回路290a内の負荷開閉素子230a・240aを開閉制御するようになっている。第二の分岐給電制御装置100bに設けられた制御回路部160bも同様に構成されていて、図示しない入力信号の動作状態に応動して開閉指令信号DR1・DR2を発生し、図１の負荷駆動制御回路290b内の負荷開閉素子230b・240bを開閉制御するようになっている。
【００２１】
（２）作用・動作の詳細な説明
次に、図１・図２のとおり構成されたこの発明の実施の形態１による分岐給電制御装置について、その作用・動作を詳細に説明する。先ず図１において、例えば図示しない電源スイッチが閉路されて給電指令信号DR10が発生すると、給電補助トランジスタ115を介して給電開閉素子110aが閉路駆動され、第一・第二の分岐給電制御装置100a・100bに設けられた第一・第二分岐端子102a・102bに直流電源101の電源電圧が供給される。同様に、給電補助トランジスタ115を介して給電開閉素子110bが閉路駆動され、逆接保護ダイオード111cを介して配電端子102yに直流電源101の電源電圧が供給される。その結果、第一・第二の分岐給電制御装置100a・100b内の安定化電源150a・150bが制御電圧Ｖccを発生し、制御回路部160a・160bがそれぞれ通電指令信号DR0を発生すると、図２で後述するとおり第一・第二の逆接保護素子120a・120bのゲート制御回路部129が動作を開始する。図示しない入力信号の動作状態に応動して、制御回路部160a・160bがそれぞれ開閉指令信号DR1・DR2
を発生することによって、負荷開閉素子230a・240a，230b・240bのどれかが閉路駆動されると、当該負荷開閉素子に接続されている第一・第二電気負荷107a・108a，107b・108bのどれかが給電駆動されることになる。
【００２２】
なお、第一・第二電気負荷107a・108a，107b・108bの正側配線がグランド回路GNDと混触する正線地絡異常が発生すると、給電開閉素子110aと逆接保護素子120aには過大電流が流れるが、給電開閉素子110aに過電流遮断機能を持たせておけば、回路素子や配線の焼損を防止することができるようになっている。給電開閉素子110aが過電流遮断状態になると第一・第二電気負荷107a・108a，107b・108bに対する電流制御機能は失われるが、制御回路部160a・160bに対しては給電開閉素子110bによる給電が行われているので、全体制御機能を喪失することはない。また、第一・第二電気負荷107a・108a，107b・108bの負側配線が電源線と混触する負線天絡異常が発生すると、該当する負荷開閉素子230a・240a，230b・240bには過大電流が流れるが、負荷開閉素子230a・240a，230b・240bに過電流遮断機能を持たせておけば、回路素子や配線の焼損を防止することができるようになっている。同様に、第一・第二電気負荷107a・108a，107b・108bの内部短絡、又は正側配線と負側配線が混触する短絡異常が発生した場合にも、給電開閉素子110aと負荷開閉素子230a・240a，230b・240bに過電流遮断機能を持たせておけば回路素子や配線の焼損を防止することができるようになっている。
【００２３】
一方、第一・第二電気負荷107a・108a，107b・108bの正側配線が直流電源101の電源線と混触する正線天絡異常が発生すると、例えば第一電気負荷107aの正側配線が直流電源101の正極配線と混触していて、給電開閉素子110aは開路されている状態を想定すると、若しも第一の逆接保護素子120aがソース端子Ｓからドレイン端子Ｄの方向に導通していると、天絡電源が第二の逆接保護素子120bのほうへ回込んで、第二電気負荷107b・108bへの給電が可能な状態となる。しかし、第一の逆接保護素子120aはドレイン端子Ｄからソース端子Ｓの方向に流れる電流が所定値以下になると、図２で示した差動増幅器20とアナログ比較器25の作用によってゲート電圧が遮断されているので、天絡電源による回込給電の発生が防止されるようになっている。なお、図１・図２で示された実施の形態１の場合には、第一・第二電気負荷107a・108a，107b・108bに対して正側配線と負側配線が必要となる問題点はあるが、電源が遮断された運転停止状態においては、たとえ正側配線の天絡異常が発生していても、下流位置に接続されている負荷開閉素子230a・240a，230b・240bが開路されていることによって異常給電状態で放置されることがないようになっている。
【００２４】
図２において、制御回路部160aが通電指令信号DR0を発生すると、漏洩電流遮断素子24が閉路駆動されて差動増幅器20の入力回路が形成される。従って、電流検出抵抗127と第一の逆接保護素子120aのドレイン端子Ｄからソース端子Ｓの方向に流れる給電電流が、所定の閾値電流以上である場合には、アナログ比較器25の出力である電流判定信号DRfの論理レベルが「Ｈ」となって、駆動トランジスタ125が閉路駆動され、第一の逆接保護素子120aが導通駆動されることになる。しかし、給電電流が所定の閾値電流未満である過小電流である場合には、駆動トランジスタ125は開路状態となり、第一の逆接保護素子120aが非駆動状態となるので、給電電流は寄生ダイオード121aの方へ迂回することになる。給電電流が過小であっても寄生ダイオード121a側に流れると、第一の逆接保護素子120aの両端電圧が上昇し、その結果として差動増幅器20の電流判定信号DRfの論理レベルが「Ｈ」となり、再び第一の逆接保護素子120aが閉路すると第一の逆接保護素子120aの両端電圧が減少して差動増幅器20の電流判定信号DRfの論理レベルが「Ｌ」となる。従って、給電電流が所定の閾値電流未満になると、第一の逆接保護素子120aは断続状態を繰返すことになる。但し、第一の逆接保護素子120aのソース端子Ｓの電位がドレイン端子Ｄの電位と同等以上になって、逆方向電流が流れようとするような状態になれば第一の逆接保護素子120aが閉路駆動されることはなく、開路状態が維持されることになる。
【００２５】
なお、第一・第二の逆接保護素子120a・120bのドレイン端子Ｄとソース端子Ｓ間の閉路時の内部抵抗は例えば７ｍΩであるのに対し、電流検出抵抗127の抵抗値は例えば10ｍΩとなっており、第一・第二の逆接保護素子120a・120bが閉路駆動されるための閾値電流を例えば0.1Ａとし、差動増幅器20の増幅率を100とした場合には、判定閾値電圧ΔＶ0の値は、ΔＶ0＝（７＋10）×0.1×100＝170  ｍＶとなる。一方、第一・第二電気負荷107a・108a，107b・108bに対する給電電流が例えば各５Ａであって、一つの逆接保護素子に流れる給電電流が電気負荷２個分の10Ａであるとした場合に、電流検出抵抗127と第一・第二の逆接保護素子120a・120bとの直列回路における電圧降下は（７+10）×10＝170  ｍＶ、発生損失は0.17×10＝1.7Ｗとなる。この発生損失を低減するためには電流検出抵抗127の抵抗値をなるべく小さくし、望ましくは電流検出抵抗127を接続しないようにすればよい。この場合、閾値電流を例えば0.3Ａ程度に大きくすることによって、差動増幅器20の最小入力電圧が低下して、制御誤差が発生するのを防止することができる。なお、寄生ダイオード121a・121bによる順方向の電圧降下を１．０Ｖとした場合、逆接保護素子を閉路駆動しない状態で0.３Ａの電流が流れると、逆接保護素子で発生する損失は０．３×１．０＝０．３Ｗとなり、これは運転中の消費電力1.7Ｗよりは十分に小さな値となっている。
【００２６】
直流電源101の電源極性を誤って、図１の点線状態で接続された場合には、もしも第一・第二の逆接保護素子120a・120bがソース端子Ｓからドレイン端子Ｄの方向に導通すれば、負荷開閉素子230a・240a，230b・240b内の寄生ダイオード231a・241a，231b・241bと、転流ダイオード238a・248a，238b・248bと給電開閉素子110a内の寄生ダイオード111aを通じて電源短絡事故が発生することになる。しかし、第一・第二の逆接保護素子120a・120bのソース電位がゲート電位以上にはならないので、ソース端子Ｓからドレイン端子Ｄの方向に導通することはなく、電源短絡が発生しないようになっている。なお、逆接保護素子として単なるダイオードを使用した場合には、通常運転時におけるダイオードの電圧降下が大きく、電力損失に伴う温度上昇が過大となるが、電界効果形トランジスタを使用するとこの電力損失が大幅に抑制されるものとなっている。以上の説明は給電電流と閾値電流との比較はゲート制御回路部129内のアナログ比較器25によって行ったが、図８で後述するとおり制御回路部160a・160bで実行されるデジタル比較手段806aによることも可能である。また、給電開閉素子110aと第一・第二の逆接保護素子120a・120bはＰチャネル形の電界効果形トランジスタに替わって、Ｎチャネル形の電界効果形トランジスタを使用することもできる。
【００２７】
（３）実施の形態１の要点と特徴
以上の説明で明らかなとおり、実施の形態１の第１の要点による分岐給電制御装置100は、直流電源101の正側端子に接続された共通の給電開閉素子110aから分岐して給電される第一及び第二電気負荷107a・108a，107b・108bのそれぞれの上流位置に直列接続された第一及び第二の逆接保護素子120a，120bと、前記第一及び第二電気負荷のそれぞれに対して更に直列接続された負荷開閉素子230a・240a，230b・240bと、前記給電開閉素子と前記第一及び第二の逆接保護素子と前記負荷開閉素子とを介して前記第一及び第二電気負荷に給電電流を供給する制御回路部160a，160bと、を備える電気負荷の分岐給電制御装置100であって、前記第一及び第二の逆接保護素子は、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタが使用され、前記給電電流が前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄとの間に生成された寄生ダイオード121a，121bの導通方向に沿って流通する極性に接続されていると共に、前記ソース端子Ｓとドレイン端子Ｄ間の導通状態を制御するゲート制御回路部129を備えており、前記ゲート制御回路部又は前記制御回路部は、前記寄生ダイオードが生成された前記電界効果形トランジスタを流れる前記給電電流が、所定の閾値電流以上であるときに前記電界効果形トランジスタを閉路駆動するように前記ソース端子Ｓとゲート端子Ｇ間に印加されるゲート電圧を制御し、所定の閾値電流未満であるとき、及び前記ソース端子Ｓとドレイン端子Ｄ間の電圧が、前記寄生ダイオードの非導通方向の極性となっているときには前記ゲート電圧を遮断し、前記電界効果形トランジスタを不導通とするアナログ比較器25又はデジタル比較手段806aを備えている。 
【００２８】
実施の形態１の第２の要点に関連し、前記ゲート制御回路部129は、前記第一及び第二の逆接保護素子120a，120bの両端電圧、又は当該逆接保護素子と電流検出抵抗127との直列回路に対する両端電圧に比例した電流検出電圧Ｖdifに応動し、当該電流検出電圧が前記所定の閾値電流に対応した判定閾値電圧ΔＶ0以上の値であるときには、前記第一及び第二の逆接保護素子を閉路駆動し、前記電流検出電圧Ｖdifが前記判定閾値電圧ΔＶ0の値未満であるときには、前記第一及び第二の逆接保護素子に対するゲート電圧を遮断し、少なくとも前記電流検出電圧Ｖdifが前記寄生ダイオード121a，121bの導通方向とは逆の方向に対しては前記第一及び第二の逆接保護素子は不導通となっている。以上のとおり、第２の要点では、逆接保護素子に対する通電電流に比例した値となる電流検出電圧と、所定の閾値電流に比例した判定閾値電圧とを対比して通電電流が所定値未満になると逆接保護素子を開路するようになっている。従って、電流検出抵抗の抵抗値を小さくするか又は無くしても、逆接保護素子の内部抵抗によって通電電流に比例した信号電圧が得られるので、通常運転時の温度上昇を抑制することができる特徴がある。なお、逆接保護素子に対する通電電流が、所定の閾値電流に接近した小さな電流である場合には、逆接保護素子が開路すると寄生ダイオードに電流が流れて電流検出電圧が上昇し、その結果逆接保護素子が閉路すると電流検出電圧が減少するので、逆接保護素子は断続状態を繰返すことになるが、通電電流が小さな値であるため断続動作に伴う逆接保護素子の温度上昇は、通常運転中の連続電流による温度上昇以下に抑制することができる。
【００２９】
実施の形態１の第３の要点に関連し、前記ゲート制御回路部129は、前記アナログ比較器25による電流判定信号DRfに応動して、前記第一及び第二の逆接保護素子120a，120bを開閉制御する駆動トランジスタ125を備えると共に、前記電流検出電圧Ｖdifを生成する差動増幅器20を備え、前記差動増幅器20の入力端子は一対のクリップダイオード21によって相互に接続され、各入力端子は入力抵抗22a・23aを介して前記電流検出電圧Ｖdifを測定する被測定電圧の両端に接続されていると共に、正入力側の入力抵抗22aには漏洩電流遮断素子24が直列接続され、前記漏洩電流遮断素子24は、前記制御回路部160a，160bが発生する通電指令信号DR0に応動して開閉制御され、前記通電指令信号DR0は、少なくとも前記制御回路部が前記負荷開閉素子230a・240a，230b・240bに対する開閉指令信号DR1・DR2を発生して、前記第一及び第二電気負荷107a・108a，107b・108bに対する給電が行われているときには、前記漏洩電流遮断素子24を閉路駆動する。以上のとおり、第３の要点では、電流検出電圧を生成する差動増幅器の入力回路は入力抵抗とクリップダイオードによって過電圧が印加されないように保護されていると共に、逆接保護素子を開路してもよいときには、漏洩電流遮断素子によって入力回路が遮断されるようになっている。従って、天絡異常が発生した状態で電源スイッチを開路放置した場合に、直流電源の放電が抑制される特徴がある。
【００３０】
実施の形態２.
（１）構成の詳細な説明
この発明の実施の形態２による電気負荷の分岐給電制御装置を示す全体回路図である図３と、図３の開閉ゲート制御回路部139に関する詳細制御回路図である図４について、図１のものとの相違点を中心にしてその構成を詳細に説明する。なお、図１と図３の主な相違点の第一として、図１の給配電制御装置110aaでは給電開閉素子110aとしてＰチャネル形の電界効果形トランジスタが使用されているのに対し、図３の給配電制御装置210では給電開閉素子210aとして電磁リレーの出力接点が使用されている。また、主な相違点の第二として、図１の負荷開閉素子は第一・第二電気負荷の下流位置に接続されたＮチャネル形の電界効果形トランジスタであるのに対し、図３の負荷開閉素子は第一・第二電気負荷の上流位置に接続されたＰチャネル形の電界効果形トランジスタとなっていることである。しかし、第一・第二の逆接保護素子120a・120bとゲート制御回路部129については図１
と図３では同一のものが使用されており、従って図２は実施の形態２の場合にもそのまま適用されるものとなっている。
【００３１】
図３において、分岐給電制御装置200は例えば車載バッテリである直流電源101から給電されて、多数の電気負荷に対して分割配電を行う給配電制御装置210と、第一及び第二の分岐給電制御装置200a・200bによって構成され、第一の分岐給電制御装置200aは複数の電気負荷107a・108aによって構成された第一電気負荷107a・108aに給電し、第二の分岐給電制御装置200bは複数の電気負荷107b・108bによって構成された第二電気負荷107b・108bに給電するように構成されている。給配電制御装置210は直流電源101の正極端子に接続された主電源端子101aと、当該主電源端子と配電端子102との間に接続された例えば電磁リレーの出力接点である給電開閉素子210aを備え、図示しない給配電制御回路が発生する給電指令信号ＤＲ10は、例えば図示しない電源スイッチが閉路されたことによって論理レベルが「Ｈ」となり、ベース抵抗216を介して給電補助トランジスタ215を導通駆動し、その結果、励磁コイル210bが付勢されて出力接点210aが閉路するようになっている。なお、給配電制御装置210内には図示しない複数の給電開閉素子が設けられ、複数の配電端子102を介して他の電気負荷にも給電するようになっており、各配電系統に応じて図示しないヒューズが直列接続されている。
【００３２】
第一の分岐給電制御装置200aは給配電制御装置210の配電端子102に接続された第一分岐端子102aと、当該第一分岐端子と第一負荷端子103a・104aとの間に接続された例えばＰチャンネル形の電界効果形トランジスタである逆接保護素子120aを備え、逆接保護素子120a内の寄生ダイオード121aは第一電気負荷107a・108aに対する給電電流の流れる方向と一致する極性に接続されているとともに、前述したゲート制御回路部129によってソース端子Ｓとゲート端子Ｇ間にゲート電圧が印加されると、ドレイン端子Ｄとソース端子Ｓ間が導通し、寄生ダイオード121aの導通方向と同一方向に導通して、複数の第一電気負荷107a・108aに対する給電電流が流れるようになっている。複数の第一電気負荷107a・108aの正側端子に接続された第一負荷端子103a・104aと第一の逆接保護素子120aのソース端子Ｓとの間には、それぞれ負荷開閉素子130a・140aが接続されている。なお、負荷開閉素子130a・140aとしては例えばＰチャネル形の電界効果形トランジスタが使用されており、当該トランジスタのドレイン端子Ｄとソース端子Ｓ間には寄生ダイオード131a・141aが生成されているが、この寄生ダイオードには第一電気負荷107a・108aに対する給電電流は流れないような極性となっている。
【００３３】
第一の分岐給電制御装置200a内に設けられた安定化電源150aは、例えば第一分岐端子102aから給電されて所定の安定化電圧である制御電圧Ｖccを発生し、第一の分岐給電制御装置200a内に設けられた制御回路部160aに給電する。制御電圧Ｖccが印加された制御回路部160aは、図示しない入力信号の動作状態に応動して開閉指令信号DR1・DR2を発生し、開閉ゲート制御回路部139・149を介して負荷開閉素子130a・140aのゲート端子Ｇとソース端子Ｓ間にゲート電圧を印加し、これによって負荷開閉素子130a・140aのソース端子Ｓとドレイン端子Ｄ間が導通するようになっている。なお、第一電気負荷107a・108aが誘導性の負荷である場合には、第一電気負荷107a・108aには転流ダイオード138a・148aが並列接続されていて、負荷開閉素子130a・140aを閉路したことによって流れていた給電電流は、負荷開閉素子130a・140aを開路したときには転流ダイオード138a・148aへ転流して減衰するようになっている。但し、負荷開閉素子130a・140aを開路したときに給電電流を急速減衰させたいときには転流ダイオード138a・148aは設けられず、負荷開閉素子130a・140aの両端には寄生ダイオード131a・141aの有する電圧制限機能に基づく高電圧が発生するようになっている。なお、負荷駆動制御回路190aは安定化電源150aと制御回路部160aと負荷開閉素子130a・140aの全体を総称したものとなっている。 
【００３４】
給電開閉素子210aと配電端子102と第二分岐端子102bを介して直流電源101に接続され、第二電気負荷107b・108bに給電する第二の分岐給電制御装置200bも同様に構成されていて、安定化電源150bから制御電圧Ｖccを供給されて動作する制御回路部160bと負荷開閉素子130b・140bの全体を総称した負荷駆動制御回路190bと、寄生ダイオード121bを含む第二の逆接保護素子120bと、図２で前述したゲート制御回路部129によって構成されている。なお、第一の分岐給電制御装置200aと第二の分岐給電制御装置200bは一体化されたものであってもよく、この場合には、安定化電源150a・150bと制御回路部160a・160bも一体化されたものとなる。また、給配電制御装置210内の給電開閉素子210aも一体化された第一・第二の分岐給電制御装置の内部に設けることも可能であり、ここでいう分岐給電制御装置としては、共通の給電開閉素子210aの後に分岐接続された複数の逆接保護素子120a・120b・・・が設けられた構成となっていて、複数の逆接保護素子のそれぞれに対して個別に給電開閉素子を設けた構成とはなっていない。
【００３５】
次に、第一・第二の分岐給電制御装置200a・200bにおいて、負荷開閉素子130a・130bに対して適用されている開閉ゲート制御回路部139の詳細を示す図４について説明する。なお、負荷開閉素子140a・140bに対して適用される開閉ゲート制御回路部149は、開閉ゲート制御回路部139と同様に構成されている。図４において、開閉ゲート制御回路部139を構成するゲート抵抗132と定電圧ダイオード133は互いに並列接続されて負荷開閉素子130aのソース端子Ｓとゲート端子Ｇ間に接続されており、ゲート端子Ｇは駆動抵抗134とＮＰＮ形のトランジスタである開閉補助トランジスタ135を介してグランド回路ＧＮＤに接続されている。開閉補助トランジスタ135は後述のフリップフロップ回路166のセット出力の論理レベルが「Ｈ」になるとベース抵抗136を介して導通駆動され、その結果、ゲート抵抗132と駆動抵抗134による分圧電圧が、定電圧ダイオード133によって制限されて負荷開閉素子130aのソース端子Ｓとゲート端子Ｇ間にゲート電圧として印加されるようになっている。
【００３６】
前記制御回路部160aは図２において前述したとおり、演算処理用のＲＡＭメモリ161と、例えばフラッシュメモリである不揮発プログラムメモリ162と、当該不揮発プログラムメモリの一部領域であるか、又は分割接続された不揮発データメモリ163と、多チャンネルＡ/Ｄ変換器164と協働するマイクロプロセッサを包含し、給電開閉素子210aを介して第一分岐端子102aに印加される直流電源101の電源電圧は、分圧抵抗151a・152aによって分圧されて、測定電源電圧Ｖbaとして多チャンネルＡ/Ｄ変換器164に入力されていると共に、第一の逆接保護素子120aに接続されたゲート制御回路部129に対して通電指令信号DR0を発生する。開閉ゲート制御回路部139内に設けられた開閉信号処理回路165は、フリップフロップ回路166を備え、フリップフロップ回路166のセット入力回路には論理和素子167が接続され、フリップフロップ回路166のリセット入力回路には制御回路部160aが発生する開閉指令信号DR1の立下り微分回路168が接続され、フリップフロップ回路166のセット出力はベース抵抗136を介して開閉補助トランジスタ135を閉路駆動するようになっている。
【００３７】
論理積素子169は開閉補助トランジスタ135が開路しているときに論理レベルがＨ」となる第一入力と、第一負荷端子103aに接続されている第一電気負荷107aの正側配線が電源線と混触するか、又は負荷開閉素子130aが閉路したときに論理レベルが「Ｈ」となる第二入力が共に論理レベル「Ｈ」であるときに、出力信号の論理レベルが「Ｈ」となるものである。なお、第一入力が論理レベル「Ｈ」であれば負荷開閉素子130aは開路状態であるため、本来は論理積素子169の第二入力及び論理積出力は論理レベル「Ｌ」となるべきものであるが、第一電気負荷107aの天絡事故が発生しているときには第一入力と第二入力とが共に論理レベル「Ｈ」となり、従って出力論理レベルも「Ｈ」となる。論理和素子167は制御回路部160aが発生する開閉指令信号DR1と、論理積素子169の論理出力との少なくとも一方の論理レベルが「Ｈ」であるときにフリップフロップ回路166をセット駆動するようになっている。
【００３８】
制御回路部160aが発生する開閉指令信号DR2に応動して、他方の第一電気負荷108aを駆動する負荷開閉素子140aに対する開閉ゲート制御回路部149も同様に構成されていて、ゲート抵抗142，定電圧ダイオード143，駆動抵抗144，開閉補助トランジスタ145，ベース抵抗146，開閉信号処理回路165を備え、開閉信号処理回路165はフリップフロップ回路166，論理和素子167，立下り微分回路168，論理積素子169によって構成されている。
【００３９】
（２）作用・動作の詳細な説明
次に、図３・図４のとおり構成された実施の形態２による分岐給電制御装置について、その作用・動作を詳細に説明する。先ず図３において、例えば図示しない電源スイッチが閉路されて給電指令信号DR10が発生すると、給電補助トランジスタ215を介して給電開閉素子210aが閉路駆動され、第一・第二の分岐給電制御装置200a・200bに設けられた第一・第二分岐端子102a・102bに直流電源101の電源電圧が供給される。その結果、第一・第二の分岐給電制御装置200a・200b内の安定化電源150a・150bが制御電圧Ｖccを発生し、制御回路部160a・160bがそれぞれ通電指令信号DR0を発生すると、図２で前述したとおり第一・第二の逆接保護素子120a・120bのゲート制御回路部129が動作を開始する。図示しない入力信号の動作状態に応動して、制御回路部160a・160bがそれぞれ開閉指令信号DR1・DR2を発生することによって、負荷開閉素子130a・140a，130b・140bのどれかが閉路駆動されると、当該負荷開閉素子に接続されている第一・第二電気負荷107a・108a，107b・108bのどれかが給電駆動されることになる。
【００４０】
なお、第一・第二電気負荷107a・108a，107b・108bの正側配線がグランド回路GNDと混触する正線地絡異常が発生すると、給電開閉素子210aと第一・第二の逆接保護素子120a・120bと負荷開閉素子130a・140a，130b・140bには過大電流が流れるが、負荷開閉素子130a・140a，130b・140bに過電流遮断機能を持たせておけば、回路素子や配線の焼損を防止することができるようになっている。これは、第一・第二電気負荷107a・108a，107b・108bの内部短絡が発生した場合も同様である。
【００４１】
一方、第一・第二電気負荷107a・108a，107b・108bの正側配線が直流電源101の電源線と混触する正線天絡異常が発生すると、例えば第一電気負荷107aの正側配線が直流電源101の正極配線と混触していて、給電開閉素子210aは開路されている状態を想定すると、若しも第一の逆接保護素子120aがソース端子Ｓからドレイン端子Ｄの方向に導通していると、天絡電源が第二の逆接保護素子120bのほうへ回込んで、第二電気負荷107b・108bへの給電が可能な状態となる。しかし、第一の逆接保護素子120aはドレイン端子Ｄからソース端子Ｓの方向に流れる電流が所定値以下になると、図２で示した差動増幅器20とアナログ比較器25の作用によってゲート電圧が遮断されているので、天絡電源による回込給電の発生が防止されるようになっている。なお、図３・図４で示された実施の形態２の場合には、第一・第二の電気負荷107a・108a，107b・108bは正側配線だけでよい利点はあるが、正側配線の天絡異常が発生すると電源が遮断された運転停止状態においても天絡している電気負荷の給電電流は遮断できなくなるので、図示しない異常報知手段が付加されるようになっている。
【００４２】
図４において、制御回路部160aが発生する開閉指令信号DR1が論理レベル「Ｈ」から「Ｌ」に変化したときには、立下り微分回路168によってフリップフロップ回路166がリセット駆動され、その結果、開閉補助トランジスタ135と負荷開閉素子130aが開路され、天絡事故のない正常状態であれば論理積素子169の出力は論理レベル「Ｌ」であるためフリップフロップ回路166がリセット状態が持続されるとともに、開閉指令信号DR1が論理レベル「Ｌ」から「Ｈ」に変化すると論理和素子167を介してフリップフロップ回路166がセット駆動され、その結果、開閉補助トランジスタ135と負荷開閉素子130aが閉路駆動されるようになっている。しかし、開閉指令信号DR1が論理レベル「Ｈ」から「Ｌ」に変化したときに、立下微分回路168によってフリップフロップ回路166がリセット駆動され、その結果、開閉補助トランジスタ135と負荷開閉素子130aが開路されても、天絡事故が発生していると論理積素子169の出力が論理レベル「Ｈ」となるためフリップフロップ回路166は直ちに再セットされ、開閉指令信号DR1が論理レベル「Ｌ」から「Ｈ」に変化するのを待たないで開閉補助トランジスタ135と負荷開閉素子130aが閉路駆動されるようになっている。
【００４３】
これにより、天絡電源から寄生ダイオード131aを通じて第一電気負荷108aへ回込通電されて、寄生ダイオード131aが過熱焼損するのを防止するようになっていて、開閉指令信号DR1が開路指令状態であるにも関わらず負荷開閉素子130aが強制閉路されることによって、回込通電は寄生ダイオード131aによらないで負荷開閉素子130aのドレイン端子Ｄとソース端子Ｓ間とが閉路導通することによって過熱焼損を防止するようになっている。但し、負荷開閉素子140aが開路されているときには回込通電は発生せず、運転停止状態に置ける天絡事故が他の電気負荷にまで波及するものではない。以上の説明は給電電流と閾値電流との比較はゲート制御回路部129内のアナログ比較器25によって行ったが、図８で後述するとおり制御回路部160a・160bで実行されるデジタル比較手段806aによることも可能である。また、給電開閉素子210aに代わってＰチャネル形又はＮチャネル形の電界効果形トランジスタを使用することができるとともに、第一・第二の逆接保護素子120a・120bと負荷開閉素子130a・140a，130b・140bはＰチャネル形の電界効果形トランジスタに替わって、Ｎチャネル形の電界効果形トランジスタを使用することもできる。 
【００４４】
（３）実施の形態２の要点と特徴
以上の説明で明らかなとおり、実施の形態２の第１の要点による分岐給電制御装置200は、直流電源101の正側端子に接続された共通の給電開閉素子210aから分岐して給電される第一及び第二電気負荷107a・108a，107b・108bのそれぞれの上流位置に直列接続された第一及び第二の逆接保護素子120a，120bと、前記第一及び第二電気負荷のそれぞれに対して更に直列接続された負荷開閉素子130a・140a，130b・140bと、前記給電開閉素子と前記第一及び第二の逆接保護素子と前記負荷開閉素子とを介して前記第一及び第二電気負荷に給電電流を供給する制御回路部160a，160bと、を備える電気負荷の分岐給電制御装置200であって、前記第一及び第二の逆接保護素子は、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタが使用され、前記給電電流が前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄとの間に生成された寄生ダイオード121a，121bの導通方向に沿って流通する極性に接続されていると共に、前記ソース端子Ｓとドレイン端子Ｄ間の導通状態を制御するゲート制御回路部129を備えており、前記ゲート制御回路部又は前記制御回路部は、前記寄生ダイオードが生成された前記電界効果形トランジスタを流れる前記給電電流が、所定の閾値電流以上であるときに前記電界効果形トランジスタを閉路駆動するように前記ソース端子Ｓとゲート端子Ｇ間に印加されるゲート電圧を制御し、所定の閾値電流未満であるとき、及び前記ソース端子Ｓとドレイン端子Ｄ間の電圧が、前記寄生ダイオードの非導通方向の極性となっているときには前記ゲート電圧を遮断し、前記電界効果形トランジスタを不導通とするアナログ比較器25又はデジタル比較手段806aを備えている。 
【００４５】
実施の形態２の第２の要点に関連し、前記ゲート制御回路部129は、前記第一及び第二の逆接保護素子120a，120bの両端電圧、又は当該逆接保護素子と電流検出抵抗127との直列回路に対する両端電圧に比例した電流検出電圧Ｖdifに応動し、当該電流検出電圧が前記所定の閾値電流に対応した判定閾値電圧ΔＶ0以上の値であるときには、前記第一及び第二の逆接保護素子を閉路駆動し、前記電流検出電圧Ｖdifが前記判定閾値電圧ΔＶ0の値未満であるときには、前記第一及び第二の逆接保護素子に対するゲート電圧を遮断し、少なくとも前記電流検出電圧Ｖdifが前記寄生ダイオード121a，121bの導通方向とは逆の方向に対しては前記第一及び第二の逆接保護素子は不導通となっている。以上のとおり、第２の要点では、逆接保護素子に対する通電電流に比例した値となる電流検出電圧と、所定の閾値電流に比例した判定閾値電圧とを対比して通電電流が所定値未満になると逆接保護
素子を開路するようになっている。従って、実施の形態１の場合と同様の特徴がある。
【００４６】
実施の形態２の第３の要点に関連し、前記ゲート制御回路部129は、前記アナログ比較器25による電流判定信号DRfに応動して、前記第一及び第二の逆接保護素子120a，120bを開閉制御する駆動トランジスタ125を備えると共に、前記電流検出電圧Ｖdifを生成する差動増幅器20を備え、前記差動増幅器20の入力端子は一対のクリップダイオード21によって相互に接続され、各入力端子は入力抵抗22a・23aを介して前記電流検出電圧Ｖdifを測定する被測定電圧の両端に接続されていると共に、正入力側の入力抵抗22aには漏洩電流遮断素子24が直列接続され、前記漏洩電流遮断素子24は、前記制御回路部160a，160bが発生する通電指令信号DR0に応動して開閉制御され、前記通電指令信号DR0は、少なくとも前記制御回路部が前記負荷開閉素子130a・140a，130b・140bに対する開閉指令信号DR1・DR2を発生して、前記第一及び第二電気負荷107a・108a，107b・108bに対する給電が行われているときには、前記漏洩電流遮断素子24を閉路駆動する。以上のとおり、第３の要点では、電流検出電圧を生成する差動増幅器の入力回路は入力抵抗とクリップダイオードによって過電圧印加されないように保護されていると共に、逆接保護素子を開路してもよいときには、漏洩電流遮断素子によって入力回路が遮断されるようになっている。従って、実施の形態１の場合と同様の特徴がある。
【００４７】
実施の形態２の第４の要点に関連し、前記第一及び第二電気負荷のいずれか一方又は両方は、前記第一及び第二の逆接保護素子120a，120bの下流位置に分岐して直列接続された複数の負荷開閉素子130a・140a，130b・140bのいずれかを介して給電駆動される複数の電気負荷107a・108a，107b・108bによって構成され、前記複数の負荷開閉素子は、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタが使用され、前記給電電流が前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄとの間に生成された寄生ダイオード131a・141a，131b・141bの導通方向とは反対の方向に流通する極性に接続されていると共に、前記複数の負荷開閉素子のそれぞれに対して供給される開閉指令信号DR1，DR2に応動して、前記ソース端子Ｓとドレイン端子Ｄ間の導通状態を制御する開閉ゲート制御回路部139，149を備えており、前記開閉ゲート制御回路部は、前記開閉指令信号DR1，DR2を開路指令にした都度に前記複数の負荷開閉素子の出力電圧を監視して、開路時出力電圧が発生しているときには、当該負荷開閉素子の出力配線と前記直流電源101の正極配線とが混触する間接天絡異常が発生していると判定し、前記間接天絡異常の発生が検出されると、前記開閉指令信号DR1，DR2が再度開路指令を発生するまでは該当する前記負荷開閉素子を強制閉路する開閉信号処理回路165を備えている。
【００４８】
以上のとおり、この第４の要点では、負荷開閉素子を開路する都度に負荷開閉素子の出力配線の間接天絡の有無を判定し、間接天絡異常が検出されたときには、次回の開路指令が発生するまでは当該負荷開閉素子を強制閉路するようになっている。従って、間接天絡異常が発生した負荷開閉素子の内部寄生ダイオードを介して、他の電気負荷に回込給電されることを回避して、強制閉路された負荷開閉素子のドレイン端子とソース端子が逆導通することによって、当該負荷開閉素子の温度上昇を大幅に低減することができる特徴がある。
【００４９】
実施の形態３．
（１）構成の詳細な説明
この発明の実施の形態３による電気負荷の分岐給電制御装置を示す全体回路図である図５と、図５のゲート制御回路部329と開閉ゲート制御回路部339・349に関する詳細制御回路図である図６・図７について、その構成を詳細に説明する。なお、図１，図３との主な相違点の第一として、図１の給配電制御装置110aaでは給電開閉素子110aとしてＰチャネル形の電界効果形トランジスタが使用されているのに対し、図５の給配電制御装置310では給電開閉素子310aとしてＮチャネル形の電界効果形トランジスタが使用されていることである。また、主な相違点の第二として、図１の第一・第二の逆接保護素子120a・120bはＰチャンネル形の電界効果形トランジスタが使用されているのに対し、図５の第一・第二の逆接保護素子320a・320bはＮチャネル形の電界効果形トランジスタが使用されていることである。また、主な相違点の第三として、図１の負荷開閉素子は第一・第二電気負荷の下流位置に接続されたＮチャネル形の電界効果形トランジスタであるのに対し、図５の負荷開閉素子は第一・第二電気負荷の上流位置に接続されたＮチャネル形の電界効果形トランジスタとなっていることである。なお、電気負荷の上流位置にＮチャネル形の電界効果形トランジスタを使用するためには、一般に公知のチャージポンプ回路を用いた昇圧回路が使用されている。
【００５０】
先ず図５において、分岐給電制御装置300は例えば車載バッテリである直流電源101から給電されて、多数の電気負荷に対して分割配電を行う給配電制御装置310と、第一及び第二の分岐給電制御装置300a・300bによって構成され、第一の分岐給電制御装置300aは複数の電気負荷107a・108aによって構成された第一電気負荷107a・108aに給電し、第二の分岐給電制御装置300bは複数の電気負荷107b・108bによって構成された第二電気負荷107b・108bに給電するように構成されている。給配電制御装置310は直流電源101の正極端子に接続された主電源端子101aと、当該主電源端子と配電端子102との間に接続された例えばＮチャネル形の電界効果形トランジスタである給電開閉素子310aを備え、給電開閉素子310a内の寄生ダイオード311aは直流電源101の放電を防止する方向となる極性に接続されていると共に、後述する給電ゲート制御回路部319によってゲート端子Ｇとソース端子Ｓ間にゲート電圧が印加されると、ドレイン端子Ｄとソース端子Ｓ間が導通し、寄生ダイオード311aの導通方向とは反対方向に導通して第一及び第二電気負荷107a・108a，107b・108bに対する給電電流が流れるようになっている。
【００５１】
なお、給配電制御装置310内には図示しない複数の給電開閉素子が設けられ、複数の配電端子102を介して他の電気負荷にも給電するようになっており、各配電系統に応じて図示しないヒューズが直列接続されている。給電ゲート制御回路部319を構成するゲート抵抗312と定電圧ダイオード313は互いに並列接続されて給電開閉素子310aのゲート端子Ｇとソース端子Ｓ間に接続されており、ゲート端子Ｇは駆動抵抗314とＰＮＰ形の中継トランジスタ91を介して昇圧回路90の出力端子に接続されている。なお、昇圧回路90は給電開閉素子310aのドレイン端子Ｄに接続され、直流電源101の電源電圧に対してかさ上げされる加算電圧を生成するようになっている。また、中継トランジスタ91のベース端子はベース抵抗92と給電補助トランジスタ315を介してグランド回路ＧＮＤに接続されている。図示しない給配電制御回路が発生する給電指令信号ＤＲ10は、例えば図示しない電源スイッチが閉路されたことによって論理レベルが「Ｈ」となり、ベース抵抗316を介して給電補助トランジスタ315を導通駆動し、その結果、ゲート抵抗312と駆動抵抗314による昇圧電圧の分圧電圧が、定電圧ダイオード313によって制限されて給電開閉素子310aのゲート端子Ｇとソース端子Ｓ間にゲート電圧として印加されるようになっている。
【００５２】
第一の分岐給電制御装置300aは給配電制御装置310の配電端子102に接続された第一分岐端子102aと、当該第一分岐端子と第一負荷端子103a・104aとの間に接続された例えばＮチャンネル形の電界効果形トランジスタである逆接保護素子320aを備え、逆接保護素子320a内の寄生ダイオード321aは第一電気負荷107a・108aに対する給電電流の流れる方向と一致する極性に接続されていると共に、後述するゲート制御回路部329によってゲート端子Ｇとソース端子Ｓ間にゲート電圧が印加されると、ソース端子Ｓとドレイン端子Ｄ間が導通し、寄生ダイオード321aの導通方向と同一方向に導通して、複数の第一電気負荷107a・108aに対する給電電流が流れるようになっている。複数の第一電気負荷107a・108aの正側端子に接続された第一負荷端子103a・104aと第一の逆接保護素子320aのドレイン端子Ｄとの間には、それぞれ負荷開閉素子330a・340aが接続されている。なお、負荷開閉素子330a・340aとしては例えばＮチャネル形の電界効果形トランジスタが使用されており、当該トランジスタのドレイン端子Ｄとソース端子Ｓ間には寄生ダイオード331a・341aが生成されているが、この寄生ダイオードには第一電気負荷107a・108aに対する給電電流は流れないような極性となっている。
【００５３】
第一の分岐給電制御装置300a内に設けられた安定化電源150aは、図６で後述するとおり直流電源101から給電されて所定の安定化電圧である制御電圧Ｖccを発生し、第一の分岐給電制御装置300a内に設けられた制御回路部170aに給電する。制御電圧Ｖccが印加された制御回路部170aは、図示しない入力信号の動作状態に応動して開閉指令信号DR1・DR2を発生し、開閉ゲート制御回路部339・349を介して負荷開閉素子330a・340aのゲート端子Ｇとソース端子Ｓ間にゲート電圧を印加し、これによって負荷開閉素子330a・340aのドレイン端子Ｄとソース端子Ｓ間が導通するようになっている。なお、第一電気負荷107a・108aが誘導性の負荷である場合には、第一電気負荷107a・108aには転流ダイオード338a・348aが並列接続されていて、負荷開閉素子330a・340aを閉路したことによって流れていた給電電流は、負荷開閉素子330a・340aを開路したときには転流ダイオード338a・348aへ転流して減衰するようになっている。但し、負荷開閉素子330a・340aを開路したときに給電電流を急速減衰させたいときには転流ダイオード338a・348aは設けられず、負荷開閉素子330a・340aの両端には寄生ダイオード331a・341aの有する電圧制限機能に基づく高電圧が発生するようになっている。なお、負荷駆動制御回路390aは安定化電源150aと制御回路部170aと負荷開閉素子330a・340aの全体を総称したものとなっている。
【００５４】
給電開閉素子310aと配電端子102と第二分岐端子102bを介して直流電源101に接続され、第二電気負荷107b・108bに給電する第二の分岐給電制御装置300bも同様に構成されていて、安定化電源150bから制御電圧Ｖccを供給されて動作する制御回路部170bと負荷開閉素子330b・340bの全体を総称した負荷駆動制御回路390bと、寄生ダイオード321bを含む第二の逆接保護素子320bと、図６で後述するゲート制御回路部329によって構成されている。なお、第一の分岐給電制御装置300aと第二の分岐給電制御装置300bは一体化されたものであってもよく、この場合には、安定化電源150a・150bと制御回路部170a・170bも一体化されたものとなる。また、給配電制御装置310内の給電開閉素子310aも一体化された第一・第二の分岐給電制御装置の内部に設けることも可能であり、ここでいう分岐給電制御装置としては、共通の給電開閉素子310aの後に分岐接続された複数の逆接保護素子320a・320b・・・が設けられた構成となっていて、複数の逆接保護素子のそれぞれに対して個別に給電開閉素子を設けた構成とはなっていない。
【００５５】
次に、第一の分岐給電制御装置300aにおいて、第一の逆接保護素子320aに対して適用されているゲート制御回路部329の詳細を示す図6について説明する。なお、第二の分岐給電制御装置300bにおいて、第二の逆接保護素子320bに対して適用されているゲート制御回路部329についても図6の場合と同様である。図６において、ゲート制御回路部329を構成するゲート抵抗322と定電圧ダイオード323は互いに並列接続されて第一の逆接保護素子320aのソース端子Ｓとゲート端子Ｇ間に接続されており、ゲート端子Ｇは駆動抵抗324とＰＮＰ形の中継トランジスタ91を介して昇圧回路90の出力端子に接続されている。なお、昇圧回路90は給電開閉素子310aのドレイン端子Ｄに接続され、直流電源101の電源電圧に対してかさ上げされる加算電圧を生成するようになっている。また、中継トランジスタ91のベース端子はベース抵抗92と駆動トランジスタ325を介してグランド回路ＧＮＤに接続されている。駆動トランジスタ325は制御回路部170aが発生する電流判定信号DRfの論理レベルが「Ｈ」になるとベース抵抗326を介して導通駆動され、その結果、ゲート抵抗322と駆動抵抗324による昇圧電圧の分圧電圧が、定電圧ダイオード323によって制限されて第一の逆接保護素子320aのゲート端子Ｇとソース端子Ｓ間にゲート電圧として印加されるようになっている。第一の逆接保護素子320aのソース端子Ｓ又はドレイン端子Ｄには電流検出抵抗327が直列接続されており、第一の逆接保護素子320aと電流検出抵抗327との直列回路の両端電圧は、差動増幅器20によって増幅されて第一の逆接保護素子320aに流れる電流に比例
した電流検出電圧Ｖdifを発生するようになっている。
【００５６】
なお、差動増幅器20の一対の入力端子は、互いに逆方向に並列接続された一対のクリップダイオード21によって入力電圧が制限されていると共に、正側の入力端子は漏洩電流遮断素子24を介して電流検出抵抗327の上流位置に接続された入力抵抗22aが接続され、負側の入力端子は第一の逆接保護素子320aの下流位置であるドレイン端子に接続された入力抵抗23aが接続されている。また、各入力端子には漏洩電流遮断素子24が開路したときの電位を確定するためのプルダウン抵抗22b・23bが接続されている。制御回路部170aには差動増幅器20が発生する電流検出電圧Ｖdifが入力され、後述のマイクロプロセッサによって電流検出電圧Ｖdifと所定の定数である判定閾値電圧ΔＶ0とを比較して、Ｖdif≧ΔＶ0であるときには電流判定信号DRfの論理レベルが「Ｈ」となって、ベース抵抗326を介して駆動トランジスタ325を閉路駆動するようになっている。制御回路部170aは、図７でも示すように演算処理用のＲＡＭメモリ171と、例えばフラッシュメモリである不揮発プログラムメモリ172と、当該不揮発プログラムメモリの一部領域であるか又は分割接続された不揮発データメモリ173と、多チャンネルＡ/Ｄ変換器174と協働するマイクロプロセッサによって構成されている。漏洩電流遮断素子24は補助トランジスタ27を閉路することによって駆動抵抗28を介して閉路駆動されるようになっており、補助トランジスタ27を駆動するベース抵抗29は制御回路部170aが発生する通電指令信号DR0が接続されている。
【００５７】
直流電源101から主電源電圧Ｖbbが印加されている安定化電源150aは、電源スイッチ109が閉路して電源スイッチ信号IGSの論理レベルが「Ｈ」になると、論理和素子153aを介して電源起動信号STAが与えられることによって所定の安定化電圧である例えばＤＣ５Ｖの制御電圧Ｖccを発生して、制御回路部170aに給電するようになっている。なお、安定化電源150aは例えば接合形トランジスタを用いた定電圧制御回路によって構成されていて、直流電源101の接続極性を誤って逆極性に接続された場合には、接合形トランジスタは不導通となって制御電圧Ｖccは発生しなくなるようにベース回路が構成されている。制御回路部170aが動作を開始すると自己保持指令信号HLDを発生し、論理和素子153aには自己保持指令信号HLDと電源スイッチ信号IGSとが入力されている。従って、電源スイッチ109が閉路されて制御回路部170aが動作を開始すると、電源スイッチ109が開路されても電源起動信号STAは有効持続し、制御回路部170aが自己保持指令信号HLDを解除することによって安定化電源150aは動作を停止するようになっている。
【００５８】
次に、第一・第二の分岐給電制御装置300a・300bにおいて、負荷開閉素子330a・330bに対して適用されている開閉ゲート制御回路部339の詳細を示す図７について説明する。なお、負荷開閉素子340a・340bに対して適用される開閉ゲート制御回路部349は、開閉ゲート制御回路部339と同様に構成されている。図７において、開閉ゲート制御回路部339を構成するゲート抵抗332と定電圧ダイオード333は互いに並列接続されて負荷開閉素子330aのゲート端子Ｇとソース端子Ｓ間に接続されており、ゲート端子Ｇは駆動抵抗334とＰＮＰ形の中継トランジスタ91を介して昇圧回路90の出力端子に接続されている。なお、昇圧回路90は負荷開閉素子330aのドレイン端子Ｄに接続され、直流電源101の電源電圧に対してかさ上げされる加算電圧を生成するようになっている。また、中継トランジスタ91のベース端子はベース抵抗92と開閉補助トランジスタ335を介してグランド回路ＧＮＤに接続されている。開閉補助トランジスタ335は制御回路部170aが発生する開閉指令信号DR1の論理レベルが「Ｈ」になるとベース抵抗336を介して導通駆動され、その結果、ゲート抵抗332と駆動抵抗334による昇圧電圧の分圧電圧が、定電圧ダイオード333によって制限されて負荷開閉素子330aのゲート端子Ｇとソース端子Ｓ間にゲート電圧として印加されるようになっている。
【００５９】
制御回路部170aは図６において前述したとおり、演算処理用のＲＡＭメモリ171と、例えばフラッシュメモリである不揮発プログラムメモリ172と、当該不揮発プログラムメモリの一部領域であるか又は分割接続された不揮発データメモリ173と、多チャンネルＡ/Ｄ変換器174と協働するマイクロプロセッサを包含し、給電開閉素子310aを介して第一分岐端子102aに印加される直流電源101の電源電圧は、分圧抵抗151a・152aによって分圧されて、測定電源電圧Ｖbaとして多チャンネルＡ/Ｄ変換器174に入力されていると共に、第一の逆接保護素子320aに接続されたゲート制御回路部329に対して通電指令信号DR0を発生する。また、負荷開閉素子330a・340aのソース端子Ｓには反転論理素子である負荷電圧モニタ素子178a・179aが接続されており、負荷電圧モニタ素子178a・179aの出力信号である負荷監視信号Ｖｘ1・Ｖx2は制御回路部170aに入力されている。制御回路部170aが発生する開閉指令信号DR2に応動して、他方の第一電気負荷108aを駆動するための負荷開閉素子340aに対する開閉ゲート制御回路部349も同様に構成されていて、ゲート抵抗342，定電圧ダイオード343，駆動抵抗344，開閉補助トランジスタ345，ベース抵抗346，昇圧回路90，中継トランジスタ91，ベース抵抗92によって構成されている。
【００６０】
（２）作用・動作の詳細な説明
次に、図５〜図７のとおり構成された実施の形態３による分岐給電制御装置について、図８，図９に示す動作説明用フローチャートと異常判定項目の一覧表を示す図である図１０に基づいて、その作用・動作を詳細に説明する。先ず図５において、例えば電源スイッチ109（図６参照）が閉路されて給電指令信号DR10が発生すると、給電補助トランジスタ315を介して給電開閉素子310aが閉路駆動され、第一・第二の分岐給電制御装置300a・300bの分岐端子102a・102bに直流電源101の電源電圧が供給される。また、第一・第二の分岐給電制御装置300a・300b内の安定化電源150a・150bが制御電圧Ｖccを発生し、制御回路部170a・170bがそれぞれ通電指令信号DR0を発生すると、図６で前述したとおり第一・第二の逆接保護素子320a・320bのゲート制御回路部329が動作を開始する。図示しない入力信号の動作状態に応動して、制御回路部170a・170bがそれぞれ開閉指令信号DR1・DR2を発生することによって、負荷開閉素子330a・340a，330b・340bのどれかが閉路駆動されると、当該負荷開閉素子に接続されている第一・第二電気負荷107a・108a，107b・108bのどれかが給電駆動されることになる。
【００６１】
なお、第一・第二電気負荷107a・108a，107b・108bの正側配線がグランド回路GNDと混触する正線地絡異常が発生すると、給電開閉素子310aと第一・第二の逆接保護素子320a・320bと負荷開閉素子330a・340a，330b・340bには過大電流が流れるが、負荷開閉素子330a・340a，330b・340bに過電流遮断機能を持たせておけば、回路素子や配線の焼損を防止することができるようになっている。これは、第一・第二電気負荷107a・108a，107b・108bの内部短絡が発生した場合も同様である。
【００６２】
一方、第一・第二電気負荷107a・108a，107b・108bの正側配線が直流電源101の電源線と混触する正線天絡異常が発生すると、例えば第一電気負荷107aの正側配線が直流電源101の正極配線と混触していて、給電開閉素子310aは開路されている状態を想定すると、若しも第一の逆接保護素子320aがドレイン端子Ｄからソース端子Ｓの方向に導通していると、天絡電源が第二の逆接保護素子320bのほうへ回込んで、第二電気負荷107b・108bへの給電が可能な状態となる。しかし、第一の逆接保護素子320aはソース端子Ｓからドレイン端子Ｄの方向に流れる電流が所定値以下になると、図６で示した差動増幅器20と制御回路部170aの作用によってゲート電圧が遮断されているので、天絡電源による回込給電の発生が防止されるようになっている。なお、図５〜図７で示された実施の形態例３の場合には、第一・第二電気負荷107a・108a，107b・108bは正側配線だけでよい利点はあるが、正側配線の天絡異常が発生すると電源が遮断された運転停止状態においても天絡している電気負荷の給電電流は遮断できなくなるので、図示しない異常報知手段が付加されるようになっている。
【００６３】
図６において、制御回路部170aが通電指令信号DR0を発生すると、漏洩電流遮断素子24が閉路駆動されて差動増幅器20の入力回路が形成される。従って、電流検出抵抗327を通って第一の逆接保護素子320aのソース端子Ｓからドレイン端子Ｄの方向に流れる給電電流が、所定の閾値電流以上である場合には、制御回路部170aの出力である電流判定信号DRfの論理レベルが「Ｈ」となって、駆動トランジスタ325が閉路駆動され、第一の逆接保護素子320aが導通駆動されることになる。しかし、給電電流が所定の閾値電流未満である過小電流である場合には、駆動トランジスタ325は開路状態となり、第一の逆接保護素子320aが非駆動状態となるので、給電電流は寄生ダイオード321aの方へ迂回することになる。給電電流が過小であっても寄生ダイオード321a側に流れると、第一の逆接保護素子320aの両端電圧が上昇し、その結果として電流判定信号DRfの論理レベルが「Ｈ」となり、再び第一の逆接保護素子320aが閉路すると第一の逆接保護素子320aの両端電圧が減少して電流判定信号DRfの論理レベルが「Ｌ」となる。従って、給電電流が所定の閾値電流未満になると、第一の逆接保護素子320aは断続状態を繰返すことになる。但し、第一の逆接保護素子320aのドレイン端子Ｄの電位がソース端子Ｓの電位と同等以上になって、逆方向電流が流れようとする状態になれば第一の逆接保護素子320aが閉路駆動されることはなく、開路状態が維持されることになる。
【００６４】
図７において、制御回路部170aが発生する開閉指令信号DR1が論理レベル「Ｈ」になると、開閉補助トランジスタ335と中継トランジスタ91を介して負荷開閉素子330aが閉路駆動され、負荷電圧モニタ素子178aによる負荷監視信号Ｖx1は論理レベル「Ｌ」となって制御回路部170aに反転入力されている。制御回路部170aが発生する開閉指令信号DR1が論理レベル「Ｌ」になると、負荷開閉素子330aは開路されて負荷監視信号Ｖx1は論理レベル「Ｈ」となるが、もしも第一電気負荷107aに正線天絡事故が発生していると負荷監視信号Ｖx1は論理レベル「Ｌ」となって異常状態が検出されるようになっている。開閉指令信号DR2によって給電制御される第一電気負荷108aに対する負荷開閉素子340aと開閉ゲート制御回路部349の作用動作は同様である。
【００６５】
次に、図５の動作説明用のフローチャートである図８について説明する。図８において、工程800aは図５のとおり接続された制御回路部170aにおいて、電源スイッチ109を閉路投入するステップである。続く工程800bは電源スイッチ109が閉路されたことによって論理和素子153aが電源起動信号STAを発生するステップである。続く工程800cは安定化電源150aに主電源電圧Ｖbbが印加されて制御電圧Ｖccを発生し、制御回路部170aに給電するステップである。続く工程801は制御回路部170aに給電されたことによってマイクロプロセッサが起動され、不揮発プログラムメモリ172に格納された制御プログラムの内容と図示しない入力信号の動作状態に応動して電気負荷群に直列接続された負荷開閉素子の開閉制御を開始するステップである。続く工程802aでは、論理和素子153aに対する自己保持指令信号HLDを発生して、電源スイッチ109が開路されても安定化電源150aの動作状態を維持し、続く工程802bでは、補助トランジスタ27に対する通電指令信号DR0を発生して漏洩電流遮断素子24を閉路駆動するステップである。
【００６６】
続く工程803aは電源スイッチ信号IGSの論理状態を読み出してから工程803bへ移行するステップである。工程803bは電源スイッチ信号IGSの論理レベルによって電源スイッチ109が閉路されているかどうかを判定し、閉路されておればYESの判定を行って工程804aへ移行し、閉路されていなければNOの判定を行って工程ブロック809へ移行する判定ステップとなっている。工程804aでは測定電源電圧Ｖba（図７）を読み出して直流電源101の電源電圧の現在値を記憶し、続く工程804bでは開閉指令信号DR1・DR2の発生状態を読出し、続く工程804cでは工程804aで記憶された電源電圧の現在値と工程804bで読み出された開閉指令信号DR1・DR2の論理状態に応動して、第一の逆接保護素子320aに流れるであろう給電電流を予測推定し、工程804a〜804cで構成された工程ブロック804は給電電流推定手段となるものである。なお、不揮発プログラムメモリ172又は不揮発データメモリ173には、予め第一電気負荷107a・108aの基準温度における抵抗値が格納保存されている。工程804cに続く工程805aは電流検出電圧Ｖdifの値を読み出してから工程805bへ移行するすステップである。
【００６７】
工程805bは工程805aで読み出された実測給電電流の値と、工程804cで予測推定された給電電流の値とを対比して、両者が乖離しているかどうかによって異常の有無を判定し、異常があればYESの判定を行って工程805cへ移行し、異常がなければNOの判定を行って工程806aへ移行する判定ステップであり、工程805aと工程805bによって構成された工程ブロック805は異常判定手段となるものである。工程805cでは図１０で後述する異常判定表に基づいて異常内容を分析記憶すると共に異常報知を行なって工程806aへ移行するようになっている。工程806aは工程805aで読み出された電流検出電圧Ｖdifの値と所定の判定閾値電圧ΔＶ0の値とを対比して、Ｖdif≧ΔＶ0であればYESの判定を行って工程ブロック807へ移行すると共に、Ｖdif＜ΔＶ0であればＮＯの判定を行って工程806bへ移行する判定ステップであり、工程806aはデジタル比較手段となっている。工程806bは電流判定信号DRfの論理レベルを「Ｌ」にして、駆動トランジスタ325，中継トランジスタ91，第一の逆接保護素子320aを開路してから工程ブロック807へ移行する。工程806aと工程806bによって構成された工程ブロック806は逆流監視手段となっている。
【００６８】
続く工程ブロック807は図９で後述する間接天絡異常に関する処理ステップである。なお、工程ブロック807の中では制御回路部170aは負荷開閉素子330a・340aを開路する都度にその出力電圧を監視して間接天絡異常の有無を判定し、間接天絡異常が検出されたときには、次回の開路指令が発生するまでは当該負荷開閉素子を強制閉路するようになっている。工程ブロック808は負荷開閉素子330a・340aに対する開閉指令信号DR1・DR2の発生又は停止を行う正常運転時の入出力制御ブロックとなっており、工程ブロック808に続いて動作終了行程810へ移行し、動作終了行程810では他の制御プログラムを実行してから、遅くとも例えば10msecのサイクルタイムをおいて動作開始工程801へ復帰して、工程801以降の工程を繰返して実行するようになっている。工程803bの判定がＮＯであって、電源スイッチ109が開路されていることが判定された状態で実行される工程ブロック809では、ＲＡＭメモリ171に書き込まれた学習情報や異常発生情報を不揮発データメモリ173に転送保存してから自己保持指令信号HLDを解除する。続く工程800dでは電源起動信号STAが停止して、安定化電源150aの動作が停止するようになっている。
【００６９】
次に、図８の中の工程ブロック807で示された間接天絡異常処理に関する動作説明用のフローチャートである図９について説明する。図９において、工程901は前述の工程ブロック807の開始工程であるサブルーチンプログラムの開始ステップである。続く工程902は負荷開閉素子330a・340aに対する開閉指令信号DR1・DR2のうち、先ずは開閉指令信号DRx＝DR1の論理状態を判定し、開閉指令信号DR1の論理レベルが「Ｌ」であって、負荷開閉素子330aに対する開路指令が発生しているかどうかを判定し、開路指令であればＹＥＳの判定を行って工程903へ移行し、開閉指令信号DR1の論理レベルがＨ」であって、負荷開閉素子330aに対する閉路指令が発生しているときにはＮＯの判定を行って工程907へ移行する判定ステップである。工程903は後述の工程906で発生していた負荷開閉素子330aに対する強制閉路指令を解除するステップである。続く工程904は図７で示された負荷監視信号Ｖx1の論理レベルが「Ｌ」であって、負荷開閉素子330aの出力電圧が発生しておればＹＥＳの判定を行って工程905へ移行し、負荷監視信号Ｖx1の論理レベルが「Ｈ」であって負荷開閉素子330aの出力電圧が発生していなければＮＯの判定を行って工程907へ移行する判定ステップである。
【００７０】
工程905では工程902の判定が負荷開閉素子330aの開路指令であるのに、工程904の判定が負荷開閉素子330aの出力電圧ありの判定となっているので、負荷開閉素子330aの出力配線で間接天絡事故が発生していると判定して、異常発生情報を記憶するとともに、異常報知を行なって工程906へ移行するようになっている。工程906では負荷開閉素子330aに対する開閉指令信号DR1を強制的に論理レベル「Ｈ」となる閉路指令にし、負荷開閉素子330aの出力配線で発生した間接天絡電源が寄生ダイオード331aを介して負荷開閉素子340aの入力側に回りこんで、寄生ダイオード331が過熱焼損するのを防止するようになっている。続く工程907はまずはNOの判定を行って開閉指令信号DR1に続いて開閉指令信号DR2と、これに関連する負荷開閉素子340aと負荷監視信号Ｖx2に基づく天絡異常処理を行うために工程902へ復帰し、第一電気負荷107a・108aの全ての異常判定が完了するとYESの判定を行ってブルーチンプログラムの終了ステップである工程909へ移行するようになっている。
【００７１】
次に、図８の工程805cにおいて実行される異常判定項目の一覧表を示す図である図１０について説明する。図１０において、表の上段部は負荷開閉素子が電気負荷の下流位置に設けられている図１の場合であり、下段部は負荷開閉素子が電気負荷の上流位置に設けられている図３・図５の場合となっている。また、表の左列は開閉指令信号DR1・DR2が負荷開閉素子に対する開路指令である場合、表の右列は開閉指令信号DR1・DR2が負荷開閉素子に対する閉路指令である場合を示しているが、以下の説明では第一電気負荷107aのみが使用され、開閉指令信号DR1だけの制御の場合について説明する。ここで、第一電気負荷107aに流れる電流は、測定電源電圧Ｖbaから算出される現在の電源電圧と、不揮発プログラムメモリ172又は不揮発データメモリ173に格納されている基準温度における第一電気負荷107aの抵抗値とによって基準値が算出され、第一電気負荷107aの現在温度によって定まる抵抗値の変動幅を想定して最小電流がＩmin，最大電流がＩmaxであることが確定する。
【００７２】
上段１の右列は、図１において負荷開閉素子230aを閉路（負荷開閉素子240aは開路）したときに、電流検出電圧Ｖdifが過小であったことを示しており、これは第一電気負荷107aの正側配線が天絡するか、負荷開閉素子230aが断線異常であるか、第一電気負荷107aの断線が原因でることが推測されることになる。なお、第一電気負荷107aの負側配線が天絡していても、電流検出電圧Ｖdifは過小となるが、この場合には負荷開閉素子230aが過電流遮断機能によって開路し、見掛け上は負荷開閉素子230aの断線異常と推測されることになる。上段１の左列は、図１において負荷開閉素子230aを開路（負荷開閉素子240aは開路）したときに、電流検出電圧Ｖdifが過小であったことを示しており、一般には正常状態であるが、上段１の右列で示した異常が発生していることも想定されるので、開閉指令信号DR1を閉路指令にして見て、異常が検出されないことによって、初めて正常状態であるとの判定が確定することになる。
【００７３】
上段２の右列は、図１において負荷開閉素子230aを閉路（負荷開閉素子240aは開路）したときに、電流検出電圧Ｖdifが大きいことを示しており、これは第一電気負荷107aの不完全短絡異常が発生した状態である。なお、第一電気負荷107aが完全短絡すると、負荷開閉素子230aの過電流遮断機能によって負荷開閉素子230aは開路して電流検出電圧Ｖdifは過小となるので、上段１の右列における負荷開閉素子230aの断線異常として判定されることになる。上段２の左列は、図１において負荷開閉素子230aを開路（負荷開閉素子240aは開路）したときに、電流検出電圧Ｖdifが大きいことを示しており、これは第一電気負荷107aの負線地絡異常であるか、負荷開閉素子230aの短絡異常であると判定される。
【００７４】
上段３の右列は、図１において負荷開閉素子230aを閉路（負荷開閉素子240aは開路）したときに、電流検出電圧Ｖdifが過大であることを示しており、これは第一電気負荷107aの正側配線の地絡異常、又は第一電気負荷107aの短絡異常が発生した状態である。なお、正線地絡であれば給電開閉素子110aの過電流遮断機能によって給電開閉素子110aが開路し、電気負荷の短絡であれば負荷開閉素子230aの過電流遮断機能によって負荷開閉素子230aが開路するので、電流検出電圧Ｖdifは過小状態となり、上段１の右列に対応した判定が行われることになる。上段３の左列は、図１において負荷開閉素子230aを開路（負荷開閉素子240aは開路）したときに、電流検出電圧Ｖdifが過大であることを示しており、これは第一電気負荷107aの正側配線の地絡異常が発生した状態である。この場合は、給電開閉
素子110aの過電流遮断機能によって給電開閉素子110aが開路するので、電流検出電圧Ｖdifは過小状態となり、上段１の左列に対応した判定が行われることになる。
【００７５】
下段１の右列は、図３・図５において負荷開閉素子130a・330aを閉路（負荷開閉素子140a・340aは開路）したときに、電流検出電圧Ｖdifが過小であったことを示しており、これは第一電気負荷107aの正側配線が天絡するか、負荷開閉素子130a・330aが断線異常であるか、第一電気負荷107aの断線が原因でることが推測されることになる。下段１の左列は、図３・図５において負荷開閉素子130a・330aを開路（負荷開閉素子140a・340aは開路）したときに、電流検出電圧Ｖdifが過小であったことを示しており、一般には正常状態であるが、下段１の右列で示した異常が発生していることも想定されるので、開閉指令信号DR1を閉路指令にして見て、異常が検出されないことによって、初めて正常状態であるとの判定が確定することになる。
【００７６】
下段２の右列は、図３・図５において負荷開閉素子130a・330aを閉路（負荷開閉素子140a・340aは開路）したときに、電流検出電圧Ｖdifが大きいことを示しており、これは第一電気負荷107aの不完全短絡異常が発生した状態である。なお、第一電気負荷107aが完全短絡すると、負荷開閉素子130a・330aの過電流遮断機能によって負荷開閉素子130a・330aは開路して電流検出電圧Ｖdifは過小となるので、下段１の右列における負荷開閉素子130a・330aの断線異常として判定されることになる。下段２の左列は、図３・図５において負荷開閉素子130a・330aを開路（負荷開閉素子140a・340aは開路）したときに、電流検出電圧Ｖdifが大きいことを示しており、これは負荷開閉素子130a・330aの短絡異常であると判定される。
【００７７】
下段３の右列は、図３・図５において負荷開閉素子130a・330aを閉路（負荷開閉素子140a・340aは開路）したときに、電流検出電圧Ｖdifが過大であることを示しており、これは第一電気負荷107aの正側配線の地絡異常、又は第一電気負荷107aの短絡異常が発生した状態である。なお、正線地絡や電気負荷の短絡が発生すると、負荷開閉素子130a・330aの過電流遮断機能によって負荷開閉素子130a・330aが開路するので、電流検出電圧Ｖdifは過小状態となり、下段１の右列に対応した判定が行われることになる。下段３の左列は、図３・図５において負荷開閉素子130a・330aを開路（負荷開閉素子140a・340aは開路）したときに、電流検出電圧Ｖdifが過大であることを示しており、これは第一電気負荷107aの正線地絡又は内部短絡と、負荷開閉素子130a・330aの内部短絡とが同時発生した場合に相等し、実態としては負荷開閉素子130a・330aの過電流遮断機能によって負荷開閉素子130a・330aが開路するので、電流検出電圧Ｖdifは過小状態となり、下段１の右列に対応した判定が行われることになる。
【００７８】
以上の説明では、開閉指令信号DR2は開路指令であるとして、開閉指令信号DR1による負荷開閉素子の開閉動作について吟味したが、開閉指令信号DR1を開路指令であるとして、開閉指令信号DR2による負荷開閉素子の開閉動作についても同様である。また、開閉指令信号DR1と開閉指令信号DR2が共に閉路した場合については、第一電気負荷107aと第一電気負荷108aの合成抵抗であるか、第二電気負荷107bと第二電気負荷108bの合成抵抗に基づく給電電流を基準にして、同様の方法で判定を行うことができる。
以上のとおり実施の形態３では、給電電流と閾値電流との比較はマイクロプロセッサによるデジタル比較手段806aで行ったが、図１・図３で前述したとおり給電電流と閾値電流との比較はゲート制御回路部329内にアナログ比較器25を設けて、ハードウエアによって行うことも可能である。また、給電開閉素子310aと第一・第二の逆接保護素子320a・320bと負荷開閉素子330a・340a，330b・340bはＮチャネル形の電界効果形トランジスタに替わって、Ｐチャネル形の電界効果形トランジスタを使用することもできる。
【００７９】
（３）実施の形態３の要点と特徴
以上の説明で明らかなとおり、実施の形態３の第１の要点による分岐給電制御装置300は、直流電源101の正側端子に接続された共通の給電開閉素子310aから分岐して給電される第一及び第二電気負荷107a・108a，107b・108bのそれぞれの上流位置に直列接続された第一及び第二の逆接保護素子320a，320bと、前記第一及び第二電気負荷のそれぞれに対して更に直列接続された負荷開閉素子330a・340a，330b・340bと、前記給電開閉素子と前記第一及び第二の逆接保護素子と前記負荷開閉素子とを介して前記第一及び第二電気負荷に給電電流を供給する制御回路部170a，170bと、を備える電気負荷の分岐給電制御装置300であって、前記第一及び第二の逆接保護素子は、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタが使用され、前記給電電流が前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄとの間に生成された寄生ダイオード321a，321bの導通方向に沿って流通する極性に接続されていると共に、前記ソース端子Ｓとドレイン端子Ｄ間の導通状態を制御するゲート制御回路部329を備えており、前記ゲート制御回路部又は前記制御回路部は、前記寄生ダイオードが生成された前記電界効果形トランジスタを流れる前記給電電流が、所定の閾値電流以上であるときに前記電界効果形トランジスタを閉路駆動するように前記ソース端子Ｓとゲート端子Ｇ間に印加されるゲート電圧を制御し、所定の閾値電流未満であるとき、及び前記ソース端子Ｓとドレイン端子Ｄ間の電圧が、前記寄生ダイオードの非導通方向の極性となっているときには前記ゲート電圧を遮断し、前記電界効果形トランジスタを不導通とするアナログ比較器25又はデジタル比較手段806aを備えている。
【００８０】
実施の形態３の第２の要点に関連し、前記ゲート制御回路部329は、前記第一及び第二の逆接保護素子320a，320bの両端電圧、又は当該逆接保護素子と電流検出抵抗327との直列回路に対する両端電圧に比例した電流検出電圧Ｖdifに応動し、当該電流検出電圧が前記所定の閾値電流に対応した判定閾値電圧ΔＶ0以上の値であるときには、前記第一及び第二の逆接保護素子を閉路駆動し、前記電流検出電圧Ｖdifが前記判定閾値電圧ΔＶ0の値未満であるときには、前記第一及び第二の逆接保護素子に対するゲート電圧を遮断し、少なくとも前記電流検出電圧Ｖdifが前記寄生ダイオード321a，321bの導通方向とは逆の方向に対しては前記第一及び第二の逆接保護素子は不導通となっている。以上のとおり、第２の要点では、逆接保護素子に対する通電電流に比例した値となる電流検出電圧と、所定の閾値電流に比例した判定閾値電圧とを対比して通電電流が所定値未満になると逆接保護素子を開路するようになっている。従って、実施の形態１・２の場合と同様の特徴がある。
【００８１】
実施の形態３の第３の要点に関連し、前記ゲート制御回路部329は、デジタル比較手段806aによる電流判定信号DRfに応動して、前記第一及び第二の逆接保護素子320a，320bを開閉制御する駆動トランジスタ325を備えると共に、前記電流検出電圧Ｖdifを生成する差動増幅器20を備え、前記差動増幅器20の入力端子は一対のクリップダイオード21によって相互に接続され、各入力端子は入力抵抗22a・23aを介して前記電流検出電圧Ｖdifを測定する被測定電圧の両端に接続されていると共に、正入力側の入力抵抗22aには漏洩電流遮断素子24が直列接続され、前記漏洩電流遮断素子24は、前記制御回路部170a，170bが発生する通電指令信号DR0に応動して開閉制御され、前記通電指令信号DR0は、少なくとも前記制御回路部が前記負荷開閉素子330a・340a，330b・340bに対する開閉指令信号DR1・DR2を発生して、前記第一及び第二電気負荷107a・108a，107b・108bに対する給電が行われているときには、前記漏洩電流遮断素子24を閉路駆動する。以上のとおり、第３の要点では、電流検出電圧を生成する差動増幅器の入力回路は入力抵抗とクリップダイオードによって過電圧印加されないように保護されていると共に、逆接保護素子を開路してもよいときには、漏洩電流遮断素子によって入力回路が遮断されるようになっている。従って、実施の形態１・２の場合と同様の特徴がある。
【００８２】
（４）実施の形態１〜３の要点と特徴
以上の説明で明らかなとおり、実施の形態１〜３による第５の要点による電気負荷の分岐給電制御方法は、直流電源101から共通の給電開閉素子110a;210a;310aを通して分岐され、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタである第一及び第二の逆接保護素子120a;120a;320a，120b;120b;320bと負荷開閉素子230a・240a;130a・140a;330a・340a,230b・240b;130b・140b;330b・340bとを介して給電される第一及び第二電気負荷107a・108a，107b・108bに対する給電電流を制御する制御回路部160a;160a;170a，160b;160b;170bを備えると共に、前記制御回路部は、ＲＡＭメモリ161・171と、不揮発プログラムメモリ162・172と、当該不揮発プログラムメモリの一部領域であるか又は分割接続された不揮発データメモリ163・173と、多チャンネルＡ/Ｄ変換器164・174と協働するマイクロプロセッサを包含するものにおいて、前記第一及び第二の逆接保護素子に流れる前記第一及び第二電気負荷に対する給電電流の値に比例した電流検出電圧Ｖdifは、前記多チャンネルＡ/Ｄ変換器を介して前記マイクロプロセッサに入力されており、前記マイクロプロセッサは前記第一及び第二の逆接保護素子のゲート制御回路部129;129;329と協働して、前記電界効果形トランジスタに流れる前記給電電流が、所定の閾値電流以上であるときに前記電界効果形トランジスタを閉路駆動するように、そのソース端子Ｓとゲート端子Ｇ間に印加されるゲート電圧を制御し、所定の閾値電流未満であるとき、及び前記ソース端子Ｓとドレイン端子Ｄ間の電圧が、前記電界効果形トランジスタの内部に生成された寄生ダイオード121a;121a;321a，121b;121b;321bの非導通方向の極性となっているときには前記ゲート電圧は遮断され、前記電界効果形トランジスタを不導通状態にするようになっている。
【００８３】
実施の形態１〜３による第６の要点に関連し、前記不揮発プログラムメモリ162・172は、デジタル比較手段806aとなる制御プログラムを包含し、前記デジタル比較手段は、前記電流検出電圧Ｖdifが前記所定の閾値電流に対応した判定閾電圧ΔＶ0の値未満であるときには前記第一及び第二の逆接保護素子120a;120a;320a，120b;120b;320bに対するゲート電圧を遮断し、少なくとも前記電流検出電圧Ｖdifが前記第一及び第二の逆接保護素子内の前記寄生ダイオード121a;121a;321a，121b;121b;321bの導通方向とは逆の方向に対しては、当該第一及び第二の逆接保護素子を不導通とするようになっている。以上のとおり、第６の要点では、逆接保護素子に対する通電電流に比例した値となる電流検出電圧と、所定の閾値電流に比例した判定閾値電圧とを対比して通電電流が所定値未満になると逆接保護素子を開路するようになっている。従って、判定閾値電圧は手軽に設定変更が可能であり、逆接保護素子の開路タイミングもマイクロプロセッサによって自由に決定できるので、逆接保護素子が比較的大きな閾値電流を高頻度に断続して異常過熱するのを防止することができる。
【００８４】
実施の形態１〜３による第７の要点に関連し、前記不揮発プログラムメモリ162・172は、給電電流推定手段804と異常判定手段805となる制御プログラムを包含すると共に、前記不揮発プログラムメモリ162・172又は前記不揮発データメモリ163・173は前記第一及び第二電気負荷107a・108a，107b・108bの基準温度における抵抗値の値が予め格納されており、前記給電電流推定手段804は前記第一及び第二電気負荷のそれぞれに対して直列接続された負荷開閉素子230a・240a;130a・140a;330a・340a，230b・240b;130b・140b;330b・340bに対する開閉指令信号DR1・DR2の発生状態と、前記電気負荷の抵抗値の値から前記第一及び第二の逆接保護素子120a;120a;320a，120b;120b;320bに流れる前記給電電流の大きさを推定し、前記異常判定手段805は前記電流検出電圧Ｖdifから算出される現在の給電電流の値と、前記給電電流推定手段804によって推定された予測給電電流の値を対比して、前記負荷開閉素子，負荷配線，及び前記電気負荷のいずれかに関する天絡もしくは地絡又は断線もしくは短絡の異常の有無を判定するようになっている。以上のとおり、第７の要点では、負荷開閉素子に対する開閉指令信号の発生状態に応動して電気負荷に対する給電電流を推定し、実測給電電流に比例した電流検出電圧Vdifと対比することによって、負荷配線の天絡又は地絡異常の有無、前記負荷開閉素子の断線又は短絡異常の有無、前記電気負荷の断線又は短絡異常の有無のいずれかを判定するようになっている。従って、給電開閉素子の個数を削減するだけではなく、分岐接続された逆接保護素子を活用して電気負荷の分岐給電制御装置における異常判定を行うことができる。
【００８５】
実施の形態３による第８の要点に関連し、前記第一及び第二電気負荷のいずれか一方又は両方は、前記第一及び第二の逆接保護素子320a，320bの下流位置に分岐して直列接続された複数の負荷開閉素子330a・340a，330b・340bのいずれかを介して給電駆動される複数の電気負荷107a・108a，107b・108bによって構成され、前記複数の負荷開閉素子は、Ｐチャネル形又はＮチャネル形の電界効果形トランジスタが使用され、前記給電電流が前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄとの間に生成された寄生ダイオード331a・341a，331b・341bの導通方向とは反対の方向に流通する極性に接続されていると共に、前記複数の負荷開閉素子のそれぞれに対して供給される開閉指令信号DR1・DR2に応動して、前記ソース端子Ｓとドレイン端子Ｄ間の導通状態を制御する開閉ゲート制御回路部339・349を備えており、前記不揮発プログラムメモリ172は間接天絡検出手段904と強制閉路指令手段906となる制御プログラムを包含し、前記間接天絡検出手段904は、前記開閉指令信号DR1・DR2を開路指令にした都度に前記複数の負荷開閉素子の出力電圧を監視して、開路時出力電圧が発生しているときには、当該負荷開閉素子の出力配線と前記直流電源101の正極配線とが混触する間接天絡異常が発生していると判定し、前記強制閉路指令手段906は前記間接天絡検出手段904が前記間接天絡異常の発生を検出したときに作用して、前記開閉指令信号DR1・DR2が再度開路指令を発生するまでは該当する前記負荷開閉素子を強制閉路するようになっている。
【００８６】
以上のとおり、実施の形態３では、第８の要点に関連し、負荷開閉素子を開路する都度に負荷開閉素子の出力配線の間接天絡の有無を判定し、間接天絡異常が検出されたときには、次回の開路指令が発生するまでは当該負荷開閉素子を強制閉路するようになっている。従って、間接天絡異常が発生した負荷開閉素子の内部寄生ダイオードを介して他の電気負荷に給電されることを回避して、強制閉路された負荷開閉素子のドレイン端子とソース端子間が逆導通することによって、当該負荷開閉素子の温度上昇を大幅に低減することができる。
なお、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００８７】
20  差動増幅器、  21  クリップダイオード、  22a・23a  入力抵抗、
24  漏洩電流遮断素子、  25  アナログ比較器、
100;200;300  分岐給電制御装置、  101  直流電源、
107a・108a  第一電気負荷、
107b・108b  第二電気負荷、
110a・110b  給電開閉素子、
110aa;210;310  給配電制御装置、
120a・120b  第一・第二の逆接保護素子、
121a・121b  寄生ダイオード、
125  駆動トランジスタ、  127  電流検出抵抗、
129  ゲート制御回路部、
130a・130b  負荷開閉素子、
131a・131b  寄生ダイオード、
139  開閉ゲート制御回路部、
140a・140b  負荷開閉素子、
141a・141b  寄生ダイオード、  149  開閉ゲート制御回路部、
160a・160b  制御回路部（マイクロプロセッサ）、
161・171  ＲＡＭメモリ、
162・172  不揮発プログラムメモリ、  163・173  不揮発データメモリ、
164・174  多チャンネルＡ/Ｄ変換器、  165  開閉信号処理回路、
170a・170b  制御回路部（マイクロプロセッサ）、
210a  給電開閉素子（出力接点）、
230a・230b  負荷開閉素子、  240a・240b  負荷開閉素子、
310a  給電開閉素子、  320a・320b  第一・第二の逆接保護素子、
321a・321b  寄生ダイオード、  325  駆動トランジスタ、
327  電流検出抵抗、  329  ゲート制御回路部、
330a・330b  負荷開閉素子、
331a・331b  寄生ダイオード、  339  開閉ゲート制御回路部、
340a・340b  負荷開閉素子、
341a・341b  寄生ダイオード、  349  開閉ゲート制御回路部、
804  給電電流推定手段、
805  異常判定手段、  806a  デジタル比較手段、
904  間接天絡検出手段、  906  強制閉路指令手段
DR0  通電指令信号、  DR1  開閉指令信号、  DR2  開閉指令信号、
DRf  電流判定信号、
Ｖdif  電流検出電圧、  ΔＶ0  判定閾値電圧、
【要約】
【課題】給電開閉素子を共用化して複数の逆接保護素子を分岐接続する電気負荷の分岐給電制御装置を得る。
【解決手段】直流電源101から共通の給電開閉素子110aを介して分岐給電される複数の電気負荷107a・107bのそれぞれに対して、電界効果形トランジスタである逆接保護素子120a・120bが直列接続され、前記逆接保護素子は、給電電流が前記電界効果形トランジスタのソース端子Ｓとドレイン端子Ｄとの間に生成された寄生ダイオード121a・121bの導通方向に沿って流通する極性に接続され、前記電界効果形トランジスタの電流が所定値未満になるとゲート制御回路部129によって前記逆接保護素子のゲート電圧が遮断されて逆接保護素子は開路する。これにより一方の負荷配線の天絡異常が他方の負荷に波及するのを防止する。
【選択図】図１【図１】
0005502216.tif 000002
【図２】
0005502216.tif 000003
【図４】
0005502216.tif 000004
【図５】
0005502216.tif 000005
【図６】
0005502216.tif 000006
【図７】
0005502216.tif 000007
【図８】
0005502216.tif 000008
【図９】
0005502216.tif 000009
【図３】
0005502216.tif 000010
【図１０】
0005502216.tif 000011