(57)【特許請求の範囲】
【請求項１】
半導体基体と、
前記半導体基体の上に配置された第１導電型のドリフト領域と、
前記ドリフト領域の内部に配置され、且つその一部が前記ドリフト領域の一主表面に表出した第２導電型の第１のウェル領域と、
前記第１のウェル領域の内部に配置され、且つその一部が前記一主表面に表出した第１導電型のソース領域と、
前記ドリフト領域と前記ソース領域の間に位置する前記第１のウェル領域に、第１導電型に反転したチャネルを形成する３つ以上の絶縁ゲート部と、
ユニポーラダイオードを構成するように、前記一主表面に表出した前記ドリフト領域に接合され、且つ前記第１のウェル領域及び前記ソース領域に接続された第１の主電極と、を備え、
前記一主表面の法線方向から見て、前記３つ以上の絶縁ゲート部は互いに平行な線状パターンを有し、且つ、隣接する絶縁ゲート部の間に、前記第１の主電極が前記ドリフト領域に接合された接合箇所及び前記第１のウェル領域が、絶縁ゲート部が伸びる方向に沿って交互に配列され、且つ、前記第１の主電極が前記ドリフト領域に接合された接合箇所及び前記第１のウェル領域は、絶縁ゲート部が伸びる方向に垂直な方向に沿って、前記絶縁ゲート部に分断されつつそれぞれ一列に配列され、
前記チャネルは、前記一主表面の法線方向及び前記一主表面の法線に垂直な方向に形成され、
前記一主表面の法線に垂直な方向に形成される前記チャネルの長さは、前記一主表面の法線方向に形成される前記チャネルの長さよりも長い
ことを特徴とする半導体装置。
【請求項２】
前記ドリフト領域の上部の一部分に前記第１のウェル領域が配置され、
前記第１のウェル領域の上部の一部分に前記ソース領域が配置され、
前記第１の主電極は前記ドリフト領域の一主表面の上に配置され、
前記一主表面の法線に垂直な方向における前記ソース領域と前記ドリフト領域との距離は、前記一主表面の法線方向における前記ソース領域と前記ドリフト領域との距離よりも長いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁ゲート部が伸びる方向に沿って隣接する２つの前記第１のウェル領域の間の距離は、前記ドリフト領域と前記第１の主電極の間に、前記ユニポーラダイオードの逆方向の所定の電圧を印加した場合、前記隣接する２つの第１のウェル領域の外周からそれぞれ前記ドリフト領域へ広がる空乏層が互いに重なる距離であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記一主表面の法線に垂直な方向に沿って伸びる前記チャネルの一部分に形成された、前記第１のウェル領域よりも高濃度の第２導電型の不純物が添加されたウェルコンタクト領域を更に備えることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１のウェル領域の内部であって前記ソース領域とは異なる箇所に配置され、且つその一部が前記一主表面に表出して前記第１の主電極に接続された第２導電型の複数のウェルコンタクト領域を更に備え、
前記複数のウェルコンタクト領域は、前記絶縁ゲート部が伸びる方向に交差し、且つ互いに平行な線状パターンを有することを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項６】
前記ウェルコンタクト領域は前記ドリフト領域と前記第１のウェル領域の境界に配置されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記複数のソース領域は、前記絶縁ゲート部が伸びる方向に交差し、且つ互いに平行な線状パターンを有することを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
前記絶縁ゲート部と前記ドリフト領域の境界に配置され、且つ前記第１の主電極に接続された第２導電型の第２のウェル領域を更に有することを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記ドリフト領域は炭化珪素からなり、前記第１の主電極は、前記一主表面に表出した前記ドリフト領域にショットキー接合されたショットキー電極を有し、前記ユニポーラダイオードはショットキー接合ダイオードであることを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。
【請求項１０】
前記ドリフト領域は炭化珪素からなり、前記第１の主電極は、前記一主表面に表出した前記ドリフト領域にヘテロ接合されたヘテロ電極を有し、前記ヘテロ電極は、前記ドリフト領域よりもエネルギーバンドギャップが狭い半導体からなり、前記ユニポーラダイオードはヘテロ接合ダイオードであることを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。
【請求項１１】
前記ユニポーラダイオードは、前記ドリフト領域と前記第１のウェル領域との間、或いは前記第１のウェル領域と前記ソース領域との間に形成されるＰＮダイオードのオン電圧よりも低いオン電圧で動作することを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型トランジスタ及びユニポーラダイオードを備える半導体装置に関する。
【背景技術】
【０００２】
絶縁ゲート型トランジスタ及びユニポーラダイオードを備える半導体装置の一例として、特表２００６−５２４４３２号公報に記載された炭化珪素ＭＯＳＦＥＴがある。ここでは、炭化珪素（ＳｉＣ）からなるＤＭＯＳＦＥＴ（Double Diffused MOSFET）を形成したチップ内に、ショットキー・バリア・ダイオード（ＳＢＤ）を配置した半導体装置が開示されている。ＳＢＤは、ジャンクション・バリア・ショットキー（ＪＢＳ）構造を有し、ＤＭＯＳＦＥＴに内蔵されるＰＮボディダイオードよりも低いターンオン電圧を有する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、特表２００６−５２４４３２号公報の第２Ａ図に示されているように、隣接する２つのゲートコンタクトの間において、ショットキーコンタクトがｎ−ドリフト層に接合する複数の接合箇所、複数のｐ＋炭化珪素領域、及び２つのｐ−ウェル領域が、図示された断面に沿って配列されている。【０００４】
よって、隣接するゲートコンタクトの間にＪＢＳ構造を有するショットキー・バリア・ダイオードを形成するためには、隣接するゲートコンタクトの間に所定の面積或いは幅が必要となるため、ゲート電極の間隔を狭めて、半導体装置を微細化することが困難である。【０００５】
本発明は、このような従来の課題に鑑みてなされたものであり、その目的は、隣接する絶縁ゲート部の間隔を狭めて、半導体装置を微細化することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するための本発明の特徴は、半導体装置に関する。この半導体装置は、半導体基体と、第１導電型のドリフト領域と、第２導電型の第１のウェル領域と、第１導電型のソース領域と、複数の絶縁ゲート部と、第１の主電極とを備える。【０００７】
ドリフト領域は、半導体基体の上に配置されている。第１のウェル領域は、ドリフト領域の内部に配置され、且つその一部がドリフト領域の一主表面に表出している。ソース領域は、第１のウェル領域の内部に配置され、ソース領域の一部は、ドリフト領域の一主表面に表出している。各絶縁ゲート部は、ドリフト領域とソース領域の間に位置する第１のウェル領域に、第１導電型に反転したチャネルを形成する。第１の主電極は、ユニポーラダイオードを構成するように、ドリフト領域の一主表面に表出したドリフト領域に接合され、且つ第１のウェル領域及びソース領域に接続されている。【０００８】
ドリフト領域の一主表面の法線方向から見て、複数の絶縁ゲート部は、互いに平行な線状パターンを有する。そして、隣接する絶縁ゲート部の間に、第１の主電極がドリフト領域に接合された接合箇所及び第１のウェル領域が、絶縁ゲート部が伸びる方向に沿って配列されている。チャネルは、少なくともドリフト領域の一主表面の法線方向に形成される。
【発明の効果】
【０００９】
したがって、本発明によれば、隣接する絶縁ゲート部の間隔を狭めて、半導体装置を微細化することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の第１の実施の形態に係わる半導体装置の構成を示す平面図である。
【図２Ａ】図２Ａは、図１のＡ−Ａ’切断面における断面図である。
【図２Ｂ】図２Ｂは、図１のＢ−Ｂ’切断面における断面図である。
【図２Ｃ】図２Ｃは、図１のＣ−Ｃ’切断面における断面図である。
【図２Ｄ】図２Ｄは、図１のＤ−Ｄ’切断面における断面図である。
【図３】図３は、本発明の第１の実施の形態に係わる半導体装置の製造方法における第１工程を示す平面図である。
【図４】図４は、図３のＡ−Ａ’切断面における断面図である。
【図５】図５は、本発明の第１の実施の形態に係わる半導体装置の製造方法における第２工程を示す平面図である。
【図６】図６は、図５のＡ−Ａ’切断面における断面図である。
【図７】図７は、本発明の第１の実施の形態に係わる半導体装置の製造方法における第３工程を示す平面図である。
【図８】図８は、図７のＡ−Ａ’切断面における断面図である。
【図９】図９は、本発明の第１の実施の形態に係わる半導体装置の製造方法における第５工程を示す平面図である。
【図１０Ａ】図１０Ａは、図９のＡ−Ａ’切断面における断面図である。
【図１０Ｂ】図１０Ｂは、図９のＢ−Ｂ’切断面における断面図である。
【図１１】図１１は、本発明の第１の実施の形態に係わる半導体装置の製造方法における第６工程を示す平面図である。
【図１２Ａ】図１２Ａは、図１１のＡ−Ａ’切断面における断面図である。
【図１２Ｂ】図１２Ｂは、図１１のＢ−Ｂ’切断面における断面図である。
【図１３】図１３は、本発明の第１の実施の形態に係わる半導体装置の製造方法における第７工程を示す平面図である。
【図１４Ａ】図１４Ａは、図１３のＡ−Ａ’切断面における断面図である。
【図１４Ｂ】図１４Ｂは、図１３のＢ−Ｂ’切断面における断面図である。
【図１５】図１５は、本発明の第１の実施の形態に係わる半導体装置の製造方法における第８工程を示す平面図である。
【図１６Ａ】図１６Ａは、図１５のＡ−Ａ’切断面における断面図である。
【図１６Ｂ】図１６Ｂは、図１５のＢ−Ｂ’切断面における断面図である。
【図１７】図１７は、本発明の第１の実施の形態に係わる半導体装置の製造方法における第９工程を示す平面図である。
【図１８Ａ】図１８Ａは、図１７のＡ−Ａ’切断面における断面図である。
【図１８Ｂ】図１８Ｂは、図１７のＢ−Ｂ’切断面における断面図である。
【図１９】図１９は、本発明の第１の実施の形態に係わる半導体装置の製造方法における第１０工程を示す平面図である。
【図２０Ａ】図２０Ａは、図１９のＡ−Ａ’切断面における断面図である。
【図２０Ｂ】図２０Ｂは、図１９のＢ−Ｂ’切断面における断面図である。
【図２１Ａ】図２１Ａは、本発明の第２の実施の形態に係わる半導体装置のＡ−Ａ’切断面における断面図である。
【図２１Ｂ】図２１Ｂは、図２１Ａに示した半導体装置のＣ−Ｃ’切断面における断面図である。
【図２１Ｃ】図２１Ｃは、図２１Ａに示した半導体装置のＤ−Ｄ’切断面における断面図である。
【図２２Ａ】図２２Ａは、本発明の第３の実施の形態に係わる半導体装置の構成を示す平面図である。
【図２２Ｂ】図２２Ｂは、本発明の第３の実施の形態の第１の変形例に係わる半導体装置の構成を示す平面図である。
【図２３Ａ】図２３Ａは、図２２Ａに示した半導体装置のＡ−Ａ’切断面における断面図である。
【図２３Ｂ】図２３Ｂは、図２２Ａに示した半導体装置のＣ−Ｃ’切断面における断面図である。
【図２４】図２４は、本発明の第４の実施の形態に係わる半導体装置の構成を示す平面図である。
【図２５】図２５は、図２４に示した半導体装置のＣ−Ｃ’切断面における断面図である。
【図２６】図２６は、本発明の第５の実施の形態に係わる半導体装置の構成を示す平面図である。
【図２７】図２７は、図２６に示した半導体装置のＢ−Ｂ’切断面における断面図である。
【図２８】図２８は、本発明の第６の実施の形態に係わる半導体装置の構成を示す平面図である。
【図２９Ａ】図２９Ａは、図２８に示した半導体装置のＡ−Ａ’切断面における断面図である。
【図２９Ｂ】図２９Ｂは、図２８に示した半導体装置のＣ−Ｃ’切断面における断面図である。
【図２９Ｃ】図２９Ｃは、図２８に示した半導体装置のＤ−Ｄ’切断面における断面図である。
【図３０Ａ】図３０Ａは、本発明の第７の実施の形態に係わる半導体装置のＡ−Ａ’切断面における断面図である。
【図３０Ｂ】図３０Ｂは、図３０Ａに示した半導体装置のＣ−Ｃ’切断面における断面図である。
【図３１】図３１は、本発明の第８の実施の形態に係わる半導体装置のＣ−Ｃ’切断面における断面図である。
【図３２】図３２は、本発明の第９の実施の形態に係わる半導体装置の構成を示す平面図である。
【図３３Ａ】図３３Ａは、図３２に示した半導体装置のＢ−Ｂ’切断面における断面図である。
【図３３Ｂ】図３３Ｂは、図３２に示した半導体装置のＣ−Ｃ’切断面における断面図である。
【図３３Ｃ】図３３Ｃは、図３２に示した半導体装置のＤ−Ｄ’切断面における断面図である。
【図３４】図３４は、本発明の第９の実施の形態に係わる半導体装置の製造方法における第９１工程を示す平面図である。
【図３５】図３５は、図３４に示した半導体装置のＢ−Ｂ’切断面における断面図である。
【図３６】図３６は、本発明の第９の実施の形態に係わる半導体装置の製造方法における第９２工程を示す平面図である。
【図３７】図３７は、図３６に示した半導体装置のＢ−Ｂ’切断面における断面図である。
【発明を実施するための形態】
【００１１】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。ただし、図面は模式的なものであり、各領域や電極等の厚みと幅との関係、各領域や電極等の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
なお、「第１導電型」及び「第２導電型」は相対する導電型であり、第１導電型がｎ型であれば、第２導電型はｐ型であり、逆に、第１導電型がｐ型であれば、第２導電型はｎ型である。本発明の実施の形態では、第１導電型がｎ型であり、第２導電型はｐ型である場合を例に取り説明する。また、半導体に添加されたｐ型不純物の濃度が相対的に高い場合にはｐ＋型と、相対的に低い場合にはｐ−型と、それぞれ表記する。ｎ型についても同様にして、ｎ＋型及びｎ−型と表記する。
【００１３】
（第１の実施の形態）
図１、図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄを参照して、本発明の第１の実施の形態に係わる半導体装置の構成を説明する。
【００１４】
図２Ａに示すように、本発明の第１の実施の形態に係わる半導体装置は、第１導電型（ｎ＋型）の炭化珪素（ＳｉＣ）からなる半導体基体１と、半導体基体１の上に配置された第１導電型（ｎ−型）のドリフト領域２と、ドリフト領域２の内部に配置され、且つその一部がドリフト領域２の一主表面ＦＳに表出した第２導電型（ｐ−型）の第１のウェル領域３と、第１のウェル領域３の内部に配置され、且つその一部が一主表面ＦＳに表出したｎ＋型のソース領域５と、ドリフト領域２とソース領域５の間に位置する第１のウェル領域３に、ｎ型に反転したチャネルを形成する複数の絶縁ゲート部（６、７、８）と、一主表面ＦＳに表出したドリフト領域２にショットキー接合され、且つ第１のウェル領域３及びソース領域５に接続された第１の主電極（９、１１、１２）と、第１のウェル領域３の内部であってソース領域５とは異なる箇所に配置され、且つその一部が一主表面ＦＳに表出して第１の主電極（９、１１、１２）に接続されたｐ＋型のウェルコンタクト領域４と、半導体基体１の一主表面ＳＳにオーミック接合された第２の主電極１０と、を有する。第１の主電極（９、１１、１２）とドリフト領域２は、ユニポーラダイオードの一例としてのショットキー・バリア・ダイオード（ＳＢＤ）を構成している。
【００１５】
絶縁ゲート部（６、７、８）は、ドリフト領域２の一主表面ＦＳに形成されたトレンチの内壁に配置されたゲート絶縁膜６と、トレンチＴＳの上部に配置された層間絶縁膜８と、ゲート絶縁膜６及び層間絶縁膜８により囲まれたトレンチの内部に配置されたゲート電極７とを備える。トレンチは、ドリフト領域２、第１のウェル領域３及びソース領域５に接するように形成され、ゲート電極７は、ゲート絶縁膜６を介して、ドリフト領域２、第１のウェル領域３及びソース領域５に隣接している。
【００１６】
第１の主電極（９、１１、１２）は、ウェルコンタクト領域４及びソース領域５にオーミック接合されたオーミック電極９と、オーミック電極９に接続されたショットキー電極１１と、ショットキー電極１１に接続されたソース電極１２とからなる。第１の主電極（９、１１、１２）は、ウェルコンタクト領域４を介して、第１のウェル領域３に接続されている。
【００１７】
図１を参照して、一主表面ＦＳの法線方向から見た時の半導体装置の構成を説明する。図１は、一主表面ＦＳの法線方向から見た時の、第１のウェル領域３、絶縁ゲート部（６、７、８）、第１の主電極（９、１１、１２）がドリフト領域２にショットキー接合されたショットキー接合箇所１３、ウェルコンタクト領域４、ソース領域５の配置を示す。第１の主電極（９、１１、１２）は図示していない。
【００１８】
図１には、絶縁ゲート部のうち層間絶縁膜８が表出している。２つの絶縁ゲート部は、互いに平行な線状パターンを有し、一定の間隔だけ離間して配置されている。各層間絶縁膜８の下には、図２Ａのゲート電極５が配置されている。第１の主電極（９、１１、１２）は図示が省略されているため、ショットキー接合箇所１３には、ドリフト領域２が表出している。
【００１９】
図１のＰ−Ｑ間は、Ｘ軸方向の単位セルであり、Ｒ−Ｓ間はＹ軸方向の単位セルである。図１に示した範囲外の部分においては、Ｘ軸方向及びＹ軸方向の単位セルがそれぞれ繰り返されている。
【００２０】
したがって、一主表面ＦＳの法線方向から見て、複数の絶縁ゲート部（層間絶縁膜８）は、互いに平行な線状パターンを有する。そして、隣接する絶縁ゲート部の間に、ショットキー接合箇所１３及び第１のウェル領域３が、絶縁ゲート部が伸びる方向に沿って交互に配列されている。Ｘ軸方向の単位セルの繰返しを考慮すると、第１のウェル領域３及びショットキー接合箇所１３は、互いに平行な線状パターンを有し、且つ、絶縁ゲート部（層間絶縁膜８）が伸びる方向に対して直交するように配置されている。
【００２１】
ウェルコンタクト領域４は、第１のウェル領域３の内側に配置され、ソース領域５は、第１のウェル領域３の内側であって、第１のウェル領域３と絶縁ゲート部が接する領域に配置されている。具体的には、１つの第１のウェル領域３の内部において、絶縁ゲート部が伸びる方向に垂直な方向（Ｘ方向）に沿って、２つのソース領域５が１つのウェルコンタクト領域４を挟むように配列されている。
【００２２】
図２Ａに示すように、半導体基体１の上に、ドリフト領域２が配置されている。ドリフト領域２の上に第１のウェル領域３が配置されている。第１のウェル領域３の上部に、ウェルコンタクト領域４及びソース領域５が配置されている。ゲート電極７およびゲート絶縁膜６は、トレンチの内部に配置されている。トレンチは、ソース領域５、チャネルとなる第１のウェル領域３に接し、第１のウェル領域３より深く形成され、その底部はドリフト領域２にまで達している。
【００２３】
ウェルコンタクト領域４及びソース領域５は、オーミック電極９に対して電気的に低抵抗でオーミック接続されている。オーミック電極９の上にはショットキー電極１１が配置され、さらに、ショットキー電極１１の上にはソース電極１２が配置されている。第１の主電極（９、１１、１２）、ソース領域５、第１のウェル領域３及びドリフト領域２とゲート電極７とは、層間絶縁膜８或いはゲート絶縁膜６によって電気的に絶縁されている。第２の主電極１０は、ドリフト領域２とは反対側の半導体基体１の一主表面ＳＳに、電気的に低抵抗で接続されている。
【００２４】
図２Ｂに示すように、ドリフト領域２の上に、直接、ショットキー電極１１が配置されている。ドリフト領域２及びショットキー電極１１は、ショットキー接合することによりＳＢＤを形成している。その他の構成は、図２Ａと同じであり説明を省略する。
【００２５】
図２Ｃに示すように、ドリフト領域２の上部の一部分に、第１のウェル領域３が配置されている。第１のウェル領域３の上部の一部分に、ウェルコンタクト領域４が配置されている。ウェルコンタクト領域４の上に、オーミック電極９が配置されている。第１のウェル領域３は、ウェルコンタクト領域４、オーミック電極９及びショットキー電極１１を介して、ソース電極１２に電気的に低抵抗で接続されている。また、隣接する第１のウェル領域３に挟まれた領域において、ドリフト領域２とショットキー電極１１が接し、ＳＢＤを形成している。
【００２６】
図２Ｄに示すように、第１のウェル領域３の上部の一部分に、ソース領域５が配置されている。ソース領域５の上に、オーミック電極９が配置されている。ソース領域５は、オーミック電極９及びショットキー電極１１を介して、ソース電極１２に電気的に低抵抗で接続されている。その他の構成は、図２Ｄと同じであり説明を省略する。
【００２７】
＜動作＞
次に、図１、図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄに示した半導体装置の基本的な動作について説明する。ここでは、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）としての動作と、ショットキー・バリア・ダイオード（ＳＢＤ）としての動作をそれぞれ説明する。
【００２８】
ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）としての基本的な動作を説明する。ソース電極１２の電位を基準として、第２の主電極１０に所定の正の電位を印加する。この状態においてゲート電極７の電位を制御することで、半導体装置はＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）として機能する。
【００２９】
すなわち、ゲート電極７とソース電極１２との間に所定の閾値電圧以上の電圧を印加すると、ゲート絶縁膜６を介してゲート電極７に近接する第１のウェル領域３に、導電型がｐ型からｎ型へ反転した反転層が形成される。図２Ａに示すように、この反転層は、ドリフト領域２とソース領域５の間に位置する第１のウェル領域３に形成されるため、ｎ型のドリフト領域２とｎ型のソース領域５の間がｎ型の反転層（チャンネル）で接続される。これにより、ｎチャネル型ＭＯＳＦＥＴはオン状態となり、第２の主電極１０からソース電極１２へ正の電流が流れる。
【００３０】
一方、ゲート電極７とソース電極１２との間に印加する電圧を所定の閾値電圧未満に制御すると、ゲート絶縁膜６を介してゲート電極７に近接する第１のウェル領域３に、ｎ型の反転層は形成されず、ドリフト領域２とソース領域５の間に位置する第１のウェル領域３の導電型はｐ型のままである。これにより、ｎチャネル型ＭＯＳＦＥＴはオフ状態となり、第２の主電極１０とソース電極１２の間は遮断され、電流は流れない。
【００３１】
ドリフト領域２とソース領域５の間に形成される反転層（チャンネル）の長さを示すチャネル長は、図２Ａ及び図２Ｄの矢印Ｌ１で規定される。図２Ｄに示すように、Ｚ軸方向のみならずＹ軸方向にも反転層（チャンネル）が形成されて電流が流れるため、オン状態における第２の主電極１０とソース電極１２の間の電気抵抗が小さい、即ち、低オン抵抗なＭＯＳＦＥＴを提供することができる。
【００３２】
なお、この半導体装置がＭＯＳＦＥＴとして動作する上で、第２の主電極１０はドレイン電極として機能する。
【００３３】
ショットキー・バリア・ダイオード（ＳＢＤ）としての基本的な動作を説明する。ｎチャネル型ＭＯＳＦＥＴがオフ状態である時に、ソース電極１２の電位を基準として第２の主電極１０に、数百から数千ボルトの正の高電圧が印加される場合がある。この場合、ｐ−型の第１のウェル領域３とｎ−型のドリフト領域２間のＰＮダイオードは逆バイアスとなり、リーク電流が流れ、電圧の増加に応じて徐々にリーク電流も増加する。一方、ＳＢＤは、一般的には電圧の増加に対して指数関数的にリーク電流が増加するため、ＰＮ接合よりリーク電流が発生しやすい。しかしながら、図２Ｃ及び図２Ｄに示したショットキー電極１１とドリフト領域２の間に形成されるＳＢＤは、ＪＢＳ構造を備えている。すなわち、ショットキー電極１１に接続されたｐ−型の第１のウェル領域３からＹ方向に空乏層が伸びるため、ショットキー接合界面の電界が緩和される。したがって、一般的なＳＢＤに比べて、ＭＯＳＦＥＴのオフ状態におけるリーク電流を低減することができる。リーク電流を低減した分、ＳＢＤのショットキー・バリア高さを低く設定することができ、より低オン抵抗なＳＢＤを内蔵することができる。
【００３４】
なお、この半導体装置がＳＢＤとして動作する上で、第２の主電極１０はカソード電極として機能する。
【００３５】
次に、モータ等のインダクタンスを負荷としたインバータ等の回路で必要となる還流時の動作について説明する。還流時には、ソース電極１２の電位を基準として、第２の主電極１０に所定の負の電位が印加される。半導体装置は、ＭＯＳＦＥＴに内蔵されたボディダイオード（ＰＮダイオード）と、ＳＢＤとを備える。また、例えば、ショットキー電極１１を選択することにより、ＳＢＤのオン電圧は、ＰＮダイオードのオン電圧である約２．５Ｖより低い設定されている。よって、ＭＯＳＦＥＴがオフ状態である時に、還流電流は、オン電圧の低いＳＢＤに主に流れる。したがって、ボディダイオードよりもオン電圧が低いＳＢＤを備えることにより、還流時における半導体装置のオン電圧を低下させ、定常損失をより低減することができる。また、ＳＢＤはユニポーラダイオードの一例であるため、ＰＮダイオードなどのバイポーラダイオードより逆回復電荷が少ないという特長を持つ。したがって、ＳＢＤに電流が流れている状態から、電流が遮断される状態に切り替わるときのスイッチング損失をより低減することができる。
【００３６】
以上説明したように、図１、図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄに示した半導体装置は、絶縁ゲート型トランジスタの一例としてのＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）と、ユニポーラダイオードの一例としてのショットキー・バリア・ダイオード（ＳＢＤ）を備える。ＳＢＤは、ジャンクション・バリア・ショットキー（ＪＢＳ）構造を有し、ＭＯＳＦＥＴに内蔵されるＰＮボディダイオードよりも低いターンオン電圧を有する。
【００３７】
＜製造方法＞
次に、図３〜図２０Ｂを参照して、本発明の第１の実施の形態に係わる半導体装置の製造方法を説明する。
【００３８】
（イ）図３及び図４に示すように、先ず、ｎ＋型の炭化珪素からなる半導体基体１を用意する。そして、エピタキシャル成長法を用いて、半導体基体１の上にｎ−型の炭化珪素からなるドリフト領域２を形成する（第１工程）。炭化珪素にはいくつかのポリタイプ（結晶多形）が存在するが、ここでは代表的な４Ｈを用いる。
【００３９】
例えば、半導体基体１は、数十から数百μｍ程度の厚みを持つ。ｎ−型のドリフト領域２に添加されるｎ型不純物の濃度は、１０１４〜１０１８ｃｍ−３、であり、ドリフト領域２の厚さは、数μｍ〜数十μｍである。
【００４０】
なお、図３のＢ−Ｂ’切断面における断面構成は図４と同じであるため、図示を省略する。
【００４１】
（ロ）次に、図５及び図６に示すように、ドリフト領域２の内部に配置され、且つその一部がドリフト領域２の一主表面に表出したｐ−型の第１のウェル領域３を形成する（第２工程）。
【００４２】
詳細には、先ず、ドリフト層２の上にマスク材となる絶縁膜を堆積する。絶縁膜としてはシリコン酸化膜を用いることができ、堆積方法としては熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。次に、絶縁膜の上に、第１のウェル領域３の線状パターンに対応するレジストパターンを形成する。レジストのパターニング方法としては、一般的なフォトリソグラフィー法を用いることができる。
【００４３】
次に、レジストパターンをマスクにして、絶縁膜をエッチングして、絶縁膜パターンを形成する。エッチング方法としては、フッ酸を用いたウエットエッチングや、反応性イオンエッチング（ＲＩＥ）などのドライエッチングを用いることができる。次に、レジストパターンを酸素プラズマや硫酸等で除去する。次に、絶縁膜パターンをマスクにして、ドリフト領域２の一主表面にｐ型の不純物イオンをイオン注入し、ｐ−型の第１のウェル領域３を形成する。
【００４４】
ｐ型不純物としては、アルミニウム（Ａｌ）やボロン（Ｂ）を用いることができる。なお、半導体基体１の温度を６００℃程度に加熱した状態において不純物イオンをイオン注入する。これにより、イオンが注入された領域に結晶欠陥が生じることを抑制することができる。イオン注入後、絶縁膜を例えばフッ酸を用いたウエッチエッチングによって除去する。ｐ−型の第１のウェル領域３の深さとしてはｎ−型のドリフト領域２より浅くする必要があり、０．数μｍ〜数μｍとすることができる。
【００４５】
図５、図６に示すように、第２工程では、第１のウェル領域３をＸ軸方向に平行な線状パターンに形成する。この際、隣接する第１のウェル領域３の間隔を所定の値にすることによって、所謂ＪＢＳ構造による接合界面の電界を緩和する効果を得ることができる。第１のウェル領域３の間隔としては、０．数μｍ〜数十μｍとすることができる。
【００４６】
なお、図５のＢ−Ｂ’切断面における断面構成は図４と同じであるため、図示を省略する。
【００４７】
（ハ）次に、図７及び図８に示すように、第１のウェル領域３の内部に配置され、且つその一部が一主表面ＦＳに表出したｐ＋型のウェルコンタクト領域４及びｎ＋型のソース領域５を形成する（第３工程）。具体的には、上記した第１工程と同様にして、マスク材としての絶縁膜の形成、絶縁膜のパターニング、不純物イオン注入、マスク除去を２回繰り返すことにより、第１のウェル領域３内にｐ＋型のウェルコンタクト領域４、及びｎ＋型のソース領域５を形成する。ウェルコンタクト領域４とソース領域５の形成順序は問わない。
【００４８】
ｐ＋型のウェルコンタクト領域４を形成するために注入する不純物イオンとして、アルミニウムやボロンを用いることができる。ｎ＋型のソース領域５を形成するために注入する不純物イオンとして、窒素（Ｎ）やリン（Ｐ）を用いることができる。ウェルコンタクト領域４及びソース領域５の深さは、第１のウェル領域３より浅くする必要があり、例えば、０．数μｍ〜数μｍの深さとすることができる。
【００４９】
なお、図７のＢ−Ｂ’切断面における断面構成は図４と同じであるため、図示を省略する。
【００５０】
（ニ）次に、半導体基体１全体に熱処理を行うことにより、上記した第２工程及び第３工程においてイオン注入された不純物を同時に活性化する（第４工程）。熱処理の温度としては１７００℃程度の温度を用いることができ、熱処理を行う雰囲気としてはアルゴン（Ａｒ）や窒素（Ｎ）を好適に用いることができる。
【００５１】
（ホ）次に、図９、図１０Ａ及び図１０Ｂに示すように、ドリフト領域２、第１のウェル領域３及びソース領域５の一部をエッチングして、Ｙ軸方向に平行な複数の線状のトレンチＴＳを形成する（第５工程）。具体的には、上記した第１工程と同様にして、マスク材としての絶縁膜の形成、絶縁膜のパターニングを行い、絶縁膜パターンを形成する。絶縁膜パターンをマスクとして、ＲＩＥなどのドライエッチング法を用いて、その底面にドリフト領域２に達し、その側面にドリフト領域２、第１のウェル領域３、及びソース領域５に表出するトレンチＴＳを形成する。トレンチＴＳの深さを第１のウェル領域３より深く形成することで、絶縁ゲート部の側面に形成される反転層を介して、ソース領域５とドリフト領域２とを電気的に導通させることができる。
【００５２】
（へ）次に、図１１、図１２Ａ及び図１２Ｂに示すように、トレンチＴＳの内壁及び一主表面ＦＳの上にゲート絶縁膜６を堆積する（第６工程）。ゲート絶縁膜６としてはシリコン酸化膜が好適に用いられ、堆積方法としては熱酸化法、熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法などが用いられる。ゲート絶縁膜６の膜厚は、例えば１０ｎｍ〜１００ｎｍ程度である。なお、ゲート絶縁膜６を堆積した後、ドリフト領域２とゲート絶縁膜６の界面に界面準位が発生することを抑制するために、窒素、アルゴン、Ｎ２Ｏ等の雰囲気中で１０００℃程度のアニールを行っても良い。
【００５３】
（ト）次に、図１３、図１４Ａ及び図１４Ｂに示すように、トレンチＴＳの内部にゲート電極７を埋め込む（第７工程）。ゲート電極７として、不純物を添加した多結晶シリコンを好適に用いることができる。具体的には、先ず、一般的な低圧ＣＶＤ法を用いて、多結晶シリコン膜をトレンチＴＳの内部及び一主表面ＦＳの上に堆積する。次に、一主表面ＦＳ側から多結晶シリコン膜をエッチバックする。このエッチバック処理は、一主表面ＦＳの上に堆積された多結晶シリコン膜が除去され、一主表面ＦＳの上に堆積されたゲート絶縁膜６が表出した時点で停止する。或いは、多結晶シリコン膜の上にレジストパターンを形成し、例えばドライエッチングを用いて多結晶シリコン膜をパターニングし、トレンチＴＳの内部に埋め込まれた部分を除く他の多結晶シリコン膜を除去してもよい。これにより、ゲート絶縁膜６の内側に埋め込まれた多結晶シリコン膜を、ゲート電極７として残すことができる。
【００５４】
その後、一主表面ＦＳの上に表出したゲート絶縁膜６を除去する。具体的には、トレンチＴＳの内部に埋め込まれたゲート電極７の上に絶縁膜パターンを形成し、絶縁膜パターンをマスクとして、ウェットエッチング法或いはＲＩＥなどのドライエッチング法を用いて、一主表面ＦＳの上に表出したゲート絶縁膜６を除去する。
【００５５】
（チ）次に、図１５、図１６Ａ及び図１６Ｂに示すように、ゲート電極７の上に層間絶縁膜８を形成する（第８工程）。層間絶縁膜８としては、シリコン酸化膜が好適に用いられる。形成方法としては、ゲート電極７を熱酸化してもよい。或いは、熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法などで絶縁膜を堆積する。そして、堆積した絶縁膜の上にレジストパターンを形成し、レジストパターンをマスクにして層間絶縁膜８にコンタクトホールを形成しても良い。コンタクトホールとは、ゲート電極７を除く他の領域が表出する開口である。
【００５６】
（リ）次に、図１７、図１８Ａ及び図１８Ｂに示すように、ウェルコンタクト領域４及びソース領域５にオーミック接合するオーミック電極９を形成し、半導体基体１の一主表面ＳＳにオーミック接合する第２の主電極１０を形成する（第９工程）。オーミック電極９と第２の主電極１０の形成順序は問わない。オーミック電極９としては、ニッケルシリサイドが好適に用いられるが、コバルトシリサイド、チタンシリサイドなどの金属を用いても構わない。
【００５７】
具体的には、先ず、ニッケル膜を第１のウェル領域３より内側の領域に堆積し、パターニングする。堆積方法としては、蒸着法、スパッタ法、ＣＶＤ法などを用いることができる。パターニング方法としては、リフトオフ法を好適に用いることができるが、ドライエッチング法、ウエットエッチング法を用いても構わない。次に、同様にして、半導体基体１の裏面（一主表面ＳＳ）にニッケル膜を堆積する。次に、１０００℃程度のアニールを施すことにより、炭化珪素とニッケルが合金化してニッケルシリサイドが形成され、オーミック電極９及び第２の主電極１０が形成される。オーミック電極９はウェルコンタクト領域４及びソース領域５に電気的に低抵抗で接続され、第２の主電極１０は、半導体基体１に電気的に低抵抗で接続される。
【００５８】
（リ）次に、図１９、図２０Ａ及び図２０Ｂに示すように、ショットキー電極１１を堆積し、ショットキー電極１１をパターニングして、半導体装置の外周部等の領域のショットキー電極１１を除去する（第１０工程）。パターニング方法としてはレジストパターンをマスクとしたドライエッチングやウエットエッチング、リフトオフ法などを用いることができる。レジストのパターニング方法としてはフォトリソグラフィーを用いることができる。
【００５９】
（ヌ）次に、ショットキー電極１１の上にソース電極１２を堆積し、ショットキー電極と同様の方法を用いてパターニングする（第１１工程）。ここでは、ショットキー電極１１とソース電極１２を別々にパターニングするが、ショットキー電極１１とソース電極１２を続けて堆積し、ショットキー電極１１とソース電極１２を同時にパターニングしても良い。以上の工程を経て、図１及び図２Ａ〜図２Ｄに示した半導体装置が完成する。
【００６０】
以上説明したように、本発明の第１の実施の形態によれば、以下の作用効果が得られる。
【００６１】
隣接する絶縁ゲート部（６〜８）の間には、第１の主電極（９、１１、１２）がドリフト領域２にショットキー接合したショットキー接合箇所１３及び第１のウェル領域３が、絶縁ゲート部（６〜８）が伸びる方向に沿って配列されている。これにより、隣接する２つの絶縁ゲート部（６〜８）の間隔を狭めることができるので、半導体装置を微細化することができる。
【００６２】
よって、従来、所定面積あたり、絶縁ゲート部（６〜８）が２本しか設定できなかったが、本発明の実施の形態によれば、絶縁ゲート部（６〜８）を３本以上設定できる。このため、所定面積あたりの電流密度を上げることができるので、半導体装置のオン抵抗を低減することができる。
【００６３】
絶縁ゲート部（６〜８）が伸びる方向に沿って隣接する第１のウェル領域３の距離は、次の条件に従って設定されている。その条件とは、ＭＯＳＦＥＴのオフ状態において、ドリフト領域２と第１の主電極（９、１１、１２）の間に、ＳＢＤの逆方向の所定の電圧を印加した場合、隣接する第１のウェル領域３の外周からそれぞれドリフト領域２へ広がる空乏層が互いに重なることである。これにより、ショットキー接合界面の電界を更に緩和することができる。
【００６４】
図２Ｄに示したように、Ｚ軸方向のみならずＹ軸方向にも反転層（チャンネル）が形成されて電流が流れるため、オン状態における第２の主電極１０とソース電極１２の間の電気抵抗が小さい、即ち、低オン抵抗なＭＯＳＦＥＴを提供することができる。
【００６５】
ＳＢＤは、一般的には電圧の増加に対して指数関数的にリーク電流が増加するため、ＰＮ接合よりリーク電流が発生しやすい。しかしながら、図２Ｃ及び図２Ｄに示したショットキー電極１１とドリフト領域２の間に形成されるＳＢＤは、ＪＢＳ構造を備えている。すなわち、ショットキー電極１１に接続されたｐ−型の第１のウェル領域３からＹ方向に空乏層が伸びるため、ショットキー接合界面の電界が緩和される。したがって、一般的なＳＢＤに比べて、ＭＯＳＦＥＴのオフ状態におけるリーク電流を低減することができる。リーク電流を低減した分、ＳＢＤのショットキー・バリア高さを低く設定することができ、より低オン抵抗なＳＢＤを内蔵することができる。
【００６６】
ＭＯＳＦＥＴに内蔵されるボディダイオードよりもオン電圧が低いＳＢＤを備えることにより、還流時における半導体装置のオン電圧を低下させ、定常損失をより低減することができる。また、ＳＢＤはユニポーラダイオードの一例であるため、ＰＮダイオードなどのバイポーラダイオードより逆回復電荷が少ないという特長を持つ。したがって、ＳＢＤに電流が流れている状態から、電流が遮断される状態に切り替わるときのスイッチング損失をより低減することができる。
【００６７】
図９、図１０Ａ及び図１０Ｂに示した第５工程において、ＪＢＳ構造を形成するための第１のウェル領域３とトレンチＴＳとは互いに直行した線状パターンを有する。これにより、第１のウェル領域３とトレンチＴＳとの間で精密な位置合わせが不要となる。したがって、位置合わせズレによる歩留まり低下がなく、高歩留まりの半導体装置を提供することができる。
【００６８】
（第２の実施の形態）
図２１Ａ〜図２１Ｃを参照して、本発明の第２の実施の形態に係わる半導体装置の構成を説明する。図２１Ａ〜図２１Ｃは、本発明の第２の実施の形態に係わる半導体装置のＡ−Ａ’切断面、Ｃ−Ｃ’切断面及びＤ−Ｄ’切断面における断面構成をそれぞれ示す。平面図に関しては図１と同じであるため図示を省略する。また、Ｂ−Ｂ’切断面における半導体装置の断面構成は、図２Ｂと同じであるため、図示を省略する。
【００６９】
図２１Ａ及び図２１Ｃに示すように、一主表面ＦＳの法線に垂直な方向におけるソース領域とドリフト領域との距離Ｌ３は、一主表面ＦＳの法線に平行な方向におけるソース領域５とドリフト領域２との距離Ｌ２よりも長い。距離Ｌ３は、ＭＯＳＦＥＴにおけるＹ軸方向のチャネル長に相当し、距離Ｌ２は、ＭＯＳＦＥＴにおけるＺ軸方向のチャネル長に相当する。よって、Ｙ軸方向のチャネル長がＺ軸方向のチャネル長よりも長くなる。これにより、ドリフト領域２の一主表面ＦＳの法線に平行な方向（Ｚ軸方向）におけるチャネル形成の閾値電圧を、ドリフト領域２の一主表面ＦＳの法線に垂直な方向（Ｙ軸方向）におけるチャネル形成の閾値電圧よりも高くすることができる。よって、チャネルを流れるオン電流が、狭い領域（Ｌ３部分）に集中することを抑制することができるので、破壊耐性、信頼性、歩留まりが高い半導体装置を提供することができる。
【００７０】
例えば、第１のウェル領域３を形成する第２工程において、ｐ型の不純物イオンの加速電圧を弱めればよい。これにより、ｐ型の不純物は一主表面ＦＳから浅い領域に注入され、第１のウェル領域３の深さが浅くなり、一主表面ＦＳの法線に平行な方向におけるソース領域５とドリフト領域２との距離Ｌ２を短くすることができる。
【００７１】
その他の構成、動作及び製造方法は、第１の実施の形態と同様であるため、説明を省略する。
【００７２】
（第３の実施の形態）
図２２Ａは、一主表面ＦＳの法線方向から見た時の、第１のウェル領域３、絶縁ゲート部（６、７、８）、ショットキー接合箇所１３、ウェルコンタクト領域４、ソース領域５の配置を示す。第１の主電極（９、１１、１２）は図示していない。
【００７３】
図２２ＡのＰ−Ｑ間は、Ｘ軸方向の単位セルであり、Ｒ−Ｓ間はＹ軸方向の単位セルである。図２２Ａに示した範囲外の部分においては、Ｘ軸方向及びＹ軸方向の単位セルがそれぞれ繰り返されている。
【００７４】
複数のウェルコンタクト領域４は、絶縁ゲート部（６〜８）に交差し、且つ互いに平行な線状パターンを有する。また、複数のソース領域５は、絶縁ゲート部（６〜８）に交差し、且つ互いに平行な線状パターンを有する。これにより、Ｘ軸方向の第１のウェル領域３、ウェルコンタクト領域４及びソース領域５の構造が均一になるため、隣接する２つの絶縁ゲート部（６〜８）の間隔を更に狭めることができる。
【００７５】
また、第１のウェル領域３だけでなくウェルコンタクト領域４及びソース領域５に対しても絶縁ゲート部（６〜８）を精密に位置合わせする必要がなくなる。したがって、位置合わせズレによる歩留まり低下を更に抑制することができる。
【００７６】
また、図２２Ｂに示すＹ軸方向に平行なチャネル部分に、ｐ＋型のウェルコンタクト領域４が形成されている。このため、Ｙ軸方向に平行なチャネル部の閾値電圧が高くなる。よって、チャネルを流れるオン電流が、狭い領域（Ｌ３部分）に集中することを抑制することができるので、破壊耐性、信頼性、歩留まりが高い半導体装置を提供することができる。
【００７７】
なお、その他の構成、動作及び製造方法は、第１の実施の形態と同様であるため、説明を省略する。
【００７８】
（第１の変形例）
図２２Ｂに、図２２Ａにおける絶縁ゲート部（６〜８）の間隔を狭めた第１の変形例を示す。図２２ＢのＰ−Ｑ間は、Ｘ軸方向の単位セルであり、Ｒ−Ｓ間はＹ軸方向の単位セルである。図２２Ａに示した範囲外の部分においては、Ｘ軸方向及びＹ軸方向の単位セルがそれぞれ繰り返されている。
【００７９】
絶縁ゲート部（６〜８）を高密度に配置することにより、単位セルのＸ軸方向の幅が狭くなり、単位セルのサイズを縮小化することができる。よって、更に低オン抵抗のＭＯＳＦＥＴを提供することができる。
【００８０】
（第４の実施の形態）
図２４は、一主表面ＦＳの法線方向から見た時の、第１のウェル領域３、絶縁ゲート部（６、７、８）、ショットキー接合箇所１３、ウェルコンタクト領域４、ソース領域５の配置を示す。第１の主電極（９、１１、１２）は図示していない。
【００８１】
図２５は、図２４に示した半導体装置のＣ−Ｃ’切断面における断面構成を示す。図２４のＡ−Ａ’切断面及びＢ−Ｂ’切断面における半導体装置の断面構成は、それぞれ、図２３Ａ及び図２Ｂと同じであるため、図示を省略する。
【００８２】
図２４のＰ−Ｑ間は、Ｘ軸方向の単位セルであり、Ｒ−Ｓ間はＹ軸方向の単位セルである。図２４に示した範囲外の部分においては、Ｘ軸方向及びＹ軸方向の単位セルがそれぞれ繰り返されている。
【００８３】
第３の実施の形態に係わる半導体装置と比べて、第１のウェル領域３よりも高濃度のｐ型不純物が添加されたｐ＋型のウェルコンタクト領域４が、ドリフト領域２と第１のウェル領域３の境界に配置されている点が異なる。詳細には、図２５に示すように、ウェルコンタクト領域４が、第１のウェル領域３とドリフト領域２の境界面のうち、一主表面ＦＳに略垂直な境界面に配置されている。
【００８４】
このような構成にすることによって、図２５に示すように、２つのウェルコンタクト領域４でドリフト領域２を挟んだＪＢＳ構造を形成できるため、２つのウェルコンタクト領域４からドリフト領域２に伸びる空乏層の幅をより広くすることができる。その結果、ショットキー接合界面の電界を緩和する効果をより顕著にすることができ、ＭＯＳＦＥＴのオフ状態におけるＳＢＤに流れるリーク電流をより低減することができる。リーク電流を低減した分、ＳＢＤのショットキー・バリア高さを低く設定することができ、より低オン抵抗なＳＢＤを内蔵することができる。
【００８５】
また、図２５に示すＹ軸方向に平行なチャネル部分に、ｐ＋型のウェルコンタクト領域４が形成されている。このため、Ｙ軸方向に平行なチャネル部の閾値電圧が高くなる。よって、チャネルを流れるオン電流が、狭い領域に集中することを抑制することができるので、破壊耐性、信頼性、歩留まりが高い半導体装置を提供することができる。
【００８６】
複数のウェルコンタクト領域４は、絶縁ゲート部（６〜８）に交差し、且つ互いに平行な線状パターンを有する。また、複数のソース領域５は、絶縁ゲート部（６〜８）に交差し、且つ互いに平行な線状パターンを有する。これにより、Ｘ軸方向の第１のウェル領域３、ウェルコンタクト領域４及びソース領域５の構造が均一になるため、隣接する２つの絶縁ゲート部（６〜８）の間隔を更に狭めることができる。
【００８７】
また、第１のウェル領域３だけでなくウェルコンタクト領域４及びソース領域５に対しても絶縁ゲート部（６〜８）を精密に位置合わせする必要がなくなる。したがって、位置合わせズレによる歩留まり低下を更に抑制することができる。
【００８８】
なお、その他の構成、動作及び製造方法は、第３の実施の形態と同様であるため、説明を省略する。
【００８９】
（第５の実施の形態）
図２６は、一主表面ＦＳの法線方向から見た時の、第１のウェル領域３、第２のウェル領域１４、絶縁ゲート部（６、７、８）、ショットキー接合箇所１３、ウェルコンタクト領域４、ソース領域５の配置を示す。第１の主電極（９、１１、１２）は図示していない。
【００９０】
図２７は、図２６に示した半導体装置のＢ−Ｂ’切断面における断面構成を示す。図２６のＡ−Ａ’切断面、Ｃ−Ｃ’切断面及びＤ−Ｄ’切断面における半導体装置の断面構成は、それぞれ、図２Ａ、図２Ｃ及び図２Ｄと同じであるため、図示を省略する。
【００９１】
第１の実施の形態に係わる半導体装置と比べて、半導体装置が、絶縁ゲート部（６〜８）とドリフト領域２の境界に配置され、且つ第１の主電極（９、１１、１２）に接続されたｐ−型の第２のウェル領域１４を更に有する点が異なる。詳細には、第２のウェル領域１４は、ゲート絶縁膜６とドリフト領域２の境界面のうち、一主表面ＦＳに略垂直な境界面に配置されている。更に、第２のウェル領域１４の一部は、ドリフト領域２の一主表面ＦＳに表出し、ショットキー電極１１に対して電気的に低抵抗に接触している。これにより、図２６に示すように、ショットキー接合箇所１３は、第１のウェル領域３及び第２のウェル領域１４によって囲まれる。
【００９２】
このような構成にすることによって、図２７に示すように、絶縁ゲート部（６〜８）が伸びる方向に垂直な切断面においても、ＪＢＳ構造が形成される。第１の実施の形態に比べて、ショットキー接合界面の電界を緩和する効果をより顕著にすることができ、ＭＯＳＦＥＴのオフ状態におけるＳＢＤに流れるリーク電流をより低減することができる。
【００９３】
なお、第２のウェル領域１４に添加される不純物の種類及びその濃度は、第１のウェル領域３と同じであってもよいし、異なっていても構わない。また、第２のウェル領域１４は第１のウェル領域３と同時に形成しても良いし、別の工程にて形成しても構わない。その他の構成、動作及び製造方法は、第１の実施の形態と同様であるため、説明を省略する。
【００９４】
（第６の実施の形態）
図２８は、一主表面ＦＳの法線方向から見た時の、オーミック電極９及びショットキー電極１１の配置を示す。ソース電極１２は図示していない。
【００９５】
図２８のＰ−Ｑ間は、Ｘ軸方向の単位セルであり、Ｒ−Ｓ間はＹ軸方向の単位セルである。図２８に示した範囲外の部分においては、Ｘ軸方向及びＹ軸方向の単位セルがそれぞれ繰り返されている。
【００９６】
図２９Ａは、図２８に示した半導体装置のＡ−Ａ’切断面における断面構成を示す。図２９Ｂは、図２８に示した半導体装置のＣ−Ｃ’切断面における断面構成を示す。図２９Ｃは、図２８に示した半導体装置のＤ−Ｄ’切断面における断面構成を示す。図２８のＢ−Ｂ’切断面における半導体装置の断面構成は、図２Ｂと同じであるため、図示を省略する。
【００９７】
第１の実施の形態に係わる半導体装置と比べて、ショットキー電極１１がパターニングされている点が異なる。詳細には、図２８に示すように、ショットキー電極１１は、線状にパターニングされ、且つ、絶縁ゲート部（６〜８）の線状パターンに対して直交するように配置されている。ショットキー電極１１とオーミック電極９とが、絶縁ゲート部（６〜８）が伸びる方向に交互に配列されている。
【００９８】
図２９Ｂ及び図２９Ｃに示すように、ショットキー電極１１はオーミック電極９の上に配置されず、オーミック電極９の上にはソース電極１２が直接配置されている。ショットキー電極１１の両端部は、第１のウェル領域３にオーバーラップしている。
【００９９】
このような構成にすることによって、ソース電極１２とオーミック電極９が直接接触し、ソース電極１２とソース領域５間の寄生抵抗を低減することができる。
【０１００】
なお、その他の構成、動作及び製造方法は、第１の実施の形態と同様であるため、説明を省略する。
【０１０１】
（第７の実施の形態）
第７の実施の形態では、第６の実施の形態で述べた第１の実施の形態に対する同様な変更を、第３の実施の形態に係わる半導体装置に対して加えた場合について説明する。
【０１０２】
図３０Ａは、本発明の第７の実施の形態に係わる半導体装置のＡ−Ａ’切断面における断面構成を示す。図３０Ｂは、図３０Ａに示した半導体装置のＣ−Ｃ’切断面における断面構成を示す。半導体装置の平面構成及び半導体装置のＢ−Ｂ’切断面における半導体装置の断面構成は、それぞれ、図２８及び図２Ｂと同じであるため、図示を省略する。
【０１０３】
第３の実施の形態に係わる半導体装置と比べて、ショットキー電極１１がパターニングされている点が異なる。詳細には、図２８に示したように、ショットキー電極１１は、互いに平行な線状にパターニングされ、且つ、絶縁ゲート部（６〜８）の線状パターンに対して直交するように配置されている。ショットキー電極１１とオーミック電極９とが、絶縁ゲート部（６〜８）が伸びる方向に沿って交互に配列されている。
【０１０４】
図３０Ａ及び図３０Ｂに示すように、ショットキー電極１１はオーミック電極９の上に配置されず、オーミック電極９の上にはソース電極１２が直接配置されている。ショットキー電極１１の両端部は、第１のウェル領域３にオーバーラップしている。
【０１０５】
このような構成にすることによって、ソース電極１２とオーミック電極９が直接接触し、ソース電極１２とソース領域５間の寄生抵抗を低減することができる。
【０１０６】
なお、その他の構成、動作及び製造方法は、第３の実施の形態と同様であるため、説明を省略する。
【０１０７】
（第８の実施の形態）
第８の実施の形態では、第６の実施の形態で述べた第１の実施の形態に対する同様な変更を、第４の実施の形態に係わる半導体装置に対して加えた場合について説明する。
【０１０８】
図３１は、本発明の第８の実施の形態に係わる半導体装置のＣ−Ｃ’切断面における断面構成を示す。半導体装置の平面構成、半導体装置のＡ−Ａ’切断面における半導体装置の断面構成、及びＢ−Ｂ’切断面における半導体装置の断面構成は、それぞれ、図２８、図３０Ａ及び図２Ｂと同じであるため、図示を省略する。
【０１０９】
第４の実施の形態に係わる半導体装置と比べて、ショットキー電極１１がパターニングされている点が異なる。詳細には、図２８に示したように、ショットキー電極１１は、互いに平行な線状にパターニングされ、且つ、絶縁ゲート部（６〜８）の線状パターンに対して直交するように配置されている。ショットキー電極１１とオーミック電極９とが、絶縁ゲート部（６〜８）が伸びる方向にそって交互に配列されている。
【０１１０】
図３０Ａ及び図３０Ｂに示したように、ショットキー電極１１はオーミック電極９の上に配置されず、オーミック電極９の上にはソース電極１２が直接配置されている。ショットキー電極１１の両端部は、第１のウェル領域３にオーバーラップしている。
【０１１１】
このような構成にすることによって、ソース電極１２とオーミック電極９が直接接触し、ソース電極１２とソース領域５間の寄生抵抗を低減することができる。
【０１１２】
なお、その他の構成、動作及び製造方法は、第４の実施の形態と同様であるため、説明を省略する。
【０１１３】
（第９の実施の形態）
第９の実施の形態では、第６の実施の形態におけるショットキー電極１１の代りに、一主表面ＦＳに表出したドリフト領域２にヘテロ接合されたヘテロ電極１５を備える半導体装置について説明する。
【０１１４】
図３２は、一主表面ＦＳの法線方向から見た時の、オーミック電極９及びヘテロ電極１５の配置を示す。ソース電極１２は図示していない。
【０１１５】
図３２のＰ−Ｑ間は、Ｘ軸方向の単位セルであり、Ｒ−Ｓ間はＹ軸方向の単位セルである。図３２に示した範囲外の部分においては、Ｘ軸方向及びＹ軸方向の単位セルがそれぞれ繰り返されている。
【０１１６】
図３３Ａは、図３２に示した半導体装置のＢ−Ｂ’切断面における断面構成を示す。図３３Ｂは、図３２に示した半導体装置のＣ−Ｃ’切断面における断面構成を示す。図３３Ｃは、図３２に示した半導体装置のＤ−Ｄ’切断面における断面構成を示す。図３２のＡ−Ａ’切断面における半導体装置の断面構成は、図２９Ａと同じであるため、図示を省略する。
【０１１７】
前述したように、ドリフト領域２は炭化珪素（ＳｉＣ）からなる。また、第１の主電極（９、１５、１２）は、ウェルコンタクト領域４及びソース領域５にオーミック接合されたオーミック電極９と、ドリフト領域２にヘテロ接合されたヘテロ電極１５と、オーミック電極９及びヘテロ電極１５に接続されたソース電極１２とからなる。
【０１１８】
ヘテロ電極１５は、ドリフト領域２を構成するｎ−型の炭化珪素よりもエネルギーバンドギャップが狭い半導体、例えば、多結晶シリコン（Ｓｉ）からなる。ヘテロ電極１５がドリフト領域２にヘテロ接合したヘテロ接合箇所には、ユニポーラダイオードの他の例として、ヘテロ・ジャンクション（接合）・ダイオード（ＨＪＤ）が形成される。
【０１１９】
炭化珪素（ＳｉＣ）と多結晶シリコン（Ｓｉ）を接触させると、エネルギーバンド構造の違いにより整流性を持つＨＪＤが形成されることが一般的に知られている。また、多結晶シリコンに注入する不純物の種類や濃度によって、ＨＪＤのオン電圧を制御することが可能である。
【０１２０】
図３２に示すように、ヘテロ電極１５は、絶縁ゲート部（６〜８）の線状パターンに対して直交する線状パターンを有する。ヘテロ電極１５とオーミック電極９とが、絶縁ゲート部（６〜８）が伸びる方向に交互に配列されている。
【０１２１】
図３３Ａに示すように、ドリフト領域２の一主表面ＦＳ上に、直接、ヘテロ電極１５が配置されている。ドリフト領域２及びヘテロ電極１５は、ヘテロ接合することによりＨＪＤを形成している。
【０１２２】
図３３Ｂ及び図３３Ｃに示すように、ヘテロ電極１５はオーミック電極９の上に配置されず、オーミック電極９の上にはソース電極１２が直接配置されている。ヘテロ電極１５の両端部は、第１のウェル領域３にオーバーラップしている。
【０１２３】
次に、図３４〜図３７を参照して、本発明の第９の実施の形態に係わる半導体装置の製造方法を説明する。
【０１２４】
（い）先ず、図３、図４に示した第１工程から、図１５、図１６Ａ及び図１６Ｂに示した第８工程まで、第１の実施の形態と同じ工程を実施する。
【０１２５】
（ろ）次に、図３４及び図３５に示すように、第１の主表面ＦＳ全面に多結晶シリコン１５を堆積し、多結晶シリコン１５をパターニングして、ヘテロ電極１５を形成する（第９１工程）。パターニング方法としてはレジストパターンをマスクとしたドライエッチングやウエットエッチング、リフトオフ法などを用いることができる。レジストのパターニング方法としてはフォトリソグラフィーを用いることができる。
【０１２６】
なお、図３４は、本発明の第９の実施の形態に係わる半導体装置の製造方法における第９１工程を示す。図３５は、図３４に示した半導体装置のＢ−Ｂ’切断面を示す。図３４のＡ−Ａ’切断面における半導体装置の断面構成は、図１６Ａと同じであるため、図示を省略する。
【０１２７】
（は）次に、図１７、図１８Ａ及び図１８Ｂに示した第９工程と同じ工程を実施する（第９２工程）。これにより、ウェルコンタクト領域４及びソース領域５にオーミック接合するオーミック電極９が形成され、半導体基体１の一主表面ＳＳにオーミック接合する第２の主電極１０が形成される。
【０１２８】
なお、図３６は、本発明の第９の実施の形態に係わる半導体装置の製造方法における第９２工程を示す。図３７は、図３６に示した半導体装置のＢ−Ｂ’切断面を示す。図３６のＡ−Ａ’切断面における半導体装置の断面構成は、図１８Ａと同じであるため、図示を省略する。
【０１２９】
（に）次に、ヘテロ電極１５及びオーミック電極９の上にソース電極１２を堆積し、半導体装置の外周部等の領域のソース電極１２を除去する（第９３工程）。以上の工程を経て、図３２及び図３３Ａ〜図３３Ｃに示した半導体装置が完成する。
【０１３０】
以上説明したように、本発明の第９の実施の形態によれば、以下の作用効果が得られる。
【０１３１】
オーミック電極９を形成する（第９２工程）前に、ＨＪＤを構成するヘテロ電極１５を形成している（第９１工程）。第１の実施の形態では、ＳＢＤが形成されるショットキー接合箇所１３が露出した状態で、オーミック電極を形成するための合金化アニールを実施している。これに対して、第９の実施の形態では、ＨＪＤが形成されるヘテロ接合箇所をヘテロ電極（多結晶シリコン）１５で保護した状態で、オーミック電極９を形成するための合金化アニールを実施する。したがって、第１の実施の形態に比べて、ドリフト領域２とヘテロ電極（多結晶シリコン）１５の界面をより清浄に保つことができるので、オフ時のリーク電流をより低減することができる。リーク電流を低減した分、ヘテロ接合の障壁高さを低く設定することができ、より低オン抵抗なＨＪＤを内蔵することができる。
【０１３２】
なお、その他の構成、動作及び製造方法は、第６の実施の形態と同様であるため、説明を省略する。
【０１３３】
（第２の変形例）
また、第９の実施の形態における構成に、第２の実施の形態で述べたＹ軸方向のチャネル長をＺ軸方向のチャネル長より長くする構成を適用してもよい。これにより、ドリフト領域２の一主表面ＦＳの法線に平行な方向（Ｚ軸方向）におけるチャネル形成の閾値電圧を、ドリフト領域２の一主表面ＦＳの法線に垂直な方向（Ｙ軸方向）におけるチャネル形成の閾値電圧よりも高くすることができる。よって、チャネルを流れるオン電流が、狭い領域（Ｌ３部分）に集中することを抑制することができるので、破壊耐性、信頼性、歩留まりが高い半導体装置を提供することができる。
【０１３４】
また、第９の実施の形態における構成に、第３の実施の形態で述べたウェルコンタクト領域４及びソースコンタクト領域５をＸ軸に平行な線状に配置する構成を適用してもよい。これにより、Ｘ軸方向の第１のウェル領域３、ウェルコンタクト領域４及びソース領域５の構造が均一になるため、隣接する２つの絶縁ゲート部（６〜８）の間隔を更に狭めることができる。
【０１３５】
また、第１のウェル領域３だけでなくウェルコンタクト領域４及びソース領域５に対しても絶縁ゲート部（６〜８）を精密に位置合わせする必要がなくなる。したがって、位置合わせズレによる歩留まり低下を更に抑制することができる。
【０１３６】
また、図２３Ｂに示すＹ軸方向に平行なチャネル部分に、ｐ＋型のウェルコンタクト領域４が形成されている。このため、Ｙ軸方向に平行なチャネル部の閾値電圧が高くなる。よって、チャネルを流れるオン電流が、狭い領域（Ｌ３部分）に集中することを抑制することができるので、破壊耐性、信頼性、歩留まりが高い半導体装置を提供することができる。
【０１３７】
また、第９の実施の形態における構成に、第４の実施の形態で述べた第１のウェル領域３よりも高濃度のｐ型不純物が添加されたｐ＋型のウェルコンタクト領域４が、ドリフト領域２と第１のウェル領域３の境界に配置されている構成を適用してもよい。これにより、図２５に示すように、２つのウェルコンタクト領域４でドリフト領域２を挟んだＪＢＳ構造を形成できるため、２つのウェルコンタクト領域４からドリフト領域２に伸びる空乏層の幅をより広くすることができる。その結果、ヘテロ接合界面の電界を緩和する効果をより顕著にすることができ、ＭＯＳＦＥＴのオフ状態におけるＨＪＤに流れるリーク電流をより低減することができる。リーク電流を低減した分、ＨＪＤのヘテロ接合の障壁高さを低く設定することができ、より低オン抵抗なＨＪＤを内蔵することができる。
【０１３８】
また、図２５に示すＹ軸方向に平行なチャネル部分に、ｐ＋型のウェルコンタクト領域４が形成されている。このため、Ｙ軸方向に平行なチャネル部の閾値電圧が高くなる。よって、チャネルを流れるオン電流が、狭い領域に集中することを抑制することができるので、破壊耐性、信頼性、歩留まりが高い半導体装置を提供することができる。
【０１３９】
複数のウェルコンタクト領域４は、絶縁ゲート部（６〜８）に交差する線状パターンを有する。また、複数のソース領域５は、絶縁ゲート部（６〜８）に交差する線状パターンを有する。これにより、Ｘ軸方向の第１のウェル領域３、ウェルコンタクト領域４及びソース領域５の構造が均一になるため、隣接する２つの絶縁ゲート部（６〜８）の間隔を更に狭めることができる。
【０１４０】
また、第１のウェル領域３だけでなくウェルコンタクト領域４及びソース領域５に対しても絶縁ゲート部（６〜８）を精密に位置合わせする必要がなくなる。したがって、位置合わせズレによる歩留まり低下を更に抑制することができる。
【０１４１】
また、第９の実施の形態における構成に、第５の実施の形態で述べた、絶縁ゲート部（６〜８）とドリフト領域２の境界に配置され、且つ第１の主電極（９、１５、１２）に接続されたｐ−型の第２のウェル領域１４を更に追加してもよい。これにより、図２７に示すように、絶縁ゲート部（６〜８）が伸びる方向に垂直な切断面においても、ＪＢＳ構造が形成される。よって、第１の実施の形態に比べて、ヘテロ接合界面の電界を緩和する効果をより顕著にすることができ、ＭＯＳＦＥＴのオフ状態におけるＨＪＤに流れるリーク電流をより低減することができる。
【０１４２】
以上、第１〜第９の実施の形態に係わる半導体装置の基本構造（ＸＹ方向の単位セルの構造）について説明した。単位セルが複数並列接続された半導体チップの最外周部では、ガードリングなどの終端構造を採用している。この終端構造により、電界効果トランジスタ（ＦＥＴ）のオフ時における周辺での電界集中を緩和して、半導体装置の高耐圧を実現する。しかし、第１〜第９の実施の形態に係わる半導体装置には、パワーデバイス分野で一般的に用いられる終端構造が適用可能であり、その図示及び説明は省略する。
【０１４３】
（その他の実施の形態）
上記のように、本発明は、９つの実施形態及びその変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。すなわち、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。
【０１４４】
第１〜第９の実施の形態においては、半導体基体１及びドリフト領域２の材質として、炭化珪素を例に挙げて説明したが、炭化珪素の代りに、シリコン（Ｓｉ）やガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどの他の半導体材料を用いても構わない。
【０１４５】
トレンチ型ＭＯＳＦＥＴについて説明したが、プレーナ型、その他の構成のＭＯＳＦＥＴであっても本発明を適用することができる。
【産業上の利用可能性】
【０１４６】
本発明に係わる半導体装置によれば、ドリフト領域の一主表面の法線方向から見て、複数の絶縁ゲート部は、互いに平行な線状パターンを有する。そして、隣接する絶縁ゲート部の間に、第１の主電極がドリフト領域に接合された接合箇所及び第１のウェル領域が、絶縁ゲート部が伸びる方向に沿って配列されている。したがって、隣接する絶縁ゲート部の間隔を狭めて、半導体装置を微細化することができる。よって、本発明に係わる半導体装置は、産業上利用可能である。
【符号の説明】
【０１４７】
１：半導体基体
２：ドリフト領域
３：第１のウェル領域
４：ウェルコンタクト領域
５：ソース領域
６：ゲート絶縁膜（絶縁ゲート部）
７：ゲート電極（絶縁ゲート部）
８：層間絶縁膜（絶縁ゲート部）
９：オーミック電極（第１の主電極）
１０：ドレイン電極（第２の主電極）
１１：ショットキー電極（第１の主電極）
１２：ソース電極（第１の主電極）
１３：ショットキー接合領域
１４：第２のウェル領域
１５：ヘテロ電極（第１の主電極）
Ｐ−Ｑ：Ｘ軸方向の単位セル
Ｒ−Ｓ：Ｙ軸方向の単位セル
【図１】
0005565461.tif 000002
【図２Ａ】
0005565461.tif 000003
【図２Ｂ】
0005565461.tif 000004
【図２Ｃ】
0005565461.tif 000005
【図２Ｄ】
0005565461.tif 000006
【図３】
0005565461.tif 000007
【図４】
0005565461.tif 000008
【図５】
0005565461.tif 000009
【図６】
0005565461.tif 000010
【図７】
0005565461.tif 000011
【図８】
0005565461.tif 000012
【図９】
0005565461.tif 000013
【図１０Ａ】
0005565461.tif 000014
【図１０Ｂ】
0005565461.tif 000015
【図１１】
0005565461.tif 000016
【図１２Ａ】
0005565461.tif 000017
【図１２Ｂ】
0005565461.tif 000018
【図１３】
0005565461.tif 000019
【図１４Ａ】
0005565461.tif 000020
【図１４Ｂ】
0005565461.tif 000021
【図１５】
0005565461.tif 000022
【図１６Ａ】
0005565461.tif 000023
【図１６Ｂ】
0005565461.tif 000024
【図１７】
0005565461.tif 000025
【図１８Ａ】
0005565461.tif 000026
【図１８Ｂ】
0005565461.tif 000027
【図１９】
0005565461.tif 000028
【図２０Ａ】
0005565461.tif 000029
【図２０Ｂ】
0005565461.tif 000030
【図２１Ａ】
0005565461.tif 000031
【図２１Ｂ】
0005565461.tif 000032
【図２１Ｃ】
0005565461.tif 000033
【図２２Ａ】
0005565461.tif 000034
【図２２Ｂ】
0005565461.tif 000035
【図２３Ａ】
0005565461.tif 000036
【図２３Ｂ】
0005565461.tif 000037
【図２４】
0005565461.tif 000038
【図２５】
0005565461.tif 000039
【図２６】
0005565461.tif 000040
【図２７】
0005565461.tif 000041
【図２８】
0005565461.tif 000042
【図２９Ａ】
0005565461.tif 000043
【図２９Ｂ】
0005565461.tif 000044
【図２９Ｃ】
0005565461.tif 000045
【図３０Ａ】
0005565461.tif 000046
【図３０Ｂ】
0005565461.tif 000047
【図３１】
0005565461.tif 000048
【図３２】
0005565461.tif 000049
【図３３Ａ】
0005565461.tif 000050
【図３３Ｂ】
0005565461.tif 000051
【図３３Ｃ】
0005565461.tif 000052
【図３４】
0005565461.tif 000053
【図３５】
0005565461.tif 000054
【図３６】
0005565461.tif 000055
【図３７】
0005565461.tif 000056