(57)【特許請求の範囲】
【請求項１】
同期して動作するｍ（ｍは２以上の整数）個のモジュールを有するフォールト・トレラント・コンピュータの各モジュールを検査する検査システムにおいて、
前記モジュールの同時接続数が、ｍより多いｎ個であり、接続された前記モジュールの出力信号を入力するバックプレーンを備え、
前記バックプレーンは、
異なる前記モジュールからの出力信号を入力して比較する比較部であって、比較するモジュールの組み合わせがそれぞれ異なる少なくともｎ−１個の比較部を備えることを特徴とする検査システム。
【請求項２】
前記各比較部の比較結果を表示する表示部をさらに備えることを特徴とする請求項１に記載の検査システム。
【請求項３】
前記モジュールとの同時接続数ｎは、ｍの倍数であることを特徴とする請求項１又は２に記載の検査システム。
【請求項４】
前記比較部の数が、
ｎ−１個であることを特徴とする請求項１乃至３のいずれか一項に記載の検査システム。
【請求項５】
ｎ個の前記モジュールのうちのいずれか１つのモジュールからの出力信号が、ｎ−１個の比較部に入力されていることを特徴とする請求項４に記載の検査システム。
【請求項６】
同期して動作するｍ（ｍは２以上の整数）個のモジュールを有するフォールト・トレラント・コンピュータの各モジュールの検査に用いられる検査用バックプレーンにおいて、
前記モジュールの同時接続数が、ｍより多いｎ個であり、接続された前記モジュールの出力信号を入力する接続部と、
前記接続部に接続された異なる前記モジュールからの出力信号を入力して比較する比較部であって、比較するモジュールの組み合わせがそれぞれ異なる少なくともｎ−１個の比較部と、を備えることを特徴とする検査用バックプレーン。
【請求項７】
前記各比較部の比較結果を表示する表示部をさらに備えることを特徴とする請求項６に記載の検査用バックプレーン。
【請求項８】
前記モジュールとの同時接続数ｎが、ｍの倍数であることを特徴とする請求項６又は７に記載の検査用バックプレーン。
【請求項９】
前記比較部の数が、
ｎ−１個であることを特徴とする請求項６乃至８のいずれか一項に記載の検査用バックプレーン。
【請求項１０】
ｎ個の前記モジュールのうちのいずれか１つのモジュールからの出力信号が、ｎ−１個の比較部に入力されていることを特徴とする請求項９に記載の検査用バックプレーン。
【請求項１１】
同期して動作するｍ（ｍは２以上の整数）個のモジュールを有するフォールト・トレラント・コンピュータの各モジュールを検査する検査方法において、
ｍより多いｎ個の前記モジュールと同時接続されたバックプレーンに、各モジュールの出力信号を入力する第１の工程と、
異なる前記モジュールからの出力信号を入力して比較するために前記バックプレーンに設けられた比較器であって、比較するモジュールの組み合わせがそれぞれ異なる少なくとも１つの比較器を用いて、異なる前記モジュールからの出力信号を比較する第２の工程と、
前記各比較器の比較結果を、表示装置を用いて表示する第３の工程と、を含むことを特徴とする検査方法。
【請求項１２】
同期して動作するｍ（ｍは２以上の整数）個のモジュールを有するフォールト・トレラント・コンピュータを製造する製造方法において、
前記フォールト・トレラント・コンピュータを構成する各モジュールを製造する製造工程と、
請求項１１に記載の検査方法を用いて、ｍより多いｎ個の前記各モジュールを検査する検査工程と、
前記検査工程において検査された前記モジュールを用いて、前記フォールト・トレラント・コンピュータを組み立てる組み立て工程と、を含むことを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに同期して動作するｍ（ｍは２以上の整数）個のモジュールを有するｍ重化モジュールの各モジュールを検査する検査システム、当該モジュールの検査に用いられる検査用バックプレーン、当該モジュールの検査方法及びｍ重化モジュールの製造方法に関する。
【背景技術】
【０００２】
高度な信頼性を提供するコンピュータとして、フォールト・トレラント・コンピュータ（以下、「ＦＴコンピュータ」と略述する）がある（例えば、特許文献１参照）。このようなＦＴコンピュータは、クライアントサーバシステムの高可用性サーバとして用いられることが多い。
【０００３】
ＦＴコンピュータでは、モジュールが二重化又は多重化されている。ＦＴコンピュータを構成する各モジュールには、ハードウエア構成が同じＣＰＵ（中央処理装置）が含まれている。全てのＣＰＵには、同期したクロック信号が入力され、同じタイミングで同じデータが与えられている。これにより、各モジュールのＣＰＵサブシステムは、正常であれば、常に同じ動作をするようになる。このように、複数のＣＰＵが全く同じ動作をしている状態を、ロックステップ動作と呼ぶ。
【０００４】
図１０には、ＦＴコンピュータの概略的な構成が示されている。図１０に示されるように、ＦＴコンピュータ１００は、モジュール１1、１2と、筐体２と、バックプレーン３と、を備えている。モジュール１1、１2は、ＣＰＵ等の各種チップが搭載され、それらのチップ間を接続する配線が設けられた基板である。モジュール１1、１2は、筐体２内に格納され、不図示のコネクタで、バックプレーン３と接続されている。バックプレーン３には、モジュール間で信号を送受信するための配線が設けられている。
【０００５】
モジュール１1は、ＣＰＵ１１1と、ＦＴ制御回路１２1と、比較器１３1とを備えている。また、モジュール１2は、ＣＰＵ１１2と、ＦＴ制御回路１２2と、比較器１３2とを備えている。
【０００６】
ＣＰＵ１１1は、不図示のクロック源から入力されるクロック信号に従って、不図示のメモリに格納されたプログラムを実行することにより、モジュール１1の機能を実現する。ＦＴ制御回路１２1は、ＣＰＵ１１1とのデータ送受信を行い、ＣＰＵ１１1の動作を常時監視している。ＦＴ制御回路１２1は、ＣＰＵ１１1の処理結果に相当する信号を、他のモジュール１2との二重化動作を比較するための比較用信号として出力している。この比較用信号は、比較器１３1に出力されるとともに、バックプレーン３にも出力されている。バックプレーン３に入力された比較用信号は、さらにモジュール１2に入力され、最終的に、モジュール１2の比較器１３2に入力されている。
【０００７】
一方、ＣＰＵ１１2は、ＣＰＵ１１1に入力されるのと同じ周波数のクロック信号に従って、不図示のメモリに格納されたプログラムを実行することにより、モジュール１2の機能を実現する。ＦＴ制御回路１２2は、ＣＰＵ１１2とのデータ送受信を行い、ＣＰＵ１１2の動作を常時監視している。ＦＴ制御回路１２2は、ＣＰＵ１１2の処理結果に相当する信号を、他のモジュール１1との二重化動作を比較するための比較用信号として出力している。この比較用信号は、比較器１３2に出力されるとともに、バックプレーン３にも出力されている。バックプレーン３に入力された比較用信号は、さらにモジュール１1に入力され、最終的にモジュール１1の比較器１３1に入力されている。
【０００８】
このように、比較器１３1、１３2には、モジュール１1、１2の二重化動作の比較のために、自モジュールの比較用信号と、他のモジュールからの比較用信号とが入力されている。比較器１３1、１３2は、入力される両信号を比較し、両信号が一致しているか否かを示す信号を出力する。したがって、この比較器１３1、１３2の出力を参照すれば、各モジュール１1、１2が、正常に動作しているか否かを確認することができる。比較器１３1、１３2の出力信号は、ＦＴ制御回路１２1、１２2に入力され、二重化動作のチェックに用いられている。
【０００９】
【特許文献１】特開２００６−１７２３９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように、ＦＴコンピュータでは、多重化された各モジュールが同じ動作を行って、常に同じ処理結果を出力する必要がある。そこで、ＦＴコンピュータの製造工程では、各モジュールの製造後における出荷前の検査において、各モジュールに設けられている比較器の出力を参照し、各モジュールが正常に動作しているか否かを検査している。
【００１１】
しかしながら、このような検査方法では、一度に１台のＦＴコンピュータ分のモジュール（二重化モジュールの場合は２つのモジュール）しか検査することができない。このことは、装置の製造効率の面からすると好ましいことではない。
【００１２】
また、一度に２つのモジュールの出力信号しか比較することができないのでは、いずれのモジュールが不良であるのかまでは判定することができず、個々のモジュールの良否を判定するのに時間を要してしまう。
【００１３】
本発明は、上記事情に鑑みてなされたもので、ＦＴコンピュータの製造効率を向上させることができる検査システム、検査バックプレーン、検査方法及び製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の第１の観点に係る検査システムは、同期して動作するｍ（ｍは２以上の整数）個のモジュールを有するフォールト・トレラント・コンピュータの各モジュールを検査する検査システムにおいて、前記モジュールの同時接続数が、ｍより多いｎ個であり、接続された前記モジュールの出力信号を入力するバックプレーンを備え、前記バックプレーンは、異なる前記モジュールからの出力信号を入力して比較する比較部であって、比較するモジュールの組み合わせがそれぞれ異なる少なくともｎ−１個の比較部を備えることを特徴とする。
【００１５】
本発明の第２の観点に係る検査用バックプレーンは、同期して動作するｍ（ｍは２以上の整数）個のモジュールを有するフォールト・トレラント・コンピュータの各モジュールの検査に用いられる検査用バックプレーンにおいて、前記モジュールの同時接続数が、ｍより多いｎ個であり、接続された前記モジュールの出力信号を入力する接続部と、前記接続部に接続された異なる前記モジュールからの出力信号を入力して比較する比較部であって、比較するモジュールの組み合わせがそれぞれ異なる少なくともｎ−１個の比較部と、を備えることを特徴とする。
【００１６】
本発明の第３の観点に係る検査方法は、同期して動作するｍ（ｍは２以上の整数）個のモジュールを有するフォールト・トレラント・コンピュータの各モジュールを検査する検査方法において、ｍより多いｎ個の前記モジュールと同時接続されたバックプレーンに、各モジュールの出力信号を入力する第１の工程と、異なる前記モジュールからの出力信号を入力して比較するために前記バックプレーンに設けられた比較器であって、比較するモジュールの組み合わせがそれぞれ異なる少なくとも１つの比較器を用いて、異なる前記モジュールからの出力信号を比較する第２の工程と、前記各比較器の比較結果を、表示装置を用いて表示する第３の工程と、を含むことを特徴とする。
【００１７】
本発明の第４の観点に係る製造方法は、同期して動作するｍ（ｍは２以上の整数）個のモジュールを有するフォールト・トレラント・コンピュータを製造する製造方法において、前記フォールト・トレラント・コンピュータを構成する各モジュールを製造する製造工程と、本発明の検査方法を用いて、ｍより多いｎ個の前記各モジュールを検査する検査工程と、前記検査工程において検査された前記モジュールを用いて、前記フォールト・トレラント・コンピュータを組み立てる組み立て工程と、を含むことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、ＦＴコンピュータの製造効率を向上させることができる。
【発明を実施するための最良の形態】
【００１９】
≪第１の実施形態≫
次に、本発明の第１の実施形態について図面を参照して詳細に説明する。
【００２０】
図１には、本実施形態に係る検査システム５０の概略的な構成が示されている。検査システム５０は、互いに同期して動作する複数のモジュールを有する二重化モジュールの各モジュール、例えば、図１０に示されるデータ処理装置１００の各モジュール１1、１2を検査するシステムである。図１に示されるように、検査システム５０は、検査用バックプレーンとしてのバックプレーン３０を含んで構成されている。
【００２１】
バックプレーン３０には、４つの接続部２１1〜２１4（いわゆるスロット）が設けられている。これにより、バックプレーン３０には、同一のハードウエア構成を有する４つのモジュール１1〜１4、すなわち二重化モジュール２台分のモジュールが、各モジュールのコネクタ（不図示）を介して同時に接続可能となっている。
【００２２】
モジュール１1〜１4の構成は上述したとおりである。ＣＰＵ１１1〜１１4の処理結果に相当する信号、すなわち他のモジュール１2との二重化動作を比較するための比較用信号は、それぞれのＦＴ制御回路１２1〜１２4から接続され、接続部２１1〜２１4を介してバックプレーン３０に入力されている。本実施形態では、この出力信号が、８ビットのデータ信号であるものとする。
【００２３】
バックプレーン３０には、さらに、比較部としての３つの比較器２２1〜２２3が設けられている。
【００２４】
比較器２２1は、モジュール１1からの比較用信号と、モジュール１2の比較用信号を入力し、それらが一致するか否かを示す信号を出力している。比較器２２2は、モジュール１1からの比較用信号と、モジュール１3の比較用信号を入力し、それらが一致するか否かを示す信号を出力している。比較器２２3は、モジュール１1からの比較用信号と、モジュール１4の比較用信号を入力し、それらが一致するか否かを示す信号を出力している。
【００２５】
比較器２２1〜２２3は、例えば、入力される両信号の値が一致すればローレベルの信号を出力し、両信号の値が異なっていれば、ハイレベルの信号を出力する。比較器２２1〜２２3の出力信号は、バックプレーン３０から出力され、表示装置４０に入力されている。表示装置４０には、これら出力信号が表示されるようになっている。
【００２６】
図２には、比較器２２1〜２２3の出力信号と、不良モジュールとの関係が示されている。図２に示されるように、すべての比較器２２1〜２２3の出力が、ハイレベル（Ｈ）である場合には、モジュール１1が不良である可能性が高い。また、比較器２２1の出力がハイレベルであり、残りの比較器２２2、２２3の出力がローレベル（Ｌ）であれば、それは、モジュール１2が不良であることを示している。また、比較器２２2の出力がハイレベルであり、残りの比較器２２1、２２3の出力がローレベルであれば、それは、モジュール１3が不良であることを示している。また、比較器２２3の出力がハイレベルであり、残りの比較器２２1、２２2の出力がローレベルであれば、それは、モジュール１4が不良であることを示している。
【００２７】
さらに、比較器２２1、２２2の出力がハイレベルであり、比較器２２3の出力がローレベルであれば、それは、モジュール１2、１3が不良であることを示している。また、比較器２２2、２２3の出力がハイレベルであり、比較器２２1の出力がローレベルであれば、それは、モジュール１3、１4が不良であることを示している。また、比較器２２1、２２3の出力がハイレベルであり、比較器２２2の出力がローレベルであれば、それは、モジュール１2、１4が不良であることを示している。さらに、すべての比較器２２1〜２２3の出力が、ローレベルである場合、それは、すべてのモジュール１1〜１4が正常であることを示している。
【００２８】
次に、本実施形態に係る検査システム５０の動作について説明する。図３には、各種信号のタイミングチャートが示されている。まず、最上段の信号は、ＣＰＵ１１1〜１１4に入力されるクロック信号（システムクロック）を示している。その下の４つの信号は、ＦＴ制御回路１２1〜１２4の出力を示しており、その下の３つの信号は、比較器２２1〜２２3の出力を示している。
【００２９】
ＣＰＵ１１1〜１１4は、このシステムクロックに従って同期して動作している。ＦＴ制御回路１２1〜１２4は、クロック信号の立ち上がりで、ＣＰＵ１１1〜１１4の出力信号をラッチして、バックプレーン３に出力している。図２に示されるＦＴ制御回路１２1〜１２4の出力は、その信号を示している。ＣＰＵ１１1〜１１4の出力と、ＦＴ制御回路１２1〜１２4との間には、多少の遅れがあるが、ＣＰＵ１１1〜１１4が同じように動作する限り、ＦＴ制御回路１２1〜１２4の出力は、常に一致するようになる。
【００３０】
しかしながら、システムクロックの左から６サイクル目の立ち上がり前後において、ＦＴ制御回路１２1〜１２3の出力は、１６進数で、５５となっているのに対し、ＦＴ制御回路１２4の出力は、１６進数で、５Ｆとなっている。この時点で、比較器２２3の出力が、ローレベルからハイレベルに変化し、以降その出力はハイレベルにホールドされたままとなる。
【００３１】
このような比較器２２1〜２２3の出力波形は、表示装置４０に表示されている。比較器２２3の出力のみハイレベルとなり、比較器２２1、２２2の出力がローレベルとなっているということは、図２を参照すると、モジュール１4に不良があるということを示している。検査者は、表示装置４０に表示された比較器２２1〜２２3の出力波形を見て、モジュール１4のみを不良であると判定する。すなわち、検査者は、表示装置４０を見れば、モジュールの良／不良判別を行うことができる。
【００３２】
≪第２の実施形態≫
次に、本発明の第２の実施形態について説明する。図４には、本実施形態に係る検査システム５１の構成が示されている。図４に示されるように、検査システム５１には、検査用のバックプレーン３１が設けられている。バックプレーン３１は、表示部２３1〜２３3が新たに設けられている点が、上記第１の実施形態にかかる検査システム５０と異なっている。
【００３３】
表示部２３1は、比較器２２1の出力を表示し、表示部２３2は、比較器２２2の出力を表示し、表示部２３3は、比較器２２3の出力を表示している。表示部２３1〜２３3としては、例えば発光ダイオードを用いることができる。表示部２３1〜２３3では、例えば、比較器２２1〜２２3の出力がローレベルのときには消灯し、ハイレベルのときには点灯させるようにしてもよい。また、比較器２２1〜２２3の出力がローレベルのときには発光ダイオードを点灯させ、ハイレベルのときには、発光ダイオードを点滅させるようにしてもよい。また、例えば、表示部２３1〜２３3として、それぞれ緑、赤の２種類の発光ダイオードを用意し、比較器２２1〜２２3の出力がローレベルのときには緑色発光ダイオードを点灯させ、ハイレベルのときには赤色発光ダイオードを点灯させるようにしてもよい。
【００３４】
本実施形態によれば、表示装置４０を用いずに、検査者が、各モジュールの検査結果を確認することができるようになる。この結果、検査に要するコストを低減することができるうえ、検査に要するスペースを小さくすることができる。
【００３５】
≪第３の実施形態≫
次に、本発明の第３の実施形態について説明する。図５には、本実施形態に係る検査システム５２の構成が示されている。図５に示されるように、検査システム５２には、検査用のバックプレーン３２が設けられている。バックプレーン３２は、比較器２２3に、モジュール１3からの比較用信号と、モジュール１4の比較用信号を入力し、それらが一致するか否かを示す信号を出力している点が、上記各実施形態に係るバックプレーン３０、３１と異なっている。
【００３６】
図６には、本実施形態における、比較器２２1〜２２3の出力信号と、不良モジュールとの関係が示されている。図６に示されるように、すべての比較器２２1〜２２3の出力が、ハイレベルである場合には、モジュール１1、１3が不良である可能性が高い。また、比較器２２1の出力がハイレベルであり、残りの比較器２２2、２２3の出力がローレベルである場合、それは、モジュール１2が不良であることを示している。比較器２２2の出力がハイレベルであり、残りの比較器２２1、２２3の出力がローレベルである場合は考えられない。また、比較器２２3の出力がハイレベルであり、残りの比較器２２1、２２2の出力がローレベルである場合、それは、モジュール１4が不良であることを示している。
【００３７】
さらに、比較器２２1、２２2の出力がハイレベルであり、比較器２２3の出力がローレベルである場合、それは、モジュール１1が不良であることを示している。また、比較器２２2、２２3の出力がハイレベルであり、比較器２２1の出力がローレベルである場合、それは、モジュール１3が不良であることを示している。また、比較器２２1、２２3の出力がハイレベルであり、比較器２２2の出力がローレベルである場合、それは、モジュール１2、１4が不良であることを示している。さらに、すべての比較器２２1〜２２3の出力が、ローレベルである場合、それは、すべてのモジュール１1〜１4が正常であることを示している。
【００３８】
このように、比較器２２1〜２２nに入力される２つの信号の組み合わせとしては、様々な組み合わせを採用することができる。ただし、入力されたモジュール１1〜１4の出力信号は、必ずいずれかの比較器に入力されるようにする必要がある。
【００３９】
しかしながら、図２と図６とを比較するとわかるように、図１の検査システムのように、いずれか１つのモジュールをすべての比較器に入力するように配線した方が、検出できる不良モジュールの組み合わせの数は多くなる。
【００４０】
≪第４の実施形態≫
次に、本発明の第４の実施形態について説明する。図７には、本実施形態に係る検査システム５３の構成が示されている。この検査システム５３は、上記各実施形態に係る検査システム５３を一般化したものとなっており、この検査システム５３は、二重化モジュールだけでなく、三重化又はそれ以上の多重化モジュールの各モジュールの検査にも適用可能な検査システムである。
【００４１】
図７に示されるように、検査システム５３には、検査用のバックプレーン３３が設けられている。検査用バックプレーン３３には、ｎ個のモジュール１1〜１nと同時接続可能で、接続されたモジュール１1〜１nの出力信号を入力する接続部２１1〜２１nが設けられている。ｎは、モジュールの多重化数ｍより多い整数となっている。
【００４２】
検査用のバックプレーン３３には、接続部２１1〜２１nに接続された、異なる前記モジュールからの２つの出力信号を比較する少なくともｎ−１個の比較器２２1〜２２n-1が設けられている。接続部２１1〜２１nと、比較器２２1〜２２n-1との間の配線は特に図示されていないが、各モジュール１1〜１nの出力信号は、少なくとも１つの比較器に入力されており、入力される出力信号に対応する２つのモジュールの組み合わせは、比較器ごとに異なっている。これにより、上記各実施形態と同様に、比較器２２1〜２２n-1の出力に基づいて、モジュール１1〜１nの検査が可能になる。
【００４３】
≪第５の実施形態≫
次に、本発明の第５の実施形態について説明する。図８には、本実施形態に係る検査システム５４の概略的な構成が模式的に示されている。上記各実施形態に係る検査システム５０〜５３では、モジュールの接続数ｎよりも１だけ小さいｎ−１個の比較器が設けられていたが、本実施形態に係る検査システム５４のバックプレーン３４には、ｎ−１個の比較器２２が、ｎ組設けられている。すなわち、（ｎ−１）×ｎ個の比較器が設けられている。
【００４４】
本実施形態に係る検査システム５４では、比較器の数が多く、バックプレーン３４内部の配線が複雑となっている。そこで、図８では、図面の錯綜を防止するため、モジュール１1〜１nとバックプレーン３４とを離して図示し、接続部の図示を省略している。しかしながら、本実施形態でも、上記各実施形態と同様に、モジュール１1〜１nは、接続部２１1〜２１nを介して、バックプレーン３４と接続されている。
【００４５】
この検査システム５４では、２つのモジュールのすべての組み合わせでの出力信号の比較結果が得られるようになっている。これにより、不良であるモジュールを、より正確に割り出すことができるようになる。
【００４６】
≪第６の実施形態≫
次に、本発明の第６の実施形態について説明する。本実施形態では、多重化モジュールの製造方法について説明する。
【００４７】
図９には、二重化又は多重化モジュールとしてのＦＴコンピュータ（例えば、図１０のＦＴコンピュータ）の製造方法のフローチャートが示されている。図９に示されるように、まず、製造工程としてのステップ２０１において、各モジュールが製造される。各モジュールの製造後、検査工程としてのステップ２０３において、上記各実施形態に係る検査システム５０〜５４を用いた、各モジュール１k（ｋ＝１〜ｎ）の検査が行われる。
【００４８】
より具体的には、このステップ２０３において、検査者は、ｎ個のモジュール１1〜１nを、上記各実施形態に係る検査システムのバックプレーンに接続する。そして、検査システムの電源が投入されると、バックプレーンに接続されたモジュール１1〜１nが動作を開始すると、それらの出力信号が、バックプレーンに入力されるようになる（第１の工程）。入力された出力信号は、バックプレーン内の少なくともｎ−１個の比較器に入力される（第２の工程）。そして、各比較器の比較結果がバックプレーン内の表示部又は外部の表示装置に表示され（第３の工程）、その表示結果に基づいて各モジュール１1〜１nが検査される。
【００４９】
組み立て工程としての次のステップ２０５では、多重化モジュールの組立が行われる。ステップ２０５で、良と判定されたｍ個のモジュールが、多重化モジュールのバックプレーン（例えば、図１０のバックプレーン３）に接続された状態で、その筐体（例えば、図１０の筐体２）内に収納され、多重化モジュールの組み立てが完了する。
【００５０】
なお、上記各実施形態では、検査用のバックプレーンのモジュール接続数ｎを、モジュールの多重化数のｍより多い数としたが、上記製造方法を効率化するには、上記第１、第２の実施形態に示されるように、検査用のバックプレーンの接続数ｎ（図８）を、多重化モジュールの多重化数ｍの倍数にするのが望ましい。このようにすれば、１回の検査工程で、すべてのモジュールが良と判定された場合には、そのまますべてのモジュールを用いて、余りを出さずに、多重化モジュールを組み立てることができるからである。
【００５１】
以上詳細に説明したように、上記各実施形態によれば、互いに同期して動作する複数のモジュールを有するｍ重化モジュールの各モジュールを検査する検査システムでは、ｍより大きいｎ個のモジュールと同時接続可能なバックプレーンを備えている。このバックプレーンには、異なるモジュールからの出力信号を入力して比較する比較器であって、比較するモジュールの組み合わせがそれぞれ異なる少なくともｎ−１個の比較器が設けられている。このようにすれば、ｍより大きいｎ個のモジュール、すなわち多重化モジュール１台分以上の数のモジュールを一度に検査することができるようになるので、モジュールの検査効率を高め、引いては、多重化モジュールの製造効率を高めることができる。
【００５２】
また、上記各実施形態によれば、ｎ個のモジュールの出力信号に対して、少なくともｎ−１個の異なる組み合わせの比較結果が得られるようになる。これにより、いずれかの比較器の比較結果が出力信号の不一致であった場合に、他の比較器の比較結果を考慮することができるので、出力信号が不一致であったモジュールのうち、不良モジュールを高い精度で特定することができるようになる。
【００５３】
また、上記第２、第３、第４の実施形態によれば、バックプレーン３１、３２、３３には、比較器２２1〜２２3の比較結果を表示する表示部２３1〜２３3がさらに設けられている。これにより、比較器２２1〜２２3の比較結果を表示するための特別な表示装置を設ける必要がなくなるので、低コストかつ省スペースに、各モジュールの検査を行うことができる。
【００５４】
また、上記第１、第２、第３の実施形態によれば、モジュールの同時接続数ｎは、ｍの倍数となっている。これにより、一度に複数台分のモジュールの検査が可能となるので、各モジュールの検査効率を向上させることができる。
【００５５】
また、上記第１、第２、第３、第４の実施形態によれば、バックプレーン３０、３１、３２、３３に設けられた比較器の数が、ｎ−１個である。ｎ−１は、ｎ個のモジュールを一度に検査するのに必要な比較器の最小の数である。比較器の数を最小としているので、検査システムを小型化することができるうえ、検査システムの製造コストを削減することができる。
【００５６】
また、上記第１、第２の実施形態によれば、特定のモジュールからの出力信号が、ｎ−１個の比較器すべてに入力されている。このようにすれば、比較器の数に対する検出可能な不良モジュールの組み合わせを最も多くすることができるので、不良モジュールを特定しやすくなる。
【００５７】
また、上記第５の実施形態によれば、モジュールのすべての組み合わせについて比較器を用意しているので、各モジュールに対応する比較結果の数を偏りなく最大とすることができる。この結果、不良モジュールを、より確実に特定することが可能となる。
【００５８】
また、上記第６の実施形態によれば、各モジュールの検査工程において、一度に、１台分より多い数のモジュールを検査することができるので、多重化モジュールの製造効率を高めることができる。
【００５９】
なお、上記各実施形態では、検査対象となるモジュールを図１０に示されるモジュール１1、１2と同じ構成を有するモジュールとしたが、本発明が対象とするモジュールは、このモジュールには限られないのは勿論である。本発明は、常に同じように動作する複数のモジュールに対して適用可能である。
【００６０】
なお、上記各実施形態に係る検査システムは、各モジュールを保護するために筐体を備えるようにしてもよいのは勿論である。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施形態に係る検査システムの概略的な構成を示す機能ブロック図である。
【図２】図１の検査システムにおける比較器の出力と不良モジュールとの関係を示すテーブルである。
【図３】図１の検査システムの動作を示すタイミングチャートである。
【図４】本発明の第２の実施形態に係る検査システムの概略的な構成を示す機能ブロック図である。
【図５】本発明の第３の実施形態に係る検査システムの概略的な構成を示す機能ブロック図である。
【図６】図５の検査システムにおける比較器の出力と不良モジュールとの関係を示すテーブルである。
【図７】本発明の第４の実施形態に係る検査システムの概略的な構成を示す機能ブロック図である。
【図８】本発明の第５の実施形態に係る検査システムの概略的な構成を模式的に示す機能ブロック図である。
【図９】本発明の第６の実施形態に係る多重化モジュールの製造方法を示すフローチャートである。
【図１０】フォールト・トレラント・コンピュータの構成を示す図である。
【符号の説明】
【００６２】
１1〜１n  モジュール
２  筐体
３  バックプレーン
１１1〜１１n  ＣＰＵ
１２1〜１２n  ＦＴ制御回路
１３1、１３2  比較器
２１1〜２１n  接続部
２２1〜２２n-1、２２  比較器
２３1〜２３n-1  表示部
３０、３１、３２、３３、３４  バックプレーン
４０  表示装置
５０、５１、５２、５３、５４  検査システム
１００  ＦＴコンピュータ
【図１】
0005444624.tif 000002
【図２】
0005444624.tif 000003
【図３】
0005444624.tif 000004
【図４】
0005444624.tif 000005
【図５】
0005444624.tif 000006
【図６】
0005444624.tif 000007
【図７】
0005444624.tif 000008
【図８】
0005444624.tif 000009
【図９】
0005444624.tif 000010
【図１０】
0005444624.tif 000011