(57)【特許請求の範囲】
【請求項１】
ＬＳＩを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ前記筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置であって、
前記コネクタの近くで、前記ＬＳＩに接続する前記プリント配線板の高電位配線と低電位配線の間に、バイパスコンデンサが挿入されてなり、
容量素子が、前記筐体側のグランドプレーンと、前記高電位配線および前記低電位配線の少なくとも一方との間に、挿入されてなることを特徴とする電子装置。
【請求項２】
前記ＬＳＩの近くで、前記高電位配線と前記低電位配線の間に、第２のバイパスコンデンサが挿入されてなり、
前記容量素子が、前記筐体側のグランドプレーンと、前記ＬＳＩと前記第２のバイパスコンデンサの間にある前記高電位配線および前記低電位配線の少なくとも一方との間に、挿入されてなることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記容量素子が、前記筐体側のグランドプレーンと前記高電位配線および前記低電位配線のいずれか一方の間に、挿入されてなることを特徴とする請求項１または２に記載の電子装置。
【請求項４】
前記ＬＳＩが、前記高電位配線および前記低電位配線のいずれかに切り替え接続可能で、出力信号の取り出しに使用されていない出力端子を有してなり、
前記容量素子が、前記筐体側のグランドプレーンと前記出力端子の間に、挿入されてなることを特徴とする請求項３に記載の電子装置。
【請求項５】
前記高電位配線が、前記ＬＳＩの電源配線であり、前記低電位配線が、前記ＬＳＩのグランド配線であることを特徴とする請求項１乃至４のいずれか一項に記載の電子装置。
【請求項６】
前記プリント配線板の基板面に垂直な方向において、前記筐体と前記ＬＳＩを搭載したプリント配線板との間で、両者の間隔が周りに較べて最短となる所定面積の最短間隔部が構成され、
前記最短間隔部に、前記容量素子の対となる電極が配置されてなることを特徴とする請求項１乃至５のいずれか一項に記載の電子装置。
【請求項７】
前記筐体が、金属材料からなり、
前記容量素子の対となる電極が、前記プリント配線板に形成された配線パターンと、前記筐体の突起部とで構成されてなることを特徴とする請求項６に記載の電子装置。
【請求項８】
前記筐体が、樹脂材料からなり、
前記容量素子の対となる電極が、前記プリント配線板に形成された配線パターンと、前記筐体の突起部に配置された前記グランドプレーンに接続する金属パターンとで構成されてなることを特徴とする請求項６に記載の電子装置。
【請求項９】
前記配線パターンが、前記プリント配線板における前記ＬＳＩの搭載面と反対側の面に形成されてなることを特徴とする請求項７または８に記載の電子装置。
【請求項１０】
前記配線パターンが、前記ＬＳＩの直下に形成されてなることを特徴とする請求項９に記載の電子装置。
【請求項１１】
前記容量素子の対となる電極が、前記高電位配線および前記低電位配線の少なくとも一方と接続する前記ＬＳＩの上面に形成された金属パターンと、金属材料からなる前記筐体の突起部または樹脂材料からなる前記筐体の突起部に配置された前記グランドプレーンに接続する金属パターンとで構成されてなることを特徴とする請求項６に記載の電子装置。
【請求項１２】
前記電子装置が、車載用の電子機器であることを特徴とする請求項１乃至１１のいずれか一項に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置に関する。
【背景技術】
【０００２】
ＬＳＩを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置が、例えば、特開２００１−３２６４９３号公報（特許文献１）に開示されている。
【０００３】
特許文献１に開示されている電子装置は、ノーマルモードである通信線信号レベルを減衰させることなく、通信線を同方向に流れるコモンモード雑音電流の放射雑音エネルギーを低減するために、コネクタ部にコモンモードチョークを備えている。そして、コモンモードチョークを構成する一方のコイルを通信ＬＳＩ（半導体集積回路装置）の通信線出力ピンと通信線との間に、他方のコイルを金属筐体の擬似大地面（グランドプレーン）と通信ＬＳＩの接地端子（アースピン）との間に挿入し、通信線上の主たる放射雑音源である通信ＬＳＩのアースピンと金属筐体の擬似大地面間に発生するコモンモード放射雑音を低減・除去し、通信線のエネルギーレベルを金属筐体（疑似大地レベル）とするものである。
【０００４】
しかしながら、コモンモードチョークコイルは高価なものであり、特許文献１に記載された構成では各信号配線にチョークコイルを設ける必要があるため、高価な電子装置となってしまう。また、ノイズ源である通信ＬＳＩ付近に取られたプリント配線板接地端子から金属筐体へ接続される配線が、途中において他のパターンからノイズのクロストークを受ける場合、特許文献１の構成ではノイズ低減効果が小さくなることが予想される。さらに、例えば車載用の電子機器の場合には必ずしも金属筐体が備えられるとは限らず、特許文献１に記載された構成は樹脂ケースを含めた全てのケースで採用できる構成ではない。
【０００５】
一方、電子情報通信学会論文誌C Vol.J89-C (2006) No.11 pp.854-865（非特許文献１）と IEICE TRANS. COMMUN., Vol.E93-B No.7 JULY 2010 pp.1788-1796（非特許文献２）では、電子機器におけるコモンモード電流の発生メカニズムと、チョークコイルを用いることなくコモンモード放射雑音を低減するための手法が開示されている。
【０００６】
図１１〜図１３は、非特許文献２に開示されている図と数式である。
【０００７】
図１１は、ワイヤハーネス（車載電子機器で一般的に用いられるケーブルの名称）が接続されている電子制御装置（ＥＣＵ）からコモンモード電流による電磁波が放射される様子を模式的に示した図であり、図１２は、コモンモード放射雑音の解析に用いた回路モデルを示した図である。
【０００８】
図１２に示す回路モデルにおいては、ノイズ源であるＬＳＩチップ、ＬＳＩパッケージ部における電源（ＶＣＣ）配線とグランド（ＧＮＤ）配線の寄生インダクタンスＬＩＶ，ＬＩＧによるインピーダンスＺＩＶＬ，ＺＩＧＬ、ＬＳＩパッケージ部における電源配線およびグランド配線とグランドプレーンである金属筐体との間の寄生キャパシタンスＣＩＶ，ＣＩＧによるインピーダンスＺＩＶＣ，ＺＩＧＣ、プリント配線板（ＰＣＢ）部における電源配線とグランド配線の寄生インダクタンスＬＰＶ，ＬＰＧによるインピーダンスＺＰＶＬ，ＺＰＧＬ、プリント配線板部における電源配線およびグランド配線とグランドプレーンである金属筐体との間の寄生キャパシタンスＣＰＶ，ＣＰＧによるインピーダンスＺＰＶＣ，ＺＰＧＣ、ワイヤハーネスに接続するコネクタの近くでプリント配線板の電源配線とグランド配線の間に挿入されるバイパスコンデンサＢＰ１、およびＬＳＩの近くでプリント配線板の電源配線とグランド配線の間に挿入される第２のバイパスコンデンサＢＰ２が、考慮に入れられている。
【０００９】
また、図１３（ａ）は、図１２の回路モデルにおけるコモンモード電位差ΔＶを示した数式であり、図１３（ｂ）は、プリント配線板の配線パターンがＬＳＩの配線パターンより大きいことによる近似条件であり、図１３（ｃ）は、図１２の回路モデルにある各配線のインピーダンスを、寄生インダクタンスおよび寄生キャパシタンスで示した数式である。尚、図１３（ｃ）の数式において、バイパスコンデンサＢＰ１のインピーダンスは、図１２に示すハーネスインピーダンスＺＨａｒｎｅｓｓより十分に小さいため、バイパスコンデンサＢＰ１は、電源配線とグランド配線の短絡回路として取り扱うことができる。また、第２のバイパスコンデンサＢＰ２のインピーダンスＺＣＡＰは、解析周波数が自己共振周波数より高いため、等価直列インダクタンスＬＥＳＬで示している。
【００１０】
図１３（ｄ）は、図１２の回路モデルについて最終的に得られた、コモンモードノイズを最小化するための条件を示した数式である。
【００１１】
非特許文献２では、次のような結果が開示されている。
【００１２】
１．プリント配線板にワイヤハーネスが接続された電子装置から放射されるノイズの多くは、ワイヤハーネスに流れるコモンモードノイズが原因である。
【００１３】
２．コモンモードノイズは、リファレンス電位（グランドプレーンの電位）とワイヤハーネスとの電位差（平均電位の差）ΔＶによって生じる。（金属筐体製品の場合、金属筐体の電位は、リファレンス電位に等しい。）
３．リファレンス電位とワイヤハーネスとの電位を等しくして上記電位差ΔＶを０とするための等価回路式を解くと、図１３（ｄ）に示したコモンモードノイズを最小化するための条件を示す数式が得られる。
【００１４】
また、図１３（ｅ）は、非特許文献１の回路モデルについて最終的に得られた、コモンモードノイズを最小化するための条件を示した数式である。
【００１５】
非特許文献１の回路モデルでは、図１２の回路モデルにある第２のバイパスコンデンサＢＰ２が、考慮されていない。このため、ＬＳＩパッケージ部とプリント配線板部の寄生インダクタンスは識別できず、ＬＳＩパッケージ部とプリント配線板部をまとめた電源配線とグランド配線の寄生インダクタンスＬＶ，ＬＧが、インピーダンスＺＶＬ，ＺＧＬで表される。同様に、ＬＳＩパッケージ部とプリント配線板部の寄生キャパシタンスも識別できず、ＬＳＩパッケージ部とプリント配線板部をまとめた電源配線とグランド配線の寄生キャパシタンスＣＶ，ＣＧが、インピーダンスＺＶＣ，ＺＧＣで表される。このため、非特許文献１の回路モデルで得られる図１３（ｄ）に対応したコモンモードノイズを最小化するための条件は、図１３（ｅ）に示すように、ＬＶＣＶ−ＬＧＣＧ＝０に簡略化される。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００１−３２６４９３号公報
【非特許文献】
【００１７】
【非特許文献１】電子情報通信学会論文誌 C Vol.J89-C No.11 pp.854-865, (2006)
【非特許文献２】IEICE TRANS. COMMUN., Vol.E93-B No.7 JULY 2010 pp.1788-1796
【発明の概要】
【発明が解決しようとする課題】
【００１８】
非特許文献２によれば、図１３（ｄ）に示した数式を満たすことで、コモンモードノイズを最小化することができる。従って、コモンモードノイズを低減するためには、必ずしも特許文献１のようにコモンモードチョークをコネクタ付近に備える必要はない。また、大きなコイルや大きなコンデンサを設ければ、それに比例してコモンモードノイズが低減するわけではない。コモンモードノイズを低減するためのちょうど良いインダクタンスとキャパシタンスの組み合わせが存在し、図１３（ｄ）に示した数式を満たしたとき、広い周波数にわたってコモンモードノイズを低減することができる。
【００１９】
一方、図１３（ｄ）に示した数式には、ＬＳＩとプリント配線板の配線パターンおよび第２のバイパスコンデンサの構成に依存する、多くのパラメータが存在する。従って、実際の電子装置においては、上記高電位配線と低電位配線の寄生インダクタンスおよび寄生キャパシタンスを、設計段階において図１３（ｄ）に示した数式を満たすように所望の値に設定することは困難である。このため、一般的な電子装置においては、図１３（ｄ）に示した数式は満たされておらず、ワイヤハーネスを流れるコモンモード電流で、ワイヤハーネスからノイズ電磁波が放射される。
【００２０】
そこで本発明は、ＬＳＩを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置であって、コモンモードチョークを用いることなく、前記ＬＳＩと前記プリント配線板の配線パターンの構成に依存する寄生インダクタンスと寄生キャパシタンスが存在する場合であってもコモンモードノイズを低減する条件式を満たすことのできる、簡単な構成で安価な電子装置を提供することを目的としている。
【課題を解決するための手段】
【００２１】
請求項１に記載の電子装置は、ＬＳＩを搭載したプリント配線板を筐体の内部に収容し、プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置である。上記電子装置においては、コネクタの近くで、ＬＳＩに接続するプリント配線板の高電位配線と低電位配線の間に、バイパスコンデンサが挿入されている。そして、容量素子が、筐体側のグランドプレーンと、プリント配線板の高電位配線および低電位配線の少なくとも一方との間に、挿入されている。
【００２２】
上記電子装置におけるＬＳＩは、一般的にはノイズ源であり、コネクタの近くでプリント配線板の高電位配線と低電位配線の間に挿入されているバイパスコンデンサにより、高電位配線と低電位配線で逆向きに流れるノーマルモードノイズを除去している。一方、高電位配線および低電位配線とグランドプレーンの間に発生するコモンモードノイズは、高電位配線と低電位配線を同じ向きに流れ、上記バイパスコンデンサでは除去できない。このため、従来の電子装置では、コモンモードノイズを除去する高価なコモンモードチョークを、コネクタの近くの高電位配線と低電位配線に配置していた。
【００２３】
一方、これまでに得られているコモンモードノイズの発生メカニズムの検討結果によれば、コモンモードノイズは、リファレンス電位（グランドプレーンの電位）とケーブル（ワイヤハーネス）電位の電位差（平均電位の差）ΔＶによって生じ、ケーブルを流れるコモンモード電流で、ケーブルからノイズ電磁波が放射される。また、上記電位差ΔＶの発生は、高電位配線と低電位配線の寄生インダクタンスＬＶ，ＬＧおよび高電位配線と低電位配線のグランドプレーンに対する寄生キャパシタンスＣＶ，ＣＧに起因しており、上記電位差ΔＶを０にしてコモンモードノイズを最小化するための条件式は、次のようになる。
【００２４】
（数１）  ＬＶＣＶ−ＬＧＣＧ＝０
しかしながら、設計段階において高電位配線と低電位配線の寄生インダクタンスＬＶ，ＬＧおよび寄生キャパシタンスＣＶ，ＣＧを所望の値に設定することは、一般的に困難である。従って、（数１）の左辺の関係式（ＬＶＣＶ−ＬＧＣＧ）は、一般的には、＞０または＜０の値となってしまう。
【００２５】
そこで、請求項１に記載の電子装置においては、筐体側のグランドプレーンとプリント配線板の高電位配線および低電位配線の少なくとも一方との間に、容量素子（容量値ＣＡ）を挿入している。該容量素子を挿入することにより、高電位配線および低電位配線の少なくとも一方とグランドプレーンの間の容量値を、容量値ＣＡだけ増加することができる。例えば、（数１）の左辺の寄生インダクタンスＬＶ，ＬＧと寄生キャパシタンスＣＶ，ＣＧに関する関係式（ＬＶＣＶ−ＬＧＣＧ）が＞０の場合には、適当な容量値ＣＡの容量素子を低電位配線とグランドプレーンの間に挿入することで、ＬＶＣＶ−ＬＧ（ＣＧ＋ＣＡ）＝０とすることができる。逆に、関係式（ＬＶＣＶ−ＬＧＣＧ）＜０の場合には、適当な容量値ＣＡの容量素子を高電位配線とグランドプレーンの間に挿入することで、ＬＶ（ＣＶ＋ＣＡ）−ＬＧＣＧ＝０とすることができる。
【００２６】
以上のようにして高電位配線および低電位配線が有しているグランドプレーンとの間の寄生キャパシタンスＣＶ，ＣＧならびに高電位配線および低電位配線が有している寄生インダクタンスＬＶ，ＬＧの間の関係式（ＬＶＣＶ−ＬＧＣＧ）を、上記容量素子の容量値ＣＡの追加で変更し、該関係式の値を０に調整して、ケーブルの電位（高電位配線と低電位配線を高周波的に短絡するバイパスコンデンサの接続点の電位）とグランドプレーンの電位の電位差ΔＶを０にする。これによって、ノイズ源であるＬＳＩが発生するコモンモードノイズを筐体内でキャンセルし、筐体の外部のケーブルにコモンモードノイズが伝達しないようにすることができる。
【００２７】
尚、（数１）の左辺の関係式（ＬＶＣＶ−ＬＧＣＧ）を変更して値を０に調整する場合、容量素子の追加によらず、インダクタンス素子の追加によっても可能である。しかしながら、容量素子の追加による方法は、後述するように種々の方法で容量値ＣＡの調整が可能であり、より好ましい。
【００２８】
以上のようにして、上記電子装置は、ＬＳＩを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置であって、コモンモードチョークを用いることなく、前記ＬＳＩと前記プリント配線板の配線パターンの構成に依存する寄生インダクタンスと寄生キャパシタンスが存在する場合であってもコモンモードノイズを低減する条件式を満たすことのできる、簡単な構成で安価な電子装置とすることができる。
【００２９】
上記電子装置においては、請求項２に記載のように、ＬＳＩの近くで、高電位配線と低電位配線の間に、第２のバイパスコンデンサが挿入されていることが好ましい。そして、前記容量素子が、筐体側のグランドプレーンと、ＬＳＩと第２のバイパスコンデンサの間にあるプリント配線板の高電位配線および前記低電位配線の少なくとも一方との間に、挿入されている構成とする。
【００３０】
上記第２のバイパスコンデンサを有するより詳細な回路モデルを用いたシミュレーションによれば、上記グランドプレーンの電位とケーブル電位との電位差ΔＶを０にしてコモンモードノイズを最小化するための条件式は、以下のようになる。
【００３１】
（数２）  （ＬＩＶＣＩＶ−ＬＩＧＣＩＧ）＋｛ＬＥＳＬ／（ＬＰＶ＋ＬＰＧ＋ＬＥＳＬ）｝・（ＬＰＶＣＰＶ−ＬＰＧＣＰＧ）＝０
ここで、各符号は、第２のバイパスコンデンサよりＬＳＩ側の高電位配線と低電位配線についての寄生インダクタンスＬＩＶ，ＬＩＧとグランドプレーンに対する寄生キャパシタンスＣＩＶ，ＣＩＧ、第２のバイパスコンデンサよりコネクタ側の高電位配線と低電位配線についての寄生インダクタンスＬＰＶ，ＬＰＧとグランドプレーンに対する寄生キャパシタンスＣＰＶ，ＣＰＧ、および第２のバイパスコンデンサの寄生インダクタンスＬＥＳＬである。
【００３２】
（数２）において、左辺の第１項である（ＬＩＶＣＩＶ−ＬＩＧＣＩＧ）は、第２のバイパスコンデンサよりＬＳＩ側の高電位配線と低電位配線についての（数１）の左辺と同様の式であり、左辺の第２項の第２因子である（ＬＰＶＣＰＶ−ＬＰＧＣＰＧ）は、第２のバイパスコンデンサよりコネクタ側の高電位配線と低電位配線についての（数１）の左辺と同様の式である。これら左辺の第１項と第２項の第２因子が共に０となれば（数２）の条件式が満たされるが、一般的には、どちらも０にならない。
【００３３】
ここで、（数２）を詳細に検討すると、左辺の第１項は、ＬＳＩの近くに挿入される第２のバイパスコンデンサよりＬＳＩ側の高電位配線と低電位配線についての小さな寄生インダクタンスＬＩＶ，ＬＩＧと寄生キャパシタンスＣＩＶ，ＣＩＧに係る量であり、第２項の第２因子は、第２のバイパスコンデンサよりコネクタ側の高電位配線と低電位配線についての大きな寄生インダクタンスＬＰＶ，ＬＰＧと寄生キャパシタンスＣＰＶ，ＣＰＧに係る量である。従って、これら左辺の第１項と第２項の第２因子が０からずれる量についても、一般的には、左辺の第１項のほうが第２項の第２因子より小さな量となる。
【００３４】
また、（数２）の左辺の第２項の第１因子は、第２のバイパスコンデンサよりコネクタ側の高電位配線と低電位配線についての大きな寄生インダクタンス（ＬＰＶ＋ＬＰＧ＋ＬＥＳＬ）に対する第２のバイパスコンデンサの非常に小さな寄生インダクタンスＬＥＳＬの比である。従って、寄生インダクタンスＬＥＳＬが十分に小さな第２のバイパスコンデンサを用いれば、左辺の第２項は、第１項に較べて十分に小さな量となり、無視することができる。
【００３５】
以上の検討結果より、請求項２に記載の電子装置においては、第２のバイパスコンデンサよりＬＳＩ側の高電位配線および低電位配線の少なくとも一方と筐体側のグランドプレーンの間に容量素子を挿入して、（数２）の左辺の第１項が０となるように補正している。この構成によれば、補正のための上記容量素子も、第２のバイパスコンデンサよりＬＳＩ側の高電位配線と低電位配線の寄生キャパシタンスＣＩＶ，ＣＩＧに対応した、小さな容量値のものであってよい。従って、後述するように、例えば上記容量素子をプリント配線板の配線パターンを用いて形成する場合には、該配線パターンの占有面積を小さくすることができる。
【００３６】
上記電子装置において、（数１）や（数２）の左辺を補正して０にする上記容量素子は、高電位配線および低電位配線の両方に挿入して、左辺を０にするようにしてもよい。特に、（数１）の左辺の関係式（ＬＶＣＶ−ＬＧＣＧ）について、＞０または＜０が推定できない場合には、上記容量素子を予め高電位配線および低電位配線の両方に挿入して、後でトリミング等により容量値ＣＡを調整することが好ましい。しかしながら、第１項の高電位配線の寄生インダクタンスＬＶと寄生キャパシタンスＣＶの積ＬＶ・ＣＶと、第１項の低電位配線の寄生インダクタンスＬＧと寄生キャパシタンスＣＧの積ＬＧ・ＣＧとで、どちらが大きいか予め推定できる場合には、積の小さいほうの配線に挿入すれば十分である。
【００３７】
従って、この場合には、請求項３に記載のように、上記容量素子が筐体側のグランドプレーンと高電位配線および低電位配線のいずれか一方の間に挿入されている構成とすることが、小型化する上でより好ましい。
【００３８】
また、請求項４に記載のように、ＬＳＩが、高電位配線および低電位配線のいずれかに切り替え接続可能で、出力信号の取り出しに使用されていない出力端子を有している場合には、前記容量素子が、筐体側のグランドプレーンと該出力端子の間に挿入されている構成とすることが好ましい。
【００３９】
これによれば、上記寄生インダクタンスと寄生キャパシタンスの積について、高電位配線と低電位配線のどちらが大きいかを予め推定できない場合であっても、上記出力端子に挿入した一つの容量素子で、高電位配線に挿入した状態と低電位配線に挿入した状態を切り替え使用することができる。
【００４０】
上記電子装置における高電位配線と低電位配線は、代表的には、請求項５に記載のように、高電位配線が、ＬＳＩの電源配線であり、低電位配線が、ＬＳＩのグランド配線である。しかしながら、これに限らず、高電位配線がＣＡＮ通信を制御するＬＳＩのＨｉｇｈ配線であり、低電位配線が該ＬＳＩのＬｏｗ配線であってもよい。
【００４１】
上記電子装置における容量素子は、前述したように、高電位配線または低電位配線の寄生キャパシタンスを補正する、該寄生キャパシタンス程度の容量値の小さなものである。また、上記容量素子は、プリント配線板の高電位配線または低電位配線と、グランドプレーンとの間に挿入する必要がある。一般的には、高電位配線および低電位配線が形成されたプリント配線板に最も近い金属からなる筐体が、グランドプレーンとなる。また、樹脂からなる筐体の場合には、グランドプレーンと等電位の電極を筐体内に設ける必要がある。
【００４２】
以上のことから、上記電子装置においては、請求項６に記載のように、プリント配線板の基板面に垂直な方向において、筐体とＬＳＩを搭載したプリント配線板との間で、両者の間隔が周りに較べて最短となる所定面積の最短間隔部を構成し、該最短間隔部に、前記容量素子の対となる電極を配置することが好ましい。
【００４３】
これによれば、高電位配線または低電位配線の寄生キャパシタンスを補正する上記容量素子を、筐体内の上記最短間隔部に特定できるため、上記容量素子の容量値の設定が容易になる。すなわち、上記電極の対向面積と間隔および電極間への誘電体の挿入等により、所望する容量値の上記容量素子を、所望するサイズで構成することができる。
【００４４】
上記最短間隔部に容量素子の対となる電極を配置する場合、筐体が金属材料からなる場合には、請求項７に記載のように、容量素子の対となる電極を、プリント配線板に形成された配線パターンと、当該筐体の突起部とで構成することができる。
【００４５】
また、筐体が樹脂材料からなる場合には、請求項８に記載のように、容量素子の対となる電極を、プリント配線板に形成された配線パターンと、当該筐体の突起部に配置されたグランドプレーンに接続する金属パターンとで構成することができる。
【００４６】
ノイズ源であるＬＳＩの周辺は、一般的にプリント配線板上において電子部品の実装密度が特に大きい部分であるが、上記容量素子の一方の電極を構成する配線パターンは、請求項９に記載のように、プリント配線板における電子部品の配置が比較的少ない、ＬＳＩの搭載面と反対側の面に形成してもよい。また、この場合には、請求項９に記載のように、上記配線パターンをＬＳＩの直下に形成してもよい。
【００４７】
また、上記最短間隔部に容量素子の対となる電極を配置する場合、請求項１１に記載のように、容量素子を、高電位配線および低電位配線の少なくとも一方と接続するＬＳＩの上面に形成された金属パターンと、金属材料からなる筐体の突起部または樹脂材料からなる筐体の突起部に配置されたグランドプレーンに接続する金属パターンとで構成することも可能である。
【００４８】
尚、上記した各構成の容量素子において、前述したケーブルとグランドプレーンの電位差ΔＶを０にする最適な容量値に設定するには、例えば上記した配線パターンや金属パターンを予め大きめの面積に形成しておき、ノイズ発生状況の確認と上記配線パターンや金属パターンのトリミングの実施を繰り返すことで、最適値を見いだすことができる。
【００４９】
以上のようにして、上記電子装置は、ＬＳＩを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置であって、コモンモードチョークを用いることなく、前記ＬＳＩと前記プリント配線板の配線パターンの構成に依存する寄生インダクタンスと寄生キャパシタンスが存在する場合であってもコモンモードノイズを低減する条件式を満たすことのできる、簡単な構成で安価な電子装置とすることができる。
【００５０】
従って、上記電子装置は、請求項１２に記載のように、種々の電子機器が密集して配置され、多数のワイヤハーネス接続されている、車載用の電子機器として好適である。
【図面の簡単な説明】
【００５１】
【図１】本発明の一例である電子装置１００を模式的に示した図で、（ａ）は、電子装置１００に収容されているプリント配線板２０の外観を示した上面図であり、（ｂ）は、電子装置１００の断面図である。
【図２】別の例である電子装置１０１を模式的に示した図で、（ａ）は、電子装置１０１に収容されているプリント配線板２１の外観を示した上面図であり、（ｂ）は、電子装置１０１の断面図である。
【図３】電子装置に収容される別のプリント配線板２２の外観を示した上面図である。
【図４】電子装置に収容される別のプリント配線板２３の外観を示した上面図である。
【図５】電子装置に収容される別のプリント配線板２４の外観を示した上面図である。
【図６】電子装置に収容される別のプリント配線板２５の外観を示した上面図である。
【図７】樹脂材料からなる筐体を用いる場合を示した図で、（ａ）は、プリント配線板２０の外観を示した上面図であり、（ｂ）は、（ａ）のプリント配線板２０を収容した電子装置１０２の断面図である。
【図８】別の容量素子の構成例を模式的に示した図で、（ａ）は、プリント配線板２６の外観を示した上面図であり、（ｂ）は、（ａ）のプリント配線板２６を収容した電子装置１０３の断面図である。
【図９】図８に示した電子装置１０３の変形例で、（ａ）は、プリント配線板２７の外観を示した上面図であり、（ｂ）は、（ａ）のプリント配線板２７を収容した電子装置１０４の断面図である。
【図１０】別の容量素子の構成例を模式的に示した図で、（ａ）は、プリント配線板２８の外観を示した上面図であり、（ｂ）は、（ａ）のプリント配線板２８を収容した電子装置１０５の断面図である。
【図１１】非特許文献２に開示されている図で、ワイヤハーネスが接続されている電子制御装置（ＥＣＵ）からコモンモード電流による電磁波が放射される様子を模式的に示した図である。
【図１２】非特許文献２に開示されている図で、コモンモード放射雑音の解析に用いた回路モデルを示した図である。
【図１３】非特許文献２に開示されている数式で、（ａ）は、図１２の回路モデルにおけるコモンモード電位差ΔＶを示した数式であり、（ｂ）は、プリント配線板の配線パターンがＬＳＩの配線パターンより大きいことによる近似条件であり、（ｃ）は、図１２の回路モデルにある各配線のインピーダンスを、寄生インダクタンスおよび寄生キャパシタンスで示した数式であり、（ｄ）は、図１２の回路モデルについて最終的に得られた、コモンモードノイズを最小化するための条件を示した数式である。また、（ｅ）は、非特許文献１の回路モデルについて最終的に得られた、コモンモードノイズを最小化するための条件を示した数式である。
【発明を実施するための形態】
【００５２】
以下、本発明に係る電子装置の実施形態を、図に基づいて説明する。
【００５３】
図１は、本発明の一例である電子装置１００を模式的に示した図で、図１（ａ）は、電子装置１００に収容されているプリント配線板２０の外観を示した上面図であり、図１（ｂ）は、電子装置１００の断面図である。尚、図１（ｂ）に示す電子装置１００の断面は、筐体３０に収容された状態にあるプリント配線板２０についての図１（ａ）における一点鎖線Ａ−Ａでの断面に対応している。また、図１に示すプリント配線板２０と電子装置１００において、図１２に示した回路モデルと対応する部分については、同じ符号を付した。
【００５４】
図１に示す電子装置１００は、ＬＳＩ１０を搭載したプリント配線板２０を筐体３０の内部に収容し、プリント配線板２０へ筐体３０の外部からケーブル（図示省略）で電気接続するためのコネクタ４０を備える電子装置である。該電子装置１００においては、図１（ａ）に示すように、コネクタ４０の近くで、ＬＳＩ１０に接続するプリント配線板２０の高電位配線である電源配線ＶＣＣと低電位配線であるグランド配線ＧＮＤの間に、図１２の回路モデルに示したバイパスコンデンサＢＰ１が挿入されている。そして、図１（ｂ）に示す容量素子５０が、グランドプレーンである筐体３０と、プリント配線板２０のグランド配線ＧＮＤの間に挿入されている。
【００５５】
図１（ｂ）に示す電子装置１００においては、プリント配線板２０の基板面に垂直な方向において、筐体３０とＬＳＩ１０を搭載したプリント配線板２０との間で、両者の間隔が周りに較べて最短の間隔ｄとなる所定面積の最短間隔部ＭＮＳを構成し、該最短間隔部ＭＮＳに、容量素子５０の対となる電極５０ａ，５０ｂを配置した構成となっている。すなわち、筐体３０は金属材料からなり、容量素子５０の対となる電極５０ａ，５０ｂは、プリント配線板２０に形成されたグランド配線ＧＮＤに接続する配線パターン（電極５０ａ）と、筐体３０の突起部３０ｔ（電極５０ｂ）とで構成されている。
【００５６】
図１の電子装置１００におけるＬＳＩ１０は、一般的にはノイズ源であり、コネクタ４０の近くでプリント配線板２０の電源配線ＶＣＣとグランド配線ＧＮＤの間に挿入されている図１（ａ）に示すバイパスコンデンサＢＰ１により、電源配線ＶＣＣとグランド配線ＧＮＤで逆向きに流れるノーマルモードノイズを除去している。一方、電源配線ＶＣＣおよびグランド配線ＧＮＤとグランドプレーンである筐体３０の間に発生するコモンモードノイズは、電源配線ＶＣＣとグランド配線ＧＮＤを同じ向きに流れ、上記バイパスコンデンサＢＰ１では除去できない。このため、従来の電子装置では、コモンモードノイズを除去する高価なコモンモードチョークを、コネクタ４０の近くの電源配線ＶＣＣとグランド配線ＧＮＤに配置していた。
【００５７】
一方、図１１〜図１３で説明したように、これまでに得られているコモンモードノイズの発生メカニズムの検討結果によれば、コモンモードノイズは、リファレンス電位（グランドプレーンの電位）とケーブル（ワイヤハーネス）電位の電位差（平均電位の差）ΔＶによって生じ、ケーブルを流れるコモンモード電流で、ケーブルからノイズ電磁波が放射される。また、上記電位差ΔＶの発生は、電源配線ＶＣＣとグランド配線ＧＮＤの寄生インダクタンスＬＶ，ＬＧおよび電源配線ＶＣＣとグランド配線ＧＮＤのグランドプレーンに対する寄生キャパシタンスＣＶ，ＣＧに起因しており、上記電位差ΔＶを０にしてコモンモードノイズを最小化するための条件式は、次のようになる。
【００５８】
（数１）  ＬＶＣＶ−ＬＧＣＧ＝０
しかしながら、設計段階において電源配線ＶＣＣとグランド配線ＧＮＤの寄生インダクタンスＬＶ，ＬＧおよび寄生キャパシタンスＣＶ，ＣＧを所望の値に設定することは、一般的に困難である。従って、（数１）の左辺の関係式（ＬＶＣＶ−ＬＧＣＧ）は、一般的には、＞０または＜０の値となってしまう。  
【００５９】
そこで、図１の電子装置１００においては、グランドプレーン（筐体３０）とプリント配線板２０のグランド配線ＧＮＤの間に、容量素子５０（容量値ＣＡ）を挿入している。該容量素子５０を挿入することにより、図１の電子装置１００においては、グランド配線ＧＮＤとグランドプレーン（筐体３０）の間の容量値を、容量値ＣＡだけ増加することができる。
【００６０】
図１の電子装置１００は、（数１）の左辺の寄生インダクタンスＬＶ，ＬＧと寄生キャパシタンスＣＶ，ＣＧに関する関係式（ＬＶＣＶ−ＬＧＣＧ）が＞０の場合に相当し、適当な容量値ＣＡの容量素子５０をグランド配線ＧＮＤとグランドプレーンの間に挿入することで、ＬＶＣＶ−ＬＧ（ＣＧ＋ＣＡ）＝０としている。
【００６１】
図２は、別の例である電子装置１０１を模式的に示した図で、図２（ａ）は、電子装置１０１に収容されているプリント配線板２１の外観を示した上面図であり、図２（ｂ）は、電子装置１０１の断面図である。尚、図２（ｂ）に示す電子装置１０１の断面は、筐体３１に収容された状態にあるプリント配線板２１についての図２（ａ）における一点鎖線Ｂ−Ｂでの断面に対応している。
【００６２】
図１に示す電子装置１００においては、容量素子５０が、グランドプレーンである筐体３０とＬＳＩ１０に接続するプリント配線板２０の低電位配線であるグランド配線ＧＮＤの間に挿入されていた。これに対して、図２に示す電子装置１０１においては、容量素子５１が、グランドプレーンである金属材料からなる筐体３１と、ＬＳＩ１１に接続するプリント配線板２１の高電位配線である電源配線ＶＣＣとの間に挿入されている。すなわち、電子装置１０１においては、容量素子５１の対となる電極５１ａ，５１ｂが、プリント配線板２１に形成された電源配線ＶＣＣに接続する配線パターン（電極５１ａ）と、筐体３１の突起部３１ｔ（電極５１ｂ）とで構成されている。
【００６３】
図２の電子装置１０１は、（数１）の左辺の寄生インダクタンスＬＶ，ＬＧと寄生キャパシタンスＣＶ，ＣＧに関する関係式（ＬＶＣＶ−ＬＧＣＧ）が＜０の場合に相当し、適当な容量値ＣＡの容量素子５０をグランド配線ＧＮＤとグランドプレーンの間に挿入することで、ＬＶ（ＣＶ＋ＣＡ）−ＬＧＣＧ＝０としている。
【００６４】
以上のようにして、図１および図２に示す電子装置１００，１０１においては、プリント配線板２０，２１の高電位配線である電源配線ＶＣＣおよび低電位配線であるグランド配線ＧＮＤが有しているグランドプレーンとの間の寄生キャパシタンスＣＶ，ＣＧならびに電源配線ＶＣＣおよびグランド配線ＧＮＤが有している寄生インダクタンスＬＶ，ＬＧの間の関係式（ＬＶＣＶ−ＬＧＣＧ）を、容量素子５０，５１の容量値ＣＡの追加で変更し、該関係式の値を０に調整して、図１２に示したケーブルの電位（電源配線ＶＣＣとグランド配線ＧＮＤを高周波的に短絡するバイパスコンデンサＢＰ１の接続点の電位）とグランドプレーンの電位の電位差ΔＶを０にする。これによって、ノイズ源であるＬＳＩ１０，１１が発生するコモンモードノイズを筐体３０，３１内でキャンセルし、筐体３０，３１の外部のケーブルにコモンモードノイズが伝達しないようにすることができる。
【００６５】
尚、（数１）の左辺の関係式（ＬＶＣＶ−ＬＧＣＧ）を変更して値を０に調整する場合、容量素子５０，５１の追加によらず、インダクタンス素子の追加によっても可能である。しかしながら、容量素子５０，５１の追加による方法は、図１と図２に示した構造に限らず、後述するように種々の方法で容量値ＣＡの調整が可能であり、より好ましい。
【００６６】
以上のようにして、図１および図２に例示した上記電子装置１００，１０１は、ＬＳＩ１０，１１を搭載したプリント配線板２０，２１を筐体３０，３１の内部に収容し、プリント配線板２０，２１へ筐体３０，３１の外部からケーブルで電気接続するためのコネクタ４０を備える電子装置であって、コモンモードチョークを用いることなく、ＬＳＩ１０，１１とプリント配線板２０，２１の配線パターンの構成に依存する寄生インダクタンスＬＶ，ＬＧと寄生キャパシタンスＣＶ，ＣＧが存在する場合であってもコモンモードノイズを低減する条件式を満たすことのできる、簡単な構成で安価な電子装置とすることができる。
【００６７】
次に、図１および図２に示した電子装置１００，１０１の変形例について説明する。
【００６８】
図３は、電子装置に収容される別のプリント配線板２２の外観を示した上面図である。尚、以降に示すプリント配線板２２〜２５を筐体内に収容した電子装置の断面図については、図１（ｂ）および図２（ｂ）と同様であり、記載を省略した。
【００６９】
図３に示すプリント配線板２２においては、（数１）の関係式を補正する容量素子の一方の電極が、ＬＳＩ１２に接続する高電位配線の電源配線ＶＣＣおよび低電位配線のグランド配線ＧＮＤの両方（電極５２ａｖ，５２ａｇ）に挿入されている。そして、グランド配線ＧＮＤに挿入されている電極５２ａｇは、トリミングＴＲ１，ＴＲ２によって、その容量値ＣＡが調整されている。
【００７０】
図３に示す電子装置のプリント配線板２２のように、（数１）の左辺を補正して０にする容量素子は、高電位配線および低電位配線の両方に挿入して、左辺を０にするようにしてもよい。特に、（数１）の左辺の関係式（ＬＶＣＶ−ＬＧＣＧ）についての＞０または＜０が推定できない場合には、図３のプリント配線板２２のように、容量素子の一方の電極を予め高電位配線および低電位配線の両方（電極５２ａｖ，５２ａｇ）に挿入しておき、後でトリミング等により容量値ＣＡを調整することが好ましい。
【００７１】
しかしながら、高電位配線の寄生インダクタンスＬＶと寄生キャパシタンスＣＶの積ＬＶ・ＣＶと、低電位配線の寄生インダクタンスＬＧと寄生キャパシタンスＣＧの積ＬＧ・ＣＧとで、どちらが大きいか予め推定できる場合には、積の小さいほうの配線に挿入すれば十分である。従って、この場合には、図１および図２に示した電子装置１００，１０１のように、容量素子５０，５１が筐体３０，３１側のグランドプレーンと高電位配線の電源配線ＶＣＣおよび低電位配線のグランド配線ＧＮＤのいずれか一方の間に挿入されている構成とすることが、小型化する上でより好ましい。
【００７２】
図４は、電子装置に収容される別のプリント配線板２３の外観を示した上面図である。
【００７３】
図４に示すプリント配線板２３のＬＳＩ１３は、高電位配線である電源配線ＶＣＣおよび低電位配線であるグランド配線ＧＮＤのいずれかに切り替え接続可能で、出力信号の取り出しに使用されていない出力端子１３ｏを有している。そして、筐体側のグランドプレーンとの間に挿入されて（数１）の関係式を補正する容量素子の一方の電極５３ａが、該出力端子１３ｏに接続されている。
【００７４】
図４のプリント配線板２３を備える電子装置によれば、上記寄生インダクタンスと寄生キャパシタンスの積ＬＶ・ＣＶ，ＬＧ・ＣＧについて、高電位配線（電源配線ＶＣＣ）と低電位配線（グランド配線ＧＮＤ）のどちらが大きいかを予め推定できない場合であっても、上記電極５３ａを持つ出力端子１３ｏに挿入した一つの容量素子で、高電位配線に挿入した状態と低電位配線に挿入した状態を切り替え使用することができる。
【００７５】
図５は、電子装置に収容される別のプリント配線板２４の外観を示した上面図である。
【００７６】
図５に示す電子装置のプリント配線板２４においては、ＬＳＩ１４の近くで、高電位配線である電源配線ＶＣＣと低電位配線であるグランド配線ＧＮＤの間に、図１２に示した第２のバイパスコンデンサＢＰ２が挿入されている。そして、筐体側のグランドプレーンとの間に挿入される容量素子の一方の電極５４ａが、ＬＳＩ１４と第２のバイパスコンデンサＢＰ２の間にあるプリント配線板２４のグランド配線ＧＮＤに接続された構成となっている。
【００７７】
図１１〜図１３で説明したように、上記第２のバイパスコンデンサＢＰ２を有する詳細な回路モデルを用いたシミュレーションによれば、グランドプレーンの電位とケーブル電位との電位差ΔＶを０にしてコモンモードノイズを最小化するための条件式は、以下のようになる。
【００７８】
（数２）  （ＬＩＶＣＩＶ−ＬＩＧＣＩＧ）＋｛ＬＥＳＬ／（ＬＰＶ＋ＬＰＧ＋ＬＥＳＬ）｝・（ＬＰＶＣＰＶ−ＬＰＧＣＰＧ）＝０
ここで、各符号は、第２のバイパスコンデンサＢＰ２よりＬＳＩ側の高電位配線と低電位配線についての寄生インダクタンスＬＩＶ，ＬＩＧとグランドプレーンに対する寄生キャパシタンスＣＩＶ，ＣＩＧ、第２のバイパスコンデンサよりコネクタ側の高電位配線と低電位配線についての寄生インダクタンスＬＰＶ，ＬＰＧとグランドプレーンに対する寄生キャパシタンスＣＰＶ，ＣＰＧ、および第２のバイパスコンデンサの寄生インダクタンスＬＥＳＬである。
【００７９】
（数２）において、左辺の第１項である（ＬＩＶＣＩＶ−ＬＩＧＣＩＧ）は、第２のバイパスコンデンサＢＰ２よりＬＳＩ側の高電位配線と低電位配線についての（数１）の左辺と同様の式であり、左辺の第２項の第２因子である（ＬＰＶＣＰＶ−ＬＰＧＣＰＧ）は、第２のバイパスコンデンサＢＰ２よりコネクタ側の高電位配線と低電位配線についての（数１）の左辺と同様の式である。これら左辺の第１項と第２項の第２因子が共に０となれば（数２）の条件式が満たされるが、一般的には、どちらも０にならない。
【００８０】
ここで、（数２）を詳細に検討すると、左辺の第１項は、ＬＳＩの近くに挿入される第２のバイパスコンデンサＢＰ２よりＬＳＩ側の高電位配線と低電位配線についての小さな寄生インダクタンスＬＩＶ，ＬＩＧと寄生キャパシタンスＣＩＶ，ＣＩＧに係る量であり、第２項の第２因子は、第２のバイパスコンデンサＢＰ２よりコネクタ側の高電位配線と低電位配線についての大きな寄生インダクタンスＬＰＶ，ＬＰＧと寄生キャパシタンスＣＰＶ，ＣＰＧに係る量である。従って、これら左辺の第１項と第２項の第２因子が０からずれる量についても、一般的には、左辺の第１項のほうが第２項の第２因子より小さな量となる。
【００８１】
また、（数２）の左辺の第２項の第１因子は、第２のバイパスコンデンサＢＰ２よりコネクタ側の高電位配線と低電位配線についての大きな寄生インダクタンス（ＬＰＶ＋ＬＰＧ＋ＬＥＳＬ）に対する第２のバイパスコンデンサＢＰ２の非常に小さな寄生インダクタンスＬＥＳＬの比である。従って、寄生インダクタンスＬＥＳＬが十分に小さな第２のバイパスコンデンサＢＰ２を用いれば、左辺の第２項は、第１項に較べて十分に小さな量となり、無視することができる。
【００８２】
以上の検討結果より、図５のプリント配線板２４を備える電子装置においては、第２のバイパスコンデンサＢＰ２よりＬＳＩ１４側のグランド配線ＧＮＤに接続した電極５４ａと金属材料からなる筐体の電極で容量素子を構成し、第２のバイパスコンデンサＢＰ２よりＬＳＩ１４側のグランド配線ＧＮＤと筐体側のグランドプレーンの間に容量素子を挿入して、（数２）の左辺の第１項が０となるように補正している。この構成によれば、補正のための上記容量素子も、第２のバイパスコンデンサＢＰ２よりＬＳＩ１４側の電源配線ＶＣＣとグランド配線ＧＮＤの寄生キャパシタンスＣＩＶ，ＣＩＧに対応した、小さな容量値のものであってよい。従って、図５に示すように、上記容量素子の電極電極５４ａをプリント配線板２４の配線パターンを用いて形成する場合には、該配線パターンの占有面積を小さくすることができる。
【００８３】
尚、図５に示したプリント配線板２４では、（数２）の左辺の第１項（ＬＩＶＣＩＶ−ＬＩＧＣＩＧ）が＞０であるため、容量素子の電極５４ａが、第２のバイパスコンデンサＢＰ２よりＬＳＩ１４側のグランド配線ＧＮＤに接続されていた。しかしながら、（数２）の左辺の第１項（ＬＩＶＣＩＶ−ＬＩＧＣＩＧ）が＜０の場合には、容量素子の電極を第２のバイパスコンデンサＢＰ２よりＬＳＩ１４側の電源配線ＶＣＣに接続することは言うまでもない。また、図３に示したプリント配線板２２のように、容量素子の電極を第２のバイパスコンデンサＢＰ２よりＬＳＩ１４側の電源配線ＶＣＣとグランド配線ＧＮＤの両方に接続しておき、後でトリミングにより容量値を調整することも可能である。
【００８４】
図６は、電子装置に収容される別のプリント配線板２５の外観を示した上面図である。
【００８５】
図６に示すプリント配線板２５のＬＳＩ１５は、図４に示したＬＳＩ１３と同様で、電源配線ＶＣＣおよびグランド配線ＧＮＤのいずれかに切り替え接続可能で、出力信号の取り出しに使用されていない出力端子１５ｏを有している。そして、筐体側のグランドプレーンとの間に挿入されて（数２）の左辺の第１項（ＬＩＶＣＩＶ−ＬＩＧＣＩＧ）を補正する容量素子の一方の電極５５ａが、該出力端子１５ｏに接続されている。
【００８６】
図６のプリント配線板２５を備える電子装置においても、図４に示したプリント配線板２３を備える電子装置と同様に、上記電極５５ａを持つ出力端子１５ｏに挿入した一つの容量素子で、電源配線ＶＣＣに挿入した状態とグランド配線ＧＮＤに挿入した状態を切り替え使用することができる。一方、図６のプリント配線板２５における電極５５ａは、ＬＳＩ１５の近くで電源配線ＶＣＣとグランド配線ＧＮＤの間に第２のバイパスコンデンサＢＰ２が挿入されているため、図４に示したプリント配線板２３における電極５３ａに較べて、より小さな占有面積とすることができる。
【００８７】
以上に説明した電子装置においては、筐体側のグランドプレーンと高電位配線である電源配線ＶＣＣおよび低電位配線であるグランド配線ＧＮＤの少なくとも一方との間に容量素子を挿入して、ケーブルとグランドプレーンの間の電位差ΔＶを０に補正し、ケーブルにコモンモード電流が流れないようにして、ケーブルからのコモンモードノイズの放射を抑制していた。
【００８８】
電子装置に接続するケーブルからのコモンモードノイズの放射は、上記したように、代表的には、高電位配線であるＬＳＩの電源配線ＶＣＣと低電位配線であるＬＳＩのグランド配線ＧＮＤの組で発生する。しかしながら、これに限らず、ＣＡＮ通信を制御するＬＳＩを有した電子装置においては、高電位配線であるＣＡＮ通信を制御するＬＳＩのＨｉｇｈ配線と低電位配線である該ＬＳＩのＬｏｗ配線の組においても発生する可能性がある。該ＣＡＮ通信を制御するＬＳＩを有した電子装置においても、筐体側のグランドプレーンと高電位配線であるＨｉｇｈ配線および低電位配線であるＬｏｗ配線の少なくとも一方との間に上記と同様の容量素子を挿入して、ケーブルとグランドプレーンの間の電位差ΔＶを０に補正し、ケーブルにコモンモード電流が流れないようにして、ケーブルからのコモンモードノイズの放射を抑制することができる。
【００８９】
次に、上記した高電位配線および低電位配線の寄生キャパシタンスＣＶ，ＣＧを補正する容量素子の構成について、詳細に説明する。
【００９０】
上記した電子装置における容量素子は、前述したように、高電位配線または低電位配線の寄生キャパシタンスＣＶ，ＣＧを補正する、該寄生キャパシタンスＣＶ，ＣＧ程度の容量値ＣＡの小さなものである。また、上記容量素子は、プリント配線板の高電位配線または低電位配線と、グランドプレーンとの間に挿入する必要がある。一般的には、高電位配線および低電位配線が形成されたプリント配線板に最も近い金属からなる筐体が、グランドプレーンとなる。また、樹脂からなる筐体の場合には、グランドプレーンと等電位の電極を筐体内に設ける必要がある。
【００９１】
以上のことから、上記電子装置においては、図１（ｂ）と図２（ｂ）で例示したように、プリント配線板２０，２１の基板面に垂直な方向において、筐体３０，３１とＬＳＩ１０，１１を搭載したプリント配線板２０，２１との間で、両者の間隔が周りに較べて最短となる所定面積の最短間隔部ＭＮＳを構成し、該最短間隔部ＭＮＳに、容量素子５０，５１の対となる電極５０ａ，５０ｂおよび電極５１ａ，５１ｂを配置することが好ましい。
【００９２】
これによれば、高電位配線または低電位配線の寄生キャパシタンスＣＶ，ＣＧを補正する上記容量素子を、筐体内の上記最短間隔部に特定できるため、上記容量素子の容量値ＣＡの設定が容易になる。すなわち、上記電極の対向面積と間隔および電極間への誘電体の挿入等により、所望する容量値ＣＡの上記容量素子を、所望するサイズで構成することができる。
【００９３】
上記最短間隔部ＭＮＳに容量素子の対となる電極を配置する場合、図１（ｂ）と図２（ｂ）で例示したように、筐体３０，３１が金属材料からなる場合には、容量素子５０，５１の対となる電極５０ａ，５０ｂおよび電極５１ａ，５１ｂを、プリント配線板２０，２１に形成された配線パターン（電極５０ａ，５１ａ）と、当該筐体３０，３１の突起部３０ｔ，３１ｔ（電極５０ｂ，５１ｂ）とで構成することができる。
【００９４】
図７は、樹脂材料からなる筐体を用いる場合を示した図で、図７（ａ）は、プリント配線板２０の外観を示した上面図であり、図７（ｂ）は、図７（ａ）のプリント配線板２０を収容した電子装置１０２の断面図である。尚、図７（ａ）に示すプリント配線板２０は、図１（ａ）に示したプリント配線板２０と同じものである。また、図７（ｂ）に示す電子装置１０２の断面は、筐体３２に収容された状態にあるプリント配線板２０についての図７（ａ）における一点鎖線Ｃ−Ｃでの断面に対応している。
【００９５】
図７（ｂ）に示す電子装置１０２のように、筐体３２が樹脂材料からなる場合には、容量素子５６の対となる電極５０ａ，５６ｂを、プリント配線板２０に形成された配線パターン（電極５０ａ）と、当該筐体３２の突起部３２ｔに配置されたグランドプレーンに接続する金属パターン（電極５６ｂ）とで構成することができる。
【００９６】
図８は、別の容量素子の構成例を模式的に示した図で、図８（ａ）は、プリント配線板２６の外観を示した上面図であり、図８（ｂ）は、図８（ａ）のプリント配線板２６を収容した電子装置１０３の断面図である。尚、図８（ｂ）に示す電子装置１０３の断面は、筐体３３に収容された状態にある図８（ａ）のプリント配線板２６の一点鎖線Ｄ−Ｄでの断面に対応している。
【００９７】
図８に示す電子装置１０３においては、筐体３３側のグランドプレーンと低電位配線であるグランド配線ＧＮＤの間に、容量素子５７が挿入されている。容量素子５７の一方の電極５７ａを構成するグランド配線ＧＮＤに接続された配線パターンは、ＬＳＩ１０の搭載面と反対側の面に形成されている。そして、該反対側の面において、筐体３３とプリント配線板２６との間で最短間隔部ＭＮＳが構成され、該最短間隔部ＭＮＳに、容量素子５７の対となる電極５７ａ，５７ｂが配置されている。
【００９８】
ノイズ源であるＬＳＩの周辺は、一般的にプリント配線板上において電子部品の実装密度が特に大きい部分であるが、図８に示す電子装置１０３のように、容量素子の一方の電極を構成する配線パターンは、プリント配線板における電子部品の配置が比較的少ない、ＬＳＩの搭載面と反対側の面に形成してもよい。
【００９９】
図９は、図８に示した電子装置１０３の変形例で、図９（ａ）は、プリント配線板２７の外観を示した上面図であり、図９（ｂ）は、図９（ａ）のプリント配線板２７を収容した電子装置１０４の断面図である。尚、図９（ｂ）に示す電子装置１０４の断面は、筐体３４に収容された状態にある図９（ａ）のプリント配線板２７の一点鎖線Ｅ−Ｅでの断面に対応している。
【０１００】
図９に示す電子装置１０４のプリント配線板２７においては、ＬＳＩ１６の近くで、電源配線ＶＣＣとグランド配線ＧＮＤの間に、第２のバイパスコンデンサＢＰ２が挿入されている。そして、グランドプレーンである筐体３４とグランド配線ＧＮＤの間で、ＬＳＩ１６の直下に容量素子５８が挿入された構成となっている。すなわち、容量素子５８の一方の電極５８ａを構成するグランド配線ＧＮＤに接続された配線パターンは、ＬＳＩ１６の搭載面と反対側で、ＬＳＩ１６の直下に形成されている。そして、該反対側の面において、筐体３４とプリント配線板２７との間で最短間隔部ＭＮＳが構成され、該最短間隔部ＭＮＳに、容量素子５８の対となる電極５８ａ，５８ｂが配置された構成となっている。このように、容量素子の一方の電極を構成する配線パターンは、プリント配線板におけるＬＳＩの搭載面と反対側で、ＬＳＩの直下に形成してもよい。
【０１０１】
図１０は、別の容量素子の構成例を模式的に示した図で、図１０（ａ）は、プリント配線板２８の外観を示した上面図であり、図１０（ｂ）は、図１０（ａ）のプリント配線板２８を収容した電子装置１０５の断面図である。尚、図１０（ｂ）に示す電子装置１０５の断面は、筐体３５に収容された状態にある図１０（ａ）のプリント配線板２８の一点鎖線Ｆ−Ｆでの断面に対応している。
【０１０２】
図１０に示す電子装置１０５のプリント配線板２８においても、ＬＳＩ１７の近くで、電源配線ＶＣＣとグランド配線ＧＮＤの間に、第２のバイパスコンデンサＢＰ２が挿入されている。一方、図１０に示す電子装置１０５では、図９に示した電子装置１０４と異なり、グランドプレーンである筐体３５とグランド配線ＧＮＤの間で、ＬＳＩ１７の直上に容量素子５９が挿入された構成となっている。すなわち、容量素子５９を構成するプリント配線板２８側の電極５９ａは、グランド配線ＧＮＤと接続するＬＳＩ１７の上面に形成された金属パターンからなる。そして、ＬＳＩ１７の上方において、金属材料からなる筐体３５とプリント配線板２８に搭載されたＬＳＩとの間で最短間隔部ＭＮＳが構成され、該最短間隔部ＭＮＳに、容量素子５９の対となる電極５９ａ，５９ｂが配置された構成となっている。このように、容量素子は、高電位配線および低電位配線の少なくとも一方と接続するＬＳＩの上面に形成された金属パターンと、金属材料からなる筐体の突起部または樹脂材料からなる筐体の突起部に配置されたグランドプレーンに接続する金属パターンとで構成することも可能である。
【０１０３】
また、図１０に示す電子装置１０５においては、ＬＳＩ１７の上面に形成された電極５９ａとの電気接続が、ＬＳＩ１７の外部に引き出されたグランド配線ＧＮＤとの間で行われている。しかしながらこれに限らず、ＬＳＩ１７の上面に形成された電極５９ａとの電気接続は、ＬＳＩ１７のパッケージ内にあるグランド配線ＧＮＤとの間で行うようにしてもよい。また、この場合には、図１０に示す電極５９ａを、ＬＳＩ１７のパッケージの内側に形成するようにしてもよい。
【０１０４】
尚、上記した各構成の容量素子において、前述したケーブルとグランドプレーンの電位差ΔＶを０にする最適な容量値に設定するには、図３（ａ）のプリント配線板２２における電極５２ａｇで例示したように、上記した配線パターンや金属パターンを予め大きめの面積に形成しておき、ノイズ発生状況の確認と上記配線パターンや金属パターンのトリミングの実施を繰り返すことで、最適値を見いだすことができる。
【０１０５】
以上のようにして、上記した電子装置は、いずれも、ＬＳＩを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置であって、コモンモードチョークを用いることなく、前記ＬＳＩと前記プリント配線板の配線パターンの構成に依存する寄生インダクタンスと寄生キャパシタンスが存在する場合であってもコモンモードノイズを低減する条件式を満たすことのできる、簡単な構成で安価な電子装置とすることができる。
【０１０６】
従って、上記電子装置は、種々の電子機器が密集して配置され、多数のワイヤハーネス接続されている、車載用の電子機器として好適である。
【０１０７】
しかしながら、車載電子機器に限らず、ＬＳＩを搭載したプリント配線板で、筐体内に収容され長いワイヤハーネスで接続される電子装置であれば、上記した本発明の電子装置の適用が可能である。例えば、船、飛行機、鉄道、医療、ロボット、産業機器、家電全般、アミューズメント機器、エレベータ、複写機等の各制御に用いる電子装置に適用することができる。
【符号の説明】
【０１０８】
１００〜１０５  電子装置
１０〜１７  ＬＳＩ
２０〜２８  プリント配線板
ＢＰ１  バイパスコンデンサ
ＢＰ２  第２のバイパスコンデンサ
３０〜３５  筐体
４０  コネクタ
５０〜５９  容量素子
５０ａ，５０ｂ，５１ａ，５１ｂ，５２ａｖ，５２ａｇ，５３ａ〜５５ａ，５６ｂ，５７ａ〜５９ａ，５７ｂ〜５９ｂ  電極
【図１】
0005423691.tif 000002
【図２】
0005423691.tif 000003
【図３】
0005423691.tif 000004
【図４】
0005423691.tif 000005
【図５】
0005423691.tif 000006
【図６】
0005423691.tif 000007
【図７】
0005423691.tif 000008
【図８】
0005423691.tif 000009
【図９】
0005423691.tif 000010
【図１０】
0005423691.tif 000011
【図１１】
0005423691.tif 000012
【図１２】
0005423691.tif 000013
【図１３】
0005423691.tif 000014