(57)【特許請求の範囲】
【請求項１】
平面内の磁界の方向を測定するための磁界センサであって：
各々が、リング型導電ウエル（２）と、及び、前記リング型導電ウエル（２）に沿って、及び前記リング型導電ウエル（２）に接触して、互いに等距離に設置される、同一寸法の所定数Ｎの少なくとも８個の接点（３）と、を含む第１の検出構造と第２の検出構造、および
少なくとも１つの電流源（４）と、
各処理ブロック（９Ａ，９Ｂ）は、差電圧増幅器（５Ａ，５Ｂ）、バンドパス・フィルタ（１０Ａ，１０Ｂ）、及びコンパレータ（１１Ａ，１１Ｂ）を含み、第１と第２の処理ブロック（９Ａ，９Ｂ）の出力は、排他的ＯＲゲート（１２）の第１と第２の入力へ直接または間接的に結合される、第１のホール電圧を処理するための第１の処理ブロック（９Ａ）、第２のホール電圧を処理するための第２の処理ブロック（９Ｂ）、及び第１と第２の入力を有する前記排他的ＯＲゲート（１２）と、
第１の検出構造（１Ａ）の接点（３）と関係する第１の複数電子スイッチと、前記第２の検出構造（１Ｂ）の接点（３）と関係する第２の複数電子スイッチと、を含む切り替えブロック（６）と、
前記第１の検出構造（１Ａ）の所定数の接点（３）の複数接点（３）が、１回転当たり所定数のステップで第１の検出構造（１Ａ）のリング型ウエル（２）に沿って時計方向へ動く第１のホール素子を形成するように、および前記第２の検出構造（１Ｂ）の所定数の接点（３）の複数接点（３）が、１回転当たり同一所定数のステップで第２の検出構造（１Ｂ）のリング型ウエル（２）に沿って反時計方向へ動く第２のホール素子を形成するように、所定のタイムスケジュールにより、切り替えブロック（６Ａ）と（６Ｂ）のスイッチを開閉するためのクロック信号を提供するタイミング回路（７）と、を含み、
前記第１と第２のホール素子は、少なくとも１つの電流源（４）から電流を供給され、前記処理ブロック（９Ａ，９Ｂ）の各々へ少なくとも１つのホール電圧を供給する、
電子回路、を含む磁界センサ。
【請求項２】
接点の数Ｎは８であり、
第１の切り替えブロック（６Ａ）は、各ステップで、前記第１の検出構造（１Ａ）の８個の接点（３）は、全て前記少なくとも１つの電流源（４）へ、または前記処理ブロック（９Ａ，９Ｂ）の１つへ直接または間接的に、接続されるように、前記第１の複数電子スイッチを開閉するように適合され、
前記第２の切り替えブロック（６Ｂ）は、各ステップで、前記第２の検出構造（１Ｂ）の８個の接点（３）が、全て前記少なくとも１つの電流源（４）へ、または処理ブロック（９Ａ，９Ｂ）の１つへ直接または間接的に、接続されるように、前記第２の複数電子スイッチを開閉するように適合される、請求項１に記載の磁界センサ。
【請求項３】
前記切り替えブロック（６Ａ，６Ｂ）は、１回転が８ステップから構成されるそれらそれぞれのリング型ウエルに沿って、前記第１のホール素子と前記第２のホール素子を移動させるように構成される、請求項２に記載の磁界センサ。
【請求項４】
前記切り替えブロック（６Ａ，６Ｂ）は、１回転が４ステップから構成されるそれらそれぞれのリング型ウエルに沿って、前記第１のホール素子と前記第２のホール素子を移動させるように構成される、請求項２に記載の磁界センサ。
【請求項５】
各ステップは、電流を供給するための接点と、それぞれのホール電圧を測定するための接点が、回転電流法により入れ替わる、２つ又は４つのサブステップを含む、請求項３又は４に記載の磁界センサ。
【請求項６】
前記第１と第２の処理ブロック（９Ａ，９Ｂ）を交互に入れ替えるための少なくとも１つの更なる切り替えブロック（１３、１４）をさらに含む、請求項１〜５のいずれか１項に記載の磁界センサ。
【請求項７】
請求項１〜６のいずれか１項に記載の磁界センサと、コイル（１７）及び前記コイル（１７）へ基準電流を供給する電流源（１８）と、を含み、前記コイル（１７）の巻線は、１次電流により生成される１次磁界と、前記基準電流により生成される基準磁界が、ゼロとは異なる角度βをなすように、前記１次電流の方向に向けられる、導体（１５）を通して流れる前記１次電流を測定するための電流センサであって、前記１次電流に比例する出力信号を生成する前記排他的ＯＲゲート（１２）の出力へ結合される電子回路を更に含む電流センサ。
【請求項８】
前記電子回路は、正接関数に比例する出力信号を生成するように構成される積分器（２０）を含み、前記積分器（２０）は、演算増幅器（２４）、Ｍ個のスイッチ（Φ１〜ΦＭ）と抵抗（Ｒ１〜ＲＭ）、およびキャパシタ（Ｃ１）を含み、Ｍ個のスイッチ（Φ１〜ΦＭ）と抵抗（Ｒ１〜ＲＭ）は、電圧源（２３）へ接続されるスイッチの１つの端子と、前記演算増幅器（２４）の入力へ接続される抵抗の１つの端子と、を有する直列に配置される１つのスイッチと１つの抵抗の並列セットとして配置される、請求項７に記載の電流センサ。
【請求項９】
前記角度βは約９０°になり、前記増幅器（５Ａ，５Ｂ）の個々の増幅率、及び／又は前記ホール素子を流れる個々の電流は、各ステップで与えられる、請求項７又は８に記載の電流センサ。
【請求項１０】
前記第１の検出構造（１Ａ）の接点（３）の数は８であり、前記第２の検出構造（１Ｂ）の接点（３）の数は８であり、１回転当たりの所定ステップ数は４である、請求項９に記載の電流センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は平面内の磁界方向を測定する磁界センサ、及びこのような磁界センサを有する電流センサに関する。
【背景技術】
【０００２】
この発明の測定原理は、一方では一次電流と称する測定される電流により生成される磁界の測定に基づき、他方では、コイルを流れる二次電流により生成される補助磁界の測定に基づく。従って、電流センサは、例えば、ホール装置、フラックスゲートセンサ、又はＡＭＲやＧＭＲセンサのような磁気抵抗センサ等の磁界センサを含む。従来技術で、測定される電流により生成される磁界、及びコイルを流れる二次電流により生成される補助磁界は、同一方向へ走り、磁気センサは、単軸センサであり、その検出軸はこの方向と同一直線上にある。従来技術は、主にこの測定原理の２つの異なる実施を区分する。開ループ型と称する第一の実施例で、補助磁界を使用して磁界センサを校正する。この実施の欠点は、補助磁界の値が低いこと、補助磁界は一次電流磁界と同一方向に走り、これが一次電流磁界と補助磁界の両方を含む信号の中で、それを選択的に測定することを困難にしている。閉ループ型と称する第二の実施で、補助磁界を使用して、測定される電流により生成される磁界を補正する。この第二の実施の利点は、電流センサの出力信号が、磁界センサの特性に依存しないことであるが、欠点は、補助磁界が一次電流により生成される磁界と等しい大きさでなければならないことである。測定される磁界に関する情報を含む電気信号が、基準コイルを流れる電流により生成される基準磁界に関する情報を含む電気信号によりバランスがとられる、磁気ヨークのない閉ループ電流センサが、日本特許２００１−１３６９２１で知られる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本国特許第２００１−１３６９２１号
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明の目的は、上で挙げた欠点のない電流センサを開発することである。
【０００５】
以下において、語句“一次電流”と“一次磁界”は、測定される電流により生成される磁界を意味し、語句“基準電流”と“基準磁界”は、補助磁界及び補助磁界を生成するためのコイルを走る電流を示すために使用される。一次磁界と基準磁界は全磁界に加算される。この発明は、基準磁界と、好ましくは一次磁界に直交する、異なる方向と揃えること、及び全磁界の方向、又は全磁界が基準磁界により画定される方向となす角度を測定する磁界センサを使用することを提案する。磁界センサは１つの出力信号を供給する。電流センサは、更に磁界センサの作動用と、基準磁界の生成用、好ましくは、いわゆる開ループにおける作動用の電子回路を含む。
【０００６】
磁界センサは、平面内の磁界方向を測定するように設計され、以下を備える：
・各々が、リング型導電ウエルと、
リング型ウエルに沿って互いに等距離に設置され、リング型ウエルと接触する、少なくとも８個の所定数Ｎの等寸法の接点と、
少なくとも１つの電流源と、を含む第一の検出構造と第二の検出構造と；
・少なくとも１つの電流源；
・各処理ブロックが、差電圧増幅器、バンドパス・フィルタ、及びコンパレータを含み、第一と第二の処理ブロックの出力が、排他的ＯＲゲートの第一又は第二の入力へ、直接又は間接的に結合される、第一のホール電圧処理用第一の処理ブロック、第二のホール電圧処理用第二の処理ブロック、及び第一の第二の入力を有する排他的ＯＲゲート；
・第一の検出構造の接点と関係する第一の複数電子スイッチと、第二の検出構造の接点と関係する第二の複数電子スイッチと、を含む切り替えブロック；
・第一の検出構造の複数接点の中の所定数の接点が、１回転当たり所定数のステップで、第一の検出構造のリング型ウエルに沿って、時計方向へ動く第一のホール素子を形成するように、及び第二の検出構造の複数接点の中の所定数の接点が、１回転当たり同一の所定数のステップで、第二の検出構造のリング型ウエルに沿って反時計方向へ動く第二のホール素子を形成するように、切り替えブロックのスイッチを開閉するための所定のタイムスケジュールに従うクロック信号を提供し、第一と第二のホール素子は、少なくとも１つの電流源から電流が供給され、各少なくとも１つのホール電圧を処理ブロックへ供給する、タイミング回路と、を含む電子回路。
【０００７】
好ましくは、接点の数Ｎは８で、第一の切り替えブロックは、各ステップで第一の検出構造の８個の接点が、全て少なくとも１つの電流源、又は直接又は間接的に処理ブロックの１つのいずれかへ接続されるように、第一の複数電子スイッチを開閉するように構成され、第二の切り替えブロックは、各ステップで第二の検出構造の８個の接点が、全て少なくとも１つの電流源、又は直接又は間接的に処理ブロックの１つのいずれかへ接続されるように、第二の複数電子スイッチを開閉するように構成される。
【０００８】
切り替えブロックは、好ましくは回転が８ステップ又は４ステップから構成されるそれぞれのリング型ウエルに沿って、第一のホール素子と第二のホール素子を動かすように構成される。
【０００９】
好ましくは、各ステップは、電流を供給するための接点及びそれぞれのホール電圧を測定するための接点が、いわゆる回転電流法に従って入れ替わる、２または４のサブステップを含む。
【００１０】
好ましくは、第一と第二の処理ブロックを交互に入れ替えるための、少なくとも一つの更なる切り替えブロックが備えられる。
【００１１】
導体を流れる一次電流を測定するための電流センサは、この様な磁界センサ、コイル及びコイルへ基準電流を供給する電流源から形成することができる。コイルの巻き線は、一次電流により生成される一次磁界と基準電流により生成される基準磁界が、ゼロではない角度βをなすように、一次電流の方向に向けられる。電流センサは、更に一次電流に比例する出力信号を生成する磁界センサの排他的ＯＲゲートの出力へ結合される電子回路を含む。
【００１２】
電子回路は、例えば正接機能に比例した出力信号を生成するように構成される積分器を含むアナログ回路でよく、積分器は演算増幅器、Ｍ個のスイッチと抵抗およびキャパシタを含み、Ｍ個のスイッチと抵抗は、電圧源へ接続されるスイッチの１つの端子と演算増幅器の入力へ接続される抵抗の１つの端子と、を有する、直列に配置される１つのスイッチと１つの抵抗の並列セットとして配置される。
【００１３】
第一検出構造との接点数が８である磁界センサと、第二検出構造の接点数は８つであり、ホール素子が４ステップで各期間を完結するように作動され、増幅器の各増幅率、及び／又は各ステップでホール素子を流れる各電流により、仮に基準磁界が一次磁界に比較して小さくても、高精度を達成することができる。
【図面の簡単な説明】
【００１４】
この明細書の一部に組み込まれ、この一部を構成する付属図面は、この発明の１つ以上の実施例を示し、詳細説明と共に、本発明原理と実施を説明することに役立つ。図はノンスケールである。
【図１】異なる作動状態でホール素子を動かすように操作可能な平面検出構造を示す。
【図２】異なる作動状態でホール素子を動かすように操作可能な平面検出構造を示す。
【図３】ホール電圧線図を示す。
【図４】２つの検出構造を含む角度センサのブロック配置を示す。
【図５】異なる電圧線図を示す。
【図６】更なる角度センサのブロック配置を示す。
【図７】電流測定用組み合わせを示す。
【図８】正接機能を生成するためのアナログ回路を示す。
【図９】ある作動状態における平面検出構造を示す。
【発明を実施するための形態】
【００１５】
図１は、リング型導電ウエル２と、リング型ウエル２に沿って互いに等距離に設置され、リング型ウエル２と接触する、等寸法の少なくとも８個のＮ個の接点３とから構成される平面検出構造１を示す。リング型ウエル２は第一の導電型を有し、第二の導電型のウエル又は基板に埋め込まれる。検出構造１は平面内に設置され、その軸はｘとｙで表示される。このような検出構造１と、動くホール素子としてのその作動は、国際特許ＷＯ２００８−１４５６６２で知られる。図１に示すような好ましい実施例で、接点３の数ＮはＮ＝８である。８個の接点３はＣ１〜Ｃ８と表示される。この実施例で、８個の接点３は、リング型ウエル２の中心から見て、４５°毎に角度的に変位する。
【００１６】
Ｎ個の接点３は非常に小さいが、５個の接点は互いに隣接して設置され、即ち第一、第二、第三、第四、及び第五の接点は、垂直ホール素子を形成するように組み合わされ、電流は第一と第五の接点へ供給され、第三の接点から放出され、及び第二と第四の接点間に現れるホール電圧ＵＨ１が測定される。このように形成される垂直ホール素子は、次にリング型ウエル２に沿って時計方向又は反時計方向へステップ的に動かされる。１回転を完結するためのステップの数は、接点３の数Ｎに等しい。従って時計方向へ動く場合、第一のステップで、Ｃ１〜Ｃ５と表示される接点は垂直ホール素子を形成し、第二のステップでＣ２〜Ｃ６と表示される接点は、垂直ホール素子を形成し、以下このように進む。そうするために、好ましくは直流電流源である電流源４、好ましくは差動増幅器である差電圧増幅器５、接点３と関係する複数の電子スイッチを含む切り替えブロック６、及び切り替えブロックのスイッチを制御するためのクロック信号を提供するタイミング回路７が備えられる。切り替えブロック６のスイッチは、垂直ホール素子の５つの隣接する接点を各ステップで必要に応じて、又は以下に説明する回転電流法が適用される場合は、各サブステップで必要に応じて電流源４と差電圧増幅器５へ接続されるため、所定のタイムスケジュールに応じて開閉される。
【００１７】
接点３の数Ｎ＝８は、別のより効率的モードの作動を可能にする。図１に見られるように、第一と第五の接点は、常に互いに反対側に位置する。従って第五、第六、第七、第八及び第一の接点は、第二の垂直ホール素子に組み合わすことができる。見られるように、第一と第五の接点は両方の垂直ホール素子に属する。この場合、電流は第一と第五の接点へ供給され、第三と第七の接点から放出され、第二と第四の接点間に現れる第一のホール電圧ＵＨ１、及び第八と第六の接点間に現れる第二のホール電圧ＵＨ２が検出される。２つのホール電圧ＵＨ１とＵＨ２は、最初に各々が差電圧増幅器へ供給され、次に加算結合で加算される。従って第一のステップで時計方向へ動く場合、Ｃ１〜Ｃ５と表示される接点は、第一の垂直ホール素子を形成し、Ｃ５〜Ｃ８、Ｃ１と表示される接点は、第二の垂直ホール素子を形成し、第二のステップで、Ｃ２〜Ｃ６と表示される接点は、第一の垂直ホール素子を形成し、Ｃ６〜Ｃ８、Ｃ１、Ｃ２と表示される接点は、第二の垂直ホール素子を形成し、以下同様に進む。
【００１８】
第一と第二の垂直ホール素子は、いくつかの接点を共有する。従って、検出構造１の８個の接点３は、電流が供給され、かつ各接点が電流源又は増幅器のいずれかへ接続される作動中に、Ｎステップ回転する１つの単一ホール素子を形成すると考えることができる。このホール素子は、測定誤差と製造許容公差は別にして、同一の大きさを有する２つのホール電圧ＵＨ１とＵＨ２を供給する。従って、これら２つのホール電圧ＵＨ１とＵＨ２は、２つの差電圧増幅器により処理することができ、それらの出力は、更なる処理に備える単一の処理されたホール電圧ＵＨを供給するため、加算結合で加算することができる。
【００１９】
ホール素子のオフセットを減らすため、よく知られた回転電流法が、好ましくは適用される。これは、各ステップが２つ又は４つのサブステップに分割され、電流と電圧の接点が入れ替わることを意味する。図１は第一のステップの第一のサブステップの切り替え構成を示す一方、図２は第一のステップの第二のサブステップの切り替え構成を示す。この第二のステップで、電流はＣ２とＣ８と表示される接点へ供給され、接点Ｃ４とＣ６から放出され、第一のホール電圧は接点Ｃ３と短絡回路接点Ｃ１とＣ５の間で測定され、第二のホール電圧は接点Ｃ７と短絡回路Ｃ１とＣ５の間で測定される。もし、サブステップの数が４であれば、サブステップ３で電流は反対方向に流れ、電圧接点はサブステップ１に対して入れ替わり、サブステップ４で電流は反対方向へ流れ、電圧接点はサブステップ２に対して入れ替わる。従って、ホール素子を回転させるためのステップの数は、なおＮ＝８であるが、切り替えサイクルの全数は、２×８＝１６又は２×４＝３２のいずれかである。
【００２０】
図３は、もしｘ方向を指す磁界が与えられれば、完全な１回転の間にＮ＝８ステップの各々において現れるホール電圧ＵＨを示す。ホール電圧ＵＨは、ステップ状余弦波である（余弦波の近似）。同時に、もし与えられる磁界がｙ軸方向を指すならば、ホール電圧ＵＨはステップ状正弦波である。最後に全平面内磁界により誘導されるホール電圧ＵＨがステップ状正弦波及びステップ状余弦波の線形組み合わせである。
【００２１】
角度センサがｘｙ平面にある磁界がｘ軸となす角度αに比例する出力信号を供給する角度センサを形成するため、図１の検出構造を電子回路と組み合わせることができる。角度センサは、従って平面内の磁界方向を測定するための磁界センサである。好適実施例で、角度センサは２つの検出構造１Ａと１Ｂを含み、第一の検出構造１Ａは、時計方向へ動くホール素子として作動し、第二の検出構造１Ｂは反時計方向へ動くホール素子として作動する。図４は、完全な電子回路を有するこのような角度センサ８のブロック配置を示す。角度センサ８は、基本的に第一の検出構造１Ａ、第一の切り替えブロック６Ａを含み、第一の処理ブロック９Ａは、第一の差電圧増幅器５Ａ、第一のバンドパス・フィルタ１０Ａ及び第一のコンパレータ１１Ａ、第二の検出構造１Ｂ、第二の切り替えブロック６Ｂを含み、第二の処理ブロック９Ｂは、第二の差電圧増幅器５Ｂ、第二のバンドパス・フィルタ１０Ｂと第二のコンパレータ１１Ｂ、タイミング回路７、第一の電流源４Ａ及び第二の電流源４Ｂを含む。検出構造１Ａと１Ｂの各々が２つのホール電圧ＵＨ１とＵＨ２を供給するので、第一と第二の電圧増幅器５Ａと５Ｂは、ホール電圧ＵＨ１とＵＨ２の両方を処理し、それらの和に比例する出力信号を提供するように構成される。２つの処理ブロック９Ａと９Ｂの出力信号は、２つの入力と１つの出力を有する排他的ＯＲゲート１２へ供給される。排他的ＯＲゲート１２は、パルス幅変調（ＰＷＭ）信号である出力信号を供給する。この例で、処理ブロック９Ａと９Ｂの出力は排他的ＯＲゲート１２の入力へ直接結合される。
【００２２】
第一の切り替えブロック６Ａは、第一の検出構造１Ａの接点３と関係する第一の複数電子スイッチを含み、第二の切り替えブロック６Ｂは第二の検出構造１Ｂの接点３と関係する第二の複数電子スイッチを含む。タイミング回路７は所定のタイムスケジュールに応じて切り替えブロック６Ａおよび６Ｂのスイッチを開閉するためのクロック信号を提供し、これにより検出構造１Ａと１Ｂの８個の接点３は第一の検出構造１Ａのリング型ウエル２に沿って時計方向へ第一のホール素子を動かし、かつ第二の検出構造１Ｂのリング型ウエル２に沿って反時計方向へ第二のホール素子を動かすために、上記のように、一定の電流源４Ａと４Ｂ又は処理ブロック９Ａと９Ｂのいずれかへ接続される。各ホール素子は、２つのホール電圧ＵＨ１とＵＨ２を供給し、これらは第一又は第二の処理ブロック９Ａ又は９Ｂのそれぞれの差電圧増幅器５Ａまたは５Ｂで処理され、加算ホール電圧ＵＨへ加えられる。ホール素子は、１つの単一電流源から、又は表示するように異なる電流源４Ａと４Ｂから電流が供給される。
【００２３】
図５は、処理ブロック９Ａと９Ｂ内で、排他的ＯＲゲート１２の出力に時刻ｔの関数として現れる異なる電圧Ｖ１〜Ｖ７を示す。これらの電圧は：
Ｖ１：第一の差電圧増幅器５Ａの出力に現れる電圧
Ｖ２：第一のバンドパス・フィルタ１０Ａの出力に現れる電圧
Ｖ３：第一のコンパレータ１１Ａの出力に現れる電圧
Ｖ４：第二の差電圧増幅器５Ｂの出力に現れる電圧
Ｖ５：第二のバンドパス・フィルタ１０Ｂの出力に現れる電圧
Ｖ６：第二のコンパレータ１１Ｂの出力に現れる電圧
Ｖ７：排他的ＯＲゲート１２の出力に現れる電圧
電圧Ｖ２とＶ５は以下で与えられる。
Ｖ２＝Ａ１×Ｓ１×Ｂ×ＩＨ１×ｃｏｓ（２πｆｔ−α）
Ｖ５＝Ａ２×Ｓ２×Ｂ×ＩＨ２×ｃｏｓ（２πｆｔ＋α）
Ｖ７＝幅α／（πｆ）の長方形パルス
ここで、αはｘｙ平面内の磁界がｘ軸となす角度を表わし、ｆは周波数＝単位時間当たりのホール素子の回転数、Ａ１とＡ２は増幅器５Ａと５Ｂの増幅率（ゲイン）を表し、Ｓ１とＳ２は検出構造１Ａと１Ｂの感度を表し、ＩＨ１とＩＨ２は、それぞれ検出構造１Ａと１Ｂを流れる電流を表す。Ｔは１／ｆである。処理ブロック９Ａと９Ｂは、好ましくはＡ１＝Ａ２になるように適合される。感度はＳ１＝Ｓ２で同じである。この好ましい角度センサ８は、排他的ＯＲゲート１２の出力に現れるパルスが増幅器５Ａと５Ｂのゲインと温度ドリフトに無関係であるという利点を有する。
【００２４】
処理ブロック９Ａと９Ｂは、各々ある遅延を導入し、このためコンパレータ１１Ａと１１Ｂの出力に現れるパルスは時刻が少しシフトされる。もし処理ブロック９Ａと９Ｂが適合され、それぞれ遅延φ１とφ２を有するならば、電圧Ｖ２とＶ５は、
Ｖ２＝Ａ１×Ｓ１×Ｂ×ＩＨ１×ｃｏｓ（２πｆｔ−α＋φ１）
Ｖ５＝Ａ２×Ｓ２×Ｂ×ＩＨ２×ｃｏｓ（２πｆｔ＋α＋φ２）
となり、パルス幅α／（πｆ）は、もしφ１＝φ２ならば遅延に無関係である。φ１＝φ２とするため、例えばホール素子の各完全１回転後に、２つの処理ブロック９Ａと９Ｂを周期的に入れ替えることが望ましい。図６は処理ブロック９Ａと９Ｂの前に設置される少なくとも１つの更なる切り替えブロック１３、又は処理ブロック９Ａと９Ｂの前後に設置される２つの更なる切り替えブロック１３と１４を有する角度センサ８を示す。切り替えブロック１３と１４は、処理ブロック９Ａと９Ｂを周期的に入れ替える。この例で、処理ブロック９Ａと９Ｂの出力は、切り替えブロック１４を介して排他的ＯＲゲート１２の入力へ間接的に結合される。
【００２５】
図７は、電流測定のための角度センサの適用を示す。角度センサ８は、測定される電流、即ち一次電流が流れる平坦な導電体１５上に設置される。一次電流は、矢印１６で表示される方向へ導体１５に沿って流れ、一次磁界ＢＰを生成する。角度センサ８は、導体１５上に従来方法で設置される半導体チップに一体化される。コイル１７を流れる基準電流Ｉｒｅｆは、基準磁界Ｂｒｅｆを生成する。コイル１７は、好ましくは検出構造１  上で、半導体チップ上に形成される従来型の導体トラック１９から構成される平坦なコイルである。導体トラック１９の巻き線は、基準磁界Ｂｒｅｆが一次磁界ＢＰの方向と異なる方向を指すように向けられる。一次磁界ＢＰと基準磁界Ｂｒｅｆは、ゼロとは異なる固定角度βをなす。好ましくは、角度βは、この例に示すようにβ＝９０°になる。導体１５と角度センサ８は電流測定用の組み合わせを形成する。図１に関して、角度センサ８とコイル１７は、コイル１７を流れる電流Ｉｒｅｆにより生成される基準磁界Ｂｒｅｆがｘ方向を指し、測定される電流Ｉｐにより生成される一次磁界ＢＰがｙ方向を指すように向けられる。角度αは、全磁界Ｂ＝Ｂｒｅｆ＋ＢＰが基準磁界Ｂｒｅｆとなす角度を表示する。
【００２６】
角度αは以下の式により与えられ、
ｔａｎα＝ＢＰ／Ｂｒｅｆ＝ｋ１ｘＩＰ／（ｋ２ｘＩｒｅｆ）
ここでｋ１とｋ２は、それぞれ真空透磁率、及び導体１５とコイル１７の寸法に依存する定数である。コイル１７を流れる電流Ｉｒｅｆは、例えば一定の基準電圧Ｖｒｅｆを供給する電圧源である電流源１８と以下の基準抵抗Ｒｒｅｆで生成され、
Ｉｒｅｆ＝Ｖｒｅｆ／Ｒｒｅｆ
これにより以下が得られる。
Ｉｐ＝ｋ２ｘＶｒｅｆ／（ｋ１ｘＲｒｅｆ）ｘｔａｎα
排他的ＯＲゲート１２の出力は、幅（又は長さ）α／（πｆ）のパルスを供給する。値ｔａｎαは、例えば参照表と組み合わせて、デジタルブロック又はＡ／Ｄコンバータの使用により異なる方法等で決定することができる。図８は、角度αの関数としてｔａｎαを生成するため、パルス幅変調信号Ｖ７のパルス幅α／（πｆ）を使用するアナログ回路を使用した，好ましい方法を示す。図８はアナログ回路といくつかの線図を示す。
【００２７】
アナログ回路は、積分器２０、サンプルホールド回路２１、積分器２０の出力をサンプルホールド回路２１の入力へ結合する第一のスイッチ２２、及び特定時刻に積分器２０をリセットする第二のスイッチ２６を含む。積分器２０は、電圧源２３、演算増幅器２４、φ１〜φＭのＭ個のスイッチ、及び抵抗Ｒ１〜ＲＭとキャパシタＣ１を含む。Ｍ個のスイッチφ１〜φＭと抵抗Ｒ１〜ＲＭは、電圧源２３へ接続されるスイッチの１つの端子と、演算増幅器２４の入力へ接続される抵抗の１つの端子を有する、直列に配置される１つのスイッチと１つの抵抗の並列セットとして配置される。サンプルホールド回路２１はキャパシタＣ２と演算増幅器２５を含む。スイッチ２２と２６は、更に以下で記述するように、殆どの時間が開であり、短期間だけ閉になる。
【００２８】
最初に、スイッチφ１〜φＭは、全て開で、キャパシタＣは放電状態である。演算増幅器２４の出力の電圧はゼロである。時刻ｔ０で、スイッチφ１は閉であり、そのため電流Ｉ１＝Ｖｒｅｆ／Ｒ１は抵抗Ｒ１を流れ、キャパシタＣ１を充電する。時刻ｔ１で、スイッチφ２は閉であり、そのためＩ２＝Ｖｒｅｆ／（Ｒ１‖Ｒ２）はキャパシタＣ１を充電する。時刻ｔ２で、スイッチφ３は閉であり、そのため電流Ｉ３＝Ｖｒｅｆ／（Ｒ１‖Ｒ２‖Ｒ３）はキャパシタＣ１を充電する。時刻ｔ１，ｔ２〜ｔＭは、続く時間間隔ｔ０〜ｔ１、ｔ１〜ｔ２、・・・ｔＭ―１〜ｔＭを形成する。時刻ｔ１、ｔ２〜ｔＭと抵抗Ｒ１〜ＲＭは、各時間間隔でキャパシタＣ１を充電する電流がその時間間隔の適切な点で、ｔａｎ（ｔ）の一次微分値に比例するように選択される。このアナログ回路２０は古典的積分器であるので、演算増幅器２４の出力の電圧はｔａｎ（ｔ）に比例する。
【００２９】
電圧信号Ｖ７はアナログ回路２０の作動を制御する。しかし積分器２０のタイムスケールはパルス幅変調信号Ｖ７のタイムスケールに適合させなければならない。電圧信号Ｖ７のパルスの始まりは、積分器２０の開始をトリガし、即ち時刻ｔ０は、電圧Ｖ７がその状態を低から高へ変化させる時に発生する。スイッチφ１〜φＭは、所定時刻ｔ０〜ｔＭに、次々に閉じる。しかし、パルスの終わりで、即ち電圧Ｖ７がその状態を高から低へ変化させる時に、このプロセスは終了し、スイッチφ１〜φＭは、全て開になる。演算増幅器２４の出力の電圧は、ここで値ｋ１／（ｋ２ｘＣ１）ｘＩＰとなる。
【００３０】
スイッチ２２は、キャパシタＣ１における実際の電圧をキャパシタＣ２へ搬送するため、各パルスの終わりで、即ち電圧Ｖ７がその状態を高から低へ変化させる時、短期間閉になる。スイッチ２２が再度開になった後、スイッチ２６は、キャパシタＣ１を放電し、積分器２０の出力電圧をゼロにリセットするために短期間閉になる。
【００３１】
図８の線図は、排他的ＯＲゲート１２の出力の電圧Ｖ７（図４）、スイッチ２２と２６（高＝閉、低＝開）の状態Ｓ２２とＳ２６、積分器２０の出力の電圧Ｖ８、及びサンプルホールド回路２１の出力の電圧Ｖ９を示す。この例で、Ｖ７の３つの続くパルスの幅は増加する。従って、電圧Ｖ８とＶ９は、順により高いレベルに達する。
【００３２】
関数ｔａｎ（ｔ）は、時刻ｔ＝０からｔ＝π／（４ｘ２ｘπｆ）＝１／（８ｘｆ）の期間で、Ｍ＝６の僅かの抵抗で、関数ｔａｎ（ｔ）の１．２５％より少ない値の近似誤差で、良好な程度に近似することができる。もし関数ｔａｎ（ｔ）がπ／４より大きい角度に対して生成される必要があれば、抵抗と時間間隔の数Ｍは、より大きくなる。
【００３３】
角度αは比率ｋ１ｘＩｐ（ｋ２ｘＩｒｅｆ）に依存する。０とπ／４の間に角度αが存在するために、基準電流Ｉｒｅｆは、もしｋ１＝ｋ２ならば、測定される一次電流Ｉｐより高くなければならない。コイル１７を流れることを許容される最大基準電流には制限があるので、この条件は常に満足されるとは限らない。しかし、ホール電圧はホール電圧Ｂｐ又はＢｒｅｆのみに関する情報を含む、ホール素子の回転中のそれらのステップにおいてのみサンプリングされることに、この問題を克服する解がある。１回転のＮ＝８ステップの中に、ホール電圧がＢｐのみの情報を含む２つのステップと、ホール電圧がＢｒｅｆのみの情報を含む２つのステップがある。従って、ホール素子はリング型ウエルに沿って、４ステップのみにおいて回転する。Ｎ＝８ステップで回転する場合、２つの続くステップで形成される垂直ホール素子は、２つの隣接する接点３間の距離だけ変位し、即ちそれは３６０°／８＝４５°の角度だけ回転する。Ｎ＝４ステップで回転する場合、２つの続くステップで形成される垂直ホール素子は、２つの隣接する接点３の間の距離の２倍変位し、即ちそれは３６０°／４＝９０°の角度だけ回転する。第一のステップで、８個の接点３が図１に示すように、電流源４と差電圧増幅器５へ接続される。検出構造１は、ここで磁界Ｂｒｅｆを測定する。第二、第三及び第四ステップで、８個の接点３が図９に示すように電流源４と差電圧増幅器５へ接続される。検出構造１は、ここで磁界Ｂｐを測定する。第三のステップで、検出構造１は、再度磁界Ｂｒｅｆを測定し、第四のステップで、検出構造１は磁界Ｂｐを測定する。磁界Ｂｐが測定される場合、即ちステップ２と４で、電流ＩＨ１とＩＨ２は係数ｈだけ減少するか、又は増幅器５Ａと５Ｂの増幅率は係数ｈだけ減少するか、又は両方の組み合わせである。（又は、代わって、磁界Ｂｒｅｆが測定される場合、即ちステップ１と３で、電流ＩＨ１とＩＨ２は係数ｈだけ増加し、又は増幅器５Ａと５Ｂの増幅率は係数ｈだけ増加し、又は両方の組み合わせである。）
次に図４に示す回路の電圧Ｖ２、Ｖ５及びＶ７は、次に以下のようになる。
Ｖ２＝Ａ１×Ｓ１×Ｂ×ＩＨ１×ｃｏｓ（２πｆｔ−π／４−α１）
Ｖ５＝Ａ２×Ｓ２×Ｂ×ＩＨ２×ｃｏｓ（２πｆｔ−π／４＋α１）
Ｖ７＝幅α１／（πｆ）の長方形パルス
上記で
ｔａｎα１＝ＢＰ／（ｈｘＢｒｅｆ）
又は、
ＩＰ＝ｈｘｋ２／（ｋ１ｘＩｒｅｆ）ｘｔａｎα１
従って図４と８で示す回路は、個々の増幅率及び／又は上記のようなホール素子を流れる電流、及び電圧Ｖ７のパルスに対する積分器２０の修正スケーリングを有する、Ｎ／２＝４ステップのホール素子を回転させるような僅かの修正で、この場合にも使用することができる。しかし、好適実施例で、サンプルホ−ルド回路２１の演算増幅器２５の増幅率は、係数ｈだけ増加し、そのため、サンプルホ−ルド回路２１の出力の電圧Ｖ９は、以下のようになる。
Ｖ９＝ｋ２／ｋ１ｘＩｒｅｆ
【００３４】
１ステップ当たり、９０°の４ステップの垂直ホール素子を回転させる代わりに、これら４ステップの内のステップ１と２のみを使用すること、即ち、図１と９に示すように、ホール素子の第一と第二の接続配置の間で前後に切り替えることも可能であるだろう。更に、垂直ホール素子を８ステップで回転させること、および増幅器５Ａと５Ｂの個々の増幅率、および／または各ステップでホール素子を流れる個々の電流を有することも可能であるだろう。
【００３５】
１つの大きな利点は、１回転当たり４または８ステップのような少ない数は、情報を得るために必要な時間が短いため、角度センサおよび電流センサの応答速度を非常に速くすることである。
【００３６】
この発明の実施例と適用を示し、かつ記述してきたが、上記より多くの修正が明細書における発明概念から離れることなく可能であることは、この開示の利点を有する当業者には明らかであるだろう。従って、本発明は付属の特許請求の範囲及びそれらの等価物によることより他に制限されるべきではない。
【符号の説明】
【００３７】
１：検出構造
１Ａ：第１の検出構造
１Ｂ：第２の検出構造
２：リング型導電ウエル
３：接点
４、１８：電流源
４Ａ：第１の電流源
４Ｂ：第２の電流源
５Ａ、５Ｂ：差電圧増幅器
６Ａ、６Ｂ：切り替えブロック
７：タイミング回路
８：角度センサ
９Ａ、９Ｂ：処理ブロック
１０Ａ、１０Ｂ：バンドパス・フィルタ
１１Ｂ、１１Ａ：コンパレータ
１２：排他的ＯＲゲート
１３、１４：切り替えブロック
１５：導体
１６：矢印
１７：コイル
１９：導体トラック
２０：積分器
２１：サンプルホールド回路
２２：第１のスイッチ
２３：電圧源
２４、２５：演算増幅器
２６：第２のスイッチ
【図１】
0005435666.tif 000002
【図２】
0005435666.tif 000003
【図３】
0005435666.tif 000004
【図４】
0005435666.tif 000005
【図５】
0005435666.tif 000006
【図６】
0005435666.tif 000007
【図７】
0005435666.tif 000008
【図８】
0005435666.tif 000009
【図９】
0005435666.tif 000010