(57)【特許請求の範囲】
【請求項１】
少なくとも１つの半導体チップと、
前記少なくとも１つの半導体チップが実装される凹部が形成された主表面を有するとともに、前記少なくとも１つの半導体チップと熱的かつ電気的に接続されるベースフレームと、
第１の接地パターンを有するとともに、前記ベースフレームの前記主表面上に配置された回路基板と、
前記ベースフレームと一体的に形成されるとともに前記回路基板の前記第１の接地パターンに接続された第１のリード端子と、
前記ベースフレームの前記主表面の一部である前記凹部の外周部を前記回路基板の前記第１の接地パターンに電気的に接続するとともに、前記ベースフレームを前記回路基板に機械的に接続する接続部材とを備え、
前記ベースフレームは、前記凹部の底面から前記主表面に向けて延びるように形成された突起部を含み、
前記回路基板は、
前記突起部に接続されるとともに前記第１の接地パターンの電位と等しい電位を有する第２の接地パターンをさらに有し、
前記少なくとも１つの半導体チップは、
前記突起部を互いに挟むように前記凹部に配置された第１および第２の半導体チップを含む、半導体モジュール。
【請求項２】
半導体モジュールであって、
少なくとも１つの半導体チップと、
前記少なくとも１つの半導体チップが実装される凹部が形成された主表面を有するとともに、前記少なくとも１つの半導体チップと熱的かつ電気的に接続されるベースフレームと、
第１の接地パターンを有するとともに、前記ベースフレームの前記主表面上に配置された回路基板と、
前記ベースフレームと一体的に形成されるとともに前記回路基板の前記第１の接地パターンに接続された第１のリード端子と、
前記ベースフレームの前記主表面の一部である前記凹部の外周部を前記回路基板の前記第１の接地パターンに電気的に接続するとともに、前記ベースフレームを前記回路基板に機械的に接続する接続部材とを備え、
前記ベースフレームは、
前記主表面と反対側に位置するとともに凸部を有する放熱面をさらに備え、
前記半導体モジュールは、
前記凹部を塞ぐように前記ベースフレームの前記主表面の一部を覆うとともに、前記凸部の周囲を覆う樹脂をさらに備える、半導体モジュール。
【請求項３】
前記第１のリード端子の前記樹脂の表面から突出する部分の長さは０．１５ｍｍ以上である、請求項２に記載の半導体モジュール。
【請求項４】
前記ベースフレームの主表面に垂直な方向の長さを高さと定義した場合、前記樹脂から露出した前記主表面の一部の領域を基準とした前記第１のリード端子の高さは０．３ｍｍ以下である、請求項２に記載の半導体モジュール。
【請求項５】
前記接続部材は、ビスであり、
前記ビスを通すための孔が、前記主表面の前記外周部および、前記回路基板の第１の接地パターンの各々に形成され、
前記半導体モジュールは、
前記放熱面の前記凸部に接触するとともに前記ベースフレームおよび前記回路基板を前記ビスによって固定する放熱器をさらに備え、
前記主表面の前記外周部は、前記ビスによって前記第１の接地パターンと接触する、請求項２に記載の半導体モジュール。
【請求項６】
前記孔の直径は、２ｍｍ以上である、請求項５に記載の半導体モジュール。
【請求項７】
前記半導体モジュールは、
前記少なくとも１つの半導体素子と電気的に接続された第２のリード端子をさらに備え、
前記第２のリード端子には、貫通孔が形成される、請求項１または請求項２に記載の半導体モジュール。
【請求項８】
少なくとも１つの半導体チップと、
前記少なくとも１つの半導体チップが実装される凹部が形成された主表面を有するとともに、前記少なくとも１つの半導体チップと熱的かつ電気的に接続されるベースフレームと、
前記ベースフレームと一体的に形成されるとともに、前記ベースフレームの前記主表面の上に配置された回路基板の第１の接地パターンに接続されるリード端子とを備え、
前記ベースフレームを前記回路基板に機械的かつ電気的に接続する接続部材を通すための孔が前記ベースフレームの前記主表面の一部である前記凹部の外周部に形成され、
前記ベースフレームは、前記凹部の底面から前記主表面に向けて延びるように形成された突起部を含み、
前記回路基板は、
前記突起部に接続されるとともに前記第１の接地パターンの電位と等しい電位を有する第２の接地パターンをさらに有し、
前記少なくとも１つの半導体チップは、
前記突起部を互いに挟むように前記凹部に配置された第１および第２の半導体チップを含む、半導体装置。
【請求項９】
半導体装置であって、
少なくとも１つの半導体チップと、
前記少なくとも１つの半導体チップが実装される凹部が形成された主表面を有するとともに、前記少なくとも１つの半導体チップと熱的かつ電気的に接続されるベースフレームと、
前記ベースフレームと一体的に形成されるとともに、前記ベースフレームの前記主表面の上に配置された回路基板の接地パターンに接続されるリード端子とを備え、
前記ベースフレームを前記回路基板に機械的かつ電気的に接続する接続部材を通すための孔が前記ベースフレームの前記主表面の一部である前記凹部の外周部に形成され、
前記ベースフレームは、
前記主表面と反対側に位置するとともに凸部を有する放熱面をさらに備え、
前記半導体装置は、
前記凹部を塞ぐように前記ベースフレームの前記主表面の一部を覆うとともに、前記凸部の周囲を覆う樹脂をさらに備える、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールおよび半導体装置に関し、特に、半導体装置で発生する熱の放散と回路の接地とを分離するための構成に関する。
【背景技術】
【０００２】
半導体装置においては、動作の安定化のために、半導体素子によって発生する熱を効率的に放出することが要求される。
【０００３】
たとえば特開平４−１７４５４７号公報（特許文献１）は、電力用半導体装置のためのリードフレームの構造を開示する。特許文献１によれば、リードフレームのアイランドはリードフレームの外部リード（アウターリード）より厚く形成される。半導体チップで発生した熱はアイランドに吸収される。アイランドを厚くすることによって、半導体チップからの熱の放出を促進することができる。半導体チップが実装された面と反対側に位置するアイランドの面は樹脂に覆われることなく露出する。露出した面を放熱フィン等に接触させることによって、半導体チップによって発生する熱の放出を促進することができる。
【０００４】
特開平６−６１３９６号公報（特許文献２）は、半導体装置の特性を維持しながら放熱効果を向上させるためのリードフレームを開示する。このリードフレームは、半導体チップを実装するためのステージを備える。ステージの裏面には放熱板が取り付けられる。
【０００５】
特開２００７−１６５４４２公報（特許文献３）は、放熱性および高周波特性を向上させることが可能なモールドパッケージを開示する。このモールドパッケージは、半導体チップが接続された厚膜リード電極、および、その厚膜リード電極よりも薄いリード電極を有する。厚膜リード電極の下面はパッケージの下面で露出するとともに放熱電極として用いられる。一方、厚膜リード電極の上面の一部はパッケージの上面において露出するとともに接地電極として用いられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−１７４５４７号公報
【特許文献２】特開平６−６１３９６号公報
【特許文献３】特開２００７−１６５４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
高周波または高出力で動作する半導体装置の場合、特に、半導体チップの接地が重要となる。多くの場合、半導体チップの裏面電極は接地電極として用いられるとともに、ダイボンディング材を介してリードフレームと電気的に接続される。半導体チップの裏面から出力される接地電流の経路の数が増えるほど接地電極の電位を安定化することができる。しかしながら特許文献１，２は、接地電流の経路を確保するための構造については具体的に説明されていない。
【０００８】
一方、回路基板および高周波または高出力で動作する半導体装置を備えたモジュールの小型化が求められる。特許文献３に開示された構成によれば接地電極および放熱電極がパッケージの上面および下面にそれぞれ配置されているので、接地電流の方向と熱流の方向とが互いに逆となるように接地電流と熱流とを分離できる。これによりモジュールの小型化が可能となる。しかしながら特許文献３に開示された構造によれば、接地電流の経路が厚膜リード電極によって形成された経路に限定される。上記のように、半導体装置の動作の安定性の観点からは、接地経路の数が多いほど好ましい。
【０００９】
本発明は、上述の課題を解決するためのものであって、その目的は、半導体モジュールの小型化、効率的な放熱、および確実な接地を図ることである。
【課題を解決するための手段】
【００１０】
本発明のある局面に係る半導体モジュールは、少なくとも１つの半導体チップと、ベースフレームと、回路基板と、第１のリード端子と、接続部材とを備える。ベースフレームは、少なくとも１つの半導体チップが実装される凹部が形成された主表面を有するとともに、少なくとも１つの半導体チップと熱的かつ電気的に接続される。回路基板は、第１の接地パターンを有するとともに、ベースフレームの主表面上に配置される。第１のリード端子は、ベースフレームと一体的に形成されるとともに回路基板の第１の接地パターンに接続される。接続部材は、ベースフレームの主表面の一部である凹部の外周部を回路基板の第１の接地パターンに電気的に接続するとともに、ベースフレームを回路基板に機械的に接続する。
【００１１】
上記構成によれば、回路基板がベースフレームの主表面上に配置される。半導体チップから出力される接地電流は、回路基板の第１の接地パターンに向けて流れる。よって、接地電流は半導体チップの上方に向けて流れる。一方、半導体チップで生じた熱はベースフレームを介して放出される。したがって電流の向きと熱流の向きとを分離することができるので、効率的な放熱を実現できるとともに、半導体モジュールの小型化を実現できる。さらに、第１のリード端子および接続部材の各々が接地電流の流れる経路を形成する。これにより半導体チップの確実な接地を実現できる。
【００１２】
好ましくは、ベースフレームは、凹部の底面から主表面に向けて延びるように形成された突起部を含む。回路基板は、突起部に接続されるとともに第１の接地パターンの電位と等しい電位を有する第２の接地パターンをさらに有する。少なくとも１つの半導体チップは、突起部を互いに挟むように凹部に配置された第１および第２の半導体チップを含む。
【００１３】
上記構成によれば、第１および第２の半導体チップの間に形成された突起部が接地電流の経路を形成する。これにより、半導体チップの確実な接地を実現できる。
【００１４】
好ましくは、ベースフレームは、主表面と反対側に位置するとともに凸部を有する放熱面をさらに備える。半導体モジュールは、樹脂をさらに備える。樹脂は、凹部を塞ぐようにベースフレームの主表面の一部を覆うとともに、凸部の周囲を覆う。
【００１５】
上記構成によれば、半導体チップを水分あるいは衝撃から保護できる。さらに、放熱面全体が樹脂に覆われることを防ぐことができるので、効率的に熱を放出できる。
【００１６】
好ましくは、第１のリード端子の樹脂の表面から突出する部分の長さは０．１５ｍｍ以上である。
【００１７】
上記構成によれば、第１のリード端子を、はんだなどによって、回路基板の電極パターンに接続することが可能となる。
【００１８】
好ましくは、ベースフレームの主表面に垂直な方向の長さを高さと定義した場合、樹脂から露出した主表面の一部の領域を基準とした第１のリード端子の高さは０．３ｍｍ以下である。
【００１９】
上記構成によれば、第１のリード端子を、はんだなどによって回路基板の電極パターンに接続することが可能となる。
【００２０】
好ましくは、接続部材は、ビスである。ビスを通すための孔が、主表面の外周部および、回路基板の第１の接地パターンの各々に形成される。半導体モジュールは、放熱器をさらに備える。放熱器は放熱面の凸部に接触するとともに、ベースフレームおよび回路基板をビスによって固定する。主表面の外周部は、ビスによって第１の接地パターンと接触する。
【００２１】
上記構成によれば、ベースフレームをビスによって回路基板に電気的に接続できる。さらに、放熱器とベースフレームとを密着させることができる。
【００２２】
好ましくは孔の直径は、２ｍｍ以上である。
上記構成によれば、一般的なビスを使用することができる。
【００２３】
好ましくは、半導体モジュールは、少なくとも１つの半導体素子と電気的に接続された第２のリード端子をさらに備える。第２のリード端子には、貫通孔が形成される。
【００２４】
上記構成によれば、第２のリード端子をはんだによって回路基板に接続する際に、はんだが第２のリード端子の表面に広がりやすくなる。別の利点として、貫通孔の位置で第２のリード端子を切断することにより第２のリード端子を短くすることもできる。
【００２５】
本発明の他の局面に係る半導体装置は、少なくとも１つの半導体チップと、ベースフレームと、リード端子とを備える。ベースフレームは、少なくとも１つの半導体チップが実装される凹部が形成された主表面を有するとともに、少なくとも１つの半導体チップと熱的かつ電気的に接続される。リード端子は、ベースフレームと一体的に形成されるとともに、ベースフレームの主表面の上に配置された回路基板の接地パターンに接続される。ベースフレームを回路基板に機械的かつ電気的に接続する接続部材を通すための孔がベースフレームの主表面の一部である凹部の外周部に形成される。
【００２６】
上記構成によれば、回路基板をベースフレームの主表面上に配置することができる。これにより、接地電流を半導体チップの上方に向けて流すことができる。一方、半導体チップで生じた熱はベースフレームを介して放出される。したがって電流の向きと熱流の向きとを分離することができるので、効率的な放熱を実現できるとともに、半導体モジュールの小型化を実現できる。さらに、第１のリード端子および接続部材の各々が接地電流の流れる経路を形成する。これにより半導体チップの確実な接地を実現できる。
【発明の効果】
【００２７】
本発明によれば、熱流の方向と接地電流の流れる方向とが分離されるだけでなく、接地電流の経路を増やすことができる。したがって本発明によれば半導体モジュールの小型化、効率的な放熱、および確実な接地を図ることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１に係る半導体モジュールの上面図である。
【図２】図１に示した半導体モジュールの正面図である。
【図３】実施の形態１に係る回路基板および半導体装置を説明するための平面図である。
【図４】図１のＩＶ−ＩＶ断面図である。
【図５】図１のＶ−Ｖ断面図である。
【図６】実施の形態１に係る高周波増幅器１０１をモデル化した等価回路を示す図である。
【図７】本発明の実施の形態に係る高周波増幅器の第１の比較例を示す上面図である。
【図８】図７に示された比較例の正面図である。
【図９】図７のＩＸ−ＩＸ断面図である。
【図１０】図７〜図９に示した高周波増幅器２０１の構成要素をモデル化した等価回路を示す図である。
【図１１】本発明の実施の形態に係る高周波増幅器の第２の比較例を説明するための等価回路図である。
【図１２】リード端子９Ａ、９Ｂのコプラナリティーを説明するための図である。
【図１３】本発明の実施の形態２に係る高周波増幅器１０２の上面図である。
【図１４】高周波増幅器１０２が有する半導体装置を示す平面図である。
【図１５】図１３に示した高周波増幅器１０２のＸＶ−ＸＶ断面図である。
【図１６】実施の形態２に係る高周波増幅器１０２をモデル化した等価回路を示す図である。
【図１７】本発明の実施の形態３に係る高周波増幅器１０３の上面図である。
【図１８】高周波増幅器１０３が有する半導体装置を示す平面図である。
【発明を実施するための形態】
【００２９】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００３０】
本発明の実施の形態に係る半導体モジュールとして、以下では高周波増幅器が説明される。ただし、本発明は回路基板および半導体装置を有するモジュールに適用可能である。したがって本発明は高周波増幅器にのみ適用されると限定されるものではない。
【００３１】
［実施の形態１］
図１は、本発明の実施の形態１に係る半導体モジュールの上面図である。図２は、図１に示した半導体モジュールの正面図である。以後の説明においては、高周波増幅器１０１の高さ方向をｙ軸方向と定義するとともに高周波増幅器１０１の水平方向をｘ軸方向と定義する。
【００３２】
図１および図２を参照して、高周波増幅器１０１は、本発明の実施の形態１に係る半導体モジュールである。高周波増幅器１０１は、半導体装置１と、回路基板２と、放熱器３と、ビス４，４Ａ，４Ｂとを備える。半導体装置１は、ベースフレーム５と、封止樹脂８と、リード端子９Ａ，９Ｂ，１０，１１とを有する。
【００３３】
回路基板２は、半導体装置１の上側に配置される。回路基板２は互いに反対側に位置する主表面２Ａ，２Ｂを有する。主表面２Ａは高周波増幅器１０１の上方に向けられる。
【００３４】
放熱器３は、半導体装置１の下側に配置される。半導体装置１は、回路基板２および放熱器３に挟まれるとともにビス４Ａ，４Ｂによって固定される。回路基板２は、ビス４Ａ，４Ｂおよび複数のビス４によって放熱器３に固定される。ビス４の数は特に限定されない。
【００３５】
図３は、実施の形態１に係る回路基板および半導体装置を説明するための平面図である。図３および図１を参照して、半導体装置１は、リフローはんだ付け等の方法によって回路基板２の主表面２Ｂに固定される。ビス４Ａ，４Ｂをそれぞれ通すための貫通孔１２Ａ，１２Ｂがベースフレーム５に形成される。貫通孔１２Ａ，１２Ｂにそれぞれ対応する２つの貫通孔が回路基板２に形成される。
【００３６】
直径ｄは貫通孔１２Ａ，１２Ｂの直径を示す。直径ｄは２ｍｍ以上であることが好ましい。これによって、一般的なビスを高周波増幅器１０１に使用することができる。したがって、高周波増幅器１０１のコストを低減できる。
【００３７】
回路基板２は入力整合回路および出力整合回路を有する。回路基板２は、接地電位を有する接地パターン２Ｃ，２Ｄを有する。接地パターン２Ｃ，２Ｄは、入力整合回路および出力整合回路の接地のための電極パターンである。
【００３８】
半導体装置１は、リード端子９Ａ，９Ｂ，１０，１１を有する。リード端子９Ａ、９Ｂは、ベースフレーム５と一体化される。これによりリード端子９Ａ、９Ｂがベースフレーム５と電気的に接続される。リード端子９Ａ、９Ｂは封止樹脂８から突出する。リード端子９Ａ、９Ｂは、はんだ等によって回路基板２の接地パターン２Ｃ，２Ｄと電気的に接続される。後に詳細に説明するように、リード端子９Ａ，９Ｂは、ベースフレーム５を介して半導体素子の接地電極と電気的に接続される。
【００３９】
封止樹脂８の側面を基準としたリード端子９Ａ、９Ｂの長さをＬとする。長さＬは０．１５ｍｍ以上であることが好ましい。長さＬが０．１５ｍｍ上であることにより、リード端子９Ａ、９Ｂを回路基板２の接地パターン２Ｄ，２Ｃに確実に接続することができる。
【００４０】
回路基板２がビス４，４Ａ，４Ｂによって放熱器３に固定されることでベースフレーム５の放熱面が放熱器３と接触する。放熱面は、図３に示されるベースフレーム５の表面である。ベースフレーム５の放熱面が放熱器３と接触することによって、半導体装置１が放熱器３に熱的に接続される。
【００４１】
リード端子１０は、回路基板２の主表面２Ｂに接するとともに、はんだなどによって回路基板２の入力整合回路と電気的に接続される。リード端子１１は、回路基板２の主表面２Ｂに接するとともに、はんだなどによって回路基板２の出力整合回路と電気的に接続される。
【００４２】
リード端子１０には、貫通孔１０Ａ，１０Ｂが形成される。同様に、リード端子１１には貫通孔１１Ａ，１１Ｂが形成される。リード端子１０，１１の各々に貫通孔が形成されることによって、はんだを各リード端子の表面に広げることが容易となる。貫通孔１０Ａ，１０Ｂ、１１Ａ、１１Ｂの形状は、１つの実施形態では長方形であるが、他の形状でもよい。
【００４３】
図４は、図１のＩＶ−ＩＶ断面図である。図４を参照して、半導体装置１は、導電性のベースフレーム５と、半導体チップ６と、ダイボンディング材７と、封止樹脂８とを備える。ベースフレーム５の主成分は金属（たとえば銅）である。ベースフレーム５は、主表面５Ａを有する。凹部５Ｃが主表面５Ａに形成される。凹部５Ｃの底面はリード端子９Ａ，９Ｂよりも低い位置にある。
【００４４】
ベースフレーム５は、さらに主表面５Ｂを有する。主表面５Ｂは主表面５Ａと反対側に位置する。主表面５Ｂは放熱器３の主表面２０と接触する。すなわち主表面５Ｂは放熱面として機能する。
【００４５】
半導体チップ６は、ベースフレーム５の凹部５Ｃに配置される。本発明の実施の形態では半導体チップ６はトランジスタ素子であり、より具体的にはＦＥＴ（電界効果型トランジスタ）である。ただし半導体チップの種類は特に限定されるものではない。ダイボンディング材７は、半導体チップ６をベースフレーム５に電気的かつ機械的に接続する。たとえばダイボンディング材７は、はんだである。
【００４６】
半導体チップ６の裏面には接地電極が形成される。半導体チップ６は、ダイボンディング材７によってベースフレーム５に電気的かつ熱的に接続される。リード端子９Ａ，９Ｂはベースフレーム５に接続されるとともに、回路基板２の接地パターンと接続される。
【００４７】
封止樹脂８はベースフレーム５の凹部５Ｃを塞ぐ。半導体装置１の上に回路基板２が配置される。
【００４８】
図５は、図１のＶ−Ｖ断面図である。図５を参照して、半導体装置１は、リード端子１０，１１と、ワイヤ１３，１４とをさらに備える。ワイヤ１３は、リード端子１０と半導体チップ６に形成されたボンディングパッド（図示せず）とを接続する。ワイヤ１４は、リード端子１１と半導体チップ６に形成されたボンディングパッド（図示せず）とを接続する。
【００４９】
ベースフレーム５の主表面５Ｂは、中央部１５および周辺部１６を有する。中央部１５は、周辺部１６よりも高周波増幅器１０１の下方に突出する。すなわち主表面５Ｂは凸部を有する。封止樹脂８は主表面５Ｂの凸部（中央部１５）の周囲を覆う。封止樹脂８の表面は、主表面５Ｂの中央部１５よりも奥まった位置に形成される。封止樹脂８の表面とベースフレーム５の主表面５Ｂとが略同じ位置にある場合には、放熱器３の主表面２０の粗さのためにベースフレーム５の主表面５Ｂと放熱器３の主表面２０との接触が不十分になる可能性がある。主表面５Ｂの中央部１５が封止樹脂８から突出するので、ベースフレーム５を放熱器３の主表面２０に確実に接触させることができる。
【００５０】
段差Ｔ１は、封止樹脂８の表面とベースフレーム５の主表面５Ｂの中央部１５との間の段差を示す。段差Ｔ１は１０μｍ以上であることが好ましい。段差Ｔ１が１０μｍであることによって、ベースフレーム５の主表面５Ｂの中央部１５と放熱器３の主表面２０との接触が封止樹脂８によって妨げられる可能性を小さくすることができる。
【００５１】
リード端子９Ａ，９Ｂが回路基板２の接地パターン２Ｄ，２Ｃと接続されることにより２つの接地電流の経路が形成される。以下では、接地電流の経路を「接地経路」とも呼ぶ。１つの経路は、半導体チップ６の裏面電極から回路基板２の接地パターン２Ｄまでの経路であり、ダイボンディング材７、ベースフレーム５およびリード端子９Ａによって構成される。もう1つの経路は、半導体チップ６の裏面電極から回路基板２の接地パターン２Ｃまでの経路であり、ダイボンディング材７、ベースフレーム５およびリード端子９Ｂによって形成される。
【００５２】
本発明の実施の形態によれば、ビス４Ａ，４Ｂによって、さらに２つの接地経路が形成される。１つの経路は、半導体チップ６の裏面電極から接地パターン２Ｃまでの経路であり、ダイボンディング材７、ベースフレーム５、およびビス４Ａによって構成される。もう１つの経路は、半導体チップ６の裏面電極から接地パターン２Ｄまでの経路であり、ダイボンディング材７、ベースフレーム５、およびビス４Ｂによって構成される。
【００５３】
図６は、実施の形態１に係る高周波増幅器１０１をモデル化した等価回路を示す図である。図６を参照して、半導体チップ６は、ＦＥＴである。半導体チップ６のゲートは、コンデンサＣ１１およびインダクタＬ１１によって構成される入力整合回路に接続される。半導体チップ６のドレインは、コンデンサＣ２１およびインダクタＬ２１によって構成される出力整合回路に接続される。半導体チップ６のソースは、接続点Ｊ１において接地用インダクタＬ１〜Ｌ４と接続される。
【００５４】
半導体チップ６のゲートは、ワイヤ１３を介してリード端子１０と接続される。半導体チップ６のドレインは、ワイヤ１４を介してリード端子１１と接続される。半導体チップ６のソースは、半導体チップの裏面電極に対応する。半導体チップ６のソースは、ダイボンディング材７を介してベースフレーム５に接続される。
【００５５】
接続点Ｊ１は、半導体チップ６（ダイボンディング材７を含む）とベースフレーム５との界面に対応する。インダクタＬ１は、半導体チップ６からリード端子９Ａまでの接地電流の経路を等価的に示す。インダクタＬ２は、半導体チップ６からリード端子９Ｂまでの接地電流の経路を等価的に示す。インダクタＬ３は、半導体チップ６からビス４Ａまでの接地電流の経路を等価的に示す。インダクタＬ４は、半導体チップ６からビス４Ｂまでの接地電流の経路を等価的に示す。接続点Ｊ２は、インダクタＬ３の一方端に対応する。接続点Ｊ３は、インダクタＬ４の一方端に対応する。
【００５６】
リード端子９Ａは、回路基板２の接地ノードＧｎｄ１に接続される。リード端子９Ｂは回路基板２の接地ノードＧｎｄ２に接続される。ビス４Ａは回路基板２の接地ノードＧｎｄ３に接続される。ビス４Ｂは回路基板２の接地ノードＧｎｄ４に接続される。接地ノードＧｎｄ１，Ｇｎｄ４は、回路基板２の接地パターン２Ｄに対応する。接地ノードＧｎｄ２，Ｇｎｄ３は、回路基板２の接地パターン２Ｃに対応する。
【００５７】
半導体チップ６の動作時に、半導体チップ６のドレインから半導体チップ６のソースに向けて電流が流れる。半導体チップ６のソースから流れ出る電流、すなわち接地電流は、インダクタＬ１〜Ｌ４の各々を介して回路基板２の接地ノード（Ｇｎｄ１〜Ｇｎｄ４）に流れる。実施の形態１では、接地電流は、上記の４つの経路の各々を通り、半導体装置１の上方に向けて流れる。
【００５８】
一方、半導体チップ６が動作することによって電力Ｐｄが消費されるとともに半導体チップ６が熱を発生させる。半導体チップ６によって発生した熱は、ベースフレーム５および放熱器３を通じて大気４０に放出される。高周波増幅器１０１の熱等価回路は、大気４０、温度Ｔｊ，Ｔｃ、消費電力Ｐｄ、熱抵抗Ｒｔｈ［ｊ−ｃ］，Ｒｔｈｆによって表現される。
【００５９】
温度Ｔｊは半導体チップ６の接合温度を示す。温度Ｔｃは、ベースフレーム５の主表面５Ｂ（中央部１５）と放熱器３の主表面２０との接触点における温度を示す。熱抵抗Ｒｔｈ［ｊ−ｃ］は、半導体チップ６とベースフレーム５との接続部から、ベースフレーム５の主表面５Ｂ（中央部１５）までのケース間熱抵抗を示す。Ｒｔｈｆは、放熱器３の上面（主表面２０）から放熱器３の下面までの熱抵抗を示す。放熱器３の下面は大気４０に接触する。半導体チップ６で発生した熱は、ベースフレーム５および放熱器３を介して、放熱器３の下方に流れる。すなわち、実施の形態１によれば、接地電流および熱はともにｙ軸方向にそって流れる。ただし接地電流の向きと熱流の向きが互いに逆となるように接地電流の向きと熱流の向きとが分離される。これにより半導体モジュールを小型化することができる。
【００６０】
さらに実施の形態１によれば、リード端子９Ａ，９Ｂに加えてビス４Ａ，４Ｂによって接地電流の経路が形成されるので、接地電流の経路を増やすことができる。これにより半導体チップ６の裏面電極（接地電極）を確実に接地することが可能になる。
【００６１】
したがって実施の形態１によれば、小型化を図りつつ効率的な放熱と確実な接地との両方を実現可能な半導体モジュールを実現することができる。この点について、以下では実施の形態１と、その比較例との対比によって説明する。
【００６２】
［比較例］
図７は、本発明の実施の形態に係る高周波増幅器の第１の比較例を示す上面図である。図８は、図７に示された比較例の正面図である。
【００６３】
図７および図８を参照して、高周波増幅器２０１は、半導体装置５１と、回路基板５２Ａ，５２Ｂと、放熱器３と、リード端子５９Ａ，５９Ｂ，６０，６１を有する。リード端子５９Ａ，５９Ｂは、半導体装置６１とは独立に設けられる。リード端子５９Ａ，５９Ｂは接地用の端子であり、リード端子６０，６１はそれぞれ出力端子および入力端子である。
【００６４】
回路基板５２Ａ，５２Ｂは、それぞれ、入力整合回路および出力整合回路である。半導体装置５１は、放熱器３の表面に配置される。半導体装置５１はリード端子６０，６１を介して回路基板５２Ａ，５２Ｂに電気的に接続される。半導体装置５１はビス５４Ａ，５４Ｂによって、放熱器３に固定されるとともに、リード端子５９Ａ，５９Ｂと接続される。リード端子５９Ａ，５９Ｂは回路基板５２Ａおよび５２Ｂの各々の接地パターン（図示せず）に電気的に接続される。
【００６５】
図９は、図７のＩＸ−ＩＸ断面図である。図９を参照して、半導体装置５１は、ベースフレーム５５と、半導体チップ６と、ダイボンディング材７と、蓋５８とを備える。ベースフレーム５５の主成分は金属（たとえば銅）である。本発明の実施の形態１とは異なり、ベースフレーム５５の主表面に凹部が形成されていない。ダイボンディング材７は、半導体チップ６をベースフレーム５５に電気的かつ熱的に接続する。蓋５８は、半導体チップ６を覆う。リード端子５９Ａ，５９Ｂは、ビス５４Ａ，５４Ｂによってベースフレーム５５に密着する。リード端子５９Ａ，５９Ｂのはんだ付けなどの方法によって回路基板５２Ａ，５２Ｂに接続される。
【００６６】
半導体チップ６が発する熱が放熱器３に逃げやすくなるように、放熱用グリース６３がベースフレーム５５と放熱器３との間の隙間に介在する。放熱用グリース６３が絶縁材である場合にはベースフレーム５５と放熱器３との電気的接続が阻害される。しかし半導体チップ６の裏面電極は、ダイボンディング材７、ベースフレーム５５、リード端子５９Ａ，５９Ｂを介して、回路基板５２Ａ，５２Ｂの各々の接地パターンに接続される。これにより、半導体チップ６の裏面電極から出力される接地電流の経路が形成される。
【００６７】
図１０は、図７〜図９に示した高周波増幅器２０１の構成要素をモデル化した等価回路を示す図である。図１０を参照して、接続点Ｊ１は、半導体チップ６と接地用インダクタＬ１０，Ｌ２０との接続点である。接続点Ｊ１は、半導体チップ６（ダイボンディング材７を含む）とベースフレーム５５との界面を示す。
【００６８】
接地用インダクタＬ１０は、リード端子５９Ａ，５９Ｂの各々と回路基板５２Ａとを接続する部分に対応する。接地用インダクタＬ２０は、リード端子５９Ａ，５９Ｂの各々と回路基板５２Ｂとを接続する部分に対応する。接地用インダクタＬ１０は、接続点Ｊ１１において回路基板５２Ａの接地ノードＧｎｄ１と接続される。接地用インダクタＬ２０は、接続点Ｊ１２において回路基板５２Ｂの接地ノードＧｎｄ２と接続される。回路基板５２Ａは、半導体チップ６のドレインに接続されたインダクタＬ２１およびコンデンサＣ２１を有する。回路基板５２Ｂは、半導体チップ６のゲートに接続されたインダクタＬ１１およびコンデンサＣ１１を有する。
【００６９】
回路基板５２Ａ，５２Ｂおよび半導体装置５１は放熱器３の上に配置されるとともにｘ軸方向に沿って配置される。半導体チップ６のソースから出力される電流は、接地用インダクタＬ２０を介して回路基板５２Ａの接地ノードＧｎｄ２に流れ込むとともに、接地用インダクタＬ１０を介して回路基板５２Ｂの接地ノードＧｎｄ１に流れ込む。したがって、接地電流は水平方向（ｘ軸方向）に流れる。
【００７０】
一方、半導体チップ６の接合温度Ｔｊは、熱抵抗Ｒｔｈ［ｊ−ｃ］と熱抵抗Ｒｔｈｆとによって大気４０と熱的に接続される。熱抵抗Ｒｔｈ［ｊ−ｃ］は、半導体チップ６とベースフレーム５５との接合部からベースフレーム５５の下面までのケース間熱抵抗を示す。熱抵抗Ｒｔｈｆは、放熱器−大気間熱抵抗、すなわち放熱器３の上面（放熱用グリース６３を包含する）から大気と熱接続される放熱器３の下面までの熱抵抗を示す。実施の形態１と同様に、半導体チップ６に生じた熱は、半導体装置５１から下方に流れる。
【００７１】
第１の比較例では、半導体装置５１が回路基板５２Ａ，５２Ｂの間に配置される。このため半導体チップ６の裏面電極から出力された電流は水平方向に流れる。したがって、高周波増幅器の水平方向の長さが大きくなるという課題がある。
【００７２】
図１１は、本発明の実施の形態に係る高周波増幅器の第２の比較例を説明するための等価回路図である。図１１および図６を参照して、高周波増幅器２０２は、ビス４Ａ，４Ｂが省略される点において高周波増幅器１０１と異なる。すなわち、高周波増幅器２０２は、接地用インダクタＬ３およびビス４Ａによって形成される経路と、接地用インダクタＬ４およびビス４Ｂによって形成される経路とを有していない。
【００７３】
半導体チップ６のソースから出力される電流はｙ軸方向に沿って半導体装置１の上方に流れる。半導体チップ６によって発生した熱はｙ軸方向に沿って半導体装置１の下方に流れる。実施の形態１と同様に、第２の比較例によれば、電流の方向および熱流の方向が互いに逆となるように電流の方向および熱流の方向とが分離される。しかしながら第２の比較例では、半導体装置１を回路基板に固定するための２本のビスが省略される。こののため第２の比較例によれば接地電流の経路の数は２つとなる。
【００７４】
なお、図１１に示した半導体装置１を特開２００７−１６５４４２号公報に開示されたモールドパッケージに置き換えた場合にも、そのモールドパッケージをビスによって回路基板に固定することができない。したがって接地電流の経路を増やすことができない。
【００７５】
一方、実施の形態１では、回路基板２が半導体装置１の上方に配置される。さらに、リード端子９Ａ，９Ｂおよびビス４Ａ，４Ｂの各々が接地電流の経路を形成する。実施の形態１によれば接地電流の向きと熱流の向きとを分離できる。なおかつ接地電流の経路を増やすことができる。したがって、実施の形態１によれば、半導体チップを確実に接地できるだけでなく、半導体チップで発生した熱を効率的に放出することができる。さらに、接地電流が半導体装置の上方に流れることによって高周波増幅器の水平方向の長さが増大するのを抑制できる。
【００７６】
なお、半導体装置１のリード端子９Ａ、９Ｂを回路基板２に接続するためのリフローはんだ付けを容易にするために、リード端子９Ａ、９Ｂのコプラナリティーは３００ｕｍ以下であることが好ましい。
【００７７】
図１２は、リード端子９Ａ、９Ｂのコプラナリティーを説明するための図である。図１２を参照して、面Ｃはリード端子９Ａ、９Ｂのコプラナリティーを定義するための基準面である。基準面Ｃは、封止樹脂８から露出するベースフレーム５の表面、すなわち主表面５Ａを延長した面である。以下の説明では、基準面Ｃに垂直な方向の長さを高さと定義するとともに基準面Ｃの位置を高さの基準の位置と定義する。リード端子９Ａ，９Ｂのコプラナリティーとは、リード端子９Ａ，９Ｂの主表面（回路基板２の接地パターンに接続される面）の基準位置からの高さである。具体的には、図１２に示した高さＨ１，Ｈ２がリード端子９Ａ（あるいは９Ｂ）のコプラナリティーを示している。リード端子９Ａ、９Ｂのコプラナリティーを３００ｕｍ以下に抑制することで、リード端子９Ａ、９Ｂをはんだによって回路基板２の接地パターンに確実に接続することができる。
【００７８】
［実施の形態２］
図１３は、本発明の実施の形態２に係る高周波増幅器１０２の上面図である。図１４は、高周波増幅器１０２が有する半導体装置を示す平面図である。図１５は、図１３に示した高周波増幅器１０２のＸＶ−ＸＶ断面図である。
【００７９】
図１３〜図１５を参照して、高周波増幅器１０２は、半導体装置２１を備える。半導体装置２１は、半導体チップ６Ａ，６Ｂを有する。
【００８０】
実施の形態２では、凹部５Ｃは、接地部１７によって、凹部５Ｃ１，５Ｃ２に分割される。半導体チップ６Ａ，６Ｂは、凹部５Ｃ１，５Ｃ２にそれぞれ配置される。半導体チップ６Ａは、ダイボンディング材７Ａによってベースフレーム５に接合される。半導体チップ６Ｂは、ダイボンディング材７Ｂによってベースフレーム５に接合される。
【００８１】
接地部１７はベースフレーム５の一部である。接地部１７は凹部５Ｃの底面から上方に延びるように形成された突起部である。接地部１７は、封止樹脂８の表面に露出する面を有する。この露出面は、はんだ面として用いられる。これにより接地部１７は、回路基板２に設けられた接地パターン２Ｅと電気的に接続される。接地パターン２Ｃ，２Ｄと同じく接地パターン２Ｅは、接地電位を有する。
【００８２】
半導体装置２１は、リード端子１０Ｃ，１０Ｄと、リード端子１１Ｃ，１１Ｄとを有する。リード端子１０Ｃおよびリード端子１１Ｃは半導体チップ６Ａ，６Ｂの一方の入力端子および出力端子にそれぞれ電気的に接続される。リード端子１０Ｄおよびリード端子１１Ｄは、半導体チップ６Ａ，６Ｂの他方の入力端子および出力端子にそれぞれ電気的に接続される。実施の形態１と同様に、リード端子９Ａ，９Ｂは、回路基板２の接地パターン２Ｄ，２Ｃにそれぞれ接続される。
【００８３】
なお、高周波増幅器１０２の他の部分の構成は、実施の形態１に係る高周波増幅器１０１の対応する部分の構成と同様であるので、詳細な説明は以後繰り返さない。実施の形態１と同じく、封止樹脂８の側面を基準としたリード端子９Ａ、９Ｂの長さＬは０．１５ｍｍ以上であることが好ましい。さらに、リード端子９Ａ、９Ｂのコプラナリティーは３００ｕｍ以下であることが好ましい。さらに貫通孔１２Ａ，１２Ｂの直径ｄは２ｍｍ以上であることが好ましい。
【００８４】
接地部１７は、半導体チップ６Ａ，６Ｂの間に介在する領域の接地を強化する。したがって、各半導体チップに対して少なくとも３つの接地経路を確保することができる。接地部１７の位置が半導体チップ６Ａ，６Ｂの間の領域の中央であることが好ましい。これにより、半導体チップ６Ａから接地部１７までの接地電流の経路の長さと、半導体チップ６Ｂから接地部１７までの接地電流の経路の長さとを互いに等しくすることができる。したがって、半導体チップ６Ａ，６Ｂの接地を強化する効果がより高められる。
【００８５】
図１６は、実施の形態２に係る高周波増幅器１０２をモデル化した等価回路を示す図である。図１６を参照して、各半導体チップ６Ａ，６ＢのゲートはコンデンサＣ１１およびインダクタＬ１１によって構成される入力整合回路に接続される。各半導体チップ６Ａ，６Ｂのドレインは、コンデンサＣ２１およびインダクタＬ２１によって構成される出力整合回路に接続される。半導体チップ６Ａのソースは、接続点Ｊ１において接地用インダクタＬ１〜Ｌ５と接続される。半導体チップ６Ｂのソースは、接続点Ｊ４において接地用インダクタＬ１〜Ｌ５と接続される。
【００８６】
接続点Ｊ１は、半導体チップ６Ａ（ダイボンディング材７Ａを含む）とベースフレーム５との界面に対応する。接続点Ｊ４は、半導体チップ６Ｂ（ダイボンディング材７Ｂを含む）とベースフレーム５との界面に対応する。接続点Ｊ５は、接続点Ｊ１，Ｊ４の間に位置する。
【００８７】
インダクタＬ５は、半導体チップ６Ａ，６Ｂから、接地部１７の露出面までの電流経路を等価的に示す。上記露出面が回路基板２の接地ノードＧｎｄ６に接続される。接地ノードＧｎｄ６は接地パターン２Ｅに対応する。接地部１７（インダクタＬ５）によって、接地電流を半導体装置２１の上方に流すための経路が形成される。
【００８８】
実施の形態２によれば、実施の形態１よりも、半導体装置２１の上方に接地電流を流すための経路の数を増やすことができる。さらに、実施の形態２によれば、２つの半導体チップの間に接地電流の経路を形成することができるので、接地電流の経路を短くすることができる。したがって実施の形態２によれば、各半導体チップの接地をより強化することができる。
【００８９】
実施の形態２では、半導体チップの数は複数であればよく、半導体チップの数は２に限定されない。半導体装置が（ｎ＋１）個（ｎは１以上の整数）の半導体チップを備える場合は、互いに隣り合う２つの半導体チップの間の中央の位置から上方に延在するようにｎ個の接地部が形成される。ｎ個の接地部の各々の表面は、封止樹脂８の表面に露出する。それらの露出面は、はんだによって回路基板２の接地パターン（接地パターン２Ｅに相当）に接続される。
【００９０】
［実施の形態３］
図１７は、本発明の実施の形態３に係る高周波増幅器１０３の上面図である。図１８は、高周波増幅器１０３が有する半導体装置を示す平面図である。
【００９１】
図１７および図１８を参照して、高周波増幅器１０３は半導体装置３１を備える。半導体装置３１は、リード端子１０Ｅ，１０Ｆと、リード端子１１Ｅ，１１Ｆとを備える。
【００９２】
図１７と図１３との対比、または図１８と図１４との対比によって理解されるように、実施の形態３に係る半導体装置３１は、入力端子および出力端子の形状の点において実施の形態３に係る半導体装置２１と異なる。具体的には、リード端子１０Ｅ，１０Ｆの封止樹脂８の表面からの長さは、リード端子１０Ｃ，１０Ｄの封止樹脂８の表面からの長さよりも短い。リード端子１１Ｅ，１１Ｆについても同様である。
【００９３】
タイバーカットによって、貫通孔１０Ａ，１０Ｂの位置でリード端子１０Ｃ，１０Ｄを切断することにより、リード端子１０Ｅ，１０Ｆ，１１Ｅ，１１Ｆを形成することができる。なお、実施の形態３と同様に、実施の形態１に係る半導体装置１のリード端子１０およびリード端子１１を短くすることも可能である。
【００９４】
以上、本発明の実施の形態について説明したが、上述した各実施の形態の特徴部分を適宜組み合わせることは当初から予定されている。また、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内で全ての変更が含まれることが意図される。
【符号の説明】
【００９５】
１，２１，３１，５１，６１  半導体装置、２，５２Ａ，５２Ｂ  回路基板、２Ａ，２Ｂ，５Ａ，５Ｂ，２０  主表面、２Ｃ，２Ｄ，２Ｅ  接地パターン、３  放熱器、４，４Ａ，４Ａ，４Ｂ，５４Ａ，５４Ｂ  ビス、５，５５  ベースフレーム、５Ｃ，５Ｃ１，５Ｃ２  凹部、６，６Ａ，６Ｂ  半導体チップ、７，７Ａ，７Ｂ  ダイボンディング材、８  封止樹脂、９Ａ，９Ｂ，１０，１１，１０Ｃ〜１０Ｆ，１１Ｃ〜１１Ｆ，５９Ａ，５９Ｂ，６０，６１  リード端子、１０Ａ，１０Ｂ，１１Ａ，１１Ｂ，１２Ａ，１２Ｂ  貫通孔、１３，１４  ワイヤ、１５  中央部、１６  周辺部、１７  接地部、４０  大気、５８  蓋、６３  放熱用グリース、１０１〜１０３，２０１，２０２  高周波増幅器、Ｃ  基準面、Ｃ１１，Ｃ２１  コンデンサ、Ｇｎｄ１〜Ｇｎｄ６  接地ノード、Ｊ１〜Ｊ５，Ｊ１１，Ｊ１２  接続点、Ｌ１〜Ｌ５，Ｌ１０，Ｌ２０  接地用インダクタ、Ｌ１１，Ｌ２１  インダクタ。
【図１】
0005572890.tif 000002
【図２】
0005572890.tif 000003
【図３】
0005572890.tif 000004
【図４】
0005572890.tif 000005
【図５】
0005572890.tif 000006
【図６】
0005572890.tif 000007
【図７】
0005572890.tif 000008
【図８】
0005572890.tif 000009
【図９】
0005572890.tif 000010
【図１０】
0005572890.tif 000011
【図１１】
0005572890.tif 000012
【図１２】
0005572890.tif 000013
【図１３】
0005572890.tif 000014
【図１４】
0005572890.tif 000015
【図１５】
0005572890.tif 000016
【図１６】
0005572890.tif 000017
【図１７】
0005572890.tif 000018
【図１８】
0005572890.tif 000019