(57)【特許請求の範囲】
【請求項１】
半導体基板を有する半導体装置であって、
半導体基板が、
半導体素子が形成されているアクティブ領域と、
アクティブ領域と半導体基板の端面との間の外周領域、
を有しており、
外周領域の少なくとも一部の上部に、導電性粒子を含有する第１絶縁層が形成されていることを特徴とする半導体装置。
【請求項２】
第１絶縁層と半導体基板の間に、導電性粒子を含有しない第２絶縁層が介在していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板内であって、外周領域とアクティブ領域の境界に位置するとともに半導体基板の上面に露出する範囲に、ｐ型領域が形成されており、
半導体基板内であって、半導体基板の上面及び半導体基板の端面に露出する範囲に、ｎ型領域が形成されており、
半導体基板内であって、ｐ型領域とｎ型領域の間に位置するとともに半導体基板の上面に露出する範囲に、ｐ型領域及びｎ型領域よりも不純物濃度が低いｐ型低濃度領域と、ｐ型領域及びｎ型領域よりも不純物濃度が低いｎ型低濃度領域が形成されており、
ｐ型低濃度領域及びｎ型低濃度領域の全体の上部に、第１絶縁層が形成されていることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置に関する。
【背景技術】
【０００２】
日本国特許公開公報第２００５−２０９９８３号（以下、特許文献１という）には、アクティブ領域（ＭＯＳＦＥＴが形成されている領域）と半導体基板の端面との間の外周領域の上面に、絶縁層と複数のフィールドプレート（導電性のプレート）を設けた半導体装置が開示されている。このように、外周領域上にフィールドプレートを設けることで、外周領域内における電界を緩和することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
上述したフィールドプレートを用いる技術では、アクティブ領域と半導体基板の端面との間の電位差が、外周領域上のフィールドプレート群に印加される。このため、より多くのフィールドプレートを設置した方が、フィールドプレート間の電位差が小さくなり、外周領域内の電界がより均一化される。すなわち、より多くのフィールドプレートを設置した方が、半導体装置の耐電圧特性が向上する。【０００４】
一方、フィールドプレートは、通常、フォトリソグラフィ技術によりパターニングされる。外周領域上に多くのフィールドプレートを形成するためには、フィールドプレートの幅をより小さくする必要がある。しかしながら、フォトリソグラフィ技術では、フィールドプレートの微細化に限界がある。このため、特許文献１の技術では、半導体装置の耐電圧特性の向上に限界があった。【０００５】
したがって、本明細書では、耐電圧特性がより高い半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置は、半導体基板を有する。半導体基板は、半導体素子が形成されているアクティブ領域と、アクティブ領域と半導体基板の端面との間の外周領域を有している。外周領域内の少なくとも一部の上部に、導電性粒子を含有する第１絶縁層が形成されている。【０００７】
なお、本明細書において、導電性粒子とは、最も幅が広い部分の幅が１０ｎｍ以上、かつ、１００μｍ以下の導電性の粒子を意味する。また、本明細書において、絶縁体とは、電気低効率が１０１４Ωｍ以上の物質を意味する。【０００８】
この半導体装置の外周領域の上部には、第１絶縁層が形成されている。第１絶縁層は導電性粒子を含有しているので、アクティブ領域と半導体基板の端面との間の電位差は、導電性粒子に印加される。導電性粒子は微小であるため、第１絶縁層中に多数の導電性粒子を含有させることができる。したがって、第１絶縁層によれば、その下部の外周領域内の電界分布を、従来のフィールドプレートよりも均一化することができる。このため、この半導体装置は、従来の半導体装置よりも、耐電圧特性が高い。【０００９】
上述した半導体装置は、第１絶縁層と半導体基板の間に、導電性粒子を含有しない第２絶縁層が介在していることが好ましい。【００１０】
このような構成によれば、外周領域内の電界をより緩和することができる。【００１１】
上述した半導体装置は、半導体基板内であって、外周領域とアクティブ領域の境界に位置するとともに半導体基板の上面に露出する範囲に、ｐ型領域が形成されていてもよい。半導体基板内であって、半導体基板の上面及び半導体基板の端面に露出する範囲に、ｎ型領域が形成されていてもよい。半導体基板内であって、ｐ型領域とｎ型領域の間に位置するとともに半導体基板の上面に露出する範囲に、ｐ型領域及びｎ型領域よりも不純物濃度が低いｐ型低濃度領域と、ｐ型領域及びｎ型領域よりも不純物濃度が低いｎ型低濃度領域が形成されていてもよい。ｐ型低濃度領域及びｎ型低濃度領域の全体の上部に、第１絶縁層が形成されていてもよい。【００１２】
ｐ型低濃度領域及びｎ型低濃度領域は空乏層が広がる領域であるため、これらの領域には高い電圧が印加される。上記の構成によれば、高い電圧が印加されるこれらの領域全体において、電界を緩和することができる。
【図面の簡単な説明】
【００１３】
【図１】半導体装置１０の縦断面図。
【図２】リサーフ領域５６、絶縁層５８、６０の拡大断面図。
【図３】ＩＧＢＴがオフしているときの、図２に示す断面における電位分布を示す断面図。
【図４】流動性材料を塗布して絶縁層６０を形成する方法の説明図。
【図５】テープを貼り付けて絶縁層６０を形成する方法の説明図。
【図６】スパッタリングにより絶縁層６０を形成する方法の説明図。
【図７】第１変形例の半導体装置の図２に対応する拡大断面図。
【図８】第２変形例の半導体装置の図２に対応する拡大断面図。
【発明を実施するための形態】
【００１４】
図１に示す半導体装置１０は、半導体基板１２と、半導体基板１２の上面及び下面に形成されている電極、絶縁層等によって構成されている。半導体基板１２は、アクティブ領域２０と、外周領域５０を有している。アクティブ領域２０には、ＩＧＢＴが形成されている。アクティブ領域２０は、半導体基板１２を上面側から見たときに、半導体基板１２の略中央部に形成されている。外周領域５０は、アクティブ領域２０と半導体基板１２の端面（外周面）１２ａとの間の領域である。したがって、半導体基板１２を上方から平面視した場合には、アクティブ領域２０は外周領域５０に囲まれている。
【００１５】
アクティブ領域２０の上面にはトレンチが形成されている。トレンチの内面は、ゲート絶縁膜に覆われている。トレンチ内には、ゲート電極２８が形成されている。アクティブ領域２０の上面にはエミッタ電極２２が形成されている。半導体基板１２の下面には、コレクタ電極３４が形成されている。なお、半導体装置１０の上面側の電極（例えば、エミッタ電極２２、図示しないゲート電極パッド（各ゲート電極２８に接続されているパッド）、及び、その他の信号取出用電極）は、はんだ等のろう材や、ワイヤーボンディングや、導電性ペースト等によって、外部の導電部材に接続される。
【００１６】
アクティブ領域２０内には、ｎ型のエミッタ領域２４、ｐ型のボディ領域２６、ｎ型のドリフト領域３０、ｐ型のコレクタ領域３２が形成されている。エミッタ領域２４は、半導体基板１２の上面に露出する範囲に形成されている。エミッタ領域２４は、ゲート絶縁膜に接する範囲に形成されている。エミッタ領域２４は、エミッタ電極２２に対してオーミック接続されている。ボディ領域２６は、エミッタ領域２４の側方及びエミッタ領域２４の下側に形成されている。ボディ領域２６は、エミッタ領域２４の下側でゲート絶縁膜に接している。２つのエミッタ領域２４の間のボディ領域２６は、ｐ型不純物濃度が高く、エミッタ電極２２に対してオーミック接続されている。ドリフト領域３０は、ボディ領域２６の下側に形成されている。ドリフト領域３０は、ボディ領域２６によってエミッタ領域２４から分離されている。ドリフト領域３０は、トレンチの下端部のゲート絶縁膜と接している。コレクタ領域３２は、ドリフト領域３０の下側に形成されている。コレクタ領域３２は、ｐ型不純物濃度が高く、コレクタ電極３４に対してオーミック接続されている。上述した各電極及び各半導体領域によって、アクティブ領域２０内にＩＧＢＴが形成されている。
【００１７】
外周領域５０内には、ディープｐ型領域５２、リサーフ領域５６、及び、端部ｎ型領域６２が形成されている。ディープｐ型領域５２は、アクティブ領域２０と外周領域５０の境界に位置している。ディープｐ型領域５２は、半導体基板１２の上面に露出する範囲に形成されている。ディープｐ型領域５２は、ボディ領域２６と接している。ディープｐ型領域５２は、アクティブ領域２０内のゲート電極２８よりも深い深さまで形成されている。ディープｐ型領域５２は、高濃度にｐ型不純物を含有しており、ディープｐ型領域５２上に形成されている電極５４に対してオーミック接続されている。リサーフ領域５６は、ディープｐ型領域５２に隣接している。リサーフ領域５６は、半導体基板１２の上面に露出する範囲に形成されている。リサーフ領域５６は、ディープｐ型領域５２よりも浅い深さにまで形成されている。リサーフ領域５６のｐ型不純物濃度は、ディープｐ型領域５２よりも低い。また、リサーフ領域５６のｐ型不純物濃度は、端部ｎ型領域６２のｎ型不純物濃度よりも低い。端部ｎ型領域６２は、半導体基板１２の端面１２ａに露出するとともに半導体基板１２の上面に露出する範囲に形成されている。端部ｎ型領域６２は、比較的高濃度にｎ型不純物を含有しており、端部ｎ型領域６２上に形成されている電極６４に対してオーミック接続されている。ディープｐ型領域５２、リサーフ領域５６、及び、端部ｎ型領域６２の下側には、上述したドリフト領域３０が形成されている。すなわち、ドリフト領域３０は、アクティブ領域２０から外周領域５０まで広がっている。また、ドリフト領域３０は、リサーフ領域５６と端部ｎ型領域６２の間の範囲にも存在しており、その範囲内で半導体基板１２の上面に露出している。以下では、リサーフ領域５６と端部ｎ型領域６２の間のドリフト領域３０を、周辺ドリフト領域３０ａという。ドリフト領域３０のｎ型不純物濃度は、ディープｐ型領域５２のｐ型不純物濃度よりも低く、端部ｎ型領域６２のｎ型不純物濃度よりも低い。外周領域５０内においても、ドリフト領域３０の下側にコレクタ領域３２が形成されている。
【００１８】
外周領域５０上には、絶縁層５８と絶縁層６０が形成されている。絶縁層５８は、リサーフ領域５６と周辺ドリフト領域３０ａの上面に形成されている。絶縁層６０は、絶縁層５８上に形成されている。絶縁層６０は、リサーフ領域５６と周辺ドリフト領域３０ａと端部ｎ型領域６２の上部に形成されている。絶縁層６０は、多数の導電性粒子を含有している。すなわち、図２に示すように、絶縁層６０は、導電性粒子６０ａと、導電性粒子６０ａの周囲に存在する絶縁材料６０ｂによって構成されている。導電性粒子６０ａは、例えば、Ｃｕやポリシリコンによって構成されている。導電性粒子６０ａは、最も幅広の部分の幅が１０ｎｍ〜１００μｍの粒子である。なお、導電性粒子６０ａの前記幅は１０μｍ以下であることがより好ましい。例えば、粒径が１０μｍ以下の導電性粒子が好ましい。しかしながら、導電性粒子６０ａが線状の粒子である場合には、導電性粒子６０ａの前記幅（すなわち、導電性粒子の長さ）は１００μｍ以下であればよい。導電性粒子６０ａは、絶縁材料６０ｂの中に分散して配置されている。このため、絶縁層６０は絶縁性を有している。他方、絶縁層５８の内部には、導電性粒子は存在していない。
【００１９】
アクティブ領域２０内のＩＧＢＴがターンオフすると、コレクタ電極３４とエミッタ電極２２の間に高い電圧Ｖｃｅが印加される。このとき、端部ｎ型領域６２は、コレクタ電極３４と略同じ電位となる。また、ディープｐ型領域５２は、エミッタ電極２２と略同じ電位となる。したがって、端部ｎ型領域６２とディープｐ型領域５２の間には、電圧Ｖｃｅと略等しい電圧Ｖ１が印加される。すると、ディープｐ型領域５２から端部ｎ型領域６２に向かって空乏層が広がる。リサーフ領域５６は、この空乏層の伸びを促進する。このため、空乏層が、リサーフ領域５６と周辺ドリフト領域３０ａの略全体に広がる。このように広がった空乏層によって、端部ｎ型領域６２とディープｐ型領域５２の間の絶縁性が確保される。このため、ＩＧＢＴがオフしている状態では、図１の点線に示すように半導体基板１２内に等電位線が分布する。
【００２０】
端部ｎ型領域６２とディープｐ型領域５２の間の電圧Ｖ１は、絶縁層６０にも印加される。絶縁層６０の内部には、多数の導電性粒子６０ａが存在しているので、各導電性粒子６０ａの間に、電圧Ｖ１を分割した電圧が印加される。導電性粒子６０ａは略均一に分散しているので、各導電性粒子６０ａの間の各電位差は互いに略等しくなる。このため、図３の点線に示すように、リサーフ領域５６内において略均等間隔で等電位線が分布する。このように、絶縁層６０内に導電性粒子６０ａが含有されていると、リサーフ領域５６内の電界が均一化され、リサーフ領域５６内で局所的な高電界が発生することが抑制される。なお、周辺ドリフト領域３０ａもリサーフ領域５６と同様に空乏化される。また、周辺ドリフト領域３０ａの上部にも、絶縁層６０が形成されている。したがって、絶縁層６０内の導電性粒子の影響によって、リサーフ領域５６と同様に、周辺ドリフト領域３０ａ内の電界も均一化される。すなわち、周辺ドリフト領域３０ａ内でも局所的な高電界が発生することが抑制される。
【００２１】
図１に示すように、外周領域５０の表面に、外来電荷９０（例えば、Ｎａ、Ｃｕ、Ｃｌ等の可動イオン）が付着することがある。従来の半導体装置では、このように付着した外来電荷により生じる電界によって、外周領域内の電界が乱され、電界集中が生じることがあった。しかしながら、本実施例の半導体装置１０では、外周領域５０の表面に多数の導電性粒子を含有する絶縁層６０が形成されている。絶縁層６０内の導電性粒子のシールド効果によって、外来電荷９０から生じる電界が外周領域５０内の電界に影響を及ぼすことが抑制される。このように、この半導体装置１０では、外来電荷９０の付着により外周領域５０内で局所的な高電界が発生することも抑制することができる。
【００２２】
本実施例の半導体装置１０では、絶縁層６０が、リサーフ領域５６と周辺ドリフト領域３０ａの全体の上部を覆うように形成されている。すなわち、外周領域５０内において空乏層が伸びる領域（すなわち、電位差が生じる領域）全体において、絶縁層６０によって、電界集中が緩和される。したがって、半導体装置１０は、耐電圧特性が優れている。
【００２３】
なお、上述した外周領域内の電界を均一化する効果、及び、外来電荷の影響を抑える効果は、特許文献１等のフィールドプレートを用いることでも得ることができる。しかしながら、フィールドプレートの様なサイズの大きい導体を外周領域上に配置するよりも、上述した導電性粒子のようによりサイズの小さい導体をより多く外周領域上に配置するほうが、上記の何れの効果もが大きくなることが分かっている。したがって、本実施例の半導体装置１０は、フィールドプレートを有する従来の半導体装置よりも、耐電圧特性が高い。また、このように外周領域内の耐電圧特性を向上できるため、本実施例の構造によれば、従来よりも外周領域の幅を狭くしても、十分な耐電圧特性を確保することができる。したがって、本実施例の構造によれば、より小型な半導体装置を提供することができる。
【００２４】
次に半導体装置１０の製造方法について説明する。なお、絶縁層６０以外の半導体装置１０の構造は、従来公知の方法で形成することができる。したがって、ここでは、絶縁層６０の形成方法についてのみ説明する。絶縁層６０を形成する方法として、流動性材料を塗布する方法と、テープを貼り付ける方法と、スパッタリングが考えられる。
【００２５】
流動性材料を塗布する方法では、図４に示すように、絶縁層６０が形成されていない外周領域５０上に、流動性材料８０を塗布する。流動性材料８０は、流動性のバインダ中に導電性粒子を分散させることによって構成されたものである。外周領域５０上に流動性材料８０を塗布したら、加熱により流動性材料８０（すなわち、バインダ）を硬化させる。硬化したバインダは、図２に示す絶縁材料６０ｂとなる。これによって、絶縁層６０が形成される。なお、バインダとして、樹脂（例えば、ポリイミド樹脂等）、ＳｉＯ２、ＳＯＧ等を用いることができる。
【００２６】
テープを貼り付ける方法では、図５に示すように、絶縁層６０が形成されていない半導体基板の外周領域５０上に、絶縁テープ８２を貼り付ける。絶縁テープ８２は、絶縁性樹脂によって構成されたテープ基材と、テープ基材の中に分散配置されている導電性粒子によって構成されている。すなわち、テープ基材は、上述した絶縁材料６０ｂとして機能する。テープ基材には、ポリイミド樹脂等の有機樹脂を用いることができる。
【００２７】
スパッタリングでは、図６に示すように、絶縁材料中に導電性粒子を分散させることによって構成されているターゲット８４を用いて、絶縁層６０が形成されていない半導体基板の外周領域５０上に絶縁層６０を成長させる。スパッタリングでは、絶縁材料６０ｂとして、ＳｉＮやＳｉＯ２等を用いることができる。
【００２８】
以上に説明した何れの方法でも、絶縁層６０を簡単に形成することができる。なお、フィールドプレートを有する従来の半導体装置を製造する場合には、フォトリソグラフィ技術を用いてフィールドプレートを形成する必要がある。フォトリソグラフィ技術は、金属層や絶縁層を成長させる工程、マスクを形成する工程、露光工程、エッチング工程等、多数の工程を必要とする。したがって、フォトリソグラフィ技術によりフィールドプレートを形成する技術では、半導体装置を製造するためのプロセスコストが高くなる。特に、特許文献１等のように多層のフィールドプレートを形成する場合には、プロセスコストが極めて高くなる。これに対し、上述した方法によれば、外周領域内の電界を緩和する構造を、従来よりも簡単に形成することができ、プロセスコストを安くすることができる。また、上述した方法では、工程が簡単になるので、工程の管理が容易となり、製造される半導体装置の特性のばらつきを抑えることができる。また、上述した方法を用いる場合には、フォトリソグラフィ技術を用いる場合に比べて、設計の自由度が向上する。
【００２９】
なお、上述した実施例では、導電性粒子を含有する絶縁層６０と半導体基板１２の間に、導電性粒子を含有しない絶縁層５８が介在していた。しかしながら、図７に示すように、導電性粒子を含有する絶縁層６０が半導体基板１２上に直接形成されていてもよい。このような構造でも、外周領域５０内における高電界の発生を抑制することができる。但し、絶縁層６０を半導体基板１２上に直接形成すると、導電性粒子と半導体基板１２との距離が極めて近くなる。このため、導電性粒子に近い範囲内の半導体層が導電性粒子の電位に固定され、その範囲内の電位が略一定となる。このため、電位が略一定となっている範囲に隣接する半導体層において電界が強くなる傾向がある。このため、上述した実施例のように、絶縁層６０と半導体基板１２の間に絶縁層５８が介在している方が、より効果的に電界を抑制することができる。
【００３０】
なお、半導体基板１２に対して垂直に全ての導電性粒子６０ａを見た場合に、導電性粒子６０ａの隙間が少ない方が、上述した導電性粒子６０ａによるシールド効果が高くなることが分かっている。したがって、上述した実施例においては略球形であった導電性粒子６０ａを、図８に示す形状としてもよい。図８では、導電性粒子６０ａが偏平形状であり、半導体基板１２に沿って配置されている（すなわち、導電性粒子６０ａの厚み方向が、半導体基板１２の厚み方向と略一致するように配置されている）。このような構成によれば、半導体基板１２に対して垂直に全ての導電性粒子６０ａを見た場合に、導電性粒子６０ａの隙間がより少なくなる。したがって、半導体装置の耐電圧特性をより向上させることができる。
【００３１】
また、上述した実施例では、外周領域５０内にリサーフ領域５６が形成されていたが、リサーフ領域５６が形成されていなくてもよい。また、リサーフ領域５６に代えて、ＦＬＲ等の別の構造が形成されていてもよい。また、外周領域５０内の半導体基板１２の上部に、絶縁層６０に加えて、フィールドプレートが形成されていてもよい。
【００３２】
また、上述した実施例では、アクティブ領域２０内にＩＧＢＴが形成されていたが、アクティブ領域２０内に他の半導体素子が形成されていてもよい。例えば、ＭＯＳＦＥＴやダイオード等が形成されていてもよい。
【００３３】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図１】
0005435129.tif 000002
【図２】
0005435129.tif 000003
【図３】
0005435129.tif 000004
【図４】
0005435129.tif 000005
【図５】
0005435129.tif 000006
【図６】
0005435129.tif 000007
【図７】
0005435129.tif 000008
【図８】
0005435129.tif 000009