(57)【特許請求の範囲】
【請求項１】
スイッチング素子（２２ｐ，２２ｎ）、該スイッチング素子の両端のうち一方に接続された第１のインダクタ（２０ｐ）、及び他方に接続された第２のインダクタ（２０ｎ）を有する昇圧回路（１４）と、
前記昇圧回路の入力電圧を昇圧して出力すべく前記スイッチング素子をオンオフ操作する操作手段（１８）と、
前記スイッチング素子が取り付けられてかつ熱伝導性及び導電性を有する取付部材（２８）と、
前記昇圧回路のフレームグランドとなる基準電位部材（３２）と、
を備え、
前記スイッチング素子及び前記第１のインダクタの接続点と同電位であってかつ該接続点を含む第１の電気経路（２３ｐ）と、前記取付部材との間には、第１の浮遊コンデンサ（３４ｐ，３６ｐ）が形成され、
前記スイッチング素子及び前記第２のインダクタの接続点と同電位であってかつ該接続点を含む第２の電気経路（２３ｎ）と、前記取付部材との間には、第２の浮遊コンデンサ（３４ｎ，３６ｎ）が形成され、
前記取付部材と前記基準電位部材とは絶縁体（３０）を介して接続されていることを特徴とする昇圧装置。
【請求項２】
前記昇圧回路の入力側には、交流電源（１２）が接続され、
前記昇圧回路の出力側には、該昇圧回路の出力電流を整流する整流回路（１６）が接続され、
前記スイッチング素子は、
前記交流電源の出力電圧がその平均電圧よりも高い状況下、前記交流電源から前記第１のインダクタを介して前記第２のインダクタへと向かう電流の流通を断続することで前記出力電圧を昇圧させるべく、前記操作手段によってオンオフ操作される第１のスイッチング素子（２２ｐ）と、
前記交流電源の出力電圧が前記平均電圧よりも低い状況下、前記交流電源から前記第２のインダクタを介して前記第１のインダクタへと向かう電流の流通を断続することで前記出力電圧を昇圧させるべく、前記操作手段によってオンオフ操作される第２のスイッチング素子（２２ｎ）と、
を備えることを特徴とする請求項１記載の昇圧装置。
【請求項３】
前記昇圧回路の入力側と前記取付部材とは所定の電気経路（４８）を介して接続されていることを特徴とする請求項１又は２記載の昇圧装置。
【請求項４】
前記所定の電気経路には、抵抗体（５０）が備えられていることを特徴とする請求項３記載の昇圧装置。
【請求項５】
前記第１のインダクタのインダクタンス（Ｌｐ）と、前記第２のインダクタのインダクタンス（Ｌｎ）とが同一に設定されていることを特徴とする請求項１〜４のいずれか１項に記載の昇圧装置。
【請求項６】
前記第１の電気経路を構成する第１の配線パターン（２３ｐ）と、前記第２の電気経路を構成する第２の配線パターン（２３ｎ）とが形成された回路基板（３４）を備え、
前記第１の配線パターンと前記基準電位部材との間には、第３の浮遊コンデンサ（３２ｐ）が形成され、
前記第２の配線パターンと前記基準電位部材との間には、第４の浮遊コンデンサ（３２ｎ）が形成され、
前記回路基板の板面の正面視において、前記第１の配線パターンの面積（Ｓｐ）と前記第２の配線パターンの面積（Ｓｎ）とが同一に設定されていることを特徴とする請求項１〜５のいずれか１項に記載の昇圧装置。
【請求項７】
前記昇圧回路の入力側には、交流電源（１２）が接続され、
前記昇圧回路の出力側には、該昇圧回路の出力電流を整流する整流回路（１６）が接続され、
前記スイッチング素子は、
前記交流電源の出力電圧がその平均電圧よりも高い状況下、前記交流電源から前記第１のインダクタを介して前記第２のインダクタへと向かう電流の流通を断続することで前記出力電圧を昇圧させるべく、前記操作手段によってオンオフ操作される第１のスイッチング素子（２２ｐ）と、
前記交流電源の出力電圧が前記平均電圧よりも低い状況下、前記交流電源から前記第２のインダクタを介して前記第１のインダクタへと向かう電流の流通を断続することで前記出力電圧を昇圧させるべく、前記操作手段によってオンオフ操作される第２のスイッチング素子（２２ｎ）と、
を備え、
前記整流回路は、
前記交流電源の出力電圧が前記平均電圧よりも高い状況下、前記第１のスイッチング素子がオフ操作される場合における前記昇圧回路の出力電流を整流する第１の整流手段（Ｄ１，Ｄ４）と、
前記交流電源の出力電圧が前記平均電圧よりも低い状況下、前記第２のスイッチング素子がオフ操作される場合における前記昇圧回路の出力電流を整流する第２の整流手段（Ｄ２，Ｄ３）と、
を備え、
前記第１の整流手段及び前記第２の整流手段は、前記取付部材に取り付けられ、
前記第１のスイッチング素子及び前記第２のスイッチング素子同士と、前記第１の整流手段及び前記第２の整流手段同士とのうち少なくとも一方が同一仕様であることを特徴とする請求項１〜６のいずれか１項に記載の昇圧装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子、該スイッチング素子の両端のうち一方に接続された第１のインダクタ、及び他方に接続された第２のインダクタを有する昇圧回路と、前記昇圧回路の入力電圧を昇圧して出力すべく前記スイッチング素子をオンオフ操作する操作手段と、を備える昇圧装置に関する。
【背景技術】
【０００２】
従来、下記特許文献１に見られるように、スイッチング素子（ＮチャネルＭＯＳＦＥＴ）、一対のインダクタ及びダイオードを備え、入力電圧を昇圧させて出力するチョッパ方式の昇圧回路が知られている。詳しくは、スイッチング素子の両端のそれぞれには一対のインダクタのそれぞれが接続され、これらインダクタのうち一方とスイッチング素子との接続点にはダイオードのアノード側が接続されている。
【０００３】
ここで、昇圧回路と、筐体（フレームグランド）との間には、浮遊コンデンサが形成され得る。詳しくは、例えば、スイッチング素子のドレイン及び筐体の間と、ダイオードのカソード及び筐体の間とに浮遊コンデンサが形成され得る。この場合、スイッチング素子のスイッチングによってこの素子の両端の印加電圧が変動することに起因して、筐体へとコモンモード電流が流れる。詳しくは、昇圧回路及び筐体の間に形成された浮遊コンデンサが、スイッチング素子のスイッチングによる電圧変動にて充放電されることでコモンモード電流が流れる。コモンモード電流が筐体を介して外部へと流れると、例えば、他の電子機器に障害を与えるおそれがある。
【０００４】
こうした問題を解決すべく、下記特許文献１記載の昇圧回路では、一対のインダクタのインダクタンスと、昇圧回路及び筐体の間の一対の浮遊コンデンサの静電容量とを所定の関係としている。具体的には、例えば、一対のインダクタのインダクタンスを同一にするとともに、一対の浮遊コンデンサの静電容量を同一にしている。これにより、コモンモード電流を低減することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第７８０４２８１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、上記特許文献１に記載された技術によれば、コモンモード電流を低減することはできるものの、昇圧回路を設計・量産する上で、一対のインダクタのインダクタンスと一対の浮遊コンデンサの静電容量とを上記所定の関係とすることが困難な事情も存在する。上記所定の関係を満足させることができないと、コモンモード電流の低減効果が低下する懸念がある。
【０００７】
本発明は、上記課題を解決するためになされたものであり、その目的は、昇圧回路外部へと流れるコモンモード電流を低減できる新たな昇圧装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決すべく、請求項１記載の発明は、スイッチング素子（２２ｐ，２２ｎ）、該スイッチング素子の両端のうち一方に接続された第１のインダクタ（２０ｐ）、及び他方に接続された第２のインダクタ（２０ｎ）を有する昇圧回路（１４）と、前記昇圧回路の入力電圧を昇圧して出力すべく前記スイッチング素子をオンオフ操作する操作手段（１８）と、前記スイッチング素子が取り付けられてかつ熱伝導性及び導電性を有する取付部材（２８）と、前記昇圧回路のフレームグランドとなる基準電位部材（３２）と、を備え、前記スイッチング素子及び前記第１のインダクタの接続点と同電位であってかつ該接続点を含む第１の電気経路（２３ｐ）と、前記取付部材との間には、第１の浮遊コンデンサ（３４ｐ，３６ｐ）が形成され、前記スイッチング素子及び前記第２のインダクタの接続点と同電位であってかつ該接続点を含む第２の電気経路（２３ｎ）と、前記取付部材との間には、第２の浮遊コンデンサ（３４ｎ，３６ｎ）が形成され、前記取付部材と前記基準電位部材とは絶縁体（３０）を介して接続されていることを特徴とする。
【０００９】
上記発明では、取付部材及び基準電位部材を絶縁体を介して接続することで、これら部材間に浮遊コンデンサを形成させ、昇圧回路から基準電位部材への電流経路のインピーダンスを高くしている。このため、スイッチング素子のオンオフ操作によって第１の浮遊コンデンサ及び第２の浮遊コンデンサが充放電されることで、第１の電気経路側から取付部材及び第１の浮遊コンデンサを介して基準電位部材へと流れるコモンモード電流や、第２の電気経路側から取付部材及び第２の浮遊コンデンサを介して基準電位部材へと流れるコモンモード電流を好適に低減することができる。
【図面の簡単な説明】
【００１０】
【図１】充電装置の構成図。
【図２】充電処理の概要を示す図。
【図３】回路基板上の部品配置を示す図。
【図４】回路基板上の部品配置を示す図。
【図５】回路基板上の部品配置を示す図。
【図６】充電処理のシミュレーション結果を示すタイムチャート。
【図７】シミュレーションに用いた充電装置の構成図。
【図８】コモンモード電流の流通経路の等価回路を示す図。
【図９】絶縁シートの効果を調べるシミュレーション結果を示す図。
【図１０】コモンモードノイズの低減効果を調べるシミュレーション結果を示す図。
【発明を実施するための形態】
【００１１】
以下、本発明にかかる昇圧装置を車載充電装置に適用した一実施形態について、図面を参照しつつ説明する。
【００１２】
図１に、本実施形態にかかるシステム構成を示す。
【００１３】
図示されるように、充電装置１０は、交流電圧を出力する外部電源１２（商用電源）と図示しない車載プラグ等を介して接続可能とされており、チョッパ方式の昇圧回路１４、全波整流回路１６及び制御回路１８を備えている。
【００１４】
詳しくは、昇圧回路１４は、充電装置１０の一対の入力端子（ｐ側入力端子Ｔｐｉｎ、ｎ側入力端子Ｔｎｉｎ）を介してこの回路に入力される電圧を昇圧させる機能を有し、一対のインダクタ素子（ｐ側インダクタ２０ｐ、ｎ側インダクタ２０ｎ）及び一対のスイッチング素子（ｐ側スイッチング素子２２ｐ、ｎ側スイッチング素子２２ｎ）を備えている。ここで、本実施形態では、ｐ側スイッチング素子２２ｐ及びｎ側スイッチング素子２２ｎとして、ＮチャネルＭＯＳＦＥＴを用いている。なお、図中、これらスイッチング素子２２ｐ，２２ｎに並列接続されたダイオードは、ＮチャネルＭＯＳＦＥＴのボディダイオードを示している。
【００１５】
ちなみに、本実施形態において、ｐ側インダクタ２０ｐが第１のインダクタに相当し、ｎ側インダクタ２０ｎが第２のインダクタに相当する。また、ｐ側スイッチング素子２２ｐが第１のスイッチング素子に相当し、ｎ側スイッチング素子２２ｎが第２のスイッチング素子に相当する。
【００１６】
ｐ側インダクタ２０ｐ及びｎ側インダクタ２０ｎのそれぞれの両端のうち一端同士は、ｐ側入力端子Ｔｐｉｎ、外部電源１２及びｎ側入力端子Ｔｎｉｎを介して接続されている。一方、ｐ側インダクタ２０ｐ及びｎ側インダクタ２０ｎのそれぞれの両端のうち他端同士は、ｐ側スイッチング素子２２ｐ及びｎ側スイッチング素子２２ｎの直列接続体を介して接続されている。詳しくは、ｐ側スイッチング素子２２ｐのドレインがｐ側インダクタ２０ｐの一端に接続され、ｐ側スイッチング素子２２ｐ及びｎ側スイッチング素子２２ｎのソース同士が接続され、ｎ側スイッチング素子２２ｎのドレインがｎ側インダクタ２０ｎの一端に接続されている。こうした接続手法によれば、ｐ側スイッチング素子２２ｐ及びｎ側スイッチング素子２２ｎの双方がオフ操作される場合、これらスイッチング素子２２ｐ，２２ｎの直列接続体の両端のうち一方から他方への電流の流通が阻止される。
【００１７】
昇圧回路１４の出力側（ｐ側スイッチング素子２２ｐ及びｎ側スイッチング素子２２ｎのドレイン側）は、全波整流回路１６の入力側に接続されている。全波整流回路１６は、第１のダイオードＤ１及び第３のダイオードＤ３の直列接続体と、第２のダイオードＤ２及び第４のダイオードＤ４の直列接続体との並列接続体を備えている。詳しくは、第１のダイオードＤ１のアノード及び第３のダイオードＤ３のカソードの接続点は、ｐ側スイッチング素子２２ｐのドレイン側に接続され、第２のダイオードＤ２のアノード及び第４のダイオードＤ４のカソードの接続点は、ｎ側スイッチング素子２２ｎのドレイン側に接続されている。
【００１８】
なお、ｐ側インダクタ２０ｐの両端のうちｐ側スイッチング素子２２ｐ側、ｐ側スイッチング素子２２ｐのドレイン、第１のダイオードＤ１のアノード及び第３のダイオードＤ３のカソード同士は、第１の配線パターンとしてのｐ側配線パターン２３ｐによって接続されている。また、ｎ側インダクタ２０ｎの両端のうちｎ側スイッチング素子２２ｎ側、ｎ側スイッチング素子２２ｎのドレイン、第２のダイオードＤ２のアノード及び第４のダイオードＤ４のカソード同士は、第２の配線パターンとしてのｎ側配線パターン２３ｎによって接続されている。
【００１９】
さらに、ｐ側スイッチング素子２２ｐ、ｎ側スイッチング素子２２ｎ及び第１〜第４のダイオードＤ１〜Ｄ４は、ヒートシンク２８及び絶縁体（絶縁シート３０）を介して筐体３２に接続されている。筐体３２は、昇圧回路１４及び全波整流回路１６等を収容してかつこれら回路１４，１６のフレームグランドと接続され、自身に設けられた冷却用のフィンによってｐ側スイッチング素子２２ｐ、ｎ側スイッチング素子２２ｎ及び第１〜第４のダイオードＤ１〜Ｄ４等を冷却する機能を有する。ｐ側スイッチング素子２２ｐ及びヒートシンク２８等の接続関係については、後に詳述する。
【００２０】
全波整流回路１６の出力側（第１，第２のダイオードＤ１，Ｄ２のカソード側と、第３，第４のダイオードＤ３，Ｄ４のアノード側）は、平滑コンデンサ２４及び充電装置１０の一対の出力端子（ｐ側出力端子Ｔｐｏｕｔ、ｎ側出力端子Ｔｎｏｕｔ）を介して車載バッテリ２６に接続されている。車載バッテリ２６は、車載主機となる回転機の電力供給源となる蓄電池である。車載バッテリ２６としては、例えば、リチウムイオン蓄電池や、ニッケル水素蓄電池を用いることができる。
【００２１】
上記制御回路１８は、マイクロコンピュータを主体として構成されており、ｐ側スイッチング素子２２ｐ及びｎ側スイッチング素子２２ｎのゲート電圧を制御することによってこれら素子をオンオフ操作することで、車載バッテリ２６の充電処理を行う。なお、上記充電処理は、例えば、充電装置１０が外部電源１２と接続されたとの条件を含む所定の実行条件が成立すると判断された場合に実行される。以下、図２を用いて、上記充電処理について詳述する。
【００２２】
図２（ａ），（ｂ）は、外部電源１２の出力電圧がその平均電圧より高い期間における充電装置１０内の電流の流通経路を示し、図２（ｃ），（ｄ）は、外部電源１２の出力電圧がその平均電圧より低い期間における充電装置１０内の電流の流通経路を示す。なお、上記平均電圧とは、例えば、外部電源１２の出力電圧の周期の整数倍の期間における上記出力電圧の時間平均値のことである。
【００２３】
まず、外部電源１２の出力電圧がその平均電圧よりも高い期間においては、ｎ側スイッチング素子２２ｎがオフ操作される状況下、ｐ側スイッチング素子２２ｐがオンオフ操作される。詳しくは、図２（ａ）に示すように、ｎ側スイッチング素子２２ｎがオフ操作される状況下、ｐ側スイッチング素子２２ｐがオン操作される。このため、外部電源１２、ｐ側インダクタ２０ｐ、ｐ側スイッチング素子２２ｐ、ｎ側スイッチング素子２２ｎのボディダイオード、ｎ側インダクタ２０ｎ及び外部電源１２にて形成される閉回路に電流が流れる。これにより、ｐ側インダクタ２０ｐ及びｎ側インダクタ２０ｎに電気エネルギが蓄えられる。なお、図２（ａ）に示す期間において、車載バッテリ２６の充電電流は、平滑コンデンサ２４から供給される。
【００２４】
その後、図２（ｂ）に示すように、ｐ側スイッチング素子２２ｐがオフ操作に切り替えられると、外部電源１２、ｐ側インダクタ２０ｐ、ｐ側配線パターン２３ｐ、第１のダイオードＤ１、車載バッテリ２６、第４のダイオードＤ４、ｎ側配線パターン２３ｎ、ｎ側インダクタ２０ｎ及び外部電源１２にて形成される閉回路に電流が流れる。これにより、外部電源１２の出力電圧が昇圧されて車載バッテリ２６に印加され、車載バッテリ２６が充電される。なお、図２（ａ），（ｂ）に示す期間における充電装置１０による車載バッテリ２６の印加電圧は、規定時間（ｐ側スイッチング素子２２ｐのオンオフ１周期）に対するｐ側スイッチング素子２２ｐのオン時間の比率である通流率を調節することで調節することができる。
【００２５】
続いて、外部電源１２の出力電圧がその平均電圧よりも低くなる期間においては、ｐ側スイッチング素子２２ｐがオフ操作される状況下、ｎ側スイッチング素子２２ｎがオンオフ操作される。詳しくは、図２（ｃ）に示すように、ｐ側スイッチング素子２２ｐがオフ操作される状況下、ｎ側スイッチング素子２２ｎがオン操作される。このため、外部電源１２、ｎ側インダクタ２０ｎ、ｎ側スイッチング素子２２ｎ、ｐ側スイッチング素子２２ｐのボディダイオード、ｐ側インダクタ２０ｐ及び外部電源１２にて形成される閉回路に電流が流れる。これにより、先の図２（ａ）と同様に、ｐ側インダクタ２０ｐ及びｎ側インダクタ２０ｎに電気エネルギが蓄えられる。なお、図２（ｃ）に示す期間において、車載バッテリ２６の充電電流は、平滑コンデンサ２４から供給される。
【００２６】
その後、図２（ｄ）に示すように、ｎ側スイッチング素子２２ｎがオフ操作に切り替えられると、外部電源１２、ｎ側インダクタ２０ｎ、ｎ側配線パターン２３ｎ、第２のダイオードＤ２、車載バッテリ２６、第４のダイオードＤ４、ｐ側配線パターン２３ｐ、ｐ側インダクタ２０ｐ及び外部電源１２にて形成される閉回路に電流が流れる。これにより、先の図２（ｂ）と同様に、外部電源１２の出力電圧が昇圧されて車載バッテリ２６に印加され、車載バッテリ２６が充電される。なお、図２（ｃ），（ｄ）に示す期間における充電装置１０による車載バッテリ２６の印加電圧は、規定時間（ｎ側スイッチング素子２２ｎのオンオフ１周期）に対するｎ側スイッチング素子２２ｎのオン時間の比率である通流率を調節することで調節することができる。
【００２７】
ところで、充電装置１０内には浮遊コンデンサが形成されている。本実施形態では、先の図１に示すように、ｐ側配線パターン２３ｐ及びｎ側配線パターン２３ｎのそれぞれと筐体３２との間に、浮遊コンデンサ３２ｐ，３２ｎが形成され、また、ｐ側スイッチング素子２２ｐ，ｎ側スイッチング素子２２ｎのドレイン側とヒートシンク２８との間に、浮遊コンデンサ３４ｐ，３４ｎが形成されている。さらに、第３のダイオードＤ３，第４のダイオードＤ４のカソード側とヒートシンク２８との間に、浮遊コンデンサ３６ｐ，３６ｎが形成されている。なお、図１では、浮遊コンデンサ３２ｐ，３２ｎ，３４ｐ,３４ｎ，３６ｐ，３６ｎのそれぞれの静電容量をＣｐＰ，ＣｎＰ，ＣｐＳ，ＣｎＳ，ＣｐＤ，ＣｎＤと表記した。また、浮遊コンデンサ３４ｐ，３６ｐを併せたものが第１の浮遊コンデンサに相当し、浮遊コンデンサ３４ｎ，３６ｎを併せたものが第２の浮遊コンデンサに相当する。さらに、浮遊コンデンサ３２ｐが第３の浮遊コンデンサに相当し、浮遊コンデンサ３２ｎが第４の浮遊コンデンサに相当する。
【００２８】
続いて、図３〜図５を用いて、上記浮遊コンデンサの形成について詳述する。ここで、図３は、筐体３２に収容される回路基板３４の板面の正面視における回路基板３４上の部品配置を示す図であり、図４は、図３のｂ矢視図であり、図５は、図３のｃ矢視図である。
【００２９】
図示されるように、回路基板３４は、その板面の正面視において矩形状（例えば長方形状）をなしており、筐体３２の底面と略平行となるように上記底面に近接して筐体３２に収容されている。回路基板３４には、ｐ側インダクタ２０ｐ、ｎ側インダクタ２０ｎ、ｐ側スイッチング素子２２ｐ、ｎ側スイッチング素子２２ｎ、及び第１〜第４のダイオードＤ１〜Ｄ４が実装されている。また、回路基板３４には、ｐ側スイッチング素子２２ｐ、ｎ側スイッチング素子２２ｎ、及び第１〜第４のダイオードＤ１〜Ｄ４が取り付けられるヒートシンク２８も設けられている。本実施形態では、ヒートシンク２８として、直方体形状のものを用いている。そして、回路基板３４の板面の正面視において、回路基板３４の一辺と平行な基準軸線ｌｂ（図中、一点鎖線にて表記）とヒートシンク２８の長手方向の中心軸線と一致するようにヒートシンク２８が設けられている。
【００３０】
回路基板３４の板面の正面視において、基準軸線ｌｂを挟んだヒートシンク２８の一対の端面のうち、一方には、絶縁体（絶縁シート３８）を介してｐ側スイッチング素子２２ｐ、第１のダイオードＤ１及び第３のダイオードＤ３が取り付けられ、他方には、絶縁体（絶縁シート４０）を介してｎ側スイッチング素子２２ｎ、第４のダイオードＤ４及び第２のダイオードＤ２が取り付けられている。そして、ｐ側インダクタ２０ｐの一端、ｐ側スイッチング素子２２ｐのドレイン、第１のダイオードＤ１のアノード及び第３のダイオードＤ３のカソード同士は、ｐ側配線パターン２３ｐによって接続されている。また、ｎ側インダクタ２０ｎの一端、ｎ側スイッチング素子２２ｎのドレイン、第２のダイオードＤ２のアノード及び第４のダイオードＤ４のカソード同士は、ｎ側配線パターン２３ｎによって接続されている。
【００３１】
ここで、上述したように、回路基板３４は、この基板と筐体３２の底面とが略平行となるように上記底面に近接して筐体３２に収容されている。このため、ｐ側配線パターン２３ｐ及びｎ側配線パターン２３ｎのそれぞれと筐体３２との間に、浮遊コンデンサ３２ｐ，３２ｎが形成されることとなる。
【００３２】
また、図４及び図５に示すように、ｎ側スイッチング素子２２ｎのうちヒートシンク２８への取り付け面にドレイン電極の一部が設けられ、また、ｎ側スイッチング素子２２ｎ及びヒートシンク２８の間に絶縁シート４０が介在する。このため、ｎ側スイッチング素子２２ｎのドレインとヒートシンク２８との間に浮遊コンデンサ３４ｎが形成されることとなる。なお、浮遊コンデンサ３４ｐについても、上記と同様の要因によって形成されることとなる。
【００３３】
さらに、第４のダイオードＤ４のうちヒートシンク２８への取り付け面にカソード電極の一部が設けられ、また、第４のダイオードＤ４及びヒートシンク２８の間に絶縁シート４０が介在する。このため、第４のダイオードＤ４のカソードとヒートシンク２８との間に浮遊コンデンサ３６ｎが形成されることとなる。なお、浮遊コンデンサ３６ｐについても、上記と同様の要因によって形成されることとなる。
【００３４】
上述した浮遊コンデンサが形成されると、ｐ側スイッチング素子２２ｐやｎ側スイッチング素子２２ｎが高速でオンオフ操作されることでこれらスイッチング素子２２ｐ，２２ｎのソース・ドレイン間の印加電圧が変動する。上記印加電圧が変動すると、浮遊コンデンサが充放電され、ｐ側配線パターン２３ｐやｎ側配線パターン２３ｎ側から浮遊コンデンサを介して筐体３２側へとコモンモード電流が流れることがある。コモンモード電流が筐体３２を介して外部へと流れると、例えば、他の電子機器に障害を与えるおそれがある。
【００３５】
こうした問題に対処すべく、本実施形態では、ｐ側インダクタ２０ｐのインダクタンスＬｐ、ｎ側インダクタ２０ｎのインダクタンスＬｎ、浮遊コンデンサ３２ｐ，３４ｐ，３６ｐの静電容量ＣｐＳ，ＣｐＰ，ＣｐＤの合計値であるｐ側静電容量Ｃｐａｌｌ（＝ＣｐＳ＋ＣｐＰ＋ＣｐＤ）、及び浮遊コンデンサ３２ｎ，３４ｎ，３６ｎの静電容量ＣｎＳ，ＣｎＰ，ＣｎＤの合計値であるｎ側静電容量Ｃｎａｌｌ（＝ＣｎＳ＋ＣｎＰ＋ＣｎＤ）について、「Ｌｐ×Ｃｐａｌｌ＝Ｌｎ×Ｃｎａｌｌ」の関係を満足させることとしている。そして、この関係式を満足させるべく、以下（Ａ）〜（Ｄ）の設定を採用している。
【００３６】
（Ａ）ｐ側スイッチング素子２２ｐのインダクタンスＬｐと、ｎ側スイッチング素子２２ｎのインダクタンスＬｎとを同一にするとの設定。
【００３７】
上記設定とすべく、本実施形態では、これらインダクタ２０ｐ，２０ｎのそれぞれの巻数及び巻線の材質を同一とする等、これらインダクタ２０ｐ，２０ｎとして同一仕様のものを採用している。
【００３８】
（Ｂ）浮遊コンデンサ３２ｐ，３２ｎの静電容量ＣｐＰ，ＣｎＰを同一にするとの設定。
【００３９】
上記設定とすべく、本実施形態では、先の図３に示すように、回路基板３４の板面の正面視においてｐ側配線パターン２３ｐの面積Ｓｐとｎ側配線パターン２３ｎの面積Ｓｎとを同一としている。
【００４０】
ちなみに、本実施形態では、回路基板３４の板面の正面視において、ｐ側インダクタ２０ｐ、ｐ側スイッチング素子２２ｐ、第１のダイオードＤ１及び第３のダイオードＤ３と、ｎ側インダクタ２０ｎ、ｎ側スイッチング素子２２ｎ、第４のダイオードＤ４及び第２のダイオードＤ２とを基準軸線ｌｂを基準として対称に配置している。こうした配置によれば、ｐ側配線パターン２３ｐの面積Ｓｐとｎ側配線パターン２３ｎの面積Ｓｎとを同一とすることを容易に実現することができる。
【００４１】
（Ｃ）浮遊コンデンサ３４ｐ，３４ｎの静電容量ＣｐＳ，ＣｎＳを同一にするとの設定。
【００４２】
上記設定とすべく、本実施形態では、ｐ側スイッチング素子２２ｐ及びｎ側スイッチング素子２２ｎとして同一仕様のものを採用している。
【００４３】
（Ｄ）浮遊コンデンサ３６ｐ，３６ｎの静電容量ＣｐＤ，ＣｎＤを同一にするとの設定。
【００４４】
上記設定とすべく、本実施形態では、第３のダイオードＤ３及び第４のダイオードＤ４仕様として同一仕様のものを採用している。
【００４５】
なお、以降、浮遊コンデンサ３２ｐ，３４ｐ，３６ｐを併せたものをｐ側浮遊コンデンサと称すこととし、浮遊コンデンサ３２ｎ，３４ｎ，３６ｎを併せたものをｎ側浮遊コンデンサと称すこととする。
【００４６】
続いて、図６を用いて、上記（Ａ）〜（Ｄ）の設定によってコモンモード電流を低減可能な理由について説明する。詳しくは、図６は、充電処理のシミュレーション結果であり、図６（ａ）は、外部電源１２の出力電圧Ｖｉｎの推移を示し、図６（ｂ）は、ｐ側インダクタ２０ｐの両端のうちｐ側スイッチング素子２２ｐ側に対する外部電源１２側の電位（ｐ側インダクタ電圧Ｖｌｐ）及びｎ側インダクタ２０ｎの両端のうち外部電源１２側に対するｎ側スイッチング素子２２ｎ側の電位（ｎ側インダクタ電圧Ｖｌｎ）の推移を示し、図６（ｃ）は、ｎ側スイッチング素子２２ｎのドレイン側に対するｐ側スイッチング素子２２ｐのドレイン側の電位（端子間電圧Ｖｓｗ）の推移を示す。また、図６（ｄ）は、筐体３２に対するｎ側スイッチング素子２２ｎのドレイン側の電位（ｎ側ライン電圧Ｖｎｇ）の推移を示し、図６（ｅ）は、筐体３２に対するｐ側スイッチング素子２２ｐのドレイン側の電位（ｐ側ライン電圧Ｖｐｇ）の推移を示す。
【００４７】
なお、図６において、右側に示す推移は、左側に示す推移の一部についてタイムスケールを拡大したものである。詳しくは、外部電源１２の出力電圧が平均電圧よりも高い期間における拡大図である。このため、図６の右側に示す推移においては、ｎ側スイッチング素子２２ｎがオフ操作される状況下、ｐ側スイッチング素子２２ｐがオンオフ操作されている。
【００４８】
ｐ側インダクタ２０ｐのインダクタンスＬｐとｎ側インダクタ２０ｎのインダクタンスＬｎとが同一であることから、図示される例では、ｐ側スイッチング素子２２ｐのオン操作期間及びオフ操作期間のそれぞれにおいて、ｐ側インダクタ電圧Ｖｌｐ及びｎ側インダクタ電圧Ｖｌｎが同一の値となる。こうしたインダクタ電圧Ｖｌｐ，Ｖｌｎの推移から、ｐ側ライン電圧Ｖｐｇ及びｎ側ライン電圧Ｖｎｇのそれぞれは、コモンモード電圧（０Ｖ）を基準として相補的に変化する。ここでは、これらライン電圧Ｖｐｇ，Ｖｎｇの絶対値が同一となっている。
【００４９】
ｐ側ライン電圧Ｖｐｇ及びｎ側ライン電圧Ｖｎｇの相補的な変化と、ｐ側静電容量Ｃｐａｌｌ及びｎ側静電容量Ｃｎａｌｌが同一に設定されていることとにより、ｐ側スイッチング素子２２ｐのオンオフ操作に伴いｐ側配線パターン２３ｐ側からｐ側浮遊コンデンサを介してヒートシンク２８又は筐体３２へと流れた電流は、ｎ側浮遊コンデンサに流れ込み、その後、ｎ側配線パターン２３ｎ側からｎ側浮遊コンデンサを介してヒートシンク２８又は筐体３２へと流れた電流は、ｐ側浮遊コンデンサに流れ込む。具体的には、先の図１に破線矢印で示すように、浮遊コンデンサ３２ｐ，３２ｎのうち一方から他方へと筐体３２を介して電流が流れ、また、浮遊コンデンサ３４ｐ，３４ｎのうち一方から他方へとヒートシンク２８を介して電流が流れ、さらに、浮遊コンデンサ３６ｐ，３６ｎのうち一方から他方へとヒートシンク２８を介して電流が流れる。これにより、筐体３２から外部へと流れるコモンモード電流を理論的には「０」とすることができる。
【００５０】
しかしながら、上述した「Ｌｐ×Ｃｐａｌｌ＝Ｌｎ×Ｃｎａｌｌ」の関係式を満足させることができないことがある。この理由は、例えば、ｐ側静電容量Ｃｐａｌｌ及びｎ側静電容量Ｃｎａｌｌが相違するためである。具体的には、例えば、先の図３に示したように、ｐ側スイッチング素子２２ｐ，ｎ側スイッチング素子２２ｎを絶縁シート３８，４０を介してヒートシンク２８に取り付けた状態において、絶縁シート３８，４０のうちこれら素子に接する部分の厚さが互いに相違することで、ｐ側静電容量Ｃｐａｌｌ及びｎ側静電容量Ｃｎａｌｌが相違する。なお、第３のダイオード及び第４のダイオードについても同様である。
【００５１】
「Ｌｐ×Ｃｐａｌｌ＝Ｌｎ×Ｃｎａｌｌ」の関係式を満足させることができないと、コモンモード電流の低減効果が低下する。
【００５２】
こうした問題に対処すべく、本実施形態では、以下（Ｅ）〜（Ｇ）の対策を採用する。
【００５３】
（Ｅ）ヒートシンク２８と筐体３２との間に上記絶縁シート３０を介在させる対策。
【００５４】
（Ｆ）筐体３２と昇圧回路１４の入力側とをＹコンデンサ４８によって接続する対策（先の図１参照）。
【００５５】
（Ｇ）筐体３２と昇圧回路１４の入力側とを接続する電気経路に抵抗体５０を設ける対策（先の図１参照）。
【００５６】
以下、これら対策について説明する。
【００５７】
まず、図７〜図９を用いて、上記（Ｅ）の対策について説明する。ここで、図７は、上記対策の効果を調べるためのシミュレーションに用いた充電装置１０の回路図である。図７には、絶縁シート３０が設けられることによってヒートシンク２８及び筐体３２の間に形成される浮遊コンデンサ４１も示している。なお、図中、浮遊コンデンサ３４ｐ，３６ｐを併せたものを浮遊コンデンサ４６ｐとして示し、この静電容量を「Ｃｐｇ」で示した。また、浮遊コンデンサ３４ｎ，３６ｎを併せたものを浮遊コンデンサ４６ｎとして示し、この静電容量を「Ｃｎｇ」で示した。さらに、外部電源１２及び昇圧回路１４の入力側の間には、擬似電源回路網ＬＩＳＮが介在している。
【００５８】
図８は、先の図７に示した回路のうち擬似電源回路網ＬＩＳＮを含むコモンモード電流の流通経路の簡易等価回路を示している。なお、等価回路には、擬似電源回路網ＬＩＳＮが備える抵抗体の抵抗成分４２と、ｐ側スイッチング素子２２ｐ，ｎ側スイッチング素子２２ｎのオンオフ操作によってｐ側配線パターン２３ｐ，ｎ側配線パターン２３ｎに生じる電圧変動に相当するｐ側電源４４ｐ，ｎ側電源４４ｎとを示した。
【００５９】
図８に示す等価回路には、ヒートシンク２８及び筐体３２の間に形成された上記浮遊コンデンサ４１が含まれる。ここで、筐体３２を流れるコモンモード電流ｉｃｏｍは、ｐ側配線パターン２３ｐ側から浮遊コンデンサ４６ｐ及び浮遊コンデンサ４１を介して筐体３２側へと流れる第１のコモンモード電流ｉ１から、筐体３２側から浮遊コンデンサ４１及び浮遊コンデンサ４６ｎを介してｎ側配線パターン２３ｎ側へと流れる第２のコモンモード電流ｉ２を減算することで算出される。「Ｌｐ×Ｃｐａｌｌ＝Ｌｎ×Ｃｎａｌｌ」の関係式が満足されると、第１のコモンモード電流ｉ１及び第２のコモンモード電流ｉ２の絶対値が等しくなり、これによりコモンモード電流ｉｃｏｍが「０」となる。しかしながら、上記関係式が満足されないと、第１のコモンモード電流ｉ１及び第２のコモンモード電流ｉ２の絶対値が相違し、コモンモード電流ｉｃｏｍが「０」以外の値となる。
【００６０】
ここで、上記コモンモード電流ｉｃｏｍが「０」以外の値となる場合であっても、上記（Ｅ）の対策によって形成される浮遊コンデンサ４１の静電容量Ｃｃを小さくするほど、コモンモード電流ｉｃｏｍの低減効果が大きくなる。これは、上記静電容量Ｃｃが小さいほど、浮遊コンデンサ４６ｐ（浮遊コンデンサ４６ｎ）と浮遊コンデンサ４１との静電容量の合計値が小さくなり、図８に示す等価回路のコモンモード電流経路のインピーダンスのうち上記浮遊コンデンサ４６ｐ（４６ｎ），４１に起因する成分が高くなるためである。
【００６１】
ここで、浮遊コンデンサ４１の静電容量Ｃｃに対するコモンモード電流の低減効果について、さらに図９を用いて説明する。ここで、図９は、浮遊コンデンサ４１の静電容量Ｃｃに対するアンバランス割合Ｒｕｂの計算結果である。アンバランス割合Ｒｕｂとは、コモンモード電流の低減効果の大きさを示す指標となるパラメータである。本実施形態では、浮遊コンデンサ４６ｐの静電容量Ｃｐｇから浮遊コンデンサ４６ｎの静電容量Ｃｎｇを減算した値の絶対値を浮遊コンデンサ４６ｎの静電容量Ｃｎｇで除算した値の百分率としてアンバランス割合Ｒｕｂを定義する。
【００６２】
図示されるように、浮遊コンデンサ４１の静電容量Ｃｃを小さくするほど、アンバランス割合Ｒｕｂが小さくなっている。すなわち、上記静電容量Ｃｐｇ及び静電容量Ｃｎｇが相違する場合であっても、浮遊コンデンサ４１の静電容量Ｃｃを小さくすることで、上記静電容量Ｃｐｇ及び静電容量Ｃｎｇのずれを小さくするといった効果と同様な効果を奏することができる。なお、図９には、絶縁シート３０を備えない場合のアンバランス割合Ｒｕｂ（１６％）として、上記静電容量Ｃｐｇを「７０ｐＦ」とし、静電容量Ｃｎｇを「６０ｐＦ」としたときの結果を示した。
【００６３】
ちなみに、浮遊コンデンサ４１の静電容量Ｃｃは、絶縁シート３０を厚くするほど小さくなる。ただし、絶縁シート３０を厚くするほど、コモンモード電流の低減効果が増大するものの、ヒートシンク２８から筐体３２への放熱性能が低下する。このため、上記絶縁シート３０の厚さは、コモンコード電流の低減要求と、上記放熱性能の要求とに基づき設定すればよい。
【００６４】
次に、上記（Ｆ）の対策について説明する。
【００６５】
上記（Ｆ）の対策によれば、ｐ側配線パターン２３ｐ側やｎ側配線パターン２３ｎ側からヒートシンク２８へと電流が流れる場合であっても、ヒートシンク２８からＹコンデンサ４８を介して昇圧回路１４の入力側へと電流を戻すことができる。これにより、筐体３２から外部へと流れるコモンモード電流を低減することができる。
【００６６】
なお、Ｙコンデンサ４８の静電容量を大きくするほど、ヒートシンク２８から昇圧回路１４の入力側へと流れる電流が大きくなることから、筐体３２から外部へと流れるコモンモード電流の低減効果が大きくなる。ただし、例えば、ヒートシンク２８と昇圧回路１４側との間のインピーダンスを過度に低くしないとの要求がある場合、Ｙコンデンサ４８の静電容量を過度に大きくしないことが望ましい。
【００６７】
続いて、上記（Ｇ）の対策について説明する。
【００６８】
上記（Ｇ）の対策によれば、ヒートシンク２８からＹコンデンサ４８を介して昇圧回路１４へと流れる電流の経路（例えば、抵抗、インダクタ及びコンデンサからなる直列共振回路）において、この経路の共振周波数近傍における電流の低減効果を大きくすることができる。これは、上記経路を流れる電流のリンギングを抑制することができるためである。
【００６９】
ちなみに、抵抗体５０の抵抗値を高くすると、上記共振周波数近傍における電流の低減効果は大きくなるものの、上記共振周波数近傍以外の周波数における電流の低減効果は小さくなる傾向にある。これは、ヒートシンク２８、Ｙコンデンサ４８及び抵抗体５０を介して昇圧回路１４へと流れる電流経路のインピーダンスがコモンモード電流経路のインピーダンスに対して相対的に大きくなるためである。したがって、抵抗体５０の抵抗値は、上記共振周波数近傍における電流の低減要求と、上記共振周波数近傍以外の周波数における電流の低減要求とに基づき設定すればよい。
【００７０】
次に、図１０を用いて、上記（Ａ）〜（Ｇ）の対策によるコモンモード電流の低減効果について説明する。ここで、図１０（ａ）は、上記対策を採用しない場合のコモンモード電流の強度分布のシミュレーション結果を示し、図１０（ｂ）は、上記対策を採用した場合の上記強度分布のシミュレーション結果を示す。
【００７１】
図示されるように、上記対策（Ａ）〜（Ｇ）を採用することにより、全周波数域に渡ってコモンモード電流が低減されている。特に、コモンモード電流の流通経路の共振周波数近傍では、コモンモード電流が２０ｄＢ程度低減されている。
【００７２】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００７３】
（１）先の図１に示した充電装置１０において、ヒートシンク２８及び筐体３２を絶縁シート３０を介して接続した。このため、「Ｌｐ×Ｃｐａｌｌ＝Ｌｎ×Ｃｎａｌｌ」の関係を満足させることができない場合であっても、ｐ側配線パターン２３ｐ側やｎ側配線パターン２３ｎ側から筐体３２を介して外部へと流れるコモンモード電流を低減することができる。これにより、コモンモード電流が充電装置１０の外部に及ぼす影響を好適に抑制することができる。
【００７４】
（２）昇圧回路１４の入力側とヒートシンク２８とをＹコンデンサ４８を介して接続した。このため、ｐ側配線パターン２３ｐ側やｎ側配線パターン２３ｎ側からヒートシンク２８へとコモンモード電流が流れる場合であっても、そのコモンモード電流をＹコンデンサ４８を介して昇圧回路１４の入力側に戻すことができる。これにより、筐体３２から外部へと流れるコモンモード電流をより好適に低減することができる。
【００７５】
さらに、Ｙコンデンサ４８を介して昇圧回路１４の入力側とヒートシンク２８とを接続する電気経路に抵抗体５０を備えた。これにより、Ｙコンデンサ４８を含むコモンモード電流経路の共振周波数におけるコモンモード電流を好適に低減することができる。
【００７６】
（その他の実施形態）
なお、上記実施形態は、以下のように変更して実施してもよい。
【００７７】
・上記実施形態において、抵抗体５０を備えない構成を採用してもよい。この場合であっても、筐体３２から外部へと流れるコモンモード電流をＹコンデンサ４８によって低減することはできる。
【００７８】
また、上記実施形態において、抵抗体５０及びＹコンデンサ４８を備えない構成を採用してもよい。この場合であっても、筐体３２から外部へと流れるコモンモード電流を絶縁シート３０によって低減することはできる。
【００７９】
・上記実施形態において、「Ｌｐ×Ｃｐａｌｌ＝Ｌｎ×Ｃｎａｌｌ」の関係を満足するなら、ｐ側インダクタ２０ｐのインダクタンスＬｐ及びｎ側インダクタ２０ｎのインダクタンスＬｎ同士や、ｐ側浮遊コンデンサの静電容量Ｃｐａｌｌ及びｎ側浮遊コンデンサの静電容量Ｃｎａｌｌ同士を同一とせず、これらパラメータＬｐ，Ｌｎ，Ｃｐａｌｌ，Ｃｎａｌｌを任意の値に設定してもよい。すなわち、例えば、ｐ側スイッチング素子２２ｐ及びｎ側スイッチング素子２２ｎの仕様を相違させてもよい。
【００８０】
・整流回路が備える整流手段としては、ダイオードに限らず、例えばサイリスタであってもよい。
【００８１】
・第１，第２のスイッチング素子としては、一対のＭＯＳＦＥＴの直列接続体に限らず、例えば、特願２０１１−２７０１０３号の図１及び図７〜図１１に記載されたものを採用してもよい。具体的に例示すると、一対のＩＧＢＴの並列接続体であってかつ、これらＩＧＢＴのうち一方のコレクタと他方のエミッタとを接続したものを採用してもよい。
【００８２】
・昇圧回路としては、上記実施形態に例示したものに限らない。例えば、「平衡化スイッチング電源におけるコモンモードノイズ低減のための最適設計法  津村哲史、他２名  電子情報通信学会技術研究報告、電子情報通信学会、２００５年２月、ｖｏｌ．１０４、ｎｏ．６５１、ｐ．５７−６２」の図１（ｂ）に記載された昇圧回路であってもよい。この場合、スイッチング素子としては、第１のスイッチング素子及び第２のスイッチング素子を備えるものではなく、単一のスイッチング素子となる。なお、上記回路構成において、昇圧回路の入力側に直流電源を接続することなく、全波整流回路を介して交流電源を接続してもよい。こうした回路構成を採用する場合であっても、本願発明の適用が有効である。
【００８３】
・上記実施形態では、ｐ側スイッチング素子２２ｐ及びｎ側スイッチング素子２２ｎ等の素子を共通のヒートシンクに取り付けたがこれに限らず、例えば、これら素子のそれぞれを各別のヒートシンクに取り付けてもよい。
【００８４】
・絶縁体としては、絶縁シート等の絶縁部材に限らず、例えば、シリコングリース等であってもよい。
【００８５】
・取付部材としては、ヒートシンク２８に限らず、また、基準電位部材としては、筐体３２に限らない。外部へと流れるコモンモード電流を低減することを目的とした昇圧装置において、絶縁シートを介して取付部材及び基準電位部材を接続することでこれら部材間に浮遊コンデンサを形成させることができるなら、取付部材及び基準電位部材としては、昇圧装置内の他の部材であってもよい。
【００８６】
・本願発明の適用対象としては、車載充電装置に限らず、例えば、建物に備えられる等、定置式の充電装置であってもよい。また、本願発明の適用対象としては、充電装置に限らない。
【符号の説明】
【００８７】
１４…昇圧回路、１８…制御回路、２０ｐ…ｐ側インダクタ、２０ｎ…ｎ側インダクタ、２２ｐ…ｐ側スイッチング素子、２２ｎ…ｎ側スイッチング素子、２３ｐ…ｐ側配線パターン、２３ｎ…ｎ側配線パターン、２８…ヒートシンク、３０…絶縁シート、３２…筐体。
【図１】
0005565436.tif 000002
【図２】
0005565436.tif 000003
【図３】
0005565436.tif 000004
【図４】
0005565436.tif 000005
【図５】
0005565436.tif 000006
【図６】
0005565436.tif 000007
【図７】
0005565436.tif 000008
【図８】
0005565436.tif 000009
【図９】
0005565436.tif 000010
【図１０】
0005565436.tif 000011