(57)【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層上に配置された画素電極と、
前記絶縁層下で前記画素電極に対向するように配置された容量電極と、
前記絶縁層とは反対側で、前記画素電極に対向する対向電極と、
前記画素電極と前記対向電極の間に配置された液晶と、
共通電位に電気的に接続される共通配線と、
を有し、
前記画素電極は、データ信号が入力される主画素電極と、前記主画素電極とは分離された副画素電極と、を含み、
前記容量電極は、前記主画素電極に対向して前記共通電位に電気的に接続する主容量電極と、前記副画素電極に対向して前記共通電位に電気的に接続する副容量電極と、前記副画素電極に対向し、前記絶縁層を貫通して、前記主画素電極に電気的に接続する分割容量電極と、を含み、
前記画素電極及び前記容量電極は、それぞれ透明導電材料からなり、
前記共通配線は、不透明導電材料からなり、前記主容量電極及び前記副容量電極に電気的に接続することを特徴とする液晶表示装置。
【請求項２】
請求項１に記載された液晶表示装置において、
前記主容量電極は、前記主画素電極の投影領域内に完全に収まる形状を有し、
前記副容量電極は、前記副画素電極の投影領域内に完全に収まる形状を有し、
前記共通配線は、前記主容量電極及び前記副容量電極に重なって電気的に接続することを特徴とする液晶表示装置。
【請求項３】
請求項２に記載された液晶表示装置において、
前記分割容量電極は、前記副画素電極に対向する第１部分から前記主画素電極に対向する第２部分まで連続一体的に形成され、
前記第２部分に重なって電気的に接続するように前記不透明導電材料から形成されたパッド部をさらに有し、
前記パッド部で前記分割容量電極が前記主画素電極に電気的に接続されていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
ＶＡ（Vertical Alignment）方式の液晶表示装置では、視野角特性を良好にするため、マルチドメイン方式によって駆動することが知られている（特許文献１参照）。また、１つの画素において、画素電極を、主画素電極及び副画素電極に分割してそれぞれに異なる電圧を印加することが知られている。副画素電極の電圧は、主画素電極に印加されたデータ信号により蓄積された電荷が分割されることで与えられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３３０２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の構造では、主画素電極の保持容量と、副画素電極の保持容量と、電荷を分割するための分割容量と、を構成するために、透明な画素電極の他に、２層の不透明な電極を積層していた。そのため、合計３層の電極を形成していたので、光透過率損失が発生していた。また、従来、画素電極に対向する容量電極を不透明の材料から形成していたので、この点でも光透過率損失が発生していた。
【０００５】
本発明は、光透過率損失を減少させることを目的とする。
【課題を解決するための手段】
【０００６】
（１）本発明に係る液晶表示装置は、絶縁層と、前記絶縁層上に配置された画素電極と、前記絶縁層下で前記画素電極に対向するように配置された容量電極と、前記絶縁層とは反対側で、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極の間に配置された液晶と、を有し、前記画素電極は、データ信号が入力される主画素電極と、前記主画素電極とは分離された副画素電極と、を含み、前記容量電極は、前記主画素電極に対向して共通電位に電気的に接続する主容量電極と、前記副画素電極に対向して前記共通電位に電気的に接続する副容量電極と、前記副画素電極に対向し、前記絶縁層を貫通して、前記主画素電極に電気的に接続する分割容量電極と、を含み、前記画素電極及び前記容量電極は、それぞれ透明導電材料からなることを特徴とする。本発明によれば、画素電極と容量電極を１層ずつ（合計２層）で形成してあるので、光透過率損失を減少させることができ、画素電極、容量電極及び分割容量電極をそれぞれ透明導電材料から構成することで、さらに光透過率損失を減少させることができる。
【０００７】
（２）（１）に記載された液晶表示装置において、前記共通電位に電気的に接続される共通配線をさらに有し、前記主容量電極は、前記主画素電極の投影領域内に完全に収まる形状を有し、前記副容量電極は、前記副画素電極の投影領域内に完全に収まる形状を有し、前記共通配線は、不透明導電材料からなり、前記主容量電極及び前記副容量電極に重なって電気的に接続することを特徴としてもよい。
【０００８】
（３）（２）に記載された液晶表示装置において、前記分割容量電極は、前記副画素電極に対向する第１部分から前記主画素電極に対向する第２部分まで連続一体的に形成され、前記第２部分に重なって電気的に接続するように前記不透明導電材料から形成されたパッド部をさらに有し、前記パッド部で前記分割容量電極が前記主画素電極に電気的に接続されていることを特徴としてもよい。
【０００９】
（４）本発明に係る液晶表示装置の製造方法は、第１スリットを有する容量電極の形状にパターニングするための、前記第１スリット及び前記容量電極の組み合わせを含む形状からなる第１透明電極膜を形成する工程と、前記第１透明電極膜上に絶縁層を形成する工程と、前記第１スリットと重なる第２スリットを有する画素電極の形状にパターニングするための第２透明電極膜を、前記絶縁層上に形成する工程と、前記画素電極にされる領域の上方に位置する第１マスク部と前記第１マスク部よりも薄い第２マスク部を有し、前記第１スリット及び前記第２スリットを形成するための領域の上方に貫通穴が形成されているエッチングレジストを、前記第２透明電極膜上に形成する工程と、前記エッチングレジストを介して、前記貫通穴から露出する前記第２透明電極膜及び前記絶縁層をエッチングして、前記第２透明電極膜に前記第２スリットを形成し、前記第２スリット内に前記第１透明電極膜を露出させる工程と、前記第１マスク部を残すように前記エッチングレジストを薄くすることで前記第２マスク部を除去して、前記画素電極にされる前記領域の外側で前記第２透明電極膜を前記エッチングレジストから露出させる工程と、残された前記第１マスク部を介して、前記第２透明電極膜をエッチングして前記画素電極を形成するとともに、前記貫通穴から露出する前記第１透明電極膜をエッチングして前記第１スリットを形成する工程と、を含むことを特徴とする。本発明によれば、画素電極及び容量電極をいずれも透明電極膜から形成するので光透過率損失を減少させることができる。また、スリットを有する容量電極を、画素電極からはみ出さないように簡単に形成することができる。
【００１０】
（５）（４）に記載された液晶表示装置の製造方法において、前記第２透明電極膜及び前記絶縁層をエッチングする工程では、前記第２透明電極膜のエッチングと前記絶縁層のエッチングとを別々に行うことを特徴としてもよい。
【００１１】
（６）（５）に記載された液晶表示装置の製造方法において、前記第２透明電極膜及び前記第１透明電極膜のエッチングは、ウエットエッチングであり、前記絶縁層のエッチングは、ドライエッチングであることを特徴としてもよい。
【００１２】
（７）（４）から（６）のいずれか１項に記載された液晶表示装置の製造方法において、ゲート電極、ゲート絶縁膜、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを形成する工程をさらに含み、前記第１透明電極膜及び前記ゲート電極を形成した後に、前記第１透明電極膜及び前記ゲート電極の上に前記ゲート絶縁膜を形成することを特徴としてもよい。
【００１３】
（８）（４）から（６）のいずれか１項に記載された液晶表示装置の製造方法において、ゲート電極、ゲート絶縁膜、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを形成する工程をさらに含み、前記ゲート電極及び前記ゲート絶縁膜を形成した後に、前記ゲート絶縁膜の上に前記第１透明電極膜を形成することを特徴としてもよい。
【００１４】
（９）本発明に係る液晶表示装置は、絶縁層と、前記絶縁層上に配置された画素電極と、前記絶縁層下で前記画素電極に対向するように配置された容量電極と、前記絶縁層とは反対側で、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極の間に配置された液晶と、を有し、前記画素電極は、複数のスリットが形成され、前記容量電極は、前記複数のスリットの投影領域にはみ出さないように形成され、前記画素電極及び前記容量電極は、透明導電材料からなることを特徴とする。本発明によれば、画素電極及び容量電極をいずれも透明導電材料から形成するので光透過率損失を減少させることができる。また、容量電極が画素電極からはみ出さないので、適切な電界を液晶に加えることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係る液晶表示装置の一部を示す分解斜視図である。
【図２】液晶表示パネルの１画素を拡大した平面図である。
【図３】図２に示す構造のIII−III線断面図である。
【図４】図２に示す構造のIV−IV線断面図である。
【図５】絶縁層よりも下の構造を示す図である。
【図６】１画素の等価回路を示す図である。
【図７Ａ】本発明の第２実施形態に係る液晶表示装置の１画素を拡大した平面図である。
【図７Ｂ】本発明の第２実施形態に係る液晶表示装置の第１基板側の一部を示す断面図である。
【図８Ａ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図８Ｂ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図９Ａ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図９Ｂ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図１０Ａ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図１０Ｂ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図１１Ａ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図１１Ｂ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図１２Ａ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図１２Ｂ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図１３】本発明の第２実施形態の変形例に係る液晶表示装置の第１基板側の一部を示す断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図面を参照して説明する。
【００１７】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る液晶表示装置を示す分解斜視図である。液晶表示装置は、液晶表示パネル１０を有する。液晶表示パネル１０は、上フレーム１２及び下フレーム１４の間に支持される。液晶表示パネル１０は、複数の画素によって画像を表示するようになっている。
【００１８】
図２は、液晶表示パネル１０の１画素を拡大した平面図である。図３は、図２に示す構造のIII−III線断面図である。図４は、図２に示す構造のIV−IV線断面図である。
【００１９】
液晶表示パネル１０は、第１基板１６及び第２基板１８を有する。第１基板１６及び第２基板１８は、それぞれ、例えばガラス基板であって光透過性を有する。第１基板１６及び第２基板１８の間には液晶２０が配置されている。液晶２０を挟むように、第１基板１６側及び第２基板１８側のそれぞれに第１配向膜２２及び第２配向膜２４が配置されている。
【００２０】
第１基板１６にはゲート電極２６が形成されている（図２及び図４参照）。ゲート電極２６上にはゲート絶縁膜２８が形成されている。ゲート絶縁膜２８上には図示しない半導体層が形成され、半導体層上にドレイン電極３０及びソース電極３２が形成されている（図２参照）。こうして、薄膜トランジスタ３４が構成される。例えば、ドレイン電極３０に、液晶表示パネル１０に表示する画像に対応するデータ信号Ｄ（図６参照）が入力される。
【００２１】
図３及び図４に示すように、第１配向膜２２の、第１基板１６側には画素電極３６が配置されている。画素電極３６にはデータ信号Ｄ（図６参照）が入力される。例えば、画素電極３６にソース電極３２が電気的に接続されており、薄膜トランジスタ３４の制御によって、ドレイン電極３０に入力したデータ信号Ｄがソース電極３２を通じて画素電極３６に入力される。
【００２２】
図３及び図４に示すように、第２配向膜２４の、第２基板１８側には対向電極３８が配置されている。対向電極３８は、透明導電材料（例えばＩＴＯ（Indium Tin Oxide））からなる。対向電極３８はＧＮＤなどの基準電位Ｖref（図６参照）に接続されている。画素電極３６及び対向電極３８の間に液晶２０が配置されており、両者間に印加される電圧によって液晶２０が駆動される。駆動方式は、VA（Vertical Alignment）方式である。なお、第２基板１８には、カラーフィルタ層４０及びオーバーコート層４２が積層されており、オーバーコート層４２上に対向電極３８が配置されている。
【００２３】
画素電極３６は、透明導電材料（例えばＩＴＯ（Indium Tin Oxide））からなる。画素電極３６は、データ信号Ｄ（図６参照）が入力される主画素電極３５と、主画素電極３５とは分離された副画素電極３７と、を含む（図２参照）。主画素電極３５及び副画素電極３７にはそれぞれ異なる電圧が現れるようになっている（詳細は後述する）。これにより、１画素を、異なる電圧で液晶２０を駆動する複数の領域（ドメイン）に分割している。つまり、液晶表示パネル１０は、マルチドメイン方式による駆動がなされる。
【００２４】
図３及び４に示すように、画素電極３６の下（液晶２０とは反対側）には絶縁層４４が配置されている。すなわち、絶縁層４４上（液晶２０側）に画素電極３６が配置されている。絶縁層４４は、ゲート絶縁膜２８と、ソース電極３２及びドレイン電極３０を覆う絶縁膜４６と、を含む。
【００２５】
図５は、絶縁層４４よりも下の構造を示す図である。絶縁層４４下（液晶２０とは反対側）で画素電極３６に対向するように容量電極４８が配置されている。容量電極４８は、透明導電材料（例えばＩＴＯ（Indium Tin Oxide））からなる。画素電極３６と容量電極４８の間に絶縁層４４が介在することで蓄積容量が形成される。蓄積容量を形成することで、データ信号Ｄ（図６参照）に応じた電荷を保持することができ、液晶２０への電圧の印加時間を長く確保することができる。
【００２６】
容量電極４８は、主画素電極３５に対向して共通電位Ｖcom（図６参照）に電気的に接続する主容量電極５０を含む。図２に示すように、主容量電極５０は、主画素電極３５の投影領域内に完全に収まる形状である。絶縁層４４及びこれを挟む主画素電極３５と主容量電極５０によって主蓄積容量Ｃmain（図６参照）が形成される。主蓄積容量Ｃmainに対応した電圧が主画素電極３５に現れる。
【００２７】
容量電極４８は、副画素電極３７に対向して共通電位Ｖcom（図６参照）に電気的に接続する副容量電極５２を含む。図２に示すように、副容量電極５２は、副画素電極３７の投影領域内に完全に収まる形状である。絶縁層４４及びこれを挟む副画素電極３７と副容量電極５２によって副蓄積容量Ｃsub（図６参照）が形成される。副蓄積容量Ｃsubに対応した電圧が副画素電極３７に現れる。
【００２８】
容量電極４８は、分割容量電極５４を含む。図２に示すように、分割容量電極５４は、副画素電極３７に対向する。絶縁層４４及びこれを挟む副画素電極３７と分割容量電極５４によって分割容量Ｃdiv（図６参照）が形成される。分割容量電極５４は、副画素電極３７に対向する第１部分５６から主画素電極３５に対向する第２部分５８まで連続一体的に形成されている。第２部分５８上にはパッド部６０が形成されている。パッド部６０は不透明導電材料から形成されている。パッド部６０は、第２部分５８に重なって電気的に接続している。
【００２９】
図４に示すように、パッド部６０で分割容量電極５４が主画素電極３５に電気的に接続されている。分割容量電極５４は、絶縁層４４を貫通して、主画素電極３５に電気的に接続する。主画素電極３５の一部が、絶縁層４４の貫通穴に入り込んでパッド部６０の第２部分５８に接触している。主画素電極３５と電気的に接続することで、分割容量電極５４は主画素電極３５と同電位になる。
【００３０】
透明導電材料からなる容量電極４８（主容量電極５０、副容量電極５２、分割容量電極５４）は、それぞれが同じ層位置（第１基板１６上）に配置されている。
【００３１】
図２及び図４に示すように、液晶表示装置は、共通電位Ｖcom（図６参照）に電気的に接続される共通配線６２を有する。共通配線６２は、不透明導電材料からなり、主容量電極５０及び副容量電極５２に重なって電気的に接続する。共通配線６２と同じ層位置に、同様に不透明材料からなるパッド部６０及びゲート電極２６が配置されている。なお、ゲート電極２６の下には、容量電極４８と同じ材料からなる透明導電材料膜４９がある（図４参照）。
【００３２】
図６は、１画素の等価回路を示す図である。薄膜トランジスタ３４をＯＮにすると、データ信号Ｄが、ドレイン電極３０及びソース電極３２を介して、主画素電極３５に入力される。共通電位Ｖcomに接続された主容量電極５０と主画素電極３５との間に主蓄積容量Ｃmainが形成される。同時に、主画素電極３５に分割容量電極５４が電気的に接続されているので、分割容量電極５４に主画素電極３５の電荷の一部が流入し、分割容量電極５４と副画素電極３７の間に分割容量Ｃdivが形成される。分割容量Ｃdiv及び分割容量電極５４の電荷に対応して、副画素電極３７に電荷が現れる。そして、共通電位Ｖcomに接続された副容量電極５２と副画素電極３７との間に副蓄積容量Ｃsubが形成される。こうして、蓄積容量をもった主画素電極３５及び蓄積容量をもった副画素電極３７と、対向電極３８との間に配置された液晶２０に電圧が印加される。
【００３３】
本実施形態によれば、画素電極３６と容量電極４８を１層ずつ（合計２層）で形成してあるので、光透過率損失を減少させることができる。また、画素電極３６、容量電極４８及び分割容量電極５４をそれぞれ透明導電材料から構成することで、さらに光透過率損失を減少させることができる。
【００３４】
［第２の実施形態］
本発明の第２の実施形態に係る液晶表示装置は、液晶表示パネル１０、上フレーム１２及び下フレーム１４を有し、複数の画素によって画像を表示するようになっている点で、第１の実施形態と同様である（図１参照）。また、本実施形態に係る液晶表示装置は、図３に示す第２基板１８、カラーフィルタ層４０、オーバーコート層４２、対向電極３８、第２配向膜２４、液晶２０、第１配向膜２２を有する点でも第１の実施形態と同様である。
【００３５】
図７Ａは、本発明の第２実施形態に係る液晶表示装置の１画素を拡大した平面図である。図７Ｂは、本発明の第２実施形態に係る液晶表示装置の第１基板側の一部（図７ＡのVIIB-VIIB線断面）を示す断面図である。
【００３６】
液晶表示装置は、第１基板１１０を有する。第１基板１１０は、例えばガラス基板であって光透過性を有する。第１基板１１０には容量電極１１２が形成されている。容量電極１１２は、透明導電材料（例えばIndium Zinc OxideやＩＴＺＯ（Indium Tin Zinc Oxide））からなる。容量電極１１２には、複数の第１スリット１１４が形成されている。また、第１基板１１０には、ゲート電極１１６が形成されている。ゲート電極１１６は不透明導電材料からなる。ゲート電極１１６と第１基板１１０の間には透明導電材料膜１１８がある。透明導電材料膜１１８は、容量電極１１２と同一の層位置にある。
【００３７】
ゲート電極１１６上にはゲート絶縁膜１２０が形成されている。ゲート絶縁膜１２０は透明絶縁材料からなる。ゲート絶縁膜１２０上には、半導体層１２２が形成され、半導体層１２２上に一部が載るようにドレイン電極１２４及びソース電極１２６が形成されている。ドレイン電極１２４及びソース電極１２６を覆うように、その下のゲート絶縁膜１２０上にパッシベーション膜１２８が形成されている。パッシベーション膜１２８は透明絶縁材料からなる。
【００３８】
パッシベーション膜１２８上に画素電極１３０が形成されている。画素電極１３０はソース電極１２６と電気的に接続されている。画素電極１３０と図３に示す対向電極３８の間に液晶２０が配置される。図７Ａに示すように、画素電極１３０は、複数の第２スリット１３２が形成されている。本実施形態では、PSA（Polymer-Sustained. Alignment）を適用して、液晶２０の分子を第２スリット１３２の延びる方向に傾斜させている。
【００３９】
画素電極１３０は容量電極１１２と対向する。画素電極１３０と容量電極１１２の間には絶縁層１３４が介在する。絶縁層１３４は、ゲート絶縁膜１２０及びパッシベーション膜１２８からなる。容量電極１１２は、複数の第２スリット１３２の投影領域にはみ出さないように形成されている。画素電極１３０及び容量電極１１２は、透明導電材料からなる。絶縁層１３４及びこれを挟む画素電極１３０と容量電極１１２によって蓄積容量が形成される。蓄積容量を形成することで、データ信号に応じた電荷を保持することができ、液晶２０への電圧の印加時間を長く確保することができる。
【００４０】
本実施形態によれば、画素電極１３０及び容量電極１１２をいずれも透明導電材料から形成するので光透過率損失を減少させることができる。また、容量電極１１２が画素電極１３０からはみ出さないので、適切な電界を液晶に加えることができる。
【００４１】
次に、図８Ａ〜図１２Ｂは、本実施形態に係る液晶表示装置の製造方法を説明する図である。これらの図において、図番号の数字が同じ図面は同一プロセスを示し、末尾がＡの図面は平面図であり、図番号の末尾がＢの図面は断面図である。
【００４２】
図８Ａ及び図８Ｂに示すように、第１基板１１０に第１透明電極膜１３６を形成する。第１透明電極膜１３６は、高温環境（例えば３３０度程度）では結晶化しない非晶質材料を用いる。例えば、亜鉛などを含む非晶質材料であり、具体的には、Indium Zinc OxideやＩＴＺＯ（Indium Tin Zinc Oxide）である。これは、後に詳述するが、第１透明電極膜１３６上に形成されるゲート絶縁膜やパッシベーション膜をエッチングで形成する際に高温となる為、ＩＴＯでは結晶化が起きてしまい、第１透明電極膜１３６を加工しようとする際にエッチングできなくなるという問題が予想されるためである。
【００４３】
第１透明電極膜１３６は、図７Ａ及び図７Ｂに示す第１スリット１１４を有する容量電極１１２の形状にパターニングするためのものである。第１透明電極膜１３６は、第１スリット１１４及び容量電極１１２の組み合わせを含む形状からなる。第１透明電極膜１３６は、透明導電材料からなる膜をエッチングして形成する。
【００４４】
また、薄膜トランジスタのゲート電極１１６を形成する。ゲート電極１１６は不透明導電材料からなる膜をエッチングして形成する。詳しくは、透明導電材料からなる膜及び不透明導電材料からなる膜を積層して第１基板１１０に形成し、ゲート電極１１６及び第１透明電極膜１３６を組み合わせた形状になるようにこれらをエッチングする。その後、第１透明電極膜１３６上から不透明導電材料からなる膜を除去する。こうしたプロセスを経ることで、ゲート電極１１６の下には、透明導電材料膜１１８が残る。
【００４５】
ゲート電極１１６上にゲート絶縁膜１２０を形成する。ゲート絶縁膜１２０は第１透明電極膜１３６も覆うように形成する。すなわち、第１透明電極膜１３６及びゲート電極１１６を形成した後に、第１透明電極膜１３６及びゲート電極１１６の上にゲート絶縁膜１２０を形成する。ゲート絶縁膜１２０上には半導体層１２２を形成する。半導体層１２２上に一部が載るように、ソース電極１２６及びドレイン電極１２４をゲート絶縁膜１２０上に形成する。こうして、ゲート電極１１６、ゲート絶縁膜１２０、半導体層１２２、ドレイン電極１２４及びソース電極１２６を有する薄膜トランジスタを形成する。
【００４６】
図９Ａ及び図９Ｂに示すように、ソース電極１２６及びドレイン電極１２４並びに半導体層１２２を覆うように、ゲート絶縁膜１２０上にパッシベーション膜１２８を形成する。ゲート絶縁膜１２０及びパッシベーション膜１２８から絶縁層１３４が構成される。つまり、第１透明電極膜１３６上に絶縁層１３４が形成される。
【００４７】
絶縁層１３４上に第２透明電極膜１３８を形成する。第２透明電極膜１３８は、例えばＩＴＯ（Indium Tin Oxide）からなる。第２透明電極膜１３８は、図７Ａ及び図７Ｂに示すように、第１スリット１１４と重なる第２スリット１３２を有する画素電極１３０の形状にパターニングするためのものである。また、第２透明電極膜１３８は、パッシベーション膜１２８の貫通穴を介してソース電極１２６に電気的に接続するように形成する。
【００４８】
そして、第２透明電極膜１３８上にエッチングレジスト１４０を形成する。エッチングレジスト１４０は、第２透明電極膜１３８の画素電極１３０にされる領域の上方に位置する第１マスク部１４２を有する。エッチングレジスト１４０は、第２透明電極膜１３８のエッチングで除去される領域の上方に位置する第２マスク部１４４を有する。第２マスク部１４４は、第１マスク部１４２よりも薄い。エッチングレジスト１４０は、第１スリット１１４及び第２スリット１３２を形成するための領域の上方に貫通穴１４６が形成されている。なお、貫通穴１４６は、第１マスク部１４２及び第２マスク部１４４に囲まれて形成されている。
【００４９】
図１０Ａ及び図１０Ｂに示すように、エッチングレジスト１４０を介して、貫通穴１４６から露出する第２透明電極膜１３８及び絶縁層１３４をエッチングする。これにより、第２透明電極膜１３８に第２スリット１３２を形成し、第２スリット１３２内に第１透明電極膜１３６を露出させる。
【００５０】
第２透明電極膜１３８及び絶縁層１３４をエッチングする工程では、第２透明電極膜１３８のエッチングと絶縁層１３４のエッチングとを別々に行う。第２透明電極膜１３８のエッチングは、ウエットエッチングである。絶縁層１３４のエッチングは、ドライエッチングである。
【００５１】
図１１Ａ及び図１１Ｂに示すように、第１マスク部１４２を残すようにエッチングレジスト１４０を薄くすることで第２マスク部１４４を除去する。これにより、画素電極１３０にされる領域の外側で第２透明電極膜１３８をエッチングレジスト１４０から露出させる。なお、第２マスク部１４４が除去されることで、貫通穴１４６は、これを囲む部分の一部が無くなるので、第１マスク部１４２に形成された切り欠き（スリット）となる。
【００５２】
図１２Ａ及び図１２Ｂに示すように、残された第１マスク部１４２を介して、第２透明電極膜１３８をエッチングして画素電極１３０を形成する。これとともに、貫通穴１４６から露出する第１透明電極膜１３６をエッチングして第１スリット１１４を形成する。これにより容量電極１１２が形成される。第１透明電極膜１３６のエッチングは、ウエットエッチングである。そして、エッチングレジスト１４０を除去する。
【００５３】
本実施形態によれば、画素電極１３０及び容量電極１１２をいずれも透明電極膜から形成するので光透過率損失を減少させることができる。また、第１スリット１１４を有する容量電極１１２を、画素電極１３０の第２スリット１３２からはみ出さないように簡単に形成することができる。
【００５４】
［変形例］
図１３は、本発明の第２実施形態の変形例に係る液晶表示装置の第１基板側の一部を示す断面図である。この例では、ゲート電極２１６及びゲート絶縁膜２２０を形成した後に、ゲート絶縁膜２２０の上に第１透明電極膜２３６を形成する。第１透明電極膜２３６をエッチングして容量電極２１２を形成する。その他の構成及び製造方法は、上記実施形態で説明した内容が該当する。本変形例でも、上記実施形態と同様の作用効果を達成することができる。
【００５５】
尚、上記第２の実施形態において、第１透明電極膜２３６は、Indium Zinc OxideやＩＴＺＯ（Indium Tin Zinc Oxide）を用いるとした。しかし、以下の条件であれば、第１透明電極膜２３６にＩＴＯ（Indium Tin Oxide）を用いることも可能である。
【００５６】
（１）結晶化した第１透明電極膜２３６のＩＴＯをエッチングできるエッチング液（強酸）を使う。
【００５７】
（２）図１３のようにゲート絶縁膜２２０の上に第１透明電極膜２３６を置き、半導体層１２２を成膜後に第１透明電極膜２３６を成膜できるようにして、結晶化を低減する。
【００５８】
（３）上記（２）に加え、更にパッシベーション膜１２８も低温成膜プロセスに変更して、第１透明電極膜２３６の結晶化を防ぐ。
【００５９】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【００６０】
１０  液晶表示パネル、１２  上フレーム、１４  下フレーム、１６  第１基板、１８  第２基板、２０  液晶、２２  第１配向膜、２４  第２配向膜、２６  ゲート電極、２８  ゲート絶縁膜、３０  ドレイン電極、３２  ソース電極、３４  薄膜トランジスタ、３５  主画素電極、３６  画素電極、３７  副画素電極、３８  対向電極、４０  カラーフィルタ層、４２  オーバーコート層、４４  絶縁層、４６  絶縁膜、４８  容量電極、４９  透明導電材料膜、５０  主容量電極、５２  副容量電極、５４  分割容量電極、５６  第１部分、５８  第２部分、６０  パッド部、６２  共通配線、１１０  第１基板、１１２  容量電極、１１４  第１スリット、１１６  ゲート電極、１１８  透明導電材料膜、１２０  ゲート絶縁膜、１２２  半導体層、１２４  ドレイン電極、１２６  ソース電極、１２８  パッシベーション膜、１３０  画素電極、１３２  第２スリット、１３４  絶縁層、１３６  第１透明電極膜、１３８  第２透明電極膜、１４０  エッチングレジスト、１４２  第１マスク部、１４４  第２マスク部、１４６  貫通穴、２１６  ゲート電極、２２０  ゲート絶縁膜、２３６  第１透明電極膜、Ｄ  データ信号、Ｖcom  共通電位、Ｃdiv  分割容量、Ｃmain  主蓄積容量、Ｃsub  副蓄積容量、Ｖref  基準電位。
【図１】
0005582800.tif 000002
【図２】
0005582800.tif 000003
【図３】
0005582800.tif 000004
【図４】
0005582800.tif 000005
【図５】
0005582800.tif 000006
【図６】
0005582800.tif 000007
【図７Ａ】
0005582800.tif 000008
【図７Ｂ】
0005582800.tif 000009
【図８Ａ】
0005582800.tif 000010
【図８Ｂ】
0005582800.tif 000011
【図９Ａ】
0005582800.tif 000012
【図９Ｂ】
0005582800.tif 000013
【図１０Ａ】
0005582800.tif 000014
【図１０Ｂ】
0005582800.tif 000015
【図１１Ａ】
0005582800.tif 000016
【図１１Ｂ】
0005582800.tif 000017
【図１２Ａ】
0005582800.tif 000018
【図１２Ｂ】
0005582800.tif 000019
【図１３】
0005582800.tif 000020