(57)【特許請求の範囲】
【請求項１】
１ビットの第１情報と１ビットの第２情報とによって構成される入力信号を増幅する増幅器であって、
第１電源電圧が供給されている状況で前記第１情報を受け付けると、当該第１情報が示す値に応じて、前記第１電源電圧の高電位側電圧と、前記第１電源電圧の低電位側電圧と、を択一的に出力する第１アンプと、
前記第１電源電圧と異なる第２電源電圧が供給されている状況で前記第２情報を受け付けると、当該第２情報が示す値に応じて、前記第２電源電圧の高電位側電圧と、前記第２電源電圧の低電位側電圧と、を択一的に出力する第２アンプと、
前記第１アンプの出力を積分する第１積分回路と、
前記第２アンプの出力を積分する第２積分回路と、
前記第１積分回路の出力と前記第２積分回路の出力とを、前記入力信号の増幅結果として出力する出力部と、を含み、
４値のデジタル信号である前記入力信号を増幅する、増幅器。
【請求項２】
前記入力信号は２ビット信号であり、前記２ビット信号である入力信号を増幅する、請求項１に記載の増幅器。
【請求項３】
前記第１電源電圧は、前記第２電源電圧の２倍の電源電圧である、請求項１または２に記載の増幅器。
【請求項４】
前記第１電源電圧の高電位側電圧は、Ｍ（Ｍは正数）ボルトであり、
前記第１電源電圧の低電位側電圧は、−Ｍボルトであり、
前記第２電源電圧の高電位側電圧は、Ｍ／２ボルトであり、
前記第２電源電圧の低電位側電圧は、−Ｍ／２ボルトである、請求項１から３のいずれか１項に記載の増幅器。
【請求項５】
前記第１電源電圧の高電位側電圧は、２Ｎ（Ｎは正数）ボルトであり、
前記第１電源電圧の低電位側電圧は、０ボルトであり、
前記第２電源電圧の高電位側電圧は、Ｎボルトであり、
前記第２電源電圧の低電位側電圧は、０ボルトである、請求項１から３のいずれか１項に記載の増幅器。
【請求項６】
通信に使用するＩ信号およびＱ信号を生成するベースバンド部と、
前記ベースバンド部にて生成されたＩ信号およびＱ信号に基づいて、前記入力信号を生成し、当該入力信号を構成する第１情報を前記第１アンプに供給し、当該入力情報を構成する第２情報を前記第２アンプに供給する変調部と、をさらに含む、請求項１から５のいずれか１項に記載の増幅器。
【請求項７】
前記変調器が、
第１搬送波を生成する搬送波生成器と、
前記搬送波生成器にて生成された第１搬送波を受け付けると、当該第１搬送波から任意の位相だけ位相が遅延した第２搬送波と、前記第２搬送波から９０度だけ位相が回転した第３搬送波と、を生成する移相器と、
前記ベースバンド部にて生成されたＩ信号と、前記移相器にて生成された第２搬送波と、を乗算する第１乗算器と、
前記ベースバンド部にて生成されたＱ信号と、前記位相器にて生成された第３搬送波と、を乗算する第２乗算器と、
前記第１乗算器の乗算結果と前記第２乗算器の乗算結果とを加算する加算器と、
前記加算器の加算結果に基づいて、前記入力信号を生成し、当該入力信号を構成する第１情報を前記第１アンプに供給し、当該入力情報を構成する第２情報を前記第２アンプに供給するバンドパスΔΣ変調器と、を含む、請求項６に記載の増幅器。
【請求項８】
請求項１から７のいずれか１項に記載された増幅器と、
前記増幅器に含まれる第１積分回路の出力と前記増幅器に含まれる第２積分回路の出力との差を求め、当該差を出力するバランと、
前記バランの出力に応じた無線信号を送信するアンテナと、を含む送信器。
【請求項９】
１ビットの第１情報と１ビットの第２情報とによって構成される入力信号を増幅する増幅器が行う増幅方法であって、
第１アンプが、第１電源電圧が供給されている状況で前記第１情報を受け付けると、当該第１情報が示す値に応じて、前記第１電源電圧の高電位側電圧と、前記第１電源電圧の低電位側電圧と、を択一的に出力する第１出力ステップと、
第２アンプが、前記第１電源電圧と異なる第２電源電圧が供給されている状況で前記第２情報を受け付けると、当該第２情報が示す値に応じて、前記第２電源電圧の高電位側電圧と、前記第２電源電圧の低電位側電圧と、を択一的に出力する第２出力ステップと、
前記第１アンプの出力を積分する第１積分ステップと、
前記第２アンプの出力を積分する第２積分ステップと、
前記第１積分ステップでの出力と前記第２積分ステップでの出力とを、前記入力信号の増幅結果として出力する第３出力ステップと、を含み、
４値のデジタル信号である前記入力信号を増幅する、増幅方法。
【請求項１０】
前記入力信号は２ビット信号であり、前記２ビット信号である入力信号を増幅する、請求項９に記載の増幅方法。
【請求項１１】
前記第１電源電圧は、前記第２電源電圧の２倍の電源電圧である、請求項９または１０に記載の増幅方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器、送信器および増幅方法に関する。
【背景技術】
【０００２】
Ｄ級・Ｅ級・Ｆ級などのスイッチングアンプは、高効率アンプとして知られている。スイッチングアンプは、理想的には、入力信号を１００％の効率で増幅できる。
【０００３】
Ｄ級アンプは、ＰＷＭ（Pulse Width Modulation）またはＰＤＭ（Pulse Density Modulation）といった１bitデジタル信号との相性が良い。このため、Ｄ級アンプは、オーディオ信号などの増幅に広く利用されている。Ｄ級アンプは、例えば、トランジスタのスイッチングを利用して入力信号を増幅する。このため、Ｄ級アンプは、半導体技術の向上に伴う回路動作の高速化により、今後、無線通信などの分野でも幅広く適用されてゆくことが期待されている。
【０００４】
図７は、Ｄ級アンプを用いた増幅器を示した図である。図７において、増幅器は、信号入力端子７０１、デジタル変調器（ΔΣ変調器）７０２、Ｄ級アンプ７０３、および、ローパスフィルタ（積分回路）７０４を有する。増幅器は、負荷７０５に、増幅した信号を供給する。
【０００５】
図１０（ａ）は、信号入力端子７０１に入力される信号を示す図である。図１０（ｂ）は、Ｄ級アンプ７０３が出力する信号を示す図である。
【０００６】
図７において、信号入力端子７０１に入力された信号（図１０（ａ）参照）は、デジタル変調器７０２によって１bitデジタル信号に変換される。デジタル変調器７０２から出力された１bitデジタル信号は、Ｄ級アンプ７０３によって増幅され、その後、ローパスフィルタ７０４を介して負荷７０５に供給される。
【０００７】
Ｄ級アンプ７０３の出力信号（図１０（ｂ）参照）が取る２つの値は、Ｄ級アンプ７０３の電源電圧における高電位側の電圧（VDD）と低電位側の電圧（-VDD）である。ローパスフィルタ７０４は、Ｄ級アンプ７０３の出力信号（図１０（ｂ）参照）から、Ｄ級アンプ７０３のスイッチング周期に応じた高周波成分を取り除く。このため、ローパスフィルタ７０４から負荷７０５に供給される信号は、図１０（ａ）に示した信号が線形増幅された信号となる。
【０００８】
Ｄ級アンプは、効率が高い反面、１bit信号しか増幅することができない。このため、図７に示した増幅器では、Ｄ級アンプの前段のデジタル変調器に、増幅器のＳＮＲ（Signal to Noise Ratio）を高く取るための工夫を施す必要がある。この工夫としては、例えば、オーバーサンプリングまたは高次のΔΣ変調器を用いたノイズシェイピングがある。
【０００９】
しかし、オーバーサンプリングまたはノイズシェイピングを実現するためには、高速なクロックまたは複雑なフィードバック回路が必要となる。このため、オーバーサンプリングまたはノイズシェイピングを行う回路を実装することは非常に困難となる。
【００１０】
デジタル変調器のＳＮＲを、高速なオーバーサンプリングまたは複雑なノイズシェイピングを利用せずに改善するには、デジタル変調器の出力を多bit信号にすることが好ましい。
【００１１】
しかし、Ｄ級アンプは１bit信号しか増幅できないため、図７に示したＤ級アンプ７０３の前段のデジタル変調器７０２の出力を多bit信号にすることはできない。
【００１２】
特許文献１には、２つのＤ級アンプを用いて３値のデジタル信号を増幅することによって、ＳＮＲを高くする増幅器が記載されている。
【００１３】
図８は、特許文献１に記載の増幅器を示した図である。
【００１４】
図８において、増幅器は、信号入力端子８０１、デジタル変調器（ΔΣ変調器）８０２、Ｄ級アンプ８０３および８０４、ローパスフィルタ（積分回路）８０５および８０６を有する。増幅器は、負荷８０７に、増幅した信号を供給する。
【００１５】
信号入力端子８０１に入力された信号は、デジタル変調器８０２によって３値のデジタル信号に変換される。デジタル変調器８０２の出力信号は、Ｄ級アンプ８０３および８０４によって増幅され、その後、ローパスフィルタ８０５および８０６を介して負荷８０７に供給される。
【００１６】
負荷８０７は、入力用の２端子を有する。入力用の２端子のうち片方の端子は、ローパスフィルタ８０５の出力に接続され、他方の端子はローパスフィルタ８０６の出力に接続されている。
【００１７】
図８に示した回路のように、２つのＤ級アンプを使用して負荷を駆動する回路構成は、フルブリッジ回路（または、Ｈブリッジ回路）と呼ばれており、１bit（２値）のデジタル信号を増幅する回路として知られている。
【００１８】
図８に示した増幅器では、Ｄ級アンプ８０３および８０４の動作方法を工夫することで３値の信号が増幅される。
【００１９】
図９は、Ｄ級アンプ８０３および８０４を用いて３値の信号を表現する方法を示す図である。
【００２０】
まず、Ｄ級アンプ８０３の出力信号の電位がＤ級アンプ８０４の出力信号の電位よりも高い状態を「プラス」と定義する。そして、デジタル変調器８０２の出力信号が「＋１」であるとき、Ｄ級アンプ８０３の出力信号はHighでＤ級アンプ８０４の出力信号はLowの状態を取るとする。すると、Ｄ級アンプ８０３の出力状態がLowでＤ級アンプ８０４の出力信号がLowの状態が、デジタル変調器８０２の出力信号が「０」である状態を表現し、Ｄ級アンプ８０３の出力信号がLowでＤ級アンプ８０４の出力信号がHighの状態が、デジタル変調器８０２の出力信号が「−１」である状態を表現することになる。
【００２１】
図１０（ｃ）は、信号入力端子８０１に図１０（ａ）に示す信号が入力された状況で、Ｄ級アンプ８０３から出力される信号から、Ｄ級アンプ８０４から出力される信号を、差し引いた値（差）を示した図である。
【００２２】
図８に示した増幅器では、デジタル変調器８０２の出力信号が３値となっているため、２値の信号を増幅する図７に示した増幅器に比べてＳＮＲが改善されやすくなる。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開２００８−１６７０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２４】
Ｄ級アンプを使用した増幅器では、効率とＳＮＲを同時に改善することが課題となる。この課題を解決する方法としては、Ｄ級アンプで増幅される信号を多値化することが好ましい。
【００２５】
しかし、特許文献１に記載のＤ級アンプを使用した増幅器では、最大でも３値までの信号しか増幅できないという課題があった。
【００２６】
本発明の目的は、上述した課題を解決可能な増幅器、送信器および増幅方法を提供することである。
【課題を解決するための手段】
【００２７】
本発明の増幅器は、
１ビットの第１情報と１ビットの第２情報とによって構成される入力信号を増幅する増幅器であって、
第１電源電圧が供給されている状況で前記第１情報を受け付けると、当該第１情報が示す値に応じて、前記第１電源電圧の高電位側電圧と、前記第１電源電圧の低電位側電圧と、を択一的に出力する第１アンプと、
前記第１電源電圧と異なる第２電源電圧が供給されている状況で前記第２情報を受け付けると、当該第２情報が示す値に応じて、前記第２電源電圧の高電位側電圧と、前記第２電源電圧の低電位側電圧と、を択一的に出力する第２アンプと、
前記第１アンプの出力を積分する第１積分回路と、
前記第２アンプの出力を積分する第２積分回路と、
前記第１積分回路の出力と前記第２積分回路の出力とを、前記入力信号の増幅結果として出力する出力部と、を含む。
【００２８】
本発明の送信器は、上記増幅器と、前記増幅器に含まれる第１積分回路の出力と前記増幅器に含まれる第２積分回路の出力との差を求め当該差を出力するバランと、前記バランの出力に応じた無線信号を送信するアンテナと、を含む。
【００２９】
本発明の増幅方法は、
１ビットの第１情報と１ビットの第２情報とによって構成される入力信号を増幅する増幅器が行う増幅方法であって、
第１アンプが、第１電源電圧が供給されている状況で前記第１情報を受け付けると、当該第１情報が示す値に応じて、前記第１電源電圧の高電位側電圧と、前記第１電源電圧の低電位側電圧と、を択一的に出力する第１出力ステップと、
第２アンプが、前記第１電源電圧と異なる第２電源電圧が供給されている状況で前記第２情報を受け付けると、当該第２情報が示す値に応じて、前記第２電源電圧の高電位側電圧と、前記第２電源電圧の低電位側電圧と、を択一的に出力する第２出力ステップと、
前記第１アンプの出力を積分する第１積分ステップと、
前記第２アンプの出力を積分する第２積分ステップと、
前記第１積分ステップでの出力と前記第２積分ステップでの出力とを、前記入力信号の増幅結果として出力する第３出力ステップと、を含む。
【発明の効果】
【００３０】
本発明によれば、Ｄ級アンプを用いて４値のデジタル信号を増幅することが可能となり、高いＳＮＲの増幅器を実現することが可能になる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施形態の構成を示すブロック図である。
【図２】第１の実施形態にて、２bitの信号を表現するためのＤ級アンプの制御法を示す図である。
【図３】本発明の第２の実施形態の構成を示すブロック図である。
【図４】第２の実施形態にて、２bitの信号を表現するためのＤ級アンプの制御法を示す図である。
【図５】本発明の第３の実施形態の構成を示すブロック図である。
【図６】本発明の第３の実施形態における電力増幅器において、負荷の別構成を示したブロック図である。
【図７】Ｄ級アンプを使用した増幅器の関連技術を示すブロック図である。
【図８】３値出力のＤ級アンプを使用した増幅器の関連技術を示す図である。
【図９】図８に示した増幅器において、３値の信号を表現するためのＤ級アンプの制御法を示す図である。
【図１０】増幅器の入出力信号を示したタイムチャートである。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態について図面を参照して詳細に説明する。
【００３３】
（第１実施形態）
図１は、本発明の第１実施形態の電力増幅器（以下、単に「増幅器」と称する）を示した図である。
【００３４】
図１において、増幅器１００は、信号入力端子（以下、単に「入力端子」と称する）１０１および１０２、Ｄ級アンプ（スイッチングアンプ）１０３および１０４、ローパスフィルタ（積分回路）１０５および１０６、および、出力部１０７を有する。入力端子１０１とＤ級アンプ１０３は、アンプ１１に含まれる。入力端子１０２とＤ級アンプ１０４は、アンプ１２に含まれる。増幅器１００は、負荷１０８に、増幅した信号を供給する。
【００３５】
入力端子１０１および１０２は、それぞれ、Ｄ級アンプ１０３の入力部１０３ａおよびＤ級アンプ１０４の入力部１０４ａにつながっている。１ビットの第１情報と１ビットの第２情報とによって構成される入力信号が、入力端子１０１および１０２によって受け付けられる。入力端子１０１は、入力信号のうち第１情報を受け付ける。入力端子１０２は、入力信号のうち第２情報を受け付ける。
【００３６】
Ｄ級アンプ１０３には、第１電源電圧が供給される。Ｄ級アンプ１０３は、第１電源電圧が供給されている状況で入力端子１０１から第１情報を受け付けると、第１情報が示す値に応じて、第１電源電圧のhigh側電圧（高電位側電圧）と、第１電源電圧のlow側電圧（低電位側電圧）と、を択一的に出力する。
【００３７】
アンプ１１は、一般的に第１アンプと呼ぶことができる。
【００３８】
アンプ１１は、入力端子１０１とＤ級アンプ１０３とを含むため、第１電源電圧が供給されている状況で第１情報を受け付けると、第１情報が示す値に応じて、第１電源電圧のhigh側電圧と、第１電源電圧のlow側電圧と、を択一的に出力する。
【００３９】
Ｄ級アンプ１０４には、第１電源電圧と異なる第２電源電圧が供給される。Ｄ級アンプ１０４は、第２電源電圧が供給されている状況で入力端子１０２から第２情報を受け付けると、第２情報が示す値に応じて、第２電源電圧のhigh側電圧（高電位側電圧）と、第２電源電圧のlow側電圧（低電位側電圧）と、を択一的に出力する。
【００４０】
アンプ１２は、一般的に第２アンプと呼ぶことができる。
【００４１】
アンプ１２は、入力端子１０２とＤ級アンプ１０４とを含むため、第２電源電圧が供給されている状況で第２情報を受け付けると、第２情報が示す値に応じて、第２電源電圧のhigh側電圧と、第２電源電圧のlow側電圧と、を択一的に出力する。
【００４２】
積分回路であるローパスフィルタ１０５は、一般的に第１積分回路と呼ぶことができる。ローパスフィルタ１０５は、Ｄ級アンプ１０３のスイッチング周期成分をカットして、Ｄ級アンプ１０３の出力を積分する。
【００４３】
積分回路であるローパスフィルタ１０６は、一般的に第２積分回路と呼ぶことができる。ローパスフィルタ１０６は、Ｄ級アンプ１０４のスイッチング周期成分をカットして、Ｄ級アンプ１０４の出力を積分する。
【００４４】
出力部１０７は、ローパスフィルタ１０５の出力とローパスフィルタ１０６の出力とを、入力信号の増幅結果として、負荷１０８に出力する。本実施形態では、出力部１０７は、ローパスフィルタ１０５の出力とローパスフィルタ１０６の出力とを、駆動電源電圧として、負荷１０８に出力する。
【００４５】
負荷１０８は、入力用の２端子を有する。入力用の２端子のうち片方の端子は、ローパスフィルタ１０５の出力に接続され、他方の端子はローパスフィルタ１０６の出力に接続されている。
【００４６】
本実施形態では、Ｄ級アンプ１０３の電源電圧（第１電源電圧）は、high側（高電位側）とlow側（低電位側）の両方とも、Ｄ級アンプ１０４の電源電圧（第２電源電圧）の２倍の電圧となっている。本実施形態において、出力振幅を図７に示した回路と合わせる場合は、Ｄ級アンプ１０３の電源電圧は±２VDD／３となり、Ｄ級アンプ１０４の電源電圧は±VDD／３となる。
【００４７】
図２は、Ｄ級アンプ１０３および１０４のそれぞれの出力信号を用いて４値の信号を表現する制御方法を示す図である。
【００４８】
まず、Ｄ級アンプ１０３の出力信号がＤ級アンプ１０４の出力信号に比べて電位が高い状態をプラスと定義する。そして、Ｄ級アンプ１０３の出力信号が第１電源電圧のHigh側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のLow側電圧である状態のときに「＋１」を表すものとする。
【００４９】
すると、Ｄ級アンプ１０３の出力信号が第１電源電圧のHigh側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のHigh側電圧である状態が「＋１／３」を表現し、Ｄ級アンプ１０３の出力信号が第１電源電圧のLow側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のLow側電圧である状態が「−１／３」を表現し、Ｄ級アンプ１０３の出力信号が第１電源電圧のLow側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のHigh側電圧である状態が「−１」を表現することになる。
【００５０】
よって、Ｄ級アンプ１０３および１０４のそれぞれの出力を用いて４値の信号を表現することができる。
【００５１】
本実施形態では、Ｄ級アンプ１０３の出力信号が第１電源電圧のHigh側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のLow側電圧である状態のときに、４つの値のうち最大値が出力される。
【００５２】
そして、Ｄ級アンプ１０３の出力信号が第１電源電圧のHigh側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のHigh側電圧である状態のときに、４つの値のうち上から２番目の値が出力される。
【００５３】
そして、Ｄ級アンプ１０３の出力信号が第１電源電圧のLow側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のLow側電圧である状態のときに、４つの値のうち上から３番目の値が出力される。
【００５４】
そして、Ｄ級アンプ１０３の出力信号が第１電源電圧のLow側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のHigh側電圧である状態のときに、４つの値のうち最小値が出力される。
【００５５】
図１０（ｄ）は、図１０（ａ）に示した信号を増幅器１００で増幅した際のＤ級アンプ１０３および１０４の出力信号を示す図である。
【００５６】
本実施形態によれば、アンプ１１は、第１電源電圧が供給されている状況で第１情報を受け付けると、第１情報が示す値に応じて、第１電源電圧のhigh側電圧と、第１電源電圧のlow側電圧と、を択一的に出力する。アンプ１２は、第２電源電圧が供給されている状況で第２情報を受け付けると、第２情報が示す値に応じて、第２電源電圧のhigh側電圧と、第２電源電圧のlow側電圧と、を択一的に出力する。ローパスフィルタ１０５は、Ｄ級アンプ１０３の出力を積分する。ローパスフィルタ１０６は、Ｄ級アンプ１０４の出力を積分する。出力部１０７は、ローパスフィルタ１０５の出力とローパスフィルタ１０６の出力とを、入力信号の増幅結果として、負荷１０８に出力する。
【００５７】
このため、Ｄ級アンプを用いた増幅器の出力で４値の信号を表現できるようになる。したがって、４値のデジタル信号である入力信号を増幅することが可能となり、ＳＮＲの高い電力増幅器を実現することが容易になる。
【００５８】
本実施形態では、第１電源電圧は、第２電源電圧の２倍の電源電圧である。この場合、増幅器が出力可能な４値の間隔を等しくすることが可能になる。
【００５９】
第１電源電圧の高電位側電圧はＭ（Ｍは正数）ボルトであり、第１電源電圧の低電位側電圧は−Ｍボルトであり、第２電源電圧の高電位側電圧はＭ／２ボルトであり、第２電源電圧の低電位側電圧は−Ｍ／２ボルトであることが望ましい。
【００６０】
また、第１電源電圧の電圧と第２電源電圧の関係は、等しい値でなければ２倍以外でもかまわない。だだし、増幅器が出力可能な４値の間隔は等しくならない。たとえば、第１電源電圧の高電位側電圧をＭ（Ｍは正数）ボルト、第１電源電圧の低電位側電圧を−Ｍボルトにし、第２電源電圧の高電位側電圧をＭ／３ボルト、第２電源電圧の低電位側電圧を−Ｍ／３ボルトにしたとする。このとき出力可能な電位は、４Ｍ／３ボルト、２Ｍ／３ボルト、−２Ｍ／３ボルト、−４Ｍ／３ボルトの４値になる。
【００６１】
（第２実施形態）
次に、本発明の第２実施形態を説明する。
【００６２】
図３は、本発明の第２実施形態の増幅器を示した図である。図３において、図１に示したものと同一構成のものには同一符号を付してある。
【００６３】
図３において、増幅器３００は、ローパスフィルタ１０５および１０６の代わりに、バンドパスフィルタ３０５および３０６を有する点と、Ｄ級アンプ１０３および１０４に供給される電源電圧が増幅器１００に供給される電源電圧と異なる点とが、増幅器１００と異なる。
【００６４】
積分回路であるバンドパスフィルタ３０５は、第１積分回路と呼ぶことができる。バンドパスフィルタ３０５は、ＤＣ（Direct current）成分およびＤ級アンプ１０３のスイッチング周期成分をカットして、Ｄ級アンプ１０３の出力を積分する。
【００６５】
積分回路であるバンドパスフィルタ３０６は、第２積分回路と呼ぶことができる。バンドパスフィルタ３０６は、ＤＣ成分およびＤ級アンプ１０４のスイッチング周期成分をカットして、Ｄ級アンプ１０４の出力を積分する。
【００６６】
出力振幅を図７に示した回路と合わせる場合、Ｄ級アンプ１０３の電源電圧の高電位側電圧として＋４VDD／３が用いられ、Ｄ級アンプ１０３の電源電圧の低電位側電圧として接地電圧（ＧＮＤ）つまり０Ｖが用いられ、Ｄ級アンプ１０４の電源電圧の高電位側電圧として＋２VDD／３が用いられ、Ｄ級アンプ１０４の電源電圧の低電位側電圧として接地電圧（ＧＮＤ）つまり０Ｖが用いられる。
【００６７】
このため、増幅器３００は、第１実施形態の増幅器１００に比べて、使用する電源の数を少なくできる。具体的には、増幅器１００が、Ｄ級アンプ１０３および１０４の電源電圧として、４種類の電源電圧を使用するのに対して、増幅器３００は、Ｄ級アンプ１０３および１０４の電源電圧として、２種類の電圧とグランドとを使用する。
【００６８】
なお、本実施形態では、電源の数が減る代わりに、２つのＤ級アンプ１０３および１０４から出力される信号に、ＤＣレベルのオフセットが存在する。このため、バンドパスフィルタ３０５および３０６が必要になる。したがって、ＤＣ近傍の周波数成分を必要とするような用途には不向きである。
【００６９】
図４は、図３に示したＤ級アンプ１０３および１０４のそれぞれの出力信号を用いて４値の信号を表現する制御方法を示す図である。
【００７０】
まず、Ｄ級アンプ１０３の出力信号がＤ級アンプ１０４の出力信号に比べて電位が高い状態をプラスと定義する。そして、Ｄ級アンプ１０３の出力信号が第１電源電圧のHigh側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のLow側電圧である状態のときに「＋４／３」を表すものとする。
【００７１】
すると、Ｄ級アンプ１０３の出力信号が第１電源電圧のHigh側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のHigh側電圧である状態が「＋２／３」を表現し、Ｄ級アンプ１０３の出力信号が第１電源電圧のLow側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のLow側電圧である状態が「０」を表現し、Ｄ級アンプ１０３の出力信号が第１電源電圧のLow側電圧でＤ級アンプ１０４の出力信号が第２電源電圧のHigh側電圧である状態が「−２／３」を表現することになる。
【００７２】
図２と図４に示したように、第２実施形態での出力信号は、第１実施形態の出力信号を「＋１／３」だけオフセットしたものになる。
【００７３】
なお、実際に負荷１０８に供給される電力は、ＤＣ成分をカットするバンドパスフィルタ３０５および３０６を介して供給されるため、ＤＣオフセット分はカットされる。
【００７４】
本実施形態では、第１電源電圧の高電位側電圧は２Ｎ（Ｎは正数）ボルトであり、第１電源電圧の低電位側電圧は０ボルトであり、第２電源電圧の高電位側電圧はＮボルトであり、第２電源電圧の低電位側電圧は０ボルトである。この場合、電源電圧の種類を減らすことができる。
【００７５】
また、第１電源電圧の電圧と第２電源電圧の関係は、等しい値でなければ２倍以外でもかまわない。だだし、増幅器が出力可能な４値の間隔は等しくならない。たとえば、第１電源電圧の高電位側電圧を３Ｎ（Ｎは正数）ボルト、第１電源電圧の低電位側電圧を０ボルトにし、第２電源電圧の高電位側電圧をＮボルト、第２電源電圧の低電位側電圧を０ボルトにしたとする。このとき出力可能な電位は、３Ｎボルト、２Ｎボルト、０ボルト、−Ｎボルトの４値になる。
【００７６】
（第３実施形態）
次に、本発明の第３実施形態を説明する。
【００７７】
図５は、本発明の第３実施形態を示した図である。図５において、図３に示したものと同一構成のものには同一符号を付してある。
【００７８】
図５に示した送信器では、第２実施形態の増幅器３００（図３参照）が、無線信号通信に用いられるトランシーバ回路で使用されている。送信器内のトランシーバ回路ではＤＣ信号を増幅する必要がないため、増幅器３００はトランシーバ回路と相性がよい。なお、増幅器３００の代わりに増幅器１００が使用されてもよい。
【００７９】
図５において、送信器は、ベースバンド部５１１と、変調器５２と、増幅器３００と、負荷１０８と、を有する。なお、ベースバンド部５１１と変調器５２と増幅器３００とは、電力増幅器に含まれる。
【００８０】
ベースバンド部５１１は、通信に使用するＩ（in-phase）信号およびＱ（quadrature phase) 信号を生成する。ベースバンド部５１１は、Ｉ信号出力端子５１２とＱ信号出力端子５１３を持ち、Ｉ信号出力端子５１２からＩ信号を出力し、Ｑ信号出力端子５１３からＱ信号を出力する。
【００８１】
変調器５２は、一般的に変調部と呼ぶことができる。
【００８２】
変調器５２は、ベースバンド部５１１にて生成されたＩ信号およびＱ信号に基づいて、増幅器３００用の入力信号を生成する。変調器５２は、その入力信号を構成する第１情報をＤ級アンプ１０３に供給し、その入力情報を構成する第２情報をＤ級アンプ１０４に供給する。
【００８３】
変調器５２は、搬送波生成器５２１、移相器５２２、乗算器５２３および５２４、加算器５２５、並びに、バンドパスΔΣ変調器５２６を有する。
【００８４】
搬送波生成器５２１は、無線通信に用いる搬送波（以下「第１搬送波」と称する）を生成し、第１搬送波を移相器５２２に出力する。
【００８５】
移相器５２２は、搬送波生成器５２１から第１搬送波を受け付けると、第１搬送波から任意の位相（例えば、０度）だけ位相が遅延した搬送波（以下「第２搬送波」と称する）と、第２搬送波から９０度だけ位相が回転した（例えば、第２搬送波から９０度だけ位相が遅れた）搬送波（以下「第３搬送波」と称する）と、を生成する。
【００８６】
移相器５２２は、第２搬送波を乗算器５２３に出力し、第３搬送波を乗算器５２４に出力する。
【００８７】
乗算器５２３は、第１乗算器と呼ぶことができる。乗算器５２３は、Ｉ信号出力端子５１２から出力されたＩ信号と移相器５２２から出力された第２搬送波とを乗算し、その乗算結果を加算器５２５に出力する。
【００８８】
乗算器５２４は、第２乗算器と呼ぶことができる。乗算器５２４は、Ｑ信号出力端子５１３から出力されたＱ信号と移相器５２２から出力された第３搬送波とを乗算し、その乗算結果を加算器５２５に出力する。
【００８９】
加算器５２５は、乗算器５２３の出力（乗算結果）と乗算器５２４の出力（乗算結果）を加算する処理を行い、その加算結果を、バンドパスΔΣ変調器５２６に出力する。
【００９０】
バンドパスΔΣ変調器５２６は、加算器５２５からの入力信号を、２bitの信号、つまり、増幅器３００用の入力信号に変換し、２bitの信号のうちの１bitの情報（第１情報）を入力端子１０１を介してＤ級アンプ１０３に供給し、２bitの信号のうちの残りの１bitの情報（第２情報）を入力端子１０２を介してＤ級アンプ１０４に供給する。
【００９１】
図６は、第３実施形態で使用される負荷１０８を示した図である。
【００９２】
図６において、負荷１０８は、バラン３０７１とアンテナ３０７２とを有する。
【００９３】
バラン３０７１は、バンドパスフィルタ（積分回路）３０５の出力とバンドパスフィルタ（積分回路）３０６の出力との差を求め、その差をアンテナ３０７２に出力する。これにより、２つのＤ級アンプ１０３および１０４の出力信号の差分が、バンドパスフィルタ３０５および３０６を介して、アンテナ３０７２に供給される。
【００９４】
本実施形態では、変調器５２は、ベースバンド部５１１にて生成されたＩ信号およびＱ信号に基づいて、増幅器３００用の入力信号を生成し、その入力信号を構成する第１情報をＤ級アンプ１０３に供給し、その入力情報を構成する第２情報をＤ級アンプ１０４に供給する。
【００９５】
この場合、ベースバンド部５１１にて生成されたＩ信号およびＱ信号を、Ｄ級アンプを用いて増幅することが可能になる。
【００９６】
また、本実施形態では、バラン３０７１は、バンドパスフィルタ３０５の出力とバンドパスフィルタ３０６の出力との差を求め、その差をアンテナ３０７２に出力する。このため、Ｉ信号およびＱ信号に応じた情報を無線送信することが可能になる。
【００９７】
なお、上記各実施形態において、Ｄ級アンプ１０３および１０４は、半導体スイッチ、機械スイッチ、ＭＥＭＳ（Micro Electro Mechanical Systems）スイッチなどのスイッチを用いて構成することができる。
【００９８】
以上説明した各実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【符号の説明】
【００９９】
１００、３００  増幅器
１０１、１０２  信号入力端子
１０３、１０４  Ｄ級アンプ
１０３ａ、１０４ａ  入力部
１０５、１０６  ローパスフィルタ
１０７  出力部
１０８  負荷
３０５、３０６  バンドパスフィルタ
１１、１２  アンプ
５１１  ベースバンド部
５１２  Ｉ信号出力端子
５１３  Ｑ信号出力端子
５２  変調器
５２１  搬送波発生器
５２２  移相器
５２３、５２４  乗算器
５２５  加算器
５２６  バンドパスΔΣ変調器
３０７１  バラン
３０７２  アンテナ
【図１】
0005423317.tif 000002
【図２】
0005423317.tif 000003
【図３】
0005423317.tif 000004
【図４】
0005423317.tif 000005
【図５】
0005423317.tif 000006
【図６】
0005423317.tif 000007
【図７】
0005423317.tif 000008
【図８】
0005423317.tif 000009
【図９】
0005423317.tif 000010
【図１０】
0005423317.tif 000011