(57)【特許請求の範囲】
【請求項１】
酸化亜鉛および酸化錫を主材料とする酸化物焼結体からなる酸化物半導体ターゲットであって、
前記酸化物焼結体に、ＩＶ族元素、Ｖ族元素、またはＩＶ族元素およびＶ族元素の両元素が添加されており、
前記ＩＶ族元素の不純物濃度、前記Ｖ族元素の不純物濃度、または前記ＩＶ族元素およびＶ族元素の両元素の不純物濃度は、前記酸化物焼結体に含まれるＩＩＩ族元素の不純物濃度の１／１５以上、１／２以下であることを特徴とする酸化物半導体ターゲット。
【請求項２】
請求項１記載の酸化物半導体ターゲットにおいて、
前記ＩＶ族元素の不純物濃度、前記Ｖ族元素の不純物濃度、または前記ＩＶ族元素およびＶ族元素の両元素の不純物濃度は、前記ＩＩＩ族元素の不純物濃度の１／１５以上、１／１０以下であることを特徴とする酸化物半導体ターゲット。
【請求項３】
請求項１記載の酸化物半導体ターゲットにおいて、前記ＩＩＩ族元素の不純物濃度が１．０ｗｔ．％（３．０ａｔ．％）以下であることを特徴とする酸化物半導体ターゲット。
【請求項４】
請求項１記載の酸化物半導体ターゲットにおいて、前記ＩＩＩ族元素がＢ、Ａｌ、Ｇａ、Ｉｎのいずれか１つ、またはＢ、Ａｌ、Ｇａ、Ｉｎのうちの２つ以上の組み合わせからなることを特徴とする酸化物半導体ターゲット。
【請求項５】
請求項１記載の酸化物半導体ターゲットにおいて、前記ＩＶ族元素がＣ、Ｓｉ、Ｇｅのいずれか１つ、またはＣ、Ｓｉ、Ｇｅのうちの２つ以上の組み合わせからなることを特徴とする酸化物半導体ターゲット。
【請求項６】
請求項１記載の酸化物半導体ターゲットにおいて、前記Ｖ族元素がＮ、Ｐ、Ａｓのいずれか１つ、またはＮ、Ｐ、Ａｓのうちの２つ以上の組み合わせからなることを特徴とする酸化物半導体ターゲット。
【請求項７】
請求項１記載の酸化物半導体ターゲットにおいて、前記酸化物半導体ターゲットの抵抗率は１×１０−１Ωｃｍ以上であることを特徴とする酸化物半導体ターゲット。
【請求項８】
請求項１記載の酸化物半導体ターゲットにおいて、前記酸化物焼結体の相対密度は９５％以上であることを特徴とする酸化物半導体ターゲット。
【請求項９】
酸化物半導体ターゲットを用いて基板上に酸化物半導体膜を形成する酸化物半導体膜の製造方法であって、
前記酸化物半導体ターゲットは、
（ａ）ボールミルで、酸化亜鉛粉末および酸化錫粉末と、ＩＶ族元素、Ｖ族元素、またはＩＶ族元素およびＶ族元素の両元素を含む材料とを混合する工程と、
（ｂ）前記（ａ）工程で混合された原材料を成形する工程と、
（ｃ）前記（ｂ）工程で成形された前記原材料を焼結して、酸化亜鉛および酸化錫を主材料とする酸化物焼結体を形成する工程と、
を含む製造方法によって製造され、
前記酸化物焼結体に、ＩＶ族元素、Ｖ族元素、またはＩＶ族元素およびＶ族元素の両元素が添加されており、
前記ＩＶ族元素の不純物濃度、前記Ｖ族元素の不純物濃度、または前記ＩＶ族元素およびＶ族元素の両元素の不純物濃度は、前記酸化物焼結体に含まれるＩＩＩ族元素の不純物濃度の１／１５以上、１／２以下であることを特徴とする酸化物半導体膜の製造方法。
【請求項１０】
請求項９記載の酸化物半導体膜の製造方法において、前記酸化物半導体ターゲットを製造する前記（ａ）工程において、前記ボールミルにアルミナボールが投入されることを特徴とする酸化物半導体膜の製造方法。
【請求項１１】
請求項９記載の酸化物半導体膜の製造方法において、前記酸化物半導体膜は、前記酸化物半導体ターゲットを用いた高周波スパッタリング法により前記基板上に形成されることを特徴とする酸化物半導体膜の製造方法。
【請求項１２】
請求項１１記載の酸化物半導体膜の製造方法において、前記高周波スパッタリング法は、ＲＦマグネトロンスパッタリング法またはＥＣＲスパッタリング法であることを特徴とする酸化物半導体膜の製造方法。
【請求項１３】
請求項１１記載の酸化物半導体膜の製造方法において、プラズマ源となるスパッタリングガスに、５％以上の酸素ガスが添加されていることを特徴とする酸化物半導体膜の製造方法。
【請求項１４】
請求項９記載の酸化物半導体膜の製造方法において、前記酸化物半導体膜は、前記酸化物半導体ターゲットを用いた蒸着法により前記基板上に形成されることを特徴とする酸化物半導体膜の製造方法。
【請求項１５】
請求項１４記載の酸化物半導体膜の製造方法において、前記蒸着法は、抵抗加熱蒸着法、電子ビーム蒸着法、イオンプレーティング法、またはパルスレーザ蒸着法であることを特徴とする酸化物半導体膜の製造方法。
【請求項１６】
請求項９記載の酸化物半導体膜の製造方法において、前記酸化物半導体膜は、前記酸化物半導体ターゲットを用いたイオンビームスパッタリング法により前記基板上に形成されることを特徴とする酸化物半導体膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体ターゲットおよびその酸化物半導体ターゲットを用いた酸化物半導体膜の製造技術に関し、特に、酸化亜鉛および酸化錫を主材料とする酸化物焼結体からなる酸化物半導体ターゲット、およびその酸化物半導体ターゲットを用いたスパッタリング法または蒸着法による酸化物半導体膜の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
近年、表示デバイスは、ブラウン管を用いた表示デバイスから、液晶ディスプレイまたはプラズマディスプレイ等のフラットパネルディスプレイ（Flat Panel Display：ＦＰＤ）と呼ばれる平面型表示デバイスへと進化を遂げている。ＦＰＤでは、液晶による表示切り替えに関わるスイッチング素子として、薄膜トランジスタが採用されている。例えば、液晶ディスプレイのスイッチング素子としては、非晶質シリコンまたは多結晶シリコンをチャネル層に適用した薄膜トランジスタが採用されている。このようなＦＰＤには、更なる大面積化またはフレキシブル化等の新機能の付与が求められており、画像素子デバイスとして高性能であることはもちろん、大面積のＦＰＤを製造可能とするプロセスまたはフレキシブル基板への対応も要求されている。
【０００３】
また、最近では、更なる大面積化またはフレキシブル化を目的として有機エレクトロルミネッセンス（Electro Luminescence：ＥＬ）を利用した有機ＥＬディスプレイも開発されている。有機ＥＬディスプレイでも、スイッチング素子として薄膜トランジスタが採用されている。しかし、有機ＥＬディスプレイが有機半導体層を駆動して直接発光を得る自発光デバイスであるため、上記液晶ディスプレイとは異なり、薄膜トランジスタに電流駆動デバイスとしての特性が要求されている。
【０００４】
このような背景から、表示デバイス向けの薄膜トランジスタのトランジスタ特性を向上させるために、近年、バンドギャップが３ｅＶ前後と大きく、透明で、低温による成膜が可能である酸化物半導体を薄膜トランジスタのチャネル層へ適用する検討が行われている。この酸化物半導体は、表示デバイスの他に、薄膜メモリまたは電波による個体識別（Radio Frequency Identification：ＲＦＩＤ）等への適用も期待されている。
【０００５】
薄膜トランジスタのチャネル層を構成する酸化物半導体として、一般的には、酸化亜鉛または酸化錫が用いられているが、これらを用いた薄膜トランジスタには、しきい値電圧が変動しやすいという問題がある。そこで、薄膜トランジスタのしきい値電圧の変動を抑制することのできる酸化物半導体として、インジウムガリウム亜鉛複合酸化物（Indium Gallium Zinc Oxide：ＩＧＺＯ）が提案されている。
【０００６】
例えば特開２００６−１６５５３２号公報（特許文献１）には、Ｐ型領域とＮ型領域とを備え、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物をＮ型領域に用いた半導体デバイスであって、その非晶質酸化物は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物であることが開示されている。
【０００７】
また、特開２００６−１７３５８０号公報（特許文献２）には、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物、あるいは電子キャリア濃度が増加すると共に電子移動度が増加する傾向を示す非晶質酸化物からなる活性層を備え、かつ、ソース電極、ドレイン電極、ゲート電極のうち少なくとも１つが可視域の光に対して透過性を有する電界効果トランジスタであって、非晶質酸化物がＩｎ、Ｚｎ、およびＧａを含む酸化物であることが開示されている。
【０００８】
ＩＧＺＯをチャネル層に適用した薄膜トランジスタでは、多結晶シリコンをチャネル層に適用した薄膜トランジスタよりも良好なサブスレッショルドスロープの値が確認されている。また、ＩＧＺＯは表示デバイスへの応用に留まらず、超低電圧動作または超低消費電力を必要とする他のデバイスへの応用も期待される。しかし、一方で、このＩＧＺＯには資源枯渇や資源偏在の懸念があるＩｎまたはＧａが相当量含まれていることから、ＩＧＺＯは将来的な産業利用には不利と考えられる。
【０００９】
そこで、本願発明者らは、Ｉｎを利用しない酸化物半導体として、亜鉛錫複合酸化物（Zinc Tin Oxide：ＺＴＯ）を検討した。その結果、ＺＴＯをチャネル層に適用した薄膜トランジスタにおいて、ＩＧＺＯをチャネル層に適用した薄膜トランジスタと同等のトランジスタ特性を得ることができた。また、今後、スパッタリング法または蒸着法により酸化物半導体を成膜する際に使用する酸化物半導体ターゲットにも大きな需要ができるものと推定されるが、その際には、コストまたは資源確保の面からもＩｎまたはＧａのような希少金属を使用する材料よりも希少金属を使用しないＺＴＯのような材料の方が有利と考えられる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−１６５５３２号公報
【特許文献２】特開２００６−１７３５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
酸化物半導体からなる膜（以下、酸化物半導体膜と記す）は、一般に、酸化物半導体を焼結したターゲットを用いたスパッタリング法により形成される。しかしながら、本願発明者らが検討したところ、以下に説明する問題点が明らかとなった。
【００１２】
スパッタリング法に用いる酸化物半導体ターゲットの製造工程は、大まかに、原料となる粉末材料の微細化・混合スラリー化工程、成形工程、焼結工程、および研磨工程から成る。ＺＴＯを成膜する際には、原料となる粉末材料に酸化亜鉛および酸化錫の高純度微粒子（例えば９９．９９％以上）を用いる。この粉末材料の微細化・混合スラリー化工程では、ボールミルの粉砕用ボールを用いて、組成分布のない焼結体を得るために、粉末材料を十分に混合させる。しかし、そのボールミルに投入される粉砕用ボールの材質がアルミナ（Ａｌ２Ｏ３）であるため、焼結体にドナーとなるアルミニウム（Ａｌ）が０．１〜１．０ｗｔ．％（０．３〜３．２ａｔ．％）程度不純物として取り込まれてしまう。その焼結体をスパッタリング法におけるターゲットとして用いた場合、形成された酸化物半導体膜にＡｌが不純物として添加されてしまう。そのため、酸化物半導体膜をチャネル層に適用した薄膜トランジスタでは、酸化物半導体膜が半導体として動作せず、薄膜トランジスタがオフ動作不可能な状態となるという問題が生じた。
【００１３】
粉砕用ボールからの不純物混入を防止するためには、不純物のより少ない粉砕用ボールの採用、ボールミル以外の粉砕・混合技術の適用、粉末材料の高純度化、製造環境のクリーン化等が必要と考えられるが、どれも製造コストの増大につながってしまう。
【００１４】
本発明の目的は、低コストで、かつ、高品質な酸化物半導体ターゲットを形成することのできる技術を提供することにある。
【００１５】
また、本発明の他の目的は、酸化物半導体ターゲットを用いて形成された酸化物半導体膜において、安定した品質を得ることのできる技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
【００１８】
この実施の形態は、酸化亜鉛および酸化錫を主材料とする酸化物焼結体からなる酸化物半導体ターゲットであって、酸化物焼結体にはＩＶ族元素、Ｖ族元素、またはＩＶ族元素およびＶ族元素の両元素が添加されており、酸化物焼結体に添加されたＩＶ族元素の不純物濃度、Ｖ族元素の不純物濃度、またはＩＶ族元素およびＶ族元素の両元素の不純物濃度は、酸化物焼結体に含まれるＩＩＩ族元素の不純物濃度の１／２以下である。
【００１９】
また、この実施の形態は、酸化亜鉛および酸化錫を主材料とする酸化物焼結体からなる酸化物半導体ターゲットを用いて基板上に形成される酸化物半導体膜の製造方法であって、酸化物焼結体にはＩＶ族元素、Ｖ族元素、またはＩＶ族元素およびＶ族元素の両元素が添加されており、酸化物焼結体に添加されたＩＶ族元素の不純物濃度、Ｖ族元素の不純物濃度、またはＩＶ族元素およびＶ族元素の両元素の不純物濃度は、酸化物焼結体に含まれるＩＩＩ族元素の不純物濃度の１／２以下である。
【発明の効果】
【００２０】
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
【００２１】
低コストで、かつ、高品質な酸化物半導体ターゲットを形成することができる。また、その酸化物半導体ターゲットを用いて形成された酸化物半導体膜において、安定した品質を得ることができる。
【図面の簡単な説明】
【００２２】
【図１】本願発明者らが検討した純度２Ｎレベルの酸化物半導体ターゲットを用いて形成された酸化物半導体膜をチャネル層に適用した薄膜トランジスタの電流−電圧特性を示すグラフ図である。
【図２】本発明の実施の形態１による酸化物半導体ターゲット（純度９９．９９％以上のＳｉＯ２微粒子を添加）を用いて形成された酸化物半導体膜をチャネル層に適用した薄膜トランジスタの電流−電圧特性を示すグラフ図である。
【図３】本発明の実施の形態１による酸化物半導体ターゲットを用いて形成された酸化物半導体膜をチャネル層に適用した薄膜トランジスタの電流−電圧特性を示すグラフ図である。
【図４】本発明の実施の形態１による酸化物半導体ターゲットを用いたＲＦマグネトロンスパッタリング装置の模式図である。
【図５】本発明の実施の形態１による酸化物半導体ターゲットを用いて形成された酸化物半導体膜をチャネル層に適用した薄膜トランジスタの製造工程を説明する薄膜トランジスタの要部断面図である。
【図６】本発明の実施の形態１による酸化物半導体ターゲットを用いて形成された酸化物半導体膜をチャネル層に適用した薄膜トランジスタの製造工程を説明する薄膜トランジスタの要部断面図である。
【図７】本発明の実施の形態１による対抗ドープ元素を添加した酸化物半導体ターゲットを用いて形成された酸化物半導体膜をチャネル層に適用した薄膜トランジスタの電流−電圧特性を示すグラフ図である。
【図８】本願発明者らが検討した対抗ドープ元素を添加しない酸化物半導体ターゲットを用いて形成された酸化物半導体膜をチャネル層に適用した薄膜トランジスタの電流−電圧特性を示すグラフ図である。
【図９】本発明の実施の形態２による酸化物半導体ターゲットを用いた電子ビーム蒸着装置の模式図である。
【図１０】本発明の実施の形態２による酸化物半導体ターゲットを用いて形成された酸化物半導体膜をチャネル層に適用した薄膜トランジスタを説明する薄膜トランジスタの要部断面図である。
【図１１】本発明の実施の形態２による対抗ドープ材料（Ｓｉ３Ｎ４）を添加した酸化物半導体ターゲットを用いて電子ビーム蒸着法により形成された酸化物半導体膜をチャネル層に適用した薄膜トランジスタの電流−電圧特性を示すグラフ図である。
【図１２】本発明の実施の形態２による対抗ドープ材料（ＢＮ）を添加した酸化物半導体ターゲットを用いて電子ビーム蒸着法により形成された酸化物半導体膜をチャネル層に適用した薄膜トランジスタの電流−電圧特性を示すグラフ図である。
【図１３】本願発明者らが検討した対抗ドープ元素を添加しない酸化物半導体ターゲットを用いて電子ビーム蒸着法により形成された酸化物半導体膜をチャネル層に適用した薄膜トランジスタの電流−電圧特性を示すグラフ図である。
【発明を実施するための形態】
【００２３】
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２４】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２５】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２６】
（実施の形態１）
本願発明では、酸化物半導体に、ドナーとしてキャリア（酸化物の場合には酸素欠損に起因する電子）を発生させる不純物元素であるＩＩＩ族元素（ボロン（Ｂ）、Ａｌ、Ｇａ、Ｉｎ）に対抗する不純物元素（対抗ドープ元素、対抗ドープ材料）として、そのキャリアを打ち消す役割をもつＩＶ族元素、Ｖ族元素、またはＩＶ族およびＶ族元素の両元素を添加し、酸化物半導体中のキャリア数の制御を行う。
【００２７】
図１は、ＺＴＯターゲットの製造工程で意図的に原材料にＡｌ（ＩＩＩ族元素）を添加して、ＺＴＯターゲットの純度を２Ｎレベルまで落とし、このＺＴＯターゲットを用いて形成されたＺＴＯ膜をチャネル層に適用した薄膜トランジスタの電流（Ｉｄ）−電圧（Ｖｇ）特性を示すグラフ図である。
【００２８】
正常な薄膜トランジスタでは、電圧が０Ｖ近傍のしきい値電圧から電流が急峻に増大し、電圧の増大により電流が飽和する電流−電圧特性を示すはずである。しかし、２Ｎレベルの純度のＺＴＯターゲットを用いて形成されたＺＴＯ膜をチャネル層に適用した薄膜トランジスタでは、負バイアスの領域でオフ状態を得ることができず、スイッチング動作が不可能であることが分かる。この際のＺＴＯターゲット中のＡｌの不純物濃度は０．３ｗｔ．％（１．１ａｔ．％）であり、Ａｌの混入によるＺＴＯ中のキャリアの増大が、負バイアスの領域でオフ状態が得られなかった原因と考えられる。
【００２９】
そこで、ＩＩＩ族元素よりも電気陰性度の大きいＩＶ族元素、Ｖ族元素、またはＩＶ族元素およびＶ族元素の両元素を添加することにより、ＩＩＩ族元素の添加により発生したキャリア（電子）を相殺し、その数を抑制する。
【００３０】
図２は、ＺＴＯターゲットの製造工程で意図的に原材料に高純度（９９．９９％以上）の酸化シリコン（ＳｉＯ２）微粒子を添加してＺＴＯターゲットを製造し、このＺＴＯターゲットを用いて形成されたＺＴＯ膜をチャネル層に適用した薄膜トランジスタの電流（Ｉｄ）−電圧（Ｖｇ）特性を示すグラフ図である。ここでは、ＳｉＯ２微粒子中のＩＶ族元素であるシリコン（Ｓｉ）の不純物濃度がＩＩＩ族元素であるＡｌの不純物濃度（原材料の０．３ｗｔ．％（１．１ａｔ．％）程度）の１／１５程度となるように、原材料にＳｉＯ２微粒子が添加されている。
【００３１】
Ｓｉを添加することによりＺＴＯ膜中のキャリアが抑制され、良好な電流−電圧特性が得られていることが分かる。このように、ＺＴＯターゲットの製造工程時に混入したＩＩＩ族元素による過剰キャリアの抑制には、ＩＩＩ族元素の不純物濃度に合わせて適度な不純物濃度のＩＶ族元素またはＶ族元素を添加することが有効である。
【００３２】
図３は、Ｓｉの不純物濃度をパラメータとしたＺＴＯターゲットを用いて形成されたＺＴＯ膜をチャネル層に適用した薄膜トランジスタの電流（Ｉｄ）−電圧（Ｖｇ）特性を示すグラフ図である。Ｓｉの不純物濃度は０．１ｗｔ．％、０．６ｗｔ．％、１．８ｗｔ．％であり、Ａｌの不純物濃度は０．３ｗｔ．％である。
【００３３】
この対抗ドープ元素として有効となるＩＶ族元素またはＶ族元素の不純物濃度は、ＩＩＩ族元素の不純物濃度の１／２以下、好ましくは１／１０以下である。言い換えると、この対抗ドープ元素として有効となるＩＶ族元素またはＶ族元素の不純物濃度（Ａ）とＩＩＩ族元素の不純物濃度（Ｂ）の比は、Ａ／Ｂ≦０．５、好ましくはＡ／Ｂ≦０．１である。図３に示すように、これよりも高い濃度の対抗ドープ元素を添加すると、キャリア補足サイトの増大を招くため、サブスレッショルドスロープ値の劣化またはバイアスストレスによるしきい値電圧のシフト増大を起こすことになり、トランジスタ特性として有効ではなくなる。
【００３４】
次に、本実施の形態１によるスパッタリング法に用いる酸化物半導体ターゲットについて詳細に説明する。
【００３５】
スパッタリング法で用いる酸化物半導体ターゲットの製造方法の一例を、以下に説明する。
【００３６】
まず、高純度（例えば９９．９９％以上）の酸化亜鉛粉末および酸化錫粉末を、Ｚｎ／（Ｚｎ＋Ｓｎ）組成比が０．７となるモル分率の量にそれぞれ秤量し、ボールミルに原材料粉末（酸化亜鉛粉末および酸化錫粉末）と、高純度（例えば９９．９９％以上）のＳｉＯ２微粒子と、アルミナボールとを入れて、原材料粉末を水系溶媒によりスラリー状に混合する。混合する時間は５時間以上とする。十分な混合の後、スラリー状の原材料にポリビニルアルコール等のバインダーを加え、さらに、型枠により成形する。
【００３７】
原材料粉末を混合する際に、高硬度のアルミナボールを用いているので、ＺＴＯターゲットの原材料の均質化が可能である。また、粉砕条件または混合条件を設定することにより、混入するアルミナの濃度も容易に予測可能であり、それに合わせてＳｉＯ２微粒子の濃度を設定できるので、製作されたＺＴＯターゲットにおける不純物濃度を容易に制御することができる。また、対抗ドープ材料として混入させるＳｉＯ２微粒子の材料費は増えるものの、それ以外のコスト増加はなく、原材料を混合する際には、安価なアルミナボールを用いることができるので、低コストでＺＴＯターゲットを提供することができる。これらのことから、低コストで、かつ、高品質のＺＴＯターゲットを提供することができる。
【００３８】
次に、上記バインダーを除去する目的で、スラリー状の原材料を大気中で６００℃前後の温度で数時間加熱処理を行い、固化させる。さらに、この固化された原材料（固形物）を、大気中または酸素雰囲気中で１３００℃前後の温度で５時間以上焼成処理を行い、相対密度９５％以上の焼結体とする。その後、焼結体を研磨により、求められる形状に成形することにより、ＺＴＯターゲットが完成する。完成したＺＴＯターゲットは、例えばスパッタリング装置のカソード電極裏板にボンディングされる。
【００３９】
この製造条件下で、原材料に混入するアルミナボールに起因したＡｌ（ＩＩＩ族元素）の不純物濃度は０．３〜１．０ｗｔ．％（１．１〜３．２ａｔ．％）程度と見積もられる。また、Ｓｉ（ＩＶ族元素）の不純物濃度がＡｌの不純物濃度の１／３程度となるように、高純度（９９．９９％以上）のＳｉＯ２微粒子が添加されている。
【００４０】
前述した製造方法により得られた半導体膜形成用のＺＴＯターゲットの色味はつやがあり、白みがかった灰色を呈している。透明導電膜形成用のターゲットとして一般的に用いられる酸素欠損の多い酸化物ターゲットは深い黒色を呈しているので、半導体膜形成用のＺＴＯターゲットと透明導電膜形成用のターゲットとは、一目瞭然に区別ができる。また、四探針法による測定で得られる半導体膜形成用のＺＴＯターゲットの抵抗率は１×１０−１Ωｃｍ以上である。透明導電膜形成用のターゲットの抵抗率は、一般に１×１０−３Ωｃｍ以下であることから、抵抗率の点でも両者は大きな差を有する。
【００４１】
このようにして製造されたＺＴＯターゲットは、ＤＣバイアスによる放電が困難であるため、ＲＦバイアスによるスパッタリング法によりＺＴＯ膜を形成する。図４に、本実施の形態１によるＺＴＯターゲットを用いるＲＦマグネトロンスパッタリング装置の模式図を示す。図４中、符号１はＺＴＯターゲット、符号２はカソード電極（ターゲット裏板）、符号３は対向電極（サンプルホルダ兼用）、符号４はマッチングボックス、符号５はＲＦ電源、符号６はマスフローコントローラ、符号７はクライオポンプまたは分子ターボポンプ、符号８はドライポンプまたはロータリーポンプ、符号９はマグネット（マグネトロンスパッタ用）である。
【００４２】
前述した製造方法により得られたＺＴＯターゲット１を用い、スパッタリングガスとして５％以上（例えば１５％前後）の酸素ガスを添加したアルゴン（Ａｒ）ガスを用い、圧力０．５Ｐａ、ＲＦ電力密度２．６５Ｗ／ｃｍ２、電極間距離８０ｍｍの条件において形成されたＺＴＯ膜の抵抗率は、約２．０Ωｃｍである。
【００４３】
次に、本実施の形態１による薄膜トランジスタの製造方法を図５および図６を用いて順次説明する。薄膜トランジスタのチャネル層を構成する酸化物半導体膜を本願発明によるＺＴＯターゲットを用いたスパッタリング法により形成している。図５および図６は、それぞれＺＴＯターゲットを用いて形成されたＺＴＯ膜をチャネル層に適用した薄膜トランジスタの構造を示す要部断面図である。
【００４４】
まず、図５（ａ）に示すように、例えばガラス基板、石英基板、サファイア基板、樹脂基板、またはフィルム等の支持基板１０を用意する。次に、支持基板１０上に蒸着法またはスパッタリング法等により金属薄膜、例えばＡｌとモリブデン（Ｍｏ）とからなる積層膜（Ａｌ／Ｍｏ積層膜）等を形成し、リフトオフプロセスまたはエッチングプロセスにより上記金属薄膜をパターニングして、ゲート電極１１を形成する。Ａｌ膜の厚さは、例えば２５０ｎｍ、Ｍｏ膜の厚さは、例えば５０ｎｍである。次に、その上層にスパッタリング法、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法、または蒸着法等により、例えば厚さ１００ｎｍ程度の酸化膜（例えばシリコン酸化膜）または窒化膜（例えばシリコン窒化膜）等から形成されるゲート絶縁膜１２を堆積する。
【００４５】
次に、図５（ｂ）に示すように、ゲート絶縁膜１２の上層に、ＺＴＯターゲットを用いたＲＦマグネトロンスパッタリング法によりＺＴＯ膜を形成する。続いて、レジストパターンをマスクとして、シュウ酸系エッチング液または塩酸系エッチング液を用いたウエットエッチング法により上記ＺＴＯ膜を加工し、チャネル層１３を形成する。チャネル層１３（ＺＴＯ膜）の厚さは、適用するデバイスによっても異なるが、５ｎｍ〜７５ｎｍ程度が望ましい。
【００４６】
次に、図５（ｃ）に示すように、ＺＴＯ膜からなるチャネル層１３の上層に、蒸着法またはスパッタリング法等により導電体膜を形成する。続いて、リフトオフプロセスまたはエッチングプロセスにより上記導電体膜をパターニングして、ソース・ドレイン電極１４を形成する。
【００４７】
次に、図６（ａ）に示すように、チャネル層１３およびソース・ドレイン電極１４を覆うパッシベーション膜１５を形成する。続いて、レジストパターンをマスクとしてパッシベーション膜１５を加工し、ソース・ドレイン電極１４に達する接続孔１５ａを形成する。
【００４８】
次に、図６（ｂ）に示すように、接続孔１５ａの内部を含むパッシベーション膜１５の上層に導電体膜を形成する。この導電体膜は、例えばインジウム錫酸化（Indium Tin Oxide：ＩＴＯ）膜やインジウム亜鉛酸化（Indium Zinc Oxide：ＩＺＯ）膜、アルミニウム亜鉛酸化（Aluminium Zinc Oxide：ＡＺＯ）膜、またはガリウム亜鉛酸化（Gallium Zinc Oxide：ＧＺＯ）膜等の透明導電膜でも良く、また、例えばＡｌ膜またはチタン（Ｔｉ）と金（Ａｕ）とからなる積層膜（Ｔｉ／Ａｕ積層膜）等の金属膜でも良い。続いて、レジストパターンをマスクとして上記導電体膜を加工し、配線１６を形成する。以上に説明した製造工程を経て、本実施の形態１によるボトムゲートトップコンタクト型薄膜トランジスタが略完成する。
【００４９】
前述の図５および図６を用いて説明した製造方法により形成した薄膜トランジスタの特性を評価した。薄膜トランジスタのチャネル層に、ＺＴＯターゲットを用いてＲＦマグネトロンスパッタ法により形成された厚さ２５ｎｍのＺＴＯ膜を適用した。ＺＴＯ膜の成膜時には５ｒｐｍの基板回転機構を用いている。ゲート電極はＡｌ（厚さ２５０ｎｍ）とＭｏ（厚さ５０ｎｍ）との積層膜からなり、ソース・ドレイン電極は厚さ１５０ｎｍのスパッタリング法により形成されたＩＴＯ透明導電膜からなる。この薄膜トランジスタは、１０００時間連続使用においてしきい値電圧の変動が０．５Ｖ以下に抑制されており、その他の基本的特性においても、例えば移動度２０ｃｍ２／Ｖｓ以上、オンオフ比１０６以上と良好な値が得られている。
【００５０】
図７に、本願発明による対抗ドープ元素を添加したＺＴＯターゲットを用いてスパッタリング法により形成されたＺＴＯ膜をチャネル層に適用した薄膜トランジスタの電流（Ｉｄ）−電圧（Ｖｇ）特性のグラフ図を示す。
【００５１】
混入したＡｌの不純物濃度が１．０ｗｔ．％（３．２ａｔ．％）にも関わらず、対抗ドープ元素（Ｓｉの不純物濃度：０．３ｗｔ．％（１．１ａｔ．％））を添加したＺＴＯターゲットを用いて形成されたＺＴＯ膜をチャネル層に適用した薄膜トランジスタでは、２００ｍＶ／ｄｅｃ以下のサブスレッショルドスロープ値を有する良好なトランジスタ特性が得られた。
【００５２】
比較のために、図８に、本願発明者らが検討した対抗ドープ元素を添加しないＺＴＯターゲットを用いてスパッタリング法により形成されたＺＴＯ膜をチャネル層に適用した薄膜トランジスタの電流（Ｉｄ）−電圧（Ｖｇ）特性のグラフ図を示す。
【００５３】
対抗ドープ元素を添加しないＺＴＯターゲットを用いて形成されたＺＴＯ膜をチャネル層に適用した薄膜トランジスタの電流−電圧特性は、オフ動作せず、導電膜のような特性となっている。
【００５４】
前述の図７に示したトランジスタ特性を有する薄膜トランジスタを、アレイ構造としてアクティブマトリクス型液晶ディスプレイ駆動用トランジスタに適用したところ、この薄膜トランジスタは必要とする特性を備えており、実用に耐えることが明らかとなった。また、本願発明によるＺＴＯターゲットを用いて形成されたＺＴＯ膜をチャネル層に適用した薄膜トランジスタは、非晶質シリコンをチャネル層に適用した薄膜トランジスタと比較しても、同等の大面積、高均一、および低温プロセスを実現できる。これにより、パネル製作のコストについても、ＺＴＯターゲットのコスト増加のみで済むため、本願発明によるＺＴＯターゲットを用いて形成されたＺＴＯ膜をチャネル層に適用した薄膜トランジスタを採用しても、パネル製作のコストの増加を抑えることができる。
【００５５】
なお、本実施の形態１では、Ｚｎ／（Ｚｎ＋Ｓｎ）組成比が０．７の場合について説明したが、別段この組成比に限定されるものではなく、ウエットエッチングの特性に多少の変化は出るものの、その他のＺｎ／（Ｚｎ＋Ｓｎ）組成比においても薄膜トランジスタ自体の特性はほぼ同等の値を得ることができる。
【００５６】
また、成膜方法として、ＲＦマグネトロンスパッタリング法を使用したが、リング状にターゲットを成形し、電子サイクロトロン共鳴（Electron Cyclotron Resonance：ＥＣＲ）スパッタリング法を用いても良く、同様な結果を得ることができる。また、スパッタリング法以外の成膜方法、例えば蒸着法でも同様な結果を得ることができる。その他、パルスレーザ蒸着などを用い、エピタキシャル成長が可能な単結晶基板を用いれば、薄膜トランジスタのみならず酸化物半導体単結晶とそれを用いたデバイスの製作も可能である。
【００５７】
また、本実施の形態１では、本願発明をボトムゲートトップコンタクト型薄膜トランジスタに適用した例を記述したが、別段この構造に限定するものではなく、ボトムゲートボトムコンタクト型、トップゲートトップコンタクト型、またはトップゲートボトムコンタクト型のいずれの構造の薄膜トランジスタにおいてもほぼ同等な特性を得ることが可能である。これらの薄膜トランジスタは、アクティブマトリクス型液晶ディスプレイ駆動用トランジスタまたは有機ＥＬ用電流駆動デバイス、ＲＦＩＤタグ、積層型集積半導体デバイスなどとしても利用可能である。
【００５８】
また、本実施の形態１ではＩＶ族元素（Ｓｉ）単体を対抗ドープ元素として用いたが、その他のＩＶ元素（Ｃ、Ｓｉ、Ｇｅ）のいずれか１種類の単体、Ｖ族元素（Ｎ、Ｐ、Ａｓ）のいずれか一種類の単体、またはＩＶ族元素およびＶ族元素の組み合わせでも同様な効果が得られる。
【００５９】
このように、本実施の形態１によれば、原材料粉末を混合する際に、高硬度のアルミナボールを用いているので、ＺＴＯターゲットの原材料の均質化が可能である。また、粉砕条件または混合条件を設定することにより、混入する不純物（例えばＡｌ）の濃度も容易に予測可能であり、それに合わせて対抗ドープ元素として混入させる不純物（例えばＳｉ）の濃度を設定できるので、製作されたＺＴＯターゲットにおける不純物濃度を容易に制御することができる。また、対抗ドープ元素として混入させる不純物の材料費は増えるものの、それ以外のコスト増加はなく、原材料を混合する際には、安価なアルミナボールを用いることができるので、低コストでＺＴＯターゲットを提供することができる。これらのことから、低コストで、かつ、高品質のＺＴＯターゲットを提供することができる。さらに、不純物濃度が制御されたＺＴＯターゲットを用いて酸化物半導体膜を形成しているので、酸化物半導体膜においても安定した品質を得ることができる。
【００６０】
（実施の形態２）
前述した実施の形態１では、本願発明をＺＴＯターゲットに適用した場合について説明したが、本実施の形態２では、本願発明をインジウム亜鉛錫複合酸化物（Indium Zinc Tin Oxide：ＩＺＴＯ）ターゲットに適用した場合について説明する。
【００６１】
まず、本実施の形態２によるＩＺＴＯ膜の製造方法の一例を説明する。ＩＺＴＯ膜は、ＩＺＴＯターゲットを用いた電子ビーム蒸着法により形成した。図９に、本実施の形態２による電子ビーム蒸着装置の模式図を示す。
【００６２】
ビームを応用するターゲットの場合には、比較的密度の高いターゲットは必要ではなく、また、ビーム径の観点から、比較的大きな形状も要求されない。基本的なＩＺＴＯターゲットの製造方法は、前述した実施の形態１と同様であるが、高密度を必要としない場合には、バインダーを混合する工程および１３００℃前後で行われる焼成処理工程を省略することができる。また、単純に高純度（例えば９９．９９％）の酸化インジウム粉末、酸化錫粉末、および酸化亜鉛粉末の組成比がＩｎ：Ｚｎ：Ｓｎ：Ｏ＝４：１：２：１７となるように正確に混合し、それを求める形状に高圧条件で圧縮して成形することにより、ＩＺＴＯターゲットを製造することも可能である。
【００６３】
原材料粉末を混合する際に、乾式のボールミルを用いるが、アルミナボールを用いているため、０．１〜１．０ｗｔ．％（０．３〜３．２ａｔ．％）程度のＡｌ（ＩＩＩ族元素）が混入してしまう。そこで、本発明の対抗ドープ材料として窒化シリコン（Ｓｉ３Ｎ４）粉末または窒化ボロン（ＢＮ）粉末を、Ａｌの不純物濃度の１／１０程度添加し、混合して、ＩＺＴＯターゲットを製造する。
【００６４】
前述した実施の形態１のＺＴＯターゲットと同様、前述した製造方法により得られた半導体膜用のＩＺＴＯターゲットは酸素欠損の少ない灰白色系の色味を呈するので、透明導電膜形成用のターゲットとして一般的に用いられる酸素欠損の多い黒色を呈する酸化物ターゲットとは、一目瞭然に判別することが可能である。また、四探針法による測定で得られる半導体膜用のＩＺＴＯターゲットの抵抗率は１０Ωｃｍと高い抵抗率を示し、抵抗率が１×１０−２Ωｃｍ以下である透明導電膜形成用のターゲットとは、抵抗率の点でも異なる。
【００６５】
上記の方法で製造したＩＺＴＯターゲットは、例えば図９に示す電子ビーム蒸着装置に用いることができる。ＩＺＴＯターゲットの直径は、例えば２０ｍｍφ、その厚さは、例えば１０ｍｍである。図９中、符号２０はＩＺＴＯターゲット、符号２１は蒸発源、符号２２は電子ビーム源、符号２３はイオン源（イオンアシスト用）、符号２４は基板ホルダ、符号２５は基板揺動装置、符号２６はマスフローコントローラ、符号２７はクライオポンプまたは分子ターボポンプ、符号２８はドライポンプまたはロータリーポンプである。
【００６６】
前述した製造方法により得られたＩＺＴＯターゲット２０は蒸発源２１にセットされる。加速電圧６ｋＶおよびビーム電流７０ｍＡの条件において、約５ｎｍ／ｍｉｎの成膜速度が得られる。成膜時にイオン源２３から酸素イオンアシストを導入することにより、さらに高密度な成膜も可能である。また、基板側を冷却することにより、ほぼ常温での成膜も可能である。
【００６７】
次に、本実施の形態２による薄膜トランジスタを図１０に示す薄膜トランジスタの要部断面図を用いて説明する。図１０は、ＩＺＴＯターゲットを用いて形成されたＩＺＴＯ膜をチャネル層に適用した薄膜トランジスタの構造を示す要部断面図である。本実施の形態２による薄膜トランジスタは、トップゲートボトムコンタクト型薄膜トランジスタである。図１０中、符号３０は支持基板、符号３１はソース・ドレイン電極、符号３２はチャネル層（ＩＺＴＯ膜）、符号３３はゲート絶縁膜、符号３４はゲート電極、符号３５は層間絶縁膜層である。
【００６８】
薄膜トランジスタのチャネル層３２を構成するＩＺＴＯ膜を本願発明によるＩＺＴＯターゲットを用いた電子ビーム蒸着法により形成している。チャネル層以外の薄膜トランジスタの構成部分は、前述した実施の形態１において説明した薄膜トランジスタの製造方法と同様な製造方法により形成されている。チャネル層３２の厚さは５０ｎｍであり、成膜時には成膜分布を向上する目的で基板揺動装置２５を用いている。ゲート電極３４はＡｌとコバルト（Ｃｏ）との積層膜からなり、ソース・ドレイン電極３１は厚さ１５０ｎｍのスパッタリング法により形成されたＩＴＯ透明導電膜からなる。Ａｌ膜の厚さは、例えば２５０ｎｍ、Ｃｏ膜の厚さは、例えば５０ｎｍである。この薄膜トランジスタは、１０００時間連続使用においてしきい値電圧の変動が０．３Ｖ以下に抑制されており、その他の基本的特性においても、例えば移動度３０ｃｍ２／Ｖｓ以上、オンオフ比１０７以上と良好な値が得られている。
【００６９】
図１１に、対抗ドープ材料としてＳｉ３Ｎ４を添加したＩＺＴＯターゲットを用いて電子ビーム蒸着法により形成されたＩＺＴＯ膜をチャネル層に適用した薄膜トランジスタの電流（Ｉｄ）−電圧（Ｖｇ）特性を示すグラフ図、図１２に、対抗ドープ材料としてＢＮを添加したＩＺＴＯターゲットを用いて電子ビーム蒸着法により形成されたＩＺＴＯ膜をチャネル層に適用した薄膜トランジスタの電流（Ｉｄ）−電圧（Ｖｇ）特性を示すグラフ図である。
【００７０】
図１１に示すように、ＩＩＩ族元素のＡｌの不純物濃度０．７ｗｔ．％（２．１ａｔ．％）に対し、１／１０程度の濃度（０．０８ｗｔ．％（０．２３ａｔ．％））のＳｉ３Ｎ４の対抗ドープ材料を添加したＩＺＴＯターゲットを用いて形成されたＩＺＴＯ膜をチャネル層に適用した薄膜トランジスタでは、２００ｍＶ／ｄｅｃ以下の良好なサブスレッショルドスロープ値が得られた。
【００７１】
また、図１２に示すように、ＩＩＩ族元素のＡｌの不純物濃度０．７ｗｔ．％（２．１ａｔ．％）に対し、１／１０程度の濃度（０．０８ｗｔ．％（０．２４ａｔ．％））のＢＮの対抗ドープ材料を添加したＩＺＴＯターゲットを用いて形成されたＩＺＴＯ膜をチャネル層に適用した薄膜トランジスタでは、３００ｍＶ／ｄｅｃ以下の良好なサブスレッショルドスロープ値が得られた。
【００７２】
比較のために、図１３に、本願発明者らが検討した対抗ドープ元素を添加しないＩＺＴＯターゲットを用いて電子ビーム蒸着法により形成されたＩＺＴＯ膜をチャネル層に適用した薄膜トランジスタの電流（Ｉｄ）−電圧（Ｖｇ）特性を示すグラフ図を示す。
【００７３】
対抗ドープ元素を添加しないＩＺＴＯターゲットを用いて形成されたＩＺＴＯ膜をチャネル層に適用した薄膜トランジスタの電流−電圧特性は、オフ動作せず、導電膜のような特性となっている。
【００７４】
なお、本実施の形態２によるＩＺＴＯターゲットを用いて形成されたチャネル層に適用した薄膜トランジスタは、アクティブマトリクス型アレイとしてボトムエミッション型有機ＥＬ素子との集積構造への適合性に優れている。また、その薄膜トランジスタは、ディスプレイ以外にもメモリ素子、ＲＦＩＤタグ、または積層型集積型半導体デバイスなどへの応用も可能である。
【００７５】
また、本実施の形態２では、ＩＶ族元素（Ｓｉ）とＶ族元素（Ｎ）の組み合わせを対抗ドープ材料として用いたが、その他のＩＶ元素（Ｃ、Ｓｉ、Ｇｅ）のいずれか一種類の単体、Ｖ族元素（Ｎ、Ｐ、Ａｓ）のいずれか一種類の単体、またはＩＶ族元素およびＶ族元素の組み合わせでも同様な効果が得られる。
【００７６】
また、本実施の形態２では、ＩＺＴＯターゲットを主体として記述したが、その他の酸化物半導体材料、例えば酸化亜鉛、酸化錫、酸化ガリウム、酸化タングステン、酸化チタン、インジウム亜鉛複合酸化物、またはインジウムガリウム亜鉛複合酸化物等でも同様の効果が期待できる。
【００７７】
また、本実施の形態２では、成膜方法として、電子ビーム蒸着法を使用したが、抵抗加熱蒸着法、イオンプレーティング法、またはパルスレーザ蒸着法を用いても良く、同様な結果を得ることができる。
【００７８】
このように、本実施の形態２によれば、ＩＺＴＯターゲットに対抗ドープ元素を添加することにより、前述した実施の形態１と同様に、低コストで、かつ、高品質のＩＺＴＯターゲットを提供することができ、ＩＺＴＯターゲットを用いて形成された酸化物半導体膜においても安定した品質を得ることができる。
【００７９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００８０】
本発明は、酸化物半導体ターゲット、およびその酸化物半導体ターゲットを用いてスパッタリング法または蒸着法等により形成される酸化物半導体膜に適用することができる。
【符号の説明】
【００８１】
１  亜鉛錫複合酸化物半導体ターゲット（ＺＴＯターゲット）
２  カソード電極（ターゲット裏板）
３  対向電極（サンプルホルダ兼用）
４  マッチングボックス
５  ＲＦ電源
６  マスフローコントローラ
７  クライオポンプまたは分子ターボポンプ
８  ドライポンプまたはロータリーポンプ
９  マグネット（マグネトロンスパッタ用）
１０  支持基板
１１  ゲート電極
１２  ゲート絶縁膜
１３  チャネル層（亜鉛錫複合酸化物半導体膜（ＺＴＯ膜））
１４  ソース・ドレイン電極
１５  パッシベーション層
１５ａ  接続孔
１６  配線
２０  インジウム亜鉛錫複合酸化物半導体ターゲット（ＩＺＴＯターゲット）
２１  蒸発源
２２  電子ビーム源
２３  イオン源（イオンアシスト用）
２４  基板ホルダ
２５  基板揺動装置
２６  マスフローコントローラ
２７  クライオポンプまたは分子ターボポンプ
２８  ドライポンプまたはロータリーポンプ
３０  支持基板
３１  ソース・ドレイン電極
３２  チャネル層（インジウム亜鉛錫複合酸化物半導体膜（ＩＺＴＯ膜））
３３  ゲート絶縁膜
３４  ゲート電極
３５  層間絶縁膜層
【図１】
0005540972.tif 000002
【図２】
0005540972.tif 000003
【図３】
0005540972.tif 000004
【図４】
0005540972.tif 000005
【図５】
0005540972.tif 000006
【図６】
0005540972.tif 000007
【図７】
0005540972.tif 000008
【図８】
0005540972.tif 000009
【図９】
0005540972.tif 000010
【図１０】
0005540972.tif 000011
【図１１】
0005540972.tif 000012
【図１２】
0005540972.tif 000013
【図１３】
0005540972.tif 000014