(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の主面上に位置する第１導電型の第１炭化珪素半導体層と、
前記第１炭化珪素半導体層内に位置する第２導電型のボディ領域と、
前記ボディ領域内に位置する第１導電型の不純物領域と、
前記第１炭化珪素半導体層上であって、前記ボディ領域及び前記不純物領域の少なくとも一部にそれぞれ接して配置された第１導電型の第２炭化珪素半導体層と、
前記第２炭化珪素半導体層上のゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
前記不純物領域と電気的に接続された第１オーミック電極と、
前記半導体基板の裏面に設けられた第２オーミック電極とを備え、
前記第２導電型のボディ領域は、前記ボディ領域のうち前記ゲート電極の下方に位置する部分において、前記第１炭化珪素半導体層の表面に接する第１ボディ領域と、前記第２導電型のボディ領域の底面に接する第２ボディ領域とを含み、前記第１ボディ領域の不純物濃度は、前記第２ボディ領域の不純物濃度の２倍以上であって、
前記第１導電型の第２炭化珪素半導体層は、前記半導体基板に対して垂直な方向に不純物濃度の分布を有し、前記ゲート絶縁膜に接する側の不純物濃度は前記第１ボディ領域に接する側の不純物濃度よりも小さい
半導体素子。
【請求項２】
前記第１導電型の第２炭化珪素半導体層は、
前記ゲート絶縁膜に接する低濃度層と、
前記低濃度層の下方に位置し、前記低濃度層よりも不純物濃度が大きい高濃度層とを有する
請求項１に記載の半導体素子。
【請求項３】
第１導電型の半導体基板と、
前記半導体基板の主面上に位置する第１導電型の第１炭化珪素半導体層と、
前記第１炭化珪素半導体層内に位置する第２導電型のボディ領域と、
前記ボディ領域内に位置する第１導電型の不純物領域と、
前記第１炭化珪素半導体層上であって、前記ボディ領域及び前記不純物領域の少なくとも一部にそれぞれ接して配置された第１導電型の第２炭化珪素半導体層と、
前記第２炭化珪素半導体層上のゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
前記不純物領域と電気的に接続された第１オーミック電極と、
前記半導体基板の裏面に設けられた第２オーミック電極とを備え、
前記第２導電型のボディ領域は、前記ボディ領域のうち前記ゲート電極の下方に位置する部分において、前記第１炭化珪素半導体層の表面に接する第１ボディ領域と、前記第２導電型のボディ領域の底面に接する第２ボディ領域とを含み、前記第１ボディ領域の不純物濃度は、前記第２ボディ領域の不純物濃度の２倍以上であって、
前記第１導電型の第２炭化珪素半導体層は、前記半導体基板に対して垂直な方向に不純物濃度の分布を有し、前記ゲート絶縁膜に接する側の第１領域及び前記第１ボディ領域に接する側の第２領域よりも、不純物濃度が大きい第３領域を含む
半導体素子。
【請求項４】
前記第１導電型の第２炭化珪素半導体層において、
前記第１領域は、前記ゲート絶縁膜に接する第１低濃度層であり、
前記第３領域は、前記低濃度層の下方に位置し、前記第１低濃度層よりも不純物濃度が大きい高濃度層であり、
前記第２領域は、前記高濃度層の下方に位置し、前記高濃度層よりも不純物濃度が小さい第２低濃度層である
請求項３に記載の半導体素子。
【請求項５】
前記第１導電型の第２炭化珪素半導体層は、
前記第１低濃度層と、前記高濃度層と、前記第２低濃度層とから構成される
請求項４に記載の半導体素子。
【請求項６】
少なくとも隣接する２つのボディ領域の間に位置する第１導電型の注入領域を有し、前記注入領域は、前記第１ボディ領域よりも深く形成されている
請求項１又は３に記載の半導体素子。
【請求項７】
前記注入領域は、前記第２ボディ領域よりも深く形成されている
請求項６に記載の半導体素子。
【請求項８】
前記注入領域は、前記第２ボディ領域よりも浅く形成されている
請求項６に記載の半導体素子。
【請求項９】
前記注入領域は、前記半導体基板に対して垂直な方向から見たときに、前記第１ボディ領域と少なくとも一部が重なっている
請求項６〜８の何れか１項に記載の半導体素子。
【請求項１０】
前記注入領域は、前記半導体基板に対して垂直な方向から見たときに、前記不純物領域と少なくとも一部が重なっている
請求項９に記載の半導体素子。
【請求項１１】
前記注入領域は、第１注入領域と、前記注入領域の底面に接する第２注入領域とを有し、前記第１注入領域の不純物濃度は、前記第２ボディ領域の不純物濃度の２倍以上である
請求項６〜１０の何れか１項に記載の半導体素子。
【請求項１２】
前記注入領域は、イオン注入のドーズ量及びドーズエネルギーを制御することにより連続的に形成される
請求項１１に記載の半導体素子。
【請求項１３】
前記第１オーミック電極を基準とする前記第２オーミック電極及び前記ゲート電極に印加される電位はそれぞれＶｄｓ及びＶｇｓであり、ゲート閾値電圧はＶｔｈであり、
Ｖｇｓ≧Ｖｔｈの場合、前記第２炭化珪素半導体層を介して前記第２オーミック電極から前記第１オーミック電極へ電流が流れ、
０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、前記ボディ領域から前記第１炭化珪素半導体層へ電流が流れ始める前に前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ電流が流れる
請求項１又は３に記載の半導体素子。
【請求項１４】
前記半導体基板、前記第１炭化珪素半導体層、前記ボディ領域、前記不純物領域、前記第２炭化珪素半導体層、前記ゲート絶縁膜、前記ゲート電極、前記第１オーミック電極、及び前記第２オーミック電極は、金属−絶縁体−半導体電界効果トランジスタを構成しており、
前記第１オーミック電極の電位を基準とする前記第２オーミック電極の電位をＶｄｓ、前記第１オーミック電極の電位を基準とする前記ゲート電極の電位をＶｇｓ、前記金属−絶縁体−半導体電界効果トランジスタのゲート閾値電圧をＶｔｈ、前記第２オーミック電極から前記第１オーミック電極へ流れる電流の向きを順方向、前記第１オーミック電極から前記第２オーミック電極へ流れる電流の向きを逆方向と定義すると、
Ｖｇｓ≧Ｖｔｈの場合、前記金属−絶縁体−半導体電界効果トランジスタは、前記第２炭化珪素半導体層を介して前記第２オーミック電極と前記第１オーミック電極との間を導通し、
０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、前記金属−絶縁体−半導体電界効果トランジスタは、前記順方向に電流を流さず、Ｖｄｓ＜０ボルトのとき、前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ前記逆方向に電流を流すダイオードとして機能し、
前記ダイオードの立ち上がり電圧の絶対値は、前記ボディ領域と前記第１炭化珪素半導体層とにより構成されるボディダイオードの立ち上がり電圧の絶対値よりも小さい
請求項１又は３に記載の半導体素子。
【請求項１５】
前記金属−絶縁体−半導体電界効果トランジスタにおいて、Ｖｇｓ＞Ｖｔｈ、且つＶｄｓ＝１ボルトであるときに、前記第２オーミック電極から前記第１オーミック電極へ流れる電流をＩｄ１と定義すると、
Ｖｇｓ＝０ボルトにおいて、Ｖｄｓが０ボルトよりも小さくなるにつれて、前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ電流が流れ、Ｖｄｓが前記ボディダイオードの立ち上がり電圧よりも小さくなる前に、前記第１オーミック電極から前記第２オーミック電極へ電流値│Ｉｄ１│の電流が流れる
請求項１４に記載の半導体素子。
【請求項１６】
前記ボディダイオードの立ち上がり電圧は、室温において−２．５ボルトである
請求項１５に記載の半導体素子。
【請求項１７】
前記金属−絶縁体−半導体電界効果トランジスタにおいて、
Ｖｇｓ＝０ボルトにおいて、Ｖｄｓが０ボルトよりも小さくなるにつれて、前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ電流が流れ、室温において、Ｖｄｓが−２．０ボルトよりも小さくなる前に、前記第１オーミック電極から前記第２オーミック電極へ電流値│Ｉｄ１│の電流が流れる
請求項１５に記載の半導体素子。
【請求項１８】
前記電流Ｉｄ１は、前記ゲート絶縁膜の膜厚をｔｏｘ（ｃｍ）としたとき、Ｖｇｓ＝ｔｏｘ×３×１０６ボルト、且つＶｄｓ＝１ボルトであるときに、前記第２オーミック電極から前記第１オーミック電極へ流れる電流として定義される
請求項１５〜１７の何れか１項に記載の半導体素子。
【請求項１９】
前記第１ボディ領域の不純物濃度が１×１０１８ｃｍ−３以上、１×１０２０ｃｍ−３以下であり、前記第２ボディ領域の不純物濃度が１×１０１７ｃｍ−３以上、１×１０１９ｃｍ−３以下である
請求項１又は３に記載の半導体素子。
【請求項２０】
前記第１ボディ領域及び前記第２ボディ領域は、それぞれ、前記半導体基板の主面と垂直な方向に少なくとも１５ｎｍ及び１００ｎｍの厚さを有している
請求項１又は３に記載の半導体素子。
【請求項２１】
前記第１ボディ領域及び前記第２ボディ領域は、イオン注入のドーズ量及びドーズエネルギーを制御することにより連続的に形成される
請求項１、３、１６及び１７の何れか１項に記載の半導体素子。
【請求項２２】
前記第２炭化珪素半導体層は、前記不純物領域と、前記第１炭化珪素半導体層のうち前記第１ボディ領域に隣接する領域とに電気的に接続され、前記第１ボディ領域上に配置されている
請求項１又は３に記載の半導体素子。
【請求項２３】
前記第２炭化珪素半導体層は、エピタキシャル成長により形成されている
請求項２１に記載の半導体素子。
【請求項２４】
前記第２炭化珪素半導体層において、前記不純物濃度分布は、前記エピタキシャル成長中に不純物ガスを制御することにより形成される
請求項１〜５の何れか１項に記載の半導体素子。
【請求項２５】
前記低濃度層の不純物濃度は１×１０１７ｃｍ−３以下である
請求項２に記載の半導体素子。
【請求項２６】
前記第１低濃度層及び第２低濃度層の不純物濃度は１×１０１７ｃｍ−３以下である
請求項４に記載の半導体素子。
【請求項２７】
前記高濃度層の不純物濃度は１×１０１８ｃｍ−３以上である
請求項２、４、２５及び２６の何れか１項に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関し、特に、高耐圧用又は大電流用に使用される、炭化珪素半導体素子（パワー半導体デバイス）に関する。
【背景技術】
【０００２】
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きい高硬度の半導体材料であり、パワー素子、耐環境素子、高温動作素子又は高周波素子等の種々の半導体装置に応用されている。なかでも、半導体素子及び整流素子等のパワー素子への応用が注目されている。ＳｉＣを用いたパワー素子は、Ｓｉパワー素子よりも電力損失を大幅に低減できる等の利点がある。また、ＳｉＣパワー素子は、そのような特性を活かして、Ｓｉパワー素子と比較して、より小型の半導体装置を実現することができる。【０００３】
ＳｉＣを用いたパワー素子のうち代表的な半導体素子は金属−絶縁体−半導体電界効果トランジスタ（Metal-Insulator-Semiconductor Field-Effect Transistor：ＭＩＳＦＥＴ）である。以下、ＳｉＣのＭＩＳＦＥＴを、単に「ＳｉＣ−ＦＥＴ」と称する場合がある。金属−酸化物−半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor：ＭＯＳＦＥＴ）は、ＭＩＳＦＥＴの一種である。【０００４】
ＳｉＣ−ＦＥＴは、例えば、モータ等の負荷を駆動制御する電力変換器等に用いるスイッチング素子として使用することが検討されている。電力変換器のスイッチング素子としてＭＩＳＦＥＴを用いる場合、ＭＩＳＦＥＴがオフ状態に「還流電流」を流すことがある。一般的なインバータ回路では、ＭＩＳＦＥＴに対して逆並列に外付けで環流ダイオードを接続することにより、還流電流の経路が確保される。ＳｉＣ−ＦＥＴをインバータ回路に適用する場合には、環流ダイオードとして、ＳｉＣからなるショットキーダイオードが選択される。【０００５】
一方、ＭＩＳＦＥＴは、その構造上、内部にｐｎ接合を有し、ソースとドレインとの間でダイオードとして機能するため、ボディダイオードと称されている。このＭＩＳＦＥＴのチャネルがオフ状態のとき、ＳｉＣ−ＦＥＴに内在するｐｎ接合を用いて通電できれば、インバータ回路への適用時に外付けの還流ダイオードを削減でき、部品点数を削減することができる。しかしながら、ＳｉＣのｐｎ接合に順方向電流を流すと、基底面転位に起因して積層欠陥が増大するというＳｉＣ固有の問題が報告されている。ＳｉＣ−ＦＥＴに内在するｐｎ接合ダイオード（ボディダイオード）を還流ダイオードとして用いると、ｐｎ接合であるボディダイオードに順方向に電流を流すことになる。このような電流がＳｉＣのｐｎ接合を流れると、ボディダイオードによるバイポーラ動作によってＳｉＣ−ＦＥＴの結晶劣化、例えば、ｐｎ接合における積層欠陥の増大が進行すると考えられている（例えば、特許文献１を参照。）。【０００６】
また、ＳｉＣ−ＦＥＴの結晶劣化が進行すると、ボディダイオードのオン電圧が上昇する可能性がある。また、ボディダイオードを還流ダイオードとして用いると、ｐｎ接合ダイオードのバイポーラ動作に起因して、ダイオードがオン状態からオフ状態に遷移するときに、逆回復電流が流れる。逆回復電流はリカバリー損失を発生させ、スイッチング速度の低下をも招く。【０００７】
このように、ＳｉＣ−ＦＥＴにおいて、ボディダイオードへの通電は、リカバリー損失の増大や積層欠陥の増大による素子劣化を誘発する恐れがあるので、このボディダイオードを環流ダイオードとして使用することはできない。【０００８】
そこで、本発明者等は、先に、ＳｉＣ−ＦＥＴのチャネル構造を最適化することにより、チャネル部にダイオード機能を内蔵して、そのＳｉＣ−ＦＥＴのオフ状態のときには、ボディダイオードに通電することなく、ソース電極から内蔵させたチャネル部を通じてドレインに電流を流すことが可能なＳｉＣ−ＦＥＴを発明した（特許文献２を参照。）。これにより、インバータ回路等に搭載する場合に、外付けの環流ダイオードを削減でき、部品点数を削減することを可能としている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１７２３７号公報
【特許文献２】国際公開第２０１０／１２５８１９号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のＳｉＣ−ＦＥＴを含む種々のトランジスタにおいて、例えば大電流駆動回路への搭載に際して、オン時に大電流を流せるよう大電流化を図ることが要求される等、更なる特性の改善が望まれる。【００１１】
本発明は、係る点を鑑みてなされたものであり、その目的は、半導体素子において、オン時の飽和電流を大きくすることにある。【００１２】
特に、本発明者等が先に発明した上記のＳｉＣ−ＦＥＴのように、チャネル部にダイオード機能が内蔵されている場合、チャネル部に内蔵されたダイオードの特性を維持しつつ、トランジスタとして動作させた場合のオン時の飽和電流を大きくすることにある。
【課題を解決するための手段】
【００１３】
前記目的を達成するため、本発明の半導体素子の１つの態様は、第１導電型の半導体基板と、半導体基板の主面上に位置する第１導電型の第１炭化珪素半導体層と、第１炭化珪素半導体層内に位置する第２導電型のボディ領域と、ボディ領域内に位置する第１導電型の不純物領域と、第１炭化珪素半導体層上であって、ボディ領域及び不純物領域の少なくとも一部にそれぞれ接して配置された第１導電型の第２炭化珪素半導体層と、第２炭化珪素半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、不純物領域と電気的に接続された第１オーミック電極と、半導体基板の裏面に設けられた第２オーミック電極とを備え、第２導電型のボディ領域は、第１炭化珪素半導体層の表面に接する第１ボディ領域と、第２導電型のボディ領域の底面に接する第２ボディ領域とを含み、第１ボディ領域の不純物濃度は、第２ボディ領域の不純物濃度の２倍以上であって、第１導電型の第２炭化珪素半導体層は、半導体基板に対して垂直な方向に不純物濃度の分布を有し、ゲート絶縁膜に接する側の不純物濃度は第１ボディ領域に接する側の不純物濃度よりも小さい。【００１４】
本発明の半導体素子の他の態様は、第１導電型の半導体基板と、半導体基板の主面上に位置する第１導電型の第１炭化珪素半導体層と、第１炭化珪素半導体層内に位置する第２導電型のボディ領域と、ボディ領域内に位置する第１導電型の不純物領域と、第１炭化珪素半導体層上であって、ボディ領域及び不純物領域の少なくとも一部にそれぞれ接して配置された第１導電型の第２炭化珪素半導体層と、第２炭化珪素半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、不純物領域と電気的に接続された第１オーミック電極と、半導体基板の裏面に設けられた第２オーミック電極とを備え、第２導電型のボディ領域は、第１炭化珪素半導体層の表面に接する第１ボディ領域と、第２導電型のボディ領域の底面に接する第２ボディ領域とを含み、第１ボディ領域の不純物濃度は、第２ボディ領域の不純物濃度の２倍以上であって、第１導電型の第２炭化珪素半導体層は、半導体基板に対して垂直な方向に不純物濃度の分布を有し、ゲート絶縁膜に接する側の第１領域及び第１ボディ領域に接する側の第２領域よりも、不純物濃度が大きい第３領域を含む。
【発明の効果】
【００１５】
本発明によれば、チャネル層及びボディ領域を既述の通り多層構造としたので、オン時の飽和電流を増大させて大電流化を実現できる半導体素子を得ることができる。特に、チャネル部にダイオードが内蔵されているＳｉＣ半導体素子の場合、チャネル部に内蔵されたダイオード特性を損なうことなく、トランジスタ動作におけるオン時の飽和電流を大きくすることができる。
【図面の簡単な説明】
【００１６】
【図１】図１は本発明の一実施形態に係る半導体素子を示す断面図である。
【図２】図２（ａ）は同半導体素子の注入領域の深さの変形例を示す要部断面図、図２（ｂ）はユニットセルの配置例を示す模式図、図２（ｃ）はユニットセルの他の配置例を示す模式図である。
【図３】図３（ａ）は同半導体素子の第１炭化珪素半導体層の形成工程を示す図、図３（ｂ）は第１ボディ領域及び第２ボディ領域の形成工程を示す図、図３（ｃ）は不純物領域の形成工程を示す図、図３（ｄ）はコンタクト領域の形成工程を示す図、図３（ｅ）は注入領域の形成工程を示す図である。
【図４】図４（ａ）は同半導体素子のマスクの除去及び活性化アニール工程を示す図、図４（ｂ）は第１炭化珪素半導体層の形成工程を示す図、図４（ｃ）はゲート電極の形成工程を示す図、図４（ｄ）は層間絶縁膜の形成工程を示す図である。
【図５】図５（ａ）は同半導体素子のコンタクトホールの形成工程を示す図、図５（ｂ）はソース電極を形成するためのニッケル膜を形成する工程を示す図、図５（ｃ）はソース電極の形成工程を示す図、図５（ｄ）はドレイン電極の形成工程を示す図、図６（ｅ）は上部電極及び裏面電極の形成工程を示す図である。
【図６】図６は同半導体素子におけるボディ領域のプロファイルの一例を示す図である。
【図７】図７は参考例として作製した半導体素子（素子Ｃ）の断面図である。
【図８】図８は参考例として作製した他の半導体素子（素子Ｂ）の断面図である。
【図９】図９（ａ）は素子Ｂ及び素子Ｃのトランジスタ特性の比較図、図９（ｂ）はチャネルダイオード特性の比較図である。
【図１０】図１０（ａ）は本発明の一実施形態に係る半導体素子（素子Ａ）と参考例に係る素子Ｂとのトランジスタ特性の比較図、図１０（ｂ）はチャネルダイオード特性の比較図である。
【図１１】図１１（ａ）は同半導体素子の注入領域の第１の変形例を示す断面図、図１１（ｂ）は第２の変形例を示す断面図である。
【図１２】図１２（ａ）は同注入領域の第３の変形例を示す断面図、図１２（ｂ）は第４の変形例を示す断面図、図１２（ｃ）は同第５の変形例を示す断面図である。
【図１３】図１３（ａ）は同注入領域の第６の変形例を示す断面図、図１３（ｂ）は第７の変形例を示す断面図、図１３（ｃ）は同第８の変形例を示す断面図である。
【図１４】図１４は本発明の一実施形態の変形例に係る半導体素子を示す断面図である。
【発明を実施するための形態】
【００１７】
本発明の一形態に係る半導体素子は、第１導電型の半導体基板と、半導体基板の主面上に位置する第１導電型の第１炭化珪素半導体層と、第１炭化珪素半導体層内に位置する第２導電型のボディ領域と、ボディ領域内に位置する第１導電型の不純物領域と、第１炭化珪素半導体層上であって、ボディ領域及び不純物領域の少なくとも一部にそれぞれ接して配置された第１導電型の第２炭化珪素半導体層と、第２炭化珪素半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、不純物領域と電気的に接続された第１オーミック電極と、半導体基板の裏面に設けられた第２オーミック電極とを備え、第２導電型のボディ領域は、第１炭化珪素半導体層の表面に接する第１ボディ領域と、第２導電型のボディ領域の底面に接する第２ボディ領域とを含み、第１ボディ領域の不純物濃度は、第２ボディ領域の不純物濃度の２倍以上であって、第１導電型の第２炭化珪素半導体層は、半導体基板に対して垂直な方向に不純物濃度の分布を有し、ゲート絶縁膜に接する側の不純物濃度は第１ボディ領域に接する側の不純物濃度よりも小さい。
【００１８】
本形態では、第２炭化珪素半導体層が不純物濃度の分布を有し、そのゲート絶縁膜側では、ボディ領域側よりも不純物濃度が小さい。そのため、次の理由により、半導体素子の飽和電流を大きくすることができる。半導体素子のオン時には、チャネル層となる第２炭化珪素半導体層のうち、ゲート絶縁膜寄りの領域を、キャリアである電子が通過する経路とすることができる。このとき、そのキャリア移動度は不純物濃度が小さいほど高くなる関係があるため、キャリア通過経路となるゲート絶縁膜寄りの領域は、他の領域に比べてキャリア移動度が高くなる。その結果、半導体素子の飽和電流を多くすることができる。
【００１９】
本形態では、ボディ領域が第１ボディ領域とその下方に位置する第２ボディ領域とを含むように形成され、第１ボディ領域の不純物濃度が第２ボディ領域の２倍以上である。そのため、次の理由により、半導体素子の飽和電流を大きくすることができる。第１導電型の第１炭化珪素半導体層のうち隣接する２つの第２導電型のボディ領域間に位置する領域（ＪＦＥＴ領域と称す）は、チャネル領域に直列に接続されており、半導体素子のオン時にキャリア通過領域となる。このとき、ＪＦＥＴ領域におけるキャリアの通過しやすさは、実効的なＪＦＥＴ領域の幅の広さに関係する。具体的には、ＪＦＥＴ領域とボディ領域との間のｐｎ接合による空乏層のＪＦＥＴ領域側への拡がりが小さいほど、実効的なＪＦＥＴ領域の幅を広範囲で広く確保できる。本形態によれば、第１及び第２のボディ領域の不純物濃度の相違によって、ＪＦＥＴ領域とボディ領域との間のｐｎ接合からＪＦＥＴ領域側へ伸びる空乏層の拡がりが、第１ボディ領域側よりも第２のボディ領域側の方が小さくなる。これにより、第２ボディ領域の不純物濃度が第１ボディ領域の不純物濃度と同じである場合に比べて、ボディ領域の全長（深さ）で見ると実効的なＪＦＥＴ領域の幅を広範囲で広く確保できる。その結果、半導体素子の飽和電流が多くなる。
【００２０】
半導体素子において、第１導電型の第２炭化珪素半導体層は、ゲート絶縁膜に接する低濃度層と、低濃度層の下方に位置し、低濃度層よりも不純物濃度が大きい高濃度層とを有していてもよい。
【００２１】
本発明の他の形態に係る半導体素子は、第１導電型の半導体基板と、半導体基板の主面上に位置する第１導電型の第１炭化珪素半導体層と、第１炭化珪素半導体層内に位置する第２導電型のボディ領域と、ボディ領域内に位置する第１導電型の不純物領域と、第１炭化珪素半導体層上であって、ボディ領域及び不純物領域の少なくとも一部にそれぞれ接して配置された第１導電型の第２炭化珪素半導体層と、第２炭化珪素半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、不純物領域と電気的に接続された第１オーミック電極と、半導体基板の裏面に設けられた第２オーミック電極とを備え、第２導電型のボディ領域は、第１炭化珪素半導体層の表面に接する第１ボディ領域と、第２導電型のボディ領域の底面に接する第２ボディ領域とを含み、第１ボディ領域の不純物濃度は、第２ボディ領域の不純物濃度の２倍以上であって、第１導電型の第２炭化珪素半導体層は、半導体基板に対して垂直な方向に不純物濃度の分布を有し、ゲート絶縁膜に接する側の第１領域及び第１ボディ領域に接する側の第２領域よりも、不純物濃度が大きい第３領域を含む。
【００２２】
第１導電型の第２炭化珪素半導体層において、第１領域は、ゲート絶縁膜に接する第１低濃度層であり、第３領域は、低濃度層の下方に位置し、第１低濃度層よりも不純物濃度が大きい高濃度層であり、第２領域は、高濃度層の下方に位置し、高濃度層よりも不純物濃度が小さい第２低濃度層であってもよい。
【００２３】
第１導電型の第２炭化珪素半導体層は、第１低濃度層と、高濃度層と、第２低濃度層とから構成されてもよい。
【００２４】
半導体素子は、少なくとも隣接する２つのボディ領域の間に位置する第１導電型の注入領域を有し、注入領域は、第１ボディ領域よりも深く形成されていてもよい。
【００２５】
これにより、第１ボディ領域側においても、空乏層のＪＦＥＴ領域側への拡がりが制限されるので、ボディ領域の全長（深さ）に亘って実効的なＪＦＥＴ領域の幅を広く確保できて、半導体素子の飽和電流を一層に多くできる。
【００２６】
注入領域は、第２ボディ領域よりも深く形成されていてもよい。
【００２７】
また、注入領域は、第２ボディ領域よりも浅く形成されていてもよい。
【００２８】
注入領域は、半導体基板に対して垂直な方向から見たときに、第１ボディ領域と少なくとも一部が重なっていてもよい。
【００２９】
これにより、ＪＦＥＴ領域は完全に注入領域で覆われるため、第１ボディ領域とＪＦＥＴ領域の間のｐｎ接合から延びる空乏層のＪＦＥＴ領域側への拡がりを確実に制限できる。
【００３０】
注入領域は、半導体基板に対して垂直な方向から見たときに、不純物領域と少なくとも一部が重なっていてもよい。これにより、チャネル領域全体に対して不純物領域が重なるため、チャネルでの閾値設計が容易となる。
【００３１】
注入領域は、不純物領域と接する第１注入領域と、注入領域の底面に接する第２注入領域とを有し、第１注入領域の不純物濃度は、第２ボディ領域の不純物濃度の２倍以上であってもよい。これにより、高濃度なボディ領域と、空乏層のＪＦＥＴ領域側への拡がり制限が両立できる。
【００３２】
注入領域は、イオン注入のドーズ量及びドーズエネルギーを制御することにより連続的に形成されてもよい。これによりプロセスの簡略化が図れる。
【００３３】
第１オーミック電極を基準とする第２オーミック電極及びゲート電極に印加される電位はそれぞれＶｄｓ及びＶｇｓであり、ゲート閾値電圧はＶｔｈであり、Ｖｇｓ≧Ｖｔｈの場合、第２炭化珪素半導体層を介して第２オーミック電極から第１オーミック電極へ電流が流れ、０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、ボディ領域から第１炭化珪素半導体層へ電流が流れ始める前に第１オーミック電極から第２炭化珪素半導体層を介して第２オーミック電極へ電流が流れてもよい。
【００３４】
これにより、第２炭化珪素半導体層のうち不純物濃度の大きいボディ領域側において、その不純物濃度を調整すること等によって、半導体素子のオフ時には、ボディ領域と第１炭化珪素半導体層とにより構成されるボディダイオードの導通前に、チャネル層となる第１炭化珪素半導体層を通じて第１オーミック電極から第２オーミック電極に電流を流すことができる。従って、チャネル部にダイオード機能を内蔵した半導体素子として機能させることができる。その結果、飽和電流の増大と共に、ボディダイオードへの通電に起因するＳｉＣ−ＦＥＴの結晶劣化やリカバリー損失の増大等の素子劣化を抑制でき、更にはインバータ等に搭載した場合に外付けの還流ダイオードを不要にでき、部品点数を削減することが可能である。
【００３５】
更に、本形態によれば、第２炭化珪素半導体層のうち第１ボディ領域側の不純物濃度を設定することで所望のダイオード特性を実現し、第２炭化珪素半導体層のうちゲート絶縁膜側の不純物濃度を設定することで半導体素子の飽和電流を大きくすることができる。更に、ボディ領域のうち第２炭化珪素半導体層と接する第１ボディ領域の不純物濃度を設定することで所望のダイオード特性を実現し、ボディ領域のうち第２炭化珪素半導体層と接しない第２ボディ領域の不純物濃度を設定することで半導体素子の飽和電流を大きくすることができる。
【００３６】
上記の実施形態において、半導体基板、第１炭化珪素半導体層、ボディ領域、不純物領域、第２炭化珪素半導体層、ゲート絶縁膜、ゲート電極、第１オーミック電極、及び第２オーミック電極は、金属−絶縁体−半導体電界効果トランジスタを構成しており、第１オーミック電極の電位を基準とする第２オーミック電極の電位をＶｄｓ、第１オーミック電極の電位を基準とするゲート電極の電位をＶｇｓ、金属−絶縁体−半導体電界効果トランジスタのゲート閾値電圧をＶｔｈ、第２オーミック電極から第１オーミック電極へ流れる電流の向きを順方向、第１オーミック電極から第２オーミック電極へ流れる電流の向きを逆方向と定義すると、Ｖｇｓ≧Ｖｔｈの場合、金属−絶縁体−半導体電界効果トランジスタは、第２炭化珪素半導体層を介して第２オーミック電極と第１オーミック電極との間を導通し、０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、金属−絶縁体−半導体電界効果トランジスタは、順方向に電流を流さず、Ｖｄｓ＜０ボルトのとき、第１オーミック電極から第２炭化珪素半導体層を介して第２オーミック電極へ逆方向に電流を流すダイオードとして機能し、ダイオードの立ち上がり電圧の絶対値は、ボディ領域と第１炭化珪素半導体層とにより構成されるボディダイオードの立ち上がり電圧の絶対値よりも小さくてもよい。
【００３７】
金属−絶縁体−半導体電界効果トランジスタにおいて、トランジスタをオン状態にさせるのに十分なＶｇｓを印加し、Ｖｄｓ＝１ボルトであるときのトランジスタのオン電流をＩｄ１と定義し、Ｖｄｓ＜０ボルトにおいて、Ｖｇｓ＝０ボルトとしてダイオードに逆方向に電流を流すとき、ダイオードに｜Ｉｄ１｜の電流を流すために必要なＶｄｓが、室温においてＶｄｓ＞−２．５ボルトであってもよい。
【００３８】
Ｖｄｓ＜０ボルトにおいて、Ｖｇｓ＝０ボルトとしてダイオードに逆方向に電流を流すとき、ダイオードに｜Ｉｄ１｜の電流を流すために必要なＶｄｓが、室温においてＶｄｓ＞−２．０ボルトであってもよい。
【００３９】
電流Ｉｄ１は、ゲート絶縁膜の膜厚をｔｏｘ（ｃｍ）としたとき、Ｖｇｓ＝ｔｏｘ×３×１０６ボルト、且つＶｄｓ＝１ボルトであるときに、第２オーミック電極から第１オーミック電極へ流れる電流として定義されてもよい。
【００４０】
第１ボディ領域の不純物濃度が１×１０１８ｃｍ−３以上、１×１０２０ｃｍ−３以下であり、第２ボディ領域の不純物濃度が１×１０１７ｃｍ−３以上、１×１０１９ｃｍ−３以下であってもよい。
【００４１】
第１ボディ領域及び第２ボディ領域は、それぞれ、半導体基板の主面と垂直な方向に少なくとも１５ｎｍ及び１００ｎｍの厚さを有していてもよい。
【００４２】
第１ボディ領域及び第２ボディ領域は、イオン注入のドーズ量及びドーズエネルギーを制御することにより連続的に形成されてもよい。
【００４３】
第２炭化珪素半導体層は、不純物領域、及び第１炭化珪素半導体層のうち第１ボディ領域に隣接する領域と電気的に接続され、第１ボディ領域上に配置されていてもよい。
【００４４】
第２炭化珪素半導体層は、エピタキシャル成長により形成されていてもよい。
【００４５】
第２炭化珪素半導体層は、エピタキシャル成長中の不純物ガスを制御することにより、半導体基板に対して垂直な方向に不純物濃度の分布を有してもよい。
【００４６】
第２炭化珪素半導体層は、不純物ガスを含む高濃度層を形成後、不純物ガスを低下させて、高濃度層上に低濃度層を形成することにより形成される多層構造であってもよい。
【００４７】
低濃度層は、不純物ガスを意図的に含まないアンドープ層であってもよい。
【００４８】
低濃度層の不純物濃度は１×１０１７ｃｍ−３以下であってもよい。
【００４９】
高濃度層の不純物濃度は１×１０１８ｃｍ−３以上であってもよい。
【００５０】
以下、本発明の一形態に係る半導体素子について、詳細に説明する。以下で説明する半導体素子は、チャネル領域として機能する炭化珪素からなるチャネル層と、チャネル層に流れる電流を制御するゲート電極と、基板上に形成された炭化珪素半導体層と、チャネル層に電気的に接続されたソース電極、及び基板に電気的に接続されたドレイン電極とによって構成されるＭＩＳＦＥＴを含む。このＭＩＳＦＥＴは、ソース電極の電位を基準とするゲート電極の電位が０以上であって、トランジスタの閾値電圧Ｖｔｈ未満の場合に、ソース電極からチャネル層を介してドレイン電極に電流を流すダイオードとして動作する。
【００５１】
本願明細書では、ソース電極Ｓの電位を基準とするドレイン電極Ｄの電位をＶｄｓ、ソース電極Ｓの電位を基準とするゲート電極Ｇの電位をＶｇｓとし、ドレイン電極Ｄからソース電極Ｓへ流れる電流の向きを「順方向」、ソース電極Ｓからドレイン電極Ｄへ流れる電流の向きを「逆方向」と定義する。尚、電位及び電圧の単位は、いずれも、ボルト（Ｖ）である。
【００５２】
（一実施形態）
以下、図面を参照しながら、本発明の一実施形態に係る半導体素子の一例を説明する。
【００５３】
図１は本実施形態に係る半導体素子１００の断面構成を模式的に示している。図１は、ＳｉＣを用いた縦型ＭＩＳＦＥＴにおけるユニットセル１００ｕを２個並列に接続した断面模式図を示しており、市販される半導体素子１００は、複数のユニットセル１００ｕを含む。
【００５４】
＜半導体素子１００の構成＞
半導体素子１００は、第１導電型の半導体基板１０１と、半導体基板１０１の主面上に位置する第１導電型の第１炭化珪素半導体層（炭化珪素エピタキシャル層）１０２とを備える。本実施形態では、第１導電型がｎ型であり、第２導電型がｐ型である。しかし、第１導電型がｐ型であり第２導電型がｎ型であってもよい。半導体基板１０１は、ｎ＋型の導電性を有し、炭化珪素（ＳｉＣ）によって構成される。第１炭化珪素半導体層１０２は、ｎ−型である。ｎ又はｐの導電型の右肩の「＋」又は「−」は、不純物の相対的な濃度を表している。「ｎ＋」は「ｎ」よりもｎ型不純物濃度が高いことを意味し、「ｎ−」は「ｎ」よりもｎ型不純物濃度が低いことを意味している。また、以下で説明される「不純物濃度」は、特に断りのない限り、対象となる部材の断面を観察したときの、断面領域における深さ方向の不純物濃度分布の平均値を意味する。
【００５５】
第１炭化珪素半導体層１０２内には、半導体基板１０１の第１導電型と異なる第２導電型のボディ領域１０３が設けられている。第１炭化珪素半導体層１０２のボディ領域１０３以外の領域をドリフト領域１０２ｄと呼ぶ。
【００５６】
ボディ領域１０３は、第２導電型の第１ボディ領域１０３ａと、第２導電型の第２ボディ領域１０３ｂとを含む。第１ボディ領域１０３ａは、第１炭化珪素半導体層１０２の表面に接しており、第２ボディ領域１０３ｂはボディ領域１０３の底面１０３ｕに接している。第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂは、それぞれ、半導体基板１０１の主面と垂直な方向に少なくとも１５ｎｍ、１００ｎｍの厚さを有している。本実施形態では、第１ボディ領域１０３ａはｐ＋型であり、第２ボディ領域１０３ｂはｐ型である。以下において詳細に説明するように、第１ボディ領域１０３ａの不純物濃度は、第２ボディ領域１０３ｂの不純物濃度の２倍以上であってもよい。
【００５７】
ボディ領域１０３は、第１導電型の第１炭化珪素半導体層１０２に第２導電型の不純物を導入することにより形成される。このため、ボディ領域１０３は、第１導電型の不純物及び第２導電型の不純物を含んでおり、第２導電型の不純物濃度の方が第１導電型の不純物濃度よりも高くなっている領域として規定される。ボディ領域１０３の底面１０３ｕでは、ボディ領域１０３と接するドリフト領域１０２ｄ（第１炭化珪素半導体層１０２）の第１導電型の不純物濃度と、第２ボディ領域１０３ｂの第２導電型の不純物濃度とが等しくなっている。また、半導体基板１０１の主面に垂直な方向から見た場合、第１ボディ領域１０３ａの外周と第２ボディ領域１０３ｂの外周とは略一致している。
【００５８】
ボディ領域１０３内には、第１導電型の不純物領域１０４が位置している。不純物領域１０４はｎ＋型である。
【００５９】
第１ボディ領域１０３ａには、第２導電型のコンタクト領域１０５が形成されてもよい。コンタクト領域１０５は、ｐ＋型であってもよい。コンタクト領域１０５は、第２ボディ領域１０３ｂに接している。不純物領域１０４の上にはソース電極（第１オーミック電極）１０９が形成されている。ソース電極１０９は、不純物領域１０４及びコンタクト領域１０５の表面に形成され、不純物領域１０４及びコンタクト領域１０５の両方と電気的に接触している。第１ボディ領域１０３ａの不純物濃度が十分に大きい場合には、コンタクト領域１０５を設けなくてもよい。この場合、不純物領域１０４に、第１ボディ領域１０３ａを露出するコンタクトトレンチを設け、そのトレンチ内にソース電極１０９を形成することにより、第１ボディ領域１０３ａとソース電極１０９とを直接に接するようにしてもよい。また、不純物領域１０４の形成時に、コンタクト領域１０５に該当する部分は非注入として、第１ボディ領域１０３ａを露出させて、第１ボディ領域１０３ａとソース電極１０９とが直接に接する構造としてもよい。
【００６０】
ドリフト領域１０２ｄのうち、ボディ領域１０３と隣接する領域、つまり、隣接する２つのユニットセルの各ボディ領域１０３間に挟まれる領域を、説明を簡便にするためにＪＦＥＴ（接合型電界効果トランジスタ、Junction Field-Effect Transistor）領域１０２ｊと呼ぶこととする。このＪＦＥＴ領域１０２ｊは、第１炭化珪素半導体層１０２からなるため、不純物濃度は第１炭化珪素半導体層１０２と同一であってもよい。また、図１及び図２（ａ）に示すように、第１導電型の不純物（ここではｎ型）をイオン注入等により導入し、第１炭化珪素半導体層１０２よりも不純物濃度を高くした注入領域１０２ｉを形成してもよい。この注入領域１０２ｉにより、ＪＦＥＴ領域１０２ｊの抵抗値を低減することができる。
【００６１】
この注入領域１０２ｉの深さは、図１及び図２（ａ）に示すように、少なくとも第１ボディ領域１０３ａの深さよりも大きくなるように設定される。尚、ここでいう注入領域１０２ｉの深さとは、注入領域１０２ｉにおける不純物濃度が、ドリフト領域１０２ｄと同じ不純物濃度になるときの深さをいうこととする。注入領域１０２ｉの深さをこのように設定する理由は、左右で隣接する２つの第１ボディ領域１０３ａ間の実効的な間隔、つまり、半導体素子１００のオン時に流れる電流経路となる領域の幅を広く確保して、半導体素子１００の飽和電流を大きくするためであるが、その詳細は、後に図１１を用いて説明する。尚、図１に示すように、注入領域１０２ｉの深さは、第２ボディ領域１０３ｂの深さよりも大きくてもよい。この場合、飽和電流の向上と共に、ＪＦＥＴ領域１０２ｊにおける抵抗を更に低減することにより、トランジスタのオン抵抗を低減することができる。一方、図２（ａ）に示すように、注入領域１０２ｉの深さは、第２ボディ領域１０３ｂの深さよりも小さく、第１ボディ領域１０３ａの深さよりも大きくてもよい。この場合、飽和電流の向上と共に、トランジスタの耐圧の低下を抑制することができる。
【００６２】
第１炭化珪素半導体層１０２の上には、ボディ領域１０３及び不純物領域１０４の少なくとも一部にそれぞれ接する第１導電型の第２炭化珪素半導体層１０６が設けられている。この第２炭化珪素半導体層１０６は、不純物領域１０４及び第１炭化珪素半導体層１０２のうち、第１ボディ領域１０３ａに隣接するＪＦＥＴ領域１０２ｊと電気的に接続されており、且つ、第１ボディ領域１０３ａの上に形成されてもよい。
【００６３】
本実施形態では、第２炭化珪素半導体層１０６は、エピタキシャル成長によって形成されている。第２炭化珪素半導体層１０６は、不純物領域１０４、第１ボディ領域１０３ａ、及びＪＦＥＴ領域１０２ｊに接して配置されている。図１及び図２（ａ）に示される例では、第２炭化珪素半導体層１０６は、不純物領域１０４、第１ボディ領域１０３ａ、及びＪＦＥＴ領域１０２ｊの上に形成されている。第２炭化珪素半導体層１０６は、第１ボディ領域１０３ａに接する領域内にチャネル領域１０６ｃを含んでいる。チャネル領域１０６ｃの長さ（チャネル長Ｌ）は、図１に示されている２つの双方向矢印で示される長さに相当する。すなわち、ＭＩＳＦＥＴの「チャネル長」は、図面上における、第１ボディ領域１０３ａの上面（第２炭化珪素半導体層１０６と接する表面）の水平方向のサイズで規定される。図１及び図２（ａ）に示される例では、第１ボディ領域１０３ａの外周と第２ボディ領域１０３ｂの外周とは略一致しているため、ボディ領域１０３と第２炭化珪素半導体層１０６とが接する全領域をチャネル長Ｌとして用いることができる。
【００６４】
尚、ここでは、第２炭化珪素半導体層（チャネル層）１０６は、半導体基板１０１に対して垂直な方向に、不純物濃度の分布を有している。具体的には、第２炭化珪素半導体層１０６は、ゲート絶縁膜１０７に接する側の不純物濃度が第１ボディ領域１０３ａに接する側の不純物濃度よりも小さい濃度分布を有する。
【００６５】
以下では、簡便に表現するため、第２炭化珪素半導体層１０６が２層の積層構造である例について説明する。以下、第２炭化珪素半導体層１０６のうち、ボディ領域１０３（不純物領域１０４）に接する側を下層１０６ｂ、その下層１０６ｂの上方に位置する層を上層１０６ａと表現する。第２炭化珪素半導体層（チャネル層）１０６は、エピタキシャル成長により形成される。第２炭化珪素半導体層１０６の不純物濃度は、エピタキシャル成長中のドーピングガスの流量で主に制御される。ここでは、ドーピングガスを導入して、不純物濃度を意図的に変更し、上層１０６ａと下層１０６ｂとを形成する。第２炭化珪素半導体層１０６の下層１０６ｂは、ｎ型の不純物を有している。また、第２炭化珪素半導体層１０６の上層１０６ａは、例えば不純物濃度が極めて小さいアンドープ状態である。上層１０６ａと下層１０６ｂとの境界は、不純物濃度が、例えば不連続に切り替わる境界で定義する。その境界よりもゲート絶縁膜１０７に近い側を上層１０６ａとし、ボディ領域１０３に近い側を下層１０６ｂとする。このとき、下層１０６ｂから上層１０６ａの方向に対して、不純物濃度が小さくなるような境界を選択する。また、このように選択した際に、上層１０６ａの不純物濃度は、下層１０６ｂの不純物濃度よりも小さい。従って、上層１０６ａは低濃度層であり、下層１０６ｂは高濃度層である。尚、第２炭化珪素半導体層（チャネル層）１０６内で、不純物濃度が連続的に変化する場合は、ゲート絶縁膜１０７に近い表面側から任意の深さ（例えば１０ｎｍ）を上層１０６ａ、それ以外の部分を下層１０６ｂと定義する。但し、この場合も上層１０６ａの不純物濃度は、下層１０６ｂの不純物濃度よりも小さい。
【００６６】
第２炭化珪素半導体層１０６の上には、ゲート絶縁膜１０７が形成されている。ゲート絶縁膜１０７の上には、ゲート電極１０８が形成されている。ゲート電極１０８は、少なくともチャネル領域１０６ｃの上方に位置している。
【００６７】
ゲート電極１０８を覆うように層間絶縁膜１１１が形成され、層間絶縁膜１１１の上に上部電極１１２が形成されている。上部電極１１２は、層間絶縁膜１１１に設けられたコンタクトホール１１１ｃを介してソース電極１０９に接続されている。半導体基板１０１の裏面には、ドレイン電極（第２オーミック電極）１１０が形成されている。ドレイン電極１１０には更に裏面電極１１３が形成されている。
【００６８】
半導体素子１００のユニットセル１００ｕは、上部電極１１２側から半導体素子１００を見た場合、例えば正方形状を有している。ユニットセル１００ｕは、長方形、又は四角形以外の多角形状を有していてもよい。図２（ｂ）は、ユニットセル１００ｕの配置を示している。図２（ｂ）に示すように、ユニットセル１００ｕは、例えば、ｘ及びｙ方向に２次元に配列されており、ｙ方向の配列は交互に２分の１ずつシフトしている。ユニットセル１００ｕが一方向に長い形状を有する場合は、図２（ｃ）に示すように並列に配置してもよい。このように配置された複数のユニットセル１００ｕによって、半導体装置が構成される。
【００６９】
＜半導体素子１００の動作及び作用＞
次に、半導体素子１００の動作を説明する。半導体素子１００において、第２炭化珪素半導体層１０６と、第２炭化珪素半導体層１０６に流れる電流を制御するゲート電極１０８と、ゲート絶縁膜１０７と、第２炭化珪素半導体層１０６に電気的に接続されたソース電極１０９と、半導体基板１０１に電気的に接続されたドレイン電極１１０とによってＭＩＳＦＥＴが構成される。ＭＩＳＦＥＴの閾値電圧（順方向電流の閾値電圧）をＶｔｈとすると、ＭＩＳＦＥＴは、Ｖｇｓ≧Ｖｔｈの場合にオン状態となり、Ｖｄｓ＞０Ｖであれば、ドレイン電極１１０から電流が半導体基板１０１、ドリフト領域１０２ｄ、ＪＦＥＴ領域１０２ｊ、第２炭化珪素半導体層（チャネル層）１０６及びソース領域１０４を介してソース電極１０９へ電流が流れる。一方、Ｖｇｓ＜Ｖｔｈの場合には、トランジスタとしてはオフ状態になる。
【００７０】
しかし、本実施形態に係るＭＩＳＦＥＴは、オフ状態であっても、０Ｖ≦Ｖｇｓ＜Ｖｔｈであり且つＶｄｓ＜０Ｖのときは、第１ボディ領域１０３ａの不純物濃度と、第２炭化珪素半導体層１０６の上層１０６ａ及び下層１０６ｂの不純物濃度と、第２炭化珪素半導体層１０６の上層１０６ａ及び下層１０６ｂの厚さを適切に選択することにより、第２炭化珪素半導体層１０６を介してソース電極１０９からドレイン電極１１０に電流を流すダイオードとして機能する。以下、本願明細書において、第２炭化珪素半導体層１０６を介してソース電極１０９からドレイン電極１１０に電流を流すダイオードを、「チャネルダイオード」と呼ぶ。ドレイン電極１１０からソース電極１０９への向きを「順方向」、ソース電極１０９からドレイン電極１１０への向きを「逆方向」と定義しているため、このダイオードが電流を流す方向は、「逆方向」である。
【００７１】
ＭＩＳＦＥＴのチャネル領域を電流経路とする、このチャネルダイオードは、Ｖｄｓ＞Ｖｆ０（Ｖｆ０は負の値）の場合に１ｍＡ以上の電流を流さず、Ｖｄｓ≦Ｖｆ０の場合に１ｍＡ以上の電流を流す特性を有している。言い換えると、このダイオードを流れる電流は、Ｖｄｓ＞Ｖｆ０（Ｖｆ０は負の値）のとき、ほとんどゼロ（１ｍＡ未満）であるが、Ｖｄｓをゼロから徐々に小さくしていく（Ｖｄｓの絶対値を増加させていく）と、ＶｄｓがＶｆ０に達したとき、１ｍＡとなり、更にＶｄｓの絶対値を増加させていくと、増大する。この意味で、Ｖｆ０は、ダイオードの電流−電圧特性における「立ち上がり電圧」に相当する。
【００７２】
ダイオードの立ち上がり電圧Ｖｆ０及びトランジスタの閾値電圧Ｖｔｈは、いずれも、第１ボディ領域１０３ａの不純物濃度、第２炭化珪素半導体層１０６（上層１０６ａ、下層１０６ｂ）の不純物濃度及び膜厚、並びにゲート絶縁膜１０７の厚さで主に決定される。
【００７３】
本実施形態に係る半導体素子１００は、ボディ領域１０３の表面側（つまり第１ボディ領域１０３ａ）の不純物濃度及び第２炭化珪素半導体層下層１０６ｂの不純物濃度をいずれも高くすることにより、ダイオードの電流−電圧特性における「立ち上がり電圧」Ｖｆ０の絶対値を、ドリフト領域１０２ｄとボディ領域１０３とによって形成されるボディダイオードに電流が流れ始める電圧Ｖｆ（ｐｎ接合による立ち上がり電圧：室温では約２．５Ｖ程度）の絶対値よりも、小さく設定することができる。これにより、半導体素子１００は、ＭＩＳＦＥＴがオフ状態であり、０Ｖ≦Ｖｇｓ＜Ｖｔｈであり且つＶｄｓ＜０Ｖである場合において、ボディダイオードに電流が流れ始める前にチャネルダイオードに電流を流すことが可能となる。尚、半導体素子１００は、上記の条件を満たし、更に、Ｖｇｓ＞０であり、且つＶｄｓ＜０Ｖである場合においても、チャネルダイオードに電流を流すことが可能である素子であってもよい。
【００７４】
従って、本実施形態の半導体素子１００によれば、一般的なインバータ回路に搭載されるＭＩＳＦＥＴに逆並列接続される、いわゆる環流ダイオードを半導体素子１００のチャネルダイオードによって機能させることができる。つまり、半導体素子１００は、還流ダイオードを内蔵する。
【００７５】
本実施形態に係る半導体素子１００は、ボディ領域１０３が第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂに分割されており、従って、これらの領域１０３ａ及び１０３ｂの各不純物濃度を独立して制御することができる。すなわち、一方で、ダイオードの立ち上がり電圧Ｖｆ０を、第１ボディ領域１０３ａの不純物濃度を調整することによって制御でき、他方で、半導体素子１００の耐圧を、第２ボディ領域１０３ｂの不純物濃度を調整することによって制御できる。例えば、第１ボディ領域１０３ａの不純物濃度を１×１０１８ｃｍ−３以上、１×１０２０ｃｍ−３以下とし、第２ボディ領域１０３ｂの不純物濃度を１×１０１７ｃｍ−３以上、１×１０１９ｃｍ−３以下とする。尚、第１ボディ領域１０３ａの不純物濃度は、第２ボディ領域１０３ｂの不純物濃度の２倍以上としてもよい。
【００７６】
また、半導体素子１００において、第２炭化珪素半導体層１０６は、不純物領域１０４及びＪＦＥＴ領域１０２ｊのそれぞれの上に形成されている。言い換えると、第２炭化珪素半導体層１０６は、ドリフト層１０２の上面に接触している。これにより、ソース電極１０９に対してドレイン電極１１０を負（逆方向）にした際のチャネルダイオードに流れる電流は、ソース電極１０９に対してドレイン電極１１０を正（順方向）にした際のトランジスタのオン電流に対して遜色がない電流量を確保できる。このため、ソース電極１０９に対してドレイン電極１１０を負（逆方向）にしても、第２ボディ領域１０３ｂとドリフト領域１０２との間に形成されるボディダイオードに流れる電流を激減、又は０にさせることが可能となり、チャネルダイオードに多くの電流を流すことができる。
【００７７】
また、本実施形態に係る半導体素子１００においては、第２炭化珪素層（チャネル層）１０６を、上層１０６ａと下層１０６ｂとから構成し、上層をアンドープ層とし、下層を高ドープ層として形成している。アンドープ層は、不純物を全く含んでいなくてもよい。また、ここでは下層１０６ｂに対して、上層１０６ａの不純物濃度は２分の１以下だけ含んでいてもよく、また、１０分の１以下だけ含んでいてもよい。
【００７８】
更に、本実施形態に係る半導体素子１００は、第１導電型（ここではｎ型）の注入領域１０２ｉを有する。注入領域１０２ｉは、半導体基板１０１に垂直な方向に対して、第１炭化珪素半導体層１０２の表面から、第１ボディ領域１０３ａよりも深い位置にまで形成されていてもよい。また、注入領域１０２ｉの不純物濃度は、ドリフト領域１０２ｄの不純物濃度よりも大きく、ドリフト領域１０２ｄの少なくとも２倍、更に１０倍以上であってもよい。
【００７９】
本実施形態に係る半導体素子１００は、従来技術に係る半導体素子と比較して、チャネル層１０６が多層構造であって、且つボディ領域１０３も多層構造からなる。この構造を採用することにより、従来技術に係る半導体素子と比較して、チャネルダイオードに多くの電流を流しつつ、トランジスタとしての飽和電流をより大きく流すことが可能となる。
【００８０】
また、チャネルダイオードの立ち上がり電圧Ｖｆ０の絶対値を、ボディダイオードの立ち上がり電圧の絶対値よりも小さくできるので、インバータ回路に搭載した場合における電力損失を低減させることができる。更に、ボディダイオードに流れる電流を激減、又は０にできるので、半導体素子１００の結晶劣化を抑制することができ、高い信頼性を備えつつ、大電流化が可能な半導体素子を実現できる。
【００８１】
＜半導体素子１００の製造方法＞
次に、図３から図６を参照しながら、本実施形態の半導体素子１００の製造方法の一例を詳述する。尚、以下で説明される特定の数値、材料及びプロセス条件については、あくまでも一例である。
【００８２】
先ず、半導体基板１０１を準備する。半導体基板１０１は、例えば、低抵抗（抵抗率０．０２Ωｃｍ）のｎ型４Ｈ−ＳｉＣオフカット基板である。
【００８３】
図３（ａ）に示すように、半導体基板１０１の上に高抵抗の第１炭化珪素半導体層１０２をエピタキシャル成長する。第１炭化珪素半導体層１０２を形成する前に、半導体基板１０１上に、高不純物濃度のＳｉＣによって構成されるバッファー層を堆積してもよい。バッファー層の不純物濃度は、例えば、１×１０１８ｃｍ−３であり、厚さは１μｍである。第１炭化珪素半導体層１０２は、例えば、ｎ型４Ｈ−ＳｉＣによって構成され、不純物濃度及び膜厚は、例えばそれぞれ１×１０１６ｃｍ−３及び１０μｍである。
【００８４】
次に、図３（ｂ）に示すように、第１炭化珪素半導体層１０２の上に、例えばＳｉＯ２からなるマスク２０１を形成し、例えばＡｌ(アルミニウム)イオンを第１炭化珪素半導体層１０２に注入する。ここで形成されるイオン注入領域は、浅い領域に高濃度に形成された第１ボディ注入領域１０３ａ’と、この第１ボディ注入領域１０３ａ’よりも深い領域であって第１ボディ注入領域１０３ａ’よりも低濃度に形成された第２ボディ注入領域１０３ｂ’を含む。
【００８５】
第１ボディ注入領域１０３ａ’及び第２ボディ注入領域１０３ｂ’は、注入されたイオンを活性化した後に、それぞれ第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂとなる。また、第１炭化珪素半導体層１０２のうち、第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂ以外の領域はドリフト領域１０２ｄとなる。
【００８６】
図３（ｂ）のＡ−Ｂ断面におけるイオン注入プロファイルの一例を図６に示す。
【００８７】
本実施形態のように、注入種としてＡｌを選択する場合、炭化珪素中でのＡｌの拡散係数が小さいため、拡散による濃度プロファイルの変化はほとんど無視できる。一方、ボロンをボディ領域１０３の不純物として用いる場合は、あらかじめ活性化率及び拡散係数を把握した上で、所望の不純物濃度のプロファイルを得られるように、イオン注入のエネルギーと注入量とを選択する。最終的には、後に説明する図５（ｅ）における第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂの両不純物濃度が所望の値となるように、Ａ−Ｂ断面のイオン注入プロファイルを設定する。
【００８８】
第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂは、イオン注入により形成されるので、ピークとテールとを有する。ここで、ピークとは、イオン注入の飛程Ｒｐにおける濃度の極大値であり、テールとは、その極大値から深い方向に向かって濃度が下がっていく部分を示す。例えば図６に示すイオン注入プロファイルは、Ａｌイオンを以下の注入エネルギー及びドーズ量で注入することにより、得られる。
３０ｋｅＶ：５．０×１０１３ｃｍ−２
７０ｋｅＶ：１．２×１０１４ｃｍ−２
１５０ｋｅＶ：２．５×１０１４ｃｍ−２
３５０ｋｅＶ：６．０×１０１３ｃｍ−２
この場合、図６において実線で示すように、深さ０．３μｍよりも浅い部分及び深い部分がそれぞれ第１ボディ注入領域１０３ａ’及び第２ボディ注入領域１０３ｂ’であり、不純物の活性化後、第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂとなる。上述したように、活性化率が１００％であると仮定した場合、第１ボディ注入領域１０３ａ’及び第２ボディ注入領域１０３ｂ’の不純物濃度はそれぞれ、最大で約２×１０１９ｃｍ−３及び約３×１０１８ｃｍ−３である。活性化率が１００％であれば、これらの値が、第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂの最大不純物濃度となる。また、不純物濃度は、それぞれ約１．６×１０１９ｃｍ−３及び約２．０×１０１８ｃｍ−３である。
【００８９】
ここで、第１ボディ領域１０３ａの不純物濃度は、その不純物濃度が２×１０１８ｃｍ−３以上となる領域の平均値として定義される。また、第２ボディ領域１０３ｂの不純物濃度は、その不純物濃度が５×１０１７ｃｍ−３以上となる領域の平均値として定義される。本実施形態では、不純物濃度を明確化するために、「２×１０１８ｃｍ−３以上」及び「５×１０１７ｃｍ−３以上」という定義を設けたが、設計する半導体素子によってはこの値を変更してもよい。尚、本実施形態における、「２×１０１８ｃｍ−３以上」及び「５×１０１７ｃｍ−３以上」という基準は、第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂの境界付近における不純物濃度Ｓに基づいている。具体的には、Ｓ＝１×１０１８ｃｍ−３と定義し、「Ｓ×２以上」及び「Ｓ／２以上」として、不純物濃度を算出するための領域を決定している。
【００９０】
不純物濃度は、例えば以下のように算出する。図６のように、例えばＳＩＭＳ（二次イオン質量分析法）等を用いて、ある断面における深さ方向と不純物濃度との関係を明確にし、次に深さ方向の領域を定義する。本明細書の第１ボディ領域１０３ａについては、その不純物濃度が２×１０１８ｃｍ−３以上となる領域の平均値と定義したので、深さ０．２８μｍとする。ここで、不純物濃度を深さ方向に積分し、シートドーズ量（単位の次元はｃｍ−２）に換算する。ここで算出されたシートドーズ量を、その領域の深さ（ここでは０．２８μｍ）で除することにより、不純物濃度が算出される。
【００９１】
以下、図６が第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂの不純物濃度プロファイルを示しているとして説明する。また、図６に示すように、第１ボディ領域１０３ａ及び第２ボディ領域１０３ｂの厚さ（深さ）は、それぞれ、半導体基板１０１の主面と垂直な方向、つまり、第１炭化珪素半導体層１０２の厚さ方向に３００ｎｍである。このとき、第１ボディ領域１０３ａの不純物濃度は、第２ボディ領域１０３ｂの不純物濃度の２倍以上、１００倍以下であってもよい。
【００９２】
第１ボディ領域１０３ａの厚さ（深さ）は、チャネルダイオードの立ち上がり電圧Ｖｆ０と、第２炭化珪素半導体層１０６の濃度及び膜厚、及びゲート絶縁膜の厚さに応じて決定されるが、同時に半導体素子１００がＭＩＳＦＥＴとして機能するときの、オン状態の飽和電流の挙動も併せて考慮される。ここでは、先ず半導体素子１００がチャネルダイオードとして機能する場合に着目すると、ゲート電極１０８に０Ｖが印加された状態で、第２炭化珪素半導体層１０６と第１ボディ領域１０３ａとの界面から第１ボディ領域１０３ａ側へ拡がる空乏層が、第１ボディ領域１０３ａ内に留まっていればよい。このためには、本実施形態の適用範囲内で考えると、第１ボディ領域１０３ａの厚さは１５ｎｍ以上であればよい。また、第２ボディ領域１０３ｂの厚さは１００ｎｍ以上であればよい。また、半導体素子１００が所望の耐圧を有するとき、不純物領域（ソース領域）１０４とドリフト領域１０２ｄとの間でパンチスルーしないように、第２ボディ領域１０３ｂの濃度及びその厚さが決定されてもよい。
【００９３】
図３（ｃ）に示すように、イオン注入後、マスク２０１を除去し、続いて、マスク２０２を用いてボディ注入領域１０３ａ’に、例えば窒素をイオン注入することによって不純物注入領域１０４’を形成する。マスク２０１を残したままで、マスク２０１の側壁マスクを形成してマスク２０２を形成してもよい（つまり、ボディ注入領域１０３ａ’に対して不純物注入領域１０４’を自己整合的に形成する、いわゆるセルフアラインプロセスを適用してもよい）。
【００９４】
イオン注入後、マスク２０２を除去し、図３（ｄ）に示すように、マスク２０３を形成した後にＡｌを注入することによって、コンタクト注入領域１０５’を形成する。ここで、コンタクト注入領域１０５’は第２ボディ注入領域１０３ｂ’に到達していてもよい。
【００９５】
次に、マスク２０３を除去し、ＪＦＥＴ領域１０２ｊに対し、半導体基板１０１の上方からみてＪＦＥＴ領域１０２ｊを包括するように、図３（ｅ）に示した第１導電型の注入領域１０２ｉ’を形成する。この注入領域１０２ｉ’は、例えばＮをイオン注入して形成する。注入領域１０２ｉ’は半導体基板１０１に垂直な方向に対して、第１炭化珪素半導体層１０２の表面から、少なくとも第１ボディ注入領域１０３ａ’より深い位置まで形成される。本実施形態では、第２ボディ注入領域１０３ｂ’より深い位置まで形成されている。また、注入領域１０２ｉ’のイオン注入時の不純物濃度は、ドリフト領域１０２ｄの不純物濃度よりも大きい。本実施形態においては、注入領域１０２ｉ’の不純物濃度は約１×１０１７ｃｍ−３に設定される。
【００９６】
これらのイオン注入後に、マスク２０４を除去して、第１炭化珪素半導体層１０２に注入された不純物を活性化させる高温熱処理（活性化アニール）を行うことにより、図４（ａ）に示したように、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４、コンタクト領域１０５及び注入領域１０２ｉが形成される。第１ボディ領域１０３ａの深さは、例えば３００ｎｍ、不純物濃度は上記に述べた定義を適用すると、約１．６×１０１９ｃｍ−３となるように、イオン注入プロファイルを決定する。但し、第１炭化珪素半導体層１０２の表面付近において、第１ボディ領域１０３ａの濃度は約２×１０１９ｃｍ−３である。第１ボディ領域１０３ａと第２ボディ領域１０３ｂとを合わせたボディ領域１０３全体の深さは、例えば５５０ｎｍとなり、第２ボディ領域１０３ｂの不純物濃度は、約２×１０１８ｃｍ−３となるように、イオン注入プロファイルを調整する。不純物領域１０４の深さは、例えば２５０ｎｍとなり、不純物濃度は、約５×１０１９ｃｍ−３となるように、イオン注入プロファイルを調整する。ここで、第１ボディ領域１０３ａの深さは、図６の境界によって決定され、第２ボディ領域１０３ｂの深さは、例えば５×１０１７ｃｍ−３の不純物濃度が得られる深さとする。また、不純物領域１０４の深さは、例えば５×１０１７ｃｍ−３の不純物濃度が得られる深さとする。更に、注入領域１０２ｉの深さは、例えば第１炭化珪素半導体層１０２の不純物濃度が１×１０１６ｃｍ−３となる深さまでとする。
【００９７】
コンタクト領域１０５の深さは、例えば４００ｎｍであり、不純物濃度は、約１×１０２０ｃｍ−３である。この深さは、例えば５×１０１７ｃｍ−３の不純物濃度が得られる深さとする。尚、活性化アニール後の第１炭化珪素半導体層１０２の表面清浄化のために、第１炭化珪素半導体層１０２’の表層を除去する場合がある。例えば第１炭化珪素半導体層１０２’の表層を５０ｎｍ除去した場合に、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４及びコンタクト領域１０５の深さは、全て５０ｎｍほど小さくなり、それぞれ、２５０ｎｍ、２００ｎｍ、２００ｎｍ及び３５０ｎｍとなる。
【００９８】
次に、図４（ｂ）に示すように、注入領域１０２ｉ、第１ボディ領域１０３ａ、不純物領域１０４及びコンタクト領域１０５を含むドリフト層１０２の表面全体に、第２炭化珪素半導体層１０６をエピタキシャル成長させる。第２炭化珪素半導体層１０６は、既述の通り上層１０６ａ及び下層１０６ｂからなる。本実施形態では、下層１０６ｂを形成した後に連続して上層１０６ａを形成する。尚、第２炭化珪素半導体層１０６の下層１０６ｂを形成した後でエピタキシャル成長を停止し、時間の間隔を開けた後に、エピタキシャル成長を追加して上層１０６ａを形成してもよい。下層１０６ｂの不純物濃度及び膜厚は、それぞれ、例えば約２×１０１８ｃｍ−３及び２４ｎｍである。下層１０６ｂは窒素をドーピングして形成しているので、下層１０６ｂを形成した後にドーピングガスをカットしてアンドープ状態とすることにより、上層１０６ａを引き続き形成する。上層１０６ａはアンドープ状態であるので、理想的には不純物濃度は１×１０１５ｃｍ−３以下であるが、エピタキシャル成長中の残留窒素等の影響もあり、５×１０１６ｃｍ−３以下となる場合もある。この上層１０６ａは、最終的には約２６ｎｍとなるように調整される。但し、後のゲート絶縁膜形成工程で、その一部が酸化により消失するため、目標値（例えば２６ｎｍ）よりも厚めに形成する。なお、ゲート絶縁膜１０７として、熱酸化工程を用いずに、別途絶縁膜を堆積する場合は、目標値２６ｎｍで形成する。
【００９９】
続いて、第２炭化珪素半導体層１０６（すなわち、上層１０６ａと下層１０６ｂの積層構造）における所定の部位をドライエッチングした後、例えば熱酸化によって、第２炭化珪素半導体層上層１０６ａの表面にゲート絶縁膜１０７を形成する。熱酸化によりゲート絶縁膜１０７を形成した場合は、上述したように、第２炭化珪素半導体層上層１０６ａの一部はゲート絶縁膜１０７になってしまうため、熱酸化により消失する厚さを考慮して、ゲート絶縁膜１０７を形成した後に、目標値（例えば２６ｎｍ）となるように、形成する第２炭化珪素半導体層１０６の上層１０６ａの厚さを調整する。（ここでは、目標値に対して、例えば第２炭化珪素半導体層上層１０６ａを約５０ｎｍ程度だけ厚く形成し、ゲート絶縁膜１０７の形成前の第２炭化珪素半導体層上層１０６ａの清浄化工程と、ゲート絶縁膜１０７の形成工程とを経て、目標値の厚さを得られる。）その後、ゲート絶縁膜１０７の表面に、リンを７×１０２０ｃｍ−３程度ドーピングした多結晶シリコン膜を堆積する。多結晶シリコン膜の厚さは、例えば、５００ｎｍ程度である。
【０１００】
次に、図４（ｃ）に示すように、マスク（不図示）を用いて、多結晶シリコン膜をドライエッチングすることにより、所望の領域にゲート電極１０８を形成する。
【０１０１】
次に、図４（ｄ）に示すように、ゲート電極１０８の表面及び第１炭化珪素半導体層１０２の表面を覆うように、例えばＳｉＯ２を用いた層間絶縁膜１１１を化学気相堆積（ＣＶＤ）法によって堆積する。層間絶縁膜１１１の厚さは、例えば１μｍである。
【０１０２】
次に、図５（ａ）に示すように、マスク（不図示）を用いて、ドライエッチングにより、コンタクト領域１０５の表面上と、不純物領域１０４の一部の表面上との層間絶縁膜１１１を除去することによって、コンタクトホール１１１ｃを形成する。
【０１０３】
次に、図５（ｂ）に示すように、例えば厚さ５０ｎｍ程度のニッケル膜１０９’を、層間絶縁膜１１１上に形成する。図５（ｃ）に示すように、不活性雰囲気内で例えば９５０℃の温度で、５分間熱処理することにより、ニッケル膜１０９’を炭化珪素表面と反応させ、ニッケルシリサイドで構成されるソース電極１０９を形成する。
【０１０４】
次に、図５（ｄ）に示すように、エッチングによって、層間絶縁膜１１１上のニッケル膜１０９’を除去した後に、半導体基板１０１の裏面にも、例えばニッケルを全面に堆積し、同様に熱処理によって炭化珪素と反応させて、ドレイン電極１１０を形成する。
【０１０５】
次に、図５（ｅ）に示すように、層間絶縁膜１１１上及びコンタクトホール１１１ｃ内に、厚さが４μｍ程度のアルミニウム膜を堆積し、所望のパターンにエッチングすることにより、上部電極１１２を形成する。尚、図示しないが、チップ端にゲート電極と接触するゲート配線（又はゲートパッド）も他の領域に形成する。更に、ドレイン電極１１０の裏面に、ダイボンド用の裏面電極１１３として、例えばＴｉ／Ｎｉ／Ａｇを堆積する（Ｔｉがドレイン電極１１０に接する）。このようにして、図１に示した半導体素子１００が得られる。
【０１０６】
＜効果＞
本実施形態の半導体素子１００によれば、濃度が異なる第１ボディ領域１０３ａと第２ボディ領域１０３ｂとを有し、更に上層１０６ａと下層１０６ｂとに多層化されたチャネル層１０６とを有することにより、トランジスタの閾値電圧Ｖｔｈを正に保ちつつ、チャネルダイオードの立ち上がり電圧Ｖｆ０を例えば１Ｖ以下に小さくしながらも、トランジスタの飽和電流を大きく維持することができる。このため、チャネルダイオードを還流ダイオードとして用いることができ、高電流化及び信頼性を有する半導体素子を実現できる。
【０１０７】
チャネルダイオードの立ち上がり電圧｜Ｖｆ０｜を小さくし（例えば１Ｖ以下としてもよく、更に０．６Ｖ以下としてもよい。）、且つトランジスタの閾値電圧Ｖｔｈを正に維持（例えば２Ｖ以上、８Ｖ以下）した状態で、トランジスタの飽和電流を大きくするには、第１ボディ領域１０３ａの不純物濃度よりも第２ボディ領域の不純物濃度を小さくしておいてもよい。チャネルダイオードの立ち上がり電圧を１Ｖ以下に設計すれば、環流ダイオードの候補であるＳｉＣからなるショットキーダイオードの代替が可能となり、チャネルダイオードの立ち上がり電圧を０．６Ｖ以下に設計すれば、Ｓｉからなるファストリカバリーダイオードの代替が可能となる。つまり、これらの環流ダイオードを使用することなく、半導体素子１００のみにより、環流ダイオードの機能を併せ持つことができる。また、順方向電流の閾値電圧Ｖｔｈは２Ｖ以上であってもよい。パワー回路であるインバータ回路に一般的に使用する半導体素子（ＭＩＳＦＥＴ）は、ノーマリーオフ（Ｖｔｈ＞０Ｖ）であってもよい。なぜなら、何らかの要因でゲート制御回路が故障し、ゲート電圧が０Ｖになってしまっても、ドレイン電流を遮断することができるので、安全だからである。また、ＭＩＳＦＥＴの閾値電圧は高温になると低下する。例えば、ＳｉＣ−ＭＯＳＦＥＴの場合、１００℃の温度上昇で約１Ｖ低下する場合がある。ここで、ノイズでゲートがオンになってしまわないようにノイズマージンを１Ｖとすれば、室温での閾値電圧Ｖｔｈは２Ｖ（１Ｖ＋１Ｖ）以上に設定してもよい。また、閾値電圧が高すぎると、トランジスタをオンする際のゲート電圧もその分大きくなってしまい、ゲート電圧を発生させる電源の制約が多くなってくるため、実用上の閾値電圧は室温で８Ｖ以下としてもよい。
【０１０８】
更に、第１炭化珪素半導体層（チャネル層）１０６を多層化し、ゲート絶縁膜１０７に近い側の不純物濃度を小さくすることにより、トランジスタとしての飽和電流を大きく保つことができる。本実施形態の半導体素子１００において、トランジスタのＯＮ時には、第１炭化珪素半導体層１０２及びＪＦＥＴ領域１０２ｊを直列に接続したパスを電流が流れる。半導体素子のダイオード特性を維持した状態でトランジスタの飽和電流を大きく保つには、トランジスタの電流飽和特性に大きく影響するチャネル層とＪＦＥＴ領域との設計が重要である。以下、本発明者等が鋭意検討した結果、得た知見について、電気特性を参照しながら説明する。
【０１０９】
いま、トランジスタの飽和電流に着目する。一般に、トランジスタの飽和電流をＩｄｓａｔ１、チャネル部の移動度をμｃｈ、チャネル幅をＷｃｈ、ゲート絶縁膜容量をＣｏ、及びチャネル長をＬｇと定義すると、
Ｉｄｓａｔ１  ∝  μｃｈ  ×  Ｗｃｈ  ×  Ｃｏ  ／  Ｌｇ  （１）
の関係がある。半導体素子１００におけるＪＦＥＴ領域１０２ｊ付近の構造を接合型トランジスタとみれば、該ＪＦＥＴ領域１０２ｊにおける飽和電流Ｉｄｓａｔ２は、ＪＦＥＴ領域１０２ｊでの移動度をμｊとし、隣接する２つのボディ領域１０３の間隔をａとし、ＪＦＥＴ領域１０２ｊの不純物濃度をＮｊとし、ＪＦＥＴ領域１０２ｊとしてのチャネル幅に相当する、ボディ領域１０３の第１炭化珪素半導体層１０２表面における境界線の長さをＷとし、ボディ領域１０３の第１炭化珪素半導体層１０２表面からの深さをＬｐとすると、
Ｉｄｓａｔ２  ∝  μｊ  ×  ａ  ×  Ｎｊ  ×  Ｗ  ／  Ｌｐ  （２）
の関係がある。ここで、半導体素子１００のトランジスタとしての飽和電流Ｉｄｓａｔは、直列の関係にある２つの飽和電流Ｉｄｓａｔ１及びＩｄｓａｔ２のいずれの影響をも受けるため、トランジスタとしての飽和電流Ｉｄｓａｔを大きくするには、飽和電流Ｉｄｓａｔ１及びＩｄｓａｔ２の両方を同時にできるだけ大きくすることが望まれる。他方で、半導体素子１００のトランジスタとしての飽和電流Ｉｓａｔを向上させる変更によって、半導体素子１００のチャネルダイオードとしての機能が損なわれないことが望まれる。そこで、本発明者等は、この飽和電流Ｉｓａｔの向上と、チャネルダイオードの機能の維持を両立させるため、チャネル層１０６、注入領域１０２ｉ及びボディ領域１０３に着目した。
【０１１０】
図７は、本実施形態の半導体素子１００と比較するために参考例として作製した半導体素子１０００Ｒの断面図を模式的に示している。以下、簡便のため、本実施形態の半導体素子１００を「素子Ａ」と呼び、参考例の半導体素子１０００Ｒを「素子Ｃ」と呼ぶことがある。素子Ｃのボディ領域１０３０の不純物濃度は、素子Ａの第１ボディ領域１０３ａの不純物濃度と略同一である。素子Ｃは、所望のトランジスタの閾値電圧Ｖｔｈが得られるように、第２炭化珪素半導体層（チャネル層）１０６０の濃度と膜厚とが調整されている。
【０１１１】
図８は、素子Ａと比較するために参考例として作製した半導体素子１０００Ｍの断面図を模式的に示している。以下、簡便のため、参考例の半導体素子１０００Ｍを「素子Ｂ」と呼ぶことがある。素子Ｂは、素子Ａと素子Ｃとの中間の構造となっている。具体的には、図８に示す素子Ｂは、ボディ領域１０３０は素子Ｃと同様の構造を有しているが、第２炭化珪素半導体層（チャネル層）１０６については、素子Ａと同じ構造を有する。
【０１１２】
以上の素子Ａ〜Ｃを用いて、本実施形態の半導体素子１００（素子Ａ）の効果について説明する。具体的には、素子Ｃと素子Ｂとを比較することにより、本実施形態の不純物濃度分布を有するチャネル層１０６の効果を説明し、素子Ｂと素子Ａとを比較することにより、本実施形態の多層化されたボディ領域１０３の効果を説明する。
【０１１３】
先ず、図９（ａ）において、素子Ｂと素子Ｃとのトランジスタ特性を比較した。トランジスタのユニットセルの有効面積は約０．１６ｃｍ２として、大電流が得られるようにした。各トランジスタ特性は、ゲート電圧Ｖｇｓを０Ｖから２０Ｖまで２Ｖ間隔で与えてＩ−Ｖ特性を取得した。尚、図９におけるトランジスタ特性の閾値電圧Ｖｔｈは約４Ｖとした。黒い丸及び白い丸でそれぞれ素子Ｂ、素子Ｃを表現した。図９（ａ）より明らかなように、Ｖｄｓが１Ｖ付近までは、素子Ｂと素子Ｃとに極端な変化は見られない。一方、Ｖｄｓ＞１Ｖの領域では、Ｖｇｓ＝２０Ｖで駆動したときの素子Ｂと素子ＣとのＩ−Ｖ特性で大きな変化が現れ、素子Ｂの方が素子Ｃに比べて飽和電流が大きくなった。この理由について式（１）を用いて説明する。
【０１１４】
素子Ｂと素子Ｃとでは、チャネル層１０６以外の構造を同じとした。従って、式（１）におけるチャネル幅Ｗｃｈ、ゲート絶縁膜容量Ｃｏ及びチャネル長Ｌｇは同じと考えてよい。一方、チャネル部の移動度μｃｈが、素子Ｂと素子Ｃとで異なる。
【０１１５】
素子Ｃのチャネル層１０６０は単一な層で形成されており、例えばその膜厚は約２４ｎｍ、不純物濃度は約約２×１０１８ｃｍ−３である。一般に、ＭＩＳＦＥＴにおけるチャネルでは、キャリアとなる電子がチャネル層内のゲート絶縁膜寄りの経路を通過する。そのため、素子Ｃにおいても、キャリアとなる電子がチャネル層１０６０内のゲート絶縁膜１０７寄りの経路を通過すると考えられる。
【０１１６】
一方、素子Ｂのチャネル層１０６は、アンドープ層である上層１０６ａと、高濃度層である下層１０６ｂから構成されており、キャリアの経路はアンドープ層である上層１０６ａが支配的となると考えられる。ここで、キャリア移動度μｃｈは、一般に、不純物濃度に依存し、不純物濃度が大きいほど移動度が低下することが知られている。これは不純物によるキャリアの散乱が主要因である。従って、チャネル層１０６により、キャリア散乱が少ない上層１０６ａを有する素子Ｂは、キャリア移動度μｃｈが大きくできる分、素子Ｃと比べてトランジスタの飽和電流をより多くすることができると考えられる。
【０１１７】
尚、このチャネル層の多層化に伴うダイオード特性への悪影響はないと考えられる。図９（ｂ）には、Ｖｇｓ＝０Ｖとしたときの、素子Ｂ及び素子Ｃのチャネルダイオード特性を示している。例えば、Ｖｄｓ＝−２Ｖにおいて、素子Ｃと素子Ｂとのダイオード電流はほぼ同等である。従って、チャネル層を多層化することにより、ＭＩＳＦＥＴの飽和電流を向上させつつも、チャネルダイオードの特性を良好に保持できることが示された。
【０１１８】
飽和電流は、チャネル層１０６のキャリア移動度μｃｈのみに限らず、ＪＦＥＴ領域１０２ｊの特性にも依存する。図１０（ａ）は素子Ｂと素子Ａとを比較したトランジスタ特性図であり、図１０（ｂ）は素子Ｂと素子Ａとを比較したチャネルダイオード特性の比較図である。尚、図１０（ａ）のトランジスタ特性における閾値電圧Ｖｔｈは、素子Ａ及び素子Ｂともに約３Ｖとした。図１０（ａ）及び（ｂ）において、黒い丸及び白い丸でそれぞれ素子Ａ、素子Ｂを表現した。図１０（ａ）より明らかなように、Ｖｇｓ＝２０Ｖの印加時において、素子Ｂよりも更に素子Ａの飽和電流が改善していることが分かる。これについて式（２）を用いて説明する。
【０１１９】
素子Ａ及び素子Ｂは共にチャネル層が多層化されているので、以下、ＪＦＥＴ領域１０２ｊ付近での飽和電流Ｉｄｓａｔ２に着目する。素子Ａと素子Ｂとでは、ＪＦＥＴ領域１０２ｊでの移動度μｊ、隣接する２つのボディ領域１０３、１０３０の間隔ａ、ＪＦＥＴ領域１０２ｊの不純物濃度Ｎｊ、及びＪＦＥＴ領域１０２ｊとしてのチャネル幅の長さＷはほぼ同一である。一方、素子Ａのボディ領域１０３は多層化されており、素子Ｂのボディ領域１０３０の構造と異なる。尚、素子Ａのボディ領域１０３のうち第１ボディ領域１０３ａの不純物濃度は、素子Ｂのボディ領域１０３０の不純物濃度と同程度としている。また、素子Ａにおいて第２ボディ領域１０３ｂの不純物濃度は第１ボディ領域１０３ａよりも小さいため、素子Ａの第２ボディ領域１０３ｂの不純物濃度は、素子Ｂのボディ領域１０３０の不純物濃度よりも小さい。
【０１２０】
素子Ａのボディ領域１０３は多層化されているため、以下、ＪＦＥＴ領域１０２ｊを、半導体基板１０１に垂直な方向に対して、第１ボディ領域１０３ａと第２ボディ領域１０３ｂとの境界の上下に分けて考える。すなわち、ＪＦＥＴ領域１０２ｊを、第１ボディ領域１０３ａに挟まれた上側領域と、第２ボディ領域１０３ｂに挟まれた下側領域とに分けて考える。先ず、ＪＦＥＴ領域１０２ｊの上側領域（つまり、第１ボディ領域１０３ａに挟まれたＪＦＥＴ領域）について考察する。この領域においては、素子Ａと素子Ｂとで素子構造（不純物濃度）は同一といえる。従って、この領域に限定すれば、飽和電流Ｉｄｓａｔ２を決定するパラメータは素子Ａと素子Ｂとで大差ないといえる。
【０１２１】
一方、ＪＦＥＴ領域１０２ｊの下側領域に着目すると、ここでは飽和電流Ｉｄｓａｔ２について大きな違いがいえる。ＪＦＥＴ領域１０２ｊにおける移動度μｊ及び不純物濃度Ｎｊは、主に注入領域１０２ｉの不純物濃度で決定されるため、素子Ａと素子Ｂとで差はない。また、例えば、注入領域１０２ｉを形成しない場合であっても、ＪＦＥＴ領域１０２ｊにおける移動度μｊ及び不純物濃度Ｎｊは、主にドリフト層１０２の不純物濃度で決定されるため、素子Ａと素子Ｂとで差はない。また、チャネル幅の長さＷについても、基板上方からみたボディ領域デザインは素子Ａと素子Ｂとで同一としているので、差はない。また、ボディ領域１０３、１０３０の深さＬｐは、素子Ａと素子Ｂとでほとんど変わらないといえる。
【０１２２】
しかし、素子Ａと素子Ｂとを比較すると、ＪＦＥＴ領域１０２ｊのうち、実質的に電流が流れる領域（ここでは有効ＪＦＥＴ領域と定義する）に差が生じる。有効ＪＦＥＴ領域とは、ＪＦＥＴ領域１０２ｊのうち、ボディ領域１０３、１０３０からＪＦＥＴ領域１０２ｊに拡がる空乏層の影響が及ばない領域である。すなわち、上記の式（２）における隣接する２つのボディ領域１０３の間隔ａは、実効的には、有効ＪＦＥＴ領域の幅によって規定される。
【０１２３】
素子Ａにおける第２ボディ領域１０３ｂと素子Ｂのボディ領域１０３０とは、濃度が異なる。ここで、ボディ領域１０３、１０３０の濃度差に伴い、素子Ａと素子Ｂとの有効ＪＦＥＴ領域の幅ａの値は異なる。有効ＪＦＥＴ領域の幅ａが大きくなると、ＪＦＥＴ領域１０２ｊにおける実効的な飽和電流Ｉｄｓａｔ２を大きくすることができる。素子ＢにおいてＪＦＥＴ領域１０２ｊに拡がる空乏層は、ボディ領域１０３０の側面からＪＦＥＴ領域１０２ｊ側に延びる。一方、素子ＡにおいてＪＦＥＴ領域１０２ｊに拡がる空乏層は、素子Ａの第２のボディ領域１０３ｂの濃度が素子Ｂのボディ領域１０３０の濃度よりも小さいため、第２のボディ領域１０３ｂからＪＦＥＴ領域１０２ｊに延びる空乏層の拡がりは、第１のボディ領域１０３ａからＪＦＥＴ領域１０２ｊに延びる空乏層の拡がりよりも小さい。これにより、素子Ａは素子Ｂと比べて有効ＪＦＥＴ領域の幅ａを大きくすることができる。また、有効ＪＦＥＴ領域の幅ａを更に大きくするために、ボディ領域１０３の深さＬｐに対して、より広い有効ＪＦＥＴ領域を確保できる第２ボディ領域１０３ｂ（ボディ領域１０３の深さＬｐに占める第２ボディ領域１０３ｂの深さ）をできるだけ大きくしてもよい。ここで、ボディ領域１０３の全体で考えると、素子Ａのボディ領域１０３では、第２ボディ領域１０３ｂの濃度が素子Ｂに比べて低いため、より広い間隔ａが確保できる。その結果、ＪＦＥＴ領域１０２ｊにおける飽和電流Ｉｄｓａｔ２を大きくすることができる。
【０１２４】
尚、本素子Ａ及び素子Ｂにおけるチャネルダイオード特性は、図１０（ｂ）に示した通りである。素子Ｂに対して素子Ａのダイオードはより多くの電流が流れる。これは、先に述べた有効ＪＦＥＴ領域の効果であり、該有効ＪＦＥＴ領域の幅ａが素子Ａで広くなっているために、ＪＦＥＴ領域１０２ｊでの抵抗成分も小さくなって、チャネルダイオードのオン抵抗も小さくなっているといえる。
【０１２５】
本実施形態の実施例である素子Ａにおけるチャネルダイオードの立ち上がり電圧は、室温において約０．６Ｖであった。室温におけるボディダイオードの立ち上がり電圧は２．５Ｖ以上である。よって、素子Ａにおけるチャネルダイオードは、ボディダイオードよりも立ち上がり電圧が十分に小さいので、ダイオード電流はボディダイオードを構成するｐｎ接合を流れることなく、チャネル層に電流が流れているといえる。これにより、ＳｉＣ半導体素子の結晶劣化の進行を抑制し、高信頼性を保つことが可能となる。
【０１２６】
ここで、本実施形態の素子Ａのチャネルダイオードの特性と、トランジスタの特性とを対比させる。図１０（ａ）のトランジスタ特性のグラフに示すように、素子Ａは、トランジスタはＶｇｓ＝２０Ｖでオン状態であり、Ｖｄｓ＝１Ｖのときのドレイン電流をＩｄ１とすると、オン状態においてＩｄ１＝４３Ａである。一方、図１０（ｂ）のダイオード特性のグラフに示されるように、素子ＡのチャネルダイオードにＩｄ１と同程度の絶対値を有する電流を流すには、−Ｖｄｓ＝１．７Ｖとすればよい。つまり、素子Ａは、トランジスタがオン状態の場合に流れる電流の電流値と同じ大きさの電流を、チャネルダイオードに流すことが可能である。更に、そのような大電流をチャネルダイオードに流すために必要な電圧（−１．７Ｖ）は、ボディダイオードがオンする可能性があるＶｄｓの値（ここでは約−２．５Ｖ）よりも明らかに大きい。つまり、本実施形態の素子Ａにおいては、チャネルダイオードに十分に大きな電流が流れている状態であっても、素子Ａのボディダイオードには電流がまったく流れておらず、ＳｉＣ半導体素子の結晶劣化の進行を抑制して、高信頼性を保つことが可能となる。
【０１２７】
尚、ボディダイオードに電流を流さないために、チャネルダイオードのオン電流｜Ｉｄ１｜を得るためのＶｄｓが、Ｖｄｓ＞−２．５Ｖを満たしてもよい。また、この値の絶対値が更に小さくてもよく、Ｖｄｓ＞−２．０Ｖであれば、チャネルダイオードに電流が流れる際のオン電流の導通損失をも抑えることができる。
【０１２８】
以上より、本実施形態における半導体素子は、飽和電流Ｉｄｓａｔ１及びＩｄｓａｔ２のいずれも大きくしつつ、チャネルダイオード特性を良化できるため、環流ダイオードを内蔵した優れたＭＩＳＦＥＴであるといえる。
【０１２９】
尚、上記では、Ｖｇｓ＝２０Ｖ、Ｖｄｓ＝１Ｖにおけるドレイン電流をＩｄ１と定義される例について説明したが、ドレイン電流Ｉｄ１は、トランジスタがオン状態になるために十分なＶｇｓが印加され、且つＶｄｓ＝１ボルトであるときに流れる電流として定義されればよい。このときのＶｇｓは、例えば、ゲート酸化膜の厚さに基づいて設定されてもよく、ゲート絶縁膜の膜厚をｔｏｘ（ｃｍ）としたとき、Ｖｇｓ＝ｔｏｘ×３×１０６ボルト（＞Ｖｔｈ）として設定されてもよい。
【０１３０】
＜注入領域１０２ｉの変形例＞
尚、本実施形態の半導体素子１００においては、注入領域１０２ｉはボディ領域１０３の下方までの深さと略同一となるように形成したが、ＪＦＥＴ領域１０２ｊ付近での飽和電流Ｉｄｓａｔ２における実効的な隣接ボディ領域の間隔（有効ＪＦＥＴ領域の幅）ａを確保するには、図１１（ａ）に示したように、少なくとも第１ボディ領域１０３ａよりも深い位置にまで注入領域１９２ｉが形成されていてもよい。これにより、第２ボディ領域１０３ｂよりも不純物濃度が大きい第１ボディ領域１０３ａに対して、第１ボディ領域１０３ａに隣接する他の第１ボディ領域１０３ａとの実効的な間隔ａの値を確保することができる。
【０１３１】
更に、図１１（ｂ）に示すように、注入領域１０２ｉが、不純物濃度が異なる第１注入領域１０２ｉａと第２注入領域１０２ｉｂとに分割されていてもよい。注入領域１０２ｉは主に不純物注入により形成されるため、第１注入領域と第２注入領域を明確に分割することは困難ではある。そこで、第１注入領域を形成するための不純物注入と、第２注入領域を形成するための不純物注入とが、異なるエネルギーで形成されることにより少なくとも２つのピーク濃度を有し、このピーク濃度の間で境界を定義して分割してもよい。この場合、第１注入領域１０２ｉａの方が、第２注入領域１０２ｉｂよりも濃度が高く設定される。第１注入領域１０２ｉａの深さについては、先の注入領域１９２ｉと同様に、少なくとも第１ボディ領域１０３ａよりも深い位置にまで形成されていてもよい。この構造により、ＪＦＥＴ領域１０２ｊへの空乏層の拡がりが抑制されるので、ＪＦＥＴ領域１０２ｊの第１注入領域１０２ｉａ及び第２注入領域１０２ｉｂにおける実効的な間隔ａをそれぞれ大きく維持することができる。その結果、より飽和電流が大きい半導体素子を実現できる。例えば、第２注入領域１０２ｉｂの不純物濃度に対して、第１注入領域１０２ｉａの濃度は２倍以上であってもよい。第２注入領域１０２ｉｂの濃度が１×１０１７ｃｍ−３程度であれば、第１注入領域１０２ｉａの濃度は２×１０１７ｃｍ−３以上としてもよい。
【０１３２】
尚、本実施形態に係る半導体素子１００においては、第１ボディ領域１０３ａに対して注入領域１０２ｉが隣接する構造で説明したが、第１ボディ領域１０３ａ及び注入領域１０２ｉの形成時に、パターンの合わせずれが発生すると、先に説明した実効的な間隔ａが小さくなる恐れがある。仮に合わせずれが発生して第１ボディ領域１０３ａと注入領域１０２ｉとの間に隙間が存在すると、その隙間ではＪＦＥＴ領域１０２ｊにおける第１炭化珪素半導体層１０２が暴露される。この第１炭化珪素半導体層１０２は注入領域１０２ｉよりも不純物濃度は小さい。このため、第１ボディ領域１０３ａから延びる空乏層が簡単にこの隙間に拡がるので、この隙間分の実効間隔ａが小さくなる。これにより、ＭＩＳＦＥＴのオン時の飽和電流が小さくなる可能性がある。従って、図１２（ａ）、（ｂ）及び（ｃ）に示したように、第１ボディ領域１０３ａと、注入領域１９２ｉ（又は１０２ｉａ）、注入領域１０２ｉはオーバーラップしていてもよい。このオーバーラップ量は、注入領域やボディ領域形成時のある基準位置に対する合わせずれをΔとした場合に、２×Δ以上としてもよい。これにより、合わせずれに伴う実効間隔ａの減少を抑制することができる。勿論、図１３（ａ）〜（ｃ）に示したように、オーバーラップ量がチャネル長Ｌｃｈよりも大きくなってもよい。
【０１３３】
本実施形態に係る半導体素子においては、第１ボディ領域１０３ａの不純物濃度は、例えば１×１０１８ｃｍ−３以上に設定される。また、注入領域１９２ｉ、１０２ｉａ及び１０２ｉは、第１ボディ領域１０３ａの１桁分以下（第１ボディ領域１０３ａの濃度が１×１０１８ｃｍ−３の場合、１×１０１７ｃｍ−３以下）に設定される。これにより、チャネル領域を規定するチャネル長Ｌｃｈにおける、ボディ領域の不純物濃度への影響を小さくできるので、図１２や図１３に示した半導体素子の閾値電圧Ｖｔｈを所望の値に設計でき、飽和電流が大きく、且つ逆方向のチャネルダイオードのオン電流を大きく取ることができる半導体素子を実現できる。
【０１３４】
（一実施形態の変形例）
以下、図面を参照しながら、本発明の一実施形態の変形例に係る半導体素子を説明する。
【０１３５】
図１４は本変形例に係る半導体素子１００Ａの断面構成を模式的に示している。図１４は、ＳｉＣを用いた縦型ＭＩＳＦＥＴにおけるユニットセル１００ｕを２個並列に接続した断面模式図を示しており、市販される半導体素子１００Ａは、複数のユニットセル１００ｕを含む。図１４において、図１に示す構成部材と同一の構成部材には同一の符号を付している。
【０１３６】
＜半導体素子１００Ａの構成＞
図１４に示すように、本変形例に係る半導体素子１００Ａは、第１導電型、ここではｎ型の第１炭化珪素半導体層１０２の上に形成され、ボディ領域１０３及び不純物領域１０４の少なくとも一部にそれぞれ接するｎ型の第２炭化珪素半導体層（チャネル層）１０６が少なくとも３層構造（例えば１０６ａ１、１０６ｂ１及び１０６ｃ１）として形成されている。
【０１３７】
以下では、本変形例に係る半導体素子１００Ａの、図１に示す一実施形態に係る半導体素子１００との相違点を説明する。
【０１３８】
第２炭化珪素半導体層１０６は、上述の実施形態と同様に、不純物領域１０４及び第１炭化珪素半導体層１０２のうち、第１ボディ領域１０３ａに隣接するＪＦＥＴ領域１０２ｊと電気的に接続され、且つ、第１ボディ領域１０３ａの上に形成される。
【０１３９】
本変形例において、第２炭化珪素半導体層１０６は、エピタキシャル成長によって形成されている。第２炭化珪素半導体層１０６は、不純物領域１０４、第１ボディ領域１０３ａ、及びＪＦＥＴ領域１０２ｊに接して配置されている。図１４に示される例では、第２炭化珪素半導体層１０６は、不純物領域１０４、第１ボディ領域１０３ａ、及びＪＦＥＴ領域１０２ｊの上に形成されている。第２炭化珪素半導体層１０６は、第１ボディ領域１０３ａに接する領域内にチャネル領域１０６ｃを含んでいる。本変形例においても、チャネル領域１０６ｃの長さ（チャネル長Ｌ）は、図１４に示された２つの双方向矢印で示される長さに相当する。
【０１４０】
第２炭化珪素半導体層（チャネル層）１０６は、半導体基板１０１に対して垂直な方向に、不純物濃度の分布を有している。具体的には、第２炭化珪素半導体層１０６は、ゲート絶縁膜１０７に接する側の第１領域及び第１ボディ領域１０３ａに接する側の第２領域よりも、不純物濃度が大きい第３領域を含む。
【０１４１】
以下では、簡便に表現するため、第２炭化珪素半導体層１０６が３層の積層構造である例について説明する。以下、第２炭化珪素半導体層１０６のうち、ボディ領域１０３（不純物領域１０４）に接する側を下層１０６ｃ１、その下層１０６ｃ１の上方に位置する層を中層１０６ｂ１、及びその中層１０６ｂ１の上方に位置する層を上層１０６ａ１と表現する。第２炭化珪素半導体層１０６は、エピタキシャル成長により形成される。第２炭化珪素半導体層１０６の不純物濃度は、エピタキシャル成長中のドーピングガスの流量で主に制御される。ここでは、ドーピングガスを導入して、不純物濃度を意図的に変更し、下層１０６ｃ１、中層ｂ１及び上層１０６ａ１を順次形成する。第２炭化珪素半導体層１０６の下層１０６ｃ１は、例えば不純物濃度が極めて小さいアンドープ状態である。また、第２炭化珪素半導体層１０６の中層１０６ｂ１は、ｎ型の不純物を有している。また、第２炭化珪素半導体層１０６の上層１０６ａ１は、例えば不純物濃度が極めて小さいアンドープ状態である。上層１０６ａ１、中層１０６ｂ１及び下層１０６ｃ１の各境界は、不純物濃度が、例えば不連続に切り替わる２つの境界で定義する。２つの境界のうち、ゲート絶縁膜１０７に近い境界よりも上側を上層１０６ａ１とし、ボディ領域１０３に近い境界よりも下側を下層１０６ｃ１とし、２つの境界の間を中層１０６ｂ１とする。このとき、下層１０６ｃ１から中層１０６ｂ１の方向に対して、不純物濃度が大きくなるような第１の境界と、中層１０６ｂ１から上層１０６ａ１の方向に対して、不純物濃度が小さくなるような第２の境界とを選択する。
【０１４２】
また、このように選択した際に、中層１０６ｂ１の不純物濃度は、下層１０６ｃ１及び上層１０６ａ１のそれぞれの不純物濃度よりも高い。従って、下層１０６ｃ１及び上層１０６ａ１は低濃度層であり、中層１０６ｂ１は高濃度層である。尚、第２炭化珪素半導体層（チャネル層）１０６内で、不純物濃度が連続的に変化する場合は、ゲート絶縁膜１０７に近い表面側から任意の深さ（例えば１０ｎｍ）を上層１０６ａ１とし、下層１０６ｂ１の厚さも例えば１０ｎｍとし、残りを中層１０６ｂ１とする。但し、この場合も中層１０６ｂ１の不純物濃度は、下層１０６ｂ及び上層１０６ａ１のそれぞれの不純物濃度よりも大きい。
【０１４３】
第２炭化珪素半導体層１０６以外の構成は、図１に示した半導体素子１００と同等の構成を採る。更には、半導体素子１００に関する各種の変形例は、本変形例に係る半導体素子１００Ａに対しても適用が可能である。
【０１４４】
＜半導体素子１００Ａの動作及び効果＞
次に、半導体素子１００Ａの動作を説明する。
【０１４５】
半導体素子１００Ａは、すでに述べた半導体素子１００と同様に、ＭＩＳＦＥＴとして動作することと同時に、チャネルダイオードとしても動作する。半導体素子１００との違いは、チャネル層１０６の層構造の違いのみであるが、ゲート絶縁膜１０７の側から見ると、半導体素子１００における上層１０６ａ及び下層１０６ｂと、半導体素子１００Ａにおける上層１０６ａ１及び中層１０６ｂ１において、これらの不純物濃度の大小関係は同様である。半導体素子１００及び１００Ａのチャネル層１０６は、アンドープ層である上層１０６ａ又は１０６ａ１と、高濃度層である下層１０６ｂ又は中層１０６ｂ１とを含み、キャリアの経路はアンドープ層である上層１０６ａ又は１０６ａ１が支配的となると考えられる。ここで、キャリア移動度μｃｈは、一般に、不純物濃度に依存し、不純物濃度が大きいほど移動度が低下することが知られている。これは不純物によるキャリアの散乱が主要因である。従って、チャネル層１０６により、キャリア散乱が少ない上層１０６ａ又は１０６ａ１を有する半導体素子１００及び１００Ａは、キャリア移動度μｃｈが大きくできる分、トランジスタの飽和電流をより多くすることができると考えられる。
【０１４６】
一方、半導体素子１００及び１００Ａの大きな違いは、下層１０６ｃ１の有無である。下層１０６ｃ１を導入することによって、複数の半導体素子１００Ａを半導体ウェハ（例えば３インチ）上に形成する際に、半導体素子１００Ａの特性ばらつきを抑制することが可能となる。これは、チャネル層１０６をエピタキシャル成長により形成することに由来する。半導体素子１００を形成するために、チャネル層１０６を堆積する必要があるが、チャネル層１０６を堆積する初期において、下層１０６ｂの成長初期に、不純物ガスの供給と下層１０６ｂの結晶成長とが不安定になり、下層１０６ｂの下端（下層１０６ｂ及び第１ボディ領域１０３ａの界面）において、不純物が局在することがある。この局在化した不純物により、下層１０６ｂの下端の不純物濃度が期待値よりも極端に大きくなることがある。この層を便宜上、局在層と呼ぶこととする。この局在層を再現性良く安定に形成することは困難で、下層１０６ｂのドーピングに用いる不純物ガス（ここでは窒素）の流量を一定としても、ウェハ内で分布を有し、その結果、チャネル層１０６全体で見た場合、チャネル層１０６内における不純物のドーズ量や膜厚の分布が大きくなる。この結果、ウェハ上に複数形成された半導体素子１００の電気特性が大きくばらついてしまう。一方、下層１０６ｂの下に更に下層１０６ｃ１を挿入した半導体素子１００Ａについては、チャネル層１０６の成長初期（すなわち、下層１０６ｃ１の成長初期）に不純物ガスを導入しないため、先のような局在層が形成されない。これにより、チャネル層１０６内における不純物のドーズ量や膜厚分布を小さくでき、その結果、ウェハ上に複数形成された半導体素子１００Ａの電気特性のばらつきを抑制できるという効果を有する。
【０１４７】
尚、以上の説明では、炭化珪素は４Ｈ−ＳｉＣで説明したが、他のポリタイプ（６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、１５Ｒ−ＳｉＣ等）でも差し支えない。また、面方位として（０００１）面からオフカットした主面で説明したが、他の面（（１１−２０）面や（１−１００）面、（０００−１）面）及びこれらのオフカット面でも差し支えない。また、基板がＳｉからなり、ドリフト層が炭化珪素（３Ｃ−ＳｉＣ）からなるヘテロ接合を有していてもよい。
【産業上の利用可能性】
【０１４８】
本発明は、ＳｉＣ−ＭＩＳＦＥＴ等の半導体素子、及びそれを備えたインバータ回路等の種々の制御装置や駆動装置に広く適用できる。
【符号の説明】
【０１４９】
１００      半導体素子
１００Ａ    半導体素子
１００ｕ    ユニットセル
１０１      半導体基板
１０２      第１炭化珪素半導体層（ドリフト層）
１０２ｊ    ＪＦＥＴ領域
１０２ｉ    注入領域
１０２ｉａ  第１注入領域
１０２ｉｂ  第２注入領域
１０３      ボディ領域
１０３ａ    第１ボディ領域
１０３ｂ    第２ボディ領域
１０３ｕ    底面
１０４      不純物領域
１０５      コンタクト領域
１０６      第２炭化珪素半導体層
１０６ａ    第２炭化珪素半導体層上層
１０６ｂ    第２炭化珪素半導体層下層
１０６ｃ    チャネル領域
１０６ａ１  第２炭化珪素半導体層上層
１０６ｂ１  第２炭化珪素半導体層中層
１０６ｃ１  第２炭化珪素半導体層下層
１０７      ゲート絶縁膜
１０８      ゲート電極
１０９      ソース電極（第１オーミック電極）
１１０      ドレイン電極（第２オーミック電極）
１１１      層間絶縁膜
１１２      上部電極
１１３      裏面電極
１９２ｉ    注入領域
【図１】
0005481605.tif 000002
【図２】
0005481605.tif 000003
【図３】
0005481605.tif 000004
【図４】
0005481605.tif 000005
【図５】
0005481605.tif 000006
【図７】
0005481605.tif 000007
【図８】
0005481605.tif 000008
【図９】
0005481605.tif 000009
【図１０】
0005481605.tif 000010
【図１１】
0005481605.tif 000011
【図１２】
0005481605.tif 000012
【図１３】
0005481605.tif 000013
【図１４】
0005481605.tif 000014
【図６】
0005481605.tif 000015