(57)【特許請求の範囲】
【請求項１】
交流電流発生回路に接続するための第１および第２端子を有し、前記交流電流発生回路が発生した電流を整流する整流回路であって、
第１および第２キャパシタと、
各々が複数の直列接続されたＰＭＯＳ（Positive channel Metal Oxide Semiconductor）トランジスタを含む第１および第２スイッチとを備え、
前記第１端子は、前記第１キャパシタの一方の端子と、前記第１スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第１スイッチの制御端子とに接続され、
前記第２端子は、前記第２キャパシタの一方の端子と、前記第１スイッチにおいて電流が通過する一方の端子と、前記第２スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第２スイッチの制御端子とに接続され、
前記第１キャパシタの他方の端子と、前記第１スイッチにおいて電流が通過する他方の端子と、前記第２スイッチにおいて電流が通過する一方の端子とが接続され、
前記第２キャパシタの他方の端子と、前記第２スイッチにおいて電流が通過する他方の端子とが接続され、
前記第１スイッチは、前記第１端子の電位が負電位であり、かつ前記第２端子の電位が正電位の場合に電流を通過させ、前記第１端子の電位が正電位であり、かつ前記第２端子の電位が負電位の場合に電流を遮断し、
前記第２スイッチは、前記第１端子の電位が負電位であり、かつ前記第２端子の電位が正電位の場合に電流を遮断し、前記第１端子の電位が正電位であり、かつ前記第２端子の電位が負電位の場合に電流を通過させる
整流回路。
【請求項２】
前記第１スイッチは、直列接続された第１および第２ＰＭＯＳトランジスタを含み、
前記第１ＰＭＯＳトランジスタのゲートは、前記第１端子に接続され、
前記第１ＰＭＯＳトランジスタのソースおよびドレインのうち前記第２ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第１キャパシタの他方の端子に接続され、
前記第２ＰＭＯＳトランジスタのゲートは、前記第１キャパシタの他方の端子に接続され、
前記第２ＰＭＯＳトランジスタのソースおよびドレインのうち前記第１ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第２端子に接続されている
請求項１記載の整流回路。
【請求項３】
前記第２スイッチは、直列接続された第３および第４ＰＭＯＳトランジスタを含み、
前記第３ＰＭＯＳトランジスタのゲートは、前記第２端子に接続され、
前記第３ＰＭＯＳトランジスタのソースおよびドレインのうち前記第４ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第２キャパシタの他方の端子に接続され、
前記第４ＰＭＯＳトランジスタのゲートは、前記第２キャパシタの他方の端子に接続され、
前記第４ＰＭＯＳトランジスタのソースおよびドレインのうち前記第３ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第１キャパシタの他方の端子に接続されている
請求項１または２記載の整流回路。
【請求項４】
さらに、
第３および第４キャパシタと、
各々が複数の直列接続されたＰＭＯＳトランジスタを含む第３および第４スイッチとを備え、
前記第１端子は、さらに、前記第３キャパシタの一方の端子と、前記第３スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第３スイッチの制御端子とに接続され、
前記第２端子は、さらに、前記第４キャパシタの一方の端子と、前記第４スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第４スイッチの制御端子とに接続され、
前記第３キャパシタの他方の端子と、前記第３スイッチにおいて電流が通過する一方の端子と、前記第４スイッチにおいて電流が通過する一方の端子とが接続され、
前記第４キャパシタの他方の端子と、前記第４スイッチにおいて電流が通過する他方の端子とが接続され、
前記第２キャパシタの他方の端子と、前記第２スイッチにおいて電流が通過する他方の端子と、前記第３スイッチにおいて電流が通過する他方の端子とが接続され、
前記第３スイッチは、前記第１端子の電位が負電位であり、かつ前記第２端子の電位が正電位の場合に電流を通過させ、前記第１端子の電位が正電位であり、かつ前記第２端子の電位が負電位の場合に電流を遮断し、
前記第４スイッチは、前記第１端子の電位が負電位であり、かつ前記第２端子の電位が正電位の場合に電流を遮断し、前記第１端子の電位が正電位であり、かつ前記第２端子の電位が負電位の場合に電流を通過させる
請求項１〜３のいずれか１項に記載の整流回路。
【請求項５】
前記第３スイッチは、直列接続された第５および第６ＰＭＯＳトランジスタを含み、
前記第５ＰＭＯＳトランジスタのゲートは、前記第１端子に接続され、
前記第５ＰＭＯＳトランジスタのソースおよびドレインのうち前記第６ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第３キャパシタの他方の端子に接続され、
前記第６ＰＭＯＳトランジスタのゲートは、前記第３キャパシタの他方の端子に接続され、
前記第６ＰＭＯＳトランジスタのソースおよびドレインのうち前記第５ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第２キャパシタの他方の端子に接続されている
請求項４記載の整流回路。
【請求項６】
前記第４スイッチは、直列接続された第７および第８ＰＭＯＳトランジスタを含み、
前記第７ＰＭＯＳトランジスタのゲートは、前記第２端子に接続され、
前記第７ＰＭＯＳトランジスタのソースおよびドレインのうち前記第８ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第４キャパシタの他方の端子に接続され、
前記第８ＰＭＯＳトランジスタのゲートは、前記第４キャパシタの他方の端子に接続され、
前記第８ＰＭＯＳトランジスタのソースおよびドレインのうち前記第７ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第３キャパシタの他方の端子に接続されている
請求項４または５記載の整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流回路に関し、特にチャージポンプを行うことが可能な整流回路に関する。
【背景技術】
【０００２】
Ｐａｓｓｉｖｅ型ＲＦＩＤタグに欠かせない回路として整流回路がある。これは、受信した微弱な電力を整流する回路である。【０００３】
従来、整流回路として、ｃｒｏｓｓ−ｃｏｎｎｅｃｔｅｄ  ｂｒｉｄｇｅ回路が知られている（例えば、非特許文献１および２参照）。【０００４】
図１４は、ｃｒｏｓｓ−ｃｏｎｎｅｃｔｅｄ  ｂｒｉｄｇｅ回路の一例を示す図である。この回路は、４つのＭＯＳ（Metal Oxide Semiconductor）トランジスタスイッチをクロス接続した構成となっており、高周波電源（交流電流発生回路）ＲＦの電流を整流することができる。【０００５】
また、スイッチとしてダイオードを用いたＤｉｃｋｓｏｎチャージポンプ回路も知られている（例えば、非特許文献１、３および４参照）。【０００６】
図１５は、Ｄｉｃｋｓｏｎチャージポンプ回路の一例を示す図である。このチャージポンプ回路では、ショットキーダイオードとキャパシタを用いることにより、高周波電源ＲＦの電流を整流し、高周波電源ＲＦの電圧よりも高い電圧を電圧Ｖddに出力することができる。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Z. Zhu, B. Jamali, and P. Cole, “Brief comparison of different rectifier structures for HF and UHF RFID”, The Adelade Auto-ID Lab, The Univirsity of Adelaide, April 2004.
【非特許文献２】Fan Jiang, Donghui Guo, and L. L. Cheng, “Analysis and Design of Power Generator on Passive RFID Transponders”, Progress In Electromagnetics Research Symposium Proceedings, pp.1357-1362, March 24-28, Hangzhou, China, 2008.
【非特許文献３】J. Shin, I.-Y. Chung, Y.-J. Park, and H. Min, “A new charge pump without degradation in threshold voltage due to body effect”, IEEE J. Solid-State Circuits, vol. 35, no. 8, pp. 1227-1230, Aug. 2000.
【非特許文献４】Changming Ma, Xingjun wu , et al.,“A Low-Power RF Front-End of Passive UHF RFID Transponders”, IEEE Asia Pacific Conference on Circuits and Systems, pp.73-76, 2008.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ｃｒｏｓｓ−ｃｏｎｎｅｃｔｅｄ  ｂｒｉｄｇｅ回路では、回路の構成上、チャージポンプを行うことができないという課題がある。【０００９】
一方、Ｄｉｃｋｓｏｎチャージポンプ回路では、ショットキーダイオードを用いているため、閾値電圧による電圧効果が発生し、入力電力に対する出力電力の比を示す変換効率が低くなるという課題がある。【００１０】
本発明は、上述の課題を解決するためになされたものであり、変換効率が高く、かつチャージポンプを行うことが可能な整流回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明のある局面に係る整流回路は、交流電流発生回路に接続するための第１および第２端子を有し、前記交流電流発生回路が発生した電流を整流する整流回路であって、第１および第２キャパシタと、各々が複数の直列接続されたＰＭＯＳ（Positive channel Metal Oxide Semiconductor）トランジスタを含む第１および第２スイッチとを備え、前記第１端子は、前記第１キャパシタの一方の端子と、前記第１スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第１スイッチの制御端子とに接続され、前記第２端子は、前記第２キャパシタの一方の端子と、前記第１スイッチにおいて電流が通過する一方の端子と、前記第２スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第２スイッチの制御端子とに接続され、前記第１キャパシタの他方の端子と、前記第１スイッチにおいて電流が通過する他方の端子と、前記第２スイッチにおいて電流が通過する一方の端子とが接続され、前記第２キャパシタの他方の端子と、前記第２スイッチにおいて電流が通過する他方の端子とが接続され、前記第１スイッチは、前記第１端子の電位が負電位であり、かつ前記第２端子の電位が正電位の場合に電流を通過させ、前記第１端子の電位が正電位であり、かつ前記第２端子の電位が負電位の場合に電流を遮断し、前記第２スイッチは、前記第１端子の電位が負電位であり、かつ前記第２端子の電位が正電位の場合に電流を遮断し、前記第１端子の電位が正電位であり、かつ前記第２端子の電位が負電位の場合に電流を通過させる。【００１２】
この構成によると、スイッチとして複数の直列接続されたＰＭＯＳトランジスタを用いている。このため、ダイオードスイッチを用いる場合に比べ、電圧損失が低くなる。また、第１スイッチが電流を通過させ、第２スイッチが電流を遮断する場合には、第１キャパシタに電荷が蓄積される。このため、第１キャパシタの電圧は交流電流発生回路の電圧と等しくなる。一方、第１スイッチが電流を遮断し、第２スイッチが電流を通過させる場合には、第２キャパシタの電圧は、交流電流発生回路の電圧に第１キャパシタの電圧を加算した値と等しくなる。このため、交流電流発生回路の電圧の２倍の電圧を得ることができ、チャージポンプを行うことができる。また、スイッチとして複数の直列接続されたＰＭＯＳトランジスタを用いていることにより、電流が逆向きに流れるのを防止することができる。【００１３】
好ましくは、前記第１スイッチは、直列接続された第１および第２ＰＭＯＳトランジスタを含み、前記第１ＰＭＯＳトランジスタのゲートは、前記第１端子に接続され、前記第１ＰＭＯＳトランジスタのソースおよびドレインのうち前記第２ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第１キャパシタの他方の端子に接続され、前記第２ＰＭＯＳトランジスタのゲートは、前記第１キャパシタの他方の端子に接続され、前記第２ＰＭＯＳトランジスタのソースおよびドレインのうち前記第１ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第２端子に接続されている。【００１４】
第１キャパシタに電荷が蓄積されている場合には、第１スイッチが通過させる電流と逆向きの電流が第１スイッチに流れようとする場合がある。この構成によると、逆向きに電流が流れようとすると、第２ＰＭＯＳトランジスタが電流を遮断するため、電流が逆向きに流れるのを防止することができる。【００１５】
さらに好ましくは、前記第２スイッチは、直列接続された第３および第４ＰＭＯＳトランジスタを含み、前記第３ＰＭＯＳトランジスタのゲートは、前記第２端子に接続され、前記第３ＰＭＯＳトランジスタのソースおよびドレインのうち前記第４ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第２キャパシタの他方の端子に接続され、前記第４ＰＭＯＳトランジスタのゲートは、前記第２キャパシタの他方の端子に接続され、前記第４ＰＭＯＳトランジスタのソースおよびドレインのうち前記第３ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第１キャパシタの他方の端子に接続されている。【００１６】
第２キャパシタに電荷が蓄積されている場合には、第２スイッチが通過させる電流と逆向きの電流が第２スイッチに流れようとする場合がある。この構成によると、逆向きに電流が流れようとすると、第４ＰＭＯＳトランジスタが電流を遮断するため、電流が逆向きに流れるのを防止することができる。【００１７】
さらに好ましくは、上述の整流回路は、さらに、第３および第４キャパシタと、各々が複数の直列接続されたＰＭＯＳトランジスタを含む第３および第４スイッチとを備え、前記第１端子は、さらに、前記第３キャパシタの一方の端子と、前記第３スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第３スイッチの制御端子とに接続され、前記第２端子は、さらに、前記第４キャパシタの一方の端子と、前記第４スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第４スイッチの制御端子とに接続され、前記第３キャパシタの他方の端子と、前記第３スイッチにおいて電流が通過する一方の端子と、前記第４スイッチにおいて電流が通過する一方の端子とが接続され、前記第４キャパシタの他方の端子と、前記第４スイッチにおいて電流が通過する他方の端子とが接続され、前記第２キャパシタの他方の端子と、前記第２スイッチにおいて電流が通過する他方の端子と、前記第３スイッチにおいて電流が通過する他方の端子とが接続され、前記第３スイッチは、前記第１端子の電位が負電位であり、かつ前記第２端子の電位が正電位の場合に電流を通過させ、前記第１端子の電位が正電位であり、かつ前記第２端子の電位が負電位の場合に電流を遮断し、前記第４スイッチは、前記第１端子の電位が負電位であり、かつ前記第２端子の電位が正電位の場合に電流を遮断し、前記第１端子の電位が正電位であり、かつ前記第２端子の電位が負電位の場合に電流を通過させる。【００１８】
この構成によると、第３スイッチが電流を通過させ、第４スイッチが電流を遮断する場合には、第３キャパシタに電荷が蓄積される。第３キャパシタの電圧は、交流電流発生回路の電圧に第２キャパシタの電圧を加算した値と等しくなる。このため、交流電流発生回路の電圧の３倍の電圧を得ることができる。一方、第３スイッチが電流を遮断し、第４スイッチが電流を通過させる場合には、第４キャパシタの電圧は、交流電流発生回路の電圧に第３キャパシタの電圧を加算した値と等しくなる。このため、交流電流発生回路の電圧の４倍の電圧を得ることができ、チャージポンプを行うことができる。また、スイッチとして複数の直列接続されたＰＭＯＳトランジスタを用いていることにより、電流が逆向きに流れるのを防止することができる。【００１９】
好ましくは、前記第３スイッチは、直列接続された第５および第６ＰＭＯＳトランジスタを含み、前記第５ＰＭＯＳトランジスタのゲートは、前記第１端子に接続され、前記第５ＰＭＯＳトランジスタのソースおよびドレインのうち前記第６ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第３キャパシタの他方の端子に接続され、前記第６ＰＭＯＳトランジスタのゲートは、前記第３キャパシタの他方の端子に接続され、前記第６ＰＭＯＳトランジスタのソースおよびドレインのうち前記第５ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第２キャパシタの他方の端子に接続されている。【００２０】
第３キャパシタに電荷が蓄積されている場合には、第３スイッチが通過させる電流と逆向きの電流が第３スイッチに流れようとする場合がある。この構成によると、逆向きに電流が流れようとすると、第６ＰＭＯＳトランジスタが電流を遮断するため、電流が逆向きに流れるのを防止することができる。【００２１】
さらに好ましくは、前記第４スイッチは、直列接続された第７および第８ＰＭＯＳトランジスタを含み、前記第７ＰＭＯＳトランジスタのゲートは、前記第２端子に接続され、前記第７ＰＭＯＳトランジスタのソースおよびドレインのうち前記第８ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第４キャパシタの他方の端子に接続され、前記第８ＰＭＯＳトランジスタのゲートは、前記第４キャパシタの他方の端子に接続され、前記第８ＰＭＯＳトランジスタのソースおよびドレインのうち前記第７ＰＭＯＳトランジスタに直列接続されていない側の端子は、前記第３キャパシタの他方の端子に接続されている。【００２２】
第４キャパシタに電荷が蓄積されている場合には、第４スイッチが通過させる電流と逆向きの電流が第４スイッチに流れようとする場合がある。この構成によると、逆向きに電流が流れようとすると、第８ＰＭＯＳトランジスタが電流を遮断するため、電流が逆向きに流れるのを防止することができる。
【発明の効果】
【００２３】
本発明によると、変換効率が高く、かつチャージポンプを行うことが可能な整流回路を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の実施の形態に係る整流回路の回路図である。
【図２】図２は、スイッチの詳細な構成を示す回路図である。
【図３】図３は、本発明の実施の形態に係る整流回路の詳細な構成を示す回路図である。
【図４】図４は、整流回路の動作について説明するための図である。
【図５】図５は、チャージポンプ回路の回路図である。
【図６】図６は、段数を２とした場合のチャージポンプ回路の詳細な構成を示す回路図である。
【図７】図７は、スイッチの分類について説明するための図である。
【図８】図８は、図７に示した各スイッチを駆動するための最小必要電圧、すなわち各スイッチにおける電圧損失を示す図である。
【図９】図９は、電圧損失の比較結果を示す図である。
【図１０】図１０は、最小必要電圧の比較結果を示す図である。
【図１１】図１１は、変換効率と出力電圧との比較結果を示す図である。
【図１２】図１２は、シミュレーション実験の対象とした整流回路を示す図である。
【図１３】図１３は、高周波電源の電圧と変換効率との関係を示すグラフである。
【図１４】図１４は、ｃｒｏｓｓ−ｃｏｎｎｅｃｔｅｄ  ｂｒｉｄｇｅ回路の一例を示す図である。
【図１５】図１５は、Ｄｉｃｋｓｏｎチャージポンプ回路の一例を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２６】
図１は、本発明の実施の形態に係る整流回路の回路図である。
【００２７】
整流回路は、高周波電源（交流電流発生回路）ＲＦに接続するための端子１１および１２を有し、高周波電源ＲＦが発生した電流を整流する回路であって、キャパシタＣ１およびＣ２と、各々が複数の直列接続されたＰＭＯＳトランジスタを含むスイッチＳ１およびＳ２とを備える。
【００２８】
端子１１は、キャパシタＣ１の一方の端子と、スイッチＳ１における電流の通過および遮断を制御する制御信号を受け付けるスイッチＳ１の制御端子１０１とに接続されている。
【００２９】
また、端子１２は、キャパシタＣ２の一方の端子と、スイッチＳ１において電流が通過する一方の端子と、スイッチＳ２における電流の通過および遮断を制御する制御信号を受け付けるスイッチＳ２の制御端子１０２とに接続されている。
【００３０】
さらに、キャパシタＣ１の他方の端子と、スイッチＳ１において電流が通過する他方の端子と、スイッチＳ２において電流が通過する一方の端子とが、接点Ａにおいて接続されている。
【００３１】
さらにまた、キャパシタＣ２の他方の端子と、スイッチＳ２において電流が通過する他方の端子とが、接点Ｂにおいて接続されている。
【００３２】
スイッチＳ１は、端子１１の電位が負電位であり、かつ端子１２の電位が正電位の場合に電流を通過させ、端子１１の電位が正電位であり、かつ端子１２の電位が負電位の場合に電流を遮断する。
【００３３】
スイッチＳ２は、端子１１の電位が負電位であり、かつ端子１２の電位が正電位の場合に電流を遮断し、端子１１の電位が正電位であり、かつ端子１２の電位が負電位の場合に電流を通過させる。
【００３４】
図２は、スイッチＳ１の詳細な構成を示す回路図である。スイッチＳ１は、直列接続されたＰＭＯＳトランジスタＭａ１およびＭｂ１を含む。
【００３５】
ＰＭＯＳトランジスタＭａ１のゲートは制御端子１０１に接続され、ＰＭＯＳトランジスタＭａ１のソースおよびドレインのうち、ＰＭＯＳトランジスタＭｂ１に接続されていない側の端子は、ＰＭＯＳトランジスタＭｂ１のゲートに接続されている。
【００３６】
スイッチＳ２もスイッチＳ１と同様の構成を有する。
【００３７】
図３は、本発明の実施の形態に係る整流回路の詳細な構成を示す回路図である。
【００３８】
図３に示す整流回路は、図１に示した整流回路の構成において、スイッチＳ１およびＳ２の構成を詳細に示した構成を有する。
【００３９】
つまり、スイッチＳ１は、図２に示した構成を有する。
【００４０】
ここで、ＰＭＯＳトランジスタＭｂ１のゲートは、接点Ａに接続され、ＰＭＯＳトランジスタＭｂ１のソースおよびドレインのうちＰＭＯＳトランジスタＭａ１に直列接続されていない側の端子は、第２端子１２に接続されている。
【００４１】
スイッチＳ２は、直列接続されたＰＭＯＳトランジスタＭａ２およびＭｂ２を含む。
【００４２】
ＰＭＯＳトランジスタＭａ２のゲートは、端子１２に接続されている。
【００４３】
また、ＰＭＯＳトランジスタＭａ２のソースおよびドレインのうちＰＭＯＳトランジスタＭｂ２に直列接続されていない側の端子は、接点Ｂに接続されている。
【００４４】
さらに、ＰＭＯＳトランジスタＭｂ２のゲートは、接点Ｂに接続されている。
【００４５】
さらにまた、ＰＭＯＳトランジスタＭｂ２のソースおよびドレインのうちＰＭＯＳトランジスタＭａ２に直列接続されていない側の端子は、接点Ａに接続されている。
【００４６】
このような構成におけるスイッチＳ１の動作について説明する。
【００４７】
端子１１の電位が負電位となり、端子１２の電位が正電位となったときを負の半周といい、端子１１の電位が正電位となり、端子１２の電位が負電位となったときを正の半周という。
【００４８】
負の半周において、ＰＭＯＳトランジスタＭａ１のゲートが負電位となるため、ＰＭＯＳトランジスタＭａ１は、ソース−ドレイン間で電流を通過させる（ＯＮ状態となる）。このとき、接点Ａの電位ＶAは、キャパシタＣ１の電圧をＶC1、高周波電源ＲＦの電圧をＶRFとしたとき、以下の（式１）が成り立つ。
【００４９】
ＶA＝ＶC1＋ＶRF    …（式１）
また、以下の（式２）の関係が成り立つ。
【００５０】
｜ＶRF｜≧｜ＶC1｜    …（式２）
このため、（式１）と（式２）より（式３）が成立する。
【００５１】
ＶA≦０    …（式３）
となる。よって、ＰＭＯＳトランジスタＭｂ１もＯＮ状態となる。よって、スイッチＳ１はＯＮとなる。
【００５２】
また、負の半周において、端子１２の電位は負電位となる。このため、ＰＭＯＳトランジスタＭａ２は、ソース−ドレイン間を流れる電流を遮断する（ＯＦＦ状態となる）。よって、スイッチＳ２はＯＦＦとなる。
【００５３】
なお、負の半周においては、端子１２から接点Ａに向かって電流が流れるが、キャパシタＣ１に十分な電荷がたまっているときに、接点Ａから端子１２に向かって電流は流れようとする。これを防止するために、ＰＭＯＳトランジスタＭｂ１が設けられている。
【００５４】
一方、正の半周において、端子１１の電位は正電位となる。このため、ＰＭＯＳトランジスタＭａ１はＯＦＦ状態となる。よって、スイッチＳ１はＯＦＦとなる。
【００５５】
また、正の半周において、端子１２の電位は負電位となる。このため、ＰＭＯＳトランジスタＭａ２はＯＮ状態となる。このとき、接点Ｂの電位ＶBと接点Ａの電位ＶAとの間には、以下の（式４）に示す関係が成り立つ。
【００５６】
ＶB≦ＶA    …（式４）
よって、ＰＭＯＳトランジスタＭｂ２のゲートの電位はソースの電位よりも低くなる。このため、ＰＭＯＳトランジスタＭｂ２はＯＮ状態となる。よって、スイッチＳ２はＯＮとなる。
【００５７】
なお、正の半周においては、接点Ａから接点Ｂに向かって電流が流れるが、キャパシタＣ２に十分な電荷がたまっているときに、接点Ｂから接点Ａに向かって電流は流れようとする。これを防止するために、ＰＭＯＳトランジスタＭｂ２が設けられている。
【００５８】
次に、本実施の形態に係る整流回路の動作原理について説明する。
【００５９】
図４は、整流回路の動作について説明するための図である。
【００６０】
図４（ａ）は、負の半周の時の整流回路の動作を示している。負の半周の時には、スイッチＳ１がＯＮし、スイッチＳ２がＯＦＦする。このため、電流は、矢印で示すように、端子１２、スイッチＳ１、接点Ａ、キャパシタＣ１、端子１１の順に流れ、キャパシタＣ１に電荷が蓄積される。このときのキャパシタＣ１の電圧ＶC1は、以下の（式５）で示される。
【００６１】
ＶC1＝｜ＶRF｜    …（式５）
【００６２】
図４（ｂ）は、正の半周の時の整流回路の動作を示している。正の半周の時には、スイッチＳ１がＯＦＦし、スイッチＳ２がＯＮする。このため、電流は、矢印で示すように、端子１１、キャパシタＣ１、接点Ａ、スイッチＳ２、接点Ｂ、キャパシタＣ２、端子１２の順に流れる。キャパシタＣ２の電圧ＶC2は、高周波電源ＲＦの電圧ＶRFにキャパシタＣ１の電圧ＶC1を加算したものになる。また、キャパシタＣ１には、負の半周の時に、電荷が充電され、その電圧ＶC1には、（式５）の関係が成り立っている。このため、キャパシタＣ２の電圧ＶC2は、以下の（式６）で示される。
【００６３】
ＶC2＝２×｜ＶRF｜    …（式６）
このように、高周波電源ＲＦの電圧ＶRFの２倍の電圧を得ることができる。
【００６４】
上記した整流回路をＮ段構成とすることにより、チャージポンプ回路を実現することができる。
【００６５】
図５は、チャージポンプ回路の回路図である。
【００６６】
チャージポンプ回路は、上述した整流回路を多段接続することにより得られる。ここでは、整流回路をＮ段接続した例を示している。
【００６７】
チャージポンプ回路は、Ｎ個のキャパシタＣ２ｉ−１（ｉ＝１〜Ｎ）と、Ｎ個のキャパシタＣ２ｉ（ｉ＝１〜Ｎ）と、Ｎ個のスイッチＳ２ｉ−１（ｉ＝１〜Ｎ）と、Ｎ個のスイッチＳ２ｉ（ｉ＝１〜Ｎ）とを備える。
【００６８】
端子１１は、各キャパシタＣ２ｉ−１（ｉ＝１〜Ｎ）の一方の端子と、各スイッチＳ２ｉ−１（ｉ＝１〜Ｎ）における電流の通過および遮断を制御する制御信号を受け付ける各スイッチＳ２ｉ−１（ｉ＝１〜Ｎ）の制御端子に接続されている。
【００６９】
また、端子１２は、各キャパシタＣ２ｉ（ｉ＝１〜Ｎ）の一方の端子と、各スイッチＳ２ｉ（ｉ＝１〜Ｎ）における電流の通過および遮断を制御する制御信号を受け付ける各スイッチＳ２ｉ（ｉ＝１〜Ｎ）の制御端子とに接続されている。
【００７０】
また、スイッチＳ１において電流が通過する一方の端子が、端子１２に接続されている。また、各スイッチＳ２ｉ−１（ｉ＝２〜Ｎ）において電流が通過する一方の端子が、１つ前の段の各キャパシタＣ２ｉ（ｉ＝１〜Ｎ−１）の他方の端子に接続されている。
【００７１】
さらに、各キャパシタＣ２ｉ−１（ｉ＝１〜Ｎ）の他方の端子と、各スイッチＳ２ｉ−１（ｉ＝１〜Ｎ）において電流が通過する他方の端子と、各スイッチＳ２ｉ（ｉ＝１〜Ｎ）において電流が通過する一方の端子とが接続されている。
【００７２】
さらにまた、各キャパシタＣ２ｉ（ｉ＝１〜Ｎ）の他方の端子と、各スイッチＳ２ｉ（ｉ＝１〜Ｎ）において電流が通過する他方の端子とが接続されている。
【００７３】
各スイッチＳ２ｉ−１（ｉ＝１〜Ｎ）は、端子１１の電位が負電位であり、かつ端子１２の電位が正電位の場合に電流を通過させ、端子１１の電位が正電位であり、かつ端子１２の電位が負電位の場合に電流を遮断する。
【００７４】
各スイッチＳ２ｉ（ｉ＝１〜Ｎ）は、端子１１の電位が負電位であり、かつ端子１２の電位が正電位の場合に電流を遮断し、端子１１の電位が正電位であり、かつ端子１２の電位が負電位の場合に電流を通過させる。
【００７５】
各スイッチＳ２ｉ−１（ｉ＝１〜Ｎ）は、図３に示したスイッチＳ１と同様の構成を有し、各スイッチＳ２ｉ（ｉ＝１〜Ｎ）は、図３に示したスイッチＳ２と同様の構成を有する。
【００７６】
図６は、Ｎ＝２とした場合のチャージポンプ回路の詳細な構成を示す回路図である。
【００７７】
チャージポンプ回路は、図３に示した整流回路の構成に加えて、キャパシタＣ３およびＣ４と、スイッチＳ３およびＳ４とを含む。
【００７８】
スイッチＳ３は、直接接続されたＰＭＯＳトランジスタＭａ３およびＭｂ３を含む。スイッチＳ４は、直列接続されたＰＭＯＳトランジスタＭａ４およびＭｂ４を含む。
【００７９】
ＰＭＯＳトランジスタＭｂ３およびＭｂ４は、それぞれ、ＰＭＯＳトランジスタＭｂ１およびＭｂ２と同様に逆方向に電流が流れるのを防止するために設けられている。
【００８０】
端子１１には、さらに、キャパシタＣ３の一方の端子と、ＰＭＯＳトランジスタＭａ３のゲートが接続されている。
【００８１】
接点Ｃには、キャパシタＣ３の他方の端子と、ＰＭＯＳトランジスタＭａ３のソースおよびドレインのうちＰＭＯＳトランジスタＭｂ３に接続されていない側の端子と、ＰＭＯＳトランジスタＭｂ３のゲートと、ＰＭＯＳトランジスタＭｂ４のソースおよびドレインのうちＰＭＯＳトランジスタＭａ４に直列接続されていない側の端子が接続されている。
【００８２】
端子１２には、さらに、ＰＭＯＳトランジスタＭａ４のゲートと、キャパシタＣ４の一方の端子とが接続されている。
【００８３】
接点Ｄには、ＰＭＯＳトランジスタＭａ４のソースおよびドレインのうちＰＭＯＳトランジスタＭｂ４に直列接続されていない側の端子と、ＰＭＯＳトランジスタＭｂ４のゲートとがキャパシタＣ４の他方の端子とが接続されている。
【００８４】
接点Ｂには、キャパシタＣ２の他方の端子と、ＰＭＯＳトランジスタＭａ２のソースおよびドレインのうちＰＭＯＳトランジスタＭｂ２に接続されていない側の端子と、ＰＭＯＳトランジスタＭｂ３のソースおよびドレインのうちＰＭＯＳトランジスタＭａ３に接続されていない側の端子とが接続されている。
【００８５】
スイッチＳ３は、スイッチＳ１と同様に、負の半周の時にＯＮとなり、正の半周の時にＯＦＦとなる。また、スイッチＳ４は、スイッチＳ２と同様に、負の半周の時にＯＦＦとなり、正の半周の時にＯＮとなる。
【００８６】
上述したように、キャパシタＣ１およびＣ２の電圧ＶC1およびＶC2は、それぞれ（式５）および（式６）により示される。
【００８７】
負の半周の時には、スイッチＳ１およびＳ３がＯＮとなり、スイッチＳ３を通過する電流は、端子１２、キャパシタＣ２、接点Ｂ、スイッチＳ３、接点Ｃ、キャパシタＣ３、端子１１の順に流れる。キャパシタＣ３の電圧ＶC3は、高周波電源ＲＦの電圧ＶRFにキャパシタＣ２の電圧ＶC2を加算したものになる。このため、キャパシタＣ３の電圧ＶC3は、以下の（式７）で示される。
【００８８】
ＶC3＝３×｜ＶRF｜    …（式７）
また、正の半周の時には、スイッチＳ２およびＳ４がＯＮとなり、スイッチＳ４を通過する電流は、端子１１、キャパシタＣ３、接点Ｃ、スイッチＳ４、接点Ｄ、キャパシタＣ４、端子１２の順に流れる。キャパシタＣ４の電圧ＶC4は、高周波電源ＲＦの電圧ＶRFにキャパシタＣ３の電圧ＶC3を加算したものになる。このため、キャパシタＣ４の電圧ＶC4は、以下の（式８）で示される。
【００８９】
ＶC4＝４×｜ＶRF｜    …（式８）
このように、２段の整流回路からなるチャージポンプ回路を構成することにより、高周波電源ＲＦの電圧ＶRFの４倍の電圧を得ることができる。
【００９０】
図５に示したＮ段の整流回路からなるチャージポンプでは、２段の場合と同様の処理が行なわれることより、高周波電源ＲＦの電圧ＶRFのＮ倍の電圧を得ることができる。
【００９１】
次に、本実施の形態に係る整流回路の変換効率が高い理由について説明する。
【００９２】
図７は、スイッチの分類について説明するための図である。
【００９３】
スイッチには、大きく分けてダイオードスイッチと、ＭＯＳトランジスタスイッチとがある。また、ダイオードスイッチには、ダイオードによる実現方法と、ＭＯＳトランジスタのダイオード接続による実現方法とがある。同図においては、それぞれのスイッチの代表的な回路図を示している。
【００９４】
図８は、図７に示した各スイッチを駆動するための最小必要電圧、すなわち各スイッチにおける電圧損失を示す図である。ここで、正方向電圧損失をＶforwardとし、ダイオードの閾値電圧をＶthとすると、２種類のダイオードスイッチにおける電圧損失はそれぞれＶth＋Ｖforwardとなる。これに対して、ＭＯＳトランジスタスイッチにおいては、閾値電圧Ｖthの電圧損失が無いため、電圧損失はＶforwardとなる。なお、正方向電圧損失Ｖforwardと閾値電圧Ｖthとの間には、以下の（式９）で示す関係が成り立つ。このため、ＭＯＳトランジスタスイッチの電圧損失は、ダイオードスイッチの電圧損失に比べ、かなり小さいことがわかる。
【００９５】
Ｖforward≪Ｖth    …（式９）
次に、ｃｒｏｓｓ−ｃｏｎｎｅｃｔｅｄ  ｂｒｉｄｇｅ回路と、Ｄｉｃｋｓｏｎチャージポンプ回路と、図５に示した本実施の形態に係るチャージポンプ回路とにおける電圧損失について比較する。
【００９６】
図９は、上記３つの回路の電圧損失の比較結果を示す図である。
【００９７】
ｃｒｏｓｓ−ｃｏｎｎｅｃｔｅｄ  ｂｒｉｄｇｅ回路は、ＭＯＳトランジスタスイッチを用いており、正の半周期または負の半周期において電流が通過するＭＯＳトランジスタの数は２つである。このため、電圧損失は２×Ｖforwardとなる。しかしながら、上述したようにｃｒｏｓｓ−ｃｏｎｎｅｃｔｅｄ  ｂｒｉｄｇｅ回路を用いてチャージポンプ回路を構成することはできない。
【００９８】
Ｄｉｃｋｓｏｎチャージポンプ回路は、ダイオードスイッチを用いており、正の半周期または負の半周期において、各整流回路に流れる電流が通過するダイオードスイッチの数は１つである。このため、整流回路１段あたりの電圧損失はＶth＋Ｖforwardとなる。Ｄｉｃｋｓｏｎチャージポンプ回路は、整流回路がＮ段積み重ねられて構成されているため、Ｄｉｃｋｓｏｎチャージポンプ回路における電圧損失はＮ×（Ｖth＋Ｖforward）となる。
【００９９】
本実施の形態に係るチャージポンプ回路は、ＭＯＳトランジスタスイッチを用いており、正の半周期または負の半周期において、各整流回路に流れる電流が通過するＰＭＯＳトランジスタの数は２つである。このため、整流回路１段あたりの電圧損失は２×Ｖforwardとなる。本実施の形態に係るチャージポンプ回路は、整流回路がＮ段積み重ねられて構成されているため、Ｄｉｃｋｓｏｎチャージポンプ回路における電圧損失はＮ×（２×Ｖforward）となる。
【０１００】
ここで、Ｄｉｃｋｓｏｎチャージポンプ回路と本実施の形態に係るチャージポンプ回路との電圧損失を比較する。上述したように、正方向電圧損失Ｖforwardと閾値電圧Ｖthとの間には、（式９）で示す関係が成り立つ。このため、本実施の形態に係るチャージポンプ回路の電圧損失のほうが、Ｄｉｃｋｓｏｎチャージポンプ回路の電圧損失に比べてかなり小さいことがわかる。
【０１０１】
図１０は、上記３つの回路を駆動させるための最小必要電圧の比較結果を示す図である。
【０１０２】
図９に示すような電圧損失が生じるため、出力電圧をＶoutとし最小必要電圧をＶin_minとした場合には、図１０に示すような関係が成り立つ。したがって、本実施の形態に係るチャージポンプ回路によると、Ｄｉｃｋｓｏｎチャージポンプ回路に比較して、少ない電圧でチャージポンプを行うことができる。
【０１０３】
以上説明した比較結果をまとめると、図１１に示すようになる。つまり、ｃｒｏｓｓ−ｃｏｎｎｅｃｔｅｄ  ｂｒｉｄｇｅ回路は、変換効率が高いが、チャージポンプを行うことができないため、出力電圧は低い。また、Ｄｉｃｋｓｏｎチャージポンプ回路は、電圧損失が大きいため、変換効率が低いが、出力電圧は高い。これに対して、本実施の形態に係る整流回路およびチャージポンプ回路では、電圧損失が小さいため変換効率が高く、かつ、チャージポンプを行うことができるため出力電圧も高い。
【０１０４】
なお、本実施の形態に係るチャージポンプ回路および整流回路では、電流が逆方向に流れるのを防止するためのＰＭＯＳトランジスタが設けられているが、上述したようにＭＯＳトランジスタスイッチはダイオードスイッチに比べて閾値電圧が低い、このため、逆方向電流の低減を低い閾値電圧で実現することができる。
【０１０５】
次に、変換効率についてシミュレーションを行った結果を示す。
【０１０６】
図１２は、シミュレーション実験の対象とした整流回路を示す図である。この回路は、図３に示した整流回路の構成においてキャパシタＣ２と並列に抵抗Ｒを設けた構成となっている。シミュレーション条件として高周波電源ＲＦの電圧ＶRFおよび高周波電源ＲＦの内部抵抗Ｚｓを、以下の（式１０）および（式１１）にそれぞれ定義する。
【０１０７】
ＶRF＝−３０ｄＢｍ（＝１ｍＷ）    …（式１０）
Ｚｓ＝１０＋ｊ１００    …（式１１）
また、キャパシタＣ１の容量値およびキャパシタＣ２の容量値を、それぞれ１０ｐＦとし、抵抗Ｒの抵抗値を２ＭΩとする。
【０１０８】
このとき、出力電圧Ｖddは約０．７６Ｖとなり、出力電流Ｉoutは約０．４２μＡとなる。よって、出力電力Ｐoutは約０．３２μＷとなる。ここで、変換効率ηを以下の（式１２）で定義すると、変換効率ηは３２％となり、高い変換効率が得られていることが分かる。
【０１０９】
η＝（平均出力電力／全入力電力）×１００（％）    …（式１２）
【０１１０】
図１３は、高周波電源ＲＦの電圧ＶRFと変換効率ηとの関係を示すグラフである。このグラフからも分かるように、電圧ＶRFが、およそ−３０ｄＢｍ以上で高い変換効率が得られていることが分かる。
【０１１１】
以上説明したように、本実施の形態に係る整流回路およびチャージポンプ回路によると、変換効率が高く、かつチャージポンプを行うことが可能である。
【０１１２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１１３】
本発明は、整流回路およびチャージポンプ回路に適用でき、特にＰａｓｓｉｖｅ型ＲＦＩＤタグ等に適用できる。
【符号の説明】
【０１１４】
１１、１２  端子
１０１、１０２  制御端子
Ａ、Ｂ  接点
Ｃ１〜Ｃ４  キャパシタ
Ｍａ１〜Ｍａ４、Ｍｂ１〜Ｍｂ４  ＰＭＯＳトランジスタ
Ｒ  抵抗
ＲＦ  高周波電源
Ｓ１〜Ｓ４  スイッチ
【図１】
0005435678.tif 000002
【図２】
0005435678.tif 000003
【図３】
0005435678.tif 000004
【図４】
0005435678.tif 000005
【図５】
0005435678.tif 000006
【図６】
0005435678.tif 000007
【図７】
0005435678.tif 000008
【図８】
0005435678.tif 000009
【図９】
0005435678.tif 000010
【図１０】
0005435678.tif 000011
【図１１】
0005435678.tif 000012
【図１２】
0005435678.tif 000013
【図１３】
0005435678.tif 000014
【図１４】
0005435678.tif 000015
【図１５】
0005435678.tif 000016