(57)【特許請求の範囲】
【請求項１】
III−Ｖ族化合物半導体単結晶基板の研磨面と、前記単結晶基板と同等以上の大きさを有するホール素子用の磁性体基板の表面と、を接着する第１工程と、
前記単結晶基板の、前記磁性体基板との接着面とは反対側の表面を、前記単結晶基板の厚みが５〜１０［μｍ］になるまで研磨する第２工程と、
第２工程により研磨した前記単結晶基板の表面に、ホール素子パターンとしての複数の感磁性部を形成する第３工程と、
第３工程により形成された個々の前記感磁性部を前記磁性体基板ごと切断して多数のホール素子チップを分割形成する第４工程と、
前記磁性体基板と同一材質である電流センサ用の磁性体コアの表面に形成され、かつ、前記ホール素子チップの前記磁性体基板に適合する形状の段差部に、前記磁性体基板の前記単結晶基板との接着面側の表面と前記磁性体コアの表面とが面一状になるように前記磁性体基板を接着する第５工程と、
第５工程により前記磁性体コアに接着された前記ホール素子チップの前記感磁性部に電極を形成すると共に、前記感磁性部を覆うように保護膜を形成する第６工程と、
前記磁性体コア及び前記感磁性部を含む磁気回路を構成するように他の磁性体コアを組み付ける第７工程と、
を有することを特徴とする電流センサの製造方法。
【請求項２】
請求項１に記載した電流センサの製造方法において、
前記磁性体基板及び前記磁性体コアを、フェライトにより構成したことを特徴とする電流センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール素子を内蔵した電流センサの製造方法に関するものである。
【背景技術】
【０００２】
図８は、特許文献１に記載されたクランプ式電流センサの主要部を示しており、図８（ａ）は正面図、図８（ｂ）は平面図である。
これらの図において、２１は下辺コア、２２，２３は側辺コア、２４は上辺コアであり、これらのコア２１〜２４により、被測定電流が流れる導線５０が内部空間を貫通する磁気コアが構成されている。また、一方の側辺コア２３の底面と下辺コア２１の端部上面との間にはフレキシブル基板２５が配置されており、図９に詳しく示すように、側辺コア２３の底面直下に配置された磁電変換部２６の各電極２６ｃが、フレキシブル基板２５の回路パターンと接続されるようになっている。図８（ｂ）において、２７は側辺コア２３を受容するフレキシブル基板２５の切欠部、２８はボンディングワイヤ２９を引き出すための切欠部である。
【０００３】
図９は、図８（ｂ）におけるＡ−Ａ線拡大断面図である。図９に示すように、磁電変換部２６は、下辺コア２１の端部上面に成膜されたＳｉＯ２からなる絶縁層２６ａと、磁電変換素子としてのホール素子２６ｂと、このホール素子２６ｂから引き出された４個の電極２６ｃと、ホール素子２６ｂの上面を覆うＳｉＯ２からなる保護膜２６ｄと、を備えている。なお、２９は、前述の如く電極２６ｃをフレキシブル基板２５の回路パターンに接続するためのボンディングワイヤである。
【０００４】
この従来技術によれば、磁電変換部２６の全体の厚みを例えば３．４[μｍ]程度にまで薄くし、側辺コア２３の底面を、フレキシブル基板２５の切欠部２７を介して保護膜２６ｄに直接接触させることができる。
これにより、側辺コア２３の底面と下辺コア２１の端部上面との間に形成される空隙長を磁電変換部２６の総厚みと同等程度まで短くすることができる。従って、空隙長に反比例する磁束密度を増大させ、磁束検出感度ひいては電流センサとしての電流検出感度を向上させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３９４３２６３号公報（段落［００１２］〜［００２３］、図１，図２等）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述したように、磁電変換素子としてホール素子を用いた電流センサの電流検出感度を向上させるためには、磁電変換部の総厚みを薄くして空隙長を極力短くすることが有効である。
しかし、Ｓ／Ｎ比に着目した場合、ホール素子自体により発生するノイズを考慮しなければ、Ｓ／Ｎ比の向上は不可能である。ホール素子自体のノイズを低減するためには、磁電変換部を厚くすること、並びに、磁電変換部の特性（電子移動度）を向上させることが重要であるが、前述した従来技術は、もっぱら電流検出感度の向上を優先させるために磁電変換部の薄膜化を目指しており、ノイズの低減効果は少ないものであった。
【０００７】
更に、上記の従来技術では、複数の切欠部２７，２８を有するフレキシブル基板２５等を始めとして、磁電変換部２６の周囲の構造が概して複雑であり、製造工程数も多いためコスト高になる等の問題もあった。
【０００８】
なお、他の従来技術として、非常に割れやすい半導体単結晶基板をホール素子の材料に用いる電流センサにおいて、単結晶基板の破損防止や後工程での取り扱いの容易さを考慮してシリコン等の支持基板上に単結晶基板を接着し、その状態でホール素子チップを作成して最終的に支持基板を除去するようにした電流センサも知られている。
しかし、この従来技術では、支持基板の接着や除去が工程数の増加を招くと共に、除去した支持基板は廃棄せざるを得ないため、資源を無駄にする欠点があった。
【０００９】
そこで、本発明の解決課題は、従来よりもＳ／Ｎ比の向上が可能であり、しかも、比較的簡単な構造で製造コストの低減、資源の有効利用を図ることができる電流センサの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、請求項１に係る発明は、
III−Ｖ族化合物半導体単結晶基板の研磨面と、前記単結晶基板と同等以上の大きさを有するホール素子用の磁性体基板の表面と、を接着する第１工程と、
前記単結晶基板の、前記磁性体基板との接着面とは反対側の表面を、前記単結晶基板の厚みが５〜１０［μｍ］になるまで研磨する第２工程と、
第２工程により研磨した前記単結晶基板の表面に、ホール素子パターンとしての複数の感磁性部を形成する第３工程と、
第３工程により形成された個々の前記感磁性部を前記磁性体基板ごと切断して多数のホール素子チップを分割形成する第４工程と、
前記磁性体基板と同一材質である電流センサ用の磁性体コアの表面に形成され、かつ、前記ホール素子チップの前記磁性体基板に適合する形状の段差部に、前記磁性体基板の前記単結晶基板との接着面側の表面と前記磁性体コアの表面とが面一状になるように前記磁性体基板を接着する第５工程と、
第５工程により前記磁性体コアに接着された前記ホール素子チップの前記感磁性部に電極を形成すると共に、前記感磁性部を覆うように保護膜を形成する第６工程と、
前記磁性体コア及び前記感磁性部を含む磁気回路を構成するように他の磁性体コアを組み付ける第７工程と、
を有するものである。
【００１１】
請求項２に係る発明は、請求項１に記載した電流センサの製造方法において、前記磁性体基板及び前記磁性体コアを、フェライトにより構成したことを特徴とする。
【発明の効果】
【００１２】
本発明においては、磁性体基板に接着したIII−Ｖ族化合物半導体単結晶基板の非接着面を研磨してエッチングにより多数の感磁性部を形成し、これらの感磁性部を磁性体基板ごと切断して多数のホール素子チップを分割形成する。次いで、磁性体コアの表面に前記磁性体基板に適合する形状の段差部を形成し、この段差部に、前記磁性体基板を接着してホール素子チップを磁性体コアに固着するものである。
このため、比較的少ない製造工程により、実用上、十分な感度を保持しながら、Ｓ／Ｎ比の良いホール素子、ひいては電流センサを低コストにて製造することができる。また、単結晶基板に接着された磁性体基板を磁性体コアの一部としてそのまま利用することで、資源の有効利用が可能である。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る電流センサの製造工程を示す図である。
【図２】本発明の実施形態に係る電流センサの感度を示す図である。
【図３】従来技術に係る電流センサの感度を示す図である。
【図４】本発明の実施形態に係る電流センサのノイズスペクトラムを示す図である
【図５】従来技術に係る電流センサのノイズスペクトラムを示す図である。
【図６】本発明の実施形態に係る電流センサの出力電圧波形図である。
【図７】従来技術に係る電流センサの出力電圧波形図である。
【図８】特許文献１に記載されたクランプ式電流センサの主要部を示す正面図（図８（ａ））及び平面図（図８（ｂ））である。
【図９】図８（ｂ）におけるＡ−Ａ線拡大断面図である。
【発明を実施するための形態】
【００１４】
以下、図に沿って本発明の実施形態を説明する。
図１は、この実施形態に係る電流センサの製造工程を示す図である。ここでは、感磁性部を作り込む半導体基板として、電子移動度が大きいIII−Ｖ族化合物半導体単結晶基板であるＩｎＳｂ基板を用いた電流センサの製造工程につき説明する。
【００１５】
まず、両面を鏡面研磨したＩｎＳｂ単結晶基板１を用意する（図１（ａ））。この単結晶基板１の直径は例えば５０［ｍｍ］、厚さは５００［μｍ］である。
【００１６】
次に、磁性体基板として、両面を鏡面研磨したＭｎ−Ｚｎ系のフェライト基板２を用意する（図１（ｂ））。このフェライト基板２の直径はＩｎＳｂ単結晶基板１の直径と同等以上とし、その厚さは５００［μｍ］である。
フェライト基板２として電気抵抗値の低いものを使用する場合には、基板の表面に金属酸化物絶縁膜３を真空蒸着、スパッタ、ＣＶＤ、熱酸化等の方法により形成する（図１（ｃ））。なお、塗布型絶縁膜をスピンコート、ダイコート、スリットコート、スプレーコート、スクリーン印刷等により形成しても良い。絶縁膜３の厚さとしては、十分な電気的絶縁性能が得られれば薄い方が好ましいが、少なくとも１〜２［μｍ］程度あれば良い。
電気抵抗値の高いフェライト基板を使用する場合、絶縁膜はなくても良く、いずれにしても、フェライト基板２は電気的に高抵抗であれば良い。
【００１７】
次いで、ＩｎＳｂ単結晶基板１の一面または絶縁膜３が形成されたフェライト基板２の一面の少なくとも一方に接着剤４を成膜し、ＩｎＳｂ単結晶基板１とフェライト基板２とを貼り合わせる（図１（ｄ））。
接着剤４の成膜方法としては、スピンコート、ダイコート、スリットコート、スプレーコート、スクリーン印刷のように、塗布膜厚を均一に制御可能な方法であることが望ましい。ＩｎＳｂ単結晶基板１とフェライト基板２との接着には、真空排気機能付きの加熱貼り合わせ装置を使用し、貼り合わせ後の両基板１，２間の接着剤３の厚みは、０．５〜１．０［μｍ］程度とする。
【００１８】
ここで、ＩｎＳｂ単結晶基板１及びフェライト基板２を鏡面研磨する理由は、両基板１，２の表面の粗さが異なると両者を貼り合わせた際に応力が発生してたわんでしまい、ＩｎＳｂ単結晶基板１にクラックが発生してしまうためである。また、ＩｎＳｂ単結晶基板１をフェライト基板２に貼り合わせることで、割れやすいＩｎＳｂ単結晶基板１の強度を増し、後工程における取り扱いを容易にしている。
【００１９】
次に、図１（ｄ）の工程により得た部材のＩｎＳｂ単結晶基板１の表面を、精密研磨装置によりＩｎＳｂの厚みが５〜１０［μｍ］になるまで研磨する（図１（ｅ））。この研磨は、ＣＭＰ（化学機械研磨）によることが望ましい。
【００２０】
そして、ＩｎＳｂ単結晶基板１の研磨面にフォトリソグラフィによりレジストパターンを形成した後、エッチングによりホール素子パターンである感磁性部１ａを多数、形成する（図１（ｆ））。なお、エッチングは下部の接着剤４が現れる深さまで実施する。
更に、フェライト基板２の裏面にダイシング用粘着フィルム（図示せず）を貼り、切断して多数のホール素子チップ５を分割形成する（図１（ｇ））。
【００２１】
次いで、電流センサ用の磁性体コアとなるフェライトコア６を用意し、その上面端部に、ホール素子チップ５のフェライト基板２に適合する形状の段差部６ａを形成する。ここで、フェライトコア６としては、フェライト基板２と同じ材質のものを用いることが望ましく、例えばＭｎ−Ｚｎ系のフェライトコアが使用される。
フェライトコア６の段差部６ａの内面に耐熱性の接着剤７を塗布し、ホール素子チップ５のフェライト基板２側を接着する（図１（ｈ））。ここで、接着剤７としては、例えば「ウェハーボンド（登録商標）」（米国ブリューワーサイエンス社製）を用いることができる。なお、段差部６ａにホール素子チップ５を接着した状態では、フェライトコア６の表面とフェライト基板２の金属酸化物絶縁膜３側の表面とが面一状になるようにする。
すなわち、本実施形態では、ホール素子チップ５のフェライト基板２をフェライトコア６の一部としてそのまま使用することにより、フェライト基板２の有効利用を図っている。
【００２２】
その後、感磁性部１ａに導通するＣｒ，Ｃｕ等の電極８とＳｉＯ２等からなる金属酸化膜保護膜９とを、真空蒸着やスパッタリングにより形成する（図１（ｉ））。
【００２３】
更に、図示されていないが、感磁性部１ａの電極８にフレキシブル基板やコネクタを接続し、フェライトコア６の上面両端にＬ形コア、Ｉ形コアをそれぞれ固定してからこれらにコイルを実装してエポキシ樹脂にてポッティング等を行い、更に、Ｌ形コア、Ｉ形コアの上端部に上辺コアを開閉自在に取り付けることにより、クランプ式電流センサが作成される。ここで、感磁性部１ａは各コアによって形成される磁気回路上に位置しており、各コアの内側空間を貫通する導体の電流を測定するものである。
なお、この種の構造を持つクランプ式電流センサは、例えば特許第３９４３２６３号公報に記載されている。
【００２４】
次に、この実施形態と従来技術との効果を比較検討する。
図２、図３は、それぞれ本実施形態、従来技術に係る電流センサの感度を示す特性図であり、被測定電流ＩＳが０．２[Ａ]である時のホール素子の消費電力Ｐ[ｍＷ]と感度（ＶＨ／ＩＳ[ｍＶ／Ａ]、ＶＨはホール素子の出力電圧）との関係を示している。また、図４、図５は、それぞれ本実施形態、従来技術に係る電流センサのノイズスペクトラムを示す図であり、被測定電流ＩＳの周波数とノイズレベル（ｄＢＶＨ／√Ｈｚ）との関係を示している。
なお、図２、図４の本実施形態では入力抵抗が異なる４つのサンプルを、図３、図５の従来技術では入力抵抗が異なる３つのサンプルを用いている。
更に、図６、図７は、それぞれ本実施形態、従来技術に係る電流センサについて、被測定電流ＩＳを周波数が１［ｋＨｚ］の矩形波電流とした場合の出力電圧波形図である。
【００２５】
図２、図３から明らかなように、本実施形態では、ホール素子チップ５とフェライトコア６との間に接着剤７が介在しているので、従来技術よりも感度が若干低下しているが、実用上、特に支障はないものである。一方、図４、図５に示す如く、本実施形態によれば広い周波数帯域にわたって従来技術よりもノイズレベルが減少しており、このノイズ低減効果は図６、図７に示した電圧波形の比較からも明らかである。
【００２６】
以上のように本実施形態によれば、少ない製造工程数でＳ／Ｎ比の良い電流センサを製造可能であり、フェライト基板２を電流センサのフェライトコア６の一部としてそのまま利用することで、資源の有効利用を図ることができる。
【産業上の利用可能性】
【００２７】
本発明は、クランプ式電流センサを始めとして各種の電流センサ、電流プローブ、磁界センサ等に利用することができる。
【符号の説明】
【００２８】
１：ＩｎＳｂ単結晶基板
１ａ：感磁性部（ホール素子パターン）
２：フェライト基板
３：金属酸化物絶縁膜
４：接着剤
５：ホール素子チップ
６：フェライトコア
６ａ：段差部
７：接着剤
８：電極
９：金属酸化膜保護膜
【図１】
0005606021.tif 000002
【図２】
0005606021.tif 000003
【図３】
0005606021.tif 000004
【図４】
0005606021.tif 000005
【図５】
0005606021.tif 000006
【図６】
0005606021.tif 000007
【図７】
0005606021.tif 000008
【図８】
0005606021.tif 000009
【図９】
0005606021.tif 000010