(57)【特許請求の範囲】
【請求項１】
伝送路から入力される入力信号のエッジを検出するエッジ検出部と、
前記エッジ検出部が前記入力信号のエッジを検出したタイミングで、所定の条件を満たす波形の信号を示すパルスマスクを出力するパルスマスク発生部と、
前記パルスマスク発生部から出力されるパルスマスクと適応フィルタ部から出力される出力信号との誤差を示す誤差信号を生成する誤差信号生成部と、
前記誤差信号の大きさが小さくなるように伝送路から入力される入力信号を補正し、補正後の入力信号を出力信号として出力する適応フィルタ部と
を有することを特徴とする伝送路補正装置。
【請求項２】
前記伝送路から入力される入力信号を記憶し、所定のタイミングだけ遅延させて前記入力信号を前記適応フィルタに入力する遅延部を更に有することを特徴とする請求項１に記載の伝送路補正装置。
【請求項３】
前記パルスマスク発生部は、パルスマスクの信号振幅の上下限、立ち上がり時間の上下限振幅、立ち下がり時間の上下限幅を規定する情報を基にして、前記パルスマスクを生成することを特徴とする請求項１または２に記載の伝送路補正装置。
【請求項４】
前記適応フィルタ部は、前記伝送路から入力される入力信号と前記誤差信号とを基にしてフィルタ係数を補正し、当該フィルタ係数と前記入力信号とを異なる時間毎に乗算し、異なる時間毎の乗算結果をそれぞれ加算する処理を繰り返し実行することで、前記入力信号を補正した前記出力信号を出力することを特徴とする請求項１に記載の伝送路補正装置。
【請求項５】
伝送路補正装置が、
伝送路から入力される入力信号のエッジを検出する検出ステップと、
前記検出ステップが前記入力信号のエッジを検出したタイミングで、所定の条件を満たす波形の信号を示すパルスマスクと出力信号との誤差を示す誤差信号を受け付ける受付ステップと、
前記誤差信号の大きさが小さくなるように伝送路から入力される入力信号を補正し、補正後の入力信号を出力信号として出力する出力ステップと
を実行することを特徴とする補正方法。
【請求項６】
前記出力ステップにおいて前記伝送路補正装置は、前記伝送路から入力される入力信号と前記誤差信号とを基にしてフィルタ係数を補正し、当該フィルタ係数と前記入力信号とを異なる時間毎に乗算し、異なる時間毎の乗算結果をそれぞれ加算する処理を繰り返し実行することで、前記入力信号を補正した前記出力信号を出力することを特徴とする請求項５に記載の補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送路補正装置および補正方法に関する。
【背景技術】
【０００２】
一般的に、信号を伝送する伝送路はＬＰＦ（Low  Pass  Filter）の特性を有し、伝送中に信号の波形を劣化させてしまう。このため、受信設備等にＨＰＦ（High  Pass  Filter）の特性を持つプリエンファシス回路を設置し、伝送路で劣化した信号の波形を予め予測して補正することで、送信元の信号の波形を再現する技術が知られている。この技術は、プリエンファシス技術とよばれる。
【０００３】
図１４は、プリエンファシス技術を利用したシステムの構成を示す図である。図１４に示すように、このシステムは、送信器１０、伝送路２０、プリエンファシス回路３０、受信器４０を有する。ここでは一例として、受信器４０側にプリエンファシス回路３０を設置する場合を示すが、送信器１０側にプリエンファシス回路３０を設置してもよい。
【０００４】
送信器１０は、パルスマスク１ａに準拠した信号２ａを生成し、生成した信号２ａを伝送路２０に出力する。ここで、パルスマスク１ａは、信号振幅の上下限、立ち上がり時間の上下限幅、立ち下り時間の上下限幅を規定する規格窓である。
【０００５】
伝送路２０は、送信器１０から出力された信号をプリエンファシス回路３０まで伝送する。伝送路２０は、ＬＰＦの特定を有しているため、送信器１０から出力された信号がプリエンファシス回路３０に到達するまでに、信号の波形が劣化してしまう。例えば、信号２ａの波形は信号２ｂのような波形に劣化してしまう。
【０００６】
プリエンファシス回路３０は、伝送路２０による信号の波形の劣化を見越し、波形が劣化する前の信号の波形に補正するＨＰＦである。例えば、プリエンファシス回路３０は、伝送路２０から伝送された信号２ｂを、信号２ｃのように補正する。プリエンファシス回路３０は、補正後の信号を受信器４０に出力する。受信器４０は、プリエンファシス回路３０から信号を受け、各種の受信処理を実行する。プリエンファシス回路３０から取得する信号は、補正されているため、受信器４０は正確に受信処理を行うことができる。
【０００７】
なお、プリエンファシス技術の他に伝送路による信号の波形の劣化を補正するものとして、パイロット信号を用いて信号の波形の劣化を補正する技術が存在する。このパイロット信号は、送信器と受信器とで規定されたパターン信号であり、送信器と受信器との間で通信が確立された後に有効となる同期信号である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−２５７６２７号公報
【特許文献２】特開平６−１３２７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記のプリエンファシス回路を利用した現状のシステムでは、コストを削減するために、プリエンファシス回路のパラメータを伝送路毎の特性に合わせて予め調整しないで、一般的な伝送路の特性に合わせて固定化している。システムに設置される伝送路は、システムの条件等により、伝送路長や線路インピーダンスが異なる値となる。このため、パラメータが固定されたプリエンファシス回路では、各伝送路の特性に合わせて信号を補正することができず、信号の品質を一定に保つことができない。また、システムの伝送路の特性が動的に変化する場合にも、パラメータが固定されたプリエンファシス回路では、信号の波形を最適に補正することができず、信号の品質を一定に保つことができないという問題がある。
【００１０】
また、現状のシステムでは、プリエンファシス回路のパラメータを固定化しているため、特異な伝送路にプリエンファシス回路を適用した場合には、信号の品質が著しく劣化してしまう。このような場合には、作業者がプリエンファシス回路のパラメータを調整する必要がある。ここで、作業者が伝送路の特性を調査して、プリエンファシス回路のパラメータを最適な値に設定することは難しい。例えば、現状の調整法では、パラメータを試行錯誤的に変化させて、最適なパラメータに近づけることで、パラメータを調整している。このため、作業者にかかる負担は大きく、作業コストの増大を招いてしまう。
【００１１】
なお、パイロット信号を用いて信号の波形の劣化を補正する場合には、送信器と受信器との間で予め通信が確立している必要がある。このため、送信器と受信器との間で通信が確立していない場合には、パイロット信号を用いて信号の劣化を補正することはできない。
【００１２】
開示の技術は、上記に鑑みてなされたものであって、作業コストの増大を防ぎ、各伝送路信号の特性の違いを吸収して、信号の品質を一定に保つことができる伝送路補正装置および補正方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本願の開示する伝送路補正装置は、所定の条件を満たす波形の信号を示すパルスマスクを出力するパルスマスク発生部と、前記パルスマスク発生部から出力されるパルスマスクと適応フィルタ部から出力される出力信号との誤差を示す誤差信号を生成する誤差信号生成部と、前記誤差信号の大きさが小さくなるように伝送路から入力される入力信号を補正し、補正後の入力信号を出力信号として出力する適応フィルタ部とを有することを要件とする。
【発明の効果】
【００１４】
本願の開示する伝送路補正装置の一つの態様によれば、作業コストの増大を防ぎ、各伝送路信号の特性の違いを吸収して、信号の品質を一定に保つことができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、伝送路補正装置の構成を示す図である。
【図２】図２は、本実施例２にかかる伝送システムの構成を示す図である。
【図３】図３は、伝送路補正装置の構成を示す機能ブロック図である。
【図４】図４は、エッジ検出器の構成を示す図である。
【図５】図５は、エッジ検出器内の各信号の関係を示す図である。
【図６】図６は、パルスマスク準拠信号発生器の構成を示す図である。
【図７】図７は、パルスマスク規定情報の一例を示す図である。
【図８】図８は、制御信号とアカウント値とパルスマスクとの関係を示す図である。
【図９】図９は、遅延器の構成を示す図である。
【図１０】図１０は、適応フィルタの構成を示す図である。
【図１１】図１１は、適応フィルタの処理手順を示すフローチャートである。
【図１２】図１２は、理想的なフィルタ係数のスペクトルを示す図である。
【図１３】図１３は、収束時のフィルタ係数のスペクトルを示す図である。
【図１４】図１４は、プリエンファシス技術を利用したシステムの構成を示す図である。
【発明を実施するための形態】
【００１６】
以下に、本願の開示する伝送路補正装置および補正方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
【実施例１】
【００１７】
本実施例１にかかる伝送路補正装置の構成について説明する。図１は、伝送路補正装置の構成を示す図である。図１に示すように、この伝送路補正装置１は、パルスマスク発生部２と、誤差信号生成部３と、適応フィルタ部４とを有する。
【００１８】
パルスマスク発生部２は、所定の条件を満たす波形の信号を示すパルスマスクを出力する。誤差信号生成部３は、パルスマスク発生部２から出力されるパルスマスクと、適応フィルタ部４から出力される出力信号との誤差を示す誤差信号を生成する。適応フィルタ部４は、誤差信号の大きさが小さくなるように伝送路から入力される入力信号を補正し、補正後の入力信号を出力信号として出力する。
【００１９】
上記のように、伝送路補正装置１は、所定の条件を満たす波形のパルスマスクと出力信号との誤差信号が小さくなるように、伝送路から入力される入力信号を補正し、補正した入力信号を出力信号として出力する。このため、伝送路補正装置１は、伝送路から送信される信号が劣化していても、かかる劣化を補正することができ、各伝送路の特性によらず、出力信号の品質を一定に保つことができる。また、伝送路補正装置１は、自律的に信号を補正するため、作業者によるパラメータの調整は不要となり、作業コストを削減することができる。
【実施例２】
【００２０】
本実施例２にかかる伝送システムの構成について説明する。図２は、本実施例２にかかる伝送システムの構成を示す図である。図２に示すように、この伝送システム５０は、送信器６０、伝送路７０ａ，７０ｂ、伝送路補正装置１００、受信器８０を有する。送信器６０は、伝送路７０ａを介して伝送路補正装置１００に接続する。伝送路補正装置１００は、伝送路７０ｂを介して受信器８０に接続する。
【００２１】
このうち、送信器６０は、パルスマスクに準拠した信号を生成し、伝送路７０ａを介して、信号を伝送路補正装置１００に送信する装置である。受信器８０は、伝送路７０ｂを介して、信号を伝送路補正装置１００から受信する装置である。受信器８０が信号を受信した場合には、各種の受信処理を実行する。
【００２２】
伝送路７０ａは、送信器６０と伝送路補正装置１００との間で送受信される信号を伝送する。伝送路７０ｂは、伝送路補正装置１００と受信器８０との間で送受信される信号を伝送する。ここでは説明の便宜上、伝送路７０ｂは伝送路７０ａと比較して十分短いものとし、伝送路７０ｂによる信号の波形の劣化を無視するものとする。
【００２３】
伝送路補正装置１００は、伝送路７０ａから入力される信号の劣化を補正し、補正後の信号を伝送路７０ｂに出力する。以下において、伝送路補正装置１００の構成の一例について説明する。図３は、伝送路補正装置の構成を示す機能ブロック図である。図３に示すように、この伝送路補正装置１００は、入力端子１０１、出力端子１０２、エッジ検出器１１０、パルスマスク準拠信号発生器１２０、誤差信号抽出器１３０、遅延器１４０、適応フィルタ部１５０、ＤＡＣ（デジタルアナログ変換回路）１６０を有する。
【００２４】
入力端子１０１は、図２に示した伝送路７０ａに接続される。入力端子１０１は、伝送路７０ａから入力された入力信号をエッジ検出器１１０および遅延器１４０に出力する。出力端子１０２は、図２に示した伝送路７０ｂに接続される。出力端子１０２は、ＤＡＣ１６０から出力される出力信号を伝送路７０ｂに出力する。
【００２５】
エッジ検出器１１０は、入力信号のエッジを検出し、検出結果をパルスマスク準拠信号発生器１２０に出力する。例えば、エッジ検出器１１０は、入力信号の大きさが所定の閾値以上となった場合に、制御信号「１」をパルスマスク準拠信号発生器１２０に出力する。また、エッジ検出器１１０は、入力信号の大きさが所定の閾値未満となった場合に、制御信号「０」をパルスマスク準拠信号発生器１２０に出力する。ここで、エッジ検出器１１０が利用する所定の閾値は、例えば、入力信号のピーク値の５０％の値に対応する。
【００２６】
パルスマスク準拠信号発生器１２０は、パルスマスクの情報を記憶し、エッジ検出器１１０の検出結果に応じて、パルスマスクを誤差信号抽出器１３０に出力する。具体的に、パルスマスク準拠信号発生器１２０は、エッジ検出器１１０から制御信号「１」を受けたタイミングで、パルスマスクを出力する。
【００２７】
誤差信号抽出器１３０は、適応フィルタ部１５０から出力される出力信号と、パルスマスク準拠信号発生器１２０から出力されるパルスマスクとの誤差を抽出する。誤差信号抽出器１３０は、抽出した誤差を誤差信号として適応フィルタ部１５０に出力する。例えば、誤差信号の抽出式は下記の式（１）により表わされる。
誤差信号（ｅｒｒ）＝パルスマスク−出力信号・・・（１）
【００２８】
遅延器１４０は、入力端子１０１からの入力信号を遅延させた後に、この入力信号を適応フィルタ部１５０に出力する。適応フィルタ部１５０は、誤差信号の大きさが最小となるように入力信号を補正し、補正した入力信号を出力信号として出力する。ＤＡＣ１６０は、適応フィルタ部１５０から出力される出力信号をデジタル信号からアナログ信号に変換する。ＤＡＣ１６０は、変換後の信号を出力端子１０２に出力する。
【００２９】
ここで、遅延器１４０の役割について説明する。エッジ検出器１１０が入力信号のエッジを検出して制御信号をパルスマスク準拠信号発生器１２０に入力した後に、パルスマスク準拠信号発生器１２０がパルスマスクを出力するまでに若干のタイムラグが発生する。入力信号を遅延させず、そのまま適応フィルタ部１５０に入力すると、パルスマスクの発生が遅れている分、適応フィルタ部１５０が出力信号を出力したタイミングではパルスマスクが出力されていない状態となる。このため、遅延器１４０を適応フィルタ部１５０の前段に設け、入力信号が適応フィルタ部１５０に入力されるタイミングを遅延させる。これによって、適応フィルタ部１５０から出力信号が出力されるタイミングと、パルスマスクが発生するタイミングとをあわせることができる。
【００３０】
次に、図３に示したエッジ検出器１１０の構成について説明する。図４は、エッジ検出器の構成を示す図である。図４に示すように、このエッジ検出器１１０は、入力端子１１ａ、出力端子１１ｂ、ダイオード１１ｃ、コンデンサ１１ｄ、抵抗１１ｅ〜１１ｈ、ピークホールド回路１１ｉ、コンパレータ１１ｊを有する。なお、抵抗１１ｅの抵抗値は、抵抗１１ｆの抵抗値よりも小さい抵抗値とする。すなわち、抵抗１１ｅとコンデンサ１１ｄとの時定数よりも、抵抗１１ｅとコンデンサ１１ｄとの時定数の方が大きくなる。
【００３１】
入力端子１１ａは、入力端子１０１からの入力信号を受け、この入力信号をダイオード１１ｃ、コンパレータ１１ｊに入力する。出力端子１１ｂは、コンパレータ１１ｊから制御信号を受け、この制御信号をパルスマスク準拠信号発生器１２０に出力する。
【００３２】
ダイオード１１ｃに入力された制御信号は、抵抗１１ｅを通過してコンデンサ１１ｄに到達し、コンデンサ１１ｄは電荷を蓄え始める。コンデンサ１１ｄに蓄えられた電荷がある程度大きくなると、ダイオード１１ｃからの入力信号が入力されなくなり、放電が開始される。また、コンデンサ１１ｄは、蓄えた電荷がある程度小さくなると、再び、充電を行う。このように、コンデンサ１１ｃは、充電と放電を繰り返し実行する。
【００３３】
ピークホールド回路１１ｉは、コンデンサ１１ｃから放電される信号とピークホールド回路１１ｉ自身から出力される信号との差分を算出し、算出結果となる信号を出力する。このピークホールド回路１１ｉから出力される信号の大きさは、入力端子１０１から入力される入力信号のピーク値でほぼ一定となる。以下の説明において、ピークホールド回路１１ｉから出力される信号をピークホールド信号と表記する。
【００３４】
ピークホールド信号は、コンパレータ１１ｊに入力される。なお、コンパレータ１１ｊに入力される時点のピークホールド信号の大きさは、抵抗１１ｇ，１１ｈの影響により、ピークホールド回路１１ｉから出力された時点の大きさの５０％程度の大きさとなる。なお、抵抗１１ｇ，１１ｈの抵抗値は同一とする。
【００３５】
コンパレータ１１ｊは、ピークホールド信号と入力信号との大きさとを比較し、比較結果に応じた制御信号を出力端子１１ｂに出力する。具体的に、コンパレータ１１ｊは、入力信号の大きさがピークホールド信号の大きさ以上の場合には、制御信号「１」を出力する。一方、コンパレータ１１ｊは、入力信号の大きさがピークホールド信号の大きさ未満の場合には、制御信号「０」を出力する。
【００３６】
ここで、入力端子１１ａから入力される入力信号と、ピークホールド回路１１ｉから出力された時点のピークホールド信号と、コンパレータ１１ｊに入力される時点のピークホールド信号と、制御信号との関係について説明する。図５は、エッジ検出器内の各信号の関係を示す図である。
【００３７】
図５において、信号１２ａは、入力信号を示し、信号１２ｂは、ピークホールド回路１１ｉから出力された時点のピークホールド信号を示す。また、信号１２ｃは、コンパレータ１１ｊに入力される時点のピークホールド信号を示し、信号１２ｄは、制御信号を示す。なお、図５の横軸は時間軸であり、縦軸は信号の大きさを示す。図５に示すように、ピークホールド信号１２ｂの大きさは、入力信号１２ａのピーク値でほぼ一定となる。ピークホールド信号１２ｃの大きさは、ピークホールド信号１２ｂの大きさの５０％となる。また、制御信号１２ｄは、入力信号１２ａの大きさがピークホールド信号１２ｃの大きさ以上となる場合に「１」となる。一方、制御信号１２ｄは、入力信号１２ａの大きさがピークホールド信号１２ｃの大きさ未満となる場合に「０」となる。
【００３８】
上記のように、ここではエッジ検出器１１０がアナログ信号処理を行ってエッジを検出する場合を説明したが、同様の処理をデジタル信号処理を行うことで実現してもよい。例えば、エッジ検出器１１０は、入力信号の大きさと所定の閾値とを比較し、入力信号の大きさが所定の閾値以上の場合に、制御信号「１」を出力する。また、エッジ検出器１１０は、入力信号の大きさと所定の閾値とを比較し、入力信号の大きさが所定の閾値未満の場合に、制御信号「０」を出力する。
【００３９】
次に、図３に示したパルスマスク準拠信号発生器１２０の構成について説明する。図６は、パルスマスク準拠信号発生器１２０の構成を示す図である。図６に示すように、このパルスマスク準拠信号発生器は、アドレスカウンタ１２０ａ、パルスマスク信号記憶部１２０ｂ、パルスマスク信号出力部１２０ｃを有する。
【００４０】
このうち、アドレスカウンタ１２０ａは、例えば、「０、１、２・・・Ｍ」までのアドレス値を記憶し、エッジ検出器１１０から制御信号「１」を受け付けた場合に、アドレス値を０から順番にパルスマスク信号出力部１２０ｃに出力する。アドレスカウンタ１２０ａは、アドレス値を先頭から順番に読み出し、アドレス値「Ｍ」に到達した場合には、アドレス値の読み出しを終了する。Ｍは、例えば、管理者などが予め設定しておくアドレス値である。アドレスカウンタ１２０ａは、再度、エッジ検出器１１０から制御信号「１」を受け付けた場合には、アドレス値「０」から順番にアドレス値を読み出す。
【００４１】
パルスマスク信号記憶部１２０ｂは、パルスマスクの信号振幅の上下限、立ち上がり時間の上下限幅、立ち下り時間の上下限幅を規定するパルスマスク規定情報を記憶する。図７は、パルスマスク規定情報の一例を示す図である。図７に示すパルスマスク規定情報によれば、パルスマスクの信号振幅の上限は、ピーク値の９０％〜１００％となり、信号振幅の下限は、ピーク値の−５％〜５％となる。また、パルスマスクの信号幅は、１０．４２μｓである。この１０．４２μｓのうち、４．６９μｓ〜５．７３μｓだけ、パルスマスクはＨｉｇｈとなり、残りの時間は、パルスマスクはＬｏｗとなる。パルスマスクがＨｉｇｈとは、パルスマスクの信号振幅がピーク値の９０％〜１００％となるものであり、パルスマスクがＬｏｗとは、パルスマスクの信号振幅がピーク値の−５％〜５％となるものである。また、ここでは一例として、立ち上がり時間を、開始から２．６０５μｓとする。また、立ち下がり時間を開始から７．８１５μｓとする。
【００４２】
パルスマスク信号出力部１２０ｃは、アドレスカウンタ１２０ａから受けるカウント値と、パルスマスク信号記憶部１２０ｂのパルスマスク規定情報とを基にして、信号の振幅を特定し、パルスマスクを出力する。例えば、パルスマスク信号出力部１２０ｃは、カウント値の１と１μｓとを対応させ、カウント値が、２．６０５μｓを超えた時点から、パルスマスクをＨｉｇｈにし、カウント値が７．８１５μｓを超えた時点から、パルスマスクをＬｏｗにする。
【００４３】
ここで、エッジ検出器１１０からの制御信号と、アドレスカウンタ１２０ａのカウント値と、パルスマスクとの関係の一例について説明する。図８は、制御信号とアカウント値とパルスマスクとの関係を示す。図８において、信号１２ｄは、制御信号を示し、１２ｅはカウント値を示し、信号１２ｆはパルスマスクを示す。また、図８の横軸は時間を示す。また、図８の上から１，３段目の縦軸は、信号の大きさを示す。図８に示すように、制御信号１２ｄが１となった時点で、カウント値が昇順で増加していく。また、カウント値１２ｅに対応する時間が、立ち上がり時間を越えた場合に、パルスマスク１２ｆが立ち上がる。そして、カウント値１２ｅに対応する時間が立ち下がり時間を越えた場合に、パルスマスク１２ｆは立ち下がる。
【００４４】
次に、図３に示した遅延器１４０の構成について説明する。図９は、遅延器１４０の構成を示す図である。図９に示すように、この遅延器１４０は、ＡＤＣ（アナログデジタル変換回路）１４０ａ、メモリ装置１４１〜１４５を有する。
【００４５】
ＡＤＣ１４０ａは、入力端子１０１から入力される入力信号をアナログ信号からデジタル信号に変換する。ＡＤＣ１４０ａは、デジタル信号に変換した入力信号をメモリ装置１４１に出力する。
【００４６】
メモリ装置１４１〜１４５は、デジタル信号に変換された入力信号を一時的に記憶することで、入力信号が適応フィルタ部１５０に入力されるタイミングを遅延させる。メモリ装置１４１は、ＡＤＣ１４０ａから受けた入力信号を一時的に記憶し、記憶した入力信号をメモリ装置１４２に出力する。メモリ装置１４２は、メモリ装置１４１から受けた入力信号を一時的に記憶し、記憶した入力信号をメモリ装置１４３に出力する。メモリ装置１４３は、メモリ装置１４２から受けた入力信号を一時的に記憶し、記憶した入力信号をメモリ装置１４４に出力する。メモリ装置１４４は、メモリ装置１４３から受けた入力信号を一時的に記憶し、記憶した入力信号をメモリ装置１４５に出力する。メモリ装置１４５は、メモリ装置１４４から受けた入力信号を一時的に記憶し、記憶した入力信号を適応フィルタ部１５０に出力する。
【００４７】
次に、図３に示した適応フィルタ部１５０の構成について説明する。図１０は、適応フィルタの構成を示す図である。図１０に示すように、この適応フィルタ部１５０は、乗算器１５−０〜１５−４，１７−０〜１７−４、加算器１６−０〜１６−４，１９、メモリ装置１８−０〜１８−４，１９−０〜１９−４を有する。なお、図１０に示す誤差信号抽出器１３０に関する説明は、上記説明と同様である。
【００４８】
メモリ装置１９−０〜１９−４は、遅延器１４０から入力される入力信号を一時的に記憶する。メモリ装置１９−０は、遅延器１４０から入力される入力信号を一時的に記憶し、記憶した入力信号を、乗算器１５−０，１７−０、メモリ装置１９−１に出力する。メモリ装置１９−１は、メモリ装置１９−０から入力される入力信号を一時的に記憶し、記憶した入力信号を、乗算器１５−１，１７−１、メモリ装置１９−２に出力する。メモリ装置１９−２は、メモリ装置１９−１から入力される入力信号を一時的に記憶し、記憶した入力信号を、乗算器１５−２，１７−２、メモリ装置１９−３に出力する。メモリ装置１９−３は、メモリ装置１９−２から入力される入力信号を一時的に記憶し、記憶した入力信号を、乗算器１５−３，１７−３、メモリ装置１９−４に出力する。メモリ装置１９−４は、メモリ装置１９−３から入力される入力信号を一時的に記憶し、記憶した入力信号を、乗算器１５−４，１７−４に出力する。図１０に示すように、入力信号を記憶するタイミングは、メモリ装置１９−０〜１９−４の順に遅くなる。
【００４９】
乗算器１５−ｎは、メモリ装置１９−ｎから出力される入力信号と、誤差信号抽出器１３０から出力される誤差信号とを乗算する。乗算器１５−ｎは、乗算結果を加算器１６−ｎに出力する。誤差信号の大きさが０の場合には、０が加算器１６−ｎに出力される。ここで「ｎ」は、０〜４のうちいずれかの数とする。
【００５０】
加算器１６−ｎは、乗算器１５−ｎから受ける乗算結果と、メモリ装置１８−ｎに記憶された値とを加算し、加算結果をメモリ装置１８−ｎに出力する。メモリ装置１８−ｎは、加算器１６−ｎから加算結果を受け、この加算結果をフィルタ係数として記憶する。
【００５１】
メモリ装置１８−ｎは、加算器１６−ｎから加算結果を新たに受けるたびに、新たに受けた加算結果にてフィルタ係数を更新する。メモリ装置１８−ｎは、自身の記憶するフィルタ係数を加算器１６−ｎおよび乗算器１７−ｎに出力する。乗算器１７−ｎは、メモリ装置１８−ｎから受けるフィルタ係数と、メモリ装置１９−ｎから受ける入力信号とを乗算し、乗算結果を加算器１９に出力する。加算器１９は、乗算器１７−０〜１７−４から受ける乗算結果をそれぞれ加算し、加算結果を出力信号として出力する。加算器１９から出力された出力信号は、誤差信号抽出器１３０、ＤＡＣ１６０に入力する。
【００５２】
次に、図３に示した適応フィルタ部１５０の処理手順の一例について説明する。図１１は、適応フィルタの処理手順を示すフローチャートである。図１１に示すように、適応フィルタ部１５０は、初期のフィルタ係数を設定し（ステップＳ１０１）、遅延器１４０から入力信号を受け付ける（ステップＳ１０２）。
【００５３】
適応フィルタ部１５０は、フィルタ係数を用いて入力信号を補正し（ステップＳ１０３）、出力信号を誤差信号抽出器１３０およびＤＡＣ１６０に出力する（ステップＳ１０４）。適応フィルタ部１５０は、誤差信号抽出器１３０から誤差信号を受け付け（ステップＳ１０５）、遅延器１４０から入力信号を受け付ける（ステップＳ１０６）。
【００５４】
適応フィルタ部１５０は、誤差信号と入力信号を利用してフィルタ係数を補正し（ステップＳ１０７）、フィルタ係数を用いて入力信号を補正し（ステップＳ１０８）、ステップＳ１０４に移行する。
【００５５】
上述してきたように、本実施例２にかかる伝送路補正装置１００は、適応フィルタ部１５０が伝送路７０ａから入力される入力信号と誤差信号を基にして、フィルタ係数を調整する。そして、伝送路補正装置１００は、フィルタ係数を調整しつつ、このフィルタ係数と入力信号とを異なる時間毎に乗算し、各乗算結果を加算する処理を繰り返し実行することで、入力信号を補正する。これにより、伝送路補正装置１００は、伝送路の特性に合わせて自動的にフィルタ係数を調整することができるので、各伝送路信号の特性の違いを吸収して、信号の品質を一定に保つことができる。また、自動的にフィルタ係数を調整するので、作業者がパラメータの調整を行う必要がなく、作業コストの増大を防止することができる。
【００５６】
また、本実施例２にかかる伝送路補正装置１００は、エッジ検出器１１０が入力信号のエッジを検出し、パルスマスク準拠信号発生器１２０は、エッジが検出されたタイミングでパルスマスクを出力する。このため、誤差信号抽出部１３０は、適切なタイミングで、出力信号とパルスマスクとの誤差信号を生成することができる。また、エッジ検出器１１０の処理により、パルスマスクの発生タイミングに遅れが発生する場合でも、遅延器１４０を用いて、入力信号が適応フィルタ部１５０に入力されるタイミングを遅延させる。このため、誤差信号抽出部１３０は、適切なタイミングで出力信号とパルスマスクとの誤差信号を生成することができる。
【００５７】
メモリ装置１８−ｎに記憶されるフィルタ係数は、伝送路７０ａの特性に合わせたフィルタ係数に収束する。収束後のフィルタ係数は、伝送路品質の指標として扱うことができる。次回から、この収束後のフィルタ係数を初期値として、メモリ装置１８−ｎに登録しておくことで、フィルタ係数の値が迅速に最適な値となるため、メンテナンス作業などを短縮することができる。
【００５８】
図１２は、理想的なフィルタ係数のスペクトルを示す図であり、図１３は、収束時のフィルタ係数のスペクトルを示す図である。図１２及び図１３の横軸は周波数を示し、縦軸はフィルタ係数の大きさを示す。図１２のフィルタ係数と図１３のフィルタ係数とを比較すると、適応フィルタ部１５０のフィルタ係数は、理想的なフィルタ係数に対して９割程度の追随が可能である。また、パルスマスクの偏差が−１０％〜１０％の偏差である場合、収束後のフィルタ係数は、理想値のフィルタ係数の偏差内に含まれる。このため、従来のようにパラメータを固定して入力信号を補正する場合と比較して５割程度の改善が見込まれる。
【００５９】
ところで、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともできる。あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
【００６０】
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、エッジ検出器１１０およびパルスマスク準拠信号発生器１２０の機能を単一の処理部に持たせてもよい。
【００６１】
なお、伝送路補正装置１００にて行われる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
【符号の説明】
【００６２】
１  伝送路補正装置
２  パルスマスク発生部
３  誤差信号生成部
４  適応フィルタ部
【図１】
0005502523.tif 000002
【図２】
0005502523.tif 000003
【図３】
0005502523.tif 000004
【図４】
0005502523.tif 000005
【図５】
0005502523.tif 000006
【図６】
0005502523.tif 000007
【図７】
0005502523.tif 000008
【図８】
0005502523.tif 000009
【図９】
0005502523.tif 000010
【図１０】
0005502523.tif 000011
【図１１】
0005502523.tif 000012
【図１２】
0005502523.tif 000013
【図１３】
0005502523.tif 000014
【図１４】
0005502523.tif 000015