(57)【特許請求の範囲】
【請求項１】
２対の電極のうち一の電極対および該一の電極対の対向方向と交差する方向に対向する他の電極対との両電極対を有する第一のホール素子と該第一のホール素子と対を成す第二のホール素子と、前記対を成す第一のホール素子と第二のホール素子の各感磁面に平行な磁束を前記感磁面に鎖交するように方向転換させる磁束方向転換要素と、前記各ホール素子の前記一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替える切替回路部と、前記対を成す各ホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部と、を備えたホール電圧検出装置であって、
前記対を成す第一のホール素子における前記両電極対の平面投影上の配置に対し第二のホール素子の前記両電極対の平面投影上の配置が、前記対をなす各ホール素子の間を通る仮想線に対して対称の位置となるように鏡像関係で配置されていることを特徴とするホール電圧検出装置。
【請求項２】
前記磁束方向転換要素は、自己の対応する各端部が前記対をなすホール素子の各感磁面に差渡されるようにして配された磁性材料による磁気収束板であることを特徴とする請求項１に記載のホール電圧検出装置。
【請求項３】
前記対を成すホール素子は、複数対のホール素子であることを特徴とする請求項１または２に記載のホール電圧検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール素子を用いて磁気的変量を検出する磁気センサ等を構成するホール電圧検出装置に関する。
【背景技術】
【０００２】
周知のとおり、ホール素子は、これに作用する磁界の方向に直交する方向に駆動電流を供給すると該磁界および駆動電流に直交する方向に起電力（ホール電圧）を生じる現象であるホール効果を生じる半導体素子である。そして、このホール素子を利用して磁気的変量（磁界）を検出する磁気センサに関する技術も種々提案されている。
ホール素子によるホール電圧は、シリコン基板に印加されている応力や、拡散領域の形状の誤差、また拡散領域の不純物濃度のばらつきによって生じるオフセット電圧を含んでいるため、これが磁気センサにおける磁界の検出精度の劣化要因となる。
【０００３】
近年、このオフセット電圧を低減させる技術も種々提案されるに到っている。
例えば、２つのホール素子を用い、両ホール素子に対するそれぞれの駆動電流を直交する方向に供給し、この状態で得られる各ホール電圧に伴うオフセット電圧を差動的に作用させて結果的にオフセット電圧を低減する方法が提案されている（例えば、非特許文献１参照）。
【０００４】
しかしながら、この方式ではオフセット電圧の低減効果が不十分であり、実用上、採用されている例は少ない。
また、非特許文献１には上述のような方法以外にも、１つのホール素子に供給する駆動電流の方向を直交する方向に順次交互に切り替えて、ホール電圧とオフセット電圧とを周波数分離し、後段の回路で平均化処理を行うことによってオフセット電圧を低減するスピニングカレント法と呼ばれる方法も開示されている。
【０００５】
図６は、非特許文献１に開示された上述のスピニングカレント法を実行する場合のホール電圧検出回路の回路構成を表す図である。
この回路は、ホール素子６００の出力が、制御回路６１０から供給される２相のクロック信号に基づいて切替え動作を行う切替え回路６２０によって、駆動電流源６３０およびホール電圧を増幅する演算増幅器６４０の接続関係の切り替えを行う構成を有する。そして、演算増幅器６４０の出力が復調回路６５０によって復調され、更に、その後段の積分器６６０を経て検出出力を得るように構成されている。
【０００６】
制御回路６１０からの切替え制御信号によって、切替え回路６２０におけるスイッチアレイ６２１の各該当するスイッチが切替えられ、これにより第１相のクロック信号がＨである区間（半周期φ１）ではk1‐K’1、 k2-K’2、 k3-K’3、 k4-K'4がそれぞれ接続される。そして、この接続状態では、k1-k2間に駆動電流が流れ、k3-k4間で磁場の大きさに比例するホール電圧が検出される。
更に、第２相のクロック信号がＨである区間（上記φ１に続く半周期φ２）において、k3-K’1、 k4-K’2、 k1-K’3、 k2-K'4間がそれぞれ接続され、k3-k4間に駆動電流が流れ、k1-k2間でホール電圧が検出される。
【０００７】
図７は図６のホール電圧検出回路における、ホール電圧およびオフセット電圧の経時的変化を表す図である。ホール電圧は上述の各半周期φ１およびφ２で極性が反転するように切替え回路６２０におけるスイッチアレイ６２１の接続が切替えられ、演算増幅器６４０で増幅された後、次段の復調回路６５０により直流成分として出力される。そして、復調回路６５０からの直流成分が積分器６６０に入力され、ここでノイズ抑制されて検出出力を得る。
【０００８】
オフセット電圧については、上述の各半周期φ１、φ２の区間で大凡同極性の成分が出力され、復調回路６５０を通った後に交流成分となり、積分器６６０により上述の各半周期φ１およびφ２に亘る１周期の区間について平均化処理することによって交流成分に変調されたオフセット成分が低減される。
上掲の非特許文献１におけるような、駆動電流の方向を２方向に順次交互に切り替えるのみの手法では、上述の各半周期φ１、φ２において完全に同じ大きさのオフセット電圧は発生せず、図７における各半周期φ１、φ２に対応する復調前の各出力電圧Ｖ１およびＶ２の差分が残留オフセット電圧として生じるという問題を残している。
【０００９】
この現象は、駆動電流の方向を直交する方向に切り替えるとホール素子のバイアス状態が上述の各半周期φ１、φ２で変化することに起因している。
即ち、ホール素子の拡散領域の不均一性に起因するようなオフセット電圧については、ホール素子のバイアス状態により大きさが変化するため、上掲の非特許文献１の方式では十分に低減できないことが知られている。
上述のような、スピニングカレント法においても残留してしまうオフセット電圧を更に低減させるための技術も既に提案されている。
例えば、ホール素子の駆動電流を既定の順方向と逆方向とに切替えて供給し、異なる方向の駆動電流に対応する各ホール電圧（オフセット電圧を伴う）に対する後段の演算処理によってオフセット電圧の影響を除去する方法が提案されている（特許文献１参照）。
【００１０】
図８は、特許文献１に開示された方法を実施するための回路構成を表す図である。図８の回路ではスピニングカレント法により、駆動電流を、直交する方向と、その反対方向との４方向に順次切替えて流し、オフセット低減の信号処理を行う。
この回路は、ホール素子８００の出力が、制御回路８１０から供給される４相のクロック信号に基づいて切替え動作を行う切替え回路８２０によって、駆動電流源８３０およびホール電圧を増幅する演算増幅器８４０の接続関係の切り替えを行う構成を有する。そして、演算増幅器８４０の出力が復調回路８５０によって復調され、更に、その後段の積分器８６０を経て検出出力を得るように構成されている。
【００１１】
制御回路８１０からの切替え制御信号によって、切替え回路８２０におけるスイッチアレイ８２１の各該当するスイッチが切替えられる。
このようなスイッチアレイ８２１の各該当するスイッチの切替えにより、第１相のクロック信号がＨであるφ１の区間では、k1-K’1、 k2-K’2、 k3-K’3、 k4-K'4がそれぞれ接続され、k1→k2間に駆動電流が流れ、k3-k4間で磁場の大きさに比例するホール電圧の検出が行われる。
【００１２】
上記φ１の区間に次ぐ、第２相のクロック信号がＨであるφ２の区間では、k3-K’1、 k4-K’2、 k1-K’3、 k2-K'4間がそれぞれ接続され、k3→k4間に駆動電流が流れ、k1-k2間でホール電圧の検出が行われる。
更に、上記φ２の区間に次ぐ、第３相のクロック信号がＨであるφ３の区間において、k2-K’1、 k1-K’2、 k4-K’3、 k3-K'4間がそれぞれ接続され、k2→k１間に駆動電流が流れ、k4-k3間でホール電圧の検出が行われる。
更にまた、上記φ３の区間に次ぐ、第４相のクロック信号がＨであるφ４の区間において、k4-K’1、 k3-K’2、 k2-K’3、 k1-K'4間がそれぞれ接続され、k4→k3間に駆動電流が流れ、k2-k1間でホール電圧の検出が行われる。
【００１３】
図９は図８のホール電圧検出回路における、ホール電圧およびオフセット電圧の経時的変化を表す図である。
ホール電圧、及びオフセット電圧の信号の流れを説明する図である。ホール電圧は上述の区間φ１およびφ３で同じ極性をもち、区間φ２およびφ４で極性が反転するよう切替え回路８２０におけるスイッチアレイ８２１の接続が切替えられ、演算増幅器８４０で増幅された後、復調回路８５０により区間φ２およびφ４で極性が反転されて直流成分として出力される。そして、復調回路８５０からの直流成分が積分器８６０に入力され、ここでノイズ抑制されて検出出力を得る。
【００１４】
オフセット電圧については、形状誤差に起因するものについては、大凡、上述の区間φ１、φ２、φ３、および、φ４の各区間で同極性の成分が出力されるが、駆動電流の切り替えに伴うバイアス状態の変化によって生じるオフセットについては、図９におけるように区間φ１およびφ３間で反転した出力となり、また区間φ２およびφ４間で反転した出力となる。
【００１５】
このようなオフセット電圧について、復調回路８５０により区間φ２およびφ４で極性が反転され、積分器８６０により区間φ１からφ４までを通して平均化処理を行う。これによりオフセット電圧を最終的にほぼ０に低減することができる。
上述のよう非特許文献１所載の技術における２方向のスピニングカレント法で残る残留オフセットについては、特許文献１所載の技術におけるように、駆動電流方向を反対方向に流す場合をも含むようにして直交する方向に順次交互に加えて調整することによって、残留オフセットをキャンセルすることが可能である。
【００１６】
しかしながら、良好なオフセット低減効果が得られる特許文献１所載の技術においても、駆動電流の方向を切り替えるのに必要なスイッチ素子の数が増加し、また４相の制御クロックを発生させるための制御回路が必要となることから、全体として構成が複雑になってしまうことが避けられない。
更に、切替え回路８２０にクロックを供給するための配線が複雑になり、ホール素子が電磁ノイズを拾い易くなる結果、このノイズによって検出精度が劣化する。
【００１７】
更にまた、上述の平均化に要する時間が駆動電流の切り替え回数に比例して増加し、磁場信号の検出速度が低下するなどといった種々の問題を生じる。
上述のような特許文献１所載の技術と軌を一にする技術として、駆動電流を供給する方向を連続的に回転させる如くすることによって、結果的に残留オフセット電圧の影響を除去する方法が提案されている（特許文献２参照）。
【００１８】
さらにまた、駆動電流の方向を４５度振る如く切替えて供給することによって、結果的に残留オフセット電圧の影響を除去する方法が提案されている（特許文献３参照）。
上掲の従来技術（特許文献２および特許文献３）の何れにおいても、スピニングカレント法を採用し、駆動電流を供給する方向を順次切り替えることによって、残留オフセットの低減効果については優れた特性が得られる。
【００１９】
しかしながら、上掲の特許文献１におけると同様に、特許文献２および特許文献３の何れの態様であっても、駆動電流の方向を順次切り替えるための切替え回路におけるスイッチ素子の数の増加や、多層のスイッチ制御信号を生成するための制御回路の大規模化等によって、全体として構成の複雑化が避けられない。
また、検出結果を得るための平均化処理に多くの時間が必要となり応答性が低下する等のデメリットも生じてくる。
【００２０】
一方、２つのホール素子を用い、一方のホール素子の平面投影上の配置に対して他方のホール素子を該平面投影上で回転させた配置とし、かつ各々のホール素子に対して駆動電流を直交する方向に順次切り替えて供給することによって、スイッチの構成を簡略化し、オフセット電圧に対しても十分な低減効果を得ようとする方法が提案されている（特許文献４参照）。
【００２１】
図１０は、特許文献４に開示された方法を実施するための回路構成を表す図である。この方法では、２つのホール素子１００１および１００２を並列に配置し、各々のホール素子１００１および１００２についてスピニングカレント法により駆動電流を直交する２方向に交互に流す。
この回路は、ホール素子１００１および１００２の出力が、制御回路１０１０から供給される２相のクロック信号に基づいて切替え動作を行う切替え回路１０２０によって、駆動電流源１０３０およびホール電圧を増幅する演算増幅器１０４０の接続関係の切り替えを行う構成を有する。そして、演算増幅器１０４０の出力が復調回路１０５０によって復調され、更に、その後段の積分器１０６０を経て検出出力を得るように構成されている。
【００２２】
この場合、２つのホール素子１００１および１００２はＣＭＯＳのチップ上で隣接した位置に形成されており、一方のホール素子１００１の平面投影上の配置に対して他方のホール素子１００２を該平面投影上で０度〜１８０度（図１０の例では４５度）回転させた配置とし、且つ、両ホール素子１００１および１００２の各対応する端子が相互に接続されている。
【００２３】
制御回路１０１０からの切替え制御信号によって、切替え回路１０２０におけるスイッチアレイ１０２１の各該当するスイッチが切替えられる。
このようなスイッチアレイ１０２１の各該当するスイッチの切替えにより、第１相のクロック信号がＨである区間（半周期φ１）ではk1‐K’1、 k2-K’2、 k3-K’3、 k4-K'4がそれぞれ接続される。そして、この接続状態では、k1-k2間に駆動電流が流れ、k3-k4間で磁場の大きさに比例するホール電圧が検出される。
更に、第２相のクロック信号がＨである区間（上記φ１に続く半周期φ２）において、k3-K’1、 k4-K’2、 k1-K’3、 k2-K'4間がそれぞれ接続され、k3-k4間に駆動電流が流れ、k1-k2間でホール電圧が検出される。
【００２４】
図１０の構成においては、図６を参照して既述の非特許文献１所載の技術におけると同様に、駆動電流の切り替えは両ホール素子について２方向であり、且つ、スイッチも２相駆動で切替えられる同様の簡易な構成である。また、ＣＭＯＳのチップ上で２つのホール素子を隣接する位置に並列配置し、一方のホール素子１００１の平面投影上の配置に対して他方のホール素子１００２を該平面投影上で回転させた位置に配置することによって、駆動電流の方向を４方向に切替えて供給した場合に相当するオフセット低減効果が得られる。このように、特許文献４所載の技術では、さほど構成を複雑化することなく優れたオフセット低減効果が得られるといった利点がある。
【００２５】
他方、円形の磁性体を集積回路上に形成し、２つ以上のホール素子をこの磁性体の端部付近に配置することによって、ホール素子の感磁面に対して並行な方向から到来する磁場をこの磁性体によってその方向を曲げ、該感磁面に対して垂直に磁束が入射するようにして、この磁場の検出を可能とした技術が提案されている（特許文献５）。
【００２６】
図１１は、特許文献５所載の技術におけるように、磁気収束板を用いてホール素子で磁気検出を行う技術について説明するための図である。
図１１（ａ）は、磁気収束板とホール素子の配置を表す上面図、図１１（ｂ）は、磁気収束板とホール素子の配置を表す断面図である。
図１１（ａ）および図１１（ｂ）において、ＣＭＯＳのチップ１１００上で数１０〜数１００μm離れた位置に対となるホール素子１１０１および１１０２を形成し、その上に電解メッキや接着剤を用いた貼り付けといった手法で直径数１０〜数１００μm、厚さ数μm〜数１０μmの磁気収束板１１１０が形成されている。
【００２７】
ホール素子と１１０１および１１０２と磁気収束板１１１０との位置関係は、磁気収束板１１１０の端部付近に一方のホール素子１１０１が配置され、他方のホール素子１１０２は一方のホール素子１１０１の位置に対して磁気収束板１１１０の中心から対称となる位置に配置される。尚、図１１（ｂ）を参照して容易に理解されるとおり、ＣＭＯＳのチップ１１００は同じ半導体層１００３に両ホール素子１１０１および１１０２が離隔して形成され、それらの上に保護層１００４が設けられ、更にその上に磁気収束板１１１０が配置されている。
【００２８】
これら両ホール素子１１０１および１１０２の感磁面はＣＭＯＳのチップ１１００に対して垂直方向となっている。一方、磁気収束板１１１０はパーマロイ等の軟磁性体で形成されており高い透磁率を持っている。
このため、チップ１１００の主面に対し水平方向の磁場が入力された場合、磁気収束板１１１０の端部付近では周囲の磁場が引き込まれ、チップ１１００の主面、従って、両ホール素子１１０１および１１０２の感磁面に対し、垂直方向の磁場に変換される。
【００２９】
この場合、両ホール素子１１０１および１１０２の感磁面に入力される磁場は、一方は垂直方向上き、他方は垂直方向下向きとなり、両ホール素子１１０１および１１０２に生起するホール電圧はそれぞれ逆の極性となる。
そして、後の信号処理において対となる両ホール素子１１０１および１１０２間のホール電圧の差を取ることによって、結果的に上述における水平方向の磁場の大きさを検出することが可能になる。
【先行技術文献】
【特許文献】
【００３０】
【特許文献１】特開２０１０−５４３０１号公報
【特許文献２】米国特許第６，０６４，２０２号公報
【特許文献３】米国特許第６，７６８，３０１号公報
【特許文献４】特開平６−１１５５６号公報
【特許文献５】米国特許第６，５４５，４６２号公報
【非特許文献】
【００３１】
【非特許文献１】R S Popovic著    Hall Effect Devices p284-p285 （ISBN-10:0750308559）Inst of Physics Pub Inc
【発明の概要】
【発明が解決しようとする課題】
【００３２】
しかしながら、上掲の特許文献４所載の技術では、特許文献５所載の技術におけるようにホール素子が形成されているチップの主面、従って、ホール素子の感磁面に対し平行な磁場（水平方向の磁場）を、磁気収束板を利用して垂直方向の磁場に変換して検出するためには適用することができない。
図１２は、特許文献４所載の相互に接続された対を成すホール素子に対して特許文献５所載の磁気収束板を適用する場合の現象について説明するための図であり、このうち図１２（ａ）は、特許文献４所載の技術における図１０を参照して既述の第１相のクロック信号がＨである区間（半周期φ１）における状態を表し、図１２（ｂ）は、図１０を参照して既述の第２相のクロック信号がＨである区間（半周期φ２）における状態を表している。
【００３３】
図１２（ａ）における第１相のクロック信号がＨである区間（半周期φ１）では、一方のホール素子１２０１に生起するホール電圧は、このホール素子１２０１がＮ型半導体の場合、駆動電流と磁場(磁束Ｂ)が図示のように印加されると、フレミングの左手の法則に従い、端子1201-4から端子1201-2の方向にローレンツ力が発生し、端子1201-4〜端子1201-2間に発生するホール電圧は正の電圧となる。
【００３４】
一方、ホール素子１２０２に生起するホール電圧は磁場(磁束Ｂ)の方向がホール素子１２０１と逆方向となっているため、端子1201-2から端子1201-4の方向にローレンツ力が発生し、端子1201-4〜端子1201-2間に発生する電圧は負の電圧となる。ここで２つのホール素子１２０１および１２０２は各対応する端子（1201-1と1202-1、1201-2と1202-2、1201-3と1202-3、1201-4と1202-4）が電気的に接続された構成となっている。従って、各ホール素子の端子1201-4と端子1201-2間のホール電圧はそれぞれ正と負の極性であり、互いに打ち消さる。
【００３５】
また、図１２（ｂ）におけるように、第２相のクロック信号がＨである区間（半周期φ１に続く半周期φ２）においても同様に、各ホール素子１２０１および１２０２に生起するホール電圧は互いに逆の極性となり打ち消される。
図１２（ａ）および図１２（ｂ）を参照して説明したように、特許文献４所載の相互に接続された対を成すホール素子に対して特許文献５所載の磁気収束板を適用する場には、オフセット電圧は低減されるが本来の検出対象たるホール電圧が相殺されて検出できなくなるという不具合を生じる。
【００３６】
本発明は上述のような状況に鑑みてなされたものであり、ホール素子の感磁面に対し平行な磁場（水平方向の磁場）を切替え回路におけるスイッチ素子数の増加や制御信号生成回路の複雑化を招来することなく検出でき、且つ、残留オフセットの低減効果が良好なホール電圧検出装置を実現することを目的とする。
【課題を解決するための手段】
【００３７】
上記目的を達成するべく、ここに、以下に列挙するような技術を提案する。
（１）２対の電極のうち一の電極対および該一の電極対の対向方向と交差する方向に対向する他の電極対との両電極対を有する第一のホール素子と該第一のホール素子と対を成す第二のホール素子と、前記対を成す第一のホール素子と第二のホール素子の各感磁面に平行な磁束を前記感磁面に鎖交するように方向転換させる磁束方向転換要素と、前記各ホール素子の前記一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替える切替回路部と、前記対を成す各ホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部と、を備えたホール電圧検出装置であって、
前記対を成す第一のホール素子における前記両電極対の平面投影上の配置に対し第二のホール素子の前記両電極対の平面投影上の配置が、前記対をなす各ホール素子の間を通る仮想線に対して対称の位置となるように鏡像関係で配置されていることを特徴とするホール電圧検出装置。
【００３８】
上記（１）のホール電圧検出装置では、磁束方向転換要素によって感磁面に鎖交するように入射する磁束と駆動電流とによって対を成す第一のホール素子と第二のホール素子に生起するホール電圧を夫々に含まれているオフセット電圧を相殺するように処理する場合に、対を成す第一のホール素子における両電極対の平面投影上の配置に対し第二のホール素子の両電極対の平面投影上の配置が、前記対をなす各ホール素子の間を通る仮想線に対して対称の位置となるように鏡像関係で配置されているため、該処理によってオフセット電圧が相殺されるときに本来の検出対象たるホール電圧が相殺されることなく出力される。
【００３９】
（２）前記磁束方向転換要素は、自己の対応する各端部が前記対をなすホール素子の各感磁面に差渡されるようにして配された磁性材料による磁気収束板であることを特徴とする（１）のホール電圧検出装置。
上記（２）のホール電圧検出装置では、（１）のホール電圧検出装置において特に、前記磁束方向転換要素は、自己の対応する各端部が前記対をなすホール素子の各感磁面に差渡されるようにして配された磁性材料による磁気収束板であるため、前記対を成す第一のホール素子と第二のホール素子の各感磁面に平行な磁束を前記感磁面に鎖交するように方向転換させるための構成が簡単である。
【００４０】
（３）前記対を成すホール素子は、複数対のホール素子であることを特徴とする（１）または（２）のホール電圧検出装置。
上記（３）のホール電圧検出装置では、（１）または（２）のホール電圧検出装置において特に、前記対を成すホール素子は、複数対のホール素子であるため、各対のホール素子の出力に基づいて信頼性の高い検出出力を得ることができる。
【発明の効果】
【００４１】
ホール素子の感磁面に対し平行な磁場（水平方向の磁場）を、切替え回路におけるスイッチ素子数の増加や制御信号生成回路の複雑化を招来することなく検出でき、且つ、残留オフセットの低減効果が良好なホール電圧検出装置を実現することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態としてのホール電圧検出装置におけるホール素子部の構成および作用を説明するための説明図である。
【図２】ホール素子部を図１の如く構成した本発明の実施の形態としてのホール電圧検出装置を表す図である。
【図３】図２における、第１のホール素子および第２のホール素子の、ホール電圧、及びオフセット電圧の経時的変化を表す図である。
【図４】実施の形態におけるオフセット電圧の低減効果を表す図である。
【図５】ホール素子の配置として、図１ないし図４を参照して既述の配置とは異なる配置を採った場合の本発明の他の実施の形態としてのホール電圧検出装置を表す図である。
【図６】スピニングカレント法を実行する従来のホール電圧検出回路の構成を表す図である。
【図７】図６のホール電圧検出回路における、ホール電圧およびオフセット電圧の経時的変化を表す図である。
【図８】従来のホール電圧検出方法を実施するための回路構成を表す図である。
【図９】図８のホール電圧検出回路における、ホール電圧およびオフセット電圧の経時的変化を表す図である。
【図１０】従来のホール電圧検出方法を実施するための他の回路構成を表す図である。
【図１１】磁気収束板を用いてホール素子で磁気検出を行う従来の技術について説明するための図である。
【図１２】図１０の相互に接続された対を成すホール素子に対して図１１の磁気収束板を適用する場合の現象について説明するための図である。
【発明を実施するための形態】
【００４３】
以下、図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。
図１は、本発明の実施の形態としてのホール電圧検出装置におけるホール素子部１の構成および作用を説明するための説明図である。
図１（ａ）は、上記ホール素子部１の、対を成す第１のホール素子１００および第２のホール素子２００が後述する第１相のクロック信号がＨである区間（半周期φ１）における状態を表している。また、図１（ｂ）は、対を成す第１のホール素子１００および第２のホール素子２００が後述する第２相のクロック信号がＨである区間（半周期φ２）における状態を表している。
【００４４】
そして、図１（ｃ）は、磁気収束板および対を成す第１のホール素子１００および第２のホール素子２００の配置を表す上面図である。また、図１（ｄ）は、磁気収束板および対を成す第１のホール素子１００および第２のホール素子２００の配置を表す断面図である。
図１（ｃ）および図１（ｄ）を参照して、ホール素子部１の構造について説明する。
【００４５】
対を成す第１のホール素子１００および第２のホール素子２００は同じＣＭＯＳのチップ１０上に、数１０〜数１００μm離隔して、それぞれＮ型のホール素子として形成されている。そして、第１のホール素子１００および第２のホール素子２００の上に電解メッキや接着剤を用いた貼り付けといった手法で直径数１０〜数１００μm、厚さ数μm〜数１０μmの磁気収束板２０が形成されている。より詳細には、図１（ｄ）を参照して容易に理解されるとおり、第１のホール素子１００および第２のホール素子２００の各主面である感磁面の略過半の領域に重なるようにして、これら第１のホール素子１００および第２のホール素子２００間に磁気収束板２０が形成されている。即ち、この磁気収束板２０は、自己の対応する各端部が上記の対をなす第１のホール素子１００および第２のホール素子２００の各感磁面に差渡されるようにして配されている。
【００４６】
換言すれば、磁気収束板２０の端部付近に第１のホール素子１００が配置され、第２のホール素子２００は第１のホール素子１００の位置に対して磁気収束板２０の中心から対称となる位置に配置される。尚、図１（ｄ）を参照して容易に理解されるとおり、ＣＭＯＳのチップ１０は同じ半導体層１１に第１のホール素子１００および第２のホール素子２００が離隔して形成され、それらの上に保護層１２が設けられ、更にその上に磁気収束板２０が配置されている。
【００４７】
第１のホール素子１００および第２のホール素子２００の各感磁面はＣＭＯＳのチップ１０の主面に対して平行な方向となっている。一方、磁気収束板２０は磁性材料であるパーマロイ等の軟磁性体で形成されており高い透磁率を持っている。即ち、磁気収束板２０は、対を成すホール素子１００および２００の感磁面に平行な磁束をこれらの感磁面に鎖交するように方向転換させる磁束方向転換要素である。
このため、ＣＭＯＳのチップ１０の主面に対し平行な方向、即ち、図１（ｄ）における水平方向の磁場が入力された場合、磁気収束板２０の端部付近では周囲の磁場が引き込まれ、チップ１０の主面、従って、第１のホール素子１００および第２のホール素子２００の各感磁面に対し、垂直方向の磁場に変換される。
【００４８】
この場合、第１のホール素子１００および第２のホール素子２００の各感磁面に入力される磁場は、一方は垂直方向上き、他方は垂直方向下向きとなり、従って、第１のホール素子１００および第２のホール素子２００に生起するホール電圧はそれぞれ逆の極性となる。
そして、後の信号処理において対となる第１のホール素子１００および第２のホール素子２００間のホール電圧の加算（極性を勘案した加算）を行うことによって、結果的に上述における水平方向の磁場の大きさを検出することが可能になる。
【００４９】
次に、図１（ａ）および図１（ｂ）を参照して、ホール素子部１における第１のホール素子１００および第２のホール素子２００について、その平面投影における構成および配置、ならびに作用について説明する。
第１のホール素子１００は４つの電極１０１、１０２、１０３、および、１０４を備えている。これらの電極のうち一の電極対（対角に位置する電極１０１および１０３）と他の電極対（対角に電極１０２および１０４）は、後述するように、順次の時間区間において、一対の駆動電流供給端および一対のホール電圧検出端として両者交番で用いられる。
【００５０】
上述同様に、第２のホール素子２００は４つの電極２０１、２０２、２０３、および、２０４を備えている。これらの電極のうち一の電極対（対角に位置する電極２０１および２０３）と他の電極対（対角に位置する電極２０２および２０４）は、後述するように、順次の時間区間において、一対の駆動電流供給端および一対のホール電圧検出端として両者交番で用いられる。
そして、第１のホール素子１００および第２のホール素子２００の平面投影における相互の配置は、両者の対向縁間の仮想線ＶＬに関して対称の位置となるように鏡像関係（鏡映対称）で配置されている。
【００５１】
第１のホール素子１００および第２のホール素子２００は上述のような鏡映対称の配置において、第１のホール素子１００の対角に位置する電極１０１および１０３が、第２のホール素子２００の対角に位置する電極２０１および２０３と上述の順に各対応して接続され、更に、第１のホール素子１００の対角に位置する電極１０２および１０４が、第２のホール素子２００の対角に位置する電極２０２および２０４と上述の順に各対応して接続されている。
【００５２】
第１のホール素子１００および第２のホール素子２００は、上述のような配置および接続関係において、２方向に対してスピニングカレント法を用いる構成を採る。
即ち、第１相のクロック信号がＨである区間（半周期φ１）と第２相のクロック信号がＨである区間（上記φ１に続く半周期φ２）とでは、第１のホール素子１００および第２のホール素子２００には９０度回転した方向に駆動電流が供給される。
【００５３】
図１（ａ）におけるように、時間区間φ１において、第１のホール素子１００のホール電圧は、図示の矢線のように駆動電流が供給され、且つ、図示の向きに磁場が印加されると、フレミングの左手の法則に従い、電極１０４から電極１０２の方向にローレンツ力が発生し、電極１０４〜電極１０２間に発生するホール電圧は正電圧となる。
また、第２のホール素子２００におけるホール電圧も、電極２０４から電極２０２の方向にローレンツ力が発生し、電極２０４〜電極２０２間に発生するホール電圧は正電圧となる。
【００５４】
従って、図１（ａ）に表された時間区間φ１の状態では、第１のホール素子１００、ホール素子２の間でホール電圧は同極性となる。
一方、図１（ｂ）に表された時間区間φ２の状態においても、同様に、第１のホール素子１００および第２のホール素子２００間でホール電圧は同極性となり、第１のホール素子１００および第２のホール素子２００の各対応する電極が上述のように接続されても既述の従来例におけるようにホール電圧が打ち消されるといった不具合は生じない。
【００５５】
更に、第１のホール素子１００および第２のホール素子２００に入力される磁場が逆方向であっても、第１のホール素子１００および第２のホール素子２００は上述のような鏡映対称の配置であるため、時間区間φ１および時間区間φ２において、何れも同極性のホール電圧が得られることになる。
また、図１の実施の形態に対して適用するスピニングカレント法では、第１のホール素子１００および第２のホール素子２００のそれぞれについて、駆動電流の供給方向とホール電圧の検出方向とが相互に直交する２方向の間で切替えられる態様を適用している。即ち、図１の実施の形態では、第１のホール素子１００および第２のホール素子２００に流れる駆動電流の方向は、直交する方向、および、これの反対方向を含めた９０度刻みの４方向となっている。
このため、切替えスイッチの構成を複雑化することなく駆動電流の方向を４方向とした場合の特性が得られる。
【００５６】
図２は、ホール素子部を図１の如く構成した本発明の実施の形態としてのホール電圧検出装置を表す図である。
この実施の形態では、第１のホール素子１００および第２のホール素子２００の出力が、制御回路２１０から供給される２相のクロック信号に基づいて切替え動作を行う切替え回路２２０によって、駆動電流源２３０およびホール電圧を増幅する演算増幅器２４０の接続関係の切り替えを行う構成を有する。そして、演算増幅器２４０の出力が復調回路２５０によって復調され、更に、その後段の積分器２６０を経て検出出力を得るように構成されている。
【００５７】
そして、制御回路２１０、駆動電流源２３０、演算増幅器２４０、および、復調回路２５０によって、ホール素子の一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替えて用いると共に前記対を成すホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部が構成されている。
【００５８】
第１のホール素子１００および第２のホール素子２００の相互の配置および接続関係については図１（ａ）および図１（ｂ）を参照して既述のとおりである。
そして、制御回路２１０からの切替え制御信号によって、切替え回路２２０におけるスイッチアレイ２２１の各該当するスイッチが切替えられる。
このようなスイッチアレイ２２１の各該当するスイッチの切替えにより、第１相のクロック信号がＨである区間（半周期φ１）ではk1‐K’1、 k2-K’2、 k3-K’3、 k4-K'4がそれぞれ接続される。そして、この接続状態では、k1-k2間に駆動電流が流れ、k3-k4間で磁場の大きさに比例するホール電圧が検出される。
【００５９】
更に、第２相のクロック信号がＨである区間（上記φ１に続く半周期φ２）において、k3-K’1、 k4-K’2、 k1-K’3、 k2-K'4間がそれぞれ接続され、k3-k4間に駆動電流が流れ、k1-k2間でホール電圧が検出される。
図３は図２における、第１のホール素子１００および第２のホール素子２００の、ホール電圧、及びオフセット電圧の経時的変化を表す図である。第１のホール素子１００および第２のホール素子２００の相互の配置および接続関係については図１（ａ）および図１（ｂ）を参照して既述のとおりであるため、得られるホール電圧は第１のホール素子１００および第２のホール素子２００の平均値が出力され、これが演算増幅器２４０に入力される。
【００６０】
ホール電圧は時間区間φ１およびφ２で極性が反転するように配線が接続されているため、演算増幅器２４０で増幅された後、復調回路２５０により直流成分として出力され、更に、ノイズ抑制のための積分器２６０に入力される。
一方、オフセット電圧については、時間区間φ１およびφ２で大凡同極性の成分が出力され、復調回路２５０を通った後に交流成分となり、積分器２６０により時間区間φ１からφ２亘って平均化処理することによって交流成分に変調されたオフセット成分が低減される。
第１のホール素子１００および第２のホール素子２００を個別に見ると、オフセット成分が残留しているが、２つのホール素子１００および２００の平均で見た場合には、上述のとおり、オフセットはほぼ０に低減される。
【００６１】
以上、図１、図２、および、図３を参照して説明したところから理解されるとおり、切替え回路２２０は、各ホール素子の一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替える切替回路部を成している。
また、切替え回路２２０および復調回路２５０および積分器２６０の各該当する機能は、それらの共働によって、対を成す各ホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部を成している。
【００６２】
図４は図６を参照して既述の従来技術（非特許文献１）との比較における本発明の実施の形態でのオフセット電圧の低減効果を表す図である。
図４（ａ）は、図６を参照して既述の従来技術オフセット電圧の検出結果であり、図４（ｂ）は本発明の実施の形態におけるオフセット電圧の検出結果である。
図４（ａ）および図４（ｂ）におけるオフセット電圧は次のようなホール素子部を適用した場合の例である。即ち、Ｎ型で、サイズは３０um角のＳｉホール素子をＣＭＯＳのチップ上に２００μm離れた位置にそれぞれ形成し、これらのホール素子上には図１１および図１（ｃ）に表されたように直径２００μmの磁気収束板が電解メッキで形成されている状態での検出結果となっている。
【００６３】
図４（ａ）は、1つのホール素子に対して、図１のように直交する２方向に対してスピニングカレント法を用いた場合の結果であり、１０サンプルの平均で８４．９μV、標準偏差で１５．５μVのオフセットが生じている。
図４（ｂ）は、図１を参照して既述の配置および接続関係におけるホール素子対に対して、直交する２方向に対してスピニングカレント法を用いた場合の結果である。この場合は、１０サンプルの平均で−０．９μV、標準偏差で１０．７μVのオフセットとなっており、本発明の実施の形態においてオフセット電圧の低減効果が顕著であることが確認できる。
【００６４】
以上、図１ないし図４を参照して本発明の一つの実施の形態について詳述したが、本発明の技術思想はこのような実施の形態に限定されるものではない。
即ち、図１ないし図４の実施の形態では、磁気収束板を既述の如く適用し、且つ、１対のホール素子の平面投影における相互の配置は、両者の対向縁間の仮想線ＶＬに関して対称の位置となるように鏡像関係（鏡映対称）で配置することを一つの要件としている。そして、各ホール素子のそれぞれ対応する電極を接続（短絡）し、各ホール素子に反対方向の磁場が入力された場合に、上述の鏡映対称での配置を採っているという要件をも満たしているために、ホール電圧の検出を可能にしたものである。従って、上述の各要件を等しく充足する限りにおいて、ホール素子を４つ、或いは、８つ等とする構成を採ることも可能である。この場合は、複数対のホール素子の出力に基づいて信頼性の高い検出出力を得ることができる。
【００６５】
更にまた、各ホール素子が互いに駆動電流の供給方向とホール電圧の検出方向に関して実効的に鏡像関係（鏡映対称）で配置された場合と等しいホール電圧検出特性を呈するように配置および接続されていればよい。このため、図１ないし図４を参照して既述の配置以外の配置を採ることも可能である。
【００６６】
図５は、ホール素子の配置として、図１ないし図４を参照して既述の配置とは異なる配置を採った場合の本発明の他の実施の形態としてのホール電圧検出装置を表す図である。
図５の実施の形態では、図１ないし図４を参照して既述のようなホール素子の配置に対し、一方のホール素子を４５度や９０度等の角度回転させた配置をとっている。
この図５において、既述の図２との対応部は同一の符号を附して示してある。
【００６７】
図５の実施の形態におけるホール電圧検出装置では、第１のホール素子１００および第２のホール素子２００ａの出力が、制御回路２１０から供給される２相のクロック信号に基づいて切替え動作を行う切替え回路２２０によって、駆動電流源２３０およびホール電圧を増幅する演算増幅器２４０の接続関係の切り替えを行う構成を有する。そして、演算増幅器２４０の出力が復調回路２５０によって復調され、更に、その後段の積分器２６０を経て検出出力を得るように構成されている。
【００６８】
図５の実施の形態では、以上の構成において特に、第２のホール素子２００ａの第１のホール素子１００に対する配置関係が、図１（ａ）および図１（ｂ）を参照して既述の第２のホール素子２００の配置に対し、０度を越えて１８０度以下の、例えば、４５度や９０度等の角度回転させた配置をとっている点で異なる。尚、この回転角度が０度である場合は図１ないし図４を参照して既述の配置と等しい。
【符号の説明】
【００６９】
１００、２００、２００ａ、６００、８００、１００１、１００２…ホール素子
２１０、６１０、８１０、１０１０………………………………………制御回路
２２０、６２０、８２０、１０２０………………………………………切替え回路
２３０、６３０、８３０、１０３０………………………………………駆動電流源
２４０、６４０、８４０、１０４０………………………………………演算増幅器
２５０、６５０、８５０、１０５０………………………………………復調回路
２６０、６６０、８６０、１０６０………………………………………積分器
【図１】
0005512561.tif 000002
【図２】
0005512561.tif 000003
【図３】
0005512561.tif 000004
【図４】
0005512561.tif 000005
【図５】
0005512561.tif 000006
【図６】
0005512561.tif 000007
【図７】
0005512561.tif 000008
【図８】
0005512561.tif 000009
【図９】
0005512561.tif 000010
【図１０】
0005512561.tif 000011
【図１１】
0005512561.tif 000012
【図１２】
0005512561.tif 000013