(57)【特許請求の範囲】
【請求項１】
アノードが接地されたフォトダイオードと、
上記フォトダイオードのカソードに一端が接続された電流電圧変換部と、
上記電流電圧変換部の他端に一端が接続された電流源と、
上記電流源の他端に一定電圧を印加する電源部と、
上記フォトダイオードのカソードにベースまたはゲートが接続され、上記電流源の一端にコレクタまたはドレインが接続されたエミッタ接地型またはソース接地型の出力トランジスタと
を備え、
上記電流電圧変換部は、上記フォトダイオード側に順方向が向くように直列に接続されたｎ個(ｎは２以上の整数)のＰＮ接合部を有する半導体素子群を含み、
上記電流電圧変換部と上記電流源との接続点から、上記フォトダイオードに流れる光電流が電圧に変換されて光電変換信号として出力されると共に、
上記フォトダイオードと上記電流電圧変換部と上記出力トランジスタとを有する光電変換回路を２組備え、
上記電流電圧変換部は、初段トランジスタと出力段トランジスタがダーリントン接続されたダーリントントランジスタであって、
上記ダーリントントランジスタのコレクタに上記電源部からの上記一定電圧が印加され、上記ダーリントントランジスタのエミッタに上記フォトダイオードのカソードが接続され、上記ダーリントントランジスタのベースに上記出力トランジスタのコレクタまたはドレインが接続されており、
上記２組の光電変換回路のうちの一方からの上記光電変換信号が一方の入力端子に入力されると共に、上記２組の光電変換回路のうちの他方からの上記光電変換信号が他方の入力端子に入力された比較器を備え、
上記２組の光電変換回路のうちの一方は、上記フォトダイオードのカソードにコレクタまたはドレインが接続されたエミッタ接地型またはソース接地型の第１カレントミラー用トランジスタを備え、
上記２組の光電変換回路のうちの他方は、上記フォトダイオードのカソードにコレクタまたはドレインが接続され、ベースまたはゲートが上記コレクタまたはドレインに接続されたエミッタ接地型またはソース接地型の第２カレントミラー用トランジスタを備え、
上記第２カレントミラー用トランジスタのベースまたはゲートが上記第１カレントミラー用トランジスタのベースまたはゲートに接続され、上記ダーリントントランジスタと上記出力トランジスタと上記第２カレントミラー用トランジスタでウイルソン型カレントミラー回路を形成していることを特徴とする光センサ。
【請求項２】
請求項１に記載の光センサにおいて、
上記電源部は、順方向が同じ方向になるように直列に接続されたｎ＋２個(ｎは２以上の整数)の電源部用ダイオードを有し、上記直列に接続されたｎ＋２個の電源部用ダイオードの順方向電圧に基づいて上記一定電圧を出力する定電圧回路であることを特徴とする光センサ。
【請求項３】
請求項１に記載の光センサにおいて、
上記２組の光電変換回路のうちの他方の上記フォトダイオードへの入力光を遮蔽する遮蔽部を備えたことを特徴とする光センサ。
【請求項４】
請求項１から３までのいずれか１つに記載の光センサを用いたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光センサおよび電子機器に関する。
【背景技術】
【０００２】
従来、光センサとしては、２つのフォトダイオード電流をダイオードにて対数圧縮し、差動比較出力することでゲインを確保するものがある(例えば、特開２００６−２９４６８２号公報(特許文献１)および特開昭５７−１４２５２３号公報(特許文献２)参照)。
【０００３】
また、従来の他の光センサとしては、２つのフォトダイオードの光電流をダーリントン接続により増幅し、高利得を得るものがある(例えば、特開平１１−３４５９９５号公報(特許文献３)参照)。
【０００４】
物体検知に用いられるフォトインタラプタは、例えば複写機では紙が複写機内のさまざまな箇所を移動するため、数十個と多数使われる。このため、より安価で高性能な光センサが求められる。
【０００５】
そこで、上記特許文献１および特許文献２に示されるような２つのフォトダイオードを用い、ダイオードにて圧縮後に差動比較して、ゲインを稼ぐ方法が考えられるが、ダイオードは−２ｍＶ／℃の温度特性を有しており、１００℃等の高温になると出力信号として十分な電圧が取れないという問題がある。このために、後段の回路構成によっては誤動作を生じたり、動作ばらつきを生じたりする。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２９４６８２号公報
【特許文献２】特開昭５７−１４２５２３号公報
【特許文献３】特開平１１−３４５９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、この発明の課題は、出力信号の電圧低下を招くことなく、十分なゲインを確保できる光センサおよびそれを用いた電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、この発明の光センサは、
アノードが接地されたフォトダイオードと、
上記フォトダイオードのカソードに一端が接続された電流電圧変換部と、
上記電流電圧変換部の他端に一端が接続された電流源と、
上記電流源の他端に一定電圧を印加する電源部と、
上記フォトダイオードのカソードにベースまたはゲートが接続され、上記電流源の一端にコレクタまたはドレインが接続されたエミッタ接地型またはソース接地型の出力トランジスタと
を備え、
上記電流電圧変換部は、上記フォトダイオード側に順方向が向くように直列に接続されたｎ個(ｎは２以上の整数)のＰＮ接合部を有する半導体素子群を含み、
上記電流電圧変換部と上記電流源との接続点から、上記フォトダイオードに流れる光電流が電圧に変換されて光電変換信号として出力されると共に、
上記フォトダイオードと上記電流電圧変換部と上記出力トランジスタとを有する光電変換回路を２組備え、
上記電流電圧変換部は、初段トランジスタと出力段トランジスタがダーリントン接続されたダーリントントランジスタであって、
上記ダーリントントランジスタのコレクタに上記電源部からの上記一定電圧が印加され、上記ダーリントントランジスタのエミッタに上記フォトダイオードのカソードが接続され、上記ダーリントントランジスタのベースに上記出力トランジスタのコレクタまたはドレインが接続されており、
上記２組の光電変換回路のうちの一方からの上記光電変換信号が一方の入力端子に入力されると共に、上記２組の光電変換回路のうちの他方からの上記光電変換信号が他方の入力端子に入力された比較器を備え、
上記２組の光電変換回路のうちの一方は、上記フォトダイオードのカソードにコレクタまたはドレインが接続されたエミッタ接地型またはソース接地型の第１カレントミラー用トランジスタを備え、
上記２組の光電変換回路のうちの他方は、上記フォトダイオードのカソードにコレクタまたはドレインが接続され、ベースまたはゲートが上記コレクタまたはドレインに接続されたエミッタ接地型またはソース接地型の第２カレントミラー用トランジスタを備え、
上記第２カレントミラー用トランジスタのベースまたはゲートが上記第１カレントミラー用トランジスタのベースまたはゲートに接続され、上記ダーリントントランジスタと上記出力トランジスタと上記第２カレントミラー用トランジスタでウイルソン型カレントミラー回路を形成していることを特徴とする。
【０００９】
上記構成によれば、電流電圧変換部において半導体素子群のＰＮ接合部を直列に２段以上積むと、電流電圧変換部と電流源との接続点からの光電変換信号の電圧レベルは、ＰＮ接合部の段数により、整数倍に増える。したがって、出力される光電変換信号の電圧低下を招くことなく、十分なゲインを確保できる。また、上記フォトダイオードと電流電圧変換部と電流源と電源部と出力トランジスタとを半導体基板に形成することにより、電流電圧変換部に大きな抵抗を用いた場合よりもチップ面積を小さくでき、小型で低コストな光センサを実現できる。
また、２組の光電変換回路からの光電変換信号を比較器に入力する場合、電流電圧変換部に流れる定電流は対称であることが望ましい。このため、上記２組の光電変換回路の第１,第２カレントミラー用トランジスタのベースまたはゲートの電位を共通とすることで、電流電圧変換部に流れる定電流のばらつき削減できる。
【００１０】
なお、半導体素子群の代わりに電流電圧変換部として抵抗を用いると、大きな抵抗が必要になり、面積が増えるため有益ではない。
【００１１】
また、一実施形態の光センサでは、
上記電源部は、順方向が同じ方向になるように直列に接続されたｎ＋２個(ｎは２以上の整数)の電源部用ダイオードを有し、上記直列に接続されたｎ＋２個の電源部用ダイオードの順方向電圧に基づいて上記一定電圧を出力する定電圧回路である。
【００１２】
上記実施形態によれば、定電圧回路において電源部用ダイオードを複数段(ｎ＋２段)積むことで、直列に接続されたｎ＋２個の電源部用ダイオードの順方向電圧は、高温では低くなる一方、低温では高くなる。このように、順方向が同じ方向になるように直列に接続されたｎ＋２個の電源部用ダイオードを定電圧回路に用いることで、温度変化に追従して上記一定電圧が変化する。ここで、電流電圧変換部の半導体素子群のＰＮ接合部がｎ段であるのに対して、定電圧回路の電源部用ダイオードはｎ＋１段以上とすることで、通常Ｓi基板を用いたフォトダイオードには逆バイアスが与えられて、その上にｎ段のＰＮ接合部を積んで電流電圧変換を実施する構成を、上記定電圧回路が形成されたＳi基板内で実現できる。
【００１３】
また、一実施形態の光センサでは、
上記電流電圧変換部は、上記フォトダイオード側に順方向が向くように直列に接続されたｎ個(ｎは２以上の整数)のダイオードである。
【００１４】
なお、この電流電圧変換部のダイオードは、ダイオード接続されたトランジスタを用いてもよい。
【００１５】
上記実施形態によれば、簡単な構成で電流電圧変換部を実現できる。
【００１６】
また、一実施形態の光センサでは、
上記電流電圧変換部は、複数のトランジスタがダーリントン接続されたダーリントントランジスタであって、
上記ダーリントントランジスタのコレクタに上記電源部からの上記一定電圧が印加され、上記ダーリントントランジスタのエミッタに上記フォトダイオードのカソードが接続され、上記ダーリントントランジスタのベースに上記出力トランジスタのコレクタまたはドレインが接続されている。
【００１７】
上記実施形態によれば、半導体素子群のＰＮ接合部を複数段重ねることで、光電変換信号の電圧が高くなって尤度がなくなる場合、初段トランジスタと出力段トランジスタがダーリントン接続されたダーリントントランジスタで構成し、ダーリントントランジスタのベースから光電変換信号を出力することで、単に半導体素子群のＰＮ接合部を複数段重ねた場合に対して、光電変換信号の電圧を数十ｍＶ〜数百ｍＶ下げることができ、電圧調整が可能となる。
【００１８】
従来の光センサに用いられるダーリントン接続は、例えば、特許文献３(特開平１１−３４５９９５号公報)において、フォトダイオードと回路をダーリントン接続するように、トランジスタのベースを入力として電流増幅するものであるに対して、本発明では入出力を逆として、ダーリントントランジスタのベースを電圧出力(光電変換信号)として用いる。
【００１９】
また、上記特許文献３のような電流増幅では、トランジスタの電流増幅率hfeに依存するため、特性ばらつきが非常に大きくなる。
【００２０】
一方、ダーリントントランジスタのベースを電圧出力とする本発明では、例えば２段構成のダーリントントランジスタでは、トランジスタの熱電圧をＶT、ベース・エミッタ間電圧をＶBE、電流増幅率hfeとすると、光電変換信号の電圧は、
２ＶBE−ＶT×ln(hfe)
で表される。例えばhfe＝３０であれば、光電変換信号の電圧は、
ＶT×ln(hfe)＝２６×３.４＝８８ｍＶ
となり、hfe＝２５にばらついたとしても、
ＶT×ln(hfe)＝２６×３.２＝８４ｍＶ
に圧縮され、２ＶBE＝約１Ｖに対して、十分な尤度を有する。
【００２１】
また、フォトダイオードへの入力光がＡＣ(交流)変動した場合、フォトダイオードに流れる光電流をＩinとすると、dＶBE／dＩinは、
dＶBE／dＩin ＝２ ＶT／Ｉin
で表され、トランジスタの電流増幅率hfeに全く依存せず、交流信号を処理できる。
【００２２】
また、一実施形態の光センサでは、
上記電流電圧変換部は、複数のトランジスタがダーリントン接続されたダーリントントランジスタであって、
上記ダーリントントランジスタのコレクタに上記電流源の一端が接続され、上記ダーリントントランジスタのエミッタに上記フォトダイオードのカソードが接続され、上記ダーリントントランジスタのベースに上記出力トランジスタのコレクタまたはドレインが接続されている。
【００２３】
上記実施形態によれば、ダーリントントランジスタのコレクタ電位が直接的に上記電源部の電圧の立ち上がりに連動することがないので、出力トランジスタのベース電位の瞬間的な持ち上がりが減少し、ダーリントントランジスタを構成する各トランジスタのベース電位の低下が抑制され、電源電圧の立ち上がり時に正常動作するまでにかかる起動時間を早くすることができる。
【００２４】
また、一実施形態の光センサでは、
上記電流電圧変換部は、複数のトランジスタがダーリントン接続されたダーリントントランジスタであって、
上記ダーリントントランジスタに電流を供給する電流源回路を備え、
上記ダーリントントランジスタのコレクタに上記電流源回路の出力端が接続され、上記ダーリントントランジスタのエミッタに上記フォトダイオードのカソードが接続され、上記ダーリントントランジスタのベースに上記出力トランジスタのコレクタまたはドレインが接続されている。
【００２５】
上記実施形態によれば、ダーリントントランジスタのコレクタ電位が直接的に上記電源部の電圧の立ち上がりに連動されることがないので、出力トランジスタのベース電位の瞬間的な持ち上がりが減少し、ダーリントントランジスタを構成する各トランジスタのベース電位の低下が抑制され、電源電圧の立ち上がり時に正常動作するまでにかかる起動時間を早くすることができる。
【００２６】
また、一実施形態の光センサでは、
上記フォトダイオードのカソードにコレクタまたはドレインが接続され、上記出力トランジスタにベースまたはゲートが共通接続されたエミッタ接地型またはソース接地型のカレントミラー用トランジスタを備え、
上記ダーリントントランジスタと上記出力トランジスタと上記カレントミラー用トランジスタでウイルソン型カレントミラー回路を形成している。
【００２７】
上記実施形態によれば、ゲインの調整は、上記ウイルソン型カレントミラー回路で作られる定電流がダーリントントランジスタに流れることで可能となる。このダーリントントランジスタのベースへの入力電流を、ウイルソン型カレントミラー回路により抑制でき、上記入力電流を安定させることが可能となり、ゲインのばらつきを抑制することができる。
【００２８】
また、一実施形態の光センサでは、
上記光電変換信号が一方の入力端子に入力された比較器を備えた。
【００２９】
上記実施形態によれば、上記電流電圧変換部の半導体素子群の複数段のＰＮ接合部で電流電圧変換された電圧出力(光電変換信号)を比較器に入力することで、電圧増幅やＡ／Ｄ変換が可能となる(比較器により差動入力レベルに比べて高い出力電圧を得たり、比較器により差動入力レベルを２値化したりできる)。このような比較器がバイポーラ素子で構成されている場合、温度特性はダイオードと一致することが可能であるため、複数段のダイオード構成としなくても安定動作可能である。また、ＭＯＳ素子を用いた比較器では、ＭＯＳトランジスタのゲート・ソース間電圧ＶGSがトランジスタのベース・エミッタ電圧ＶBE変動と一致しないため、複数段のダイオードにて電圧変換された電圧を用いると有益である。
【００３０】
また、一実施形態の光センサでは、
上記フォトダイオードと上記電流電圧変換部と上記出力トランジスタとを有する光電変換回路を２組備え、
上記２組の光電変換回路が形成された半導体基板を備え、
上記電流電圧変換部における上記半導体素子群は、上記直列に接続された２個の上記ＰＮ接合部を有し、
上記２組の光電変換回路のうちの一方からの上記光電変換信号が一方の入力端子に入力されると共に、上記２組の光電変換回路のうちの他方からの上記光電変換信号が他方の入力端子に入力された比較器を備え、
上記２組の光電変換回路の上記各電流電圧変換部における上記半導体素子群の２個の上記ＰＮ接合部は、上記半導体基板に交互にクロス状に配置されている。
【００３１】
ここで、上記半導体素子群は、直列に接続された２個のダイオードであってもよいし、ダイオード接続されたトランジスタを２個直列に接続してもよく、さらに、２段構成のダーリントントランジスタであってもよい。
【００３２】
上記実施形態によれば、電流電圧変換部における半導体素子群の２個のＰＮ接合部の順方向電圧のばらつきを軽減するために、２組の光電変換回路の各電流電圧変換部における半導体素子群の２個のＰＮ接合部を半導体基板に交互にクロス状に配置することが有益である。これによって、素子を構成する不純物を拡散等で注入する際のばらつきや、ウエハ上にパターンニングするときのばらつきを最小限に軽減できる。
【００３３】
【００３４】
【００３５】
また、一実施形態の光センサでは、
上記２組の光電変換回路のうちの他方の上記フォトダイオードへの入力光を遮蔽する遮蔽部を備えた。
【００３６】
上記実施形態によれば、２組の光電変換回路のうちの一方のフォトダイオードだけを用いると共に、フォトダイオードへの入力光が遮蔽されている他方の光電変換回路の電流源を一方の光電変換回路でも用いるので、フォトダイオードへの光電流が変動することによる電流源の微小電流変動を抑制できる。
【００３７】
また、この発明の電子機器では、
上記のいずれか１つの光センサを用いたことを特徴とする。
【００３８】
上記実施形態によれば、出力信号の電圧低下を招くことなく、十分なゲインを確保できる上記光センサを用いることで、ばらつきが少なく信頼性の高い電子機器を実現できる。
【００３９】
一般的に、このような光センサに用いる受光ＩＣ(Integrated Circuit：集積回路)は１ｍｍ２以上の面積が必要であるが、０.５ｍｍ２以下で構成可能となる。
【発明の効果】
【００４０】
以上より明らかなように、この発明の光センサよれば、出力信号の電圧低下を招くことなく、十分なゲインを確保できる光センサおよびそれを用いた電子機器を実現できる。
【００４１】
また、この発明の電子機器では、上記光センサを用いることにより、ばらつきが少なく信頼性の高い電子機器を実現できる。
【図面の簡単な説明】
【００４２】
【図１】図１はこの発明の第１実施形態の光センサの回路図である。
【図２】図２は上記光センサにおいてトランジスタを用いた例を示す回路図である。
【図３】図３は比較例の光センサの回路図である。
【図４】図４はダイオードの電圧−電流特性を示す図である。
【図５】図５はこの発明の第２実施形態の光センサの回路図である。
【図６】図６はこの発明の第３実施形態の光センサの回路図である。
【図７】図７はこの発明の第４実施形態の光センサの回路図である。
【図８】図８はこの発明の第５実施形態の光センサの回路図である。
【図９】図９はダーリントントランジスタの初段トランジスタと出力段トランジスタのクロス配置を示す平面図である。
【図１０】図１０はこの発明の第６実施形態の光センサの回路図である。
【図１１】図１１は上記光センサの変形例を示す回路図である。
【図１２】図１２は上記光センサのもう一つの変形例を示す回路図である。
【図１３】図１３は上記光センサのダミー容量を用いた他の変形例を示す回路図である。
【図１４】図１４は従来の光センサのシミュレーション結果を示す例である。
【図１５】図１５はこの発明の光センサのシミュレーション結果を示す例である。
【図１６】図１６は比較の光センサの回路図である。
【発明を実施するための形態】
【００４３】
以下、この発明の光センサを図示の実施の形態により詳細に説明する。
【００４４】
〔第１実施形態〕
図１はこの発明の第１実施形態の光センサの回路図を示している。
【００４５】
この第１実施形態の光センサは、図１に示すように、グランドＧＮＤにエミッタが接続され、ベースにコレクタが接続されたＮＰＮトランジスタＱ１と、ベースにコレクタが接続されたＮＰＮトランジスタＱ２と、ベースにコレクタが接続されたＮＰＮトランジスタＱ３と、…、ベースにコレクタが接続されたＮＰＮトランジスタＱｎ＋２(ｎは２以上の整数)とを、エミッタをグランドＧＮＤ側に向けて直列に接続している。そして、ＮＰＮトランジスタＱｎ＋２のコレクタに抵抗Ｒ１の一端を接続し、その抵抗Ｒ１の他端に電源電圧Ｖｃｃを印加している。また、抵抗Ｒ１の一端にＮＰＮトランジスタＱＲのベースを接続し、ＮＰＮトランジスタＱＲのコレクタに電源電圧Ｖｃｃを印加している。抵抗Ｒ１とＮＰＮトランジスタＱ１,Ｑ２,Ｑ３,…,Ｑｎ＋２とＮＰＮトランジスタＱＲで電源部の一例としての定電圧回路を構成している。この定電圧回路のＮＰＮトランジスタＱＲのエミッタからは、ｎ＋１段のダイオード(Ｑ１,Ｑ２,Ｑ３,…,Ｑｎ＋１)の順方向電圧分に相当する一定電圧Ｖrefを出力する。
【００４６】
また、フォトダイオードＰＤ１のアノードをグランドＧＮＤに接続し、そのフォトダイオードＰＤ１のカソードに、電流電圧変換部の一例としての直列接続されたダイオードＤ１,Ｄ２,…,Ｄｎのカソード側の端を接続している。このダイオードＤ１,Ｄ２,…,Ｄｎは、フォトダイオード側に順方向が向くように直列に接続されたｎ個のＰＮ接合部を有する半導体素子群である。
【００４７】
次に、フォトダイオードＰＤ１のカソードに、エミッタ接地型の出力トランジスタの一例としてのＮＰＮトランジスタＱＯＵＴ１のベースを接続し、ＮＰＮトランジスタＱＯＵＴ１のエミッタをグランドＧＮＤに接続している。そして、ＮＰＮトランジスタＱＯＵＴ１のコレクタを電流源Ｉ１の一端に接続し、電流源Ｉ１の他端に一定電圧Ｖrefを印加している。また、電流源Ｉ１の一端に、直列接続されたダイオードＤ１,Ｄ２,…,Ｄｎのアノード側の端を接続している。
【００４８】
また、ＮＰＮトランジスタＱＯＵＴ１のベースとコレクタとの間にコンデンサＣ１を接続している。
【００４９】
この光センサは、ｎ個のダイオードＤ１,Ｄ２,…,Ｄｎが直列接続されたダイオード群ＤＧ１のアノード側の端から光電変換信号ＶＯＵＴ１を出力する。
【００５０】
上記フォトダイオードＰＤ１と、ダイオード群ＤＧ１(Ｄ１,Ｄ２,…,Ｄｎ)と、電流源Ｉ１と、ＮＰＮトランジスタＱＯＵＴ１と、コンデンサＣ１で光電変換回路Ａ１を構成している。
【００５１】
上記構成の光センサによれば、フォトダイオードＰＤ１とｎ段のダイオードＤ１,Ｄ２,…,Ｄｎで電圧出力(光電変換信号ＶＯＵＴ１)を得る。これにより、従来のｎ倍の電圧を得ることができる。
【００５２】
図１に示すように、定電圧回路(Ｒ１,Ｑ１,Ｑ２,Ｑ３,…,Ｑｎ＋２,ＱＲ)おいて、ｎ＋２段以上のダイオード(Ｑ１,Ｑ２,Ｑ３,…,Ｑｎ＋２)と抵抗Ｒ１に電源電圧Ｖｃｃを与え、ｎ＋２段のダイオード(Ｑ１,Ｑ２,Ｑ３,…,Ｑｎ＋２)と抵抗Ｒ１との間と、ＮＰＮトランジスタＱＲのベースとを接続することで、ｎ＋１段のダイオード(Ｑ１,Ｑ２,Ｑ３,…,Ｑｎ＋２)の順方向電圧分に相当する一定電圧Ｖrefが得られる。
【００５３】
上記構成の光センサにおいて、フォトダイオードＰＤ１に入射光がない場合は、電流源Ｉ１からダイオード群ＤＧ１(Ｄ１,Ｄ２,…,Ｄｎ)を介してＮＰＮトランジスタＱＯＵＴ１にベース電流が流れる。よって、光電変換信号ＶＯＵＴ１の電圧は、ＮＰＮトランジスタＱＯＵＴ１のベース・エミッタ間電圧に、上記ベース電流がバイアスされた上記ダイオード群ＤＧ１(Ｄ１,Ｄ２,…,Ｄｎ)の順方向電圧が足された電圧となる。一方、フォトダイオードＰＤ１への入射光がある場合は、上記ダイオード群ＤＧ１(Ｄ１,Ｄ２,…,Ｄｎ)にフォトダイオードＰＤ１の光電流ＩＰＤ１が流れることにより、上記順方向電圧が増加し、光電変換信号ＶＯＵＴ１の電圧レベルは入射光が無い場合に対して大きくなる。
【００５４】
上記構成の光センサによれば、ダイオード群ＤＧ１(Ｄ１,Ｄ２,…,Ｄｎ)でＰＮ接合部を直列に２段以上積むと、光電変換信号の電圧レベルは、ＰＮ接合部(ダイオードＤ１,Ｄ２,…,Ｄｎ)の段数により整数倍に増える。したがって、出力される光電変換信号の電圧低下を招くことなく、十分なゲインを確保できる。
【００５５】
通常、上記定電圧回路(Ｒ１,Ｑ１,Ｑ２,Ｑ３,…,Ｑｎ＋２,ＱＲ)が形成された半導体基板内に、フォトダイオードＰＤ１にｎ段のＰＮ接合部を接続して電流電圧変換を実施する構成を実現できる。このように、上記定電圧回路と光電変換回路Ａ１とを同一半導体基板に形成することにより、電流電圧変換部に大きな抵抗を用いた場合よりもチップ面積を小さくでき、小型で低コストな光センサを実現できる。
【００５６】
ここで、図４に示すようにダイオードの順方向電圧は電流値により変動するため、定電圧回路側のダイオード(ＮＰＮトランジスタＱ１,Ｑ２,Ｑ３,…,Ｑｎ＋２)には、０.１ｍＡ〜１ｍＡ程度の電流を流すことで、１段あたり０.８Ｖの電圧を得ることができる。
【００５７】
逆に、フォトダイオードＰＤ１の光電流ＩＰＤ１は、１ｎＡ〜１０ｎＡ程度となるようにフォトダイオードサイズを調整することで、光電変換回路Ａ１側のダイオード(Ｄ１,Ｄ２,…,Ｄｎ)では１段あたり０.５Ｖの電圧を得ることができる。このように、１段あたり、０.８Ｖ−０.５Ｖ＝０.３Ｖ程度の電圧差をつけることができる。例えば図２に示すように、定電圧Ｖｒｅｆが３ＶBEで、光電変換信号ＶＯＵＴ１も３ＶBEとなっても、トランジスタＱＡ１，ＱＡ２のＶBE２段分の上記電圧差、０.３Ｖ×２＝０.６Ｖの電圧尤度が生じ、後段への電圧出力が可能となる。
【００５８】
図３は比較例の光センサの回路図を示しており、この比較例の光センサでは、常温にて電流電圧変換部がトランジスタ１段で０.５Ｖの場合、高温では０.３Ｖ程度と大幅に電圧が下がり、十分な出力電圧が得られないが、図１，図２に示すように、電流電圧変換部のＰＮ接合部を複数段にすることで倍以上の出力電圧が得られる。
【００５９】
〔第２実施形態〕
図５はこの発明の第２実施形態の光センサの回路図を示している。この第２実施形態の光センサは、ダーリントントランジスタを除いて第１実施形態の光センサと同一の構成をしており、同一構成部には同一参照番号を付している。
【００６０】
この第２実施形態の光センサは、図５に示すように、定電圧回路の出力段のＮＰＮトランジスタＱＲのエミッタをダーリントントランジスタＤＴ１のコレクタに接続し、ダーリントントランジスタＤＴ１のエミッタをフォトダイオードＰＤ１のカソードに接続している。そして、ダーリントントランジスタＤＴ１のベースをＮＰＮトランジスタＱＯＵＴ１のコレクタに接続している。
【００６１】
上記ダーリントントランジスタＤＴ１は、ＮＰＮトランジスタＱＯＵＴ１のコレクタにベースが接続された初段のＮＰＮトランジスタＱ１１と、ＮＰＮトランジスタＱ１１のエミッタにベースが接続され、ＮＰＮトランジスタＱ１１のコレクタにコレクタが接続された出力段のＮＰＮトランジスタＱ１２とを有する。
【００６２】
上記フォトダイオードＰＤ１と、ダーリントントランジスタＤＴ１と、電流源Ｉ１と、ＮＰＮトランジスタＱＯＵＴ１と、コンデンサＣ１で光電変換回路Ａ２を構成している。
【００６３】
上記第２実施形態の光センサは、第１実施形態の光センサと同様の効果を有する。
【００６４】
また、上記構成の光センサによれば、電流電圧変換部をダーリントントランジスタＤＴ１とし、ダーリントントランジスタＤＴ１のベースが出力となる回路構成にすることによって、初段のＮＰＮトランジスタＱ１１と出力段のＮＰＮトランジスタＱ１２のそれぞれの熱電圧をＶTとし、ベース・エミッタ間電圧をＶBEとし、電流増幅率をhfeとするとき、出力される光電変換信号の電圧は、
２ＶBE−ＶT×lｎ(hfe)
となる。したがって、光電変換信号の電圧を数十ｍＶ〜数百ｍＶ下げることができるため、電圧調整が可能となる。
【００６５】
〔第３実施形態〕
図６はこの発明の第３実施形態の光センサの回路図を示している。この第３実施形態の光センサは、ダーリントントランジスタＤＴ１に供給する電流源回路への接続点を除いて第２実施形態の光センサと同一の構成をしており、同一構成部には同一参照番号を付している。
【００６６】
この第３実施形態の光センサは、図６に示すように、上記電流源Ｉ１の一端とＮＰＮトランジスタＱＯＵＴ１のコレクタの接続点にダーリントントランジスタＤＴ１のコレクタを接続している。
【００６７】
上記フォトダイオードＰＤ１と、ダーリントントランジスタＤＴ１と、電流源Ｉ１と、ＮＰＮトランジスタＱＯＵＴ１と、コンデンサＣ１で光電変換回路Ａ１０を構成している。
【００６８】
上記第３実施形態の光センサは、第２実施形態の光センサと同様の効果を有する。
【００６９】
また、上記構成の光センサによれば、電源電圧Ｖｃｃの立ち上がり時に、正常動作するまでにかかる時間である起動時間を短縮させることができる。これについて以下に説明する。
【００７０】
上記第２実施形態では、電源電圧Ｖｃｃの立ち上がりとともに電源部(Ｒ１,Ｑ１,Ｑ２,Ｑ３,…,Ｑｎ＋２,ＱＲ)からの電圧Ｖrefも立ち上がる。このとき、ＮＰＮトランジスタＱ１２の寄生容量(コレクタ−エミッタ間容量)とＮＰＮトランジスタＱＯＵＴ１のベースとグランドとの間の寄生容量により、電源電圧Ｖｃｃが立ち上がった瞬間、ＮＰＮトランジスタＱＯＵＴ１のベースの電位が瞬間的に持ち上がる。このＮＰＮトランジスタＱＯＵＴ１のベース電位の瞬間的な持ち上がりは、ＮＰＮトランジスタＱ１１のベース電位の低下を招くとともに、ＮＰＮトランジスタＱ１２のベース電位の低下を招く。上記ベース電位の低下を通常電位状態に回復させるバイアス電流は、ＮＰＮトランジスタＱ１１とＱ１２に流しているバイアス電流であるが、このバイアス電流が微小な場合、上記ベース電位の回復に時間を要する。以上の理由により、起動時間(電源電圧Ｖｃｃの立ち上がり時に正常動作するまでにかかる時間)が長くなる可能性がある。
【００７１】
そこで、上記起動時間の増加の問題を解決する手段として、図６のように、ダーリントントランジスタＤＴ１のコレクタを、電流源Ｉ１の一端とＮＰＮトランジスタＱＯＵＴ１のコレクタの接続点に接続する。これにより、ダーリントントランジスタＤＴ１のコレクタ電位が直接的に上記電圧Ｖrefの電位の立ち上がりに連動されることがなくなる。よって、上記ＮＰＮトランジスタＱＯＵＴ１のベース電位の瞬間的な持ち上がりが減少し、ＮＰＮトランジスタＱ１１のベース電位の低下が抑制されると共に、ＮＰＮトランジスタＱ１２のベース電位の低下が抑制され、起動時間(電源電圧Ｖｃｃの立ち上がり時に正常動作するまでにかかる時間)を早くすることができる。
【００７２】
また、上記第３実施形態の例では、ダーリントントランジスタＤＴ１のコレクタであるＮＰＮトランジスタＱ１１とＱ１２のコレクタを、電流源Ｉ１の一端とＮＰＮトランジスタＱＯＵＴ１のコレクタの接続点に接続したが、ＮＰＮトランジスタＱ１１のコレクタを定電圧回路の出力段のＮＰＮトランジスタＱＲのエミッタに接続し、ＮＰＮトランジスタＱ１２のコレクタのみ電流源Ｉ１の一端とＮＰＮトランジスタＱＯＵＴ１のコレクタの接続点に接続しても上記同様の効果が得られる。
【００７３】
〔第４実施形態〕
図７はこの発明の第４実施形態の光センサの回路図を示している。この第４実施形態の光センサは、ダーリントントランジスタＤＴ１に供給する電流源回路を除いて第３実施形態の光センサと同一の構成をしており、同一構成部には同一参照番号を付している。
【００７４】
この第４実施形態の光センサは、図７に示すように、ダーリントントランジスタＤＴ１のコレクタに、ダーリントントランジスタＤＴ１用に設けられた専用の電流源回路Ｅ１が接続される。
【００７５】
上記電流源回路Ｅ１は、エミッタが接地され、ベースとコレクタが接続されたＮＰＮトランジスタＱ０３と、ＮＰＮトランジスタＱ０３のコレクタにエミッタが接続されたダーリントントランジスタＤＴ０と、ダーリントントランジスタＤＴ０のコレクタに一端が接続され、他端に一定電圧Ｖrefを印加された電流源Ｉ０とを有する。ダーリントントランジスタＤＴ０は、電流源Ｉ０の一端にコレクタとベースが接続された初段のＮＰＮトランジスタＱ０１と、ＮＰＮトランジスタＱ０１のエミッタにベースが接続され、ＮＰＮトランジスタＱ０１のコレクタにコレクタが接続された出力段のＮＰＮトランジスタＱ０２とを有する。
【００７６】
上記第４実施形態の光センサは、第３実施形態の光センサと同様の効果を有する。
【００７７】
また、第３実施形態では、ダーリントントランジスタＤＴ１に流す電流を電流源Ｉ１から供給しており、電流源Ｉ１はエミッタ接地型のＮＰＮトランジスタＱＯＵＴ１のバイアス電流も供給している。よって、入力光を受けたフォトダイオードＰＤ１に光電流ＩＰＤ１が流れ、ダーリントントランジスタＤＴ１に電流が流れると、ＮＰＮトランジスタＱＯＵＴ１のバイアス電流が、ダーリントントランジスタＤＴ１に流れる電流分だけ減少することになる。これは、光電変換回路Ａ１０のＡＣ特性の悪化を起こし、フォトダイオードＰＤ１の光電流ＩＰＤ１が大きくなり、ＮＰＮトランジスタＱＯＵＴ１のバイアス電流が枯れないようにするには、電流源Ｉ１の電流を大きくしておく必要がある。
【００７８】
そこで、上記問題を解決する手段として、図７に示すように、ダーリントントランジスタＤＴ１に流す電流は、専用の電流源回路Ｅ１から供給されるようにする。図７の一例では、一定電圧ＶrefとグランドＧＮＤとの間に電流源Ｉ０とＮＰＮトランジスタＱ０１,Ｑ０２で構成されたダーリントントランジスタＤＴ０およびダイオード接続したＮＰＮトランジスタＱ０３を直列に接続していて、電流源Ｉ０とダーリントントランジスタＤＴ０との接続点から、ダーリントントランジスタＤＴ１に電流を供給する構成としている。上記ＮＰＮトランジスタＱ０１,Ｑ０２,Ｑ０３で構成される回路部は、電流源Ｉ０およびダーリントントランジスタＤＴ１が飽和状態にならないように調整されている。
【００７９】
〔第５実施形態〕
図８はこの発明の第５実施形態の光センサの回路図を示している。この第５実施形態の光センサは、発光素子と受光素子との間にスリットを有する移動体を設けて、移動体のスリット動作を読み取る光学式エンコーダ用の受光回路に用いられる。
【００８０】
上記第５実施形態の光センサは、第１実施形態の図１に示す定電圧回路(抵抗Ｒ１とＮＰＮトランジスタＱ１,Ｑ２,Ｑ３,…,Ｑｎ＋２とＮＰＮトランジスタＱＲ)および図１に示す第１の光電変換回路Ａ１と、比較器ＣＭＰ１と、光電変換回路Ａ１と同じ構成の第２の光電変換回路Ｂ１を備えている。
【００８１】
上記第２の光電変換回路Ｂ１は、フォトダイオードＰＤ２と、ダイオード群ＤＧ２と、ＮＰＮトランジスタＱＯＵＴ２と、電流源Ｉ２と、コンデンサＣ２とを有する。また、比較器ＣＭＰ１は、抵抗Ｒ１１,Ｒ１２と、ＭＯＳトランジスタＭ１,Ｍ２とＭＯＳ素子からなる電流源Ｉ３で構成されている。
【００８２】
上記構成の光センサによれば、図８に示すように、第１,第２の光電変換回路Ａ１,Ｂ１で電流電圧変換された電圧出力(光電変換信号)を比較器ＣＭＰ１に入力することで、電圧増幅やＡ／Ｄ変換が可能となる。
【００８３】
また、上記２組の光電変換回路Ａ１,Ｂ１からの光電変換信号を、ＭＯＳ素子で構成される比較器ＣＭＰ１にそれぞれ入力することで、比較器ＣＭＰ１の入力部と定電流部のＭＯＳ素子により高温でも比較器ＣＭＰ１の出力電圧を確保できる。
【００８４】
図８の光電変換回路Ａ１,Ｂ１のダイオード群ＤＧ１,ＤＧ２をｎ＝２段として光電変換を実施する場合、例として図５で示した２段構成のダーリントントランジスタの場合を例にとると、図９に示すように、一方の光電変換回路のダーリントントランジスタの初段トランジスタＱ１１,出力段トランジスタＱ１２と、他方の光電変換回路のダーリントントランジスタの初段トランジスタＱ２１,出力段トランジスタＱ２２を半導体基板に交互にクロス状に配置する。
【００８５】
ここで、ダーリントントランジスタの初段トランジスタと出力段トランジスタは、上記最外周のｎ型拡散領域がコレクタ、その内側のp型拡散領域がベース、最内側のｎ型拡散領域をエミッタとし、ベースとエミッタが接続されたトランジスタ(ダイオード)を構成する。
【００８６】
このように、２組の光電変換回路の各ダーリントントランジスタを構成する初段トランジスタと出力段トランジスタを半導体基板に交互にクロス状に配置することで、ｎ型拡散領域やp型拡散領域への不純物を拡散等で注入するときのばらつきや、ウエハ上にパターンニングするときのばらつきを抑制できる。
【００８７】
なお、クロス状配置の説明として、２段構成のダーリントントランジスタを例にとったが、直列に接続された２個のダイオードであってもよいし、ダイオード接続されたトランジスタを２個直列に接続したものでもよい。
【００８８】
〔第６実施形態〕
図１０はこの発明の第６実施形態の光センサの回路図を示している。この第６実施形態の光センサは、第１実施形態の図１に示す定電圧回路(抵抗Ｒ１とＮＰＮトランジスタＱ１,Ｑ２,Ｑ３,…,Ｑｎ＋２とＮＰＮトランジスタＱＲ)および光電変換回路Ａ３と、比較器ＣＭＰ２と、光電変換回路Ａ３と同じ構成の光電変換回路Ｂ３を備えている。上記比較器ＣＭＰ２の一方の入力端子に光電変換回路Ａ３からの光電変換信号ＶＯＵＴ１が入力され、比較器ＣＭＰ２の他方の入力端子に光電変換回路Ｂ３からの光電変換信号ＶＯＵＴ２が入力される。
【００８９】
この光電変換回路Ａ３は、ＮＰＮトランジスタＱＯＵＴ１１,ＱＯＵＴ１２を除いて第２実施形態の光電変換回路Ａ２と同一の構成をしており、同一構成部には同一参照番号を付している。
【００９０】
この光電変換回路Ａ３では、ダーリントントランジスタＤＴ１のベースに、出力トランジスタの一例としてのＭＯＳトランジスタＱＯＵＴ１1のドレインを接続し、ＭＯＳトランジスタＱＯＵＴ１1のソースをグランドに接続している。また、ＭＯＳトランジスタＱＯＵＴ１1のゲートをフォトダイオードＰＤ１のカソードに接続している。さらに、フォトダイオードＰＤ１のカソードに、カレントミラー用トランジスタの一例としてのＭＯＳトランジスタＱＯＵＴ１2のドレインを接続し、そのＭＯＳトランジスタＱＯＵＴ１2のゲートをＭＯＳトランジスタＱＯＵＴ１1のゲートに接続している。そのＭＯＳトランジスタＱＯＵＴ１2のソースをグランドに接続している。
【００９１】
上記ダーリントントランジスタＤＴ１とＮＰＮトランジスタＱＯＵＴ１１,ＱＯＵＴ１２でウイルソン型カレントミラー回路を構成している。また、上記ダーリントントランジスタＤＴ２とＮＰＮトランジスタＱＯＵＴ２１,ＱＯＵＴ２２でウイルソン型カレントミラー回路を構成している。
【００９２】
また、比較器ＣＭＰ２は、ＭＯＳトランジスタで構成されたカレントミラー回路を電流源負荷として用いた一般的な比較器であり、説明は省略する。
【００９３】
図１０に示すように、ウイルソン型カレントミラー回路におけるベース電流補償用のダイオード部にフォトダイオードＰＤ１,ＰＤ２を用いることで、例えば電流源Ｉ１を１μＡとして、ミラー比を１０００:１にしてＭＯＳトランジスタＱＯＵＴ１2に流れる電流を１ｎＡとすれば、光電変換のゲイン調整が可能となる。
【００９４】
なお、光電変換回路Ａ３,Ｂ３のＭＯＳトランジスタによるウイルソン型カレントミラー回路の構成において、ミラー比はゲートの寸法比で決まる。
【００９５】
上記光電変換回路Ａ３,Ｂ３を高感度にするために、光無入力時のフォトダイオード電流をｎＡオーダーにする必要があり、それぞれのカレントミラー電流にばらつきが生じることでばらつきが大きくなる。
【００９６】
このため、図１１に示すように、光電変換回路Ａ３のＭＯＳトランジスタＱＯＵＴ１2のゲートを、ＭＯＳトランジスタＱＯＵＴ１1のゲートに接続せずに光電変換回路Ｂ３のＭＯＳトランジスタＱＯＵＴ２２のゲートに接続する。このように、光電変換回路Ａ３,Ｂ３において、ウイルソン型カレントミラー回路の基準となるゲート電位を共通にすることによって、光電変換回路Ａ３,Ｂ３の特性ばらつきを抑制できる。
【００９７】
光学式エンコーダのような隣り合う光の大小を比較するのではなく、物体の検知に用いるフォトダイオードインタラプタやフォトカプラ、照度センサ等のように１つのフォトダイオードを用いるセンサでは、片側をダミーフォトダイオードやダミー容量で構成するため、図１２に示すように基準となるダミー側で基準電流を作ることで、光量依存の影響をまったく受けることが無くなる。ここで、図１２におけるダミー側は、ダミーフォトダイオード、すなわち、遮蔽部Ｓにより入力光が遮蔽されたフォトダイオードＰＤ２ではなく、同等サイズとなるダミー容量ＣＤでもよい(図１３参照)。
【００９８】
このように、本発明における複数段のダイオード導入により入力電圧レベルを調整したコンパレータ出力におけるヒステリシス特性のばらつき改善のシミュレーション結果(１０５℃)を図１４,図１５に示す。図１４は図１６に示す比較例の光センサのシミュレーション結果であり、また、図１５は図１１に示す光センサのシミュレーション結果である。図１６に示す比較例の光センサは、光電変換回路Ａ４,Ｂ４において、ダーリントントランジスタＤＴ１,ＤＴ２(図１１に示す)の代わりにＮＰＮトランジスタＱＡ１,ＱＡ２が用いられている点が異なる。
【００９９】
図１４,図１５において、横軸は、ヒステリシス比率[(非検知→検知)／(検知→非検知)]を表し、縦軸は個数を表している。この図１４,図１５はヒステリシス比率のＭＯＳばらつき分布を示している。なお、図１４,図１５では、比較しやすくするため、ヒステリシス比率５５０Ｅ−３〜９５０Ｅ−３の範囲を２つの縦線(実線)で示している(「Ｅ−３」は１０×−３)。
【０１００】
ここで、図１４に示す比較例の光センサのシミュレーション結果では、「標準偏差σ／平均」で表される変動係数が１２.３６％であるのに対して、図１５に示す本発明の光センサでは、変動係数が４.１６％となった。
【０１０１】
図１４に示す比較例の光センサにおいて、ＭＯＳトランジスタは、ドレイン・ソース間電圧ＶDSが小さくなると、ヒステリシス特性のばらつきが非常に大きくなり、特性が取れなかったのに対して、図１５から明らかなように、本発明の光センサでは、定電流部を構成しているＭＯＳトランジスタを飽和特性領域で動作できることで十分なドレイン・ソース間電圧ＶDSが確保でき、変動係数が約１／３となり、ヒステリシス特性のばらつきが大幅に改善されることが分かる。
【０１０２】
本発明の光センサを用いた電子機器として、例えば、物体検出や物体動作速度を検出する装置として、高感度で小型化が必要とされるフォトインタラプタを用いている複写機、プリンタ、携帯機器、モーターを用いた電気製品等に用いると好適である。
【０１０３】
また、煙センサ、近接センサ、測距センサ等で高感度が必要なもの、もしくは光センサを組み込むのに十分な容積を確保できないような小型の電子機器に用いても好適である。
【０１０４】
上記第１〜第６実施形態では、電流電圧変換部として、直列接続されたダイオードＤ１,Ｄ２,…,Ｄｎ、ＮＰＮトランジスタＱ１１,Ｑ１２Ｑ１１,Ｑ１２、ダーリントントランジスタＤＴ１,ＤＴ２を備えた光センサについて説明したが、電流電圧変換部はこれに限らず、フォトダイオード側に順方向が向くように直列に接続されたｎ個(ｎは２以上の整数)のＰＮ接合部を有する半導体素子群を含むものであればよい。
【０１０５】
この発明の具体的な実施の形態について説明したが、この発明は上記第１〜第６実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
【符号の説明】
【０１０６】
ＰＤ１,ＰＤ２…フォトダイオード
Ｑ１〜Ｑｎ＋２…ＮＰＮトランジスタ
ＱＲ…ＮＰＮトランジスタ
Ｒ１…抵抗
Ｄ１,Ｄ２,〜,Ｄｎ…ダイオード
ＱＯＵＴ１,ＱＯＵＴ２…ＮＰＮトランジスタ
Ｉ１,Ｉ２,Ｉ３…電流源
Ｃ１…コンデンサ
ＱＡ１,ＱＡ２…ＮＰＮトランジスタ
ＤＧ１,ＤＧ２…ダイオード群
ＣＭＰ１,ＣＭＰ２…比較器
Ｍ１,Ｍ２…ＭＯＳトランジスタ
ＤＴ０,ＤＴ１,ＤＴ２…ダーリントントランジスタ
Ｑ1１,Ｑ1２,Ｑ２１,Ｑ２２…ＮＰＮトランジスタ
Ａ１,Ａ２,Ａ３,Ａ１０,Ｂ１,Ｂ２,Ｂ３…光電変換回路
Ｅ１…電流源回路
【図１】
0005512635.tif 000002
【図２】
0005512635.tif 000003
【図３】
0005512635.tif 000004
【図４】
0005512635.tif 000005
【図５】
0005512635.tif 000006
【図６】
0005512635.tif 000007
【図７】
0005512635.tif 000008
【図８】
0005512635.tif 000009
【図９】
0005512635.tif 000010
【図１０】
0005512635.tif 000011
【図１１】
0005512635.tif 000012
【図１２】
0005512635.tif 000013
【図１３】
0005512635.tif 000014
【図１４】
0005512635.tif 000015
【図１５】
0005512635.tif 000016
【図１６】
0005512635.tif 000017