(57)【特許請求の範囲】
【請求項１】
リファレンス電圧を生成するバンドギャップリファレンス回路と、前記リファレンス電圧を用いて入力電圧をデジタル変換する変換回路と、前記変換回路の出力値を用いて演算を行う演算回路とを備えるＡＤコンバータであって、
前記バンドギャップリファレンス回路は、
第１の抵抗性素子と第１のダイオードが直列接続された第１の電流経路と、
第２及び第３の抵抗性素子と第２のダイオードが直列接続された第２の電流経路と、
第１及び第２の入力端を有し、前記第１及び第２の入力端に供給される電位差に基づいて前記第１及び第２の電流経路に流れる電流量を制御することによりリファレンス電圧を生成するオペアンプと、
前記第１及び第２の入力端を、前記第１の抵抗性素子と前記第１のダイオードとの間に位置する第１の接続点及び前記第２の抵抗性素子と前記第３の抵抗性素子との間に位置する第２の接続点に排他的に接続する第１のスイッチ手段と、
前記オペアンプの非反転出力及び反転出力の一方を選択する第２のスイッチ手段と、を含み、
前記演算回路が、前記第１及び第２の入力端がそれぞれ前記第１及び第２の接続点に接続され、かつ前記非反転出力が選択されている場合に得られる前記変換回路の第１の出力値と、前記第１及び第２の入力端がそれぞれ前記第２及び第１の接続点に接続され、かつ前記反転出力が選択されている場合に得られる前記変換回路の第２の出力値との中間値を演算によって生成し、該中間値が前記ＡＤコンバータの出力であるデジタル値となることにより、前記デジタル値から第１の出力値と前記第２の出力値のそれぞれが有する前記オペアンプのオフセット成分がキャンセルされることを特徴とするＡＤコンバータ。
【請求項２】
測定電圧を受けて前記入力電圧を生成する入力アンプであって、一方が前記測定電圧の入力側、他方が参照電圧の入力側となる第３及び第４の入力端を含む入力アンプと、
前記第３及び第４の入力端にそれぞれ前記測定電圧及び前記参照電圧を供給する第１の接続状態と、前記第３及び第４の入力端にそれぞれ前記参照電圧及び前記測定電圧を供給する第２の接続状態とを切り替える第３のスイッチ手段と、
前記入力アンプの非反転出力及び反転出力の一方を前記入力電圧として選択する第４のスイッチ手段と、をさらに備え、
前記非反転出力と前記反転出力のそれぞれが有する前記入力アンプのオフセット成分がキャンセルされることを特徴とする請求項１に記載のＡＤコンバータ。
【請求項３】
前記第１及び第２のスイッチ手段による切り替え動作と、前記第３及び第４のスイッチ手段による切り替え動作を互いに連動して行うことを特徴とする請求項２に記載のＡＤコンバータ。
【請求項４】
第１の抵抗性素子と第１のダイオードが直列接続された第１の電流経路と、第２及び第３の抵抗性素子と第２のダイオードが直列接続された第２の電流経路と、第１及び第２の入力端を有し、前記第１及び第２の入力端に供給される電位差に基づいて前記第１及び第２の電流経路に流れる電流量を制御することによりリファレンス電圧を生成するオペアンプとを備えるバンドギャップリファレンス回路の調整方法であって、
前記第１及び第２の入力端を、前記第１の抵抗性素子と前記第１のダイオードとの間に位置する第１の接続点及び前記第２の抵抗性素子と前記第３の抵抗性素子との間に位置する第２の接続点にそれぞれ接続する第１の工程と、
前記第１及び第２の入力端を、前記第２の接続点及び前記第１の接続点にそれぞれ接続する第２の工程と、
前記第１の工程にて前記オペアンプの非反転出力により得られる第１のリファレンス電圧と、前記第２の工程にて前記オペアンプの反転出力により得られる第２のリファレンス電圧とを加算することによって前記第１のリファレンス電圧と前記第２のリファレンス電圧の中間値を算出し、該中間値を前記リファレンス電圧とすることによって前記第１のリファレンス電圧と前記第２のリファレンス電圧のそれぞれが有する前記オペアンプのオフセット成分がキャンセルされた前記リファレンス電圧を生成し、生成された前記リファレンス電圧に基づいて前記第１乃至第３の抵抗性素子の少なくとも一つの抵抗値を調整することにより、前記リファレンス電圧を温度依存のないバンドギャップ電圧に調整する第３の工程と、を備えることを特徴とするバンドギャップリファレンス回路の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバンドギャップリファレンス回路及びこれを備えるＡＤコンバータに関し、特に、オフセット電圧に起因する温度依存性がキャンセルされたバンドギャップリファレンス回路及びこれを備えるＡＤコンバータに関する。また、本発明はバンドギャップリファレンス回路の調整方法に関し、特に、オフセット電圧をキャンセルした状態で特性を調整する方法に関する。
【背景技術】
【０００２】
ほぼ温度依存性を持たない電圧を発生する回路として、バンドギャップリファレンス回路が広く知られている（特許文献１参照）。
【０００３】
図１３は、一般的なバンドギャップリファレンス回路の回路図である。
【０００４】
図１３に示すように、一般的なバンドギャップリファレンス回路は、抵抗Ｒ１、Ｒ２及びダイオードＤ１が直列接続された電流経路Ｐ１と、抵抗Ｒ３及びダイオードＤ２が直列接続された電流経路Ｐ２と、オペアンプＯＰとを備えている。オペアンプＯＰの反転入力端（−）は抵抗Ｒ１と抵抗Ｒ２との接続点であるノードＡに接続されており、オペアンプＯＰの非反転入力端（＋）は抵抗Ｒ３とダイオードＤ２との接続点であるノードＢに接続されている。また、オペアンプＯＰの出力端から出力されるリファレンス電圧ＶＲＥＦは、電流経路Ｐ１，Ｐ２にフィードバックされる。
【０００５】
ここで、抵抗Ｒ２と抵抗Ｒ３の抵抗値が等しいとすると（Ｒ２＝Ｒ３）、リファレンス電圧ＶＲＥＦは式（１）によって表すことができる。
【０００６】
【数１】
0005461944.tif 000002
【０００７】
式（１）においてｋはボルツマン定数、Ｔは絶対温度、ｑは電子素量、Ｖｇはバンドギャップ電圧、Ａは比例定数、ＩｃはダイオードＤ１に流れる電流、ｍはダイオードＤ１とダイオードＤ２の電流密度の比である。式（１）から明らかなとおり、係数Ｔが含まれている項（温度依存項）がゼロとなるよう抵抗Ｒ１，Ｒ２（＝Ｒ３）の抵抗値を設定すれば、温度依存性を持たないリファレンス電圧ＶＲＥＦを得ることが可能となる。具体的には、リファレンス電圧ＶＲＥＦがバンドギャップ電圧と一致するよう、抵抗Ｒ１〜Ｒ３のトリミングを行えばよい。
【０００８】
図１４は、リファレンス電圧ＶＲＥＦの温度依存性を説明するための模式的なグラフである。
【０００９】
図１４の特性ａに示すように、温度依存項がゼロである場合にはリファレンス電圧ＶＲＥＦに温度依存性はなく、その値はバンドギャップ電圧Ｖｇと一致する。これに対し、温度依存項がゼロではない場合、すなわち、抵抗Ｒ１〜Ｒ３の抵抗値が所望の値から外れている場合には、リファレンス電圧ＶＲＥＦに正または負の温度依存性が残る。ここで、図１４から明らかなとおり、得られるリファレンス電圧ＶＲＥＦと温度特性とは比例関係にあることから、任意の温度で抵抗Ｒ１〜Ｒ３のトリミングを行うことによってリファレンス電圧ＶＲＥＦをバンドギャップ電圧Ｖｇに一致させれば、バンドギャップリファレンス回路の調整が完了する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１１−１２１６９４号公報
【特許文献２】特開２００８−５８２９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した式（１）はオペアンプＯＰのオフセット電圧がゼロであると仮定した場合の理想的な式である。実際のオペアンプＯＰには僅かなオフセット電圧が存在するため、これを考慮した場合、リファレンス電圧ＶＲＥＦは式（２）によって表されることになる。
【００１２】
【数２】
0005461944.tif 000003
【００１３】
式（２）においてＶｏｆｆはオフセット電圧であり、オフセット電圧が存在すると温度依存項をゼロにする作業が極めて困難となる。つまり、オフセット電圧が存在する場合、図１５に示すように、リファレンス電圧ＶＲＥＦと温度特性とが正しく比例しないことから、所定の温度で抵抗Ｒ１〜Ｒ３のトリミングを行うことによってリファレンス電圧ＶＲＥＦをバンドギャップ電圧Ｖｇに一致させたとしても、温度依存性が残存してしまう。
【００１４】
このように、従来のバンドギャップリファレンス回路は、オペアンプＯＰのオフセット電圧に起因する温度依存性を有しており、したがって、例えばこれをＡＤコンバータの基準電圧発生回路として用いた場合、変換精度が低下するという問題があった。
【００１５】
本発明は、このような問題を解決することを目的とするものである。
【課題を解決するための手段】
【００１６】
本発明によるバンドギャップリファレンス回路は、第１の抵抗性素子と第１のダイオードが直列接続された第１の電流経路と、第２及び第３の抵抗性素子と第２のダイオードが直列接続された第２の電流経路と、第１及び第２の入力端を有し、前記第１及び第２の入力端に供給される電位差に基づいて前記第１及び第２の電流経路に流れる電流量を制御することによりリファレンス電圧を生成するオペアンプと、前記第１及び第２の入力端を、前記第１の抵抗性素子と前記第１のダイオードとの間に位置する第１の接続点及び前記第２の抵抗性素子と前記第３の抵抗性素子との間に位置する第２の接続点に排他的に接続する第１のスイッチ手段と、前記オペアンプの非反転出力及び反転出力の一方を選択する第２のスイッチ手段と、前記第１及び第２の入力端がそれぞれ前記第１及び第２の接続点に接続されている場合に前記オペアンプの非反転出力により得られる第１のリファレンス電圧と、前記第１及び第２の入力端がそれぞれ前記第２及び第１の接続点に接続されている場合に前記オペアンプの反転出力により得られる第２のリファレンス電圧との中間値を生成する中間値生成手段と、を備え、前記第１のリファレンス電圧と前記第２のリファレンス電圧のそれぞれが有する前記オペアンプのオフセット成分がキャンセルされることを特徴とする。
【００１７】
本発明によれば、スイッチ手段によってオペアンプの入力を反転させることができるとともに、オペアンプの出力も反転させ、出力させることにより、反転の前後におけるリファレンス電圧の中間値を中間値生成手段によって生成していることから、オペアンプのオフセット電圧がキャンセルされる。これにより、実際にはオペアンプにオフセット電圧が存在している場合であっても、これがゼロとみなすことが可能となる。つまり、得られる中間値はオフセット電圧がゼロである場合に得られる理想的なリファレンス電圧と一致することになる。
【００１８】
尚、本発明において「抵抗性素子」とは抵抗体などの受動素子であっても構わないし、トランジスタなどの能動素子であっても構わない。
【００１９】
本発明において、前記中間値生成手段はローパスフィルタからなることが好ましい。これによれば、反転の前後におけるリファレンス電圧がローパスフィルタによって平均化されることから、簡単に中間値を得ることが可能となる。
【００２０】
本発明の一側面によるＡＤコンバータは、上記のバンドギャップリファレンス回路と、前記中間値に基づき生成された比較電圧と入力電圧とを比較するコンパレータと、を備えることを特徴とする。
【００２１】
本発明によれば、オフセット電圧に起因する温度依存性がキャンセルされたリファレンス電圧を比較電圧として用いることができることから、高精度なＡＤ変換を行うことが可能となる。
【００２２】
本発明の他の側面によるＡＤコンバータは、リファレンス電圧を生成するバンドギャップリファレンス回路と、前記リファレンス電圧を用いて入力電圧をデジタル変換する変換回路と、前記変換回路の出力値を用いて演算を行う演算回路とを備えるＡＤコンバータであって、前記バンドギャップリファレンス回路は、第１の抵抗性素子と第１のダイオードが直列接続された第１の電流経路と、第２及び第３の抵抗性素子と第２のダイオードが直列接続された第２の電流経路と、第１及び第２の入力端を有し、前記第１及び第２の入力端に供給される電位差に基づいて前記第１及び第２の電流経路に流れる電流量を制御することによりリファレンス電圧を生成するオペアンプと、前記第１及び第２の入力端を、前記第１の抵抗性素子と前記第１のダイオードとの間に位置する第１の接続点及び前記第２の抵抗性素子と前記第３の抵抗性素子との間に位置する第２の接続点に排他的に接続する第１のスイッチ手段と、前記オペアンプの非反転出力及び反転出力の一方を選択する第２のスイッチ手段と、を含み、前記変換回路は、前記第１及び第２の入力端がそれぞれ前記第１及び第２の接続点に接続され、前記非反転出力が選択されている場合に得られる前記変換回路の第１の出力値と、前記第１及び第２の入力端がそれぞれ前記第２及び第１の接続点に接続され、前記反転出力が選択されている場合に得られる前記変換回路の第２の出力値との中間値を演算によって生成することにより、前記第１の出力値と前記第２の出力値のそれぞれが有する前記オペアンプのオフセット成分がキャンセルされることを特徴とする。
【００２３】
本発明によれば、演算回路を用いることにより、オペアンプの入力を反転させる前後において得られる変換回路の出力値の中間値を生成していることから、オフセット成分に起因するＡＤ変換出力の誤差をキャンセルすることが可能となる。
【００２４】
本発明によるＡＤコンバータは、測定電圧を受けて前記入力電圧を生成する入力アンプであって、一方が前記測定電圧の入力側、他方が参照電圧の入力側となる第３及び第４の入力端を含む入力アンプと、前記第３及び第４の入力端にそれぞれ前記測定電圧及び前記参照電圧を供給する第１の接続状態と、前記第３及び第４の入力端にそれぞれ前記参照電圧及び前記測定電圧を供給する第２の接続状態とを切り替える第３のスイッチ手段と、前記入力アンプの非反転出力及び反転出力の一方を前記入力電圧として選択する第４のスイッチ手段と、をさらに備え、前記非反転出力と前記反転出力のそれぞれが有する前記入力アンプのオフセット成分がキャンセルされることが好ましい。これによれば、入力アンプのオフセット電圧についてもキャンセルされることから、より正確なＡＤ変換を行うことが可能となる。
【００２５】
本発明において、前記第１及び第２のスイッチ手段による切り替え動作と、前記第３及び第４のスイッチ手段による切り替え動作を互いに連動して行うことが好ましい。これによれば、演算回路による演算処理が容易となる。
【００２６】
本発明によるバンドギャップリファレンス回路の調整方法は、第１の抵抗性素子と第１のダイオードが直列接続された第１の電流経路と、第２及び第３の抵抗性素子と第２のダイオードが直列接続された第２の電流経路と、第１及び第２の入力端を有し、前記第１及び第２の入力端に供給される電位差に基づいて前記第１及び第２の電流経路に流れる電流量を制御することによりリファレンス電圧を生成するオペアンプとを備えるバンドギャップリファレンス回路の調整方法であって、前記第１及び第２の入力端を、前記第１の抵抗性素子と前記第１のダイオードとの間に位置する第１の接続点及び前記第２の抵抗性素子と前記第３の抵抗性素子との間に位置する第２の接続点にそれぞれ接続する第１の工程と、前記第１及び第２の入力端を、前記第２の接続点及び前記第１の接続点にそれぞれ接続する第２の工程と、前記第１の工程にて前記オペアンプの非反転出力により得られる第１のリファレンス電圧と、前記第２の工程にて前記オペアンプの反転出力により得られる第２のリファレンス電圧との中間値に基づいて、前記第１のリファレンス電圧と前記第２のリファレンス電圧のそれぞれが有する前記オペアンプのオフセット成分をキャンセルするとともに、前記第１乃至第３の抵抗性素子の少なくとも一つの抵抗値を調整することにより前記中間値を温度依存のないバンドギャップ電圧に調整する第３の工程と、を備えることを特徴とする。
【００２７】
本発明によれば、オペアンプのオフセット電圧がキャンセルされた状態で第１乃至第３の抵抗性素子のトリミングを行うことができることから、温度依存性を持たないリファレンス電圧を容易に得ることが可能となる。
【発明の効果】
【００２８】
このように、本発明によれば、オペアンプのオフセット電圧に起因する温度依存性がキャンセルされたバンドギャップリファレンス回路を提供することが可能となる。
【００２９】
また、本発明によれば、バンドギャップリファレンス回路の温度依存性に起因する変換誤差がキャンセルされたＡＤコンバータを提供することが可能となる。
【００３０】
さらに、本発明によれば、オペアンプのオフセット電圧がキャンセルされた状態でトリミング可能なバンドギャップリファレンス回路の調整方法を提供することが可能となる。
【図面の簡単な説明】
【００３１】
【図１】本発明の好ましい第１の実施形態によるバンドギャップリファレンス回路１０の回路図である。
【図２】スイッチ回路ＳＷ１，ＳＷ２の動作を説明するための模式図であり、（ａ）は第１の状態を示し、（ｂ）は第２の状態を示している。
【図３】バンドギャップリファレンス回路１０の調整方法を説明するためのフローチャートである。
【図４】（ａ）は、オフセット依存項を除去する前後におけるリファレンス電圧ＶＲＥＦの温度依存性を説明するための模式的なグラフであり、（ｂ）は、トリミングの前後におけるリファレンス電圧ＶＲＥＦの温度依存性を説明するための模式的なグラフである。
【図５】変形例によるバンドギャップリファレンス回路１０ａの回路図である。
【図６】図５に示したオペアンプＯＰａの好ましい一例による具体的な回路図である。
【図７】図５に示したオペアンプＯＰａの好ましい他の例による具体的な回路図である。
【図８】本発明の好ましい第２の実施形態によるＡＤコンバータ２０の構成を示すブロック図である。
【図９】本発明の好ましい第３の実施形態によるＡＤコンバータ３０の構成を示すブロック図である。
【図１０】切り替え信号ＳＥＬ１とサンプリング周期との関係を説明するための図である。
【図１１】本発明の好ましい第４の実施形態によるＡＤコンバータ４０の構成を示すブロック図である。
【図１２】切り替え信号ＳＥＬ１，ＳＥＬ２とサンプリング周期との関係を説明するための図である。
【図１３】一般的なバンドギャップリファレンス回路の回路図である。
【図１４】リファレンス電圧ＶＲＥＦの温度依存性（オフセット無し）を説明するための模式的なグラフである。
【図１５】リファレンス電圧ＶＲＥＦの温度依存性（オフセット有り）を説明するための模式的なグラフである。
【発明を実施するための形態】
【００３２】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００３３】
図１は、本発明の好ましい第１の実施形態によるバンドギャップリファレンス回路１０の回路図である。
【００３４】
図１に示すように、実施形態によるバンドギャップリファレンス回路１０は、電流経路ＰＡ、ＰＢと、オペアンプＯＰと、スイッチ回路ＳＷ１，ＳＷ２と、ローパスフィルタＬＰＦとを備えている。電流経路ＰＡは、オペアンプＯＰの出力端とグランドとの間にこの順に直列接続された抵抗Ｒ２、抵抗Ｒ１及びダイオードＱ２からなる。また、電流経路ＰＢは、オペアンプＯＰの出力端とグランドとの間にこの順に直列接続された抵抗Ｒ３及びダイオードＱ１からなる。これにより、オペアンプＯＰの出力電圧に基づいて、電流経路ＰＡ，ＰＢに流れる電流量が制御される。ダイオードＱ１，Ｑ２は、いずれもダイオード接続されたＰＮＰ型のバイポーラトランジスタによって構成されているが、本発明がこれに限定されるものではない。本実施形態では、抵抗Ｒ１〜Ｒ３が本発明における抵抗性素子を構成する。抵抗Ｒ２の抵抗値と抵抗Ｒ３の抵抗値は一致している（Ｒ２＝Ｒ３）。
【００３５】
スイッチ回路ＳＷ１は、一対の入力端ａ１，ａ２と一対の出力端ｂ１，ｂ２を有し、入力端ａ１を出力端ｂ１，ｂ２の一方に接続し、入力端ａ２を出力端ｂ１，ｂ２の他方に接続する役割を果たす。その切り替えは、制御回路ＣＴ１より供給される切り替え信号ＳＥＬ１によって制御される。スイッチ回路ＳＷ１の出力端ｂ１はオペアンプＯＰの反転入力端（−）に接続され、スイッチ回路ＳＷ１の出力端ｂ２はオペアンプＯＰの非反転入力端（＋）に接続されている。オペアンプＯＰの出力端は、スイッチ回路ＳＷ２を介して電流経路ＰＡ，ＰＢに接続されるとともに、ローパスフィルタＬＰＦを介して外部に出力される。ローパスフィルタＬＰＦの出力は、温度依存性を持たないリファレンス電圧ＶＲＥＦとして用いられる。
【００３６】
スイッチ回路ＳＷ２は、一対の入力端ｃ１，ｃ２と出力端ｄを有し、入力端ｃ１，ｃ２の一方を出力端ｄに接続する役割を果たす。その切り替えは、制御回路ＣＴ１より供給される切り替え信号ＳＥＬ１によって制御される。スイッチ回路ＳＷ２の入力端ｃ１はオペアンプＯＰの非反転出力端に接続され、スイッチ回路ＳＷ２の入力端ｃ２はオペアンプＯＰの反転出力端に接続されている。
【００３７】
図２はスイッチ回路ＳＷ１，ＳＷ２の動作を説明するための模式図であり、（ａ）は第１の状態を示し、（ｂ）は第２の状態を示している。
【００３８】
図２（ａ）に示す第１の状態は、切り替え信号ＳＥＬ１が第１の論理レベル（例えばハイレベル）である場合に得られる状態であり、この状態においては、スイッチ回路ＳＷ１の入力端ａ１，ａ２と出力端ｂ１，ｂ２がそれぞれ接続され、スイッチ回路ＳＷ２の入力端ｃ１が出力端ｄに接続される。この場合、電流経路ＰＡ内の接続点ＡがオペアンプＯＰの反転入力端（−）に接続され、電流経路ＰＢ内の接続点ＢがオペアンプＯＰの非反転入力端（＋）に接続されることになる。また、オペアンプＯＰの出力としては、非反転出力が選択されることになる。ここで、接続点Ａとは、図１に示すように、抵抗Ｒ１と抵抗Ｒ２との接続点である。また、接続点Ｂとは、抵抗Ｒ３とダイオードＱ１の接続点である。
【００３９】
一方、図２（ｂ）に示す第２の状態は、切り替え信号ＳＥＬ１が第２の論理レベル（例えばローレベル）である場合に得られる状態であり、この状態においては、スイッチ回路ＳＷ１の入力端ａ１，ａ２と出力端ｂ２，ｂ１がそれぞれ接続され、スイッチ回路ＳＷ２の入力端ｃ２が出力端ｄに接続される。この場合、電流経路ＰＡ内の接続点ＡがオペアンプＯＰの非反転入力端（＋）に接続され、電流経路ＰＢ内の接続点ＢがオペアンプＯＰの反転入力端（−）に接続されることになる。また、オペアンプＯＰの出力としては、反転出力が選択されることになる。
【００４０】
第１の状態と第２の状態は、オペアンプＯＰの入力及び出力の両方を反転させていることから、理想的には全く同一の出力が得られることになる。つまり、オペアンプＯＰにオフセットが無い場合には、第１の状態におけるオペアンプＯＰの出力（非反転出力）と第２の状態におけるオペアンプＯＰの出力（反転出力）とは完全に一致する。
【００４１】
しかしながら、既に説明したように、オペアンプＯＰには不可避的にオフセット電圧が存在するため、その出力はオフセット電圧の影響を受ける。ここで、図２（ａ）に示す第１の状態にて得られるリファレンス電圧をＶＲＥＦ１とし、図２（ｂ）に示す第２の状態にて得られるリファレンス電圧をＶＲＥＦ２とすると、リファレンス電圧ＶＲＥＦ１，ＶＲＥＦ２はそれぞれ式（３），（４）によって表すことができる。
【００４２】
【数３】
0005461944.tif 000004
【００４３】
【数４】
0005461944.tif 000005
【００４４】
式（３），（４）から明らかなとおり、両者の差はオフセット電圧Ｖｏｆｆが含まれる項（オフセット依存項）の正負が反転している点のみである。このことは、リファレンス電圧をＶＲＥＦ１とリファレンス電圧をＶＲＥＦ２とを加算すれば、オフセット依存項がゼロになることを意味する。
【００４５】
本実施形態ではこの点に着目し、図１に示すように、オペアンプＯＰの出力端にローパスフィルタＬＰＦを設けることによりリファレンス電圧をＶＲＥＦ１とリファレンス電圧をＶＲＥＦ２の中間値（ＶＲＥＦ）を生成している。つまり、ローパスフィルタＬＰＦは中間値生成手段として機能する。これにより得られるリファレンス電圧ＶＲＥＦは、オフセット依存項を持たない次式（５）によって表すことができる。
【００４６】
【数５】
0005461944.tif 000006
【００４７】
したがって、温度依存項がゼロとなるよう抵抗Ｒ１，Ｒ２（＝Ｒ３）の抵抗値をトリミングにより調整すれば、温度依存性を持たないリファレンス電圧ＶＲＥＦを得ることが可能となる。
【００４８】
図３は、バンドギャップリファレンス回路１０の調整方法を説明するためのフローチャートである。
【００４９】
まず、切り替え信号ＳＥＬ１を第１の論理レベル（例えばハイレベル）に設定することによってスイッチ回路ＳＷ１，ＳＷ２を第１の状態（図２（ａ）参照）に設定し、この状態でリファレンス電圧ＶＲＥＦ１を取得する（ステップＳ１）。次に、切り替え信号ＳＥＬ１を第２の論理レベル（例えばローレベル）に設定することによってスイッチ回路ＳＷ１，ＳＷ２を第２の状態（図２（ｂ）参照）に設定し、この状態でリファレンス電圧ＶＲＥＦ２を取得する（ステップＳ２）。
【００５０】
次に、リファレンス電圧ＶＲＥＦ１，ＶＲＥＦ２を用いた演算を行うことにより、温度依存項がゼロとなる抵抗Ｒ１，Ｒ２（＝Ｒ３）の抵抗値を算出する（ステップＳ３）。演算は、まずリファレンス電圧ＶＲＥＦ１，ＶＲＥＦ２を加算し、１／２にする（つまり足して２で割る）ことによってオフセット依存項を除去し（式５参照）、得られる式から抵抗Ｒ１，Ｒ２（＝Ｒ３）の抵抗値を算出することにより行う。図４（ａ）は、オフセット依存項を除去する前後におけるリファレンス電圧ＶＲＥＦの温度依存性を説明するための模式的なグラフである。図４（ａ）に示す特性Ｌ１，Ｌ２は、それぞれオフセット依存項を除去する前におけるリファレンス電圧ＶＲＥＦ１，ＶＲＥＦ２の温度依存性であり、図４（ａ）に示す特性Ｌ０は、オフセット依存項が除去されたリファレンス電圧ＶＲＥＦの温度依存性である。
【００５１】
そして、得られた抵抗値をターゲットとして抵抗Ｒ１〜Ｒ３のトリミングを行う（ステップＳ４）。これにより、温度依存項もゼロとなることから、得られるリファレンス電圧ＶＲＥＦは、式（６）で表されることになる。
【００５２】
【数６】
0005461944.tif 000007
【００５３】
式（６）には温度依存項もオフセット依存項も含まれていないことから、理想的なリファレンス電圧を得ることが可能となる。図４（ｂ）は、トリミングの前後におけるリファレンス電圧ＶＲＥＦの温度依存性を説明するための模式的なグラフである。図４（ｂ）に示すように、特性Ｌ０はオフセット依存項を含んでいないため、任意の温度で抵抗Ｒ１〜Ｒ３のトリミングを行うことにより、リファレンス電圧ＶＲＥＦをバンドギャップ電圧Ｖｇに一致させることが可能となる。尚、図３に示すステップＳ１〜Ｓ４を繰り返し実行することによって、より正確なトリミングを行うことも可能である。
【００５４】
そして、実使用時においては、所定の周波数（ローパスフィルタＬＰＦのカットオフ周波数以上）で切り替え信号ＳＥＬ１の論理レベルを周期的に反転させれば、式（６）で表される理想的なリファレンス電圧ＶＲＥＦを得ることが可能となる。
【００５５】
リファレンス電圧ＶＲＥＦの利用先については特に限定されず、次に説明するＡＤコンバータの他、温度検知回路などに用いることが可能である。尚、特許文献２の図６〜図８及びその関連説明には、バンドギャップリファレンス回路１３を用いた温度検知回路において、リファレンス電圧を受ける後段のアンプＡ１１，Ａ１２の入力を反転させることにより、該アンプＡ１１，Ａ１２のオフセット電圧をキャンセルする方法が開示されている。この方法によれば、アンプＡ１１，Ａ１２のオフセット電圧についてはキャンセル可能であるものの、バンドギャップリファレンス回路１３の出力であるリファレンス電圧自体、オフセット成分に由来する温度依存性を有していることから、後段のアンプＡ１１，Ａ１２のオフセット電圧をキャンセルしても結果的に温度依存性はキャンセルされない。
【００５６】
これに対し、本実施形態においては、バンドギャップリファレンス回路１０に含まれるオペアンプＯＰのオフセット電圧自体がキャンセルされていることから、理想的なリファレンス電圧ＶＲＥＦを得ることができる。このため、これを利用する後段の回路（ＡＤコンバータや温度検知回路）は、非常に正確な動作を行うことが可能となる。
【００５７】
尚、本発明において、バンドギャップリファレンス回路の回路構成が図１に示す回路構成に限定されるものではなく、一対の入力端に供給される電位差に基づいて一対の電流経路に流れる電流量を制御するオペアンプＯＰを有する限り、種々の回路形式を持つバンドギャップリファレンス回路に本発明を適用することが可能である。
【００５８】
図５は、変形例によるバンドギャップリファレンス回路１０ａの回路図である。
【００５９】
図５に示すバンドギャップリファレンス回路１０ａは、オペアンプＯＰａの出力電圧が電流経路ＰＡ，ＰＢに直接印加されるのではなく、トランジスタＴｒ１〜Ｔｒ３からなるカレントミラー回路によって電流経路ＰＡ，ＰＢにフィードバックされる。本例では、トランジスタＴｒ２，Ｔｒ３が抵抗性素子として機能する。また、トランジスタＴｒ１は、抵抗Ｒ４及びダイオード接続されたトランジスタＴｒ４に接続されており、トランジスタＴｒ１のドレインにローパスフィルタＬＰＦが接続されている。オペアンプＯＰａは、スイッチ回路ＳＷ２に相当する機能を内蔵しており、切り替え信号ＳＥＬ１の論理レベルに基づいて非反転出力及び反転出力のいずれか一方を出力する。
【００６０】
このような回路構成を有するバンドギャップリファレンス回路１０ａにおいても、所定の周波数（ローパスフィルタＬＰＦのカットオフ周波数以上）で切り替え信号ＳＥＬ１の論理レベルを周期的に反転させれば、式（６）で表される理想的なリファレンス電圧ＶＲＥＦを得ることが可能となる。
【００６１】
図６は、図５に示したオペアンプＯＰａの好ましい一例による具体的な回路図である。
【００６２】
図６に示すオペアンプＯＰａは差動回路部５０と出力回路部６０からなり、差動回路部５０内にスイッチ回路ＳＷ２ａが組み込まれた回路構成を有している。より具体的に説明すると、差動回路部５０は、定電流源ＣＳ１と、カレントミラー接続された一対のＮチャンネル型ＭＯＳトランジスタＴｒ１１，Ｔｒ１２と、定電流源ＣＳ１とトランジスタＴｒ１１，Ｔｒ１２との間にそれぞれ接続された一対のＰチャンネル型ＭＯＳトランジスタＴｒ１３，Ｔｒ１４とを備える。トランジスタＴｒ１３，Ｔｒ１４は入力トランジスタであり、そのゲート電極（オペアンプＯＰａの入力端）は、それぞれスイッチ回路ＳＷ１の出力端ｂ１，ｂ２に接続されている。また、トランジスタＴｒ１１はカレントミラーの入力側であり、トランジスタＴｒ１２はカレントミラーの出力側を構成している。
【００６３】
トランジスタＴｒ１１，Ｔｒ１２とトランジスタＴｒ１３，Ｔｒ１４との間には、スイッチ回路ＳＷ２ａが介在しており、その接続関係は切り替え信号ＳＥＬ１によって切り替えられる。具体的には、切り替え信号ＳＥＬ１が第１の論理レベル（例えばハイレベル）である場合には入力端ｃａ１，ｃａ２がそれぞれ出力端ｄａ１，ｄａ２に接続され、切り替え信号ＳＥＬ１が第２の論理レベル（例えばローレベル）である場合には入力端ｃａ１，ｃａ２がそれぞれ出力端ｄａ２，ｄａ１に接続される。そして、出力端ｄａ２、すなわちトランジスタＴｒ１２のドレインから差動回路部５０の出力が取り出される。
【００６４】
一方、出力回路部６０は、定電流源ＣＳ２とＮチャンネル型ＭＯＳトランジスタＴｒ１５が直列接続された構成を有しており、差動回路部５０の出力がトランジスタＴｒ１５のゲート電極に供給される。また、トランジスタＴｒ１５のゲート−ドレイン間には、位相補償用のキャパシタＣ１が接続されている。出力回路部６０の出力、つまり、オペアンプＯＰａの出力は、トランジスタＴｒ１５のドレインから取り出される。
【００６５】
このような回路構成を有するオペアンプＯＰａによれば、差動回路部５０内にスイッチ回路ＳＷ２ａが含まれていることから、切り替え信号ＳＥＬ１によってオペアンプＯＰａの極性を反転させることが可能となる。つまり、切り替え信号ＳＥＬ１が第１の論理レベル（例えばハイレベル）である場合には非反転出力が出力され、切り替え信号ＳＥＬ１が第２の論理レベル（例えばローレベル）である場合には反転出力が出力されることになる。
【００６６】
これにより、切り替え信号ＳＥＬ１が第１の論理レベル（例えばハイレベル）である場合と、切り替え信号ＳＥＬ１が第２の論理レベル（例えばローレベル）である場合とで、差動回路部５０のオフセット成分が反転することから、その中間値を取ればオフセット成分をキャンセルすることができる。したがって、オフセット成分がキャンセルされた状態でトランジスタＴｒ２，Ｔｒ３及び抵抗Ｒ１のトリミングを行えば、最終的に得られるリファレンス電圧ＶＲＥＦはバンドギャップ電圧Ｖｇと一致する。尚、本実施形態ではＴｒ１１、Ｔｒ１２、Ｔｒ１３、Ｔｒ１４、Ｔｒ１５をＭＯＳＦＥＴで説明したが、バイポーラトランジスタであっても良い。また、オペアンプＯＰａは、入力及び出力の両方を反転させることによって、オフセット成分のみ反転した状態を作り出せる限り、具体的な回路形式については特に限定されるものではない。
【００６７】
図７は、図５に示したオペアンプＯＰａの好ましい他の例による具体的な回路図である。図６に示したオペアンプＯＰａと同じ要素には同じ符号を付してある。
【００６８】
図７に示すオペアンプＯＰａも差動回路部５０と出力回路部６０によって構成されているが、スイッチ回路ＳＷ２ｂが差動回路部５０と出力回路部６０との間に接続されている点において、図６に示したオペアンプＯＰａとは相違している。
【００６９】
スイッチ回路ＳＷ２ｂは、入力端ｃｂ１，ｃｂ２と出力端ｄｂ１，ｄｂ２を有しており、その接続関係は切り替え信号ＳＥＬ１によって切り替えられる。具体的には、切り替え信号ＳＥＬ１が第１の論理レベル（例えばハイレベル）である場合には入力端ｃｂ１，ｃｂ２がそれぞれ出力端ｄｂ１，ｄｂ２に接続され、切り替え信号ＳＥＬ１が第２の論理レベル（例えばローレベル）である場合には入力端ｃｂ１，ｃｂ２がそれぞれ出力端ｄｂ２，ｄｂ１に接続される。
【００７０】
図７に示すように、スイッチ回路ＳＷ２ｂの入力端ｃｂ１はトランジスタＴｒ１１，Ｔｒ１３の接続点に接続され、入力端ｃｂ２はトランジスタＴｒ１２，Ｔｒ１４の接続点に接続されている。また、スイッチ回路ＳＷ２ｂの出力端ｄｂ１はトランジスタＴｒ１１，Ｔｒ１２の共通ゲート電極に接続され、出力端ｄｂ２は差動回路部５０の出力端として用いられる。
【００７１】
かかる構成により、切り替え信号ＳＥＬ１の論理レベルによって、トランジスタＴｒ１１，Ｔｒ１２からなるカレントミラー回路の入力側と出力側が反転し、出力側が出力回路部６０に接続されることになる。このように、図７に示すオペアンプＯＰａによれば、差動回路部５０内の差動電流パスにスイッチ回路を介在させることなく、カレントミラー回路の入力側と出力側を反転させることによって極性を切り替えることができる。尚、本実施形態ではＴｒ１１、Ｔｒ１２、Ｔｒ１３、Ｔｒ１４、Ｔｒ１５をＭＯＳＦＥＴで説明したが、バイポーラトランジスタであっても良い。また、オペアンプＯＰａは、入力及び出力の両方を反転させることによって、オフセット成分のみ反転した状態を作り出せる限り、具体的な回路形式については特に限定されるものではない。
【００７２】
次に、本発明の好ましい実施形態によるＡＤコンバータについて説明する。
【００７３】
図８は、本発明の好ましい第２の実施形態によるＡＤコンバータ２０の構成を示すブロック図である。
【００７４】
本実施形態によるＡＤコンバータ２０は、図１に示したバンドギャップリファレンス回路１０を使用したＡＤコンバータであり、リファレンス電圧ＶＲＥＦに基づいて複数の比較電圧ＶＣＯＭＰを生成するラダー抵抗２１と、入力電圧ＶＩＮと比較電圧ＶＣＯＭＰとを比較するコンパレータＣＯＭＰと、コンパレータＣＯＭＰの出力を取り込むレジスタ２２と、全体の動作を制御する制御回路ＣＴ２とを有する逐次比較型のＡＤコンバータである。
【００７５】
制御回路ＣＴ２は、バンドギャップリファレンス回路１０に切り替え信号ＳＥＬ１を供給するとともに、ラダー抵抗２１から出力すべき比較電圧ＶＣＯＭＰを選択することによって、コンパレータＣＯＭＰに逐次比較動作を実行させる。広く知られている通り、逐次比較型のＡＤコンバータにおいては最上位ビット（ＭＳＢ）からその論理レベルが判定され、判定の結果がレジスタ２２内の対応するラッチ回路に順次保持される。そして、最下位ビット（ＬＳＢ）の論理レベルが判定されると一連のＡＤ変換動作が完了し、レジスタ２２に取り込まれたデジタル値ＤＡＴＡが出力される。
【００７６】
このようなＡＤコンバータ２０において、本実施形態ではオフセット成分がキャンセルされたバンドギャップリファレンス回路１０を用いていることから、動作温度にかかわらず高い変換精度を得ることが可能となる。
【００７７】
図９は、本発明の好ましい第３の実施形態によるＡＤコンバータ３０の構成を示すブロック図である。
【００７８】
本実施形態によるＡＤコンバータ３０は、バンドギャップリファレンス回路１０ｂと、リファレンス電圧ＶＲＥＦを用いて入力電圧ＶＩＮをデジタル変換する変換回路３１と、変換回路の出力値を用いて演算を行う演算回路３２とを備える。変換回路３１は、ラダー抵抗２１、コンパレータＣＯＭＰ、レジスタ３３ａ，３３ｂ及び制御回路ＣＴ３を含む逐次比較型のＡＤコンバータの一部である。第１の実施形態によるバンドギャップリファレンス回路１０や、第２の実施形態によるＡＤコンバータ２０と同一の要素については同一の符号を付し、重複する説明は省略する。尚、演算回路３２はロジック回路である必要はなく、ソフトウェアによる演算機能であっても構わない。
【００７９】
図９に示すように、バンドギャップリファレンス回路１０ｂは、図１に示したバンドギャップリファレンス回路１０からローパスフィルタＬＰＦが削除された構成を有している。このため、得られるリファレンス電圧ＶＲＥＦは、スイッチ回路ＳＷ１，ＳＷ２が第１の状態である場合にはＶＲＥＦ１となり、第２の状態である場合にはＶＲＥＦ２となる。つまり、バンドギャップリファレンス回路１０ｂ自体ではオフセット成分はキャンセルされず、オフセット成分の影響が互いに反転しているリファレンス電圧ＶＲＥＦ１，ＶＲＥＦ２が交互に出力されることになる。
【００８０】
また、コンパレータＣＯＭＰの出力は、切り替え信号ＳＥＬ１に応答して排他的にオンするスイッチ３４ａ，３４ｂを介して、レジスタ３３ａ，３３ｂに供給される。切り替え信号ＳＥＬ１の論理レベルと、導通するスイッチ３４ａ，３４ｂとの関係は特に問わない。切り替え信号ＳＥＬ１とは、既に説明したとおり、バンドギャップリファレンス回路１０ｂに含まれるスイッチ回路ＳＷ１，ＳＷ２を制御する信号である。
【００８１】
かかる構成により、スイッチ回路ＳＷ１，ＳＷ２が第１の状態である場合、すなわちバンドギャップリファレンス回路１０ｂからリファレンス電圧ＶＲＥＦ１が出力されている場合には、レジスタ３３ａ，３３ｂの一方（例えばレジスタ３３ａ）にＡＤ変換結果がラッチされる。逆に、スイッチ回路ＳＷ１，ＳＷ２が第２の状態である場合、すなわちバンドギャップリファレンス回路１０ｂからリファレンス電圧ＶＲＥＦ２が出力されている場合には、レジスタ３３ａ，３３ｂの他方（例えばレジスタ３３ｂ）にＡＤ変換結果がラッチされる。
【００８２】
このようにしてラッチされた２つのＡＤ変換結果は、演算回路３２に供給され、演算回路３２によって中間値が算出される。つまり、オペアンプＯＰのオフセット成分によって一方向への誤差が生じているＡＤ変換結果と、逆方向への誤差が生じているＡＤ変換結果とが加算され、加算された値が１／２にされる。これにより、バンドギャップリファレンス回路１０ｂ自体ではオフセット成分がキャンセルされていないにもかかわらず、最終的に得られるデジタル値ＤＡＴＡからはオフセット成分に起因する誤差がほぼキャンセルされている。
【００８３】
このように、本実施形態によるＡＤコンバータ３０は、リファレンス電圧ＶＲＥＦ自体に含まれるオフセット成分を除去するのではなく、オフセット成分が重畳したＡＤ変換結果を用いた演算を行うことによって、最終的に得られるデジタル値ＤＡＴＡからオフセット成分を除去している。このため、本実施形態ではローパスフィルタＬＰＦなどが不要である。
【００８４】
尚、リファレンス電圧ＶＲＥＦ１とリファレンス電圧ＶＲＥＦ２の値が僅かに異なるため、比較電圧ＶＣＯＭＰの値もこれに応じて僅かに変化する。このような比較電圧ＶＣＯＭＰの変化が存在する結果、オフセット成分を完全に除去することはできず、僅かに誤差が残る。しかしながら、リファレンス電圧ＶＲＥＦ１とリファレンス電圧ＶＲＥＦ２の差はオフセット電圧に起因するものであり、その差は僅かであることから、これによりデジタル値ＤＡＴＡに生じる誤差はＡＤコンバータの量子化誤差の範囲内となる。したがって、実際の変換精度に影響は与えない。
【００８５】
具体的には、ラダー抵抗２１の基準電圧をＶＲＥＦ・ｋ（ｋは任意の定数）とし、ＡＤコンバータ３０のフルスケールビット数をＡとすると、オフセットがない場合、ＡＤ変換結果であるデジタル値ＤＡＴＡは、式（７）で表すことができる。
【００８６】
【数７】
0005461944.tif 000008
【００８７】
ここで、オフセット成分を含むリファレンス電圧ＶＲＥＦ１＝ＶＲＥＦ＋△とし、リファレンス電圧ＶＲＥＦ２＝ＶＲＥＦ−△とすると、中間値として最終的に得られるデジタル値ＤＡＴＡは、式（８）で表される。
【００８８】
【数８】
0005461944.tif 000009
【００８９】
したがって、リファレンス電圧ＶＲＥＦに対して△が小さい場合、デジタル値ＤＡＴＡは、式（９）となり、ほぼ理論値通りとなる。
【００９０】
【数９】
0005461944.tif 000010
【００９１】
例えば典型的な値として、ＶＲＥＦ＝１．２Ｖ、△＝３０ｍＶである場合を考えると、誤差Ｄは式（１０）となり、例えば１０ビットのＡＤ変換においては量子化誤差範囲であることから、実際の変換精度に影響は与えない。
【００９２】
【数１０】
0005461944.tif 000011
【００９３】
図１０は、切り替え信号ＳＥＬ１とサンプリング周期との関係を説明するための図である。図１０に示す数字（１，２）はスイッチ回路ＳＷ１，ＳＷ２の状態を示しており、本例では、切り替え信号ＳＥＬ１がハイレベルである場合にスイッチ回路ＳＷ１，ＳＷ２が第１の状態となり、切り替え信号ＳＥＬ１がハイレベルである場合にスイッチ回路ＳＷ１，ＳＷ２が第２の状態となる例を示している。
【００９４】
図１０（ａ）に示す例は、切り替え信号ＳＥＬ１の周期とＡＤコンバータのサンプリング周期Ｓを一致させた例を示している。図１０（ａ）に示す例においては、サンプリング周期Ｓの前半においてスイッチ回路ＳＷ１，ＳＷ２が第１の状態とされ、サンプリング周期Ｓの後半においてスイッチ回路ＳＷ１，ＳＷ２が第２の状態とされている。これにより、１回のサンプリング周期Ｓにおいて、リファレンス電圧ＶＲＥＦ１を用いたＡＤ変換動作とリファレンス電圧ＶＲＥＦ２を用いたＡＤ変換動作が１回ずつ行われることから、これらの中間値をサンプリング周期Ｓごとに得ることが可能となる。図１０（ａ）に示す方法は、サンプリング周期Ｓごとの動作が同じであることから、レジスタ３３ａ，３３ｂのリセット動作や演算回路３２の演算動作などを簡素化することができる。
【００９５】
一方、図１０（ｂ）に示す例は、ＡＤコンバータのサンプリング周期Ｓを切り替え信号ＳＥＬ１の周期の１／２とした例を示している。図１０（ｂ）に示す例においては、スイッチ回路ＳＷ１，ＳＷ２が第１の状態である場合及び第２の状態である場合にそれぞれ得られるＡＤ変換結果が、２つのサンプリング周期Ｓの演算にて共用される。つまり、あるサンプリング周期Ｓにおいて、前半はスイッチ回路ＳＷ１，ＳＷ２が第１の状態、後半はスイッチ回路ＳＷ１，ＳＷ２が第２の状態であれば、次のサンプリング周期Ｓにおいては、前半はスイッチ回路ＳＷ１，ＳＷ２が第２の状態、後半はスイッチ回路ＳＷ１，ＳＷ２が第１の状態となる。これにより、１つ前のサンプリング周期Ｓにて用いた第１及び第２の状態の一方のＡＤ変換結果の一方が次のサンプリング周期Ｓでも用いられ、第１及び第２の状態の他方のＡＤ変換結果のみ新たな変換結果が用いられる。図１０（ｂ）に示す方法によれば、切り替え信号ＳＥＬ１の周波数を高めることなく、サンプリング周波数を高めることが可能となる。
【００９６】
図１１は、本発明の好ましい第４の実施形態によるＡＤコンバータ４０の構成を示すブロック図である。
【００９７】
本実施形態によるＡＤコンバータ４０は、スイッチ回路ＳＷ３，ＳＷ４及び入力アンプＡＭＰが追加されている点、並びに、４つのレジスタ３３ａ〜３３ｄ及びスイッチ３４ａ〜３４ｄを備える点において、上述した第３の実施形態によるＡＤコンバータ３０と相違している。スイッチ回路ＳＷ３，ＳＷ４は、制御回路ＣＴ４から供給される切り替え信号ＳＥＬ２によって制御される。切り替え信号ＳＥＬ１とＳＥＬ２は互いに連動した信号であり、したがってスイッチ回路ＳＷ１，ＳＷ２による切り替え動作とスイッチ回路ＳＷ３，ＳＷ４による切り替え動作は互いに連動して行われる。その他の点については、第３の実施形態によるＡＤコンバータ３０と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
【００９８】
スイッチ回路ＳＷ３は、一対の入力端ｅ１，ｅ２と一対の出力端ｆ１，ｆ２を有し、第１の状態においては入力端ｅ１を出力端ｆ１，ｆ２の一方に接続し、第２の状態においては入力端ｅ２を出力端ｆ１，ｆ２の他方に接続する役割を果たす。その切り替えは、制御回路ＣＴ４より供給される切り替え信号ＳＥＬ２によって制御される。入力端ｅ１には測定電圧ＶＭが供給され、入力端ｅ２には参照電圧Ｖａが供給される。測定電圧ＶＭとは、物理量を測定するセンサなどの出力である。
【００９９】
また、入力アンプＡＭＰは、一方が測定電圧ＶＭの入力側、他方が参照電圧Ｖａの入力側となる一対の入力端ＩＮ１，ＩＮ２を備え、これら入力端ＩＮ１，ＩＮ２がそれぞれスイッチ回路ＳＷ３の出力端ｆ１，ｆ２に接続されている。参照電圧Ｖａとしては、直接又は抵抗などを介して入力アンプＡＭＰからフィードバックされる電圧を用いればよい。
【０１００】
スイッチ回路ＳＷ４は、一対の入力端ｇ１，ｇ２と出力端ｈを有し、入力端ｇ１，ｇ２の一方を出力端ｈに接続する役割を果たす。その切り替えは、制御回路ＣＴ４より供給される切り替え信号ＳＥＬ２によって制御される。スイッチ回路ＳＷ４の入力端ｇ１は入力アンプＡＭＰの非反転出力端に接続され、スイッチ回路ＳＷ４の入力端ｇ２は入力アンプＡＭＰの反転出力端に接続されている。
【０１０１】
かかる構成により、切り替え信号ＳＥＬ２の論理レベルが反転する度に、入力アンプＡＭＰに供給される測定電圧ＶＭ及び参照電圧Ｖａの入力位置が反転し、選択される出力端も切り替えられる。入力アンプＡＭＰにもオフセット電圧が不可避的に存在するため、入力端ＩＮ１に測定電圧ＶＭを入力した場合に得られるオフセット成分と、入力端ＩＮ２に測定電圧ＶＭを入力した場合に得られるオフセット成分とは、互いに正反対となる。入力アンプＡＭＰの出力は入力電圧ＶＩＮとして用いられ、コンパレータＣＯＭＰに供給される。
【０１０２】
コンパレータＣＯＭＰの出力は、オンしているスイッチ３４ａ〜３４ｄを介してレジスタ３３ａ〜３３ｄのいずれかに入力される。具体的には、切り替え信号ＳＥＬ１，ＳＥＬ２がいずれもハイレベルである場合にはスイッチ３４ａのみがオンし、コンパレータＣＯＭＰの出力はレジスタ３３ａにラッチされる。また、切り替え信号ＳＥＬ１がハイレベル且つ切り替え信号ＳＥＬ２がローレベルである場合にはスイッチ３４ｂのみがオンし、コンパレータＣＯＭＰの出力はレジスタ３３ｂにラッチされる。また、切り替え信号ＳＥＬ１，ＳＥＬ２がいずれもローレベルである場合にはスイッチ３４ｃのみがオンし、コンパレータＣＯＭＰの出力はレジスタ３３ｃにラッチされる。さらに、切り替え信号ＳＥＬ１がローレベル且つ切り替え信号ＳＥＬ２がハイレベルである場合にはスイッチ３４ｄのみがオンし、コンパレータＣＯＭＰの出力はレジスタ３３ｄにラッチされる。
【０１０３】
このように、レジスタ３３ａ〜３３ｄにラッチされるＡＤ変換結果は、いずれも条件の異なる値である。つまり、オペアンプＯＰに対する２通りの入力と、入力アンプＡＭＰに対する２通りの入力の全ての組み合わせ（４通り）のＡＤ変換結果がレジスタ３３ａ〜３３ｄにそれぞれラッチされることになる。したがって、これらレジスタ３３ａ〜３３ｄにラッチされたＡＤ変換結果を全て加算し、加算値を１／４倍すれば、オペアンプＯＰ及び入力アンプＡＭＰのオフセット成分をキャンセルすることができる。
【０１０４】
図１２は、切り替え信号ＳＥＬ１，ＳＥＬ２とサンプリング周期との関係を説明するための図である。図１２に示す数字（１，２）はスイッチ回路ＳＷ１，ＳＷ２の状態を示しており、本例では、切り替え信号ＳＥＬ１がハイレベルである場合にスイッチ回路ＳＷ１が第１の状態となり、切り替え信号ＳＥＬ１がローレベルである場合にスイッチ回路ＳＷ１が第２の状態となる例を示している。同様に、切り替え信号ＳＥＬ２がハイレベルである場合にスイッチ回路ＳＷ２が第１の状態となり、切り替え信号ＳＥＬ２がローレベルである場合にスイッチ回路ＳＷ２が第２の状態となる例を示している。
【０１０５】
図１２に示す例では、切り替え信号ＳＥＬ１の位相と切り替え信号ＳＥＬ２の位相が１／４周期ずれている。これにより、切り替え信号ＳＥＬ１の１周期は、次の４つの期間に分けることができる。第１の期間Ｔ１は切り替え信号ＳＥＬ１，ＳＥＬ２がいずれもハイレベルである期間であり、第２の期間Ｔ２は切り替え信号ＳＥＬ１がハイレベル且つ切り替え信号ＳＥＬ２がローレベルである期間であり、第３の期間Ｔ３は切り替え信号ＳＥＬ１、ＳＥＬ２がいずれもローレベルである期間であり、第４の期間Ｔ４は切り替え信号ＳＥＬ１がローレベル且つ切り替え信号ＳＥＬ２がハイレベルである期間である。
【０１０６】
これら４つの期間はこの順に繰り返し出現することから、第１の期間Ｔ１〜第４の期間Ｔ４を含む期間をＡＤコンバータのサンプリング期間とすれば、ＡＤコンバータのサンプリング周期Ｓを切り替え信号ＳＥＬ１，ＳＥＬ２の周期の１／４倍とすることができる。このように、本実施形態によれば、バンドギャップリファレンス回路１０ｂ内のオペアンプＯＰのオフセット成分のみならず、入力アンプＡＭＰのオフセット成分についてもキャンセルすることが可能となる。
【０１０７】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【０１０８】
例えば、上記実施形態では、オペアンプＯＰとスイッチ回路ＳＷ１，ＳＷ２を別回路として説明したが、オペアンプＯＰ自体にスイッチ回路ＳＷ１，ＳＷ２の機能を持たせても構わない。入力アンプＡＭＰとスイッチ回路ＳＷ３，ＳＷ４についても同様である。すなわち、入力及び出力の両方を反転させることによって、オフセット成分のみ反転した状態を作り出せる限り、具体的な回路形式については特に限定されるものではない。
【符号の説明】
【０１０９】
１０，１０ａ，１０ｂ    バンドギャップリファレンス回路
２０，３０，４０    ＡＤコンバータ
２１      ラダー抵抗
２２      レジスタ
３１      変換回路
３２      演算回路
３３ａ〜３３ｄ    レジスタ
３４ａ〜３４ｄ    スイッチ
ＡＭＰ      入力アンプ
ＣＯＭＰ    コンパレータ
ＣＴ１〜ＣＴ４    制御回路
ＬＰＦ      ローパスフィルタ
ＯＰ        オペアンプ
ＰＡ，ＰＢ  電流経路
Ｑ１，Ｑ２  ダイオード
Ｒ１〜Ｒ３  抵抗
ＳＥＬ１，ＳＥＬ２    切り替え信号
ＳＷ１〜ＳＷ４    スイッチ回路
ＶＣＯＭＰ  比較電圧
ＶＩＮ      入力電圧
ＶＭ        測定電圧
ＶＲＥＦ    リファレンス電圧
Ｖａ        参照電圧
【図１】
0005461944.tif 000012
【図２】
0005461944.tif 000013
【図３】
0005461944.tif 000014
【図４】
0005461944.tif 000015
【図５】
0005461944.tif 000016
【図６】
0005461944.tif 000017
【図７】
0005461944.tif 000018
【図８】
0005461944.tif 000019
【図９】
0005461944.tif 000020
【図１０】
0005461944.tif 000021
【図１１】
0005461944.tif 000022
【図１２】
0005461944.tif 000023
【図１３】
0005461944.tif 000024
【図１４】
0005461944.tif 000025
【図１５】
0005461944.tif 000026