(57)【特許請求の範囲】
【請求項１】
以下のステップで半導体素子を製造する方法であって、
基板（２０）を準備するステップであって、この上に半導体物質からなる少なくとも１つの層（２４、２６）を含む活性層構造を設け、ここで、この活性層構造（２６）はソースコンタクト（３０）とドレインコンタクト（２８）とに接続されており、そして前記ソースコンタクト（３０）と前記ドレインコンタクト（２８）とは互いに離されているステップと、
前記活性層構造の上のソースコンタクト（３０）とドレインコンタクト（２８）の間の領域にパッシベーション層を堆積するステップと、
前記パッシベーション層に複数の凹部を形成することにより前記パッシベーション層をパターン化するステップと、
ゲートコンタクト（３２）を前記活性層構造（２６）の上の前記複数の凹部の一つに堆積するステップであって、ここで、前記ゲートコンタクト（３２）の少なくとも一部がソースコンタクト（３０）とドレインコンタクト（２８）の間に配置されているステップと、
前記ゲートコンタクト（３２）の上にゲートフィールドプレート（３４）を堆積するステップであって、ここで、前記ゲートフィールドプレート（３４）は前記ゲートコンタクト（３２）と電気的に接続されているステップを含み、
前記ゲートフィールドプレート（３４）に加えて、少なくとも２つの分離フィールドプレート（５０、５２、５４、５６、５８、６０）が形成され、その際、前記少なくとも２つの分離フィールドプレート（５０、５２、５４、５６、５８、６０）は前記ゲートコンタクト（３２）と同時に単一の工程により形成され、前記少なくとも２つの分離フィールドプレートのうち少なくとも１つ（５６、５８）は、前記活性層構造（２６）の上の前記複数の凹部の少なくとも別の一つに直接配置される活性層フィールドプレートであることを特徴とする半導体素子を製造する方法。
【請求項２】
請求項１に記載の方法において、
前記複数の凹部は光リソグラフィーの方法を用いて形成されることを特徴とする方法。
【請求項３】
請求項１または２に記載の方法において、
前記単一の工程においては、前記ゲートフィールドプレート（３４）も形成されることを特徴とする方法。
【請求項４】
請求項１から３のいずれか１項に記載の方法において、
前記少なくとも二つの分離フィールドプレート（５０、５２、５４）のうちの少なくとも別の１つは、前記パッシベーション層の上に堆積されたパッシベーション層フィールドプレート（５０、５２、５４）であることを特徴とする方法。
【請求項５】
請求項１から４のいずれか１項に記載の方法において、
前記の少なくとも２つの分離フィールドプレート（５０、５２、５４、５６、５８）がストライプ状かつ互いに平行に形成されることを特徴とする方法。
【請求項６】
請求項１から５のいずれか１項に記載の方法において、
前記活性層構造は第１の半導体物質からなる第１の層（２４）と、第２の半導体物質からなる第２の層（２６）とを備え、そして前記第１の半導体層のバンドギャップは前記第２の半導体物質のバンドギャップと異なり、および／または前記第１の半導体物質の自発分極または前記第１の半導体物質のピエゾ電気分極は、前記第２の半導体物質の自発分極または前記第２の半導体物質のピエゾ電気分極と異なり、そして前記第１の半導体物質と前記第２の半導体物質は、前記第１の層（２４）と前記第２の層（２６）の間の境界層で２次元電子ガス（１９）が形成されるように選択されていることを特徴とする方法。
【請求項７】
請求項１から６のいずれか１項に記載の方法において、
前記少なくとも２つのフィールドプレート（５０、６０）は、異なる電位に接続された接続フィールドプレートであることを特徴とする方法。
【請求項８】
請求項７に記載の方法において、
少なくとも１つの前記接続フィールドプレートが前記ドレインコンタクト（２８）と接続され、および／または少なくとも別の１つの前記接続フィールドプレートが前記ゲートコンタクト（３２）と接続されていることを特徴とする方法。
【請求項９】
請求項１から８のいずれか１項に記載の方法において、
前記ゲートフィールドプレート（３４）および前記少なくとも２つの分離フィールドプレート（５０、５２、５４、５６、５８、６０）が保護フィルム（３８）で被覆されていることを特徴とする方法。
【請求項１０】
半導体物質からなる少なくとも１つの層（２４、２６）を含む活性層構造が設けられる基板（２０）であって、この活性層構造（２４、２６）の上にソースコンタクト（３０）とドレインコンタクト（２８）とが配置されており、そして前記ソースコンタクト（３０）と前記ドレインコンタクト（２８）とは互いに離されている基板（２０）と、
前記活性層構造の上のソースコンタクト（３０）とドレインコンタクト（２８）の間の領域に配置され、複数の凹部を有することでパターン化されたパッシベーション層と、
少なくとも一部がソースコンタクト（３０）とドレインコンタクト（２８）の間の前記活性層構造（２４、２６）の上の前記複数の凹部の一つに配置されているゲートコンタクト（３２）と、
前記ゲートコンタクト（３２）と電気的に接続されているゲートフィールドプレート（３４）とを備え、
前記ゲートフィールドプレートに加えて、少なくとも２つの分離フィールドプレート（５０、５２、５４、５６、５８、６０）が形成され、その際、前記少なくとも２つの分離フィールドプレートのうち少なくとも１つ（５６、５８）は、前記活性層構造（２６）の上の前記複数の凹部の少なくとも別の一つに直接配置された活性層フィールドプレートであることを特徴とする半導体素子。
【請求項１１】
請求項１０に記載の半導体素子において、
前記少なくとも２つの分離フィールドプレート（５０、５２、５４、５６、５８）がストライプ状かつ互いに平行に形成されることを特徴とする半導体素子。
【請求項１２】
請求項１０または１１に記載の半導体素子において、
前記少なくとも２つの分離フィールドプレートのうちの少なくとも別の一つは、前記活性層フィールドプレートに隣接し、直接前記活性層（２６）の上に配置されたもう１つの活性層フィールドプレート（５６、５８）であることを特徴とする半導体素子。
【請求項１３】
請求項１０に記載の半導体素子において、
前記少なくとも２つの追加のフィールドプレートのうちの少なくとも別の１つは、前記パッシベーション層の上に直接配置されたパッシベーション層フィールドプレート（５０、５２、５４）であることを特徴とする半導体素子。
【請求項１４】
請求項１０または１３に記載の半導体素子において、
前記活性層構造は第１の半導体物質からなる第１の層（２４）と、第２の半導体物質からなる第２の層（２６）とを備え、そして前記第１の半導体層のバンドギャップは前記第２の半導体物質のバンドギャップと異なり、および／または前記第１の半導体物質の自発分極または前記第１の半導体物質のピエゾ電気分極は、前記第２の半導体物質の自発分極または前記第２の半導体物質のピエゾ電気分極と異なり、そして前記第１の半導体物質と前記第２の半導体物質は、前記第１の層（２４）と前記第２の層（２６）の間の境界層で２次元電子ガス（１９）が形成されるように選択されていることを特徴とする半導体素子。
【請求項１５】
請求項１０から１４のいずれか１項に記載の半導体素子において、
前記少なくとも２つのフィールドプレート（５０、６０）は、異なる電位に接続された接続フィールドプレートであることを特徴とする半導体素子。
【請求項１６】
請求項１０から１５のいずれか１項に記載の半導体素子において、
少なくとも１つの前記接続フィールドプレートが前記ドレインコンタクト（２８）と接続され、および／または少なくとも１つのフィールドプレートが前記ゲートコンタクト（３２）と接続されていることを特徴とする半導体素子。
【請求項１７】
請求項１０から１６のいずれか１項に記載の半導体素子において、
前記ゲートフィールドプレート（３４）と前記少なくとも２つの分離フィールドプレート（５０、５２、５４、５６、５８、６０）は保護フィルム（３８）で被覆されていることを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子およびその製造方法に関する。とりわけ本発明はトランジスタに関し、このトランジスタでは、フィールドプレートを用いて、重要な区域の活性領域（チャネル）の電界を弱める（制御する）ことにより、電界が素子に渡って均等に分布し、これにより素子の性能が改善される。
【背景技術】
【０００２】
フィールドプレート（Feldplatten）はＨＥＭＴ、ＭＩＳＦＥＴ、ＭＯＳＦＥＴなどの非常に多くの半導体素子に一般的に使用されている。フィールドプレートは重要な区域（チャネル）の電界を制御し、これによって特定の素子特性（例えば、高い絶縁破壊耐性またはより良いリニアリティ）を得ることである。電界は素子（チャネル）に渡って均等に分布され、これにより素子での電力損失を低減することができる。
【０００３】
フィールドプレートは種々の電位源および電極に繋がれていてもよく、または単独、すなわち決まった電位に繋がれていなくともよい（いわゆる「グラウンドフリー」、「フローティング」または“Freischwebend”）。フィールドプレートは電場の傾きを減らすには有効であるが、基本的な欠点がある。フィールドプレートは素子の静電容量を増大させ、高周波領域での性能を劣化させる。これは増大した素子の静電容量がカットオフ周波数の低下をもたらすからである。
【０００４】
１つの一様なフィールドプレート（すなわち、文字通り１つのフィールドプレートで、チャネル領域に置かれている）、例えば１つの一様なフィールドプレートを持つ電界効果トランジスタでこのフィールドプレートはゲート電圧に繋がれているもの、は、チャネルに沿って２つの電界のピークを作り、この内１つのピークはドレイン側のエッジ近辺に見られ、もう１つのピークはドレイン電極のゲート側のエッジ近辺に見られる。これは素子の電界がまだ局所的に強く集中しており、大きな絶対値をもっていることを示している。この問題を克服し、電界ピークを均すために、米国出願公開公報２００５／０２５３１６８およびフイリ等の論文（X. Huili et al. “High breakdown voltage ALGaN-GaN HEMTs achieved by multiple field plates”,  Electron Device Letters, IEEE, vol.25, no.4, pp.161-163, 2004）には、２つの互いにスタックされたフィールドプレートが提案されている。これらの素子では、電界のピークは全てのスタックされたフィールドプレートで生じ、そしてこれにより電界はチャネルに沿って均等に分布する。
【０００５】
この従来技術で提案された、スタックされたフィールドプレートの欠点は、必要なプロセスステップの数が多いために素子の製造コストが高いことであり、複数のフィールドプレートを互いに正確に位置合わせる必要があるために不良が発生しやすいことである。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで本発明の課題は、トランジスタとその製造方法を提供することであり、これにより活性領域の電界が均される（すなわち電界ピークが低くなる）。ここで素子はより安価におよびより簡単に製造でき、そして更に、高いプロセス収率が達成できることである。更に、電界の分布に関する半導体素子の様々な要求にとりわけ簡便に対応できなければならない。
【課題を解決するための手段】
【０００７】
この課題は独立請求項１および１０に記載される特徴により解決される。本発明の好ましい実施形態は従属項に含まれている。
【０００８】
本発明は多数の分離されたフィールドプレート（フィンガー、Finger、とも呼ぶ）を１つの共通のプロセスステップで生成することにある。ここでフィールドプレートは電界をチャネルに沿って均等に分布させる。これにより比較的小さい（すなわち均された、geglatteten）電界ピーク（ドレイン側エッジ／ゲート側エッジの領域での）を持つトランジスタを、同時に少ない静電容量で極めて簡単に製造できる。
【０００９】
更に、本発明は、導電材質から成る複数のフィールドプレートを直接（物理的に）互いに接触することなしに設けることができることにある。これにより複数のフィールドプレートは直接電気的に互いに接続されない。しかしながら、フィールドプレートを、たとえばゲート電極すなわちゲートパッド経由で、間接的に電気的に互いに接続することが考えられる。本発明に基づく実施例により、ゲートコンタクトのドレイン側エッジにおいて、およびドレインコンタクトのゲート側エッジにおいて、電界ピークは効率よく低減される。好ましくは多数の分離されたフィールドプレート（すなわち少なくとも２つのフィールドプレート）がチャネルに沿って周期的に配置される。しかしながら、複数の分離されたフィールドプレートは、互いに周期的に配置されないことも可能である。好ましくは、個々のフィールドプレートは、チャネルにおいて、トランジスタの支持基板（Tragersubstrat）に対し垂直に突出する方向では重ならない。好ましくは本発明では、チャネル領域（活性領域）に２〜５０の間の数のフィールドプレートが配置されており、更に好ましくは２〜１０の間の数の分離されたフィールドプレートが設置されている。
【００１０】
フィールドプレートは、好ましくは、リソグラフィーで形成される。これはしかし、高分解能で堆積でき導電物質の構造を形成できるものであれば、他の代替方法を用いることが可能である。用いられる方法に拘わらず、少なくとも２つの分離されたフィールドプレートが同時に形成される。
【００１１】
フィールドプレートは導電物質から成り、好ましくはチタン／金（とりわけ好ましくは３０ｎｍ／５００ｎｍ）の層構造またはアルミニウムから成る。代替として他の非腐食性の金属を用いることができる。導電物質の各々のフィンガー（複数のフィールドプレートの各々）はトランジスタ（好ましくはＨＥＭＴ、ＭＩＳＦＥＴ、ＭＯＳＦＥＴ）の異なる電極（たとえばゲート、ソース、ドレイン）と接続されているか、または他にどの電極とも接続されていなくてよい。後者の場合、フィールドプレートは「グラウンドフリー」（フローティング）と呼ばれる。これにより本発明によれば、電界の分布をフィールドプレートで最適化するに際し、多くの自由度が提供される。最適な構成は、好ましくは、物理的な素子配置のシミュレーションにより決定される。とりわけ有利な点は、フィールドプレートの構造とフィールドプレート構造の各フィンガーの選択配置択が、１回の標準的な（リソグラフィーの）プロセスにより形成されることである。更に有利な点は、このフィンガーが個別にアドレシングできることである。
【００１２】
チャネルの長さ（すなわちソースコンタクトとドレインコンタクトとの間の距離）は好ましくは３μｍ〜１００μｍの間であり、更に好ましくは３μｍ〜１２μｍの間である。フィールドプレートのチャネルに沿った（すなわち電流の流れる方向に沿った）長さは、好ましくは１μｍ〜１００μｍの間であり、とりわけ好ましくは３μｍ〜１２μｍの間である。チャネルに直角方向のフィールドプレートの幅は、好ましくは５０〜５００μｍの間である。
【００１３】
フィールドプレートの構造は、好ましくは（少なくとも部分的には）、ゲート層のプロセスの間か、ゲート−フィールドプレート層のプロセスの間か、または両方のプロセスの間に形成される。第１の場合、フィールドプレート格子のフィンガーは同一の面に、実際にはゲート構造と同様に、たとえば電子ビーム露光により、実現される。第２の場合は、フィールドプレート格子のフィンガーは、追加の他のメタル層で形成される。本発明のフィールドプレート技術の極めて有利な点はその簡便さにある。すなわち追加のプロセス層を導入することなしに行えることにある。これにより、しっかりした、再現可能なプロセスが保障される。これはたとえばスタックされたフィールドプレートでは必要不可欠であった位置合わせの問題から完全に逃れることができるからである。
【００１４】
本発明によるフィールドプレートの構造は、好ましくはＦＥＴの設計において、全ての個々のフィールドプレートのフィンガーを、ソース、ドレイン、またはゲートのような電位のように異なる電位に、またはドリフト（フローティング）状態にすることができる。フィールドプレート構造の個々のフィールドプレートを異なる外部の電位に接続することは、調整可能なフィールドプレートの構造を可能とする。この構造では、内部の電界がフィールドプレートの構造の配置により影響されるが、製造方法は殆どそのまま同じである。これにより素子の特性は個別に最適化され、そして個別の要求により良く合わせることができる。
【００１５】
本発明による方法はその簡便さの他に、フィールドプレートの構造が、一様なフィールドプレートよりも小さな静電容量を持つという有利な点がある。これは格子の間の誘電体の距離によるものである。静電容量の低減は、好ましくは「グラウンドフリー」のフィールドプレートフィンガーおよび／または小さい格子の線と間隔の比（ＬＳ／ＬＩ＞１）により実現される。好ましくは隣接する２つのフィールドプレートの距離とフィールドプレートフィンガーの長さの比は１．５より大きく、更に好ましくは２より大きく、そしてさらに好ましくは３より大きい。本発明によるフィールドプレート構造は、これより、高周波用途（ＨＥＭＴ）にも用いることができる。
【００１６】
本発明による方法は以下のような方法ステップを含む。半導体物質からなる少なくとも１つの層を含む活性層構造を有する基板を準備するステップであって、ここでこの活性層構造はソース電極とソースコンタクトとドレイン電極とドレインコンタクトとに接続されており、そしてソースコンタクトとドレインコンタクトとは互いに離されているステップと、ゲートコンタクトを活性層構造の上に堆積するステップであって、ここでゲートコンタクトの少なくとも一部がソースコンタクトとドレインコンタクトの間に配置されているステップと、ゲートコンタクトの上にゲートフィールドプレートを堆積するステップであって、ここでゲートフィールドプレートはゲートコンタクトと電気的（および物理的）に接続されており、ここで追加的に少なくとも２つの分離したフィールドプレートが活性層構造の上に同時に形成されるステップを含む。
【００１７】
好ましくは、フィールドプレートは光リソグラフィーの方法を用いて形成される。好ましくは、追加のフィールドプレート（フィンガー）は、ゲートコンタクトの形成のためのプロセスと同時におよび／またはゲートフィールドプレートの形成のためのプロセスと同時に、形成される。好ましくは、少なくとも２つの追加のフィールドプレートの堆積の前に、活性層構造の上にパッシベーション層を堆積し、そして少なくとも２つの追加のフィールドプレートが（同時に）パッシベーション層の上に堆積される。好ましくは少なくとも２つのフィールドプレートがストライプ状かつ互いに平行に形成される。好ましくは、活性層構造は第１の半導体物質からなる第１の層と、第２の半導体物質からなる第２の層とを備え、ここで第１の半導体層のバンドギャップは第２の半導体物質のバンドギャップと異なり、そして第１の半導体物質と第２の半導体物質は、第１の層と第２の層の間の境界層で２次元電子ガスが形成されるように選択されている。
【００１８】
好ましくは、少なくとも２つのフィールドプレートが異なる電位に接続されている。好ましくは少なくとも１つのフィールドプレートがドレインコンタクトと、および／または少なくとも１つのフィールドプレートがゲートコンタクトと、および／または少なくとも１つのフィールドプレートがソースコンタクトと接続されている。好ましくは少なくとも１つのフィールドプレートがグラウンドフリー（freischwebend）に設定されている。好ましくはゲートフィールドプレートと少なくとも２つの追加のフィールドプレートが保護フィルムでカバーされている。
【００１９】
パッシベーション層および／または保護フィルムは、好ましくは、層の厚さが１００ｎｍ〜３００ｎｍの間である。パッシベーション層および／または保護フィルムは好ましくは二酸化珪素か、酸化アルミニウムかまたは窒化珪素からなる。
【００２０】
好ましくは、追加のフィールドプレートの内少なくとも２つはデルタ層を形成する。すなわち、追加のフィールドプレートはチャネルに沿った断面においての長さ（横方向）が、高さ（垂直方法）より小さい。好ましくはこの高さはフィールドプレートの長さの２倍より大きい。これにより素子の静電容量は更に低減される。最小の長さ（チャネルに沿った横方向への長さ）は使用できるプロセス技術（例えばリソグラフィー）の分解能により下側に制限されている。
【００２１】
本発明による半導体素子は以下のものを備える。半導体物質からなる少なくとも１つの層を含む活性層構造が設けられた基板であって、ここでこの活性層構造の上にソースコンタクトとドレインコンタクトとが配置されており、そしてこのソースコンタクトとドレインコンタクトとは互いに離されている基板と、少なくとも一部がソースコンタクトとドレインコンタクトの間に配置されているゲートコンタクトと、ゲートコンタクトと電気的に接続されており、ここで追加的に少なくとも２つの分離したフィールドプレートが活性層構造の上に配置されているゲートフィールドプレートとを備える。
【００２２】
好ましくは、少なくとも２つのフィールドプレートはストライプ状でありかつ互いに平行に形成される。好ましくは、少なくとも２つの追加のフィールドプレートは互いに隣接し、直接活性層の上に（または活性層の上にあるパッシベーション層の上に直接）配置される。これにより、好ましくは活性層構造と少なくとも２つの追加のフィールドプレートとの間に、パッシベーション層が設けられる。好ましくは、少なくとも２つの追加のフィールドプレートは互いに隣接し、直接パッシベーション層の上に配置される。好ましくは、活性層構造は第１の半導体物質からなる第１の層と、第２の半導体物質からなる第２の層とを備え、ここで第１の半導体層のバンドギャップは第２の半導体物質のバンドギャップと異なり、そして第１の半導体物質と第２の半導体物質は、第１の層と第２の層の間の境界層で２次元電子ガスが形成されるように選択されている。
【００２３】
好ましくは、少なくとも２つのフィールドプレートが異なる電位に接続されている。好ましくは少なくとも１つのフィールドプレートがドレインコンタクトと、および／または少なくとも１つのフィールドプレートがゲートコンタクトと、および／または少なくとも１つのフィールドプレートがソースコンタクトと接続されている。好ましくは少なくとも１つのフィールドプレートがグラウンドフリー（またはフローティング、freischwebend、すなわち決まった電位とされていない）に設定されている。好ましくはゲートフィールドプレートと少なくとも２つの追加のフィールドプレートが保護フィルムでカバーされている。
【００２４】
本発明は、以下のように、図に示された実施形態を用いて詳細に説明される。
【図面の簡単な説明】
【００２５】
【図１】図１は、本発明によるフィールドプレート格子（メタル層に形成されている）を持つ高電子移動度トランジスタの概略的な断面図である。
【図２】図２は、本発明によるフィールドプレート格子を持つ高電子移動度トランジスタの上面図である。ここで３つのフィンガーはゲート電極と接続され、２つのフィンガーはドリフト状態に設定されている。
【図３】図３は、本発明によるフィールドプレート格子を持つ高電子移動度トランジスタを示し、ここで２つのフィンガーはゲート電極と接続され、２つのフィンガーはソース電極と接続され、１つの電極はドレイン電極と接続され、また２つのフィンガーはグラウンドフリーに設定されている。
【図４】図４は、本発明によるフィールドプレート格子を持つ高電子移動度トランジスタの概略の断面図であり、２つの異なるメタル層で形成されている。
【図５】図５は、ＨＥＭＴのチャネル領域での電界の分布を、フィールドプレート格子（フィールドプレート構造）を持つものと持たないもので概略的に示す。
【図６】図６は、図５に基づく電界分布から生ずる電子密度を、ゲート電極とドレイン電極の間での２ＤＥＧで示す。
【図７】図７は、ソース−ドレイン方向で２ＤＥＧ場でシミュレーションされた電界の分布を、フィールドプレート格子を持つものと持たないもので概略的に示す。
【発明を実施するための形態】
【００２６】
図１と図２は、メタル層で形成された、本発明によるフィールドプレート格子を持つ高電子移動度トランジスタの断面図／上面図を示す。
【００２７】
基板２０の上に核形成層２２が堆積される。この上に、続いて半導体物質からなるバッファ層２４が堆積される。バッファ層２４の上に半導体物質からなるバリヤ層２６が堆積される。バッファ層２４とバリヤ層２６は明確に異なるバンドギャップと、異なるフェルミ準位とで形成されており、これにより２次元電子ガスがソース３０とドレイン２８の間のチャネルとして形成され、ここでソース３０とドレイン２８はバリヤ層２６の上に配置されている。これらの異なるフェルミエネルギーを合わせるため、そしてＧａＮ素子で層２４と層２６とで異なる自発分極およびピエゾ電気の分極のため、電子は層２４と層２６の間の境界層に集中する。導電帯には比較的鋭い、境界層に限定されたエネルギー極小値が形成される。電子は境界層に平行に高い移動度を示す。中程度の動作電圧では最初にゲートのドレイン側エッジに高い電界が生じる。これは高いチャネル導電性のため、ドレイン電位は実質的にこのゲートエッジの下にあるからである。更に高い動作電圧でやっと第２の電界のピークがドレインコンタクトで形成される。
【００２８】
本発明は、しかしながら、ＨＥＭＴに限定されない。実際、本発明は電界効果トランジスタの全ての種類に適用でき、たとえばＭＩＳＦＥＴやＭＯＳＦＥＴに適用できる。これらに対応してチャネルは、代替として、１つの半導体層によっても形成される。
【００２９】
これに続いてパッシベーション層３６が、例えばＳｉＯ２、Ａｌ２Ｏ３からなる１００ｎｍから３００ｎｍの厚さの層厚で、形成される。
【００３０】
パッシベーション層３６には、標準的な技術（例えばリソグラフィー）によって凹部（Aussparung、（切れ目：Discontinuitat））を形成する。この凹部にゲート３２が堆積される。これに続いて、唯１つのプロセスステップで、同時にゲートフィールドプレート３４および分離されたフィールドプレート５０、５２、５４、５６、５８が堆積される。このゲートフィールドプレート３４とフィンガーの内の３個５０、５２、５４は電気的にゲートパッド電極３３に接続されている。そしてフィンガーの内の２個５６、５８はグラウンドフリーであり、すなわち、これらは決まった電位（ソース、ドレイン、またはゲートのような）と接続されていない。
【００３１】
共通のプロセスステップは、リソグラフィーのような標準的な技術で実施されるが、他の構造形成方法でも実施できる。重要なことは、パッシベーション層３６の上に同時に、分離された複数のフィールドプレート（これはゲート３２と接続されていない）が堆積されることである。
【００３２】
最後に保護層３８が堆積される。この保護層はゲートフィールドプレート３４および分離されたフィールドプレート５０、５２、５４、５６、５８を被覆する。
【００３３】
図３は更にもう１つの他の実施例である、本発明によるフィールドプレートの構造を持つＨＥＭＴを示す。この場合はフィールドプレートの異なるフィンガーは異なる電極に接続されている。フィンガー５０はゲートパッド３３に接続され、フィンガー５２と５４はソースパッド３０に接続され、フィンガー５６と５８はグラウンドフリーであり、そしてフィンガー６０はドレインパッド２８に接続されている。このフィールドプレート構造における電界分布を最適化するため、フィールドプレート格子の一部を任意の外部の電位に接続することも可能である。
【００３４】
図４は、本発明のフィールドプレート格子の他の変形実施例でのＨＥＭＴを示す。ここでフィールドプレート格子のフィンガー５６と５８は、追加の他のメタル層に形成されている。これはパッシベーション層３６が対応してパターン化されることを意味する。
【００３５】
図５は、図１（フィールドプレート構造を持つ）に基づくＨＥＭＴのチャネル領域での電界分布の概略図を示し、同構造のフィールドプレート構造を持たないものと比較している。フィールドプレートは、トランジスタが遮断され、高い遮断電圧にある場合において、フィールドプレートの下で直接、ゲートとドレインの間のチャネル領域に追加の電界を供給し、これによりゲート構造のドレイン側エッジで直接電界ピークを抑える。
【００３６】
図６は図５に基づく電界分布で、生じた電子ガス密度を、ゲート電極とドレイン電極の間での２ＤＥＧで示す。フィールドプレート格子により更に空乏化したチャネル領域が明らかに認識できる。この空乏化した領域はチャネルに沿った追加の電圧降下をもたらし、これにより絶縁破壊耐性を高める。
【００３７】
図７は、ソース−ドレイン方向で、フィールドプレート有りと無しの場合での、２ＤＥＧ（zweidimensionales Electronengas）場での電界分布のシミュレーションの概略を示す。ここでもまた、フィールドプレート構造が、ゲートのドレイン側エッジの電界ピークを低減している。
【００３８】
本発明によるトランジスタは好ましい実施形態としてＨＥＭＴを用いて示されたが、上記の実施は他のトランジスタにも同様に適用でき、とりわけＭＩＳＦＥＴやＭＯＳＦＥＴのようなＦＥＴへの応用に適用できる。本発明によるトランジスタは個々のトランジスタであっても、複数の同様のトランジスタ（複数のフィンガー）からなるアレイ構造であっても、また集積化された回路においても適用できる。 
【符号の説明】
【００３９】
参照記号リスト（Bezugszeichenliste）
１０    ＨＥＭＴ素子
１８    活性面
１９    ２ＤＥＧ
２０    基板
２２    核形成層（Nukleationsschicht）
２４    バッファ層
２６    バリヤ層
２８    ドレイン電極とドレインパッド
３０    ソース電極とソースパッド
３２    ゲート
３３    ゲート電極とゲートパッド
３４    ゲートフィールドプレート
３６    パッシベーション層
３８    保護膜
５０    フィールドプレート
５２    フィールドプレート
５４    フィールドプレート
５６    フィールドプレート
５８    フィールドプレート
６０    フィールドプレート
Ｌｐ    フィールドプレート：周期的配置の長さ
Ｌｓ    ２つの隣接するフィールドプレートの間の距離
ＬＩ    フィールドプレートの長さ
Ｌｇｆ  ゲートフィールドプレートの長さ
Ｌｇ    ゲート長
ｔｐ１      パッシベーション層の厚さ
ｔｐ２      保護膜の厚さ
【図１】
0005512287.tif 000002
【図２】
0005512287.tif 000003
【図３】
0005512287.tif 000004
【図４】
0005512287.tif 000005
【図５】
0005512287.tif 000006
【図６】
0005512287.tif 000007
【図７】
0005512287.tif 000008