(57)【特許請求の範囲】
【請求項１】
磁気ストライプ上に１個からＮ（Ｎは２以上の整数）個のトラックを有した磁気カードからの磁気データの読み取りに対応した磁気カードリーダであって、
前記磁気カードから前記磁気ストライプ上に存在するトラック毎に前記磁気データを読み取るための磁気ヘッドと、
前記磁気データから、前記磁気ストライプ上に存在するトラックのカード走行信号の論理和をとった１つの共通カード走行信号と、前記磁気ストライプ上に存在するトラック毎のクロック信号と、前記磁気ストライプ上に存在するトラック毎のデータ信号とを出力する１つの復調回路と、
前記共通カード走行信号と前記トラック毎のクロック信号とから、前記磁気ストライプ上に存在するトラック毎の個別カード走行信号を生成するカード走行信号生成回路と、
前記個別カード走行信号の有無によって、前記磁気ストライプ上のトラックの有無を判断して、前記磁気ストライプ上に有ると判断したトラックについてのみ前記データ信号の解析処理を行うデータ解析処理部と、
を有することを特徴とする磁気カードリーダ。
【請求項２】
トラック毎に、前記トラック毎の個別カード走行信号に基づいて、前記トラック毎のクロック信号に同期して、前記トラック毎のデータ信号を保持するデータレジスタを含む磁気カードデータ抽出回路を更に備え、
前記データ解析処理部は、トラック有りと判断した前記磁気カードデータ抽出回路の前記データレジスタに対してリードクロックを送出して、当該データレジスタに保持されたデータ信号を読出し、該読み出したデータ信号の解析処理を行う、請求項１に記載の磁気カードリーダ。
【請求項３】
前記Ｎは２又は３である、請求項１又は２に記載の磁気カードリーダ。
【請求項４】
前記Ｎが３であり、前記復調回路は、前記トラック毎のクロック信号として第１乃至第３のクロック信号を出力し、
前記カード走行信号生成回路は、
前記共通カード走行信号と前記第１乃至第３のクロック信号とを反転して、それぞれ、反転共通カード走行信号と第１乃至第３の反転クロック信号とを出力するＮＯＴ回路と、
前記第１の反転クロック信号に応答して前記反転共通カード走行信号を保持して、反転出力端子から第１の個別カード走行信号を出力する第１のＤ型フリップフロップと、
前記第２の反転クロック信号に応答して前記反転共通カード走行信号を保持して、反転出力端子から第２の個別カード走行信号を出力する第２のＤ型フリップフロップと、
前記第３の反転クロック信号に応答して前記反転共通カード走行信号を保持して、反転出力端子から第３の個別カード走行信号を出力する第３のＤ型フリップフロップと、
から構成される、請求項３に記載の磁気カードリーダ。
【請求項５】
磁気ストライプ上に１個から３個のトラックを有した磁気カードからの磁気データの読み取りに対応した磁気カードリーダであって、
前記磁気カードから前記磁気ストライプ上に存在するトラック毎に前記磁気データを読み取るための磁気ヘッドと、
前記磁気データから、前記磁気ストライプ上に存在するトラックのカード走行信号の論理和をとった１つの共通カード走行信号と、前記磁気ストライプ上に存在する３つトラックの第１乃至第３のクロック信号と、前記磁気ストライプ上に存在する３つのトラックの第１乃至第３のデータ信号とを出力する１つの復調回路と、
前記共通カード走行信号と前記第１乃至第３のクロック信号の１つの特定のトラックのクロック信号とを用いて、前記磁気ストライプ上に存在する前記特定のトラックの個別カード走行信号を生成すると共に、前記共通カード走行信号と前記第１乃至第３のクロック信号の残りの２つのトラックのクロック信号とを用いて、前記磁気ストライプ上に存在する前記残りの２つのトラックに共通のカード走行信号である合成カード走行信号を生成するカード走行信号生成回路と、
前記個別カード走行信号および前記合成カード走行信号の有無によって、前記磁気ストライプ上のトラックの有無を判断して、前記磁気ストライプ上に有ると判断したトラックについてのみ前記データ信号の解析処理を行うデータ解析処理部と、
を有することを特徴とする磁気カードリーダ。
【請求項６】
トラック毎に、前記個別カード走行信号および前記合成カード走行信号に基づいて、前記第１乃至第３のクロック信号に同期して、それぞれ、前記第１乃至第３のデータ信号を保持する第１乃至第３のデータレジスタを含む磁気カードデータ抽出回路を更に備え、
前記データ解析処理部は、トラック有りと判断した前記磁気カードデータ抽出回路の前記第１乃至第３のデータレジスタのいずれかに対してリードクロックを送出して、当該データレジスタに保持されたデータ信号を読出し、該読み出したデータ信号の解析処理を行う、請求項５に記載の磁気カードリーダ。
【請求項７】
前記カード走行信号生成回路は、
前記共通カード走行信号と前記第１乃至第３のクロック信号とを反転して、それぞれ、反転共通カード走行信号と第１乃至第３の反転クロック信号とを出力するＮＯＴ回路と、
前記第１の反転クロック信号と前記第２の反転クロック信号との論理和をとって、論理和反転クロック信号を出力するＯＲゲートと、
前記第３の反転クロック信号に応答して前記反転共通カード走行信号を保持して、反転出力端子から前記個別カード走行信号を出力する第１のＤ型フリップフロップと、
前記論理和反転クロック信号に応答して前記反転共通カード走行信号を保持して、反転出力端子から前記合成カード走行信号を出力する第２のＤ型フリップフロップと、
から構成される、請求項５又は６に記載の磁気カードリーダ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気カードリーダに関し、特に、磁気ストライプ上に構成された１つ又は複数のトラックを有する磁気カードの読み取りに対応した磁気カードリーダに関する。
【背景技術】
【０００２】
クレジットカードやデビットカード等の磁気カードで決済を行う磁気カードリーダ機能を有した端末においては、それぞれの磁気カードを読み取る為には、磁気ストライプ上に構成された３トラック（ＩＳＯ１トラック、ＩＳＯ２トラック、ＪＩＳIIトラック）を読み取る機能が必要である（例えば、特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−５６６０６号公報（段落［００１５］）
【特許文献２】特開平１１−３２８６０４号公報（段落［００１５］）
【特許文献３】実開昭６０−１６６８６７公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、実際には、磁気カードの種類によって磁気ストライプ上に存在するトラック（の数や種類）が異なる。具体的には、一般（通常）のクレジットカードは、磁気ストライプ上に３トラック全てを有しているが、ある特定のクレジットカードは、磁気ストライプ上にＩＳＯ２トラックのみを有している。また、デビットカードは、磁気ストライプ上にＪＩＳIIトラックのみを有している。
【０００５】
従来の磁気カードリーダには、磁気ストライプに存在するトラックのみに限定して処理するような仕組みが無い。その結果、従来の磁気カードリーダでは、ある特定のクレジットカードやデビットカードなど、磁気ストライプ上に３トラックの内１トラックのみを有している磁気カードを読み込んだ場合であっても、３トラック全てのカードデータ解析処理を行ってしまうという問題がある。
【０００６】
詳述すると、従来の磁気カードリーダでは、一つの復調回路で複数のトラックの読み取りに対応した磁気カードリーダの場合、復調回路は、全トラックのカード走行信号の論理和（ＯＲ）を取った信号である全トラック共通の１つのカード走行信号のみを出力する。以下、この全トラック共通の１つのカード走行信号を「共通カード走行信号」と呼ぶことにする。トラックの有無の判断は、共通カード走行信号の有無によって行われる。データ解析処理部は、「トラック有り」の判断がなされたトラックのみ、カードデータの解析処理を行う。従って、磁気ストライプ上に全トラックの内１トラックしか存在しないような磁気カードを読み込んだ場合でも、従来の磁気カードリーダでは、そのデータ解析処理部が、存在しない磁気ストライプ上のトラックについてもカードデータの解析処理を行ってしまうという問題がある。
【０００７】
例として、磁気ストライプ上にＩＳＯ１トラック、ＩＳＯ２トラック、ＪＩＳIIトラックの３トラックを持つ磁気カードの読み取りに対応した、従来の磁気カードリーダによって、ある特定のクレジットカードを読み込んだ場合について説明する。
【０００８】
ある特定のクレジットカードの磁気ストライプ上にはＩＳＯ２トラックしか存在しないが、１つの復調回路から出力される共通カード走行信号は３トラック共通である。その為、従来の磁気カードリーダは、磁気ストライプ上に存在しないＩＳＯ１トラック、ＪＩＳIIトラックについても、共通カード走行信号有りで、「トラック有り」と判断する。その為、従来の磁気カードリーダのデータ解析処理部は、すべてのトラックのカードデータの解析処理を行ってしまう。換言すれば、従来の磁気カードリーダでは、磁気ストライプ上に実際に存在するトラック数に応じた適正な時間で、カードデータの解析処理を行うことができない。
【０００９】
一方、１トラック分の信号を出力する復調回路を複数個使用すれば、上記の問題は発生しない。しかしながら、複数個の復調回路を備えた磁気カードリーダは、コスト的に高いものとなる。また、そのような磁気カードリーダは、複数個の復調回路の実装スペースが必要となるため、装置の小型化の支障となる。
【００１０】
したがって、本発明の課題は、１個の復調回路を使用して、磁気ストライプ上に実際に存在するトラック数に応じた適正な時間で、カードデータの解析処理を行うことができる、磁気カードリーダを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の磁気カードリーダは、磁気ストライプ上に１個からＮ（Ｎは２以上の整数）個のトラックを有した磁気カードからの磁気データの読み取りに対応した磁気カードリーダであって、磁気カードから磁気ストライプ上に存在するトラック毎に磁気データを読み取るための磁気ヘッドと；磁気データから、磁気ストライプ上に存在するトラックのカード走行信号の論理和をとった１つの共通カード走行信号と、磁気ストライプ上に存在するトラック毎のクロック信号と、磁気ストライプ上に存在するトラック毎のデータ信号とを出力する１つの復調回路と；共通カード走行信号とトラック毎のクロック信号とから、磁気ストライプ上に存在するトラック毎の個別カード走行信号を生成するカード走行信号生成回路と；個別カード走行信号の有無によって、磁気ストライプ上のトラックの有無を判断して、磁気ストライプ上に有ると判断したトラックについてのみデータ信号の解析処理を行うデータ解析処理部と；を有する。
【発明の効果】
【００１２】
１個の復調回路を使用して、磁気ストライプ上に実際に存在するトラック数に応じた適正な時間で、カードデータの解析処理を行うことができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施例に係る磁気カードリーダの構成を示すブロック図である。
【図２】図１に示した磁気カードリーダに使用される磁気カードデータ抽出回路の構成を示すブロック図である。
【図３】図１に示した磁気カードリーダに使用される復調回路から出力される信号の波形を示す図である。
【図４】図１に示した磁気カードリーダに使用される、復調回路、カード走行信号生成回路、及び磁気カードデータ抽出回路の結線を示したブロック図である。
【図５】図１に示した磁気カードリーダに使用されるカード走行信号生成回路の具体的な回路を示したブロック図である。
【図６】磁気ストライプ上に３つのトラックが有る磁気カード（クレジットカード）を、図１に示した磁気カードリーダで読み取った場合の信号波形図である。
【図７】磁気ストライプ上にＪＩＳIIトラックのみを有する磁気カード（デビットカード）を、図１に示した磁気カードリーダで読み取った場合の信号波形図である。
【図８】図１に示した磁気カードリーダに使用される制御部の動作を説明するためのフローチャートである。
【図９】本発明の第２の実施例に係る磁気カードリーダの構成を示すブロック図である。
【図１０】図９に示した磁気カードリーダに使用される、復調回路、カード走行信号生成回路、及び磁気カードデータ抽出回路の結線を示したブロック図である。
【図１１】図９に磁気カードリーダに使用されるカード走行信号生成回路の具体的な回路を示したブロック図である。
【図１２】磁気ストライプ上に３つのトラックが有る磁気カード（クレジットカード）を、図９に示した磁気カードリーダで読み取った場合の信号波形図である。
【発明を実施するための形態】
【００１４】
本発明の特徴について説明する。
【００１５】
本発明は、磁気ストライプ上に１個からＮ（Ｎは２以上の整数）個のトラックを有した磁気カードの読み取りに対応した磁気カードリーダにおいて、カード走行信号生成回路が、復調回路から出力される各トラックに共通の共通カード走行信号と各トラックのクロック信号とから、各々のトラック専用の個別カード走行信号を生成する事により、磁気ストライプ上にある特定トラックのみを有した磁気カードを読み込んだ際、ソフトウェアによるトラック有無の判断を行うことができる。
【００１６】
すなわち、本発明の特徴は、磁気カードを読み込んだ際に、復調回路から出力される全トラック共通の共通カード走行信号、及び各々のトラックの読み取りクロック信号を使用して、各々のトラック専用の個別カード走行信号を生成する点にある。
【００１７】
生成された各トラック専用の個別カード走行信号にて、磁気ストライプの各トラックの有無の判断を行う事ができる為、磁気カードの磁気ストライプ上に存在するトラックのみのカードデータ解析処理を行うことができる。
【００１８】
これにより、磁気カードの磁気ストライプ上に存在するトラックに限定したカードデータの解析処理を行う事が可能になり、磁気ストライプ上に存在しないトラックのカードデータの解析処理が無くなる。この為、ソフトウェアの無駄な処理をなくすことができる。従って、トラック数に応じた適正な時間で、カードデータの解析処理を行うことができる。
【実施例１】
【００１９】
図１は、本発明の第１の実施例に係る磁気カードリーダ１０の構成を示すブロック図である。図示の磁気カードリーダ１０は、磁気ストライプ上に１個からＮ（Ｎは２以上の整数）個のトラックを有した磁気カード（図示せず）からの磁気データの読み取りに対応した磁気カードリーダである。図示の例では、Ｎは３に等しい。
【００２０】
図示の磁気カードリーダ１０は、磁気ヘッド１１と、復調回路１２と、磁気カードデータ抽出回路１３と、制御部１４と、カード走行信号生成回路１５とから構成される。
【００２１】
磁気ヘッド１１は、磁気カードを走査すると、磁気カードの磁気ストライプをアナログ波形の電気信号に変換し、磁気カードの磁気データとして出力する。ここでは、磁気ヘッド１１として、読み込み可能トラック数が３トラックの磁気ヘッドを使用している。このように、磁気ヘッド１１は、磁気カードから磁気ストライプ上に存在するトラック毎に磁気データを読み取る。
【００２２】
復調回路１２は、磁気ヘッド１１から出力されたアナログ信号を増幅した上で、Ｆ２Ｆ方式（磁気記録方式）にて復調し、デジタル信号へ変換を行う。復調回路１２は、デジタル信号へ変換された信号を、シリアル信号である、カード走行信号、クロック信号、データ信号の３種類の信号として出力する。ここでは、復調回路１２として、読み込み可能トラック数が全部で３トラックの復調回路を使用する。クロック信号、データ信号についてはトラック毎に出力されるが、カード走行信号は全トラック共通の信号（全トラックのカード走行信号の論理和信号）が一つのみ出力される。このカード走行信号は、共通カード走行信号と呼ばれる。
【００２３】
このように、復調回路１２は、磁気データから、磁気ストライプ上に存在するトラックのカード走行信号の論理和をとった１つの共通カード走行信号と、磁気ストライプ上に存在するトラック毎のクロック信号（第１乃至第３のクロック信号）と、磁気ストライプ上に存在するトラック毎のデータ信号（第１乃至第３のデータ信号）とを出力する。
【００２４】
磁気カードデータ抽出回路１３は、復調回路１２から出力されたシリアル信号をビット列変換し、データレジスタ１３８（図２参照）へ格納する。
【００２５】
図２は、磁気カードデータ抽出回路１３の構成を示すブロック図である。磁気カードデータ抽出回路１３は、トラック毎に図２に示すブロックを持っている。つまり、ここでは３トラックの磁気カードリーダ１０である為、図２に示すブロックも３個存在する。
【００２６】
図３は、復調回路１２から出力されて磁気カードデータ抽出回路１３へ入力される信号の波形を示す。
【００２７】
磁気カードデータ抽出回路１３は、トラック毎に、第１のインバータ（ＮＯＴゲート）１３１と、第２のインバータ（ＮＯＴゲート）１３２と、ＯＲゲート１３３と、Ｄ型フリップフロップ（Ｄ−ＦＦ)１３４と、第１の選択回路１３６と、第２の選択回路１３７と、データレジスタ１３８とを有する。
【００２８】
第１のインバータ１３１は、データ信号を反転して、反転データ信号を出力する。第２のインバータ１３２は、クロック信号を反転して、反転クロック信号を出力する。ＯＲゲート１３３は、反転クロック信号とカード走行信号との論理和を取り、ＯＲ結果信号を出力する。
【００２９】
Ｄ型フリップフロップ１３４は、カード走行信号が供給されるクロック入力端子ＣＫと、制御部１４から／ライトイネーブルが供給されるクリア端子とを持つ。Ｄ型フリップフロップ１３４は、その非反転出力端子から保持した信号を出力する。この保持した信号は、第１および第２の選択回路１３６、１３７のコントロール端子に供給されている。第１および第２の選択回路１３６、１３７は、保持した信号に応答して、「０」側の入力信号と「１」側の入力信号の一方を選択して、それぞれ、第１および第２の選択した信号を出力する。
【００３０】
第１の選択回路１３６において、「０」側に反転データ信号が供給され、「１」側は接地されて、“Ｌ”レベルの信号が供給されている。したがって、第１の選択回路１３６は、保持した信号が“Ｈ”レベルのとき、“Ｌ”レベルの信号を第１の選択した信号として出力し、保持した信号が“Ｌ”レベルのとき、反転データ信号を第１の選択した信号として出力する。
【００３１】
第２の選択回路１３７において、「０」側にＯＲ結果信号が供給され、「１」側に制御部１４からのリードクロックが供給されている。したがって、第２の選択回路１３６は、保持した信号が“Ｈ”レベルのとき、リードクロックを第２の選択した信号として出力し、保持した信号が“Ｌ”レベルのとき、ＯＲ結果信号を第２の選択した信号として出力する。
【００３２】
データレジスタ１３８は、Ｄ型フリップフロップ（Ｄ−ＦＦ)１０２４個で構成された１０２４ビットメモリとなっている。第１の選択した信号は、第１段目のＤ型フリップフロップのデータ入力端子に供給されている。第ｉ段目のＤ型フリップフロップの出力信号は、第（ｉ＋１）段目のＤ型フリップフロップのデータ入力端子に供給されている。ここで、１≦ｉ≦１０２３である。第２の選択した信号は、１０２４個のＤ型フリップフロップのクロック入力端子に供給されている。したがって、データレジスタ１３８は、データ信号からの１ビットデータを保存し、保存したデータをレジスタにセットし、１ビット（１０２４ビットメモリ）のＦＩＦＯ（Ｆｉｒｓｔ-Ｉｎ  Ｆｉｒｓｔ-Ｏｕｔ）で制御部１４から読み出せるようになっている。
【００３３】
すなわち、磁気カードデータ抽出回路１３は、トラック毎に、トラック毎の個別カード走行信号（後述する）に基づいて、トラック毎のクロック信号（第１乃至第３のクロック信号）に同期して、それぞれ、トラック毎のデータ信号（第１乃至第３のデータ信号）を保持するデータレジスタ（第１乃至第３のデータレジスタ）１３８を含む。
【００３４】
このような構成の磁気カードデータ抽出回路１３によれば、Ｄ型フリップフロップ１３４の出力（保持した信号）が“Ｌ”レベルのとき、データレジスタ１３８は、クロック信号に同期して、データ信号を保持（ホールド）する。一方、Ｄ型フリップフロップ１３４の出力（保持した信号）が“Ｈ”レベルのとき、データレジスタ１３８は、制御部１４から供給されるリードクロックに同期して、保持したデータ信号を出力する。
【００３５】
復調回路１２から出力される信号の波形は図３の通りであり、以下、各信号について説明する。図３において、（ａ）は共通カード走行信号を示し、（ｂ）はデータ信号を示し、（ｃ）はクロック信号を示す。なお、図３の波形は、共通カード走行信号の長さ、データ信号の数、及びクロック信号の数が、実際の磁気カードから得られる信号とは異なる。また、データ信号とクロック信号は、１トラック分のみを示している。
【００３６】
図３（ａ）に示される共通カード走行信号は、磁気カードの走行状態を示す信号である。共通カード走行信号は、各トラックのプリアンブルデータ、カードデータ、ポストアンブルデータから生成される。共通カード走行信号は、カード走行時は“Ｌ”レベルを出力し、それ以外の待機時は“Ｈ”レベルにセットされる。
【００３７】
図３（ｂ）に示されるデータ信号は、磁気カードの磁気ストライプ上に存在する各トラックから読み取ったカード情報（カードデータ）である。このデータ信号は、カード情報を２値化（０，１）して出力したものである。
【００３８】
図３（ｃ）に示されるクロック信号は、各トラックのクロックデータから読み取った信号である。このクロック信号が立ち下がったタイミングで、データ信号の値を取り出す。すなわち、クロック信号の立下りで、１ビット分のデータがデータレジスタ１３８のＤ型フリップフロップにホールドされる。したがって、データレジスタ１３８には、全部で１０２４ビット分のデータ信号がホールドされる。
【００３９】
図１に戻って、制御部１４は、磁気カードリーダ１０全体の制御を担い、磁気カードから読み取ったカード情報（カードデータ）を解析処理し、結果を上位装置１６に送信する。
【００４０】
カード走行信号生成回路１５は、復調回路１２から出力される共通カード走行信号と、トラック毎のクロック信号を用いて、トラック毎に個別カード走行信号を生成する。具体的には、カード走行信号生成回路１５は、共通カード走行信号と各トラックのクロック信号（第1乃至第３のクロック信号）とを用いて、第一トラック専用の第１の個別カード走行信号、第二トラック専用の第２の個別カード走行信号、第三トラック専用の第３の個別カード走行信号を生成する。
【００４１】
上位装置１６は、磁気カードリーダ１０と接続される決済端末やＰＯＳ装置等の上位装置である。
【００４２】
図４は、図１に示した復調回路１２、カード走行信号生成回路１５、及び磁気カードデータ抽出回路１３の結線を示したブロック図である。図４において、信号名のＣＬＳ＊はカード走行信号、ＲＤＤ＊はデータ信号、ＲＣＰ＊はクロック信号を示す。また、＊の数字はトラック番号を示す。
【００４３】
図５は、カード走行信号生成回路１５の具体的な回路を示したブロック図である。
【００４４】
図示のカード走行信号生成回路１５は、ＮＯＴ回路５１と、第１乃至第３のＤ型フリップフロップ５２、５３、５４とから構成されている。ＮＯＴ回路５１は、第１乃至第４のインバータ５１−１、５１−２、５１−３、および５１−４から構成されている。
【００４５】
第１のインバータ５１−１は、共通カード走行信号ＣＬＳを反転して、反転共通カード走行信号／ＣＬＳを出力する。第２のインバータ５１−２は、第一トラック専用の第１のクロック信号ＲＣＰ１を反転して、第１の反転クロック信号／ＲＣＰ１を出力する。第３のインバータ５１−３は、第二トラック専用の第２のクロック信号ＲＣＰ２を反転して、第２の反転クロック信号／ＲＣＰ２を出力する。第４のインバータ５１−４は、第三トラック専用の第３のクロック信号ＲＣＰ３を反転して、第３の反転クロック信号／ＲＣＰ３を出力する。
【００４６】
反転共通カード走行信号／ＣＬＳは、第１乃至第３のＤ型フリップフロップ５２〜５４のデータ入力端子Ｄおよびクリア端子ＣＬＲに供給されている。第１乃至第３の反転クロック信号／ＲＣＰ１、／ＲＣＰ２、および／ＲＣＰ３は、それぞれ、第１乃至第３のＤ型フリップフロップ５２、５３、および５４のクロック入力端子ＣＫに供給されている。
【００４７】
第１のＤ型フリップフロップ５２は、第１の反転クロック信号／ＲＣＰ１に応答して、反転共通カード走行信号／ＣＬＳを保持し、保持した信号をその反転出力端子／Ｑから第一トラック専用の第１の個別カード走行信号ＣＬＳ１として出力する。
【００４８】
第２のＤ型フリップフロップ５３は、第２の反転クロック信号／ＲＣＰ２に応答して、反転共通カード走行信号／ＣＬＳを保持し、保持した信号をその反転出力端子／Ｑから第二トラック専用の第２の個別カード走行信号ＣＬＳ２として出力する。
【００４９】
第３のＤ型フリップフロップ５４は、第３の反転クロック信号／ＲＣＰ３に応答して、反転共通カード走行信号／ＣＬＳを保持し、保持した信号をその反転出力端子／Ｑから第三トラック専用の第３の個別カード走行信号ＣＬＳ３として出力する。
【００５０】
このように、カード走行信号生成回路１５は、共通カード走行信号ＣＬＳとトラック毎のクロック信号（第１乃至第３のクロック信号）ＲＣＰ１、ＲＣＰ２、ＲＣＰ３とから、磁気ストライプ上に存在するトラック毎の個別カード走行信号（第１乃至第３の個別カード走行信号）ＣＬＳ１、ＣＬＳ２、ＣＬＳ３を生成する回路である。
【００５１】
次に、本実施例の動作について説明する。 
図６は、磁気ストライプ上に３つのトラックが有る磁気カード（クレジットカード）を読み取った場合の信号波形図である。なお、図６の波形は、カード走行信号の長さ、及びクロック信号の数が、実際の磁気カードから得られる信号とは異なる。
【００５２】
図６において、（ａ）は共通カード走行信号ＣＬＳの波形を示し、（ｂ）は反転共通カード走行信号／ＣＬＳの波形を示し、（ｃ）は第１のクロック信号ＲＣＰ１の波形を示し、（ｄ）は第１の反転クロック信号／ＲＣＰ１の波形を示し、（ｅ）は第１の個別カード走行信号ＣＬＳ１の波形を示し、（ｆ）は第２のクロック信号ＲＣＰ２の波形を示し、（ｇ）は第２の反転クロック信号／ＲＣＰ２の波形を示し、（ｈ）は第２の個別カード走行信号ＣＬＳ２の波形を示し、（ｉ）は第３のクロック信号ＲＣＰ３の波形を示し、（ｊ）は第３の反転クロック信号／ＲＣＰ３の波形を示し、（ｋ）は第３の個別カード走行信号ＣＬＳ３の波形を示す。
【００５３】
第一〜第三トラックすべてにおいて基本的な動作は同じであるので、ここでは代表例として、第一トラックにおける動作について説明する。
【００５４】
磁気ヘッド１１に磁気カードを通すと、カード走行開始と同時に、図６の時点ｔ１で、共通カード走行信号ＣＬＳが“Ｈ”レベルから“Ｌ”レベルに立ち下がる。その結果、第１のＤ型フリップフロップ５２のデータ入力端子Ｄ及びクリア端子ＣＬＲへの入力が共に“Ｈ”レベルとなる為、第１のＤ型フリップフロップ５２のリセットが解除され、クロックの入力待ちの状態となる。
【００５５】
この時点ｔ１では未だ、第１のＤ型フリップフロップ５２のクロック入力端子ＣＫへのエッジの入力が無いので、第１のＤ型フリップフロップ５２の反転出力端子／Ｑからはリセット期間中と同じ“Ｈ”レベルが出力されている。
【００５６】
その後、図６の時点ｔ２で、第１のクロック信号ＲＣＰ１が立ち下がると同時に、第１のＤ型フリップフロップ５２のクロック入力端子ＣＫに、第１の反転クロック信号／ＲＣＰ１の立ち上がりエッジが入力される為、第１のＤ型フリップフロップ５２の反転出力端子／Ｑの出力が“Ｈ”レベルから“Ｌ”レベルに変化する。すなわち、第１のＤ型フリップフロップ５２は、時点ｔ２以降、“Ｌ”レベルの第１の個別カード走行信号ＣＬＳ１を出力する（図６（ｅ）参照）。
【００５７】
磁気ヘッド１１に通していた磁気カードの走行が終了すると同時に、図６の時点ｔ３で、共通カード走行信号ＣＬＳが立ち上がる。その結果、第１のＤ型フリップフロップ５２のデータ入力端子Ｄ及びクリア入力端子ＣＬＲへの入力が共に“Ｌ”レベルとなる為、第１のＤ型フリップフロップ５２はリセットされる。このリセットに伴い、第１のＤ型フリップフロップ５２の反転出力端子／Ｑの出力は“Ｌ”レベルから“Ｈ”レベルに変化する。すなわち、第１のＤ型フリップフロップ５２は、時点ｔ３で、“Ｈ”レベルの第１の個別カード走行信号ＣＬＳ１を出力する。
【００５８】
その後、再び共通カード走行信号ＣＬＳが立ち下がるまでの間、第１のＤ型フリップフロップ５２はリセット期間となり、第１のＤ型フリップフロップ５２の反転出力端子／Ｑからは“Ｈ”レベルが出力され続ける。
【００５９】
以上の動作によって、第一トラック単独の第１の個別カード走行信号ＣＬＳ１の生成を実現する。
【００６０】
制御部１４は、磁気カードデータ抽出回路１３に入力された各トラックの個別カード走行信号（第１乃至第３の個別カード走行信号）ＣＬＳ１、ＣＬＳ２、ＣＬＳ３を監視しており、「カード走行信号有り」と判断したトラックのデータ信号の解析処理を行う。各トラックの個別カード走行信号（第１乃至第３の個別カード走行信号）ＣＬＳ１、ＣＬＳ２、ＣＬＳ３は、磁気カードデータ抽出回路１３に入力され、制御部１４に接続されている磁気カードデータ抽出回路１３の端子にも出力されている。
【００６１】
制御部１４は、個別カード走行信号が“Ｌ”レベルとなり、所定の時間（例えば読み取りが行える最速のスピードで磁気カードが走査された際に、個別カード走行信号が出力される時間程度以上）これが維持され、その後、個別カード走行信号が“Ｈ”となった場合、「カード走行信号有り」と判断する。
【００６２】
このように、制御部１４は、個別カード走行信号の有無によって、磁気カードの磁気ストライプ上のトラックの有無を判断して、磁気ストライプ上に有ると判断したトラックについてのみデータ信号の解析処理を行うデータ解析処理部として働く。
【００６３】
上述したように、図６は、磁気ストライプ上に３つのトラックが有る磁気カード（クレジットカード）を読み取った場合の信号波形図である。
【００６４】
これに対して、図７は、磁気ストライプ上にＪＩＳIIトラックのみを有する磁気カード（デビットカード）を読み取った場合の信号波形図である。なお、図７の波形は、カード走行信号の長さ、及びクロック信号の数が、実際の磁気カードから得られる信号とは異なる。
【００６５】
図７において、（ａ）は共通カード走行信号ＣＬＳの波形を示し、（ｂ）は反転共通カード走行信号／ＣＬＳの波形を示し、（ｃ）は第１のクロック信号ＲＣＰ１の波形を示し、（ｄ）は第１の反転クロック信号／ＲＣＰ１の波形を示し、（ｅ）は第１の個別カード走行信号ＣＬＳ１の波形を示し、（ｆ）は第２のクロック信号ＲＣＰ２の波形を示し、（ｇ）は第２の反転クロック信号／ＲＣＰ２の波形を示し、（ｈ）は第２の個別カード走行信号ＣＬＳ２の波形を示し、（ｉ）は第３のクロック信号ＲＣＰ３の波形を示し、（ｊ）は第３の反転クロック信号／ＲＣＰ３の波形を示し、（ｋ）は第３の個別カード走行信号ＣＬＳ３の波形を示す。
【００６６】
図７（ｉ）に示される、第三トラックであるＪＩＳIIトラックからは第３のクロック信号ＲＣＰ３が出力されるので、第三トラックについては、図７（ｋ）に示されるように、第３の個別カード走行信号ＣＬＳ３が生成される。しかしながら、図７（ｃ）および（ｆ）に示されるように、第一および第二のトラックからは第１および第２のクロック信号ＲＣＰ１、ＲＣＰ２が出力されないので、第一および第二トラックについては、図７（ｅ）および（ｈ）に示されるように、第１および第２の個別カード走行信号ＣＬＳ１、ＣＬＳ２は生成されない。
【００６７】
尚、磁気ストライプ上にＩＳＯ２トラックのみを有する磁気カード（特定のクレジットカード）を読み取った場合の信号波形は、図７と同様なので、その図示については省略する。
【００６８】
図６に示されるように、磁気ストライプ上に３つのトラックが有る磁気カード（クレジットカード）を読み取った場合、カード走行信号生成回路１５は、第１乃至第３の個別カード走行信号ＣＬＳ１、ＣＬＳ２、ＣＬＳ３を生成する。したがって、制御部（データ解析処理部）１４は、読み取った磁気カードの磁気ストライブ上に第一〜第三トラックが有ると判断し、全ての第一〜第三トラックの第１乃至第３のデータ信号の解析処理を行う。この場合、制御部（データ解析処理部）１４は、トラック有りと判断した磁気カードデータ抽出回路１３の第１乃至第３のデータレジスタ１３８にリードクロックを送出して、第１乃至第３のデータレジスタ１３８に保持されたデータ信号を読出し、その読み出したデータ信号の解析処理を行う。
【００６９】
これに対して、図７に示されるように、磁気ストライプ上にＪＩＳIIトラックのみを有する磁気カード（デビットカード）を読み取った場合、カード走行信号生成回路１５は、第３の個別カード走行信号ＣＬＳ３のみを生成する。したがって、制御部（データ解析処理部）１４は、読み取った磁気カードの磁気ストライブ上に第三トラックのみが有ると判断し、第三トラックの第３のデータ信号のみの解析処理を行う。この場合、制御部（データ解析処理部）１４は、トラック有りと判断した磁気カードデータ抽出回路１３の第３のデータレジスタ１３８にのみリードクロックを送出して、第３のデータレジスタ１３８に保持されたデータ信号を読出し、その読み出したデータ信号の解析処理を行う。
【００７０】
次に、図８を参照して、制御部（データ解析処理部）１４の動作について説明する。
【００７１】
制御部１４は、各トラックの個別カード走行信号（第１乃至第３の個別カード走行信号）ＣＬＳ１、ＣＬＳ２、ＣＬＳ３を監視し、“Ｌ”レベルとなった端子が有るか否かを判断する（ＳＴＥＰ１）。“Ｌ”レベルとなった端子が有る場合（ＳＴＥＰ１のＹ）、制御部１４は、各端子のレベルを記憶する（ＳＴＥＰ２）。
【００７２】
“Ｌ”レベルとなった端子が“Ｈ”レベルとなっていない場合（ＳＴＥＰ３のＮ）、制御部１４は、ＳＴＥＰ２に戻る。
【００７３】
“Ｌ”レベルとなった端子が“Ｈ”レベルとなった場合（ＳＴＥＰ３のＹ）、制御部１４は、その際のレベルを記憶後、記憶されている各端子のレベルから、各トラックの個別カード走行信号の有無を判断する（ＳＴＥＰ４）。詳述すると、制御部１４は、個別カード走行信号が“Ｌ”レベルとなり、所定の時間（例えば読み取りが行える最速のスピードでカードが走査された際に、個別カード走行信号が出力される時間程度以上）これが維持され、その後“Ｈ”レベルとなった場合、「カード走行信号有り」と判断する。
【００７４】
「カード走行信号有り」のトラックがあった場合（ＳＴＥＰ５のＹ）、制御部１４は、「カード走行信号有り」のトラックのカードデータを解析し（ＳＴＥＰ６）、上位装置１６へ結果を送信する（ＳＴＥＰ７）。尚、「カード走行信号有り」のトラックが複数あった場合は、制御部１４は、それら複数のトラックのカードデータを解析して、上位装置１６へ結果を送信する。
【００７５】
「カード走行信号有り」のトラックがなかった場合（ＳＴＥＰ５のＮ）、制御部１は、読み取れなかった旨を上位装置１６へ送信する。
【００７６】
尚、磁気カードの走査が速過ぎた場合や走査途中で磁気カードが搬送路から外れてしまった場合等も、制御部１４は、「カード走行信号有り」のトラックがなかったと判断する。
【００７７】
次に、本第１の実施例の効果について説明する。
【００７８】
第１の実施例では、生成された各トラック専用の個別カード走行信号（第１乃至第３の個別カード走行信号）ＣＬＳ１、ＣＬＳ２、ＣＬＳ３にて、磁気カードの磁気ストライプ上のトラックの有無の判断を行う事ができる為、磁気ストライプに存在するトラックに限定したカードデータの解析処理を行う事が可能になる。磁気ストライプに存在しないカードデータの解析処理が無くなる為、制御部１４においてソフトウェアにおける無駄な処理を削減する事が可能である。
【００７９】
従って、本第１の実施例による磁気カードリーダ１０によれば、トラック数に応じた適正な時間で、カードデータの解析処理を行うことができる。
【００８０】
なお、上記第１の実施例では、磁気ヘッド１１で、磁気カードの磁気ストライプ上に存在する３つのトラックから磁気データを読み出し、１つの復調回路１２から、全トラック共通の１つの共通カード走行信号と各トラックのクロック信号（第１乃至第３のクロック信号）とデータ信号（第１乃至第３のデータ信号）とを出力する場合について記述した。しかしながら、本発明は、磁気ヘッド１１で、磁気カードの磁気ストライプ上に存在する２つのトラックから磁気データを読み出し、１つの復調回路１２から、全トラック共通の１つの共通カード走行信号と各トラックのクロック信号（第１及び第２のクロック信号）とデータ信号（第１及び第２のデータ信号）とを出力する場合についても同様に実施可能である。
【実施例２】
【００８１】
図９は、本発明の第２の実施例に係る磁気カードリーダ１０Ａの構成を示すブロック図である。図示の磁気カードリーダ１０Ａは、カード走行信号生成回路の構成が後述するように変更されている点を除いて、図１に示した磁気カードリーダ１０と同様の構成を有し、動作をする。したがって、カード走行信号生成回路に１５Ａの参照符号を付してある。以下では、第１の実施例に係る磁気カードリーダ１０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のための相違点についてのみ説明する。
【００８２】
図示の磁気カードリーダ１０Ａは、磁気ストライプ上に１個から３個のトラックを有した磁気カード（図示せず）からの磁気データの読み取りに対応した磁気カードリーダである。
【００８３】
第２の実施例では、全トラックのカード走行信号を別々に独立させるだけではなく、一部のカード走行信号同士を共通の信号として出力させている。ここでは、第一トラックと第二トラックの個別カード走行信号を共通の信号とし、第三トラックの個別カード走行信号のみを独立の信号とする場合の例を示している。
【００８４】
図１０は、図９に示した復調回路１２、カード走行信号生成回路１５Ａ、及び磁気カードデータ抽出回路１３の結線を示したブロック図である。
【００８５】
図１１は、カード走行信号生成回路１５Ａの具体的な回路を示したブロック図である。
【００８６】
図示のカード走行信号生成回路１５Ａは、ＮＯＴ回路８１と、ＯＲゲート８２と、第１および第２のＤ型フリップフロップ８３及び８４とから構成されている。ＮＯＴ回路８１は、第１乃至第４のインバータ８１−１、８１−２、８１−３、および８１−４から構成されている。
【００８７】
第１のインバータ８１−１は、共通カード走行信号ＣＬＳを反転して、反転共通カード走行信号／ＣＬＳを出力する。第２のインバータ８１−２は、第一トラック専用の第１のクロック信号ＲＣＰ１を反転して、第１の反転クロック信号／ＲＣＰ１を出力する。第３のインバータ８１−３は、第二トラック専用の第２のクロック信号ＲＣＰ２を反転して、第２の反転クロック信号／ＲＣＰ２を出力する。第４のインバータ８１−４は、第三トラック専用の第３のクロック信号ＲＣＰ３を反転して、第３の反転クロック信号／ＲＣＰ３を出力する。
【００８８】
ＯＲゲート８２は、第１の反転クロック信号／ＲＣＰ１と第２の反転クロック信号／ＲＣＰ２との論理和を取り、論理和反転クロック信号／ＲＣＰ１，２を出力する。
【００８９】
反転共通カード走行信号／ＣＬＳは、第１および第２のＤ型フリップフロップ８３、８４のデータ入力端子Ｄおよびクリア端子ＣＬＲに供給されている。第３の反転クロック信号／ＲＣＰ３は、第１のＤ型フリップフロップ８３のクロック入力端子ＣＫに供給されている。論理和反転クロック信号／ＲＣＰ１，２は、第２のＤ型フリップフロップ８４のクロック入力端子ＣＫに供給されている。
【００９０】
第１のＤ型フリップフロップ８３は、第３の反転クロック信号／ＲＣＰ３に応答して、反転共通カード走行信号／ＣＬＳを保持し、保持した信号をその反転出力端子／Ｑから第三トラック専用の第３の個別カード走行信号ＣＬＳ３として出力する。
【００９１】
第２のＤ型フリップフロップ８４は、論理和反転クロック信号／ＲＣＰ１，２に応答して、反転共通カード走行信号／ＣＬＳを保持し、保持した信号をその反転出力端子／Ｑから第一および第二トラック共通の合成カード走行信号ＣＬＳ１，２として出力する。
【００９２】
このように、カード走行信号生成回路１５Ａは、共通カード走行信号ＣＬＳと第１乃至第３のクロック信号ＲＣＰ１〜ＲＣＰ３の１つの特定のトラックのクロック信号（本例では、第３のクロック信号ＲＣＰ３）とから、磁気ストライプ上に存在する特定のトラックの個別カード走行信号（本例では、第３の個別カード走行信号ＣＬＳ３）を生成すると共に、共通カード走行信号ＣＬＳと第１乃至第３のクロック信号ＲＣＰ１〜ＲＣＰ３の残りの２つのトラックのクロック信号（本例では、第１及び第２のクロック信号ＲＣＰ１，ＲＣＰ２）とから、磁気ストライプ上に存在する残りの２つのトラックのカード走行信号の論理和をとった合成カード走行信号ＣＬＳ１，２を生成する。
【００９３】
制御部１４は、個別カード走行信号ＣＬＳ３および合成カード走行信号ＣＬＳ１，２の有無によって、読み込んだ磁気カードの磁気ストライプ上のトラックの有無を判断して、磁気ストライプ上に有ると判断したトラックについてのみデータ信号の解析処理を行うデータ解析処理部として働く。
【００９４】
また、磁気カードデータ抽出回路１３は、トラック毎に、個別カード走行信号ＣＬＳ３および合成カード走行信号ＣＬＳ１，２に基づいて、第１乃至第３のクロック信号ＲＣＰ１〜ＲＣＰ３に同期して、それぞれ、第１乃至第３のデータ信号ＲＤＤ１〜ＲＤＤ３を保持する第１乃至第３のデータレジスタ１３８（図２参照）を含む。
【００９５】
そして、制御部（データ解析処理部）１４は、トラック有りと判断した磁気カードデータ抽出回路１３の第１乃至第３のデータレジスタ１３８のいずれかに対してリードクロックを送出して、当該データレジスタに保持されたデータ信号を読出し、その読み出したデータ信号の解析処理を行う。
【００９６】
図１２は、磁気ストライプ上に３つのトラックが有る磁気カード（クレジットカード）を読み取った場合の信号波形図である。なお、図１２の波形は、カード走行信号の長さ、及びクロック信号の数が、実際の磁気カードから得られる信号とは異なる。
【００９７】
図１２において、（ａ）は共通カード走行信号ＣＬＳの波形を示し、（ｂ）は反転共通カード走行信号／ＣＬＳの波形を示し、（ｃ）は第３のクロック信号ＲＣＰ３の波形を示し、（ｄ）は第３の反転クロック信号／ＲＣＰ３の波形を示し、（ｅ）は第３の個別カード走行信号ＣＬＳ３の波形を示し、（ｆ）は第１のクロック信号ＲＣＰ１と第２のクロック信号ＲＣＰ２との論理和を取った論理和クロック信号ＲＣＰ１，２の波形を示し、（ｇ）は論理和反転クロック信号／ＲＣＰ１，２の波形を示し、（ｈ）は合成カード走行信号ＣＬＳ１，２の波形を示す。
【００９８】
まず初めにトラック単独の個別カード走行信号を持つ第三トラックにおける動作について説明する。
【００９９】
磁気ヘッド１１に磁気カードを通すと、カード走行開始と同時に、図１２の時点ｔ１で、共通カード走行信号ＣＬＳが“Ｈ”レベルから“Ｌ”レベルに立ち下がる。その結果、第１のＤ型フリップフロップ８３のデータ入力端子Ｄ及びクリア端子ＣＬＲへの入力が共に“Ｈ”レベルとなる為、第１のＤ型フリップフロップ８３のリセットが解除され、クロックの入力待ちとなる。
【０１００】
この時点ｔ１では、未だ第１のＤ型フリップフロップ８３のクロック入力端子ＣＫへの入力がないので、第１のＤ型フリップフロップ８３の反転出力端子／Ｑからはリセット期間中と同じ“Ｈ”レベルが出力されている。その後、図９の時点ｔ３で、第３のクロック信号ＲＣＰ３が立ち下がると共に第１のＤ型フリップフロップ８３のクロック入力端子ＣＫに、第３の反転クロック信号／ＲＣＰ３の立ち上がりエッジが入力される為、第１のＤ型フリップフロップ８３の反転出力端子／Ｑ端子の出力が“Ｈ”レベルから“Ｌ”レベルに変化する。すなわち、第１のＤ型フリップフロップ８３は、時点ｔ３以降、“Ｌ”レベルの第３の個別カード走行信号ＣＬＳ３を出力する（図１２（ｅ）参照）。
【０１０１】
磁気ヘッド１１に通していた磁気カードの走行が終了すると共に、図９の時点ｔ４で、共通カード走行信号ＣＬＳが立ち上がる。その結果、第１のＤ型フリップフロップ８３のデータ入力端子Ｄ及びクリア端子ＣＬＲへの入力が共に“Ｌ”レベルとなる為、第１のＤ型フリップフロップ８３はリセットされる。このリセットに伴い、第１のＤ型フリップフロップ８３の反転出力端子／Ｑの出力は“Ｌ”レベルから“Ｈ”レベルに変化する。すなわち、第１のＤ型フリップフロップ８３は、時点ｔ４で、“Ｈ”レベルの第３の個別カード走行信号ＣＬＳ３を出力する。
【０１０２】
その後、再び共通カード走行信号ＣＬＳが立ち下がるまでの間、第１のＤ型フリップフロップ８３はリセット期間となり、第１のＤ型フリップフロップ８３の反転出力端子／Ｑからは“Ｈ”レベルが出力され続ける。
【０１０３】
以上の動作によって、第三トラック単独の個別カード走行信号ＣＬＳ３の生成を実現している。
【０１０４】
次に、第一トラックと第二トラックにおける動作について説明する。
【０１０５】
磁気ヘッド１１に磁気カードを通すと、図９の時点ｔ１で、共通カード走行信号ＣＬＳが“Ｈ”レベルから“Ｌ”レベルに立ち下がる。その結果、第２のＤ型フロップフロップ８４のデータ入力端子Ｄ及びクリア端子ＣＬＲへの入力が共に“Ｈ”レベルとなる為、第２のＤ型フリップフロップ８４のリセットが解除され、クロックの入力待ちとなる。
【０１０６】
この時点ｔ１では、未だ第２のＤ型フリップフロップ８４のクロック入力端子ＣＫへの入力がないので、第２のＤ型フリップフロップ８４の反転出力端子／Ｑからはリセット期間中と同じ“Ｈ”レベルが出力されている。その後、図９の時点ｔ２で、第１のクロック信号ＲＣＰ１もしくは第２のクロック信号ＲＣＰ２が立ち上がると共に第２のＤ型フリップフロップ８４のクロック入力端子ＣＫに、論理和反転クロック信号／ＲＣＰ１，２の立ち上がりエッジが入力される為、第２のＤ型フリップフロップ８４の反転出力端子／Ｑの出力が“Ｈ”レベルから“Ｌ”レベルに変化する。すなわち、第２のＤ型フリップフロップ８４は、時点ｔ２以降、“Ｌ”レベルの合成カード走行信号ＣＬＳ１，２を出力する（図１２（ｈ）参照）。
【０１０７】
磁気ヘッド１１に通していた磁気カードの走行が終了すると共に、図９の時点ｔ４で、共通カード走行信号ＣＬＳが立ち上がる。その結果、第２のＤ型フリップフロップ８４のデータ入力端子Ｄ及びクリア端子ＣＬＲへの入力が共に“Ｌ”レベルとなる為、第２のＤ型フリップフロップ８４はリセットされる。このリセットに伴い、第２のＤ型フリップフロップ８４の反転出力端子／Ｑの出力は“Ｌ”レベルから“Ｈ”レベルに変化する。すなわち、第２のＤ型フリップフロップ８４は、時点ｔ４で、“Ｈ”レベルの合成カード走行信号ＣＬＳ１，２を出力する。
【０１０８】
その後、再び共通カード走行信号ＣＬＳが立ち下がるまでの間、第２のＤ型フリップフロップ８４はリセット期間となり、第２のＤ型フリップフロップ８４の反転出力端子／Ｑからは“Ｈ”レベルが出力され続ける。
【０１０９】
以上の動作によって、第一トラックと第二トラック共通の合成カード走行信号ＣＬＳ１，２の生成を実現している。
【０１１０】
次に、本第２の実施例の効果について説明する。
【０１１１】
第２の実施例では、生成されたトラック専用の個別カード走行信号ＣＬＳ３と合成カード走行信号ＣＬＳ１，２にて、磁気カードの磁気ストライプ上のトラックの有無の判断を行う事ができる為、磁気ストライプに存在するトラックに限定したカードデータの解析処理を行う事が可能になる。磁気ストライプに存在しないカードデータの解析処理が無くなる為、制御部１４においてソフトウェアにおける無駄な処理を削減する事が可能である。
【０１１２】
従って、本第２の実施例による磁気カードリーダ１０Ａによれば、トラック数に応じた適正な時間で、カードデータの解析処理を行うことができる。
【０１１３】
なお、上記第２の実施例では、第一トラックと第二トラックのカード走行信号を共通の合成カード走行信号ＣＬＳ１，２とし、第三トラックのカード走行信号を個別カード走行信号ＣＬＳ３とする場合について記述した。しかしながら、本発明は、第一トラックと第三トラックのカード走行信号を共通の合成カード走行信号ＣＬＳ１，３とし、第二トラックのカード走行信号を個別カード走行信号ＣＬＳ２とする場合や、第二トラックと第三トラックのカード走行信号を共通の合成カード走行信号ＣＬＳ２，３とし、第一トラックのカード走行信号を個別カード走行信号ＣＬＳ１とする場合でも、同様に実施可能である。
【０１１４】
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細は、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【０１１５】
１０、１０Ａ    磁気カードリーダ
１１    磁気ヘッド
１２    復調回路
１３    磁気カードデータ抽出回路
１３１、１３２    インバータ（ＮＯＴゲート）
１３３    ＯＲゲート
１３４    Ｄ型フリップフロップ
１３６、１３７    選択回路
１３８    データレジスタ
１４    制御部（データ解析処理部）
１５、１５Ａ    カード走行信号生成回路
１６    上位装置
５１    ＮＯＴ回路
５１−１、５１−２、５１−３、５１−４    インバータ
５２、５３、５４    Ｄ型フリップフロップ
８１    ＮＯＴ回路
８１−１、８１−２、８１−３、８１−４    インバータ
８２    ＯＲゲート
８３、８４    Ｄ型フリップフロップ
ＣＬＳ    共通カード走行信号
／ＣＬＳ    反転共通カード信号
ＲＣＰ１、ＲＣＰ２、ＲＣＰ３    クロック信号
／ＲＣＰ１、／ＲＣＰ２、／ＲＣＰ３    反転クロック信号
ＣＬＳ１、ＣＬＳ２、ＣＬＳ３    個別カード走行信号
ＣＬＳ１，２    合成カード走行信号
【図１】
0005435672.tif 000002
【図２】
0005435672.tif 000003
【図３】
0005435672.tif 000004
【図４】
0005435672.tif 000005
【図５】
0005435672.tif 000006
【図６】
0005435672.tif 000007
【図７】
0005435672.tif 000008
【図８】
0005435672.tif 000009
【図９】
0005435672.tif 000010
【図１０】
0005435672.tif 000011
【図１１】
0005435672.tif 000012
【図１２】
0005435672.tif 000013