(57)【特許請求の範囲】
【請求項１】
伝送路を介して入力された入力信号を量子化してデジタル信号を生成する量子化部と、
前記入力信号に含まれる第１の周波数成分を強調した信号を生成する入力イコライザ部と、
前記入力イコライザ部によって生成された信号の振幅が第１の閾値を下回ったときに、前記入力信号の喪失を検出する喪失検出部と、
前記入力信号として第１の周波数成分の信号を入力して前記量子化部で得られるデジタル信号を用いて認識した前記入力信号の第１の振幅値と、前記入力信号として第２の周波数成分の信号を入力して前記量子化部で得られるデジタル信号を用いて認識した前記入力信号の第２の振幅値とに基づいて、前記入力信号における第１の周波数成分の信号の入力時の前記入力イコライザ部による増幅量を設定する増幅制御部と、
を備えたことを特徴とする受信装置。
【請求項２】
入力される信号を量子化してデジタル信号を生成する量子化部と、
伝送路を介して入力された入力信号に含まれる第１の周波数成分を強調した信号を生成し、前記量子化部に入力する入力イコライザ部と、
前記入力イコライザ部によって生成された信号の振幅が第１の閾値を下回ったときに、前記入力信号の喪失を検出する喪失検出部と、
前記入力信号として適応等化機能の調整のための第１の周波数成分の信号を入力して前記量子化部で得られるデジタル信号を用いて求めた適応等化処理用係数に基づいて、前記入力信号における第１の周波数成分の信号の入力時の前記入力イコライザ部による増幅量を設定する増幅制御部と、
前記喪失検出部において前記信号の振幅との比較に用いられる前記閾値を調整する閾値調整部と、
を備えたことを特徴とする受信装置。
【請求項３】
入力される信号を量子化してデジタル信号を生成する量子化部と、
伝送路を介して入力された入力信号の振幅が第２の閾値を下回ったときに、前記入力信号の第２の周波数成分の喪失を検出する第２の喪失検出部と、
前記入力信号に含まれる第１の周波数成分を強調した信号を生成し、前記量子化部に入力する入力イコライザ部と、
前記入力イコライザ部によって生成された信号の振幅が第１の閾値を下回ったときに、前記入力信号の第１の周波数成分の喪失を検出する第１の喪失検出部と、
前記入力信号として適応等化機能の調整のための第１の周波数成分の信号を入力して前記量子化部で得られるデジタル信号を用いて求めた適応等化処理用係数に基づいて、前記入力信号における第１の周波数成分の信号の入力時の前記入力イコライザ部による増幅量を設定する増幅制御部と、
前記第２の喪失検出部と前記第１の喪失検出部との出力に基づいて、前記入力信号が喪失したことを示す喪失検出信号を生成する信号生成部と、
を備えたことを特徴とする受信装置。
【請求項４】
請求項１に記載の受信装置において、
前記増幅制御部は、
通信開始時に前記伝送路を介して到達したテストパターンに含まれる第２の周波数成分の信号と第１の周波数成分の信号とについて前記量子化部で生成されたデジタル信号を用いて認識した振幅値に基づいて、前記伝送路における伝送損失を推定する損失推定部と、
前記損失推定部によって推定された伝送損失を補償するように、第１の周波数成分の信号の入力時の前記入力イコライザ部による増幅量を求める増幅量算出部と、
を備えたことを特徴とする受信装置。
【請求項５】
請求項４に記載の受信装置において、
前記損失推定部は、
前記テストパターンに含まれる第２の周波数成分の信号が入力される区間と第１の周波数成分の信号が入力される区間とを判別する信号判別部と、
前記信号判別部によって判別された各区間に対応する前記量子化部の出力信号に基づいて、前記テストパターンに含まれる前記第２の周波数成分の信号および前記第１の周波数成分の信号それぞれの振幅値を検出する振幅検出部と、
前記第２の周波数成分の信号の振幅値と前記第１の周波数成分の信号の振幅値とに基づいて、第１の周波数成分について伝送損失を算出する損失算出部と、
を備えたことを特徴とする受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路チップ内やチップ間などの高速インタフェースに備えられる受信装置に関する。
【背景技術】
【０００２】
集積回路チップ内やボード内のチップ間および異なるボードに搭載されたチップ間を接続するための高速インタフェースの規格として、様々な高速インタフェースが普及している。このような高速インタフェースの例としては、Serial−ATA(Advanced Technology Attachment)、PCI(Peripheral Component Interconnect)‐Express、USB3.0および10Gbit−Ethernet(登録商標)などが挙げられる。
【０００３】
上述したような高速インタフェースに備えられる受信装置には、受信信号がないときに自動的に受信装置内の信号処理回路を省電力モードに切り換える機能が設けられる。このようなハードウェアによる省電力制御機能は、例えば、信号喪失検出装置により、受信信号の停止を検出し、これに応じて、電源制御部が信号処理回路への電力供給を制御することによって実現される(特許文献１参照)。
【０００４】
この信号喪失検出装置は、例えば、伝送路を介して入力される信号の振幅が所定の閾値を下回ったときに、入力信号がなくなった旨を示す信号喪失検出信号を生成し、その旨を電源制御部に通知する構成を備える。
【０００５】
上述したPCI-ExpressやUSB3.0などの高速インタフェースの各規格では、伝送される信号の振幅の範囲が規定されている。そして、この伝送信号の振幅の範囲についての規格に基づいて、上述した信号喪失検出装置で受信信号が停止したか否かを判定するために用いる閾値がそれぞれ設定される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１７６２９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、従来の信号喪失検出装置では、伝送信号の波形にかかわらず、同一の閾値を適用して伝送信号の停止を検出している。
【０００８】
しかしながら、伝送路においては、高周波信号成分は低周波信号成分よりも大きく減衰する。このため、送信側から送出された伝送信号において、同じ信号レベルの期間が比較的長い場合と、信号レベルが頻繁に変化する場合とでは、振幅の減衰率が異なる。
【０００９】
例えば、「００００１１１１」のようにビット値が連続するデータに対応して送信される伝送信号では、ビット値「０」「１」に対応する信号レベルが持続している区間が比較的長い。つまり、このような伝送信号では、低周波成分の割合が大きく、伝送損失の影響を受けにくい。これに対して、「０１０１０１０１・・・」のように、ビット値が交互に現れるようなデータに対応して送信される伝送信号では、ビット値「０」「１」に対応する信号レベルが持続している区間が非常に短い。このような伝送信号では、高周波成分の割合が大きいために、伝送路における損失によって各ビット値に対応する信号の振幅が減衰する。そして、受信装置に到達する信号の振幅が規格で定められた閾値を下回ってしまう場合がある。
【００１０】
従来の信号喪失検出装置では、このように減衰した信号が所定の期間にわたって連続して到達したときに、送信側からの信号送出が継続しているにもかかわらず、信号喪失を誤って検出してしまう場合があった。
【００１１】
本件開示の装置は、信号喪失の誤検出を防ぐことが可能な受信装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述した目的は、以下に開示する受信装置によって達成することができる。
【００１３】
一つの観点による受信装置は、伝送路を介して入力された入力信号を量子化してデジタル信号を生成する量子化部と、入力信号に含まれる第１の周波数成分を強調した信号を生成する入力イコライザ部と、入力イコライザ部によって生成された信号の振幅が第１の閾値を下回ったときに、入力信号の喪失を検出する喪失検出部と、入力信号として第１の周波数成分の信号を入力して量子化部で得られるデジタル信号を用いて認識した入力信号の第１の振幅値と、入力信号として第２の周波数成分の信号を入力して量子化部で得られるデジタル信号を用いて認識した入力信号の第２の振幅値とに基づいて、入力信号における第１の周波数成分の信号の入力時の入力イコライザ部による増幅量を設定する増幅強制御部と、を備える。
【発明の効果】
【００１４】
本件開示の受信装置によれば、信号喪失の誤検出を防ぐことができる。
【図面の簡単な説明】
【００１５】
【図１】受信装置の一実施形態を示す図である。
【図２】伝送損失を説明する図である。
【図３】信号喪失検出部の別実施形態を示す図である。
【図４】信号喪失検出動作を表す流れ図である。
【図５】受信装置の別実施形態を示す図である。
【図６】入力バッファイコライザの一実施形態を示す図である。
【図７】信号喪失検出動作を表す流れ図である。
【図８】受信装置の別実施形態を示す図である。
【図９】受信装置の別実施形態を示す図である。
【発明を実施するための形態】
【００１６】
以下、図面に基づいて、本発明の実施形態について詳細に説明する。
(実施形態１)
図１に、受信装置の一実施形態を示す。
【００１７】
図１に示した受信装置は、入力バッファ(ＢＦ)１０１と、アナログ／デジタル変換部(ＡＤＣ)１０２と、デマルチプレクサ(ＤＭＸ)１０３と、信号処理部１０４と、電源制御回路１０５と、信号喪失検出部１１０とを備えている。
【００１８】
対向する送信装置によって送信され、受信装置に到達した入力信号は、入力バッファ１０１を介してアナログ／デジタル変換部１０２に入力される。アナログ／デジタル変換部１０２は、入力信号を所定のクロック信号ＣＬＫに従ってサンプリングすることにより、デジタルデータに変換する。このアナログ／デジタル変換部１０２は、量子化部に相当する。そして、アナログ／デジタル変換部１０２によって得られたデジタルデータは、デマルチプレクサ１０３によって並列化された上で信号処理部１０４に入力される。この信号処理部１０４では、並列化されたデジタル信号について、適応等化処理やクロック再生処理などを行い、処理結果を受信装置の出力データとして出力する。
【００１９】
電源制御回路１０５は、信号喪失検出部１１０からの喪失検出信号に応じて、アナログ回路部およびデジタル回路部への電力供給を制御する。なお、図１に示した例では、アナログ回路部には、入力バッファ１０１、アナログ／デジタル変換部１０２およびデマルチプレクサ１０３と、信号喪失検出部１１０の入力イコライザ部１１１と喪失検出部１１２が含まれている。また、デジタル回路部には、信号処理部１０４と信号喪失検出部１１０の増幅制御部１１３が含まれている。
【００２０】
図１に示した信号喪失検出部１１０では、入力信号は、入力イコライザ部１１１を介して喪失検出部１１２に入力される。この入力イコライザ部１１１は、増幅制御部１１３からのイコライザ制御信号に従って、入力信号に含まれる高周波成分を増幅する。したがって、入力イコライザ部１１１による増幅量を適切に制御することにより、伝送経路における高周波成分の減衰分を補償した入力信号を喪失検出部１１２に入力することができる。
【００２１】
ここで、伝送路における伝送損失の大きさと伝送信号の周波数との関係について説明する。
【００２２】
図２に、伝送損失を説明する図を示す。図２(ａ)は、送信信号波形を示している。一方、図２(ｂ)は、図２(ａ)に示した送信信号に対応する受信信号波形を示している。また、図２(ｂ)において、信号喪失検出閾値を破線で示した。
【００２３】
図２(ａ)，(ｂ)の比較から分かるように、送信信号波形において平坦な部分が長い低周波信号の区間Ｂに比べて、区間Ａのように、送信信号が高周波信号となっている区間では、受信信号の振幅と送信信号の振幅との差が大きい。図２(ｂ)に示した例では、区間Ａにおいて、受信信号の振幅は、信号喪失検出閾値を下回っている。従来の信号喪失検出部では、このような区間において信号喪失を誤検出してしまう可能性があった。
【００２４】
伝送信号が高周波信号となる区間における伝送損失と低周波信号となる区間における伝送損失との差は、例えば、区間Ｂにおける受信信号の振幅と区間Ａにおける受信信号の振幅との差に相当する。
【００２５】
図１に示した増幅制御部１１３は、デマルチプレクサ１０３から出力されるデジタルデータに基づいて、低周波信号の振幅ａＬと高周波信号の振幅ａＨとの差ｄを求めることができる。そして、この差ｄに基づいて、入力イコライザ部１１１に受信信号に含まれる高周波成分を選択的に増幅させることができる。このような増幅制御を行うことにより、高周波信号が入力された際に入力イコライザ部１１１から出力される出力信号の振幅を拡大することができる。これにより、送信装置から伝送損失の大きい第１の周波数成分の信号が到達する区間においても、上述した入力イコライザ１１１の出力信号の振幅を、信号喪失検出閾値以上に維持することができる。したがって、喪失検出部１１２が、第１の周波数成分の信号に相当する高周波成分の信号を受信している期間を、信号が喪失している期間として誤検出することはない。
【００２６】
信号喪失の誤検出を防ぐことにより、伝送される信号の周波数成分にかかわらず、伝送信号が存在する期間にわたって、確実に、受信装置のアナログ回路部およびデジタル回路部への電力供給を維持することができる。つまり、図１に示したような信号喪失検出部１１０が備えられた受信装置では、受信装置の稼動状態が、伝送信号の周波数成分に応じてむやみに省電力モードに移行することはない。そして、このようにして、無用な省電力モードへの移行を防いだことにより、送信装置から受信装置へのデータ伝送の安定性を向上することができる。
【００２７】
次に、高周波成分と低周波成分との伝送損失の差を推定し、この推定結果に基づいて、入力イコライザ部１１１における増幅量を制御する方法について説明する。
(実施形態２)
図３に、信号喪失検出部の別実施形態を示す。なお、図３に示した構成要素のうち、図１に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【００２８】
図３に示した例では、入力イコライザ部１１１は、差動入力ｉｎ，ｉｎｘに対応する可変容量回路を備えている。各可変容量回路は、３個のキャパシタとこれらのキャパシタに対応するスイッチを備えている。上述した３個のキャパシタは、イコライザ制御信号に応じて、対応するスイッチにより、入力抵抗に並列に接続される。この入力イコライザ部１１１の差動出力ｏｕｔ，ｏｕｔｘは、喪失検出部１１２に差動入力される。
【００２９】
喪失検出部１１２は、差動入力ｉｎ，ｉｎｘに対応する比較器Ｃ，Ｃｘとオアゲートとを備えている。これらの比較器Ｃ，Ｃｘは、上述した信号喪失検出閾値に相当する参照電圧Ｒｅｆ，Ｒｅｆｘと差動入力ｉｎ，ｉｎｘとを比較する。そして、オアゲートにより、これらの比較器Ｃ，Ｃｘの出力信号の論理和が求められ、このオアゲートの出力が信号喪失検出信号として電源制御回路１０５に入力される。図３に示した例では、差動入力ｉｎ，ｉｎｘで表される入力信号の振幅の絶対値が上述した信号喪失検出閾値を下回ったときに、信号喪失検出信号が論理「１」となって伝送信号が喪失した状態が開始したことが示される。一方、振幅の絶対値の少なくとも一方が上述した信号喪失検出閾値を超えたときに、喪失検出部１１２は、信号喪失検出信号を論理「０」として、信号喪失状態の解除を電源制御回路１０５に通知する。
【００３０】
図３に示した増幅制御部１１３は、信号判別部１１４と、振幅検出部１１５と、メモリ１１６と、損失算出部１１７と、増幅量テーブル１１８とを備えている。信号判別部１１４と振幅検出部１１５には、デマルチプレクサ１０３から出力されたデジタル信号が入力される。
【００３１】
信号判別部１１４は、高速インタフェースにおいて通信を開始する際に送信装置から送出されるテストパターンを判別する。信号判別部１１４は、例えば、ＵＳＢ３．０の規定に従って送信開始時に送出されるＬＦＰＳ(Low Frequency Periodic Signal)を低周波成分用のテストパターンとして判別することができる。また、信号判別部１１４は、このＬＦＰＳに続いて送出される適応等化制御調整用の信号を、高周波成分用のテストパターンとして判別することができる。
【００３２】
振幅検出部１１５は、信号判別部１１４からの指示に応じて、入力デジタル信号で表される受信信号波形の振幅を検出する処理を行う。例えば、信号判別部１１４は、上述した低周波成分用および高周波成分用のテストパターンを検出したときに、振幅検出部１１５に受信信号の振幅検出を指示することができる。これにより、受信信号が低周波信号である場合の振幅ＳＬと、受信信号が高周波信号である場合の振幅ＳＨとをそれぞれ検出し、メモリ１１６を介して損失算出部１１７に渡すことができる。
【００３３】
損失算出部１１７は、例えば、メモリ１１６に保持された振幅ＳＬと振幅ＳＨとの差に基づいて、低周波信号の伝送損失を基準とした高周波信号の伝送損失ＲＨの大きさを求めることができる。
【００３４】
また、増幅量テーブル１１８には、様々な大きさの伝送損失に対応して、それを補償するために適切な増幅量を上述した入力イコライザ１１１に設定するためのイコライザ制御信号が保持されている。そして、高周波信号の伝送損失ＲＨの入力に応じて、増幅量テーブル１１８は、入力された伝送損失の値に対応して保持していたイコライザ制御信号を出力する。
【００３５】
図３に示した例では、増幅量テーブル１１８には、伝送損失ＲＨの値それぞれに対応して、差動入力ｉｎ，ｉｎｘ用の可変容量回路にそれぞれ入力される３ビットのイコライザ制御信号が保持されている。イコライザ制御信号の各ビットは、可変容量回路に備えられた３つのスイッチに対応し、各スイッチのオン／オフを制御する。このように、各可変容量回路に入力されるイコライザ制御信号は３ビットの場合は、イコライザ制御信号は全部で６ビットとなる。なお、可変容量回路に備えられるキャパシタの数は、３より少なくすることもできるし、逆に、４以上のキャパシタを備えた可変容量回路を用いて入力イコライザ部１１１を構成することもできる。
【００３６】
図４に、信号喪失検出動作を表す流れ図を示す。
【００３７】
通信の開始あるいは再開の際に送信装置から低周波信号用のテストパターンが送出される。このテストパターンの受信に応じて、信号判別部１１４は、この低周波信号用のテストパターンを検出する(ステップ３０１)。また、このとき、喪失検出部１１２により、信号喪失状態の解除が電源制御回路１０５に通知され(ステップ３０２)、受信装置のアナログ回路部およびデジタル回路部の全体が動作状態となる。
【００３８】
更に、上述した低周波信号用のテストパターンの検出に応じて、振幅検出部１１５により、この低周波信号用のテストパターンの振幅ＳＬが検出され(ステップ３０３)、メモリ１１６に保持される。
【００３９】
上述した低周波信号用のテストパターンに続いて、適応等化制御調整用の信号を受信したときに、信号判別部１１４により、高周波信号用のテストパターンが検出される(ステップ３０４)。そして、これに応じて、振幅検出部１１５により、この高周波信号用のテストパターンの振幅ＳＨが検出され(ステップ３０５)、メモリ１１６に保持される。
【００４０】
損失算出部１１７は、メモリ１１６に保持された振幅ＳＬ，ＳＨに基づいて、低周波信号の伝送損失を基準とした高周波信号の伝送損失ＲＨの大きさを算出する(ステップ３０６)。そして、この伝送損失を増幅量テーブル１１８に入力することにより、対応するイコライザ制御信号が読み出され(ステップ３０７)、このイコライザ制御信号に基づいて入力イコライザ部１１１の可変容量回路の設定が行われる(ステップ３０８)。
【００４１】
このようにして、通信の開始あるいは再開の際に送信装置から送出されるテストパターンに基づいて、伝送路における高周波信号の減衰を補償するように、入力イコライザ部１１１を設定することができる。
【００４２】
以降は、信号喪失検出部は、従来と同様に、ステップ３０９，３１０を繰り返して、信号喪失監視処理を行う。上述したように、図３に示したように構成された信号喪失検出部１１０では、喪失検出部１１２において信号喪失検出閾値と比較される信号の高周波成分の伝送損失が補償されている。したがって、通信が継続している限り、信号喪失検出信号は論理「０」に維持され、電源制御回路１０５によるアナログ回路部およびデジタル回路部への電力供給が継続される。
【００４３】
そして、通信が終了し、受信装置に到達する受信信号が喪失したときに、はじめて、喪失検出部１１２により信号喪失が検出され(ステップ３１０の肯定判定)、信号喪失検出信号により、電源制御回路１０５に、信号喪失状態が開始した旨が通知される(ステップ３１１)。
【００４４】
信号喪失検出のために分岐された入力信号について高周波信号の伝送損失を補償する代わりに、アナログ・デジタル変換部１０２およびその後段の各部に入力される入力信号そのものについて、高周波信号の伝送損失を補償することもできる。以下、伝送損失が補償された入力信号に基づいて、信号喪失の検出を行うようにした信号喪失検出部を備えた受信装置について説明する。
(実施形態３)
図５に、受信装置の別実施形態を示す。なお、図５に示した構成要素のうち、図１に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【００４５】
図５に示した信号喪失検出部１２０は、閾値設定部１２１と入力バッファイコライザ１２４と喪失検出部１１２と適応等化制御部１２５とを備えている。この信号喪失検出部１２０では、入力バッファイコライザ部１２４の出力信号は、アナログ／デジタル変換部１０２に渡されるとともに、喪失検出部１１２にも渡されている。また、信号処理部１０４に含まれる適応等化制御部１２５は、デマルチプレクサ１０３を介して入力されたデジタル信号について、内部に備えられたデジタルイコライザ(図示せず)を用いた適応等化制御を行う機能を備えている。そして、この適応等化制御によって、送信装置から送出された伝送信号の波形がデジタル的に復元される。なお、復元された伝送信号は、クロック再生部(ＣＤＲ)１０８の処理に供される。
【００４６】
また、図５に示した閾値設定部１２１は、ＤＣ発生部１２２と設定調整部１２３とを備えている。このＤＣ発生部１２２は、スイッチを介して入力バッファイコライザ１２４の入力端に接続されている。また、ＤＣ発生部１２２は、設定調整部１２３からの指示に応じて、上述した信号喪失検出閾値に相当する直流電圧を出力する機能を備えている。そして、設定調整部１２３は、例えば、受信装置の設置時などに、ＤＣ発生部１２２に上述した直流電圧の出力を指示するとともに、スイッチを制御してＤＣ発生部１２２と入力バッファイコライザ１２４の入力端とを接続することができる。
【００４７】
図５に示した入力バッファイコライザ１２４は、図１に示した入力バッファ１０１に入力イコライザ部１１１と同等の機能を追加したものである。
【００４８】
図６に、入力バッファイコライザの一実施形態を示す。図６において、符号ｉｎ，ｉｎｘは、差動入力を示し、符号ｏｕｔ，ｏｕｔｘは差動出力を示す。
【００４９】
図６に示した入力バッファイコライザ１２４は、３個のキャパシタと、これらのキャパシタの接続をイコライザ制御信号に応じてオン／オフするスイッチとを含む可変容量回路を備えている。なお、入力バッファイコライザ１２４として、高周波成分を選択的に増幅する機能を実現する他の構成を採用することもできる。例えば、可変容量回路に備えられる個々のキャパシタの容量やキャパシタの数などは、増幅対象とする高周波成分に応じて適宜選択することができる。
【００５０】
このイコライザ制御信号は、例えば、信号処理部１０４に備えられる適応等化制御部１２５が、デマルチプレクサ１０３を介して入力されたデジタル信号について、内部に備えられたデジタルイコライザを用いた適応等化制御を行う過程で生成することができる。
【００５１】
次に、伝送損失が補償された入力信号に基づいて、信号喪失の検出を行うようにした信号喪失検出部の動作について説明する。
【００５２】
図７に、信号喪失検出動作を表す流れ図を示す。なお、図７に示した手順のうち、図４に示した手順と同等のものについては、同一の符号を付して示し、その説明は省略する。また、図７においては、デジタルイコライザおよび入力バッファイコライザを、それぞれＤ−ＥＱおよび入力ＢＦＥＱのように略称で示した。
【００５３】
図７に示した流れ図では、通信の開始前に、喪失検出部１１２において入力バッファイコライザ１２４の出力信号と比較される信号喪失検出閾値の設定が行われる(ステップ３２１)。例えば、図５に示した設定調整部１２３は、受信装置の設置時などに、スイッチおよびＤＣ発生部１２２を制御して、入力バッファイコライザ１２４の入力端に信号喪失検出閾値に相当する直流電圧を入力させる。このとき、設定調整部１２３は、信号喪失検出閾値に相当する直流電圧に基づいて、喪失検出部１１２の参照電圧ｒｅｆ，ｒｅｆｘを調整することができる。このようにして、喪失検出部１１２に、入力バッファイコライザ１２４の出力信号と比較する上で適切な信号喪失検出閾値を設定することができる。
【００５４】
その後、通信開始時あるいは再開時のテストパターンの受信に応じて信号喪失状態の解除が通知され(ステップ３０１，３０２)、アナログ回路部およびデジタル回路部への電力供給が開始される。
【００５５】
そして、上述した低周波信号用のテストパターンに続いて、適応等化制御調整用の信号を受信したときに(ステップ３０４)、適応等化制御部１２５により、ステップ３２２からステップ３２４の適応等化制御処理が開始される。
【００５６】
適応等化制御部１２５は、内部に設けられたデジタルイコライザ(Ｄ−ＥＱ)の係数および入力バッファイコライザ(ＢＦＥＱ)１２４の係数を様々な組み合わせで設定し、最適値の探索を行う(ステップ３２２)。このとき、適応等化制御部１２５は、入力バッファイコライザ１２４についての係数に対応するイコライザ制御信号を生成し、このイコライザ制御信号を入力バッファイコライザ１２４に入力することができる。
【００５７】
そして、各組み合わせに対応して、デジタルイコライザにより、誤差を算出する(ステップ３２３)。これらの処理を全ての組み合わせについて繰り返し、全ての係数の組み合わせについての処理が終了したときに、適応等化制御部１２５は探索が終了したと判定する(ステップ３２４の肯定判定)。このとき、適用等化制御部１２５は、誤差を最小とする係数の組み合わせに従って、デジタルイコライザおよび入力バッファイコライザ１２４の設定を行う(ステップ３２５)。
【００５８】
このようにして、信号処理部１０４に備えられた適応等化制御部１２５により、信号処理部１０４内部に備えられたデジタルイコライザを調整する過程と並行して、入力バッファイコライザ１２４に入力すべきイコライザ制御信号を探索することができる。
【００５９】
図５に示したように構成された信号喪失検出部では、入力バッファイコライザ１２４により、入力バッファ１０１の機能と入力イコライザ部１１１の機能が果たされている。また、適応等化制御部１２５により、デジタルイコライザの調整を行う過程で、入力バッファイコライザ１２４に入力するイコライザ制御信号が生成される。これにより、入力イコライザ部１１１および増幅制御部１１３を新設した図１の構成に比べて、ハードウェア量の増大を抑制することができる。
【００６０】
ところで、高速インタフェースに備えられる受信装置では、アナログ／デジタル変換部１０２の代わりに、スライサを量子化部として備えることもできる。次に、スライサを用いて量子化を行う構成の受信装置に適合する信号喪失検出部について説明する。
(実施形態４)
図８に、受信装置の別実施形態を示す。なお、図８に示した構成要素のうち、図５に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【００６１】
図８に示した受信装置では、入力バッファイコライザ１２４の出力は、スライサ１０９を介してデマルチプレクサ１０３に渡されている。そして、信号喪失検出部１２０において、適応等化制御部１２６は、デマルチプレクサ１０３から出力された並列化後のデジタル信号と、上述したスライサ１０９による判定前の信号とに基づいて、適応等化制御処理を行う。
【００６２】
スライサ１０９は、アナログ／デジタル変換部１０２に比べてハードウェア量が少ないので、受信装置の小型化を図る上で有利である。
【００６３】
また、従来の信号喪失検出部と実施形態３で説明した信号喪失検出部とを組み合わせて受信装置に適用することもできる。次に、このような組み合わせ構成を適用した信号喪失検出部について説明する。
(実施形態５)
図９に、受信装置の別実施形態を示す。なお、図９に示した構成要素のうち、図１および図５に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【００６４】
図９に示した信号喪失検出部１３０は、入力バッファイコライザ１２４と適応等化制御部１２５と２つの喪失検出部１１２Ｌ，１１２Ｈおよび信号生成部１２８を備えている。喪失検出部１１２Ｌには、伝送路からの受信信号が入力され、一方、喪失検出部１１２Ｈには、入力バッファイコライザ１２４の出力信号が入力される。喪失検出部１１２Ｌは、第２の喪失検出部に相当し、一方、喪失検出部１１２Ｈは、第１の喪失検出部に相当する。
【００６５】
喪失検出部１１２Ｌでは、従来と同様に、伝送路からの受信信号を参照電圧と比較することにより、伝送信号が低周波信号となっている区間について信号喪失を検出する。一方、喪失検出部１１２Ｈでは、入力バッファイコライザ１２４の出力信号を参照電圧と比較することにより、伝送信号が高周波信号となっている区間について信号喪失を検出する。
【００６６】
上述した２つの喪失検出部１１２Ｌ，１１２Ｈの出力信号は、信号生成部１２８に入力される。この信号生成部１２８は、例えば、２つの喪失検出部１１２Ｌ，１１２Ｈの両方によって信号喪失を検出した旨の信号が出力されたときに信号喪失を検出した旨を示す信号喪失検出信号を生成することができる。
【００６７】
この構成では、喪失検出部１１２Ｈの出力は、伝送信号が低周波信号となっている区間についての信号喪失検出に用いられない。したがって、図５に示した閾値設定部１２１は不要となるので、信号喪失検出部の回路の小型化を図ることができる。  
【符号の説明】
【００６８】
１０１  入力バッファ(ＢＦ)
１０２  アナログ／デジタル変換部(ＡＤＣ)
１０３  デマルチプレクサ(ＤＭＸ)
１０４  信号処理部
１０５  電源制御回路
１０８  クロック再生部(ＣＤＲ)
１０９  スライサ
１１０，１２０，１３０  信号喪失検出部
１１１  入力イコライザ部
１１２，１１２Ｌ，１１２Ｈ  喪失検出部
１１３  増幅制御部
１１４  信号判別部
１１５  振幅検出部
１１６  メモリ
１１７  損失算出部
１１８  増幅量テーブル
１２１  閾値設定部
１２２  ＤＣ発生部
１２３  設定調整部
１２４  入力バッファイコライザ
１２５，１２６  適応等化制御部
１２８  信号生成部
【図１】
0005565066.tif 000002
【図２】
0005565066.tif 000003
【図３】
0005565066.tif 000004
【図４】
0005565066.tif 000005
【図５】
0005565066.tif 000006
【図６】
0005565066.tif 000007
【図７】
0005565066.tif 000008
【図８】
0005565066.tif 000009
【図９】
0005565066.tif 000010