(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成された第１のバッファ領域と、
前記第１のバッファ領域上に形成された第２のバッファ領域と、
前記第２のバッファ領域上に形成された活性層と、
前記活性層上に形成された少なくとも２つの電極と、
を備え
前記第１のバッファ領域は、
第１の格子定数を有する第１半導体層と、
前記第１の格子定数と異なる第２の格子定数を有する第２半導体層とが順に積層した複合層を少なくとも一層有し、
前記第２のバッファ領域は、
前記第１の格子定数と略等しい第３の格子定数を有する第３半導体層と、
第４の格子定数を有する第４半導体層と、
前記第２の格子定数と略等しい第５の格子定数を有する第５半導体層とが順に積層した複合層を少なくとも一層有し、
前記第４の格子定数は、前記第３の格子定数と前記第５の格子定数の間の値を有する半導体素子。
【請求項２】
前記第１半導体層の熱膨張係数、前記第２半導体層の熱膨張係数、前記第３半導体層の熱膨張係数、前記第４半導体層の熱膨張係数及び前記第５半導体層の熱膨張係数は、前記基板の熱膨張係数より大きく、前記第４半導体層の熱膨張係数は前記第３半導体層の熱膨張係数と前記第５半導体層の熱膨張係数との間の値を有する請求項１に記載の半導体素子。
【請求項３】
前記基板と前記第１のバッファ領域との間に、前記第１の格子定数より小さい格子定数及び前記基板の熱膨張係数より大きい熱膨張係数を有する介在層をさらに備える請求項１または２に記載の半導体素子。
【請求項４】
前記第１半導体層、前記第２半導体層、前記第３半導体層、前記第４半導体層、及び前記第５半導体層は、窒化物系化合物半導体を含む請求項１から３のいずれか一項に記載の半導体素子。
【請求項５】
前記第４半導体層の格子定数は、前記基板に近い側から遠い側に向かって減少している請求項１から４のいずれか一項に記載の半導体素子。
【請求項６】
前記第１の格子定数は、前記基板の格子定数より小さく、前記第２の格子定数は前記第１の格子定数より小さい請求項１から５のいずれか一項に記載の半導体素子。
【請求項７】
前記第４半導体層は、厚さが前記第５半導体層より薄く、前記第５半導体層と同一組成の層を、前記第５半導体層から離間した位置に有する請求項１から６のいずれか一項に記載の半導体素子。
【請求項８】
前記第４半導体層は、前記第３半導体層との境界及び前記第５半導体層との境界の少なくとも一方に、厚さが前記第５半導体層より薄く、且つ、前記境界において前記第４半導体層と接する層とは異なる組成の層を有する、請求項１から７のいずれか一項に記載の半導体素子。
【請求項９】
前記第１半導体層はＡｌｘ１Ｉｎｙ１Ｇａ１−ｘ１−ｙ１Ｎ（ただし、０≦ｘ１＜１、０≦ｙ１≦１、ｘ１＋ｙ１≦１）を含み、
前記第２半導体層はＡｌｘ２Ｉｎｙ２Ｇａ１−ｘ２−ｙ２Ｎ（ただし、０＜ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≦１）を含み、
前記第３半導体層はＡｌｘ３Ｉｎｙ３Ｇａ１−ｘ３−ｙ３Ｎ（ただし、０≦ｘ３＜１、０≦ｙ３≦１、ｘ３＋ｙ３≦１）を含み、
前記第４半導体層はＡｌｘ４Ｉｎｙ４Ｇａ１−ｘ４−ｙ４Ｎ（ただし、０＜ｘ４≦１、０≦ｙ４≦１、ｘ４＋ｙ４≦１）を含み、
前記第５半導体層はＡｌｘ５Ｉｎｙ５Ｇａ１−ｘ５−ｙ５Ｎ（ただし、０＜ｘ５≦１、０≦ｙ５≦１ 、ｘ５＋ｙ５≦１）を含み、
ｘ１、ｘ３≦ｘ４≦ｘ２、ｘ５であり、
前記第４半導体層は、Ａｌの割合が前記基板に近い側から遠い側に向かって増加する請求項１から８のいずれか一項に記載の半導体素子。
【請求項１０】
前記第２のバッファ領域の前記複合層は、前記第５半導体層上に前記第３の格子定数と前記第５の格子定数の間の第６の格子定数を有する第６半導体層をさらに有する、
請求項１から９のいずれか一項に記載の半導体素子。
【請求項１１】
前記第６半導体層の熱膨張係数は、前記基板の熱膨張係数より大きく、かつ、前記第３半導体層の熱膨張係数と前記第５半導体層の熱膨張係数との間の値を有する請求項１０に記載の半導体素子。
【請求項１２】
前記第６半導体層は、窒化物系化合物半導体を含む請求項１０または１１に記載の半導体素子。
【請求項１３】
前記第６半導体層の格子定数は前記基板に近い側から遠い側に向かって増加している請求項１０から１２のいずれか一項に記載の半導体素子。
【請求項１４】
前記第６半導体層は、厚さが前記第５半導体層より薄く、前記第５半導体層と同一組成の層を、前記第５半導体層から離間した位置に有する請求項１０から１３のいずれか一項に記載の半導体素子。
【請求項１５】
前記第６半導体層は、前記第５半導体層との境界及び前記第３半導体層との境界の少なくとも一方に、厚さが前記第５半導体層より薄く、且つ、前記境界において前記第６半導体層と接する層と異なる組成の層を有する、請求項１０から１４のいずれか一項に記載の半導体素子。
【請求項１６】
前記第６半導体層はＡｌｘ６Ｉｎｙ６Ｇａ１−ｘ６−ｙ６Ｎ（ただし、０＜ｘ６≦１、０≦ｙ６≦１ 、ｘ６＋ｙ６≦１）を含み、
ｘ１、ｘ３≦ｘ４、ｘ６≦ｘ２、ｘ５であり、
前記第６半導体層は、Ａｌの割合が前記基板に近い側から遠い側に向かって減少する
請求項１０から１５のいずれか一項に記載の半導体素子。
【請求項１７】
前記第４半導体層及び前記第６半導体層は、前記複合層ごとに厚さが異なる請求項１０から１６のいずれか一項に記載の半導体素子。
【請求項１８】
前記第４半導体層及び前記第６半導体層は、厚さが１ｎｍ以上である請求項１０から１７のいずれか一項に記載の半導体素子。
【請求項１９】
基板を用意する工程と、
前記基板の上方に第１のバッファ領域を形成する工程と、
前記第１のバッファ領域上に第２のバッファ領域を形成する工程と、
前記第２のバッファ領域上に活性層を形成する工程と、
前記活性層上に少なくとも２つの電極を形成する工程と
を備え
前記第１のバッファ領域を形成する工程は、
第１の格子定数を有する第１半導体層を形成する工程と、
前記第１の格子定数と異なる第２の格子定数を有する第２半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、
前記第２のバッファ領域を形成する工程は、
前記第１の格子定数と略等しい第３の格子定数を有する第３半導体層を形成する工程と、
第４の格子定数を有する第４半導体層を形成する工程と、
前記第２の格子定数と略等しい第５の格子定数を有する第５半導体層とを形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、
前記第４の格子定数は、前記第３の格子定数と前記第５の格子定数の間の値を有する半導体素子の製造方法。
【請求項２０】
基板を用意する工程と、
前記基板の上方に第１のバッファ領域を形成する工程と、
前記第１のバッファ領域上に第２のバッファ領域を形成する工程と、
前記第２のバッファ領域上に活性層を形成する工程と、
前記活性層上に少なくとも２つの電極を形成する工程と
を備え
前記第１のバッファ領域を形成する工程は、
第１の格子定数を有する第１半導体層を形成する工程と、
前記第１の格子定数と異なる第２の格子定数を有する第２半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、
前記第２のバッファ領域を形成する工程は、
前記第１の格子定数と略等しい第３の格子定数を有する第３半導体層を形成する工程と、
第４の格子定数を有する第４半導体層を形成する工程と、
前記第２の格子定数と略等しい第５の格子定数を有する第５半導体層を形成する工程と、
前記第３の格子定数と前記第５の格子定数の間の第６の格子定数を有する第６半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、
前記第４の格子定数は前記第３の格子定数と前記第５の格子定数の間の値を有する半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
従来、シリコン基板上にＡｌＮ層とＧａＮ層とが繰り返し形成されたバッファ領域を設け、その上に窒化物系半導体領域を形成した半導体素子が知られている。このバッファ領域は、シリコン基板と窒化物系半導体領域との間の格子定数差または熱膨張係数差を緩和し、クラックの発生・転位を低減させる機能を有する。しかし、ＡｌＮ層とＧａＮ層とのヘテロ界面において２次元電子ガスが生成されると、当該２次元電子ガスを介して半導体素子にリーク電流が流れる。このリーク電流を低減するために、ＡｌＮ層とＧａＮ層の間にＡｌＧａＮ層を設ける方法が提案された（例えば、特許文献１参照）。
特許文献１  特許第４５２５８９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の方法では、バッファ領域により生じる半導体素子の反りを制御することが困難である。バッファ領域により生じる反り量は、バッファ領域の膜厚と、バッファ領域の各層の材料に依存する。バッファ領域の膜厚は、素子の耐圧等を考慮して予め定められているので、反り量を調整するためにバッファ領域の膜厚を調整することは困難である。このため、従来のように、ＡｌＮ層、ＧａＮ層およびＡｌＧａＮ層を繰り返して積層してバッファ領域を形成すると、反り量を調整することが困難である。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、基板と、基板の上方に形成された第１のバッファ領域と、第１のバッファ領域上に形成された第２のバッファ領域と、第２のバッファ領域上に形成された活性層と、活性層上に形成された少なくとも２つの電極とを備え、第１のバッファ領域は、第１の格子定数を有する第１半導体層と、第１の格子定数と異なる第２の格子定数を有する第２半導体層とが順に積層した複合層を少なくとも一層有し、第２のバッファ領域は、第１の格子定数と略等しい第３の格子定数を有する第３半導体層と、第４の格子定数を有する第４半導体層と、第２の格子定数と略等しい第５の格子定数を有する第５半導体層とが順に積層した複合層を少なくとも一層有し、第４の格子定数は、第３の格子定数と第５の格子定数の間の値を有する半導体素子が提供される。
【０００５】
本発明の第２の態様においては、基板を用意する工程と、基板の上方に第１のバッファ領域を形成する工程と、第１のバッファ領域上に第２のバッファ領域を形成する工程と、第２のバッファ領域上に活性層を形成する工程と、活性層上に少なくとも２つの電極を形成する工程とを備え、第１のバッファ領域を形成する工程は、第１の格子定数を有する第１半導体層を形成する工程と、第１の格子定数と異なる第２の格子定数を有する第２半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、第２のバッファ領域を形成する工程は、第１の格子定数と略等しい第３の格子定数を有する第３半導体層を形成する工程と、第４の格子定数を有する第４半導体層を形成する工程と、第２の格子定数と略等しい第５の格子定数を有する第５半導体層とを形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、第４の格子定数は、第３の格子定数と第５の格子定数の間の値を有する半導体素子の製造方法が提供される。
【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態に係る半導体素子の断面図である。
【図２】基板上にエピタキシャル層を成長する途中におけるウエハ全体の反りの方向と反り量を説明する説明図である。
【図３】図１に示す半導体素子の第２のバッファ領域の膜厚方向におけるＡｌ組成比の変化を示す。
【図４】ＧａＮ層とＡｌＮ層を順に積層した積層構造の深さ方向におけるエネルギーバンド図を示す。
【図５】図１に示す半導体素子の第２のバッファ領域の深さ方向におけるエネルギーバンド図を示す。
【図６】図１に示す半導体素子の第４半導体層におけるＡｌ組成比変化の他の例を示す。
【図７】図１に示す半導体素子の第４半導体層におけるＡｌ組成比変化の他の例を示す。
【図８】図１に示す半導体素子の第４半導体層におけるＡｌ組成比変化の他の例を示す。
【図９】図１に示す半導体素子の第４半導体層におけるＡｌ組成比変化の他の例を示す。
【図１０】図１に示す半導体素子の第４半導体層におけるＡｌ組成比変化の他の例を示す。
【図１１】図１に示す半導体素子の第４半導体層におけるＡｌ組成比変化の他の例を示す。
【図１２】図１に示す半導体素子の第４半導体層におけるＡｌ組成比変化の他の例を示す。
【図１３】本発明の第２実施形態に係る半導体素子の断面図を示す。
【図１４】図１３に示す半導体素子の第２のバッファ領域の膜厚方向におけるＡｌ組成比の変化を示す
【図１５】図１３に示す半導体素子の第４半導体層及び第６半導体層におけるＡｌ組成比変化の他の例を示す。
【図１６】図１３に示す半導体素子の第４半導体層及び第６半導体層におけるＡｌ組成比変化の他の例を示す。
【図１７】図１３に示す半導体素子の第４半導体層及び第６半導体層におけるＡｌ組成比変化の他の例を示す。
【図１８】図１３に示す半導体素子の第４半導体層及び第６半導体層におけるＡｌ組成比変化の他の例を示す。
【図１９】図１３に示す半導体素子の第４半導体層及び第６半導体層におけるＡｌ組成比変化の他の例を示す。
【図２０】図１３に示す半導体素子の第４半導体層及び第６半導体層におけるＡｌ組成比変化の他の例を示す。
【図２１】図１３に示す半導体素子の第４半導体層及び第６半導体層におけるＡｌ組成比変化の他の例を示す。
【図２２】図１３に示す半導体素子の第４半導体層または第６半導体層と隣接する層との境界において極薄い半導体層が形成された場合のＡｌ組成比変化の例を示す。
【図２３】図１３に示す半導体素子の第４半導体層または第６半導体層と隣接する層との境界において極薄い半導体層が形成された場合のＡｌ組成比変化の他の例を示す。
【図２４】図１３に示す半導体素子の第４半導体層または第６半導体層と隣接する層との境界において極薄い半導体層が形成された場合のＡｌ組成比変化の他の例を示す。
【図２５】図１３に示す半導体素子の第２のバッファ領域における複合層ごとの第４半導体層及び第６半導体層の層厚を変化させた例を示す。
【図２６】図１３に示す半導体素子の各複合層における第４半導体層４２と第６半導体層４４の層厚の関係を示す。
【図２７】図１３に示す半導体素子の総膜厚を一定にし、かつ、総複合層数を１２として、第２のバッファ領域の複合層数のみを変化させた場合のＡｌＧａＮ層数とリーク電流及び反り量との関係を示す。
【図２８】図１３に示す半導体素子の第２のバッファ領域の第４半導体層及び第６半導体層の厚さとリーク電流との関係を示す。
【図２９】図１３に示す半導体素子の第５半導体層の全層をＡｌＧａＮに置き換えた場合の第５半導体層のＡｌの組成比とリーク電流との関係を示す。
【図３０】図１３に示す半導体素子の第２半導体層及び第５半導体層中にドーピングするＣ濃度とリーク電流との関係を示す。
【図３１】図１３に示す半導体素子の第１半導体層及び第３半導体層中にドーピングするＣ濃度とリーク電流との関係を示す。
【図３２】図１３に示す半導体素子の第１のバッファ領域の第１半導体層の層厚及び複合層数、第２のバッファ領域の複合層数及び第３半導体層の層厚が異なる例１から５を示す。
【図３３】図３２に示す例１から例５の反り量及びリーク電流の測定結果を示す。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、本発明の第１実施形態に係る半導体素子１００の断面図である。ここでは、半導体素子１００としてＨＥＭＴを例に説明するが、それに限定されない。半導体素子１００は、基板１０と、介在層２０と、基板１０の上方に形成された第１のバッファ領域３０と、第１のバッファ領域上に形成された第２のバッファ領域４０と、第２のバッファ領域４０上に形成された活性層７０と、活性層７０上に形成された少なくとも２つの電極（本例ではソース電極７２、ゲート電極７４、ドレイン電極７６）とを備える。
【００１０】
基板１０は、第１のバッファ領域３０、第２のバッファ領域４０及び活性層７０の支持体として機能する。基板１０は、主表面が（１１１）面のシリコン単結晶基板であってよい。主表面は、第１のバッファ領域３０、第２のバッファ領域４０が積層される面を指す。基板１０は、例えば、直径が約１０ｃｍである。
【００１１】
介在層２０は、基板１０と、第１のバッファ領域３０との化学反応を防止する合金防止層として機能する。介在層２０は、例えば、アンドープのＡｌＮである。介在層２０の格子定数は、基板１０より小さくてよい。また、介在層２０の熱膨張係数は、基板１０より大きくてよい。基板１０がシリコン基板の場合、格子定数が０．３８４ｎｍであり、熱膨張係数が３．５９×１０−６／Ｋである。また、介在層２０がＡｌＮの場合、介在層２０の格子定数は、０．３１１２ｎｍであり、熱膨張係数は４．２×１０−６／Ｋである。また、介在層２０の厚さは、例えば４０ｎｍである。
【００１２】
第１のバッファ領域３０は、第１の格子定数を有する第１半導体層３１と、第２の格子定数を有する第２半導体層３２とが順に積層した複合層を少なくとも一層有する。第２の格子定数は第１の格子定数と異なる。第１半導体層３１は、介在層２０上に形成される。第１半導体層３１は、基板１０よりも格子定数が小さい第１の格子定数を有してよい。また、第１半導体層３１は、基板１０よりも大きな熱膨張係数を有してよい。第１半導体層３１はＡｌｘ１Ｉｎｙ１Ｇａ１−ｘ１−ｙ１Ｎ（ただし、０≦ｘ１＜１、０≦ｙ１≦１、ｘ１＋ｙ１≦１）を含む。第１半導体層３１は、例えばＧａＮである。この場合、第１半導体層３１の第１の格子定数は、０．３１８９ｎｍであり、熱膨張係数は、５．５９×１０−６／Ｋである。
【００１３】
第２半導体層３２は、第１半導体層３１に接してその上に形成される。第２半導体層３２は、第１半導体層３１より格子定数が小さい第２の格子定数を有してよい。また、第２半導体層３２は、基板１０よりも大きな熱膨張係数を有してよい。第２半導体層３２はＡｌｘ２Ｉｎｙ２Ｇａ１−ｘ２−ｙ２Ｎ（ただし、０＜ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≦１）を含む。第２半導体層３２は、例えばＡｌＮである。この場合、第２半導体層３２の第２の格子定数は、０．３１１２ｎｍであり、熱膨張係数は、４．２×１０−６／Ｋである。
【００１４】
第１のバッファ領域３０は、基板１０と活性層７０との間の格子定数差及び熱膨張係数差に起因する歪みを緩和する。また、第１のバッファ領域３０は、エピタキシャル成長が完了したエピタキシャル基板の反りを調整する。第１のバッファ領域３０は、第１半導体層３１と第２半導体層３２とが順に積層された複合層を例えば６層有する。
【００１５】
それぞれの複合層において、第１半導体層３１の層厚は異なってよい。第１半導体層３１の膜厚は、基板１０から離れるに従って増大してよい。例えば第１半導体層３１の膜厚は、基板１０側から順に、１３０ｎｍ、１５０ｎｍ、１８０ｎｍ、２１０ｎｍ、２５０ｎｍ、３００ｎｍである。第２半導体層３２の層厚は、例えば、６０ｎｍで一定であってよい。
【００１６】
第２のバッファ領域４０は、第３の格子定数を有する第３半導体層４１と、第４の格子定数を有する第４半導体層４２と、第５の格子定数を有する第５半導体層とが順に積層した複合層を少なくとも一層有する。第３の格子定数は第１の格子定数と略等しい。第５の格子定数は第２の格子定数と略等しい。第３半導体層４１は最上層の第２半導体層３２に接して形成される。なお最上層とは、基板１０から最も離れている層を指す。第３半導体層４１はＡｌｘ３Ｉｎｙ３Ｇａ１−ｘ３−ｙ３Ｎ（ただし、０≦ｘ３＜１、０≦ｙ３≦１、ｘ３＋ｙ３≦１）を含む。第３半導体層４１は、例えばＧａＮである。この場合、第３半導体層４１の第３の格子定数は、０．３１８９ｎｍであり、熱膨張係数は、５．５９×１０−６／Ｋである。
【００１７】
第４半導体層４２は第３半導体層４１に接して形成される。第４半導体層４２は、第３の格子定数と第５の格子定数の間の値を有する第４の格子定数を有する。第４半導体層４２は、第３半導体層４１と第５半導体層４３の間の熱膨張係数を有する。第４半導体層４２はＡｌｘ４Ｉｎｙ４Ｇａ１−ｘ４−ｙ４Ｎ（ただし、０＜ｘ４≦１、０≦ｙ４≦１、ｘ４＋ｙ４≦１）を含む。第４半導体層４２は例えばＡｌＧａＮである。第４半導体層４２は、ＧａＮとＡｌＮとの間にあって、Ａｌの組成比に応じた格子定数及び熱膨張係数を有する。第４半導体層４２は、格子定数が、基板１０に近い側から遠い側に向かって減少している。つまり、第４半導体層４２は、Ａｌの割合が基板１０に近い側から遠い側に向かって増加する。
【００１８】
第５半導体層４３は第４半導体層４２に接して形成される。第５半導体層４３はＡｌｘ５Ｉｎｙ５Ｇａ１−ｘ５−ｙ５Ｎ（ただし、０＜ｘ５≦１、０≦ｙ５≦１ 、ｘ５＋ｙ５≦１）を含む。第５半導体層４３は、例えばＡｌＮである。この場合、第５半導体層４３の第５の格子定数は、０．３１１２ｎｍであり、熱膨張係数は、４．２×１０−６／Ｋである。第１半導体層３１から第５半導体層４３は、Ａｌの組成比の間にｘ１≒ｘ３、ｘ２≒ｘ５、ｘ１、ｘ３≦ｘ４≦ｘ２、ｘ５の関係を有する。
【００１９】
第２のバッファ領域４０は、基板１０と活性層７０との間の格子定数差及び熱膨張係数差に起因する歪みを緩和する機能を果たす。また、第３半導体層４１および第５半導体層４３の間に第４半導体層４２を有するので、第３半導体層４１および第５半導体層４３の格子定数差により生じる歪みを低減することができる。結果として、ピエゾ分極により発生する２次元電子ガス量を低減することができる。このため、バッファ領域の抵抗を高く保ちつつ、基板１０および活性層７０の間の歪みを緩和することができる。
【００２０】
第２のバッファ領域４０は、第３半導体層４１、第４半導体層４２及び第５半導体層４３とが順に積層された複合層を例えば６層有する。それぞれの複合層において、第３半導体層４１の層厚は異なってよい。第１半導体層３１の膜厚は、基板１０側から離れるに従って増大してよい。例えば、第１半導体層３１の膜厚は、基板１０側から順に３００ｎｍ、３７０ｎｍ、４７０ｎｍ、６００ｎｍ、７９０ｎｍ、１０４０ｎｍである。第４半導体層４２の層厚は例えば６０ｎｍで一定であってよい。第５半導体層４３の層厚は例えば６０ｎｍで一定であってよい。
【００２１】
活性層７０は、電子走行層５０と、電子供給層６０とを有する。電子走行層５０は、最上層の第５半導体層４３と接して形成される。電子走行層５０は電子供給層６０とのヘテロ結合界面に低抵抗の２次元電子ガスを形成する。電子走行層５０はアンドープのＧａＮを含んでよい。電子走行層５０は例えば１２００ｎｍの厚さを有する。電子供給層６０は、電子走行層５０に接して形成される。電子供給層６０は、電子走行層５０に電子を供給する。電子供給層６０は、例えばＳｉのようなｎ型不純物がドープされたＡｌＧａＮを含む。電子供給層６０は例えば２５ｎｍの厚さを有する。
【００２２】
ソース電極７２及びドレイン電極７６は、電子供給層６０にオーミック接触するＴｉ／Ａｌの積層構造を有してよい。ゲート電極７４は電子供給層６０にショットキー接触するＰｔ／Ａｕの積層構造を有してよい。
【００２３】
図２は、基板１０上に第１のバッファ領域３０および第２のバッファ領域４０をそれぞれエピタキシャル成長させた場合における、ウエハ全体の反りの方向と反り量を説明する説明図である。横軸はエピタキシャル成長中の積層厚を示し、縦軸は基板１０の積層面に対して凸方向の反りをプラス、凹方向の反りをマイナスとした反り量を示す。
【００２４】
本例において、第１のバッファ領域３０は、ＧａＮ／ＡｌＮの複合層を６層、及び、活性層７０を含み、第２のバッファ領域４０は、ＧａＮ／ＡｌＧａＮ／ＡｌＮの複合層を６層、及び、活性層７０を含む。線Ｌ１は、基板１０に介在層２０、第１のバッファ領域３０および活性層７０をエピタキシャル成長させた場合のウエハの反り量を示す。また、線Ｌ２は、基板１０に介在層２０、第２のバッファ領域４０および活性層７０をエピタキシャル成長させた場合のウエハの反り量を示す。
【００２５】
各層は、９００℃〜１３００℃の成長温度で形成される。また、本例の第１のバッファ領域３０におけるＧａＮ層の厚さは、第２のバッファ領域４０におけるＧａＮ／ＡｌＧａＮ層の厚さと略等しい。また、本例の第１のバッファ領域３０におけるＡｌＮ層の厚さは、第２のバッファ領域４０におけるＡｌＮ層の厚さと略等しい。
【００２６】
線Ｌ１を参照して、基板１０上に第１のバッファ領域３０を構成するＧａＮ／ＡｌＮの複合層を形成する場合の反り量の変化を説明する。まず、基板１０上に介在層２０が形成される。介在層２０はＡｌＮを含むのでＳｉを含む基板１０より格子定数が小さい。したがって介在層２０には引っ張り応力が働く。その結果、反りはマイナスの方向に発生する。
【００２７】
次に、介在層２０に接して介在層２０の上に第１半導体層３１が形成される。第１半導体層３１はＧａＮを含むので介在層２０より格子定数が大きい。したがって第１半導体層３１には圧縮応力が働く。その結果、反りはプラスの方向に発生する。次に、第１半導体層３１に接して第１半導体層３１の上に第２半導体層３２が形成される。第２半導体層３２はＡｌＮを含むので第１半導体層３１より格子定数が小さい。したがって第２半導体層３２には引っ張り応力が働く。その結果、反りは再びマイナスの方向に発生する。
【００２８】
第１のバッファ領域３０の最上層の第２半導体層３２に接して活性層７０が形成され、エピタキシャル成長が終了した時点で、ウエハ全体の反り量はプラスの大きな値Ｑ１となっている。その後、基板温度を常温に戻すと、介在層２０、第１のバッファ領域３０、活性層７０の熱膨張係数が基板１０よりも大きいので、基板温度の低下に伴い反りがマイナスの方向に発生する。最終的なウエハ全体の反り量は、例えばゼロに近い点Ｐ１となる。
【００２９】
次に、線Ｌ２を参照して、基板１０上に第２のバッファ領域４０を構成するＧａＮ／ＡｌＧａＮ／ＡｌＮの複合層を形成する場合の反り量の変化を説明する。まず、基板１０上に介在層２０が形成される。上述したように、介在層２０による反りはマイナスの方向に発生する。次に介在層２０に接して第３半導体層４１が形成される。第３半導体層４１はＧａＮを含むので、上述したように反りはプラスの方向に発生する。
【００３０】
次に第３半導体層４１に接して第４半導体層４２が形成される。第４半導体層４２は、第３半導体層４１と第５半導体層４３の間の格子定数を有する。したがって、第４半導体層４２には第３半導体層４１から第５半導体層４３に向かって徐々に大きくなる引っ張り応力が働く。その結果、第４半導体層４２における反りはマイナスの方向に発生する。
【００３１】
次に、第４半導体層４２に接して第５半導体層４３が形成される。第５半導体層４３はＡｌＮを含むので第４半導体層４２より格子定数が小さい。したがって第５半導体層４３には第４半導体層４２より大きな引っ張り応力が働く。その結果、第５半導体層４３による反りは、マイナス方向に発生するが、その反り量は、第４半導体層４２における反りよりも、単位厚さあたりの変化量が大きい。
【００３２】
本例の第２のバッファ領域４０はＡｌＧａＮ層を含むので、第２のバッファ領域４０の上に活性層７０が形成され、エピタキシャル成長が終了した時点で、ウエハ全体の反り量は、Ｑ１に比べ小さいプラスの値Ｑ２となっている。その後、基板温度を常温に戻すと、介在層２０、第２のバッファ領域４０、活性層７０の熱膨張係数が基板１０よりも大きいので、基板温度の低下に伴い反りがマイナスの方向に発生する。最終的なウエハ全体の反り量は、例えばマイナスの大きい点Ｐ２となり、点Ｐ１とは異なる。なお、当該マイナス方向の反りは膜厚に依存するので、点Ｑ１から点Ｐ１までの変化量と、点Ｑ２から点Ｐ２までの変化量とは略等しい。
【００３３】
図２より、第１のバッファ領域３０および第２のバッファ領域４０は、同一の膜厚でエピタキシャル成長させた場合の反り量が異なる。従って、第１のバッファ領域３０および第２のバッファ領域４０の総膜厚が決まっている場合でも、第１のバッファ領域３０および第２のバッファ領域４０の膜厚比等を調整することで、反り量を調整することができる。
【００３４】
実験で確認したところ、第２のバッファ領域４０のみで所定の膜厚のバッファ領域を形成した第１実験例の場合、ウエハの反り量はマイナス方向に１００μｍとなった。一方、第１のバッファ領域３０と第２のバッファ領域４０を組み合わせて、第１実験例と同程度の膜厚のバッファ領域を形成した第２実験例の場合、ウエハの反り量をマイナス方向に１０μｍ程度にすることができた。したがって、第１のバッファ領域３０と第２のバッファ領域４０とを組み合わせることで、バッファ領域を厚膜化しつつ反り量を調整することができる。
【００３５】
図３は、第２のバッファ領域４０の膜厚方向におけるＡｌ組成比の変化を示す。ここでは、第３半導体層４１のＡｌの割合を０％とし、第５半導体層４３のＡｌの割合を１００％として示すが、これに限定されない。第４半導体層４２のＡｌの割合は第３半導体層４１から第５半導体層４３に向かって直線的に増加している。
【００３６】
図４は、ＧａＮ層５４とＡｌＮ層５２を順に積層した積層構造の深さ方向におけるエネルギーバンド図である。ＧａＮ層５４はＡｌＮ層５２に比べ格子定数が大きい。ＧａＮ層５４の上にＧａＮ層５４よりも格子定数の小さいＡｌＮ層５２を形成することにより、結晶の歪みが生じＡｌＮ層５２に引っ張り応力が加わる。その結果、ヘテロ界面で自発分極に加えピエゾ電界分極が生じ、伝導帯Ｅｃがフェルミレベルよりも下側に突出した三角ポテンシャル５６が発生する。この領域に電子が溜まり２次元電子ガスが生成される。２次元電子ガスが生成された領域は低抵抗となり、リーク電流の通路となる。
【００３７】
第１のバッファ領域３０は、図４に示した例と同様のエネルギーバンドを有するが、第１のバッファ領域３０と活性層７０との間に第２のバッファ領域４０が設けられる。このため、第１のバッファ領域３０の２次元電子ガスを介して活性層７０にリーク電流が流れることを防ぐことができる。そして、第１のバッファ領域３０および第２のバッファ領域４０を組み合わせることで、全体の反り量を調整することができる。
【００３８】
図５は、第２のバッファ領域４０の深さ方向におけるエネルギーバンド図である。本例の第４半導体層４２は、図３に示したように、Ａｌの組成が徐々に変化する。この場合、第４半導体層４２の格子定数も徐々に変化する。したがって、第３半導体層４１と第５半導体層４３との接合面において大きな歪みが生じないため伝導帯Ｅｃが急激に変化することはなく連続的に変化している。このため、２次元電子ガスのようなキャリアは生成されず、第２のバッファ領域４０を介して流れるリーク電流が低減される。
【００３９】
また、第１のバッファ領域３０のみでバッファ領域を形成した場合の半導体素子１００のリーク電流と、第１のバッファ領域３０および第２のバッファ領域４０を組み合わせてバッファ領域を形成した場合の半導体素子１００のリーク電流とを測定した。なお、第１のバッファ領域３０はＧａＮ／ＡｌＮの積層構造であり、第２のバッファ領域４０はＧａＮ／ＡｌＧａＮ／ＡｌＮの積層構造とした。また、ＡｌＧａＮ層は、図３に示したように、Ａｌの組成が徐々に変化するものを用いた。
【００４０】
ゲート電極７４の幅を１ｍｍ、長さを１０μｍ、ソース電極７２とドレイン電極７６との距離を１５μｍとし、ゲート電極７４に−６Ｖ、ソース電極７２とドレイン電極７６との間に６００Ｖの電圧を印加してドレイン電極７６に流れるリーク電流を測定した。第１のバッファ領域３０のみでバッファ領域を形成した場合、リーク電流は約１Ｅ−６Ａであった。一方、第１のバッファ領域３０と第２のバッファ領域４０を組み合わせてバッファ領域を形成した場合、リーク電流は約１Ｅ−８Ａであった。したがって、第１のバッファ領域３０と第２のバッファ領域４０を組み合わせることにより、厚膜化しつつ反りを低減でき、かつ、リーク電流を低減できることがわかった。
【００４１】
図６は、第４半導体層４２におけるＡｌ組成比変化の他の例を示す。Ａｌの組成比は、第３半導体層４１から第５半導体層４３にかけて曲線状に増加している。なお、Ａｌの組成比の増加は、第５半導体層４３に近いほど急峻である。このような構成によっても、半導体素子１００のリーク電流を低減することができる。
【００４２】
図７は、第４半導体層４２におけるＡｌ組成比変化の他の例を示す。Ａｌの組成比は、第３半導体層４１から第５半導体層４３にかけて５％のステップで段階的に増加している。第４半導体層４２をこのように構成した場合であっても、半導体素子１００のリーク電流を低減することができる。
【００４３】
図８は、第４半導体層４２におけるＡｌ組成比変化の他の例を示す。Ａｌの組成比は、第３半導体層４１から第５半導体層４３にかけて２５％のステップで段階的に増加している。第４半導体層４２をこのように構成した場合であっても、半導体素子１００のリーク電流を低減することができる。
【００４４】
図９は、第４半導体層４２におけるＡｌ組成比変化の他の例を示す。Ａｌの組成比は、第３半導体層４１から第５半導体層４３にかけて途中まで曲線状に増加し、途中から段階的に増加している。Ａｌの組成比が曲線状に変化する領域では、第５半導体層４３に近いほど、Ａｌの組成比の増加が急峻である。第４半導体層４２をこのように構成した場合であっても、半導体素子１００のリーク電流を低減することができる。
【００４５】
図１０は、第４半導体層４２におけるＡｌ組成比変化の他の例を示す。Ａｌの組成比は、第３半導体層４１から第５半導体層４３にかけて途中まで直線的に増加し、その後一端減少し、再び直線的に増加している。第４半導体層４２をこのように構成した場合であっても、半導体素子１００のリーク電流を低減することができる。
【００４６】
図１１は、第４半導体層４２におけるＡｌ組成比変化の他の例を示す。第４半導体層４２は、厚さが第５半導体層４３より薄く、第５半導体層４３と同一組成の層６２を、第５半導体層４３から離間した位置に有する。第４半導体層４２は、層の途中に厚さが例えば１ｎｍのＡｌＮ層を有する。第４半導体層４２は、層６２を一定の間隔で複数有してよい。こうすることで、さらに反りを制御することができる。また、第４半導体層４２をこのように構成した場合であっても、半導体素子１００のリーク電流を低減することができる。
【００４７】
図１２は、第４半導体層４２におけるＡｌ組成比変化の他の例を示す。第４半導体層４２は、第３半導体層４１との境界及び第５半導体層４３との境界の少なくとも一方に、厚さが第５半導体層４３より薄く、且つ、境界において第４半導体層４２と接する層と異なる組成の層６４を有する。例えば、第４半導体層４２は、第５半導体層４３との境界に、第３半導体層４１と同一の組成の層６４を有する。
【００４８】
より具体的には、第４半導体層４２は、第５半導体層４３との境界に、厚さが例えば１ｎｍのＧａＮ層を有してよい。こうすることで、第２のバッファ領域４０の表面の結晶性が向上する。また、第４半導体層４２をこのように構成した場合であっても、半導体素子１００のリーク電流を低減することができる。
【００４９】
次に、半導体素子１００の製造方法を説明する。半導体素子１００の製造方法は、基板１０を用意する工程と、基板１０の上に介在層２０を形成する工程と、介在層２０の上で基板１０の上方に第１のバッファ領域３０を形成する工程と、第１のバッファ領域３０上に第２のバッファ領域４０を形成する工程と、第２のバッファ領域４０上に活性層７０を形成する工程と、活性層７０上に少なくとも２つの電極（７２、７４、７６）を形成する工程とを備える。
【００５０】
基板１０を用意する工程は、ＣＺ法で作成されたＳｉ（１１１）基板またはＳｉ（１１０）基板を用意する工程を含んでよい。介在層２０を形成する工程は、基板温度を１１００℃に維持して、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、ＴＭＡ（トリメチルアルミニウム）ガスとＮＨ３ガスを使って、基板１０の主面に厚さ約４０ｎｍのＡｌＮをエピタキシャル成長により堆積する工程を含んでよい。以下の例では、エピタキシャル成長はＭＯＣＶＤ法により行う。以下においてそれぞれの層の成長温度は９００℃以上、１３００℃以下であってよい。
【００５１】
第１のバッファ領域３０を形成する工程は、第１の格子定数を有する第１半導体層３１を形成する工程と、第２の格子定数を有する第２半導体層３２を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有する。第２の格子定数は第１の格子定数と異なる。第１の格子定数は基板１０の格子定数より小さくてよい。第２格子定数は第１の格子定数より小さくてよい。
【００５２】
第１半導体層３１を形成する工程は、介在層２０を形成した後に、ＴＭＧ（トリメチルガリウム）ガス及びＮＨ３ガスを供給し、介在層２０の上にＧａＮをエピタキシャル成長により堆積する工程を含んでよい。第２半導体層３２を形成する工程は、第１半導体層３１を形成した後に、ＴＭＡガス及びＮＨ３ガスを供給し、第１半導体層３１の上に厚さ６０ｎｍのＡｌＮをエピタキシャル成長により堆積する工程を含んでよい。第１のバッファ領域３０を形成する工程は、これらを順に含むサイクルを繰り返し、成長時間を調節して第１半導体層３１のＧａＮの厚さを、１３０ｎｍ、１５０ｎｍ、１８０ｎｍ、２１０ｎｍ、２５０ｎｍ、３００ｎｍのように変化させる工程を含んでよい。
【００５３】
第２のバッファ領域４０を形成する工程は、第３の格子定数を有する第３半導体層４１を形成する工程と、第４の格子定数を有する第４半導体層４２を形成する工程と、第５の格子定数を有する第５半導体層４３とを形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有する。第３の格子定数は第１の格子定数と略等しい。第５の格子定数は第２の格子定数と略等しい。第４の格子定数は、第３の格子定数と第５の格子定数の間の値を有する。
【００５４】
第３半導体層４１を形成する工程は、ＴＭＧガス及びＮＨ３ガスを供給し、第１のバッファ領域３０の最上の第２半導体層３２の上にＧａＮをエピタキシャル成長により堆積する工程を含んでよい。第４半導体層４２を形成する工程は、ＴＭＧガス、ＴＭＡガス及びＮＨ３ガスを供給して、第３半導体層４１上に厚さ６０ｎｍのＡｌＧａＮをエピタキシャル成長により堆積する工程を含んでよい。このとき、ＴＭＡガスの流量を徐々に増加させるように調節することにより傾斜したＡｌ組成比を有する第４半導体層４２を形成することができる。
【００５５】
第５半導体層４３を形成する工程は、ＴＭＡガス及びＮＨ３ガスを供給し、第４半導体層４２の上に厚さ６０ｎｍのＡｌＮをエピタキシャル成長により堆積する工程を含んでよい。第２のバッファ領域４０を形成する工程は、これらを順に含むサイクルを繰り返し、成長時間を調節して第３半導体層４１のＧａＮの厚さを３００ｎｍ、３７０ｎｍ、４７０ｎｍ、６００ｎｍ、７９０ｎｍ、１０４０ｎｍのように変化させる工程を含んでよい。
【００５６】
活性層７０を形成する工程は、電子走行層５０を形成する工程と、電子走行層５０の上に電子供給層６０を形成する工程を含む。電子走行層５０を形成する工程は、ＴＭＧガス及びＮＨ３ガスを供給して、第２のバッファ領域４０の最上の第５半導体層４３の上に、厚さ１２００ｎｍのＧａＮをエピタキシャル成長により堆積する工程を含んでよい。電子供給層６０を形成する工程は、ＴＭＡガス、ＴＭＧガス、ＮＨ３ガス、及びＳｉＨ４ガスを供給して、電子走行層５０の上に厚さ２５ｎｍのＳｉドープのＡｌＧａＮをエピタキシャル成長により堆積する工程を含んでよい。
【００５７】
少なくとも２つの電極（７２、７４、７６）を形成する工程は、基板１０の表面にシリコン酸化膜を形成する工程と、電極用の開口を形成する工程と、電極を形成する工程を含んでよい。基板１０の表面にシリコン酸化膜を形成する工程は、ＭＯＣＶＤ装置から基板１０を取り出し、プラズマＣＶＤ装置に基板１０を搬入して、基板１０の表面全体にシリコン酸化膜を形成する工程を含んでよい。
【００５８】
電極用の開口を形成する工程は、フォトリソグラフィー及びエッチングによりソース電極及びドレイン電極用の開口を形成する工程を含んでよい。電極を形成する工程は、電子ビーム蒸着によりＴｉとＡｌを順次積層し、リフトオフ法により電子供給層６０とオーミック接触するソース電極７２及びドレイン電極７６を形成する工程を含んでよい。
【００５９】
電極用の開口を形成する工程は、フォトリソグラフィー及びエッチングによりゲート電極用の開口を形成する工程を含んでよい。電極を形成する工程は電子ビーム蒸着によりＰｔとＡｕを順次積層し、リフトオフ法により電子供給層６０とショットキー接触するゲート電極７４を形成する工程を含んでよい。
【００６０】
図１３は、本発明の第２実施形態に係る半導体素子２００の断面図を示す。半導体素子２００は、第２のバッファ領域４０の構成が半導体素子１００と異なる。半導体素子２００の第２のバッファ領域４０以外の構成は、半導体素子１００と同一であってよい。
【００６１】
半導体素子２００における第２のバッファ領域４０の複合層は、第５半導体層４３の上に第６半導体層４４をさらに有する。第６半導体層４４は第５半導体層４３に接して形成される。第６半導体層４４は、第３の格子定数と第５の格子定数の間の第６の格子定数を有する。第６半導体層４４は、第３半導体層４１と第５半導体層４３の間の熱膨張係数を有する。第６半導体層４４はＡｌｘ６Ｉｎｙ６Ｇａ１−ｘ６−ｙ６Ｎ（ただし、０＜ｘ６≦１、０≦ｙ６≦１ 、ｘ６＋ｙ６≦１）を含む。
【００６２】
第６半導体層４４は例えばＡｌＧａＮである。第６半導体層４４は、Ａｌの組成比に応じた格子定数及び熱膨張係数を有する。第６半導体層４４は、格子定数が、基板１０に近い側から遠い側に向かって増加している。つまり、第６半導体層４４は、Ａｌの割合が基板１０に近い側から遠い側に向かって減少する。第１半導体層３１から第６半導体層４４は、Ａｌの組成比の間にｘ１≒ｘ３、ｘ２≒ｘ５、ｘ１、ｘ３≦ｘ４、ｘ６≦ｘ２、ｘ５の関係を有する。
【００６３】
第２のバッファ領域４０は、第３半導体層４１、第４半導体層４２、第５半導体層４３及び第６半導体層４４が順に積層された複合層を例えば６層有する。それぞれの複合層において、第３半導体層４１の層厚は、例えば、基板１０側から順に２３０ｎｍ、３１０ｎｍ、４１０ｎｍ、５４０ｎｍ、７３０ｎｍ、９８０ｎｍである。第４半導体層４２の層厚は例えば６０ｎｍで一定である。第５半導体層４３の層厚は例えば６０ｎｍで一定である。第６半導体層４４の膜厚は例えば６０ｎｍで一定である。
【００６４】
図１４は、第２のバッファ領域４０の膜厚方向におけるＡｌ組成比の変化を示す。ここでは、第３半導体層４１のＡｌの割合を０％とし、第５半導体層４３のＡｌの割合を１００％として示すが、これに限定されない。第４半導体層４２のＡｌの割合は第３半導体層４１から第５半導体層４３に向かって直線的に増加している。第６半導体層４４のＡｌの割合は第５半導体層４３から第３半導体層４１に向かって直線的に減少している。半導体素子２００について、各層の膜厚、各層の材料、印加電圧等の条件を、半導体素子１００の場合と同様の条件としてリーク電流を測定した結果、リーク電流は約１Ｅ−９Ａとなり、半導体素子１００に比べてさらに低減された。
【００６５】
次に、本発明の第２実施形態に係る半導体素子２００の製造方法を説明する。半導体素子２００の製造方法は、第２のバッファ領域４０を形成する工程以外は半導体素子１００の製造方法と同様なので説明を省略する。第２のバッファ領域４０を形成する工程は、第３の格子定数を有する第３半導体層４１を形成する工程と、第４の格子定数を有する第４半導体層４２を形成する工程と、第５の格子定数を有する第５半導体層４３を形成する工程と、第６の格子定数を有する第６半導体層４４を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有する。第３の格子定数は第１の格子定数と略等しい。第５の格子定数は第２の格子定数と略等しい。第６の格子定数は第３の格子定数と第５の格子定数の間の値を有する。第４の格子定数は第３の格子定数と第５の格子定数の間の値を有する。
【００６６】
第３半導体層４１を形成する工程は、ＴＭＧガス及びＮＨ３ガスを供給し、第１のバッファ領域３０の最上の第２半導体層３２の上にＧａＮをエピタキシャル成長により堆積する工程を含んでよい。第４半導体層４２を形成する工程は、ＴＭＧガス、ＴＭＡガス及びＮＨ３ガスを供給して、第３半導体層４１上に厚さ６０ｎｍのＡｌＧａＮをエピタキシャル成長により堆積する工程を含んでよい。このとき、ＴＭＡガスの流量を徐々に増加させるように調節することにより傾斜したＡｌ組成比を有する第４半導体層４２を形成することができる。
【００６７】
第５半導体層４３を形成する工程は、ＴＭＡガス及びＮＨ３ガスを供給し、第４半導体層４２の上に厚さ６０ｎｍのＡｌＮをエピタキシャル成長により堆積する工程を含んでよい。第６半導体層４４を形成する工程は、ＴＭＧガス、ＴＭＡガス及びＮＨ３ガスを供給して、第４半導体層４２上に厚さ６０ｎｍのＡｌＧａＮをエピタキシャル成長により堆積する工程を含んでよい。このとき、ＴＭＡガスの流量を徐々に減少させるように調節することにより傾斜したＡｌ組成比を有する第６半導体層４４を形成することができる。第２のバッファ領域４０を形成する工程は、第３半導体層４１を形成する工程から第６半導体層４４を形成する工程までの工程を繰り返す。このとき、成長時間を調節して第３半導体層４１のＧａＮの厚さを２３０ｎｍ、３１０ｎｍ、４１０ｎｍ、５４０ｎｍ、７３０ｎｍ、９８０ｎｍのように変化させてよい。
【００６８】
図１５は、第４半導体層４２及び第６半導体層４４におけるＡｌ組成比変化の他の例を示す。第４半導体層４２のＡｌの組成比は、第３半導体層４１から第５半導体層４３にかけて曲線状に増加している。なお、Ａｌの組成比の増加は、第５半導体層４３に近いほど急峻である。
【００６９】
また、第６半導体層４４のＡｌの組成比は、第５半導体層４３から第３半導体層４１にかけて曲線状に減少している。なお、Ａｌの組成比の減少は、第３半導体層４１に近いほど急峻である。第４半導体層４２及び第６半導体層４４をこのように構成した場合であっても、半導体素子２００のリーク電流は、半導体素子１００よりも低くなった。
【００７０】
図１６は、第４半導体層４２及び第６半導体層４４におけるＡｌ組成比変化の他の例を示す。第４半導体層４２のＡｌの組成比は、第３半導体層４１から第５半導体層４３にかけて５％のステップで段階的に増加している。また、第６半導体層４４のＡｌの組成比は、第５半導体層４３から第３半導体層４１にかけて５％のステップで段階的に減少している。第４半導体層４２及び第６半導体層４４をこのように構成した場合であっても、半導体素子２００のリーク電流は、半導体素子１００よりも低くなった。
【００７１】
図１７は、第４半導体層４２及び第６半導体層４４におけるＡｌ組成比変化の他の例を示す。第４半導体層４２のＡｌの組成比は、第３半導体層４１から第５半導体層４３にかけて２５％のステップで段階的に増加している。また、第６半導体層４４のＡｌの組成比は、第５半導体層４３から第３半導体層４１にかけて２５％のステップで段階的に減少している。第４半導体層４２及び第６半導体層４４をこのように構成した場合であっても、半導体素子２００のリーク電流は、半導体素子１００よりも低くなった。
【００７２】
図１８は、第４半導体層４２及び第６半導体層４４におけるＡｌ組成比変化の他の例を示す。第４半導体層４２のＡｌの組成比は、第３半導体層４１から第５半導体層４３にかけて途中まで直線的に増加し、その後減少し、再び直線的に増加している。また、第６半導体層４４のＡｌの組成比は、第５半導体層４３から第３半導体層４１にかけて途中まで直線的に減少し、その後増加し、再び直線的に減少している。第４半導体層４２及び第６半導体層４４をこのように構成した場合であっても、半導体素子２００のリーク電流は、半導体素子１００よりも低くなった。
【００７３】
図１９は、第４半導体層４２及び第６半導体層４４におけるＡｌ組成比変化の他の例を示す。第４半導体層４２のＡｌの組成比は、第３半導体層４１から第５半導体層４３にかけて途中まで曲線状に増加しその後段階的に増加している。なお、Ａｌの組成比が曲線状に変化する領域では、Ａｌの組成比の増加は、第５半導体層４３に近いほど急峻である。
【００７４】
また、第６半導体層４４のＡｌの組成比は、第５半導体層４３から第３半導体層４１にかけて途中まで段階的に減少し途中から曲線状に減少している。なお、Ａｌの組成比が曲線状に変化する領域では、Ａｌの組成比の減少は、第３半導体層４１に近いほど急峻である。第４半導体層４２及び第６半導体層４４をこのように構成した場合であっても、半導体素子２００のリーク電流は、半導体素子１００よりも低くなった。
【００７５】
図２０は、第４半導体層４２及び第６半導体層４４におけるＡｌ組成比変化の他の例を示す。第４半導体層４２のＡｌの組成比は、第３半導体層４１から第５半導体層４３にかけて曲線状に増加している。なお、Ａｌの組成比の増加は、第５半導体層４３に近いほど急峻である。
【００７６】
また、第６半導体層４４のＡｌの組成比は、第５半導体層４３から第３半導体層４１にかけて段階的に減少している。第４半導体層４２及び第６半導体層４４をこのように構成した場合であっても、半導体素子２００のリーク電流は、半導体素子１００よりも低くなった。
【００７７】
図２１は、第４半導体層４２及び第６半導体層４４におけるＡｌ組成比変化の他の例を示す。第４半導体層４２及び第６半導体層４４は、厚さが第５半導体層４３より薄く、第５半導体層４３と同一組成の層６２を、第５半導体層４３から離間した位置に有する。第４半導体層４２および第６半導体層４４は、層６２を一定の間隔で複数有してよい。第４半導体層４２および第６半導体層４４は、層の途中に例えば厚さ約１ｎｍのＡｌＮ層を有する。こうすることで、さらに反りを制御することができる。また、第４半導体層４２及び第６半導体層４４をこのように構成した場合であっても、半導体素子２００のリーク電流は、半導体素子１００よりも低くなった。
【００７８】
また、第４半導体層４２及び第６半導体層４４は、第５半導体層４３との境界及び第３半導体層４１との境界の少なくとも一方に、厚さが第５半導体層４３より薄い半導体層を有してよい。当該半導体層は、第４半導体層４２または第６半導体層４４と接する層と異なる組成を有する。
【００７９】
図２２は、第３半導体層４１と第４半導体層４２との境界、および、第５半導体層４３と第６半導体層４４との境界に、第５半導体層４３より薄い半導体層６２が形成された場合の、Ａｌ組成比変化の例を示す。例えば、第４半導体層４２は、第３半導体層４１との境界に、第５半導体層４３と同一組成の半導体層６２を有する。半導体層６２は、厚さ約１ｎｍのＡｌＮ層であってよい。
【００８０】
また、第６半導体層４４は、第３半導体層４１との境界に半導体層６２を有してよい。こうすることで、反りをプラス方向に制御することができた。また、第４半導体層４２及び第６半導体層４４をこのように構成した場合であっても、半導体素子２００のリーク電流は、半導体素子１００よりも低くなった。
【００８１】
図２３は、第４半導体層４２と第５半導体層４３との境界、および、第５半導体層４３と第６半導体層４４との境界に、第５半導体層４３より薄い半導体層６４が形成された場合のＡｌ組成比変化の他の例を示す。例えば、第４半導体層４２は、第５半導体層４３との境界に、第３半導体層４１と同一組成の半導体層を有する。半導体層６４は、厚さ約２ｎｍのＧａＮ層であってよい。
【００８２】
また、第６半導体層４４は、第５半導体層４３との境界に半導体層６４を有してよい。こうすることで、第２のバッファ領域４０の表面の結晶性が良くなり平坦化することができた。また、第４半導体層４２及び第６半導体層４４をこのように構成した場合であっても、半導体素子２００のリーク電流は、半導体素子１００より低くなった。
【００８３】
図２４は、第４半導体層４２および第６半導体層４４のそれぞれと、隣接する層との境界において、半導体層６２または半導体層６４が形成された場合のＡｌ組成比変化の他の例を示す。各境界に形成される半導体層６２および半導体層６４は、図２２および図２３に示した半導体層６２および半導体層６４と同様であってよい。
【００８４】
本例の、第４半導体層４２は、第３半導体層４１との境界に厚さ約０．２ｎｍのＡｌＮ層を有してよい。また、第４半導体層４２は、第５半導体層４３との境界に厚さ約０．２ｎｍのＧａＮ層を有してよい。また、第６半導体層４４は、第５半導体層４３との境界に厚さ約０．２ｎｍのＧａＮ層を有してよい。また、第６半導体層４４は、第１半導体層３１との境界に厚さ約０．２ｎｍのＡｌＮ層を有してよい。
【００８５】
こうすることで反りを制御しつつ第２のバッファ領域４０の表面の結晶性を良くし平坦化することができる。また、第４半導体層４２及び第６半導体層４４をこのように構成した場合であっても、半導体素子２００のリーク電流は、半導体素子１００よりも低くなった。
【００８６】
図２５は、半導体素子２００の第２のバッファ領域４０における複合層ごとの第４半導体層４２及び第６半導体層４４の層厚を変化させた場合の、各複合層のＡｌ組成比の変化例を示す。ここで、基板１０に最も近い複合層を第１層目とし、基板１０に最も遠い複合層を第６層目とする。
【００８７】
本例では、基板１０から離れるに従い、第４半導体層４２および第６半導体層４４の膜厚を小さくした。これに伴い、第１層目の複合層から第６層目の複合層に向かって、第４半導体層４２及び第６半導体層４４のＡｌ組成比の傾きが大きくなっている。
【００８８】
図２６は、図２５に示した例の各複合層における第４半導体層４２と第６半導体層４４の層厚を示す。なお図２６における横軸は、第１層目から第６層目までの複合層を示す。第４半導体層４２及び第６半導体層４４は第１層目から第６層目まで一定の割合で厚さが減少している。第２のバッファ領域４０をこのように構成した場合であっても、半導体素子２００のリーク電流は、半導体素子１００より低くなった。
【００８９】
図２７は、第２のバッファ領域４０の複合層数が異なる例におけるリーク電流及び反り量との関係を示す。なお本例では、半導体素子２００の総膜厚を一定にし、かつ、第１のバッファ領域３０および第２のバッファ領域４０における総複合層数を１２とした。また、図２７における横軸は、ＡｌＧａＮ層が含まれている複合層の数、すなわち、第２のバッファ領域４０の複合層の数を示す。
【００９０】
第２のバッファ領域４０の複合数がゼロの場合（すなわち、第２のバッファ領域４０が無い場合）には、バッファ層として機能するのは第１のバッファ領域３０のみとなる。この場合、リーク電流は１Ｅ−６Ａと大きい値を有し、反り量はプラス方向に大きい値を有する。
【００９１】
第２のバッファ領域４０が複合層を１層有すると、リーク電流は１Ｅ−８Ａ以下まで低減され、反り量も大きく減少する。そして、第２のバッファ領域４０の複合層数を増やすに従い、リーク電流及び反り量が徐々に減少する。
【００９２】
ただし、第２のバッファ領域４０の複合層数が１２の場合（すなわち、第１のバッファ領域３０が無い場合）には、バッファ層として機能するのは第２のバッファ領域４０のみとなる。この場合、リーク電流は１Ｅ−１０Ａまで減少するが、反り量がマイナス方向へ大きい値を有する。このため、基板は大きく下に凸に反ってしまいデバイス作成が困難となり好ましくない。したがって、第１のバッファ領域３０と第２のバッファ領域４０を組み合わせることが有効である。
【００９３】
図２８は、第２のバッファ領域４０の第４半導体層４２及び第６半導体層４４の厚さとリーク電流との関係を示す。なお図２８における横軸は、ＡｌＧａＮ１層あたりの厚さ、すなわち、第４半導体層４２及び第６半導体層４４の１層あたりの厚さを示す。
【００９４】
第４半導体層４２及び第６半導体層４４の厚さが１ｎｍ未満ではリーク電流が約１Ｅ−６Ａである。第４半導体層４２及び第６半導体層４４の厚さを１ｎｍ以上とすると、リーク電流は約１Ｅ−７Ａに減少する。したがって、第４半導体層４２及び第６半導体層４４の厚さは１ｎｍ以上が好ましい。
【００９５】
図２９は、第５半導体層４３をＡｌＧａＮとした場合の第５半導体層４３のＡｌの組成比とリーク電流との関係を示す。この場合、第４半導体層４２と第６半導体層４４の最大Ａｌ組成比は、第５半導体層４３のＡｌ組成比と一致する。図２９に示すように、第５半導体層４３のＡｌの組成比を低下させるに従いリーク電流は減少する。しかしながら、Ａｌ組成比が５０％以下になると、第２のバッファ領域４０の歪みを制御できなくなり、活性層７０にクラックが発生する場合がある。第５半導体層４３は、Ａｌ組成比が５０％より大きいＡｌＧａＮであってよい。
【００９６】
図３０は、第２半導体層３２及び第５半導体層４３中にドーピングするＣ濃度とリーク電流との関係を示す。ドーピングするＣ濃度が１Ｅ１７ｃｍ−３以上で９Ｅ１９ｃｍ−３以下であればリーク電流は約７Ｅ−８Ａ以下となり良好である。しかし、Ｃドープ濃度が１Ｅ１７ｃｍ−３未満、または１Ｅ２０ｃｍ−３以上になると、第２半導体層３２及び第５半導体層４３が低抵抗となりリーク電流が大きくなって好ましくない。したがって、第２半導体層３２及び第５半導体層４３に１Ｅ１７ｃｍ−３以上１Ｅ２０ｃｍ−３未満の範囲のドープ濃度でＣをドーピングすることが好ましい。
【００９７】
図３１は、第１半導体層３１及び第３半導体層４１中にドーピングするＣ濃度とリーク電流との関係を示す。ドーピングするＣ濃度が１Ｅ１８ｃｍ−３以上で９Ｅ１９ｃｍ−３以下であればリーク電流は約１Ｅ−９Ａとなり良好である。しかし、Ｃドープ濃度が１Ｅ１７ｃｍ−３未満、または１Ｅ２０ｃｍ−３以上になると、第１半導体層３１及び第３半導体層４１が低抵抗となりリーク電流が大きくなって好ましくない。したがって、第１半導体層３１及び第３半導体層４１に１Ｅ１８ｃｍ−３以上１Ｅ２０ｃｍ−３未満の範囲のドープ濃度でＣをドーピングすることが好ましい。
【００９８】
図３２は、第１のバッファ領域３０の第１半導体層３１の層厚及び複合層数、第２のバッファ領域４０の複合層数及び第３半導体層４１の層厚が異なる例１から５を示す。それぞれの例において、複合層数は、介在層２０の上に積層される複合層の順番を示し、厚さはそれぞれの複合層における第１半導体層３１または第３半導体層４１の層厚を示す。
【００９９】
例１から５において、第３半導体層４１は第１半導体層３１より層が厚い。また、第２のバッファ領域４０の各複合層の第３半導体層４１は、基板１０から離れる方向に層の厚みが徐々に増している。例５において、超格子構造は、厚さが５ｎｍの第１半導体層３１と厚さが５ｎｍの第２半導体層３２から成るペアが２０回繰り返されて構成されている。
【０１００】
図３３は、例１から例５の反り量及びリーク電流の測定結果を示す。いずれの例もリーク電流を９Ｅ−９Ａ以下に低減させることができ、反り量を＋３０から−３０の範囲に制御することができた。これらの結果より、第１のバッファ領域３０の第１半導体層３１の厚さを４００ｎｍ以上とし、第２のバッファ領域４０の複合層の第３半導体層４１の厚さを第１半導体層３１の厚さより厚くし、かつ、基板から離れる方向に徐々に厚くする構成が好ましいことがわかる。
【０１０１】
第１半導体層３１及び第３半導体層４１の層厚は５ｎｍ以上で、かつ、最も厚い層の層厚は４００ｎｍ以上、３０００ｎｍ以下であってよい。第１半導体層３１及び第３半導体層４１のうち最も厚い層の層厚が４００ｎｍ以上であれば、発生する反り量を制御できるので好ましい。また、最も厚い層の層厚が３０００ｎｍ以下であれば、成長時間が十分に短いので生産性が高く好ましい。
【０１０２】
第２半導体層３２及び第５半導体層４３の層厚は、０．５ｎｍ以上であれば第１半導体層３１及び第３半導体層４１に内在する歪みを十分に抑制し、クラックの発生を抑えることができるので好ましい。また、第２半導体層３２及び第５半導体層４３の層厚は、２００ｎｍ以下であれば、成長時間が十分に短いので生産性が高く好ましい。
【０１０３】
第１のバッファ領域３０、第２のバッファ領域４０及び活性層７０を合わせたエピタキシャル層の総膜厚は、リーク電流を抑制し、十分な耐圧を得るために４μｍ以上であることが好ましい。また、第４半導体層４２及び第６半導体層４４の膜組成は、ひとつの複合層において対称でなくてもよく、発生する歪みを制御し、かつ、リーク電流を低減できればどのような膜組成であってもよい。複合層数の合計は２以上であればよく、総膜厚、反り量、転位密度などに応じて変更してよい。
【０１０４】
半導体素子１００および２００としてＨＥＭＴ型の電界効果トランジスタを例に説明してきたが、半導体素子１００および２００はこれに限定されず、絶縁ゲート型（ＭＩＳＦＥＴ、ＭＯＳＦＥＴ）、ショットキーゲート型（ＭＥＳＦＥＴ）などの電界効果トランジスタにも適用することができる。また、ソース電極７２、ゲート電極７４、ドレイン電極７６の代わりにカソード電極及びアノード電極を設けることで形成される各種のダイオードに対しても適用することができる。
【０１０５】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【０１０６】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【０１０７】
１０・・・基板、２０・・・介在層、３０・・・第１のバッファ領域、３１・・・第１半導体層、３２・・・第２半導体層、４０・・・第２のバッファ領域、４１・・・第３半導体層、４２・・・第４半導体層、４３・・・第５半導体層、４４・・・第６半導体層、５０・・・電子走行層、５２・・・ＡｌＮ層、５４・・・ＧａＮ層、５６・・・三角ポテンシャル、６０・・・電子供給層、６２、６４・・・層、７０・・・活性層、７２・・・ソース電極、７４・・・ゲート電極、７６・・・ドレイン電極、１００、２００・・・半導体素子
【図１】
0005495069.tif 000002
【図２】
0005495069.tif 000003
【図３】
0005495069.tif 000004
【図４】
0005495069.tif 000005
【図５】
0005495069.tif 000006
【図６】
0005495069.tif 000007
【図７】
0005495069.tif 000008
【図８】
0005495069.tif 000009
【図９】
0005495069.tif 000010
【図１０】
0005495069.tif 000011
【図１１】
0005495069.tif 000012
【図１２】
0005495069.tif 000013
【図１３】
0005495069.tif 000014
【図１４】
0005495069.tif 000015
【図１５】
0005495069.tif 000016
【図１６】
0005495069.tif 000017
【図１７】
0005495069.tif 000018
【図１８】
0005495069.tif 000019
【図１９】
0005495069.tif 000020
【図２０】
0005495069.tif 000021
【図２１】
0005495069.tif 000022
【図２２】
0005495069.tif 000023
【図２３】
0005495069.tif 000024
【図２４】
0005495069.tif 000025
【図２５】
0005495069.tif 000026
【図２６】
0005495069.tif 000027
【図２７】
0005495069.tif 000028
【図２８】
0005495069.tif 000029
【図２９】
0005495069.tif 000030
【図３０】
0005495069.tif 000031
【図３１】
0005495069.tif 000032
【図３２】
0005495069.tif 000033
【図３３】
0005495069.tif 000034