(57)【特許請求の範囲】
【請求項１】
直流電源の第１入力端と中性点との間に直列接続された第１乃至第４の前段スイッチ素子と、第１の前段スイッチ素子と第２の前段スイッチ素子との接続点に第１端が接続され、第３の前段スイッチ素子と第４の前段スイッチ素子との接続点に第２端が接続された第１充放電コンデンサと、で構成された第１の３レベル回路と、
中性点と前記直流電源の第２入力端との間に直列接続された第５乃至第８の前段スイッチ素子と、第５の前段スイッチ素子と第６の前段スイッチ素子との接続点に第１端が接続され、第７の前段スイッチ素子と第８の前段スイッチ素子との接続点に第２端が接続された第２充放電コンデンサと、で構成された第２の３レベル回路と、
第１乃至第４の端子に対してブリッジ接続された第１乃至第４の後段スイッチ素子を備え、前記第２の前段スイッチ素子と前記第３の前段スイッチ素子との接続点に第１端が接続され、前記第６の前段スイッチ素子と前記第７の前段スイッチ素子との接続点に第２端が接続されたブリッジクランプ回路と、
前記ブリッジクランプ回路の第１の後段スイッチ素子と第２の後段スイッチ素子との接続点と第１出力端との間に接続された第１インダクタと、
前記ブリッジクランプ回路の第３の後段スイッチ素子と第４の後段スイッチ素子との接続点と第２出力端との間に接続された第２インダクタと、
を備えたインバータ装置。
【請求項２】
前記第１の後段スイッチ素子および前記第４の後段スイッチ素子は同時にオン／オフされ、前記第２の後段スイッチ素子および前記第３の後段スイッチ素子は同時にオフ／オンされ、且つ前記第１〜第４の後段スイッチ素子のスイッチング周波数は前記第１出力端と第２出力端との間に発生する交流電源電圧の周波数であり、
前記第１乃至第８のスイッチ素子のスイッチング周波数は、前記第１〜第４の後段スイッチ素子のスイッチング周波数より高く、前記第１インダクタおよび第２インダクタによる平滑作用が生じる周波数である、請求項１に記載のインバータ装置。
【請求項３】
前記直流電源の第１入力端と第２入力端との間に接続され、直列接続された２つのコンデンサを備え、この２つのコンデンサ同士の接続点を中性点とするコンデンサ分圧回路を備えた、請求項１または２に記載のインバータ装置。
【請求項４】
前記第１乃至第８の前段スイッチ素子はＭＯＳ−ＦＥＴである、請求項１〜３のいずれかに記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＡＣインバータ装置に関し、特にマルチレベル回路を備えたインバータ装置に関するものである。
【背景技術】
【０００２】
近年、例えば太陽光発電システムが普及し、その高効率化の観点から、電力系統（以下、単に「系統」）連系インバータは非絶縁型が主流となっている。絶縁型インバータにおいて正弦波電圧を発生するために（正弦波電流を系統へ注入するために）、３つ以上の複数の電圧を出力するマルチレベル回路を備えたインバータ装置が例えば特許文献１に示されている。
【０００３】
特許文献１の図１には、直流電源の正負極端子間に４つのコンデンサの直列回路および８つのスイッチ素子の直列回路が設けられ、これらのコンデンサの接続点とスイッチ素子の接続点との間にスイッチ素子およびダイオードが接続された、５レベルインバータの構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２２３００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
系統に連携するインバータ装置を構成する場合に、例えば三相交流の系統に接続されるインバータ装置は前記単相のインバータ装置を３組設けることになる。また、例えば家庭用の単相三線式系統に接続されるインバータ装置を構成するためには、前記単相のインバータ装置を２組設けることになる。
【０００６】
しかし、マルチレベル回路はレベル数をｎとすれば２（ｎ−１）個のスイッチ素子が必要であるので、特に家庭用では半導体素子やその他の受動部品のコスト増加が課題となる。
【０００７】
本発明の目的は、少ない数のスイッチ素子で構成でき、小型・低コストなインバータ装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のインバータ装置は、
直流電源の第１入力端と中性点との間に直列接続された第１乃至第４の前段スイッチ素子（Ｓ１〜Ｓ４）と、第１の前段スイッチ素子（Ｓ１）と第２の前段スイッチ素子（Ｓ２）との接続点に第１端が接続され、第３の前段スイッチ素子（Ｓ３）と第４の前段スイッチ素子（Ｓ４）との接続点に第２端が接続された第１充放電コンデンサ（Ｃｆ１）と、で構成された第１の３レベル回路と、
中性点と前記直流電源の第２入力端との間に直列接続された第５乃至第８の前段スイッチ素子（Ｓ５〜Ｓ８）と、第５の前段スイッチ素子（Ｓ５）と第６の前段スイッチ素子（Ｓ６）との接続点に第１端が接続され、第７の前段スイッチ素子（Ｓ７）と第８の前段スイッチ素子（Ｓ８）との接続点に第２端が接続された第２充放電コンデンサ（Ｃｆ２）と、で構成された第２の３レベル回路と、
第１乃至第４の端子に対してブリッジ接続された第１乃至第４の後段スイッチ素子（Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗ）を備え、前記第２の前段スイッチ素子（Ｓ２）と前記第３の前段スイッチ素子（Ｓ３）との接続点に第１端が接続され、前記第６の前段スイッチ素子（Ｓ６）と前記第７の前段スイッチ素子（Ｓ７）との接続点に第２端が接続されたブリッジクランプ回路（後段スイッチング回路）と、
前記ブリッジクランプ回路の第１の後段スイッチ素子（Ｓ１Ｕ）と第２の後段スイッチ素子（Ｓ２Ｕ）との接続点と第１出力端との間に接続された第１インダクタ（Ｌ１）と、
前記ブリッジクランプ回路の第３の後段スイッチ素子（Ｓ１Ｗ）と第４の後段スイッチ素子（Ｓ２Ｗ）との接続点と第２出力端との間に接続された第２インダクタ（Ｌ２）と、
を備えたことを特徴としている。
【０００９】
この構成により、従来のインバータ装置に備えられているマルチレベル回路に比べて少ない数のスイッチ素子でマルチレベル回路が構成され、小型・低コストなインバータ装置が構成できる。
【００１０】
前記第１の後段スイッチ素子（Ｓ１Ｕ）および前記第４の後段スイッチ素子（Ｓ２Ｗ）は同時にオン／オフされ、前記第２の後段スイッチ素子（Ｓ２Ｕ）および前記第３の後段スイッチ素子（Ｓ１Ｗ）は同時にオフ／オンされ、且つ前記第１〜第４の後段スイッチ素子のスイッチング周波数は前記第１出力端と第２出力端との間に発生する交流電源電圧の周波数（系統の周波数）であり、
前記第１乃至第８のスイッチ素子（Ｓ１〜Ｓ８）のスイッチング周波数は、前記第１〜第４の後段スイッチ素子のスイッチング周波数より高く、前記第１インダクタ（Ｌ１）および第２インダクタ（Ｌ２）による平滑作用が生じる周波数であることが好ましい。
【００１１】
この構成により、系統へ電力を供給するインバータ装置として用いることができる。
【００１２】
前記直流電源の第１入力端と第２入力端との間に接続され、直列接続された２つのコンデンサを備え、この２つのコンデンサ同士の接続点を中性点（ＮＰ）とするコンデンサ分圧回路を備えることが好ましい。
【００１３】
この構成により、単一極性の直流電圧を入力して、単相三線式の正弦波電圧を発生することができる。
【００１４】
前記第１乃至第８の前段スイッチ素子（Ｓ１〜Ｓ８）はＭＯＳ−ＦＥＴであることが好ましい。これによりさらに低コスト化できる。
【発明の効果】
【００１５】
本発明によれば、少ない数のスイッチ素子で構成でき、小型・低コストなインバータ装置を構成することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は第１の実施形態に係るインバータ装置１０１の一部ブロック化回路図である。
【図２】図２はインバータ装置１０１の回路図である。
【図３】図３は第１の３レベル回路１２１の回路図である。
【図４】図４は第１の３レベル回路１２１の４つのスイッチ素子Ｓ１〜Ｓ４の状態と出力電圧（電位）Ｖｏとの関係を示す図である。
【図５】図５は４つの状態における第１の３レベル回路１２１の等価回路図である。
【図６】図６は第１の３レベル回路１２１の出力電圧を基にしてとり得る電圧の範囲を表す図である。
【図７】図７は第２の３レベル回路１２２の回路図である。
【図８】図８は第２の３レベル回路１２２の４つのスイッチ素子Ｓ５〜Ｓ８の状態と出力電圧（電位）Ｖｏとの関係を示す図である。
【図９】図９は４つの状態における第２の３レベル回路１２２の等価回路図である。
【図１０】図１０は第２の３レベル回路１２２の出力電圧を基にしてとり得る電圧の範囲を表す図である。
【図１１】図１１は第１の３レベル回路１２１および第２の３レベル回路１２２から出力される電圧を基にしてとり得る電圧の範囲を示す図である。
【図１２】図１２は、８つの前段スイッチ素子Ｓ１〜Ｓ８の状態、４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗの状態、および出力電圧Ｖｕ，Ｖｗの瞬時値の関係を示す図である。
【図１３】図１３は図１２に示した状態ＣＰ１〜ＣＰ４における電流経路を示す図である。
【図１４】図１４は図１２に示した状態ＣＰ５〜ＣＰ８における電流経路を示す図である。
【図１５】図１５は５レベルの電圧、出力電圧Ｖｕの目標値Vu* 、および出力電圧Ｖｗの目標値Vw* の関係を示す図である。
【図１６】図１６は図１５の時間区分、電圧区分およびスイッチングパターンの関係を示す図である。
【図１７】図１７は出力電圧Ｖｕに関してＰＷＭ制御されたときのＰＷＭ変調電圧Vu_pwm および目標値Vu* の波形図である。
【図１８Ａ】図１８Ａは半サイクル信号Ｆｐが０〜Ｖｄｃ／４の範囲であるときの、ＰＷＭ変調電圧Vu_pwm の波形およびスイッチ素子Ｓ１〜Ｓ４のゲート電圧波形である。
【図１８Ｂ】図１８Ｂは半サイクル信号ＦｐがＶｄｃ／４〜Ｖｄｃ／２の範囲であるときの、ＰＷＭ変調電圧Vu_pwm の波形およびスイッチ素子Ｓ１〜Ｓ４のゲート電圧波形である。
【図１９】図１９（Ａ）は、第２の実施形態のインバータ装置における第１の３レベル回路１２１のスイッチ素子Ｓ１〜Ｓ４の状態と出力電圧との関係、図１９（Ｂ）は第２の３レベル回路１２２のスイッチ素子Ｓ５〜Ｓ８の状態と出力電圧との関係を示す図である。
【図２０】図２０は、図１５に示した時間区分、第１・第２の３レベル回路のスイッチングパターン、ブリッジクランプ回路の状態、および端子Ｕ，Ｗの平均電圧の関係を示す図である。
【図２１】図２１は、図１９（Ａ）に示した４つの状態ＣＰ１〜ＣＰ４における電流経路を示す図である。
【図２２】図２２は、図１９（Ｂ）に示した４つの状態ＣＰ５〜ＣＰ８における電流経路を示す図である。
【図２３】図２３は第３の実施形態に係るインバータ装置１０３の回路図である。
【発明を実施するための形態】
【００１７】
本発明の実施の形態について、各図を参照して順に説明する。
【００１８】
《第１の実施形態》
図１は第１の実施形態に係るインバータ装置１０１の一部ブロック化回路図である。インバータ装置１０１は、直流電源電圧を入力する第１入力端ＩＮ１、第２入力端ＩＮ２、交流電圧を出力する第１出力端ＯＵＴ１および第２出力端ＯＵＴ２を備えている。第１入力端ＩＮ１および第２入力端ＩＮ２に例えば太陽光発電パネルにより発電された直流電圧が印加される。図１においてＳｕ，ＳｗはＵ相とＷ相を有する単相三線式系統を表している。第１出力端ＯＵＴ１と中性点ＮＰとの間に実効電圧１００Ｖの交流電圧が掛かり、中性点ＮＰと第２出力端ＯＵＴ２との間に実効電圧１００Ｖの交流電圧が掛かり、第１出力端ＯＵＴ１と第２出力端ＯＵＴ２との間に実効電圧２００Ｖの交流電圧が掛かる。
【００１９】
第１入力端ＩＮ１とグランドとの間に第１の３レベル回路１２１が接続されていて、第２入力端ＩＮ２とグランドとの間に第２の３レベル回路１２２が接続されている。
【００２０】
第１の３レベル回路１２１と第２の３レベル回路１２２との間にはブリッジクランプ回路１３０が接続されている。
【００２１】
ブリッジクランプ回路１３０の第１の後段スイッチ素子Ｓ１Ｕと第２の後段スイッチ素子Ｓ２Ｕとの接続点と第１出力端ＯＵＴ１との間には第１インダクタＬ１が接続されている。ブリッジクランプ回路１３０の第３の後段スイッチ素子Ｓ１Ｗと第４の後段スイッチ素子Ｓ２Ｗとの接続点と第２出力端ＯＵＴ２との間には第２インダクタＬ２が接続されている。
【００２２】
２つの３レベル回路１２１，１２２によって前段スイッチング回路１２０が構成されている。したがってブリッジクランプ回路１３０は「後段スイッチング回路」ということもできる。
【００２３】
第１の３レベル回路１２１および第２の３レベル回路１２２はいずれも、入力されるＨ（ハイ）側の電位からＬ（ロー）側の電位の範囲内の電位を出力する。第１入力端ＩＮ１にはＶｄｃ／２が印加され、第２入力端ＩＮ２には−Ｖｄｃ／２が印加される。したがって、第１の３レベル回路１２１は、そのＨ（ハイ）側の電位がＶｄｃ／２、Ｌ（ロー）側の電位が０であるので、第１の３レベル回路１２１の出力端の電位はＶｄｃ／２〜０の範囲をとる。また、第２の３レベル回路１２２は、そのＨ（ハイ）側の電位が０、Ｌ（ロー）側の電位が−Ｖｄｃ／２であるので、第２の３レベル回路１２２の出力端の電位は０〜−Ｖｄｃ／２の範囲をとる。したがって、第１の３レベル回路１２１および第２の３レベル回路１２２によって、５つの電圧レベルを用いて電圧変換を行う５レベル回路として作用する。
【００２４】
ブリッジクランプ回路１３０は、第１の３レベル回路１２１の出力をインダクタＬ１を介して第１出力端ＯＵＴ１へ接続（クランプ）し、且つ第２の３レベル回路１２２の出力をインダクタＬ２を介して第２出力端ＯＵＴ２へ接続（クランプ）する状態（第１状態）と、第１の３レベル回路１２１の出力をインダクタＬ２を介して第２出力端ＯＵＴ２へ接続（クランプ）し、且つ第２の３レベル回路１２２の出力をインダクタＬ１を介して第１出力端ＯＵＴ１へ接続（クランプ）する状態（第２状態）とを切り替える。第１状態は系統の電源周波数の前半サイクル、第２状態は系統の電源周波数の後半サイクルに対応する。
【００２５】
図２はインバータ装置１０１の回路図である。第１の３レベル回路１２１は、第１入力端ＩＮ１とグランドとの間に直列接続された第１乃至第４の前段スイッチ素子（Ｓ１〜Ｓ４）と、第１の前段スイッチ素子Ｓ１と第２の前段スイッチ素子Ｓ２との接続点に第１端が接続され、第３の前段スイッチ素子Ｓ３と第４の前段スイッチ素子Ｓ４との接続点に第２端が接続された第１充放電コンデンサ（Ｃｆ１）と、で構成されている。また、第２の３レベル回路１２２は、第２入力端ＩＮ２とグランドとの間に直列接続された第５乃至第８の前段スイッチ素子（Ｓ５〜Ｓ８）と、第５の前段スイッチ素子Ｓ５と第６の前段スイッチ素子Ｓ６との接続点に第１端が接続され、第７の前段スイッチ素子Ｓ７と第８の前段スイッチ素子Ｓ８との接続点に第２端が接続された第２充放電コンデンサ（Ｃｆ２）と、で構成されている。
【００２６】
ブリッジクランプ回路１３０は、第１乃至第４の端子Ｓ，Ｔ，Ｕ，Ｗに対してブリッジ接続された第１乃至第４の後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗを備えている。第２の前段スイッチ素子Ｓ２と第３の前段スイッチ素子Ｓ３との接続点に第１の端子Ｓが接続され、第６の前段スイッチ素子Ｓ６と第７の前段スイッチ素子Ｓ７との接続点に第２の端子Ｔが接続されている。また、第１の後段スイッチ素子Ｓ１Ｕと第２の後段スイッチ素子Ｓ２Ｕとの接続点に第３の端子Ｕが接続され、第３の後段スイッチ素子Ｓ１Ｗと第４の後段スイッチ素子Ｓ２Ｗとの接続点に第４の端子Ｗが接続されている。
【００２７】
８つの前段スイッチ素子Ｓ１〜Ｓ８および４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２ＷはいずれもＭＯＳ−ＦＥＴであり、図２においてはボディダイオードも図示している。３レベル回路１２１，１２２を直列に接続しているので、８つのスイッチ素子Ｓ１〜Ｓ８のそれぞれに低耐圧のスイッチ素子を用いることができる。そのため、この８つの前段スイッチ素子Ｓ１〜Ｓ８をIGBT（Insulated Gate Bipolar Transistor）ではなく、ＭＯＳ−ＦＥＴで構成することができ、低コスト化できる。
【００２８】
図３は第１の３レベル回路１２１の回路図、図４はその４つのスイッチ素子Ｓ１〜Ｓ４の状態と出力電圧（電位）Ｖｏとの関係を示す図である。ここでは４つのスイッチ素子Ｓ１〜Ｓ４は４つの状態Ｈ，Ｍｃ，Ｍｄ，Ｌを採る。
【００２９】
図５は前記４つの状態における第１の３レベル回路１２１の等価回路図である。状態Ｈではスイッチ素子Ｓ１，Ｓ２がＯＮ、Ｓ３，Ｓ４がＯＦＦであるので、出力電圧ＶｏはＶｄｃ／２である。状態Ｌではスイッチ素子Ｓ３，Ｓ４がＯＮ、Ｓ１，Ｓ２がＯＦＦであるので、出力電圧Ｖｏは０である。状態Ｍｃではスイッチ素子Ｓ１，Ｓ３がＯＮ、Ｓ２，Ｓ４がＯＦＦであるので、出力電圧ＶｏはＶｄｃ／２−Ｖｃである。ここでＶｃは第１充放電コンデンサＣｆ１の充電電圧である。Ｖｃ＝Ｖｄｃ／４であるとすると、出力電圧Ｖｏ＝Ｖｄｃ／４である。状態Ｍｄではスイッチ素子Ｓ２，Ｓ４がＯＮ、Ｓ１，Ｓ３がＯＦＦであるので、出力電圧ＶｏはＶｃである。ここでＶｃ＝Ｖｄｃ／４であるとすると、出力電圧Ｖｏ＝Ｖｄｃ／４である。第１充放電コンデンサＣｆ１の充電電荷量と放電電荷量とは等しいものと見なせるので、状態Ｍｃでの出力電圧Ｖｏと状態Ｍｄでの出力電圧Ｖｏとは等しい。すなわち第１充放電コンデンサＣｆ１の充電電圧ＶｃはＶｄｃ／２の１／２であるＶｄｃ／４を中心として充放電される。第１充放電コンデンサＣｆ１に対する充放電時定数がスイッチング周波数に対して十分に大きければ、上記充電電圧Ｖｃの変動幅は小さく、Ｖｃ≒Ｖｄｃ／４と見なせる。第１充放電コンデンサＣｆ１の充放電による出力電圧Ｖｏの変動については後に説明する。
【００３０】
図６は第１の３レベル回路１２１の出力電圧を基にしてとり得る電圧の範囲を表す図である。上述のとおり、４つのスイッチ素子Ｓ１〜Ｓ４のスイッチングにより、４つの状態Ｈ，Ｍｃ，Ｍｄ，Ｌを選択することで、Ｖｄｃ／２〜０の範囲で電圧を出力できる。
【００３１】
図７は第２の３レベル回路１２２の回路図、図８はその４つのスイッチ素子Ｓ５〜Ｓ８の状態と出力電圧（電位）Ｖｏとの関係を示す図である。ここでは４つのスイッチ素子Ｓ５〜Ｓ８は４つの状態Ｈ，Ｍｃ，Ｍｄ，Ｌを採る。
【００３２】
図９は前記４つの状態における第２の３レベル回路１２２の等価回路図である。状態Ｈではスイッチ素子Ｓ７，Ｓ８がＯＮ、Ｓ５，Ｓ６がＯＦＦであるので、出力電圧Ｖｏは−Ｖｄｃ／２である。状態Ｌではスイッチ素子Ｓ５，Ｓ６がＯＮ、Ｓ７，Ｓ８がＯＦＦであるので、出力電圧Ｖｏは０である。状態Ｍｃではスイッチ素子Ｓ６，Ｓ８がＯＮ、Ｓ５，Ｓ７がＯＦＦであるので、出力電圧Ｖｏは−Ｖｄｃ／２＋Ｖｃである。ここでＶｃは第２充放電コンデンサＣｆ２の充電電圧である。Ｖｃ＝Ｖｄｃ／４であるとすると、出力電圧Ｖｏ＝−Ｖｄｃ／４である。状態Ｍｄではスイッチ素子Ｓ５，Ｓ７がＯＮ、Ｓ６，Ｓ８がＯＦＦであるので、出力電圧Ｖｏは−Ｖｃである。ここでＶｃ＝Ｖｄｃ／４であるとすると、出力電圧Ｖｏ＝−Ｖｄｃ／４である。第２充放電コンデンサＣｆ２の充電電荷量と放電電荷量とは等しいものと見なせるので、状態Ｍｃでの出力電圧Ｖｏと状態Ｍｄでの出力電圧Ｖｏとは等しい。すなわち第２充放電コンデンサＣｆ２の充電電圧ＶｃはＶｄｃ／２の１／２であるＶｄｃ／４を中心として充放電される。第２充放電コンデンサＣｆ２に対する充放電時定数がスイッチング周波数に対して十分に大きければ、上記充電電圧Ｖｃの変動幅は小さく、Ｖｃ≒Ｖｄｃ／４と見なせる。
【００３３】
図１０は第２の３レベル回路１２２の出力電圧を基にしてとり得る電圧の範囲を表す図である。上述のとおり、４つのスイッチ素子Ｓ５〜Ｓ８のスイッチングにより、４つの状態Ｈ，Ｍｃ，Ｍｄ，Ｌを選択することで、０〜−Ｖｄｃ／２の範囲で電圧を出力できる。
【００３４】
図１１は前記第１の３レベル回路１２１および第２の３レベル回路１２２から出力される電圧を基にしてとり得る電圧の範囲を示す図である。このようにして、第１の３レベル回路１２１および第２の３レベル回路１２２によって５レベル回路が構成される。
【００３５】
図１２は、前記８つの前段スイッチ素子Ｓ１〜Ｓ８の状態、前記４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗの状態、および出力電圧Ｖｕ，Ｖｗ（図２参照）の瞬時値の関係を示す図である。図１３・図１４は図１２に示した８つの状態ＣＰ１〜ＣＰ８における電流経路を示す図である。状態ＣＰ１，ＣＰ８は図５・図９の状態Ｈ、状態ＣＰ２，ＣＰ７は図５・図９の状態Ｍｃ、状態ＣＰ３，ＣＰ６は図５・図９の状態Ｍｄ、状態ＣＰ４，ＣＰ５は図５・図９の状態Ｌ、にそれぞれ対応する。
【００３６】
前記出力電圧Ｖｕ，Ｖｗの瞬時値はＶｄｃ／２，Ｖｄｃ／４，０，−Ｖｄｃ／４、−Ｖｄｃ／２の５レベルのいずれかであるが、系統へ注入される電流が正弦波の半波状となるように前記８つの前段スイッチ素子Ｓ１〜Ｓ８は例えばキャリア周波数２０ｋＨｚでＰＷＭ制御される。また、４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗは系統の電源周波数（５０Ｈｚまたは６０Ｈｚ）の前半サイクルと後半サイクルとで出力極性を反転するので、結局、系統へ正弦波状の電流が注入されることになる。
【００３７】
図１５は前記５レベルの電圧、出力電圧Ｖｕの目標値Vu* 、および出力電圧Ｖｗの目標値Vw* の関係を示す図、図１６は図１５の時間区分、電圧区分およびスイッチングパターンの関係を示す図である。図１５においてグレーの塗り潰し範囲は電圧のとり得る範囲を表している。
【００３８】
これらの図から明らかなように、出力電圧Ｖｕの目標値Vu* が０〜Ｖｄｃ／４の範囲であるとき、ＰＷＭ制御により、図１３に示した４つの状態のうち、状態ＣＰ４→ＣＰ２→ＣＰ４→ＣＰ３→ＣＰ４→ＣＰ２→・・・という状態遷移を結果的に繰り返す。また、出力電圧Ｖｕの目標値Vu* がＶｄｃ／４〜Ｖｄｃ／２の範囲であるとき、ＰＷＭ制御により、図１３に示した４つの状態のうち、状態ＣＰ１→ＣＰ２→ＣＰ１→ＣＰ３→ＣＰ１→ＣＰ２→・・・という状態遷移を結果的に繰り返す。また、出力電圧Ｖｕの目標値Vu* が０〜−Ｖｄｃ／４の範囲であるとき、ＰＷＭ制御により、図１４に示した４つの状態のうち、状態ＣＰ５→ＣＰ６→ＣＰ５→ＣＰ７→ＣＰ５→ＣＰ６→・・・という状態遷移を結果的に繰り返す。また、出力電圧Ｖｕの目標値Vu* が−Ｖｄｃ／４〜−Ｖｄｃ／２の範囲であるとき、ＰＷＭ制御により、図１４に示した４つの状態のうち、状態ＣＰ８→ＣＰ６→ＣＰ８→ＣＰ７→ＣＰ８→ＣＰ６→・・・という状態遷移を結果的に繰り返す。
【００３９】
出力電圧Ｖｗの目標値Vw* についてもＰＷＭ制御により、図１５・図１６に示したとおりのスイッチングパターンの状態遷移を繰り返す。
【００４０】
図１７は出力電圧Ｖｕに関してＰＷＭ制御されたときのＰＷＭ変調電圧Vu_pwm および目標値Vu* の波形図である。ここで、三角波Ｖｃｒ１１，Ｖｃｒ１２は出力電圧が０〜Ｖｄｃ／２であるときのＰＷＭ変調用の参照電圧波形である。また、三角波Ｖｃｒ２１，Ｖｃｒ２２は出力電圧が０〜−Ｖｄｃ／２であるときのＰＷＭ変調用の参照電圧波形である。信号Ｆｐは目標値Vu* の半サイクル信号、信号Ｆｎは目標値Vw* の半サイクル信号である。
【００４１】
このように、目標電圧Vu* が０〜Ｖｄｃ／４の範囲内であるとき、０とＶｄｃ／４の２値でＰＷＭ変調され、目標電圧Vu* がＶｄｃ／４〜Ｖｄｃ／２の範囲内であるとき、Ｖｄｃ／４とＶｄｃ／２の２値でＰＷＭ変調される。同様に、目標電圧Vu* が０〜−Ｖｄｃ／４の範囲内であるとき、０と−Ｖｄｃ／４の２値でＰＷＭ変調され、目標電圧Vu* が−Ｖｄｃ／４〜−Ｖｄｃ／２の範囲内であるとき、−Ｖｄｃ／４と−Ｖｄｃ／２の２値でＰＷＭ変調される。
【００４２】
このように、複数の電圧レベルを用いてＰＷＭ変調により正弦波電圧が生成されるため、インダクタＬ１，Ｌ２に流れるリップル電流が小さくなり、インダクタＬ１，Ｌ２による損失が低減されるので、小型のインダクタＬ１，Ｌ２を用いることができる。
【００４３】
図１８Ａは半サイクル信号Ｆｐが０〜Ｖｄｃ／４の範囲であるときの、ＰＷＭ変調電圧Vu_pwm の波形およびスイッチ素子Ｓ１〜Ｓ４のゲート電圧波形である。また、図１８Ｂは半サイクル信号ＦｐがＶｄｃ／４〜Ｖｄｃ／２の範囲であるときの、ＰＷＭ変調電圧Vu_pwm の波形およびスイッチ素子Ｓ１〜Ｓ４のゲート電圧波形である。
【００４４】
図１８Ａ、図１８Ｂにおいて、ＴｓはＰＷＭ変調のキャリア周波数の１周期である。図中の状態ＣＰ１〜ＣＰ４は図１２に示した状態ＣＰ１〜ＣＰ４と対応している。
【００４５】
既に示したとおり、目標値Vu* のＰＷＭ変調により出力電圧Ｖｏは２値電圧の矩形波となるが、厳密には充放電コンデンサの充放電による変動がある。第１充放電コンデンサＣｆ１への充電期間はＰＷＭ変調電圧Vu_pwm の波形は上昇傾向となり、第１充放電コンデンサＣｆ１の放電期間ではＰＷＭ変調電圧Vu_pwm の波形は下降傾向となる（図５参照）。第１充放電コンデンサＣｆ１に対する充放電時定数がスイッチング周波数に対して十分に大きければ、上記上昇および下降の変動幅は十分に小さくできる。また、第１充放電コンデンサＣｆ１の充放電時定数がスイッチング周波数に対して十分に大きくなくて、ＰＷＭ変調電圧Vu_pwm の波形がある程度変動しても、出力電圧の平均値に対する影響は小さい。上述の作用は第２充放電コンデンサＣｆ２についても同様である。
【００４６】
《第２の実施形態》
第１の実施形態では、特に図１３・図１４に示したように、第１の３レベル回路１２１のスイッチ素子Ｓ１〜Ｓ４と第２の３レベル回路１２２のスイッチ素子Ｓ５〜Ｓ８を対称的に連動して駆動する例を示した。しかし、本発明はそのように駆動されるものに限らない。第２の実施形態では、第１の３レベル回路１２１のスイッチ素子Ｓ１〜Ｓ４と第２の３レベル回路１２２のスイッチ素子Ｓ５〜Ｓ８を独立して駆動する例を示す。
【００４７】
第２の実施形態のインバータ装置の回路構成は図１・図２に示したものと同じである。したがって、以下の説明では図１・図２に示した符号を参照する。
【００４８】
図１９（Ａ）は、第２の実施形態のインバータ装置における第１の３レベル回路１２１のスイッチ素子Ｓ１〜Ｓ４の状態と出力電圧との関係、図１９（Ｂ）は第２の３レベル回路１２２のスイッチ素子Ｓ５〜Ｓ８の状態と出力電圧との関係を示す図である。図２０は、図１５に示した時間区分、第１・第２の３レベル回路のスイッチングパターン、ブリッジクランプ回路の状態、および端子Ｕ，Ｗの平均電圧の関係を示す図である。さらに、図２１は、図１９（Ａ）に示した４つの状態ＣＰ１〜ＣＰ４における電流経路を示す図、図２２は、図１９（Ｂ）に示した４つの状態ＣＰ５〜ＣＰ８における電流経路を示す図である。
【００４９】
これらの図から明らかなように、第１の３レベル回路１２１のスイッチ素子Ｓ１〜Ｓ４と第２の３レベル回路１２２のスイッチ素子Ｓ５〜Ｓ８を独立して駆動してもよい。例えば図２１に示した状態ＣＰ１と図２２に示した状態ＣＰ８とは連動してなくてもよい。
【００５０】
《第３の実施形態》
第１・第２の実施形態では、第１入力端ＩＮ１に正電圧、第２入力端ＩＮ２に負電圧をそれぞれ印加する例を示したが、本発明は正負両極性の電圧を入力するものに限らない。第３の実施形態では単一極性の直流電圧を入力する例を示す。
【００５１】
図２３は第３の実施形態に係るインバータ装置１０３の回路図である。このインバータ装置１０３は、直流電源電圧を入力する第１入力端ＩＮ１、第２入力端ＩＮ２、交流電圧を出力する第１出力端ＯＵＴ１および第２出力端ＯＵＴ２を備えている。第１入力端ＩＮ１と第２入力端ＩＮ２との間に、例えば太陽光発電パネルにより発電された直流電圧が印加される。
【００５２】
第１入力端ＩＮ１と第２入力端ＩＮ２との間にはコンデンサ分圧回路１１０が接続されている。このコンデンサ分圧回路１１０は、２つのコンデンサＣ１，Ｃ２が直列接続され、コンデンサＣ１，Ｃ２の接続点が中性点ＮＰに接続された回路である。
【００５３】
第１の３レベル回路１２１は第１入力端ＩＮ１と中性点ＮＰとの間に接続されていて、第２の３レベル回路１２２は中性点ＮＰと第２入力端ＩＮ２との間に接続されている。その他の回路は図２に示した回路と同じである。
【００５４】
コンデンサ分圧回路１１０の２つのコンデンサＣ１，Ｃ２の容量値は等しく、印加電圧の１／２の電圧を発生する。第１入力端ＩＮ１と第２入力端ＩＮ２との間に印加される直流電圧をＶｄｃで表すと、第２入力端ＩＮ２の電位は０Ｖ、中性点ＮＰの電位はＶｄｃ／２、第１入力端ＩＮ１の電位はＶｄｃである。中性点ＮＰの電位を０Ｖと見なすと、第１入力端ＩＮ１の電位はＶｄｃ／２、第２入力端ＩＮ２の電位は−Ｖｄｃ／２であるので、回路動作は第１の実施形態で示したインバータ装置と同じである。
【００５５】
このようにコンデンサ分圧回路１１０を設けることによって、単一極性の直流電圧を入力して、単相三線式系統に電力を供給することができる。
【符号の説明】
【００５６】
Ｃ１，Ｃ２…コンデンサ
Ｃｆ１…第１充放電コンデンサ
Ｃｆ２…第２充放電コンデンサ
ＩＮ１…直流電源の第１入力端
ＩＮ２…直流電源の第２入力端
Ｌ１…第１インダクタ
Ｌ２…第２インダクタ
ＮＰ…中性点
ＯＵＴ１…第１出力端
ＯＵＴ２…第２出力端
Ｓ１…第１の前段スイッチ素子
Ｓ２…第２の前段スイッチ素子
Ｓ３…第３の前段スイッチ素子
Ｓ４…第４の前段スイッチ素子
Ｓ５…第５の前段スイッチ素子
Ｓ６…第６の前段スイッチ素子
Ｓ７…第７の前段スイッチ素子
Ｓ８…第８の前段スイッチ素子
Ｓ１Ｕ…第１の後段スイッチ素子
Ｓ２Ｕ…第２の後段スイッチ素子
Ｓ１Ｗ…第３の後段スイッチ素子
Ｓ２Ｗ…第４の後段スイッチ素子
Ｓ…第１の端子
Ｔ…第２の端子
Ｕ…第３の端子
Ｗ…第４の端子
１１０…コンデンサ分圧回路
１２０…前段スイッチング回路
１２１…第１の３レベル回路
１２２…第２の３レベル回路
１３０…ブリッジクランプ回路
１０１，１０３…インバータ装置
【図１】
0005626293.tif 000002
【図２】
0005626293.tif 000003
【図３】
0005626293.tif 000004
【図４】
0005626293.tif 000005
【図５】
0005626293.tif 000006
【図６】
0005626293.tif 000007
【図７】
0005626293.tif 000008
【図８】
0005626293.tif 000009
【図９】
0005626293.tif 000010
【図１０】
0005626293.tif 000011
【図１１】
0005626293.tif 000012
【図１２】
0005626293.tif 000013
【図１３】
0005626293.tif 000014
【図１４】
0005626293.tif 000015
【図１５】
0005626293.tif 000016
【図１６】
0005626293.tif 000017
【図１７】
0005626293.tif 000018
【図１８Ａ】
0005626293.tif 000019
【図１８Ｂ】
0005626293.tif 000020
【図１９】
0005626293.tif 000021
【図２０】
0005626293.tif 000022
【図２１】
0005626293.tif 000023
【図２２】
0005626293.tif 000024
【図２３】
0005626293.tif 000025