(57)【特許請求の範囲】
【請求項１】
複数の面及びコンタクト、及び外周部を有する超小型電子素子と、
前記超小型電子素子の第１の面に重なり、かつ前記第１の面から離間しているフレキシブル基板であって、前記フレキシブル基板の外周部が、前記超小型電子素子の前記外周部を越えて伸びている、フレキシブル基板と、
前記フレキシブル基板の表面に露出された先端部を有する複数のエッチングされた導電性ポストであって、前記超小型電子素子と電気的に相互接続され、前記導電性ポストの少なくとも１つは、前記フレキシブル基板の前記外周部に配置されている、複数のエッチングされた導電性ポストと、
前記超小型電子素子の第１の面及び前記フレキシブル基板間に配置された柔軟層であって、当該柔軟層は、前記フレキシブル基板の前記外周部に配置された前記少なくとも１つの導電性ポストと重なり、前記柔軟層は、前記超小型電子素子に対し、前記導電性ポストの互いに独立した動きを可能とする、柔軟層と、
前記超小型電子素子及び前記柔軟層と接触する封入モールド材料であって、前記フレキシブル基板の外周部と重なる、封入モールド材料とを備え、
前記柔軟層が変形することによって、前記端部の高さの相違、又は対応する外部素子の導電性素子の高さの相違のうち少なくとも１に適合することによって、前記導電性素子に前記複数の導電性ポストを押圧することによって、前記導電性ポストの前記端部と前記対応する導電性素子との導電的接触をもたらすようにしてなる、超小型電子部品パッケージ。
【請求項２】
前記封入モールド材料は、前記超小型電子素子と、前記導電ポストから離れて対向する柔軟層の第１の表面とに重なる堅い保護層を含む請求項１に記載の超小型電子部品パッケージ。
【請求項３】
前記堅い保護層は、エポキシ、ガラス及びポリマーからなる群から選択される材料で形成される請求項２に記載の超小型電子部品パッケージ。
【請求項４】
前記フレキシブル基板は、前記柔軟層の外縁部を超えて拡がってギャップを画定し、前記硬い保護層がギャップを充填する請求項２に記載の超小型電子部品パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、２００４年１０月２５日に提出された米国特許仮出願第６０／６２１，８６５号、及び２００４年６月２５日に提出された同第６０／５８３，０６６号の利益を主張する、２００５年５月２７日に提出された米国特許出願第１１／１４０，３１２号の利益を主張し、これらの明細書の開示は参照により本明細書に組み込まれる。
【０００２】
（発明の分野）
本発明は、一般に、超小型電子部品パッケージに関し、より具体的には、該超小型電子部品パッケージを形成及び検査する方法に関する。
【背景技術】
【０００３】
半導体チップ等の超小型デバイスは、典型的には、他の電子コンポーネントに対する多くの入力及び出力接続部を必要とする。半導体チップ又は他の類似のデバイスの入力及び出力のコンタクトは、一般に、（通常、「エリアアレイ」と呼ばれている）該デバイスの表面を実質的にカバーする格子状パターンで、又は、該デバイスの前面の各縁部に平行に及び該縁部に隣接して伸びてもよい細長い列状に、あるいは、該前面の中心に配置されている。典型的には、チップ等のデバイスは、プリント配線基板等の基板上に物理的に取付けなければならない。また、該デバイスのコンタクトは、該配線基板の導電性形状構成に電気的に接続しなければならない。
【０００４】
半導体チップは、通常、パッケージ内に設けられており、このことは、製造中、及び配線基板又は他の回路パネル等の外部基板上への該チップの取付け中の、該チップの取扱いを容易にする。例えば、多くの半導体チップは、表面実装に適したパッケージ内に設けられている。この一般的なタイプの多数のパッケージは、様々な用途のために提案されてきた。最も一般的には、そのようなパッケージは、端子が、誘電体上に、めっきされた又はエッチングされた金属性構造部として形成された、一般に「チップキャリア」と呼ばれている該誘電体素子を含む。それらの端子は、典型的には、該チップキャリア自体に沿って伸びる薄いトレース等の形状構成により、及び該チップのコンタクトと、該端子又はトレースとの間に伸びる微細なリード又はワイヤにより、該チップ自体のコンタクトに接続されている。表面実装工程において、該パッケージは、該パッケージ上の各端子が、該配線基板上の対応する接触パッドと位置合わせされるように、該配線基板上に配置される。はんだ又は他の接合材料は、該端子と該接触パッドとの間に設けられる。該パッケージは、該はんだを溶融し、又は「リフロー」するように、あるいは、他の方法で該接合材料を活性化させるように、アセンブリを加熱することによって、定位置に恒久的に接合することができる。
【０００５】
多くのパッケージは、該パッケージの端子に付着された、典型的には、直径が約０．１ｍｍ〜約０．８ｍｍ（５〜３０ミル）のはんだボールのかたちで、はんだ群を含む。その底面から突出するはんだボールからなる配列を有するパッケージは、一般に、ボールグリッドアレイ又は「ＢＧＡ」パッケージと呼ばれている。ランドグリッドアレイ又は「ＬＧＡ」パッケージと呼ばれる他のパッケージは、はんだから形成された薄い層又はランドによって該基板に固着されている。この種のパッケージは、かなりコンパクトにすることができる。一般に、「チップスケールパッケージ」と呼ばれる特定のパッケージは、該パッケージに内蔵されたデバイスの面積と等しいか、又は、該面積よりもわずかに大きい、該配線基板の面積を専有する。このことは、該アセンブリの全体のサイズが低減され、該基板上の様々なデバイス間の短い相互配線の使用を可能にし、デバイス間の信号伝播時間を限定し、その結果、該アセンブリの高速での動作を容易にするという点で有利である。
【０００６】
パッケージを含むアセンブリは、該デバイス及び該基板の異なる熱膨張及び熱収縮によって与えられる応力を受ける可能性がある。作動中、ならびに製造中、半導体チップは、配線基板の膨張及び収縮の量とは異なる量だけ膨張及び収縮する傾向がある。該パッケージの端子が該チップ又は他のデバイスに対して固定されている場合、それらの影響は、該配線基板上の接触パッドに対して該端子を移動させる傾向がある。このことは、該端子を該基板に接続するはんだに、応力を与える可能性がある。その開示が参照により本明細書に組み込まれる、米国特許第５，６７９，９７７号、同第５，１４８，２６６号、同第５，１４８，２６５号、同第５，４５５，３９０号及び同第５，５１８，９６４号の特定の好ましい実施形態に開示されているように、半導体チップパッケージは、該パッケージに内蔵された該チップ又は他のデバイスに対して移動可能である端子を有することができる。そのような移動は、異なる膨張及び収縮に対して、かなりの程度まで補正することができる。
【０００７】
パッケージされたデバイスの検査は、別の厄介な問題を引き起こす。一部の製造プロセスにおいては、該パッケージされたデバイスの端子と検査装置との間に、一時的な接続部を形成し、該デバイスが十分に機能的であることを保障するために、それらの接続部を介して該デバイスを作動させることが必要である。通常、それらの一時的な接続部は、該パッケージの端子の該検査装置への接合を要することなく、形成しなければならない。全ての端子が、該検査装置の導電性素子に確実に接続されることを保障することが重要である。しかし、平坦なパッドを有する通常の回路基板等の単純な検査装置に対して該パッケージを押圧することにより、接続部を形成することは困難である。該パッケージの端子が、同一平面上にない場合、又は該検査装置の導電性素子が同一平面上にない場合には、該端子のうちのいくつかは、そのそれぞれの接触パッドを該検査装置に接触させないことになる。例えば、ＢＧＡパッケージにおいて、該端子に付着されたはんだボールの直径の違い、及び該チップキャリアの非平坦性は、該はんだボールのうちのいくつかを異なる高さで載置させる可能性がある。
【０００８】
これらの問題は、非平坦性を補正するように配列された形状構成を有する、特別に構成された検査装置の使用によって、解決することができる。しかし、そのような形状構成は、該検査装置のコストを増大させ、また、ある場合においては、該検査装置自体にある程度の信頼性の欠如をもたらす。このことは、該検査装置、及び該デバイスの該検査装置との連携は、重要な検査を実行するために、該パッケージされたデバイス自体よりも高い信頼性がなければならないため、特に望ましくない。また、高周波動作を意図されたデバイスは、典型的には、高周波信号を印加することによって検査しなければならない。この要件は、該検査装置内の信号経路の電気的特性に対して制約を課し、そのことが、該検査装置の構造をさらに複雑にする。
【０００９】
加えて、上記パッケージされたデバイスが、その端子上にはんだボールを有する場合、はんだは、該はんだボールに係合する、該検査装置の当該部分に蓄積する傾向がある。このことは、該検査装置の寿命を短くし、その信頼性を損なう可能性がある。
【００１０】
上述した問題に対処するために、様々な解決法が出されてきている。上述した特許に開示されているあるパッケージは、その超小型電子デバイスに対して移動することができる端子を有する。そのような移動は、検査中に、該端子の非平坦性をある程度まで補正することができる。
【００１１】
共に、Ｎｉｓｈｉｇｕｃｈｉ等に対して発行された米国特許第５，１９６，７２６号及び同第５，２１４，３０８号は、チップの表面のバンプリードが、基板上のカップ状ソケット内に収容されて、低融点材料によって、該ソケット内に接合されているＢＧＡ型アプローチを開示している。Ｂｅａｍａｎ  ｅｔ  ａｌ．，に対して発行された米国特許第４，９７５，０７９号は、検査基板上のドーム状コンタクトが、円錐形ガイド内に配置されている、チップ用検査ソケットを開示している。該チップは、はんだボールが、該円錐形ガイドに入り、そのドーム状ピンを該基板に係合するように押し付けられる。該ドーム状ピンが実際に、該チップのはんだボールを変形させるように、十分な力が加えられる。
【００１２】
ＢＧＡソケットの別の実施例は、１９９８年９月８日に発行された、同一出願人による米国特許第５，８０２，６９９号に見つけることができ、該明細書の開示は参照により本明細書に組み込まれる。‘６９９特許は、複数の穴を有するシート状コネクタを開示している。各穴は、穴の周りで内側に伸びる少なくとも１つの弾性薄層コンタクトを備えている。ＢＧＡデバイスのバンプリードは、該コンタクトに係合するように、該穴の中に進められる。該アセンブリは、検査することができ、また、容認可能であることが分かれば、該バンプリードを該コンタクトに恒久的に接合することができる。
【００１３】
その開示が参照により本明細書に組み込まれる、２００１年３月２０日に発行された、同一出願人による米国特許第６，２０２，２９７号は、バンプリードを有する超小型電子デバイス用コネクタ、及び該コネクタを製造する方法及び該コネクタを用いる方法について開示している。米国特許第６，２０２，２９７号の一つの実施形態において、誘電体基板は、表面から上方へ伸びる複数のポストを有する。該ポストは、各ポスト群が、それらの間のギャップを画定する状態で、ポスト群からなるアレイ状で配列することができる。該して薄いコンタクトは、各ポストの上部から伸びる。デバイスを検査するために、該デバイスのバンプリードは、それぞれのギャップ内に挿入され、それによって、挿入し続けられる際に、該バンプリードをこする該コンタクトを係合する。典型的には、該コンタクトの先端部は、該バンプリードがギャップ内に挿入されるにつれて、基板に向かって下方へ、及び該ギャップの中心から離れて外側へ偏向する。
【００１４】
その開示が参照により本明細書に組み込まれる、同一出願人による米国特許第６，１７７，６３６号は、超小型電子デバイスと支持基板との間に相互配線を形成する方法及び装置を開示している。米国特許第６，１７７，６３６号の一つの好ましい実施形態において、超小型電子デバイスのための相互接続コンポーネントを製造する方法は、第１及び第２の面を有するフレキシブルなチップキャリアを設けることと、導電性シートを、該チップキャリアの該第１の面に結合することとを含む。そして、該導電性シートは、複数の、実質的に硬いポストを形成するように、選択的にエッチングされる。柔軟層が、支持構造体の第２の面に形成され、半導体チップ等の超小型電子デバイスは、該柔軟層が、該超小型電子デバイスと該チップキャリアとの間に位置して、該チップキャリアの露出面から突出する該ポストを残すように、該柔軟層に係合する。該ポストは、該超小型電子デバイスに電気的に接続される。該ポストは、ソケットに係合することができる、又は、配線パネル等の基板の形状構成にはんだ接合することができる、突出パッケージ端子を構成する。該ポストは、該超小型電子デバイスに対して移動可能であるため、そのようなパッケージは、該デバイスの使用時に、該デバイスと支持基板との間の熱膨張係数の不整合に実質的に適応する。また、該ポストの先端は、同一平面又はほぼ同一平面にすることができる。
【００１５】
これまで、超小型電子素子に対して移動可能であるピン又は導電性ポストを有する超小型電子部品パッケージに関連する多数の進展があった。２００４年１０月６日に提出された、同一出願人による米国特許出願第１０／９５９，４６５号のある好ましい実施形態は、面及びコンタクト、及び離間されたフレキシブル基板を有し、超小型電子素子の第１の面に重なっている該超小型電子素子を含む超小型電子部品パッケージを開示している。該パッケージは、該フレキシブル基板から伸びており、かつ該超小型電子素子の該第１の面から離れて突出している、複数の導電性ポストを有し、該導電性ポストの少なくとも一部は、該超小型電子素子と電気的に相互接続されている。該超小型電子部品パッケージは、該超小型電子素子を覆って該フレキシブル基板を支持する、複数の支持体を含む。該導電性ポストは、該基板のたわみ、及び該超小型電子素子に対する該ポストの移動を容易にするために、該支持体からずらされている。「Ｍｉｃｒｏ  Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ  Ｗｉｔｈ  Ｗｉｐｉｎｇ  Ａｃｔｉｏｎ」というタイトルの、同一出願人による米国特許仮出願第６０／５３３，３９３号のある好ましい実施形態は、取付け構造、該取付け構造に付随する超小型電子素子、及び該取付け構造に物理的に接続され、かつ該超小型電子素子に電気的に接続された複数の導電性ポストを含む超小型電子部品パッケージを開示している。該導電性ポストは、該取付け構造から上方へ突出し、該導電性ポストの少なくとも１つは、オフセットポストである。各オフセットポストは、該取付け構造に接続されたベースを有し、各オフセットポストの該ベースは、重心を画定する。また、各オフセットポストは、重心を有する上方先端部を画定し、該上方先端部の重心は、上方向と直角な水平オフセット方向に、該ベースの重心からずらされている。該取付け構造は、該上方先端部が、対向する配線基板の接触パッドの全面をこすることができるように、各オフセットポストの水平軸周りの角度調節を可能にするように適応されている。
【００１６】
「Ｍｉｃｒｏ  Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ  Ｗｉｔｈ  Ｐｉｎ  Ｍｏｔｉｏｎ  Ｉｓｏｌａｔｉｏｎ」というタイトルの、同一出願人による米国特許仮出願第６０／５３３，４３７号のある好ましい実施形態は、面及びコンタクトと、超小型電子素子の第１の面に重なっており、かつ該第１の面から離間されているフレキシブル基板と、該フレキシブル基板の表面に露出された複数の導電性端子とを含む超小型電子部品パッケージを開示している。該導電性端子は、該超小型電子素子と電気的に相互接続されており、該フレキシブル基板は、少なくとも１つの該導電性端子の周りに少なくとも部分的に伸びるギャップを含む。特定の実施形態において、該パッケージは、該超小型電子素子の第１の面と、該フレキシブル基板との間に配置された、柔軟層等の支持層を含む。他の実施形態においては、該支持層は、該導電性端子の一つと、少なくとも部分的に位置合わせされている、少なくとも１つの開口を含む。
【００１７】
当分野における、上述した全ての進展にもかかわらず、平坦でない接触パッドを有する検査基板に適応できる端子を有する超小型電子部品パッケージに対する要求が残る。また、該パッケージの検査及びバーンイン中に、回路基板と信頼できる電気的相互接続を形成できる超小型電子部品パッケージに対する要求が残る。従って、超小型電子部品パッケージの形成及び検査におけるさらなる改善が望ましい。
【発明の開示】
【００１８】
本発明の特定の好ましい実施形態において、超小型電子部品パッケージは、複数の面及びコンタクトを有する、半導体チップ等の超小型電子素子を含み、該超小型電子素子は、外周部を有する。該パッケージは、該超小型電子素子の第１の面に重なり、かつ該第１の面から離間している、高分子材料で形成された誘電体基板等のフレキシブル基板を含んでもよく、それにより、前記フレキシブル基板の外側領域は、該超小型電子素子の外周部を越えて拡がる。該パッケージは、望ましくは、該超小型電子素子と電気的に相互接続されている、該フレキシブル基板の表面に露出された複数の導電性ポストを有し、該導電性ポストのうちの少なくとも１つは、該フレキシブル基板の外側領域に配置されている。柔軟層は、好ましくは、該超小型電子素子の第１の面と、該フレキシブル基板との間に配置されており、該柔軟層は、該フレキシブル基板の外側領域に配置されている少なくとも１つの導電性ポストに重なっている。また、該パッケージは、望ましくは、該超小型電子素子及び該柔軟層と接触している支持体を含み、それにより、該支持体は、該フレキシブル基板の外側領域に重なる。
【００１９】
特定の好ましい実施形態において、上記導電性ポストは、互いに無関係に移動可能であり、また、上記超小型電子素子に対して移動可能である。該導電性ポストの独立した動きは、上記パッケージと、第２の超小型電子素子との間の信頼できる電気的相互接続を形成するように、該ポストを、該第２の超小型電子素子の非平坦面に適合できるようにする。
【００２０】
特定の好ましい実施形態において、上記超小型電子素子の第１の面は、該超小型電子素子の前面であり、また、上記コンタクトは、該前面でアクセス可能である。他の好ましい実施形態においては、該超小型電子素子は、上記フレキシブル基板から離れて対向する第２の面を有し、それにより、該コンタクトは、該第２の面でアクセス可能である。該超小型電子素子は、該導電性ポストのうちの少なくとも一部を介して、約３００ＭＨｚを超える周波数で、信号をやりとりするように作動することができる。該フレキシブル基板は、該基板上に設けられた導電性トレースを含んでもよく、該導電性トレースは、該導電性ポストのうちの少なくとも一部と、該超小型電子素子とを電気的に相互接続する。該フレキシブル基板は、望ましくは、該超小型電子素子と対向する第１の面を有し、該導電性トレースは、該フレキシブル基板の第１の面に沿って伸びている。他の好ましい実施形態において、該フレキシブル基板は、該超小型電子素子から離れて対向する第２の面を有してもよく、該導電性トレースは、該フレキシブル基板の第２の面に沿って伸びている。
【００２１】
特定の好ましい実施形態において、上記超小型電子素子上の上記コンタクトは、該超小型電子素子の上記面のうちの一つを覆う格子配列で離間させてもよい。他の実施形態においては、該コンタクトは、該超小型電子素子の面のうちの一つを覆って伸びる１つ以上の列で配置してもよい。
【００２２】
上記パッケージのための支持体は、望ましくは、該超小型電子素子を覆う硬い保護層を含み、上記柔軟層の第１の面は、上記導電性ポストから離れて対向する。該硬い保護層は、望ましくは、エポキシ、ガラス及びポリマーからなる群から選択される材料で形成される。上記フレキシブル基板は、好ましくは、該柔軟層の外縁部を越えて伸びて、ギャップを画定する。該硬い保護層は、好ましくは、該ギャップを充填する。
【００２３】
本発明の他の好ましい実施形態において、超小型電子アセンブリは、上述したパッケージと、接触パッドを有する回路パネルとを含み、上記導電性ポストは、上記フレキシブル基板から離れている先端部を有する。該導電性ポストの先端部は、該接触パッドに直面し、該接触パッドに電気的に接続されている。また、該アセンブリは、該導電性ポストを該接触パッドに固着する導電性接合材料を含んでもよい。
【００２４】
本発明の別の好ましい実施形態において、超小型電子部品パッケージは、複数の面及びコンタクトを有する超小型電子素子と、該超小型電子素子の第１の面に重なり、かつ該第１の面から離間しているフレキシブル基板と、該フレキシブル基板の面に露出され、かつ該超小型電子素子と電気的に相互接続されている複数の導電性ポストとを含み、少なくとも１つの該導電性ポストは、該超小型電子素子の外周部を越えて拡がる、該フレキシブル基板の外側領域に配設されている。また、該パッケージは、望ましくは、該超小型電子素子の第１の面と、該フレキシブル基板との間に配置された柔軟層であって、それにより、該柔軟層が、該フレキシブル基板の外側領域に配設された少なくとも１つの該導電性ポストに重なる部分を含む該柔軟層と、該超小型電子素子と、該フレキシブル基板の外側領域に配設された該少なくとも１つの導電性ポストに重なる該柔軟層の該部分とに接触している保護層とを含む。
【００２５】
上記フレキシブル基板は、望ましくは、上記超小型電子素子に対向する第１の面と、該超小型電子素子から離れて対向する第２の面とを有する。上記導電性トレースは、該フレキシブル基板の第１の面に重なってもよい。他の実施形態においては、該導電性トレースは、該フレキシブル基板の第２の面に重なってもよい。
【００２６】
特定の好ましい実施形態において、上記超小型電子素子は、上記フレキシブル基板に対向する第１の面と、該フレキシブル基板から離れて対向する第２の面とを有する。上記コンタクトは、該超小型電子素子の第１の面及び／又は該超小型電子素子の第２の面でアクセス可能である。また、上記パッケージは、該超小型電子素子と上記導電性ポストとを電気的に相互接続するワイヤボンドを含んでもよい。
【００２７】
本発明のまた別の好ましい実施形態において、超小型電子部品パッケージは、複数の面及びコンタクトを有する超小型電子素子と、該超小型電子素子の第１の面に重なっており、かつ該第１の面から離間している基板と、該基板の面で露出され、かつ該超小型電子素子と電気的に相互接続されている複数の導電性ポストと、該基板を貫通して伸びており、かつ該パッケージから熱を取り除くために、該超小型電子素子と熱的に連通している少なくとも１つの熱伝導性素子とを含む。該少なくとも１つの熱伝導性素子は、好ましくは、該超小型電子素子と絶縁されている。
【００２８】
上記パッケージは、上記超小型電子素子からの熱エネルギを上記少なくとも１つの熱伝導性素子へ伝達するために、該超小型電子素子と該少なくとも１つの熱伝導性素子との間に熱伝導性材料を含んでもよい。該熱伝導性材料は、望ましくは、誘電材料を含む。また、該パッケージは、該超小型電子素子及び該基板を被覆する保護封止層を含んでもよく、該保護封止層は、望ましくは、エポキシ、ポリマー及びガラスからなる群から選択される材料を含む。
【００２９】
ヒートスプレッダを有する上述した超小型電子部品パッケージは、導電性接触パッド及び少なくとも１つの熱伝導性パッドを有する回路パネルを用いて組立てることができる。組立ての間、上記フレキシブル基板から離れた先端部を有する上記導電性ポストは、上記接触パッドに係合して配置され、かつ該接触パッドに電気的に接続されており、上記少なくとも１つの熱伝導性素子は、該少なくとも１つの熱伝導性パッドと熱的に連通している。該アセンブリは、該導電性ポストを該接触パッドに固着する導電性接合材料を含んでもよい。
【００３０】
本発明の別の好ましい実施形態において、超小型電子部品パッケージは、複数の面及びコンタクトを有する超小型電子素子と、該超小型電子素子の第１の面に重なり、かつ該第１の面から離間している誘電体基板と、該基板の底面から伸び、かつ該超小型電子素子と電気的に相互接続されている複数の導電性ポストとを含む。該パッケージは、望ましくは、該基板の上面を被覆し、かつ該超小型電子素子を封止する硬い保護層を含み、それにより、該硬い保護層は、該導電性ポストの該超小型電子素子に対する動きを制限する。特定の好ましい実施形態において、該誘電体基板は、フレキシブル誘電体シートを含む。また、該パッケージは、該超小型電子素子を該基板に固着する接着剤を含んでもよい。該接着剤は、硬くてもよい。
【００３１】
本発明のまた別の好ましい実施形態において、超小型電子アセンブリは、少なくとも２つの積層形超小型電子部品パッケージを含む。各超小型電子部品パッケージは、望ましくは、超小型電子素子と、上面及び底面を有するフレキシブル基板であって、該超小型電子素子の面に重なり、かつ該面から離間しているフレキシブル基板と、該フレキシブル基板の底面で露出され、該超小型電子素子に電気的に相互接続されている複数の導電性ポストとを含む。該少なくとも２つの積層形超小型電子部品パッケージは、望ましくは、第１の超小型電子部品パッケージと、第２の超小型電子部品パッケージの導電性端子が、該第１の超小型電子部品パッケージのフレキシブル基板の上面に直面するように、該第１の超小型電子部品パッケージの上部に積層された該第２の超小型電子部品パッケージとを含む。また、該アセンブリは、望ましくは、該第２の超小型電子部品パッケージの導電性端子の端部を該第１の超小型電子部品パッケージのフレキシブル基板に接続する硬い導電性材料を含み、それにより、該硬い材料は、該第２の超小型電子部品パッケージの導電性端子の端部の動きを防ぐ。
【００３２】
本発明の他の好ましい実施形態において、超小型電子アセンブリは、上部又は第１の面と、そこから離れた底部又は第２の面とを有する誘電体基板を含む。該超小型電子アセンブリは、望ましくは、該第２の面の上部に形成された導電性トレースを含む。他の好ましい実施形態において、該導電性トレースは、該第１の面を覆って、又は、該第１の面及び第２の面の両方を覆って形成することができる。該超小型電子アセンブリは、好ましくは、該導電性トレースと電気的に相互接続され、かつ該誘電体基板の面のうちの一方から突出する、導電性ピン又はポストを含む。該導電性ポストは、好ましくは、金等の高導電性材料で被覆されている。特定の好ましい実施形態において、該導電性ポストは、約５０〜２００ミクロンの直径と、約５０〜２００ミクロンの長さとを有する。より好ましい実施形態においては、該導電性ポストの先端部は、約１００ミクロンの直径を有する。該導電性ピンの中心間ピッチは、好ましくは、約１００〜３００ミクロンであり、より好ましくは、約２２５〜２７５ミクロンであり、さらに好ましくは、約２５０ミクロンである。
【００３３】
また、上記超小型電子アセンブリは、好ましくは、第１の接触支持面と、該第１の接触支持面から離れている第２の面とを有する、半導体チップ等の、超小型電子素子を含む。該超小型電子素子は、好ましくは、約５０〜２００ミクロンの高さを、より好ましくは、２００ミクロン未満の高さを有する。該超小型電子素子は、接着剤又は封止材料で形成することができるアンダーフィル層を用いて、該誘電体基板と共に組立てられる。該超小型電子素子が、該誘電体基板と共に組立てられた後、該導電性ポストの先端部は、好ましくは、該超小型電子素子を越えて突出する。
【００３４】
上記超小型電子アセンブリは、好ましくは、上記誘電体基板の第１の面から、上記導電性ポストの先端部まで伸びる高さを有する。特定の好ましい実施形態において、該超小型電子アセンブリの高さは、約７５〜３００ミクロンであり、より好ましくは、約１００〜２００ミクロンである。
【００３５】
超小型電子部品スタックは、２つ以上の上述した超小型電子アセンブリを用いることにより、組立てることができる。特定の好適な積層方法において、第１の超小型電子アセンブリの上記導電性ポストは、プリント配線基板等の別の回路付き要素上で、導電性パッドに電気的に相互接続されている。該電気的相互接続を形成する一つの好適な方法は、はんだ等の導電性材料を用いる。該第１の超小型電子アセンブリが、プリント配線基板等の外部要素に接続された後、導電性材料が、好ましくは、該第１の超小型電子アセンブリの誘電体基板上に設けられた導電性パッドの上部に配置される。第２の超小型電子アセンブリは、好ましくは、該第２の超小型電子アセンブリの導電性ポストが、該第１の超小型電子アセンブリの導電性パッドに電気的に接触するように、該第１の超小型電子アセンブリを覆って組立てられる。ここでまた、該第２の超小型電子アセンブリの導電性ポストは、はんだ等の導電性材料を用いて、該第１の超小型電子アセンブリの導電性パッドに固着される。このプロセスは、第３の超小型電子アセンブリを該第２の超小型電子アセンブリの上部に積層することにより、繰り返される。特定の好ましい実施形態において、この積層されたアセンブリは、該第１の超小型電子アセンブリの導電性ポストが、プリント配線基板に電気的に相互接続される前に形成してもよい。
【００３６】
さらに他の好ましい実施形態においては、上記超小型電子アセンブリの上記プリント配線基板との組立ての前か後のいずれかに、オーバーモールドを、該スタックの１つ以上の層を覆って設けてもよい。一つの好ましい実施形態において、該超小型電子アセンブリは、該アセンブリが積層して組立てられる前に、個別にオーバーモールドされる。他の好ましい実施形態においては、該超小型電子アセンブリは、スタック状に配列され、オーバーモールドされた後、プリント配線基板等の別の回路要素に接続される。さらに他の好ましい実施形態において、該超小型電子素子は、該プリント配線基板上でスタック状に組立てられた後、該スタック全体がオーバーモールドされる。
【００３７】
他の好ましい実施形態において、上記超小型電子アセンブリの導電性ポストは、各誘電体基板の表面から突出してもよい。さらに他の好ましい実施形態においては、該導電性ポストは、該誘電体基板の上面又は底面のいずれかから突出する導電性ボールと置き換えてもよい。
【００３８】
本発明の他の好ましい実施形態において、超小型電子アセンブリは、上記アセンブリの誘電体基板を覆って拡がる導電性トレースを破断することにより、プログラムすることができる。該超小型電子アセンブリは、望ましくは、誘電体基板の１つ以上の面を覆って拡がる導電性トレースを含む。該導電性トレースは、超小型電子素子上のコンタクトと電気的に相互接続されている第１の端部と、導電性パッドで終端する第２の端部とを有する。また、該超小型電子アセンブリは、好ましくは、該導電性パッドと電気的に相互接続されており、また、誘電体基板の第２の面から突出する導電性ポストを含む。
【００３９】
上記超小型電子アセンブリは、望ましくは、超小型電子素子と電気的に相互接続されている主トレースを含む。該主トレースは、好ましくは、それぞれ、導電性パッドと電気的に接続されている複数の枝トレースと電気的に相互接続されている。該枝トレースの各々は、該主トレースから１つ以上の導電性パッドを電気的に絶縁するために切断することができる切断可能部を含む。その結果として、該導電性パッドの一つ以外の全ては、該主トレース及び該超小型電子素子から電気的に絶縁される。複数のこのようなアセンブリを積層することができる。
【００４０】
他の好ましい実施形態においては、上記枝トレースを切断して、上記超小型電子アセンブリをプログラムする代わりに、該枝トレースのうちの１つを、上記主トレースに接続して、残りの枝トレースを、該主トレースから電気的に絶縁したままにすることができる。その結果、該アセンブリは、該枝トレースのうちの１つと該主トレースとの電気的相互接続を形成することにより、プログラムすることができる。
【００４１】
本発明のこれら及び他の好ましい実施形態を、以下により詳細に説明する。
【発明を実施するための最良の形態】
【００４２】
図１Ａについて説明すると、本発明の特定の好ましい実施形態において、超小型電子サブアセンブリは、その開示が参照により本明細書に組み込まれる、同時係属中の同一出願人による米国特許仮出願第６０／５０８，９７０号の特定の好ましい実施形態に開示されているプロセス等によって製造することができる。‘９７０出願の特定の好ましい実施形態に開示されているように、金属プレート３０は、導電性材料で形成された上部層３２と、中間エッチストップ層３４と、導電性材料で形成された底部層３６とを含む。上部層３２及び底部層３６は、銅等の導電性材料を含んでもよい。該中間エッチストップ層３４は、ニッケル等の材料を含んでもよい。図１Ｂ及び図１Ｃについて説明すると、導電性端子又はポスト４０ａ〜４０ｆを形成するために、底部層３６の部分３８ａ〜３８ｇを除去するように金属プレート３０の底部層３６が削られ、又はエッチングされる。図１Ｃ及び図１Ｄについて説明すると、ポスト４０ａ〜４０ｆが形成された後、エッチストップ層３４（図１Ｃ）が、上部層３２及びポスト４０ａ〜４０ｆを定位置に残すプロセスによって、除去される。該エッチストップ層を除去する一つの好適な方法は、化学エッチングプロセスを含む。
【００４３】
上記導電性ポストの寸法は、かなりの範囲で変えることができるが、上記誘電体基板の表面上の各ポストの最も典型的な高さは、約５０〜３００μｍである。各ポストは、該誘電体基板に隣接する基部と、該誘電体基板から離れている先端部とを有する。特定の好ましい実施形態において、該ポストは、概して円錐台状であり、そのため、各ポストの該基部及び先端部は、実質的に円形である。該ポストの基部は、典型的には、直径が約１００〜６００μｍであり、一方、該先端部は、典型的には、直径が約４０〜２００μｍである。該ポストは、何らかの導電性材料で形成することができるが、望ましくは、銅、銅合金、金及びそれらの組合せ等の金属材料で形成される。例えば、該ポストは、主に、該ポストの表面に、金からなる層を有する銅で形成することができる。
【００４４】
図１Ｄ及び図１Ｅについて説明すると、ポリイミド膜等のフレキシブル誘電体シート４２は、ポスト４０ａ〜４０ｆが、誘電体層４２を貫通して突出するように、上部層３２及びポスト４０ａ〜４０ｆと共に組立てられる。図１Ｄに示すように、誘電体層４２の第１の面４４は、上部層３２に向かって対向しており、第２の面４６は、上部層３２から離れて対向している。誘電体層４２は、ポリイミド等の誘電体層を、上部層３２及び端子４０ａ〜４０ｆの周辺に被覆することによって形成することができる。他の好ましい実施形態において、誘電体層４２は、該端子が該シートを貫通するように、該端子を該誘電体シートに強制的にはめ込むことによって、上部層３２及び導電性ポスト４０ａ〜４０ｆと共に組立てることができる。誘電体層４２の厚さは、用途によって変えることができるが、該誘電体層は、好ましくは、約１５〜１００μｍ厚である。図１Ｆについて説明すると、誘電体層４２が一旦、定位置に配置されると、上部層３２がエッチングされて、誘電体層４２の第１の面４４の上に個々の導電性トレース４８ａ〜４８ｆが形成される。特定の好ましい実施形態において、該導電性トレースは、該誘電体層の底面に配置されている。しかし、他の実施形態においては、該導電性トレースは、該誘電体層の上面に、該上面及び底面に、又は、該誘電体層の内部に拡がっていてもよい。従って、本開示で用いる場合、第１の形状構成が第２の形状構成の「上に」配置されているという記述は、該第１の形状構成が、該第２の形状構成の表面に位置していることを要すると理解すべきではない。該導電性トレースは、何らかの導電性材料で形成することができるが、最も典型的には、銅、銅合金、金又はこれらの材料の組合せで形成される。該トレースの厚さも、用途によって変わるが、典型的には、約５μｍ〜２５μｍである。
【００４５】
図１Ａ〜図１Ｆに示す具体的な実施形態において、フレキシブル誘電体層４２は、上記上部層が処理される前に、上部層３２と共に組立てられる。しかし、他の実施形態においては、フレキシブル誘電体層４２は、導電性トレース４８ａ〜４８ｆ（図１Ｆ）が形成された後に、又は、後のプロセス工程において、上部層３２に付着することができる。他の好ましい実施形態においては、めっき等の従来のプロセスが該トレースを形成してもよい。また、エッチングプロセスを用いてもよく、それにより、導電性ポスト４０ａ〜４０ｆを、その開示が参照により本明細書に組み込まれる、同一出願人による米国特許第６，１７７，６３６号に開示されている方法を用いて形成することができる。さらに他の好ましい実施形態において、導電性ポスト４０ａ〜４０ｆは、導電性ポスト４０ａ〜４０ｆを導電性トレース４８ａ〜４８ｆに接続するような方法で、個々の要素として形成した後、該フレキシブル誘電体層に組付けてもよい。「導電性端子」という用語は、本明細書で用いる場合、導電性バンプ、又は、その幅よりも著しく大きい高さを有する導電性ポストも意味する可能性がある。
【００４６】
図１Ｆ及び図１Ｇについて説明すると、各導電性端子４０ａ〜４０ｆは、露出した接触面５０を有する。図１Ｇについて説明すると、金等の高導電性金属層５２を、導電性ポスト４０ａ〜４０ｆの外面を覆って形成することができる。図１Ｇに示すアセンブリは、以後、本明細書において、接続コンポーネント５４と呼ぶ。
【００４７】
図１Ｈについて説明すると、接続コンポーネント５４は、上面５８を有する支持体５６を覆って配置されている。支持体５６の上面５８は、好ましくは、導電性ポスト４０ａ〜４０ｆの底部６０が共通面に位置するように、実質的に平坦又は平面的である。半導体チップ等の超小型電子素子６２は、コンタクト６６を有する前面６４と、前面６４から離れた裏面６８とを含む。前面６４は、真空チャック７０によって保持され、フレキシブル誘電体層４２の第１の面４４に向かって移動される。
【００４８】
図１Ｉについて説明すると、フレーム７２は、超小型電子サブアセンブリ５４の上面に当接している。硬化性エラストマー７４等の硬化性誘電体材料が、半導体チップ６２の裏面６８と、超小型電子アセンブリ５４との間に導入される。フレーム７２は、硬化性エラストマー材料７４の流れを案内する。
【００４９】
図１Ｊについて説明すると、硬化性エラストマー材料７４が硬化して、半導体チップ６２と超小型電子サブアセンブリ５４との間に拡がる柔軟層７４を形成する。該柔軟層は、ゲル、フォーム等の柔軟な材料で形成することができる。特定の好ましい実施形態において、該柔軟層は、複数のパッド間のチャネルを画定する該複数のパッドから形成された多孔性柔軟層を備える。硬化性エラストマーは、その開示が参照により本明細書に組み込まれる、同一出願人による米国特許第５，６５９，９５２号に開示されているように、該柔軟なパッド間のチャネルに注入することができる。好ましい実施形態において、柔軟層７４は、最も外側の導電性ポスト４０ａ及び４０ｆに重なる外周部７６を有する。半導体チップ６２は、チップコンタクト６６に接続された第１の端部８０と、導電性トレース４８のうちの１つに接続された第２の端部８２とを有するワイヤボンド７８を用いることにより、１つ以上の導電性ポスト４０ａ〜４０ｆと電気的に相互接続される。特定の好ましい実施形態において、ワイヤボンド７８は、硬化性エラストマー材料７４（図１Ｉ）が、半導体チップ６２と超小型電子サブアセンブリ５４との間に導入される前に、形成される。本発明の別の好ましい実施形態においては、柔軟層７４は、該半導体チップと該超小型電子サブアセンブリとの間に配置される前に、予め形成される。該予め形成された柔軟層は、ワイヤボンド又は導電性リードがそこを通過して、それにより、半導体チップ６２と該超小型電子サブアセンブリとを電気的に相互接続できるようにするために、該柔軟層を貫通して伸びる１つ以上の開口を有してもよい。
【００５０】
図１Ｋについて説明すると、硬化性エポキシ等の保護層８４が、半導体チップ６２、柔軟層７４及び超小型電子サブアセンブリ５４を覆って形成される。保護層８４は、エポキシ、ポリマー及びガラス等の幅広い誘電体材料で形成することができる。保護層８４は、好ましくは、硬化したときに硬くなる。図１Ｋに示す特定の好ましい実施形態において、柔軟層７４は、全ての導電性ポスト４０ａ〜４０ｆに重なる外周部７６を有する。しかし、柔軟層７４の外周部７６は、誘電体層４２の外周部８６まで及んでいない。その結果として、保護層８４は、柔軟層７４の外周部７６と、フレキシブル誘電体層４２の外周部８６との間のギャップ８８を充填する。
【００５１】
図１Ｋに示すように、導電性ポスト４０ａ〜４０ｆは半導体チップ６２によって被覆される領域を越えて拡がっている。該導電性ポストによって被覆されるより広い領域は、上記超小型電子部品パッケージのためのより多くの入力及び出力接続部を可能にする。このことは、多くの利益をもたらす。第一に、多数の接続部を、半導体チップ６２によって形成することができる。加えて、より多くのスペースを、導電性ポスト４０ａ〜４０ｆの間に設けることができ、それにより、電気信号が、該パッケージへ送られ、又は、該パッケージの外部へ送られる際の干渉が最小化される。全ての導電性ポスト４０ａ〜４０ｆを覆って柔軟層７４を形成することは、上記導電性端子が互いに無関係に移動することを可能にする。また、柔軟層７４は、該導電性ポストが、半導体チップ６２に対して移動することを可能にする。保護層８４は、フレキシブル誘電体層４２の外側領域が、圧力下で、過剰に湾曲又は崩壊するのを防ぐ硬い裏打ちを形成する。例えば、このことは、検査工程中に、該導電性ポストが、対向する接触パッドに押し付けられたときに生じる可能性がある。そのため、保護層８４は、フレキシブル誘電体層４２の外周部のための支持を実行すると共に、該導電性ポストは、柔軟層７４により移動することが可能である。
【００５２】
図１Ｌは、プリント配線基板又は検査基板等の第２の超小型電子素子９２と近接されている超小型電子部品パッケージ９０を示す。第２の超小型電子素子９２は、導電性パッド９６ａ〜９６ｆがその上に形成された上面９４を含む。該導電性パッドのうちの１つ９６ｃは、隣接する導電性パッドの高さＨ2よりもかなり高い高さＨ1を有する。
【００５３】
図１Ｍについて説明すると、超小型電子部品パッケージ９０の導電性パッド４０ａ〜４０ｆは、対向する導電性パッド９６ａ〜９６ｆに当接されている。超小型電子部品パッケージ９０が検査基板９２の方へ持って来られると、第３の導電性端子４０ｃが、導電性パッド９６のうちの１つに接触する最初の導電性端子になる。これは、導電性パッド９６が、隣接する導電性パッドの高さＨ2よりも高い高さＨ1を有することによる。超小型電子部品パッケージ９０が下方へ移動され続けると、導電性端子４０ｃの上の柔軟層７４は、導電性端子４０ｃが、他の導電性ポスト４０ａ、４０ｂ及び４０ｄ〜４０ｆよりも半導体チップ６２に近づくように圧縮される。下方への圧力が該パッケージに印加されるにつれて、保護層８４は、フレキシブル誘電体層４２の周辺領域が湾曲するのを防ぐために、該パッケージの縁部に対する支持を実現する。
【００５４】
上記ポストの先端部は、例えば、上記超小型電子素子の前面の非平坦性、上記誘電体基板の反り、及び該ポスト自体の不揃いの高さ等により、互いに厳密に同一平面上になくてもよい。また、上記パッケージは、上記配線基板に対して、わずかに傾けてもよい。これら及び他の理由により、該ポストの先端部と、上記接触パッドとの間の垂直方向距離は、一様でなくてもよい。
【００５５】
上記ポストの互いに対する個々のずれは、全てのポストが、上記検査基板上の全ての接触パッドに接触することを可能にする。例えば、導電性ポスト４０ｃの近傍の上記フレキシブル基板は、実質的に、導電性ポスト４０ｂ及び４０ｄの近傍の該フレキシブル基板よりもたわむ。
【００５６】
上記全てのポストの先端部は、上記全ての接触パッドと高い信頼性で係合することができるため、上記パッケージは、上記検査基板を介して、及び該係合したポスト及び接触パッドを介して、検査信号、電力及び接地電位を印加することにより、確実に検査することができる。また、この確実な係合は、単純な検査回路基板を用いて実現される。例えば、該検査回路基板の接触パッドは、単純な平坦なパッドである。該検査回路基板は、非平坦性又は複雑なソケット構造を補正するための特別な機能を組み込む必要がない。該検査回路基板は、通常の回路基板を形成するのに通常用いられる技術を用いて形成することができる。このことは、該検査回路基板のコストを著しく低減し、また、高周波信号に対応する、単純なレイアウトのトレース（図示せず）を備える検査回路基板の製造を容易にする。また、該検査回路基板は、特定の高周波信号処理回路のために必要な場合には、該接触パッドに近接させて、キャパシタ等の電子素子を組み込んでもよい。ここでもまた、該検査回路基板は、非平坦性に適応するための特別な機能を組み込む必要がないため、そのような電子素子の配置は、単純化される。場合によっては、該システムの非平坦性を低減して、ピンの動きの必要性を最小化するために、該検査回路基板を、実施可能な限り平坦に形成することが望ましい。例えば、該検査回路基板が、研磨されたアルミナセラミック構造等のセラミック回路基板のように高度に平坦である場合、たった約２０μｍのピンの動きで十分である。
【００５７】
図１Ａ〜図１Ｍに示す実施形態は、何らかの特定の動作理論によって限定されないが、本明細書に示した散開配置を有する超小型電子部品パッケージを実現することが、全ての導電性ポストに圧力を加えることを可能にすると共に、該超小型電子部品パッケージの完全性を維持できるようにすると考えられる。さらに、該導電性ポストの全て覆って拡がる上記柔軟層は、該導電性ポストが、互いに無関係に動くだけでなく、半導体チップ６２に対して動くことも可能にする。
【００５８】
図２について説明すると、超小型電子部品パッケージ１９０は、フレキシブル誘電体基板１４２と、誘電体層１４２を貫通して突出する複数の導電性ポスト１４０とを含む。パッケージ１９０は、超小型電子素子１６２と導電性ポスト１４０とを電気的に相互接続するための、細長いトレース又はリード１９８等の導電性素子を含む。また、パッケージ１９０は、超小型電子素子１６２の前面１６４とフレキシブル誘電体層１４２との間に配置された柔軟層１７４も含む。柔軟層１７４は、パッケージ１９０の縁部まで伸びていないが、柔軟層１７４は、全ての導電性ポスト１４０を覆って拡がっている。該フレキシブル誘電体層に組み付けられる導電性ポスト１４０と柔軟層１７４の組合せは、導電性ポスト１４０が、互いに無関係に動き、かつ超小型電子素子１６２に対して動くことを可能にする。また、パッケージ１９０は、超小型電子素子１６２及び柔軟層１７４を被覆する保護モールド層１８４も含む。モールド１８４は、柔軟層１７４の外周部１７６と、フレキシブル誘電体層１４２の縁部１８６との間のギャップ１８８を充填する。モールド１８４は、好ましくは、該パッケージ、特に、該パッケージの誘電体層１４２に対する支持を実現するために、かなり硬い。本発明は、何らかの特定の動作理論に限定されないが、モールド１８４が、誘電体層１４２の縁部近くに配設された導電性ポスト１４０を含む、該誘電体層の縁部に対する支持を安定化することを実現できると考えられる。動作中、導電性ポスト１４０は、互いに無関係に、かつ超小型電子素子１６２に対して、自由に動くことができる。
【００５９】
図３は、本発明の別の好ましい実施形態による超小型電子部品パッケージ２９０を示す。超小型電子部品パッケージ２９０は、概して、図２に示すパッケージと同様である。しかし、柔軟層２７４は、パッケージ２９０の縁部２９７まで及んでいる。
【００６０】
図４は、本発明のさらに別の好ましい実施形態による超小型電子部品パッケージ３９０を示す。超小型電子部品パッケージ３９０は、フレキシブル誘電体層３４２と、誘電体層３４２を貫通して伸びる複数の導電性ポスト又はピン３４０とを含む。誘電体層３４２と導電性ポスト３４０とは、超小型電子サブアセンブリ３５４を形成する。超小型電子サブアセンブリ３５４は、該サブアセンブリを貫通して伸びる中央開口３５５を含み、該開口は、好ましくは、超小型電子素子３６２と超小型電子サブアセンブリ３５４との間の電気的配線を通すのに用いられる。超小型電子部品パッケージ３９０は、超小型電子素子３６２と超小型電子サブアセンブリ３５４との間に配置されている柔軟層３７４を含む。柔軟層３７４は、超小型電子サブアセンブリ３５４の外縁部に、導電性ポスト３４０を越えて及んでいる外周部３７６を含む。超小型電子素子３６２は、リード又はトレース等の導電性素子３９８を用いて、超小型電子サブアセンブリ３５４と電気的に相互接続されている。また、超小型電子部品パッケージ３９０は、超小型電子素子３６２及び柔軟層３７４を封止するエポキシオーバーモールド等の保護層３８４も含む。上述したように、保護層３８４は、超小型電子素子３６２を保護し、超小型電子サブアセンブリ３５４の外周部３８６における支持を安定化することを実現できる。
【００６１】
図５は、本発明のまた別の好ましい実施形態による超小型電子部品パッケージ４９０を示す。超小型電子部品パッケージ４９０は、概して、図４に示すものと同様である。超小型電子部品パッケージ４９０は、超小型電子素子４６２と超小型電子サブアセンブリ４５４との間に設けられた柔軟層４７４を含む。柔軟層４７４は、導電性ポスト４４０が、互いに無関係に、及び超小型電子素子４６２に対して、動けるようにする。柔軟層４７４は、超小型電子部品パッケージ４９０の縁部４９７まで及んでいる。
【００６２】
図６は、フレキシブル誘電体層５４２と複数の導電性ポスト５４０とで形成された超小型電子サブアセンブリ５５４を含む超小型電子部品パッケージ５９０を示す。パッケージ５９０は、半導体チップ等の超小型電子素子５６２と、超小型電子素子５６２と超小型電子サブアセンブリ５５４との間に設けられた柔軟層５７４とを含む。パッケージ５９０は、超小型電子素子５６２と超小型電子サブアセンブリ５５４とを電気的に相互接続するワイヤボンド５７８を含む。ワイヤボンド５７８は、柔軟層５７４が、超小型電子素子５６２と超小型電子サブアセンブリ５５４との間に設けられる前又は後のいずれに形成してもよい。パッケージ５９０は、超小型電子素子５６２、ワイヤボンド５７８及び柔軟層５７４を封止する保護層５８４を含む。保護層５８４は、該柔軟層の外縁部５７６と、超小型電子サブアセンブリ５５４の外縁部との間のギャップ５８８を充填する。上述したように、導電性ポスト５４０を、検査基板等の第２の超小型電子素子に有効に押し付けることができるように、該パッケージのための支持を全体的に安定化することを可能にする。また、保護層５８４は、超小型電子サブアセンブリ５５４の外周部に対する支持も実現できる。
【００６３】
図７は、図６に示すものと概して同様の超小型電子部品パッケージ６９０を示す。図７の実施形態において、柔軟層６７４は、パッケージ６９０の縁部６９７まで及んでいる。
図８Ａ及び図８Ｂは、従来のＲＦ超小型電子部品パッケージ４１を示す。従来のパッケージ４１は、ヒートスプレッダ４５と熱的に連通している半導体チップ４３を含む。パッケージ４１は、チップ４３と電気的に相互接続されているリード４７を含む。パッケージ４１は、超小型電子チップ４３を封止するエポキシモールド化合物４９を含む。ヒートスプレッダ４５は、該パッケージから熱を取り除くようにデザインされている。パッケージ４１が、プリント配線基板に組付けられると、ヒートスプレッダ４５は、概して、該プリント配線基板上の熱伝導性パッドと熱的に連通して配置される。パッケージ４１は、該ヒートスプレッダが、半導体チップ４３に対して動くことができないように、かなり硬い。このことは、ヒートスプレッダ４５の、パッケージ４１から熱を効率的に伝達する能力を最小化する可能性がある。従って、超小型電子部品パッケージから熱を取り除くためのデザインに対する要求がある。
【００６４】
図９Ａ及び図９Ｂは、本発明のまた別の好ましい実施形態による超小型電子部品パッケージを示す。超小型電子部品パッケージ７９０は、フレキシブル誘電体層７４２と、誘電体層７４２を貫通して伸びる複数の導電性ポスト７４０とで形成された超小型電子サブアセンブリ７５４を含む。超小型電子サブアセンブリ７５４は、誘電体層７４２を貫通して伸びるヒートスプレッダ７５５も含む。導電性ポスト７４０及びヒートスプレッダ７５５は、図１Ａ〜図１Ｋに示しかつ該図で説明した方法を用いて形成することができる。パッケージ７９０は、超小型電子サブアセンブリ７５４の上に実装されている半導体チップ等の超小型電子素子７６２を含む。パッケージ７９０は、超小型電子素子７６２をヒートスプレッダ７５５に取付けるのに用いられる熱伝導性材料７５７を含む。熱伝導性材料７５７は、好ましくは、超小型電子素子７６２とヒートスプレッダ７５５との間で熱を伝導する。しかし、熱伝導性材料７５７は、好ましくは、ヒートスプレッダ７５５が超小型電子素子７６２と電気的に絶縁されるように、導電性ではない。超小型電子素子７６２は、ワイヤボンド等の導電性素子７７８を用いて、導電性ポスト７４０と電気的に相互接続される。パッケージ７９０は、超小型電子素子７６２及び導電性素子７７８を封止する保護層７８４を含む。保護層７８４は、エポキシ、ポリマー又はガラス等の誘電体材料で形成することができる。保護層７８４は、エラストマー等の柔軟な材料で形成してもよい。保護層７８４が柔軟である実施形態においては、導電性ポスト７４０は、互いに無関係に、かつ超小型電子素子７６２に対して、動くことができる。動作中、パッケージ７９０は、検査基板又はプリント配線基板等の第２の超小型電子素子の上に載置される。導電性ポスト７４０は、好ましくは、第２の超小型電子素子上の対向する導電性パッドと接触して配置される。ヒートスプレッダ７５５は、好ましくは、対向する熱伝導性パッドと位置合わせされて配置される。ヒートスプレッダ７５５は、好ましくは、パッケージ７９０から熱を奪うための熱伝導性パッドと接触して配置される。
【００６５】
図１０Ａ及び図１０Ｂは、本発明の別の好ましい実施形態による超小型電子部品パッケージ８９０を示す。超小型電子部品パッケージ８９０は、フレキシブル誘電体層８４２と複数の導電性ポスト８４０とで形成された超小型電子サブアセンブリ８５４を含む。超小型電子サブアセンブリ８５４は、誘電体層８４２を貫通して伸びるヒートスプレッダ８５５も含む。また、超小型電子サブアセンブリ８５４は、該サブアセンブリの第１の面８４４の上に形成された接触パッド８５９も含む。超小型電子部品パッケージ８９０は、はんだボール等の導体塊８６１によって接触パッド８５９と相互接続された超小型電子素子８６２も含む。超小型電子部品パッケージ８９０は、超小型電子素子８６２と超小型電子サブアセンブリ８５４との間に拡がる熱伝導性材料８５４を含む。熱伝導性材料８５７は、パッケージ８９０から熱を取り除くように、超小型電子素子８６２とヒートスプレッダ８５５との間で熱を伝達する。また、超小型電子部品パッケージ８９０は、超小型電子素子８６２を封止し、かつフレキシブル誘電体層８４２の第１の面８４４を被覆する保護層８８４も含む。特定の好ましい実施形態において、保護層８８４は、エポキシ又はガラス等の硬い材料で形成される。他の好ましい実施形態において、保護層８８４は、エラストマー等の柔軟な材料で形成される。さらに他の好ましい実施形態においては、層８４２は、かなり硬くしてもよい。動作中、パッケージ８９０は、該パッケージから熱を除去するために、ヒートスプレッダ８５５が熱伝導性パッドと接触するように、第２の超小型電子素子に組み付けられる。
【００６６】
図１１Ａ及び図１１Ｂは、概して、図１０Ａ及び図１０Ｂに示すパッケージと同様の超小型電子部品パッケージ９９０を示す。図１１Ａ及び図１１Ｂに示す実施形態において、パッケージ９９０は、熱伝導性材料９５７を用いて、超小型電子素子９６２と熱的に連通している２つのヒートスプレッダ９５５ａ及び９５５ｂを含む。パッケージ９９０は、誘電体層９４２及び導電性ポスト９４０を有する超小型電子サブアセンブリ９５４を含む。導電性ポスト９４０の一部は、はんだボール等の導電性素子９６１によって超小型電子素子９６２と電気的に相互接続されている。
【００６７】
図１２Ａ及び図１２Ｂは、本発明のさらに別の好ましい実施形態による超小型電子部品パッケージ１０９０を示す。超小型電子部品パッケージ１０９０は、２つの金属テープで形成された超小型電子サブアセンブリ１０５４を含む。超小型電子サブアセンブリ１０５４は、第１の面１０４４及び第２の面１０４６を有する誘電体基板１０４２を有する。誘電体基板１０４２は、第１の面１０４４及び第２の面１０４６の両方を覆って設けられた導電性金属を含む。該金属は、上述したように、誘電体層１０４２の第１の面１０４４及び第２の面１０４６の両方に導電性形状構成を形成するために処理される。また、超小型電子サブアセンブリ１０５４は、パッケージ１０９０から熱を取り除くのに適合している熱伝導性ヒートスプレッダ１０５５も含む。また、パッケージ１０９０は、超小型電子素子１０６２及びヒートスプレッダ１０５５と熱的に連通している熱伝導性材料１０５７も含む。熱伝導性材料１０５７は、超小型電子素子１０６２とヒートスプレッダ１０５５との間で熱を伝達する。超小型電子素子１０６２は、超小型電子サブアセンブリ１０５４に対して、フェースダウン方式で配置され、また、はんだボール等の導電性素子１０６１を用いて、該超小型電子サブアセンブリと電気的に相互接続されている。動作中、導電性ポスト１０４０は、パッケージ１０９０と第２の超小型電子素子とを電気的に相互接続するために、該第２の超小型電子素子上の接触パッドに係合される。また、ヒートスプレッダ１０５５は、好ましくは、パッケージ１０９０からの熱を、該第２の超小型電子素子上の該熱伝導性パッドへ伝達するために、該第２の超小型電子素子上の該熱伝導性パッドと熱的に連通して配置される。また、超小型電子部品パッケージ１０９０は、超小型電子素子１０６２を封止し、かつ誘電体層１０４２の第１の面１０４４を被覆する保護層１０８４も含む。保護層１０８４は、エポキシ又はガラス等の硬い材料で形成することができる。また、保護層１０８４は、エラストマー等の柔軟な材料で形成してもよい。誘電体層１０４２は、導電性ポスト１０４０が、互いに無関係に、かつ超小型電子素子１０６２に対して、動くことができるように、フレキシブルな材料で形成することができる。
【００６８】
図１３Ａ及び図１３Ｂは、本発明の別の好ましい実施形態による超小型電子部品パッケージ１１９０を示す。超小型電子部品パッケージ１１９０は、第１の面１１４４と、該第１の面から離れた第２の面１１４６とを有する誘電体基板１１４２を含む。パッケージ１１９０は、誘電体層１１４２の第２の面１１４６から突出する複数の導電性ポスト１１４０を含む。パッケージ１１９０は、導電性ポスト１１４０と電気的に相互接続されている、半導体チップ等の超小型電子素子１１６２を含む。該パッケージは、超小型電子素子１１６２を誘電体層１１４２へ付着させるための硬い接着剤１１５７を含む。また、パッケージ１１９０は、超小型電子素子１１６２を封止し、かつ誘電体層１１４２の第１の面１１４４を被覆する硬いオーバーモールド１１８４も含む。導電性ポスト１１４０は、動かないように、堅固に固定されている。その結果として、該導電性ポストは、互いに対して、及び超小型電子素子１１６２に対して、動くことができない。
【００６９】
図１４Ａ及び図１４Ｂは、積層された複数の超小型電子部品パッケージ１２９０ａ〜１２９０ｄを含む超小型電子アセンブリ１２９１を示す。各超小型電子部品パッケージ１２９０は、誘電体層１２４２から突出する導電性ポスト１２４０を有する該誘電体層１２４２を含む。また、各超小型電子部品パッケージ１２９０は、誘電体層１２４２に付着され、かつ１つ以上の導電性ポスト１２４０と電気的に相互接続されている１つ以上の超小型電子素子１２６２も含む。誘電体層１２４２は、特定の好ましい実施形態においては、フレキシブルであってもよい。他の好ましい実施形態において、誘電体層１２４２は、かなり硬くてもよい。個々の超小型電子部品パッケージ１２９０は、互いに積層されている。一つの特定の実施形態において、該導電性ポスト１２４０は、１つのパッケージの導電性ポスト１２４０が、概して、他のパッケージの該導電性ポストと位置合わせされるように、及び超小型電子素子１２６２が、概して互いに位置合わせされるように、互いに積層される。第４の超小型電子部品パッケージ１２９０ｄの導電性ポスト１２４０は、はんだ等の導電性材料１２６１を用いて、第３の超小型電子部品パッケージ１２９０ｃと電気的に相互接続される。導電性材料１２６１は、上方のパッケージの該導電性ポストを、下方のパッケージの基板１２４２に堅固に固定する。その結果として、導電性ポスト１２４０は、動かないように堅固に固定される。特定の好ましい実施形態において、第２、第３及び第４の超小型電子部品パッケージ１２９０ｂ〜１２９０ｄの導電性ポストは、堅固に固定してもよいが、第１の超小型電子部品パッケージ１２９０ａの導電性ポストは、互いに対して自由に動けるようになっている。
【００７０】
図１５Ａ及び図１５Ｂについて説明すると、本発明の特定の好ましい実施形態に従って、超小型電子アセンブリは、上面１３４４及び底面１３４６を有する誘電体基板１３４２を含む。該超小型電子アセンブリは、該誘電体基板の第１の面１３４４から突出する導電性ポスト１３４０を含む。図１５Ｂについて説明すると、該超小型電子アセンブリは、誘電体基板１３４２の第２の面１３４６でアクセス可能な接触パッド１３４８も含む。接触パッド１３４８の少なくとも一部は、各接触パッド１３４８の１つから、誘電体基板１３４２の第１の面１３４４と第２の面１３４６との間に伸びる細長い開口１３５０まで伸びる導電性トレース１３９８と電気的に相互接続されている。トレース１３９８の少なくとも一部は、誘電体基板１３４２の細長い開口１３５０に重なる部分１３５２を有する。
【００７１】
図１６について説明すると、上記超小型電子サブアセンブリは、コンタクト１３６６を含む第１の面１３６４と、第１の面１３６４から離れて対向する第２の面１３６８とを有する、半導体チップ等の超小型電子素子１３６２も含む。超小型電子素子１３６２は、コンタクト１３６６上に形成された、はんだ又は金バンプ等の導電性バンプ１３７０も含む。該バンプは、鋳造してもよい。
【００７２】
図１７について説明すると、超小型電子素子１３６２は、まず、超小型電子素子１３６２の第１の面１３６４と、誘電体基板１３４２の第１の面１３４４との間に、接着層１３７４を配置することにより、誘電体基板１３４２に組付けられる。図１７に示す特定の好ましい実施形態において、接着層１３７４は、円形開口１３７６と、細長い開口１３７８とを含む。円形開口１３７６は、好ましくは、誘電体基板１３４２上の導電性ポスト１３４０の位置を反映するように配置される。組立て中、接着層１３７４は、好ましくは、誘電体基板１３４２の上面１３４４に当接され、また、超小型電子素子１３６２の第１の面１３６４は、接着層１３７４に当接される。
【００７３】
図１８Ａは、超小型電子素子１３６２、接着層１３７４及び誘電体基板１３４２が組付けられた後の上記超小型電子アセンブリを示す。特定の好ましい実施形態において、導電性ポスト１３４０の上端部１３４１は、超小型電子素子１３６２の第２の面１３６８の上に伸びていてもよい。超小型電子素子１３６２よりもかなり高い誘電体基板１３４２の第１の面１３４４の上にある結果として、該導電性ポストは、図１８Ａに示すのと実質的に同様の別の超小型電子アセンブリに容易に接続することができる。しかし、他の好ましい実施形態においては、導電性ポスト１３４０の上端部１３４１は、超小型電子素子１３６２の第２の面１３６８の上に伸びていない。これらの好ましい実施形態においては、導体塊を、導電性ポスト１３４０の上端部１３４１の上に配置して、該導電性ポストの高さを増して、確実な電気的相互接続を形成することができる。
【００７４】
図１８Ｂについて説明すると、上記超小型電子素子（図示せず）が誘電体基板１３４２に組付けられた後、導電性トレース１３９８の端子端部１３５２は、該超小型電子素子のコンタクト（図示せず）と電気的に相互接続される。導電性トレース１３９８と、該超小型電子素子の該コンタクトとの間の電気的相互接続は、はんだ付け、超音波接合及び熱圧着を含む、当業者には公知の何らかの電気的相互接続方法によって形成することができる。
【００７５】
図１９Ａについて説明すると、特定の好ましい実施形態において、２つ以上の超小型電子アセンブリ１３４０Ａ〜１３４０Ｃが積層されている。図１９Ａに示す具体的な好ましい実施形態において、第１の超小型電子アセンブリ１３４０Ａは、第２の超小型電子アセンブリ１３４０Ｂの上に積層されており、該第２の超小型電子アセンブリも第３の超小型電子アセンブリ１３４０Ｃの上に積層されている。好ましくは、第３の超小型電子アセンブリ１３４０Ｃの導電性ポスト（図示せず）は、第２の超小型電子アセンブリ１３４０Ｂの接触パッド（図示せず）に接触している。また、第２の超小型電子アセンブリ１３４０Ｂの導電性ポスト（図示せず）は、第１の超小型電子アセンブリ１３４０Ａの導電性パッド（図示せず）に接触している。その結果、誘電体基板１３４０Ａ〜１３４０Ｃに組付けられた超小型電子素子１３６２は、互いに電気的に相互接続される。３つの超小型電子アセンブリ１３４０Ａ〜１３４０Ｃは、好ましくは、デザイン及び外観が互いに実質的に同様である。しかし、他の好ましい実施形態においては、該３つの積層された超小型電子アセンブリは、実質的に異ならせてもよい。
【００７６】
上記超小型電子アセンブリの各々をプログラムするために、上記トレースは、通常、「チップ選択」と呼ばれているプロセスを受けてもよく、それにより、該トレースは、切断され、又は、一緒に接続される。該チップ選択プロセスを実行する好適な方法は、導電性材料のレーザ切断、エッチング、穿孔及び蒸着を含んでもよい。その結果として、上記パッケージを通る該導電性トレースの電気的相互接続の好適な経路は、該パッケージの要件に合うようにプログラムすることができる。
【００７７】
図１９Ｂは、オーバーモールドプロセス後の図１９Ａのアセンブリを示す。特定の好ましい実施形態において、該オーバーモールドは、エポキシ又はガラスとすることができる。該オーバーモールドは、好ましくは、上記超小型電子アセンブリを保護し、処理中の安定性を実現できる。また、該オーバーモールドは、処理中及び動作中の上記パッケージの信頼性を高めることもできる。特定の好ましい実施形態において、該オーバーモールドは、硬い材料であるが、他の好ましい実施形態においては、該オーバーモールドは、多少又は完全に柔軟でもよい。他の好ましい実施形態において、１つのみの誘電体基板層を有するパッケージは、個別にオーバーモールドしてもよい。
【００７８】
図２０は、本発明の別の好ましい実施形態による超小型電子アセンブリ１４９０を示す。該超小型電子アセンブリは、上面又は第１の面１４４４と、該上面から離れた底面又は第２の面１４４６とを有する誘電体基板１４４２を含む。超小型電子アセンブリ１４９０は、誘電体基板１４４２の第２の面１４４６の上部に形成された導電性トレース１４９８を含む。他の好ましい実施形態において、導電性トレース１４９８は、第１の面１４４４のみの上に、又は、第１の面１４４４及び第２の面１４４６の両方の上に形成してもよい。また、超小型電子アセンブリ１４９０は、導電性トレース１４９８と電気的に相互接続され、かつ誘電体基板１４４２の第２の面１４４６から突出する導電性ピン又はポスト１４４０も含む。導電性ポスト１４４０は、好ましくは、金１４４１等の高伝導性材料で被覆される。特定の好ましい実施形態において、該導電性ポストは、約５０〜２００ミクロンの直径と、約５０〜２００ミクロンの長さとを有する。より好ましい実施形態においては、該導電性ポストの先端部は、約１００ミクロンの直径を有する。該ピンの中心間のピッチは、好ましくは、約１００〜３００ミクロンである。より好ましい実施形態において、該ピンの中心間のピッチは、約２２５〜２７５ミクロンであり、より好ましくは、約２５０ミクロンである。
【００７９】
また、上記超小型電子アセンブリ１４９０は、好ましくは、第１のコンタクト支持面１４６４と、該支持面から離れている第２の面１４６６とを有する、半導体チップ等の超小型電子素子１４６２も含む。超小型電子素子１４６２は、好ましくは、約５０〜２００ミクロンの高さを有し、より好ましくは、２００ミクロン未満の高さを有する。超小型電子素子１４６２は、接着材料又は封止材料で形成することができるアンダーフィル層１４７４を用いて、誘電体基板１４４２に組付けられる。超小型電子素子１４６２は、ワイヤボンディング、フリップチップ法、又は、ダイを回路付き基板に取付ける他の周知の方法を用いて、誘電体基板１４４２に接続することができる。超小型電子素子１４６２が誘電体基板１４４２に組付けられた後、導電性ポスト１４４０の下端部１４６０は、好ましくは、超小型電子素子１４６２の第２の面１４４６を越えて突出する。
【００８０】
超小型電子アセンブリ１４９０は、好ましくは、誘電体基板１４４２の第１の面１４４４から、導電性ポスト１４４０の先端部１４６０まで伸びる高さを有する。特定の好ましい実施形態において、該超小型電子アセンブリの高さは、約７５〜３００ミクロンであり、より好ましくは、約１００〜２００ミクロンである。
【００８１】
図２１について説明すると、超小型電子スタックは、２つ以上の、図２０に示す超小型電子アセンブリ１４９０を用いて組立てることができる。図２１において、第１の超小型電子アセンブリ１４９０Ａの導電性ポスト１４４０は、はんだ等の導電性材料１４６１を用いて、プリント配線基板１４９７上のコンタクト１４９５と電気的に相互接続されている。該導電性材料は、好ましくは、誘電体基板１４４２上に設けられた導電性パッド１４４８の上部に配置される。第２の超小型電子アセンブリ１４９０Ｂは、好ましくは、第２の超小型電子アセンブリ１４９０Ｂの導電性ポスト１４４０が、第１の超小型電子アセンブリ１４９０Ａの導電性パッド１４４８に電気的に接触するように、第１の超小型電子アセンブリ１４９０Ａを覆って組付けられる。ここでもまた、第２の超小型電子アセンブリ１４９０Ｂの導電性ポスト１４４０は、はんだ等の導電性材料１４６１を用いて、第１の超小型電子アセンブリ１４９０Ａの導電性パッド１４４８に固着される。このプロセスは、第２の超小型電子アセンブリ１４９０Ｂの上部に組付けられる第３の超小型電子アセンブリ１４９０Ｃ、及び第３の超小型電子アセンブリ１４９０Ｃの上部に組付けられる第４の超小型電子アセンブリ１４９０Ｄに対して繰り返される。積層されたアセンブリは、第１の超小型電子アセンブリ１４９０Ａの導電性ポスト１４４０が、プリント配線基板１４９７のコンタクトと電気的に相互接続される前に、一緒に組立てられる。他の好ましい実施形態において、該超小型電子スタックは、プリント配線基板１４９７の上部に組付けることができる。
【００８２】
さらに他の好ましい実施形態においては、オーバーモールドを、上記超小型電子アセンブリのプリント配線基板１４９７への組付けの前又は後に、上記スタックの１つ以上の層を覆って形成することができる。一つの好ましい実施形態において、該超小型電子アセンブリは、スタック状に一緒に組立てられる前に、個別にオーバーモールドされる。他の好ましい実施形態においては、該超小型電子アセンブリは、スタック状に配置され、オーバーモールドされた後、プリント配線基板等の別の回路要素に接続される。さらに他の好ましい実施形態において、該超小型電子素子は、該プリント配線基板の上にスタック状に組付けられた後、該スタック全体がオーバーモールドされる。
【００８３】
図２２及び図２３について説明すると、本発明の別の好ましい実施形態において、超小型電子アセンブリ１５９０は、第１の面１５４４と、該第１の面から離れた第２の面１５４６とを有する誘電体基板１５４２を含む。該超小型電子アセンブリは、誘電体基板１５４２の第２の面１５４６上に形成された導電性トレース１５７４を含む。超小型電子アセンブリ１５９０は、各導電性トレース１５７４と電気的に相互接続された導電性パッド１５４８も含む。また、超小型電子アセンブリ１５９０は、誘電体基板１５４２の第１の面１５４４の上で突出する導電性ピン又はポスト１５４０も含む。図２２に示す具体的な好ましい実施形態において、該導電性ポストは、誘電体基板１５４２を貫通して伸びている。超小型電子アセンブリ１５９０は、超小型電子素子１５６２と、誘電体基板１５４２の第２の面１５４６との間に配置された封止剤又は接着層１５７４を用いて、誘電体基板１５４２に組付けられた超小型電子素子１５６２を含む。該封止剤又は接着層は、該超小型電子素子上に設けられた導電性コンタクト又はバンプを覆ってもよい。
【００８４】
図２３について説明すると、２つ以上の超小型電子アセンブリ１５９０Ａ〜１５９０Ｄが、互いに積層されて、超小型電子スタックが形成されている。そして、該アセンブリスタックは、プリント配線基板１５９７に電気的に相互接続されている。特定の好ましい実施形態において、該スタックアセンブリ全体は、エポキシ又はガラス等の材料を用いて、オーバーモールドすることができる。該オーバーモールド材料は、硬く又は柔軟でもよく、あるいは、硬い材料と柔軟な材料の間の硬さを有してもよい。
【００８５】
図２４は、図２０に示すアセンブリと実質的に同様である超小型電子アセンブリ１６９０を示す。図２４に示す具体的なアセンブリにおいて、図２０に示す導電性ポストは、はんだボール等の導電性素子１６４０と置き換えられている。図２５について説明すると、２つ以上の超小型電子アセンブリ１６９０が、互いに積層されて、積層アセンブリが形成されている。アセンブリ１６９０Ｄとして示されている、該スタックの一番下のアセンブリは、プリント配線基板１６９７上のコンタクト１６９５に直接接続されている。残りの超小型電子アセンブリ１６９０Ａ〜１６９０Ｃは、一番下の超小型電子アセンブリ１６９０の上に積層されている。超小型電子素子１６６２は、好ましくは、互いに電気的に相互接続されている。
【００８６】
図２６について説明すると、本発明の別の好ましい実施形態による超小型電子アセンブリ１７９０は、概して、図２２に示すアセンブリと同様である。図２６に示すアセンブリ１７９０は、図２２の実施形態に示す導電性ポストではなく、はんだボール等の導電性素子１７４０を用いる。図２７について説明すると、積層されたアセンブリは、２つ以上の超小型電子アセンブリ１７９０を互いに積層することによって、形成することができる。図２７においては、４つの超小型電子アセンブリ１７９０Ａ〜１７９０Ｄが互いに積層されている。一番上の超小型電子アセンブリ１７９０Ａは、導電性素子１７４０を介して、プリント配線基板１７９７のコンタクト１７９５と電気的に相互接続されている。
【００８７】
図２８Ａ及び図２８Ｂは、超小型電子アセンブリの誘電体基板上に伸びる導電性トレースを破断することによってプログラムすることができる該超小型電子アセンブリを示す。図２８Ａについて説明すると、超小型電子アセンブリ１８９０は、第１の面１８４４と、該第１の面から離れている第２の面１８４６とを有する誘電体基板１８４２を含む。超小型電子アセンブリ１８９０は、誘電体基板１８４２の第２の面１８４６の上に伸びる導電性トレース１８９８を含む。該導電性トレースは、超小型電子素子１８６２上のコンタクトと電気的に相互接続されている第１の端部と、導電性パッド１８４８で終端している第２の端部とを有する。また、超小型電子アセンブリ１８９０は、導電性パッド１８４８と電気的に相互接続され、誘電体基板１８４２の第２の面１８４６から突出する導電性ポスト１８４０も含む。それぞれの導電性ポスト１８４０の一番下の先端部１８６０は、好ましくは、超小型電子素子１８６２の第２の面１８６６の下まで伸びている。しかし、他の好ましい実施形態においては、先端部１８６０は、超小型電子素子１８６２の第２の面１８６６の下まで伸びていなくてもよい。これらの具体的な実施形態において、電気的相互接続は、はんだ等の導体塊を先端部１８６０に用いることにより、形成することができる。該導体塊は、好ましくは、確実な電気的相互接続を形成できるように、導電性ポスト１８４０の全体の高さを増加させる。図２８Ｂについて説明すると、超小型電子アセンブリ１８９０は、該アセンブリ上に形成された複数の導電性パッド１８４８を含む。図２８Ａに示すように、導電性パッド１８４８は、導電性ポスト１８４０と電気的に相互接続され、かつ該導電性ポストと実質的に位置合わせされている。他の好ましい実施形態において、導電性パッド１８４８は、導電性ポスト１８６０と位置合わせされていなくてもよい。また別の好ましい実施形態において、導電性パッド１８４８は、導電性ポスト１８６０とわずかに位置合わせされていてもよい。
【００８８】
図２８Ｂについて説明すると、超小型電子アセンブリ１８９０は、超小型電子素子１８６２と電気的に相互接続されている主トレース１８９８を含む。該主トレースは、４つの枝トレース１８９９Ａ〜１８９９Ｄと電気的に相互接続されている。たった１つの主トレースが図２８Ｂに示されているが、超小型電子アセンブリは、各枝トレースに接続された複数の主トレースを有してもよい。第１の枝トレース１８９９Ａは、第１の導電性パッド１８４８Ａと電気的に相互接続されており、第２の枝トレース１８９９Ｂは、導電性パッド１８４８Ｂと電気的に相互接続されている。第３の枝トレース１８９９Ｃは、第３の導電性パッド１８４８Ｃと電気的に相互接続されており、第４の枝トレース１８９９Ｄは、第４の導電性パッド１８４８Ｄと電気的に相互接続されている。枝トレース１８９９の各々は、１つ以上の導電性パッド１８４８を主トレース１８９８と電気的に絶縁するために切断することができる切断可能部分１８９３を含む。
【００８９】
図２８Ｃについて説明すると、超小型電子アセンブリ１８９０をプログラムするため、１つ以上の枝トレース１８９９は、１つ以上の導電性パッド１８４８と主トレース１８９８とを電気的に絶縁するために切断されている。図２８Ｃにおいて、第１の枝トレース１８９９Ａ、第３の枝トレース１８９９Ｃ及び第４の枝トレース１８９９Ｄは、切断可能部分１８９３で切断されている。その結果、第１の導電性パッド１８４８Ａ、第３の導電性パッド１８４８Ｃ及び第４の導電性パッド１８４８Ｄは、主トレース１８９８及び超小型電子素子１８６２と電気的に絶縁される。第２の導電性パッド１８４８Ｂのみが、第２の枝トレース１８９９Ｂ及び主トレース１８９８を介して超小型電子素子１８６２と電気的に相互接続されたままである。当業者には周知であるように、該枝トレースは、無数のプログラムされた超小型電子アセンブリを形成するために、切断しても、又は、超小型電子素子１８６２と電気的に相互接続されたままであってもよい。該トレースの数は、図２８Ｂに示すように４つより多くてもよい。
【００９０】
図２８Ｃに示す複数の超小型電子アセンブリは、互いに積層して、積層アセンブリを形成してもよい。該アセンブリ全体は、例えば、上述したように、エポキシ又はガラスを用いてオーバーモールドすることができる。
【００９１】
図２９Ａ〜図２９Ｃは、プログラマブル超小型電子アセンブリを示す。該アセンブリは、枝トレースと主トレースとの電気的な相互接続を形成することにより、プログラムされる。これは、図２８Ａ〜図２８Ｃに示したこととは反対である。該超小型電子アセンブリは、該枝トレースを切断又はカッティングすることにより、プログラムされた。
【００９２】
図２９Ａについて説明すると、超小型電子アセンブリ１９９０は、第１の面１９４４と、該第１の面から離れた第２の面１９４６とを有する誘電体基板１９４２を含む。該超小型電子アセンブリは、誘電体基板１９４２の第２の面１９４６の上に形成された導電性トレース１９９８を含む。該導電性トレースは、超小型電子素子１９６２と電気的に相互接続された第１の端部（図示せず）と、導電性パッド１９４８と電気的に相互接続することができる外側端部とを有する。また、超小型電子アセンブリ１９９０は、誘電体基板１９４２の第２の面１９４６から突出する導電性ポスト１９４０も含む。導電性ポスト１９４０は、超小型電子素子１９６２の第２の面１９６６の下に伸びる先端部１９６０を含む。しかし、他の好ましい実施形態においては、導電性ポスト１９４０の先端部１９６０は、超小型電子素子１９６２の第２の面１９６６の下に伸びていなくてよい。
【００９３】
図２９Ｂについて説明すると、超小型電子アセンブリ１９９０は、１つ以上の枝トレース１９９９を主トレース１９９８と電気的に相互接続することにより、プログラムすることができる。図２９Ｂに示す具体的な好ましい実施形態において、超小型電子アセンブリ１９９０は、第１の枝トレース１９９９Ａと電気的に相互接続されている第１の導電性パッド１９４８Ａと、第２の枝トレース１９９９Ｂと電気的に相互接続されている第２の導電性パッド１９４８Ｂと、第３の枝トレース１９９９Ｃと電気的に相互接続されている第３の導電性パッド１９４８Ｃと、第４の枝トレース１９９９Ｄと電気的に相互接続されている第４の導電性パッド１９４８Ｄとを有する。しかし、枝トレース１９９９Ａ〜１９９９Ｄは、主トレース１９９８とは電気的に絶縁されている。図２９Ｂの拡大した部分に示すように、第１の枝トレース１９９９Ａは、絶縁部１９９３で主トレース１９９８と電気的に絶縁されている。
【００９４】
図２９Ｃについて説明すると、上記導電性パッドは、１つ以上の枝トレースを上記主トレースと電気的に相互接続することにより、超小型電子素子１９６２と電気的に相互接続することができる。図２９Ｃに示す具体的な実施形態において、第１の導電性パッド１９４８Ａは、第１の枝トレース１９９９Ａと主トレース１９９８とを電気的に相互接続することにより、主トレース１９９８と電気的に相互接続されている。このことは、枝トレース１９９９Ａと主トレース１９９８とを、例えば、リードボンディング、ワイヤボンディング、導電性材料の蒸着、又は、電気的相互接続を形成する他の周知の方法によって接合することにより、実現することができる。
【００９５】
本発明の別の好ましい実施形態において、第１の超小型電子アセンブリ２０１０は、前面２０１４と、該前面から離れている裏面２０１６とを有する半導体チップ２０１２を含む。また、半導体チップ２０１２は、その前面２０１４で露出されたコンタクト２０１８を含む。細長い導電性ポスト２０２０は、コンタクト２０１８と電気的に相互接続されており、また、半導体チップ２０１２の前面２０１４から突出している。
【００９６】
図３０及び図３２について説明すると、第２の超小型電子アセンブリ２０３０は、該アセンブリ上に設けられた複数のソケット２０３２を含む。該ソケットは、好ましくは、中央開口２０３４と、中央開口２０３４に向かって内側に伸びるフレキシブル突出部２０３６とを有する。フレキシブル突出部２０３６は、それに作用する力に応じて、湾曲することが可能である。該第２の超小型電子アセンブリは、第３の超小型電子アセンブリの導電性ソケットに挿入可能な導電性ポストを有してもよい。
【００９７】
図３０及び図３１について説明すると、第２の超小型電子アセンブリ２０１０及び２０３０は、互いに電気的に相互接続されて、積層アセンブリを形成する。図３０及び図３１に示すように、第１のアセンブリ２０１０の細長い導電性ポスト２０２０は、第２の超小型電子アセンブリ２０３０のソケット２０３２に挿入される。導電性ポスト２０２０がソケット２０３２に挿入されるにつれて、フレキシブル突出部２０３６は、図３１に示すように、互いに離れてたわむ。
【００９８】
図３０〜図３２に示す実施形態は、積層され、かつ電気的に相互接続されている、２つだけの超小型電子アセンブリを示すが、複数の超小型電子素子を組立てて、同様の方法で垂直方向の配列で電気的に相互接続してもよい。そのため、本発明は、３つ、４つ以上の超小型電子アセンブリを互いに垂直方向に積層して、細長い導電性ポストを、下にある又は上にある超小型電子アセンブリのフレキシブルソケットに挿入することによって、電気的に相互接続できることを意図している。さらに別の好ましい実施形態においては、超小型電子アセンブリは、上又は下の他の超小型電子アセンブリの該ソケットと電気的に相互接続するために、該アセンブリの上又は下に伸びる導電性ポストを有してもよい。
【００９９】
本発明は、どのような特定の動作理論によっても限定されないが、複数の超小型電子アセンブリをスナップ式ではめ込み又は差し込むことができると考えられる。その結果、積層された超小型電子アセンブリを、高温のリフロープロセスを要することなく、確実に検査することができる。特定の好ましい実施形態において、導電性ソリューションは、導電率及び該アセンブリの信頼性を改善するために、挿入前に、該導電性ポスト又はピン、あるいは該ソケットに対して行うことができる。
【０１００】
従って、積層超小型電子アセンブリを容易に検査することができる。１つ以上のコンポーネントが有効に作動しない場合、その特定のコンポーネントを取り除き、個別の超小型電子コンポーネントを一緒にスナップ式ではめ込み又は差し込むことにより、該アセンブリを構成しなおしてもよい。このようなアプローチは、少なくとも一度のリフローサイクルをなくし、それにより、信頼性を増し、かつ不良コンポーネントを少なくする。また、本発明は、スタックパッケージを迅速に分解して、１つ以上の正常に機能するコンポーネントを用いて組立て直すことを可能にする。また、本発明の積層アセンブリは、はんだを用いることなく、確実に相互接続することができる。図３０〜図３１に示す具体的な実施形態は、本出願に示したいずれかのパッケージを一緒に組立てるのに用いることができる。また、本出願は、同一出願人による米国特許第６，１７７，６３６号に示されているアセンブリのうちのいずれかを組み込んでもよく、該明細書の開示は参照により本明細書に組み込まれる。
【０１０１】
本発明の具体的な好ましい実施形態においては、超小型電子素子間の電気的相互接続の形成を強化するために、及び該超小型電子部品パッケージの検査を容易にするために、その開示が参照により本明細書に組み込まれる、米国特許第４，８０４，１３２号及び同第５，０８３，６９７号に開示されているもの等の粒子コーティングを、該超小型電子部品パッケージの１つ以上の導電性部分に形成してもよい。該粒子コーティングは、好ましくは、導電性端子又は導電性ポストの先端部等の導電性部分を覆って形成される。一つの特定の好ましい実施形態において、該粒子コーティングは、標準的なフォトレジスト技術を用いて、超小型電子素子の導電性部分に選択的に電気めっきされているメタライズドダイヤモンド結晶コーティングである。動作中、該ダイヤモンド結晶コーティングを備えた導電性部分は、対向する接触パッドの外面にある酸化層を貫通させるために、該接触パッド上に押し付けることができる。該ダイヤモンド結晶コーティングは、従来のワイピング動作に加えて、酸化層の貫通を介した、確実な電気的相互接続の形成を容易にする。
【０１０２】
上述したように、上記ポストの動きは、傾斜動を含んでもよい。この傾斜動は、各ポストの先端部を、該先端部が上記接触パッドに係合するにつれて、該接触パッドの全域でワイピングさせる。このことは、確実な電気的接触を促進する。その開示が参照により本明細書に組み込まれる、２００４年１１月１０日に提出された「ＭＩＣＲＯ  ＰＩＮ  ＧＲＩＤ  ＡＲＲＡＹ  ＷＩＴＨ  ＷＩＰＩＮＧ  ＡＣＴＩＯＮ」というタイトルの、同時係属中の同一出願人による米国特許出願第１０／９８５，１２６号（代理人番号３．０−３７５）により詳細に論じられているように、該ポストは、そのようなワイピング動作を促進し、別の方法で、該ポストとコンタクトの係合を容易にする形状構成を備えてもよい。その開示が参照により本明細書に組み込まれる、２００４年１１月１０日に提出された「ＭＩＣＲＯ  ＰＩＮ  ＧＲＩＤ  ＷＩＴＨ  ＰＩＮ  ＭＯＴＩＯＮ  ＩＳＯＬＡＴＩＯＮ」というタイトルの、同時係属中の同一出願人による米国特許出願第１０／９８５，１１９号（代理人番号１．０−３７６）により詳細に開示されているように、該フレキシブル基板は、互いに無関係に動き、傾斜及びワイピング動作を向上させる該ポストの能力を高めるための形状構成を備えてもよい。
【０１０３】
その開示が参照により本明細書に組み込まれる、本明細書と同日又はほぼ同日に提出された「ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣ  ＰＡＣＫＡＧＥＳ  ＡＮＤ  ＭＥＴＨＯＤＳ  ＴＨＥＲＥＦＯＲ」というタイトルの同時係属中の同一出願人による米国特許仮出願第６０／５３３，２１０号（代理人番号１．０−３７４）により詳細に論じられているように、該支持構造部は、複数の離間した支持体を含んでもよく、また、該支持体のうえに載るフレキシブルシートを含んでもよい。該導電性ポストは、該支持体から水平方向にずらしてもよい。該ポストと該支持体との間のオフセットは、該ポスト、及び特に、該ポストの基部が、超小型電子素子に対して、互いに無関係に動くことを可能にする。
【０１０４】
その開示が参照により本明細書に組み込まれる、「ＢＡＬＬ  ＧＲＩＤ  ＡＲＲＡＹ  ＷＩＴＨ  ＢＵＭＰＳ」というタイトルの、同一出願人による米国特許出願第１０／７８６，８１９号の特定の好ましい実施形態により詳細に開示されているように、半導体チップアセンブリは、誘電体層と、該誘電体層上のトレースと一体形成された突起バンプの形態の導電性端子とを有するチップキャリアを含む。該バンプは、望ましくは、中空であり、かつ変形可能である凸状面を有する。該バンプの凸状底端部は、少量のはんだ又は他の接合材料により、回路パネルの表面の接触パッドに接合することができる。該構造は、該接触パッドと該バンプとの間の十分な接合を実現でき、また、比較的大きなはんだボールの必要性をなくす。該アセンブリは、従来の表面実装技術と良好に統合された技術を用いて形成することができる。
【０１０５】
その開示が参照により本明細書に組み込まれる、「ＦＯＲＭＡＴＩＯＮ  ＯＦ  ＣＩＲＣＵＩＴＹ  ＷＩＴＨ  ＭＯＤＩＦＩＣＡＴＩＯＮ  ＯＦ  ＦＥＡＴＵＲＥ  ＨＥＩＧＨＴ」というタイトルの、同時係属中の同一出願人による米国特許仮出願第６０／５０８，９７０号の特定の好ましい実施形態により詳細に開示されているように、チップ又は他の超小型電子素子を搭載するための接続コンポーネントは、少なくとも一部のポストの高さを詰めるか又は他の方法で低減することにより、誘電素子から突出する該ポストを含む基点ユニットから形成されている。
【０１０６】
本発明を特定の実施形態に関して説明してきたが、それらの実施形態が、本発明の原理及び適用に関する単に例示的なものであることを理解すべきである。従って、該例示的な実施形態に対して、多くの変更が可能であること、及び添付請求項によって定義される本発明の趣旨及び範囲から逸脱することなく、他の構成を考案することができることを理解すべきである。
【産業上の利用可能性の説明】
【０１０７】
本発明は、半導体産業における利用可能性を有する。
【図面の簡単な説明】
【０１０８】
【図１】（Ａ）本発明の特定の好ましい実施形態による超小型電子部品パッケージを形成する方法を示す図である。（Ｂ）本発明の特定の好ましい実施形態による超小型電子部品パッケージを形成する方法を示す図である。（Ｃ）本発明の特定の好ましい実施形態による超小型電子部品パッケージを形成する方法を示す図である。（Ｄ）本発明の特定の好ましい実施形態による超小型電子部品パッケージを形成する方法を示す図である。（Ｅ）本発明の特定の好ましい実施形態による超小型電子部品パッケージを形成する方法を示す図である。（Ｆ）本発明の特定の好ましい実施形態による超小型電子部品パッケージを形成する方法を示す図である。（Ｇ）本発明の特定の好ましい実施形態による超小型電子部品パッケージを形成する方法を示す図である。（Ｈ）本発明の特定の好ましい実施形態による超小型電子部品パッケージを形成する方法を示す図である。（Ｉ）本発明の特定の好ましい実施形態による超小型電子部品パッケージを形成する方法を示す図である。（Ｊ）本発明の特定の好ましい実施形態による超小型電子部品パッケージを形成する方法を示す図である。（Ｋ）本発明の特定の好ましい実施形態による超小型電子部品パッケージを形成する方法を示す図である。（Ｌ）本発明の特定の好ましい実施形態による、図１Ｋに示す超小型電子部品パッケージを検査する方法を示す図である。（Ｍ）本発明の特定の好ましい実施形態による、図１Ｋに示す超小型電子部品パッケージを検査する方法を示す図である。
【図２】本発明の別の好ましい実施形態による超小型電子部品パッケージを示す図である。
【図３】本発明の他の好ましい実施形態による超小型電子部品パッケージを示す図である。
【図４】本発明の別の好ましい実施形態による超小型電子部品パッケージを示す図である。
【図５】本発明のまた別の好ましい実施形態による超小型電子部品パッケージを示す図である。
【図６】本発明のさらに別の好ましい実施形態による超小型電子部品パッケージを示す図である。
【図７】本発明の別の好ましい実施形態による超小型電子部品パッケージを示す図である。
【図８】（Ａ）ヒートスプレッダを含む従来の超小型電子部品パッケージの断面図を示す。（Ｂ）図８（Ａ）に示す従来の超小型電子部品パッケージの底面図を示す。
【図９】（Ａ）本発明の特定の好ましい実施形態による、フレキシブル基板と、フレキシブル基板を貫通して伸びるヒートスプレッダとを有する超小型電子部品パッケージの断面図を示す。（Ｂ）図９（Ａ）の超小型電子部品パッケージの底面図を示す。
【図１０】（Ａ）本発明のまた別の好ましい実施形態による超小型電子部品パッケージの断面図を示す。（Ｂ）図１０（Ａ）に示す超小型電子部品パッケージの底面図を示す。
【図１１】（Ａ）本発明のさらに別の好ましい実施形態による超小型電子部品パッケージの断面図を示す。（Ｂ）図１１（Ａ）に示す超小型電子部品パッケージの底面図を示す。
【図１２】（Ａ）本発明のまた別の好ましい実施形態による超小型電子部品パッケージの断面図を示す。（Ｂ）図１２（Ａ）に示す超小型電子部品パッケージの底面図を示す。
【図１３】（Ａ）本発明のさらに別の好ましい実施形態による超小型電子部品パッケージの底面図を示す。（Ｂ）図１３（Ａ）に示す超小型電子部品パッケージの断面図を示す。
【図１４】（Ａ）本発明の別の好ましい実施形態による、互いに積層された複数の超小型電子部品パッケージを含む超小型電子アセンブリの底面図を示す。（Ｂ）図１４（Ａ）に示す超小型電子アセンブリの断面図を示す。
【図１５】（Ａ）本発明の特定の好ましい実施形態による、導電性ポストを含む誘電体基板の斜視図を示す。（Ｂ）図１５（Ａ）に示す誘電体基板の底部斜視図を示す。
【図１６】本発明の特定の好ましい実施形態による、コンタクトを有する超小型電子素子の斜視図を示す。
【図１７】図１６の超小型電子素子、及び図１５Ａ及び図１５Ｂの誘電体基板と共に組立てられる接着層を示す。
【図１８】（Ａ）接着層と、接着層と共に組立てられる超小型電子素子を有する、図１７の誘電体基板の斜視図を示す。（Ｂ）図１８（Ａ）に示すサブアセンブリの底面図を示す。
【図１９】（Ａ）互いに積層された、図１８Ａに示すユニットの３つを含む超小型電子スタックを示す。（Ｂ）保護層が上に形成された、図１９（Ａ）のパッケージを示す。
【図２０】誘電体層と、それと共に組立てられる超小型電子素子と、誘電体層から突出する導電性ポストとを含む超小型電子アセンブリの断面図を示す。
【図２１】本発明の特定の好ましい実施形態による、互いに積層され、かつプリント配線基板と接続された、図２０の複数の超小型電子アセンブリを示す。
【図２２】誘電体層と、誘電体層と共に組立てられる超小型電子素子と、誘電体層から突出する複数の導電性ポストとを含む超小型電子アセンブリの断面図を示す。
【図２３】本発明の特定の好ましい実施形態による、互いに積層され、かつプリント配線基板に接続された、図２２の複数の超小型電子アセンブリを示す。
【図２４】誘電体層と、誘電体層と共に組立てられる超小型電子素子と、誘電体層に付着される導電性素子とを含む超小型電子アセンブリの断面図を示す。
【図２５】本発明の特定の好ましい実施形態による、互いに積層され、かつ該スタック内のほとんどのサブアセンブリの底部がプリント配線基板に接続されている、図２４に示す複数の超小型電子アセンブリを示す。
【図２６】誘電体シートと共に組立てられる超小型電子素子と、誘電体シートから突出する導電性素子とを有する誘電体シートを含む超小型電子アセンブリの断面図を示す。
【図２７】本発明の特定の好ましい実施形態による、互いに積層され、かつスタックの最上部の要素がプリント配線基板に接続されている、図２６の複数の超小型電子アセンブリを示す。
【図２８】（Ａ）本発明の別の好ましい実施形態による超小型電子アセンブリの断面図を示す。（Ｂ）図２８（Ａ）に示す超小型電子アセンブリの平面図を示す。（Ｃ）本発明の特定の好ましい実施形態による、導電性トレースが破断した状態の、図２８Ｂのアセンブリを示す。
【図２９】（Ａ）誘電体層と、誘電体層と共に組立てられる超小型電子素子と、誘電体層から突出する導電性ポストとを含む超小型電子アセンブリの断面図を示す。（Ｂ）図２９（Ａ）に示す超小型電子アセンブリの平面図を示す。（Ｃ）本発明の特定の好ましい実施形態による、導電性トレースを主トレースに接続した状態の、図２９ＢＡに示す超小型電子アセンブリの別の図を示す。
【図３０】本発明の特定の好ましい実施形態による、第２の超小型電子アセンブリと電気的に相互接続される第１の超小型電子アセンブリの断面図を示す。
【図３１】第１の超小型電子アセンブリと第２の超小型電子アセンブリとが接続された後の、図３０に示す実施形態の断面図を示す。
【図３２】中央開口及びフレキシブル突出部を有するソケットを含む、図３０の第２の超小型電子アセンブリの平面図を示す。
【図１Ａ】
0005572288.tif 000002
【図１Ｂ】
0005572288.tif 000003
【図１Ｃ】
0005572288.tif 000004
【図１Ｄ】
0005572288.tif 000005
【図１Ｅ】
0005572288.tif 000006
【図１Ｆ】
0005572288.tif 000007
【図１Ｇ】
0005572288.tif 000008
【図１Ｈ】
0005572288.tif 000009
【図１Ｉ】
0005572288.tif 000010
【図１Ｊ】
0005572288.tif 000011
【図１Ｋ】
0005572288.tif 000012
【図１Ｌ】
0005572288.tif 000013
【図１Ｍ】
0005572288.tif 000014
【図２】
0005572288.tif 000015
【図３】
0005572288.tif 000016
【図４】
0005572288.tif 000017
【図５】
0005572288.tif 000018
【図６】
0005572288.tif 000019
【図７】
0005572288.tif 000020
【図８】
0005572288.tif 000021
【図９】
0005572288.tif 000022
【図１０】
0005572288.tif 000023
【図１１】
0005572288.tif 000024
【図１２】
0005572288.tif 000025
【図１３】
0005572288.tif 000026
【図１４】
0005572288.tif 000027
【図１５】
0005572288.tif 000028
【図１６】
0005572288.tif 000029
【図１７】
0005572288.tif 000030
【図１８】
0005572288.tif 000031
【図１９】
0005572288.tif 000032
【図２０】
0005572288.tif 000033
【図２１】
0005572288.tif 000034
【図２２】
0005572288.tif 000035
【図２３】
0005572288.tif 000036
【図２４】
0005572288.tif 000037
【図２５】
0005572288.tif 000038
【図２６】
0005572288.tif 000039
【図２７】
0005572288.tif 000040
【図２８Ａ】
0005572288.tif 000041
【図２８Ｂ】
0005572288.tif 000042
【図２８Ｃ】
0005572288.tif 000043
【図２９Ａ】
0005572288.tif 000044
【図２９Ｂ】
0005572288.tif 000045
【図２９Ｃ】
0005572288.tif 000046
【図３０】
0005572288.tif 000047
【図３１】
0005572288.tif 000048
【図３２】
0005572288.tif 000049