(57)【特許請求の範囲】
【請求項１】
半導体素子を形成する基板と、
前記基板の上方に設けられた第１選択線と、
前記第１選択線の上に設けられ、Ｐ型不純物半導体とＮ型不純物半導体とを積層した第１ダイオード層と、
前記基板の高さ方向にＮ＋１層（Ｎ≧１）の第１ゲート間絶縁層とＮ層の第１半導体層とがそれぞれ交互に積層され、前記第１ダイオード層より上方に設けられた第１積層体と、
前記第１選択線と交差する方向に延在し、前記第１積層体より上方に設けられた第２選択線と、
前記Ｎ＋１層の前記第１ゲート間絶縁層の側面と前記Ｎ層の前記第１半導体層の側面に沿って設けられる第１ゲート絶縁層と、
前記第１ゲート絶縁層の側面に沿って設けられる第１チャネル層と、
前記第１チャネル層の側面に沿って設けられ、電流によって抵抗値が変化する抵抗変化材料を含む第１抵抗変化材料層と、を有し、
前記第１チャネル層、前記第１抵抗変化材料層、及び、前記第１ダイオード層は、前記第１選択線と前記第２選択線が交差する領域に設けられ、
前記第１積層体は、前記Ｎ＋１層の第１ゲート間絶縁層の側面及び前記Ｎ層の第１半導体層の側面が露出するように形成された接続孔を有し、
前記第１ゲート絶縁層及び前記第１抵抗変化材料層は、前記接続孔の中に設けられ、
前記第１ダイオード層の前記第２選択線方向の幅は、前記接続孔の前記第２選択線方向の幅より大きく、
前記第１ダイオード層の前記第１選択線方向の幅は、前記接続孔の前記第２選択線方向の幅より大きいことを特徴とする半導体記憶装置。
【請求項２】
半導体素子を形成する基板と、
前記基板の上方に設けられた第１選択線と、
前記第１選択線の上に設けられ、Ｐ型不純物半導体とＮ型不純物半導体とを積層した第１ダイオード層と、
前記基板の高さ方向にＮ＋１層（Ｎ≧１）の第１ゲート間絶縁層とＮ層の第１半導体層とがそれぞれ交互に積層され、前記第１ダイオード層より上方に設けられた第１積層体と、
前記第１選択線と交差する方向に延在し、前記第１積層体より上方に設けられた第２選択線と、
前記Ｎ＋１層の前記第１ゲート間絶縁層の側面と前記Ｎ層の前記第１半導体層の側面に沿って設けられる第１ゲート絶縁層と、
前記第１ゲート絶縁層の側面に沿って設けられる第１チャネル層と、
前記第１チャネル層の側面に沿って設けられ、電流によって抵抗値が変化する抵抗変化材料を含む第１抵抗変化材料層と、を有し、
前記第１チャネル層、前記第１抵抗変化材料層、及び、前記第１ダイオード層は、前記第１選択線と前記第２選択線が交差する領域に設けられ、
更に、前記基板の高さ方向にＮ＋１層（Ｎ≧１）の第２ゲート間絶縁層とＮ層の第２半導体層とがそれぞれ交互に積層され、前記第１選択線より上方に設けられた第２積層体と、
前記Ｎ＋１層の前記第２ゲート間絶縁層の側面と前記Ｎ層の前記第２半導体層の側面に沿って設けられた第２ゲート絶縁層と、
前記第２ゲート絶縁層の側面に沿って設けられた第２チャネル層と、
前記第２チャネル層に沿って設けられ、前記抵抗変化材料を含む第２抵抗変化材料層と、
前記第１抵抗変化材料層と前記第２抵抗変化材料層との間に設けられた第１変化領域絶縁層とを有し、
前記第２積層体は、前記第１積層体に対し同じ標高に設けられ、かつ、前記第１選択線と前記第２選択線が交差する領域を挟んだ反対側に設けられ、
前記第１チャネル層と前記第２チャネル層とは、前記第１選択線と前記第２選択線が交差する領域において、同一の前記第１ダイオード層の前記Ｎ型不純物半導体に接続されていることを特徴とする半導体記憶装置。
【請求項３】
請求項２において更に、
前記第１チャネル層に流れる電流を制御する第１ノード選択トランジスタと、
前記第２チャネル層に流れる電流を制御する第２ノード選択トランジスタを有することを特徴とする半導体記憶装置。
【請求項４】
請求項３において、
前記第１積層体は、前記Ｎ＋１番目の第１ゲート間絶縁層の上面に積層されたＮ＋１番目の第１半導体層と、前記Ｎ＋１番目の第１半導体層の上面に積層されたＮ＋２番目の第１ゲート間絶縁層とを更に有し、
前記第２積層体は、前記Ｎ＋１番目の第２ゲート間絶縁層の上面に積層されたＮ＋１番目の第２半導体層と、前記Ｎ＋１番目の第２半導体層の上面に積層されたＮ＋２番目の第２ゲート間絶縁層とを更に有し、
前記Ｎ＋１番目の第１半導体層は、前記第１ノード選択トランジスタのゲート電極であり、
前記Ｎ＋１番目の第２半導体層は、前記第２ノード選択トランジスタのゲート電極であることを特徴とする半導体記憶装置。
【請求項５】
請求項２において、
前記第１選択線上に形成された前記第１ダイオード層、前記第１チャネル層、前記第１抵抗変化材料層、前記第１変化領域絶縁層、前記第２抵抗変化材料層、及び、前記第２チャネル層は、前記第２選択線が延在する方向に自己整合的に形成されたことを特徴とする半導体記憶装置。
【請求項６】
請求項２において、更に、
前記第１ダイオード層の前記第２選択線方向の側面に接して設けられるダイオード絶縁層を有し、
前記ダイオード絶縁層は、前記Ｎ＋１層のゲート間絶縁層のうち下から一番目のゲート間絶縁層とエッチング選択比が異なる絶縁材料で形成されることを特徴とする半導体記憶装置。
【請求項７】
請求項２において更に、
前記第１チャネル層として、前記第１ゲート絶縁層と前記第１抵抗変化材料層との間に、前記第１ゲート絶縁層の側面に沿って設けられた第１半導体チャネル層を有することを特徴とする半導体記憶装置。
【請求項８】
請求項７において、更に、
前記第１チャネル層として、前記第１半導体チャネル層と前記第１抵抗変化材料層の間に、前記第１半導体チャネル層の側面に沿って設けられた第２半導体チャネル層を有することを特徴とする半導体記憶装置。
【請求項９】
請求項２において、
前記第１抵抗変化材料層の上面は、下から数えてＮ＋１番目の前記第１ゲート間絶縁層の下面と上面の間の位置にあり、前記第２選択線の一部は前記第１抵抗変化材料層の上面に接することを特徴とする半導体記憶装置。
【請求項１０】
請求項２において、
前記第１抵抗変化材料層は、前記第１積層体に形成された孔を埋め込むように形成され、
前記半導体記憶装置は、前記第１抵抗変化材料層の中心部に設けられた絶縁膜を更に有することを特徴とする半導体記憶装置。
【請求項１１】
請求項２において、
前記第１ゲート間絶縁層は、ＳｉＮであることを特徴とする半導体記憶装置。
【請求項１２】
請求項２において、
前記Ｎ＋１層の第１ゲート間絶縁層の夫々の厚さは、前記Ｎ層の第１半導体層の夫々の厚さより薄いことを特徴とする半導体記憶装置。
【請求項１３】
請求項２において、
前記第１抵抗変化材料層は、前記Ｎ層の第１半導体層の夫々に対応する領域の状態が変化することにより情報を記憶し、
前記Ｎ層の第１半導体層の夫々は、対応する前記第１抵抗変化材料層の領域の状態を変化させる場合に、前記第１チャネル層をオフする電圧が与えられ、対応する前記第１抵抗変化材料層の領域の状態を変化させない場合は、前記第１チャネル層をオンさせる電圧が与えられることを特徴とする半導体記憶装置。
【請求項１４】
請求項２において、
前記Ｎ層の第１半導体層は、ポリシリコンで構成されることを特徴とする半導体記憶装置。
【請求項１５】
請求項２において、
前記第１抵抗変化材料層は相変化材料で構成されることを特徴とする半導体記憶装置。
【請求項１６】
複数の第１選択線と、前記第１選択線の上方に設けられ、前記複数の第１選択線と交差する方向に延在する複数の第２選択線と、前記複数の第２選択線と前記複数の第１選択線が交差する領域に設けられた複数の第１メモリセルチェインとを有する第１メモリ層と、
複数の第３選択線と、前記第２選択線の上方に設けられ、前記複数の第３選択線と交差する方向に延在する複数の第４選択線と、前記複数の第４選択線と前記複数の第３選択線が交差する領域に設けられた複数の第２メモリセルチェインとを有する第２メモリ層とを具備し、
前記複数の第１メモリセルチェインの夫々は、前記複数の第１選択線のうち対応する一つと前記複数の第２選択線のうち対応する一つの間に直列に接続された第１ダイオードと、第１メモリセルと、第１層選択スイッチとを有し、
前記複数の第２メモリセルチェインの夫々は、前記複数の第３選択線のうち対応する一つと前記複数の第４選択線のうち対応する一つの間に直列に接続された第２ダイオードと、第２メモリセルと、第２層選択スイッチとを有し、
前記複数の第２選択線の夫々は、前記複数の第４選択線のうち対応する一つと共通に制御され、
前記複数の第１選択線の夫々は、前記複数の第３選択線のうち対応する一つと共通に制御され、
前記第１メモリ層に含まれる複数の前記第１層選択スイッチは、共通に制御され、
前記第２メモリ層に含まれる複数の前記第２層選択スイッチは、共通に制御され、
前記第１メモリ層に含まれる複数の前記第１層選択スイッチと、前記第２メモリ層に含まれる複数の前記第２層選択スイッチは、独立して制御されることを特徴とする半導体記憶装置。
【請求項１７】
請求項１６において、
前記第１メモリセルは、前記第１ダイオードと対応する前記第２選択線の間に並列に設けられた第１メモリ選択スイッチ及び第１抵抗変化素子とを有し、
前記第２メモリセルは、前記第２ダイオードと対応する前記第４選択線の間に並列に設けられた第２メモリ選択スイッチ及び第２抵抗変化素子とを有し、
前記第１メモリセルチェインは、前記第１メモリセルが複数直列に接続され、
前記第２メモリセルチェインは、前記第２メモリセルが複数直列に接続され、
前記第１メモリ選択スイッチは、対応する前記第２メモリ選択スイッチと共通に制御さることを特徴とする半導体記憶装置。
【請求項１８】
第１選択線と、
前記第１選択線の上方に形成され前記第１選択線を交差する方向に延在する第２選択線と、
前記第２選択線と前記第１選択線との間に設けられた第１半導体層および第２半導体層と、
前記第１半導体層の側面と前記第２半導体層との間に、前記第１半導体層の側面から前記第２半導体層の側面に向かって順に形成された第１ゲート絶縁膜、第１チャネル層、第１抵抗変化材料層、第１絶縁層、第２抵抗変化材料層、第２チャネル層、及び、第２ゲート絶縁膜と、を有し、
前記第１チャネル層は、前記第１選択線と前記第２選択線との間に第１電流経路を形成し、
前記第２チャネル層は、前記第１選択線と前記第２選択線との間に第２電流経路を形成し、
前記第１抵抗変化材料層は、前記第１チャネル層を経由して流れる電流によって抵抗状態が変化し、
前記第２抵抗変化材料層は、前記第２チャネル層を経由して流れる電流によって抵抗状態が変化し、
前記第１チャネル層に流れる電流と前記第２チャネル層に流れる電流は、独立して制御されることを特徴とする半導体記憶装置。
【請求項１９】
請求項１８において、
前記第１半導体層と前記第２選択線の間に設けられた第３半導体層と、
前記第２半導体層と前記第２選択線の間に設けられた第４半導体層とを更に具備し、
前記第３半導体層の側壁には、前記第１ゲート絶縁膜、前記第１チャネル層、及び、第２絶縁層とが形成され、
前記第４半導体層の側壁には、前記第２ゲート絶縁膜、前記第２チャネル層、及び、前記第２絶縁層とが形成され、
前記第１半導体層と前記第２半導体層とは、電気的に接続され、
前記第３半導体層に印加される電圧により、前記第１チャネル層の導電状態が制御され、
前記第４半導体層に印加される電圧により、前記第２チャネル層の導電状態が制御され、
前記第３半導体層と前記第４半導体層とは、電気的に独立して制御されることを特徴とする半導体記憶装置。
【請求項２０】
第１選択線と、
前記第１選択線の上方に形成され、前記第１選択線が延在する方向と交差する方向に延在する第２選択線と、
前記第１選択線と前記第２選択線の間に形成され、前記第２選択線が延在する方向に並ぶ第１及び第２半導体層と、
前記第１半導体層から前記第２半導体層に向かって順に形成された第１ゲート絶縁膜層、第１チャネル層、第１抵抗変化材料層と、
前記第１チャネル層、及び、前記第１抵抗変化材料層の一端と接触する第１絶縁層と、
前記第１チャネル層、及び、前記第１抵抗変化材料層の他端と接触する第２絶縁層とを具備し、
前記第１チャネル層、及び、前記第１抵抗変化材料層は、前記第１半導体層、前記第２半導体層、前記第１絶縁層、及び、前記第２絶縁層で囲まれる領域に形成されることを特徴とする半導体記憶装置。
【請求項２１】
請求項２０において、
前記第１半導体層と前記第２選択線の間に設けられた第３半導体層と、
前記第２半導体層と前記第２選択線の間に設けられた第４半導体層と、
前記第１抵抗変化材料層から前記第２半導体層に向かって順に形成された第３絶縁層、
第２抵抗変化材料層、第２チャネル層、及び、第２ゲート絶縁膜層とを更に具備し、
前記第３半導体層と前記第４半導体層の間には、前記第１ゲート絶縁膜層、前記第１チャネル層、前記第３絶縁層、前記第２チャネル層、及び、前記第２ゲート絶縁膜層が形成され、
前記第１半導体層と前記第２半導体層とは、電気的に接続され、
前記第３半導体層に印加される電圧により、前記第１チャネル層の導電状態が制御され、
前記第４半導体層に印加される電圧により、前記第２チャネル層の導電状態が制御され、
前記第３半導体層と前記第４半導体層とは、電気的に独立して制御されることを特徴とする半導体記憶装置。
【請求項２２】
第１選択線と、
第２選択線と、
前記第１選択線に接続され、第１メモリセルと第２メモリセルとが直列に接続された第１メモリセルチェインと、
前記第２選択線と前記第１メモリセルチェインとの間に接続された第１ダイオードとを有し、
前記第１メモリセルは、第１抵抗変化素子と前記第１抵抗変化素子に流す電流を制御する第１メモリ選択スイッチとが電気的に並列に接続され、
前記第２メモリセルは、第２抵抗変化素子と前記第２抵抗変化素子に流す電流を制御する第２メモリ選択スイッチとが電気的に並列に接続され、
前記第１抵抗変化素子、前記第２抵抗変化素子、及び、前記第１ダイオードは、前記第１選択線と前記第２選択線が交差する領域に設けられることを特徴とする半導体記憶装置。
【請求項２３】
請求項２２において更に、
前記第１選択線と前記第１ダイオードとの間に、前記第１メモリセルチェインと並列に接続された第２メモリセルチェインと、
前記第１ダイオードと前記第１選択線の間に、前記第１メモリセルチェインと直列に接続された第１ノード選択スイッチと、
前記第１ダイオードと前記第１選択線の間に、前記第２メモリセルチェインと直列に接続された第２ノード選択スイッチとを有し、
前記第２メモリセルチェインは、第３メモリセルと第４メモリセルとが直列に接続され、
前記第３メモリセルは、第３抵抗変化素子と前記第３抵抗変化素子に流す電流を制御する第３メモリ選択スイッチとが電気的に並列に接続され、
前記第４メモリセルは、第４抵抗変化素子と前記第４抵抗変化素子に流す電流を制御する第４メモリ選択スイッチとが電気的に並列に接続され、
前記第１ノード選択スイッチと前記第２ノード選択スイッチは、独立に制御されることを特徴とする半導体記憶装置。
【請求項２４】
請求項２３において、
前記第１メモリ選択スイッチと第３メモリ選択スイッチとは、共通に制御され、
前記第２メモリ選択スイッチと第４メモリ選択スイッチとは、共通に制御されることを特徴とする半導体記憶装置。
【請求項２５】
請求項２２において、更に、
第３選択線と、
第４選択線と、
前記第３選択線に接続され、第５メモリセル及び第６メモリセルが直列に接続された第３メモリセルチェインと、
前記第４選択線と前記第３メモリセルチェインとの間に接続された第２ダイオードと、
前記第１選択線と前記第１ダイオードとの間に、前記第１メモリセルチェインと直列に接続された第１アレイ選択スイッチと、
前記第３選択線と前記第２ダイオードとの間に、前記第３メモリセルチェインと直列に接続された第２アレイ選択スイッチとを有し、
前記第５メモリセルは、第５抵抗変化素子と前記第５抵抗変化素子に流す電流を制御する第５メモリ選択スイッチとが電気的に並列に接続され、
前記第６メモリセルは、第６抵抗変化素子と前記第６抵抗変化素子に流す電流を制御する第６メモリ選択スイッチとが電気的に並列に接続され、
前記第１選択線および前記第３選択線は、電気的に接続され、
前記第２選択線および前記第４選択線は、電気的に接続され、
第１メモリ選択スイッチおよび第５メモリ選択スイッチは、共通に制御され、
第２メモリ選択スイッチおよび第６メモリ選択スイッチは、共通に制御され、
前記第１アレイ選択スイッチと前記第２アレイ選択スイッチとは、独立して制御されることを特徴とする半導体記憶装置。
【請求項２６】
半導体素子を形成する基板と、
前記基板の上方に設けられた複数の第１選択線と、
前記複数の第１選択線の上方に設けられ、前記複数の第１選択線と交差する方向に延在する複数の第２選択線と、
前記基板の高さ方向にＮ＋１層（Ｎ≧１）の第１ゲート間絶縁層とＮ層の第１半導体層とがそれぞれ交互に積層され積層体と、前記積層体の側面に沿って設けられたチャネル層と、前記チャネル層の側面に沿って設けられた抵抗変化材料層とを有し、前記複数の第１選択線と前記複数の第２選択線の間に設けられたメモリアレイと、
前記Ｎ層の第１半導体層にＮ本のコンタクトを介して接続されるＮ本の制御信号線とを有し、
前記Ｎ本のコンタクトは、前記メモリアレイの第１方向の端部に位置する領域に形成され、前記第１方向と交差する第２方向に並んで配置され、
前記Ｎ層の第１半導体層のうち、下層の第１半導体層は、前記下層の第１半導体層よりも上層の第１半導体層に比べて、前記第１方向の端部が前記第２方向において広がっていることで、前記Ｎ層の第１半導体層は階段状の構造を有することを特徴とする半導体記憶装置。
【請求項２７】
請求項２６において、
前記積層体は、前記複数の第１選択線と前記複数の第２選択線の交差する領域に貫通孔が形成されており、
前記チャネル層及び前記抵抗変化材料層は、前記貫通孔の側壁に沿って設けられることを特徴とする半導体記憶装置。
【請求項２８】
請求項２６において、
前記積層体は、前記第１方向にストライプ状に形成され、
前記チャネル層及び前記抵抗変化材料層は、前記複数の第１選択線と前記複数の第２選択線の交差する領域において、前記ストライプ状に形成された積層体の側壁に沿って設けられることを特徴とする半導体記憶装置。
【請求項２９】
請求項２６において、
前記Ｎ層の第１半導体層は、前記複数のコンタクトが形成される領域において、前記基板に近い層の方が前記第２方向の幅が広いことを特徴とする半導体記憶装置。
【請求項３０】
Ｎ＋１層（Ｎ≧１）のゲート間絶縁層とＮ層のゲート半導体層とを交互に積層した積層体を形成する第１工程と、
前記積層体の一部を第１番目の前記ゲート間絶縁層の下面から第Ｎ＋１番目の前記ゲート間絶縁層の上面まで第１方向にストライプ状に除去する第２工程と、
前記第２工程で除去することにより形成された前記積層体の側壁に第１絶縁層を形成する第３工程と、
前記第３工程で形成した前記第１絶縁層の側面に沿って、抵抗変化材料を含む第１抵抗変化材料層を形成する第４工程と、
前記第４工程で形成した前記第１抵抗変化材料層の一部を除去し、前記第１抵抗変化材料層を残した領域と前記第１抵抗変化材料層を除去した領域が前記第１方向に交互になるように形成する第５工程とを有する半導体記憶装置の製造方法。
【請求項３１】
請求項３０において、更に、
前記第１工程より前に、半導体基板に第２絶縁層、第１選択線層、第１導電型不純物がドープされた第１半導体層、第２半導体層、及び、第２導電型不純物がドープされた第３半導体層とを順に積層する第６工程と、
前記第１選択線層、前記第１半導体層、前記第２半導体層、及び、前記第３半導体層を第１方向にストライプ状に加工する第７工程と、
前記第７工程の後に、第３絶縁層を堆積する第８工程と、
前記第１半導体層、前記第２半導体層、及び、前記第３半導体層を前記第１方向と交差する第２方向にストライプ状に加工する第９工程と、
前記第９工程の後に、第４絶縁層を堆積する第１０工程と、
化学的機械研磨法で前記第３絶縁層および前記第４絶縁層を除去し、第３半導体層の上表面を露出させる第１１工程と、を有する半導体記憶装置の製造方法。
【請求項３２】
請求項３１において、更に、
前記第７工程において、前記第１選択線層、前記第１半導体層、前記第２半導体層、及び、前記第３半導体層は、一括して加工される半導体記憶装置の製造方法。
【請求項３３】
請求項３０において、更に、
前記第４工程の後に、前記第１方向と交差する第２方向にストライプ状にマスク層を形成する第１２工程とを有し、
前記第５工程は、前記第１２工程で形成されたマスク層をマスクとして前記第１抵抗変化材料層の一部を除去する半導体記憶装置の製造方法。
【請求項３４】
請求項３０において、更に、
前記第４工程の後、第２選択線層を積層し、前記第１方向と交差する第２方向にストライプ状に前記第２選択線層を加工する第１３工程を有し、
前記第５工程は、前記第１３工程で形成された前記第２選択線層をマスクとして前記第１抵抗変化材料層の一部を除去する半導体記憶装置の製造方法。
【請求項３５】
請求項３０において、
前記第３工程は、前記第１絶縁層を形成した後、前記第１絶縁層の側面に第１半導体チャネル層を形成し、
前記第４工程において、前記第１抵抗変化材料層は、前記第１半導体チャネル層の側面に形成され、
前記第４工程は、更に、前記第１抵抗変化材料層の側面に沿って、第５絶縁層を形成し、前記ストライプ状に加工された積層体の間を埋め込み、
前記第５工程は、前記第１抵抗変化材料層と共に、前記第１半導体チャネル層、前記第５絶縁層を除去する半導体記憶装置の製造方法。
【請求項３６】
請求項３０において、更に、
前記第１工程より前に、半導体基板に第２絶縁層、第１選択線層、第１導電型不純物がドープされた第１半導体層、及び、第２導電型不純物がドープされた第２半導体層とを順に積層する第６工程と、
前記第１選択線層、前記第１半導体層、及び、前記第２半導体層を第１方向にストライプ状に加工する第７工程とを有し、
前記第５工程は、前記第１抵抗変化材料層と共に、前記第１半導体層、及び、前記第２半導体層を一括して加工する半導体記憶装置の製造方法。
【請求項３７】
請求項３１において、
前記第３絶縁層及び前記第４絶縁層は、前記ゲート間絶縁層とエッチング選択比の異なる絶縁材料で形成される半導体記憶装置の製造方法。
【請求項３８】
請求項３０において更に、
前記第３工程は、前記第１絶縁層を形成した後、前記第１絶縁層の側面に第１半導体チャネル層を形成する半導体記憶装置の製造方法。
【請求項３９】
請求項３８において、
前記第３工程は、前記第１半導体チャネル層を形成した後、前記第１半導体チャネル層の側面に第２半導体チャネル層を形成する半導体記憶装置の製造方法。
【請求項４０】
請求項３９において、
前記第３工程において、前記第１半導体チャネル層を形成した後、前記ストライプ状に加工された積層体の間の領域の底部にある前記第１絶縁層及び前記第１半導体チャネル層を除去し、その後、前記第２半導体チャネル層を形成する半導体記憶装置の製造方法。
【請求項４１】
請求項３０において、更に、
前記第４工程の後に、前記第１抵抗変化材料層を下からＮ＋１番目の前記ゲート間絶縁層の上面と下面の間の位置まで除去し、その後に第２選択線層を積層する工程を有する半導体記憶装置の製造方法。
【請求項４２】
請求項３０において、
前記ゲート間絶縁層は、前記第１絶縁層より誘電率の高い材料で形成される半導体記憶装置の製造方法。
【請求項４３】
請求項３０において、
前記ゲート間絶縁層の夫々の厚さは、前記ゲート半導体層の夫々の厚さより薄く形成される半導体記憶装置の製造方法。
【請求項４４】
請求項３１において、
前記第６工程は、前記ストライプ状に加工された前記第１選択線層、前記第１半導体層、前記第２半導体層、及び、前記第３半導体層の間の領域に第３絶縁層を形成し、
前記第２工程において前記ストライプ状に加工された積層体の前記第１方向と交差する第２方向の幅は、前記第６工程において形成される第３絶縁層の前記第２方向の幅より小さい半導体記憶装置の製造方法。
【請求項４５】
請求項３０において、
前記ゲート半導体層は、ポリシリコンで形成される半導体記憶装置の製造方法。
【請求項４６】
請求項３０において、
前記第１抵抗変化材料層は、相変化材料で形成される半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体記憶装置及びその製造方法に関し、特に電流を素子に流すことにより電気的特性が変化する物質を利用して、情報を記憶し、電気的書き換えが可能な不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
近年、微細化の限界に近付いているフラッシュメモリに代わるメモリとして、抵抗変化型メモリが研究されており、その中の一例として、記録材料にカルコゲナイド材料を用いた相変化メモリが盛んに研究されている。相変化メモリのメモリ構造は、記録材料を金属電極で挟んだものである。相変化メモリは、電極間の記録材料が異なる抵抗状態をもつことを利用し情報を記憶する抵抗変化型メモリである。【０００３】
相変化メモリは、Ｇｅ２Ｓｂ２Ｔｅ５などの相変化材料の抵抗値がアモルファス状態と結晶状態で異なることを利用して情報を記憶する。アモルファス状態では抵抗が高く、結晶状態では抵抗が低い。したがって読み出しは、素子の両端に電位差を与え、素子に流れる電流を測定し、素子の高抵抗状態／低抵抗状態を判別することで行う。【０００４】
相変化メモリでは電流により発生するジュール熱によって、相変化膜の電気抵抗を異なる状態に変化させることによりデータ書き換え行う。リセット動作、すなわち高抵抗のアモルファス状態へ変化させる動作は、大電流を短時間流して相変化材料を溶解させた後、電流を急減させ急冷することにより行う。一方、セット動作、すなわち低抵抗の結晶状態へ変化させる動作は、相変化材料の結晶化温度に保持するのに十分な電流を長時間流すことで行う。この相変化メモリは、微細化を進めると相変化膜の状態を変化させるために必要となる電流が小さくなるため、原理上、微細化に向いているため、研究が盛んに行われている。【０００５】
これらの抵抗変化型素子を利用したメモリを高集積化する方法として、特許文献１にゲート電極材料と絶縁膜を複数ずつ交互に積層した積層構造に全層を貫く複数の貫通孔を一括加工で形成し、貫通孔の内側にゲート絶縁膜、チャネル層、相変化膜を成膜し加工する構成が開示されている。【０００６】
なお、本発明と関連のある文献として、非特許文献１がある。非特許文献１では特許文献１と同様の構造のＮＡＮＤ型フラッシュメモリが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−１６０００４号公報
【非特許文献】
【０００８】
【非特許文献１】Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  ｔｅｃｈｎｏｌｏｇｙ，  ｐｐ．１３６−１３７  （２００９）．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載の相変化メモリには、以下のような課題が存在する。【００１０】
まず、第１の課題は、一つのユニットセルを選択する選択トランジスタが縦型トランジスタで形成されている点である。この選択トランジスタは、１本のソース線に対し複数の選択トランジスタが設けられており、これらの選択トランジスタは、それぞれ独立して選択できるようにする必要がある。従って、ゲート電極を絶縁膜で分離する必要があり、ソース線方向に隙間ができてしまい、集積度を向上させる妨げになっている。【００１１】
次に、第２の課題は、メモリ部において、先に貫通孔を形成した後に、メモリ膜やチャネル膜を形成している点である。このように先に貫通孔を形成すると、貫通孔の中心に向かってメモリ膜やチャネル層が形成されることになる。ここで、微細化が進み貫通孔が小さくなり、貫通孔の大きさに対してメモリ膜やチャネル膜の膜厚が厚いと貫通孔が埋まってしまい、メモリ膜やチャネル膜を形成することができないことが考えられる。そうすると貫通孔を広げる必要があるが、この場合、縦方向・横方向の両方について広げる必要があり、両方向に対し、最少加工寸法を維持することができなくなる。その結果、メモリセルを小さくすることができなくなる。【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。【００１３】
なお、非特許文献１に示されているＮＡＮＤ型フラッシュメモリは、ゲート電極に高電圧を印加することで、ゲート電極とチャネルの間にある電荷トラップ膜にチャネルを流れる電子を保持させることで情報を書き込むため、電流を記憶素子にそのものに流す抵抗変化型素子を用いたメモリとはその書き込み原理が大きく異なる。そのため、ＮＡＮＤ型フラッシュメモリで適用した技術をそのまま抵抗変化型素子を用いたメモリには適用できない。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。【００１５】
第１の手段として、ゲートとなる半導体層と絶縁層を交互に積層した積層体と、積層体の側面に形成されたゲート絶縁膜層、チャネル層、抵抗変化材料層を有する。更に、選択素子としてダイオードを用いる。これにより、集積度を向上させることができる。【００１６】
第２の手段として、複数の層の対応するワード線、ビット線、ゲート配線を共通に制御し、並列してメモリを選択すると共に、複数の層を選択するスイッチを設ける。これにより、各ワード線、ビット線、ゲート配線、及び、層選択スイッチの制御線の駆動回路を減少させることができ、駆動回路の面積を減少させることができ、ビットコスト低減となる。【００１７】
第３の手段として、ゲートとなる第１半導体層及び第２半導体層と、第１絶縁膜層及び第２絶縁膜層とを有し、第１半導体層、第２半導体層、第１絶縁膜層、第２絶縁膜層で囲まれる領域にゲート絶縁膜層、チャネル層、抵抗変化材料層を設ける。また、ゲート絶縁膜層、チャネル層、抵抗変化材料層の両端は、第１絶縁膜層、第２絶縁膜層に接するように設ける。これにより、第１絶縁膜層、第２絶縁膜層が並ぶ方向においては、ゲート絶縁膜層、チャネル層、抵抗変化材料層の膜厚に関係なく、加工寸法を決定でき、セル面積を低減でき、ビットコストを低減できる。【００１８】
第４の手段として、ビット線とワード線が交差する領域に、２つの電流経路及び相変化領域を設け、夫々の電流経路を独立して制御する。これにより、一つのビット線とワード線が交差する領域に設けられるビット数を増やすことができ、ビットコストを低減できる。【００１９】
第５の手段として、複数のワード線と複数のビット線の交差する複数の領域の夫々に、チェイン状に接続されたメモリチェインと、メモリチェインを選択するダイオードを直列に接続する。これにより、メモリセルの面積を小さくすることが可能となり、ビットコストを低減できる。
【発明の効果】
【００２０】
本発明により、半導体記憶装置のビットコストを低減することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の半導体記憶装置の全体平面図である。
【図２】本発明の実施例１の半導体記憶装置の一部立体模式図である。
【図３】本発明の実施例１のメモリセルアレイの立体模式図である。
【図４】本発明の相変化メモリの高抵抗化、および低抵抗化動作を説明する図である。
【図５】本発明の実施例１のメモリセルアレイのリセット動作、セット動作、読出し動作を説明する図である。
【図６】本発明の実施例１のメモリセルアレイのリセット動作、セット動作、読出し動作を説明した回路図である。
【図７】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図８】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図９】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図１０】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図１１】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図１２】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図１３】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図１４】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図１５】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図１６】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図１７】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図１８】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図１９】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図２０】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図２１】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図２２】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図２３】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図２４】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図２５】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図２６】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図２７】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図２８】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図２９】本発明の実施例１の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図３０】本発明の実施例１の効果を示した図である。
【図３１】本発明の実施例２の半導体記憶装置の一部立体模式図である。
【図３２】本発明の実施例２のメモリセルアレイの立体模式図である。
【図３３】本発明の実施例２のメモリセルアレイのリセット動作、セット動作、読出し動作を説明する図である。
【図３４】本発明の実施例２のメモリセルアレイのリセット動作、セット動作、読出し動作を説明した回路図である。
【図３５】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図３６】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図３７】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図３８】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図３９】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図４０】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図４１】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図４２】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図４３】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図４４】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図４５】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図４６】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図４７】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図４８】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図４９】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図５０】（ａ）は本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。（ｂ）は本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図５１】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図５２】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図５３】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図５４】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図５５】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図５６】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図５７】（ａ）はポリシリコン粒界と電流経路を説明した平面図であり、（ｂ）はポリシリコン粒界と電流経路を説明した断面図であり、（ｃ）はポリシリコン粒界と電流経路を説明した平面図であり、（ｄ）はポリシリコン粒界と電流経路を説明した断面図である。
【図５８】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図５９】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部断面図である。
【図６０】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図６１】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図６２】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図６３】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図６４】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図６５】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図６６】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図６７】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図６８】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図６９】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図７０】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図７１】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図７２】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図７３】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図７４】本発明の実施例２の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図７５】本発明の実施例３の半導体記憶装置の一部立体模式図である。
【図７６】本発明の実施例３のメモリセルアレイの一部断面図である。
【図７７】本発明の実施例３の半導体記憶装置の一部立体模式図である。
【図７８】本発明の実施例３のメモリセルアレイの一部断面図である。
【図７９】本発明の実施例３のメモリセルアレイのリセット動作、セット動作、読出し動作を説明した回路図である。
【図８０】本発明の実施例３の効果を示した図である。
【図８１】本発明の実施例４の半導体記憶装置の一部立体模式図である。
【図８２】本発明の実施例４の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図８３】本発明の実施例４の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図８４】本発明の実施例４の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図８５】本発明の実施例４の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図８６】本発明の実施例４の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図８７】本発明の実施例４の半導体記憶装置の製造方法の一例を示した一部立体模式図である。
【図８８】本発明の実施例５のメモリセルアレイの一部断面図である。
【図８９】本発明の実施例５のメモリセルアレイの一部断面図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、特徴的な構成について説明した箇所は各実施例に限定されるわけでなく、共通の構成をとる場合には同様の効果を得られることをあらかじめ述べておく。
【００２３】
（実施例１）
図１に示したように、本発明の実施例１の半導体記憶装置は、外部とのデータのやり取りを行うための入出力バッファなどを備えるＩ／Ｏインタフェース１００１と、メモリセルアレイ１００２と、異なる複数の電圧を供給するための複数の電源１００３〜１００６と、電源１００３〜１００６からの電圧を選ぶ電圧セレクタ１００７と、電圧セレクタ１００７からの出力の接続先をメモリセルアレイ１００２のビット線とワード線などの配線の内から選ぶ配線セレクタ１００８と、装置全体の制御を行う制御部１００９とを備える。配線セレクタ１００８には、センスアンプ等を有する読み取り部１０１０が接続される。
【００２４】
外部装置から、Ｉ／Ｏインタフェース１００１へデータの入力がある場合、制御部１００９は、電圧セレクタ１００７でデータの書き込み用の電圧を選び、電源１００３〜１００６のいずれかで電圧パルスを生成し、配線セレクタ１００８を用いてメモリセルアレイ１００２の所定の配線に電圧パルスを供給する。これにより、メモリセルアレイの相変化メモリセルへ入力されたデータを書き込む。
【００２５】
外部装置から、データの読み出しの信号がＩ／Ｏインタフェース１００１へ入力されると、制御部１００９は、電圧セレクタ１００７でデータの読み出し用の電圧を選び、電源１００３〜１００６のいずれかで電圧を生成し、配線セレクタ１００８でメモリセルアレイ１００２の所定の配線に電圧を供給する。電圧を供給した結果、読み出された電流は読み取り部１０１０で読み取られ、これが記憶されたデータの再生となり、制御部１００９、Ｉ／Ｏインタフェース１００１を介して、外部装置へデータが供給される。
【００２６】
図２は実施例１の半導体記憶装置の一部立体模式図でありメモリセルアレイ、配線、コンタクトの一部が示されている。金属配線からなるワード線２、ワード線２と図１の配線セレクタとを接続するコンタクト孔ＷＬＣ、ｐ型不純物がドープされたポリシリコン層４ｐと低濃度の不純物がドープされたポリシリコン層５ｐとｎ型不純物がドープされたポリシリコン層６ｐからなるポリシリコンダイオードＰＤ、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、ゲートポリシリコンに給電するための金属配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐと配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４をそれぞれ接続するコンタクトＧＣ１、ＧＣ２、ＧＣ３、ＧＣ４、配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と配線セレクタを接続するコンタクトＧＬＣ１、ＧＬＣ２、ＧＬＣ３、ＧＬＣ４、金属配線からなるビット線３、ビット線３と図１の配線セレクタとを接続するコンタクト孔ＢＬＣ、ポリシリコンダイオードＰＤとゲートポリシリコン層２１の間の絶縁膜層１１、ゲートポリシリコン層間の絶縁膜層１２、１３、１４、ゲートポリシリコン層２４ｐとビット線３の間の絶縁膜１５から構成される部分が図２に示されている。
【００２７】
図３は、図２のうちのメモリアレイＭＡの部分を特に抜き出して示した図である。複数のワード線２の上にポリシリコンダイオードＰＤがワード線２の延在方向に周期的に形成されている。ビット線３とポリシリコンダイオードＰＤの間には、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐとゲート間絶縁膜層１１、１２、１３、１４、１５を貫く孔（接続孔）が形成されていて、孔内にはゲート絶縁膜９、チャネルポリシリコン層８ｐ、相変化材料層７が埋め込まれている。また、孔は、ワード線２とビット線３の交差する領域に形成される。
【００２８】
本発明の半導体記憶装置は、相変化材料層７に含まれるＧｅ２Ｓｂ２Ｔｅ５などの相変化材料がアモルファス状態と結晶状態とで抵抗値が異なることを利用して情報を記憶する。アモルファス状態では抵抗が高く、結晶状態では抵抗が低い。したがって読み出しは抵抗変化型素子の両端に電位差を与え、素子に流れる電流を測定することで、素子の高抵抗状態と低抵抗状態とを判別することで行える。
【００２９】
図４は、本発明の実施例１の相変化メモリの書換え動作時の記録層の温度変化を示した図である。相変化材料を高抵抗の状態であるアモルファス状態から低抵抗の状態である結晶状態に変化させる動作、すなわちセット動作、逆に低抵抗の状態である結晶状態から高抵抗の状態であるアモルファス状態に変化させる動作、すなわちリセット動作は、図４のような温度変化を相変化材料に与えることで行う。具体的には、アモルファス状態の相変化材料は結晶化温度以上に加熱し１０−６秒程度以上保持することで結晶状態にすることができる。また、結晶状態の相変化材料は、融点以上の温度まで加熱し液体状態にした後、急速に冷却することでアモルファス状態にすることができる。
【００３０】
図５は、本実施例１のメモリセルアレイの一部分を抜き出して示した図である。また、一つのゲートポリシリコン層２１ｐにおける上面図、及び、メモリセルアレイの一部分に対応する等価回路図と並べて示している。絶縁膜３２は、図２と図３では分かりやすさのために省いていたが、ＰＤ間スペースに埋め込まれた絶縁膜である。メモリセルの動作は以下のように行う。選択セルＳＭＣが接続されているゲート線ＧＬ１には０Ｖを印加し、チャネルポリシリコン８ｐをチャネルとするトランジスタをＯＦＦ状態にする。非選択セルＵＳＭＣが接続されているゲート線ＧＬ２、ＧＬ３、ＧＬ４には５Ｖを印加し、トランジスタをＯＮ状態にする。ビット線ＢＬ１には０Ｖ、ワード線ＷＬ１にはリセット動作時、セット動作時、読み出し動作時にそれぞれ５、４、２Ｖを印加する。非選択セルＵＳＭＣではトランジスタがＯＮ状態でチャネルの抵抗が低くなるので、電流はチャネルポリシリコン８ｐを流れる。ＵＳＭＣ部分での相変化材料７の状態によらず、ほぼ同じ電流が流れるようにすることができる。ＳＭＣではトランジスタがＯＦＦ状態であるため電流は相変化材料７を流れる。リセット動作、セット動作時には、ＳＭＣで相変化材料７を流れる電流によって相変化材料７の抵抗値を変化させて動作を行う。読出し動作時には、ＳＭＣで相変化材料７を流れる電流値を判定し動作を行う。
【００３１】
本実施例１のメモリセルアレイは、複数のビット線、ワード線、縦型チェインメモリ、及び、ポリシリコンダイオードＰＤで構成されている。そのため、リセット動作、セット動作、読出し動作は、例えば図６に示すように、ビット線ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４、ワード線ＷＬ１、ＷＬ２、ＷＬ３、ゲート配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４の電位を制御することで行う。図５と同様に、ＷＬ１の電位、５／４／２Ｖはそれぞれ、リセット動作時、セット動作時、読出し動作時の電位である。図６の他の端子の電位の表記も同様に、順にリセット動作時、セット動作時、読出し動作時の電位を表している。ビット線側がＢＬ２、ＢＬ３、またはＢＬ４と接続されワード線側がＷＬ１と接続された縦型チェインメモリでは、ビット線とワード線の電位がリセット動作時には共に５Ｖ、セット動作時には共に４Ｖ、読み出し動作時には共に２Ｖであり、電位差がないので電流が流れない。またビット線側がＢＬ１、ワード線側がＷＬ２またはＷＬ３と接続された縦型チェインメモリでは、ビット線とワード線の電位がリセット動作時、セット動作時、読み出し動作時に共に０Ｖであり、電位差がないので電流が流れない。またビット線側がＢＬ２、ＢＬ３、またはＢＬ４、ワード線側がＷＬ２またはＷＬ３と接続された縦型チェインメモリでは、リセット動作時にはワード線とビット線にそれぞれ０Ｖと５Ｖ、セット動作時にはワード線とビット線にそれぞれ０Ｖと４Ｖ、読出し動作時にはワード線とビット線にそれぞれ０Ｖと２Ｖが印加される。縦型チェインメモリを選択するポリシリコンダイオードＰＤの逆バイアス方向に電圧が印加される。ＰＤの耐圧は５Ｖより大きくなるように作製することができ、そうすることで電流が流れないようにできる。
【００３２】
従って、ビット線側がＢＬ１、ワード線側がＷＬ１に接続された縦型チェインメモリだけ、ＰＤに順バイアスが印加され電流が流れるようにできる。図５で説明した方法により縦型チェイン内のＳＭＣを選択し動作させることができるので、結果メモリアレイ内のＳＭＣを選択して動作させることができる。
【００３３】
このように縦型チェインメモリとダイオードＰＤとをワード線２とビット線３の間に直列に接続することで、夫々の縦型チェインメモリをワード線２とビット線３の交差する領域に形成することができ、所謂クロスポイント型のメモリとすることができる。その結果、メモリセルの平面上の面積を小さくすることが可能となり、より高集積にでき、ビットコストを低減できる。また、特許文献１の構成では、メモリアレイ部の外でコンタクトを取る必要がある信号線が、ビット線、ゲート、ワード線、ソース線の４種類となっている。それに対し、本実施例にようにダイオードＰＤを用いると、選択トランジスタを制御する信号線が不要となり、メモリアレイ部の外の面積も縮小することが可能となる。
【００３４】
なお、リセット動作時、セット動作時、読出し動作時の電位を５／４／２Ｖとして説明した。しかしながら、リセット動作時、セット動作時、読出し動作時の順に電位は高くなるものの、利用する回路素子によって動作に要求される電圧が変動し、５／４／２Ｖの電圧に限定されるものではない。
【００３５】
図５のように、相変化素子７を用いたチェイン型メモリアレイは、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐと、絶縁膜層１１、１２、１３、１４、１５とを交互に形成し、これらの側面にチャネルポリシリコン層８ｐを及び相変化素子を連続して設けている。ゲート電圧を制御することでチャネルポリシリコン層８ｐもしくは相変化素子７に流れる電流を切り替え、相変化素子に情報を記憶させることができる。
【００３６】
このチェイン型相変化メモリセルアレイは半導体基板上に対して高さ方向である３次元に積層されている。この積層体は、交互に形成されたゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、絶縁膜層１１、１２、１３、１４、１５の上面と下面とを接続する接続孔を有し、接続孔の側面にはゲートポリシリコン層および絶縁膜層を覆うようにして、形成されたゲート絶縁膜層９と、ゲート絶縁膜層９に覆うようにして形成された相変化素子７がある構成をとる。この構成により、高さ方向の積層数を増加させるほど、一度の層形成で形成されたゲート絶縁膜層９と相変化素子７とに覆われるゲートポリシリコン層の数が増える。したがって、ゲート絶縁膜層９、および相変化素子７をゲートポリシリコン層ごとに分けて層形成する場合より、一度に形成できるメモリセルの数を増加させる効果があり、ビットコストを低減することができる。さらに、この構成により、１つの縦型チェインメモリに含まれるメモリセル数が増加するので、一組のビット線ＢＬおよびワード線ＷＬを共通して利用するメモリセル数が増加し、ビットコストを低減できる。
【００３７】
また別の特徴として、相変化材料層がチャネル層を覆うように形成している（ゲート、チャネル、相変化材料層の順で形成されている）点にある。横型のメモリセルチェイン構造は、そのチャネルを基板内に形成しているため、相変化材料層は、ゲートの上方に形成せざるを得ない。そのため、ゲートを迂回する必要があるため、チャネル層と相変化材料層を接続するためのコンタクトが必要となる。一方、本実施例では、チャネル層を覆うように相変化材料層を形成する。従って、ゲートを迂回する必要がなく、コンタクトを設けないことでより微細化ができ、ビットコストの低減につながる。
【００３８】
また、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐに対して、絶縁膜層１１、１２、１３、１４、１５の厚さを薄くする構成としてもよい。このように構成すると、チャネルポリシリコン層８ｐのうち、ゲート電圧の影響を受けにくい絶縁膜層１１、１２、１３、１４、１５の表面に形成されているチャネルポリシリコン層８ｐの縦方向の長さを短くすることが出来るので、チャネル部分の電流経路のコンダクタンスを下げ、低電流で書換え動作を行うことが可能となる。
【００３９】
一方で、絶縁膜層１１、１２、１３、１４、１５の厚さを薄くし過ぎると、相変化材料７の書き換え領域が接近するので、接近するメモリセル同士の熱ディスターブが発生する可能性がある。したがって、絶縁膜層１１、１２、１３、１４、１５の厚さを変えることには、チャネルのコンダクタンスの減少と熱ディスターブとのトレードオフの関係がある。このような場合、絶縁膜層１１、１２、１３、１４、１５にＳｉＮのように誘電率の高い物質を用いることで、ゲートポリシリコン層の間に位置するチャネル層を強反転させることができ、絶縁膜層１１、１２、１３、１４、１５の厚さを薄くしなくとも、チャネル層の電流が増加し、効率のよい書換え動作を行うことができるようになる。なお、熱ディスターブが発生しない程度に絶縁膜層１１、１２、１３、１４、１５を薄くし、かつ、絶縁膜層をＳｉＮのように誘電率の高い物質を用いることも可能であることは言うまでもない。
【００４０】
以下では、図７から図２８を用いて実施例１の半導体記憶装置の製造方法を説明する。
【００４１】
図７のように、周辺回路とワード線コンタクトＷＬＣが形成された半導体基板１上に層間絶縁膜３０、ワード線となるタングステン膜層２、ｐ型不純物がドープされたアモルファスシリコン層４ａ、低濃度の不純物がドープされたアモルファスシリコン層５ａ、ｎ型不純物がドープされたアモルファスシリコン層６ａを順に成膜する。
【００４２】
次に図８のように、成膜した膜をワード線方向に延在するストライプ状のパタンに加工する。アモルファスシリコン層４ａ、５ａ、６ａからワード線まで自己整合的に一括して加工していることから、ワード線方向に対しては、ワード線とアモルファスシリコンピラーの各層とには積層ずれが発生せず、メモリ書換え動作の信頼性を高めることができる。
【００４３】
次に、図８のスペースを図９のように絶縁膜３１で埋め込む。その後、図１０のようにワード線２の延在方向と垂直なストライプ状に加工する。このとき、絶縁膜３１とアモルファスシリコン層４ａ、５ａ、６ａのみを加工し、タングステンで形成されるワード線２は加工しないようにする。
【００４４】
次に図１１のように、図１０のスペースを絶縁膜３２で埋め込む。その後、図１２のように、化学的機械研磨法（ＣＭＰ）で上部の絶縁膜３１、３２を除去し、６ａの上表面を露出させる。図１２の段階で、ワード線と、ワード線に対して自己整合的に形成されたアモルファスシリコンピラーとが形成される。
【００４５】
以下の立体図では、分かりやすさのために絶縁膜３１、３２を省略して図示する。図１３のように、絶縁膜層１１、アモルファスシリコン層２１ａ、絶縁膜層１２、アモルファスシリコン層２２ａ、絶縁膜層１３、アモルファスシリコン層２３ａ、絶縁膜層１４、アモルファスシリコン層２４ａ、絶縁膜層１５を順に成膜する。
【００４６】
次に図１４のように、図１３で成膜した積層膜の上表面から、アモルファスシリコンピラーの６ａの上表面に至る孔５０を形成する。
【００４７】
このとき、アモルファスシリコン層６ａの上面部の面積は、孔５０の下面部の面積とほぼ同じ面積としてもよいが、アモルファスシリコン層６ａのスペースの幅を小さくし、アモルファスシリコン層６ａの上面部の面積を大きくして（若しくは、アモルファスシリコン層６ａのワード線方向、ビット線方向の夫々の幅を、孔５０のワード線方向、ビット線方向の夫々の幅より大きくして）もよい。このようにすることで、孔５０の下面部とアモルファスシリコン層６ａの上面部の位置がずれたとしても、アモルファスシリコン層６ａの上面部のほうが大きいことから合わせずれに対するマージンが確保できる。また、孔５０に埋め込まれるチャネルポリシリコン層との接触面積のばらつきも低減でき、チャネルポリシリコン層とアモルファスシリコン層６ａの上面部との間の電流経路の減少を抑止することができる。
【００４８】
また、図１４では省略されているが、図５や図１２で述べられているようにアモルファスシリコン層４ａ、５ａ、６ａの周辺には絶縁膜３１、３２が埋め込まれている。孔５０の下面部とアモルファスシリコン層６ａの上面部の位置がずれた場合、孔５０を形成する際のエッチングにおいて、アモルファスシリコン層だけでなく絶縁膜層３１、３２も削ってしまう恐れがある。このような場合は、絶縁膜層１１と絶縁膜層３１、３２とにはエッチングの選択比率が異なる物質を用いるとよい。これにより、孔５０を形成する際において、アモルファスシリコン層６ａの界面近傍から誤って絶縁膜層３１、３２がエッチングされることを緩和し、エッチングによって生じた空間に別の物質が入らないようにすることで、メモリ動作の信頼性を高めることが出来る。例えば、エッチングの選択比率が異なる物質の例として、絶縁膜層１１にはＳｉＮ、絶縁膜層３１と３２にはＳｉＯ２を用いると上記効果が得られる。
【００４９】
次に図１５のように、孔５０を完全には埋め込まないように絶縁膜９を成膜する。この絶縁膜９は、ゲート絶縁膜となる。図１６は図１５におけるワード線２に沿った半導体基板に垂直な面での断面図である。次に図１７のように、絶縁膜１５上の絶縁膜９と、孔５０底部、すなわちアモルファスシリコン６ａの上表面の絶縁膜９をエッチバックにより除去する。図１８は、図１７のワード線２に沿った断面図である。
【００５０】
次にチャネルポリシリコン層８ｐとなるアモルファスシリコン層８ａと絶縁膜５１を成膜する。図１９のように、アモルファスシリコン層８ａは、孔５０が完全には埋め込まれないように成膜し、絶縁膜５１は孔５０を完全に埋め込むように成膜する。図２０は、図１９でワード線２に沿った半導体基板に垂直な面での断面図である。
【００５１】
次に、図２１のように、ｎ型不純物であるヒ素（Ａｓ）、あるいはリン（Ｐ）をイオン打ち込み法で打ち込み、上表面のアモルファスシリコン層８ａにドープする。アモルファスシリコン層８ａにおいて、イオンドープされた部分はアモルファスシリコン層３８ａとする。このときＡｓまたはＰをドープする深さは、絶縁膜層１５の上表面だけでなく、側面の一部まで達するようにする。これは後述するビット線３との接触抵抗増大を抑止するためである。ただし、アモルファスシリコン層２４ａの側面部分に形成されているアモルファスシリコン層８ａまではドープをせず、アモルファスシリコン層２４ａのゲート動作を妨げないようにする。
【００５２】
次に、熱処理によりアモルファスシリコン層４ａ、５ａ、６ａ、８ａ、３８ａ、２１ａ、２２ａ、２３ａ、２４ａの結晶化とこれらに含まれている不純物の活性化を行う。図２２のように、アモルファスシリコン層４ａ、５ａ、６ａ、８ａ、３８ａ、２１ａ、２２ａ、２３ａ、２４ａはそれぞれ、ポリシリコン層４ｐ、５ｐ、６ｐ、８ｐ、３８ｐ、２１ｐ、２２ｐ、２３ｐ、２４ｐとなる。
【００５３】
次に、図２３のように絶縁膜５１を除去し、ポリシリコン層８ｐ、３８ｐを露出させる。次に、図２４のように相変化材料７を孔５０が完全に埋め込まれるように成膜する。
【００５４】
ここで、相変化材料７を孔５０が完全に埋め込まれる前に止め、絶縁材をさらに成膜することにより、孔５０が完全に埋め込まれるようにし、孔の中央に相変化材料７に接する絶縁材を有する構成にしてもよい。メモリ動作時にゲートがオフされ相変化材料７に電流が流れるとき、絶縁材が相変化材料７の内部に形成されることによって、絶縁材が形成されている部分には電流が流れない。したがって、相変化材料７に流れる電流の経路を一部限定し抵抗値変化を起こす領域を減らすことができる。これにより少ない電流でメモリ動作を行うことができる効果がある。
【００５５】
次に図２５のように、エッチバックにより上表面の相変化材料７を除去する。その際、相変化材料７の最上表面の標高が、絶縁膜１５の最上表面よりも低くなるようにする。その後に図２６のように、図２におけるＢＬＣ、すなわち、ビット線３と半導体基板に形成しておいた周辺回路を接続するコンタクトＢＬＣを形成する。次にビット線３に後に加工される材料を成膜する。ビット線３に後に加工される材料とｎ型ポリシリコン層３８ｐとを、ワード線２と垂直な方向に延在するストライプ状に加工し、絶縁膜層１５の最上表面を露出させ、図２６のようにビット線３を構成する。図２７は、図２６のワード線２に沿った断面図であり、相変化材料７の最上表面の標高が、絶縁膜１５の最上表面よりも低くなるようにしたことで、図２７のビット線３は、孔５０に一部埋め込まれるようになる。また、図２８は図２６のビット線３に沿った断面図である。
【００５６】
図２９のように、ビット線３と孔５０の合せずれがあり、孔５０の上部がエッチングされたとしても、ビット線３とｎ型ポリシリコン層３８ｐの加工を絶縁膜層１５が露出された時点でストップさせることによって孔内部はエッチングされないようにできる。
【００５７】
また、図２５の説明で述べたとおり、相変化材料７の上面の高さを絶縁膜１５の下面より高くし、絶縁膜１５の上面よりも低くし、ビット線材料３の一部を相変化材料７の上面に接するように形成する構成を取ることができる。この構成により、ビット線３と相変化材料７との間の積層に合せずれが発生しても、相変化材料７の上面に接するビット線３が接触する面積が変わらない。したがって、接触面積減少による抵抗値の増加を抑制できる効果がある。  その後、メモリアレイ端のゲートポリシリコン層を図２のように各層へのコンタクトが形成できるように加工し、層間絶縁膜で全体を埋め込む。ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐに至るコンタクトＧＣ１、ＧＣ２、ＧＣ３、ＧＣ４、ゲート配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ゲート配線と周辺回路を接続するコンタクトＧＬＣ１、ＧＬＣ２、ＧＬＣ３、ＧＬＣ４を形成する。
【００５８】
図面ではゲートポリシリコンを４層積層した例を示したが、４層に限定されるわけではなく、積層数は任意に定めることが可能である。
【００５９】
図３０に本実施例１の効果を示す。積層数を増しても、ゲート絶縁膜および相変化材料層を一度に形成できるので、単位メモリセル当りの加工プロセスを減らし、工程数を減らすことができるので積層化によるビットコストを効果的に低減できる。
【００６０】
また、メモリセルに電流によって抵抗値が変化する抵抗変化材料を用いることで、フラッシュメモリと比較して、低電圧動作が可能なため微細化が容易であり積層数が同じ場合にビットコストをより低減できる。
【００６１】
また、縦型チェインを選択する選択素子としてダイオードＰＤを用いているため集積度を向上させ、ビットコストを低減できる。
【００６２】
（実施例２）
実施例２では、縦型チェインメモリのメモリアレイの構成要素であるゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐ、およびポリシリコンダイオードＰＤとゲートポリシリコンの間の絶縁膜層１１、ゲートポリシリコン層間の絶縁膜層１２、１３、１４、１５、ゲートポリシリコンとビット線３の間の絶縁膜７１がワード線２と平行にストライプ状に加工されている半導体記憶装置の例を示す。
【００６３】
図３１は実施例２の半導体記憶装置の一部立体模式図である。メモリセルアレイ、配線、コンタクトの一部が示された図である。金属配線からなるワード線２、ワード線２と図１の配線セレクタとを接続するコンタクト孔ＷＬＣ、ｐ型不純物がドープされたポリシリコン層４ｐと低濃度の不純物がドープされたポリシリコン層５ｐとｎ型不純物がドープされたポリシリコン層６ｐからなるポリシリコンダイオードＰＤ、メモリセルのゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、選択トランジスタのゲートポリシリコン層６１ｐ、メモリセルのゲートポリシリコン層に給電するための金属配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、選択トランジスタのゲートポリシリコン層６１ｐに給電するための金属配線ＳＴＧＬ１、ＳＴＧＬ２、メモリセルのゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐと配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４をそれぞれ接続するコンタクトＧＣ１、ＧＣ２、ＧＣ３、ＧＣ４、選択トランジスタのゲートポリシリコン層６１ｐと配線ＳＴＧＬ１、ＳＴＧＬ２を接続するコンタクトＳＴＧＣ１、ＳＴＧＣ２、配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と配線セレクタを接続するＧＬＣ１、ＧＬＣ２、ＧＬＣ３、ＧＬＣ４、配線ＳＴＧＬ１、ＳＴＧＬ２と配線セレクタを接続するＳＴＧＬＣ１、ＳＴＧＬＣ２、金属配線からなるビット線３、ビット線３と図１の配線セレクタとを接続するコンタクト孔ＢＬＣ、ポリシリコンダイオードＤＰとゲートポリシリコン層２１ｐの間の絶縁膜層１１、ゲートポリシリコン層間の絶縁膜層１２、１３、１４、１５、ゲートポリシリコン層６１ｐとビット線３の間の絶縁膜７１から構成される部分が図３１に示されている。一部の構成要素、すなわちＧＬＣ４、ＳＴＧＬＣ１、ＳＴＧＬＣ２は配線ＧＬ１、ＧＬ２などに隠れて図示されていないが、ＧＬＣ１、ＧＬＣ２、ＧＬＣ３がそれぞれＧＬ１、ＧＬ２、ＧＬ３の下部に接続されているのと同様にＧＬ４、ＳＴＧＬ１、ＳＴＧＬ２の下部に接続されている。
【００６４】
メモリセルのゲートポリシリコン層２１ｐは隣り合うストライプパタンが全て同一の配線ＧＬ１に接続されている。ゲートポリシリコン層２２ｐ、２３ｐ、２４ｐも同様である。選択トランジスタのゲートポリシリコン層６１ｐは、ストライプの１つ置きにそれぞれ互いに絶縁された２つの配線ＳＴＧＬ１、ＳＴＧＬ２に接続されていて、独立に電圧を印加することができる。
【００６５】
図３２は図３１のうち、特にメモリアレイＭＡの部分を抜き出して示した図である。複数のワード線２の上にポリシリコンダイオードＰＤがワード線２の延在方向に周期的に形成されている。ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐと絶縁膜層１１、１２、１３、１４、１５、７１の積層膜は、ワード線２と平行な方向にストライプ状にパターニングされていて、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐと絶縁膜層１１、１２、１３、１４、１５、７１の積層膜のストライプのライン部分がワード線間スペースの直上に、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐと絶縁膜層１１、１２、１３、１４、１５、７１の積層膜のストライプのスペース部分がワード線の直上に配置されている。ビット線３はワード線２と垂直な方向に延在するストライプ形状で、絶縁膜７１上にｎ型ポリシリコン３８ｐを介して配置されている。
【００６６】
ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐと絶縁膜層１１、１２、１３、１４、１５、７１の積層膜のスペース部分のビット線３の下部では、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐの側壁、絶縁膜層１１、１２、１３、１４の側壁と絶縁膜１５の側壁の下部にはゲート絶縁膜９、チャネルポリシリコン層８ｐ、絶縁膜層１０、相変化材料層７が順に積層される。絶縁膜層１０は、相変化材料層７とチャネルポリシリコン層８ｐ間の拡散を防止するための層である。両面の相変化材料層７の間には絶縁膜層９１が埋め込まれている。絶縁膜層１５の側壁の上部とゲートポリシリコン層６１ｐ、絶縁膜層７１の下部ではゲート絶縁膜層９、チャネルポリシリコン層８ｐが積層されている。両面のチャネルポリシリコン層８ｐ間には絶縁膜層９２が埋め込まれていて、絶縁膜層７１の上部ではゲート絶縁膜層９、チャネルポリシリコン層３８ｐが積層されている。両面のチャネルポリシリコン層８ｐ間には絶縁膜層９２が埋め込まれている。ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐと絶縁膜層１１、１２、１３、１４、１５、７１の積層膜のスペース部分のビット線３の下部の底部では、ポリシリコン層６ｐの上表面とチャネルポリシリコン層８ｐが接触している。ビット線３とポリシリコンダイオードＰＤは、ポリシリコン層３８ｐ、チャネルポリシリコン層８ｐ、ポリシリコンダイオードＰＤを介して、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐと絶縁膜層１１、１２、１３、１４、１５、７１の積層膜の両側の側面で繋がっている。
【００６７】
ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐと絶縁膜層１１、１２、１３、１４、１５、７１の積層膜のスペース部分、かつ、ビット線３のスペース部分の下部では、チャネルポリシリコン層８ｐ、３８ｐ、相変化材料層７、絶縁膜層１０は除去されていて、ワード線２上のポリシリコンダイオードＰＤのスペース部分になっている。このスペース部分には、絶縁膜３３が埋め込まれる。即ち、チャネルポリシリコン層８ｐ、３８ｐ、相変化材料層７、絶縁層１０は、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐと絶縁膜層１１、１２、１３、１４、１５、７１の積層膜、と、絶縁層３３で囲まれた領域（以下、本実施例では、「接続孔」と呼ぶ。）に形成される。
【００６８】
図３３では、本実施例２のメモリセルアレイＭＡの一部分を抜き出して示している。また、ゲートポリシリコン層２１ｐにおける上面図及び等価回路図と並べて示している。絶縁膜層３２は、図３１と図３２では分かりやすさのために省いていたが、ＰＤ間スペースに埋め込まれた絶縁膜である。メモリセルの動作は以下のように行う。選択セルＳＭＣが接続されているゲート線ＧＬ１には０Ｖを印加し、チャネルポリシリコン層８ｐをチャネルとするトランジスタをＯＦＦ状態にする。選択セルＳＭＣが接続されていないゲート線ＧＬ２、ＧＬ３、ＧＬ４には５Ｖを印加し、トランジスタをＯＮ状態にする。ビット線ＢＬ１には０Ｖ、ワード線ＷＬ１にはリセット動作時、セット動作時、読み出し動作時にそれぞれ５、４、２Ｖを印加する。選択トランジスタのゲートポリシリコンは、ＳＭＣと接続されている側のゲート、すなわちＳＴＧＬ１に５ＶさせトランジスタをＯＮ状態にする。ＳＭＣが接続されていない側のゲート、すなわちＳＴＧＬ２には０Ｖを印加しトランジスタをＯＦＦ状態にする。
【００６９】
非選択セルＵＳＭＣ１ではトランジスタがＯＮ状態でチャネルの抵抗が低くなり、またＯＮ状態になっているＳＴＧＬ１のチャネルポリシリコン層８ｐも抵抗が低くなっている。ＵＳＭＣ１部分での相変化材料層７の状態によらず、ほぼ同じ電流が流れるようにすることができる。ＳＭＣではトランジスタがＯＦＦ状態であるため電流は相変化材料層７を流れる。リセット動作、セット動作時には、ＳＭＣで相変化材料層７を流れる電流によって相変化材料７の抵抗値を変化させて動作を行う。読出し動作時には、ＳＭＣで相変化材料層７を流れる電流値を判定し動作を行う。非選択セルＵＳＭＣ２、非選択セルＵＳＭＣ３のトランジスタはそれぞれＳＭＣ、ＵＳＭＣ１のトランジスタとゲート電圧が共通なので、ＵＳＭＣ２のトランジスタはＯＦＦ状態、ＵＳＭＣ３のトランジスタはＯＮ状態である。ＳＴＧＬ２がゲートポリシリコン層６１ｐに接続された選択トランジスタはＯＦＦ状態であるので、ＵＳＭＣ２、ＵＳＭＣ３を経由した電流は流れない。したがって相変化材料層７に電流が流れるのはＳＭＣだけになり、選択的な動作が可能である。
【００７０】
本実施例２のメモリセルアレイは、複数のビット線、ワード線、縦型チェインメモリ、及び、ポリシリコンダイオードＰＤで構成されている。図３４では、リセット動作、セット動作、読出し動作を行う際の、ビット線ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４、ワード線ＷＬ１、ＷＬ２、ＷＬ３、ゲート配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ゲート配線ＳＴＧＬ１、ＳＴＧＬ２の電位の関係を示している。
【００７１】
図３３と同様に、ＷＬ１の電位、５／４／２Ｖはそれぞれ、リセット動作時、セット動作時、読出し動作時の電位である。図３４の他の端子の電位の表記も同様に、順にリセット動作時、セット動作時、読出し動作時の電位を表している。ビット線側がＢＬ２、ＢＬ３、またはＢＬ４と接続されワード線側がＷＬ１と接続された縦型チェインメモリでは、ビット線とワード線の電位がリセット動作時には共に５Ｖ、セット動作時には共に４Ｖ、読み出し動作時には共に２Ｖであり、電位差がないので電流が流れない。またビット線側がＢＬ１、ワード線側がＷＬ２またはＷＬ３と接続された縦型チェインメモリでは、ビット線とワード線の電位がリセット動作時、セット動作時、読み出し動作時に共に０Ｖであり、電位差がないので電流が流れない。またビット線側がＢＬ２、ＢＬ３、またはＢＬ４、ワード線側がＷＬ２またはＷＬ３と接続された縦型チェインメモリでは、リセット動作時にはワード線とビット線にそれぞれ０Ｖと５Ｖ、セット動作時にはワード線とビット線にそれぞれ０Ｖと４Ｖ、読出し動作時にはワード線とビット線にそれぞれ０Ｖと２Ｖが印加される。縦型チェインメモリを選択するポリシリコンダイオードＰＤの逆バイアス方向に電圧が印加される。ＰＤの耐圧は５Ｖより大きくなるように作製することができ、そうすることで電流が流れないようにできる。
【００７２】
ビット線側がＢＬ１、ワード線側がＷＬ１に接続された縦型チェインメモリだけ、ＰＤに順バイアスが印加され電流が流れるようにできる。図３３で説明した方法により縦型チェイン内のＳＭＣを選択し動作させることができるので、結果メモリアレイ内のＳＭＣを選択して動作させることができる。
【００７３】
相変化素子の上面からの形状を説明するために、図３３に、縦型チェインメモリの水平面での断面図を示している。
【００７４】
この構造の一つの特徴として、接続孔の内部に形成された絶縁層９１によって、相変化材料層７は第一の領域と、向かい合う他方のチャネルポリシリコン層８ｐの面に接している第二の領域に分離されている。さらに、この２つのチャネルポリシリコン層８ｐに流れる電流をオン・オフするスイッチがそれぞれの電流経路上に設けられており、左右の相変化材料層に流す電流を夫々独立して制御する構成となっている。この構成により、一方の面に形成されているチャネルポリシリコン層８ｐがゲート動作によってオフしたとき、相変化材料層７の第一の領域に電流が流れるが、向かい合う他方のチャネルポリシリコン層８ｐの面に接している第二の領域に電流は流れないようになる。したがって、実施例１のメモリセルと比較して２ビットの記憶ができ、一つの接続孔の中で２倍の記憶が可能になる効果を有し、ビットコストを低減することができる。なお、左右のゲート配線ＧＬ１，ＧＬ２，ＧＬ３，ＧＬ４を夫々独立して制御する構成を採用してもよい。この場合でも、一つの接続孔に形成される左右の電流経路は、独立して制御することが可能となり、ビットコストを低減できる。しかしながら、左右のゲート配線を独立して制御するために駆動回路を多く設ける必要があり、本実施例のように左右のチャネルポリシリコン層を同じ駆動回路で制御する方が周辺回路低減の観点から望ましい。
【００７５】
また、回路図からも明らかなように、一つのダイオードＰＤに対して２つの縦型チェインメモリが接続される構成となっている。ダイオードＰＤは、ワード線２とビット線３の電位関係により接続される縦型チェインメモリを選択する選択素子の役割をする。従って、本実施例では、２つの縦型チェインメモリが一つのダイオードを共有する構成と言うこともできる。この構成により、一つのダイオードＰＤに対するビット数を増やすことが可能となり、ビットコスト低減につながる。
【００７６】
また、この構造の別の特徴として、接続孔に形成される各層が接続孔を分離する絶縁層と接している点にある。即ち、ポリシリコン層２４ｐの側面には相変化材料層７等が形成されていくが、結晶成長によって膜の厚さが増す方向は２面が向かい合う方向であることから、その後に形成する膜はこの向かい合う２面の間を埋める方向に形成されていく。この構成により、特許文献１や実施例１のメモリセルのように孔の中心方向に向かって全方向から埋める方向に膜が形成されることがない。従って、結晶成長によって膜の厚さが増す方向は２面が向かい合う方向のみであることにより、２面が向かい合う方向と直交する方向には、形成する膜の厚さを考慮して幅を設定、加工する必要がなくなる。したがって、直交する方向は形成する膜の厚さに依存せず、最小加工寸法で形成できる。よって単位面積あたりのセルの密度を高める効果を有し、ビットコストを低減することができる。なお、この特徴を考えれば、絶縁層９１により左右の両側に相変化領域を分ける必要はなく、相変化材料層７が一つの領域として形成されていたとしても、ワード線方向の加工寸法を最小加工寸法に維持することが可能となり、実施例１と比較してセルの密度を高める効果は得られる。
【００７７】
以下では、図３５から図５２を用いて実施例２の一例の半導体記憶装置の製造方法を説明する。図７乃至９と同様の工程で、周辺回路とワード線コンタクトＷＬＣが形成された半導体基板１上に層間絶縁膜３０、ワード線となるタングステン膜層２、ｐ型不純物がドープされたアモルファスシリコン層４ａ、低濃度の不純物がドープされたアモルファスシリコン層５ａ、ｎ型不純物がドープされたアモルファスシリコン層６ａを順に成膜する。その後、成膜した膜をワード線方向に延在するストライプ状のパタンに加工し、絶縁膜３１で埋め込む。アモルファスシリコン層４ａ、５ａ、６ａからワード線まで自己整合的に一括して加工していることから、ワード線方向に対しては、ワード線とアモルファスシリコンピラーの各層とには積層ずれが発生せず、メモリ書換え動作の信頼性を高めることができる。次に、ＣＭＰ法で絶縁膜３１の上部を除去して平坦化し、図３５のようにアモルファスシリコン層６ａの上表面を露出させる。
【００７８】
次に図３６のように、絶縁膜層１１、アモルファスシリコン層２１ａ、絶縁膜層１２、アモルファスシリコン層２２ａ、絶縁膜層１３、アモルファスシリコン層２３ａ、絶縁膜層１４、アモルファスシリコン層２４ａ、絶縁膜層１５、アモルファスシリコン層６１ａ、絶縁膜層７１を順に成膜する。次に図３７のように、図３６で成膜した積層膜をワード線２の延在方向と平行なストライプ状に加工する。その際、ワード線２の直上に絶縁膜層１１、アモルファスシリコン層２１ａ、絶縁膜層１２、アモルファスシリコン層２２ａ、絶縁膜層１３、アモルファスシリコン層２３ａ、絶縁膜層１４、アモルファスシリコン層２４ａ、絶縁膜層１５、アモルファスシリコン層６１ａ、絶縁膜層７１からなる積層膜のストライプのスペース部分が配置されるように加工する。
【００７９】
このとき、絶縁膜層１１、アモルファスシリコン層２１ａ、絶縁膜層１２、アモルファスシリコン層２２ａ、絶縁膜層１３、アモルファスシリコン層２３ａ、絶縁膜層１４、アモルファスシリコン層２４ａ、絶縁膜層１５、アモルファスシリコン層６１ａ、絶縁膜層７１からなる積層膜は絶縁材３１に対して細く作っておいても良い。この構成を取ることにより、後述する絶縁膜９を成膜したとき、積層膜のストライプのスペース部分がアモルファスシリコン層４ａ、５ａ、６ａ、より短くならないようにすることができ、その後ビット線方向にストライプ加工したとき、アモルファスシリコン層４ａ、５ａ、６ａが一部除去されずに残ることを防止し、メモリ動作の信頼性を高めることが出来る効果を有する。
【００８０】
次に図３８のように、図３７で加工したスペースを完全には埋め込まないように絶縁膜９を成膜する。その後、図３９のように絶縁膜７１上の絶縁膜９と、アモルファスシリコン６ａの上表面の絶縁膜９をエッチバックにより除去する。
【００８１】
次にチャネルポリシリコン層８ｐとなるアモルファスシリコン層８ａと絶縁膜層５１を成膜する。図４０のように、アモルファスシリコン層８ａは、スペースが完全には埋め込まれないように成膜し、絶縁膜層５１はスペースを完全に埋め込むように成膜する。
【００８２】
次に図４１のように、ｎ型不純物であるヒ素（Ａｓ）、あるいはリン（Ｐ）をイオン打ち込み法で打ち込み、上表面のアモルファスシリコン８ａにドープする。ドープされたアモルファスシリコン層はアモルファスシリコン３８ａとする。ＡｓまたはＰのドープは、アモルファスシリコン層６１ａの上表面よりは下に広がらないように行なう。
【００８３】
次に、熱処理によりアモルファスシリコン層４ａ、５ａ、６ａ、８ａ、３８ａ、２１ａ、２２ａ、２３ａ、２４ａの結晶化とこれらに含まれている不純物の活性化を行い、絶縁膜５１を除去する。図４２のように、アモルファスシリコン層４ａ、５ａ、６ａ、８ａ、３８ａ、２１ａ、２２ａ、２３ａ、２４ａは熱処理を行なうことでそれぞれ、ポリシリコン層４ｐ、５ｐ、６ｐ、８ｐ、３８ｐ、２１ｐ、２２ｐ、２３ｐ、２４ｐとなる。
【００８４】
次に、図４３のように絶縁膜層１０と相変化材料層７とをスペースが完全には埋め込まれないように成膜する。次に、図４４のように絶縁膜層９１をスペースが完全に埋め込まれるように成膜する。
【００８５】
次に、図４５のようにエッチバックにより相変化材料層７の最上表面の標高が絶縁膜層１５の最上層の標高よりも低く、絶縁膜層１５の最下層の標高よりも高くなるようにする。絶縁膜層１５の最上層の標高よりも低くすることは、ゲートポリシリコン層６１ｐのゲートがオフしたとき、相変化材料層７を介してソース・ドレインに電流が流れることを防止するためである。また、絶縁膜層１５の最下層の標高よりも高くすることは、絶縁膜層１５の直下に形成されたポリシリコン２４ｐのゲートがオフしたとき、相変化材料層７を介してソース・ドレインに電流が流れるようにするためである。絶縁膜層９１も同時に一部除去される。次に図４６のように絶縁膜層９２を埋め込み、図４７のようにエッチバックによりポリシリコン層３８ｐの最上表面を露出させる。
【００８６】
その後、図３１のＢＬＣ、すなわち、ビット線３と半導体基板に形成しておいた周辺回路を接続するコンタクトＢＬＣを形成する。その後、図４８のようにビット線３に後に加工される材料を成膜する。
【００８７】
次に、図４９のように、ビット線３に後に加工される材料とｎ型ポリシリコン層３８ｐ、絶縁膜層９２、チャネルポリシリコン層８ｐ、絶縁膜層１０、相変化材料層７、絶縁膜層９１、ポリシリコン層６ｐ、５ｐ、４ｐとをワード線２と垂直な方向に延在するストライプ状に加工する。ビット線３をストライプ状に加工する際、加工部分のゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐと絶縁膜層１１、１２、１３、１４、１５、７１の積層膜およびゲート絶縁膜層９は加工されず残るが、加工部分のチャネルポリシリコン層８ｐおよび３８ｐ、相変化材料層７、絶縁膜層１０は除去される。また、ワード線２上のポリシリコンダイオードＰＤも上記ストライプ状の加工と併せて一括して除去し、スペース部分になっている。このとき、ポリシリコン層６ｐ、５ｐ、４ｐの形状は、図５０（ａ）から図５０（ｂ）のようになる。
【００８８】
図４９のワード線２の延在方向から見た断面が図５１であり、図４９のワード線２のスペースに沿った断面が図５２である。ポリシリコンダイオードＰＤはワード線２とビット線３の両方に対して自己整合的に形成される。
【００８９】
また、縦型チェインメモリのチャネルポリシリコン層８ｐ、相変化材料層７、絶縁膜層１０のパタンはビット線３に対して自己整合的に形成されている。特定の形状を持つ層を順に形成する場合よりも、積層時のずれを防止することができ、メモリ書換え動作の信頼性を高める効果を有する。また、ビット線３からワード線２の上表面まで一括して加工を行なうことで、さらにポリシリコンダイオードＰＤともビット線３に対して自己整合的に形成することができる。したがって、加工プロセス用のマスク数を減らすことができるので、製造コストを下げることができる効果を有する。
【００９０】
その後、メモリアレイ端のゲートポリシリコンを図２のように各層へのコンタクトが形成できるように加工し、ストライプ状に加工した部分を含めた全体を層間絶縁膜で埋め込む。ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐに至るコンタクトＧＣ１、ＧＣ２、ＧＣ３、ＧＣ４、ゲートポリシリコン層６１ｐに至るコンタクトＳＴＧＣ１、ＳＴＧＣ２、ゲート配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ＳＴＧＬ１、ＳＴＧＬ２、ゲート配線と周辺回路を接続するコンタクトＧＬＣ１、ＧＬＣ２、ＧＬＣ３、ＧＬＣ４、ＳＴＧＬＣ１、ＳＴＧＬＣ２を形成し半導体記憶装置を構成する。
【００９１】
また上記説明では、アモルファスシリコン層２１ａ、２２ａ、２３ａ、２４ａよりも、アモルファスシリコン層６１ａを上層に配置した構成を述べたが、アモルファスシリコン層２１ａ、２２ａ、２３ａ、２４ａよりも、アモルファスシリコン層６１ａを下層に配置しても、図３３における左右のチャネルポリシリコン層９を制御することが可能である。しかしながら、本実施例のように上部にアモルファスシリコン層６１ａを配置することで、接続孔に絶縁材を埋め込み、ストライプ状に加工する工程を減らす効果がある。
【００９２】
図３５〜図５２では、チャネルポリシリコン層となるアモルファスシリコン層を一回の工程で成膜しているが、２回以上に分けて成膜することも可能である。図３８の工程の後に、絶縁膜層９を除去する前にアモルファスシリコン層８８ａを成膜する。次に、図５４のように絶縁膜層７１上とアモルファスシリコン層６ａの上表面のアモルファスシリコン層８８ａ、絶縁膜層９をエッチバックにより除去する。このとき、スペースの側壁の絶縁膜層９とアモルファスシリコン層８８ａは除去されないようにする。次に、アモルファスシリコン層８９ａをスペースが完全には埋まらないように成膜する。この後、図４０〜図５３と同様の工程を実施することで不揮発性半導体記憶装置を構成する。
【００９３】
図５６はチャネルポリシリコン層となるアモルファスシリコン層を２回以上に分けて成膜したときのビット線３に沿った断面図である。チャネルポリシリコンを１層のアモルファスシリコン層を結晶化して形成する場合には、図５７（ａ）（ｂ）のようにポリシリコン粒が形成されることがある。この場合、トランジスタがＯＮ状態の時のチャネル電流の経路を粒界ＧＲＢ１が完全に遮蔽するようになるためチャネル抵抗が極端に大きくなるチャネル抵抗が大きいと相変化材料層７のセット動作、リセット動作に充分な電流を流すためにより高い電圧を印加することが必要になる。
【００９４】
一方、チャネルポリシリコンを２層のアモルファスシリコン層８８ａ、８９ａで成膜した後に結晶化する場合には、２つの層８８ａ、８９ａの間に極薄い酸素を含む層が形成されているため、ほぼ独立に結晶が成長する。このためポリシリコンの粒界は図５７（ｃ）（ｄ）のＧＲＢ２、ＧＲＢ３のように２つの層で異なる部分に形成される。このことから、チャネル電流の経路は粒界ＧＲＢ２、ＧＲＢ３を迂回して流れることができるので粒界によるチャネル抵抗の増大は少ないので低電圧動作が可能になる。なおアモルファスシリコン層８８ａ、８９ａそれぞれの成膜を更に複数回に分割して行っても良い。
【００９５】
また、チャネルポリシリコン層となるアモルファスシリコン層を、２回以上に分けて成膜する方法には、さらに好ましい点がある。絶縁膜層９を除去する前にアモルファスシリコン層８８ａを成膜し、その後、アモルファスシリコン層６ａの上面の絶縁膜層９をエッチバックにより除去すると、側壁部分に形成された絶縁膜層９の表面には、アモルファスシリコン層８８ａが形成されているので、このアモルファスシリコン層８８ａが絶縁膜層９の防護膜となる。これによりゲート絶縁膜である絶縁膜層９の損傷を低減し、ゲート動作の信頼性を高めることができる。なお、アモルファスシリコン層８８ａを絶縁膜層９の防護膜として用いる場合、アモルファスシリコン層６ａの上面に形成されたアモルファスシリコン層８８ａは、絶縁膜層９と共に除去される。従って、アモルファスシリコン層６ａの上面には、その後に成膜されたアモルファスシリコン層８９ａのみが残ることになり、その部分のみ単層となる。一方で、アモルファスシリコン層８９ａを粒界の迂回のために用いる場合は、絶縁膜層９を除去した後に、アモルファスシリコン層８８ａ、８９ａを形成しても効果は得られるため、アモルファスシリコン層６ａの上面にチャネル層が２層ある構成としても良い。
【００９６】
図３５〜図５２の例、図５３〜図５７の例では、絶縁膜層１１、アモルファスシリコン層２１ａ、絶縁膜層１２、アモルファスシリコン層２２ａ、絶縁膜層１３、アモルファスシリコン層２３ａ、絶縁膜層１４、アモルファスシリコン層２４ａ、絶縁膜層１５、アモルファスシリコン層６１ａ、絶縁膜層７１からなる積層膜のスペース部分に、絶縁膜層９、チャネルポリシリコン（８ｐ、または８８ｐと８９ｐ）、絶縁膜層１０、相変化材料層７と絶縁膜層９１と９２が埋め込まれた構造であるが、図５８のように絶縁膜層１０を除いて製造することも可能である。これは図４３の工程で絶縁膜層１０の成膜を行わないことで実現できる。
【００９７】
絶縁膜層１０があることで、チャネルポリシリコン８ｐと相変化材料層７との層の間の拡散を防止できるが、絶縁膜層１０を用いずとも、メモリ動作を行うことができる。この構成により、絶縁膜層１０を成膜するプロセスを省略することができる。したがって、絶縁膜層１０がある構成に対して、ビットコストを低減できる効果を有する。
【００９８】
またさらに図５９のように、絶縁膜層１１、アモルファスシリコン層２１ａ、絶縁膜層１２、アモルファスシリコン層２２ａ、絶縁膜層１３、アモルファスシリコン層２３ａ、絶縁膜層１４、アモルファスシリコン層２４ａ、絶縁膜層１５、アモルファスシリコン層６１ａ、絶縁膜層７１からなる積層膜のスペース部分に、チャネルポリシリコン層を形成しないようにすることもできる。これは、図３９の工程の後に相変化材料層７をスペースが完全には埋め込まれないように成膜することで実現できる。
【００９９】
本明細書はソース・ドレインの経路を形成するにあたって、ゲート絶縁膜層９と相変化材料層７の間にはチャネルポリシリコン層８ｐを形成した構成を用いて説明してきたが、チャネルポリシリコン層８ｐを設けず、相変化材料層７の一部をチャネル経路に用いることもできる。この場合には記憶領域とは別に、相変化材料層７の一部がチャネル層として機能する。この構成により、チャネルポリシリコン層８ｐを成膜するプロセスを省略することができる。したがって、チャネルポリシリコン層８ｐを用いてチャネル動作をさせる構成に対して、ビットコストを低減できる効果を有する。
【０１００】
また、図３５〜図５２の例、図５３〜図５７の例、図５８の例、図５９の例では、相変化材料層７が基板垂直方向に隣接するメモリセル間で互いにつながっているが、メモリセルごとに分断することも可能である。図６０〜図７６に相変化材料層７がメモリセルごとに分断された半導体記憶装置の製造方法の一例を示す。
【０１０１】
図３６の工程の後に、絶縁膜層１１、アモルファスシリコン層２１ａ、絶縁膜層１２、アモルファスシリコン層２２ａ、絶縁膜層１３、アモルファスシリコン層２３ａ、絶縁膜層１４、アモルファスシリコン層２４ａ、絶縁膜層１５、アモルファスシリコン層６１ａ、絶縁膜層７１からなる積層膜をストライプ状に加工する際に、図６０で示したようにアモルファスシリコンを等方的にエッチングし、アモルファスシリコン２１ａ、２２ａ、２３ａ、２４ａ、６１ａをくびれさせる。絶縁膜層９を図６１のようにスペースが完全には埋め込まれないように成膜する。その後図６２のように、絶縁膜７１上の絶縁膜９と、アモルファスシリコン６ａの上表面の絶縁膜９をエッチバックにより除去し、チャネルポリシリコン層８ｐとなるアモルファスシリコン層８ａを成膜する。
【０１０２】
次に、図６３に示すように角度θＭＡＸよりもシリコン基板垂直方向からの角度θが小さい傾きでＡｓ、またはＰを斜めにイオン打ち込みする。絶縁膜層１１、１２、１３、１４、１５、７１の右側側壁のアモルファスシリコン層８ａと絶縁膜層７１の上表面のアモルファスシリコン層８ａにｎ型不純物であるＡｓまたはＰがドープされる。これは、側壁部分のｎ型ポリシリコン層３８ｐの抵抗を下げ、ｎ型ポリシリコン層３８ｐに流れる電流を流れやすくするために行なっている。次に、図６４に示すように、図６３とは逆方向にＡｓ、またはＰを斜めにイオン打ち込みする。絶縁膜層１１、１２、１３、１４、１５、７１の左側側壁のアモルファスシリコン層８ａと絶縁膜層７１の上表面のアモルファスシリコン層８ａにｎ型不純物であるＡｓまたはＰがドープされる。次に絶縁膜層５１を図６５のようにスペースを完全に埋め込むように成膜する。
【０１０３】
次に、熱処理によりアモルファスシリコン層４ａ、５ａ、６ａ、８ａ、３８ａ、２１ａ、２２ａ、２３ａ、２４ａの結晶化とこれらに含まれている不純物の活性化を行い、絶縁膜５１を除去する。図６６のように、アモルファスシリコン層４ａ、５ａ、６ａ、８ａ、３８ａ、２１ａ、２２ａ、２３ａ、２４ａはそれぞれ、ポリシリコン層４ｐ、５ｐ、６ｐ、８ｐ、３８ｐ、２１ｐ、２２ｐ、２３ｐ、２４ｐとなる。
【０１０４】
次に、相変化材料層７を図６７のようにスペースが完全には埋め込まれないように成膜する。次に、図６８のように絶縁膜層５２をスペースが完全に埋め込まれるように成膜する。次に、図６９のようにエッチバックにより相変化材料層７の最上表面の標高が絶縁膜層１５の最上層の標高よりも低く最下層の標高よりも高くなるようにする。絶縁膜層５２も同時に一部除去する。
【０１０５】
次に、図７０のように絶縁膜５２を除去し、ゲートポリシリコン２１ｐ、２２ｐ、２３ｐ、２４ｐの側壁のみに相変化材料層７が残るようにする。さらに、図７１のように絶縁膜層９１を埋め込み、図７２のようにエッチバックによりポリシリコン層３８ｐの最上表面を露出させる。
【０１０６】
その後に、図３１のＢＬＣ、すなわち、ビット線３と半導体基板に形成しておいた周辺回路を接続するコンタクトＢＬＣを形成する。次に図７３のようにビット線３に後に加工される材料を成膜する。
【０１０７】
ビット線３に後に加工される材料とｎ型ポリシリコン層３８ｐ、絶縁膜層９２、チャネルポリシリコン層８ｐ、相変化材料層７、絶縁膜層９１、ポリシリコン層６ｐ、５ｐ、４ｐをワード線２と垂直な方向に延在するストライプ状に加工する。ビット線３をストライプ状に加工する際、加工部分のゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐと絶縁膜層１１、１２、１３、１４、１５、７１の積層膜およびゲート絶縁膜層９は加工されず残るが、加工部分のチャネルポリシリコン層８ｐおよび３８ｐ、相変化材料層７は除去されている。また、ワード線２上のポリシリコンダイオードＰＤも上記ストライプ状の加工と併せて一括して除去し、スペース部分になっている。ワード線２に沿った断面は図７３、ワード線２のスペースに沿った断面は図７４のようになる。
【０１０８】
実施例２の図面ではメモリセルのゲートポリシリコン層を４層積層した例を示したが、積層数を５層以上にすることも可能である。
【０１０９】
本実施例２の半導体記憶装置も実施例１と同様に、積層数を増しても、ゲート絶縁膜および相変化材料層を一度に形成できるので、単位メモリセル当りの加工プロセスを減らし、工程数を減らすことができるので積層化によるビットコストを効果的に低減できる。
【０１１０】
また、下層に形成されているダイオード４ｐ〜６ｐも一括して加工する構成をとった場合は、さらに単位セルあたりの工程数を減らすことができるので積層化によるビットコストを効果的に低減できる。
【０１１１】
また、実施例１と比較しても、ワード線２とビット線３の交差する領域に２つの縦型チェインメモリを形成できるため積層数が同じ場合にビットコストをより低減できる。
【０１１２】
（実施例３）
実施例３では、積層メモリである縦型チェインメモリを更に積層することで、大容量化を実現する例を示す。
【０１１３】
図７５は実施例３の半導体記憶装置の一部立体模式図であり、積層される縦型チェインメモリの一層の一部を抜き出して示した図である。
【０１１４】
図７５には、メモリセルアレイ、配線、コンタクトの一部が示されている。金属配線からなるワード線２、ワード線２と図１の配線セレクタとを接続するコンタクト孔ＷＬＣ、ｐ型不純物がドープされたポリシリコン層４ｐと低濃度の不純物がドープされたポリシリコン層５ｐとｎ型不純物がドープされたポリシリコン層６ｐからなるポリシリコンダイオードＰＤ、メモリセルのゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、選択トランジスタのゲートポリシリコン層６１ｐ、層選択トランジスタのゲートポリシリコン６２ｐ、メモリセルのゲートポリシリコン層に給電するための金属配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、選択トランジスタのゲートポリシリコン層６１ｐに給電するための金属配線ＳＴＧＬ１、ＳＴＧＬ２、層選択トランジスタのゲートポリシリコン層６１ｐに給電するための金属配線ＳＴＬ、メモリセルのゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐと配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４をそれぞれ接続するコンタクトＧＣ１、ＧＣ２、ＧＣ３、ＧＣ４、選択トランジスタのゲートポリシリコン層６１ｐと配線ＳＴＧＬ１、ＳＴＧＬ２を接続するコンタクトＳＴＧＣ１、ＳＴＧＣ２、層選択トランジスタのゲートポリシリコン層６２ｐと配線ＳＴＬを接続するコンタクトＳＴＣ、配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と配線セレクタを接続するＧＬＣ１、ＧＬＣ２、ＧＬＣ３、ＧＬＣ４、配線ＳＴＧＬ１、ＳＴＧＬ２と配線セレクタを接続するＳＴＧＬＣ１、ＳＴＧＬＣ２、配線ＳＴＬと配線セレクタを接続するＳＴＬＣ、金属配線からなるビット線３、ビット線３と図１の配線セレクタとを接続するコンタクト孔ＢＬＣ、ポリシリコンダイオードＤＰとゲートポリシリコン層２１ｐの間の絶縁膜層１１、ゲートポリシリコン層間の絶縁膜層１２、１３、１４、１５、７１、ゲートポリシリコン層６２ｐとビット線３の間の絶縁膜７２から構成される部分が示されている。一部の構成要素、すなわちＳＴＧＬＣ１、ＳＴＧＬＣ２、ＳＴＬＣは配線ＧＬ１、ＧＬ２などに隠れて図示されていないが、ＧＬＣ１、ＧＬＣ２、ＧＬＣ３、ＧＬＣ４がそれぞれＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４の下部に接続されているのと同様にＳＴＧＬ１、ＳＴＧＬ２、ＳＴＬの下部に接続されている。
【０１１５】
図７６は、図７５のうち、メモリアレイＭＡの部分を特に抜き出して示したビット線３に平行な断面図である。実施例２の構造とは、ゲートポリシリコン層６２ｐが追加されている点で異なっている。複数のワード線２の上にポリシリコンダイオードＰＤがワード線２の延在方向に周期的に形成されている。ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐ、６２ｐと絶縁膜層１１、１２、１３、１４、１５、７１、７２の積層膜は、ワード線２と平行な方向にストライプ状にパターニングされていて、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐ、６２ｐと絶縁膜層１１、１２、１３、１４、１５、７１、７２の積層膜のストライプのライン部分がワード線間スペースの直上に、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐ、６２ｐと絶縁膜層１１、１２、１３、１４、１５、７１、７２の積層膜のストライプのスペース部分がワード線の直上に配置されている。ビット線３はワード線２と垂直な方向に延在するストライプ形状で、絶縁膜７２上にｎ型ポリシリコン３８ｐを介して配置されている。
【０１１６】
ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐ、６２ｐと絶縁膜層１１、１２、１３、１４、１５、７１、７２の積層膜のスペース部分のビット線３の下部では、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐの側壁、絶縁膜層１１、１２、１３、１４の側壁と絶縁膜１５の側壁の下部にはゲート絶縁膜９、チャネルポリシリコン層８ｐ、絶縁膜層１０、相変化材料層７が順に積層されていて、両面の相変化材料層７の間には絶縁膜層９１が埋め込まれている。さらに、絶縁膜層１５の側壁の上部とゲートポリシリコン層６１ｐ、絶縁膜層７１、ゲートポリシリコン層６２ｐと絶縁膜層７２の側壁には、ゲート絶縁膜層９、チャネルポリシリコン層８ｐが積層されており、両面のチャネルポリシリコン層８ｐ間には絶縁膜層９２が埋め込まれている。この絶縁膜層９２の最下表面の標高は絶縁膜層１５の最上層の標高よりも低く、絶縁膜層１５の最下層の標高よりも高くなるようにするが、これは図４４において説明した理由と同様である。
【０１１７】
ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐ、６２ｐと絶縁膜層１１、１２、１３、１４、１５、７１、７２の積層膜のスペース部分のビット線３の下部の底部では、ポリシリコン層６ｐの上表面とチャネルポリシリコン層８ｐが接触している。ビット線３は、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐ、６２ｐと絶縁膜層１１、１２、１３、１４、１５、７１、７２の積層膜の両側の側面に形成されたポリシリコン層３８ｐおよびチャネルポリシリコン層８ｐを介して、ポリシリコンダイオードＰＤにつながっている。
【０１１８】
また、図５２と同様に、ビット線方向にはストライプ状に加工が行なわれている。ビット線３をストライプ状に加工する際、加工部分のゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐ、６２ｐと絶縁膜層１１、１２、１３、１４、１５、７１、７２の積層膜およびゲート絶縁膜層９は加工されず残るが、加工部分のチャネルポリシリコン層８ｐおよび３８ｐ、相変化材料層７、絶縁膜層１０は除去されている。また、ワード線２上のポリシリコンダイオードＰＤも上記ストライプ状の加工と併せて一括して除去し、スペース部分になっている。その後、前述したストライプ状の加工によって生じたスペース部分には絶縁体を形成する。
【０１１９】
実施例３では、図７５の縦型チェインメモリ層を図７７のように積層し、配線を相互に接続する。図７７の２層目の縦型チェインメモリ層、すなわち上層の縦型チェインメモリ層は、１層目と同様に、金属配線からなるワード線２０２、ワード線２０２とワード線２を接続するコンタクト孔ＷＬＣ２、ｐ型不純物がドープされたポリシリコン層２０４ｐと低濃度の不純物がドープされたポリシリコン層２０５ｐとｎ型不純物がドープされたポリシリコン層２０６ｐからなるポリシリコンダイオードＰＤ、メモリセルのゲートポリシリコン層２２１ｐ、２２２ｐ、２２３ｐ、２２４ｐ、選択トランジスタのゲートポリシリコン層２６１ｐ、層選択トランジスタのゲートポリシリコン２６２ｐ、メモリセルのゲートポリシリコン層に給電するための金属配線ＧＬ２１、ＧＬ２２、ＧＬ２３、ＧＬ２４、選択トランジスタのゲートポリシリコン層２６１ｐに給電するための金属配線ＳＴＧＬ２１、ＳＴＧＬ２２、層選択トランジスタのゲートポリシリコン層２６１ｐに給電するための金属配線ＳＴＬ２、メモリセルのゲートポリシリコン層２２１ｐ、２２２ｐ、２２３ｐ、２２４ｐと配線ＧＬ２１、ＧＬ２２、ＧＬ２３、ＧＬ２４をそれぞれ接続するコンタクトＧＣ２１、ＧＣ２２、ＧＣ２３、ＧＣ２４、選択トランジスタのゲートポリシリコン層２６１ｐと配線ＳＴＧＬ２１、ＳＴＧＬ２２を接続するコンタクトＳＴＧＣ２１、ＳＴＧＣ２２、層選択トランジスタのゲートポリシリコン層２６２ｐと配線ＳＴＬ２を接続するコンタクトＳＴＣ２、配線ＧＬ２１、ＧＬ２２、ＧＬ２３、ＧＬ２４と配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４をそれぞれ接続するＧＬＣ２１、ＧＬＣ２２、ＧＬＣ２３、ＧＬＣ２４、配線ＳＴＧＬ２１、ＳＴＧＬ２２と配線ＳＴＧＬ１、ＳＴＧＬ２を接続するＳＴＧＬＣ２１、ＳＴＧＬＣ２２、配線ＳＴＬ２と配線セレクタを接続するＳＴＬＣ２、金属配線からなるビット線２０３、ビット線２０３とビット線３を接続するコンタクト孔ＢＬＣＯＮＴ２が図７７には示されている。図７７のうち、特にメモリアレイＭＡ１、ＭＡ２の部分を抜き出して示したビット線３、ビット線２０３に平行な断面図が図７８である。
【０１２０】
図７８のように、２層目の縦型チェインメモリ層も１層目と同様に、複数のワード線２０２の上にポリシリコンダイオードＰＤがワード線２の延在方向に周期的に形成されている。ゲートポリシリコン層２２１ｐ、２２２ｐ、２２３ｐ、２２４ｐ、２６１ｐ、２６２ｐと絶縁膜層２１１、２１２、２１３、２１４、２１５、２７１、２７２の積層膜は、ワード線２０２と平行な方向にストライプ状にパターニングされていて、ゲートポリシリコン層２２１ｐ、２２２ｐ、２２３ｐ、２２４ｐ、２６１ｐ、２６２ｐと絶縁膜層２１１、２１２、２１３、２１４、２１５、２７１、２７２の積層膜のストライプのライン部分がワード線間スペースの直上に、ゲートポリシリコン層２２１ｐ、２２２ｐ、２２３ｐ、２２４ｐ、２６１ｐ、２６２ｐと絶縁膜層２１１、２１２、２１３、２１４、２１５、２７１、２７２の積層膜のストライプのスペース部分がワード線２０２の直上に配置されている。ビット線２０３はワード線と垂直な方向に延在するストライプ形状で、絶縁膜２７２上にｎ型ポリシリコン３８ｐを介して配置されている。
【０１２１】
ゲートポリシリコン層２２１ｐ、２２２ｐ、２２３ｐ、２２４ｐ、２６１ｐ、２６２ｐと絶縁膜層２１１、２１２、２１３、２１４、２１５、２７１、２７２の積層膜のスペース部分のビット線２０３の下部では、ゲートポリシリコン層２２１ｐ、２２２ｐ、２２３ｐ、２２４ｐの側壁、絶縁膜層２１１、２１２、２１３、２１４の側壁と絶縁膜２１５の側壁の下部にはゲート絶縁膜２０９、チャネルポリシリコン層２０８ｐ、絶縁膜層２１０、相変化材料層２０７が順に積層されていて、両面の相変化材料層２０７の間には相変化材料層７に流れる電流の経路を限定するための絶縁膜層２９１が埋め込まれている。さらに、絶縁膜層２１５の側壁の上部とゲートポリシリコン層２６１ｐ、絶縁膜層２７１、ゲートポリシリコン層２６２ｐと絶縁膜層２７２の側壁には、ゲート絶縁膜層２０９、チャネルポリシリコン層２０８ｐが積層されていて、両面のチャネルポリシリコン層２０８ｐ間には絶縁膜層２９２が埋め込まれていて、絶縁膜層２７２の上部ではゲート絶縁膜層２０９、チャネルポリシリコン層２３８ｐが積層されていて、両面のチャネルポリシリコン層２０８ｐ間には絶縁膜層２９２が埋め込まれている。この絶縁膜層２９２の最下表面の標高は絶縁膜層２１５の最上層の標高よりも低く、絶縁膜層２１５の最下層の標高よりも高くなるようにするが、これは図４４において説明した理由と同様である。
【０１２２】
ゲートポリシリコン層２２１ｐ、２２２ｐ、２２３ｐ、２２４ｐ、２６１ｐ、２６２ｐと絶縁膜層２１１、２１２、２１３、２１４、２１５、２７１、２７２の積層膜のスペース部分のビット線２０３の下部の底部では、ポリシリコン層２０６ｐの上表面とチャネルポリシリコン層２０８ｐが接触している。ビット線２０３は、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐ、６２ｐと絶縁膜層１１、１２、１３、１４、１５、７１、７２の積層膜の両側の側面に形成されたポリシリコン層２３８ｐおよびチャネルポリシリコン層２０８ｐを介して、ポリシリコンダイオードＰＤにつながっている。
【０１２３】
また、図５２と同様に、ビット線方向にはストライプ状に加工が行なわれている。ビット線３をストライプ状に加工する際、加工部分のゲートポリシリコン層２２１ｐ、２２２ｐ、２２３ｐ、２２４ｐ、２６１ｐ、２６２ｐと絶縁膜層２１１、２１２、２１３、２１４、２１５、２７１、２７２の積層膜およびゲート絶縁膜層９は加工されず残るが、加工部分のチャネルポリシリコン層２０８ｐおよび２３８ｐ、相変化材料層２０７、絶縁膜層２１０は除去されている。また、ワード線２０２上のポリシリコンダイオードＰＤも上記ストライプ状の加工と併せて一括して除去し、スペース部分になっている。その後、前述したストライプ状の加工によって生じたスペース部分には絶縁体を形成する。
【０１２４】
本実施例３の半導体記憶装置は、２層の縦型チェインメモリ層を持っている。そのため、リセット動作、セット動作、読出し動作は、例えば図７９に示すように、ビット線ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４、ワード線ＷＬ１、ＷＬ２、ＷＬ３、ゲート配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ゲート配線ＳＴＧＬ１、ＳＴＧＬ２、層選択ゲートＳＴＬ、ＳＴＬ２の電位を制御することで行う。図７７で説明したように、１層目と２層目の縦型チェインメモリで、ビット線、ワード線、メモリセルのゲート配線、選択トランジスタのゲート配線は互いに接続された状態で配線セレクタに接続されている。層選択トランジスタのみ１層目と２層目が互いに接続されずに配線セレクタに接続されている。したがって１層目と２層目の縦型チェインメモリで、ビット線、ワード線、メモリセルのゲート配線、選択トランジスタのゲート配線には同じ電位が給電され、層選択トランジスタのみ１層目と２層目で異なる電位を給電できる。
【０１２５】
図７９で、ＷＬ１の電位、５／４／２Ｖはそれぞれ、リセット動作時、セット動作時、読出し動作時の電位である。図３４の他の端子の電位の表記も同様に、順にリセット動作時、セット動作時、読出し動作時の電位を表している。選択セルが含まれる縦型チェインメモリ層の層選択トランジスタ、図７９の場合にはＳＴＬに５Ｖ程度を印加して１層目の層選択トランジスタをＯＮ状態にする。それ以外の縦型チェインメモリ層の層選択トランジスタ、図７９の場合にはＳＴＬ２に０Ｖ程度を印加して２層目の層選択トランジスタをＯＦＦ状態にする。このようにすることで、２層目の縦型チェインメモリには電流が流れないようにすることができる。
【０１２６】
１層目の縦型チェインメモリでは、ビット線側がＢＬ２、ＢＬ３、またはＢＬ４と接続されワード線側がＷＬ１と接続された縦型チェインメモリでは、ビット線とワード線の電位がリセット動作時には共に５Ｖ、セット動作時には共に４Ｖ、読み出し動作時には共に２Ｖであり、電位差がないので電流が流れない。またビット線側がＢＬ１、ワード線側がＷＬ２またはＷＬ３と接続された縦型チェインメモリでは、ビット線とワード線の電位がリセット動作時、セット動作時、読み出し動作時に共に０Ｖであり、電位差がないので電流が流れない。またビット線側がＢＬ２、ＢＬ３、またはＢＬ４、ワード線側がＷＬ２またはＷＬ３と接続された縦型チェインメモリでは、リセット動作時にはワード線とビット線にそれぞれ０Ｖと５Ｖ、セット動作時にはワード線とビット線にそれぞれ０Ｖと４Ｖ、読出し動作時にはワード線とビット線にそれぞれ０Ｖと２Ｖが印加される。縦型チェインメモリを構成するポリシリコンダイオードＰＤの逆バイアス方向に電圧が印加される。ＰＤの耐圧は５Ｖより大きくなるように作製することができ、そうすることで電流が流れないようにできる。
【０１２７】
１層目の縦型チェインメモリの、ビット線側がＢＬ１、ワード線側がＷＬ１に接続された箇所だけ、ＰＤに順バイアスが印加され電流が流れるようにできる。実施例２の図３３で説明した方法により縦型チェイン内のＳＭＣを選択し動作させることができるので、結果メモリアレイ内のＳＭＣを選択して動作させることができる。
【０１２８】
１層の縦型チェインメモリで積層数を増加する場合、独立に電圧を制御しなくてはならないゲート数が積層数に応じて増加することになるので、周辺回路、特に配線セレクタの面積が積層数の増加に従って急激に増大する。それに対して、本実施例３のように、複数のメモリ層を含む縦型チェインメモリを積層する場合、独立に電圧制御が必要な端子、すなわち層選択ゲートを１層追加するだけで、複数のメモリ層を追加できるので、図８０で示したように、積層数増加の際の周辺回路、特に配線セレクタの面積増大を著しく抑制できる。これにより、メモリ素子の積層化による低コスト化を効率的に実現できるようになる。
【０１２９】
（実施例４）
実施例１〜３では、縦型チェインメモリのゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐと金属配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４をそれぞれ接続するコンタクトＧＣ１、ＧＣ２、ＧＣ３、ＧＣ４、選択トランジスタのゲートポリシリコン層６１ｐと配線ＳＴＧＬ１、ＳＴＧＬ２を接続するコンタクトＳＴＧＣ１、ＳＴＧＣ２を形成するためのスペースを、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐをワード線延在方向への突き出し量を順に小さくし階段状に加工することで形成した。
【０１３０】
しかしながら、この方法では最下層のゲートポリシリコンのメモリアレイＭＡの端部からの突き出し量が、ゲート積層数に比例して大きくなる。突き出し部分はメモリセルを形成できないので、メモリアレイ以外の余分な面積が増加する。従って、この面積を縮小できればメモリアレイの占有率を高めることが可能となり、コストを削減できる。
【０１３１】
本実施例４では、積層数が増加してもゲートポリシリコンへのコンタクト形成領域のためのメモリアレイＭＡからのゲートポリシリコン突き出し量が少ない方法を提供する。
【０１３２】
実施例２と同様に、縦型チェインメモリのメモリアレイの構成要素であるゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、およびポリシリコンダイオードＰＤとゲートポリシリコンの間の絶縁膜層１１、ゲートポリシリコン層間の絶縁膜層１２、１３、１４、ゲートポリシリコンとビット線３の間の絶縁膜がメモリアレイＭＡ部でワード線２と平行にストライプ状に加工されている半導体記憶装置の例を示す。
【０１３３】
図８１は実施例４の半導体記憶装置の一部立体模式図である。メモリセルアレイ、配線、コンタクトの一部が示されている。金属配線からなるワード線２、ワード線２と図１の配線セレクタとを接続するコンタクト孔ＷＬＣ、ｐ型不純物がドープされたポリシリコン層４ｐと低濃度の不純物がドープされたポリシリコン層５ｐとｎ型不純物がドープされたポリシリコン層６ｐからなるポリシリコンダイオードＰＤ、メモリセルのゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、選択トランジスタのゲートポリシリコン層６１ｐ、メモリセルのゲートポリシリコン層に給電するための金属配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、選択トランジスタのゲートポリシリコン層６１ｐに給電するための金属配線ＳＴＧＬ１とＳＴＧＬ２、メモリセルのゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐと配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４をそれぞれ接続するコンタクトＧＣ１、ＧＣ２、ＧＣ３、ＧＣ４、選択トランジスタのゲートポリシリコン層６１ｐと配線ＳＴＧＬ１を接続するコンタクトＳＴＧＣ１、金属配線からなるビット線３、ビット線３と図１の配線セレクタとを接続するコンタクト孔ＢＬＣ、ポリシリコンダイオードＤＰとゲートポリシリコン層２１ｐの間の絶縁膜層１１、ゲートポリシリコン層間の絶縁膜層１２、１３、１４、１５、ゲートポリシリコン層６１ｐとビット線３の間の絶縁膜７１から構成される部分が図８１に示されている。
【０１３４】
図示されていないが、配線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４は配線セレクタとＧＬＣ１、ＧＬＣ２、ＧＬＣ３、ＧＬＣ４を介して接続されている。また、配線ＳＴＧＬ１、ＳＴＧＬ２は配線セレクタとＳＴＧＬＣ１、ＳＴＧＬＣ２を介して接続されている。
【０１３５】
図８１では、ゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐはそれぞれ一本おきに繋がっているように図示されている。孤立しているように見えるストライプパタンは、ＭＡのワード線方向の反対側で同様に接続されている。そこで、ＧＣ１、ＧＣ２、ＧＣ３、ＧＣ４、ＳＴＧＣ２を介して同様にＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ＳＴＧＬ２とそれぞれ接続されている。したがって、メモリセルのゲートポリシリコン層２１ｐは隣り合うストライプパタンが全て同一の配線ＧＬ１に接続されている。ゲートポリシリコン層２２ｐ、２３ｐ、２４ｐも同様である。選択トランジスタのゲートポリシリコン層６１ｐは、ストライプの１つ置きにそれぞれ互いに絶縁された２つの配線ＳＴＧＬ１、ＳＴＧＬ２に接続され、独立に電圧を印加することができる。
【０１３６】
実施例１、２と異なり、図８１では、コンタクトＧＣ１、ＧＣ２、ＧＣ３、ＧＣ４、ＳＴＧＣ１を形成するためのゲートポリシリコン２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐの段差構造をビット線３の延在方向の階段状に形成し、ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ＳＴＧＬ１、ＳＴＧＬ２をワード線２と平行な方向に形成している。
【０１３７】
このようにすることで、ゲートの積層数が増加してもＭＡからの突き出し量を一定のまま階段状にゲートポリシリコンを形成しゲート給電用の配線とコンタクトで接続させることができる。
【０１３８】
実施例４では、メモリアレイＭＡ部分は実施例２と同様の構造でありＭＡ周辺部のゲートポリシリコンの形状とコンタクト、配線などの周辺部分が異なっている。
【０１３９】
以下では、実施例４の一例の半導体記憶装置の製造方法を説明する。図３６までの製造工程は実施例２と同様である。ただし、絶縁膜１１、１２、１３、１４、１５、７１はシリコン窒化膜とする。
【０１４０】
図３６で成膜した積層膜の上に、更にハードマスクとなる窒化チタン（ＴｉＮ）３０１を成膜する。次に、公知のリソグラフィとドライエッチング技術を用いて、図８１のポリシリコン２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐへのコンタクト形成部分の３０１を除去する（図８２）。ＭＡの領域では３０１は残したままにする。
【０１４１】
次に、ハードマスクとなるシリコン酸化膜３０２を成膜し、３０１のスペース部分での最下層のゲートポリシリコン２１ｐの図８１での最終形状と同じ形になるように公知のリソグラフィとドライエッチング技術を用いて加工する（図８３）。
【０１４２】
次に、ハードマスク３０１と３０２をマスクとして、シリコン窒化膜７１、ゲートポリシリコン６１ｐを順にドライエッチングで加工する（図８４）。
【０１４３】
次に、ハードマスク３０２を例えばウェットエッチングで等方的にエッチングする。ハードマスク３０２は膜厚が減少するとともに横方向にもエッチングされ、図８５のようになる。このとき、露出している他の部分、すなわち、ハードマスク３０１、シリコン窒化膜７１、ゲートポリシリコン６１ｐ、シリコン窒化膜１５はエッチングされないようにする。
【０１４４】
次に、ハードマスク３０１とウェットエッチングによって寸法が小さくなった３０２をマスクとして、シリコン窒化膜７１と１５、ゲートポリシリコン６１ｐと２４ｐを順にドライエッチングで加工する（図８６）。
【０１４５】
同様にして、ハードマスク３０２のウェットエッチングによるスリミングとシリコン窒化膜／ゲートポリシリコンの加工を繰り返した後、ハードマスク３０１、３０２を除去すると、ゲートポリシリコン２１ｐ、２２ｐ、２３ｐ、２４ｐ、６１ｐとシリコン窒化膜１１、１２、１３、１４、１５、７１の積層膜は、図８７に加工される。この後、図３７から図５２と同様の工程を経ることで、図８１の半導体記憶装置の製造が可能である。
【０１４６】
本実施例４の半導体記憶装置は、実施例２と比較してゲートコンタクト形成部分の製造工程が追加されるが、積層数の増加に伴う半導体記憶装置の面積増加を抑制できるので、特に積層数が多い場合に低ビットコスト化に有利である。
【０１４７】
（実施例５）
実施例１〜４では、選択素子にダイオードＰＤを使用した実施例を記載したが、特許文献１のように選択素子に縦型トランジスタを設けることも可能である。しかしながら、特許文献１のように縦型トランジスタをメモリ部の下側に位置すると縦型トランジスタを形成した後、メモリ部の貫通孔を形成する必要があり、その場合、縦型とランジスタの位置と貫通孔の位置を合わせる必要がある。また、縦型トランジスタのチャネル層とメモリ部のチャネル層とを２回に分けて形成するため、その境界部分の接触抵抗が大きくなる。そこで、本実施例５は、この縦型トランジスタとメモリ部を一括して形成できる方法を提供する。
【０１４８】
図８８及び図８９は、本実施例５を示す図面である。図８８は、実施例５の構造をビット線方向の断面図であり、図８９は、実施例５の構造のビット線方向と直交する方向の断面図を示す。なお、実施例５の構造は、基本的には、実施例１及び２の構造に対応しており、共通部分の説明は省略する。
【０１４９】
本実施例５では、メモリセルトランジスタのゲートとなるゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐの上部に選択素子のゲートとなるゲートポリシリコン層２５ｐを有している。また、このゲートポリシリコン層２５ｐは、図８８に示されるようにビット線方向では、それぞれの貫通孔毎に絶縁膜により分離されている。この構造により、ビット線３の一つ、及び、ゲートポリシリコン層２５ｐの一つを選択することにより、一つの貫通孔が選択可能となる。また、実施例１〜４では、ワード線として機能していた金属配線２は、ソース線となり、ワード線に対応するのは、ゲートポリシリコン層２５ｐとなる。このソース線は、プレート構造となっており、すべての貫通孔に対し共通となっている。
【０１５０】
この構造を形成するためには、以下の工程を行えばよい。
【０１５１】
プレート構造の金属配線２の上に、絶縁膜層１１、アモルファスシリコン層２１ａ、絶縁膜層１２、アモルファスシリコン層２２ａ、絶縁膜層１３、アモルファスシリコン層２３ａ、絶縁膜層１４、アモルファスシリコン層２４ａ、絶縁膜層１５、アモルファスシリコン層２５ａを順に成膜し、次に選択トランジスタのゲートとなるアモルファスシリコン２５ａをストライプ状に加工する。次に、絶縁膜１６で加工したアモルファスシリコンのスペースを埋め込んだ後、ＣＭＰ法で上表面を平坦化する。
【０１５２】
次に、積層膜の上表面から、金属配線２の上表面に至る孔を形成する。
【０１５３】
次に、実施例１の図１４〜図２５と同様の工程を行うことで、孔内にゲート絶縁膜９、チャネルシリコン８ｐ、相変化材料７を埋め込むことができる。
【０１５４】
ただし、ゲートポリシリコン２５ｐの標高部の相変化材料７は除去し絶縁膜９２で埋め込む。ビット線３となる金属膜を成膜して、選択トランジスタと垂直な方向のストライプ状に加工することで、図８８、８９の構造を完成できる。
【０１５５】
このように、選択トランジスタのゲートとなるゲートポリシリコン層２５ｐ、及び、メモリセルトランジスタのゲートとなるゲートポリシリコン層２１ｐ、２２ｐ、２３ｐ、２４ｐの側壁に連続したチャネル層３８ｐを設けることにより、位置合わせが不要となり、また、チャネル層の接触抵抗が問題とならない。
【０１５６】
なお、本発明は、記憶素子にカルコゲナイド材料を用いた相変化メモリを前提に説明したが、記憶素子の材料は限定されず、相変化メモリに限らず、磁気抵抗ランダム・アクセス・メモリや抵抗性メモリなど、電流を素子に流すことにより電気的特性が変化する様々な半導体メモリに適用することも可能である。
【０１５７】
また、本発明は、ゲート動作を行なうゲートポリシリコン層およびソース・ドレイン経路になるチャネルポリシリコン層８ｐ等にポリシリコンを用いたことを前提に説明したが、ゲートポリシリコン層およびチャネルポリシリコン層の材料は限定されず、ゲート動作を行なうことのできる半導体材料を適用することによって本発明が実現できるようになる。
【０１５８】
更には、本明細書では、説明を分かりやすくするため、ワード線、ビット線という表現を用いたが、両者は、一つの縦型チェインメモリを選択するために用いられる選択線である。従って、位置関係等は、上下反対となってもよいし、また、ビット線側にセンスアンプ等の読み出し回路が接続される必要もないことはいうまでもない。
【符号の説明】
【０１５９】
２  ワード線
３  ビット線
４ａ  ｐ型不純物がドープされたアモルファスシリコン層
５ａ  低濃度の不純物がドープされたアモルファスシリコン層
６ａ  ｎ型不純物がドープされたアモルファスシリコン層
４ｐ  ｐ型不純物がドープされたポリシリコン層
５ｐ  低濃度の不純物がドープされたポリシリコン層
６ｐ  ｎ型不純物がドープされたポリシリコン層
７  相変化材料層
８ａ  アモルファスシリコン層
８ｐ  チャネルポリシリコン層
９  ゲート絶縁膜層
１０  絶縁膜層
１１、１２、１３、１４、１５、１６  絶縁膜層
２１ａ、２２ａ、２３ａ、２４ａ  アモルファスシリコン層
２１ｐ、２２ｐ、２３ｐ、２４ｐ、２５ｐ  ポリシリコン層
３０、３１、３２、３３  絶縁膜層
３８ａ  ｎ型不純物がドープされたアモルファスシリコン層
３８ｐ  ｎ型不純物がドープされたポリシリコン層
５０  絶縁膜とシリコン層に形成された孔
５１、５２  絶縁膜層
６１ａ、６２ａ  アモルファスシリコン層
６１ｐ、６２ｐ  ポリシリコン層
７１、７２  絶縁膜層
８８ａ、８９ａ  アモルファスシリコン層
８８ｐ、８９ｐ  ポリシリコン層
９１、９２  絶縁膜層
９８ｐ、９９ｐ  ポリシリコン層
２０２  ワード線
２０３  ビット線
２０４ｐ  ｐ型不純物がドープされたポリシリコン層
２０５ｐ  低濃度の不純物がドープされたポリシリコン層
２０６ｐ  ｎ型不純物がドープされたポリシリコン層
２０７  抵抗変化型素子の記録層
２０８ｐ  チャネル半導体層
２０９  ゲート絶縁膜層
２１０  絶縁膜層
２１１、２１２、２１３、２１４、２１５  絶縁膜層
２２１ｐ、２２２ｐ、２２３ｐ、２２４ｐ  ポリシリコン層
２３１  絶縁膜層
２３８ｐ  ｎ型不純物がドープされたポリシリコン層
２６１ｐ、２６２ｐ  ポリシリコン層
２７１、２７２  絶縁膜層
２９１、２９２  絶縁膜層
３０１  ハードマスク（ＴｉＮ）
３０２  ハードマスク（シリコン酸化膜）
１００１  Ｉ／Ｏインタフェース
１００２  メモリセルアレイ
１００３  電源
１００４  電源
１００５  電源
１００６  電源
１００７  電圧セレクタ
１００８  配線セレクタ
１００９  制御部
１０１０  読み取り部
ＭＡ、ＭＡ１、ＭＡ２  縦型チェインメモリアレイ
ＢＬ、ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４  ビット線
ＷＬ、ＷＬ１、ＷＬ２、ＷＬ３  ワード線
ＢＬＣ、ＢＬＣＯＮＴ２  ビット線コンタクト
ＷＬＣ、ＷＬＣ２  ワード線コンタクト
ＧＣ１、ＧＣ２、ＧＣ３、ＧＣ４  ゲート電極へのコンタクト
ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４  ゲート電極に給電するための金属配線
ＧＬＣ１、ＧＬＣ２、ＧＬＣ３、ＧＬＣ４  金属配線と周辺回路の間のコンタクト
ＳＴＧＣ１、ＳＴＧＣ２  選択トランジスタゲートへのコンタクト
ＳＴＧＬ１、ＳＴＧＬ２  選択トランジスタに給電するための金属配線
ＳＭＣ  選択メモリセル
ＵＳＭＣ、ＵＳＭＣ１、ＵＳＭＣ２、ＵＳＭＣ３  非選択メモリセル
ＧＲＢ１、ＧＲＢ２、ＧＲＢ３  ポリシリコンの粒界
θ  イオン打ち込みの半導体基板垂直方向を基準とした角度
θＭＡＸ  許容されるθの最大値
ＳＴＣ、ＳＴＣ２  層選択スイッチのゲート電極へのコンタクト
ＳＴＬ、ＳＴＬ２  層選択スイッチのゲート電極に給電するための金属配線
ＳＴＬＣ、ＳＴＬＣ２  金属配線と周辺回路の間のコンタクト
ＧＣ２１、ＧＣ２２、ＧＣ２３、ＧＣ２４  ゲート電極へのコンタクト
ＧＬ２１、ＧＬ２２、ＧＬ２３、ＧＬ２４  ゲート電極に給電するための金属配線
ＧＬＣ２１、ＧＬＣ２２、ＧＬＣ２３、ＧＬＣ２４  金属配線と周辺回路の間のコンタクト
ＳＴＧＣ２１、ＳＴＧＣ２２  選択トランジスタゲートへのコンタクト
ＳＴＧＬ２１、ＳＴＧＬ２２  選択トランジスタに給電するための金属配線
ＳＴＧＬＣ２１、ＳＴＧＬＣ２２  金属配線と周辺回路の間のコンタクト
ＰＤ  ポリシリコンダイオード
【図１】
0005512700.tif 000002
【図２】
0005512700.tif 000003
【図３】
0005512700.tif 000004
【図４】
0005512700.tif 000005
【図５】
0005512700.tif 000006
【図６】
0005512700.tif 000007
【図７】
0005512700.tif 000008
【図８】
0005512700.tif 000009
【図９】
0005512700.tif 000010
【図１０】
0005512700.tif 000011
【図１１】
0005512700.tif 000012
【図１２】
0005512700.tif 000013
【図１３】
0005512700.tif 000014
【図１４】
0005512700.tif 000015
【図１５】
0005512700.tif 000016
【図１６】
0005512700.tif 000017
【図１７】
0005512700.tif 000018
【図１８】
0005512700.tif 000019
【図１９】
0005512700.tif 000020
【図２０】
0005512700.tif 000021
【図２１】
0005512700.tif 000022
【図２２】
0005512700.tif 000023
【図２３】
0005512700.tif 000024
【図２４】
0005512700.tif 000025
【図２５】
0005512700.tif 000026
【図２６】
0005512700.tif 000027
【図２７】
0005512700.tif 000028
【図２８】
0005512700.tif 000029
【図２９】
0005512700.tif 000030
【図３０】
0005512700.tif 000031
【図３１】
0005512700.tif 000032
【図３２】
0005512700.tif 000033
【図３３】
0005512700.tif 000034
【図３４】
0005512700.tif 000035
【図３５】
0005512700.tif 000036
【図３６】
0005512700.tif 000037
【図３７】
0005512700.tif 000038
【図３８】
0005512700.tif 000039
【図３９】
0005512700.tif 000040
【図４０】
0005512700.tif 000041
【図４１】
0005512700.tif 000042
【図４２】
0005512700.tif 000043
【図４３】
0005512700.tif 000044
【図４４】
0005512700.tif 000045
【図４５】
0005512700.tif 000046
【図４６】
0005512700.tif 000047
【図４７】
0005512700.tif 000048
【図４８】
0005512700.tif 000049
【図４９】
0005512700.tif 000050
【図５０】
0005512700.tif 000051
【図５１】
0005512700.tif 000052
【図５２】
0005512700.tif 000053
【図５３】
0005512700.tif 000054
【図５４】
0005512700.tif 000055
【図５５】
0005512700.tif 000056
【図５６】
0005512700.tif 000057
【図５７】
0005512700.tif 000058
【図５８】
0005512700.tif 000059
【図５９】
0005512700.tif 000060
【図６０】
0005512700.tif 000061
【図６１】
0005512700.tif 000062
【図６２】
0005512700.tif 000063
【図６３】
0005512700.tif 000064
【図６４】
0005512700.tif 000065
【図６５】
0005512700.tif 000066
【図６６】
0005512700.tif 000067
【図６７】
0005512700.tif 000068
【図６８】
0005512700.tif 000069
【図６９】
0005512700.tif 000070
【図７０】
0005512700.tif 000071
【図７１】
0005512700.tif 000072
【図７２】
0005512700.tif 000073
【図７３】
0005512700.tif 000074
【図７４】
0005512700.tif 000075
【図７５】
0005512700.tif 000076
【図７６】
0005512700.tif 000077
【図７７】
0005512700.tif 000078
【図７８】
0005512700.tif 000079
【図７９】
0005512700.tif 000080
【図８０】
0005512700.tif 000081
【図８１】
0005512700.tif 000082
【図８２】
0005512700.tif 000083
【図８３】
0005512700.tif 000084
【図８４】
0005512700.tif 000085
【図８５】
0005512700.tif 000086
【図８６】
0005512700.tif 000087
【図８７】
0005512700.tif 000088
【図８８】
0005512700.tif 000089
【図８９】
0005512700.tif 000090