(57)【特許請求の範囲】
【請求項１】
処理対象物の内部に不純物を導入するプラズマドーピング方法において、
前記不純物を含むガスのプラズマを生成して該プラズマ中の前記不純物のラジカルを処理対象物表面に堆積させる第１工程と、
前記第１工程で前記処理対象物表面に堆積されたラジカルにイオンを照射する第２工程とを含むことを特徴とするプラズマドーピング方法。
【請求項２】
前記第２工程で照射されるイオンによりエッチングされる前記ラジカルのエッチングレートに基づいて前記第１工程で堆積されたラジカルが前記処理対象物表面に存しなくなるまでの時間を設定し、設定した時間だけ前記第２工程を行うことを特徴とする請求項１記載のプラズマドーピング方法。
【請求項３】
前記第１及び第２工程が同一の処理室内で実行され、前記第１工程では前記不純物を含むガスのプラズマを生成すると共に基板にバイアス電位を印加せず、前記第２工程では前記不純物を含むガスの供給を停止すると共に前記基板にバイアス電位を印加することを特徴とする請求項１又は請求項２記載のプラズマドーピング方法。
【請求項４】
不純物を含むガスのプラズマを生成して該プラズマ中の前記不純物のラジカルを処理対象物表面に堆積させながら、このラジカルをイオンにより処理対象物の内部に導入するプラズマドーピング方法において、
前記処理対象物表面への前記ラジカルの堆積速度と、前記イオンによりエッチングされる前記ラジカルのエッチング速度とを同等にすることを特徴とするプラズマドーピング方法。
【請求項５】
前記処理対象物表面に堆積されるラジカルの堆積量を調整することで、前記処理対象物の内部に導入される不純物のドーズ量を制御することを特徴とする請求項１乃至請求項４のいずれか１項記載のプラズマドーピング方法。
【請求項６】
前記イオンの照射エネルギーを調整することで、前記処理対象物の内部に導入された不純物の深さ方向の分布を制御することを特徴とする請求項１乃至請求項５のいずれか１項記載のプラズマドーピング方法。
【請求項７】
前記処理対象物表面にラジカルを堆積させる前に、前記処理対象物表面に対してイオンを照射することを特徴とする請求項１乃至請求項６のいずれか１項記載のプラズマドーピング方法。
【請求項８】
前記イオンが希ガスのイオンであることを特徴とする請求項１乃至請求項７のいずれか１項記載のプラズマドーピング方法。
【請求項９】
基板表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極をマスクとしてエクステンション領域を形成する工程と、前記ゲート電極の側壁を覆うスペーサを形成する工程と、前記ゲート電極及びスペーサをマスクとしてソース／ドレイン領域を形成する工程とを含む半導体装置の製造方法において、
前記エクステンション領域を形成する工程は、不純物を含むガスのプラズマを生成して該プラズマ中の前記不純物のラジカルを基板表面に堆積させる第１工程と、前記第１工程で前記基板表面に堆積されたラジカルにイオンを照射する第２工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
前記ゲート電極を形成する工程は、ゲート電極となるゲート電極膜を形成するステップと、このゲート電極膜に不純物を導入するステップと、不純物が導入されたゲート電極膜をパターニングするステップとを有し、
前記ゲート電極膜に不純物を導入するステップは、不純物を含むガスのプラズマを生成して該プラズマ中の前記不純物のラジカルを前記ゲート電極膜の表面に堆積させる第１サブステップと、前記第１サブステップで前記ゲート電極膜の表面に堆積されたラジカルにイオンを照射する第２サブステップとを有することを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
基板表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極をマスクとしてエクステンション領域を形成する工程と、前記ゲート電極の側壁を覆うスペーサを形成する工程と、前記ゲート電極及びスペーサをマスクとしてソース／ドレイン領域を形成する工程とを含む半導体装置の製造方法において、
前記エクステンション領域を形成する工程は、不純物を含むガスのプラズマを生成して該プラズマ中の前記不純物のラジカルを基板表面に堆積させながら、このラジカルをイオンにより基板内部に導入する工程であって、前記基板表面への前記ラジカルの堆積速度と、前記イオンによりエッチングされる前記ラジカルのエッチング速度とを同等にすることを特徴とする半導体装置の製造方法。
【請求項１２】
前記ゲート電極を形成する工程は、ゲート電極となるゲート電極膜を形成するサブ工程と、このゲート電極膜に不純物を導入するサブ工程と、不純物が導入されたゲート電極膜をパターニングするサブ工程とを有し、
前記ゲート電極膜に不純物を導入するサブ工程は、不純物を含むガスのプラズマを生成して該プラズマ中の前記不純物のラジカルをゲート電極膜表面に堆積させながら、このラジカルをイオンにより前記ゲート電極膜の内部に導入する工程であって、前記ゲート電極膜表面への前記ラジカルの堆積速度と、前記イオンによりエッチングされる前記ラジカルのエッチング速度とを同等にすることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記イオンが希ガスのイオンであることを特徴とする請求項９乃至請求項１２のいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、処理対象物の内部に不純物を導入するプラズマドーピング方法、及びエクステンション領域の形成工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の１つであるＭＩＳＦＥＴ（Metal Insulator Silicon Field Effect Transistor）では、そのゲート長が短くなると、トランジスタのオフ動作時に漏れ電流が流れる短チャネル効果が起こることが知られており、この短チャネル効果を抑制するために、ソース／ドレイン領域よりも浅いエクステンション領域を形成することが知られている。【０００３】
このようなエクステンション領域の形成においては、近年のＭＩＳＦＥＴの更なる微細化に伴い、その深さを一層浅く（例えば、１０ｎｍ以下に）することが要求されている。一般にエクステンション領域は、基板に不純物を導入した後、その導入された不純物を熱処理により活性化させることで形成される。この不純物の導入には、不純物のイオンを加速して基板内に注入するイオン注入法が、従来から用いられている。イオン注入法を用いて浅いエクステンション領域を形成するためには、イオンの加速エネルギーを小さくする必要がある。ここで、導入したい不純物のイオンがボロンイオンのような軽い場合、加速エネルギーを小さくすると、加速されたイオンの多くが基板に達するまでに拡散してしまう。このため、イオン注入法を用いて浅いエクステンション領域を形成することが困難であった。【０００４】
そこで、導入したい不純物を含むプラズマに基板を晒し、この基板にバイアス電位を印加することで、基板内に不純物を導入するプラズマドーピング方法を用いることが知られている（例えば、特許文献１参照。）。【０００５】
上記特許文献１記載のプラズマドーピング方法では、プラズマ中のラジカルが基板表面に堆積するという現象と、バイアス電位によって加速されたイオンが基板に照射され引き込まれるという現象とが同時に起こっている。ここで、プラズマドーピング方法を用いて基板内に不純物を均一に導入するためには、ラジカルを基板表面に均一に堆積させると共に、イオンを基板に対して均一に照射する必要がある。すなわち、基板表面で均一なラジカルの面内分布と均一なイオンの面内分布を得る必要がある。【０００６】
基板表面で均一なイオンの面内分布が得られるように、例えば磁場によってプラズマを制御することが可能である。しかし、ラジカルとイオンとで電荷の有無等が相違し、プラズマ中にラジカルがイオンよりも多く存在することから、基板表面で均一なイオンの面内分布が得られるように制御されたプラズマでは、基板表面で均一なラジカルの面内分布が得られず、基板表面にラジカルを均一に堆積させることができない。結果として、上記特許文献１記載のプラズマドーピング方法では基板表面で均一なラジカルの面内分布と均一なイオンの面内分布を同時に確保することができないため、基板内に不純物を均一に導入することができないという問題があった。【０００７】
また、上記特許文献１記載のプラズマドーピング方法を実行する処理装置では、一般にラジカルの堆積速度よりもイオンの引き込み速度の方が速いため、イオンにより基板表面がエッチングされるという不具合が生じる。従って、エクステンション領域の形成に特許文献１記載のプラズマドーピング方法を適用すると、浅いエクステンション領域を形成することができるものの、基板表面がエッチングされるため、基板に形成されたエクステンション領域のシート抵抗値が高くなる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−１２８２１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、以上の点に鑑み、処理対象物の内部に均一に不純物を導入することが可能なプラズマドーピング方法を提供することを第１の課題とする。また、本発明は、イオンによる処理対象物のエッチングを防止できるプラズマドーピング方法を提供することを第２の課題とする。また、本発明は、不純物濃度が均一なエクステンション領域を有する半導体装置の製造方法を提供することを第３の課題とする。また、本発明は、低抵抗のエクステンション領域を形成可能な半導体装置の製造方法を提供することを第４の課題とする。
【課題を解決するための手段】
【００１０】
上記第１の課題を解決するため、本発明のプラズマドーピング方法は、処理対象物の内部に不純物を導入するプラズマドーピング方法において、不純物を含むガスのプラズマを生成して該プラズマ中の不純物のラジカルを処理対象物表面に堆積させる第１工程と、第１工程で処理対象物表面に堆積されたラジカルにイオンを照射する第２工程とを含むことを特徴とする。なお、本発明において、不純物が導入される処理対象物は基板だけでなく膜を含む。【００１１】
本発明によれば、不純物ラジカルを処理対象物表面に堆積させる工程と、イオンを処理対象物表面に照射する工程とを分離したため、処理対象物表面に堆積される不純物ラジカルの面内分布と、処理対象物表面に照射されるイオンの面内分布とが独立して制御可能となる。従って、第１工程で処理対象物表面での不純物含有ラジカルの面内分布を改善し、面内分布が改善された不純物ラジカルに対して第２工程でイオンを照射することで、処理対象物の内部に不純物を均一に導入することができる。【００１２】
本発明において、第２工程で照射されるイオンによりエッチングされる不純物ラジカルのエッチングレートに基づいて第１工程で堆積されたラジカルが処理対象物表面に存しなくなるまでの時間を設定し、設定した時間だけ第２工程を行うようにすればよい。これにより、処理対象物表面に不純物ラジカルが存しなくなった時点でイオンの照射を終了でき、イオンによる処理対象物表面のエッチングを防止して、処理対象物のシート抵抗値の上昇を防ぐことができる。【００１３】
本発明において、第１及び第２工程が同一の処理室内で実行される場合には、第１工程では不純物を含むガスのプラズマを生成すると共に基板にバイアス電位を印加せず、第２工程では不純物を含むガスの供給を停止すると共に基板にバイアス電位を印加すればよい。【００１４】
上記第２の課題を解決するため、本発明のプラズマドーピング方法は、不純物を含むガスのプラズマを生成して該プラズマ中の不純物のラジカルを処理対象物表面に堆積させながら、このラジカルをイオンにより処理対象物の内部に導入するプラズマドーピング方法において、処理対象物表面へのラジカルの堆積速度と、イオンによりエッチングされるラジカルのエッチング速度とを同等にすることを特徴とする。なお、本発明において、不純物が導入される処理対象物は基板だけでなく膜を含む。【００１５】
本発明において、ラジカルのエッチングとは、イオンによりラジカルが処理対象物内に押し込まれるか、若しくは、処理対象物表面からラジカルが飛散することにより、ラジカルが処理対象物表面から消失することをいう。また、本発明において、ラジカルの堆積速度とエッチング速度とが同等とは、両速度が物理的に同一をいうのではなく、処理対象物表面がラジカルの層によって覆われていることを意味する。【００１６】
本発明によれば、不純物ラジカルの堆積速度とエッチング速度とを同等にすることで、処理対象物内部に不純物ラジカルを導入する際に処理対象物表面が不純物ラジカルで覆われるため、イオンによる処理対象物表面のエッチングを防止することができる。従って、エクステンション領域の形成に本発明を適用すると、イオンによる基板表面のエッチングを防止でき、基板に形成されたエクステンション領域のシート抵抗値の上昇を防止することができる。【００１７】
本発明において、処理対象物表面に堆積されるラジカルの積算堆積量を調整することで、処理対象物の内部に導入される不純物のドーズ量を制御することができる。【００１８】
本発明において、イオンの照射エネルギーを調整することで、処理対象物の内部に導入された不純物の深さ方向の分布を制御することができる。尚、本発明において、不純物の深さ方向の分布とは、処理対象物の深さ方向に沿った不純物の濃度分布をいう。【００１９】
本発明において、処理対象物表面にラジカルを堆積させる前に、処理対象物表面に対してイオンを照射してもよい。これにより、処理対象物の内部に導入された不純物が、後工程の熱処理によって過度に拡散することが抑制される。【００２０】
上記第３の課題を解決するため、本発明の半導体装置の製造方法は、基板表面にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極をマスクとしてエクステンション領域を形成する工程と、ゲート電極の側壁を覆うスペーサを形成する工程と、ゲート電極及びスペーサをマスクとしてソース／ドレイン領域を形成する工程とを含む半導体装置の製造方法において、エクステンション領域を形成する工程は、不純物を含むガスのプラズマを生成して該プラズマ中の不純物のラジカルを基板表面に堆積させる第１工程と、第１工程で基板表面に堆積されたラジカルにイオンを照射する第２工程とを有することを特徴とする。【００２１】
本発明によれば、エクステンション領域を形成する際に、不純物ラジカルを基板表面に堆積させる工程と、イオンを基板表面に照射する工程とを分離したため、基板表面に堆積される不純物ラジカルの面内分布と、基板表面に照射されるイオンの面内分布とが独立して制御可能となる。従って、第１工程で基板表面での不純物ラジカルの面内分布を改善し、面内分布が改善された不純物ラジカルに対して第２工程でイオンを照射することで、基板内に不純物を均一に導入することができる。【００２２】
本発明において、ゲート電極を形成する工程は、ゲート電極となるゲート電極膜を形成するステップと、このゲート電極膜に不純物を導入するステップと、不純物が導入されたゲート電極膜をパターニングするステップとを有し、ゲート電極膜に不純物を導入するステップは、不純物を含むガスのプラズマを生成して該プラズマ中のラジカルをゲート電極膜の表面に堆積させる第１サブステップと、第１サブステップでゲート電極膜の表面に堆積されたラジカルにイオンを照射する第２サブステップとを有することを特徴とする。【００２３】
これによれば、ゲート電極膜に不純物を導入する際に、ゲート電極膜表面に堆積される不純物ラジカルの面内分布と、ゲート電極膜表面に照射されるイオンの面内分布とが独立して制御可能となる。従って、第１サブステップでゲート電極膜表面での不純物ラジカルの面内分布を改善し、面内分布が改善された不純物ラジカルに対して第２サブステップでイオンを照射することで、ゲート電極膜内に不純物を均一に導入することができる。【００２４】
上記第４の課題を解決するため、本発明の半導体装置の製造方法は、基板表面にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極をマスクとしてエクステンション領域を形成する工程と、ゲート電極の側壁を覆うスペーサを形成する工程と、ゲート電極及びスペーサをマスクとしてソース／ドレイン領域を形成する工程とを含む半導体装置の製造方法において、エクステンション領域を形成する工程は、不純物を含むガスのプラズマを生成して該プラズマ中の不純物のラジカルを基板表面に堆積させながら、このラジカルをイオンにより基板内部に導入する工程であって、基板表面への前記ラジカルの堆積速度と、イオンによりエッチングされるラジカルのエッチング速度とを同等にすることを特徴とする。【００２５】
本発明によれば、不純物ラジカルの堆積速度とエッチング速度とを同等にすることで、エクステンション領域を形成する際に基板表面が不純物ラジカルで覆われるため、イオンによる基板表面のエッチングを防止できるため、低抵抗のエクステンション領域を形成することができる。【００２６】
本発明において、ゲート電極を形成する工程は、ゲート電極となるゲート電極膜を形成するサブ工程と、このゲート電極膜に不純物を導入するサブ工程と、不純物が導入されたゲート電極膜をパターニングするサブ工程とを有し、ゲート電極膜に不純物を導入するサブ工程は、不純物を含むガスのプラズマを生成して該プラズマ中の不純物のラジカルをゲート電極膜表面に堆積させながら、このラジカルをイオンによりゲート電極膜の内部に導入する工程であって、ゲート電極膜表面へのラジカルの堆積速度と、イオンによりエッチングされるラジカルのエッチング速度とを同等にすることを特徴とする。【００２７】
これによれば、不純物ラジカルの堆積速度とエッチング速度とを同等にすることで、ゲート電極膜に不純物を導入する際にゲート電極膜表面が不純物ラジカルで覆われるため、イオンによるゲート電極膜表面のエッチングを防止できるため、ゲート電極膜のシート抵抗値の上昇を防ぐことができる。【００２８】
尚、本発明において、上記イオンとして希ガスのイオンを用いることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施形態において用いられるプラズマドーピング装置の構成を説明するための図である。
【図２】（Ａ）乃至（Ｃ）は、本発明の第１の実施形態のプラズマドーピング方法を説明するための図である。
【図３】ボロンラジカルの堆積時間と堆積膜厚との関係を示す図である。
【図４】本発明の第１の実施形態のプラズマドーピング方法と従来例のプラズマドーピング方法を用いた場合のＳＩＭＳ分析結果を示す図である。
【図５】アルゴンイオン照射時間に対するシート抵抗値の変化を説明するための図である。
【図６】（Ａ）乃至（Ｃ）は、本発明の第２の実施形態のＭＩＳＦＥＴの製造方法を説明するための図である。
【図７】（Ａ）乃至（Ｄ）は、本発明の第２の実施形態のＭＩＳＦＥＴの製造方法を説明するための図である。
【図８】（Ａ）乃至（Ｃ）は、本発明の第２の実施形態のＭＩＳＦＥＴの製造方法を説明するための図である。
【図９】（Ａ）及び（Ｂ）は、本発明の第３の実施形態のプラズマドーピング方法を説明するための図である。
【図１０】（Ａ）及び（Ｂ）は、本発明の第４の実施形態のＭＩＳＦＥＴの製造方法を説明するための図である。
【図１１】（Ａ）乃至（Ｃ）は、本発明の第４の実施形態のＭＩＳＦＥＴの製造方法を説明するための図である。
【図１２】（Ａ）乃至（Ｃ）は、本発明の第４の実施形態のＭＩＳＦＥＴの製造方法を説明するための図である。
【発明を実施するための形態】
【００３０】
以下、図面を参照して、本発明の第１の実施形態のプラズマドーピング方法を説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
【００３１】
本実施形態で用いられる処理装置は、例えば、図１に示すようなＩＣＰ（誘導結合プラズマ）型のプラズマドーピング装置であり、真空雰囲気の形成が可能な真空チャンバ１を備えている。
【００３２】
真空チャンバ１の上部は石英などの誘電体からなる円筒部２によって構成され、この円筒部２はブラズマ発生部として機能する。円筒部２の外側には、円筒部２内に磁気中性線（ＮＬＤ）を形成可能な３つのリング状の磁場コイル３、４及び５が配置されている。円筒部２と磁場コイル３乃至５との間には、ループ状のアンテナコイル６が配置されている。アンテナコイル６には、コンデンサ７を介して高周波電源８に接続され、プラズマ生成のための高周波電力（「アンテナＲＦ電力」ともいう）が印加できるようになっている。
【００３３】
円筒部２の上部開口は天板９により塞がれており、この天板９には真空チャンバ１内にガスを導入するガス導入口１０が設けられている。ガス導入口１０の他端は、図示省略したガス管及びマスフローコントローラを介してガス源に連通している。
【００３４】
また、真空チャンバ１の底部には、絶縁体部材１１を介して電極１２が配置されている。電極１２の基板載置面たる上面には、基板１３が載置される。電極１２には、ブロッキングコンデンサ１４を介して高周波電源１５が接続され、バイアス電位を印加できるようになっている。電極１２外側の真空チャンバ１の壁面には排気管１７が接続されている。排気管１７は、図示省略したターボ分子ポンプやロータリポンプやコンダクタンス可変バルブ等からなる真空排気手段に通じている。
【００３５】
ガス導入口１０から真空チャンバ１内にガスを供給すると共に、上下の磁場コイル３、５に同一方向の電流を流し、中間の磁場コイル４に逆方向の電流を流すと、真空の円筒部２内に環状の磁気中性線１６が形成される。この状態でアンテナコイル６に高周波電力を供給すると、磁気中性線１６に沿ってプラズマが発生する。
【００３６】
ここで、磁場コイル３、５に流す電流の電流値と、中間の磁場コイル４に流す電流の電流値とを適宜調整することで、上記磁気中性線１６の水平方向の広がりが変化するため、プラズマの広がり分布を制御することができる。
【００３７】
次に、図２を参照して、上記プラズマドーピング装置を用いたプラズマドーピング方法について、シリコン基板１３内へのボロンの導入を例に説明する。
【００３８】
電極１２上にシリコン基板１３を載置した後、真空排気手段を作動させて真空チャンバ１を所望の真空度まで真空引きする。
【００３９】
次いで、ガス導入口１０から真空チャンバ１内に、ｐ型不純物であるボロン（Ｂ）を含むジボラン（Ｂ２Ｈ６）ガスと、希ガスであるアルゴン（Ａｒ）ガスとを供給する。これと同時に、上下の磁場コイル３、５に同一方向の電流を流すと共に、中間の磁場コイル４に逆方向の電流を流すことにより、円筒部２内に磁気中性線１６を形成する。さらに、高周波電源８からアンテナコイル６に高周波電力を印加することにより、磁気中性線１６に沿ってプラズマが生成する。
【００４０】
電極１２に負のバイアス電位が印加されていないため、プラズマ中のイオン（Ａｒ＋，ＢｘＨｙ＋）はシリコン基板１３に引き込まれない。従って、図２（Ａ）に示すように、ボロンラジカル２１のシリコン基板１３表面への堆積が支配的となる。
【００４１】
ここで、シリコン基板１３表面に堆積するボロンラジカル２１の面内分布を向上させるためには、プラズマ中のボロンラジカル２１の分布を向上させる必要がある。
【００４２】
そこで、本実施形態では、磁場コイル３乃至５に流れる電流値を調整して磁気中性線１６の広がりを変化させることで、プラズマ中のボロンラジカル２１の分布を制御する。例えば、以下のデポジション条件を用いることで、シリコン基板１３表面に堆積するボロンラジカル２１の面内分布を制御することができる。
【００４３】
［デポジション条件］
１０％Ｈｅ希釈Ｂ２Ｈ６流量：６．１４［ｓｃｃｍ］
Ａｒ流量：３８．８５［ｓｃｃｍ］
Ｂ２Ｈ６濃度：１．３６［％］
プロセス圧力：０．１［Ｐａ］
アンテナＲＦＰｏｗｅｒ：３００［Ｗ］
バイアスＲＦＰｏｗｅｒ：０［Ｗ］
磁場コイル電流（上下／中間）：９．４［Ａ］／７．３［Ａ］
【００４４】
上記デポジション条件でシリコン基板１３表面へのボロンラジカル２１の堆積を所定時間（例えば、２０秒〜４０秒）行った後、ジボランガスの供給を停止し、アルゴンガスの供給とアンテナコイル６への高周波電力印加とを継続して行ったまま、高周波電源１５から電極１２にバイアス電位を印加する。これにより、図２（Ｂ）に示すように、プラズマ中のアルゴンイオン（Ａｒ＋）２２がシリコン基板１３に引き込まれる。シリコン基板１３に引き込まれたアルゴンイオン２２がボロンラジカル２１に衝突することで、ボロンラジカル２１がシリコン基板１３内に押し込まれる。
【００４５】
このとき、図２（Ｂ）に示すように、一部のボロンラジカル２１ａは、アルゴンイオン２２によりエッチングされて飛散する。
【００４６】
ここで、シリコン基板１３内に押し込まれるボロンラジカル２１の面内分布を向上させるには、シリコン基板１３に引き込まれるアルゴンイオン２２の面内分布を向上させる必要がある。
【００４７】
そこで、本実施形態では、磁場コイル３乃至５に流れる電流値を調整して磁気中性線１６の広がりを変化させることで、プラズマ中のアルゴンイオン２２の分布を制御する。プラズマ中でのアルゴンイオン２２の分布は、ボロンラジカル２１の分布と相違する。例えば、以下のアルゴンイオン照射条件を用いることで、シリコン基板１３に引き込まれるアルゴンイオン２２の面内分布を制御することができる。中間の磁場コイル４の電流値を上記デポジション条件と変えることで、シリコン基板１３表面でアルゴンイオン２２の均一な面内分布を得るのに最適な磁気中性線１６の広がりに制御される。
【００４８】
［アルゴンイオン照射条件］
１０％Ｈｅ希釈Ｂ２Ｈ６流量：０［ｓｃｃｍ］
Ａｒ流量：３８．８５［ｓｃｃｍ］
プロセス圧力：０．１［Ｐａ］
アンテナＲＦＰｏｗｅｒ：３００［Ｗ］
バイアスＲＦＰｏｗｅｒ：５３０［Ｗ］
バイアスＶｐｐ：１．５［Ｖ］
磁場コイル電流（上下／中間）：９．４［Ａ］／７．６［Ａ］
【００４９】
尚、上記アルゴンイオン照射条件のバイアスＲＦＰｏｗｅｒを３０［Ｗ］としてもよい。この場合、バイアス・ピーク・トゥ・ピーク電圧Ｖｐは０．２［Ｖ］となり、アルゴンイオンの照射エネルギーは小さくなる。
【００５０】
その後、図示しない公知のランプアニール装置において熱処理を行うことで、シリコン基板１３内に導入されたボロンラジカル２１が活性化する。その結果、図２（Ｃ）に示すように、シリコン基板１３内にｐ型不純物拡散層２３が、例えば１０ｎｍ以下、好ましくは５ｎｍ以下の深さで形成される。
【００５１】
以上説明した第１の実施形態では、シリコン基板１３表面にボロンラジカル２１を堆積させた後、この堆積したボロンラジカル２１にアルゴンイオン２２を照射する。照射されたアルゴンイオン２２がボロンラジカル２１に衝突することで、ボロンラジカル２１がシリコン基板１３内に押し込まれる。
【００５２】
本実施形態によれば、従来例のプラズマドーピング方法とは異なり、シリコン基板１３表面へのボロンラジカル２１の堆積工程と、シリコン基板１３表面へのアルゴンイオン２２の照射工程とを分離したため、各工程で磁場コイル３乃至５に流す電流値を調整することにより、シリコン基板１３表面でのボロンラジカル２１の面内分布とアルゴンイオン２２の面内分布とを独立して制御することができる。これにより、シリコン基板１３表面でのボロンラジカル２１の面内分布を改善することができるため、シリコン基板１３内に不純物を均一に導入することができる。
【００５３】
ところで、シリコン基板１３表面にボロンラジカル２１を堆積させた後、そのシリコン基板１３を断面ＳＥＭにより観察することで、ボロンラジカル２１の堆積膜厚を測定することができる。ここで、上記デポジション条件で処理時間（以下「堆積時間」という）を変えてボロンラジカル２１の堆積を行ったときのボロンラジカル２１の堆積膜厚を測定したところ、図３に示すように、堆積時間と堆積膜厚との間に比例関係があることが判った。従って、堆積時間を調整することで、堆積膜厚を制御することができる。尚、上記デポジション条件でのボロンラジカルの堆積速度（デポジションレート）を算出したところ、約０．８ｎｍ／ｍｉｎであった。
【００５４】
ところで、１ステップのプラズマドーピング方法では、ドーズ量（ドーピング量）を決定する代表的なパラメータとして、不純物を含有するガスの濃度、プラズマ密度、バイアス電位、処理時間などを挙げることができる。然し、これらのパラメータは独立ではなく相互作用があるため、これらのパラメータが設定された条件毎に、ドーズ量を実測していた。
【００５５】
本実施形態では、シリコン基板１３表面のボロンラジカル２１の堆積膜厚を変化させ、同一条件でアルゴンイオン２２の照射をそれぞれ行い、シリコン基板１３内の不純物のドーズ量をそれぞれ測定した結果、ボロンラジカル２１の堆積膜厚とドーズ量との間に相関があることが判った。この結果から、シリコン基板１３に取り込まれるボロンが、プラズマ中のイオン（ＢｘＨｙ＋）がバイアス電位により加速されて注入されたものではなく、シリコン基板１３表面に堆積したボロンラジカル２１がアルゴンイオン２２により押し込まれたものであることが判った。従って、ボロンラジカル２１の堆積膜厚（つまり、堆積時間）を調整することにより、シリコン基板１３内の不純物ドーズ量を制御することができる。
【００５６】
また、ボロンラジカル２１の堆積膜厚を同じとし、バイアス電圧を変えることで照射エネルギーを変えてアルゴンイオン２２の照射を行い、そのときの不純物の深さ方向の分布をそれぞれ測定したところ、バイアス電圧と不純物の深さ方向の分布との間に相関があることが判った。即ち、バイアス電圧が高いほど、不純物がより深い位置まで分布することが判った。従って、アルゴンイオン２２の照射エネルギー（即ち、バイアス電圧）を調整することにより、シリコン基板１３内の不純物の深さ方向の分布を制御することができる。
【００５７】
従って、本実施形態によれば、不純物のドーズ量の制御と、不純物の深さ方向の分布の制御とを分離独立して行うことができるため、半導体デバイスの製造プロセスに適用する際の条件出しが容易になる。
【００５８】
また、図４に示すＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometer）分析結果のように、本実施形態のプラズマドーピング方法と１ステップのプラズマドーピング方法とを用いて、シリコン基板内に不純物を同等のドーズ量及び深さ分布となるように導入した。ここで、本実施形態のプラズマドーピング方法では、上記デポジション条件でボロンラジカルを４０秒堆積させた後、上記アルゴンイオン照射条件でアルゴンイオンを５秒照射した。一方、１ステップのプラズマドーピング方法では、ボロンラジカルの堆積とアルゴンイオンによるボロンラジカルの押し込みとを同時に４０秒行った。不純物が導入されたシリコン基板のシート抵抗値をそれぞれ測定したところ、本実施形態のプラズマドーピング方法で不純物を導入したときのシリコン基板のシート抵抗値が１１６［Ω／□］であったのに対し、１ステップのプラズマドーピング方法で不純物を導入したときのシリコン基板のシート抵抗値が２３１［Ω／□］であった。これより、ボロンラジカルをアルゴンイオンによりシリコン基板内に押し込むことにより、シート抵抗値が下がることが判った。従って、本実施形態のプラズマドーピング方法を用いてシリコン基板内に不純物を導入することで、１ステップのプラズマドーピング方法を用いる場合よりもシリコン基板のシート抵抗値の上昇を抑制することができる。
【００５９】
また、シリコン基板表面でのボロンラジカルの堆積膜厚の面内分布を標準偏差σ／平均値で３％以内に制御することで、シリコン基板のシート抵抗値の面内分布を１％以内に収めることができることが判った。
【００６０】
ところで、上述したように２ステップで不純物を導入することによって、１ステップで不純物を導入するよりもシリコン基板のシート抵抗値を低くすることができるものの、図５において実線で示すように、アルゴンイオン照射時間が長くなるにつれて一度低下したシート抵抗値が上昇し、ひいては、図５において破線で示す１ステップのプラズマドーピング方法（従来例）で不純物を導入したときのシート抵抗値Ｒ２よりも高くなることが判った。
【００６１】
本発明者による検討によれば、アルゴンイオンによるボロンラジカルの導入及びエッチングによりシリコン基板表面にボロンラジカルが存しなくなったとき（ｔ１）にシート抵抗値Ｒ１が最も低くなり、その後もアルゴンイオンが継続して照射されると、シリコン基板表面がアルゴンイオンによりエッチングされ（即ち、ボロンが導入されたシリコン原子がエッチングされ）、その結果、シート抵抗値が上昇することが判った。
【００６２】
そこで、アルゴンイオンによるボロンラジカルの減少速度（以下「エッチングレート」という）を予め求めておき、このエッチングレートに基づいてボロンラジカルがシリコン基板表面に存しなくなるまでの時間を設定し、設定した時間だけアルゴンイオンを照射することで、シリコン基板表面のエッチングを防止して、シリコン基板のシート抵抗値の上昇を抑えることができる。ここで、ボロンラジカルのエッチングレートは、シリコン基板表面にボロンラジカルを同じ膜厚で堆積させ、照射時間を変えてアルゴンイオンを照射し、そのときのボロンラジカルの残存膜厚をそれぞれ断面ＳＥＭの観察結果から求めることができる。
【００６３】
上記第１の実施形態のように、ボロンラジカル２１の堆積時にはジボランガスとアルゴンガスのプラズマを生成すると共にシリコン基板１３にバイアス電位を印加せず、アルゴンイオン２２の照射時にはジボランガスの供給を停止すると共にシリコン基板１３にバイアス電位を印加することで、ボロンラジカル２１の堆積工程とアルゴンイオン２２の照射工程とを同一の真空チャンバ１内で実行することができる。これにより、両工程を別チャンバで行う場合に比して、スループットを大幅に向上させることができる。
【００６４】
次に、図６乃至図８を参照して、上記第１の実施形態のプラズマドーピング方法を適用した第２の実施形態の半導体装置の製造方法について、ＭＩＳＦＥＴの製造方法を例に説明する。
【００６５】
先ず、図６（Ａ）に示すように、シリコン基板３１上にゲート絶縁膜３２を形成する。このゲート絶縁膜３２として、例えば、膜厚０．５ｎｍ〜１ｎｍのシリコン酸化膜やシリコン酸窒化膜のほか、膜厚２ｎｍ〜３ｎｍのＨｆＯｘ膜やＨｆＳｉＯｘ膜やＨｆＡｌＯｘ等の高誘電率膜（ｈｉｇｈ−ｋ膜）、又はそれらの積層膜を用いることができる。
【００６６】
尚、シリコン酸化膜は熱酸化法を用いて形成することができ、高誘電率膜は、ＡＬＤ（atomic layer deposition）法やＭＯＣＶＤ（metal organic chemical vapor deposition）法を用いて形成することができる。
【００６７】
次いで、ゲート絶縁膜３２上にゲート電極３３ａとなるゲート電極膜３３として、膜厚７０ｎｍ〜１００ｎｍのポリシリコン膜をＬＰＣＶＤ（low pressure chemical vapor deposition）法により形成する。なお、ゲート電極膜３３の材料は、ポリシリコンに限らず、シリコンゲルマニウムや公知の金属等を用いることができる。
【００６８】
次に、上記第１の実施形態のプラズマドーピング方法を用いて、ポリシリコン膜３３内に不純物を導入する。
【００６９】
先ず、図６（Ｂ）に示すように、ポリシリコン膜３３の表面にボロンラジカル２１を堆積させる。このとき、上記のデポジション条件を適用することができ、ボロンラジカル２１の堆積量（堆積時間）は、ボロンの目標ドーズ量（例えば、５×１０１５［ｃｍ−２］）に応じて調整すればよい。
【００７０】
その後、図６（Ｃ）に示すように、アルゴンイオン２２を照射して、ポリシリコン膜３３表面に堆積しているボロンラジカル２１を押し込む。このとき、上記のアルゴンイオン照射条件を適用することができ、アルゴンイオン２２の照射エネルギーは、ボロンの目標深さ分布（例えば、５０ｎｍ−６０ｎｍで１×１０１７［ｃｍ−３］以下）に応じて調整すればよい。即ち、ポリシリコン膜３３内に導入された不純物がゲート絶縁膜３２に達しないように、アルゴンイオン２２の照射エネルギーを調整すればよい。
【００７１】
そして、ポリシリコン膜３３上にリソグラフィ技術を用いて図示しないレジストパターンを形成し、このレジストパターンをマスクとしてポリシリコン膜３３及びゲート絶縁膜３２をエッチングする。更に、例えば、アッシング処理やＳＰＭ（sulfuric hydrogen peroxide mixture）処理を適宜行うことによりレジストパターンを除去した後、公知のランプアニール装置において、ポリシリコン膜３３内に導入されたボロンを活性化させるための熱処理を行う。これにより、図７（Ａ）に示すように、ゲート絶縁膜３２と、ボロンが導入されたポリシリコン膜からなるゲート電極３３ａとが積層された構造が形成される。
【００７２】
次に、上記第１の実施形態のプラズマドーピング方法を用いて、シリコン基板３１内にエクステンション領域を形成する。
【００７３】
先ず、図７（Ｂ）に示すように、シリコン基板３１表面にボロンラジカル２１を堆積させる。このとき、上記のデポジション条件を適用することができ、ボロンラジカル２１の堆積量（堆積時間）は、ボロンの目標ドーズ量（例えば、１×１０１５［ｃｍ−２］）に応じて調整すればよい。
【００７４】
その後、図７（Ｃ）に示すように、アルゴンイオン２２を照射して、シリコン基板３１表面に堆積しているボロンラジカル２１を押し込む。このとき、上記のアルゴンイオン照射条件を適用することができ、アルゴンイオン２２の照射エネルギーは、ボロンの目標深さ分布（例えば、１０−１５ｎｍで５×１０１８［ｃｍ−３］以下）に応じて調整すればよい。
【００７５】
そして、公知のランプアニール装置において、シリコン基板３１内に導入されたボロンを活性化させるための熱処理を行う。これにより、図７（Ｄ）に示すように、ゲート電極３３ａを挟むように深さが１０ｎｍ以下であるｐ型エクステンション領域３４が形成される。
【００７６】
次に、シリコン基板３１の全面にシリコン酸化膜を形成した後、このシリコン酸化膜をエッチングすることにより、図８（Ａ）に示すように、ゲート電極３３ａの側壁を覆うスペーサ３５が自己整合的に形成される。
【００７７】
そして、図８（Ｂ）に示すように、ゲート電極３３ａ及びスペーサ３５をマスクとしてボロンイオン３６をイオン注入法によりシリコン基板３１内に注入する。更に、注入されたボロンイオン３６を熱処理により活性化させることで、図８（Ｃ）に示すように、エクステンション領域３４よりも深いソース／ドレイン領域３７が形成される。以上の工程を経ることで、ＭＩＳＦＥＴが得られる。
【００７８】
以上説明した第２の実施形態では、ゲート電極３３ａの形成後にエクステンション領域３４を形成する際に、シリコン基板３１表面にボロンラジカル２１を堆積させた後、この堆積したボロンラジカル２１にアルゴンイオン２２が照射される。照射されたアルゴンイオン２２がボロンラジカル２１に衝突することで、ボロンラジカル２１がシリコン基板３１内に押し込まれる。
【００７９】
本実施形態によれば、シリコン基板３１表面へのボロンラジカル２１の堆積工程と、シリコン基板３１表面へのアルゴンイオン２２の照射工程とを分離したため、シリコン基板３１表面でのボロンラジカル２１の面内分布とアルゴンイオン２２の面内分布とを独立して制御することができる。従って、シリコン基板３１表面でのボロンラジカル２１の面内分布を改善し、面内分布が改善されたボロンラジカル２１に対して希ガスイオンを照射することで、シリコン基板３１内に均一に不純物を導入することができ、不純物濃度が均一なエクステンション領域３４を形成することができる。更に、本実施形態によれば、１ステップのプラズマドーピング方法を用いてエクステンション領域を形成する場合よりも、エクステンション領域３４のシート抵抗値の上昇を抑制することができる。
【００８０】
更に、本実施形態では、上記エクステンション領域３４と同様に、ゲート電極膜たるポリシリコン膜３３のシート抵抗値の上昇を抑制しつつ、ポリシリコン膜３３にボロンを導入することができる。
【００８１】
次に、図９を参照して、本発明の第３の実施形態のプラズマドーピング方法について、シリコン基板１３内へのボロンの導入を例に説明する。プラズマドーピング処理を実施するプラズマドーピング装置については、上記第１の実施形態と同様であるため、ここでは詳細な説明は省略する。
【００８２】
第１の実施形態と同様、電極１２上にシリコン基板１３を載置した後、真空排気手段を作動させて真空チャンバ１を所望の真空度まで真空引きする。
【００８３】
次いで、ガス導入口１０から真空チャンバ１内に、ｐ型不純物であるボロン（Ｂ）を含むジボラン（Ｂ２Ｈ６）ガスと、希ガスであるアルゴン（Ａｒ）ガスとを供給する。これと同時に、上下の磁場コイル３、５に同一方向の電流を流すと共に、中間の磁場コイル４に逆方向の電流を流すことにより、円筒部２内に磁気中性線１６が形成される。さらに、高周波電源８からアンテナコイル６に高周波電力を印加すると、磁気中性線１６に沿ってプラズマが生成し、図９（Ａ）に示すように、プラズマ中のボロンラジカル２１がシリコン基板１３表面に堆積する。このとき、高周波電源１５から電源１２に高周波電力（以下「バイアスＲＦ電力」ともいう）を印加すると、電極１２に負のバイアス電位が印加され、プラズマ中のアルゴンイオン（Ａｒ＋）２２がシリコン基板１３に引き込まれる。
【００８４】
シリコン基板１３に引き込まれたアルゴンイオン２２がシリコン基板１３表面に堆積しているボロンラジカル２１に衝突すると、図９（Ａ）に示すように、ボロンラジカル２１がシリコン基板１３内に押し込まれると共に、一部のボロンラジカル２１ａは飛散する。従って、シリコン基板１３表面へのボロンラジカル２１の堆積と、アルゴンイオン２２によるボロンラジカル２１のエッチングとが同時に進行する。
【００８５】
ここで、一般に、シリコン基板１３表面へのボロンラジカル２１の堆積速度よりもアルゴンイオン２２によるボロンラジカル２１のエッチング速度が高くなりやすい。堆積速度よりもエッチング速度が高い場合には、シリコン基板１３表面に堆積したボロンラジカル２１がアルゴンイオン２２によりエッチングされるだけでなく、ボロンラジカル２１がエッチングされることで露出したシリコン基板１３表面がアルゴンイオン２２によりエッチングされる。エッチングされたシリコン原子にはボロンが入り込んでいるため、シリコン基板１３のシート抵抗値が上昇する。
【００８６】
本実施形態では、シリコン基板１３内にボロンラジカル２１を導入する際のシリコン基板１３表面のエッチングを防ぐため、シリコン基板１３表面へのボロンラジカル２１の堆積速度と、アルゴンイオン２２によるボロンラジカル２１のエッチング速度とを同等にする。即ち、シリコン基板１３内にボロンラジカル２１を導入する際に、アルゴンイオン２２が引き込まれるシリコン基板１３表面がボロンラジカル２１により覆われているようにする。
【００８７】
ボロンラジカル２１の堆積速度は、プラズマ密度と相関を有するため、ジボランガスの濃度や流量、アルゴンガスの流量、プロセス圧力、アンテナＲＦ電力の少なくとも１つを適宜調整することにより制御することができる。一方、エッチング速度は、アルゴンイオン２２の照射エネルギーと相関を有するため、バイアスＲＦ電力を調整することにより制御することができる。
【００８８】
例えば、以下に記載するドーピング条件を用いることで、ボロンラジカル２１の堆積速度と、アルゴンイオン２２によるボロンラジカル２１のエッチング速度とを同等にすることができる。
【００８９】
［ドーピング条件］
Ｂ２Ｈ６流量：０．５［ｓｃｃｍ］
Ａｒ流量：４９．５［ｓｃｃｍ］
Ｂ２Ｈ６濃度：１．０［％］
アンテナＲＦ電力：３００［Ｗ］
バイアスＲＦ電力：３０［Ｗ］
磁場コイル電流（上下／中間）：９．４［Ａ］／７．３［Ａ］
【００９０】
ここで、ボロンラジカル２１の堆積速度は、バイアスＲＦ電力をゼロにしてシリコン基板１３へのアルゴンイオン２２の引き込みをなくすことで、シリコン基板１３表面にボロンラジカル２１を堆積させ、そのシリコン基板１３を断面ＳＥＭにより観察し、その観察結果から得られるボロンラジカル２１の堆積膜厚から求めることができる。図３に示すように、ボロンラジカル２１の堆積時間と堆積膜厚との間に比例関係がある。
【００９１】
一方、ボロンラジカル２１のエッチング速度は、予めボロンラジカル２１を所定の膜厚で堆積させたシリコン基板１３に対してバイアスＲＦ電力を供給してドーピング処理を行い、そのシリコン基板１３を断面ＳＥＭにより観察し、その観察結果から得られるボロンラジカル２１の膜厚から求めることができる。尚、ドーピング処理中はボロンラジカル２１の堆積も進行するため、ボロンラジカル２１のエッチング速度を求める際には既知のボロンラジカルの堆積速度を考慮すればよい。
【００９２】
上記ドーピング条件を用いてシリコン基板１３内へのボロンラジカル２１の導入を所定時間（例えば、２０秒〜４０秒）行った後、ジボランガス及びアルゴンガスの供給を停止し、アンテナＲＦ電力およびバイアスＲＦ電力の印加を停止する。
【００９３】
その後、図示しない公知のランプアニール装置において熱処理を行うことで、シリコン基板１３内に導入されたボロンラジカル２１を活性化させる。その結果、図９（Ｂ）に示すように、シリコン基板１３内にｐ型不純物拡散層２３が、例えば１０ｎｍ以下、好ましくは５ｎｍ以下の深さで形成される。
【００９４】
以上説明した第３の実施形態では、シリコン基板１３表面にボロンラジカル２１を堆積させながら、堆積したボロンラジカル２１にシリコン基板１３表面に引き込んだアルゴンイオン２２を衝突させる。これにより、シリコン基板１３表面に堆積したボロンラジカル２１がシリコン基板１３内に押し込まれ、一部のボロンラジカル２１がシリコン基板１３表面から飛散する。
【００９５】
本実施形態によれば、シリコン基板１３表面へのボロンラジカル２１の堆積速度と、アルゴンイオン２２によるボロンラジカル２１のエッチング速度とを同等にすることで、シリコン基板１３内にボロンラジカル２１を導入する際にシリコン基板１３表面がボロンラジカル２１で覆われるため、アルゴンイオン２２によるシリコン基板１３表面のエッチングを防止することができる。従って、低抵抗のｐ型不純物拡散層２３を形成することができる。
【００９６】
例えば、エッチング速度が堆積速度より大きくなるバイアスＲＦ電力が５３０Ｗの条件（バイアスＲＦ電力以外は、上記ドーピング条件と同様でよい）ではシート抵抗値が２３１Ω／□であるのに対して、エッチング速度と堆積速度が同等になるバイアスＲＦ電力が３０Ｗの上記ドーピング条件ではシート抵抗値が２０５Ω／□となる。
【００９７】
上記のようにボロンラジカル２１の堆積速度が予め求められるため、ドーピング処理時間を調整することで、ボロンラジカル２１の積算堆積膜厚を変化させることができる。ボロンラジカル２１の積算堆積膜厚を変化させて、それぞれのシリコン基板１３内の不純物（ボロン）のドーズ量をそれぞれ測定した結果、ボロンラジカル２１の積算堆積膜厚とドーズ量との間に相関があることが判った。この結果から、シリコン基板１３内に取り込まれるボロンが、プラズマ中の不純物イオン（ＢｘＨｙ＋）がバイアス電位により加速されてそのまま注入されたものではなく、シリコン基板１３表面に堆積したボロンラジカル２１がアルゴンイオン２２により押し込まれたものであることが判った。従って、ボロンラジカル２１の積算堆積膜厚（即ち、ドーピング処理時間）を調整することにより、シリコン基板１３内の不純物ドーズ量を制御することができる。
【００９８】
また、ボロンラジカル２１の積算堆積膜厚（即ち、ドーピング処理時間）が同じで、バイアスＲＦ電力（即ち、アルゴンイオンの照射エネルギー）を変えたときの不純物の深さ方向の分布をそれぞれ測定したところ、バイアスＲＦ電力と不純物の深さ方向の分布との間に相関があることが判った。即ち、バイアスＲＦ電力が高いほど、不純物がより深い位置まで分布することが判った。従って、アルゴンイオン２２の照射エネルギーを調整することにより、シリコン基板１３内の不純物の深さ方向の分布を制御することができる。
【００９９】
従って、本実施形態によれば、不純物のドーズ量の制御と、不純物の深さ方向の分布の制御とを分離独立して行うことができるため、半導体デバイスの製造プロセスに適用する際の条件出しが容易になる。
【０１００】
また、シリコン基板１３表面でのボロンラジカル３２の堆積膜厚の面内分布を標準偏差σ／平均値で３％以内に制御することで、シリコン基板１３のシート抵抗値の面内分布を１％以内に収めることができることが判った。ここで、シリコン基板１３表面でのボロンラジカル２１の堆積膜厚の面内分布は、プラズマ中のボランラジカル２１の分布に影響する。従って、プラズマ中のボロンラジカル２１の分布が均一になるように、上記磁場コイル電流（上下／中間）を設定すればよい。
【０１０１】
次に、図１０乃至図１２を参照して、上記第３の実施形態のプラズマドーピング方法を適用した第４の実施形態の半導体装置の製造方法について、ＭＩＳＦＥＴの製造方法を例に説明する。
【０１０２】
先ず、図１０（Ａ）に示すように、シリコン基板３１上にゲート絶縁膜３２を形成する。このゲート絶縁膜３２として、例えば、膜厚０．５ｎｍ〜１ｎｍのシリコン酸化膜やシリコン酸窒化膜のほか、膜厚２ｎｍ〜３ｎｍのＨｆＯｘ膜やＨｆＳｉＯｘ膜やＨｆＡｌＯｘ等の高誘電率膜（ｈｉｇｈ−ｋ膜）、又はそれらの積層膜を用いることができる。
【０１０３】
尚、シリコン酸化膜は熱酸化法を用いて形成することができ、高誘電率膜は、ＡＬＤ（atomic layer deposition）法やＭＯＣＶＤ（metal organic chemical vapor deposition）法を用いて形成することができる。
【０１０４】
次いで、ゲート絶縁膜３２上にゲート電極３３ａとなるゲート電極膜３３として、膜厚７０ｎｍ〜１００ｎｍのポリシリコン膜をＬＰＣＶＤ（low pressure chemical vapor deposition）法により形成する。なお、ゲート電極膜３３の材料は、ポリシリコンに限らず、シリコンゲルマニウムや公知の金属等を用いることができる。
【０１０５】
次に、上記第３の実施形態のプラズマドーピング方法を用いて、ポリシリコン膜３３内に不純物を導入する。即ち、図１０（Ｂ）に示すように、ポリシリコン膜３３表面にボロンラジカル２１を堆積させながら、堆積したボロンラジカル２１をアルゴンイオン２２によりポリシリコン膜３３内に押し込む。このとき、上記のドーピング条件を適用することで、ボロンラジカル２１の堆積速度と、アルゴンイオン２２によるボロンラジカル２１のエッチング速度とを同等にする。尚、一部のボロンラジカル２１ａは、ポリシリコン膜３３内に押し込まれずに飛散する。
【０１０６】
尚、ボロンラジカル２１の積算堆積膜厚を決定するドーピング時間は、ボロンの目標ドーズ量（例えば、５×１０１５［ｃｍ−２］）に応じて調整すればよく、例えば、２０ｓｅｃ〜４０ｓｅｃの範囲内で設定すればよい。また、アルゴンイオン２２の照射エネルギーを決めるバイアスＲＦ電力は、ボロンの目標深さ分布（例えば、ポリシリコン膜３３表面からの深さ５０ｎｍ−６０ｎｍで１×１０１７［ｃｍ−３］以下）に応じて調整すればよい。即ち、ポリシリコン膜３３内に導入された不純物がゲート絶縁膜３２に達しないように、バイアスＲＦ電力を決めればよい。
【０１０７】
そして、ポリシリコン膜３３上にリソグラフィ技術を用いて図示しないレジストパターンを形成し、このレジストパターンをマスクとしてポリシリコン膜３３及びゲート絶縁膜３２をエッチングする。更に、例えば、アッシング処理やＳＰＭ（sulfuric hydrogen peroxide mixture）処理を適宜行うことによりレジストパターンを除去した後、公知のランプアニール装置において、ポリシリコン膜３３内に導入されたボロンを活性化させるための熱処理を行う。これにより、図１１（Ａ）に示すように、ゲート絶縁膜３２と、ボロンが導入されたポリシリコン膜からなるゲート電極３３ａとが積層された構造が形成される。
【０１０８】
次に、上記第３の実施形態のプラズマドーピング方法を用いて、シリコン基板３１内に不純物を導入することで、エクステンション領域を形成する。即ち、図１１（Ｂ）に示すように、シリコン基板３１表面にボロンラジカル２１を堆積させながら、堆積したボロンラジカル２１をアルゴンイオン２２によりシリコン基板３１内に押し込む。上記ポリシリコン膜３３への不純物導入と同様に、一部のボロンラジカル２１ａは、シリコン基板３１内に押し込まれずに飛散する。このとき、上記のドーピング条件を適用することで、ボロンラジカル２１の堆積速度と、アルゴンイオン２２によるボロンラジカル２１のエッチング速度とを同等にする。
【０１０９】
尚、ボロンラジカル２１の積算堆積膜厚を決定するドーピング時間は、ボロンの目標ドーズ量（例えば、１×１０１５［ｃｍ−２］）に応じて調整すればよく、例えば、２０ｓｅｃ〜４０ｓｅｃの範囲内で設定すればよい。また、アルゴンイオン２２の照射エネルギーを決めるバイアスＲＦ電力は、ボロンの目標深さ分布（例えば、シリコン基板３１表面からの深さ１０ｎｍ−１５ｎｍで５×１０１８［ｃｍ−３］以下）に応じて調整すればよい。
【０１１０】
そして、公知のランプアニール装置において、シリコン基板３１内に導入されたボロンを活性化させるための熱処理を行う。これにより、図１１（Ｃ）に示すように、ゲート電極３３ａを挟むように深さが１０ｎｍ以下であるｐ型エクステンション領域３４が形成される。
【０１１１】
次に、シリコン基板３１の全面にシリコン酸化膜を形成した後、このシリコン酸化膜をエッチングすることにより、図１２（Ａ）に示すように、ゲート電極３３ａの側壁を覆うスペーサ３５が自己整合的に形成される。
【０１１２】
そして、図１２（Ｂ）に示すように、ゲート電極３３ａ及びスペーサ３５をマスクとしてボロンイオン３６をイオン注入法によりシリコン基板３１内に注入する。更に、注入されたボロンイオン３６を熱処理により活性化させることで、図１２（Ｃ）に示すように、エクステンション領域３４よりも深いソース／ドレイン領域３７が形成される。以上の工程を経ることで、ＭＩＳＦＥＴが得られる。
【０１１３】
以上説明した第４の実施形態では、ゲート電極３３ａの形成後にエクステンション領域３４を形成する際に、シリコン基板３１表面にボロンラジカル２１を堆積させながら、堆積したボロンラジカル２１をアルゴンイオン２２によりシリコン基板３１内に押し込む。このとき、ボロンラジカル２１の堆積速度と、アルゴンイオン２２によるボロンラジカル２１のエッチング速度とを同等にすることで、シリコン基板３１表面がボロンラジカル２１で覆われるため、アルゴンイオン２２によるシリコン基板３１表面のエッチングを防止することができる。従って、シリコン基板３１のシート抵抗値の上昇を防止でき、低抵抗のｐ型エクステンション領域３４を形成することができる。
【０１１４】
更に、本実施形態では、上記エクステンション領域３４と同様に、ゲート電極膜たるポリシリコン膜３３に不純物を導入する際に、ボロンラジカル２１の堆積速度と、アルゴンイオン２２によるボロンラジカル２１のエッチング速度とを同等にした。これにより、ポリシリコン膜３３表面がボロンラジカル２１で覆われるため、アルゴンイオン２２によるポリシリコン膜３３表面のエッチングを防止することができる。従って、ポリシリコン膜３３のシート抵抗値の上昇を防止できる。
【０１１５】
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々変形して実施することができる。
【０１１６】
例えば、ボロンラジカルの堆積時に用いたジボランガスに代えて、三フッ化ボロン（ＢＦ３）ガスを用いてもよい。また、アルゴンガスに代えて、他の希ガス（例えば、ヘリウム等）を用いてもよい。
【０１１７】
また、ボロンラジカルの堆積前に、希ガスのプラズマを生成し、このプラズマ中の希ガスイオン（例えば、アルゴンイオン）をシリコン基板１３表面もしくはポリシリコン膜３３表面に照射してもよい。これにより該表面が非晶質化されるため、シリコン基板１３もしくはポリシリコン膜３３の内部に導入されたボランが、後工程の熱処理によって過度に拡散することが抑制される。
【０１１８】
また、上記実施形態では、ｐ型不純物であるボロンを導入する場合について説明したが、ｎ型不純物であるリンもしくはヒ素を導入する場合にも本発明を適用することができる。この場合、ジボランガスに代えて、ホスフィン（ＰＨ３）ガス又はアルシン（ＡｓＨ３）ガスを供給すればよい。
【０１１９】
また、ボロンラジカルの堆積時にアルゴンガスを供給しなくてもよく、アルゴンイオンの照射時にジボランガスを供給してもよい。また、ボロンラジカルの堆積とアルゴンイオンの照射とを異なる真空チャンバ内で行ってもよい。
【０１２０】
また、上記実施形態では、ＩＣＰ型の装置を用いて基板内もしくは膜内に不純物を導入する場合について説明したが、不純物を導入する装置はこれに限られない。例えば、平行平板型の装置などを用いてもよい。
【０１２１】
また、プラズマ中のアルゴンイオンを基板表面に照射するのではなく、公知のイオン生成機構で生成したアルゴンイオンを基板表面に導いて照射し、ボロンラジカルを基板内もしくは膜内に押し込むようにしてもよい。
【符号の説明】
【０１２２】
１  真空チャンバ
１３  シリコン基板
１５  高周波電源
２１  ボロンラジカル
２２  アルゴンイオン
２３  不純物拡散層
３１  シリコン基板
３２  ゲート絶縁膜
３３  ゲート電極膜
３３ａ  ゲート電極
３４  エクステンション領域
３５  スペーサ
３７  ソース／ドレイン領域
【図１】
0005461404.tif 000002
【図２】
0005461404.tif 000003
【図３】
0005461404.tif 000004
【図４】
0005461404.tif 000005
【図５】
0005461404.tif 000006
【図６】
0005461404.tif 000007
【図７】
0005461404.tif 000008
【図８】
0005461404.tif 000009
【図９】
0005461404.tif 000010
【図１０】
0005461404.tif 000011
【図１１】
0005461404.tif 000012
【図１２】
0005461404.tif 000013