(57)【特許請求の範囲】
【請求項１】
第１メモリセルを有する第１磁気ランダムアクセスメモリと、
前記第１メモリセルと比較して高速で動作する第２メモリセルを有し、前記第１磁気ランダムアクセスメモリと同一チップ内に設けられた第２磁気ランダムアクセスメモリとを具備し、
前記第１磁気ランダムアクセスメモリは、スピン偏極電流書き込み型磁気ランダムアクセスメモリであり、
前記第２磁気ランダムアクセスメモリは、電流誘起磁界書き込み型磁気ランダムアクセスメモリであり、
前記第１メモリセルは、
第１磁化自由層と、
第２磁化自由層と、
第２磁化自由層に隣接して設けられる第１非磁性層と、
前記第１非磁性層に隣接して前記第２磁化自由層とは反対側に設けられる第１磁化固定層とを備え、
前記第１磁化自由層は、強磁性体から構成され、且つ、膜厚方向の磁気異方性を有し、
前記第２磁化自由層及び前記第１磁化固定層は、強磁性体から構成され、且つ、面内方向の磁気異方性を有し、
前記第１磁化自由層は、
磁化が固定される第１磁化固定領域と
磁化が固定される第２磁化固定領域と
前記第１磁化固定領域と前記第２磁化固定領域とに接続され、磁化が反転可能な磁化自由領域とを含み、
前記磁化自由領域と前記第２磁化自由層とが、磁気的に結合しており、
前記磁化自由領域の重心と前記第２磁化自由層の重心とが、面内方向である特定方向にずれて位置し、
前記第１磁化固定層の磁化が、前記特定方向に略平行な方向に固定され、
前記第２メモリセルは、
第３磁化自由層と、
第３磁化固定層と、
前記第３磁化自由層と前記第３磁化固定層との間に設けられた第２非磁性層とを備え、
前記第３磁化自由層及び前記第３磁化固定層は、強磁性体から構成されている
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第３磁化自由層及び前記第３磁化固定層は、面内方向の磁気異方性を有し、
前記第２磁化自由層と前記第３磁化自由層とは、同一のレイヤーに設けられ、
前記第１磁化固定層と前記第３磁化固定層とは、別の同一のレイヤーに設けられている
半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記第１メモリセルは、前記第１磁化自由層に書き込み電流が流され、第２磁化自由層に前記書き込み電流が流されない
半導体装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の半導体装置であって、
前記第２メモリセルは、前記第３磁化固定層に書き込み電流が流れる
半導体装置。
【請求項５】
請求項１乃至３のいずれか一項に記載の半導体装置であって、
前記第２メモリセルは、前記第３磁化自由層の近傍に設けられ、書き込み電流が流れる書き込み配線を更に含む
半導体装置。
【請求項６】
請求項１乃至３のいずれか一項に記載の半導体装置であって、
前記第２メモリセルは、前記第３磁化固定層を挟んで前記第２非磁性層と反対側に設けられ、強磁性体から構成された第４磁化自由層を更に含み、前記第３磁化固定層に書き込み電流が流れる
半導体装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の半導体装置であって、
前記第１メモリセルは、前記第１磁化自由層と前記第２磁化自由層の間に設けられた導電層を更に備える
半導体装置。
【請求項８】
請求項１乃至７のいずれか一項に記載の半導体装置であって、
前記第１メモリセルは、前記第１磁化固定領域及び前記第２磁化固定領域のいずれか一方に接合された第１補助磁化固定層を更に備える
半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記第１メモリセルは、前記第１磁化固定領域及び前記第２磁化固定領域の他方に接合された第２補助磁化固定層を備える
半導体装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載の半導体装置であって、
前記第１磁化固定領域が前記磁化自由領域の一方の端部に隣接して設けられ、
前記第２磁化固定領域が前記磁化自由領域の他方の端部に隣接して設けられる
半導体装置。
【請求項１１】
請求項１乃至９のいずれか一項に記載の半導体装置であって、
前記第１磁化固定領域が前記磁化自由領域の一方の端部に隣接して設けられ、
前記第２磁化固定領域が前記磁化自由領域の前記一方の端部に隣接して設けられ、
前記第１磁化固定領域と前記第２磁化固定領域と前記磁化自由領域とが、三叉路を形成する
半導体装置。
【請求項１２】
請求項７に記載の半導体装置であって、
前記導電層が、Ｆｅ、Ｃｏ、Ｎｉから選択される少なくとも一つの元素を含有する
半導体装置。
【請求項１３】
請求項１乃至１２のいずれか一項に記載の半導体装置であって、
前記第１非磁性層がＭｇＯを含有する
半導体装置。
【請求項１４】
請求項１乃至１３のいずれか一項に記載の半導体装置であって、
前記第２磁化自由層と前記第１磁化固定層のうちの少なくとも一方がＣｏ−Ｆｅ−Ｂを含有する
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、磁気抵抗効果素子をメモリセルに用いる半導体装置に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ；ＭＲＡＭ）は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され、開発が盛んに行われている。ＭＲＡＭではメモリセルに磁気抵抗効果素子が集積化され、磁気抵抗効果素子の強磁性層の磁化の向きとしてデータが記憶される。この強磁性層の磁化をスイッチングさせる方法に対応していくつかの種類のＭＲＡＭが提案されている。【０００３】
最も一般的なＭＲＡＭとしては、電流誘起磁界書き込み型のＭＲＡＭがある。このＭＲＡＭでは、磁気抵抗効果素子の周辺に書き込み電流を流すための配線を配置し、書き込み電流を流すことで発生する電流磁界によって磁気抵抗効果素子の強磁性層の磁化の方向をスイッチングさせる。このＭＲＡＭでは、原理的には１ナノ秒以下での書き込みが可能であり、高速ＭＲＡＭとして好適である。例えば、２５０ＭＨｚでの動作実証に成功した報告がある（Ｎ．Ｓａｋｉｍｕｒａ  ｅｔ  ａｌ．，“Ａ  ２５０−ＭＨｚ  １−Ｍｂｉｔ  Ｅｍｂｅｄｄｅｄ  ＭＲＡＭ  Ｍａｃｒｏ  Ｕｓｉｎｇ  ２Ｔ１ＭＴＪ  Ｃｅｌｌ  ｗｉｔｈ  Ｂｉｔｌｉｎｅ  Ｓｅｐａｒａｔｉｏｎ  ａｎｄ  Ｈａｌｆ−Ｐｉｔｃｈ  Ｓｈｉｆｔ  Ａｒｃｈｉｔｅｃｔｕｒｅ”，Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，２００７．ＡＳＳＣＣ’０７．ＩＥＥＥ  Ａｓｉａｎ．ｐ．２１６．）。更に、５００ＭＨｚでの動作に適した回路構成も提案されている（Ｎ．Ｓａｋｉｍｕｒａ  ｅｔ  ａｌ．，“ＭＲＡＭ  Ｃｅｌｌ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  Ｏｖｅｒ  ５００−ＭＨｚ  ＳｏＣ”，ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，Ｖｏｌ．４２，２００７，ｐ．８３０．）。【０００４】
しかし、熱安定性、外乱磁界耐性が確保された磁性体の磁化をスイッチングするための磁界は一般的には数１０［Ｏｅ］程度となる。このような磁界を発生させるためには数ｍＡ程度の大きな書き込み電流が必要となる。報告されている書き込み電流の中で最も低いものでも１ｍＡ程度である（Ｈ．Ｈｏｎｊｏ  ｅｔ  ａｌ．，“Ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ｗｒｉｔｅ−ｌｉｎｅ−ｉｎｓｅｒｔｅｄ  ＭＴＪ  ｆｏｒ  ｌｏｗ−ｗｒｉｔｅ−ｃｕｒｒｅｎｔ  ＭＲＡＭ  ｃｅｌｌ”，５２ｎｄ  Ｍａｇｎｅｔｉｓｍ  ａｎｄ  Ｍａｇｎｅｔｉｃ  Ｍａｔｅｒｉａｌｓ  Ｃｏｎｆｅｒｅｎｃｅ  ２００７（ＭＭＭ  ２００７）．ｐ．４８１．）。書き込み電流が大きいと、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大する。これに加えて、メモリセルが微細化されると、書き込み電流はさらに増大し、スケーリングしない。【０００５】
他のＭＲＡＭとしては、スピン偏極電流書き込み型のＭＲＡＭがある。このＭＲＡＭでは、磁気抵抗効果素子の強磁性導体にスピン偏極電流（ｓｐｉｎ−ｐｏｌａｒｉｚｅｄ  ｃｕｒｒｅｎｔ）が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、「スピン注入磁化反転：Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｍａｇｎｅｔｉｚａｔｉｏｎ  Ｓｗｉｔｃｈｉｎｇ」と参照される）。スピン注入磁化反転の発生の有無は、（電流の絶対値ではなく）電流密度に依存する。したがって、スピン注入磁化反転をデータ書き込みに利用する場合、メモリセルのサイズが小さくなれば、書き込み電流も低減される。すなわち、スピン注入磁化反転方式はスケーリング性に優れている。書き込み電流が小さいと、チップ面積が小さくなり、高集積化や大規模化が可能となる。ただし、電流誘起磁界書き込み型のＭＲＡＭに比較して、書き込み時間が長い傾向（例示：１ｎｓｅｃ．以上）にある。
【発明の開示】
【０００６】
システムＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）のようなロジックとメモリを搭載した半導体装置（以下、「メモリ混載型半導体装置」とも参照される）では、高速動作が必要な領域と、大容量・高集積（つまり低書き込み電流）が必要な領域とがあり、それぞれの領域にはメモリが設けられている。例えば、高速動作が必要な領域のメモリとしてはレジスタやキャッシュが設けられ、大容量・高集積が必要な領域のメモリとしては主記憶装置や補助記憶装置が設けられている。各メモリに要求される性能や機能は互いに異なるため、一種類のメモリで対応することは出来ない。したがって、これまで、複数の種類のメモリ（ＦＦ（Ｆｌｉｐ−Ｆｌｏｐ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、フラッシュメモリなど）のうちから選択した少なくとも一つを高速動作が必要な領域に、他の少なくとも一つを大容量・高集積の領域にそれぞれ用いていた。しかし、その場合、各メモリで使用する材料やプロセスが互いに異なるため、プロセス数が増加してしまう。その結果、製造コストの増加や製造期間の長期化、製造歩留まりの低下等の問題を招くおそれがある。
【０００７】
したがって、本発明の目的は、内部のメモリにおける高速処理と大容量処理とを両立させることが可能なメモリ混載型の半導体装置を提供することにある。
【０００８】
本発明の半導体装置は、第１メモリセルを有する第１磁気ランダムアクセスメモリと、第１メモリセルと比較して高速で動作する第２メモリセルを有し、第１磁気ランダムアクセスメモリと同一チップ内に設けられた第２磁気ランダムアクセスメモリとを具備する。第１メモリセルは、第１磁化自由層と、第２磁化自由層と、第２磁化自由層に隣接して設けられる第１非磁性層と、第１非磁性層に隣接して第２磁化自由層とは反対側に設けられる第１磁化固定層とを備える。第１磁化自由層は、強磁性体から構成され、且つ、膜厚方向の磁気異方性を有する。第２磁化自由層及び第１磁化固定層は、強磁性体から構成され、且つ、面内方向の磁気異方性を有する。第１磁化自由層は、磁化が固定される第１磁化固定領域と、磁化が固定される第２磁化固定領域と、第１磁化固定領域と第２磁化固定領域とに接続され磁化が反転可能な磁化自由領域とを含む。磁化自由領域と第２磁化自由層とが、磁気的に結合している。磁化自由領域の重心と第２磁化自由層の重心とが、面内方向である特定方向にずれて位置する。第１磁化固定層の磁化が、特定方向に略平行な方向に固定されている。第２メモリセルは、第３磁化自由層と、第３磁化固定層と、第３磁化自由層と第３磁化固定層との間に設けられた第２非磁性層とを備える。第３磁化自由層及び第３磁化固定層は、強磁性体から構成されている。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の実施例に係る半導体装置の構成を示す模式図である。
【図２】図２は、本実施例の各ＭＲＡＭにおける磁気抵抗効果素子の構成を示す斜視図である。
【図３Ａ】図３Ａは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す斜視図である。
【図３Ｂ】図３Ｂは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す平面図である。
【図３Ｃ】図３Ｃは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す断面図である。
【図３Ｄ】図３Ｄは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す断面図である。
【図４Ａ】図４Ａは、本実施例の磁気抵抗効果素子における磁束の状態を説明するための断面図である。
【図４Ｂ】図４Ｂは、本実施例の磁気抵抗効果素子が取りうる２つの状態を説明するための断面図である。
【図４Ｃ】図４Ｃは、本実施例の磁気抵抗効果素子が取りうる２つの状態を説明するための断面図である。
【図５Ａ】図５Ａは、本実施例の磁気抵抗効果素子が集積化されたメモリセルの構成例を示す回路図である。
【図５Ｂ】図５Ｂは、本実施例のメモリセルが集積化されたＭＲＡＭの構成例を示すブロック図である。
【図６】図６は、本実施例の磁気抵抗効果素子が集積化されたメモリセルの他の構成例を示す回路図である。
【図７】図７は、本実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成を示す斜視図である。
【図８】図８は、本実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第２変形例の構成を示す斜視図である。
【図９Ａ】図９Ａは、本実施例の磁気抵抗効果素子の第３変形例の主要な部分の構造を表す斜視図である。
【図９Ｂ】図９Ｂは、本実施例の磁気抵抗効果素子の第３変形例の主要な部分の構造を表す平面図である。
【図９Ｃ】図９Ｃは、本実施例の磁気抵抗効果素子の第３変形例の主要な部分の構造を表す断面図である。
【図９Ｄ】図９Ｄは、本実施例の磁気抵抗効果素子の第３変形例の主要な部分の構造を表す断面図である。
【図１０Ａ】図１０Ａは、本実施例の磁気抵抗効果素子の第４変形例の主要な部分の構造を表す斜視図である。
【図１０Ｂ】図１０Ｂは、本実施例の磁気抵抗効果素子の第４変形例の主要な部分の構造を表す断面図である。
【図１０Ｃ】図１０Ｃは、本実施例の磁気抵抗効果素子の第４変形例の主要な部分の構造を表す断面図である。
【図１１Ａ】図１１Ａは、本実施例の磁気抵抗効果素子の第５変形例の主要な部分の構造を表す斜視図である。
【図１１Ｂ】図１１Ｂは、本実施例の磁気抵抗効果素子の第５変形例の主要な部分の構造を表す平面図である。
【図１２Ａ】図１２Ａは、本実施例の磁気抵抗効果素子の第５変形例が集積化されたメモリセルの構成例を示す回路図である。
【図１２Ｂ】図１２Ｂは、本実施例の磁気抵抗効果素子の第５変形例が集積化されたメモリセルの他の構成例を示す回路図である。
【図１３】図１３は、本実施例の磁気抵抗効果素子の第６変形例の構造を模式的に示した平面図である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の半導体装置の実施例について説明する。図１は、本発明の実施例に係る半導体装置の構成を示す模式図である。本実施例の半導体装置１は、メモリ混載型の半導体装置である。その半導体装置１は、一つのチップ上に形成されたメモリ混載型のＬＳＩに例示され、ロジック部２とメモリ部３とを具備する。【００１１】
ロジック部２は、高速動作が必要な領域であり、論理演算を行う論理回路を有している。ロジック部２は、更に、高速動作が可能なＭＲＡＭ４−１〜４−４を含んでいる。ＭＲＡＭ４−１〜４−４は、電流誘起磁界書き込み型のＭＲＡＭに例示され、レジスタやＬ１キャッシュ（１次キャッシュ）やＬ２キャッシュ（２次キャッシュ）として用いられている。以下、特に区別する必要がない場合、単にＭＲＡＭ４と省略して表記する。【００１２】
電流誘起磁界書き込み型のＭＲＡＭは、既述のように原理的には１ｎｓｅｃ．以下での書き込みが可能であり、高速動作が可能なＭＲＡＭとして好適である。また、一般的には、書き込み電流が大きいため本ＭＲＡＭの面積は相対的に大きくなるが、レジスタやＬ１キャッシュやＬ２キャッシュのような相対的に容量が小さいメモリとして用いられるため、チップ全体の面積に対する影響は極めて小さい。【００１３】
メモリ部３は、大容量・高集積（つまり低書き込み電流）が必要な領域であり、データを記憶する記憶回路を有している。その記憶回路として、大容量・高集積のＭＲＡＭ５−１〜５−３を含んでいる。ＭＲＡＭ５−１〜５−３は、スピン偏極電流書き込み型のＭＲＡＭに例示され、主記憶装置や補助記憶装置として用いられている。以下、特に区別する必要がない場合、単にＭＲＡＭ５と省略して表記する。【００１４】
スピン偏極電流書き込み型のＭＲＡＭは、電流誘起磁壁移動型のＭＲＡＭに例示される。
電流誘起磁壁移動型のＭＲＡＭでは、磁気抵抗効果素子は、一般的には、データを保持する第１の強磁性層（しばしば、磁気記録層と呼ばれる）と、磁化が固定された第２の強磁性層（しばしば、磁化固定層と呼ばれる）と、これらの強磁性層の間に設けられたトンネルバリア層を備える積層体で構成される。そして、磁気記録層が、反転可能な磁化を有する磁化反転部と、その両端に接続された、固定された磁化を有する２つの磁化固定部とを有している。データは、磁化反転部の磁化として記憶される。２つの磁化固定部の磁化は、互いに略反平行となるように固定されている。磁化がこのように配置されると、磁気記録層に磁壁（ｄｏｍａｉｎ  ｗａｌｌ）が導入される。磁壁を貫通する方向に電流を流すと磁壁はスピン偏極した伝導電子の方向に移動（Ｄｏｍａｉｎ  Ｗａｌｌ  Ｍｏｔｉｏｎ）することから、磁気記録層に電流を流すことによりデータ書き込みが可能となる。この場合、磁気抵抗効果素子は、磁気記録層の両端に接続される２つの端子と磁化固定層に接続される端子とを有する３端子の素子となる。このＭＲＡＭは、トンネルバリア層に書き込み電流が通らない分、耐久性、寿命、信頼性が向上する。【００１５】
また、例えば、電流誘起磁壁移動型のＭＲＡＭでは０．０５ｍＡでの磁壁移動が可能であることを示した報告がある（Ｓ．Ｆｕｋａｍｉ  ｅｔ  ａｌ．，“Ｍｉｃｒｏｍａｇｎｅｔｉｃ  ａｎａｌｙｓｉｓ  ｏｆ  ｃｕｒｒｅｎｔ  ｄｒｉｖｅｎ  ｄｏｍａｉｎ  ｗａｌｌ  ｍｏｔｉｏｎ  ｉｎ  ｎａｎｏ−ｓｔｒｉｐｓ  ｗｉｔｈ  ｐｅｒｐｅｎｄｉｃｕｌａｒ  ｍａｇｎｅｔｉｃ  ａｎｉｓｏｔｒｏｐｙ．”，５２ｎｄ  Ｍａｇｎｅｔｉｓｍ  ａｎｄ  Ｍａｇｎｅｔｉｃ  Ｍａｔｅｒｉａｌｓ  Ｃｏｎｆｅｒｅｎｃｅ  ２００７（ＭＭＭ  ２００７）．ｐ．３５２．）。また、磁壁移動速度は、電流密度に比例し、最大で約１００ｍ／ｓとした報告がある（Ｍ．Ｈａｙａｓｈｉ  ｅｔ  ａｌ．，“Ｃｕｒｒｅｎｔ  Ｄｒｉｖｅｎ  Ｄｏｍａｉｎ  Ｗａｌｌ  Ｖｅｌｏｃｉｔｉｅｓ  Ｅｘｃｅｅｄｉｎｇ  ｔｈｅ  Ｓｐｉｎ  Ａｎｇｕｌａｒ  Ｍｏｍｅｎｔｕｍ  Ｔｒａｎｓｆｅｒ  Ｒａｔｅ  ｉｎ  Ｐｅｒｍａｌｌｏｙ  Ｎａｎｏｗｉｒｅｓ”，Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｌｅｔｔｅｒｓ，  ｖｏｌ．９８，ｐ．０３７２０４（２００７）．）。この場合、１００ｎｍの移動には１ｎｓかかることになる。【００１６】
電流誘起磁壁移動型のＭＲＡＭは、既述のようにスケーリング性に優れており、高集積化や大規模化が可能なＭＲＡＭとして好適である。また、動作速度は相対的に小さいが、主記憶装置や補助記憶装置のようなレジスタ等と比較して高速動作を要求されないメモリとして用いられるため、その影響は極めて小さい。【００１７】
上記半導体装置１において、ロジック部２及びメモリ部３の記憶素子を全て不揮発性メモリのＭＲＡＭとした場合、電源オフの状態においても、それらＭＲＡＭにおいてデータを保持し続けることが出来、好ましい。その場合、電源オフを基本の状態（インスタントオン）とすることができる。それにより、消費電力を低下させることが出来る。【００１８】
更に、上記半導体装置１において、ロジック部２及びメモリ部３の記憶素子を不揮発性メモリのＭＲＡＭとした場合、後述されるように記憶素子を同一プロセスで製造することが出来、好ましい。このように、異なる種類のＭＲＡＭを同一プロセスで製造することで、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【００１９】
なお、本発明の半導体装置は、図１に例示される構成に限定されるものではない。すなわち、ロジック部２及びメモリ部３の形状や配置等、各部でのＭＲＡＭの数や形状や配置等は、本発明の技術的思想の範囲内で自由に変形することが可能である。【００２０】
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の構成について説明する。図２は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の構成を示す斜視図である。本発明の実施例に係る磁気抵抗効果素子８と磁気抵抗効果素子９とは同一のチップ上に形成されている。ただし、図中の各構成内の白抜き矢印、丸にバツ印、丸に黒点印は、磁化の向きを示している（以下同じ）。【００２１】
磁気抵抗効果素子８は、高速動作向けのＭＲＡＭ４（動作周波数は２００ＭＨｚ以上であることが望ましい）のメモリセルに用いられている。電流誘起磁界書き込み型の磁気抵抗効果素子である。この磁気抵抗効果素子８は、磁化自由層６０、磁化固定層８０、磁化自由層６０と磁化固定層８０との間に設けられた非磁性層７０を備えている。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【００２２】
磁化自由層６０及び磁化固定層８０は、強磁性体から構成されている。磁化自由層６０及び磁化固定層８０は、面内方向（ｘｙ面内方向）の磁気異方性（面内磁気異方性（ｉｎ−ｐｌａｎｅ  ｍａｇｎｅｔｉｃ  ａｎｉｓｏｔｒｏｐｙ））を有する面内磁化膜（ｉｎ−ｐｌａｎｅ  ｍａｇｎｅｔｉｚａｔｉｏｎ  ｆｉｌｍ）である。本実施例では、非磁性層７０は絶縁体により構成されており、磁化自由層６０、非磁性層７０、及び磁化固定層８０で磁気トンネル接合（ＭＴＪ）が形成されている。非磁性層７０は、絶縁体により構成されることが望ましいが、半導体や導体から構成されてもよい。磁化自由層６０、非磁性層７０及び磁化固定層８０の具体的な材料については後述される。【００２３】
磁化固定層８０は固定された磁化を有する。この固定磁化は、磁化固定層８０の長手方向（ｘ方向）と垂直方向とするか、または垂直方向成分を有するようにする。一方、磁化自由層６０は反転可能な磁化を有する。また磁化自由層６０の磁化容易軸は磁化固定層８０の長手方向（ｘ方向）と垂直方向とするか、または垂直方向成分を有するようにする。このような磁気異方性は形状磁気異方性によって付与することができる。【００２４】
磁化固定層８０の固定磁化、及び磁化自由層６０の磁化容易軸が上述の通りであるとき、磁化自由層６０の磁化は磁化固定層８０の磁化に対して、平行成分か反平行成分のうちのいずれかを持ち得る。本実施例の磁気抵抗効果素子８においては、磁化自由層６０の磁化の方向が記憶されるデータに対応する。【００２５】
次に、本実施例の磁気抵抗効果素子８のデータの書き込み方法について説明する。まず、磁化固定層８０に書き込み電流を流す。その書き込み電流により発生する電流誘起磁界により、磁化自由層６０の磁化を反転させる。そのとき、書き込み電流の向きで発生する電流誘起磁界の向きを制御して、磁化自由層６０の磁化を所望の向きに変化させることが出来る。それにより、磁化自由層６０に所望のデータを記録する。磁化固定層８０はその役割からベース電極と参照されることもある。そして、磁化固定層８０、すなわちベース電極に書き込み電流を流すこのような書き込み方式をベース書き込み型とも言うことができる。この方式では、磁気抵抗効果素子８に直接書き込み電流を流すので、電流誘起磁界の大きさが相対的に大きくなる。そのため、書き込み電流を小さくすることが出来る。また、磁化固定層８０は書き込み電流を導入することから、電気抵抗が比較的小さいことが望ましい。そのために、磁化固定層８０に導電層を隣接させて電気抵抗を下げてもよい。【００２６】
次に、本実施例の磁気抵抗効果素子８からのデータの読み出し方法について説明する。まず、非磁性層７０を介して磁化固定層８０と磁化自由層６０との間で読み出し電流を流す。そして、磁化固定層８０の磁化と磁化自由層６０の磁化との間の相対角に応じた抵抗の変化を検出することでデータを読み出す。たとえば、磁化固定層８０の磁化と磁化自由層６０の磁化とが平行の場合（例示：“０”を記憶）、低抵抗状態が実現され、磁化固定層８０の磁化と磁化自由層６０の磁化とが反平行の場合（例示：“１”を記憶）、高抵抗状態が実現される。磁気抵抗効果素子８の抵抗の変化が、電圧信号、又は電流信号として検知され、その電圧信号、又は電流信号を用いて磁気抵抗効果素子８に記憶されているデータが判別される。【００２７】
磁気抵抗効果素子９は、高集積・大容量（低電流）向けのＭＲＡＭ５（書き込み電流が０．５ｍＡ以下であることが望ましい）のメモリセルに用いられている。スピン偏極電流書き込み型の電流誘起磁壁移動型の磁気抵抗効果素子である。この磁気抵抗効果素子９は、第１磁化自由層１０、第２磁化自由層２０、第１非磁性層３０、第１磁化固定層４０を具備する。第２磁化自由層２０は第１非磁性層３０の一方の面に隣接して設けられ、第１磁化固定層４０は第１非磁性層３０の他方の面に隣接して設けられる。また、第１磁化自由層１０と第２磁化自由層２０とは、図示されるように導電層５０を介して電気的に接続されていても良いし、導電層５０を設けずに直接的に接続されていても良い。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【００２８】
第１磁化自由層１０は、磁化が固定される第１磁化固定領域１１ａと、磁化が固定される第２磁化固定領域１１ｂと、第１磁化固定領域１１ａと第２磁化固定領域１１ｂとに接続された、磁化が反転可能な磁化自由領域１２を含んでいる。第１磁化固定領域１１ａは、その上部に設けられた磁化固定層１５により磁化が固定されている。第２磁化固定領域１１ｂは、その上部に設けられた磁化固定層１６により磁化が固定されている。【００２９】
第１磁化自由層１０、第２磁化自由層２０、及び第１磁化固定層４０は強磁性体により構成される。第１磁化自由層１０は、膜厚方向（ｚ方向）の磁気異方性（垂直磁気異方性（ｐｅｒｐｅｎｄｉｃｕｌａｒ  ｍａｇｎｅｔｉｃ  ａｎｉｓｏｔｒｏｐｙ））を有する垂直磁化膜（ｐｅｒｐｅｎｄｉｃｕｌａｒ  ｍａｇｎｅｔｉｚａｔｉｏｎ  ｆｉｌｍ）である。第２磁化自由層２０と第１磁化固定層４０とは、面内方向（ｘｙ面内方向）の磁気異方性（面内磁気異方性）を有する面内磁化膜である。第２磁化自由層２０の磁化容易軸の方向は任意である。本実施例では、第１非磁性層３０は絶縁体により構成されており、第２磁化自由層２０、第１非磁性層３０、及び第１磁化固定層４０で磁気トンネル接合（ＭＴＪ）が形成されている。第１非磁性層３０は、絶縁体により構成されることが望ましいが、半導体や導体から構成されてもよい。【００３０】
本発明の実施例に係る磁気抵抗効果素子８と磁気抵抗効果素子９とは同一のチップ上に形成されている。そして、磁気抵抗効果素子８の磁化自由層６０、非磁性層７０及び磁化固定層８０は、それぞれ磁気抵抗効果素子９の第２磁化自由層２０、第１非磁性層３０及び第１磁化固定層４０と同一レイヤーに同一材料で同時に形成される。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【００３１】
次に、本実施例の磁気抵抗効果素子９について、より詳細に説明する。【００３２】
図３Ａ〜図３Ｄは、本発明の実施例に係る磁気抵抗効果素子９の構成を模式的に示す概略図である。詳細には、図３Ａは斜視図であり、図３Ｂ、図３Ｃ、及び図３Ｄは、それぞれ、図３Ａに示されるｘｙｚ座標系におけるｘｙ平面図、ｘｚ断面図、ｙｚ断面図である。なお、磁気抵抗効果素子９は複数の層からなる積層構造を有しており、その積層方向がｚ軸方向として規定される。積層構造の各層に平行な平面がｘｙ平面である。【００３３】
本実施例の磁気抵抗効果素子９においては、第１磁化自由層１０は、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、及び磁化自由領域１２から構成される。磁化自由領域１２は、第１磁化固定領域１１ａと第２磁化固定領域１１ｂとの間に設けられている。また、第１磁化自由層１０は、磁化自由領域１２が第２磁化自由層２０の少なくとも一部と磁気的に結合されるように設計される。言い換えると、第１磁化自由層１０は、磁化自由領域１２の磁化状態が第２磁化自由層２０の磁化状態に影響を及ぼすように設計されている。磁化自由領域１２は、電気的にも第２磁化自由層２０に接続して設けられている。電気的接続は、導電層５０を介しても良いし（図２）、直接接続していても良い。【００３４】
第１磁化固定領域１１ａ、第２磁化固定領域１１ｂのそれぞれは、少なくとも一部分において固定された磁化を有する。本実施例では、それぞれ上部に設けられた磁化固定層１５、１６により固定されている。第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化は、膜厚方向（図のｚ方向）に固定されており、且つ、それらは互いに略反平行方向を向けられている。一方、磁化自由領域１２の磁化は反転可能であり、その磁化は第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化のいずれかと略平行方向となる。本実施例の磁気抵抗効果素子９においては、磁化自由領域１２の磁化の方向が記憶されるデータに対応する。【００３５】
また、第２磁化自由層２０は、面内方向（ｘｙ面内の方向）において反転可能な磁化を有しており、第１磁化固定層４０は、面内方向（ｘｙ面内の方向）において所定の方向に固定されている。【００３６】
前述のように、磁化自由領域１２と第２磁化自由層２０とは、磁気的に結合されている。好適には、磁化自由領域１２の重心Ｇ１２と第２磁化自由層２０の重心Ｇ２０はｘｙ面内においてずれるように設計される。これによって、後述のように第２磁化自由層２０の磁化方向は磁化自由領域１２の磁化方向に応じて一意的に決まる。従って、磁化自由領域１２の磁化方向として記憶されているデータは、磁化自由領域１２と第２磁化自由層２０の間の磁気結合を介して第２磁化自由層２０に伝達される。なお、図３Ａ〜図３Ｄは、磁化自由領域１２の重心Ｇ１２に対して、第２磁化自由層２０の重心Ｇ２０が＋ｙ方向にずれた例を示しているが、一般的には、第２磁化自由層２０の重心Ｇ２０が磁化自由領域１２の重心Ｇ１２に対してｘｙ平面においてずれる方向は、第２磁化自由層２０の磁化が反転可能な方向と略平行であればよい。また、第１磁化固定層４０の磁化は、第２磁化自由層２０の重心Ｇ２０が磁化自由領域１２の重心Ｇ１２に対してｘｙ平面においてずれる方向と略平行な方向に固定されることが望ましい。【００３７】
なお、ここでいう重心とは、ｘｙ平面における幾何学的な意味での重心である。すなわち重心の位置ベクトルをＲｇ＝（Ｘｇ，Ｙｇ）とし、任意の点ｉの位置ベクトルをＲｉ＝（Ｘｉ，Ｙｉ）としたとき、重心の位置ベクトルＲｇはΣｉ（Ｒｉ−Ｒｇ）＝０を満たす。ここでΣｉはｉに関する総和を意味する。例えば、長方形、平行四辺形の場合には重心は対角線の交点であり、楕円形の場合には重心はその中心である。【００３８】
導電層５０は、第１磁化自由層１０と第２磁化自由層２０の間に設けられる。導電層５０は導体から構成される。なお、導電層５０は磁性体であってもよいし、非磁性体であってもよい。磁性体である場合、比較的ソフトな磁性体であることが好ましい。また導電層５０は複数の材料の積層膜により構成されてもよい。導電層５０は、第１磁化自由層１０と第２磁化自由層２０とを電気的に接続する役割も有している。【００３９】
導電層５０の形状は、図示されるように、第２磁化自由層２０の上側のみに設けられてもよいし、図示されていないが、第１磁化自由層１０の下面、及び第２磁化自由層２０の上側の全面を覆うように設けられてもよい。また、図には示されていないが、第１磁化自由層１０、第２磁化自由層２０の少なくとも一部分のみを覆うように設けられてもよい。【００４０】
導電層５０が設けられることで、製造プロセスを容易にすることができる。これは導電層５０の上下を分けて形成することができるためである。この際、導電層５０は導電層５０の下側の層のキャップ層（保護層）の役割を果たし、また導電層５０の上側の層の下地層の役割を果たすことができる。これによって、導電層５０の下側の層の酸化や化学的な変質を防止することができ、また導電層５０の上側の層の結晶配向をコントロールしたり化学的な変質を防止したりすることができる。また導電層５０が設けられることで、第１磁化自由層１０と第２磁化自由層２０の電気的なコンタクトを良好にすることができる。【００４１】
また導電層５０に磁性材料を用いた場合、第１磁化自由層１０の磁化自由領域１２の磁化のデータを第２磁化自由層２０へと効率的に伝達することができる。このためには導電層５０に透磁率の高い材料を用いることが望ましい。これによって第２磁化自由層２０の磁化をより容易に反転させることができる。導電層５０を用いて効率的に磁化自由領域１２の磁化の情報を第２磁化自由層２０へと伝達するためには、導電層５０の材料はＦｅ，Ｃｏ，Ｎｉのうちの少なくとも一つの元素を含むことが望ましい。【００４２】
このような導電層５０に対応して、磁気抵抗効果素子８において磁化自由層６０上に金属層を設けても良い。金属層は、上部の配線と接続するためのコンタクトと磁化自由層６０とを接続するときの、キャップ層（保護層）として機能する。この場合、導電層５０と金属層とは同一のプロセスで製造することができ、プロセスの増加を招くことは無い。【００４３】
以下では各層の材料について例示する。なお、ここで示される材料は全て例であり、実際には前述のような磁化状態が実現できればいかなる材料を用いても構わない。【００４４】
まず、第１磁化自由層１０は、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含むことが望ましい。さらにＰｔやＰｄを含むことで垂直磁気異方性を安定化することができる。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕ、Ｓｍなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的にはＣｏ、Ｃｏ−Ｐｔ、Ｃｏ−Ｐｄ、Ｃｏ−Ｃｒ、Ｃｏ−Ｐｔ−Ｃｒ、Ｃｏ−Ｃｒ−Ｔａ、Ｃｏ−Ｃｒ−Ｂ、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ−Ｂ、Ｃｏ−Ｖ、Ｃｏ−Ｍｏ、Ｃｏ−Ｗ、Ｃｏ−Ｔｉ、Ｃｏ−Ｒｕ、Ｃｏ−Ｒｈ、Ｆｅ−Ｐｔ、Ｆｅ−Ｐｄ、Ｆｅ−Ｃｏ−Ｐｔ、Ｆｅ−Ｃｏ−Ｐｄ、Ｓｍ−Ｃｏ、Ｇｄ−Ｆｅ−Ｃｏ、Ｔｂ−Ｆｅ−Ｃｏ、Ｇｄ−Ｔｂ−Ｆｅ−Ｃｏなどが例示される。この他、Ｆｅ、Ｃｏ、Ｎｉのうちから選択されるいずれか一つの材料を含む層を、異なる層と積層させることにより垂直方向の磁気異方性を発現させることもできる。具体的にはＣｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｎｉ、Ｆｅ／Ａｕの積層膜などが例示される。【００４５】
また、第２磁化自由層２０、第１磁化固定層４０はＦｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含むことが望ましい。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的には、Ｎｉ−Ｆｅ、Ｃｏ−Ｆｅ、Ｆｅ−Ｃｏ−Ｎｉ、Ｎｉ−Ｆｅ−Ｚｒ、Ｃｏ−Ｆｅ−Ｂ、Ｃｏ−Ｆｅ−Ｚｒ−Ｂなどが例示される。【００４６】
また第１非磁性層３０は絶縁体から構成されることが望ましい。第１非磁性層３０として好適な材料としては、具体的にはＭｇ−Ｏ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｎｉ−Ｏ、Ｈｆ−Ｏなどが挙げられる。ただし、この他に、第１非磁性層３０として半導体や金属材料を用いても本発明は実施できる。具体的には、第１非磁性層３０として使用可能な材料としては、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎなどが挙げられる。【００４７】
なお、第２磁化自由層２０、第１非磁性層３０、第１磁化固定層４０には、読み出し信号のＳＮ比に相当する磁気抵抗効果比が大きくなるような材料が選択されることが好ましい。例えばＣｏ−Ｆｅ−Ｂ／Ｍｇ−Ｏ／Ｃｏ−Ｆｅ−Ｂ系のＭＴＪにおいては近年５００％級の非常に大きな磁気抵抗効果比が報告されている。この観点では、第２磁化自由層２０、第１磁化固定層４０をＣｏ−Ｆｅ−Ｂ系の材料とし、第１非磁性層３０をＭｇ−Ｏ系とすることが望ましい。【００４８】
なお、磁気抵抗効果素子８の磁化自由層６０、非磁性層７０及び磁化固定層８０は、それぞれ第２磁化自由層２０、第１非磁性層３０及び磁化固定層４０と同じ材料を用いることができる。磁気抵抗効果素子８と磁気抵抗効果素子９とを同一のプロセスで製造する場合、磁化自由層６０、非磁性層７０及び磁化固定層８０は、それぞれ第２磁化自由層２０、第１非磁性層３０及び磁化固定層４０と同一の材料となる。【００４９】
以下では、磁化自由領域１２と第２磁化自由層２０の磁気結合、及び当該磁気抵抗効果素子９において磁化がとり得る２つの状態について、図４Ａ〜図４Ｃを用いてより詳細に説明する。図４Ａは、磁化自由領域１２の磁化方向で第２磁化自由層２０の磁化方向が一意的に決まることを説明するための模式図である。単純化のため、図４Ａにおいて磁化自由領域１２の磁化は膜厚方向で実質的に一方向を向いているものと仮定され、図４Ｂ、図４Ｃにおいて導電層５０は省略されている。図４Ａには、磁化自由領域１２からの漏れ磁束の様子が模式的に示されている。図４Ａに示されているように、漏れ磁束は滑らかに繋がる必要があるため、磁化自由領域１２の端部に行くに従って磁束は面内方向（ｘｙ面内方向）に平行な成分を有するようになる。第２磁化自由層２０の磁化方向は、この磁束の面内方向に平行な成分によって決定される。【００５０】
図４Ｂ、図４Ｃは、当該磁気抵抗効果素子における“０”、“１”のそれぞれの状態における各層の磁化状態を模式的に示している。なお、図４Ｂ、図４Ｃでは第１磁化固定層４０の磁化方向が＋ｙ方向に固定されているものとして図示されているが、第１磁化固定層４０の磁化方向は、−ｙ方向であっても構わない。今、図４Ｂのように磁化自由領域１２の磁化が−ｚ方向を向いている場合、図４Ａとは逆方向の漏れ磁束によって、第２磁化自由層２０の磁化は＋ｙ方向の成分を持つようになる。これによって第２磁化自由層２０と第１磁化固定層４０の磁化は平行な成分を持つようになる。一方、図４Ｃのように磁化自由領域１２の磁化が＋ｚ方向を向いている場合、図４Ａに示されるような漏れ磁束によって、第２磁化自由層２０の磁化は−ｙ方向の成分を持つようになる。これによって、第２磁化自由層２０と第１磁化固定層４０の磁化は反平行な成分を持つようになる。上述のように第２磁化自由層２０の重心Ｇ２０が磁化自由領域１２の重心Ｇ１２に対して特定方向にずれて設けられることで、第２磁化自由層２０の磁化は当該特定方向に沿って、磁化自由領域１２の磁化方向に応じて正負いずれかの方向成分を持つようになる。これは磁化自由領域１２の重心Ｇ１２から放射状に漏れ磁束の面内方向成分が分布するためである。これによって第２磁化自由層２０と第１磁化固定層４０の磁化は平行、反平行のいずれかの成分を持った状態を取り得る。【００５１】
磁化自由領域１２において垂直方向の磁化成分として記憶されたデータが、磁気結合によって第２磁化自由層２０の膜面方向の磁化成分へと伝達されることは、本実施例の磁気抵抗効果素子９の重要な特徴の一つである。従って、ここで示された漏れ磁束を用いる方法に限らず、例えば交換結合を利用するなど、あらゆる磁気結合様式によって第２磁化自由層２０と磁化自由領域１２の磁化を関連付けてもよい。【００５２】
なお、第２磁化自由層２０の磁化が磁化自由領域１２の磁化に応じてその方向を変えることができれば、第２磁化自由層２０の磁化容易軸の方向は任意である。従って、第２磁化自由層２０の磁化容易軸の方向はｙ方向を向いていてもよいし、ｘ方向を向いていてもよい。磁化容易軸の方向がｙ方向を向いている場合、磁化容易軸間での磁化反転となる。一方、ｘ方向を向いていれば、磁化容易軸を中心とした困難軸方向への磁化回転となる。【００５３】
また第２磁化自由層２０の磁気異方性は極度に大きくないことが望ましい。これは、極度に大きい場合には磁化自由領域１２からの漏れ磁束による磁化反転が困難になるためである。なお、第２磁化自由層２０の磁気異方性は、結晶磁気異方性によって設けてもよく、形状磁気異方性によって設けてもよい。また第２磁化自由層２０は複数の強磁性層からなる積層膜であってもよい。また、強磁性層の間に磁化状態を乱さない範囲で非磁性体からなる層が挿入されても構わない。【００５４】
次に本実施形態の磁気抵抗効果素子９の動作方法、具体的には、書き込み方法及び読み出し方法について説明する。【００５５】
まず、書き込み方法について説明する。本実施例の磁気抵抗効果素子９へのデータの書き込みは、第１磁化自由層１０内に形成される磁壁を移動させることによって行われる。前述のように、第１磁化自由層１０は磁化が膜厚方向で互いに略反平行に固定された第１磁化固定領域１１ａと第２磁化固定領域１１ｂと、それらに電気的に接続された磁化自由領域１２を具備し、磁化自由領域１２の磁化は第１磁化固定領域１１ａか第２磁化固定領域１１ｂのいずれかと略平行方向となる。このような磁化状態の制約によって、第１磁化自由層１０内には磁壁が導入される。例えば、磁化自由領域１２の磁化が第１磁化固定領域１１ａの磁化と略平行であり、第２磁化固定領域１１ｂの磁化とは略反平行にあるとき、磁化自由領域１２と第２磁化固定領域１１ｂの境界付近に磁壁が形成される。また、磁化自由領域１２の磁化が第２磁化固定領域１１ｂの磁化と略平行であり、第１磁化固定領域１１ａの磁化とは略反平行にあるとき、磁化自由領域１２と第１磁化固定領域１１ａの境界付近に磁壁が形成される。【００５６】
形成された磁壁は、第１磁化自由層１０内に直接電流を流すことによってその位置を移動させることができる。例えば、磁化自由領域１２と第１磁化固定領域１１ａの境界付近に磁壁が形成されている場合、磁化自由領域１２から第１磁化固定領域１１ａへ向かう方向に電流を流すことによって、第１磁化固定領域１１ａから磁化自由領域１２へと伝導電子が流れ、伝導電子の流れと同方向に磁壁が移動する。磁壁の移動により、磁化自由領域１２の磁化は第１磁化固定領域１１ａと平行方向になる。また、磁化自由領域１２と第２磁化固定領域１１ｂの境界付近に磁壁が形成されている場合、磁化自由領域１２から第２磁化固定領域１１ｂへ向かう方向に電流を流すことによって、第２磁化固定領域１１ｂから磁化自由領域１２へと伝導電子が流れ、伝導電子の流れと同方向に磁壁が移動する。磁壁の移動により、磁化自由領域１２の磁化は第２磁化固定領域１１ｂと平行方向になる。このようにして“０”状態と“１”状態との間での情報の書き換えが可能である。  【００５７】
このようにして、“０”状態からの“１”書き込み、及び、“１”状態からの“０”書き込みが実現される。また、図示されていないが、“０”状態からの“０”書き込み、及び、“１”状態からの“１”書き込み、すなわちオーバーライトも可能である。【００５８】
実際には、上述のような書き込み電流を導入するために、第１磁化固定領域１１ａと第２磁化固定領域１１ｂに、外部の配線に接続される端子が設けられることが望ましい。このとき書き込み電流は、第１磁化固定領域１１ａに接続される第１端子と第２磁化固定領域１１ｂに接続される第２端子の間で流される。但し、本実施例の磁気抵抗効果素子９にデータを書き込むための書き込み電流の経路はこの限りではなく、他の方法も後に説明される。【００５９】
次に、本実施例の磁気抵抗効果素子９からのデータの読み出し方法について説明する。本実施例の磁気抵抗効果素子９からのデータの読み出しには、磁気抵抗効果が利用される。具体的には、第１非磁性層３０を介して第１磁化固定層４０と第２磁化自由層２０の間で電流を流し、第１磁化固定層４０と第２磁化自由層２０の磁化の相対角に応じた抵抗の変化を検出することでデータを読み出す。例えば、図４Ｂに示されるような第１磁化固定層４０と第２磁化自由層２０の磁化が平行の場合（例示：“０”を記憶）、低抵抗状態が実現され、図４Ｃに示されるような第１磁化固定層４０と第２磁化自由層２０の磁化が反平行の場合（例示：“１”を記憶）、高抵抗状態が実現される。磁気抵抗効果素子の抵抗の変化が、電圧信号、又は電流信号として検知され、その電圧信号、又は電流信号を用いて磁気抵抗効果素子に記憶されているデータが判別される。【００６０】
次に、本実施例のＭＲＡＭ５におけるメモリセル２０１の回路構成について、図５Ａ及び図５Ｂを用いて説明する。図５Ａ及び図５Ｂにおいて、メモリセル２０１の記憶素子として、磁気抵抗効果素子９が用いられている。この回路構成は、本実施例のＭＲＡＭ４のメモリセル２０１（記憶素子として磁気抵抗効果素子８を使用）についても同様に適用される。【００６１】
図５Ａは、本実施例の磁気抵抗効果素子が集積化されたメモリセルの構成例を示す回路図である。図５Ａには、単一のメモリセル２０１の回路構成が図示されているが、実際には複数のメモリセル２０１がアレイ状に配置されてＭＲＡＭ５（又は４）に集積化されていることは、当業者には理解されよう。【００６２】
磁気抵抗効果素子９の場合、図５Ａにおいて、第１磁化固定層４０に接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ３を介して接続される。第１磁化自由層１０に接続される２つの端子は、一方がＭＯＳトランジスタＭ１の一方のソース／ドレインにノードＮ１を介して接続され、他方がＭＯＳトランジスタＭ２の一方のソース／ドレインにノードＮ２を介して接続される。また、ＭＯＳトランジスタＭ１、Ｍ２の他方のソース／ドレインは、それぞれ書き込みのためのビット線ＢＬ１、ＢＬ２に接続される。更に、ＭＯＳトランジスタＭ１、Ｍ２のゲート電極はワード線ＷＬに接続される。すなわち、図中の２１０は第１磁化自由層１０に対応する。【００６３】
なお、磁気抵抗効果素子８の場合、図５Ａにおいて、磁化固定層８０の両端に接続される２つの端子は、一方がＭＯＳトランジスタＭ１の一方のソース／ドレインにノードＮ１を介して接続され、他方がＭＯＳトランジスタＭ２の一方のソース／ドレインにノードＮ２を介して接続される。磁化自由層６０に接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ３を介して接続される。すなわち、図中の２１０は磁化固定層８０に対応する。【００６４】
図５Ｂは、本実施例のメモリセルが集積化されたＭＲＡＭの構成例を示すブロック図である。図５Ｂにおいて、ＭＲＡＭ２６０は、複数のメモリセル２０１がマトリックス状に配置されたメモリセルアレイ２６１を有している。このメモリセルアレイ２６１は、図５Ａで説明されたデータの記録に用いられるメモリセル２０１と共に、データ読み出しの際に参照されるリファレンスセル２０１ｒを含んでいる。リファレンスセル２０１ｒの構造は、メモリセル２０１と同じである。【００６５】
ワード線ＷＬは、Ｘセレクタ２６２に接続されている。Ｘセレクタ２６２は、データの書き込み動作時、及び読出し動作時において、対象メモリセル２０１ｓにつながるワード線ＷＬを選択ワード線ＷＬｓとして選択する。ビット線ＢＬ１はＹ側電流終端回路２６４に接続されており、ビット線ＢＬ２はＹセレクタ２６３に接続されている。Ｙセレクタ２６３は、データの書き込み動作時、及び読出し動作時において、対象メモリセル２０１ｓにつながるビット線ＢＬ２を選択ビット線ＢＬ２ｓとして選択する。Ｙ側電流終端回路２６４は、対象メモリセル２０１ｓにつながるビット線ＢＬ１を選択ビット線ＢＬ１ｓとして選択する。【００６６】
Ｙ側電流源回路２６５は、データ書き込み動作時、選択ビット線ＢＬ２ｓに対し、所定の書き込み電流（Ｉｗｒｉｔｅ）の供給又は引き込みを行う。Ｙ側電源回路２６６は、データ書き込み動作時、Ｙ側電流終端回路２６４に所定の電圧を供給する。その結果、書き込み電流（Ｉｗｒｉｔｅ）は、Ｙセレクタ２６３へ流れ込む、あるいは、Ｙセレクタ２６３から流れ出す。これらＸセレクタ２６２、Ｙセレクタ２６３、Ｙ側電流終端回路２６４、Ｙ側電流源回路２６５、及びＹ側電源回路２６６は、メモリセル２０１に書き込み電流（Ｉｗｒｉｔｅ）を供給するための「書き込み電流供給回路」を構成している。【００６７】
読み出し電流付加回路２６７は、データ読み出し動作時、選択第２ビット線ＢＬ２ｓに所定の読み出し電流（Ｉｒｅａｄ）を流す。Ｙ側電流終端回路２６４は、ビット線ＢＬ１を“Ｏｐｅｎ”に設定する。また、読み出し電流負荷回路２６７は、リファレンスセル２０１ｒにつながるリファレンスビット線ＢＬ２ｒに所定の読み出し電流（Ｉｒｅａｄ）を流す。センスアンプ２６８は、リファレンスビット線ＢＬ２ｒの電位と選択ビット線ＢＬ２ｓの電位の差に基づいて、対象メモリセル２０１ｓからデータを読み出し、そのデータを出力する。これらＸセレクタ２６２、Ｙセレクタ２６３、Ｙ側電流終端回路２６４、読み出し電流付加回路２６７、及びセンスアンプ２６８は、メモリセル２０１に読み出し電流（Ｉｒｅａｄ）を供給するための「読み出し電流供給回路」を構成している。【００６８】
次に、図５Ａ及び図５Ｂに示されるＭＲＡＭにおける書き込み方法、読み出し方法について説明する。まず、書き込みを行う場合、ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１、Ｍ２が“ＯＮ”にされる。また、ビット線ＢＬ１、ＢＬ２のいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“Ｌｏｗ”レベルにプルダウンされる。ビット線ＢＬ１、ＢＬ２のどちらを“ｈｉｇｈ”レベルにプルアップし、どちらを“Ｌｏｗ”レベルにプルダウンするかは、当該磁気抵抗効果素子９（又は磁気抵抗効果素子８）に書き込まれるべきデータにより決定される。即ち、第１磁化自由層１０（又は磁化固定層８０）を流れる電流の方向に応じて決定される。以上により、データ“０”と“１”を書き分けることができる。【００６９】
一方、読み出しを行う場合、ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１、Ｍ２が“ＯＮ”にされる。また、ビット線ＢＬ１、ＢＬ２のいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“ｏｐｅｎ”（フローティング）に設定される。このときビット線ＢＬ１、ＢＬ２の一方から、磁気抵抗効果素子９（又は磁気抵抗効果素子８）を貫通する読み出し電流が第１磁化自由層１０、第２磁化自由層２０、第１非磁性層３０、第１磁化固定層４０（又は磁化固定層８０、非磁性層７０、磁化自由層６０）を経由してグラウンド線ＧＮＤへと流れる。読み出し電流が流されるビット線の電位、又は、読み出し電流の大きさは、磁気抵抗効果による磁気抵抗効果素子９（又は磁気抵抗効果素子８）の抵抗の変化に依存する。この抵抗の変化を電圧信号、又は電流信号として検知することにより高速での読み出しが可能となる。【００７０】
ただし、図５Ａ及び図５Ｂに示された回路構成、及び、ここで述べられた回路動作は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。【００７１】
電流誘起磁界書き込み型の磁気抵抗効果素子８に対して、図５Ａの回路構成を適用した場合、２００ＭＨｚ以上での動作が可能となることが報告されている（Ｎ．Ｓａｋｉｍｕｒａ  ｅｔ  ａｌ．，ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，Ｖｏｌ．４２，２００７，ｐ．８３０．）。ただし、より高速な動作を行うために、図６に示されるような他の回路構成を用いることも可能である。【００７２】
図６は、本実施例の磁気抵抗効果素子が集積化されたメモリセルの他の構成例を示す回路図である。図６には、単一のメモリセル２０２の回路構成が図示されているが、実際には複数のメモリセル２０２がアレイ状に配置されてＭＲＡＭに集積化されていることは、当業者には理解されよう。電流誘起磁界書き込み型の磁気抵抗効果素子８に対して、図６の回路構成を適用した場合、５００ＭＨｚ以上での動作が可能となることが報告されている（Ｎ．Ｓａｋｉｍｕｒａ  ｅｔ  ａｌ．，ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，Ｖｏｌ．４２，２００７，ｐ．８３０．）。【００７３】
なお、図６は、一つのメモリセル２０２に２つのＭＴＪ１とＭＴＪ２が用いられている。ＭＴＪ１とＭＴＪ２には相補なデータ（“０”と“１”又は“１”と“０”）が記憶される。加えて、メモリセル２０２内で、ＭＯＳトランジスタＭ１３、Ｍ１４により読み出し信号が増幅される。【００７４】
ＭＴＪ１及びＭＴＪ２として第１及び第２の磁気抵抗効果素子８を用いる場合、第２の磁気抵抗効果素子８（ＭＴＪ２）では、磁化固定層８０の両端に接続される２つの端子は、一方がＭＯＳトランジスタＭ１１の一方のソース／ドレインにノードＮ１１を介して接続され、他方が第１磁気抵抗効果素子８（ＭＴＪ１）の磁化固定層８０の一端にノードＮ１２を介して接続される。磁化自由層６０に接続される端子は、読み出し電流を供給する配線ＳＰＬにノードＮ１４を介して接続される。第１の磁気抵抗効果素子８（ＭＴＪ１）では、磁化固定層８０の両端に接続される２つの端子は、一方が第２磁気抵抗効果素子８（ＭＴＪ２）の磁化固定層８０の他端にノードＮ１２を介して接続され、他方がＭＯＳトランジスタＭ１２の一方のソース／ドレインにノードＮ１３を介して接続される。磁化自由層６０に接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ１５を介して接続される。すなわち、図中の２１１、２１２は、それぞれ第２及び第１の磁気抵抗効果素子８の磁化固定層８０に対応する。【００７５】
ＭＴＪ１及びＭＴＪ２として第１及び第２の磁気抵抗効果素子９を用いる場合、第２の磁気抵抗効果素子９（ＭＴＪ２）では、第１磁化固定層４０に接続される端子は、読み出し電流を供給する配線ＳＰＬに接続される。第１磁化自由層１０に接続される２つの端子は、一方がＭＯＳトランジスタＭ１１の一方のソース／ドレインにノードＮ１１を介して接続され、他方が第１磁気抵抗効果素子９（ＭＴＪ１）の第１磁化自由層１０の一端にノードＮ１２を介して接続される。第１の磁気抵抗効果素子９（ＭＴＪ１）では、第１磁化固定層４０に接続される端子は、読み出しのためのグラウンド線ＧＮＤに接続される。第１磁化自由層１０に接続される２つの端子は、一方が第２磁気抵抗効果素子９（ＭＴＪ２）の第１磁化自由層１０の他端にノードＮ１２を介して接続され、他方がＭＯＳトランジスタＭ１２の一方のソース／ドレインにノードＮ１３を介して接続される。すなわち、図中の２１１、２１２は、それぞれ第２及び第１の磁気抵抗効果素子９の第１磁化自由層１０に対応する。【００７６】
次に、図６に示されるＭＲＡＭにおける書き込み方法、読み出し方法について説明する。まず、書き込みを行う場合、ワード線ＷＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１１、Ｍ１２が“ＯＮ”にされる。また、ビット線ＷＢＬａ、ＷＢＬｂのいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“Ｌｏｗ”レベルにプルダウンされる。ビット線ＷＢＬａ、ＷＢＬｂのどちらを“ｈｉｇｈ”レベルにプルアップし、どちらを“Ｌｏｗ”レベルにプルダウンするかは、ＭＴＪ１及びＭＴＪ２に書き込まれるべきデータにより決定される。即ち、二つの第１磁化自由層１０（又は二つの磁化固定層８０）を流れる電流の方向に応じて決定される。これにより、ＭＴＪ２とＭＴＪ１には相補なデータ（“０”と“１”又は“１”と“０”）が記憶される。【００７７】
一方、読み出しを行う場合、ワード線ＲＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１５が“ＯＮ”にされる。また、読出し電圧供給線ＳＰＬが“ｈｉｇｈ”レベルにプルアップされる。このとき読出し電圧供給線ＳＰＬから、ノードＮ１４、ＭＴＪ２、ノードＮ１２、ＭＴＪ１、ノードＮ１５の経路を通る読み出し電流がＭＴＪ１及びＭＴＪ２の第１磁化自由層１０、第２磁化自由層２０、第１非磁性層３０及び第１磁化固定層４０（又はＭＴＪ１及びＭＴＪ２の磁化固定層８０、非磁性層７０及び磁化自由層６０）を経由してグラウンド線ＧＮＤへと流れる。このとき、ＭＴＪ２とＭＴＪ１との間のノードＮ１２の電位は、ＭＴＪ２とＭＴＪ１に記憶された相補的なデータに依存する。したがって、ノードＮ１２の電位をＭＯＳトランジスタＭ１３、Ｍ１４で増幅して、ビット線ＲＢＬで検知することにより高速での読み出しが可能となる。【００７８】
ただし、図６に示された回路構成、及び、ここで述べられた回路動作は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。【００７９】
本実施例の磁気抵抗効果素子９の第１の技術的利点は、書き込み電流の低減である。これは、データ書き込みの際に磁壁移動が起こる層である第１磁化自由層１０が垂直方向に磁気異方性を有することに起因する。発明者は、スピントランスファートルクを考慮に入れたＬＬＧ方程式を用いたマイクロマグネティクス計算を行うことにより、垂直磁気異方性を有する材料で形成される磁壁は面内磁気異方性を有する材料で形成される磁壁に比べると、電流で駆動する場合に必要となる電流密度は十分小さく、一方磁界で駆動する場合に必要となる磁界は十分大きくなることを見出した。【００８０】
スピントランスファートルクを考慮に入れたＬＬＧ方程式は、“Ｍｉｃｒｏｍａｇｎｅｔｉｃ  ｕｎｄｅｒｓｔａｎｄｉｎｇ  ｏｆ  ｃｕｒｒｅｎｔ−ｄｒｉｖｅｎ  ｄｏｍａｉｎ  ｗａｌｌ  ｍｏｔｉｏｎ  ｉｎ  ｐａｔｔｅｒｎｅｄ  ｎａｎｏｗｉｒｅｓ”，Ａ．Ｔｈｉａｖｉｌｌｅ  ｅｔ  ａｌ．，Ｅｕｒｏｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，ｖｏｌ．６９，ｐ．９９０−９９６（２００５）によれば、以下のようになる（ｐ．９９２，（３）式を参照）。
【数１】
0005435299.tif 000002
左辺を磁化の時間変化（∂ｍ／∂ｔ）としたとき、右辺は［１］磁界によるトルクを表す項、［２］ダンピング項、［３］断熱スピントルク項、［４］非断熱スピントルク項により構成される。マイクロマグネティクス計算によれば、垂直磁気異方性を有する材料で形成される磁壁は、１×１０８［Ａ／ｃｍ２］程度の電流密度においても［３］の断熱スピントルク項により駆動され、一方で面内磁化膜の場合には１×１０８［Ａ／ｃｍ２］程度の電流密度では［４］の非断熱スピントルク項がなければ磁壁は駆動されないことがわかった。ここで［３］の断熱スピントルク項による磁壁駆動の場合、過度に大きくないピニングのときには、ピニング磁界に依存せずに磁壁はピンサイトからデピンできることが知られている。従って、［３］の断熱スピントルク項での磁壁駆動が不可能な面内磁気異方性を有する材料に比べて、［３］の断熱スピントルク項での磁壁駆動が可能な垂直磁気異方性を有する材料は、強い磁壁のピニングと低電流密度による磁壁駆動を両立させ易いことがわかる。すなわち垂直磁気異方性を有する材料を用いることにより、熱安定性として十分な値を保った上で書き込みに要する電流を低減することが可能である。【００８１】
例えば、簡単な例として、磁気抵抗効果素子の幅（ｗ）が１００ｎｍ、第１磁化自由層１０の膜厚（ｔ）が２ｎｍ、磁壁のピンサイトの幅の半分（ｑ０）が１５ｎｍであり、また、第１磁化自由層１０の飽和磁化（ＭＳ）が５００［ｅｍｕ／ｃｍ３］、スピン分極率（Ｐ）が０．５、磁壁のピンサイトのデピン磁界（ＨＣ）が１０００［Ｏｅ］である構成について考える。この場合の熱安定性指標ΔＥ／ｋＢＴは、約４０となる。ここでｋＢはボルツマン定数でＴは絶対温度である。このような系を仮定した場合の、磁壁をピンサイトからデピンさせるのに必要な電流密度は、マイクロマグネティクス計算から約２×１０７［Ａ／ｃｍ２］となることがわかった。このとき、当該素子の書き込み電流は０．０４［ｍＡ］となる。【００８２】
一方で、面内方向に磁気異方性を有する材料を用いて同じ熱安定性指標（ΔＥ／ｋＢＴ＝４０）を実現するための構造として、例えば、磁気抵抗効果素子の幅（ｗ）が１００ｎｍ、磁化自由層の膜厚（ｔ）を１０ｎｍ、磁壁のピンサイトの幅の半分（ｑ０）が４０ｎｍであり、また飽和磁化（ＭＳ）が８００［ｅｍｕ／ｃｍ３］、スピン分極率（Ｐ）が０．７、磁壁のピンサイトのデピン磁界（ＨＣ）が５０［Ｏｅ］である構成について考える。マイクロマグネティクス計算によればこのような系で磁壁をピンサイトからデピンさせるのに必要な電流密度は、約６×１０８［Ａ／ｃｍ２］となることがわかった。本来、このような電流密度は発熱やエレクトロンマイグレーション効果の観点から素子に通ずることは非現実的ではあるが、ここでは比較のためにこの電流密度の値を用いる。このとき、面内磁化膜での素子への書き込み電流は６［ｍＡ］となる。このように、垂直方向に磁気異方性を有する材料を磁壁移動が起こる層に用いることで、大幅な書き込み電流の低減がもたらされることがわかる。【００８３】
なお、ここで用いた磁気抵抗効果素子のパラメータはあくまでも目安であり、磁気抵抗効果素子のパラメータは様々に変更され得る。従って、書き込みに要する電流値や、熱安定性ΔＥ／ｋＢＴも、そのパラメータの変更に応じて変化するが、電流値と熱安定性は概ね連動して変化するため、上述のような面内磁化膜と垂直磁化膜での書き込み電流の大小関係が大幅に覆ることはない。【００８４】
さらに加えて、垂直方向に磁気異方性を有する材料においては、面内方向に磁気異方性を有する材料とは異なり、電流で磁壁を駆動する場合に必要となる電流密度は膜厚が薄くなるほど低減することが、マイクロマグネティクス計算からわかった。膜厚を薄くすれば、当然トータルの電流量は低減するが、垂直磁気異方性材料では、これに加えて電流密度が低減するため、垂直磁気異方性材料を用いることにより、書き込み電流を効果的に低減することができる。【００８５】
本実施例の磁気抵抗効果素子９の第２の技術的利点は、読み出し信号の増大である。これは、垂直磁気異方性を有する第１磁化自由層１０で記憶されているデータが面内方向に磁気異方性を有する第２磁化自由層２０へと伝達され、読み出しのためのＭＴＪは膜面方向に磁化を有する強磁性層により構成されるためである。ＭＴＪを構成する強磁性層として、Ｃｏ−Ｆｅ−Ｂ／Ｍｇ−Ｏ／Ｃｏ−Ｆｅ−Ｂ系の材料や、それに順ずる材料を用いれば、一層に高いＭＲ比が実現可能である。【００８６】
本実施例の磁気抵抗効果素子９の第３の技術的利点は、書き込みと読み出しのトレードオフの解消及び製造プロセスの容易化である。これは書き込みのための第１磁化自由層１０と読み出しのための第２磁化自由層２０を、独立に設計することができるためである。例えば一般的な磁界書き込み型のＭＲＡＭの場合、読み出し信号を大きくするためにＣｏ−Ｆｅなどのスピン偏極率の高い材料を用いた場合、概して素子の磁気異方性が大きくなってしまうため、書き込みに必要な電流が増加する。しかるに本実施例の磁気抵抗効果素子では、書き込み電流の低減と読み出し信号の増大は、別の層の特性を調整することで実現できるため、上述のようなトレードオフは解消される。これに加えて、第１磁化自由層１０と第２磁化自由層２０は別々に製造することもできるため、製造プロセスは容易となる。【００８７】
本実施例の磁気抵抗効果素子９の第４の技術的利点は、磁気シールドの省略、または磁気シールドへの要求の低減による低コスト化である。これは、情報の記憶層である第１磁化自由層１０に用いられる垂直磁気異方性材料では、結晶磁気異方性が十分大きいため、外乱磁界に対する耐性が面内磁化膜に比べて極めて大きくなるたるためである。面内方向に磁気異方性を有する材料では、現状では磁気シールドは事実上必須となるが、本発明に因れば外乱磁界耐性の保障に磁気シールドが必要なくなる、あるいは必要であっても磁気シールドの性能への要求は低減されるため、低コストでの製造が可能となる。【００８８】
本発明では、メモリ搭載型の半導体装置において、要求される機能に応じて適切な種類のＭＲＡＭを選択し配置する。例えば、高速動作が要求される論理回路用のメモリとしては高速動作が可能な電流誘起磁界書き込み型ＭＲＡＭを用い、低電流（大容量・高集積）が要求される主記憶装置用のメモリとしては低電流化（大容量化・高集積化）が可能な電流誘起磁壁移動型ＭＲＡＭを用いる。これにより、高速処理と大容量処理とを両立させた不揮発性メモリ混載システム（メモリ搭載型半導体装置）を得ることができる。【００８９】
また、本発明では、メモリセルが不揮発性であるため、電源オフを基本の状態（インスタントオン）とすることができ、低消費電力化が可能となる。更に、異なる種類のＭＲＡＭを同一チップ上に搭載しても、同一プロセス及び同一材料で製造することができる。それにより、低コスト、かつ短時間で半導体装置を製造することが可能となる。【００９０】
（第１変形例）
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成について説明する。図７は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成を示す斜視図である。本発明の実施例の第１変形例に係る磁気抵抗効果素子８と磁気抵抗効果素子９とは同一のチップ上に形成されている。本変形例では、高速動作向けのＭＲＡＭ４用の磁気抵抗効果素子８ａの構成が図２の磁気抵抗効果素子８と異なる。【００９１】
磁気抵抗効果素子８ａは、高速動作向けのＭＲＡＭ４のメモリセルに用いられている。電流誘起磁界書き込み型の磁気抵抗効果素子である。この磁気抵抗効果素子８ａは、磁化自由層６０、磁化固定層８０ａ、磁化自由層６０と磁化固定層８０ａとの間に設けられた非磁性層７０、磁化自由層６０の近傍に設けられた導電層９０を備えている。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【００９２】
磁化自由層６０、磁化固定層８０ａ、非磁性層７０は、図２の磁化自由層６０、磁化固定層８０、非磁性層７０と同じである。ただし、磁化固定層８０ａには書き込み電流が流されない点で、図２の磁化固定層８０と異なる。【００９３】
導電層９０は、データ書き込み用の配線層であり、導電体で形成されている。導電層９０内部を流れる書き込み電流が発生する電流誘起磁界により、磁化自由層６０の磁化の向きが制御される。すなわち、当該電流誘起磁界により、磁気抵抗効果素子８ａはデータが書き込まれる。書き込み電流を磁化固定層（強磁性体）ではなく、銅（Ｃｕ）やアルミニウム（Ａｌ）のような高導電率の導電体で形成された導電層９０に流すので、書き込み配線抵抗をより低くすることが出来る。導電層９０は、磁化固定層８０ａとコンタクト１０３を介して電気的に接続されている。
その他の構成は、図２の場合と同様であるのでその説明を省略する。【００９４】
次に、本実施例の磁気抵抗効果素子８ａのデータの書き込み方法について説明する。まず、コンタクト１０１及びコンタクト１０２のいずれか一方から他方を介して、導電層９０に書き込み電流を流す。その書き込み電流により発生する電流誘起磁界により、磁化自由層６０の磁化を反転させる。そのとき、書き込み電流の向きで発生する電流誘起磁界の向きを制御して、磁化自由層６０の磁化を所望の向きに変化させることが出来る。それにより、磁化自由層６０に所望のデータを記録する。導電層９０に書き込み電流を流すこのような書き込み方式を、書き込み専用の配線を設けることから、配線層書き込み型とも言うことができる。【００９５】
次に、本実施例の磁気抵抗効果素子８ａからのデータの読み出し方法について説明する。まず、磁化自由層６０、非磁性層７０、磁化固定層８０ａ、コンタクト１０３、導電層９０、コンタクト１０１（又はコンタクト１０２）の経路で読み出し電流を流す。そして、磁化固定層８０ａの磁化と磁化自由層６０の磁化との間の相対角に応じた抵抗の変化を検出することでデータを読み出す。たとえば、磁化固定層８０ａの磁化と磁化自由層６０の磁化とが平行の場合、低抵抗状態が実現され、磁化固定層８０ａの磁化と磁化自由層６０の磁化とが反平行の場合、高抵抗状態が実現される。磁気抵抗効果素子８ａの抵抗の変化が、電圧信号、又は電流信号として検知され、その電圧信号、又は電流信号を用いて磁気抵抗効果素子８ａに記憶されているデータが判別される。【００９６】
磁気抵抗効果素子９は、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書き込み型の電流誘起磁壁移動型の磁気抵抗効果素子である。この磁気抵抗効果素子９は、第１磁化自由層１０と、第２磁化自由層２０と、第１非磁性層３０と、第１磁化固定層４０とを具備する。【００９７】
この磁気抵抗効果素子９は、図２の磁気抵抗効果素子９と同じである。ただし、図中、第１磁化自由層１０の両端の端子としてのコンタクト５１ａ、５２ａ、第１磁化固定層４０の端子としてのコンタクト５３ａが示されている。これらコンタクト５１ａ、５２ａ、５３ａは、それぞれ、配線層５１ｂ、５２ｂ、５３ｂ、及び、下層のコンタクト５１ｃ、５２ｃ、５３ｃを介して、下層の素子や配線に接続されている。
その他の構成や書き込み方法及び読み出し方法については、図２の場合と同様であるのでその説明を省略する。【００９８】
本発明の実施例に係る磁気抵抗効果素子８ａと磁気抵抗効果素子９とは同一のチップ上に形成されている。そして、磁気抵抗効果素子８ａの磁化自由層６０、非磁性層７０及び磁化固定層８０ａは、それぞれ磁気抵抗効果素子９の第２磁化自由層２０、第１非磁性層３０及び第１磁化固定層４０と同一レイヤーに同一材料で同時に形成される。また、導電層９０は、配線層５１ｂ、５２ｂ、５３ｂと同一レイヤーに同一材料で同時に形成される。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【００９９】
（第２変形例）
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第２変形例の構成について説明する。図８は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第２変形例の構成を示す斜視図である。本発明の実施例の第２変形例に係る磁気抵抗効果素子８ｂと磁気抵抗効果素子９ａとは同一のチップ上に形成されている。本変形例では、高速動作向けのＭＲＡＭ４用の磁気抵抗効果素子８ｂ及び高集積・大容量（低電流）向けのＭＲＡＭ５用の磁気抵抗効果素子９ａの構成がそれぞれ図２の磁気抵抗効果素子８及び磁気抵抗効果素子９と異なる。【０１００】
磁気抵抗効果素子８ｂは、高速動作向けのＭＲＡＭ４のメモリセルに用いられている。電流誘起磁界書き込み型の磁気抵抗効果素子である。この磁気抵抗効果素子８ｂは、磁化自由層６０、磁化固定層８０、磁化自由層６０と磁化固定層８０との間に設けられた非磁性層７０、磁化固定層８０を挟んで非磁性層７０と反対側に設けられた非磁性層７１、及び非磁性層７１を挟んで磁化固定層８０と反対側に設けられた磁化自由層６０ａを備えている。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【０１０１】
磁化自由層６０、磁化固定層８０、非磁性層７０は、図２の磁化自由層６０、磁化固定層８０、非磁性層７０と同じである。ただし、磁気抵抗効果素子８ｂは、磁化固定層８０を挟んで非磁性層７０と反対側に設けられた非磁性層７１、及び磁化自由層６０ａを備えている点で、図２の磁気抵抗効果素子８と異なる。【０１０２】
磁化自由層６０ａは、好適には磁化自由層６０と同じ強磁性体の材料で形成され、同じ面内磁気異方性を有し、反転可能な逆方向の磁化を有している。磁化自由層６０ａは、磁化自由層６０と反強磁性的に磁気結合し、互いの磁化を安定化させている。また、磁化固定層８０を挟んで両側に位置する磁化自由層６０ａと磁化自由層６０は、書き込み動作時に、磁化固定層８０を流れる書き込み電流により発生する電流誘起磁界を増幅する機能を有している。非磁性層７１は磁化固定層８０と磁化自由層６０ａの間での磁気結合を切る働きを有する。非磁性層７１は非磁性体であればどのような材料を用いてもよい。
その他の構成は、図２の場合と同様であるのでその説明を省略する。【０１０３】
次に、本実施例の磁気抵抗効果素子８ｂのデータの書き込み方法については、磁化固定層８０を流れる書き込み電流による電流誘起磁界が磁化自由層６０ａと磁化自由層６０によって増幅させる点や、その電流誘起磁界により磁化自由層６０ａが磁化自由層６０と逆向きに磁化される点を除けば、図２の場合と同様であるのでその説明を省略する。磁化自由層６０ａと磁化自由層６０との中間に書き込み配線層となる磁化固定層８０が位置し、ここに書き込み電流を流すこのような書き込み方式を中間配線層書き込み型とも言うことができる。
また、本実施例の磁気抵抗効果素子８ｂからのデータの読み出し方法については、図２の場合と同様であるのでその説明を省略する。【０１０４】
なお、図８では磁化自由層６０と磁化自由層６０ａはほぼ同じ形状であるものとして描かれているが、この２層の形状には任意性がある。例えば磁化自由層６０ａは磁化固定層８０と同形状をしていてもよい。この場合には磁化自由層６０ａの磁化は定常状態ではその長手方向であるｘ方向を向き、磁化固定層８０に電流が導入されたときに、電流誘起磁界の方向に回転し、磁化自由層６０に効率的に磁界を印加することができる。このような役割を有する磁化自由層６０ａはしばしばクラッド層、またはヨーク層などと参照される。【０１０５】
磁気抵抗効果素子９ａは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書き込み型の電流誘起磁壁移動型の磁気抵抗効果素子である。この磁気抵抗効果素子９ａは、第１磁化自由層１０と、第２磁化自由層２０と、第１非磁性層３０と、第１磁化固定層４０と、磁性層４１とを具備する。【０１０６】
この磁気抵抗効果素子９ａは、図２の磁気抵抗効果素子９と同じである。ただし、第１磁化固定層４０下に非磁性層３１と磁性層４１を有している点で図２の磁気抵抗効果素子９と異なる。ただし、磁性層４１と非磁性層３１は、素子動作に影響は無いので、無くてもよい。【０１０７】
なお、図中、第１磁化自由層１０の両端の端子としてのコンタクト５１、５２、第１磁化固定層４０の端子としてのコンタクト５３が示されている。これらコンタクト５１、５２、５３は、それぞれ下層の素子や配線に接続されている。
その他の構成や動作は、図２の場合と同様であるのでその説明を省略する。【０１０８】
本発明の実施例に係る磁気抵抗効果素子８ｂと磁気抵抗効果素子９ａとは同一のチップ上に形成されている。そして、磁気抵抗効果素子８ｂの磁化自由層６０、非磁性層７０、磁化固定層８０及び磁化自由層６０ａは、それぞれ磁気抵抗効果素子９ａの第２磁化自由層２０、第１非磁性層３０、磁化固定層４０及び磁性層４１と同一レイヤーに同一材料で同時に形成される。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【０１０９】
（第３変形例）
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第３変形例の構成について説明する。図９Ａ〜図９Ｄは、本実施例に係る磁気抵抗効果素子の第３変形例の構成を模式的に示す概略図である。詳細には、図９Ａは斜視図であり、図９Ｂ、図９Ｃ及び図９Ｄは、それぞれ、図９Ａに示されるｘｙｚ座標系におけるｘｙ平面図、ｘｚ断面図、ｙｚ断面図である。【０１１０】
磁気抵抗効果素子９ａは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書き込み型の電流誘起磁壁移動型の磁気抵抗効果素子である。図９Ａ〜図９Ｄの磁気抵抗効果素子９ｂは、図３Ａ〜図３Ｄの磁気抵抗効果素子９を上下逆転させている。すなわち、第３変形例は、各層の積層順序が図３Ａ〜図３Ｄ（図２）の場合と逆になっている点で、図３Ａ〜図３Ｄ（図２）の場合と異なる。
なお、第２磁化自由層２０、第１非磁性層３０を円筒形状から直方体形状に変え、導電層５０を省略しているが、このような変更を行っても、図９Ａ〜図９Ｄの磁気抵抗効果素子９ｂは、図３Ａ〜図３Ｄの磁気抵抗効果素子９と同様の機能及び動作を行うことができる。【０１１１】
本実施例の磁気抵抗効果素子においては、第２磁化自由層２０、第１非磁性層３０、第１磁化固定層４０が隣接してこの順に設けられればよく、これらと第１磁化自由層１０（及び磁化固定層１５、磁化固定層１６：図示されず）の積層順には任意性がある。従って、図９Ａ〜図９Ｄに示されているように、第１磁化自由層１０が最下面に形成されてもよい。また、この場合も磁化自由領域１２と第２磁化自由層２０の重心はｘｙ面内においてずれるように形成される必要があり（図９Ｂ）、その位置関係、大小関係には任意性がある。【０１１２】
本変形例において、図２のＭＲＡＭ４用の磁気抵抗効果素子８についても上下逆転させることで、図２の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係る上下逆転された磁気抵抗効果素子８と磁気抵抗効果素子９ｂとは同一のチップ上に形成される。そして、磁気抵抗効果素子８の磁化自由層６０、非磁性層７０及び磁化固定層８０は、それぞれ磁気抵抗効果素子９の第２磁化自由層２０、第１非磁性層３０及び第１磁化固定層４０と同一レイヤーに同一材料で同時に形成される。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【０１１３】
同様にすれば、図７のＭＲＡＭ４用の磁気抵抗効果素子８ａについても上下逆転させることで、図７の場合と同様の組み合わせで半導体装置１を構成することが出来る。同様に、図８のＭＲＡＭ４用の磁気抵抗効果素子８ｂについても上下逆転させることで、図８の場合と同様の組み合わせで半導体装置１を構成することが出来る。これらの場合でも、同一のプロセスでの形成が可能である。【０１１４】
（第４変形例）
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第４変形例の構成について説明する。図１０Ａ〜図１０Ｃは、本実施例に係る磁気抵抗効果素子の第４変形例の構成を模式的に示す概略図である。図１０Ａはその斜視図を、図１０Ｂはｘｚ断面図を、図１０Ｃはｙｚ断面図を示している。第４変形例においては、第３変形例に対して、第１磁化固定層４０に接合するピニング層１８０が設けられる。【０１１５】
本実施例の磁気抵抗効果素子９ｃでは、ピニング層１８０を第１磁化固定層４０の少なくとも一部分に接合して設けている。これによって、特定の方向に実質的に固定されている第１磁化固定層４０の固定磁化をより安定化することができる。ピニング層１８０の材料としては、例えばＰｔ−Ｍｎなどの反強磁性材料を用いることができる。【０１１６】
本変形例において、上下逆転された図２のＭＲＡＭ４用の磁気抵抗効果素子８の磁化固定層８０についても、その一部にピニング層を、ピニング層１８０と同一レイヤーに同一材料で同時に形成することができるる。その場合でも、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【０１１７】
同様にすれば、図７のＭＲＡＭ４用の磁気抵抗効果素子８ａについても上下逆転させピニング層を設けることで、図７の場合と同様の組み合わせで半導体装置１を構成することが出来る。同様に、図８のＭＲＡＭ４用の磁気抵抗効果素子８ｂについても上下逆転させピニング層を設けることで、図８の場合と同様の組み合わせで半導体装置１を構成することが出来る。これらの場合でも、同一のプロセスでの形成が可能である。【０１１８】
（第５変形例）
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第５変形例の構成について説明する。図１１Ａ〜図１１Ｂは、本実施例に係る磁気抵抗効果素子の第５変形例の構成を模式的に示す概略図である。図１１Ａはその斜視図を、図１１Ｂはｘｙ平面図をそれぞれ示している。【０１１９】
磁気抵抗効果素子９ｄは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書き込み型の電流誘起磁壁移動型の磁気抵抗効果素子である。【０１２０】
図１１Ａ、図１１Ｂの構造の磁気抵抗効果素子９ｄにおいても、第１磁化自由層１０は、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、磁化自由領域１２から構成される。ただし、図３Ａ〜図３Ｄに示されるような磁化自由領域１２の一方の端部に第１磁化固定領域１１ａが接続して設けられ、他方の端部に第２磁化固定領域１１ｂが接続して設けられるのではなく、磁化自由領域１２の一方の端部に第１磁化固定領域１１ａ、及び第２磁化固定領域１１ｂが接続して設けられる。すなわち、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、及び磁化自由領域１２は三叉路（三叉、略Ｙ字）を形成する。なお、この磁気抵抗効果素子９ｄにおいても、各層の位置関係や磁気特性は上述の通りである。すなわち、第１磁化自由層１０は膜厚方向に磁気異方性を有し、一方、第２磁化自由層２０、第１磁化固定層４０は面内方向の磁気異方性を有する。また第２磁化自由層２０の重心Ｇ２０はｘｙ面内において磁化自由領域１２の重心Ｇ１２に対してずれるようにして設けられる。また、第１磁化自由層１０を構成する第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化は膜厚方向で互いに反平行方向に固定されている。なお、この磁気抵抗効果素子９ｄにおいても、図２で示されるように磁化固定層１５及び／又は磁化固定層１６が第１磁化自由層１０に磁気的に結合して設けられてもよい。【０１２１】
図１１Ａ、図１１Ｂの構造の磁気抵抗効果素子９ｄは４端子素子である。４つの端子のうちの１つは第１磁化固定層４０に設けられ、他の２つの端子は第１磁化固定領域１１ａと第２磁化固定領域１１ｂに設けられ、残りの１つの端子は磁化自由領域１２に設けられる。この磁気抵抗効果素子９ｄにおいても、第１磁化固定領域１１ａと磁化自由領域１２の境界付近、または第２磁化固定領域１１ｂと磁化自由領域１２の境界付近のいずれか一方に磁壁が形成される。また、このの磁気抵抗効果素子９ｄにおいては、第１磁化固定領域１１ａと磁化自由領域１２の間、若しくは第２磁化固定領域１１ｂと磁化自由領域１２の間で電流を流すことにより書き込みを行う。この場合には、磁壁は第１磁化固定領域１１ａ、または第２磁化固定領域１１ｂと磁化自由領域１２の境界から出発して、磁化自由領域１２のもう一方の端部から抜けることで書き込みが行われる。【０１２２】
図１２Ａ〜図１２Ｂは、本実施例の磁気抵抗効果素子の第５変形例が集積化されたメモリセルの構成例を示す回路図である。これらは、磁気抵抗効果素子９ｄが図１１Ａ、図１１Ｂの構成を有している場合に採用される回路構成の二つの例を示している。
図１２Ａでは、１つのメモリセル２０３に対して２つのＭＯＳトランジスタＭ２１、Ｍ２２が設けられている。ＭＯＳトランジスタＭ２１ａのソース／ドレインの一方がグラウンド線ＧＮＤに接続されており、他方が第１磁化固定領域１１ａの一端（磁化自由領域１２との境界とは反対側）に接続されている。また、ＭＯＳトランジスタＭ２２のソース／ドレインの一方がグラウンド線ＧＮＤに接続されており、他方が第２磁化固定領域１１ｂの一端（磁化自由領域１２との境界とは反対側）に接続されている。ＭＯＳトランジスタＭ２１のゲートは、ワード線ＷＬａに接続されており、ＭＯＳトランジスタＭ２２のゲートは、ワード線ＷＬｂに接続されている。【０１２３】
また、磁化自由領域１２の端部（第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂとの境界とは反対側）には、ビット線ＢＬａが接続されている。このビット線ＢＬａは、書き込み電流を第１磁化自由層１０に供給するための書き込み配線である。また、ＭＴＪの一端である第１磁化固定層４０には、ビット線ＢＬｂが接続されている。このビット線ＢＬｂは、ＭＴＪに読み出し電流を供給するための読み出し配線である。【０１２４】
図１２Ａのような回路構成においては、ワード線ＷＬａ、ワード線ＷＬｂのどちらを“ｈｉｇｈ”レベルにプルアップし、どちらを“Ｌｏｗ”レベルにプルダウンするかでデータの書き分けができる。例えば、ワード線ＷＬａが“Ｌｏｗ”レベルに、ワード線ＷＬｂが“ｈｉｇｈ”レベルに、ビット線ＢＬａが“ｈｉｇｈ”レベルに、グラウンド線ＧＮＤが“Ｌｏｗ”レベルに設定された場合、ＭＯＳトランジスタＭ２１は“ＯＦＦ”となる一方、ＭＯＳトランジスタＭ２２は“ＯＮ”となる。結果として、ビット線ＢＬａから磁化自由領域１２、第２磁化固定領域１１ｂ、ＭＯＳトランジスタＭ２２を経由して、グラウンド線ＧＮＤへと書き込み電流が流れる。また、ワード線ＷＬｂが“Ｌｏｗ”レベルに、ワード線ＷＬａが“ｈｉｇｈ”に、ビット線ＢＬａが“ｈｉｇｈ”に、グラウンド線ＧＮＤが“Ｌｏｗ”レベルに設定された場合、ＭＯＳトランジスタＭ２２が“ＯＦＦ”となり、一方、ＭＯＳトランジスタＭ２１は“ＯＮ”となる。結果として、ビット線ＢＬａから磁化自由領域１２、第１磁化固定領域１１ａ、ＭＯＳトランジスタＭ２１を経由して、グラウンド線ＧＮＤへと書き込み電流が流れる。このようにしてデータの書き分けが可能である。【０１２５】
またデータの読み出しは、例えば以下で述べる第１の方法によって行うことができる。第１の方法においては、ワード線ＷＬａ、ワード線ＷＬｂは“Ｌｏｗ”に、ビット線ＢＬｂは“ｈｉｇｈ”に、ビット線ＢＬａは“Ｇｒｏｕｎｄ”に設定される。このときＭＯＳトランジスタＭ２１，Ｍ２２は“ＯＦＦ”となり、電流はビット線ＢＬｂからＭＴＪを貫通し、ビット線ＢＬａへと流れる。これによってＭＴＪの抵抗を読み出すことができ、磁気抵抗効果素子のデータの読み出しが可能となる。この場合にはビット線ＢＬａとビット線ＢＬｂの交点のセルの情報が読み出され、すなわちクロスポイント読み出しとなる。【０１２６】
また、図１２Ａに示されるメモリセル２０３からのデータの読み出しには、以下に述べるような第２の方法を用いてもよい。まず、ワード線ＷＬａが“ｈｉｇｈ”レベルに、ワード線ＷＬｂが“Ｌｏｗ”レベルに設定され、これにより、ＭＯＳトランジスタＭ２１が  “ＯＮ”に、ＭＯＳトランジスタＭ２２が“ＯＦＦ”にされる。またグラウンド線ＧＮＤが“Ｌｏｗ”レベルに設定され、ビット線ＢＬｂは“ｈｉｇｈ”レベルに設定される。さらにビット線ＢＬａが適切な電位に設定される。このとき、読み出し電流はビット線ＢＬｂからＭＴＪを貫通し、ビット線ＢＬａに流れることなく、ＭＯＳトランジスタＭ２１ａを経由してグラウンド線ＧＮＤへと流れる。これによってもＭＴＪの抵抗値を読み出すことができる。第２の方法は、第１の方法で用いられている読み出しとは異なり、ＭＯＳトランジスタＭ２１によって一つのメモリセルが選択されるため、高速での読み出しが可能となる。【０１２７】
本実施例では、図１２Ｂに示されるような他の回路構成が適用されてもよい。図１２Ａと図１２Ｂとの違いは、図１２Ｂのメモリセル２０４に３つのＭＯＳトランジスタが設けられることにある。具体的には、磁化自由領域１２の端部（第１磁化固定領域１１ａ、及び第２磁化固定領域１１ｂとは反対側）にＭＯＳトランジスタＭ２３のソース／ドレインの一方が接続され、ＭＯＳトランジスタＭ２３の他方のソース／ドレインはビット線ＢＬｃに接続される。またＭＯＳトランジスタＭ２３のゲートはワード線ＷＬｃに接続される。【０１２８】
図１２Ｂに示されるメモリセル２０３においても、第１ワード線ＷＬａ、ワード線ＷＬｂのどちらを“Ｌｏｗ”レベルにし、どちらを“ｈｉｇｈ”レベルにするかでデータの書き分けができる。例えば、ワード線ＷＬａが“Ｌｏｗ”レベルに、ワード線ＷＬｂが“ｈｉｇｈ”レベルに、ワード線ＷＬｃが“ｈｉｇｈ”レベルに設定された場合、ＭＯＳトランジスタＭ２１は“ＯＦＦ”に、ＭＯＳトランジスタＭ２２は“ＯＮ”に、ＭＯＳトランジスタＭ２３は“ＯＮ”になる。ここでビット線ＢＬｃを“ｈｉｇｈ”レベルにし、グラウンド線ＧＮＤを“Ｌｏｗ”レベルにした場合、ビット線ＢＬｃからＭＯＳトランジスタＭ２３、磁化自由領域１２、第２磁化固定領域１１ｂ、ＭＯＳトランジスタＭ２２を経由して、グラウンド線ＧＮＤへと書き込み電流が流れる。またワード線ＷＬｂが“Ｌｏｗ”レベルに、ワード線ＷＬａが“ｈｉｇｈ”に、ワード線ＷＬｃが“ｈｉｇｈ”に設定された場合、ＭＯＳトランジスタＭ２２は“ＯＦＦ”に、ＭＯＳトランジスタＭ２１は“ＯＮ”に、ＭＯＳトランジスタＭ２３は“ＯＮ”になる。ここでビット線ＢＬｃを“ｈｉｇｈ”レベルにし、グラウンド線ＧＮＤを“Ｌｏｗ”レベルにした場合、ビット線ＢＬｃからＭＯＳトランジスタＭ２３、磁化自由領域１２、第１磁化固定領域１１ａ、ＭＯＳトランジスタＭ２１を経由して、グラウンド線ＧＮＤへと書き込み電流が流れる。このようにしてデータの書き分けが可能である。【０１２９】
また、図１２Ｂに示されるメモリセル２０３からのデータの読み出しは例えば以下のようにして行うことができる。まずワード線ＷＬａが“Ｌｏｗ”レベルに、ワード線ＷＬｂが“Ｌｏｗ”レベルに、ワード線ＷＬｃが“ｈｉｇｈ”レベルに設定される。このときＭＯＳトランジスタＭ２１、Ｍ２２は“ＯＦＦ”に、ＭＯＳトランジスタＭ２３は“ＯＮ”になる。ここでビット線ＢＬｂを“ｈｉｇｈ”レベルにしてビット線ＢＬｃを“Ｌｏｗ”にすることで、読み出し電流はビット線ＢｌｂからＭＴＪを貫通し、ＭＯＳトランジスタＭ２３を経由し、ビット線ＢＬｃへと流れる。これによってデータの読み出しを行うことができる。【０１３０】
なお、ここで述べた回路構成、及び回路の動作は、一つの例に過ぎず、他の回路構成、及び回路設定を用いても図１１Ａ、図１１Ｂの構造の磁気抵抗効果素子９ｄをメモリセル２０３に集積化することができる。【０１３１】
本変形例において、図２のＭＲＡＭ４用の磁気抵抗効果素子８について上下逆転させることで、図２の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係る上下逆転された磁気抵抗効果素子８と磁気抵抗効果素子９ｄとは同一のチップ上に形成される。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【０１３２】
同様にすれば、図７のＭＲＡＭ４用の磁気抵抗効果素子８ａについても上下逆転させることで、図７の場合と同様の組み合わせで半導体装置１を構成することが出来る。同様に、図８のＭＲＡＭ４用の磁気抵抗効果素子８ｂについても上下逆転させることで、図８の場合と同様の組み合わせで半導体装置１を構成することが出来る。これらの場合でも、同一のプロセスでの形成が可能である。【０１３３】
（第６変形例）
図１３は、本実施例の磁気抵抗効果素子の第６変形例の構造を模式的に示した平面図である。本実施例においては、第５変形例の磁気抵抗効果素子９ｄに対して、第２磁化自由層２０の重心Ｇ２０は第１磁化自由層１０の磁化自由領域１２の重心Ｇ１２に対して面内方向（ｘｙ平面に平行な方向）で特定の方向にずれて設けられる点で、第５変形例と異なる。これまでの図ではこの特定の方向が＋ｙ方向に略平行方向になるものとして描かれているが、この特定の方向は任意に決定され得る。従って図１３に示されるように当該特定の方向がｘ成分を有していても構わない。また図１１Ａ、図１１Ｂを用いて説明されたような第１磁化自由層１０が三叉路（三叉、略Ｙ字）を形成する形状により構成される場合、図１３に示されるような第２磁化自由層２０の重心Ｇ２０と磁化自由領域１２の重心Ｇ１２の位置関係となっていても構わない。
他の構成及び動作は、第５変形例と同様であるのでその説明を省略する。【０１３４】
なお、以上には本発明の実施例、及びその様々な変形例が記載されているが、本発明は、上述の実施例及び変形例に限定して解釈されてはならない。上述の変形例は、矛盾しない限り、その複数が組み合わせて適用可能であることは、当業者には容易に理解されよう。【０１３５】
以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。【０１３６】
本発明の半導体装置は、メモリ混載型の半導体装置として、内部のメモリにおける高速処理と大容量処理とを両立させることができる。【０１３７】
この出願は、２００８年３月７日に出願された特許出願番号２００８−０５８７３４号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。
【図１】
0005435299.tif 000003
【図２】
0005435299.tif 000004
【図３Ａ】
0005435299.tif 000005
【図３Ｂ】
0005435299.tif 000006
【図３Ｃ】
0005435299.tif 000007
【図３Ｄ】
0005435299.tif 000008
【図４Ａ】
0005435299.tif 000009
【図４Ｂ】
0005435299.tif 000010
【図４Ｃ】
0005435299.tif 000011
【図５Ａ】
0005435299.tif 000012
【図５Ｂ】
0005435299.tif 000013
【図６】
0005435299.tif 000014
【図７】
0005435299.tif 000015
【図８】
0005435299.tif 000016
【図９Ａ】
0005435299.tif 000017
【図９Ｂ】
0005435299.tif 000018
【図９Ｃ】
0005435299.tif 000019
【図９Ｄ】
0005435299.tif 000020
【図１０Ａ】
0005435299.tif 000021
【図１０Ｂ】
0005435299.tif 000022
【図１０Ｃ】
0005435299.tif 000023
【図１１Ａ】
0005435299.tif 000024
【図１１Ｂ】
0005435299.tif 000025
【図１２Ａ】
0005435299.tif 000026
【図１２Ｂ】
0005435299.tif 000027
【図１３】
0005435299.tif 000028