(57)【特許請求の範囲】
【請求項１】
マルチチップパッケージシステムの製造方法（６００）であって、
第１の面（１０８）と、該第１の面と表裏をなす第２の面（１１６）と、第１の開口部（１１４）とを有する第１の基板（１１０）を形成するステップと、
前記第１の開口部（１１４）を介して前記第１の基板（１１０）に第１の集積回路ダイ（１０２）を電気的に接続するステップと、
前記第１の基板（１１０）に第２の集積回路ダイ（１２０）を接続するステップとを備え、
前記第１の開口部（１１４）を介して前記第１の基板（１１０）に前記第１の集積回路ダイ（１０２）を電気的に接続する前記ステップは、
前記第１の面（１０８）に前記第１の集積回路ダイ（１０２）の活性面（１０６）を装着するステップと、
前記第１の集積回路ダイ（１０２）の前記活性面（１０６）と前記第１の基板（１１０）の前記第２の面（１１６）との間に相互接続部（１１８）を接続するステップとを含み、
前記第２の集積回路ダイ（１２０）を電気的に接続する前記ステップは、前記第１の開口部（１１４）の一方側における前記第２の面（１１６）に前記第２の集積回路ダイ（１２０）を装着するステップを含み、
前記製造方法はさらに、
前記第１の開口部（１１４）の他方側における前記第２の面（１１６）に第３の集積回路ダイ（１２８）を取付けるステップと、
前記第１の集積回路ダイ（１０２）、前記第２の集積回路ダイ（１２０）、前記第３の集積回路ダイ（１２８）、およびを前記相互接続部（１１８）を成形化合物（１３８）により内包するステップと、
前記第１の面（１０８）に外部相互接続部（１３６）を装着するステップと、
第２の基板（４０４）を有する下側集積回路パッケージ（４０２）を形成するステップと、
前記第２の基板（４０４）の上面（４０６）に、前記第１の基板（１１０）の前記第１の面（１０８）に装着された前記外部相互接続部（１３６）を接続するステップとを含み、
前記下側集積回路パッケージ（４０２）を形成する前記ステップは、
前記第２の基板（４０４）の下面（４０８）に、他の集積回路ダイ（４１２）を、その活性面（４１６）を対向させ、前記第２の基板（４０４）の下面（４０８）と前記活性面との間に他の相互接続部材（４１８）を介在させて装着するステップと、
前記他の集積回路ダイ（４１２）の、前記活性面（４１６）とは反対側の不活性面（４１４）を露出した状態で、他の成形化合物（４２０）により、前記他の集積回路ダイ（４１２）を包囲するステップとを含む、マルチチップパッケージシステムの製造方法。
【請求項２】
マルチチップパッケージシステム（１００）であって、
第１の面（１０８）と、該第１の面と表裏をなす第２の面（１１６）と、第１の開口部（１１４）とを有する第１の基板（１１０）と、
前記第１の開口部（１１４）を介して、前記第１の基板（１１０）に電気的に接続されるとともに、前記第１の面に取付けられる第１の集積回路ダイ（１０２）と、
前記第１の基板（１１０）の前記第２の面の、前記第１の開口部（１１４）の一方側に取付けられた第２の集積回路ダイ（１２０）とを備え、
前記第１の集積回路ダイ（１０２）は、前記第１の面（１０８）と対向する活性面（１０６）と、前記活性面（１０６）と前記第２の面（１０８）との間の相互接続部（１１８）とを含み、
前記マルチチップパッケージシステムはさらに、
第１の開口部（１１４）の他方側の前記第２の面（１１６）上に取り付けられた第３の集積回路ダイ（１２８）と、
前記第１の集積回路ダイ（１０２）、前記第２の集積回路ダイ（１２０）、前記第３の集積回路ダイ（１２８）、および前記相互接続部（１１８）を覆うための成形化合物（１３８）と、
前記第１の集積回路ダイ（１０２）の前記第１の面（１０８）に設けられた外部相互接続部（１３６）と、
第２の基板（４０４）と、他の集積回路ダイ（４１２）とを有する下側集積回路パッケージ（４０２）とを備え、
前記他の集積回路ダイ（４１２）は、その活性面（４１６）を前記第２の基板（４０４）の下面（４０８）に対向させ、他の相互接続部（４１８）を介在させて前記第２の基板（４０４）の下面（４０８）に取付けられ、
前記第２の基板（４０４）の上面（４０６）が、前記外部相互接続部（１３６）に接続され、
前記他の集積回路ダイ（４１２）は、その前記活性面（４１６）とは反対側の不活性面（４１４）を露出した状態で、他の成形化合物（４２０）により包囲されている、マルチチップパッケージシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、集積回路が積み重ねられたマルチチップパッケージシステムおよびその製造方法に関する。
【背景技術】
【０００２】
高度自動機能電話（スマートフォン）、携帯情報端末（パーソナルデジタルアシスタント）および位置情報サービス装置などの現代の消費者向け電子機器、ならびにサーバおよびストレージアレイなどの企業向け電子機器において、ますます縮小化していく物理スペースにより多くの集積回路が実装されており、それに伴なって、低コスト化が期待されている。これらの要件を満たすために、数多くの技術が開発されてきた。新しいパッケージ技術に焦点を当てた研究開発計画がある一方で、既存の成熟したパッケージ技術の改良を中心とする研究開発計画もある。既存のパッケージ技術における研究開発は、無数の異なる方向性を取り得る。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
コスト削減のための１つの確実な方法は、既存の製造方法および装置によるパッケージ技術を用いることである。それとは矛盾しているが、既存の製造プロセスを再利用しても、概してパッケージ寸法の縮小化という結果にはならない。既存のパッケージング技術は、今日の集積回路およびパッケージに対するより厳しい集積化の要求を、高い費用効果で満たすべく苦心している。
【０００４】
パッケージングの改良の要求に応えて、多数の革新的なパッケージ設計が考案され、市場に提供されてきた。マルチチップモジュールは、基板スペースの縮小に顕著な役割を果たしている。大多数のパッケージ手法では、複数の集積回路、パッケージレベル積層またはパッケージオンパッケージ（ＰＯＰ）が積み重ねられる。各々のパッケージは組立前にテストできるので、良品であると判明したダイＫＧＤおよび組立プロセス歩留りが問題となることはなく、積層の組立にはＫＧＤを使用することができる。しかしながら、集積デバイス、パッケージオンパッケージまたはその組合せの積重ねには、システムレベルの障害がある。パッケージの組立歩留り損失を低減し、かつ、組立品のテストを簡便にするために、パッケージオンパッケージ構造が用いられている。しかしながら、この構造は２つの一般的なパッケージから構成されているので、その高さが増大してしまっていた。
【０００５】
よって、製造コストの削減、歩留りの向上、集積回路パッケージのサイズ縮小、フレキシブルな積み重ねおよび集積構成を実現する、積み重ね可能な集積回路パッケージシステムが依然として必要である。コストの節約および効率の向上のいっそう増大する要求に鑑みて、これらの問題の解決法を見つけることが、ますます重要となっている。
【０００６】
これらの問題に対する解決策は長い間探し求められてきたが、これまでの成果は、いかなる解決策も教示または示唆するものではなかった。よって、これらの問題に対する解決策は、久しく当業者に発見されることはなかった。
【課題を解決するための手段】
【０００７】
発明の開示
この発明は、第１の面と、第２の面と、第１の開口部とを有する第１の基板を形成し、第１の開口部を介して第１の集積回路ダイを第１の基板に接続し、第１の基板に第２の集積回路ダイを接続し、第１の基板に第１の集積ダイおよび第２の集積回路ダイを内包する
ことを含む、マルチチップパッケージシステムを提供する。
【０００８】
この発明のある実施例は、上述の局面もしくは上述から自明な局面に加えて、またはそれらに代わって、他の局面を有する。これらの局面は、当業者であれば、添付の図面を参照して、以下の詳細な説明を読むことで、明らかになるであろう。
【発明を実施するための最良の形態】
【０００９】
発明を実施するためのベストモード
以下の説明では、この発明を完全に理解できるようにするために、特定の詳細を数多く記載している。ただし、これらの特定の詳細がなくても、この発明が実施可能であることは明らかであろう。この発明が分かりにくくなるのを避けるために、いくつかの周知のシステム構成およびプロセスステップについては、詳細を開示していない。同様に、この装置の実施例を示す図面は、半ば模式化したものであって、原寸には比例しておらず、特に寸法の一部は、わかりやすく提示するために、図面の中で大幅に誇張して示している。すべての図面で用いられている同一の番号は、同一の要素に関する。
【００１０】
本明細書で用いる「horizontal（水平）」という語は、その向きに関わらず、従来の集積回路の表面に平行な平面として定義される。「vertical（垂直）」という語は、先程に定義されたhorizontalに直交する方向を意味する。「above（上方）」、「below（下方）」、「bottom（下面）」、「top（上面）」、「side（側）（「sidewall（側壁）におけるような」、「higher（より高い）」、「lower（より低い）」、「upper（上部）」、「over（〜上にわたり）」および「under（〜の下に）」などの語は、その水平面を基準として定義される。「on（上に）」という語は、要素間が直接接触していることを意味する。
【００１１】
ここで用いる「processing（プロセス）」という語は、記載の構造を形成する上で必要とされるような、材料の堆積、パターニング、露光、現像、エッチング、洗浄、成形および／またはその材料の除去を含む。
【００１２】
ここで図１を参照して、この発明のある実施例における第１のマルチチップパッケージシステム１００の断面図を示す。第１の集積回路ダイ１０２は、第１の不活性面１０４と、上側に回路が作製された第１の活性面１０６とを含む。第１の集積回路ダイ１０２は、基板１１０の下面などの第１の面１０８に取付けられ、そこでは、第１の活性面１０６は、接着剤１１２で基板１１０に装着される。第１の活性面１０６の中央部分にはボンディングパッド１４０がある。基板１１０は、第１の面１０８に装着される第１の集積回路ダイ１０２と、基板１１０の上面などの第２の面１１６との間の電気的接続のための開口部１１４を有する。ボンドワイヤなどの第１の相互接続部１１８は、ボンディングパッド１４０と第２の面１１６とを、ボードオンチップ（ＢＯＣ）構成で電気的に接続する。
【００１３】
第２の集積回路ダイ１２０は、第２の不活性面１２２と、上側に回路が作製された第２の活性面１２４とを含む。第２の集積回路ダイ１２０は、第２の面１１６に取付けられ、そこでは、第２の不活性面１２２は、接着剤１１２で基板１１０に装着される。ボンドワイヤなどの第２の相互接続部１２６は、第２の集積回路ダイ１２０と基板１１０の第２の面１１６とを電気的に接続する。第２の集積回路ダイ１２０の位置は、開口部１１４が第２の集積回路ダイ１２０に覆われることのないように、開口部１１４の一方側にある。さらに、第１の相互接続部１１８と第２の面１１６との接続が妨げられることはなく、第１の相互接続部１１８と第２の相互接続部１２６とが偶然に交差してしまう事態は、排除されないとしても、最小限に抑えられる。
【００１４】
例証の目的で、第２の集積回路ダイ１２０をボンドワイヤ装置として示しているが、フ
リップチップまたはファインピッチボールグリッドアレイ（ＦＢＧＡ）などの、種々の電気的な相互接続構造を有するその他のタイプの装置を使用してもよいと理解されたい。さらに例証の目的で、第２の不活性面１２２を基板１１０に装着させて示しているが、第２の活性面１２４を、適切な相互接続構造および装置によって基板１１０に装着させてもよいと理解されたい。
【００１５】
同様に、第３の集積回路ダイ１２８は、第３の不活性面１３０と、上側に回路が作製された第３の活性面１３２とを含む。第３の集積回路ダイ１２８は、第２の面１１６に取付けられ、そこでは、第３の不活性面１３０は、接着剤１１２で基板１１０に装着される。ボンドワイヤなどの第３の相互接続部１３４は、第３の集積回路ダイ１２８と基板１１０の第２の面１１６とを電気的に接続する。第３の集積回路ダイ１２８の位置は、開口部１１４が第３の集積回路ダイ１２８に覆われることのないように、開口部１１４について第２の集積回路ダイ１２０と対向する側にある。さらに、第１の相互接続部１１８と第２の面１１６との接続が妨げられることはなく、第１の相互接続部１１８と第３の相互接続部１３４とが偶然に交差してしまう事態は、排除されないとしても、最小限に抑えられる。
【００１６】
例証の目的で、第３の集積回路ダイ１２８をボンドワイヤ装置として示しているが、フリップチップまたはファインピッチボールグリッドアレイ（ＦＢＧＡ）などの、種々の電気的な相互接続構造を有するその他のタイプの装置を使用してもよいと理解されたい。さらに例証の目的で、第３の不活性面１３０を基板１１０に装着させて示しているが、第３の活性面１３２を、適切な相互接続構造および装置によって基板１１０に装着させてもよいと理解されたい。
【００１７】
上述したように、基板１１０は、第１の面１０８と第２の面１１６とを有する。両方の面は、相互接続構造との接続のための接触部位（図示せず）を有する。第１の面１０８および第２の面１１６は、導電性トレース（図示せず）を有して、電気信号を、接触部位に、および接触部位から送るようにしてもよい。電気的ビア（図示せず）によって、第１の面１０８および第２の面１１６からの導電性トレースを適切な場所で接続してもよい。基板１１０は、導電性トレースを第１の面１０８および第２の面１１６から電気的に分離する絶縁層（図示せず）を有していてもよい。基板１１０の第１の面１０８には、外部相互接続部１３６が装着される。基板１１０は、任意の数の層であってよく、かつ、有機または無機などの複数の材料から作られてもよい。
【００１８】
エポキシ成形化合物（ＥＭＣ）などの成形化合物１３８は、基板１１０上の第１の集積回路ダイ１０２と、第２の集積回路ダイ１２０と、第３の集積回路ダイ１２８と、第１の相互接続部１１８と、第２の相互接続部１２６と、第３の相互接続部１３４とを内包する。成形化合物１３８は、第１の面１０８に沿って、第１の集積回路ダイ１０２を覆う中央ゲートモールドを形成し、中央ゲートモールドの寸法は、外部相互接続部１３６と、プリント回路基板などの次のシステムレベル（図示せず）との接続を妨げるものではない。開口部１１４は、成形化合物１３８で概ね充填されている。
【００１９】
マルチチップパッケージの高さ、幅および長さは、基板の、たとえば上面などの一方の面に複数の集積回路ダイスを並列構成で設け、基板の、たとえば下面などの他方の面に１つまたは複数の集積回路ダイスを設けることにより、最小化できる。下面の集積回路ダイスおよびそれに対応する内包部は、外部相互接続部を越えて延在することはないので、既存のスペースを用いて、パッケージの高さを大きくすることなく、より大きい集積回路容量をパッケージに実装できる。下面の集積回路ダイスにＢＯＣ設計を用いることにより、下面の集積回路ダイスは、上面の集積回路ダイスの間に配置され、パッケージの幅および長さはさらに縮小される。
【００２０】
ここで図２を参照して、この発明には包含されないがこの発明に関連する構造例における、第２のマルチチップパッケージシステム２００の断面図を示す。第１の集積回路ダイ２０２は、第１の不活性面２０４と、その上に回路が作製された第１の活性面２０６とを含む。第１の集積回路ダイ２０２は、基板２１０の上面などの第１の面２０８に取付けられ、そこでは、第１の活性面２０６は、接着剤２１２で基板２１０に装着される。第１の活性面２０６の中央部分には第１のボンディングパッド２４０がある。基板２１０は、第１の開口部２１４と第２の開口部２１６とを含む。第１の開口部２１４は、第１の面２０８に装着される第１の集積回路ダイ２０２と、基板２１０の下面などの第２の面２１８との間の電気的な接続のために用いられる。ボンドワイヤなどの第１の相互接続部２２０は、第１のボンディングパッド２４０と第２の面２１８とを、ボードオンチップ（ＢＯＣ）構成で電気的に接続する。
【００２１】
同様に、第２の集積回路ダイ２２２は、第２の不活性面２２４と、その上に回路が作製された第２の活性面２２６とを含む。第２の集積回路ダイ２２２は、基板２１０の上面などの第１の面２０８において第１の集積回路ダイ２０２の隣に取付けられ、そこでは、第２の活性面２２６は、接着剤２１２で基板２１０に装着される。第２の活性面２２６の中央部分には第２のボンディングパッド２４２がある。第２の開口部２１６は、第１の面２０８に装着される第２の集積回路ダイ２２２と、基板２１０の下面などの第２の面２１８との間の電気的な接続のために用いられる。ボンドワイヤなどの第２の相互接続部２２８は、ボンディングパッド２４２と第２の面２１８とを、ボードオンチップ（ＢＯＣ）構成で電気的に接続する。
【００２２】
上述したように、基板２１０は、第１の面２０８と第２の面２１８とを有する。両方の面は、相互接続構造との接続のための接触部位（図示せず）を有する。第１の面２０８および第２の面２１８は、導電性トレース（図示せず）を有して、電気信号を、接触部位に、および接触部位から送るようにしてもよい。電気的ビア（図示せず）によって、第１の面２０８および第２の面２１８からの導電性トレースを適切な場所で接続してもよい。基板２１０は、導電性トレースを第１の面２０８および第２の面２１８から電気的に分離する絶縁層（図示せず）を有していてもよい。基板２１０の第１の面２０８には、外部相互接続部２３０が装着される。基板２１０は、任意の数の層であってよく、かつ、有機または無機などの複数の材料から作られてもよい。
【００２３】
エポキシ成形化合物（ＥＭＣ）などの成形化合物２３２は、基板２１０上の第１の集積回路ダイ２０２と、第２の集積回路ダイ２２２と、第１の相互接続部２２０と、第２の相互接続部２２８とを内包する。成形化合物２３２は、第２の面２１８に沿って、第１の相互接続部２２０および第２の相互接続部２２８を覆う中央ゲートモールドを形成し、中央ゲートモールドの寸法は、外部相互接続部２３０と、プリント回路基板などの次のシステムレベル（図示せず）との接続を妨げるものではない。第１の開口部２１４および第２の開口部２１６は、成形化合物２３２によって概ね充填される。
【００２４】
マルチチップパッケージの高さ、幅および長さは、基板の、たとえば上面などの一方の面に複数の集積回路ダイスを並列構成で設け、かつ、基板の、たとえば下面などの他方の面に、基板に対する集積回路ダイス間の電気的接続を設けることで、最小化できる。下面の電気的な相互接続部およびそれに対応する内包部は、外部の相互接続部を越えて延在することはない。
【００２５】
ここで図３を参照して、第１のマルチチップパッケージシステム１００を有する第１の集積回路パッケージオンパッケージシステム３００の断面図を示す。第１のマルチチップパッケージシステム１００は、パッケージオンパッケージ構造を形成する下側パッケージ３０２に取付けられる。下側パッケージ３０２は、上面３０６と下面３０８とを有する下側基板３０４を含む。両方の面は、相互接続構造との接続のための接触部位（図示せず）
を有する。第１のマルチチップパッケージシステム１００の外部相互接続部１３６は、下側基板３０４の上面３０６の接触部位に接続される。
【００２６】
上面３０６および下面３０８は、導電性トレース（図示せず）を有して、電気信号を、接触部位に、および接触部位から送るようにしてもよい。電気的ビア（図示せず）によって、第１の面３０６および第２の面３０８からの導電性トレースを適切な場所で接続してもよい。下側基板３０４は、導電性トレースを上面３０６および下面３０８から電気的に分離する絶縁層（図示せず）を有していてもよい。下側基板３０４の上面３０８には、下側外部相互接続部３１０が装着される。下側基板３０４は、任意の数の層であってよく、かつ、有機または無機などの複数の材料から作られてもよい。
【００２７】
集積回路ダイ３１２は、不活性面３１４と、その上に回路が作製された活性面３１６とを含む。集積回路ダイ３１２は、下面３０８に取付けられ、そこでは、不活性面３１４は、接着剤３２０で下側基板３０４に装着される。ボンドワイヤなどの相互接続部３２２は、集積回路ダイ３１２と下面３０８とを電気的に接続する。
【００２８】
エポキシ成形化合物（ＥＭＣ）などの成形化合物３２４は、下側基板３０４の下面３０８の集積回路ダイ３１２および相互接続部３２２を内包する。成形化合物３２４は、プリント回路基板などの次のシステムレベル（図示せず）との接続を妨げることなく、中央ゲートモールドを形成する。第１の集積回路ダイ１０２の中央ゲートモールドは、第１のマルチチップパッケージシステム１００の外部相互接続部１３６のｚ軸の要件を越えて、第１の集積回路パッケージオンパッケージシステム３００の高さに影響を与えることはない。
【００２９】
ここで図４を参照して、第１のマルチチップパッケージシステム１００を有する第２の集積回路パッケージオンパッケージシステム４００の断面図を示す。第１のマルチチップパッケージシステム１００は、パッケージオンパッケージ構造を形成する下側パッケージ４０２に取付けられる。下側パッケージ４０２は、上面４０６と下面４０８とを有する下側基板４０４を含む。両方の面は、相互接続構造との接続のための接触部位（図示せず）を有する。第１のマルチチップパッケージシステム１００の外部相互接続部１３６は、下側基板４０４の上面４０６の接触部位に接続される。
【００３０】
上面４０６および下面４０８は、導電性トレース（図示せず）を有して、電気信号を、接触部位に、および接触部位から送るようにしてもよい。電気的ビア（図示せず）によって、上面４０６および下面４０８からの導電性トレースを適切な場所で接続してもよい。下側基板４０４は、導電性トレースを上面４０６および下面４０８から電気的に分離する絶縁層（図示せず）を有していてもよい。下側基板４０４の下面４０８には、下側外部相互接続部４１０が装着される。下側基板４０４は、任意の数の層であってよく、かつ、有機または無機などの複数の材料から作られてもよい。
【００３１】
フリップチップなどの集積回路ダイ４１２は、不活性面４１４と、上側に回路およびはんだバンプなどの相互接続部４１８が作製された活性面４１６とを含む。集積回路ダイ４１２は下面４０８に取付けられ、そこでは、相互接続部４１８は下面４０８に装着される。
【００３２】
エポキシ成形化合物（ＥＭＣ）などの成形化合物４２０は、下面４０８の相互接続部４１８を内包する。成形化合物４２０はまた、不活性面４１４を露出させた状態で、かつ、下側外部相互接続部４１０とプリント回路基板などの次のシステムレベル（図示せず）との接続を妨げることなく、集積回路ダイ４１２を囲む。成形化合物４２０および第１集積回路ダイ１０２は、第１のマルチチップパッケージシステム１００の外部相互接続部１３
６のｚ軸の要件を越えて、第２の集積回路パッケージオンパッケージシステム４００の高さに影響を与えることはない。
【００３３】
ここで図５を参照して、第２のマルチチップパッケージシステム２００を有する第３の集積回路パッケージオンパッケージシステム５００の断面図を示す。第２のマルチチップパッケージシステム２００は、パッケージオンパッケージ構造を形成する下側パッケージ５０２に取付けられる。下側パッケージ５０２は、上面５０６と下面５０８と開口部５１０とを有する下側基板５０４を含む。両方の面は、相互接続構造との接続のための接触部位（図示せず）を有する。第２のマルチチップパッケージシステム２００の外部相互接続部１３６は、下側基板５０４の上面５０６の接触部位に接続される。
【００３４】
上面５０６および下面５０８は、導電性トレース（図示せず）を有して、電気信号を、接触部位に、および接触部位から送るようにしてもよい。電気的ビア（図示せず）によって、上面５０６および下面５０８からの導電性トレースを適切な場所で接続してもよい。下側基板５０４は、導電性トレースを上面５０６および下面５０８から電気的に分離する絶縁層（図示せず）を有していてもよい。下面５０８には、下側外部相互接続部５１２が装着される。下側基板５０４は、任意の数の層であってよく、かつ、有機または無機などの複数の材料から作られてもよい。
【００３５】
集積回路ダイ５１４は、不活性面５１６と、上側に回路が作製された活性面５１８とを含む。集積回路ダイ５１４は、下側基板５０４の下面５０８に装着され、そこでは、活性面５１８は、接着剤５２０で下面５０８に装着される。活性面５１８の中央部分には第３のボンディングパッド５３０がある。開口部５１０は、下面５０８の集積回路ダイ５１４と上面５０６との間の電気的な接続のために用いられる。ボンドワイヤなどの相互接続部５２２は、ボンディングパッド５３０と上面５０６とを、ボードオンチップ（ＢＯＣ）構成で電気的に接続する。
【００３６】
エポキシ成形化合物（ＥＭＣ）などの成形化合物５２４は、上面５０６の相互接続部５２２を内包し、開口部５１０を満たす。成形化合物５２４は、上面５０６の外部相互接続部１３６の接続を妨害することなく、第２のマルチチップパッケージシステム２００の中央ゲートモールド間の凹部５２６に適合する構造体を形成する。集積回路ダイ５１４は、外部相互接続部５１２のｚ軸の要件を越えて、下側パッケージ５０２の高さに影響を与えることはない。
【００３７】
ここで図６を参照して、この発明のある実施例におけるマルチチップパッケージシステム１００の製造のためのマルチチップパッケージシステム６００のフローチャートを示す。システム６００は、ブロック６０２で、第１の面と第２の面と第１の開口部とを有する第１の基板を形成し、ブロック６０４で、第１の開口部を介して第１の集積回路ダイを第１の基板に接続し、ブロック６０６で、第１の基板に第２の集積回路ダイを接続し、ブロック６０８で、第１の基板上の第１の集積ダイおよび第２の集積回路ダイを内包することを含む。
【００３８】
このようにして、この発明には数多くの局面があることが判明した。
マルチチップパッケージの高さ、幅および長さは、基板の、たとえば上面などの一方の面に複数の集積回路ダイスを並列構成で設け、かつ、基板の、たとえば下面などの他方の面に一つまたは複数の集積回路ダイスを設けることで、最小化できることが判明した。下面の電気的相互接続部およびそれに対応する内包部は、外部相互接続部を越えて延在することはないため、既存のスペースを用いて、パッケージの高さを大きくすることなく、より大きい集積回路容量をパッケージに実装できる。下面集積回路ダイスにＢＯＣ設計を用いることにより、下面集積回路ダイスは、上面集積回路ダイスの間に配置され、パッケー
ジの幅および長さはさらに縮小される。
【００３９】
マルチチップパッケージの高さ、幅および長さは、基板の、たとえば上面などの一方の面に複数の集積回路ダイスを並列構成で設け、かつ、基板の、たとえば下面などの他方の面に、基板に対する集積回路ダイス間の電気的接続を設けることで、最小化できることがさらに判明した。下面の電気的相互接続部およびそれに対応する内包部は、外部相互接続部を越えて延在することはないので、パッケージの高さは縮小される。
【００４０】
ある局面では、この発明は、１つのパッケージの下面のスペースを利用するためのボードオンチップ（ＢＯＣ）パッケージの設計である。パッケージの上部には、上部の厚みが大きくなるのを避けるために、積み重ねられたダイの代わりに、分離された単一のダイを用いる。この改良されたパッケージ構造によって、パッケージ全体の厚みを小さくすることができ、さらに、ＢＯＣ、ＦＢＧＡおよびフリップチップなどの任意のパッケージ構造同士を対向させることで、より大きいスペースのためにこのパッケージ構造を使用することもできる。
【００４１】
この発明の別の局面は、パッケージオンパッケージ構成において、上面構造および下面構造とを有する上部パッケージを、１つの単一下部パッケージの方に向けることによって、改良されたＢＯＣ設計パッケージが実用性を向上させる点である。この構造は、下部パッケージのためのフリップチップパッケージで使用することもできる。
【００４２】
この発明のさらに別の局面は、パッケージオンパッケージ構成において２つのＢＯＣ設計に適用することで、改良されたＢＯＣ設計パッケージが実用性を向上させる点である。
【００４３】
この発明のさらに別の重要な局面は、コストの削減および性能の向上という従来の傾向を有利に支持し、かつ、それに貢献する点である。結果として、この発明のこれらの有益な局面およびその他の有益な局面により、技術の段階は少なくとも次のレベルに発展する。
【００４４】
よって、この発明のマルチチップパッケージシステムの方法は、システムに必要なスペースを最小化する一方で、チップ密度を増大するための、重要な、かつ、これまで知られずに利用できなかった解決策、性能および機能的な局面を提供する。それによって生じるプロセスおよび構成は、簡単で、費用効率に優れ、複雑なところがなく、極めて多用途かつ効果的であり、これらは公知の技術を適合させることで実施可能であり、よって、積み重ねられた集積回路パッケージデバイスを効率的かつ経済的に製造するのに容易に適する。
【００４５】
この発明を特定のベストモードに関連して説明してきたが、当業者であれば、上記の説明に照らして、数多くの代替例、改善例および変形例が明らかになることが理解できるであろう。したがって、この発明は、特許請求の範囲内にあるそのような代替例、改善例および変形例をすべて包含することを意図している。本明細書中にこれまで記載した内容または添付の図面に示した内容はすべて、例証的かつ限定されない意味で解釈されるものとする。
【図面の簡単な説明】
【００４６】
【図１】この発明のある実施例における第１のマルチチップパッケージシステムの断面図である。
【図２】この発明には包含されないがこの発明に関連する構造例における、第２のマルチチップパッケージシステムの断面図である。
【図３】第１のマルチチップパッケージシステムを有する第１の集積回路パッケージオンパッケージシステムの断面図である。
【図４】第１のマルチチップパッケージシステムを有する第２の集積回路パッケージオンパッケージシステムの断面図である。
【図５】第２のマルチチップパッケージシステムを有する第３の集積回路パッケージオンパッケージシステムの断面図である。
【図６】この発明のある実施例におけるマルチチップパッケージシステムの製造方法を示すフローチャートである。
【符号の説明】
【００４７】
１００、６００  マルチチップパッケージシステム、１０２、２０２  第１の集積回路ダイ、１０８、２０８  第１の面、１１０、２１０  第１の基板、１１４、２１４  第１の開口部、１１６、１１８  第２の面、１２０、２２２  第２の集積回路ダイ、２１６  第２の開口部、２１８  第２の面、２２０  第１の相互接続部、２２８  第２の相互接続部、３０４、５０４  第２の基板。
【図１】
0005447904.tif 000002
【図２】
0005447904.tif 000003
【図３】
0005447904.tif 000004
【図５】
0005447904.tif 000005
【図６】
0005447904.tif 000006
【図４】
0005447904.tif 000007