(57)【特許請求の範囲】
【請求項１】
複数の画素を有する表示領域を備えた半導体装置であって、
基板と、
前記基板上に、画素ごとに形成された第１導電型の第１の薄膜トランジスタと、
前記表示領域において、前記基板上に形成され、光を検知してセンシング信号を生成する複数の光センサー部と
を備え、
前記複数の光センサー部のそれぞれは、
少なくとも１つの薄膜ダイオードを含む受光部と、
前記少なくとも１つの薄膜ダイオードで生じた光電流を蓄積する容量と、
前記受光部および前記容量の間に配置された第１導電型の第２の薄膜トランジスタであって、前記受光部は第２の薄膜トランジスタを介して前記容量と接続されている、第２の薄膜トランジスタと
を含んでおり、
前記第１および第２の薄膜トランジスタと前記少なくとも１つの薄膜ダイオードとは、同一の半導体膜から形成された半導体層を有し、
前記第１および第２の薄膜トランジスタの半導体層は、何れも、ソースおよびドレイン領域と、これらの領域の間に位置するチャネル領域とを含み、
前記第１の薄膜トランジスタの特性と前記第２の薄膜トランジスタの特性とは異なっている半導体装置。
【請求項２】
前記第１の薄膜トランジスタの閾値電圧と前記第２の薄膜トランジスタの閾値電圧とは異なっている請求項１に記載の半導体装置。
【請求項３】
前記第１および第２の薄膜トランジスタの前記チャネル領域は、何れも、前記第１導電型とは異なる第２導電型の不純物を含んでおり、
前記第１および第２の薄膜トランジスタの前記チャネル領域における前記第２導電型の不純物の濃度は互いに異なっている請求項１または２に記載の半導体装置。
【請求項４】
前記第１の薄膜トランジスタのオフリーク電流と前記第２の薄膜トランジスタのオフリーク電流とは異なっている請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記第２の薄膜トランジスタのオフリーク電流は、前記第１の薄膜トランジスタのオフリーク電流よりも小さい請求項４に記載の半導体装置。
【請求項６】
前記第２の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第１導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっていない請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記第１の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第１導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっておらず、
前記第１および第２の薄膜トランジスタの前記低濃度不純物領域における前記第１導電型の不純物の濃度は互いに異なっている請求項６に記載の半導体装置。
【請求項８】
前記第２の薄膜トランジスタはマルチゲート構造を有する請求項１から７のいずれかに記載の半導体装置。
【請求項９】
前記第２の薄膜トランジスタはトリプルゲート構造を有する請求項８に記載の半導体装置。
【請求項１０】
前記第２の薄膜トランジスタの半導体層と前記基板との間には、前記第２の薄膜トランジスタの半導体層のうち少なくとも前記チャネル領域と重なるように遮光層が形成されている請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
前記遮光層の電位が固定されている請求項１０に記載の半導体装置。
【請求項１２】
前記少なくとも１つの薄膜ダイオードの半導体層と前記基板との間には、センサー用遮光層が配置されており、前記センサー用遮光層と前記遮光層とは電気的に接続されている請求項１０または１１に記載の半導体装置。
【請求項１３】
前記薄膜ダイオードの半導体層は、ｐ型領域と、ｎ型領域と、前記ｐ型領域および前記ｎ型領域との間に位置する真性領域とを有している請求項１から１２のいずれかに記載の半導体装置。
【請求項１４】
第１導電型はｎ型であり、第２導電型はｐ型である請求項１から１３のいずれかに記載の半導体装置。
【請求項１５】
前記表示領域以外の領域において、前記基板上に形成された他の薄膜トランジスタをさらに備え、
前記他の薄膜トランジスタは、前記同一の半導体膜から形成され、ソースおよびドレイン領域とチャネル領域とを有する半導体層を有しており、
前記他の薄膜トランジスタの特性は、前記第２の薄膜トランジスタの特性と異なっている請求項１から１４のいずれかに記載の半導体装置。
【請求項１６】
前記他の薄膜トランジスタおよび前記第２の薄膜トランジスタの前記チャネル領域における前記第２導電型の不純物の濃度は互いに異なっている請求項１５に記載の半導体装置。
【請求項１７】
可視光および赤外光を出射するバックライトをさらに備え、
前記薄膜ダイオードは前記赤外光を検知し得る請求項１から１６のいずれかに記載の半導体装置。
【請求項１８】
前記光センサー部は、各画素または２以上の画素からなるセットに対応して配置されている請求項１から１７のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜ダイオード（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ：ＴＦＤ）を含む光センサー部を備える半導体装置に関する。
【背景技術】
【０００２】
近年、ＴＦＤを利用した光センサー部を備えた表示装置やイメージセンサーなどの電子機器の開発が進められている。【０００３】
例えば特許文献１には、同一の非晶質半導体膜から、結晶状態が互いに異なるＴＦＤおよび薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の半導体層を形成することが提案されている。これらのＴＦＤおよびＴＦＴは、例えば光学式タッチパネルを備えた表示装置に適用され得る。【０００４】
このような表示装置では、ＴＦＴは表示領域の画素毎に設けられ、画素用スイッチング素子として使用される（画素用ＴＦＴ）。また、表示領域の周辺に配置された額縁領域に設けられ、駆動回路を構成する駆動回路用ＴＦＴとして使用される。一方、ＴＦＤは、受光素子として使用される。例えばＴＦＤを含む光センサー部を表示領域に設けることによって、画面に接触している指などの物体を、外光を利用して検知することができる。【０００５】
また、特許文献２は、光学式タッチパネルを備えた表示装置において、不可視光線を検出するセンサーを用いて、バックライトから出射された不可視光線を利用してセンシングを行うことを提案している。特許文献２に開示された表示装置では、表示装置の各画素に設けられたセンサーによって、バックライトから出射され、画面に接触している指などの物体により反射した不可視光線を検出している。【０００６】
図１１は、特許文献１に開示された光センサー部の構成を示す回路図である。光センサー部は、光センサー用薄膜ダイオード（以下、「光センサーＴＦＤ」）７０１と、信号蓄積用のコンデンサー７０２と、コンデンサー７０２に蓄積された信号を増幅して取り出すための薄膜トランジスタ（以下、「バッファＴＦＴ」と称する。）７０３とを有する。ＲＳＴ信号が入り、ノード７０４にＲＳＴ電位が書き込まれた後、光によるリークでノード７０４の電位が低下すると、バッファＴＦＴ７０３のゲート電位が変動してＴＦＴゲートが開閉する。これにより、信号ＶＤＤを取り出すことができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２００８／１３２８６２号
【特許文献２】特開２００５−２７５６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
光センサー部では、光センサーＴＦＤで生じた光電流を容量（コンデンサー）に蓄積して一定期間保持する。本出願人は、例えば未公開の特願２００９−２３０２２２号において、光電流の保持および読み取りを制御するために、光センサー薄膜ダイオードと容量との間にスイッチングトランジスタ（以下、「保持ＴＦＴ」と称する。）を設ける構成を提案している。保持ＴＦＴがＯＦＦ状態の間に光電流を容量に保持し、保持ＴＦＴがＯＮ状態となると、蓄積された光電流を一括して読み取る。【０００９】
上記構成では、同一基板上に、画素用ＴＦＴと、光センサー部で使用するＴＦＤおよび保持ＴＦＴと、駆動回路用ＴＦＴとを形成する必要がある。製造プロセス上の観点から、これらのＴＦＴおよびＴＦＤは、同一の半導体膜を用いて、共通のプロセスで形成することが好ましい。【００１０】
しかしながら、これらのＴＦＴに対して要求される電気的特性は互いに異なっている。具体的には、駆動回路用ＴＦＴは高速動作を行う必要があるので、駆動回路用ＴＦＴには、電流駆動力が大きい、すなわちオン電流が大きいことが要求される。一方、画素用ＴＦＴおよび保持ＴＦＴには、オフリーク電流が小さいことが要求される。液晶表示装置では、画面を書き換えるまでの１フレームの期間中、液晶に印加された電圧を保持する必要がある。画素用ＴＦＴのオフ電流（オフリーク電流）が大きいと、液晶に印加された電圧が時間とともに低下して表示特性を劣化させる可能性があるからである。また、光センサー部において、ＴＦＤに生じた微小な光電流をセンシング信号としてより正確に変換するためには、保持ＴＦＴをＯＦＦ状態として容量に光電流を保持させる保持期間において、保持ＴＦＴのオフリーク電流が小さいことが要求される。【００１１】
なお、保持ＴＦＴでは、ＴＦＤに生じた微小な電荷を保持する必要があることから、画素用ＴＦＴよりも優れた低リーク特性が要求される。一例としては、保持ＴＦＴでは、ドレイン電圧Ｖｄ：−７Ｖ、ゲート電圧Ｖｇ：−１０Ｖのとき、オフリーク電流Ｉｏｆｆが２ｐＡ未満（温度：６０℃まで、白色光１００００ｌｘにおいての測定値）というスペックが求められる。これに対し、画素ＴＦＴに求められるスペックでは、ゲート電圧Ｖｇ：−５Ｖ、ドレイン電圧Ｖｄ：１２Ｖのとき、オフリーク電流Ｉｏｆｆが１３ｐＡ未満であればよい。さらに、光リーク電流によって、オフリーク電流Ｉｏｆｆが１３ｐＡよりも増加してもよい。【００１２】
このように、画素用ＴＦＴと保持ＴＦＴとでは、何れもオフリーク電流が小さいことが好ましい点では共通している。しかしながら、これらのＴＦＴに要求されるより具体的なオン特性やオフ特性、例えばオン電流やオフリーク電流の好適な範囲は、各ＴＦＴの用途などに応じて互いに異なっている。【００１３】
このため、製造プロセスを複雑にしたり、製造工程数を増大させることなく、画素用ＴＦＴおよび保持ＴＦＴのＴＦＴ特性をそれぞれ制御する必要がある。【００１４】
本願発明は、上記事情を鑑みてなされたものであり、その目的は、薄膜ダイオードを利用した光センサー部を備えた半導体装置において、画素用の薄膜トランジスタ、および、光センサー部で使用される薄膜トランジスタの特性を、それぞれの薄膜トランジスタに要求される特性に応じて制御することにある。
【課題を解決するための手段】
【００１５】
本発明の半導体装置は、複数の画素を有する表示領域を備えた半導体装置であって、基板と、前記基板上に、画素ごとに形成された第１導電型の第１の薄膜トランジスタと、前記表示領域において、前記基板上に形成され、光を検知してセンシング信号を生成する複数の光センサー部とを備え、前記複数の光センサー部のそれぞれは、少なくとも１つの薄膜ダイオードを含む受光部と、前記少なくとも１つの薄膜ダイオードで生じた光電流を蓄積する容量と、前記受光部および前記容量の間に配置された第１導電型の第２の薄膜トランジスタであって、前記受光部は第２の薄膜トランジスタを介して前記容量と接続されている、第２の薄膜トランジスタとを含んでおり、前記第１および第２の薄膜トランジスタと前記少なくとも１つの薄膜ダイオードとは、同一の半導体膜から形成された半導体層を有し、前記第１および第２の薄膜トランジスタの半導体層は、何れも、ソースおよびドレイン領域と、これらの領域の間に位置するチャネル領域とを含み、前記第１の薄膜トランジスタの特性と前記第２の薄膜トランジスタの特性とは異なっている。【００１６】
ある好ましい実施形態において、前記第１の薄膜トランジスタの閾値電圧と前記第２の薄膜トランジスタの閾値電圧とは異なっている。【００１７】
ある好ましい実施形態において、前記第１および第２の薄膜トランジスタの前記チャネル領域は、何れも、前記第１導電型とは異なる第２導電型の不純物を含んでおり、前記第１および第２の薄膜トランジスタの前記チャネル領域における前記第２導電型の不純物の濃度は互いに異なっている。【００１８】
ある好ましい実施形態において、前記第１の薄膜トランジスタのオフリーク電流と前記第２の薄膜トランジスタのオフリーク電流とは異なっている。【００１９】
前記第２の薄膜トランジスタのオフリーク電流は、前記第１の薄膜トランジスタのオフリーク電流よりも小さくてもよい。【００２０】
ある好ましい実施形態において、前記第２の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第１導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっていない。【００２１】
前記第１の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第１導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっておらず、前記第１および第２の薄膜トランジスタの前記低濃度不純物領域における前記第１導電型の不純物の濃度は互いに異なっていてもよい。【００２２】
前記第２の薄膜トランジスタはマルチゲート構造を有していてもよい。【００２３】
前記第２の薄膜トランジスタはトリプルゲート構造を有していてもよい。【００２４】
ある好ましい実施形態において、前記第２の薄膜トランジスタの半導体層と前記基板との間には、前記第２の薄膜トランジスタの半導体層のうち少なくとも前記チャネル領域と重なるように遮光層が形成されている。【００２５】
前記遮光層の電位は固定されていてもよい。【００２６】
前記少なくとも１つの薄膜ダイオードの半導体層と前記基板との間には、センサー用遮光層が配置されており、前記センサー用遮光層と前記遮光層とは電気的に接続されていてもよい。【００２７】
ある好ましい実施形態において、前記薄膜ダイオードの半導体層は、ｐ型領域と、ｎ型領域と、前記ｐ型領域および前記ｎ型領域との間に位置する真性領域とを有している。【００２８】
第１導電型はｎ型であり、第２導電型はｐ型であってもよい。【００２９】
ある好ましい実施形態において、前記表示領域以外の領域において、前記基板上に形成された他の薄膜トランジスタをさらに備え、前記他の薄膜トランジスタは、前記同一の半導体膜から形成され、ソースおよびドレイン領域とチャネル領域とを有する半導体層を有しており、前記他の薄膜トランジスタの特性は、前記第２の薄膜トランジスタの特性と異なっている。【００３０】
ある好ましい実施形態において、前記他の薄膜トランジスタおよび前記第２薄膜トランジスタの前記チャネル領域における前記第２導電型の不純物の濃度は互いに異なっている。【００３１】
ある好ましい実施形態において、可視光および赤外光を出射するバックライトをさらに備え、前記薄膜ダイオードは前記赤外光を検知し得る。【００３２】
前記光センサー部は、各画素または２以上の画素からなるセットに対応して配置されていてもよい。【００３３】
本発明の他の半導体装置は、基板と、前記基板上に形成された複数の第１導電型の第１の薄膜トランジスタと、前記基板上に形成され、光を検知してセンシング信号を生成する複数の光センサー部とを備え、前記複数の光センサー部のそれぞれは、少なくとも１つの薄膜ダイオードを含む受光部と、前記少なくとも１つの薄膜ダイオードで生じた光電流を蓄積する容量と、前記受光部および前記容量の間に配置された第１導電型の第２の薄膜トランジスタであって、前記受光部は第２の薄膜トランジスタを介して前記容量と接続されている、第２の薄膜トランジスタとを含んでおり、前記第１および第２の薄膜トランジスタと前記少なくとも１つの薄膜ダイオードとは、同一の半導体膜から形成された半導体層を有し、前記第１および第２の薄膜トランジスタの半導体層は、何れも、ソースおよびドレイン領域と、これらの領域の間に位置するチャネル領域とを含み、前記第１の薄膜トランジスタの特性と前記第２の薄膜トランジスタの特性とは異なっている。
【発明の効果】
【００３４】
本願発明によれば、薄膜ダイオードを利用した光センサー部を備えた半導体装置において、画素用の薄膜トランジスタ、および、光センサー部で使用される薄膜トランジスタの特性を、それぞれの薄膜トランジスタに要求される特性に応じて制御することができる。
【図面の簡単な説明】
【００３５】
【図１】（Ａ）は、本発明による第１の実施形態の半導体装置１００の構成を例示する平面図であり、（Ｂ）は、（Ａ）に示す光センサー部２００の構成を例示する回路図である。また、（Ｃ）は画素用ＴＦＴ、保持ＴＦＴおよび光センサーＴＦＤの断面図である。
【図２】本発明による第１の実施形態の半導体装置を用いた表示装置の一例を示す模式的な断面図である。
【図３】チャネル領域へのボロン注入量を変化させた場合の、保持ＴＦＴの遮光層の電位Ｖｌｓとオン電流Ｉｏｎとの関係を示すグラフである。
【図４】遮光層を有していないＴＦＴにおけるＶｇ−Ｉｄ特性を例示するグラフである。
【図５】保持ＴＦＴにおいて、ＬＤＤ領域の抵抗値Ｌｏｆｆとオフ電流Ｉｏｆｆとの関係を例示するグラフである。
【図６】（Ａ）〜（Ｃ）は、本発明による第２の実施形態の半導体装置の製造工程を示す模式的な断面図である。
【図７】（Ｄ）〜（Ｆ）は、本発明による第２の実施形態の半導体装置の製造工程を示す模式的な断面図である。
【図８】（Ｇ）〜（Ｉ）は、本発明による第２の実施形態の半導体装置の製造工程を示す模式的な断面図である。
【図９】本発明による実施形態の他のアクティブマトリクス基板の構成を示す図である。
【図１０】本発明による実施形態の他のアクティブマトリクス基板の構成を示す平面図である。
【図１１】従来の光センサー部の構成を示す回路図である。
【図１２】（ａ）〜（ｃ）は、バックライト光のみを利用してセンシングを行う方式の一例を説明するための模式図である。
【図１３】図１２に示すセンシング方式におけるセンサーの動作タイミングを例示する図である。
【発明を実施するための形態】
【００３６】
（第１の実施形態）
本実施形態の半導体装置は、光センサー部を備えたアクティブマトリクス基板である。本実施形態のアクティブマトリクス基板は、液晶表示装置や有機ＥＬ表示装置などの表示装置に広く適用され得る。特に、タッチパネル機能を備えた液晶表示装置に好適に用いられる。
【００３７】
図１（Ａ）は、本実施形態の半導体装置１００の一例を示す模式的な平面図であり、図１（Ｂ）は、半導体装置１００における光センサー部２００の構成を示す回路図である。図１（Ｃ）は、半導体装置１００に用いられる画素用ＴＦＴ、保持ＴＦＴおよび光センサーＴＦＤの一例を示す模式的な断面図である。
【００３８】
半導体装置１００は、アクティブマトリクス型の表示装置における背面基板として使用される。図示する例では、Ｒ、Ｇ、Ｂ画素からなるカラー表示画素２個に対して１つの光センサー部を設ける構成を示している。
【００３９】
図１（Ａ）に示すように、半導体装置１００は、マトリクス状に配列された複数のＲ、Ｇ、Ｂ画素と、複数の光センサー部２００とを備えている。各画素は、例えばソースバスライン１０８、ゲートバスライン１０６、およびＲＳＴ信号ライン１０２またはＲＷＳ信号ライン１０４によって包囲された領域に形成されている。また、各画素は、画素スイッチング用の薄膜トランジスタ（画素用ＴＦＴ）１０５と画素電極（図示せず）とを有している。ここでは、隣接するＲ、Ｇ、Ｂ画素から構成される画素のセット１０９ａ、１０９ｂを「カラー表示画素」と称する。図示する例では、隣接する２つのカラー表示画素１０９ａ、１０９ｂに対して、１つの光センサー部２００が配置されている。
【００４０】
光センサー部２００は、ＲＳＴ信号ライン１０２と、ＲＷＳ信号ライン１０４との間に配置されている。ＲＳＴ信号ライン１０２およびＲＷＳ信号ライン１０４は、隣接する２つのゲートバスライン１０６の間に設けられている。これらのライン１０２、１０４は、ゲートバスライン１０６と同一の層から形成されている。
【００４１】
画素用ＴＦＴ１０５のソース側は画素用ソースバスライン１０８に接続され、ドレイン側は画素電極に接続されている。画素用ＴＦＴ１０５は、画素用ゲートバスライン１０６からの信号によってオンオフされる。これにより、表示装置において、画素電極と、背面基板に対向して配置された前面基板に形成された対向電極とによって液晶層に電圧を印加できる。
【００４２】
各光センサー部２００は、図１（Ｂ）に示すように、光センサー用薄膜ダイオード（光センサーＴＦＤ）２０２を含む受光部と、光センサーＴＦＤ２０２で生じる光電流を蓄積する容量２０６と、光センサーＴＦＤ２０２と容量２０６との間に配置された薄膜トランジスタ２０４と、信号増幅用の薄膜トランジスタ（バッファＴＦＴ）２０８とを有している。光センサーＴＦＤ２０２は、薄膜トランジスタ２０４を介して、容量２０６およびバッファＴＦＴ２０８のゲートに接続されている。薄膜トランジスタ２０４は、光センサーＴＦＤ２０２で生じた光電流を容量２０６に蓄積した状態で一定期間保持し、かつ、適当なタイミングで一括して読み取るように制御する。本明細書では、このような機能を有する薄膜トランジスタ２０４を、保持ＴＦＴと称する。光センサー部２００では、保持ＴＦＴ２０４がオフ状態の間、光電流が容量２０６に保持される。
【００４３】
本実施形態では、保持ＴＦＴ２０４および画素用ＴＦＴ１０５の半導体層１４０、１３０は同一の半導体膜を用いて形成されているが、これらのＴＦＴの特性は、それぞれに要求されるオン特性、オフ特性に応じて制御され、互いに異なっている。「ＴＦＴの特性が異なる」とは、閾値電圧、オフリーク電流などが異なることを含む。
【００４４】
例えば、保持ＴＦＴ２０４の閾値電圧と、画素用ＴＦＴ１０５の閾値電圧とが異なっていてもよい。この場合、画素用ＴＦＴ１０５の閾値電圧が保持ＴＦＴ２０４の閾値電圧よりも高くてもよい。これにより、保持ＴＦＴを画素ＴＦＴよりも低い駆動電圧で、動作させることができ、所定のオン特性を確保しながら、できる限り低い電圧で動作させることができる。この結果、センサー回路を表示装置に組み込みながらも、消費電流の増加を抑制できる。
【００４５】
保持ＴＦＴ２０４および画素用ＴＦＴ１０５の間で、チャネル領域の不純物濃度を異ならせることによって、これらのＴＦＴの閾値電圧を異ならせてもよい。これにより、保持ＴＦＴ２０４および画素用ＴＦＴ１０５が同じ構造（例えば後述するＬＤＤ構造）を有する場合であっても、これらのＴＦＴ１０５、２０４のオン特性およびオフ特性を異ならせることが可能になる。
【００４６】
また、保持ＴＦＴ２０４および画素用ＴＦＴ１０５のオフリーク電流が互いに異なっていてもよい。好ましくは、保持ＴＦＴ２０４のオフリーク電流は、画素用ＴＦＴ１０５のオフリーク電流よりも小さい。光センサー部２００では、光センサーＴＦＤ２０２に生じた微小な光電流をセンサ信号として正確に変換するためには、容量２０６に保持する保持期間、すなわち保持ＴＦＴ２０４がオフ状態の期間において、保持ＴＦＴ２０４のリーク電流を小さく抑える必要がある。リーク電流が大きいと、容量２０６に保持された電荷量が減少し、センシング特性が低下するおそれがあるからである。
【００４７】
保持ＴＦＴ２０４のオフリーク電流を小さく抑えるために、保持ＴＦＴ２０４の半導体層は、チャネル領域とソース領域・ドレイン領域との間の少なくとも一方に低濃度不純物領域（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ、以下「ＬＤＤ領域」と略すことがある）を有していてもよい。このＬＤＤ領域は、ゲート電極と重なっていない、すなわちゲート電極よりもソース・ドレイン領域側にオフセットして設けられていることが好ましい。このような構造を「ＬＤＤ構造」という。ＬＤＤ構造では、ＬＤＤ領域によって、ドレイン近傍の電界集中を緩和することができるので、ＬＤＤ領域を有していない（「シングルドレイン構造」）ＴＦＴと比べてオフリーク電流を大幅に低減できる。
【００４８】
保持ＴＦＴ２０４は、ＬＤＤ構造の代わりに、あるいは、ＬＤＤ構造と併せて、１つの半導体層に対して、２つ以上のゲート電極を直列に配置する構造（マルチゲート構造）を有していてもよい。これにより、ソース・ドレイン間に加わる電圧を分散させ、オフリーク電流をより効果的に抑制できる。マルチゲート構造では、１つの半導体層に複数のチャネル領域が形成される（マルチチャネル構造ともいう。）。例えば、半導体層と重なるように３つのゲート電極を直列に配置して、半導体層に３つのチャネル領域を形成してもよい（トリプルゲート構造、トリプルチャネル構造）。
【００４９】
また、保持ＴＦＴ２０４は、半導体層に対してゲート電極と反対側に遮光層を有していることが好ましい。これにより、チャネル領域に光が入射することに起因するリーク電流を低減できる。また、遮光層の電位を固定しておくことにより、バックゲート効果によって半導体層にオフリーク電流が流れることをより効果的に防止できる。
【００５０】
一方、画素用ＴＦＴ１０５にも、前述したように、オフリーク電流が小さいことが要求される。このため、画素用ＴＦＴ１０５も、ＬＤＤ構造を有することが好ましい。また、マルチゲート構造を有することが好ましい。なお、画素用ＴＦＴ１０５および保持ＴＦＴ２０４が何れもＬＤＤ構造を有する場合、これらのＴＦＴのＬＤＤ領域の不純物濃度は互いに異なっていてもよい。これにより、画素用ＴＦＴ１０５および保持ＴＦＴ２０４のオフリーク特性を、それぞれに要求される特性に応じて制御できる。
【００５１】
以下、図１（Ｃ）を参照しながら、本実施形態における画素用ＴＦＴ１０５、保持ＴＦＴ２０４および光センサーＴＦＤ２０２の構成をより具体的に説明する。ここでは、画素用ＴＦＴ１０５および保持ＴＦＴ２０４として、ＬＤＤ構造を有するシングルゲート構造のＴＦＴを例示しているが、ＴＦＴ構造はこれに限定されない。
【００５２】
画素用ＴＦＴ１０５、保持ＴＦＴ２０４および光センサーＴＦＤ２０２は、何れも同一の基板１１１上に、下地膜１１３、１１４を介して形成されている。また、活性領域として、同一の半導体膜から形成された半導体層１３０、１４０、１５０を有している。
【００５３】
画素用ＴＦＴ１０５は、半導体層１３０と、半導体層１３０の上に形成されたゲート絶縁膜１１９と、ゲート絶縁膜１１９の上に設けられたゲート電極１３５と、ゲート電極１３５および半導体層１３０を覆うように形成された保護膜１２０、１２１と、ソースおよびドレイン電極１３７とを備えている。半導体層１３０は、ソースおよびドレイン領域１３３と、これらの領域の間に位置するチャネル領域１３１と、ソースおよびドレイン領域１３３とチャネル領域１３１との間に位置するＬＤＤ領域１３２とを有している。ゲート電極１３５は、チャネル領域１３１と重なっており、かつ、ＬＤＤ領域１３２とは重なっていない。また、ソースおよびドレイン領域１３３は、保護膜１３０に形成されたコンタクトホール内で、それぞれ、ソースおよびドレイン電極１３７と接続されている。
【００５４】
保持ＴＦＴ２０４は、画素用ＴＦＴ１０５と同様に、ＬＤＤ構造を有している。具体的には、半導体層１４０と、半導体層１４０の上にゲート絶縁膜１１９を介して設けられたゲート電極１４５と、保護膜１２０、１２１と、ソースおよびドレイン電極１４７とを備えている。半導体層１４０は、ソースおよびドレイン領域１４３と、チャネル領域１４１と、ソースおよびドレイン領域１４３とチャネル領域１４１との間に位置するＬＤＤ領域１４２とを有している。ゲート電極１４５は、チャネル領域１４１と重なっており、かつ、ＬＤＤ領域１４２とは重なっていない。ソースおよびドレイン領域１４３は、保護膜１４０に形成されたコンタクトホール内で、それぞれ、ソースおよびドレイン電極１４７と接続されている。
【００５５】
また、保持ＴＦＴ２０４の半導体層１４０の基板１１１側には、絶縁膜１１３、１１４を介して遮光層１４９が配置されている。遮光層１４９は少なくとも半導体層１４０のチャネル領域１４１と重なるように配置されていればよい。好ましくは、図示するように、半導体層１４０全体と重なるように配置されている。遮光層１４９は、半導体層１４０に基板１１１側から光が入射してリーク電流が生じることを防止する。また、本実施形態では、遮光層１４９はＶＬＳラインに接続され、その電位が固定されている。このため、バックゲート効果により保持ＴＦＴ２０４のオフリーク電流をより効果的に低減できる。
【００５６】
本実施形態では、画素用ＴＦＴ１０５および保持ＴＦＴ２０４は、何れもｎチャネル型ＴＦＴである。好ましくは、これらのＴＦＴのチャネル領域１３１、１４１には、閾値電圧を調整するために、ボロンなどのｐ型不純物がドープされている（チャネルドープ）。ｐ型不純物の濃度は、各ＴＦＴに要求される特性や閾値電圧を考慮して、別個に制御される。
【００５７】
保持ＴＦＴ２０４の基板１１１側に電位が固定された遮光層１４９が設けられていると、遮光層１４９の電位の設定値により、オン特性が変化する。具体的には、遮光層１４９の電位を上げるほどオン電流Ｉｏｎは大きくなり、電位を下げるほどオン電流Ｉｏｎは小さくなる。従って、遮光層１４９の電位をマイナスに設定する場合、保持ＴＦＴ２０４のオン電流Ｉｏｎがスペックを満たすためには、保持ＴＦＴ２０４のチャネル領域１４１におけるｐ型不純物の濃度を、画素用ＴＦＴ１０５のチャネル領域１３１におけるｐ型不純物の濃度よりも低く設定することが好ましい。これにより、画素用ＴＦＴ１０５において所望の特性を確保しつつ、保持ＴＦＴ２０４において、遮光層１４９によるオン電流の低下を抑制して、所望のオン特性を得ることができる。
【００５８】
また、画素用ＴＦＴ１０５および保持ＴＦＴ２０４におけるＬＤＤ領域１３２、１４２のｎ型不純物の濃度も、各ＴＦＴに要求される特性を考慮して、別個に制御されていてもよい。例えば、上記のように、保持ＴＦＴ２０４のチャネル領域のｐ型不純物濃度を低く抑えた場合、チャネルドープによって保持ＴＦＴ２０４のオフリーク電流を十分に低減できない場合がある。このような場合に、保持ＴＦＴ２０４のＬＤＤ領域１４２におけるｎ型不純物の濃度を、画素用ＴＦＴ１０５のＬＤＤ領域１３２におけるｎ型不純物の濃度よりも低く設定してもよい。これにより、画素用ＴＦＴ１０５において所望の特性を確保しつつ、保持ＴＦＴ２０４において、オン特性を確保しつつ、オフリーク電流を所望の範囲まで低減できる。
【００５９】
光センサーＴＦＤ２０２は、ｎ型領域１５３と、ｐ型領域１５４と、これらの間に位置する真性領域１５１とを有する半導体層１５０と、ｎ型領域１５３およびｐ型領域１５４にそれぞれ接続された電極１５７とを備えている。真性領域１５１が受光領域となる。また、半導体層１５０の基板１１１側には、絶縁膜１１３、１１４を介して遮光層１５９が設けられている。遮光層１５９は、半導体層１５０の少なくとも真性領域１５１と重なるように配置されている。遮光層１５９により、基板１１１側から真性領域１５１に光が入射して光電流が生じることを防止できるので、半導体層１５０の上方から真性領域１５１に入射する光をより正確にセンシングすることが可能になる。
【００６０】
なお、本明細書では、「真性領域」とは、ｐ型領域とｎ型領域とによって挟まれ、これらの領域よりも不純物濃度が低い（すなわち抵抗の高い）領域を指す。従って、真性領域は、真性半導体からなる領域であってもよいし、ｐ型領域やｎ型領域よりも低い濃度でｐ型またはｎ型不純物が注入された領域であってもよい。
【００６１】
遮光層１５９の電位は固定されていることが好ましい。遮光層１５９がフローティングしていると、遮光層１５９に電荷がチャージされて光センサーＴＦＤ２０２の特性が変化する可能性がある。遮光層１５９は、保持ＴＦＴ２０４の下方の遮光層１４９と電気的に接続され、かつ、ＶＬＳラインに接続されていてもよい。これにより、遮光層１４９、１５９の電位を共通のラインを用いて固定できるので有利である。
【００６２】
図１（Ｃ）では、光センサーＴＦＤ２０２およびＴＦＴ１０５、２０４の構成のみを示しているが、バッファＴＦＴ２０８も、これらのＴＦＤおよびＴＦＴと同一の半導体膜から形成された半導体層を用いて形成されていることが好ましい。バッファＴＦＴ２０８の構造は、例えばＬＤＤ領域を有しないシングルドレイン構造であってもよい。
【００６３】
信号蓄積用の容量２０６は、ゲート電極層と、上記半導体膜から形成された半導体層とを電極として構成され、その容量はゲート絶縁膜によって形成されていてもよい。
【００６４】
また、図示していないが、光センサーＴＦＤ２０２におけるｐ型領域１５４は、ＲＳＴ信号ラインに接続され、ｎ型領域１５３は、保持ＴＦＴ２０４のドレイン電極１４７に接続されている。保持ＴＦＴ２０４のゲート電極１４５はＣＬＫ信号ラインに接続され、ソース電極１４７は、容量２０６における下部電極（半導体層）に接続され、この容量２０６を経てＲＷＳ信号ラインに接続されている。保持ＴＦＴ２０４のソース電極１４７は、また、バッファＴＦＴ２０８のゲート電極に接続されている。バッファＴＦＴ２０８のドレイン電極はＶＤＤ信号ラインに接続され、ソース電極は出力信号ラインに接続されている。
【００６５】
本実施形態の半導体装置の構成は、図１に示す構成に限定されない。図１（Ａ）では、２つのカラー表示画素１０９ａ、１０９ｂに対して、１個の光センサー部２００が設けられているが、画素の数に対する光センサー部の数（密度）は、分解能に応じて適宜選択できる。例えば、１つまたは３つ以上のカラー表示画素に対して１個の光センサー部２００が設けられていてもよい。また、１つの原色の画素、あるいは複数の画素のセットに対して１つの光センサー部２００が設けられていてもよい。
【００６６】
図１（Ｃ）では、画素用ＴＦＴ１０５および保持ＴＦＴ２０４として、ＬＤＤ構造を有するＴＦＴを示したが、これらのＴＦＴはＬＤＤ構造を有していなくてもよい。また、マルチゲート構造を有していてもよい。さらに、保持ＴＦＴ２０４や光センサーＴＦＤ２０２の背面側に遮光層１４９、１５９が設けられていなくてもよい。
【００６７】
各光センサー部は、複数の光センサーＴＦＤを有していてもよい。例えば、光センサーＴＦＤ２０２に加えて、光センサーＴＦＤ２０２とは検知可能な波長域の異なる他の光センサーＴＦＤを備えていてもよい。あるいは、同じ種類の複数の光センサーＴＦＤを並列に接続し、出力を高めてもよい。
【００６８】
次に、図２を参照しながら、本実施形態の表示装置の構成を、タッチパネルセンサーを備えたタッチパネル液晶表示装置を例に説明する。
【００６９】
図２は、アクティブマトリクス方式のタッチパネル液晶表示装置の一例を示す模式的な断面図である。簡単のため、図１と同様の構成要素には同じ参照符号を付している。
【００７０】
液晶表示装置１０００は、液晶モジュール１８０と、液晶モジュール１８０の背面側に配置されたバックライト１７０とを備えている。液晶モジュール１８０は、透光性を有する背面基板１１１と、背面基板に対向するように配置された前面基板１７１と、これらの基板の間に設けられた液晶層１７７とによって構成される。前面基板１７１の観察者側および背面基板１１１の背面側には、それぞれ、偏光板１７５が設けられている。液晶モジュール１８０は、複数の画素（原色の画素）を有しており、各画素は、画素電極（図示せず）と、画素電極に接続された画素用ＴＦＴ１０５とを有している。また、３つの原色（ＲＧＢ）の画素からなるカラー表示画素のそれぞれに隣接して、光センサーＴＦＤ２０２を含む光センサー部が配置されている。
【００７１】
各画素の観察者側にはカラーフィルター（図示せず）が配置されているが、光センサー部の観察者側にはカラーフィルターが設けられていないことが好ましい。光センサー部の観察者側にカラーフィルターが設けられていると、光センサー部を構成する光センサーＴＦＤ２０２の感度が低下するおそれがあるからである。
【００７２】
光センサーＴＦＤ２０２とバックライト１７０との間には遮光層１５９が配置されている。従って、バックライト１７０からの光１９１は遮光層１５９により遮光され、裏面から（背面基板１１１側から）光センサーＴＦＤ２０２に入射しない。なお、遮光層１５９は、少なくとも、バックライト１７０の光が、光センサーＴＦＤ２０２の真性領域に入らないように配置されていればよい。
【００７３】
光センサー部は、表示装置１０００に入射する外光１９３を利用して、画面に接触している物体のセンシングを行うことができる。または、バックライト１７０から出射される光（バックライト光）を利用して、画面に接触している物体のセンシングを行ってもよい。あるいは、外光１９３およびバックライト光１９１の両方を利用してセンシングを行うことが可能となるように構成されていてもよい。例えば表示装置１０００の使用環境によって十分な外光１９３が表示領域内に入射しないことがあるが、このような場合であっても、バックライト光１９１を利用したセンシングを行うことができる。
【００７４】
バックライト光１９１を利用したセンシングは以下のように行うことができる。バックライト光１９１は、表示パネルを通過してパネル表面に達する。ここで指腹などの物体によって反射されると、表示領域内に配置された光センサー部に入射する。従って、光センサー部に入射する光をセンシングすることにより、画面に接触している物体を検知できる。バックライト光１９１を利用する場合には、光センサーＴＦＤ２０２として、バックライト光１９１を検知可能なＴＦＤを用いる必要がある。
【００７５】
バックライト１７０は、可視光に加えて赤外光も出射することが好ましい。これにより、光センサー部は、バックライト光１７０から出射される赤外光を利用してセンシングを行うことも可能となる。
【００７６】
ここで、赤外光を利用したセンシングが有利である理由を説明する。バックライトから出射される可視光（「バックライト可視光」と称する。）を利用してセンシングを行う場合、表示パネルにおける「黒」が表示されている画素では、液晶層１７７を通過したバックライト可視光は、観察者側の偏光板に遮断されて、画面に接触している物体に到達しない。このため、バックライト可視光を利用すると、表示によってセンシング感度が低下する可能性がある。これに対し、バックライトから出射する赤外光を利用してセンシングを行うと、上述したような表示依存性の問題を克服できる。赤外光は、可視光と異なり、黒が表示されている画素であっても偏光板を透過する。このため、赤外光を利用すると、表示にかかわらず、所定の感度でセンシングを行うことが可能となる。
【００７７】
赤外光を利用したセンシングを行う場合、光センサーＴＦＤ２０２として、赤外光（波長：０．７μｍ以上、エネルギー：１．７ｅＶ以下）を検知し得るＴＦＤを用いる。光センサーＴＦＤ２０２は、赤外光のみでなく可視光も検知可能であってもよい。赤外光によるセンシングを主に行う場合には、光センサーＴＦＤ２０２は、可視光より高い感度で赤外光を検知し得ることが好ましい。可視光および赤外光によるセンシングを併用する場合には、各光センサー部において、高い感度で可視光を検知し得る第１の光センサーＴＦＤと、赤外光を検知し得る第２の光センサーＴＦＤとを並列に接続してもよい。なお、光センサーＴＦＤが検知し得る光の波長の範囲は、例えば半導体層の厚さ、結晶粒径、半導体層上部の各層の厚さ、半導体層と遮光層の層間膜（ベースコート）の厚さなどによって適宜調整され得る。
【００７８】
次に、表示装置１０００において、光センサー部によるセンシング動作の一例を説明する。
【００７９】
１）充電期間：まず、ＲＳＴラインにマイナス７Ｖ（−７Ｖ）の電位をかけることで、光センサーＴＦＤ２０２は逆バイアス状態となる。このとき、同時にＣＬＫラインにプラス電位をかけることで、保持ＴＦＴ２０４をオン状態にしておく。この状態で、光センサーＴＦＤ２０２に光が入射して光リークが生じると、光センサーＴＦＤ２０２のｎ型領域の側の電位が低下する。光センサーＴＦＤ２０２を介して、ＲＷＳ容量信号ライン（０Ｖ）の容量を介してノード２０９にマイナスの電界が生じる。
【００８０】
２）保持期間：所定の期間が経過した後に、保持ＴＦＴ２０４をオフ状態とすると、光リーク電流によりマイナスとなったノード２０９の電位が低下したまま保たれる。
【００８１】
３）読み出し期間：読み出し時には、ＲＷＳ電位をプラスにする（１２Ｖ）ことで、バッファＴＦＴ２０８に印加されているゲート電圧が変化する。バッファＴＦＴ２０８のドレイン側にはＶＤＤ信号ラインよりＶＤＤ信号が印加されている。上記のようにゲート電圧が変動すると、ソース側に接続された出力（ＯＵＴ）信号ラインへ流れる電流値が変化するため、その電気信号を出力信号ラインから取り出すことができる。
【００８２】
４）この後、ＲＳＴラインから光センサーＴＦＤ２０２に順方向に電流を流して（ＲＳＴ、ＲＷＳ：０Ｖとする）、ＲＳＴ信号を容量２０６に書き込み、容量２０６の電位をリセットする。
【００８３】
上記１）〜４）の動作をスキャンしながら繰り返すことにより、外光およびバックライト光を利用した光センシングが可能になる。
【００８４】
本実施形態を、バックライトから出射される赤外光のみを利用したセンシング方式に適用することもできる。このセンシング方式は、例えば本出願人による国際公開第２０１１／０４００９０号、国際公開第２０１１／０４００９１号、国際公開第２０１１／０４００９３号などに記載されている。上記の出願には、上述の光センサーＴＦＤ２０２に加えて、環境光を検出するためのＴＦＤを設けることによって、環境光に含まれる赤外線の影響を取り除く方式が記載されている。
【００８５】
具体的には、まず、図１２（ａ）に示すように、バックライトをオンとして光センサーＴＦＤでセンシングを行う。光センサーＴＦＤでは、バックライト光（シグナル光）のみでなく、環境光も検知される。次いで、図１２（ｂ）に示すように、バックライトをオフとし、環境光検知用ＴＦＤを用いて、環境光のみを検知する。この後、バックライトオン時のセンサー信号と、環境光検知用ＴＦＤによるバックライトオフ時のセンサー信号との差分を求めることによって、図１２（ｃ）に示すように、シグナル光のみによるセンサー信号を求めることができる。この方式では、図１３に示すように、光センサーＴＦＤでセンシングを行った後、センサー信号を読み出すまでの期間が「保持期間」となる。本実施形態によると、保持ＴＦＴ２０４をオフ状態とすることにより、この保持期間において、ノード２０９の電位を保つことができる（上記２））。
【００８６】
なお、上記方式を用いると、バックライトを常時オンとする方式と比べて、バックライトをオンにする時間を短くできるので、消費電力を低減できる。
【００８７】
本実施形態は、タッチパネル液晶表示装置に限定されず、イメージセンサーや指紋センサー機能付きの表示装置にも適用できる。上述した光センサー部２００は、イメージセンサーや指紋センサーとして用いることもできる。イメージセンサーや指紋センサーとして用いる場合、画面に押し付けられた画像や指紋を検出するために、一般に、タッチセンサーよりも高い解像度が要求される。解像度は、画素に対する光センサー部の数が多いほど高くなるので、用途に応じて光センサー部の数を適宜調整すればよい。なお、図１（Ａ）に示すように２つのカラー表示画素に対して１つの光センサー部を配置すれば、名刺などの画像の読み取りが可能な十分な解像度を確保できる。さらに、光センサー部の観察者側にカラーフィルターを配置して、カラーフィルターを介した光を光センサー部で受光することにより、光センサー部をカラーイメージセンサーとして機能させることもできる。
【００８８】
ここで、保持ＴＦＴにおいて、遮光層の電位、チャネル領域へのＰ型不純物（ここではボロン）の濃度、およびＬＤＤ領域の抵抗値と、ＴＦＴの特性との関係を検討したので、その結果を説明する。
【００８９】
図３は、チャネル領域へのボロン注入量を変化させた場合の、保持ＴＦＴの遮光層の電位Ｖｌｓとオン電流Ｉｏｎとの関係を示すグラフである。図３の横軸は、遮光層の電位（固定）（Ｖ）、縦軸は、ドレイン・ソース間電圧Ｖｄｓ：０．１Ｖ、ゲート・ソース間電圧Ｖｇｓ：５Ｖのときのオン電流Ｉｏｎ（Ａ）をそれぞれ表わしている。また、図３の直線Ｃ１は、チャネル領域のボロン濃度が２．６×１０17／ｃｍ3のときの遮光層の電位Ｖｌｓとオン電流Ｉｏｎとの関係を示すグラフである。同様に、直線Ｃ２、Ｃ３は、それぞれ、チャネル領域のボロン濃度が３．８×１０17／ｃｍ3、および５．０×１０17／ｃｍ3のときの遮光層の電位Ｖｌｓとオン電流Ｉｏｎとの関係を示すグラフである。
【００９０】
図３からわかるように、遮光層の電位Ｖｌｓおよびチャネル領域のボロン濃度によってオン電流Ｉｏｎが変化する。具体的には、遮光層の電位Ｖｌｓが低くなるにつれて、オン電流Ｉｏｎが低下する。また、チャネル領域のボロン濃度（ボロン注入量）が高くなるほど、オン電流Ｉｏｎが小さくなる。ボロン濃度が高くなると、キャリアが不純物（ボロン）に散乱される原因となり、移動度が落ちるからと考えられる。
【００９１】
従って、遮光層を設けることによるオン電流Ｉｏｎの低下を、ボロン濃度を低く抑えることによって補償できる。例えば、遮光層の電位Ｖｌｓが−８Ｖと低い場合であっても、チャネル領域のボロン濃度をＣ１の濃度以下に抑えることによって、所望のオン電流Ｉｏｎ（例えば１×１０-7Ａ以上）を確保できる。
【００９２】
本実施形態では、保持ＴＦＴのチャネル領域におけるボロン濃度を他のＴＦＴとは独立して制御する。このため、他のＴＦＴに求められる特性にかかわらず、保持ＴＦＴのチャネル領域のボロン濃度を、所望のオン特性および遮光層の電位Ｖｌｓに応じて最適化できる。
【００９３】
なお、保持ＴＦＴに遮光層を形成しなければ、遮光層の電位Ｖｌｓによるオン特性の低下は生じなくなる。しかしながら、遮光層を形成しないと、ＴＦＴの半導体層のチャネル領域に光が入射することによってリーク電流が生じ、ＴＦＴのオフ特性が低下するおそれがある。
【００９４】
図４は、遮光層を有していないＴＦＴにおけるＶｇ−Ｉｄ特性を例示するグラフである。保持ＴＦＴでは、ゲート電圧Ｖｇが０以下のときのリーク電流が例えば１×１０-13Ａ／個以上（図４に示す範囲Ａ）であれば、光センサー部によるセンシング特性が低下するおそれがある。図４からわかるように、チャネル領域に光が入射すると（照度：１００００ｌｘ、曲線Ｄ２）、チャネル領域に光がほとんど入射しない場合（照度：０ｌｘ、曲線Ｄ１）よりもリーク電流が増加する。この例では、光によるリーク電流は例えば１×１０-11Ａ／個近くまで増加し、範囲Ａに入っている。従って、保持ＴＦＴの少なくともチャネル領域を十分に遮光することが好ましいことがわかる。
【００９５】
図５は、保持ＴＦＴにおいて、ＬＤＤ領域の抵抗値Ｌｏｆｆとオフ電流Ｉｏｆｆとの関係を例示するグラフである。横軸はＬＤＤ領域の抵抗値Ｌｏｆｆ（ｋΩ／□）を表わしている。ＬＤＤ領域における不純物濃度（ここではリン濃度）が高いほど、抵抗値Ｌｏｆｆは低くなる。縦軸は、ドレイン・ソース間電圧Ｖｄｓ：７Ｖ、ゲート・ソース間電圧Ｖｇｓ：−３Ｖのときのオフ電流Ｉｏｆｆ（Ａ）を表わしている。
【００９６】
保持ＴＦＴでは、オフ電流Ｉｏｆｆが例えば４×１０-13Ａ以上になると（図５に示す範囲Ｂ）、光センサー部のセンシング特性が低下するおそれがある。図５からわかるように、ＬＤＤ領域の抵抗値Ｌｏｆｆを高めることによって、オフ電流Ｉｏｆｆを小さく抑えることができる。図示する例では、抵抗値Ｌｏｆｆが５０ｋΩ／□以上であれば、オフ電流Ｉｏｆｆを４×１０-13Ａよりも十分に小さくできる。また、抵抗値Ｌｏｆｆが１０ｋΩ／□では、オフ電流Ｉｏｆｆは６×１０-13Ａまで増加し、範囲Ｂに入る。
【００９７】
従って、保持ＴＦＴのＬＤＤ領域の抵抗値Ｌｏｆｆを他のＴＦＴとは独立して制御することによって、他のＴＦＴに求められる特性にかかわらず、ＬＤＤ領域の抵抗値Ｌｏｆｆを最適化でき、保持ＴＦＴに求められるオフ特性を確保できる。
【００９８】
図３〜図５に示す結果からわかるように、保持ＴＦＴに遮光層を設け、かつ、保持ＴＦＴのチャネル領域に対するボロンの注入量を、他のＴＦＴとは別個に最適化することにより、保持ＴＦＴに要求される特性を実現できる。必要に応じて、保持ＴＦＴのＬＤＤ領域に対するリンの注入量を、他のＴＦＴとは別個に最適化してもよい。
【００９９】
特に、保持ＴＦＴにおいて、所望のオン特性を得るために、チャネル領域へのボロン注入量を低く抑えた結果、チャネルドープによってオフリーク電流を十分に低減できない場合がある。このような場合に、ＬＤＤ領域へのリン注入量を制御してＬＤＤ領域の抵抗を最適化すると、オフリーク電流を所望の範囲まで低減できる。従って、所望のオフ特性およびオン特性を両立することが可能になる。
【０１００】
（第２の実施形態）
以下、図面を参照しながら、本発明による半導体装置の第２の実施形態を説明する。本実施形態は、光センサー部を備えた表示装置である。
【０１０１】
以下、本実施形態の表示装置の構成を、タッチセンサー付きの液晶表示装置を例に説明する。
【０１０２】
本実施形態の表示装置は、表示領域と、表示領域の周辺に位置する額縁領域とを有している。表示領域は、複数の画素と、複数の光センサー部とを有している。画素および光センサー部の構成は、第１の実施形態で前述した構成と同様であってもよい。すなわち、各画素は、画素電極と、画素用ＴＦＴとを含んでいる。各光センサー部は、少なくとも１つの光センサーＴＦＤ、容量および保持ＴＦＴを含んでいる。額縁領域には、各画素を駆動するための表示用の駆動回路が設けられている。駆動回路は、一般に、ｎ型ＴＦＴおよびｐ型ＴＦＴを含んでいる。ここでは、駆動回路を構成するＴＦＴを駆動回路用ＴＦＴと呼ぶ。
【０１０３】
駆動回路用ＴＦＴ、画素用ＴＦＴ、保持ＴＦＴおよび光センサーＴＦＤは、同一基板上に形成されている。また、これらのＴＦＴおよびＴＦＤは、活性領域として、同一の半導体膜から形成された半導体層を有していることが好ましい。また、これらのＴＦＴおよびＴＦＤは、共通のプロセスで形成されていることが好ましい。
【０１０４】
本実施形態では、駆動回路用ＴＦＴと保持ＴＦＴとでは、例えば閾値電圧、オフリーク特性などの特性が互いに異なっている。これらのＴＦＴの特性は、前述の実施形態と同様に、ＴＦＴ構造、チャネル領域の不純物濃度、ＬＤＤ領域の不純物濃度、遮光層の有無などによって制御され得る。なお、駆動回路用ＴＦＴ、保持ＴＦＴおよび画素用ＴＦＴの間で、各ＴＦＴの特性がそれぞれ異なっていてもよい。
【０１０５】
以下、図面を参照しながら、駆動回路用ＴＦＴ、画素用ＴＦＴ、保持ＴＦＴおよび光センサーＴＦＤを共通のプロセスで製造する方法の一例を説明する。
【０１０６】
まず、図６（Ａ）に示すように、ガラス基板などの基板３０１上に遮光層３０２ｓ、３０２ｄをパターン形成した後、遮光層３０２ｓ、３０２ｄを覆うようにベースコート絶縁膜を形成する。遮光層３０２ｓ、３０２ｄは、それぞれ、保持ＴＦＴおよびＴＦＤに対する基板裏面方向からの光を遮ることができるように配置される。
【０１０７】
遮光層３０２ｓ、３０２ｄは、例えば次のようにして形成される。ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法などによって基板３０１表面上に、遮光層となる金属膜または絶縁膜を形成する。金属膜として、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌなどの元素を主成分とする膜を用いることができる。絶縁膜としては例えばＳｉ膜を用いることができる。金属膜または絶縁膜の厚さは例えば５０ｎｍ以上であることが好ましい。
【０１０８】
ベースコート絶縁膜として、例えばＣＶ法によってシリコン酸化膜やシリコン窒化膜を形成してもよい。ベースコート絶縁膜は単層であってもよいし、多層構造を有していてもよい。ベースコート絶縁膜の厚さは例えば１００ｎｍ以上５００ｎｍ以下である。ここでは、ベースコート絶縁膜として、プラズマＣＶＤ法を用いて、窒化ケイ素膜３０３および酸化ケイ素膜３０４をこの順で形成する。
【０１０９】
なお、ここでは、保持ＴＦＴおよびＴＦＤの背面側に遮光層をそれぞれ配置するが、これらの遮光層が配置されなくてもよい。あるいは、他のＴＦＴの背面側にも遮光層が配置されていてもよい。
【０１１０】
次いで、図６（Ｂ）に示すように、酸化ケイ素膜３０４上に半導体膜３０６を形成する。ここでは、半導体膜３０６として、結晶質シリコン膜を形成する。半導体膜３０６の厚さは例えば４０ｎｍ以上３００ｎｍ以下である。結晶質シリコン膜は、酸化ケイ素膜３０４上に非晶質シリコン膜を堆積し、これを結晶化することによって形成してもよい。結晶化方法は特に限定しないが、例えば触媒元素を用いて結晶化を行ってもよいし、エキシマレーザーなどを用いて低温で結晶化させてもよい。
【０１１１】
一例として、触媒元素を用いて非晶質シリコン膜を結晶化させる方法を説明する。まず、プラズマＣＶＤ法やスパッタ法などの公知の方法で、非晶質シリコン膜（厚さ：例えば２０ｎｍ以上１５０ｎｍ以下）を形成する。この後、非晶質シリコン膜の表面の一部または全体に、結晶化を促進する触媒元素を添加する。本実施形態では、蒸着法やスパッタ法などにより触媒元素からなる薄膜（ここではニッケル膜）を非晶質シリコン膜上に形成する。なお、触媒元素の添加は、重量換算で１〜１０ｐｐｍ程度、例えば５ｐｐｍの触媒元素（ニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布することによって行ってもよい。触媒元素としては、ニッケル（Ｎｉ）以外に、鉄（Ｆｅ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、パラジウム（Ｐｄ）、銅（Ｃｕ）からなる群から選ばれた一種または複数種の元素を用いてもよい。これらの元素よりも触媒効果は小さいが、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）等も触媒元素として機能する。次に、非晶質シリコン膜に対して加熱処理を行い、非晶質シリコン膜を結晶化させて結晶質シリコン膜を得る。ここでは、非晶質シリコン膜に対してレーザーアニールを行い、ニッケル薄膜と非晶質シリコン膜とを反応させ、これらの膜の界面に結晶質シリコンを形成する。この後、エッチングなどによって未反応のニッケル膜および珪化ニッケルの層を除去する。次いで、残ったシリコン膜にさらにレーザーアニールを行い、さらなる結晶化を行う。このようにして、結晶質シリコン膜を得る。
【０１１２】
なお、レーザーアニールの代わりに、炉を用いて、不活性雰囲気下、例えば窒素雰囲気下にて加熱処理を行ってもよい。加熱処理としては、５００〜６５０℃で３０分〜４時間のアニール処理を行うことが好ましい。あるいは、ランプを熱源として用いるＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置で結晶化を行ってもよい。
【０１１３】
続いて、図６（Ｃ）に示すように、フォトリソグラフィにより、半導体膜３０６の不要な領域を除去して素子間分離を行う。これにより、駆動回路用のｎ型ＴＦＴの活性領域（ソース・ドレイン領域、チャネル領域）となる半導体層３１１ｎ、駆動回路用のｐ型ＴＦＴの活性領域となる半導体層３１１ｐ、画素用ＴＦＴの活性領域となる半導体層３１１ｔ、保持ＴＦＴの活性領域となる半導体層３１１ｓ、および、光センサーＴＦＤの活性領域（ｎ+型／ｐ+型領域、真性領域）となる半導体層３１１ｄが形成される。半導体層３１１ｔ、３１１ｓ、３１１ｄは、基板３０１のうち表示領域となる領域内に配置され、半導体層３１１ｎ、３１１ｐは、表示領域となる領域の外側に配置される。
【０１１４】
次に、図７（Ｄ）に示すように、半導体層３１１ｎ、３１１ｐ、３１１ｔ、３１１ｓ、３１１ｄを覆うゲート絶縁膜３１３を形成する。ゲート絶縁膜３１３として、例えばＣＶＤ法によりシリコン酸化膜やシリコン窒化膜を形成してもよい。シリコン酸化膜を形成する場合には、原料ガスとしてＳｉＨ4およびＮ2Ｏ（またはＯ2）用いてプラズマＣＶＤ法を行ってもよい。ゲート絶縁膜３１３は単層であってもよいし、多層構造を有していてもよい。ゲート絶縁膜３１３の厚さは例えば１０ｎｍ以上１２０ｎｍ以下である。
【０１１５】
続いて、各半導体層のドーズ量を調整するために、各半導体層にボロン（Ｂ）やインジウム（Ｉｎ）などのｐ型不純物３１５をイオン注入する。本実施形態では、例えば注入エネルギーを１０ＫｅＶ以上８０ＫｅＶ以下、ドーズ量を５×１０11（ｉｏｎ／ｃｍ2）以上５×１０12（ｉｏｎ／ｃｍ2）以下に設定してイオン注入を行う。注入後のこれらの半導体層のｐ型不純物の濃度は、５×１０16（個／ｃｍ3）以上５×１０17（個／ｃｍ3）以下であることが好ましい。
【０１１６】
本実施形態では、この注入工程において、半導体層３１１ｎ、３１１ｐ、３１１ｔ、３１１ｓおよび３１１ｄに対するｐ型不純物３１５の注入量をそれぞれ異ならせる。例えば、異なる注入マスク（レジストマスク）を用いて、注入条件の異なる複数回のイオン注入工程を行ってもよい。あるいは、グレートーンマスクを形成し、これを介してイオン注入を行うことによって、各半導体層に対する注入量を異ならせることができる。
【０１１７】
ｎ型ＴＦＴの半導体層３１１ｎ、３１１ｔ、３１１ｓにｐ型不純物を注入すると（チャネルドープ）、その電流―電圧曲線を高電圧側にシフトさせることができる。従って、ゲート電圧Ｖｇ＝０のときにドレイン電流Ｉｄが最小値（オフ状態）となるように調整することは可能である。ただし、閾値電圧も高電圧側にシフトしてしまうため、ＴＦＴごとに所望のオフ特性およびオン特性が得られるように、ｐ型不純物の濃度を調整する。また、ＴＦＴの下方に、電位を固定した遮光層を有する場合、その電位も考慮して、ｐ型不純物の濃度を最適化する（図３）。なお、ｐ型ＴＦＴの半導体層３１１ｐや光センサーＴＦＤの半導体層３１１ｄにはｐ型不純物を注入しなくてもよい。
【０１１８】
例えば、保持ＴＦＴとなる半導体層３１１ｓのボロンドーズ量を２×１０12／ｃｍ2以上４×１０12／ｃｍ2以下とし、画素用ＴＦＴとなる半導体層３１１ｔのボロンドーズ量を３．８×１０12／ｃｍ2とする。この方法で製造される保持ＴＦＴのチャネル領域の不純物濃度（ボロン濃度）は２×１０17／ｃｍ3以上４×１０17／ｃｍ3以下、画素用ＴＦＴのチャネル領域の不純物濃度（ボロン濃度）は３．８×１０17／ｃｍ3となる。
【０１１９】
次いで、図７（Ｅ）に示すように、ゲート絶縁膜３１３上に、ＴＦＴの半導体層３１１ｎ、３１１ｐ、３１１ｔ、３１１ｓの一部と重なるように、ゲート電極３１６ｎ、３１６ｐ、３１６ｔ、３１６ｓをそれぞれ形成する。また、半導体層３１１ｔの上には、補助容量の上部電極３１６ｃを形成する。
【０１２０】
なお、図示する例では、画素用ＴＦＴの半導体層３１１ｔに２つのゲート電極３１６ｔを形成し（ダブルゲート構造）、他のＴＦＴの半導体層には１つのゲート電極を形成しているが、各ＴＦＴのゲート構造はこれに限定されない。保持ＴＦＴの半導体層３１１ｓ上に２つまたは３つのゲート電極を形成し、ダブルゲート構造やトリプルゲート構造にしてもよい。
【０１２１】
ゲート電極３１６ｎ、３１６ｐ、３１６ｔ、３１６ｓは、スパッタ法または真空蒸着法などを用いてゲート絶縁膜３１３上に導電膜を堆積し、これをパターニングすることによって形成される。導電膜は、Ｗ、Ｔａ、Ｔｉ、Ｍｏ、Ａｌ等の元素を主成分とする金属膜であることが好ましい。導電膜の厚さは例えば２００ｎｍ以上６００ｎｍ以下である。
【０１２２】
続いて、図７（Ｆ）に示すように、駆動回路用ｐ型ＴＦＴの半導体層３１１ｐおよび光センサーＴＦＤの半導体層３１１ｄの一部にｐ型不純物３１８をイオン注入し、ｐ型の拡散層を形成する。
【０１２３】
具体的には、まず、半導体層３１１ｎ、３１１ｔおよび３１１ｓの全体と、半導体層３１１ｄのｎ型領域（ｎ層）および真性領域（ｉ層）となる領域とを覆うレジストマスク３２５ｎ、３２５ｔ、３２５ｓ、３２５ｄを形成する。次いで、ボロン（Ｂ）やインジウム（Ｉｎ）などのｐ型不純物３１８をイオン注入する。これにより、半導体層３１１ｐのうちゲート電極３１６ｐで覆われていない領域にｐ型不純物３１８が注入され、ソース・ドレイン領域３２７ｐとなる。半導体層３１１ｐのうちゲート電極３１６ｐと重なっており、ｐ型不純物３１８が注入されなかった領域はチャネル領域３２８ｐとなる。また、半導体層３１１ｄのうちレジストマスク３２５ｄで覆われていない領域にｐ型不純物３１８が注入され、ｐ型領域３４０ｄとなる。イオン注入後、レジストマスク３２５ｎ、３２５ｔ、３２５ｓ、３２５ｄを除去する。
【０１２４】
この工程における注入条件は特に限定されない。例えば注入エネルギーを１０ＫｅＶ以上８０ＫｅＶ以下、ドーズ量を５×１０14（ｉｏｎ／ｃｍ-2）以上２×１０16（ｉｏｎ／ｃｍ-2）以下に設定してイオン注入を行う。ソース・ドレイン領域３２７ｐおよびｐ型領域３４０ｄのｐ型不純物の濃度は、１．５×１０20（個／ｃｍ3）以上３×１０21（個／ｃｍ3）以下であることが好ましい。
【０１２５】
続いて、図８（Ｇ）に示すように、駆動回路用ｎ型ＴＦＴの半導体層３１１ｎ、画素用ＴＦＴの半導体層３１１ｔ、保持ＴＦＴの半導体層３１１ｓおよび光センサーＴＦＤの半導体層３１１ｄの一部にｎ型不純物３２０を注入し、ｎ型の拡散層を形成する。
【０１２６】
具体的には、まず、半導体層３１１ｐの全体と、半導体層３１１ｄのｐ型領域および真性領域となる領域とを覆うレジストマスク３２６ｐ、３２６ｄを形成する。次いで、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物３２０をイオン注入する。これにより、半導体層３１１ｎ、３１１ｔ、３１１ｓのうちゲート電極３１６ｎ、３１６ｔ、３１６ｓで覆われていない領域にｎ型不純物３２０が注入される。また、半導体層３１１ｄのうちレジストマスク３２６ｄで覆われていない領域にｎ型不純物３２０が注入される。イオン注入後、レジストマスク３２６ｐ、３２６ｄを除去する。
【０１２７】
この工程における注入条件は特に限定されない。例えば注入エネルギーを１０ＫｅＶ以上１００ＫｅＶ以下、ドーズ量を１×１０12（ｉｏｎ／ｃｍ2）以上１×１０14（ｉｏｎ／ｃｍ2）以下に設定してイオン注入を行う。ｎ型拡散層のｎ型不純物の濃度は、１×１０17（個／ｃｍ3）以上１×１０19（個／ｃｍ3）以下であることが好ましい。
【０１２８】
この後、図８（Ｈ）に示すように、駆動回路用ｎ型ＴＦＴの半導体層３１１ｎ、画素用ＴＦＴの半導体層３１１ｔおよび保持ＴＦＴの半導体層３１１ｓのソース・ドレイン領域となる領域と、光センサーＴＦＤの半導体層３１１ｄのｎ型領域となる領域とにｎ型不純物３２２をさらに注入し、高濃度ｎ型領域を形成する。
【０１２９】
具体的には、まず、半導体層３１１ｐの全体と、半導体層３１１ｔ、３１１ｓのＬＤＤ領域となる領域と、半導体層３１１ｄのｐ型領域および真性領域となる領域とを覆うレジストマスク３３０ｐ、３３０ｔ、３３０ｓ、３３０ｄを形成する。次いで、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物３２２をイオン注入する。これにより、半導体層３１１ｎのうちゲート電極３１６ｎで覆われていない領域にｎ型不純物３２２が注入されて、ソース・ドレイン領域３２７ｎとなる。半導体層３１１ｎのうちゲート電極３１６ｎと重なっており、ｐ型不純物３２０、３２２が注入されなかった領域はチャネル領域３２８ｎとなる。また、半導体層３１１ｔ、３１１ｓのうちレジストマスク３３０ｔ、３３０ｓにもゲート電極３１６ｔ、３１６ｓにも覆われていない領域にｎ型不純物３２２が注入されて、それぞれ、ソース・ドレイン領域３２７ｔ、３２７ｓとなる。半導体層３１１ｔ、３１１ｓのうちゲート電極３１６ｔ、３１６ｓには覆われていないが、レジストマスク３３０ｓ、３３０ｔに覆われ、ｎ型不純物３２２が注入されなかった領域はＬＤＤ領域３２９ｔ、３２９ｓとなる。半導体層３１１ｔ、３１１ｓのうちゲート電極３１６ｔ、３１６ｓと重なっており、ｎ型不純物３２０、３２２が何れも注入されなかった領域はチャネル領域３２８ｔ、３２８ｓとなる。半導体層３１１ｔのうち上部電極３１６ｃと重なる部分は、補助容量の下部電極３４４ｃとなる。さらに、半導体層３１１ｄのうちレジストマスク３３０ｄで覆われていない領域にｎ型不純物３２２が注入され、ｎ型領域３４２ｄが形成される。半導体層３１１ｄのうちｎ型不純物３２０、３２２およびｐ型不純物３１８の何れも注入されていない部分は真性領域３２８ｄとなる。イオン注入後、レジストマスク３３０ｐ、３３０ｔ、３３０ｓ、３３０ｄを除去する。
【０１３０】
この工程における注入条件は特に限定されない。例えば注入エネルギーを１０ＫｅＶ以上１００ＫｅＶ以下、ドーズ量を５×１０14（ｉｏｎ／ｃｍ2）以上１×１０16（ｉｏｎ／ｃｍ2）以下に設定してイオン注入を行う。ｎ型拡散層のｎ型不純物の濃度は、１．５×１０20（個／ｃｍ3）以上３×１０21（個／ｃｍ3）以下であることが好ましい。
【０１３１】
なお、図示するプロセスによると、画素用ＴＦＴのＬＤＤ領域３２９ｔと保持ＴＦＴのＬＤＤ領域３２９ｓとは同じ不純物濃度を有するが、これらの不純物濃度を異ならせることもできる。例えば、ＬＤＤ領域を形成するためのイオン注入工程（図８（Ｇ））を２回に分けて、画素用ＴＦＴのＬＤＤ領域を形成するためのイオン注入工程と、保持ＴＦＴのＬＤＤ領域を形成するためのイオン注入工程とを行い、各工程の注入条件を異ならせてもよい。あるいは、図８（Ｇ）に示すイオン注入工程において、グレートーンマスクを用いて、半導体層３１１ｔ、３１１ｓに対する注入量を異ならせることもできる。
【０１３２】
各ＬＤＤ領域のｎ型不純物濃度は特に限定しないが、後述するように、ｎ型不純物濃度を低く抑えてＬＤＤ領域の抵抗を高めると、オフリーク電流をより低減できる。ただし、ＬＤＤ領域の抵抗が高くなると、オン電流も小さくなってしまう。このため、ＬＤＤ領域のｎ型不純物濃度は、各ＴＦＴに求められるオン特性およびオフ特性に応じて、それぞれ最適化されることが好ましい。
【０１３３】
この後、各半導体層に注入されたｐ型およびｎ型不純物を活性化させるための熱処理を施す。
【０１３４】
続いて、図８（Ｉ）に示すように、層間絶縁膜３５０を形成する。層間絶縁膜３５０としてシリコン酸化膜を形成する場合には、原料ガスとしてＳｉＨ4およびＮ2Ｏ（またはＯ2）を用いてプラズマＣＶＤ法を行ってもよい。層間絶縁膜３５０は単層であってもよいし、多層構造を有していてもよい。ここでは、層間絶縁膜３５０として、窒化ケイ素膜３５１および酸化ケイ素膜３５２をこの順で形成する。必要であれば、水素化のための熱処理を行ってもよい。
【０１３５】
この後、層間絶縁膜３５０に、各ＴＦＴのソース・ドレイン領域と、ＴＦＤのｐ型領域およびｎ型領域とにそれぞれ達するコンタクトホールを形成する。次いで、層間絶縁膜３５０上およびコンタクトホール内部に導電膜を堆積し、パターニングする。これにより、ＴＦＴの電極・配線３５４ｎ、３５４ｐ、３５４ｔ、３５４ｓおよびＴＦＤの電極・配線３５４ｄとを得る。導電膜としては、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌなどの元素を主成分とする金属膜を用いることが好ましい。導電膜の形成は、スパッタ法や真空蒸着法などによって行うことができる。また、導電膜は単層であってもよいし、積層構造を有していてもよい。
【０１３６】
このようにして、駆動回路用ｎ型ＴＦＴ３６１、駆動回路用ｐ型ＴＦＴ３６２、画素用ＴＦＴ３６３、補助容量３６４、保持ＴＦＴ３６５および光センサーＴＦＤ３６６が得られる。
【０１３７】
図示しないが、これらのＴＦＴおよびＴＦＤ上に、平坦化膜を設けてもよい。平坦化膜には、後に形成される画素電極と画素用ＴＦＴとを電気的に接続するための開口部を形成する必要がある。平坦化膜の材料は感光性樹脂であってもよい。この場合、フォトリソグラフィにより、画素用ＴＦＴの上方に開口部を形成できる。続いて、平坦化膜上に画素電極を形成する。画素電極の材料としては、バックライトからの光を透過する透明導電材料（例えばＩＴＯ、ＩＺＯなど）を用いることが好ましい。
【０１３８】
本実施形態の半導体装置の製造方法は、上記方法に限定されない。上記方法では、駆動回路用ＴＦＴとして、シングルドレイン構造のＴＦＴを形成しているが、ＧＯＬＤ（Ｇａｔｅ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造のＴＦＴを形成してもよい。「ＧＯＬＤ構造」とは、例えばＬＤＤ領域がゲート電極によってオーバーラップされた構造をいう。ＧＯＬＤ構造を有するＴＦＴでは、ゲート電極に電圧を印加すると、ゲート電極がオーバーラップしたＬＤＤ領域にキャリアとなる電子が蓄積される。よって、ＬＤＤ領域の抵抗を小さくすることができるので、ＴＦＴの電流駆動力の低下を抑えることができる。なお、ＧＯＬＤ構造のＴＦＴは、前述したＬＤＤ構造（ゲート電極とＬＤＤ領域とが重なっていない構造）のＴＦＴよりもオフリーク電流が大きくなるという欠点があり、画素用ＴＦＴや保持ＴＦＴには適さない。
【０１３９】
また、上記方法では、触媒元素を用いた結晶化方法を詳しく説明したが、非晶質半導体膜に対してレーザーを照射して結晶化を行うこともできる（レーザー結晶化）。
【０１４０】
ただし、触媒元素を用いて非晶質半導体膜を結晶化させると、結晶化された半導体膜は、他の方法（例えばレーザー結晶化）によって結晶化された半導体膜よりも高い結晶性を有するので好ましい。結晶性の高い半導体層を用いてＴＦＴを形成すると、ＴＦＴのオン時の立ち上がり特性（サブスレッショルド特性）を向上できる。すなわち、閾値電圧付近におけるゲート・ソース間電圧に対するドレイン電流の変化をより急峻にできる。
【０１４１】
触媒元素を用いて結晶化された半導体膜から形成された半導体層は、触媒元素を含んでいる。また、半導体層のうち少なくともチャネル領域は、結晶の〈１１１〉晶帯面が配向した領域で主に構成されている。この理由を以下に説明する。
【０１４２】
一般に、触媒元素を用いずに非晶質半導体膜を結晶化させると、半導体膜下地の絶縁体の影響（特に非晶質二酸化ケイ素の場合）で、結晶質半導体膜の面配向は、（１１１）に向きやすい。これに対して、上記方法のように非晶質半導体膜に触媒元素を添加して結晶化させると、触媒元素の半導体化合物が結晶成長のドライビングフォースとなり、隣接する非晶質領域を一方向に向かって次々と結晶化する。このとき触媒元素化合物は、〈１１１〉方向に向かって強く成長する性質があるため、〈１１１〉晶帯面が現れる。
【０１４３】
また、上記方法によると、半導体層の〈１１１〉晶帯面が配向した領域のうちの５０％以上が、（１１０）面配向または（２１１）面配向した領域となる。さらに、個々の結晶ドメイン（ほぼ同一の面方位領域）のサイズ（ドメイン径）は、例えば２μｍ以上１０μｍ以下になる。面配向および面配向の割合、結晶ドメインのドメイン径は、ＥＢＳＰ測定により測定された値である。
【０１４４】
本発明の半導体装置は、光センサー部を備えた表示装置に限定されず、イメージセンサーであってもよい。以下、本発明を適用したイメージセンサーの構成を簡単に説明する。
【０１４５】
イメージセンサーは、２次元に配列された複数の受光部と、画像情報を生成する画像情報生成部とを備える。各受光部は、図１（Ａ）に示す画素と同様の構成を有していてもよい。あるいは、３つの画素（ＲＧＢ画素）から構成されていてもよい。各受光部は上述したような光センサー部を含んでいる。画像情報生成部では、各受光部の光センサー部で生成されたセンシング信号および各受光部の位置に関連づけられた画像情報を生成する。これにより、イメージセンサーで読み取った画像を形成または認証できる。
【０１４６】
第１および第２の実施形態では、図１に示す光センサー部２００を用いた例を説明したが、本発明における光センサー部の構成は図１に示す構成に限定されない。例えば、複数の光センサーＴＦＤを並列に接続し、出力を高めてもよい。
【０１４７】
図９は、複数の光センサーを有する光センサー部４００を備えたアクティブマトリクス基板の一例を示す図である。
【０１４８】
光センサー部４００は、並列に接続された光センサーＴＦＤ４０２ａ、４０２ｂ、４０２ｃと、保持ＴＦＴ４０４と、容量４０６ａ、４０６ｂと、バッファＴＦＴ４０８とを有している。光センサー部４００では、３つの光センサーＴＦＤを用いるため、より大きな光電流を生じさせることができるので、保持ＴＦＴのオフリークに起因するセンシング特性の低下を抑制できる。なお、この例では、１２個の画素、すなわち４個のカラー画素に対して、１つの光センサー部４００が配置されている。
【０１４９】
また、前述したように、本実施形態における保持ＴＦＴは、複数のゲート電極を有するマルチゲート構造を有していてもよい。
【０１５０】
図１０は、トリプルゲート構造を有する保持ＴＦＴを有するアクティブマトリクス基板の一部を示す平面図である。保持ＴＦＴ５０４では、ゲート電極（ゲート配線）が蛇行して半導体層と３箇所で重なっており、半導体層に３つのチャネル領域が形成されている。このような構成により、オフリーク電流をより効果的に低減できる。
【０１５１】
このように、本実施形態によると、画素用ＴＦＴ、保持ＴＦＴおよび駆動回路用ＴＦＴを、それぞれの用途や要求に応じて最適化することができ、求められるデバイス特性を実現できる。よって、光センサー部のセンサー感度を高めるとともに、より高品位な表示を実現することが可能になる。
【０１５２】
また、本実施形態の製造方法によると、上記のような表示装置を、低コストかつ工程数の少ないプロセスで製造できる。特に、上記方法のように、画素用ＴＦＴ、保持ＴＦＴおよび駆動回路用ＴＦＴのソースおよびドレイン領域を形成するためのドーピング工程と、光センサーＴＦＤのｎ型またはｐ型領域を形成するためのドーピング工程とを同時に行うことにより、製造工程をより簡略化できる。
【産業上の利用可能性】
【０１５３】
本発明は、光センサーＴＦＤを有する光センサー部を備えた半導体装置、あるいは、そのような半導体装置を有するあらゆる分野の電子機器に広く適用できる。例えば、本発明を、アクティブマトリクス型液晶表示装置や有機ＥＬ表示装置に適用してもよい。このような表示装置は、例えば携帯電話や携帯ゲーム機の表示画面や、デジタルカメラのモニター等に利用され得る。従って、本発明は、液晶表示装置や有機ＥＬ表示装置が組み込まれた電子機器全てに適用され得る。【０１５４】
本発明は、特に、アクティブマトリクス型の液晶表示装置および有機ＥＬ表示装置などの表示装置、イメージセンサー、光センサー、またはそれらを組み合わせた電子機器に好適に利用できる。特に、ＴＦＤを利用した光センサー機能付きの表示装置、またはそのような表示装置を備えた電子機器に本発明を適用すると有利である。また、ＴＦＤを利用した光センサーと、ＴＦＴを利用した駆動回路とを備えたイメージセンサーに適用することもできる。
【符号の説明】
【０１５５】
１００            半導体装置
１０２            ＲＳＴ信号ライン
１０４            ＲＷＳ信号ライン
１０５            画素用ＴＦＴ
１０６            ゲートバスライン
１０８            ソースバスライン
Ｒ、Ｇ、Ｂ        （原色の）画素
１０９ａ、１０９ｂ    カラー表示画素
２００、４００    光センサー部
２０２、４０２ａ、４０２ｂ、４０２ｃ    光センサーＴＦＤ
２０４            保持ＴＦＴ
２０６            蓄積容量
２０８            バッファＴＦＴ
２０９            ノード
１１１            基板
１４９、１５９      遮光層
１１３、１１４      下地膜
１１９              ゲート絶縁膜
１２０、１２１      層間絶縁膜
１３０、１４０、１５０        半導体層
１３１、１４１      チャネル領域
１３２、１４２      ＬＤＤ領域
１３３、１４３      ソース・ドレイン領域
１３５、１４５      ゲート電極
１３７、１４７      ソース・ドレイン電極
１５１              真性領域（受光領域）
１５３              ｎ型領域
１５４              ｐ型領域
１５７              電極
【図１】
0005512800.tif 000002
【図２】
0005512800.tif 000003
【図３】
0005512800.tif 000004
【図４】
0005512800.tif 000005
【図５】
0005512800.tif 000006
【図６】
0005512800.tif 000007
【図７】
0005512800.tif 000008
【図８】
0005512800.tif 000009
【図９】
0005512800.tif 000010
【図１０】
0005512800.tif 000011
【図１１】
0005512800.tif 000012
【図１２】
0005512800.tif 000013
【図１３】
0005512800.tif 000014