(57)【特許請求の範囲】
【請求項１】
プッシュプル動作が行われるように接続された少なくとも一対の増幅素子と、
前記一対の増幅素子の出力側の各々の間に１次側の両端が接続され、２次側の両端より前記増幅素子から出力される信号を降圧した降圧信号を出力するトランスと、
前記増幅素子の入力側の各々と、前記増幅素子の入力側の位相と同相となる前記降圧信号を出力する前記トランスの２次側の各々と、の間に接続された整流素子と、
前記整流素子を介して前記増幅素子の入力側にバイアス電圧またはバイアス電流を供給するバイアス回路と、
を備え、
前記整流素子は、アノード側が前記トランスの２次側に接続され、カソード側が前記増幅素子の入力側に接続されることを特徴とする増幅器。
【請求項２】
前記トランスの２次側と前記増幅素子の入力側とを接続する負帰還回路を備えることを特徴とする請求項１に記載の増幅器。
【請求項３】
請求項１又は２に記載の増幅器を備えることを特徴とする無線機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器及び無線機器に関する。
【背景技術】
【０００２】
近年、無線機器等に用いられる高周波増幅器（以下、増幅器）は、増幅する周波数が高くなるほど、出力電力（飽和出力）が低下し、入出力特性が悪化することが知られている。
【０００３】
増幅器の入出力特性を改善する技術としては、実開昭６３−４００７０号（実用新案文献１）の公知技術を応用して、ダイオードの整流作用（効果）により、増幅器の入出力特性を改善する技術がある。具体的には、実用新案文献１には、映像増幅器の入力側とグランドとの間に、ダイオードと高域通過フィルタとを直接に接続した構成において、映像信号の高輝度部分に対してはダイオードが遮断状態となる一方、映像信号の低輝度部分に対してはダイオードが導通状態となるバイアス電圧をダイオードに与える技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】実開昭６３−４００７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的に、バイアス電圧を増やすと、ある程度まで増幅器のゲイン及び出力電力（飽和出力）は増加する。そのため、実用新案文献１の技術を用いて、入力電力の一部を整流し、その整流効果によって得られる電圧をバイアス電圧に付加することで、入力電力が大きくなるほどバイアス電圧がより多くかかる（印加される）ことになる。これにより、増幅器のゲイン及び飽和出力は増加する。
【０００６】
前記したように周波数が高い場合、増幅器のゲイン及び飽和出力が低い状態では、周波数の低い場合と比較して入力電力をより多く必要とする。このため、ダイオードの整流効果が発揮され、増幅器の入出力特性が改善される。
【０００７】
しかしながら、飽和出力が高く入出力特性が良好な低い周波数の場合であっても、ダイオードの整流効果は生じてしまう。このため、入出力特性の直線性が悪化しまうという問題があった。
【０００８】
本発明の課題は、増幅器の入出力特性の直線性が悪化することを防ぐことである。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の増幅器は、
プッシュプル動作が行われるように接続された少なくとも一対の増幅素子と、
前記一対の増幅素子の出力側の各々の間に１次側の両端が接続され、２次側の両端より前記増幅素子から出力される信号を降圧した降圧信号を出力するトランスと、
前記増幅素子の入力側の各々と、前記増幅素子の入力側の位相と同相となる前記降圧信号を出力する前記トランスの２次側の各々と、の間に接続された整流素子と、
前記整流素子を介して前記増幅素子の入力側にバイアス電圧またはバイアス電流を供給するバイアス回路と、
を備え、
前記整流素子は、アノード側が前記トランスの２次側に接続され、カソード側が前記増幅素子の入力側に接続されることを特徴とする。
【００１０】
さらに、本発明の増幅器は、
前記トランスの２次側と前記増幅素子の入力側とを接続する負帰還回路を備えることを特徴とする。
【００１１】
また、本発明の無線機器は、
前記増幅器を備えることを特徴とする。                
【発明の効果】
【００１２】
本発明によれば、増幅器の入出力特性の直線性が悪化するのを防ぐことができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る実施の形態における増幅器の回路構成を示す図である。
【図２】高周波入力電圧と電圧ＶＧＳとの関係を示した図である。
【図３】入出力特性が良好な場合と、補正により入出力特性が悪化した場合の関係を示した図である。
【図４】増幅素子のゲインと電圧ＶＧＳとの関係を示した図である。
【図５】飽和出力が少ない場合の入出力特性と、補正により入出力特性が改善した場合を示した図である。
【図６】本発明に係る実施の形態の変形例における増幅器の回路構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して本発明に係る実施の形態を詳細に説明する。ただし、発明の範囲は、図示例に限定されない。
【００１５】
図１〜図５を参照して、本発明に係る実施の形態を説明する。先ず、図１を参照して、本発明に係る増幅器１の回路構成について説明する。増幅器１は、プッシュプル動作を行う増幅素子としてＦＥＴを使用したプッシュプル増幅器である。増幅器１は、無線機器等に適用される。以下、増幅器１は短波帯（１．８ＭＨｚ〜５０ＭＨｚ）の周波数を増幅する増幅器として説明する。
【００１６】
具体的には、増幅器１は、入力端子ＩＮと、入力整合トランスＬ１と、入力信号を通過させ、バイアス電圧を独立して供給するために直流成分を除去（阻止）する直流阻止コンデンサＣ１，Ｃ２と、バイアス電圧を分圧するためのバイアス分圧用抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６と、整流用ダイオードＤ１，Ｄ２と、高周波通過用コンデンサＣ３，Ｃ４と、第１、第２の増幅素子としての増幅素子ＦＥＴＱ１，Ｑ２と、出力整合トランスＬ２と、出力端子ＯＵＴと、バイアス電圧を設定するためのバイアス設定用可変抵抗器ＶＲ１，ＶＲ２と、帰還用トランスＬ３と、高周波電位をグランドレベルに落とすためのバイパスコンデンサＣ５、Ｃ６，Ｃ７と、を備えて構成される。
【００１７】
なお、図１の増幅器１の回路構成において、バイアス分圧用抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、Ｒ５、Ｒ６、整流用ダイオードＤ１，Ｄ２、及びバイアス設定用可変抵抗器ＶＲ１，ＶＲ２は、バイアス回路に相当する。バイアス設定用可変抵抗器ＶＲ１，ＶＲ２は、増幅素子ＦＥＴＱ１，Ｑ２に供給されるバイアス電圧又はバイアス電流を調整するための調整手段として機能する。
【００１８】
増幅素子ＦＥＴＱ１、Ｑ２は、プッシュプル動作を行う一対の増幅素子である。具体的には、増幅素子ＦＥＴＱ１が動作する（増幅作用を行う）ときは、増幅素子ＦＥＴＱ２は動作せず、増幅素子ＦＥＴＱ２が動作するときは、増幅素子ＦＥＴＱ１は動作しない。ゲインを多くとるためには増幅素子ＦＥＴＱ１、Ｑ２のソースを接地することが多く、ソース接地の場合は増幅素子の入力側と出力側とでは位相が反転する。
【００１９】
帰還用トランスＬ３は、一次側の両端が増幅素子ＦＥＴＱ１、Ｑ２の出力側（ドレイン端子側）に接続されている。また、帰還用トランスＬ３の２次側は、２次側の巻線を所定の巻数比とされ、さらに中点タップを備える。当該中点タップはグランドレベルに接地されている。また、帰還用トランスＬ３は、増幅素子ＦＥＴＱ１、Ｑ２の出力信号（例えば、後述する電圧波形Ａ２等）を降圧し、降圧した降圧信号（例えば、後述する電圧波形Ａ３等）を出力する。
【００２０】
帰還用トランスＬ３の２次側は各々、高周波通過用コンデンサＣ３を介して整流用ダイオードＤ１のアノード側に、Ｃ４を介して整流用ダイオードＤ２のアノード側に接続される。そのため降圧信号と増幅素子ＦＥＴＱ１、Ｑ２の入力信号との位相は同相となる。
【００２１】
また、高周波通過用コンデンサＣ３，Ｃ４は、降圧信号（例えば、後述する電圧波形Ａ３）を通過させ、バイアス電圧が帰還用トランスＬ３の中点タップよりグランドレベルにならないように直流成分を除去する。
【００２２】
原理的には、２次側の中点タップとグランドレベル間は高周波電流が打ち消しあって流れることは無く、中点は接地させなくてもよい。
しかし、増幅素子ＦＥＴＱ１、Ｑ２の特性がまったく同じであることはまれであり、直流的な電位を安定する意味からも接地しておくことが望ましい。
【００２３】
以下、本実施の形態では、バイアス電圧（ゲート端子‐ソース端子間の電圧ＶＧＳ）が増幅素子ＦＥＴＱ１，Ｑ２に供給されるものとして説明する。
【００２４】
信号が入力端子ＩＮに入力されると、その入力信号（例えば、後述する電圧波形Ａ１等）は、たとえばバイパスコンデンサＣ６，バイアス分圧用抵抗器Ｒ３，整流用ダイオードＤ１、バイアス分圧用抵抗器Ｒ１、直流阻止コンデンサＣ１の経路中の整流用ダイオードＤ１により整流される。
また入力信号を増幅素子ＦＥＴＱ２が増幅し、出力された信号を帰還用トランスＬ３によって降圧した降圧信号（例えば、後述する電圧波形Ａ３等）は、バイアス分圧用抵抗器Ｒ５、Ｒ１、整流用ダイオードＤ１、高周波通過用コンデンサＣ３の経路の中の整流用ダイオードＤ１により整流される。
降圧信号によって生じる整流の作用（以降整流作用と記す）は、入力信号によって生じる整流作用に対して電流の向きが反対のため、入力信号による整流作用を制限する。
【００２５】
整流用ダイオードＤ１，Ｄ２は、降圧信号に基づいて、整流作用を制限又は整流作用を実行する。整流用ダイオードＤ１，Ｄ２により整流作用が制限又は実行されると、制限時又は実行時の整流出力に基づいて、バイアス電圧又はバイアス電流が調整される。整流出力とは、整流用ダイオードＤ１，Ｄ２に流れる電流により生じる電圧の変化量のことをいう。例えば、整流用ダイオードＤ１により整流作用が実行され、整流用ダイオードに高周波電流Ｉ１が流れた場合、高周波電流Ｉ１が流れることにより、Ａ３２−Ｂ３２間には電位差が生じる。この電位差分の電圧が整流出力に該当する。一方、整流用ダイオードＤ１，Ｄ２に電流が流れない場合は、整流出力はゼロとなる。
【００２６】
次に、図１に示す増幅器１の動作について説明する。以下、増幅器１において、増幅する周波数が高い場合（例えば、約５０ＭＨｚ）と低い場合（例えば、約１．８ＭＨｚ）とにおける増幅器１の動作について説明する。先ず、増幅する周波数が低い場合における増幅器１の動作について説明する。
【００２７】
一般的に、増幅する周波数が低い場合、増幅する周波数が高い場合よりも入力電圧の振幅は小さな値となる。例えば、図１に示すように、増幅する周波数が低い場合の入力電圧の電圧波形Ａ１は、増幅する周波数が高い場合の入力電圧の電圧波形Ａ４と比較して振幅が小さな値となる。
以下、マイナス側の位相を示す入力電圧の電圧波形Ａ１が入力された場合における増幅器１の動作について説明する。
【００２８】
入力整合トランスＬ１の２次側に電圧波形Ａ１が現われると、増幅素子ＦＥＴＱ１のゲート端子に電圧波形Ａ１が印加され、ドレイン端子に電圧波形Ａ１と逆位相の電圧波形Ａ２が現われる。
【００２９】
そして、帰還用トランスＬ３の２次側の中点タップの下側には、電圧波形Ａ２と位相が逆位相の電圧波形Ａ３が現われる。すなわち、電圧波形Ａ１とＡ３とは位相が同相となる。ここで、増幅器１の目的とする出力は周波数によるゲイン差に係わらず一定のため、同じ出力であれば電圧波形Ａ３は周波数に係わらず一定である。
【００３０】
この場合、電圧波形Ａ１はマイナス側の位相を示す信号であるので、高周波電流Ｉ１が図１に示す向きに流れる。また、電圧波形Ａ３もマイナス側の位相を示す信号であるので、高周波電流Ｉ２が図１に示す向きに流れる。そうすると、高周波電流Ｉ１とＩ２とは互いに打ち消しあう方向に流れる。この場合、電圧波形Ａ１の振幅は電圧波形Ａ４よりも小さな値であるため、周波数が高い場合よりも高周波電流Ｉ１の電流成分が減少する割合は大きくなり、整流用ダイオードＤ１は、整流作用を制限することとなる。すなわち、整流用ダイオードＤ１による整流作用が弱まる。このとき、高周波電流Ｉ１とＩ２との電流成分がほぼ同じであるとすると、高周波電流Ｉ１とＩ２とは打ち消しあうので、整流用ダイオードＤ１の整流出力はほとんど生じない（ほぼゼロとなる）。この場合、整流用ダイオードＤ１の整流出力はほとんど生じないので、整流用ダイオードＤ１を介して、電圧＋Ｂが分圧された電圧Ｖが電圧ＶＧＳとして増幅素子ＦＥＴＱ１に印加（供給）される。これにより、電圧ＶＧＳの上昇（かさ上げ）を抑えることができる。
【００３１】
ここで、図２及び図３を参照して、周波数が低いときに、電圧ＶＧＳの上昇が抑えられた場合（ダイオードによる整流作用が弱い場合）の効果について説明する。先ず、図２について説明する。図２は、高周波入力電圧に対する電圧ＶＧＳの特性を示した図である。図２の横軸は高周波入力電圧（高周波入力電力によって生じる電圧：電圧波形Ａ１に相当）を示す。縦軸は電圧ＶＧＳを示す。図２に示すように、電圧ＶＧＳは、高周波入力電圧の閾値Ｖ１から上昇する特性を示す。
【００３２】
ここで、電圧ＶＧＳの上昇を抑えることができれば、図２中の矢印分、高周波入力電圧の高い側へ電圧ＶＧＳが上昇する値を閾値Ｖ２へシフトさせることができる。電圧ＶＧＳが上昇する値を閾値Ｖ２へシフトさせることができれば、例えば、図２中のＶ２１に示す値が高周波入力電圧である場合、電圧ＶＧＳは上昇せず一定の値となる。これにより、入出力特性（後述する図３参照）が非線形になることを防ぐことができる。
【００３３】
図３は、入出力特性が良好な場合と、補正（かさ上げ）により入出力特性が悪化した場合の関係を示した図である。縦軸は増幅器の出力電力を示し、横軸は増幅器の入力電力を示す。Ａ１１は、電圧ＶＧＳの上昇を抑えた場合（ダイオードによる整流作用が弱い場合）の入出力特性を示す。Ａ１２は、ダイオードによる整流作用が強い場合の入出力特性を示す。なお、図中の破線は、理想的な入出力特性を示す。
【００３４】
Ａ１１に示すように、ダイオードによる整流作用が弱い場合の入出力特性は線形の特性を示す。これに対し、Ａ１２に示すように、ダイオードによる整流作用が強い場合の入出力特性は非線形の特性を示す。例えば、目的とする出力電力が１００Ｗである場合、Ａ１１の入出力特性であれば、入力電力３Ｗで出力電力１００Ｗを得ることができる。しかし、Ａ１２の入出力特性となると、入力電力３Ｗでは目的とする出力電力１００Ｗを超えてしまう。このため、周波数が低い場合にダイオードによる整流作用を強くすると、入力電力を最適化しにくいという問題があった。
【００３５】
Ａ１２が非線形となるのは、電圧ＶＧＳの上昇により増幅素子のゲインが上昇し、出力電力が上昇するからである。ここで、図４を参照して、電圧ＶＧＳと増幅素子のゲインとの関係について説明する。図４に示すように電圧ＶＧＳが閾値Ｖｔｈを超えると、増幅素子のゲインは上昇し、その後下降する特性を示す。例えば、電圧ＶＧＳが所定の領域内（増幅素子のゲインが上昇する領域内）で上昇すれば、増幅素子のゲインは上昇する。増幅素子のゲインが上昇すると、出力電力も上昇する。このため、周波数が低い場合に電圧ＶＧＳが上昇すると、出力電力が上昇し、図３のＡ１２に示すような非線形の入出力特性となる。この場合、出力電力に歪が発生してしまう。
【００３６】
一方、電圧ＶＧＳの上昇を抑えることができれば、増幅素子のゲインも上昇しない。すなわち、増幅素子のゲインを一定にすることができるので、出力電力も上昇しない。
【００３７】
図１に示す増幅器１では、上述のように電圧ＶＧＳの上昇を抑えることができる。このため、入出力特性は図３のＡ１１に示すような線形を保つことができ、出力電力の歪の発生を防ぐことが可能となる。
【００３８】
図１に戻り、増幅する周波数が高い場合における増幅器１の動作を説明する。以下、マイナス側の位相を示す入力電圧の電圧波形Ａ４が入力された場合における増幅器１の動作を説明する。
【００３９】
入力整合トランスＬ１の２次側に電圧波形Ａ４が現われると、増幅素子ＦＥＴＱ１のゲート端子に電圧波形Ａ４が印加され、ドレイン端子に電圧波形Ａ４と逆位相の電圧波形Ａ２（周波数が低い場合における電圧波形Ａ２と同様）が現われる。
【００４０】
そして、周波数が低い場合と同様に、帰還用トランスＬ３の２次側の中点タップの下側には、電圧波形Ａ２と位相が逆位相の電圧波形Ａ３が現われる。すなわち、電圧波形Ａ１とＡ３とは位相が同相となる。増幅器１の目的とする出力は周波数によるゲイン差に係わらず一定のため、同じ出力であれば電圧波形Ａ３は周波数に係わらず一定である。
【００４１】
この場合、周波数が低い場合と同様に、高周波電流Ｉ１とＩ２とは互いに打ち消し合う方向に流れる。しかし、電圧波形Ａ４は、電圧波形Ａ１よりも振幅が大きな値であるため、周波数が低い場合よりも高周波電流Ｉ１の電流成分が減少する割合は小さくなる。すなわち、周波数が低い場合と比較して整流用ダイオードＤ１による整流作用が強まる。具体的には、整流用ダイオードＤ１には高周波電流Ｉ１からＩ２を引いた分の電流が流れ、当該電流によりＡ３２−Ｂ３２間の電位差分の電圧が生じる。この場合、Ａ３２−Ｂ３２間の電位差分の電圧が整流用ダイオードＤ１の整流出力となる。そして、当該Ａ３２−Ｂ３２間の電位差分の電圧が電圧Ｖにプラス（かさ上げ）され、かさ上げされた電圧Ｖが電圧ＶＧＳとして、整流用ダイオードＤ１を介して、ＦＥＴ素子Ｑ１に印加（供給）される（すなわち、かさ上げされた電圧ＶＧＳがＦＥＴ素子Ｑ１に供給される）。このとき、かさ上げされた電圧ＶＧＳが所定の領域内の値（図４参照）であれば、増幅素子のゲインも上昇し、出力電力も上昇する。
【００４２】
次に、図５を参照して、周波数が高い場合に電圧ＶＧＳがかさ上げされた場合（ダイオードによる整流作用が強い場合）の効果について説明する。図５は、飽和出力が少ない場合の入出力特性と、補正（かさ上げ）により入出力特性が改善した場合を示した図である。Ａ１３は、ダイオードによる整流作用が弱い場合の入出力特性を示す。Ａ１４は、ダイオードの整流作用が強い場合の入出力特性を示す。
【００４３】
Ａ１３に示すように、ダイオードによる整流作用が弱い場合の入出力特性は非線形性の特性を示す。これに対し、Ａ１４に示すように、ダイオードによる整流作用が強い場合の入出力特性は線形の特性を示す。例えば、目的とする出力電力が１００Ｗである場合、Ａ１４の入出力特性では入力電力は３Ｗで済むが、Ａ１３の入出力特性では入力電力は６Ｗを必要とする。このため、周波数が高い場合にダイオードによる整流作用を弱くすると、整流作用が強い場合と比較して大きな入力電力を必要とするという問題があった。
【００４４】
図４で説明したように、電圧ＶＧＳが所定の領域内で上昇すれば、増幅素子のゲインは上昇し、増幅素子のゲインの上昇に伴い出力電力も上昇する。図１に示す増幅器１では、上述のように、電圧ＶＧＳを上昇させる（かさ上げさせる）ことができる。このため、入出力特性は、図５のＡ１４に示すような線形となり、出力電力の歪みの発生を防ぐことが可能となる。  
【００４５】
なお、本実施の形態では、マイナス側の位相を示す電圧波形Ａ１，Ａ４が現われた場合について説明したが、プラス側の位相を示す電圧波形Ａ５，Ａ８が現われた場合についても、上述と同様の動作が行われる。
【００４６】
以上、本実施の形態によれば、周波数が高い場合又は低い場合において、増幅器の入出力特性を線形にすることができるので、増幅器の入出力特性が悪化することを防ぐことができる。例えば、周波数が低い場合は、電圧ＶＧＳを一定に保つことにより、増幅器の入出力特性を線形に保つことができる。また、周波数が高い場合は、電圧ＶＧＳをかさ上げすることにより、増幅器の入出力特性を線形にすることができる。このため、出力電力のひずみの発生を防ぐことが可能となる。
【００４７】
また、本実施の形態では、増幅器１の動作を周波数が低い場合と高い場合とで説明したが、増幅器１の特性によっては、周波数が低いときの方が増幅器１のゲインや飽和出力が低下する場合、一部の周波数区間で増幅器１のゲインや飽和出力が低下する場合、又は周囲温度により増幅器１のゲインや飽和出力が変動することもある。このような場合であっても、増幅器１は、出力信号（例えば、電圧波形Ａ２等）と逆位相の降圧信号（例えば、電圧波形Ａ３）に基づいて、電圧ＶＧＳ（バイアス電圧）を調整する方式のため、入出力特性の直線性を改善し、歪みを低減すことが可能となる。
【００４８】
（変形例）
図６を参照して、実施の形態の変形例について説明する。以下、実施の形態と同様な部分には同一の符号を付し、その詳細な説明を援用し、異なる部分について以下説明する。
【００４９】
図６に示すように、増幅器１Ａは、帰還用トランスＬ３の２次側が分岐され、分岐された経路が帰還量調整抵抗Ｒ７を介して直流阻止コンデンサＣ１の一端に接続されている。また、帰還用トランスＬ３の２次側が分岐され、分岐された経路が帰還量調整抵抗Ｒ８を介して直流阻止コンデンサＣ２の一端に接続されている。すなわち、帰還用トランスＬ３の２次側を増幅素子ＦＥＴＱ１，Ｑ２の入力側（ゲート端子側）に接続する負帰還回路を構成する。
【００５０】
ここで、例えば、端子Ａ３３にマイナス側の位相を示す電圧波形Ａ１が現れたとする。この場合、図１と同様に、ＦＥＴ素子Ｑ１のドレイン端子に電圧波形Ａ１と逆位相の電圧波形Ａ２が現われる。そして、帰還用トランスの２次側の中点タップの上側には電圧波形Ａ２１が現われる。この場合、電圧波形Ａ１と、電圧波形Ａ２１とは逆位相の電圧となる。このため、電圧波形Ａ２１を帰還用トランスＬ３及び帰還量調整抵抗Ｒ７を介して帰還させることにより、電圧波形Ａ２１に含まれるひずみ成分をキャンセル（低減）させることができる。これにより、増幅器１Ａの出力信号のひずみを低減させることができる。
【００５１】
また、端子Ａ３４にプラス側の位相を示す電圧波形Ａ６が現われた場合についても、電圧波形Ａ２２に含まれるひずみ成分をキャンセルさせることができ、増幅器１Ａの出力信号のひずみを低減させることができる。
【００５２】
以上、本変形例によれば、帰還用トランスＬ３の２次側を分岐し、分岐された経路を帰還量調整抵抗Ｒ７，Ｒ８を介して直流阻止コンデンサＣ１、Ｃ２の一端に接続することにより、増幅器１Ａの出力信号のひずみを低減することができる。
【００５３】
また、図６に示す増幅器１Ａの構成であれば、負帰還回路として帰還用トランスＬ３を他に準備する必要がないので、省スペース、低コスト化を図ることができる。  
【００５４】
その他、本実施の形態における、増幅器１、１Ａの細部構造及び詳細動作に関しても、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００５５】
１，１Ａ  増幅器
Ｃ１，Ｃ２    直流阻止コンデンサ
Ｃ３，Ｃ４    高周波通過用コンデンサ
Ｃ５，Ｃ６，Ｃ７     バイパスコンデンサ
Ｄ１，Ｄ２    整流用ダイオード
Ｑ１，Ｑ２    増幅素子ＦＥＴ
ＩＮ   入力端子
Ｌ１   入力整合トランス
Ｌ２   出力整合トランス
Ｌ３   帰還用トランス
ＯＵＴ 出力端子
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６ バイアス分圧用抵抗器
ＶＲ１，ＶＲ２バイアス設定用可変抵抗器
ＶＧＳ  バイアス電圧
【図１】
0005471665.tif 000002
【図２】
0005471665.tif 000003
【図３】
0005471665.tif 000004
【図４】
0005471665.tif 000005
【図５】
0005471665.tif 000006
【図６】
0005471665.tif 000007