(57)【特許請求の範囲】
【請求項１】
主電源側から印加される入力電圧を電圧変換して出力するスイッチング電源と、前記スイッチング電源から電力供給される制御装置と、を備えた電源システムであって、
前記スイッチング電源は、
トランスと、
前記トランスの一次側に設けられる半導体スイッチング素子と、
前記半導体スイッチング素子をスイッチング制御するスイッチ制御部と、を備え、
前記スイッチ制御部は、
前記主電源側から電力供給されることにより起動して、前記半導体スイッチング素子のスイッチング制御を開始することにより、前記トランスの一次側を発振させて前記トランスの二次側に電圧を誘起させ、
前記制御装置は、
前記トランスの発振停止中に、前記スイッチ制御部に制御パルス信号を出力して前記トランスの発振を再開させる電源システム。
【請求項２】
前記制御装置は、前記トランスの発振中に、前記スイッチ制御部に制御パルス信号を出力して前記トランスの発振を停止させる請求項１に記載の電源システム。
【請求項３】
前記制御装置は、前記スイッチング電源の出力により充電され、前記トランスの発振停止時に前記制御装置の電源となる第一蓄電部を有する請求項１又は請求項２に記載の電源システム。
【請求項４】
前記制御装置は、光エネルギーを電力に変換し、前記トランスの発振停止時に前記制御装置の電源となる光電池を有する請求項１又は請求項２に記載の電源システム。
【請求項５】
前記スイッチ制御部は、
前記半導体スイッチング素子にオンオフ信号を出力することにより前記トランスを発振させるドライバ回路と、
主電源から電力を供給されて起動する起動回路と、
前記起動回路の起動により立ち上がって、前記トランスの発振中、前記ドライバ回路に電力を供給する第一電源回路と、
前記トランスの発振時に制御パルス信号の入力がある場合に、前記第一電源回路を遮断して前記トランスの発振を停止させる発振停止回路と、
前記トランスの発振停止時に制御パルス信号の入力がある場合に、前記起動回路を再起動させる再起動回路と、
前記トランスの発振停止中、前記再起動回路に電力を供給する第二電源回路と、を備える請求項３又は請求項４に記載の電源システム。
【請求項６】
前記スイッチ制御部には、前記制御装置から出力される制御パルス信号を受信する入力ポートが設けられ、
前記発振停止回路と前記再起動回路は、前記入力ポートに共通接続されている請求項５に記載の電源システム。
【請求項７】
前記スイッチ制御部は、前記発振停止回路が前記トランスの発振を停止させる時に、前記再起動回路が前記起動回路を再起動させることを禁止する禁止回路を備える請求項６に記載の電源システム。
【請求項８】
前記制御装置は、前記トランスの発振を停止させる時と、前記トランスの発振を再開させる時で、パルス幅が異なる制御パルス信号を出力する請求項６に記載の電源システム。
【請求項９】
前記再起動回路の入力段に、前記トランスの発振を停止させる時の制御パルス信号を除去するフィルタ回路が設けられている請求項８に記載の電源システム。
【請求項１０】
前記制御装置は、
前記スイッチング電源の設定が前記トランスを発振させる設定、前記トランスの発振を停止させる設定のいずれの設定であるかを記憶する記憶部と、
前記スイッチング電源の状態が前記トランスを発振させている状態か、前記トランスの発振を停止させている状態かを検出する検出部と、
前記記憶部に記憶された設定の内容と、前記検出部の検出結果を照合する照合部と、を備え、
前記設定の内容と前記検出結果が不一致である場合に、前記スイッチング電源の状態が前記記憶部に記憶された設定に移行するように、前記スイッチング電源に対して制御パルス信号を再出力する請求項６ないし請求項９のいずれか一項に記載の電源システム。
【請求項１１】
前記検出部は、前記スイッチング電源の出力電圧を検出する請求項１０に記載の電源システム。
【請求項１２】
前記スイッチ制御部は、前記トランスの一次側に設けられた補助コイルに誘起される電圧又は前記第一電源回路のいずれかを電源として前記トランスの発振中に充電され、前記第二電源回路の電圧源として機能する又は前記第二電源回路として機能する第二蓄電部を備える請求項５ないし請求項１１のいずれか一項に記載の電源システム。
【請求項１３】
印刷処理を実行する印刷部と、
請求項１ないし請求項１２のいずれか一項に記載の電源システムと、を備える画像形成装置であって、
前記トランスの発振中、前記電源システムの前記スイッチング電源から前記印刷部に対して電力が供給され、
前記トランスの発振停止中、前記電源システムの前記スイッチング電源から前記印刷部に対する電力の供給が停止する画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源システム及び電源システムを備えた画像形成装置に関する。
【背景技術】
【０００２】
下記特許文献１のスイッチング電源装置は、ＩＣが入力ポートＩＮのレベルを検出して、トランスの一次コイルに接続されたＦＥＴをスイッチング制御する構成になっている。具体的には、入力ポートＩＮがＨｉｇｈレベルのとき、ＩＣはＦＥＴのスイッチング制御を停止する。一方、入力ポートＩＮがＬｏｗレベルのとき、ＩＣはＦＥＴのスイッチング制御を開始してトランスを発振させる構成となっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−８７７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のスイッチング電源装置は、ＩＣの入力ポートＩＮを一対の抵抗の中間接続点に接続していることから、電源投入時、ＩＣの入力ポートＩＮはＨｉｇｈレベルになる。一方、起動時にスイッチング制御を開始（トランスの発振を開始）するには、入力ポートＩＮのレベルをＬｏｗレベルにする必要がある。そのため、電源投入時、入力ポートＩＮをＬｏｗレベルにする回路（遅延回路）が必要となる。また、特許文献１では、スタンバイ時に、トランスの発振を停止させることで、電力消費を抑える構成となっている。しかし、トランスを制御するＩＣには、スタンバイ中も内部回路の全体に電力が供給されており、電力を無駄に消費していた。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、スイッチング電源の電力消費を抑え、かつ起動に必要な遅延回路を廃止することを目的とする。
【課題を解決するための手段】
【０００６】
第一の発明は、主電源側から印加される入力電圧を電圧変換して出力するスイッチング電源と、前記スイッチング電源から電力供給される制御装置と、を備えた電源システムであって、前記スイッチング電源は、トランスと、前記トランスの一次コイルに接続された半導体スイッチング素子と、前記半導体スイッチング素子をスイッチング制御（オンオフ制御）するスイッチ制御部と、前記トランスの二次側に設けられる整流平滑回路とを備え、前記スイッチ制御部は、前記主電源側から電力供給されることにより起動して前記半導体スイッチング素子のスイッチング制御を開始することにより、前記トランスの一次側を発振させ、前記トランスの二次側に電圧を誘起させ、前記制御装置は、前記スイッチング電源が前記トランスの二次側に誘起された電圧を平滑化して出力する出力モード中に、前記スイッチ制御部に制御パルス信号を出力して前記トランスの発振を停止させることにより、前記スイッチング電源を出力停止モードに移行させる。
【０００７】
この電源システムでは、出力停止モード中、トランスの発振を停止させるので、電力消費を抑えることが可能である。また、スイッチ制御部は、主電源側から電力が供給されると起動して、半導体スイッチング素子のスイッチング制御（オンオフ制御）を開始するので、スイッチ制御部の起動に伴ってトランスは発振開始する。別の言い方をすれば、スイッチ制御部は、入力ポートのレベルをＬｏｗレベルやＨｉｇｈレベルなど決められたレベルにすることを、スイッチング制御の開始条件にしていない。そのため、電源投入時、入力ポートを決められたレベルにする回路（遅延回路）を設ける必要がなく、回路を簡素化できる。
【０００８】
第二の発明は、第一の発明に記載の電源システムであって、前記制御装置は、前記スイッチング電源の出力により充電され、前記出力停止モード時に前記制御装置の電源となる第一蓄電部を有し、前記制御装置は、前記出力停止モード中に、前記スイッチ制御部に制御パルス信号を出力して前記トランスの発振を再開させることにより、前記スイッチング電源を、前記出力停止モードから前記出力モードに移行させる。
【０００９】
この電源システムでは、出力停止モードから出力モードへの移行操作を、制御装置側で実行できる。また、スイッチング電源のモードは制御パルス信号の入力の有無によって制御される。制御パルス信号は、ＨｉｇｈレベルやＬレベルのレベル信号に比べて信号出力のために消費する電力が少ない。そのため、出力停止モード中、二次側の電力消費が少なく、充電状態を長時間維持できる。
【００１０】
第三の発明は、第一の発明に記載の電源システムであって、前記制御装置は、光エネルギーを電力に変換し、前記出力停止モード時に前記制御装置の電源となる光電池を有し、前記制御装置は、前記出力停止モード中に、前記スイッチ制御部に制御パルス信号を出力して前記トランスの発振を再開させることにより、前記スイッチング電源を、前記出力停止モードから前記出力モードに移行させる。
【００１１】
この電源システムでは、光電池を電源にしているので、発電した電気を消費し切ったとしても、光が当たれば再び発電して、制御装置に対する電力供給を再開する。そのため、制御装置が完全に停止することがない。
【００１２】
第四の発明は、第二又は第三に記載の電源システムであって、前記スイッチ制御部は、前記半導体スイッチング素子にオンオフ信号を出力することにより前記トランスを発振させるドライバ回路と、主電源から電力を供給されて起動する起動回路と、前記起動回路の起動により立ち上がって、前記出力モード中、前記ドライバ回路に電力を供給する第一電源回路と、前記出力モード時に制御パルス信号の入力がある場合に、前記第一電源回路を遮断して前記トランスの発振を停止させる発振停止回路と、前記出力停止モード時に制御パルス信号の入力がある場合に、前記起動回路を再起動させる再起動回路と、前記出力停止モード中、前記再起動回路に電力を供給する第二電源回路とを備える。
【００１３】
この電源システムでは、出力停止モード中、スイッチ制御部の第一電源回路は停止した状態となる。そのため、出力停止モード中、第一電源回路やドライバ回路は電力を消費しない。よって、スイッチ制御部における電力消費を抑えることできる。
【００１４】
第五の発明は、第四に記載の電源システムであって、前記スイッチ制御部には、前記制御装置から出力される制御パルス信号を受信する入力ポートが設けられ、前記発振停止回路と前記再起動回路は、前記入力ポートに共通接続されている。
【００１５】
この電源システムでは、発振停止回路と再起動回路で、入力ポートを共通化している。そのため、入力ポートを別々にする場合に比べて、スイッチ制御部のポート数を削減出来る。
【００１６】
第六の発明は、第五に記載の電源システムであって、前記スイッチ制御部は、前記発振停止回路が前記トランスの発振を停止させる時に、前記再起動回路が前記起動回路を再起動させることを禁止する禁止回路を備える。
【００１７】
発振停止回路と再起動回路で入力ポートを共通化すると、制御パルス信号が両回路に同時に入力される。そのため、出力モードから出力停止モードへの移行（すなわち、発振停止）を目的として出力された制御パルス信号を、再起動回路が再起動用であると誤認識して、出力停止モードへの移行時に、再起動回路が起動回路を再起動させる誤作動を起こす恐れがある。この点、この電源システムでは、禁止回路の働きにより、発振停止回路がトランスの発振を停止させる時（出力停止モードへの移行時）に、起動回路を再起動させない。よって、上記誤動作を回避することが可能となる。
【００１８】
第七の発明は、第五に記載の電源システムであって、前記制御装置は、出力停止モードへの移行用と、出力モードへの移行用で、パルス幅が異なる制御パルス信号を出力する。この電源システムでは、パルス幅によって、制御パルス信号が、出力停止モードへの移行用の信号か、出力モードへの移行用の信号か、判別出来る。よって、第六の発明と同様に、入力ポートを共通化して発振停止回路と再起動回路に制御パルス信号を同時入力させても、出力停止モードへの移行時に、再起動回路が起動回路を再起動させるといった誤動作を回避することが可能となる。
【００１９】
第八の発明は、第七に記載の電源システムであって、前記再起動回路の入力段に、出力停止モード移行用の制御パルス信号を除去するフィルタ回路が設けられている。この電源システムでは、出力停止モード移行用の制御パルス信号はフィルタ回路により除去され、再起動回路に入力されない。よって、入力ポートの共通化による上記誤動作を回避できる。加えて言えば、誤作動の原因となる信号を除去するので、パルス幅を検出して信号の出力意図を判別するものに比べて、誤動作をより確実に防止できるというメリットがある。
【００２０】
第九の発明は、第五ないし第八のいずれかに記載の電源システムであって、前記制御装置は、前記スイッチング電源のモード設定が出力モード、出力停止モードのいずれのモードであるかを記憶する記憶部と、前記スイッチング電源の状態が出力モードか、出力停止モードかを検出する検出部と、前記記憶部に記憶されたモード設定の内容と、前記検出部の検出結果を照合する照合部と、を備え、前記モード設定の内容と前記検出結果が不一致である場合に、前記スイッチング電源が設定されたモードに移行するように、前記スイッチング電源に対して制御パルス信号を再出力する。
【００２１】
この電源システムでは、ノイズの影響によりスイッチ制御部が誤動作して、スイッチング電源のモードを切り換えたとしても、すぐに復旧できる。
【００２２】
第十の発明は、第九に記載の電源システムであって、前記検出部は、前記スイッチング電源の出力電圧を検出する。この電源システムでは、スイッチング電源の状態を確実に検出できる。
【００２３】
第十一の発明は、第四ないし第十のいずれかに記載の電源システムであって、前記スイッチ制御部は、前記トランスの一次側に設けられた補助コイルに誘起される電圧又は前記第一電源回路のいずれかを電源として前記出力モード中に充電され、前記第二電源回路の電圧源として機能する又は前記第二電源回路として機能する第二蓄電部を備える。この電源システムでは、出力停止モード中、主電源を供給元とした電力消費がない。よって、電源システムを一層省電力化出来る。
【００２４】
第十二の発明は、印刷処理を実行する印刷部と、第一ないし第十一のいずれか一項に記載の電源システムと、を備える画像形成装置であって、前記出力モードでは、前記電源システムの前記スイッチング電源から前記印刷部に対して電力が供給され、前記出力停止モードでは、前記電源システムの前記スイッチング電源から前記印刷部に対する電力の供給が停止する。この発明では、画像形成装置を省電力化することが可能である。
【発明の効果】
【００２５】
本発明によれば、スイッチング電源の電力消費を抑え、かつ起動に必要な遅延回路を廃止することが可能となる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態１におけるプリンタの電気的構成を示すブロック図
【図２】電源システムにおける電源装置の回路図
【図３】制御ＩＣのブロック図
【図４】禁止回路の回路図
【図５】電源システムにおける制御装置側の回路図
【図６】スイッチング電源の出力波形を示す図
【図７】本発明の実施形態２における制御装置側の回路図
【図８】モード復旧処理の手順を示すフローチャート図
【図９】スイッチング電源の出力波形を示す図
【図１０】本発明の実施形態４における制御パルス信号の波形図
【図１１】制御ＩＣのブロック図
【図１２】本発明の実施形態５における制御ＩＣのブロック図
【図１３】本発明の実施形態６における電源システムの制御装置側の回路図
【図１４】本発明の実施形態７における制御ＩＣのブロック図
【図１５】本発明の実施形態８における電源システムの電源装置の回路図
【図１６】制御ＩＣのブロック図
【図１７】本発明の実施形態９における禁止回路の回路図
【図１８】その真理表を示す図
【図１９】変形例を示す図（制御ＩＣのブロック図）
【図２０】変形例を示す図（電源システムにおける電源装置の回路図）
【図２１】変形例を示す図（電源システムにおける制御装置側の回路図）
【図２２】変形例を示す図（制御ＩＣのブロック図）
【発明を実施するための形態】
【００２７】
＜実施形態１＞
本発明の実施形態１を図１ないし図５によって説明する。
１．プリンタの説明
図１はプリンタ（本発明の「画像形成装置」の一例）１の電気的構成を示すブロック図である。プリンタ１は、印刷部２と、通信部３ａと、画像メモリ３ｂと、電源システムＳとを備えている。電源システムＳは、電源装置１０と制御装置８０とから構成されている。電源装置１０はプリンタ１の電源となるものであり、印刷部２、通信部３ａ、画像メモリ３ｂ及び制御装置８０に対して電力を供給する。
【００２８】
印刷部２は、感光ドラム２ａ、感光ドラム２ａの表面を帯電させる帯電プロセスを実行する帯電器２ｂ、感光ドラム２ａの表面に静電潜像を形成する露光プロセスを実行する露光装置２ｃ、感光ドラム２ａの表面に形成された静電潜像に現像剤を付着させて現像剤像を形成する現像プロセスを実行する現像器２ｄ、記録媒体に現像剤像を転写する転写プロセスを実行する転写器２ｅ、記録媒体上に転写された現像剤像を定着させる定着プロセスを実行する定着器２ｆ等から構成されている。
【００２９】
印刷部２は帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスを実行して、記録媒体上に印刷データを印刷する印刷処理を実行するものである。通信部３ａはＰＣ等の情報端末装置との間で通信を行うものであり、情報端末装置から印刷指示や印刷データを受信する機能を担う。画像メモリ３ｂは、情報端末装置から受信した印刷データを一時記憶するものである。
【００３０】
上記プリンタ１は、通信部３ａが情報端末装置から印刷指示を受けて印刷データを受信すると、制御装置８０が、印刷部２に帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスからなる印刷処理を実行させることで、記録媒体に印刷データを印刷させる。尚、印刷部２の動作電圧は２４Ｖであるのに対して、通信部３ａ、画像メモリ３ｂ及び制御装置８０の動作電圧は３．３Ｖである。
【００３１】
２．電源システムの回路説明
まず、図２を参照して電源システムＳにおける電源装置１０の構成について説明する。電源装置１０は、スイッチング電源２０と、ＤＣ−ＤＣコンバータ３５と、ＤＣ−ＤＣコンバータ４５と、を備える。スイッチング電源２０は、整流平滑回路２１と、トランス２３と、ＦＥＴ（電界効果トランジスタ）２５と、整流平滑回路２７と、電圧検出回路２９と、ＦＥＴ２５をスイッチング制御する制御ＩＣ５０と、を備える。尚、ＦＥＴが本発明の「半導体スイッチング素子」の一例であり、制御ＩＣが、本発明の「スイッチ制御部」の一例である。
【００３２】
整流平滑回路２１は、いわゆるコンデンサインプット型であり、ＡＣ電源１５（本発明の「主電源」に相当）の交流電圧（２２０Ｖ）を整流するブリッジダイオードＤ１と、整流後の電圧を平滑化するコンデンサＣ１とから構成されている。そして、整流平滑回路２１の出力側には、トランス２３が設けられていて、交流電圧を整流平滑化した入力電圧Ｖｉｎ（約ＤＣ３２２Ｖ）が、入力ラインＬｉｎを通じてトランス２３の一次コイルＮ１に印加される構成となっている。
【００３３】
ＦＥＴ２５はＮチャンネルのＭＯＳＦＥＴであり、ドレインＤを一次コイルＮ１に接続すると共に、ソースＳを接地している。そして、ＦＥＴ２５は、制御ＩＣ５０からゲートＧにオンオフ信号（ＰＷＭ信号）が与えられることにより、オンオフ動作する。これにより、トランス２３の一次側が発振して、トランス２３の二次コイルＮ２に電圧を誘起させる構成となっている。
【００３４】
また、トランス２３の一次側には電圧発生回路３１が設けられている。電圧発生回路３１は、トランス２３の一次側に設けられた補助コイルＮ３に誘起される電圧を、ダイオードＤ２とコンデンサＣ２により整流平滑化するものである。この電圧発生回路３１は制御ＩＣ５０の電源（概ね２０Ｖ）となる。
【００３５】
整流平滑回路２７はトランス２３の二次側に設けられていて、ダイオードＤ３とコンデンサＣ３とからなる。整流平滑回路２７はトランス２３の二次コイルＮ２に誘起された電圧を整流平滑化する。これにより、スイッチング電源２０は、出力ラインＬｏ１を通じてＤＣ２４Ｖの電圧を出力する。
【００３６】
そして、出力ラインＬｏ１は、図２に示すように分岐点Ｊにて３分岐していて、分岐した各ラインにはそれぞれＤＣ−ＤＣコンバータ３５、４５が設けられている。ＤＣ−ＤＣコンバータ３５は、スイッチング電源２０の出力電圧Ｖｏ１を５Ｖに降圧して出力ラインＬｏ２より出力する。また、ＤＣ−ＤＣコンバータ４５は、スイッチング電源２０の出力電圧Ｖｏ１を３．３Ｖに降圧して出力ラインＬｏ３より出力する。このように、本電源装置１０は、２４Ｖ／５Ｖ／３．３Ｖの３出力となっている。
【００３７】
また、整流平滑回路２７と出力ラインの分岐点Ｊの間には、電圧検出回路２９が設けられている。電圧検出回路２９は、スイッチング電源２０の出力電圧Ｖｏ１（ＤＣ２４Ｖ）のレベルを検出するものであり、一対の検出抵抗Ｒ１、Ｒ２と、シャントレギュレータＲｅと、シャントレギュレータＲｅと直列接続された発光ダイオードＬＥＤ１と、から構成されている。
【００３８】
検出抵抗Ｒ１、Ｒ２は、出力ラインＬｏ１とグランドラインＬｇ間に設けられていて、出力電圧Ｖｏ１を抵抗比により分圧した分圧電圧Ｖｇを検出するものである。シャントレギュレータＲｅは、シャントレギュレータＲｅ内の基準電圧と分圧電圧Ｖｇとのレベル差に応じた電流を流す。これにより、発光ダイオードＬＥＤ１に電流が流れ、発光ダイオードＬＥＤ１は基準電圧と分圧電圧Ｖｇとのレベル差に応じた光量の光信号を出力する。
【００３９】
そして、発光ダイオードＬＥＤ１は、制御ＩＣ５０のフィードバックポートＦＢに接続されたフォトトランジスタＰＴ１と共に、フォトカプラを構成している。そのため、発光ダイオードＬＥＤ１の光信号はフォトトランジスタＰＴ１にて電気信号に戻される。これにて、シャントレギュレータＲｅの基準電圧に対する分圧電圧Ｖｇのレベル差を示す信号（以下、フィードバック信号）が、制御ＩＣ５０のフィードバックポートＦＢに入力（フィードバック）される構成となっている。
【００４０】
図２にて示すように、制御ＩＣ５０は、電圧発生回路３１に接続される電源ポートＶＣＣと、ツェナーダイオードＤ４を介して入力ラインＬｉｎに接続される高電圧入力ポートＶＨと、フィードバック信号（出力電圧の検出信号）が入力されるフィードバックポートＦＢと、オンオフ信号（ＰＷＭ信号）を出力する出力ポートＯＵＴと、制御装置８０から出力される制御パルス信号Ｓｒが入力される制御入力ポート（本発明の「入力ポート」の一例）ＥＮの５つのポートを備えている。
【００４１】
図３を参照して、制御ＩＣ５０の回路ブロックを説明する。制御ＩＣ５０は、高電圧入力ポートＶＨに接続された起動回路５１と、第一電源回路５３と、ソフトスタート回路５５と、ＶＣＣ検出回路５６と、出力ポートＯＵＴに接続されたドライバ回路５７と、一定周波数の三角波を発振する発振回路５９と、フィードバックポートＦＢに接続された比較演算回路６３と、再起動回路６５と、発振停止回路６７と、第二電源回路６９と、禁止回路７５と、を備える。尚、再起動回路６５と発振停止回路６７は制御入力ポートＥＮに共通接続（両回路６５、６７とも入力ラインを制御入力ポートＥＮに接続している）されていて、制御入力ポートＥＮに入力される信号（具体的には、後述する制御パルス信号Ｓｒ）を両回路６５、６７が受信できる構成となっている。
【００４２】
起動回路５１は、高電圧入力ポートＶＨに印加される入力電圧を降圧して第一電源回路５３に与えるものである。また、第一電源回路５３は、再起動回路６５と第二電源回路６９を除くそれ以外の回路５５、５６、５７、５９、６３、６７に電力を供給するものである。この第一電源回路５３は起動直後、電源ポートＶＣＣの電圧が所定のレベルまで上昇するまでは起動回路５１から電力供給されて電源電圧５Ｖを生成して各回路に電力を供給する一方、電源ポートＶＣＣが所定のレベルに達した以降は、電圧発生回路３１から電力供給されて電源電圧５Ｖを生成して各回路５５、５６、５７、５９、６３、６７に電力を供給する。
【００４３】
ソフトスタート回路５５は、ドライバ回路５７を通じてＦＥＴ２５のゲートＧに印加するオンオフ信号（ＰＷＭ信号）のデューティ比を段階的に高くすることにより、起動時において、スイッチング電源２０の出力をゆっくり上昇させる機能を果たすものである。
【００４４】
比較演算回路６３は、フィードバック信号の信号レベルと基準電圧のレベルを比較する演算を行い、演算結果に応じて、フィードバック信号をドライバ回路５７へ出力するものである。
【００４５】
ドライバ回路５７は、ＦＥＴ２５のゲートＧに対してオンオフ信号（ＰＷＭ信号）を出力することにより、ＦＥＴ２５をスイッチング制御するものである。尚、ＰＷＭ信号のＰＷＭ値は、フィードバックポートＦＢに入力されたフィードバック信号に基づいて決定されたＰＷＭ値である。
【００４６】
発振停止回路６７は、トランス２３の発振中（後述する出力モード中）に、制御入力ポートＥＮに対して制御パルス信号Ｓｒが入力されることを条件として、第一電源回路５３を遮断するものである。尚、遮断とは、電圧発生回路３１から第一電源回路５３への電力供給を断って第一電源回路５３を停止させることを意味している。そして、この第一電源回路５３の遮断により、各回路５６、５７、５９、６３、６７に対する電力供給が断たれて、ドライバ回路５７が出力を停止する（出力ポートＯＵＴがハイインピーダンスになる）ことから、トランス２３の発振が停止する。
【００４７】
また、再起動回路６５は、第一電源回路５３が遮断されている時（後述する出力停止モード中）に、制御入力ポートＥＮに制御パルス信号Ｓｒが入力されることを条件として、起動回路５１に再起動信号を出力して起動回路５１を再起動させるものである。第二電源回路６９は、再起動回路６５の電源となるものである。この第二電源回路６９は、起動回路５１と共に高電圧入力ポートＶＨに接続されている。そして、高電圧入力ポートＶＨから入力される電圧を降圧して電源電圧５Ｖを生成し、電源ラインＬ２を通じて再起動回路６５に電力供給する。
【００４８】
禁止回路７５は、第一電源回路５３がＨｉｇｈレベルの動作信号Ｓｐを出力する間、再起動回路６５が起動回路５１を再起動させることを禁止するものであり、図４に示すように、３つのトランジスタ７６、７７、７８を備えている。トランジスタ７６はＰＮＰトランジスタである。トランジスタ７６は、電源ラインＬ２上にあって、エミッタＥを第二電源回路６９に接続する一方、コレクタＣを再起動回路６５に接続している。トランジスタ７７はＮＰＮトランジスタであり、コレクタＣをトランジスタ７６のベースに接続し、エミッタＥをグランドに接続している。また、トランジスタ７７のベースＢは、バイアス抵抗Ｒ８を介して電源ラインＬ２に接続されている。
【００４９】
トランジスタ７８はＮＰＮトランジスタであり、コレクタＣをトランジスタ７７のベースに接続し、エミッタＥをグランドに接続している。そして、トランジスタ７８のベースＢには、第一電源回路５３の出力するＨｉｇｈレベルの動作信号Ｓｐが入力される構成となっている。
【００５０】
トランジスタ７８のべースＢにＨｉｇｈレベルの動作信号Ｓｐが入力されると、トランジスタ７８がオン、トランジスタ７７がオフ、トランジスタ７６がオフするので、電源ラインＬ２は開路する。一方、動作信号Ｓｐの入力がない場合には、各トランジスタのオンオフが反転して、トランジスタ７６がオンすることから電源ラインＬ２は閉路する。
【００５１】
そして、第一電源回路５３は、トランス２３の発振中（後述する出力モード中）、動作信号Ｓｐを禁止回路７５へ出力する。そのため、トランス２３の発振中、電源ラインＬ２は非通電状態となることから、再起動回路６５は電力が供給されず、停止状態となる。そのため、トランス２３の発振中、再起動回路６５が起動回路５１を再起動させることを禁止できる。
【００５２】
一方、トランス２３の発振停止中（後述する出力停止モード中）は、動作信号Ｓｐの出力がなく、電源ラインＬ２は通電状態となる。そのため、再起動回路６５による起動回路５１の再起動が実施可能となる。
【００５３】
次に、図５を参照して制御装置８０について説明する。制御装置８０は、プリンタ１の印刷部２を制御するメインブロックＢ１と、モード制御ブロックＢ２とから構成されている。
【００５４】
メインブロックＢ１の電源ポートＰ１は、ＤＣ−ＤＣコンバータ４５の出力ラインＬｏ３に接続されており、ＤＣ−ＤＣコンバータ４５を介してスイッチング電源２０から電力供給される。尚、メインブロックＢ１は後述する出力モード中に限り電力が供給されて動作状態となり、スイッチング電源２０が後述する出力停止モードに移行すると、電力の供給が断たれて停止状態になる。
【００５５】
一方、モード制御ブロックＢ２の電源ポートＰ２は、ＤＣ−ＤＣコンバータ３５側に接続されており、ＤＣ−ＤＣコンバータ３５、８３を介してスイッチング電源２０から電力供給される。具体的に説明すると、ＤＣ−ＤＣコンバータ３５の出力ラインＬｏ２には、ダイオードＤ４を介してコンデンサ（蓄電用の電気二重層キャパシタ）Ｃ４が接続されている。ダイオードＤ４はコンデンサＣ４からＤＣ−ＤＣコンバータ３５側への逆流を防止するものである。尚、コンデンサＣ４が、本発明の「第一蓄電部」の一例である。
【００５６】
そして、コンデンサＣ４とダイオードＤ４の接続点から中継ラインＬ１が引き出されている。中継ラインＬ１上にはＤＣ−ＤＣコンバータ８３が設けられていて、ＤＣ−ＤＣコンバータ３５の出力電圧を３．３Ｖに降圧して、モード制御ブロックＢ２の電源ポートＰ２に印加させる構成となっている。よって、モード制御ブロックＢ２は、出力モード中、ＤＣ−ＤＣコンバータ３５、８３を介してスイッチング電源２０から電力供給される。
【００５７】
また、コンデンサＣ４は、出力停止モード中、モード制御ブロックＢ２の電源となるものであり、出力ラインＬｏ２を通じてＤＣ−ＤＣコンバータ３５から充電電流が供給される構成となっている。
【００５８】
次に、モード制御ブロックＢ２には、制御ポートＰ３が設けられていて、トランジスタ８５のベースＢに接続されている。トランジスタ８５は、エミッタＥをグランドに接続すると共に、コレクタＣを発光ダイオードＬＥＤ２のカソードに接続している。
【００５９】
発光ダイオードＬＥＤ２は、中継ラインＬ１にアノードを接続している。そして、この発光ダイオードＬＥＤ２は、制御ＩＣ５０の制御入力ポートＥＮに接続されたフォトトランジスタＰＴ２と共に、フォトカプラを構成している。そのため、モード制御ブロックＢ２の制御ポートＰ３からトランジスタ８５のベースに制御パルス信号Ｓｒを出力すると、制御パルス信号Ｓｒは、フォトカプラを介して光伝送され、制御ＩＣ５０の制御入力ポートＥＮに入力される。
【００６０】
モード制御ブロックＢ２は、制御ＩＣ５０に対して制御パルス信号Ｓｒを出力することにより、スイッチング電源２０を出力モードと出力停止モードとに切り換える機能を果たすものである。出力モードとは、トランス２３の一次側を発振させて、スイッチング電源２０を出力状態にするモードである。また、出力停止モードは、トランス２３の発振を停止させてスイッチング電源２０の出力を停止させるモードである。また、制御パルス信号Ｓｒは、出力モードへの移行用と出力停止モードへの移行用で信号波形に区別が無く、出力モードへの移行時と出力停止モードへの移行時で、同じパルス幅の制御パルス信号Ｓｒが出力されるように設定されている。
【００６１】
また、モード制御ブロックＢ２にはタイマ９０が内蔵されている。タイマ９０は、モード切換時からの経過時間を計時するものである。このように経過時間を計時する理由は、出力停止モード中、モード制御ブロックＢ２は、コンデンサＣ４から電力を供給されて動作するので、出力停止モードが長時間続くと、コンデンサＣ４の充電電圧が低下して、ＤＣ−ＤＣコンバータ８３の出力電圧が３．３Vを維持できなくなってしまう。そのため、
タイマ９０で時間を計時して、ＤＣ−ＤＣコンバータ８３の出力電圧が３．３Vを維持で
きなくなる前にスイッチング電源２０を出力モードに移行させて、コンデンサＣ４を再充電させる必要があるからである。
【００６２】
また、図５に示す検出回路８７は、コンデンサＣ４の充電電圧Ｖｃｈ１を検出する検出回路である。検出回路８７はコンデンサＣ４の充電電圧Ｖｃｈ１を検出する検出抵抗Ｒ３、Ｒ４と、検出抵抗Ｒ３、Ｒ４により検出された電圧値を基準値と比較して出力するコンパレータＣＰと、基準電圧用の分圧抵抗Ｒ５、Ｒ６とから構成されている。
【００６３】
コンパレータＣＰは、充電電圧Ｖｃｈ１が基準電圧を上回っている場合には、Ｈｉｇｈレベルの検出信号をモード制御ブロックＢ２のポートＰ５に出力し、充電電圧Ｖｃｈ１が基準電圧を下回っている場合には、Ｌｏｗレベルの検出信号をポートＰ５に出力する。
【００６４】
そして、モード制御ブロックＢ２は、コンパレータＣＰからＬｏｗレベルの検出信号が出力された場合にも、スイッチング電源２０を出力モードに移行させることにより、コンデンサＣ４を再充電させる構成となっている。
【００６５】
また、図５に示すスイッチＳ２は、モード制御ブロックＢ２にモードの切り換えをユーザが指示するためのモード切換スイッチである。
【００６６】
３．電源システムＳの動作説明
３−１．ＡＣ電源投入時の動作
電源スイッチＳ１が投入されると、スイッチング電源２０の入力ラインＬｉｎに対して、ＡＣ電源１５の交流電圧を整流平滑化した入力電圧Ｖｉｎが印加される。これにより、ＡＣ電源１５側から高電圧入力ポートＶＨを通じて電力供給されるので、制御ＩＣ５０の起動回路５１と第二電源回路６９が起動する。尚、上記により、本発明の「前記スイッチ制御部（制御ＩＣ５０）は、前記主電源（ＡＣ電源１５）側から電力供給されることにより起動」が実現されている。
【００６７】
起動回路５１は起動後、入力電圧Ｖｉｎを降圧して第一電源回路５３に出力する。第一電源回路５３は、起動回路５１から与えられる電圧から電源電圧５Ｖを生成して、再起動回路６５を除くそれ以外の回路５５、５６、５７、５９、６３、６７に電力を供給する。
【００６８】
第一電源回路５３から各回路５５、５６、５７、５９、６３、６７に電力が供給され始めると、まず、ソフトスタート回路５５が作動する。ソフトスタート回路５５は、ドライバ回路５７を通じてＦＥＴ２５のゲートＧにオンオフ信号（ＰＷＭ信号）を与える。これにより、ＦＥＴ２５がオン、オフを繰り返す状態になるので、スイッチング電源２０のトランス２３の一次側が発振を開始し、トランス２３の二次側に電圧が誘起される（発振開始）。
【００６９】
そして、ソフトスタート回路５５は、ＰＷＭ値を段階的に高くする結果、ＦＥＴ２５のオン時間が段階的に長くなり、スイッチング電源２０の出力はゆっくりと上昇してゆく。また、スイッチング電源２０の出力上昇に伴い、電圧発生回路３１の出力電圧Ｖｃｃも上昇してゆく。
【００７０】
ＶＣＣ検出回路５６は電圧発生回路３１の出力電圧Ｖｃｃをモニタしており、出力電圧Ｖｃｃが基準値を超えると、第一電源回路５３に指令を与えて、電力の供給元を起動回路５１側から電圧発生回路３１側に切り換える。これにより、電圧発生回路３１の出力電圧Ｖｃｃが基準レベルを超えた以降、第一電源回路５３は電圧発生回路３１側から電力が供給され、起動回路５１は停止する。
【００７１】
また、ＶＣＣ検出回路５６は、電圧発生回路３１の出力電圧Ｖｃｃが基準レベルを超えると、ソフトスタート回路５５を停止させる。そして、ソフトスタート回路５５が停止した以降、フィードバック制御に切り換わり、ドライバ回路５７は、フィードバックポートＦＢに入力されるフィードバック信号に基づいたＰＷＭ出力を行う。これにより、電圧検出回路２９の検出する出力電圧Ｖｏ１が目標電圧である２４Ｖになるように、スイッチング電源２０は出力調整される（出力モード）。
【００７２】
そして、この出力モードでは、電源装置１０によってプリンタ１の各部品に電力供給される。すなわち、印刷部２には、出力ラインＬｏ１を通じて、スイッチング電源２０から電力が供給される（電源電圧２４Ｖ）。また、通信部３ａ、画像メモリ３ｂ及び制御装置８０のメインブロックＢ１には、ＤＣ−ＤＣコンバータ３５、４５を介して、スイッチング電源２０から電力が供給される（電源電圧３．３Ｖ）。また、制御装置８０のモード制御ブロックＢ２には、ＤＣ−ＤＣコンバータ３５、８３を介してスイッチング電源２０から電力が供給される（電源電圧３．３Ｖ）。従って、プリンタ１は印刷可能な状態、すなわち、ＰＣ等の情報端末装置から印刷指示を受信し、印刷指示に応じた印刷処理を実行できる状態となる。
【００７３】
また、出力モード中、コンデンサＣ４にはスイッチング電源２０の出力ラインＬｏ１、ダイオードＤ４を通じて充電電流が供給されるので、コンデンサＣ４は充電される。
【００７４】
３−２．出力モードから出力停止モードへの移行
さて、次の（ａ）の場合と（ｂ）の場合には、出力停止モードへ移行するため、制御装置８０のモード制御ブロックＢ２は、トランジスタ８５に制御パルス信号Ｓｒを出力する。
【００７５】
（ａ）出力モード中にモード切換スイッチＳ２が操作された場合
（ｂ）プリンタ１の待機状態が所定時間続いた場合
【００７６】
出力された制御パルス信号Ｓｒは、フォトカプラを介して光伝送され、制御ＩＣ５０の制御入力ポートＥＮに入力される。
【００７７】
ここで、出力モード中、電源ラインＬ２は非通電（開路）状態であり、再起動回路６５は停止している。そのため、制御入力ポートＥＮに入力された制御パルス信号Ｓｒは、再起動回路６５は受信できず、発振停止回路６７だけが受信できる。そして、発振停止回路６７は制御パルス信号Ｓｒを受信すると、第一電源回路５３を遮断する。これにより、第一電源回路５３を電力供給元とする各回路５６、５７、５９、６３、６７に対する電力の供給がストップする。
【００７８】
これにより、ドライバ回路５７が停止して出力ポートＯＵＴがハイインピーダンスになる結果、トランス２３の一次側の発振が停止する。そのため、スイッチング電源２０は出力を停止する出力停止モードに移行する（図６参照）。
【００７９】
そして、出力停止モード中、スイッチング電源２０は出力停止状態になるから、印刷部２、通信部３ａ、画像メモリ３ｂ及び制御装置８０のメインブロックＢ１に対する電力供給は全てストップする。一方、制御装置８０のモード制御ブロックＢ２は、コンデンサＣ４から電力供給されるため動作状態となる。
【００８０】
そして、モード制御ブロックＢ２内に設けられたタイマ９０によりモード切換時点からの経過時間が計時される。また、出力停止モード中は、第一電源回路５３から動作信号Ｓｐが出力されないので、電源ラインＬ２は通電（閉路）状態になるため、再起動回路６５は第二電源回路６９から電力が供給され動作状態となる。
【００８１】
３−３．出力停止モードから出力モードへの移行
さて、（ｃ）〜（ｅ）の場合には、制御装置８０のモード制御ブロックＢ２は、出力モードへ移行するため、再び、トランジスタ８５に制御パルス信号Ｓｒを出力する。
【００８２】
（ｃ）タイマ９０により計時される経過時間が設定時間になった場合、
（ｄ）コンパレータＣＰからＬｏｗレベルの検出信号がポートＰ５に出力された場合、
（ｅ）出力停止モード中に切り換えスイッチＳＷ２が操作された場合
【００８３】
すると、制御パルス信号Ｓｒは、フォトカプラを介して光伝送され、制御ＩＣ５０の制御入力ポートＥＮに入力される。
【００８４】
ここで、出力停止モード中、発振停止回路６７は電力供給が断たれた状態にあるのに対して、再起動回路６５は第二電源回路６９より電力の供給を受けて動作状態にある。そのため、再起動回路６５だけが、制御入力ポートＥＮに入力された制御パルス信号Ｓｒを受信できる。そして、再起動回路６５は制御パルス信号Ｓｒを受信すると、起動回路５１を再起動させる。
【００８５】
これにより、ＡＣ電源投入時と同様に、第一電源回路５３が、起動回路５１から与えられる電圧から電源電圧５Ｖを生成して、第一電源回路５３を電力供給元とする各回路５５、５６、５７、５９、６３、６７に電力を供給する。すると、ソフトスタート回路５５が作動して、スイッチング電源２０の出力をゆっくりと上昇させてゆき、スイッチング電源２０は出力モードに再び移行する（図６参照）。
【００８６】
４．効果説明
以上説明したように、本電源システムＳでは、出力停止モード中、トランス２３の一次側の発振を停止させるようにしたので、電力消費を抑えることが可能である。また、従前の回路では必須であった遅延回路を廃止できるので、装置を簡素化できる。尚、遅延回路が廃止出来る理由は、制御ＩＣ５０は、制御入力ポートＥＮのレベルをＬｏｗレベルやＨｉｇｈレベルなど決められたレベルにすることを、スイッチング制御の開始条件にしていないからである。
【００８７】
また、スイッチング電源２０のモード制御は、制御パルス信号Ｓｒで行われる。制御パルス信号Ｓｒは、レベル信号に比べて信号出力のために消費する電力が少ない。以上のことから、出力停止モード中、モード制御ブロックＢ２側で消費される電力が少なく、コンデンサＣ４の充電状態を長時間維持できる。
【００８８】
また、制御ＩＣ５０は、出力停止モード中、第一電源回路５３を遮断しており、第一電源回路５３を電力供給元とする各回路５５、５６、５７、５９、６３、６７に対する電力の供給がストップする。そのため、制御ＩＣ５０自体もほとんど電力を消費しないので、一層省電力化できる。
【００８９】
発振停止回路６７と再起動回路６５で制御入力ポートＥＮを共通化すると、制御パルス信号Ｓｒが両回路６７、６５に同時に入力される。そのため、出力モードから出力停止モードへの移行（すなわち、発振停止）を目的として出力された制御パルス信号Ｓｒを、再起動回路６５が再起動用であると誤認識して、出力停止モードへの移行時に、再起動回路６５が起動回路を再起動させる誤作動を起こす恐れがある。
【００９０】
この点、この実施形態では、禁止回路７５の働きにより、発振停止回路６７がトランス２３の発振を停止させる時（出力停止モードへの移行時）に、再起動回路６５が起動回路５１を再起動させることを禁止する。そのため、上記誤動作を回避することが可能となる。
【００９１】
＜実施形態２＞
次に、本発明の実施形態２を図７ないし図９によって説明する。
実施形態２の電源システムＳは、実施形態１に対して、モード復旧機能を追加したものである。モード復旧機能とは、例えば制御入力ポートＥＮに入ったサージを制御パルス信号Ｓｒの入力と誤認識して、制御ＩＣ５０がモードを移行させてしまった場合に、設定されている本来のモードに復旧させる機能のことを言う。
【００９２】
そして、実施形態２では、このモード復旧機能を付加するために、制御装置８０のモード制御ブロックＢ２内に、モード設定の内容を記憶するメモリ（本発明の「記憶部」の一例）１００を設けると共に、モード制御ブロックＢ２にチェックポートＰ６を設けている（図７）。尚、チェックポートＰ６は、抵抗Ｒ７を介して、３．３Ｖ出力の出力ラインＬｏ３に接続されていて、出力ラインＬｏ３に電圧が印加されているか、検出できる構成になっている。尚、チェックポートＰ６と抵抗Ｒ７は、本発明の「検出部」に対応する。
【００９３】
次に、図８を参照して、制御装置８０のモード制御ブロックＢ２にて実行されるモード復旧処理の流れを説明する。電源スイッチＳ１の投入によりモード復旧処理は開始され、まずＳ１０にて、モード設定の内容をメモリ１００に書き込む処理がモード制御ブロックＢ２により行われる。ここでは、モード設定の内容として「出力モード」が書き込まれる。これは、電源投入時、スイッチング電源２０は出力モードに必ず移行するからである。
【００９４】
メモリ１００にモード設定の内容が書き込まれると、次にＳ２０に移行し、タイマ９０がリセットされる。これにて、タイマ９０による時間計測が開始される。
【００９５】
次に、Ｓ３０では、出力停止モードへ移行の指示があるか判定される。出力停止モードへの移行は、例えば、出力モード中にモード切換スイッチＳ２が操作された場合又はプリンタ１の待機状態が所定時間続いた場合に行われる。そのため、スイッチＳ２の操作がなく、また待機状態が所定時間以内であれば、ＮＯ判定され、処理はＳ４０へ移行する。
【００９６】
次に、Ｓ４０では、第一所定時間ｔ１を経過したか、どうかが判定される。具体的には、タイマ９０による計測時間が第一所定時間ｔ１を越えれば、ＹＥＳ判定され、計測時間が第一所定時間未満であれば、ＮＯ判定される。このように第一所定時間ｔ１の経過を判定する理由は、図９に示すように、スイッチング電源２０の出力が一定レベルＶａまで立ち上がるには、第一所定時間ｔ１が必要になるからである。
【００９７】
そして、タイマ９０の計測時間が第一所定時間ｔ１を経過すると、Ｓ４０でＹＥＳ判定され、処理はＳ５０に移行する。Ｓ５０では、メモリ１００に記憶されたモード設定の内容と、スイッチング電源２０の状態が一致しているかどうかを判定する処理が、モード制御ブロックＢ２にて行われる。具体的には、モード制御ブロックＢ２は、まず、スイッチング電源２０の状態を検出するため、チェックポートＰ６にアクセスして、ポートＰ６の電圧レベルを読み取る処理を行う。
【００９８】
このとき、チェックポートＰ６のポートレベルが「３．３Ｖ（Ｈｉｇｈレベル）」であれば、スイッチング電源２０は「出力モード」である。従って、モード制御ブロックＢ２は、チェックポートＰ６のポートレベルが「３．３Ｖ（Ｈｉｇｈ）」であることをもって、モード設定の内容と、スイッチング電源２０の状態が一致していると、判定する（判定ＹＥＳ）。
【００９９】
Ｓ５０でＹＥＳ判定された場合、処理はＳ２０に戻るので、先に説明したＳ２０〜Ｓ４０の処理を繰り返す状態となり、タイマ９０の計測時間が第一所定時間ｔ１を経過すると、再び、Ｓ５０に移行して、メモリ１００に記憶されたモード設定の内容と、スイッチング電源２０の状態が一致しているかどうかを判定する処理が行われる。
【０１００】
一方、Ｓ５０の判定処理を行ったときに、チェックポートＰ６のポートレベルが「０Ｖ（Ｌｏｗレベル）」であれば、スイッチング電源２０は「出力停止モード」である。従って、この場合、モード制御ブロックＢ２は、モード設定の内容とスイッチング電源２０の状態は不一致であると判定する（判定ＮＯ）。
【０１０１】
Ｓ５０でＮＯ判定された場合にはＳ６０に移行し、制御パルス信号Ｓｒを出力（本発明の「再出力」に対応）する処理が、モード制御ブロックＢ２にて実行される。そして、制御パルス信号Ｓｒが出力されると、制御ＩＣ５０がスイッチング電源２０のモードを移行させる。これにより、スイッチング電源２０は「出力停止モード」から「出力モード」にモード移行されることになる。これにより、スイッチング電源２０は、メモリに書き込まれたモード設定に復旧される。その後、処理はＳ２０に戻るので、先に説明したＳ２０〜Ｓ４０の処理を繰り返す状態となる。
【０１０２】
次に、Ｓ３０でＹＥＳ判定（モード切換スイッチＳ２が操作）された場合について説明する。Ｓ３０でＹＥＳ判定されると、処理はＳ７０に移行する。
【０１０３】
Ｓ７０では、モード設定の内容をメモリ１００に書き込む処理がモード制御ブロックＢ２により行われる。ここでは、モード設定の内容として「出力停止モード」が書き込まれる。
【０１０４】
メモリ１００に対してモード設定が書き込まれると、次にＳ８０に移行し、モード制御ブロックＢ２は、制御パルス信号Ｓｒを出力する。これにより、制御ＩＣ５０にて、スイッチング電源２０を「出力モード」から「出力停止モード」へモード移行させる処理が行われることになる。
【０１０５】
続く、Ｓ９０ではタイマ９０がリセットされ、タイマ９０による時間計測が開始される。その後、処理はＳ１００に移行する。そして、Ｓ１００では、出力モードへ移行の指示があるか、モード制御ブロックＢ２により判定される。出力モードへの移行は、タイマ９０により計時される経過時間が設定時間になった場合、コンパレータＣＰからＬｏｗレベルの検出信号が出力場合、モード切換スイッチＳ２が操作された場合に行われる。従って、これらの条件が成立していなければ、ＮＯ判定され、処理はＳ１１０へ移行する。
【０１０６】
次に、Ｓ１２０では、第二所定時間ｔ２を経過したか、どうかが判定される。具体的には、タイマ９０による計測時間が第二所定時間ｔ２を越えれば、ＹＥＳ判定され、計測時間が第二所定時間未満であれば、ＮＯ判定される。このように第二所定時間ｔ２を経過したか判定するのは、例えば、図９に示すように、スイッチング電源２０の出力が、一定レベルＶｂまで立ち下がるには、第二所定時間ｔ２が必要になるからである。
【０１０７】
そして、タイマ９０の計測時間が第二所定時間ｔ２を経過すると、Ｓ１１０でＹＥＳ判定され、処理はＳ１２０に移行する。Ｓ１２０では、メモリ１００に記憶されたモード設定の内容と、スイッチング電源２０の状態が一致しているかどうかを判定する処理が、モード制御ブロックＢ２にて行われる。具体的には、モード制御ブロックＢ２は、まず、スイッチング電源２０の状態を検出するため、チェックポートＰ６にアクセスして、ポートＰ６の電圧レベルを読み取る処理を行う。
【０１０８】
このとき、チェックポートＰ６のポートレベルが「０Ｖ（Ｌｏｗレベル）」であれば、スイッチング電源２０は「出力停止モード」である。従って、モード制御ブロックＢ２は、チェックポートＰ６のポートレベルが「０Ｖ（Ｌｏｗレベル）」であることをもって、モード設定の内容と、スイッチング電源２０の状態が一致していると、判定する（判定ＹＥＳ）。
【０１０９】
Ｓ１２０でＹＥＳ判定された場合、処理はＳ９０に戻るので、先に説明したＳ９０〜Ｓ１１０の処理を繰り返す状態となり、タイマ９０の計測時間が第二所定時間ｔ２を経過すると、再び、Ｓ１２０に移行して、メモリ１００に記憶されたモード設定の内容と、スイッチング電源２０の状態が一致しているかどうかを判定する処理が行われる。
【０１１０】
一方、Ｓ１２０の判定処理を行ったときに、チェックポートＰ６のポートレベルが「３．３Ｖ（Ｈｉｇｈ）」であれば、スイッチング電源２０は「出力モード」である。従って、この場合、モード制御ブロックＢ２は、モード設定の内容とスイッチング電源２０の状態は不一致であると判定する（判定ＮＯ）。
【０１１１】
Ｓ１２０でＮＯ判定された場合にはＳ１３０に移行し、制御パルス信号Ｓｒを出力する処理が、モード制御ブロックＢ２にて実行される。そして、制御パルス信号Ｓｒが出力（本発明の「再出力」に対応）されると、制御ＩＣ５０がスイッチング電源２０のモードを移行させる。これにより、スイッチング電源２０は「出力モード」から「出力停止モード」にモード移行されることになる。これにより、スイッチング電源２０は、メモリ１００に書き込まれたモード設定に復旧される。
【０１１２】
以上説明したように、実施形態２の電源システムＳは、モード復旧機能を持つので、例えば制御入力ポートＥＮに入ったサージを制御パルス信号Ｓｒの入力と誤認識して、制御ＩＣ５０がモードを移行させてしまった場合に、本来のモードに復旧させることが可能である。
【０１１３】
尚、制御装置８０のモード制御ブロックＢ２が実行するＳ５０、Ｓ１２０の判定処理により、本発明の「照合部」の処理機能が実現されている。また、モード制御ブロックＢ２が実行するＳ６０、Ｓ１３０の処理により、「前記モード設定の内容と前記検出結果が不一致である場合に、前記スイッチング電源が設定されたモードに移行するように、前記スイッチング電源に対して制御パルス信号を再出力する」が実現されている。
【０１１４】
＜実施形態３＞
次に、本発明の実施形態３を、図５を参照して説明する。実施形態２では、スイッチング電源２０の状態（出力モードか、出力停止モードか）を検出するのに、出力ラインＬｏ３の電圧を検出した。具体的には出力ラインＬｏ３の電圧を抵抗Ｒ７を用いて検出した。
【０１１５】
実施形態３は、スイッチング電源２０の状態（出力モードか、出力停止モードか）を、メインブロックＢ１との通信により検出する。すなわち、スイッチング電源２０が出力モードであれば、メインブロックＢ１は、ＤＣ−ＤＣコンバータ４５から電力供給されて動作状態になるので、モード制御ブロックＢ２との間でバスラインを通じて、通信可能となる。
【０１１６】
一方、スイッチング電源２０が出力停止モードであれば、メインブロックＢ１は電力の供給を断たれ、停止状態になるので、通信不能となる。従って、モード制御ブロックＢ２は、メインブロックＢ１との通信状態を検出することで、スイッチング電源２０の状態（出力モードか、出力停止モードか）を検出できる。そして、この場合には、出力ラインＬｏ３の電圧を検出する抵抗Ｒ７やチェックポートＰ６を廃止できる。
【０１１７】
＜実施形態４＞
次に、本発明の実施形態４を図１０、図１１によって説明する。実施形態１では、スイッチング電源２０を出力モードから出力停止モードに移行させる場合と、出力停止モードから出力モードで移行させる場合で、モード制御ブロックＢ２から制御ＩＣ５０に対して、パルス幅が同一の制御パルス信号Ｓｒを送った。
【０１１８】
実施形態４では、スイッチング電源２０を出力モードから出力停止モードに移行させる場合と、出力停止モードから出力モードに移行させる場合で、制御パルス信号Ｓｒのパルス幅を変えるようにした（図１０参照）。
【０１１９】
また、再起動回路６５と発振停止回路６７に対してパルス幅を検出するパルス幅検出部６５Ａ、６７Ａを設けると共に、パルス幅の長短によって発振停止用の信号か、再起動用の信号かを識別するようにした。例えば、図１０のように、パルス幅の短い制御パルス信号Ｓｒ１を発振停止用の信号と認識し、パルス幅の長い制御パルス信号Ｓｒ２を再起動用の信号と認識するようにした。
【０１２０】
以上のことから、各回路６５、６７が入力される制御パルス信号Ｓｒが発振停止用として出力された信号か、再起動用として出力された信号かを識別できるので、制御入力ポートＥＮの共通化による回路の誤動作を防止できる。具体的には、出力モードから出力停止モードへの移行時に、発振停止用として出力された制御パルス信号Ｓｒ１を、再起動回路６５が再起動用であると誤認識して、スイッチング電源２０を再起動させてしまう誤動作を未然に回避できる。
【０１２１】
また、実施形態４では、発振停止用の信号か、再起動用の信号かを、制御パルス信号Ｓｒのパルス幅の大小によって識別する事から、実施形態１で設けた禁止回路７５を廃止しており、再起動回路６５は第二電源回路６９から常時電力供給される構成となっている（図１１参照）。尚、常時とは、出力モード、出力停止モードの双方という意味である。
【０１２２】
＜実施形態５＞
次に、本発明の実施形態５を図１０、図１２によって説明する。
実施形態１では、スイッチング電源２０を出力モードから出力停止モードに移行させる場合と、出力停止モードから出力モードで移行させる場合で、モード制御ブロックＢ２から制御ＩＣ５０に対して、パルス幅が同一の制御パルス信号Ｓｒを送った。
【０１２３】
実施形態５では、スイッチング電源２０を出力モードから出力停止モードに移行させる場合と、出力停止モードから出力モードに移行させる場合で、制御パルス信号Ｓｒのパルス幅を変えるようにした。具体的には、図１０に示すように、発振停止用はパルス幅の短い信号Ｓｒ１とし、再起動用はパルス幅の長い信号Ｓｒ２とした。
【０１２４】
そして、図１２に示すように、再起動回路６５の入力段にフィルタ回路６８を設けた。フィルタ回路６８は、例えば抵抗とコンデンサによる積分回路であり、パルス幅の長い制御パルス信号だけを、再起動回路６５へ入力させ、パルス幅の短いパルス制御信号は除去（フィルタリング）する。
【０１２５】
このような構成にしておけば、再起動回路６５には、再起動用として出力された制御パルス信号Ｓｒ２しか入力されない。そのため、制御入力ポートＥＮの共通化による回路の誤動作を防止できる。具体的には、出力モードから出力停止モードへの移行時に、発振停止用として出力された制御パルス信号Ｓｒ１を、再起動回路６５が再起動用であると誤認識して、スイッチング電源２０を再起動させてしまう誤動作を未然に回避できる。また、この構成では、実施形態４の場合と同様に、禁止回路７５を廃止できる。加えて、言えば、実施形態５では、誤作動の原因となる信号を除去するので、パルス幅を検出して信号の適否を判別するものに比べて、誤動作をより確実に防止できるというメリットがある。
【０１２６】
＜実施形態６＞
次に、本発明の実施形態６を、図１３によって説明する。
実施形態１では、モード制御ブロックＢ２の出力停止モード時の電源として、コンデンサ（電気二重層キャパシタ）Ｃ４を設けた例を示した。コンデンサＣ４を電源とする場合には、放電しきると、電源スイッチＳ１を再投入しない限り、制御装置８０のモード制御ブロックＢ２は完全にダウン（停止）する。
【０１２７】
実施形態６は、モード制御ブロックＢ２の出力停止モード時の電源として、太陽電池（本発明の「光電池」に相当）１２０を使用する構成とした。太陽電池１２０を電源としておけば、発電した電気を消費し切ったとしても、光が当たれば再び発電して、モード制御ブロックＢ２に電力を供給する。そのため、制御装置８０のモード制御ブロックＢ２が完全にダウンすることがない。
【０１２８】
＜実施形態７＞
次に、本発明の実施形態７を図１４によって説明する。
実施形態１では、再起動回路６５の電源用として第二電源回路６９を設けた。実施形態７は、再起動回路６５の電源用として、コンデンサ（電気二重層キャパシタ）Ｃ５を設けた。具体的には、コンデンサＣ５は、制御ＩＣ５０に対して外付けされており、順方向ダイオードＤ５を介して第一電源回路５３から充電電流の供給を受けて、出力モード中に充電される構成となっている。尚、コンデンサＣ５が本発明の「第二蓄電部」の一例である。
【０１２９】
そして、再起動回路６５は、出力モード中、第一電源回路５３から電力供給されると共に、出力モードから出力停止モードに切り換わって、第一電源回路５３が遮断されると、図１４に示すようにコンデンサＣ５より電力供給される。この構成では、出力停止モード中、制御ＩＣ５０は、コンデンサＣ５を電源として再起動回路６５とコンデンサ電圧検出回路７１だけが動いており、入力ラインＬｉｎを通じた電力消費（ＡＣ電源の電力消費）がない。そのため、一層省電力にできる。
【０１３０】
また、実施形態７の制御ＩＣ５０は、コンデンサ電圧検出回路７１を備える。コンデンサ電圧検出回路７１は、コンデンサＣ５の充電電圧Ｖｃｈ２を検出して、充電電圧Ｖｃｈ２が低下した（閾値を下回る）場合に、再起動回路６５に指令を与えて、起動回路５１を再起動させるものである。これにより、スイッチング電源２０が出力停止モードから出力モードに移行する結果、電圧の低下したコンデンサＣ５を再充電できる。尚、このものでは、コンデンサＣ５の設置に伴い、第二電源回路６９を廃止している。
【０１３１】
＜実施形態８＞
次に、本発明の実施形態８を、図１５、図１６によって説明する。実施形態１では、再起動回路６５の電源用として第二電源回路６９を設けた。第二電源回路６９は、高電圧入力ポートＶＨに接続されていて、入力ラインＬｉｎ側から電源をとっていた。
【０１３２】
実施形態８は、再起動回路６５の電源を電源ポートＶＣＣ、すなわち電圧発生回路３２から得る構成にしている。具体的に説明すると、再起動回路６５の電源となる第二電源回路７３は、電力供給ラインＬ３を通じて、電源ポートＶＣＣに連なっている。そして、電圧発生回路３２から電圧を得て、再起動回路６５に対して５Ｖの電源電圧にて電力を供給する構成となっている。尚、電圧発生回路３２は、出力モード中にコンデンサＣ２、Ｃ６が充電されるので、出力停止モード中であっても、電力供給が可能である。すなわち、第二電源回路７３は、出力停止モード中、コンデンサＣ２、Ｃ６の電圧を５Ｖに降圧して、再起動回路６５へ出力する。
【０１３３】
この構成では、出力停止モード中、制御ＩＣ５０は、第二電源回路７３から電力の供給を受けて、再起動回路６５とＶＣＣ検出回路５６だけが動いており、入力ラインＬｉｎを通じた電力消費（ＡＣ電源の電力消費）がない。そのため、一層省電力にできる。
【０１３４】
そして、ＶＣＣ検出回路５６は、電源ポートＶＣＣの電圧（コンデンサＣ２、Ｃ６の電圧）を検出して、電圧が低下（閾値を下回る）と、起動回路５１を再起動させる。これにより、スイッチング電源２０が出力停止モードから出力モードに移行する結果、コンデンサＣ２、Ｃ６は再充電される。
【０１３５】
また、実施形態１の電圧発生回路３１は、コンデンサとダイオードからなる平滑回路がＣ２とＤ２の１段構成であったのに対して、実施形態８の電圧発生回路３２は、Ｃ２とＤ２及び、Ｃ６とＤ６の２段構成となっている。このような構成にしているのは、制御ＩＣ５０側の起動を早める（制御ＩＣ５０側から電圧発生回路３２のコンデンサに流す充電電流を少なくする）ためであり、コンデンサＣ６の静電容量をコンデンサＣ２の静電容量に対して小さな値に設定してある。尚、電圧発生回路３２のコンデンサＣ２とコンデンサＣ６が、本発明の「第二蓄電部」の一例であり、コンデンサＣ２、Ｃ６は第二電圧回路７３の電圧源（電力供給源）となっている。
【０１３６】
＜実施形態９＞
次に、本発明の実施形態９を図１７、図１８を参照して説明する。実施形態１では、禁止回路７５の一例として、出力モード中、電源ラインＬ２を開路して再起動回路６５を停止させることで、再起動回路６５から起動回路５１への出力を禁止したものを例示した。実施形態９は、禁止回路１５０を、論理回路により構成している点が、実施形態１と相違している。
【０１３７】
具体的に説明すると、禁止回路１５０は、図１７に示すようにＡＮＤ回路１５１から構成されている。ＡＮＤ回路１５１は２入力１出力となっており、Ａ側の入力端子には第一電源回路５３の出力電圧が入力され、Ｂ側の入力端子には再起動回路６５の出力が入力される構成となっている。また、ＡＮＤ回路１５１の出力端子Ｃは起動回路５１に接続されていて、ＡＮＤ回路１５１の出力が起動回路５１へ入力される構成となっている。そして、ＡＮＤ回路１５１のＡ側の入力は負論理になっていて、抵抗Ｒ１０によってグランドに接続されている。
【０１３８】
上記のようにＡＮＤ回路１５１のＡ側の入力は負論理であることから、第一電源回路５３の出力電圧がＨｉｇｈレベルの場合（別の言い方をすれば、第一電源回路５３が５Ｖの電圧を発生させる出力モードの場合）、再起動回路６５の出力に関係なく、ＡＮＤ回路１５１の出力はＬｏｗレベルになる。そのため、出力モード中、再起動回路６５から起動回路５１への再起動信号の出力は禁止される。
【０１３９】
一方、第一電源回路５３の出力電圧がＬｏｗレベルの場合（別の言い方をすれば、第一電源回路５３が５Ｖの電圧を発生させない出力停止モードの場合）、ＡＮＤ回路１５１の出力は、再起動回路６５の出力に対応した出力となる。すなわち、再起動回路６５の出力がＨｉｇｈレベルであれば、ＡＮＤ回路１５１の出力はＨｉｇｈレベル、再起動回路６５の出力がＬｏｗレベルであれば、ＡＮＤ回路１５１の出力はＬｏｗレベルになる。よって、出力モード中は、再起動回路６５の出力、すなわち再起動信号を起動回路５１に送ることが可能である。
【０１４０】
尚、上記では、第一電源回路５３の出力と再起動回路６５の出力の論理を取るようにしたが、第一電源回路５３の出力と再起動回路６５の入力の論理をとっても、図１７に示した禁止回路１５０と同じ回路動作を実行できる。すなわち出力モード中、再起動回路６５から起動回路５１への信号の出力を禁止し、出力停止モード中は再起動回路６５から起動回路５１への信号の入力を許可する動作を行うことが可能である。
【０１４１】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【０１４２】
（１）実施形態１〜実施形態９では、電源システムＳを、プリンタに使用する例を挙げたが、電気機器であれば、適用可能であり、電源システムＳの用途はプリンタに限定されない。例えば、テレビやビデオなどの家電製品に広く使用できる。また、実施形態１〜実施形態８では、電子写真式のプリンタを例示したが、インクジェット式のプリンタへの適用も可能である。
【０１４３】
（２）実施形態１〜実施形態９では、半導体スイッチング素子としてＦＥＴ（電界効果トランジスタ）を例示したが、バイポーラトランジスタを使用してもよい。
【０１４４】
（３）実施形態１〜実施形態９では、再起動回路６５と発振停止回路６７で、制御入力ポートＥＮを共通使用するものを例示した。これら両回路に対する信号の入力ポートは、図１９に示すように別々、すなわち再起動回路６５に対応して制御入力ポートＥＮを設け、発振停止回路６７に対して制御入力ポートＤＩＳＥを設けるようにしてもよい。
【０１４５】
尚、ポートを分ける場合には、図２０、図２１に示すように、発振停止用と再起動用で、フォトカプラとドライブ用のトランジスタを別々に設ける必要がある。簡単に説明すると、制御ＩＣ５０の制御入力ポートＥＮに接続されたフォトトランジスタＰＴ２と発光ダイオードＬＥＤ２が組になってフォトカプラを構成しており、制御ＩＣ５０のＤＩＳＥポートに接続されたフォトトランジスタＰＴ３と発光ダイオードＬＥＤ３が組になってフォトカプラを構成している。そして、発光ダイオードＬＥＤ２のドライブ用としてトランジスタ８５を設ける一方、発光ダイオードＬＥＤ３のドライブ用としてトランジスタ８６を設けようにしておけばよい。このようにしておけば、ポートＰ３から出力した制御パルス信号は、制御ＩＣ５０の制御入力ポートＥＮに入力されることになり、ポートＰ７から出力した制御パルス信号は、制御ＩＣ５０のＤＩＳＥポートに入力されることになる。
【０１４６】
（４）実施形態１〜実施形態９では、制御装置８０の構成例としてメインブロックＢ１と、モード制御ブロックＢ２の２つの機能ブロックを備えたものを例示した。制御装置８０は、少なくともモード制御ブロックＢ２を備えていればよく、例えば、メインブロックＢ１を制御装置８０とは別構成としてよい。
【０１４７】
（５）実施形態１では、禁止回路７５を電源ラインＬ２上に設けた例を示した。禁止回路７５は、出力モード中、再起動回路６５から起動回路５１への信号の出力を禁止するものであればよく、例えば、図２２に示すように、再起動回路６５の出力側に禁止回路７５を設けて、出力モード中は再起動回路６５の出力ラインＬ４を開路するようにしてもよい。また、再起動回路６５の入力側に禁止回路７５を設けて、出力モード中は再起動回路６５の入力ラインＬ５を開路するようにしてもよい。
【０１４８】
（６）実施形態１の禁止回路７５と、実施形態９の禁止回路１５０は、いずれも、出力モード中、再起動回路６５から起動回路５１への信号の出力を禁止するものであった。これら禁止回路７５、１５０は、再起動回路６５による再起動と発振停止回路６７による発振停止の競合を避けることが出来ればよく、少なくとも、発振停止回路６７がトランス２３の発振を停止させる時に、再起動回路６５が起動回路５１を再起動させることを禁止出来ればよい。
【０１４９】
尚、そのような回路動作を実現するには、発振停止回路６７の出力を第一電源回路５３に加えて、禁止回路７５のトランジスタ７８のベースＢに入力させる構成として、発振停止回路６７の出力中は、電源ラインＬ２を開路して再起動回路６５を停止させればよい。これにて、発振停止回路６７の出力中、再起動回路６５から起動回路５１への信号の出力は禁止される。
【０１５０】
また、発振停止回路６７の出力を第一電源回路５３に加えて、ＡＮＤ回路１５１のＡ側の入力端子に入力させればよく、これにより、発振停止回路６７の出力中は、再起動回路６５の出力に関係なく、ＡＮＤ回路１５１の出力がＬｏｗレベルになる。従って、発振停止回路６７の出力中、再起動回路６５から起動回路５１への信号の出力は禁止される。
【０１５１】
（７）実施形態４、５では、制御パルス信号Ｓｒのパルス幅を次のように定めた。出力モードから出力停止モードへの移行用のパルス幅を狭くし、出力停止モードから出力モードへの移行用のパルス幅を広くした。パルス幅は、出力モード停止用への移行用と、出力モードへの移行用で異なっていればよく、実施形態４、５とは逆に、出力停止モードへの移行用のパルス幅を広くし、愁る力モードへの移行用のパルス幅を狭くしてもよい。尚、このような設定とした場合には、フィルタ回路６８にてパルス幅の広い制御パルス信号を除去する必要がある。
【符号の説明】
【０１５２】
１…プリンタ（本発明の「画像形成装置」の一例）
１０…電源装置
２０…スイッチング電源
２１…整流平滑回路
２３…トランス
２５…ＦＥＴ（本発明の「半導体スイッチング素子」の一例）
２７…整流平滑回路
２９…電圧検出回路
５０…制御ＩＣ（本発明の「スイッチ制御部」の一例）
５１…起動回路
５３…第一電源回路
５７…ドライバ回路
６５…再起動回路
６７…発振停止回路
６８…フィルタ回路
６９、７３…第二電源回路
８０…制御装置
１００…メモリ（本発明の「記憶部」の一例）
１２０…太陽電池（本発明の「光電池」の一例）
Ｂ１…メインブロック
Ｂ２…モード制御ブロック
Ｃ４…コンデンサ（本発明の「第一蓄電部」の一例）
Ｓ…電源システム
Ｓｒ…制御パルス信号
Ｒ７…抵抗（本発明の「検出部」の一例）
Ｐ６…チェックポート（本発明の「検出部」の一例）
【図１】
0005565507.tif 000002
【図２】
0005565507.tif 000003
【図３】
0005565507.tif 000004
【図４】
0005565507.tif 000005
【図５】
0005565507.tif 000006
【図６】
0005565507.tif 000007
【図７】
0005565507.tif 000008
【図８】
0005565507.tif 000009
【図９】
0005565507.tif 000010
【図１０】
0005565507.tif 000011
【図１１】
0005565507.tif 000012
【図１２】
0005565507.tif 000013
【図１３】
0005565507.tif 000014
【図１４】
0005565507.tif 000015
【図１５】
0005565507.tif 000016
【図１６】
0005565507.tif 000017
【図１７】
0005565507.tif 000018
【図１８】
0005565507.tif 000019
【図１９】
0005565507.tif 000020
【図２０】
0005565507.tif 000021
【図２１】
0005565507.tif 000022
【図２２】
0005565507.tif 000023