(57)【特許請求の範囲】
【請求項１】
複数の入出力信号処理系統が設けられた入出力モジュールにおいて、
前記モジュールの機能を定義するユーザインタフェースを設け、
前記モジュールの機能は、モジュール単位または複数の入出力信号処理系統について個別に定義し、
前記ユーザインタフェースは、アナログ出力、アナログ入力、ＯＮ／ＯＦＦのロジック信号、パルスカウンタ、パルス出力、通信を含む機能のうち、少なくとも２つの機能を組み合わせたことを特徴とする入出力モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入出力モジュールに関し、詳しくは、プログラマブルロジックコントローラ（以下、ＰＬＣという）などに実装される入出力モジュールの改良に関するものである。
【背景技術】
【０００２】
図２は、従来のビルディングブロック型のＰＬＣにおけるアナログ入出力系統の一例を示すブロック図である。図２において、ＣＰＵモジュール１は、バスＢを介してアナログ出力モジュール２およびアナログ入力モジュール３と接続されていて、アナログ出力モジュール２およびアナログ入力モジュール３との間で各種信号の授受を行う。
【０００３】
アナログ出力モジュール２は、アナログ出力モジュール２をバスＢと接続するためのバスインタフェース回路２０と、ＣＰＵモジュール１から設定入力されるアナログ出力デジタル値を格納するメモリ２１と、アナログ出力モジュール２の動作を制御する制御回路２２と、メモリ２１に格納されたアナログ出力デジタル値を複数系統のアナログ信号に変換して外部に出力するアナログ出力回路２３と、外部接続端子２４とで構成されている。
【０００４】
アナログ入力モジュール３は、外部接続端子３０から入力される複数系統のアナログ信号をデジタル信号に変換するアナログ入力回路３１と、アナログ入力モジュール３の動作を制御する制御回路３２と、アナログ入力回路３１で変換されたアナログ入力デジタル値をＣＰＵモジュール１に転送出力するために格納するメモリ３３と、アナログ入力モジュール３をバスＢと接続するためのバスインタフェース回路３４とで構成されている。
【０００５】
すなわち、従来のビルディングブロック型のＰＬＣは、ロジック入力、ロジック出力、アナログ入力、アナログ出力などの機能がそれぞれ個別のモジュールとして設計されていて、ユーザーは用途に応じてそれらのモジュールを選択実装して使用する構成となっている。
【０００６】
特許文献１には、汎用アナログ入出力モジュールとＤ／Ａ変換モジュールを備えたアクチュエータコントローラの構成が記載されている。
【０００７】
【特許文献１】特開平８−９５６２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、図２に示す従来のアナログ入出力モジュールは、機能ごとに個別に構成されているため、たとえばアナログ入力とアナログ出力の機能が必要な場合にはＰＬＣにそれぞれの機能を有する２種類のモジュールを実装しなければならない。具体的には、たとえばアナログ入力とアナログ出力を２系統ずつ信号処理したい場合は、たとえば４系統の信号を処理するように構成されたアナログ入力モジュールとアナログ出力モジュールを１つずつＰＬＣに実装することになる。
【０００９】
ところが、このようにＰＬＣに４系統ずつの信号を処理できるように構成されたアナログ入力モジュールとアナログ出力モジュールを実装した場合、処理を必要とする信号は２系統ずつであることから、各モジュールには当面は使い道の無い無駄な２系統が発生することになり、各モジュールに設けられている外部接続端子がそれぞれ２系統分余って結果的にはＰＬＣの小型化を阻む要因になっているといえる。
【００１０】
本発明は、このような問題を解決するものであり、その目的は、複数の入出力信号処理系統を有効に活用できる入出力モジュールを提供することにある。
【課題を解決するための手段】
【００１１】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数の入出力信号処理系統が設けられた入出力モジュールにおいて、
前記モジュールの機能を定義するユーザインタフェースを設け、
前記モジュールの機能は、モジュール単位または複数の入出力信号処理系統について個別に定義し、
前記ユーザインタフェースは、アナログ出力、アナログ入力、ＯＮ／ＯＦＦのロジック信号、パルスカウンタ、パルス出力、通信を含む機能のうち、少なくとも２つの機能を組み合わせたことを特徴とする。
【発明の効果】
【００１４】
このような構成により、複数の入出力信号処理系統を有効に活用できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例を示すブロック図である。
【図２】従来のアナログ入出力系統の一例を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図である。図１において、ＣＰＵモジュール４は、バスＢを介してアナログ入出力モジュール５と接続されていて、アナログ入出力モジュール５との間で各種信号の授受を行う。
【００１７】
アナログ入出力モジュール５は、バスインタフェース回路５０とユーザインタフェース５１と外部接続端子５２で構成されていて、ユーザインタフェース５１はバスインタフェース回路５０を介してバスＢと接続されている。
【００１８】
ユーザインタフェース５１は、メモリ５１０と制御回路５１１とアナログ出力回路５１２とアナログ入力回路５１３とで構成されていて、メモリ５１０は制御回路５１１に接続され、アナログ出力回路５１２とアナログ入力回路５１３も制御回路５１１に接続されている。なお、アナログ出力回路５１２とアナログ入力回路５１３にはそれぞれ複数の信号処理系統が設けられていて、各信号処理系統はそれぞれ共通の外部接続端子５２に接続されている。
【００１９】
メモリ５１０には、制御回路５１１の制御に基づき、ＣＰＵモジュール４から設定されるアナログ入出力モジュール５の機能定義データ、アナログ出力回路５１２から外部に出力されるアナログ出力デジタル値、アナログ入力回路５１３を介して外部から取り込まれるアナログ入力デジタル値などが格納される。
【００２０】
制御回路５１１は、メモリ５１０のリード／ライトを制御するとともに、メモリ５１０に格納されているアナログ入出力モジュール５の機能定義データにしたがって、各信号処理系統について個別にアナログ出力回路５１２および／またはアナログ入力回路５１３を有効／無効にする。
【００２１】
具体的な動作を説明する。
デジタル入力アナログ出力機能を使用する場合には、制御回路５１１は、ＣＰＵモジュール４からバスインタフェース回路５０を介してメモリ５１０に格納されている機能定義データのデータにしたがってアナログ出力回路５１２の該当する信号処理系統を有効にする。そして、メモリ５１０に格納されているアナログ出力デジタル値をアナログ出力回路５１２に送り、変換されたアナログ出力信号を所定の外部接続端子５２に出力させる。
【００２２】
このとき、アナログ入力回路５１３の該当する信号処理系統も同時に有効にしておくことで、アナログ出力信号をアナログ入力回路５１３で変換しメモリ５１０に保存して、デジタル出力値をバスインタフェース回路５０を介してＣＰＵモジュール４に伝えることもできる。
【００２３】
アナログ入力デジタル出力機能を使用する場合には、制御回路５１１は、ＣＰＵモジュール４からバスインタフェース回路５０を介してメモリ５１０に格納されている機能定義データのデータにしたがってアナログ出力回路５１２の該当する信号処理系統を無効にする。そして、出力をハイインピーダンスにすることで、外部接続端子５２を外部の機器でドライブ可能とする。
【００２４】
併せて、アナログ入力回路５１３の該当する信号処理系統を有効にすることで、外部接続端子５２に印加されたアナログ入力をデジタル信号に変換し、そのデジタル出力値をメモリ５１０に格納する。メモリ５１０に格納されたデジタル出力値はバスインタフェース回路５０を介してＣＰＵモジュール４に伝える。
【００２５】
図１のように構成されるアナログ入出力モジュール５によれば、複数の外部接続端子を個別にアナログ出力用またはアナログ入力用として自由に定義して使用できるので、外部接続端子を有効に使用でき、モジュールを有効に活用できる。そして、モジュールを有効に活用できることにより、ＰＬＣに実装するモジュール数を削減でき、ＰＬＣの小型化が図れる。
【００２６】
なお、上記実施例では、ユーザインタフェース５１がアナログ出力系統とアナログ入力系統により構成されている例について説明したが、これに限るものではなく、たとえばＯＮ／ＯＦＦのロジック信号、パルスカウンタ、パルス出力、通信機能などを組み合わせるようにしてもよい。
【００２７】
また、上記実施例では、ビルディングブロック型のＰＬＣに実装される入出力モジュールの例について説明したが、入出力モジュールの実装対象は必ずしもＰＬＣに限るものではなく、その他のコントローラに実装してもよい。
【００２８】
以上説明したように、本発明によれば、複数の入出力信号処理系統を有効に活用できる入出力モジュールが実現できる。
【符号の説明】
【００２９】
４  ＣＰＵモジュール
５  アナログ入出力モジュール
５０  バスインタフェース回路
５１  ユーザインタフェース
５１０  メモリ
５１１  制御回路
５１２  アナログ出力回路
５１３  アナログ入力回路
５２  外部接続端子
Ｂ  バス
【図１】
0005565623.tif 000002
【図２】
0005565623.tif 000003