(57)【特許請求の範囲】
【請求項１】
基板を用意するステップと、
前記基板の上部面及び下部面の少なくとも一方の面に、一層の高さが平面状に配列される複数の粒子の少なくとも１つの厚さとなるセラミック層及び金属層を交互に形成するステップと、を含み、前記セラミック層は電荷を有する金属酸化物粒子を含み、前記金属層は前記金属酸化物粒子と反対の電荷を有する金属粒子を含み、前記セラミック層と前記金属層は、互いに反対の電荷を有し、
前記基板の上部面及び下部面の少なくとも一方の面にセラミック層及び金属層を交互に形成するステップは、
電荷を有する金属酸化物ナノ粒子を含む第１溶液を用意するステップと、
前記金属酸化物ナノ粒子と反対の電荷を有する金属ナノ粒子を含む第２溶液を用意するステップと、
電荷を有する基板を前記第１溶液及び第２溶液に交互に浸漬するステップを繰り返し、前記基板の上部面及び下部面の少なくとも一方の面に少なくとも１つ以上のセラミック層と金属層を交互に形成するステップと、を含んで行われる、セラミック電子部品用多層薄膜フィルムの製造方法。
【請求項２】
前記基板は、隣接する粒子と反対の電荷を有する請求項１に記載のセラミック電子部品用多層薄膜フィルムの製造方法。
【請求項３】
前記第１溶液を用意するステップは、セラミック前駆体が溶解されている溶液内に金属酸化物ナノ粒子を分散させて行われる請求項１に記載のセラミック電子部品用多層薄膜フィルムの製造方法。
【請求項４】
前記第１溶液内の金属酸化物は、マグネシウム、カルシウム、ストロンチウム、バリウム、ランタン、チタン、及びジルコニウムからなる群から選択された１種以上の金属を含む請求項１に記載のセラミック電子部品用多層薄膜フィルムの製造方法。
【請求項５】
前記第２溶液内の金属は、銀、鉛、白金、ニッケル、及び銅からなる群から選択された１種以上である請求項１に記載のセラミック電子部品用多層薄膜フィルムの製造方法。
【請求項６】
前記基板を前記溶液に繰り返し浸漬するステップにおいて、一方の溶液に基板を浸漬した後、他方の溶液に浸漬する前に前記基板を脱イオン蒸留水で洗浄及び乾燥するステップをさらに含む請求項１に記載のセラミック電子部品用多層薄膜フィルムの製造方法。
【請求項７】
前記セラミック層の厚さは、それぞれ４００ｎｍ以下である請求項１に記載のセラミック電子部品用多層薄膜フィルムの製造方法。
【請求項８】
前記金属層の厚さは、それぞれ５００ｎｍ以下である請求項１に記載のセラミック電子部品用多層薄膜フィルムの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極表面積を増やし電極間の距離を縮めることで、静電容量を大きくすることができるセラミック電子部品用多層薄膜フィルム及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子製品の小型化に伴い、積層セラミック電子部品における小型化、大容量化が求められている。これにより、誘電体と内部電極の薄膜化、多層化が様々な方法で試されており、最近では誘電体層が薄層化し、積層数が多い積層セラミック電子部品が製造されている。
【０００３】
しかしながら、より大きい静電容量を有する積層セラミック電子部品を製造するためには、新たな技術を用いてセラミックと内部電極層の間の構造をより効率的にデザインする必要がある。
【０００４】
このような要求に応じ、電極の表面積を増加させるとともに、電極間の間隔を減少させる努力が続けられてきた。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、電極表面積を増やし電極間の距離を縮めることで、静電容量を大きくすることができるセラミック電子部品用多層薄膜フィルム及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によると、基板と、上記基板の上部面及び下部面の少なくとも一方の面に交互に形成されたセラミック層及び金属層と、を含み、上記セラミック層及び上記金属層のうちの少なくとも一層の高さが、平面状に配列される複数の粒子の少なくとも１つの厚さとなるセラミック電子部品用多層薄膜フィルムが提供される。
【０００７】
上記セラミック層と上記金属層は、互いに反対の電荷を有することができる。
【０００８】
また、上記セラミック層は、上記基板の上部面及び下部面の少なくとも一方の面に形成され、上記基板は、上記セラミック層の電荷と反対の電荷を有することができる。
【０００９】
上記金属層は、上記基板の上部面及び下部面の少なくとも一方の面に形成され、上記基板は、上記金属層の電荷と反対の電荷を有することができる。
【００１０】
上記セラミック層の厚さは、それぞれ４００ｎｍ以下であることができ、上記金属層の厚さは、それぞれ５００ｎｍ以下であることができる。
【００１１】
上記セラミック層は、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ランタン（Ｌａ）、チタン（Ｔｉ）及びジルコニウム（Ｚｒ）からなる群から選択された１種以上を含むことができる。
【００１２】
また、上記金属層は、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群から選択された１種以上を含むことができる。
【００１３】
本発明の他の実施形態によると、基板を用意するステップと、上記基板の上部面及び下部面の少なくとも一方の面に、一層の高さが平面状に配列される複数の粒子の少なくとも１つの厚さとなるセラミック層及び金属層を交互に形成するステップと、を含むセラミック電子部品用多層薄膜フィルムの製造方法が提供される。
【００１４】
上記基板の上部面及び下部面の少なくとも一方の面にセラミック層及び金属層を交互に形成するステップは、電荷を有する金属酸化物ナノ粒子を含む第１溶液を用意するステップと、上記金属酸化物ナノ粒子と反対の電荷を有する金属ナノ粒子を含む第２溶液を用意するステップと、電荷を有する基板を上記第１溶液及び第２溶液に交互に浸漬するステップを繰り返し、上記基板の上部面及び下部面の少なくとも一方の面に少なくとも１つ以上のセラミック層と金属層を交互に形成するステップと、を含んで行われることができる。
【００１５】
上記基板は、隣接する粒子と反対の電荷を有することができる。
【００１６】
上記第１溶液を用意するステップは、セラミック前駆体（ｐｒｅｃｕｒｓｏｒ）が溶解されている溶液内に金属酸化物ナノ粒子を分散させて行われることができる。
【００１７】
上記第１溶液内の金属酸化物は、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ランタン（Ｌａ）、チタン（Ｔｉ）及びジルコニウム（Ｚｒ）からなる群から選択された１種以上の金属を含むことができる。
【００１８】
上記第２溶液内の金属は、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群から選択された１種以上であることができる。
【００１９】
また、上記基板を上記溶液に繰り返し浸漬するステップにおいて、一方の溶液に基板を浸漬した後、他方の溶液に浸漬する前に上記基板を脱イオン蒸留水で洗浄及び乾燥するステップをさらに含むことができる。
【００２０】
上記セラミック層の厚さは、それぞれ４００ｎｍ以下であることができ、上記金属層の厚さは、それぞれ５００ｎｍ以下であることができる。
【発明の効果】
【００２１】
本発明によるセラミック電子部品用多層薄膜フィルムは、セラミック層及び金属層のうちの少なくとも一層の高さが、平面状に配列される複数の粒子の少なくとも１つの厚さとなり、互いに交互に形成されるため、積層数が増え電極間の距離が短くなり、よって、セラミック電子部品に適用すると、電気容量が増加する効果が得られる。
【００２２】
また、各層の厚さを正確に調節することができ、高信頼性のセラミック電子部品用多層薄膜フィルムを提供することができる。
【００２３】
本発明によるセラミック電子部品用多層薄膜フィルムの製造方法は、電荷を有する基板を互いに反対の電荷を有する溶液に交互に浸漬する工程のみで多層薄膜の形成が可能であるため、高価の装備を採用しなくても経済性に優れた効果が得られる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施例によるセラミック電子部品用多層薄膜フィルムを概略的に示す断面図である。
【図２】本発明の他の実施例によるセラミック電子部品用多層薄膜フィルムを概略的に示す断面図である。
【図３】本発明の一実施例によるセラミック電子部品用多層薄膜フィルムの製造工程図である。
【図４】本発明の一実施例によるセラミック電子部品用多層薄膜フィルムの製造工程図である。
【図５】本発明の他の実施例によるセラミック電子部品用多層薄膜フィルムの製造工程図である。
【発明を実施するための形態】
【００２５】
本発明の実施形態は、様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態のみに限定されるわけではない。また、本発明の実施形態は、当該技術分野において通常の知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における構成要素の形状及びサイズなどは、より明確な説明のために誇張することもあり、図面上において同一の符号で示される構成要素は同一の構成要素である。
【００２６】
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。
【００２７】
図１は、本発明の一実施例によるセラミック電子部品用多層薄膜フィルムを概略的に示す断面図である。
【００２８】
図２は、本発明の他の実施例によるセラミック電子部品用多層薄膜フィルムを概略的に示す断面図である。
【００２９】
図１及び図２を参照すると、本発明の一実施例によるセラミック電子部品用多層薄膜フィルム１０は、基板１と、上記基板１の上部面及び下部面の少なくとも一方の面に交互に形成されたセラミック層２及び金属層３と、を含み、上記セラミック層２及び上記金属層３のうちの少なくとも一層の高さが、平面状に配列される複数の粒子の少なくとも１つの厚さとなることができる。
【００３０】
上記基板１は、陽電荷または陰電荷を有することができ、隣接する層の電荷と反対の電荷を有することができる。
【００３１】
上記基板１に隣接する層は、本発明の目的に応じてセラミック層２または金属層３であることができる。
【００３２】
これにより、上記基板１の上部面及び下部面の少なくとも一方の面に形成された層が、セラミック層２の場合は上記セラミック層２の電荷と反対の電荷を上記基板１が有し、金属層３の場合は上記金属層３の電荷と反対の電荷を上記基板１が有することができる。
【００３３】
また、上記セラミック層２と上記金属層３は互いに反対の電荷を有することができる。
【００３４】
図１は、上記基板１の上部面及び下部面に形成された層がセラミック層２である場合を示し、図２は、上記基板１の上部面及び下部面に形成された層が金属層３である場合を示している。
【００３５】
これによって、本発明の一実施例によるセラミック電子部品用多層薄膜フィルム１０は、電荷を有する基板１の上部面及び下部面の少なくとも一方の面に互いに反対の電荷を有し、平面状に配列される複数の粒子の少なくとも１つの厚さが一層の高さとなるセラミック層２及び金属層３が交互に形成されることができる。
【００３６】
本発明の一実施例によると、平面状に配列される複数の粒子の少なくとも１つの厚さが一層の高さとなるため、セラミック層２の厚さは、それぞれ４００ｎｍ以下であることができ、上記金属層３の厚さは、それぞれ５００ｎｍ以下であることができる。
【００３７】
即ち、セラミック粒子及び金属粒子のサイズを調節することで、セラミック層２及び金属層３の厚さを調節することができ、よって、薄膜のセラミック層２／金属層３が繰り返される多層構造を形成することができる。
【００３８】
また、本発明の一実施例によると、各層の厚さを正確に調節することができ、高信頼性の電子部品用多層薄膜フィルムを提供することができる。
【００３９】
一方、上記基板１は電荷を有することができ、その上部面または下部面に反対の電荷を有するセラミック層または金属層を形成できる材質であれば特に限定されず、例えば、導電性高分子を使用することができる。
【００４０】
上記基板１に電荷を付与する方法としては一般的な方法が用いられ、特に、プラズマ処理（ｐｌａｓｍａ  ｔｒｅａｔｍｅｎｔ）を使用することができる。
【００４１】
上記セラミック層２の構成成分は、特に制限されないが、例えば、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ランタン（Ｌａ）、チタン（Ｔｉ）及びジルコニウム（Ｚｒ）からなる群から選択された１種以上を含むことができる。
【００４２】
また、上記セラミック層２は、上記の構成成分の他、添加剤が添加されてもよい。
【００４３】
上記添加剤は、特に制限されないが、例えば、酢酸ジルコニウム（ＺｒＡｃ４）、ジルコニウムクロライド（ＺｒＣｌ４）または酢酸カルシウム（Ｃａ（Ｃ２Ｈ３Ｏ２）２）等を使用できる。
【００４４】
上記添加剤が添加されたセラミック層２は、基板１の上部面及び下部面の少なくとも一方の面に形成されることができる。
【００４５】
上記添加剤が添加された上記セラミック層２は高温でか焼すると、セラミック誘電体になることができる。
【００４６】
また、上記添加剤は上記金属酸化物ナノ粒子に添加されて、上記セラミック層の微細な空間を満たすことができる。
【００４７】
これにより、上記セラミック層２の充填密度（ｐａｃｋｉｎｇ  ｄｅｎｓｉｔｙ，ＰＤ）が高くなる。
【００４８】
また、上記セラミック粉末に添加される添加剤により形成されるＢａＣａＴｉＺｒＯ３（ＢＣＴＺ）粉末は、チタン酸バリウム（ＢａＴｉＯ３）粉末に比べて高い誘電率を有することができる。
【００４９】
チタン酸バリウム（ＢａＴｉＯ３）粉末の誘電率は２０００〜３５００であることに比べ、ＢａＣａＴｉＺｒＯ３（ＢＣＴＺ）粉末の誘電率は５０００〜２００００と高い誘電率を有することができる。
【００５０】
また、上記添加剤が添加されたセラミック層２を含む電子部品用多層薄膜フィルム１０を電子部品に適用すると、信頼性に優れた電子部品を具現することができる。
【００５１】
また、上記金属層３の材質も特に制限なく使用でき、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群から選択された１種以上を含むことができる。
【００５２】
本発明の一実施例によるセラミック電子部品用多層薄膜フィルム１０は、図１に示したように平面状に配列される複数の粒子の少なくとも１つの厚さが一層の高さとなるセラミック層２及び金属層３が基板１の上部面及び下部面の少なくとも一方の面に交互に積層された構造で形成されることができる。
【００５３】
本発明の一実施例によると、平面状に配列される複数の粒子の少なくとも１つの厚さがセラミック層２及び金属層３のうちの少なくとも一層の高さとなるため、積層数が増え金属層間の距離が短くなり、電気容量が増加するようになる。
【００５４】
電気容量は下記式から得られる。
【式１】
【００５５】
0005512634.tif 000002
【００５６】
ここで、Ｃは電気容量、ε０は真空の誘電率、εｒは比誘電率、Ａは金属の表面積、ｄは金属層間の間隔である。
【００５７】
即ち、電気容量は、上記式より、金属層間の間隔ｄが減少するほど、また、金属の表面積Ａが増加するほど増加することが分かる。
【００５８】
従って、セラミック電子部品に上記多層薄膜フィルム１０を適用すると、従来に比べ積層可能なセラミック層２／金属層３の積層数が飛躍的に増え金属層３間の距離が短くなるため、高容量のセラミック電子部品を具現することができる。
【００５９】
セラミック電子部品は、特に制限されず、例えば、積層セラミックコンデンサ（ＭＬＣＣ）、インダクタ、圧電体素子、バリスタ、またはサーミスタ等のを使用することができる。
【００６０】
積層セラミックコンデンサの場合、本発明の一実施例においてセラミック層２は誘電体層となり、金属層３は内部電極層となり、内部電極層間に形成された誘電体層によって内部電極に電荷が蓄積されることができる。
【００６１】
従って、本発明の一実施例による多層薄膜フィルムを積層セラミックコンデンサに適用すると、積層数が増え内部電極間の距離が短くなり、高容量の積層セラミックコンデンサを具現することができる。
【００６２】
図３は、本発明の一実施例によるセラミック電子部品用多層薄膜フィルムの製造工程図である。
【００６３】
図４は、本発明の一実施例によるセラミック電子部品用多層薄膜フィルムの製造工程図である。
【００６４】
図５は、本発明の他の実施例によるセラミック電子部品用多層薄膜フィルムの製造工程図である。
【００６５】
図３を参照すると、本発明の一実施例は、基板を用意するステップＳ１０と、上記基板の上部面及び下部面の少なくとも一方の面に、一層の高さが平面状に配列される複数の粒子の少なくとも１つの厚さとなるセラミック層及び金属層を交互に形成するステップＳ２０と、を含むセラミック電子部品用多層薄膜フィルムの製造方法を提供する。
【００６６】
図４を参照すると、本発明の一実施例によるセラミック電子部品用多層薄膜フィルムの製造方法において、基板の上部面及び下部面の少なくとも一方の面にセラミック層及び金属層を交互に形成するステップは、電荷を有する金属酸化物ナノ粒子を含む第１溶液を用意するステップＳ１と、上記金属酸化物ナノ粒子と反対の電荷を有する金属ナノ粒子を含む第２溶液を用意するステップＳ２と、電荷を有する基板を上記第１溶液及び第２溶液に交互に浸漬するステップを繰り返し、上記基板の上部面及び下部面の少なくとも一方の面に少なくとも１つ以上のセラミック層と金属層を交互に形成するステップＳ３と、を含んで行われることができる。
【００６７】
以下、本発明の一実施例によるセラミック電子部品用多層薄膜フィルムの製造方法を説明するが、上述したセラミック電子部品用多層薄膜フィルムの特徴と重複する部分の説明は省略する。
【００６８】
本発明の一実施例によるセラミック電子部品用多層薄膜フィルム１０の製造方法は、まず、電荷を有する金属酸化物ナノ粒子を含む第１溶液を用意することができる（Ｓ１）。
【００６９】
上記第１溶液に含まれる金属酸化物は、特に制限されず、例えば、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ランタン（Ｌａ）、チタン（Ｔｉ）及びジルコニウム（Ｚｒ）からなる群から選択された１種以上の金属を含むことができる。
【００７０】
上記第１溶液には金属酸化物ナノ粒子が含まれているため、基板を第１溶液に浸漬する工程を行うことで基板上にセラミック層を形成することができるようになる。
【００７１】
上記第１溶液を用意するステップは、セラミック前駆体（ｐｒｅｃｕｒｓｏｒ）が溶解されている溶液内に金属酸化物ナノ粒子を分散させることで行われることができる。
【００７２】
上記添加剤は特に制限されるものではなく、例えば、酢酸ジルコニウム（ＺｒＡｃ４）、ジルコニウムクロライド（ＺｒＣｌ４）または酢酸カルシウム（Ｃａ（Ｃ２Ｈ３Ｏ２）２）等を使用できる。
【００７３】
上記セラミック前駆体（ｐｒｅｃｕｒｓｏｒ）及び金属酸化物ナノ粒子を含む溶液に基板を浸漬する工程により、基板上にセラミック層２を形成することができる。
【００７４】
上記セラミック前駆体（ｐｒｅｃｕｒｓｏｒ）は上記セラミック層２を高温でか焼するとき、セラミック誘電体になることができる。
【００７５】
また、上記セラミック前駆体に上記金属酸化物ナノ粒子が添加されて、上記セラミック層の微細な空間を満たすことができる。
【００７６】
これにより、上記セラミック層２の充填密度（ｐａｃｋｉｎｇ  ｄｅｎｓｉｔｙ，ＰＤ）が高くなる。
【００７７】
また、上記セラミック粉末に添加される添加剤により形成されるＢａＣａＴｉＺｒＯ３（ＢＣＴＺ）粉末はチタン酸バリウム（ＢａＴｉＯ３）粉末に比べて高い誘電率を有することができる。
【００７８】
上記セラミック前駆体（ｐｒｅｃｕｒｓｏｒ）のうち、酢酸ジルコニウム（ＺｒＡｃ４）またはジルコニウムクロライド（ＺｒＣｌ４）は高温でアニーリング（ａｎｎｅａｌｉｎｇ）することでジルコニア（ＺｒＯ２）を形成する。
【００７９】
上記ジルコニアは誘電体層として使用され、上記添加剤は電子部品の信頼性を向上させるためにセラミック粉末に添加される。
【００８０】
従って、上記ジルコニアが添加されたセラミック層２を含む電子部品用多層薄膜フィルム１０を電子部品に適用すると、信頼性に優れた電子部品を具現することができる。
【００８１】
次いで、上記金属酸化物ナノ粒子と反対の電荷を有する金属ナノ粒子を含む第２溶液を用意することができる（Ｓ２）。
【００８２】
上記第２溶液に含まれる金属は、特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群から選択された１種以上であることができる。
【００８３】
上記第２溶液には金属ナノ粒子が含まれているため、基板を第２溶液に浸漬する工程を行うことで基板上に金属層を形成することができるようになる。
【００８４】
次いで、電荷を有する基板を上記第１溶液及び第２溶液に交互に浸漬するステップを繰り返し、上記基板の上部面及び下部面の少なくとも一方の面に少なくとも１つ以上のセラミック層と金属層を交互に形成することができる（Ｓ３、Ｓ４）。
【００８５】
上記工程において電荷を有する基板は、隣接する粒子と反対の電荷を有するように形成されることができる。
【００８６】
上記のように、互いに反対の電荷を有する金属酸化物ナノ粒子と金属ナノ粒子とは、相互間の静電気力によって引力が発生し、これにより、繰り返し多層構造の薄膜が形成される。
【００８７】
また、上記第１溶液に金属ナノ粒子を含ませ、上記第２溶液に金属酸化物ナノ粒子を含ませて、上記基板の上部面及び下部面の少なくとも一方の面に金属層を先に形成し、金属層の上部にセラミック層を形成してもよい。
【００８８】
上述したように、電荷を有する基板を上記第１溶液と第２溶液に交互に浸漬するステップを繰り返すことで、高価な装備を採用しなくても簡単に基板上に少なくとも１つ以上のセラミック層と金属層を交互に形成することができる。
【００８９】
また、上記の工程を経て平面状に配列される複数の粒子の少なくとも１つの厚さが一層の高さとなるセラミック層及び金属層を、基板の上部面及び下部面の少なくとも一方の面に交互に形成することができ、セラミック電子部品用多層薄膜フィルムを製造することができる。
【００９０】
本発明の一実施例によると、平面状に配列される複数の粒子の少なくとも１つの厚さが一層の高さとなるため、セラミック粒子及び金属粒子の粒径がセラミック層及び金属層の厚さとなり、従来と異なり各層の厚さが飛躍的に薄くなることができる。
【００９１】
これにより、従来に比べて金属層の積層数が増え、セラミック層の厚さが薄くなり、金属間の距離が大きく減少することができる。
【００９２】
従って、本実施例によるセラミック電子部品用多層薄膜フィルムを適用したセラミック電子部品であれは、静電容量が向上し、高容量の電子部品を製造することができる。
【００９３】
また、金属酸化物及び金属ナノ粒子の粒径を調節して各セラミック層及び金属層の厚さを調節でき、信頼性に優れたセラミック電子部品を製造することができる。
【００９４】
一方、本発明の他の実施例によるセラミック電子部品用多層薄膜フィルムの製造方法は、上記基板を上記溶液に繰り返し浸漬するステップにおいて、一方の溶液に基板を浸漬した後、他方の溶液に浸漬する前に上記基板を脱イオン蒸留水で洗浄及び乾燥するステップをさらに含むことができる（Ｓ’３及びＳ’４）。
【００９５】
図５は、本発明の他の実施例によるセラミック電子部品用多層薄膜フィルムの製造工程図を示している。
【００９６】
図５を参照すると、電荷を有する基板を第１溶液に浸漬した後、上記基板を脱イオン蒸留水で洗浄及び乾燥（Ｓ’３）して第２溶液に浸漬し、その後、再び上記基板を脱イオン蒸留水で洗浄及び乾燥する工程（Ｓ’４）を繰り返して行うことができる。
【００９７】
これによって、必要以上の物質が各層に加わることを防止でき、高純度の均一なフィルムを形成することが可能で、さらに、均一な厚さの多層薄膜フィルムを製造することができる。
【００９８】
上記のような工程による本発明の一実施例によると、ナノメートルの厚さのセラミック層及び金属層を設けることができ、その厚さも容易に調節できるため、同じサイズの従来のセラミック電子部品に比べて非常に多くの層を積層することができる。
【００９９】
これにより、電極間の距離が飛躍的に短くなって静電容量が増加し、高容量のセラミック電子部品を製造できるようになる。
【０１００】
本発明は上述した実施形態及び添付された図面により限定されるものではなく、添付された請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形及び変更が可能であるということは当技術分野の通常の知識を有した者に自明であり、これも請求範囲に記載された技術的事項に属する。
【符号の説明】
【０１０１】
１  基板
２  セラミック層
３  金属層
１０  多層薄膜フィルム
【図１】
0005512634.tif 000003
【図２】
0005512634.tif 000004
【図３】
0005512634.tif 000005
【図４】
0005512634.tif 000006
【図５】
0005512634.tif 000007