(57)【特許請求の範囲】
【請求項１】
表面および裏面を有し、前記表面から前記裏面に貫通する貫通孔（３）が形成された基板（１）と、
前記基板（１）の前記貫通孔（３）内に、中心導体（２ｃ）を中心として誘電体（２ｂ）と外側導体（２ａ）とが同軸状に配置されたキャパシタ構造部（２）と、
前記基板（１）の前記表面に形成され、前記中心導体（２ｃ）を露出させるコンタクトホール（４ａ）が備えられた絶縁膜（４）と、
前記絶縁膜（４）上に形成され、前記コンタクトホール（４ａ）を通じて前記中心導体（２ｃ）と電気的に接続された上面配線層（５）と、
前記基板（１）の前記裏面に形成され、前記外側導体（２ａ）のみと電気的に接続された下面配線層（６）とを有し、
前記基板（１）の前記裏面側において、前記中心導体（２ｃ）の先端と前記下面配線層（６）との間には前記誘電体（２ｂ）が介在し、前記誘電体（２ｂ）と前記下面配線層（６）とが絶縁分離された配線基板を備えていることを特徴とする半導体装置。
【請求項２】
前記下面配線層（６）は、グラウンドプレーンであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記グラウンドプレーンを構成する前記下面配線層（６）は、前記基板（１）の前記裏面全面に形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記基板（１）の前記裏面において、前記誘電体（２ｂ）が前記下面配線層（６）と直接接触していることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項５】
前記基板（１）の前記裏面において、前記誘電体（２ｂ）と前記下面配線層（６）との間には、前記基板（１）の一部が残されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項６】
前記キャパシタ構造部（２）が複数個備えられており、複数個の前記キャパシタ構造部（２）の前記中心導体（２ｃ）が前記上面配線層（５）の構成する同じ信号配線に接続されていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項７】
前記キャパシタ構造部（２）は、同心円状もしくは同心多角形状によって構成されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
【請求項８】
前記キャパシタ構造部（２）は、トレンチ形状によって構成されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
【請求項９】
表面および裏面を有する基板（１）を用意する工程と、
前記基板（１）の表面から筒状の第１凹部（１０）を形成する工程と、
前記凹部（１０）内を含め前記基板（１）の表面側に第１金属膜（１１）を形成したのち、平坦化処理により、前記第１金属膜（１１）のうち前記基板（１）の表面上に形成されている部分を前記基板（１）の表面が露出するまで除去することで、前記第１金属膜（１１）によって外側導体（２ａ）を構成する工程と、
前記基板（１）のうち前記外側導体（２ａ）内に残っている部分のうち該外側導体（２ａ）よりも浅い深さ分だけ除去し、第２凹部（２０）を形成する工程と、
前記第２凹部（１０）内を含め前記第１金属膜（１１）および前記基板（１）の表面に誘電体膜（１２）を形成する工程と、
前記凹部（１０）内を含め前記誘電体膜（１２）の表面側に第２金属膜（１３）を形成する工程と、
平坦化処理により、前記第２金属膜（１３）と前記誘電体膜（１２）のうち前記基板（１）の表面上に形成されている部分を前記基板（１）の表面が露出するまで除去することで、前記第２金属膜（１３）によって中心導体（２ｃ）を構成し、該中心導体（２ｃ）と前記外側導体（２ａ）の間に前記誘電体膜（１２）にて構成される誘電体（２ｂ）が配置されたキャパシタ構造を形成する工程と、
前記基板（１）の裏面を平坦化処理により所定厚さ薄くし、前記第２金属膜（１３）の先端に前記誘電体膜（１２）を残しつつ、前記第１金属膜（１１）を露出させる工程と、
前記基板（１）の表面側において、前記中心導体（２ｃ）に電気的に接続される上面配線層（５）を形成する工程と、
前記基板（１）の裏面側において、前記外側導体（２ａ）に電気的に接続される下面配線層（６）を形成する工程とを含んでいることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同軸状の貫通電極を形成し、電極間に誘電体を挟むことでキャパシタ構造を構成した半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、ＬＳＩ（Large  Scale  Integration）等の半導体基板に集積回路が形成された半導体装置への信号の入出力時に、信号にノイズが重畳することにより、信号特性の劣化や周辺回路へのノイズ放射による機器の誤作動が問題となっている。この問題に対して、同軸状の貫通電極を形成し、電極間に誘電体を挟むことで構成したキャパシタ構造やトレンチ内の電極を配置しすることで構成したトレンチキャパシタ構造によりノイズ除去を図る方法が提案されている。
【０００３】
例えば、特許文献１には、同軸状に貫通電極を形成し、電極間に誘電体を挟むことでキャパシタ構造を構成した半導体装置が開示されている。この半導体装置では、シリコン基板に対して貫通孔を形成し、この貫通孔の中心から第１貫通電極、第１絶縁膜、第２貫通電極、第２絶縁膜を順に同心円状に配置してキャパシタ構造としている。シリコン基板の表面側では、第１貫通電極や第２貫通電極と他の半導体装置との電気的な接続が行われ、シリコン基板の裏面側では、第１貫通電極や第２貫通電極それぞれが下部配線層に対して電気的に接続されている。そして、下部配線層によってグラウンドプレーンと信号配線とを構成し、第１貫通電極を信号電極、第２貫通電極をＧＮＤ電極として、グラウンドプレーンに対して第２貫通電極を接続しつつ、信号配線に第１貫通電極が接続されるようにし、かつ、グラウンドプレーンと信号配線との間が絶縁されるようにしている。このような構造により、半導体装置がキャパシタ構造を介して下部配線層に電気的に接続され、下部配線層を通じて外部などと電気的に接続できるようにしている。
【０００４】
また、特許文献２には、トレンチキャパシタとリセス（窪み）構造で電流パスを短くし、寄生インダクタンス成分や寄生抵抗成分を低減した構造が開示されている。具体的には、基板裏面側にトレンチキャパシタを設けると共に、基板表面側におけるトレンチキャパシタと対応する部位をリセス構造とすることで、基板表面側からトレンチキャパシタまでの距離を短くし、寄生インダクタンス成分や寄生抵抗成分を低減している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１９４５５号公報（図１３参照）
【特許文献２】特表２００９−５１５３５６号公報（図５参照）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の半導体装置では、グラウンドプレーンと信号配線との間を確実に絶縁する必要があるが、グラウンドプレーンと信号配線とを確実に絶縁するためには、多層配線などの複雑な構造が必要になり、複雑な工程が必要となる。
【０００７】
また、特許文献２の半導体装置では、シリコン基板の表面のうちトレンチキャパシタと対応する部位にトレンチ（リセス構造）を正確に形成しなければならないし、トレンチの先端とＧＮＤ配線部との間にはシリコン基板が存在するため、電流パスの存在による寄生インダクタンス成分や寄生抵抗成分をゼロに近づけることはできない。
【０００８】
本発明は上記点に鑑みて、基板裏面側にグラウンドプレーンと信号配線との絶縁構造を構成しなくても良く、かつ、寄生インダクタンスをゼロに近づけることができる構造の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、表面および裏面を有し、表面から裏面に貫通する貫通孔（３）が形成された基板（１）と、基板（１）の貫通孔（３）内に、中心導体（２ｃ）を中心として誘電体（２ｂ）と外側導体（２ａ）とが同軸状に配置されたキャパシタ構造部（２）と、基板（１）の表面に形成され、中心導体（２ｃ）を露出させるコンタクトホール（４ａ）が備えられた絶縁膜（４）と、絶縁膜（４）上に形成され、コンタクトホール（４ａ）を通じて中心導体（２ｃ）と電気的に接続された上面配線層（５）と、基板（１）の裏面に形成され、外側導体（２ａ）のみと電気的に接続された下面配線層（６）とを有し、基板（１）の裏面側において、中心導体（２ｃ）の先端と下面配線層（６）との間には誘電体（２ｂ）が介在し、誘電体（２ｂ）と下面配線層（６）とが絶縁分離された配線基板を備えていることを特徴としている。
【００１０】
このように、キャパシタ構造部（２）を構成する外側導体（２ａ）を下面配線層（６）に直接接触させている。このため、中心導体（２ｃ）と外側導体（２ａ）との間の誘電体（２ｂ）を通じてノイズが流れるようにできる。したがって、キャパシタ構造部（２）と下面配線層（６）との間の寄生インダクタンス成分や寄生抵抗成分をゼロに近づけることが可能となって、キャパシタ構造部（２）でフィルタリングされたノイズをより確実に除去することが可能となる。
【００１１】
また、中心導体（２ｃ）については、誘電体（２ｂ）を貫通させない構造としているため、中心導体（２ｃ）との電気的な接続を行うための配線層を基板（１）の裏面側に形成する必要がない。このため、基板（１）の裏面側にはグラウンドプレーンとなる下面配線層（６）のみを形成すれば良く、中心導体（２ｃ）との電気的な接続を行うための配線を備える場合のように多層配線構造などを採用する必要が無くなる。したがって、多層配線構造のような複雑な構造をなくし、複雑な構造を形成するための複雑な工程も行わなくて済むようにできる。
【００１２】
例えば、請求項２に記載したように、下面配線層（６）をグラウンドプレーンとすることができる。この場合、請求項３に記載したように、グラウンドプレーンを構成する下面配線層（６）は、基板（１）の裏面全面に形成されるようにすると好ましい。このようにすれば、下面配線層（６）を基板（１）の裏面全面に形成するだけで良いため、パターニング工程等が不要で簡単な製造工程により、下面配線層（６）を形成することができる。
【００１３】
請求項４に記載の発明では、基板（１）の裏面において、誘電体（２ｂ）が下面配線層（６）と直接接触していることを特徴としている。
【００１４】
このように、誘電体（２ｂ）についても下面配線層（６）に直接接触する構造とすれば、下面配線層（６）とキャパシタ構造部（２）との間に何も存在していない構造となり、これらの間の寄生インダクタンス成分や寄生抵抗成分をほぼゼロにすることが可能となる。したがって、キャパシタ構造部２でフィルタリングされたノイズをより確実に除去することが可能となる。
【００１５】
ただし、請求項５に記載したように、基板（１）の裏面において、誘電体（２ｂ）と下面配線層（６）との間には、基板（１）の一部が残された構造とされていても良い。
【００１６】
請求項６に記載の発明では、キャパシタ構造部（２）が複数個備えられており、複数個のキャパシタ構造部（２）の中心導体（２ｃ）が上面配線層（５）の構成する同じ信号配線に接続されていることを特徴としている。このようにすれば、よりノイズ除去効果を高めることが可能となる。
【００１７】
請求項７に記載の発明では、キャパシタ構造部（２）は、同心円状もしくは同心多角形状によって構成されていることを特徴としている。このように、同心円状に限らず、同心多角形状によってキャパシタ構造部（２）を構成することもできる。また、請求項８に示すように、キャパシタ構造部（２）は、トレンチ形状によって構成されていても良い。
【００１８】
以上、請求項１ないし８に記載した配線基板を備えた半導体装置は、例えば以下の製造方法によって製造される。
【００１９】
すなわち、表面および裏面を有する基板（１）を用意する工程と、基板（１）の表面から凹部（１０）を形成する工程と、凹部（１０）内を含め基板（１）の表面側に第１金属膜（１１）を形成する工程と、凹部（１０）内を含め第１金属膜（１１）の表面に誘電体膜（１２）を形成する工程と、凹部（１０）内を含め誘電体膜（１２）の表面側に第２金属膜（１３）を形成する工程と、平坦化処理により、第２金属膜（１３）と誘電体膜（１２）および第１金属膜（１１）のうち基板（１）の表面上に形成されている部分を基板（１）の表面が露出するまで除去することで、第２金属膜（１３）によって中心導体（２ｃ）を構成すると共に第１金属膜（１１）によって外側導体（２ａ）を構成し、これら中心導体（２ｃ）と外側導体（２ａ）の間に誘電体膜（１２）にて構成される誘電体（２ｂ）が配置されたキャパシタ構造を形成する工程と、基板（１）の裏面を平坦化処理により所定厚さ薄くし、第２金属膜（１３）の先端に誘電体膜（１２）を残しつつ、第１金属膜（１１）を露出させる工程と、基板（１）の表面側において、中心導体（２ｃ）に電気的に接続される上面配線層（５）を形成する工程と、基板（１）の裏面側において、外側導体（２ａ）に電気的に接続される下面配線層（６）を形成する工程とを含む製造方法により、請求項１ないし４等に記載した構造の半導体装置を製造することができる。
【００２０】
この場合において、第１金属膜（１１）を露出させる工程で、第２金属膜（１３）の先端に残された誘電体膜（１２）を挟んで第２金属膜（１３）の先端の反対側に第１金属膜（１１）を残すようにしても良い。
【００２１】
また、請求項９に記載したように、表面および裏面を有する基板（１）を用意する工程と、基板（１）の表面から筒状の第１凹部（１０）を形成する工程と、凹部（１０）内を含め基板（１）の表面側に第１金属膜（１１）を形成したのち、平坦化処理により、第１金属膜（１１）のうち基板（１）の表面上に形成されている部分を基板（１）の表面が露出するまで除去することで、第１金属膜（１１）によって外側導体（２ａ）を構成する工程と、基板（１）のうち外側導体（２ａ）内に残っている部分のうち該外側導体（２ａ）よりも浅い深さ分だけ除去し、第２凹部（２０）を形成する工程と、第２凹部（１０）内を含め第１金属膜（１１）および基板（１）の表面に誘電体膜（１２）を形成する工程と、凹部（１０）内を含め誘電体膜（１２）の表面側に第２金属膜（１３）を形成する工程と、平坦化処理により、第２金属膜（１３）と誘電体膜（１２）のうち基板（１）の表面上に形成されている部分を基板（１）の表面が露出するまで除去することで、第２金属膜（１３）によって中心導体（２ｃ）を構成し、該中心導体（２ｃ）と外側導体（２ａ）の間に誘電体膜（１２）にて構成される誘電体（２ｂ）が配置されたキャパシタ構造を形成する工程と、基板（１）の裏面を平坦化処理により所定厚さ薄くし、第２金属膜（１３）の先端に誘電体膜（１２）を残しつつ、第１金属膜（１１）を露出させる工程と、基板（１）の表面側において、中心導体（２ｃ）に電気的に接続される上面配線層（５）を形成する工程と、基板（１）の裏面側において、外側導体（２ａ）に電気的に接続される下面配線層（６）を形成する工程とを含む製造方法により、請求項１ないし３、５等に記載した構造の半導体装置を製造することができる。
【００２２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態にかかる半導体装置に備えられるキャパシタ構造部を有する配線基板を示した図であり、（ａ）が上面図、（ｂ）が（ａ）のＡ−Ａ’断面図である。
【図２】図１に示すキャパシタ構造部２を備えた配線基板の製造工程を示した断面図である。
【図３】図２に続くキャパシタ構造部２を備えた配線基板の製造工程を示した断面図である。
【図４】図３に続くキャパシタ構造部２を備えた配線基板の製造工程を示した断面図である。
【図５】本発明の第２実施形態にかかる半導体装置に備えられるキャパシタ構造部を有する配線基板を示した断面図である。
【図６】図５に示すキャパシタ構造部２を備えた配線基板の製造工程を示した断面図である。
【図７】図６に続くキャパシタ構造部２を備えた配線基板の製造工程を示した断面図である。
【図８】図７に続くキャパシタ構造部２を備えた配線基板の製造工程を示した断面図である。
【図９】本発明の第３実施形態にかかる半導体装置の断面図である。
【図１０】他の実施形態で説明する配線基板の断面図である。
【図１１】他の実施形態で説明する配線基板の断面図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２５】
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかる半導体装置に備えられるキャパシタ構造部を有する配線基板を示した図であり、（ａ）が上面図、（ｂ）が（ａ）のＡ−Ａ’断面図である。以下、この図を参照して、本実施形態にかかる半導体装置に備えられる配線基板について説明する。
【００２６】
図１（ａ）、（ｂ）に示すように、シリコン基板１に対してキャパシタ構造部２が形成されている。キャパシタ構造部２は、シリコン基板１の表面から裏面まで貫通する貫通孔３内に形成されている。具体的には、キャパシタ構造部２は、外側導体２ａと誘電体２ｂおよび中心導体２ｃを有した構成とされている。外側導体２ａは、貫通孔３の内壁面に形成されている。
【００２７】
本実施形態のキャパシタ構造部２は、シリコン基板１を貫通するように形成した貫通孔３内をすべて埋め尽くすように形成されており、シリコン基板１の表面側からは外側導体２ａと誘電体２ｂおよび中心導体２ｃが露出し、裏面側からは外側導体２ａと誘電体２ｂが露出した構造となっている。つまり、外側導体２ａおよび誘電体２ｂは、シリコン基板１の表面から裏面にかけてシリコン基板１の厚みと同じ長さ分形成されている。そして、中心導体２ｃはシリコン基板１の厚みよりも短い長さ分形成され、中心導体２ｃのうちシリコン基板１の裏面側の先端を覆うように誘電体２ｂが形成され、中心導体２ｃの先端がシリコン基板１の裏面側からは露出しない構造とされている。
【００２８】
このようなキャパシタ構造部２との電気的な接続を図るべく、シリコン基板１の表面には、絶縁膜４を介して上面配線層５が形成されており、絶縁膜４に形成されたコンタクトホール４ａを通じて上面配線層５が中心導体２ｃと電気的に接続されている。また、シリコン基板１の裏面には、下面配線層６が形成されており、外側導体２ａに電気的に接続されていると共に誘電体２ｂと接触させられている。上面配線層５は、例えば、所望の信号が伝達される信号配線としての役割を果たし、一方向を長手方向として延設され、その先端が信号入力もしくは信号出力が成されるパッド５ａとされている。下面配線層６は、グラウンドプレーンを構成し、シリコン基板１の裏面全面に形成されている。したがって、上面配線層５と電気的に接続される中心導体２ｃは信号電位となり、下面配線層６と電気的に接続される外側導体２ａはＧＮＤ電位となる。そして、中心導体２ｃの先端と下面配線層６との間には誘電体２ｂが介在し、中心導体２ｃは下面配線層６とは絶縁分離されている。
【００２９】
このように構成されるキャパシタ構造部２を備えたシリコン基板１により、本実施形態の配線基板が構成されている。このような配線基板は、例えば、上面配線層５のうちパッド５ａとは反対側の先端においてＬＳＩの半導体チップが電気的に接続されると共に、パッド５ａを通じて外部と電気的に接続される。これにより、配線基板を備えた半導体装置が構成される。
【００３０】
このような半導体装置では、信号配線となる上面配線層５を通じて信号入力もしくは信号出力が成される場合において、上面配線層５とグラウンドプレーンを構成する下面配線層６との間にキャパシタ構造部２が備えられた構造となる。このため、信号配線にノイズが重畳された場合に、このノイズがキャパシタ構造部２を通じて下面配線層６に流されるようにできる。これにより、ノイズを除去することが可能となる。
【００３１】
そして、このような構造の半導体装置では、キャパシタ構造部２を構成する外側導体２ａおよび誘電体２ｂが下面配線層６に直接接触させられた構造とされている。このため、下面配線層６とキャパシタ構造部２との間に何も存在していない構造となり、これらの間の寄生インダクタンス成分や寄生抵抗成分をゼロに近づけることが可能となって、キャパシタ構造部２でフィルタリングされたノイズをより確実に除去することが可能となる。
【００３２】
また、中心導体２ｃについては、誘電体２ｂを貫通させない構造としているため、中心導体２ｃとの電気的な接続を行うための配線層をシリコン基板１の裏面側に形成する必要がない。このため、シリコン基板１の裏面側にはグラウンドプレーンとなる下面配線層６のみを形成すれば良く、中心導体２ｃとの電気的な接続を行うための配線を備える場合のように多層配線構造などを採用する必要が無くなる。したがって、多層配線構造のような複雑な構造をなくし、複雑な構造を形成するための複雑な工程も行わなくて済むようにできる。
【００３３】
続いて、上記のような半導体装置に備えられるキャパシタ構造部２を備えた配線基板の製造方法について説明する。図２〜図４は、図１に示すキャパシタ構造部２を備えた配線基板の製造工程を示した断面図である。以下、これらの図を参照して、配線基板の製造方法について説明する。
【００３４】
〔図２（ａ）に示す工程〕
まず、シリコン基板１を用意する。このときのシリコン基板１は、図１の状態のときよりも厚くなっている。そして、図示しないが、シリコン基板１の表面側にエッチングマスクを配置し、フォトリソグラフィによってエッチングマスクのうちのキャパシタ構造部２と対応する位置を開口させる。その後、エッチングマスクを用いたエッチングにより、シリコン基板１のうちキャパシタ構造部２と対応する位置に円柱状の凹部１０を形成する。このときの凹部１０は、後に貫通孔３となる部分であるが、このときには貫通孔３よりも若干深くされる。ただし、凹部１０が、シリコン基板１を貫通しない程度の深さとされ、凹部１０の底面にシリコン基板１が残る状態としている。そして、エッチングマスクを除去する。
【００３５】
〔図２（ｂ）に示す工程〕
シリコン基板１の表面側に外側導体２ａを形成するための第１金属膜１１を成膜する。これにより、凹部１０の内壁面にも第１金属膜１１が成膜される。
【００３６】
〔図２（ｃ）に示す工程〕
シリコン基板１の表面側において、第１金属膜１１の表面に誘電体２ｂを形成するための誘電体膜１２を成膜する。これにより、凹部１０内における第１金属膜１１の表面にも誘電体膜１２が成膜される。
【００３７】
〔図３（ａ）に示す工程〕
シリコン基板１の表面側において、誘電体膜１２の表面に中心導体２ｃを形成するための第２金属膜１３を成膜する。これにより、凹部１０内における誘電体膜１２の表面にも第２金属膜１３が成膜される。
【００３８】
〔図３（ｂ）に示す工程〕
ＣＭＰ（Chemical Mechanical Polishing）などの平坦化処理により、シリコン基板１の表面上において、第２金属膜１３や誘電体膜１２および第１金属膜１１を除去する。これにより、シリコン基板１の表面が露出させられると共に、凹部１０内において外側導体２ａと誘電体２ｂおよび中心導体２ｃが同心円状に配置されたキャパシタ構造部２が構成され、この構造がシリコン基板１の表面側から露出させられた状態となる。
【００３９】
〔図３（ｃ）に示す工程〕
ＣＭＰなどの平坦化処理により、今度はシリコン基板１の裏面側からシリコン基板１を全体的に所定厚さ薄くし、シリコン基板１の裏面から外側導体２ａおよび誘電体２ｂを露出させる。これにより、凹部１０の底面を構成していたシリコン基板１の一部が除去され、貫通孔３となる。
【００４０】
〔図４（ａ）に示す工程〕
キャパシタ構造部２を含めたシリコン基板１の表面に絶縁膜４を形成する。そして、図示しないが、絶縁膜４の表面側にエッチングマスクを配置し、フォトリソグラフィによってエッチングマスクのうちのコンタクトホール４ａと対応する位置を開口させる。その後、エッチングマスクを用いたエッチングにより、絶縁膜４にコンタクトホール４ａを形成する。そして、エッチングマスクを除去する。
【００４１】
〔図４（ｂ）に示す工程〕
絶縁膜４の表面に配線材料となる金属をＣＶＤ、蒸着、スパッタなどによって成膜することで上面配線層５を形成したのち、図示しないが、上面配線層５の表面側にエッチングマスクを配置し、フォトリソグラフィによってエッチングマスクのうちの不要部分と対応する位置を開口させる。その後、エッチングマスクを用いたエッチングにより、上面配線層５を所望形状にパターニングする。そして、エッチングマスクを除去する。
【００４２】
〔図４（ｂ）に示す工程〕
シリコン基板１の裏面側に配線材料となる金属をＣＶＤ、蒸着、スパッタなどによって成膜することにより下面配線層６を形成する。このとき、下面配線層６をシリコン基板１の裏面全面に形成するだけで良いため、パターニング工程等が不要で簡単な製造工程とすることができる。
【００４３】
これにより、図１に示した半導体装置に備えられるキャパシタ構造部２を備えた配線基板が完成する。この後は、図示しないが上面配線層５の一端においてＬＳＩの半導体チップを電気的に接続したり、パッド５ａを通じて外部と電気的に接続することで、半導体装置が完成される。
【００４４】
以上説明した本実施形態の半導体装置によれば、キャパシタ構造部２を構成する外側導体２ａを下面配線層６に直接接触させている。このため、外側導体２ａが下面配線層６と直接接続された構造とされていることから、中心導体２ｃと外側導体２ａとの間の誘電体２ｂを通じてノイズが流れるようにできる。したがって、キャパシタ構造部２と下面配線層６との間の寄生インダクタンス成分や寄生抵抗成分をゼロに近づけることが可能となって、キャパシタ構造部２でフィルタリングされたノイズをより確実に除去することが可能となる。特に、本実施形態では、誘電体２ｂについても下面配線層６に直接接触する構造としているため、下面配線層６とキャパシタ構造部２との間に何も存在していない構造となり、これらの間の寄生インダクタンス成分や寄生抵抗成分をほぼゼロにすることが可能となる。したがって、キャパシタ構造部２でフィルタリングされたノイズをより確実に除去することが可能となる。
【００４５】
また、中心導体２ｃについては、誘電体２ｂを貫通させない構造としているため、中心導体２ｃとの電気的な接続を行うための配線層をシリコン基板１の裏面側に形成する必要がない。このため、シリコン基板１の裏面側にはグラウンドプレーンとなる下面配線層６のみを形成すれば良く、中心導体２ｃとの電気的な接続を行うための配線を備える場合のように多層配線構造などを採用する必要が無くなる。したがって、多層配線構造のような複雑な構造をなくし、複雑な構造を形成するための複雑な工程も行わなくて済むようにできる。
【００４６】
さらに、シリコン基板１を薄くする工程は必要になるものの、シリコン基板１の裏面全面を均等に除去すれば良いため、特許文献２のようなトレンチキャパシタと対応する箇所においてシリコン基板にトレンチ（リセス構造）を正確に形成する必要もない。
【００４７】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体装置は、第１実施形態に対してキャパシタ構造部２の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００４８】
図５は、本実施形態にかかる半導体装置に備えられるキャパシタ構造部を有する配線基板を示した断面図である。この図に示すように、誘電体２ｂがシリコン基板１の裏面に備えられた下面配線層６と接触しておらず、誘電体２ｂと下面配線層６の間にシリコン基板１の一部が残った状態となっている。
【００４９】
このように、誘電体２ｂ下面配線層６の間にシリコン基板１の一部が残った状態となっていても、外側導体２ａが下面配線層６と直接接続された構造とされていることから、中心導体２ｃと外側導体２ａとの間の誘電体２ｂを通じてノイズが流れるようにできる。このため、ノイズが誘電体２ｂと下面配線層６の間に残されたシリコン基板１の一部を経路として流れることはほとんどなく、シリコン基板１の一部が残っていても、ほぼ寄生インダクタ成分および寄生抵抗成分をゼロに近づけることができる。
【００５０】
このように、誘電体２ｂ下面配線層６の間にシリコン基板１の一部が残った状態となっていても、ほぼ第１実施形態と同様の効果を得ることができる。
【００５１】
続いて、上記のような半導体装置に備えられるキャパシタ構造部２を備えた配線基板の製造方法について説明する。図６〜図８は、図５に示すキャパシタ構造部２を備えた配線基板の製造工程を示した断面図である。以下、これらの図を参照して、配線基板の製造方法について説明する。
【００５２】
〔図６（ａ）に示す工程〕
まず、シリコン基板１を用意する。このときのシリコン基板１は、図１の状態のときよりも厚くなっている。そして、図示しないが、シリコン基板１の表面側にエッチングマスクを配置し、フォトリソグラフィによってエッチングマスクのうちの外側導体２ａと対応する位置を開口させる。このとき開口させる部分は外側導体２ａと同等幅の円形の筒形状とし、それより内側にはエッチングマスクが残るようにしている。その後、エッチングマスクを用いたエッチングにより、シリコン基板１のうち外側導体２ａと対応する位置に円筒状の凹部１０を形成する。このときの凹部１０は、後に貫通孔３となる部分であるが、このときには貫通孔３よりも若干深くされる。ただし、凹部１０が、シリコン基板１を貫通しない程度の深さとされ、凹部１０の底面にシリコン基板１が残る状態としている。そして、エッチングマスクを除去する。
【００５３】
〔図６（ｂ）に示す工程〕
シリコン基板１の表面側に外側導体２ａを形成するための第１金属膜１１を成膜する。これにより、凹部１０の内壁面にも第１金属膜１１が成膜される。
【００５４】
〔図６（ｃ）に示す工程〕
ＣＭＰなどの平坦化処理により、シリコン基板１の表面上において、第１金属膜１１を除去する。これにより、シリコン基板１の表面が露出させられると共に、凹部１０内において外側導体２ａが残される。
【００５５】
〔図７（ａ）に示す工程〕
図示しないが、シリコン基板１の表面側にエッチングマスクを配置し、フォトリソグラフィによってエッチングマスクのうちの誘電体２ｂおよび中心導体２ｃと対応する位置を開口させる。その後、エッチングマスクを用いたエッチングにより、シリコン基板１のうち外側導体２ａ内の残っている部分を外側導体２ａよりも浅い深さ分だけ除去し、誘電体２ｂおよび中心導体２ｃと対応する位置に円筒状の凹部２０を形成する。これにより、外側導体２ａよりも浅い凹部２０が形成される。そして、エッチングマスクを除去する。
【００５６】
〔図７（ｂ）に示す工程〕
シリコン基板１の表面側において、第１金属膜１１の表面に誘電体２ｂを形成するための誘電体膜１２を成膜する。これにより、凹部２０内における外側導体２ａの表面にも誘電体膜１２が成膜される。
【００５７】
〔図７（ｃ）に示す工程〕
シリコン基板１の表面側において、誘電体膜１２の表面に中心導体２ｃを形成するための第２金属膜１３を成膜する。これにより、凹部２０内における誘電体膜１２の表面にも第２金属膜１３が成膜される。
【００５８】
〔図８（ａ）に示す工程〕
ＣＭＰなどの平坦化処理により、シリコン基板１の表面上において、第２金属膜１３や誘電体膜１２を除去する。これにより、シリコン基板１の表面が露出させられると共に、凹部２０内において誘電体２ｂおよび中心導体２ｃが残される。これにより、外側導体２ａや誘電体２ｂおよび中心導体２ｃが同心円状に配置されたキャパシタ構造部２が構成され、この構造がシリコン基板１の表面側から露出させられた状態となる。
【００５９】
〔図８（ｂ）に示す工程〕
ＣＭＰなどの平坦化処理により、今度はシリコン基板１の裏面側からシリコン基板１を薄くし、シリコン基板１の裏面から外側導体２ａおよび誘電体２ｂを露出させる。これにより、凹部１０の底面を構成していたシリコン基板１の一部が除去され、貫通孔３となる。
【００６０】
〔図８（ｃ）に示す工程〕
第１実施形態で説明した図４（ａ）〜（ｃ）の工程と同様に、キャパシタ構造部２を含めたシリコン基板１の表面に絶縁膜４を形成したのちパターニングしてコンタクトホール４ａを形成し、さらにその上に上面配線層５を成膜したのちこれをパターニングする。そして、シリコン基板１の裏面側に下面配線層６を成膜する。
【００６１】
これにより、図４に示した半導体装置に備えられるキャパシタ構造部２を備えた配線基板が完成する。この後は、図示しないが上面配線層５の一端においてＬＳＩの半導体チップを電気的に接続したり、パッド５ａを通じて外部と電気的に接続することで、半導体装置が完成される。
【００６２】
以上説明したように、誘電体２ｂ下面配線層６の間にシリコン基板１の一部が残った状態となっていても、外側導体２ａが下面配線層６と直接接続された構造とされていることから、中心導体２ｃと外側導体２ａとの間の誘電体２ｂを通じてノイズが流れるようにできる。このため、ノイズが誘電体２ｂと下面配線層６の間に残されたシリコン基板１の一部を経路として流れることはほとんどなく、シリコン基板１の一部が残っていても、ほぼ寄生インダクタ成分および寄生抵抗成分をゼロに近づけることができる。これにより、ほぼ第１実施形態と同様の効果を得ることができる。
【００６３】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態では、第１、第２実施形態で示した配線基板を備えた半導体装置の一例について説明する。
【００６４】
図９は、本実施形態にかかる半導体装置の断面図である。ここでは、第１実施形態で説明した配線基板を備えた半導体装置を例に挙げるが、第２実施形態で説明した配線基板についても同様の構造の半導体装置とすることができる。
【００６５】
図９に示すように、シリコン基板１に対してキャパシタ構造部２を形成した配線基板がリードフレーム３０上に搭載されている。シリコン基板１の裏面側の下面配線層６は、リードフレーム３０におけるＧＮＤ部３１に接合され、ＧＮＤ部３１を通じて外部のＧＮＤとの電気的な接続が図れるようにされている。また、シリコン基板１の表面側の上面配線層５は、はんだバンプ３２を介してＬＳＩチップ（半導体チップ）３３の所望箇所と電気的に接続され、半導体チップ３３よりも外側に露出している部位において、ボンディングワイヤ３４を介してリードフレーム３０における外部端子３５と電気的に接続されている。このような接続形態とされた各部が、図示しないモールド樹脂によってモールド化され、外部端子３５の一部などがモールド樹脂から露出させられることで、半導体装置が構成されている。
【００６６】
このように構成される半導体装置は、外部端子３５に対して外部信号配線や外部電源およびＧＮＤが電気的に接続されることで、ボンディングワイヤ３４や上面配線層５およびはんだバンプ３２を通じてＬＳＩチップ３３の所望箇所が外部信号配線や外部電源およびＧＮＤにそれぞれ電気的に接続される。したがって、上面配線層５および外部信号配線を通じる経路で信号入力もしくは信号出力が行われるにあたって、キャパシタ構造部２が接続されていることから、その経路にノイズが乗ったときにそのノイズを確実にＧＮＤ部３１に逃がすことができ、効率的にノイズを除去することが可能となる。
【００６７】
（他の実施形態）
上記各実施形態では、基板としてシリコン基板１を用いる場合について説明したが、シリコン基板１以外の基板、例えばガラス基板や金属基板などを用いることができる。なお、シリコン基板１の不純物濃度が高い場合や金属基板を用いる場合において、外側導体２ａと基板とを絶縁したい場合には、外側導体２ａと基板との間に絶縁膜を配置すれば良い。
【００６８】
また、上記第１実施形態では、シリコン基板１の裏面において、外側導体２ａを誘電体２ｂが露出するまで除去するようにしたが、例えば図１０に示すように、外側導体２ａが誘電体２ｂの先端、つまり誘電体２ｂを挟んで中心導体２ｃの先端と反対側に残る構造とされていても良い。この場合でも、外側導体２ａが下面配線層６に直接電気的に接続される構造とされることで、第１実施形態と同様の効果を得ることができる。したがって、上述した図３（ｃ）での平坦化の際に、少なくとも外側導体２ａが露出し、かつ、中心導体２ｃの底部において誘電体２ｂが残るようにすれば、上記第１実施形態と同様の効果が得られる。
【００６９】
また、上記第１〜第３実施形態では、各信号配線に対して１つずつのキャパシタ構造部２が接続される形態について説明した。しかしながら、キャパシタ構造部２を複数個同じ信号配線に接続することもできる。図１１は、その一例を示した配線基板の断面図である。この図に示されるように、キャパシタ構造部２をアレイ状に複数個備え、上面配線層５によって構成される同じ信号配線に対して複数個のキャパシタ構造部２を接続するようにしている。このようにすれば、よりノイズ除去効果を高めることが可能となる。
【００７０】
さらに、上記第１〜第３実施形態では、同軸状に外側導体２ａと誘電体２ｂおよび中心導体２ｃが備えられたキャパシタ構造部２として、各部が同心円状に配置される構造について説明した。しかしながら、キャパシタ構造部２の構成の一例を示したにすぎず、同軸状の他の構造、例えば四角形などの同心多角形状やトレンチ形状によってキャパシタ構造部２が構成されていても構わない。
【符号の説明】
【００７１】
１    シリコン基板
２    キャパシタ構造部
２ａ  外側導体
２ｂ  誘電体
２ｃ  中心導体
３    貫通孔
４    絶縁膜
４ａ  コンタクトホール
５    上面配線層
５ａ  パッド
６    下面配線層
１０  凹部
１１  金属膜
１２  誘電体膜
１３  金属膜
２０  凹部
３０  リードフレーム
３１  ＧＮＤ部
３２  バンプ
３３  半導体チップ
３４  ボンディングワイヤ
３５  外部端子
【図１】
0005565356.tif 000002
【図２】
0005565356.tif 000003
【図３】
0005565356.tif 000004
【図４】
0005565356.tif 000005
【図５】
0005565356.tif 000006
【図６】
0005565356.tif 000007
【図７】
0005565356.tif 000008
【図８】
0005565356.tif 000009
【図９】
0005565356.tif 000010
【図１０】
0005565356.tif 000011
【図１１】
0005565356.tif 000012