(57)【特許請求の範囲】
【請求項１】
第１の面と前記第１の面の反対側の第２の面とを有する窒化ガリウム支持基体と、
前記窒化ガリウム支持基体の前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、
前記窒化ガリウム支持基体の前記第２の面上に設けられたオーミック電極と、
前記第１の窒化ガリウムエピタキシャル層に設けられたショットキ電極と、
を備えるショットキダイオードのためのエピタキシャル基板であって、
第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する、前記窒化ガリウム支持基体用の窒化ガリウム自立基板と、
前記窒化ガリウム自立基板の前記第１の面上に設けられた、前記第１の窒化ガリウムエピタキシャル層用の第１の窒化ガリウムエピタキシャル膜と、
を備え、
前記第１の窒化ガリウムエピタキシャル膜の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、
前記第１の窒化ガリウムエピタキシャル膜のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、
前記窒化ガリウム自立基板の前記第１の面の転位密度が１×１０８ｃｍ−２以下であり、５×１０５ｃｍ−２以上であり、
前記第１の窒化ガリウムエピタキシャル膜の前記厚さ及び前記第１の窒化ガリウムエピタキシャル膜の前記キャリア濃度は、前記ショットキダイオードがパンチスルーを起こさないように決定されており、
前記窒化ガリウム自立基板の前記第１の面の面方位が（１−１００）面および（１１−２０）面の一方の面からプラス５度以下マイナス５度以上の範囲である、エピタキシャル基板。
【請求項２】
第１の面と前記第１の面の反対側の第２の面とを有する窒化ガリウム支持基体と、
前記窒化ガリウム支持基体の前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、
前記窒化ガリウム支持基体の前記第２の面上に設けられたオーミック電極と、
前記第１の窒化ガリウムエピタキシャル層上に設けられておりｐ型ドーパントを含む第２の窒化ガリウムエピタキシャル層と、
前記第２の窒化ガリウムエピタキシャル層上に設けられたオーミック電極と、
を備えるｐｎ接合ダイオードのためのエピタキシャル基板であって、
第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する、前記窒化ガリウム支持基体用の窒化ガリウム自立基板と、
前記窒化ガリウム自立基板の前記第１の面上に設けられた、前記第１の窒化ガリウムエピタキシャル層用の第１の窒化ガリウムエピタキシャル膜と、
前記第１の窒化ガリウムエピタキシャル膜上に設けられておりｐ型ドーパントを含む、前記第２の窒化ガリウムエピタキシャル層用の第２の窒化ガリウムエピタキシャル膜と、
を備え、
前記第１の窒化ガリウムエピタキシャル膜の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、
前記第１の窒化ガリウムエピタキシャル膜のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、
前記窒化ガリウム自立基板の前記第１の面の転位密度が１×１０８ｃｍ−２以下であり、５×１０５ｃｍ−２以上であり、
前記第１の窒化ガリウムエピタキシャル膜の前記厚さ及び前記第１の窒化ガリウムエピタキシャル膜の前記キャリア濃度は、前記ｐｎ接合ダイオードがパンチスルーを起こさないように決定されており、
前記窒化ガリウム自立基板の前記第１の面の面方位が（１−１００）面および（１１−２０）面の一方の面からプラス５度以下マイナス５度以上の範囲である、エピタキシャル基板。
【請求項３】
第１の面と前記第１の面の反対側の第２の面とを有する窒化ガリウム支持基体と、
前記窒化ガリウム支持基体の前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、
前記第１の窒化ガリウムエピタキシャル層内に設けられたｐ型半導体領域と、
前記ｐ型半導体領域内に設けられたｎ型半導体領域と、
前記ｎ型半導体領域上に設けられたソース電極と、
前記窒化ガリウム支持基体の前記第２の面上に設けられたドレイン電極と、
前記第１の窒化ガリウムエピタキシャル膜に設けられた絶縁層と、
前記絶縁層上に設けられたゲート電極と、
を備えるＭＩＳトランジスタのためのエピタキシャル基板であって、
第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する、前記窒化ガリウム支持基体用の窒化ガリウム自立基板と、
前記窒化ガリウム自立基板の前記第１の面上に設けられた、前記第１の窒化ガリウムエピタキシャル層用の第１の窒化ガリウムエピタキシャル膜と、
を備え、
前記第１の窒化ガリウムエピタキシャル膜の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、
前記第１の窒化ガリウムエピタキシャル膜のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、
前記窒化ガリウム自立基板の前記第１の面の転位密度が１×１０８ｃｍ−２以下であり、５×１０５ｃｍ−２以上であり、
前記第１の窒化ガリウムエピタキシャル膜の前記厚さ及び前記第１の窒化ガリウムエピタキシャル膜の前記キャリア濃度は、前記ＭＩＳトランジスタがパンチスルーを起こさないように決定されており、
前記窒化ガリウム自立基板の前記第１の面の面方位が（１−１００）面および（１１−２０）面の一方の面からプラス５度以下マイナス５度以上の範囲である、エピタキシャル基板。
【請求項４】
前記第１の窒化ガリウムエピタキシャル膜内に設けられたｐ型半導体領域と、
前記ｐ型半導体領域内に設けられたｎ型半導体領域と、
を備え、
前記第１の窒化ガリウムエピタキシャル膜および前記窒化ガリウム自立基板はｎ導電型を有することを特徴とする請求項３に記載されたエピタキシャル基板。
【請求項５】
前記ｐ型半導体領域のｐ型ドーパントは、イオン注入により導入されている請求項４に記載されたエピタキシャル基板。
【請求項６】
前記ｐ型半導体領域は、有機金属気相成長法により形成されている、ことを特徴とする請求項４に記載されたエピタキシャル基板。
【請求項７】
前記第２の窒化ガリウムエピタキシャル膜は有機金属気相成長法により形成される請求項２に記載されたエピタキシャル基板。
【請求項８】
前記窒化ガリウム自立基板の前記第１の面は、転位密度が１×１０８ｃｍ−２以下である第１のエリアと、前記第１のエリアの転位密度より大きな転位密度を有する第２のエリアとを含む、ことを特徴とする請求項１〜請求項７のいずれか一項に記載されたエピタキシャル基板。
【請求項９】
前記第１の窒化ガリウムエピタキシャル膜はＨＶＰＥ法で成長されることを特徴とする請求項１〜請求項８のいずれか一項に記載されたエピタキシャル基板。
【請求項１０】
前記第１の窒化ガリウムエピタキシャル膜は有機金属気相成長法により形成されることを特徴とする請求項１〜請求項８のいずれか一項に記載されたエピタキシャル基板。
【請求項１１】
III族窒化物半導体層を含む半導体素子であって、
第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する窒化ガリウム支持基体と、
前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、
前記第２の面上に設けられたオーミック電極と、
前記第１の窒化ガリウムエピタキシャル層に設けられたショットキ電極と、
を備え、
前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、
前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、
当該半導体素子はショットキダイオードであり、
前記窒化ガリウム支持基体の前記第１の面の転位密度が１×１０８ｃｍ−２以下であり、５×１０５ｃｍ−２以上であり、
前記第１の窒化ガリウムエピタキシャル層の前記厚さ及び前記第１の窒化ガリウムエピタキシャル層の前記キャリア濃度は、前記ショットキダイオードがパンチスルーを起こさないように決定されており、
前記窒化ガリウム支持基体の前記第１の面の面方位が（１−１００）面および（１１−２０）面のいずれか一方の面からプラス５度以下マイナス５度以上の範囲である、ことを特徴とする半導体素子。
【請求項１２】
III族窒化物半導体層を含む半導体素子であって、
第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する窒化ガリウム支持基体と、
前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、
前記第２の面上に設けられたオーミック電極と、
前記第１の窒化ガリウムエピタキシャル層上に設けられておりｐ型ドーパントを含む第２の窒化ガリウムエピタキシャル層と、
前記第２の窒化ガリウムエピタキシャル層上に設けられたオーミック電極と、
を備え、
前記窒化ガリウム支持基体はｎ導電型を示しており、
前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、
前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、
当該半導体素子はｐｎ接合ダイオードであり、
前記窒化ガリウム支持基体の前記第１の面の転位密度が１×１０８ｃｍ−２以下であり、５×１０５ｃｍ−２以上であり、
前記第１の窒化ガリウムエピタキシャル層の前記厚さ及び前記第１の窒化ガリウムエピタキシャル層の前記キャリア濃度は、前記ｐｎ接合ダイオードがパンチスルーを起こさないように決定されており、
前記窒化ガリウム支持基体の前記第１の面の面方位が（１−１００）面および（１１−２０）面のいずれか一方の面からプラス５度以下マイナス５度以上の範囲である、ことを特徴とする半導体素子。
【請求項１３】
III族窒化物半導体層を含む半導体素子であって、
第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する窒化ガリウム支持基体と、
前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、
前記第１の窒化ガリウムエピタキシャル層内に設けられたｐ型半導体領域と、
前記ｐ型半導体領域内に設けられたｎ型半導体領域と、
前記ｎ型半導体領域上に設けられたソース電極と、
前記第２の面上に設けられたドレイン電極と、
前記第１の窒化ガリウムエピタキシャル膜に設けられた絶縁層と、
前記絶縁層上に設けられたゲート電極と、
を備え、
前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、
前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、
当該半導体素子はＭＩＳトランジスタであり、
前記窒化ガリウム支持基体の前記第１の面の転位密度が１×１０８ｃｍ−２以下であり、５×１０５ｃｍ−２以上であり、
前記第１の窒化ガリウムエピタキシャル層の前記厚さ及び前記第１の窒化ガリウムエピタキシャル層の前記キャリア濃度は、前記ＭＩＳトランジスタがパンチスルーを起こさないように決定されており、
前記窒化ガリウム支持基体の前記第１の面の面方位が（１−１００）面および（１１−２０）面のいずれか一方の面からプラス５度以下マイナス５度以上の範囲である、ことを特徴とする半導体素子。
【請求項１４】
前記ｐ型半導体領域のｐ型ドーパントは、イオン注入により導入されている請求項１３に記載された半導体素子。
【請求項１５】
前記ｐ型半導体領域は、有機金属気相成長法により形成されている請求項１３に記載された半導体素子。
【請求項１６】
前記ｎ型半導体領域のｎ型ドーパントは、イオン注入により導入されている請求項１３〜請求項１５のいずれか一項に記載された半導体素子。
【請求項１７】
前記ｎ型半導体領域のｎ型ドーパントは、有機金属気相成長により導入されている請求項１３〜請求項１５のいずれか一項に記載された半導体素子。
【請求項１８】
前記窒化ガリウム支持基体の前記第１の面は、転位密度が１×１０８ｃｍ−２以下である第１のエリアと、前記第１のエリアの転位密度より大きい転位密度を有する第２のエリアとを含む、ことを特徴とする請求項１１〜請求項１７のいずれか一項に記載された半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャル基板および半導体素子に関する。
【背景技術】
【０００２】
非特許文献１には、ｐｉｎダイオードが記載されている。ｐｉｎダイオードは、ＧａＮ自立基板上に成長されたエピタキシャル層を備えている。順方向ターンオン電圧は、温度３００Ｋにおいて約５ボルトである。ＧａＮ自立基板として使用される厚膜は、Ａｌ２Ｏ３基板上にハイドライド気相成長エピタキシャル（ＨＶＰＥ）法で成長されている。この厚膜をレーザビーム照射によってＡｌ２Ｏ３基板から分離して、ＧａＮ自立基板を作製する。このＧａＮ自立基板上には、有機金属気相成長法によって３マイクロメートル厚のアンドープ窒化ガリウム膜が成長される。次いで、このアンドープ窒化ガリウム膜上に、０．３マイクロメートル厚のＭｇドープ窒化ガリウム膜が成長される。ＧａＮ自立基板、アンドープ窒化ガリウム膜およびＭｇドープ窒化ガリウム膜は、ｐｉｎ構造を構成する。
【０００３】
非特許文献２には、窒化ガリウムｐｎ接合の特性が記載されている。まず、ｃ面サファイア基板上に、２マイクロメートル厚のＧａＮ膜が、ＬＥＯ再成長のためのＳｉＯ２マスクを用いて有機金属気相成長法で形成される。マスクのパターンは、４５マイクロメートル間隔で５マイクロメートルの開口を有するストライプである。ＬＥＯ成長では、窒化ガリウムは、マスクの開口に垂直に成長すると共に、水平方向にマスク上にオーバー成長する。成長された窒化ガリウムの高さおよびオーバー成長の長さがそれぞれ約８マイクロメートルである。このＬＥＯ窒化ガリウム部上に、ｐｎ接合ダイオードが形成される。このｐｎ接合ダイオードは、１マイクロメートル厚のアンドープｎ型ＧａＮ膜と、この上に成長された０．５マイクロメートル厚のマグネシウムドープのｐ型ＧａＮ膜とを含む。ｐｎ接合ダイオードの大きさは、２マイクロメートル×２０マイクロメートルである。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Y.  Irokawa  et.  al.  Appl.  Phys.  Lett.  Vol.  83,  No.11,  15  September  2003
【非特許文献２】P.  Kozodoy  et  al.  Appl.  Phys.  Lett.  Vol.  73,  No.7,  17  August  1998
【発明の概要】
【発明が解決しようとする課題】
【０００５】
非特許文献２の窒化ガリウムｐｎ接合ダイオードでは、低転位部（１０６ｃｍ−２未満）では、高転位部（〜４×１０８ｃｍ−２）に比べて逆方向リーク電流が減少しブレイクダウン電圧が向上することを示している。しかし、この報告のデバイス構造は複雑であり実用的に低転位部にデバイス作製できない。非特許文献１のＧａＮエピタキシャル層の厚みは３マイクロメータであり、キャリア濃度５×１０１６ｃｍ−３に対して十分な厚みを有していない。非特許文献１のｐｉｎダイオードの逆方向耐圧電圧も十分に高くない。
【０００６】
ダイオードといった窒化物半導体素子のブレイクダウンの機構は以下の様である。逆バイアス状態での最大電界強度であるショットキ接合またはＰＮ接合での電界強度が臨界値を超えると、インパクトイオン化による逆方向リーク電流が急増する。これがブレイクダウン現象である。空乏層が伸びるところのエピタキシャル層の厚みが十分厚く接合部での電界強度が臨界値に到達した状態でも、空乏層がエピタキシャル層中にある場合には、ブレイクダウンは理想的である。しかし、エピタキシャル層の厚みがキャリア濃度に対して十分な厚さがなく接合部での電界強度が臨界値に到達する以前にエピタキシャル層全厚が空乏化してしまう場合（パンチスルー）、接合部での電界強度が、より早く臨界値に到達するので、前記の理想的な場合に比べて小さい印加電圧でブレイクダウンが生じる。また、エピタキシャル層と基板との界面にまで空乏層が伸びるので、界面の不完全性に起因したリーク電流が逆方向特性を悪化させてブレイクダウン電圧を低下させるという影響の可能性もある。以上のような影響によりパンチスルーが生じると、ブレイクダウン電圧が小さくなってしまう。
【０００７】
本発明は、上記の事項を鑑みて為されたものであり、ブレイクダウン電圧を向上できる構造を有しておりIII族化合物半導体層を含む半導体素子を提供することを目的としており、また、この半導体素子のためのエピタキシャル基板を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の一側面によれば、III族窒化物半導体層を含む半導体素子である。半導体素子は、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する窒化ガリウム支持基体と、（ｂ）前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、（ｃ）前記第２の面上に設けられたオーミック電極と、（ｄ）前記第１の窒化ガリウムエピタキシャル層に設けられたショットキ電極とを備え、前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、当該半導体素子はショットキダイオードである。前記窒化ガリウム支持基体の前記第１の面の面方位が（１−１００）面および（１１−２０）面のいずれか一方の面からプラス５度以下マイナス５度以上の範囲である。
本発明の一側面によれば、III族窒化物半導体層を含む半導体素子である。半導体素子は、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する窒化ガリウム支持基体と、（ｂ）前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、（ｃ）前記第２の面上に設けられたオーミック電極と、（ｄ）前記第１の窒化ガリウムエピタキシャル層に設けられたショットキ電極とを備え、前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、当該半導体素子はショットキダイオードである。
【０００９】
このショットキダイオードによれば、第１の窒化ガリウムエピタキシャル層の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ第１のエピタキシャル層のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みおよびキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。
【００１０】
本発明の別の側面によれば、III族窒化物半導体層を含む半導体素子である。この半導体素子は、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する窒化ガリウム支持基体と、（ｂ）前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、（ｃ）前記第２の面上に設けられたオーミック電極と、（ｄ）前記第１の窒化ガリウムエピタキシャル層上に設けられておりｐ型ドーパントを含む第２の窒化ガリウムエピタキシャル層と、（ｅ）前記第２の窒化ガリウムエピタキシャル層上に設けられたオーミック電極とを備え、前記窒化ガリウム支持基体はｎ導電型を示しており、前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、当該半導体素子はｐｎ接合ダイオードである。前記窒化ガリウム支持基体の前記第１の面の面方位が（１−１００）面および（１１−２０）面のいずれか一方の面からプラス５度以下マイナス５度以上の範囲である。
本発明の別の側面によれば、III族窒化物半導体層を含む半導体素子である。この半導体素子は、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する窒化ガリウム支持基体と、（ｂ）前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、（ｃ）前記第２の面上に設けられたオーミック電極と、（ｄ）前記第１の窒化ガリウムエピタキシャル層上に設けられておりｐ型ドーパントを含む第２の窒化ガリウムエピタキシャル層と、（ｅ）前記第２の窒化ガリウムエピタキシャル層上に設けられたオーミック電極とを備え、前記窒化ガリウム支持基体はｎ導電型を示しており、前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、当該半導体素子はｐｎ接合ダイオードである。
【００１１】
このｐｎ接合ダイオードによれば、第１の窒化ガリウムエピタキシャル層の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ第１の窒化ガリウムエピタキシャル層のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みおよびキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。
【００１２】
本発明の更なる別の側面によれば、III族窒化物半導体層を含む半導体素子である。半導体素子は、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する窒化ガリウム支持基体と、（ｂ）前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、（ｃ）前記第１の窒化ガリウムエピタキシャル層内に設けられたｐ型半導体領域と、（ｄ）前記ｐ型半導体領域内に設けられたｎ型半導体領域と、（ｅ）前記ｎ型半導体領域上に設けられたソース電極と、（ｆ）前記第２の面上に設けられたドレイン電極と、（ｇ）前記第１の窒化ガリウムエピタキシャル層上に設けられた絶縁層と、（ｆ）前記絶縁層上に設けられたゲート電極とを備え、前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、当該半導体素子はＭＩＳトランジスタである。前記窒化ガリウム支持基体の前記第１の面の面方位が（１−１００）面および（１１−２０）面のいずれか一方の面からプラス５度以下マイナス５度以上の範囲である。
本発明の更なる別の側面によれば、III族窒化物半導体層を含む半導体素子である。半導体素子は、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する窒化ガリウム支持基体と、（ｂ）前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、（ｃ）前記第１の窒化ガリウムエピタキシャル層内に設けられたｐ型半導体領域と、（ｄ）前記ｐ型半導体領域内に設けられたｎ型半導体領域と、（ｅ）前記ｎ型半導体領域上に設けられたソース電極と、（ｆ）前記第２の面上に設けられたドレイン電極と、（ｇ）前記第１の窒化ガリウムエピタキシャル層上に設けられた絶縁層と、（ｆ）前記絶縁層上に設けられたゲート電極とを備え、前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、当該半導体素子はＭＩＳトランジスタである。
【００１３】
このＭＩＳトランジスタは、ｎ型半導体領域上に設けられたソース電極および基板の第２の面上に設けられたドレイン電極の一方から他方へと縦方向に電流が流れる構造を有する。第１のエピタキシャル層の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ第１のエピタキシャル層のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みおよびキャリア濃度の適切な設計により、ソース・ドレイン間においてパンチスルーの生じない、理想的なブレイクダウンを実現できる。
【００１４】
本発明に係る半導体素子では、前記ｐ型半導体領域のｐ型ドーパントはイオン注入により導入されていることが好ましい。あるいは、本発明に係る半導体素子では、前記ｐ型半導体領域を有機金属気相成長法により形成することができる。さらには、有機金属気相成長法を用いて、ｐ型半導体領域を選択エピタキシャル成長により形成することができる。また、本発明に係る半導体素子では、前記ｎ型半導体領域のｎ型ドーパントはイオン注入により導入されていることが好ましい。
【００１５】
本発明に係る半導体素子では、前記窒化ガリウム支持基体の前記第１の面の面方位が（０００１）面であることが好ましい。また、本発明に係る半導体素子では、前記窒化ガリウム自立基板の前記第１の面の面方位が（０００１）面からプラス５度以下マイナス５度以上の範囲にあることが好ましい。
これによって、低転位なＧａＮ基板が提供される。
【００１６】
本発明に係る半導体素子では、前記窒化ガリウム支持基体の前記第１の面の面方位が（１−１００）面および（１１−２０）面の一方の面からプラス５度以下マイナス５度以上の範囲であることが好ましい。
この半導体素子によれば、エピタキシャル層中の転位が減少し、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。
【００１７】
本発明に係る半導体素子では、前記窒化ガリウム支持基体の前記第１の面の転位密度が１×１０８ｃｍ−２以下であることが好ましい。
この半導体素子によれば、転位密度が小さいので、エピタキシャル層中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。
【００１８】
本発明に係る半導体素子では、前記窒化ガリウム支持基体の前記第１の面は、転位密度が１×１０８ｃｍ−２以下である第１のエリアと、前記第１のエリアの転位密度より高い転位密度を有する第２のエリアとを含むことが好ましい。
この半導体素子によれば、転位密度がより小さいエリア上に形成されたエピタキシャル層中の転位は小さい。これ故に、半導体素子の逆方向リーク電流が更に減少しまた逆方向の耐圧が向上する。
【００１９】
本発明の一側面によれば、エピタキシャル基板は、高耐圧半導体素子のためのエピタキシャル基板であって、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する窒化ガリウム自立基板と、（ｂ）前記第１の面上に設けられた第１のエピタキシャル膜とを備え、前記第１の窒化ガリウムエピタキシャル膜の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、前記第１のエピタキシャル膜のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。前記窒化ガリウム自立基板の前記第１の面の面方位が（１−１００）面および（１１−２０）面の一方の面からプラス５度以下マイナス５度以上の範囲である。
本発明の一側面によれば、エピタキシャル基板は、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する窒化ガリウム自立基板と、（ｂ）前記第１の面上に設けられた第１のエピタキシャル膜とを備え、前記第１の窒化ガリウムエピタキシャル膜の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、前記第１のエピタキシャル膜のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。
【００２０】
このエピタキシャル基板によれば、第１の窒化ガリウムエピタキシャル膜の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ第１の窒化ガリウムエピタキシャル膜のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みおよびキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。故に、したがって、耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。
【００２１】
本発明のエピタキシャル基板は、前記第１の窒化ガリウムエピタキシャル膜上に設けられておりｐ型ドーパントを含む第２の窒化ガリウムエピタキシャル膜を更に備えることができる。このエピタキシャル基板によれば、耐圧が向上されたｐｎ接合ダイオードのためのエピタキシャル基板が提供される。また、本発明のエピタキシャル基板では、前記ｐ型ドーパントはイオン注入により導入、または、有機金属気相成長法によりｐ型エピタキシャル層が形成されていることが好ましい。これにより、ｎ型半導体領域のｎ型ドーパントは、有機金属気相成長により導入される。
【００２２】
本発明のエピタキシャル基板は、（ｃ）前記第１の窒化ガリウムエピタキシャル膜内に設けられたｐ型半導体領域と、（ｄ）前記ｐ型半導体領域内に設けられたｎ型半導体領域とを備え、前記第１の窒化ガリウムエピタキシャル膜および前記窒化ガリウム自立基板はｎ導電型を有することが好ましい。
このエピタキシャル基板によれば、耐圧が向上されたトランジスタのためのエピタキシャル基板が提供される。
【００２３】
本発明のエピタキシャル基板では、前記第１の窒化ガリウムエピタキシャル膜はＨＶＰＥ法で成長されることができる。成長速度が速いので、実用的な時間内で膜厚の厚いエピタキシャル膜を提供できる。あるいは、本発明のエピタキシャル基板では、前記第１の窒化ガリウムエピタキシャル膜は、有機金属気相成長法で成長されることができる。膜厚均一性に優れたエピタキシャル膜を提供できる。一方、本発明のエピタキシャル基板では、前記第２の窒化ガリウムエピタキシャル膜は有機金属気相成長法により形成されることが好ましい。このエピタキシャル基板によれば、高品質なエピタキシャル膜が提供される。
【００２４】
本発明のエピタキシャル基板では、前記窒化ガリウム自立基板の前記第１の面の面方位が（０００１）面であることが好ましい。また、本発明のエピタキシャル基板では、前記窒化ガリウム自立基板の前記第１の面の面方位が（０００１）面からプラス５度以下マイナス５度以上の範囲にあることが好ましい。
このエピタキシャル基板によれば、低転位なＧａＮ基板が提供される。
【００２５】
本発明のエピタキシャル基板では、前記窒化ガリウム自立基板の前記第１の面の面方位が（１−１００）面および（１１−２０）面のいずれか一方の面からプラス５度以下マイナス５度以上の範囲であることが好ましい。
このエピタキシャル基板によれば、エピタキシャル層中の転位が減少し、逆方向リーク電流が減少しまた逆方向の耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。
【００２６】
本発明のエピタキシャル基板では、前記窒化ガリウム自立基板の前記第１の面の転位密度が１×１０８ｃｍ−２以下であることが好ましい。
このエピタキシャル基板によれば、転位密度が小さいので、エピタキシャル層中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。
【００２７】
本発明のエピタキシャル基板では、前記窒化ガリウム自立基板の前記第１の面は、転位密度が１×１０８ｃｍ−２以下である第１のエリアと、前記第１のエリアの転位密度より高い転位密度を有する第２のエリアとを含むことが好ましい。
この半導体素子によれば、転位密度がより小さいエリア上に半導体素子を形成すれば、エピタキシャル層中の転位が更に減少する。これ故に、逆方向リーク電流が更に減少しまた逆方向の耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。
【００２８】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００２９】
以上説明したように、本発明によれば、逆方向耐圧を向上できる構造を有するIII族窒化物素子が提供され、また、この半導体素子のためのエピタキシャル基板が提供される。
【図面の簡単な説明】
【００３０】
【図１】図１は、第１の実施の形態に係るIII族窒化物半導体層を含む半導体素子を示す図面である。
【図２】図２は、上記の試料ＡおよびＢのＩ−Ｖ特性を示す図面である。
【図３】図３（Ａ）は、厚いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面であり、図３（Ｂ）は、薄いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面である。
【図４】図４は、試料ＡおよびＣのＩ−Ｖ特性を示す図面である。
【図５】図５は、試料ＡおよびＣのＩ−Ｖ特性を示す図面である。
【図６】図６は、試料Ｅ、Ｆ、ＧのＩ−Ｖ特性を示す図面である。
【図７】図７は、第２の実施の形態に係るIII族窒化物半導体層を含む半導体素子を示す図面である。
【図８】図８は、試料ＨのＩ−Ｖ特性を示す図面である。
【図９】図９（Ａ）は第４の実施の形態に係るトランジスタを示す図面であり、図９（Ｂ）は図９（Ａ）に示されたＩＩ−ＩＩ線に沿ってとられた断面を示す図面である。
【図１０】図１０（Ａ）〜図１０（Ｃ）は、第５の実施の形態に係るエピタキシャル基板の作製を示す図面である。図１０（Ｄ）〜図１０（Ｇ）は、エピタキシャル基板の作製を示す図面である。
【図１１】図１１（Ａ）は、自立基板における高転位領域および低転位領域の一配置を示す図面であり、図１１（Ｂ）は、自立基板における高転位領域および低転位領域の別の配置を示す図面である。
【発明を実施するための形態】
【００３１】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体素子およびエピタキシャル基板に係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００３２】
（第１の実施の形態）
図１は、第１の実施の形態に係るIII族窒化物半導体素子を示す図面である。この半導体素子はショットキダイオード１１である。ショットキダイオード１１は、窒化ガリウム支持基体１３と、窒化ガリウムエピタキシャル層１５と、オーミック電極１７と、ショットキ電極１９とを備える。窒化ガリウム支持基体１３は、第１の面１３ａと第１の面の反対側の第２の面１３ｂとを有しており、１×１０１８ｃｍ−３を超えるキャリア濃度を示す。窒化ガリウムエピタキシャル層１５は、第１の面１３ａ上に設けられている。オーミック電極１７は、第２の面１３ｂ上に設けられている。ショットキ電極１９は、窒化ガリウムエピタキシャル層１５上に設けられている。窒化ガリウムエピタキシャル層１５の厚さＤ１は５マイクロメートル以上１０００マイクロメートル以下である。また、窒化ガリウムエピタキシャル層１５のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。キャリア濃度が１×１０１４ｃｍ−３以上であれば、オン抵抗を小さくできる。キャリア濃度が１×１０１７ｃｍ−３以下であれば、耐圧を高くできる。
【００３３】
このショットキダイオード１１によれば、窒化ガリウムエピタキシャル層１５の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つエピタキシャル層１５のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。したがって、ショットキダイオード１１のブレイクダウン電圧を高めることができる。
【００３４】
ＧａＮ基板のキャリア濃度はエピタキシャル層のキャリア濃度より大きい。図１に示されるように、ショットキダイオード１１では、オーミック電極１７は、基板１３の第２の面１３ｂの全面上に設けられている。一方、ショットキ電極１９は、エピタキシャル層の表面の一部、例えば素子のほぼ中央に円形状に形成されている。ショットキ電極１９としては、例えばニッケル金（Ｎｉ／Ａｕ）を用いることができるが、この他にＰｔ／Ａｕ、Ａｕを用いてもよい。窒化ガリウム支持基体１３および窒化ガリウムエピタキシャル層１５はｎ導電型を示している。また、窒化ガリウムエピタキシャル層１５は、窒化ガリウム支持基体１３上に直接にホモエピタキシャル成長される。窒化ガリウム支持基体１３の厚みＤ２は、例えば１００マイクロメートル以上７００マイクロメートル以下であることが好ましい。
【００３５】
（実施例１）
ＨＶＰＥ法で作製された（０００１）面ＧａＮ自立基板を準備する。以下の手順によりショットキダイオードを作製する。ｎ導電型ＧａＮ自立基板のキャリア濃度は３×１０１８ｃｍ−３であり、その厚みは４００マイクロメートルである。この基板中の平均転位密度は５×１０６ｃｍ−２である。ＧａＮ自立基板上に、キャリア濃度が５×１０１５ｃｍ−３でありその厚みが２０マイクロメートルのｎ導電型エピタキシャル膜をＨＶＰＥ法により成長してエピタキシャル基板を作製する（以下、試料Ａとして参照する）。基板の裏面にオーミック電極を形成し、エピタキシャル膜上にショットキ電極を形成する。オーミック電極は、有機洗浄した後に基板の裏面全面に形成される。オーミック電極の形成では、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ（２０ｎｍ／１００ｎｍ／２０ｎｍ／３００ｎｍ）をＥＢ蒸着法により形成する。オーミック電極膜を形成した後に、摂氏６００度で約１分間の合金化を行う。ショットキ電極は、５００ｎｍの金膜を抵抗加熱蒸着法により形成する。ショットキ電極の形状は、例えば２００マイクロメートル直径の円形である。オーミック電極およびショットキ電極それぞれの形成に先立って、蒸着前に、ＨＣｌ水溶液（塩酸１：純水１）を用いて、エピタキシャル膜表面の処理を室温で１分間行う。
一方、別のＧａＮ自立基板上に、キャリア濃度が５×１０１５ｃｍ−３でありその厚みが３マイクロメートルのエピタキシャル膜をＨＶＰＥ法により成長してエピタキシャル基板を作製する（以下、試料Ｂとして参照する）。上記と同様にオーミック電極およびショットキ電極を形成する。
【００３６】
図２は、試料Ａおよび試料ＢのＩ−Ｖ特性を示す図面である。図２では、特性曲線ＣＡが試料Ａの特性を示し、特性曲線ＣＢが試料Ｂの特性を示す。図３（Ａ）は、厚いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面であり、図３（Ｂ）は、薄いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面である。試料Ｂの逆方向耐圧は、試料Ａの逆方向耐圧に比べて小さい。この理由として、試料Ａでは、エピタキシャル層の厚みが十分に厚いので、図３（Ａ）に示されるように、印加電圧を大きくしていくと空乏層ＤｅｐＡが基板とエピタキシャル膜との界面に到達するに前に、ショットキ電極とエピタキシャル膜との界面あたりでインパクトイオン化が発生し、これによる逆方向リーク電流が流れる。このインパクトイオン化が逆方向耐圧を決定している。試料Ｂでは、エピタキシャル膜の厚みが十分ではないので、図３（Ｂ）に示されるように、印加電圧を大きくしていくと、ショットキ電極下エピ表面でのインパクトイオン化の発生よりも先に、空乏層ＤｅｐＢが基板とエピタキシャル膜との界面に到達するパンチスルーが生じてしまい、逆方向耐圧が低下する。
【００３７】
（実施例２）
ＨＶＰＥ法で作製された（０００１）面ＧａＮ自立基板を準備する。ｎ導電型ＧａＮ自立基板のキャリア濃度は３×１０１８ｃｍ−３であり、その厚みは４００マイクロメートルである。この基板の平均転位密度が５×１０５ｃｍ−２である。ＧａＮ自立基板上に、ＨＶＰＥ法によりキャリア濃度が５×１０１５ｃｍ−３でありその厚みが２０マイクロメートルであるｎ導電型エピタキシャル膜を成長してエピタキシャル基板を作製する（試料Ｃ）。このエピタキシャル基板を用いて、実施例１と同様なプロセスを用いてショットキダイオードを作製する。
【００３８】
図４は、試料Ａおよび試料ＣのＩ−Ｖ特性を示す図面である。図４では、特性曲線ＣＡが試料Ａの特性を示し、特性曲線ＣＣが試料Ｃの特性を示す。試料ＡのＧａＮ自立基板中の平均転位密度は５×１０６ｃｍ−２であり、一方、試料ＣのＧａＮ自立基板の平均転位密度が５×１０５ｃｍ−２である。試料Ｃの逆方向耐圧は、試料Aの逆方向耐圧に比べて高い。つまり、支持基体に存在する転位は、逆方向リーク電流を増加させると考えられる。
【００３９】
（実施例３）
ＨＶＰＥ法で作製された（１−１００）面ＧａＮ自立基板を準備する。ｎ導電型ＧａＮ自立基板のキャリア濃度は３×１０１８ｃｍ−３であり、その厚みは４００マイクロメートルである。ＧａＮ自立基板上に、ＨＶＰＥ法によりキャリア濃度が５×１０１５ｃｍ−３でありその厚みが２０マイクロメートルであるｎ導電型エピタキシャル膜を成長してエピタキシャル基板を作製する（以下、試料Ｄとして参照する）。このエピタキシャル基板を用いて、実施例１と同様なプロセスを用いてショットキダイオードを作製する。
【００４０】
図５は、試料Ａおよび試料ＤのＩ−Ｖ特性を示す図面である。図５では、特性曲線ＣＡが試料Ａの特性を示し、特性曲線ＣＤが試料Ｄの特性を示す。試料ＡのＧａＮ自立基板は（０００１）面を有しており、一方、試料ＤのＧａＮ自立基板は（１−１００）面を有しているので、試料Ｃの逆方向耐圧は、試料Ａの逆方向耐圧に比べて向上している。つまり、（１−１００）面上窒化ガリウム膜をエピタキシャル成長すると、［０００１］方向の貫通転位が発生しない。これ故に、このショットキダイオードではリークが極めて少ない。
【００４１】
（実施例４）
ＨＶＰＥ法で作製された（０００１）面ＧａＮ自立基板を準備する。ｎ導電型ＧａＮ自立基板のキャリア濃度は３×１０１８ｃｍ−３であり、その厚みは４００マイクロメートルである。ＧａＮ自立基板上に、ＨＶＰＥ法によりキャリア濃度が１×１０１７ｃｍ−３であり、その厚みが１０、５、３マイクロメートルであるｎ導電型エピタキシャル膜をそれぞれ成長してエピタキシャル基板を作製する（試料Ｅ、Ｆ、Ｇとして参照する）。これらのエピタキシャル基板を用いて、実施例１と同様なプロセスを用いてショットキダイオードを作製する。
【００４２】
図６は、上記の試料Ｅ、Ｆ、ＧのＩ−Ｖ特性を示す図面である。図６では、特性曲線ＣＥ、ＣＦ、ＣＧが試料Ｅ、Ｆ、Ｇの特性をそれぞれ示す。試料ＥおよびＦでは、ほぼ同じ逆方向耐圧を示しているが、試料Ｇの逆方向耐圧は、試料ＥおよびＦの逆方向耐圧に比べて小さい。試料Ｇでは、印加電圧を大きくしたときエピタキシャル膜内の空乏層が基板とエピタキシャル膜との界面に到達するパンチスルーが生じるので、逆方向耐圧が低下すると考えられる。従って、少なくとも５マイクロメートルのエピタキシャル膜の厚さは必要である。
【００４３】
ショットキダイオードといった電力変換デバイスのドリフト層（ｎ−層）では、耐圧向上のためにキャリア濃度は１×１０１７ｃｍ−３以下であることが望ましい。パンチスルーを生じさせないために、キャリア濃度に応じたエピタキシャル厚の適切な設計が重要である。キャリア濃度が１×１０１７ｃｍ−３では、エピタキシャル膜の厚さが５マイクロメートル以上であると、高耐圧のためにエピタキシャル膜の厚みは十分である。
【００４４】
（第２の実施の形態）
図７は、第２の実施の形態に係るIII族窒化物半導体層を含む半導体素子を示す図面である。半導体素子はｐｎ接合ダイオード３１である。ｐｎ接合ダイオード３１は、窒化ガリウム支持基体３３と、第１の窒化ガリウムエピタキシャル層３５と、第１のオーミック電極３７と、第２の窒化ガリウムエピタキシャル膜３９と、第２のオーミック電極４１とを備える。窒化ガリウム支持基体３３は、第１の面３３ａと第１の面３３ａの反対側の第２の面３３ｂとを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を示す。窒化ガリウム支持基体３３はｎ導電型を示している。第１の窒化ガリウムエピタキシャル層３５の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、第１の窒化ガリウムエピタキシャル層３５のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。第１の窒化ガリウムエピタキシャル層３５は、第１の面３３ａ上に設けられている。第１のオーミック電極（例えば、カソード電極）３７は、第２の面３３ｂ上に設けられている。第２の窒化ガリウムエピタキシャル膜３９は、第１の窒化ガリウムエピタキシャル層３５上に設けられており、またｐ型ドーパントを含む。第２のオーミック電極（例えば、アノード電極）４１は、第２の窒化ガリウムエピタキシャル膜３９に設けられている。
【００４５】
このｐｎ接合ダイオード３１によれば、第１の窒化ガリウムエピタキシャル層３５の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ第１の窒化ガリウムエピタキシャル層３５のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。
【００４６】
窒化ガリウム支持基体３３および第１の窒化ガリウムエピタキシャル層３５はｎ導電型を示し、第２の窒化ガリウムエピタキシャル層３９はｐ導電型を示す。ＧａＮ自立基板３３のキャリア濃度はエピタキシャル層３５のキャリア濃度より大きい。第１の窒化ガリウムエピタキシャル層３５のキャリアの濃度は、第２の窒化ガリウムエピタキシャル膜３９のキャリアの濃度より小さい。これ故に、空乏層は主に第１の窒化ガリウムエピタキシャル層３５に伸びる。エピタキシャル層３５の厚さおよびキャリア濃度として、第１の実施の形態に係るショットキダイオード１１と同様の厚さおよびキャリア濃度を用いることができる。窒化ガリウムエピタキシャル層３９のキャリア濃度は、１×１０１７ｃｍ−３以上であることが好ましい。
【００４７】
ｐｎ接合ダイオード３１では、オーミック（カソード）電極３７は、基板３３の第２の面３３ｂの全面上に設けられている。カソード電極の材料としては、例えばＴｉ／Ａｌ／Ｔｉ／Ａｕ（２０ｎｍ／１００ｎｍ／２０ｎｍ／３００ｎｍ）を用いることができ、またアノード電極の材料としては、例えばＮｉ／Ａｕ（５０ナノメートル／１００ナノメートル）を用いることができる。第１の窒化ガリウムエピタキシャル層３５は窒化ガリウム支持基体３３上に直接にホモエピタキシャル成長され、第２の窒化ガリウムエピタキシャル層３９は第１の窒化ガリウムエピタキシャル層３５上に直接にホモエピタキシャル成長される。第１の窒化ガリウムエピタキシャル層３５の厚さは第２の窒化ガリウムエピタキシャル層３９の厚さより大きいことが好ましい。第２の窒化ガリウムエピタキシャル層の厚みＤ３は、例えば０．１マイクロメートル以上１０マイクロメートル以下であることが好ましい。
【００４８】
（実施例５）
ＨＶＰＥ法で作製された（０００１）面ＧａＮ自立基板を準備する。ｎ導電型ＧａＮ自立基板のキャリア濃度は３×１０１８ｃｍ−３であり、その厚みは４００マイクロメートルである。この基板の転位密度は５×１０５ｃｍ−２である。ＧａＮ自立基板上に、ＨＶＰＥ法によりキャリア濃度が５×１０１５ｃｍ−３でありその厚みが２０マイクロメートルであるｎ導電型エピタキシャル膜を成長してエピタキシャル基板を作製する。さらに連続して有機金属気相成長法によりｐ導電型ＧａＮ層を形成し、ＰＮ接合を含むエピタキシャル基板を作製する。ドーパントとしてＭｇを５×１０１９ｃｍ−３ドーピングし、厚みは１マイクロメートルである。キャリア濃度は１×１０１８ｃｍ−３である。ｐ型オーミック電極は、表面ｐ型層をメサ型に約２マイクロメートルの深さに、Ｃｌ２系ＲＩＥでドライエッチを行ったあと、メサ上にＮｉ／Ａｕ（５０ｎｍ／１００ｎｍ）抵抗加熱真空蒸着し、摂氏７００度、窒素中で熱処理することにより形成する。ｐ型電極形状は、例えば２００マイクロメータ直径の円形である。ｎ型オーミック電極は、基板の裏面全面に、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ（２０ｎｍ／１００ｎｍ／２０ｎｍ／３００ｎｍ）をＥＢ真空蒸着したあと、摂氏６００度で１分間窒素中で熱処理することにより形成する（試料Ｈ）。試料ＨのＩ−Ｖ特性を図８に示す。同構造のショットキダイオードである試料Ｃと同様な逆方向耐圧が得られることを示している。
【００４９】
（第３の実施の形態）
図９（Ａ）は第３の実施の形態に係るトランジスタを示す図面であり、図９（Ｂ）は図９（Ａ）に示されたII−II線に沿ってとられた断面を示す図面である。III族窒化物半導体ＭＩＳ型電界効果トランジスタ７１は、窒化ガリウム支持基体５３と、窒化ガリウムエピタキシャル層５５と、ｐ型半導体領域５７と、ｎ型半導体領域５９と、ソース電極６１と、ドレイン電極６３と、ゲート電極７５とを備える。窒化ガリウム支持基体５３は、第１の面５３ａと第１の面５３ａの反対側の第２の面５３ｂとを有しており、また１×１０１８ｃｍ−３を超えるキャリア濃度を有する。窒化ガリウムエピタキシャル層５５は第１の面５３ａ上に設けられている。ｐ型半導体領域５７は窒化ガリウムエピタキシャル層５５に設けられている。ｎ型半導体領域５９は、ｐ型半導体領域内５７に設けられている。ソース電極６１は高ドープのｎ型半導体領域５９上に設けられている。ドレイン電極６３は第２の面５３ｂ上に設けられている。ゲート電極７５は、窒化ガリウムエピタキシャル層５５上に形成された絶縁層７７上に設けられている。ｐ型半導体領域５７は、ゲート電極７５の下に設けられた延長部５７ｂを有する。絶縁層の材料としては、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、アルミナ、窒化アルミニウム、ＡｌＧａＮ等を用いることができる。窒化ガリウムエピタキシャル層５５の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、また窒化ガリウムエピタキシャル層５５のキャリア濃度は１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。
【００５０】
このトランジスタ７１は、ｎ型半導体領域５９上に設けられたソース電極６１および基板の第２の面上５３ｂに設けられたドレイン電極６３の一方から他方へと電流が流れる縦型構造を有する。窒化ガリウムエピタキシャル層５５の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ窒化ガリウムエピタキシャル層５５のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。
【００５１】
イオン注入でｐ型半導体領域を形成すれば、選択した領域にｐ導電型半導体を有するプレナー構造の半導体素子を形成できる。ｐ型ドーパントとしては、例えば、マグネシウム等を使用できる。あるいは、p型半導体領域を有機金属気相成長法による、埋め込みエピタキシャル法で形成できる。ＳｉＯ２あるいはＳｉＮＸなどの選択膜をマスクにして、塩素系ガス等でドライエッチにより埋め込み用穴を形成した後に、有機金属気相成長法を用いてこの穴にｐ型エピタキシャル領域を埋め込み形成することができる。また、イオン注入でｎ型半導体領域を形成すれば、選択した領域にｎ導電型半導体を有するプレナー構造の半導体素子を形成できる。ｎ型ドーパントとしては、例えば、シリコン等を使用できる。ｐ型半導体領域５７は、ｎ型半導体領域５９をエピタキシャル層５５から電気的に分離している。ｐ型半導体領域５７は、ゲート電極下絶縁膜下に設けられた延長部５７ｂを有する。ゲート電極７５に電圧を印加すると、絶縁膜とｐ型領域５７ｂの界面にｎ型反転層が形成されて、ｎ型半導体領域５９からキャリアが反転層を通ってエピタキシャル層５５に流れる。ｐ型半導体領域５７の深さは０．１マイクロメートル以上３マイクロメートル以下であることが好ましい。ｐ型半導体領域５７表面部分のキャリア濃度は１×１０１７ｃｍ−３以上であることが好ましい。ｎ型半導体領域５９の深さは０．０５マイクロメートル以上２マイクロメートル以下であることが好ましい。ｎ型半導体領域５９のキャリア濃度は５×１０１７ｃｍ−３以上であることが好ましい。図９（Ａ）に示されるように、ゲート電極７５の分枝７５ａの各々は、ソース電極６１の分枝６１ａの間に位置している。各電極７５、６１のコーナーは、ブレイクダウンを防ぐために丸められている。
【００５２】
第１から第３の実施の形態に係る半導体素子１１、３１、７１では、窒化ガリウム支持基体の第１の面の面方位が（０００１）面（結晶学的に等価な面を含む）であることが好ましく、面方位のバラツキを考慮すると、これらの結晶面いずれかの面からプラス５度以下マイナス５度以上の範囲であることが好ましい。これによって、低転位なＧａＮ基板が提供される。また、半導体素子１１、３１、７１では、窒化ガリウム支持基体の第１の面の面方位は、（１−１００）面（結晶学的に等価な面を含む）または（１１−２０）面（結晶学的に等価な面を含む）であることが好ましく、面方位のバラツキを考慮すると、これらの結晶面いずれかの面からプラス５度以下マイナス５度以上の範囲であることが好ましい。半導体素子１１、３１、７１によれば、エピタキシャル層中の転位が減少し、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。さらに、半導体素子１１、３１、７１では、窒化ガリウム支持基体の第１の面の転位密度が１×１０８ｃｍ−２以下であることが好ましい。この半導体素子１１、３１、７１によれば、転位密度が小さいので、エピタキシャル層中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。さらにまた、半導体素子１１、３１、７１では、窒化ガリウム支持基体の前記第１の面は、転位密度が１×１０８ｃｍ−２以下である第１のエリアと、第１のエリアの転位密度より大きな転位密度を有する第２のエリアとを含むことが好ましい。この半導体素子１１、３１、７１によれば、転位密度がより小さいエリア上に半導体素子を形成すれば、エピタキシャル層中の転位が更に減少する。これ故に、逆方向リーク電流が更に減少しまた逆方向の耐圧が向上する。
【００５３】
（第５の実施の形態）
図１０（Ａ）〜図１０（Ｃ）は、第５の実施の形態に係るエピタキシャル基板の作製を示す図面である。図１０（Ａ）に示されるように、窒化ガリウム自立基板８３を準備する。ｎ導電型窒化ガリウム自立基板８３は１×１０１８ｃｍ−３を超えるキャリア濃度を有する。図１０（Ｂ）に示されるように、エピタキシャル膜８５は、窒化ガリウム自立基板８３の第１の面８３ａ上に堆積される。窒化ガリウムエピタキシャル膜８５の厚さは、５マイクロメートル以上１０００マイクロメートル以下である。窒化ガリウムエピタキシャル膜８５は例えばｎ導電型を示しており、そのキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。これによって、エピタキシャル基板８１が得られる。この基板を利用して、第１および第３の実施の形態に示された半導体素子を作製できる。窒化ガリウムエピタキシャル膜８５は、ＨＶＰＥ法で成長されることが好ましい。ＨＶＰＥ法で成長すれば、窒化ガリウムエピタキシャル膜８５のための膜厚の厚いエピタキシャル膜を短時間に成長することができる。あるいは、有機金属気相成長法で成長すれば、面内均一性の優れたエピタキシャル膜を成長することができる。
【００５４】
図１０（Ｃ）に示されるように、このエピタキシャル基板８１のエピタキシャル膜８５の表面にショットキ電極膜８７を堆積すると共に、基板８３の第２の面８３ｂ上にオーミック電極膜８９を堆積する。窒化ガリウムエピタキシャル膜８５の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ窒化ガリウムエピタキシャル膜８５のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、ショットキ電極膜８７とオーミック電極膜８９との間に電圧を印加すると、パンチスルーの生じない、理想的なブレイクダウンを実現できる。したがって、耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。
【００５５】
このエピタキシャル基板８１には、窒化ガリウムエピタキシャル膜８５にｐ型半導体領域を形成すると共に、このｐ型半導体領域内にｎ型半導体領域を形成するようにしてもよい。この結果、耐圧が向上されたトランジスタのためのエピタキシャル基板が提供される。
【００５６】
図１０（Ｄ）〜図１０（Ｇ）は、エピタキシャル基板の作製を示す図面である。図１０（Ｄ）および図１０（Ｅ）に示されるように、エピタキシャル基板８１を作製する。図１０（Ｆ）に示されるように、エピタキシャル基板８１上にｐ型窒化ガリウムエピタキシャル膜９３を堆積して、エピタキシャル基板９１を作製する。窒化ガリウムエピタキシャル膜９３は、有機金属気相成長法で成長されることが好ましい。窒化ガリウムエピタキシャル膜９３のキャリア濃度は窒化ガリウムエピタキシャル膜８５のキャリア濃度よりも大きいので、空乏層は、主に窒化ガリウムエピタキシャル膜８５に形成される。
【００５７】
図１０（Ｇ）に示されるように、このエピタキシャル基板９１のエピタキシャル膜９３上にオーミック電極膜９５を堆積すると共に、基板８３の第２の面８３ｂ上にオーミック電極膜９７を堆積する。窒化ガリウムエピタキシャル膜８５の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ窒化ガリウムエピタキシャル膜８５のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、オーミック電極膜９５とオーミック電極膜９７との間に電圧を印加すると、パンチスルーの生じない、理想的なブレイクダウンを実現できる。したがって、耐圧が向上された半導体素子のためのエピタキシャル基板９１が提供される。
【００５８】
上記のエピタキシャル基板８１、９１では、エピタキシャル膜８５をＨＶＰＥ法で成長すれば、１０００マイクロメートル程度までの厚膜のエピタキシャル膜を実用的な時間内で成長できる。あるいは、エピタキシャル膜８５を有機金属気相成長法で成長すれば、面内均一性に優れたエピタキシャル膜を成長できる。一方、エピタキシャル基板９１では、エピタキシャル膜９３を有機金属気相成長法により形成すれば、高品質なエピタキシャル膜を形成できる。また、エピタキシャル基板８１、９１では、窒化ガリウム自立基板８３の第１の面８３ａの面方位が（０００１）面（結晶学的に等価な面を含む）であることが好ましく、面方位のバラツキを考慮すると、これらの結晶面いずれかの面からプラス５度以下マイナス５度以上の範囲であることが好ましい。このエピタキシャル基板によれば、低転位なＧａＮ自立基板が提供される。さらに、エピタキシャル基板８１、９１では、窒化ガリウム自立基板８３の第１の面８３ａの面方位が（１−１００）面（結晶学的に等価な面を含む）および（１１−２０）面（結晶学的に等価な面を含む）の一方の面からプラス５度以下マイナス５度以上の範囲であることが好ましい。このエピタキシャル基板８１、９１によれば、エピタキシャル層中の転位が減少し、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。
【００５９】
図１１（Ａ）は、ＧａＮ自立基板における高転位領域および低転位領域の一配置を示す図面であり、図１１（Ｂ）は、ＧａＮ自立基板における高転位領域および低転位領域の別の配置を示す図面である。エピタキシャル基板８１、９１のための窒化ガリウム自立基板８２の第１の面８２ａは、比較的大きい貫通転位密度を有する高転位領域８２ｃが現れた第１のエリアと、比較的小さい貫通転位密度を有する低転位領域８２ｄが現れた第２のエリアとを有する。高転位領域８２ｃは低転位領域８２ｄに囲まれており、第１の面８２ａにおいて、第１のエリアは、第２のエリア内にドット状にランダムに分布している。全体として貫通転位密度は、例えば１×１０８ｃｍ−２以下である。このエピタキシャル基板８１、９１によれば、転位密度が小さいので、エピタキシャル層中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。
【００６０】
また、図１１（Ａ）窒化ガリウム自立基板８４の第１の面８４ａは、比較的大きい貫通転位密度を有する高転位領域８４ｃが現れた第１のエリアと、比較的小さい貫通転位密度を有する低転位領域８４ｄが現れた第２のエリアとを有する。低転位領域８２ｄは高転位領域８２ｃに沿って伸びている。これ故に、第１の面８４ａにおいて、第１のエリア（ストライプ領域）および第２のエリア（ストライプ領域）は交互に配列されている。一の低転位領域８４ｄは高転位領域８４ｃによって他の低転位領域８２ｄから分離されている。低転位領域の貫通転位密度が１×１０８ｃｍ−２以下であり、第２のエリアの貫通電位密度は第１のエリアの転位密度より大きく、例えば１×１０８ｃｍ−２以上である。転位密度がより小さいエリア上に半導体素子を形成すれば、エピタキシャル膜中の転位が更に減少する。これ故に、逆方向リーク電流が更に減少しまた逆方向の耐圧が向上する。
【００６１】
窒化ガリウム半導体を用いる高耐圧半導体素子は、シリコン半導体を用いる半導体素子に比べて、逆方向耐圧を高くでき、また順方向のオン抵抗も小さい。
【００６２】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、ノーマルオフタイプのトランジスタを説明したが、これに限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００６３】
以上説明したように、本実施の形態によれば、逆方向耐圧を向上できる構造を有するIII族窒化物素子が提供され、また、この半導体素子のためのエピタキシャル基板が提供される。
【符号の説明】
【００６４】
１１…ショットキダイオード、１３…窒化ガリウム支持基体、１５…窒化ガリウムエピタキシャル層、１７…オーミック電極、１９…ショットキ電極、３１…ｐｎ接合ダイオード、３３…窒化ガリウム支持基体、３５…第１の窒化ガリウムエピタキシャル層、３７…第１のオーミック電極、３９…第２の窒化ガリウムエピタキシャル膜、４１…第２のオーミック電極、５３…窒化ガリウム支持基体、５５…窒化ガリウムエピタキシャル層、５７…ｐ型半導体領域、５９…ｎ型半導体領域、６１…ソース電極、６３…ドレイン電極、７１…III族窒化物半導体ＭＩＳ型トランジスタ、７５…ゲート電極、７７…絶縁層。
【図１】
0005582058.tif 000002
【図２】
0005582058.tif 000003
【図３】
0005582058.tif 000004
【図４】
0005582058.tif 000005
【図５】
0005582058.tif 000006
【図６】
0005582058.tif 000007
【図７】
0005582058.tif 000008
【図８】
0005582058.tif 000009
【図９】
0005582058.tif 000010
【図１０】
0005582058.tif 000011
【図１１】
0005582058.tif 000012