(57)【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
低速コンパレータと、
前記低速コンパレータよりも高速に動作できる高速コンパレータと、
前記被試験デバイスが出力する被測定信号を前記低速コンパレータおよび前記高速コンパレータのいずれで測定するかを、前記被試験デバイスが出力する信号に基づいて切り替える切替部と
を備える試験装置。
【請求項２】
前記高速コンパレータと並列に設けられた終端抵抗を更に備え、
前記切替部は、前記低速コンパレータで前記被測定信号を測定する場合に、前記高速コンパレータの入力端子および前記終端抵抗を、前記低速コンパレータの入力端子から電気的に切り離す
請求項１に記載の試験装置。
【請求項３】
前記被測定信号を伝送する共通伝送路と、
前記共通伝送路が伝送した前記被測定信号を、前記低速コンパレータに伝送する低速側伝送路と、
前記共通伝送路が伝送した前記被測定信号を、前記高速コンパレータおよび前記終端抵抗に伝送する高速側伝送路と
を更に備え、
前記切替部は、前記高速側伝送路に設けられ、前記低速コンパレータで前記被測定信号を測定する場合にオフ状態になるスイッチを有する
請求項２に記載の試験装置。
【請求項４】
前記高速側伝送路に設けられ、抵抗成分を有するイコライザ回路を更に備え、
前記スイッチは、前記抵抗成分と直列に設けられる
請求項３に記載の試験装置。
【請求項５】
前記スイッチは、半導体スイッチであり、
前記試験装置は、前記イコライザ回路または前記スイッチの温度に基づいて、前記スイッチのゲートに印加する電圧を制御する
請求項４に記載の試験装置。
【請求項６】
前記イコライザ回路は、前記抵抗成分と並列に設けられた容量成分を更に有し、
前記スイッチは、前記容量成分と直列に設けられる
請求項４または５に記載の試験装置。
【請求項７】
前記イコライザ回路は、前記抵抗成分と並列に設けられた容量成分を更に有し、
前記スイッチは、前記容量成分と並列に設けられる
請求項４または５に記載の試験装置。
【請求項８】
前記スイッチの両端をそれぞれ基準電位に接続する抵抗を更に備える
請求項４から７のいずれか一項に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置に関する。
【背景技術】
【０００２】
従来、被試験デバイスを試験する試験装置において、被試験デバイスの高速テストピンを測定する高速コンパレータを備える装置が知られている（例えば、特許文献１参照）。
特許文献１  特表２００６−５００５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＭＩＰＩ等の所定の規格においては、高速モードおよび低速モードに動的に切り替わる信号を伝送することが要求される。このため、このような規格に対応するデバイスを試験するには、高速モードおよび低速モードの信号を受信しなければならない。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、低速コンパレータと、低速コンパレータよりも高速に動作できる高速コンパレータと、被試験デバイスが出力する被測定信号を低速コンパレータおよび高速コンパレータのいずれで測定するかを、被試験デバイスが出力する信号に基づいて切り替える切替部とを備える試験装置を提供する。
【０００５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】被試験デバイス２００を試験する試験装置１００の概要を示す図である。
【図２】測定部１０の構成例を示す図である。
【図３】測定部１０の他の構成例を示す図である。
【図４】被測定信号の波形の一例を示す図である。
【図５】イコライザ回路３０の他の構成例を示す図である。
【図６】図２から図５に示した切替部３２の構成例を示す図である。
【図７】切替部３２および抵抗成分３４の構成例を示す図である。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
図１は、被試験デバイス２００を試験する試験装置１００の概要を示す図である。試験装置１００は、半導体集積回路等の被試験デバイス２００を試験する。被試験デバイス２００は、高速モードおよび低速モードが動的に切り替わるデバイスであり、モードに応じた周波数の信号を出力する。動的に切り替わるとは、信号を出力している間に、モードが切り替わることを指す。本例の試験装置１００は、パターン発生部１０２、波形整形部１０４、測定部１０および判定部１０６を備える。
【０００９】
パターン発生部１０２は、ユーザ等から与えられる試験プログラムに応じた試験パターンを発生する。試験パターンは、被試験デバイス２００に入力する試験信号が有するべき論理パターン、被試験デバイス２００が出力する被測定信号が有するべき期待値パターン等のパターンを含む。波形整形部１０４は、パターン発生部１０２が出力する試験パターンに基づいて、試験信号の波形を整形する。例えば波形整形部１０４は、試験信号の各周期における論理値に応じた電圧を出力する。
【００１０】
測定部１０は、被試験デバイス２００が、試験信号に応じて出力する被測定信号を測定する。本例の測定部１０は、被測定信号の電圧と、予め定められた参照電圧とを比較することで、被測定信号の論理パターンを検出する。例えば測定部１０は、被測定信号の電圧が、予め定められた参照電圧より大きいか否かを示す２値の信号を出力する。測定部１０は、２値の信号を所定のタイミングでサンプリングして、被測定信号の論理パターンを生成してよい。
【００１１】
判定部１０６は、測定部１０が測定した論理パターンと、期待値パターンとを比較する。パターン発生部１０２は、試験信号の論理パターンに基づいて、当該期待値パターンを生成してよい。このような構成により、被試験デバイス２００を試験する。
【００１２】
図２は、測定部１０の構成例を示す図である。本例の測定部１０は、２つの低速コンパレータ１２−１および１２−２（低速コンパレータ１２と総称する）、高速コンパレータ１４、２つの切替部３２−１および３２−２（切替部３２と総称する）、終端抵抗２６、２つの共通伝送路１６−１および１６−２（共通伝送路１６と総称する）、２つの高速側伝送路１８−１および１８−２（高速側伝送路１８と総称する）、２つの低速側伝送路２０−１および２０−２（低速側伝送路２０と総称する）、２つの誘導成分２２−１および２２−２（誘導成分２２と総称する）、ならびに、２つの抵抗成分２４−１および２４−２（抵抗成分２４と総称する）を有する。
【００１３】
共通伝送路１６のそれぞれは、一端が被試験デバイス２００の出力ピンに接続され、被測定信号を伝送する。２つの共通伝送路１６の一端は、被試験デバイス２００の一組の出力ピンに接続される。当該一組の出力ピンは、被試験デバイス２００が高速モードの場合に差動信号が出力され、被試験デバイス２００が低速モードの場合に２つのシングルエンド信号が出力されるピンであってよい。
【００１４】
それぞれの低速側伝送路２０は、対応する共通伝送路１６が伝送した被測定信号を、対応する低速コンパレータ１２に伝送する。共通伝送路１６および低速コンパレータ１２の間における低速側伝送路２０には、誘導成分２２および抵抗成分２４が含まれる。誘導成分２２および抵抗成分２４は、伝送路に寄生する成分を含んでよく、伝送路上に設けられた抵抗器等の成分を含んでよい。
【００１５】
それぞれの低速コンパレータ１２は、低速側伝送路２０から受け取った被測定信号の信号レベルを、予め定められた参照電圧と比較する。低速コンパレータ１２は、比較結果に応じたデジタル信号を出力することで、被測定信号の論理パターンを出力する。
【００１６】
それぞれの高速側伝送路１８は、対応する共通伝送路１６が伝送した被測定信号を、共通の高速コンパレータ１４に入力する。それぞれの高速側伝送路１８は、高速コンパレータ１４の差動入力に接続されてよい。高速側伝送路１８および低速側伝送路２０は、対応する共通伝送路１６に対して分岐して設けられる。
【００１７】
高速コンパレータ１４は、低速コンパレータ１２よりも高速に動作できるコンパレータである。例えば高速コンパレータ１４は、低速コンパレータ１２が変換できる被測定信号の上限の周波数よりも高周波数の被測定信号を、２値または多値の信号に変換できる。また、低速コンパレータ１２は、高速コンパレータ１４が変換できる被測定信号の振幅の上限よりも大振幅の被測定信号を、２値または多値の信号に変換できる。即ち、低速コンパレータ１２は低速大振幅の信号を処理でき、高速コンパレータ１４は高速小振幅の信号を処理できるコンパレータであってよい。
【００１８】
終端抵抗２６は、高速コンパレータ１４に対して並列に設けられ、高速側伝送路１８に対してインピーダンス整合する。終端抵抗２６の一端は、高速コンパレータ１４の一方の入力に接続され、終端抵抗２６の他端は、高速コンパレータ１４の他方の入力に接続される。終端抵抗２６は、高速コンパレータ１４の近傍に配置されることが好ましい。例えば終端抵抗２６および高速コンパレータ１４の間の伝送路長は、高速側伝送路１８の伝送路長より短くてよい。
【００１９】
切替部３２は、被試験デバイス２００が出力する被測定信号を、低速コンパレータ１２および高速コンパレータ１４のいずれで測定するかを、被試験デバイス２００が出力する信号に基づいて切り替える。本例における切替部３２は、終端抵抗２６および高速コンパレータ１４の間に設けられる。一方の切替部３２は、終端抵抗２６の一端と、高速コンパレータ１４の一方の入力との間に設けられる。他方の切替部３２は、終端抵抗２６の他端と、高速コンパレータ１４の他方の入力との間に設けられる。
【００２０】
本例において、それぞれの切替部３２は、被測定信号を低速コンパレータ１２で測定する場合にオフ状態となり、被測定信号を高速コンパレータ１４で測定する場合にオン状態となるスイッチを有する。つまり、切替部３２は、低速コンパレータ１２で被測定信号を測定する場合に、高速コンパレータ１４の入力端子および終端抵抗２６を、低速コンパレータ１２の入力端子から電気的に切り離す。
【００２１】
試験装置１００は、被試験デバイス２００が出力する信号に応じて、被測定信号が高速モードおよび低速モードのいずれのモードにおける信号かを判別してよい。例えば、被試験デバイス２００が現在のモードを示すモード信号を出力する場合、試験装置１００は、当該モード信号に基づいて、被試験デバイス２００のモードを判別する。また、被試験デバイス２００が、将来のモード遷移を予告する信号を出力してもよい。
【００２２】
また、試験装置１００は、被測定信号の周波数の変化に基づいて、被試験デバイス２００のモードの遷移を判別してもよい。試験装置１００は、被測定信号の周波数の変化を測定する測定部を更に有してよい。また、試験装置１００は、被測定信号の振幅の変化に基づいて、被試験デバイス２００のモードの遷移を判別してもよい。それぞれの切替部３２は、被試験デバイス２００が高速モードの被測定信号を出力する場合にオン状態となり、低速モードの被測定信号を出力する場合にオフ状態となる。
【００２３】
このような構成により、高速コンパレータ１４の近傍に終端抵抗２６を配置しつつ、低速モード時には、終端抵抗２６を低速コンパレータ１２から切り離すことができる。また、被測定信号を受信している間において切替部３２が動的に制御されるので、低速モードおよび高速モードが動的に切り替わる被測定信号を測定することができる。
【００２４】
ただし、図２に示した測定部１０においては、切替部３２をオフ状態に制御すると、高速側伝送路１８と切替部３２との間で、オープンスタブが生じてしまう。また、終端抵抗２６および高速コンパレータ１４が切替部３２を介して接続されるので、高速コンパレータ１４の近傍に終端抵抗２６を配置することの妨げとなる。
【００２５】
図３は、測定部１０の他の構成例を示す図である。本例の測定部１０は、それぞれの高速側伝送路１８上に、イコライザ回路３０を有する。また、切替部３２は、イコライザ回路３０内に設けられる。本例の高速側伝送路１８は、被測定信号を、高速コンパレータ１４および終端抵抗２６に伝送する。他の構成は、図２に示した測定部１０と同一である。
【００２６】
本例の切替部３２は、高速側伝送路１８上に設けられ、低速コンパレータ１２で被測定信号を測定する場合にオフ状態となる。これにより、切替部３２は、低速コンパレータ１２で被測定信号を測定する場合に、高速コンパレータ１４の入力端子および終端抵抗２６を、低速コンパレータ１２の入力端子から電気的に切り離す。本例において電気的に切り離すとは、低速モードにおける被測定信号が、高速コンパレータ１４および終端抵抗２６に伝送しないことを指す。
【００２７】
つまり本例では、より高周波数の信号が高速コンパレータ１４および終端抵抗２６に伝送可能な状態であっても、低速モードにおける被測定信号が高速コンパレータ１４および終端抵抗２６から遮断できていれば、高速コンパレータ１４の入力端子および終端抵抗２６を、低速コンパレータ１２の入力端子から電気的に切り離しているものとする。
【００２８】
本例のイコライザ回路３０は、抵抗成分３４、誘導成分３６および容量成分３８を有する。イコライザ回路３０は、被試験デバイス２００から高速コンパレータ１４までの伝送路で生じる信号の減衰、歪等を補償するように、各成分の値が調整される。
【００２９】
本例の切替部３２は、イコライザ回路３０における抵抗成分３４と直列に設けられる。このような構成により、切替部３２のオン抵抗を、イコライザ回路３０における抵抗成分として機能させることができる。従って、抵抗成分３４の抵抗値は、切替部３２におけるオン抵抗に応じて調整される。抵抗成分３４は、抵抗値が可変の可変抵抗器を有してよい。イコライザ回路３０は、切替部３２におけるオン抵抗の経時変化に応じて可変抵抗器の抵抗値を調整してよい。
【００３０】
本例の容量成分３８および誘導成分３６は、抵抗成分３４および切替部３２に対して並列に設けられる。このような構成により、切替部３２がオン状態の場合には、イコライザ回路３０はイコライザとして機能し、切替部３２がオフ状態の場合には、ハイパスフィルタとして機能する。これにより、切替部３２は、低速コンパレータ１２で被測定信号を測定する場合に、高速コンパレータ１４の入力端子および終端抵抗２６を、低速コンパレータ１２の入力端子から電気的に切り離すことができる。
【００３１】
当該ハイパスフィルタのカットオフ周波数は、低速モードにおける被測定信号の周波数（またはデータ転送速度）よりも高く、高速モードにおける被測定信号の周波数（またはデータ転送速度）よりも低いことが好ましい。低速モードにおける被測定信号のデータ転送速度は、例えば１０Ｍｂｐｓであり、高速モードにおける被測定信号のデータ転送速度は、例えば３Ｇｂｐｓである。
【００３２】
このような構成により、切替部３２をオフ状態にしたときのオープンスタブの発生を防ぐことができる。また、切替部３２を介さずに、終端抵抗２６を高速コンパレータ１４に接続することができるので、高速コンパレータ１４の直近に終端抵抗２６を配置することができ、信号反射の影響を低減することができる。
【００３３】
また、本例の切替部３２は、ＭＯＳアナログスイッチであってよい。ＭＯＳアナログスイッチを用いることで、高速にスイッチング動作が可能となる。また、ＭＯＳアナログスイッチはオン抵抗が数オーム程度と比較的に大きいが、イコライザ回路３０における抵抗成分として機能させることで、係るオン抵抗を有効に活用することができる。
【００３４】
図４は、被測定信号の波形の一例を示す図である。図４において横軸は時間であり、縦軸は信号レベルを示す。本例の被測定信号は、切替タイミングにおいて、高速モード（ＨＳ）から低速モード（ＬＳ）に切り替わる。図４に示すように、高速モード（ＨＳ）の被測定信号は差動信号であり、低速モード（ＬＳ）における被測定信号は、２つのシングルエンドの信号である。
【００３５】
試験装置１００は、当該切替タイミングにおいて、切替部３２をオン状態からオフ状態に切り替える。また、被測定信号が低速モード（ＬＳ）から高速モード（ＨＳ）に切り替わる場合、試験装置１００は、切替部３２をオフ状態からオン状態に切り替える。上述したように、試験装置１００は、被試験デバイス２００が出力する信号に基づいて、当該切替タイミングを検出する。これにより、図４に示すような動的にモードが切り替わる被測定信号を測定することができる。
【００３６】
図５は、イコライザ回路３０の他の構成例を示す図である。本例のイコライザ回路３０は、切替部３２、抵抗成分３４および容量成分３８を有する。抵抗成分３４および容量成分３８は、共通伝送路１６および高速コンパレータ１４との間において、互いに並列に設けられる。切替部３２は、共通伝送路１６および高速コンパレータ１４との間において、抵抗成分３４および容量成分３８の双方に対して直列に設けられる。本例においても、切替部３２のオン抵抗は、イコライザ回路３０の抵抗成分として機能する。
【００３７】
図６は、図２から図５に示した切替部３２の構成例を示す図である。本例の切替部３２は、半導体スイッチ４０、抵抗器４２および抵抗器４４を有する。半導体スイッチ４０は、例えばＭＯＳアナログスイッチである。半導体スイッチ４０は、高速側伝送路１８上にソースおよびドレインが設けられる。抵抗器４２および抵抗器４４は、半導体スイッチ４０の両端（ソースおよびドレイン）を、それぞれ基準電位に接続する。本例の基準電位は接地電位である。これにより、切替部３２は、減衰器として機能することもできる。
【００３８】
また、試験装置１００は、イコライザ回路３０または半導体スイッチ４０の温度に基づいて、半導体スイッチ４０のゲートに印加する電圧ＶＧを制御してもよい。例えば試験装置１００は、温度変化による半導体スイッチ４０のオン抵抗の変化を補償するように、電圧ＶＧを制御する。また、試験装置１００は、製造バラツキによる２つの半導体スイッチ４０の特性差を補償すべく、それぞれの半導体スイッチ４０のゲートに印加する電圧を異ならせてもよい。
【００３９】
図７は、切替部３２および抵抗成分３４の構成例を示す図である。本例の切替部３２および抵抗成分３４は、共に半導体スイッチである。抵抗成分３４の半導体スイッチは、切替部３２の半導体スイッチとオンオフの状態が同一となるように制御されてよく、また、被試験デバイス２００の試験中は常にオン状態に制御されてもよい。当該半導体スイッチのオン抵抗が、抵抗成分３４として機能する。
【００４０】
試験装置１００は、各半導体スイッチのゲートに印加する電圧ＶＧ１およびＶＧ２を、イコライザ回路３０または半導体スイッチ４０の温度に基づいて制御してよい。また、試験装置１００は、それぞれの半導体スイッチの両端を基準電位に接続する抵抗を有してもよい。また、試験装置１００は、抵抗成分３４の半導体スイッチのゲート電圧ＶＧ２を温度等に基づいて制御し、切替部３２の半導体スイッチのゲート電圧ＶＧ１を温度等によっては変化させなくともよい。
【００４１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４２】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００４３】
１０・・・測定部、１２・・・低速コンパレータ、１４・・・高速コンパレータ、１６・・・共通伝送路、１８・・・高速側伝送路、２０・・・低速側伝送路、２２・・・誘導成分、２４・・・抵抗成分、２６・・・終端抵抗、３０・・・イコライザ回路、３２・・・切替部、３４・・・抵抗成分、３６・・・誘導成分、３８・・・容量成分、４０・・・半導体スイッチ、４２、４４・・・抵抗器、１００・・・試験装置、１０２・・・パターン発生部、１０４・・・波形整形部、１０６・・・判定部、２００・・・被試験デバイス
【図１】
0005502938.tif 000002
【図２】
0005502938.tif 000003
【図３】
0005502938.tif 000004
【図４】
0005502938.tif 000005
【図５】
0005502938.tif 000006
【図６】
0005502938.tif 000007
【図７】
0005502938.tif 000008