(57)【特許請求の範囲】
【請求項１】
Ｘ線発生器と、センサ部と、信号処理用コンピュータと、を有し、
前記センサ部は、光電変換素子と、第１及び第２のトランジスタと、を有し、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記光電変換素子は、スイッチを介して、前記第２のトランジスタのゲートと電気的に接続され、
第２の配線は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２の配線は、前記第１の配線と平行に配置されている領域を有し、
前記第１の配線に供給される第１の信号の電圧の振幅値は、前記第２の配線に供給される第２の信号の電圧の振幅値よりも小さく、
前記第１の信号が有する電位の数は、２つであり、
前記第２のトランジスタは、前記第２のトランジスタのソース又はドレインの一方から、第３の配線へ信号を出力することができる機能を有し、
前記第２の信号は、前記第１の信号が変化するよりも前に変化して、前記第１のトランジスタを非導通状態にすることができる機能を有することを特徴とするＸ線カメラ。
【請求項２】
Ｘ線発生器と、センサ部と、信号処理用コンピュータと、を有し、
前記センサ部は、第１及び第２の光電変換素子と、第１乃至第４のトランジスタと、を有し、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのゲートと電気的に接続され、
前記第１の光電変換素子は、第１のスイッチを介して、前記第３のトランジスタのゲートと電気的に接続され、
前記第２の光電変換素子は、第２のスイッチを介して、前記第４のトランジスタのゲートと電気的に接続され、
第３の配線は、前記第１のトランジスタのゲートと電気的に接続され、
第４の配線は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３の配線は、前記第１の配線と平行に配置されている領域を有し、
前記第４の配線は、前記第２の配線と平行に配置されている領域を有し、
前記第３の配線は、前記第４の配線と平行に配置されている領域を有し、
前記第１の配線に供給される第１の信号の電圧の振幅値は、前記第３の配線に供給される第２の信号の電圧の振幅値よりも小さく、
前記第２の配線に供給される第３の信号の電圧の振幅値は、前記第４の配線に供給される第４の信号の電圧の振幅値よりも小さく、
前記第１の信号と前記第３の信号とは、異なる信号であり、
前記第２の信号と前記第４の信号とは、異なる信号であり、
前記第１の信号が有する電位の数は、２つであり、
前記第３の信号が有する電位の数は、２つであり、
前記第３のトランジスタは、前記第３のトランジスタのソース又はドレインの一方から、第５の配線へ信号を出力することができる機能を有し、
前記第４のトランジスタは、前記第４のトランジスタのソース又はドレインの一方から、前記第５の配線へ信号を出力することができる機能を有し、
前記第２の信号は、前記第１の信号が変化するよりも前に変化して、前記第１のトランジスタを非導通状態にすることができる機能を有し、
前記第４の信号は、前記第３の信号が変化するよりも前に変化して、前記第２のトランジスタを非導通状態にすることができる機能を有することを特徴とするＸ線カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体装置およびその駆動方法に関する。より詳細には、イメージセンサ
機能を有するＭＯＳ型センサ装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、パソコン等の情報機器が広く普及し、様々な情報を電子情報としてパソコンなど
に読み込みたいという要求が高くなっている。そのため、従来の銀塩カメラに代わるもの
としてデジタルスチルカメラが、また、紙などに印刷されたものを読み取るための手段と
してスキャナが、大きく注目されている。
【０００３】
デジタルスチルカメラでは、画素が２次元に配列されたエリアセンサが用いられている
。スキャナやコピー機などでは、画素が１次元に配列されたラインセンサが用いられてい
る。ラインセンサを用いて２次元の画像を読み取る場合は、ラインセンサを移動させなが
ら信号を読み取っている。
【０００４】
これらの画像読み取り機器では、イメージセンサとしてCCD型センサが主に使われてい
る。CCD型センサでは、各画素のフォトダイオードで光電変換を行い、その信号を、CCDを
用いて読み出している。しかしながら、近年、周辺回路を内蔵できることや、ワンチップ
化できること、リアルタイム信号処理に適していること、消費電力が低いことなどを武器
に、単結晶シリコン基板を用いて作成されたＭＯＳ型センサが一部で普及の兆しを見せて
いる。また、研究レベルでは、ガラス基板上にＴＦＴを用いて作成したＭＯＳ型センサも
開発されている。MOS型センサでは、各画素のフォトダイオードで光電変換を行い、MOSト
ランジスタによって形成されたスイッチを用いて、各画素の信号を読み出している。
【０００５】
MOS型センサの画素構成としては、様々なタイプのものが開発されている。それらは、
２つの種類、つまり、パッシブセンサとアクティブセンサとに、大まかには分類できる。
パッシブセンサは、各画素に信号増幅素子を搭載しないセンサであり、アクティブセンサ
は、各画素に信号増幅素子を搭載するセンサである。
アクティブセンサでは、各画素内で信号が増幅されるため、パッシブセンサよりも雑音に
強いというメリットがある。
【０００６】
図3に、パッシブセンサにおける画素の回路例を示す。画素305は、スイッチ用トランジ
スタ301とフォトダイオード304で構成されている。フォトダイオード304は、電源基準線3
06とスイッチ用トランジスタ301のソース端子に接続されている。スイッチ用トランジス
タ301のゲート端子には、ゲート信号線302が接続され、ドレイン端子には、信号出力線30
3が接続されている。フォトダイオード304では、光電変換が行われる。つまり、入射した
光に応じて電荷を生成し、電荷をそこに蓄積する。そして、ゲート信号線302を制御して
、スイッチ用トランジスタ301を導通状態にして、フォトダイオード304の電荷を信号出力
線303を通して読み出している。
【０００７】
アクティブセンサの画素の構成としては、様々なタイプがある。IEDM95：p17：CMOS Im
age Sensors, Electronic Camera On a Chip、あるいはIEDM97：p201：CMOS Image Senso
rs - Recent Advances and Device Scaling Considerationsでは、フォトダイオード型、
フォトゲート型などの画素構成と動作を紹介している。ISSCC97：p180： A 1/4 Inch 330
k Square Pixel Progressive Scan CMOS Active Pixel Image Sensorでは、画素の選択方
法という観点で画素構成を分類している。つまり、選択する素子として、トランジスタを
使う場合や、容量を使う場合などについて、述べている。このように、１画素を構成する
トランジスタ数に関して、様々なものがある。JIECセミナ：CMOSカメラの開発展望：平成
10年2月20日には、CMOS型センサの全般について広く紹介しており、リセット用トランジ
スタのゲート電極とドレイン電極を接続することにより、光強度の対数の信号を出力する
対数変換型などについても、述べている。
【０００８】
最もよく採用されているアクティブセンサの画素構成は、図4に示すように、３つのNチ
ャネル型トランジスタと１つのフォトダイオードで１つの画素408を構成するタイプであ
る。フォトダイオード404のＰチャネル側端子は電源基準線412に接続され、Ｎチャネル側
端子は、増幅用トランジスタ406のゲート端子と接続されている。増幅用トランジスタ406
のドレイン端子とソース端子は、電源線409とスイッチ用トランジスタ401のドレイン端子
に接続されている。スイッチ用トランジスタ401のゲート端子には、ゲート信号線402が接
続され、ソース端子には、信号出力線403が接続されている。リセット用トランジスタ407
のゲート端子は、リセット信号線405に接続されている。リセット用トランジスタ407のソ
ース端子とドレイン端子は、電源線409と増幅用トランジスタ406のゲート端子に接続され
ている。
【０００９】
エリアセンサの場合、一本の信号出力線403には、１個の画素408だけでなく、多くの画
素が接続されている。ただし、バイアス用トランジスタ411は、１本の信号出力線403につ
き、１個だけ配置されている。バイアス用トランジスタ411のゲート端子には、バイアス
信号線410が接続されている。バイアス用トランジスタ411のソース端子とドレイン端子は
、信号出力線403とバイアス用電源線413に接続されている。
【００１０】
次に、画素408の基本的な動作について述べる。
【００１１】
まず、リセット用トランジスタ407を導通状態する。フォトダイオード404のＰチャネル
側端子が電源基準線412に接続され、Ｎチャネル側端子が電源線409と電気的につながる状
態になり、電源基準線412の電位は基準電位０Vであり、電源線409の電位は電源電位Vddで
あるため、フォトダイオード404には、逆バイアス電圧が加わることになる。以後、フォ
トダイオード404のＮチャネル側端子の電位が電源線409の電位にまで充電される動作を、
リセットと呼ぶことにする。その後、リセット用トランジスタ407を非導通状態にする。
すると、フォトダイオード404に光が照射されている場合、光電変換により、電荷が発生
する。そのため、時間が経過するにしたがって、電源線409の電位にまで充電されていた
フォトダイオード404のＮチャネル側端子の電位が、光によって発生した電荷が原因とな
って、徐々に小さくなってくる。そして、ある一定時間経過した後、スイッチ用トランジ
スタ401を導通状態にする。すると、増幅用トランジスタ406を通って、信号出力線403へ
信号が出力される。
【００１２】
ただし、信号が出力されている時、バイアス信号線410には、電位が加えられており、
バイアス用トランジスタ411には、電流が流れるようになっている。よって、増幅用トラ
ンジスタ406とバイアス用トランジスタ411は、いわゆる、ソースフォロワ回路として動作
することになる。
【００１３】
図4では、フォトダイオード404のPチャネル側端子が接続されている配線、つまり、電
源基準線412は、ダイオード側電源線と呼んでも良い。ダイオード側電源線の電位は、フ
ォトダイオード404の向きによって変わる。図4では、ダイオード側電源線には、フォトダ
イオード404のPチャネル側端子が接続されており、その電位は基準電位０Vである。その
ため、図4では、ダイオード側電源線を電源基準線と呼んでいる。
【００１４】
同様に、図4では、リセット用トランジスタ407が接続されている配線、つまり、電源線
409は、リセット側電源線と呼んでも良い。リセット側電源線の電位は、フォトダイオー
ド404の向きによって変わる。図4では、リセット側電源線には、リセット用トランジスタ
407を介して、フォトダイオード404のNチャネル側端子が接続されており、その電位は電
源電位Vddである。そのため、図4では、リセット側電源線を電源線と呼んでいる。
【００１５】
フォトダイオード404をリセットするということは、フォトダイオード404に逆バイアス
電圧を加えるということと同じである。よって、フォトダイオード404の向きによって、
ダイオード側電源線とリセット側電源線の電位の大小関係は変わる。
【００１６】
次に、図5に最も基本的なソースフォロワ回路の例を示す。図5では、Nチャネル型トラ
ンジスタを用いた場合について示す。Pチャネル型トランジスタを用いてソースフォロワ
回路を構成することも出来る。増幅側電源線503には、電源電位Vddが加えられている。バ
イアス側電源線504には、基準電位０Vが加えられている。増幅用トランジスタ501のドレ
イン端子は増幅側電源線503に接続され、ソース端子はバイアス用トランジスタ502のドレ
イン端子に接続されている。バイアス用トランジスタ502のソース端子は、バイアス側電
源線504に接続されている。バイアス用トランジスタ502のゲート端子には、バイアス電位
Vbが加えられている。よって、バイアス用トランジスタ502には、バイアス電流Ibが流れ
ることになる。バイアス用トランジスタ502は、基本的には、定電流源として動作する。
増幅用トランジスタ501のゲート端子が、入力端子506になる。よって、増幅用トランジス
タ501のゲート端子には、入力電位Vinが加えられる。増幅用トランジスタ501のソース端
子が出力端子507になる。よって、増幅用トランジスタ501のソース端子の電位が、出力電
位Voutとなる。このときのソースフォロワ回路の入出力関係は、Vout=Vin-Vbとなる。
【００１７】
図4と図5を比較させた場合、増幅用トランジスタ406は、増幅用トランジスタ501に対応
する。バイアス用トランジスタ411は、バイアス用トランジスタ502に対応する。スイッチ
用トランジスタ401は、導通状態であることを想定しているため、図5では、省略されてい
ると考えることが出来る。フォトダイオード404のＮチャネル側端子の電位は、入力電位V
in（増幅用トランジスタ501のゲート電位、つまり入力端子506の電位）に対応する。信号
出力線403の電位は、出力電位Vout（増幅用トランジスタ501のソース電位、つまり出力端
子507の電位）に対応する。電源線409は、増幅側電源線503に対応する。
【００１８】
従って、図4において、フォトダイオード404のＮチャネル側端子の電位をVpdとし、バ
イアス信号線410の電位、つまり、バイアス電位をVbとし、信号出力線403の電位をVoutと
し、電源基準線412とバイアス側電源線413の電位を0Vとすると、Vout=Vpd-Vbとなる。よ
って、フォトダイオード404のＮチャネル側端子の電位Vpdが変化すると、Voutも変化する
ことになり、Vpdの変化を信号として出力し、光強度を読みとることが出来る。
【００１９】
次に、画素409での信号タイミングチャートを図6に示す。まず、リセット信号線405を
制御することにより、リセット用トランジスタ407を導通状態にする。すると、フォトダ
イオード404のＮチャネル側端子の電位は、電源線409の電位である電源電位Vddにまで充
電される。すなわち、画素がリセットされる。それから、リセット信号線405を制御する
ことにより、リセット用トランジスタ407を非導通状態にする。その後、フォトダイオー
ド404に光が照射されていると、光強度に応じた電荷が生成される。そのため、リセット
動作により充電された電荷が、徐々に放電されていく。つまり、フォトダイオード404の
Ｎチャネル側端子の電位が下がってくる。暗い光が照射されている場合は、放電される量
も少ないため、フォトダイオード404のＮチャネル側端子の電位もあまり下がらない。そ
して、ある時点において、スイッチ用トランジスタ401を導通状態にして、フォトダイオ
ード404のＮチャネル側端子の電位を信号として読み出す。この信号は、光の強度に比例
している。そして再び、リセット用トランジスタ407を導通状態にしてフォトダイオード4
04をリセットし、同様の動作を繰り返していく。
【００２０】
次に、画素408でのトランジスタについて述べる。極性については、全てNチャネル型で
あることが多い。まれに、リセット用トランジスタをPチャネル型にしている場合がある
（JIECセミナ：CMOSカメラの開発展望：平成10年2月20日：p9,図11参照）。また、増幅用
トランジスタと選択用トランジスタの並び方については、両トランジスタともNチャネル
型を用いて、図4のように、電源線409と増幅用トランジスタ406を接続し、増幅用トラン
ジスタ406とスイッチ用トランジスタ401を接続し、スイッチ用トランジスタ401と信号出
力線403を接続していることが多い。まれに、両トランジスタともNチャネル型を用いて、
電源線409とスイッチ用トランジスタ401を接続し、スイッチ用トランジスタ401と増幅用
トランジスタ406を接続し、増幅用トランジスタ406と信号出力線403を接続している場合
もある（ISSCC97：p180： A 1/4 Inch 330k Square Pixel Progressive Scan CMOS Activ
e Pixel Image Sensor）。
【００２１】
次に、光電変換などを行うセンサ部について、述べる。通常は、PN型のフォトダイオー
ドを用いて、光を電気に変換する。その他に、PIN型のダイオード、アバランシェ型ダイ
オード、npn埋め込み型ダイオード、ショットキー型ダイオードなどがある。その他には
、X線用にフォトコンダクタや、赤外線用のセンサなどもある。これについては、固体撮
像素子の基礎ー電子の目のしくみ：安藤隆男、菰淵寛仁著：日本理工出版界、に述べられ
ている。
【００２２】
次に、センサの適用製品について、述べる。通常のデジタルスチルカメラや、スキャナ
などの他に、Ｘ線用カメラにも用いられている。その場合、X線を直接電気信号に変換す
るフォトコンダクタを用いる場合や、蛍光材やシンチレータにより、X線を光に変換した
後、その光を読みとる場合などがある。Euro Display 99:p203:X-ray Detectors based o
n Amorphous Silicon Active Matrixでは、シンチレータにより、 X線を光に変換した後
、その光を読みとる場合について述べている。IEDM 98:p21:amorphous silicon tft x-ra
y image sensorsでは、アモルファスシリコンを用いて読みとっており、AM-LCD99:p45:re
al-time imaging flat panal x-ray detectorでは、フォトコンダクタを用いて読みとる
場合について、報告されている。
【発明の概要】
【発明が解決しようとする課題】
【００２３】
従来の電源線409の電位は、一定である。一方、リセット用トランジスタ407が非導通状
態の時、光が照射されていると、フォトダイオード404には、電荷が生成される。その電
荷が要因となって、リセット動作によって充電された電荷が、放電されていく。その結果
、フォトダイオード404のＮチャネル側端子の電位が下がってくる。この時の状況をリセ
ット用トランジスタ407の立場で考えてみる。
【００２４】
フォトダイオード404のＮチャネル側端子の電位が下がるということは、リセット用ト
ランジスタ407のソース・ドレイン間電圧Vdsが大きくなることに等しい。ここで、この時
の一般的なトランジスタの電流特性を図7に示す。横軸にゲート・ソース間電圧Vgsをとり
、縦軸にはドレイン・ソース間電流Idsの対数をとっている。そして、ソース・ドレイン
間電圧Vdsをパラメータとして、複数本のグラフを示している。図7から分かるように、非
導通状態（ゲート・ソース間電圧Vgs<0）の領域において、ソース・ドレイン間電圧Vdsが
大きくなると、つまりフォトダイオード404のＮチャネル側端子の電位が下がってくると
、もれ電流が大きくなる（本来、非導通状態においては、ドレイン・ソース間電流Idsは
流れないことが理想である。そのため、非導通状態において流れてしまうドレイン・ソー
ス間電流Idsのことを、もれ電流とよぶことがある）。そのため、図8に示すように、リセ
ット用トランジスタ807を通って、フォトダイオード804に、もれ電流814が流れてしまう
。このもれ電流814は、電源線809からフォトダイオード804の方に流れ、フォトダイオー
ド804のＮチャネル側端子の電位を電源線809の電位に近づけるように作用する。その結果
、図9に示すように、フォトダイオード804のＮチャネル側端子の電位が下がりにくくなる
。
【００２５】
以上のことを考えると、リセット用トランジスタ807のもれ電流に関して、次のような
問題点が考えられる。
【００２６】
まず、フォトダイオード804において光によって生成される単位時間当たりの電荷量をI
photoとすると、フォトダイオード804に照射される光が弱い場合、Iphotoがもれ電流814
よりも小さいことが考えられる。そのような場合は、どれだけ時間が経過しても、フォト
ダイオード804の電位が下がらない。そのため、弱い光の場合は、全く信号を得られなく
なってしまうと考えられる。
【００２７】
また、図7から分かるように、もれ電流814はフォトダイオード804のＮチャネル側端子
の電位（つまり、リセット用トランジスタ807のソース・ドレイン間電圧）によって異な
る。よって、フォトダイオード804のＮチャネル側端子の電位と蓄積時間の関係は非線形
になってしまう。ここで、蓄積時間とは、フォトダイオード804をリセットした後から、
スイッチ用トランジスタ801を導通状態にして信号を出力する時までの時間のことであり
、すなわち、フォトダイオード804に、光によって生成される電荷を蓄積しておく期間の
ことである。もし、もれ電流814が無かった場合は、フォトダイオード804のＮチャネル側
端子の電位は時間とともに小さくなるため、フォトダイオード804のＮチャネル側端子の
電位と蓄積時間との関係は線形になる。しかし、もれ電流814がある場合は、フォトダイ
オード804のＮチャネル側端子の電位は時間とともに小さくなるが、フォトダイオード804
のＮチャネル側端子の電位が小さくなると、リセット用トランジスタ807のもれ電流が大
きくなる。よって、フォトダイオード804のＮチャネル側端子の電位が小さくなりにくく
なってくる。そのため、フォトダイオード804のＮチャネル側端子の電位と蓄積時間との
関係は線形にならない。その結果、フォトダイオード804の電位と光強度の関係も非線形
になってしまうため、イメージセンサのガンマ特性が悪化してしまう。
【００２８】
より詳細に考えてみると、図10に示したように、光によってフォトダイオード804のＮ
チャネル側端子の電位が下がった結果、つまり、リセット用トランジスタ807のソース・
ドレイン間電圧Vdsが大きくなった結果、もれ電流814と光によって生成される単位時間当
たりの電荷Iphotoとが等しくなる場合が考えられる。
その様な状態になると、もうそれ以上、フォトダイオード804のＮチャネル側端子の電位
は下がらなくなってしまう。もれ電流814が無い場合では、たとえ光が弱くても、光によ
って生成される電荷を蓄積する時間を長くすれば、フォトダイオード804のＮチャネル側
端子の電位を下げることが出来た。つまり、信号値を大きくすることが出来た。しかし、
もれ電流814と光によって生成される単位時間当たりの電荷Iphotoとが等しい場合、光に
よって生成される電荷を蓄積する時間を長くしても、フォトダイオード804のＮチャネル
側端子の電位は変化しない。よって、蓄積時間を長くすることによって信号値を大きくす
ることが出来なくなる。
【００２９】
本願発明は、上記従来技術の問題点を解決することを目的とする。
【課題を解決するための手段】
【００３０】
従来であれば、リセット用トランジスタのソース端子、あるいはドレイン端子に関して
、フォトダイオードと接続されていない側の端子が接続されている配線、つまり、電源線
（リセット側電源線）の電位は、一定であった。本発明においては、リセット動作時以外
の時、リセット用トランジスタのソース端子、あるいはドレイン端子に関して、フォトダ
イオードと接続されていない側の端子が接続されている配線の電位値、つまり、電源線（
リセット側電源線）の電位を、フォトダイオードのPチャネル側端子の電位、つまり、電
源基準線（ダイオード側電源線）の電位に近づける。その結果、電源線（リセット側電源
線）の方からフォトダイオードの方へ漏れ電流が流れにくくなる。
【００３１】
フォトダイオードのNチャネル側端子の電位が、電源線の電位よりも高い場合は、フォ
トダイオードから電源線の方へ漏れ電流が流れる。そのため、フォトダイオードのNチャ
ネル側端子の電位が下がりやすくなる。フォトダイオードのNチャネル側端子の電位が、
電源線の電位よりも低い場合でも、従来よりも、リセット用トランジスタのソース・ドレ
イン間電圧が小さいため、もれ電流は小さい。
そのため、フォトダイオードのNチャネル側端子の電位が下がりにくくなることを抑える
ことが出来る。
【００３２】
ただし、フォトダイオードをリセットしている時は、充電するための電位が必要である
。よって、リセット動作時では、リセット用トランジスタのソース端子、あるいはドレイ
ン端子に関して、フォトダイオードと接続されていない側の端子が接続されている配線の
電位、つまり、電源線（リセット側電源線）の電位値は、従来と同様にしておく。
【００３３】
また、図11に示すように、電源線1109（リセット側電源線）には、リセット用トランジ
スタ1107だけでなく、増幅用トランジスタ1106やスイッチ用トランジスタ1101も接続され
ていることが多い。その場合、増幅用トランジスタ1106に電流を流して動作させている時
には、電源線1109（リセット側電源線）の電位が低いと問題である。よって、電源線1109
（リセット側電源線）に増幅用トランジスタ1106やスイッチ用トランジスタ1101も接続さ
れている場合は、増幅用トランジスタ1106を動作させている間、電源線1109（リセット側
電源線）の電位値は、従来と同様にしておく。
【００３４】
このように、電源線1109（リセット側電源線）の電位を電源基準線1112（ダイオード側
電源線）の電位に近づけることにより、リセット用トランジスタ1107のもれ電流による問
題を改善する事が出来る。よって、フォトダイオード1104に照射される光が弱い場合にも
、リセット用トランジスタ1107のもれ電流は、フォトダイオード1104において光によって
生成される単位時間当たりの電荷量Iphotoを打ち消さない。そのため、弱い光の場合でも
、フォトダイオード1104が放電されて、その電位が下がるので、画素から信号を読み取る
ことが可能になる。それによって、ダイナミックレンジが広がり、画質が向上する。また
、リセット用トランジスタのソース・ドレイン間電圧が小さくなることにより、もれ電流
が減るため、フォトダイオード1104の電位と蓄積時間との非線形な関係が改善される。そ
の結果、ガンマ特性が良くなる。
【００３５】
以下に、本願発明の構成を示す。
本願発明は上記構成によって、  リセット用トランジスタと光電変換素子とリセット側
電源線とダイオード側電源線とリセット信号線と増幅用トランジスタとを有する半導体装
置であって、  前記リセット用トランジスタのゲート端子は前記リセット信号線に接続さ
れており、  前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前
記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、  前
記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子
は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されており
、  前記リセット用トランジスタのソース端子もしくはドレイン端子と前記光電変換素子
とに接続されている端子に、前記増幅用トランジスタのゲート端子が接続されており、  
前記リセット側電源線と前記リセット信号線とが平行に配置されていることを特徴とする
半導体装置が提供される。
【００３６】
本願発明は上記構成によって、  リセット用トランジスタと光電変換素子とリセット側
電源線とダイオード側電源線とリセット信号線と増幅用トランジスタと信号発生装置とを
有する半導体装置であって、  前記リセット用トランジスタのゲート端子は前記リセット
信号線に接続されており、  前記リセット用トランジスタのドレイン端子またはソース端
子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続さ
れており、  前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されてお
り、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに
接続されており、  前記リセット用トランジスタのソース端子もしくはドレイン端子と前
記光電変換素子とに接続されている端子に、前記増幅用トランジスタのゲート端子が接続
されており、  前記リセット側電源線の電位を前記ダイオード側電源線の電位に近づける
ように動作する信号発生装置が前記リセット側電源線に接続されていることを特徴とする
半導体装置が提供される。
【００３７】
本願発明は上記構成によって、  リセット用トランジスタと光電変換素子とリセット側
電源線とダイオード側電源線とリセット信号線とを有し、  前記リセット用トランジスタ
のゲート端子は前記リセット信号線に接続されており、  前記リセット用トランジスタの
ドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方
は前記光電変換素子に接続されており、  前記光電変換素子の一方の端子は、前記ダイオ
ード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端
子もしくはドレイン端子とに接続されており、  前記リセット用トランジスタが非導通状
態の時に、前記リセット側電源線の電位を前記ダイオード側電源線の電位に近づけること
を特徴とする半導体装置の駆動方法が提供される。
【００３８】
本願発明は上記構成によって、  リセット用トランジスタと光電変換素子とリセット側
電源線とダイオード側電源線とリセット信号線とを有し、  前記リセット用トランジスタ
のゲート端子は前記リセット信号線に接続されており、  前記リセット用トランジスタの
ドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方
は前記光電変換素子に接続されており、  前記光電変換素子の一方の端子は、前記ダイオ
ード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端
子もしくはドレイン端子とに接続されている半導体装置の駆動方法において、  前記リセ
ット用トランジスタが非導通状態の時に、前記リセット側電源線の電位を、前記リセット
用トランジスタが導通状態の時の電位と前記ダイオード側電源線の電位の中間の電位にす
ることを特徴とする半導体装置の駆動方法が提供される。
【００３９】
本願発明は上記構成によって、  リセット用トランジスタと光電変換素子とリセット側
電源線とダイオード側電源線とリセット信号線と増幅用トランジスタとを有し、  前記リ
セット用トランジスタのゲート端子は前記リセット信号線に接続されており、  前記リセ
ット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に
接続されており、他方は前記光電変換素子に接続されており、  前記光電変換素子の一方
の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用ト
ランジスタのソース端子もしくはドレイン端子とに接続されており、  前記リセット用ト
ランジスタのソース端子もしくはドレイン端子と前記光電変換素子とに接続されている端
子に、前記増幅用トランジスタのゲート端子が接続されている半導体装置の駆動方法にお
いて、  前記リセット用トランジスタが非導通状態の時に、前記リセット側電源線の電位
を前記ダイオード側電源線の電位に近づけることを特徴とする半導体装置の駆動方法が提
供される。
【００４０】
本願発明は上記構成によって、  リセット用トランジスタと光電変換素子とリセット側
電源線とダイオード側電源線とリセット信号線と増幅用トランジスタとを有し、  前記リ
セット用トランジスタのゲート端子は前記リセット信号線に接続されており、  前記リセ
ット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に
接続されており、他方は前記光電変換素子に接続されており、  前記光電変換素子の一方
の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用ト
ランジスタのソース端子もしくはドレイン端子とに接続されており、  前記リセット用ト
ランジスタのソース端子もしくはドレイン端子と前記光電変換素子とに接続されている端
子に、前記増幅用トランジスタのゲート端子が接続されている半導体装置の駆動方法にお
いて、  前記リセット用トランジスタが非導通状態の時に、前記リセット側電源線の電位
を、前記リセット用トランジスタが導通状態の時の電位と前記ダイオード側電源線の電位
の中間の電位にすることを特徴とする半導体装置の駆動方法が提供される。
【００４１】
前記光電変換素子が、X線センサまたは赤外線センサであることを特徴としていても良
い。
【００４２】
前記光電変換素子が、フォトダイオード、ショットキーダイオード、アバランシェダイ
オード、またはフォトコンダクタのいずれか１つであることを特徴としていても良い。
【００４３】
前記フォトダイオードが、PN型、PIN型、またはNPN埋め込み型のいずれか１つであるこ
とを特徴としていても良い。
【発明の効果】
【００４４】
本願発明は、リセット用トランジスタのもれ電流が光電変換素子に与える悪影響を小さ
くすることが出来る。そのため、高い画質をもつセンサが実現される。
【図面の簡単な説明】
【００４５】
【図１】本願発明の画素の回路の回路図
【図２】本願発明の画素の回路のタイミングチャート
【図３】従来のパッシブセンサの画素の回路図
【図４】従来のアクティブセンサの画素の回路図
【図５】従来のソースフォロワ回路の回路図
【図６】アクティブセンサでのタイミングチャート
【図７】トランジスタの電流特性図
【図８】従来のアクティブセンサの画素の回路図ともれ電流を表す図
【図９】従来のアクティブセンサでのタイミングチャート
【図１０】従来のアクティブセンサでのタイミングチャート
【図１１】本願発明の画素の回路の回路図
【図１２】本願発明のアクティブセンサでのタイミングチャート
【図１３】本願発明の画素の回路の回路図
【図１４】本願発明のアクティブセンサでのタイミングチャート
【図１５】本願発明のアクティブセンサでのタイミングチャート
【図１６】本願発明のエリアセンサのブロック図
【図１７】本願発明のアクティブセンサの画素の回路図
【図１８】本願発明のアクティブセンサの画素の回路図
【図１９】本願発明の信号処理回路の回路図
【図２０】本願発明の最終出力増幅用回路の回路図
【図２１】本願発明の最終出力増幅用回路の回路図
【図２２】本願発明のエリアセンサのタイミングチャート
【図２３】本願発明のエリアセンサのタイミングチャート
【図２４】本願発明のエリアセンサのタイミングチャート
【図２５】本願発明のエリアセンサのタイミングチャート
【図２６】本願発明のエリアセンサのタイミングチャート
【図２７】本願発明のイメージセンサの作製行程を示す図
【図２８】本願発明のイメージセンサの作製行程を示す図
【図２９】本願発明のイメージセンサの作製行程を示す図
【図３０】本願発明のイメージセンサの作製行程を示す図
【図３１】本願発明のイメージセンサを用いた電子機器の図
【図３２】本願発明のイメージセンサを用いた電子機器の図
【図３３】本願発明のイメージセンサを用いた電子機器の図
【図３４】本願発明のイメージセンサを用いた電子機器の図
【発明を実施するための形態】
【００４６】
[実施の形態１]  以下に、本願発明の代表的な実施の形態を示す。まず、アクティブセン
サを用いた場合に、本願発明を実施した形態について、回路図を図1に、タイミングチャ
ートを図2に示す。
【００４７】
回路図は、従来と同様である。ただし、リセット側電源線109と増幅側電源線108は、従
来では、接続されていることが多かった。本実施の形態では、接続されていても、接続さ
れていなくても、どちらでもよい。まず、接続されていない場合について、そのタイミン
グチャートを述べる。
【００４８】
まず、リセット信号線105を制御して、リセット用トランジスタ107を導通状態にし、フ
ォトダイオード104をリセットする。その後、リセット用トランジスタ107を非導通状態に
し、蓄積時間に入る。その時、リセット側電源線109の電位を下げて、ダイオード側電源
線110の電位に近づける。その時に、最も望ましいリセット側電源線109の電位は、リセッ
ト時のリセット側電源線109の電位と、ダイオード側電源線110の電位の中間の電位である
。
【００４９】
すると、暗い場合、フォトダイオード104のNチャネル側端子の電位は、リセット側電源
線109の電位よりも高いため、もれ電流は、フォトダイオード104からリセット側電源線10
9の方へ流れる。そのため、暗くても、フォトダイオード104のNチャネル側端子の電位は
下がりやすくなる。
【００５０】
明るい場合は、フォトダイオード104のNチャネル側端子の電位は、時間が経過するにし
たがって、下がってくる。当初は、フォトダイオード104のNチャネル側端子の電位がリセ
ット側電源線109の電位よりも高いため、もれ電流は、フォトダイオード104からリセット
側電源線109の方へ流れる。その後、フォトダイオード104のNチャネル側端子の電位より
もリセット側電源線109の電位の方が高くなり、もれ電流は、リセット側電源線109からフ
ォトダイオード104の方へ流れる。
このように、もれ電流の流れる向きが反転するため、もれ電流の悪影響を相殺することが
できる。また、リセット用トランジスタ107のソース・ドレイン間電圧が小さいため、従
来よりも、もれ電流自体が少なくなる。
【００５１】
そして、再びフォトダイオード104をリセットする前に、ゲート信号線102を制御し、ス
イッチ用トランジスタ101を導通状態にして、信号出力線103に信号を出力する。その後、
再びフォトダイオード104をリセットする。その時には、リセット側電源線109の電位は、
もとに戻しておく。
【００５２】
ただし、リセット側電源線109と増幅側電源線108が、接続されている場合は、信号出力線
103に信号を出力するときに、リセット側電源線109の電位が下がっていると、正しい信号
を出力できない。よって、リセット側電源線109と増幅側電源線108が、接続されている場
合は、信号を出力するときにも、リセット側電源線109の電位を、もとに戻しておく。
【００５３】
なお、図2では、蓄積時間中の増幅側電源線108の電位は、中間くらいであったが、図12
に示すように、ダイオード側電源線110の電位と、ほぼ等しくなるくらいにまで下げても
よい。
【００５４】
図1では、フォトダイオード104のPチャネル側端子がダイオード側電源線110と接続され
ていた。しかしながら、図13に示すように、フォトダイオード1304のNチャネル側端子が
ダイオード側電源線1310と接続されていてもよい。ただし、その場合、電位の大小関係が
逆になる。図1では、リセット側電源線109の電位の方が、ダイオード側電源線110の電位
よりも高い。一方、図13では、リセット側電源線1309の電位の方が、ダイオード側電源線
1310の電位よりも低い。これは、フォトダイオード1304をリセットするときに、逆バイア
ス電圧が加わるようにするためである。図2に対応する図を図14に、図12に対応する図を
図15に示す。
【００５５】
なお、図13においても、リセット側電源線1309と増幅側電源線1308は、接続されていて
も、接続されていなくても、どちらでもよい。
【００５６】
なお、図1、図13において、増幅用トランジスタ、リセット用トランジスタ、スイッチ
用トランジスタは、Nチャネル型でもPチャネル型でもよい。
【００５７】
なお、図1、図13において、スイッチ用トランジスタは、増幅側電源線と増幅用トラン
ジスタの間に配置されていてもよいし、増幅用トランジスタと信号出力線の間に配置され
ていてもよい。
【実施例１】
【００５８】
次に、周辺に駆動回路を搭載し、画素を２次元に配置したエリアセンサに、本願発明を
適用した実施例について述べる。全体の回路図を図16に示す。まず、画素が２次元に配列
された画素配列部1605がある。そして、各々の画素のゲート信号線やリセット信号線や電
源線を駆動するための駆動回路が、画素配列部1605の左右に配置されている。図16では、
ゲート信号線リセット信号線用駆動回路1606が左側に、電源線用駆動回路1607が右側に配
置されている。
【００５９】
そして、画素配列部1605の上側には、信号処理用の回路などが配置されている。図16で
は、画素配列部1605の上に、バイアス用回路1603が配置されている。このバイアス用回路
1603は、各画素の増幅用トランジスタと対になって、ソースフォロワ回路を形成する。バ
イアス用回路1603の上には、サンプルホールド＆信号処理用回路1602が配置されている。
ここでは、信号をいったん保存しておいたり、アナログ・デジタル変換を行ったり、雑音
を低減したりするための回路などが配置されている。サンプルホールド＆信号処理用回路
1602の上には、信号出力線用駆動回路1601が配置されている。信号出力線用駆動回路1601
は、一時的に保存されていた信号を、順に出力していくための信号を出力している。そし
て、外に信号を出す前に、最終出力増幅用回路1604が配置されている。ここでは、サンプ
ルホールド＆信号処理用回路1602と信号出力線用駆動回路1601とにより、順に出力されて
くる信号を、外に出す前に、増幅している。よって、信号を増幅しない場合は必要ないが
、現実的には、配置されることが多い。
【００６０】
次に、各部分の回路図を示す。まず、２次元に配列されている画素配列部1605の中から
、例として、i行j列目画素部回路1608の回路図を、図17に示す。図17では、Ｐチャネル型
リセット用トランジスタ1707、Pチャネル型スイッチ用トランジスタ1701、Nチャネル型増
幅用トランジスタ1706、光電変換素子（ここでは、最も代表的なフォトダイオード1704）
から構成されている。フォトダイオード1704では、Pチャネル側端子は電源基準線1712に
、Nチャネル側端子は、増幅用トランジスタ1706のゲート端子に接続されている。リセッ
ト用トランジスタ1707のゲート端子には、i行目リセット信号線1705が接続され、ソース
端子とドレイン端子は、i行目電源線1709と増幅用トランジスタ1706のゲート端子に接続
されている。スイッチ用トランジスタ1701のゲート端子は、i行目ゲート信号線1702に接
続され、ソース端子とドレイン端子は、 i行目電源線1709と増幅用トランジスタ1706に接
続されている。増幅用トランジスタ1706のソース端子とドレイン端子は、j列目信号出力
線1703とスイッチ用トランジスタ1701に接続されている。 j列目信号出力線1703とi行目
ゲート信号線1702は、従来通り、交差して配置されており、 j列目信号出力線1703は縦方
向に配線が伸びている。i行目ゲート信号線1702とi行目リセット信号線1705は、従来通り
、横方向に配線が伸びており、平行に配置されている。図16および図17では、i行目電源
線1709も、横方向に伸びており、 i行目リセット信号線1705と平行に配置されている。従
来は、縦方向に伸びていた。これは、１行ごとに画素のフォトダイオードを選択していく
ため、同様に、１行ごとに電源線の電圧を変えることが出来るようにするためである。
【００６１】
図17では、リセット用トランジスタ1707は、Pチャネル型を用いている。しかし、リセ
ット用トランジスタは、Nチャネル型でもよい。ただし、Nチャネル型の場合、リセット動
作のとき、ゲート・ソース間電圧が大きくとれない。よって、リセット用トランジスタが
飽和領域で動作することになり、フォトダイオード1704を十分に充電できない。したがっ
て、リセット用トランジスタは、Nチャネル型でも動作するが、Pチャネル型の方が望まし
い。
【００６２】
スイッチ用トランジスタ1701については、i行目電源線1709と増幅用トランジスタ1706
の間に配置し、かつ、Pチャネル型を用いるのが望ましい。しかし、従来と同様、Nチャネ
ル型でも動作するため、Nチャネル型でも構わないし、j列目信号出力線1703と増幅用トラ
ンジスタ1706の間に配置しても構わない。ただし、正しく信号を出力しにくいため、スイ
ッチ用トランジスタ1701は、i行目電源線1709と増幅用トランジスタ1706の間に配置し、
かつ、Pチャネル型を用いるのが望ましい。
【００６３】
増幅用トランジスタ1706については、図17では、Nチャネル型を用いている。
しかし、Pチャネル型を用いることも可能である。ただしその場合、バイアス用トランジ
スタと組み合わせてソースフォロワ回路として動作させるためには、回路の接続方法を変
える必要がある。つまり、単純に、図17の回路図において、増幅用トランジスタ1706の極
性を変えるだけでは、動作しない。
【００６４】
そこで、 Pチャネル型の増幅用トランジスタを用いた時の回路構成の一例を図18に示す
。図17との違いは、増幅用トランジスタ1806の極性がPチャネル型であることと、フォト
ダイオードの向きが逆になっていることと、電源線と電源基準線とが入れ替わっているこ
とである。増幅用トランジスタにPチャネル型を用いる場合は、バイアス用トランジスタ
もPチャネル型を用いる必要がある。なぜなら、バイアス用トランジスタは、定電流源と
して動作させる必要があるからである。よって、図18では、参考のため、バイアス用トラ
ンジスタ1811も記述している。図18に示すi行j列画素部回路1608は、Nチャネル型リセッ
ト用トランジスタ1807、Nチャネル型スイッチ用トランジスタ1801、Pチャネル型増幅用ト
ランジスタ1806、光電変換素子（ここでは、最も代表的なフォトダイオード1804）から構
成されている。フォトダイオード1804は、Nチャネル側端子は電源線1809に、Pチャネル側
端子は、増幅用トランジスタ1806のゲート端子に接続されている。リセット用トランジス
タ1807のゲート端子には、i行目リセット信号線1805が接続され、ソース端子とドレイン
端子は、i行目電源基準線1812と増幅用トランジスタ1806のゲート端子に接続されている
。スイッチ用トランジスタ1801のゲート端子は、i行目ゲート信号線1802に接続され、ソ
ース端子とドレイン端子は、i行目電源基準線1812と増幅用トランジスタ1806に接続され
ている。増幅用トランジスタ1806のソース端子とドレイン端子は、j列目信号出力線1803
とスイッチ用トランジスタ1801に接続されている。バイアス用トランジスタ1811のゲート
端子には、バイアス信号線1810が接続され、ソース端子とドレイン端子は、j列目信号出
力線1803と電源線1809に接続されている。
【００６５】
図18では、リセット用トランジスタ1807は、Nチャネル型を用いている。しかし、リセ
ット用トランジスタは、Pチャネル型でもよい。ただし、Pチャネル型の場合、リセット動
作のとき、ゲート・ソース間電圧が大きくとれない。よって、リセット用トランジスタが
飽和領域で動作することになり、フォトダイオード1804を十分に充電できない。したがっ
て、リセット用トランジスタは、Pチャネル型でも動作するが、Nチャネル型の方が望まし
い。
【００６６】
図18では、スイッチ用トランジスタ1801については、 j列目電源基準線1812と増幅用ト
ランジスタ1806の間に配置し、かつ、Nチャネル型を用いるのが望ましい。しかし、Pチャ
ネル型でも動作するため、Pチャネル型でも構わないし、j列目信号出力線1803と増幅用ト
ランジスタ1806の間に配置しても構わない。ただし、正しく信号を出力しにくいため、ス
イッチ用トランジスタ1801は、 j列目電源基準線1809と増幅用トランジスタ1806の間に配
置し、かつ、Nチャネル型を用いるのが望ましい。
【００６７】
このように、図17と図18を比較すると分かるように、増幅用トランジスタの極性が異な
ると、最適なトランジスタの構成、フォトダイオードの向きなども異なってくる。
【００６８】
図17では、スイッチ用トランジスタ1701とリセット用トランジスタ1707の両方に、１本
の電源線から電流を供給している。図18では、スイッチ用トランジスタ1801とリセット用
トランジスタ1807の両方に、１本の電源基準線から電流を供給している。このように、フ
ォトダイオードの向きと増幅用トランジスタの極性を合わせることにより、配線を共有出
来る。
【００６９】
しかし、電流を供給する配線を１本増やして、それぞれ別々に電流を供給しても構わな
い。その場合、スイッチ用トランジスタに電流を供給する配線の電位は、定電位でよい。
また、フォトダイオードの向きと増幅用トランジスタの極性を合わせる必要もない。
【００７０】
次に、バイアス用回路1603とサンプルホールド＆信号処理用回路1602の中から、１列分
の回路として、j列目周辺部回路1609の回路図を、図19に示す。バイアス用回路1603には
、バイアス用トランジスタ1911が配置されている。その極性は、各画素の増幅用トランジ
スタの極性と同じものである。よって、画素の増幅用トランジスタがNチャネル型の場合
は、バイアス用トランジスタもNチャネル型になる。図19では、バイアス用バイアス用ト
ランジスタ1911は、Nチャネル型である。バイアス用トランジスタ1911のゲート端子には
、バイアス信号線1910が接続され、ソース端子とドレイン端子は、j列目信号出力線1903
と電源基準線1912に接続されている（バイアス用トランジスタがPチャネル型の場合は、
電源基準線の代わりに、電源線を用いる）。バイアス用トランジスタは1911は、各画素の
増幅用トランジスタと対になって、ソースフォロワ回路として動作する。転送用トランジ
スタ1913のゲート端子には、転送信号線1914が接続され、ソース端子とドレイン端子は、
j列目信号出力線1903と負荷容量1915に接続されている。転送用トランジスタは、信号出
力線1903の電位を負荷容量1915に転送するときに、動作させる。よって、Pチャネル型の
転送用トランジスタを追加して、Nチャネル型転送用トランジスタ1914と並列に接続して
もよい。負荷容量1915は、転送用トランジスタ1913と電源基準線1912に接続されている。
負荷容量1915の役割は、信号出力線1903から出力される信号を一時的に蓄積することであ
る。放電用トランジスタ1916のゲート端子は、プリ放電信号線1917に接続され、ソース端
子とドレイン端子は、負荷容量1915と電源基準線1912に接続されている。放電用トランジ
スタ1916は、信号出力線1903の電位を負荷容量1915に入力する前に、いったん、負荷容量
1915にたまっている電荷を放電するように動作する。
【００７１】
なお、アナログ・デジタル信号変換回路や雑音低減回路などを配置することも可能であ
る。
【００７２】
そして、負荷容量1915と最終出力線1920の間に、最終選択用トランジスタ1919が接続さ
れる。最終選択用トランジスタ1919のソース端子とドレイン端子は、負荷容量1915と最終
出力線1920に接続され、ゲート端子は、j列目最終選択線1918に接続される。最終選択線
は、１列目から順にスキャンされる。そして、j列目最終選択線1918が選択され、最終選
択用トランジスタ1919が導通状態になると、負荷容量1915の電位と最終出力線1920の電位
が等しくなる。その結果、負荷容量1915に蓄積していた信号を最終出力線1920に出力する
ことが出来る。ただし、最終出力線1920に信号を出力する前に、最終出力線1920に電荷が
蓄積されていると、その電荷により、最終出力線1920に信号を出力したときの電位が影響
を受けてしまう。そこで、最終出力線1920に信号を出力するまえに、最終出力線1920の電
位を、ある電位値に初期化しなければならない。図19では、最終出力線1920と電源基準線
1912の間に、最終リセット用トランジスタ1922を配置している。そして、最終リセット用
トランジスタ1922のゲート端子には、j列目最終リセット線1921が接続されている。そし
て、j列目最終選択線1918を選択する前に、j列目最終リセット線1921を選択し、最終出力
線1920の電位を電源基準線1912の電位に初期化する。その後、j列目最終選択線1918を選
択し、最終出力線1920に、負荷容量1915に蓄積していた信号を出力する。
【００７３】
最終出力線1920に出力される信号は、そのまま外に取り出しても良い。しかしながら、
信号が微弱であるため、外に取り出す前に、信号を増幅しておく場合が多い。そのための
回路として、図20に、最終部回路1610の回路を示す。信号を増幅する回路としては、演算
増幅器など、様々なものがある。信号を増幅する回路であれば、どのような回路でもよい
が、ここでは、最も簡単な回路構成として、ソースフォロワ回路を示す。図20では、Nチ
ャネル型の場合を示す。最終出力増幅用回路1604への入力は、最終出力線2002となる。最
終出力線2002には、１列目から順に、信号が出力される。その信号を、最終出力増幅用回
路1604によって、増幅し、外に出力する。最終出力線2002は、最終出力増幅向け増幅用ト
ランジスタ2004のゲート端子に接続される。最終出力増幅向け増幅用トランジスタ2004の
ドレイン端子は、電源線2006に接続され、ソース端子は、出力端子となる。最終出力増幅
向けバイアス用トランジスタ2003のゲート端子は、最終出力増幅用バイアス信号線2005と
接続される。ソース端子とドレイン端子は、電源基準線2007と最終出力増幅向け増幅用ト
ランジスタ2004のソース端子とに接続される。
【００７４】
図21に、Pチャネル型の場合のソースフォロワ回路を用いた場合の回路図を示す。図20
との違いは、電源線と電源基準線を逆にしていることである。最終出力線2102は、最終出
力増幅向け増幅用トランジスタ2104のゲート端子に接続される。最終出力増幅向け増幅用
トランジスタ2104のドレイン端子は、電源基準線2107に接続され、ソース端子は、出力端
子となる。最終出力増幅向けバイアス用トランジスタ2103のゲート端子は、最終出力増幅
用バイアス信号線2105と接続される。ソース端子とドレイン端子は、電源線2106と最終出
力増幅向け増幅用トランジスタ2104のソース端子とに接続される。最終出力増幅用バイア
ス信号線2105の電位は、Nチャネル型を用いた場合の最終出力増幅用バイアス信号線2005
とは、値が異なる。
【００７５】
図20と図21では、ソースフォロワ回路を１段のみで構成していた。しかしながら、複数
段で構成しても良い。例えば、２段で構成する場合は、１段目の出力端子を２段目の入力
端子に接続すればよい。また、各々の段において、Nチャネル型を用いても、Pチャネル型
を用いても、どちらでも良い。
【００７６】
ゲート信号線リセット信号線用駆動回路1606や電源線用駆動回路1607や信号出力線用駆
動回路1601は、単に、パルス信号を出力しているだけの回路である。よって、公知の技術
を用いて実施出来る。
【００７７】
次に、信号のタイミングチャートについて述べる。まず、図16と図17の回路におけるタ
イミングチャートについて、図22と図23に示す。リセット信号線は、１行目から順にスキ
ャンしていく。例えば、(i-1)行目を選択し、その次に、i行目を選択し、次に、(i+1)行
目を選択していく。再び同じ行を選択するまでの期間がフレーム期間に相当する。ゲート
信号線も、同様に、１行目から順にスキャンしていく。ただし、リセット信号線をスキャ
ンし始めるタイミングよりも、ゲート信号線をスキャンし始めるタイミングの方が遅い。
例えば、i行目の画素に着目すると、i行目リセット信号線が選択されて、その後、i行目
ゲート信号線が選択される。i行目ゲート信号線が選択されると、i行目の画素から信号が
出力される。画素がリセットされてから、信号を出力する時までの期間が、蓄積時間にな
る。蓄積時間の間、フォトダイオードにおいて、光によって生成される電荷を蓄積してい
る。各行で、リセットされるタイミングと信号を出力するタイミングは、異なる。よって
、蓄積時間は全行の画素で等しいが、蓄積している時刻は異なる。
【００７８】
電源線1709については、リセット用トランジスタ1707を非導通状態にした後、電源線17
09の電圧も順に下げていく。電源線1709の電圧を下げるタイミングを遅くしている理由は
、フォトダイオード1704の電圧が電源線1709の影響を受けないようにするためには、リセ
ット用トランジスタ1707が完全に非導通状態になった後で、電源線1709の電圧を下げなけ
ればならないからである。このときの電源線1709の電圧は、図22では、完全に下まで下げ
ず、半分程度だけ下げている。図23では、完全に下まで下げている。その後、フォトダイ
オード1704に光が照射されている場合、光強度に応じた電荷がフォトダイオード1704に生
成され、その結果、光強度に応じてフォトダイオード1704の電圧が下がってくる。光強度
が強い方が、より多くの電荷が生成されるため、フォトダイオード1704の電圧の下がり方
も大きい。
【００７９】
図22では、電源線1709の電圧は、半分程度だけ下がっている。よって、リセット用トラ
ンジスタ1707のもれ電流の流れる方向は、フォトダイオード1704の電圧の値によって変化
する。まず、光が弱い場合、フォトダイオード1704の電圧は、あまり下がらない。よって
、リセット用トランジスタ1707のもれ電流はフォトダイオード1704から電源線1709の方へ
流れる。従って、光によって生成される単位時間当たりの電荷量Iphotoが小さくても、フ
ォトダイオード1704の電圧の変化に寄与するので、信号を得ることが出来る。次に、光が
強い場合、フォトダイオード1704の電圧は、十分に下がる。よって、リセット用トランジ
スタ1707のもれ電流は電源線1709からフォトダイオード1704の方へ流れる。ただし、リセ
ット用トランジスタ1707のソース・ドレイン間電圧が小さいため、従来よりもリセット用
トランジスタ1707のもれ電流は小さい。また、最初は、フォトダイオード1704から電源線
1709の方へ流れ、フォトダイオード1704の電圧が電源線1709の電圧よりも下がると、もれ
電流は、電源線1709からフォトダイオード1704の方へ流れる。
つまり、リセット用トランジスタ1707のもれ電流の向きが変わる。従って、互いに打ち消
し合うため、リセット用トランジスタ1707のもれ電流の影響が小さくなる。以上のことか
ら、フォトダイオード1704の電圧と蓄積時間との非線形な関係が改善される。その結果、
ガンマ特性が良くなる。
【００８０】
図23では、電源線1709の電圧は、完全に低くなっている。よって、電源線1709からフォ
トダイオード1704の方へ、リセット用トランジスタ1707のもれ電流が流れることを防ぐこ
とが出来る。よって、暗い光がフォトダイオード1704に照射されている時に、フォトダイ
オード1704の電圧が下がりにくくなるという問題が改善されている。
【００８１】
それから、ゲート信号線1702を制御して、信号を出力する。図17では、スイッチ用トラ
ンジスタ1701とリセット用トランジスタ1707の両方に、１本の電源線から電流を供給して
いる。その場合は、信号を出力する時にも、電源線1709の電位をもとに戻しておく必要が
ある。もし、別々の配線を用いて電流を供給する場合は、スイッチ用トランジスタ1701に
電流を供給する配線の電位は、時間的に変化させず、定電位でよい。その時、電源線1709
の電位をもとに戻しておく必要もない。
【００８２】
次に、図16と図18の回路におけるタイミングチャートについて、図24と図25に示す。ト
ランジスタの極性やフォトダイオードの向きが異なるため、電位の大小関係がことなるが
、動作自体は、図22、図23と同じである。
【００８３】
次に、図19における信号のタイミングチャートを図26に示す。繰り返しの動作になるた
め、例として、i行目のゲート信号線が選択されている時を考える。まず、i行目のゲート
信号線1702が選択された後、プリ放電信号線1917を選択し、放電用トランジスタ1916を導
通状態にする。その後、転送信号線1914を選択する。すると、i行目の画素から、各列の
信号が各列の負荷容量1915に出力される。
【００８４】
i行目の全ての画素の信号を、各列の負荷容量1915に蓄積した後、最終出力線1920に各
列の信号を順に出力していく。転送信号線1914が非選択になってから、ゲート信号線が選
択されているまでの間、信号出力線用駆動回路1601により、全列をスキャンしていく。ま
ず、１列目の最終リセット線を選択し、最終リセット用トランジスタ1922を導通状態にし
、最終出力線1920を電源基準線1912の電位に初期化する。その後、１列目の最終選択線19
18を選択し、最終選択用トランジスタ1919を導通状態にし、１列目の負荷容量1915の信号
を最終出力線1920に出力する。つぎに、２列目の最終リセット線を選択し、最終リセット
用トランジスタ1922を導通状態にし、最終出力線1920を電源基準線1912の電位に初期化す
る。その後、２列目の最終選択線1918を選択し、最終選択用トランジスタ1919を導通状態
にし、２列目の負荷容量1915の信号を最終出力線1920に出力する。その後も、同様の動作
を繰り返していく。j列目の場合も、j列目の最終リセット線を選択し、最終リセット用ト
ランジスタ1922を導通状態にし、最終出力線1920を電源基準線1912の電位に初期化する。
その後、j列目の最終選択線1918を選択し、最終選択用トランジスタ1919を導通状態にし
、j列目の負荷容量1915の信号を最終出力線1920に出力する。つぎに、(j+1)列目の最終リ
セット線を選択し、最終リセット用トランジスタ1922を導通状態にし、最終出力線1920を
電源基準線1912の電位に初期化する。その後、(j+1)列目の最終選択線1918を選択し、最
終選択用トランジスタ1919を導通状態にし、(j+1)列目の負荷容量1915の信号を最終出力
線1920に出力する。その後も、同様の動作を繰り返し、全列の信号を最終出力線に、順次
、出力していく。そのあいだ、バイアス信号線1910は、一定のままである。最終出力線19
20に出力された信号は、最終出力増幅用回路1604で増幅され、外へ出力されていく。
【００８５】
次に、i+1行目ゲート信号線が選択される。すろと、i行目ゲート信号線が選択された
のと同様に、動作させる。そして、さらに、次の行のゲート信号線が選択され、同様の動
作を繰り返していく。
【００８６】
なお、光電変換などを行うセンサ部については、通常のPN型のフォトダイオードの他に
、PIN型のダイオード、アバランシェ型ダイオード、npn埋め込み型ダイオード、ショット
キー型ダイオード、X線用のフォトコンダクタ、赤外線用のセンサなどでもよい。また、
蛍光材やシンチレータにより、X線を光に変換した後、その光を読みとってもよい。
【００８７】
これまで述べてきたように、光電変換素子は、ソースフォロワ回路の入力端子に接続さ
れることが多い。しかし、フォトゲート型のように、スイッチを間に挟んでもよい。ある
いは、対数変換型のように、光強度の対数値なるように処理した後の信号を入力端子に入
力してもよい。
【００８８】
なお、本実施例では、画素が２次元に配置されたエリアセンサについて述べたが、画素
が１次元に配置されたラインセンサを実現することも出来る。
【実施例２】
【００８９】
本願発明のセンサを、 ＴＦＴを用いてガラス上に作製する場合の作製方法について、
図２７〜図３０を用いて説明する。
【００９０】
まず、図２７（Ａ）に示すように、ガラス基板２００上に下地膜２０１を３００ｎｍの
厚さに形成する。本実施例では下地膜２０１として窒化酸化珪素膜を積層して用いる。こ
の時、ガラス基板２００に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。ま
た、下地膜２０１に放熱効果を持たせることは有効であり、ＤＬＣ（ダイヤモンドライク
カーボン）膜を設けても良い。
【００９１】
次に下地膜２０１の上に５０ｎｍの厚さの非晶質珪素膜（図示せず））を公知の成膜法
で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微
結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質
構造を含む化合物半導体膜でも良い。また、膜厚は２０〜１００ｎｍの厚さであれば良い
。
【００９２】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜
若しくはポリシリコン膜ともいう）２０２を形成する。公知の結晶化方法としては、電熱
炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、ＸｅＣｌガスを用いたエキシマレー
ザー光を用いて結晶化する。
【００９３】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩
形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー
光を用いることもできる。
【００９４】
また、本実施例では結晶質珪素膜をＴＦＴの活性層として用いるが、非晶質珪素膜を用
いることも可能である。
【００９５】
なお、オフ電流を低減する必要のあるリセット用トランジスタの活性層を非晶質珪素膜
で形成し、増幅用トランジスタの活性層を結晶質珪素膜で形成することは有効である。非
晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、
電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすこ
とができる。
【００９６】
次に、図２７（Ｂ）に示すように、結晶質珪素膜２０２上に酸化珪素膜でなる保護膜２
０３を１３０ｎｍの厚さに形成する。この厚さは１００〜２００ｎｍ（好ましくは１３０
〜１７０ｎｍ）の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。
この保護膜２０３は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないよう
にするためと、微妙な濃度制御を可能にするために設ける。
【００９７】
そして、その上にレジストマスク２０４a、２０４ｂ、２０４ｃを形成し、保護膜２０
３を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）
を添加する。なお、ｎ型不純物元素としては、代表的には周期表の１５族に属する元素、
典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ
3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０1
8atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用
いても良い。
【００９８】
この工程により形成されるｎ型不純物領域（ｂ）２０５ａ、２０５ｂには、ｎ型不純物
元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3
）の濃度で含まれるようにドーズ量を調節する。
【００９９】
次に、図２７（Ｃ）に示すように、保護膜２０３、レジストマスク２０４ａ、２０４ｂ
、２０４ｃを除去し、添加したｎ型不純物元素の活性化を行う。活性化手段は公知の技術
を用いれば良いが、本実施例ではエキシマレーザー光の照射（レーザーアニール）により
活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定
する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜
が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜２０３をつけた
ままレーザー光を照射しても良い。
【０１００】
なお、このレーザー光による不純物元素の活性化に際して、熱処理（ファーネスアニー
ル）による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱
性を考慮して４５０〜５５０℃程度の熱処理を行えば良い。
【０１０１】
この工程によりｎ型不純物領域（ｂ）２０５ａ、２０５ｂの端部、即ち、ｎ型不純物領
域（ｂ）２０５ａ、２０５ｂの周囲に存在するｎ型不純物元素を添加していない領域との
境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤ
Ｄ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０１０２】
次に、図２７（Ｄ）に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導
体膜（以下、活性層という）２０６〜２１０を形成する。
【０１０３】
次に、図２８（Ａ）に示すように、活性層２０６〜２１０を覆ってゲート絶縁膜２１１
を形成する。ゲート絶縁膜２１１としては、１０〜２００ｎｍ、好ましくは５０〜１５０
ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。
本実施例では１１０ｎｍ厚の窒化酸化珪素膜を用いる。
【０１０４】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極２１２〜
２１６を形成する。なお本実施例では、ゲート電極とゲート電極に電気的に接続された引
き回しのための配線（以下、ゲート配線という）とを同一材料で形成している。勿論、ゲ
ート電極と、ゲート配線とを別の材料で形成しても良い。具体的にはゲート電極よりも低
抵抗な材料をゲート配線として用いても良い。これは、ゲート電極としては微細加工が可
能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いる
ためである。このような構造とすることでゲート配線の配線抵抗を非常に小さくすること
ができるため、面積の大きいセンサ部を形成することができる。即ち、画面の大きさが対
角１０インチ以上（さらには３０インチ以上）のセンサ部を有するエリアセンサを実現す
る上で、上記の画素構造は極めて有効である。
【０１０５】
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といっ
た積層膜とすることが好ましい。ゲート電極２１２〜２１６の材料としては公知のあらゆ
る導電膜を用いることができる。
【０１０６】
代表的には、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素で
なる膜、または前記元素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、
窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ
−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、
チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良
い。
【０１０７】
本実施例では、３０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３７０ｎｍ厚のタングス
テン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパ
ッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止するこ
とができる。
【０１０８】
またこの時、ゲート電極２１３、２１６はそれぞれｎ型不純物領域（ｂ）２０５ａ、２
０５ｂの一部とゲート絶縁膜２１１を介して重なるように形成する。この重なった部分が
後にゲート電極と重なったＬＤＤ領域となる。
【０１０９】
次に、図２８（Ｂ）に示すように、ゲート電極２１２〜２１６をマスクとして自己整合
的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成されるｎ型不純物領
域（ｃ）２１７〜２２４にはｎ型不純物領域（ｂ）２０５ａ、２０５ｂの１／２〜１／１
０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には
、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の
濃度が好ましい。
【０１１０】
次に、図２８（Ｃ）に示すように、ゲート電極２１２、２１４、２１５を覆う形でレジ
ストマスク２２５ａ〜２２５ｃを形成し、ｎ型不純物元素（本実施例ではリン）を添加し
て高濃度にリンを含むｎ型不純物領域（ａ）２２６〜２３３を形成する。ここでもフォス
フィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜
１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節
する。
【０１１１】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成される
。そしてｎチャネル型ＴＦＴでは、図２８（Ｂ）の工程で形成したｎ型不純物領域２１７
、２１８、２２２、２２３の一部を残す。この残された領域がＬＤＤ領域となる。
【０１１２】
次に、図２８（Ｄ）に示すように、レジストマスク２２５ａ〜２２５ｃを除去し、新た
にレジストマスク２３４ａ、２３４ｂを形成する。そして、ｐ型不純物元素（本実施例で
はボロン）を添加し、高濃度にボロンを含むｐ型不純物領域２３５、２３６を形成する。
ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atom
s/cm3（代表的には５×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボロンを添加
する。
【０１１３】
なお、不純物領域２３５、２３６には既に１×１０20〜１×１０21atoms/cm3の濃度で
リンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添
加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型
の不純物領域として機能する。
【０１１４】
次に、レジストマスク２３４ａ、２３４ｂを除去した後、それぞれの濃度で添加された
ｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、
レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉
において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０１１５】
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも
存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くからである。従
って、上記活性化工程における処理雰囲気中の酸素濃度は１ｐｐｍ以下、好ましくは０．
１ｐｐｍ以下とすることが望ましい。
【０１１６】
次に、図２９（Ａ）に示すように、第１層間絶縁膜２３７を形成する。第１層間絶縁膜
２３７としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用
いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００
ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０１１７】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱
処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結
合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。
【０１１８】
なお、水素化処理は第１層間絶縁膜２３７を形成する間に入れても良い。即ち、２００
ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８
００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０１１９】
次に、ゲート絶縁膜２１１及び第１層間絶縁膜２３７に対してコンタクトホールを形成
し、ソース配線２３８〜２４２と、ドレイン配線２４３〜２４７を形成する。なお、本実
施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔ
ｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜
でも良い。
【０１２０】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーシ
ョン膜２４８を形成する。本実施例では第１パッシベーション膜２４８として３００ｎｍ
厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。なお、窒化酸化珪素
膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効
である。この前処理により励起された水素が第１層間絶縁膜２３７に供給され、熱処理を
行うことで、第１パッシベーション膜２４８の膜質が改善される。それと同時に、第１層
間絶縁膜２３７に添加された水素が下層側に拡散するため、効果的に活性層を水素化する
ことができる。
【０１２１】
次に、図２９（Ｂ）に示すように有機樹脂からなる第２層間絶縁膜２４９を形成する。
有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等
を使用することができる。特に、第２層間絶縁膜２４９は平坦化の意味合いが強いので、
平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分
に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μm（さらに好ましくは
２〜４μm）とすれば良い。
【０１２２】
次に、第２層間絶縁膜２４９及び第１パッシベーション膜２４８にドレイン配線２４５
に達するコンタクトホールを形成し、ドレイン配線２４５に接するようにフォトダイオー
ドのカソード電極２５０を形成する。本実施例では、カソード電極２５０としてスパッタ
法によって形成したアルミニウム膜を用いたが、その他の金属、例えばチタン、タンタル
、タングステン、銅を用いることができる。
また、チタン、アルミニウム、チタンでなる積層膜を用いてもよい。
【０１２３】
次に、水素を含有する非晶質珪素膜を基板全面に成膜した後にパターニングし、光電変
換層２５１を形成する。次に、基板全面に透明導電膜を形成する。本実施例では透明導電
膜として厚さ２００ｎｍのＩＴＯをスパッタ法で成膜する。透明導電膜をパターニングし
、アノード電極２５２を形成する。（図２９（Ｃ））
【０１２４】
次に、図３０（Ａ）に示すように第３層間絶縁膜２５３を形成する。第３層間絶縁膜２
５３として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いるこ
とで、平坦な表面を得ることができる。本実施例では、第３層間絶縁膜２５３として厚さ
０．７μｍのポリイミド膜を基板全面に形成した。
【０１２５】
次に、第３層間絶縁膜２５３に、アノード電極２５２に達するコンタクトホールを形成
し、センサ用配線２５４を形成する。本実施例ではアルミニウム合金膜（１wt%のチタン
を含有したアルミニウム膜）を３００ｎｍの厚さに形成する。
【０１２６】
こうして図３０（Ｂ）に示すような構造のセンサ基板が完成する。
【０１２７】
２７０は増幅用ＴＦＴ、２７１はスイッチ用ＴＦＴ、２７２はリセット用ＴＦＴ、２７
３はバイアス用ＴＦＴ、２７４は放電用ＴＦＴである。
【０１２８】
本実施例では、増幅用ＴＦＴ２７０及びバイアス用ＴＦＴ２７３がｎチャネル型ＴＦＴ
であり、それぞれソース領域側とドレイン領域側の両方にそれぞれＬＤＤ領域２８１〜２
８４を有している。なおこのＬＤＤ領域２８１〜２８４はゲート絶縁膜２１１を間に介し
てゲート電極２１２、２１５と重なっていない。上記構成により、増幅用ＴＦＴ２７０及
びバイアス用ＴＦＴ２７３は、極力ホットキャリア注入を低減させることができる。
【０１２９】
また本実施例では、スイッチ用ＴＦＴ２７１及び放電用ＴＦＴ２７４がｎチャネル型Ｔ
ＦＴであり、それぞれドレイン領域側にのみそれぞれＬＤＤ領域２８３、２８６を有して
いる。なおこのＬＤＤ領域２８３、２８６はゲート絶縁膜２１１を間に介してゲート電極
２１３、２１６と重なっている。
【０１３０】
ドレイン領域側のみにＬＤＤ領域２８３、２８６を形成しているのは、ホットキャリア
注入を低減させ、なおかつ動作速度を落とさないための配慮である。また、このスイッチ
用２７１及び放電用ＴＦＴ２７４はオフ電流値をあまり気にする必要はなく、それよりも
動作速度を重視した方が良い。従って、ＬＤＤ領域２８３、２８６は完全にゲート電極２
１３、２１６と重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆ
るオフセットはなくした方がよい。
特に、ソース信号線駆動回路又はゲート信号線駆動回路を１５Ｖ〜２０Ｖで駆動させる場
合、本実施例の放電用ＴＦＴ２７４の上記構成は、ホットキャリア注入を低減させ、なお
かつ動作速度を落とさないのに有効である。
【０１３１】
また本実施例では、リセット用ＴＦＴ２７２はｐチャネル型ＴＦＴであり、ＬＤＤ領域
を有していない。ｐチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気になら
ないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴと同様にＬＤ
Ｄ領域を設け、ホットキャリア対策を講じることも可能である。また、リセット用ＴＦＴ
２７２がｎチャネル型ＴＦＴであっても良い。
【０１３２】
また、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続
するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品と
して完成する。
【０１３３】
なお、本実施例では、ガラス上のＴＦＴやフォトダイオードを用いて、センサを作製し
ているが、単結晶シリコン基板上のトランジスタを用いて、センサを作製することも可能
である。
【実施例３】
【０１３４】
本願発明を実施して形成されたセンサは、様々な電子機器に用いることが出来る。その
様な本願発明の電子機器としては、スキャナ、デジタルスチルカメラ、X線カメラ、携帯
情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機）、ノート型パーソナルコ
ンピュータ、ゲーム機器、テレビ電話、等が挙げられる。
【０１３５】
図31(A)は、スキャナであり、読みとり領域3102、センサ部3101、読みとり開始スイッ
チ3103等を含む。本願発明は、センサ部3101に用いることが出来る。
【０１３６】
図31(B)は、デジタルスチルカメラであり、ファインダ3105、センサ部3104、シャッタ
ーボタン3106等を含む。本願発明は、センサ部3104に用いることが出来る。
【０１３７】
図32は、X線カメラであり、X線発生器3201、センサ部3203、信号処理用コンピュータ32
04等を含む。 X線発生器3201とセンサ部3203の間に、人間3202が入って、X線写真を取る
。本願発明は、センサ部3203に用いることが出来る。
【０１３８】
図33はパーソナルコンピュータであり、本体33０１、筐体33０２、表示装置33０３、キ
ーボード33０４、センサ部33０５等を含む。本願発明はセンサ部33０５に用いることがで
きる。
【０１３９】
ここで図34は携帯電話であり、本体34０１、音声出力部34０２、音声入力部34０３、表
示装置34０４、操作スイッチ34０５、アンテナ34０６、センサ部34０７を含む。本願発明
はセンサ部34０７に用いることができる。
【０１４０】
なお、実施例１〜実施例３は、各々の実施例と自由に組み合わせることが可能である。
【符号の説明】
【０１４１】
101  スイッチ用トランジスタ
102  ゲート信号線
103  信号出力線
104  フォトダイオード
105  リセット信号線
106  増幅用トランジスタ
107  リセット用トランジスタ
108  増幅側電源線
109  リセット側電源線
110  ダイオード側電源線
【図１】
0005581436.tif 000002
【図２】
0005581436.tif 000003
【図３】
0005581436.tif 000004
【図４】
0005581436.tif 000005
【図５】
0005581436.tif 000006
【図６】
0005581436.tif 000007
【図７】
0005581436.tif 000008
【図８】
0005581436.tif 000009
【図９】
0005581436.tif 000010
【図１０】
0005581436.tif 000011
【図１１】
0005581436.tif 000012
【図１２】
0005581436.tif 000013
【図１３】
0005581436.tif 000014
【図１４】
0005581436.tif 000015
【図１５】
0005581436.tif 000016
【図１６】
0005581436.tif 000017
【図１７】
0005581436.tif 000018
【図１８】
0005581436.tif 000019
【図１９】
0005581436.tif 000020
【図２０】
0005581436.tif 000021
【図２１】
0005581436.tif 000022
【図２２】
0005581436.tif 000023
【図２３】
0005581436.tif 000024
【図２４】
0005581436.tif 000025
【図２５】
0005581436.tif 000026
【図２６】
0005581436.tif 000027
【図２７】
0005581436.tif 000028
【図２８】
0005581436.tif 000029
【図２９】
0005581436.tif 000030
【図３０】
0005581436.tif 000031
【図３１】
0005581436.tif 000032
【図３２】
0005581436.tif 000033
【図３３】
0005581436.tif 000034
【図３４】
0005581436.tif 000035