(57)【特許請求の範囲】
【請求項１】
直流電源からの入力を多相の交流に変換し負荷に電力供給する電源装置であって、
前記多相の交流への変換の制御にフィードバックされる各相の出力電流の電流値を検出する電流検出手段と、
前記直流電源からの入力を前記多相の交流に変換させるための指令信号を前記各相に出力する指令手段と、
前記各相の出力電流の電流値および前記各相の指令信号の時間変化に基づいて異常の発生を検出する異常検出手段と、を備え、
前記異常検出手段は、
前記電流値および前記指令信号それぞれを所定値と比較し、前記電流値および前記指令信号それぞれが前記所定値を交差する時点を検出する比較手段と、
前記指令信号が前記所定値を交差する時点と前記電流値が前記所定値を交差する時点との時間間隔を前記相ごとに求め、求めた前記各相の前記時間間隔と閾値とを比較することで前記異常が発生したか否かを判定する判定手段と、を備える
ことを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置において、
前記比較手段は、第１の所定値と第２の所定値とを有し、前記指令信号が前記第１の所定値を交差する時点、および、前記電流値が前記第２の所定値と交差する時点を検出する
ことを特徴とする電源装置。
【請求項３】
請求項１に記載の電源装置において、
前記比較手段は、正および負の前記所定値を有し、
前記判定手段は、前記比較手段によって検出された前記電流値および指令信号が前記正の所定値を交差した時点または前記負の所定値を交差した時点に基づいて前記各相の時間間隔を求める
ことを特徴とする電源装置。
【請求項４】
請求項３に記載の電源装置において、
前記比較手段は、ヒステリシスコンパレータであることを特徴とする電源装置。
【請求項５】
請求項１ないし請求項４のいずれか１項に記載の電源装置において、
前記異常検出手段は、
前記各相の前記出力電流と前記指令信号との位相の遅延を調整する調整手段をさらに備える
ことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異常を容易に検出できる電源装置に関する。
【背景技術】
【０００２】
従来、三相交流電源やモータなどの交流電動機における断線などの異常の検出は、各相の出力電流および出力電圧を測定しそれらの測定値に基づいて行われる。
【０００３】
例えば、特許文献１は、磁化電流検出値と磁化電流指令値との偏差の積分または比例積分演算により、位相指令値に従って得られる各相毎の１次抵抗推定値を求め、各相毎の１次抵抗推定値を相互に比較して欠相や断線などの異常を検出する技術を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０８−３３１９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、例えば、インダクタンス負荷であるモータの回転を減速させる際に、出力電流は微少となるが回生エネルギーにより出力電圧が増大する場合がある。このような場合、従来技術では、たとえ断線していなくても異常が発生したとして誤動作してしまう。
【０００６】
また、従来技術では、高電圧回路である場合、出力電圧検出回路の回路規模を小さくすることが困難である。さらに、特許文献１でも、異常の検出において、磁化電流検出値そのものではなく、磁化電流指令値との偏差の積分または比例積分演算により各相の１次抵抗推定値を求め用いることから、回路規模を小さくすることが困難である。
【０００７】
上記従来技術が有する問題に鑑み、本発明の目的は、回路規模を増大させることなく、インダクタンス負荷の場合であっても正確に異常を検出することができる技術を提供することにある。
【課題を解決するための手段】
【０００８】
一つの観点による電源装置は、直流電源からの入力を多相の交流に変換し負荷に電力供給する電源装置であって、多相の交流への変換の制御にフィードバックされる各相の出力電流の電流値を検出する電流検出手段と、直流電源からの入力を多相の交流に変換させるための指令信号を各相に出力する指令手段と、各相の出力電流の電流値および各相の指令信号の時間変化に基づいて異常の発生を検出する異常検出手段と、を備え、異常検出手段は、電流値および指令信号それぞれを所定値と比較し、電流値および指令信号それぞれが所定値を交差する時点を検出する比較手段と、指令信号が所定値を交差する時点と電流値が所定値を交差する時点との時間間隔を相ごとに求め、求めた各相の時間間隔と閾値とを比較することで異常が発生したか否かを判定する判定手段と、を備える。
【発明の効果】
【００１３】
本発明によれば、回路規模を増大させることなく、インダクタンス負荷の場合であっても正確に異常を検出することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係る電源装置１００の回路図
【図２】第１の実施形態の異常検出部６の構成を示すブロック図
【図３】第１の実施形態の信号比較部２０の構成を示すブロック図および電源装置１００による異常検出の動作を説明する図
【図４】第２の実施形態の信号比較部２０の構成を示すブロック図および電源装置１００による異常検出の動作を説明する図
【図５】第３の実施形態の信号比較部２０の構成を示すブロック図
【図６】第３の実施形態に係る電源装置１００による異常検出の動作を説明する図
【図７】第４の実施形態の信号比較部２０の構成を示すブロック図および電源装置１００による異常検出の動作を説明する図
【図８】第５の実施形態の異常検出部６および位相調整回路４０の構成を示すブロック図
【図９】指令信号および出力電流検出信号の波形の別例を示す図
【発明を実施するための形態】
【００１５】
《第１の実施形態》
図１は、本発明の第１の実施形態に係る電源装置１００の回路図である。
【００１６】
本実施形態に係る電源装置１００は、直流電源（不図示）からの入力電圧を受け付ける入力端子１ａ−１ｂ、インバータ回路２、平滑化回路３、電流検出部４ａ−４ｃ、指令部５、異常検出部６、出力端子７ａ−７ｃから構成される。電源装置１００から出力される電力は負荷（不図示）に供給される。なお、本実施形態では、負荷として誘導モータや同期モータなどの三相交流モータとする。
【００１７】
インバータ回路２は、半導体のスイッチング素子である電界効果トランジスタ（ＦＥＴ）Ｑ１〜Ｑ６、スイッチング制御部８から構成される。スイッチング制御部８は、後述する指令部５からの指令信号に基づいて制御信号を各ＦＥＴＱ１〜Ｑ６に出力し、ＦＥＴＱ１〜Ｑ６をＯＮ／ＯＦＦ制御する。これにより、インバータ回路２は三相交流を出力する。さらに、スイッチング制御部８は、指令部５の指令信号に基づいて、ＦＥＴＱ１〜Ｑ６のＯＮ／ＯＦＦ制御の時間比率を変えることにより、三相交流の出力電圧、出力電流、周波数を変えることができる。なお、本実施形態における三相は、Ｕ相、Ｖ相、Ｗ相の３つとする。また、スイッチング制御部８は、ＰＭＷ制御信号を制御信号として出力するＰＭＷ制御回路などである。
【００１８】
平滑化回路３は、各Ｕ相、Ｖ相、Ｗ相に配置されたインダクタＬ、コンデンサＣから構成される。平滑化回路３は、インバータ回路２から出力される電流のスイッチング周波数のリップルを平滑する。
【００１９】
電流検出部４ａ−４ｃは、各相の出力電流の電流値を検出する。電流検出部４ａ−４ｃは、その電流値を出力電流検出信号として異常検出回路６に出力する。同時に、電流検出部４ａおよび４ｂは、Ｕ相およびＶ相の出力電流検出信号を、スイッチング制御部８へフィードバックする。本実施形態では、指令信号に対する出力電流の位相の遅延やゲインの減衰などを、Ｕ相およびＶ相毎に出力電流検出信号および指令信号に基づいて補正する誤差増幅部１０ａ、１０ｂが、指令部５とスイッチング制御部８との間に配置される。
【００２０】
指令部５は、一般的なプロセッサで形成され、接続される負荷（不図示）に、動作状況に応じた電圧、電流、周波数を有する三相交流による電力供給するために、電源装置１００の動作を制御する正弦波の指令信号をスイッチング制御部８に出力する。
【００２１】
異常検出部６は、電流検出部４ａ−４ｃによって検出された各相の出力電流の電流値（出力電流検出信号）および指令信号の時間変化に基づいて、電源装置１００における断線などの異常を検出する。異常検出部６は、異常を検出した場合、異常検出信号をスイッチング制御部８に対して出力する。異常検出信号を受信したスイッチング制御部８は、例えば、負荷への電力供給を停止する。なお、本実施形態の指令部５は、Ｕ相とＶ相との指令信号しか出力しない。そこで、Ｗ相指令信号生成部９は、各相の指令信号の電圧の合計がＶU＋ＶV＋ＶW＝０になるという関係に基づいて、Ｗ相の指令信号を生成し異常検出部６へ出力する。ここで、ＶU、ＶV、ＶWは、各相の指令信号の電圧を示す。
【００２２】
図２は、本実施形態の異常検出部６の構成を示すブロック図である。異常検出部６は、信号比較部２０ａ−２０ｃ、異常判定部２１とから構成される。
【００２３】
図３（ａ）は、信号比較部２０ａ−２０ｃの構成を示すブロック図である。図に示すように、信号比較部２０は、コンパレータ３０ａ、３０ｂ、ＸＯＲ回路３１から構成される。時間変化する各相の指令信号および出力電流検出信号を基準電圧Ｖｒｅｆと比較するために、コンパレータ３０ａの−端子には各相の指令信号が、コンパレータ３０ｂの−端子には出力電流検出信号がそれぞれ入力される。一方、コンパレータ３０ａ、３０ｂの＋端子には、基準電圧Ｖｒｅｆが入力される。コンパレータ３０は、時間変化する指令信号や出力電流検出信号の電圧が基準電圧Ｖｒｅｆと交差すると、その交差した時点でＬｏｗからＨｉｇｈまたはＨｉｇｈからＬｏｗに出力状態を変化させる。ＸＯＲ回路３１は、コンパレータ３０ａ、３０ｂの出力状態の変化に応じて出力状態を変化させ、パルス信号を異常判定部２１へ出力する。なお、基準電圧Ｖｒｅｆは、電源装置１００や接続される負荷に応じて適宜設定変更されることが好ましい。
【００２４】
異常判定部２１は、各信号比較部２０ａ−２０ｃからパルス信号を受信し、受信したパルス信号のパルス幅と閾値とを比較し、電源装置１００が正常か異常かを判定する。すなわち、パルス幅が閾値以下の場合、異常判定部２１は電源装置１００は正常であると判定する。一方、パルス幅が閾値より大きい場合、異常判定部２１は電源装置１００に異常が発生したと判定する。異常判定部２１は、スイッチング制御部８に対して異常検出信号を出力する。なお、閾値は、電源装置１００や接続される負荷に応じて適宜設定変更されることが好ましい。
【００２５】
次に、図３（ｂ）を参照し、本実施形態に係る電源装置１００による異常検出の動作について説明する。なお、図３（ｂ）のＡ−Ｃの波形は、コンパレータ３０ａ、３０ｂ、ＸＯＲ回路３１それぞれの出力状態の時間変化を示す。また、コンパレータ３０ａ、３０ｂの最初の出力状態は、ＸＯＲ回路３１の出力状態をＬｏｗとするために、共にＨｉｇｈであるとする。また、以下において、Ｕ相の信号比較部２０ａの動作について説明するが、Ｖ相およびＷ相の信号比較部２０ｂ、２０ｃについても同様に動作する。また、基準電圧Ｖｒｅｆは、負の値であっても同様である。
【００２６】
具体的には、指令部５が、時間ｔ＝０で、接続される負荷（不図示）に、動作状況に応じた電圧、電流、周波数を有する三相交流に変換し電力供給するために、Ｕ相およびＶ相の指令信号をスイッチング制御部８へ出力する。スイッチング制御部８は、それらＵ相およびＶ相の指令信号に基づいて、ＦＥＴＱ１〜Ｑ６をＯＮ／ＯＦＦ制御し、インバータ回路２に三相交流を出力させる。電流検出部４ａ−４ｃは、各相の出力電流を検出する。
【００２７】
図３（ｂ）の上図は、Ｕ相の指令信号とともに、電流検出部４ａによって検出された出力電流検出信号の時間変化を示す。図に示すように、出力電流検出信号は、指令信号に対して位相が遅延しゲインが減衰している。
【００２８】
Ｕ相の指令信号は、時間ｔとともに電圧が上昇し、時間ｔ＝ｔａで基準電圧Ｖｒｅｆと交差する。コンパレータ３０ａは、交差した時点（時間ｔ＝ｔａ）で、ＨｉｇｈからＬｏｗに出力状態を変化させる。同時に、ＸＯＲ回路３１は、ＬｏｗからＨｉｇｈに出力状態を変化させる。
【００２９】
次に、時間ｔ＝ｔｂで、Ｕ相の出力電流検出信号が基準電圧Ｖｒｅｆと交差する。コンパレータ３０ｂは、ＨｉｇｈからＬｏｗに出力状態を変化させ、ＸＯＲ回路３１は、ＨｉｇｈからＬｏｗに出力状態を変化させる。ＸＯＲ回路３１は、時間間隔Δｔ（＝ｔｂ−ｔａ）のパルス信号を異常判定部２１へ送信する。
【００３０】
異常判定部２１は、信号比較部２０ａからのパルス信号を受信して、そのパルス信号の時間間隔（＝パルス幅）Δｔが閾値より大きいか否かを判定する。異常判定部２１は、パルス幅Δｔが閾値以下の場合、電源装置１００は正常に動作していると判定する。異常判定部２１は、次のパルス信号を受信するまで待機する。一方、パルス幅Δｔが閾値より大きい場合、異常判定部２１は、電源装置１００に断線などの異常が生じたと判定し、スイッチング制御部８に対して異常検出信号を出力する。スイッチング制御部８は、異常検出信号を受信すると、例えば、電源装置１００による負荷への電力の供給を停止させたりする。
【００３１】
このように、本実施形態では、時間変化する各相の指令信号および出力電流検出信号と基準電圧Ｖｒｅｆとの比較に基づいて、電源装置１００に断線などの異常が発生したか否かを判定することから、インダクタンス負荷の場合であっても、誤動作することなく正確に異常を検出することができる。
【００３２】
また、異常検出部６は、出力電圧検出回路を用いず、各相の指令信号と出力電流検出信号とに基づいて、電源装置１００に発生した異常を検出することから、電源装置１００の回路規模の増大や高コストを回避することができる。
《第２の実施形態》
本発明の第２の実施形態に係る電源装置について、図１、図２、図４に基づいて説明する。
【００３３】
本実施形態に係る電源装置の構成は、図１に示す第１の実施形態に係る電源装置１００と同一である。したがって、本実施形態に係る電源装置１００の構成要素に対して、第１の実施形態に係るものと同一の符号を付し詳細な説明は省略する。また、本実施形態の電源装置１００の信号比較部２０ａ−２０ｃの構成も、図２に示す第１の実施形態のものと同一であり、同一の符号を付し詳細な説明は省略する。
【００３４】
本実施形態に係る電源装置１００が、第１の実施形態のものと異なる点は、信号比較部２０ａ−２０ｃのコンパレータ３０ａ、３０ｂそれぞれの＋端子に異なる基準電圧Ｖｒｅｆ１とＶｒｅｆ２とが入力される。すなわち、各相の出力電流検出信号は、指令信号に対して位相が遅延しゲインが減衰することから、コンパレータ３０ｂの基準電圧を、コンパレータ３０ａの基準電圧Ｖｒｅｆ１より小さい基準電圧Ｖｒｅｆ２に設定する。これにより、電源装置１００に発生する断線などの異常をより正確に検出できる。
【００３５】
本実施形態の電源装置１００による異常検出の動作は、図４（ｂ）に示すように、信号比較部２０ａ−２０ｃの基準電圧がＶｒｅｆ１とＶｒｅｆ２とに設定される点を除いて、第１の実施形態に係るものと同じであり詳細な説明は省略する。
【００３６】
このように、本実施形態では、時間変化する各相の指令信号および出力電流検出信号と基準電圧Ｖｒｅｆ１およびＶｒｅｆ２との比較に基づいて、電源装置１００に断線などの異常が発生したか否かを判定することから、インダクタンス負荷の場合であっても、誤動作することなく正確に異常を検出することができる。
【００３７】
また、異常検出部６は、出力電圧検出回路を用いず、各相の指令信号と出力電流検出信号とに基づいて、電源装置１００に発生した異常を検出することから、電源装置１００の回路規模の増大や高コストを回避することができる。
【００３８】
さらに、各相の出力電流検出信号に対する基準電圧Ｖｒｅｆ２を、指令信号の基準電圧Ｖｒｅｆ１より小さくすることにより、異常をより正確に検出することができる。
《第３の実施形態》
本発明の第３の実施形態に係る電源装置について、図１、図２、図５、図６に基づいて説明する。
【００３９】
本実施形態に係る電源装置の構成は、図１に示す第１の実施形態に係る電源装置１００と同一である。したがって、本実施形態に係る電源装置１００の構成要素に対して、第１の実施形態に係るものと同一の符号を付し詳細な説明は省略する。また、本実施形態の電源装置１００の信号比較部２０ａ−２０ｃの構成も、図２に示す第１の実施形態のものと同一であり、同一の符号を付し詳細な説明は省略する。
【００４０】
本実施形態に係る電源装置１００が、第１の実施形態のものと異なる点は、図５に示すように、信号比較部２０ａ−２０ｃが、コンパレータ３０ａ−３０ｄ、ＸＯＲ回路３１ａ、３１ｂ、ＯＲ回路３２で構成される。すなわち、コンパレータ３０ａの−極とコンパレータ３０ｂの＋極とには指令信号が入力され、コンパレータ３０ｃの−極とコンパレータ３０ｄの＋極とには出力電流検出信号が入力される。一方、コンパレータ３０ａ、３０ｃの＋極には正の基準電圧Ｖｒｅｆが入力され、コンパレータ３０ｂ、３０ｄの−極には負の基準電圧−Ｖｒｅｆが入力される。これにより、２つの基準電圧±Ｖｒｅｆに基づいて、電源装置１００に発生する断線などの異常をより正確に検出できる。
【００４１】
本実施形態の電源装置１００による異常検出の動作は、図６に示すように、基準電圧±Ｖｒｅｆの２つが設定された点を除いて、第１の実施形態に係るものと同じであり詳細な説明は省略する。ただし、コンパレータ３０ａ−３０ｄの最初の出力状態を、ＯＲ回路３２の出力状態をＬｏｗとするために、全てＨｉｇｈまたはＬｏｗにすることが好ましい。
【００４２】
このように、本実施形態では、時間変化する各相の指令信号および出力電流検出信号と基準電圧±Ｖｒｅｆとの比較に基づいて、電源装置１００に断線などの異常が発生したか否かを判定することから、インダクタンス負荷の場合であっても、誤動作することなく正確に異常を検出することができる。
【００４３】
また、異常検出部６は、出力電圧検出回路を用いず、各相の指令信号と出力電流検出信号とに基づいて、電源装置１００に発生した異常を検出することから、電源装置１００の回路規模の増大や高コストを回避することができる。
《第４の実施形態》
本発明の第４の実施形態に係る電源装置について、図１、図２、図７に基づいて説明する。
【００４４】
本実施形態に係る電源装置の構成は、図１に示す第１の実施形態に係る電源装置１００と同一である。したがって、本実施形態に係る電源装置１００の構成要素に対して、第１の実施形態に係るものと同一の符号を付し詳細な説明は省略する。また、本実施形態の電源装置１００の信号比較部２０ａ−２０ｃの構成も、図２に示す第１の実施形態のものと同一であり、同一の符号を付し詳細な説明は省略する。
【００４５】
本実施形態に係る電源装置１００が、第１の実施形態のものと異なる点は、図７（ａ）に示すように、信号比較部２０ａ−２０ｃを構成するコンパレータ３０ａ、３０ｂをヒステリシスコンパレータとして動作させる。そのために、コンパレータ３０ａ、３０ｂには抵抗器Ｒ１、Ｒ２が配置され、負の基準電圧−Ｖｒｅｆが印加される。これにより、比較の基準電圧として±Ｖｈを有し、かつ第３の実施形態のものと比べて回路規模が小さい信号比較部２０ａ−２０ｃが形成できる。
【００４６】
次に、図７（ｂ）を参照し、本実施形態に係る電源装置１００による異常検出の動作について説明する。なお、コンパレータ３０ａ、３０ｂの最初の出力状態は、ＸＯＲ回路３１の出力状態をＬｏｗとするために、共にＨｉｇｈであるとする。また、以下において、Ｕ相の信号比較部２０ａの動作について説明するが、Ｖ相およびＷ相の信号比較部２０ｂ、２０ｃについても同様に動作する。
【００４７】
具体的には、指令部５が、時間ｔ＝０で、接続される負荷（不図示）に、動作状況に応じた電圧、電流、周波数を有する三相交流に変換し電力供給するために、Ｕ相およびＶ相の指令信号をスイッチング制御部８へ出力する。スイッチング制御部８は、それらＵ相およびＶ相の指令信号に基づいて、ＦＥＴＱ１〜Ｑ６をＯＮ／ＯＦＦ制御し、インバータ回路２に三相交流を出力させる。電流検出部４ａ−４ｃは、各相の出力電流を検出する。
【００４８】
Ｕ相の指令信号は、時間ｔとともに電圧が上昇し、時間ｔ＝ｔａで電圧＋Ｖｈと交差する。コンパレータ３０ａは、交差した時点（時間ｔ＝ｔａ）で、ＨｉｇｈからＬｏｗに出力状態を変化させる。同時に、ＸＯＲ回路３１は、ＬｏｗからＨｉｇｈに出力状態を変化させる。
【００４９】
次に、時間ｔ＝ｔｂで、Ｕ相の出力電流検出信号が電圧＋Ｖｈと交差する。コンパレータ３０ｂは、ＨｉｇｈからＬｏｗに出力状態を変化させ、ＸＯＲ回路３１は、ＨｉｇｈからＬｏｗに出力状態を変化させる。ＸＯＲ回路３１は、時間間隔Δｔ（＝ｔｂ−ｔａ）のパルス信号を異常判定部２１へ送信する。
【００５０】
異常判定部２１は、信号比較部２０ａからのパルス信号を受信して、そのパルス信号の時間間隔（＝パルス幅）Δｔが閾値より大きいか否かを判定する。異常判定部２１は、パルス幅Δｔが閾値以下の場合、電源装置１００は正常に動作していると判定する。異常判定部２１は、次のパルス信号を受信するまで待機する。なお、本実施形態では、異常判定部２１が、信号比較部２０ａから次のパルス信号の受信の開始は、時間ｔ＝ｔａ’ではなく、時間ｔ＝ｔｃである。理由は、フィードバックする抵抗器Ｒ２により、一度正の基準電圧＋Ｖｈのヒステリシスコンパレータとして動作したコンパレータ３０は、基準電圧が−Ｖｈに変わるためである。
【００５１】
一方、パルス幅Δｔが閾値より大きい場合、異常判定部２１は、電源装置１００に断線などの異常が生じたと判定し、スイッチング制御部８に対して異常検出信号を出力する。スイッチング制御部８は、異常検出信号を受信すると、例えば、電源装置１００による負荷への電力の供給を停止させたりする。
【００５２】
このように、本実施形態では、時間変化する各相の指令信号および出力電流検出信号と基準電圧±Ｖｈとの比較に基づいて、電源装置１００に断線などの異常が発生したか否かを判定することから、インダクタンス負荷の場合であっても、誤動作することなく正確に異常を検出することができる。
【００５３】
また、異常検出部６は、出力電圧検出回路を用いず、各相の指令信号と出力電流検出信号とを用いて、電源装置１００に発生した異常を検出することから、電源装置１００の回路規模の増大や高コストを回避することができる。さらに、コンパレータ３０をヒステリシスコンパレータとして動作させることにより、正および負の基準電圧Ｖｈを有し、かつ回路規模が小さい信号比較部２０ａ−２０ｃが形成でき、電源装置１００の回路規模の増大や高コストをより効果的に回避することができる。
《第５の実施形態》
本発明の第５の実施形態に係る電源装置について、図１、図３、図８に基づいて説明する。
【００５４】
本実施形態に係る電源装置の構成は、図１に示す第１の実施形態に係る電源装置１００と同一である。したがって、本実施形態に係る電源装置１００の構成要素に対して、第１の実施形態に係るものと同一の符号を付し詳細な説明は省略する。
【００５５】
本実施形態に係る電源装置１００が、第１の実施形態のものと異なる点は、図８（ａ）に示すように、異常検出部６において、各相の指令信号の位相を調整し出力電流検出信号との位相の遅延を無くす位相調整回路４０ａ−４０ｃが配置される。なお、本実施形態の信号比較部２０ａ−２０ｃ、異常判定部２１は、図３に示す第１の実施形態のものと同一であり詳細な説明は省略する。
【００５６】
本実施形態の位相調整回路４０ａ−４０ｃは、図８（ｂ）に示すように、周波数検出部５０、位相データ部５１、位相補正部５２から構成される。周波数検出部５０は、一般的なプロセッサで形成され、公知の手法を用いて、入力される指令信号の波形から周波数および波形の傾き（時間変化率）を算出する。位相データ部５１は、ハードディスクや半導体メモリなどで形成され、周波数および波形の傾きの値と、指令信号に対する出力電流検出信号の位相遅延量とを関係つけた位相データを記憶する。位相補正部５２は、周波数検出部５０によって算出された周波数および波形の傾きの値と位相データとに基づいて決まる位相遅延量だけ指令信号の位相を補正する。これにより、信号比較部２０ａ−２０ｃには、各相の指令信号と出力電流検出信号とが互いの位相を一致させた状態で入力され、電源装置１００に発生する断線などの異常をより正確に検出できる。
【００５７】
本実施形態の電源装置１００による異常検出の動作は、位相調整回路４０ａ−４０ｃが配置される点を除いて、図３（ｂ）に示す第１の実施形態に係るものと同じであり詳細な説明は省略する。
【００５８】
このように、本実施形態では、時間変化する各相の指令信号および出力電流検出信号と基準電圧Ｖｒｅｆとの比較に基づいて、電源装置１００に断線などの異常が発生したか否かを判定することから、インダクタンス負荷の場合であっても、誤動作することなく正確に異常を検出することができる。
【００５９】
また、異常検出部６は、出力電圧検出回路を用いず、各相の指令信号と出力電流検出信号とに基づいて、電源装置１００に発生した異常を検出することから、電源装置１００の回路規模の増大や高コストを回避することができる。
【００６０】
さらに、各相の指令信号が、位相調整回路４０ａ−４０ｃによって位相調整され、出力電流検出信号と位相を一致させた状態で信号比較部２０ａ−２０ｃに入力されることから、より正確に異常を検出することができる。
《実施形態の補足事項》
（１）上記実施形態では、電源装置１００は、三相交流を出力するとしたが、本発明はこれに限定されず、単相および２相以上の多相の交流を出力してもよい。
【００６１】
（２）上記第１の実施形態、第２の実施形態、第４の実施形態、第５の実施形態において、コンパレータ３０ａ、３０ｂの最初の出力状態を、ＸＯＲ回路３１の出力状態をＬｏｗとするために、共にＨｉｇｈとしたが、本発明はこれに限定されず、コンパレータ３０ａ、３０ｂの最初の出力状態を共にＬｏｗとしてもよい。
【００６２】
（３）上記第１の実施形態、第２の実施形態、第３の実施形態、第５の実施形態において、各相の指令信号および出力電流検出信号の波形を正弦波としたが、図９に示すような波形に対しても適用できる。
【００６３】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲が、その精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図する。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物によることも可能である。
【符号の説明】
【００６４】
１ａ−１ｂ  入力端子、２  インバータ回路、３  平滑化回路、４ａ−４ｃ  電流検出部、５  指令部、６  異常検出部、７ａ−７ｃ  出力端子、８  スイッチング制御部、９Ｗ相指令信号生成部、１０ａ、１０ｂ  誤差増幅部、２０ａ−２０ｃ  信号比較部、２１  異常判定部、３０ａ−３０ｄ  コンパレータ、３１ａ、３１ｂ  ＸＯＲ回路、３２  ＯＲ回路、Ｑ１〜Ｑ６  ＦＥＴ、Ｌ  インダクタ、Ｃ  コンデンサ、Ｒ１、Ｒ２  抵抗器、１００  電源装置
【図１】
0005389686.tif 000002
【図２】
0005389686.tif 000003
【図３】
0005389686.tif 000004
【図４】
0005389686.tif 000005
【図５】
0005389686.tif 000006
【図６】
0005389686.tif 000007
【図７】
0005389686.tif 000008
【図８】
0005389686.tif 000009
【図９】
0005389686.tif 000010