(57)【特許請求の範囲】
【請求項１】
メカニカルシャッタを通して入射する光を光電変換して生成した電荷を蓄積する埋込みフォトダイオードから成る光電変換部、前記光電変換部の電荷を第１の蓄積部に転送するＣＣＤ構成の第１の転送機構、前記第１の蓄積部の電荷を第２の蓄積部に転送する第２の転送機構、前記第２の蓄積部の電荷に応じた信号を信号線に読み出す読出し機構、及び、前記第２の蓄積部をリセットするリセット機構を有する単位画素が行列状に２次元配置されて成る画素アレイ部と、
前記光電変換部をリセットし、その後前記第１の転送機構によって前記光電変換部の電荷を前記第１の蓄積部に転送し、その後前記第２の転送機構及び前記読出し機構によって前記第１の蓄積部の電荷に応じた第１の信号を前記信号線に読み出し、次いで前記第１の転送機構、前記第２の転送機構及び前記読出し機構によって前記光電変換部の電荷に応じた第２の信号を前記信号線に読み出すように画素を駆動する行走査部と、
を備える固体撮像装置。
【請求項２】
前記行走査部は、
前記光電変換部をリセットする第１シャッタ行、前記第１の転送機構によって前記光電変換部の電荷を前記第１の蓄積部に転送する第２シャッタ行、並びに、前記第２の転送機構及び前記読出し機構によって前記第１の信号を前記信号線に読み出し、次いで前記第１の転送機構、前記第２の転送機構及び前記読出し機構によって前記第２の信号を前記信号線に読み出す読出し行を、
前記第１シャッタ行に対する走査タイミングから前記第２シャッタ行に対する走査タイミングまでの期間と前記第２シャッタ行に対する走査タイミングから前記読出し行に対する走査タイミングまでの期間を異ならせて順に走査する請求項１に記載の固体撮像装置。
【請求項３】
前記第１シャッタ行に対する走査タイミングから前記第２シャッタ行に対する走査タイミングまでの期間は、前記第２シャッタ行に対する走査タイミングから前記読出し行に対する走査タイミングまでの期間よりも長い請求項２に記載の固体撮像装置。
【請求項４】
前記第１の蓄積部に電荷を保持する期間に前記ゲート電極に印加される電圧は、前記ゲート電極下に、前記第１の蓄積部の電荷とは反対極性の電荷を生じさせる電圧である請求項１に記載の固体撮像装置。
【請求項５】
前記行走査部は、
前記メカニカルシャッタの開状態において前記光電変換部を全画素同時にリセットし、次いで前記第１の転送機構によって前記光電変換部の電荷を全画素同時に前記第１の蓄積部に転送し、
しかる後、前記メカニカルシャッタの閉状態において前記画素アレイ部の各画素を行単位で順に選択し、前記第２の転送機構及び前記読出し機構によって前記第１の信号を前記信号線に読み出し、次いで前記第１の転送機構、前記第２の転送機構及び前記読出し機構によって前記第２の信号を前記信号線に読み出しつつ走査する請求項１に記載の固体撮像装置。
【請求項６】
前記全画素同時のリセットから前記全画素同時の前記第１の蓄積部への転送までの期間は、引き続いて前記メカニカルシャッタを閉じるまでの期間よりも長い請求項５に記載の固体撮像装置。
【請求項７】
前記信号線を通して出力される前記第１の信号と前記第２の信号とを合成処理する合成処理部を有する請求項２または請求項５に記載の固体撮像装置。
【請求項８】
前記合成処理部は、前記第１の信号と前記第２の信号との感度比をαとするとき、前記第１の信号が飽和レベルまたはそれに近い基準値以上のときは前記第２の信号×αを採用し、前記第１の信号が前記基準値よりも小さいときは当該第１の信号を採用する請求項７に記載の固体撮像装置。
【請求項９】
前記合成処理部は、前記第１の信号が飽和レベルまたはそれに近い第１の基準値よりも小さく、当該第１の基準値よりも小さい第２の基準値よりも大きいときに前記第１の信号と前記第２の信号×αの信号に対して加重平均処理を行う請求項７に記載の固体撮像装置。
【請求項１０】
前記合成処理部は、係数をβとするとき、前記第１の信号×β＋前記第２の信号×α×（１−β）なる演算によって加重平均処理を行う請求項９に記載の固体撮像装置。
【請求項１１】
メカニカルシャッタを通して入射する光を光電変換して生成した電荷を蓄積する埋込みフォトダイオードから成る光電変換部、前記光電変換部の電荷を第１の蓄積部に転送するＣＣＤ構成の第１の転送機構、前記第１の蓄積部の電荷を第２の蓄積部に転送する第２の転送機構、前記第２の蓄積部の電荷に応じた信号を信号線に読み出す読出し機構、及び、前記第２の蓄積部をリセットするリセット機構を有する単位画素が行列状に２次元配置されて成る画素アレイ部を有する固体撮像装置の駆動に当たって、
前記光電変換部をリセットする第１シャッタ行と、
前記第１の転送機構によって前記光電変換部の電荷を前記第１の蓄積部に転送する第２シャッタ行と、
前記第２の転送機構及び前記読出し機構によって前記第１の蓄積部の電荷に応じた第１の信号を前記信号線に読み出し、次いで前記第１の転送機構、前記第２の転送機構及び前記読出し機構によって前記光電変換部の電荷に応じた第２の信号を前記信号線に読み出す読出し行とを、
前記第１シャッタ行に対する走査タイミングから前記第２シャッタ行に対する走査タイミングまでの期間と前記第２シャッタ行に対する走査タイミングから前記読出し行に対する走査タイミングまでの期間を異ならせて順に走査する固体撮像装置の駆動方法。
【請求項１２】
メカニカルシャッタを通して入射する光を光電変換して生成した電荷を蓄積する埋込みフォトダイオードから成る光電変換部、前記光電変換部の電荷を第１の蓄積部に転送するＣＣＤ構成の第１の転送機構、前記第１の蓄積部の電荷を第２の蓄積部に転送する第２の転送機構、前記第２の蓄積部の電荷に応じた信号を信号線に読み出す読出し機構、及び、前記第２の蓄積部をリセットするリセット機構を有する単位画素が行列状に２次元配置されて成る画素アレイ部を有する固体撮像装置の駆動に当たって、
前記メカニカルシャッタの開状態において前記光電変換部を全画素同時にリセットし、次いで前記第１の転送機構によって前記光電変換部の電荷を全画素同時に前記第１の蓄積部に転送し、
しかる後、前記メカニカルシャッタの閉状態において前記画素アレイ部の各画素を行単位で順に走査しつつ、前記第２の転送機構及び前記読出し機構によって前記第１の蓄積部の電荷に応じた第１の信号を前記信号線に読み出し、次いで前記第１の転送機構、前記第２の転送機構及び前記読出し機構によって前記光電変換部の電荷に応じた第２の信号を前記信号線に読み出す固体撮像装置の駆動方法。
【請求項１３】
メカニカルシャッタを通して入射する光を光電変換して生成した電荷を蓄積する埋込みフォトダイオードから成る光電変換部、前記光電変換部の電荷を第１の蓄積部に転送するＣＣＤ構成の第１の転送機構、前記第１の蓄積部の電荷を第２の蓄積部に転送する第２の転送機構、前記第２の蓄積部の電荷に応じた信号を信号線に読み出す読出し機構、及び、前記第２の蓄積部をリセットするリセット機構を有する単位画素が行列状に２次元配置されて成る画素アレイ部と、
前記光電変換部をリセットする第１シャッタ行、前記第１の転送機構によって前記光電変換部の電荷を前記第１の蓄積部に転送する第２シャッタ行、並びに、前記第２の転送機構及び前記読出し機構によって前記第１の蓄積部の電荷に応じた第１の信号を前記信号線に読み出し、次いで前記第１の転送機構、前記第２の転送機構及び前記読出し機構によって前記光電変換部の電荷に応じた第２の信号を前記信号線に読み出す読出し行を、
前記第１シャッタ行に対する走査タイミングから前記第２シャッタ行に対する走査タイミングまでの期間と前記第２シャッタ行に対する走査タイミングから前記読出し行に対する走査タイミングまでの期間を異ならせて順に走査する行走査部と、
を備える固体撮像装置を有する電子機器。
【請求項１４】
固体撮像装置の撮像面に対して入射光を選択的に取り込むメカニカルシャッタと、
前記メカニカルシャッタを通して入射する光について光電変換で生成した電荷を蓄積する光電変換部、前記光電変換部の電荷を第１の蓄積部に転送する第１の転送機構、前記第１の蓄積部の電荷を第２の蓄積部に転送する第２の転送機構、前記第２の蓄積部の電荷に応じた信号を信号線に読み出す読出し機構、及び、前記第２の蓄積部をリセットするリセット機構を有する単位画素が行列状に２次元配置されて成る画素アレイ部を有する固体撮像装置と、
を備え、
前記固体撮像装置の行走査部は、
前記メカニカルシャッタの開状態において前記光電変換部を全画素同時にリセットし、次いで前記第１の転送機構によって前記光電変換部の電荷を全画素同時に前記第１の蓄積部に転送し、
しかる後、前記メカニカルシャッタの閉状態において前記画素アレイ部の各画素を行単位で順に走査しつつ、前記第２の転送機構及び前記読出し機構によって前記第１の蓄積部の電荷に応じた第１の信号を前記信号線に読み出し、次いで前記第１の転送機構、前記第２の転送機構及び前記読出し機構によって前記光電変換部の電荷に応じた第２の信号を前記信号線に読み出す電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
固体撮像装置において、単位画素からは光電変換によって蓄積される電荷量に対してほぼ線形な出力信号が得られる。そして、固体撮像装置のダイナミックレンジは、単位画素が蓄積できる電荷量（飽和電荷量）とノイズレベルで一義的に決まる。すなわち、固体撮像装置の出力レベルの下限はノイズレベルで限定され、上限は飽和レベルで限定される。その結果、固体撮像装置のダイナミックレンジは、飽和電荷量とノイズレベルで一義的に決まる。
【０００３】
このダイナミックレンジの拡大を図るために、次のような手法が一般的に用いられている。すなわち、長時間の電荷蓄積で撮像した低輝度部分が比較的明瞭な画像と、短時間の電荷蓄積で撮像した高輝度部分が比較的明瞭な画像とを合成するなど、異なる感度の信号を合成することで、固体撮像装置の広ダイナミックレンジ化が図られている。
【０００４】
そして、感度が異なる信号を得る技術として、互いに隣接する複数の単位画素を組として出力画像の１画素に対応させるようにし、当該組の複数の単位画素の感度をそれぞれ異ならせるようにした技術を挙げることができる（例えば、特許文献１参照）。また、他の技術として、読出し行を複数行として感度が異なる複数の信号を同じ画素（１つの画素）から行走査における異なるタイミングで得るようにした技術を挙げることができる（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−０６５０８２号公報
【特許文献２】特開２００３−１９８９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、感度が異なる信号を得るために、特許文献１記載の従来技術では、組となる複数の単位画素を出力画像の１画素に対応させているので、撮像面上の単位画素と出力画像の画素とが一対一で対応する場合に比べて出力画像の解像度が低下する。
【０００７】
一方、特許文献２記載の第１の実施例では、感度が異なる複数の信号が１つの画素から行走査における異なるタイミングで出力されることから、これら感度が異なる信号を同時化するためのフレームメモリが必要になるために装置が大型化するとともにコスト高となる。また、第２の実施例では、１つの画素から先に出力される信号に対してリセットレベルが後から出力されることになるために、当該先に出力される信号にリセットノイズが乗るという問題がある。
【０００８】
そこで、本発明は、フレームメモリを必要としたり、先に出力される信号にリセットレベルが乗ったりすることなく、１つの画素から感度が異なる複数の信号を得ることが可能な固体撮像装置、固体撮像装置の駆動方法および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、
光電変換で生成した電荷を蓄積する光電変換部と
前記光電変換部の電荷を第１の蓄積部に転送する第１の転送機構と、
前記第１の蓄積部の電荷を第２の蓄積部に転送する第２の転送機構と、
前記第２の蓄積部の電荷に応じた信号を信号線に読み出す読出し機構と、
前記第２の蓄積部をリセットするリセット機構と
を有する単位画素が行列状に２次元配置された固体撮像装置において、
前記光電変換部をリセットし、
その後前記第１の転送機構によって前記光電変換部の電荷を前記第１の蓄積部に転送し、
その後前記第２の転送機構および前記読出し機構によって前記第１の蓄積部の電荷に応じた第１の信号を前記信号線に読み出し、次いで前記第１の転送機構、前記第２の転送機構および前記読出し機構によって前記光電変換部の電荷に応じた第２の信号を前記信号線に読み出すように画素を駆動する
構成を採っている。
【００１０】
メカニカルシャッタを用いた静止画撮像において、
前記光電変換部にはメカニカルシャッタを通して光を入射させ、
前記メカニカルシャッタの開状態において前記光電変換部を全画素同時にリセットし、次いで前記第１の転送機構によって前記光電変換部の電荷を全画素同時に前記第１の蓄積部に転送し、
しかる後、前記メカニカルシャッタの閉状態において前記画素アレイ部の各画素を行単位で順に選択し、前記第２の転送機構および前記読出し機構によって前記第１の信号を前記信号線に読み出し、次いで前記第１の転送機構、前記第２の転送機構および前記読出し機構によって前記第２の信号を前記信号線に読み出しつつ走査する。
このとき、第１の信号の露光期間は前記全画素同時のリセットから前記全画素同時の前記第１の蓄積部への転送までの期間となる。また、第２の信号の露光期間は、引き続いて前記メカニカルシャッタを閉じるまでの期間となる。
これにより、１つの単位画素から露光期間が異なる、即ち感度が異なる第１，第２の信号が得られる。また、全画素の露光期間の同時性が確保されている。
【発明の効果】
【００１１】
本発明によれば、フレームメモリを必要としたり、先に出力される信号にリセットレベルが乗ったりすることなく、１つの単位画素から感度が異なる複数の信号を得ることができる。さらに、静止画撮像において全画素の露光期間の同時性を確保することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明が適用されるＣＭＯＳイメージセンサのシステム構成の概略を示すシステム構成図である。
【図２】単位画素の構成の一例を示す回路図である。
【図３】電荷蓄積部を有する単位画素の断面構造の概略を示す断面図である。
【図４】変形例に係る単位画素の断面構造の概略を示す断面図である。
【図５】本発明による撮像装置の構成の一例を示すブロック図である。
【図６】ローリングシャッタによる行走査の概念図である。
【図７】動画モードでの１Ｈ期間における駆動タイミングを示すタイミングチャートである。
【図８】広ダイナミックレンジ化のための合成処理を行う信号処理部の構成の一例を示すブロック図である。
【図９】ＦＤ信号とＰＤ信号についての光量と信号レベルの関係を示す図である。
【図１０】広ダイナミックレンジ化のための合成処理を行う信号処理部の構成の他の例を示すブロック図である。
【図１１】ＦＤ信号と加重平均の係数βの関係の一例を示す図である。
【図１２】静止画モード時の動作についての動作説明図である。
【発明を実施するための形態】
【００１３】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本発明が適用される固体撮像装置（ＣＭＯＳイメージセンサの例）
１−１．システム構成
１−２．画素構成
２．本発明（実施形態）の特徴部分
３．本発明による電子機器（撮像装置の例）
３−１．システム構成
３−２．動画モード
３−３．静止画モード
３−４．本実施形態の作用効果
【００１４】
＜１．本発明が適用される固体撮像装置＞
［１−１．システム構成］
図１は、本発明が適用される固体撮像装置、例えばＸ−Ｙアドレス型固体撮像装置の一種であるＣＭＯＳイメージセンサのシステム構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または部分的に使用して作成されたイメージセンサである。
【００１５】
本適用例に係るＣＭＯＳイメージセンサ１０は、半導体基板１１上に形成された画素アレイ部１２と、当該画素アレイ部１２と同じ半導体基板１１上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、行走査部１３、カラム処理部１４、列走査部１５およびシステム制御部１６からなる。
【００１６】
画素アレイ部１２は、入射する可視光を光電変換し、その光量に応じた電荷量の信号電荷（光電荷）を発生して内部に蓄積する光電変換素子を有する単位画素（以下、単に「画素」と記述する場合もある）を有し、当該単位画素が行列状に２次元配置されている。単位画素の具体的な構成については後述する。
【００１７】
画素アレイ部１２において、行列状の画素配列に対して画素行ごとに画素駆動線１７が行方向（画素行の画素配列方向）に沿って配線され、画素列ごとに垂直信号線１８が列方向（画素列の画素配列方向）に沿って配線されている。画素駆動線１７は、画素から信号を読み出す駆動を行うための駆動信号を伝送する。図１では、画素駆動線１７について１本の配線として示しているが、１本に限られるものではない。画素駆動線１７の一端は、行走査部１３の各行に対応した出力端に接続されている。
【００１８】
行走査部１３は、シフトレジスタやアドレスデコーダ等によって構成され、画素アレイ部１２の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この行走査部１３はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
【００１９】
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１２の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
【００２０】
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不要な電荷が掃き出されることで、当該光電変換素子がリセットされる。そして、この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００２１】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。
【００２２】
行走査部１３によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１８の各々を通してカラム処理部１４に供給される。カラム処理部１４は、画素アレイ部１２の画素列ごとに、選択行の各画素から垂直信号線１８を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００２３】
具体的には、カラム処理部１４は、単位画素の信号を受けて当該信号に対して、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング）によるノイズ除去や、信号増幅や、ＡＤ（アナログ−デジタル）変換等の信号処理を行う。ノイズ除去処理により、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、ここで例示した信号処理は一例に過ぎず、信号処理としてはこれらに限られるものではない。
【００２４】
列走査部１５は、シフトレジスタやアドレスデコーダ等によって構成され、カラム処理部１４の画素列に対応する単位回路を順番に選択する。この列走査部１５による選択走査により、カラム処理部１４で信号処理された画素信号が順番に水平バス１９に出力され、当該水平バス１９を通して半導体基板１１の外部へ伝送される。
【００２５】
システム制御部１６は、半導体基板１１の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、本ＣＭＯＳイメージセンサ１０の内部情報などのデータを出力する。システム制御部１６さらには、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３、カラム処理部１４および列走査部１５などの周辺回路部の駆動制御を行う。
【００２６】
［１−２．画素構成］
（回路構成）
図２は、単位画素の構成の一例を示す回路図である。図２に示すように、本構成例に係る単位画素２０は、光電変換部である例えばフォトダイオード２１に加えて、例えば電荷蓄積部２２、転送トランジスタ２３、リセットトランジスタ２４、選択トランジスタ２５および増幅トランジスタ２６を有する構成となっている。
【００２７】
ここでは、転送トランジスタ２３、リセットトランジスタ２４、選択トランジスタ２５および増幅トランジスタ２６として、例えばＮチャネルのＭＯＳトランジスタを用いている。ただし、ここで例示した転送トランジスタ２３、リセットトランジスタ２４、選択トランジスタ２５および増幅トランジスタ２６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００２８】
この単位画素２０に対して、画素駆動線１７として、例えば、読出し線１７１、転送線１７２、リセット線１７３および選択線１７４の４本の駆動配線が同一画素行の各画素に対して共通に配線されている。これら読出し線１７１、転送線１７２、リセット線１７３および選択線１７４は、各一端が行走査部１３の各画素行に対応した出力端に画素行単位で接続されている。走査部１３は、読出し線１７１、転送線１７２、リセット線１７３および選択線１７４に対して画素２０を駆動する駆動信号である読出しパルスＲＯＧ、転送パルスＴＲＧ、リセットパルスＲＳＴおよび選択パルスＳＥＬを出力する。
【００２９】
フォトダイオード２１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極側には電荷蓄積部２２が設けられている。
【００３０】
電荷蓄積部２２は、読出しゲート部２２１および蓄積部２２２から構成されている。読出しゲート部２２１は、読出しチャネル２２３と当該読出しチャネル２２３の上に設けられたゲート電極２２４とから構成されている。ゲート電極２２４には、行走査部１３から高レベル（例えば、Ｖｄｄレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）となる読出しパルスＲＯＧが読み出し線１７１を介して与えられる。この読出しパルスＲＯＧがゲート電極２２４に与えられることで、読出しゲート部２２１はフォトダイオード２１に蓄積された信号電荷を読み出す。
【００３１】
蓄積部２２２は、浮遊拡散領域（フローティングディフュージョン領域）からなり、読出しゲート部２２１によってフォトダイオード２１から読み出された信号電荷を一時的に蓄積（保持）する。ここで、読出しゲート部２２１のゲート電極２２４は、読出しチャネル２２３の上だけでなく、蓄積部２２２の上にも延在して設けられている。すなわち、電荷蓄積部２２は、ゲート電極２２４に読出しパルスＲＯＧが印加されたときに、読出しチャネル２２３のポテンシャルと共に蓄積部２２２のポテンシャルも変化することによって電荷を転送するＣＣＤ(Charge Coupled Device)の構成を採っている。
【００３２】
転送トランジスタ２３は、電荷蓄積部２２と増幅トランジスタ２６のゲート電極との間に接続され、ゲート電極が転送線１７２に接続されている。この電荷蓄積部２２と増幅トランジスタ２６のゲート電極とが電気的に繋がったノード２７をＦＤ（フローティングディフュージョン）部と呼ぶ。転送トランジスタ２３のゲート電極には、行走査部１３からＨｉｇｈアクティブの転送パルスＴＲＧが転送線１７２を介して与えられる。転送トランジスタ２２は、転送パルスＴＲＧに応答してオン状態となり、蓄積部２２２に一時的に蓄積された信号電荷をＦＤ部２７に転送する。
【００３３】
リセットトランジスタ２４は、ゲート電極がリセット線１７３に、ドレイン電極が画素電源Ｖｄｄに、ソース電極がＦＤ部２７にそれぞれ接続されている。リセットトランジスタ２４のゲート電極には、行走査部１３からＨｉｇｈアクティブのリセットパルスＲＳＴがリセット線１７３を介して与えられる。リセットトランジスタ２３は、リセットパルスＲＳＴに応答してオン状態となり、ＦＤ部２７内の電荷を画素電源Ｖｄｄに捨てることによって当該ＦＤ部２７をリセットする。
【００３４】
選択トランジスタ２５は、例えば、ゲート電極が選択線１７４に、ドレイン電極が画素電源Ｖｄｄにそれぞれ接続されている。選択トランジスタ２５のゲート電極には、行走査部１３からＨｉｇｈアクティブの選択パルスＳＥＬが選択線１７４を介して与えられる。選択トランジスタ２５は、選択パルスＳＥＬに応答してオン状態となり、画素電源Ｖｄｄを増幅トランジスタ２６のドレイン電極に与えることによって当該増幅トランジスタ２６を活性化状態（単位画素２０を選択状態）とする。
【００３５】
増幅トランジスタ２６は、ゲート電極がＦＤ部２７に、ドレイン電極が選択トランジスタ２５のソース電極に、ソース電極が垂直信号線１８にそれぞれ接続されている。この増幅トランジスタ２６は、フォトダイオード２１での光電変換によって得られる信号を読み出す読出し回路であるソースフォロワ回路の入力部となる。すなわち、増幅トランジスタ２６は、ソース電極が垂直信号線１８に接続されることで、当該垂直信号線１８の一端に接続される電流源（図示せず）とソースフォロワ回路を構成している。
【００３６】
本回路例では、選択トランジスタ２６について、画素電源Ｖｄｄと増幅トランジスタ２６のドレイン電極との間に接続する回路構成としたが、増幅トランジスタ２６のソース電極と垂直信号線１８との間に接続する回路構成を採ることも可能である。
【００３７】
また、単位画素２０としては、転送トランジスタ２３、リセットトランジスタ２４、選択トランジスタ２５および増幅トランジスタ２６の４つのトランジスタからなる画素構成のものに限られるものではない。例えば、選択トランジスタ２５を省略し、画素電源Ｖｄｄの電圧を切り替えることによって画素選択を為す３つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。
【００３８】
（断面構造）
図３は、フォトダイオード２１からＦＤ部２７にかけての断面構造の概略を示す断面図である。図３において、図２と同等部分（対応する部分）には同一符号を付して示している。
【００３９】
フォトダイオード２１は、第１導電型、例えばｐ型ウェル２８上に第１導電型と逆導電型（第２導電型）、例えばｎ型の領域２１１が形成され、表層部にｐ＋領域２１２が形成され、ｎ型領域２１１に光電子を溜める埋込みフォトダイオードである。
【００４０】
電荷蓄積部２２は、フォトダイオード２１に近い側が読出しチャネル２２３となり、フォトダイオード２１から遠い側にｎ型の浮遊拡散領域からなる蓄積部２２２が形成され、読出しチャネル２２３および蓄積部２２２上にゲート電極２２４が設けられた構成となっている。読出しゲート部２２１によってフォトダイオード２１から読み出された（転送された）信号電荷は蓄積部２２２に溜められる。蓄積部２２２となる浮遊拡散領域の不純物濃度は、フォトダイオード２１のｎ型領域２１１と同程度の、完全に空乏化できる程度の濃度となっている。
【００４１】
転送トランジスタ２３は、そのゲート電極２３１が電荷蓄積部２２の蓄積部（浮遊拡散領域）２２２と隣接して設けられ、当該ゲート電極２３１に転送パルスＴＲＧが与えられることによって蓄積部２２２内の電荷をＦＤ部２７に転送する。ＦＤ部２７は、蓄積部２２２よりも濃い濃度、即ちｎ＋領域によって形成されている。フォトダイオード２１以外の領域は、タングステン等の遮光膜２９によって遮光されている。
【００４２】
ここで、電荷蓄積部２２がＣＣＤの構成となっており、フォトダイオード２１→浮遊拡散領域２２２→ＦＤ部２７の転送経路中にコンタクト部が存在しない。したがって、フォトダイオード２１が埋込みフォトダイオードであることと、電荷蓄積部２２がＣＣＤの構成となっていることで、フォトダイオード２１→浮遊拡散領域２２２→ＦＤ部２７の転送経路では、転送残しが生じない完全転送を実現できるようになっている。
【００４３】
なお、本画素構造では、電荷蓄積部２２において、ゲート電極２２４を浮遊拡散領域２２２上にも設けるとしたが、図４に示すように、ゲート電極２２４Ａを読出しチャネル２２１上にのみ設ける構成の単位画素２０Ａとすることも可能である。このように、この画素構成を採る単位画素２０Ａの場合にも、ゲート電極２２４に転送パルスＴＲＧが与えられた際に、読出しチャネル２２３のポテンシャルが深くなることによってフォトダイオード２１内の電荷を蓄積部２２２に転送することができる。
【００４４】
以上説明した単位画素２０の構成（構造）において、電荷蓄積部２２の蓄積部２２２を第１の蓄積部とし、ＦＤ部２７を第２の蓄積部とする。そして、電荷蓄積部２２は、フォトダイオード２１の電荷を第１の蓄積部である蓄積部２２２に転送する第１の転送機構を構成している。
【００４５】
転送トランジスタ２３は、蓄積部２２２の電荷を第２の蓄積部であるＦＤ部２７に転送する第２の転送機構を構成している。リセットトランジスタ２４は、ＦＤ部２７をリセットするリセット機構を構成している。増幅トランジスタ２６は、ＦＤ部２７の電荷に応じた信号を垂直信号線１８に読み出す読出し機構を構成している。
【００４６】
（グローバルシャッタ）
上記構成の単位画素２０は、フォトダイオード２１とＦＤ部２７の間に一時的に信号電荷を蓄積（保持）する電荷蓄積部２２を有することを特徴としている。単位画素２０に電荷蓄積部２２を設ける技術は、周知の技術である（例えば、特開平１１−１７７０７６号公報参照）。
【００４７】
単位画素２０が電荷蓄積部２２を有するＣＭＯＳイメージセンサ１０において、光電変換された信号電荷を全画素同時に読み出して電荷蓄積部２２に蓄積することで、メカニカルシャッタを用いずに全画素一括の電子シャッタ（グローバルシャッタ）を実現する。そして、電荷蓄積部２２に一時的に蓄積された信号電荷については、行走査部１３による走査によって画素行単位で順番に読み出すことになる。
【００４８】
（電荷蓄積部を有する単位画素の不具合）
電荷蓄積部２２を有する単位画素２０では、フォトダイオード２１の信号電荷を電荷蓄積部２２に読み出した後、フォトダイオード２１から電荷蓄積部２２に電荷が溢れ、あらかじめ保持している電荷蓄積部２２の電荷量を変えてしまうという不具合がある。
【００４９】
例えば、フォトダイオード２１が１／１０００秒よりも少し長いくらいの露光時間（蓄積時間）で満杯になる程度の光量のときに、露光時間が１／１０００秒に設定されるとする。そして、フォトダイオード２１で光電変換された信号電荷を全画素同時に読み出して電荷蓄積部２２に蓄積し、しかる後電荷蓄積部２２内の信号電荷を行走査によって順に読み出すのに例えば１／１５秒程度の長い時間がかかるとする。すると、１／１５秒程度の行走査期間のほとんどの期間で、フォトダイオード２１から電荷蓄積部２２に電荷が溢れ続けることになる。
【００５０】
また、単位画素２０内に電荷蓄積部２２を設けることで、電荷蓄積部２２の分だけ画素サイズが大きくなる。画素サイズを電荷蓄積部２２が存在しない場合と同程度にするとなると、電荷蓄積部２２の分だけフォトダイオード２１のサイズを小さくせざるを得ないために、ダイナミックレンジが縮小するという不具合もある。
【００５１】
＜２．本発明（実施形態）の特徴部分＞
本発明の一実施形態に係る固体撮像装置、例えばＣＭＯＳイメージセンサは、単位画素２０が電荷蓄積部２２を有し、当該ＣＭＯＳイメージセンサの撮像面にはメカニカルシャッタを通して入射光が取り込まれることを前提とする。そして、メカニカルシャッタによってグローバルシャッタを実現する一方、電荷蓄積部２２を用いることによってダイナミックレンジの拡大を図る。
【００５２】
すなわち、本実施形態では、メカニカルシャッタを用いない場合に単位画素２０のフォトダイオード２１以外を完全に遮光できないといけないという遮光の問題を解消しつつ、グローバルシャッタとダイナミックレンジ拡大を両立できることを特徴としている。
【００５３】
ここでは、可視光の光量に応じた電荷を物理量として検知する単位画素が行列状に２次元配置されてなるＣＭＯＳイメージセンサの場合を例に挙げて説明したが、これに限られるものではない。すなわち、本発明は、単位画素２０が電荷蓄積部２２を有するＸ−Ｙアドレス方式の固体撮像装置全般に対して適用可能である。
【００５４】
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。そして、本発明に係る固体撮像装置は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置などの電子機器において、その画像取込部（光電変換部）として用いることができる。
【００５５】
＜３．本発明による電子機器＞
［３−１．システム構成］
次に、本実施形態に係る固体撮像装置をメカニカルシャッタとの組合せで用いる本発明による電子機器について説明する。ここでは、電子機器として撮像装置、例えばデジタルスチルカメラの場合を例に挙げて説明するものとする。
【００５６】
図５は、本発明による撮像装置の構成の一例を示すブロック図である。図５に示すように、本発明による撮像装置は、先述したＣＭＯＳイメージセンサ１０に加えて、光学ブロック５１、カメラ信号処理部５２、エンコーダ／デコーダ５３、制御部５４、入力部５５、表示部５６および記録媒体５７を具備する構成となっている。
【００５７】
光学ブロック５１は、被写体からの光をＣＭＯＳイメージセンサ１０に集光するためのレンズ５１１、光の量を調節するための絞り５１２および光を選択的に取り込むためのメカニカルシャッタ５１３などを有している。そして、メカニカルシャッタ５１３によるシャッタ動作によって静止画撮像モード時にグローバルシャッタが実現される。
【００５８】
光学ブロック５１はさらに、レンズ５１１を移動させてフォーカス合わせやズーミングを行うためのレンズ駆動機構、絞り１２を制御するためのアイリス機構およびメカニカルシャッタ５１３を駆動するためのメカニカルシャッタ機構などを具備している。これらの機構部は、制御部５４からの制御信号に基づいて駆動される。
【００５９】
ＣＭＯＳイメージセンサ１０はＸ−Ｙアドレス方式の固体撮像装置であり、制御部５４からの制御信号に応じて、先述した単位画素２０の露光や信号読み出し、リセットなどのタイミング制御が行われる。
【００６０】
カメラ信号処理部５２は、制御部５４による制御の下に、ＣＭＯＳイメージセンサ１０から出力される画像信号に対して、ホワイトバランス調整処理や色補正処理などのカメラ信号処理を施す。
【００６１】
エンコーダ／デコーダ５３は、制御部５４による制御の下で動作し、カメラ信号処理部５２から出力される画像信号に対して、ＪＰＥＧ（Joint Photographic Coding Experts Group)方式などの所定の静止画像データフォーマットで圧縮符号化処理を行う。
【００６２】
また、エンコーダ／デコーダ５３は、制御部５４から供給される静止画像の符号化データに対して伸張復号化処理を行う。さらに、エンコーダ／デコーダ５３において、ＭＰＥＧ(Moving Picture Experts Group)方式などにより、動画像の圧縮符号化／伸張復号化処理を実行可能なようにしてもよい。
【００６３】
制御部５４は、例えば、ＣＰＵ(Central Processing Unit)、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等によって構成されるマイクロコントローラである。そして、制御部５４は、ＲＯＭ等に記憶されたプログラムを実行することにより、本撮像装置の各部を統括的に制御する。
【００６４】
入力部５５は、例えばシャッタレリーズボタンなどの各種操作キーやレバー、ダイヤルなどから構成され、ユーザによる入力操作に応じた各種の制御信号を制御部５４に対して出力する。
【００６５】
表示部５６は、ＬＣＤ（Liquid Crystal Display）などの表示デバイスや、これに対するインタフェース回路などからなり、制御部５４から供給される画像信号から表示デバイスに表示させるための画像信号を生成する。そして、表示部５６は、生成した画像信号を表示デバイスに供給することによって当該表示デバイスに画像を表示させる。
【００６６】
記録媒体５９は、例えば、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)、磁気テープなどとして実現され、エンコーダ／デコーダ５３により符号化された画像データファイルを制御部５４から受け取って記憶する。また、制御部５４からの制御信号を基に指定されたデータを読み出し、制御部５４に対して出力する。
【００６７】
以上では、撮像装置としてデジタルスチルカメラを例に挙げたが、デジタルスチルカメラに限らず、被写体からの入射光を選択的に取り込むメカニカルシャッタを有する撮像装置全般に対して適用可能である。なお、撮像機能を有する電子機器に搭載されるモジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００６８】
［３−２．動画モード］
次に、上記構成の撮像装置、即ちデジタルスチルカメラにおけるモニタリングモードなどの動画モード時の動作について、図２の画素回路を基に説明する。
【００６９】
モニタリングモードなどの動画モードでは、１行ずつ蓄積時間がずれていて画素行間で同時性がないシャッタ動作、即ち画素行ごとに露光の開始および終了を設定するローリングシャッタ動作によってフォトダイオード２１から信号電荷を読み出す。このときの行走査の概念図を図６に示す。行走査部１３による行走査により、第１シャッタ行、第２シャッタ行、読出し行がその順に、図６に示すような関係で順次走査されていく。ここで、第１シャッタ行と第２シャッタ行の行間隔（走査タイミングの間隔）が長く、第２シャッタ行と読出し行の行間隔が短い。
【００７０】
１Ｈ期間（走査が１行にとどまっている期間）における駆動タイミングを図７に示す。第１シャッタ行については、読出しパルスＲＯＧ、転送パルスＴＲＧおよびリセットパルスＲＳＴをアクティブ（高レベル）状態にし、しかる後これらパルスＲＯＧ，ＴＲＧ，ＲＳＴをその順に非アクティブ（低レベル）状態にする。これにより、第１シャッタ行の各画素のフォトダイオード２１および電荷蓄積部２２の蓄積部２２２をリセットする。このリセット動作後、フォトダイオード２１で新たに光電子の蓄積が始まる。
【００７１】
第２シャッタ行については、転送パルスＴＲＧおよびリセットパルスＲＳＴをアクティブ状態にし、しかる後これらパルスＴＲＧ，ＲＳＴをその順に非アクティブ状態にすることで、先ず電荷蓄積部２２の蓄積部２２２をリセットする。次に、読出しパルスＲＯＧをアクティブ状態にすることで、フォトダイオード２１の電荷を電荷蓄積部２２の蓄積部２２２に転送する。このとき転送される電荷は、この画素を第１シャッタ行に対する走査タイミングから、第２シャッタ行に対する走査タイミングまでの期間に光電変換された電荷である。
【００７２】
読出し行については、選択パルスＳＥＬをアクティブ状態することによって画素選択を行う。選択パルスＳＥＬがアクティブ状態の期間において、先ずリセットパルスＲＳＴをアクティブ状態にすることによってＦＤ部２７をリセットする。このリセット時のＦＤ部２７の電圧に対応する信号は第１のリセットレベル（以下、「Ｒｓｔ１レベル」と記述する）として、増幅トランジスタ２６から垂直信号線１８を通してカラム処理部１４に供給される。
【００７３】
次に、転送パルスＴＧＲをアクティブ状態にすることで、転送トランジスタ２３によって電荷蓄積部２２の蓄積部２２２からＦＤ部２７に光電子を転送する。このときの光電子は、第１シャッタ行に対する走査タイミングから第２シャッタ行に対する走査タイミングまでの期間の信号である。この光電子の転送時のＦＤ部２７の電圧に対応する信号は第１の信号レベル（以下、「ＦＤレベル」と記述する）として、増幅トランジスタ２６から垂直信号線１８を通してカラム処理部１４に供給される。
【００７４】
次いで、再びリセットパルスＲＳＴをアクティブ状態にすることによってＦＤ部２７を再度リセットする。このリセット時のＦＤ部２７の電圧に対応する信号は第２のリセットレベル（以下、「Ｒｓｔ２レベル」と記述する）として、増幅トランジスタ２６から垂直信号線１８を通してカラム処理部１４に供給される。
【００７５】
次に、読出しパルスＲＯＧおよび転送パルスＴＲＧをアクティブ状態にし、しかる後、読出しパルスＲＯＧを非アクティブ状態にすることで、フォトダイオード２１の光電子を電荷蓄積部２２を通してＦＤ部２７まで転送する。このとき転送される光電子は、第２シャッタ行に対する走査タイミングから読出し行に対する走査タイミングまでの期間の信号である。そして、このときのＦＤ部２７の電圧に対応する信号は第２の信号レベル（以下、「ＰＤレベル」と記述する）として、増幅トランジスタ２６から垂直信号線１８を通してカラム処理部１４に供給される。
【００７６】
カラム処理部１４は、垂直信号線１８を通して供給されるＦＤレベルとＲｓｔ１レベルの差と、ＰＤレベルとＲｓｔ２レベルの差をとる演算処理を行う。この演算処理によって得られる前者の信号をＦＤ信号、後者の信号をＰＤ信号とすると、ＦＤ信号は第１シャッタ行に対する走査タイミングから第２シャッタ行に対する走査タイミングまでの長い蓄積時間の信号である。したがって、このＦＤ信号は高感度の信号である。一方、ＰＤ信号は第２シャッタ行に対する走査タイミングから読出し行に対する走査タイミングまでの短い蓄積時間の信号である。したがって、このＰＤ信号は低感度の信号である。
【００７７】
そして、この高感度の信号と低感度の信号とを合成処理することにより、ダイナミックレンジの広い信号を得ることができる。この合成処理は、カラム処理部１４内で行うことも可能であるし、チップ（図１の半導体基板１１）の出力段に設けられる出力回路部や、チップ外部の信号処理部（図５のカメラ信号処理部５２）で行うことも可能である。
【００７８】
（広ダイナミックレンジ化のための合成処理）
ここで、広ダイナミックレンジ化のための合成処理の一例について説明する。図８に、広ダイナミックレンジ化のための合成処理を行う合成処理部６０の構成の一例を示す。
【００７９】
本例に係る合成処理部６０は、レベル判定部６１、乗算部６２および信号選択部６３を有する構成となっている。レベル判定部６１は、第１の信号であるＦＤ信号が飽和レベルまたはそれに近くリニアリティーの悪化している大きさにあるか否を基準値と比較することによってレベル判定を行う。乗算部６２は、第２の信号であるＰＤ信号に対して当該ＰＤ信号とＦＤ信号との感度比αを乗算する。
【００８０】
この感度比αについては、例えば、ＰＤ信号の露光期間を決める第２シャッタ行から読出し行までの間隔と、ＦＤ信号の露光期間を決める第１シャッタ行から第２シャッタ行までの間隔との比から求めることができる。
【００８１】
信号選択部６２は、ＦＤ信号と乗算部６２の出力信号とを２入力とし、レベル判定部６１の判定結果に基づいて２入力のいずれか一方を選択して広ダイナミックレンジ化の信号とする。具体的には、信号選択部６２は、ＦＤ信号が飽和レベルまたはそれに近くリニアリティーの悪化している大きさのときは、乗算部６２の出力信号、即ちＰＤ信号×感度比αを選択し、それ以外ではＦＤ信号を選択する。
【００８２】
このように、ＦＤ信号が飽和レベルまたはそれに近い基準値以上のときはＰＤ信号×感度比αを採用し、ＦＤ信号が基準値よりも小さいときはＦＤ信号をそのまま採用することで、広ダイナミックレンジ化のための合成処理を行うことができる。この合成処理部６０によれば、上述したように簡単な信号処理で合成処理を実現でき、回路規模も小さくて済む。したがって、合成処理部６０については、スペース的な制約があるカラム処理部１４にも実装が容易である。
【００８３】
ここで、信号選択部６２によってＰＤ信号×感度比αおよびＦＤ信号の一方を単純に選択すると、ＰＤ信号×感度比αとＦＤ信号のつなぎ目付近でソラリゼーションと呼ばれる信号の段差が生じる懸念がある。この信号の段差を抑えるには、つなぎ目付近の信号が小さい側ではＦＤ信号が重くなるような重み付けをし、つなぎ目付近の信号が大きい側では（ＰＤ信号×感度比α）が重くなるような重み付けをする加重平均処理を行うようにすると良い。
【００８４】
例えば、感度比αがα＝４のとき、ＰＤ信号のレベルはＦＤ信号のレベルの１／４なのでＰＤ信号を４倍にすればよい。加重平均による合成信号は、係数をβとすると、
合成信号＝ＦＤ信号×β＋ＰＤ信号×α×（１−β）
なる式で表わされる。
【００８５】
図９に、ＦＤ信号およびＰＤ信号についての光量と信号レベルの関係を示す。図９において、レベルａはＦＤ信号が小さいことを判断する基準値（第２の基準値）であり、例えば飽和レベルの半分程度に設定される。また、レベルｂはＦＤ信号が飽和レベルまたはそれに近くリニアリティーの悪化している大きさであることを判断する基準値（第１の基準値）である。
【００８６】
上述した加重平均処理は、図１０に示すように、信号選択部６３の後段に加重平均部６４を設けることによって実現できる。具体的には、この加重平均部６４を有する合成処理部６０Ａにおいて、加重平均部６４での信号処理として、ＦＤ信号のレベルに応じた係数βの値を設定し、上記演算処理を行う。
【００８７】
図１１に、ＦＤ信号と係数βの値の関係の一例を示す。ＦＤ信号が基準値ａ以下の小さい信号のときは係数βの値を１とする。ＦＤ信号が基準値ｂ以上、即ち飽和レベルまたはそれに近くリニアリティーの悪化している大きさのときは係数βの値を０とする。ＦＤ信号がａ＜ＦＤ信号＜ｂのときは、ＦＤ信号の大きさに応じて係数βの値を１から０に向けてリニアに変化させる。
【００８８】
このような係数βの値の設定により、加重平均処理は次のようになる。
（１）ＦＤ信号≦ａのときは、
合成信号＝ＦＤ信号
（２）ｂ≦ＦＤ信号
合成信号＝ＰＤ信号×感度比α
（３）ａ＜ＦＤ信号＜ｂ
合成信号＝ＦＤ信号×β＋ＰＤ信号×α×（１−β）
【００８９】
上述した加重平均処理を行うことで、ＰＤ信号×感度比αとＦＤ信号の両方の信号を滑らかにつなげることができるために、ＰＤ信号×感度比αとＦＤ信号のつなぎ目付近での信号の段差を抑えることができる。合成処理部６０，６０Ａによる合成処理については動画だけでなく、後述する静止画でも全く同様である。
【００９０】
上述した動作を行う画素行を、行走査部１３によって順次選択し、ローリングシャッタ動作を実行することで、フレームメモリを必要としたり、先に出力される信号にリセットレベルが乗ったりすることなく、１つの画素から感度が異なる信号を得ることができる。そして、感度が異なる信号、即ち高感度の信号と低感度の信号を合成処理することで、ＣＭＯＳイメージセンサ１０のダイナミックレンジを拡大できる。
【００９１】
特に、１つの画素から感度が異なる信号を得ることで出力画像の解像度の劣化もない。すなわち、撮像面上の単位画素と出力画像の画素とが一対一で対応しているため、互いに隣接する複数の単位画素を組として出力画像の１画素に対応させるようにし、当該組の複数の単位画素から感度の異なる信号を得るという従来技術のような出力画像の解像度の劣化もない。
【００９２】
ここで、先に読み出されるＦＤ信号の方が後に読み出されるＰＤ信号よりも長時間露光の信号であることが好ましい。なぜならば、後に読み出されるＰＤ信号の方が長時間露光の信号であると、その長時間露光期間内にフォトダイオード２１に大光量が入ったとき、フォトダイオード２１から電荷蓄積部２２に電荷が溢れて、蓄積部２２２の電荷量を変えてしまうからである。
【００９３】
したがって、第１シャッタ行から第２シャッタ行までの間隔を長くして、第２シャッタ行から読出し行までの間隔を短くすることで、蓄積部２２２に電荷を保持している後者の時間に、フォトダイオード２１から蓄積部２２２に電荷が溢れにくくすることができる。しかも、後に読み出されるＰＤ信号の方が短時間露光の信号だと、フォトダイオード２１からＦＤ部２７へ電荷蓄積部２２を介して転送する電荷量が少なくて済むためにフォトダイオード２１からの電荷転送が行い易い。
【００９４】
第２シャッタ行に対する走査タイミングから読出し行に対する走査タイミングまでの短い時間にフォトダイオード２１から電荷が溢れるほどの強い光は、ＰＤ信号でさえも飽和しているのが検出されるだけであるため問題ない。したがって、露光時間の長短をこの順にする、即ち先に読み出されるＦＤ信号を後に読み出されるＰＤ信号よりも長時間露光の信号にすることで、フォトダイオード２１から溢れる電荷を他へ逃がすための余分なパスを画素に必ずしも備える必要がなくなる。
【００９５】
また、電荷蓄積部２２において、ゲート電極２２４に印加する読出しパルスＲＯＧについて、Ｌｏｗ側を−１Ｖなどの負電圧とするのが好ましい。読出しパルスＲＯＧのＬｏｗ側を負電圧にすることで、界面に正孔を発生させることができるために、界面からの暗電流の発生を防止することができる。
【００９６】
［３−３．静止画モード］
次に、静止画モード時の動作について図２の画素回路を基に説明する。静止画の場合、動く物体について歪みが発生することが大きな問題となる。したがって、各画素の露光時間に関して同時性を確保する必要がある。本実施形態では、露光時間の同時性の確保についてはメカニカルシャッタによるシャッタ動作を用いる。そして、電荷蓄積部２２については、グローバルシャッタ動作を実現するためではなく、ダイナミックレンジを拡大する目的で用いることを特徴としている。
【００９７】
静止画モード時の動作の具体例について、図１２の動作説明図を用いて説明する。先ず、ＣＭＯＳイメージセンサ１０への入射光路中に配置されたメカニカルシャッタ５１３（図５参照）が開状態（Ｏｐｅｎ）の露光期間において第１一括シャッタ動作を実行する。この第１一括シャッタ動作では、全画素行について読出しパルスＲＯＧ、転送パルスＴＲＧおよびリセットパルスＲＳＴをアクティブ状態にし、しかる後これらパルスＲＯＧ，ＴＲＧ，ＲＳＴをその順に非アクティブ状態にすることで、全画素同時にフォトダイオード２１と電荷蓄積部２２の蓄積部２２２をリセットする。ここで、全画素を完全同時に駆動するのは電源ドロップなどの原因となるため、数十行ずつリセットしていくなどして極短時間で動作を終え、実質的に同時とみなせるようにする技術も公知である。以降、全画素同時というときにはこうした技術も含む。
【００９８】
次に、第２一括シャッタ動作を実行する。この第２一括シャッタ動作では、全画素行について転送パルスＴＲＧおよびリセットパルスＲＳＴをアクティブ状態にし、しかる後これらパルスＴＲＧ，ＲＳＴをその順に非アクティブ状態にすることで、全画素同時にＦＤ部２７をリセットする。そして、リセットパルスＲＳＴが非アクティブ状態になった後に読出しパルスＲＯＧをアクティブ状態にすることで、（ａ）の期間に溜まったフォトダイオード２１の電荷（光電子）を全画素同時に電荷蓄積部２２の蓄積部２２２に転送する。
【００９９】
次に、メカニカルシャッタ５１３を閉状態（Ｃｌｏｓｅ）にすることで、露光期間を終了する。この時点で、フォトダイオード２１には（ｂ）の期間に亘って光電子が溜まっている。ここで、期間（ａ）よりも期間（ｂ）の方を短くする。そして、画素アレイ部１２に対して行走査部１３による読出し行の走査を行う。
【０１００】
読出し行については、動画モード時と同じ動作を行う。具体的には、選択パルスＳＥＬがアクティブ状態の期間において、先ずリセットパルスＲＳＴをアクティブ状態にすることによってＦＤ部２７をリセットし、Ｒｓｔ１レベルを読み出す。次いで、転送パルスＴＧＲをアクティブ状態にすることで、転送トランジスタ２３によって電荷蓄積部２２の蓄積部２２２からＦＤ部２７に光電子を転送し、ＦＤレベルを読み出す。
【０１０１】
次に、リセットパルスＲＳＴをアクティブ状態にすることによってＦＤ部２７を再度リセットし、Ｒｓｔ２レベルを読み出す。次いで、読出しパルスＲＯＧおよび転送パルスＴＲＧをアクティブ状態にし、しかる後、読出しパルスＲＯＧと転送パルスＴＲＧを非アクティブ状態にすることで、フォトダイオード２１の光電子をＦＤ部２７に転送し、ＰＤレベルを読み出す。このようにして、ＦＤレベルおよびＲｓｔ１レベルと、ＰＤレベルおよびＲｓｔ２レベルをカラム処理部１４に対して供給する。
【０１０２】
カラム処理部１４での信号処理についても動画モード時と同様に、ＦＤレベルとＲｓｔ１レベルの差と、ＰＤレベルとＲｓｔ２レベルの差をとる。前者をＦＤ信号、後者をＰＤ信号とすると、ＦＤ信号は、第１一括シャッタの動作タイミングから第２一括シャッタの動作タイミングまでの長い期間（ａ）の信号であり、感度の高い信号である。一方、ＰＤ信号は、第２シャッタ行に対する走査タイミングから読出し行に対する走査タイミングまでの短い期間（ｂ）の信号であり、感度の低い信号である。そして、高感度の信号であるＦＤ信号と低感度の信号であるＰＤ信号を合成処理することで、ダイナミックレンジの広い信号を得ることができる。
【０１０３】
ここで、先に読み出されるＦＤ信号の方が後に読み出されるＰＤ信号よりも長時間露光の信号であることが好ましい。なぜならば、後に読み出されるＰＤ信号の方が長時間露光の信号であると、その長時間露光期間内にフォトダイオード２１に大光量が入ったとき、フォトダイオード２１から電荷蓄積部２２に電荷が溢れて、蓄積部２２２の電荷量を変えてしまうからである。そこで、第１一括シャッタの動作タイミングから第２一括シャッタの動作タイミングまでの期間（ａ）を長くして、第２一括シャッタの動作タイミングからメカニカルシャッタ５１３のＣｌｏｓｅまでの期間（ｂ）を短くする。
【０１０４】
このようにすることで、電荷蓄積部２２の蓄積部２２２に電荷を保持している後者の期間に、フォトダイオード２１から電荷蓄積部２２の蓄積部２２２に電荷が溢れにくくすることができる。しかも、後に読み出されるＰＤ信号の方が短時間露光の信号だと、フォトダイオード２１からＦＤ部２７へ電荷蓄積部２２を介して転送する電荷量が少なくて済むためにフォトダイオード２１からの電荷転送が行い易い。
【０１０５】
第２一括シャッタの動作タイミングからメカニカルシャッタ５１３のＣｌｏｓｅまでの期間（ｂ）にフォトダイオード２１から電荷が溢れることもあり得るが、その場合は、光量が飽和以上と検出されるので問題ない。したがって、露光時間の長短をこの順にする、即ち先に読み出されるＦＤ信号の方を後に読み出されるＰＤ信号よりも長時間露光の信号とすることで、フォトダイオード２１から溢れる電荷を他へ逃がすための余分なパスを画素に必ずしも備える必要がなくなる。
【０１０６】
読出し行の走査については、メカニカルシャッタ５１３を閉じて行うようにしているため、単位画素２０が電荷蓄積部２２を有し、当該電荷蓄積部２２を用いることでグローバルシャッタを実現する従来技術（特開平１１−１７７０７６号公報参照）の不具合を解消することができる。すなわち、読出し走査にかかる長い期間に入る光でフォトダイオード２１から電荷が溢れ出して電荷蓄積部２２の蓄積部２２２の電荷量を変えてしまうという事態は回避できる。
【０１０７】
［３−４．本実施形態の作用効果］
上述したように、単位画素２０がフォトダイオード２１とＦＤ部２７の間に電荷蓄積部２２を有するＣＭＯＳイメージセンサ１０において、電荷蓄積部２２を用いることによってダイナミックレンジを拡大することができる。具体的には、電荷蓄積部２２を利用して感度の異なる複数の信号を得て、これら複数の信号を合成処理することによって広ダイナミックレンジ化を図ることができる。静止画撮像時の画面内の露光期間の同時性についてはメカニカルシャッタ５１３によるシャッタ動作によって確保できる。
【０１０８】
また、１つの単位画素２０から感度が異なる複数の信号を得ることができるために、感度が異なる信号を得るのに複数の画素を用いる場合のような解像度の低下を招くことがない。また、感度が異なる複数の信号が１つの画素から行走査における異なるタイミングで出力される場合のような、感度が異なる信号を同時化するためのフレームメモリが不要になる。
【０１０９】
さらに、感度が異なる信号が同一画素からの信号であるために、異なる画素からの信号である場合のような空間的なずれによる偽色などの影響や、画素間の特性バラツキの影響を受けることなく、広ダイナミックレンジ化のための合成処理を行うことができる。
【０１１０】
また、電荷を一時的に蓄積する電荷蓄積部２２がフォトダイオード２１とＦＤ部２７の間に介在することで次のような作用効果を得ることができる。すなわち、電荷蓄積部２２のゲート電極２２４に印加する読出しパルスＲＯＤのＬｏｗ側を負電圧とすることで、電荷蓄積部２２の表面に正孔を発生させることができるために、界面からの暗電流の発生を低減できる。
【０１１１】
また、ＦＤ部２７をリセットした後に電荷を転送する動作となることにより、高感度・低感度の各信号ともリセットレベルＲｓｔ１，Ｒｓｔ２がＦＤレベル・ＰＤレベルよりも先に出力される読出し処理となる。したがって、１つの画素から先に出力される信号に対してリセットレベルが後から出力される従来技術の場合のようにリセットノイズが乗ることもない。
【０１１２】
前にも述べたが、電荷蓄積部２２としては、浮遊拡散領域２２２上にもゲート電極２２４を設けるＣＣＤ構成のものでなくとも、フォトダイオード２１から読み出した電荷を一時的に保持し、しかる後転送できる構成（機構）のものであれば良い。例えば、もう一つ転送ゲート部と電荷蓄積部を設けるなどの構成を採ることも可能である。
【０１１３】
電荷蓄積部２２において、蓄積部２２の飽和蓄積電荷量については、フォトダイオード２１の電荷を受けられるように、当該フォトダイオード２１よりも少し大きいくらいで良い。このような飽和蓄積電荷量の関係であっても、蓄積時間の比がｎ倍、例えば８倍であれば、ダイナミックレンジを８倍に拡大ができる。ダイナミックレンジを８倍拡大するために、８倍程度の大きな容量の蓄積部２２を設ける必要はない。
【０１１４】
なお、上記実施形態では、１つの単位画素２０から高感度の信号と低感度の信号の感度の異なる２つの信号を得る場合を例に挙げて説明したが、電荷蓄積部２２を複数設けることによって、本発明は１つの単位画素２０から異なる３つ以上の信号を得る場合に対しても同様に適用可能である。
【符号の説明】
【０１１５】
１０…ＣＭＯＳイメージセンサ、１１…半導体基板、１２…画素アレイ部、１３…行走査部、１４…カラム処理部、１５…列走査部、１６…システム制御部、２０，２０Ａ…単位画素、２１…フォトダイオード、２２…電荷蓄積部（第１の転送機構）、２３…転送トランジスタ（第２の転送機構）、２４…リセットトランジスタ（リセット機構）、２５…選択トランジスタ、２６…増幅トランジスタ（読出し機構）、２７…ＦＤ部（フローティングディフュージョン部）、５１…光学ブロック、５２…カメラ信号処理部、５３…エンコーダ／デコーダ、５４…制御部、５５…入力部、５６…表示部、５７…記録媒体、６０，６０Ａ…合成処理部、６１…レベル判定部、６２…乗算部、６３…信号選択部
【図１】
0005625284.tif 000002
【図２】
0005625284.tif 000003
【図３】
0005625284.tif 000004
【図４】
0005625284.tif 000005
【図５】
0005625284.tif 000006
【図６】
0005625284.tif 000007
【図７】
0005625284.tif 000008
【図８】
0005625284.tif 000009
【図９】
0005625284.tif 000010
【図１０】
0005625284.tif 000011
【図１１】
0005625284.tif 000012
【図１２】
0005625284.tif 000013