(57)【特許請求の範囲】
【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に配置される複数のピラーとを備える相変化メモリセルにおいて、
前記複数のピラーは、前記第１電極に電気的に接続されたヒータ材料部分が設けられる第１端部から、前記第２電極に電気的に接続された相変化部分が設けられる第２端部まで延び、前記ヒータ材料部分と前記相変化部分は、前記ピラーの２０ナノメートル未満の幅を有した断面をもって接合され、前記複数のピラーは、１つの前記相変化メモリセルにおいて、２０ナノメートル未満の間隔をもって互いに離間される、相変化メモリセル。
【請求項２】
前記相変化部分は、少なくとも第１材料及び第２材料の２つの群から選択された材料の組み合わせからなり、前記第１材料はＩＢ族、ＩＩＩ族、ＩＶ族、Ｖ族、及びＶＩ族からなる分類グループのうちの１つであり、前記第２材料は前記分類グループのうちの１つであるが、第１材料とは異なる族から選択される、請求項１に記載の相変化メモリセル。
【請求項３】
前記相変化部分は、ゲルマニウムアンチモンテルル、ゲルマニウムテルル、ゲルマニウムアンチモン、ガリウムアンチモンテルル、銀インジウムアンチモンテルル、錫セレン、硫化錫、インジウムセレン、及びインジウムアンチモンセレンからなる群から選択された材料を含んでなる、請求項２に記載の相変化メモリセル。
【請求項４】
第１電極層を基板の上に形成する工程と、
ヒータ材料層を前記第１電極層の上方に形成する工程と、
相変化材料層を前記第１電極層の上方に形成する工程と、
ナノクラスターを前記ヒータ材料層の上に、かつ前記相変化材料層の上に、前記ナノクラスターによってパターンが画定されるように設ける工程と、
前記相変化材料層を厚さ全体に亘って前記パターンの通りにエッチングする工程と、
前記ヒータ材料層を、前記ヒータ材料層の厚さの少なくとも一部分に亘って前記パターンの通りにエッチングする工程と、
前記複数のピラーのそれぞれに電気的に接続される第２電極を形成する工程とを備え、
前記複数のピラーは、前記第１電極に電気的に接続されたヒータ材料部分が設けられる第１端部から、前記第２電極に電気的に接続された相変化部分が設けられる第２端部まで延び、前記ヒータ材料部分と前記相変化部分は、前記ピラーの２０ナノメートル未満の幅を有した断面をもって接合され、前記複数のピラーは、１つの前記相変化メモリセルにおいて、２０ナノメートル未満の間隔をもって互いに離間される、相変化メモリセルの製造方法。
【請求項５】
第１電極層を基板の上に形成する工程と、
ヒータ材料層を前記第１電極層の上方に形成する工程と、
相変化材料層を前記第１電極層の上方に形成する工程と、
ジブロックコポリマーを前記ヒータ材料層の上に、かつ前記相変化材料層の上に、前記ジブロックコポリマーによってパターンが画定されるように設ける工程と、
前記相変化材料層を厚さ全体に亘って前記パターンの通りにエッチングする工程と、
前記ヒータ材料層を、前記ヒータ材料層の厚さの少なくとも一部分に亘って前記パターンの通りにエッチングする工程と、
前記複数のピラーのそれぞれに電気的に接続される第２電極を形成する工程とを備え、
前記複数のピラーは、前記第１電極に電気的に接続されたヒータ材料部分が設けられる第１端部から、前記第２電極に電気的に接続された相変化部分が設けられる第２端部まで延び、前記ヒータ材料部分と前記相変化部分は、前記ピラーの２０ナノメートル未満の幅を有した断面をもって接合され、前記複数のピラーは、１つの前記相変化メモリセルにおいて、２０ナノメートル未満の間隔をもって互いに離間される、相変化メモリセルの製造方法。
【請求項６】
前記ナノクラスターはシリコン、ゲルマニウム、金、パラジウム、及び白金からなる群から選択される、請求項４に記載の相変化メモリセルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して半導体素子に関し、特に相変化メモリに関する。
【背景技術】
【０００２】
相変化メモリは、相変化材料を利用して情報を記憶するメモリである。情報は、相変化材料構造に記憶され、この場合、相変化材料の相が、メモリセルに保持されている値を反映している。１つのタイプの相変化メモリでは、メモリセルの相変化材料がアモルファス相となることにより第１の値を保持し、そして結晶相となることにより第２の値を保持することができる。これらの異なる相の各相によって抵抗値が相違し、この抵抗値を測定することにより保持されている値を求めることができる。
【０００３】
幾つかのタイプの相変化メモリは、メモリセルの相変化構造の相を変化させるために十分大きい熱を発生させるヒータ構造を含む。熱は、ヒータ構造に電流を流すことにより発生させるが、この場合、ヒータ構造の比較的高い抵抗率によって熱を、電流が当該構造を流れている状態で発生させる。幾つかのタイプの相変化メモリでは、ヒータ構造における熱発生量及び熱発生期間で、相変化材料がアモルファス相または結晶相のいずれに変化するかを制御する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
望まれるのは、改良型相変化メモリセルである。
【課題を解決するための手段】
【０００５】
複数のピラー構造を有する相変化メモリセルのヒータ構造を実現することにより、幾つかの実施形態においては、さらに効率の高い加熱を行なって相変化材料の相状態を変化させる相変化メモリセルを実現することができる。
【図面の簡単な説明】
【０００６】
【図１】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図２】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図３】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図４】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図５】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図６】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図７】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図８】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図９】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図１０】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図１１】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図１２】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図１３】本発明の１つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図１４】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図１５】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図１６】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図１７】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図１８】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図１９】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図２０】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図２１】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図２２】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【図２３】本発明のさらに別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。
【発明を実施するための形態】
【０００７】
添付の図面を参照することにより本発明に対する理解を一層深めることができ、そして本発明の多くの目的、特徴、及び利点がこの技術分野の当業者には明らかになるであろう。
【０００８】
特に断らない限り、同じ参照記号を異なる図面において使用して、同じアイテムを示すようにしている。これらの図は必ずしも寸法通りには描かれていない。
以下に、本発明を実施するための形態についての詳細な説明が開示される。当該説明は、本発明を例示するために行なわれるのであり、制限的に解釈されるべきではない。
【０００９】
図１は、相変化メモリセルを形成するために使用されるウェハ１０１の切欠き側面図である。ウェハ１０１は基板１０３を含む。基板１０３は、種々の材料、例えば半導体材料（シリコン、シリコンゲルマニウム）または誘電体材料により形成することができる。幾つかの実施形態では、基板１０３はバルク材料を含むことができるか、またはセミコンダクターオンインシュレータ（ＳＯＩ）基板のような、異なる材料からなる複数の層を含むことができる。
【００１０】
１つの実施形態では、基板１０３は活性半導体材料を含み、この活性半導体材料の中に、トランジスタ及びダイオード（図示せず）が形成される。
誘電体層１０５を基板１０３の上に設ける。１つの実施形態では、層１０５は誘電体材料、例えば二酸化シリコン、ＴＥＯＳを含む。幾つかの実施形態では、トランジスタのゲート及びコンタクトは、層１０５と同じ高さに設けることができる。
【００１１】
図示の実施形態では、層１０７は、ウェハ１０１の配線部分の第１金属層である。他の実施形態では、層１０７は、より高い位置に設けて、配線部分の第１金属層と最終金属層との間の金属層とすることができる。層１０７は導電性電極１０８及び１１２を含み、これらの電極は誘電体１１０を介して分離される。電極１０８及び１１２は、銅、アルミニウム、または金のような導電材料により形成される。電極１０８及び１１２はバリア層（図示せず）を含むことができる。幾つかの実施形態では、第１金属層は、メモリセル群をウェハのトランジスタ群に電気的に接続する導電配線を含む。
【００１２】
ヒータ材料層１０９を層１０７の上に設ける。層１０９はヒータ材料により形成され、このヒータ材料は、電流が当該材料を流れるときに比較的多い量の熱を発生する。ヒータ材料の例として、窒化チタン、窒化チタンアルミニウム、チタンタングステン、窒化タンタル、窒化タンタルシリコン、窒化タングステンを挙げることができる。ヒータ材料の幾つかの例として、チタン、アルミニウム、窒素、シリコン、タンタル、またはタングステンを挙げることができる。幾つかの例では、ヒータ材料は電流を流すが、比較的高い抵抗を示すので、比較的多い量の熱が、電流が材料を流れるときに発生する。１つの実施形態では、層１０９は５０〜５００ナノメートルの範囲の厚さを有するが、他の実施形態では他の厚さを有することができる。
【００１３】
１つの実施形態では、層１０９は、ヒータ材料の堆積後に堆積させる導電性バリア及び／又は接着層、例えば五酸化タンタル、窒化タンタルシリコン、または窒化タンタル（例えば、３〜５ｎｍ）を含むことができる。
【００１４】
相変化材料層１１１を層１０９の上に設ける。相変化材料層は、熱がヒータ材料層１０９から発生するのに応答して相を変化させる（例えば、アモルファス相と結晶相との間で）材料により形成される。相変化材料は、当該材料の相によって変わる異なる抵抗値を示す。１つの実施形態では、相変化材料は、少なくとも２つの材料の組み合わせを含み、この場合、第１材料はIＢ族材料、III族材料、IＶ族材料、Ｖ族材料、及びＶI族材料からなる分類グループのうちの１つであり、そして第２材料は当該分類グループのうちの１つであるが、第１材料とは分類グループの族が同じではない。相変化材料部分は、ゲルマニウム、アンチモン、及びテルルからなるグループのうちの少なくとも１つを含む。相変化材料の例として、ゲルマニウムアンチモンテルル、ゲルマニウムテルル、ゲルマニウムアンチモン、ガリウムアンチモンテルル、銀インジウムアンチモンテルル、錫セレン、硫化錫、インジウムセレン、インジウムアンチモンセレンを挙げることができる。１つの実施形態では、層１１１は２０〜１００ナノメートルの範囲の厚さを有するが、他の実施形態では他の厚さとすることができる。
【００１５】
キャップ層１１４を層１１１の上に設け、そして例えば、窒化物により形成する。キャップ層１１４は研磨停止層として後続のプロセスにおいて利用される。キャップ層１１４は５０〜２００ナノメートルの範囲の厚さを有するが、他の実施形態では他の厚さとすることができる。
【００１６】
層１１３を層１１４の上に設ける。層１１３は、層１１１及び１０９を後続のプロセスにおいてパターニングするためのマスク層として利用される。１つの実施形態では、層１１３はシリコン酸化物により形成され、そして１０〜１００ナノメートルの範囲の厚さを有するが、他の実施形態では他の厚さとすることができる。
【００１７】
ナノクラスター層１１５を層１１３の上に設ける。ナノクラスター１１５は、１つの材料からなる不連続構造である。１つの実施形態では、ナノクラスター１１５はシリコンナノクラスターであるが、他の実施形態では他の材料（例えば、ゲルマニウム、または金、パラジウム、白金のような金属）により形成することができる。１つの実施形態では、ナノクラスターは、３〜２０ナノメートルの範囲の幅１１９を有するが、他の実施形態では他の幅を有することができる。幾つかの実施形態では、これらのナノクラスターは、３〜５０ナノメートルの範囲（間隔１１７）で離間するが、他の実施形態では他の間隔とすることができる。
【００１８】
１つの実施形態では、ナノクラスターは、化学気相堆積法により、シランまたはジシランを前駆体として使用して形成することができる。幅１１９及び間隔１１７は、堆積温度及び処理時間を制御することにより制御される。ナノクラスターは、堆積時間を長くすることによりさらに大きくすることができ、そして堆積の温度を高くすることにより、より広い間隔とすることができる。ナノクラスターがシリコンである１つの実施形態では、ナノクラスターは、化学気相堆積プロセスにより、４５０〜５００℃の範囲の温度で、かつ当該温度において５０〜２５０秒の範囲の時間で形成されることにより、１０ｎｍの幅、及び１２ｎｍの間隔を有するシリコンナノクラスターが得られる。
【００１９】
他の実施形態では、ナノクラスター１１５を前もって形成し、そして層１１３の上にスピン塗布することができる。
図２は、層１１３をパターニングしてナノピラーマスク構造２０１を層１１３上のナノクラスター１１５のパターンの通りに形成した後のウェハ１０１の側面図を示している。１つの実施形態では、構造２０１は幅１１９と同様の幅、及び間隔１１７と同様の間隔を有する。１つの実施形態では、構造２０１は、層１１３の材料に対して選択性を有し、かつナノクラスター１１５の材料に対して選択性を有するエッチング化学種で層１１３に対して異方性エッチングを行なうことにより形成される。
【００２０】
図３は、層１１４，１１１，１０９を、構造２０１から形成されたパターンの通りにパターニングした後のウェハ１０１の一部切欠き側面図を示している。図３に示すように、相変化構造３０３及びヒータ構造３０５からなる複数のピラー３０１が当該パターニングにより形成される。これらの構造は、幅１１９と比較的同じである幅、及び間隔１１７と比較的同じである間隔を有する。ピラー３０１は、層１１４，１１１，１０９に対して、これらの材料に対して選択性を有するエッチング化学種で異方性エッチングを行なうことにより形成される。例えば、層１１１がゲルマニウムアンチモンテルルにより形成される場合、アルゴン、塩素、及びＣＦ４からなるエッチング化学種を使用することができる。層１０９が窒化チタンにより形成される場合、ＣＦ４及びアルゴンからなる、またはＢＣｌ３及びアルゴンからなるエッチング化学種を使用することができる。
【００２１】
図４は、構造２０１及びナノクラスター１１５を除去した後のウェハ１０１の図を示している。構造２０１が酸化物により形成される１つの実施形態では、これらのピラーは希ＨＦ酸でエッチングすることにより除去することができる。
【００２２】
図５では、誘電体材料（例えば、シリコン酸化物、ＴＥＯＳ）からなる層５０１がウェハ１０１の上に形成される。１つの実施形態では、層５０１は化学気相堆積プロセス（ＣＶＤ）により形成されるが、他のプロセスにより形成してもよい。層５０１はナノピラー３０１よりも高い高さになるように形成される。
【００２３】
図６は、ウェハ１０１に対して、層１１４の構造３０４を平坦化停止構造として利用する平坦化プロセス（例えば、化学的機械研磨（ＣＭＰ））を適用した後のウェハ１０１を示している。
【００２４】
図７は、マスク層７０１（例えば、窒化物）を、ウェハ１０１の平坦化表面に堆積させた後のウェハ１０１を示している。１つの実施形態では、層７０１は、５０〜１００ｎｍの範囲の厚さを有するが、他の実施形態では他の厚さを有することができる。
【００２５】
図８は、層７０１をパターニングしてマスク構造８０１及び８０３を形成した後のウェハ１０１を示しており、これらのマスク構造を使用して、２つの相変化メモリセルのヒータ構造及び相変化材料構造をそれぞれ画定することになる。
【００２６】
図９では、ピラー３０１及び層５０１のうち、マスク構造８０１及び８０３によって覆われない領域を除去して電極１０８及び１１２を露出させ、そして誘電体１１０の一部分を露出させる。１つの実施形態では、これらの構造は、これらの構造に対して選択性を有するエッチャントにより除去される。幾つかの実施形態では、層５０１を除去するために使用されるエッチャントで、誘電体１１０の或る部分が除去される可能性もある。
【００２７】
図１０は、誘電体層１００１をウェハ１０１の上に形成し、次にマスク構造８０１及び８０３を平坦化停止構造として使用して平坦化した後のウェハ１０１の図を示している。１つの実施形態では、層１００１はシリコン酸化物またはＴＥＯＳにより形成されるが、他の実施形態では、他の材料により形成することができる。
【００２８】
図１１は、マスク構造８０１及び８０３、及びキャップ構造３０４を除去して（例えば、窒化物に対して選択性のあるウェットエッチングにより）、ピラー３０１の構造３０３の上部を露出させた後のウェハ１０１の図を示している。
【００２９】
図１２は、開口部１２０１及び１２０３を形成して電極１０８及び１１２をそれぞれ露出させた後のウェハ１０１を示している。開口部１２０１及び１２０３を形成するに当たって、マスク層（図示せず）をウェハ１０１の上に形成し、そしてパターニングしてこれらの開口部を形成する。
【００３０】
図１３は、導電材料（例えば、銅、アルミニウム、または金）からなる層をウェハ１０１の上に堆積させ、次に平坦化して電極１３０１及び１３０５、及びコンタクト１３０３及び１３０７を形成した後のウェハ１０１を示している。１つの実施形態では、これらの構造はバリア層（図示せず）を含むことができる。１つの実施形態では、電極１３０１及び１３０５は、ウェハ１０１の上側金属層（例えば、第２または第３金属層）の導電配線構造の一部として形成することができる。他の実施形態では、上側金属層は、電極１３０１及び１３０５の上に設けられ、かつこれらの電極に電気的に接続される導電配線を含むことができる。
【００３１】
図１３は、ピラー３０１の複数のヒータ構造３０５を含むヒータを有し、かつピラー３０１の複数の相変化構造３０３に用いられる相変化材料を有する２つの相変化メモリセル１３１１及び１３１３を示している。
【００３２】
図示の実施形態では、セル１３１１のメモリ構造に対する書き込みは、書き込み電流を電極１０８に流し、この電流がヒータ構造３０５及び相変化構造３０３を流れて電極１３０１に達することにより行なわれる。電極１０８に供給される電流の一部が当該セルのピラー３０１の各ヒータ構造３０５を流れて熱を発生させることにより、当該セルのピラーの当該セルに対応する相変化構造３０３の相を変化させる。１つの実施形態では、構造３０３をアモルファスにするために、比較的大きい電流を電極１０８に比較的短い期間に亘って流す。この大きい電流により、比較的多い量の熱が構造３０５によって比較的短い期間に亘って発生する。構造３０３を結晶にするために、比較的小さい電流を電極１０８に比較的長い期間に亘って流す。この電流により、比較的少ない量の熱が構造３０５内に比較的長い期間に亘って発生する。
【００３３】
１つの実施形態では、ヒータ構造及び相変化構造の両方を含む複数のピラーを１つのセルに設けることにより、相変化構造に対するさらに効率の高い加熱、及びさらに完全なアモルファス化が可能になる。さらに、この実施形態では、相変化材料は決して、当該セルのヒータ構造の側方に位置する構成部分を持つことがない。例えば、図１３では、各相変化構造３０３は、対応するヒータ構造３０５の上にしか設けられない。相変化構造３０３には、ヒータ構造３０５の領域から側方に延びる部分は設けられない。
【００３４】
図示の実施形態では、構造３０５の側方に構造３０３の相変化材料を設けないようにすることにより、幾つかの実施形態においては、相変化材料がアモルファス状態になっている場合に、電流リーク経路が、アモルファス基質の中に埋め込まれた結晶材料の複数の核により発生する確率を低くすることができる。例えば、セル１３１１の複数の相変化構造３０３の全てが単一層状に接続されるとすると、相変化材料はピラー３０１のヒータ構造の側方に設けられることになる。このような場合には、ヒータ構造３０５の側方に位置する材料はアモルファス化され難い。このような状態によってリーク電流が大きくなる可能性がある。
【００３５】
さらに、アモルファス相が望ましい場合に複数の結晶構造が１つの材料内に存在すると、ビット完全性が経時的に失われる可能性がある（特に、動作温度が上昇したときに）。これらの結晶構造がシードとして作用することにより、アモルファス材料の不所望の結晶化が生じる可能性がある。アモルファス化がより完全に進行した場合、不所望の結晶化の確率は低くなる。
【００３６】
１つの実施形態では、電極１０８及び１１２は、ワード線に接続されるゲートを有するトランジスタ（図示せず）に電気的に接続される。電極１３０１及び１３０５は、ビット線に電気的に接続することができる。しかしながら、１つのメモリセルのこれらの電極は、他の実施形態では異なる構成にすることができる。例えば、幾つかの実施形態では、電極１０８及び１１２は、トランジスタの電流電極（例えば、ＦＥＴのソースまたはドレイン）に電気的に接続することができる。１つの実施形態では、ヒータ材料層１０９は、トランジスタの電流電極の上に形成することができる。１つのこのような例では、層１０９は、電流電極のシリサイドの上に形成されることになる。
【００３７】
別の実施形態では、導電性電極１０８及び１１２は、ウェハのより高い位置の金属層に設けてもよい。
図１３に示す工程の後、さらに別のプロセスをウェハ１０１に対して行なうことができる。例えば、層間誘電体及び追加金属層のようなさらに別の構造をウェハ１０１の上に形成することができる。また、ボンディングパッドまたは他の外部電気導体、及びパッシベーション層をウェハ１０１の上に形成することができる。その後、ウェハ１０１を個片化して（例えば、ウェハダイシングソーで）複数の集積回路とすることができ、この場合、各集積回路は、メモリセル１３１１及び１３１３と同様の複数のメモリセルを含む。幾つかの実施形態では、これらのメモリセルは１つ以上のアレイとして配置される。しかしながら、他の集積回路は他の実施形態においては他の配置を有することができるか、または他の構造を含むことができる。
【００３８】
幾つかの実施形態では、ピラー３０１をパターニングするためのナノクラスターを使用することにより、２０ｎｍ未満の幅を有するピラーの形成が可能になる。このような微細なピラーを形成することにより、相変化メモリセルをアモルファス化するために必要な電流の低減が可能になる。ヒータ構造の幅が狭くなることにより、これらの構造の高抵抗化が実現するので、大きいヒータ構造を持つメモリセルよりも、同じ大きさの電流でより多量の熱を発生させることができる。さらに、ナノクラスターをパターニングに使用することにより、相変化構造に２０ｎｍ未満の幅を持たせることができる。
【００３９】
別の実施形態では、層１１３は、ジブロックコポリマーをナノクラスター１１５の代わりに使用することによりパターニングしてもよい。このような実施形態では、ジブロックコポリマーを層１１３の上にスピン塗布し、そして次に、アニールして、２つのポリマーが明確に定義された複数の構造に相分離するようにする。これらのポリマーのうちの１つのポリマーの構造をエッチング除去して、第２ポリマーの相分離構造を残す。次に、これらの相分離構造を使用して下地層をパターニングすることによりピラーを形成する。幾つかの実施形態においてコポリマーを利用する場合には、２０ナノメートルという短い幅を有するピラーを実現することができる。
【００４０】
幾つかの実施形態では、相変化材料構造３０３を書き込み中に結晶化させるために、大きい電流を流すことにより、複数の相変化材料構造３０３の全てを完全に溶融させ、続いて、電流を緩い傾斜で直線的に減少させることにより相変化材料を結晶化させる。１つの実施形態では、電流は、相変化材料の融点を超える温度を作り出すために十分大きい値である。直線的に減少させるために要する時間は、材料によっても変わる。
【００４１】
図１４〜２２は、本発明の別の実施形態の種々の部分側面図を示している。この実施形態では、相変化材料は、各ピラーに対応して形成されるというのではなく、これらのヒータ構造のピラーとピラーとの間を形成する材料層として堆積させる。
【００４２】
図１４は、ウェハ１４００の部分側面図を示している。ウェハ１４００は基板１４０１と、誘電体層１４０３と、誘電体１４０６を介して絶縁される導電性電極１４０５を含む第１金属層１４０４と、を含む。ヒータ材料層１４０７を層１４０４の上に設ける。層１４０７は層１０９と同様とすることができる。マスク層１４０９（例えば、窒化物）を層１４０７の上に形成する。ナノクラスター１４１１を層１４０９の上に設ける。１つの実施形態では、ナノクラスター１４１１は、同様の幅及び間隔を有することを含め、ナノクラスター１１５と同様である。
【００４３】
図１５は、層１４０９及び１４０７を、ナノクラスター１４１１のパターンの通りにパターニングしてピラー１５０１を形成した後のウェハ１４００を示している。各ピラー１５０１はマスク構造１５０３及びヒータ構造１５０５を含む。
【００４４】
図１６は、構造１５０３及びナノクラスター１４１１を除去した（例えば、層１４０９の材料に対して選択性を示すエッチャントによるウェットエッチングにより）後のウェハ１４００を示している。
【００４５】
図１７は、相変化材料層１７０１をウェハ１４００の上に堆積させ、続いて、キャップ材料層１７０３（例えば、窒化物）を堆積させた後のウェハ１４００を示している。１つの実施形態では、層１７０１は、層１１１に関して上に説明した材料と同様の材料により形成される。１つの実施形態では、層１７０１は、物理気相堆積法（ＰＶＤ）により堆積させ、この場合、相変化材料をこれらのヒータ構造１５０５の間に堆積させる。１つの実施形態では、層１７０１は、ヒータ構造１５０５の上部を３〜５ｎｍの厚さで覆うために十分な厚さを有する。しかしながら、他の厚さを他の実施形態において使用してもよい。
【００４６】
図１８は、層１７０３、層１７０１、及び構造１５０５をパターニングすることにより、電極１４０５及び誘電体１４０６の一部分が露出したままになった後のウェハ１４００を示している。
【００４７】
図１９は、誘電体材料層１９０１をウェハ１４００の上に形成し、そして層１７０３を平坦化停止層として使用して平坦化した後のウェハ１４００を示している。
図２０は、層１７０３を除去して層１７０１を露出させた後のウェハ１４００を示している。幾つかの実施形態では、層１７０１は、タングステンまたは窒化チタンのような導電性バリアキャップ層を含むことができる。このような場合には、層１７０３を除去するためのエッチングプロセスは導電性バリアキャップ層で停止するので、下地となる層１７０１の材料をエッチング化学種から保護することができる。
【００４８】
図２１は、開口部２１０１を形成して電極１４０５を露出させた後のウェハ１４００を示している。この電極は、マスク層（図示せず）をパターニングして開口部を形成し、次に層１９０１の材料を、パターニング済みマスク層を使用して除去することにより露出する。その後、パターニング済みマスク層を除去する。
【００４９】
図２２は、電極２２０１及びコンタクト２２０３を形成した後のウェハ１４００を示している。電極２２０１及びコンタクト２２０３は、導電材料（例えば、銅、金、アルミニウム）層をウェハ１４００の上に堆積させ、続いて、層１９０１を平坦化停止層として使用して平坦化を行なうことにより形成される。幾つかの実施形態では、コンタクト２２０３及び電極２２０１はバリア層（図示せず）を含むことができる。
【００５０】
メモリセル２２００は、各ヒータ構造が相変化材料層１７０１により取り囲まれる構成の複数のヒータ構造１５０５を有する構造を含む。複数のピラー構造が相変化材料により取り囲まれる構成のヒータを設けることにより、ヒータ表面に対する相変化材料表面の接触面積をより大きくすることができる。従って、相変化材料層１７０１のアモルファス化を書き込みアモルファス化プロセス中に促進することができるが、これは、当該層のより広範な部分が、層１７０１がヒータ構造の上方に設けられる場合とは異なり、ヒータ構造と接触しているからである。幾つかの実施形態では、相変化材料のアモルファス化を促進するこの能力によって、セルの高温における信頼性が高くなる。さらに、この構成によって、ヒータ構造１５０５により発生する熱の利用効率を高めることができるが、これは、ヒータ構造が、当該構造の上方に位置する（図１３の実施形態の場合と同じように）だけでなく側方にも位置する相変化材料を加熱するからである。幾つかの実施形態では、ヒータ材料からなる複数のピラーによって、相変化材料層１７０１をアモルファス化するために必要な電流の大きさを小さくすることができる。
【００５１】
変形を図２２の実施形態に加えてもよい。例えば、図２３は、ウェハ１４００と同様のウェハ２３００を示しており、このウェハ２３００は、基板１４０１、層１４０３、誘電体１４０６、電極１４０５、誘電体１９０１、コンタクト２２０３、及び電極２２０１のそれぞれと同様の基板２３０１、層２３０３、誘電体２３０７、電極２３０５、誘電体２３２３、コンタクト２３２１、及び電極２３１９を有する。
【００５２】
しかしながら、図２３の実施形態では、ヒータ材料（図１４の層１４０７と同様の材料とすることができる）からなる層２３１１は、電極２３０５の位置まで完全にはエッチングされない。そうではなく、ヒータ層２３１１を所定の時間に亘ってエッチングして、エッチングされない層部分２３１３の上に位置するヒータピラー構造２３１５を設ける。このような実施形態とすることにより、相変化材料２３１７は電極２３０５に接触しない。従って、全ての書き込み電流が層２３１１のヒータ材料を、層２３１７を流れる前に流れなければならない。
【００５３】
幾つかの実施形態では、層２３１１は、ヒータ材料（例えば、チタンタングステン及び窒化チタン）からなる２つの選択エッチング可能層により形成することができ、この場合、上部層をエッチングしてピラー構造（例えば、構造２３１５のような）を形成し、そして下部層をエッチングすることなく、当該下部層が部分２３１３のように残るようにする。この実施形態では、ヒータピラー構造２３１５を形成するためのエッチングは、時限エッチングまたは時間制限エッチングではない。
【００５４】
幾つかの実施形態では、図１３のピラー３０１は、ヒータ材料のうち、部分２３１３と同様の部分の上に設けられる。
図２２の別の実施形態では、層１７０１を平坦化することができる。幾つかの実施形態では、平坦化停止材料を、複数の構造１５０５の各構造の上に設ける。幾つかの実施形態では、電極２２０１が平坦化停止材料に接触する。幾つかの実施形態では、この平坦化停止材料を誘電体材料とすることにより、電極２２０１がこれらの構造１５０５に接触することがないようにする。これらの同じ変形を図２３の実施形態に加えることができる。
【００５５】
図１３，２２，及び２３のさらに別の変形として、ヒータ構造及び相変化構造の位置は逆にしてもよい。図１３を参照すると、このような変形の１つの例では、ピラー構造３０５を相変化材料とし、そしてピラー構造３０３をヒータ材料とする。図２２を参照すると、このような変形の別の例では、構造１５０５を相変化材料とし、そして層１７０１をヒータ材料とする。図２３を参照すると、このような変形の別の例では、層２３１１を相変化材料とし、そして層２３１７をヒータ材料とする。
【００５６】
ピラー群の間隔が２０ｎｍ未満の複数のピラーを設けることにより、非常に多くのヒータピラーを各セルに組み込むことができる。従って、隣接するヒータピラーの間隔が広い場合とは異なり、より多くのヒータピラーが層１７０１に接触するので、相変化層１７０１のアモルファス化を書き込みアモルファス化プロセス中に促進することができる。他の実施形態では、１つの相変化メモリセル内のピラーの数は、図示の数よりも少ない数とすることができる。
【００５７】
１つの実施形態では、相変化メモリセルは第１電極と、第２電極と、そして第１電極と第２電極との間に位置する複数のピラーと、を含む。複数のピラーの各ピラーは、第１電極に電気的に接続される第１端部と、そして第２電極に電気的に接続される第２端部と、を有する。複数のピラーの各ピラーは、ヒータ材料部分及び相変化材料部分を含む。複数のピラーと前記第１電極との間にヒータ材料からなる基台をさらに備えることもできる。
【００５８】
別の実施形態では、相変化メモリセルを形成する方法は、第１電極層を基板の上に形成する工程と、第１電極層に電気的に接続され、かつ第１電極層の上に位置するように複数のピラーを形成する工程と、を含む。複数のピラーの各ピラーは、相変化材料部分及びヒータ材料部分を含む。本方法はさらに、複数のピラーの各ピラーに電気的に接続される第２電極を形成する工程を含む。
【００５９】
別の実施形態では、相変化メモリセルは第１電極と、第２電極と、そして第１電極と第２電極との間の複数のピラーと、を含む。複数のピラーの各ピラーは、第１電極に電気的に接続される第１端部と、そして第２電極に電気的に接続される第２端部と、を含む。複数のピラーの各ピラーは、ヒータ材料部分及び相変化材料部分を含み、そして複数のピラーの各ピラーは、２０ナノメートル未満の幅を有する。相変化メモリセルはさらに、絶縁材料を複数のピラーの各ピラーの周りに含む。
【００６０】
本発明の特定の実施形態を示し、そして説明してきたが、この技術分野の当業者であれば、本明細書において提供される示唆に基づいて、さらに別の変更及び変形を、本発明、及び本発明の広義の態様から逸脱しない限り加えることができ、従って、添付の請求項は、これらの請求項の範囲に、全てのこのような変更及び変形を、これらの変更及び変形が本発明の真の思想及び範囲に含まれるものとして包含するものであることが理解できるであろう。
【図１】
0005429644.tif 000002
【図２】
0005429644.tif 000003
【図３】
0005429644.tif 000004
【図４】
0005429644.tif 000005
【図５】
0005429644.tif 000006
【図６】
0005429644.tif 000007
【図７】
0005429644.tif 000008
【図８】
0005429644.tif 000009
【図９】
0005429644.tif 000010
【図１０】
0005429644.tif 000011
【図１１】
0005429644.tif 000012
【図１２】
0005429644.tif 000013
【図１３】
0005429644.tif 000014
【図１４】
0005429644.tif 000015
【図１５】
0005429644.tif 000016
【図１６】
0005429644.tif 000017
【図１７】
0005429644.tif 000018
【図１８】
0005429644.tif 000019
【図１９】
0005429644.tif 000020
【図２０】
0005429644.tif 000021
【図２１】
0005429644.tif 000022
【図２２】
0005429644.tif 000023
【図２３】
0005429644.tif 000024