(57)【特許請求の範囲】
【請求項１】
放送データを受信し、前記放送データに基づいて、映像を表すビデオフレームを出力する受信機と、
ＤＭＡメモリ記述リストに従ってビデオフレームをＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送し、吐き捨て用ＤＭＡメモリ記述リストに従って設定ビデオフレームを吐き捨てるビデオ処理部と
を具備し、
前記ＤＭＡメモリ記述リスト、及び、前記吐き捨て用ＤＭＡメモリ記述リストは、アドレスと次のアドレスを指定するテーブルとを表す１番目から最終番目までのＤＭＡメモリ記述子を含み、
前記ビデオ処理部は、
前記ビデオフレームである第１ビデオフレームの前記ＤＭＡメモリ記述リストの処理の継続中に、割り込み処理により、
前記第１ビデオフレームの次のビデオフレームである第２ビデオフレームに対して前記ＤＭＡメモリ記述リストを割り当て、
前記第２ビデオフレームの前記ＤＭＡメモリ記述リストに含まれる前記最終番目のＤＭＡメモリ記述子のテーブルに前記吐き捨て用ＤＭＡメモリ記述リストを指定し、
前記第１ビデオフレームの前記ＤＭＡメモリ記述リストに含まれる前記最終番目のＤＭＡメモリ記述子のテーブルに対して、前記第２ビデオフレームの前記ＤＭＡメモリ記述リストを指定し、
前記第１ビデオフレームの前記ＤＭＡメモリ記述リストの処理が完了し、割り込み処理が開始する前に、前記第２ビデオフレームの前記ＤＭＡメモリ記述リストの処理が完了した場合、前記設定ビデオフレームの前記吐き捨て用ＤＭＡメモリ記述リストの処理を開始する
ビデオフレームＤＭＡ制御システム。
【請求項２】
前記ビデオ処理部は、
前記第１ビデオフレームの前記ＤＭＡメモリ記述リストの処理が完了し、前記第２ビデオフレームの前記ＤＭＡメモリ記述リストの処理が完了した場合、前記設定ビデオフレームの前記吐き捨て用ＤＭＡメモリ記述リストの処理を開始すると同時に、
前記第２ビデオフレームの次のビデオフレームである第３ビデオフレームに対して前記ＤＭＡメモリ記述リストを割り当て、
前記第３ビデオフレームの前記ＤＭＡメモリ記述リストに含まれる前記最終番目のＤＭＡメモリ記述子のテーブルに前記吐き捨て用ＤＭＡメモリ記述リストを指定し、
前記第２ビデオフレームの前記ＤＭＡメモリ記述リストに含まれる前記最終番目のＤＭＡメモリ記述子のテーブルに対して、前記第３ビデオフレームの前記ＤＭＡメモリ記述リストを指定する
請求項１に記載のビデオフレームＤＭＡ制御システム。
【請求項３】
前記ビデオ処理部は、
前記設定ビデオフレームである第１設定ビデオフレームの前記吐き捨て用ＤＭＡメモリ記述リストの処理の継続中に、割り込み処理により、
前記第１設定ビデオフレームの次の設定ビデオフレームである第２設定ビデオフレームに対して前記吐き捨て用ＤＭＡメモリ記述リストを割り当て、
前記第１設定ビデオフレームの前記吐き捨て用ＤＭＡメモリ記述リストの処理が完了した場合、前記第２設定ビデオフレームの前記吐き捨て用ＤＭＡメモリ記述リストの処理を開始する
請求項２に記載のビデオフレームＤＭＡ制御システム。
【請求項４】
前記ビデオ処理部は、
前記第１設定ビデオフレームの前記吐き捨て用ＤＭＡメモリ記述リストの処理が完了した場合、前記第２設定ビデオフレームの前記吐き捨て用ＤＭＡメモリ記述リストの処理を開始すると同時に、
前記第２設定ビデオフレームの前記吐き捨て用ＤＭＡメモリ記述リストに含まれる前記最終番目のＤＭＡメモリ記述子のテーブルに前記第３ビデオフレームの前記ＤＭＡメモリ記述リストを指定し、
前記第２設定ビデオフレームの前記吐き捨て用ＤＭＡメモリ記述リストの処理が完了した場合、
前記第３ビデオフレームの前記ＤＭＡメモリ記述リストの処理を開始する
請求項３に記載のビデオフレームＤＭＡ制御システム。
【請求項５】
前記ビデオ処理部は、
前記第２設定ビデオフレームの前記吐き捨て用ＤＭＡメモリ記述リストの処理が完了した場合、前記第３ビデオフレームの前記ＤＭＡメモリ記述リストの処理を開始すると同時に、
前記第３ビデオフレームの次のビデオフレームである第４ビデオフレームに対して前記ＤＭＡメモリ記述リストを割り当て、
前記第４ビデオフレームの前記ＤＭＡメモリ記述リストに含まれる前記最終番目のＤＭＡメモリ記述子のテーブルに前記吐き捨て用ＤＭＡメモリ記述リストを指定し、
前記第３ビデオフレームの前記ＤＭＡメモリ記述リストに含まれる前記最終番目のＤＭＡメモリ記述子のテーブルに対して、前記第４ビデオフレームの前記ＤＭＡメモリ記述リストを指定する
請求項４に記載のビデオフレームＤＭＡ制御システム。
【請求項６】
前記最終番目のＤＭＡメモリ記述子には割り込みフラグが指定されている
請求項１〜５のいずれかに記載のビデオフレームＤＭＡ制御システム。
【請求項７】
前記ビデオ処理部は、
前記ビデオフレームをＤＭＡ転送するための表示用メモリと、
ビデオフレームサイズに設定され、前記設定ビデオフレームを上書きして吐き捨てるための吐き捨て用メモリと
を具備する請求項１〜５のいずれかに記載のビデオフレームＤＭＡ制御システム。
【請求項８】
請求項１〜７のいずれかに記載のビデオフレームＤＭＡ制御システムと、
コンピュータプログラムが記憶された記憶部と、
前記記憶部からコンピュータプログラムを読み取って実行するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）と、
前記ビデオフレームＤＭＡ制御システムの前記ビデオ処理部からの前記ビデオフレームが表す映像、又は、前記ＣＰＵの実行結果を表示する表示部と
を具備するパーソナルコンピュータ。
【請求項９】
ＤＭＡメモリ記述リストに従って、映像を表すビデオフレームをＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送するステップと、
吐き捨て用ＤＭＡメモリ記述リストに従って設定ビデオフレームを吐き捨てるステップと
を具備し、
前記ＤＭＡメモリ記述リスト、及び、前記吐き捨て用ＤＭＡメモリ記述リストは、アドレスと次のアドレスを指定するテーブルとを表す１番目から最終番目までのＤＭＡメモリ記述子を含み、
前記ビデオフレームである第１ビデオフレームの前記ＤＭＡメモリ記述リストの処理の継続中に、割り込み処理により、
前記第１ビデオフレームの次のビデオフレームである第２ビデオフレームに対して前記ＤＭＡメモリ記述リストを割り当てるステップと、
前記第２ビデオフレームの前記ＤＭＡメモリ記述リストに含まれる前記最終番目のＤＭＡメモリ記述子のテーブルに前記吐き捨て用ＤＭＡメモリ記述リストを指定するステップと、
前記第１ビデオフレームの前記ＤＭＡメモリ記述リストに含まれる前記最終番目のＤＭＡメモリ記述子のテーブルに対して、前記第２ビデオフレームの前記ＤＭＡメモリ記述リストを指定するステップと、
前記第１ビデオフレームの前記ＤＭＡメモリ記述リストの処理が完了し、割り込み処理が開始する前に、前記第２ビデオフレームの前記ＤＭＡメモリ記述リストの処理が完了した場合、前記設定ビデオフレームの前記吐き捨て用ＤＭＡメモリ記述リストの処理を開始するステップと
を更に具備するビデオフレームＤＭＡ制御方法。
【請求項１０】
請求項９に記載のビデオフレームＤＭＡ制御方法の各ステップをコンピュータに実行させるコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビ放送のデータを受信して、そのときの映像を表すデータ（ビデオフレーム）をＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送するビデオフレームＤＭＡ制御システムに関する。
【背景技術】
【０００２】
テレビ（以下、ＴＶと称する）放送のデータ（以下、放送データと称する）を受信するＴＶ放送受像機が知られている。ＴＶ放送受像機は、ビデオフレームＤＭＡ制御システムを具備している。ビデオフレームＤＭＡ制御システムは、受信機と、ビデオ処理部と、表示部とを具備している。
【０００３】
受信機は、放送データを受信し、放送データに基づいて、映像を表すビデオフレーム（図１ではＶｉｄｅｏフレームと表記されている）をビデオ処理部に出力する。
【０００４】
ＴＶ放送がアナログＴＶ放送である場合、放送データは、アナログ映像データ、アナログ音声データである。この場合、受信機は、アナログ映像データ、アナログ音声データを受信し、それらをデジタルにデコードする。受信機は、アナログ映像データをデジタルにデコードしたデータをビデオフレームとしてビデオ処理部に出力する。
【０００５】
ＴＶ放送がデジタルＴＶ放送である場合、放送データは、ストリームデータである。この場合、受信機は、ストリームデータを受信する。受信機は、ストリームデータに含まれるビデオフレームをビデオ処理部に出力する。
【０００６】
ビデオ処理部は、表示用メモリを備えている。ビデオ処理部は、ＤＭＡメモリ記述リストに従って、ビデオフレームをＤＭＡ転送する。即ち、表示用メモリに格納する。ビデオ処理部は、表示用メモリに格納されたビデオフレームを表示するために表示部に出力する。又は、図示しないディスプレイデバイスが、表示用メモリに格納されたビデオフレームを読み込んで表示部に表示する。
【０００７】
従来のビデオフレームＤＭＡ制御システムは、以下のような問題がある。
【０００８】
図１に示されるように、従来のビデオフレームＤＭＡ制御システムでは、ビデオフレームの転送毎にＤＭＡ転送の開始／停止を繰り返す処理を行う。この場合、ＤＭＡメモリ記述リスト（図１ではＤＭＡメモリ記述と表記されている）の設定が間に合わない場合、ＤＭＡ転送する先（Ｖｉｄｅｏ表示）が無くなり、システム内でオーバーフローが起こることがある。このとき、ビデオフレーム構造が崩れ、次のＤＭＡ転送がビデオフレーム途中からの転送になったり、ビデオフレームの途中で転送が終わったりしてしまう問題が起きる。また、ＤＭＡ転送用バッファを２つ持つようなダブルバッファのシステムの場合でも、同様問題が発生する場合がある。
【０００９】
ここで、ＤＭＡ転送に関する技術を紹介する。ＤＭＡ転送に関する従来技術は、特開平８−４６９３５号公報、特表２００４−５２３８２９号公報、特表２００８−５２１０９７号公報に記載されている。そのＤＭＡ転送において、ＤＭＡメモリ記述リストに関する従来技術は、特開平１０−２２４７６７号公報に記載されている。また、ＤＭＡ転送において、吐き捨て用メモリを用いた従来技術は、特開平９−３４８３１号公報に記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平８−４６９３５号公報
【特許文献２】特表２００４−５２３８２９号公報
【特許文献３】特表２００８−５２１０９７号公報
【特許文献４】特開平１０−２２４７６７号公報
【特許文献５】特開平９−３４８３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述のＴＶ放送のようにブロードキャストされるデータは、送信元を制御できない。このため、受信側（ビデオフレームＤＭＡ制御システム）でオーバーフロー／アンダーフローの制御を行う必要がある。
【００１２】
また、上述のビデオフレームＤＭＡ制御システムは、ＴＶ機能（ＴＶ放送受像機の機能）を搭載したパーソナルコンピューター（以下、ＰＣと称する）に設けられる場合もある。この場合、ＰＣのように、ＴＶ機能以外の処理が同時に動作したとき、負荷が増大する状況がある。この状況下において、ＴＶ放送のデータ受信が間に合わなくなり、データ（フレーム）をロストする可能性がある。
【００１３】
従って、本発明の課題は、効率よくビデオフレームをＤＭＡ転送することができるビデオフレームＤＭＡ制御システムを提供することにある。
【課題を解決するための手段】
【００１４】
本発明のビデオフレームＤＭＡ制御システムは、受信機と、ビデオ処理部とを具備している。受信機は、放送データを受信し、放送データに基づいて、映像を表すビデオフレームを出力する。ビデオ処理部は、ＤＭＡメモリ記述リストに従ってビデオフレームをＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送し、吐き捨て用ＤＭＡメモリ記述リストに従って設定ビデオフレームを吐き捨てる。ＤＭＡメモリ記述リスト、及び、吐き捨て用ＤＭＡメモリ記述リストは、アドレスと次のアドレスを指定するテーブルとを表す１番目から最終番目までのＤＭＡメモリ記述子を含んでいる。ビデオ処理部は、ビデオフレームである第１ビデオフレームのＤＭＡメモリ記述リストの処理の継続中に、割り込み処理により、第１ビデオフレームの次のビデオフレームである第２ビデオフレームに対してＤＭＡメモリ記述リストを割り当て、第２ビデオフレームのＤＭＡメモリ記述リストに含まれる最終番目のＤＭＡメモリ記述子のテーブルに吐き捨て用ＤＭＡメモリ記述リストを指定し、第１ビデオフレームのＤＭＡメモリ記述リストに含まれる最終番目のＤＭＡメモリ記述子のテーブルに対して、第２ビデオフレームのＤＭＡメモリ記述リストを指定する。ビデオ処理部は、第１ビデオフレームのＤＭＡメモリ記述リストの処理が完了し、割り込み処理が開始する前に、第２ビデオフレームのＤＭＡメモリ記述リストの処理が完了した場合、設定ビデオフレームの吐き捨て用ＤＭＡメモリ記述リストの処理を開始する。
【発明の効果】
【００１５】
以上により、本発明のビデオフレームＤＭＡ制御システムによれば、ビデオ処理部が、次のビデオフレームに対してＤＭＡメモリ記述リストを割り当て、そのＤＭＡメモリ記述リストに含まれる最終番目のＤＭＡメモリ記述子のテーブルに吐き捨て用ＤＭＡメモリ記述リストを指定することにより、いつでもＰＣ側の処理なしにＤＭＡ転送を吐き捨て用ＤＭＡメモリ記述リストの処理に誘導することができるため、ＰＣの処理負荷がかかった場合でも、ＤＭＡ転送を続行できる。
【００１６】
従って、本発明のビデオフレームＤＭＡ制御システムによれば、効率よくビデオフレームをＤＭＡ転送することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、従来のビデオフレームＤＭＡ制御システムの課題を説明するための図である。
【図２】図２は、本発明の実施形態によるビデオフレームＤＭＡ制御システムの構成を示している。
【図３Ａ】図３Ａは、本発明の実施形態によるビデオフレームＤＭＡ制御システムにおけるＤＭＡメモリ記述子（ＤＭＡメモリ記述３０１）を示している。
【図３Ｂ】図３Ｂは、図３ＡのＤＭＡメモリ記述３０１を例にして、本発明の実施形態によるビデオフレームＤＭＡ制御システムの動作の一部を説明するための図である。
【図４】図４は、本発明の実施形態によるビデオフレームＤＭＡ制御システムの更なる構成を示している。
【図５】図５は、本発明の実施形態によるビデオフレームＤＭＡ制御システムの動作として、ビデオ処理部１０２の動作シーケンスを示す図である。
【発明を実施するための形態】
【００１８】
以下に添付図面を参照して、本発明の実施形態によるビデオフレームＤＭＡ制御システムについて詳細に説明する。
【００１９】
［構成］
本発明の実施形態によるビデオフレームＤＭＡ制御システムは、ＴＶ機能を搭載したパーソナルコンピュータ（以下、ＰＣと称する）に設けられている。ＰＣは、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）（図示しない）と、記録媒体である記憶部（図示しない）とを具備している。記憶部には、コンピュータに実行させるためのコンピュータプログラムが記憶されている。ＣＰＵは、起動時などに記憶部からコンピュータプログラムを読み取って実行する。
【００２０】
図２は、本発明の実施形態によるビデオフレームＤＭＡ制御システムの構成を示している。本発明の実施形態によるビデオフレームＤＭＡ制御システムは、受信機１０１と、ビデオ処理部１０２と、表示部１０４とを具備している。
【００２１】
受信機１０１は、テレビ（以下、ＴＶと称する）放送のデータ（以下、放送データと称する）を受信し、放送データに基づいて、映像を表すビデオフレーム（図２以降の図面ではＶｉｄｅｏフレームと表記されている）をビデオ処理部１０２に出力する。
【００２２】
ＴＶ放送がアナログＴＶ放送である場合、放送データは、アナログ映像データ、アナログ音声データである。この場合、受信機１０１は、アナログ映像データ、アナログ音声データを受信し、それらをデジタルにデコードする。受信機１０１は、アナログ映像データをデジタルにデコードしたデータをビデオフレームとしてビデオ処理部１０２に出力する。
【００２３】
ＴＶ放送がデジタルＴＶ放送である場合、放送データは、ストリームデータである。この場合、受信機１０１は、ストリームデータを受信する。受信機１０１は、ストリームデータに含まれるビデオフレームをビデオ処理部１０２に出力する。
【００２４】
ビデオ処理部１０２は、ビデオフレームをＤＭＡ転送するための表示用メモリ１０３を備えている。ビデオ処理部１０２は、ＤＭＡメモリ記述リスト（図２以降の図面ではＤＭＡメモリ記述と表記されている）に従って、ビデオフレームをＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送する。即ち、表示用メモリ１０３に格納する。ビデオ処理部１０２は、表示用メモリ１０３に格納されたビデオフレームを表示するために表示部１０４に出力する。又は、図示しないディスプレイデバイスが、表示用メモリ１０３に格納されたビデオフレームを読み込んで表示部１０４に表示する。
【００２５】
表示部１０４は、ビデオ処理部１０２からのビデオフレームが表す映像、又は、ＣＰＵの実行結果を表示する。
【００２６】
表示用メモリ１０３は、ＰＣがＤＭＡ用として確保しているメモリであり、連続した仮想アドレスを持つメモリの物理アドレスが連続しておらず、複数の物理アドレスを組み合わせた構成となっている。このような不連続のメモリへのＤＭＡ転送にも、ビデオ処理部１０２は、ＤＭＡメモリ記述子を個々のブロック分用意して転送を行う。
【００２７】
本実施形態で使用するＤＭＡの機能としては、図３Ａに示されるようなＤＭＡメモリ記述子３０１のテーブル３０５の機能を用い、不連続のメモリの個々のメモリブロックへのリンクを作り連続した仮想アドレス上に連続したデータが配置されるようにしている。
【００２８】
この場合、ＤＭＡメモリ記述子３０１は、アドレス（図３Ａ以降の図面ではＡｄｄｒｅｓｓと表記されている）と、サイズ（図３Ａ以降の図面ではＳｉｚｅと表記されている）と、次のアドレスを指定するテーブル３０５（図３Ａ以降の図面ではＴａｂｌｅと表記されている）とを表している。最終番目のＤＭＡメモリ記述子３０１には割り込みフラグ３０２が指定されている。
【００２９】
ビデオ処理部１０２は、ビデオフレームに対して、図３Ｂに示されるようなＤＭＡメモリ記述リストを割り当てる。ＤＭＡメモリ記述リストは、１番目から最終番目（図３Ｂ以降の図面ではｎ番目と表記されている）までのＤＭＡメモリ記述子３０１を含んでいる。
【００３０】
例えば、ビデオフレームのＤＭＡメモリ記述リストと、その次のビデオフレームのＤＭＡメモリ記述リストとを、それぞれ、ＤＭＡメモリ記述リスト（１）、（２）と称する。ＤＭＡメモリ記述リスト（１）、（２）の各々のｉ番目（ここで、ｉは、１≦ｉ≦ｎを満たす整数）のＤＭＡメモリ記述子３０１において、Ａｄｄｒｅｓｓ（ｉ）は、ｉ番目のアドレスを表し、Ｔａｂｌｅは、次のアドレスＡｄｄｒｅｓｓ（ｉ＋１）を指定するテーブル３０５を表している。
【００３１】
ＤＭＡメモリ記述リスト（１）、（２）の各々に含まれる最終番目のＤＭＡメモリ記述子３０１には、割り込みフラグ３０２が指定され、割り込みフラグ３０２は、１つのビデオフレームの転送が終わることを示している。この割り込みフラグ３０２は、割り込みをアサートする機能を有し、ビデオ処理部１０２は、割り込みをアサートした場合、ＤＭＡメモリ記述リストの処理を継続する。
【００３２】
図４は、本発明の実施形態によるビデオフレームＤＭＡ制御システムの更なる構成を示している。
【００３３】
図４に示されるように、ビデオ処理部１０２は、ＤＭＡメモリ記述リスト（１）とＤＭＡメモリ記述リスト（２）とがそれぞれ割り当てられた２つのビデオフレーム分を有するダブルバッファ構成を基本とし、ＤＭＡメモリ記述リスト（Ｘ）｛図４以降の図面ではＤＭＡメモリ記述（Ｘ）と表記する｝が割り当てられたビデオフレーム分を有するバッファ構成を加えている。
【００３４】
吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）は、ＤＭＡメモリ記述リストと同様に、アドレスと次のアドレスを指定するテーブル３０５とを表す１番目から最終番目までのＤＭＡメモリ記述子３０１を含み、最終番目のＤＭＡメモリ記述子３０１には割り込みフラグ３０２が指定されている。
【００３５】
本発明では、ビデオフレームとは別の設定ビデオフレームを設定しておき、ビデオ処理部１０２は、更に、吐き捨て用メモリ４０４を具備している。ＤＭＡメモリ記述リスト（Ｘ）４０１は、吐き捨て用メモリ４０４へのＤＭＡ操作が記述されたものである。これにより、ビデオ処理部１０２は、吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）に従って、設定ビデオフレームを吐き捨て用メモリ４０４に上書きして吐き捨てる。
【００３６】
ビデオ処理部１０２がＤＭＡメモリ記述リスト（Ｘ）４０１により吐き捨て用メモリ４０４への上書きを行うことにより、吐き捨て用メモリ４０４のサイズはシステムリソースに影響を与えない最低限のサイズ（ＰＡＧＥ  ＳＩＺＥなど）に設定することができる。即ち、吐き捨て用メモリ４０４は、ビデオフレームサイズに設定されている。
【００３７】
［動作］
図５は、本発明の実施形態によるビデオフレームＤＭＡ制御システムの動作として、ビデオ処理部１０２の動作シーケンスを示す図である。
【００３８】
まず、（Ａ）正常時の処理について説明する。
【００３９】
（Ａ−１）
割り込みフラグ３０２の機能により、割り込みがアサートされると、“Ｉｎｔ：２”５０１の処理が開始される。割り込みはアサートから実際に実行されるまでにはある程度の遅延があるため、通常“Ｉｎｔ：２”５０１の処理開始時点では、ＤＭＡメモリ記述リスト（１）５０２の処理が続行されている。“Ｉｎｔ：２”５０１の処理は割り込みのため、通常は優先的に処理され、ＤＭＡメモリ記述リスト（１）５０２の処理が完了する前に、“Ｉｎｔ：２”５０１の処理が完了する。
【００４０】
具体的には、“Ｉｎｔ：２”５０１の処理において、ビデオ処理部１０２は、ビデオフレームのＤＭＡメモリ記述リスト（１）５０２の処理の継続中｛ＤＭＡ転送中（図５ではＤＭＡ中と表記されている）｝に、割り込み処理により、次のビデオフレームに対してＤＭＡメモリ記述リスト（２）５０３を作成する（割り当てる）。
【００４１】
このとき、ビデオ処理部１０２は、次のビデオフレームのＤＭＡメモリ記述リスト（２）５０３に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５０４を指定する。
【００４２】
ビデオ処理部１０２は、次のビデオフレームのＤＭＡメモリ記述リスト（２）５０３の作成が完了したときに、現在ＤＭＡ転送中のビデオフレームのＤＭＡメモリ記述リスト（１）５０２に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に対して、次のビデオフレームのＤＭＡメモリ記述リスト（２）５０３を指定する。
【００４３】
（Ａ−２）
ＤＭＡメモリ記述リスト（１）５０２のＤＭＡ転送が完了すると、次の割り込みがアサートされ、同様に“Ｉｎｔ：１”５０５の処理が開始される。それと同時に、ＤＭＡメモリ記述リスト（１）５０２に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５で指定されているＤＭＡメモリ記述リスト（２）５０３のＤＭＡ転送も続行される。
【００４４】
具体的には、“Ｉｎｔ：１”５０５の処理において、ビデオ処理部１０２は、ビデオフレーム（以下、第１ビデオフレームと称する）のＤＭＡメモリ記述リスト（２）５０３の処理を行う。このＤＭＡメモリ記述リスト（２）５０３をＤＭＡメモリ記述リスト（２）５０７と称する。
【００４５】
ビデオ処理部１０２は、第１ビデオフレームのＤＭＡメモリ記述リスト（２）５０７の処理の継続中に、割り込み処理により、第１ビデオフレームの次のビデオフレーム（以下、第２ビデオフレームと称する）に対してＤＭＡメモリ記述リスト（１）５０６を作成する（割り当てる）。
【００４６】
このとき、ビデオ処理部１０２は、第２ビデオフレームのＤＭＡメモリ記述リスト（１）５０６に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５０８を指定する。
【００４７】
ビデオ処理部１０２は、第２ビデオフレームのＤＭＡメモリ記述リスト（１）５０６の作成が完了したときに、現在ＤＭＡ転送中の第１ビデオフレームのＤＭＡメモリ記述リスト（２）５０７に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に対して、第２ビデオフレームのＤＭＡメモリ記述リスト（１）５０６を指定する。
【００４８】
ここまでの正常時の動作では、現在処理中の最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に対して、次のＤＭＡメモリ記述リストを指定する処理が、ＤＭＡ転送が完了する前に行われる場合である。ＰＣの処理負荷がかかっていない場合などは大きな遅延が無いまま割り込み処理がされるため、最終番目のＤＭＡメモリ記述子３０１のテーブル３０５のアップデートに間に合わせることができ、正常動作が続く。
【００４９】
次に、（Ｂ）ＰＣの処理負荷がかかってデータをロストする場合について説明する。
【００５０】
（Ｂ−１）
正常時の動作からの続きで、ＤＭＡメモリ記述リスト（２）５０７のＤＭＡ転送が完了すると、次の割り込みがアサートされる。同時に、ＤＭＡメモリ記述リスト（２）５０７に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に指定されているＤＭＡメモリ記述リスト（１）５０６のＤＭＡ転送も続行される。
【００５１】
具体的には、ビデオ処理部１０２は、第１ビデオフレームのＤＭＡメモリ記述リスト（２）５０７の処理が完了し、割り込み処理が開始する前に、第２ビデオフレームのＤＭＡメモリ記述リスト（１）５０６の処理が完了した場合、設定ビデオフレームの吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５０８の処理を開始する。このＤＭＡメモリ記述リスト（１）５０６、吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５０８をそれぞれＤＭＡメモリ記述リスト（１）５１０、吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１２と称する。
【００５２】
（Ｂ−２）
このとき、ＰＣの処理負荷がかかり割り込み処理開始の遅延が大きい場合、“Ｉｎｔ：２”５０９の処理が進まず、ＤＭＡメモリ記述リスト（１）５１０のＤＭＡ転送が完了してしまう。この場合、ＤＭＡメモリ記述リスト（１）５１０に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５は、“Ｉｎｔ：２”５０９の処理が完了していないために、ＤＭＡメモリ記述リスト（Ｘ）５１２を指定したままになっている。このため、ＤＭＡ転送はＤＭＡメモリ記述リスト（Ｘ）５１２へと続行する。
【００５３】
（Ｂ−３）
一方、遅延してしまった“Ｉｎｔ：２”５０９の処理は、ＤＭＡ転送とは関係無く正常時の処理と同様に処理される。
【００５４】
具体的には、ビデオ処理部１０２は、設定ビデオフレームの吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１２の処理を開始すると同時に、“Ｉｎｔ：２”５０９の処理において、第２ビデオフレームの次のビデオフレーム（以下、第３ビデオフレームと称する）に対してＤＭＡメモリ記述リスト（２）５１１を作成する（割り当てる）。
【００５５】
このとき、ビデオ処理部１０２は、第３ビデオフレームのＤＭＡメモリ記述リスト（２）５１１に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１２を指定する。
【００５６】
ビデオ処理部１０２は、第３ビデオフレームのＤＭＡメモリ記述リスト（２）５１１の作成が完了したときに、現在ＤＭＡ転送中の第２ビデオフレームのＤＭＡメモリ記述リスト（１）５１０に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に対して、第３ビデオフレームのＤＭＡメモリ記述リスト（２）５１１を指定する。
【００５７】
（Ｂ−４）
次の割り込みは、吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１２に含まれる最終番目のＤＭＡメモリ記述子３０１の割り込みフラグ３０２によってアサートされる。この割り込み後、ＤＭＡ転送において、ビデオ処理部１０２は、吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１２に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１４を指定し、ＤＭＡ転送を続行する。同時に処理開始される“Ｉｎｔ：Ｘ”５１３の処理では、吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１４に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５を、“Ｉｎｔ：２”５０９で作成したＤＭＡメモリ記述リスト（２）５１１を指定する。
【００５８】
具体的には、ビデオ処理部１０２は、設定ビデオフレーム（以下、第１設定ビデオフレームと称する）の吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１２の処理の継続中に、割り込み処理により、第１設定ビデオフレームの次の設定ビデオフレーム（以下、第２設定ビデオフレームと称する）に対して吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１４を作成する（割り当てる）。
【００５９】
このとき、ビデオ処理部１０２は、第１設定ビデオフレームの吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１２の処理が完了した場合、第２設定ビデオフレームの吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１４の処理を開始する。
【００６０】
同時に、“Ｉｎｔ：Ｘ”５１３の処理において、ビデオ処理部１０２は、第２設定ビデオフレームの吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１４に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に第３ビデオフレームのＤＭＡメモリ記述リスト（２）５１１を指定する。
【００６１】
（Ｂ−５）
吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１４のＤＭＡ転送が完了し、割り込みがアサートされると、この時点では吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１４に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５がＤＭＡメモリ記述リスト（２）５１１を指定しているため、ＤＭＡ転送はＤＭＡメモリ記述リスト（２）５１１の処理に移行する。
【００６２】
具体的には、ビデオ処理部１０２は、第２設定ビデオフレームの吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１４の処理が完了した場合、第３ビデオフレームのＤＭＡメモリ記述リスト（２）５１１の処理を開始する。このＤＭＡメモリ記述リスト（２）５１１をＤＭＡメモリ記述リスト（２）５１７と称する。
【００６３】
（Ｂ−６）
一方、ＰＣ側の処理において、“Ｉｎｔ：１”５１５の処理が開始する。
【００６４】
具体的には、ビデオ処理部１０２は、第３ビデオフレームのＤＭＡメモリ記述リスト（２）５１１の処理を開始すると同時に、“Ｉｎｔ：１”５１５の処理において、第３ビデオフレームの次のビデオフレーム（以下、第４ビデオフレームと称する）に対してＤＭＡメモリ記述リスト（１）５１６を作成する（割り当てる）。
【００６５】
このとき、ビデオ処理部１０２は、第４ビデオフレームのＤＭＡメモリ記述リスト（１）５１６に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１８を指定する。
【００６６】
ビデオ処理部１０２は、第４ビデオフレームのＤＭＡメモリ記述リスト（１）５１６を作成したとき、現在ＤＭＡ転送中の第３ビデオフレームのＤＭＡメモリ記述リスト（２）５１７に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に対して、第４ビデオフレームのＤＭＡメモリ記述リスト（１）５１６を指定する。
【００６７】
ビデオ処理部１０２は、吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）５１８に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）を指定する。
【００６８】
［効果］
以上の説明により、本発明の実施形態によるビデオフレームＤＭＡ制御システムでは、ビデオ処理部１０２は、ビデオフレームのＤＭＡメモリ記述リストの処理の継続中に、割り込み処理により、次のビデオフレームに対してＤＭＡメモリ記述リストを割り当て、次のビデオフレームのＤＭＡメモリ記述リストに含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）を指定し、ビデオフレームのＤＭＡメモリ記述リストに含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に対して、次のビデオフレームのＤＭＡメモリ記述リストを指定する。これにより、ビデオフレームのＤＭＡメモリ記述リストの処理が完了し、割り込み処理が開始する前に、次のビデオフレームのＤＭＡメモリ記述リストの処理が完了した場合、吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）の処理を開始する。このように、本発明の実施形態によるビデオフレームＤＭＡ制御システムによれば、ビデオ処理部１０２が、次のビデオフレームに対してＤＭＡメモリ記述リストを割り当て、そのＤＭＡメモリ記述リストに含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５に吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）を指定することにより、いつでもＰＣ側の処理なしにＤＭＡ転送を吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）の処理に誘導することができるため、ＰＣの処理負荷がかかった場合でも、ＤＭＡ転送を続行できる。
【００６９】
従って、本発明の実施形態によるビデオフレームＤＭＡ制御システムによれば、効率よくビデオフレームをＤＭＡ転送することができる。
【００７０】
ここで、吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）におけるＤＭＡ転送サイズをビデオフレームサイズに設定しておくことが好ましい。即ち、吐き捨て用メモリ４０４をビデオフレームサイズに設定することが好ましい。その理由として、ビデオ処理部１０２がＤＭＡ転送するサイズは常にビデオフレームサイズとなるため、ビデオ処理部１０２にビデオフレームサイズを管理する機能が無くてもビデオフレームが崩れず、映像の乱れが生じないからである。これにより、ビデオ処理部１０２が吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）に従って設定ビデオフレームを吐き捨て用メモリ４０４に上書きして吐き捨てるため、Ｖｉｄｅｏフレーム単位を守って吐き捨てる機能といった高度な機能が無くても、正しくデータを吐き捨てることができる。
【００７１】
タイミングによってはＰＣ側の処理で最終番目のＤＭＡメモリ記述子３０１のテーブル３０５をアップデートする処理と、ＤＭＡ転送においてビデオ処理部１０２がＤＭＡメモリ記述子３０１のテーブル３０５を参照する処理が重なる場合が発生するが、メモリコントローラにより同一箇所のリード／ライトシーケンスは排他となるため、アップデート中の状態のメモリを読んで不正な値を読み込むといった状態は発生しない。
【００７２】
また、データロスト状態から復帰する際の復帰処理は吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）に含まれる最終番目のＤＭＡメモリ記述子３０１のテーブル３０５を正常なＤＭＡメモリ記述リスト（１）もしくは（２）に設定するだけなので負荷がかからず、復帰しやすくなる。
【００７３】
なお、本発明の実施形態によるビデオフレームＤＭＡ制御システムでは、ビデオ処理部１０２は、コンピュータプログラムでも回路でも実現可能である。コンピュータプログラムで実現する場合、上述のコンピュータプログラムは、ＰＣの機能を実現するプログラムと、ビデオ処理部１０２の機能を実現するプログラムとを含んでいる。
【符号の説明】
【００７４】
１０１    受信機、
１０２    ビデオ処理部、
１０３    表示用メモリ、
１０４    表示部、
３０１    ＤＭＡメモリ記述子、
３０２    割り込みフラグ、
３０５    テーブル、
４０４    吐き捨て用メモリ、
５０１    “Ｉｎｔ：２”、
５０２    ＤＭＡメモリ記述リスト（１）、
５０３    ＤＭＡメモリ記述リスト（２）、
５０４    吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）、
５０５    “Ｉｎｔ：１”、
５０６    ＤＭＡメモリ記述リスト（１）、
５０７    ＤＭＡメモリ記述リスト（２）、
５０８    吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）、
５０９    “Ｉｎｔ：２”、
５１０    ＤＭＡメモリ記述リスト（１）、
５１１    ＤＭＡメモリ記述リスト（２）、
５１２    吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）、
５１３    “Ｉｎｔ：Ｘ”、
５１４    吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）、
５１５    “Ｉｎｔ：１”、
５１６    ＤＭＡメモリ記述リスト（１）、
５１７    ＤＭＡメモリ記述リスト（２）、
５１８    吐き捨て用ＤＭＡメモリ記述リスト（Ｘ）
【図１】
0005429873.tif 000002
【図２】
0005429873.tif 000003
【図３Ａ】
0005429873.tif 000004
【図３Ｂ】
0005429873.tif 000005
【図４】
0005429873.tif 000006
【図５】
0005429873.tif 000007