(57)【特許請求の範囲】
【請求項１】
コントロールゲートとフローティングゲートとを有するトランジスタであって、
１００℃を超える所定温度で軟化する樹脂により形成された樹脂フィルム上に、前記コントロールゲートと、絶縁層と、前記フローティングゲートとが順に積層され、前記絶縁層が前記コントロールゲートを構成する金属を酸化または窒化してなる金属酸化物または金属窒化物による第１層と、前記第１層の上に積層された自己組織化単分子膜による第２層と、を有する、
ことを特徴とするトランジスタ。
【請求項２】
コントロールゲートとフローティングゲートとを有するトランジスタであって、
半導体材料により形成された半導体層を有し、
前記コントロールゲートは、１００℃を超える所定温度で軟化する樹脂により形成された樹脂フィルムに形成されてなり、
前記コントロールゲートと前記フローティングゲートとの間の絶縁層が、前記コントロールゲートを構成する金属の酸化物または窒化物による第１層と自己組織化単分子膜による第２層とにより構成されてなり、
前記フローティングゲートと前記半導体層との間の絶縁層が、前記フローティングゲートを構成する金属の酸化物または窒化物による第３層と自己組織化単分子膜による第４層とにより構成されてなる、
トランジスタ。
【請求項３】
請求項１または２記載のトランジスタであって、
前記自己組織化単分子膜は、ホスホン酸系の自己組織化単分子膜である、
トランジスタ。
【請求項４】
請求項１ないし３のいずれか１つの請求項に記載のトランジスタであって、
前記コントロールゲートと前記フローティングゲートはアルミニウム（Ａｌ）により構成されてなる、
トランジスタ。
【請求項５】
１００℃を超える所定温度で軟化する樹脂により形成された樹脂フィルムに複数のトランジスタが形成された面状素子であって、
前記複数のトランジスタは、
コントロールゲートとフローティングゲートとを有するタイプのトランジスタであり、  半導体材料により形成された半導体層を備え、
前記コントロールゲートと前記フローティングゲートとの間の絶縁層が前記コントロールゲートを構成する金属の酸化物または窒化物による第１層と自己組織化単分子膜による第２層とにより構成されてなり、
前記フローティングゲートと前記半導体層との間の絶縁層が前記フローティングゲートを構成する金属の酸化物または窒化物による第３層と自己組織化単分子膜による第４層とにより構成されてなる、
ことを特徴とする面状素子。
【請求項６】
１００℃を超える所定温度で軟化する樹脂により形成された樹脂フィルムに複数のトランジスタが形成された面状素子であって、
前記複数のトランジスタは、コントロールゲートとフローティングゲートとを有するタイプのトランジスタであり、且つ、前記コントロールゲートと前記フローティングゲートとの間の絶縁層が前記コントロールゲートを構成する金属の酸化物または窒化物による第１層と自己組織化単分子膜による第２層とにより構成されてなり、
前記複数のトランジスタの第１層は、前記樹脂フィルム上に金属によって厚めに形成された複数のコントロールゲートにプラズマを照射して該複数のコントロールゲートの表面に金属酸化物または金属窒化物の被膜として形成されてなり、
前記複数のトランジスタの第２層は、自己組織化単分子膜を形成する材料が溶かされた溶液に前記樹脂フィルムを浸漬することにより、前記第１層の表面に自己組織化単分子膜として形成されてなり、
前記複数のトランジスタのフローティングゲートは、前記第２層の表面に形成されてなる、
面状素子。
【請求項７】
コントロールゲートとフローティングゲートとを有するトランジスタの製造方法であって、
金属によって１００℃を超える所定温度で軟化する樹脂により形成された樹脂フィルムに厚めに形成されたコントロールゲートにプラズマを照射して該コントロールゲートの表面に金属酸化物または金属窒化物の皮膜を形成する金属化合物被膜形成工程と、
自己組織化単分子膜を形成する材料が溶かされた溶液に前記金属酸化物または前記金属窒化物の被膜の表面を浸漬することにより、前記金属酸化物または前記金属窒化物の被膜の表面に自己組織化単分子膜を形成する自己組織化単分子膜形成工程と、
前記自己組織化単分子膜の上面にフローティングゲートを形成するフローティングゲート形成工程と、
を備えるトランジスタの製造方法。
【請求項８】
請求項７記載のトランジスタの製造方法であって、
前記金属化合物被膜形成工程，前記自己組織化単分子膜形成工程，前記フローティングゲート形成工程は、いずれも１００℃以下の温度で行なわれる工程である、
トランジスタの製造方法。
【請求項９】
１００℃を超える所定温度で軟化する樹脂により形成された樹脂フィルムに複数のトランジスタが形成された面状素子の製造方法であって、
前記樹脂フィルム上に前記複数のトランジスタを構成するために金属によって厚めに形成された複数のコントロールゲートにプラズマを照射して該複数のコントロールゲートの表面に金属酸化物または金属窒化物の被膜を形成する金属化合物被膜形成工程と、
自己組織化単分子膜を形成する材料が溶かされた溶液に前記樹脂フィルムを浸漬することにより、前記複数のコントロールゲートに形成された前記金属酸化物または前記金属窒化物の被膜の表面に自己組織化単分子膜を形成する自己組織化単分子膜形成工程と、
前記複数のコントロールゲートに形成された前記自己組織化単分子膜の上面に複数のフローティングゲートを形成するフローティングゲート形成工程と、
を備える面状素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ，面状素子およびこれらの製造方法に関し、詳しくは、コントロールゲートとフローティングゲートとを有するトランジスタ，比較的低温で軟化する樹脂により形成された樹脂フィルムに複数のトランジスタが形成された面状素子およびこうしたトランジスタや面状素子の製造方法に関する。
【背景技術】
【０００２】
従来、この種の面状素子としては、高分子材料により形成された薄膜フィルムにマトリックス状に複数の圧力センサを形成したものが提案されている（例えば、特許文献１参照）。この面状素子では、高分子材料により形成された薄膜フィルムに複数の圧力センサを形成することにより、球面などの曲線にもマトリックス状に複数の圧力センサを取り付けたり、可撓性を有するものとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−０９０９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した面状素子は薄膜フィルムにマトリックス状に圧力素子を形成しているが、こうした薄膜フィルムにフラッシュメモリなどを構成するトランジスタを形成しようとすると、絶縁層を形成するときなどの素子を形成する際の温度が薄膜フィルムの耐熱温度を超えてしまい、形成が困難なものとなる。
【０００５】
本発明のトランジスタ，面状素子およびこれらの製造方法は、比較的低温で製造が可能なトランジスタや樹脂フィルムにトランジスタを製造することを主目的とする。
【課題を解決するための手段】
【０００６】
本発明のトランジスタ，面状素子およびこれらの製造方法は、上述の主目的を達成するために以下の手段を採った。
【０００７】
本発明のトランジスタは、
コントロールゲートとフローティングゲートとを有するトランジスタであって、
前記コントロールゲートと前記フローティングゲートとの間の絶縁層が前記コントロールゲートを構成する金属の酸化物または窒化物による第１層と自己組織化単分子膜による第２層とにより構成されてなる、
ことを特徴とする。
【０００８】
この本発明のトランジスタでは、コントロールゲートとフローティングゲートとの間の絶縁層をコントロールゲートを構成する金属の酸化物または窒化物による第１層と自己組織化単分子膜による第２層とにより構成したから、絶縁層を比較的低温に製造可能なものとすることができる。この結果、トランジスタを比較的低温で製造可能なものとすることができる。
【０００９】
こうした本発明のトランジスタにおいて、前記コントロールゲートは、１００℃を超える所定温度で軟化する樹脂により形成された樹脂フィルムに形成されてなるものとすることもできる。ここで、「樹脂フィルム」には、ポリエチレンナフタレート・フィルムが含まれる。
【００１０】
また、本発明のトランジスタにおいて、前記自己組織化単分子膜は、ホスホン酸系の自己組織化単分子膜であるものとすることもできる。
【００１１】
さらに、本発明のトランジスタにおいて、前記コントロールゲートと前記フローティングゲートはアルミニウムにより構成されてなるものとすることもできる。
【００１２】
そして、本発明のトランジスタにおいて、半導体材料により形成された半導体層を備え、前記フローティングゲートと前記半導体層との間の絶縁層が前記フローティングゲートを構成する金属の酸化物または窒化物による第３層と自己組織化単分子膜による第４層とにより構成されてなるものとすることもできる。こうすれば、フローティングゲートと半導体層との間の絶縁層を比較的低温で製造可能なものすることができ、トランジスタを比較的低温で製造可能なものとすることができる。
【００１３】
本発明の面状素子は、
１００℃を超える所定温度で軟化する樹脂により形成された樹脂フィルムに複数のトランジスタが形成された面状素子であって、
前記複数のトランジスタは、コントロールゲートとフローティングゲートとを有するタイプのトランジスタであり、且つ、前記コントロールゲートと前記フローティングゲートとの間の絶縁層が前記コントロールゲートを構成する金属の酸化物または窒化物による第１層と自己組織化単分子膜による第２層とにより構成されてなる、
ことを特徴とする。
【００１４】
この本発明の面状素子では、トランジスタのコントロールゲートとフローティングゲートとの間の絶縁層をコントロールゲートを構成する金属の酸化物または窒化物による第１層と自己組織化単分子膜による第２層とにより構成したから、比較的低温で絶縁層を形成することができる。この結果、面状素子を比較的低温で製造可能なものとすることができる。ここで、「樹脂フィルム」には、ポリエチレンナフタレート・フィルムが含まれる。
【００１５】
本発明のトランジスタの製造方法は、
金属によって基板に厚めに形成されたコントロールゲートにプラズマを照射して該コントロールゲートの表面に金属酸化物または金属窒化物の皮膜を形成する金属化合物被膜形成工程と、
自己組織化単分子膜を形成する材料が溶かされた溶液に前記金属酸化物または前記金属窒化物の被膜の表面を浸漬することにより、前記金属酸化物または前記金属窒化物の被膜の表面に自己組織化単分子膜を形成する自己組織化単分子膜形成工程と、
前記自己組織化単分子膜の上面にフローティングゲートを形成するフローティングゲート形成工程と、
を備えることを要旨とする。
【００１６】
この本発明のトランジスタの製造方法では、金属によって基板に厚めに形成されたコントロールゲートにプラズマを照射してコントロールゲートの表面に金属酸化物または金属窒化物の皮膜を形成し、自己組織化単分子膜を形成する材料が溶かされた溶液に金属酸化物または金属窒化物の被膜の表面を浸漬することにより、金属酸化物または金属窒化物の被膜の表面に自己組織化単分子膜を形成し、自己組織化単分子膜の上面にフローティングゲートを形成する。この結果、比較的低温で上述の本発明のトランジスタを製造することができる。
【００１７】
こうした本発明のトランジスタの製造方法において、前記基板は、１００℃を超える所定温度で軟化する樹脂により形成された樹脂フィルムであり、前記金属化合物被膜形成工程，前記自己組織化単分子膜形成工程，前記フローティングゲート形成工程は、いずれも１００℃以下の温度で行なわれる工程であるものとすることもできる。こうすれば、１００℃以下の温度で樹脂フィルムに上述の本発明のトランジスタを製造することができる。ここで、「樹脂フィルム」には、ポリエチレンナフタレート・フィルムが含まれる。
【００１８】
本発明の面状素子の製造方法は、
前記樹脂フィルム上に前記複数のトランジスタを構成するために金属によって厚めに形成された複数のコントロールゲートにプラズマを照射して該複数のコントロールゲートの表面に金属酸化物または金属窒化物の被膜を形成する金属化合物被膜形成工程と、
自己組織化単分子膜を形成する材料が溶かされた溶液に前記樹脂フィルムを浸漬することにより、前記複数のコントロールゲートに形成された前記金属酸化物または前記金属窒化物の被膜の表面に自己組織化単分子膜を形成する自己組織化単分子膜形成工程と、
前記複数のコントロールゲートに形成された前記自己組織化単分子膜の上面に複数のフローティングゲートを形成するフローティングゲート形成工程と、
を備えることを要旨とする。
【００１９】
この本発明の面状素子の製造方法では、樹脂フィルム上に複数のトランジスタを構成するために金属によって厚めに形成された複数のコントロールゲートにプラズマを照射して複数のコントロールゲートの表面に金属酸化物または金属窒化物の被膜を形成し、自己組織化単分子膜を形成する材料が溶かされた溶液に樹脂フィルムを浸漬することにより、複数のコントロールゲートに形成された金属酸化物または金属窒化物の被膜の表面に自己組織化単分子膜を形成し、自己組織化単分子膜を形成する材料が溶かされた溶液に樹脂フィルムを浸漬することにより、複数のコントロールゲートに形成された金属酸化物または金属窒化物の被膜の表面に自己組織化単分子膜を形成し、複数のコントロールゲートに形成された自己組織化単分子膜の上面に複数のフローティングゲートを形成する。この結果、比較的低温で上述の本発明の面状素子を製造することができる。ここで、「樹脂フィルム」には、ポリエチレンナフタレート・フィルムが含まれる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施例としてのトランジスタが複数搭載されたフラッシュメモリセルアレー２０の構成の概略を示す構成図である。
【図２】メモリセル４０の回路図である。
【図３】メモリセル４０の断面の構成の一例を模式的に示す構成図である。
【図４】実施例のメモリセル４０の動作特性を説明するための説明図である。
【図５】実施例のフラッシュメモリセルアレー２０の製造方法の一例を示す製造工程図である。
【図６】メモリセル４０の形成方法の一例を示す形成工程図である。
【発明を実施するための形態】
【００２１】
次に、本発明を実施するための形態を実施例を用いて説明する。
【実施例】
【００２２】
図１は、本発明の一実施例としてのトランジスタが複数搭載されたフラッシュメモリセルアレー２０の構成の概略を示す構成図である。フラッシュメモリセルアレー２０は、薄膜フィルム３０に形成され、アレー状に配置され互いにＮＯＲ型に接続された複数のフラッシュメモリセル４０（以下、単にメモリセル４０という）と、各メモリセル４０への配線６０，６２とにより構成されている。実施例では、薄膜フィルム３０として、曲げ変形が可能で１６０℃で軟化する厚さ１２５μｍのポリエチレンナフタレート・フィルム（polyethylene naphthalate，ＰＥＮ）を用いるものとした。
【００２３】
図２はメモリセル４０の回路図であり、図３はメモリセル４０の断面の構成の一例を模式的に示す構成図である。メモリセル４０は、薄膜フィルム３０に形成されたコントロールゲート４２と、コントロールゲート４２の表面に形成された下部ゲート絶縁膜４４と、下部ゲート絶縁膜４４上に形成されたフローティングゲート４６と、フローティングゲート４６の表面に形成された上部ゲート絶縁膜４８と、上部ゲート絶縁膜４８上に形成されたチャネル層５０と、チャネル層５０上に形成されたソース電極５２およびドレイン電極５４とにより構成されている。コントロールゲート４２は、比較的導電性の高い金属材料であるアルミニウム（Ａｌ）により厚さ１８ｎｍに形成され、フローティングゲート４６は比較的導電性能が高い金属材料であるアルミニウム（Ａｌ）により厚さ１６ｎｍに形成されている。また、チャネル層５０は、有機半導体であるペンタセン（pentacene）により厚さ５０ｎｍに形成されており、ソース電極５２，ドレイン電極５４は比較的導電性が高い金属材料である金（Ａｕ）により厚さ５０ｎｍに形成されている。
【００２４】
下部ゲート絶縁膜４４は、全体として比較的絶縁性能が高くなるよう構成されており、コントロールゲート４２の表面にコントロールゲート４２を構成する金属（アルミニウム）の酸化物である酸化アルミニウム（ＡｌＯ2）により厚さ４ｎｍに形成された下部酸化物層４４ａと、下部酸化物層４４ａ上にホスホン酸（Ｒ−Ｐ（＝Ｏ）（ＯＨ）2，Ｒは有機基）系自己組織化単分子膜（self-assembled monolayer, 以下，ＳＡＭという）により厚さ２ｎｍに形成された下部ＳＡＭ層４４ｂとにより構成されている。
【００２５】
上部ゲート絶縁膜４８は、全体として比較的絶縁性能が高くなるよう構成されており、フローティングゲート４６の表面にフローティングゲート４６を構成する金属（アルミニウム）の酸化物である酸化アルミニウム（ＡｌＯ2）により厚さ４ｎｍに形成された上部酸化物層４８ａと、上部酸化物層４８ａ上にホスホン酸（Ｒ−Ｐ（＝Ｏ）（ＯＨ）2，Ｒは有機基）系ＳＡＭにより厚さ２ｎｍに形成された上部ＳＡＭ層４８ｂとにより構成されている。
【００２６】
図４は、こうして構成された実施例のメモリセル４０の動作特性を説明するための説明図である。図中、横軸は、コントロールゲート４２の電圧からソース電極５２を減じたゲートソース間電圧Ｖｇｓを示し、縦軸は、ドレイン電極５４からソース電極５２に流れる電流であるドレイン電流Ｉｄを示している。実施例では、ドレイン電極５４の電圧からソース電極５２の電圧を減じたドレインソース間電圧Ｖｄｓを−２Ｖとした。図示するように、ゲートソース間電圧Ｖｇｓを３Ｖから−６Ｖに変化させる場合よりゲートソース間電圧Ｖｇｓを−６Ｖから３Ｖに変化させる場合のほうがドレイン電流Ｉｄが小さくなっている。すなわち、ゲートソース間電圧Ｖｇｓに−６Ｖを印加するとチャネル層５０を流れる電流により生じたキャリアがフローティングゲート４６に注入されて閾値電圧が高くなり、ゲートソース間電圧Ｖｇｓに３Ｖを印加するとフローティングゲート４６に注入されていたキャリアがトンネル効果によりソースに引き抜かれ閾値電圧が低くなるのである。したがって、こうしたメモリセル４０が複数搭載されたフラッシュメモリセルアレー２０は、書き込み電圧が−６Ｖ，消去電圧が３Ｖのフラッシュメモリとして機能する。こうしたフラッシュメモリセルアレー２０は、曲げ変形が可能であるため、球面などの曲面にも取り付けることができる。さらに、こうしたフラッシュメモリセルアレー２０を加圧されると抵抗値が変化する感圧導電ゴムシート（ＰＣＲテクニカル製のＣＳＡ）に取り付けることにより、フラッシュメモリセルアレー２０を感圧導電ゴムシートに加えられた圧力の面分布を記憶する記憶装置として機能させることができる。この場合、各メモリセル４０のコントロールゲート４２が露出するよう薄膜フィルム３０に貫通孔を形成し、貫通孔を金（Ａｕ）で埋め込んで接続配線を形成し、形成した接続配線と所定の電圧（例えば、−６Ｖ）を印加した感圧導電ゴムシートとを電気的に接続すればよい。
【００２７】
次に、こうしたフラッシュメモリセルアレー２０の製造について説明する。図５は、実施例のフラッシュメモリセルアレー２０の製造方法の一例を示す製造工程図である。実施例のフラッシュメモリセルアレー２０は、薄膜フィルム３０に複数のメモリセル４０を形成し（工程Ｓ１）、その後、メモリセル４０への配線６０，６２を形成する（工程Ｓ２）ことにより製造することができる。ここでは、説明のため、最初にメモリセル４０の形成工程（工程Ｓ１）の詳細を説明し、次に、配線６０，６２の形成工程（工程Ｓ２）の詳細を説明する。
【００２８】
メモリセル４０の形成工程（工程Ｓ１）は、例えば、図６に例示する工程により行なうことができる。メモリセル４０の形成では、まず、薄膜フィルム３０上にメタルシャドーマスクを蒸着し、アルミニウム（Ａｌ）を厚さ２２ｎｍ真空蒸着（１０-3Ｐａ）することによりコントロールゲート４２を形成する（ステップＳ１００）。ここでは、真空度が高いほど（圧力が低いほど）、アルミニウム（Ａｌ）の表面が平坦になるため、真空度はなるべく高くするほうが望ましい。ステップＳ１００の処理は、１００℃以下の温度で行なわれる。なお、ステップＳ１００の処理より後に実行される他の処理において、金属の真空蒸着は、いずれも１００℃以下の温度で行なわれるものとした。
【００２９】
次に、形成したコントロールゲート４２に酸素プラズマを照射し（出力１００〜１５０Ｗ，照射時間２０〜６００ｓ）、コントロールゲート４２の表面から４ｎｍの部分を酸化アルミニウム（ＡｌＯ2）膜に変質させて、下部酸化物層４４ａを形成し（ステップＳ１１０）、ホスホン酸（Ｒ−Ｐ（＝Ｏ）（ＯＨ）2，Ｒは有機基）系ＳＡＭの粉を２−プロパノールに飽和量以上溶かした溶液に下部酸化物層４４ａを形成した薄膜フィルム３０を所定時間（例えば、一晩など）浸漬させて、下部ＳＡＭ層４４ｂを形成する（ステップＳ１２０）。その後、後処理として、浸漬後の薄膜フィルム３０を２−プロパノール中でリンスして、窒素（Ｎ2）ブローで表面に残留した２−プロパノールを除去し、更にオーブンで乾燥（温度１００℃，乾燥時間６００ｓ）させる。こうした工程により、下部酸化物層４４ａおよび下部ＳＡＭ層４４ｂを１００℃以下の比較的低温で形成することができる。
【００３０】
続いて、下部ＳＡＭ層４４ｂ上にアルミニウム（Ａｌ）を厚さ２０ｎｍ真空蒸着（１０-3Ｐａ）することによりフローティングゲート４６を形成し（ステップＳ１３０）、形成したフローティングゲート４６に酸素プラズマを照射して（出力１００〜１５０Ｗ，照射時間２０〜６００ｓ）フローティングゲート４６の表面から４ｎｍの部分を酸化アルミニウム（ＡｌＯ2）膜に変質させて上部酸化物層４８ａを形成し（ステップＳ１４０）、ホスホン酸（Ｒ−Ｐ（＝Ｏ）（ＯＨ）2，Ｒは有機基）系ＳＡＭの粉を２−プロパノールに飽和量以上溶かした溶液に上部酸化物層４８ａを形成した薄膜フィルム３０を所定時間（例えば、一晩など）浸漬させて上部ＳＡＭ層４８ｂを形成し（ステップＳ１５０）、その後、上述した後処理を実行する。こうした工程により、上部酸化物層４８ａおよび上部ＳＡＭ層４８ｂを１００℃以下の比較的低温で形成することができる。
【００３１】
こうして上部ＳＡＭ層４８ｂを形成したら、上部ＳＡＭ層４８ｂを形成した薄膜フィルム３０上にメタルシャドーマスクを蒸着し、ペンタセンを厚さ５０ｎｍ真空蒸着（１０-4Ｐａ）することによりチャネル層５０を形成し（ステップＳ１６０）、別のメタルシャドーマスクを蒸着し、金（Ａｕ）を厚さ５０ｎｍ真空蒸着（１０-4Ｐａ）することによりチャネル層５０上にソース電極５２およびドレイン電極５４を形成して（ステップＳ１７０）、メモリセル４０の形成工程を終了する。こうしたメモリセル４０の形成工程では、全ての工程が１００℃以下の温度で行なわれる。一般に、フラッシュメモリのメモリセルを形成する際には、ゲート絶縁膜などの絶縁層を熱酸化など数百度以上の高温処理により形成するため、ＰＥＮなど比較的低温で軟化する薄膜フィルムにメモリセルを形成しようとすると、薄膜フィルムの耐熱温度を超えてしまい薄膜フィルムに変形が生じてしまう。実施例では、下部ゲート絶縁膜４４，上部ゲート絶縁膜４８を１００℃以下で形成することができるから、メモリセル４０を比較的低温で形成することができ、薄膜フィルム３０の変形を抑制することができる。以上、メモリセル４０の形成工程を説明した。
【００３２】
配線６０，６２の形成工程（工程Ｓ２）では、まず、メモリセル４０上にパリレンをＣＶＤ法により厚さ３００ｎｍ室温で成膜して図示しない封止膜を形成し、形成した封止膜に二酸化炭素（ＣＯ2）レーザーで貫通孔（Ｖｉａホール）を開け、貫通孔内に金（Ａｕ）を真空蒸着（１０-4Ｐａ）してソース電極５２，ドレイン電極５４のそれぞれに接続される電極および配線６０，６２を形成して、配線６０，６２の形成工程を終了する。このように、フラッシュメモリセルアレー２０を製造する際に全ての工程を１００℃以下で行なうことができ、フラッシュメモリセルアレー２０を比較的低温で製造することができる。
【００３３】
以上説明した実施例のフラッシュメモリセルアレー２０によれば、下部ゲート絶縁膜４４をコントロールゲート４２を構成する金属（アルミニウム）の酸化物により形成された下部酸化物層４４ａと自己組織化単分子膜により形成された下部ＳＡＭ層４４ｂとにより構成したから、メモリセル４０を比較的低温で製造可能なものとすることができる。また、上部ゲート絶縁膜４８をフローティングゲート４６を構成する金属（アルミニウム）の酸化物により形成された上部酸化物層４８ａと自己組織化単分子膜により形成された上部ＳＡＭ層４８ｂとにより構成したから、上部ゲート絶縁膜４８を比較的低温で製造することができ、メモリセル４０を比較的低温で製造可能なものとすることができる。また、フラッシュメモリセルアレー２０の製造方法によれば、メモリセル４０の形成工程において、コントロールゲート４２の表面に酸素プラズマを照射して下部酸化物層４４ａを形成し、ホスホン酸（Ｒ−Ｐ（＝Ｏ）（ＯＨ）2，Ｒは有機基）系ＳＡＭの粉の溶液に下部酸化物層４４ａを形成した薄膜フィルム３０を所定時間浸漬させて下部ＳＡＭ層４４ｂを形成することにより、メモリセル４０を比較的低温で形成することができる。
【００３４】
実施例のフラッシュメモリセルアレー２０では、コントロールゲート４２，フローティングゲート４６をアルミニウム（Ａｌ）により形成するものとしたが、コントロールゲート４２，フローティングゲート４６を形成する材料としては、例えば、銀（Ａｇ）やタンタル（Ｔａ）など比較的導電性の高い金属材料なら如何なるものを用いてもよい。
【００３５】
実施例のフラッシュメモリセルアレー２０では、下部酸化物層４４ａ，上部酸化物層４８ａを酸化アルミニウム（ＡｌＯ2）により形成するものとしたが、下部酸化物層４４ａ，上部酸化物層４８ａはコントロールゲートを構成する材料の酸化物または窒化物により形成すればよく、例えば、下部酸化物層４４ａ，上部酸化物層４８ａを窒化アルミニウム（ＡｌＮ）により形成するものとしてもよい。
【００３６】
実施例のフラッシュメモリセルアレー２０では、下部ＳＡＭ層４４ｂ，上部ＳＡＭ層４８ｂをホスホン酸（Ｒ−Ｐ（＝Ｏ）（ＯＨ）2，Ｒは有機基）系ＳＡＭにより形成するものとしたが、下部ＳＡＭ層４４ｂ，上部ＳＡＭ層４８ｂを形成する材料としては、ホスホン酸（Ｒ−Ｐ（＝Ｏ）（ＯＨ）2，Ｒは有機基）系ＳＡＭに限定されるものではなく、膜の均一性が良好で下部酸化物層４４ａ，上部酸化物層４８ａとの密着性が良好なＳＡＭであれば如何なるものを用いてもよい。例えば、下部酸化物層４４ａ，上部酸化物層４８ａがＳｉＯ2であるときには、下部ＳＡＭ層４４ｂ，上部ＳＡＭ層４８ｂを有機シラン系ＳＡＭにより形成するものとしてもよい。
【００３７】
実施例のフラッシュメモリセルアレー２０では、上部ゲート絶縁膜４８を上部酸化物層４８ａと上部ＳＡＭ層４８ｂとから構成されるものとしたが、上部ゲート絶縁膜４８は２層のものに限定されるものではなく、絶縁性の高い絶縁層の１層から構成されるものとしてもよく、絶縁層が３層以上積層されたものとしてもよい。
【００３８】
実施例のフラッシュメモリセルアレー２０では、チャネル層５０をペンタセンにより形成するものとしたが、チャネル層５０を形成する材料としては、例えばルブレン（rubrene），テトラセン（tetracene）などの低分子の有機半導体やポリチオフェン（polythiophene, ＰＴ），ポリ３ヘキシルチオフェン（Poly-3-hexylthiophene、Ｐ３ＨＴ）などの高分子の有機半導体など有機半導体であれば如何なるものを用いてもよい。
【００３９】
実施例では、本発明をメモリセル４０やフラッシュメモリセルアレー２０に適用するものとしたが、コントロールゲートとフローティングゲートとを有するタイプのトランジスタや１００℃を超える温度で軟化する樹脂により形成された樹脂フィルムにコントロールゲートとフローティングゲートとを有するタイプのトランジスタが複数形成された面状素子などに適用しても構わない。
【００４０】
以上、本発明を実施するための形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【産業上の利用可能性】
【００４１】
本発明は、トランジスタや面状素子の製造産業などに利用可能である。
【符号の説明】
【００４２】
２０  フラッシュメモリセルアレー、３０  薄膜フィルム、４０  フラッシュメモリセル（メモリセル）、４２  コントロールゲート、４４  下部ゲート絶縁膜、４４ａ  下部酸化物層、４４ｂ  下部ＳＡＭ層、４６  フローティングゲート、４８  上部ゲート絶縁膜、４８ａ  上部酸化物層、４８ｂ  上部ＳＡＭ層、５０  チャネル層、５２  ソース電極、５４  ドレイン電極、６０，６２  配線。
【図１】
0005597383.tif 000002
【図２】
0005597383.tif 000003
【図３】
0005597383.tif 000004
【図４】
0005597383.tif 000005
【図５】
0005597383.tif 000006
【図６】
0005597383.tif 000007