(57)【特許請求の範囲】
【請求項１】
デジタル回線網と接続される通信装置であって、
前記デジタル回線網から、音声データを含む所定周波数の網側信号を受信すると、当該網側信号に同期した同期クロックを生成し、当該同期クロックと前記網側信号内の音声データとを多重して多重信号を生成し、当該多重信号を出力するインターフェイス手段と、
前記インターフェイス手段から出力された多重信号を伝送する伝送線と、
前記伝送線を介して前記多重信号を受信すると、前記多重信号内の同期クロックに同期し前記通信装置で使用されるシステムクロックを生成し、かつ、前記多重信号内の音声データを前記多重信号内の同期クロックに同期して処理する処理手段と、を含む通信装置。
【請求項２】
請求項１に記載の通信装置において、
前記インターフェイス手段は、前記同期クロックと前記網側信号内の音声データとを時分割多重して前記多重信号を生成する、通信装置。
【請求項３】
請求項１または２に記載の通信装置において、
前記インターフェイス手段は、Ｎ（Ｎは２以上の整数）個存在し、
前記インターフェイス手段のそれぞれは、前記同期クロックと前記音声データの他に、前記デジタル回線網から自己に前記網側信号を供給したデジタル回線の種別を示す種別情報を多重して前記多重信号を生成し、
前記処理手段は、前記伝送線を介してＮ個の多重信号を受信すると、当該Ｎ個の多重信号内の種別情報に基づいて、当該Ｎ個の多重信号内の同期クロックのうちから、システムクロック生成用の同期クロックを選択し、当該システムクロック生成用の同期クロックに同期した前記システムクロックを生成する、通信装置。
【請求項４】
デジタル回線網と接続される通信装置での網同期方法であって、
前記デジタル回線網から音声データを含む所定周波数の網側信号を受信すると、当該網側信号に同期した同期クロックを生成し、当該同期クロックと前記網側信号内の音声データとを多重して多重信号を生成し、当該多重信号を、伝送線に出力する出力ステップと、
前記伝送線を介して前記多重信号を受信すると、前記多重信号内の同期クロックに同期し前記通信装置で使用されるシステムクロックを生成し、かつ、前記多重信号内の音声データを前記多重信号内の同期クロックに同期して処理する処理ステップと、を含む網同期方法。
【請求項５】
請求項４に記載の網同期方法において、
前記出力ステップでは、前記同期クロックと前記網側信号内の音声データとを時分割多重して前記多重信号を生成する、網同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信装置および網同期方法に関し、特には、デジタル回線網と接続される通信装置および網同期方法に関する。
【背景技術】
【０００２】
特許文献１には、デジタル通信網であるＩＳＤＮ（Integrated Services Digital Network）網に接続された通信装置、具体的には、デジタル電話交換機が記載されている。
【０００３】
このデジタル電話交換機は、ＩＳＤＮ網と接続される複数のデジタル回線インターフェイス回路を有する。このデジタル電話交換機は、各デジタル回線インターフェイス回路から出力された網同期クロック（同期クロック）のいずれかを選択し、その選択された網同期クロックをマスタークロックとして用いる。このデジタル電話交換機は、マスタークロックに同期したデジタル電話交換機用システムハイウェイクロック（システムクロック）を生成する。
【０００４】
図１３は、特許文献１に記載されたデジタル電話交換機の概略を示したブロック図である。
【０００５】
図１３において、デジタル電話交換機は、複数のデジタル回線インターフェイス回路（以下、単に「インターフェイス回路」と称する）１０１Ａ〜１０１Ｃと、システム音声ハイウェイ回路（以下、単に「ハイウェイ回路」と称する）１０２と、メインＣＰＵ（Central Processing Unit）１０３と、クロック供給線１０４と、制御データハイウェイ１０５と、音声ＰＣＭ（Pulse Code Modulation）ハイウェイ１０６と、を含む。
【０００６】
インターフェイス回路１０１Ａ〜１０１Ｃのそれぞれは、特許文献１の図２に示された、ＩＳＤＮ回線インタフェース部１１1、網同期情報制御部１３1、網同期クロック再生部１５1、および、ＰＣＭハイウェイインタフェース部１６1を含む。メインＣＰＵ１０３は、特許文献１の図２に示された通信制御ＣＰＵ１２1に対応する。
【０００７】
インターフェイス回路１０１Ａ〜１０１Ｃのそれぞれは、ＩＳＤＮ網２０１に接続される。インターフェイス回路１０１Ａ〜１０１Ｃのそれぞれは、ＩＳＤＮ網２０１から網側信号（例えば、ＩＳＤＮ一次群速度インターフェイス信号）を受信する。
【０００８】
網側信号は、ＩＳＤＮ網２０１で使用されている網側クロックに同期した信号であり、所定周波数（例えば、１．５３６ＭＨｚ）を有し、音声データと通信用の制御データとを含む。
【０００９】
インターフェイス回路１０１Ａ〜１０１Ｃのそれぞれは、網側信号を用いて、網側信号に同期した網同期クロック（同期クロック）を生成する。インターフェイス回路１０１Ａ〜１０１Ｃのそれぞれは、出力端子１０１ａから網同期クロックを出力する。各出力端子１０１ａは、クロック供給線１０４を介して、ハイウェイ回路１０２と接続される。
【００１０】
また、インターフェイス回路１０１Ａ〜１０１Ｃのそれぞれは、網側信号から、制御データ（制御チャネル情報：Ｄｃｈ）と音声データ（通話チャネル情報：Ｂｃｈ）とを抽出する。インターフェイス回路１０１Ａ〜１０１Ｃのそれぞれは、制御データを、制御データハイウェイ１０５を介して、メインＣＰＵ１０３に出力する。インターフェイス回路１０１Ａ〜１０１Ｃのそれぞれは、音声データを、音声ＰＣＭハイウェイ１０６を介して、ハイウェイ回路１０２に出力する。
【００１１】
なお、音声データは、フレーム単位で出力される。音声データの各フレームは、複数のタイムスロットから構成される。
【００１２】
図１４は、インターフェイス回路１０１Ａ〜１０１Ｃの一例を示す図である。以下では、網側信号から音声データを抽出する動作と、網側信号に基づいて網同期クロックを生成する動作と、を説明する。
【００１３】
図１４において、インターフェイス回路１０１Ａでは、ＩＳＤＮ基本インターフェイスＬＳＩ（Large Scale Integration）１０１Ａ１が、ＩＳＤＮ基本インターフェイスのＴ点で使用される１９２ｋＨｚの網側クロックを、網側信号として受信する。
【００１４】
ＩＳＤＮ基本インターフェイスＬＳＩ１０１Ａ１は、網側信号から音声データを抽出し、その音声データを、１フレーム間隔が１２５μｓｅｃで６４タイムススロットを有する音声ハイウェイ信号に変換し、その音声ハイウェイ信号を音声ＰＣＭハイウェイ１０６に出力する。
【００１５】
また、ＩＳＤＮ基本インターフェイスＬＳＩ１０１Ａ１内のＰＬＬ（Phase Locked Loop）回路１０１Ａ２は、網側信号に同期した６４ｋＨｚの信号を出力する。この６４ｋＨｚの信号は、分周回路１０１Ａ３によって、８ｋＨｚの網同期クロックに変換される。この網同期クロックは、出力イネーブル信号によって選択されると、出力イネーブル回路１０１Ａ４から、マスタークロックとして出力される。
【００１６】
インターフェイス回路１０１Ｂでは、ＩＳＤＮ基本インターフェイスＬＳＩ１０１Ｂ１が、ＩＳＤＮ基本インターフェイスのＬＩ点で使用される３２０ｋＨｚの網クロックを、網側信号として受信する。
【００１７】
ＩＳＤＮ基本インターフェイスＬＳＩ１０１Ｂ１は、網側信号から音声データを抽出し、その音声データを音声ハイウェイ信号に変換し、その音声ハイウェイ信号を音声ＰＣＭハイウェイ１０６に出力する。
【００１８】
また、ＩＳＤＮ基本インターフェイスＬＳＩ１０１Ｂ１内のＰＬＬ回路１０１Ｂ２は、網側信号に同期した８ｋＨｚの網同期クロックを出力する。この網同期クロックは、出力イネーブル信号によって選択されると、出力イネーブル回路１０１Ｂ３から、マスタークロックとして出力される。
【００１９】
インターフェイス回路１０１Ｃでは、ＩＳＤＮ一次群インターフェイスＬＳＩ１０１Ｃ１が、ＩＳＤＮ一次群インターフェイスのＴ点で使用される１．５４４ＭＨｚの網クロックを、網側信号として受信する。
【００２０】
ＩＳＤＮ一次群インターフェイスＬＳＩ１０１Ｃ１は、網側信号から音声データを抽出し、その音声データを音声ハイウェイ信号に変換し、その音声ハイウェイ信号を音声ＰＣＭハイウェイ１０６に出力する。
【００２１】
また、ＩＳＤＮ一次群インターフェイスＬＳＩ１０１Ｃ１内のＰＬＬ回路１０１Ｃ２は、網側信号に同期した８ｋＨｚの網同期クロックを出力する。この網同期クロックは、出力イネーブル信号によって選択されると、出力イネーブル回路１０１Ｃ３から、マスタークロックとして出力される。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開平６−１１５７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
特許文献１に記載されたデジタル電話交換機では、図１３に示したように、複数のインターフェイス回路のいずれかからハイウェイ回路へ網同期クロック（同期クロック）を供給するために、専用のクロック供給線が必要であった。また、各インターフェイス回路およびハイウェイ回路は、クロック供給線と接続されるコネクタも必要であった。
【００２４】
このため、特許文献１に記載されたデジタル電話交換機は、専用のクロック供給線と、クロック供給線と接続されるコネクタと、を有することによって、構成が複雑になるという課題があった。
【００２５】
なお、専用のクロック供給線と、クロック供給線と接続されるコネクタと、を有することによって、構成が複雑になるという課題は、デジタル電話交換機だけでの課題ではなく、ＩＳＤＮ網などのデジタル回線網と接続される通信装置に共通する課題である。
【００２６】
本発明の目的は、上述した課題を解決可能な通信装置および網同期方法を提供することにある。
【課題を解決するための手段】
【００２７】
本発明の通信装置は、デジタル回線網と接続される通信装置であって、
前記デジタル回線網から、音声データを含む所定周波数の網側信号を受信すると、当該網側信号に同期した同期クロックを生成し、当該同期クロックと前記網側信号内の音声データとを多重して多重信号を生成し、当該多重信号を出力するインターフェイス手段と、
前記インターフェイス手段から出力された多重信号を伝送する伝送線と、
前記伝送線を介して前記多重信号を受信すると、前記多重信号内の同期クロックに同期し前記通信装置で使用されるシステムクロックを生成し、かつ、前記多重信号内の音声データを前記多重信号内の同期クロックに同期して処理する処理手段と、を含む。
【００２８】
本発明の網同期方法は、デジタル回線網と接続される通信装置での網同期方法であって、
前記デジタル回線網から、音声データを含む所定周波数の網側信号を受信すると、当該網側信号に同期した同期クロックを生成し、当該同期クロックと前記網側信号内の音声データとを多重して多重信号を生成し、当該多重信号を、伝送線に出力する出力ステップと、
前記伝送線を介して前記多重信号を受信すると、前記多重信号内の同期クロックに同期し前記通信装置で使用されるシステムクロックを生成し、かつ、前記多重信号内の音声データを前記多重信号内の同期クロックに同期して処理する処理ステップと、を含む。
【発明の効果】
【００２９】
本発明によれば、同期クロックを供給するためにのみ使用される専用のクロック供給線を不要にでき、通信装置の構成を簡略化することが可能になる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施形態のデジタル電話交換機を示したブロック図である。
【図２】インターフェイス回路１１Ａ〜１１Ｃの一例を示した図である。
【図３】音声ハイウェイ信号を示した図である。
【図４】ＤＰＬＬ回路３を示したブロック図である。
【図５】多重化回路４を示した回路図である。
【図６】音声ハイウェイ信号の一例を示した説明図である。
【図７】本発明の第２実施形態の交換機１Ａを示したブロック図である。
【図８】音声ハイウェイ信号の一例を示した説明図である。
【図９】ＭＣ１〜ＭＣ４のビット情報を示す図である。
【図１０】デジタル回線インターフェイス回路５を示したブロック図である。
【図１１】多重化回路５２の一例を示した図である。
【図１２】選択回路６を示した図である。
【図１３】特許文献１に記載のデジタル電話交換機の概略を示したブロック図である。
【図１４】インターフェイス回路１０１Ａ〜１０１Ｃの一例を示す図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施形態を図面を参照して説明する。
【００３２】
（第１実施形態）
図１は、本発明の第１実施形態の通信装置であるデジタル電話交換機（以下、単に「交換機」と称する）を示したブロック図である。
【００３３】
図１において、交換機１は、デジタル回線を介してＩＳＤＮ網２と接続される。
【００３４】
ここでいうデジタル回線は、ＩＳＤＮ基本インターフェイス、ＩＳＤＮ一次群インターフェイスまたはデジタル専用線等を示す。また、デジタル回線は、ＩＳＤＮのＳ点インターフェイス機能を利用したデジタル電話交換機同士をビハインド接続する場合に利用される回線も含む。
【００３５】
ＩＳＤＮ網２は、一般的にデジタル回線網と呼ぶことができる。ＩＳＤＮ網２は、網側信号（例えば、ＩＳＤＮ一次群速度インターフェイス信号）を交換機１に出力する。網側信号は、ＩＳＤＮ網２で使用されている網側クロックに同期した信号であり、所定周波数（例えば、１．５３６ＭＨｚ）を有し、音声データを含む。
【００３６】
交換機１は、複数のデジタル回線インターフェイス回路（以下、単に「インターフェイス回路」と称する）１１Ａ〜１１Ｃと、音声ＰＣＭハイウェイ１２と、システム音声ハイウェイ回路（以下、単に「ハイウェイ回路」と称する）１３と、制御データハイウェイ１４と、メインＣＰＵ１５と、を含む。
【００３７】
インターフェイス回路１１Ａ〜１１Ｃのそれぞれは、一般的にインターフェイス手段と呼ぶことができる。
【００３８】
インターフェイス回路１１Ａ〜１１Ｃのそれぞれは、ＩＳＤＮ網２から網側信号を受信すると、網側信号から音声データを抽出する。
【００３９】
インターフェイス回路１１Ａ〜１１Ｃのそれぞれは、音声データを、１フレーム間隔が１２５μｓｅｃで６４タイムススロットを有する音声ハイウェイ信号に変換し、音声ハイウェイ信号を音声ＰＣＭハイウェイ１２に出力する。なお、音声ハイウェイ信号のタイムスロットの数は６４に限らず適宜変更可能である。
【００４０】
また、インターフェイス回路１１Ａ〜１１Ｃのそれぞれは、ＩＳＤＮ網２から網側信号を受信すると、網側信号を用いて、その網側信号に同期した網同期クロックを生成する。網同期クロックは、一般的に同期クロックと呼ぶことができる。
【００４１】
なお、インターフェイス回路１１Ａ〜１１Ｃのそれぞれは、網同期クロックに関する制御データ（例えば、網同期クロックを生成できたか否かを示す情報）を、制御データハイウェイ１４を介して、メインＣＰＵ１５に出力する。
【００４２】
メインＣＰＵ１５は、インターフェイス回路１１Ａ〜１１Ｃのそれぞれからの制御データに基づいて、インターフェイス回路１１Ａ〜１１Ｃのいずれか１つを、網同期クロックを出力するインターフェイス回路（以下「代表インターフェイス回路」と称する）１１として選択し、その選択の結果を、インターフェイス回路１１Ａ〜１１Ｃのそれぞれに出力する。
【００４３】
インターフェイス回路１１Ａ〜１１Ｃのそれぞれは、メインＣＰＵ１５の選択の結果が、自回路が代表インターフェイス回路に選択された旨を示す場合、代表インターフェイス回路として動作する。代表インターフェイス回路１１にて生成された網同期クロックは、マスタークロックとして用いられる。
【００４４】
代表インターフェイス回路１１は、マスタークロック（網同期クロック）と音声データとを多重して多重信号を生成する。本実施形態では、代表インターフェイス回路１１は、マスタークロックと音声データとを時分割多重して多重信号を生成する。なお、代表インターフェイス回路１１は、時分割多重と異なる手法で、マスタークロックと音声データとを多重してもよい。
【００４５】
代表インターフェイス回路１１は、多重信号を音声ＰＣＭハイウェイ１２に出力する。
【００４６】
音声ＰＣＭハイウェイ１２は、一般的に伝送線と呼ぶことができる。音声ＰＣＭハイウェイ１２は、インターフェイス回路１１Ａ〜１１Ｃのそれぞれとハイウェイ回路１３とを接続する。
【００４７】
図２は、インターフェイス回路１１Ａ〜１１Ｃの一例を示した図である。なお、図２では、インターフェイス回路１１Ａ〜１１Ｃにおいて多重信号を生成する構成を示している。
【００４８】
図２において、インターフェイス回路１１Ａは、ＩＳＤＮ基本インターフェイスＬＳＩ（以下、単に「ＬＳＩ」と称する）１１Ａ１と、分周回路１１Ａ２と、音声・マスタークロック多重化回路（以下、単に「多重化回路」と称する）１１Ａ３と、を含む。ＬＳＩ１１Ａ１は、ＰＬＬ回路１１Ａ４を含む。
【００４９】
インターフェイス回路１１Ｂは、ＩＳＤＮ基本インターフェイスＬＳＩ（以下、単に「ＬＳＩ」と称する）１１Ｂ１と、音声・マスタークロック多重化回路（以下、単に「多重化回路」と称する）１１Ｂ２と、を含む。ＬＳＩ１１Ｂ１は、ＰＬＬ回路１１Ｂ３を含む。
【００５０】
インターフェイス回路１１Ｃは、ＩＳＤＮ一次群インターフェイスＬＳＩ（以下、単に「ＬＳＩ」と称する）１１Ｃ１と、音声・マスタークロック多重化回路（以下、単に「多重化回路」と称する）１１Ｃ２と、を含む。ＬＳＩ１１Ｃ１は、ＰＬＬ回路１１Ｃ３を含む。
【００５１】
インターフェイス回路１１Ａが代表インターフェイス回路である状況では、インターフェイス回路１１Ａは以下のように動作する。
【００５２】
ＬＳＩ１１Ａ１は、ＩＳＤＮ基本インターフェイスのＴ点で使用される１９２ｋＨｚの網側クロックを、網側信号として受信すると、網側信号から音声データを抽出する。
【００５３】
ＬＳＩ１１Ａ１は、１フレーム間隔が１２５μｓｅｃで６４個のタイムススロットを有する音声ハイウェイ信号のうち、先頭から数えて１〜６３番目のタイムスロットに、その音声データを載せる。つまり、ＬＳＩ１１Ａ１は、音声データを音声ハイウェイ信号に変換する。ＬＳＩ１１Ａ１は、音声データが載せられた音声ハイウェイ信号を、多重化回路１１Ａ３に出力する。
【００５４】
ＰＬＬ回路１１Ａ４は、網側信号を用いて、網側信号に同期した６４ｋＨｚの信号を出力する。この６４ｋＨｚの信号は、分周回路１１Ａ２によって、８ｋＨｚの網同期クロックに変換される。分周回路１１Ａ２は、網同期クロックをマスタークロックとして多重化回路１１Ａ３に出力する。
【００５５】
多重化回路１１Ａ３は、音声データが載せられた音声ハイウェイ信号とマスタークロックとを受信すると、音声ハイウェイ信号の６４番目のタイムスロットに、マスタークロックを表すデータを載せる。つまり、多重化回路１１Ａ３は、音声データとマスタークロックとを時分割多重する。多重化回路１１Ａ３は、音声データとマスタークロックとが載せられた音声ハイウェイ信号、つまり多重信号を、音声ＰＣＭハイウェイ１２に出力する。
【００５６】
また、インターフェイス回路１１Ｂが代表インターフェイス回路である状況では、インターフェイス回路１１Ｂは以下のように動作する。
【００５７】
ＬＳＩ１１Ｂ１は、ＩＳＤＮ基本インターフェイスのＬＩ点で使用される３２０ｋＨｚの網側クロックを、網側信号として受信すると、網側信号から音声データを抽出する。
【００５８】
ＬＳＩ１１Ｂ１は、音声ハイウェイ信号のうち、先頭から数えて１〜６３番目のタイムスロットに、その音声データを載せる。つまり、ＬＳＩ１１Ｂ１は、音声データを音声ハイウェイ信号に変換する。ＬＳＩ１１Ｂ１は、音声データが載せられた音声ハイウェイ信号を、多重化回路１１Ｂ２に出力する。
【００５９】
ＰＬＬ回路１１Ｂ３は、網側信号を用いて、網側信号に同期した８ｋＨｚの網同期クロックを生成し、その網同期クロックをマスタークロックとして多重化回路１１Ｂ２に出力する。
【００６０】
多重化回路１１Ｂ２は、音声データが載せられた音声ハイウェイ信号とマスタークロックとを受信すると、音声ハイウェイ信号の６４番目のタイムスロットに、マスタークロックを表すデータを載せる。つまり、多重化回路１１Ｂ２は、音声データとマスタークロックとを時分割多重する。多重化回路１１Ｂ２は、音声データとマスタークロックとが載せられた音声ハイウェイ信号、つまり多重信号を、音声ＰＣＭハイウェイ１２に出力する。
【００６１】
また、インターフェイス回路１１Ｃが代表インターフェイス回路である状況では、インターフェイス回路１１Ｃは、以下のように動作する。
【００６２】
ＬＳＩ１１Ｃ１は、ＩＳＤＮ一次群インターフェイスのＴ点で使用される１．５４４ＭＨｚの網側クロックを、網側信号として受信すると、網側信号から音声データを抽出する。
【００６３】
ＬＳＩ１１Ｃ１は、音声ハイウェイ信号のうち、先頭から数えて１〜６３番目のタイムスロットに、その音声データを載せる。つまり、ＬＳＩ１１Ｃ１は、音声データを音声ハイウェイ信号に変換する。ＬＳＩ１１Ｃ１は、音声データが載せられた音声ハイウェイ信号を、多重化回路１１Ｃ２に出力する。
【００６４】
ＰＬＬ回路１１Ｃ３は、網側信号を用いて、網側信号に同期した８ｋＨｚの網同期クロックを生成し、その網同期クロックをマスタークロックとして多重化回路１１Ｃ２に出力する。
【００６５】
多重化回路１１Ｃ２は、音声データが載せられた音声ハイウェイ信号とマスタークロックとを受信すると、音声ハイウェイ信号の６４番目のタイムスロットに、マスタークロックを表すデータを載せる。つまり、多重化回路１１Ｃ２は、音声データとマスタークロックとを時分割多重する。多重化回路１１Ｃ２は、音声データとマスタークロックとが載せられた音声ハイウェイ信号、つまり多重信号を、音声ＰＣＭハイウェイ１２に出力する。
【００６６】
図３は、１〜６３番目のタイムスロット（１ｃｈ〜６３ｃｈ）に音声データ（Ｂｃｈ）が載せられ、６４番目のタイムスロット（６４ｃｈ）にマスタークロックを表すデータ（マスタークロックデータ）が載せられた音声ハイウェイ信号を示した図である。
【００６７】
図１に戻って、音声ＰＣＭハイウェイ１２は、一般的に通信線と呼ぶことができる。音声ＰＣＭハイウェイ１２は、インターフェイス回路１１Ａ〜１１Ｃのそれぞれとハイウェイ回路１３とを接続する。
【００６８】
ハイウェイ回路１３は、一般的に処理手段と呼ぶことができる。
【００６９】
ハイウェイ回路１３は、代表インターフェイス回路から音声ＰＣＭハイウェイ１２を介して多重信号（音声データとマスタークロックとが載せられた音声ハイウェイ信号）を受信すると、その多重信号内のマスタークロックに基づいて、マスタークロックに同期し交換機１で使用されるシステムクロックを生成し、かつ、多重信号内の音声データを多重信号内のマスタークロックに同期して処理する。
【００７０】
ハイウェイ回路１３は、音声ハイウェイ信号からマスタークロックのデータを読み取る。ハイウェイ回路１３内のＰＬＬ回路１３ａは、そのデータにて示されたマスタークロックを用いて、マスタークロックに同期したシステムハイウェイ用クロックを、システムクロックとして生成する。
【００７１】
ハイウェイ回路１３は、システムクロックを、例えば、インターフェイス回路１１Ａ〜１１ＣおよびメインＣＰＵ１５に供給する。このため、交換機１でのシステムクロックに基づく動作タイミングを、ＩＳＤＮ網２で使用されている網側クロックに基づく動作タイミングに同期することが可能になる。
【００７２】
図４は、ＰＬＬ回路１３ａとして使用可能なＤＰＬＬ（Digital Phase Locked Loop）回路３を示したブロック図である。
【００７３】
図４において、ＤＰＬＬ回路３は、位相比較器として機能するＤ−ＦＦ（Ｄ−フリップフロップ）３１と、位相状態保存部として機能するシフトレジスタ３２と、カウンタリセット値セレクタ３３と、カウンタ分周回路３４と、水晶発振器３５と、を含む。
【００７４】
カウンタ分周回路３４は、水晶発振器３５からのパルスを所定数カウントするごとに出力値を“１”と“０”とに切り換えることによって、８ｋＨｚのシステムクロックを出力する。
【００７５】
Ｄ−ＦＦ３１のＤ端子には、音声ハイウェイ信号から読み出されたマスタークロック（８ｋＨｚ）が入力される。Ｄ−ＦＦ３１のＣＫ端子には、カウンタ分周回路３４から出力されたシステムクロック（８ｋＨｚ）が入力される。
【００７６】
このため、システムクロックの位相がマスタークロックの位相よりも進んでいる場合には、Ｄ−ＦＦ３１の出力（位相比較値）は“０”となり、システムクロックの位相がマスタークロックの位相よりも遅れている場合には、Ｄ−ＦＦ３１の出力（位相比較値）は“１”となる。
【００７７】
Ｄ−ＦＦ３１の出力（位相比較値）は、シフトレジスタ３２に保持され、その後、カウンタリセット値セレクタ３３に出力される。
【００７８】
カウンタリセット値セレクタ３３は、Ｄ−ＦＦ３１の出力（位相比較値）が“０”の場合、カウンタ分周回路３４が出力値を切り換えるために使用する所定数に１を加えて、システムクロックの周期を、水晶発振器３５からの１パルス分だけ長くする。
【００７９】
一方、カウンタリセット値セレクタ３３は、Ｄ−ＦＦ３１の出力（位相比較値）が“１”の場合、カウンタ分周回路３４が使用する所定数から１を減算して、システムクロックの周期を、水晶発振器３５からの１パルス分だけ短くする。
【００８０】
よって、ＤＰＬＬ回路３がフェイズロック（位相固定）した安定動作領域では、３フレーム分の位相比較値が、“１”⇒“０”⇒“１”⇒“０”または“０”⇒“１”⇒“０”と交番する、もしくは、 “１”⇒“０”⇒“０”または“０”⇒“１”⇒“１”といったように、必ず“０”と“１”が存在する。
【００８１】
なお、ＤＰＬＬ回路３は、交換機１の同期範囲設計によって、補正タイミング（所定値を補正するタイミング）を、８ｋＨｚに１回や、位相比較値が２回連続して“０”または“１”を示す場合は４ｋＨｚに１回補正するなど、適宜変更可能である。
【００８２】
図５は、図２に示した多重化回路１１Ａ３、１１Ｂ２または１１Ｃ２として使用可能な多重化回路４を示した回路図である。
【００８３】
図５において、多重化回路４は、Ｄ−ＦＦ４１と、セレクタ４２と、を含む。
【００８４】
Ｄ−ＦＦ４１のＤ端子には、マスタークロックが供給される。ＤＦＦ３ａのＤ端子には、システムクロックが供給される。
【００８５】
セレクタ４２のＡ端子（入力端子）には、音声ハイウェイ信号が入力され、セレクタ４２のＢ端子（入力端子）には、Ｄ−ＦＦ４１からの出力が入力される。セレクタ４２のＳ端子（セレクタ端子）には、図３に示した切替信号が入力される。切替信号は、音声ハイウェイ信号の１〜６３番目のタイムスロットがＡ端子に入力されている状況では“０”となり、音声ハイウェイ信号の６４番目のタイムスロットがＡ端子に入力されている状況では“１”となる。
【００８６】
セレクタ４２は、切替信号が“０”の場合には、Ａ端子に入力された音声ハイウェイ信号を出力する。一方、切替信号が“１”の場合には、セレクタ４２は、Ｂ端子に入力されたＤ−ＦＦ４１の出力（マスタークロック）を、音声ハイウェイ信号の６４番目のタイムスロットの８ビットのすべてに載せて出力する。
【００８７】
図６は、多重化回路４が生成した音声ハイウェイ信号の一例を示した説明図である。
【００８８】
次に、動作を説明する。
【００８９】
インターフェイス回路１１Ａ〜１１Ｃのそれぞれは、ＩＳＤＮ網２から網側信号を受信し、網側信号に同期した網同期信号を生成するための動作を行う。インターフェイス回路１１Ａ〜１１Ｃのそれぞれは、網同期クロックに関する制御データを、制御データハイウェイ１４を介して、メインＣＰＵ１５に出力する。
【００９０】
メインＣＰＵ１５は、インターフェイス回路１１Ａ〜１１Ｃのそれぞれからの制御データに基づいて、インターフェイス回路１１Ａ〜１１Ｃのいずれか１つを、代表インターフェイス回路１１として選択し、その選択の結果を、インターフェイス回路１１Ａ〜１１Ｃのそれぞれに出力する。なお、代表インターフェイス回路の選択手法は、公知技術であるため、その詳細な説明は省略する。
【００９１】
代表インターフェイス回路１１は、網側信号から音声データを抽出し、その音声データを、音声ハイウェイ信号の１〜６３番目のタイムスロットに載せ、マスタークロックを示す情報を、音声ハイウェイ信号の６４番目のタイムスロットに載せる。
【００９２】
なお、本実施形態では、マスタークロックの情報は、システムクロックの立上りタイミングに対して、マスタークロックの位相が進んでいるか遅れているかを示す。なお、マスタークロックの情報は、システムクロックの立下りタイミングに対して、マスタークロックの位相が進んでいるか遅れているかを示してもよい。
【００９３】
続いて、代表インターフェイス回路１１は、音声データとマスタークロックとが載せられた音声ハイウェイ信号、すなわち、多重信号を、音声ＰＣＭハイウェイ１２に出力する。
【００９４】
ハイウェイ回路１３は、代表インターフェイス回路１１から音声ＰＣＭハイウェイ１２を介して多重信号（音声データとマスタークロックとが載せられた音声ハイウェイ信号）を受信すると、その多重信号内のマスタークロックを用いて、そのマスタークロックに同期したシステムクロックを生成し、かつ、多重信号内の音声データを多重信号内のマスタークロックに同期して処理する。
【００９５】
本実施形態によれば、代表インターフェイス回路１１は、マスタークロックと音声データとを多重して多重信号を生成し、その多重信号を、音声ＰＣＭハイウェイ１２を介して、ハイウェイ回路１３に出力する。このため、マスタークロックは、音声データを伝送するための音声ＰＣＭハイウェイ１２を介してハイウェイ回路１３に供給される。
【００９６】
よって、マスタークロック専用のクロック供給線を不要にでき、交換機の構成を簡略化することが可能になる。
【００９７】
なお、複数のインターフェイス回路１１Ａ〜１１Ｃと音声ＰＣＭハイウェイ１２とハイウェイ回路１３とからなる交換機（通信装置）でも、マスタークロック専用のクロック供給線を不要にでき、交換機の構成を簡略化することが可能になるという効果を奏する。
【００９８】
本実施形態によれば、代表インターフェイス回路１１は、マスタークロックと音声データとを時分割多重して多重信号を生成する。この場合、ＩＳＤＮ網と接続する交換機で使用される音声ハイウェイ信号を用いて、マスタークロックと音声データとを時分割多重することが可能になる。
【００９９】
（第２実施形態）
次に、本発明の第２実施形態の交換機（例えば、デジタル電話交換機）を説明する。
【０１００】
第１実施形態の交換機１では、インターフェイス回路１１Ａ〜１１Ｃのうち代表インターフェイス回路１１で生成されたマスタークロックの情報が、音声ハイウェイ信号の６４番目のタイムスロットに記載される。
【０１０１】
これに対して、第２実施形態の交換機では、音声ハイウェイ信号の６４個のタイムスロットのうち、交換機内のインターフェイス回路の数（Ｎ個：Ｎは２以上の整数）と同数のタイムスロットが、音声データ用ではなく網同期クロック用として使用され、網同期クロック用のタイムスロットが、インターフェイス回路と１対１で対応づけられている。
【０１０２】
図７は、本発明の第２実施形態の交換機１Ａを示したブロック図である。なお、図７において、図１に示したものと同一構成のものには同一符号を付してある。
【０１０３】
図７において、交換機１Ａは、デジタル回線を介してＩＳＤＮ網２と接続される。
【０１０４】
交換機１Ａは、４（Ｎ＝４）個のデジタル回線インターフェイス回路（以下、単に「インターフェイス回路」と称する）１１ＡＡ、１１ＢＡ、１１ＣＡおよび１１ＤＡと、音声ＰＣＭハイウェイ１２と、システム音声ハイウェイ回路（以下、単に「ハイウェイ回路」と称する）１３Ａと、制御データハイウェイ１４と、メインＣＰＵ１５Ａと、を含む。なお、Ｎは４に限らない。
【０１０５】
インターフェイス回路１１ＡＡ、１１ＢＡ、１１ＣＡおよび１１ＤＡのそれぞれは、一般的にインターフェイス手段と呼ぶことができる。
【０１０６】
インターフェイス回路１１ＡＡ、１１ＢＡ、１１ＣＡおよび１１ＤＡのそれぞれは、ＩＳＤＮ網２から網側信号を受信すると、網側信号から音声データを抽出する。
【０１０７】
インターフェイス回路１１ＡＡ、１１ＢＡ、１１ＣＡおよび１１ＤＡのそれぞれは、音声データを、１フレーム間隔が１２５μｓｅｃで６４タイムススロットを有する音声ハイウェイ信号に変換し、音声ＰＣＭハイウェイ１２に出力する。
【０１０８】
また、インターフェイス回路１１ＡＡ、１１ＢＡ、１１ＣＡおよび１１ＤＡのそれぞれは、ＩＳＤＮ網２から網側信号を受信すると、その網側信号に同期した網同期クロックを生成する。
【０１０９】
図８は、音声ハイウェイ信号の１フレーム（６４タイムスロット）中に、網同期クロック用のタイムスロットとして、６１ｃｈ（６１番目のタイムスロット）、６２ｃｈ（６２番目のタイムスロット）、６３ｃｈ（６３番目のタイムスロット）および６４ｃｈ（６４番目のタイムスロット）の４つのｃｈ（タイムスロット）が存在する例を示した図である。
【０１１０】
本実施形態では、６１ｃｈ、６２ｃｈ、６３ｃｈおよび６４ｃｈに、それぞれ、インターフェイス回路１１ＡＡ、１１ＢＡ、１１ＣＡおよび１１ＤＡが割り当てられている。
【０１１１】
インターフェイス回路１１ＡＡは、インターフェイス回路１１ＡＡが生成した網同期クロックに関する情報（以下「ＭＣ１」と称する）を、６１ｃｈに記載する。
【０１１２】
インターフェイス回路１１ＢＡは、インターフェイス回路１１ＢＡが生成した網同期クロックに関する情報（以下「ＭＣ２」と称する）を、６２ｃｈに記載する。
【０１１３】
インターフェイス回路１１ＣＡは、インターフェイス回路１１ＣＡが生成した網同期クロックに関する情報（以下「ＭＣ３」と称する）を、６３ｃｈに記載する。
【０１１４】
インターフェイス回路１１ＤＡは、インターフェイス回路１１ＤＡが生成した網同期クロックに関する情報（以下「ＭＣ４」と称する）を、６４ｃｈに記載する。
【０１１５】
図９は、ＭＣ１〜ＭＣ４のビット情報を示す図である。ＭＣ１〜ＭＣ４に記載される情報の項目は共通である。このため、説明の重複を避けるために、図９では、ＭＣ４のビット情報を示してある。
【０１１６】
ＭＣ４は、Ｂ７〜Ｂ０からなる８ビットの情報である。
【０１１７】
Ｂ７には、ＣＫ２（最新の網同期クロックの値）が記載される。Ｂ６には、ＣＫ１（１フレーム（１２５μｓ）前の網同期クロックの値）が記載される。Ｂ５には、ＣＫ０（１フレーム（２５０μｓ）前の網同期クロックの値）が記載される。
【０１１８】
Ｂ４〜Ｂ２には、Ｉ−ＴＹＰＥ（ＩＳＤＮ回線種別）が記載される。Ｉ−ＴＹＰＥは、一般的に、網側信号をインターフェイス回路に供給したデジタル回線の種別を示す種別情報と呼ぶことができる。
【０１１９】
本実施形態では、Ｉ−ＴＹＰＥ＝０００は、ＩＳＤＮ基本インターフェイスを示し、Ｉ−ＴＹＰＥ＝００１は、ＩＳＤＮ一次群インターフェイスを示す。Ｉ−ＴＹＰＥ＝０１０は、ＴＴＣ２．０４８ＭＨｚデジタル専用線を示し、Ｉ−ＴＹＰＥ＝０１１は、ＴＴＣ１．５１１ＭＨｚデジタル専用線を示す。Ｉ−ＴＹＰＥ＝１００、１０１および１１０は、予備を示し、Ｉ−ＴＹＰＥ＝１１１は、無しを示す。
【０１２０】
Ｂ１には、ＤＫ１（現デジタル回線同期状態）が記載される。ＤＫ１＝１は同期状態を示し、ＤＫ１＝０は非同期状態を示す。
【０１２１】
Ｂ０には、ＤＫ０（１フレーム（１２５μｓ）前のデジタル回線同期状態）が記載される。ＤＫ０＝１は同期状態を示し、ＤＫ０＝０は非同期状態を示す。
【０１２２】
このため、音声ハイウェイ信号には、４つの網同期信号が含まれる。
【０１２３】
図１０は、インターフェイス回路１１ＡＡ、１１ＢＡ、１１ＣＡおよび１１ＤＡとして使用可能なデジタル回線インターフェイス回路（以下、単に「インターフェイス回路」と称する）５を示したブロック図である。
【０１２４】
インターフェイス回路５は、インターフェイスＬＳＩ（以下、単に「ＬＳＩ」と称する）５１と、多重化回路５２と、を含む。
【０１２５】
ＬＳＩ５１は、網側信号を受信すると、網側信号から音声データを抽出する。ＬＳＩ５１は、１フレーム間隔が１２５μｓｅｃで６４個のタイムススロットを有する音声ハイウェイ信号のうち、先頭から数えて１〜６０番目のタイムスロットに、その音声データを載せる。つまり、ＬＳＩ５１は、音声データを音声ハイウェイ信号に変換する。ＬＳＩ５１は、音声データが載せられた音声ハイウェイ信号を、多重化回路５２に出力する。
【０１２６】
また、ＬＳＩ５１は、網側信号に同期した８ｋＨｚの網同期クロックを生成し、その網同期クロックを、多重化回路５２に出力する。
【０１２７】
また、ＬＳＩ５１は、網同期クロックが網側クロックに同期しているか否かを、システムクロックに同期して判定し、その判定結果を、同期データ信号として多重化回路５２に出力する。
【０１２８】
また、ＬＳＩ５１には、Ｉ−ＴＹＰＥ（ＩＳＤＮ回線種別）が予め記憶されており、ＬＳＩ５１は、Ｉ−ＴＹＰＥ（ＩＳＤＮ回線種別）を、回線種別データとして多重化回路５２に出力する。
【０１２９】
多重化回路５２は、音声ハイウェイ信号と網同期クロックと同期データ信号と回線種別データとを受信すると、音声ハイウェイ信号のタイムスロットのうち、自己が含まれるインターフェイス回路に割り当てられたタイムスロット（ｃｈ）に、網同期クロックと同期データ信号と回線種別データとを記載し、網同期クロックと同期データ信号と回線種別データとが記載された音声ハイウェイ信号を、多重信号として出力する。
【０１３０】
図１１は、多重化回路５２の一例を示した図である。
【０１３１】
多重化回路５２は、Ｄ−ＦＦ５２ａ〜５２ｅと、シフトレジスタ５２ｆと、セレクタ５２ｇと、を含む。
【０１３２】
同期データ信号は、システムクロックに同期して、Ｄ−ＦＦ５２ａからＤ−ＦＦ５２ｂに入力される。Ｄ−ＦＦ５２ｂの出力は、ＤＫ０としてシフトレジスタ５２ｆのＡ端子に入力される。Ｄ−ＦＦ５２ａの出力は、ＤＫ１としてシフトレジスタ５２ｆのＢ端子にも入力される。
【０１３３】
シフトレジスタ５２ｆのＣ端子、Ｄ端子およびＥ端子には、回線種別データが１ビット単位で入力される。
【０１３４】
網同期クロックは、システムクロックに同期して、Ｄ−ＦＦ５２ｃからＤ−ＦＦ５２ｄ、さらにＤ−ＦＦ５２ｅに入力される。Ｄ−ＦＦ５２ｅの出力は、ＣＫ０としてシフトレジスタ５２ｆのＦ端子に入力される。Ｄ−ＦＦ５２ｄの出力は、ＣＫ１としてシフトレジスタ５２ｆのＧ端子にも入力される。Ｄ−ＦＦ５２ｃの出力は、ＣＫ２としてシフトレジスタ５２ｆのＨ端子に入力される。
【０１３５】
シフトレジスタ５２ｆは、網同期クロックデータロードパルスと網同期クロックデータシフトクロックとに基づいて、Ａ端子〜Ｈ端子への入力を、図９に示したシリアルデータに変換し、そのシリアルデータ（ＭＣ：網同期データ）をセレクタ５２ｇに出力する。
【０１３６】
セレクタ５２ｇは、音声ハイウェイ信号のタイムスロットのうち、自己が含まれるインターフェイス回路に割り当てられたタイムスロット（ｃｈ）に、シリアルデータ（ＭＣ）を記載し、ＭＣが記載された音声ハイウェイ信号を、多重信号として出力する。
【０１３７】
図７に戻って、ハイウェイ回路１３Ａは、ＰＬＬ回路１３ａと、選択回路１３Ａ１と、を含む。
【０１３８】
選択回路１３Ａ１は、音声ハイウェイ信号に記載された複数の網同期クロックの中から、例えば多重信号内の種別情報に基づいて、マスタークロック（つまり、システムクロック生成用の同期クロック）を選択し、そのマスタークロックを、ＰＬＬ回路１３ａに出力する。
【０１３９】
図１２は、選択回路１３Ａ１として使用可能な選択回路６を示した図である。
【０１４０】
選択回路６は、シリアル−パラレル変換回路６１と、ＣＫ２抽出回路６２と、回線種別データレジスタ６３と、同期データレジスタ６４と、監視回路６５と、マスタークロック選択回路６６と、セレクタ６７と、を含む。
【０１４１】
シリアル−パラレル変換回路６１は、上り音声ハイウェイ信号に記載された網同期クロック（ＣＫ２〜ＣＫ０）、同期データ（ＤＫ１〜ＤＫ０）および回線種別データ（Ｉ−ＴＹＰＥ）を、タイムスロットごと（インターフェイス回路ごと）に、パラレルデータに変換する。
【０１４２】
シリアル−パラレル変換回路６１は、音声ハイウェイ信号に記載された複数のＣＫ２を、タイムスロットごとに、ＣＫ２抽出回路６２に出力する。
【０１４３】
ＣＫ２抽出回路６２は、各ＣＫ２をパラレルにセレクタ６７に出力する。
【０１４４】
また、シリアル−パラレル変換回路６１は、音声ハイウェイ信号に記載された複数の回線種別データ（Ｉ−ＴＹＰＥ）を、タイムスロットごとに、回線種別データレジスタ６３に格納する。
【０１４５】
また、シリアル−パラレル変換回路６１は、音声ハイウェイ信号に記載された複数の同期データ（ＤＫ１〜ＤＫ０）を、タイムスロットごとに、同期データレジスタ６４に格納する。
【０１４６】
また、シリアル−パラレル変換回路６１は、音声ハイウェイ信号に記載された複数の網同期クロック（ＣＫ２〜ＣＫ０）を、タイムスロットごとに、監視回路６５に格納する。
【０１４７】
マスタークロック選択回路６６は、回線種別データレジスタ６３内の回線種別データ（Ｉ−ＴＹＰＥ）、同期データレジスタ６４内の同期データ（ＤＫ１〜ＤＫ０）、および、監視回路６５内の網同期クロック（ＣＫ２〜ＣＫ０）に基づいて、セレクタ６７からの出力を選択するためのマスタークロック源切替信号を生成し、このマスタークロック源切替信号をセレクタ７に出力する。
【０１４８】
マスタークロック選択回路６６は、以下に示す選択条件に基づいて、マスタークロック源切替信号を出力する。
【０１４９】
マスタークロック選別の必須要素として、デジタル回線が接続され、かつ、ＬＳＩの回線同期状態が安定していることが必要である。
【０１５０】
マスタークロック選択回路６６は、各インターフェイス回路の回線同期状態を、ＤＫ０およびＤＫ１の２ビットで判定する。ＤＫ０およびＤＫ１が同期状態を示して、初めてマスタークロック源となる。
【０１５１】
マスタークロック選択回路６６は、その次に、Ｉ−ＴＹＰＥの回線種別に基づいて、システムクロック生成用の同期クロックを選択する。
【０１５２】
本実施形態では、Ｉ−ＴＹＰＥの回線種別は、優先度の高い順から、ＴＴＣ２．０４８ＭＨｚデジタル専用線⇒ＴＴＣ１．５４４ＭＨｚ専用線⇒ＩＳＤＮ一次群インターフェイス⇒ＩＳＤＮ基本インターフェイスの順序になる。
【０１５３】
一度、システムクロックがマスタークロックに対して同期化すると、図４で説明した通り、マスタークロックに同期したＤＰＬＬの安定動作領域では全て“１”または全て“０”になる場合はない。このため、ＣＫ２〜ＣＫ０が全て“１”または全て“０”を示す場合、もしくは、ＤＫ０およびＤＫ１が２ｂｉｔとも非同期表示となった場合は、マスタークロック選択回路６６は、マスタークロックを、次の優先順位の網同期クロックへ自動移行する。
【０１５４】
本実施形態によれば、ハイウェイ回路１３Ａが、音声ハイウェイ信号内のＩ−ＴＹＰＥに基づいて、Ｎ個の網同期クロックのうちから、システムクロック生成用のマスタークロックを選択し、そのマスタークロックに同期したシステムクロックを生成する。
【０１５５】
このため、メインＣＰＵ１５Ａは、マスタークロックの切換えを制御する必要がなくなる。よって、メインＣＰＵ１５Ａの負荷を軽減でき、また、メインＣＰＵ１５Ａと各インターフェイス回路との間で、マスタークロックを切り換えるために使用されていた制御データを不要にすることができる。
【０１５６】
また、本実施形態では、メインＣＰＵ１５Ａによるマスタークロックの切換制御を不要にできるため、完全ハードウェアのロジックで８ｋＨｚごとにマスタークロックの切換えの判別を行うことが可能となり、メインＣＰＵ１５でのソフトウェア制御によるマスタークロックの切換えよりもマスタークロックの切換え時間は高速となる。
【０１５７】
マスタークロックの切換え時間が短くなると、マスタークロックの切換えに起因するスリップと呼ばれるデータエラーを短くすることが可能になる。なお、スリップは、システムクロックのフレームと網側クロックとのずれによって発生する。
【０１５８】
なお、上記各実施形態では、通信装置として、デジタル電話交換機を用いたが、通信装置は、デジタル電話交換機に限らず、例えば、デジタル回線を収容するボタン電話、家庭用電話機やＦＡＸ等の通信装置でもよい。
【０１５９】
以上説明した各実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【符号の説明】
【０１６０】
１、１Ａ  交換機
１１Ａ〜１１Ｃ、１１ＡＡ、１１ＢＡ、１１ＣＡ、１１ＤＡ  デジタル回線インターフェイス回路
１１Ａ１、１１Ｂ１  ＩＳＤＮ基本インターフェイスＬＳＩ
１１Ｃ１  ＩＳＤＮ一次群インターフェイスＬＳＩ
１１Ａ４、１１Ｂ３、１１Ｃ３、１３ａ  ＰＬＬ回路
１１Ａ２  分周回路
１１Ａ３、１１Ｂ２、１１Ｃ２  音声・マスタークロック多重化回路
１２  音声ＰＣＭハイウェイ
１３、１３Ａ  システム音声ハイウェイ回路
１３Ａ１  選択回路
１４  制御データハイウェイ
１５、１５Ａ  メインＣＰＵ
２  ＩＳＤＮ網
３  ＤＰＬＬ回路
３１  Ｄ−ＦＦ
３２  シフトレジスタ
３３  カウンタリセット値セレクタ
３４  カウンタ分周回路
３５  水晶発振器
４  多重化回路
４１  Ｄ−ＦＦ
４２  セレクタ
５  デジタル回線インターフェイス回路
５１  インターフェイスＬＳＩ
５２  多重化回路
５２ａ〜５２ｅ  Ｄ−ＦＦ
５２ｆ  シフトレジスタ
５２ｇ  セレクタ
６  選択回路
６１  シリアルパラレル変換回路
６２  ＣＫ２抽出回路
６３  回線種別データレジスタ
６４  同期データレジスタ
６５  監視回路
６６  マスタークロック選択回路
６７  セレクタ
【図１】
0005429867.tif 000002
【図２】
0005429867.tif 000003
【図３】
0005429867.tif 000004
【図４】
0005429867.tif 000005
【図５】
0005429867.tif 000006
【図６】
0005429867.tif 000007
【図７】
0005429867.tif 000008
【図８】
0005429867.tif 000009
【図９】
0005429867.tif 000010
【図１０】
0005429867.tif 000011
【図１１】
0005429867.tif 000012
【図１２】
0005429867.tif 000013
【図１３】
0005429867.tif 000014
【図１４】
0005429867.tif 000015