(57)【特許請求の範囲】
【請求項１】
電力変換器のための増幅器システムであって、該増幅器システムは、
基板に形成された集積回路を有する半導体と、
第１のスイッチングデバイスと第２のスイッチングデバイスとを含む複数のスイッチングデバイスであって、該第１のスイッチングデバイスと該第２のスイッチングデバイスとは、該集積回路内に含まれ、該第１のスイッチングデバイスおよび該第２のスイッチングデバイスは、第１の電源入力および第２の電源入力を用いて増幅信号を生成するために、パルス幅変調信号を用いて協働的に切り替え可能である、複数のスイッチングデバイスと、
並列に連結されたコンデンサおよび抵抗器であって、該コンデンサおよび抵抗器は、該第１の電源入力または該第２の電源入力のうちの１つと、該基板との間に連結される、コンデンサおよび抵抗器と、
を含む、増幅器システム。
【請求項２】
前記増幅信号と前記基板との間に連結されるダイオードをさらに含む、請求項１に記載の増幅器システム。
【請求項３】
前記ダイオードは、前記半導体の外部にあるショットキーダイオードである、請求項２に記載の増幅器システム。
【請求項４】
前記第１のスイッチングデバイスおよび前記第２のスイッチングデバイスの各々は、該第１のスイッチングデバイスおよび該第２のスイッチングデバイスの各々のドレインとソースとの間に連結される本体ダイオードを含み、該本体ダイオードは、該第１のスイッチングデバイスおよび該第２のスイッチングデバイスのそれぞれのスイッチングの間に、フリーホイーリング電流によって順バイアスをかけられるように動作可能であり、前記抵抗器およびコンデンサは、該第２のスイッチングデバイスの該本体ダイオードと並列である分流器回路として動作可能である、請求項１に記載の増幅器システム。
【請求項５】
前記抵抗器および前記コンデンサは、前記半導体の外部にあるデバイスである、請求項１に記載の増幅器システム。
【請求項６】
前記抵抗器および前記コンデンサは、前記基板に形成されたデバイスである、請求項１に記載の増幅器システム。
【請求項７】
電力変換器のための増幅器システムであって、該増幅器システムは、
基板に形成された集積回路であって、該基板は、基板入力を有する、集積回路と、
該集積回路に含まれる複数のスイッチングデバイスであって、該スイッチングデバイスは、増幅信号を生成するために、パルス幅変調信号を用いて協働的に切り替え可能である第１のスイッチングデバイスおよび第２のスイッチングデバイスを含む、複数のスイッチングデバイスと、
該第１のスイッチングデバイスに連結された第１の電源入力、および、該第２のスイッチングデバイスに連結された第２の電源入力と、
該第２の電源入力と該基板入力との間に連結された抵抗器と、
該第２の電源入力と該基板入力との間に連結されたコンデンサであって、該コンデンサはまた、該抵抗器と並列に連結される、コンデンサと、
を含む、増幅器システム。
【請求項８】
前記第１のスイッチングデバイスおよび前記第２のスイッチングデバイスの各々は、前記基板に形成された電力ＭＯＳＦＥＴである、請求項７に記載の増幅器システム。
【請求項９】
前記第２の電源入力は、前記第２のスイッチングデバイスの最大の負の供給電位において電源電圧を受け取るように構成され、該第２のスイッチングデバイスは、ＮＭＯＳ  ＦＥＴを含む、請求項７に記載の増幅器システム。
【請求項１０】
前記第２の電源入力は、前記第２のスイッチングデバイスの最大の正の供給電位において電源電圧を受け取るように構成され、該第２のスイッチングデバイスは、ＰＭＯＳ  ＦＥＴを含む、請求項７に記載の増幅器システム。
【請求項１１】
前記増幅器システムは、前記増幅信号と前記基板との間に連結されるダイオードをさらに含み、該ダイオードは、該増幅信号から該基板への電流の少なくとも一部分を選択的に分流するように、前記コンデンサおよび前記抵抗器と動作可能である、請求項７に記載の増幅器システム。
【請求項１２】
前記ダイオードは、少なくとも、前記第１の電源入力と前記第２の電源入力との間に期待された電圧差の逆ブロッキング電圧定格を用いて構成され、順電圧は、前記第２のスイッチングデバイスに含まれる本体ダイオードの順電圧より低い、請求項１１に記載の増幅器システム。
【請求項１３】
前記ダイオードは、第１のダイオードであり、前記増幅信号は、負荷に供給可能な第１の増幅信号であり、前記複数のスイッチングデバイスは、該負荷に供給可能な第２の増幅信号を生成するために、前記パルス幅変調信号を用いて協働的に切り替え可能な第３のスイッチングデバイスおよび第４のスイッチングデバイスをさらに含み、前記増幅器システムは、前記第２の増幅信号と前記基板との間に連結される第２のダイオードをさらに含む、請求項１１に記載の増幅器システム。
【請求項１４】
前記抵抗器および前記コンデンサは、充放電回路を形成し、該充放電回路は、前記基板の電位を調整するために、前記第１のダイオードおよび前記第２のダイオードの各々と独立的に動作可能である、請求項１３に記載の増幅器システム。
【請求項１５】
前記ダイオード、前記抵抗器、および前記コンデンサは、前記半導体に対して外部にあり、前記第２のスイッチングデバイスに含まれる本体ダイオードと並列である分流器回路として動作可能である、請求項１１に記載の増幅器システム。
【請求項１６】
前記コンデンサは、寄生スイッチングデバイスの充電イベントに応じて前記基板の電位を調整するために、電圧記憶貯蔵器として動作可能である、請求項７に記載の増幅器システム。
【請求項１７】
電力変換器のための増幅器システムであって、該増幅器システムは、
抵抗器と、
充電／放電回路を形成するために、該抵抗器と並列に連結されるコンデンサと、
を含み、
該抵抗器および該コンデンサは、半導体の基板と、該半導体の該基板に形成された第１のスイッチングデバイスとの間に連結され、
該第１のスイッチングデバイスはまた、該半導体の該基板に形成された第２のスイッチングデバイスと連結され、その結果、該充電／放電回路、該第１のスイッチングデバイス、該第２のスイッチングデバイスおよび該基板は、直列に連結され、
該第１のスイッチングデバイスおよび該第２のスイッチングデバイスは、パルス幅の変調コントロール信号に応じて増幅出力信号を生成するように動作可能である、増幅器システム。
【請求項１８】
前記半導体は、基板ノードである第１の外部ピンと、電源ノードである第２の外部ピンとを含み、前記充電／放電回路は、該基板ノードと該半導体に対して外部にある該電源ノードとの間に連結される、請求項１７に記載の増幅器システム。
【請求項１９】
前記電源ノードは、電源から電圧を受け取るように構成され、該電圧は、該半導体によって受け取られる最大の負の電圧であり、前記第１のスイッチングデバイスおよび前記第２のスイッチングデバイスは、Ｎチャンネル電力ＭＯＳＦＥＴである、請求項１８に記載の増幅器システム。
【請求項２０】
前記増幅器システムは、前記基板ノードと、出力ノードである前記半導体の第３の外部ピンとの間に接続されるダイオードをさらに含み、前記第１のスイッチングデバイスおよび前記第２のスイッチングデバイスは、該出力ノード上に増幅出力信号を生成するように動作可能である、請求項１８に記載の増幅器システム。
【請求項２１】
前記コンデンサは、前記基板に現れる任意の寄生スイッチングデバイスのバイアスを逆転させるように該基板の電位を調整するために、選択的にバイアスを下げる電圧に充電されるように構成される、請求項１７に記載の増幅器システム。
【請求項２２】
前記コンデンサは、前記第１のスイッチングデバイスおよび前記第２のスイッチングデバイスが、該第１のスイッチングデバイスおよび該第２のスイッチングデバイスが実質的に伝導していないスイッチングサイクルのフリーホイーリング部分内に進入することに応じて選択的に充電されるように構成される、請求項１７に記載の増幅器システム。
【請求項２３】
電力変換器の増幅器システムを動作させる方法であって、該方法は、
出力ノード上の増幅出力信号を生成するために、半導体の基板に形成された第１のスイッチングデバイスおよび第２のスイッチングデバイスを協働的に動作させることと、
該第１のスイッチングデバイスおよび該第２のスイッチングデバイスのうちの１つをオフにすることと、
該第１のスイッチングデバイスまたは該第２のスイッチングデバイスのうちの少なくとも１つが伝導していないスイッチングサイクルのフリーホイーリング部分に進入することと、
該スイッチングサイクルの間に生成されたフリーホイーリング電流で該半導体の基板ノードと電源ノードとの間に連結されるコンデンサを充電することと、
該コンデンサに格納されたバイアスを下げる電圧に従って該基板の電位を調整することと
を含む、方法。
【請求項２４】
前記方法は、前記コンデンサを充電するために、前記フリーホイーリング電流に従って、前記半導体の前記出力ノードと基板ノードとの間に連結されるダイオードに順バイアスをかけることをさらに含む、請求項２３に記載の方法。
【請求項２５】
前記基板の前記電位を調整することは、前記第２のスイッチングデバイスの最大の負の供給電位以下に該基板の該電位を低くすることを含む、請求項２３に記載の方法。
【請求項２６】
前記基板の前記電位を調整することは、前記基板に現れる任意の寄生スイッチングデバイスのバイアスを逆転させることを含む、請求項２３に記載の方法。
【請求項２７】
前記コンデンサを充電させることは、前記出力ノード上に存在する電流の少なくとも一部分を前記基板に選択的に分流するように該コンデンサおよび抵抗器を動作させることを含む、請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（本発明の背景）
（１．技術分野）
本発明は、電力変換器に関し、より具体的には、寄生スイッチングデバイスのアクティビティを減らす電力変換器における増幅器システムに関する。
【背景技術】
【０００２】
（２．関連技術）
電力エレクトロニクスおよび関連回路を発展させた集積回路は、電力管理における複雑な問題のためのコスト効率的な解決を可能にする。無数のアクティブなデバイスおよびそれらの相互接続を有することは、最小限の材料および信頼性のない接続を有する非常に効率的なシステムのパッケージングに役に立つ１つのモノリシック半導体構成要素を作る。
【０００３】
このようなデバイスの原理的限定は、大量のエネルギーを格納できない形になり（コンデンサおよびインダクターの大きさが限定される）、１つのアセンブリ内の複数のデバイスの密接配置は、高い電流の部材から回路の他の信号部分まで連結される意図されない信号（電流）を引き起こす。寄生の構成要素、例えば、電力ＭＯＳＦＥＴに隣接して形成された意図されない二極トランジスタは、典型的に、ＭＯＳＦＥＴが破壊されることなしに信頼可能に動作し得る電圧および電流レベルを限定する。
【発明の概要】
【課題を解決するための手段】
【０００４】
（要約）
増幅器システムは、増幅器システムに含まれる半導体の基板に現れる少なくとも１つの寄生スイッチングデバイスのバイアスを逆転させることによって寄生スイッチングデバイスのアクティビティを最小限にする。増幅器システムは、電力スイッチ、例えば、電力ＭＯＳＦＥＴのような、半導体の基板における集積回路に形成されたスイッチングデバイスを含む。スイッチングデバイスは、半導体の出力ノード上に増幅出力信号を生成するために、ハーフブリッジの構成において協働的に切り替え可能である第１のスイッチングデバイスおよび第２のスイッチングデバイスを含み得る。半導体はまた、電源電圧を受け取るための電源入力ノードと、基板と連結される基板ノードとを含み得る。
【０００５】
抵抗器およびコンデンサは、電源入力ノードと基板ノードとの間に並列に連結され得る。コンデンサは、現れる任意の寄生スイッチングデバイスのバイアスを逆転させるために、第１のスイッチングデバイスおよび第２のスイッチングデバイスのスイッチングサイクルの間に、バイアスを下げる電圧に充電され得る。コンデンサは、第１のスイッチングデバイスおよび第２のスイッチングデバイスの両方が実質的に伝導していない場合に、第１のスイッチおよび第２のスイッチのスイッチングサイクルの時間（フリーホイーリング部分）の間に発生するフリーホイーリング電流で充電され得る。
【０００６】
１つの例の構成において、増幅器システムはさらに、出力ノードと基板ノードとの間に連結されるダイオードを含み得る。ダイオードは、コンデンサを充電するために、フリーホイーリング電流によって順バイアスをかけられ得る。ダイオードは、第１のスイッチングデバイスおよび第２のスイッチングデバイスのうちの１つに含まれるフリーホイーリングの本体ダイオードと並列である分流器として、抵抗器およびコンデンサと共に動作し得る。ダイオードの順電圧は、第１のスイッチングデバイスおよび第２のスイッチングデバイスのうちの１つに含まれるフリーホイーリングの本体ダイオードの順電圧より低くあり得、その結果、ダイオードは、オンになり、フリーホイーリングの本体ダイオードがオンにされる前に、コンデンサを充電することを開始する。
【０００７】
増幅器システムの興味深い特徴は、抵抗器、コンデンサおよびダイオード（存在する場合）が、いくつかの例の構成において、半導体に対して外部にあり得ることである。従って、出力ノード、電源入力ノードおよび基板ノードの各々は、半導体のそれぞれの外部ピンとして半導体の外に持ち出され得る。
【０００８】
増幅器システムのもう１つの興味深い特徴は、任意数のスイッチングデバイスが含まれ得ることである。従って、増幅器システムは、任意数のハーフブリッジ電力段、またはフルブリッジ電力段を含み得る。抵抗器およびコンデンサは、ハーフブリッジ電力段またはフルブリッジ電力段の各々に対する共通の充電／放電回路であり得る。
【０００９】
なお、増幅器システムのもう１つの興味深い特徴は、システムが、寄生スイッチングデバイスが実質的にオフにされるのを保つことによってスイッチングデバイスの安全な動作の領域の安価な拡張を提供し得る。スイッチングデバイスの安全な動作の領域の拡張は、半導体の電力出力を増大し得る。寄生スイッチングデバイスがオフに保たれる場合に、より高い電圧および電流の観点からスイッチングデバイスの安全な動作の領域が拡張されるだけではなく、ノイズ電流および電磁干渉（ＥＭＩ）も減らされ得る。ノイズ電流は、拡張されたフリーホイーリングの本体ダイオードの回復回数から起因し得、ノイズ電流は、高電圧での動的アバランチに起因し得る。
【００１０】
本発明の他のシステム、方法、特徴および利点は、当業者にとって、以下の図面および詳細な説明の検証に基づいて明白であり、または明白になる。このような追加のシステム、方法、特徴および利点の全部は、本説明内に含まれ、本発明の範囲内にあり、そして以下の請求範囲によって保護されることが意図される。
【００１１】
本発明は、例えば以下の項目を提供する。
（項目１）
電力変換器のための増幅器システムであって、該増幅器システムは、
基板に形成された集積回路を有する半導体と、
第１のスイッチングデバイスと第２のスイッチングデバイスとを含む複数のスイッチングデバイスであって、該第１のスイッチングデバイスと該第２のスイッチングデバイスとは、該集積回路内に含まれ、該第１のスイッチングデバイスおよび該第２のスイッチングデバイスは、第１の電源入力および第２の電源入力を用いて増幅信号を生成するために、パルス幅変調信号を用いて協働的に切り替え可能である、複数のスイッチングデバイスと、
並列に連結されたコンデンサおよび抵抗器であって、該コンデンサおよび抵抗器は、該第１の電源入力または該第２の電源入力のうちの１つと、該基板との間に連結される、増幅器システム。
（項目２）
上記増幅信号と上記基板との間に連結されるダイオードをさらに含む、上記項目のいずれかに記載の増幅器システム。
（項目３）
上記ダイオードは、上記半導体の外部にあるショットキーダイオードである、上記項目のいずれかに記載の増幅器システム。
（項目４）
上記第１のスイッチングデバイスおよび上記第２のスイッチングデバイスの各々は、該第１のスイッチングデバイスおよび該第２のスイッチングデバイスの各々のドレインとソースとの間に連結される本体ダイオードを含み、該本体ダイオードは、該第１のスイッチングデバイスおよび該第２のスイッチングデバイスのそれぞれのスイッチングの間に、フリーホイーリング電流によって順バイアスをかけられるように動作可能であり、上記抵抗器およびコンデンサは、該第２のスイッチングデバイスの該本体ダイオードと並列である分流器回路として動作可能である、上記項目のいずれかに記載の増幅器システム。
（項目５）
上記抵抗器および上記コンデンサは、上記半導体の外部にあるデバイスである、上記項目のいずれかに記載の増幅器システム。
（項目６）
上記抵抗器および上記コンデンサは、上記基板に形成されたデバイスである、上記項目のいずれかに記載の増幅器システム。
（項目７）
電力変換器のための増幅器システムであって、増幅器システムは、
基板に形成された集積回路であって、該基板は、基板入力を有する、集積回路と、
該集積回路に含まれる複数のスイッチングデバイスであって、該スイッチングデバイスは、増幅信号を生成するために、パルス幅変調信号を用いて協働的に切り替え可能である第１のスイッチングデバイスおよび第２のスイッチングデバイスを含む、複数のスイッチングデバイスと、
該第１のスイッチングデバイスに連結された第１の電源入力、および、該第２のスイッチングデバイスに連結された第２の電源入力と、
該第２の電源入力と該基板入力との間に連結された抵抗器と、
該第２の電源入力と該基板入力との間に連結されたコンデンサであって、該コンデンサはまた、該抵抗器と並列に連結される、増幅器システム。
（項目８）
上記第１のスイッチングデバイスおよび上記第２のスイッチングデバイスの各々は、上記基板に形成された電力ＭＯＳＦＥＴである、上記項目のいずれかに記載の増幅器システム。
（項目９）
上記第２の電源入力は、上記第２のスイッチングデバイスの最大の負の供給電位において電源電圧を受け取るように構成され、該第２のスイッチングデバイスは、ＮＭＯＳ  ＦＥＴを含む、上記項目のいずれかに記載の増幅器システム。
（項目１０）
上記第２の電源入力は、上記第２のスイッチングデバイスの最大の正の供給電位において電源電圧を受け取るように構成され、該第２のスイッチングデバイスは、ＰＭＯＳ  ＦＥＴを含む、上記項目のいずれかに記載の増幅器システム。
（項目１１）
上記増幅器システムは、上記増幅信号と上記基板との間に連結されるダイオードをさらに含み、該ダイオードは、該増幅信号から該基板への電流の少なくとも一部分を選択的に分流するように、上記コンデンサおよび上記抵抗器と動作可能である、上記項目のいずれかに記載の増幅器システム。
（項目１２）
上記ダイオードは、少なくとも、上記第１の電源入力と上記第２の電源入力との間に期待された電圧差の障壁電圧定格を用いて構成され、順電圧は、上記第２のスイッチングデバイスに含まれる本体ダイオードの順電圧より低い、上記項目のいずれかに記載の増幅器システム。
（項目１３）
上記ダイオードは、第１のダイオードであり、上記増幅信号は、負荷に供給可能な第１の増幅信号であり、上記複数のスイッチングデバイスは、該負荷に供給可能な第２の増幅信号を生成するために、上記パルス幅変調信号を用いて協働的に切り替え可能な第３のスイッチングデバイスおよび第４のスイッチングデバイスをさらに含み、上記増幅器システムは、上記第２の増幅信号と上記基板との間に連結される第２のダイオードをさらに含む、上記項目のいずれかに記載の増幅器システム。
（項目１４）
上記抵抗器および上記コンデンサは、充放電回路を形成し、該充放電回路は、上記基板の電位を調整するために、上記第１のダイオードおよび上記第２のダイオードの各々と独立的に動作可能である、上記項目のいずれかに記載の増幅器システム。
（項目１５）
上記ダイオード、上記抵抗器、および上記コンデンサは、上記半導体に対して外部にあり、上記第２のスイッチングデバイス含まれる本体ダイオードと並列である分流器回路として動作可能である、上記項目のいずれかに記載の増幅器システム。
（項目１６）
上記コンデンサは、寄生スイッチングデバイスの充電イベントに応じて上記基板の電位を調整するために、電圧記憶貯蔵器として動作可能である、上記項目のいずれかに記載の増幅器システム。
（項目１７）
電力変換器のための増幅器システムであって、増幅器システムは、
抵抗器と、
充電／放電回路を形成するために、該抵抗器と並列に連結されるコンデンサと、
を含み、
該抵抗器および該コンデンサは、半導体の基板と、該半導体の該基板に形成された第１のスイッチングデバイスとの間に連結され、
該第１のスイッチングデバイスはまた、該半導体の該基板に形成された第２のスイッチングデバイスと連結され、その結果、該充電／放電回路、該第１のスイッチングデバイス、該第２のスイッチングデバイスおよび該基板は、直列に連結され、
該第１のスイッチングデバイスおよび該第２のスイッチングデバイスは、パルス幅の変調コントロール信号に応じて増幅出力信号を生成するように動作可能である、増幅器システム。
（項目１８）
上記半導体は、基板ノードである第１の外部ピンと、電源ノードである第２の外部ピンとを含み、上記充電／放電回路は、該基板ノードと該半導体に対して外部にある該電源ノードとの間に連結される、上記項目のいずれかに記載の増幅器システム。
（項目１９）
上記電源ノードは、電源から電圧を受け取るように構成され、該電圧は、該半導体によって受け取られる最大の負の電圧であり、上記第１のスイッチングデバイスおよび上記第２のスイッチングデバイスは、Ｎチャンネル電力ＭＯＳＦＥＴである、上記項目のいずれかに記載の増幅器システム。
（項目２０）
上記増幅器システムは、上記基板ノードと、出力ノードである上記半導体の第３の外部ピンとの間に接続されるダイオードをさらに含み、上記第１のスイッチングデバイスおよび上記第２のスイッチングデバイスは、該出力ノード上に増幅出力信号を生成するように動作可能である、上記項目のいずれかに記載の増幅器システム。
（項目２１）
上記コンデンサは、上記基板に現れる任意の寄生スイッチングデバイスのバイアスを逆転させるように該基板の電位を調整するために、選択的にバイアスを下げる電圧に充電されるように構成される、上記項目のいずれかに記載の増幅器システム。
（項目２２）
上記コンデンサは、上記第１のスイッチングデバイスおよび上記第２のスイッチングデバイスが、該第１のスイッチングデバイスおよび該第２のスイッチングデバイスが実質的に伝導していないスイッチングサイクルのフリーホイーリング部分内に進入することに応じて選択的に充電されるように構成される、上記項目のいずれかに記載の増幅器システム。
（項目２３）
電力変換器の増幅器システムを動作させる方法であって、該方法は、
出力ノード上の増幅出力信号を生成するために、半導体の基板に形成された第１のスイッチングデバイスおよび第２のスイッチングデバイスを協働的に動作させることと、
該第１のスイッチングデバイスおよび該第２のスイッチングデバイスのうちの１つをオフにすることと、
該第１のスイッチングデバイスまたは該第２のスイッチングデバイスのうちの少なくとも１つが伝導していないスイッチングサイクルのフリーホイーリング部分に進入することと、
該スイッチングサイクルの間に生成されたフリーホイーリング電流を有する該半導体の基板ノードと電源ノードとの間に連結されるコンデンサを充電することと、
該コンデンサに格納されたバイアスを下げる電圧に従って該基板の電位を調整することと
を含む、方法。
（項目２４）
上記方法は、上記コンデンサを充電するために、上記フリーホイーリング電流に従って、上記半導体の上記出力ノードと基板ノードとの間に連結されるダイオードに順バイアスをかけることをさらに含む、上記項目のいずれかに記載の方法。
（項目２５）
上記基板の上記電位を調整することは、上記第２のスイッチングデバイスの最大の負の供給電位以下に該基板の該電位を低くすることを含む、上記項目のいずれかに記載の方法。
（項目２６）
上記基板の上記電位を調整することは、上記基板に現れる任意の寄生スイッチングデバイスのバイアスを逆転させることを含む、上記項目のいずれかに記載の方法。
（項目２７）
上記コンデンサを充電させることは、上記出力ノード上に存在する電流の少なくとも一部分を上記基板に選択的に分流するように該コンデンサおよび抵抗器を動作させることを含む、上記項目のいずれかに記載の方法。
【００１２】
（摘要）
電力変換器のための増幅器システムは、少なくとも、半導体の基板における集積回路に形成された第１のスイッチングデバイスおよび第２のスイッチングデバイスを含む。第１のスイッチングデバイスおよび第２のスイッチングデバイスは、ハーフブリッジの構成で形成され得、半導体の出力ノード上に増幅出力信号を生成するために、協働的に切り替え可能であり得る。抵抗器およびコンデンサは、半導体に含まれる、電源入力ノードと基板ノードとの間に並列に連結され得る。コンデンサは、集積回路に現れる寄生スイッチングデバイスのバイアスを逆転させるために、第１スイッチングデバイスおよび第２のスイッチングデバイスのスイッチングサイクルの間に、選択的にバイアスを下げる電圧に充電され得る。
【００１３】
本発明は、以下の図面および説明を参照してよりよく理解され得る。図における構成要素は、必ずしも一定の縮尺ではなく、代わりに本発明の原理を例示することに強調がなされている。さらに、図において同じ参照数字は、異なる図の全体にわたって対応する部分を示す。
【図面の簡単な説明】
【００１４】
【図１】図１は、ＣＭＯＳ集積回路アーキテクチャの形態における実施例の半導体アーキテクチャである。
【図２】図２は、寄生スイッチングデバイスの実施例が示される、図１の実施例の半導体アーキテクチャである。
【図３】図３は、ハーフブリッジ電力段を含む実施例の増幅器システムの回路略図である。
【図４】図４は、分流器回路を含む、図３の増幅器システムの回路略図である。
【図５】図５は、フルブリッジ電力段と、分流器回路とを含む例示の増幅器システムの回路略図である。
【図６】図６は、増幅器システムの作業フロー図である。
【発明を実施するための形態】
【００１５】
（好ましい実施形態の詳細な説明）
図１は、相補形金属酸化膜半導体（ＣＭＯＳ）電力ＩＣなどの半導体１０２に組み込まれた集積回路（ＩＣ）１００のための実施例のアーキテクチャである。実施例の電力ＩＣは、低濃度ドープされたＰ型基板上に、より高濃度ドープされたＮ井戸を用いて作られて、同じ基板上に作られた、ＰチャネルＭＯＳＦＥＴなどのスイッチングデバイスを閉じ込める。他の実施例において、スイッチングデバイスは、ＰＮＰバイポーラ接合トランジスタ（ＢＪＰ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、または、集積回路に含められ、かつ導体状態と不導体状態との間を移行することが可能な任意の他の形態のパワートランジスタ、機構または素子などの他の素子であり得る。以下の考察において用語「ＭＯＳＦＥＴ」が用いられるが、スイッチングデバイスがＭＯＳＦＥＴスイッチングデバイスに限定されないことは理解されるべきである。Ｎ井戸は、ＩＣ１００内に含まれるどの回路よりも正に（ｐｏｓｉｔｉｖｅｌｙ）バイアスをかけられるように電源などによってバイアスをかけられ得る。他の実施例において、半導体は、低濃度ドープされたｎ型基板にＰ井戸を含み得る。図１において、ＮＭＯＳ素子は、基板に直接作られ得るかまたは電源によって正の電源電圧（Ｖｄｄ）が供給される深Ｎ埋込層（ＮＢＬ）によって形成されるＮタブ内に作られ得るかのいずれかである。電源から供給される負の電源電圧（Ｖｓｓ）は、基板のＰ井戸に印加され得る。
【００１６】
ＮＭＯＳおよびＰＭＯＳ素子は、横構造を有する基板に形成され得、その基板において、ソース（Ｓ）、ゲート（Ｇ）およびドレイン（Ｄ）は水平に整列させられる。代わりに、またはさらに加えて、ＮＭＯＳおよびＰＭＯＳ素子は、垂直構造を有する基板に形成され得る。Ｐエピタキシャル領域（Ｐ−ｅｐｉ）内のＮ井戸はまた、ＭＯＳＦＥＴなどのスイッチングデバイスに加えて、抵抗器、小さいインダクターおよびコンデンサを含めるために用いられ得る。Ｎ層絶縁を有するｐ型基板よりもむしろシリコンオンインシュレータ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）（ＳＯＩ）アプローチを用いる絶縁もまた、用いられ得る。
【００１７】
構造のモノリシック性は、寄生素子を作る。寄生バイポーラ素子２０２のいくつかの例は、図２に示される。ＭＯＳＦＥＴなどのスイッチングデバイスは、本来的に、各スイッチングデバイスにローカルであり得る寄生バイポーラ接合トランジスタ（ＢＪＴ）などの寄生スイッチングデバイスを含み得る。用語「ＢＪＴ」は以下の考察において用いられるが、寄生スイッチングデバイスが、ＢＪＴに限定されるべきではなく、寄生スイッチングデバイスの任意の形態であり得ることは理解されるべきである。すべてとは限らないが、実際のＩＣにおいて現れ得る寄生ＮＰＮ  ＢＪＴが図２に示されるが、図２に示される寄生ＮＰＮ  ＢＪＴは、ＩＣのロバスト機能性に対しかなりの制限を表し得る。寄生スイッチングデバイスの高い電流破壊電圧は寄生スイッチングデバイスがその一種であるスイッチングデバイスの破壊電圧より相当に低いのが典型的である。例えば、低ＢＪＴコレクタ電流において、破壊電圧は、ＭＯＳＦＥＴのドレインからソースへの破壊電圧（ＢＶ  ｄｓｓ）に等しいが、高ＢＪＴコレクタ電流においてではそうではない。従って、ＢＪＴコレクタ電流などの寄生スイッチングデバイス電流は、大きくなることが防がれる。
【００１８】
そのような寄生スイッチングデバイスによる伝導は、設計によって最小限にされ得る。１つの実施例において、半導体の基板がＭＯＳＦＥＴのソースに連結／短絡させられた場合、基板に注入された電流は、寄生ＢＪＴを使用可能に許容するよりはむしろソースに戻される傾向がある。寄生トランジスタのベースへの電荷の３つの主要な供給源があり得る。
【００１９】
１．急速に増加するドレインからソースへの電圧（Ｖｄｓ）からの変位電流／容量電流。
【００２０】
２．基板ジャンクションへのドレインに順バイアスを先行してかけることによって領域に残された電荷。
【００２１】
３．ドレインの領域における高電界に起因するホットキャリア電流（少数キャリア）
ドレインと基板との間の静電容量は寄生ＢＪＴにかなりのターンオン電流を提供し、電流はＭＯＳＦＥＴ設計によって少なくとも部分的に含められ得、ＭＯＳＦＥＴ設計はＭＯＳＦＥＴのソースリード線に効果的に電流を送る。しかしながらこのターンオン電流は、寄生ＢＪＴを使用可能にするように働く唯一の電流ではない。
【００２２】
音声増幅器などの電力変換器は、負荷を駆動するためにパワーＩＣを用い得る。いくつかの実施例において、パワーＩＣを用いる電力変換器は、ほとんど無損失に制御されたエネルギの送達を誘導負荷に提供するために高周波パルス信号の幅変調を用いて、ラウドスピーカなどの誘導負荷を駆動し得る。Ｄ級音声増幅器は、１つのそのような電力変換器の一実施例である。
【００２３】
図３は、電力変換器内に含められ得るハーフブリッジ電力段を有する実施例の増幅器システム３００である。ハーフブリッジ電力段は、第１のゲートドライバ３０４によって駆動される第１のスイッチングデバイス３０２および第２のゲートドライバ３０８によって駆動される第２のスイッチングデバイス３０６によって実装され得る。第１のゲートドラバ３０４は、入力ノード３１０に提供される入力信号に基づいて第１のスイッチングデバイス３０２を駆動し得、第２のゲートドライバ３０８は、入力ノード３１０に提供される入力信号に基づいて第２のスイッチングデバイス３０６を駆動し得る。入力ノード３１０は、半導体上の外部ピンであり得るか、または入力信号を受信する集積回路の一部であり得る。
【００２４】
入力信号は、パルス幅変調信号などの１つ以上の制御信号であり得る。音声増幅器システムの一実施例において、入力信号は、パルス幅変調信号であり得、パルス幅変調信号は、可聴信号の瞬時振幅に従って様々な幅の一連のパルスを生成するために高速コンパレータを用いて三角波と可聴信号を比較することによって生成される。代わりに、別の音声増幅器システムの実施例において、デジタル信号プロセッサは、可聴信号に基づいてパルス幅変調信号を生成し得る。電力変換器は、プロセッサ、メモリ、フィルタ、ユーザインタフェース、通信インタフェース、または音声増幅器などの電力変換器に含まれる任意の他の機能性などの他のデバイスおよびシステムを含み得る。
【００２５】
第１のスイッチングデバイス３０２および第２のスイッチングデバイス３０６は、半導体の基板３１２に集積回路の一部として含まれるパワーＭＯＳＦＥＴＳであり得る。ハーフブリッジ構成において、第１のスイッチングデバイス３０２は、高サイドスイッチ（ＨＳＦＥＴ）と呼ばれ得、第２のスイッチングデバイス３０６は、低サイドスイッチ（ＬＳＦＥＴ）と呼ばれ得る。
【００２６】
集積回路は、１つ以上の外部電源から電力が供給され得る。図３において、第１の電源入力ノード３１４は、入力電圧として正の電源電圧（＋Ｖｃｃ）を受け取り得る。第１の電源入力ノード３１４は、半導体に外部ピンを含み得、外部ピンはまた、第１のスイッチングデバイス３０２を有する基板３１２を介してＩＣの内部に連結される。第２の電源入力ノード３１６は、入力電圧として負の電源電圧（−Ｖｃｃ）を受け取り得る。第２のスイッチングデバイス３０６および第２のゲートドライブ３０８は、第２の電源入力ノード３１６を有する基板３１２を介してＩＣの内部に連結される。第２の電源入力ノード３１６はまた、半導体に外部ピンを含み得る。
【００２７】
第２の電源入力ノード３１６において受け取られる電圧は、増幅器ハーフブリッジの最も負の電源（−Ｖｃｃ）であり得る。従って、第２の電源入力ノード３１６において受け取られる電圧は、第２のスイッチングデバイス３０６の最も負の供給電位であり得る。いくつかの実施例において、最も負の電源（−Ｖｃｃ）は、接地であり得る。他のパワーＩＣの実施例において、最も負の電源（−Ｖｃｃ）は、０ボルトよりも大きいかまたは小さい場合がある。なおも他の実施例において、電源入力は、スイッチングデバイスが、ＮＭＯＳおよびＰＭＯＳデバイスなどＮ型またはＰ型デバイスであるかどうかに基づいて、第１の電源入力ノード３１４が負の電源電圧（−Ｖｃｃ）を受け取り、第２の電源入力ノード３１６が正の電源電圧（＋Ｖｃｃ）を受け取るように、逆転され得る。従って、以下の考察において、示されていないが、正の供給電圧と負の供給電圧とは交換され得る。
【００２８】
図３において、基板３１２は、ジャンパ回路３１８によって負の電源（−Ｖｃｃ）に連結される。ジャンパ回路３１８は、第２の電源入力ノード３１６と基板入力ノード３２０との間に短絡を形成する。基板入力ノード３２０は、半導体の外部にある外部ピンの形態である。従って分流器回路３１８は、半導体の外部にある。他の実施例において、基板３１２は、半導体の内部にありＩＣ内に含まれる分流器回路３１８によって負の電源（−Ｖｃｃ）に連結され得る。
【００２９】
動作中、ハーフブリッジ電力段３００は出力ノード３２２に出力信号を生成し、出力ノード３２２は半導体上の外部ピンとして提供され得る。出力信号は、入力ノード３１０に提供される増幅された信号を表し得る。出力ノード３２２は、１つ以上のフィルタ３２４に連結され得る。出力ノード３２２は、１つ以上のインダクター（Ｌ１）３２６および１つ以上のコンデンサ（Ｃ１）３２８を含む受動フィルタなどの１つ以上のフィルタ３２４に連結され得る。他の実施例において、能動フィルタまたは任意の他のタイプのフィルタは、フィルタ３２４を改良し得る。他の実施例の構成において、フィルタ３２４はまた、半導体に含まれる集積回路の一部として含められ得る。従って、いくつかの実施例において、ハーフブリッジ電力段３００によって生成される出力信号は、半導体上の外部ピンに直接供給されない場合がある。出力ノード３２２はまた、負荷３３０に連結され得る。負荷３００は、出力信号を受信することが可能な任意のデバイスであり得る。図３において、負荷３３０は、出力信号によって駆動されて可聴信号を生成する１つ以上のラウドスピーカを含む。
【００３０】
増幅器システム３００の動作中、寄生ＢＪＴなどの１つ以上のスイッチングデバイス３３４は、半導体に含まれる集積回路（ＩＣ）に現れ得る。１つの実施例において、寄生スイッチングデバイス（単数または複数）３３４は、寄生ＮＰＮ  ＢＪＴであり得る。動作中、電荷は電流によって寄生スイッチングデバイス３３４の中に追い込まれ得、電流は、第１のスイッチングデバイス３０２（高サイドＦＥＴ−ＨＳＦＥＴ）がオフにされ、インダクター３２６（Ｌ１）における電流の一部分が、第２のスイッチ３０６（低サイドＦＥＴ−ＬＳＦＥＴ）の順バイアスをかけられた本体ダイオードまたは基板ダイオードを通って、出力ノード３２２の中に流れ込むように押し込まれたとき、流れる。本体ダイオードまたはフリーホイーリング本体ダイオードは、それぞれのスイッチングデバイスのドレインとソースとの間の第１のスイッチングデバイス３０２および第２のスイッチングデバイス３０６の各々に含まれ得る。
【００３１】
第１のスイッチングデバイス３０２または第２のスイッチングデバイス３０６のいずれかをオフに切り替えたとき、および代替のスイッチングデバイス（第１のスイッチングデバイス３０２または第２のスイッチングデバイス３０６のいずれか）をオンに切り替える前に、変換サイクルのこの部分は、サイクルのフリーホイーリング部分として説明され得る。オフに切り替えられる第１のスイッチングデバイス（ＨＳＦＥＴ）３０２の場合、その後のスイッチングのないサイクルのフリーホイーリング部分は、出力ノード３２２に電圧および電流を伝導し供給する第２のスイッチングデバイス３０６（ＬＳＦＥＴ）によりインダクター３２６（Ｌ１）における電流が方向を逆転するまで、続く。例えば、第２のスイッチングデバイス３０６は、ＦＥＴチャネルが多数キャリアのみを用いて伝導している方向に伝導し始め得る。比較的高い瞬時出力電流で、交互スイッチングデバイス（ＦＥＴ）は、電流がインダクター３２６（Ｌ１）において方向を逆転する前に、オンにされ得る。
【００３２】
寄生スイッチングデバイス３３４の完全なターンオンは、フリーホイーリング電流がなおも第２のスイッチングデバイス３０６（ＬＳＦＥＴ）のフリーホイーリング本体ダイオードに流入している状態で、第１のスイッチングデバイス３０２（ＨＳＦＥＴ）の電源が突然にオンにされたとき、起り得る。これは、寄生スイッチングデバイス充電イベントと呼ばれ得る。いくつかの場合において、寄生スイッチングデバイス３３４は、フリーホイーリングサイクル中、バイアスをかけ続けられ得るが、第１のスイッチングデバイス３０２（ＨＳＦＥＴ）がオンにされて、寄生ＢＪＴのコレクタ回路全体など寄生スイッチデバイス３３４全体の電圧が、伝導する電流を好ましくなく増加させるまで、十分な電流を伝導させるのに十分なコレクタ電位が不足して、問題を引き起こし得る。
【００３３】
いくつかの実施例において、寄生ＢＪＴのコレクタなどの寄生スイッチングデバイス３３４の一部分は、ガードリングにおいて終端し得る。ガードリングは、集積回路の構造物であり得、ＩＣにおけるスプリアス電流を最小限にするためにスプリアス電流を集めるために用いられ得る。ガードリングは、正の電源（＋Ｖｃｃ）の少なくとも一部分によってバイアスをかけられるなど、基板３１２に対して正（または負）の電位によってバイアスをかけられ得る。そのようなものとして、寄生スイッチングデバイス３３４全体の電圧は、フリーホイーリング電流が第２のスイッチングデバイス３０６（ＬＳＦＥＴ）の本体ダイオードになおも流入していて、第１のスイッチングデバイス３０２（ＨＳＦＥＴ）が突然オンにされた場合、さらに大きくなり得る。
【００３４】
動作中、第１のスイッチングデバイス３０２（ＨＳＦＥＴ）がオンにされ始めると、ホットキャリアは、第１のスイッチングデバイス３０２（ＨＳＦＥＴ）のドレイン近くに生成され得る。第１のスイッチングデバイス３０２（ＨＳＦＥＴ）のドレイン−ソース電圧が十分に大きい場合、第１のスイッチングデバイス３０２（ＨＳＦＥＴ）のシリコン格子から電子を移動させるのに十分なエネルギが多数キャリア（電子）にある。自由になった電子は、第１のスイッチングデバイス３０２（ＨＳＦＥＴ）のドレインの方への流れと結合する。結果として生じる正孔のいくつかは、基板３１２に流入し、寄生スイッチングデバイス３３４に電圧を加えて作動させ得る。正孔電流は、ドレイン電流に比例し、ドレイン−ソース電圧に指数関数的に関係し得る。第１のスイッチングデバイス３０２（ＨＳＦＥＴ）におけるホットキャリア電流の式は、次の形式で提供され得る。
【００３５】
【数１】
0005444321.tif 000002
ここでＥｓはソースにおける電界であり、Ｅｍは最大電界であり、Ｅ（ｘ）はｘにおける積分通路に沿った局部電界である。Ｉｄはドレイン電流であり、ＡおよびＢは半導体材料関係係数である。
【００３６】
電圧は、第１のスイッチングデバイス３０２（ＨＳＦＥＴ）が、第２のスイッチングデバイス３０６（ＬＳＦＥＴ）の本体ダイオードを回復し、出力ノード３２２の方向を変えているという時間中のみ、高ドレイン電流（Ｉｄ）によって高いので、ホットキャリアイベントの時間ディメンションまたは寄生スイッチングデバイス充電イベントは、制限され得る。不都合なことに、第２のスイッチングデバイス３０６（ＬＳＦＥＴ）の本体ダイオードの高められた回復テール（ｈｅｉｇｈｔｅｎｅｄ  ｒｅｃｏｖｅｒｙ  ｔａｉｌ）（第１のスイッチングデバイス３０２（ＨＳＦＥＴ）のターンオンによる）は、インダクター（Ｌ１）３２６において電流をサポートするのに必要である電流を超えるドレイン電流（Ｉｄ）井戸を増加させ得る。第１のスイッチングデバイス３０２（ＨＳＦＥＴ）をより速くオンにすることによって、寄生スイッチングデバイス３３４の、例えばＢＪＴベース電荷などの電荷に対応する衝撃電流（Iｉｍｐａｃｔ）の時間積分を最小限にするように試みる場合、ドレイン電流（Ｉｄ）の大きさは増加させられ得る。第１のスイッチングデバイス３０２（ＨＳＦＥＴ）のドレイン電流（Ｉｄ）の増加は、ホットキャリアパルスの幅を減少させることによってなされる利得の多くを相殺し得る。換言すると、ドレイン電流（Ｉｄ）の増加は、ホットキャリアイベント（寄生スイッチングデバイス充電イベント）のより短い時間中の電荷の集積を減少させるが、ピーク電流は増加し、次いで、ホットキャリアの振幅は増加し、結果として、追加の充電および寄生スイッチングデバイス３３４の起動をもたらす。
【００３７】
従って、第１のスイッチングデバイス３０２（ＨＳＦＥＴ）のドレイン電流Ｉｄの減少を可能にするものは何でも、衝撃電流Iｉｍｐａｃｔを減少させ得る。衝撃電流Iｉｍｐａｃｔを除去することは可能ではない場合があるが、寄生スイッチングデバイス充電イベント中、ドレイン電流（Ｉｄ）が寄生スイッチングデバイス３３４の起動を抑えること、または起動を最小限にすることは可能であり得る。別の状況では寄生ＢＪＴのベース領域を充電するなど寄生スイッチングデバイス３３４を充電して、寄生スイッチングデバイス３３４のバイアスを下げるように働き得る一時的リザーバに電荷を送達する大きいフリーホイーリング電流の一部を用いることも可能であり得る。換言すると、第１のスイッチングデバイス３０２（ＨＳＦＥＴ）のドレイン電流（Ｉｄ）の一部分は、寄生スイッチングデバイス充電イベント中、代替の電流経路に分流されるかまたはそらされて、ターンオンまたは全ターンオンの点まで寄生スイッチングデバイス３３４を充電することを回避し得る。
【００３８】
図４は、電力変換器に含められ得るハーフブリッジ電力段を有する別の実施例の増幅器システム４００である。ハーフブリッジ電力段は、基板３１２に形成される、第１のスイッチングデバイス３０２および第１のゲートドライバ３０４と、第２のスイッチングデバイス３０６および第２のゲートドライバ３０８とを含み得る。入力ノード３１０は、パルス幅変調信号などの入力信号を受信し得、出力ノード３２２は、第１のスイッチングデバイス３０２および第２のスイッチングデバイス３０６を用いて入力信号を増幅することによって形成される増幅された出力信号を提供し得る。出力信号は、１つ以上のフィルタ３２４に提供され得、１つ以上の負荷３３０を供給する。従って、増幅器システム４００は、図３を参照して説明され、前に考察された増幅器システム３００に多くの点で類似している。簡潔にする目的で、前の考察は繰り返されないで、全体的にまたは部分的に適用可能であり得る。
【００３９】
図４において、増幅器システム４００は、ハーフブリッジ電力段のフリーホイーリングサイクルを有利に用いることによって、寄生ＢＪＴなどの寄生スイッチングデバイス３３４のバイアスを下げるように働く分流器回路４０２を含む。分流器回路４０２は、ダイオード（Ｄｓｕｂ）４０４と、コンデンサ（Ｃｓｕｂ）４０６と、抵抗器（Ｒｓｕｂ）４０８とを含み得る。分流器回路４０２は、第２のスイッチングデバイス３０６のフリーホイーリング本体ダイオードに平行であり得る。
【００４０】
ダイオード（Ｄｓｕｂ）４０４は、出力ノード３２２と基板ノード３２０との間に連結され得る。ダイオード（Ｄｓｕｂ）４０４は、正の電源電圧（＋Ｖｃｃ）と、第１の電源入力３１４において受け取られた負の電源電圧（−Ｖｃｃ）と、第２のスイッチングデバイス３０６（ＬＳＦＥＴ）の本体ダイオードまたは基板ダイオードの順電圧（Ｖｆ）より小さい順電圧（Ｖｆ）との間で少なくとも電圧大きさの差の逆ブロッキング電圧定格を有することが可能な任意のダイオードであり得る。１つの実施例において、ダイオード（Ｄｓｕｂ）は、ショットキーダイオードであり得る。
【００４１】
ダイオード（Ｄｓｕｂ）４０４は、半導体の外部にあり得、従って、基板３１２内には形成されない場合がある。代わりにダイオード（Ｄｓｕｂ）４０４は、半導体内に含まれる集積回路の一部として形成され得る。ダイオード（Ｄｓｕｂ）４０４は、出力ノード３２２において可能である全電流の比較的小さい所定の部分のみを受け取り得る。従って、ダイオード（Ｄｓｕｂ）４０４の電流定格は、出力ノード３２２上の出力信号の全期待出力電流よりも実質的に小さい場合がある。１つの実施例において、ダイオード（Ｄｓｕｂ）４０４は、出力ノード３２２における出力信号の最高期待出力電流の約２０パーセントで定格され得る。従って、ダイオード（Ｄｓｕｂ）４０４は、サイズおよびコストの両方の観点から配備する実際的な部分であり得る。
【００４２】
第２のスイッチングデバイス３０６（ＬＳＦＥＴ）の本体ダイオードまたは基板ダイオードの順電圧とダイオード（Ｄｓｕｂ）４０４の順電圧との電圧差は、コンデンサ（Ｃｓｕｂ）４０６が充電されて、ＢＪＴベース−エミッタジャンクションに逆バイアスをかけるなど、寄生スイッチングデバイス３３４に逆バイアスをかけ得る尺度であり得る。従って、コンデンサ（Ｃｓｕｂ）４０６は、別の状況では、寄生スイッチングデバイス充電イベント中、寄生ＢＪＴのベース領域を充電するなど寄生スイッチングデバイス３３４を充電する大きいフリーホイーリング電流の一部のための一時的リザーバとして働き得る。前に考察されたように、一時的リザーバに電荷を送達することは、寄生スイッチングデバイス３３４のバイアスを下げるように働き得る。
【００４３】
コンデンサ（Ｃｓｕｂ）４０６は、第２の電源入力３１６における入力電圧として受け取られる負の電源電圧（−Ｖｃｃ）の直下の電圧に充電され得る。コンデンサ（Ｃｓｕｂ）４０６に蓄えられた電圧は、負の電源電圧（−Ｖｃｃ）下に所定の量だけ基板３１２の電位を下げるのに十分であり得る。負の電源電圧（−Ｖｃｃ）下に電圧のバイアスを下げる所定の量は、基板３１２に形成される集積回路における他のデバイスの動作特性のシフトを引き起こすことなく、寄生スイッチングデバイス充電イベント中、寄生スイッチングデバイス３３４にバイアスをかけ続けることを回避するのに十分であり得る。例えば、バイアス下げ電圧が比較的小さいままである場合、基板３１２に組み込まれた第１のスイッチングデバイス３０２および第２のスイッチングデバイス３０４（ＦＥＴ）における実質的な本体誘導閾値のシフトは、回避され得る。従って、基板３１２の電位のシフトは、基板３１２上に直接組み込まれて、基板３１２を介する意図しないクロストークのリストを減少させる任意のデバイスのゲート閾値電圧より小さい場合がある。１つの実施例において、コンデンサ（Ｃｓｕｂ）４０６に電荷として蓄えられたバイアス下げ電圧は、負の電源電圧（−Ｖｃｃ）下の数１００ミリボルトの範囲内であり得る。基板３１２の電位は、数１００ミリボルトの範囲内でシフトされ得る。
【００４４】
抵抗器（Ｒｓｕｂ）４０８は、コンデンサ（Ｃｓｕｂ）４０６と並列で連結され得、充電／放電回路としてコンデンサ（Ｃｓｕｂ）４０６と協働して動作する。この充電／放電回路は、第２の電源入力３１６と基板ノード３２０との間に連結され得る。抵抗器（Ｒｓｕｂ）４０８は、ダイオードＤｓｕｂ４０４においていかなる順方向伝導もない場合、電力段内に流れるあらゆる漏れ電流またはダイオード（Ｄｓｕｂ）４０４の逆バイアス漏れの進路変更を提供する抵抗値を有し得る。従って、抵抗器（Ｒｓｕｂ）は、約１オーム〜約１００オームの範囲内などの比較的小さい抵抗であり得る。
【００４５】
コンデンサ（Ｃｓｕｂ）４０６は、低い等価直列インダクタンス（ＥＳＬ）と、寄生スイッチングデバイス３３４の０バイアスキャパシタンスと比較して大きいキャパシタンスを有する等価直列抵抗（ＥＳＲ）とを有し得る。１つの実施例において、コンデンサ（Ｃｓｕｂ）４０６は、約数十ナノファラッドの範囲内であり得る。コンデンサ（Ｃｓｕｂ）４０６のキャパシタンス値は、電力段（単数または複数）に含まれる第２のスイッチングデバイス３０６（ＬＳＦＥＴ）によって増やされ得る。コンデンサ（Ｃｓｕｂ）４０６は、物理的に、ＩＣの外部であるが、ＩＣの非常に近くに位置を定められるかまたは配置され得る。第２の電源入力３１６および基板ノード３２０を介してコンデンサ（Ｃｓｕｂ）４０６を相互に接続する、ＩＣにおけるボンドワイヤおよびメタライゼーションの内部インピーダンスは、最小限にされるべきである。ＩＣおよびコンデンサ（Ｃｓｕｂ）４０６に対する抵抗器（Ｒｓｕｂ）４０８およびダイオード（Ｄｓｕｂ）４０４の物理的配置は、感度がより低い。代わりに、増幅器システムの他の実施例の構成において、コンデンサ（Ｃｓｕｂ）４０６および抵抗器（Ｒｓｕｂ）４０８のいずれか１つまたは両方とも、ＩＣの一部としての基板に形成され得る。
【００４６】
別の実施形態において、ダイオード（Ｄｓｕｂ）４０４は、分流器回路４０２から省かれ得、その結果、充電／放電回路の抵抗器（Ｒｓｕｂ）４０８およびコンデンサ（Ｃｓｕｂ）４０６のみが第２のスイッチングデバイス３０６のフリーホイーリング本体ダイオードと並列である。ダイオード（Ｄｓｕｂ）４０４がない場合、分流器回路４０２は、分流器抵抗器（Ｒｓｕｂ）４０８によって提供される追加の基板インピーダンスに依存するように設計されて、第２のスイッチングデバイス（ＬＳＦＥＴ）３０６の基板伝導に対して、本体ダイオードを用いてコンデンサ（Ｃｓｕｂ）４０６のポンピング（充電および放電）を可能にし得る。従って、前に考察されたように、コンデンサ（Ｃｓｕｂ）４０６は、基板３１２の電位を調整するために、寄生スイッチングデバイス３３４に逆バイアスをかける量だけバイアス下げ電圧に充電され得る。
【００４７】
図５は、電力変換器に含まれるもう１つの例の増幅器システム５００である。この例において、増幅器システム５００は、共通基板５０２上に作られているフルブリッジ電力段を含む。図５において、第１のスイッチングデバイス５０４は、第１のゲートドライバ５０６と動作可能であり、第２のスイッチングデバイス５０８は、第１のハーフブリッジ電力段を形成するために、第２のゲートドライバ５１０と動作可能である。第１のゲートドライバ５０６および第２のゲートドライバ５１０は、第１の入力ノード５１４上に、入力信号、例えば、パルス幅変調信号を用いて駆動される。加えて、第３のスイッチングデバイス５１８は、第３のゲートドライバ５２０と動作可能であり、第４のスイッチングデバイス５２２は、第２のハーフブリッジ電力段を形成するために、第４のゲートドライバ５２４と動作可能である。第３のゲートドライバ５２０および第４のゲートドライバ５２４は、第２の入力ノード５２８上に、第２の入力信号、例えば、パルス幅変調信号を用いて駆動される。第１および第２の入力信号は、別個の信号であり得、または第１の入力信号は、第２の入力信号を形成するように反転され得る。
【００４８】
第１のスイッチングデバイス５０４および第２のスイッチングデバイス５０８は、第１の出力ノード５３２上に第１の出力を生成するように協働的に動作し得、第３のスイッチングデバイス５１８および第４のスイッチングデバイス５２２は、第２の出力ノード５３４上に第２の出力を生成するように協働的に動作し得る。第１の出力と第２の出力は、それぞれのフィルタ５３６によってフィルタされ、負荷５３８を駆動するように使用される正の増幅出力信号と負の増幅出力信号であり得る。第１の電源入力ノード５４０上の正の電源電圧（＋Ｖｃｃ）によって供給された電力は、第１の出力信号を生成するために使用され得、第２の電源入力ノード５４２上の負の電源電圧（−Ｖｃｃ）によって供給された電力は、第２の出力信号を生成するために使用され得る。図５において、動作の間に、１つ以上の寄生スイッチングデバイス５４４、例えば、寄生ＢＪＴは、半導体に含まれる集積回路（ＩＣ）に現れ得る。１つの例において、寄生スイッチングデバイス５４４は、寄生ＮＰＮ  ＢＪＴであり得、スイッチングデバイスは、前に議論されるように、Ｎチャンネル電力ＭＯＳＦＥＴＳであり得る。
【００４９】
前に議論された例の増幅器システムの特徴および代替物は、オーディオ増幅器システム５００に完全に、または少なくとも部分的に適用可能であり、簡潔な目的のために、繰り返されない。他の例において、任意数のフルブリッジ電力段、またはハーフブリッジ電力段は、電力変換器の増幅器システムに含まれ得る。
【００５０】
分流器回路５４８はまた、増幅器システム５００に含まれ得る。図５において、分流器回路５４８は、並列に連結され、かつ基板ノード５６２と第２の電源入力ノード５４２との間に連結された充電／放電回路を形成する抵抗器（Ｒｓｕｂ）５５０およびコンデンサ（Ｃｓｕｂ）５６０を含み得る。分流器回路５４８はまた、第１の出力ノード５３２上の正の増幅出力信号と基板ノード５６２との間に連結された第１のダイオード（Ｄｓｕｂ＋）５６４と、第２の出力ノード５３４上の負の増幅出力信号と基板ノード５６２との間に連結された第２のダイオード（Ｄｓｕｂ−）５６６とを含み得る。第１と第２の出力ノード５３２と５３４、第１と第２の電源入力ノード５４０と５４２、および基板ノード５６２は、半導体上の外部ピンとして形成され得る。従って、抵抗器（Ｒｓｕｂ）５５０、コンデンサ（Ｃｓｕｂ）５６０、および第１と第２のダイオード５６４と５６６（存在する場合）は、前に議論されるように、半導体に対して外部にあり得、半導体と連結され得る。代替的には、抵抗器（Ｒｓｕｂ）５５０、コンデンサ（Ｃｓｕｂ）５６０、および／または第１と第２のダイオード５６４と５６６（存在する場合）のうちの任意は、ＩＣの一部分として形成され得る。
【００５１】
抵抗器（Ｒｓｕｂ）５５０およびコンデンサ（Ｃｓｕｂ）５６０は、第１と第２のダイオード５６４と５６６の各々を用いて使用される共有した共通の充電／放電回路であり得る。従って、追加のチャンネルを含む他の例の増幅器システムは、追加の出力ノードからダイオードを追加し、抵抗器（Ｒｓｕｂ）５５０およびコンデンサ（Ｃｓｕｂ）５６０によって形成された共通の充電／放電回路を共有することによって同じ方法を実行し得る。このような多重チャンネル設計は、出力スイッチングの位相を交互にずらすことを実行し得、各ハーフブリッジ電力段が、そのそれぞれのＨＳＦＥＴのターンオンサイクルに対して基板の電位を調整するために、必要なポンプダウン（アップ）容量性充電を提供し、小さな追加された基板バイアスが、時間において特定の瞬間にポンプダウンを必要としない残りのチャンネルに対して問題がないように、出力スイッチングの位相を交互にずらすことは、問題を引き起こさない。代替的には、他の例において、複数の充電／放電回路は、複数のチャンネルをサポートするように増幅器システムに含まれ得る。
【００５２】
前に議論された例に類似して、コンデンサ（Ｃｓｕｂ）５６０は、第２の電源入力ノード５４２上の入力電圧として受け取られた負の電源電圧（−Ｖｃｃ）（またはｎ−タイプ基板を用いる場合に正の電圧＋Ｖｃｃ）以下にちょうどである電圧まで充電され得る。コンデンサ（Ｃｓｕｂ）４０６に格納された電圧は、寄生スイッチングデバイス５４４のバイアスを逆転させるために、基板５０２の電位を調整する、バイアスを下げる電圧であり得る。例えば、バイアスを下げる電圧は、ハーフブリッジ電力段のうちのいずれかにおいて発生する寄生スイッチングデバイス充電イベントの間に、寄生スイッチングデバイス５４４にバイアスをかけることを避けるのに十分の負の電源電圧（−Ｖｃｃ）以下に基板５０２の電位を低くし得る。
【００５３】
もう１つの例において、第１と第２のダイオード（Ｄｓｕｂ）５６４と５６６は、分流器回路５４８から削除され得る。第１と第２のダイオード（Ｄｓｕｂ）５６４と５６６がない場合に、分流器回路５４８は、第２のスイッチングデバイス（ＬＳＦＥＴ）５０８と５２２の本体ダイオードから基板までの伝導性を用いて、コンデンサ（Ｃｓｕｂ）５６０のポンピングを可能にするために、抵抗器（Ｒｓｕｂ）５５０によって提供された追加された基板インピーダンスに頼るように設計され得る。従って、コンデンサ（Ｃｓｕｂ）５６０は、寄生スイッチングデバイス５４４のバイアスを逆転させるための負の電源電圧（−Ｖｃｃ）に対して、基板５０２の電位を所定の量に調整するために、バイアスを下げる電圧に充電され得る。多重チャンネル電力交換器は、同様に、それぞれのチャンネルからダイオード（Ｄｓｕｂ）を削除するように設計され得る。
【００５４】
図６は、図１〜５を参照して前に議論されるように説明された例の増幅器システムの動作のフローダイヤグラムである。第１のスイッチングデバイス（ＨＳＦＥＴ）がオンにされ、電圧および電流が負荷への供給のための出力ノード上の増幅出力信号として供給されるときに、動作は、ブロック６０２において開始する。出力信号の電圧は、フィルタのインダクター（Ｌ）に印加され、ブロック６０４においてインダクター（Ｌ）を活性化させる。第１のスイッチングデバイス（ＨＳＦＥＴ）は、ブロック６０６においてオフにされ、第２のスイッチングデバイス（ＬＳＦＥＴ）は、なお電力変換器のハーフブリッジ電力段内にオンにされていない。ブロック６０８において、ハーフブリッジ電力段は、電力変換サイクルのフリーホイーリング部分に進入し、そこでインダクター（Ｌ）が活性化されず、電流が生成される。
【００５５】
ダイオード（Ｄｓｕｂ）の順電圧は、インダクター（Ｌ）に生成された電流と、出力ノードに存在する電圧とに基づいて、ブロック６１０において出力ノードで達成され、または達成されない。ダイオード（Ｄｓｕｂ）の順電圧が達成されない場合に、ダイオードＤｓｕｂは、オフのままであり、動作は、ブロック６１０に戻る。ダイオード（Ｄｓｕｂ）の順電圧が達成された場合に、ダイオードＤｓｕｂは、オンになり、ブロック６１２において基板ノードに電流を伝導することを開始する。ブロック６１４において、基板の電位は、コンデンサ（Ｃｓｕｂ）を充電することによって負の供給電圧（−Ｖｃｃ）以下になるように調整される。ブロック６１６において、第２のスイッチングデバイス（ＬＳＦＥＴ）の本体ダイオードは、オンにされ、かつ伝導するように開始し、フリーホイーリング電流は、第２のスイッチングデバイス（ＬＳＦＥＴ）の本体ダイオード内に流れる。寄生スイッチングデバイスは、調整された基板電圧によって逆転のバイアスをかけられ、ブロック６１８においてオフにされるままである。ｎ−タイプ基板上の動作は、前述における項目、ＨＳＦＥＴとＬＳＦＥＴ、以上と以下、および＋Ｖｃｃと−Ｖｃｃの互換することによって理解され得る。このような状況において、寄生デバイスは、例えば、ＰＮＰ  ＢＪＴであり得る。
【００５６】
増幅器システムの前に議論された例は、入力信号の増幅を提供するために、基板に形成された複数の協働的に動作する電力スイッチングデバイスを有する基板を有する集積回路を含む。増幅器システムはまた、基板充電／放電回路とＩＣに対して外部に配置され得る１つ以上の基板ダイオードとを有する分流器回路を含み得る。基板ダイオードは、基板コンデンサを充電するために、電力スイッチングデバイスのスイッチングサイクルのフリーホイーリング部分の間にオンにされ得、それによって、基板の電位を調整する。基板の電位は、スイッチングサイクルのフリーホイーリング部分の間に、ＩＣに現れる１つ以上の寄生スイッチングデバイスのバイアスを逆転させるように調整され得る。従って、１つ以上の寄生スイッチングデバイスの完全なターンオンおよび集積回路における後の失敗の可能性が、最小限にされ得、または避けられ得る。
【００５７】
本発明のさまざまな実施形態が説明されたが、当業者にとって、より多くの実施形態および実装が、本発明の範囲内に可能であることは明白である。従って、本発明は、添付した請求範囲およびそれらの同等物を考慮する以外、制限されるべきではない。
【図３】
0005444321.tif 000003
【図４】
0005444321.tif 000004
【図５】
0005444321.tif 000005
【図６】
0005444321.tif 000006
【図１】
0005444321.tif 000007
【図２】
0005444321.tif 000008