(57)【特許請求の範囲】
【請求項１】
複数ビットよりなる測定対象ロジック信号を、コンパレータを有するプローブを介して取り込み、表示部に表示するように構成されたロジック信号測定装置において、
前記コンパレータの閾値をＨレベルまたはＬレベルの方向に所定量ずつ自動的に変化させながら前記コンパレータの出力信号のレベル変化点を検出することにより、前記コンパレータの閾値を設定する閾値設定手段を設け、
前記閾値設定手段は、
前記コンパレータの出力信号のレベル変化点の一つ前の閾値に基づき前記測定対象ロジック信号のＬレベル値またはＨレベル値として設定することを特徴とするロジック信号測定装置。
【請求項２】
前記閾値設定手段は、
前記設定されたＬレベル値およびＨレベル値に基づき、
閾値＝(Ｈレベル値＋Ｌレベル値)／２
の演算を行い、閾値を決定することを特徴とする請求項１記載のロジック信号測定装置。
【請求項３】
前記閾値設定手段は、さらに、
前記コンパレータの出力信号のエッジ間の間隔時間を測定し、これら測定結果を前記表示部の時間軸設定値とする時間軸設定機能を有することを特徴とする請求項１または請求項２記載記載のロジック信号測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ロジック信号測定装置に関し、詳しくは、ロジック信号の入力部における閾値設定に関するものである。
【０００２】
ロジックアナライザやオシロスコープなどのロジック信号を測定する装置では、あらかじめ設定された閾値に基づいて、ロジック信号のＨレベルとＬレベルを判別するように構成されている。
【０００３】
図５は、従来のロジック信号測定装置における閾値設定系統の一例を示すブロック図である。図５において、ＤＵＴ（測定対象）１から出力されるロジック信号は、ロジックプローブ２に設けられているコンパレータでＨレベルまたはＬレベルが判別されてバッファアンプ３に入力される。バッファアンプ３は、ロジックプローブ２の出力信号を波形解析に適した所定のレベルに変換して、波形解析部４に入力する。波形解析部４は、バッファアンプ３から入力されるロジック信号に対して、各種の解析処理を行う。
【０００４】
ロジックプローブ２に設けられているコンパレータでＨレベルまたはＬレベルを判別するための閾値は、閾値電圧入力部５と閾値調整部６の組み合わせにより、ＤＵＴ１から出力されるＴＴＬ、ＣＭＯＳ、ＥＣＬ、ＬＶＤＳなどのロジック信号のレベル規格に応じた所定の値に設定される。
【０００５】
図６は、図５の具体例を示すブロック図である。図６に示すように、ＤＵＴ１→ロジックプローブ２→バッファアンプ３→波形解析部４の系統には複数ビット構成のロジック信号をビット毎に測定する複数の測定チャネルが設けられるとともに、ロジックプローブ２に設けられているコンパレータの閾値を設定するための閾値電圧入力部５と閾値調整部６の組み合わせについても、複数の測定チャネルに対応して個別に設定できるように複数系統設けられている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−１４７９７号公報
【０００７】
特許文献１には、ロジック信号の前縁部の波形と後縁部の波形とを、閾値を調整することにより、デジタル的に判定する構成が記載されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、前述のように、ＤＵＴ１から出力されるロジック信号のレベル規格は、ＴＴＬ、ＣＭＯＳ、ＥＣＬ、ＬＶＤＳなどさまざまである。通常は、ＤＵＴ１の種類があらかじめ把握できていることから、規格に応じて、閾値調整部６をそのＤＵＴ１のロジック信号のレベル規格に適合するように手動で調整しているが、製品の開発段階や、製造検査などでは時としてＤＵＴ１がどんなレベルのロジック信号を出力するかわからない場合がある。
【０００９】
このような場合、ロジックプローブ２の測定チャネルごとに、閾値調整部６を調整して閾値を手動で設定しなければならず、測定チャネル数の多いロジック信号解析においては多大な設定時間を要することになり、測定作業効率面からも好ましくない。
【００１０】
本発明は、このような課題を解決するものであり、その目的は、ロジックプローブが未知のロジック信号を検出したときに、各測定チャネルに最適な閾値を短時間で自動設定できるロジック信号測定装置を提供することにある。
【課題を解決するための手段】
【００１１】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数ビットよりなる測定対象ロジック信号を、コンパレータを有するプローブを介して取り込み、表示部に表示するように構成されたロジック信号測定装置において、
前記コンパレータの閾値をＨレベルまたはＬレベルの方向に所定量ずつ自動的に変化させながら前記コンパレータの出力信号のレベル変化点を検出することにより、前記コンパレータの閾値を設定する閾値設定手段を設け、
前記閾値設定手段は、
前記コンパレータの出力信号のレベル変化点の一つ前の閾値に基づき前記測定対象ロジック信号のＬレベル値またはＨレベル値として設定することを特徴とする。
【００１２】
請求項２記載の発明は、請求項１記載のロジック信号測定装置において、
前記閾値設定手段は、
前記設定されたＬレベル値およびＨレベル値に基づき、
閾値＝(Ｈレベル値＋Ｌレベル値)／２
の演算を行い、閾値を決定することを特徴とする。
【００１３】
請求項３記載の発明は、請求項１または請求項２に記載のロジック信号測定装置において、
前記閾値設定手段は、さらに、
前記コンパレータの出力信号のエッジ間の間隔時間を測定し、これら測定結果を前記表示部の時間軸設定値とする時間軸設定機能を有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ロジックプローブが未知のロジック信号を検出したときに、各測定チャネルに最適な閾値を短時間で自動設定できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の動作を説明するフローチャートである。
【図３】図１で用いるＣＰＵ７の具体的な機能ブロック例図である。
【図４】図１の他の動作を説明するタイミングチャートである。
【図５】従来のロジック信号測定装置における閾値設定系統の一例を示すブロック図である。
【図６】図５の具体例を示すブロック図である。
【発明を実施するための最良の形態】
【００１７】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図６と共通する部分には同一の符号を付けている。図１と図６との相違点は、閾値調整部６の前段に、ビット毎に閾値を自動設定するための演算制御を行うためのＣＰＵ７を設けていることにある。
【００１８】
図１において、波形解析部４のビット毎の出力信号はＣＰＵ７に入力されていて、閾値調整部６にはＣＰＵ７の演算結果に基づくビット毎の閾値制御信号が入力されている。
【００１９】
図１の動作を、図２のフローチャートを用いて説明する。
はじめに、ＣＰＵ７は、閾値調整部６を適当な初期値に設定する（ステップＳ１）。
【００２０】
この状態において、ＤＵＴ１から出力されるロジック信号はロジックプローブ２により検出され、ロジックプローブ２の検出信号はバッファアンプ３を介して波形解析部４に入力される。波形解析部４は、バッファアンプ３を介して入力されるロジックプローブ２の検出信号を解析し、ＨレベルまたはＬレベルを出力する。
【００２１】
ＣＰＵ７は、波形解析部４で解析され出力されるＨレベルまたはＬレベルを一定時間読み込み（ステップＳ２）、バッファアンプ３の出力値が”Ｈ”と”Ｌ”の両方を示しているか否かを判断する（ステップＳ３）。
【００２２】
この一定時間の間に、バッファアンプ３の出力値が”Ｈ”と”Ｌ”の両方を示している場合には、ＣＰＵ７は閾値調整部６を制御し、ロジックプローブ２内の比較器の閾値電圧を一定量増加させる（ステップＳ４）。
【００２３】
ＣＰＵ７は、再度波形解析部４からバッファアンプ３の出力レベル値を読み込み、バッファアンプ３の出力値が”Ｌ”か否かを判断する（ステップＳ５）。その結果が”Ｈ”であれば、バッファアンプ３の出力レベルが”Ｌ”になるまでステップＳ４の処理を繰り返して実行する。
【００２４】
ＣＰＵ７が”Ｌ”を検出すると、直前の閾値設定値をロジック信号レベルの”Ｈ”レベル値として設定する（ステップＳ６）。
【００２５】
その後、ＣＰＵ７は、閾値調整部６を初期値にもどした後（ステップＳ７）、閾値調整部６を制御してロジックプローブ２内の比較器の閾値電圧を一定量減少させる（ステップＳ８）。
【００２６】
ＣＰＵ７は、波形解析部４からバッファアンプ３の出力レベル値を読み込み、バッファアンプ３の出力値が”Ｈ”か否かを判断する（ステップＳ９）。その結果が”Ｌ”であれば、バッファアンプ３の出力レベルが”Ｈ”になるまでステップＳ８の処理を繰り返して実行する。
【００２７】
ＣＰＵ７が”Ｈ”を検出すると、直前の閾値設定値をロジック信号レベルの”Ｌ”レベル値として設定する（ステップＳ１０）。
【００２８】
これら一連の処理によってＤＵＴ１のロジック信号レベルが判明すると、
閾値＝（”Ｈ”レベル値＋”Ｌ”レベル値）／２
の演算を行い、閾値を決定する（ステップＳ１１）。
【００２９】
なお、ステップＳ３において、バッファアンプ３の出力値が”Ｈ”または”Ｌ”のみを示す場合には、ＣＰＵ７は、バッファアンプ３の出力値が”Ｈ”と”Ｌ”の両方を示すまで閾値調整部６を制御し（ステップＳ１２）、バッファアンプ３の出力値が”Ｈ”と”Ｌ”の両方を示すようになった後、ステップＳ４以降の処理を実行する。
【００３０】
図２に示す一連の処理を、複数の測定チャネル毎に実行する。もし一定時間経過しても”Ｈ”、”Ｌ”が検出できず、閾値が設定できない測定チャネルがあった場合には、検出できた他のすべての測定チャネルの閾値の平均値を閾値として設定する。
【００３１】
図３は、図１で用いるＣＰＵ７の具体的な機能ブロック例図である。
波形解析出力レベル判定部７１は、波形解析部４から出力される信号を一定時間読み込み、それらの出力信号がＨレベルかＬレベルかを判定する。
【００３２】
また、ＨレベルからＬレベルへの変化点を検出してＨレベルの閾値を設定し、その値をＨレベル値格納部７２に格納するとともに、ＬレベルからＨレベルへの変化点を検出してＬレベルの閾値を設定し、その値をＬレベル値格納部７３に格納する。
【００３３】
閾値制御信号生成部７４は、閾値調整部６から所定の閾値が出力されるように、波形解析出力レベル判定部７１の判定結果および閾値演算部７５の演算結果に基づいて閾値制御信号を生成し、閾値調整部６に入力する。
【００３４】
閾値演算部７５は、Ｈレベル値格納部７２に格納されたＨレベル値およびＬレベル値格納部７３に格納されたＬレベル値に基づき、
閾値＝(”Ｈ”レベル値＋”Ｌ”レベル値)／２
の演算を行って閾値を決定し、その演算結果を閾値制御信号生成部７４に入力する。
【００３５】
これらにより、ロジックプローブ２が未知のロジック信号を検出した場合であっても、各測定チャネル（ビット）について最適な閾値を短時間で自動設定でき、測定装置としての測定作業効率を大幅に改善できる。
【００３６】
また、自動で設定された閾値を読み出して、どの信号線が異常かなどの信号の良し悪しを判断でき、開発効率も改善できる。
【００３７】
なお、上記実施例では、波形解析部４でバッファアンプ３を介して入力されるロジックプローブ２の検出信号のレベルを解析する例について説明したが、図４のタイミングチャートに示すように検出信号のエッジ間の間隔時間を測定し、信号の全体像がわかるような適度な時間範囲を決定してそれを測定装置における表示部の時間軸設定値としてもよい。
【００３８】
これにより、ロジックアナライザやオシロスコープなどの時間軸を手動で設定することなく瞬時に適切な時間設定に自動設定でき、測定装置の操作性が改善できる。
【００３９】
また、本発明により設定された閾値を、既存のＴＴＬ、ＣＭＯＳ、ＥＣＬ、ＬＶＤＳなどの規格化されている各種の信号と比較し、最も近い規格信号の閾値として設定することもできる。
【００４０】
これにより、現在検出しているロジック信号が、どの規格化されたロジック信号かを判定できる。
【００４２】
以上説明したように、本発明によれば、ロジックプローブが未知のロジック信号を検出したときに、各測定チャネルに最適な閾値を短時間で自動設定できるロジック信号測定装置が実現できる。
【符号の説明】
【００４３】
１  ＤＵＴ
２  ロジックプローブ
３  バッファアンプ
４  波形解析部
６  閾値調整部
７  ＣＰＵ
７１  波形解析出力レベル判定部
７２  Ｈレベル値格納部
７３  Ｌレベル値格納部
７４  閾値制御信号生成部
７５  閾値演算部
【図１】
0005429685.tif 000002
【図２】
0005429685.tif 000003
【図３】
0005429685.tif 000004
【図４】
0005429685.tif 000005
【図５】
0005429685.tif 000006
【図６】
0005429685.tif 000007