(57)【特許請求の範囲】
【請求項１】
キャリブレーション用の画像データであるパターン画像データと、前記パターン画像データのドット数である基準ドット数を示すデータとを送信する画像データ送信部と、
前記画像データ送信部から送信されたパターン画像データと前記基準ドット数を示すデータとを受信するインターフェース部と、
前記インターフェース部によって受信されたパターン画像データを記憶する記憶部と、
前記記憶部に記憶されたパターン画像データを読み出す読出部と、
前記パターン画像データのドット数をカウントするドットカウント部と、
前記ドットカウント部によりカウントされたドット数が前記基準ドット数と等しいとき、前記記憶部に記憶されたパターン画像データは正しいと判定し、前記カウントされたドット数が前記基準ドット数と等しくないとき、前記記憶部に記憶されたパターン画像データに誤りがあると判定する判定部と、
前記記憶部に前記パターン画像データを記憶させる場合、前記インターフェース部によって前記パターン画像データを受信させ、前記受信された前記パターン画像データを前記記憶部に記憶させ、前記読出部によって前記パターン画像データを前記記憶部から読み出させ、当該読み出された画像データのドット数を前記ドットカウント部によってカウントさせ、前記判定部によって前記判定を実行させるパターン画像記憶処理を実行する制御部と、
を備えることを特徴とする画像形成装置。
【請求項２】
前記制御部は、
前記判定部によって、前記記憶部に記憶されたパターン画像データに誤りがあると判定されたとき、再び前記パターン画像記憶処理を実行すること
を特徴とする請求項１記載の画像形成装置。
【請求項３】
所定の周波数のクロック信号を出力するクロック出力部と、
原稿の画像データを原稿画像データとして取得する画像取得部と、
前記原稿画像データに基づき画像形成用の制御信号を生成する制御信号生成部と、
前記制御信号に基づき原稿画像を形成する画像形成部と、をさらに備え、
少なくとも前記インターフェース部と前記読出部と前記制御信号生成部とは、所定のクロック信号と同期して動作する同期回路を構成しており、
前記制御部は、
前記画像形成部によって原稿画像を形成させる場合、前記クロック出力部によって、予め設定された第１周波数のクロック信号を前記インターフェース部と前記読出部と前記制御信号生成部とへ出力させ、前記インターフェース部によって前記原稿画像データを受信させ、前記制御信号生成部によって前記原稿画像データに基づき前記制御信号を生成させ、前記画像形成部によって前記制御信号に基づき画像を形成させ、
前記記憶部に前記パターン画像データを記憶させる場合、前記クロック出力部によって、前記第１周波数より高い第２周波数のクロック信号を前記インターフェース部と前記読出部と前記制御信号生成部とへ出力させて、前記パターン画像記憶処理を実行すること
を特徴とする請求項１又は２記載の画像形成装置。
【請求項４】
前記制御部は、
前記パターン画像記憶処理の終了後、前記画像形成部による画像形成の開始を待つことなく前記クロック出力部が出力するクロック信号の周波数を、前記第２周波数から前記第１周波数に切り換えること
を特徴とする請求項３記載の画像形成装置。
【請求項５】
前記画像形成部は、前記原稿画像を形成する場合には、予め準備されたトナーで構成されたトナー像を記録紙に形成し、
前記ドットカウント部によりカウントされたカウント値を用いて前記トナー残量を検出するトナー残量検出部をさらに備え、
前記制御部は、前記画像形成部によって前記原稿画像を形成させる場合、前記原稿画像データのドット数を前記ドットカウント部によりカウントさせ、前記トナー残量検出部により前記トナー残量を検出させる
ことを特徴とする請求項３又は請求項４に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置に関するものである。
【背景技術】
【０００２】
画像形成装置が設置されている雰囲気の温度や湿度などにより、記録紙に付着するトナーの量が変化して、濃度特性が変化する。また、長時間連続的に画像形成を行うと、装置内部の温度が上昇するから、濃度特性が変化する。
【０００３】
このため、画像形成装置は、濃度特性の調整、つまり、キャリブレーションを行う。例えば、特許文献１記載の画像形成装置は、中間転写体などにパターン画像、つまりパッチを形成してその濃度を読み取り、その結果に基づいて現像器の現像バイアス値を調整する。
【０００４】
ところで、画像形成装置には、画像形成装置全体を統括的に制御するコントローラーＣＰＵが配置されている。
【０００５】
また、画像形成装置には、画像形成部にパターン画像を表すパターン画像データを出力するためのビデオＡＳＩＣ（Application Specific Integrated Circuit）が配置されており、ビデオＡＳＩＣは、コントローラーＣＰＵとは別途配置されたエンジンＣＰＵにより制御される。
【０００６】
画像形成装置においてキャリブレーションが行われる際、例えば、画像形成装置の電源スイッチがオンされた際には、エンジンＣＰＵが、ＲＯＭ（Read Only Memory）等に記憶されたパターン画像データをビデオＡＳＩＣ内のメモリに転送する。そして、ビデオＡＳＩＣが、メモリに書き込まれたパターン画像データを読み出して、画像形成部に出力する。
【０００７】
ここにおいて、パターン画像データがビデオＡＳＩＣ内のメモリに正しく書き込まれなければ、中間転写体などの被転写体にはパターン画像がきちんと形成されないから、精度の良いキャリブレーションを行うことが難しくなる。
【０００８】
そのため、エンジンＣＰＵは、パターン画像データをビデオＡＳＩＣ内のメモリに書き込んだ後、ＲＯＭ等に記憶されたパターン画像データと、ビデオＡＳＩＣ内のメモリに記憶されたパターン画像データとを比較することによって、パターン画像データがメモリに正しく記憶されたか否かを判定している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−２２９２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、エンジンＣＰＵとビデオＡＳＩＣとの間は、シリアルインターフェースを用いて接続されていることがある。そして、当該シリアルインターフェースには、ビデオＡＳＩＣ以外に、画像形成装置が動作するのに必要な各種用途のＡＳＩＣが接続されていることもある。
【００１１】
そして、エンジンＣＰＵは、ビデオＡＳＩＣなど、複数のＡＳＩＣをシリアルインターフェースを通じて制御している。そのため、エンジンＣＰＵから各ＡＳＩＣへのアクセスが競合しやすい。特に、画像形成装置の電源スイッチがオンされたときには、キャリブレーションの他、各ＡＳＩＣにおける設定がエンジンＣＰＵにより行われるから、エンジンＣＰＵから各ＡＳＩＣへのアクセスがより競合しやすい。
【００１２】
この場合、エンジンＣＰＵは、ビデオＡＳＩＣ以外のＡＳＩＣへアクセスしている間、ビデオＡＳＩＣへのアクセスを待たされることとなるから、ビデオＡＳＩＣへパターン画像データを書き込み、ビデオＡＳＩＣから当該パターン画像データを読み出し、当該パターン画像データが正しく書き込まれているか否かをチェックする一連の処理の効率が悪くなる。
【００１３】
ここにおいて、パターン画像データが正しく書き込まれているか否かをチェックする処理を、エンジンＣＰＵではなくビデオＡＳＩＣに行わせれば、エンジンＣＰＵによるアクセスの競合にかかわらず、当該処理の効率を向上させることが可能となる。
【００１４】
しかしながら、そのためには、ビデオＡＳＩＣに新たな機能を備える必要があり、コストアップとなりかねない。
【００１５】
本発明は、上記の問題を解決するためになされたもので、低コストで、パターン画像データが正しく送信されたか否かをチェックする効率を向上させることが可能な画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の一局面に係る画像形成装置は、キャリブレーション用の画像データであるパターン画像データと、前記パターン画像データのドット数である基準ドット数を示すデータとを送信する画像データ送信部と、前記画像データ送信部から送信されたパターン画像データと前記基準ドット数を示すデータとを受信するインターフェース部と、前記インターフェース部によって受信されたパターン画像データを記憶する記憶部と、前記記憶部に記憶されたパターン画像データを読み出す読出部と、前記パターン画像データのドット数をカウントするドットカウント部と、前記ドットカウント部によりカウントされたドット数が前記基準ドット数と等しいとき、前記記憶部に記憶されたパターン画像データは正しいと判定し、前記カウントされたドット数が前記基準ドット数と等しくないとき、前記記憶部に記憶されたパターン画像データに誤りがあると判定する判定部と、前記記憶部に前記パターン画像データを記憶させる場合、前記インターフェース部によって前記パターン画像データを受信させ、前記受信された前記パターン画像データを前記記憶部に記憶させ、前記読出部によって前記パターン画像データを前記記憶部から読み出させ、当該読み出された画像データのドット数を前記ドットカウント部によってカウントさせ、前記判定部によって前記判定を実行させるパターン画像記憶処理を実行する制御部と、を備えることを特徴とする。
【００１７】
画像形成装置のビデオＡＳＩＣでは、従来から、キャリブレーションやトナー残量検出のために、画像データを記憶する記憶部、記憶部に記憶された画像データを読み出す読出部、及び、読出部によって読み出された画像データのドット数をカウントするドットカウント部が配置されていることが多い。
【００１８】
この構成によれば、ビデオＡＳＩＣは、インターフェース部によって受信されたパターン画像データを、ビデオＡＳＩＣ内の記憶部に記憶させ、当該記憶部に記憶されたパターン画像データのドット数を、ビデオＡＳＩＣ内のドットカウント部によりカウントさせる。
【００１９】
そして、判定部によって、ビデオＡＳＩＣによりカウントされたパターン画像データのドット数を用いて、パターン画像データの正誤が判定される。
【００２０】
このため、データ量の大きなパターン画像データを、エンジンＣＰＵとビデオＡＳＩＣとの間でやりとりすることなく、パターン画像データの正誤を判定することが可能となる。
【００２１】
このように、ビデオＡＳＩＣに従来から設けられている構成要素を用いることにより、データ量の大きなパターン画像データを、エンジンＣＰＵとビデオＡＳＩＣとの間でやりとりすることなく、パターン画像データの正誤が判定できるから、エンジンＣＰＵから各ＡＳＩＣへのアクセスの競合の有無にかかわらず、ビデオＡＳＩＣに新たな機能を備えることなく、パターン画像データの正誤を効率良く判定することが可能となる。
【００２２】
上記構成において、前記制御部は、前記判定部によって前記記憶部に記憶されたパターン画像データに誤りがあると判定されたとき、再び前記パターン画像記憶処理を実行することが好ましい。
【００２３】
パターン画像記憶処理とは、先述したように、記憶部にパターン画像データを記憶させる場合、当該パターン画像データをパターン画像データ送信部によってインターフェース部へ送信させ、インターフェース部によって受信されたパターン画像データを記憶部に記憶させ、読取部によってパターン画像データを記憶部から読み出させ、当該読み出された画像データのドット数をドットカウント部によってカウントさせ、判定部によって判定を実行させる処理である。
【００２４】
この構成によれば、記憶部に記憶されたパターン画像データに誤りがあると判定されたとき、パターン画像データ記憶処理が再び実行されるから、記憶部に記憶されたパターン画像データに誤りがないと判定されるまで、パターン画像データを記憶部に記憶させる処理が繰り返される。
【００２５】
これにより、記憶部には、パターン画像データが正しく記憶されるから、当該パターン画像データを用いた、精度のよいキャリブレーションを行うことが可能となる。
【００２６】
上記構成において、所定の周波数のクロック信号を出力するクロック出力部と、原稿の画像データを原稿画像データとして取得する画像取得部と、前記原稿画像データに基づき画像形成用の制御信号を生成する制御信号生成部と、前記制御信号に基づき原稿画像を形成する画像形成部と、をさらに備え、少なくとも前記インターフェース部と前記読出部と前記制御信号生成部とは、所定のクロック信号と同期して動作する同期回路を構成しており、前記制御部は、前記画像形成部によって原稿画像を形成させる場合、前記クロック出力部によって、予め設定された第１周波数のクロック信号を前記インターフェース部と前記読出部と前記制御信号生成部とへ出力させ、前記インターフェース部によって前記原稿画像データを受信させ、前記制御信号生成部によって前記原稿画像データに基づき前記制御信号を生成させ、前記画像形成部によって前記制御信号に基づき画像を形成させ、前記記憶部に前記パターン画像データを記憶させる場合、前記クロック出力部によって、前記第１周波数より高い第２周波数のクロック信号を前記インターフェース部と前記読出部と前記制御信号生成部とへ出力させて、前記パターン画像記憶処理を実行することが好ましい。
【００２７】
この構成によれば、制御部は、記憶部にパターン画像データを記憶させる場合、クロック出力部によって、画像形成部によって原稿画像を形成させる場合のクロック信号の周波数である第１周波数より高い第２周波数のクロック信号をインターフェース部と読出部と制御信号生成部とに出力させる。
【００２８】
記憶部にパターン画像データを記憶させる場合には、画像取得部や画像形成部を、インターフェース部、読出部、及び制御信号生成部と同期させる必要がないから、インターフェース部と読出部と制御信号生成部とを、高速のクロック信号に同期させることが容易である。
【００２９】
上記構成において、前記制御部は、前記パターン画像記憶処理の終了後、前記画像形成部による画像形成の開始を待つことなく前記クロック出力部が出力するクロック信号の周波数を、前記第２周波数から前記第１周波数に切り換えることが好ましい。
【００３０】
この構成によれば、パターン画像記憶処理が終了すれば、すみやかに、インターフェース部と読出部と制御信号生成部とに、画像形成部によって原稿画像を形成させる場合のクロック信号の周波数である第１周波数に切り換えるから、パターン画像記憶処理が終了すれば、画像形成部による原稿画像の形成を適切に行うことが可能となる。
【００３１】
上記構成において、前記画像形成部は、前記原稿画像を形成する場合には、予め準備されたトナーで構成されたトナー像を記録紙に形成し、前記ドットカウント部によりカウントされたカウント値を用いて前記トナー残量を検出するトナー残量検出部をさらに備え、前記制御部は、前記画像形成部によって前記原稿画像を形成させる場合、前記原稿画像データのドット数を前記ドットカウント部によりカウントさせ、前記トナー残量検出部により前記トナー残量を検出させることが好ましい。
【００３２】
この構成によれば、原稿画像を形成させる場合、ドットカウント部によりカウントされたカウント値を用いてトナー残量を検出するから、原稿画像の形成に伴い減じるトナーの残量が判る。
【発明の効果】
【００３３】
本発明によれば、低コストで、パターン画像データが正しく送信されたか否かをチェックする効率を向上させることが可能となる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態に係る画像形成装置の全体構成の一例を示した断面図である。
【図２】本発明の一実施形態に係る画像形成装置の機能モジュールの一例を示したブロック図である。
【図３】ビデオＡＳＩＣの機能モジュールの一例を示したブロック図である。
【図４】画像形成装置が、画像形成部による画像形成を実行しているときにおけるビデオＡＳＩＣの動作の概要の一例について示したフローチャートである。
【図５】画像形成装置が、キャリブレーションを実行しているときにおけるビデオＡＳＣの動作の概要の一例について示したフローチャートである。
【発明を実施するための形態】
【００３５】
以下、本発明の実施の形態について、図面を用いて説明する。図１は、本発明の一実施形態に係る画像形成装置の全体構成の一例を示した断面図である。
【００３６】
画像形成装置１は、略直方体形状の筐体構造を有し胴内空間を備えた装置本体２を備える。装置本体２は、シートに対して画像形成処理を行う。装置本体２は、略直方体形状の下部筐体２１と、下部筐体２１の上方に配設される略直方体形状の上部筐体２２と、下部筐体２１と上部筐体２２とを連結する連結筐体２３とを含む。下部筐体２１には画像形成のための各種機器が収容され、上部筐体２２には原稿画像を光学的に読み取るための各種機器が収容されている。下部筐体２１、上部筐体２２及び連結筐体２３で囲まれる胴内空間が、画像形成後のシートを収容可能な胴内排紙部２４とされている。連結筐体２３は、装置本体２の右側面の側に配置され、胴内排紙部２４へシートを排出するための排出口９６１が設けられている。
【００３７】
胴内排紙部２４として利用される前記胴内空間は、装置本体２の前面及び左側面において外部に開放されている。ユーザは、これらの開放部分から手を差し入れ、胴内排紙部２４から画像形成後のシートを取り出すことが可能である。前記胴内空間の底面２４１は、下部筐体２１の上面で区画され、排出口９６１から排出されたシートが積載される。
【００３８】
上部筐体２２の前面には、操作パネルユニット２５が設けられている。操作パネルユニット２５は、テンキー、スタートキーなどを含む操作キー及びＬＣＤタッチパネルなどを備え、ユーザからの各種の操作指示の入力を受け付ける。ユーザは、操作パネルユニット２５を通じて、印刷されるシートの枚数等を入力したり、印刷濃度等を入力したりすることができる。上部筐体２２の上には、画像が読み取られる原稿を押さえる押さえカバー（不図示）が配設されている。当該押さえカバーは、その後端縁において上部筐体２２に対して回動可能に取り付けられている。
【００３９】
下部筐体２１には、画像形成処理が施されるシートを収容する給紙カセット２１１が装着されている。給紙カセット２１１は、下部筐体２１（装置本体２）の前面から手前方向に引出可能である。この給紙カセット２１１は、自動給紙用に設けられたカセットである。
【００４０】
装置本体２の右側面には、ユーザに手差し給紙を行わせるためのマルチトレイユニットＭが装着されている。マルチトレイユニットＭは、手差しシートが載置される給紙トレイ３０と、前記手差しシートを下部筐体２１内の画像形成部へ搬入する給紙ユニット４０とを含む。給紙トレイ３０は、その下端部において下部筐体２１に対して開閉自在に取り付けられており、不使用時は閉状態とされる。ユーザは、手差し給紙を行う場合、給紙トレイ３０を開き、その上にシートを載置する。
【００４１】
下部筐体２１の内部には、上方から順に、トナーコンテナ９９Ｙ、９９Ｍ、９９Ｃ、９９Ｋ、中間転写ユニット９２、画像形成部９３、露光ユニット９４、及び上述の給紙カセット２１１が収容されている。
【００４２】
画像形成部９３は、フルカラーのトナー像を形成するために、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）及びブラック（Ｋ）の各トナー像を形成する４つの画像形成ユニット１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋを備える。各画像形成ユニット１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋは、感光体ドラム１１と、この感光体ドラム１１の周囲に配置された、帯電器１２、現像装置１３、一次転写ローラ１４及びクリーニング装置１５とを含む。
【００４３】
感光体ドラム１１は、その軸回りに回転し、その周面に静電潜像及びトナー像が形成される。感光体ドラム１１としては、アモルファスシリコン（ａ−Ｓｉ）系材料を用いた感光体ドラムを用いることができる。帯電器１２は、感光体ドラム１１の表面を均一に帯電する。帯電後の感光体ドラム１１の周面は、露光ユニット９４によって露光され、静電潜像が形成される。
【００４４】
現像装置１３は、感光体ドラム１１上に形成された静電潜像を現像するために、感光体ドラム１１の周面にトナーを供給する。現像装置１３は、２成分現像剤用のものであり、攪拌ローラ１６、１７、磁気ローラ１８、及び現像ローラ１９を含む。攪拌ローラ１６、１７は、２成分現像剤を攪拌しながら循環搬送することで、トナーを帯電させる。磁気ローラ１８の周面には２成分現像剤層が担持され、現像ローラ１９の周面には、磁気ローラ１８と現像ローラ１９との間の電位差によってトナーが受け渡されることにより形成されたトナー層が担持される。現像ローラ１９上のトナーは、感光体ドラム１１の周面に供給され、前記静電潜像が現像される。
【００４５】
一次転写ローラ１４は、中間転写ユニット９２に備えられている中間転写ベルト９２１を挟んで感光体ドラム１１とニップ部を形成し、感光体ドラム１１上のトナー像を中間転写ベルト９２１上に一次転写する。クリーニング装置１５は、トナー像転写後の感光体ドラム１１の周面を清掃する。
【００４６】
イエロー用トナーコンテナ９９Ｙ、マゼンタ用トナーコンテナ９９Ｍ、シアン用トナーコンテナ９９Ｃ、及びブラック用トナーコンテナ９９Ｋは、それぞれ各色のトナーを貯留するものであり、ＹＭＣＫ各色に対応する画像形成ユニット１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋの現像装置１３に、図略の供給経路を通して各色のトナーを供給する。
【００４７】
露光ユニット９４は、画像形成部９３の一部を構成している。露光ユニット９４は、光源やポリゴンミラー、反射ミラー、偏向ミラーなどの各種の光学系機器を有し、画像形成ユニット１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋの各々に設けられた感光体ドラム１１の周面に、原稿画像の画像データに基づく光を照射して、静電潜像を形成する。
【００４８】
中間転写ユニット９２は、中間転写ベルト９２１、駆動ローラ９２２及び従動ローラ９２３を備える。中間転写ベルト９２１上には、複数の感光体ドラム１１からトナー像が重ね塗りされる（一次転写）。重ね塗りされたトナー像は、給紙カセット２１１又は給紙トレイ３０から供給されるシートに、二次転写部９８において二次転写される。中間転写ベルト９２１を周回駆動させる駆動ローラ９２２及び従動ローラ９２３は、下部筐体２１によって回転自在に支持される。
【００４９】
給紙カセット２１１は、複数のシートが積層されてなるシート束を収納する。給紙カセット２１１の右端側の上部には、ピックアップローラ２１２が配置されている。ピックアップローラ２１２の駆動により、給紙カセット２１１内のシート束の最上層のシートが１枚ずつ繰り出され、搬入搬送路２６へ搬入される。一方、給紙トレイ３０に載置されたシートは、給紙ユニット４０の給紙ローラ４１の駆動によって、搬入搬送路２６へ搬入される。
【００５０】
搬入搬送路２６の下流側には、二次転写部９８、定着ユニット９７及び排紙ユニット９６を経由して排出口９６１まで延びるシート搬送路２８が設けられている。シート搬送路２８の上流部分は、下部筐体２１に形成された内壁と、反転搬送ユニット２９の内側面を形成する内壁との間に形成されている。なお、反転搬送ユニット２９の外側面は、両面印刷の際にシートを反転搬送する反転搬送路２９１の片面を構成している。シート搬送路２８の、二次転写部９８よりも上流側にはレジストローラ対２７が配置されている。シートは、レジストローラ対２７にて一旦停止され、スキュー矯正が行われた後、画像転写のための所定のタイミングで、二次転写部９８に送り出される。
【００５１】
連結筐体２３の内部には、定着ユニット９７と排紙ユニット９６とが収納されている。定着ユニット９７は、定着ローラと加圧ローラとを含み、二次転写部９８においてトナー像が二次転写されたシートを加熱及び加圧することで、定着処理を施す。定着処理されたカラー画像付のシートは、定着ユニット９７の下流に配置されている排紙ユニット９６により、排出口９６１から胴内排紙部２４に向けて排出される。
【００５２】
上部筐体２２の上面には、第１コンタクトガラス２２２と第２コンタクトガラス２２３とが嵌め込まれている。第１コンタクトガラス２２２は、自動原稿給送装置（ＡＤＦ；図示せず）が上部筐体２２上に配置される場合に、ＡＤＦから自動給送される原稿シートの読取用に設けられている。第２コンタクトガラス２２３は、手置きされる原稿シートの読取用に設けられている。
【００５３】
上部筐体２２の内部には、原稿情報を光学的に読み取るための走査機構２２４と撮像素子２２５とが収容されている。走査機構２２４は、光源、移動キャリッジ、反射ミラー等を含み、原稿からの反射光を撮像素子２２５に導く。撮像素子２２５は、前記反射光を基にして画像データを生成するする。撮像素子２２５により得られた画像データは、後述するビデオＡＳＩＣに入力され、当該ビデオＡＳＩＣで画像処理が施された後、露光ユニット９４に入力される。
【００５４】
図２は、本発明の一実施形態に係る画像形成装置の機能モジュールの一例を示したブロック図である。画像形成装置１は、メインコントローラー１００、ＲＯＭ２００、エンジンＣＰＵ（画像データ送信部）３００、ビデオＡＳＩＣ４００、それぞれ所定の機能を有する複数のデバイス５００（＃１）〜５００（＃ｎ）、及び、走査機構２２４及び撮像素子２２５を含み、原稿の画像データを取得する画像取得部６００と、を備える。そして、エンジンＣＰＵ３００には、シリアルインターフェースＩを介して、ビデオＡＳＩＣ４００、及び、各デバイス５００（＃１）〜５００（＃ｎ）が接続されている。
【００５５】
メインコントローラー１００は、画像形成装置１を統括的に制御する回路である。メインコントローラー１００は、ＣＰＵ、ＲＡＭ、ＲＯＭなどにより構成されている。
【００５６】
また、ＲＯＭ２００は、メインコントローラー１００によって後述するキャリブレーションを行うためのパターン画像データが予め記憶された記憶媒体である。
【００５７】
メインコントローラー１００は、撮像素子２２５により得られた画像データを画像形成部９３によりシートに形成する。
【００５８】
また、メインコントローラー１００は、キャリブレーションを行う。キャリブレーションとは、ＲＯＭ２００に予め記憶されているパターン画像データに基づく画像を中間転写ベルト９２１に形成し、形成された画像の濃度に基づいて現像装置１３における現像バイアス値を調整する処理である。尚、メインコントローラー１００は、キャリブレーションを、例えば、所定時間が経過する毎に行ったり、画像形成装置１の電源スイッチがオンされたときに行う。
【００５９】
メインコントローラー１００は、画像形成部９３による画像形成を行う際には、エンジンＣＰＵ３００に、画像形成の要求を行い、キャリブレーションを行う際には、エンジンＣＰＵ３００に、ＲＯＭ２００に記憶されているパターン画像データをビデオＡＳＩＣ４００に向けて出力することを要求する。
【００６０】
また、メインコントローラー１００は、画像形成装置１の電源スイッチがオンされたときには、前記キャリブレーションを行うとともに、各デバイス５００における設定値を設定することを要求する。
【００６１】
エンジンＣＰＵ３００は、ビデオＡＳＩＣ４００及び各デバイス５００の制御を行う回路である。エンジンＣＰＵ３００は、シリアルインターフェースＩを通じて、ビデオＡＳＩＣ４００及び各デバイス５００を制御する。
【００６２】
ここにおいて、シリアルインターフェースＩに接続されるデバイス５００としては、各種用途のデバイスが考えられるが、本実施形態では、デバイス５００（＃１）として、先述の露光ユニット９４が配置されており、デバイス５００（＃２）として、画像形成ユニット１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋの各々を動作させるための設定値を記憶するためのＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）が配置されており、デバイス（＃３）として、画像形成装置１の駆動電力を抑制させる省エネルギーモードを実行するための省エネＡＳＩＣが配置されている。
【００６３】
エンジンＣＰＵ３００は、メインコントローラー１００から、画像形成部９３による画像形成の要求を受け付けたときには、ビデオＡＳＩＣ４００に、撮像素子２２５により得られた画像データをビデオＡＳＩＣ４００に送信するとともに、画像処理の要求を行う。
【００６４】
また、エンジンＣＰＵ３００は、メインコントローラー１００から、ＲＯＭ２００に記憶されているパターン画像データをビデオＡＳＩＣ４００に向けて出力することが要求されたときには、ビデオＡＳＩＣ４００に対して、予めＲＯＭ２００に記憶されているパターン画像データと、基準ドット数を示すデータとを送信し、後述するパターン画像記憶処理を要求する。尚、基準ドット数を示すデータは、パターン画像データのドット数を示すデータである。
【００６５】
そしてまた、エンジンＣＰＵ３００は、ビデオＡＳＩＣ４００から、パターン画像データと、基準ドット数を示すデータとの再送要求を受け付けたときには、ＲＯＭ２００に記憶されているパターン画像データと、基準ドット数を示すデータとをビデオＡＳＩＣ４００に向けて再送する。
【００６６】
そしてまた、エンジンＣＰＵ３００は、各デバイス５００において各種の設定を行う。例えば、エンジンＣＰＵ３００は、露光ユニット９４であるデバイス５００（＃１）に、露光ユニット９４が動作するために必要な設定値を記憶させる。
【００６７】
或いは、エンジンＣＰＵ３００は、ＥＥＰＲＯＭであるデバイス５００（＃２）に、画像形成ユニット１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋの各々を動作させるための各種の設定値を記憶させる。
【００６８】
或いは、エンジンＣＰＵ３００は、省エネＡＳＩＣであるデバイス５００（＃３）に、省エネＡＳＩＣが動作するために必要な設定値を記憶させる。
【００６９】
ビデオＡＳＩＣ４００は、クロック信号出力部４０３Ａにより出力されたクロック信号と同期して動作して、画像データに所定の画像処理を施す回路である。
【００７０】
ビデオＡＳＩＣ４００は、エンジンＣＰＵ３００から出力された画像データに所定の画像処理を施して、当該画像データを表す制御信号を露光ユニット９４に出力する。
【００７１】
また、ビデオＡＳＩＣ４００は、エンジンＣＰＵ３００から、ＲＯＭ２００に予め記憶されたパターン画像データを受信したときには、エンジンＣＰＵ３００から送信されたパターン画像データを記憶するパターン画像記憶処理を行う。
【００７２】
画像取得部６００は、走査機構２２４及び撮像素子２２５により画像データを取得する。
【００７３】
図３は、ビデオＡＳＩＣ４００の機能モジュールの一例を示したブロック図である。ビデオＡＳＩＣ４００には、所定周波数のクロック信号を出力するクロック信号出力部４０３Ａが接続されており、ビデオＡＳＩＣ４００は、クロック信号出力部４０３Ａから出力されるクロック信号に基づいて動作する。
【００７４】
また、ビデオＡＳＩＣ４００には、露光ユニット９４が接続されており、ビデオＡＳＩＣ４００は、画像処理後の画像データを露光ユニット９４に向けて出力する。
【００７５】
ビデオＡＳＩＣ４００は、インターフェース（インターフェース部）４０１と、ＳＲＡＭ（Static Random Access Memory；記憶部）４０２と、パターンジェネレーター（制御信号生成部）４０４と、ドットカウンター（ドットカウント部）４０５と、ＡＳＩＣ側ＣＰＵ（制御部）４０６と、逓倍器４０３Ｂと、分周器４０３Ｃと、を備える。
【００７６】
インターフェース部４０１は、エンジンＣＰＵ３００から送信された画像データ、基準ドット数を示すデータ、及び、先述の各種コマンドを受信する回路である。ＳＲＡＭ４０２は、エンジンＣＰＵ３００から送信されたパターン画像データや、ＡＳＩＣ側ＣＰＵ４０６により画像処理が施された画像データを記憶する記憶媒体である。
【００７７】
逓倍器４０３Ｂは、クロック信号出力部４０３Ａから出力されるクロック信号を所定の逓倍比で逓倍する回路である。分周器４０３Ｃは、逓倍器４０３で逓倍されたクロック信号を所定の分周比で逓倍する回路である。これらの逓倍器４０３Ｂ及び分周器４０３Ｃは、クロック信号出力部４０３Ａとともに、クロック出力部４０３を構成している。
【００７８】
クロック出力部４０３には、インターフェース４０１、ＳＲＡＭ４０２、及びパターンジェネレーター４０４が接続されており、これらの回路には、クロック出力部４０３から出力されたクロック信号が入力される。そして、これらの回路は、前記クロック信号に基づいて動作する。従って、これらの回路は、クロック出力部４０３から出力されるクロック信号と同期して動作する同期回路を構成している。
【００７９】
パターンジェネレーター４０４は、ＳＲＡＭ４０２に記憶された画像データを読み出す。そして、パターンジェネレーター４０４は、読み出した画像データを基にして、画像形成部９３による画像形成用の制御信号Ｓを生成し、ドットカウンター４０５、或いは、ドットカウンター４０５及び露光ユニット９４に出力する。
【００８０】
画像形成用の制御信号Ｓとしては、一例として、画像を構成するドットの有無を、走査方向に沿って、パルスの有無により表したシリアル信号を用いることができる。
【００８１】
このように、パターンジェネレーター４０４は、ＳＲＡＭ４０２における画像データを読み出し、画像形成用の制御信号Ｓを生成するから、読出部と制御信号生成部とを構成している。
【００８２】
ドットカウンター４０５は、パターンジェネレーター４０５から出力された制御信号Ｓで表される画像データのドット数をカウントする。ドットカウンター４０５は、例えば、制御信号Ｓのパルス数をカウントすることで、画像データのドット数をカウントすることができる。
【００８３】
ＡＳＩＣ側ＣＰＵ４０６は、ビデオＡＳＩＣ４００を統括的に制御する回路である。  ＡＳＩＣ側ＣＰＵ４０６は、パターン画像記憶処理を行うに先立ち、エンジンＣＰＵ３００から送られてきた基準ドット数を示すデータをＲＡＭなどのメモリに記憶させる。
【００８４】
判定部４０７は、ＡＳＩＣ側ＣＰＵ４０６が、所定の制御プログラムを実行することにより実現される。判定部４０７は、ＳＲＡＭ４０２に記憶されたパターン画像データのドット数として得られた、ドットカウンター４０５によるカウント値が、基準ドット数と等しいか否かを、ＲＡＭなどに記憶された、基準ドット数を示すデータを用いて判定する。
【００８５】
そして、判定部４０７は、ドットカウンター４０５により得られたカウント値が基準ドット数と等しければ、ＳＲＡＭ４０２に記憶されたパターン画像データが正しいと判定し、等しくなければ、当該パターン画像データに誤りがあると判定する。
【００８６】
ＡＳＩＣ側ＣＰＵ４０６は、エンジンＣＰＵ３００から画像処理の要求を受け付けたときには、インターフェース４０１により受信された画像データに所定の画像処理を施し、ＳＲＡＭ４０２に記憶させ、制御信号Ｓをドットカウンター４０５及び露光ユニット９４に向けて出力させる。
【００８７】
そうすると、露光ユニット９４により感光体ドラム１１への露光が実施されるとともに、ドットカウンター４０５により前記画像データのドット数がカウントされるから、ＡＳＩＣ側ＣＰＵ４０６は、ドットカウンター４０５によるカウント値を受け付けて、当該カウント値に基づいて、トナーコンテナ９９Ｙ、９９Ｍ、９９Ｃ、及び９９Ｋの各々におけるトナー残量を検出する。このため、ＡＳＩＣ側ＣＰＵ４０６は、トナー残量検出部を構成している。
【００８８】
尚、ＡＳＩＣ側ＣＰＵ４０６によるトナー残量の検出は、前記カウント値と各トナーコンテナにおけるトナー残量との対応付けを表すデータを準備することにより実現することができる。
【００８９】
また、ＡＳＩＣ側ＣＰＵ４０６は、パターン画像記憶処理の要求を受け付けたときには、パターン画像記憶処理を実行する。ここにおいて、パターン画像記憶処理とは、ＡＳＩＣ側ＣＰＵ４０６が、インターフェース４０１によってパターン画像データを受信させ、受信したパターン画像データをＳＲＡＭ４０２に記憶させ、ＳＲＡＭ４０２に記憶されたパターン画像データの正誤を、判定部４０７により判定させる処理である。
【００９０】
そしてまた、ＡＳＩＣ側ＣＰＵ４０６は、判定部４０７による判定結果に従った処理を行う。
【００９１】
図４は、画像形成装置１が、画像形成部９３による画像形成を実行しているときにおけるビデオＡＳＩＣ４００の動作の概要の一例について示したフローチャートである。
【００９２】
先述したように、メインコントローラー１００が画像形成を実行するときには、ビデオＡＳＩＣ４００は、エンジンＣＰＵ３００から、画像取得部６００により得られた画像データを受信するとともに、画像処理の要求を受け付ける。
【００９３】
ビデオＡＳＩＣ４００が、画像処理の要求を受け付けたときには、ＡＳＩＣ側ＣＰＵ４０６は、逓倍器４０３Ｂにおける逓倍率及び分周器４０３Ｃにおける分周比を所定の比率にすることにより、クロック出力部４０３によるクロック信号の周波数を予め定められた第１周波数に設定する（ステップＳ１）。尚、この第１周波数は、パターン画像記憶処理に用いられる第２周波数よりも低い周波数である。
【００９４】
このとき、インターフェース４０１、ＳＲＡＭ４０２、及びパターンジェネレーター４０４は、第１周波数のクロック信号に基づいて、各々同期して動作する。
【００９５】
画像形成を行う際には、画像形成部９３は、第１周波数のクロック信号と同期して生成された制御信号Ｓを処理する必要がある。そのため、第１周波数は、画像形成部９３が制御信号Ｓを処理可能となるような周波数に設定されている。
【００９６】
そして、エンジンＣＰＵ３００からは、画像取得部６００により得られた画像データが送られてくるので、ＡＳＩＣ側ＣＰＵ４０６は、インターフェース４０１により画像データを受信し、当該画像データに所定の画像処理を施し（ステップＳ２）、画像処理が施された画像データをＳＲＡＭ４０２に記憶させる（ステップＳ３）。
【００９７】
ついで、ＡＳＩＣ側ＣＰＵ４０６は、パターンジェネレーター４０４により、ＳＲＡＭ４０２に記憶された画像データを読み出させ、制御信号Ｓを生成させ、制御信号Ｓを露光ユニット９４に向けて出力させる（ステップＳ４、Ｓ５）。
【００９８】
尚、本実施形態では、ＡＳＩＣ側ＣＰＵ４０６は、画像処理が施された画像データをＳＲＡＭ４０２に記憶させているが、この例には限られず、画像処理が施された画像データをＳＲＡＭ４０２に記憶させずに、パターンジェネレーター４０４に出力して、当該画像データに基づく制御信号Ｓを出力させてもよい。
【００９９】
図５は、画像形成装置１が、キャリブレーションを実行しているときにおけるビデオＡＳＣ４００の動作の概要の一例について示したフローチャートである。
【０１００】
先述したように、メインコントローラー１００がキャリブレーションを実行するときには、ビデオＡＳＩＣ４００は、エンジンＣＰＵ３００から、ＲＯＭ２００に予め記憶されているパターン画像データと、基準ドット数とを示すデータとを受信するとともに、パターン画像記憶処理の要求を受け付ける。
【０１０１】
ビデオＡＳＩＣ４００が、パターン画像記憶処理の要求を受け付けたときには、ＡＳＩＣ側ＣＰＵ４０６は、逓倍器４０３Ｂにおける逓倍率及び分周器４０３Ｃにおける分周比を所定の比率にすることにより、クロック出力部４０３によるクロック信号の周波数を予め定められた第２周波数に設定する（ステップＳ１０）。尚、この第２周波数は、画像形成部９３による画像形成の際における第１周波数よりも高い周波数である。
【０１０２】
このとき、インターフェース４０１、ＳＲＡＭ４０２、及びパターンジェネレーター４０４は、第２周波数のクロック信号に基づいて、各々同期して動作する。
【０１０３】
パターン画像記憶処理では、画像形成部９３を動作させる必要がないので、第２周波数は、画像形成部９３の性能とは無関係に、第１周波数より高い周波数に設定されている。
【０１０４】
そして、パターン画像データが送られてくるから、ＡＳＩＣ側ＣＰＵ４０６は、インターフェース４０１によりパターン画像データを受信させ、受信したパターン画像データをＳＲＡＭ４０２に記憶させる（ステップＳ１１）。
【０１０５】
また、ＡＳＩＣ側ＣＰＵ４０６は、パターン画像データとともに基準ドット数を示すデータが送られてくるから、基準ドット数を示すデータをＲＡＭなどのメモリに記憶させる（ステップＳ１２）。
【０１０６】
ついで、ＡＳＩＣ側ＣＰＵ４０６は、パターンジェネレーター４０４により、ＳＲＡＭ４０２に記憶されたパターン画像データを読み出させ、制御信号Ｓを生成させる（ステップＳ１３、Ｓ１４）。
【０１０７】
そして、パターンジェネレーター４０４は、制御信号Ｓをドットカウンター４０５に向けて出力する。そして、ドットカウンター４０５により、例えば、制御信号Ｓのパルス数がカウントされる（ステップＳ１５）。
【０１０８】
そうすると、ドットカウンター４０５におけるカウント値が、パターン画像データのドット数として得られる。判定部４０７は、ドットカウンター４０５により得られたドット数が、エンジンＣＰＵ３００から出力された基準ドット数と等しいか否かを判定する（ステップＳ１６）。
【０１０９】
ステップＳ１６における判定において、ドットカウンター４０５により得られたドット数が基準ドット数と等しいときには（ステップＳ１６のＹＥＳ）、ＡＳＩＣ側ＣＰＵ４０６は、パターン画像記憶処理を終了し、クロック信号の周波数を第２周波数よりも低い第１周波数に設定する（ステップＳ１７）。
【０１１０】
このとき、インターフェース４０１、ＳＲＡＭ４０２、及びパターンジェネレーター４０４は、第２周波数のクロック信号に基づいて、各々同期して動作する。
【０１１１】
そして、ＡＳＩＣ側ＣＰＵ４０６は、パターンジェネレーター４０４により、ＳＲＡＭ４０２に記憶されたパターン画像データを読み出させ、読み取ったパターン画像データを表した制御信号Ｓを生成させ、露光ユニット９４に向けて出力させる（ステップＳ１８〜Ｓ２０）。
【０１１２】
また、ステップＳ１６における判定において、ドットカウンター４０５により得られたドット数が基準ドット数と等しくないときには（ステップＳ１６のＮＯ）、ＡＳＩＣ側ＣＰＵ４０６は、パターン画像記憶処理を終了し、エンジンＣＰＵ３００に対して、パターン画像データと、基準ドット数を示したデータとの再送要求を行う（ステップＳ２１）。
【０１１３】
すると、再送要求を受け付けたエンジンＣＰＵ３００からは、パターン画像データと基準ドット数を示したデータとが再送されるから、ＡＳＩＣ側ＣＰＵ４０６は、ステップＳ１１〜Ｓ１６、及びＳ２１における処理を、ドットカウンター４０５により得られるドット数が基準ドット数と等しいと判定されるまでの間、繰り返す。
【０１１４】
以上のように、ビデオＡＳＩＣ４００は、エンジンＣＰＵ３００からパターン画像データを受信するとともにパターン画像記憶処理の要求を受け付けたときには、ＳＲＡＭ４０２にパターン画像データを記憶させ、当該パターン画像データのドット数が基準ドット数と等しいか否かを判定するから、エンジンＣＰＵ３００とビデオＡＳＩＣ４００との間でやりとりをすることなく、パターン画像データの正誤が判定できる。
【０１１５】
そのため、画像形成装置１の電源スイッチがオンされたときのように、エンジンＣＰＵ３００からビデオＡＳＩＣ４００及び各デバイス５００へのアクセスが競合するおそれがある場合にも、パターン画像データの正誤を効率良く判定することが可能となる。
【０１１６】
尚、本実施形態では、ＡＳＩＣ側ＣＰＵ４０６が制御部を構成しているが、エンジンＣＰＵ３００が制御部を構成していてもよい。
【０１１７】
また、判定部４０７はビデオＡＳＩＣ４００側に配置されているが、エンジンＣＰＵ３００に判定部４０７としての機能を持たせてもよい。この場合、エンジンＣＰＵ３００は、ドットカウンター４０５により得られたドット数を表す情報をビデオＡＳＩＣ４００から受け取り、当該ドット数が予め準備された基準ドット数と等しいか否かを判定する。そして、エンジンＣＰＵ３００は、その判定結果を、ビデオＡＳＩＣ４００のＡＳＩＣ側ＣＰＵ４０６に通知する。
【符号の説明】
【０１１８】
１    画像形成装置
９３  画像形成部
３００  エンジンＣＰＵ
４００  ビデオＡＳＩＣ
４０１  インターフェース
４０２  ＳＲＡＭ
４０３  クロック信号出力部
４０４  パターンジェネレーター
４０５  ドットカウンター
４０６  ＡＳＩＣ側ＣＰＵ
４０７  判定部
６００  画像取得部
【図１】
0005629674.tif 000002
【図２】
0005629674.tif 000003
【図３】
0005629674.tif 000004
【図４】
0005629674.tif 000005
【図５】
0005629674.tif 000006