(57)【特許請求の範囲】
【請求項１】
略一定の間隔をもって対向して配置された第１基板及び第２基板と、
前記第１基板及び前記第２基板の間に配置された液晶層と、
前記第１基板の前記液晶層と接する面に形成された配向膜と、
前記第１基板上に形成された複数のドレインバスラインと、
前記第１基板上に前記ドレインバスラインと交差して形成された複数のゲートバスラインと、
前記第１基板上に前記ドレインバスラインと交差して形成された複数の共通バスラインと、
前記ドレインバスラインと前記ゲートバスラインによってマトリックス状に形成された複数の画素領域と、
前記第１基板上に前記画素領域毎に形成された、複数の第１液晶駆動電極及び少なくとも一つの第２液晶駆動電極と、
前記第１基板上に前記画素領域毎に形成された、複数の薄膜トランジスタと、
前記薄膜トランジスタは蓄積容量電極と電気的に接続されるソース電極と、ドレイン電極と、ゲート絶縁膜を備え、
前記第１基板上に前記画素領域毎に形成された、複数の画素補助電極と、
前記第１基板上に前記画素領域毎に形成された、複数の蓄積容量電極と、
前記第１基板上に、少なくとも前記蓄積容量電極及び前記ドレインバスラインを覆うように形成された保護絶縁膜とを備え、
前記第１液晶駆動電極及び前記第２液晶駆動電極を用いて液晶駆動電界を前記液晶層に印加することにより、前記液晶層中の液晶分子の配向方位を前記画素領域毎に前記第１基板及び前記第２基板に略平行な面内で回転させて表示を行う横電界方式の液晶表示装置であって、
前記第１液晶駆動電極が、縦方向に延在するドレインバスラインの各々の全面を覆っていると共に、前記画素領域の各々に対応する前記ゲートバスラインの一部及び前記共通バスラインの一部を覆っており、
前記ドレインバスラインの延在方向に沿って隣接する画素領域内にあり、
前記第１液晶駆動電極が、
前記ゲートバスラインの直上の一部の領域と、
前記ゲートバスラインとそれに近接して配置されている前記共通バスラインとの間の隙間の一部と、
前記ソース電極の直上の領域と、
さらには、前記蓄積容量電極のエッジの一部をも覆い、
かつ、前記第２液晶駆動電極と前記蓄積容量電極とを連結するコンタクトをよけるように形成されており、
前記画素領域の各々に対応する前記ゲートバスラインが、当該ゲートバスラインに隣接する他の前記画素領域の前記蓄積容量電極と部分的に重なっていると共に、前記重なり領域が前記保護絶縁膜を挟んで前記配向膜によって覆われている領域を有しており、
前記第１液晶駆動電極が、前記薄膜トランジスタと重なる位置に形成された開口部を有していると共に、その開口部が前記配向膜によって覆われていることを特徴とする横電界方式の液晶表示装置。
【請求項２】
前記画素領域の各々に対応する前記ゲートバスラインが、前記蓄積容量電極よりも下層に配置されていると共に、前記第１液晶駆動電極が、前記蓄積容量電極よりも上層に配置されており、
前記蓄積容量電極が、前記ゲートバスラインの一方のサイドエッジを乗り越えるようにして重ねられ、前記第１液晶駆動電極が、前記ゲートバスラインの他方のサイドエッジを乗り越えるようにして重ねられている請求項１に記載の液晶表示装置。
【請求項３】
前記第１液晶駆動電極が、前記蓄積容量電極に部分的に重ねられている請求項１または２のいずれかに記載の液晶表示装置。
【請求項４】
前記第１液晶駆動電極が、前記ゲートバスラインの前記一方のサイドエッジを乗り越えていない部分を有する請求項３に記載の液晶表示装置。
【請求項５】
前記開口部によって前記第１液晶駆動電極に形成されるエッジの幅が、前記ゲートバスラインの幅よりも小さい請求項１乃至４いずれか一つに記載の液晶表示装置。
【請求項６】
前記第２基板上の前記薄膜トランジスタのチャネル領域に対向する箇所に、孤立パターンを持つ遮光領域が前記画素領域の各々に対応して形成されている請求項１〜５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記遮光領域が、カラーフィルタを構成する複数の色層を重ねることによって形成されたものである請求項６に記載の液晶表示装置。
【請求項８】
前記遮光領域のＯＤ値が、１．５以上、３．０以下とされている請求項７に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、さらに言えば、横電界（In-Plane Switching、ＩＰＳ）方式のアクティブマトリックス型液晶表示装置に関する。本発明は、横電界方式の液晶表示装置を用いたコンピュータ用モニタ、液晶テレビ、携帯電話端末、ＧＰＳ端末、カーナビゲーションシステム、ゲーム機、銀行・コンビニ端末、医療診断装置等に適用可能である。
【背景技術】
【０００２】
一般に、液晶表示装置（ＬＣＤ）は薄型軽量・低消費電力といった特徴を有する。特に、縦横のマトリックス状に配列した個々の画素を能動素子によって駆動するアクティブマトリックス型液晶表示装置（ＡＭ−ＬＣＤ）は、高画質のフラットパネル・ディスプレイとして認知されており、中でも個々の画素をスイッチングする能動素子として薄膜トランジスタ（Thin-Film Transistor、ＴＦＴ）を用いたもの（ＴＦＴ−ＬＣＤ）が広く普及している。
【０００３】
多くのアクティブマトリックス型液晶表示装置では、ツイステッドネマチック（Twisted Nematic、ＴＮ）型液晶の電気光学効果を利用しており、２枚の基板間に挟持された液晶に当該基板面に概ね垂直な電界を印加して、当該液晶の分子を変位させることにより画像を表示する。これを「縦電界方式」という。一方、当該基板面に概ね平行な電界により、当該基板面に概ね平行な面内で液晶分子を変位させることによって画像を表示する「横電界方式」の液晶表示装置も、以前から知られている。この横電界方式の液晶表示装置についても、縦電界方式と同様に種々の改良がなされて来ている。
【０００４】
例えば、特許文献１（特開２０００−０８９２４０号公報）と特許文献２（特開２００４−０６２１４５号公報）には、ドレインバスライン及びゲートバスラインを層間絶縁膜を介して共通電極で覆った構成を持つ横電界方式の液晶表示装置が開示されている。特許文献２に記載の液晶表示装置の構成を図９〜図１１に示す。
【０００５】
図９は当該液晶表示装置のアクティブマトリックス基板（ＴＦＴ基板）の構成を示す平面図、図１０は同基板を構成する三層の構造をそれぞれ示す平面図、図１１は同基板のゲートバスラインの周辺の詳細構成を示す部分拡大平面図である。アクティブマトリックス型液晶表示装置では、複数の画素の構成はすべて同一であるから、図９〜図１１には一画素分の構成を示している。
【０００６】
図９に示した従来の液晶表示装置のアクティブマトリックス基板は、図１０（ａ）、（ｂ）及び（ｃ）に明瞭に示されているように、透明な絶縁性基板（例えばガラス基板）（図示せず）上に同層に形成された複数本のゲートバスライン１５５及び複数本の共通バスライン１５２と、これらを覆うゲート絶縁膜（図示せず）上に同層に形成された複数本のドレインバスライン１５６、複数の画素電極１７１、複数の薄膜トランジスタ（ＴＦＴ、Thin-Film Transistor）１４５及び複数の蓄積容量電極１７３と、これらを覆う保護絶縁膜（図示せず）上に形成された１個の共通電極１７２とを備えている。画素電極１７１と共通電極１７２は、ＩＴＯ（Indium Tin Oxide）のような透明な導電性金属膜をパターン化して形成されるのが通常である。
【０００７】
図９の横（左右）方向に等間隔で平行に延在する複数本のゲートバスライン１５５と、同図の縦（上下）方向に等間隔で平行に延在する複数本のドレインバスライン１５６とに囲まれる矩形領域の各々が、画素領域とされており、それによって全体として複数の画素領域（画素）がマトリックス状に配列されている。薄膜トランジスタ１４５は、各画素領域を画定する２本のゲートバスライン１５５と２本のドレインバスライン１５６の交差部の一つ（図９では左下の交差部）の近傍に配置されている。共通バスライン１５２は、ゲートバスライン１５５と同様に、同図の横方向にゲートバスライン１５５に平行に延在している。共通バスライン１５２の各々は、画素領域内において、薄膜トランジスタ１４５とは反対側（図９では上端部）に配置されており、画素領域を画定する２本のゲートバスライン１５５のうちの薄膜トランジスタ１４５より遠い位置にあるもの（図９では上位にあるゲートバスライン１５５）の近傍に位置している。したがって、共通バスライン１５２の各々は、ドレインバスライン１５６の延在方向（上下方向）に沿って上位に隣接する前段の画素領域の薄膜トランジスタ１４５の近傍に、隙間をあけて配置されている、と言うことができる。
【０００８】
薄膜トランジスタ１４５のドレイン電極１４４、ソース電極１４２及び半導体層１４３は、それぞれ、図１０（ａ）及び（ｂ）に示されたパターン（形状）で形成されている。薄膜トランジスタ１４５のゲート電極（図示せず）は、ゲートバスライン１５５と一体的に形成されており（換言すれば、ゲート電極はゲートバスライン１５５の一部であり）、ドレイン電極１４４とソース電極１４２の間において半導体層１４３と重なり合う位置にある。半導体層１４３としては、アモルファスシリコン膜が使用されるのが通常である。
【０００９】
液晶駆動電界を発生させる画素電極１７１及び共通電極１７２は、それぞれ、図１０（ｂ）及び（ｃ）に示すようなパターン（形状）とされており、図９のような形態で相互に噛合する櫛歯状部（各画素領域内に突出した細い帯状部分）１７１ａ及び１７２ａを有している。ここでは、画素電極１７１の櫛歯状部１７１ａは３本、共通電極１７２の櫛歯状部１７２ａは２本としてある。共通電極１７２には、薄膜トランジスタ１４５のチャネル領域と重なり合う位置に開口部（窓）１７２ｂが形成されている。このため、チャネル領域の全体が開口部１７２ｂから露出して、共通電極１７２とは重ならないようになっている。これは、バックゲート効果による薄膜トランジスタ１４５の特性変化を回避するためである。
【００１０】
画素電極１７１は、画素領域内において、その基端部（ソース電極１４２の側）で薄膜トランジスタ１４５のソース電極１４２に機械的・電気的に接続されている。また、画素電極１７１は、３本の櫛歯状部１７１ａの先端部（ソース電極１４２とは反対側）で蓄積容量電極１７３に機械的・電気的に接続されている。共通電極１７２は、全画素に対して共通に使用されるものであり、画素領域内において、ゲート絶縁膜と保護絶縁膜を貫通するコンタクトホール１６２を通じて、直下にある共通バスライン１５２に電気的に接続されている。
【００１１】
蓄積容量電極１７３は、画素領域内において、ゲート絶縁膜を介して、その直下にある共通バスライン１５２と重なる位置にあり、この重複部分によって蓄積容量を形成している。つまり、蓄積容量は、蓄積容量電極１７３と、その直下にある共通バスライン１５２と、それらの間に介在せしめられたゲート絶縁膜とから構成されているのである。蓄積容量電極１７３は、図１１に示すように、隣接するゲートバスライン１５５とは重なっていない。
【００１２】
共通電極１７２は、図１０（ｂ）及び（ｃ）と図１１から明らかなように、同図の縦方向に延在するドレインバスライン１５６の全面を覆っていると共に、同図の横方向に延在するゲートバスライン１５５の全面をも覆っている（ただし開口部１７２ｂを除く）。また、共通電極１７２は、ゲートバスライン１５５の直上の領域だけでなく、ゲートバスライン１５５とそれに隣接して配置されている共通バスライン１５２（これはドレインバスライン１５６の延在方向（上下方向）に沿って下位に隣接する後段の画素領域内にある）との間の隙間、ゲートバスライン１５５とソース電極１４２との間の隙間、ゲートバスライン１５５と蓄積容量電極１７３との間の隙間、さらには、ソース電極１４２及び蓄積容量電極１７３のエッジの周辺領域をも覆う（重なる）ように形成されている。このため、ゲートバスライン１５５の近傍に発生する電界を共通電極１７２によって遮蔽することができる。共通電極１７２の蓄積容量電極１７３の側のエッジ１７２ｃ（これは隣接するゲートバスライン１５５に沿って延在している）は、ゲートバスライン１５５とは重なっていない。
【００１３】
図１１において、符号１８１は、対向基板上に形成されるブラックマトリックス層を示す。ブラックマトリックス層１８１は、画素領域毎に、図１１中に破線で示された矩形の遮光領域を有している。その遮光領域は、薄膜トランジスタ１４５の全体を覆う程度の大きさで、薄膜トランジスタ１４５の真上の領域に矩形アイランド状に孤立して形成されている。このように、ブラックマトリックス層１８１の遮光領域の占有面積は、薄膜トランジスタ１４５への光の入射を防止するために必要な最小限に抑制されている。この遮光領域によって薄膜トランジスタ１４５（のチャネル領域）への光の入射を防止するのは、入射光によって薄膜トランジスタ１４５の機能が阻害されることを防ぐためである。
【００１４】
以上説明したように、図９〜図１１に示した従来の液晶表示装置のアクティブマトリックス基板では、ゲートバスライン１５５の周辺に発生する電界をその上層に配置された共通電極１７２によって遮蔽することができるから、ゲートバスライン１５５の周辺領域で液晶分子が初期配向状態からその方向を変化させることがなくなり、したがって、同周辺領域において光漏れが生じることがない。よって、同周辺領域を対向基板側で遮光する必要がなく、図１１に示すような最小限のサイズの遮光領域とすることができる。
【００１５】
ところで、図９〜図１１に示した従来のアクティブマトリックス基板では、画素電極１７１を、共通電極１７２と同じ透明な導電性金属により形成することができる。その場合の構成について、図１２〜図１８を参照しながら説明する。
【００１６】
図１２は当該構成を持つ液晶表示装置のアクティブマトリックス基板の構成を示す平面図、図１３は同基板を構成する三層の構造をそれぞれ示す平面図、図１４は同基板のゲートバスラインの周辺の詳細構成を示す部分拡大平面図、図１５は図１４のＡ−Ａ’線に沿った、当該液晶表示装置の部分断面図、図１６（ａ）及び（ｂ）はそれぞれ図１４のＢ−Ｂ’線及びＣ−Ｃ’線に沿った、当該液晶表示装置の部分断面図である。また、図１７は、図１２において画素電極１７１と共通電極１７２を省略してそれらの下部構造を分かりやすくした平面図、図１８は、図１４において画素電極１７１と共通電極１７２とブラックマトリックス層１８１とコンタクトホール１６１及び１６２を省略してそれらの下部構造を分かりやすくした部分拡大平面図である。これらの図においても一画素分の構成を示している。
【００１７】
図１３から理解されるように、図１２〜図１８に示した構成が図９〜図１１に示した構成とは異なる点は、（ａ）画素電極１７１が、共通電極１７２と同じ透明な導電性金属により形成されていると共に、共通電極１７２と同じ層に設けられていること、（ｂ）ドレインバスライン１５６と同じ層に画素補助電極１７０が形成されていること、（ｃ）画素電極１７１は、保護絶縁膜１５９（図１５〜図１６を参照）を貫通するコンタクトホール１６１を介して、下層にある蓄積容量電極１７３に電気的に接続され、さらに画素補助電極１７０を介してソース電極１４２に電気的に接続されていることであり、それ以外の構成は同じである。したがって、図９〜図１１を参照して説明した従来のアクティブマトリックス基板の構成と同一の部分については、図９〜図１１で使用したのと同じ符号を付すことによりその説明を省略する。
【００１８】
画素電極１７１及び共通電極１７２は、それぞれ、図１３（ｃ）に示すようなパターン（形状）とされており、同図のような形態で相互に噛合する櫛歯状部（各画素領域内に突出した細い帯状部分）１７１ａ及び１７２ａを有している。ここでは、画素電極１７１の櫛歯状部１７１ａは３本、共通電極１７２の櫛歯状部１７２ａは２本としてある。
【００１９】
ドレインバスライン１５６と同じ層に形成された画素補助電極１７０は、図９〜図１１に示した構成における画素電極１７１の基端部と中央の櫛歯状部１７１ａのみを残したものに相当する。画素補助電極１７０の基端部は、ソース電極１４２に電気的・機械的に接続され、その先端部は蓄積容量電極１７３に電気的・機械的に接続されている。このようにして、画素電極１７１は、画素領域内において、蓄積容量電極１７３と画素補助電極１７０とを介してソース電極１４２に電気的に接続されている。
【００２０】
蓄積容量電極１７３は、図１７および１８に示すように、直下の共通バスライン１５２と重なっているが、隣接するゲートバスライン１５５とは重なっていない。共通電極１７２は、ゲートバスライン１５５の全体を覆っており、したがって、画素領域内において、共通電極１７２の蓄積容量電極１７３の側のエッジ１７２ｃ（これは隣接するゲートバスライン１５５に沿って延在している）は、ゲートバスライン１５５とは重なっていない。この点は、図９〜図１１に示した構成と同じである。
【００２１】
次に、図１５及び図１６を参照しながら、図１２〜図１８に示した従来の液晶表示装置の全体構造について説明する。
【００２２】
この液晶表示装置は、アクティブマトリックス基板と対向基板とを液晶層１２０を間に挟んで接合・一体化して構成されている。
【００２３】
アクティブマトリックス基板は、透明なガラス基板１１１と、そのガラス基板１１１の内表面上に形成された共通バスライン１５２、ゲートバスライン１５５、ドレインバスライン１５６、薄膜トランジスタ１４５、画素補助電極１７０、画素電極１７１、共通電極１７２及び蓄積容量電極１７３とを有している。共通バスライン１５２およびゲートバスライン１５５は、ガラス基板１１１の内表面上に直接形成されており、それらは、コンタクトホール１６２の部位を除いて、ゲート絶縁膜１５７によって覆われている。薄膜トランジスタ１４５のドレイン電極１４４、ソース電極１４２及び半導体層１４３と、画素補助電極１７０と、蓄積容量電極１７３と、ドレインバスライン１５６は、ゲート絶縁膜１５７上に形成されている。したがって、共通バスライン１５２およびゲートバスライン１５５は、ゲート絶縁膜１５７によって、ドレイン電極１４４、ソース電極１４２、半導体層１４３、画素補助電極１７０、蓄積容量電極１７３およびドレインバスライン１５６から電気的に絶縁されている。ガラス基板１１１上に形成されたこれらの構造は、コンタクトホール１６１および１６２の部位を除いて、保護絶縁膜１５９により被覆されている。
【００２４】
画素電極１７１及び共通電極１７２は、保護絶縁膜１５９上に形成されている。上述したように、画素電極１７１は、画素領域内において、コンタクトホール１６１（これは保護絶縁膜１５９を貫通する）を通じて直下にある蓄積容量電極１７３に電気的に接続され、さらに画素補助電極１７０を介してソース電極１４２に電気的に接続されている。共通電極１７２は、画素領域内において、コンタクトホール１６２（これは保護絶縁膜１５９とゲート絶縁膜１５７を貫通する）を通じて直下にある共通バスライン１５２に電気的に接続されている。画素電極１７１と共通電極１７２は、いずれも、ＩＴＯのような透明な導電性金属膜をパターン化して形成されている。
【００２５】
以上の構成を持つアクティブマトリックス基板の表面（画素電極１７１と共通電極１７２が形成されている面）は、有機高分子膜からなる配向膜１３１で覆われている。この配向膜１３１の表面には、液晶層１２０中の液晶分子の初期方向を所望の方向に向けるための配向処理が施されている。
【００２６】
一方、対向基板（カラーフィルタ基板）は、透明なガラス基板１１２と、このガラス基板１１２の内表面上に各画素領域に対応して形成された、赤（Ｒ）・緑（Ｇ）・青（Ｂ）の色層１８２Ｒ、１８２Ｇ、１８２Ｂからなるカラーフィルタ（図示せず）と、遮光用のブラックマトリックス層１８１とを備えている。ブラックマトリックス層１８１は、図９〜図１１に示した構成と同様に、画素領域毎に、図１４中に破線で示された矩形の遮光領域を有している。なお、３色の色層１８２Ｒ、１８２Ｇ及び１８２Ｂを色層１８２と総称する。
【００２７】
色層１８２（カラーフィルタ）とブラックマトリックス層１８１は、アクリル系のオーバーコート層１８５で覆われている。このオーバーコート層１８５の内表面上には、アクティブマトリックス基板と対向基板の間隔を制御するための柱状スペーサ（図示せず）が形成されている。そして、このオーバーコート層１８５の内表面は、有機高分子膜からなる配向膜１３２で覆われている。配向膜１３２の表面には、液晶層１２０中の液晶分子の初期方向を所望の方向に向けるための配向処理が施されている。
【００２８】
上述した構成を持つアクティブマトリックス基板と対向基板は、配向膜１３１と配向膜１３２が形成された面をそれぞれ内側にして対向させ、所定間隔で重ね合わされている。両基板間の隙間には液晶層１２０が形成されており、その液晶層１２０内に存在する液晶材料を閉じ込めるために、両基板の周縁はシール材（図示せず）で封止されている。両基板の外側面には、一対の偏光板（図示せず）がそれぞれ配置されている。
【００２９】
なお、特許文献３（特開２０００−０２９０１４号公報）と特許文献４（特開２００２−０８２６３０号公報）には、ブラックマトリックス層に代えて、カラーフィルタの隣接する色層の端部を重ねることによって遮光層を形成する技術が開示されている。この場合には、ブラックマトリックス層を形成する工程を省略することができ、低コスト化が可能である。
【特許文献１】特開２０００−０８９２４０号公報
【特許文献２】特開２００４−０６２１４５号公報
【特許文献３】特開２０００−０２９０１４号公報
【特許文献４】特開２００２−０８２６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００３０】
上述した二つの従来の液晶表示装置の構成では、各ゲートバスライン１５５の全面が、上層にある共通電極１７２で覆われているが、これは、ゲートバスライン１５５と薄膜トランジスタ１４５の周辺部に発生する電界によって、同周辺部にある液晶分子が初期配向状態から変化して光漏れが生じるのを防ぐためである。しかしながら、このように各ゲートバスライン１５５の全面を共通電極１７２で覆う場合には、当該液晶表示装置の各構成要素のパターンやレイアウトについて設計の自由度が狭く、したがって開口率の改善が難しいという問題がある。
【００３１】
このような光漏れを防ぐ他の方法としては、ゲートバスライン１５５と重なり合う対向基板上の領域に、ブラックマトリックス層１８１の遮光領域を広めにして配置する方法がある。しかし、この場合には、アクティブマトリックス基板と対向基板（カラーフィルタ基板）との重ね合わせの際に生じる位置ずれのマージンを考慮して、当該遮光領域に十分な大きさをもたせる必要があるため、この場合も高い開口率の実現が困難である。
【００３２】
特許文献３、特許文献４に開示されるように、ブラックマトリックス層１８１の代わりにカラーフィルタの異なる色層同士を重ねて遮光領域を形成した場合には、ブラックマトリックス層１８１を形成する工程を省略することによる低コスト化が可能である。しかし、この場合にも、やはりアクティブマトリックス基板と対向基板の位置ずれのマージンを考慮して十分な大きさの遮光領域を対向基板上に設ける必要があるから、高い開口率の実現は困難である。しかも、異なる色層同士を重ねたことによって生じる大きな段差が、液晶分子の配向に影響を及ぼしたり、液晶注入の工程に要する時間が長くなったりする、という問題もある。
【００３３】
本発明はこのような点を考慮してなされたものであって、その目的とするところは、図１２〜図１８に示した従来構成に比べて、設計の自由度を広くすることができると共に開口率を向上させることが容易である横電界方式の液晶表示装置を提供することにある。
【００３４】
本発明の他の目的は、図１２〜図１８に示した従来構成に比べて高輝度化または低消費電力化が可能な横電界方式の液晶表示装置を提供することにある。
【００３５】
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかであろう。
【課題を解決するための手段】
【００３６】
（１）  本発明の横電界方式の液晶表示装置は、
略一定の間隔をもって対向して配置された第１基板及び第２基板と、
前記第１基板及び前記第２基板の間に配置された液晶層と、
前記第１基板上に形成された複数のドレインバスラインと、
前記第１基板上に前記ドレインバスラインと交差して形成された複数のゲートバスラインと、
前記ドレインバスラインと前記ゲートバスラインによってマトリックス状に形成された複数の画素領域と、
前記第１基板上に形成された、複数の第１液晶駆動電極及び少なくとも一つの第２液晶駆動電極と、
前記第１基板上に前記画素領域毎に形成された、複数の薄膜トランジスタと、
前記第１基板上に前記画素領域毎に形成された、複数の蓄積容量電極とを備え、
前記第１液晶駆動電極及び前記第２液晶駆動電極を用いて液晶駆動電界を前記液晶層に印加することにより、前記液晶層中の液晶分子の配向方位を前記画素領域毎に前記第１基板及び前記第２基板に略平行な面内で回転させて表示を行う横電界方式の液晶表示装置であって、
前記第１液晶駆動電極が、前記ドレインバスラインの各々の全面を覆っていると共に、前記画素領域の各々に対応する前記ゲートバスラインを、前記薄膜トランジスタと重なっていない箇所において所定領域を除いて覆っており、
前記画素領域の各々に対応する前記ゲートバスラインの前記所定領域が、当該ゲートバスラインに隣接する他の前記画素領域の前記蓄積容量電極によって覆われていることを特徴とするものである。
【００３７】
（２）  本発明の横電界方式の液晶表示装置では、前記第１液晶駆動電極（共通電極に対応する）が、前記ドレインバスラインの各々の全面を覆っていると共に、前記画素領域の各々に対応する前記ゲートバスラインを、前記薄膜トランジスタと重なっていない箇所において所定領域を除いて覆っている。そして、前記画素領域の各々に対応する前記ゲートバスラインの前記所定領域（前記薄膜トランジスタと重なっていない箇所において前記第１液晶駆動電極で覆われていない領域）が、当該ゲートバスラインに隣接する他の前記画素領域の前記蓄積容量電極によって覆われている。よって、図１２〜図１８に示した従来構成と同様に、前記ゲートバスラインの近傍に発生する電界を前記第１液晶駆動電極によって効果的に遮蔽することができる。
【００３８】
その結果、図１２〜図１８に示した従来構成のように、前記第１液晶駆動電極の形状を前記ゲートバスラインの各々の全面（ただし薄膜トランジスタと重なっている箇所を除く）を覆う形状に限定する必要がなく、前記ゲートバスラインの一部が前記第１液晶駆動電極で覆われていない形状とすることができる。したがって、図１２〜図１８に示した従来構成における、薄膜トランジスタと重なっていない箇所において前記第１液晶駆動電極で前記ゲートバスラインの全面を覆うという制約がなくなるから、設計の自由度が向上する。
【００３９】
また、上述した制約がなくなるという理由により、コンタクトホールの位置や前記第２液晶駆動電極（画素電極に対応）の端部の位置を順繰りに前記画素領域の周辺側に移動させることができるため、図１２〜図１８に示した従来構成よりも高い開口率を容易に実現することができる。
【００４０】
開口率の向上により、バックライトの発光量を変えない場合は、図１２〜図１８に示した従来構成に比べて高輝度化が可能であり、輝度を変えない場合は、当該従来構成に比べて低消費電力化が可能である。
【００４１】
さらに、前記蓄積容量電極の形状や位置を適宜調整することにより、開口率を低下させずに、あるいは開口率を向上させながら、所望の蓄積容量を容易に確保することもできる。
【００４２】
（３）  本発明の液晶表示装置の好ましい例では、前記画素領域の各々に対応する前記ゲートバスラインが、前記所定領域を覆う前記蓄積容量電極よりも下層に配置されると共に、前記第１液晶駆動電極が、前記所定領域を覆う前記蓄積容量電極よりも上層に配置され、さらに、前記蓄積容量電極が、前記ゲートバスラインの一方のサイドエッジを乗り越えるようにして重ねられ、前記第１液晶駆動電極が、前記ゲートバスラインの他方のサイドエッジを乗り越えるようにして重ねられる。
【００４３】
この例では、前記第１液晶駆動電極が、前記蓄積容量電極に部分的に重ねられるのが好ましい。また、前記第１液晶駆動電極が、前記ゲートバスラインの前記一方のサイドエッジを乗り越えないのが好ましい。
【００４４】
本発明の液晶表示装置の他の好ましい例では、前記第１液晶駆動電極が、前記薄膜トランジスタの各々のチャネル領域を露出させるように形成された複数の開口部を有する。
【００４５】
この例では、前記開口部によって前記第１液晶駆動電極に形成されるエッジの幅が、前記ゲートバスラインの幅よりも小さくされるのが好ましい。
【００４６】
本発明の液晶表示装置のさらに他の好ましい例では、前記第２基板上の前記薄膜トランジスタのチャネル領域に対向する箇所に、孤立パターンを持つ遮光領域が前記画素領域の各々に対応して形成される。
【００４７】
この例では、前記遮光領域が、カラーフィルタを構成する複数の色層を重ねることによって形成されたものとされるのが好ましい。また、前記遮光領域のＯＤ値が、１．５以上、３．０以下とされる。
【発明の効果】
【００４８】
本発明の横電界方式の液晶表示装置によれば、（ａ）図１２〜図１８に示した従来構成に比べて、設計の自由度を広くすることができると共に開口率を向上させることが容易である、（ｂ）図１２〜図１８に示した従来構成に比べて高輝度化または低消費電力化が可能である、という効果が得られる。
【発明を実施するための最良の形態】
【００４９】
以下、本発明の好適な実施の形態について、添付図面を参照して詳細に説明する。
【００５０】
（第１実施形態）
本発明の第１実施形態に係る横電界方式の液晶表示装置の構成を図１〜図７に示す。
【００５１】
図１は本発明の第１実施形態に係る液晶表示装置のアクティブマトリックス基板（ＴＦＴ基板）の構成を示す平面図、図２は同基板を構成する三層の構造をそれぞれ示す平面図、図３は同基板のゲートバスラインの周辺の詳細構成を示す部分拡大平面図、図４は図３のＤ−Ｄ’線に沿った部分断面図、図５（ａ）及び（ｂ）はそれぞれ図３のＥ−Ｅ’線及びＦ−Ｆ’線に沿った部分断面図である。また、図６は、図１において画素電極７１と共通電極７２を省略してそれらの下部構造を分かりやすくした平面図、図７は、図３において画素電極７１と共通電極７２とブラックマトリックス層８１とコンタクトホール６１及び６２を省略してそれらの下部構造を分かりやすくした平面図である。アクティブマトリックス型液晶表示装置では、複数の画素の構成はすべて同一であるから、図１〜図７には一画素分の構成を示している。
【００５２】
なお、図６と図７では、共通バスライン５２とゲートバスライン５５と蓄積容量電極７３と共通電極７２の位置関係を分かりやすくするために、蓄積容量電極７３を半透明として描いている
本発明の第１実施形態の液晶表示装置は、その全体構成を示す図４と図５に示すように、アクティブマトリックス基板と対向基板とを液晶層２０を間に挟んで接合・一体化して構成されている。
【００５３】
アクティブマトリックス基板は、図２に示すように、透明なガラス基板１１と、そのガラス基板１１の内表面上に形成された複数本の共通バスライン５２、複数本のゲートバスライン５５、複数本のドレインバスライン５６、複数の薄膜トランジスタ４５、複数の画素補助電極７０、複数の画素電極７１、１個の共通電極７２及び複数の蓄積容量電極７３とを有している。共通バスライン５２およびゲートバスライン５５は、ガラス基板１１の内表面上に直接形成されており、それらは、コンタクトホール６２の部位を除いて、ゲート絶縁膜５７によって覆われている。薄膜トランジスタ４５のドレイン電極４４、ソース電極４２及び半導体層４３と、画素補助電極７０と、蓄積容量電極７３と、ドレインバスライン５６は、ゲート絶縁膜５７上に形成されている。したがって、共通バスライン５２およびゲートバスライン５５は、ゲート絶縁膜５７によって、ドレイン電極４４、ソース電極４２、半導体層４３、画素補助電極７０、蓄積容量電極７３およびドレインバスライン５６から電気的に絶縁されている。ガラス基板１１上に形成されたこれらの構造は、コンタクトホール６１および６２の部位を除いて、保護絶縁膜５９により被覆されている。
【００５４】
画素電極７１及び共通電極７２は、保護絶縁膜５９上に形成されている。画素電極７１は、画素領域内において、コンタクトホール６１（これは保護絶縁膜５９を貫通する）を通じて、その直下にある蓄積容量電極７３に電気的に接続され、さらに画素補助電極７０を介してソース電極４２に電気的に接続されている。共通電極７２は、画素領域内において、コンタクトホール６２（これは保護絶縁膜５９とゲート絶縁膜５７を貫通する）を通じて、その直下にある共通バスライン５２に電気的に接続されている。画素電極７１と共通電極７２は、いずれも、ＩＴＯのような透明な導電性金属膜をパターン化して形成されている。
【００５５】
以上の構成を持つアクティブマトリックス基板の表面（画素電極７１と共通電極７２が形成されている面）は、有機高分子膜からなる配向膜３１で覆われている。この配向膜３１の表面には、液晶層２０中の液晶分子の初期方向を所望の方向に向けるための配向処理が施されている。
【００５６】
一方、対向基板（カラーフィルタ基板）は、透明なガラス基板１２と、このガラス基板１２の内表面上に各画素領域に対応して形成された、赤（Ｒ）・緑（Ｇ）・青（Ｂ）の３色の色層８２Ｒ、８２Ｇ及び８２Ｂからなるカラーフィルタと、遮光用のブラックマトリックス層８１とを備えている。なお、３色の色層８２Ｒ、８２Ｇ及び８２Ｂを色層８２と総称する。
【００５７】
色層８２（カラーフィルタ）とブラックマトリックス層８１は、アクリル系のオーバーコート層８５で覆われている。このオーバーコート層８５の内表面上には、アクティブマトリックス基板と対向基板の間隔を制御するための柱状スペーサ（図示せず）が形成されている。そして、このオーバーコート層８５の内表面は、有機高分子膜からなる配向膜３２で覆われている。配向膜３２の表面には、液晶層２０中の液晶分子の初期方向を所望の方向に向けるための配向処理が施されている。
【００５８】
上述した構成を持つアクティブマトリックス基板と対向基板は、配向膜３１と配向膜３２が形成された面をそれぞれ内側にして対向させ、所定間隔で重ね合わされている。両基板間の隙間には液晶層２０が導入されており、その液晶層２０内に存在する液晶材料を閉じ込めるために、両基板の周縁はシール材（図示せず）で封止されている。両基板の外側面には、一対の偏光板（図示せず）がそれぞれ配置されている。
【００５９】
次に、図１〜図３を参照しながら、上記アクティブマトリックス基板の構成をより詳細に説明する。
【００６０】
図１の横（左右）方向に等間隔で平行に延在する複数本のゲートバスライン５５と、同図の縦（上下）方向に等間隔で平行に延在する複数本のドレインバスライン５６とに囲まれる矩形領域の各々が、画素領域とされており、それによって全体として複数の画素領域（画素）がマトリックス状に配列されている。薄膜トランジスタ４５は、各画素領域を画定する２本のゲートバスライン５５と２本のドレインバスライン５６の交差部の一つ（図１では左下の交差部）の近傍に配置されている。共通バスライン５２は、ゲートバスライン５５と同様に、同図の横方向にゲートバスライン５５に平行に延在している。共通バスライン５２の各々は、画素領域内において、薄膜トランジスタ４５とは反対側（図１では上端部）に配置されており、画素領域を画定する２本のゲートバスライン５５のうちの薄膜トランジスタ４５より遠い位置にあるもの（図１では上位にあるゲートバスライン５５）の近傍に位置している。したがって、共通バスライン５２の各々は、ドレインバスライン５６の延在方向（上下方向）に沿って上位に隣接する前段の画素領域の薄膜トランジスタ４５の近傍に、隙間をあけて配置されている、と言うことができる。
【００６１】
蓄積容量電極７３は、画素領域内において、薄膜トランジスタ４５とは反対側（図１では上端部）に配置されており、画素領域を画定する２本のゲートバスライン５５のうちの薄膜トランジスタ４５より遠い位置にあるもの（図１では上位にあるゲートバスライン５５）の近傍に位置している。蓄積容量電極７３は、ゲート絶縁膜５７を介して、その直下にある共通バスライン５２と重なるように形成されている。蓄積容量電極７３と、その直下にある共通バスライン５２と、両者の間にあるゲート絶縁膜５７とにより、蓄積容量が形成されている。
【００６２】
以上の構成は、図１２〜図１８に示した従来の液晶表示装置と同じである。
【００６３】
蓄積容量電極７３の一部（図１では上端部）は、図１２〜図１８に示した従来の液晶表示装置に比べて、ドレインバスライン５６の延在方向に沿って上位に隣接する前段の画素領域の側（図１及び図２では上方）に張り出していて、図３、図６及び図７に示すように、隣接するゲートバスライン５５、すなわち、画素領域を画定する２本のゲートバスライン５５のうちの薄膜トランジスタ４５より遠い位置にあるもの（図１では上位にあるゲートバスライン５５）と、ゲート絶縁膜５７を介して重なっており、ゲートストレージ構造となっている。つまり、蓄積容量電極７３は、直下にある共通バスライン５２と重なることにより一つの蓄積容量を構成する（これは上述した従来の液晶表示装置の場合と同じである）だけでなく、隣接するゲートバスライン５５とも部分的に重なることによって、もう一つの蓄積容量（ゲートストレージ）を構成しているのである。蓄積容量電極７３は、ここでは略矩形のパターンを有している（図２（ｂ）を参照）。
【００６４】
蓄積容量電極７３の上記張り出し箇所は、後述するように、薄膜トランジスタ４５と重なっていない箇所において隣接するゲートバスライン５５の共通電極７２とは重なっていない所定領域（換言すれば、コンタクトホール６１の近傍にある共通電極７２の切欠部）を覆うように形成されている。すなわち、図３と図７に示すように、蓄積容量電極７３に隣接するゲートバスライン５５には、コンタクトホール６１の近傍に共通電極７２とは重ならない（共通電極７２に覆われていない）箇所が存在しており、その箇所は、蓄積容量電極７３と重なっている。つまり、薄膜トランジスタ４５と重なっていない箇所にあってゲートバスライン５５の共通電極７２とは重ならない前記所定領域は、共通電極７２の代わりに蓄積容量電極７３で覆われているのである。このため、ゲートバスライン５５の全面が共通電極７２と重なっている上記従来の液晶表示装置と同様に、ゲートバスライン５５の周辺から発生する電界を遮蔽することができる。このように構成することにより、ゲートバスライン５５の周辺から発生する電界を遮蔽しながら、設計時に、コンタクトホール６１の位置を図３に示すように画素領域の周縁に近い箇所までずらして配置することができるので、開口率を向上することが容易である。
【００６５】
画素補助電極７０は、ドレインバスライン５６と同じ層（ゲート絶縁膜５７の上）に形成されており、図９〜図１１に示した従来の液晶表示装置における画素電極１７１の基端部と中央の櫛歯状部１７１ａのみを残したものに相当する。画素補助電極７０の基端部は、薄膜トランジスタ４５のソース電極４２に電気的・機械的に接続され、その先端部は蓄積容量電極７３に電気的・機械的に接続されている（図２（ｂ）を参照）。
【００６６】
薄膜トランジスタ４５のドレイン電極４４、ソース電極４２及び半導体層４３は、それぞれ、図２（ｂ）に示されたパターン（形状）でゲート絶縁膜５７上に形成されている。薄膜トランジスタ４５のゲート電極（図示せず）は、ゲートバスライン５５と一体的に形成されており（換言すれば、ゲート電極はゲートバスライン５５の一部であり）、ドレイン電極４４とソース電極４２の間において半導体層４３と重なり合う位置にある。半導体層４３としては、アモルファスシリコン膜が使用されている。
【００６７】
液晶駆動電界を発生させる画素電極７１及び共通電極７２は、それぞれ、図２（ｃ）に示すようなパターン（形状）とされており、画素領域内に、図１のような形態で相互に噛合する櫛歯状部（画素領域内に突出した細い帯状部分）７１ａ及び７２ａを有している。ここでは、画素電極７１の櫛歯状部７１ａは３本、共通電極７２の櫛歯状部７２ａは２本としてある。
【００６８】
画素電極７１は、各画素領域に対して１個づつ設けられている。共通電極７２は、全画素領域に対して共通に使用されるが、その櫛歯状部７２ａは各画素領域に対して２本づつ設けられている。
【００６９】
画素電極７１は、３本の櫛歯状部７１ａの基端部（ソース電極４２とは反対側にある）で、保護絶縁膜５９を貫通するコンタクトホール６１を通じて、直下にある蓄積容量電極７３に電気的に接続されている。蓄積容量電極７３は、画素補助電極７０を介して薄膜トランジスタ４５のソース電極４２に電気的に接続されているので、画素電極７１は蓄積容量電極７３と画素補助電極７０とを介してソース電極４２に電気的に接続されていることになる。
【００７０】
共通電極７２は、画素領域内において、ゲート絶縁膜５７と保護絶縁膜５９を貫通するコンタクトホール６２を通じて、直下にある共通バスライン５２に電気的に接続されている。
【００７１】
共通電極７２には、薄膜トランジスタ４５のチャネル領域と重なり合う位置に矩形の開口部（窓）７２ｂが形成されている。このため、チャネル領域の全体が開口部７２ｂから露出していて、共通電極７２とは重なっていない。これは、バックゲート効果による薄膜トランジスタ４５の特性変化を回避するためである。開口部７２ｂによって共通電極７２に形成されるエッジの幅は、ゲートバスライン５５の幅よりも小さくなっている。
【００７２】
共通電極７２は、上述したように、図１及び図３の縦方向に延在するドレインバスライン５６の各々の全面を覆っていると共に、開口部７２ｂと、コンタクトホール６１の近傍の切欠部とを除いて、同図の横方向に延在するゲートバスライン５５の各々をも覆っている。この切欠部を形成するため、共通電極７２の蓄積容量電極７３の側のエッジ７２ｃ（これはゲートバスライン５５に沿って延在している）は、階段状にされている。この切欠部は、蓄積容量電極７３によって覆われている。また、共通電極７２は、図１２〜図１８に示した従来の液晶表示装置の場合と同様に、ゲートバスライン５５の直上の領域だけでなく、ゲートバスライン５５とそれに隣接して配置されている共通バスライン５２（これはドレインバスライン５６の延在方向（上下方向）に沿って下位に隣接する後段の画素領域内にある）との間の隙間、ゲートバスライン５５とソース電極４２との間の隙間、ゲートバスライン５５と蓄積容量電極７３との間の隙間、さらには、ソース電極４２のエッジの近傍と蓄積容量電極７３のエッジの近傍をも覆う（重なる）ように形成されている。このため、ゲートバスライン５５の近傍に発生する電界は、蓄積容量電極７３に覆われている箇所では蓄積容量電極７３によって遮蔽され、蓄積容量電極７３に覆われていない箇所では共通電極７２により遮蔽される。蓄積容量電極７３のエッジとゲートバスライン５５との間に発生するフリンジ電界は、共通電極７２により遮蔽される。
【００７３】
ゲートバスライン５５は、蓄積容量電極７３よりも下層（基板１１に近い層）に配置されてり、共通電極７２は、蓄積容量電極７３よりも上層（基板１１より遠い層）に配置されている。また、図７に示すように、蓄積容量電極７３は、同図の下方から上方に向かってゲートバスライン５５の一方のサイドエッジ５５ｂを乗り越えるようにして、ゲートバスライン５５と重ねられている。しかし、蓄積容量電極７３は、ゲートバスライン５５のサイドエッジ５５ａを乗り越えていない。共通電極７２は、同図の上方から下方に向かってゲートバスライン５５の他方のサイドエッジ５５ａを乗り越えるようにして、ゲートバスライン５５と重ねられている。共通電極７２は、蓄積容量電極７３に部分的に重ねられている。
【００７４】
図１及び図３において、符号８１は、対向基板上に形成されるブラックマトリックス層を示す。ブラックマトリックス層８１は、画素領域毎に、図１と図３中に破線で示された矩形の遮光領域を有している。その遮光領域は、帯状あるいは網目状等の連続的形状には形成されておらず、薄膜トランジスタ４５の全体を覆う程度の大きさで、薄膜トランジスタ４５の真上に矩形アイランド状に孤立して形成されている。このように、ブラックマトリックス層８１の遮光領域の占有面積は、薄膜トランジスタ４５への光の入射を防止するために必要な最小限に抑制されている。この遮光領域によって薄膜トランジスタ４５（のチャネル領域）への光の入射を防止するのは、入射光によって薄膜トランジスタ４５の機能が阻害されることを防ぐためである。
【００７５】
以上説明したように、本第１実施形態の横電界方式の液晶表示装置では、図３と図７に示されるように、共通電極７２は、開口部７２ｂだけでなくコンタクトホール６１の近傍においても切欠されており、その切欠部ではゲートバスライン５５は共通電極７２で覆われていない。このため、共通電極７２は、図１２〜図１８に示した従来の液晶表示装置とは異なり、各ゲートバスライン５５の全面（ただし開口部７２ｂを除く）を覆う形状とはなっていない。しかし、コンタクトホール６１の近傍においてゲートバスライン５５の共通電極７２で覆われていない部分（共通電極７２の切欠部と重なっている部分）は、共通電極７２の下層にある蓄積容量電極７３で覆われている。このため、上記従来の液晶表示装置と同様に、ゲートバスライン５５の周辺に発生する電界は、蓄積容量電極７３と共通電極７２との協働作用により効果的に遮蔽される。その結果、コンタクトホール６１の近傍において共通電極７２に切欠部を設けていても、コンタクトホール６１の近傍で光漏れが生じることがない。
【００７６】
また、上記従来の液晶表示装置では、上層にある共通電極１７２のみによってゲートバスライン１５５の周辺に発生する電界を遮蔽していたため、共通電極１７２の形状に制約があり、設計の自由度が制限されていた。これに対し、本第１実施形態の液晶表示装置では、蓄積容量電極７３の一部をゲート絶縁膜５７を介してゲートバスライン５５に重ねているので、共通電極７２の形状がゲートバスライン５５の全面（ただし開口部７２ｂを除く）を覆う形状に限定されず、必要に応じて、ゲートバスライン５５の一部を覆わない形状とすることができる。そして、ゲートバスライン５５の共通電極７２で覆われない箇所は、蓄積容量電極７３で覆うようにすればよい。このように、蓄積容量電極７３を電界遮蔽と遮光に兼用することにより、上記従来の液晶表示装置のように、共通電極７２で開口部７２ｂを除くゲートバスライン５５の全面を覆う必要がなくなるから、設計の自由度が向上する。
【００７７】
また、共通電極７２で開口部７２ｂを除くゲートバスライン５５の全面を覆う必要がないため、コンタクトホール６１の位置や画素電極７１の端部の位置を順繰りに画素領域の周辺側に移動させることができ、したがって、上記従来の液晶表示装置に比べて高い開口率を容易に実現することができる。
【００７８】
そして、開口率の向上により、バックライトの発光量を変えない場合は、上記従来の液晶表示装置に比べて容易に高輝度化が可能であり、輝度を変えない場合は容易に低消費電力化が可能である。
【００７９】
さらに、蓄積容量電極７３の形状や位置を適宜調整することにより、開口率を低下させずに、あるいは開口率を向上させながら、所望の蓄積容量を容易に確保することができる。
【００８０】
次に、共通電極７２に画素領域毎に形成された矩形の開口部７２ｂについて、補足説明する。
【００８１】
共通電極７２の開口部７２ｂは、上述したように、薄膜トランジスタ４５のチャネル領域（半導体層４３のソース電極４２とドレイン電極４４との間にある領域）の全体が、共通電極７２から露出するように形成されているが、それと同時に、開口部７２ｂによりゲートバスライン５５上に形成される共通電極７２のエッジ（開口部７２ｂの輪郭に沿った矩形のエッジ）の全体が、薄膜トランジスタ４５のゲート電極が形成されている箇所におけるゲートバスライン５５と重なるように形成されている。換言すれば、開口部７２ｂの周縁に生じる共通電極７２のエッジの幅（ドレインバスライン５６に沿った長さ）が、当該箇所におけるゲートバスライン５５の幅（ゲート電極の幅）よりも十分に小さくなるように形成されている。こうして、薄膜トランジスタ４５のバックゲート効果による薄膜トランジスタ４５の特性変化を避けることできるだけでなく、開口部７２ｂの周縁に生じる共通電極７２のエッジに発生したフリンジ電界によってその近傍の液晶分子がその配向方向を変化させられても、不透明金属からなるゲートバスライン５５によってバックライト側からの入射光が遮断され、当該エッジの周囲で光漏れが生じることはないようにしている。
【００８２】
そこで、本第１実施形態に示すように、対向基板側には、外部（対向基板側）からの光が薄膜トランジスタ４５に入射することを防ぐための最小限の遮光領域を形成するだけで足りる。また、遮光領域のサイズだけでなく、遮光領域のＯＤ（Optical Density、光学密度）値についても、従来のように、例えばＯＤ値＝４．０以上、あるいは３．５以上、というような、バックライト側からの入射光を遮ることを目的とした高い値が不要となり、ＯＤ値＝３．０以下、さらには、ＯＤ値＝２．０程度とすることが可能となる。これによって、ブラックマトリックス層８１に対する要求が緩和され、材料選択の余地が広がるという利点、あるいは、ブラックマトリックス層８１の厚みを薄くできるという利点がある。ただし、外部光が薄膜トランジスタ４５のチャネル領域へ入射して薄膜トランジスタ４５の機能が阻害されることを防ぐため、ＯＤ値＝１．５以上とすることが望ましい。
【００８３】
開口部７２ｂの周縁に生じる共通電極７２のエッジの幅については、上記従来の液晶表示装置では考慮されていない。
【００８４】
さらに、本第１実施形態の構成に代えて、以下に述べる第２実施形態に示されるように、一般的なブラックマトリックス材料を用いることなく、カラーフィルタの各色層を重ねることによって形成したＯＤ値の低い遮光層を用いることも可能である。この場合も、ＯＤ値＝１．５以上であることが望ましく、特に、青色等の短波長側の光が可能な限り遮断されていることが望ましい。したがって、カラーフィルタの色層を重ねることによって遮光層を形成する場合には、少なくとも赤色画素用の色層を薄膜トランジスタ４５のチャネル領域と対向する領域に配置するのが好ましい。
【００８５】
以上の構成を持つ本第１実施形態の液晶表示装置は、例えば次のようにして製造することができる。
【００８６】
アクティブマトリックス基板は、次のようにして製造される。まず、ガラス基板１１の一面上に例えばＣｒ膜を形成してからこれをパターン化することにより、図２（ａ）に示すような形状を持つ共通バスライン５２とゲートバスライン５５が同時に形成される。その後、共通バスライン５２とゲートバスライン５５を覆うように、例えばＳｉＮｘからなるゲート絶縁膜５７がガラス基板１１の全面にわたって形成される。続いて、ゲート絶縁膜５７上に、薄膜トランジスタ４５の半導体層４３（通常はアモルファスシリコン層）が、ゲート絶縁膜５７を介して対応するゲートバスライン５５と重なるように、島状のパターンで形成される。さらに、ゲート絶縁膜５７上に、例えばＣｒ膜を形成してからこれをパターン化することにより、ドレインバスライン５６、ドレイン電極４４、ソース電極４２、蓄積容量電極７３及び画素補助電極７０が同時に形成される。その後、ゲート絶縁膜５７上に、これらの構造を覆うように、例えばＳｉＮｘからなる保護絶縁膜５９が形成される。続いて、保護絶縁膜５９を貫通する矩形のコンタクトホール６１と、ゲート絶縁膜５７と保護絶縁膜５９を貫通する矩形のコンタクトホール６２とが形成される。そして、保護絶縁膜５９上に、透明電極材料であるＩＴＯ膜を形成してからこれをパターン化することにより、保護絶縁膜５９上に画素電極７１と共通電極７２が形成される。画素電極７１は、コンタクトホール６１を介してソース電極４２に電気的に接続される。共通電極７２は、コンタクトホール６２を介して共通バスライン５２に電気的に接続される。こうしてアクティブマトリックス基板が製造される。
【００８７】
対向基板（カラーフィルタ基板）は、次のようにして製造される。まず、ガラス基板１２の一面上に、カラーフィルタ用のＲ、Ｇ、Ｂ三色の色層８２と、遮光用のブラックマトリックス層８１とが形成され、その後、ガラス基板１２の全面にわたって、色層８２とブラックマトリックス層８１を覆うようにオーバーコート層８５が形成される。そして、このオーバーコート層８５上に柱状スペーサ（図示せず）が形成される。こうして対向基板が製造される。
【００８８】
上記のようにして製造されたアクティブマトリックス基板と対向基板の表面には、それぞれ、ポリイミドからなる配向膜３１と３２が形成される。その後、配向膜３１と３２の表面は、一様に配向処理される。続いて、両基板が一定の間隔となるように重ね合わせられてから、液晶注入用の孔を除いて両基板の周縁がシール材で封止される。そして、真空チャンバー内で、液晶注入用の孔から両基板間の隙間内に所定の液晶材料が注入された後、液晶注入用の孔が閉鎖される。こうして両基板が接合・一体化されてから、両基板の外表面にそれぞれ偏光板（図示せず）が貼り合わせられると、図１〜図７に示す第１実施形態の液晶表示装置が完成する。
【００８９】
以上説明したように、本第１実施形態の横電界方式の液晶表示装置によれば、図１２〜図１８に示した従来構成に比べて、設計の自由度を広くすることができると共に開口率を向上させることが容易である。また、開口率の向上により、バックライトの発光量を変えない場合は従来よりも高輝度化が可能であり、輝度を変えない場合は従来よりも低消費電力化が可能である。
【００９０】
（第２実施形態）
本発明の第２実施形態に係る横電界方式の液晶表示装置の構成を図８に示す。
【００９１】
図８は本発明の第２実施形態に係る液晶表示装置の対向基板（カラーフィルタ基板）の構成を示す図５（ｂ）と同様のＥ−Ｅ’線に沿った部分断面図である。
【００９２】
本第２実施形態の構成は、ブラックマトリックス層８１を形成する代わりにカラーフィルタの複数の色層を重ねることによって遮光部を形成した点を除き、上述した第１実施形態の構成と同一である。
【００９３】
図８に示すように、対向基板の薄膜トランジスタ４５と重なり合う所定の領域、すなわち図３のブラックマトリックス層８１の遮光領域となるべき箇所に、赤色層８２Ｒと緑色層８２Ｇとを重ねることによって他の領域よりも遮光性を高めた矩形の遮光領域（遮光層）が形成されている。この遮光領域は、赤色層８２Ｒと緑色層８２Ｇの組み合わせだけでなく、他の色の組み合わせでもよい。例えば、赤色層８２Ｒと青色層８２Ｂとの組み合わせや、緑色層８２Ｇと青色層８２Ｂとの組み合わせとしてもよい。赤色層８２Ｒと緑色層８２Ｇと青色層８２Ｂの三つの色層の組み合わせとしてもよい。
【００９４】
このような遮光領域は、例えば、特許文献３または４に開示されているような公知の方法を使用して容易に形成することができる。
【００９５】
発明者による試験によれば、赤色層８２Ｒと緑色層８２Ｇと青色層８２Ｂの三つの色層を組み合わせた遮光領域では、そのＯＤ値は、例えば、ＮＴＳＣ比４０％の色度域を表示できる色仕様とした場合には、約１．９であり、ＮＴＳＣ比６０％の色度域を表示できる色仕様とした場合には、約２．３であった。いずれの場合においても、ゲートバスライン５５および薄膜トランジスタ４５の周辺において光漏れが生じることなかった。また、外部環境からの入射光による影響については、表示面の照度が１０万ルクス程度となるような厳しい環境下においても、薄膜トランジスタ４５の異常動作等の不具合は確認されなかった。
【００９６】
以上説明したように、本発明の第２実施形態に係る液晶表示装置は、対向基板上の遮光領域の構成を除いて上記第１実施形態に係る液晶表示装置と同一の構成であるから、上記第１実施形態に係る液晶表示装置と同一の効果が得られることが明らかである。
【００９７】
なお、本発明の第２実施形態に係る液晶表示装置では、ブラックマトリックスがない構造（ＢＭレス構造）であるため、相乗的な効果を得ることができる。すなわち、表示コントラストやクロストーク特性等の表示品位を著しく落とすことなく、ブラックマトリックス層８１の形成工程を省略することができ、低コスト化を図ることができる。なぜならば、ＢＭレス構造とした場合に、ゲートバスライン５５と薄膜トランジスタ４５の周辺部からの漏れ電界によって液晶分子の配向状態が影響を受けると、結果として、同周辺部での光漏れにより、コントラストの低下やクロストーク特性の悪化が懸念されるのが通常であるが、本第２実施形態の構成とした場合には、ゲートバスライン５５と薄膜トランジスタ４５の周辺部からの漏れ電界による光漏れを確実に回避できるから、ＢＭレス構造を採用しても、表示品位を落とすことなく低コスト化が図れるのである。
【００９８】
さらに、複数の色層を重ねて形成される遮光領域は、薄膜トランジスタ４５のチャネル領域に相当する領域に最小限のサイズで設ければよいため、幅広の大きな段差ができることはない。このため、遮光領域が液晶配向に影響を及ぼしたり、液晶注入の工程時間が長くなったりする、という問題を回避することができる。このように、高開口率化と低コスト化を同時に実現することが可能となるのである。
【００９９】
（変形例）
上述した第１〜第２の実施形態は本発明を具体化した例を示すものである。したがって、本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。
【０１００】
例えば、蓄積容量電極７３の形状（パターン）は、ゲートバスライン５５の共通電極７２とは重ならない箇所の形状（パターン）に応じて、任意に変更が可能である。また、共通電極７２が、複数のドレインバスライン５６の各々の全面を覆うと共に、複数の画素領域の各々に対応するゲートバスライン５５を、薄膜トランジスタ４５と重なっていない箇所において前記所定領域を除いて覆う形状とされており、複数の画素領域の各々に対応するゲートバスライン５５の前記所定領域が、当該ゲートバスライン５５に隣接する他の画素領域の蓄積容量電極７３によって覆われている点以外については、液晶表示装置の構成は任意である。
【図面の簡単な説明】
【０１０１】
【図１】本発明の第１実施形態に係る横電界方式の液晶表示装置のアクティブマトリックス基板の構成を示す平面図である。
【図２】本発明の第１実施形態に係る横電界方式の液晶表示装置のアクティブマトリックス基板を構成する三層の構造をそれぞれ示す平面図である。
【図３】本発明の第１実施形態に係る横電界方式の液晶表示装置のアクティブマトリックス基板のゲートバスラインの周辺の詳細構成を示す部分拡大平面図である。
【図４】図３のＤ−Ｄ’線に沿った当該液晶表示装置の部分断面図である。
【図５】（ａ）及び（ｂ）はそれぞれ図３のＥ−Ｅ’線及びＦ−Ｆ’線に沿った当該液晶表示装置の部分断面図である。
【図６】図１において画素電極７１と共通電極７２を省略してそれらの下部構造を分かりやすくした平面図である。
【図７】図３において画素電極７１と共通電極７２とブラックマトリックス層８１とコンタクトホール６１及び６２を省略してそれらの下部構造を分かりやすくした平面図である。
【図８】本発明の第２実施形態に係る横電界方式の液晶表示装置の構成を示す、図５（ｂ）と同様のＥ−Ｅ’線に沿った部分断面図である。
【図９】従来の横電界方式の液晶表示装置のアクティブマトリックス基板の構成を示す平面図である。
【図１０】従来の横電界方式の液晶表示装置のアクティブマトリックス基板を構成する三層の構造をそれぞれ示す平面図である。
【図１１】従来の横電界方式の液晶表示装置のアクティブマトリックス基板のゲートバスラインの周辺の詳細構成を示す部分拡大平面図である。
【図１２】図９の従来の横電界方式の液晶表示装置において、液晶駆動電界を発生させる画素電極１７１を共通電極１７２と同じ透明な導電性金属により形成した場合のアクティブマトリックス基板の構成を示す平面図である。
【図１３】図１２の従来の横電界方式の液晶表示装置のアクティブマトリックス基板を構成する三層の構造をそれぞれ示す平面図である。
【図１４】図１２の従来の横電界方式の液晶表示装置のアクティブマトリックス基板のゲートバスラインの周辺の詳細構成を示す部分拡大平面図である。
【図１５】図１４のＡ−Ａ’線に沿った当該液晶表示装置の部分断面図である。
【図１６】（ａ）及び（ｂ）はそれぞれ図１４のＢ−Ｂ’線及びＣ−Ｃ’線に沿った当該液晶表示装置の部分断面図である。
【図１７】図１２において画素電極１７１と共通電極１７２を省略してそれらの下部構造を分かりやすくした平面図である。
【図１８】図１２において画素電極１７１と共通電極１７２とブラックマトリックス層１８１とコンタクトホール１６１及び１６２を省略してそれらの下部構造を分かりやすくした平面図である。
【符号の説明】
【０１０２】
１１，１２  ガラス基板
２０  液晶層
３１，３２  配向膜
４２  ソース電極
４３  半導体層
４４  ドレイン電極
４５  薄膜トランジスタ
５２  共通バスライン
５５  ゲートバスライン
５５ａ、５５ｂ  ゲートバスラインのサイドエッジ
５６  ドレインバスライン
５７  ゲート絶縁膜
５９  保護絶縁膜
６１，６２  コンタクトホール
７１  画素電極
７１ａ  画素電極の櫛歯状部
７２  共通電極
７２ａ  共通電極の櫛歯状部
７２ｂ  共通電極の開口部
７２ｃ  共通電極のエッジ
７３  蓄積容量電極
【図１】
0005578393.tif 000002
【図２】
0005578393.tif 000003
【図３】
0005578393.tif 000004
【図４】
0005578393.tif 000005
【図５】
0005578393.tif 000006
【図６】
0005578393.tif 000007
【図７】
0005578393.tif 000008
【図８】
0005578393.tif 000009
【図９】
0005578393.tif 000010
【図１０】
0005578393.tif 000011
【図１１】
0005578393.tif 000012
【図１２】
0005578393.tif 000013
【図１３】
0005578393.tif 000014
【図１４】
0005578393.tif 000015
【図１５】
0005578393.tif 000016
【図１６】
0005578393.tif 000017
【図１７】
0005578393.tif 000018
【図１８】
0005578393.tif 000019