(57)【特許請求の範囲】
【請求項１】
ＩＯインターフェース回路とＩＯレシーバーで異なる電源電圧を使用する集積回路において、外部電圧をＩＯレシーバーへインターフェースするための方法であって、前記方法は、
前記ＩＯインターフェース回路の電源電圧を分割して、前記ＩＯレシーバーの動作電圧の最大許容値内の第１のバイアス電圧を生成するステップ、
ＩＯパッドを通じて供給される外部電圧から、前記ＩＯレシーバーの動作電圧の最大許容値内の第２のバイアス電圧を生成するステップ、及び
ノーマル状態とトレラント状態では前記第１のバイアス電圧を出力電圧とし、フェイルセーフ状態では前記第２のバイアス電圧を出力電圧とするステップを含み、
前記トレラント状態とは前記ＩＯパッドを通じて供給される外部電圧が０Ｖから前記ＩＯインターフェース回路の電源電圧より高い電圧まで変化する動作状態のことであり、
前記フェイルセーフ状態とは前記ＩＯインターフェース回路の電源電圧が０Ｖである状態のことである、方法。
【請求項２】
前記第２のバイアス電圧の生成は前記ＩＯパッドを経由して供給される外部電圧から少なくとも一つのアクティブ素子の閾値電圧を引き算することによって行われることを特徴とする請求項１に記載の方法。
【請求項３】
前記出力電圧の生成は、前記第１のバイアス電圧と前記第２のバイアス電圧をマルチプレクサーによって切り替えることによって行われ、前記ＩＯインターフェース回路に電源電圧が印加されているかいないかに応じて、前記第１のバイアス電圧と前記第２のバイアス電圧のうちの一方を出力電圧とする、請求項１に記載の方法。
【請求項４】
前記第１のバイアス電圧と前記第２のバイアス電圧の切り替えはさらに、
ＮチャネルＭＯＳトランジスタである第１のＭＯＳトランジスタのソース端子とドレイン端子のうちの一方の端子に前記第１のバイアス電圧を接続し、
ＰチャネルＭＯＳトランジスタである第２のＭＯＳトランジスタのソース端子とドレイン端子のうちの一方の端子に前記第２のバイアス電圧を接続し、
前記ＩＯインターフェース回路の電源電圧を前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタのゲート端子に接続し、
前記第１のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第１のバイアス電圧に接続されていない側の端子を、前記第２のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第２のバイアス電圧に接続されていない側の端子と接続することを含む、請求項３に記載の方法。
【請求項５】
前記第１のＭＯＳトランジスタのバルク端子を第２の供給電圧ＶＳＳに接続し、
前記第２のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第２のバイアス電圧に接続されていない側の端子を前記第２のＭＯＳトランジスタのバルク端子に接続し、
前記ノーマル状態と前記トレラント状態において前記第１のバイアス電圧を出力し、前記フェイルセーフ状態において前記第２のバイアス電圧を出力するマルチプレクサー回路は、前記第１のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第１のバイアス電圧に接続されていない側の端子と、前記第２のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第２のバイアス電圧に接続されていない側の端子とを連結した経路を出力とする、請求項４に記載の方法。
【請求項６】
前記ＩＯパッドと前記ＩＯレシーバーをインターフェースするＮチャネルの経路ＭＯＳトランジスタをさらに備え、
前記経路ＭＯＳトランジスタのゲート端子に前記マルチプレクサー回路の出力を接続し、
前記経路ＭＯＳトランジスタのソース端子とドレイン端子のうちの一方の端子を前記ＩＯパッドを経由して供給される外部電圧に接続し、
前記経路ＭＯＳトランジスタのバルク端子を前記第２の供給電圧ＶＳＳに接続し、
前記マルチプレクサー回路の出力に基づく前記ＩＯインターフェース回路の出力を、前記経路ＭＯＳトランジスタのソース端子とドレイン端子のうち前記ＩＯパッドを経由して供給される外部電圧に接続していない側の端子とする、請求項５に記載の方法。
【請求項７】
前記マルチプレクサー回路の出力に基づく前記ＩＯインターフェース回路の出力電圧を、前記ＩＯレシーバーの信頼性を確保できる電圧範囲に収めることを特徴とする、請求項６に記載の方法。
【請求項８】
前記第２のバイアス電圧に対してリーク経路を設定することによって、前記マルチプレクサー回路の出力に基づく前記ＩＯインターフェース回路の出力電圧を、前記ＩＯレシーバーの動作電圧の最大許容値内に確実に収めることを特徴とする、請求項６に記載の方法。
【請求項９】
ＩＯインターフェース回路とＩＯレシーバーで異なる電源電圧を使用する集積回路において、ＩＯインターフェース回路への入力電圧をＩＯレシーバーへインターフェースするための回路であって、前記回路は、
前記ＩＯインターフェース回路の電源電圧を分割して生成される、前記ＩＯレシーバーの動作電圧の最大許容値内の第１のバイアス電圧と、ＩＯパッドを通じて供給される外部電圧から生成される、前記ＩＯレシーバーの動作電圧の最大許容値内の第２のバイアス電圧とを生成する回路、及び
前記ＩＯインターフェース回路の電源電圧印加の有無に応じて、ノーマル状態及びトレラント状態では前記第１のバイアス電圧を出力し、フェイルセーフ状態では前記第２のバイアス電圧に基づく出力電圧を出力するマルチプレクサー回路、を含み
前記トレラント状態とは前記ＩＯパッドを通じて供給される外部電圧が０Ｖから前記ＩＯインターフェース回路の電源電圧より高い電圧まで変化する動作状態のことであり、
前記フェイルセーフ状態とは前記ＩＯインターフェース回路の電源電圧が０Ｖである状態のことである、回路。
【請求項１０】
前記第２のバイアス電圧は前記ＩＯパッドを通じて供給される外部電圧から少なくとも一つのアクティブ素子の閾値電圧を引き算した電圧に等しいことを特徴とする請求項９に記載の回路。
【請求項１１】
前記マルチプレクサー回路は、
ソース端子とドレイン端子のうちの一方の端子に前記第１のバイアス電圧が接続される、ＮチャネルＭＯＳトランジスタである第１のＭＯＳトランジスタ、及び、
ソース端子とドレイン端子のうちの一方の端子に前記第２のバイアス電圧が接続される、ＰチャネルＭＯＳトランジスタである第２のＭＯＳトランジスタ、を含み、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタのゲート端子には前記ＩＯインターフェース回路の電源電圧が印加され、
前記第１のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第１のバイアス電圧に接続されていない側の端子は、前記第２のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第２のバイアス電圧に接続されていない側の端子と接続される、請求項９に記載の回路。
【請求項１２】
前記第１のＭＯＳトランジスタのバルク端子は第２の供給電圧ＶＳＳに接続され、
前記第２のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第２のバイアス電圧に接続されていない側の端子は前記第２のＭＯＳトランジスタのバルク端子に接続され、
前記マルチプレクサー回路は、前記第１のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第１のバイアス電圧に接続されていない側の端子と、前記第２のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第２のバイアス電圧に接続されていない側の端子とを連結した経路を出力とする、請求項１１に記載の回路。
【請求項１３】
前記ＩＯパッドと前記ＩＯレシーバーをインターフェースするＮチャネルの経路ＭＯＳトランジスタをさらに備え、
前記経路ＭＯＳトランジスタのゲート端子は前記マルチプレクサー回路の出力に接続され、
前記経路ＭＯＳトランジスタのソース端子とドレイン端子のうちの一方の端子は前記ＩＯパッドを経由して供給される外部電圧に接続され、
前記経路ＭＯＳトランジスタのバルク端子は第２の供給電圧ＶＳＳに接続され、
前記ＩＯインターフェース回路の出力は、前記経路ＭＯＳトランジスタのソース端子とドレイン端子のうち前記ＩＯパッドを経由して供給される外部電圧に接続していない側の端子である、請求項１２に記載の回路。
【請求項１４】
前記経路ＭＯＳトランジスタのソース端子とドレイン端子のうち前記ＩＯパッドを経由して供給される外部電圧に接続していない側の端子が前記ＩＯレシーバーと接続される、請求項１３に記載の回路。
【請求項１５】
前記経路ＭＯＳトランジスタのソース端子とドレイン端子のうち前記ＩＯパッドを経由して供給される外部電圧に接続していない側の端子の出力電圧が、前記ＩＯレシーバーの動作電圧の最大許容値内に確実に収まるように、第２のバイアス電圧に対するリーク経路をさらに備えた、請求項１３に記載の回路。
【請求項１６】
集積回路システムであって、前記システムは、
集積回路のＩＯパッド、
ＩＯレシーバー、
前記集積回路のＩＯパッドと前記ＩＯレシーバーをインターフェースするＩＯインターフェース回路から構成され、
前記ＩＯインターフェース回路と前記ＩＯレシーバーは使用する電源電圧が異なり、
前記ＩＯインターフェース回路はマルチプレクサーブロックを含み、
前記マルチプレクサーブロックは、  
前記ＩＯインターフェース回路の電源電圧を分割して生成される、前記ＩＯレシーバーの動作電圧の最大許容値内の第１のバイアス電圧と、前記ＩＯパッドを通じて供給される外部電圧から生成される、前記ＩＯレシーバーの動作電圧の最大許容値内の第２のバイアス電圧とを生成する機能、及び
前記ＩＯインターフェース回路の電源電圧印加の有無に合わせて、ノーマル状態及びトレラント状態では前記第１のバイアス電圧を出力し、フェイルセーフ状態では前記第２のバイアス電圧に基づく出力電圧を出力する機能、を含み、
前記トレラント状態とは前記ＩＯパッドを通じて供給される外部電圧が０Ｖから前記ＩＯインターフェース回路の電源電圧より高い電圧まで変化する動作状態のことであり、
前記フェイルセーフ状態とは前記ＩＯインターフェース回路の電源電圧が０Ｖである状態のことである、集積回路システム。
【請求項１７】
前記第２のバイアス電圧は、集積回路の前記ＩＯパッドを通じて供給される外部電圧から少なくとも一つのアクティブ素子の閾値電圧を引き算した電圧に等しいことを特徴とする請求項１６に記載の集積回路システム。
【請求項１８】
前記マルチプレクサーブロックは、
ソース端子とドレイン端子のうちの一方の端子に前記第１のバイアス電圧が接続される、ＮチャネルＭＯＳトランジスタである第１のＭＯＳトランジスタ、及び、
ソース端子とドレイン端子のうちの一方の端子に前記第２のバイアス電圧が接続される、ＰチャネルＭＯＳトランジスタである第２のＭＯＳトランジスタ、を含み、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタのゲート端子には前記ＩＯインターフェース回路の電源電圧が印加され、
前記第１のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第１のバイアス電圧に接続されていない側の端子は、前記第２のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第２のバイアス電圧に接続されていない側の端子と接続される、請求項１６に記載の集積回路システム。
【請求項１９】
前記第１のＭＯＳトランジスタのバルク端子は第２の供給電圧ＶＳＳに接続され、
前記第２のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第２のバイアス電圧に接続されていない側の端子は前記第２のＭＯＳトランジスタのバルク端子に接続され、
前記マルチプレクサーブロックの出力は、前記第１のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第１のバイアス電圧に接続されていない側の端子と、前記第２のＭＯＳトランジスタのソース端子とドレイン端子のうち前記第２のバイアス電圧に接続されていない側の端子とを連結した経路から出力される、請求項１８に記載の集積回路システム。
【発明の詳細な説明】
【技術分野】
【０００１】
当情報開示は、概して、電気サーキットに関するものであり、綿密には、異なる電圧レベル規定間でインターフェースすることのできる、信頼性のある入力／出力（ＩＯ）インターフェース・サーキットを明確にする手法、器具ならびにシステムに関するものである。
【背景技術】
【０００２】
入力／出力（ＩＯ）インターフェース・サーキット１０４は、集積回路（ＩＣ）のＩＯパッド１０２とＩＯレシーバー１０６をインターフェースすることができる。図１参照。ＩＯパッドは、ＩＣを外部デバイスに繋ぐことを可能にする。図１のＩＣシステム１００は、ＩＯパッド１０２とＩＯレシーバー１０６に対して異なる電圧レベルを要する。例えば、ＩＯパッド１０２の電圧は高く（例：  ３．４６５、５．５Ｖ、あるいは３．３Ｖ  ＋  ５％耐性、５Ｖ  ＋  １０％耐性）、同時にＩＯレシーバーの作動電圧は低い（例：  ２．５Ｖ）、という場合がある。電源電圧がまた別の電圧レベルである可能性もある。
【０００３】
ＩＯインターフェース・サーキット１０４とＩＯレシーバー１０６の構成能動素子（例：  金属酸化物半導体（ＭＯＳ）トランジスタ）には、作動電圧耐容最高値が定められている。（例：  １．９８Ｖ、あるいは、１．８Ｖ  ＋  １０％耐性）レシーバーの電圧（例：  ２．５Ｖ）よりも高い電圧がレシーバーに入力される場合、ＩＯレシーバー１０６の構成能動素子に圧力がかけられ、その結果ＩＯレシーバー１０６の信頼性に影響する場合もある。同様の例としては、ＩＯインターフェース・サーキット１０４の構成能動素子に圧力がかけられることもある。
【０００４】
ＭＯＳトランジスタを能動素子とした場合、ＭＯＳトランジスタのドレイン（Ｄ）端末とゲート（Ｇ）端末内の電圧が値のリミットを上回ると、圧力がかけられているＭＯＳトランジスタのゲート（Ｇ）酸化物は破壊することもある。
【発明の概要】
【課題を解決するための手段】
【０００５】
当情報開示は、異なる電圧レベル規定間でインターフェースすることのできる、入力／出力（ＩＯ）インターフェース・サーキットを明確にする手法、器具ならびにシステムに関するものである。
【０００６】
ひとつの見解として、ＩＯレシーバーの作業電圧耐容最高値以下に抑える目的で、制御できる範囲で電源電圧から第１バイアス電圧を作り出し、更に、ＩＯレシーバーの作業電圧耐容最高値以下に抑える目的で、ＩＯパッドを通して供給されている外部電圧から第２バイアス電圧を作り出す、といった作業を含む方法もある。この方法はまた、ノーマル状態及びトレラント状態の際に第１バイアス電圧から外部電圧を導出し、フェイルセーフ状態の際には第２バイアス電圧から外部電圧を導出する、といった作業をも含む。
【０００７】
トレラント状態とは、作動モードのひとつであり、その際、ＩＯパッドを通して供給されている外部電圧は、ゼロから電源電圧よりも高い値までの間で変化する。フェイルセーフ状態とは、電源電圧がゼロの際の作動モードである。
【０００８】
また別の見解においては、回路がマルチプレクサー・ブロックを含む。マルチプレクサー・ブロックは、制御できる範囲で電源電圧から作り出された第１バイアス電圧及び、ＩＯパッドを通して供給されている外部電圧から作り出された第２バイアス電圧を受信する。第１バイアス電圧及び第２バイアス電圧は共に、ＩＯレシーバーの作業電圧耐容最高値以下に抑えられている。マルチプレクサー・ブロックは、ノーマル状態及びトレラント状態の際には第１バイアス電圧を出力するように設計されているが、電源電圧の有無に対応して、マルチプレクサー状態の際には第２バイアス電圧に基づいた出力となる。
【０００９】
トレラント状態とは、作動モードのひとつであり、その際、ＩＯパッドを通して供給されている外部電圧は、ゼロから電源電圧よりも高い値までの間で変化する。フェイルセーフ状態とは、電源電圧がゼロの際の作動モードである。
【００１０】
更に別の見解においては、集積回路に、集積回路のＩＯパッド、ＩＯレシーバー、及び、集積回路のＩＯパッドとＩＯレシーバーをインターフェースするように設計されたＩＯインターフェースが含まれる。ＩＯインターフェース・サーキットには、マルチプレクサー・ブロックが含まれる。マルチプレクサー・ブロックは、制御できる範囲で電源電圧から作り出された第１バイアス電圧及び、集積回路のＩＯパッドを通して供給されている外部電圧から作り出された第２バイアス電圧を受信するように設計されている。第１バイアス電圧及び第２バイアス電圧は共に、ＩＯレシーバーの作業電圧耐容最高値以下に抑えられている。マルチプレクサー・ブロックは、ノーマル状態及びトレラント状態の際には第１バイアス電圧を出力するように設計されているが、電源電圧の有無に対応して、フェイルセーフ状態の際には第２バイアス電圧に基づいた出力となる。
【００１１】
トレラント状態とは、作動モードのひとつであり、その際、ＩＯパッドを通して供給されている外部電圧は、ゼロから電源電圧よりも高い値までの間で変化する。フェイルセーフ状態とは、電源電圧がゼロの際の作動モードである。
【００１２】
ここで開示されている手法及びシステムは、多様な見解を得る為に実行され得るものであり、実行手段は限られてはいない。また、ここに開示されているいずれかの工程を機械で行うという複数の手順をひとつにまとめた上で、機械で読み取ることのできるメディアを通して履行することも可能である。その他の特性は、添付のイラスト及び後述の詳細記述から明確であるといえる。
【図面の簡単な説明】
【００１３】
この開発の実施例は、あくまで一例としてイラストされており、イラストに付随の参照図を限度としているものではない。また、その際、同様の参照が同様の素子を示していることもあり、特に下記の参照図においてはそれぞれ記述されている通りである：
【図１】図１は、集積回路（ＩＣ）システムの概略図であり、入力／出力（ＩＯ）インターフェース・サーキットを含む。
【図２】図２は、マルチプレクサー・サーキットの概略図であり、１件あるいは複数件の実施例に基づいている。
【図３】図３は、図２に見られるマルチプレクサー・サーキットのトランジスタ実行の概略図であり、１件あるいは複数件の実施例に基づいている。
【図４】図４は、図３に見られるマルチプレクサー・サーキットのトランジスタ実行の、トレラントモードでの際のＤＣ特性を表した計画表であり、１件あるいは複数件の実施例に基づいている。
【図５】図５は、図３に見られるマルチプレクサー・サーキットのトランジスタ実行の、フェイルセーフ・モードでの際のＤＣ特性を表した計画表であり、１件あるいは複数件の実施例に基づいている。
【図６】図６は、図３に見られるマルチプレクサー・サーキットのトランジスタ実行の、トレラントモードでの際の過渡電流特性を表した計画表であり、１件あるいは複数件の実施例に基づいている。
【図７】図７は、図３に見られるマルチプレクサー・サーキットのトランジスタ実行の、フェイルセーフ・モードでの際の過渡電流特性を表した計画表であり、１件あるいは複数件の実施例に基づいている。
【図８】図８は出力電圧を、ＩＯレシーバーとインターフェースさせる為に導出する手法の際の工程を、詳細を含めて示した実施順序であり、１件あるいは複数件の実施例に基づいている。
【図９】図９は、ＩＣシステムのシステム図であり、図２に見られるマルチプレクサー・サーキットを含むもので、１件あるいは複数件の実施例に基づいている。
【００１４】
当面の実施例に関するこの他の特性は、添付のイラスト及び後述の詳細記述から明確であるといえる。
【発明を実施するための形態】
【００１５】
下記の実施例は、異なる電圧レベル規定間でインターフェースすることのできる、入力／出力（ＩＯ）インターフェース・サーキットを明確にする目的での使用が可能である。当面の実施例は特定の参照例を用いているが、多様な実施例の上位概念やスコープを変えない上での修正及び変更は明らかに可能である。
【００１６】
図２は、マルチプレクサー・サーキット２００を表しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、マルチプレクサー・サーキット２００はマルチプレクサー・ブロック２０２を含んでおり、それは、第１バイアス電圧２０６及び第２バイアス電圧２０８を、入力として受信する。１件あるいは複数件の実施例において、第１バイアス電圧２０６が制御できる範囲で電源電圧２０４から作り出されることもあり、第２バイアス電圧２０８が、制御できる範囲で入力／出力（ＩＯ）パッドを通して供給された外部電圧から作り出されることもある。１件あるいは複数件の実施例において、第１バイアス電圧２０６及び第２バイアス電圧２０８は、ＩＯレシーバーの作業電圧耐容最高値以下に抑えられている。
【００１７】
１件あるいは複数件の実施例において、ノーマル状態及びトレラント状態の際に、マルチプレクサー・ブロック２１０の出力は第１バイアス電圧２０６であり、フェイルセーフ状態の際には第２バイアス電圧に基づいた出力となる。１件あるいは複数件の実施例において、トレラント状態とは、ＩＯパッドを通して供給されている外部電圧がゼロから電源電圧２０４よりも高い値までの間で変化する作動モードである。１件あるいは複数電源電圧２０４がある場合にはロジック「１」が表示され、マルチプレクサー・ブロック２１０の出力は第１バイアス電圧２０６と等しい。電源電圧２０４がゼロの場合には、ロジック「０」が表示され、マルチプレクサー・ブロック２１０の出力は第２バイアス電圧２０８に基づくものである。件の実施例において、フェイルセーフ状態とは、電源電圧がゼロの際の作動モードである。
【００１８】
言い換えると、図２で見られるように、マルチプレクサー・ブロック２１０の出力が、電源電圧２０４の有無に基づく場合もある。例えば、１件あるいは複数件の実施例において、第１バイアス電圧２０６は、制御できる範囲で作り出された電源電圧２０４の一部である。１件あるいは複数件の実施例において、第２バイアス電圧２０８は、制御できる範囲で作り出された出力電圧であり、ひとつあるいはそれ以上の能動素子（例：  金属酸化物半導体（ＭＯＳ）トランジスタ）のしきい電圧によって減らされたＩＯパッドを通して供給されている。
【００１９】
図３は、図２で見られるマルチプレクサー・サーキット２００のトランジスタ実行３００を表しており、１件あるいは複数件の実施例に基づいている。ＭＯＳトランジスタのソース（Ｓ）端末およびドレイン（Ｄ）端末に互換性があること、従って、ある電圧をソース（Ｓ）端末に連結させてドレイン（Ｄ）端末から別の電圧を出力することと、ある電圧をドレイン（Ｄ）端末に連結させてソース（Ｓ）端末から別の電圧を出力することは同じものを意味するということは明白であり、これを理解するのには、この分野における特別なスキルを要さない。ドレイン同士（Ｄ−Ｄ）の経路もまた、ソース−ドレイン（Ｓ−Ｄ）の経路と等しいと言える。
【００２０】
１件あるいは複数件の実施例において、マルチプレクサー・ブロック２０２は、ソース（Ｓ）端末において第１バイアス電圧２０６を受信するように設計された第１ＭＯＳトランジスタＱ１３０２、及び、ドレイン（Ｄ）端末において第２バイアス電圧２０８を受信するように設計された第２ＭＯＳトランジスタＱ２３０４を含む。１件あるいは複数件の実施例において、第２バイアス電圧２０８は、電圧降下要素３１６によって更に減少されている。図３参照。１件あるいは複数件の実施例において、電圧降下要素３１６には抵抗性がある。１件あるいは複数件の実施例において、電圧降下要素３１６は、図３に表されているような繋がり方の能動素子（例：  ＭＯＳトランジスタ）を含む。
【００２１】
１件あるいは複数件の実施例において、Ｑ１３０２及びＱ２３０４双方のゲート（Ｇ）端末が、電源電圧２０４（ＶＤＤＩＯ２０４）を受信するように設計されていることもある。１件あるいは複数件の実施例において、Ｑ１３０２のドレイン（Ｄ）端末は、Ｑ２３０４のソース（Ｓ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ１３０２のバルク（Ｂ）端末は、第２供給電圧３１２（ＶＳＳ３１２）に設けられており、Ｑ２３０４のバルク（Ｂ）端末は、そのソース（Ｓ）端末に連結されている。１件あるいは複数件の実施例において、マルチプレクサー・ブロック２１０の出力は、Ｑ１３０２及びＱ２３０４間のドレイン−ソース（Ｄ−Ｓ）経路から得ることができる。
【００２２】
１件あるいは複数件の実施例において、第１バイアス電圧２０６は、ＶＤＤＩＯ２０４の一部（例：  ０．７ＶＤＤＩＯ）である。１件あるいは複数件の実施例において、第２バイアス電圧２０８は、ＩＯパッドを通して供給されている外部電圧から導出される（ＩＯパッド３１４電圧）。方程式１参照：
【数１】
0005578312.tif 000002
【００２３】
その際、ＶＳＢは第２バイアス電圧２０８であり、ＩＯＰＡＤは、ＩＯパッドを通して供給された外部電圧（ＩＯパッド３１４電圧）であり、Ｖｔｎは能動素子（例：  ＭＯＳトランジスタ）のしきい電圧低下である。ここでは、第２バイアス電圧２０８を減らす為に、ＮＭＯＳトランジスタ２台が使用される。
【００２４】
１件あるいは複数件の実施例において、ノーマル状態とは、ＶＤＤＩＯ２０４が存在し、かつＩＯパッド３１４電圧がゼロとＶＤＤＩＯ２０４の間で変化する作動モードである。１件あるいは複数件の実施例において、トレラント状態とは、ＶＤＤＩＯ２０４が存在し、かつＩＯパッド３１４電圧が０ＶとＶＤＤＩＯ２０４より高い電圧の値の間で変化する作動モードである。従って、トレラント状態のサーキット実行について述べる際、ノーマル状態の同サーキット実行についても同時に述べられる。
【００２５】
１件あるいは複数件の実施例において、トレラントモードの際に、ＶＤＤＩＯ２０４（例：  ２．７５Ｖ、あるいは、２．５Ｖ  ＋  １０％  耐容最高値）が存在する。上記の通りである。例として、その場合、第１バイアス電圧２０６は１．９２５Ｖ  （０．７ＶＤＤＩＯ）である。１件あるいは複数件の実施例において、第１バイアス電圧２０６はまた、トランジスタ実行３００の構成要素トランジスタの耐容最高値以下に抑えられるように決められている。１件あるいは複数件の実施例において、Ｑ２３０４は、トレラントモードの際にマルチプレクサーにおいての使用ができないようになっているが、それは、Ｑ２３０４のゲート（Ｇ）端末がＶＤＤＩＯ２０４に結合されている為である。従って、１件あるいは複数件の実施例において、第２バイアス電圧２０８の経路はブロックされている。１件あるいは複数件の実施例において、Ｑ１３０２の電源がオンになっている。
【００２６】
１件あるいは複数件の実施例において、ＩＯパッド３１４電圧の上昇に関わらず、マルチプレクサー・ブロック２１０の出力は第１バイアス電圧２０６に等しい。一例として、ＶＤＤＩＯ２０４が２．７５Ｖに等しい場合、マルチプレクサー・ブロック２１０の出力は１．９２５Ｖ（０．７ＶＤＤＩＯ）に等しい。
【００２７】
１件あるいは複数件の実施例において、フェイルセーフ実行中に、ＶＤＤＩＯ２０４はゼロに等しいが、それは、上記に述べられた通りである。１件あるいは複数件の実施例において、第２バイアス電圧２０８は、ＩＯパッド３１４電圧から導出されるが、その際、ＩＯパッド３１４電圧の値は一定ではない。一例として、ＩＯパッド３１４電圧がゼロと３．４６５Ｖ（３．３Ｖ  ＋  ５％  耐容最高リミット）の間で変化する場合、方程式１から得られたように、第２バイアス電圧２０８の最大値は２．１Ｖであるが、その際、３．４６５ＶのＩＯパッド３１４電圧値が使用されている。（ここでは、Ｖｔｎはおよそ０．６８Ｖとされる。）
【００２８】
１件あるいは複数件の実施例において、ＩＯパッド３１４電圧が低い場合、Ｑ１３０２並びにＱ２３０４の電源はオフにする。（第１バイアス電圧２０６をゼロとして。）その結果、マルチプレクサー・ブロック２１０の出力は低下する。１件あるいは複数件の実施例において、ＩＯパッド３１４電圧が高値に上昇する場合、第２バイアス電圧２０８もまた上昇する。１件あるいは複数件の実施例において、第２バイアス電圧２０８はマルチプレクサー・ブロック２１０の出力である。１件あるいは複数件の実施例において、マルチプレクサー・ブロック２１０の出力は、電圧降下要素３１６の供給を通して、より確実にＩＯレシーバーの作動電圧耐容最高リミット以下に収められる。従って、マルチプレクサー・ブロック２１０の出力はそこで初めて、第２バイアス電圧２０８から電圧降下要素３１６の降下を差し引いた値と等しくなる。
【００２９】
１件あるいは複数件の実施例において、トランジスタ実行３００は更に、ＭＯＳトランジスタＱ３３０６をも含む。１件あるいは複数件の実施例において、マルチプレクサー・ブロック２１０は、Ｑ３３０６のゲート（Ｇ）端末に出力される。１件あるいは複数件の実施例において、Ｑ３３０６のドレイン（Ｄ）端末はＩＯパッド３１４電圧レベルに設けられ、Ｑ３３０６のバルク（Ｂ）端末はＶＳＳ３１２に設けられる。
【００３０】
１件あるいは複数件の実施例において、トレラントモードでの作動の際にＩＯパッド３１４電圧が低い場合、Ｑ３３０６のソース（Ｓ）端末でのＱ３３０６の出力、ＶＯＵＴ３１８もまた低いものとなる。１件あるいは複数件の実施例において、ＩＯパッド３１４電圧が上昇する場合、Ｑ３３０６の電源はオンとし、その故ＶＯＵＴ３１８は、Ｑ３３０６のしきい電圧によって増減された第１バイアス電圧２０６と等しくなる。例えば、Ｑ３３０６のしきい電圧が−０．５Ｖと仮定した場合に、ＶＤＤＩＯ２０４が２．７５Ｖにまで上昇し、第１バイアス電圧が１．９２５Ｖまで上昇すると、その際、ＶＯＵＴ３１８はそこで初めて２．４２５Ｖと等しくなる。１件あるいは複数件の実施例において、Ｑ３３０６はＮＭＯＳトランジスタ、あるいは生来のＭＯＳトランジスタである。１件あるいは複数件の実施例において、ＶＯＵＴ３１８はＩＯレシーバーの作動電圧最高リミット以下に収められる。１件あるいは複数件の実施例において、たとえＩＯパッド３１４電圧が上昇し、第１バイアス電圧２０６からＱ３３０６のしきい電圧を差し引いた値を超えたとしても、Ｖ  ＯＵＴ３１８の値は、ＩＯパッド３１４電圧が第１バイアス電圧２０６からＱ３３０６のしきい電圧を差し引いた値に等しい場合と変わらず、同じ値で固定される。Ｑ３３０６のしきい電圧がマイナスの場合は、ＶＯＵＴ３１８は第１バイアス電圧２０６以上になる。
【００３１】
１件あるいは複数件の実施例において、フェイルセーフ・モードでの作動の際（ＶＤＤＩＯ２０４はゼロに等しい）、第１バイアス電圧２０６はゼロに近く、第２バイアス電圧２０８は、方程式１にあったように、ＩＯパッド３１４電圧の変化に応じて変化する。１件あるいは複数件の実施例において、ＩＯパッド３１４電圧が低い場合、ＶＯＵＴ３１８もまた低くなる。１件あるいは複数件の実施例において、ＩＯパッド３１４電圧が上昇した場合、ＶＯＵＴ３１８はＱ３３０６のしきい電圧によって、マルチプレクサー・ブロック２１０の出力以上に上昇する場合もあり、それ以下に低下する場合もあり得るが、それは、Ｑ３３０６のしきい電圧がマイナスであるかプラスであるかに左右されるものである。例えば、マルチプレクサー・ブロック２１０の出力が２．１Ｖにまで上昇すると、ＶＯＵＴ３１８は２．６Ｖにまで上昇する（Ｑ３３０６のしきい電圧を−０．５Ｖと仮定して）。上記参照。１件あるいは複数件の実施例において、電圧降下要素３１６は、電圧降下用にリーク経路を提供する。従って、１件あるいは複数件の実施例において、ＶＯＵＴ３１８は更に削減される。
【００３２】
上記の例において、ＶＯＵＴ３１８が２．５Ｖにまで削減されるとすると、それは、ＩＯレシーバーの作動電圧耐容最高リミット以下である。１件あるいは複数件の実施例において、マルチプレクサー・サーキット２００のトランジスタ実行３００は、各ノーマル・モード、トレラントモード、並びにフェイルセーフ・モードでの作動中において、ＩＯパッド３１４電圧及びＩＯレシーバー間のインターフェースを信頼性のあるものにする。
【００３３】
１件あるいは複数件の実施例において、電圧降下要素３１６は、ＭＯＳトランジスタＱ  ４３０８を含むが、そのソース（Ｓ）端末は別のＭＯＳトランジスタＱ５３１０のドレイン（Ｄ）端末に繋がっている。１件あるいは複数件の実施例において、Ｑ４３０８のゲート（Ｇ）端末及びドレイン（Ｄ）端末は共に、第２バイアス電圧２０８に連結されている。１件あるいは複数件の実施例において、Ｑ４３０８のバルク（Ｂ）端末とＱ５３１０のソース（Ｓ）端末は、第２供給電圧３１２（ＶＳＳ３１２）に設けられている。１件あるいは複数件の実施例において、Ｑ５３１０のゲート（Ｇ）端末は、第１バイアス電圧２０６に設けられている。１件あるいは複数件の実施例において、Ｑ４３０８のソース（Ｓ）端末並びにＱ５３１０のドレイン（Ｄ）端末は共に、Ｑ２３０４のドレイン（Ｄ）端末に連結している。１件あるいは複数件の実施例において、フローティング・ウェル（ＦＷ）サーキットの出力は、Ｑ５３１０のバルク（Ｂ）端末に連結している。ＦＷの出力は大抵、ＰＭＯＳトランジスタに連結されているが、Ｑ５３１０はＰＭＯＳトランジスタである。図３においては、Ｑ４３０８はＮＭＯＳトランジスタである。
【００３４】
図３においては、Ｑ１３０２はＮＭＯＳトランジスタであり、Ｑ２３０４はＰＭＯＳトランジスタである。図３における個々のトランジスタに多様性が見られるものの、典型的な実施例のスコープは変わらない、ということを理解するのには、この分野における特別なスキルを要さない。例えば、経路ＭＯＳトランジスタＱ３３０６は、生来のＭＯＳトランジスタあるいはＮＭＯＳトランジスタ等のＰＭＯＳトランジスタを利用して（しきい電圧はプラス）実行されることもある。
【００３５】
図４は、トレラントモードで作動の際の、マルチプレクサー・サーキット２００のトランジスタ実行３００のＤＣ特性を表しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ｘ−軸４０２はＩＯパッド３１４電圧であり、ｙ−軸４０４は電圧変化（Ｖ）である。図４に見られるように、ＩＯパッド３１４電圧が低い場合、ＶＯＵＴ３１８もまた低いこともある。１件あるいは複数件の実施例において、ＩＯパッド３１４電圧が上昇する際、ＶＯＵＴ３１８もまた、ＩＯパッド３１４電圧が第１バイアス電圧２０６からＱ３３０６のしきい電圧を差し引いた値に達するまで上昇することもあり、その後、ＶＯＵＴ３１８はその値前後で固定される（図４での固定値は４０６）。図４はまた、マルチプレクサー・ブロック２１０の出力が、第１バイアス電圧２０６において安定している様子を表している。
【００３６】
図５は、フェイルセーフ・モードで作動の際の、マルチプレクサー・サーキット２００のトランジスタ実行３００のＤＣ特性を表しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ｘ−軸５０２はＩＯパッド３１４電圧であり、ｙ−軸５０４は電圧変化（Ｖ）である。上記で述べられているように、ＶＤＤＩＯ２０４は、フェイルセーフの際にはゼロである。１件あるいは複数件の実施例において、ＩＯパッド３１４電圧が低い場合、マルチプレクサー・ブロック２１０の出力もまた低いこともある。（図５参照。）１件あるいは複数件の実施例において、ＩＯパッド３１４電圧が上昇する際、マルチプレクサー・ブロック２１０の出力が、上昇中の第２バイアス電圧２０８から導出される。（上記及び図５参照。）１件あるいは複数件の実施例において、ＶＯＵＴ３１８が、マルチプレクサー・ブロック２１０からＱ３３０６のしきい電圧を差し引いた値と等しいこともある。（上記及び図５参照。）
【００３７】
図６は、トレラントモードで作動の際の、マルチプレクサー・サーキット２００のトランジスタ実行３００の過渡電流特性を表しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ｘ−軸６０２は時間（ｔ）を表しており、ｙ−軸６０４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド３１４電圧が、第１バイアス電圧２０６以上からゼロへ、あるいはゼロから第１バイアス電圧２０６以上へと変化する際、マルチプレクサー・ブロック２１０の出力は第１バイアス電圧２０６において安定する。１件あるいは複数件の実施例において、ＶＯＵＴ３１８は、第１バイアス電圧２０６からＱ３３０６のしきい電圧を差し引いた値と等しくなるまで、ＩＯパッド３１４電圧のすぐ後を追う。その後、その値で固定される。１件あるいは複数件の実施例において、ＩＯパッド３１４電圧が最大値からゼロへと変化する際、ＶＯＵＴ３１８は、ゼロに向かってＩＯパッド３１４電圧のすぐ後を追う。（図６参照。）
【００３８】
図７は、フェイルセーフ・モードで作動の際の、マルチプレクサー・サーキット２００のトランジスタ実行３００の過渡電流特性を表しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ｘ−軸７０２は時間（ｔ）を表しており、ｙ−軸７０４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド３１４電圧が、ゼロから最高値へ、最高値からゼロへと変化する際、マルチプレクサー・ブロック２１０の出力は第２バイアス電圧２０８から導出される。１件あるいは複数件の実施例において、ＶＯＵＴ３１８が、マルチプレクサー・ブロック２１０からＱ３３０６のしきい電圧を差し引いた値として、マルチプレクサー・ブロック２１０の出力から導出される。（上記及び図７参照。）
【００３９】
図８は、出力電圧を導出してＩＯレシーバーとインターフェースさせる手法の工程を、詳細を含めて示した実施順序であり、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、実行８０２は、制御できる範囲で電源電圧２０４（Ｖ  ＤＤＩＯ２０４）から第１バイアス電圧２０６を作り上げ、ＩＯレシーバーの作動電圧最高リミット以下に抑える作業を含む。１件あるいは複数件の実施例において、実行８０４は、制御できる範囲でＩＯパッドを通して供給されている外部電圧（ＩＯパッド３１４電圧）から第２バイアス電圧２０８を作り上げる作業を含む。１件あるいは複数件の実施例において、第２バイアス電圧２０８は、ＩＯレシーバーの作動電圧最高リミット以下に収まっている。
【００４０】
１件あるいは複数件の実施例において、実行８０６は、ノーマル及びトレラント状態の際に第１バイアス電圧２０６から出力電圧を導出する作業を含む。１件あるいは複数件の実施例において、トレラント状態とは、ＩＯパッドを通して供給されている外部電圧がゼロと電源電圧以上の値との間で変化する作動モードである。１件あるいは複数件の実施例において、実行８０８は、フェイルセーフ状態の際に第２バイアス電圧２０８から出力電圧を導出する作業を含む。１件あるいは複数件の実施例において、フェイルセーフ状態とは、電源電圧がゼロの作動モードである。
【００４１】
図９は、１件あるいは複数件の実施例に基づいて、集積回路（ＩＣ）システム９００を表している。１件あるいは複数件の実施例において、マルチプレクサー・サーキット２００は、ＩＯパッド９０２における高電圧（例：  ３．４６５Ｖ）とＩＯレシーバー９０８をインターフェースさせる点において、信頼性があり、その際、ＩＯレシーバーの入力電圧は、ＩＯレシーバー９０８の作動電圧最高リミット（例：  ２．５Ｖ）以下に抑えられる。
【００４２】
当面の実施例は特定の参照例を用いているが、多様な実施例の上位概念やスコープを変えない上での修正及び変更は明らかに可能である。例えば、作動電圧かつ外部電圧の双方、もしくはそのうちどちらかひとつのみの電圧を変更したとしても、典型的な実施例のスコープは変わらない。また別の例として、ここで述べられている多様なデバイス及びモジュールを活用する際に、それに併せてハードウェア電気回路（例：  ロジック電気回路を基にしたＣＭＯＳ）、ファームウェア、ソフトウェア、あるいはハードウェア、ファームウェア及びソフトウェア（例：  機械で読み取ることのできるメディアに埋め込まれた状態等で）のいかなる組み合わせを使用することは、可能である。また別の例として、多様な電化構造及び手法を具体化する際には、トランジスタ、ロジックゲート及び電気サーキット等（例：  特定用途向け集積回路（ＡＳＩＣ）及びデジタル・シグナル・プロセッサー回路（ＤＳＰ）の双方、もしくはどちらか一方）を使うことも可能である。
【００４３】
並びに、ここに開示されている多様な作業、工程及び手法は、機械で読み取ることのできるメディアかつ機械でアクセスできる、データ・プロセス・システム（例：  コンピューター・デバイス）対応のメディアの双方、あるいはそのうちのどちらかひとつのみで具体化して頂くと有り難く、工程が実行される順序は問わない。それ故に、特記事項及びイラストはあくまで解説目的であり、規則づけるためのものではない。」
【図１】
0005578312.tif 000003
【図２】
0005578312.tif 000004
【図３】
0005578312.tif 000005
【図４】
0005578312.tif 000006
【図５】
0005578312.tif 000007
【図６】
0005578312.tif 000008
【図７】
0005578312.tif 000009
【図８】
0005578312.tif 000010
【図９】
0005578312.tif 000011