(57)【特許請求の範囲】
【請求項１】
半導体により形成した素子形成層の表面に複数個の電極が配列された電荷結合素子について、前記電極への制御電圧の印加により前記素子形成層に形成されるポテンシャル井戸を制御して前記素子形成層の電荷の移動を制御する駆動装置であって、クロック信号を発生させるクロック生成部と、前記電極のうち隣接する電極に前記制御電圧を印加するタイミングを制御することにより前記素子形成層の表面に沿った面内での前記ポテンシャル井戸の面積を変化させる印加電圧制御部とを備え、前記印加電圧制御部は、前記クロック信号または前記クロック信号に同期して生成した基準タイミング信号を遅延させることにより隣接する電極に異なるタイミングで印加する前記制御電圧を生成し、各電極に印加する制御電圧を印加する時間間隔を前記クロック信号の周期よりも短い時間とし、さらに、前記印加電圧制御部は、前記制御電圧を印加する前記電極の個数を時間経過に伴って減少させることにより前記ポテンシャル井戸の面積を時間経過に伴って縮小させる際に、前記制御電圧を印加する前記電極の個数を減少させるのに従って、前記電極のそれぞれに前記制御電圧を印加する時間間隔を長くすることを特徴とする電荷結合素子の駆動装置。
【請求項２】
電荷を保持する保持領域を前記素子形成層に形成する１個の保持電極を複数個の前記電極に並設し、前記印加電圧制御部は、複数個の前記電極に前記制御電圧を印加して集積した電荷を、複数個の前記電極のうち前記保持電極から遠い電極から順に遅延させた前記制御電圧を印加しポテンシャル井戸の面積を縮小することによって、前記保持領域に移動させることを特徴とする請求項１記載の電荷結合素子の駆動装置。
【請求項３】
それぞれ電荷を保持する保持領域を前記素子形成層に形成する第１の保持電極と第２の保持電極とを、複数個の前記電極を挟んで並設し、前記印加電圧制御部は、第１の期間において複数個の前記電極に前記制御電圧を印加して集積した電荷を、複数個の前記電極のうち前記第１の保持電極から遠い電極から順に遅延させた前記制御電圧を印加しポテンシャル井戸の面積を縮小することによって、前記第１の保持電極に対応する前記保持領域に移動させ、第１の期間とは異なる第２の期間において複数個の前記電極に前記制御電圧を印加して集積した電荷を、複数個の前記電極のうち前記第２の保持電極から遠い電極から順に遅延させた前記制御電圧を印加しポテンシャル井戸の面積を縮小することによって、前記第２の保持電極に対応する前記保持領域に移動させることを特徴とする請求項１記載の電荷結合素子の駆動装置。
【請求項４】
前記印加電圧制御部は、集積した電荷を前記保持領域に移動させる際には前記電極のそれぞれに前記制御電圧を印加するタイミングを前記クロック信号の周期よりも短い時間で遅延させ、前記保持領域に電荷を保持した状態から電荷を集積する状態に移行する際には前記電極のそれぞれに前記制御電圧を同時に印加することを特徴とする請求項２又は３記載の電荷結合素子の駆動装置。
【請求項５】
前記印加電圧制御部は、入力を遅延させて出力する複数個の遅延要素を備え、前記遅延要素の出力端を他の遅延要素の入力端に接続するとともに、前記遅延要素のいずれかの入力を前記クロック信号に同期させ、前記各遅延要素の出力を用いて基準タイミング信号を遅延させるタイミングを決定することを特徴とする請求項１〜４のいずれか１項に記載の電荷結合素子の駆動装置。
【請求項６】
前記印加電圧制御部は、隣接する前記電極にそれぞれ印加される前記制御電圧の位相差を検出する位相比較部と、前記位相比較部により検出される位相差が一定に保たれるように前記制御電圧の少なくとも一方のタイミングを調整するタイミング調整部とを備えることを特徴とする請求項１〜４のいずれか１項に記載の電荷結合素子の駆動装置。
【請求項７】
対象空間に投光する発光源と、半導体により形成した素子形成層の表面に複数個の電極が配列された電荷結合素子を含み前記対象空間を撮像する撮像素子を備えた撮像装置と、前記発光源から投光した光と前記撮像装置により受光した光との関係を用いて前記対象空間の情報を検出する処理装置とを備え、前記処理装置は、前記撮像素子を駆動する駆動装置を含み、前記駆動装置は、前記電極への制御電圧の印加により前記素子形成層に形成されるポテンシャル井戸を制御して前記素子形成層の電荷の移動を制御する機能を有しており、クロック信号を発生させるクロック生成部と、前記電極のうち隣接する電極に前記制御電圧を印加するタイミングを制御することにより前記素子形成層の表面に沿った面内での前記ポテンシャル井戸の面積を変化させる印加電圧制御部とを備え、前記印加電圧制御部は、前記クロック信号または前記クロック信号に同期して生成した基準タイミング信号を遅延させることにより隣接する電極に異なるタイミングで印加する前記制御電圧を生成し、各電極に印加する制御電圧を印加する時間間隔を前記クロック信号の周期よりも短い時間とし、さらに、前記印加電圧制御部は、前記制御電圧を印加する前記電極の個数を時間経過に伴って減少させることにより前記ポテンシャル井戸の面積を時間経過に伴って縮小させる際に、前記制御電圧を印加する前記電極の個数を減少させるのに従って、前記電極のそれぞれに前記制御電圧を印加する時間間隔を長くすることを特徴とする空間情報検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷結合素子の電極に印加する制御電圧を制御することにより、電荷結合素子を形成する半導体に形成されるポテンシャル井戸を用いて電荷を転送する電荷結合素子の駆動装置、および、この電荷結合素子の駆動装置を用いる空間情報検出装置に関するものである。
【背景技術】
【０００２】
一般に、電荷結合素子（ＣＣＤ＝Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）は、イメージセンサ、アナログ信号の遅延、デジタル信号のシフトレジスタなどの分野において用いられている。この種の電荷結合素子は、半導体により形成した素子形成層の表面に複数個の電極が配列されており、各電極に制御電圧を印加することにより素子形成層に形成されるポテンシャル井戸に電荷を蓄積する。また、並んでいる電極に印加する制御電圧を制御することにより、ポテンシャル井戸の位置や深さを変化させ、隣接するポテンシャル井戸の間で電荷の移動を可能にしている。
【０００３】
また、この種の電荷結合素子の構成を受光素子に適用し、受光素子の感度制御を可能にした技術も提案されている（たとえば、特許文献１参照）。特許文献１には、不純物を添加した半導体層である素子形成層に絶縁層を介して電極を設けたＭＩＳ素子の構造を有した受光素子が記載されている。すなわち、電極および絶縁層は光が透過する材料を用いて形成され、電極および絶縁層を通して素子形成層に光が入射すると、素子形成層の内部に電荷が生成されるのである。
【０００４】
また、１個の受光素子には複数個の電極が設けられ、電極に印加する制御電圧を制御することにより、素子形成層の表面に沿ったポテンシャル井戸の面積の制御を可能にしている。いま、素子形成層の導電形をｎ形とし、電荷として電子を用いるとすると、電極に正の制御電圧を印加したときに、素子形成層における電極に対応する部位に電子を集積するポテンシャル井戸が形成されることになる。
【０００５】
したがって、素子形成層にポテンシャル井戸を形成するように電極に正の制御電圧を印加した状態で光が素子形成層に照射されると、ポテンシャル井戸の近傍で生成された電子の一部はポテンシャル井戸に捕獲されてポテンシャル井戸に集積される。ポテンシャル井戸に集積されない残りの電子は素子形成層の深部での再結合により消滅する。
【０００６】
このように、ポテンシャル井戸に電子が集積されるから、素子形成層の表面に沿ったポテンシャル井戸の面積を変化させることにより、光照射により生成された電子のうちポテンシャル井戸に集積される電子の割合を変化させることができる。すなわち、ポテンシャル井戸の面積を変化させることにより、受光素子の感度を調節することが可能である。
【０００７】
１個の受光素子において、ポテンシャル井戸の面積を制御するには、正の制御電圧を印加する電極の個数を調節すればよい。たとえば、１個の受光素子が５個の電極を備えているとすれば、５個の電極に正の制御電圧を印加するときに感度が最大になり、どの電極にも正の制御電圧を印加しないときに感度が最小になる（電子を集積しない状態になる）。
【０００８】
上述した構成の受光素子では、電極に印加する制御電圧を制御することにより、ポテンシャル井戸の位置や深さが変化するから、電荷結合素子としても機能し、ポテンシャル井戸に集積した電子（電荷）を移動させることが可能である。特許文献１には、複数の電極に制御電圧を印加した状態で受光量に応じた電荷を集積し、その後、１個の電極にのみ制御電圧を印加した状態としてポテンシャル井戸に電荷を保持する技術が記載されている。要するに、電荷を集積する期間と電荷を保持する期間とを設け、各期間において制御電圧を印加する電極の個数を変化させている。
【０００９】
また、ポテンシャル井戸に保持された電荷は、電荷結合素子と同様に、各電極に印加する制御電圧を制御することにより、隣接して形成されるポテンシャル井戸の間で受け渡され、最終的に受光素子から外部に取り出される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−３０９３１０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、各電極に印加する制御電圧を切り替えるタイミングは、電荷を受光素子から取り出す際に用いるクロック信号に同期させている。つまり、各電極に印加する制御電圧を切り替える時間の間隔は、クロック信号の周期の整数倍になる。
【００１２】
ここで、連続して並ぶ複数の電極に対応付けて形成したポテンシャル井戸に電荷を集積した後、集積した電荷を、１個の電極に対応付けて形成したポテンシャル井戸に電荷を保持する状態に移行させる場合を想定する。
【００１３】
たとえば、図４（ｂ）のように、６個の電極（１）〜（６）に対応するポテンシャル井戸１１に電荷１２を集積した後、図４（ｇ）のように、１個の電極（１）に対応するポテンシャル井戸１１に電荷１２を保持する場合を想定する。図４（ａ）は電極１０の位置を示し、（１）〜（１２）の符号は、電極１０を区別するための符号であり、１２個の電極１０を１単位で用いている。
【００１４】
また、図４に示す例では、図４（ｈ）のように、６個の電極（３）〜（８）に対応するポテンシャル井戸１１に電荷１２を集積した後、図４（ｉ）のように、１個の電極（８）に対応するポテンシャル井戸１１に電荷１２を保持する動作も行っている。
【００１５】
図４（ｂ）〜（ｇ）の動作と図４（ｈ）〜（ｉ）の動作とは、電荷を集積する状態から保持する状態へ移行する際に電荷１２の移動する向きが逆である以外は、同様の動作である。つまり、対称的ないし相補的な動作であるといえる。
【００１６】
以下では、図４に示す１単位の電極１０のうち８個の電極（１）〜（８）にのみ着目する。上述のように、各電極（１）〜（８）に印加する制御電圧は、クロック信号に同期するタイミングで切り替えられる。したがって、図１１のようなタイミングで制御電圧が印加されることになる。図１１（ａ）は、クロック信号を計数するカウンタの動作を示している。また、図１１（ｂ）〜（ｉ）は、各電極（１）〜（８）の電圧変化を示しており、電圧値は、電極１０に制御電圧を印加する状態（上位置）と、電極１０に制御電圧を印加しない状態（下位置）との２値になっている。
【００１７】
図１１から明らかなように、６個の電極（１）〜（６）に対応するポテンシャル井戸１１に集積した電荷１２を、１個の電極（１）に対応するポテンシャル井戸１１に保持するまでの遷移期間Ｔ２には、５個のクロック信号が必要である。したがって、クロック信号の８周期を単位期間とし、電荷１２を保持する時間をクロック信号の２周期分とすれば、電荷１２を集積する集積期間はクロック信号の２周期分になり、集積期間は単位期間の４分の１になる。
【００１８】
６個の電極（１）〜（６）に対応するポテンシャル井戸１１に集積した電荷１２を、１個の電極（１）に対応するポテンシャル井戸１１に保持する状態に移行する間にも電荷１２は集積されるが、この間には高い感度で電荷１２を集積することはできない。電極１０の個数が同じであれば遷移期間Ｔ２は変わらないから、単位期間を長くすることにより集積期間の相対的な割合が大きくなる。しかしながら、単位期間が長くなれば受光素子の応答性が低下するという問題が生じる。
【００１９】
上述の説明では、電荷結合素子がＭＩＳ素子である受光素子に兼用されている例を用いて説明したが、受光素子と兼用していない電荷結合素子を用いる場合でも同様の問題が生じる。すなわち、複数の電極に跨る領域に形成したポテンシャル井戸に溜めた電荷を、それよりも少数の電極に対応する領域に形成したポテンシャル井戸に移動させる過程を含む動作では、単位期間に占める遷移期間の割合が大きくなる。このように、遷移期間が長いと、動作全体に要する時間が長くなって遅延が生じることがあり、また、電荷の移動中に再結合などにより消失する電荷量が増加する可能性がある。
【００２０】
本発明は上記事由に鑑みて為されたものであり、その目的は、複数の電極に跨る領域に形成したポテンシャル井戸からそれよりも少数の電極に対応して形成したポテンシャル井戸に電荷を移動させるのに要する時間を短縮した電荷結合素子の駆動装置を提供し、さらに、この電荷結合素子の駆動装置を用いた空間情報検出装置を提供することにある。
【課題を解決するための手段】
【００２１】
本発明は、上記目的を達成するために、半導体により形成した素子形成層の表面に複数個の電極が配列された電荷結合素子について、電極への制御電圧の印加により素子形成層に形成されるポテンシャル井戸を制御して素子形成層の電荷の移動を制御する駆動装置であって、クロック信号を発生させるクロック生成部と、電極のうち隣接する電極に制御電圧を印加するタイミングを制御することにより素子形成層の表面に沿った面内でのポテンシャル井戸の面積を変化させる印加電圧制御部とを備え、印加電圧制御部は、クロック信号またはクロック信号に同期して生成した基準タイミング信号を遅延させることにより隣接する電極に異なるタイミングで印加する制御電圧を生成し、各電極に印加する制御電圧を印加する時間間隔をクロック信号の周期よりも短い時間とし、さらに、前記印加電圧制御部は、前記制御電圧を印加する前記電極の個数を時間経過に伴って減少させることにより前記ポテンシャル井戸の面積を時間経過に伴って縮小させる際に、前記制御電圧を印加する前記電極の個数を減少させるのに従って、前記電極のそれぞれに前記制御電圧を印加する時間間隔を長くすることを特徴とする。
【００２２】
また、電荷を保持する保持領域を素子形成層に形成する１個の保持電極を複数個の電極に並設し、印加電圧制御部は、複数個の電極に制御電圧を印加して集積した電荷を、複数個の電極のうち保持電極から遠い電極から順に遅延させた制御電圧を印加しポテンシャル井戸の面積を縮小することによって、保持領域に移動させる構成を採用してもよい。
【００２３】
あるいはまた、それぞれ電荷を保持する保持領域を素子形成層に形成する第１の保持電極と第２の保持電極とを、複数個の電極を挟んで並設し、印加電圧制御部は、第１の期間において複数個の電極に制御電圧を印加して集積した電荷を、複数個の電極のうち第１の保持電極から遠い電極から順に遅延させた制御電圧を印加しポテンシャル井戸の面積を縮小することによって、第１の保持電極に対応する保持領域に移動させ、第１の期間とは異なる第２の期間において複数個の電極に制御電圧を印加して集積した電荷を、複数個の電極のうち第２の保持電極から遠い電極から順に遅延させた制御電圧を印加しポテンシャル井戸の面積を縮小することによって、第２の保持電極に対応する保持領域に移動させる構成を採用することができる。
【００２４】
また、印加電圧制御部は、集積した電荷を保持領域に移動させる際には電極のそれぞれに制御電圧を印加するタイミングをクロック信号の周期よりも短い時間で遅延させ、保持領域に電荷を保持した状態から電荷を集積する状態に移行する際には電極のそれぞれに制御電圧を同時に印加することが望ましい。
【００２７】
印加電圧制御部は、入力を遅延させて出力する複数個の遅延要素を備え、遅延要素の出力端を他の遅延要素の入力端に接続するとともに、遅延要素のいずれかの入力をクロック信号に同期させ、各遅延要素の出力を用いて基準タイミング信号を遅延させるタイミングを決定することが望ましい。
【００２８】
印加電圧制御部は、隣接する電極にそれぞれ印加される制御電圧の位相差を検出する位相比較部と、位相比較部により検出される位相差が一定に保たれるように制御電圧の少なくとも一方のタイミングを調整するタイミング調整部とを備える構成としてもよい。
【００２９】
本発明の空間情報検出装置は、対象空間に投光する発光源と、半導体により形成した素子形成層の表面に複数個の電極が配列された電荷結合素子を含み前記対象空間を撮像する撮像素子を備えた撮像装置と、発光源から投光した光と撮像装置により受光した光との関係を用いて前記対象空間の情報を検出する処理装置とを備え、撮像素子を駆動する駆動装置を処理装置に設けた空間情報検出装置を構成する場合、駆動装置は、電極への制御電圧の印加により素子形成層に形成されるポテンシャル井戸を制御して素子形成層の電荷の移動を制御する機能を有しており、クロック信号を発生させるクロック生成部と、電極のうち隣接する電極に制御電圧を印加するタイミングを制御することにより素子形成層の表面に沿った面内でのポテンシャル井戸の面積を変化させる印加電圧制御部とを備え、印加電圧制御部は、クロック信号またはクロック信号に同期して生成した基準タイミング信号を遅延させることにより隣接する電極に異なるタイミングで印加する制御電圧を生成し、各電極に印加する制御電圧を印加する時間間隔をクロック信号の周期よりも短い時間とし、さらに、前記印加電圧制御部は、前記制御電圧を印加する前記電極の個数を時間経過に伴って減少させることにより前記ポテンシャル井戸の面積を時間経過に伴って縮小させる際に、前記制御電圧を印加する前記電極の個数を減少させるのに従って、前記電極のそれぞれに前記制御電圧を印加する時間間隔を長くすることを特徴とする。
【発明の効果】
【００３０】
本発明の構成によれば、クロック信号またはクロック信号に同期して生成した基準タイミング信号を遅延させることにより隣接する電極に異なるタイミングで印加する制御電圧を生成し、しかも、各電極に印加する制御電圧を遅延させる時間をクロック信号の周期よりも短い時間にしているから、複数の電極に跨る領域に形成したポテンシャル井戸からそれよりも少数の電極に対応して形成したポテンシャル井戸に電荷を移動させるのに要する時間が短縮される。
【図面の簡単な説明】
【００３１】
【図１】実施形態を示す概略構成図である。
【図２】同上を用いた撮像装置を示すブロック図である。
【図３】同上の動作説明図である。
【図４】同上の動作説明図である。
【図５】同上に用いる印加電圧制御部の一例を示す回路図である。
【図６】同上の動作説明図である。
【図７】同上に用いる印加電圧制御部の要部を示すブロック図である。
【図８】（ａ）（ｂ）は同上に用いる遅延信号生成部を示す回路図である。
【図９】（ａ）（ｂ）は同上に用いる印加電圧制御部の要部ブロック図である。
【図１０】同上に用いる他の印加電圧制御部の要部ブロック図である。
【図１１】従来の動作説明図である。
【発明を実施するための形態】
【００３２】
以下に説明する実施形態では、図３に示すように、対象空間に投光する発光源１と、対象空間からの光を受光する撮像素子２とを備えた撮像装置を例示する。図３において撮像素子２として電荷結合素子を用いている。ただし、この構成は一例であって、本発明の構成を限定する趣旨ではない。
【００３３】
発光源１は、発光ダイオードまたはレーザダイオードを用いて構成され、投光制御部４が生成した投光信号により駆動される。投光信号は、クロック生成部３から出力されるクロック信号の一定周期（本実施形態では８周期）ごとに、発光源１に投光と非投光との指示を行う信号であって、投光制御部４がクロック信号を分周することにより生成する。
【００３４】
一方、撮像素子２は、図示しない受光光学系（たとえば、レンズ）を通して対象空間を撮像する。撮像素子２が対象空間を撮像するタイミングは、印加電圧制御部５により制御され、投光信号に同期して発光源１が投光している期間（以下、「投光期間」という）と投光していない期間（以下、「非投光期間」という）とにおいて撮像が行われる。印加電圧制御部５では、クロック信号に同期する基準タイミング信号を生成し、基準タイミング信号に基づいて生成した制御電圧を用いて撮像素子２を駆動する。したがって、クロック生成部３と印加電圧制御部５とにより、電荷結合素子である撮像素子２の駆動装置が構成される。
【００３５】
ここに、クロック信号は、投光信号および基準タイミング信号の生成のほか、電荷の蓄積、電荷の移動、電荷の読出など、電荷結合素子のすべての動作において用いる信号であり、たとえば、周波数が１０ＭＨｚである矩形波信号を用いる。
【００３６】
撮像素子２から出力される画像は、受光量に応じた濃淡値を持つ濃淡画像であり、画像生成部６に入力される。画像生成部６では、撮像素子２が投光期間に撮像した画像と、撮像素子２が非投光期間に撮像した画像との互いに対応する画素における濃淡値の差分値を画素値とする濃淡画像を生成する（以下、「濃淡差分画像」という）。
【００３７】
濃淡差分画像は、投光期間と非投光期間とにそれぞれ撮像素子２が撮像した濃淡画像の差分の画像であるから、濃淡差分画像の画素値は、発光源１から対象空間に投光した光の反射光の受光量に相当する。つまり、濃淡差分画像は、投光期間に撮像した濃淡画像から外光成分を除去した画素値を持つ濃淡画像と言える。したがって、濃淡差分画像に含まれる情報は、外光の影響が軽減されており、発光源１から投光した光の反射光成分が抽出されていることになる。
【００３８】
画像生成部６により生成された濃淡差分画像は、判定部７に入力され、判定部７において所要の画像処理が施されることにより、濃淡差分画像から必要な情報が抽出される。判定部７での画像処理の具体的な内容は、抽出しようとする情報に応じて適宜に設定され、濃淡画像を用いて外観や形状の検査あるいは対象空間の監視などに通常用いられている画像処理の技術を採用することができる。したがって、判定部７の具体的な構成については説明しない。
【００３９】
クロック生成部３と印加電圧制御部５とにより構成される駆動装置は、投光制御部４、画像生成部６、判定部７とともに、空間情報を検出する処理装置を構成する。この処理装置は、受光光学系および撮像素子２からなる撮像装置と、発光源１とともに、濃淡差分画像を生成して空間情報を抽出する空間情報検出装置を構成する。
【００４０】
ところで、本実施形態で用いる撮像素子２は、図１に示すように、半導体により形成した素子形成層１３の表面に絶縁層１４を介して複数個の電極１０を配列した構造を有している。この撮像素子２は、ＦＴ（Ｆｌａｍｅ  Ｔｒａｎｓｆｅｒ）方式のＣＣＤイメージセンサと同様に、撮像領域と蓄積領域とを備えている構成を想定している。ただし、ＩＴ（Ｉｎｔｅｒｌｉｎｅ  Ｔｒａｎｓｆｅｒ）方式やＦＩＴ（Ｆｌａｍｅ  Ｉｎｔｅｒｌｉｎｅ  Ｔｒａｎｓｆｅｒ）方式のＣＣＤイメージセンサにおいても同様の制御が可能である。
【００４１】
図１に示す構成は、撮像素子２の１画素分の構成であって、素子形成層１３の表面に沿って９個の電極１０を一直線上に配列している。また、図１では、各電極１０を区別するために（１）〜（９）の符号を付与している。なお、電極（９）は、本実施形態の動作では、受光期間には電極（８）に隣接してポテンシャル障壁を形成し、電荷を取り出す際には電荷を移動させるために用いる。
【００４２】
また、本実施形態において用いる撮像素子２は、発光源１の投光期間における受光量に対応する電荷を保持する領域と、発光源１の非投光期間における受光量に対応する電荷を保持する領域とを有している。具体的には、電極（１）（８）に対応して形成されるポテンシャル井戸は、投光期間と非投光期間とに集積した電荷をそれぞれ保持する領域として用いられ、撮像素子２から電荷を外部に取り出す際に、両領域の電荷を一度に取り出すことを可能にしている。このように、電極（１）（８）に対応して形成されるポテンシャル井戸は電荷の保持に用いられるから、電極（１）（８）を保持電極と呼ぶ。言い換えると、保持電極（１）（８）は、複数個の電極（２）〜（７）に並設されていることになる。また、保持電極に対応して形成されるポテンシャル井戸は電荷を保持する保持領域として機能する。このような構成により、撮像素子２は、投光期間と非投光期間とにおいて対象空間を撮像して、投光期間と非投光期間との濃淡画像を保持し、投光期間と非投光期間との濃淡画像を１回の読出によって画像生成部６に出力することが可能になる。
【００４３】
後述するように、電極（１）〜（８）に対応する素子形成層１３にポテンシャル井戸を形成するには、各電極（１）〜（８）にそれぞれ制御電圧を印加する。以下の説明では、制御電圧は、所要のポテンシャル井戸を形成するために各電極（１）〜（８）に印加する電圧のことを言う。すなわち、電極（１）〜（８）に制御電圧を印加していない間にも電極（１）〜（８）には、適宜の基準電圧が印加されており、この基準電圧とは異なる電圧であって、印加して素子形成層１３にポテンシャル井戸を形成する電圧を制御電圧という。したがって、電極（１）〜（８）に制御電圧を印加していない期間には、ポテンシャル井戸は形成されない。
【００４４】
一般に、撮像素子２が保持している電荷を読み出す読出期間には、撮像素子２に設けられている多数個の電極１０に対応して形成されるポテンシャル井戸を制御することにより電荷を順に転送するから、クロック信号の周期よりも大幅に長い時間が必要である。投光期間と非投光期間とに得られた濃淡画像を個別に読み出す場合には、画像生成部６において１枚の濃淡差分画像を得るためには読出期間が２回必要になる。これに対して、本実施形態の構成では、１回の読出期間で投光期間と非投光期間との濃淡画像を、画像生成部６に与えるから、１枚の濃淡差分画像を得るための処理時間が短くなる（クロック信号の個数が少なくなる）。
【００４５】
さらに、撮像素子２から電荷を１回読み出す間に、投光期間と非投光期間とを１回ずつ設けるだけでもよいが、本実施形態では、投光期間と非投光期間とを多数回（たとえば、１００００回）ずつ設けている。これは、投光期間と非投光期間とを多数回ずつ設けることにより、撮像素子２の内部で生じるショットノイズなどの影響を軽減することができるからである。
【００４６】
撮像素子２において投光期間と非投光期間との電荷を保持するには、１画素の領域において、図４に示した動作を行う。図４（ａ）は電極１０の位置を示しており、図４（ｂ）〜（ｉ）はポテンシャル井戸の変化を表している。ここでは、投光期間の受光量に対応する電荷を保持電極である電極（１）に対応して形成されるポテンシャル井戸１１に保持し、非投光期間の受光量に対応する電荷を保持電極である電極（８）に対応して形成されるポテンシャル井戸１１に保持する例を示す。
【００４７】
また、投光期間には図４（ｂ）のように電極（１）〜（６）に跨る領域にポテンシャル井戸１１を形成し、非投光期間には図４（ｈ）のように電極（３）〜（８）に跨る領域にポテンシャル井戸１１を形成する。すなわち、投光期間と非投光期間とにおいて、保持電極である電極（１）（８）の間の電極（２）〜（７）を用いて集積された電荷が、それぞれ保持電極である電極（１）（８）に対応して形成されたポテンシャル井戸に保持されるのである。これらのポテンシャル井戸には、素子形成層１３に照射された光により生成された電荷が集積されるから、受光量に応じた電荷を生成する感光部として機能する。したがって、感光部に電極１０が配置されていることになる。
【００４８】
上述の動作から明らかなように、制御電圧を印加する電極１０の個数を変化させることにより、ポテンシャル井戸１１の面積を変化させることができる。電極１０への制御電圧は、印加電圧制御部５が制御しているから、印加電圧制御部５によりポテンシャル井戸１１の面積が制御される。すなわち、ポテンシャル井戸１１の面積を大きくして感光部として機能させることにより電荷を集積する期間と、ポテンシャル井戸１１の面積を小さくして電荷を前記保持領域に保持する期間とを設けることになる。
【００４９】
投光期間において電極（１）〜（６）に跨る領域に形成したポテンシャル井戸１１で集積した電荷１２を、電極（１）に対応する保持領域となるポテンシャル井戸１１に保持するには、制御電圧を印加する電極１０の個数を徐々に減らしてポテンシャル井戸１１の面積を縮小する。
【００５０】
つまり、図４（ｂ）〜（ｈ）に示すように、電極（１）〜（６）のすべてに制御電圧を印加する状態から始めて、電極（１）から遠いほうの電極１０から順に制御電圧の印加を停止する。この動作により、電極（１）〜（６）に対応するポテンシャル井戸１１に集積された電荷１２は、電極（１）〜（５）に対応して形成されたポテンシャル井戸１１に保持され、次に、電極（１）〜（４）に対応して形成されたポテンシャル井戸１１に保持される。このような動作を繰り返すことにより、投光期間において電極（１）〜（６）に集積された電荷１２は、電極（１）に対応して形成されたポテンシャル井戸１１に向かって移動する。そして最終的には、電極（１）に対応して形成されたポテンシャル井戸１１に保持される。この間、非投光期間に生成された電荷１２は、電極（８）に対応して形成されたポテンシャル井戸１１に保持される。
【００５１】
同様にして、図４（ｈ）〜（ｉ）に示すように、電極（３）〜（８）のすべてに制御電圧を印加する状態から始めて、電極（８）から遠いほうの電極１０から順に制御電圧の印加を停止する。したがって、非投光期間において電極（３）〜（８）に集積された電荷１２は、電極（８）に対応して形成されたポテンシャル井戸１１に向かって集められ、電極（８）に対応して形成されたポテンシャル井戸１１に保持される。また、この間には、投光期間に生成された電荷１２は、電極（１）に対応して形成されたポテンシャル井戸１１に保持される。
【００５２】
以上のことから、投光期間の電荷を集積するときには、投光期間においてポテンシャル井戸１１の面積を大きくして電荷を集積し、非投光期間において電荷を保持領域に保持する。また、非投光期間の電荷を集積するときには、非投光期間においてポテンシャル井戸１１の面積を大きくして電荷を集積し、投光期間において電荷を保持領域に保持する。
【００５３】
上述のように、第１の期間である投光期間には、電極（１）〜（６）に制御電圧を印加してポテンシャル井戸１１を形成するとともに、このポテンシャル井戸１１に電荷を集積する。さらに、ポテンシャル井戸１１の面積を縮小することにより、ポテンシャル井戸１１に集積された電荷を電極（１）に対応する保持領域に移動させる。
【００５４】
一方、第２の期間である非投光期間には、電極（３）〜（８）に制御電圧を印加してポテンシャル井戸１１を形成するとともに、このポテンシャル井戸１１に電荷を集積する。さらに、ポテンシャル井戸１１の面積を縮小することにより、ポテンシャル井戸１１に集積された電荷を電極（８）に対応する保持領域に移動させる。
【００５５】
ところで、電極（１）〜（８）には、図２に示すタイミングで制御電圧が印加される。図２（ａ）は、クロック信号を計数するカウンタの動作を示し、図２（ｂ）は、発光源１から対象空間への投光と非投光とのタイミングを示している。カウンタは投光制御部４に設けられており、クロック信号の一定周期（図示例では８周期）ごとに出力を反転させ、図２（ｂ）のように、投光期間と非投光期間との長さの等しい投光信号を生成する。ただし、投光期間と非投光期間との長さは互いに異ならせることが可能であり、またクロック信号の８周期分ではなく、適宜の周期に設定することが可能である。
【００５６】
図２（ｃ）〜（ｊ）は、各電極（１）〜（８）の電圧変化を示しており、電圧値は、電極１０に制御電圧を印加する状態（上位置）と、電極１０に制御電圧を印加しない状態（下位置）との２値になっている。隣り合う各一対の電極（１）〜（６）の一方の制御電圧を変化させてから他方の制御電圧を変化させるまでの時間間隔Ｔ１は、クロック信号の１周期Ｔ０よりも短くなるように設定している。たとえば、クロック信号を１０ＭＨｚとし、時間間隔Ｔ１を１ｎｓとする設定が可能である。
【００５７】
この動作により、ポテンシャル井戸１１（図４参照）に電荷１２を集積する状態から電荷１２を保持する状態に移行するまでの遷移期間Ｔ２は、クロック信号の１周期Ｔ０よりも短くなる。すなわち、クロック信号の８周期分（８・Ｔ０）の時間である投光期間Ｔｂと非投光期間Ｔｄとのそれぞれに占める遷移期間Ｔ２が、クロック信号の１周期Ｔ０よりも短くなる。その結果、投光期間Ｔｂと非投光期間Ｔｄとの大部分の期間を、電荷１２の移動ではなく、電荷の集積に用いることが可能になる。
【００５８】
上述のように、投光期間Ｔｂと非投光期間Ｔｄとに占める遷移期間Ｔ２の割合を小さくしたことにより、投光期間Ｔｂと非投光期間Ｔｄとの大部分の時間において、ポテンシャル井戸１１の面積を最大にして電荷１２を集積することができる。つまり、感度の高い状態で撮像することができる。したがって、遷移期間Ｔ２において制御電圧を変化させる時間間隔Ｔ１をクロック信号に同期させる場合と比較すると、同じ電荷量の出力を得るのに必要な受光量が少なくなり、投光期間Ｔｂと非投光期間Ｔｄとを短縮することが可能になる。
【００５９】
上述の動作では、印加電圧制御部５は、電極１０に印加する制御電圧を変化させる時間間隔Ｔ１を一定にしている。したがって、電極（５）（６）に制御電圧を印加している状態から電極（６）に制御電圧を印加しない状態とした後に、電極（５）に制御電圧を印加しない状態になるまでの時間間隔Ｔ１と、電極（４）（５）に制御電圧を印加している状態から電極（５）に制御電圧を印加しない状態とした後に、電極（４）に制御電圧を印加しない状態になるまでの時間間隔Ｔ１とは等しくなっている。
【００６０】
一方、図２、図４に示す動作では、電荷を保持する期間から感光部において電荷を集積する期間に移行する際には、感光部として機能するポテンシャル井戸を形成するすべての電極１０に同時に制御電圧を印加している。つまり、電荷を保持するためにポテンシャル井戸１１の面積を小さくした期間から電荷を集積するためにポテンシャル井戸１１の面積を大きくする期間に移行する際には、必要なすべての電極１０に同時に制御電圧を印加している。ただし、電極１０に印加する制御電圧の制御を容易にするために、この期間の移行においても各電極１０に順に制御電圧を印加する構成を採用してもよい（後述する動作は、制御電圧を順に印加する動作になっている）。
【００６１】
上述したタイミングで各電極１０に制御電圧を印加する印加電圧制御部５の具体的構成としては、以下に説明する構成を採用することができる。図５に示す構成では、リングオシレータ２１を用いて印加電圧制御部５を構成している。リングオシレータ２１は、遅延要素としての奇数個のＮＯＴゲート２２の入力端と出力端とを順につなぎ合わせてリング状に結合した構成を有し自励発振を行う。
【００６２】
各ＮＯＴゲート２２の出力端からは、図６（ａ）〜（ｄ）に示すように、ＮＯＴゲート２２による遅延時間分の時間間隔Ｔ１ずつ時間差を有した矩形波信号Ｓ１〜Ｓ４が出力される。このような矩形波信号Ｓ１〜Ｓ４を用いて電極１０に印加する制御電圧を制御することにより、各電極１０の制御電圧が変化する時間間隔Ｔ１をクロック信号の周期よりも短くすることができる。また、その結果、遷移期間Ｔ２が短くなる。
【００６３】
なお、矩形波信号Ｓ１〜Ｓ４はクロック信号と同期させる必要があるから、クロック信号に同期させてリングオシレータ２１により生成した矩形波信号Ｓ４とクロック生成部３から出力されるクロック信号とを位相比較部１５により比較する。位相比較部１５の出力は、各ＮＯＴゲート２２の遅延時間の調節に用いられる。すなわち、位相比較部１５の出力を用いて各ＮＯＴゲート２２に流れる電流量を調整し閾値電圧になるまでの時間を調整することにより、各ＮＯＴゲート２２での遅延時間が調節される。
【００６４】
図示例では、ＮＯＴゲート２２の出力の一部しか利用していないが、残りのＮＯＴゲート２２の出力も利用することが可能である。互いに接続した前段のＮＯＴゲート２２と後段のＮＯＴゲート２２とでは、出力が反転する関係になっているから、前段のＮＯＴゲート２２の出力が立ち下がると、上述した遅延時間後に後段のＮＯＴゲート２２の出力が立ち上がる関係になっている。ただし、後段のＮＯＴゲート２２の出力は、リングオシレータ２１から出力される矩形波信号の半周期遅れで立ち下がる。このような時間の関係を利用すれば、前段のＮＯＴゲート２２の出力と後段のＮＯＴゲート２２の出力との両方を利用することが可能になる。すなわち、電極（１）〜（８）に制御電圧を印加するタイミングの制御に、すべてのＮＯＴゲート２２の出力を用いることが可能になり、ＮＯＴゲート２２を無駄なく利用することができる。
【００６５】
リングオシレータ２１から出力される１つの矩形波信号Ｓ１は基準パルス生成部２３に入力され、図６（ｅ）のように、投光期間Ｔｂと非投光期間Ｔｄ（図６（ｊ）参照）とにおいて、それぞれクロック信号の１周期Ｔ０だけＬレベルになる基準タイミング信号Ｓ５が生成される。各電極１０に印加する制御電圧は、リングオシレータ２１の他の矩形波信号Ｓ２〜Ｓ４と基準タイミング信号Ｓ５とをデータラッチ（Ｄフリップフロップ）２４に入力することにより生成される。データラッチ２４は、制御する電極１０の相数分が設けられる。本実施形態では、８個の電極１０に異なるタイミングで制御電圧を印加するから、８個のデータラッチ２４が必要である。
【００６６】
データラッチ２４のデータ端子Ｄには基準タイミング信号Ｓ５が入力され、クロック端子には矩形波信号Ｓ２〜Ｓ４が入力される。このデータラッチ２４は立ち上がりラッチであって、矩形波信号Ｓ２〜Ｓ４の立ち上がり時におけるデータ端子Ｄの入力が出力端子Ｑから出力される。したがって、各データラッチ２４の出力Ｓ６〜Ｓ８は、図６（ｆ）〜（ｈ）のように、基準タイミング信号Ｓ５と同波形であって、基準タイミング信号Ｓ５を遅延させた信号になる。この遅延時間は、矩形波信号Ｓ１に対する各矩形波信号Ｓ２〜Ｓ４の時間差に相当する時間になる。
【００６７】
ところで、投光期間Ｔｂと非投光期間Ｔｄとでは、電極１０に制御電圧を印加する順序が逆になる。そこで、投光期間Ｔｂおよび非投光期間Ｔｄを規定する投光信号（図６（ｊ）参照）を適宜時間（図示例ではクロック信号の１周期分）だけ遅延させた選択信号ＳＥＬを生成し、データラッチ２４のクロック端子に入力する矩形波信号Ｓ２〜Ｓ４を選択する。すなわち、リングオシレータ２１から出力される矩形波信号Ｓ２〜Ｓ４のうちで選択すべき２信号ずつをセレクタ２５の入力とし、各セレクタ２５の２入力のうちの一方を選択信号ＳＥＬにより選択してセレクタ２５の出力とするのである。
【００６８】
たとえば、図４の最上段のセレクタ２５には、矩形波信号Ｓ２〜Ｓ４のうちで基準タイミング信号Ｓ５を生成する矩形波信号Ｓ１との時間差が最小である矩形波信号Ｓ２と最大である矩形波信号Ｓ４とを入力する。また、次段のセレクタ２５には、矩形波信号Ｓ１との時間差が２番目に小さい矩形波信号と２番目に大きい矩形波信号とを入力する。そして、最下段のセレクタ２５では、矩形波信号Ｓ１との時間差が最大である矩形波信号Ｓ４と最小である矩形波信号Ｓ２とを選択できるようにする。
【００６９】
各セレクタ２５への入力をこのように組み合わせることにより、選択信号ＳＥＬを用いて、各データラッチ２４のクロック端子に入力する矩形波信号Ｓ２〜Ｓ４の順番を入れ替えることができる。すなわち、最上段のセレクタ２５と最下段のセレクタ２５とには、同じ矩形波信号Ｓ２，Ｓ４が入力されるが、互いに異なる矩形波信号Ｓ２，Ｓ４が出力される関係となるように接続関係を設定する。他のセレクタ２５についても同様である。
【００７０】
ところで、リングオシレータ２１およびデータラッチ２４に代えて、図８（ａ）のように接続したバッファ２７の出力電圧を各電極１０にそれぞれ印加する遅延信号生成部２６を採用してもよい。図示例では、３個の電極１０に制御電圧を印加するために３個のバッファ２７を設け、各バッファ２７の出力電圧をそれぞれ異なる電極１０に印加する構成にしている。
【００７１】
遅延信号生成部２６には、図７に示すように、クロック生成部３から出力されたクロック信号を用いて基準パルス生成部２３が生成したタイミング信号が入力される。このタイミング信号は、図６（ｅ）に示した基準タイミング信号Ｓ５と同様に、投光期間Ｔｂと非投光期間Ｔｄとにおいて、それぞれクロック信号の１周期分だけＬレベルになる信号を用いればよい。
【００７２】
タイミング信号が入力される第１のバッファ２７の出力は第２のバッファ２７の入力になり、さらに、第２のバッファの出力は第３のバッファの入力となるように、各バッファ２７は、入力と出力とが順に接続されている。したがって、図８（ａ）の上段のバッファ２７の出力は１個のバッファ２７を通過した信号になるのに対して、中段のバッファ２７の出力は２個のバッファ２７を通過した信号になり、下段のバッファ２７の出力は３個のバッファ２７を通過した信号になる。その結果、上段のバッファ２７の出力に対して中段のバッファ２７の出力は遅延され、中段のバッファ２７の出力に対して下段のバッファ２７の出力は遅延されることになる。したがって、この構成によっても、図５に示したデータラッチ２４の出力と同様の関係の出力が得られる。
【００７３】
また、図８（ｂ）のように、遅延信号生成部２６として、入力端を共通に接続した複数個のバッファ３１を設け、各バッファ３１の出力端にそれぞれ容量が異なるコンデンサＣ１〜Ｃ３を接続した構成を採用してもよい。各電極１０には各コンデンサＣ１〜Ｃ３の端子電圧をそれぞれ印加する。この構成を採用することによってもクロック信号の周期よりも短い時間差を付与することが可能である。この構成では、コンデンサＣ１〜Ｃ３の容量が大きいほど立ち下がりが遅れる。したがって、Ｃ１＜Ｃ２＜Ｃ３の関係にしておけば、基準となる電圧の立ち下がりに対して、コンデンサＣ１の端子電圧が最初に立ち下がり、次にコンデンサＣ２の端子電圧が立ち下がり、最後にコンデンサＣ３の端子電圧が立ち下がる。
【００７４】
図８（ａ）（ｂ）に示した構成を採用すると、リングオシレータ２１を用いる場合に比較すると、回路構成が簡単になる。また、図８（ａ）（ｂ）に示す構成の遅延信号生成部２６を採用する場合には、遅延信号生成部２６の後段にセレクタ２５を設け、選択信号ＳＥＬ（図６参照）により、遅延信号生成部２６の出力電圧を各電極１０に印加する順序を選択する必要がある。
【００７５】
ところで、図５に示した構成あるいは図８に示した構成において、電極１０に制御電圧を印加するには、電圧のレベルシフトやインピーダンスの調整のためにドライバを介在させる必要がある。ドライバは、遅延信号生成部２６の後段に設ける場合と前段に設ける場合とがある。このようなドライバの特性にばらつきがあると、電極１０に印加される制御電圧の順序関係に乱れが生じる可能性がある。
【００７６】
いま、隣接する電極１０に制御電圧を印加するタイミングを決める信号をＳｎ，Ｓｎ＋１とする。また、図９に示すように、各信号Ｓｎ，Ｓｎ＋１に対応する制御電圧を電極１０に印加するために一対のドライバ２８を設けているものとする。電極１０に印加する制御電圧の順序関係の乱れを防止するために、両ドライバ２８の出力の位相差を検出する位相比較部２９を設けて位相差を検出している。図９（ａ）に示す構成では、検出された位相差を一定に保つように各ドライバ２８に入力する電圧のタイミングをタイミング調整部３０により調整している。
【００７７】
図９（ａ）に示す構成は、隣接する一対の電極１０に制御電圧を印加する一対のドライバ２８の入力側にともにタイミング調整部３０を設け、位相比較部２９が両タイミング調整部３０に対して位相の調整を指示する構成になっている。これに対して、図９（ｂ）に示すように、隣接する一対の電極１０に制御電圧を印加する一対のドライバ２８の一方の入力側にのみタイミング調整部３０を設けてもよい。この構成では、一方のドライバ２８の出力を基準に用いて他方のドライバ２８の出力のタイミングを調整することになるから、タイミングの調整が容易である。
【００７８】
図９（ａ）に示す構成を採用した場合には、タイミング調整部３０は電極１０と同じ個数が必要であり、また各位相比較部２９には２出力が必要になる。これに対して、図９（ｂ）に示す構成を採用すれば、タイミング調整部３０は電極１０の個数よりも１個少なくなり、しかも、位相比較部２９も１出力でよいから構成が簡単になる。
【００７９】
なお、図１０に示すように、各電極１０に対応したドライバ２８ごとに、入力電圧とドライバ２８の出力との位相差を調整する構成を採用してもよい。この構成では、位相比較部２９において入力電圧とドライバ２８の出力電圧との位相差を検出し、位相比較部２９では検出した位相差が一定に保たれるようにタイミング調整部３０を制御する。
【００８０】
この構成によれば、入力電圧に対してドライバ２８の出力電圧の位相が一定に保たれるから、各電極１０に対応する入力電圧の順序関係が正しければ、ドライバ２８の出力も同じ順序関係が維持されることになる。
【００８１】
ところで、ポテンシャル井戸１１の面積を時間経過に伴って縮小する場合、ポテンシャル井戸１１の面積が小さくなるに従って単位面積あたりの電荷量が増加するため拡散容量の影響による電荷のあふれが起こりやすくなると考えられる。この理由から、ポテンシャル井戸１１の面積が小さくなるほど時間間隔Ｔ１を長くすることで電荷のあふれを防ぐ事が望ましい。
【００８２】
そこで、ポテンシャル井戸１１の面積が比較的大きい間は時間間隔Ｔ１を短くし、ポテンシャル井戸１１の面積が小さくなると時間間隔Ｔ１を長くして電荷１２の取りこぼしを防止する動作を採用してもよい。言い換えると、ポテンシャル井戸１１の面積を時間経過に伴って縮小させる際に、制御電圧を印加する電極１０の個数を減少させるのに従って、電極１０のそれぞれに制御電圧を印加する時間間隔を長くするのである。この動作を実現するには、図５の構成であればＮＯＴゲート２２の個数を調節すればよく、図８（ａ）の構成であればバッファ２７の個数を調節し、図８（ｂ）の構成であればコンデンサの容量を調節する。
【００８３】
上述した実施形態では、発光源１から対象空間に投光している投光期間と、発光源１から投光していない非投光期間とを設ける動作を説明した。上述した電荷結合素子は、撮像素子２により撮像した画像から対象空間に存在する物体までの距離を算出する装置にも用いることができる。すなわち、発光源１を変調信号により駆動して発光源１から強度を変調した変調光を対象空間に投光し、上述した電荷結合素子を撮像素子２に用いると、変調信号における規定の複数の位相に対応するタイミングで撮像した画像を得ることができる。これらの画像を用いることにより、対象空間に存在する物体までの距離を算出することができる。この構成では、算出した距離値を画素値とした距離画像を生成することができる。
【００８４】
すなわち、撮像素子２の受光面上の各位置における受光強度は、変調光の強度変化に応じて変化するから、撮像素子２での受光量を変調光に同期するタイミングで求めることにより、変調光の投光から受光までの位相差を求めることができる。変調光の周波数は既知であり、位相差を時間差に変換することができるから、結果的に物体までの距離を求めることができる。このように、強度を変調した変調光を用いて光の飛行時間を求めるＴＯＦ（Ｔｉｍｅ  Ｏｆ  Ｆｌｉｇｈｔ）法により物体までの距離が求められる。
【００８５】
上述の構成では、投光期間と非投光期間とに集積した電荷を保持電極となる電極（１）（８）に対応した保持領域に振り分け、各電荷を各保持領域にそれぞれ保持させている。一方、距離画像を生成する場合は、変調信号に同期する２つの位相に対応するタイミングで集積した電荷を各保持領域に振り分けて保持することが可能である。
【００８６】
たとえば、変調光の強度変化が正弦波状である場合に、変調信号の位相が０度、９０度、１８０度、２７０度である４種類のタイミングで対象空間を撮像するとすれば、これらの４種類のタイミングで撮像した画像により物体までの距離を求めることができる。上述した電荷結合素子を撮像素子２に用いると、４種類のタイミングのうちの２種類ずつのタイミングの電荷を、異なる保持領域に保持することが可能になる。つまり、いずれか２種類の位相において、それぞれポテンシャル井戸１１の面積を大きくする期間を設けて電荷を集積し、その後、各位相において集積した電荷を電極（１）（８）に対応した保持領域にそれぞれ保持することができる。この動作により、２種類のタイミングで集積した電荷が撮像素子２に保持されるから、４種類のタイミングで集積した電荷を撮像素子２から読み出すために、電荷を２回読み出せばよいことになり、撮像素子２から電荷を読み出す回数を半減することができる。
【００８７】
撮像素子２から読み出した電荷を用いて距離画像を生成する処理は、図３に示した画像生成部６が行う。したがって、距離画像を生成して空間情報を検出する処理装置は、上述した濃淡差分画像を生成する場合と同様に、クロック生成部３と印加電圧制御部５とにより構成される駆動装置と、投光制御部４と、画像生成部６と、判定部７とにより構成される。この処理装置は、発光源１および撮像装置２と併せて用いることにより、距離画像から空間情報を検出する空間情報検出装置を構成する。
【００８８】
なお、上述した実施形態では、印加電圧制御部５において、クロック信号に同期して生成した基準タイミング信号を遅延させることにより、電極に印加する制御電圧を生成しているが、クロック信号を遅延させることにより制御電圧を生成してもよい。
【００８９】
たとえば、クロック信号を遅延要素により遅延させて遅延時間の異なる複数の遅延クロック信号を生成し、クロック信号と遅延クロック信号とをそれぞれ異なる信号生成部に入力することにより、矩形波信号Ｓ５からＳ８に相当する信号を生成することができる。信号生成部は、たとえばカウンタと信号生成回路からなり、信号生成回路は、カウンタ出力を元に信号生成部の出力がＨレベルになる期間とＬレベルになる期間をそれぞれ設定する。この構成では、信号生成部から出力される矩形波信号は、遅延要素によるクロックの遅延時間だけずれることになる。すなわち、上述した矩形波信号Ｓ６からＳ８に相当する信号を生成することができる。
【符号の説明】
【００９０】
１  発光源
２  撮像素子
３  クロック生成部
４  投光制御部
５  印加電圧制御部
６  画像生成部
７  判定部
１０  電極
１１  ポテンシャル井戸
１２  電荷
１３  素子形成層
１４  絶縁層
２１  リングオシレータ
２２  ＮＯＴゲート（遅延要素）
２９  位相比較部
３０  タイミング調整部
【図１】
0005629134.tif 000002
【図２】
0005629134.tif 000003
【図３】
0005629134.tif 000004
【図４】
0005629134.tif 000005
【図５】
0005629134.tif 000006
【図６】
0005629134.tif 000007
【図７】
0005629134.tif 000008
【図８】
0005629134.tif 000009
【図９】
0005629134.tif 000010
【図１０】
0005629134.tif 000011
【図１１】
0005629134.tif 000012