(57)【特許請求の範囲】
【請求項１】
半導体チップが埋設された封止樹脂層を有する半導体パッケージの製造方法であって、
支持基板上に、パッド形成面を上向きにして半導体チップを配置する工程と、
前記半導体チップの前記パッド形成面および側面を直接被覆することによって該半導体チップが覆われるように、前記支持基板上に封止樹脂層を形成する工程と、
前記半導体チップのパッドの上面が表出して該パッドの上面と前記封止樹脂層の一方の面とが面一になるまで、前記封止樹脂層の上部を研磨する工程と、
前記封止樹脂層の上部を研磨する工程の後に、前記封止樹脂層上に絶縁層を形成する工程と、
前記絶縁層に、前記パッドの上面を底面に露出する開口部を形成する工程と、
前記絶縁層上に、前記開口部内に設けたビアにより前記パッドに接続される配線層を形成する工程と、
前記絶縁層上に、前記配線層において外部接続用パッドとなる部分を露出するソルダーレジスト膜を形成する工程と、
前記配線層を形成する工程の後の前記ソルダーレジスト膜を形成する工程の後に、前記支持基板を除去する工程と、
前記半導体チップの背面を、前記封止樹脂層の他方の面から露出させる工程と、を備えること
を特徴とする半導体パッケージの製造方法。
【請求項２】
前記絶縁層と前記配線層とを複数積層して、最上層の配線層に、前記外部接続用パッドおよび前記ソルダーレジスト膜を形成する工程を備えること
を特徴とする請求項１記載の半導体パッケージの製造方法。
【請求項３】
前記絶縁層、前記配線層、および前記ソルダーレジスト膜を合わせた厚さが、前記封止樹脂層の厚さより薄いこと
を特徴とする請求項１または請求項２記載の半導体パッケージの製造方法。
【請求項４】
前記封止樹脂層は、モールド樹脂を用いて形成されること
を特徴とする請求項１〜３のいずれか一項記載の半導体パッケージの製造方法。
【請求項５】
前記支持基板は金属を用いて形成され、前記支持基板を除去する工程はエッチングによって行われること
を特徴とする請求項１〜４のいずれか一項記載の半導体パッケージの製造方法。
【請求項６】
前記支持基板上に、固定用材料を介して半導体チップが配置され、
前記支持基板を除去する工程の後に、前記固定用材料を除去する工程を備えること
を特徴とする請求項１〜５のいずれか一項記載の半導体パッケージの製造方法。
【請求項７】
前記固定用材料は樹脂を用いて形成され、前記固定用材料を除去する工程は研磨によって行われること
を特徴とする請求項６記載の半導体パッケージの製造方法。
【請求項８】
パッドを有する半導体チップと、
前記半導体チップのパッド形成面と側面周囲を直接被覆し、且つ、前記パッドの上面を露出する一方の面を有する封止樹脂層と、
前記封止樹脂層の一方の面上に設けられた絶縁層と、
前記絶縁層に設けられ、前記パッドの上面を底面に露出する開口部と、
前記絶縁層上に設けられ、前記開口部内に設けられたビアにより前記パッドに接続された配線層と、
前記配線層上に設けられ、前記配線層において外部接続用パッドとなる部分を露出するソルダーレジスト膜と、を備え、
前記パッドの上面と前記封止樹脂層の一方の面とが同一の平坦面に形成されており、
前記半導体チップの背面が、前記封止樹脂層の他方の面側に露出していること
を特徴とする半導体パッケージ。
【請求項９】
前記封止樹脂層が基板状に形成され、該封止樹脂層上に前記絶縁層と前記配線層とが複数積層され、最上層の配線層に、前記外部接続用パッドおよび前記ソルダーレジスト膜が設けられていること
を特徴とする請求項８記載の半導体パッケージ。
【請求項１０】
前記絶縁層、前記配線層、および前記ソルダーレジスト膜を合わせた厚さが、前記封止樹脂層の厚さより薄いこと
を特徴とする請求項８または請求項９記載の半導体パッケージ。
【請求項１１】
前記封止樹脂層は、モールド樹脂を用いて形成されていること
を特徴とする請求項８〜１０のいずれか一項記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージとその製造方法に関し、さらに詳細には、半導体チップを内蔵する半導体パッケージとその製造方法に関する。
【背景技術】
【０００２】
現在、半導体チップ等の半導体装置を用いた電子機器の高性能化が進められており、基板へ半導体チップを実装する場合の高密度化や、また半導体チップを搭載した基板の小型化、省スペース化等が求められている。
【０００３】
このため、半導体チップが埋め込まれたいわゆるチップ内蔵型の半導体パッケージとして、様々な構造が提案されている。また、このようなチップ内蔵型の半導体パッケージの製造方法に関しても、様々な技術が提案されている（特許文献１、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第０２／１５２６６号パンフレット
【特許文献２】国際公開第０２／３３７５１号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、本願出願人において試作・検討を行った半導体パッケージ１０１の製造方法について説明する。
当該半導体パッケージの製造方法は、先ず、図１１に示すように、厚さ０．２〜０．５［ｍｍ］程度の銅（Ｃｕ）板を用いて形成された支持基板１０２上に、ロールラミネート法等により樹脂材料（例えば、エポキシ樹脂等）からなるシート状の固定用材料１０３を設ける工程を実施する。
【０００６】
次いで、図１２に示すように、支持基板１０２上に固定用材料１０３を介して、アクティブ面１０４ａを下向きにして半導体チップ１０４を配置する工程を実施する。通常、マウンターを用いて配置を行う。
【０００７】
次いで、図１３に示すように、半導体チップ１０４が覆われるように、支持基板１０２上にモールド樹脂を用いて絶縁層１０６を形成する工程を実施する。
【０００８】
次いで、図１４に示すように、塩化第二銅水溶液を用いるエッチング法等によって支持基板１０２を除去する工程を実施する。その後、固定用材料１０３を除去する工程を実施する。
【０００９】
次いで、図１５に示すように、半導体チップ１０４のアクティブ面１０４ａ側に配線層および絶縁層を多層に積層する工程（ビルドアップ工程）を実施する。
【００１０】
しかし、上記の製造方法の場合、図１３により説明する工程において、加熱環境下で圧力が加えられることに起因して、固定用材料（ボンディングシート）１０３と仮搭載している半導体チップ１０４のパッド１０５との間にモールド樹脂が染み込む課題が生じていた。すなわち、当該部位にモールド樹脂が染み込むと、パッド１０５の表面１０５ａ上の残渣となってしまうため、ビルドアップ工程を実施するときにパッド１０５と配線層１１１（ここではビア１１１ａ）とを接続する妨げとなって、当該接続箇所における導通不良を発生させる原因となっていた。しかし、染み込む量や面積をコントロールすることは困難であった。
【００１１】
また、図１５により説明するビルドアップ工程を実施する際に、半導体チップ１０４を支持する層が絶縁層１０６のみとなってしまうため、同工程中（特に搬送時等）において反りが生じ易い課題があった。
【００１２】
また、モールド樹脂によって半導体チップ１０４を埋め込む構造であるため、絶縁層１０６の厚さを薄く形成することができなかった（図１５参照）。
【００１３】
上記事情に鑑み、本発明は、パッドと配線層との接続不良の発生防止と、製造過程における半導体パッケージの反りの発生防止と、最終的に形成される半導体パッケージの薄型化とを同時に達成することが可能な半導体パッケージとその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
一実施形態として、以下に開示するような解決手段により、前記課題を解決する。
【００１５】
開示の半導体パッケージの製造方法は、半導体チップが埋設された封止樹脂層を有する半導体パッケージの製造方法であって、支持基板上に、パッド形成面を上向きにして半導体チップを配置する工程と、前記半導体チップの前記パッド形成面および側面を直接被覆することによって該半導体チップが覆われるように、前記支持基板上に封止樹脂層を形成する工程と、前記半導体チップのパッドの上面が表出して該パッドの上面と前記封止樹脂層の一方の面とが面一になるまで、前記封止樹脂層の上部を研磨する工程と、前記封止樹脂層の上部を研磨する工程の後に、前記封止樹脂層上に絶縁層を形成する工程と、前記絶縁層に、前記バッドの上面を底面に露出する開口部を形成する工程と、前記絶縁層上に、前記開口部内に設けたビアにより前記パッドに接続される配線層を形成する工程と、前記絶縁層上に、前記配線層において外部接続用パッドとなる部分を露出するソルダーレジスト膜を形成する工程と、前記配線層を形成する工程の後の前記ソルダーレジスト膜を形成する工程の後に、前記支持基板を除去する工程と、前記半導体チップの背面を、前記封止樹脂層の他方の面から露出させる工程と、を備えることを要件とする。
【発明の効果】
【００１６】
開示の半導体パッケージの製造方法によれば、半導体チップのパッドの表面上に残渣が発生することを防止でき、当該残渣に起因して半導体パッケージに発生する導通不良を防止することができる。
また、配線層および絶縁層の形成工程後まで支持基板が除去されないため、製造過程における半導体パッケージに反り、うねりが発生することを防止もしくは低減できる。
また、非常に薄い半導体パッケージの製造が可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。
【図２】本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。
【図３】本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。
【図４】本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。
【図５】本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。
【図６】本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。
【図７】本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。
【図８】本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。
【図９】本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。
【図１０】本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。
【図１１】本願出願人が試作・検討を行った半導体パッケージの製造方法を説明するための説明図である。
【図１２】本願出願人が試作・検討を行った半導体パッケージの製造方法を説明するための説明図である。
【図１３】本願出願人が試作・検討を行った半導体パッケージの製造方法を説明するための説明図である。
【図１４】本願出願人が試作・検討を行った半導体パッケージの製造方法を説明するための説明図である。
【図１５】本願出願人が試作・検討を行った半導体パッケージの製造方法を説明するための説明図である。
【発明を実施するための形態】
【００１８】
本発明の実施形態に係る半導体パッケージ１の製造方法について説明する。ここで、図１〜図１０は、半導体パッケージ１の製造工程を説明するための概略図（断面図）である。なお、後述のように、本発明では、電子部品４および絶縁層６と比較して、配線層１１および絶縁層１２が非常に薄い形状を有しているが、説明の便宜上、配線層１１および絶縁層１２を合わせた厚さを、絶縁層６よりも厚く図示している（配線層１３および絶縁層１４等についても同様）。その他にも、各図面において、説明の便宜上、実際の寸法・縮尺とは異なって図示されている部分がある。
【００１９】
先ず、図１に示すように、支持基板２を用意し、当該支持基板２の上面に固定用材料３を配設する工程を実施する。一例として、支持基板２は厚さ０．２〜０．４［ｍｍ］程度の銅（Ｃｕ）板を用いて形成される。その他にも、支持基板２として、エッチング法によって除去を行うことが可能なアルミニウム、ニッケル、鉄等からなる金属板や金属箔を用いることができる。
【００２０】
また、固定用材料３は、樹脂材料（例えば、エポキシ樹脂等）からなるボンディングシートであって、ロールラミネート法、真空ラミネート法等のラミネート工法によって、支持基板２上に貼付される。なお、固定用材料３として、エポキシやポリイミド等を用いた接着剤を使用することができる。
その他にも、固定用材料３として、熱剥離性接着剤（例えば、接着剤中に所定温度の加熱により膨張する発泡剤が含有されたもの）を使用しても良い（効果については後述）。
【００２１】
次いで、図２に示すように、支持基板２上に固定用材料３を介して、アクティブ面４ａを上向きにして電子部品４を配置する工程を実施する。一例として、電子部品４を配置した後、キュアを行うことで、固定用材料３が硬化して電子部品４が支持基板２に対して固定されるため、以降の製造工程中において電子部品４の位置ズレが発生することを防止できる。なお、キュアを行う際の例として、大気中において、温度１７０〜１９０［℃］程度、時間３０〜６０［分］程度の条件下で行われる。
【００２２】
ここで、電子部品４が半導体チップの場合を例に挙げて説明する。なお、電子部品４として、半導体チップ以外のものも当然に使用可能である。
電子部品（半導体チップ）４は、アクティブ面（パッド形成面）４ａに、ビア等（詳細は後述）と電気的な接続を行うためのパッド５が設けられている。また、一例として、パッド５は、半導体チップ４の回路に接続された平坦なアルミパッド上に、銅（Ｃｕ）を用いて形成される。
一例として、半導体チップ４の形状は、例えば、厚さ７５〜５００［μｍ］程度（本実施形態では、３７５［μｍ］程度）、外形１２［ｍｍ］×１２［ｍｍ］程度である。また、パッド５の形状は、直径１１０［μｍ］程度、高さ１０〜３０［μｍ］程度（本実施形態では、２５［μｍ］程度）の円柱形状である。
【００２３】
次いで、図３に示すように、半導体チップ４が覆われるように、支持基板２上にモールド樹脂を用いて絶縁層（封止樹脂層）６を形成する工程を実施する。その後、キュアを行うことによって、モールド樹脂を硬化させる。これにより、半導体チップ４の側面が絶縁層（封止樹脂層）６で被覆されると共に、半導体チップ４のアクティブ面（パッド形成面）４ａ上にも絶縁層（封止樹脂層）６が設けられる。一例として、半導体パッケージ１として完成したときに、半導体チップ４側面周囲部分の絶縁層（封止樹脂層）６の幅が、０．２〜６［ｍｍ］程度（本実施形態では、１．５［ｍｍ］程度）となる。これにより、半導体チップ４側面周囲の絶縁層（封止樹脂層）６上に配線層や外部接続用のパッドを設けることができ、半導体パッケージの多端子化に対応可能である。
また、本実施形態においては、モールド樹脂には、フィラー（例えば、二酸化ケイ素）が含有された樹脂材料（本実施形態では、エポキシ樹脂）が用いられる。例えば、フィラー含有率は、５０〜８０［ｗｔ％］程度である。また、キュアを行う際の例として、大気中において、温度２００［℃］程度、時間６０［分］程度の条件下で行われる。
なお、絶縁層（封止樹脂層）６を形成する方法としては、トランスファーモールドや、インジェクションモールド、ポッティング等の各種方法を用いることができる。
【００２４】
次いで、図４に示すように、半導体チップ４のパッド５の上面５ａが表出（露出）するまで、絶縁層６の上部を研磨する工程を実施する。当該研磨工程は、一例として、研削あるいは研磨の機械的な処理方法によって行われる。ここで、絶縁層６の厚さは、半導体チップ４の厚さに応じて変化するが、例えば、厚さ８５〜５３０［μｍ］程度（本実施形態では、４００［μｍ］程度）であり、半導体チップ４のアクティブ面（パッド形成面）４ａ上には、厚さ１０〜３０［μｍ］程度（本実施形態では、２５［μｍ］程度）の絶縁層（封止樹脂層）６が形成される。半導体チップ４のアクティブ面４ａを絶縁層（封止樹脂層）６により確実に保護することができるため好適である。
このとき、絶縁層６の上面（研磨面）とパッド５の上面５ａとが、略同一の平坦面（面一）に形成されると、後工程において、精度良く配線層１１および絶縁層１２を積層できるため好適である。
なお、上記研磨工程の後に、さらに、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法もしくはエッチング法によって、パッド５の上面５ａを平滑にする工程を追加しても良い。
【００２５】
次いで、絶縁層６の上に、層間接続を行うビア１１ａと配線パターン１１ｂとにより構成される配線層１１と絶縁層１２とを形成する工程を実施する。本発明では、絶縁層６を基体として、その上に薄い膜状に配線層１１と絶縁層１２とが積層される構造を有する。例えば、配線パターン１１ｂは、厚さ３［μｍ］程度であり、絶縁層１２は、厚さ６〜７［μｍ］程度である。
先ず、図５に示すように、絶縁層６の上に、スクリーン印刷法、樹脂フィルムのラミネート、もしくは塗布法等により、エポキシやポリイミド等の感光性樹脂材料よりなる絶縁層１２を形成する。次に、この絶縁層１２に対してマスクパターン（不図示）を介して光線を照射し露光・現像させることでパターニングを行い、当該絶縁層１２におけるビア１１ａの形成予定位置（ここでは、図５に示すように、パッド５の上方位置等）に、パッド５の上面５ａが底面に露出するように開口部１１ｃを形成する。次に、キュアを行い、絶縁層１２を硬化させる。
なお、他の方法として、非感光性のエポキシやポリイミド等の絶縁樹脂により絶縁層１２を形成し、レーザ加工によりビア１１ａ用の開口部１１ｃを形成しても良い（後述の絶縁層１４およびビア１３ａに関しても同様）。
【００２６】
次に、絶縁層１２上にスパッタ法によりシード層を形成する（不図示）。このとき、開口部１１ｃの内壁面を含めてシード層を形成する。一例として、シード層はチタン（Ｔｉ）／銅（Ｃｕ）の二層で、厚さ５０［ｎｍ］／５００［ｎｍ］程度に形成する（銅（Ｃｕ）が表面となるように形成する）。なお、無電解銅めっき法によりシード層を形成してもよい。
【００２７】
次に、シード層上に、めっきレジストを形成し、露光・現像により配線パターン１１ｂの形成位置のシード層を露出させるめっきレジストパターンを形成する。
次いで、シード層からの給電により電解銅めっきを施し、めっきレジストパターンから露出するシード層上に銅めっきを析出させる。この際、ビア用の開口部内を銅めっきで充填する。
次いで、めっきレジストの除去と、めっきレジスト除去により露出した部分のシード層の除去を行い、ビア１１ａと配線パターン１１ｂからなる配線層１１を形成する。
なお、上記の方法（セミアディティブ法）に代えて、サブトラクティブ法等、他の方法で配線層１１を形成しても良い。
【００２８】
このように、図５、図６により説明した工程を備えて、配線層１１および絶縁層１２が形成され、当該配線層１１と半導体チップ４のパッド５（ここでは上面５ａ）とが接続される。
【００２９】
上記の通り、絶縁層（封止樹脂層）６は、封止性の向上等を目的としてフィラー等が含有されているため、その上に直接、配線層を形成した場合、絶縁層（封止樹脂層）６との密着性が必ずしも良好ではなく、配線パターンの剥離等の問題が生じ得る。しかし、本発明では、絶縁層（封止樹脂層）６上に絶縁層１２を形成し、この絶縁層１２上に配線層１１を形成するため、絶縁層１２上に密着性良く配線層１１を形成することができる。
【００３０】
次いで、図７に示すように、前述の図５、図６により説明した工程と同様の形成工程を所定回数繰り返して、所定の多層構造となるように、順次、配線層１３、・・・と絶縁層１４、・・・とを積層する工程（ビルドアップ工程）を実施する。
ここで、一例として、配線層１３以降を形成する工程は、配線層１１を形成する工程と同様であり、絶縁層１４以降を形成する工程は、絶縁層１２を形成する工程と同様である。なお、本実施形態では、配線パターン１３ｂは、厚さ１０［μｍ］程度であり、絶縁層１４は、厚さ１０［μｍ］程度である。
【００３１】
次いで、図８に示すように、印刷等の方法を用いて最上層にソルダーレジスト膜１６を形成する工程を実施する。このとき、配線層１３の一部分を露出する開口部を有するように形成する。当該開口部から露出する配線層１３の一部分が、外部接続用のパッドとなる。一例として、当該パッドの直径は３００［μｍ］程度であり、ソルダーレジスト膜１６の厚さは２０［μｍ］程度である。なお、当該パッド部分に、表面保護層として、無電解めっきによりニッケル（Ｎｉ）めっき層と金（Ａｕ）めっき層を、この順に設けても良い。
ここで、配線層１３に設けた外部接続用のパッドは、当該パッドにはんだボールやリードピンを接続して外部接続端子としても良く、あるいは、当該パッド自体を外部接続端子としても良い。
【００３２】
次いで、図９に示すように、多層構造の最下層を構成している支持基板２を除去する工程を実施する。一例として、本実施形態においては、支持基板２は銅を用いて形成されているため、例えば塩化第二銅水溶液を用いるエッチング法によって除去を行う。
【００３３】
次いで、図１０に示すように、支持基板２が除去されたことによって最下面に露出した固定用材料３を除去する工程を実施する。これにより、絶縁層（封止樹脂層）６が基板状（平板状）に形成される。また、半導体チップ４の背面が絶縁層（封止樹脂層）６の裏面側に露出するように形成される。さらに、半導体チップ４の背面と絶縁層（封止樹脂層）６の裏面とが面一の平坦面に形成される。よって、半導体パッケージ１の薄型化および放熱性向上が図られる。
一例として、エポキシ樹脂を用いて形成された固定用材料３を除去する工程は研磨（研削、研磨、ＣＭＰ等）によって行われる。ちなみに、固定用材料３は、モールド樹脂と比較すれば、極めて研磨が容易である。
【００３４】
なお、別の方法として、固定用材料３に熱剥離性接着剤が使用されている場合には、図８に示す工程後に、所定温度に加熱することによって固定用材料３の接着性が消失し、半導体チップ４および絶縁層６と固定用材料３との界面から、半導体パッケージ１と固定用材料３および支持基板２とが分離し、容易に半導体パッケージ１を得ることができる。
【００３５】
以上説明した工程を備えて、本発明に係る半導体パッケージ１の製造が行われる。
なお、本実施形態においては、実際は、支持基板２上に複数の半導体チップ４を搭載して、上記工程を実施し、支持基板２および固定用材料３を除去後、少なくとも一つの半導体チップ４を含むように絶縁層６、１２、１４、・・・、およびソルダーレジスト膜１６を切断して、一度に複数個の半導体パッケージ１を得ている。
一例として、半導体パッケージ１は、平面形状が矩形の基板状（平板状）であり、その寸法は、幅１５［ｍｍ］×奥行き１５［ｍｍ］×厚さ０．４４［ｍｍ］程度である。
また、半導体パッケージ１は、全ての配線層１１、１３、・・・、絶縁層１２、１４、・・・、およびソルダーレジスト膜１６を合わせた厚さが、絶縁層（封止樹脂層）６と比較して、非常に薄い形状を有している。
【００３６】
以上の通り、開示の半導体パッケージとその製造方法によれば、パッド上面が表出するまで研磨する工程により、あるいは当該工程と共にパッド上面を研磨する工程が追加されて、パッド上面に残渣が無い状態を生じさせることができる。したがって、その後、配線層の形成工程を実施するに際し、パッドと配線層との接続を良好に行うことができ、導通不良の発生を防止することができる。
【００３７】
また、パッド上面が表出するまで研磨する工程によって、パッド上面とモールド樹脂からなる絶縁層の上面とが高精度の平坦面として得られる。したがって、当該平坦面を基礎として、ビルドアップ工程によって形成される多層構造を有する半導体パッケージの各層を高精度に積層することが可能となる。
【００３８】
剛性の高い金属材料からなる支持基板を有した状態で、製造工程（特に、ビルドアップ工程）を実施することが可能となるため、製造工程中に半導体パッケージにおいて反り、うねりの発生を防止することができる。このことは、半導体パッケージにおけるクラック発生防止の観点からも有効である。その一方で、銅を用いた支持基板は、除去工程も容易である。
【００３９】
また、最終的に、半導体パッケージから支持基板を除去することが可能であり、除去された支持基板と半導体チップとの間にはモールド樹脂からなる絶縁層が形成されないため、半導体パッケージの薄型化が可能である。一例として、これまでの製造方法に対して、２００［μｍ］程度の薄型化が可能という顕著な効果が得られる。
さらに、固定用材料の除去も可能であるため、半導体パッケージのより一層の薄型化が可能となる。
【００４０】
また、アクティブ面に設けられるパッドの周囲がモールド樹脂のみで覆われているため、従来、パッドとビアとの接続部において課題とされたクラック発生を解決することが可能となる。
【００４１】
なお、本発明は、以上説明した実施例に限定されることなく、本発明を逸脱しない範囲において種々変更可能であることは言うまでもない。特に、電子部品として半導体チップを例に挙げて説明したが、これに限定されるものではない。
【符号の説明】
【００４２】
１、１０１  半導体パッケージ
２、１０２  支持基板
３、１０３  固定用材料
４、１０４  電子部品（半導体チップ）
５、１０５  パッド
６、１２、１４、１０６、１１２、１１４  絶縁層
１１、１３、１１１、１１３  配線層
１１ａ、１３ａ、１１１ａ、１１３ａ  ビア
１１ｂ、１３ｂ、１１１ｂ、１１３ｂ  配線パターン
１６、１１６  ソルダーレジスト膜
【図１】
0005581519.tif 000002
【図２】
0005581519.tif 000003
【図３】
0005581519.tif 000004
【図４】
0005581519.tif 000005
【図５】
0005581519.tif 000006
【図６】
0005581519.tif 000007
【図７】
0005581519.tif 000008
【図８】
0005581519.tif 000009
【図９】
0005581519.tif 000010
【図１０】
0005581519.tif 000011
【図１１】
0005581519.tif 000012
【図１２】
0005581519.tif 000013
【図１３】
0005581519.tif 000014
【図１４】
0005581519.tif 000015
【図１５】
0005581519.tif 000016