(57)【特許請求の範囲】
【請求項１】
パルス幅変調信号によりスイッチング素子をオン・オフ制御し、入力電圧を所望する出力電圧に変換するスイッチング電源装置であって、
外部からの動作指令を受信する通信インターフェース回路と、出力電圧設定部によって設定された分圧比により出力電圧を分圧した出力電圧の検出値と基準電圧との誤差電圧をデジタル誤差信号に変換するＡＤ変換回路と、前記デジタル誤差信号に基づきデジタル演算により前記スイッチング素子のオン時比率を指示するデューティー比信号を算出するコントローラと、前記デューティー比信号に応じて前記パルス幅変調信号を生成するデジタルＰＷＭ回路と、を有し、
前記通信インターフェース回路からの出力電圧切替指令により前記出力電圧設定部で設定される前記分圧比が切替られ、
前記コントローラは、前記出力電圧切替指令を受信すると、前記デジタル誤差信号からのデジタル演算を停止させ、定常状態において切替時の入力電圧から切替時の出力電圧を与える前記デューティー比である固定デューティー比を算出し、切替後のデューティー比信号の初期値に前記固定デューティー比を指示するとともに出力電圧設定値に適したデジタル演算に用いる補償係数に設定し、前記出力電圧設定部の切替動作を制御する出力電圧切替制御部を備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記コントローラは、前記デジタル誤差信号を格納する誤差レジスタと、前記補償係数を複数格納しておく記憶回路と、前記複数の補償係数から選択された補償係数を格納する係数レジスタと、前記誤差レジスタと前記係数レジスタのデータを用いて前記デジタル演算をおこなう演算回路と、を備える演算制御部と、前記出力電圧切替制御部と、を有し、
前記出力電圧切替指令を受信すると、前記デジタル演算に代り前記固定デューティー比を算出して前記デジタルＰＷＭ回路に出力するとともに、前記誤差レジスタのデータをリセットし、前記出力電圧設定値に適した補償係数を前記記憶回路から選択して前記係数レジスタに設定することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記出力電圧切替制御部は、前記演算制御部と前記出力電圧設定部の動作を制御する信号を生成する内部信号生成回路と、前記固定デューティー比を演算する固定デューティー比演算回路と、を備えたことを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
前記出力電圧切替制御部は、さらに前記入力電圧をデジタル入力電圧信号に変換するＡＤ変換回路を備え、前記デジタル入力電圧信号と前記出力電圧設定値とから前記固定デューティー比を演算することを特徴とする請求項３記載のスイッチング電源装置。
【請求項５】
前記出力電圧切替制御部は、前記固定デューティー比演算回路に代り、複数の入力電圧と複数の出力電圧に応じた複数のデューティー比を格納するデューティー比記憶回路を備え、切替時の入力電圧から切替時の出力電圧を与える前記固定デューティー比を前記デューティー比記憶回路より選択することを特徴とする請求項３または４に記載のスイッチング電源装置。
【請求項６】
パルス幅変調信号によりスイッチング素子をオン・オフ制御し、入力電圧を所望する出力電圧に変換するスイッチング電源装置であって、
外部からの動作指令を受信する通信インターフェース回路と、出力電圧設定部によって設定された分圧比により出力電圧を分圧した出力電圧の検出値と基準電圧との誤差電圧をデジタル誤差信号に変換する第１のＡＤ変換回路と、前記デジタル誤差信号に基づきデジタル演算により前記スイッチング素子のオン時比率を指示するデューティー比信号を算出するコントローラと、前記デューティー比信号に応じて前記パルス幅変調信号を生成するデジタルＰＷＭ回路と、入力電圧をデジタル入力電圧信号に変換する第２のＡＤ変換回路と、出力電流を検出し該検出値をデジタル出力電流信号に変換する第３のＡＤ変換回路と、を有し、
前記通信インターフェース回路からの出力電圧切替指令により前記出力電圧設定部で設定される前記分圧比が切替られ、
前記コントローラは、前記出力電圧切替指令を受信すると、前記デジタル誤差信号からのデジタル演算を停止させ、定常状態において切替時の入力電圧から切替時の出力電圧を与える前記デューティー比である固定デューティー比を前記デジタル入力電圧信号と前記デジタル出力電流信号と回路部品定数により既定される直流損失成分とから算出し、切替後のデューティー比信号の初期値に前記固定デューティー比を指示するものにするとともに出力電圧設定値に適したデジタル演算に用いる補償係数に設定し、前記出力電圧設定部の切替動作を制御する出力電圧切替制御部を備えたことを特徴とするスイッチング電源装置。
【請求項７】
前記コントローラは、前記デジタル誤差信号を格納する誤差レジスタと、前記補償係数を複数格納しておく記憶回路と、前記複数の補償係数から選択された補償係数を格納する係数レジスタと、前記誤差レジスタと前記係数レジスタのデータを用いて前記デジタル演算をおこなう演算回路と、を備える演算制御部と、前記出力電圧切替制御部と、を有し、
前記出力電圧切替指令を受信すると、前記デジタル演算に代り前記固定デューティー比を算出して前記デジタルＰＷＭ回路に出力するとともに、前記誤差レジスタのデータをリセットし、前記出力電圧設定値に適した補償係数を前記記憶回路から選択して前記係数レジスタに設定することを特徴とする請求項６記載のスイッチング電源装置。
【請求項８】
前記出力電圧切替制御部は、前記演算制御部と前記出力電圧設定部の動作を制御する信号を生成する内部信号生成回路と、前記直流損失成分を予め格納しておく記憶回路と、前記固定デューティー比を演算する固定デューティー比演算回路と、を備えたことを特徴とする請求項７記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子をオン・オフ制御して入力電圧を所望する出力電圧に変換するスイッチング電源装置に関し、特に、出力電圧を動的に切り替える機能を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
図９に従来の一般的なスイッチング電源装置の構成例を示す。図９に示すスイッチング電源装置１３０は、パルス幅変調（以下、ＰＷＭ（Pulse Width Modulation）という。）信号でスイッチング素子をオン・オフ制御して入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換するスイッチング電源装置の構成例であり、出力電圧Ｖｏｕｔの出力検出電圧Ｖｆｂと基準電圧Ｖｒｅｆとの誤差電圧に応じて出力を制御する制御回路１３１と、制御回路１３１の出力に応じたデューティー比（オン期間とオフ期間の比率）のパルス信号を出力するＰＷＭ回路１３２と、ＰＷＭ信号により相補的にオン・オフが制御される駆動回路Ｄｒおよび該駆動回路Ｄｒで駆動される一対のスイッチング素子であるＰチャンネルＭＯＳＦＥＴ（以下、ＰＭＯＳという。）ＱＨおよびＮチャンネルＭＯＳＦＥＴ（以下、ＮＭＯＳという。）ＱＬからなる出力回路１３３と、インダクタＬとコンデンサＣｏｕｔからなるＬＣ平滑回路１３４と、抵抗Ｒ１と抵抗Ｒ２の抵抗分圧回路からなる出力電圧設定部１３５と、から構成されており、出力電圧Ｖｏｕｔが負荷ＬＤの電源電圧となる。
【０００３】
出力電圧Ｖｏｕｔの出力検出電圧は、出力電圧設定部１３５の抵抗分圧比と基準電圧Ｖｒｅｆによって決定される。なお、図９に示すスイッチング電源装置１３０は、出力電圧が可変となるように出力電圧設定部１３５の抵抗Ｒ１を可変抵抗で構成しているが、出力電圧を設定変更する場合は、可変抵抗Ｒ１の抵抗値をその都度設定変更する必要がある。
【０００４】
次に、図１０にプロセッサや電源管理用ＩＣ等のホストからの制御信号により出力電圧を切り替え可能なスイッチング電源装置の構成例を示す。図１０に示すスイッチング電源装置１４０は、出力電圧可変用の抵抗Ｒ２を内蔵し、外付けの出力電圧設定部１４５との分圧回路を構成し、ホスト２１０からの出力電圧設定値の指令に応じて出力電圧Ｖｏｕｔを生成し出力する。
【０００５】
出力電圧設定部１４５は、直列接続される重み付けされた抵抗Ｒ１０〜Ｒ１ｍとスイッチ素子Ｑ０〜Ｑｍが並列接続されて、各スイッチ素子のオン・オフはホスト２１０からのデジタル信号で制御されるデジタル／アナログ変換回路（以下、ＤＡＣという。）から構成されている。
【０００６】
図１０に示す構成においては、ホスト２１０からの起動／停止等の各種指令をスイッチング電源装置１４０へ変換して入力するＤＡＣ１４６が必要となる場合もあり、出力電圧設定部１４５へのデジタル信号線も含め実装面積が増大する。
【０００７】
この解決策として、デジタル電源方式のスイッチング電源装置が知られている。デジタル電源方式では、デジタル通信用インターフェース（以下、通信Ｉ／Ｆという。）をスイッチング電源装置に内蔵しており、ホストからのデジタル信号の指令を直接受け取ることが可能で、スイッチング電源装置の内部で指令に応じた設定変更を行うことができる。ホストとスイッチング電源装置間には少ない端子数、通信線本数で通信を可能とするシリアル通信Ｉ／Ｆが多く用いられ、その規格としてはＩ２Ｃ（Inter-Integrated Circuit）、ＳＰＩ（Serial Peripheral Interface）、ＳＭＢｕｓ（System Management Bus）などが用いられる。
【０００８】
図１１にデジタル電源方式のスイッチング電源装置の構成例を示す。図１１に示すデジタル電源方式のスイッチング電源装置１５０は、ホスト２２０からの各種指令を受信するシリアル方式の通信I／F１５７と、通信I／F１５７で制御され基準電圧Ｖｒｅｆを生成するＤＡＣ１５８と、出力電圧Ｖｏｕｔの出力検出電圧Ｖｆｂと基準電圧Ｖｒｅｆとの誤差電圧を検出しデジタル誤差信号ｅ［ｎ］に変換するアナログ／デジタル変換回路（以下、ＡＤＣという。）１５６と、通信I／F１５７で制御されデジタル誤差信号ｅ［ｎ］からＰＷＭ信号のデューティー比を指示するデューティー比信号ｄ［ｎ］を制御演算して出力するコントローラ１５１と、デューティー比信号ｄ［ｎ］に応じたデューティー比のＰＷＭ信号に変換するデジタルＰＷＭ回路（以下、ＤＰＷＭという。）１５２と、ＰＷＭ信号によりスイッチング素子のオン・オフを制御される出力回路１５３と、スイッチング出力信号を平滑する平滑回路１５４と、通信I／F１５７で制御され所望の出力電圧設定値に制御される出力電圧設定部１５５と、分圧抵抗Ｒ２と、から構成される。
【０００９】
ここで、ＡＤＣ１５６はスイッチング周期毎にＡＤ変換を行うものとし、ｎはｎ番目のスイッチング周期を示す。また、デューティー比信号ｄ［ｎ］を制御演算する演算式には種々の方式があるが、１つの手段として（１）式に示すデジタルＰＩＤ制御式が知られている。ここでＡ、ＢおよびＣはＰＩＤ（Proportional Integral and Differential）制御の補償係数であり、入出力条件に応じて、適切な値に設定することで出力電圧Ｖｏｕｔの安定制御ができる。
【００１０】
【数１】
0005625958.tif 000002
なお、図１１に示した出力電圧設定部１５５は、図１０で説明した出力電圧設定部１４５と同じ構成であり、直列接続される重み付けされた抵抗Ｒ１０〜Ｒ１ｍとスイッチ素子Ｑ０〜Ｑｍが並列接続されるＤＡＣより構成されている。スイッチング電源装置１５０は、ホスト２２０からの出力電圧切替指令を通信Ｉ／Ｆ１５７で受信すると、基準電圧Ｖｒｅｆを変更したり、スイッチ素子Ｑ０〜Ｑｍのオン・オフを制御することで出力電圧設定部１５５の抵抗Ｒ１０〜Ｒ１ｍと抵抗Ｒ２との分圧電圧を変更して、出力電圧値Ｖｏｕｔを切り替え制御している。このようにシリアル方式の通信Ｉ／Ｆ１５７をスイッチング電源装置１５０に内蔵することで、デジタル信号線の本数を削減し実装面積の増大を防止できる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−１１６８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図１２にスイッチング電源装置１５０の出力電圧Ｖｏｕｔによるループ特性比較の一例を示す。出力電圧Ｖｏｕｔを設定変更すると出力電圧設定抵抗の分圧比（出力電圧設定部１５５の抵抗Ｒ１０〜Ｒ１ｍより選択された抵抗と抵抗Ｒ２との分圧比をさす。）で決まるゲインＨが変化するため、ループゲインが変化する。
【００１３】
【数２】
0005625958.tif 000003
（２）式より、出力電圧Ｖｏｕｔを低く設定する、すなわち抵抗Ｒ１を小さくすることでゲインＨが大きくなり、図１２のようにループゲインも増加する。その結果、位相余裕が減少し、動作条件によっては出力電圧Ｖｏｕｔが発振してしまう場合もある。
【００１４】
より詳細にはデューティー比が変化するため、ＤＰＷＭ１５１の遅延時間成分ｔｄ＿ｐｗｍも（３）式で示されるように変化するため、高周波帯域の位相特性も異なってくる。ここでＤはデューティー比、Ｔｓｗはスイッチング周期を示す。
【００１５】
【数３】
0005625958.tif 000004
出力電圧Ｖｏｕｔに応じて、（１）式に示したコントローラの１５１の補償係数Ａ、ＢおよびＣを変更することで、それぞれ好適なループゲインに設定することができる。デジタル電源方式のスイッチング電源装置の場合、設定可能な出力電圧毎に好適な補償係数を内部レジスタに保存しておき、ホスト２２０からの出力電圧設定指令により、出力電圧設定抵抗を切り替えると共に、補償係数の値も変更することで、容易に出力電圧設定値に適したループ特性に変更することができる。
【００１６】
しかし、出力電圧Ｖｏｕｔが電圧値Ｖ１で動作中に電圧値Ｖ２へ設定変更する指令を受信して電圧値Ｖ２に適した補償係数に変更すると、（１）式の制御式はｄ[ｎ−１]、Ｂ×ｅ［ｎ−１］、Ｃ×ｅ［ｎ−２］といった以前のスイッチング周期の結果を用いた演算式であるため、補償係数の変更を行うことで計算の連続性が失われ、制御式から外れた演算結果を出力する。その結果、出力電圧切替時に出力電圧が乱れたり、出力電圧への変更時間が長くなるという不具合が生じる。
【００１７】
この出力電圧切替時の応答性を解決するために、特許文献１では、出力電圧を変更する場合は、フィードバック制御を休止し、予め用意された制御テーブルのデータを基にした制御を行うことが記載されている。これにより出力電圧設定値が変更された時のみ、出力電圧変更幅に応じた制御テーブルのデータによって高速に制御を行い、定常状態では出力電圧をフィードバック制御に戻すことで、スイッチング電源装置の変換効率を低下させることなく、高速に出力電圧を変更することができるとしている。しかし、コントローラの補償係数は変更せず同じであるため、（２）式に示した出力電圧値が変更されることでループゲインが変化する問題は解決されていない。
【００１８】
これらの問題を解決するためには、出力電圧を設定変更可能なスイッチング電源装置の場合、設定可能な全ての出力電圧範囲において十分な位相余裕を持つようなコントローラの補償係数に設定し、不安定動作を防がざるを得ない。しかしこの場合は、出力電圧の各条件で好適な制御を行っているのではなく、応答特性を犠牲にしていることになる。そのため、例えばスイッチング電源装置に接続される負荷の電流が急峻に変動した場合、出力電圧の変動幅が大きくなったり、変動した出力電圧が設定値に回復するまでの時間が長くなったりし、負荷の誤動作や破壊といった不具合が発生する。
【００１９】
この応答特性と安定性を両立させる手段として、スイッチング電源装置のスイッチング周波数を高周波化させることが良く知られているが、特許文献１にも記載されているように、スイッチング電源装置の変換効率を低下させるデメリットがある。
【００２０】
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、出力電圧の設定変更時、デジタル制御演算式の補償係数を最適に設定変更する出力電圧切替制御機能を実現することにより、応答性と安定性を両立するスイッチング電源装置を提供することである。
【課題を解決するための手段】
【００２１】
上記課題を解決するために、本発明のスイッチング電源装置は、パルス幅変調信号によりスイッチング素子をオン・オフ制御し、入力電圧を所望する出力電圧に変換するスイッチング電源装置であって、外部からの動作指令を受信する通信インターフェース回路と、出力電圧設定部によって設定された分圧比により出力電圧を分圧した出力電圧の検出値と基準電圧との誤差電圧をデジタル誤差信号に変換するＡＤ変換回路と、前記デジタル誤差信号に基づきデジタル演算により前記スイッチング素子のオン時比率を指示するデューティー比信号を算出するコントローラと、前記デューティー比信号に応じて前記パルス幅変調信号を生成するデジタルＰＷＭ回路と、を有し、前記通信インターフェース回路からの出力電圧設定値により前記出力電圧設定部で設定される前記分圧比が切替られ、前記コントローラは、前記出力電圧切替指令を受信すると、前記デジタル誤差信号からのデジタル演算を停止させ、定常状態において切替時の入力電圧から切替時の出電圧を与える前記デューティー比である固定デューティー比を算出し、切替後のデューティー比信号の初期値に前記固定デューティー比を指示するとともに出力電圧設定値に適したデジタル演算に用いる補償係数に設定し、前記出力電圧設定部の切替動作を制御する出力電圧切替制御部を備えたことを特徴とする。
【００２２】
そして、前記コントローラは、前記デジタル誤差信号を格納する誤差レジスタと、前記補償係数を複数格納しておく記憶回路と、前記複数の補償係数から選択された補償係数を格納する係数レジスタと、前記誤差レジスタと前記係数レジスタのデータを用いて前記デジタル演算をおこなう演算回路と、有する演算制御部と、前記演算制御部と前記出力電圧設定部の動作を制御する信号を生成する内部信号生成回路と、前記固定デューティー比を演算する固定デューティー比演算回路と、を有する出力電圧切替制御部と、備える。
【００２３】
また、本発明の別の態様のスイッチング電源装置は、パルス幅変調信号によりスイッチング素子をオン・オフ制御し、入力電圧を所望する出力電圧に変換するスイッチング電源装置であって、外部からの動作指令を受信する通信インターフェース回路と、出力電圧設定部によって設定された分圧比により出力電圧を分圧した出力電圧の検出値と基準電圧との誤差電圧をデジタル誤差信号に変換する第１のＡＤ変換回路と、前記デジタル誤差信号に基づきデジタル演算により前記スイッチング素子のオン時比率を指示するデューティー比信号を算出するコントローラと、前記デューティー比信号に応じて前記パルス幅変調信号を生成するデジタルＰＷＭ回路と、入力電圧をデジタル入力電圧信号に変換する第２のＡＤ変換回路と、出力電流を検出し該検出値をデジタル出力電流信号に変換する第３のＡＤ変換回路と、を有し、前記通信インターフェース回路からの出力電圧切替指令により前記出力電圧設定部で設定される前記分圧比が切替られ、前記コントローラは、前記出力電圧切替指令を受信すると、前記デジタル誤差信号からのデジタル演算を停止させ、定常状態において切替時の入力電圧から切替時の出力電圧を与える前記デューティー比である固定デューティー比を前記デジタル入力電圧信号と前記デジタル出力電流信号と回路部品定数により既定される直流損失成分とから算出し、切替後のデューティー比信号の初期値に前記固定デューティー比を指示するものにするとともに出力電圧設定値に適したデジタル演算に用いる補償係数に設定し、前記出力電圧設定部の切替動作を制御する出力電圧切替制御部を備えたことを特徴とする。
【発明の効果】
【００２４】
本発明は、スイッチング電源装置の出力電圧切替に関するもので、出力電圧設定値の動的な変更要求に対しても、デジタル制御回路を用いることで動的に補償係数の変更を可能とし、出力電圧設定値と補償係数の不一致による出力電圧の発振や応答性の低下を避けることができ、出力電圧によらず、常に好適な補償係数でスイッチング電源装置を制御することができる。また、スイッチング電源装置の実装面積の増大を防止できるという効果も奏する。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る出力電圧切替機能を備えたスイッチング電源装置の第１の実施例を示す図である。
【図２】本発明の第１の実施例に係る出力電圧切替制御部の第１の構成例を示す図である。
【図３】本発明の第１の実施例に係る出力電圧切替制御部の第２の構成例を示す図である。
【図４】本発明の第１の実施例に係る出力電圧設定切替時の動作フローを示す図である。
【図５】本発明の第１の実施例に係る出力電圧切替時の動作シーケンスを示す図である。
【図６】本発明の第１の実施例に係る出力電圧切替時の出力電圧の変動例を示す図である。
【図７】本発明に係る出力電圧切替機能を備えたスイッチング電源装置の第２の実施例を示す図である。
【図８】本発明の第２の実施例に係る出力電圧設定切替時の動作フローを示す図である。
【図９】従来の出力電圧可変スイッチング電源装置の構成例を示す図である。
【図１０】従来の外部からの出力電圧設定変更可能なスイッチング電源装置の構成例を示すである。
【図１１】従来の外部通信可能なスイッチング電源装置の構成例を示す図である。
【図１２】スイッチング電源装置の出力電圧によるループ特性の比較を示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態に係る出力電圧切替機能を備えたスイッチング電源装置について、図面を参照しながら説明する。
【実施例１】
【００２７】
図１は、本発明の出力電圧切替機能を備えたスイッチング電源装置の構成を示すブロック図である。図１１に示す従来のスイッチング電源装置１５０の構成例と同じ部位には同じ符号を付して、詳細な説明は省略する。
【００２８】
図１に示すスイッチング電源装置１００は、ＰＷＭ信号によりスイッチング素子をオン・オフ制御し、入力電圧Ｖｉｎを所望する出力電圧Ｖｏｕｔに変換するデジタル電源方式のスイッチング電源装置の構成例であり、コントローラ１と、ＤＰＷＭ２と、出力回路３と、平滑回路４と、出力電圧設定部５と、ＡＤＣ６と、通信Ｉ／Ｆ７と、分圧抵抗Ｒ２と、から構成される。ＡＤＣ６は、出力電圧設定部５と分圧抵抗Ｒ２との分圧比により出力電圧Ｖｏｕｔを分圧した出力検出電圧Ｖｆｂと基準電圧Ｖｒｅｆとの誤差電圧を１スイッチング周期毎にデジタル誤差信号ｅ［ｎ］に変換する。コントローラ１は、出力電圧切替制御部１０と、演算制御部２０と、を有し、演算制御部２０は、デジタル誤差信号ｅ［ｎ］を格納する誤差レジスタ２１と、補償係数を複数格納しておく係数用メモリ２２と、複数の補償係数から選択された補償係数を格納する係数レジスタ２３と、誤差レジスタ２１と係数レジスタ２３のデータを用いてデジタル演算をおこなう演算回路２４と、を備える。そして、１スイッチング周期毎にデジタル誤差信号ｅ［ｎ］と係数レジスタ２３の補償係数を用いて出力電圧Ｖｏｕｔが設定電圧になるようにデジタル演算を行い、スイッチング素子のオン時比率を指示するデューティー比信号ｄ［ｎ］を算出し出力する。ＤＰＷＭ２は、コントローラ１からのデューティー比信号ｄ［ｎ］に応じてＰＷＭ信号を生成する。出力回路３は、ＰＷＭ信号によりスイッチング素子をオン・オフ制御しスイッチング出力信号を出力する。平滑回路４は、スイッチング出力信号を平滑し出力電圧Ｖｏｕｔを出力する。
【００２９】
図１に示すスイッチング電源装置１００は、シリアル通信Ｉ／Ｆ７を備え、外部のホスト２００とのデジタル信号の送受信により、スイッチング電源装置１００の設定値を変更できる。例えば、スイッチング電源装置１００の出力電圧Ｖｏｕｔの切替や、コントローラ１のデジタル演算に用いる補償係数の切替も、ホスト２００からの指令値により設定変更が可能である。
【００３０】
出力電圧設定部５は、直列接続される重み付けされた抵抗Ｒ１０〜Ｒ１ｍとスイッチ素子Ｑ０〜Ｑｍが並列接続されたＤＡＣで構成され、各スイッチ素子Ｑ０〜Ｑｍのオン・オフは通信Ｉ／Ｆ７を介した外部からの出力電圧設定指令により制御される。この出力電圧設定部５と分圧抵抗Ｒ２との分圧比で出力電圧Ｖｏｕｔの出力電圧値が設定される。
【００３１】
コントローラ１でのデジタル演算は、（１）式で示すデジタルＰＩＤ制御式を用いるものとし、係数用メモリ２２には補償係数Ａ、Ｂ、Ｃの値が保存されている。ここで、補償係数の最適値は、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、出力回路３および平滑回路４で決まるループ特性により異なるものであり、出力電圧毎に最適な補償係数を係数用メモリ２２に保存しておき、通信Ｉ／Ｆ７を介した出力電圧指令値に応じて、最適な補償係数値を係数メモリ２２から選択し係数レジスタ２３に格納する。
【００３２】
ホスト２００からの出力電圧切替指令を通信Ｉ／Ｆ７が受信すると、コントローラ１の出力電圧切替制御部１０により、出力電圧設定部５および補償係数の設定変更が行われる。
【００３３】
図２に出力電圧切替制御部１０の構成例を示す。図２に示す出力電圧切替制御部１０は、内部信号生成回路１１と、インバータ１２と、ＣＬＫ生成回路１３と、ＡＤＣ１４と、固定ｄｕｔｙ比演算回路１５と、を備える。内部信号生成回路１１は、通信Ｉ／Ｆ７からの出力電圧切替指令を受けて、コントローラ１のデジタル演算動作を制御する演算許可／禁止信号Ｓｔｏｐと、出力電圧設定部５の出力電圧変更動作を制御する出力電圧変更禁止／許可信号Ｒｅａｄｙ２を生成する。また、演算許可／禁止信号Ｓｔｏｐをインバータ１２で反転し、コントローラ１の補償係数の変更動作を制御する係数変更禁止／許可信号Ｒｅａｄｙ１を生成する。固定ｄｕｔｙ演算回路１５は、通信Ｉ／Ｆ７からの出力電圧設定指令を受けて、出力電圧設定値と入力電圧値から固定デューティー比信号ｄ１を演算する。この出力電圧切替制御部１０の動作は、ＣＬＫ生成回路１３で生成されるクロック信号ＣＬＫ＿２，ＣＬＫ＿３で制御される。
【００３４】
次に、スイッチング電源装置１００の出力電圧切替指令受信時の動作について説明する。なお、出力電圧切替指令受信時の動作フローを図４に示す。
はじめに、出力電圧切替制御部１０は、出力電圧切替指令を受けると、現在の出力電圧設定指令値を元に、固定デューティー比信号ｄ１を算出し、内部に保持する。現在の出力電圧設定値をＶ１とし、スイッチング電源装置１００の入力電圧をＶｉｎとすると、（４）式により固定デューティー比信号ｄ１が算出できる。ここで、ＮはＤＰＷＭ２の分解能である。
【００３５】
【数４】
0005625958.tif 000005
なお、入力電圧Ｖｉｎが一定の場合はＶｉｎを既知としてもよく、入力電圧Ｖｉｎが動作中に変動する場合は、図２に示すようにＡＤＣ１４を内蔵し、入力電圧ＶｉｎをＡＤＣ１４を介してデジタル値に変換したデジタル入力電圧信号Ｖｉｎ［ｎ］を用いてもよい。
【００３６】
また、固定デューティー比信号ｄ１は、図３に示す別の構成例でも算出できる。すなわち、図２に示した固定ｄｕｔｙ比演算回路１５の代りに、図３に示すようにｄｕｔｙ比選択メモリ１６を内蔵する。このｄｕｔｙ比選択メモリ１６に予め各入力電圧Ｖｉｎと出力電圧Ｖｏｕｔに応じた固定デューティー比を保存したテーブルを格納し、出力電圧設定値Ｖｏｕｔ［ｎ］と入力電圧Ｖｉｎのデジタル入力電圧信号Ｖｉｎ［ｎ］の出力に応じて選択し出力する方式としてもよい。
【００３７】
次に、内部信号生成回路１１で、コントローラ１のデジタル演算動作を停止させる演算許可／禁止信号ＳｔｏｐをＨレベルに設定し、デジタル誤差信号ｅ［ｎ］を用いたデジタル演算動作を停止させ、誤差レジスタ２１を０にリセットし、コントローラ１の出力レジスタ値は、出力電圧切替制御部１０で算出した固定デューティー比信号ｄ１にプリセットする。これにより、コントローラ１の出力であるデューティー比はｄ１となり、この値に応じたＰＷＭ信号でスイッチング素子は制御される。
【００３８】
この期間は、デジタル演算が停止しているため、デジタル演算に用いる補償係数Ａ、Ｂ、Ｃを変更することができる。出力電圧切替制御部１０は、係数変更禁止／許可信号Ｒｅａｄｙ１をＬレベルに設定しコントローラ１に送り、係数メモリ２２内のアドレスを出力電圧設定値に応じた値に変更し、係数レジスタ２３の値を変更する。
【００３９】
補償係数が変更されると、出力電圧設定部５へ出力電圧変更禁止／許可信号Ｒｅａｄｙ２をＬレベルに設定し出力電圧設定部５に送り、出力電圧設定値に応じてスイッチ素子Ｑ０〜Ｑｍをオン・オフ設定することで分圧電圧比を変更し出力電圧を設定値に変更する。
【００４０】
そして演算許可／禁止信号ＳｔｏｐをＬレベルに設定して演算停止を解除し、デジタル誤差信号ｅ［ｎ］と係数レジスタ２３の補償係数でのデジタル演算動作を開始する。この時、新しい出力電圧設定値と、現在の出力電圧が異なるため、ＡＤＣ６で誤差電圧を検出し、演算回路２４では変更された補償係数でデジタル演算を行う。
【００４１】
以上説明した出力電圧切替指令受信時の動作シーケンスを図５に示す。図５は、スイッチング電源装置１００が出力電圧設定値Ｖ１、補償係数Ａ１，Ｂ１，Ｃ１で動作している状態で、ホスト２００から出力電圧設定値Ｖ２に変更する出力電圧切替指令を受信した場合の動作シーケンスを示している。
【００４２】
まず、通信Ｉ／Ｆ７からの出力電圧切替指令と変更する出力電圧設定値を出力電圧切替制御部５が受信すると、出力電圧切替制御部１０は現在の出力電圧設定値Ｖ１と入力電圧Ｖｉｎから（４）式より固定デューティー比ｄ１を算出する。
【００４３】
出力電圧設定部５、係数用メモリ２２も通信Ｉ／Ｆ７からの信号を受信するが、出力電圧切替制御部１０からデータ変更を禁止する係数変更禁止／許可信号Ｒｅａｄｙ１，出力電圧変更禁止／許可信号Ｒｅａｄｙ２を与えることで、この時点では変更させない。
【００４４】
固定デューティー比ｄ１の計算が完了すると、出力電圧切替制御部１０はコントローラ１に対して、ＰＩＤ制御演算を停止させる演算許可／禁止信号Ｓｔｏｐを送り、コントローラ１の出力値ｄ［ｎ］を固定デューティー比ｄ１にセットし、固定デューティー比信号ｄ１でＰＷＭ制御を行う。またこの期間で、ＡＤＣ６の出力であるデジタル誤差信号ｅ［ｎ］、コントローラ１の誤差レジスタ２１に保存されている過去のデジタル誤差信号e[ｎ−１]、e[ｎ−２]の値をゼロにリセットする。さらに、係数用メモリ２２のアドレスは現在の出力電圧Ｖ１に適したＡ１、Ｂ１、Ｃ１となっているが、新しい指令値である出力電圧Ｖ２に好適な係数Ａ２、Ｂ２、Ｃ２にアドレス変更し、出力電圧切替制御部１０からの係数変更許可禁止／許可信号Ｒｅａｄｙ１を解除することで、係数レジスタ２３に新しい補償係数を設定する。
【００４５】
以上の動作が完了した次のスイッチング周期から演算許可／禁止信号Ｓｔｏｐを解除しＰＩＤ制御演算を開始する。この時点では、前周期のデューティー比信号ｄ[ｎ−１]はコントローラ１にセットされた固定デューティー比ｄ１となり、前周期のデジタル誤差信号もｅ［ｎ］＝e[ｎ−１]＝e[ｎ−２]＝０にリセットされたため、(１)式よりＰＩＤ制御演算出力ｄ［ｎ］はｄ１となり、固定デューティー比信号ｄ１でＰＷＭ制御される。
【００４６】
次のスイッチング周期が開始されると、出力電圧設定回路５への出力電圧変更禁止／許可信号Ｒｅａｄｙ２を解除し、出力電圧設定値はＶ２へ変更される。以降は通常動作となり、出力電圧設定電圧Ｖ２を分圧抵抗Ｒ２で分圧された出力検出電圧Ｖｆｂと基準電圧Ｖｒｅｆとの誤差電圧を埋めるようにＰＩＤ制御され、数〜数１０周期で出力電圧ＶｏｕｔはＶ２に整定する。またコントローラ１の補償係数はＶ２に好適な係数となっているため、Ｖ２設定後は、位相余裕不足による不安定動作もなく、応答性も良好な特性を得ることができる。
【実施例２】
【００４７】
図１に示したスイッチング電源装置１００においては、出力電圧切替動作時にプリセット値として与える固定デューティー比ｄ１は、（４）式に示すように出力電圧設定値Ｖ１と入力電圧値Ｖｉｎの比で求めた。ここで出力回路３および平滑回路４における直流損失をｒ、出力電流をＩｏｕｔとすると、正確なデューティー比ｄ１＿ａは(５)式で求められる。
【００４８】
【数５】
0005625958.tif 000006
ここで、直流損失ｒが大きいスイッチング電源装置や、出力電流Ｉｏｕｔが大きい状態において出力電圧切替動作が起こると、ｄ１＜＜ｄ１＿ａのため、出力電圧設定値を変更する期間のデューティー比が不足となり、図６に示すように少なくとも補償係数変更後の２スイッチング周期間は出力電圧の低下が発生する。
【００４９】
この出力電圧切替動作時の出力電圧低下の問題を防止するスイッチング電源装置の構成例を図７に示す。図７に示すスイッチング電源装置１１０は、ＰＷＭ信号によりスイッチング素子をオン・オフ制御し、入力電圧Ｖｉｎを所望する出力電圧Ｖｏｕｔに変換するデジタル電源方式のスイッチング電源装置の構成例であり、コントローラ１と、ＤＰＷＭ２と、出力回路３と、平滑回路４と、出力電圧設定部５と、ＡＤＣ６と、通信Ｉ／Ｆ７と、ＡＤＣ８と、ＡＤＣ９と、分圧抵抗Ｒ２と、から構成され、図１に示した実施例１と構成は同じであり、また図５と同じシーケンスで動作するが、平滑回路４に出力電流検出手段を備える点と、ＡＤＣ８およびＡＤＣ９を備える点が異なる。
【００５０】
この出力電流Ｉｏｕｔの検出手段としては、出力回路３のスイッチング素子を流れる電流値を検出方法であっても、またはスイッチング電源装置１１０の外部で出力電流値を検出する方法であっても良い。
【００５１】
検出された出力電流ＩｏｕｔはＡＤＣ９によりデジタル出力電流信号Ｉｏｕｔ［ｎ］に変換される。（５）式に示される直流損失成分ｒは、出力回路３および平滑回路４の部品定数で決まる既知であり、内部メモリにデジタル値として予め格納しておく。入力電圧ＶｉｎはＡＤＣ８でデジタル入力電圧信号Ｖｉｎ［ｎ］に変換されるか、入力電圧Ｖｉｎが固定されたシステムの場合は、ＡＤＣ８を介さず内部メモリにデジタル値として予め格納しておく。これらの変数に加え、通信Ｉ／Ｆ７より切替前の出力電圧設定値Ｖ１を受け取り、（５）式に示すデューティー比演算を出力電圧切替制御部３０で行うことで、正確なデューティー比を求めることができ、これを係数切替期間の固定デューティー比信号ｄ［ｎ］のプリセット値として用いれば、係数切替期間中の電圧低下を防ぐことも可能となる。
【００５２】
以上説明したスイッチング電源装置１１０の出力電圧切替指令受信時の動作フローを図８に示す。図４で説明したスイッチング電源装置１００の出力電圧切替指令受信時の動作フローに対して、出力電流ＩｏｕｔのＡＤ変換とその変換値を使った固定Ｄｕｔｙ比の演算方法が異なるだけであり、その他は同一であり詳細は省略する。
【００５３】
本発明は、スイッチング電源装置の出力電圧切替に関するもので、出力電圧設定値の動的な変更要求に対しても、デジタル制御回路を用いることで動的に補償係数の変更を可能とし、出力電圧設定値と補償係数の不一致による出力電圧の発振や応答性の低下を避けることができ、出力電圧によらず、常に好適な補償係数でスイッチング電源装置を制御することができる。
【００５４】
以上、本発明の実施形態を説明したが、本発明は、上述した実施形態に限定されることなく、本発明の要旨を逸脱しない範囲内で種々の改良や変更が可能である。
【符号の説明】
【００５５】
１，１５１    コントローラ
２，１５２    デジタルＰＷＭ回路（ＤＰＷＭ）
３，１３３，１４３，１５３    出力回路
４，１３４，１４４，１５４    平滑回路
５，１３５，１４５，１５５    出力電圧設定部
６，８，９，１４，１５６    ＡＤ変換回路（ＡＤＣ）
７，１５７    通信インターフェース回路（通信Ｉ／Ｆ）
１０，３０    出力電圧切替制御部
１１    内部信号生成回路
１２    インバータ
１３    ＣＬＫ生成回路
１５    固定ｄｕｔｙ比演算回路
１６    ｄｕｔｙ比選択メモリ
２０    演算制御部
２１    誤差レジスタ
２２    係数用メモリ
２３    係数レジスタ
２４    演算回路
１００，１１０，１３０，１４０，１５０    スイッチング電源装置
１３１，１４１    制御回路，制御部
１３２    ＰＷＭ回路
１４６，１５８    ＤＡ変換回路（ＤＡＣ）
２００，２１０，２２０    ホスト（プロセッサ、電源管理用ＩＣ）
Ａ，Ａ１，Ｂ，Ｂ１，Ｃ，Ｃ１    補償係数
Ｃｏｕｔ    コンデンサ
ＣＬＫ＿２，ＣＬＫ＿３    クロック信号
ｄ１    固定デューティー比信号
ｄ１＿ａ    デューティー比信号
ｄ［ｎ］    デューティー比信号
Ｄｒ    駆動回路
ｅ［ｎ］    デジタル誤差信号
Ｉｏｕｔ    出力電流
Ｌ    インダクタ
ＬＤ    負荷
ＱＨ    ＰチェンネルＭＯＳＦＥＴ（ＰＭＯＳ）
ＱＬ    ＮチャンネルＭＯＳＦＥＴ（ＮＭＯＳ）
Ｑ０〜Ｑｍ    スイッチ素子
Ｒ１，Ｒ２    分圧抵抗
Ｒ１０〜Ｒ１ｍ    重み付けされた抵抗
Ｒｅａｄｙ１    係数変更禁止／許可信号
Ｒｅａｄｙ２    出力電圧変更禁止／許可信号
Ｓｔｏｐ    演算許可／禁止信号
Ｖｆｂ    出力検出電圧
Ｖｉｎ    入力電圧および入力電圧端子
Ｖｏｕｔ    出力電圧および出力電圧端子
Ｖｒｅｆ    基準電圧
【図１０】
0005625958.tif 000007
【図１】
0005625958.tif 000008
【図２】
0005625958.tif 000009
【図３】
0005625958.tif 000010
【図４】
0005625958.tif 000011
【図５】
0005625958.tif 000012
【図６】
0005625958.tif 000013
【図７】
0005625958.tif 000014
【図８】
0005625958.tif 000015
【図９】
0005625958.tif 000016
【図１１】
0005625958.tif 000017
【図１２】
0005625958.tif 000018