(57)【特許請求の範囲】
【請求項１】
チップであって、１またはそれ以上の電子デバイスを規定する基板と、前記チップのエリア内に位置づけられ、前記１つまたはそれ以上の電子デバイスに電気的に接続された１つまたはそれ以上のソルダ要素とを含み、前記基板と前記ソルダ要素との間に２つの耐衝撃バッファ層と、前記１またはそれ以上のソルダ要素を前記１またはそれ以上の電子デバイスに電気的に接続するために、前記バッファ層間に挟まれたパターニングされた導電層とを備え、前記バッファ層の各々は１．６Ｇｐａから２．４Ｇｐａの範囲のヤング率を有し、前記基板と前記パターニングされた導電層との間の前記バッファ層は、７〜８μｍの範囲の厚みを有する、チップ。
【請求項２】
前記バッファ層は、トータルの厚みが１０μｍよりも厚い、請求項１に記載の装置。
【請求項３】
前記バッファ層は、トータルの厚みが１３〜２０μｍの範囲内である、請求項２に記載の装置。
【請求項４】
前記２つのバッファ層の各々は、厚みが５μｍより厚い、請求項２に記載の装置。
【請求項５】
前記２つのバッファ層の各々は、約６．５μｍ〜約１０μｍの範囲内の厚みを有する、請求項４に記載の装置。
【請求項６】
前記２つのバッファ層の各々は、約７．５μｍの厚みを有する、請求項５に記載の装置。
【請求項７】
前記２つのバッファ層は、同一組成を有していている、請求項１から請求項６のいずれか一項に記載の装置。
【請求項８】
前記２つのバッファ層の各々は、約２ＧＰａのヤング率を有する、請求項１から請求項７のいずれか一項に記載の装置。
【請求項９】
０．５ｍｍ以下のピッチ間隔で離間する前記ソルダ要素のアレイを備えた、請求項１から請求項８のいずれか一項に記載の装置。
【請求項１０】
０．４ｍｍ以下のピッチ間隔で離間する前記ソルダ要素のアレイを備えた、請求項１から請求項９のいずれか一項に記載の装置。
【請求項１１】
前記１またはそれ以上のソルダ要素は、約４％ｗｔ．の銀および約０．５％ｗｔ．の銅を含む組成を有するスズをベースとしたソルダ要素である、請求項１から請求項１０のいずれか一項に記載の装置。
【請求項１２】
前記ソルダ要素はソルダボールである、請求項１から請求項１１のいずれか一項に記載の装置。
【請求項１３】
前記ソルダ要素はソルダバンプである、請求項１から請求項１２のいずれか一項に記載の装置。
【請求項１４】
前記基板は、半導体ウェハである、請求項１から請求項１３のいずれか一項に記載の装置。
【請求項１５】
請求項１から請求項１４のいずれか一項に記載のチップと、前記１つまたはそれ以上のソルダ要素を介して前記チップに電気的に接続されたプリント回路基板とを備え、前記１つまたはそれ以上のソルダ要素は、前記チップと前記プリント回路基板との間に挟まれている、装置。
【請求項１６】
請求項１から１４のいずれか一項に記載のチップ、あるいは、請求項１５に記載の装置を含む無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１またはそれ以上の電子デバイスを規定するチップにプリント回路基板を電気的に接続するための技術に関する。
【背景技術】
【０００２】
プリント回路基板をチップへ接続する１つの公知の技術として、ウェハレベルチップスケールパッケージング（ＷＬＣＳＰ）が知られている。ウェハレベルチップスケールパッケージングでは、“パッケージ”または相互接続要素が、個別化前にウェハ上に製造される。この技術は、（ａ）プリント回路基板上に実装する前に基板上にチップをプリアセンブリしないこと、および、（ｂ）チップは、ウェハから個別化されるとすぐにプリント回路基板上への表面実装のために準備されること、を特徴としている。プリント回路基板上に実装されたときにパッケージングされたチップの占める面積は、シリコンダイのサイズである。
【０００３】
チップまたは集積回路６とプリント回路基板２との間のそのような相互接続の１つが図１に示されており、ソルダボールが参照番号４によって示されている。また、図１に、コモンロケーション５が示されており、コモンロケーション５では、落下試験のような衝撃試験を組立品に行ったときにクラックが発生することが分かった。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、チップをプリント回路基板に接続したときのその基板とソルダ要素との間の電気的接続の衝撃耐性を改善する技術を提供することである。
【課題を解決するための手段】
【０００５】
本発明の一形態では、１つまたはそれ以上の電子デバイスを規定する基板を含むチップと、１つまたはそれ以上のソルダ要素を介して前記チップに電気的に接続されたプリント回路基板とを備え、前記ソルダ要素は前記チップと前記プリント回路基板との間に挟まれており、前記チップは前記基板と前記ソルダ要素との間に１層またはそれ以上のバッファ層を備え、前記バッファ層は、２．５Ｇｐａ以下のヤング率を有する、装置を提供する。
【０００６】
前記１層またはそれ以上のバッファ層は、トータルの厚みが３μｍよりも厚くてもよく、より好ましくは（特に単一バッファ層の場合を除外しないが）、４〜８μｍの範囲でよい。前記１層またはそれ以上のバッファ層は、トータルの厚みが１０μｍよりも厚くてもよく、より好ましくは（特に複数バッファ層の場合を除外しないが）、１３〜２０μｍの範囲でよい。
【０００７】
チップは前記バッファ層のうち２層を備えてもよい。そして、前記１つまたはそれ以上のソルダ要素を前記１つまたはそれ以上の電子デバイスに電気的に接続するために、前記バッファ層の２層間に挟まれた再分配層のようなパターニングされた導電層があってもよい。好ましい形態では、それらのバッファ層のうち１層のみが各ソルダ要素の全体と前記基板との間で連続している。前記層のうちのその１層は、前記パターニングされた導電層と前記基板との間にあってもよい。他のバッファ層は、前記ソルダ要素が前記パターニングされた導電層に接続できるように、各ソルダ要素の下で遮断されていてもよい。前記２つのバッファ層の各々は、厚みが５μｍより厚くてもよく、より好ましくは、約６．５μｍ〜約１０μｍの範囲内にあり、さらに好ましくは約７．５μｍの厚みを有する。前記２つのバッファ層は、同一組成を有していてもよく、あるいは、異なる組成であってもよい。好ましくは、前記２つのバッファ層は、それぞれ約２ＧＰａのヤング率を有する。
【０００８】
前記バッファ層、あるいは、前記各バッファ層は、前記各ソルダ要素と前記基板との間に位置づけられていてもよく、好ましくは、前記各ソルダ要素と前記基板との間において連続するように設けられている。このように連続したバッファ層は、便宜上、再分配層のようなパターニングされた導電層と前記基板との間に挟まれていてもよい。該バッファ層は、厚みが５μｍより厚くてもよく、より好ましくは、約６．５μｍ〜約１０μｍの範囲内にあり、さらに好ましくは約７．５μｍの厚みを有する。好ましくは、前記バッファ層は、約２ＧＰａのヤング率を有する。
【０００９】
約２ＧＰａのヤング率を有する前記バッファ層、あるいは、前記各バッファ層は、１．６〜２．４ＧＰａ、または、１．７〜２．３ＧＰａ、または、１．８〜２．２ＧＰａ、または、１．９〜２．１ＧＰａのヤング率を有していてもよい。
【００１０】
当該装置は、０．５ｍｍ以下、あるいは、０．４ｍｍ以下のピッチ間隔で離間する前記ソルダ要素のアレイを備えていてもよい。１つまたはそれ以上のソルダ要素は、スズをベースとしたソルダ要素でよい。該ソルダ要素は、約４％ｗｔ．の銀および約０．５％ｗｔ．の銅を含む組成でよい。しかし、本発明ではこの組成で使用することに限定はせず、並びに、本発明の利点は他の組成が使用された場合にも得られ得る。前記ソルダ要素は、便宜上、ソルダボールまたはソルダバンプであってよい。
【００１１】
前記基板は、半導体ウェハであってよい。
【００１２】
本発明の第２の形態によれば、チップであって、１またはそれ以上の電子デバイスを規定する基板と、前記チップのエリア内に位置づけられ、１つまたはそれ以上の電子デバイスに電気的に接続された１つまたはそれ以上のソルダ要素とを含み、前記基板と前記ソルダ要素との間に２．５ＧＰａ以下のヤング率を有する１層またはそれ以上のバッファ層を備えたチップを提供する。
【００１３】
本発明の第３の形態によれば、１つまたはそれ以上の電子デバイスを規定する基板を含むチップと、１つまたはそれ以上のソルダ要素を介して前記チップに電気的に接続されたプリント回路基板とを含み、前記１つまたはそれ以上のソルダ要素は、前記チップと前記プリント回路基板との間に挟まれており、前記チップは、前記基板と前記ソルダ要素との間においてトータルで５μｍよりも厚い１層またはそれ以上のバッファ層を備えている、装置を提供する。
【００１４】
本発明の第４の形態によれば、１つまたはそれ以上の電子デバイスを規定する基板を含むチップと、前記チップのエリア内位置づけられ、１つまたはそれ以上の電子デバイスに電気的に接続された１つまたはそれ以上のソルダ要素とを含み、チップは、前記基板と前記ソルダ要素との間においてトータルで５μｍより厚い１層以上のバッファ層を備えている、装置を提供する。
【００１５】
１層または複数層の前記バッファ層のトータルの厚みは、好ましくは、１０μｍよりも厚い。前記基板と前記基板に最も近くに近接している前記ソルダ要素の部分との間の領域にダイレクトにある一層または複数層の前記バッファ層のトータルの厚みは、好ましくは、１０μｍよりも薄く、例えば、約７〜８μｍくらいでよい。
【００１６】
本発明の第５の形態によれば、上述の装置またはチップを含む無線通信装置を提供する。それは、携帯電話のような携帯型装置であってよい。
【図面の簡単な説明】
【００１７】
【図１】コモンロケーション５を示す。
【図２】第１のＷＬＣＳＰ技術を示す。
【図３】本発明による実施形態の落下試験の結果を示す。
【図４】第２のＷＬＣＳＰ技術を示す。
【発明を実施するための形態】
【００１８】
本発明による実施形態は、具体例として、添付図面を参照して、以下に詳細に記載される。
【００１９】
図２を参照すると、シリコンウェハダイ８が、そこに規定された複数の電子デバイスを有している。アルミニウムパッド１０は、その電子デバイスの電極に接触するように設けられている。パッシベーション層１２は、ウェハダイ８の全領域上に設けられ、かつ、アルミニウムパッド１０を露出するためにパターニングされている。第１のバッファ層１４は、ウェハダイ８の全領域にわたるパッシベーション層１２上に設けられ、かつ、パッシベーション層１２のパターニングによって露出されたアルミニウムパッド１０の部分を露出するためにパターニングされている。
【００２０】
パターニングされた導電性の再分配層１６は、第１のバッファ層１４上に設けられており、それにより、アルミニウムパッド１０の位置とそれぞれのソルダボール２２の所望の位置との間に横方向の電気的接続をもたらす。次に、第２のバッファ層１８が再分配層１６上に設けられ、かつ、第２のバッファ層１８は、ソルダボール２２に接続することが所望される位置において、再分配層の部分を露出するようにパターニングされる。アンダバンプメタライゼーション（ＵＢＭ）２０は、再分配層１６のうちこのように露出された箇所上に実行される。ソルダボール２２は、アンダバンプメタライゼーション２０と接触するように設けられている。
【００２１】
このように加工され／パッケージングされたウェハは、次に、チップにカットされ、各チップは、そのチップとプリント回路基板との間に電気的接続をもたらすソルダボール２２によって、図１に示すように各プリント回路基板上に実装される。
【００２２】
本発明による一実施形態では、バッファ層１４、１８は、２．０ＧＰａのヤング率を有し、かつ、各々、５μｍの厚み（ｔ１およびｔ２）を有する。
【００２３】
本発明による第２の実施形態では、バッファ層１４、１８は、また、２．０ＧＰａの同一ヤング率を有し、かつ、各々、７．５μｍの厚み（ｔ１およびｔ２）を有する。
【００２４】
上記第１および第２の実施形態において、バッファ層１４、１８の各々は、ＨＤ−８８２０としてＨＤマイクロシステムズから販売されているポリイミド前駆体を、１０００〜４０００ｒｐｍのスピン速度で３０〜６０秒間のスピン時間の間塗布するスピンによって提供される。この後、１２３℃で１８０秒間行われるホットプレートベーキングが続く。この後、アルミニウムパッド（第１のバッファ層１４の場合）および再分配層（第２のバッファ層１８の場合）を露出するために除去されるべきそれらの部分を、２８０〜５００ｍｊ／ｃｍ２の照射量（fluence）で選択的に露光し、そして、現像剤として０．２６ＮのＴＭＡＨ（Tetra-Methyl Ammonium Hydroxide）を用いて現像する。現像ステップは、バッファ層の選択的に照射された部分を洗い落とす。最後に、各バッファ層は、３２０℃の窒素雰囲気の炉の中でキュアされる。この炉の温度は、３２０℃まで上昇させ、次に、約１時間の期間、３２０℃で継続される。バッファ層を最終キュア温度に維持する時間の長さの変更および／または最終キュア温度の変更は、結果として得られる膜のヤング率を調節するために用いることができる。
【００２５】
上述の厚みは、キュア後の厚みである。
【００２６】
上述のポリイミド前駆体は、３０〜４０％のポリアミド（polyamide）、４５〜５５％のガンマ−ブチロラクトン(gamma-butyrolactone)、１〜１０％のプロピレングリコールモノメチルエーテルアセテート（propylene glycol monomethyl ether acetate）、１〜５％のオルガノシラン化合物(organo silan compound(s))、および、１〜１０％の光開始剤（photoinitiator）を含む。
【００２７】
図３は、第１の実施形態（三角形マーク）および第２の実施形態（ダイアモンドマーク）の落下試験の結果を示している。３．５ＧＰａのヤング率（四角形マーク）を有するバッファ層１４、１８を用いているが、第１の実施形態と同じ構成に対して同じ落下試験を行った比較結果も示されている。７．５μｍの厚みかつ３．５ＧＰａのラインは、モデル化されて外挿（extrapolation）されている。図３は、バッファ層１４，１８が３．５ＧＰａのヤング率を有することを除いて同一の方法で生成された装置と比べて、第１の実施形態の落下試験の特性寿命がどのくらい改善されたかを示す。図３は、また、第１の実施形態に比べて第２の実施形態がさらにどのくらい改善された落下試験性能を示すかを表示している。
【００２８】
上述の実施形態の各々および比較装置において、ソルダボールは、ＳＡＣ４０５（４％ｗｔ．の銀および０．５％ｗｔ．の銅を含むスズをベースとしたソルダ）で形成されている。上述の第１および第２の実施形態では、このソルダ成分は他のソルダ成分よりも良好な結果をもたらすことが実験的に分かっている。しかしながら、所望の場合には、他の成分のソルダが使用されてもよい。
【００２９】
また、上述の実施形態の各々および比較装置において、ソルダボールは０．４ｍｍのピッチＰを有するが、０．５ｍｍおよび０．３ｍｍのような異なるピッチに対しても同じ改善が示されるであろう。
【００３０】
さらに、第１および第２の実施形態に対して、温度サイクル試験も実行され、第１および第２の実施形態の温度サイクル性能も少なくともいくつかの代替技術を超えて改善されることがわかった。
【００３１】
図２の実施形態において、バッファ層１４は、ソルダボール２２とシリコンウェハ基板８との間にダイレクトに位置づけられていることに注目されたい。バッファ層１４は、ソルダボール２２の下にある領域において連続している。コンポーネントのこの物理的構成は、クラック耐性の改善においてバッファ層１４の有効性を高める。このような物理的構成は、便宜的に、ソルダパッド１０とソルダボール２２との間の横方向のオフセットを可能とするために図２に図示するように再分配層を用いることによって達成され得る。バンプオン１０（bump-on-10）のような他の接続技術が使用された場合、ソルダパッドおよびソルダボールにとって直接互いの上にあることが有利である場合がある。これは、パッドから横方向に走る電気的経路を提供するために、バッファ層１４とシリコンウェハ８との間にある第２の再分配層を用いることによって達成され得る。そして、ビアが、パッドから横方向にオフセットした位置においてポリマ層１４を貫通し、それにより、第２の再分配層を層１６に相似する再分配層に接続する。ソルダボールとパッドとの間にバッファ層１４がある状態で、ソルダボールはパッド上に形成され得る。第２の再分配層の代わりに、パッド自体が横方向に延びていてよい。この構成は、図４に図示されており、図４では、類似の構成要素は、図２におけるものと同様の参照番号が付されている。
【００３２】
第２のバッファ層１８は、バッファ層１４よりも高いヤング率を有していてよい。いくつかの実施形態では、層１８は省略されていてもよく、あるいは、バッファ層として作用しなくともよい。
【００３３】
上述の実施形態は、ソルダボールを利用している。ボールの代わりに、ソルダバンプまたは他の個別のソルダ要素の形状が用いられてよい。
【００３４】
バッファ層１４は、均一であってもよく、あるいは、複数のサブレイヤの積層として形成されてもよい。これらの層のいずれかの１層または複数の層は２．５ＧＰａ以下のヤング率を有し得る。
【００３５】
層１８および／または層１４の厚みおよび柔軟性係数には多くのバリエーションがあり得る。層１４が５〜１０μｍの範囲内の厚み、より好ましくは７〜８μｍの厚みを有する場合に有利な結果をもたらすので、約２．０ＧＰａのヤング率は特に層１４にとって有利であることが分かっている。その範囲の外側では、ビアが横方向に余計に延び過ぎてしまい、あるいは、そのビアを介して信頼性のあるコンタクトを規定することが難しい場合があるので、層１４を貫通するビアホールを形成することはより難しくなる。
【００３６】
本発明は、特に携帯型装置に組み込まれるチップに使用するのに適しており、さらに携帯型電話のようなハンドヘルドポータブルデバイスに適している。このような装置は、典型的にかなり強い衝撃にさらされやすく、衝撃耐性の改善によって特に利益を得ることができる。この目的のために、チップは、無線送信器および／または受信器のような携帯型通信機能性を便宜的に実行する。
【００３７】
上述のいずれの規定の範囲に対しても限定することなく、本発明は暗にまたは明示的に個々に開示したいずれの特徴、または、複数の特徴の組合せ、あるいは、それらを一般化したものを含む、という事実に留意されたい。前述の記載の観点では、当業者にとって、様々な変形が本発明の範囲内において可能であることは明らかであろう。
【図１】
0005623080.tif 000002
【図２】
0005623080.tif 000003
【図３】
0005623080.tif 000004
【図４】
0005623080.tif 000005