(57)【特許請求の範囲】
【請求項１】
第１導電型のドリフト層（３０）と、前記ドリフト層（３０）の上に形成された第２導電型のベース層（３１）と、を含む半導体基板（３２）を備え、
前記半導体基板（３２）のうち前記ベース層（３１）側の一面（３３）とは反対側の他面（３４）側に、第２導電型のコレクタ層（５０）と第１導電型のカソード層（５１）とが同じ階層に形成され、これらコレクタ層（５０）およびカソード層（５１）の上にコレクタ電極（５２）が形成されており、
前記半導体基板（３２）の一面（３３）の面方向において、前記コレクタ層（５０）が形成された領域がＩＧＢＴ素子として動作するＩＧＢＴ領域（１０）とされ、前記カソード層（５１）が形成された領域がダイオード素子として動作するダイオード領域（２０）とされており、前記ＩＧＢＴ領域（１０）と前記ダイオード領域（２０）とが交互に繰り返し配置された半導体装置であって、
前記ＩＧＢＴ領域（１０）は、
前記ベース層（３１）を貫通して前記ドリフト層（３０）に達するように形成されたトレンチ（３５）と、
前記トレンチ（３５）の表面に形成されたゲート絶縁膜（３６）と、
前記トレンチ（３５）内において、前記ゲート絶縁膜（３６）の上に形成されたゲート電極（３７）と、
前記ベース層（３１）の表層部に形成され、当該ベース層（３１）内において前記トレンチ（３５）の側面に接するように形成された第１導電型のエミッタ領域（３９）と、
前記ベース層（３１）の表層部に形成された第２導電型の第１コンタクト領域（４０）と、
前記ベース層（３１）内において前記トレンチ（３５）の深さ方向に前記エミッタ領域（３９）および前記第１コンタクト領域（４０）よりも深いと共に当該ベース層（３１）を前記エミッタ領域（３９）および前記第１コンタクト領域（４０）側と前記ドリフト層（３０）側とに分割する第１導電（Ｎ）型のフローティング層（４１）と、を備え、
前記ダイオード領域（２０）は、前記ベース層（３１）の表層部に形成された第２導電型の第２コンタクト領域（４６）を備え、
さらに、前記ＩＧＢＴ領域（１０）および前記ダイオード領域（２０）は、
前記ゲート電極（３７）上を含むと共に前記第１コンタクト領域（４０）に沿って開口した第１コンタクトホール（４２ａ）と前記第２コンタクト領域（４６）に沿って開口した第２コンタクトホール（４２ｂ）とが設けられた層間絶縁膜（４２）と、
前記第１コンタクトホール（４２ａ）を介して前記ＩＧＢＴ領域（１０）の前記エミッタ領域（３９）および前記第１コンタクト領域（４０）に電気的に接続されると共に、前記第２コンタクトホール（４２ｂ）を介して前記ダイオード領域（２０）の前記第２コンタクト領域（４６）に電気的に接続されたエミッタ電極（４７）と、を備えており、
前記トレンチ（３５）は、前記ＩＧＢＴ領域（１０）と前記ダイオード領域（２０）とが繰り返し交互に配置された繰り返し方向とは垂直方向に延設されており、
前記フローティング層（４１）のうち前記トレンチ（３５）の延設方向における終端部（４１ａ）は、前記エミッタ領域（３９）のうち前記トレンチ（３５）の延設方向における終端部（３９ａ）よりも前記ＩＧＢＴ領域（１０）の外縁側に位置しており、
前記第１コンタクト領域（４０）および前記第１コンタクトホール（４２ａ）は、前記トレンチ（３５）の延設方向に沿って形成されており、
前記フローティング層（４１）の終端部（４１ａ）は、前記エミッタ領域（３９）のうち前記トレンチ（３５）の延設方向における終端部（３９ａ）と前記第１コンタクトホール（４２ａ）のうち前記トレンチ（３５）の延設方向における終端部（４２ｃ）との間に位置していることを特徴とする半導体装置。
【請求項２】
前記第２コンタクト領域（４６）および前記第２コンタクトホール（４２ｂ）は、前記トレンチ（３５）の延設方向に沿って形成されており、
前記第１コンタクトホール（４２ａ）の終端部（４２ｃ）は、前記第２コンタクトホール（４２ｂ）のうち前記トレンチ（３５）の延設方向における終端部（４２ｄ）よりも前記ＩＧＢＴ領域（１０）の外縁側に位置していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１導電型のドリフト層（３０）と、前記ドリフト層（３０）の上に形成された第２導電型のベース層（３１）と、を含む半導体基板（３２）を備え、
前記半導体基板（３２）のうち前記ベース層（３１）側の一面（３３）とは反対側の他面（３４）側に、第２導電型のコレクタ層（５０）と第１導電型のカソード層（５１）とが同じ階層に形成され、これらコレクタ層（５０）およびカソード層（５１）の上にコレクタ電極（５２）が形成されており、
前記半導体基板（３２）の一面（３３）の面方向において、前記コレクタ層（５０）が形成された領域がＩＧＢＴ素子として動作するＩＧＢＴ領域（１０）とされ、前記カソード層（５１）が形成された領域がダイオード素子として動作するダイオード領域（２０）とされており、前記ＩＧＢＴ領域（１０）と前記ダイオード領域（２０）とが交互に繰り返し配置された半導体装置であって、
前記ＩＧＢＴ領域（１０）は、
前記ベース層（３１）を貫通して前記ドリフト層（３０）に達するように形成されたトレンチ（３５）と、
前記トレンチ（３５）の表面に形成されたゲート絶縁膜（３６）と、
前記トレンチ（３５）内において、前記ゲート絶縁膜（３６）の上に形成されたゲート電極（３７）と、
前記ベース層（３１）の表層部に形成され、当該ベース層（３１）内において前記トレンチ（３５）の側面に接するように形成された第１導電型のエミッタ領域（３９）と、
前記ベース層（３１）の表層部に形成された第２導電型の第１コンタクト領域（４０）と、
前記ベース層（３１）内において前記トレンチ（３５）の深さ方向に前記エミッタ領域（３９）および前記第１コンタクト領域（４０）よりも深いと共に当該ベース層（３１）を前記エミッタ領域（３９）および前記第１コンタクト領域（４０）側と前記ドリフト層（３０）側とに分割する第１導電（Ｎ）型のフローティング層（４１）と、を備え、
前記ダイオード領域（２０）は、前記ベース層（３１）の表層部に形成された第２導電型の第２コンタクト領域（４６）を備え、
さらに、前記ＩＧＢＴ領域（１０）および前記ダイオード領域（２０）は、
前記ゲート電極（３７）上を含むと共に前記第１コンタクト領域（４０）に沿って開口した第１コンタクトホール（４２ａ）と前記第２コンタクト領域（４６）に沿って開口した第２コンタクトホール（４２ｂ）とが設けられた層間絶縁膜（４２）と、
前記第１コンタクトホール（４２ａ）を介して前記ＩＧＢＴ領域（１０）の前記エミッタ領域（３９）および前記第１コンタクト領域（４０）に電気的に接続されると共に、前記第２コンタクトホール（４２ｂ）を介して前記ダイオード領域（２０）の前記第２コンタクト領域（４６）に電気的に接続されたエミッタ電極（４７）と、を備えており、
前記トレンチ（３５）は、前記ＩＧＢＴ領域（１０）と前記ダイオード領域（２０）とが繰り返し交互に配置された繰り返し方向とは垂直方向に延設されており、
前記フローティング層（４１）のうち前記トレンチ（３５）の延設方向における終端部（４１ａ）は、前記エミッタ領域（３９）のうち前記トレンチ（３５）の延設方向における終端部（３９ａ）よりも前記ＩＧＢＴ領域（１０）の外縁側に位置しており、
前記第１コンタクト領域（４０）および前記第１コンタクトホール（４２ａ）は、前記トレンチ（３５）の延設方向に沿って形成されており、
前記フローティング層（４１）のうち前記トレンチ（３５）の延設方向における終端部（４１ａ）は、前記第１コンタクトホール（４２ａ）のうち前記トレンチ（３５）の延設方向における終端部（４２ｃ）よりも前記ＩＧＢＴ領域（１０）の外縁側に位置していることを特徴とする半導体装置。
【請求項４】
第１導電型のドリフト層（３０）と、前記ドリフト層（３０）の上に形成された第２導電型のベース層（３１）と、を含む半導体基板（３２）を備え、
前記半導体基板（３２）のうち前記ベース層（３１）側の一面（３３）とは反対側の他面（３４）側に、第２導電型のコレクタ層（５０）と第１導電型のカソード層（５１）とが同じ階層に形成され、これらコレクタ層（５０）およびカソード層（５１）の上にコレクタ電極（５２）が形成されており、
前記半導体基板（３２）の一面（３３）の面方向において、前記コレクタ層（５０）が形成された領域がＩＧＢＴ素子として動作するＩＧＢＴ領域（１０）とされ、前記カソード層（５１）が形成された領域がダイオード素子として動作するダイオード領域（２０）とされており、前記ＩＧＢＴ領域（１０）と前記ダイオード領域（２０）とが交互に繰り返し配置された半導体装置であって、
前記ＩＧＢＴ領域（１０）は、
前記ベース層（３１）を貫通して前記ドリフト層（３０）に達するように形成されたトレンチ（３５）と、
前記トレンチ（３５）の表面に形成されたゲート絶縁膜（３６）と、
前記トレンチ（３５）内において、前記ゲート絶縁膜（３６）の上に形成されたゲート電極（３７）と、
前記ベース層（３１）の表層部に形成され、当該ベース層（３１）内において前記トレンチ（３５）の側面に接するように形成された第１導電型のエミッタ領域（３９）と、
前記ベース層（３１）の表層部に形成された第２導電型の第１コンタクト領域（４０）と、
前記ベース層（３１）内において前記トレンチ（３５）の深さ方向に前記エミッタ領域（３９）および前記第１コンタクト領域（４０）よりも深いと共に当該ベース層（３１）を前記エミッタ領域（３９）および前記第１コンタクト領域（４０）側と前記ドリフト層（３０）側とに分割する第１導電（Ｎ）型のフローティング層（４１）と、を備え、
前記ダイオード領域（２０）は、前記ベース層（３１）の表層部に形成された第２導電型の第２コンタクト領域（４６）を備え、
さらに、前記ＩＧＢＴ領域（１０）および前記ダイオード領域（２０）は、
前記ゲート電極（３７）上を含むと共に前記第１コンタクト領域（４０）に沿って開口した第１コンタクトホール（４２ａ）と前記第２コンタクト領域（４６）に沿って開口した第２コンタクトホール（４２ｂ）とが設けられた層間絶縁膜（４２）と、
前記第１コンタクトホール（４２ａ）を介して前記ＩＧＢＴ領域（１０）の前記エミッタ領域（３９）および前記第１コンタクト領域（４０）に電気的に接続されると共に、前記第２コンタクトホール（４２ｂ）を介して前記ダイオード領域（２０）の前記第２コンタクト領域（４６）に電気的に接続されたエミッタ電極（４７）と、を備えており、
前記トレンチ（３５）は、前記ＩＧＢＴ領域（１０）と前記ダイオード領域（２０）とが繰り返し交互に配置された繰り返し方向とは垂直方向に延設されており、
前記フローティング層（４１）のうち前記トレンチ（３５）の延設方向における終端部（４１ａ）は、前記エミッタ領域（３９）のうち前記トレンチ（３５）の延設方向における終端部（３９ａ）よりも前記ＩＧＢＴ領域（１０）の外縁側に位置しており、
前記第１コンタクト領域（４０）および前記第１コンタクトホール（４２ａ）は、前記トレンチ（３５）の延設方向に沿って形成されており、
前記フローティング層（４１）の終端部（４１ａ）のうち前記繰り返し方向における前記ダイオード領域（２０）側は、前記第１コンタクトホール（４２ａ）のうち前記トレンチ（３５）の延設方向における終端部（４２ｃ）よりも前記ＩＧＢＴ領域（１０）の外縁側に位置しており、
前記フローティング層（４１）の終端部（４１ａ）のうち前記繰り返し方向における前記ＩＧＢＴ領域（１０）の中央側は、前記エミッタ領域（３９）のうち前記トレンチ（３５）の延設方向における終端部（３９ａ）と前記第１コンタクトホール（４２ａ）のうち前記トレンチ（３５）の延設方向における終端部（４２ｃ）との間に位置していることを特徴とする半導体装置。
【請求項５】
前記第２コンタクト領域（４６）および前記第２コンタクトホール（４２ｂ）は、前記トレンチ（３５）の延設方向に沿って形成されており、
前記第１コンタクトホール（４２ａ）の終端部（４２ｃ）は、前記第２コンタクトホール（４２ｂ）のうち前記トレンチ（３５）の延設方向における終端部（４２ｄ）よりも前記ＩＧＢＴ領域（１０）の外縁側に位置していることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記ダイオード領域（２０）は、
前記ベース層（３１）を貫通して前記ドリフト層（３０）に達すると共に前記第２コンタクトホール（４２ｂ）に沿って形成されたトレンチ（３５）と、
前記トレンチ（３５）の表面に形成されたゲート絶縁膜（３６）と、
前記トレンチ（３５）内において、前記ゲート絶縁膜（３６）の上に形成されると共に前記層間絶縁膜（４２）に覆われたトレンチ電極（３８）と、を備え、
前記トレンチ電極（３８）は、前記半導体基板（３２）の一面（３３）の面方向において前記ダイオード領域（２０）に形成されたトレンチ（３５）の延設方向の端部で前記エミッタ電極（４７）に電気的に接続されていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項７】
前記トレンチ電極（３８）は、前記半導体基板（３２）の一面（３３）の面方向において前記ダイオード領域（２０）に形成されたトレンチ（３５）の長手方向の端部で、前記エミッタ電極（４７）とは分離された制御電極（５３）に電気的に接続されていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型の半導体装置に関する。
【背景技術】
【０００２】
従来より、ＩＧＢＴ（Insulated Gate Bipolar Transistor）領域とダイオード（Free Wheeling Diode）領域とが同じ半導体基板に形成された半導体装置が、例えば特許文献１、２で提案されている。
【０００３】
具体的に、特許文献１では、複数のＩＧＢＴ領域と複数のダイオード領域とが交互に繰り返し配置され、各ＩＧＢＴ領域の各ゲート電極と外部電極とを電気的に接続するゲート配線がＩＧＢＴ領域およびダイオード領域の各終端に沿って配置されている。また、ダイオード領域の活性領域の終端が、そのダイオード領域に並設されたＩＧＢＴ領域の活性領域の終端よりもゲート配線に近付いている構造が提案されている。
【０００４】
一方、特許文献２では、ＩＧＢＴ領域とダイオード領域とが交互に繰り返し配置されており、ＩＧＢＴ領域のうち最もダイオード領域側の活性領域からトレンチの端部を迂回してダイオード領域に達するまでの距離Ｌを規定する構造が提案されている。
【０００５】
上記特許文献１、２のように、ＩＧＢＴ領域の活性領域とダイオード領域の活性領域との距離を取ることで、ダイオード領域の逆回復時にＩＧＢＴ領域へのホールの注入が少なくなる。また、ダイオード領域の動作時にＩＧＢＴ領域に多量のホールが流れ込むことはないので、寄生ＮＰＮトランジスタが作動して破壊が起こることも防止される。こうして、ダイオード領域の逆回復耐量が向上する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２５８４０６号公報
【特許文献２】特開２００９−７６７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１、２では、ＩＧＢＴ領域とダイオード領域との距離を取る構造としているので、ＩＧＢＴ領域の活性領域が小さくなってしまうという問題がある。
【０００８】
本発明は上記点に鑑み、ＩＧＢＴ領域の活性領域を確保しつつ、ダイオード逆回復耐量を向上することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１、３、４に記載の発明では、第１導電型のドリフト層（３０）と、ドリフト層（３０）の上に形成された第２導電型のベース層（３１）と、を含む半導体基板（３２）を備え、半導体基板（３２）のうちベース層（３１）側の一面（３３）とは反対側の他面（３４）側に、第２導電型のコレクタ層（５０）と第１導電型のカソード層（５１）とが同じ階層に形成され、これらコレクタ層（５０）およびカソード層（５１）の上にコレクタ電極（５２）が形成されており、半導体基板（３２）の一面（３３）の面方向において、コレクタ層（５０）が形成された領域がＩＧＢＴ素子として動作するＩＧＢＴ領域（１０）とされ、カソード層（５１）が形成された領域がダイオード素子として動作するダイオード領域（２０）とされており、ＩＧＢＴ領域（１０）とダイオード領域（２０）とが交互に繰り返し配置されている。
【００１０】
ＩＧＢＴ領域（１０）は、ベース層（３１）を貫通してドリフト層（３０）に達するように形成されたトレンチ（３５）と、トレンチ（３５）の表面に形成されたゲート絶縁膜（３６）と、トレンチ（３５）内において、ゲート絶縁膜（３６）の上に形成されたゲート電極（３７）と、ベース層（３１）の表層部に形成され、当該ベース層（３１）内においてトレンチ（３５）の側面に接するように形成された第１導電型のエミッタ領域（３９）と、ベース層（３１）の表層部に形成された第２導電型の第１コンタクト領域（４０）と、ベース層（３１）内においてトレンチ（３５）の深さ方向にエミッタ領域（３９）および第１コンタクト領域（４０）よりも深いと共に当該ベース層（３１）をエミッタ領域（３９）および第１コンタクト領域（４０）側とドリフト層（３０）側とに分割する第１導電（Ｎ）型のフローティング層（４１）と、を備えている。
【００１１】
ダイオード領域（２０）は、ベース層（３１）の表層部に形成された第２導電型の第２コンタクト領域（４６）を備えている。
【００１２】
さらに、ＩＧＢＴ領域（１０）およびダイオード領域（２０）は、ゲート電極（３７）上を含むと共に第１コンタクト領域（４０）に沿って開口した第１コンタクトホール（４２ａ）と第２コンタクト領域（４６）に沿って開口した第２コンタクトホール（４２ｂ）とが設けられた層間絶縁膜（４２）と、第１コンタクトホール（４２ａ）を介してＩＧＢＴ領域（１０）のエミッタ領域（３９）および第１コンタクト領域（４０）に電気的に接続されると共に、第２コンタクトホール（４２ｂ）を介してダイオード領域（２０）の第２コンタクト領域（４６）に電気的に接続されたエミッタ電極（４７）と、を備えている。
【００１３】
また、トレンチ（３５）は、ＩＧＢＴ領域（１０）とダイオード領域（２０）とが繰り返し交互に配置された繰り返し方向とは垂直方向に延設されている。
【００１４】
そして、フローティング層（４１）のうちトレンチ（３５）の延設方向における終端部（４１ａ）は、エミッタ領域（３９）のうちトレンチ（３５）の延設方向における終端部（３９ａ）よりもＩＧＢＴ領域（１０）の外縁側に位置していることを特徴とする。
【００１５】
これによると、ＩＧＢＴ領域（１０）のベース層（３１）にはフローティング層（４１）が設けられているので、このフローティング層（４１）が電位の壁となって機能する。このため、ダイオード領域（２０）の動作時にはフローティング層（４１）によりＩＧＢＴ領域（１０）の第１コンタクト領域（４０）からダイオード領域（２０）へのホールの流れを抑制することができる。また、フローティング層（４１）の終端部（４１ａ）がエミッタ領域（３９）の終端部（３９ａ）によりもＩＧＢＴ領域（１０）の外縁側に位置しているので、ダイオード領域（２０）の動作がオフになったときには、逆回復電流がＩＧＢＴ領域（１０）のエミッタ領域（３９）に流れ込むことをフローティング層（４１）により抑制することができる。つまり、ＩＧＢＴ領域（１０）のエミッタ領域（３９）に係る寄生ＮＰＮトランジスタが作動してしまうことを抑制し、逆回復耐量を向上させることができる。以上のように、ＩＧＢＴ領域（１０）とダイオード領域（２０）との距離の確保は不要であるので、ＩＧＢＴ領域（１０）およびダイオード領域（２０）の活性領域を確保しつつ、ダイオード逆回復耐量を向上させることができる。
【００１６】
請求項１に記載の発明では、第１コンタクト領域（４０）および第１コンタクトホール（４２ａ）は、トレンチ（３５）の延設方向に沿って形成されており、フローティング層（４１）の終端部（４１ａ）は、エミッタ領域（３９）のうちトレンチ（３５）の延設方向における終端部（３９ａ）と第１コンタクトホール（４２ａ）のうちトレンチ（３５）の延設方向における終端部（４２ｃ）との間に位置していることを特徴とする。
【００１７】
これによると、半導体基板（３２）の一面（３３）に垂直な方向で第１コンタクトホール（４２ａ）がフローティング層（４１）に覆われていないので、ＩＧＢＴ素子のターンオフの際に第１コンタクトホール（４２ａ）のうちフローティング層（４１）で覆われていない部分の第１コンタクト領域（４０）を介してホールを充分に抜き取ることができる。これにより、半導体装置のターンオフ耐量を向上させることができる。
【００１８】
請求項２に記載の発明では、第２コンタクト領域（４６）および第２コンタクトホール（４２ｂ）は、トレンチ（３５）の延設方向に沿って形成されており、第１コンタクトホール（４２ａ）の終端部（４２ｃ）は、第２コンタクトホール（４２ｂ）のうちトレンチ（３５）の延設方向における終端部（４２ｄ）よりもＩＧＢＴ領域（１０）の外縁側に位置していることを特徴とする。
【００１９】
これによると、ダイオード領域（２０）ではダイオード領域（２０）の外縁側から第２コンタクトホール（４２ｂ）までの距離が長くなって抵抗が高くなるので、ダイオード領域（２０）の外縁側から第２コンタクトホール（４２ｂ）に流れる逆回復電流を抑制することができる。一方、ＩＧＢＴ領域（１０）では、第１コンタクトホール（４２ａ）の終端部（４２ｃ）が第２コンタクトホール（４２ｂ）の終端部（４２ｄ）から突出することで充分なホール抜き取り領域が確保されているので、半導体装置のターンオフ耐量を向上させることができる。
【００２０】
請求項３に記載の発明では、第１コンタクト領域（４０）および第１コンタクトホール（４２ａ）は、トレンチ（３５）の延設方向に沿って形成されており、フローティング層（４１）のうちトレンチ（３５）の延設方向における終端部（４１ａ）は、第１コンタクトホール（４２ａ）のうちトレンチ（３５）の延設方向における終端部（４２ｃ）よりもＩＧＢＴ領域（１０）の外縁側に位置していることを特徴とする。
【００２１】
これにより、ＩＧＢＴ領域（１０）に流れる逆回復電流をほとんど無くすことができ、逆回復耐量を向上させることができる。
【００２２】
請求項４に記載の発明では、第１コンタクト領域（４０）および第１コンタクトホール（４２ａ）は、トレンチ（３５）の延設方向に沿って形成されており、フローティング層（４１）の終端部（４１ａ）のうち繰り返し方向におけるダイオード領域（２０）側は、第１コンタクトホール（４２ａ）のうちトレンチ（３５）の延設方向における終端部（４２ｃ）よりもＩＧＢＴ領域（１０）の外縁側に位置している。
【００２３】
そして、フローティング層（４１）の終端部（４１ａ）のうち繰り返し方向におけるＩＧＢＴ領域（１０）の中央側は、エミッタ領域（３９）のうちトレンチ（３５）の延設方向における終端部（３９ａ）と第１コンタクトホール（４２ａ）のうちトレンチ（３５）の延設方向における終端部（４２ｃ）との間に位置していることを特徴とする。
【００２４】
これによると、ＩＧＢＴ領域（１０）のうちダイオードとしても機能するダイオード領域（２０）側では逆回復電流をほとんど無くすことができ、逆回復耐量を向上させることができる。また、ＩＧＢＴ領域（１０）のうちＩＧＢＴとしてのみ機能するダイオード領域（２０）から離れた場所では、ＩＧＢＴのターンオフ耐量を向上させることができる。
【００２５】
請求項５に記載の発明では、第２コンタクト領域（４６）および第２コンタクトホール（４２ｂ）は、トレンチ（３５）の延設方向に沿って形成されており、第１コンタクトホール（４２ａ）の終端部（４２ｃ）は、第２コンタクトホール（４２ｂ）のうちトレンチ（３５）の延設方向における終端部（４２ｄ）よりもＩＧＢＴ領域（１０）の外縁側に位置していることを特徴とする。
【００２６】
これにより、ダイオード領域（２０）の第２コンタクトホール（４２ｂ）よりもＩＧＢＴ領域（１０）の第１コンタクトホール（４２ａ）によるホール抜き取り領域が広いので、フローティング層（４１）が第１コンタクトホール（４２ａ）を全て覆っていても半導体装置のターンオフ耐量を向上させることができる。
【００２７】
請求項６に記載の発明では、ダイオード領域（２０）は、ベース層（３１）を貫通してドリフト層（３０）に達すると共に第２コンタクトホール（４２ｂ）に沿って形成されたトレンチ（３５）と、トレンチ（３５）の表面に形成されたゲート絶縁膜（３６）と、トレンチ（３５）内において、ゲート絶縁膜（３６）の上に形成されると共に層間絶縁膜（４２）に覆われたトレンチ電極（３８）と、を備えている。
【００２８】
そして、トレンチ電極（３８）は、半導体基板（３２）の一面（３３）の面方向においてダイオード領域（２０）に形成されたトレンチ（３５）の延設方向の端部でエミッタ電極（４７）に電気的に接続されていることを特徴とする。これにより、トレンチ電極（３８）をエミッタ接地することができる。
【００２９】
請求項７に記載の発明では、トレンチ電極（３８）は、半導体基板（３２）の一面（３３）の面方向においてダイオード領域（２０）に形成されたトレンチ（３５）の長手方向の端部で、エミッタ電極（４７）とは分離された制御電極（５３）に電気的に接続されていることを特徴とする。
【００３０】
これにより、制御電極（５３）を介してトレンチ電極（３８）にエミッタ電圧とは異なる電圧を印加することができる。
【００３１】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態に係る半導体装置の平面図である。
【図２】図１のＡ−Ｂ−Ｃ−Ｄ断面図である。
【図３】本発明の第２実施形態に係る半導体装置の平面図である。
【図４】本発明の第３実施形態に係る半導体装置の平面図である。
【図５】本発明の第４実施形態に係る半導体装置の平面図である。
【図６】図５のＥ−Ｆ−Ｇ−Ｈ断面図である。
【図７】本発明の第５実施形態に係る半導体装置の平面図である。
【図８】本発明の第６実施形態に係る半導体装置の平面図である。
【図９】本発明の第７実施形態に係る半導体装置の平面図である。
【図１０】本発明の第８実施形態に係る半導体装置の平面図である。
【図１１】本発明の第９実施形態に係る半導体装置の平面図である。
【図１２】本発明の第１０実施形態に係る半導体装置の平面図である。
【図１３】本発明の第１１実施形態に係る半導体装置の平面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるＮ型、Ｎ−型、Ｎ＋型は本発明の第１導電型に対応し、Ｐ型、Ｐ＋型は本発明の第２導電型に対応している。
【００３４】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される絶縁ゲート型の半導体装置は、例えば、インバータ、ＤＣ／ＤＣコンバータ等の電源回路に使用されるパワースイッチング素子として用いられるものである。
【００３５】
図１は、本実施形態に係る半導体装置の平面図である。また、図２は、図１のＡ−Ｂ−Ｃ−Ｄ断面図である。以下、図１および図２を参照して半導体装置の構成について説明する。
【００３６】
図１および図２に示されるように、半導体装置は、ＩＧＢＴ領域１０と、このＩＧＢＴ領域１０に隣接するダイオード領域２０と、が交互に繰り返し配置されたＲＣ−ＩＧＢＴである。ＩＧＢＴ領域１０は多数のＩＧＢＴ素子が形成された領域であり、ダイオード領域２０はダイオード素子が形成された領域である。本実施形態では、ＩＧＢＴ領域１０とダイオード領域２０とが交互に繰り返された方向を繰り返し方向とする。
【００３７】
これらＩＧＢＴ領域１０およびダイオード領域２０は、図２に示されるように、ドリフト層として機能するＮ−型のドリフト層３０と、ドリフト層３０の上に形成されたＰ型のベース層３１と、を含む半導体基板３２を備えている。本実施形態では、ベース層３１の表面を半導体基板３２の一面３３とし、ドリフト層３０のうちベース層３１とは反対側を他面３４とする。ドリフト層３０としてはＮ−型のシリコンウェハが用いられ、このシリコンウェハの表面にＰ型のベース層３１が例えば熱拡散で形成される。
【００３８】
このような半導体基板３２に対して、ＩＧＢＴ領域１０およびダイオード領域２０の各領域には、ベース層３１を貫通してドリフト層３０まで達するように複数個のトレンチ３５が形成されている。各トレンチ３５は、半導体基板３２の一面３３の面方向のうち一方向を長手方向とし、この長手方向に沿って延設されている。ここで、トレンチ３５の長手方向（延設方向）とは繰り返し方向に対して垂直方向である。そして、トレンチ３５は例えば複数個等間隔に平行に形成されている。
【００３９】
各トレンチ３５の内壁には、各トレンチ３５の内壁表面を覆うようにゲート絶縁膜３６が形成されている。各トレンチ３５のうちＩＧＢＴ領域１０に形成されたトレンチ３５のゲート絶縁膜３６の上にはポリシリコン等のゲート電極３７が埋め込まれている。これにより、トレンチゲート構造が構成されている。一方、各トレンチ３５のうちダイオード領域２０に形成されたトレンチ３５のゲート絶縁膜３６の上にはポリシリコン等のトレンチ電極３８が埋め込まれている。これらゲート電極３７およびトレンチ電極３８はトレンチ３５の延設方向に沿ってそれぞれ形成されている。
【００４０】
トレンチ３５は例えばフォトリソグラフィ・エッチング工程により形成され、ゲート絶縁膜３６は熱酸化やＣＶＤ法等で形成される。また、ゲート電極３７およびトレンチ電極３８はＣＶＤ法等でトレンチ３５内に埋め込まれる。
【００４１】
ＩＧＢＴ領域１０では、ベース層３１はチャネル領域を構成している。そして、チャネル領域であるベース層３１の表層部にＮ＋型のエミッタ領域３９が形成されている。このエミッタ領域３９が設けられた部分がＩＧＢＴ領域１０における活性領域である。また、当該ベース層３１の表層部に、エミッタ領域３９に挟まれるようにＰ＋型の第１コンタクト領域４０が形成されている。
【００４２】
Ｎ＋型のエミッタ領域３９は、Ｎ−型のドリフト層３０よりも高不純物濃度で構成され、ベース層３１内において終端しており、かつ、当該ベース層３１内においてトレンチ３５の側面に接するように形成されている。一方、Ｐ＋型の第１コンタクト領域４０は、Ｐ＋型のベース層３１よりも高不純物濃度で構成され、エミッタ領域３９と同様に、ベース層３１内において終端している。
【００４３】
具体的には、図１に示されるように、エミッタ領域３９は繰り返し方向に沿ってトレンチ３５間の領域に形成されていると共に、トレンチ３５の延設方向に等間隔に複数形成されている。また、第１コンタクト領域４０は、２つのトレンチ３５に挟まれてトレンチ３５の延設方向に沿って棒状に延設されている。これらエミッタ領域３９および第１コンタクト領域４０はそれぞれ専用のマスクが用いられてイオン注入により形成される。
【００４４】
そして、ＩＧＢＴ領域１０におけるベース層３１には、図２に示されるように、トレンチ３５の深さ方向にエミッタ領域３９および第１コンタクト領域４０よりも深いと共に当該ベース層３１を分割するＮ型のフローティング層４１が形成されている。具体的には、フローティング層４１は、ベース層３１をエミッタ領域３９および第１コンタクト領域４０が形成された側の領域とドリフト層３０に接する領域とに分割している。したがってフローティング層４１は、Ｐ型のベース層３１において電位の壁となって機能する。このようなフローティング層４１は、専用のマスクが用いられてイオン注入により形成される。
【００４５】
さらに、ベース層３１の上にはＰＳＧ等の層間絶縁膜４２がゲート電極３７上を含むように形成されていると共に、層間絶縁膜４２は第１コンタクト領域４０に沿って開口した第１コンタクトホール４２ａを有している。上述のように、第１コンタクト領域４０はトレンチ３５の延設方向に沿って形成されているので、第１コンタクトホール４２ａもトレンチ３５の延設方向に沿って形成されている。これにより、Ｎ＋型のエミッタ領域３９の一部およびＰ＋型の第１コンタクト領域４０が第１コンタクトホール４２ａから露出している。
【００４６】
また、図１に示されるように、層間絶縁膜４２で覆われたゲート電極３７のうちトレンチ３５の延設方向における端部がゲート引き出し電極４３に覆われている。このゲート引き出し電極４３は、ＩＧＢＴ領域１０およびダイオード領域２０の外周に設けられた電極であり、ＩＧＢＴ領域１０に対応した部分がトレンチ３５側に突出することでトレンチ３５の延設方向における端部を覆っていると共にゲート電極３７に接触している。
【００４７】
上記の層間絶縁膜４２やゲート引き出し電極４３は、例えばフォトリソグラフィ・エッチング工程により形成される。ゲート引き出し電極４３としてはＡｌ等の金属やポリシリコン等が採用される。
【００４８】
そして、図２に示されるように、ゲート引き出し電極４３の上に絶縁層４４およびゲート上部電極４５が順に形成されており、絶縁層４４に設けられたコンタクトホール４４ａを介してゲート引き出し電極４３とゲート上部電極４５とが電気的に接続されている。これにより、ゲート電極３７はゲート引き出し電極４３を介してゲート上部電極４５に電気的に接続されている。なお、ゲート上部電極４５は例えばフォトリソグラフィ・エッチング手法によりＡｌ等がパターニングされることで形成される。
【００４９】
一方、ダイオード領域２０では、ダイオード領域２０におけるベース層３１の表層部にＰ＋型の第２コンタクト領域４６が形成されている。この第２コンタクト領域４６の不純物濃度は、ＩＧＢＴ領域１０の第１コンタクト領域４０の不純物濃度とは異なる濃度になっている。つまり、第２コンタクト領域４６はダイオード特性に最適な不純物濃度に設定されている。
【００５０】
また、ダイオード領域２０では、トレンチ電極３８を覆うようにダイオード領域２０の全域に上記の層間絶縁膜４２が形成されている。この層間絶縁膜４２は第２コンタクト領域４６に沿って開口した第２コンタクトホール４２ｂを有している。このような第２コンタクト領域４６は、専用のマスクが用いられてイオン注入により形成される。
【００５１】
そして、ＩＧＢＴ領域１０およびダイオード領域２０の両領域において半導体基板３２のベース層３１側にエミッタ電極４７が形成されている。具体的には、ＩＧＢＴ領域１０では、層間絶縁膜４２に設けられた第１コンタクトホール４２ａにエミッタ電極４７が埋め込まれてエミッタ電極４７とエミッタ領域３９および第１コンタクト領域４０とが電気的に接続されている。また、ダイオード領域２０では、層間絶縁膜４２に設けられた第２コンタクトホール４２ｂにエミッタ電極４７が埋め込まれてエミッタ電極４７と第２コンタクト領域４６と電気的に接続されている。このようなエミッタ電極４７は、例えばフォトリソグラフィ・エッチング手法によりＡｌ等がパターニングされることで形成される。
【００５２】
さらに、ダイオード領域２０では、図１に示されるように、トレンチ３５の延設方向の端部を覆うようにトレンチ引き出し電極４８が形成されている。このトレンチ引き出し電極４８は、トレンチ電極３８のうちトレンチ３５の延設方向の端部の上に形成されると共にトレンチ電極３８に電気的に接続されている。なお、トレンチ引き出し電極４８は例えばフォトリソグラフィ・エッチング手法によりＡｌやポリシリコン等がパターニングされることで形成される。
【００５３】
さらに、トレンチ引き出し電極４８の上に絶縁層４４およびエミッタ電極４７が順に形成されており、絶縁層４４に設けられたコンタクトホール４４ｂを介してトレンチ引き出し電極４８とエミッタ電極４７とが電気的に接続されている。これにより、トレンチ電極３８はトレンチ引き出し電極４８を介してエミッタ電極４７に電気的に接続されている。このため、ダイオード領域２０に形成されたトレンチ電極３８はエミッタ接地されている。
【００５４】
また、ＩＧＢＴ領域１０およびダイオード領域２０の全域において、半導体基板３２の他面３４にＮ型のフィールドストップ層４９が形成されている。そして、フィールドストップ層４９のうち、ＩＧＢＴ領域１０の領域の上にはＰ＋型のコレクタ層５０が形成され、ダイオード領域２０の領域の上にはＮ＋型のカソード層５１が形成されている。コレクタ層５０およびカソード層５１は同じ階層に形成され、これらコレクタ層５０およびカソード層５１の上にＡｌ等のコレクタ電極５２が形成されている。これにより、半導体基板３２の一面３３の面方向において、コレクタ層５０が形成された領域がＩＧＢＴ領域１０に該当すると共にＩＧＢＴ素子として動作し、カソード層５１が形成された領域がダイオード領域２０に該当すると共にダイオード素子として動作する。
【００５５】
フィールドストップ層４９は例えばシリコンウェハの裏面に形成され、フィールドストップ層４９のうちＩＧＢＴ領域１０に対応する領域にＰ型のコレクタ層５０が形成され、ダイオード領域２０に対応する領域にＮ型のカソード層５１が形成される。また、コレクタ電極５２は例えばスパッタリングの方法により形成される。なお、各構成要素が形成されたウェハがダイシングカットされることで半導体装置としての半導体チップが得られる。
【００５６】
上記のような構成において、本実施形態では、フローティング層４１の端の部分の位置を規定している。具体的には、フローティング層４１のうちトレンチ３５の延設方向における終端部４１ａは、エミッタ領域３９のうちトレンチ３５の延設方向における終端部３９ａよりもＩＧＢＴ領域１０の外縁側に位置していると共に、エミッタ領域３９の終端部３９ａと第１コンタクトホール４２ａのうちトレンチ３５の延設方向における終端部４２ｃとの間に位置している。本実施形態では、フローティング層４１の終端部３９ａは繰り返し方向に沿った直線状になっている。
【００５７】
なお、本実施形態では、トレンチ３５の延設方向における第１コンタクトホール４２ａの終端部４２ｃと第２コンタクトホール４２ｂの終端部４２ｄとは同じ位置に設けられている。
【００５８】
上述のように、エミッタ領域３９は繰り返し方向に沿って形成されていると共にトレンチ３５の延設方向に複数形成されているので、「エミッタ領域３９のうちトレンチ３５の延設方向における終端部３９ａ」というところの終端部３９ａは、複数のエミッタ領域３９のうちトレンチ３５の延設方向において最もＩＧＢＴ領域１０の外縁側に位置するエミッタ領域３９の最もＩＧＢＴ領域１０の外縁側の部分を指す。
【００５９】
上記構造によると、図２に示されるように、半導体基板３２の一面３３に垂直な方向で第１コンタクトホール４２ａがフローティング層４１に覆われていない。言い換えると、半導体基板３２の一面３３に垂直な方向で第１コンタクト領域４０のうち層間絶縁膜４２にもフローティング層４１にも覆われない部分があると言える。このため、ＩＧＢＴ素子がターンオフした際に、アバランシェにより発生したホールをフローティング層４１に覆われていない第１コンタクト領域４０を介してエミッタ電極４７に充分に抜き取ることができる。これにより、ターンオフ耐量を向上させることができる。
【００６０】
また、ＩＧＢＴ素子のターンオフ後のダイオード領域２０の動作時には、フローティング層４１によりＩＧＢＴ領域１０の第１コンタクト領域４０からダイオード領域２０へのホールの流れが抑制される。そして、ダイオード領域２０の動作がオフになったときには、逆回復電流がＩＧＢＴ領域１０のエミッタ領域３９に流れ込むことがフローティング層４１により抑制される。つまり、ＩＧＢＴ領域１０のエミッタ領域３９に係る寄生ＮＰＮトランジスタが作動してしまうことを抑制し、逆回復耐量を向上させることができる。
【００６１】
以上のように、ＩＧＢＴ領域１０にフローティング層４１を設け、トレンチ３５の延設方向において、フローティング層４１の終端部４１ａの位置を規定している。このため、従来のようにＩＧＢＴ領域１０とダイオード領域２０との距離を確保する必要がなく、ＩＧＢＴ領域１０およびダイオード領域２０の活性領域を確保しつつ、半導体装置の逆回復耐量およびターンオフ耐量を向上させることができる。
【００６２】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図３は、本実施形態に係る半導体装置の平面図である。この図に示されるように、フローティング層４１の終端部４１ａは、トレンチ３５の延設方向において、第１コンタクトホール４２ａのうちトレンチ３５の延設方向における終端部４２ｃよりもＩＧＢＴ領域１０の外縁側に位置している。すなわち、フローティング層４１は、トレンチ３５の延設方向において、第１コンタクトホール４２ａを完全に覆っている。
【００６３】
これにより、ダイオード領域２０からＩＧＢＴ領域１０の第１コンタクト領域４０へのホールの流れはフローティング層４１の電位の壁によって阻止されるので、ダイオード領域２０からＩＧＢＴ領域１０に流れる逆回復電流をほとんど無くすことができる。したがって、逆回復耐量を向上させることができる。
【００６４】
（第３実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図３は、本実施形態に係る半導体装置の平面図である。この図に示されるように、トレンチ３５の延設方向におけるＩＧＢＴ領域１０の外縁側のフローティング層４１の終端部４１ａは、繰り返し方向においてその位置が異なる。
【００６５】
まず、フローティング層４１の終端部４１ａのうち繰り返し方向におけるダイオード領域２０側は、第１コンタクトホール４２ａのうちトレンチ３５の延設方向における終端部４２ｃよりもＩＧＢＴ領域１０の外縁側に位置している。つまり、フローティング層４１は第１コンタクトホール４２ａを完全に覆っている。
【００６６】
また、フローティング層４１の終端部４１ａのうち繰り返し方向におけるＩＧＢＴ領域１０の中央側は、エミッタ領域３９のうちトレンチ３５の延設方向における終端部３９ａと第１コンタクトホール４２ａのうちトレンチ３５の延設方向における終端部４２ｃとの間に位置している。つまり、フローティング層４１から第１コンタクトホール４２ａが突出している。
【００６７】
このようにフローティング層４１の終端部４１ａの位置を規定したのは以下の理由による。ＩＧＢＴ素子のターンオフでアバランシェによりホールが最も発生する場所はダイオード領域２０から最も離れた場所である。したがって、行き場をなくしたホールを第１コンタクト領域４０から充分に抜き取る必要があるので、ＩＧＢＴ領域１０においてダイオード領域２０から最も離れた場所にフローティング層４１は設けられていないことが望ましい。
【００６８】
一方、ダイオード素子の逆回復時は、ホールの抜き取りはＩＧＢＴ領域１０からではなく、ＩＧＢＴ領域１０のすぐ近くにあるダイオード領域のアノードから抜き取り、ＩＧＢＴ領域１０で抜き取ることは望ましくはない。したがって、ＩＧＢＴ領域１０のホール抜き取り部分（つまりダイオード領域２０側の第１コンタクトホール４２ａ）をフローティング層４１でカバーするのが望ましい。
【００６９】
以上のことを踏まえて、本実施形態に係る構造はダイオード領域２０からの距離によってＩＧＢＴ領域１０におけるフローティング層４１の終端部４１ａの位置を最適に変えた構造であると言える。
【００７０】
（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分について説明する。上記各実施形態では、トレンチ電極３８はトレンチ３５の長手方向の端部でトレンチ引き出し電極４８を介してエミッタ電極４７に電気的に接続されていたが、本実施形態では、トレンチ電極３８はエミッタ電極４７と異なる制御電極に接続されることが特徴となっている。
【００７１】
図５は、本実施形態に係る半導体装置の平面図である。また、図６は、図５のＥ−Ｆ−Ｇ−Ｈ断面図である。図５に示されるように、トレンチ引き出し電極４８およびゲート引き出し電極４３のレイアウトは上記各実施形態と同じであるが、図６に示されるようにエミッタ電極４７とゲート上部電極４５との間にこれらから分離された制御電極５３が設けられている。そして、この制御電極５３にトレンチ引き出し電極４８がコンタクトホール４４ｂを介して電気的に接続されている。制御電極５３はゲート上部電極４５と同様に繰り返し方向に沿って形成されている。制御電極５３はＡｌ等の金属で形成されている。
【００７２】
したがって、トレンチ電極３８は、半導体基板３２の一面３３の面方向においてダイオード領域２０に形成されたトレンチ３５の長手方向の端部で、トレンチ引き出し電極４８を介して制御電極５３に電気的に接続されている。これにより、制御電極５３を介してトレンチ電極３８にエミッタ電圧とは異なる電圧を印加することができる。
【００７３】
（第５実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図７は、本実施形態に係る半導体装置の平面図である。この図に示されるように、トレンチ３５の延設方向において、フローティング層４１の終端部４１ａはエミッタ領域３９の終端部３９ａと第１コンタクトホール４２ａの終端部４２ｃとの間に位置している。そして、本実施形態では、第１コンタクトホール４２ａの終端部４２ｃは、トレンチ３５の延設方向において、第２コンタクトホール４２ｂのうちトレンチ３５の延設方向における終端部４２ｄよりもＩＧＢＴ領域１０の外縁側に位置している。
【００７４】
このように、トレンチ３５の延設方向において、ＩＧＢＴ領域１０の第１コンタクトホール４２ａの終端部４２ｃの位置がダイオード領域２０の第２コンタクトホール４２ｂの終端部４２ｄの位置よりもＩＧＢＴ領域１０の外縁側に突出しているので、第１コンタクト領域４０がフローティング層４１に覆われない範囲が広くなる。このため、ホールを抜き取るための第１コンタクト領域４０の充分な領域が確保されるので、半導体装置のターンオフ耐量を向上させることができる。
【００７５】
また、ダイオード領域２０では、ダイオード領域２０の外縁側から第２コンタクトホール４２ｂの終端部４２ｄに達するまでの距離が長くなって抵抗が高くなる。このため、ダイオード領域２０の外縁側から第２コンタクトホール４２ｂに流れる逆回復電流を抵抗が高くなった分だけ抑制することができる。
【００７６】
以上のように、第１コンタクトホール４２ａの終端部４２ｃの位置を規定することで、半導体装置の逆回復耐量およびターンオフ耐量を向上させることができる。
【００７７】
（第６実施形態）
本実施形態では、第５実施形態と異なる部分について説明する。図８は、本実施形態に係る半導体装置の平面図である。この図に示されるように、トレンチ３５の延設方向における第１コンタクトホール４２ａの終端部４２ｃが第２コンタクトホール４２ｂの終端部４２ｄよりもＩＧＢＴ領域１０の外縁側に位置していると共に、フローティング層４１の終端部４１ａが第１コンタクトホール４２ａの終端部４２ｃよりもＩＧＢＴ領域１０の外縁側に位置している。つまり、フローティング層４１が第１コンタクトホール４２ａを完全に覆っている。
【００７８】
このように、フローティング層４１が第１コンタクトホール４２ａを完全に覆っているものの、ＩＧＢＴ領域１０の第１コンタクトホール４２ａによるホール抜き取り領域が広いので、半導体装置のターンオフ耐量を比較的向上させることができる。
【００７９】
（第７実施形態）
本実施形態では、第５実施形態と異なる部分について説明する。図９は、本実施形態に係る半導体装置の平面図である。この図に示されるように、トレンチ３５の延設方向における第１コンタクトホール４２ａの終端部４２ｃが第２コンタクトホール４２ｂの終端部４２ｄよりもＩＧＢＴ領域１０の外縁側に位置していると共に、フローティング層４１の終端部４１ａのうち繰り返し方向におけるＩＧＢＴ領域１０の中央側の部分は、エミッタ領域３９の終端部３９ａと第１コンタクトホール４２ａの終端部４２ｃとの間に位置している。
【００８０】
ここで、本実施形態では、フローティング層４１の終端部４１ａは、繰り返し方向におけるＩＧＢＴ領域１０の中央側に向かって階段状に段階的にエミッタ領域３９の終端部３９ａ側に位置している。したがって、フローティング層４１の終端部４１ａのうち繰り返し方向におけるＩＧＢＴ領域１０の中央側の部分から第１コンタクトホール４２ａが突出した状態となる。すなわち、ＩＧＢＴ領域１０においてダイオード領域２０に近いコンタクト部分がフローティング層４１で充分カバーされ、ダイオード領域２０から離れるにしたがってフローティング層４１のカバー比率が下がっている。
【００８１】
これにより、ＩＧＢＴ領域１０のうちダイオード領域２０側ではフローティング層４１のカバーによってＩＧＢＴ領域１０に流れる逆回復電流がほとんど無くなり、逆回復耐量を向上させることができる。また、ＩＧＢＴ領域１０のうちダイオード領域２０から離れた場所では、フローティング層４１に覆われてない第１コンタクトホール４２ａの部分からホールが抜き取られるので、ターンオフ耐量との両方を向上させることができる。
【００８２】
（第８実施形態）
本実施形態では、第５実施形態と異なる部分について説明する。図１０は、本実施形態に係る半導体装置の平面図である。この図に示されるように、トレンチ３５の延設方向において、フローティング層４１の終端部４１ａはエミッタ領域３９の終端部３９ａと第１コンタクトホール４２ａの終端部４２ｃとの間に位置している。さらに、繰り返し方向において、ＩＧＢＴ領域１０の各第１コンタクトホール４２ａの終端部４２ｃがＩＧＢＴ領域１０の中央側に向かって段階的にＩＧＢＴ領域１０の外縁側に位置している。つまり、ＩＧＢＴ領域１０の中央側に位置する第１コンタクトホール４２ａの終端部４２ｃが最もＩＧＢＴ領域１０の外縁側に位置している。
【００８３】
このように、ダイオード領域２０に近いＩＧＢＴ領域１０のコンタクト領域はトレンチ３５の延設方向におけるＩＧＢＴ領域１０の外縁側からの抵抗を高くする構造とし、ダイオード領域２０から離れたところでは充分なホール抜き取り領域を確保することで、半導体装置の逆回復耐量およびターンオフ耐量を向上させることができる。
【００８４】
（第９実施形態）
本実施形態では、第８実施形態と異なる部分について説明する。図１１は、本実施形態に係る半導体装置の平面図である。この図に示されるように、トレンチ３５の延設方向におけるフローティング層４１の終端部４１ａは、ＩＧＢＴ領域１０のうちダイオード領域２０側では第１コンタクトホール４２ａを完全に覆っており、ＩＧＢＴ領域１０の中央側では第１コンタクトホール４２ａの終端部４２ｃとエミッタ領域３９の終端部３９ａとの間に位置している。このように、フローティング層４１の終端部４１ａの位置を規定することもできる。
【００８５】
（第１０実施形態）
本実施形態では、第８実施形態と異なる部分について説明する。図１２は、本実施形態に係る半導体装置の平面図である。この図に示されるように、エミッタ領域３９のうちトレンチ３５の延設方向における最もＩＧＢＴ領域１０の外縁側に位置するエミッタ領域３９において、繰り返し方向の長さが当該エミッタ領域３９よりもＩＧＢＴ領域１０の内側に位置するエミッタ領域３９よりも短くなっている。
【００８６】
また、フローティング層４１の終端部４１ａは、短くされたエミッタ領域３９に沿って設けられている。すなわち、フローティング層４１の終端部４１ａのうち繰り返し方向におけるＩＧＢＴ領域１０の中央側の部分が、トレンチ３５の延設方向に突出したレイアウトになっている。
【００８７】
このため、トレンチ３５の延設方向におけるフローティング層４１の終端部４１ａ側とダイオード領域２０との間の第１コンタクトホール４２ａはフローティング層４１に覆われていない。したがって、ＩＧＢＴ領域１０において充分なホール抜き取り領域を確保することができ、半導体装置の逆回復耐量およびターンオフ耐量を向上させることができる。
【００８８】
（第１１実施形態）
本実施形態では、第１０実施形態と異なる部分について説明する。図１３は、本実施形態に係る半導体装置の平面図である。この図に示されるように、エミッタ領域３９のうちトレンチ３５の延設方向における最もＩＧＢＴ領域１０の外縁側に位置するエミッタ領域３９がＩＧＢＴ領域１０の内側に位置するエミッタ領域３９よりも短くされているが、フローティング層４１の終端部４１ａは繰り返し方向に沿って設けられている。このように、繰り返し方向におけるエミッタ領域３９の長さにかかわらず、フローティング層４１の終端部４１ａの位置を繰り返し方向に沿って直線状に設けても良い。
【００８９】
（他の実施形態）
上記各実施形態で示された構造は一例であり、上記で示した構造に限定されることなく、本発明の特徴を含んだ他の構造とすることもできる。例えば、ダイオード領域２０のトレンチ電極３８をトレンチ引き出し電極４８を介してエミッタ電極４７に接続したものを、エミッタ電極４７ではなく制御電極５３に接続した構造とすることもできる。
【符号の説明】
【００９０】
１０    ＩＧＢＴ領域
２０    ダイオード領域
３５    トレンチ
３６    ゲート絶縁膜
３７    ゲート電極
３９    エミッタ領域
３９ａ  エミッタ領域の終端部
４０    第１コンタクト領域
４１    フローティング層
４１ａ  フローティング層の終端部
４２    層間絶縁膜
４２ａ  第１コンタクトホール
４２ｂ  第２コンタクトホール
４２ｃ  第１コンタクトホールの終端部
４２ｄ  第２コンタクトホールの終端部
４６    第２コンタクト領域
４７    エミッタ電極
【図１】
0005560991.tif 000002
【図２】
0005560991.tif 000003
【図３】
0005560991.tif 000004
【図４】
0005560991.tif 000005
【図５】
0005560991.tif 000006
【図６】
0005560991.tif 000007
【図７】
0005560991.tif 000008
【図８】
0005560991.tif 000009
【図９】
0005560991.tif 000010
【図１０】
0005560991.tif 000011
【図１１】
0005560991.tif 000012
【図１２】
0005560991.tif 000013
【図１３】
0005560991.tif 000014