(57)【特許請求の範囲】
【請求項１】
複数の映像信号線と、
複数の走査線と、
前記各映像信号線及び各走査線に接続された複数の画素と、を備え、
前記各画素は、
ゲート電極、高電位電源線及び低電位電源線の一方に接続されたソース電極、並びに前記高電位電源線及び低電位電源線の他方に接続されたドレイン電極を含んだ駆動トランジスタと、
前記高電位電源線及び駆動トランジスタ間、又は前記低電位電源線及び駆動トランジスタ間に接続された表示素子と、
トランジスタで形成され、走査線に接続されたゲート電極、映像信号線に接続されたソース電極及び前記駆動トランジスタのゲート電極に接続されたドレイン電極を含んだ画素スイッチと、
前記画素スイッチとは異なる導電形のトランジスタで形成され、前記走査線に接続されたゲート電極、並びに一方が前記映像信号線に接続され他方が電気的に浮動状態にあるソース電極及びドレイン電極を含んだ他のスイッチと、を有しているアクティブマトリクス型表示装置。
【請求項２】
複数の映像信号線と、
複数の走査線と、
前記各映像信号線及び各走査線に接続された複数の画素と、を備え、
前記各画素は、
ゲート電極、高電位電源線及び低電位電源線の一方に接続されたソース電極、並びに前記高電位電源線及び低電位電源線の他方に接続されたドレイン電極を含んだ駆動トランジスタと、
前記高電位電源線及び駆動トランジスタ間、又は前記低電位電源線及び駆動トランジスタ間に接続された表示素子と、
トランジスタで形成され、走査線に接続されたゲート電極、映像信号線に接続されたソース電極及び前記駆動トランジスタのゲート電極に接続されたドレイン電極を含んだ画素スイッチと、
前記画素スイッチとは異なる導電形のトランジスタで形成され、前記走査線に接続されたゲート電極、並びにともに前記映像信号線に接続されたソース電極及びドレイン電極を含み、前記映像信号線に並列に接続された他のスイッチと、を有しているアクティブマトリクス型表示装置。
【請求項３】
前記各画素は、前記駆動トランジスタのゲート電極に接続された容量部をさらに有している請求項１又は２に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、携帯情報機器を始め、種々のディスプレイに利用されている。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機ＥＬ（エレクトロルミネッセンス）表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型化及び軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地での使用にも適しているという特徴を備えている。
【０００４】
一般に、有機ＥＬ表示装置は、列方向に延びた複数の映像信号線と、行方向に延びた複数の走査線と、複数の映像信号線及び複数の走査線に接続された複数の画素と、を備えている。複数の画素は、複数行、複数列に並んで設けられ表示画面を構成している。
【０００５】
各画素は、自己発光素子である有機ＥＬ素子及び有機ＥＬ素子に駆動電流を供給する画素回路により構成され、有機ＥＬ素子の発光輝度を制御することにより表示動作を行う。画素回路は、有機ＥＬ素子に接続された駆動トランジスタと、駆動トランジスタのゲート電極及び映像信号線間に接続された画素トランジスタとを有している。
【０００６】
画素回路の駆動方式としては、電圧信号により行なう方式が知られている（例えば、特許文献１参照）。また、電圧電源をスイッチングし、ハイ及びローに切り換えるとともに、映像信号線から映像信号及び初期化信号の両方を出力することにより、画素の構成素子数と配線数とを削減し、画素のレイアウト面積を小さくすることにより高精細化を図った表示装置が提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第６，２２９，５０６号明細書
【特許文献２】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のような有機ＥＬ表示装置において、各走査線には複数の画素の画素トランジスタが接続されている。上記有機ＥＬ表示装置を用いてウィンドウパターン等の表示を行った場合、走査線に生じる容量（寄生容量）の変動が大きくなり、走査線に接続された複数の画素の駆動トランジスタのゲートの電位に悪影響を及ぼしてしまう。
【０００９】
そして、行（横）方向に延びた走査線に接続された複数の画素の表示品位が低下し、表示画面に、横方向に延びた筋状の表示不良が発生してしまう。上記表示不良は、横クロストークと呼ばれる。  
この発明は以上の点に鑑みなされたもので、その目的は、表示品位に優れたアクティブマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の態様に係るアクティブマトリクス型表示装置は、
複数の映像信号線と、
複数の走査線と、
前記各映像信号線及び各走査線に接続された複数の画素と、を備え、
前記各画素は、
ゲート電極、高電位電源線及び低電位電源線の一方に接続されたソース電極、並びに前記高電位電源線及び低電位電源線の他方に接続されたドレイン電極を含んだ駆動トランジスタと、
前記高電位電源線及び駆動トランジスタ間、又は前記低電位電源線及び駆動トランジスタ間に接続された表示素子と、
トランジスタで形成され、走査線に接続されたゲート電極、映像信号線に接続されたソース電極及び前記駆動トランジスタのゲート電極に接続されたドレイン電極を含んだ画素スイッチと、
前記画素スイッチとは異なる導電形のトランジスタで形成され、前記走査線に接続されたゲート電極、並びに一方が前記映像信号線に接続され他方が電気的に浮動状態にあるソース電極及びドレイン電極を含んだ他のスイッチと、を有している。
【発明の効果】
【００１１】
この発明によれば、表示品位に優れたアクティブマトリクス型表示装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】上記有機ＥＬ表示装置における画素の等価回路を示す平面図である。
【図３】上記有機ＥＬ表示装置の駆動トランジスタ及び有機ＥＬダイオードを示す断面図である。
【図４】上記有機ＥＬ表示装置の駆動方法における制御信号のオン、オフタイミングを示すタイミングチャートである。
【図５】上記有機ＥＬ表示装置のリセット動作における画素の等価回路を示す図である。
【図６】上記有機ＥＬ表示装置のプリオフセットキャンセル動作における画素の等価回路を示す図である。
【図７】上記有機ＥＬ表示装置のオフセットキャンセル動作における画素の等価回路を示す図である。
【図８】上記有機ＥＬ表示装置の移動度補正動作における画素の等価回路を示す図である。
【図９】上記有機ＥＬ表示装置の発光動作における画素の等価回路を示す図である。
【図１０】上記有機ＥＬ表示装置の画素の変形例の等価回路を示す平面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながらこの発明に係るアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を有機ＥＬ（エレクトロルミネッセンス）表示装置および有機ＥＬ表示装置の駆動方法に適用した実施の形態について詳細に説明する。
【００１４】
図１は、本発明の実施の形態に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置が含む画素の等価回路図である。図３は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。なお、図３では、表示装置を、その表示面、すなわち前面又は光出射面が上方を向き、背面が下方を向くように描いている。この表示装置は、アクティブマトリクス型駆動方式を採用した上面発光型の有機ＥＬ表示装置である。尚、本実施の形態では、上面発光型の有機ＥＬ表示装置であるが、本実施の形態は下面発光型の有機ＥＬ表示装置についても容易に適用可能である。
【００１５】
図１に示すように、有機ＥＬ表示装置は、２型以上のアクティブマトリクス型表示装置として構成され、表示パネルＤＰと、表示パネルＤＰの動作を制御するコントローラ１２とを含んでいる。この実施の形態において、表示パネルＤＰは、有機ＥＬパネルである。
【００１６】
表示パネルＤＰは、ガラス板等の光透過性を有する絶縁基板ＳＵＢ、絶縁基板ＳＵＢの表示領域Ｒ１上にマトリクス状に配列されたｍ×ｎ個の画素ＰＸ、画素ＰＸの行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）乃至第６走査線Ｓｇｆ（１〜ｍ）、画素ＰＸの列毎に接続されたｎ本の映像信号線ＶＬ（１〜ｎ）を備えている。複数の画素ＰＸが配列する各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つの画素ＰＸは、周期的に並んで設けられている。画素ＰＸは、列方向Ｘにｍ個、行方向Ｙにｎ個並べられている。また、表示パネルＤＰは、電位ＰＶＤＤに固定される高電位電源線ＳＬａと、電位ＰＶＳＳに固定される低電位電源線ＳＬｂと、を有している。
【００１７】
表示パネルＤＰは、第１走査線Ｓｇａ（１〜ｍ）乃至第６走査線Ｓｇｆ（１〜ｍ）を画素ＰＸの行毎に順次駆動する走査線駆動回路ＹＤＲ１、ＹＤＲ２、複数の映像信号線ＶＬ（１〜ｎ）を駆動する信号線駆動回路ＸＤＲを備えている。走査線駆動回路ＹＤＲ１、ＹＤＲ２及び信号線駆動回路ＸＤＲは、絶縁基板ＳＵＢの表示領域Ｒ１外側の非表示領域Ｒ２上に一体的に形成され、コントローラ１２とともに駆動部１０を構成している。
【００１８】
図２に示すように、各画素ＰＸは、表示素子と、この表示素子に駆動電流を供給する画素回路と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬダイオードＯＬＥＤ（以下、単にダイオードＯＬＥＤという）を用いている。
【００１９】
各画素ＰＸの画素回路は、電圧信号からなる映像信号に応じてダイオードＯＬＥＤの発光を制御する電圧信号方式の画素回路であり、画素スイッチとしての第１画素スイッチＳＳＴ１、第２画素スイッチＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、クロストークキャンセルスイッチＣＣＴ、第１容量部Ｃｓ、第２容量部Ｃｅｌ及び第３容量部Ｃａｄを有している。この実施の形態において、第１容量部Ｃｓ及び第３容量部Ｃａｄは、キャパシタである。第２容量部Ｃｅｌは、ダイオードＯＬＥＤ自体の持つ容量（ダイオードＯＬＥＤの寄生容量）である。ダイオードＯＬＥＤは、キャパシタとしても機能している。各行の画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは同一の行の複数の画素ＰＸの画素回路に共有されている。
【００２０】
図１及び図２に示すように、画素ＰＸの画素回路において、例えば緑（Ｇ）表示用の画素ＰＸでは、駆動トランジスタＤＲＴ及び出力スイッチＢＣＴは、高電位電源線ＳＬａと低電位電源線ＳＬｂとの間でダイオードＯＬＥＤと直列に接続されている。高電位電源線ＳＬａの電位ＰＶＤＤは例えば１０Ｖに設定され、低電位電源線ＳＬｂの電位ＰＶＳＳは、例えば１．５Ｖに設定される。高電位電源線ＳＬａ及び低電位電源線ＳＬｂは信号線駆動回路ＸＤＲに接続され、高電位電源線ＳＬａ及び低電位電源線ＳＬｂには信号線駆動回路ＸＤＲから電源電圧が供給される。
【００２１】
第１画素スイッチＳＳＴ１、第２画素スイッチＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、並びに後述する第１初期化スイッチＩＳＴ１及びリセットスイッチＲＳＴは、ここでは同一導電型、例えばＮチャネル型の薄膜トランジスタにより形成されている。出力スイッチＢＣＴは、例えばＰチャネル型の薄膜トランジスタにより形成されている。
【００２２】
クロストークキャンセルスイッチＣＣＴは、第１画素スイッチＳＳＴ１とは異なる導電形のトランジスタで形成され、ここでは、Ｐチャネル型の薄膜トランジスタにより形成されている。第２初期化スイッチＩＳＴ２は、第１初期化スイッチＩＳＴ１とは異なる導電形のトランジスタで形成され、ここでは、Ｐチャネル型の薄膜トランジスタにより形成されている。
【００２３】
この実施の形態において、駆動トランジスタおよび各スイッチをそれぞれ形成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００２４】
出力スイッチＢＣＴにおいて、ソース電極は高電位電源線ＳＬａに接続され、ドレイン電極は駆動トランジスタＤＲＴのドレイン電極に接続され、ゲート電極は第１走査線Ｓｇａに接続されている。これにより、出力スイッチＢＣＴは、第１走査線Ｓｇａからの制御信号ＢＧによりオン（導通状態）、オフ（非導通状態）制御され、ダイオードＯＬＥＤの発光時間を制御する。
【００２５】
駆動トランジスタＤＲＴにおいて、ソース電極は高電位電源線ＳＬａ及び低電位電源線ＳＬｂの一方に接続され、ドレイン電極は高電位電源線ＳＬａ及び低電位電源線ＳＬｂの他方に接続されている。この実施の形態において、ソース電極は低電位電源線ＳＬｂに間接的に接続され、ドレイン電極は高電位電源線ＳＬａに間接的に接続されている。詳しくは、ドレイン電極は出力スイッチＢＣＴのドレイン電極及び第５走査線Ｓｇｅに接続され、ソース電極はダイオードＯＬＥＤの一方の電極である後述する画素電極ＰＥ（ここでは、陽極）に接続されている。駆動トランジスタＤＲＴは、映像信号に応じた電流量の駆動電流をダイオードＯＬＥＤに出力する。
【００２６】
ダイオードＯＬＥＤは、高電位電源線ＳＬａ及び駆動トランジスタＤＲＴ間、又は低電位電源線ＳＬｂ及び駆動トランジスタＤＲＴ間に接続されている。この実施の形態において、ダイオードＯＬＥＤは、低電位電源線ＳＬｂ及び駆動トランジスタＤＲＴ間に接続されている。ダイオードＯＬＥＤの他方の電極である後述する対向電極ＣＥ（陰極）は、低電位電源線ＳＬｂに接続されている。
【００２７】
ここで、出力スイッチＢＣＴは複数の画素ＰＸの画素回路に共有されているため、例えば、赤（Ｒ）、青（Ｂ）の画素ＰＸにおいては、出力スイッチＢＣＴは設けられておらず、駆動トランジスタＤＲＴは、ダイオードＯＬＥＤと第５走査線Ｓｇｅとの間に接続されている。
【００２８】
第１画素スイッチＳＳＴ１において、ソース電極は映像信号線ＶＬに接続され、ゲート電極は信号書き込み制御用ゲート配線として機能する第２走査線Ｓｇｂに接続され、ドレイン電極は駆動トランジスタＤＲＴのゲート電極に間接的に接続されている。第１画素スイッチＳＳＴ１は、第２走査線Ｓｇｂから供給される制御信号ＳＧ１によりオン（導通状態）、オフ（非導通状態）制御される。そして、第１画素スイッチＳＳＴ１は、制御信号ＳＧ１に応答して、画素回路と映像信号線ＶＬとの接続、非接続を制御し、対応する映像信号線ＶＬから初期化信号Ｖｉｐ（＝ＶＩＮＩ）又は階調に対応した映像信号Ｖｓｉｇを画素回路に取り込む。
【００２９】
第２画素スイッチＳＳＴ２において、ソース電極は第１画素スイッチＳＳＴ１のドレイン電極に接続され、ドレイン電極は駆動トランジスタＤＲＴのゲート電極に接続され、ゲート電極は信号書き込み制御用ゲート配線として機能する第３走査線Ｓｇｃに接続されている。第２画素スイッチＳＳＴ２は、第３走査線Ｓｇｃから供給される制御信号ＳＧ２によりオン、オフ制御される。
【００３０】
オフリークコントロールスイッチＯＣＴにおいて、ドレイン電極は第１画素スイッチＳＳＴ１のドレイン電極に接続され、ソース電極は第６走査線Ｓｇｆに接続され、ゲート電極は第４走査線Ｓｇｄに接続されている。オフリークコントロールスイッチＯＣＴは、第４走査線Ｓｇｄからの制御信号ＯＧに応じてオン、オフされ、初期化信号ＶＩＮＩ又はオフリークコントロール信号ＶＯＣＴを画素回路に供給する。
【００３１】
クロストークキャンセルスイッチＣＣＴにおいて、ゲート電極は第２走査線Ｓｇｂに接続され、ソース電極及びドレイン電極の少なくとも一方が映像信号線ＶＬに接続されている。この実施の形態において、クロストークキャンセルスイッチＣＣＴのソース電極及びドレイン電極は、ともに映像信号線ＶＬに接続されている。上述したように、クロストークキャンセルスイッチＣＣＴは、第１画素スイッチＳＳＴ１とは異なる導電形のトランジスタで形成されている。
【００３２】
第１容量部Ｃｓは、２つの電極を有し、駆動トランジスタＤＲＴのゲート電極及びソース電極間に接続されている。第１容量部Ｃｓは、駆動トランジスタＤＲＴのゲート電極及びソース電極間の電位差を保持するものである。  
第２容量部Ｃｅｌは、画素電極ＰＥ及び対向電極ＣＥで形成されている。  
第３容量部Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソース電極と高電位電源線ＳＬａ間に接続される。
【００３３】
走査線駆動回路ＹＤＲ１には、１行毎に、第１初期化スイッチＩＳＴ１及び第２初期化スイッチＩＳＴ２が設けられている。  
第１初期化スイッチＩＳＴ１において、ソース電極は第１制御線Ｓｇｇに接続され、ドレイン電極は第６走査線Ｓｇｆに接続され、ゲート電極は第２制御線Ｓｇｈに接続されている。第１初期化スイッチＩＳＴ１は、第２制御線Ｓｇｈからの制御信号ＩＧに応じてオン、オフ制御され、駆動トランジスタＤＲＴのゲート電位を初期化するための初期化信号ＶＩＮＩを画素回路に供給する。
【００３４】
第２初期化スイッチＩＳＴ２において、ソース電極は第３制御線Ｓｇｉに接続され、ドレイン電極は第６走査線Ｓｇｆに接続され、ゲート電極は第２制御線Ｓｇｈに接続されている。第２初期化スイッチＩＳＴ２は、第２制御線Ｓｇｈからの制御信号ＩＧに応じてオン、オフ制御され、オフリークコントロール信号ＶＯＣＴを画素回路に供給する。
【００３５】
走査線駆動回路ＹＤＲ２には、１行毎にリセットスイッチＲＳＴが設けられている。  
リセットスイッチＲＳＴにおいて、ソース電極は第４制御線Ｓｇｊに接続され、ドレイン電極は第５走査線Ｓｇｅに接続され、ゲート電極は第５制御線Ｓｇｋに接続されている。リセットスイッチＲＳＴは、第５制御線Ｓｇｋからの制御信号ＲＧに応じてオン、オフ制御され、駆動トランジスタＤＲＴのソース電極の電位を初期化するためのリセット信号ＶＲＳＴを画素回路に供給する。
【００３６】
一方、コントローラ１２は表示パネルＤＰの外部に配置されたプリント回路基板（図示せず）上に形成され、走査線駆動回路ＹＤＲ１、ＹＤＲ２及び信号線駆動回路ＸＤＲを制御する。コントローラ１２は外部から供給されるデジタル映像信号及び同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、及び水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
【００３７】
そして、コントローラ１２は、これら垂直走査制御信号及び水平走査制御信号をそれぞれ走査線駆動回路ＹＤＲ１、ＹＤＲ２及び信号線駆動回路ＸＤＲに供給するとともに、水平及び垂直走査タイミングに同期してデジタル映像信号及び初期化信号を信号線駆動回路ＸＤＲに供給する。
【００３８】
信号線駆動回路ＸＤＲは水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し、初期化信号Ｖｉｐ又は階調に応じた映像信号Ｖｓｉｇを複数の映像信号線ＶＬ（１〜ｎ）に並列的に供給する。
【００３９】
走査線駆動回路ＹＤＲ１、ＹＤＲ２は、図示しないシフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の画素ＰＸに４種類の制御信号、すなわち、制御信号ＢＧ、ＳＧ１、ＳＧ２、ＯＧと、初期化信号ＶＩＮＩと、オフリークコントロール信号ＶＯＣＴと、リセット信号ＶＲＳＴとを供給する。
【００４０】
以下、初期化信号Ｖｉｐの電圧をＶｉｐ、映像信号Ｖｓｉｇの電圧をＶｓｉｇ、初期化信号ＶＩＮＩの電圧をＶＩＮＩ、オフリークコントロール信号ＶＯＣＴの電圧をＶＯＣＴ、リセット信号ＶＲＳＴの電圧をＶＲＳＴとして説明する。
【００４１】
次に図３を参照して、駆動トランジスタＤＲＴ及びダイオードＯＬＥＤの構成を詳細に説明する。図３は、ダイオードＯＬＥＤを含む画素ＰＸの断面を示している。
【００４２】
駆動トランジスタＤＲＴを形成したＮチャネル型の薄膜トランジスタは、半導体層ＳＣを備えている。半導体層ＳＣは、絶縁基板ＳＵＢ上に形成されたアンダーコート層ＵＣ上に形成されている。半導体層ＳＣは、例えば、ｐ型領域とｎ型領域とを含んだポリシリコン層である。
【００４３】
半導体層ＳＣは、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩ上には、駆動トランジスタＤＲＴのゲート電極Ｇが形成されている。ゲート電極Ｇは半導体層ＳＣと対向している。ゲート絶縁膜ＧＩ及びゲート電極Ｇ上には層間絶縁膜ＩＩが形成されている。
【００４４】
層間絶縁膜ＩＩ上には、ソース電極ＳＥ及びドレイン電極ＤＥがさらに形成されている。ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに形成されたコンタクトホールを通って半導体層ＳＣのソース領域及びドレイン領域にそれぞれ接続されている。ソース電極ＳＥ及びドレイン電極ＤＥ上にはパッシベーション膜ＰＳが形成されている。
【００４５】
ダイオードＯＬＥＤは、画素電極ＰＥと、有機物層ＯＲＧと、対向電極ＣＥとを含んでいる。  
パッシベーション膜ＰＳ上には、画素電極ＰＥが形成されている。画素電極ＰＥは、パッシベーション膜ＰＳに設けたコンタクトホールを通って、駆動トランジスタＤＲＴのソース電極ＳＥに接続されている。画素電極ＰＥは、この例では光反射性を有する背面電極である。
【００４６】
パッシベーション膜ＰＳ上には、さらに、隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、画素電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩは、画素電極ＰＥに対応した位置に貫通孔を有している。
【００４７】
画素電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００４８】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極ＣＥで被覆されている。この例では、対向電極ＣＥは、画素ＰＸ間で互いに接続された電極、すなわち共通電極である。また、この例では、対向電極ＣＥは、陰極であり且つ光透過性の前面電極である。対向電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを通って、ソース電極ＳＥ及びドレイン電極ＤＥと同一の層に形成された電極配線（図示せず）に電気的に接続されている。
【００４９】
このような構造のダイオードＯＬＥＤでは、画素電極ＰＥから注入されたホールと、対向電極ＣＥから注入された電子とが有機物層ＯＲＧの内部で再結合したときに、有機物層ＯＲＧを構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機物層ＯＲＧから透明な画素電極ＰＥ及び絶縁基板ＳＵＢを介して外部へ放出される。
【００５０】
次に、以上のように構成された有機ＥＬ表示装置の駆動方法について説明する。  
図４は、制御信号ＩＧ、ＳＧ１、ＳＧ２、ＲＧ、ＢＧ、ＯＧのオン、オフタイミングを示すタイミングチャートである。有機ＥＬ表示装置の駆動は、リセット動作、プリオフセットキャンセル（ＯＣ）動作、オフセットキャンセル（ＯＣ）動作、移動度補正動作、発光動作に分けられる。これら一連の動作は、例えば、１垂直走査期間に行われる。
【００５１】
図１に示すように、走査線駆動回路ＹＤＲ１、ＹＤＲ２は、例えば、スタート信号ＳＴＶとクロック信号ＣＫＶとから各水平走査期間Ｈに対応した１水平走査期間（１Ｈ）の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号ＩＧ、ＳＧ１、ＳＧ２、ＲＧ、ＢＧ、ＯＧとして出力する。
【００５２】
まず、リセット動作について説明する。  
リセット動作は、リセット期間Ｐ１に行われる。リセット動作は、前の発光動作に続いて行われる。  
図５には、リセット期間Ｐ１における画素ＰＸを示している。  
図１乃至図４、及び図５に示すように、リセット動作では、走査線駆動回路ＹＤＲ１、ＹＤＲ２から、第１初期化スイッチＩＳＴ１をオン状態とし第２初期化スイッチＩＳＴ２をオフ状態とするレベル（ここでは、ハイレベル）の制御信号ＩＧ、第１画素スイッチＳＳＴ１をオフ状態とするレベル（オフ電位：ここではローレベル）の制御信号ＳＧ１、第２画素スイッチＳＳＴ２をオン状態とするレベル（オン電位：ここではハイレベル）の制御信号ＳＧ２、リセットスイッチＲＳＴをオン状態とするレベル（オン電位：ここではハイレベル）の制御信号ＲＧ、出力スイッチＢＣＴをオフ状態とするレベル（オフ電位：ここではハイレベル）の制御信号ＢＧ、オフリークコントロールスイッチＯＣＴをオン状態とするレベル（オン電位：ここではハイレベル）の制御信号ＯＧが出力されている。
【００５３】
このため、出力スイッチＢＣＴ、第１画素スイッチＳＳＴ１、第２初期化スイッチＩＳＴ２がそれぞれオフ（非導通状態）、第２画素スイッチＳＳＴ２、第１初期化スイッチＩＳＴ１、オフリークコントロールスイッチＯＣＴ、リセットスイッチＲＳＴがオン（導通状態）となる。
【００５４】
第１制御線Ｓｇｇに入力された初期化信号ＶＩＮＩは、第１初期化スイッチＩＳＴ１、第６走査線Ｓｇｆ、オフリークコントロールスイッチＯＣＴ、第２画素スイッチＳＳＴ２を通して駆動トランジスタＤＲＴのゲート電極Ｇに印加される。これにより、駆動トランジスタＤＲＴのゲート電極Ｇの電位は、初期化信号ＶＩＮＩに対応する電位にリセットされ、前フレームの情報が初期化される。初期化信号ＶＩＮＩは、例えば、２Ｖに設定されている。
【００５５】
また、第４制御線Ｓｇｊに入力されたリセット信号ＶＲＳＴは、リセットスイッチＲＳＴ及び第５走査線Ｓｇｅを通して駆動トランジスタＤＲＴのソース電極ＳＥ、ドレイン電極ＤＥに印加される。これにより、駆動トランジスタＤＲＴのソース電極ＳＥ、ドレイン電極ＤＥの電位がリセット信号ＶＲＳＴに対応する電位、例えば、−２Ｖにリセットされ、前フレームの情報が初期化される。リセット動作は、概ね１水平期間（１Ｈ）行われる。
【００５６】
次に、プリオフセットキャンセル動作について説明する。  
プリオフセットキャンセル動作は、リセット期間Ｐ１に続くプリオフセットキャンセル期間Ｐ２に行われる。  
図６には、プリオフセットキャンセル期間Ｐ２における画素ＰＸを示している。
【００５７】
図１乃至図４、及び図６に示すように、閾値のプリオフセットキャンセル動作では、走査線駆動回路ＹＤＲ１、ＹＤＲ２から、第１初期化スイッチＩＳＴ１及び第２初期化スイッチＩＳＴ２にハイレベルの制御信号ＩＧの出力が維持され、第２画素スイッチＳＳＴ２にオン電位の制御信号ＳＧ２の出力が維持され、第１画素スイッチＳＳＴ１にオン電位の制御信号ＳＧ１が出力され、リセットスイッチＲＳＴにオフ電位の制御信号ＲＧが出力され、出力スイッチＢＣＴにオン電位の制御信号ＢＧが出力され、オフリークコントロールスイッチＯＣＴにオフ電位の制御信号ＯＧが出力される。このため、第１画素スイッチＳＳＴ１及び出力スイッチＢＣＴがオン、リセットスイッチＲＳＴ及びオフリークコントロールスイッチＯＣＴがオフに切換えられる。
【００５８】
駆動トランジスタＤＲＴのゲート電極Ｇには、信号線駆動回路ＸＤＲから出力された初期化信号Ｖｉｐ（＝ＶＩＮＩ）が、映像信号線ＶＬ、第１画素スイッチＳＳＴ１及び第２画素スイッチＳＳＴ２を通して印加され、駆動トランジスタＤＲＴのゲート電極Ｇの電位が固定される。
【００５９】
また、出力スイッチＢＣＴはオン状態にあり、高電位電源線ＳＬａから駆動トランジスタＤＲＴに電流が流れ込む。駆動トランジスタＤＲＴのソース電極ＳＥの電位は、リセット期間Ｐ１に書き込まれた電位ＶＲＳＴを初期値とし、駆動トランジスタＤＲＴのドレイン電極ＤＥ及びソース電極ＳＥ間を通って流れ込む電流分を徐々に減少させながら、駆動トランジスタＤＲＴのＴＦＴ特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。本実施の形態では、プリオフセットキャンセル期間Ｐ２は例えば１μｓｅｃ程度の時間に設定されている。
【００６０】
次に、オフセットキャンセル動作について説明する。  
オフセットキャンセル動作は、プリオフセットキャンセル期間Ｐ２に続くオフセットキャンセル期間Ｐ３に行われる。  
図７には、オフセットキャンセル期間Ｐ３における画素ＰＸを示している。
【００６１】
図１乃至図４、及び図７に示すように、閾値のオフセットキャンセル動作では、走査線駆動回路ＹＤＲ１、ＹＤＲ２から、第１初期化スイッチＩＳＴ１及び第２初期化スイッチＩＳＴ２にハイレベルの制御信号ＩＧの出力が維持され、第２画素スイッチＳＳＴ２にオン電位の制御信号ＳＧ２の出力が維持され、リセットスイッチＲＳＴにオフ電位の制御信号ＲＧの出力が維持され、出力スイッチＢＣＴにオン電位の制御信号ＢＧの出力が維持され、第１画素スイッチＳＳＴ１にオフ電位の制御信号ＳＧ１が出力され、オフリークコントロールスイッチＯＣＴにオン電位の制御信号ＯＧが出力される。このため、オフリークコントロールスイッチＯＣＴがオン、第１画素スイッチＳＳＴ１がオフに切換えられる。
【００６２】
駆動トランジスタＤＲＴのゲート電極Ｇには、第１制御線Ｓｇｇに入力された初期化信号ＶＩＮＩが第１初期化スイッチＩＳＴ１、第６走査線Ｓｇｆ、オフリークコントロールスイッチＯＣＴ、第２画素スイッチＳＳＴ２を通して印加され、駆動トランジスタＤＲＴのゲート電極Ｇの電位は固定される。
【００６３】
また、出力スイッチＢＣＴはオン状態にあり、高電位電源線ＳＬａから駆動トランジスタＤＲＴに電流が流れ込む。駆動トランジスタＤＲＴのソース電極ＳＥの電位は、リセット期間に書き込まれた電位ＶＲＳＴを初期値とし、駆動トランジスタＤＲＴのドレイン電極ＤＥ及びソース電極ＳＥ間を通って流れ込む電流分を徐々に減少させながら、駆動トランジスタＤＲＴのＴＦＴ特性ばらつきを吸収および補償しつつ、高電位側にシフトしていく。
【００６４】
オフセットキャンセル期間Ｐ３終了時点で、駆動トランジスタＤＲＴのソース電極ＳＥの電位は、ＶＩＮＩ−Ｖｔｈとなる。なお、Ｖｔｈは駆動トランジスタＤＲＴの閾値電圧である。これにより、駆動トランジスタＤＲＴのゲート電極Ｇ及びソース電極ＳＥ間の電圧は、キャンセル点（Ｖｇｓ＝Ｖｔｈ）に到達し、このキャンセル点に相当する電位差が第１容量部Ｃｓに保持（記憶）される。
【００６５】
次に、移動度補正動作について説明する。  
移動度補正動作は、オフセットキャンセル期間Ｐ３に続く移動度補正期間Ｐ４に行われる。  
図８には、移動度補正期間Ｐ４における画素ＰＸを示している。
【００６６】
図１乃至図４、及び図８に示すように、移動度補正動作では、走査線駆動回路ＹＤＲ１、ＹＤＲ２から、第１初期化スイッチＩＳＴ１及び第２初期化スイッチＩＳＴ２にハイレベルの制御信号ＩＧの出力が維持され、第２画素スイッチＳＳＴ２にオン電位の制御信号ＳＧ２の出力が維持され、リセットスイッチＲＳＴにオフ電位の制御信号ＲＧの出力が維持され、出力スイッチＢＣＴにオン電位の制御信号ＢＧの出力が維持され、第１画素スイッチＳＳＴ１にオン電位の制御信号ＳＧ１が出力され、オフリークコントロールスイッチＯＣＴにオフ電位の制御信号ＯＧが出力される。このため、第１画素スイッチＳＳＴ１がオン、オフリークコントロールスイッチＯＣＴがオフに切換えられる。
【００６７】
駆動トランジスタＤＲＴのゲート電極Ｇには、信号線駆動回路ＸＤＲから出力された映像信号Ｖｓｉｇが、映像信号線ＶＬ、第１画素スイッチＳＳＴ１及び第２画素スイッチＳＳＴ２を通して書き込まれる。
【００６８】
また、高電位電源線ＳＬａから駆動トランジスタＤＲＴを通り、第２容量部Ｃｅｌ（ダイオードＯＬＥＤの寄生容量）を経由して低電位電源線ＳＬｂに電流が流れる。画素スイッチＳＳＴがオンした直後は、駆動トランジスタＤＲＴのゲート電極Ｇの電位は、Ｖｓｉｇ（Ｒ、Ｇ、Ｂ）、駆動トランジスタＤＲＴのソース電極ＳＥの電位は、ＶＩＮＩ−Ｖｔｈ＋Ｃｓ（Ｖｓｉｇ−ＶＩＮＩ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）となる。
【００６９】
その後、第２容量部Ｃｅｌを経由して低電位電源線ＳＬｂに電流が流れ、移動度補正期間Ｐ４終了時には、駆動トランジスタＤＲＴのゲート電極Ｇの電位は、Ｖｓｉｇ（Ｒ，Ｇ，Ｂ）、駆動トランジスタＤＲＴのソース電極ＳＥの電位は、ＶＩＮＩ−Ｖｔｈ＋ΔＶ１＋Ｃｓ（Ｖｓｉｇ−ＶＩＮＩ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）となる。なお、ΔＶ１は、映像信号Ｖｓｉｇの電圧値に対応したソース電極ＳＥの電位の変位である。
【００７０】
移動度の大きい駆動トランジスタＤＲＴほど、駆動トランジスタＤＲＴに流れる電流は大きいため、ダイオードＯＬＥＤの画素電極ＰＥ、つまり、駆動トランジスタＤＲＴのソース電極ＳＥの電位上昇が大きい。その時、駆動トランジスタＤＲＴのゲート電極ＧはＶｓｉｇ電位に固定されているため、移動度の大きい駆動トランジスタＤＲＴほど、駆動トランジスタＤＲＴに印加されるＶｇｓ電位が小さくなるため、駆動トランジスタＤＲＴに流れる電流減少率が大きい。上記理由により、移動度補正期間中に移動度ばらつきによる駆動トランジスタＤＲＴに流れる電流値のばらつきが補正されることになる。
【００７１】
これにより、移動度補正動作（階調に対応した映像信号Ｖｓｉｇの書込み動作）が終了する。その後、走査線駆動回路ＹＤＲ１、ＹＤＲ２から、第１初期化スイッチＩＳＴ１及び第２初期化スイッチＩＳＴ２にハイレベルの制御信号ＩＧの出力が維持され、リセットスイッチＲＳＴにオフ電位の制御信号ＲＧの出力が維持され、出力スイッチＢＣＴにオン電位の制御信号ＢＧの出力が維持され、第１画素スイッチＳＳＴ１にオフ電位の制御信号ＳＧ１が出力され、第２画素スイッチＳＳＴ２にオフ電位の制御信号ＳＧ２が出力され、オフリークコントロールスイッチＯＣＴにオン電位の制御信号ＯＧが出力される。このため、第１画素スイッチＳＳＴ１、第２画素スイッチＳＳＴ２及びオフリークコントロールスイッチＯＣＴがオンに切換えられる。
【００７２】
次に、発光動作について説明する。  
発光動作は、移動度補正期間Ｐ４の終了と同時又はその後に続く発光期間Ｐ５に行われる。  
図９には、発光期間Ｐ５における画素ＰＸを示している。
【００７３】
図１乃至図４、及び図９に示すように、発光動作では、走査線駆動回路ＹＤＲ１、ＹＤＲ２から、第１画素スイッチＳＳＴ１にオン電位の制御信号ＳＧ１の出力が維持され、第２画素スイッチＳＳＴ２にオン電位の制御信号ＳＧ２の出力が維持され、リセットスイッチＲＳＴにオフ電位の制御信号ＲＧの出力が維持され、出力スイッチＢＣＴにオン電位の制御信号ＢＧの出力が維持され、オフリークコントロールスイッチＯＣＴにオフ電位の制御信号ＯＧの出力が維持され、第１初期化スイッチＩＳＴ１及び第２初期化スイッチＩＳＴ２にローレベルの制御信号ＩＧが出力される。このため、第２初期化スイッチＩＳＴ２がオン、第１初期化スイッチＩＳＴ１がオフに切換えられる。
【００７４】
高電位電源線ＳＬａから出力スイッチＢＣＴ及び第５走査線Ｓｇｅを通して、Ｒ、Ｇ、Ｂの各画素ＰＸの駆動トランジスタＤＲＴに駆動電流が流れる。  
駆動トランジスタＤＲＴは、第１容量部Ｃｓに書込まれたゲート電極Ｇ及びソース電極ＳＥ間の電位差に対応した電流量の出力電流Ｉｅｌを出力する。この出力電流ＩｅｌがダイオードＯＬＥＤに供給される。これにより、ダイオードＯＬＥＤが出力電流Ｉｅｌに応じた輝度で発光し、発光動作を行う。ダイオードＯＬＥＤは、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。
【００７５】
また、このとき、駆動トランジスタＤＲＴのゲート電極Ｇの電位は、第２画素スイッチＳＳＴ２のオフ時のリーク電流により変動するが、第２画素スイッチＳＳＴ２のソース電極には、第２初期化スイッチＩＳＴ２、第６走査線Ｓｇｆ及びオフリークコントロールスイッチＯＣＴを経由して、オフリークコントロール信号ＶＯＣＴが供給されているため、第２画素スイッチＳＳＴ２のリーク量は、他ラインの映像信号Ｖｓｉｇによらない値となるため、クロストークが発生しない。また、第２画素スイッチＳＳＴ２のソース電極及びドレイン電極間の電位も｜２Ｖ｜前後の値となり、オフリーク量が低減されるため、フリッカの問題も起こらない。
【００７６】
上述したリセット動作、プリオフセットキャンセル動作、オフセットキャンセル動作、移動度補正動作、発光動作を順次、各画素ＰＸで繰り返し行うことにより、所望の輝度レベルの画像を表示する。
【００７７】
以上のように構成された上記実施の形態に係る有機ＥＬ表示装置及び有機ＥＬ表示装置の駆動方法によれば、有機ＥＬ表示装置は、複数の映像信号線ＶＬと、複数の走査線（第１走査線Ｓｇａ、第２走査線Ｓｇｂ、第３走査線Ｓｇｃ、第４走査線Ｓｇｄ、第５走査線Ｓｇｅ、第６走査線Ｓｇｆ）と、各映像信号線ＶＬ及び各走査線に接続された複数の画素ＰＸと、を備えている。各画素ＰＸは、駆動トランジスタＤＲＴと、ダイオードＯＬＥＤと、第１画素スイッチＳＳＴ１と、クロストークキャンセルスイッチＣＣＴと、を有している。
【００７８】
第１画素スイッチＳＳＴ１は、トランジスタで形成され、第２走査線Ｓｇｂに接続されたゲート電極、映像信号線ＶＬに接続されたソース電極及び駆動トランジスタＤＲＴのゲート電極Ｇに接続されたドレイン電極を含んでいる。
【００７９】
クロストークキャンセルスイッチＣＣＴは、第１画素スイッチＳＳＴ１とは異なる導電形のトランジスタで形成され、第２走査線Ｓｇｂに接続されたゲート電極、並びにともに映像信号線ＶＬに接続されたソース電極及びドレイン電極を含んでいる。
【００８０】
クロストークキャンセルスイッチＣＣＴを設けたことにより、映像信号線ＶＬに印加される階調電位に応じて第１画素スイッチＳＳＴ１に生じる寄生容量差がことなるため、第２走査線Ｓｇｂに生じる容量（寄生容量）の変動を低減することができるため、第２走査線Ｓｇｂに接続された複数の画素ＰＸの駆動トランジスタＤＲＴのゲート電極Ｇの電位への影響を低減することができる。これにより、横方向（第２走査線Ｓｇｂに沿った方向）に延びたクロストーク（横クロストーク）の発生を抑えることができる。
【００８１】
発光期間Ｐ５において、駆動トランジスタＤＲＴの飽和領域の出力電流ＩｅｌをダイオードＯＬＥＤに与え、発光させる。ここで、駆動トランジスタＤＲＴの利得係数をβとすると、出力電流Ｉｅｌは次の式で表される。
【００８２】
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２
βは次の式で定義される。
【００８３】
β＝μ×Ｃｏ×Ｗ／２Ｌ
なお、Ｗは駆動トランジスタＤＲＴのゲート幅、Ｌはゲート長、μはキャリア移動度、Ｃｏは単位面積当たりのゲート静電容量である。
【００８４】
このため、出力電流Ｉｅｌは、駆動トランジスタＤＲＴの閾値電圧Ｖｔｈに依存しない値となり、出力電流Ｉｅｌへの駆動トランジスタＤＲＴの閾値電圧のばらつきによる影響を排除することができる。
【００８５】
また、上記ΔＶ１は、駆動トランジスタＤＲＴの移動度μが大きい程、絶対値が大きい値となるため、移動度μの影響も補償することができる。従って、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行うことができる。  
以上のことから、横クロストークの発生を抑えることができる表示品位に優れた有機ＥＬ表示装置及び有機ＥＬ表示装置の駆動方法を得ることができる。また、フリッカの無い、高精細の有機ＥＬ表示装置及び有機ＥＬ表示装置の駆動方法を得ることができる。
【００８６】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【００８７】
例えば、図１０に示すように、クロストークキャンセルスイッチＣＣＴのソース電極及びドレイン電極は、一方が映像信号線ＶＬに接続され、他方が電気的に浮動状態にあってもよく、この場合も上述した効果を得ることができる。
【００８８】
制御信号ＢＧ、ＳＧ１、ＳＧ２、ＯＧ、初期化信号ＶＩＮＩ、オフリークコントロール信号ＶＯＣＴ及びリセット信号ＶＲＳＴを走査線駆動回路ＹＤＲ１及び走査線駆動回路ＹＤＲ２の何れか一方が出力できるよう、走査線駆動回路ＹＤＲ１及び走査線駆動回路ＹＤＲ２が形成されていればよい。
【００８９】
第１画素スイッチＳＳＴ１及びクロストークキャンセルスイッチＣＣＴは互いに異なる導電形のトランジスタで形成されていればよく、この場合、第１画素スイッチＳＳＴ１、第２画素スイッチＳＳＴ２、オフリークコントロールスイッチＯＣＴ、クロストークキャンセルスイッチＣＣＴ、出力スイッチＢＣＴ、第１初期化スイッチＩＳＴ１、第２初期化スイッチＩＳＴ２及びリセットスイッチＲＳＴは、Ｎチャネル型及びＰチャネル型の何れかのトランジスタで形成されていてもよい。
【００９０】
本発明は、上記有機ＥＬ表示装置及び有機ＥＬ表示装置の駆動方法に限らず、各種のアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法に適用することが可能である。
【００９１】
例えば、（１）特開２００３−２５５８９７号公報の画像表示装置（２）特開２００３−２７１０９５号公報の画像表示装置、（３）特開２００６−２５９３７４号公報の表示装置、（４）特開２００７−１４８１２８号公報の表示装置、（５）特開２００７−１７１８２８号公報の表示装置、（６）特開２００７−３１００３４号公報の表示装置、（７）特開２００７−３１０３１１号公報の表示装置にそれぞれクロストークキャンセルスイッチＣＣＴを設けてもよい。
【００９２】
なお、（１）において、画素スイッチは例えば図１２及び図２０に示す選択トランジスタである。（２）において、画素スイッチは例えば図１、図８及び図１０に示す選択ゲートトランジスタである。（３）において、画素スイッチは例えば図１及び図８に示す第１スイッチング素子、並びに図１０に示すスイッチング素子である。（４）において、画素スイッチは例えば図５、図１４、図２４、図３３及び図４３に示すサンプリングトランジスタである。（５）において、画素スイッチは例えば図２及び図６に示すサンプリングトランジスタである。（６）において、画素スイッチは例えば図１、図４及び図９に示すスイッチング素子である。（７）において、画素スイッチは例えば図３Ｂに示すサンプリング用トランジスタである。
【００９３】
本発明のアクティブマトリクス型表示装置は、少なくとも、複数の映像信号線と、複数の走査線と、前記各映像信号線及び各走査線に接続された複数の画素と、を備え、前記各画素は、ゲート電極、高電位電源線及び低電位電源線の一方に接続されたソース電極、並びに前記高電位電源線及び低電位電源線の他方に接続されたドレイン電極を含んだ駆動トランジスタと、前記高電位電源線及び駆動トランジスタ間、又は前記低電位電源線及び駆動トランジスタ間に接続された表示素子と、トランジスタで形成され、走査線に接続されたゲート電極、映像信号線に接続されたソース電極及び前記駆動トランジスタのゲート電極に接続されたドレイン電極を含んだ画素スイッチと、前記画素スイッチとは異なる導電形のトランジスタで形成され、前記走査線に接続されたゲート電極、並びに少なくとも一方が前記映像信号線に接続されたソース電極及びドレイン電極を含んだクロストークキャンセルスイッチと、を有していればよい。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］複数の映像信号線と、
複数の走査線と、
前記各映像信号線及び各走査線に接続された複数の画素と、を備え、
前記各画素は、
ゲート電極、高電位電源線及び低電位電源線の一方に接続されたソース電極、並びに前記高電位電源線及び低電位電源線の他方に接続されたドレイン電極を含んだ駆動トランジスタと、
前記高電位電源線及び駆動トランジスタ間、又は前記低電位電源線及び駆動トランジスタ間に接続された表示素子と、
トランジスタで形成され、走査線に接続されたゲート電極、映像信号線に接続されたソース電極及び前記駆動トランジスタのゲート電極に接続されたドレイン電極を含んだ画素スイッチと、
前記画素スイッチとは異なる導電形のトランジスタで形成され、前記走査線に接続されたゲート電極、並びに少なくとも一方が前記映像信号線に接続されたソース電極及びドレイン電極を含んだクロストークキャンセルスイッチと、を有しているアクティブマトリクス型表示装置。
［２］前記クロストークキャンセルスイッチのソース電極及びドレイン電極は、一方が前記映像信号線に接続され、他方が電気的に浮動状態にある［１］に記載のアクティブマトリクス型表示装置。
［３］前記クロストークキャンセルスイッチのソース電極及びドレイン電極は、ともに前記映像信号線に接続されている［１］に記載のアクティブマトリクス型表示装置。
［４］前記各画素は、前記駆動トランジスタのゲート電極に接続された容量部をさらに有している［１］に記載のアクティブマトリクス型表示装置。
【符号の説明】
【００９４】
ＤＰ…表示パネル、ＰＸ…画素、ＤＲＴ…駆動トランジスタ、Ｇ…ゲート電極、ＳＥ…ソース電極、ＤＥ…ドレイン電極、ＳＳＴ１…第１画素スイッチ、ＳＳＴ２…第２画素スイッチ、ＯＣＴ…オフリークコントロールスイッチ、ＣＣＴ…クロストークキャンセルスイッチ、ＢＣＴ…出力スイッチ、ＯＬＥＤ…ダイオード、Ｃｓ…第１容量部、Ｃｅｌ…第２容量部、Ｃａｄ…第３容量部、ＳＬａ…高電位電源線、ＳＬｂ…低電位電源線、ＶＬ…映像信号線、Ｓｇａ…第１走査線、Ｓｇｂ…第２走査線、Ｓｇｃ…第３走査線、Ｓｇｄ…第４走査線、Ｓｇｅ…第５走査線、Ｓｇｆ…第６走査線、ＸＤＲ…信号線駆動回路、ＹＤＲ１，ＹＤＲ２…走査線駆動回路、ＩＳＴ１…第１初期化スイッチ、ＩＳＴ２…第２初期化スイッチ、ＲＳＴ…リセットスイッチ、Ｓｇｇ…第１制御線、Ｓｇｈ…第２制御線、Ｓｇｉ…第３制御線、Ｓｇｊ…第４制御線、Ｓｇｋ…第５制御線、１０…駆動部、１２…コントローラ、ＩＧ，ＳＧ１，ＳＧ２，ＲＧ，ＢＧ，ＯＧ…制御信号、ＶＲＳＴ…リセット信号、Ｖｉｐ…初期化信号、Ｖｓｉｇ…映像信号、ＶＩＮＩ…初期化信号、ＶＯＣＴ…オフリークコントロール信号、Ｉｅｌ…出力電流、Ｐ１…リセット期間、Ｐ２…プリオフセットキャンセル期間、Ｐ３…オフセットキャンセル期間、Ｐ４…移動度補正期間、Ｐ５…発光期間。
【図１】
0005548503.tif 000002
【図２】
0005548503.tif 000003
【図３】
0005548503.tif 000004
【図４】
0005548503.tif 000005
【図５】
0005548503.tif 000006
【図６】
0005548503.tif 000007
【図７】
0005548503.tif 000008
【図８】
0005548503.tif 000009
【図９】
0005548503.tif 000010
【図１０】
0005548503.tif 000011