(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板に列状に配列されると共に、当該配列の列方向の長さと当該列方向と直交する方向の長さとが異なる発光領域を有する複数の発光素子と、
前記配列の列方向に沿って、前記複数の発光素子の前記発光領域を挟むように設けられた第１の主部及び第２の主部と、当該配列の列方向と直交する方向に、当該複数の発光素子のそれぞれの当該発光領域に沿って、当該第１の主部と当該第２の主部とを接続する複数の副部と、当該複数の発光素子のそれぞれの発光素子の当該発光領域上に、当該列方向と当該列方向と直交する方向とのうちの当該発光領域における短手方向に沿って設けられると共に、一端部が当該発光領域上に設けられた電極に接続され、他端部が当該第１の主部、当該第２の主部又は当該複数の副部のいずれかの副部に接続される複数の接続部と、を有し、当該複数の接続部を介して当該複数の発光素子に点灯のための電流を供給する点灯電流供給配線と、を備え、
前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部が前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子の前記発光領域に垂直な方向に対して広がって出射される光を、当該垂直な方向に狭めるように反射させる反射面を有することを特徴とする発光チップ。
【請求項２】
前記発光素子の前記発光領域は、前記配列の列方向の長さより当該列方向と直交する方向の長さが長いとともに、前記点灯電流供給配線が有する前記複数の接続部のそれぞれの接続部が前記複数の副部における副部と接続されるように、当該複数の接続部のそれぞれの接続部が当該配列の列方向に沿って設けられていることを特徴とする請求項１に記載の発光チップ。
【請求項３】
前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部のそれぞれの副部が有する前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子における前記発光領域の端部近傍から当該発光素子の当該発光領域に対して垂直な方向に対して広がった形状の面を有することを特徴とする請求項１又は２に記載の発光チップ。
【請求項４】
基板と、
前記基板に列状に配列されると共に、当該配列の列方向の長さと当該列方向と直交する方向の長さとが異なる発光領域の形状を有する複数の発光素子と、
前記配列の列方向に沿って、前記複数の発光素子の前記発光領域を挟むように設けられた第１の主部及び第２の主部と、当該配列の列方向と直交する方向に、当該複数の発光素子のそれぞれの当該発光領域に沿って、当該第１の主部と当該第２の主部とを接続する複数の副部と、当該列方向と当該列方向と直交する方向とのうち、当該複数の発光素子のそれぞれの発光素子の当該発光領域を遮光する面積が小さくなる方向に沿って、当該発光素子の当該発光領域上を通って、当該発光領域上に設けられた電極に接続され、他端部が当該第１の主部、当該第２の主部、又は当該複数の副部のいずれかの副部に接続される複数の接続部と、を有し、当該複数の接続部を介して当該複数の発光素子に点灯のための電流を供給する点灯電流供給配線と、を備え、
前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部が前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子の前記発光領域に垂直な方向に対して広がって出射される光を、当該垂直な方向に狭めるように反射させる反射面を有することを特徴とする発光チップ。
【請求項５】
基板と、当該基板に列状に配列されると共に、当該配列の列方向の長さと当該列方向と直交する方向の長さとが異なる発光領域を有する複数の発光素子と、当該基板に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることで対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該配列の列方向に沿って、当該複数の発光素子の当該発光領域を挟むように設けられた第１の主部及び第２の主部と、当該配列の列方向と直交する方向に、当該複数の発光素子のそれぞれの当該発光領域に沿って、当該第１の主部と当該第２の主部とを接続する複数の副部と、当該複数の発光素子のそれぞれの発光素子の当該発光領域上に、当該列方向と当該列方向と直交する方向とのうちの当該発光領域における短手方向に沿って設けられると共に、一端部が当該発光領域上に設けられた電極に接続され、他端部が当該第１の主部、当該第２の主部、又は当該複数の副部のいずれかの副部に接続される複数の接続部と、を有し、当該複数の接続部を介して当該複数の発光素子に点灯のための電流を供給する点灯電流供給配線と、を含む複数の発光チップと、
前記複数の発光チップに対して、当該複数の発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する転送信号を送信する転送信号供給手段と、
前記複数の発光チップに対して、点灯のための電流を供給する点灯電流供給手段と、を備え、
前記複数の発光チップのそれぞれの発光チップにおいて、前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部が前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子の前記発光領域に垂直な方向に対して広がって出射される光を、当該垂直な方向に狭めるように反射させる反射面を有することを特徴とする発光装置。
【請求項６】
基板と、当該基板に列状に配列されると共に、当該配列の列方向の長さと当該列方向と直交する方向の長さとが異なる発光領域を有する複数の発光素子と、当該基板に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることで対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該配列の列方向に沿って、当該複数の発光素子の当該発光領域を挟むように設けられた第１の主部及び第２の主部と、当該配列の列方向と直交する方向に、当該複数の発光素子のそれぞれの当該発光領域に沿って、当該第１の主部と当該第２の主部とを接続する複数の副部と、当該複数の発光素子のそれぞれの発光素子の当該発光領域上に、当該列方向と当該列方向と直交する方向とのうちの当該発光領域における短手方向に沿って設けられると共に、一端部が当該発光領域上に設けられた電極に接続され、他端部が当該第１の主部、当該第２の主部、又は当該複数の副部のいずれかの副部に接続される複数の接続部と、を有し、当該複数の接続部を介して当該複数の発光素子に点灯のための電流を供給する点灯電流供給配線と、を含む複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップの当該複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する転送信号を送信する転送信号供給手段と、当該複数の発光チップに対して、点灯のための電流を供給する点灯電流供給手段とを備えた発光手段と、
前記発光手段から照射される光を結像させる光学手段と、を備え、
前記複数の発光チップのそれぞれの発光チップにおいて、前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部が前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子の前記発光領域に垂直な方向に対して広がって出射される光を、当該垂直な方向に狭めるように反射させる反射面を有することを特徴とするプリントヘッド。
【請求項７】
像保持体と、
前記像保持体を帯電する帯電手段と、
基板と、当該基板に列状に配列されると共に、当該配列の列方向の長さと当該列方向と直交する方向の長さとが異なる発光領域を有する複数の発光素子と、当該基板に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることで対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該配列の列方向に沿って、当該複数の発光素子の当該発光領域を挟むように設けられた第１の主部及び第２の主部と、当該配列の列方向と直交する方向に、当該複数の発光素子のそれぞれの当該発光領域に沿って、当該第１の主部と当該第２の主部とを接続する複数の副部と、当該複数の発光素子のそれぞれの発光素子の当該発光領域上に、当該列方向と当該列方向と直交する方向とのうちの当該発光領域における短手方向に沿って設けられると共に、一端部が当該発光領域上に設けられた電極に接続され、他端部が当該第１の主部、当該第２の主部、又は当該複数の副部のいずれかの副部に接続される複数の接続部と、を有し、当該複数の接続部を介して当該複数の発光素子に点灯のための電流を供給する点灯電流供給配線と、を含む複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップの当該複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する転送信号を送信する転送信号供給手段と、当該複数の発光チップに対して、点灯のための電流を供給する点灯電流供給手段とを備え、光学手段を介して前記像保持体を露光する露光手段と、
前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と、を備え、
前記複数の発光チップのそれぞれの発光チップにおいて、前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部が前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子の前記発光領域に垂直な方向に対して広がって出射される光を、当該垂直な方向に狭めるように反射させる反射面を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光チップ、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
一列に配列されると共に発光領域が正方形状の複数の発光素子と、これら複数の発光素子の発光領域上を通って電極と接続する配線構造が開示されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−９４１５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、列状に配列された複数の発光素子において、列方向の長さと列方向と直交する方向の長さとが異なる発光領域を有する発光素子から光を効率よく取り出すことを目的とする。
【課題を解決するための手段】
【０００５】
請求項１に記載の発明は、基板と、前記基板に列状に配列されると共に、当該配列の列方向の長さと当該列方向と直交する方向の長さとが異なる発光領域を有する複数の発光素子と、前記配列の列方向に沿って、前記複数の発光素子の前記発光領域を挟むように設けられた第１の主部及び第２の主部と、当該配列の列方向と直交する方向に、当該複数の発光素子のそれぞれの当該発光領域に沿って、当該第１の主部と当該第２の主部とを接続する複数の副部と、当該複数の発光素子のそれぞれの発光素子の当該発光領域上に、前記列方向と当該列方向と直交する方向とのうちの当該発光領域における短手方向に沿って設けられると共に、一端部が当該発光領域上に設けられた電極に接続され、他端部が当該第１の主部、当該第２の主部又は当該複数の副部のいずれかの副部に接続される複数の接続部と、を有し、当該発光領域上に設けられた電極に接続される複数の接続部と、を有し、当該複数の接続部を介して当該複数の発光素子に点灯のための電流を供給する点灯電流供給配線と、を備え、前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部が前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子の前記発光領域に垂直な方向に対して広がって出射される光を、当該垂直な方向に狭めるように反射させる反射面を有することを特徴とする発光チップである。
請求項２に記載の発明は、前記発光素子の前記発光領域は、前記配列の列方向の長さより当該列方向と直交する方向の長さが長いとともに、前記点灯電流供給配線が有する前記複数の接続部のそれぞれの接続部が前記複数の副部における副部と接続されるように、当該複数の接続部のそれぞれの接続部が当該配列の列方向に沿って設けられていることを特徴とする請求項１に記載の発光チップである。
請求項３に記載の発明は、前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部のそれぞれの副部が有する前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子における前記発光領域の端部近傍から当該発光素子の当該発光領域に対して垂直な方向に対して広がった形状の面を有することを特徴とする請求項１又は２に記載の発光チップである。
請求項４に記載の発明は、基板と、前記基板に列状に配列されると共に、当該配列の列方向の長さと当該列方向と直交する方向の長さとが異なる発光領域の形状を有する複数の発光素子と、前記配列の列方向に沿って、前記複数の発光素子の前記発光領域を挟むように設けられた第１の主部及び第２の主部と、当該配列の列方向と直交する方向に、当該複数の発光素子のそれぞれの当該発光領域に沿って、当該第１の主部と当該第２の主部とを接続する複数の副部と、当該列方向と当該列方向と直交する方向とのうち、当該複数の発光素子のそれぞれの発光素子の当該発光領域を遮光する面積が小さくなる方向に沿って、当該発光素子の当該発光領域上を通って、当該発光領域上に設けられた電極に接続され、他端部が当該第１の主部、当該第２の主部、又は当該複数の副部のいずれかの副部に接続される複数の接続部と、を有し、当該複数の接続部を介して当該複数の発光素子に点灯のための電流を供給する点灯電流供給配線と、を備え、前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部が前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子の前記発光領域に垂直な方向に対して広がって出射される光を、当該垂直な方向に狭めるように反射させる反射面を有することを特徴とする発光チップである。
請求項５に記載の発明は、基板と、当該基板に列状に配列されると共に、当該配列の列方向の長さと当該列方向と直交する方向の長さとが異なる発光領域を有する複数の発光素子と、当該基板に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることで対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該配列の列方向に沿って、当該複数の発光素子の当該発光領域を挟むように設けられた第１の主部及び第２の主部と、当該配列の列方向と直交する方向に、当該複数の発光素子のそれぞれの当該発光領域に沿って、当該第１の主部と当該第２の主部とを接続する複数の副部と、当該複数の発光素子のそれぞれの発光素子の当該発光領域上に、当該列方向と当該列方向と直交する方向とのうちの当該発光領域における短手方向に沿って設けられると共に、一端部が当該発光領域上に設けられた電極に接続され、他端部が当該第１の主部、当該第２の主部、又は当該複数の副部のいずれかの副部に接続される複数の接続部と、を有し、当該複数の接続部を介して当該複数の発光素子に点灯のための電流を供給する点灯電流供給配線と、を含む複数の発光チップと、前記複数の発光チップに対して、当該複数の発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する転送信号を送信する転送信号供給手段と、前記複数の発光チップに対して、点灯のための電流を供給する点灯電流供給手段と、を備え、前記複数の発光チップのそれぞれの発光チップにおいて、前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部が前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子の前記発光領域に垂直な方向に対して広がって出射される光を、当該垂直な方向に狭めるように反射させる反射面を有することを特徴とする発光装置である。
請求項６に記載の発明は、基板と、当該基板に列状に配列されると共に、当該配列の列方向の長さと当該列方向と直交する方向の長さとが異なる発光領域を有する複数の発光素子と、当該基板に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることで対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該配列の列方向に沿って、当該複数の発光素子の当該発光領域を挟むように設けられた第１の主部及び第２の主部と、当該配列の列方向と直交する方向に、当該複数の発光素子のそれぞれの当該発光領域に沿って、当該第１の主部と当該第２の主部とを接続する複数の副部と、当該複数の発光素子のそれぞれの発光素子の当該発光領域上に、当該列方向と当該列方向と直交する方向とのうちの当該発光領域における短手方向に沿って設けられると共に、一端部が当該発光領域上に設けられた電極に接続され、他端部が当該第１の主部、当該第２の主部、又は当該複数の副部のいずれかの副部に接続される複数の接続部と、を有し、当該複数の接続部を介して当該複数の発光素子に点灯のための電流を供給する点灯電流供給配線と、を含む複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップの当該複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する転送信号を送信する転送信号供給手段と、当該複数の発光チップに対して、点灯のための電流を供給する点灯電流供給手段とを備えた発光手段と、前記発光手段から照射される光を結像させる光学手段と、を備え、前記複数の発光チップのそれぞれの発光チップにおいて、前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部が前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子の前記発光領域に垂直な方向に対して広がって出射される光を、当該垂直な方向に狭めるように反射させる反射面を有することを特徴とするプリントヘッドである。
請求項７に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、基板と、当該基板に列状に配列されると共に、当該配列の列方向の長さと当該列方向と直交する方向の長さとが異なる発光領域を有する複数の発光素子と、当該基板に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることで対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該配列の列方向に沿って、当該複数の発光素子の当該発光領域を挟むように設けられた第１の主部及び第２の主部と、当該配列の列方向と直交する方向に、当該複数の発光素子のそれぞれの当該発光領域に沿って、当該第１の主部と当該第２の主部とを接続する複数の副部と、当該複数の発光素子のそれぞれの発光素子の当該発光領域上に、当該列方向と当該列方向と直交する方向とのうちの当該発光領域における短手方向に沿って設けられると共に、一端部が当該発光領域上に設けられた電極に接続され、他端部が当該第１の主部、当該第２の主部、又は当該複数の副部のいずれかの副部に接続される複数の接続部と、を有し、当該複数の接続部を介して当該複数の発光素子に点灯のための電流を供給する点灯電流供給配線と、を含む複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップの当該複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する転送信号を送信する転送信号供給手段と、当該複数の発光チップに対して、点灯のための電流を供給する点灯電流供給手段とを備え、光学手段を介して前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段と、を備え、前記複数の発光チップのそれぞれの発光チップにおいて、前記点灯電流供給配線の前記第１の主部、前記第２の主部及び前記複数の副部が前記複数の発光素子のそれぞれの発光素子側に対向する端部は、当該発光素子の前記発光領域に垂直な方向に対して広がって出射される光を、当該垂直な方向に狭めるように反射させる反射面を有することを特徴とする画像形成装置である。
【発明の効果】
【０００６】
請求項１の発明によれば、接続部を発光素子の列方向と列方向と直交する方向とのうち、発光領域における長手方向に沿って設ける場合に比べ、発光素子から光を効率よく取り出すことができる。
請求項２の発明によれば、発光領域の形状が列方向の長さよりも列方向と直交する方向の長さの方が長い場合であっても、接続部を列方向に対して直交する方向に沿って設ける場合に比べ、発光素子から光を効率よく取り出すことができる。
請求項３の発明によれば、点灯電流供給配線の主部または副部の端部形状を利用して発光素子から取り出すことができる光量を増加させることができる。
請求項４の発明によれば、発光素子の列方向と列方向と直交する方向とのうち、発光領域を遮光する面積が大きい方向に沿って接続部を設ける場合と比べ、発光素子から光を効率よく取り出すことができる。
請求項５の発明によれば、本構成を用いない場合に比べ、発光素子から光をより効率よく取り出すことができる。
請求項６の発明によれば、本構成を用いない場合に比べ、発光素子からの光をより効率よく利用した露光ができる。
請求項７の発明によれば、本構成を用いない場合に比べ、発光素子からの光をより効率よく利用した画像形成ができる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】プリントヘッドの構成を示した断面図である。
【図３】発光装置の上面図である。
【図４】発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線（ライン）の構成を示した図である。
【図５】自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明するための等価回路図である。
【図６】発光チップの平面レイアウト図および断面図である。
【図７】発光装置および発光チップの動作を説明するためのタイミングチャートである。
【図８】第１の実施の形態における発光チップの発光部の構造を説明するための図である。
【図９】点灯信号線の接続部を、発光サイリスタ列の列方向に延びるように設けた場合と、発光サイリスタ列の列方向と直交する方向に延びるように設けた場合とを比較して説明する図である。
【図１０】第２の実施の形態における発光チップの発光部の構造を説明するための図である。
【図１１】第３の実施の形態における発光チップの発光部の構造を説明するための図である。
【発明を実施するための形態】
【０００８】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を主走査方向に多数、配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ  Ｐｒｉｎｔ  Ｈｅａｄ）を用いた記録装置が採用されている。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ（ＳＬＥＤ）を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。発光サイリスタは発光ダイオードと異なりｐｎｐｎ４層構造であり、４層構造のうちの内部の２層で主に発光するため、単純な２層の一般的な発光ダイオードよりも外部に取り出せる光の量（光量）が小さいという特徴がある。よって、発光サイリスタにおいては、それぞれの発光素子から出射される光量を増加させるため、発光素子の光を出射する発光領域を広く取るとともに、発光素子から光を効率よく取り出すことがより求められている。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
（画像形成装置１）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【０００９】
画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。
【００１０】
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１１】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。
【００１２】
（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。露光手段の一例としてのプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では、発光素子の一例としての発光サイリスタ）を備える光源部６３を備えた発光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、前述した光源部６３、光源部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。
【００１３】
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、光源部６３の発光素子における発光点がロッドレンズアレイ６４の焦点面となるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。
【００１４】
（発光装置６５）
図３は、発光装置６５の上面図である。
図３に示すように、発光装置６５では、光源部６３は、回路基板６２上に、４０個の発光チップＣ１〜Ｃ４０が、主走査方向であるＸ方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップＣ１〜Ｃ４０は、発光チップＣ１から番号順に発光チップＣ４０までを含む。
【００１５】
発光チップＣ１〜Ｃ４０の構成は同一であってよい。よって、発光チップＣ１〜Ｃ４０をそれぞれ区別しないときは、発光チップＣと呼ぶ。
なお、本実施の形態では、発光チップＣの数として、合計４０個を用いたが、これに限定されない。
そして、発光装置６５は、前述したように、光源部６３を駆動する信号発生回路１１０を搭載している。信号発生回路１１０は、例えば集積回路（ＩＣ）などで構成されている。
なお、発光チップＣ１〜Ｃ４０の配列についての詳細は後述する。
【００１６】
図４は、発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を示した図である。図４（ａ）は発光チップＣの構成を示し、図４（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を示している。
【００１７】
はじめに、図４（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、矩形の基板８０の表面において、長辺側に長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光部１０２を備えている。さらに、発光チップＣは、基板８０の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）を備えている。なお、これらの端子は、基板８０の一端部からφ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極８５（後述する図６参照）が設けられている。
【００１８】
なお、「列状」とは、図４（ａ）に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光領域を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。
【００１９】
次に、図４（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ１〜Ｃ４０が搭載され、信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）が設けられている。
【００２０】
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ１〜Ｃ４０に、転送信号の一例としての第１転送信号φ１、第２転送信号φ２を送信する転送信号供給手段の一例としての転送信号発生部１２０を備えている。
そしてまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ１〜Ｃ４０に、点灯信号φＩ１〜φＩ４０をそれぞれ送信する点灯電流供給手段の一例としての点灯信号発生部１４０を備えている。なお、点灯信号φＩ１〜φＩ４０をそれぞれ区別しないときは点灯信号φＩと表記する。
さらにまた、信号発生回路１１０は、発光チップＣ１〜Ｃ４０に電位の基準となる基準電位Ｖｓｕｂを供給する基準電位供給部１６０、発光チップＣ１〜Ｃ４０の駆動のための電源電位Ｖｇａを供給する電源電位供給部１７０を備えている。
【００２１】
次に、発光チップＣ１〜Ｃ４０の配列について説明する。
奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…は、それぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…も、同様にそれぞれの基板８０の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とは、発光チップＣに設けられた発光部１０２側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥状に配列されている。そして、発光チップＣ間においても発光素子が主走査方向に予め定められた間隔で並ぶように位置が設定されている。なお、図４（ｂ）の発光チップＣ１、Ｃ２、Ｃ３、…に、図４（ａ）に示した発光部１０２の発光素子の並び（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を矢印で示している。
【００２２】
信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）について説明する。
回路基板６２には、発光チップＣの基板８０裏面に設けられたＶｓｕｂ端子である裏面電極８５（後述の図６参照）に設けられたＶｓｕｂ端子に接続され、基準電位Ｖｓｕｂを供給する電源ライン２００ａが設けられている。
そして、回路基板６２には、発光チップＣに設けられたＶｇａ端子に接続され、駆動のための電源電位Ｖｇａを供給する電源ライン２００ｂが設けられている。
【００２３】
回路基板６２には、信号発生回路１１０の転送信号発生部１２０から、発光チップＣ１〜Ｃ４０のφ１端子に第１転送信号φ１を送信するための第１転送信号ライン２０１、発光チップＣ１〜Ｃ４０のφ２端子に第２転送信号φ２を送信するための第２転送信号ライン２０２が設けられている。第１転送信号φ１、第２転送信号φ２は、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。
【００２４】
そしてまた、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０から、各発光チップＣ１〜Ｃ４０のφＩ端子に、点灯信号φＩ１〜φＩ４０をそれぞれ送信する点灯信号ライン２０４−１〜２０４−４０が設けられている。
【００２５】
以上説明したように、回路基板６２上のすべての発光チップＣ１〜Ｃ４０に、基準電位Ｖｓｕｂ、電源電位Ｖｇａが共通に供給される。第１転送信号φ１、第２転送信号φ２も、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。一方、点灯信号φＩ１〜φＩ４０は、発光チップＣ１〜Ｃ４０にそれぞれ個別に送信される。
【００２６】
（発光チップＣ）
図５は、自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＣの回路構成を説明するための等価回路図である。以下において説明する各素子は、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）を除き、発光チップＣ上のレイアウト（後述する図６参照）に基づいて配置されている。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）の位置は、図４（ａ）と異なるが、説明の便宜上、図中左端としている。そして、基板８０の裏面に設けられたＶｓｕｂ端子を、基板８０の外に引き出して示している。
ここでは、信号発生回路１１０との関係において発光チップＣ１を例に、発光チップＣを説明する。そこで、図５において、発光チップＣを発光チップＣ１（Ｃ）と表記する。他の発光チップＣ２〜Ｃ４０の構成は、発光チップＣ１と同じである。
【００２７】
発光チップＣ１（Ｃ）は、前述したように基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…から構成される発光素子列の一例としての発光サイリスタ列（発光部１０２（図４参照））を備えている。
そして、発光チップＣ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…から構成される転送素子列の一例としての転送サイリスタ列を備えている。
【００２８】
また、発光チップＣ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにして、それぞれのペアの間に結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。
さらに、発光チップＣ１（Ｃ）は、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…を備えている。
【００２９】
また、発光チップＣ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。そして、後述する第１転送信号φ１が送信される第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止するために設けられた電流制限抵抗Ｒ１、Ｒ２を備えている。
【００３０】
発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図５中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…も、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列は、図５において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。
【００３１】
ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…をそれぞれ区別しないときは、発光サイリスタＬ、転送サイリスタＴ、結合ダイオードＤｘ、電源線抵抗Ｒｇｘと表記する。
【００３２】
発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴの数も１２８個である。同様に、電源線抵抗Ｒｇｘの数も１２８個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない１２７個である。
なお、転送サイリスタＴの数は、発光サイリスタＬの数より多くてもよい。
【００３３】
上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ）は、ゲート端子、アノード端子、カソード端子の３端子を有する半導体素子である。
ここでは、転送サイリスタＴのゲート端子を第１のゲート端子、アノード端子を第１のアノード端子、カソード端子を第１のカソード端子と表記することがある。発光サイリスタＬのゲート端子を第２のゲート端子、アノード端子を第２のアノード端子、カソード端子を第２のカソード端子と表記することがある。
【００３４】
では次に、発光チップＣ１（Ｃ）における各素子の電気的な接続について説明する。
転送サイリスタＴ、発光サイリスタＬのそれぞれのアノード端子は、発光チップＣ１（Ｃ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられたＶｓｕｂ端子である裏面電極８５（後述の図６参照）を介して電源ライン２００ａ（図４参照）に接続されている。この電源ライン２００ａは、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。
【００３５】
転送サイリスタＴの配列に沿って、奇数番号（奇数番目）の転送サイリスタＴ１、Ｔ３、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１（図４参照）が接続され、第１転送信号φ１が送信される。
一方、転送サイリスタＴの配列に沿って、偶数番号（偶数番目）の転送サイリスタＴ２、Ｔ４、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２（図４参照）が接続され、第２転送信号φ２が送信される。
【００３６】
発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、点灯電流供給配線の一例としての点灯信号線７５に接続されている。点灯信号線７５は、φＩ端子に接続されている。発光チップＣ１では、φＩ端子は、電流制限抵抗ＲＩを介して点灯信号ライン２０４−１に接続され、点灯信号発生部１４０から点灯信号φＩ１が送信される。点灯信号φＩ１は、発光サイリスタＬ１、Ｌ２、Ｌ３、…に点灯のための電流を供給する。なお、他の発光チップＣ２〜Ｃ４０のφＩ端子は、それぞれ電流制限抵抗ＲＩを介して点灯信号ライン２０４−２〜２０４−４０が接続され、点灯信号φＩ２〜φＩ４０が送信される。
【００３７】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で接続されている。よって、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…とゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲート端子Ｇｔ１（ゲート端子Ｇｌ１）と表記して、電位が同じであることを示す。
【００３８】
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…をそれぞれ区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｌと表記する。そして、ゲート端子Ｇｔ（ゲート端子Ｇｌ）と表記して、電位が同じであることを示す。
【００３９】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。
【００４０】
転送サイリスタＴのゲート端子Ｇｔ（ゲート端子Ｇｌ）は、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇｘを介して、電源線７１に接続されている。電源線７１はＶｇａ端子に接続され、電源電位供給部１７０から電源電位Ｖｇａが供給される。
【００４１】
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。
【００４２】
図５において、発光チップＣ１（Ｃ）の転送サイリスタＴ、結合ダイオードＤｘ、電源線抵抗Ｒｇｘ、スタートダイオードＤｘ０、電流制限抵抗Ｒ１、Ｒ２を備える部分を転送部１０１と表記する。そして、発光サイリスタＬを備える部分が発光部１０２に該当する。
【００４３】
図６は、発光チップＣの平面レイアウト図および断面図である。ここでは、発光チップＣと信号発生回路１１０との接続関係を示さないので、発光チップＣ１を例とすることを要しない。よって、発光チップＣと表記する。
図６（ａ）は、発光チップＣの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）は、図４（ａ）と異なるが、説明の便宜上、図中左端部に設けている。そして、基板８０の裏面に設けられたＶｓｕｂ端子は、基板８０の外に引き出されて示されている。図４に対応させて端子を設けるとすると、φ２端子、φＩ端子、電流制限抵抗Ｒ２は、図６（ａ）において基板８０の右端部に設けられる。また、スタートダイオードＤｘ０は基板８０の右端部に設けられてもよい。
図６（ｂ）は、図６（ａ）に示したＶＩＢ−ＶＩＢ線での断面図である。よって、図６（ｂ）の断面図には、図中下より発光サイリスタＬ１、転送サイリスタＴ１、結合ダイオードＤｘ１、電源線抵抗Ｒｇｘ１の断面が示されている。なお、図６（ａ）および（ｂ）の図中には、主要な素子や端子を名前により表記している。
【００４４】
発光チップＣは、図６（ｂ）に示すように、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体において、ｐ型の基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４が順に積層されたのち、周囲のｎ型の第４半導体層８４と、ｐ型の第３半導体層８３と、ｎ型の第２半導体層８２と、ｎ型の第２半導体層８２との界面から予め定められた深さのｐ型の第１半導体層８１とを除去することで相互に分離された複数の島（アイランド）（第１アイランド３０１〜第６アイランド３０６および符号付さないアイランド）を備えている。このような島（アイランド）はメサと呼ばれ、このような島（アイランド）を形成することはメサエッチングと呼ばれる。
【００４５】
図６（ａ）に示すように、第１アイランド３０１には、発光サイリスタＬ１が設けられている。
第２アイランド３０２には、転送サイリスタＴ１、結合ダイオードＤｘ１が設けられている。第３アイランド３０３には、電源線抵抗Ｒｇｘ１が設けられている。第４アイランド３０４には、スタートダイオードＤｘ０が設けられている。第５アイランド３０５には電流制限抵抗Ｒ１が、第６アイランド３０６には電流制限抵抗Ｒ２が設けられている。
そして、発光チップＣには、第１アイランド３０１、第２アイランド３０２、第３アイランド３０３と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…、結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４，…等が、第１アイランド３０１、第２アイランド３０２、第３アイランド３０３と同様に設けられている。これらについては、説明を省略する。
そしてまた、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。
【００４６】
ここで、図６（ａ）および（ｂ）により、第１アイランド３０１〜第６アイランド３０６について詳細に説明する。なお、電源線７１、第１転送信号線７２、第２転送信号線７３、点灯信号線７５については、後に説明する。
第１アイランド３０１に設けられた発光サイリスタＬ１は、ｐ型の基板８０上に設けられたｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域（発光領域）３１１上に設けられたｎ型オーミック電極３２１をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３１をゲート端子Ｇｌ１とする。そして、光は、発光領域３１１表面に設けられたｎ型オーミック電極３２１および後述する点灯信号線７５によって光の出射が妨げられない（遮光されない）部分から出射する。
第１の実施の形態では、発光領域３１１の表面形状は長方形の領域であって、短手方向が発光部１０２の発光サイリスタ列の方向、長手方向が発光部１０２の発光サイリスタ列と直交する方向に向いている。
以下では、発光領域３１１およびｎ型オーミック電極３２１の用語は、発光サイリスタＬ１ばかりでなく、他の発光サイリスタＬについても使用する。
【００４７】
第２アイランド３０２に設けられた転送サイリスタＴ１は、ｐ型の基板８０上に設けられたｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域３１３上に設けられたｎ型オーミック電極３２３をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３２をゲート端子Ｇｔ１とする。
同じく、第２アイランド３０２に設けられた結合ダイオードＤｘ１は、ｎ型の第４半導体層８４の領域３１４上に設けられたｎ型オーミック電極３２４をカソード端子、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３２をアノード端子とする。結合ダイオードＤｘ１のアノード端子と転送サイリスタＴ１のゲート端子Ｇｔ１とはｐ型オーミック電極３３２で共通である。
【００４８】
第３アイランド３０３に設けられた電源線抵抗Ｒｇｘ１は、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３３と３３４との間のｐ型の第３半導体層８３を抵抗として設けられている。
第４アイランド３０４に設けられたスタートダイオードＤｘ０は、ｎ型の第４半導体層８４の領域３１５上に設けられたｎ型オーミック電極３２５をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３５をアノード端子としている。
第５アイランド３０５に設けられた電流制限抵抗Ｒ１、第６アイランド３０６に設けられた電流制限抵抗Ｒ２は、第３アイランド３０３に設けられた電源線抵抗Ｒｇｘ１と同様に、それぞれが２個のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗としている。
【００４９】
図６（ａ）において、各素子間の接続関係を説明する。なお、点灯信号線７５、第１転送信号線７２、第２転送信号線７３、電源線７１およびその他の配線は、各素子に設けられた電極（ｎ型オーミック電極およびｐ型オーミック電極）と絶縁層８６に設けられたスルーホール（開口）（図６（ａ）では○で示す。）を介して接続されている。以下の説明では、絶縁層８６およびスルーホール（開口）についての説明を省略する。
【００５０】
点灯信号線７５は、発光サイリスタ列の列方向に延びるように設けられた２つの主部７５ａと、発光サイリスタＬが設けられたアイランド（図６（ａ）の発光サイリスタＬ１では第１アイランド３０１）間に設けられ、２つの主部７５ａを相互に接続するよう延びて設けられた副部７５ｃと、副部７５ｃと発光領域３１１上に設けられたｎ型オーミック電極３２１とを接続する接続部７５ｄとを備えている。第１アイランド３０１に設けられた発光サイリスタＬ１の発光領域３１１は、点灯信号線７５の２つの主部７５ａおよび２つの副部７５ｃで取り囲まれている。そして、接続部７５ｄは、２つの副部７５ｃのうち、一方（図６（ａ）では発光領域３１１の左側）の副部７５ｃから、発光サイリスタ列の列方向に延びるように設けられている。他の発光サイリスタＬについても同様である。
そして、点灯信号線７５は、２つの主部７５ａのうちの一方が延長されてφＩ端子に接続されている。なお、φＩ端子と発光サイリスタＬ１との間の点灯信号線７５は、主部７５ａ、副部７５ｃを一体とし、幅広の配線としてもよい。
【００５１】
第１転送信号線７２は、第２アイランド３０２に設けられた転送サイリスタＴ１のカソード端子であるｎ型オーミック電極３２３に接続されている。第２アイランド３０２と同様なアイランドに設けられた、奇数番号の転送サイリスタＴのカソード端子も第１転送信号線７２に接続されている。第１転送信号線７２は、第５アイランド３０５に設けられた電流制限抵抗Ｒ１を介してφ１端子に接続されている。
一方、第２転送信号線７３は、符号を付さないアイランドに設けられた偶数番号の転送サイリスタＴのカソード端子であるｎ型オーミック電極（符号なし）に接続されている。第２転送信号線７３は、第６アイランド３０６に設けられた電流制限抵抗Ｒ２を介してφ２端子に接続されている。
【００５２】
電源線７１は、電源線抵抗Ｒｇｘ１の一方の端子であるｐ型オーミック電極３３４に接続されている。他の電源線抵抗Ｒｇｘの一方の端子も電源線７１に接続されている。電源線７１はＶｇａ端子に接続されている。
【００５３】
そして、第１アイランド３０１に設けられた発光サイリスタＬ１のゲート端子Ｇｌ１であるｐ型オーミック電極３３１は、第２アイランド３０２のゲート端子Ｇｔ１であるｐ型オーミック電極３３２に接続配線（符号なし）で接続されている。
【００５４】
そして、ゲート端子Ｇｔ１であるｐ型オーミック電極３３２は、第３アイランド３０３に設けられた電源線抵抗Ｒｇｘ１の他方の端子であるｐ型オーミック電極３３３に接続配線（符号なし）で接続されている。
第２アイランド３０２に設けられた結合ダイオードＤｘ１のカソード端子であるｎ型オーミック電極３２４は、隣接して設けられている転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極（符号なし）に接続配線（符号なし）で接続されている。
【００５５】
第２アイランド３０２のゲート端子Ｇｔ１であるｐ型オーミック電極３３２は、第４アイランド３０４に設けられたスタートダイオードＤｘ０のカソード端子であるｎ型オーミック電極３２５に接続配線（符号なし）で接続されている。スタートダイオードＤｘ０のアノード端子であるｐ型オーミック電極３３５は、第２転送信号線７３に接続されている。
ここでは説明を省略するが、他の発光サイリスタＬ、転送サイリスタＴ、結合ダイオードＤｘ等についても同様である。
このようにして、図５に示した発光チップＣ１（Ｃ）が構成される。
【００５６】
以上説明したように、基板８０上に列状に発光素子を並べて構成される発光チップＣでは、電源線７１、第１転送信号線７２、第２転送信号線７３、点灯信号線７５などの配線は、発光サイリスタＬが列状（列方向）に配列された発光サイリスタ列に沿って延びるように設けられている。
【００５７】
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
前述したように、発光装置６５は発光チップＣ１〜Ｃ４０を備えている（図３、４参照）。
図４に示したように、基準電位Ｖｓｕｂ、電源電位Ｖｇａは、回路基板６２上のすべての発光チップＣ１〜Ｃ４０に共通に供給される。同様に、第１転送信号φ１、第２転送信号φ２は、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ４０は、発光チップＣ１〜Ｃ４０のそれぞれに個別に送信される。点灯信号φＩ１〜φＩ４０は、画像データに基づいて、各発光チップＣ１〜Ｃ４０の発光サイリスタＬを点灯または非点灯に設定する信号である。よって、点灯信号φＩ１〜φＩ４０は、画像データによって相互に波形が異なる。しかし、点灯信号φＩ１〜φＩ４０は、同じタイミングで並列に送信される。
発光チップＣ１〜Ｃ４０は並列に駆動されるので、発光チップＣ１の動作を説明すれば足りる。
【００５８】
＜サイリスタ＞
発光チップＣ１の動作を説明する前に、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、一例として、Ｖｓｕｂ端子である裏面電極８５（図５、図６参照）に供給される基準電位Ｖｓｕｂをハイレベルの電位（以下では「Ｈ」と表記する。）として０Ｖ、Ｖｇａ端子に供給される電源電位Ｖｇａをローレベルの電位（以下では「Ｌ」と表記する。）として−３．３Ｖとする。
本実施の形態では、発光装置６５は負の電位で駆動される。
【００５９】
サイリスタのアノード端子であるｐ型の第１半導体層８１はｐ型の基板８０と同電位であるので、サイリスタのアノード端子は裏面電極８５に供給される基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））になっている。
サイリスタは、例えば、図６に示したように、ＧａＡｓ、ＧａＡｌＡｓ等によるｐ型半導体層、ｎ型半導体層を積層して構成される。ｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として１．５Ｖとする。
【００６０】
アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧より低い電位（絶対値が大きい負の値）がカソード端子に印加されるとオン状態に移行（ターンオン）する。ここで、サイリスタのしきい電圧は、ゲート端子の電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値である。よって、サイリスタは、ゲート端子の電位が０Ｖであると、しきい電圧が−１．５Ｖとなる。すなわち、−１．５Ｖより低い電位がカソード端子に印加されると、サイリスタはターンオンする。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Ｖｓｕｂ（０Ｖ（「Ｈ」））に設定しているので、ゲート端子の電位は０Ｖ（「Ｈ」）になるとする。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からｐｎ接合の順方向電位Ｖｄを引いた電位に近い電位となる。ここでは、アノード端子を基準電位Ｖｓｕｂ（０Ｖ（「Ｈ」））に設定しているので、オン状態のサイリスタのカソード端子の電位は−１．５Ｖになるとする。
【００６１】
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位（絶対値が小さい負の値、０Ｖまたは正の値）、すなわち、カソード端子に−１．５Ｖより高い電位が印加されると、オフ状態に移行（ターンオフ）する。例えば、カソード端子が「Ｈ」（０Ｖ）になると、−１．５Ｖより高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。
一方、オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、カソード端子に−１．５Ｖより低い電位（絶対値が大きい負の値）が継続的に印加され、サイリスタのオン状態を維持しうる電流（維持電流）が供給されると、オン状態を維持する。
そして、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの光量は、発光領域３１１の面積および
カソード端子とアノード端子との間に流す電流によって決まる。
【００６２】
＜タイミングチャート＞
図７は、発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。
図７では、発光チップＣ１の発光サイリスタＬ１〜Ｌ５の５個の発光サイリスタＬの点灯または非点灯を制御（点灯制御と表記する。）する部分のタイミングチャートを示している。前述したように、他の発光チップＣ２〜Ｃ４０は、発光チップＣ１と並行して動作するため、発光チップＣ１の動作を説明すれば足りる。
なお、図７では、発光チップＣ１の発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５を点灯させ、発光サイリスタＬ４を消灯（非点灯）としている。
【００６３】
図７において、時刻ａから時刻ｋへとアルファベット順に時刻が経過するとする。発光サイリスタＬ１は、時刻ｂから時刻ｅの期間Ｔ（１）において、発光サイリスタＬ２は、時刻ｅから時刻ｉの期間Ｔ（２）において、発光サイリスタＬ３は、時刻ｉから時刻ｊの期間Ｔ（３）において、発光サイリスタＬ４は、時刻ｊから時刻ｋの期間Ｔ（４）において点灯または非点灯の制御（点灯制御）がされる。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
【００６４】
本実施の形態では、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…の長さを可変としてもよい。
【００６５】
第１転送信号φ１、第２転送信号φ２、点灯信号φＩ１の波形について説明する。なお、時刻ａから時刻ｂまでの期間は、発光チップＣ１（発光チップＣ２〜Ｃ４０も同じ。）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【００６６】
φ１端子（図５、図６参照）に送信される第１転送信号φ１およびφ２端子（図５、図６参照）に送信される第２転送信号φ２は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。そして、第１転送信号φ１および第２転送信号φ２は、連続する２つの期間Ｔ（例えば、期間Ｔ（１）と期間Ｔ（２））を単位として波形が繰り返される。
【００６７】
第１転送信号φ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて、「Ｈ」から「Ｌ」に移行する。
第２転送信号φ２は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて「Ｌ」を維持している。
ここで、第１転送信号φ１と第２転送信号φ２とを比較する。第２転送信号φ２は、第１転送信号φ１を期間Ｔ、時間軸上で後ろにずらしたものに当たる。
第１転送信号φ１は、期間Ｔ（１）および期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。一方、第２転送信号φ２は、期間Ｔ（１）において、破線で示す波形および期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。第２転送信号φ２の期間Ｔ（１）の波形が期間Ｔ（３）以降と異なるのは、期間Ｔ（１）は発光装置６５が動作を開始する期間であるためである。
【００６８】
第１転送信号φ１と第２転送信号φ２との一組の転送信号は、後述するように、図５、図６に示した転送サイリスタＴを番号順にオン状態を伝播させることにより、オン状態の転送サイリスタＴと同じ番号の発光サイリスタＬを、点灯または非点灯の制御（点灯制御）の対象として指定する。
【００６９】
次に、発光チップＣ１のφＩ端子に送信される点灯信号φＩ１について説明する。なお、他の発光チップＣ２〜Ｃ４０には、それぞれ点灯信号φＩ２〜φＩ４０が送信される。点灯信号φＩ１は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。
【００７０】
ここでは、発光チップＣ１の発光サイリスタＬ１に対する点灯制御の期間Ｔ（１）において、点灯信号φＩ１を説明する。なお、発光サイリスタＬ１は点灯させるとしている。
点灯信号φＩ１は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｃで「Ｈ」から「Ｌ」に移行する。そして、時刻ｄで「Ｌ」から「Ｈ」に移行し、期間Ｔ（１）の終了時刻ｅにおいて「Ｈ」を維持している。
【００７１】
では、図４、図５を参照しつつ、図７に示したタイミングチャートにしたがって、発光装置６５および発光チップＣ１の動作を説明する。なお、以下では、発光サイリスタＬ１およびＬ２を点灯制御する期間Ｔ（１）およびＴ（２）について説明する。
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置６５の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に設定する。電源電位供給部１７０は、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する。すると、発光装置６５の回路基板６２上の電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｓｕｂ端子は「Ｈ」に設定される。同様に、電源ライン２００ｂは「Ｌ」に設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｇａ端子は「Ｌ」に設定される。これにより、発光チップＣ１〜Ｃ４０のそれぞれの電源線７１は「Ｌ」に設定される。
【００７２】
そして、信号発生回路１１０の転送信号発生部１２０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図５参照）。
【００７３】
さらに、信号発生回路１１０の点灯信号発生部１４０は、点灯信号φＩ１〜φＩ４０をそれぞれ「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−４０が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」になる（図５参照）。
【００７４】
次に、発光チップＣ１の動作を説明する。
なお、図７および以下における説明では、各端子の電位がステップ（階段）状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオンまたはターンオフして、状態の変化を生じうる。
【００７５】
＜発光チップＣ１＞
転送サイリスタＴ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）に設定される。
【００７６】
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
【００７７】
発光サイリスタＬのカソード端子は、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
【００７８】
図５中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。ゲート端子Ｇｔ１は、電源線抵抗Ｒｇｘ１を介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。そして、スタートダイオードＤｘ０のアノード端子は第２転送信号線７３に接続され、電流制限抵抗Ｒ２を介して、「Ｈ」（０Ｖ）のφ２端子に接続されている。よって、スタートダイオードＤｘ０は順バイアスであり、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。また、ゲート端子Ｇｔ１が−１．５Ｖになると、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）が−１．５Ｖで、カソード端子が電源線抵抗Ｒｇｘ２を介して電源線７１（「Ｌ」（−３．３Ｖ））に接続されているので、順バイアスになる。よって、ゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。しかし、３以上の番号のゲート端子Ｇｔには、スタートダイオードＤｘ０のアノード端子が「Ｈ」（０Ｖ）であることの影響は及ばず、ゲート端子Ｇｔの電位は、電源線７１の電位である「Ｌ」（−３．３Ｖ）になっている。
なお、ゲート端子Ｇｔはゲート端子Ｇｌに接続されているので、ゲート端子Ｇｌの電位は、ゲート端子Ｇｔの電位と同じである。よって、転送サイリスタＴ、発光サイリスタＬのしきい電圧は、ゲート端子Ｇｔ、Ｇｌの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値となる。すなわち、転送サイリスタＴ１、発光サイリスタＬ１のしきい電圧は−３Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧は−４．５Ｖ、番号が３以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧は−４．８Ｖとなっている。
【００７９】
（２）時刻ｂ
図７に示す時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５が動作を開始する。
第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、φ１端子および電流制限抵抗Ｒ１を介して、第１転送信号線７２の電位が、「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。しかし、第１転送信号線７２にカソード端子が接続された、番号が３以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるのでターンオンできない。一方、偶数番号の転送サイリスタＴは、第２転送信号φ２が「Ｈ」（０Ｖ）であって、第２転送信号線７３が「Ｈ」であるのでターンオンできない。転送サイリスタＴ１がターンオンすることで、第１転送信号線７２の電位は、アノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
【００８０】
転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、転送サイリスタＴ１のアノード端子の電位である「Ｈ」（０Ｖ）になる。そして、ゲート端子Ｇｔ２の電位が−１．５Ｖ、ゲート端子Ｇｔ３の電位が−３Ｖ、番号が４以上のゲート端子Ｇｔの電位が「Ｌ」（-３．３Ｖ）になる。
これにより、発光サイリスタＬ１のしきい電圧が−１．５Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧が−３Ｖ、転送サイリスタＴ３、発光サイリスタＬ３のしきい電圧が−４．５Ｖ、番号が４以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧が−４．８Ｖになる。
しかし、第１転送信号線７２は、オン状態の転送サイリスタＴ１により−１．５Ｖになっているので、オフ状態の奇数番号の転送サイリスタＴはターンオンしない。第２転送信号線７３は、「Ｈ」であるので、偶数番号の転送サイリスタＴはターンオンしない。点灯信号線７５は「Ｈ」であるので、発光サイリスタＬはいずれもターンオンしない。
【００８１】
時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１がオン状態にあって、他の転送サイリスタＴ、発光サイリスタＬはオフ状態にある。
【００８２】
（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−１．５Ｖである発光サイリスタＬ１がターンオンして、点灯（発光）する。これにより、点灯信号線７５の電位が−１．５Ｖになる。なお、発光サイリスタＬ２はしきい電圧が−３Ｖであるが、しきい電圧が−１．５Ｖと高い（絶対値が小さい負の値である）発光サイリスタＬ１がターンオンして、点灯信号線７５が−１．５Ｖになるので、発光サイリスタＬ２はターンオンしない。
時刻ｃの直後において、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【００８３】
（４）時刻ｄ
時刻ｄにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。
点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５の電位が「Ｌ」から「Ｈ」に移行する。すると、発光サイリスタＬ１は、アノード端子とカソード端子とがともに「Ｈ」になるのでターンオフして消灯（非点灯）する。発光サイリスタＬ１の点灯期間は、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行した時刻ｃから、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する時刻ｄまでの、点灯信号φＩ１が「Ｌ」である期間となる。
時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。
【００８４】
（５）時刻ｅ
時刻ｅにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行する。ここで、発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
第２転送信号φ２が「Ｈ」から「Ｌ」に移行すると、φ２端子を介して第２転送信号線７３の電位が「Ｈ」から「Ｌ」に移行する。前述したように、転送サイリスタＴ２は、しきい電圧が−３Ｖになっているので、ターンオンする。これにより、ゲート端子Ｇｔ２（ゲート端子Ｇｌ２）の電位が「Ｈ」（０Ｖ）、ゲート端子Ｇｔ３（ゲート端子Ｇｌ３）の電位が−１．５Ｖ「Ｈ」（０Ｖ）、ゲート端子Ｇｔ４（ゲート端子Ｇｌ４）の電位が−３Ｖになる。そして、番号が５以上のゲート端子Ｇｔ（ゲート端子Ｇｌ）の電位が−３．３Ｖになる。
時刻ｅの直後において、転送サイリスタＴ１およびＴ２がオン状態にある。
【００８５】
（６）時刻ｆ
時刻ｆにおいて、第１転送信号φ１が「Ｌ」から「Ｈ」に移行する。
第１転送信号φ１が「Ｌ」から「Ｈ」に移行すると、φ１端子を介して第１転送信号線７２の電位が「Ｌ」から「Ｈ」に移行する。すると、オン状態の転送サイリスタＴ１は、アノード端子とカソード端子とがともに「Ｈ」になって、ターンオフする。すると、ゲート端子Ｇｔ１（Ｇｌ１）の電位は、電源線抵抗Ｒｇｘ１を介して、電源線７１の電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に向かって変化する。これにより、結合ダイオードＤｘ１が電流が流れない方向に電位が加えられた状態（逆バイアス）になる。よって、ゲート端子Ｇｔ２（ゲート端子Ｇｌ２）が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１（ゲート端子Ｇｌ１）には及ばなくなる。すなわち、逆バイアスの結合ダイオードＤｘで接続されていたゲート端子Ｇｔを有する転送サイリスタＴは、しきい電圧が−４．８Ｖになって、「Ｌ」（−３．３Ｖ）の第１転送信号φ１または第２転送信号φ２ではターンオンしなくなる。
時刻ｆの直後において、転送サイリスタＴ２がオン状態にある。
【００８６】
（７）その他
時刻ｇにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、時刻ｃでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオンして、点灯（発光）する。
そして、時刻ｈにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、時刻ｄでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオフして消灯する。
さらに、時刻ｉにおいて、第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、時刻ｂでの転送サイリスタＴ１または時刻ｅでの転送サイリスタＴ２と同様に、しきい電圧が−３Ｖの転送サイリスタＴ３がターンオンする。時刻ｉで、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が開始する。
以降は、これまで説明したことの繰り返しとなる。
【００８７】
なお、発光サイリスタＬを点灯（発光）させないで、消灯（非点灯）のままとするときは、図７の発光サイリスタＬ４を点灯制御する期間Ｔ（４）における時刻ｊから時刻ｋに示す点灯信号φＩ１のように、点灯信号φＩを「Ｈ」（０Ｖ）のままとすればよい。このようにすることで、発光サイリスタＬ４のしきい電圧が−１．５Ｖであっても、発光サイリスタＬ４は消灯（非点灯）のままとなる。
【００８８】
以上説明したように、転送サイリスタＴのゲート端子Ｇｔは結合ダイオードＤｘによって相互に接続されている。よって、ゲート端子Ｇｔの電位が変化すると、電位が変化したゲート端子Ｇｔに、順バイアスの結合ダイオードＤｘを介して接続されたゲート端子Ｇｔの電位が変化する。そして、電位が変化したゲート端子を有する転送サイリスタＴのしきい電圧が変化する。転送サイリスタＴは、しきい電圧が「Ｌ」（−３．３Ｖ）より高い（絶対値が小さい負の値）と、第１転送信号φ１または第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するタイミングにおいてターンオンする。
そして、オン状態の転送サイリスタＴのゲート端子Ｇｔにゲート端子Ｇｌが接続された発光サイリスタＬは、しきい電圧が−１．５Ｖであるので、点灯信号φＩが「Ｈ」から「Ｌ」に移行すると、ターンオンして点灯（発光）する。
すなわち、転送サイリスタＴはオン状態になることで、点灯制御の対象である発光サイリスタＬを指定し、点灯信号φＩは、点灯制御の対象の発光サイリスタＬを点灯または非点灯に設定する。
このように、画像データに応じて、点灯信号φＩの波形を設定して、各発光サイリスタＬの点灯または非点灯を制御している。
【００８９】
次に、発光部１０２について、詳細に説明する。
図８は、第１の実施の形態における発光チップＣの発光部１０２の構造を説明するための図である。図８（ａ）は発光部１０２の平面図、図８（ｂ）は図８（ａ）のＶＩＩＩＢ−ＶＩＩＩＢ線での断面図、図８（ｃ）は図８（ａ）のＶＩＩＩＣ−ＶＩＩＩＣ線での断面図である。ここでは、発光サイリスタ列において隣り合う４個の発光サイリスタＬの部分を示している。発光サイリスタＬの発光領域３１１の表面形状は、長方形であって、短手方向が発光サイリスタ列の方向、長手方向が発光サイリスタ列と直行する方向である。例えば、発光領域３１１の短手方向の長さは１６．５μｍ、長手方向の長さは３０μｍである。
【００９０】
第１の実施の形態では、発光部１０２を構成する発光サイリスタ列のそれぞれの発光サイリスタＬの発光領域３１１は、点灯信号線７５の２つの主部７５ａおよび２つの副部７５ｃで取り囲まれている。そして、接続部７５ｄは、２つの副部７５ｃの一方（図８（ａ）では、発光領域３１１の左側の副部７５ｃ）と発光領域３１１上に設けられたｎ型オーミック電極３２１とを接続している。すなわち、接続部７５ｄは、発光サイリスタ列の列方向に延びるように設けられている。
そして、副部７５ｃは、隣接する発光サイリスタＬの発光領域３１１の間の分離溝の中に設けられている。
【００９１】
ここで、第１の実施の形態では、点灯信号線７５の接続部７５ｄが発光サイリスタ列の列方向に延びるように設けられていることを説明する。
図９は、点灯信号線７５の接続部７５ｄを、発光サイリスタ列の列方向に延びるように設けた場合と、発光サイリスタ列の列方向と直交する方向に延びるように設けた場合とを比較して説明する図である。図９（ａ）および（ｂ）は、点灯信号線７５の接続部７５ｄを発光サイリスタ列の列方向に延びるように設けた場合を説明する図であり、図９（ｃ）および（ｄ）は、点灯信号線７５の接続部７５ｄを発光サイリスタ列の列方向と直交する方向に延びるように設けた場合を説明する図である。いずれの場合も、ｎ型オーミック電極３２１は、発光領域３１１の中央部に設けられている。
図９（ａ）、（ｂ）、（ｃ）、（ｄ）では、２つの発光サイリスタＬの発光領域３１１とそれに発光のために電流を供給する点灯信号線７５の主部７５ａ、副部７５ｃおよび接続部７５ｄを示している。ここでは、接続部７５ｄを発光サイリスタ列の列方向に延びるように設けることを説明するため、接続部７５ｄについて説明する。
【００９２】
発光チップＣにおいて、発光サイリスタＬは列状に配置され、発光サイリスタＬのピッチＰ（図８（ａ）参照）は、プリントヘッド１４の解像度（印字ピッチ）によって決められる。例えば、印字ピッチが１２００ｄｐｉ（１インチ当たりのドット数）の場合、発光サイリスタＬのピッチＰは２１．１６μｍと決まる。一般に、メサエッチングで形成される発光サイリスタＬが設けられるアイランド（図６の第１アイランド３０１）間の溝の幅（分離溝幅）Ｗｔは、加工技術による可能な限り小さい寸法（例えば５μｍ）に設定される。よって、発光サイリスタＬの光量を増加させるために発光領域３１１の面積を広げる場合、分離溝幅Ｗｔを狭くすることによる発光領域３１１の広大はしづらい。
これに対し、発光サイリスタ列と直交する方向（図４、５、６に示すＹ方向である副走査方向）には、例えば３０μｍを３５μｍとするように、発光領域３１１を広げやすい。
【００９３】
このとき、点灯信号線７５の接続部７５ｄが、発光サイリスタ列の列方向に延びるように設けられている場合には、発光領域３１１を、図９（ａ）と図９（ｂ）とに示すように、発光サイリスタ列と直交する方向が長手方向になる長方形としても、発光領域３１１が接続部７５ｄにより遮光される面積は変化しない。すなわち、発光領域３１１を発光サイリスタ列と直交する方向が長手方向になる長方形とした場合、接続部７５ｄにより発光領域３１１が遮光される面積が少ない。よって、発光領域３１１の面積の拡大が光量の増加に効率よく反映される。
一方、点灯信号線７５の接続部７５ｄが、発光サイリスタ列と直交する方向に延びるように設けられている場合には、発光領域３１１を、図９（ｃ）と図９（ｄ）とに示すように、発光サイリスタ列と直交する方向に拡大すると、接続部７５ｄの長さを長くすることが必要となり、発光領域３１１が接続部７５ｄにより遮光される面積が増加する。すなわち、発光領域３１１を発光サイリスタ列と直交する方向が長手方向になる長方形とした場合、接続部７５ｄにより発光領域３１１が遮光される面積が増加する。よって、発光領域３１１の面積を拡大しても、光量の効率的な増加とならない。
【００９４】
なお、発光領域３１１の周辺部は、光の発生を伴わない非発光再結合が起こりやすい。このため、ｎ型オーミック電極３２１の位置は、発光領域３１１の中央部が好ましいが、発光サイリスタ列の列方向と列方向と直交する方向とのうち、発光領域３１１における長手方向に沿って接続部７５ｄを設けるより接続部７５ｄにより遮光される面積が小さくなる位置であれば、他の位置でも構わない。
また、本実施の形態においては、発光サイリスタ列の列方向と列方向と直交する方向とのうち、発光領域３１１における短手方向に沿った接続部７５ｄの形態として、短手方向に平行な形態を開示しているが、発光領域３１１の短手方向に沿った接続部７５ｄの形態としてはこれに限られず、長手方向に沿って接続部７５ｄを設けるよりも遮光される面積が小さくなる形態であれば、短手方向に対して斜めに沿った形態や湾曲した形態であってもよい。
く、発光領域３１１の周辺部に設定することは好ましくない。
【００９５】
次に、図８に戻って、分離溝に生じる段差について説明する。
ＧａＡｓ、ＧａＡｌＡｓ等の化合物半導体では、メサエッチングにより形成される分離溝において、結晶方位に依存して、側面の形状がなだらかな形状（接線の傾きの符号が同じ）となる順メサ段差部９２と、側面の形状がオーバーハング形状となる逆メサ段差部９３とが生じることが知られている。図８（ｂ）は、順メサ段差部９２を、図８（ｃ）は逆メサ段差部９３を示している。なお、順メサ段差部９２と逆メサ段差部９３とを区別しないときは、分離溝の側面をメサ段差部と表記する。
逆メサ段差部９３上に、アルミニウムまたはアルミニウム合金などの配線材料を、スパッタリング法、真空蒸着法などの物理的手段によって形成すると、オーバーハング形状の段差の裏側が影になり（シャドー効果）、配線材料の成膜率が下がって、実効的な膜厚が小さくなりやすい（図８（ｃ）の主部７５ａ）。このため、逆メサ段差部９３を越えて設けられた配線は、段差部での断線（段差切れ）を生じやすい。一方、順メサ段差部９２ではシャドー効果が発生しにくく、順メサ段差部９２を越えて設けられた配線は、段差切れが抑制される。なお、図８（ｂ）、（ｃ）では、点灯信号線７５を加工する前の形状を破線で示している。
【００９６】
前述したように、図４（ａ）、図５、図６に示したように、電源線７１、第１転送信号線７２、第２転送信号線７３、点灯信号線７５などの配線は、発光サイリスタ列（基板８０の長手方向）の列方向に延びるように設けられている。
これらの配線は、図６に示したように、複数のアイランドをまたいで形成される。例えば、発光サイリスタＬの数が１２８個であれば、これらの配線は、２５６個の段差を越えて設けられる。そこで、段差切れを抑制するため、これらの配線が順メサ段差部９２上に設けられるように、基板８０の結晶方位が選ばれる。すなわち、図８（ｂ）に示したように、発光サイリスタ列の方向に順メサ段差部９２が現れ、図８（ｃ）に示したように、発光サイリスタ列と直交する方向に逆メサ段差部９３が現れるようにしている。
【００９７】
第１の実施の形態では、接続部７５ｄは発光サイリスタ列の列方向に延びるように設けられている。すなわち、接続部７５ｄは、順メサ段差部９２を越える方向に設けられている。よって、接続部７５ｄも段差切れが抑制されている。
【００９８】
図８（ｂ）のＶＩＩＩＢ−ＶＩＩＩＢ線での断面図で示すように、点灯信号線７５の副部７５ｃの端が、発光領域３１１の端部に接するに設けられていることを説明する。
前述したように、印字ピッチが１２００ｄｐｉのとき、発光サイリスタＬのピッチＰは２１．１６μｍである。このとき、例えば、分離溝幅Ｗｔを４．６μｍとし、点灯信号線７５の副部７５ｃの配線幅Ｗ１を４．６μｍとすると、分離溝幅Ｗｔと配線幅Ｗ１とが同じになる。
すると、点灯信号線７５の副部７５ｃは、分離溝を埋めるように設けられ、点灯信号線７５の副部７５ｃの端が発光領域３１１の端部に接するように設けられる。そして、副部７５ｃの側面７５ｅは、発光領域３１１から遠ざかるにつれて広がるように、断面が弧状になっている。
【００９９】
発光領域３１１から出射した光のうち、ロッドレンズアレイ６４に取り込まれた光が、感光体ドラム１２を露光する。しかし、発光領域３１１からは、発光領域３１１に対して斜めの方向に出射し、ロッドレンズアレイ６４に取りこまれない光（けられた光）がある。
よって、副部７５ｃの側面７５ｅが、図８（ｂ）に示すように断面が弧（凹面）状になっていると、発光領域３１１に垂直な方向に対して斜めの方向（例えば矢印Ｄ方向）に向かう光が、側面７５ｅで反射して、ロッドレンズアレイ６４に取り込まれる（例えば矢印Ｃ方向の発光領域３１１に直交する方向の）光となる。
【０１００】
一方、図８（ｃ）に示すように、主部７５ａの端も、発光領域３１１の端部に接するように設けられている。そして、主部７５ａの側面７５ｅも、副部７５ｃと同様に、発光領域３１１に垂直な方向に対して斜めの方向（例えば矢印Ｅ方向）に向かう光を反射して、ロッドレンズアレイ６４に取り込まれる（例えば矢印Ｃ方向の発光領域３１１に直交する方向の）光となる。
【０１０１】
以上説明したように、第１の実施の形態では、発光領域３１１の端部を点灯信号線７５（主部７５ａ、副部７５ｃ）の端が接するようにしている。そして、発光領域３１１から発光領域３１１に対して斜め方向に出射した光を、点灯信号線７５（主部７５ａ、副部７５ｃ）の側面７５ｅを反射面（ミラー）として利用し、反射させている。
【０１０２】
なお、点灯信号線７５の配線材料としては、例えばアルミニウムまたはアルミニウム合金が使用される。これらの配線材料を酸等によりエッチングすると、配線材料の膜厚方向と同様に、レジスト等のエッチング阻止膜（エッチングマスク）の端から横方向（エッチングマスクの下側）にもエッチングが進む（サイドエッチング）。この結果、エッチング後の配線材料の側面７５ｅは、エッチングマスクの端を中心とする円弧状となる。よって、サイドエッチングの幅（サイドエッチング量）を考慮して、エッチングマスクの幅を設定することにより、点灯信号線７５（主部７５ａ、副部７５ｃ）の端が、発光領域３１１の端部に接するようにするとともに、点灯信号線７５（主部７５ａ、副部７５ｃ）の側面７５ｅを弧状に加工しうる。すなわち、上記のように、配線を形成するエッチング工程において点灯信号線７５（主部７５ａ、副部７５ｃ）の側面７５ｅを弧状に加工するようにすれば新たな工程を設ける必要なく反射面を形成できるが、最終的に弧状に加工されるのであれば、配線を形成するエッチング工程と別の工程で側面７５ｅを弧状に加工するようにしてもよい。
なお、点灯信号線７５（主部７５ａ、副部７５ｃ）の側面７５ｅは、弧（凹面）状以外の形状、例えば平面状や凸状であってもよく、発光領域３１１からの光を反射し、光量の増加に寄与できればよい。
【０１０３】
さらに、第１の実施の形態の点灯信号線７５は、２つの主部７５ａがともに発光サイリスタ列の列方向に延びるように設けられているので、一方を用いた場合に比べ、配線幅が実効的に広がり、点灯信号線７５の電気的な抵抗値が小さくなる。
【０１０４】
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態と異なって、発光チップＣの点灯信号線７５は発光領域３１１を取り巻かないで構成されている。他の構成は、第１の実施の形態と同様である。よって、異なる部分を説明し、同様な部分については同じ符号を付して説明を省略する。
図１０は、第２の実施の形態における発光チップＣの発光部１０２の構造を説明するための図である。図１０（ａ）は発光部１０２の平面図、図１０（ｂ）は図１０（ａ）のＸＢ−ＸＢ線での断面図である。ここでは、発光サイリスタ列において隣り合う４個の発光サイリスタＬの部分を示している。発光サイリスタＬの発光領域３１１は、長方形であって、短手方向が発光サイリスタ列の方向、長手方向が発光サイリスタ列と直行する方向である。例えば、発光領域３１１の短手方向の長さは１６．５μｍ、長手方向の長さは３０μｍである。
【０１０５】
第２の実施の形態の発光チップＣの点灯信号線７５は、主部７５ａと、主部７５ａから分岐した副部７５ｃと、副部７５ｃと発光領域３１１の表面に設けられたｎ型オーミック電極３２１とを接続する接続部７５ｄとを備えた、Ｌ字状になっている。なお、第２の実施の形態の発光チップＣの点灯信号線７５は、１つの主部７５ａを備えている。
そして、点灯信号線７５の主部７５ａは、発光サイリスタＬの発光領域３１１の端部に沿って設けられ、副部７５ｃは発光サイリスタＬを相互に分離する発光領域３１１間の分離溝に設けられている。
例えば、分離溝幅Ｗｔを５μｍとし、点灯信号線７５の副部７５ｃの配線幅Ｗ２を４．５μｍとすると、分離溝幅Ｗｔが配線幅Ｗ２より大きくなる。すると、図１０（ｂ）に示すように、点灯信号線７５の副部７５ｃは、分離溝の中に設けられ、副部７５ｃの端は発光領域３１１の端部に接することなく、反射面が順メサ段差部９２（メサ段差部）から立ち上がる形状となる。同様に、図示しないが点灯信号線７５の主部７５ａの端も発光領域３１１の端部に接しない形状となる。
図１０（ｂ）では、点灯信号線７５（副部７５ｃ）の加工前の断面形状を破線で示している。
【０１０６】
第２の実施の形態の点灯信号線７５は発光領域３１１を取り囲んでいないので、点灯信号線７５が予め定められた位置から発光領域３１１の内側にずれて形成されても、点灯信号線７５（主部７５ａ、副部７５ｃ）の一部が発光領域３１１を覆って遮光する面積が、第１の実施の形態より少ない。
また、第２の実施の形態では、図１０（ｂ）に示すように、分離溝幅Ｗｔよりも点灯信号線７５の副部７５ｃの配線幅Ｗ２を細く設定することで、主部７５ａおよび副部７５ｃの端は、発光領域３１１の端部に接しない状態で形成される。これにより、点灯信号線７５が予め定められた位置から発光領域３１１の内側にずれて形成されるような場合であっても、点灯信号線７５が発光領域３１１を覆って遮光する面積が抑制される。
なお、第１の実施の形態と同様に、主部７５ａおよび副部７５ｃが、発光領域３１１の端部に接するように形成し、主部７５ａおよび副部７５ｃの側面７５ｅを弧状にすることで得られるミラー効果により、ロッドレンズアレイ６４に取り込まれる光量を増加させてもよい。
【０１０７】
［第３の実施の形態］
第３の実施の形態では、発光チップＣの点灯信号線７５の副部７５ｃは、隣接する２つの発光サイリスタＬを組（ペア）として、組の発光サイリスタＬの発光領域３１１に対して共通に構成されている。他の構成は、第２の実施の形態と同様である。よって、異なる部分を説明し、同様な部分については同じ符号を付して説明を省略する。
図１１は、第３の実施の形態における発光チップＣの発光部１０２の構造を説明するための図である。図１１（ａ）は発光部１０２の平面図、図１１（ｂ）は図１１（ａ）のＸＩＢ−ＸＩＢ線での断面図である。ここでは、発光サイリスタ列において隣り合う４個の発光サイリスタＬの部分を示している。発光サイリスタＬの発光領域３１１の表面は、長方形であって、短手方向が発光サイリスタ列の方向、長手方向が発光サイリスタ列と直行する方向である。例えば、発光領域３１１の短手方向の長さは１６．５μｍ、長手方向の長さは３０μｍである。
【０１０８】
第３の実施の形態の発光チップＣの点灯信号線７５は、主部７５ａと、主部７５ａから分岐した副部７５ｃと、副部７５ｃと発光領域３１１のｎ型オーミック電極３２１とを接続する接続部７５ｄとを備えている。
そして、点灯信号線７５の主部７５ａは、発光サイリスタ列の列方向に延びるように、発光領域３１１の端部に沿って設けられている。また、点灯信号線７５の副部７５ｃは発光サイリスタＬの発光領域３１１の分離溝に位置するように設けられている。例えば、分離溝幅Ｗｔを４．６μｍとし、点灯信号線７５の副部７５ｃの配線幅Ｗ１を４．６μｍとし、第１の実施の形態と同様に、分離溝幅Ｗｔと配線幅Ｗ１とが同じになるようにしている。これにより、点灯信号線７５の副部７５ｃの端が発光領域３１１の端部に接するように設けられている。そして、副部７５ｃの側面７５ｅは、発光領域３１１から遠ざかるにつれて広がるように、断面が弧状になっている。
第１の実施の形態および第２の実施の形態と同様に、接続部７５ｄは、発光サイリスタ列に沿う方向に延びるように設けられている。なお、第３の実施の形態では、点灯信号線７５の副部７５ｃは、隣接する隣接する２つの発光領域３１１に対して、共通に設けられている。このため、接続部７５ｄは、副部７５ｃから、発光サイリスタ列の列方向に延びるように、図１１（ａ）中において左右に延びて設けられている。
【０１０９】
さらに、第３の実施の形態の点灯信号線７５の副部７５ｃは、隣接する２つの発光領域３１１に対して共通に設けられているので、点灯信号線７５が予め定められた値よりも太く形成され、副部７５ｃが発光領域３１１を覆っても、それぞれの発光領域３１１の端部の一部が覆われるにすぎない。このように、点灯信号線７５の形状が変動してしても、光量の低下が抑制される。
【０１１０】
また、第３の実施の形態では、図１１（ｂ）に示すように、点灯信号線７５の副部７５ｃ（主部７５ａも同様）の端が発光領域３１１の端部に接するように設けられている。点灯信号線７５の側面７５ｅの断面形状を弧状にすることで、ロッドレンズアレイ６４に取り込まれる光量を増加させている。なお、第２の実施の形態と同様に、分離溝幅Ｗｔよりも点灯信号線７５の副部７５ｃの配線幅Ｗ１を細く設定してもよい。
さらに、第３の実施の形態において、主部７５ａを２つにして、２つの主部７５ａの間を副部７５ｃで接続してもよい。これにより、点灯信号線７５の電気的な抵抗を小さくしてもよい。
【０１１１】
第１から第３の実施の形態において示した発光領域３１１の大きさ、分離溝幅Ｗｔ、点灯信号線７５の副部７５ｃの幅Ｗ１、Ｗ２は例であって、他の値であってもよい。
また、第１から第３の実施の形態においては、発光領域３１１の形状は「長方形」としたが、「ひし形」や「楕円」等、発光サイリスタＬの配列の列方向の長さよりも列方向と直交する方向の長さが長い形状であれば「長方形」以外であってもよい。
【０１１２】
第１から第３の実施の形態において示した、ハイレベルの電位である「Ｈ」、ローレベルの電位である「Ｌ」の値は、それぞれ一例であって、発光装置６５の動作を考慮して、他の値に設定してもよい。
第１から第３の実施の形態において、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２との２相で駆動したが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。
【０１１３】
なお、第１から第３の実施の形態において、発光チップＣには、自己走査型発光素子アレイ（ＳＬＥＤ）が１個搭載されているとしたが、２個以上であってもよい。２個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ（ＳＬＥＤ）を発光チップＣと置き換えればよい。
【０１１４】
そして、第１から第３の実施の形態は、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）のアノード端子を基板８０にとって共通にしたアノードコモンとして説明した。カソード端子を基板８０にとって共通にしたカソードコモンにおいても、回路の極性を変更することによって用いうる。
【０１１５】
さらに、第１から第３の実施の形態において、発光素子を発光サイリスタＬとして説明したが、発光素子は、発光ダイオードや、発光領域上に配線を設ける他の発光素子であってもよい。
【符号の説明】
【０１１６】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、７１…電源線、７２…第１転送信号線、７３…第２転送信号線、７５…点灯信号線、７５ａ…主部、７５ｃ…副部、７５ｄ…接続部、７５ｅ…側面、１１０…信号発生回路、１２０…転送信号発生部、１４０…点灯信号発生部、１６０…基準電位供給部、１７０…電源電位供給部、φ１…第１転送信号、φ２…第２転送信号、φＩ（φＩ１、φＩ２）…点灯信号、Ｃ（Ｃ１〜Ｃ４０）…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｄｘ…結合ダイオード、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位
【図１】
0005625778.tif 000002
【図２】
0005625778.tif 000003
【図３】
0005625778.tif 000004
【図４】
0005625778.tif 000005
【図５】
0005625778.tif 000006
【図６】
0005625778.tif 000007
【図７】
0005625778.tif 000008
【図８】
0005625778.tif 000009
【図９】
0005625778.tif 000010
【図１０】
0005625778.tif 000011
【図１１】
0005625778.tif 000012