(57)【特許請求の範囲】
【請求項１】
サファイア基板をスパッタ装置にセットして、スパッタ法により前記サファイア基板にバッファ層を形成するステップと、
前記バッファ層の形成されたサファイア基板を前記スパッタ装置から取り出して前記バッファ層表面の電荷を中和するステップと、
前記電荷の中和されたサファイア基板をＭＯＣＶＤ装置にセットし、前記バッファ層上にIII族窒化物系化合物半導体層を成長させるステップと、
を含むIII族窒化物系化合物半導体素子の製造方法。
【請求項２】
前記電荷を中和するステップは、前記バッファ層の表面へイオン化された気体を供給することによる、ことを特徴とする請求項１に記載の製造方法。
【請求項３】
前記バッファ層の表面に供給される気体はプラスイオンとマイナスイオンを共に含む、ことを特徴とする請求項２に記載の製造方法。
【請求項４】
前記気体は前記バッファ層の表面へ斜めに吹き付けられる、ことを特徴とする請求項２又は３に記載の製造方法。
【請求項５】
前記気体が吹き付けられる傾斜角度は前記基板の前記バッファ層に対して３０度である、ことを特徴とする請求項４に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はIII族窒化物系化合物半導体素子の製造方法に関する。
【背景技術】
【０００２】
青色ＬＥＤなどのIII族窒化物系化合物半導体素子は基板となるサファイアと機能層となるIII族窒化物系化合物半導体層との格子整合を得るためにサファイア基板上にＡｌＮ等のバッファ層を設けることが好ましい。
III族窒化物系化合物半導体からなる機能層は一般的にはＭＯＣＶＤ法で形成されるため、このバッファ層も同様にＭＯＣＶＤ法で形成することが製造工程を共通化する観点から好ましい。
その一方で、機能層であるIII族窒化物系化合物半導体層の結晶性を向上させる見地から、バッファ層をスパッタ法で形成する技術が提案されている（特許文献１）。
本件発明に関連する技術を開示する文献として、特許文献２及び特許文献３を参照されたい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−０９４１５０号公報
【特許文献２】特開平０５−１７５１８０号公報
【特許文献３】特開平０７−１６１５９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
サファイア基板の上にスパッタ法によりバッファ層を形成するプロセスを採用した場合、スパッタ装置へサファイア基板をセットし、その上にバッファ層を形成した後、スパッタ装置からサファイア基板を一旦取り出し、III族窒化物系化合物半導体層を形成するＭＯＣＶＤ装置へセットすることとなる。
本発明者らの検討によれば、ＭＯＣＶＤ装置においてバッファ層を形成して、そのままＭＯＣＶＤ装置でIII族窒化物系化合物半導体層を成長させた場合に比べて、上記のプロセス（スパッタ装置  →  取り出し  →  ＭＯＣＶＤ装置）を採用したときにはIII族窒化物系化合物半導体層により多くの異常成長部が観察された。
【０００５】
本発明者らはその原因を究明するため鋭意検討を重ねてきた。その結果、異常成長部が発生する原因は、バッファ層を備えた基板をスパッタ装置から取り出し、通常は大気中（クリーンルーム内であるが）に放置し、その後ＭＯＣＶＤ装置にセットするとき、装置の取出し／導入ポート内や大気中に存在する微細な粉塵がバッファ層に吸着するためと考えられる。粉塵の中でもイオン化したもの（正若しくは負に帯電した粉塵）の影響が大きい。ＭＯＣＶＤ装置へ導入するまえには汎用的な洗浄工程（水洗等）が行なわれるため、単に付着（ファンデルワールス力による結合）したものであれば、この洗浄工程でバッファ層の表面から除去されると考えられるからである。他方、マグネトロンスパッタ等を実行してバッファ層を形成したときには本質的に（スパッタ蒸発源におけるプラズマにより）バッファ層が帯電し、粉塵が帯電しているとバッファ層の電荷と強く結合し、汎用的な洗浄工程では除去されないおそれがある。
スパッタ装置からＭＯＣＶＤ装置までを真空に維持した状態でバッファ層の形成されたサファイア基板をトランスファーすることも考えられるが、装置が大掛かりになり、III族窒化物系化合物半導体素子の製造コストを押し上げることになるので現実的ではない。
【課題を解決するための手段】
【０００６】
この発明は上記課題を解決するためになされたものであり、その第１の局面は次のように規定される。即ち、
サファイア基板をスパッタ装置にセットして、スパッタ法により前記サファイア基板にバッファ層を形成するステップと、
前記バッファ層の形成されたサファイア基板を前記スパッタ装置から取り出して前記バッファ層表面の電荷を中和するステップと、
前記電荷の中和されたサファイア基板をＭＯＣＶＤ装置にセットし、前記バッファ層上にIII族窒化物系化合物半導体層を成長させるステップと、
を含むIII族窒化物系化合物半導体素子の製造方法。
【０００７】
このように規定される第１の局面のIII族窒化物系化合物半導体素子の製造方法によれば、スパッタ装置から取り出されたサファイア基板においてそのバッファ層表面の電荷が中和される。これにより、バッファ層の表面が電気的に中性になり、当該バッファ層に帯電した粉塵が接触してもこれがバッファ層の電荷と結合することがない。  これにより、ＭＯＣＶＤ装置においてIII族窒化物系化合物半導体層を成長する直前のバッファ層の表面に付着する粉塵（パーティクル）の数が抑制される。よって、III族窒化物系化合物半導体層の異常成長部分も抑制される。
【０００８】
上記において、電荷を中和するステップはバッファ層の表面へイオン化された気体を供給することにより行なえる（第２の局面）。かかる気体として空気を用いることができ、空気中で放電を起こすことによりイオンを発生させる。このイオンがバッファ層の電荷へ結合しこれを電気的に中和する。
なお、バッファ層表面の電荷の状態（正電荷の分布及び負電荷の分布）を正確に把握することは困難なため、気体は正及び負にイオン化された両者を用いることが好ましい。特に、III族窒化物系化合物半導体素子に用いられるサファイア基板は絶縁性のため、サファイア基板を介してその表面（即ちバッファ層）へ電位を印加する（アースも含めて）ことが困難であり、バッファ層表面を電気的に中和するには正及び負にイオン化された両者を用いることが好ましい。
バッファ層に対して最初に正又は負にイオン化された気体を供給し、その後他の極性にイオン化された気体を供給することができる。
また、バッファ層へ正及び負にイオン化された気体を同時に供給することもできる（第３の局面）。交流電源を用いて空気で放電を行なった場合、空気中に正及び負のイオンが同時に生成され、かかるイオン化された空気を用いれば中和ステップが一度の工程で済み、スループットが向上する。
その他、電極をバッファ層へ物理的に接触することによりバッファ層の電荷を中和することもできる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施形態の製造方法を示すフローチャートである。
【図２】この発明の実験例のウエハの表面を示す。
【図３】除電処理を省略したときのウエハの表面を示す。
【図４】除電処理の代わりに洗浄処理をしたときのウエハの表面を示す。
【図５】バッファ層からIII族窒化物系化合物半導体層をＭＯＣＶＤ法により形成したときのウエハの表面を示す。
【図６】図２〜５のウエハにおいて単位面積当たりの異常成長部分（パーティクル数）を示すグラフである。
【図７】図２〜５のウエハにおいて良品率を示すグラフである。
【発明を実施するための形態】
【００１０】
以下、本発明を具体化した各実施形態について説明する。
図１はこの発明の実施例のIII族窒化物系化合物半導体素子の製造工程を示すフローチャートである。
マグネトロンスパッタ装置を用いてサファイア基板（厚さ：５３０μｍ）上にＡｌＮバッファ層（膜厚：１５ｎｍ）を堆積した（ステップ１）。
ここに、バッファ層の材質はＡｌＮに限られるものではなく、ＧａＮその他のIII族窒化物系化合物半導体を用いることができる。スパッタの方法もマグネトロンスパッタ法に限定されるものでなく、その他汎用的なスパッタ法を用いることができる。
マグネトロンスパッタ装置を用いる場合、スパッタ蒸発源においてプラズマが形成されるので、帯電したスパッタ粒子の発生は本質的に避けられず、正又は負に帯電したスパッタ粒子がサファイア基板に供給される。サファイア基板が絶縁性であるため、当該サファイア基板に電位を印加して（アースも含む）、帯電した粒子を電気的に中和することも困難である。
【００１１】
ステップ３において、バッファ層の形成されたサファイア基板をスパッタ装置から取り出す。これにより、サファイア基板は、クリーンルーム内においてではあるが、大気に開放される。
大気に開放する時間は出来る限り短くすることが好ましい。
【００１２】
ステップ５では、一旦大気開放されたサファイア基板のバッファ層を除電処理する。
この除電処理は、バッファ層を構成する粒子を電気的に中和する処理である。
除電処理として、イオナイザーを用いた。このイオナイザーは空気中でコロナ放電を起こし、空気中の粒子をイオン化させる。この実施例では交流電源を用いるため、コロナ放電によりプラスイオンとマイナスイオンが生じる。バッファ層の負電荷に対してこのプラスイオンが結合し、またバッファ層の正電荷に対してマイナスイオンが結合し、それぞれを電気的に中和させる。当該除電処理以降には、帯電した粉塵（パーティクル）がバッファ層に接触しても静電気的に結合することはない。従って、ＭＯＣＶＤ装置にセットされる前に実行される汎用的な洗浄工程において、かかる帯電した粉塵も除去されることとなる。
この実施例では、ＡＣ１００Ｖ、１Ａ以下の投入電力でコロナ放電を生じさせ、送風量を３．３ｍ３／分として、クリーンルーム内で１分間、イオン化された空気をサファイア基板のバッファ層へ斜め（約３０度傾斜）に吹き付けた。
【００１３】
ステップ７では、上記の除電処理の終了したサファイア基板をＭＯＣＶＤ装置にセットし、定法によりバッファ層の上にIII族窒化物系化合物半導体層を成長させる。例えば、発光素子の場合は、ｎ型III族窒化物系化合物半導体層、活性層、ｐ型III族窒化物系化合物半導体層を順次積層する。
なお、III族窒化物系化合物半導体とは、とは、一般式としてＡｌＸＧａＹＩｎ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）の四元系で表され、ＡｌＮ、ＧａＮ及びＩｎＮのいわゆる２元系、ＡｌｘＧａ１−ｘＮ、ＡｌｘＩｎ１−ｘＮ及びＧａｘＩｎ１−ｘＮ（以上において０＜ｘ＜１）のいわゆる３元系を包含する。III族元素の少なくとも一部をボロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、また、窒素（Ｎ）の少なくとも一部もリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。III族窒化物系化合物半導体層は任意のドーパントを含むものであっても良い。ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることができる。ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を用いることができる。
【００１４】
ステップ９では、ステップ７で得られたIII族窒化物系化合物半導体層に対して汎用的なチップ化処理を行なう。例えば、ｐ型層の上に透明電極層を積層し、エッチングしてｎ型層を表出させ、電極パッドを積層し、ダイシングを行ない、III族窒化物系化合物半導体発光素子を得る。
【００１５】
次にこの発明の効果を確認するための実験例について説明する。
上で説明した条件でバッファ層を除電処理し、その上にIII族窒化物系化合物半導体層をＭＯＣＶＤ装置により積層した発光素子構造とした。その後、III族窒化物系化合物半導体層を洗浄した。そのときのウエハにおけるIII族窒化物系化合物半導体層表面の写真を図２に示す。III族窒化物系化合物半導体層表面において、外観検査装置により直径が２μｍ以上の異常成長部（欠陥）をカウントした。
図２において黒点は異常成長部を示し、この異常成長点の殆どはバッファ層に付着したパーティクル（微細な粉塵）に起因するものと考えられる。図２の例では異常成長部の数（＝パーティクル数）は７３個／ｃｍ２であった。また、このウエハから得られる半導体素子の良品率は９７％であった。ここに、良品率とは、ウエハから得ることのできる最大半導体素子数に対する、実際に得られた正常動作可能な素子の比率を指す。
上記実験例において、除電処理を省略したときのウエハにおけるIII族窒化物系化合物半導体層表面の写真を図３に示す。このときの異常成長部の数は１９９個／ｃｍ２であった。また、このウエハから得られる半導体素子の良品率は９４％であった。
図４は、上記実験例において、除電処理の代わりに水洗処理を行なったときのIII族窒化物系化合物半導体層表面の写真である。このときの異常成長部の数は２１７個／ｃｍ２であった。また、このウエハから得られる半導体素子の良品率は９３％であった。
図５は、ＭＯＣＶＤ装置においてバッファ層を形成し、そのままIII族窒化物系化合物半導体層を成長させたときの当該III族窒化物系化合物半導体層表面の写真である。このときの異常成長部の数は８０個／ｃｍ２であった。また、このウエハから得られる半導体素子の良品率は９６％であった。
【００１６】
図６には、図２〜図５の例の単位面積当たりの異常成長部数（＝パーティクル数）を示し、図７には同じく得られる半導体素子の良品率を示す。
図６、図７の結果から、この発明によれば、サファイア基板上にバッファ層をスパッタ法により形成し、このサファイア基板をスパッタ装置から取り出して一旦大気開放し、その後ＭＯＣＶＤ装置にセットしてIII族窒化物系化合物半導体層を成長させた場合においても、ＭＯＣＶＤ装置においてバッファ層からIII族窒化物系化合物半導体層までを一貫して作製した場合と同様の良品率を得られることがわかる。
【００１７】
本発明は、前記各局面および前記各実施形態の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様も本発明に含まれる。本明細書の中で明示した論文、公開特許公報、特許公報などの内容は、その全ての内容を援用によって引用することとする。
【図１】
0005581941.tif 000002
【図６】
0005581941.tif 000003
【図７】
0005581941.tif 000004
【図２】
0005581941.tif 000005
【図３】
0005581941.tif 000006
【図４】
0005581941.tif 000007
【図５】
0005581941.tif 000008