(57)【特許請求の範囲】
【請求項１】
パイロットおよび他の制御チャネルのために使用される伝送ユニットを除いて、前記制御チャネルが送信される制御セグメントに関する全ての伝送ユニットの中から、前記制御チャネルのために利用可能な伝送ユニットを決定し、前記制御チャネルのために利用可能な伝送ユニットの中から、一のパケットのための伝送ユニットの一組を決定し、前記伝送ユニットの一組を介して、前記パケットを送信または受信するように構成された少なくとも1つのプロセッサと、ここで、前記伝送ユニットの一組における各伝送ユニットは、特定のホップポートに対応する、
前記少なくとも１つのプロセッサに連結されたメモリーと
を備える無線通信のための装置。
【請求項２】
前記パケットのための伝送ユニットの一組は、前記制御チャネルのために利用可能な伝送ユニットにわたって分散される、請求項１記載の装置。
【請求項３】
前記少なくとも１つのプロセッサは、さらに、他の送信のために使用される伝送ユニットを除くように構成される、請求項１記載の装置。
【請求項４】
前記制御セグメントは、少なくとも１個のタイルを備え、ここで、各タイルは、複数の伝送ユニットを備える、請求項１記載の装置。
【請求項５】
前記少なくとも１個のタイルは、利用不可能な伝送ユニットの同じパターンを有する、請求項４記載の装置。
【請求項６】
前記少なくとも1つのプロセッサは、各タイル中の前記複数の伝送ユニットを通って横断し、前記制御チャネルに関する複数のパケットの中の１つのパケットに対して各伝送ユニットを割り当てるように構成され、ここで、前記１つのパケットは前記複数のパケットを巡回することにより決定されている、請求項５記載の装置。
【請求項７】
前記少なくとも１つのプロセッサは、前記パケットがマッピングされる各タイルの中の伝送ユニットを決定し、前記制御チャネルのために利用不可能な伝送ユニットを除いて、前記パケットがマッピングされる少なくとも１個のタイルの中の前記伝送ユニットの中から、前記パケットのための伝送ユニットの一組を決定するように構成される、請求項４記載の装置。
【請求項８】
前記制御セグメントは複数のタイルを備え、各タイルは複数の伝送ユニットを含み、さらにここにおいて、前記パケットのための伝送ユニットの一組は前記複数のタイルの部分集合の中にある、請求項１記載の装置。
【請求項９】
前記制御セグメントは、少なくとも１つのセグメントの各々につき３個のタイルを含み、各タイルは、複数の伝送ユニットを含み、さらにここにおいて、前記パケットのための伝送ユニットの一組は、１つのセグメントのための３個のタイルの中にある、請求項１記載の装置。
【請求項１０】
パイロットおよび他の制御チャネルのために使用される伝送ユニットを除いて、前記制御チャネルが送信される制御セグメントに関する全ての伝送ユニットの中から、前記制御チャネルのために利用可能な伝送ユニットを決定することと、
前記制御チャネルのために利用可能な伝送ユニットの中から、一のパケットのための伝送ユニットの一組を決定することと、
前記伝送ユニットの一組を介して前記パケットを送信または受信することと、ここで、前記伝送ユニットの一組における各伝送ユニットは、特定のホップポートに対応する、
を備える無線通信のための方法。
【請求項１１】
前記制御セグメントは少なくとも１個のタイルを含み、各タイルは複数の伝送ユニットを含み、さらにここにおいて、
各タイル中の前記複数の伝送ユニットを通って横断することと、
前記制御チャネルに関する複数のパケットの中の１つのパケットに対して各伝送ユニットを割り当てることと、ここで、前記１つのパケットは前記複数のパケットを巡回することにより決定される、
を備える請求項１０記載の方法。
【請求項１２】
前記制御セグメントは少なくとも１個のタイルを含み、各タイルは複数の伝送ユニットを含み、さらにここにおいて、
前記パケットがマッピングされる各タイルの中の伝送ユニットを決定することと、
前記制御チャネルのために利用不可能な伝送ユニットを除いて、前記パケットがマッピングされる前記少なくとも１個のタイルの中の複数の伝送ユニットの中から前記パケットのための伝送ユニットの一組を決定することと
を備える請求項１０記載の方法。
【請求項１３】
パイロットおよび他の制御チャネルのために使用される伝送ユニットを除いて、前記制御チャネルが送信される制御セグメントに関する全ての伝送ユニットの中から、前記制御チャネルのために利用可能な伝送ユニットを決定するための手段と、
前記制御チャネルのために利用可能な伝送ユニットの中から、一のパケットのための伝送ユニットの一組を決定するための手段と、
前記伝送ユニットの一組を介して前記パケットを送信または受信するための手段と、ここで、前記伝送ユニットの一組における各伝送ユニットは、特定のホップポートに対応する、
を備える無線通信のための装置。
【請求項１４】
前記制御セグメントは少なくとも１個のタイルを含み、各タイルは複数の伝送ユニットを含み、さらにここにおいて、
各タイル中の前記複数の伝送ユニットを通って横断するための手段と、
前記制御チャネルに関する複数のパケットの中の１つのパケットに対して各伝送ユニットを割り当てるための手段と、ここで、前記１つのパケットは前記複数のパケットを巡回することにより決定される、
を備える請求項１３記載の装置。
【請求項１５】
前記制御セグメントは少なくとも１個のタイルを含み、各タイルは複数の伝送ユニットを含み、さらにここにおいて、
前記パケットがマッピングされる各タイルの中の伝送ユニットを決定するための手段と、
前記制御チャネルのために利用不可能な伝送ユニットを除いて、前記パケットがマッピングされる前記少なくとも１個のタイルの中の伝送ユニットの中から、前記パケットのための伝送ユニットの一組を決定するための手段と
を備える請求項１３記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、いずれも本願の譲受人に譲渡され、参照により本明細書に組み込まれる「他のセクターの干渉（ＯＳＩ）の表示を使用するための方法と装置」と題され、2007年1月4日に出願された米国仮特許出願第60/883,387号、および「無線通信システム」と題され、2007年1月5日に出願された米国仮特許出願第60/883,758号への優先権を要求する。本開示は通信に関し、より具体的には無線通信システムにおいて制御情報を送信するための技術に一般に関係がある。
【背景技術】
【０００２】
無線通信システムは音声、ビデオ、パケット・データ、メッセージング、放送などのような様々な通信サービスを提供するために広く展開される。これらの無線システムは、利用可な能システムリソースの共有により複数ユーザを支援することができる多重アクセス・システムであってもよい。そのような多重アクセス・システムの例は符号分割多重アクセス方式(CDMA)システム、時分割多重アクセス(TDMA)システム、周波数分割多重アクセス(FDMA)システム、直交FDMA(OFDMA)システムおよび単一キャリヤFDMA(SC-FDMA)システムを含んでいる。
【０００３】
無線通信システムは、順方向と逆方向のリンク上の多くの端末のための通信を支援することができる多くの基地局を含んでいてもよい。順方向リンク(あるいはダウンリンク)は基地局から端末へ通信リンクを指す。また、逆方向リンク(あるいはアップリンク)は端末から基地局へ通信リンクを指す。システムは、順方向と逆方向のリンク上のデータ伝送を支援するために様々な制御チャンネルを利用してもよい。例えば、端末にリソースを割り当てるために、端末から受け取られたパケットをアクノレッジするために、基地局における動作条件を端末に通知するために、基地局は制御情報を送信しても良い。基地局によって送られた制御情報は、有益ではあるけれども、システム内でのオーバーヘッドを表している。
【０００４】
したがって、無線通信システム中で制御情報を効率的に送るための技術の必要性が当該技術分野においてある。
【発明の概要】
【０００５】
無線通信システム中の制御情報を送るために制御リソースを利用するための技術が本明細書で記述される。制御セグメントは異なる制御チャンネルを送るために使用されてもよく、Ｌ個のタイルを含んでいてもよく、ここで、Ｌ≧１である。各タイルは複数の伝送ユニットを含んでいてもよく、各伝送ユニットは1つのシンボル期間中の1つのサブキャリアに対応してもよい(例えば、マッピングされてもよい)。複数の制御リソースは制御セグメントのために定義されてもよく、制御チャネルに割り当てられてもよく、制御情報を送るために使用されてもよい。
【０００６】
1つの態様においては、制御セグメントに関するスケーラビリティ、各制御リソースのダイバーシティー、Ｌ個のタイルにわたる複数の制御リソースの対称なマッピング、制御リソースの集合に関する局所化されたマッピング、連続する制御リソースに関する分散されたマッピング、あるいはこれらの特徴の任意の組合せを達成するような方法で、複数の制御リソースは制御セグメントに関する伝送ユニットに対してマッピングされてもよい。対称なマッピングの1つの設計では、Ｓ個の制御リソースの複数の集合は複数の制御リソースのために形成されてもよく、ここでＳ≧１である。Ｓ個の制御リソースのＬ個の連続する集合の各バッチはＬ個のタイル中の同じ場所でＳ個の伝送ユニットに対してマッピングされてもよい。局所的なマッピングの1つの設計においては、また、Ｓ個の制御リソースの各集合は、１個のタイル中のＳ個の隣接した伝送ユニットのクラスターに対してマッピングされてもよい。分散されたマッピングの1つの設計においては、また、複数の連続する制御リソースは複数の異なるタイルに対してマッピングされても良い。局所化された、および分散されたマッピングに関して使用されても良い1つのマッピング設計では、Ｓ個の制御リソースの複数の集合は横断されても良く、ここで、また、Ｓ個の制御リソースの各集合は、Ｌ個のタイルを通って巡回することにより決定された１個のタイル中のＳ個の伝送ユニットに対してマッピングされても良い。最初のＳ個の制御リソースはタイル0に対してマッピングしてもよい、次のＳ個の制御リソースはタイル1などに対してマッピングしてもよい。「局所化」対「ダイバーシティー」間のトレードオフはＳ個の適切な値を選ぶことにより得られるかもしれない。ダイバーシティーの1つの設計においては、制御リソースのためにダイバーシティーを得るために、制御リソースはそれぞれ、少なくとも１個のタイルの異なる場所の複数の(例えば３個の)伝送ユニットに対してマッピングされても良い。
【０００７】
1つの設計では、制御リソース・インデックスＲに関するタイル・インデックスｈおよび伝送ユニットインデックスｒはマッピング方式に基づいて決定されても良い。インデックスＲを備えた制御リソースは、インデックスｈのタイル中のインデックスｒを備えた伝送ユニットに対してマッピングされても良い。制御情報は制御リソースによって送信され、又は受信されても良い。
【０００８】
別の態様では、与えられた制御チャネルに利用可能な伝送ユニットは制御セグメントに関する全ての伝送ユニットの中から決定されても良いし、制御チャネル(例えばパイロット、他の制御チャンネル、および／または他の送信のために使用された伝送ユニット)には利用不可能な伝送ユニットを除外してもよい。複数のパケットが制御セグメント中の制御チャネル上で送られるかもしれない。各パケットは伝送ユニットの異なる集合に対してマッピングされても良く、それは制御チャネルに利用可能な複数の伝送ユニットにわたって分散されても良い。1つの設計では、各タイル中の複数の伝送ユニットは横断されても良く、各伝送ユニットは複数のパケットを巡回することにより1つのパケットに割り当てられてもよい。各パケットは伝送ユニットのその集合によって送られてもよい。
【０００９】
本開示の種々の態様および特徴は、一層に詳細に下記に記述される。
【図面の簡単な説明】
【００１０】
【図１】図1は無線通信システムを示す。
【図２】図2はスーパーフレーム構造を示す。
【図３】図3はタイル構造を示す。
【図４】図4は順方向リンク(FL)制御セグメント(FLCS)を示す。
【図５】図5は、FLCSタイルのための３つのタイル・セグメントを示す。
【図６】図6は、３つの伝送ユニットに対するFLCSリソースのマッピングを示す。
【図７】図7は、FLCSリソースの局所的なマッピングを示す。
【図８】図8は、利用可能な伝送ユニットを備えたFLCSタイルを示す。
【図９】図9は、３つの伝送ユニットに対するFLCSリソースの別のマッピングを示す。
【図１０】図10は、FLCSリソースの分散されたマッピングを示す。
【図１１】図11は、伝送ユニットに対する一のパケットのマッピングを示す。
【図１２】図12は、制御情報を通信する方法を示す。
【図１３】図13は制御情報の通信のための装置を示す。
【図１４】図14は、制御パケットを交換する方法を示す。
【図１５】図15は制御パケットの交換のための装置を示す。
【図１６】図16は、基地局と端末のブロック図を示す。
【発明を実施するための形態】
【００１１】
ここに記述された技術は、CDMA、TDMA、FDMA、OFDMAおよびSC-FDMAシステムのような様々な無線通信システムに使用されてもよい。「システム」、および「ネットワーク」という用語はしばしば交換可能に使用される。CDMAシステムは、cdma2000、Universal Terrestrial Radio Access(UTRA)のような無線技術を実装してもよい。OFDMAシステムは、Ultra Mobile Broadband (UMB)、Evolved UTRA(e-UTRA)、IEEE 802.16、IEEE 802.20、フラッシュOFDM、などのような無線技術を実装してもよい。UTRAおよびE-UTRAは「第３世代パートナーシップ・プロジェクト」(3GPP)という名の組織からの文書に記述される。cdma2000とUMBは、「第３世代パートナーシップ・プロジェクト２」(3GPP2)という名の組織からの文書に記述される。これら各種の無線技術および標準は当該技術分野において知られている。明瞭さのために、本技術の特定の態様はUMBに関して下記に述べられ、UMBの用語は、下記の説明の大部分において使用される。UMBは、「Ultra Mobile Broadband(UMB)に関する物理層の無線インターフェース仕様書（2007年8月）」と題され公に利用可能な3GPP2 C.S0084-001に記述される。
【００１２】
図1は無線通信システム100を示し、アクセスネットワーク(AN)とも呼ばれてもよい。システム100は複数の基地局110を含んでいてもよい。基地局は、端末と通信し、アクセス・ポイント、ノードB、発展したノードBなどと呼ばれるかもしれない局である。基地局はそれぞれ特定の地理的なエリア102に通信カバレージを供給する。用語「セル」は、それが使用される文脈に依存して、基地局および／またはそのカバレージ区域を指すことができる。システム容量を改善するために、基地局のカバレージ区域は、複数のより小さな区域(例えば３個のより小さな区域104a、104b、104c)へ分割されても良い。より小さな区域の各々はそれぞれの基地局サブシステムによってサービスされても良い。用語「セクター」は、一の基地局の最も小さなカバレージ区域、および／またはこのカバレージ区域をサービスしている基地局サブシステムを指すことができる。
【００１３】
端末120はシステムの全体にわたって分散してもよく、また、端末はそれぞれ固定局かもしれず、または移動局かもしれない。端末はまた、アクセス端末(AT)、移動局、ユーザ装置、加入者ユニット、局などと呼ばれてもよい。端末は、携帯電話、携帯情報端末(PDA)、無線通信デバイス、無線モデム、ハンドヘルド装置、ラップトップ・コンピューター、コードレス電話機などかもしれない。端末は、任意の与えられた時点において、順方向、および／または逆方向のリンク上で零個、１個あるいは複数の基地局と通信してもよい。
【００１４】
集中型のアーキテクチャについては、システム・コントローラ130は基地局110へ連結されて、これらの基地局に協調と制御を供給してもよい。システム・コントローラ130は単一ネットワーク・エンティティーあるいは複数のネットワーク・エンティティーの集合体かもしれない。分散型アーキテクチャについては、複数の基地局は、互いに必要に応じて通信してもよい。
【００１５】
図2は、順方向リンクに使用されても良いスーパーフレーム構造200の設計を示す。送信時間軸はスーパーフレームの複数のユニットへと分割されても良い。各スーパーフレームは特定の時間持続時間に亘ることが可能であり、それは固定されても良く、設定できてもよい。各スーパーフレームはそれぞれ、（Qが任意の整数値であってもよい場合に）Q個の物理層(PHY)フレームが後続するプリアンブルを含んでいてもよい。1つの設計では、各スーパーフレームは、0〜24のインデックスを備えた25個のPHYフレームを含んでいる。スーパーフレーム・プリアンブルはシステム情報と獲得パイロットを運ぶかもしれない。各PHYフレームはトラフィックデータ、制御情報／シグナリング、パイロットなどを運ぶかもしれない。
【００１６】
各PHYフレーム中の時間周波数リソースはタイルへ分割されても良い。タイルはまた、時間周波数ブロック、リソースブロックなどと呼ばれてもよい。タイルは特定の時間および周波数次元をカバーしてもよく、それは固定されても良く、または設定できてもよい。1つの設計では、タイルは1つ以上のシンボル期間において物理リソース(例えばサブキャリアのブロック)を含んでいる。別の設計では、タイルは、任意のマッピングに基づいて物理リソースに対してマッピングされても良い論理リソースを含んでいる。1つの設計では、システムの帯域幅は、直交周波数分割多重(OFDM)を備えた複数の(Ｋ個の)直交するサブキャリアへ分割されても良い。Ｋ個のホップ・ポートが定義されても良く、既知のマッピングに基づいてＫ個のサブキャリアに対してマッピングされても良い。タイルは、サブキャリア(それらは物理リソースである)あるいはホップ・ポート(それらは論理リソースである)のいずれかに基づいて定義されても良い。
【００１７】
図3は、タイル300の設計を示す。この設計中で、各PHYフレームは８個のOFDMシンボル周期をカバーし、またタイル300は８個のOFDMシンボル周期の中の16個のホップ・ポートをカバーし、128個の伝送ユニットを含んでいる。該タイルに関する16個のホップ・ポートは、16個の連続するサブキャリアに対して、またはシステムの帯域幅の全てまたは大部分にわたって分散された16個のサブキャリアに対してマッピングされても良い。一の伝送ユニットは１つのOFDMシンボル周期の中の１つのサブキャリアに対応し、１つのシンボルを送信するために使用されても良く、それは実数値または複素数値かもしれない。伝送ユニットはまた、サブキャリア・シンボル、リソース要素などと呼ばれてもよい。パイロット・シンボルは該タイル中の伝送ユニットのうちの幾つかの上で送信されてもよく、他のシンボルは該タイル中の残りの伝送ユニットの上で送信されても良い。図3に示される設計では、タイルは、パイロット・シンボルのための18個の伝送ユニットおよび他のシンボルのための110個の伝送ユニットを含んでいる。
【００１８】
再び図2を参照すると、各PHYフレームは、インデックス０〜Ｔ−１を備えたＴ個のタイルを含んでいてもよく、そこでは、Ｔはシステムの帯域幅に依存してもよい。各タイル中の16個のホップ・ポートは連続するサブキャリアに対して、あるいはシステムの帯域幅にわたって分散されたサブキャリアに対してマッピングされても良い。
【００１９】
システムは、順方向リンク上で異なるタイプの制御情報を送信するために１組の制御チャネルを利用してもよい。表１は、制御チャネルの例示的な組をリストし、各制御チャネルの短い説明を提供する。これらの制御チャネルは、前述の3GPP2 C.S0084-001に詳細に記述される。
【表１】
0005425965.tif 000002
【００２０】
１つの設計では、制御チャネルは各PHYフレーム中のＦＬ制御セグメント中で送信されても良い。ＦＬ制御セグメントは、制御チャネルの全部に関する制御情報を運ぶために十分な量のリソース(例えば十分な数のタイル)を含んでいてもよい。
【００２１】
図4は、ＦＬ制御セグメント400の設計を示す。この設計では、ＦＬ制御セグメントは共通セグメント、および０〜Ｋ−１のインデックスを備えた０個以上（Ｋ個）のリンク割当ブロック(LAB)セグメントを含んでいる。下記の説明では、句「インデックスxを備えた要素」および「要素x」は、交換可能に使用され、そこでは、要素は任意の量を指してもよい。共通セグメントは、０〜Ｌ−１のインデックスを備えたＬ個のFLCSタイルを含んでいてもよく、ここで、Ｌ≧１であり、それは設定できる値であってもよい。FLCSタイルはＦＬ制御セグメントに関して使用されたタイルである。図4に示されるように、Ｋ個のLABセグメントは３・Ｋ個の FLCSタイルを含んでいてもよく、ここで、各LABセグメントは連続する３個のFLCSタイルを含む。ＦＬ制御セグメントはまた、他の方法で定義されても良い。１つの設計では、共通セグメントは、場合によってはF-SCCHを除いて、表１中の全ての制御チャンネルを運ぶ。F-SCCHは、もし存在するならばＫ個のLABセグメント中で送信されてもよく、さもなければ共通セグメント中で送信されても良い。
【００２２】
１つの設計では、共通セグメントはNFLCS個のFLCSリソースへ分割されても良く、ここで、NFLCSは、共通セグメントのFLCSタイルの数、および場合によっては他の要因に依存してもよい。FLCSリソースは、共通セグメントの割付けおよび使用を単純化する可能性のある論理リソースである。FLCSリソースは様々な方法で共通セグメント中の伝送ユニットに対してマッピングされても良い。リソース・マッピングは共通セグメントが下記の１つ以上を達成することができるようなものであってもよい：  
* スケーラビリティ − Ｌ個のFLCSタイル中の伝送ユニットへのFLCSリソースのマッピングは、FLCSタイルの数にかかわらず容易にスケールするべきである、  
* ダイバーシティ − FLCSリソースに関するダイバーシティを達成するために、各FLCSリソースはそれぞれ複数の伝送ユニットに対してマッピングされても良い、  
* 対称なマッピング − Ｓ個のFLCSリソースのＬ個の連続する集合は、FLCSタイルの別の場所へ移動する前に、Ｌ個の連続するFLCSタイル中の同じ場所へマッピングされても良く、ここで、Ｓ≧１である、  
* 局所化されたマッピング − 複数のFLCSリソースの一組は同様のチャネル応答を観察するために、一のFLCSタイル内の隣接した伝送ユニットに対してマッピングされても良い、  
* 分散されたマッピング − 連続するFLCSリソースは、ランダム化されたチャネル応答を観察するために、複数の異なるFLCSタイルに対してマッピングされても良い、そして  
* 禁じられたゾーン − FLCSリソースは利用可能な伝送ユニットに対してマッピングされても良く、禁じられたゾーン内の利用不可能な伝送ユニットを回避すること
上記の特徴は、下記に述べられるように達成されても良い。
【００２３】
１つの設計では、３次のダイバーシティーは、３個までの異なるFLCSタイル中の３つの伝送ユニットに対して各FLCSリソースをマッピングすることにより得られてもよい。他のダイバーシティー次数(例えば２、４など)も、異なる数の伝送ユニットに対して各FLCSリソースをマッピングすることにより得られてもよい。明瞭さのために、下記の説明の多くは、３次のダイバーシティーを得るためのFLCSリソース・マッピングを仮定する。
【００２４】
第１のFLCSリソース・マッピング方式では、スケーラビリティ、３次のダイバーシティーおよび局所化されたマッピングを達成するような方法で、FLCSリソースは共通セグメント中の伝送ユニットに対してマッピングされる。第１のFLCSリソース・マッピング方式はまた、ブロック・リソース・チャンネル(BRCH)マッピング方式と呼ばれてもよい。
【００２５】
第１のFLCSリソース・マッピング方式に関して、各FLCSタイルはそれぞれ図３に示される通りであってもよく、制御情報を送信するために使用されても良い110個の伝送ユニットを含んでいてもよい。共通セグメントが図4に示されるようなＬ個のFLCSタイルを含んでいる場合、共通セグメントに関するFLCSリソースの合計数は次のように与えられるかもしれない：
【数１】
0005425965.tif 000003
【００２６】
ここで、
【数２】
0005425965.tif 000004
【００２７】
はフロアー演算子を表示する。NFLCS個のFLCSリソースは、０〜NFLCS−１のインデックスを割り当てられてもよい。
【００２８】
図５は、第１のFLCSリソース・マッピング方式のための３次のダイバーシティーをサポートするために使用されても良いFLCSタイルの設計を示す。この設計では、FLCSタイルは３つのタイル・セグメント0、1および2へ分割される。各タイル・セグメントはそれぞれ、FLCSリソースがマッピングされても良い36個の伝送ユニットを含んでいる。各タイル・セグメント中の36個の伝送ユニットは前もって定義したマッピングに基づいて、インデックス0〜35を割り当てられてもよい。図５に示される設計では、時間セグメント０の中の伝送ユニット０は、OFDMシンボル周期０内のホップ・ポート２を占め、時間セグメント１の中の伝送ユニット０は、OFDMシンボル周期６内のホップ・ポート４を占め、時間セグメント２内の伝送ユニット０は、OFDMシンボル周期０内のホップ・ポート６を占める。各時間セグメント中の他の35個の伝送ユニットは、図５に示される。
【００２９】
第１のFLCSリソース・マッピング方式に関して３次のダイバーシティーを達成するために、図６は、３つの伝送ユニットに対するFLCSリソースのマッピングを示す。この設計では、連続する３個までのFLCSタイルの３つのタイル・セグメント0、1および2の全ての中のインデックスｒを備えた３つの伝送ユニットに対して、インデックスRを備えたFLCSリソースがマッピングれる。マッピング・ユニット610は、FLCSリソースのインデックスRを受信してもよく、(i)FLCSリソースに関する第１のFLCSタイルのインデックスh、および(ii)FLCSリソースがマッピングされる伝送ユニットのインデックスｒを決定してもよい。その後、FLCSリソースRは、FLCSタイルhのタイル・セグメント0中の伝送ユニットr、FLCSタイルh+1のタイル・セグメント1中の伝送ユニットr、およびFLCSタイルh+2のタイル・セグメント2中の伝送ユニットrに対してマッピングされても良い。明瞭さのために、図６は、FLCSリソースRのために使用されている連続する３個のFLCSタイルを示す。下記に述べられるように、該３個のFLCSタイルはラップアラウンドしても良い。
【００３０】
図６に示される設計では、３次のダイバーシティーは、Ｌ≧３の時に、３個の異なるFLCSタイル中の３つの伝送ユニットに対してFLCSリソースをマッピングすることにより達成される。更に、FLCSリソースは３個のFLCSタイル中の３つの異なるタイル・セグメントに対してマッピングされ、従って、３個のFLCSタイルの中で異なる時間周波数位置を占有する。FLCSリソースは周波数ダイバーシティ(３つの異なるホップ・ポートへマッピングすることによる)および時間ダイバーシティー(複数の異なるOFDMシンボルに対してマッピングすることによる)の両方を観察してもよい。
【００３１】
図６に示される設計は、共通セグメントに関して使用されるFLCSタイルの数にかかわらず、３次のダイバーシティーを達成することができる。Ｌ＝１の場合、FLCSリソースは、一つのFLCSタイルの３個のタイル・セグメント０、１および２の中の３つの伝送ユニットに対してマッピングされる。Ｌ＝２の場合、FLCSリソースは一つのFLCSタイル内のタイル・セグメント０および２の中、および別のFLCSタイル内のタイル・セグメント１の中にある３つの伝送ユニットに対してマッピングされる。Ｌ≧３の場合、FLCSリソースは、３個のFLCSタイルのタイル・セグメント０、１および２の中の３つの伝送ユニットに対してマッピングされる。
【００３２】
１つの設計では、局所化されたマッピングは、４つの伝送ユニットのクラスタに対して連続する４つのFLCSリソースをマッピングすることにより達成されても良い。再び図５を参照すると、連続する４つのFLCSリソースが該３つのタイル・セグメントの中の４つの隣接した伝送ユニット0〜3に対してマッピングされても良く、次の連続する４つのFLCSリソースは該３つのタイル・セグメントの中の４つの隣接した伝送ユニット4〜7に対してマッピングされても良く、次の連続する４つのFLCSリソースは該３つのタイル・セグメントの中の４つの隣接した伝送ユニット8〜11に対してマッピングされても良く、以下同様である。無線チャネル応答は４つの伝送ユニットの各クラスタにわたって比較的静的であると仮定されても良い。制御チャネルに対する値は連続する４つのFLCSリソースの中で送信されてもよく、その後さらに、各タイル・セグメント中の４つの隣接した伝送ユニットのクラスタに対してマッピングされても良い。その後、この値は、各クラスタの比較的一定のチャネル応答を観察するだろうし、それは復調性能を改善してもよい。FLCSタイルの中の残りの伝送ユニットを利用するために、伝送ユニット32〜35は１×２のクラスター中にある。局所化されたマッピングはまた、他のクラスタ・サイズおよび形(例えば２×３クラスタ、３×３クラスタなど)に関して実行されても良い。
【００３３】
第１のFLCSリソース・マッピング方式に関し、FLCSリソースRは下記のプロシージャに従い、３つの伝送ユニットに対してマッピングされても良い。  
【数３】
0005425965.tif 000005
【００３４】
3．k={0、1、2}について  
a. pk = Fpk(rI)とし、ここで、Fpkはタイル・セグメントkのホップ・ポート・マッピング関数である。  
b. tk = FSk(rI)とし、ここで、FSkはタイル・セグメントkのOFDMシンボルマッピング関数である。  
c. hk = (h + k) mod L          式（４）  
インデックスhkを備えたFLCSタイル中のインデックスtkを備えたOFDMシンボルの中のインデックスpkを備えたホップ・ポートは、インデックスRを備えたFLCSリソースに割り付けられる。上記の設計はいくつかの望ましい特徴を持っており、それは下記で詳細に説明される。
【００３５】
明瞭さのために、本明細書の説明の中で下記の用語が使用される。「横断」は一組の要素を一度だけ通り抜けることを指す(例えば該組の中の第１要素から最後の要素まで)。「巡回する」ことは一組の要素を複数回通り抜けることを指す(例えば毎回ごとに該組の中の第１要素から最後の要素まで)。
【００３６】
図７は、第１のFLCSリソース・マッピング方式に関して、異なる開始FLCSタイルに対するFLCSリソースのマッピングを示す。式(2)は共通セグメントに関するNFLCS個のFLCSリソース内を循環し、FLCSタイル0で始まり、FLCSタイルＬ−１に達した後にFLCSタイル0にラッピングして戻るようにして、開始FLCSタイルの各々に対して４つのFLCSリソースの各組をマッピングする。最初の４Ｌ個のFLCSリソースについては、FLCSリソース0〜3は開始FLCSタイル0に対してマッピングされ、FLCSリソース4〜7は、開始FLCSタイル1に対してマッピングされ、以下同様であり、およびFLCSリソース4L-4〜4L-1は、開始FLCSタイルL-1に対してマッピングされる。次の４Ｌ個のFLCSリソースについては、FLCSリソース４Ｌ〜４Ｌ＋３が開始FLCSタイル0に対してマッピングされ、FLCSリソース４Ｌ＋４〜４Ｌ＋７が開始FLCSタイル1に対してマッピングされ、以下同様であり、FLCSリソース8L-4〜8L-1が開始FLCSタイルL-1に対してマッピングされる。全てのFLCSリソースが適切な開始FLCSタイルに対してマッピングされるまで、マッピングは継続する。４つのFLCSリソースの各組(伝送ユニット32〜35に対してマッピングされる最後の６Ｌ個のFLCSリソースを除いて)に関して局所化されたマッピングを達成するために、FLCSリソースは、４者から成る組の中にマッピングされる。図７の中のマッピングは、Ｌ個のFLCSタイル中の４つの伝送ユニットの同じクラスタに対して４つのFLCSリソースのＬ個の連続する組がマッピングされ、次に、４つのFLCSリソースの次のＬ個の連続する組は、Ｌ個のFLCSタイル中の４つの伝送ユニットの別のクラスタに対してマッピングされ、以下同様であるという点で対称である。
【００３７】
図7は、さらに第１のFLCSリソース・マッピング方式に関し、伝送ユニットに対する４つのFLCSリソースの各組のマッピングを示す。各FLCSタイルについて、式(3)は、FLCSタイル中の４つのFLCSリソースの第１の組を伝送ユニット0〜3に対して、４つのFLCSリソースの第２の組を伝送ユニット4〜7に対して、以下同様に、そして４つのFLCSリソースの最後の組を伝送ユニット32〜35(図7に示されない)に対してマッピングする。
【００３８】
各FLCSリソースはそれぞれ、インデックスh0、h1およびh2を備えた３個までの異なるFLCSタイル中の３つのタイル・セグメント0、1および2に対してマッピングされ、それらは式(4)中で示されるように計算される。h0は、式(2)によって提供される開始FLCSタイル・インデックスhと等しい。h1とh2は次の２個のFLCSタイル向けであり、それらはＬ−１に達した後に”mod L”演算により０にラップアラウンドしてもよい。L=2の場合、h2はhと等しくてもよく、L=1の場合、h1とh2はhと等しくてもよい。
【００３９】
各FLCSリソースはそれぞれ、３つのタイル・セグメント０、１および２の中の同じインデックスｒを備えた３つの伝送ユニットに対してマッピングされる。ｋ∈｛０，１，２｝の場合、各タイル・セグメントｋに関しては、関数Fpkは伝送ユニットrにホップ・ポートpkを供給する。また、関数FSkは伝送ユニットrにOFDMシンボル期間tkを供給する。タイル・セグメント0に関する関数Fp0とFS0は、図5の中の左のタイル・セグメントによって決定されても良く、タイル・セグメント1に関する関数Fp1とFS1は、中央のタイル・セグメントによって決定されても良く、タイル・セグメント2に関する関数Fp2とFS2は右のタイル・セグメントによって決定されても良い。上に記述された設計については、FLCSリソースRは、(i)FLCSタイルh0の中のタイル・セグメント0のOFDMシンボル期間t0の中のホップ・ポートp0の伝送ユニットｒに対して、(ii)FLCSタイルh1の中のタイル・セグメント1のOFDMシンボル期間t1の中のホップ・ポートp1の伝送ユニットｒに対して、および(iii)FLCSタイルh2の中のタイル・セグメント2のOFDMシンボル期間t2の中のホップ・ポートp2の伝送ユニットｒに対してマッピングされる。
【００４０】
第２のFLCSリソース・マッピング方式では、スケーラビリティ、３次のダイバーシティー、および禁じられたゾーンの回避を達成するような方法で、FLCSリソースは共通セグメント中の伝送ユニットに対してマッピングされる。第２のFLCSリソース・マッピング方式はまた、分散されたリソース・チャンネル(DRCH)マッピング方式と呼ばれてもよい。
【００４１】
図８は、第２のFLCSリソース・マッピング方式に使用されても良いFLCSタイルの設計を示す。この設計の中で、禁じられたゾーン内にあり、かつFLCSリソースのための使用には利用不可能な伝送ユニットは、「X」で印をつけられる。利用不可能な伝送ユニットは、例えば順方向共通パイロットチャネルや順方向ビーコン・パイロットチャネルなどのようなチャネルのために使用されてもよい禁じられたゾーン内にはない伝送ユニットは、FLCSリソースのための使用に利用可能である。利用可能な伝送ユニットの数NAVAILは、FLCSタイル中の伝送ユニットの合計数および利用不可能な伝送ユニットの数に依存する。利用可能な伝送ユニットは、FLCSタイルの左下隅の伝送ユニットについて０で始まり、右上隅の伝送ユニットについて終了する一意なインデックスを割り当てられてもよい。図８に示される例において、FLCSタイルは、38個の利用不可能な伝送ユニット、およびインデックス0〜89を備えた90個の利用可能な伝送ユニットを含んでいる。
【００４２】
第２のFLCSリソース・マッピング方式について、共通セグメントに関するFLCSリソースの合計数は次のように与えられてもよい：  
【数４】
0005425965.tif 000006
【００４３】
NFLCS個のFLCSリソースは、０〜NFLCS−１のインデックスを割り当てられてもよい。FLCSタイル毎のFLCSリソースの数Ｍは次のように与えられてもよい：  
【数５】
0005425965.tif 000007
【００４４】
図９は、第２のFLCSリソース・マッピング方式について３次のダイバーシティーを達成するための、３つの伝送ユニットに対するFLCSリソースのマッピングを示す。この設計では、インデックスＲを備えたFLCSリソースは、連続する３個までのFLCSタイルの中の３つの伝送ユニットに対してマッピングされる。マッピング・ユニット910は、FLCSリソースのインデックスRを受信してもよく、(i)FLCSリソースに関する第１のFLCSタイルのインデックスh、および(ii)FLCSリソースがマッピングされる第１のFLCSタイルの中の伝送ユニットのインデックスｒを決定してもよい。その後、FLCSリソースＲは、FLCSタイルｈ内の伝送ユニットｒ、FLCSタイルh+1内の伝送ユニットｒ＋Ｍ、およびFLCSタイルh+2内の伝送ユニットｒ＋２Ｍに対してマッピングされても良い。明瞭さのために、図９は、FLCSリソースＲのために使用されている連続する３個のFLCSタイルを示す。下記に述べられるように、該３個のFLCSタイルはさらにラップアラウンドしてもよい。
【００４５】
図９に示される設計では、Ｌ≧３のとき、３次のダイバーシティーは、３個の異なるFLCSタイル中の３つの異なる伝送ユニットにFLCSリソースをマッピングすることにより達成される。１個あるいは２個のFLCSタイルが共通セグメントに関して使用される場合にも、３次のダイバーシティーは達成されても良い。
【００４６】
第２のFLCSリソース・マッピング方式のために、FLCSリソースRは下記プロシージャにより３つの伝送ユニットに対してマッピングされても良い。  
1. h = R mod L   式（７）  と定義する。  
2．  
【数６】
0005425965.tif 000008
【００４７】
3．k = {0、1、2}について  
a.   
【数７】
0005425965.tif 000009
【００４８】
b. hk = (h + k) mod L  式（１０）  とする  
c. インデックスhkを備えたFLCSタイル中のインデックスrkを備えた伝送ユニットは、インデックスRを備えたFLCSリソースに割り付けられる。
【００４９】
図10は、第２のFLCSリソース・マッピング方式に関する複数の異なる開始FLCSタイルに対するFLCSリソースのマッピングを示す。式(7)は共通セグメントに関するNFLCS個のFLCSリソースを巡回し、FLCSタイル0から始めて、FLCSタイルL-1に達した後にFLCSタイル0へとラッピングして戻るようにして、それぞれの開始FLCSタイルに対して各FLCSリソースをマッピングする。第１のＬ個のFLCSリソースについては、FLCSリソース0〜L-1は、開始FLCSタイル0〜L-1に対してそれぞれマッピングされる。次のＬ個のFLCSリソースについては、FLCSリソースL〜2L-1は、開始FLCSタイル0〜L-1に対してそれぞれマッピングされる。全てのFLCSリソースが適切な開始FLCSタイルに対してマッピングされるまで、該マッピングは継続する。図10の中のマッピングは、Ｌ個のFLCSタイル中の同じ伝送ユニットに対してＬ個の連続するFLCSリソースがマッピングされ、その後、次のＬ個の連続するFLCSリソースはＬ個のFLCSタイル中の別の伝送ユニットに対してマッピングされ、以下同様であるという点で対称である。
【００５０】
図10はまた、第２のFLCSリソース・マッピング方式に関する伝送ユニットに対する各FLCSリソースのマッピングも示す。各FLCSタイルについては、式(8)は、FLCSタイル中の第１のFLCSリソースを伝送ユニット0に対して、第２のFLCSリソースを伝送ユニット1に対してマッピングし、以下同様である。
【００５１】
各FLCSリソースは、それぞれがインデックスh0、h1およびh2を備えた３つまでの異なるFLCSタイルの中のそれぞれインデックスr0、r1およびr2を備えた３つの異なる伝送ユニットに対してマッピングされても良く、それらは式(9)および(10)の中で示されるように計算される。h0は、式(7)によって提供される、開始FLCSタイル・インデックスhと等しい。h1とh2は次の２個のFLCSタイルに関し、「mod L」演算によってL-1に達した後で0にラップアラウンドしてもよい。r0は式(8)によって提供される伝送ユニット・インデックスrと等しい。L=2の場合、h2はhと等しくてもよく、L=1の場合、h1およびh2がhと等しくてもよい。r1はr+Mと等しく、r2はr+2Mと等しい。FLCSリソースRは、FLCSタイルh0の中の伝送ユニットr0、FLCSタイルh1の中の伝送ユニットr1、およびFLCSタイルh2の中の伝送ユニットr2に対してマッピングされる。
【００５２】
第２のFLCSリソース・マッピング方式に関して、伝送ユニット0〜M-1は、タイル・セグメント0に属することと見なされても良く、伝送ユニットM〜2M-1は、タイル・セグメント1に属することと見なされても良く、また伝送ユニット、2M〜3M-1は、タイル・セグメント3に属することと見なされても良い。タイル・セグメントはそれぞれM個の伝送ユニットを含んでいてもよい。３つのタイル・セグメントに関して異なるFHk()およびFSk()マッピング関数によるとはいえ、第２のFLCSリソース・マッピング方式は第１のFLCSリソース・マッピング方式に似ているかもしれない。
【００５３】
システムは第１のFLCSリソース・マッピング方式のみ、第２のFLCSリソース・マッピング方式のみ、あるいは両方のマッピング方式をサポートしてもよい。両方のマッピング方式がサポートされる場合、第１のあるいは第２のFLCSリソース・マッピング方式のいずれかが使用に選ばれてもよい。例えば、パラメーターUseDRCHForFLCSは、第１のFLCSリソース・マッピング方式を選択するために０に設定されてもよく、あるいは第２のFLCSリソース・マッピング方式を選択するために１に設定されても良い。
【００５４】
２つのFLCSリソース・マッピング方式が、共通セグメントに関して上記で説明された。FLCSリソースはまた、他のFLCSリソース・マッピング方式に基づく他の方法により、共通セグメントに関するＬ個のFLCSタイル中の利用可能な伝送ユニットに対してマッピングされても良い。
【００５５】
表１中の制御チャネルは様々な方法で共通セグメント上で送信されてもよい。各制御チャネルに割り当てるためのFLCSリソースの数は、その制御チャネル上で送信するための制御情報の量に加え、さらに該制御情報が送信される方法にも依存してもよい。１つの設計では、表１中の最初の７個の制御チャネルはFLCSリソースを逐次的に割り当てられる。表２は、該７個の制御チャネルに対して逐次的にFLCSリソースを割り当てるための設計を示す。
【表２】
0005425965.tif 000010
【００５６】
１つの設計では、Na個のACK値はF-ACKCHの上で送信されてもよく、ここでNa≧０であり、また、４個までのACK値が４つのFLCSリソースの一組の中で送信されてもよい。12個のシンボルの系列は各ACK値のために生成されても良く、{Z00、Z01、Z02、Z10、Z11、Z12、Z20、Z21、Z22、Z30、Z31、Z32}として表記されてもよく、ここでZijはj番目のFLCSタイルの中のFLCSリソースｉの上で送信されるシンボルである。シンボル系列は、ACK値、ACK値を送信するセクターのためのセクター識別子(ID)、および受信端末のメディア・アクセス制御(MAC)IDに基づいて生成されても良い。４つの４チップ直交系列(例えば４×４のDFT行列の４つの列)が、複数のFLCSリソースの同じ組の上で同時に送信されてもよい４つのACK値に使用されてもよい。各ACK値のシンボル系列はそのACK値に関する直交系列に基づいて生成されても良い。各ACK値については、4つのシンボルZ0j、Z1j、Z2jおよびZ3jの各組はそれぞれ、そのACK値に関する直交系列に基づいて生成され、１個のFLCSタイルｊの中の４つの隣接した伝送ユニットの上で送られても良い。
【００５７】
１つの設計では、Nb個の「パケット開始点(SP)の値」はF-SPCHの上で送信されてもよく、ここでNb≧０であり、また、４個までのSP値が４つのFLCSリソースの一組の中で送信されてもよい。12個のシンボルの系列は、各SP値に関し、そのSP値およびセクターIDに基づいて(例えばACK値と同様の方法で)生成されても良い。４つの４チップ直交系列が、４つのFLCSリソースの同じ組の上で同時に送信されてもよい４つまでのSP値に使用されてもよい。
【００５８】
１つの設計では、Nc個の逆方向活動ビット(RAB)値がF-RABCHの上で送信されてもよく、ここでNc≧０であり、また、各RAB値はそれぞれ２つのFLCSリソースの中で送信されてもよい。６個のシンボルの系列{c0、c1、c2、c3、c4、c5}は、各RAB値に関して、そのRAB値およびセクターIDに基づいて生成されても良い。シンボル系列は２つのFLCSリソースに関して６つの伝送ユニットの上で送信されてもよい。
【００５９】
１つの設計では、Nd個のPQI報告はF-PQICHの上で送信されてもよく、ここでNd≧０であり、また各PQI報告はそれぞれ２つのFLCSリソースの中で送信されてもよい。PQI報告は４ビットのPQI値を含んでいてもよく、そのPQI値、セクターID、および受信端末のMAC IDに基づいて符号化され、６個のシンボルの系列{c0、c1、c2、c3、c4、c5}に対してマッピングされても良い。各PQI報告に関するシンボル系列は２つのFLCSリソースに関して６つの伝送ユニットの上で送信されてもよい。
【００６０】
１つの設計では、Ne個の「速いOSI報告」はF-FOSICHの上で送信されてもよく、ここでNe≧０であり、また、各「速いOSI報告」はそれぞれ２つのFLCSリソースの中で送信されてもよい。「速いOSI報告」は４ビットの「速いOSI値」を含んでいてもよく、その速いOSI値およびセクターIDに基づいて、符号化され、６個のシンボルの系列{c0、c1、c2、c3、c4、c5}に対してマッピングされても良い。個々の「速いOSI報告」に関するシンボル系列は２つのFLCSリソースに関する６つの伝送ユニットの上で送信されてもよい。送信電力を減少させるために、速いOSI値「0000」(それは送信される可能性が最も高い)が、０の値を備えたシンボルの系列に対してマッピングされても良い。
【００６１】
1つの設計では、Nf個の「熱を介した干渉(IOT)の報告」はF-FIOTCHの上で送信されてもよく、ここでNf≧０であり、また各IOT報告はそれぞれ２つのFLCSリソースの中で送信されてもよい。IOT報告は４ビットのIOT値を含んでいてもよく、そのIOT値およびセクターIDに基づいて、符号化され、６個のシンボルの系列{c0、c1、c2、c3、c4、c5}に対してマッピングされても良い。各IOT報告のシンボル系列は２つのFLCSリソースに関する６つの伝送ユニットの上で送信されてもよい。
【００６２】
１つの設計では、Ng個の電力制御(PC)ビットはF-PCCHの上で送信されてもよく、ここでNg≧０であり、また、最大３個までのPCビットが１つのFLCSリソースの上で送信されてもよい。各PCビットに関して、そのPCビットおよびセクターIDに基づいて、シンボルが生成されても良い。最大３個までのPCビットの最大３つまでのシンボルが１つのFLCSリソースに関する３つの伝送ユニットの上で送信されてもよい。
【００６３】
表２は、制御チャネルにFLCSリソースを割り当てるための特定の設計を示す。この設計の中で、例えばF-ACKCHおよびF-SPCHのような、局所化されたマッピングからの恩恵を得る制御チャネルは、FLCSリソースを最初に割り付けられる。これらのFLCSリソースは複数の隣接した伝送ユニットに対してマッピングされる。F-PCCHのような局所化されたマッピングから恩恵を得ない制御チャネルは、FLCSリソースを最後に割り付けられる。これらのFLCSリソースはFLCSタイルの全体にわたって配置されている伝送ユニット32〜35に対してマッピングされても良い。FLCSリソースはまた、他の方法で制御チャネルに割り当てられてもよい。
【００６４】
F-SCCHは様々な方法で共通セグメントの上で、あるいはＫ個のLABセグメントの上で送信されてもよい。１つの設計では、(i)第１のFLCSリソース・マッピング方式が使用され、LABセグメントは存在しない、あるいは、(ii)第２のFLCSリソース・マッピング方式が使用される、のいずれかである場合、F-SCCHは共通セグメント上で送信されてもよい。
【００６５】
１つの設計では、F-SCCHは、可変個数のパケットを運ぶかもしれない。各パケットはそれぞれ符号化され、QPSKによりNSYM個のシンボルに対して、あるいは16QAMによりNSYM／２個のシンボルに対してマッピングされても良い。したがって、１つのパケットはQPSKによりNSYM個の伝送ユニットの中で送信されてもよく、２つのパケットが16QAMによりNSYM個の伝送ユニットの中で送信されてもよい。Ｐ個のパケット対はF-SCCHの上で送信されてもよく、ここでＰは、パケット対毎のシンボルの数、およびF-SCCHに利用可能な伝送ユニットの数に依存してもよい。各パケット対はそれぞれ、QPSKで送られ、インデックス(a,0)を持っている１つのパケット、あるいは16QAMで送られ、インデックス(a,0)そして(a,1)を持っている２つのパケットのいずれかを含んでいてもよく、ここで、ａ∈｛０，…，Ｐ−１｝はパケット対のためのインデックスであり、０および１はパケット対に関してパケット０および１(適用可能な場合)を表示する。
【００６６】
第１のF-SCCHマッピング方式では、Ｐ個のパケット対は、下記プロシージャに従って、共通セグメントのＬ個のFLCSタイルの中の伝送ユニットに対してマッピングされても良い。  
1. ホップ・ポート・カウンター変数ｉ、ブロック・カウンタ変数ｋ、OFDMシンボル・カウンター変数ｊを０に初期化する。  
2. n = 0,1,2,...,P-1について、変調シンボルインデックスp(n)=0を初期化する。  
3. ホップ・ポート・カウンター変数ｉがF-SCCHのために使用可能なホップ・ポートである場合、  
a. Define a = (k + j + i) mod P  式(11)  と定義する   
b. インデックス(a,0)を備えたパケットがQPSKを使用して送信される場合、b = 0と定義し、  
そうでなければ、b = p(a) mod 2  と定義する  式（１２）。  
c. このパケットがQPSKを使用して送信される場合は、共通セグメントのｋ-番目のFLCSタイルの中のｊ-番目のOFDMシンボルのｉ-番目のホップ・ポート上でインデックス(a、0)を備えたパケットからインデックスp(a)を備えた変調シンボルに配置する。  
d. このパケットが16QAMを使用して送信される場合、共通セグメントのｋ-番目の FLCSタイルの中のｊ-番目のOFDMシンボルのｉ-番目のホップ・ポート上のインデックス(a、b)を備えたパケットからインデックス  
【数８】
0005425965.tif 000011
【００６７】
を備えた変調シンボルに配置する  
e. p(a)を１つだけインクリメントする。  
4. ｉを１つだけインクリメントし、i = 16の場合、k = k + 1とセットし、i = 0とセットする。  
5. ｋ ≧ Ｌの場合、k = 0とセットし、ｊを１つだけインクリメントする。  
6. ｊ ≧ ８の場合、終了する、そうでなければステップ３に行く。
【００６８】
第１のF-SCCHマッピング方式に関しては、該プロシージャはOFDMシンボル周期０にスタートし、Ｌ個のFLCSタイルの各々に関して16個のホップ・ポートすべてを通って横断し、また各伝送ユニットに１つのパケット対をマッピングする。FLCSタイルｋの中のOFDMシンボル周期ｊのホップ・ポートｉの中の伝送ユニットに対してマッピングされたパケット対は、式(11)によって決定される。ホップ・ポートインデックスｉがインクリメントされるのに伴って、式(11)はＰ個のパケット対を巡回する。
【００６９】
カウンター変数p(a)は各パケット対のために維持され、そのパケット対に利用可能な次の伝送ユニットの中で送信するための次のシンボルを示す。各パケット対に関するカウンター変数p(a)は０に初期化される。その後、パケット対ａが利用可能な伝送ユニットに対してマッピングされ、かつQPSKが使用される場合は常に、パケットａのシンボルp(a)はこの伝送ユニットに対してマッピングされ、インデックスp(a)はインクリメントされる。16QAMが使用される場合、パケット対の中の２つのパケットからのシンボルはこのパケット対に関する利用可能な伝送ユニットに対して交互にマッピングされ、例えば、パケット(a、0)からのシンボルは、パケット対ａに関する利用可能な伝送ユニットに対してマッピングされ、次にパケット(a、1)からのシンボルは、パケット対ａに関する次の利用可能な伝送ユニットに対してマッピングされる。
【００７０】
１つのOFDMシンボル周期内の全ての伝送ユニット／ホップ・ポートを通って横断した後に、該プロシージャは次のOFDMシンボル周期の全ての伝送ユニットを通って横断し、マッピングを繰り返す。共通セグメントの全てのＬ個のFLCSタイル中の全ての伝送ユニットを通って横断することによって、利用可能な伝送ユニットの各々は識別され、F-SCCHのために使用されても良い。
【００７１】
図11は、第１のF-SCCHマッピング方式に基づいて共通セグメントの中の伝送ユニットに対するF-SCCHに関する５つのパケット対の例示的なマッピングを示す。簡単のために、各パケット対はそれぞれ、QPSKを使用して送信された１つのパケットを含んでいる。図11においては、共通セグメント中の各FLCSタイルについて、そのFLCSタイル中の各伝送ユニットに対してマッピングされたパケットにラベルが付けられている。F-SCCHに利用可能でない伝送ユニットは灰色の影付きで示され、「Ｘ」で印をつけられる。F-SCCHに利用可能な伝送ユニットは影付きなしで示され、各伝送ユニットはそれぞれ、その伝送ユニットに対してマッピングされるパケットのインデックスでマークが付けられる。簡単のために、図11は、F-SCCHだけが共通セグメント上で送信されると仮定する。他の制御チャネルが送信される場合、これらの他の制御チャンネルに関して使用される伝送ユニットは利用不可能であり、「Ｘ」で印をつけられる。
【００７２】
簡単のために、図11は、この例におけるF-SCCHの上で送信された５つのパケットの中のインデックス０を備えた１つだけのパケットを示す。パケット０に関するシンボルは、パケット０がマッピングされる個々の利用可能な伝送ユニットの中で送信されてもよい。図11は、パケット０がマッピングされる幾つかの利用可能な伝送ユニットに対するパケット０の幾つかのシンボルのマッピングを示す。上に記述されるように、パケット０のシンボルは該パケットに関する利用可能な伝送ユニットに逐次的な順序でマッピングされる。しかしながら、シンボルとFLCSタイルが連続的に最上部から最下部まで逐次的に番号付けされるのに対して、ホップ・ポートは、最下部から最上部へ逐次的に番号付けされるので、マッピングは図11においてランダムに見える。残るパケットの各々のシンボルは同様の方法により利用可能な伝送ユニットに対してマッピングされても良い。
【００７３】
F-SCCHはまた、Ｋ個のLABセグメントの中で送信されてもよい。１つの設計では、F-SCCHに関するＰ個のパケット対は３個のFLCSタイルを含む各LABセグメントの中で送信されてもよく、ここで、Ｐは、パケット対毎のシンボルの数、およびLABセグメント毎の利用可能な伝送ユニットの数に依存してもよい。０〜Ｐ・Ｋ−１のインデックスを備えたＰ・Ｋ個のパケット対の全体は、Ｋ個のLABセグメントの中で送信されてもよい。各パケット対はそれぞれ、QPSKで送られ、インデックス(a,0)を持っている１つのパケット、あるいは16QAMで送られ、インデックス(a,0)そして(a,1)を持っている２つのパケットのいずれかを含んでいてもよく、ここで、ａ∈｛０，…，Ｐ・Ｋ−１｝はパケット対に関するインデックスであり、０および１は該パケット対に関してパケット０および１(適用可能な場合)を表示する。
【００７４】
F-SCCHマッピング方式においては、ｑ・Ｐ〜（ｑ＋１）・Ｐ−１のインデックスを備えたＰ個のパケット対は、下記プロシージャに従って、LABセグメントｑの３個のFLCSタイル中の伝送ユニットに対してマッピングされても良く、ｑ∈｛０，…，Ｋ−１｝である。  
1. ホップ・ポートのカウンター変数ｉ、ブロック・カウンタ変数ｋ、OFDMシンボルのカウンター変数ｊを０に初期化する。  
2. ｎ＝ｑ・Ｐ，…，（ｑ＋１）・Ｐ−１について、変調シンボルインデックスp(n) = 0を初期化する。  
3. ホップ・ポートのカウンター変数ｉがF-SCCHに関する使用可能なホップ・ポートである場合、  
a. ａ＝[（ｋ＋ｊ＋ｉ）ｍｏｄ  Ｐ]＋ｑ・Ｐ  式(13)  と定義する  
b. インデックス(a、0)を備えたパケットがQPSKを使用して送信される場合は、b=0と定義する、  
そうでなければ、b = p(a) mod 2と定義する  式(14)。  
c. このパケットがQPSKを使用して送信される場合は、LABセグメントqのｋ-番目のFLCSタイル中のｊ-番目のOFDMシンボルのｉ-番目のホップ・ポート上でインデックス(a、0)を備えたパケットからインデックスp(a)を備えた変調シンボルに配置する。  
d. このパケットが16QAMを使用して送信される場合、LABセグメントｑのｋ-番目のFLCSタイルの中のｊ番目のOFDMシンボルのｉ番目のホップ・ポート上のインデックス(a、b)を備えたパケットからインデックス  
【数９】
0005425965.tif 000012
【００７５】
を備えた変調シンボルを配置する  
e. p(a)を１つだけインクリメントする。  
4. ｉを１つだけインクリメントし、i = 16の場合、k = k + 1とセットし、i = 0とセットする。  
5. ｋ≧３の場合、k = 0とセットし、ｊを１つだけインクリメントする  
6. ｊ≧８の場合、終了し、そうでなければステップ３に行く。
【００７６】
第２のF-SCCHマッピング方式は、下記の相違点を有する第１のF-SCCHマッピング方式に似ている。最初に、LABセグメントqに関するＰ個のパケット対は、第２の方式のLABセグメントqに関する３個のFLCSタイルに対してマッピングされるが、一方、F-SCCHに関するＰ個のパケット対は、第１の方式の共通セグメントに関するＬ個のFLCSタイルに対してマッピングされる。第２に、第２の方式に関するLABセグメントqに関する３個のFLCSタイル中の利用可能な伝送ユニットは、第１の方式の共通セグメントに関するＬ個のFLCSタイル中の利用可能な伝送ユニットとは異なるかもしれない。第３に、インデックスａは第２の方式について各LABセグメントの中で送信されたＰ個のパケットに追従し、第１の方式については、F-SCCHに関するＰ個のパケットに追従する。両方の方式について、前もって定義した順番に複数の異なる伝送ユニットを通って横断することにより、Ｐ個のパケット対はこれらの伝送ユニットを通って巡回され、これらに対してマッピングされる。これらの２つの方式は、各パケットに関して使用された各FLCSタイルにわたって該パケットのシンボルをほぼ一様に分散する。
【００７７】
２つのF-SCCHマッピング方式が、F-SCCHのために上記で説明された。F-SCCHに関するパケットはまた、他のマッピング方式に基づいて利用可能な伝送ユニットに対してマッピングされても良い。別のF-SCCHマッピング方式では、利用可能な伝送ユニットが最初に決定されても良く、Ｐ個のパケット対はこれらの利用可能な伝送ユニットに対して逐次的にマッピングされても良い。この方式では、単一のカウンタ変数p(a)はＰ個全てのパケット対のために維持されても良い。
【００７８】
図12は、制御情報を通信するための方法1200の設計を示す。方法1200は基地局および／または端末によって実行されても良い。制御リソース・インデックスRに関するタイル・インデックスhおよび伝送ユニット・インデックスrが決定されても良い(ブロック1212)。インデックスRを備えた制御リソース(例えばFLCSリソース)は、インデックスhのタイル中のインデックスrを備えた伝送ユニットに対してマッピングされても良い(ブロック1214)。制御リソースは、Ｌ個のタイルを含む制御セグメントに関する複数の制御リソースのうちの１つであってもよく、ここでＬ≧１である。各タイルはそれぞれ複数の伝送ユニットを含むかもしれない。ブロック1212は、Ｌ個のタイルにわたって複数の制御リソースを分散するマッピング方式に基づいて、任意の数のタイルに関して実行されても良い。該マッピング方式は、式(2)および(3)の中で示されるマッピング方式、式(7)および(8)の中で示されるマッピング方式あるいは他の何らかのマッピング方式であってもよい。制御情報は制御リソースによって送信され、または受信されてもよい(ブロック1216)。
【００７９】
対称なマッピングの１つの設計では、Ｓ個の制御リソースの複数の組は複数の制御リソースのために形成されても良く、ここでＳ≧１である。Ｓ個の制御リソースのＬ個の連続する組の各バッチはそれぞれＬ個のタイル中の同じ場所におけるＳ個の伝送ユニットに対してマッピングされても良い。Ｓ個の制御リソースのＬ個の連続する組の複数の異なるバッチはＬ個のタイルの異なる場所に対してマッピングされても良い。
【００８０】
局所化されたマッピングの１つの設計では、Ｓ個の制御リソースの複数の組は複数の制御リソースのために形成されても良く、ここでＳ＞１である。Ｓ個の制御リソースの各組はそれぞれ、少なくとも１個以上のタイルの各々の中のＳ個の隣接した伝送ユニットのクラスタに対してマッピングされても良い。Ｓ個の制御リソースの複数の組は横断されても良く、Ｓ個の制御リソースの各組はそれぞれ、Ｌ個のタイルを通って巡回することにより決定される少なくとも１個のタイルに対してマッピングされても良い。１つの設計において、Ｓ＝４であり、また、４つの制御リソースの各組はそれぞれ少なくとも１個以上おのタイルの中の４つの隣接した伝送ユニットのクラスタに対してマッピングされても良い（例えば、図７および式(2)と(3)に示されるように）。分散されたマッピングの１つの設計では、複数の制御リソースは横断されても良く、各制御リソースはそれぞれ、Ｌ個のタイルを通って巡回することにより決定される少なくとも１個のタイルに対してマッピングされても良い（例えば、図10および式(7)と(8)に示されるように）。
【００８１】
制御リソースに関してダイバーシティーを得るために、インデックスRを備えた制御リソースは、Ｌ個のタイルの中の少なくとも１個のタイル中の複数の(例えば３個の)伝送ユニットに対してマッピングされても良い。該複数の伝送ユニットは該少なくとも１個のタイルの複数の異なる場所にあるかもしれない。該複数の伝送ユニットのインデックスは伝送ユニット・インデックスrに基づいて決定されても良い。
【００８２】
ダイバーシティーの1つの設計では、各タイルはそれぞれ複数のタイル・セグメントに関係付けられてもよく、各タイル・セグメントはそれぞれ、該タイル中の複数の伝送ユニットの異なる部分集合を含んでいてもよい。各タイル・セグメント中の複数の伝送ユニットは、例えば、図５に示されたように、先に割り当てられたインデックスを有していてもよい。インデックスRを備えた制御リソースは、例えば、図6に示されたように、少なくとも１個のタイルに関する複数のタイル・セグメントの各々の中で、インデックスrを備えた１つの伝送ユニットに対してマッピングされても良い。
【００８３】
ダイバーシティーの別の設計では、各タイルでの使用のために利用可能な伝送ユニットは一意なインデックスを割り当てられてもよい。インデックスRを備えた制御リソースは、少なくとも１個のタイル中の複数の異なるインデックスを備えた複数の伝送ユニットに対してマッピングされても良い。該複数の伝送ユニットのインデックスは伝送ユニット・インデックスrに基づいて決定されても良いし、例えば、図9に示されたように、Mだけ離間されてもよい。Mは、各タイルでの使用のために利用可能な伝送ユニットの数、および制御リソースがマッピングされる伝送ユニットの数に基づいて決定されても良い。
【００８４】
複数の制御リソースは、複数の制御チャンネルに対して一度に１本の制御チャネルずつ、かつ前もって定義した順序で割り当てられてもよい。局所化されたマッピングに依存する制御チャネルは制御リソースを最初に割り当てられてもよく、局所化されたマッピングに依存しない制御チャネルは後で制御リソースを割り当てられてもよい。
【００８５】
図13は、制御情報を通信するための装置1300の設計を示す。装置1300は、制御リソース・インデックスRに関するタイル・インデックスhおよび伝送ユニット・インデックスrを決定するための手段(モジュール1312)、インデックスhのタイル中のインデックスrを備えた伝送ユニットに対してインデックスRを備えた制御リソースをマッピングするための手段(モジュール1314)、および該制御リソースを介して制御情報を送信または受信するための手段 (モジュール1316) を含んでいる。
【００８６】
図14は、制御情報を交換する方法1400の設計を示す。方法1400は基地局、および／または端末によって実行されても良い。制御チャネル(例えばF-SCCH)に利用可能な伝送ユニットは、中で該制御チャネルが送信される制御セグメント(例えば、共通セグメントあるいはLABセグメント)に関する全ての伝送ユニットの中から決定されても良く、該制御チャネルにとって利用不可能な伝送ユニットを除外しても良い(ブロック1412)。利用不可能な伝送ユニットは、パイロット、他の制御チャンネル、他の送信などのために使用される伝送ユニットを含んでいてもよい。
【００８７】
一のパケットに関する一組の伝送ユニットは該制御チャネルにとって利用可能な伝送ユニットの中から決定されても良く、これらの利用可能な伝送ユニットにわたって分散されても良い(ブロック1414)。該制御セグメントは少なくとも１個のタイルを含んでいてもよく、各タイルはそれぞれ複数の伝送ユニットを含んでいてもよい。１つの設計では、各タイル中の複数の伝送ユニットは横断されても良く、各伝送ユニットはそれぞれ（例えば、図11に示されたように）複数のパケットを巡回することにより該複数のパケット中の１つのパケットに割り当てられてもよい。該パケットがマッピングされる少なくとも１個のタイル中の全ての伝送ユニットが決定されても良い。その後、該パケットに関する複数の伝送ユニットの組はこれらの伝送ユニットの中から決定されても良いが、該制御チャネルには利用不可能な伝送ユニットを除外してもよい。該パケットは、複数の伝送ユニットの該組を介して送信または受信されても良い(ブロック1416)。
【００８８】
図15は、制御情報を交換する装置1500の設計を示す。装置1500は、制御チャネルが送信される制御セグメントに関する全ての伝送ユニットの中からの制御チャネルに利用可能な伝送ユニットを決定し、制御チャネルには利用不可能な伝送ユニットを除外するための手段(モジュール1512)、制御チャネルに利用可能な伝送ユニットの中からの一のパケットに関する一組の伝送ユニットを決定するための手段(モジュール1514)、および伝送ユニットの該組を介して該パケットを送信または受信するための手段(モジュール1516)を含む。
【００８９】
図13および15の中のモジュールはプロセッサ、電子デバイス、ハードウェアデバイス、電子コンポーネント、論理回路、メモリなど、あるいはそれらの任意の組合せを含んでもよい。
【００９０】
図16は、基地局110および端末120の設計のブロック図を示し、それは図１中のシステム100における基地局のうちの1つおよび端末のうちの1つである。基地局110では、コントローラ／プロセッサ1620からの複数の異なる制御チャンネルに関する制御情報、および順方向リンク上での送信のためにスケジュールされた端末に関するデータ源1612からのトラフィック・データを送信(TX)データ・プロセッサ1614は受信してもよい。例えば、コントローラ/プロセッサ1620は表１中の制御チャネルに制御情報を提供してもよい。スケジューラー1630は、スケジュールされた端末のためにリソースの割り当てを提供してもよく、これらの割り当ては制御情報の中で送信されてもよい。TXデータ・プロセッサ1614はデータと制御情報を処理し(例えば符号化およびシンボルマップ)、変調(例えばOFDMに関する)を実行し、出力チップを提供してもよい。送信器(TMTR)1616は出力チップを調整して(例えば、アナログに変換し、フィルタリングし、増幅し、アップコンバーターで変換する)順方向リンク信号を生成してもよく、それはアンテナ1618によって送信されても良い。
【００９１】
端末120では、アンテナ1652は基地局110から順方向リンク信号を受信し、受信器(RCVR)1654に受信信号を供給してもよい。受信器1654は受信信号を調整してディジタル化し、サンプルを提供してもよい。受信(RX)データ・プロセッサ1656は、サンプル上で復調を実行し(例えばOFDMに関する)、復号化されたデータと制御情報を得るために結果として生じるシンボルを復調し、復号化してもよい。プロセッサ1656はデータ・シンク1658に復号化されたデータを供給し、コントローラ／プロセッサ1660に復号化された制御情報を供給してもよい。
【００９２】
逆方向リンクにおいては、端末120におけるTXデータ・プロセッサ1674がデータ源1672からトラフィックデータを受信し、コントローラ／プロセッサ1660から制御情報を受信してもよい。データと制御情報はTXデータ・プロセッサ1674によって処理され(例えば、符号化され、シンボルマッピングされ、および変調される)、さらに送信器1676によって逆方向リンク信号を生成するために調整されてもよく、それはアンテナ1652によって送信されても良い。基地局110では、端末120および他の端末からの逆方向リンク信号はアンテナ1618によって受信され、受信器1632によって調整され、RXデータ・プロセッサ1634によって復調され、復号化されても良い。
【００９３】
コントローラー/プロセッサ1620および1660は、基地局110および端末120における動作をそれぞれ指令しても良い。コントローラー／プロセッサ1620はしてもよい、順方向リンク上のデータおよび制御情報の送信を指令してもよく、および各制御チャネルに関して使用するための制御リソースを決定してもよい。コントローラー／プロセッサ1620および／または1660は、図12の中の方法1200、図14の中の方法1400、および／または本明細書記述された本技術に関する他の方法を実行してもよい。メモリ1622および1662は、基地局110および端末120のためにプログラムコードとデータをそれぞれ格納してもよい。
【００９４】
本明細書に記述された技術は、様々な手段によって実装されても良い。例えば、これらの技術はハードウェア、ファームウェア、ソフトウェアあるいはそれらの組合せの中で実装されても良い。ハードウェア実装については、エンティティー(例えば基地局または端末)において本技術を実行するために使用される演算処理装置は、1つ以上の特定用途向け集積回路(ASIC)、デジタル信号プロセッサ(DSP)、ディジタル信号処理装置(DSPD)、プログラマブルロジックデバイス(PLD)、フィールドプログラマブルゲートアレイ(FPGA)、プロセッサ、コントローラー、マイクロコントローラ、マイクロプロセッサー、電子デバイス、本明細書に記述された機能を実行するように設計された他の電子ユニット、コンピュータ、あるいはそれらの組合せの内に実装されても良い。
【００９５】
ファームウェア、および／またはソフトウェアの実装については、本技術は、本明細書に記述された機能を実行するコード(例えばプロシージャ、関数、モジュール、命令など)で実装されても良い。一般に、ファームウェア、および／またはソフトウェアのコードを有形的に具体化するどんなコンピュータ／プロセッサ読み出し可能な媒体もまた、本明細書に記述された本技術を実装するために使用されてもよい。例えば、ファームウェア、および／またはソフトウェアのコードは、メモリ(例えば、図16のメモリ1622あるいは1662)に格納され、プロセッサ(例えばプロセッサ1620あるいは1660)によって実行されても良い。メモリはプロセッサ内部に、あるいはプロセッサの外部に実装されてもよい。ファームウェア、および／またはソフトウェアのコードはまた、ランダムアクセスメモリー(RAM)、読み取り専用メモリ(ROM)、不揮発性RAM(NVRAM)、プログラマブルROM(PROM)、電気的消去・書込み可能PROM(EEPROM)、FLASHメモリ、フロッピー（登録商標）ディスク、コンパクトディスク(CD)、ディジタル・バーサタイル・ディスク(DVD)、磁気デバイス、光学データ・ストレージ装置などのようなコンピュータ／プロセッサ読み出し可能な媒体に格納されても良い。該コードは１つ以上のコンピューター／プロセッサによって実行可能であってもよく、コンピュータ／プロセッサに対して本明細書に記述された機能の特定の態様を実行させてもよい。
【００９６】
本開示の上記説明は、いかなる当業者も本開示を作成するか、または使用することを可能にするために提供される。本開示への様々な変更は当業者に容易に明白になり、ここに定義された一般的な原理は、本開示の精神および技術的範囲から逸脱することなく、他の変形実施例に適用されても良い。したがって、本開示は、本明細書で記述した実例および設計に制限されるようには意図されず、ここに示された原理と新規な特徴と一致する最も広い技術的範囲を与えられるべきである。
なお、以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
制御リソースインデックスRに関するタイル・インデックスhおよび伝送ユニット・インデックスrを決定し、インデックスhを備えたタイル中のインデックスrを備えた伝送ユニットに対して、インデックスRを備えた制御リソースをマッピングするように構成された少なくとも１つのプロセッサと、ここで、前記制御リソースはＬ個のタイルを含む制御セグメントのための複数の制御リソースのうちの１つであり、Ｌは１以上であり、各タイルは複数の伝送ユニットを含む、
前記少なくとも１つのプロセッサに連結されたメモリーと
を備える無線通信のための装置。
［Ｃ２］
前記少なくとも1つのプロセッサは、Ｌの任意の値に関して、前記Ｌ個のタイルにわたって、前記複数の制御リソースを分散するマッピング方式に基づいて、前記制御リソースインデックスRに関するタイル・インデックスhおよび伝送ユニット・インデックスrを決定するように構成される、Ｃ１記載の装置。
［Ｃ３］
前記少なくとも1つのプロセッサは、前記複数の制御リソースに関するＳ個の制御リソースの複数の組を形成し、ここでＳは１以上であり、前記Ｌ個のタイルの中の同じ場所におけるＳ個の伝送ユニットに対して、Ｓ個の制御リソースのＬ個の連続する組の各バッチをマッピングするように構成される、Ｃ１記載の装置。
［Ｃ４］
前記少なくとも１つのプロセッサは、前記複数の制御リソースに関するＳ個の制御リソースの複数の組を形成し、ここでＳは１より大きく、前記Ｌ個のタイルの中の少なくとも１個のタイルの各々の中のＳ個の隣接した伝送ユニットのクラスタに対して、Ｓ個の制御リソースの各組をマッピングするように構成される、Ｃ１記載の装置。
［Ｃ５］
前記少なくとも1つのプロセッサは、前記Ｓ個の制御リソースの複数の組を通って横断し、前記Ｌ個のタイルを通って巡回することにより決定された少なくとも１個のタイルに対して、Ｓ個の制御リソースの各組をマッピングするように構成される、Ｃ４記載の装置。
［Ｃ６］
前記少なくとも1つのプロセッサは、前記複数の制御リソースに関する４つの制御リソースの複数の組を形成し、前記Ｌ個のタイルの中の少なくとも１個のタイルの各々の中の４つの隣接した伝送ユニットに対して、４つの制御リソースの各組をマッピングするように構成される、Ｃ１記載の装置。
［Ｃ７］
前記少なくとも1つのプロセッサは、前記複数の制御リソースを通って横断し、前記Ｌ個のタイルを通って巡回することにより決定された少なくとも１個のタイルに対して各制御リソースをマッピングするように構成される、Ｃ１記載の装置。
［Ｃ８］
前記少なくとも1つのプロセッサは、前記制御リソースに関してダイバーシティーを得るために、前記Ｌ個のタイルの中の少なくとも１個のタイル中の複数の伝送ユニットに対して、前記インデックスRを備えた制御リソースをマッピングするように構成され、ここで、前記複数の伝送ユニットは、前記インデックスhを備えたタイル中のインデックスrを備えた伝送ユニットを含む、Ｃ１記載の装置。
［Ｃ９］
前記少なくとも1つのプロセッサは、前記少なくとも１個のタイルの異なる場所における前記複数の伝送ユニットに対して、前記インデックスRを備えた制御リソースをマッピングするように構成される、Ｃ８記載の装置。
［Ｃ１０］
前記少なくとも1つのプロセッサは、前記制御リソースに関して３次のダイバーシティーを得るために、前記Ｌ個のタイルの中の少なくとも１個のタイル中の３つの伝送ユニットに対して、前記インデックスRを備えた制御リソースをマッピングするように構成され、ここで前記３つの伝送ユニットは、前記インデックスhを備えたタイル中のインデックスrを備えた伝送ユニットを含む、Ｃ１記載の装置。
［Ｃ１１］
前記少なくとも1つのプロセッサは、前記伝送ユニット・インデックスrに基づいて、前記少なくとも１個のタイル中の３つの伝送ユニットのインデックスを決定するように構成される、Ｃ10記載の装置。
［Ｃ１２］
前記３つの伝送ユニットは３個の異なるタイルの中にあり、Ｌは３以上である、Ｃ10記載の装置。
［Ｃ１３］
各タイルは、複数のタイル・セグメントに関連づけられ、各タイル・セグメントは、前記タイル中の複数の伝送ユニットの異なる部分集合を含み、さらにここにおいて、前記少なくとも1つのプロセッサは、前記Ｌ個のタイル中の少なくとも１個のタイルに関する前記複数のタイル・セグメントの各々の中の１つの伝送ユニットに対して、前記インデックスRを備えた制御リソースをマッピングするように構成される、Ｃ１記載の装置。
［Ｃ１４］
各タイル・セグメント中の複数の伝送ユニットは先に割り当てられたインデックスを有する、Ｃ13記載の装置。
［Ｃ１５］
各タイルにおける使用のために利用可能な伝送ユニットは、一意なインデックスを割り当てられ、さらにここにおいて、前記少なくとも１つのプロセッサは、前記Ｌ個のタイルの中の少なくとも１個のタイル中の異なるインデックスを備えた複数の伝送ユニットに対して、前記インデックスRを備えた制御リソースをマッピングし、前記伝送ユニット・インデックスrに基づいて前記複数の伝送ユニットの前記インデックスを決定するように構成される、Ｃ１記載の装置。
［Ｃ１６］
前記複数の伝送ユニットの前記インデックスはＭだけ離間され、Ｍは、１より大きく、各タイルにおける使用のために利用可能な伝送ユニットの数、および前記制御リソースがマッピングされる伝送ユニットの数に基づいて決定される、Ｃ15記載の装置。
［Ｃ１７］
前記少なくとも１つのプロセッサは、少なくとも１つの端末に対して前記制御リソースを介して制御情報を送信するように構成される、Ｃ１記載の装置。
［Ｃ１８］
前記少なくとも１つのプロセッサは、前記制御リソースを介して基地局から制御情報を受信するように構成される、Ｃ１記載の装置。
［Ｃ１９］
前記少なくとも1つのプロセッサは、一度に１本ずつの制御チャネルに対して、かつ前もって定義した順序で、複数の制御チャネルに対して前記複数の制御リソースを割り当てるように構成される、Ｃ１記載の装置。
［Ｃ２０］
制御リソース・インデックスRに関するタイル・インデックスhおよび伝送ユニット・インデックスrを決定することと、
インデックスhを備えたタイル中のインデックスrを備えた伝送ユニットに対してインデックスRを備えた制御リソースをマッピングすることと、
ここで、前記制御リソースはＬ個のタイルを含む制御セグメントのための複数の制御リソースのうちの１つであり、Ｌは１以上であり、各タイルは複数の伝送ユニットを含む、
を備える、無線通信のための方法。
［Ｃ２１］
前記複数の制御リソースに関するＳ個の制御リソースの複数の組を形成することと、ここで、Ｓは１以上であり、
前記Ｌ個のタイルの中の同じ場所におけるＳ個の伝送ユニットに対してＳ個の制御リソースのＬ個の連続する組の各バッチをマッピングすることと
をさらに備えるＣ２０記載の方法。
［Ｃ２２］
前記複数の制御リソースに関するＳ個の制御リソースの複数の組を形成することと、ここで、Ｓは１より大きく、
前記Ｌ個のタイルの中の少なくとも１個のタイルの各々の中のＳ個の隣接した伝送ユニットのクラスタに対してＳ個の制御リソースの各組をマッピングすることと
をさらに備えるＣ２０記載の方法。
［Ｃ２３］
前記複数の制御リソースに関するＳ個の制御リソースの複数の組を形成することと、ここで、Ｓは１以上であり、
前記Ｓ個の制御リソースの複数の組を通って横断することと、
前記Ｌ個のタイルを通って巡回することにより決定された少なくとも１個のタイルに対してＳ個の制御リソースの各組をマッピングすることと
をさらに備えるＣ２０記載の方法。
［Ｃ２４］
前記制御リソースに関してダイバーシティーを得るために、前記Ｌ個のタイルの中の少なくとも１個のタイル中の複数の伝送ユニットに対して、前記インデックスRを備えた制御リソースをマッピングすること、ここで、前記複数の伝送ユニットは、前記インデックスhを備えたタイル中のインデックスrを備えた伝送ユニットを含む、
をさらに備えるＣ２０記載の方法。
［Ｃ２５］
一度に１本ずつの制御チャネルに対して、かつ前もって定義した順序で、複数の制御チャネルに対して前記複数の制御リソースを割り当てること
をさらに備えるＣ２０記載の方法。
［Ｃ２６］
制御リソース・インデックスRに関するタイル・インデックスhおよび伝送ユニット・インデックスrを決定するための手段と、
インデックスhを備えたタイル中のインデックスrを備えた伝送ユニットに対してインデックスRを備えた制御リソースをマッピングするための手段と、
ここで、前記制御リソースはＬ個のタイルを含む制御セグメントのための複数の制御リソースのうちの１つであり、Ｌは１以上であり、各タイルは複数の伝送ユニットを含む、
を備える無線通信のための装置。
［Ｃ２７］
前記複数の制御リソースに関するＳ個の制御リソースの複数の組を形成するための手段と、ここで、Ｓは１以上であり、
前記Ｌ個のタイルの中の同じ場所におけるＳ個の伝送ユニットに対してＳ個の制御リソースのＬ個の連続する組の各バッチをマッピングするための手段と
をさらに備えるＣ２６記載の装置。
［Ｃ２８］
前記複数の制御リソースに関するＳ個の制御リソースの複数の組を形成するための手段と、ここで、Ｓは１より大きく、
前記Ｌ個のタイルの中の少なくとも１個のタイルの各々の中のＳ個の隣接した伝送ユニットのクラスタに対してＳ個の制御リソースの各組をマッピングするための手段と
をさらに備えるＣ２６記載の装置。
［Ｃ２９］
前記複数の制御リソースに関するＳ個の制御リソースの複数の組を形成するための手段と、ここで、Ｓは１以上であり、
前記Ｓ個の制御リソースの複数の組を通って横断するための手段と、
前記Ｌ個のタイルを通って巡回することにより決定された少なくとも１個のタイルに対してＳ個の制御リソースの各組をマッピングするための手段と
をさらに備えるＣ２６記載の装置。
［Ｃ３０］
前記制御リソースに関してダイバーシティーを得るために、前記Ｌ個のタイルの中の少なくとも１個のタイル中の複数の伝送ユニットに対して、前記インデックスRを備えた制御リソースをマッピングするための手段、ここで、前記複数の伝送ユニットは、前記インデックスhを備えたタイル中のインデックスrを備えた伝送ユニットを含む、
をさらに備えるＣ２６記載の装置。
［Ｃ３１］
一度に１本ずつの制御チャネルに対して、かつ前もって定義した順序で、複数の制御チャネルに対して前記複数の制御リソースを割り当てるための手段
をさらに備えるＣ２６記載の装置。
［Ｃ３２］
少なくとも一つのコンピュータに、制御リソース・インデックスRに関するタイル・インデックスhおよび伝送ユニット・インデックスrを決定させるためのコードと、
前記少なくとも一つのコンピュータに、インデックスhを備えたタイル中のインデックスrを備えた伝送ユニットに対して、インデックスRを備えた制御リソースをマッピングさせるためのコードと、
ここで、前記制御リソースはＬ個のタイルを含む制御セグメントのための複数の制御リソースのうちの１つであり、Ｌは１以上であり、各タイルは複数の伝送ユニットを含む、
を備えるコンピュータ可読媒体を備えたコンピュータ・プログラム製品。
［Ｃ３３］
制御チャネルのために利用不可能な伝送ユニットを除いて、前記制御チャネルが送信される制御セグメントに関する全ての伝送ユニットの中から、前記制御チャネルのために利用可能な伝送ユニットを決定し、前記制御チャネルのために利用可能な伝送ユニットの中から、一のパケットのための伝送ユニットの一組を決定し、前記伝送ユニットの一組を介して、前記パケットを送信または受信するように構成された少なくとも1つのプロセッサと、
前記少なくとも１つのプロセッサに連結されたメモリーと
を備える無線通信のための装置。
［Ｃ３４］
前記パケットのための伝送ユニットの一組は、前記制御チャネルのために利用可能な伝送ユニットにわたって分散される、Ｃ33記載の装置。
［Ｃ３５］
前記制御チャネルのために利用不可能な伝送ユニットは、パイロット、他の制御チャネル、他の送信、あるいはそれらの組合せのために使用される伝送ユニットを含む、Ｃ33記載の装置。
［Ｃ３６］
前記制御セグメントは、少なくとも１個のタイルを備え、ここで、各タイルは、複数の伝送ユニットを備える、Ｃ33記載の装置。
［Ｃ３７］
前記少なくとも１個のタイルは、利用不可能な伝送ユニットの同じパターンを有する、Ｃ36記載の装置。
［Ｃ３８］
前記少なくとも1つのプロセッサは、各タイル中の前記複数の伝送ユニットを通って横断し、前記制御チャネルに関する複数のパケットの中の１つのパケットに対して各伝送ユニットを割り当てるように構成され、ここで、前記１つのパケットは前記複数のパケットを巡回することにより決定されている、Ｃ36記載の装置。
［Ｃ３９］
前記少なくとも１つのプロセッサは、前記パケットがマッピングされる各タイルの中の伝送ユニットを決定し、前記制御チャネルのために利用不可能な伝送ユニットを除いて、前記パケットがマッピングされる少なくとも１個のタイルの中の前記伝送ユニットの中から、前記パケットのための伝送ユニットの一組を決定するように構成される、Ｃ36記載の装置。
［Ｃ４０］
前記制御セグメントは複数のタイルを備え、各タイルは複数の伝送ユニットを含み、さらにここにおいて、前記パケットのための伝送ユニットの一組は前記複数のタイルの部分集合の中にある、Ｃ33記載の装置。
［Ｃ４１］
前記制御セグメントは、少なくとも１つのセグメントの各々につき３個のタイルを含み、各タイルは、複数の伝送ユニットを含み、さらにここにおいて、前記パケットのための伝送ユニットの一組は、１つのセグメントのための３個のタイルの中にある、Ｃ33記載の装置。
［Ｃ４２］
制御チャネルのために利用不可能な伝送ユニットを除いて、前記制御チャネルが送信される制御セグメントに関する全ての伝送ユニットの中から、前記制御チャネルのために利用可能な伝送ユニットを決定することと、
前記制御チャネルのために利用可能な伝送ユニットの中から、一のパケットのための伝送ユニットの一組を決定することと、
前記伝送ユニットの一組を介して前記パケットを送信または受信することと
を備える無線通信のための方法。
［Ｃ４３］
前記制御セグメントは少なくとも１個のタイルを含み、各タイルは複数の伝送ユニットを含み、さらにここにおいて、
各タイル中の前記複数の伝送ユニットを通って横断することと、
前記制御チャネルに関する複数のパケットの中の１つのパケットに対して各伝送ユニットを割り当てることと、ここで、前記１つのパケットは前記複数のパケットを巡回することにより決定される、
を備えるＣ４２記載の方法。
［Ｃ４４］
前記制御セグメントは少なくとも１個のタイルを含み、各タイルは複数の伝送ユニットを含み、さらにここにおいて、
前記パケットがマッピングされる各タイルの中の伝送ユニットを決定することと、
前記制御チャネルのために利用不可能な伝送ユニットを除いて、前記パケットがマッピングされる前記少なくとも１個のタイルの中の複数の伝送ユニットの中から前記パケットのための伝送ユニットの一組を決定することと
を備えるＣ４２記載の方法。
［Ｃ４５］
制御チャネルのために利用不可能な伝送ユニットを除いて、前記制御チャネルが送信される制御セグメントに関する全ての伝送ユニットの中から、前記制御チャネルのために利用可能な伝送ユニットを決定するための手段と、
前記制御チャネルのために利用可能な伝送ユニットの中から、一のパケットのための伝送ユニットの一組を決定するための手段と、
前記伝送ユニットの一組を介して前記パケットを送信または受信するための手段と
を備える無線通信のための装置。
［Ｃ４６］
前記制御セグメントは少なくとも１個のタイルを含み、各タイルは複数の伝送ユニットを含み、さらにここにおいて、
各タイル中の前記複数の伝送ユニットを通って横断するための手段と、
前記制御チャネルに関する複数のパケットの中の１つのパケットに対して各伝送ユニットを割り当てるための手段と、ここで、前記１つのパケットは前記複数のパケットを巡回することにより決定される、
を備えるＣ４５記載の装置。
［Ｃ４７］
前記制御セグメントは少なくとも１個のタイルを含み、各タイルは複数の伝送ユニットを含み、さらにここにおいて、
前記パケットがマッピングされる各タイルの中の伝送ユニットを決定するための手段と、
前記制御チャネルのために利用不可能な伝送ユニットを除いて、前記パケットがマッピングされる前記少なくとも１個のタイルの中の伝送ユニットの中から、前記パケットのための伝送ユニットの一組を決定するための手段と
を備えるＣ４５記載の装置。
【図１】
0005425965.tif 000013
【図２】
0005425965.tif 000014
【図３】
0005425965.tif 000015
【図４】
0005425965.tif 000016
【図５】
0005425965.tif 000017
【図６】
0005425965.tif 000018
【図７】
0005425965.tif 000019
【図８】
0005425965.tif 000020
【図９】
0005425965.tif 000021
【図１０】
0005425965.tif 000022
【図１１】
0005425965.tif 000023
【図１２】
0005425965.tif 000024
【図１３】
0005425965.tif 000025
【図１４】
0005425965.tif 000026
【図１５】
0005425965.tif 000027
【図１６】
0005425965.tif 000028