(57)【特許請求の範囲】
【請求項１】
第１のスイッチによって入力信号に選択的に結合される第１の端子を有し、第２のスイッチによって共通ノードに選択的に結合される第２の端子を有する第１のサンプリングキャパシタと、
第３のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第４のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第２のサンプリングキャパシタと、
前記第１のサンプリングキャパシタの前記第２の端子と第１の基準ノードとの間に結合された第１の基準スイッチと、
前記第１のサンプリングキャパシタの前記第１の端子と第２の基準ノードとの間に結合された第２の基準スイッチと、
前記第２のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第３の基準スイッチと、
前記第２のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第４の基準スイッチと、
前記共通ノードに結合された第１の入力ノード、第２の入力ノード、および前記フィルタの出力信号が供給される出力ノードを有する演算増幅器と、
前記演算増幅器の前記出力ノードと前記第１の入力ノードとの間に結合された第１のフィードバックキャパシタと、
各クロックサイクルの第１の部分の間前記第１のスイッチおよび前記第１の基準スイッチを閉じるように第１のクロック信号を、各クロックサイクルの第２の非重複部分の間前記第３のスイッチおよび前記第３の基準スイッチを閉じるように第２の非重複クロック信号を、および各クロックサイクルの第３の非重複部分の間前記第２のスイッチ、前記第４のスイッチ、前記第２の基準スイッチ、および前記第４の基準スイッチを閉じるように平均化非重複クロック信号を供給するためのクロック信号発生器であり、前記入力信号が各クロックサイクルの前記第３の部分の間サンプリングされない、クロック信号発生器と、
を含むスイッチトキャパシタノッチフィルタ。
【請求項２】
第５のスイッチによって前記演算増幅器の前記第１の入力ノードに選択的に結合され、第６のスイッチによって前記演算増幅器の前記出力ノードに選択的に結合され、第５の基準スイッチおよび第６の基準スイッチによって前記第１の基準ノードに選択的に結合される第２のフィードバックキャパシタをさらに含む、請求項１に記載のフィルタ。
【請求項３】
前記第５の基準スイッチおよび前記第６の基準スイッチが、前記クロックサイクルの前記第１の部分または前記クロックサイクルの前記第２の部分のうちの選択された一方の間閉じられる、請求項２に記載のフィルタ。
【請求項４】
第１の基準電圧が第１の基準ノードにおいて供給され、第２の異なる基準電圧が第２の基準ノードにおいて供給される、請求項１に記載のフィルタ。
【請求項５】
前記第２の基準ノードが前記演算増幅器の前記出力ノードに接続される、請求項４に記載のフィルタ。
【請求項６】
同じ基準電圧が前記第１の基準ノードおよび前記第２の基準ノードに接続される、請求項１に記載のフィルタ。
【請求項７】
前記第１の入力信号が磁界センサに由来する、請求項１に記載のフィルタ。
【請求項８】
前記磁界センサがホール効果トランスデューサを含む、請求項７に記載のフィルタ。
【請求項９】
前記第５のスイッチと前記第６のスイッチは各クロックサイクルの前記平均化部分の間閉じられる、請求項２のフィルタ。
【請求項１０】
前記第２の基準ノードは前記演算増幅器の前記出力ノードに接続される、請求項１のフィルタ。
【請求項１１】
第１のスイッチによって第１の差動入力信号に選択的に結合される第１の端子を有し、第２のスイッチによって共通ノードに選択的に結合される第２の端子を有する第１のサンプリングキャパシタと、
第３のスイッチによって前記第１の差動入力信号に選択的に結合される第１の端子を有し、第４のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第２のサンプリングキャパシタと、
前記第１のサンプリングキャパシタの前記第２の端子と第１の基準ノードとの間に結合された第１の基準スイッチと、
前記第１のサンプリングキャパシタの前記第１の端子と第２の基準ノードとの間に結合された第２の基準スイッチと、
前記第２のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第３の基準スイッチと、
前記第２のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第４の基準スイッチと、
第１の差動スイッチによって第２の差動入力信号に選択的に結合される第１の端子を有し、第２の差動スイッチによって差動共通ノードに選択的に結合される第２の端子を有する第１の差動サンプリングキャパシタと、
第３の差動スイッチによって前記第２の入力信号に選択的に結合される第１の端子を有し、第４の差動スイッチによって前記差動共通ノードに選択的に結合される第２の端子を有する第２の差動サンプリングキャパシタと、
前記第１の差動サンプリングキャパシタの前記第２の端子と第１の差動基準ノードとの間に結合された第１の差動基準スイッチと、
前記第１の差動サンプリングキャパシタの前記第１の端子と第２の差動基準ノードとの間に結合された第２の差動基準スイッチと、
前記第２の差動サンプリングキャパシタの前記第２の端子と前記第１の差動基準ノードとの間に結合された第３の差動基準スイッチと、
前記第２の差動サンプリングキャパシタの前記第１の端子と前記第２の差動基準ノードとの間に結合された第４の差動基準スイッチと、
前記共通ノードに結合された第１の入力ノード、前記差動共通ノードに結合された第２の入力ノード、ならびに前記フィルタの出力信号が供給される第１の出力ノードおよび第２の出力ノードを有する演算増幅器と、
前記演算増幅器の前記第１の出力ノードと前記第１の入力ノードとの間に結合された第１のフィードバックキャパシタと、
前記演算増幅器の前記第２の入力ノードと前記第２の出力ノードとの間に結合された第１の差動フィードバックキャパシタと、
各クロックサイクルの第１の部分の間前記第１のスイッチ、前記第１の基準スイッチ、前記第１の差動スイッチ、および前記第１の差動基準スイッチを閉じるように第１のクロック信号を、各クロックサイクルの第２の非重複部分の間前記第３のスイッチ、前記第３の基準スイッチ、前記第３の差動スイッチ、および前記第３の差動基準スイッチを閉じるように第２の非重複クロック信号を、ならびに各クロックサイクルの平均化非重複部分の間前記第２のスイッチ、前記第２の基準スイッチ、前記第２の差動スイッチ、前記第２の差動基準スイッチ、前記第４のスイッチ、前記第４の基準スイッチ、前記第４の差動スイッチ、および前記第４の差動基準スイッチを閉じるように平均化非重複クロック信号を供給するためのクロック信号発生器であり、前記入力信号が各クロックサイクルの前記平均化部分の間サンプリングされない、クロック信号発生器と
を含む、差動入力信号の所定の周波数範囲内の望ましくない構成要素を除去するためのスイッチトキャパシタノッチフィルタ。
【請求項１２】
第１の基準電圧が前記第１の基準ノードにおいて供給され、第２の異なる基準電圧が前記第２の基準ノードにおいて供給され、第３の異なる基準電圧が前記第１の差動基準ノードにおいて供給され、第４の異なる基準電圧が前記第２の差動基準ノードにおいて供給される、請求項１１に記載のフィルタ。
【請求項１３】
前記第２の基準ノードは前記演算増幅器の前記第１の出力ノードに接続され、前記第４の基準ノードは前記演算増幅器の前記第２の出力ノードに接続される、請求項１１に記載のフィルタ。
【請求項１４】
前記第１および第２の入力信号は磁界センサ入力からである、請求項１１に記載のフィルタ。
【請求項１５】
前記磁界センサはホール効果トランスデューサを含む、請求項１４に記載のフィルタ。
【請求項１６】
同じ基準電圧が、前記第１の基準ノード、前記第２の基準ノード、前記第１の差動基準ノード、および前記第２の差動基準ノードに接続される、請求項１１に記載のフィルタ。
【請求項１７】
第５のスイッチによって前記演算増幅器の前記第１の入力ノードに選択的に結合され、第６のスイッチによって前記演算増幅器の前記第１の出力ノードに選択的に結合され、第５の基準スイッチおよび第６の基準スイッチによって前記第１の基準ノードに選択的に結合される第２のフィードバックキャパシタと、
第５の差動スイッチによって前記演算増幅器の前記第２の入力ノードに選択的に結合され、第６の差動スイッチによって前記演算増幅器の前記第２の出力ノードに選択的に結合され、第５の差動基準スイッチおよび第６の差動基準スイッチによって前記第１の差動基準ノードに選択的に結合される第２の差動フィードバックキャパシタと、
をさらに含む、請求項１１に記載のフィルタ。
【請求項１８】
前記第５のスイッチ、前記第５の差動スイッチ、前記第６のスイッチ、および前記第６の差動スイッチが各クロックサイクルの前記平均化部分の間閉じられる、請求項１７に記載のフィルタ。
【請求項１９】
前記第５の基準スイッチ、前記第５の差動基準スイッチ、前記第６の基準スイッチ、および前記第６の差動基準スイッチが、前記クロックサイクルの前記第１の部分または前記クロックサイクルの前記第２の部分のうちの選択された一方の間閉じられる、請求項１７に記載のフィルタ。
【請求項２０】
第１のクロック信号の第１の期間の間に第１のキャパシタを充電し、第２のクロック信号の第２の期間の間に第２のキャパシタを充電するために入力信号端子から入力信号をサンプリングするステップと、前記第１の期間と前記第２の期間は非重複サンプリング期間であり、
平均化非重複期間の間前記第１と第２のキャパシタを増幅回路の入力ノードに結合するステップであり、前記増幅回路は、フィードバックキャパシタと第３のクロック信号の第３の期間の間フィルタ処理済み出力信号がスイッチで供給される出力ノードを有する演算増幅器を含み、前記第３の期間は前記複数のサンプリング期間のいずれとも重複しない平均化期間であり、入力信号が前記第３のクロック信号の前記第３の期間の間サンプリングされない、
前記入力信号の所定の周波数範囲内の望ましくない構成要素を除去するために前記入力信号をフィルタ処理する方法。
【請求項２１】
前記平均化非重複期間の間前記フィードバックキャパシタと並列に第２の差動フィードバックキャパシタをスイッチにより結合するステップをさらに含む、請求項２０に記載の差動入力信号をフィルタ処理する方法。
【請求項２２】
第１のクロック信号の第１の期間の間に第１のキャパシタを充電し、第２のクロック信号の第２の期間の間に第２のキャパシタを充電するために入力信号端子からの第１の差動入力信号をサンプリングするステップと、前記第１の期間と前記第２の期間は非重複サンプリング期間であり、
第１のクロック信号の第１の期間の間に第１の差動キャパシタを充電し、第２のクロック信号の第２の期間の間に第２の差動キャパシタを充電するために第２の入力信号端子からの第２の差動入力信号をサンプリングするステップと
平均化非重複期間の間前記第１と第２のキャパシタを増幅回路の第１の入力ノードにスイッチにより結合するステップと、前記増幅回路は、前記第１の入力ノード、第２の入力ノード、差動フィルタ処理済み出力信号が供給される第１の出力ノードおよび第２の出力ノードを有する演算増幅器と、前記第１の出力ノードと前記第１の入力ノードとの間に結合されたフィードバックキャパシタと、前記第２の出力ノードと前記第２の入力ノードとの間に結合された差動フィードバックキャパシタとを含む、ステップと、
前記平均化非重複期間の間前記第１と第２の差動キャパシタを前記演算増幅器の前記第２の入力ノードにスイッチにより結合するステップであり、入力信号が前記平均化非重複期間の間サンプリングされない、
を含む、前記差動入力信号の所定の周波数範囲内の望ましくない構成要素を除去するための差動入力信号をフィルタ処理する方法。
【請求項２３】
前記平均化非重複期間の間前記増幅回路の第１の出力ノードと前記第１の入力ノードとの間に第２のフィードバックキャパシタをスイッチにより結合するステップと、
前記平均化非重複期間の間前記増幅回路の第２の出力ノードと前記第２の入力ノードとの間に第２の差動フィードバックキャパシタを差動スイッチにより結合するステップと
をさらに含む、請求項２２に記載の差動入力信号をフィルタ処理する方法。
【請求項２４】
第１のスイッチによって入力信号に選択的に結合される第１の端子を有し、第２のスイッチによって共通ノードに選択的に結合される第２の端子を有する第１のサンプリングキャパシタと、
第３のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第４のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第２のサンプリングキャパシタと、
第７のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第８のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第３のサンプリングキャパシタと、
第９のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第１０のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第４のサンプリングキャパシタと、
前記第１のサンプリングキャパシタの前記第２の端子と第１の基準ノードとの間に結合された第１の基準スイッチと、
前記第１のサンプリングキャパシタの前記第１の端子と第２の基準ノードとの間に結合された第２の基準スイッチと、
前記第２のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第３の基準スイッチと、
前記第２のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第４の基準スイッチと、
前記第３のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第７の基準スイッチと、
前記第３のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第８の基準スイッチと、
前記第４のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第９の基準スイッチと、
前記第４のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第１０の基準スイッチと、
前記共通ノードに結合された第１の入力ノード、第２の入力ノード、および前記フィルタの出力信号が供給される出力ノードを有する演算増幅器と、
前記演算増幅器の前記出力ノードと前記第１の入力ノードとの間に結合された第１のフィードバックキャパシタと、
各クロックサイクルの第１の部分の間前記第１のスイッチおよび前記第１の基準スイッチを閉じるように第１のクロック信号を、各クロックサイクルの第２の非重複部分の間前記第３のスイッチおよび前記第３の基準スイッチを閉じるように第２の非重複クロック信号を、各クロックサイクルの第３の非重複部分の間前記第７のスイッチおよび前記第７の基準スイッチを閉じるように第３の非重複クロック信号を、各クロック信号の第４の非重複部分の間前記第９のスイッチおよび前記第９の基準スイッチを閉じるように第４の非重複クロック信号を、および各クロックサイクルの第５の非重複部分の間前記第２のスイッチ、前記第４のスイッチ、前記第８のスイッチ、前記第１０のスイッチ、前記第２の基準スイッチ、前記第４の基準スイッチ、前記第８の基準スイッチ、および前記第１０の基準スイッチを閉じるように平均化非重複クロック信号を供給するためのクロック信号発生器と
を含むスイッチトキャパシタノッチフィルタ。
【請求項２５】
第５のスイッチによって前記演算増幅器の前記第１の入力ノードに選択的に結合され、第６のスイッチによって前記演算増幅器の前記出力ノードに選択的に結合され、第５の基準スイッチおよび第６の基準スイッチによって前記第１の基準ノードに選択的に結合される第２のフィードバックキャパシタをさらに含む、請求項２４に記載のフィルタ。
【請求項２６】
第１のスイッチによって入力信号に選択的に結合される第１の端子を有し、第２のスイッチによって共通ノードに選択的に結合される第２の端子を有する第１のサンプリングキャパシタと、
第３のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第４のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第２のサンプリングキャパシタと、
第７のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第８のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第３のサンプリングキャパシタと、
第９のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第１０のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第４のサンプリングキャパシタと、
前記第１のサンプリングキャパシタの前記第２の端子と第１の基準ノードとの間に結合された第１の基準スイッチと、
前記第１のサンプリングキャパシタの前記第１の端子と第２の基準ノードとの間に結合された第２の基準スイッチと、
前記第２のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第３の基準スイッチと、
前記第２のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第４の基準スイッチと、
前記第３のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第７の基準スイッチと、
前記第３のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第８の基準スイッチと、
前記第４のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第９の基準スイッチと、
前記第４のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第１０の基準スイッチと、
第１の差動スイッチによって第２の入力信号に選択的に結合される第１の端子を有し、第２の差動スイッチによって差動共通ノードに選択的に結合される第２の端子を有する第１の差動サンプリングキャパシタと、
第３の差動スイッチによって前記第２の入力信号に選択的に結合される第１の端子を有し、第４の差動スイッチによって前記差動共通ノードに選択的に結合される第２の端子を有する第２の差動サンプリングキャパシタと、
第７の差動スイッチによって前記第２の入力信号に選択的に結合される第１の端子を有し、第８の差動スイッチによって前記差動共通ノードに選択的に結合される第２の端子を有する第３の差動サンプリングキャパシタと、
第９の差動スイッチによって前記第２の入力信号に選択的に結合される第１の端子を有し、第１０の差動スイッチによって前記差動共通ノードに選択的に結合される第２の端子を有する第４の差動サンプリングキャパシタと、
前記第１の差動サンプリングキャパシタの前記第２の端子と第１の差動基準ノードとの間に結合された第１の差動基準スイッチと、
前記第１の差動サンプリングキャパシタの前記第１の端子と第２の差動基準ノードとの間に結合された第２の差動基準スイッチと、
前記第２の差動サンプリングキャパシタの前記第２の端子と前記第１の差動基準ノードとの間に結合された第３の差動基準スイッチと、
前記第２の差動サンプリングキャパシタの前記第１の端子と前記第２の差動基準ノードとの間に結合された第４の差動基準スイッチと、
前記第３の差動サンプリングキャパシタの前記第２の端子と前記第１の差動基準ノードとの間に結合された第７の差動基準スイッチと、
前記第３の差動サンプリングキャパシタの前記第１の端子と前記第２の差動基準ノードとの間に結合された第８の差動基準スイッチと、
前記第４の差動サンプリングキャパシタの前記第２の端子と前記第１の差動基準ノードとの間に結合された第９の差動基準スイッチと、
前記第４の差動サンプリングキャパシタの前記第１の端子と前記第２の差動基準ノードとの間に結合された第１０の差動基準スイッチと、
前記共通ノードに結合された第１の入力ノード、前記差動共通ノードに結合された第２の入力ノード、ならびに前記フィルタの出力信号が供給される第１の出力ノードおよび第２の出力ノードを有する演算増幅器と、
前記演算増幅器の前記第１の出力ノードと前記第１の入力ノードとの間に結合された第１のフィードバックキャパシタと、
前記演算増幅器の前記第２の入力ノードと前記第２の出力ノードとの間に結合された第１の差動フィードバックキャパシタと、
各クロックサイクルの第１の部分の間前記第１のスイッチ、前記第１の差動スイッチ、前記第１の基準スイッチ、および前記第１の差動基準スイッチを閉じるように第１のクロック信号を、各クロックサイクルの第２の非重複部分の間前記第３のスイッチ、前記第３の差動スイッチ、前記第３の基準スイッチ、および前記第３の差動基準スイッチを閉じるように第２の非重複クロック信号を、各クロックサイクルの第３の非重複部分の間前記第７のスイッチ、前記第７の差動スイッチ、前記第７の基準スイッチ、および前記第７の差動基準スイッチを閉じるように第３の非重複クロック信号を、各クロックサイクルの第４の非重複部分の間前記第９のスイッチ、前記第９の差動スイッチ、前記第９の基準スイッチ、および前記第９の差動基準スイッチを閉じるように第４の非重複クロック信号を、および各クロックサイクルの第５の非重複部分の間前記第２のスイッチ、前記第４のスイッチ、前記第８のスイッチ、前記第１０のスイッチ、前記第２の差動スイッチ、前記第４の差動スイッチ、前記第８の差動スイッチ、前記第１０の差動スイッチ、前記第２の基準スイッチ、前記第４の基準スイッチ、前記第８の基準スイッチ、前記第１０の基準スイッチ、前記第２の差動基準スイッチ、前記第４の差動基準スイッチ、前記第８の差動基準スイッチ、および前記第１０の差動基準スイッチを閉じるように平均化非重複クロック信号を供給するためのクロック信号発生器と
を含むスイッチトキャパシタノッチフィルタ。
【請求項２７】
第１のスイッチによって入力信号に選択的に結合される第１の端子を有し、第２のスイッチによって共通ノードに選択的に結合される第２の端子を有する第１のサンプリングキャパシタと、
第３のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第４のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第２のサンプリングキャパシタと、
第７のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第８のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第３のサンプリングキャパシタと、
第９のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第１０のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第４のサンプリングキャパシタと、
前記第１のサンプリングキャパシタの前記第２の端子と第１の基準ノードとの間に結合された第１の基準スイッチと、
前記第１のサンプリングキャパシタの前記第１の端子と第２の基準ノードとの間に結合された第２の基準スイッチと、
前記第２のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第３の基準スイッチと、
前記第２のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第４の基準スイッチと、
前記第３のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第７の基準スイッチと、
前記第３のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第８の基準スイッチと、
前記第４のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第９の基準スイッチと、
前記第４のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第１０の基準スイッチと、
前記共通ノードに結合された第１の入力ノード、第２の入力ノード、および前記フィルタの出力信号が供給される出力ノードを有する演算増幅器と、
前記演算増幅器の前記出力ノードと前記第１の入力ノードとの間に結合された第１のフィードバックキャパシタと、
各クロックサイクルの第１の部分の間前記第１のスイッチ、前記第１の基準スイッチ、前記第７のスイッチ、および前記第７の基準スイッチを閉じるように第１のクロック信号を、各クロックサイクルの第２の非重複部分の間前記第３のスイッチ、前記第３の基準スイッチ、前記第９のスイッチ、および前記第９の基準スイッチを閉じるように第２の非重複クロック信号を、各クロックサイクルの第３の非重複部分の間前記第２のスイッチ、前記第４のスイッチ、前記第２の基準スイッチ、および前記第４の基準スイッチを閉じるように第１の平均化非重複クロック信号を、および各クロックサイクルの第４の非重複部分の間前記第８のスイッチ、前記第１０のスイッチ、前記第８の基準スイッチ、および前記第１０の基準スイッチを閉じるように第２の平均化非重複クロック信号を供給するためのクロック信号発生器と
を含むスイッチトキャパシタノッチフィルタ。
【請求項２８】
第５のスイッチによって前記演算増幅器の前記第１の入力ノードに選択的に結合され、第６のスイッチによって前記演算増幅器の前記第１の出力ノードに選択的に結合され、第５の基準スイッチおよび第６の基準スイッチによって前記第１の基準ノードに選択的に結合される第２のフィードバックキャパシタをさらに含む、請求項２７に記載のフィルタ。
【請求項２９】
第１のスイッチによって入力信号に選択的に結合される第１の端子を有し、第２のスイッチによって共通ノードに選択的に結合される第２の端子を有する第１のサンプリングキャパシタと、
第３のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第４のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第２のサンプリングキャパシタと、
第７のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第８のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第３のサンプリングキャパシタと、
第９のスイッチによって前記入力信号に選択的に結合される第１の端子を有し、第１０のスイッチによって前記共通ノードに選択的に結合される第２の端子を有する第４のサンプリングキャパシタと、
前記第１のサンプリングキャパシタの前記第２の端子と第１の基準ノードとの間に結合された第１の基準スイッチと、
前記第１のサンプリングキャパシタの前記第１の端子と第２の基準ノードとの間に結合された第２の基準スイッチと、
前記第２のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第３の基準スイッチと、
前記第２のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第４の基準スイッチと、
前記第３のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第７の基準スイッチと、
前記第３のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第８の基準スイッチと、
前記第４のサンプリングキャパシタの前記第２の端子と前記第１の基準ノードとの間に結合された第９の基準スイッチと、
前記第４のサンプリングキャパシタの前記第１の端子と前記第２の基準ノードとの間に結合された第１０の基準スイッチと、
第１の差動スイッチによって第２の入力信号に選択的に結合される第１の端子を有し、第２の差動スイッチによって差動共通ノードに選択的に結合される第２の端子を有する第１の差動サンプリングキャパシタと、
第３の差動スイッチによって前記第２の入力信号に選択的に結合される第１の端子を有し、第４の差動スイッチによって前記差動共通ノードに選択的に結合される第２の端子を有する第２の差動サンプリングキャパシタと、
第７の差動スイッチによって前記第２の入力信号に選択的に結合される第１の端子を有し、第８の差動スイッチによって前記差動共通ノードに選択的に結合される第２の端子を有する第３の差動サンプリングキャパシタと、
第９の差動スイッチによって前記第２の入力信号に選択的に結合される第１の端子を有し、第１０の差動スイッチによって前記差動共通ノードに選択的に結合される第２の端子を有する第４の差動サンプリングキャパシタと、
前記第１の差動サンプリングキャパシタの前記第２の端子と第１の差動基準ノードとの間に結合された第１の差動基準スイッチと、
前記第１の差動サンプリングキャパシタの前記第１の端子と第２の差動基準ノードとの間に結合された第２の差動基準スイッチと、
前記第２の差動サンプリングキャパシタの前記第２の端子と前記第１の差動基準ノードとの間に結合された第３の差動基準スイッチと、
前記第２の差動サンプリングキャパシタの前記第１の端子と前記第２の差動基準ノードとの間に結合された第４の差動基準スイッチと、
前記第３の差動サンプリングキャパシタの前記第２の端子と前記第１の差動基準ノードとの間に結合された第７の差動基準スイッチと、
前記第３の差動サンプリングキャパシタの前記第１の端子と前記第２の差動基準ノードとの間に結合された第８の差動基準スイッチと、
前記第４の差動サンプリングキャパシタの前記第２の端子と前記第１の差動基準ノードとの間に結合された第９の差動基準スイッチと、
前記第４の差動サンプリングキャパシタの前記第１の端子と前記第２の差動基準ノードとの間に結合された第１０の差動基準スイッチと、
前記共通ノードに結合された第１の入力ノード、前記差動共通ノードに結合された第２の入力ノード、ならびに前記フィルタの出力信号が供給される第１の出力ノードおよび第２の出力ノードを有する演算増幅器と、
前記演算増幅器の前記第１の出力ノードと前記第１の入力ノードとの間に結合された第１のフィードバックキャパシタと、
前記演算増幅器の前記第２の入力ノードと前記第２の出力ノードとの間に結合された第１の差動フィードバックキャパシタと、
各クロックサイクルの第１の部分の間前記第１のスイッチ、前記第１の基準スイッチ、前記第１の差動スイッチ、前記第１の差動基準スイッチ、前記第７のスイッチ、前記第７の基準スイッチ、前記第７の差動スイッチ、および前記第７の差動基準スイッチを閉じるように第１のクロック信号を、各クロックサイクルの第２の非重複部分の間前記第３のスイッチ、前記第３の基準スイッチ、前記第３の差動スイッチ、前記第３の差動基準スイッチ、前記第９のスイッチ、前記第９の基準スイッチ、前記第９の差動スイッチ、および前記第９の差動基準スイッチを閉じるように第２の非重複クロック信号を、各クロックサイクルの第３の非重複部分の間前記第２のスイッチ、前記第２の差動スイッチ、前記第４のスイッチ、前記第８の差動スイッチ、前記第２の基準スイッチ、前記第２の差動基準スイッチ、前記第４の基準スイッチ、および前記第８の差動基準スイッチを閉じるように第１の平均化非重複クロック信号を、および各クロックサイクルの第４の非重複部分の間前記第４のスイッチ、前記第８の差動スイッチ、前記第１０のスイッチ、前記第１０の差動スイッチ、前記第８の基準スイッチ、前記第４の差動基準スイッチ、前記第１０の基準スイッチ、および前記第１０の差動基準スイッチを閉じるように第２の平均化非重複クロック信号を供給するためのクロック信号発生器と
を含むスイッチトキャパシタノッチフィルタ。
【請求項３０】
第５のスイッチによって前記演算増幅器の前記第１の入力ノードに選択的に結合され、第６のスイッチによって前記演算増幅器の前記第１の出力ノードに選択的に結合され、第５の基準スイッチおよび第６の基準スイッチによって前記第１の基準ノードに選択的に結合される第２のフィードバックキャパシタと、
第５の差動スイッチによって前記演算増幅器の前記第２の入力ノードに選択的に結合され、第６の差動スイッチによって前記演算増幅器の前記第２の出力ノードに選択的に結合され、第５の差動基準スイッチおよび第６の差動基準スイッチによって前記第３の差動基準ノードに選択的に結合される第２の差動フィードバックキャパシタと
をさらに含む、請求項２９に記載のフィルタ。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
関連出願の相互参照
[0001]該当なし。
連邦政府援助による研究に関する記載
[0002]該当なし。
【技術分野】
【０００２】
[0003]本発明は、一般に、電子フィルタに関し、より詳細には、サンプリングおよび平均化機能を含む電子ノッチフィルタに関する。
【背景技術】
【０００３】
[0004]ノッチフィルタは、多くの場合、特定の回路ために特定の周波数範囲内の不要な信号成分を除去するのに使用される。ノッチフィルタの１つの用途はチョッパ安定化ホール効果センサであり、このセンサにおいては、ｓｉｎｃフィルタと呼ばれることもあるノッチフィルタを使用し、容認できない時間遅延をセンサ出力信号にもたらすことがある多極フィルタ手法を必要することなく、チョッピング動作に起因するリプルとして生じる変調オフセット信号成分などの不要な成分を除去することができる。センサのオフセットは、センサの最小検出可能信号を制限することがあるので望ましくない。そのような１つの構成は、主題発明の譲受人のマサチューセッツ州、ＷｏｒｃｅｓｔｅｒのＡｌｌｅｇｒｏ  Ｍｉｃｒｏｓｙｓｔｅｍｓ，  Ｉｎｃ．に２００８年９月１６日に発行された「Ｃｈｏｐｐｅｄ  Ｈａｌｌ  Ｅｆｆｅｃｔ  Ｓｅｎｓｏｒ（チョップホール効果センサ）」という名称の米国特許第７，４２５，８２１号に説明されている。
【０００４】
[0005]いくつかのノッチフィルタは入力信号をサンプリングし平均化する。典型的な実施態様では、２つのサンプリング段を使用して過度の残留高調波成分を回避することができる。第１の段は、ある時にサンプルホールド機能を行う。第２の段は、第１の段で非理想サンプリングパルスから生成されるｄｖ／ｄｔを回避するように第１の段に対して９０度位相シフトで第１の段の出力をサンプリングする。第２のサンプリング段の出力は、抵抗平均化技法、多ゲート／ベース平均化技法、または電荷再分配平均化技法を使用することができる平均化段に供給される。最初の２つの手法は連続時間手法であり、電荷再分配は離散時間手法である。連続時間手法は、一般に、２つのサンプリング段と、４〜１０ピコファラド程度などの比較的大きいサンプリングキャパシタサイズと、かなりの面積を消費することがある平均化段からサンプリング段を分離するための出力バッファとを必要とする。このバッファ段（ならびに平均化段）は回路にオフセットを導入することがある。さらに、バッファ段は、回路へのオフセットの影響を動的に取り消すのに好適でないことがある。電荷分配離散時間手法は、電荷再分配平均化段として第２のサンプリング段を使用し、４〜１０ピコファラド程度などの比較的大きいサンプリングキャパシタサイズと、平均化信号を保持するキャパシタを回路の残りの部分から分離するための出力バッファとをさらに必要とし、出力バッファは、さらに、面積を消費することがあり、回路へのオフセットの影響を除去するための動的オフセット取消し技法を使用するのに好適でないことがある。
【０００５】
[0006]他のノッチフィルタは、チョッパ動作に起因する不要なリプルが各チョッパクロック期間にわたって積分されてゼロになるように、チョッパクロックに同期した被チョップ信号などの入力信号をサンプリングし積分する（平均化ではなく）。しかし、この手法の精度はチョッパクロックに対する積算クロック位相に大きく依存し、さらに、電荷注入およびクロックフィードスルーのようなサンプリング非理想効果の影響を受けやすく、そのような効果は代わりに平均化が使用される場合低減される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
[0007]ノッチフィルタを使用する場合、ノッチフィルタによって除去されない（または生成される）高周波残留成分をさらに減衰させるためにポストフィルタ段が必要とされることがある。一例として、ポストフィルタ段は、演算増幅器フィードバックネットワーク中の固定キャパシタと並列な抵抗器で構成することができる低域フィルタトポロジーで実現することができる。この抵抗器は、回路のサイズを低減するためにスイッチトキャパシタトポロジーで実現することができる。
【課題を解決するための手段】
【０００７】
[0008]本発明によるスイッチトキャパシタノッチフィルタは、第１のサンプリングキャパシタ、第２のサンプリングキャパシタ、演算増幅器、および第１のフィードバックキャパシタを含む。各サンプリングキャパシタは、第１および第２のサンプリングキャパシタが交互にそれぞれ第１の期間および第２の非重複期間の間充電されるように制御されるスイッチのそれぞれの組に結合される。スイッチは、第３の非重複期間の間、サンプリングキャパシタが並列におよび演算増幅器の入力ノードに結合されるようにさらに制御される。
【０００８】
[0009]一般に、フィルタは、少なくとも２つのスイッチトキャパシタサンプリングネットワークを含むサンプリングおよび平均化部を含み、各々のそのようなネットワークはそれぞれのサンプリングキャパシタおよび関連するスイッチ、演算増幅器、ならびに第１のフィードバックキャパシタを含む。ある実施形態では、サンプリングおよび平均化部は２つのスイッチトキャパシタサンプリングネットワークを含むことができ、一方、他の実施形態では、サンプリングおよび平均化部は２つを超えるスイッチトキャパシタサンプリングネットワークを含むことができる。
【０００９】
[0010]この構成により、サンプリングキャパシタからの電荷は、平均化期間の間に平均化され、同時に増幅器出力部に移送され、それによって、ノッチフィルタのサンプリングと平均化との間の従来のバッファリングの必要性、および関連する欠点が除去される。
【００１０】
[0011]実施形態によっては、スイッチトキャパシタフィードバックネットワークは、演算増幅器に関するフィードバック構成に設けられた第１のフィードバックキャパシタと並列に結合される。スイッチトキャパシタフィードバックネットワークは第２のフィードバックキャパシタおよびスイッチのそれぞれの組を含む。そのような実施形態は低域フィルタ機能をさらに備え、構成要素を選択すると、低域フィルタカットオフ周波数およびＤＣ利得の調整が可能である。
【００１１】
[0012]基準スイッチが、各サンプリングキャパシタの端子を基準ノードに選択的に結合するために設けられる。ある実施形態では、共通基準電圧が基準ノードにおいて供給され、他の実施形態では、異なる基準電圧が異なる基準ノードにおいて供給される。
【００１２】
[0013]本発明のさらなる態様によれば、スイッチトキャパシタフィードバックネットワークが除去され、その場合に基準ノードを同じまたは異なる基準電圧に結合することができる実施形態では積分器機能を備えることができる。
【００１３】
[0014]本発明の別の態様によれば、基準ノードが演算増幅器の出力部に結合される実施形態では低域フィルタ機能を備えることができる。説明されるノッチフィルタは、リプルとして生じる変調オフセット信号などの不要な信号成分を低減または除去するためにチョッパ安定化ホール効果センサで使用することができる。
【００１４】
[0015]スイッチトキャパシタノッチフィルタの差動の実施態様では、少なくとも２つのスイッチトキャパシタサンプリングネットワークを含む第１のサンプリングおよび平均化部は第１の差動入力信号に関連し、少なくとも２つのスイッチトキャパシタサンプリングネットワークを含む第２のサンプリングおよび平均化部は第２の差動入力信号に関連する。これらのサンプリングおよび平均化部は、演算増幅器に関する負のフィードバック構成において第１のフィードバックキャパシタおよびオプションのスイッチトキャパシタフィードバックネットワークを有し、演算増幅器に関する負のフィードバック関係において第１の差動フィードバックキャパシタおよびオプションの差動スイッチトキャパシタフィードバックネットワークをさらに有する差動増幅器のそれぞれの入力部に結合される。
【００１５】
[0016]本発明の前述の特徴ならびに本発明自体は、図面の以下の詳細な説明からより完全に理解することができる。
【図面の簡単な説明】
【００１６】
【図１】[0017]本発明によるスイッチトキャパシタノッチフィルタの概略図である。
【図１Ａ】[0018]図１のフィルタの例示的クロック信号を示す図である。
【図１Ｂ】[0019]図１のノッチフィルタで使用するのに好適な複数のスイッチトキャパシタサンプリングネットワークを示す図である。
【図１Ｃ】[0020]図１および１Ｂのフィルタの例示的クロック信号を示す図である。
【図１Ｄ】[0021]図１のノッチフィルタで使用するのに好適な代替の複数のスイッチトキャパシタサンプリングネットワークを示す図である。
【図１Ｅ】[0022]図１および１Ｄの回路の例示的クロック信号を示す図である。
【図２】[0023]本発明による、差動入力信号を処理するための代替のスイッチトキャパシタノッチフィルタの概略図である。
【図３】[0024]本発明のさらなる態様による、スイッチトキャパシタノッチフィルタを利用する磁気センサの概略図である。
【図３Ａ】[0024]本発明のさらなる態様による、スイッチトキャパシタノッチフィルタを利用する磁気センサの概略図である。
【発明を実施するための形態】
【００１７】
[0025]図１を参照すると、シングルエンド形スイッチトキャパシタノッチフィルタ１００は、入力信号１８１（図１Ａ）を受け取るように構成された入力端子１１１を含む。回路１００のサンプリングおよび平均化部１０１は少なくとも２つのスイッチトキャパシタサンプリングネットワーク１０２ａ、１０２ｂを含む。図１の例示的実施形態では、２つのスイッチトキャパシタサンプリングネットワーク１０２ａ、１０２ｂが示されているが、以下の図１Ｂおよび１Ｄの考察から明らかになるように、２つを超えるそのようなネットワークが使用されてもよい。
【００１８】
[0026]各スイッチトキャパシタサンプリングネットワーク１０２ａ、１０２ｂはそれぞれのサンプリングキャパシタおよび関連するスイッチを含む。より詳細には、第１のスイッチトキャパシタサンプリングネットワーク１０２ａは第１のサンプリングキャパシタ１２０ａおよび関連するスイッチ１２１ａ、１２２ａ、１２３ａ、および１２４ａを含み、第２のスイッチトキャパシタサンプリングネットワーク１０２ｂは第２のサンプリングキャパシタ１２０ｂおよび関連するスイッチ１２１ｂ、１２２ｂ、１２３ｂ、および１２４ｂを含む。第１のサンプリングキャパシタ１２０ａは、第１のサンプリングキャパシタを入力端子１１１に選択的に結合するための第１のスイッチ１２１ａに結合された第１の端子１１４ａと、第１のサンプリングキャパシタを共通ノード１１２に選択的に結合するための第２のスイッチ１２３ａに結合された第２の端子１１５ａとを有する。第１のサンプリングキャパシタ１２０ａの第２の端子１１５ａは、同様に、第１の基準スイッチ１２２ａによって第１の基準ノード１８８に選択的に結合される。第１のサンプリングキャパシタ１２０ａの第１の端子１１４ａは、第２の基準スイッチ１２４ａによって第２の基準ノード１８９に選択的に結合される。
【００１９】
[0027]第２のサンプリングキャパシタ１２０ｂは、第２のサンプリングキャパシタを入力端子１１１に選択的に結合するための第３のスイッチ１２１ｂに結合された第１の端子１１４ｂと、第２のサンプリングキャパシタ１２０ｂを共通ノード１１２に選択的に結合するための第４のスイッチ１２３ｂに結合された第２の端子１１５ｂとを有する。第２のサンプリングキャパシタ１２０ｂの第２の端子１１５ｂは、同様に、第３の基準スイッチ１２２ｂによって第１の基準ノード１８８に選択的に結合される。第２のサンプリングキャパシタ１２０ｂの第１の端子１１４ｂは、第４の基準スイッチ１２４ｂによって第２の基準ノード１８９に選択的に結合される。
【００２０】
[0028]一実施形態では、基準ノード１８８、１８９は一緒にして接地または他の基準電位に結合される。他の実施形態では、基準ノード１８８、１８９は、以下でさらに説明されるように、異なる基準電位または他の回路ノードに結合することができる。
【００２１】
[0029]ノッチフィルタ１００は、共通ノード１１２に結合された負の入力端子１０３ａと第１の基準ノード１８８に結合された正の入力端子１０３ｂとを有する演算増幅器１０３を含む。演算増幅器１０３の出力端子１０３ｃはフィルタの出力端子１１３をもたらす。第１のフィードバックキャパシタ１０４、ここでは固定フィードバックキャパシタは、出力端子１１３と共通ノード１１２との間に結合される。
【００２２】
[0030]フィルタ１００は、様々なスイッチを制御するためのクロック信号を供給するように構成されたクロック発生器１０５をさらに含む。特に、第１のクロック信号１５１は各クロックサイクルの第１の部分の間第１のスイッチ１２１ａおよび第１の基準スイッチ１２２ａを閉じるように供給され、第２の非重複クロック信号１５２は各クロックサイクルの第２の部分の間第３のスイッチ１２１ｂおよび第３の基準スイッチ１２２ｂを閉じるように供給される。クロック信号発生器１０５は、平均化非重複クロック信号１５６を、各クロックサイクルの平均化部分の間第２のスイッチ１２３ａ、第４のスイッチ１２３ｂ、第２の基準スイッチ１２４ａ、および第４の基準スイッチ１２４ｂを閉じるようにさらに供給する。
【００２３】
[0031]動作中、サンプリングキャパシタ１２０ａ、１２０ｂは交互にそれぞれ第１および第２の非重複期間の間充電される。平均化非重複期間の間、サンプリングキャパシタの電荷（すなわち、その端子間の電圧）は、平均化され、同時にフィルタ出力部１１３に移送される。
【００２４】
[0032]さらに図１Ａを参照すると、例示的スイッチ制御信号が、入力端子１１１に結合する例示的フィルタ入力信号１８１およびフィルタ出力端子１１３において供給される例示的フィルタ出力信号１８３とともに示される。各クロックサイクルＴｃｋの第１の部分Ｔ１（本明細書では第１の期間）の間、第１のクロック信号１５１は制御スイッチ１２１ａ、１２２ａを閉じる論理状態（ここではハイ）であり、他のすべてのスイッチは開いている。したがって、期間Ｔ１の間、第１のサンプリングキャパシタ１２０ａは入力端子１１１および第１の基準ノード１８８に結合される。各クロックサイクルＴｃｋの第２の非重複部分Ｔ２（本明細書では第２の期間）の間、第２のクロック信号１５２は制御スイッチ１２１ｂ、１２２ｂを閉じる論理状態（ここではハイ）であり、他のすべてのスイッチは開いている。したがって、期間Ｔ２の間、第２のサンプリングキャパシタ１２０ｂは入力端子１１１および第１の基準ノード１８８に結合される。したがって、第１の期間Ｔ１の間、サンプリングキャパシタ１２０ａは入力信号１８１によって充電され、第２の期間Ｔ２の間、サンプリングキャパシタ１２０ｂは入力信号１８１によって充電される。各クロックサイクルＴｃｋの平均化非重複部分ＴＡＶＧ（本明細書では平均化期間）の間、平均化制御またはクロック信号１５６は制御スイッチ１２３ａ、１２３ｂ、１２４ａ、および１２４ｂを閉じる論理状態（ここではハイ）であり、他のすべてのスイッチは開いている。電荷がサンプリングキャパシタからフィルタ出力部１１３に移送されるためサンプリングキャパシタの電荷が平均化されるのは平均化期間ＴＡＶＧの間である。言い換えれば、平均化期間の間、サンプリングキャパシタ１２０ａ、１２０ｂは共通ノード１１２から接地に並列に結合され（基準ノード１８９が接地に結合される用途において）、演算増幅器１０３のフィードバックネットワークは増幅器入力ノード１０３ａと出力ノード１０３ｃとの間に結合された固定キャパシタ１０４を含む。
【００２５】
[0033]上述のノッチフィルタ１００は、所定の周波数を有する信号のフィルタ処理（すなわち、ノッチ機能性）を行うのに加えて、積分器特性または低域フィルタ特性を備えることができる。特に、基準ノード１８８および１８９が同じ基準電圧または異なる基準電圧である基準電圧に結合される場合、積分器特性がもたらされることになる。代替として、基準ノード１８９が演算増幅器１０３の出力ノード１１３に結合され、基準ノード１８８が基準電圧に結合される場合、低域フィルタ特性がもたらされることになる。
【００２６】
[0034]キャパシタ１２０ａ、１２０ｂ、および１０４の典型的なキャパシタ値は０．１から１ｐＦ程度である。本発明のキャパシタはスイッチトキャパシタで使用されるストレイ不感構成におけるように浮動状態であるので、本発明で使用されるサンプリングキャパシタ値は典型的な２段サンプリングおよび平均化回路のものよりも小さくすることができ、それにより面積の節約がもたらされる。
【００２７】
[0035]ノッチフィルタ１００の動作周波数またはノッチ周波数ｆｃｋは、サンプリングキャパシタの数で除算された有効サンプリング周波数によって決定される。有効サンプリング周波数は、フィルタ入力信号がサンプリングされるレートを表す。したがって、図１Ａの例示的クロック信号１５１、１５２は２／Ｔｃｋの有効サンプリング周波数を設定する。明らかになるであろうように、さらに多くのサンプルが各クロックサイクルの間に取得される実施形態では、有効サンプリングクロック周波数はより高いことになる。クロック周波数は、所与の用途でのフィルタの使用に基づいて不要な周波数成分を容認レベルまで低減するように選択される。典型的な動作周波数またはノッチフィルタ周波数、または用途によっては変調周波数は、２ｋＨｚから２ＭＨｚまでの範囲とすることができるが、これらの周波数はフィルタ回路の正確な用途に応じてより大きくまたはより小さくすることができる。例示的な一実施形態では、フィルタ１００の動作周波数は１００ｋＨｚから４００ｋＨｚ程度とすることができる。クロックサイクル当たり２つのサンプルのこの特定の実施形態では、有効サンプリング周波数は２００ｋＨｚから８００ｋＨｚ程度となることになる。ノッチフィルタ１００が変調周波数で周波数成分をフィルタ処理する用途では、最小ノッチ周波数は変調周波数によって制限されることがある。最大ノッチ周波数は、一般に、回路を構築するのに使用された製作技術によって決まる演算増幅器の利得帯域幅積によって制限される。
【００２８】
[0036]サンプリングおよび平均化のために使用されるスイッチおよびキャパシタに関連する整定時間は、異なるパルス幅の所要の期間（すなわち、クロック信号１５１２の期間Ｔ１、クロックサイクル１５２の期間Ｔ２、およびクロック信号１５６の期間ＴＡＶＧ）を決定する。高調波歪みおよび利得損失を最小にするために、スイッチの抵抗およびサンプリングキャパシタからの時定数は、クロックパルス幅内で、信号が９９．９％、または特定のフィルタの許容誤差限界に必要とされるだけのパーセントまで整定するような大きさに設定するべきである。クロックパルスの幅は、サンプリングキャパシタおよびスイッチが所与のフィルタ設計で大きさを設定された後、調整することができる。
【００２９】
[0037]別の実施形態では、スイッチトキャパシタフィードバックネットワーク１０６が固定キャパシタ１０４と並列に結合される。スイッチトキャパシタフィードバックネットワークは、第２のフィードバックキャパシタ、すなわち、共通ノード１１２と出力ノード１１３との間にスイッチ１６１および１６２を介して選択的に結合されるスイッチトフィードバックキャパシタ１６０を含む。特に、第２のフィードバックキャパシタ１６０の第１の端子１１６は第５のスイッチ１６１によって共通ノード１１２に選択的に結合され、第６のスイッチ１６２は第２のフィードバックキャパシタ１６０の第２の端子１１７を出力ノード１１３に選択的に結合する。第２のフィードバックキャパシタ１６０の第２の端子１１７は、さらに、第５の基準スイッチ１６３によって基準ノード１８８に選択的に結合され、第２のフィードバックキャパシタ１６０の第１の端子１１６は第６の基準スイッチ１６４によって基準ノード１８８に選択的に結合される。
【００３０】
[0038]第５および第６のスイッチ１６１および１６２は、平均化期間ＴＡＶＧの間、スイッチ１６１、１６２が共通ノード１１２と出力ノード１１３との間に第２のフィードバックキャパシタ１６０を結合するように平均化クロック信号１５６によって制御される。クロックサイクルの非重複部分（平均化期間に対して）の間、第２のフィードバックキャパシタ１６０は基準ノード１８８に結合され、これはスイッチトフィードバックキャパシタのリセット時間と呼ばれることがある。これは、第１および第２の期間Ｔ１およびＴ２の一方または両方の間第５および第６の基準スイッチ１６３、１６４を閉じることによって達成される。
【００３１】
[0039]さらなる別の実施形態では、他の３つの期間Ｔ１、Ｔ２、ＴＡＶＧのいずれとも重複しない期間ＴＲＥＳＥＴをもつ第４のクロック信号（図示せず）を使用して、第５および第６の基準スイッチによりスイッチトフィードバックキャパシタ１６０をリセットすることができる。そのような実施態様により、回路への遅延を増加させ、全体的帯域幅を小さくし、または回路の応答時間を増加させることができる。
【００３２】
[0040]この構成により、平均化期間ＴＡＶＣの間、増幅器１０３のフィードバックネットワークはキャパシタ１０４と１６０との並列組合せを含む。第２のフィードバックキャパシタ１６０を使用すると、スイッチトキャパシタが抵抗器として働くので、回路１００の利得は、第１のフィードバックキャパシタ１０４しかない場合に存在する単位利得の場合から変更することができるという利点がある。ノッチフィルタ１００の利得は、ｎ個のサンプリングキャパシタの場合に以下の式を使用して計算することができる。
【００３３】
「ＤＣ利得」＝（Ｃ１＋Ｃ２＋…＋Ｃｎ）／Ｃｓｆ  式（１）
ここで、（図１Ｂおよび１Ｄに関連して説明されるように、）Ｃ１はサンプリングキャパシタ１２０ａであり、Ｃ２はサンプリングキャパシタ１２０ｂであり、Ｃｎはｎ番目のサンプリングキャパシタであり、Ｃｓｆは第２のフィードバックキャパシタ１６０の値である。スイッチトフィードバックキャパシタ１６０がない場合には、Ｃｓｆの値はＣ１＋Ｃ２＋…＋Ｃｎで置き替えることができ、それはフィルタの単位利得を示す。
【００３４】
[0041]ノッチフィルタ１００のカットオフ周波数（−３ｄＢポイント）は以下の式によって定義することができる。
ノッチカットオフ周波数＝（ｆａｖｇＣｓｆ）/（２πＣ）          式（２）  
ここで、ｆａｖｇは回路の平均化周波数（すなわち、サンプリングされた電荷が平均化される周波数）であり、Ｃｓｆは第２のフィードバックキャパシタ１６０の値であり、Ｃは第１のフィードバックキャパシタ、すなわち固定フィードバックキャパシタ１０４の値である。クロックサイクル当たり１つの平均化期間ＴＡＶＧがある場合の図１および１Ａの実施形態では、平均化周波数ｆａｖｇは、動作周波数またはノッチ周波数ｆｃｋ（すなわち、ｆｃｋ＝１／Ｔｃｋ）と同等である。
【００３５】
[0042]図１および１Ａの実施形態では、平均化周波数ｆａｖｇはサンプリングキャパシタの数で除算された有効サンプリング周波数である。ｎ＝２のサンプリングキャパシタおよび２００ｋＨｚの有効サンプリング周波数の例示的な場合では、動作周波数またはノッチ周波数ｆｃｋ（すなわち、ｆｃｋ＝１／Ｔｃｋ）は２００ｋＨｚ／２、すなわち１００ｋＨｚとして計算することができる。２００ｋＨｚよりも大きいまたは小さい他の周波数値も回路１００の用途に応じて使用することができる。固定コンデンサ１０４だけがノード１１２と１１３との間に結合される場合には、式２のＣｓｆの値は単にｎ個のサンプリングキャパシタの和であり、図１の回路１００では、キャパシタ１２０ａおよび１２０ｂのキャパシタンス値の和である。
【００３６】
[0043]固定コンデンサ１０４だけがノード１１２と１１３との間に結合され、基準１８９が出力部１１３に結合される場合、ならびに第２のフィードバックキャパシタ１６０がノード１１２と１１３との間に結合され、基準ノード１８９が出力部１１３ではなく基準電位に結合される場合の両方の場合には、低域フィルタ（ＬＰＦ）特性が与えられ、いくつかの用途では有用であることがあり、低雑音が必要とされない場合平滑化フィルタの必要性をなくすことができる。低雑音出力が必要とされる場合、追加の平滑化フィルタがノード１１３のフィルタ１００の出力部の後にさらに必要とされることがある。
【００３７】
[0044]上記のように、および本発明のさらなる態様によれば、ノッチフィルタ１００のサンプリングおよび平均化部１０１は２つを超えるスイッチトキャパシタサンプリングネットワークを含むことができる。同様の参照番号が同様の要素を表す図１Ｂおよび１Ｃを参照すると、最も一般的に、図１のフィルタ１００で使用するための代替のサンプリングおよび平均化部１０１’（サンプリングおよび平均化の部分１０１の代わりの）はｎ個のスイッチトキャパシタサンプリングネットワーク１０２ａ〜１０２ｎを含み、各々はサンプリングキャパシタ１２０ａ〜ｎとそれらに関連するスイッチ１２１ａ〜ｎ、１２２ａ〜ｎ、１２３ａ〜ｎ、および１２４ａ〜ｎを含む。図１のフィルタ１００のサンプリングおよび平均化部１０１で使用するための代替のクロック発生器１０５’（クロック発生器１０５の代わりの）はフィルタ１００に所要のクロック信号を供給する。ｎ個のスイッチトキャパシタサンプリングネットワークの一般的な場合、ｎ＋１個のクロック信号がサンプリングおよび平均化部１０２ａ〜１０２ｎを有するノッチフィルタを動作させるのに必要であり、クロック信号のうちのｎ個は非重複期間の間ｎ個のサンプリングキャパシタの各々をサンプリングするのに当てられ、１つの非重複クロック信号（ｎ＋１）は平均化および電荷移送動作に当てられることは明らかであろう。
【００３８】
[0045]１つの特定の実施形態では、ｎ＝４である。動作中、クロックサイクルＴｃｋの第１の時間部分Ｔ１の間、第１のクロック信号１５１は制御スイッチ１２１ａ、１２２ａを閉じる論理状態であり、ここではハイである。したがって、期間Ｔ１の間、第１のサンプリングキャパシタ１２０ａは入力端子１１１および第１の基準ノード１８８に結合される。各クロックサイクルＴｃｋの第２の非重複部分Ｔ２の間、第２のクロック信号１５２は制御スイッチ１２１ｂ、１２２ｂを閉じる論理状態であり、ここではハイである。したがって、期間Ｔ２の間、第２のサンプリングキャパシタ１２０ｂは入力端子１１１および第１の基準ノード１８８に結合される。各クロックサイクルＴｃｋの第３の非重複部分Ｔ３の間、第３のクロック信号１５３は制御スイッチ１２１（ｎ−１）、１２２（ｎ−１）を閉じる論理状態であり、ここではハイである。したがって、期間Ｔ３の間、第３のサンプリングキャパシタ１２０（ｎ−１）は入力端子１１１および第１の基準ノード１８８に結合される。各クロックサイクルＴｃｋの第４の非重複部分Ｔ４の間、第４のクロック信号１５４は制御スイッチ１２１ｎ、１２２ｎを閉じる論理状態であり、ここではハイである。したがって、期間Ｔ４の間、第４のサンプリングキャパシタ１２０ｎは入力端子１１１および第１の基準ノード１８８に結合される。各クロックサイクルＴｃｋの平均化非重複部分ＴＡＶＧ（本明細書では平均化期間）の間、平均化制御信号１５６は制御スイッチ１２３ａ〜ｎ、１２４ａ〜ｎを閉じる論理状態であり、ここではハイである。図１に示されるように、電荷がサンプリングキャパシタからフィルタ出力部１１３に移送されるためサンプリングキャパシタ１２０ａ〜ｎの電荷が平均化されるのは平均化期間ＴＡＶＧの間である。
【００３９】
[0046]上述の説明から明らかであるように、スイッチはサンプル電荷を蓄積し、次に電荷を平均化し、フィルタ出力部に移送するように制御される。このスイッチ制御方式は「蓄積およびダンプ（ａｃｃｕｍｕｌａｔｅ  ａｎｄ  ｄｕｍｐ）」と呼ばれることがある。
【００４０】
[0047]移動平均実施形態は、代替として、クロックサイクル当たり少なくとも２つの平均化期間を使用することによって達成することができる。図１Ｄおよび１Ｅを参照すると、サンプリングおよび平均化部１０１の代わりに図１のフィルタ１００で使用するのに好適な代替のサンプリングおよび平均化部１０１’’は入力サンプルの移動平均をとることができる。図１Ｄの移動平均実施形態は、スイッチ１２１（ｎ−１）、１２１ｎ、１２２（ｎ−１）、１２２ｎ、１２３ａ〜ｎ、および１２４ａ〜ｎに結合されたクロック信号が図１Ｂの「蓄積およびダンプ」の実施形態と異なる。具体的には、スイッチ１２３ａ、１２３ｂ、１２４ａ、１２４ｂは、第１の平均化期間ＴＡＶＧ１を設定する第１の平均化クロック信号１５７によって制御され、スイッチ１２３（ｎ−１）、１２３ｎ、１２４（ｎ−１）、１２４ｎは第２の平均化期間ＴＡＶＧ２を設定する第２の平均化クロック信号１５８によって制御される。明らかになるであろうように、この実施形態では、複数のサンプリングキャパシタが入力信号を同時にサンプリングし（例えば、ここではキャパシタ１２０ａ、１２０（ｎ−１）が期間Ｔ１の間サンプリングする）、クロックサイクル当たり１つを超える平均化時間部分（ここでは、それぞれのクロック信号１５７、１５８によって設定された２つの平均化部分ＴＡＶＧ１およびＴＡＶＧ２）がある。
【００４１】
[0048]クロック発生器１０５’’はこの実施形態で必要とされるクロック信号を供給するために設けられる。スイッチトフィードバックキャパシタネットワーク１０６がノッチフィルタ１００のフィードバックループ内にある（それは必ずしも必要とは限らない）場合、スイッチ１６１および１６２をクロック信号１５７および１５８によって制御することができる。この構成により、２つの平均化動作が、図１Ｅに示されるような非重複方法ですべてのクロックサイクルＴｃｋの間（すなわち、期間ＴＡＶＧ１およびＴＡＶＧ２の間）行われる。
【００４２】
[0049]動作中、キャパシタ１２０ａおよび１２０ｎ−１は期間Ｔ１の間入力信号をサンプリングし、キャパシタ１２０ｂおよび１２０ｎは期間Ｔ２の間入力信号をサンプリングする。サンプリングキャパシタ１２０ａおよび１２０ｂからの電荷は、第１の非重複平均化期間ＴＡＶＧ１の間に平均化され、フィルタ出力部に移送される。第２の非重複平均化期間ＴＡＶＧ２の間に、サンプリングキャパシタ１２０（ｎ−１）および１２０ｎからの電荷は平均化され、フィルタ出力部に移送される。図１Ｄおよび１Ｅに示される４つのスイッチトサンプリングキャパシタネットワーク（すなわち、ｎ＝４）およびクロックサイクルＴｃｋ当たり２つの平均化期間ＴＡＶＧ１およびＴＡＶＧ２の場合には、平均化周波数ｆａｖｇはクロック周波数ｆｃｋの２倍、すなわち２ｆｃｋであり、その結果、サンプリングされた電荷は各クロックサイクルの間に２回平均化される。したがって、動作周波数ｆｃｋは図１Ａ、１Ｃ、および１Ｅと同じとすることができるが、図１Ｅでの上述の式２のノッチカットオフ周波数は図１Ａまたは１Ｃの実施形態のノッチカットオフ周波数の２倍である。これは、図１Ｅの場合には期間Ｔｃｋ当たり２つの平均化期間ＴＡＶＧ１およびＴＡＶＧ２があるので図１Ａおよび１Ｃと比較するとき図１Ｅでは平均化周波数ｆａｖｇが２倍になることに由来する。移動平均すると、Ｔｃｋのより大きい部分にわたって入力が平均化されることになり、これは、入力部１１１からフィルタの出力部１１３への高周波数成分の増加を引き起こすが、スイッチトキャパシタ回路の追加、したがって必ずしも望ましくない可能性があるダイ面積の増加が必要とされない。
【００４３】
[0050]本発明のさらなる態様によれば、差動の実施態様のノッチフィルタ２００が、同様の要素が同じ参照番号を有する図２に示される。そのような実施態様は、前に説明されたシングルエンド形の実施態様よりも磁気センサ回路に好適である可能性がある。回路２００の差動サンプリングおよび平均化部２０１は、第１の差動サンプリングキャパシタ２２０ａおよび関連するスイッチ２２１ａ、２２２ａ、２２３ａ、および２２４ａを含む第１のスイッチトキャパシタサンプリングネットワーク２０２ａと、第２の差動サンプリングキャパシタ２２０ｂおよび関連するスイッチ２２１ｂ、２２２ｂ、２２３ｂ、および２２４ｂを含む第２のスイッチトキャパシタ部分２０２ｂとを含む。第１の差動サンプリングキャパシタ２２０ａは、第１の差動サンプリングキャパシタを差動入力端子２１１に選択的に結合するための第１の差動スイッチ２２１ａに結合された第１の端子２１４ａと、第１の差動サンプリングキャパシタを差動共通ノード２１２に選択的に結合するための第２の差動スイッチ２２３ａに結合された第２の端子２１５ａとを有する。第１の差動サンプリングキャパシタ２２０ａの第２の端子２１５ａは、さらに、第１の差動基準スイッチ２２２ａによって第１の差動基準ノード２８８に選択的に結合される。実施形態によっては、第１の差動基準ノード２８８は、そうする必要はないが基準ノード２９０と同じ電位とすることができる第１の基準ノード１８８と同じ電位である。第１の差動サンプリングキャパシタ２２０ａの第１の端子２１４ａは、第２の差動基準スイッチ２２４ａによって第２の差動基準ノード２８９（実施形態によっては、ノード１８９と同じ電位である）に選択的に結合される。
【００４４】
[0051]第２の差動サンプリングキャパシタ２２０ｂは、第２の差動サンプリングキャパシタを差動入力端子２１１に選択的に結合するための第３の差動スイッチ２２１ｂに結合された第１の端子２１４ｂと、第２の差動サンプリングキャパシタ２２０ｂを差動共通ノード２１２に選択的に結合するための第４の差動スイッチ２２３ｂに結合された第２の端子２１５ｂとを有する。第２の差動サンプリングキャパシタ２２０ｂの第２の端子２１５ｂは、さらに、第３の差動基準スイッチ２２２ｂによって第１の差動基準ノード２８８に選択的に結合される。第２の差動サンプリングキャパシタ２２０ｂの第１の端子２１４ｂは、第４の差動基準スイッチ２２４ｂによって第２の差動基準ノード２８９に選択的に結合される。実施形態によっては、第２の差動基準ノード２８９は、基準ノード２９０と同じ電位とすることができる基準ノード２８８と同じ電位とすることができる。基準ノード２８８および２８９はノード１８８および１８９と同じ電位とすることもできる。
【００４５】
[0052]差動ノッチフィルタ２００は、共通ノード１１２に結合された負の入力端子（第１の入力端子）２０３ａおよび差動共通ノード２１２に結合された正の入力端子（第２の入力端子）２０３ｂ、正の出力ノード１１３に結合された正の出力端子（第１の出力端子）２０３ｃ、負の出力ノード２１３に結合された負の出力端子（第２の出力端子）２０３ｄ、ならびに実施形態によっては基準電圧または接地とすることができる基準ノード２９０に結合された基準端子２０３ｅを有する演算増幅器２０３を含む。
【００４６】
[0053]第１の差動フィードバックキャパシタ２０４、ここでは固定フィードバックキャパシタは、負の差動出力端子２１３と差動共通ノード２１２との間に結合される。
[0054]フィルタは、様々なスイッチを制御するためのクロック信号を供給するように構成されたクロック発生器１０５をさらに含む。回路２００は、第１および第２の期間の間両方の対のサンプリングキャパシタおよび差動サンプリングキャパシタを充電することによって動作する。シングルエンド形回路部分１０１、１０４、および１０６の動作は上述のとおりである。サンプリングキャパシタおよび差動サンプリングキャパシタからの電荷は、それぞれ、平均化非重複期間の間フィードバックキャパシタおよび差動フィードバックキャパシタに移送される。例示的クロック信号１５１、１５２、１５６が図１Ａに示されている。
【００４７】
[0055]各クロックサイクルの第１の部分Ｔ１の間、第１のクロック信号１５１は制御差動スイッチ２２１ａ、２２２ａを閉じる論理状態であり、ここではハイである。したがって、期間Ｔ１の間、第１の差動サンプリングキャパシタ２２０ａは差動入力端子２１１および第１の差動基準ノード２８８に結合される。各クロックサイクルの第２の非重複時間部分Ｔ２の間、第２のクロック信号１５２は制御差動スイッチ２２１ｂ、２２２ｂを閉じる論理状態であり、ここではハイである。第２の差動サンプリングキャパシタ２２０ｂは差動入力端子２１１および第１の差動基準ノード２８８に結合される。したがって、第１の時間部分Ｔ１の間、差動サンプリングキャパシタ２２０ａは入力信号１８１によって充電され、第２の期間Ｔ２の間、差動サンプリングキャパシタ２２０ｂは入力信号１８１によって充電される。各クロックサイクルＴｃｋの第３の非重複時間部分ＴＡＶＧの間、平均化制御信号１５６は制御差動スイッチ２２３ａ、２２４ａ、２２３ｂ、および２２４ｂを閉じるハイの論理状態である。電荷が、それぞれサンプリングキャパシタ１２０ａ、１２０ｂからフィードバックキャパシタ１０４に、および差動サンプリングキャパシタ２２０ａ、２２０ｂから差動フィードバックキャパシタ２０４に移送されるためサンプリングキャパシタおよび差動サンプリングキャパシタの電荷が平均化されるのは平均化期間ＴＡＶＧの間である。言い換えれば、上で説明されたサンプリングキャパシタ１２０ａ、１２０ｂの場合と同様に、差動サンプリングキャパシタ２２０ａ、２２０ｂは差動共通ノード２１２から基準電圧に並列に結合され、差動演算増幅器２０３のフィードバックネットワークは、差動増幅器入力部２０３ｂと差動出力部２０３ｄとの間に結合された差動固定キャパシタ２０４を含む。この実施形態では、フィルタは、基準ノード２８９が基準電圧に結合される場合、積分器特性を備える。基準ノード２８９が演算増幅器のノード２０３ｄにおいて差動出力ノード２１３に接続される場合には、低域フィルタの実施形態が実現される。
【００４８】
[0056]別の実施形態では、差動スイッチトフィードバックキャパシタネットワーク２０６は差動フィードバックキャパシタ２０４と並列に結合される。差動スイッチトキャパシタフィードバックネットワーク２０６は、第２の差動フィードバックキャパシタ２６０、すなわちスイッチト差動フィードバックキャパシタと、それに関連するスイッチ２６１、２６２、２６３、および２６４を有する。第２の差動フィードバックキャパシタ２０６は差動共通ノード２１２と負の差動出力ノード２１３との間にスイッチ２６１、２６２を介して選択的に結合される。特に、第２の差動フィードバックキャパシタ２６０の第１の端子２１６は第５の差動スイッチ２６１によって差動共通ノード２１２に選択的に結合され、第６の差動スイッチ２６２は第２の差動フィードバックキャパシタ２６０の第２の端子２１７を負の差動出力ノード２１３に選択的に結合する。第２の差動フィードバックキャパシタ２６０の第２の端子２１７は、さらに、第５の差動基準スイッチ２６３によって基準ノード２８８に選択的に結合され、第２の差動フィードバックキャパシタ２６０の第１の端子２１６は第６の差動基準スイッチ２６４によってノード２８８に選択的に結合される。
【００４９】
[0057]第５および第６の差動スイッチ２６１および２６２は、平均化期間ＴＡＶＧの間、スイッチ２６１、２６２が共通ノード２１２と出力ノード２１３との間に第２のフィードバックキャパシタ２６０を結合するように平均化クロック信号１５６によって制御される。クロックサイクルの非重複部分（平均化期間に対して）の間、第２の差動フィードバックキャパシタ２６０は基準ノード２８８に結合され、これは第２の差動フィードバックキャパシタ２６０のリセット時間と呼ばれることがある。これは、第１および第２のクロック期間Ｔ１およびＴ２の一方または両方の間、第５の差動基準スイッチ２６３および第６の差動基準スイッチ２６４を閉じることによって達成される。したがって、期間ＴＡＶＧの間、増幅器２０３のフィードバックネットワークは、出力部２０３ｄと入力部２０３ｂとの間にキャパシタ２０４および２６０の並列組合せを含み、増幅器の出力部２０３ｃと入力部２０３ａとの間にキャパシタ１０４および１６０の並列組合せをさらに含む。
【００５０】
[0058]さらなる別の実施形態では、平均化期間と重複しないが、第１および第２の期間と少なくとも部分的に重複することがある第４の期間ＴＲＥＳＥＴをさらに使用して、スイッチトフィードバックキャパシタ１６０および２６０をリセットすることができる。
【００５１】
[0059]差動回路のＤＣ利得およびカットオフ周波数は、シングルエンド形の場合に関連して上述されたように計算することができる。上述のシングルエンド形の場合について説明されたように、第２の差動フィードバックキャパシタ２６０がノード２１２と２１３との間に結合され、基準ノード２８９が出力部２１３ではなく基準電位に結合される場合、低域フィルタ（ＬＰＦ）特性が与えられる。
【００５２】
[0060]差動ノッチフィルタの実施形態が、各入力端子１１１、２１１に結合された２つのスイッチトキャパシタサンプリングネットワークを有するように示されているが、他の数のスイッチトキャパシタサンプリングネットワークが使用されてもよいことが当業者なら理解されよう。さらに、差動ノッチフィルタ２００は上述のように「蓄積およびダンプ」または移動平均サンプリング方式を実施することができる。
【００５３】
[0061]周知のように、限定はしないが、例えば、平面型ホール素子および縦型ホール素子を含むホール効果素子を含む様々なタイプの磁界感知素子がある。ホール効果素子は磁界に比例した出力電圧を生成する。
【００５４】
[0062]磁界センサ、すなわち、磁界感知素子を使用する回路は、限定はしないが、電流搬送導体で搬送される電流によって生成された磁界を感知する電流センサ、磁界の強度に比例したアナログまたはデジタル出力を生成する線形磁気センサ、強磁性物体の接近を感知するマグネチックスイッチ、強磁性物、例えばリング磁石の磁区の通過を感知する回転検出器、および磁界の磁界密度を感知する磁界センサを含む様々な用途で使用される。
【００５５】
[0063]ホール効果素子を含む多くのトランスデューサは、限定はしないが、ホール効果素子からの出力信号のＤＣオフセットを含む様々な要因によって精度が制限される傾向がある。ＤＣオフセットがあると、ホール効果素子、または磁気抵抗素子などの他の磁界は、ゼロ磁界の状態で非ゼロ磁界を示す出力信号を生成する。特に、感知される磁界が小さい場合、オフセットは実質的な誤差をもたらすことがある。
【００５６】
[0064]様々な技法、例えば、各々が本発明の譲受人に譲渡され、各々は参照によりその全体が本明細書に組み込まれる１９９７年４月１５日に発行された「Ｃｈｏｐｐｅｄ  Ｈａｌｌ  Ｓｅｎｓｏｒ  ｗｉｔｈ  Ｓｙｎｃｈｒｏｎｏｕｓｌｙ  Ｃｈｏｐｐｅｄ  Ｓａｍｐｌｅ  ａｎｄ  Ｈｏｌｄ  Ｃｉｒｃｕｉｔ（同期的にチョップされるサンプルホールド回路を備えたチョップトホールセンサ）」という名称の米国特許第５，６２１，３１９号に記載されている技法、２００８年９月１６日に発行された「Ｃｈｏｐｐｅｄ  Ｈａｌｌ  Ｅｆｆｅｃｔ  Ｓｅｎｓｏｒ（チョップトホール効果センサ）」という名称の米国特許第７，４２５，８２１号に記載されている技法、２００８年４月２９日に出願された「Ｃｈｏｐｐｅｒ−Ｓｔａｂｉｌｉｚｅｄ  Ａｍｐｌｉｆｉｅｒ  ａｎｄ  Ｍａｇｎｅｔｉｃ  Ｆｉｅｌｄ  Ｓｅｎｓｏｒ（チョッパ安定化増幅器および磁界センサ）」という名称の米国特許出願第１２／１１１，５５４号に記載されている技法が、磁界感知素子に関連するＤＣオフセットを低減するために使用される。
【００５７】
[0065]チョップトホール効果センサの性能を改善するのに、ｓｉｎｃノッチフィルタが、例えば米国特許第７，４２５，８２１号に説明されているように有用となり得る。本発明のノッチフィルタは、従来のそのようなフィルタと比べてサイズを低減することができるので特に望ましい。サイズの低減は、キャパシタ電荷を同時に平均化および移送する（それによって、バッファ段の必要性をなくしている）ことに由来しており、さらに、おそらくは、説明されたノッチフィルタで行われる低域通過フィルタ処理が十分である用途では平滑化フィルタを除去することに由来する。
【００５８】
[0066]次に、図３および３Ａを参照すると、チョップトホール効果センサ３００は差動ノッチフィルタ２００（図２）およびホールプレート回路３０１を含む。ここでホール素子として示されているトランスデューサ３０３は、限定はしないが、平面型ホール素子または縦型ホール素子を含むことができる。代替として、ホール素子は、磁気抵抗素子（例えば、限定はしないが、異方性磁気抵抗（ＡＭＲ）素子、巨大磁気抵抗（ＧＭＲ）素子、トンネル磁気抵抗素子（ＴＭＲ）を含む）、または一般的なトランスデューサ（例えば、加速度計、流れセンサ、または圧力センサ）で置き替えることができる。ホール素子３０３は感知した磁界に応じて変化する出力３１３を有し、ホール変調回路３０５は出力３１３に応答し、出力部３１５で変調回路出力信号を供給する。ホール素子３０３およびホール変調回路３０５は結合されて、スイッチトホールプレート３０６を形成する。変調回路出力信号３１５は増幅器段３０７の入力部に結合される。実施形態によっては、増幅器出力３１７と入力１１１および２１１との間で差動ノッチフィルタ２００にアンチエイリアシングフィルタ３０９を結合することができる。アンチエイリアシングフィルタ３０９は、ノッチフィルタが雑音信号に対するナイキスト基準を確実に満たすように変調周波数よりも上の周波数成分を除去する。ノッチ周波数またはノッチフィルタ２００の動作周波数は変調オフセット信号成分（リプル）を除去するように選択され、したがって、ノッチフィルタに達したときにオフセット信号成分が変調されている変調周波数に同調される。
【００５９】
[0067]別の実施形態では、４相チョッパホール効果回路を実装することができる。この場合、上述の図１Ｂに関連して説明されたように、各サンプリングネットワーク１０１および２０１に４つのスイッチトキャパシタサンプリングネットワークがあることになる。
【００６０】
[0068]本明細書で引用された参考文献はすべて参照によりそれらの全体が本明細書に組み込まれる。
[0069]本発明の好ましい実施形態を説明したが、その概念を組み込む他の実施形態が使用されてもよいことは当業者にはここで明らかであろう。したがって、これらの実施形態は開示された実施形態に限定されるべきではなく、むしろ添付の特許請求の範囲の趣旨および範囲よってのみ限定されるべきであると思われる。
【図１】
0005548261.tif 000002
【図１Ａ】
0005548261.tif 000003
【図１Ｂ】
0005548261.tif 000004
【図１Ｃ】
0005548261.tif 000005
【図１Ｄ】
0005548261.tif 000006
【図１Ｅ】
0005548261.tif 000007
【図２】
0005548261.tif 000008
【図３】
0005548261.tif 000009
【図３Ａ】
0005548261.tif 000010