(57)【特許請求の範囲】
【請求項１】
読出し構造体と、
前記読み出し構造体の近傍に設けられた書込み構造体と
を具備し、
前記読み出し構造体は、
磁化方向が変化する第１のフリー層と、
磁化方向が固定された磁化固定層と、
前記第１のフリー層及び前記磁化固定層の両方の膜厚方向において、前記第１のフリー層と前記磁化固定層との間に設けられたトンネル絶縁層と
を備え、
前記書込み構造体は、
磁化方向が変化する第２のフリー層を備え、
前記第２のフリー層は、
前記第２のフリー層の膜の上面に設けられ、第１方向に磁化が固定された第１の磁化固定領域と、
前記膜の下面に設けられ、第２方向に磁化方向が固定された第２の磁化固定領域と
を含み、
前記膜の膜面方向に磁壁が存在し、
前記読出し構造体は、前記第１のフリー層または前記磁化固定層が前記書込み構造体の前記第１の磁化固定領域に対向するように、前記書込み構造体の前記膜面に垂直な方向に配置されており、
前記第１のフリー層と前記第２のフリー層とは静磁結合している
磁気抵抗記憶素子。
【請求項２】
請求項１に記載の磁気抵抗記憶素子において、
前記第１方向と前記第２方向とは互いにほぼ逆向きである
磁気抵抗記憶素子。
【請求項３】
請求項１又は２に記載の磁気抵抗記憶素子において、
前記書込み構造体は、
前記第１の磁化固定領域に電気的に接続された第３の電極と、
前記第２の磁化固定領域に電気的に接続された第４の電極とを更に備え、
前記第３の電極と前記第４の電極の間に流される電流により前記膜面に垂直な方向に移動する前記磁壁の当該移動の向きで書き込むデータを制御する
磁気抵抗記憶素子。
【請求項４】
請求項３に記載の磁気抵抗記憶素子において、
前記読出し構造体は、
前記第１のフリー層に電気的に接続された第１の電極と、
前記磁化固定層に電気的に接続された第２の電極とを更に備え、
前記第１の電極と前記第２の電極との間の抵抗に相関がある特性値を評価することでデータの読出しを行う
磁気抵抗記憶素子。
【請求項５】
請求項１乃至４のいずれか一項に記載の磁気抵抗記憶素子において、
前記第１方向及び前記第２方向が前記第２のフリー層の容易軸方向とほぼ一致する
磁気抵抗記憶素子。
【請求項６】
請求項１乃至５のいずれか一項に記載の磁気抵抗記憶素子において、
前記第１のフリー層の容易軸方向と前記第２のフリー層の容易軸方向とがほぼ同方向である
磁気抵抗記憶素子。
【請求項７】
請求項１乃至５のいずれか一項に記載の磁気抵抗記憶素子において、
前記第１のフリー層の容易軸方向と前記第２のフリー層の容易軸方向とがほぼ直交方向である
磁気抵抗記憶素子。
【請求項８】
請求項１乃至７のいずれか一項に記載の磁気抵抗記憶素子において、
前記書込み構造体は、前記第１の磁化固定領域及び前記第２の磁化固定領域の少なくとも一方に隣接して設けられ、当該隣接した部分の磁化方向を固定する磁化固定部を更に備える
磁気抵抗記憶素子。
【請求項９】
複数の磁気抵抗記憶素子と、
前記複数の磁気抵抗記憶素子を駆動する周辺回路と
を具備し、
前記複数の磁気抵抗記憶素子の各々は、請求項１乃至８のいずれか一項に記載されている磁気抵抗記憶素子である
磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗記憶素子及び磁気ランダムアクセスメモリ（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に関する。
【背景技術】
【０００２】
ＭＲＡＭは、高集積・高速動作の観点から有望な不揮発性メモリである。ＭＲＡＭにおいては、ＴＭＲ（Ｔｕｎｎｅｌ  ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果などの「磁気抵抗効果」を示す磁気抵抗素子が利用される。その磁気抵抗素子には、例えばトンネルバリア層が２層の強磁性体層で挟まれた磁気トンネル接合（ＭＴＪ；  Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）が形成される。その２層の強磁性体層は、磁化の向きが固定されたピン層（磁化固定層）と、磁化の向きが反転可能なフリー層（磁化自由層）から構成される（非特許文献１参照）。
【０００３】
ピン層とフリー層の磁化の向きが“反平行”である場合のＭＴＪの抵抗値（Ｒ＋ΔＲ）は、磁気抵抗効果により、それらが“平行”である場合の抵抗値（Ｒ）よりも大きくなることが知られている。ＭＲＡＭは、このＭＴＪを有する磁気抵抗素子をメモリセルとして用い、その抵抗値の変化を利用することによってデータを不揮発的に記憶する。メモリセルに対するデータの書込みは、フリー層の磁化の向きを反転させることによって行われる。
【０００４】
ＭＲＡＭに対するデータの書込み方法として、従来、アステロイド方式が知られている（非特許文献２参照）。図１は、ＴＭＲを不揮発性メモリの記憶素子として用いた一例を示す斜視図である。本例ではアレイ状に配置されたＴＭＲ５０５の上下に、交差する１対の配線Ｂ、Ｄが設置される。ＴＭＲ５０５のフリー層は上部配線５０６と接続されている。ＴＭＲ５０５の反強磁性体層は第３の配線５０７を介して下層に形成されたトランジスタ５０８のドレインに接続されている。２つの配線Ｂ、Ｄに電流を流すことで交点近傍に合成磁場を発生し、電流の方向によりフリー層の磁化方向を設定する。これによりＴＭＲ５０５の抵抗値を変化させることができる。データの読出しは、読み出すＴＭＲ５０５に接続されたトランジスタ５０８を配線Ｗによりオン状態にして、配線ＢよりＴＭＲ５０５に電圧を印加し、流れる電流でＴＭＲの抵抗値を評価することで行う。アステロイド方式によれば、メモリセルサイズにほぼ反比例して、フリー層の磁化を反転させるために必要な反転磁界が大きくなる。つまり、メモリセルが微細化されるにつれて、書込み電流が増加する傾向にある。
【０００５】
微細化に伴う書込み電流の増加を抑制することができる書込み方式として、「スピン注入方式（例えば、非特許文献３参照）」が提案されている。スピン注入（ｓｐｉｎ  ｔｒａｎｓｆｅｒ）方式によれば、強磁性導体にスピン偏極電流（ｓｐｉｎ−ｐｏｌａｒｉｚｅｄ  ｃｕｒｒｅｎｔ）が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、「スピン注入磁化反転：Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｍａｇｎｅｔｉｚａｔｉｏｎ  Ｓｗｉｔｃｈｉｎｇ」と参照される）。スピン注入磁化反転の概略を、図２を参照して説明する。
【０００６】
図２は、スピン注入磁化反転方式を用いた磁気抵抗素子の書込み方法を示す断面図である。磁気抵抗素子は、フリー層６０１と、ピン層６０３と、トンネルバリア層６０２とを備えている。トンネルバリア層６０２は、フリー層６０１とピン層６０３に挟まれた非磁性層である。ここで、磁化の向きが固定されたピン層６０３は、フリー層６０１よりも厚くなるように形成されており、スピン偏極電流を作る機構（スピンフィルター）としての役割を果たす。フリー層６０１とピン層６０３の磁化の向きが平行である状態は、データ“０”に対応付けられ、それらが反平行である状態は、データ“１”に対応付けられている。
【０００７】
図２に示されるスピン注入磁化反転は、ＣＰＰ（Ｃｕｒｒｅｎｔ  Ｐｅｒｐｅｎｄｉｃｕｌａｒ  ｔｏ  Ｐｌａｎｅ）方式により実現され、書込み電流は膜面に垂直に注入される。具体的には、データ“０”からデータ“１”への遷移時、電流はピン層６０３からフリー層６０１へ流れる。この場合、スピンフィルターとしてのピン層６０３と同じスピン状態を有する電子が、フリー層６０１からピン層６０３に移動する。そして、スピントランスファー（スピン角運動量の授受）効果により、フリー層６０１の磁化が反転する。一方、データ“１”からデータ“０”への遷移時、電流の方向は逆転し、電流はフリー層６０１からピン層６０３へ流れる。この場合、スピンフィルターとしてのピン層６０３と同じスピン状態を有する電子が、ピン層６０３からフリー層６０１に移動する。スピントランスファー効果により、フリー層６０１の磁化が反転する。このように、スピン注入磁化反転では、スピン電子の移動によりデータの書込みが行われる。膜面に垂直に注入されるスピン偏極電流の方向により、フリー層６０１の磁化の向きを規定することが可能である。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ｒ．Ｓｃｈｅｕｅｒｌｅｉｎ  ｅｔ  ａｌ．，“Ａ  １０ｎｓ  Ｒｅａｄ  ａｎｄ  Ｗｒｉｔｅ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ａｒｒａｙ  Ｕｓｉｎｇ  ａ  Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ  ａｎｄ  ＦＥＴ  Ｓｗｉｔｃｈ  ｉｎ  ｅａｃｈ  Ｃｅｌｌ”，２０００  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，ＤＩＧＥＳＴ  ＯＦ  ＴＥＣＨＮＩＣＡＬ  ＰＡＰＥＲＳ，ｐｐ．１２８−１２９．
【非特許文献２】Ｍ．Ｄｕｒｌａｍ  ｅｔ  ａｌ．，“Ｎｏｎｖｏｌａｔｉｌｅ  ＲＡＭ  ｂａｓｅｄ  ｏｎ  Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ  Ｅｌｅｍｅｎｔｓ”，２０００  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，ＤＩＧＥＳＴ  ＯＦ  ＴＥＣＨＮＩＣＡＬ  ＰＡＰＥＲＳ，ｐｐ．１３０−１３１．
【非特許文献３】Ｙａｇａｍｉ  ａｎｄ  Ｓｕｚｕｋｉ，Ｒｅｓｅａｒｃｈ  Ｔｒｅｎｄｓ  ｉｎ  Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｍａｇｎｅｔｉｚ  ａｔｉｏｎ  Ｓｗｉｔｃｈｉｎｇ（スピン注入磁化反転の研究動向），日本応用磁気学会誌，Ｖｏｌ．２８，Ｎｏ．９，２００４．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
前述のスピン注入磁化反転方式はアステロイド方式に比べ低電流で書込みが可能である。しかしながら、トンネルバリア層６０２に書込み電流を流すため、トンネルバリア膜の劣化が進みやすく、信頼性の確保が困難という問題があった。
【００１０】
従って、本発明の目的は、書込み電流を低減しつつ、信頼性の高い磁気抵抗記憶素子及び磁気ランダムアクセスメモリを提供することにある。
【課題を解決するための手段】
【００１１】
以下に、発明を実施するための形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
上記課題を解決するために、本発明の磁気抵抗記憶素子は、読出し構造体と、読み出し構造体の近傍に設けられた書込み構造体とを具備する。読み出し構造体は、磁化方向が変化する第１のフリー層と、磁化方向が固定された磁化固定層と、第１のフリー層と磁化固定層との間に設けられたトンネル絶縁層とを備える。書込み構造体は、磁化方向が変化する第２のフリー層を備える。第２のフリー層は、第２のフリー層の膜の上面に設けられ、第１方向に磁化が固定された第１の磁化固定領域と、膜の下面に設けられ、第２方向に磁化方向が固定された第２の磁化固定領域とを含む。膜の膜面方向に磁壁が存在する。第１のフリー層と第２のフリー層とは静磁結合している。
【００１３】
また、本発明の磁気ランダムアクセスメモリは、複数の磁気抵抗記憶素子と、複数の磁気抵抗記憶素子を駆動する周辺回路とを具備する。複数の磁気抵抗記憶素子の各々は、上記段落に記載されている磁気抵抗記憶素である。
【発明の効果】
【００１４】
本発明により、書込み電流を低減しつつ、信頼性の高い磁気抵抗記憶素子及び磁気ランダムアクセスメモリを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、磁気抵抗素子を不揮発性メモリの記憶素子として用いた一例を示す斜視図である。
【図２】図２は、スピン注入磁化反転方式を用いた磁気抵抗素子の書込み方法を示す断面図である。
【図３】図３は、本発明の第１の実施の形態に係る磁気抵抗記憶素子の主要部の構成を示す断面図である。
【図４】図４は、本発明の実施の形態に係るＭＲＡＭの構成の一例を示す概略回路図である。
【図５】図５は、本発明の第２の実施の形態に係る磁気抵抗記憶素子の主要部の構成を示す断面図である。
【図６】図６は、本発明の第２の実施の形態に係るＭＲＡＭの構成の一例を示す概略回路図である。
【図７】図７は、本発明の第１実施例に係る磁気抵抗記憶素子の構成を示す断面図である。
【図８Ａ】図８Ａは、本発明の第１実施例に係る磁気抵抗記憶素子の構成例を示す概略平面図である。
【図８Ｂ】図８Ｂは、本発明の第１実施例に係る磁気抵抗記憶素子の構成例を示す概略平面図である。
【図８Ｃ】図８Ｃは、本発明の第１実施例に係る磁気抵抗記憶素子の構成例を示す概略平面図である。
【図９Ａ】図９Ａは、本発明の第１実施例に係る書込み構造体の他の例を示す概略断面図である。
【図９Ｂ】図９Ｂは、本発明の第１実施例に係る書込み構造体の他の例を示す概略断面図である。
【図１０Ａ】図１０Ａは、本発明の第１実施例に係る読出し構造体の他の例を示す概略断面図である。
【図１０Ｂ】図１０Ｂは、本発明の第１実施例に係る読出し構造体の他の例を示す概略断面図である。
【図１０Ｃ】図１０Ｃは、本発明の第１実施例に係る読出し構造体の他の例を示す概略断面図である。
【図１０Ｄ】図１０Ｄは、本発明の第１実施例に係る読出し構造体の他の例を示す概略断面図である。
【図１０Ｅ】図１０Ｅは、本発明の第１実施例に係る読出し構造体の他の例を示す概略断面図である。
【図１１】図１１は、本発明の第２実施例に係る磁気抵抗記憶素子の構成を示す断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の磁気抵抗記憶素子及び磁気ランダムアクセスメモリの実施の形態に関して、添付図面を参照して説明する。
【００１７】
（第１の実施の形態）
本発明の第１の実施の形態に係る磁気抵抗記憶素子及び磁気ランダムアクセスメモリについて説明する。まず、本発明の第１の実施の形態に係る磁気抵抗記憶素子の構成について説明する。図３は、本発明の第１の実施の形態に係る磁気抵抗記憶素子の主要部の構成を示す断面図である。本実施の形態に係る磁気ランダムアクセスメモリ（磁気抵抗記憶装置）は、複数の磁気抵抗記憶素子を具備している。各磁気抵抗記憶素子は、図３に示されるように、読出し構造体２１と、書込み構造体２２とを備えている。読出し構造体２１と書込み構造体２２とは、互いに、磁性体の成膜面に対し垂直な方向（図中、Ｚ方向）に位置している。
【００１８】
読出し構造体２１は、第１のフリー層１と、トンネル絶縁層２と、磁化固定層３とを有している。第１のフリー層１は、データにより磁化状態が変化する磁性層である。トンネル絶縁層２は、絶縁層である。磁化固定層３は、磁化方向を一方向に固定された磁性層である。読出し構造体２１の第１のフリー層１及び磁化固定層３には、それぞれ第１の電極５及び第２の電極６が電気的に接続されている。
【００１９】
書込み構造体２２は、第２のフリー層４を有している。第２のフリー層４は、内部の磁化状態がデータにより変化する磁性層である。第２のフリー層４の成膜面に対して上面及び下面には、それぞれ第３の電極７及び第４の電極８が電気的に接続されている。第２のフリー層４は、上面及び下面に、それぞれ第１の磁化固定領域９及び第２の磁化固定領域１０を有している。第１の磁化固定領域９及び第２の磁化固定領域１０の磁化方向は、磁化容易軸にほぼ沿い、互いにほぼ逆向きになるよう固定されている。
【００２０】
書込み構造体２２は、第１の磁化固定領域９及び第２の磁化固定領域１０との間に、磁壁移動領域１１を有している。第１の磁化固定領域９及び第２の磁化固定領域１０のいずれかと磁壁移動領域１１との間に磁壁が存在する。磁壁は、後述される書込み動作により、磁壁移動領域１１の内部を、第１の磁化固定領域９側、又は、第２の磁化固定領域１０側へ移動する。
【００２１】
また、第１の磁化固定領域９、第２の磁化固定領域１０、及び磁壁移動領域１１は、全て同じ材料で形成されていても良い。あるいは、第１の磁化固定領域９、第２の磁化固定領域１０、及び磁壁移動領域１１のうちの少なくとも一つが異なる材料で形成されていても良い。
【００２２】
また、第２のフリー層４は、磁性体の成膜面に対し垂直な方向（図中、Ｚ方向）の長さが、磁性体の成膜面の方向（図中、Ｘ方向、又はＹ方向）の長さと比較して長いことが好ましい。これにより、第２のフリー層４の上面及び下面に、互いに磁化方向が異なる第１の磁化固定領域９及び第２の磁化固定領域１０を形成しやすくなるからである。
【００２３】
第１のフリー層１と第２のフリー層４とは静磁結合しており（図中、矢印Ｃ１で表示）、第２のフリー層４の磁化方向が変化すると第１のフリー層１の磁化方向も相当する方向に変化する。
【００２４】
第１のフリー層１及び第２のフリー層４に用いる磁性体は、成膜面内に容易軸を有する磁性体や、成膜面と垂直に容易軸を有する磁性体、およびその組み合わせが可能である。それぞれの磁性体も、複数の磁性体の積層膜や、複数の磁性体と上下の磁性体を強磁性結合、もしくは反強磁性結合する非磁性体層との積層膜でもよい。また、成膜面内に容易軸を有する磁性体と成膜面と垂直に容易軸を有する磁性体を積層して異方性強度を制御することも可能である。読出し構造体２１の中心と書込み構造体２２の中心とは膜面方向に対して一致していても、ずれていてもよい。読出し構造体２１と書込み構造体２２とは、図３と逆の順序で積層されていても良い。読出し構造体２１の積層順序は図３の逆でもよい。
【００２５】
また、図３において、読出し構造体２１と書込み構造体２２とは、互いに、磁性体の成膜面に対し垂直な方向（図中、Ｚ方向）に位置している。ただし、第１のフリー層１と第２のフリー層４とが静磁結合可能であれば、読出し構造体２１と書込み構造体２２とは、そのＺ方向の位置からＸＹ面内方向に互いに多少ずれた位置であっても良い。
【００２６】
次に、本発明の第１の実施の形態に係る磁気抵抗記憶素子の書込み動作について説明する。データの書込みは、書込み構造体２２の第３の電極７と第４の電極８との間に電圧を印加し、第２のフリー層４に電流を流すことで行う。
【００２７】
第３の電極７から電流を入れた場合、第２の磁化固定領域１０の磁化固定方向にスピン方向が偏った電子が、第２の磁化固定領域１０から第２のフリー層４の磁壁移動領域１１に注入される。それにより、第２のフリー層４に常駐し膜面方向に広がる磁壁が、膜面に垂直に、第１の磁化固定領域９の方向（図中、＋Ｚ方向）に移動する。その結果、第２のフリー層４の磁壁移動領域１１の磁化方向は第２の磁化固定領域１０の磁化方向に向く。すなわち、第２のフリー層４の磁化方向は全体として第２の磁化固定領域１０の磁化方向に近い側の容易軸方向に変化する。
【００２８】
一方、第４の電極８から電流を入れた場合、第１の磁化固定領域９の磁化固定方向にスピン方向が偏った電子が、第１の磁化固定領域９から第２のフリー層４の磁壁移動領域１１に注入される。それにより、第２のフリー層４に常駐し膜面方向に広がる磁壁が、膜面に垂直に、第２の磁化固定領域１０の方向（図中、−Ｚ方向）に移動する。その結果、第２のフリー層４の磁壁移動領域１１の磁化方向は第１の磁化固定領域９の磁化方向に向く。すなわち、第２のフリー層４の磁化方向は全体として第１の磁化固定領域９の磁化方向に近い側の容易軸方向に変化する。
【００２９】
このように、書込み電流の向きにより、第２のフリー層４の磁化方向を設定することができる。これにより磁気抵抗記憶素子にデータを書き込むことができる。このとき、第２のフリー層４と静磁結合している第１のフリー層１も、第２のフリー層４の磁化方向の変化により、磁化方向が設定される。
【００３０】
なお、第３の電極７から電流を入れた場合であって、最初から第１の磁化固定領域９の近傍に磁壁がある場合、磁壁移動はほとんど起こらない。同様に、第４の電極８から電流を入れた場合であって、最初から第２の磁化固定領域１０の近傍に磁壁がある場合、磁壁移動はほとんど起こらない。すなわち、同一データの上書きが可能である。
【００３１】
次に、本発明の第１の実施の形態に係る磁気抵抗記憶素子の読出し動作について説明する。データの読出しは、読出し構造体２１の抵抗に相関を持つ特性値を評価することで行う。読出し構造体２１は、第１のフリー層１の磁化方向と磁化固定層３の磁化方向との関係により抵抗値が変化する。そのため、データにより異なる抵抗値を示す。従って、例えば、第１の電極５と第２の電極６との間に定電流を流し、このとき印加する電圧と事前に用意した参照電圧との大小を比較することにより、データを判別する（読み出す）ことができる。
【００３２】
次に、本発明の第１の実施の形態に係るＭＲＡＭの構成の一例について説明する。図４は、本発明の第１の実施の形態に係るＭＲＡＭの構成の一例を示す概略回路図である。このＭＲＡＭ４０は、メモリセルアレイ４１と周辺回路とを具備する。周辺回路は、ビット線制御回路５７、ワード線制御回路６０、セレクト回路６２、リード線制御回路６４、差動センスアンプ６５、及び参照電位印加回路６６を備えている。メモリセルアレイ４１は、行列状に配置された複数のメモリセルＣ（Ｃ１１、…）と、Ｘ方向に延在する複数の第１のワード線５８、複数の第２ワード線５９、及び複数のリード線６３と、Ｙ方向に延在する複数の第１のビット線５５、複数の第２のビット線５６、及び複数のデータ線６１とを備えている。
【００３３】
メモリセルＣ（Ｃ１１、…）は書込み構造体５０（図３の書込み構造体２２に相当）と読出し構造体５１（図３の読出し構造体２１に相当）とを有する磁気抵抗記憶素子と、第１のトランジスタ５２と、第２のトランジスタ５３と、第３のトランジスタ５４とを備えている。書込み構造体５０の一方の電極は第１のトランジスタ５２を介して第１のビット線５５に、他方の電極は第２のトランジスタ５３を介して第２のビット線５６にそれぞれ接続されている。第１のビット線５５及び第２のビット線５６は、ビット線制御回路５７に接続されている。第１のトランジスタ５２のゲートは第１のワード線５８に、第２のトランジスタ５３のゲートは第２のワード線５９にそれぞれ接続されている。第１のワード線５８及び第２のワード線５９は、それぞれワード線制御回路６０に接続されている。読出し構造体５１の一方の電極は接地され、他方の電極は第３のトランジスタ５４を介してデータ線６１に接続されている。データ線６１はセレクト回路６２に接続されている。第３のトランジスタ５４のゲートはリード線６３に接続されている。リード線６３はリード線制御回路６４に接続されている。セレクト回路６２の出力は差動センスアンプ６５の一方の入力に接続されている。差動センスアンプ６５のもう一方の入力には参照電位印加回路６６の出力が接続されている。
【００３４】
書込み動作は、まず、ビット線制御回路５７による第１のビット線５５及び第２のビット線５６の選択、及び、ワード線制御回路６０による第１のワード線５８及び第２のワード線５９の選択、により書き込むメモリセルＣ（書込み構造体５０）を選択する。次に、選択されたメモリセルＣの書込み構造体５０に対して、ビット線制御回路５７により、データの向きに対応した書込み電流を流すことで、データを書き込む。ただし、電流経路は、第１のビット線５５−第１のトランジスタ５２−書込み構造体５０−第２のトランジスタ５３−第２のビット線５６である。
【００３５】
読出し動作は、まず、リード線制御回路６４によるリード線６３の選択、及び、セレクト回路６２によるデータ線６１の選択、により読み出すメモリセルＣ（読出し構造体５１）を選択する。次に、選択されたメモリセルＣの読出し構造体５１に対して、セレクト回路６２により、読出し電流を流す。そして、データ線６１に発生した電圧と、参照電位印加回路６６の参照電位とを差動センスアンプ６５で比較することで、データを読み出す。ただし、電流経路は、データ線６１−第３のトランジスタ５４−読出し構造体５１−接地である。
【００３６】
なお、本ＭＲＡＭは磁気抵抗記憶装置としての一例である。ＭＡＲＭ（磁気抵抗記憶装置）は、上記の書込み動作及び読出し動作が可能な回路構成を有していれば、この例に限定されるものではない。
【００３７】
参照電位印加回路６６が出力する参照電位はメモリアレイ４１内にメモリセルＣと同形状のリファレンスセルを一組用意し、これにそれぞれ［０］と［１］を書込み、メモリセルＣを読み出すのと同様の手段で得られる電位（例示：［０］の電位と［１］の電位との平均値）を用いてもよい。
【００３８】
本ＭＲＡＭの構成例では書込み系の回路と読出し系の回路とが分かれているため、それぞれをべつの基板に形成し、両者をはりあわせてもよい。一方の基板に接地された読出し構造体２１を形成し、もう一方の基板に周辺回路と書込み構造体２２と第３のトランジスタ５４を用意して貼り合わせるなど、どの部分をそれぞれの基板に割り当てるかは任意である。
【００３９】
本実施の形態に依れば、磁壁移動による書込み方法を用いているため低電流での書込みが可能となり、さらにトンネル絶縁層には書込み電流を流さない構造であるため書込みによるトンネル絶縁膜の劣化が起こらず、高信頼性のＭＲＡＭ（磁気抵抗記憶装置）が得られる。
【００４０】
（第２の実施の形態）
本発明の第２の実施の形態に係る磁気抵抗記憶素子及び磁気ランダムアクセスメモリについて説明する。まず、本発明の第２の実施の形態に係る磁気抵抗記憶素子の構成について説明する。図５は、本発明の第２の実施の形態に係る磁気抵抗記憶素子の主要部の構成を示す断面図である。本実施の形態に係る磁気抵抗記憶装置（磁気ランダムアクセスメモリ）は、複数の磁気抵抗記憶素子を具備している。各磁気抵抗記憶素子は、図４に示されるように、読出し構造体２１と、書込み構造体２２とを備えている。読出し構造体２１と書込み構造体２２とは、互いに、磁性体の成膜面に対し垂直な方向（図中、Ｚ方向）に位置している。
【００４１】
第２の実施の形態では、読出し構造体２１の磁化固定層３と、書込み構造体２２の第１の磁化固定領域９とが、電極を共通に用いている点が、第１の実施の形態と異なる。それにより、１個の磁気抵抗記憶素子（１個のメモリセル）当りの電極数を削減することができる。それにより、メモリセルの設計の自由度の向上や面積の削減を図ることができる。
【００４２】
本磁気抵抗記憶素子の材料の種類や積層構造、書込み方法や読出し方法については、磁化固定層３と第１の磁化固定領域９とが電極を共通に用いている他は、第１の実施の形態と同様であるので、その説明を省略する。
【００４３】
次に、本発明の第２の実施の形態に係るＭＲＡＭの構成の一例について説明する。図６は、本発明の第２の実施の形態に係るＭＲＡＭの構成の一例を示す概略回路図である。このＭＲＡＭ４０は、メモリセルアレイ４１と周辺回路とを具備する。周辺回路は、ビット線制御回路５７、ワード線制御回路６０、セレクト回路６２、リード線制御回路６４、差動センスアンプ６５、及び参照電位印加回路６６を備えている。メモリセルアレイ４１は、行列状に配置された複数のメモリセルＣ（Ｃ１１、…）と、Ｘ方向に延在する複数の第１のワード線５８、複数の第２ワード線５９、及び複数のリード線６３と、Ｙ方向に延在する複数の第１のビット線５５、及び複数の第２のビット線５６とを備えている。
【００４４】
第２の実施の形態では、第１の実施の形態における複数のデータ線６１が省略されて、複数の第１のビット線５５がその機能も有している点で、第１の実施の形態と異なる。それにより、メモリセル一列当りの配線層を削減することができる。それにより、メモリセルアレイの設計の自由度の向上や面積の削減を図ることができる。以下具体的に説明する。
【００４５】
メモリセルＣ（Ｃ１１、…）は書込み構造体５０（図５の書込み構造体２２に相当）と読出し構造体５１（図５の読出し構造体２１に相当）とを有する磁気抵抗記憶素子と、第１のトランジスタ５２と、第２のトランジスタ５３と、第３のトランジスタ５４とを備えている。書込み構造体５０の一方の電極は、第１のトランジスタ５２を介して第１のビット線５５に、及び、読出し構造体５１の一方の電極にそれぞれ接続されている。他方の電極は第２のトランジスタ５３を介して第２のビット線５６に接続されている。第１のビット線５５は、一方をビット線制御回路５７に、他方をセレクト回路６２にそれぞれ接続されている。第２のビット線５６は、ビット線制御回路５７に接続されている。第１のトランジスタ５２のゲートは第１のワード線５８に、第２のトランジスタ５３のゲートは第２のワード線５９にそれぞれ接続されている。第１のワード線５８及び第２のワード線５９は、それぞれワード線制御回路６０に接続されている。読出し構造体５１の一方の電極は第１のトランジスタ５２を介して第１ビット線５５に接続され、他方の電極は第３のトランジスタ５４を介して接地されている。第３のトランジスタ５４のゲートはリード線６３に接続されている。リード線６３はリード線制御回路６４に接続されている。セレクト回路６２の出力は差動センスアンプ６５の一方の入力に接続されている。差動センスアンプ６５のもう一方の入力には参照電位印加回路６６の出力が接続されている。
【００４６】
書込み動作は、まず、ビット線制御回路５７による第１のビット線５５及び第２のビット線５６の選択、及び、ワード線制御回路６０による第１のワード線５８及び第２のワード線５９の選択、により書き込むメモリセルＣ（書込み構造体５０）を選択する。このとき、リード線制御回路６４は、全てのリード線６３を非選択にして、第３のトランジスタ５４をオフにする。これにより、書込み電流が読出し構造体５１から接地へ流れ込まないようにする。次に、選択されたメモリセルＣの書込み構造体５０に対して、ビット線制御回路５７により、データの向きに対応した書込み電流を流すことで、データを書き込む。ただし、電流経路は、第１のビット線５５−第１のトランジスタ５２−書込み構造体５０−第２のトランジスタ５３−第２のビット線５６である。
【００４７】
読出し動作は、まず、リード線制御回路６４によるリード線６３の選択、ワード線制御回路６０による第１のワード線５８の選択、及び、ビット線制御回路５７とセレクト回路６２による第１のビット線５５の選択により読み出すメモリセルＣ（読出し構造体５１）を選択する。次に、選択されたメモリセルＣの読出し構造体５１に対して、ビット線制御回路５７により、読出し電流を流す。そして、第１のビット線５５に発生した電圧と、参照電位印加回路６６の参照電位とを差動センスアンプ６５で比較することで、データを読み出す。ただし、電流経路は、第１のビット線５５−第１のトランジスタ５２−読出し構造体５１−第３のトランジスタ５４−接地である。
【００４８】
その他に関しては、第１の実施の形態と同様である。
なお、本ＭＲＡＭは磁気抵抗記憶装置としての一例である。ＭＡＲＭ（磁気抵抗記憶装置）は、上記の書込み動作及び読出し動作が可能な回路構成を有していれば、この例に限定されるものではない。
【００４９】
この場合にも、第１の実施の形態と同様の効果を得ることができる。更に、本実施の形態に依れば、第１の実施の形態と比較して、電極数が少なくすむという特徴がある。
【００５０】
以下、上記各実施の形態に関して、実施例を用いて具体的に説明する。
【００５１】
（第１実施例）
図７は、本発明の第１実施例に係る磁気抵抗記憶素子の構成を示す断面図である。図８は、本発明の第１実施例に係る磁気抵抗記憶素子の構成を示す平面図である。
【００５２】
この磁気抵抗記憶素子は、書込み構造体２２と読出し構造体２１とが垂直方向に縦に配置されている。磁気抵抗記憶素子は、トランジスタ、配線等が形成された半導体基板（図示されず）上に設けられている。書込み構造体２２の下側には、層間絶縁膜であるＳｉＯ２膜７０に埋設され、バリア膜であるＴａ膜７１を有するＣｕ配線（Ｃｕ下部電極）７２が設けられている。Ｃｕ配線７２上には、書込み構造体２２として、下地層である膜厚５ｎｍのＴａ膜７３、反強磁性体である膜厚２０ｎｍのＰｔＭｎ膜７４、ピン層下層磁性体である膜厚４ｎｍのＣｏＦｅ膜７５、ピン層同士を反強磁性結合させる導電体層である膜厚０．８ｎｍのＲｕ膜７６、ピン層上層磁性体である膜厚４ｎｍのＣｏＦｅ膜７７、フリー層４である膜厚５０ｎｍのＣｏ膜７８、反強磁性体である膜厚２０ｎｍのＰｔＭｎ膜７９、キャップ層である膜厚５０ｎｍのＴａ膜８０がこの順に積層されている。書込み構造体２２は、層間絶縁膜であるＳｉＯ２膜８１に埋設されている。書込み構造体２２の上側には、層間絶縁膜であるＳｉＮ膜８２及びＳｉＯ２膜８３に埋設され、バリア膜であるＴａ膜８４を有するＣｕ配線（Ｃｕ上部電極）８５が設けられている。
【００５３】
ただし、反強磁性体であるＰｔＭｎ膜７４は、少なくともピン層下層磁性体のＣｏＦｅ膜７５の磁化方向を固定する。ピン層下層磁性体のＣｏＦｅ膜７５とピン層上層磁性体のＣｏＦｅ膜７７とは、Ｒｕ膜７６を介して反強磁性結合されたピン層を構成している。そのピン層は、フリー層４としてのＣｏ膜７８の下側の領域を第２の磁化固定領域１０とし、その磁化方向を固定する。反強磁性体のＰｔＭｎ膜７９は、フリー層４としてのＣｏ膜７８の上側の領域を第１の磁化固定領域９とし、その磁化方向を固定する。
【００５４】
また、ＣｏＦｅ膜７７とＣｏ膜７８とを併せてフリー層４と見ることもできる。更に、ＣｏＦｅ膜７５、７７とＲｕ膜７６とで構成されるピン層と、Ｃｏ膜７８とを併せてフリー層４と見ることもできる。
【００５５】
Ｃｕ配線８５上には、層間絶縁膜である膜厚４００ｎｍのＳｉＯ２膜８６及び膜厚２０ｎｍのＳｉＮ膜８７が設けられている。読出し構造体２１の下側には、ＳｉＮ膜８７上の層間絶縁膜であるＳｉＯ２膜８８に埋設され、バリア膜であるＴａ膜８９を有するＣｕ配線（Ｃｕ下部電極）９０が設けられている。Ｃｕ配線９０上には、読み出し構造体２１として、下地層である膜厚５ｎｍのＴａ膜９１、反強磁性体である膜厚２０ｎｍのＰｔＭｎ膜９２、ピン層下層磁性体である膜厚４ｎｍのＣｏＦｅ膜９３、ピン層同士を反強磁性結合させる導電体層である膜厚０．８ｎｍのＲｕ膜９４、ピン層上層磁性体である膜厚４ｎｍのＣｏＦｅ膜９５、トンネル絶縁層２である膜厚１ｎｍのＭｇＯ膜９６、第１のフリー層１である膜厚３ｎｍのＮｉＦｅ膜９７、キャップ層である膜厚５０ｎｍのＴａ膜９８がこの順に積層されている。読出し構造体２１は、層間絶縁膜であるＳｉＯ２膜９９に埋設されている。読出し構造体２１の上側には、層間絶縁膜であるＳｉＮ膜１００及びＳｉＯ２膜１０１に埋設され、バリア膜であるＴａ膜１０２を有するＣｕ配線（Ｃｕ上部電極）１０３が設けられている。
【００５６】
ただし、反強磁性体であるＰｔＭｎ膜９２は、少なくともピン層下層磁性体のＣｏＦｅ膜９３の磁化方向を固定する。ピン層下層磁性体のＣｏＦｅ膜９３とピン層上層磁性体のＣｏＦｅ膜９５とは、Ｒｕ膜９４を介して反強磁性結合された磁化固定層３を構成している。
【００５７】
次に、図７を参照して第１実施例に係る磁気抵抗記憶素子の製造方法について説明する。
トランジスタ、配線等が形成された半導体基板（図示されず）上に設けられた層間絶縁膜であるＳｉＯ２膜７０の一部に、Ｃｕ配線（Ｃｕ下部電極）７２を形成する。そして、その上部を化学的機械研磨技術（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｉｎｇ：以下ＣＭＰ）により平坦化する。その後、全面にＴａ膜７３を５ｎｍ、ＰｔＭｎ膜７４を２０ｎｍ、ＣｏＦｅ膜７５を４ｎｍ、Ｒｕ膜７６を０．８ｎｍ、ＣｏＦｅ膜７７を４ｎｍ、Ｃｏ膜７８を５０ｎｍ、ＰｔＭｎ膜７９を２０ｎｍ、Ｔａ膜８０を５０ｎｍ、それぞれスパッタリング法により成膜する。続いて、フォトリソグラフィ技術と反応性イオンエッチング技術（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：以下ＲＩＥ）によりＴａ膜８０を加工する。アッシング処理によりレジストを除去した後、Ｔａ膜８０をマスクとして、ミリング法によりＰｔＭｎ膜７９からＴａ膜７３までを書込み構造体２２の形状に加工する。その後、全面にＳｉＯ２膜８１を２００ｎｍ、ＣＶＤ法により形成した後、ＣＭＰにより平坦化を行うとともに、Ｔａ８０膜を露出させる。
【００５８】
その後、表面にＳｉＮ膜８２を２０ｎｍ、ＳｉＯ２膜８３を４００ｎｍ形成する。続いて、フォトリソグラフィ技術とＲＩＥによりＳｉＯ２膜８３に溝を形成し、アッシング処理によりレジストを除去する。次に、ＲＩＥにより溝部のＳｉＮ膜８２を除去する。続いて、全面にＴａ膜８４を成膜した後、Ｃｕ膜８５をメッキにより成長させる。その後、全面をＣＭＰすることで溝部のみに書込み構造体２２の上部電極となるＣｕ配線８５を形成する。
【００５９】
その後、表面にＳｉＯ２膜８６を４００ｎｍ、ＳｉＮ膜８７を２０ｎｍ、ＳｉＯ２膜８８を４００ｎｍ形成する。続いて、フォトリソグラフィ技術とＲＩＥによりＳｉＯ２膜８８に溝を形成し、前述と同様のプロセスにより読出し構造体２１の下部電極であるＣｕ配線９０を形成する。
【００６０】
次に、全面にＴａ膜９１を５ｎｍ、ＰｔＭｎ膜９２を２０ｎｍ、ＣｏＦｅ膜９３を４ｎｍ、Ｒｕ膜９４を０．８ｎｍ、ＣｏＦｅ膜９５を４ｎｍ、ＭｇＯ膜９６を１ｎｍ、ＮｉＦｅ膜９７を３ｎｍ、Ｔａ膜９８を５０ｎｍ、それぞれスパッタリング法により成膜する。続いて、フォトリソグラフィ技術とＲＩＥによりＴａ膜９８を加工する。アッシング処理によりレジストを除去した後、Ｔａ膜９８をマスクとして、ミリング法によりＮｉＦｅ膜９７からＴａ膜９１までを読出し構造体２１の形状に加工する。その後、全面にＳｉＯ２膜９９を２００ｎｍ、ＣＶＤ法により形成した後、ＣＭＰにより平坦化を行うとともにＴａ膜９８を露出させる。そして、前述と同様のプロセスにより読出し構造体２１の上部電極となるＣｕ配線１０３を形成する。
【００６１】
この後、２７５℃、２時間、１Ｔ（テスラ）程度の膜面内方向の磁場中でアニールし、磁化固定用の反強磁性体層（７４、９２）と磁化方向が固定されるピン層（７５／７６／７７、９３／９４／９５）とを交換結合させることで、それらのピン層（７５／７６／７７、９３／９４／９５）の磁化方向を設定する。
【００６２】
書込み構造体２２の第２のフリー層の容易軸方向と、読出し構造体２１の第１のフリー層の容易軸方向と、それらのピン層（７５／７６／７７、９３／９４／９５）の磁化方向は一致させることが、データによる読出し構造体２１の抵抗差がもっとも大きくなるため望ましい。それらピン層（７５／７６／７７、９３／９４／９５）の磁化方向を図７のように設定したとする。ＰｔＭｎ膜７４、９２に接したピン層であるＣｏＦｅ膜７５、９３の磁化方向は図の左向きに固定される。そのとき、ＣｏＦｅ膜７７の磁化方向は、Ｒｕ膜７６をＣｏＦｅ膜７５とＣｏＦｅ膜７７とを反強磁性結合させる膜厚とすることで、図の右向きに固定される。また、Ｃｏ膜７８の上面部はＰｔＭｎ膜７９と接しているため、磁化方向が図の左向きに固定される。本実施例では、ＣｏＦｅ膜７７とＣｏ膜７８とが書込み構造体２２の第２のフリー層を形成していると見ることができる。このように第２のフリー層の上面の磁化方向が図の左向きに、下面の磁化方向が図の右向きに固定されるため、第２のフリー層内には常に磁壁が形成される。
【００６３】
次に、本磁気抵抗記憶素子をメモリセルに用いた図４のＭＲＡＭのデータの書込み動作について説明する。まず、ワード線制御回路６０によりデータを書き込むメモリセルの第１のワード線５８と第２のワード線５９を介して第１のトランジスタ５２と第２のトランジスタ５３とをオン状態にする。さらにビット線制御回路５７によりデータを書き込むメモリセルの第１のビット線と第２のビット線との間に電圧を印加し、書込み構造体５０（２２と同じ）の第２のフリー層内の磁壁を移動させるのに十分な所望の書込み電流、たとえば１ｍＡを流す。書込み電流をＣｕ配線８５からＣｕ配線７２に向けて流した場合、ＣｏＦｅ膜７７の右向きに磁化が固定された領域から電子が流れ込み、第２のフリー層内の磁壁を上へ移動させる。これによりＣｏ膜７８の磁化方向は右向きに変化する。また、書込み電流をＣｕ配線７２からＣｕ配線８５に向けて流した場合、Ｃｏ膜７８の上面の左向きに磁化が固定された領域から電子が流れ込み、第２のフリー層内の磁壁を下へ移動させる。これによりＣｏ膜７８の磁化方向は左向きに変化する。書込み構造体５０の第２のフリー層と読出し構造体５１（２１と同じ）の第１のフリー層とは静磁結合している。そのため、書込み構造体２２の第２のフリー層の磁化方向が設定されると、読出し構造体５１の第１のフリー層の磁化方向も設定される。すなわち書込み電流の方向により第１のフリー層及び第２のフリー層の磁化方向を設定できる。
【００６４】
次に、本磁気抵抗記憶素子をメモリセルに用いた図４のＭＲＡＭのデータの読出しについて説明する。まず、リード線制御回路６４によりリード線６３を介して読出しを行うメモリセルの第３のトランジスタ５４をオン状態にする。さらにセレクト回路６２より読出しを行うメモリセルのデータ線６１に読出し電流、たとえば２０μＡを印加する。読出し構造体２１は、書き込まれたデータにより１０ｋΩ又は２０ｋΩの抵抗値となっている。その結果、磁化固定層（３）に接続された選択された第３のトランジスタ５４のオン抵抗が１ｋΩとすると、データ線６１の電位は０．２１Ｖと０．４１Ｖを示す。データ線６１の電位を差動センスアンプ６５に与え、参照電位印加回路６６の参照電位Ｖｒｅｆに０．３Ｖを設定することでデータを判別することができる。
【００６５】
図８Ａ〜図８Ｃは、本発明の第１実施例に係る磁気抵抗記憶素子の構成例を示す概略平面図である。読出し構造体２１の第１のフリー層（図中、ＮｉＦｅ膜「９７」で表示）は、その断面形状が、図８Ａに示すように、書込み構造体２２の第２のフリー層（図中、Ｃｏ膜「７８」で表示）と同じ長辺方向を持つ楕円形である。ただし、読出し構造体２１の第１のフリー層（９７）は、書込み構造体２２の第２のフリー層（７８）と静磁結合させるため、磁化方向を変化しやすくする必要がある。したがって、その断面形状が、図８Ｃのように円形であっても良い。あるいは、読出し構造体２１の第１のフリー層（９７）の材料異方性軸と直交する方向に長い形状、たとえば図８Ｂのような楕円形や長方形、菱形にしてもよい。書込み構造体２２の第２のフリー層（７８）は一方向に異方性を持たせるため、図８Ａや図８Ｂのように一方向に長い形状にしても良い。また、異方性確保には材料異方性を利用して形状としては図８Ｃのように円形にしてもよい。
【００６６】
それぞれのフリー層として用いる磁性体は磁性体単層膜でも磁性体積層膜でもよい。また、非磁性体と、その両面に積層された磁性体とを有し、その両面に積層された磁性体がその非磁性体により強磁性結合若しくは反強磁性結合している積層膜でもよい。また、書込み構造体２２や読出し構造体２１において積層される磁性体膜は、全て同一の形状でなくてもよい。例えば、書込み構造体２２の第２のフリー層のＣｏ膜７８を三層の磁性体積層膜にした場合、中央の磁性体膜を大きくしてもよい。このとき磁壁に面積が小さいほど安定という特性があるため、中央の磁性体膜に磁壁をとどまりにくくすることができる。
【００６７】
書込み構造体２２と読出し構造体２１の中心は図８Ａのようにずれていてもよいし、図８Ｂ、図８Ｃのように一致していてもよい。書込み構造体２１の第２のフリー層（７８）の磁性体膜は成膜面に対し垂直な材料異方性を持つ材料でもよい。
【００６８】
書込み構造体２２の第２のフリー層の上面と下面に形成する磁化固定領域の磁化方向は、逆向きの成分が必要であり、互いに逆向きであることが望ましい。磁化固定領域の形成方法としては、上側及び下側の磁化固定領域のいずれについても、反強磁性体と積層して磁化方向を固定した磁性体と、磁化固定領域とを、非磁性体を介して反強磁性結合もしくは強磁性結合させる方法を用いてもよい。具体的には、以下の例が考えられる。
【００６９】
図９Ａは、本発明の第１実施例に係る書込み構造体の他の例を示す概略断面図である。図９Ａの例では、下側は、反強磁性体（ＰｔＭｎ膜７４）と積層して磁化方向を固定した磁性体（ＣｏＦｅ膜７５）と、非磁性体（Ｒｕ膜７６）を介して反強磁性結合（もしくは強磁性結合）した磁化固定領域（ＣｏＦｅ膜７７）を用いている。一方、上側は、反強磁性体（ＰｔＭｎ膜７９）と積層して磁化方向を固定した磁性体（ＣｏＦｅ膜１０７）と、非磁性体（Ｒｕ膜１０６）を介して反強磁性結合（もしくは強磁性結合）した磁性体（ＣｏＦｅ膜１０５）を用い、かつ、その磁性体（ＣｏＦｅ膜１０５）と非磁性体（Ｒｕ膜１０４）を介して反強磁性結合（もしくは強磁性結合）した磁化固定領域（ＣｏＦｅ膜１０３）を用いている。すなわち、下側で一つの反強磁性結合を、上側で二つの反強磁性結合をそれぞれ用いている。
【００７０】
このように上下での反強磁性結合の回数を奇数回異ならせることで、第１の磁化固定領域（ＣｏＦｅ膜１０３及び／又はＣｏ膜７８の上部）と第２の磁化固定領域（ＣｏＦｅ膜７７及び／又はＣｏ膜７８の下部）の磁化方向を容易に逆向きにできる。すなわち、図９Ａでは、図の左向きに磁場をかけながら高温アニールすることで反強磁性体であるＰｔＭｎ膜７４、７９と接する磁性体ＣｏＦｅ膜７５、１０７は磁化方向が左向きになる。しかし、第２のフリー層における上側の界面と下側の界面とでは、磁化方向を互いに逆向きにすることができる。
【００７１】
また、磁化固定領域の他の形成方法としては、書込み構造体２２の第２のフリー層と磁化固定用の磁性体との間に、その磁性体と磁化固定領域とを反強磁性体結合もしくは強磁性結合させる非磁性体を挟む方法を用いても良い。具体的には、以下の例が考えられる。
【００７２】
図９Ｂは、本発明の第１実施例に係る書込み構造体の他の例を示す概略断面図である。この図は、第２のフリー層の上面と下面に形成する他の磁化固定領域の形成方法を示している。図９Ｂの例では、下側は、第２のフリー層（この場合、Ｃｏ膜７８）と磁化固定用の磁性体（この場合、ＣｏＦｅ膜７５）との間に、その磁性体（ＣｏＦｅ膜７５）と下側の磁化固定領域とを反強磁性体結合もしくは強磁性結合させる非磁性体（この場合、Ｒｕ膜７６）を挟んでいる。一方、上側は、第２のフリー層（Ｃｏ膜７８）と磁化固定用の磁性体（ＣｏＦｅ膜１０５）との間に、その磁性体（この場合、ＣｏＦｅ膜１０５）と上側の磁化固定領域とを反強磁性結合もしくは強磁性結合させる非磁性体（この場合、Ｒｕ膜１０４）を挟んでいる。
【００７３】
なお、書込み構造体２２の第２のフリー層（Ｃｏ膜７８など）の容易軸は成膜面に垂直な方向でもよい。読出し構造体２１（ＮｉＦｅ膜９７など）の磁化方向も成膜面に垂直な方向でもよい。
【００７４】
読出し構造体２１の第１のフリー層が膜面方向の静磁結合を利用する場合、他の構造を有する読出し構造体２１を用いることもできる。図１０Ａ乃至図１０Ｃは、本発明の第１実施例に係る読出し構造体の他の例を示す概略断面図である。図１０Ａは、読出し構造体２１の磁化固定層（ＣｏＰｔ膜１１３／Ｒｕ膜９４／ＣｏＰｔ膜１１５）の磁化方向が膜面に垂直で、第１のフリー層（ＮｉＦｅ膜１１７）の容易軸を膜面に垂直にした場合である。書込み構造体２２からの漏れ磁場は、書込みデータにより強度が変わるように磁性体や厚さを調整することで、読出し構造体２１の第１のフリー層（ＮｉＦｅ膜１１７）の磁化方向がデータにより傾き、抵抗が変化する。読出し構造体２１の第１のフリー層（ＮｉＦｅ膜１１７）の異方性は小さい方が望ましい。それには、異方性の小さい材料を選択したり、面内異方性を持つＮｉＦｅを成膜面方向長さより厚く形成して形状異方性により垂直方向に小さい異方性を持たせたり、垂直磁化膜と面内磁化膜を積層し垂直方向に弱い異方性を持たせた膜を用いるとよい。
【００７５】
図１０Ｂは、第１のフリー層（ＣｏＰｔ膜１１８）は垂直磁気異方性を有するが、磁化固定層（ＣｏＦｅ膜９３／Ｒｕ膜９４／ＣｏＦｅ膜９５）は面内磁気異方性を有する点で、図１０Ａの場合と異なっている。
【００７６】
図１０Ｃは、磁化固定層（ＣｏＦｅ膜９３／Ｒｕ膜９４／ＣｏＦｅ膜９５）も第１のフリー層（ＮｉＦｅ膜１１９）も磁化方向が膜面方向であるが、両者がほぼ直交している場合である。書込み構造体２２からの漏れ磁場方向が変わると第１のフリー層（ＮｉＦｅ膜１１９）の磁化方向も回転するため抵抗が変化する。
【００７７】
読出し構造体２１の第１のフリー層が膜面に垂直な方向の静磁結合を利用する場合、他の構造を有する読出し構造体２１を用いることもできる。図１０Ｄ及び図１０Ｅは、本発明の第１実施例に係る読出し構造体の他の例を示す概略断面図である。図１０Ｄは、磁化固定層（ＣｏＦｅ膜９３／Ｒｕ膜９４／ＣｏＦｅ膜９５）の磁化方向が膜面方向で、第１のフリー層（ＮｉＦｅ膜１２０）の容易軸も膜面方向にした場合である。書込み構造体２２からの漏れ磁場は、書込みデータにより強度が変わるように磁性体や厚さを調整することで、第１のフリー層（ＮｉＦｅ膜１２０）の磁化方向がデータにより傾き、抵抗が変化する。
【００７８】
図１０Ｅは、第１のフリー層（ＮｉＦｅ膜１２０）の容易軸は膜面方向にしたが、磁化固定層（ＣｏＰｔ膜１１３／Ｒｕ膜９４／ＣｏＰｔ膜１１５）の磁化方向が膜面に垂直な方向とした点で、図１０Ｄの場合と異なっている。
【００７９】
本第１の実施例では、データの書込みを、フリー層４に常駐させた磁壁を移動させることで行うため、低電流での書込みが実現できる。また、書込み電流をトンネル絶縁膜（ＭｇＯ膜９６）に流さないで書込みを行えるため、トンネル絶縁膜の劣化が抑制できる。
【００８０】
（第２実施例）
図１１は、本発明の第２実施例に係る磁気抵抗記憶素子の構成を示す断面図である。
この磁気抵抗記憶素子は、書込み構造体２２と読出し構造体２１とが垂直方向に縦に配置されている。磁気抵抗記憶素子は、トランジスタ、配線等が形成された半導体基板（図示されず）上に設けられている。書込み構造体２２の下側には、層間絶縁膜であるＳｉＯ２膜７０に埋設され、バリア膜であるＴａ膜７１を有するＣｕ配線（Ｃｕ下部電極）７２が設けられている。Ｃｕ配線７２上には、書込み構造体２２として、下地層である膜厚５ｎｍのＴａ膜７３、反強磁性体である膜厚２０ｎｍのＰｔＭｎ膜７４、ピン層下層磁性体である膜厚２ｎｍのＣｏＰｔ膜２００、ピン層同士を反強磁性結合させる導電体層である膜厚０．８ｎｍのＲｕ膜７６、ピン層上層磁性体である膜厚２ｎｍのＣｏＰｔ膜２０１、フリー層である膜厚５０ｎｍのＣｏＰｔ膜２０２、第２のピン層下層磁性体である膜厚２ｎｍのＣｏＰｔ膜２０３、ピン層同士を反強磁性結合させる第２の導電体層である膜厚０．８ｎｍのＲｕ膜２０４、ピン層中層磁性体である膜厚４ｎｍのＣｏＰｔ膜２０５、ピン層同士を反強磁性結合させる第３の導電体層である膜厚０．８ｎｍのＲｕ膜２０６、ピン層上層磁性体である膜厚２ｎｍのＣｏＰｔ膜２０７、反強磁性体である膜厚２０ｎｍのＰｔＭｎ膜７９、キャップ層である膜厚５０ｎｍのＴａ膜８０がこの順に積層されている。書込み構造体２２は、層間絶縁膜であるＳｉＯ２膜８１に埋設されている。書込み構造体２２の上側には、層間絶縁膜であるＳｉＮ膜８２及びＳｉＯ２膜８３に埋設され、バリア膜であるＴａ膜８４を有するＣｕ配線（Ｃｕ上部電極）８５が設けられている。
【００８１】
ただし、反強磁性体であるＰｔＭｎ膜７４は、少なくともピン層下層磁性体のＣｏＰｔ膜２００の磁化方向を固定する。ピン層下層磁性体のＣｏＰｔ膜２００とピン層上層磁性体のＣｏＦｅ膜２０１とは、Ｒｕ膜７６を介して反強磁性結合されたピン層を構成している。そのピン層は、フリー層４としてのＣｏＰｔ膜２０２の下側の領域を第２の磁化固定領域１０とし、その磁化方向を固定する。反強磁性体のＰｔＭｎ膜７９は、少なくともピン層上層磁性体であるＣｏＰｔ膜２０７の磁化方向を固定する。ピン層上層磁性体であるＣｏＰｔ膜２０７とピン層中層磁性体であるＣｏＰｔ膜２０５と第２のピン層下層磁性体であるＣｏＰｔ膜２０３とは、Ｒｕ膜２０６及びＲｕ膜２０４を介して反強磁性結合されたピン層を構成している。そのピン層は、フリー層４としてのＣｏＰｔ膜２０２の上側の領域を第１の磁化固定領域９とし、その磁化方向を固定する。
【００８２】
また、ＣｏＰｔ膜２０１及びＣｏＰｔ膜２０３の少なくとも一方とＣｏＰｔ膜２０２とを併せてフリー層４と見ることもできる。更に、ＣｏＰｔ膜２０１、２００とＲｕ膜７６とで構成されるピン層及びＣｏＰｔ膜２０３、２０５、２０７とＲｕ膜２０４、２０６とで構成されるピン層の少なくとも一つと、ＣｏＰｔ膜２０２とを併せてフリー層４と見ることもできる。
【００８３】
Ｃｕ配線８５上には、読出し構造体２１が設けられている。読み出し構造体２１として、下地層である膜厚５ｎｍのＴａ膜９１、反強磁性体である膜厚２０ｎｍのＰｔＭｎ膜９２、ピン層下層磁性体である膜厚２ｎｍのＣｏＰｔ膜２０８、ピン層同士を反強磁性結合させる導電体層である膜厚０．８ｎｍのＲｕ膜９４、ピン層上層磁性体である膜厚２ｎｍのＣｏＰｔ膜２０９、トンネル絶縁層２である膜厚１ｎｍのＭｇＯ膜９６、フリー層１である膜厚３００ｎｍのＮｉＦｅ膜９７、キャップ層である膜厚５０ｎｍのＴａ膜９８がこの順に積層されている。読出し構造体２１は、層間絶縁膜であるＳｉＯ２膜９９に埋設されている。読出し構造体２１の上側には、層間絶縁膜であるＳｉＮ膜１００及びＳｉＯ２膜１０１に埋設され、バリア膜であるＴａ膜１０２を有するＣｕ配線（Ｃｕ上部電極）１０３が設けられている。
【００８４】
ただし、反強磁性体であるＰｔＭｎ膜９２は、少なくともピン層下層磁性体のＣｏＰｔ膜２０８の磁化方向を固定する。ピン層下層磁性体のＣｏＰｔ膜２０８とピン層上層磁性体のＣｏＰｔ膜２０９とは、Ｒｕ膜９４を介して反強磁性結合された磁化固定層３を構成している。
【００８５】
次に、図１１を参照して第１実施例に係る磁気抵抗記憶素子の製造方法について説明する。
トランジスタ、配線等が形成された半導体基板（図示されず）上に設けられた層間絶縁膜であるＳｉＯ２膜７０の一部に、Ｃｕ配線（Ｃｕ下部電極）７２を形成する。そして、その上部を化学的機械研磨技術（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｉｎｇ：以下ＣＭＰ）により平坦化する。その後、全面にＴａ膜７３を５ｎｍ、ＰｔＭｎ膜７４を２０ｎｍ、ＣｏＰｔ膜２００を２ｎｍ、Ｒｕ膜７６を０．８ｎｍ、ＣｏＰｔ膜２０１を２ｎｍ、ＣｏＰｔ膜２０２を５０ｎｍ、ＣｏＰｔ膜２０３を２ｎｍ、Ｒｕ膜２０４を０．８ｎｍ、ＣｏＰｔ膜２０５を４ｎｍ、Ｒｕ膜２０６を０．８ｎｍ、ＣｏＰｔ膜２０７を２ｎｍ、ＰｔＭｎ膜７９を２０ｎｍ、Ｔａ膜８０を５０ｎｍ、それぞれスパッタリング法により成膜する。続いて、フォトリソグラフィ技術とＲＩＥによりＴａ膜８０を加工する。アッシング処理によりレジストを除去した後、Ｔａ膜８０をマスクとして、ミリング法によりＰｔＭｎ膜７９からＴａ膜７３までを書込み構造体２２の形状に加工する。その後、全面にＳｉＯ２膜８１を２００ｎｍ、ＣＶＤ法により形成した後、ＣＭＰにより平坦化を行うとともにＴａ膜８０を露出させる。
【００８６】
その後、表面にＳｉＮ膜８２を２０ｎｍ、ＳｉＯ２膜８３を４００ｎｍ形成する。続いて、フォトリソグラフィ技術とＲＩＥによりＳｉＯ２膜８３に溝を形成し、アッシング処理によりレジストを除去する。次に、ＲＩＥにより溝部のＳｉＮ膜８２を除去する。続いて、全面にＴａ膜８４を成膜した後、Ｃｕ膜８５をメッキにより成長させる。その後、全面をＣＭＰすることで溝部のみに書込み構造体２２の上部電極となるＣｕ配線８５を形成する。
【００８７】
次に、全面にＴａ膜９１を５ｎｍ、ＰｔＭｎ膜９２を２０ｎｍ、ＣｏＰｔ膜２０８を２ｎｍ、Ｒｕ膜９４を０．８ｎｍ、ＣｏＰｔ膜２０９を２ｎｍ、ＭｇＯ膜９６を１ｎｍ、ＮｉＦｅ膜９７を３００ｎｍ、Ｔａ膜９８を５０ｎｍ、それぞれスパッタリング法により成膜する。続いて、フォトリソグラフィ技術とＲＩＥによりＴａ膜９８を加工する。アッシング処理によりレジストを除去した後、Ｔａ膜９８をマスクとして、ミリング法によりＮｉＦｅ膜９７からＴａ膜９１までを読出し構造体２１の形状に加工する。その後、全面にＳｉＯ２膜９９を２００ｎｍ、ＣＶＤ法により形成した後、ＣＭＰにより平坦化を行うとともにＴａ膜９８を露出させる。そして、前述と同様のプロセスにより読出し構造体２１の上部電極となるＣｕ配線１０３を形成する。
【００８８】
この後、２７５℃、２時間、１Ｔ（テスラ）程度の膜面に垂直方向の磁場中でアニールし、磁化固定用の反強磁性体層（７４、７９、９２）と磁化方向が固定されるピン層（２００／７６／２０１、２０７／２０６／２０５／２０４／２０３、２０８／９４／２０９）とを交換結合させることで、それらのピン層（２００／７６／２０１、２０７／２０６／２０５／２０４／２０３、２０８／９４／２０９）の磁化方向を設定する。
【００８９】
読出し構造体２１の第２のフリー層（ＮｉＦｅ膜９７）材料は面内磁化膜である。しかし、形状を２００ｎｍφの円形とすることで厚さ方向に長い形状にでき、このとき形状異方性により膜面に垂直な方向に容易軸成分を持つ磁性体となる。各ピン層の磁化方向を、図１１のように設定したとする。ＰｔＭｎ膜７４、７９、９２に接したピン層であるＣｏＰｔ膜２００、ＣｏＰｔ膜２０７、ＣｏＰｔ膜２０８の磁化方向は上向きに固定される。ＣｏＰｔ膜２０１の磁化方向は、Ｒｕ膜７６を上下の磁性体を反強磁性結合させる膜厚とすることで、下向きに固定される。ＣｏＰｔ膜２０３の磁化方向はＲｕ膜２０４、２０６を上下の磁性体を反強磁性結合させる膜厚とすることで、上向きに固定される。このとき、ＣｏＰｔ膜２０２の下面部はＣｏＰｔ膜２０１と接しているため、磁化方向が下向きに固定される。一方、ＣｏＰｔ膜２０２の上面部はＣｏＰｔ膜２０３と接しているため、磁化方向が上向きに固定される。本実施例ではＣｏＰｔ膜２０１とＣｏＰｔ膜２０２とＣｏＰｔ膜２０３とが書込み構造体２２の第２のフリー層を形成していると見ることができる。このように第２のフリー層の上面の磁化方向が上向きに、下面の磁化方向が下向きに固定されるため、第２のフリー層内には常に磁壁が形成される。
【００９０】
次に、本磁気抵抗記憶素子をメモリセルに用いた図６のＭＲＡＭのデータの書込み動作について説明する。まず、ワード線制御回路６０によりデータを書き込むセルの第１のワード線５８と第２のワード線５９を介して第１のトランジスタ５２と第２のトランジスタ５３とをオン状態にする。さらにビット線制御回路５７によりデータを書き込むセルの第１のビット線と第２のビット線との間に電圧を印加し、書込み構造体５０（２２と同じ）の第２のフリー層内の磁壁を移動させるのに十分な所望の書込み電流、たとえば０．２ｍＡを流す。書込み電流をＣｕ配線８５からＣｕ配線７２に向けて流した場合、ＣｏＰｔ膜２０２の下向きに磁化が固定された領域から電子が流れ込み、第２のフリー層内の磁壁を上へ移動させる。これによりＣｏＰｔ膜２０２の磁化方向は下向きに変化する。また、書込み電流をＣｕ配線７２からＣｕ配線８５に向けて流した場合、ＣｏＰｔ膜２０２の上面の上向きに磁化が固定された領域から電子が流れ込み、第２のフリー層内の磁壁を下へ移動させる。これによりＣｏＰｔ膜２０２の磁化方向は上向きに変化する。書込み構造体５０の第２のフリー層と読出し構造体５１（２１と同じ）の第１のフリー層は静磁結合している。そのため、書込み構造体５０の第２のフリー層の磁化方向が設定されると、読出し構造体５１の第１のフリー層の磁化方向も設定される。すなわち書込み電流の方向により第１のフリー層及び第２のフリー層の磁化方向を設定できる。
【００９１】
次に、本磁気抵抗記憶素子をメモリセルに用いた図６のＭＲＡＭのデータの読出しについて説明する。まず、リード線制御回路６４によりリード線６３を介して読出しを行うセルの第３のトランジスタ５４をオン状態にする。さらにワード線制御回路６０により第１のトランジスタ５２をオン状態にする。さらにビット線制御回路５７より読出しを行うメモリセルの第１のビット線５５に読出し電流、たとえば２０μＡを印加する。読出し構造体が書き込まれたデータにより１０ｋΩ又は２０ｋΩの抵抗値となっている。その結果、磁化固定層（３）に接続された選択された第１のトランジスタ５２及び第３のトランジスタ５４のオン抵抗が１ｋΩとすると、第１のビット線５５の電位は０．２１Ｖと０．４１Ｖを示す。第１のビット線５５の電位をセレクト回路６２により選択して差動センスアンプ６５に与え、参照電位印加回路の参照電位Ｖｒｅｆに０．３Ｖを設定することでデータを判別することができる。
【００９２】
本第２の実施例では、書込み構造体２２の一つの電極と読出し構造体２１の一つの電極とが共有されている。そのため、製造工程数が減少し、歩留まりが向上するという利点がある。
【００９３】
以上説明したように、本発明によれば、データの書込みに磁壁の移動を用いているため低電流、低電力での書込みが可能である。さらに、データ書込み電流がトンネル絶縁膜を流れないため、トンネル絶縁膜の劣化を抑制でき、信頼性の高い磁気抵抗記憶装置が実現できる。
【００９４】
本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施の形態や各実施例は適宜変更され得ることは明らかである。
【００９５】
上記各実施の形態及び各実施例の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
【００９６】
（付記１）読出し構造体と、前記読み出し構造体の近傍に設けられた書込み構造体とを具備し、前記読み出し構造体は、磁化方向が変化する第１のフリー層と、磁化方向が固定された磁化固定層と、前記第１のフリー層と前記磁化固定層との間に設けられたトンネル絶縁層とを備え、前記書込み構造体は、磁化方向が変化する第２のフリー層を備え、前記第２のフリー層は、前記第２のフリー層の膜の上面に設けられ、第１方向に磁化が固定された第１の磁化固定領域と、前記膜の下面に設けられ、第２方向に磁化方向が固定された第２の磁化固定領域とを含み、前記膜の膜面方向に磁壁が存在し、前記第１のフリー層と前記第２のフリー層とは静磁結合している磁気抵抗記憶素子。
【００９７】
（付記２）付記１に記載の磁気抵抗記憶素子において、前記読出し構造体は、前記書込み構造体の前記膜面に垂直な方向に配置されている磁気抵抗記憶素子。
【００９８】
（付記３）付記２に記載の磁気抵抗記憶素子において、前記第１方向と前記第２方向とは互いにほぼ逆向きである磁気抵抗記憶素子。
【００９９】
（付記４）付記２又は３に記載の磁気抵抗記憶素子において、前記書込み構造体は、前記第１の磁化固定領域に電気的に接続された第３の電極と、前記第２の磁化固定領域に電気的に接続された第４の電極とを更に備え、前記第３の電極と前記第４の電極の間に流される電流により前記膜面に垂直な方向に移動する前記磁壁の当該移動の向きで書き込むデータを制御する磁気抵抗記憶素子。
【０１００】
（付記５）付記４に記載の磁気抵抗記憶素子において、前記読出し構造体は、前記第１のフリー層に電気的に接続された第１の電極と、前記磁化固定層に電気的に接続された第２の電極とを更に備え、前記第１の電極と前記第２の電極との間の抵抗に相関がある特性値を評価することでデータの読出しを行う磁気抵抗記憶素子。
【０１０１】
（付記６）付記２乃至５のいずれか一項に記載の磁気抵抗記憶素子において、前記第１方向及び前記第２方向が前記第２のフリー層の容易軸方向とほぼ一致する磁気抵抗記憶素子。
【０１０２】
（付記７）付記２乃至６のいずれか一項に記載の磁気抵抗記憶素子において、前記第１のフリー層の容易軸方向と前記第２のフリー層の容易軸方向とがほぼ同方向である磁気抵抗記憶素子。
【０１０３】
（付記８）付記２乃至６のいずれか一項に記載の磁気抵抗記憶素子において、前記第１のフリー層の容易軸方向と前記第２のフリー層の容易軸方向とがほぼ直交方向である磁気抵抗記憶素子。
【０１０４】
（付記９）付記２乃至８のいずれか一項に記載の磁気抵抗記憶素子において、前記書込み構造体は、前記第１の磁化固定領域及び前記第２の磁化固定領域の少なくとも一方に隣接して設けられ、当該隣接した部分の磁化方向を固定する磁化固定部を更に備える磁気抵抗記憶素子。
【０１０５】
（付記１０）付記９に記載の磁気抵抗記憶素子において、前記磁化固定部は、反強磁性体である磁気抵抗記憶素子。
【０１０６】
（付記１１）付記９に記載の磁気抵抗記憶素子において、前記磁化固定部は、積層体であり、前記積層体は、磁化方向が固定された複数の磁性体と、前記複数の磁性体の間に設けられ、両面に積層された磁性体を反強磁性結合させる少なくとも一つの非磁性体とを含む磁気抵抗記憶素子。
【０１０７】
（付記１２）付記９に記載の磁気抵抗記憶素子において、前記磁化固定部は、積層体であり、前記積層体は、磁化方向が固定された複数の磁性体と、前記複数の磁性体の間に設けられ、両面に積層された磁性体を強磁性結合させる少なくとも一つの非磁性体とを含む磁気抵抗記憶素子。
【０１０８】
（付記１３）付記９に記載の磁気抵抗記憶素子において、前記磁化固定部は、積層体であり、前記積層体は、磁化方向が固定された複数の磁性体と、前記複数の磁性体の間に設けられ、両面に積層された磁性体を反強磁性結合させる少なくとも一つの非磁性体とを含み、前記第１の磁化固定領域の積層体の数と、前記第２の磁化固定領域の積層体の数とは、奇数分だけ異なる磁気抵抗記憶素子。
【０１０９】
（付記１４）付記５に記載の磁気抵抗記憶素子において、前記第２の電極と前記第３の電極とが電気的に接続されている磁気抵抗記憶素子。
【０１１０】
（付記１５）複数の磁気抵抗記憶素子と、前記複数の磁気抵抗記憶素子を駆動する周辺回路とを具備し、前記複数の磁気抵抗記憶素子の各々は、付記１乃至１４のいずれか一項に記載されている磁気抵抗記憶素子である磁気ランダムアクセスメモリ。
【０１１１】
（付記１６）付記１５に記載の磁気ランダムアクセスメモリにおいて、前記磁気抵抗記憶素子と前記周辺回路の一部が別々の基板に形成され、互いに貼り付けられている磁気ランダムアクセスメモリ。
【０１１２】
（付記１７）付記１６に記載の磁気ランダムアクセスメモリにおいて、前記読出し構造体と前記書込み構造体とが別々の基板に形成されている磁気ランダムアクセスメモリ。
【符号の説明】
【０１１３】
１  第１のフリー層
２  トンネル絶縁層
３  ピン層
４  第２のフリー層
５  第１の電極
６  第２の電極
７  第３の電極
８  第４の電極
９  第１の磁化固定領域
１０  第２の磁化固定領域
１１  磁壁移動領域
２１  読出し構造体
２２  書込み構造体
４０  ＭＲＡＭ
４１  メモリセルアレイ
５５  第１のビット線
５６  第２のビット線
５７  ビット線制御回路
５８  第１のワード線
５９  第２ワード線
６０  ワード線制御回路
６１  データ線
６２  セレクト回路
６３  リード線
６４  リード線制御回路
６５  差動センスアンプ
６６  参照電位印加回路
【図１】
0005625380.tif 000002
【図２】
0005625380.tif 000003
【図３】
0005625380.tif 000004
【図４】
0005625380.tif 000005
【図５】
0005625380.tif 000006
【図６】
0005625380.tif 000007
【図７】
0005625380.tif 000008
【図８Ａ】
0005625380.tif 000009
【図８Ｂ】
0005625380.tif 000010
【図８Ｃ】
0005625380.tif 000011
【図９Ａ】
0005625380.tif 000012
【図９Ｂ】
0005625380.tif 000013
【図１０Ａ】
0005625380.tif 000014
【図１０Ｂ】
0005625380.tif 000015
【図１０Ｃ】
0005625380.tif 000016
【図１０Ｄ】
0005625380.tif 000017
【図１０Ｅ】
0005625380.tif 000018
【図１１】
0005625380.tif 000019