(57)【特許請求の範囲】
【請求項１】
半導体層上に、ゲート電極と、ドレイン電極と、ソース電極と、保護ダイオードと、ドレインバスバーまたはドレイン電極パッドとが配置され、
前記ドレイン電極が、前記保護ダイオードの周囲の全部を囲む状態で形成されているか、または、
前記ドレイン電極は、複数であり、前記複数のドレイン電極の少なくとも一対のドレイン電極間に、前記保護ダイオードが配置され、前記少なくとも一対のドレイン電極は、分離しているか、もしくは、結合して１つのドレイン電極を形成し、かつ、
前記ドレインバスバーまたは前記ドレイン電極パッドと、前記ゲート電極、前記ドレイン電極および前記ソース電極が配置された領域との間にも、前記保護ダイオードが配置されていることを特徴とする電界効果トランジスタ。
【請求項２】
前記ドレイン電極が、前記保護ダイオードの周囲の全部を囲む状態で形成されているか、または、前記複数のドレイン電極の少なくとも一対のドレイン電極間に、前記保護ダイオードが配置され、前記少なくとも一対のドレイン電極は、分離しているか、もしくは、結合して１つのドレイン電極を形成している部分において、
前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計が、前記ゲート電極のゲート幅の２倍以上であることを特徴とする請求項１記載の電界効果トランジスタ。
【請求項３】
基板と、その上に積層された機能性半導体層とを有し、前記機能性半導体層が、III族窒化物半導体から形成されていることを特徴とする請求項１または２記載の電界効果トランジスタ。
【請求項４】
前記保護ダイオードがショットキダイオードであることを特徴とする請求項１から３のいずれか一項に記載の電界効果トランジスタ。
【請求項５】
前記保護ダイオードが、２次元電子ガスをｎ型層としたｐ−ｎダイオードであることを特徴とする請求項１から３のいずれか一項に記載の電界効果トランジスタ。
【請求項６】
前記保護ダイオードが、２次元電子ガスをｎ型層としたｐ−ｉ−ｎダイオードであることを特徴とする請求項１から３のいずれか一項に記載の電界効果トランジスタ。
【請求項７】
前記保護ダイオードの電極に接触している半導体層が、ｐ−ＩｎｙＧａ１−ｙＮ（０≦ｙ＜１）の導電型および組成で表される半導体層であることを特徴とする請求項５または６記載の電界効果トランジスタ。
【請求項８】
前記保護ダイオードの電極に接触している半導体層が、ｐ−ＩｎｚＧａ１−ｚＮ（０≦ｚ＜１）の導電型および組成で表される半導体層であり、
さらに、ゲート電極接続層とｉ−ＧａＮ層とを含み、前記ゲート電極接続層は、前記ゲート電極に電気的に接続され、かつ前記ゲート電極に最も近接している半導体層であり、  前記ｉ−ＧａＮ層は、前記ゲート電極接続層と前記ｐ−ＩｎｚＧａ１−ｚＮ層との間に
配置されていることを特徴とする請求項７記載の電界効果トランジスタ。
【請求項９】
さらに、ゲート絶縁膜を含み、前記ゲート電極が、前記ゲート絶縁膜を介して、前記電界効果トランジスタを構成する半導体の一部に電気的に接続されていることを特徴とする請求項１から８のいずれか一項に記載の電界効果トランジスタ。
【請求項１０】
前記ゲート絶縁膜が、Ｓｉ、Ｍｇ、Ｈｆ、Ａｌ、Ｔｉ、Ｔａ、Ｚｒ、Ｓｔ、およびＢａからなる群から選択される少なくとも一つの元素と、Ｏ、Ｎ、およびＣからなる群から選択される少なくとも一つの元素とを含むことを特徴とする請求項９記載の電界効果トランジスタ。
【請求項１１】
請求項１から１０のいずれか一項に記載の電界効果トランジスタを含むことを特徴とする電子装置。
【請求項１２】
半導体層上に、ゲート電極、ドレイン電極、ソース電極、および保護ダイオードと、ドレインバスバーまたはドレイン電極パッドとを形成する工程を含み、
前記工程において、前記ドレイン電極を、前記保護ダイオードの周囲の全部を囲むように形成するか、または、
前記ドレイン電極を複数形成するとともに、前記複数のドレイン電極の少なくとも一対のドレイン電極間に、前記保護ダイオードが配置され、前記少なくとも一対のドレイン電極は、分離しているか、もしくは、結合して１つのドレイン電極を形成するように前記保護ダイオードおよび前記ドレイン電極を形成し、かつ、
前記ドレインバスバーまたは前記ドレイン電極パッドと、前記ゲート電極、前記ドレイン電極および前記ソース電極が配置された領域との間にも、前記保護ダイオードが配置されるように前記保護ダイオードを形成することを特徴とする電界効果トランジスタの製造方法。
【請求項１３】
前記電界効果トランジスタに過電圧または過電力が印加される条件下で使用することを特徴とする請求項１から１０のいずれか一項に記載の電界効果トランジスタ、または請求項１２記載の製造方法により製造される電界効果トランジスタの使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ、電子装置、電界効果トランジスタの製造方法及び使用方法に関する。
【背景技術】
【０００２】
電界効果トランジスタ等の半導体装置は、各種電子装置に広く用いられ、種々の観点から研究開発がなされている。例えば、電界効果トランジスタは、高電圧で動作可能なことが好ましい。しかし、動作電圧を高くするとサージ電圧も高くなる傾向があり、前記サージ電圧から前記トランジスタを保護する必要がある。例えば、前記電界効果トランジスタにより誘導性の負荷を駆動する場合は、前記負荷に蓄えられた電力の瞬時放出により、サージ電圧が発生するおそれがある。そのような過電圧あるいは過電力からトランジスタを保護するための手段として、例えば、特許文献１（特開２００７−５９８８２号公報）に記載の電界効果トランジスタがある。この電界効果トランジスタは、保護ダイオードが電界効果トランジスタと同一ウエハー上に作製されており、前記保護ダイオードにより、前記電界効果トランジスタ（トランジスタ部）をサージ電圧から保護する。
【０００３】
図５Ａおよび図５Ｂは、特許文献１に開示された電界効果トランジスタの構造を概略的に示す模式図である。図５Ａは回路図であり、図５Ｂは断面図である。図５Ａに示すとおり、この電界効果トランジスタは、ＨＦＥＴ（ヘテロ接合電界効果トランジスタ）部１と、ｐ−ｎダイオード（ｐｎ接合ダイオード）部２および３とからなる。また、図５Ｂに示すとおり、この電界効果トランジスタは、サファイア基板１１上に、ＧａＮ層１２およびＡｌ０．２６Ｇａ０．７４Ｎ層１３が前記順序で積層された素子形成層１０を有する。前記素子形成層１０の上には、ソース電極１４、ドレイン電極１５、およびゲート電極１６が形成され、前記素子形成層１０とともにＨＦＥＴ部１０Ａ（図５ＡのＨＦＥＴ部１に相当）を形成する。さらに、前記素子形成層１０上の他の領域には、カソード電極１８と、ｐ−Ａｌ０．２６Ｇａ０．７４Ｎからなるアノード電極１７とが形成され、前記素子形成層１０とともに、第一のｐ−ｎダイオード（ｐｎ接合ダイオード）部１０Ｂおよび第二のｐ−ｎダイオード部１０Ｃ（図５Ａのｐ−ｎダイオード部２および３に相当）を形成する。第一のｐ−ｎダイオード部１０Ｂのアノード電極１７とＨＦＥＴ部１０Ａのゲート電極１６、第一のｐ−ｎダイオードのカソード電極１８と第二のｐ−ｎダイオードのアノード電極１７、第二のｐ−ｎダイオードのカソード電極１８とＨＦＥＴ部１０Ａのソース電極１４とは、それぞれ電気的に接続されている。すなわち、ＨＦＥＴのゲート電極とソース電極の間に、第一および第二のｐ−ｎダイオードが直列に接続されている。このような構成の電界効果トランジスタとすることで、前記ゲート電極に加わった過大電流を逃がすための経路が形成され、サージ耐性を向上させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−５９８８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の電界効果トランジスタは、前記トランジスタ部と前記ダイオード部とを別の領域に作製しているため、チップ面積が大きくなってしまう。また、特許文献１の電界効果トランジスタは、前記ゲート電極と前記ソース電極との間に前記ダイオード部を順方向に接続しており、正のゲート電圧印加時に前記ソース電極に向けて電流が流れてしまうため、入力信号として正のゲート電圧を印加することが困難である。
【０００６】
そこで、本発明は、チップ面積を大きくしすぎることなく、過電圧、過電力が加わっても破壊されない電界効果トランジスタ、電子装置、電界トランジスタの製造方法および使用方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明の電界効果トランジスタは、
半導体層上に、ゲート電極と、ドレイン電極と、ソース電極と、保護ダイオードとが配置され、
前記ドレイン電極が、前記保護ダイオードの周囲の一部もしくは全部を囲む状態で形成されているか、または、
前記ドレイン電極は、複数であり、前記複数のドレイン電極の少なくとも一対のドレイン電極間に、前記保護ダイオードが配置されるように形成されていることを特徴とする。
【０００８】
また、本発明の電子装置は、前記本発明の電界効果トランジスタを含むことを特徴とする。
【０００９】
さらに、本発明の電界効果トランジスタの製造方法は、
半導体層上に、ゲート電極、ドレイン電極、ソース電極、および保護ダイオードを形成する工程を含み、
前記工程において、前記ドレイン電極を、前記保護ダイオードの周囲の一部もしくは全部を囲むように形成するか、または、
前記ドレイン電極を複数形成するとともに、前記複数のドレイン電極の少なくとも一対のドレイン電極間に、前記保護ダイオードが配置されるように前記保護ダイオードを形成することを特徴とする。
【００１０】
さらに、本発明の電界効果トランジスタの使用方法は、前記電界効果トランジスタに過電圧または過電力が印加される条件下で使用することを特徴とする、前記本発明の電界効果トランジスタ、または前記本発明の製造方法により製造される電界効果トランジスタの使用方法である。
【発明の効果】
【００１１】
本発明によれば、チップ面積を大きくしすぎることなく、過電圧、過電力が加わっても破壊されない電界効果トランジスタ、電子装置、電界トランジスタの製造方法および使用方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】本発明の一実施形態における電界効果トランジスタの構造を概略的に示す平面図である。
【図１Ｂ】図１Ａの電界効果トランジスタの一部の構造を概略的に示す平面図である。
【図１Ｃ】図１Ｂの電界効果トランジスタの構造を概略的に示す断面図である。
【図２Ａ】図１の電界効果トランジスタの変形例の構造を概略的に示す平面図である。
【図２Ｂ】図１の電界効果トランジスタの別の変形例の構造を概略的に示す平面図である。
【図２Ｃ】図１の電界効果トランジスタのさらに別の変形例の構造を概略的に示す平面図である。
【図２Ｄ】図１の電界効果トランジスタのさらに別の変形例の構造を概略的に示す平面図である。
【図２Ｅ】図１の電界効果トランジスタのさらに別の変形例の構造を概略的に示す平面図である。
【図２Ｆ】図１の電界効果トランジスタのさらに別の変形例の構造を概略的に示す平面図である。
【図２Ｇ】図１の電界効果トランジスタのさらに別の変形例の構造を概略的に示す平面図である。
【図２Ｈ】図１の電界効果トランジスタのさらに別の変形例の構造を概略的に示す平面図である。
【図３Ａ】本発明の別の実施形態における電界効果トランジスタの構造を概略的に示す断面図である。
【図３Ｂ】図３Ａの電界効果トランジスタの変形例の構造を概略的に示す断面図である。
【図３Ｃ】図３Ａの電界効果トランジスタの別の変形例の構造を概略的に示す断面図である。
【図３Ｄ】図３Ａの電界効果トランジスタのさらに別の変形例の構造を概略的に示す断面図である。
【図４Ａ】ダイオード電極がドレイン電極と対向する形態を例示する平面図である。
【図４Ｂ】ダイオード電極がドレイン電極と対向する形態の別の一例を示す平面図である。
【図５Ａ】特許文献１記載の電界効果トランジスタの構造を概略的に示す回路図である。
【図５Ｂ】特許文献１記載の電界効果トランジスタの構造を概略的に示す断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明についてさらに詳しく説明する。ただし、本発明は、以下の説明により限定されない。
【００１４】
本発明の電界効果トランジスタは、保護ダイオードを含む。本発明の電界効果トランジスタは、前記ソース電極、前記ゲート電極、および前記ドレイン電極を含むことにより、電界効果トランジスタとして機能し得る。以下、本発明の電界効果トランジスタにおいて、電界効果トランジスタとして機能し得る部分を「トランジスタ部」ということがある。
【００１５】
本発明の電界効果トランジスタは、前記の構造により、チップ面積を大きくしすぎることなく、トランジスタ部と保護ダイオードとを同一の電界効果トランジスタに形成できる。また、本発明の電界効果トランジスタは、前記ゲート電極、前記ドレイン電極、および前記ソース電極を一組とする電極群を少なくとも二組有し、前記保護ダイオードの電極が、前記ソース電極と電気的に接続され、前記保護ダイオードに隣接して、電流の上流側および下流側に、それぞれ一組の前記電極群が配置され、前記上流側の前記電極群は、電流の上流側から、前記ソース電極、前記ゲート電極、および前記ドレイン電極が、前記順序で配置され、前記下流側の前記電極群は、電流の上流側から、前記ドレイン電極、前記ゲート電極、および前記ソース電極が、前記順序で配置されていることが好ましい。この場合において、前記上流側と下流側と電極群における前記各ドレイン電極は、結合して一つのドレイン電極を形成してもよい。
【００１６】
また、本発明の電界効果トランジスタは、前記保護ダイオード、前記上流側の前記電極群、および前記下流側の前記電極群により一つの電極ユニットが形成され、複数の前記電極ユニットが、電流の流れる向きに沿って連続して配置されていることがより好ましい。前記電極ユニットにおける前記ソース電極は、隣接する他の前記電極ユニットにおける前記ソース電極と共有であっても良い。また、前記電極ユニットにおいて、前記上流側の前記電極群における前記ドレイン電極と、前記下流側の前記電極群における前記ドレイン電極とが、結合して一つのドレイン電極を形成していても良い。
【００１７】
本発明の電界効果トランジスタは、前記ドレイン電極が、前記保護ダイオードの周囲の一部もしくは全部を囲む状態で形成されているか、または、前記複数のドレイン電極の少なくとも一対のドレイン電極間に、前記保護ダイオードが配置されるように形成されている部分において、前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計が、前記ゲート電極のゲート幅の２倍以上であることが好ましい。または、本発明の電界効果トランジスタは、さらに、ドレインバスバーまたはドレイン電極パッドを有し、前記ドレインバスバーまたは前記ドレイン電極パッドと、前記ゲート電極、前記ドレイン電極および前記ソース電極が配置された領域との間にも、前記保護ダイオードが配置されていることが好ましい。これらの構造によれば、前記保護ダイオードの電流容量をさらに高くすることができ、より大きな過電力に対しても前記トランジスタ部を保護することができる。
【００１８】
なお、本発明において、前記保護ダイオードの電極の外周における、「ドレイン電極と対向する部分」は、前記ドレイン電極の縁との距離が最も近い部分を含み、前記ドレイン電極の縁との距離が、前記最も近い部分の２倍以内の部分をいうものとする。前記「ドレイン電極と対向する部分」は、前記ドレイン電極の縁と平行でなくても良い。例えば、図４Ａのように、外周が曲線形状を有するダイオード電極１１１が、一対のドレイン電極１０９間に配置されている場合、前記「ドレイン電極と対向する部分」は、図中の矢印Ａ１１およびＡ１２で表すことができる。前記「ドレイン電極と対向する部分」の長さの合計は、Ａ１１＋Ａ１２である。また、例えば、図４Ｂのように、ドレイン電極１０９が、外周が曲線形状を有するダイオード電極１１１の周囲の一部を囲む状態で形成されている場合、前記「ドレイン電極と対向する部分」およびその長さは、図中の矢印Ａ１３で表すことができる。ただし、図４Ａ中のＡ１１およびＡ１２、図４Ｂ中のＡ１３で表される部分は、ドレイン電極１０９の縁との距離が前記数値以内であるものとする。なお、図４Ａおよび図４Ｂは、説明の便宜のための例示的な模式図であり、本発明を何ら限定しない。
【００１９】
また、前記「ゲート幅」は、前記ゲート電極において、本発明の電界効果トランジスタのソース電極とドレイン電極との間の電流方向と直交する方向における最大の寸法をいう。また、前記「ゲート幅」は、特に断らない限り、実効的なゲート幅をいう。前記「実効的なゲート幅」は、前記ゲート電極のうち、本発明の電界効果トランジスタのアクティブ領域内に存在する部分のゲート幅をいう。前記「アクティブ領域」は、本発明の電界効果トランジスタにおいて、電気が流れることが可能である部分をいう。本発明の電界効果トランジスタに前記ゲート電極が複数存在し、それぞれ前記ゲート幅が異なる場合は、前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計は、前記ゲート幅のうち最大のゲート幅の２倍以上であることがより好ましい。
【００２０】
本発明の電界効果トランジスタは、基板と、その上に積層された機能性半導体層とを有し、前記機能性半導体層が、III族窒化物半導体から形成されていることが好ましい。III族窒化物半導体（例えばＧａＮなど）が有する大きなバンドギャップ、高い絶縁破壊電界強度、高い電子移動度等の性質を利用すれば、高耐圧・高速動作可能な電界効果トランジスタを形成しやすいためである。
【００２１】
本発明の電界効果トランジスタにおいて、前記保護ダイオードは、ショットキダイオード、２次元電子ガスをｎ型層としたｐ−ｎダイオード、または２次元電子ガスをｎ型層としたｐ−ｉ−ｎダイオードであることが好ましい。前記保護ダイオードがショットキダイオードである場合、前記保護ダイオードの電極に接触している半導体層が、ｉ−ＩｎｘＧａ１−ｘＮ（０≦ｘ＜１）の導電型および組成で表される半導体層であることがより好ましい。前記保護ダイオードが２次元電子ガスをｎ型層としたｐ−ｎダイオードである場合、前記保護ダイオードの電極に接触している半導体層が、ｐ−ＩｎｙＧａ１−ｙＮ（０≦ｙ＜１）の導電型および組成で表される半導体層であることがより好ましい。前記保護ダイオードが２次元電子ガスをｎ型層としたｐ−ｉ−ｎダイオードである場合、前記保護ダイオードの電極に接触している半導体層が、ｐ−ＩｎｚＧａ１−ｚＮ（０≦ｚ＜１）の導電型および組成で表される半導体層であることがより好ましい。
【００２２】
前記保護ダイオードが、ショットキダイオード、２次元電子ガスをｎ型層としたｐ−ｎダイオード、または２次元電子ガスをｎ型層としたｐ−ｉ−ｎダイオードである場合、本発明の電界効果トランジスタは、
ゲート電極接続層と、組成変調層とを含み、
前記ゲート電極接続層は、前記ゲート電極に電気的に接続され、かつ前記ゲート電極に最も近接している半導体層であり、
前記組成変調層は、前記ゲート電極接続層と前記保護ダイオードの電極との間に配置され、かつ、前記ゲート電極接続層側でバンドギャップが大きく、前記保護ダイオードの電極側でバンドギャップが小さくなるように変化する組成を有することが好ましい。
この場合において、前記組成変調層は、前記保護ダイオードの電極に接触している半導体層であることがより好ましい。または、本発明の電界効果トランジスタが保護ダイオード電極接触層をさらに含み、前記保護ダイオード電極接触層は、前記保護ダイオードの電極に接触している半導体層であり、前記組成変調層は、前記ゲート電極接続層と前記保護ダイオード電極接触層との間に配置されていることがより好ましい。
また、前記組成変調層は、前記バンドギャップの調整の観点から、Ａｌを含み、かつ、前記ゲート電極接続層側でＡｌ組成比が大きく、前記保護ダイオードの電極側でＡｌ組成比が小さくなるように組成が連続的にまたは段階的に変化する半導体層であることがより好ましい。同様の観点から、前記組成変調層は、ＡｌＧａＮから形成されていることがさらに好ましい。
【００２３】
本発明の電界効果トランジスタは、前記組成変調層を有することで、前記保護ダイオードの逆方向耐圧をさらに高くすることができる。この効果は、前記保護ダイオードがショットキダイオード、２次元電子ガスをｎ型層としたｐ−ｎダイオード、または２次元電子ガスをｎ型層としたｐ−ｉ−ｎダイオードのいずれであるかに関わらず得ることができる。これにより、前記トランジスタ部が高電圧動作しても前記保護ダイオード側にリーク電流が流れることを抑制し、またさらに大きな過電圧に対しても前記トランジスタ部を保護することができる。
【００２４】
前記保護ダイオードが２次元電子ガスをｎ型層としたｐ−ｉ−ｎダイオードである場合、
前記保護ダイオードの電極に接触している半導体層が、ｐ−ＩｎｚＧａ１−ｚＮ（０≦ｚ＜１）の導電型および組成で表される半導体層であり、
さらに、ゲート電極接続層とｉ−ＧａＮ層とを含み、前記ゲート電極接続層は、前記ゲート電極に電気的に接続され、かつ前記ゲート電極に最も近接している半導体層であり、
前記ｉ−ＧａＮ層は、前記ゲート電極接続層と前記ｐ−ＩｎｚＧａ１−ｚＮ層との間に配置されていることがより好ましい。
【００２５】
また、前記保護ダイオードが２次元電子ガスをｎ型層としたｐ−ｉ−ｎダイオードである場合、
前記保護ダイオードの電極に接触している半導体層が、ｐ−ＩｎｚＧａ１−ｚＮ（０≦ｚ＜１）の導電型および組成で表される半導体層であり、
さらに、ゲート電極接続層とｉ−ＡｌＧａＮ層とを含み、前記ゲート電極接続層は、前記ゲート電極に電気的に接続され、かつ前記ゲート電極に最も近接している半導体層であり、
前記ｉ−ＡｌＧａＮ層は、前記ゲート電極接続層と前記ｐ−ＩｎｚＧａ１−ｚＮ層との間に配置されていることがより好ましい。この場合において、前記ゲート電極接続層がＡｌを含み、前記ｉ−ＡｌＧａＮ層のＡｌ組成比が、前記ゲート電極接続層のＡｌ組成比以下であることがより好ましい。
【００２６】
なお、本発明の電界効果トランジスタにおいて、前記保護ダイオードが２次元電子ガスをｎ型層としたｐ−ｎダイオード、または２次元電子ガスをｎ型層としたｐ−ｉ−ｎダイオードである場合、例えば、前記保護ダイオードの電極に接触している半導体層がｐ型層である。前記ｎ型層は、例えば、前記トランジスタ部を構成する半導体層中を２次元電子ガス（２ＤＥＧ）が走行しており、この２ＤＥＧが前記保護ダイオードのｎ型層を兼ねる。
【００２７】
また、本発明の電界効果トランジスタは、さらに、ゲート絶縁膜を含み、前記ゲート電極が、前記ゲート絶縁膜を介して、前記電界効果トランジスタを構成する半導体の一部に電気的に接続されていることがより好ましい。このような構造とすると、過電圧、過電力は、全て前記保護ダイオードから逃がす必要があることから、本発明の効果がより顕著になる。前記ゲート絶縁膜は、Ｓｉ、Ｍｇ、Ｈｆ、Ａｌ、Ｔｉ、Ｔａ、Ｚｒ、Ｓｔ、およびＢａからなる群から選択される少なくとも一つの元素と、Ｏ、Ｎ、およびＣからなる群から選択される少なくとも一つの元素とを含むことがより好ましい。
【００２８】
なお、本発明において「電気的に接続」とは、例えば、直接接触した状態でも良いし、他の構成要素を介してつなぎ合わされた状態でも良く、通電可能な状態でも良いし、絶縁膜等を介して電気的な相互作用が可能な状態でも良い。電極が半導体層と電気的に接続されている状態とは、例えば、ソース電極、ドレイン電極もしくはゲート電極が半導体層に直接接触している状態、または、ゲート電極がゲート絶縁膜を介して半導体層とつなぎ合わされた状態等がある。
【００２９】
また、本発明において、「上に」は、特に断らない限り、上面に直接接触している状態でも良いし、間に他の構成要素等が存在する状態でも良い。同様に、「下に」は、特に断らない限り、下面に直接接触している状態でも良いし、間に他の構成要素等が存在する状態でも良い。また、「上面に」は、上面に直接接触している状態を指す。同様に、「下面に」は、下面に直接接触している状態を指す。「片面側に」は、特に断らない限り、片面側に直接接触している状態でも良いし、間に他の構成要素等が存在する状態でも良い。「両面側に」も、同様とする。「片面に」は、片面に直接接触している状態を指す。「両面に」も、同様とする。
【００３０】
また、本発明において、「組成」とは、半導体層等を構成する元素の原子数の量的関係をいう。「組成比」とは、前記半導体層等を構成する特定の元素の原子数と、他の元素の原子数との相対的な割合をいう。例えば、ＡｌｘＧａ１−ｘＮの組成で表される半導体層において、ｘの数値を「Ａｌ組成比」という。また、本発明において、一つの半導体層と他の半導体層との組成を比較する場合、導電性を発現させるための不純物（ドーパント）は、半導体層を構成する元素として考慮しないものとする。例えば、ｐ型ＧａＮ層とｎ型ＧａＮ層とは、不純物（ドーパント）が異なるが、組成は同一であるものとする。また、例えば、ｎ型ＧａＮ層と、不純物濃度がさらに高いｎ＋ＧａＮ層とがあった場合、それらの組成は同一であるものとする。
【００３１】
以下、本発明の具体的な実施形態について図面を参照しながら説明する。ただし、以下の実施形態および実施例は例示であり、本発明を限定しない。各図面において、同様な構成要素には適宜同一符号を付し、その詳細な説明は重複しないように適宜省略する場合がある。また、各図面は例示的な模式図であり、各部の寸法比等は実物とは一致しない場合がある。
【００３２】
［実施形態１］
図１Ａは、本発明に係る第１の実施形態の電界効果トランジスタ１０の構造を概略的に示す平面図である。図示の通り、この電界効果トランジスタ１０は、複数のゲート電極がほぼ一定周期でくし型に並んでいるマルチフィンガーのトランジスタと、トランジスタのドレイン電極部分に埋め込まれたダイオードからなっている。説明を簡略化するため、以下、破線で囲まれた領域１０−１のように、１周期分の構造に関して説明する。この電界効果トランジスタ１０−１は、電界効果トランジスタ１０を構成する１周期分の構造に相当する。実際の電界効果トランジスタ１０は、１周期分を構成する電極の組み合わせが、２周期以上、例えば数十から数百繰り返される。この電界効果トランジスタ１０の両端部の構造は、１周期分を構成する電極の組み合わせと異なる場合がある。図中、点線で示している部分は、空中配線、もしくは絶縁膜を介した立体配線を示す。
【００３３】
次に、電界効果トランジスタ１０−１について、図１Ｂの平面図および図１Ｃの断面図に基づき説明する。図１Ｂに示すとおり、この電界効果トランジスタ１０−１は、ソース電極１０８、ドレイン電極１０９、およびゲート電極１１０を一組とする電極群を二組有し、さらに、保護ダイオードの電極１１１を有する。また、保護ダイオードおよびその電極１１１に隣接して、電流の上流側および下流側に、それぞれ一組の前記電極群が配置されている。前記上流側の前記電極群は、電流の上流側から、ソース電極１０８、ゲート電極１１０、およびドレイン電極１０９が前記順序で配置されている。前記下流側の前記電極群は、電流の上流側から、ドレイン電極１０９、ゲート電極１１０、およびソース電極１０８が前記順序で配置されている。同図下部のソースパッド部１１２、ゲートバスバー１１４、および同図上部のドレインパッド部１１３は、それぞれ、電界効果トランジスタ１０−１に電流の流れる向きに沿って、電界効果トランジスタ１０−１の一端から他端まで伸びている。保護ダイオードの電極１１１は、ソースパッド部１１２を介してソース電極１０８と電気的に接続されている。各ドレイン電極１０９は、ドレインパッド部１１３を介して接続されている。また、各ゲート電極１１０は、ゲートバスバー１１４により連結されている。なお、本発明の電界効果トランジスタにおいて、ソースパッド部、ドレインパッド部、およびゲートバスバーは、必須ではないが、前記マルチフィンガーの構造を形成するために、これらの少なくとも一つを適宜有することが好ましい。
【００３４】
また、この電界効果トランジスタ１０−１のアクティブ領域の幅（電流の方向と垂直方向の長さ）は、ドレイン電極１０９、ゲート電極１１０、およびソース電極１０８の幅（電流の方向と垂直方向の長さ）にほぼ等しい。図１Ｂにおいて、点線１００１は、ドレイン電極１０９、ゲート電極１１０、およびソース電極１０８の下端（図で見て下側）を結ぶ線であり、点線１００２は、ドレイン電極１０９、ゲート電極１１０、およびソース電極１０８の上端（図で見て上側）を結ぶ線である。電界効果トランジスタ１０−１のアクティブ領域は、点線１００１と点線１００２の間の領域であり、前記アクティブ領域の幅（電流の方向と垂直方向の長さ）は、点線１００１と点線１００２との距離に等しい。なお、本発明の電界効果トランジスタにおいて、アクティブ領域は、前記のとおり、電気が流れることが可能である部分であり、前記アクティブ領域の幅は、ドレイン電極、ゲート電極、およびソース電極の幅と完全に一致するとは限らない。
【００３５】
また、図１Ｃに示すとおり、この電界効果トランジスタ１０−１は、基板１０１上に、第一の半導体層からなる核形成層１０２、第二の半導体層からなる電子走行層１０３、第三の半導体層からなる電子供給層１０４、第四の半導体層からなる電界緩和層１０５、第五の半導体層からなるｐ型層１０６が前記順序で積層された積層構造を有する。電子供給層１０４の上面において、電界緩和層１０５、およびｐ型層１０６は、一部が除去されている。ダイオード部は、ｐ型層１０６の上面に、第一の金属から成るダイオード電極１１１を形成し、立体配線を介してソースパッド部１１２と接続することで作製できる。また、電界緩和層１０５およびｐ型層１０６を除去した部分には、ソース電極１０８、ドレイン電極１０９およびゲート電極１１０が前記配置で形成されている。ゲート電極１１０の形成部位では、電子供給層１０４上部の一部が除去されて開口部（開口埋め込み部）が形成されている。前記開口部（開口埋め込み部）上面には、第一の絶縁膜からなるゲート絶縁膜１０７と第二の金属からなるゲート電極１１０がこの順序で積層され、ゲートバスバー１１４を介してゲートパッド（図示せず）に接続されている。さらに、ゲート電極１１０を挟むように、第三の金属からなるソース電極１０８、ドレイン電極１０９を形成し、各々立体配線を介してソースパッド部１１２、ドレインパッド部１１３に接続することでトランジスタ部を作製できる。
【００３６】
核形成層１０２と電子走行層１０３との間には、別途バッファ層を挿入してもよい。また、例えば、基板１０１と、前記バッファ層もしくは電子走行層１０３の格子定数差が３％以下とほぼ等しい場合などは、核形成層１０２は省略しても良い。
【００３７】
電子走行層１０３は、例えば、ＧａＮ、ＩｎＮ、ＡｌＮなどのIII族窒化物系化合物半導体で構成すればよい。この電子走行層１０３には、Ｓｉ、Ｓ、Ｓｅ、Ｏなどのｎ型不純物、あるいは、ベリリウム（Ｂｅ）、炭素（Ｃ）またはマグネシウム（Ｍｇ）などのｐ型不純物を添加してもよい。ただし、クーロン散乱の影響による電子移動度の低下防止の観点から、電子走行層１０３内の不純物濃度は高すぎないことが好ましく、例えば、１×１０１７ｃｍ−３以下であることが望ましい。電子供給層１０４は、電子走行層１０３の上面にヘテロ接合し、ＧａＮやＩｎＮ、ＡｌＮなどのIII族窒化物系化合物半導体からなる層である。電子供給層１０４から電子走行層１０３へ電子を供給するために、電子供給層１０４は、電子走行層１０３よりも小さな電子親和力を持つ材料または組成からなる。本実施形態の電界効果トランジスタ１０では、主にピエゾ効果や自発分極効果により、電子走行層１０３と電子供給層１０４とのヘテロ接合界面およびその近傍での２次元電子ガスの発生を可能としている。たとえば、アンドープＧａＮ層（電子走行層）１０３の上面にＡｌＧａＮ層（電子供給層）１０４がヘテロ接合する場合、自発分極とピエゾ分極との両作用によりそのヘテロ接合界面に正の空間固定電荷が発生し、ヘテロ接合界面のＧａＮ層側に２次元電子ガスを形成することとなる。なお、電子走行層１０３よりも大きなバンドギャップを持つ電子供給層１０４にＳｉ、Ｓ、Ｓｅ、Ｏなどのｎ型不純物を導入することにより、当該ヘテロ接合界面およびその近傍の２次元電子ガスの濃度を調整することも可能である（変調ドーピング）。
【００３８】
電界緩和層１０５は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表される組成を有する。パンチスルーを抑制して高い耐圧性能を得るために、電界緩和層１０５の組成は、電界緩和層１０５の内部で負の分極電荷がほぼ一様に分布するように制御されている。例えば、電界緩和層１０５の上面をIII族面であるガリウム面とした場合、電界緩和層１０５のＡｌ組成比ｙを基板１０１側からダイオード電極１１１側に向かうにつれて徐々に（連続的に）または段階的に小さくする。これにより、電界緩和層１０５の内部で負の分極電荷を積層方向にわたってほぼ一様に分布させることができる。あるいは、電界緩和層１０５のＩｎ組成比ｘを基板１０１側からダイオード電極１１１側に向かうにつれて徐々に（連続的に）または段階的に大きくしても良い。このようにしても、電界緩和層１０５の内部で負の分極電荷を積層方向にわたってほぼ一様に分布させることができる。あるいは、電界緩和層１０５のＡｌ組成比ｙを基板１０１側からダイオード電極１１１側に向かうにつれて徐々に（連続的に）または段階的に小さくし、かつ、電界緩和層１０５のＩｎ組成比ｘを基板１０１側からダイオード電極１１１側に向かうにつれて徐々に（連続的に）または段階的に大きくしても良い。このようにしても、電界緩和層１０５の内部で負の分極電荷を積層方向にわたってほぼ一様に分布させることができる。
【００３９】
電界緩和層１０５は、前記組成を有することにより、ピエゾ効果および自発分極効果により伝導帯および価電子帯が真空準位に向かって凸形状をなすように曲がるエネルギーバンド構造を有する。この凸形状のエネルギーバンドは、ピエゾ効果および自発分極効果に起因する固定電荷で形成されるため、局所的な電界強度の増加を抑制することができ耐圧性能を向上させることができる。
【００４０】
また、電界緩和層１０５に導入するｎ型不純物としては、たとえば、シリコン（Ｓｉ）、イオウ（Ｓ）、セレン（Ｓｅ）、酸素（Ｏ）が挙げられる。ｎ型不純物濃度は、所望の値とすることができるが、電界を緩和するために、１×１０１８ｃｍ−３以下であることが好ましい。特に、高い耐圧性能を確保するためには、前記ｎ型不純物濃度は１×１０１７ｃｍ−３以下であることが好ましい。ｐ型層１０６は、面密度で１×１０１３ｃｍ−２以上のアクセプタ濃度を有するｐ型窒化物半導体層である。ｐ型層１０６に高濃度に導入されるｐ型不純物としては、例えば、Ｂｅ、Ｃ、Ｍｇ等が挙げられ、ｐ型層１０６の構成材料としては、例えば、ＧａＮ、ＩｎＮ、ＡｌＮなどのIII族窒化物系化合物半導体が挙げられる。このｐ型層１０６に導入されるｐ型不純物濃度は、特に制限されないが、高電圧領域で電子に対する電位障壁の形成を維持するためには、１×１０１８ｃｍ−３以上であることが望ましい。ダイオード電極１１１の形成材料は特に制限されないが、ｐ型層１０６とオーミック接触する材料が好ましい。また、ゲート電極と同一の材料で作製してもよい。
【００４１】
基板１０１として、ＧａＮやＡｌＮなどからなる導電性のIII族窒化物系化合物半導体基板を使用することが好ましいが、これに限定されるものではない。たとえば、シリコン基板または炭化シリコン基板を基板１０１に使用してもよい。用途に応じて、導電性の基板を用いることも可能である。
【００４２】
本実施形態の電界効果トランジスタは、ゲート絶縁膜を有するＭＩＳ型トランジスタである。このため、ゲート電極の形成材料は、導電性があれば特に制限されず、任意の物質とすることができる。前記ゲート電極の形成材料としては、具体的には、例えば、Ｎｉ、Ｐｄ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｎｂ、ＡｌもしくはＡｕなどの金属材料、またはＳｉを主成分としたポリ結晶に不純物を添加した材料などが挙げられる。前記ゲート電極は、複数の材料から形成されていてもよく、複数の材料層を積層した構造を有していてもよい。ただし、前記ゲート電極の形成材料は、ゲート絶縁膜と反応しない材料であることが好ましい。ＭＩＳ型構造を用いない場合（ゲート絶縁膜がない場合）は、ゲート電極１１０は、例えば、下地の電子供給層１０４にショットキ接触する材料を用いればよい。
【００４３】
ゲート絶縁膜１０７は、たとえば、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ストロンチウム（Ｓｔ）、バリウム（Ｂａ）、およびタンタル（Ｔａ）よりなる群から選択された１種または２種以上の酸化物または窒化物で構成すればよい。酸化物または窒化物などの無機化合物の代わりに、有機絶縁物で構成されてもよい。
【００４４】
本実施形態の電界効果トランジスタ１０によれば、例えば、以下のような効果を得ることができる。
【００４５】
まず、本実施形態の電界効果トランジスタ１０は、トランジスタとしてＭＩＳ型トランジスタを採用しているため、通常動作時のゲートリーク電流を低くできる。一方、本実施形態の電界効果トランジスタは、ゲート電極を介して電流を流すことができないため、サージや誘導性過電力など外部から電圧が加わった場合、トランジスタ部では電流を逃がすことができない。本実施形態の電界効果トランジスタでは、サージや誘導性過電力など外部から電圧が加わった場合、ドレイン電極内に配したダイオードから電流を逃がすことができる。特に、本実施形態では、電界緩和層を有するｐ−ｎダイオードを用いているため、高い動作電圧（正のドレイン電圧）でもダイオード側にリーク電流が流れず、ダイオードを併設したことによる不利益は起こらない。本実施形態の電界効果トランジスタでは、動作電圧よりもさらに高い正の電圧が加わったときには、ダイオードの逆方向電流としてソース電極側（接地）に放出することができる。その際、ダイオード電極（保護ダイオードの電極）の真下は空乏化してしまい、前記ダイオード電極の外周部しか電流が流れない。このような場合、ダイオード電極の面積により電流容量を確保しようとしても、前記ダイオードの電極面積によらず電流容量が不足してしまう。しかしながら、本発明の電界効果トランジスタの構造によれば、前記ダイオード電極の外周の長さ（外周部長）を長くしやすいので、十分な電流容量を確保しやすい。特に、本実施形態では、前記ダイオード電極の外周部長がゲート電極幅（ゲート幅）以上あるので、充分な電流容量を実現することができる。また、負の外部電圧が加わった場合には、ダイオードは順方向に働き、ダイオード電極下は低抵抗で、容易に大電流を流すことが可能となる。また、本実施形態では、前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計が、少なくとも図１Ｂに示すＡ１＋Ａ２であり、前記ゲート電極のゲート幅Ｂ１の２倍以上である。これにより、前記保護ダイオードの電流容量をいっそう高くすることができ、大きな過電力に対して前記トランジスタ部を保護することができる。
【００４６】
さらに、ゲート電極ピッチ（ゲート電極が配置されている間隔）は、通常は、電界効果トランジスタの出力と放熱性から規定される。高出力において十分な放熱性を確保するためには、前記ゲート電極ピッチの値は、例えば３０μｍ以上が好適である。しかしながら、前記ドレイン電極の有効幅（実際に電極として機能し得る部分の幅）は、通常、前記ドレイン電極の外周から数μｍしかなく、前記ゲート電極ピッチの値に対し、極めて小さい。したがって、前記ゲート電極間にドレイン電極を配置した場合、前記ドレイン電極の中心付近の大部分は、無駄なスペースとなってしまう。前記ゲート電極間に保護ダイオードを配置すると、前記ゲート電極ピッチの値をさらに大きくしなければならず、その分チップ面積が増加してしまう。しかしながら、本実施形態の電界効果トランジスタのような電極配置によれば、前記無駄なスペースに保護ダイオードを配置することができるため、前記無駄なスペースによる面積のロスを抑制することができ、チップ面積の節減につながる。本実施形態の電界効果トランジスタの電極配置によれば、例えば、前記ゲート電極ピッチを一般的な電界効果トランジスタと変えずに、すなわちチップ面積を全く増加させること無しに保護ダイオードを配置することも可能となる。ただし、この効果の説明は例示であって、本発明はこの説明により限定されない。
【００４７】
なお、本発明の電界効果トランジスタの製造方法は、特に限定されないが、前記本発明の電界効果トランジスタの製造方法により製造することが好ましい。電極、半導体層等の各部を形成する方法は、特に限定されず、例えば、一般的な半導体装置の製造方法を参考にして適宜行うことができる。図１の電界効果トランジスタ１０（１０−１）の製造（作製）方法は特に限定されないが、例えば、後述する実施例１の通りである。各部の材質等も特に制限されないが、例えば、前述のとおり、または実施例１に示すとおりである。
【００４８】
次に、図１の電界効果トランジスタ１０の変形例について説明する。図２Ａ〜Ｈは、本実施形態の変形例である各電界効果トランジスタの平面構造を概略的に示す断面図である。以下各々の特徴を説明する。
【００４９】
図２Ａに示す電界効果トランジスタ１０−２は、電界効果トランジスタ１０を構成する１周期分を表している。図中、点線で示している部分は、空中配線、もしくは絶縁膜を介した立体配線を示す。電界効果トランジスタ１０−２は、ドレイン電極１０９を３つ、およびダイオード電極１１１を２つ有し、ドレイン電極間にダイオードを２個内包した構造を有する。各ダイオード電極１１１は、ドレイン電極１０９間に挟まれ、電流の流れる方向に沿って、ドレイン電極１０９、ダイオード電極１１１、ドレイン電極１０９、ダイオード電極１１１、ドレイン電極１０９の順序で配置されている。これら以外は、電界効果トランジスタ１０−２は、図１の電界効果トランジスタ１０−１と同様である。図示の通り、この電界効果トランジスタ１０−２は、電界効果トランジスタ１０−１と比較して、ドレイン電極と前記保護ダイオードが対向する部分の長さが２倍長くなっている。すなわち、図２Ａにおいて、前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計（Ａ３＋Ａ４＋Ａ５＋Ａ６）は、前記ゲート電極のゲート幅Ｂ２の２倍以上である。これにより、順方向、逆方向共に大電流を流すことが可能である。
【００５０】
図２Ｂに示す電界効果トランジスタ１０−３は、電界効果トランジスタ１０を構成する１周期分を表している。図中、点線で示している部分は、空中配線、もしくは絶縁膜を介した立体配線を示す。図示の通り、電界効果トランジスタ１０−３は、ドレイン電極１０９の間に保護ダイオード（ダイオード電極１１１）を１個内包した構造である。この電界効果トランジスタ１０−３では、２つのドレイン電極１０９がドレインパッド側で結合して１つのドレイン電極を構成し、前記保護ダイオードのドレインパッド側側面もドレイン電極と対向している。これら以外は、電界効果トランジスタ１０−３は、図１の電界効果トランジスタ１０−１と同様である。この電界効果トランジスタ１０−３も、電界効果トランジスタ１０−１と比較して、ドレイン電極とダイオードが対向する部分（前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計）の長さを長くできることから、より順方向、逆方向共に大電流を流すことが可能である。
【００５１】
図２Ｃに示す電界効果トランジスタ１０−４は、電界効果トランジスタ１０を構成する１周期分を表している。図中、点線で示している部分は、空中配線、もしくは絶縁膜を介した立体配線を示す。電界効果トランジスタ１０−４は、ドレイン電極１０９の間に保護ダイオード（ダイオード電極１１１）を１個内包した構造である。この電界効果トランジスタ１０−４では、ドレイン電極１０９およびダイオード電極１１１が、それぞれ櫛型をしており、櫛の歯が噛み合うように配置されている。前記櫛の歯の方向は、電流の流れる方向と垂直方向である。これら以外は、電界効果トランジスタ１０−４は、図１の電界効果トランジスタ１０−１と同様である。この電界効果トランジスタ１０−４も、電界効果トランジスタ１０−１と比較して、ドレイン電極とダイオードが対向する部分（前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計）の長さを長くできることから、より順方向、逆方向共に大電流を流すことが可能である。
【００５２】
図２Ｄに示す電界効果トランジスタ１０−５は、電界効果トランジスタ１０を構成する１周期分を表している。図中、点線で示している部分は、空中配線、もしくは絶縁膜を介した立体配線を示す。電界効果トランジスタ１０−５は、ドレイン電極１０９の間に保護ダイオード（ダイオード電極１１１）を１個内包した構造である。この電界効果トランジスタ１０−５では、ダイオード電極１１１が、フィッシュボーン構造（魚の背骨様の形状）を有している。ドレイン電極１０９は、ダイオード電極１１１の周囲に、左右のゲート電極１１０側およびソースパッド部１１３側を包囲するように配置されている。これら以外は、電界効果トランジスタ１０−５は、図１の電界効果トランジスタ１０−１と同様である。この電界効果トランジスタ１０−５も、電界効果トランジスタ１０−１と比較して、ドレイン電極とダイオードが相対する部分の長さ（前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計）を長くできることから、より順方向、逆方向共に大電流を流すことが可能である。
【００５３】
図２Ｅに示す電界効果トランジスタ１０−６は、電界効果トランジスタ１０を構成する１周期分を表している。図中、点線で示している部分は、空中配線、もしくは絶縁膜を介した立体配線を示す。図示の通り、電界効果トランジスタ１０−６は、ドレイン電極１０９内に保護ダイオード（ダイオード電極１１１）を７個内包した構造を有する。ダイオード電極１１１は、格子状に配置されており、ドレイン電極１０９は、６個のダイオード電極１１１の四方および他の１個のダイオード電極１１１の三方を包囲するように配置されている。これら以外は、電界効果トランジスタ１０−６は、図１の電界効果トランジスタ１０−１と同様である。この電界効果トランジスタ１０−６も、電界効果トランジスタ１０−１と比較して、ドレイン電極とダイオードが相対する部分（前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計）の長さを長くできることから、より順方向、逆方向共に大電流を流すことが可能である。なお、ソースパッド側の配線をなるべく短くするため、最もソースパッド側に位置するダイオード電極１１１（前記「他の１個のダイオード電極１１１」）のソースパッド側には、ドレイン電極１０９を配置していない。
【００５４】
図２Ｆに示す電界効果トランジスタ１０−７は、電界効果トランジスタ１０を構成する１周期分を表している。図中、点線で示している部分は、空中配線、もしくは絶縁膜を介した立体配線を示す。図示の通り、電界効果トランジスタ１０−７は、ドレイン電極１０９の間に保護ダイオード（ダイオード電極１１１）を１個内包した構造である。この電界効果トランジスタ１０−７では、２つのドレイン電極１０９がドレインパッド側およびソースパッド側で結合して１つのドレイン電極を構成する。ドレイン電極１０９は、ダイオード電極１１１の四方を包囲するように配置され、前記保護ダイオード（ダイオード電極１１１）のドレインパッド側側面およびソースパッド側側面もドレイン電極と対向している。これら以外は、電界効果トランジスタ１０−７は、図１の電界効果トランジスタ１０−１と同様である。この電界効果トランジスタ１０−７も、電界効果トランジスタ１０−１と比較して、ドレイン電極とダイオードが相対する部分の長さを長くできることから、より順方向、逆方向共に大電流を流すことが可能である。
【００５５】
図２Ｇに示す電界効果トランジスタ１０−８は、電界効果トランジスタ１０を構成する１周期分を表している。図中、点線で示している部分は、空中配線、もしくは絶縁膜を介した立体配線を示す。図示の通り、この電界効果トランジスタ１０−８は、ドレイン電極１０９内に保護ダイオード（ダイオード電極１１１）を８個内包した構造である。各ダイオード電極１１１は格子状に配置されており、ドレイン電極１０９は、全てのダイオード電極１１１の四方を包囲するように配置されている。これら以外は、電界効果トランジスタ１０−８は、図１の電界効果トランジスタ１０−１と同様である。この電界効果トランジスタ１０−８も、電界効果トランジスタ１０−１と比較して、ドレイン電極とダイオードが相対する部分（前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計）の長さを長くできることから、より順方向、逆方向共に大電流を流すことが可能である。
【００５６】
図２Ｈに示す電界効果トランジスタ１０−９は、電界効果トランジスタ１０を構成する１周期分を表している。図中、点線で示している部分は、空中配線、もしくは絶縁膜を介した立体配線を示す。図示の通り、この電界効果トランジスタ１０−９は、各ドレイン電極１０９の間に加え、ドレインパッド部１１３とトランジスタのアクティブ領域（トランジスタ部）の間にも前記保護ダイオード（ダイオード電極１１１）が配置されている。各ドレイン電極１０９の間のダイオード電極１１１は、ドレインパッド部１１３とトランジスタ部の間のダイオード電極１１１とは、連結して１つのダイオード電極１１１を形成している。これら以外は、この電界効果トランジスタ１０−９は、図１の電界効果トランジスタ１０−１と同様である。すなわち、図２Ｈにおいて、前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計は、少なくとも（Ａ７＋Ａ８＋Ａ９＋Ａ１０）であり、前記ゲート電極のゲート幅はＢ３である。したがって、この電界効果トランジスタ１０−９も、電界効果トランジスタ１０−１と比較して、ドレイン電極とダイオードが相対する部分（前記保護ダイオードの電極の外周における、前記ドレイン電極と対向する部分の長さの合計）の長さを長くでき、より順方向、逆方向共に大電流を流すことが可能である。
【００５７】
［実施形態２］
図３Ａ〜Ｃは、本発明の別の実施形態である電界効果トランジスタの断面構造を概略的に示す断面図である。これらは、実施形態１の電界効果トランジスタとは、特にダイオード部の構造が異なる。以下、それぞれについて説明する。
【００５８】
図３Ａに示す電界効果トランジスタ１０−１０は、電界効果トランジスタ１０を構成する１周期分を表す断面構造図である。図示の通り、この電界効果トランジスタ１０−１０は、ダイオードとして、ショットキダイオードを用いている。具体的には、電界緩和層１０５およびｐ型層１０６がなく、ダイオード電極１１１が電子供給層１０４の上面に直接接触（ショットキ接触）している。これ以外は、この電界効果トランジスタ１０−１０は、図１の電界効果トランジスタ１０−１と同様である。このような電界効果トランジスタは、電子供給層１０４の上にｐ型層が不要であるため、図１のようなｐ−ｎダイオードよりもエピ成長が容易である。また、このようにショットキダイオードを用いた電界効果トランジスタは、順方向の抵抗が低いため、ダイオードの順方向の電圧が加わったときには、容易に電流を放出することができる。
【００５９】
なお、図３Ａに示す電界効果トランジスタ１０−１０は、ゲート絶縁膜を有さず、また、電子供給層１０４上部に開口部（開口埋め込み部）が形成されず、ゲート電極１１０が電子供給層１０４上面に直接接触（ショットキ接触）している。これ以外は、図３Ａに示す電界効果トランジスタ１０−１０のトランジスタ部の構造は、図１の電界効果トランジスタ１０−１と同様である。図３Ｂおよび図３Ｃの電界効果トランジスタも同様である。
【００６０】
図３Ｂに示す電界効果トランジスタ１０−１１は、電界効果トランジスタ１０を構成する１周期分を表す断面構造図である。図示の通り、この電界効果トランジスタ１０−１１はダイオードとして、ｐ−ｎダイオードを用いている。具体的には、電子供給層１０４とダイオード電極１１１との間にｐ型ＧａＮ層１０６を有する以外は、図３Ａに示す電界効果トランジスタ１０−１０と同様である。このようにｐ−ｎダイオードを用いた場合、ｐ型層１０６が必要であるため、ショットキダイオードよりも、製造時のエピ成長が１層分増える。しかしながら、ｐ−ｎダイオードはショットキダイオードと比較して逆方向リーク電流が少ないため、通常動作時のリーク電流が低減できるという利点がある。また、ｐ型層としてｐ−ＧａＮを用いた場合、通常電子供給層として用いられるＡｌＧａＮ層と選択的にエッチングできるため、トランジスタの特性の制御が容易であるという利点もある。
【００６１】
図３Ｃに示す電界効果トランジスタ１０−１２は、電界効果トランジスタ１０を構成する１周期分を表す断面構造図である。図示の通り、この電界効果トランジスタ１０−１２は、ダイオードとして、ｐ−ｉ−ｎダイオードを用いている。具体的には、電子供給層１０４とｐ型ＧａＮ層１０６との間にｉ−ＧａＮ層（高純度層）１１５を有する以外は、図３Ｂに示す電界効果トランジスタ１０−１１と同様である。このようにｐ−ｉ−ｎダイオードを用いた場合、ｐ型層１０６および高純度層１１５が必要であるため、製造時のエピ成長が２層分増える。しかしながら、ｐ−ｉ−ｎダイオードは、ショットキダイオード、ｐ−ｎダイオードと比較して逆方向リーク電流が少ないため、通常動作時のリーク電流が低減できるという利点がある。また、ｐ型層としてｐ−ＧａＮを用いた場合、通常電子供給層として用いられるＡｌＧａＮ層と選択的にエッチングできるため、トランジスタの特性の制御が容易であるという利点もある。さらに、ｐ−ｉ−ｎダイオードは、ｐ−ｎダイオードと比較すると、逆方向耐圧を高くできるという利点もある。
【００６２】
なお、図３Ｄに示す電界効果トランジスタ１０−１３は、ゲート絶縁膜を有さず、電子供給層１０４上部に開口部（開口埋め込み部）が形成されず、ゲート電極１１０が電子供給層１０４上面に直接接触（ショットキ接触）している以外は、図１の電界効果トランジスタ１０−１と同様である。すなわち、この電界効果トランジスタ１０−１３は、電子供給層１０４とｐ−ＧａＮ層１０６の間に電界緩和層１０５を有する以外は、図３Ｂと同様のｐ−ｎダイオードを有する。実施形態１で述べた通り、このような電界効果トランジスタは、電界緩和層１０５の内部で負の分極電荷がほぼ一様に分布するように、電界緩和層１０５の組成が連続的にまたは段階的に変化する。これにより、パンチスルーを抑制して高い耐圧性能を得ることができる。
【００６３】
本発明による電界効果トランジスタの使用方法は、前述のとおり、前記本発明の電界効果トランジスタ、または前記本発明の製造方法により製造される電界効果トランジスタを、過電圧または過電力が印加される条件下で使用することを特徴とする。本発明の電界効果トランジスタ、または前記本発明の製造方法により製造される電界効果トランジスタは、過電圧または過電力を加えても破壊されないという効果を有する。ただし、本発明の電界効果トランジスタ、または前記本発明の製造方法により製造される電界効果トランジスタの使用方法は、過電圧または過電力を加える使用方法に限定されず、どのような使用方法でも良い。なお、本発明において、「過電圧」とは、本発明の電界効果トランジスタから前記保護ダイオードを除いた（トランジスタ部のみで用いた）場合の破壊耐圧を超える電圧をいう。また、本発明において、「過電力」とは、本発明の電界効果トランジスタから前記保護ダイオードを除いた（トランジスタ部のみで用いた）場合の耐量（半導体素子が破壊に耐えることができる上限の電力量）を超える電力をいう。本発明の電界効果トランジスタ、または前記本発明の製造方法により製造される電界効果トランジスタは、前記保護ダイオードにより、過電圧および過電力の一方または両方を逃がすことができる。このため、本発明の電界効果トランジスタ、または前記本発明の製造方法により製造される電界効果トランジスタは、全体としては、前記保護ダイオードが存在しない場合と比較して、破壊耐圧および耐量の一方または両方が向上したことになる。
【００６４】
以上説明した通り、本発明によれば、チップ面積を大きくしすぎることなく、過電圧、過電力が加わっても破壊されない電界効果トランジスタを提供できる。本発明の電界効果トランジスタは、高電圧、大出力での動作が可能なため、例えば、スイッチング電源、インバータ回路などの電子装置の省エネルギー化に寄与するパワー半導体素子として用いることができる。前述の通り、本発明の電子装置は、本発明の電界効果トランジスタを含むことが特徴である。本発明の電界効果トランジスタの用途は特に限定されず、例えば、モーター制御装置（例えば電気自動車用、エアコン用等）、電源装置（例えばコンピュータ用等）、インバータ照明、高周波電力発生装置（例えば電子レンジ用、電磁調理器用等）、画像表示装置、情報記録再生装置、通信装置等に広く用いることができる。
【実施例１】
【００６５】
図１に示した電界効果トランジスタ１０（１０−１）を製造した。具体的には、以下の通りである。
【００６６】
まず、基板１０１として（１１１）面Ｓｉ基板を準備した。次に、この上に、核形成層１０２としてＡｌＮ層（膜厚２０ｎｍ）、電子走行層１０３としてＧａＮ動作層（膜厚２５００ｎｍ）、電子供給層１０４としてＡｌＧａＮ電子供給層（Ａｌ組成比０．２５、膜厚２０ｎｍ、Ｓｉ添加量２×１０１７ｃｍ−３）、電界緩和層１０５としてＡｌＧａＮ（電子供給層側のＡｌ組成比０．２５、ｐ型層側のＡｌ組成比０、膜厚１００ｎｍ）、ｐ型層１０６としてＧａＮ層（膜厚１００ｎｍ、Ｍｇ添加量１×１０１９ｃｍ−３）を、前記順序で、有機金属気相エピタキシャル（ＭＯＶＰＥ）法により形成した。ＭＯＶＰＥ法による成長温度は、以下の通りとすることができた。
核形成層１０２：通常４００〜１１００℃（例えば１０８０℃）
電子走行層１０３（ＧａＮ層）：通常１０００〜１０５０℃（例えば１０３０℃）
電子供給層１０４（ＡｌＧａＮ層）：通常１０４０〜１１００℃（例えば１０８０℃）
電界緩和層１０５（ＡｌＧａＮ層）：通常１０４０〜１１００℃（例えば１０８０℃）
ｐ型層１０６（ＧａＮ層）：通常１０００〜１０５０℃（例えば１０３０℃）
【００６７】
次いで、ｐ型層１０６上面にフォトレジストを塗布し、露光、現像により開口部を設けた後、ＢＣｌ３ガスを用いたドライエッチング（ＩＣＰ法）により、ダイオード電極部以外のｐ型層１０６および電界緩和層１０５を除去した。さらに、電子供給層１０４上面に第三の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフの後、ランプアニール（６５０℃、３０秒）することでソース電極１０８、ドレイン電極１０９を形成した。次に、絶縁膜としてＳｉＮ膜（膜厚１００ｎｍ）をＰ−ＣＶＤ法により成膜した。その後、前記ＳｉＮ膜上面にフォトレジストを塗布し、露光、現像により開口部を設けた。その後、前記ＳｉＮ膜を除去し、電子供給層１０４、ソース電極１０８、ドレイン電極１０９、ｐ型層１０６および電界緩和層１０５の上面全体に、第一の絶縁膜１０７としてＡｌ２Ｏ３（膜厚１５ｎｍ）をＡＬＤ法により成膜した。次に、ダイオード電極が形成される部分の第一の絶縁膜１０７を除去した。そして、第一の金属、および第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を所定の位置に電子銃蒸着により形成し、リフトオフすることによりゲート電極１１０、ダイオード電極１１１を形成した。さらに、配線工程を経て図１の電界効果トランジスタ１０（１０−１）を製造した。
【００６８】
なお、本実施例では、基板としてＳｉ基板を用いる製造例を示したが、サファイア、炭化シリコンなど他の任意の基板を用いることができる。さらに、本実施例ではＳｉ基板の（１１１）面を用いたが、他の面でもよい。例えば、III族窒化物半導体がｃ軸配向またはｃ軸から任意の方向に約５５度までの傾斜を持った配向で成長し、ピエゾ効果が前記実施形態１と同じ向きに発生する面であれば良い。例えばサファイアｃ面基板の他に、ｃ面から任意の方向に傾斜を持たせた基板などを用いることができる。ただし、サファイアｃ面やａ面から傾斜を持たせた基板を用いる場合、傾斜角が大きくなると良好な結晶性を得ることが困難になるため、任意の方向に１０度以内の傾斜とすることが好ましい。
【００６９】
同様に本実施例では電子走行層１０３としてＧａＮを用いたが、他のIII族窒化物半導体材料を適宜用いることができる。
【００７０】
同様に、各層の膜厚に関しても、所望の厚さとすることができるが、転位が発生する臨界膜厚以下とすることが好ましい。
【００７１】
なお、本実施例ではＧａＮ電子走行層中１０３に不純物は添加していない。これは、ＧａＮ電子走行層中に不純物を添加した場合、クーロン散乱の影響で移動度が低下することを防止する観点からである。ただし、移動度の低下よりも電子濃度の増加を優先するなど目的に応じて、ｎ型不純物として、例えばＳｉ、Ｓ、Ｓｅなどを添加することができる。また、ｐ型不純物としては、例えばＢｅ、Ｃなどを添加することも可能である。
【００７２】
また、本実施例ではソース電極、ドレイン電極としてＴｉ／Ａｌを用いたが、ソース電極、ドレイン電極は、本実施例中の電子供給層であるＧａＮとオーミック接触する金属であればよい。前記金属は、具体的には、例えばＷ、Ｍｏ、Ｓｉ、Ｔｉ、Ｎｂ、Ｐｔ、Ａｌ、Ａｕ等の金属を用いることができ、複数の前記金属を積層した構造とすることもできる。
【００７３】
また、本実施例ではゲート金属としてＮｉ／Ａｕを用いたが、ゲート電極は絶縁膜とのみ接しているため、絶縁膜と反応しにくく、かつ絶縁膜との密着性の高い物質であればよい。前記ゲート金属としては、例えばＷ、Ｎｉ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ａｌ、Ａｕ等を用いることができ、複数の前記物質を混合及び積層した構造とすることもできる。
【００７４】
また、本実施例ではダイオード電極としてＮｉ／Ａｕを用いたが、ダイオード電極は、ｐ型層１０６とオーミック接触する材料が好ましい。前記材料は、例えばＷ、Ｎｉ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ａｌ、Ａｕ等を用いることができ、複数の前記物質を混合及び積層した構造とすることもできる。
【００７５】
また、本実施例では第一の絶縁膜としてＡｌ２Ｏ３を用いたが、第一の絶縁膜は、例えば、Ｓｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上からなる物質とすることもできる。また、複数の層から構成することも可能である。
【００７６】
本実施例の電界効果トランジスタは、過電圧、過電力が加わっても破壊されないため、高電圧、大出力での動作が可能であった。より具体的には、前記実施形態１で述べた通りの効果を得ることが可能である。
【符号の説明】
【００７７】
１０、１０−１、１０−２、１０−３、１０−４、１０−５、１０−６、１０−７、１０−８、１０−９、１０−１０、１０−１１、１０−１２、１０−１３  電界効果トランジスタ
１０１  基板
１０２  核形成層
１０３  電子走行層
１０４  電子供給層
１０５  電界緩和層
１０６  ｐ型層
１０７  ゲート絶縁膜
１０８  ソース電極
１０９  ドレイン電極
１１０  ゲート電極
１１１  ダイオード電極
１１２  ソースパッド部
１１３  ドレインパッド部
１１４  ゲートバスバー
１１５  ｉ−ＧａＮ層
【図１Ａ】
0005577713.tif 000002
【図１Ｂ】
0005577713.tif 000003
【図１Ｃ】
0005577713.tif 000004
【図２Ａ】
0005577713.tif 000005
【図２Ｂ】
0005577713.tif 000006
【図２Ｃ】
0005577713.tif 000007
【図２Ｄ】
0005577713.tif 000008
【図２Ｅ】
0005577713.tif 000009
【図２Ｆ】
0005577713.tif 000010
【図２Ｇ】
0005577713.tif 000011
【図２Ｈ】
0005577713.tif 000012
【図３Ａ】
0005577713.tif 000013
【図３Ｂ】
0005577713.tif 000014
【図３Ｃ】
0005577713.tif 000015
【図３Ｄ】
0005577713.tif 000016
【図４Ａ】
0005577713.tif 000017
【図４Ｂ】
0005577713.tif 000018
【図５Ａ】
0005577713.tif 000019
【図５Ｂ】
0005577713.tif 000020