(57)【特許請求の範囲】
【請求項１】
トンネルバリア層を介して記憶層と固定層の磁性層が積層され、スピントルク磁化反転を利用して記録を行う記憶素子の駆動方法であって、
前記記憶素子への記録パルス電圧の印加に連続して、前記記録パルスと逆極性のパルス電圧として、絶対値が前記記録パルス電圧の５％以上２０％以下であり、且つ、パルス幅が前記記録パルス電圧のパルス幅の５％以上２０％以下である前記記録パルス電圧の立ち下がり時のアンダーシュートを印加する
記憶素子の駆動方法。
【請求項２】
前記逆極性のパルス電圧の印加から、次の記録パルス電圧の印加までに休止時間を有する請求項１に記載の記憶素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の磁性層を有し、スピントルク磁化反転を利用して記録を行う記憶素子の駆動方法に係わる。
【背景技術】
【０００２】
モバイル端末から大容量サーバに至るまで、各種情報機器の飛躍的な発展に伴い、これを構成するメモリやロジックなどの素子においても高集積化、高速化、低消費電力化など、さらなる高性能化が追求されている。特に半導体不揮発性メモリの進歩は著しく、大容量ファイルメモリとしてのフラッシュメモリは、ハードディスクドライブを駆逐する勢いで普及が進んでいる。一方、コードストレージ用さらにはワーキングメモリへの展開を睨み、現在一般に用いられているＮＯＲフラッシュメモリ、ＤＲＡＭなどを置き換えるべくＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、ＰＣＲＡＭ（Phase-Change Random Access Memory）などの開発が進められている。これらのうち一部はすでに実用化されている。
【０００３】
なかでもＭＲＡＭは、磁性体の磁化方向によりデータ記憶を行うために高速かつほぼ無限（１０１５回以上）の書換えが可能であり、すでに産業オートメーションや航空機などの分野で使用されている。ＭＲＡＭはその高速動作と信頼性から、今後コードストレージやワーキングメモリへの展開が期待されている。しかし、現実には低消費電力化、大容量化に課題を有している。これはＭＲＡＭの記録原理、すなわち配線から発生する電流磁界により磁化を反転させるという方式に起因する本質的な課題である。
【０００４】
この問題を解決するための一つの方法として、電流磁界によらない記録、すなわち磁化反転方式が検討されている。なかでもスピントルク磁化反転に関する研究は活発である。スピントルク磁化反転の記憶素子は、ＭＲＡＭと同じくＭＴＪ（Magnetic Tunnel Junction）により構成されている。この構成は、ある方向に固定された磁性層を通過するスピン偏極電子が、他の自由な（方向を固定されない）磁性層に進入する際にその磁性層にトルクを与えることを利用したもので、あるしきい値以上の電流を流せば自由磁性層が反転する。０／１の書換えは電流の極性を変えることにより行う。この反転のための電流の絶対値は０．１μｍ程度のスケールの素子で１ｍＡ以下である。しかもこの電流値が素子体積に比例して減少するため、スケーリングが可能である。さらに、ＭＲＡＭで必要であった記録用電流磁界発生用のワード線が不要であるため、セル構造が単純になるという利点もある。
【０００５】
以下、スピントルク磁化反転を利用したＭＲＡＭを、ＳＴ−ＭＲＡＭ（Spin Torque-Magnetic Random Access Memory）と呼ぶ。高速かつ書換え回数がほぼ無限大であるというＭＲＡＭの利点を保ったまま、低消費電力化、大容量化を可能とする不揮発メモリとして、ＳＴ−ＭＲＡＭに大きな期待が寄せられている。
【０００６】
しかし、ＳＴ−ＭＲＡＭでは従来型のＭＲＡＭと異なり、記録時にもＭＴＪに電圧が印加される。この記録時の電圧は読み出し電圧よりも大きく、このためＭＲＡＭと比較するとＭＴＪの電気的破壊（おもに薄いトンネルバリアの絶縁破壊などに起因する）が起こる可能性は高くなる。すなわちＳＴ−ＭＲＡＭにおいて従来型のＭＲＡＭと同等の書き換え耐性を保証するためには、ＭＴＪの電気的破壊に注意を払い、これを回避する手段を講ずることが必要となる。
【０００７】
この手段として、例えば、逆極性の電圧を印加することにより、絶縁体の劣化を抑制する方法が提案されている（例えば、非特許文献１参照）。これは、電界の印加によりトンネル接合における抵抗の減少が、逆極性のパルス電圧を印加することで抑制されるという手法である。
【０００８】
また、絶縁破壊には、大きく二つの過程、すなわち可逆過程と不可逆過程が存在することが推測されている（例えば、非特許文献２参照）。可逆過程とは、電界によって、消滅可能な欠陥が発生すること、あるいは絶縁体を形成する原子間の結合が電界によって修復可能な範囲で変形することに相当し、この欠陥の消滅又は修復は、時効や熱処理等によって実現される。一方不可逆過程は、原子間の結合が電界によって修復不可能な状態に破断されることに相当し、回復不能である。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Nakano et.al., ECS Trans. 19(2), 711
【非特許文献２】P.S.Ku et.al Proc. of 44th Annual international Reliability Physics Symposium, p.437
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述の非特許文献１では、その物理的なメカニズムについては明らかではない。また、上述の非特許文献２では、回復促進効果の起源は不明である。このように、抵抗値の減少を抑制することができることの記載はあるものの、トンネル絶縁膜の破壊に至る回数の増大には言及されていない。
また、ＳＴ−ＭＲＡＭでは、ＭＴＪ材料や微細加工プロセスなどの大幅な変更を必要とせず、比較的簡便にＭＴＪの電気的破壊、トンネル絶縁膜の電気的破壊の可能性を低減することが求められている。
【００１１】
上述した問題の解決のため、本発明においては、電気的破壊の抑制を可能とする記憶素子の駆動方法を提供するものである。
【課題を解決するための手段】
【００１２】
本発明の記憶素子の駆動方法は、複数の磁性層を有し、スピントルク磁化反転を利用して記録を行う記憶素子の駆動方法であって、記憶素子に記録パルス電圧を印加する際に記録パルスと逆極性のパルス電圧を印加する。
【００１３】
また、本発明の記憶素子の駆動方法は、トンネルバリア層を介して記憶層と固定層とを有する記憶素子の駆動方法である。
【００１４】
本発明の記憶素子の駆動方法によれば、記録パルスと逆極性のパルス電圧を印加することにより、記録パルス電圧の印加により素子内に発生した欠陥の回復を促すことができる。このため、欠陥の増加による素子の電気的破壊を抑制することができる。
【発明の効果】
【００１５】
本発明によれば、スピントルク磁化反転を利用して記録を行う記憶素子において、電気的破壊の起こる可能性を軽減することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るＳＴ−ＭＲＡＭの構成を示す断面図である。
【図２】本発明の実施の形態に係る評価用ＭＴＪ型ＳＴ−ＭＲＡＭチップの断面図である。
【図３】ＭＴＪ素子の評価方法を説明するフローチャートである。
【図４】図３に示す評価方法における判定プロセスを説明するための図である。
【図５】ＭＴＪ素子の破壊回数と印加電圧との関係を示す図である。
【図６】パルス電圧を断続的に印加する場合の位置ｘ［ｔ］と繰り返し回数ｎの関係を示す図である。
【図７】実施の形態の駆動方法における位置ｘ［ｔ］と繰り返し回数ｎの関係を示す図である。
【図８】ＭＴＪ素子の破壊回数と印加電圧との関係を示す図である。
【図９】本発明の実施の形態の記憶装置の構成を示す図である。
【図１０】図９に示す構成の記憶装置において、記憶素子にかかる電圧のパルス形状の一例を示す図である。
【図１１】本発明に係るＳＴ−ＲＡＭの他の構成を示す断面図である。
【図１２】本発明に係るＳＴ−ＲＡＭの他の構成を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施するため形態例を説明するが、本発明は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．本発明の概要
２．本発明の実施の形態
【００１８】
〈１．本発明の概要〉
具体的な実施形態の説明に先立ち本発明の概要について説明する。
図１に、ＳＴ−ＭＲＡＭの断面模式図を示す。ＳＴ−ＭＲＡＭは、下地層１０ａ、記憶層１０ｂ（あるいは、磁化記憶層、フリー層ともいう）、非磁性層（トンネルバリア層）１０ｃ、固定層（磁化固定層）１０ｄ及び保護層１０ｅから構成されている。記憶層１０ｂは、磁化方向が膜面に平行な方向（水平方向）に自由に変化する磁気モーメント１０ｆを有する強磁性体から構成されている。固定層１０ｄは、磁化方向が固定された膜面に平行な方向（水平方向）磁気モーメント１０ｇを有する強磁性体から構成されている。
情報の記憶は、一軸異方性を有する記憶層１０ｂの磁気モーメント１０ｆの向きにより行う。書込みは、膜面垂直方向に電流を印加し、スピントルク磁化反転を起こすことにより行う。
【００１９】
ここでスピントルク磁化反転について簡単に説明する。電子は２種類のスピン角運動量をもつ。仮にこれを上向き、下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。ＳＴ−ＭＲＡＭを構成する２層の強磁性体、固定層１０ｄ及び記憶層１０ｂにおいて、互いの磁気モーメント１０ｆ，１０ｇの向きが反平行状態のときに、電子を固定層１０ｄから記憶層１０ｂへの移動させた場合について考える。
【００２０】
固定層１０ｄは、高い保磁力のために磁気モーメント１０ｇの向きが固定された固定磁性層である。固定層１０ｄを通過した電子はスピン偏極、すなわち上向きと下向きの数に差が生じる。非磁性層１０ｃの厚さが充分に薄く構成されていると、固定層１０ｄの通過によるスピン偏極が緩和して通常の非磁性体における非偏極（上向きと下向きが同数）状態になる前に他方の磁性体、すなわち記憶層１０ｂに電子が達する。記憶層１０ｂでは、スピン偏極度の符号が逆になっていることにより、系のエネルギを下げるために一部の電子は反転、すなわちスピン角運動量の向きがかわる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が記憶層１０ｂの磁気モーメントにも与えられる。
【００２１】
電流すなわち単位時間に通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために磁性層１０ｂの磁気モーメントに発生する角運動量変化も小さいが、電流が増えると多くの角運動量変化を単位時間内に与えることができる。角運動量の時間変化はトルクであり、トルクがあるしきい値を超えると磁性層１０ｂの磁気モーメント１０ｆは歳差運動を開始し、その一軸異方性により１８０度回転したところで安定となる。すなわち反平行状態から平行状態への反転が起こる。
【００２２】
磁化平行状態にあるとき、電流を逆に記憶層１０ｂから固定層１０ｄへ電子を送る向きに流す。今度は固定層１０ｄで反射される際にスピン反転した電子が記憶層１０ｂに進入する際にトルクを与え、反平行状態へと磁気モーメント１０ｆを反転させることができる。ただし、このとき反転を起こすのに必要な電流量は、反平行状態から平行状態へと反転させる場合よりも多くなる。
【００２３】
磁気モーメント１０ｆ，１０ｇの平行状態から反平行状態への反転は直感的な理解が困難であるが、固定層１０ｄが固定されているために磁気モーメントが反転できず、系全体の角運動量を保存するために自由層が反転する、と考えてもよい。このように、０／１の記録は、固定層１０ｄから記憶層１０ｂの方向またはその逆向きに、それぞれの極性に対応する、あるしきい値以上の電流を流すことによって行われる。
【００２４】
情報の読み出しは、従来型のＭＲＡＭと同様、磁気抵抗効果を用いて行われる。すなわち上に説明した記録の場合と同様に膜面垂直方向に電流を流す。そして、記憶層１０ｂの磁気モーメント１０ｆが、固定層１０ｄの磁気モーメント１０ｇに対して平行であるか反平行であるかに従い、素子の示す電気抵抗が変化する現象を利用する。
【００２５】
非磁性層１０ｃとして用いる材料は金属でも絶縁体でも構わないが、より高い読み出し信号（抵抗の変化率）が得られ、かつより低い電流によって記録が可能とされるのは、非磁性層１０ｃとして絶縁体を用いた場合である。このときの素子を強磁性トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）と呼ぶ。
【００２６】
ＭＴＪの反転電流Ｉｃは、
平行→反平行  Ｉｃ＝（Ａ・α・Ｍｓ・Ｖ／ｇ（０）／Ｐ）（Ｈｋ＋２πＭｓ）
反平行→平行  Ｉｃ＝−（Ａ・α・Ｍｓ・Ｖ／ｇ（π）／Ｐ）（Ｈｋ＋２πＭｓ）
と表すことができる。ただし、Ａは定数、αはダンピング定数、Ｍｓは飽和磁化、Ｖは素子体積、ｇ（０）Ｐ、ｇ（π）Ｐはそれぞれ平行、反平行時にスピントルクが相手の磁性層に伝達される効率に対応する係数、Ｈｋは磁気異方性磁界である。
この電流にＭＴＪの抵抗を掛けたものが記録時の電圧となる。
【００２７】
この記録電流（電圧）と、上述したように一般に読み出し時に記憶素子に流れる電流、或いは、素子両端にかかる電圧とを比較すると、記録電流（電圧）の方が充分に大きい。これは、スピントルク磁化反転の原理からも自然である。また、電流（電圧）の差は、読み出し時に誤って記録してしまう動作（いわゆるディスターブ）を回避するために必要となる。さらに、記録電圧と読み出し電圧の間に意図的にばらつきも考慮した充分なマージンを確保するために必要となる。ここで問題となるのは、読み出し電流（又は電圧）よりも充分に大きな記録電流（又は電圧）の上限についてである。
【００２８】
ＭＴＪに用いられる非磁性絶縁体（トンネルバリア）の厚さは１ｎｍ程度と非常に薄く、あまり高い電圧を印加すると絶縁破壊が起こる可能性がある。これは非磁性体に金属を用いた場合も同様である。金属を用いた場合には大きな電流によるエレクトロマイグレーションなどが関与した破壊が起こる。このような非磁性絶縁体（トンネルバリア）の電流による破壊は、配線磁場によって記録を行っていた従来型のＭＲＡＭでは考慮する必要のない、ＳＴ−ＭＲＡＭ特有の問題である。
この問題を解決するためには、ＭＴＪに限定して考えると、記録電圧とトンネルバリアの絶縁破壊耐圧との間にも充分なマージンが確保されなくてはならない。
【００２９】
そこで本発明は、上記の問題に関連し、ある与えられた記録電圧、絶縁破壊耐圧をもつＳＴ−ＭＲＡＭ用ＭＴＪにおいて、記録電圧の印加の方法を制御することにより、トンネルバリアの絶縁破壊を抑制する。具体的には、記録時に印加するパルス電圧の形状を制御することにより、破壊を起こりにくくする方法を提案する。さらに具体的には、記録時のパルス電圧の立ち下がりにアンダーシュートを入れる。つまり、記録電圧パルス時間よりも短く、絶対値が小さく、且つ、極性の異なる電圧を記録パルスに引き続いて印加する回路を用意し、アンダーシュートを入れることによって絶縁破壊を起こりにくくする。
【００３０】
一般的に絶縁破壊は２種類に大別することができる。比較的高い電圧印加により時間に依存せずに一瞬で発生する破壊をＴＺＤＢと呼ぶ。また、比較的低い電圧を長時間印加し続けた結果発生する破壊をＴＤＤＢと呼ぶ。
【００３１】
記憶素子の信頼性評価においては、その原理上、瞬時破壊（ＴＺＤＢ）が起こるような電圧に比べて、低い電圧で記録が繰り返し行われる場合を想定する。すなわち、本発明で注目するのはＴＤＤＢである。ＴＤＤＢの時間に依存するという上記の説明は、記録電圧のパルス幅と印加回数(サイクル数)の積に依存すると考えてもよい。例えば１０の数乗回の記録を行っても破壊が起こらないことの保証についての考察は、このＴＤＤＢを考慮する必要がある。
【００３２】
ＴＤＤＢをパルス幅とサイクル数との積と考える場合、デューティ比、すなわちパルス電圧が印加されている時間と印加されていない時間の比も考慮すべきである。これは、パルスを印加していない時間帯（これを“休止時間”と呼ぶ）に劣化の蓄積を和らげる現象（これを“回復”と呼ぶ）が起こるためである。上述の非特許文献２では劣化の蓄積と回復を、破壊の初期段階における“ｒｅｖｅｒｓｉｂｌｅ  ｔｒａｐ”の生成と緩和により説明している。しかし、非特許文献２では、その物理的なメカニズムについては明らかではない、としている。劣化はパルス電圧の累積時間の増加に従って抵抗値が徐々に低下する現象として現れるが、回復はこの抵抗が低下した状態から正常な値へ再度上昇する、という現象をもって判断することが可能である。
Ｒｅｖｅｒｓｉｂｌｅ  ｔｒａｐの緩和によるＴＤＤＢの改善に関しては、休止時間において逆極性の電圧を印加することによる回復の促進効果が上述の非特許文献１により報告されている。しかし、この回復促進効果の起源は不明である。
【００３３】
そこで、本発明では、上述の回復効果および回復促進効果を積極的に利用することによりＴＤＤＢの改善を図るための、比較的簡便な方法に関するものである。具体的には、記録時のパルス電圧の立ち下がりにアンダーシュートを入れることにより、可逆過程における絶縁層を回復する。これは、上述の非特許文献１に記載された逆極性の電圧印加により絶縁体の劣化を抑制する方法と同様の原理に基づいていると考えられる。つまり、記録電圧の印加により発生した消滅可能な欠陥又は変形に対し、逆極性の電圧を印加することにより、欠陥又は変形を修復することができると考える。このように、記録電圧の印加による欠損と、アンダーシュートによる欠損の修復とを繰り返すことにより、可逆過程から不可逆過程への移行による絶縁破壊を抑制することができる。
【００３４】
〈２．本発明の実施の形態〉
［評価用ＳＴ−ＭＲＡＭの構成例］
以下、本発明の実施の形態について説明する。まず、評価用のＭＴＪ型ＳＴ−ＭＲＡＭチップの断面図を図２に示す。この記憶素子は、スピントルク磁化反転を利用したＭＲＡＭ（Spin Torque-Magnetic Random Access Memory：ＳＴ−ＭＲＡＭ）である。
【００３５】
評価用ＭＴＪ素子は、基板２０ａ上に、下地層２０ｂ、反強磁性層２０ｃ、固定層２０ｄ、トンネルバリア層（非磁性層）２０ｅ、自由層（記憶層、フリー層）２０ｆ、及び、キャップ層（保護層）２０ｇが順次積層された構成である。
【００３６】
上述の評価用ＭＴＪ素子は、まずＣＭＯＳ（Complementary Metal Oxide Semiconductor）付き基板２０ａの上に下地層１０ａとしてＴａ層を５ｎｍ形成する。そして、下地層１０ａ上に、反強磁性層２０ｃとしてＰｔＭｎを２０ｎｍ形成する。反強磁性層２０ｃ上に積層フェリ構造の固定層２０ｄとしてＣｏＦｅを２ｎｍ、Ｒｕを０．８ｎｍ、ＣｏＦｅＢを２ｎｍ積層する。そして、固定層２０ｄ上にトンネルバリア層２０ｅとして、ＭｇＯを１ｎｍ、自由層２０ｆとしてＣｏＦｅＢを１．８ｎｍ、キャップ層２０ｇとしてＴａを５ｎｍ順次積層する。以上の工程により積層体を形成する。この積層体はスパッタリングを用いて形成することができる。
次に、上記積層体をリソグラフィおよびエッチングを用いて微細なトンネル接合に加工した。トンネル接合のサイズは、７０ｎｍ×２００ｎｍの楕円形である。
作製したチップは信頼性試験用のものであり、セル選択用のＣＭＯＳトランジスタは、絶縁破壊を起こすのに充分な高い電圧をＭＴＪ素子の両端に印加できるような設計となっている。
【００３７】
なお、上述のＭＴＪ素子は、図１のＭＴＪ型ＳＴ−ＭＲＡＭに準じているが、例えば、スピントルク磁化反転の本質にかかわる問題ではない範囲で構造を変更することが可能である。例えば、固定層と自由層の順序が逆でもよく、固定層が積層フェリ構造でなくてもよい。
【００３８】
［ＭＴＪ素子の評価方法］
次に、図３に上述のＭＴＪ素子の評価方法を示す。また、図４に、図３中の電圧を繰り返し印加して破壊を判定するプロセスの概略を示す。図４では、横軸に繰り返し回数（経過時間）をとり、この回数毎に印加電圧とＭＴＪ素子の抵抗値との相関を縦軸に表している。以下、図３に示すフローチャートと、図４に示すプロセスを用いて具体的な評価方法を説明する。
【００３９】
まず、評価用ＭＴＪ素子に高さＶ、幅１００ｎｓのパルスを印加し、評価用ＳＴ−ＭＲＡＭの抵抗値Ｒを測定する（ステップＳ１）。ここでは、所定の電圧値１０１ａを設定し、１つのＭＴＪ素子に同じ大きさ１０１ａのパルスを繰り返し印加する。２つのパルスを印加する間の時間に、１０１ａに比べて充分に低い電圧１０１ｂを印加し、ＭＴＪの抵抗値を測定する。
【００４０】
ステップＳ１において測定した抵抗値をパルス印加前の抵抗値Ｒと比較して、１０％以下となったか判断する（ステップＳ２）。パルス電圧を任意の回数２０１ａ回印加した後に測定した抵抗値が、前回（２０１ａ−１回）でパルス電圧を印加した後に測定した抵抗値の１０％以下に低下していれば、２０１ａ回で破壊に至ったと判断する。そして、この印加回数２０１ａを記録する。測定した抵抗値が１０％以下でなければ、再び高さＶ、幅１００ｎｓのパルスを印加し、ＭＴＪ素子の抵抗を測定する（ステップＳ１）。
【００４１】
測定した素子の数が規定数に達したかを判断する（ステップＳ３）。規定数に達していない場合には、繰り返し回数を記録して隣接する他のＭＴＪ素子の評価を行う（ステップＳ４）。作製した素子は、それぞればらつきがあるため、ＭＴＪ素子２０１ａとこれに隣接するＭＴＪ素子２０１ｂは、同じ結果が得られるとは限らない。このため、同様の実験を、同一チップの隣接する複数の素子に対して行い、破壊に至った回数２０１ｂを記録する。このようにして任意の数の素子、例えば１２８素子に対して実験を行い、得られた破壊回数の平均値を、電圧値１０１ａに対する破壊回数２０１とする。
【００４２】
なお、上述の評価では、パルス幅は記録時に１００ｎｓ、読み出し時には３０ｎｓとする。また、１０１ａのパルスの印加と１０１ｂの印加との間を３５ｎｓのインターバルを設ける。また、読み出し時の電圧は１０ｍＶ程度となるようにした。
【００４３】
次に、測定が規定数に達した場合には、繰り返し回数を記録した後、電圧値を変更して同一チップの隣接するＭＴＪ素子を評価する（ステップＳ５）。電圧を１０１ａから１０２ａに変化させ、同様の実験を行い、破壊回数２０２を記録する。このようにして、４点の異なる電圧値に対応して、それぞれ破壊に至った４種類のサイクル数（破壊回数）を得る。
【００４４】
［評価結果］
上述の評価により得られたＭＴＪ素子の破壊回数と印加電圧との関係を図５に示す。図５では、横軸を電圧、縦軸を破壊回数として、評価結果を黒点で示している。
上述のように、サイクル数を多くするとより、低い電圧でも破壊が起きたことがわかる。図５に示す破線は、評価結果をべき乗関数
ｎｃ＝Ａ×ＶｃＢ  ・・・（１）
でフィッティングした曲線である。ただし、ｎｃは破壊に至ったサイクル数、Ｖｃは電圧である。
【００４５】
式（１）で示す多項式近似はパワーローモデルと呼ばれ、破壊電圧のサイクル数あるいは印加時間依存を近似する場合に一般に用いられている。なお、多数回の実験は時間的制約のために困難である。このため、より高い電圧で加速してモデルにフィッティングさせて低電圧、高サイクル側のデータを推測する方法が一般的である。
【００４６】
［評価結果の考察：回復及び回復の促進］
上記評価結果をふまえて、上述の非特許文献１及び非特許文献２において示された、回復の効果及び逆バイアスによる回復の促進効果について考察する。回復の効果及び逆バイアスによる回復の促進効果は、起源は明らかではないが次のように考えることが可能である。
【００４７】
ＴＤＤＢは、以下の現象として理解することができる。
まず、破壊に至る１段階として、１度では破壊に至らない程度の比較的低い電圧を繰り返し印加している間に何らかの欠陥が発生する。そして、第２段階として、電圧の印加を繰り返すことによりその欠陥の数が増大する。発生する欠陥が、絶縁体の両側の電極同士の間において、何らかのメカニズムにより電流が流れる経路を形成するに至った時点で、絶縁層に破壊が起こる。メカニズムとしては、金属的な伝導でなく、例えばホッピング伝導等も考えられる。
【００４８】
しかしながら、第１段階で発生する欠陥は、可逆的、すなわち消滅する可能性がある。例えば、上述の評価用ＭＴＪ素子にトンネルバリア層として用いたＭｇＯにおいて、酸素イオンがＮａＣｌ型結晶構造の本来の格子位置からずれることによって発生する欠陥は、時効（休止期間）の効果により本来の格子点に戻ることが可能である。このような、劣化の蓄積を和らげる現象が回復である。さらに、酸素イオンは電荷を有するため、電界から力を受ける。このため、適切な極性と大きさの電界を印加することにより酸素イオンの格子点への戻りがより速やかに起こる。これが、逆バイアス印加による回復の促進効果である。
【００４９】
［評価結果の考察：ＭＴＪ素子の評価のモデル化］
上述の帯電した欠陥が中性化する前に消滅する、という現象を説明するため、次のような極めて単純化されたモデルを考える。
まず、破壊は電界（電圧パルス）によって起こる現象であるから、電荷が関係している。回復が起こるためには、電界を取り去った後（休止期間）に電荷が復元する（回復）メカニズムが存在する。電界を取り去った後、何の痕跡もなく元の状態にもどるならば永遠に破壊は起こらない。但し、完全に復元するための充分な時間が得られなかった場合には、元の状態とはわずかに異なる状態で、次の電圧パルスが印加される。このように、完全に回復することなく、わずかに欠陥が発生した状態が蓄積されて増大し、耐えられなくなったところで破壊が起こる。あるいは、その瞬間に破壊しなくとも、いずれは破壊する以外に選択肢がない状態に置かれる。
【００５０】
ここで、帯電したひとつの粒子について考える。欠陥は、電界から受けるクーロン力によって粒子が移動することで生じるが、この移動した粒子は本来の安定な場所（サイト）から引力を受けており、電界を取り去ると同時に元の位置に戻ると考えられる。また、戻る過程には速度に比例した抵抗が作用し、ある程度の時定数が存在すると考える。
【００５１】
上述の粒子の移動は、周期的にパルス状の強制力が作用する減衰振動であり、一次元座標上でｔ秒後の粒子の位置をｘ［ｔ］とすると、その運動は次式であらわすことができる。
ｍ（ｄ２／ｄｔ２）ｘ［ｔ］＝−２ρ（ｄ／ｄｔ）ｘ［ｔ］−ω２ｘ［ｔ］＋Ｆ  ・・・（２）
ここでｍは粒子の質量、ρは摩擦あるいは粘性に関係する係数、ωは本来のサイトから受ける引力定数、Ｆは外力である。
【００５２】
粒子の電荷をｑ、印加電界Ｅ＝Ｖ／ｄ（Ｖ：印加電圧、ｄ：絶縁体の厚さ）とすると、Ｆは、
Ｆ＝ｑＶ／ｄ  （パルス電圧を印加している場合）  ・・・（３）
Ｆ＝０  （休止期間）  ・・・（４）
Ｆ＝−ｑＶ／ｄ  （逆方向バイアスを印加している場合）  ・・・（５）
となる。
【００５３】
パルス電圧（パルス電界）を断続的に印加する場合を想定して式（２）、式（３）〜（５）を解くと、ρ、ωの値によっては粒子が振動しながら本来の位置からずれていくという現象が起こる。
【００５４】
ｔ秒後の位置ｘ［ｔ］と繰り返し回数ｎの関係を計算した例が図６である。図６は、横軸に繰り返し回数（経過時間）をとり、この回数毎に印加電圧と粒子の移動量（変位）との相関を縦軸に表している。この場合、ρおよびωは上述の描像に適合するように設定しており、図６においてはρ＝２５０，ω＝１である。また簡単のため、ｍおよびｑは１としたが、後述するようにこれらの値（ｍ，ｑ）および単位に関しては定数項として放置することが許される。
【００５５】
図６に示す例において、時間とともに変位が現象に注目する。そして、この漸増する変位がある閾値を超えたときに絶縁破壊に至るというモデルについて考える。この場合、変位の極大値、すなわちパルス印加が終わる直前の変位を時間の関数として表し、計算結果を各種関数でフィッティングすると、次式（６）に示すべき乗により表すことができる。
ｘ［ｔ］＝ａ×Ｖ×ｔｂ  ・・・（６）
ただし、ｘ［ｔ］はｔ秒後の変位、Ｖはパルス電圧、ｔは時間、ａ，ｂは定数である。
【００５６】
パルス印加時間を一定にすると、経過時間とパルス印加回数は比例する。このため、電圧Ｖｃの場合に破断に至った際のパルス印加回数をｎｃ、その時の変位をｘｃとすると、上記式（６）は、下記式（７）のように時間の関数からパルスの印加回数の式に書きかえることができる。
ｘｃ＝ａ’×Ｖｃ×ｎｃｂ  ・・・（７）
【００５７】
次に、式（１）と式（７）の類似性に注目する。式（１）を対数表示すると、
ｌｏｇｎｃ＝ｌｏｇＡ＋Ｂ×ｌｏｇＶｃ  ・・・（８）
となる。また、式（７）を同様に対数表示すると、
ｌｏｇｘｃ＝ｌｏｇａ’＋ｌｏｇＶｃ＋ｂ×ｌｏｇｎｃ
∴  ｌｏｇｎｃ＝（１／ｂ）（ｌｏｇｘｃ−ｌｏｇａ’）＋（１／ｂ）ｌｏｇＶｃ  ・・・（９）
となる。
式（８）、式（９）を比較すると、破壊に至ったサイクル数ｎｃの対数が電圧Ｖｃの対数の一次式で表されるという点に関して等価な関係を見出すことができる。
【００５８】
式（１）を変形した式（８）はＴＤＤＢに関する公知のモデルであり、図５に示した実験結果をよく説明できることも確認できる。一方、式（６）を変形した式（９）は、強制力の作用する一物体の減衰振動という、極めて単純なモデルから導き出される結果である。上記式（９）が上記式（８）と等価な関係を有するということは、少なくともこの関係（ｎｃの対数とＶｃの対数との線形関係）においては、ＴＤＤＢが上記の単純なモデルで記述できるということである。
【００５９】
なお、式（８）及び式（９）において、ｌｏｇＶｃに無関係な定数項に関しては両式で必ずしも一致しないが、以降の説明の本質に無関係であるため定数項は無視し、式（８）の係数Ｂと式（９）の係数（１／ｂ）にのみ注目する。時間や電圧の単位、粒子の電荷ｑなどは上記定数項に含まれ、以降の説明の本質に定数項は無関係であるため、これらも無視して説明する。
【００６０】
上述のように、上記式（８）及び上記式（９）は同じ形で表すことができる。このため、図５に示した実験結果を起点として、様々なパラメータに対するｎｃとＶｃの関係を上記の単純な減衰振動モデルとして、実験を用いることなく計算で導くことができる。即ち、パルス電圧や印加パルス時間、及び、休止時間等をパラメータとして、破壊に至ったサイクル数ｎｃと印加電圧Ｖｃの関係を計算により導くことができる。
【００６１】
［本実施の形態の駆動方法の説明］
以下、本発明の駆動方法の実施の形態について説明する。
本実施の形態の駆動方法では、記録時に印加するパルス電圧を、パルスの立ち下がり後にアンダーシュートが入る形状に設定する。アンダーシュートを入れることにより、記録パルスの印加により自動的に逆極性のパルスを印加することができる。
【００６２】
上述のｎｃとＶｃの関係を計算により導く準備として、実験結果を説明するために、材料における中心力ωと摩擦係数ρを知る必要がある。
このωとρとは、上述の図５と同じ実験を設定し、図５に示した関係で求められるＢと同じ１／ｂを与えるρ、ωを探すことにより求めることができる。具体的には、１００ｎｓのパルス電圧を印加して１００ｎｓ休止するという条件（図４に示す評価方法と同じ条件）を設定した場合には、図５に示した関係で求められるＢと同じ１／ｂを与えるρ、ωとして、ρ＝３６．０４，ω＝１．００が求められる。この値にρ及びωを固定し、パルス高さや幅を変化させることにより、係数ｂの値、及び、係数ｂの値からＢの値を求めることができる。
【００６３】
記録パルス立ち下がり後にアンダーシュートを入れる駆動方法として、例えば、１００ｎｓの記録パルス印加後に、記録パルスの４５％の絶対値をもつ逆極性のパルスを２５ｎｓ印加する。この場合のｔ秒後の位置ｘ［ｔ］と繰り返し回数ｎの関係を計算した例を、図７に示す。図７は、図６と同様に横軸に繰り返し回数（経過時間）をとり、この回数毎に印加電圧と粒子の移動量（変位）との相関を縦軸に表している。
【００６４】
図７に示すように、パルス電圧の印加により変位した粒子が、逆極性のバイアスの印加により、印加時間中に変位量が低下する。さらに、休止時間内においても、変位量の低下速度が図６に示す場合よりも向上している。このように、逆極性バイアスの印加により、粒子の本来の格子点への戻りが、図６に示す場合よりも速やかに起こる。このため、変位量の低下速度が向上するため、パルス電圧の印加を繰り返した場合にも、変位量の増加率が緩やかになる。
【００６５】
上記パラメータで得た式（９）のｂの値から式（８）のＢの値を求め、図５と同じグラフにプロットした結果が図８に示す実線である。
図８には、図５で示した実験データに対して、上記減衰振動モデルでρ＝３６．０４，ω＝１．００とした場合の曲線も示してあるが、これは図５に示したフィッティング曲線と完全に一致する。これは、逆極性のバイアスを印加した上記の結果と、印加していない図５示す結果の比較のため、ρ及びωを決める際に図４に示す評価方法と同じ条件を設定した。ただし、図８に示す結果では、図５に示す結果から定数項だけのずれが生じるが、ＭＴＪ素子が同じ構成であるためＴＺＤＢが同じであると仮定し、１．５Ｖ付近で同じＴＤＤＢ耐性を持つ（同じ回数で破壊する）と仮定して図示した。
【００６６】
図８に示す結果おいて重要なのは、破壊電圧の絶対値ではなく、印加電圧の低下に対するサイクル数の増加の変化率である。仮に１．５Ｖ付近でのＴＺＤＢが同じであっても、１．５Ｖ付近より小さい電圧では、逆極性のバイアスを印加することにより、同じ印加電圧における繰り返し回数が増加することがわかる。従って、逆極性パルスを取り入れた方が、入れない場合よりも繰り返し耐性（ＴＤＤＢ耐性）が強くなることがわかる。
【００６７】
上述のように、逆極性パルスを取り入れることが、ＭＴＪ素子の駆動におけるＴＤＤＢ耐性の向上に有用であることがわかる。これは、逆極性のパルス（アンダーシュート）が入ることにより、この領域で負の電界が印加され修復が促進されるためである。つまり、印加電圧を図６に示すパルス形状から、図７に示すアンダーシュートを持つパルス形状に変えることで、絶縁層における移動粒子の変位量の低下速度が向上し、回復が促進されたものと考えられる。
【００６８】
［本実施の形態の駆動方法の説明：逆極性パルス］
上述の単純なモデルで検証する限り、逆極性パルスの大きさについては、絶対値が記録パルスの２〜３倍と大きくてもＴＤＤＢ改善の効果がみられる。さらに、逆極性パルスを印加する時間が休止時間のすべてを消費するほど長くてもＴＤＤＢ改善の効果がみられる。
しかしながら、大きすぎる逆極性バイアスは、消費電力を増加させるだけであり、ＳＴ−ＭＲＡＭへの適用としては好ましくない。さらに、ＳＴ−ＭＲＡＭが双極性パルスで０／１の記録を行うメモリである。このため、記録用のパルス電圧の印加した後、ＴＤＤＢ耐性向上用の逆極性のバイアスを印加すると、逆極性バイアスにより記録パルスとは逆方向の書き込みを行ってしまう可能性がある。
【００６９】
このため、逆極性バイアスは、記録パルスよりもその絶対値において、逆方向の書き込みを行わない程度に小さい必要がある。これは、記録パルスの絶対値よりも逆極性パルスの絶対値が小さい、という規定ではない。なぜならば、材料などにより、記録特性は非対称、すなわち０を書く電圧の絶対値と１を書く電圧の絶対値は一般に異なるからである。
しかし、一般的な記録電圧の非対称性から考察し、記録パルスの絶対値の１／２程度以下にしておけば充分である。また逆極性パルスの印加時間に関しては、サイクルタイムを必要以上に長くしないという一般的な要求に従い、記録パルスよりも短くすることが望ましい。
【００７０】
従って、記憶装置の駆動方法において逆極性バイアスに関しては、次のような制限を設けることができる。
逆極性バイアス電圧の絶対値に関しては、小さすぎると効果がなく、また大きすぎると逆にバリアに対する負荷となる可能性、及び、いったん記録された情報が不安定となり、書き換えられてしまう可能性がある。そこで記録パルスの絶対値の高さの５％以上２０％未満とすることが望ましい。
また、逆極性バイアスのパルス幅に関しては、効果発現のために記録パルスの５％以上必要であるが、サイクルタイムのロスを抑えるために上限を設けるべきであり記録パルスの２０％以下を目安とすることができる。これはメモリの用途に応じ、短サイクルが必要でないものに関してはより長くすることも可能である。
【００７１】
［記憶装置の構成例］
図９に、記憶装置の実施の形態について説明する。
本実施の記憶装置では、上述のように記録時のパルス電圧を印加した後、アンダーシュートが入るように構成される。アンダーシュートを発生させる構成としては、例えば、記録パルス発生回路とＭＴＪとの間に、インダクタンス（コイル）を挿入する。
【００７２】
図９に、上述のアンダーシュートを発生させる記憶装置の回路図を示す。図９に示すように、記憶素子１０と、電源回路１１と、コイル１２と、コンデンサ１３とを備える。
記憶素子１０としては、上述の図１及び図２を用いて説明した構成のＳＴ−ＲＡＭが用いられる。電源回路１１は、記憶素子１０に印加するための記録時のパルス電圧を発生させる。そして、電源回路１１と記憶素子１０との間にアンダーシュートを発生させるためのインダクタンス（コイル）１２が挿入されている。さらに、記憶素子１０を介してコンデンサ１３を備えることによりＬＣ回路が構成されている。
【００７３】
図９に示す回路を用いて、記憶素子１０にかかる電圧のパルス形状の一例を図１０に示す。図１０は、インダクタンス１２として５００ｎＨのコイル及び寄生容量３５０ｆＦのコンデンサを用いて、電源回路１１から２Ｖ、１０ｎｓのパルス電圧を発生させた場合のパルス形状である。
図１０において、破線は、電圧源１１において発生したパルスの形状であり、実線は、記憶素子１０にかかるパルスの形状である。
図１０に示すように、電源回路１１と記憶素子１０との間にインダクタンスが挿入されることによりリンギングが起こり、パルスの立ち下がり時にアンダーシュートが入る。上記装置によれば、このような形状のパルスを記憶素子に印加することができる。
【００７４】
上述の回路を有する記憶装置によれば、記憶素子に印加される記録パルスにアンダーシュートが入るため、ＭＴＪ材料や微細加工プロセスなどの大幅な変更を必要とせず、簡便にトンネル絶縁膜の電気的破壊を抑制することができる。また、上記構成の回路により記憶装置を駆動することによって、逆極性のパルスを印加することによる記録サイクル時間のロスを最小限にとどめることが可能である。
【００７５】
また、実際に記憶装置を駆動させるには難しいが、逆極性パルスの印加を行う手段として、例えば、極性の異なるパルスをタイミングを合わせて、すなわち記録パルスの休止時間帯を狙って逆極性のパルスを印加することも可能である。この構成では、配線遅延によるチップ内の伝送時間ばらつき等を予め考慮して、タイミングを合わせることで、逆極性パルス（アンダーシュート）の印加を行うことができる。
【００７６】
なお、上述の実施の形態では、膜面に対して平行な磁化方向を有する記憶層及び固定層を備えたＳＴ−ＭＲＡＭに適用する例について説明しているが、他の形態のＳＴ−ＭＲＡＭについても同様に適用することが可能である。例えば、図１１に示すように、膜面に対して垂直な磁化方向を有する素ＳＴ−ＭＲＡＭに対しても適用することができる。
【００７７】
図１１に示す垂直磁化型のＳＴ−ＭＲＡＭは、基板３０ａ、下地層３０ｂ、記憶層３０ｃ（あるいは、磁化記憶層、フリー層ともいう）、非磁性層（トンネルバリア層）３０ｄ、固定層（磁化固定層）３０ｅ、及び、保護層３０ｆから構成されている。
【００７８】
記憶層３０ｃは、磁化方向が膜面垂直方向に自由に変化する磁気モーメント３０ｇを有する強磁性体から構成されている。磁化固定層３０ｅは、磁化方向が固定された膜面垂直方向の磁気モーメント３０ｈを有する強磁性体から構成されている。
情報の記憶は一軸異方性を有する記憶層３０ｃの磁気モーメント３０ｇの向きにより行う。書込みは、膜面垂直方向に電流を印加し、スピントルク磁化反転を起こすことにより行う。
【００７９】
また、図１２に示すように、記憶層と固定層との位置を変更して構成したＳＴ−ＭＲＡＭを上述の実施の形態に適用することもできる。
【００８０】
図１１に示す垂直磁化型のＳＴ−ＭＲＡＭは、基板４０ａ、下地層４０ｂ、固定層（磁化固定層）４０ｃ、非磁性層（トンネルバリア層）４０ｄ、記憶層４０ｅ（あるいは、磁化記憶層、フリー層ともいう）、及び、保護層４０ｆから構成されている。
【００８１】
記憶層４０ｅは、磁化方向が膜面垂直方向に自由に変化する磁気モーメント４０ｈを有する強磁性体から構成されている。磁化固定層４０ｃは、磁化方向が固定された膜面垂直方向の磁気モーメント４０ｇを有する強磁性体から構成されている。
情報の記憶は一軸異方性を有する記憶層４０ｅの磁気モーメント４０ｈの向きにより行う。書込みは、膜面垂直方向に電流を印加し、スピントルク磁化反転を起こすことにより行う。
【００８２】
上述のような膜面垂直磁化を有するＳＴ−ＲＡＭにおいても、記録電圧の印加の方法を制御することにより、例えば、記録時のパルス電圧の立ち下がりにアンダーシュートを入れることにより、トンネルバリアの絶縁破壊を抑制することができる。この結果、記憶素子において、電気的破壊の起こる可能性を軽減することができる。
【００８３】
なお、本発明は上述の実施形態例において説明した構成に限定されるものではなく、その他本発明構成を逸脱しない範囲において種々の変形、変更が可能である。
【符号の説明】
【００８４】
１０  記憶素子、  １０ａ，２０ｂ，３０ｂ，４０ｂ  下地層、  １０ｂ，２０ｆ，３０ｃ，４０ｅ  記憶層、  １０ｃ，２０ｅ，３０ｄ，４０ｄ  トンネルバリア層（非磁性層）、  １０ｄ，２０ｃ，３０ｅ，４０ｃ  固定層、  １０ｅ，２０ｇ，３０ｆ，４０ｆ  キャップ層（保護層）、１０ｇ，１０ｆ，３０ｇ，３０ｈ，４０ｇ，４０ｈ  磁気モーメント、１１  電源回路、１２  コイル、１３  コンデンサ、２０ｂ  反強磁性層、２０ａ，３０ａ，４０ａ  基板
【図１】
0005560944.tif 000002
【図２】
0005560944.tif 000003
【図３】
0005560944.tif 000004
【図４】
0005560944.tif 000005
【図５】
0005560944.tif 000006
【図６】
0005560944.tif 000007
【図７】
0005560944.tif 000008
【図８】
0005560944.tif 000009
【図９】
0005560944.tif 000010
【図１０】
0005560944.tif 000011
【図１１】
0005560944.tif 000012
【図１２】
0005560944.tif 000013