(57)【特許請求の範囲】
【請求項１】
半導体基板に形成され、半導体領域を含む活性領域と、
前記半導体基板に形成されたトレンチ型の素子分離領域と、
前記素子分離領域を囲み、前記半導体基板に形成されたフッ素拡散領域と、
前記半導体基板に形成されたチャネルストップ領域とを有し、
前記活性領域と前記フッ素拡散領域とは前記チャネルストップ領域によって分離されていることを特徴とする半導体素子。
【請求項２】
前記活性領域の半導体領域が光電変換領域を含むことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記素子分離領域は、前記半導体基板に形成されたトレンチ内に位置し、
前記フッ素拡散領域は、前記トレンチの内壁を構成し、
前記チャネルストップ領域は、前記フッ素拡散領域の周りに位置することを特徴とする請求項１または２に記載の半導体素子。
【請求項４】
前記活性領域の上には、ゲート酸化膜が形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
【請求項５】
半導体基板に形成された、活性領域とトレンチ型の素子分離領域とを有する半導体素子の製造方法であって、
前記半導体基板の上に、前記素子分離領域を形成する領域を開口したマスクを形成する工程と、
前記開口を介して、前記半導体基板にトレンチを形成する工程と、
前記トレンチの内壁を絶縁膜で覆う工程と、
前記絶縁膜にフッ素を注入する工程と、
熱処理により前記フッ素を拡散させることにより、前記素子分離領域を囲むフッ素拡散領域を形成する工程と、
前記活性領域と前記フッ素拡散領域とを分離するチャネルストップ領域を形成する工程と、
前記トレンチを絶縁体で埋めることにより、前記トレンチ型の素子分離領域を形成する工程と
を有することを特徴とする半導体素子の製造方法。
【請求項６】
前記マスクを、前記絶縁膜よりも厚く形成することを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項７】
前記フッ素を注入する工程では、フッ素が前記絶縁膜を貫通して前記半導体基板に到達することのないように、フッ素を注入するときの加速エネルギーを制御することを特徴とする請求項５または６に記載の半導体素子の製造方法。
【請求項８】
前記フッ素を注入する工程では、前記トレンチにフッ素のイオンを傾斜注入することを特徴とする請求項５乃至７のいずれか１項に記載の半導体素子の製造方法。
【請求項９】
半導体素子の製造方法であって、
半導体領域を含む活性領域とトレンチとを有する半導体基板を準備する工程と、
前記トレンチの内壁を構成するフッ素拡散領域を形成する工程と、
前記活性領域と前記フッ素拡散領域とを分離するチャネルストップ領域を形成する工程と、
前記トレンチ内に素子分離領域を形成する工程と
を有することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子やイメージセンサのトレンチ型の素子分離領域周辺に生じるダングリングボンドを終端させる技術に関する。
【背景技術】
【０００２】
デジタルカメラ、ビデオカメラ、複写機、ファクシミリなどの電子機器では、光電変換素子を含む画素を１次元あるいは２次元に配列した固体撮像装置が搭載されている。固体撮像装置には、例えばＣＣＤ撮像素子やＣＭＯＳ型撮像素子がある。
【０００３】
近年、固体撮像装置の画素数の増加に伴い、画素の微細化が進行し、受光素子の受光面積や、回路を構成するトランジスタの活性領域の面積が減少する傾向にある。特に、ＣＭＯＳ型撮像素子においては、受光素子をトランジスタから素子分離するための素子分離領域や、トランジスタ間の素子分離領域が配置されているため、微細化のため素子分離領域の面積を小さくする必要がある。画素の微細化に伴って信号電荷が小さくなると、ノイズ成分となる受光領域の暗電流も小さくする必要が生じている。
【０００４】
微細化への対応として、素子分離領域として、半導体基板に設けられたトレンチ（溝）内に埋め込み絶縁膜を形成するＳＴＩ（Shallow Trench Isolation）が用いられるようになってきている。
【０００５】
半導体素子において素子分離領域としてＳＴＩ構造を用いた場合、ＬＯＣＯＳ法により形成された選択酸化膜を用いた場合に比べ、素子分離領域近傍における結晶欠陥が多くなり、それにともなって、リーク電流が増大することが知られている。このリーク電流の原因は、ＳＴＩ内壁のシリコン、シリコン酸化膜界面にひずみや結晶欠陥が多く残留している結果、界面準位密度が高いためであることが知られている。
【０００６】
特許文献１には、フッ素原子をシリコン酸化膜とシリコン基板の界面に注入し、ダングリングボンドをフッ素で終端させてSi-F結合を生じさせることにより結晶欠陥を低減する解消する方法が開示されている。
【０００７】
また、ゲート絶縁膜形成前後にフッ素イオンを注入する場合、素子形成領域への注入ダメージの影響や、多くのフッ素が混入することによるゲート電極やゲート絶縁膜の信頼性の低下を招く場合があることが知られている（特許文献２、３参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−３１６４６５号公報
【特許文献２】特開２００４−３５６５５４号公報
【特許文献３】特開２００１−１５６２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載の界面準位低減技術を固体撮像装置に適用すると、光電変換素子の暗電流（あるいはリーク電流）や、トレンチ型素子分離領域での暗電流（あるいはリーク電流）が充分小さくならないという課題を生じる。デジタルカメラ用の固体撮像装置の場合、暗電流は１画素あたりｆＡ（フェムトアンペア）オーダーに抑えこむ必要があるが、この大きさはＣＰＵなどのロジック回路やメモリ素子で許容できる大きさよりはるかに小さい値である。このように、固体撮像装置では、従来の手法を更に改善する必要があることがわかる。
【００１０】
また、特許文献２、３に記載があるように、ゲート絶縁膜形成前後にフッ素イオンを注入する場合には素子形成領域へのダメージ等の懸念がある。固体撮像装置は、活性領域には光電変換素子を有すると同時に、ＭＯＳトランジスタを有するので、ゲート酸化膜へのダメージは最小限に抑える必要がある。また、素子分離領域では酸化膜の信頼性は大きな問題とはならないものの、画素の微細化により光電変換素子に近づいた素子分離領域での結晶欠陥や界面準位は最小限に抑える必要がある。
【００１１】
本発明は上記問題点を鑑みてなされたものであり、半導体素子のトレンチ型素子分離領域における暗電流の発生を抑制することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の半導体素子は、半導体基板に形成され、半導体領域を含む活性領域と、前記半導体基板に形成されたトレンチ型の素子分離領域と、前記素子分離領域を囲み、前記半導体基板に形成されたフッ素拡散領域と、前記半導体基板に形成されたチャネルストップ領域とを有し、前記活性領域と前記フッ素拡散領域とは前記チャネルストップ領域によって分離されている。
【発明の効果】
【００１３】
本発明によれば、半導体素子のトレンチ型素子分離領域における暗電流の発生を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態における固体撮像装置の画素部の断面図。
【図２】図１の固体撮像装置におけるフッ素拡散領域の形成手順を示す図。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。ただし、本形態において例示される構成部品の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、本発明がそれらの例示に限定されるものではない。
【００１６】
図１は本発明の半導体素子の一例である、固体撮像装置の画素部の断面図である。図１において、１０１はＮ型半導体基板、１０２はＮ型半導体基板内に形成されたＰ型ウェル領域、１０３は光電変換素子であるフォトダイオードのＮ型半導体領域（光電変換領域）である。なお、不図示ではあるが、フォトダイオードを埋め込み型とするために、Ｎ型半導体領域１０３の最表面に高不純物濃度のＰ型層を形成することもできる。
【００１７】
１０４は、隣接する活性領域を電気的に分離するための、絶縁体により構成されたトレンチ型素子分離領域、１０５はポリシリコン配線層である。ポリシリコン配線層１０５は必ずしもこの位置にあるとは限らず、図１は単に一例を示している。１０６はＰ型チャネルストップ領域、１１６はフッ素拡散領域である。フッ素拡散領域１１６はＰ型チャネルストップ領域１０６と素子分離領域１０４との間の部分であり、具体的にはフッ素によりダングリングボンドが終端されたシリコンである。
【００１８】
１０７はＭＯＳトランジスタのソースドレイン領域、１０８はゲート酸化膜、１０９は電荷転送ＭＯＳトランジスタのゲート電極で転送ゲートと呼称する。
【００１９】
図１に示すように、本実施の形態ではトレンチ型素子分離領域１０４の内壁と接するシリコン領域にのみ、フッ素を拡散させた層であるフッ素拡散領域１１６を形成する。フッ素拡散領域１１６は、光電変換素子となるＮ型半導体領域１０３あるいはソースドレイン領域１０７と接触しないように離れている。本実施形態では、更に、Ｎ型半導体領域１０３あるいはソースドレイン領域１０７との間にはチャネルストップ領域１０６が配されている。この構造により、注入ダメージの影響や、多くのフッ素が混入することによる光電変換素子あるいはゲート酸化膜１０８への悪影響を抑えながら、素子分離領域１０４近傍から発生する暗電流を最小限に抑えることができる。
【００２０】
図２は、図１に示す固体撮像装置におけるフッ素拡散領域の形成手順を示す図である。なお、本実施の形態における固体撮像装置の製造方法は、増幅型ＭＯＳセンサで見られる、ＳＴＩ技術により素子分離領域を形成する固体撮像装置に適用される方法であるが、素子分離領域の形成工程に特徴がある。素子分離領域の形成工程以外は、既存の半導体装置の製造工程と同じ形成手順が適用可能であるので、説明を割愛する。
【００２１】
まず、シリコン基板１１０上にシリコン酸化膜１１１を１０〜２０ｎｍ程度、またシリコン窒化膜１１２を１５０〜２００ｎｍ程度、順次形成する（図２（ａ））。次に、素子分離領域１０４を形成する領域のみが開口したフォトレジスト１１３を形成し、このフォトレジスト１１３をマスクとしてシリコン窒化膜１１２をエッチングする（図２（ｂ））。そして、フォトレジスト１１３を除去した後、シリコン窒化膜１１２をマスクとして、シリコン酸化膜１１１および半導体シリコン基板１１０をドライエッチングして、トレンチ１１４を形成する（図２（ｃ））。ここまでの工程は、既存のトレンチの形成方法と同じである。エッチングにより形成されるトレンチ１１４の深さは、２５０ｎｍ〜３５０ｎｍ程度である。このドライエッチングのダメージの影響により、シリコン基板１１０のトレンチ１１４の側壁近傍には、結晶欠陥１１９が発生してしまう。
【００２２】
トレンチ１１４を形成した後、トレンチ１１４の内壁面、すなわちトレンチ１１４の底面及び側面全体を均一性よく覆うように、絶縁膜として内壁シリコン酸化膜１１５を形成する（図２（ｄ））。この内壁シリコン酸化膜１１５の厚さは、３０〜４０ｎｍ程度である。
【００２３】
その後、イオン注入装置により、この内壁シリコン酸化膜１１５中に均一にフッ素イオン１１７を傾斜注入する（図２（ｅ））。ここでは少なくともフッ素を含んだイオンを注入すればよいので、例えばＢＦ２イオンなどの化合物イオンを用いて注入してもよい。このフッ素イオン注入工程において、注入したフッ素が内壁シリコン酸化膜１１５を貫通して、直接シリコン基板１１０に到達してしまうと、注入ダメージが発生し、更にトレンチ側壁近傍の結晶欠陥を増加させてしまう。そのため、加速エネルギーを、例えば５〜６ＫｅＶとし、内壁シリコン酸化膜１１５中にフッ素を注入するが、シリコン基板１１０には到達しないように制御する。フッ素は注入した量に比例してダングリングボンドを低減する効果がある。そのため、注入量に関しては一般的な中電流イオン注入装置の限界である１×１０１１ｃｍ-2以上は注入するようにする。
【００２４】
次に、熱処理を行って、内壁シリコン酸化膜１１５中のフッ素をトレンチ側壁近傍に存在する結晶欠陥１１９を十分に終端できるほど拡散させる（１１８）が、ここでは、例えば、８００〜１０００℃で熱処理を行う（図２（ｆ））。これにより、拡散したフッ素がダングリングボンドと反応し、Si-F結合が生じ、その結果、ダングリングボンドがフッ素により終端されるため、トレンチ側壁近傍の結晶欠陥は低減されることとなる。また、反応に寄与しなかった余剰のフッ素は、外方拡散によって抜けていくため、余計なフッ素も残存しないこととなる。このようにして、シリコン基板１１０のトレンチ側壁近傍には、フッ素拡散領域１２０が形成されることとなる（図２（ｇ））。
【００２５】
この後、フッ素のイオン注入よりも大きなエネルギーでイオン注入を行い、Ｐ型チャネルストップ領域１０６を形成する。次に、内壁シリコン酸化膜１１５の内側を絶縁体で埋めるが、これ以降の処理は既存のトレンチ型の素子分離領域の形成手順と同様であるため、ここでは説明を省略する。
【００２６】
上記の通り、本実施の形態によれば、上述したフッ素拡散領域１２０の形成手順により、水素より結合エネルギーが高いフッ素によって、トレンチ１１４の側壁のダングリングボンドを終端させることができる。そのため、その後のプロセス変遷による熱処理を経ても、フッ素イオンの脱離を抑制することができる。また、内壁シリコン酸化膜１１５中にフッ素イオン注入を行っている為、注入によるシリコンとシリコン酸化膜界面へのダメージも少ない。従って、トレンチ型素子分離領域における暗電流の発生を抑制することができる。
【００２７】
なお、図２（ｅ）のフッ素イオン注入処理よりも先に、光電変換素子が形成される活性領域上には、内壁シリコン酸化膜１１５よりも厚い膜を形成しておく。図２に示す例では、内壁シリコン酸化膜１１５よりも厚いシリコン窒化膜１１２が形成されている。シリコン窒化膜は拡散抑制効果も高いため、内壁シリコン酸化膜１１５よりも厚いシリコン窒化膜１１２を形成しておくことで、活性領域上へのフッ素の拡散を十分に抑制することができる。また、活性領域へのフッ素の拡散を抑制することで、ゲート電極やゲート絶縁膜中の信頼性を高めると共に、シリサイド化を行った時にシリサイド表面の高抵抗化を防ぐことができる。
【００２８】
上述したようにして構成された光電変換素子を、一次元または２次元に複数配列することにより、ラインセンサやエリアセンサ等のイメージセンサを構成することができる。
【図１】
0005629450.tif 000002
【図２】
0005629450.tif 000003