(57)【特許請求の範囲】
【請求項１】
遊技動作の内の遊技の進行に関する制御を行う主制御基板、
該主制御基板からの制御信号に基づき遊技演出を統括制御するサブ制御基板、および
該サブ制御基板からの制御信号に基づき遊技演出を制御する複数の演出制御基板を備え、
前記サブ制御基板および前記複数の演出制御基板間を、一対の通信線でシリアル通信を行う標準規格化された通信方式による通信で接続するようにした遊技機であって、
前記複数の演出制御基板のうち一の演出制御基板は、複数の前記一対の通信線を集線するハブを有し、
前記サブ制御基板と前記複数の演出制御基板のうち他の演出制御基板との間の通信は、前記一の演出制御基板のハブを介して行われることを特徴とする遊技機。
【請求項２】
前記通信方式は、ＵＳＢ規格またはイーサネット規格に従う通信方式であることを特徴とする請求項１に記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御基板内または制御基板間における演算素子間で通信が行われる遊技機に関するものである。
【背景技術】
【０００２】
従来この種の遊技機としては、下記の特許文献１に開示されたパチスロ機がある。このパチスロ機は、遊技の進行に関する種々の遊技処理を制御するメインＣＰＵ（中央演算処理装置）を備えたメイン制御基板、メインＣＰＵの制御の下、種々の演出を液晶表示装置などに表示する制御を行うサブＣＰＵを備えた映像制御基板、およびサブＣＰＵの制御の下、スピーカに放音させて音響効果を出す音制御基板から構成されている。
【０００３】
各制御基板内におけるＣＰＵやその周辺素子といった各演算素子間の通信は、アドレスバスおよびデータバスを介して行われている。アドレスバスおよびデータバスはアドレス情報およびデータ情報を送受信する多数本の信号線から構成され、各信号線に信号が同時に伝送されてパラレル通信が行われる。
【０００４】
各制御基板には通信ＩＣ（高集積化回路）が搭載されており、各制御基板間では、この通信ＩＣの制御により、一対の信号線を介して信号が１ビットずつ送信されるシリアル通信が行われる。このシリアル通信は、その制御種別が表されるコマンド種別とそのコマンドの内容が表されるパラメータとのセットで構成される信号により行われ、その通信プロトコルは制御基板上のＲＯＭ（読出専用メモリ）に予めプログラムされて記憶されている。
【特許文献１】特開２００６−１９８２５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記従来の遊技機は、制御基板内における各演算素子間が、上述したように多数本のアドレスバスやデータバスで接続されている。従って、制御基板内の各演算素子間における電気配線数は非常に大きくなるため、制御基板上に配置できる演算素子の数は限られてしまう。また、制御基板に搭載する演算素子の配置の自由度も制限されてしまう。
【０００６】
また、上記従来の遊技機は、上述したように、制御基板間の通信が各制御基板に搭載された通信ＩＣによって行われる。従って、上記従来の遊技機は、予め通信ＩＣのプログラムを独自に作成し、予めＲＯＭに記憶させておく作業が必要になる。また、音響効果やランプ・映像等の新しい演出を行う制御基板を追加する場合、追加する制御基板の演出機能によって通信ＩＣの通信プロトコルが異なるため、新しい制御基板を追加するたびに、新しいプロトコルのプログラムを作成し、ＲＯＭに組み込まなければならず、遊技機の製造コストが増大する。
【課題を解決するための手段】
【０００７】
本発明はこのような課題を解決するためになされたもので、遊技動作の内の遊技の進行に関する制御を行う主制御基板、該主制御基板からの制御信号に基づき遊技演出を統括制御するサブ制御基板、および該サブ制御基板からの制御信号に基づき遊技演出を制御する複数の演出制御基板を備え、前記サブ制御基板および前記複数の演出制御基板間を、一対の通信線でシリアル通信を行う標準規格化された通信方式による通信で接続するようにした遊技機であって、前記複数の演出制御基板のうち一の演出制御基板は、複数の前記一対の通信線を集線するハブを有し、前記サブ制御基板と前記複数の演出制御基板のうち他の演出制御基板との間の通信は、前記一の演出制御基板のハブを介して行われることを特徴とする。
【０００８】
本構成によれば、サブ制御基板および複数の演出制御基板間の通信が標準規格化されたシリアル通信によって行われ、通信制御のプログラムが予め用意されているため、従来の、通信ＩＣのプログラムを独自に作成する作業が不要になり、プログラムの制作コストが大幅に減少する。
【０００９】
また、本発明は、通信方式がＵＳＢ規格またはイーサネット規格（「イーサネット」は富士ゼロックス(株)の登録商標である）に従う通信方式であることを特徴とする。
【００１０】
本構成によれば、通信方式がＵＳＢ規格に従う通信方式の場合、静電気に強いため、遊技機本体の電源が入っている状態で演算素子をＵＳＢ接続することができ、活線挿抜が可能となる。また、ＵＳＢ規格の通信方式は、演算素子間の通信において正しいデータを送受信出来るまで信号を再送し、また、双方向の信号のエラーを検知するので、従来の通信に比べて信号通信品質が高くなる。また、通信方式がイーサネット規格の場合、双方向の信号のエラー訂正を行い、信号を再送するので、このイーサネット規格によっても信号通信品質は高くなる。
【００１２】
また、本発明は、複数対の通信線を集線するハブを有する演出制御基板を備え、このハブを介してサブ制御基板と他の演出制御基板との通信を行うようにしているので、標準規格化されたシリアル通信方式を用いて通信を行っている制御基板間に、音響効果やランプ・映像等の新しい演出を行う制御基板を追加する場合、追加する制御基板にハブを備えることにより、元々あった制御基板と追加する制御基板との間の通信は、ハブを介して標準規格化されたシリアル通信によって行える。従って、元々あった制御基板を設計変更することなく、新しい制御基板を追加することが可能となる。また、この際、新しい制御基板をＵＳＢ接続する場合、制御基板内の演算素子が接続されたＵＳＢ接続のインターフェイス・クラスコードを読んで、対応する通信制御プログラムを自動的にセットする自動認識機能が働く。このため、より容易に新しい制御基板を追加することが可能になる。
【発明の効果】
【００１３】
本発明による遊技機によれば、上述したように、各演算素子間の電気配線数は少なくなるため、制御基板の集積度を大きくしたり、また、基板面積を縮小させることも可能である。また、制御基板に搭載する演算素子の配置の自由度も増えるため、制御基板の設計費、ひいては遊技機の製造コストが削減される。また、制御基板間の通信が標準規格化されたシリアル通信で行われ、通信制御のプログラムが予め用意されているため、従来の、通信ＩＣのプログラムを独自に作成する作業が不要になり、プログラムの制作コストが大幅に減少する。
【発明を実施するための最良の形態】
【００１４】
次に、本発明を実施するための最良の形態について説明する。
【００１５】
図１は、本実施形態によるパチスロ機１の外観を示す正面図である。パチスロ機１は、筐体の前面に前面ドア１Ａを備えて構成されている。前面ドア１Ａは、パチスロ機１の図示しない筐体の前面開口を塞ぐ扉体であり、その片側が筐体の前面の片側に開閉自在に軸支されている。筐体内部には、パチスロ機１における遊技動作を制御する各種基板をはじめ、パチスロ遊技に用いられる各種機器が収納されている。また、前面ドア１Ａの中央部にはミニリール表示窓部１３が設けられている。ミニリール表示窓部１３の背後には、３個のミニリール４０ａ，４０ｂ，４０ｃ（図２および図３参照）が回転自在に設けられている。各ミニリール４０ａ〜４０ｃの外周面には複数種類の図柄（以下、シンボルという）から成るシンボル列が描かれている。ミニリール表示窓部１３に形成された表示窓を通して、各ミニリール４０ａ〜４０ｃの外周面に描かれたシンボルがそれぞれ３個ずつ観察される。また、ミニリール表示窓部１３の上方には、２０インチの大型の透明液晶からなる液晶表示装置１１が設けられている。液晶表示装置１１の表示画面には、演出画像などの種々の情報が表示される。液晶表示装置１１は、遊技に関する種々の情報を表示する液晶表示部を構成している。
【００１６】
ミニリール４０ａ〜４０ｃは、図２に示す回転リールユニットとして構成されており、フレーム４１にブラケット４２を介して取り付けられている。各ミニリール４０ａ〜４０ｃは、リールドラム４３の外周にリール帯４４が貼られて構成されており、リール帯４４の外周面には上述したシンボル列が描かれている。また、各ブラケット４２にはステッピングモータ（回胴モータ）４５が設けられており、各ミニリール４０ａ〜４０ｃはこれらステッピングモータ４５が駆動されて回転する。また、回転リールユニットの近傍には、各ミニリール４０ａ〜４０ｃの照明用の図示しないバックライト２１４（図４参照）が設けられている。
【００１７】
各ミニリール４０ａ〜４０ｃの構造は図３（ａ）に示される。なお、同図において図２と同一部分には同一符号を付してその説明は省略する。
【００１８】
リール帯４４の背後のリールドラム４３内部にはランプケース４６が設けられており、このランプケース４６の３個の各部屋にはそれぞれバックランプ４７ａ，４７ｂ，４７ｃが取り付けられている。これら各バックランプ４７ａ〜４７ｃは発光光量の大きい白色ＬＥＤ（発光ダイオード）からなり、同図（ｂ）に示すようにフォトセンサ図柄表示基板４８に実装されて、このフォトセンサ図柄表示基板４８がランプケース４６の背後に取り付けられている。これら各バックランプ４７ａ〜４７ｃの点灯により、リール帯４４に描かれたシンボルの内、各バックランプ４７の前部に位置する３個のシンボルが背後から個別に照らし出され、ミニリール表示窓部１３の表示窓にそれぞれ３個ずつのシンボルが映し出される。また、ブラケット４２にはフォトセンサ４９が取り付けられている。このフォトセンサ４９は、フォトセンサ図柄表示基板４８に接続されており、リールドラム４３に設けられた遮蔽板５０がリールドラム４３の回転に伴ってフォトセンサ４９を通過するのを検出する。
【００１９】
また、図１に示すように、ミニリール表示窓部１３の右側には、遊技者が遊技媒体であるメダルを投入するためのメダル投入口１２が設けられている。また、ミニリール表示窓部１３の左側には、１貯留メダル投入ボタン（１ＢＥＴボタン）１４ａ、３貯留メダル投入ボタン（ＭＡＸＢＥＴボタン）１４ｂ、選択ボタン１５ａ、および決定ボタン１５ｂが設けられている。各貯留メダル投入ボタン１４ａ，１４ｂは、メダルがクレジットされている際にメダル投入口１２へのメダル投入に代えて１回のゲームに１枚または３枚のメダルを賭ける際に使用される。選択ボタン１５ａは、液晶表示装置１１における表示項目の選択に用いられる。また、決定ボタン１５ｂは、選択ボタン１５ａに対する操作によって選択された表示項目の決定に用いられる。
【００２０】
また、ミニリール表示窓部１３の下方には、左側から、精算ボタン１６、スタートレバー１７、および停止ボタン１８ａ，１８ｂ，１８ｃが設けられている。精算ボタン１６は、パチスロ機１内部にメダルをクレジットして遊技を行なうか直接メダル投入口１２にメダルを投入して遊技を行なうかを切り替える際、およびパチスロ機１内部にクレジットされている全てのメダルを払い出して精算する際に使用される。また、スタートレバー１７の操作により、ミニリール表示窓部１３の背後のミニリール４０ａ〜４０ｃの回転が一斉に開始される。各停止ボタン１８ａ〜１８ｃは、各ミニリール４０ａ〜４０ｃに対応して配置されており、各ミニリール４０ａ〜４０ｃの回転が一定速度に達したときそれぞれ操作が有効化され、遊技者の操作に応じてミニリール４０ａ〜４０ｃの回転は停止する。
【００２１】
また、液晶表示装置１１の上方には、装飾用の上部ＬＥＤ１４１（図４参照）を覆う上部レンズカバー２１が取り付けられており、液晶表示装置１１の両側には、装飾用のサイドＬＥＤ１４２（図４参照）を覆うサイドレンズカバー２３が取り付けられている。上部レンズカバー２１の両側には、放音口２２ａを有するスピーカカバー２２が設けられており、このスピーカカバー２２の内部にはスピーカ２０ａ，２０ｂが設けられている。また、前面ドア１Ａの正面下部には腰部ガラス３が設けられており、この腰部ガラス３の下方にはメダル受皿１９が設けられている。メダル受皿１９はメダル払出口１９ａから払い出されるメダルを貯めるものであり、メダル払出口１９ａの右方の機器表面に形成された放音口の背後には、下部スピーカ３１が設けられている。
【００２２】
図４は、上述したパチスロ機１内部の電気的接続構成を示すブロック図である。なお、同図において、図１〜図３と同一または相当する部分には同一の符号を付して説明する。
【００２３】
パチスロ機１内部の各電気的部品は、キャビネット本体内部に構成されるキャビネットブロック２００、前面ドア１Ａの裏面に取り付けられるミドルドアに構成されるミドルドアブロック２１０、および上記キャビネットブロック２００と上記ミドルドアブロック２１０以外の部分であり、前面ドア１Ａの裏面に構成される前面ドアブロックの３つのブロックに設けられている。
【００２４】
ミドルドアブロック２１０には、パチスロ機１における遊技の進行に関する種々の処理を行なう主基板１６０、前面ドアブロックには、遊技の演出に関する種々の処理を行なうサブ制御基板１００が設けられている。主基板１６０は設定スイッチ１６１を備えており、この設定スイッチ１６１が操作されることで、パチスロ機１の出玉率などが設定される。主基板１６０には、ドア中継基板１６２を介して、上述した前面ドア１Ａの前面に設けられたスタートレバー１７、各ＢＥＴボタン１４ａ，１４ｂ、停止ボタン１８ａ〜１８ｃ、および精算ボタン１６などの各操作部が接続されており、これら各操作部が操作されると、ドア中継基板１６２を介して主基板１６０へ操作信号が出力される。また、ドア中継基板１６２には、セレクタ３０および打ち止め解除センサ１６３が接続されている。セレクタ３０は、メダル投入口１２から投入されたメダルの選別を行ない、その投入枚数をカウントする。また、打ち止め解除センサ１６３は、店員により打ち止めを解除するときに使用される。
【００２５】
サブ制御基板１００は、スルー接続するサブ中継基板１４０およびメインサブ中継基板１５０を介して主基板１６０と接続されており、主基板１６０からの制御信号に基づき、種々の演出処理などを行なう。サブ制御基板１００には、液晶中継基板１２０を介して液晶表示装置１１が接続されており、サブ制御基板１００は、ＲＯＭカートリッジ１０４から読み込んだ画像データに基づいて液晶表示装置１１で種々の演出画像を表示する。ＲＯＭカートリッジ１０４は、取り外し可能なカートリッジ方式の画像データＲＯＭであり、サブ制御基板１００は、このＲＯＭカートリッジ１０４に格納されている画像データに基づいて液晶表示装置１１に画像を表示させる。
【００２６】
サブ中継基板１４０には、遊技状態表示基板１４３を介して上述した上部スピーカ２０ａ，２０ｂが接続されており、また、上述した上部ＬＥＤ１４１、サイドＬＥＤ１４２，１４２も接続されている。これら上部スピーカ２０ａ，２０ｂおよび各ＬＥＤ１４１，１４２，１４２は、サブ制御基板１００によって駆動される。また、サブ中継基板１４０には、２４時間ドア監視ユニット１４４を介して前面ドア監視スイッチ１４５およびミドルドア開閉監視スイッチ１４６が接続されている。２４時間ドア監視ユニット１４４は、各スイッチ１４５，１４６からの入力信号に基づいて前面ドア１Ａの開閉状態やミドルドアの回動状態を監視するものである。また、サブ中継基板１４０には、上述した選択ボタン１５ａおよび決定ボタン１５ｂ、下部スピーカ３１、およびインバータ基板１４７が接続されている。インバータ基板１４７は、サブ制御基板１００からの制御信号に基づいて、腰部ガラス３内部に収納される腰部装飾照明用の腰部冷陰極管１４８の発光を制御する。
【００２７】
キャビネットブロック２００には、電源ユニット２０１、キャビネット中継基板２０２および背面スピーカ２０３が設けられている。電源ユニット２０１は、主基板１６０およびキャビネット中継基板２０２に接続されて各電気部品に電源を供給している。
【００２８】
キャビネット中継基板２０２には、補助収納庫スイッチ基板２０４、外部集中端子板２０５、遊技メダル払出しカウントスイッチ２０７およびホッパーモータ２０８が接続されている。パチスロ機１のキャビネット本体内部には、メダル投入口１２から投入されたメダルを貯留すると共に上記のホッパーモータ２０８によって遊技者にメダルを払い出すためのホッパー装置２０６が設けられている。ホッパー装置２０６によって払い出されるメダルの枚数は、上記の遊技メダル払出しカウントスイッチ２０７によって計数される。また、パチスロ機１のキャビネット本体内部には、ホッパー装置２０６がメダルで満杯の際にホッパー装置２０６とは別にメダルを貯留する図示しない補助収納庫が設けられており、この補助収納庫のメダル貯留状況は上記の補助収納庫スイッチ基板２０４により監視される。この補助収納庫がメダルで満杯になると、補助収納庫スイッチ基板２０４から主基板１６０に満杯信号が出力される。また、背面スピーカ２０３は、キャビネット本体における腰部ガラス３の背面側で機械の裏側に向けて設けられており、サブ制御基板１００によって上部スピーカ２０ａ，２０ｂおよび下部スピーカ３１と共に駆動制御される。
【００２９】
ミドルドアブロック２１０には、上述したミニリール４０ａ，４０ｂ，４０ｃを有する回転リールユニットおよびバックライト２１４が設けられており、各ミニリール４０ａ，４０ｂ，４０ｃ毎に、回胴中継基板２１１，２１２，２１３が設けられている。これら各回胴中継基板２１１〜２１３は、主基板１６０と接続されており、上述したステッピングモータ４５やフォトセンサ図柄表示基板４８に実装された各バックランプ４７ａ〜４７ｃは、これら各回胴中継基板２１１〜２１３を介して主基板１６０から入力された制御信号に基づいて駆動制御される。また、バックライト２１４は、サブ中継基板１４０を介してサブ制御基板１００に接続されており、サブ制御基板１００により発光態様が制御される。
【００３０】
図５は、上述したサブ制御基板１００および遊技状態表示基板１４３のより詳細な構成を示すブロック図である。サブ制御基板１００には遊技演出を統括制御するサブＣＰＵ８１が搭載されており、このサブＣＰＵ８１には、複数対の通信線を集線するＵＳＢハブ８２が備えられている。また、サブ制御基板１００にはデジタル化した音声信号をアナログ信号へＤ/Ａ変換するＵＳＢコーデック８３ａが搭載されており、このＵＳＢコーデック８３ａは一対の通信線によりＵＳＢハブ８２を介してサブＣＰＵ８１にＵＳＢ接続されている。また、ＵＳＢコーデック８３ａはサブ中継基板１４０を介して背面スピーカー２０３および下部スピーカー３１に接続されている。サブＣＰＵ８１は、遊技動作を制御する１つのサブ制御基板１００内におけるサブＣＰＵ８１とＵＳＢコーデック８３ａとの間の通信を行う通信手段を構成している。本実施形態では、この通信手段は、一対の通信線でシリアル通信を行う、ＵＳＢオーディオ規格に従う標準規格化された通信方式を用いている。
【００３１】
また、遊技状態表示基板１４３にも上記のＵＳＢコーデック８３ａと同様なＵＳＢコーデック８３ｂが搭載されており、このＵＳＢコーデック８３ｂは、一対の通信線によりサブ中継基板１４０を経由し、ＵＳＢハブ８２を介してサブＣＰＵ８１にＵＳＢ接続されている。また、ＵＳＢコーデック８３ｂは、左側の上部スピーカ２０ａおよび右側の上部スピーカ２０ｂに接続されている。サブＣＰＵ８１は、遊技動作を制御する異なるサブ制御基板１００と遊技状態表示基板１４３における、サブＣＰＵ８１とＵＳＢコーデック８３ｂとの間の通信を行う通信手段を構成している。本実施形態では、この通信手段は、一対の通信線でシリアル通信を行う、ＵＳＢオーディオ規格に従う標準規格化された通信方式を用いている。サブ中継基板１４０には図示しないコネクタが設けられており、ＵＳＢコーデック８３ｂとサブ中継基板１４０との間のＵＳＢ接続はこのコネクタを用いて行われる。また、サブ制御基板１００には図示しないＲＯＭが搭載されている。このＲＯＭには、ＵＳＢ規格化に従う種々のシリアル通信を行うための通信プロトコルが予め記憶されている。
【００３２】
次に、図６に示すメインフローチャートを参照して、主基板１６０のメインＣＰＵの制御動作について説明する。
【００３３】
初めに、メインＣＰＵは、ゲーム開始時の初期化処理を行う（図６，Ｓ１参照）。具体的には、主基板１６０の制御ＲＡＭの記憶内容の初期化、通信データの初期化等を行う。続いて、メインＣＰＵは、ゲーム終了時の指定ＲＡＭ領域のクリア処理を行う（Ｓ２）。この処理では、前回のゲームに使用された制御ＲＡＭにおける指定格納領域がクリアされる。
【００３４】
次に、メインＣＰＵは、ボーナス作動監視処理を行い（Ｓ３）、メダル投入・スタートチェック処理を行う（Ｓ４）。次に、メインＣＰＵは、乱数発生器で発生した抽籤用の乱数をサンプリング回路によって抽出し（Ｓ５）、抽出した乱数値を制御ＲＡＭの乱数格納領域に格納する。次に、メインＣＰＵは、遊技状態監視処理を行い（Ｓ６）、続いて、内部抽籤処理を行う（Ｓ７）。遊技状態監視処理では、そのときに“オン”となっている作動中フラグに対応した遊技状態を示す識別子が遊技状態格納領域にセットされる。内部抽籤処理では、Ｓ５で抽出した乱数を用いて単位遊技における内部当籤役が抽籤される。次に、遊技開始コマンドを制御ＲＡＭの通信データ記憶領域にセットする（Ｓ８）。遊技開始コマンドは、Ｓ６で識別した遊技状態、Ｓ７の内部抽籤処理で抽籤した内部当籤役等の情報を含むコマンドである。次に、メインＣＰＵは、回胴停止初期設定処理を行う（Ｓ９）。
【００３５】
続いて、メインＣＰＵは、前回のリール回転開始から４.１秒が経過したか否かを判別する（Ｓ１０）。この判別が“ＮＯ”のときは、４．１秒が経過するまでウエイト処理（Ｓ１１）が行われる。ウエイト処理では、遊技者のゲームを開始する操作に基づく入力を無効にする処理（ここでは、ミニリール４０ａ〜４０ｃの回転の開始を待機させる処理）が行われる。
【００３６】
前回のリール回転開始から４.１秒が経過すると、次に、メインＣＰＵは、全ミニリール４０ａ〜４０ｃの回転開始を要求し（Ｓ１２）、全ミニリール４０ａ〜４０ｃの回転を開始させる。続いて、リール停止許可コマンドを制御ＲＡＭの通信データ記憶領域にセットする（Ｓ１３）。リール停止許可コマンドは、停止ボタン１８ａ〜１８ｃの操作に基づくミニリール４０ａ〜４０ｃの回転の停止を許可する情報を含むコマンドである。次に、メインＣＰＵは、ミニリール４０ａ〜４０ｃの回転を停止制御する停止制御処理を行い（Ｓ１４）、ミニリール４０ａ〜４０ｃに停止表示されたシンボル組合せに基づいて表示役を特定する表示役検索処理を行う（Ｓ１５）。続いて、メインＣＰＵは、特定された表示役とＳ７で抽籤された内部当籤役とが異なって表示役に誤りがある場合には、配当枚数表示部にイリーガルエラーを表示するエラーチェック処理を行う（Ｓ１６）。
【００３７】
次に、メインＣＰＵは、表示役コマンドを制御ＲＡＭの通信データ記憶領域にセットする（Ｓ１７）。表示役コマンドは、有効化入賞ライン上に実際に揃って表示されているシンボルの組合せの種類などを含んだコマンドである。次に、メインＣＰＵは、メダル払出処理を行う（Ｓ１８）。この処理では、クレジットで遊技が行われている状態であれば、入賞によって獲得したメダル数分、貯留枚数表示部に表示される貯留枚数が増加され、また、投入口１２へのメダル投入で遊技が行われている状態であれば、入賞によって獲得した枚数のメダルがメダル受皿１９へ払い出される。続いて、メインＣＰＵは、メダルの払出枚数に基づいて、ボーナスゲーム中に払い出されるメダルを計数するボーナス終了枚数カウンタを更新する（Ｓ１９）。つまり、ＢＢ（ビック・ボーナス）ゲームといったボーナスゲームが行なわれていてボーナス終了枚数カウンタが１以上であれば、メダルの払出枚数に応じて当該カウンタを減算する。
【００３８】
次に、メインＣＰＵは、払出終了コマンドを制御ＲＡＭの通信データ記憶領域にセットする（Ｓ２０）。払出終了コマンドは、メダルの払出が終了したことを表す情報を含むコマンドである。次に、メインＣＰＵは、ボーナス作動中フラグが“オン”であるか否かを判別し（Ｓ２１）、ボーナス作動中フラグが“オン”である場合には、ボーナス終了チェック処理を行い（Ｓ２２）、ボーナス作動中フラグが“オン”でない場合には、ボーナス作動チェック処理を行う（Ｓ２３）。Ｓ２２または２３の処理が終了すると、メインＣＰＵは、リプレイ作動チェック処理を行なう（Ｓ２４）。この処理では、メインＣＰＵは、リプレイの表示役が特定されたときに、今回の単位遊技におけるメダルの投入枚数と同じ値を自動投入カウンタに複写する処理を行なう。Ｓ２４の処理の後、遊技処理はＳ２に戻って次の新たな単位遊技が開始される。
【００３９】
次に、図７を参照して、例えば、１．１１７３［ｍｓ］毎に主基板１６０で行われる定期割込処理について説明する。
【００４０】
この定期割込処理において、まず、メインＣＰＵは、Ｉ／Ｏポートへの信号の入力を確認する入力ポートチェック処理を行い（図７，Ｓ２４１参照）、続いて、通信データ送信処理を行う（Ｓ２４２）。通信データ送信処理は、主基板１６０における制御ＲＡＭの通信データ記憶領域にセットされたコマンド情報を、サブ制御基板１００へ送信する処理である。次に、メインＣＰＵは、ミニリール４０ａ〜４０ｃの回転を制御するリール制御処理を行い（Ｓ２４３）、７ＳＥＧ駆動処理を行い（Ｓ２４４）、続いて、ランプ駆動処理を行う（Ｓ２４５）。７ＳＥＧ駆動処理では、各表示部（貯留枚数表示部やボーナスカウント表示部、配当枚数表示部など）を、表示数値に応じて点灯または消灯する。ランプ駆動処理では、各種ランプ（ベットランプ、スタートランプ、ＷＩＮランプ、インサートランプなど）を、各ランプの点灯または消灯のタイミングに応じて点灯または消灯する。次に、メインＣＰＵは、デモ用タイマの値の更新等を行うタイマ管理処理を行い（Ｓ２４６）、定期割込処理を終了する。
【００４１】
次に、サブ制御基板１００のサブＣＰＵ８１によって制御される遊技処理について説明する。
【００４２】
図８は、サブＣＰＵ８１によって行われるリセット割込処理の概略を示すフローチャートである。
【００４３】
このリセット割込処理では、パチスロ機１に電源が投入され、サブＣＰＵ８１のリセット端子に信号が入力されると、サブＣＰＵ８１は、制御ＲＡＭの初期化や、割込を許可する初期化処理を実行すると共に、主基板１６０からの制御信号などの入力を監視する入力監視処理を行う（図８，Ｓ３０１参照）。その後、サブＣＰＵ８１は、主基板１６０からコマンドを入力したか否かを判別する（Ｓ３０２）。この判別が“ＮＯ”である場合は、Ｓ３０１およびＳ３０２の処理が繰り返される。また、Ｓ３０２の判別が“ＹＥＳ”である場合、サブＣＰＵ８１は、入力したコマンドの種別に応じたコマンド入力処理を行う（Ｓ３０３）。続いて、サブＣＰＵ８１は、制御ＲＡＭに記憶されている演出データに応じて、液晶表示装置１１に画像演出の表示指令を出力したり、各スピーカ２０ａ、２０ｂ、３１、２０３に音声の出力を指令したりするコマンド出力処理を行う（Ｓ３０４）。Ｓ３０４の処理が終了すると、処理はＳ３０１に戻り、上述の処理が繰り返される。
【００４４】
このような本実施形態によるパチスロ機１によれば、サブ制御基板１００の内部におけるＵＳＢハブ８２とＵＳＢコーデック８３ａとの間の通信は、図５を用いて説明したように、一対の通信線を用いたＵＳＢ規格のシリアル通信によって行われる。このため、従来のパチスロ機のように多数本のアドレスバスやデータバスによって通信を行う場合に比較して、各演算素子間の電気配線数は少なくなる。従って、電気配線数が少なくなった分、制御基板上に配置する演算素子の数を増加させてサブ制御基板１００の集積度を大きくしたり、また、サブ制御基板１００の基板面積を縮小させることも可能である。また、サブ制御基板１００に搭載する演算素子の配置の自由度も増えるため、サブ制御基板１００のの設計が比較的容易になり、サブ制御基板１００の設計費、ひいてはパチスロ機１の製造コストが削減される。また、サブ制御基板１００と遊技状態表示基板１４３との間の通信が標準規格化されたシリアル通信によって行われ、通信制御のプログラムが市販されて予め用意されているため、従来の、通信ＩＣのプログラムを独自に作成する作業が不要になり、プログラムの制作コストが大幅に減少する。
【００４５】
また、本実施形態によるパチスロ機１では、演算素子間の通信方式がＵＳＢ規格に従う通信方式であり、静電気に強いため、パチスロ機１の本体の電源が入っている状態で演算素子をＵＳＢ接続することができ、活線挿抜が可能となる。また、ＵＳＢ規格の通信方式は、演算素子間の通信において正しいデータを送受信出来るまで信号を再送し、また、双方向の信号のエラーを検知するので、従来の通信に比べて信号通信品質が高くなる。
【００４６】
また、本実施形態によるパチスロ機１によれば、標準規格化されたＵＳＢ規格のシリアル通信を用いて通信を行っているサブ制御基板１００と遊技状態表示基板１４３との間に、新しい演出を行う制御基板、例えばパチスロ機１の正面両サイドのサイドスピーカ９１ａ，９１ｂからも放音して音響効果を高める、図９に示す制御基板９０を追加する場合、追加する制御基板９０にＵＳＢハブ８４を備えることにより、元々あったサブ制御基板１００および遊技状態表示基板１４３を設計変更することなく、新しい制御基板９０を追加することが可能となる。なお、図９において図５と同一または相当する部分には同一符号を付してその説明は省略する。この場合、制御基板９０にはＤ/Ａ変換を行うＵＳＢコーデック８３ｃが搭載され、サブＣＰＵ８１とＵＳＢコーデック８３ｃとの間の通信は、ＵＳＢハブ８２、８４を介するＵＳＢ規格に従うシリアル通信によって行われる。ＵＳＢコーデック８３ｃは左右のサイドスピーカ９１ａ，９１ｂに接続される。また、遊技状態表示基板１４３は、ＵＳＢコーデック８３ｂがＵＳＢハブ８４にＵＳＢ接続され、ＵＳＢコーデック８３ｂは、ＵＳＢハブ８２、８４を介してサブＣＰＵ８１とＵＳＢ規格に従うシリアル通信を行う。
【００４７】
また、この際、新しい制御基板９０をサブ中継基板１４０に設けられたコネクタにＵＳＢ接続する場合、サブ制御基板１００内のサブＣＰＵ８１が、接続されたＵＳＢ接続のインターフェイス・クラスコードを読んで、予めＲＯＭに記憶されているＵＳＢ規格の通信制御プログラムの中から、対応する通信制御プログラムを自動的にセットする自動認識機能が働く。このため、より容易に新しい制御基板９０を追加することが可能となる。
【００４８】
なお、本実施形態では、パチスロ機１の制御基板内および制御基板間における演算素子間の通信は、ＵＳＢ規格に従う通信方式によって行った場合について説明したが、例えば、イーサネット規格に従う一対の通信線を用いたシリアル通信によって行うように構成しても構わない。この場合、双方向の信号のエラー訂正を行い、信号を再送するので、このイーサネット規格によっても信号通信品質は高くなる。また、この場合においても、各演算素子間の電気配線数は少なくなる。従って、電気配線数が少なくなった分、制御基板上に配置する演算素子の数を増加させて、サブ制御基板１００の集積度を大きくしたり、また、サブ制御基板１００の基板面積を縮小させることも可能である。
【００４９】
また、上記実施形態においては、新しく追加する制御基板が、サイドスピーカ９１ａ，９１ｂによって音響効果を向上させる制御基板９０である場合について説明したが、本発明は、これに限られるものではない。例えば、ＬＥＤの発光を制御する発光制御基板や、役物をソレノイドによって駆動する役物駆動ソレノイド制御基板などを追加するようにしてもよい。また、情報を一時記憶するメモリが搭載された制御基板を追加して、メモリ容量を増加するようにしてもよい。
【産業上の利用可能性】
【００５０】
上記実施形態においては、本発明による遊技機をパチスロ機に適用した場合について説明したが、制御基板内または制御基板間における演算素子間で通信が行われる他の遊技機に本発明を適用することも可能である。このような遊技機に本発明を適用した場合においても、上記実施形態と同様な作用効果が奏される。
【図面の簡単な説明】
【００５１】
【図１】本発明の最良の形態によるパチスロ機の外観を示す正面図である。
【図２】図１に示すパチスロ機の回転リールユニットを示す斜視図である。
【図３】図２に示す回転リールユニットを構成する各ミニリールの構造を示す斜視図である。
【図４】図１に示すパチスロ機内部の電気的接続構成を示すブロック図である。
【図５】図４に示すサブ制御基板および遊技状態表示基板のより詳細なブロック図である。
【図６】図１に示すパチスロ機の主基板における遊技処理の概略を示すフローチャートである。
【図７】図１に示すパチスロ機の主基板における定期割込処理の概略を示すフローチャートである。
【図８】図１に示すパチスロ機のサブ制御基板におけるリセット割込処理の概略を示すフローチャートである。
【図９】図５に示す回路構成に対して新しい制御基板を仕様追加した場合のブロック図である。
【符号の説明】
【００５２】
１…パチスロ機
２０ａ，２０ｂ…上部スピーカ
３１…下部スピーカ
８１…サブＣＰＵ
８２、８４…ＵＳＢハブ
８３ａ，８３ｂ，８３ｃ…ＵＳＢコーデック
９０…追加する制御基板
９１ａ，９１ｂ…サイドスピーカ
１００…サブ制御基板
１４０…サブ中継基板
１４３…遊技状態表示基板
１６０…主基板
２０３…背面スピーカ
【図１】
0005507036.tif 000002
【図２】
0005507036.tif 000003
【図３】
0005507036.tif 000004
【図４】
0005507036.tif 000005
【図５】
0005507036.tif 000006
【図６】
0005507036.tif 000007
【図７】
0005507036.tif 000008
【図８】
0005507036.tif 000009
【図９】
0005507036.tif 000010