(57)【特許請求の範囲】
【請求項１】
一端および他端を有する主リアクトルと、
前記主リアクトルの前記他端に接続された電流入力端と、グランド電位に接続される電流出力端と、当該電流入力端と当該電流出力端との間のオンオフを制御するための制御信号が入力される制御端とを有する、少なくとも１つの昇圧用スイッチング素子と、
前記少なくとも１つの昇圧用スイッチング素子の前記電流入力端と前記主リアクトルの前記他端とに接続されたアノードを有する少なくとも１つの昇圧用ダイオードと、
前記少なくとも１つの昇圧用ダイオードの前記アノードと前記少なくとも１つの昇圧用スイッチング素子の前記電流入力端と前記主リアクトルの前記他端とに接続された一端を有するスナバコンデンサと、
前記スナバコンデンサの他端に接続されたカソードと、前記少なくとも１つの昇圧用ダイオードのカソードに接続されたアノードとを有する第１スナバダイオードと、
前記第１スナバダイオードのカソードと前記スナバコンデンサの前記他端とに接続されたアノードを有する第２スナバダイオードと、
前記第１スナバダイオードの前記アノードに接続された一端と、前記第２スナバダイオードのカソードに接続された他端とを有するスナバリアクトルと、
前記スナバリアクトルの前記他端と前記第２スナバダイオードの前記カソードとに接続された一端と、前記グランド電位に接続される他端とを有するコンデンサと
を備えるＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの昇圧用スイッチング素子は、同じ向きで並列接続された複数の昇圧用スイッチング素子であり、
当該ＤＣ−ＤＣコンバータは、前記複数の昇圧用スイッチング素子をタイミングをずらして順番にオンさせる手段をさらに備える、
ＤＣ−ＤＣコンバータ。
【請求項３】
請求項１または請求項２に記載のＤＣ−ＤＣコンバータであって、
同じ構成を有し並列接続されることによって多重化された複数の単位回路を備え、
前記複数の単位回路のそれぞれが、前記主リアクトルと、前記少なくとも１つの昇圧用スイッチング素子と、前記少なくとも１つの昇圧用ダイオードと、前記スナバコンデンサと、前記第１スナバダイオードと、前記第２スナバダイオードと、前記スナバリアクトルとを含む、
ＤＣ−ＤＣコンバータ。
【請求項４】
請求項１ないし請求項３のうちのいずれか１項に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの昇圧用スイッチング素子のうちの一部または全部の素子の動作状態に関する情報を検出する昇圧用検出手段と、
前記昇圧用検出手段による検出結果に基づいて前記少なくとも１つの昇圧用スイッチング素子の動作を制御する手段と
をさらに備えるＤＣ−ＤＣコンバータ。
【請求項５】
請求項４に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの昇圧用スイッチング素子は、同じ向きで並列接続された複数の昇圧用スイッチング素子であり、
前記昇圧用検出手段は、前記複数の昇圧用スイッチング素子のそれぞれの動作状態に関する情報を検出する、
ＤＣ−ＤＣコンバータ。
【請求項６】
請求項５に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの昇圧用スイッチング素子の動作を制御する前記手段は、前記昇圧用検出手段による前記検出結果に基づいて、前記複数の昇圧用スイッチング素子の中から駆動させる素子を選択する、ＤＣ−ＤＣコンバータ。
【請求項７】
請求項４ないし請求項６のうちのいずれか１項に記載のＤＣ−ＤＣコンバータであって、
前記昇圧用検出手段が検出する前記情報は、
前記少なくとも１つの昇圧用スイッチング素子に流れる電流と、
前記少なくとも１つの昇圧用スイッチング素子の温度と
のうちの少なくとも一方を含む、ＤＣ−ＤＣコンバータ。
【請求項８】
請求項４ないし請求項７のうちのいずれか１項に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの昇圧用スイッチング素子の動作を制御する前記手段は、前記少なくとも１つの昇圧用スイッチング素子の前記制御端への入力抵抗を制御することによって、前記少なくとも１つの昇圧用スイッチング素子の動作を制御する、ＤＣ−ＤＣコンバータ。
【請求項９】
請求項１ないし請求項８のうちのいずれか１項に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの昇圧用スイッチング素子と、前記少なくとも１つの昇圧用ダイオードと、前記スナバコンデンサと、前記第１スナバダイオードと、前記第２スナバダイオードとが、単一のケース内に集約されている、ＤＣ−ＤＣコンバータ。
【請求項１０】
請求項９に記載のＤＣ−ＤＣコンバータであって、
前記スナバコンデンサに接触している放熱板をさらに備えるＤＣ−ＤＣコンバータ。
【請求項１１】
請求項１０に記載のＤＣ−ＤＣコンバータであって、
前記スナバコンデンサは、はんだ付けと、溶接と、超音波接合と、ネジ締めとのうちの少なくとも１つの接続手法によって、前記ケースの電極に接続されている、ＤＣ−ＤＣコンバータ。
【請求項１２】
請求項１ないし請求項１１のうちのいずれか１項に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの昇圧用ダイオードの前記カソードに接続された電流入力端と、前記少なくとも１つの昇圧用ダイオードの前記アノードに接続された電流出力端と、当該電流入力端と当該電流出力端との間のオンオフを制御するための制御信号が入力される制御端とを有する、少なくとも１つの降圧用スイッチング素子と、
前記少なくとも１つの昇圧用スイッチング素子の前記電流入力端および前記電流出力端にそれぞれ接続されたカソードおよびアノードを有する、少なくとも１つの降圧用ダイオードと
をさらに備えるＤＣ−ＤＣコンバータ。
【請求項１３】
一端および他端を有する主リアクトルと、
前記主リアクトルの前記他端に接続された電流出力端と、電流入力端と、当該電流入力端と当該電流出力端との間のオンオフを制御するための制御信号が入力される制御端とを有する、少なくとも１つの降圧用スイッチング素子と、
前記少なくとも１つの降圧用スイッチング素子の前記電流出力端と前記主リアクトルの前記他端とに接続されたカソードと、グランド電位に接続されるアノードとを有する、少なくとも１つの降圧用ダイオードと、
前記少なくとも１つの降圧用ダイオードの前記カソードと前記少なくとも１つの降圧用スイッチング素子の前記電流出力端と前記主リアクトルの前記他端とに接続された一端を有するスナバコンデンサと、
前記スナバコンデンサの他端に接続されたカソードと、前記少なくとも１つの降圧用スイッチング素子の前記電流入力端に接続されたアノードとを有する第１スナバダイオードと、
前記第１スナバダイオードのカソードと前記スナバコンデンサの前記他端とに接続されたアノードを有する第２スナバダイオードと、
前記第１スナバダイオードの前記アノードに接続された一端と、前記第２スナバダイオードのカソードに接続された他端とを有するスナバリアクトルと、
前記スナバリアクトルの前記他端と前記第２スナバダイオードの前記カソードとに接続された一端と、前記グランド電位に接続される他端とを有するコンデンサと
を備えるＤＣ−ＤＣコンバータ。
【請求項１４】
請求項１２または請求項１３に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの降圧用スイッチング素子は、同じ向きで並列接続された複数の降圧用スイッチング素子であり、
当該ＤＣ−ＤＣコンバータは、前記複数の降圧用スイッチング素子をタイミングをずらして順番にオンさせる手段をさらに備える、
ＤＣ−ＤＣコンバータ。
【請求項１５】
請求項３を引用する請求項１２に記載のＤＣ−ＤＣコンバータであって、
前記複数の単位回路のそれぞれが、前記少なくとも１つの降圧用スイッチング素子と、前記少なくとも１つの降圧用ダイオードとをさらに含む、ＤＣ−ＤＣコンバータ。
【請求項１６】
請求項１３に記載のＤＣ−ＤＣコンバータであって、
同じ構成を有し並列接続されることによって多重化された複数の単位回路を備え、
前記複数の単位回路のそれぞれが、前記主リアクトルと、前記少なくとも１つの降圧用スイッチング素子と、前記少なくとも１つの降圧用ダイオードと、前記スナバコンデンサと、前記第１スナバダイオードと、前記第２スナバダイオードと、前記スナバリアクトルとを含む、
ＤＣ−ＤＣコンバータ。
【請求項１７】
請求項１２ないし請求項１６のうちのいずれか１項に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの降圧用スイッチング素子のうちの一部または全部の素子の動作状態に関する情報を検出する降圧用検出手段と、
前記降圧用検出手段による検出結果に基づいて前記少なくとも１つの降圧用スイッチング素子の動作を制御する手段と
をさらに備えるＤＣ−ＤＣコンバータ。
【請求項１８】
請求項１７に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの降圧用スイッチング素子は、同じ向きで並列接続された複数の降圧用スイッチング素子であり、
前記降圧用検出手段は、前記複数の降圧用スイッチング素子のそれぞれの動作状態に関する情報を検出する、
ＤＣ−ＤＣコンバータ。
【請求項１９】
請求項１８に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの降圧用スイッチング素子の動作を制御する前記手段は、前記降圧用検出手段による前記検出結果に基づいて、前記複数の降圧用スイッチング素子の中から駆動させる素子を選択する、ＤＣ−ＤＣコンバータ。
【請求項２０】
請求項１７ないし請求項１９のうちのいずれか１項に記載のＤＣ−ＤＣコンバータであって、
前記降圧用検出手段が検出する前記情報は、
前記少なくとも１つの降圧用スイッチング素子に流れる電流と、
前記少なくとも１つの降圧用スイッチング素子の温度と
のうちの少なくとも一方を含む、ＤＣ−ＤＣコンバータ。
【請求項２１】
請求項１７ないし請求項２０のうちのいずれか１項に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの降圧用スイッチング素子の動作を制御する前記手段は、前記少なくとも１つの降圧用スイッチング素子の前記制御端への入力抵抗を制御することによって、前記少なくとも１つの降圧用スイッチング素子の動作を制御する、ＤＣ−ＤＣコンバータ。
【請求項２２】
請求項９を引用する請求項１２に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの降圧用スイッチング素子と、前記少なくとも１つの降圧用ダイオードとがさらに前記単一のケース内に集約されている、ＤＣ−ＤＣコンバータ。
【請求項２３】
請求項１３に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの降圧用スイッチング素子と、前記少なくとも１つの降圧用ダイオードと、前記スナバコンデンサと、前記第１スナバダイオードと、前記第２スナバダイオードとが、単一のケース内に集約されている、ＤＣ−ＤＣコンバータ。
【請求項２４】
請求項２３に記載のＤＣ−ＤＣコンバータであって、
前記スナバコンデンサに接触している放熱板をさらに備えるＤＣ−ＤＣコンバータ。
【請求項２５】
請求項２４に記載のＤＣ−ＤＣコンバータであって、
前記スナバコンデンサは、はんだ付けと、溶接と、超音波接合と、ネジ締めとのうちの少なくとも１つの接続手法によって、前記ケースの電極に接続されている、ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
高電圧および大電流を扱う電力用の昇圧型ＤＣ−ＤＣコンバータでは、チョッパ回路によるスイッチング周波数を高くすることによって、装置の高効率化や小型化を図ることができる。しかし、高周波数化は、スイッチングを担う電力半導体素子のスイッチング損失を増大させることになるので、スイッチング損失の観点からは装置の高効率化や小型化を妨げる原因となってしまう。なお、かかる問題は電力用かつ昇圧型に限定されるものではない。
【０００３】
スイッチング損失を低減させるために、ソフトスイッチング回路が利用される場合がある。特許文献１には、スイッチング素子のターンオフ時のスイッチング損失を低減するためのソフトスイッチング回路が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２０１３６９号公報
【特許文献２】特開平１０−１４６０４８号公報
【特許文献３】特開２００１−３０９６４７号公報
【特許文献４】特開２００４−１４７４７２号公報
【特許文献５】特開２００９−０１７７５０号公報
【特許文献６】特開２００８−２７０４９０号公報
【特許文献７】特開２００９−０３３８５８号公報
【特許文献８】特開２００５−２０４３６２号公報
【特許文献９】特開２００８−２０６２８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１のソフトスイッチング回路では、ターンオン時のスイッチング損失は低減することはできない。すなわち、スイッチング素子がターンオンする際は、ダイオードのリカバリ電流により、ハードスイッチングしてしまう。
【０００６】
本発明は、ターンオフ損失だけでなくターンオン損失も低減可能なＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係るＤＣ−ＤＣコンバータは、主リアクトルと、少なくとも１つの昇圧用スイッチング素子と、少なくとも１つの昇圧用ダイオードと、スナバコンデンサと、第１スナバダイオードと、第２スナバダイオードと、スナバリアクトルと、コンデンサとを含む。前記主リアクトルは、一端および他端を有する。前記少なくとも１つの昇圧用スイッチング素子は、前記主リアクトルの前記他端に接続された電流入力端と、グランド電位に接続される電流出力端と、当該電流入力端と当該電流出力端との間のオンオフを制御するための制御信号が入力される制御端とを有する。前記少なくとも１つの昇圧用ダイオードは、前記少なくとも１つの昇圧用スイッチング素子の前記電流入力端と前記主リアクトルの前記他端とに接続されたアノードを有する。前記スナバコンデンサは、前記少なくとも１つの昇圧用ダイオードの前記アノードと前記少なくとも１つの昇圧用スイッチング素子の前記電流入力端と前記主リアクトルの前記他端とに接続された一端を有する。前記第１スナバダイオードは、前記スナバコンデンサの他端に接続されたカソードと、前記少なくとも１つの昇圧用ダイオードのカソードに接続されたアノードとを有する。前記第２スナバダイオードは、前記第１スナバダイオードのカソードと前記スナバコンデンサの前記他端とに接続されたアノードを有する。前記スナバリアクトルは、前記第１スナバダイオードの前記アノードに接続された一端と、前記第２スナバダイオードのカソードに接続された他端とを有する。前記コンデンサは、前記スナバリアクトルの前記他端と前記第２スナバダイオードの前記カソードとに接続された一端と、前記グランド電位に接続される他端とを有する。
【発明の効果】
【０００８】
上記一態様によれば、昇圧動作において、ターンオフ損失だけでなくターンオン損失も低減することができる。また、スイッチング損失の低減により、スイッチング周波数を高くしても、装置の高効率化や小型化を図ることができる。また、ソフトスイッチングにより、電磁ノイズの発生を抑えることができる。また、少ない部品でスナバ回路が構成されているので、大幅な大型化およびコスト増大、さらには大型化による効率低減を抑制可能である。また、当該スナバ回路はそれ自体に複雑な制御を必要としないので、ソフトスイッチングを簡便に実現できる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係るＤＣ−ＤＣコンバータの構成を概説する回路図である。
【図２】実施の形態１に係るＤＣ−ＤＣコンバータのスイッチングを概説する波形図である。
【図３】実施の形態１に係るＤＣ−ＤＣコンバータの昇圧動作における各種波形を概説する波形図である。
【図４】実施の形態１に係るＤＣ−ＤＣコンバータの昇圧動作を概説する図である。
【図５】実施の形態１に係るＤＣ−ＤＣコンバータの昇圧動作を概説する図である。
【図６】実施の形態１に係るＤＣ−ＤＣコンバータの昇圧動作を概説する図である。
【図７】実施の形態１に係るＤＣ−ＤＣコンバータの昇圧動作を概説する図である。
【図８】実施の形態１に係るＤＣ−ＤＣコンバータの昇圧動作を概説する図である。
【図９】実施の形態１に係るＤＣ−ＤＣコンバータの昇圧動作における各種波形の一例を示す波形図である（ターンオフ）。
【図１０】実施の形態１に係るＤＣ−ＤＣコンバータの昇圧動作における各種波形の一例を示す波形図である（ターンオン）。
【図１１】実施の形態１に係るＤＣ−ＤＣコンバータの昇圧動作における各種波形の他の一例を示す波形図である（ターンオフ）。
【図１２】実施の形態１に係るＤＣ−ＤＣコンバータの昇圧動作における各種波形の他の一例を示す波形図である（ターンオン）。
【図１３】実施の形態２に係るＤＣ−ＤＣコンバータの構成を概説する回路図である。
【図１４】実施の形態２に係るＤＣ−ＤＣコンバータの降圧動作における各種波形を概説する波形図である。
【図１５】実施の形態２に係るＤＣ−ＤＣコンバータの降圧動作を概説する図である。
【図１６】実施の形態２に係るＤＣ−ＤＣコンバータの降圧動作を概説する図である。
【図１７】実施の形態２に係るＤＣ−ＤＣコンバータの降圧動作を概説する図である。
【図１８】実施の形態２に係るＤＣ−ＤＣコンバータの降圧動作を概説する図である。
【図１９】実施の形態２に係るＤＣ−ＤＣコンバータの降圧動作を概説する図である。
【図２０】実施の形態２に係るＤＣ−ＤＣコンバータの降圧動作における各種波形の一例を示す波形図である（ターンオフ）。
【図２１】実施の形態２に係るＤＣ−ＤＣコンバータの降圧動作における各種波形の一例を示す波形図である（ターンオン）。
【図２２】実施の形態２に係るＤＣ−ＤＣコンバータの降圧動作における各種波形の他の一例を示す波形図である（ターンオフ）。
【図２３】実施の形態２に係るＤＣ−ＤＣコンバータの降圧動作における各種波形の他の一例を示す波形図である（ターンオン）。
【図２４】実施の形態３に係るＤＣ−ＤＣコンバータの構成を概説する回路図である。
【図２５】実施の形態４に係るＤＣ−ＤＣコンバータの構成を概説する回路図である。
【図２６】実施の形態４に係るＤＣ−ＤＣコンバータのスイッチングを概説する波形図である。
【図２７】実施の形態５に係るＤＣ−ＤＣコンバータの構成を概説する回路図である。
【図２８】実施の形態６に係るＤＣ−ＤＣコンバータの構成を概説する回路図である。
【図２９】実施の形態６に係るＤＣ−ＤＣコンバータの構成を概説する回路図である。
【図３０】実施の形態７に係るＤＣ−ＤＣコンバータの装置構造を概説する断面図である。
【発明を実施するための形態】
【００１０】
＜実施の形態１＞
図１に実施の形態１に係るＤＣ−ＤＣコンバータ（以下、コンバータと略称する場合もある）１Ａの構成を概説する回路図を示す。図１に例示されるようにコンバータ１Ａは低電圧側装置５と高電圧側装置６との間に接続されて使用される。換言すれば、コンバータ１Ａの低電圧側接続端に低電圧側装置５が接続され、コンバータ１Ａの高電圧側接続端に高電圧側装置６が接続される。
【００１１】
コンバータ１Ａは、昇圧型のコンバータであり、低電圧側接続端の電圧Ｖ１を電圧Ｖ２（＞Ｖ１）に昇圧して高電圧側接続端に出力するという昇圧動作を実行可能な構成を有している。換言すれば、コンバータ１Ａは、低電圧側装置５によって印加される電圧Ｖ１を電圧Ｖ２に昇圧し、昇圧した電圧Ｖ２を高電圧側装置６へ供給する。
【００１２】
なお、昇圧動作において、低電圧側接続端は入力側または１次側とも称され、高電圧側接続端は出力側または２次側とも称される。
【００１３】
昇圧動作に対応して、以下では低電圧側装置５が直流電源（ＤＣ電源）である場合を例示し、低電圧側装置５をＤＣ電源５とも称することにする。また、高電圧側装置６が各種負荷である場合を例示し、高電圧側装置６を負荷６とも称することにする。
【００１４】
また、以下ではコンバータ１Ａが相対的に高電圧および大電流を扱う電力用装置として構成される場合を例示するが、コンバータ１Ａは例えばエレクトロニクス製品、家電製品等の分野に適合するように構成することも可能である。
【００１５】
＜コンバータ１Ａの構成＞
図１に例示のコンバータ１Ａは、いわゆる非絶縁型の昇圧チョッパ回路を基本としている。コンバータ１Ａは、コンデンサＣ１と、リアクトルＬ１と、スイッチング素子Ｑ１と、ダイオードＤ２と、ダイオードＤ１と、コンデンサＣｓと、ダイオードＤｓ１と、ダイオードＤｓ２と、リアクトルＬｓと、コンデンサＣ２と、制御装置２０とを含んでいる。なお、図中では制御装置２０を「制御」と略記しており、後述の各種要素についても図中で名称を略記する場合がある。
【００１６】
コンデンサＣ１は、ＤＣ電源５の正極に接続される一端と、ＤＣ電源５の負極に接続される他端とを有している。すなわち、コンデンサＣ１は、コンバータ１Ａの利用時に、ＤＣ電源５に並列接続される。以下ではコンデンサＣ１を低電圧側コンデンサＣ１と称する場合もある。
【００１７】
ここではコンデンサＣ１がコンバータ１Ａに含まれる場合を例示するが、コンデンサＣ１はコンバータ１Ａの外部部品として別個に準備しても構わない。また、コンデンサＣ１を設けない態様も採用可能である。
【００１８】
なお、図１の例ではＤＣ電源５の負極の電位がコンバータ１Ａのグランド電位Ｎに選定されている。
【００１９】
リアクトルＬ１は、その一端が低電圧側コンデンサＣ１の上記一端に接続されている。すなわち、リアクトルＬ１は、コンバータ１Ａの利用時に、ＤＣ電源５の正極に接続される。また、リアクトルＬ１の他端は、スイッチング素子Ｑ１とダイオードＤ２，Ｄ１とコンデンサＣｓとに接続されている。以下ではリアクトルＬ１を主リアクトルＬ１と称する場合もある。
【００２０】
スイッチング素子Ｑ１は、電流入力端と、電流出力端と、制御端とを有している。電流入力端は主リアクトルＬ１の上記他端に接続されている。電流出力端は、低電圧側コンデンサＣ１の上記他端に接続されており、これによりコンバータ１Ａの利用時にはグランド電位Ｎに接続される。制御端は、制御装置２０に接続されており、制御装置２０から、電流入力端と電流出力端との間のオンオフを制御するための制御信号Ｓ２１が入力される。以下ではスイッチング素子Ｑ１を昇圧用スイッチング素子Ｑ１と称する場合もある。
【００２１】
ここでは、昇圧用スイッチング素子Ｑ１が絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）で構成される場合を例示し、当該スイッチング素子Ｑ１をトランジスタＱ１とも称することにする。また、スイッチング素子Ｑ１の電流入力端、電流出力端および制御端を、ＩＧＢＴの端子に対応させて、コレクタ、エミッタおよびゲートとそれぞれ称する場合もある。なお、昇圧用スイッチング素子Ｑ１として他の電力用半導体スイッチング素子を採用することも可能である。
【００２２】
ダイオードＤ２は、昇圧用トランジスタＱ１に対して逆並列に接続されている。すなわち、ダイオードＤ２のアノードはトランジスタＱ１のエミッタに接続され、ダイオードＤ２のカソードはトランジスタＱ１のコレクタに接続されている。なお、ダイオードＤ２とトランジスタＱ１とによる逆並列接続構造が、主リアクトルＬ１の上記他端とグランド電位Ｎを与える地点との間に接続されている。ダイオードＤ２は、いわゆるフリーホイールダイオードである。なお、後述の昇圧動作の観点においてはダイオードＤ２を省略することも可能である。
【００２３】
ダイオードＤ１は、そのアノードが主リアクトルＬ１の上記他端に接続され、そのカソードがダイオードＤｓ１とリアクトルＬｓとに接続されている。以下ではダイオードＤ１を昇圧用ダイオードＤ１と称する場合もある。
【００２４】
なお、ダイオードＤ１のカソードの側を、グランド電位Ｎの地点との対比において、高電位側Ｐと称する場合もある。また、ダイオードＤ１とトランジスタＱ１との接続点を、グランド電位Ｎの地点および高電位側Ｐとの対比において、中間点Ｙと称する場合もある。
【００２５】
コンデンサＣｓは、その一端がリアクトルＬ１の上記他端と、トランジスタＱ１のコレクタと、ダイオードＤ２のカソードと、ダイオードＤ１のアノードとに接続されている。コンデンサＣｓの他端は、ダイオードＤｓ１，Ｄｓ２に接続されている。以下ではコンデンサＣｓをスナバコンデンサＣｓと称する場合もある。
【００２６】
ダイオードＤｓ１は、そのカソードがスナバコンデンサＣｓの上記他端に接続されている。ダイオードＤｓ１のアノードは、昇圧用ダイオードＤ１のカソードおよびリアクトルＬｓに接続されている。以下ではダイオードＤｓ１を第１スナバダイオードＤｓ１と称する場合もある。
【００２７】
ダイオードＤｓ２は、そのアノードが第１スナバダイオードＤｓ１のカソードとスナバコンデンサＣｓの上記他端とに接続されている。ダイオードＤｓ２のカソードは、リアクトルＬｓおよびコンデンサＣ２に接続されている。以下ではダイオードＤｓ２を第２スナバダイオードＤｓ２と称する場合もある。
【００２８】
リアクトルＬｓは、その一端が第１スナバダイオードＤｓ１のアノードと昇圧用ダイオードＤ１のカソードとに接続され、その他端が第２スナバダイオードＤｓ２のカソードとコンデンサＣ２とに接続されている。以下ではリアクトルＬｓ２をスナバリアクトルＬｓと称する場合もある。
【００２９】
ここで、コンデンサＣｓと、ダイオードＤｓ１，Ｄｓ２と、リアクトルＬｓとが、スナバ回路１０を構成している。当該スナバ回路１０の採用により、昇圧用トランジスタＱ１のターンオフ時およびターンオン時におけるソフトスイッチングが実現される（後述する）。
【００３０】
コンデンサＣ２は、その一端がスナバリアクトルＬｓの上記他端と第２スナバダイオードＤｓ２のカソードとに接続されている。コンデンサＣ２の他端は、昇圧用トランジスタＱ１のエミッタおよびダイオードＤ２のアノードに接続されている。これにより、コンデンサＣ２の他端はコンバータ１Ａの利用時にグランド電位Ｎに設定される。以下ではコンデンサＣ２を高電圧側コンデンサＣ２と称する場合もある。高電圧側コンデンサＣ２に負荷６が並列接続される。
【００３１】
制御装置２０は、コンバータ１Ａの各種処理を担う。制御装置２０は、例えば、マイクロプロセッサ（ＭＰＵ、ＣＰＵ、マイクロコンピュータとも称される）と、当該マイクロプロセッサがアクセス可能に設けられたメモリとを含んで具現可能である。この例の場合、マイクロプロセッサが、メモリに予め格納されているプログラムに記述された処理ステップ（換言すれば処理手順）を実行することにより、各種処理が行われる。換言すれば、制御装置２０が、各種処理に対応した各種手段として機能する。
【００３２】
なお、上記マイクロプロセッサは例えばマルチプロセッサまたはマルチコアの構成を採用することも可能である。また、上記メモリは、例えばＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、書き換え可能な不揮発性メモリ（ＥＰＲＯＭ（Erasable Programmable ROM）等）の１つまたは複数を含んで構成可能である。メモリは、上記のようにプログラムを格納する他に、各種データ等を格納し、また、プログラムを実行するための作業領域を提供する。
【００３３】
かかる構成例によれば制御装置２０による各種処理はソフトウェアによって具現化されるが、かかる各種処理の一部または全部をハードウェアによって実現することも可能である。
【００３４】
ここでは制御装置２０がコンバータ１Ａに含まれる場合を例示するが、制御装置２０はコンバータ１Ａの外部部品として別個に準備しても構わない。
【００３５】
制御装置２０は例えば、昇圧用トランジスタＱ１の動作を制御する手段として機能する。より具体的に当該手段は、トランジスタＱ１のゲートに対する電圧印加を制御することによってトランジスタＱ１のオンオフを制御する。この場合、当該手段から出力されるゲート電圧がトランジスタＱ１のスイッチング制御信号Ｓ２１にあたる。
【００３６】
図２に制御信号Ｓ２１の波形図、換言すればトランジスタＱ１の動作を概説する波形図を示す。図２に例示の矩形パルスのデューティ比は制御装置２０によって制御され、これによりトランジスタＱ１がパルス幅変調（ＰＷＭ）によってオンオフ制御される。デューティ比は昇圧電圧Ｖ２の設定値に応じて決定される。換言すれば、デューティ比の設定によって昇圧電圧Ｖ２の値が制御される。なお、制御信号Ｓ２１の波形は図２に例示される矩形波に限定されるものではない。
【００３７】
＜コンバータ１Ａの昇圧動作＞
図３〜図１０も参照して、コンバータ１Ａの昇圧動作を説明する。
【００３８】
図３は昇圧動作における各種波形を概説する図であり、図３の上段は主リアクトルＬ１に流れる電流（リアクトル電流）の概略波形を示し、図３の下段は昇圧用トランジスタＱ１のコレクタ電流Ｉｃおよびコレクタ−エミッタ間電圧Ｖｃｅの概略波形を示している。
【００３９】
図４〜図８は昇圧動作における各種タイミングでの電流の流れを概説している。図４〜図８中の回路図は基本的には図１と同じであるが、制御装置２０およびダイオードＤ２の図示を省略している。
【００４０】
図９は昇圧用トランジスタＱ１がターンオフする際の各種波形の一例を示す波形図である。図９の下段はトランジスタＱ１のコレクタ電流Ｉｃおよびコレクタ−エミッタ間電圧Ｖｃｅを示し、図９の上段はターンオフ時の電力（換言すればスイッチング損失）Ｐｏｆｆを示している。図９には比較のためにスナバ回路１０（図１参照）を有さない場合（ハードスイッチング）の波形も示している。図１０は昇圧用トランジスタＱ１がターンオンする際の各種波形の一例を示す波形図であり、図９と同様に図示されている。なお、図９および図１０の波形はシミュレーション結果の一例である。
【００４１】
＜トランジスタＱ１がオン状態（i）（図３参照）＞
図４に示されるようにＤＣ電源５の正極から主リアクトルＬ１とトランジスタＱ１とを通ってＤＣ電流５の負極へ至る経路に、電流が流れる。これにより主リアクトルＬ１はエネルギーを蓄積していく。
【００４２】
また、当該オン状態（i）ではスナバコンデンサＣｓが、スナバリアクトルＬｓと第１スナバダイオードＤｓ１とを介して、高電圧側接続端の電圧Ｖ２によって、完全に充電されている。
【００４３】
＜トランジスタＱ１がオン状態からオフ状態への過渡状態（ii）（図３参照）＞
主リアクトルＬ１を流れる電流は、図５に示されるように、スナバコンデンサＣｓと第２スナバダイオードＤｓ２と高電圧側コンデンサＣ２とを通る。ここで、スナバ回路１０を有さないハードスイッチングの場合、当該電流はダイオードＤ１を通る経路を流れる。これに対し、スナバ回路１０を有するコンバータ１Ａの場合、スナバコンデンサＣｓが低インピーダンス経路として働くので、上記経路を辿って電流が流れる。
【００４４】
当該過渡状態（ii）では、トランジスタＱ１の電流Ｉｃがターンオフする一方で、スナバコンデンサＣｓが放電するのでトランジスタＱ１の電圧Ｖｃｅは徐々に増加する（図３および図９下段参照）。これにより、ターンオフ損失Ｐｏｆｆ（図９下段のグラフにおいて電流Ｉｃと電圧Ｖｃｅとの重なり部分の面積に相関する）が減少する。図９上段のグラフによれば、コンバータ１Ａによるソフトスイッチングの方がハードスイッチングに比べて、ターンオフ損失Ｐｏｆｆが大幅に削減されることが分かる。
【００４５】
このようにトランジスタＱ１がオフした際にスナバコンデンサＣｓから第２スナバダイオードＤｓ２を経由して高電圧側コンデンサＣ２が充電されるので、電圧Ｖｃｅの立ち上がりを緩やかにすることができる。すなわちソフトスイッチングが実現される。かかるソフトスイッチングによればスイッチングエネルギーを、ハードスイッチングに比べて数分の１あるいはそれ以下にすることが可能である。
【００４６】
＜トランジスタＱ１がオフ状態（iii）（図３参照）＞
スナバコンデンサＣｓの放電後、主リアクトルＬ１に流れる電流は、図６に示されるように、ダイオードＤ１と第１スナバダイオードＤｓ１と第２スナバダイオードＤｓ２とを通って、高電圧側コンデンサＣ２へ流れる。なお、スナバダイオードＤｓ１，Ｄｓ２に高い順方向降下電圧（ＶＦ）を持った高速回復仕様のダイオードを採用した場合、主リアクトルＬ１に流れる電流は主にダイオードＤ１とスナバリアクトルＬｓとに流れる。
【００４７】
＜トランジスタＱ１がオフ状態からオン状態への過渡状態（iv）（図３参照）＞
図７に示されるように主リアクトルＬ１に流れる電流がダイオードＤ１からトランジスタＱ１へシフトすると、スナバリアクトルＬｓに流れる電流に変化が起こる。スナバリアクトルＬｓの電流変化と、この時点でスナバコンデンサＣｓは放電した状態にあるという状況とによって、トランジスタＱ１の電流Ｉｃが流れ始めると直ぐトランジスタＱ１の電圧Ｖｃｅは非常に低いレベルへ下降する（Ｖ＝Ｌｓ×ｄｉ／ｄｔ効果、換言すれば自己誘導による逆起電力の発生による）。
【００４８】
そして、図８に示されるように高電圧側接続端の側から、換言すれば高電圧側コンデンサＣ２からスナバリアクトルＬｓと第１スナバダイオードＤｓ１とを通って電流が流れ始め、これによりスナバコンデンサＣｓが充電される。
【００４９】
したがって、ダイオードＤ１の逆回復段階までトランジスタＱ１の電圧Ｖｃｅが高電圧側接続端の電圧Ｖ２に留まっているハードスイッチングとは異なり、スナバ回路１０によるソフトスイッチングによればターンオン損失Ｐｏｎ（図１０下段のグラフにおいて電流Ｉｃと電圧Ｖｃｅとの重なり部分の面積に相関する）が減少する。図１０上段のグラフによれば、コンバータ１Ａによるソフトスイッチングの方がハードスイッチングに比べて、ターンオン損失Ｐｏｎが大幅に削減されることが分かる。
【００５０】
なお、図１１および図１２に他の波形例（シミュレーション）を例示する。図１１は昇圧用トランジスタＱ１がターンオフする際の各種波形の他の一例である。図１１の上段はスナバ回路１０の採用によるソフトスイッチングの場合を示し、図１１の下段はスナバ回路１０の不採用によるハードスイッチングの場合を示している。また、図１２は、トランジスタＱ１がターンオンする際の各種波形の他の一例であり、図１１と同様に図示されている。なお、図１１および図１２のソフトスイッチング波形が図９および図１０と異なるのは、コンバータ１Ａの各種素子の定数等を変えていることに因る。
【００５１】
＜効果＞
上記のようにコンバータ１Ａによれば、昇圧動作において、ターンオフ損失だけでなくターンオン損失も低減することができる。図１１および図１２の例によれば、ターンオフ損失とターンオン損失との合算について約５０％近い低減効果が確認できる。
【００５２】
なお、特許文献１においてゼロ電圧スイッチング用補助回路が、コンバータ１Ａのスナバ回路１０に相当すると考えられるが、両回路は配設位置が全く異なる。
【００５３】
また、コンバータ１Ａによれば、スイッチング損失の低減に伴って、スイッチング周波数を高くしても、装置の高効率化や小型化を図ることができる。つまり、高周波数化と高効率化と小型化とを同時的に推進することが可能になる。
【００５４】
また、ソフトスイッチングにより、電磁ノイズの発生を抑えることができる。
【００５５】
また、スナバ回路１０は部品点数が少ないので、スナバ回路１０を採用しても大幅な大型化およびコスト増大、さらには大型化による効率低減を抑制可能である。
【００５６】
また、スナバ回路１０はそれ自体に複雑な制御を必要としないので、ソフトスイッチングを簡便に実現できる。
【００５７】
＜実施の形態２＞
図１３に実施の形態２に係るコンバータ１Ｂの構成を概説する回路図を示す。コンバータ１Ｂは、いわゆる双方向昇降圧型（双方向型とも称される）のコンバータである。すなわち、コンバータ１Ｂは、低電圧側接続端の電圧Ｖ１を電圧Ｖ２に昇圧して高電圧側接続端に出力するという昇圧動作と、高電圧側接続端の電圧Ｖ２を電圧Ｖ１に降圧して低電圧側接続端に出力するという降圧動作との両方を実行可能な構成を有している。換言すれば、昇圧動作においてコンバータ１Ｂは、低電圧側装置５によって印加される電圧Ｖ１を電圧Ｖ２に昇圧し、昇圧した電圧Ｖ２を高電圧側装置６へ供給する。他方、降圧動作においてコンバータ１Ｂは、高電圧側装置６によって印加される電圧Ｖ２を電圧Ｖ１に降圧し、降圧した電圧Ｖ１を低電圧側装置５へ供給する。
【００５８】
なお、昇圧動作で入力側または１次側と称される低電圧側接続端は、降圧動作では出力側または２次側にあたる。また、昇圧動作で出力側または２次側と称される高電圧側接続端は、降圧動作では入力側または１次側にあたる。
【００５９】
実施の形態２では、低電圧側装置５がＤＣ電源、特に充電池（二次電池とも称される）である場合を例示し、低電圧側装置５を充電池５とも称することにする。また、高電圧側装置６が、コンバータ１Ｂに接続されたインバータと、当該インバータに接続されたモータジェネレータ（電動発電機とも称される）とを含んだ装置である場合を例示し、高電圧側装置６をインバータ／モータジェネレータ６とも称することにする。当該例示の構成は、例えば電車、電気自動車、ハイブリッド自動車等の車両に搭載されている。
【００６０】
当該例示の構成によれば、充電池５から出力されたＤＣ電圧は、コンバータ１Ｂによって昇圧され、インバータで交流電圧によって変換され、モータジェネレータをモータとして回転させる。これによりモータジェネレータに接続された車輪が回転し、車両が力行する。
【００６１】
これに対し、車両の制動時には、モータジェネレータがジェネレータとして働く。このため、モータジェネレータによって発電された交流電圧は、インバータによってＤＣ電圧に変換され、コンバータ１Ｂによって降圧され、充電池５に充電される。つまり、モータジェネレータから電力が回生される。
【００６２】
なお、以下ではコンバータ１Ｂが実施の形態１と同様に電力用装置として構成される場合を例示するが、コンバータ１Ｂの利用分野はこれに限定されるものではない。
【００６３】
＜コンバータ１Ｂの構成＞
図１３に例示のコンバータ１Ｂは、図１に例示したコンバータ１Ａにスイッチング素子Ｑ２を追加した構成を有している。コンバータ１Ｂの他の構成は基本的にコンバータ１Ａと同様である。
【００６４】
スイッチング素子Ｑ２は、電流入力端と、電流出力端と、制御端とを有している。電流入力端は、ダイオードＤ１のカソードと、第１スナバダイオードＤｓ１のアノードと、スナバリアクトルＬｓの上記一端とに接続されている。電流出力端は、ダイオードＤ１のアノードと、主リアクトルＬ１の上記他端と、スイッチング素子Ｑ１の電流入力端（トランジスタＱ１のコレクタ）と、ダイオードＤ２のカソードとに接続されている。なお、スイッチング素子Ｑ２はダイオードＤ１に対して逆並列に接続されている。制御端は、制御装置２０に接続されており、制御装置２０から、電流入力端と電流出力端との間のオンオフを制御するための制御信号Ｓ２２が入力される。なお、以下ではスイッチング素子Ｑ２を降圧用スイッチング素子Ｑ２と称する場合もある。
【００６５】
ここでは、降圧用スイッチング素子Ｑ２がＩＧＢＴで構成される場合を例示し、当該スイッチング素子Ｑ２をトランジスタＱ２とも称することにする。また、スイッチング素子Ｑ２の電流入力端、電流出力端および制御端を、ＩＧＢＴの端子に対応させて、コレクタ、エミッタおよびゲートとそれぞれ称する場合もある。なお、降圧用スイッチング素子Ｑ２として他の電力用半導体スイッチング素子を採用することも可能である。
【００６６】
なお、以下では、ダイオードＤ２を降圧用ダイオードＤ２と称し、ダイオードＤ１を昇圧用ダイオードＤ１と称する場合もある。
【００６７】
降圧用トランジスタＱ２の追加により、制御装置２０は降圧用トランジスタＱ２の動作を制御する手段としても機能する。より具体的に当該手段は、トランジスタＱ２のゲートに対する電圧印加を制御することによってトランジスタＱ２のオンオフを制御する。この場合、当該手段から出力されるゲート電圧がトランジスタＱ２のスイッチング制御信号Ｓ２２にあたる。制御信号Ｓ２２は例えば図２の制御信号Ｓ２１と同様の波形を有している。
【００６８】
＜コンバータ１Ｂの昇圧動作＞
降圧用トランジスタＱ２をオフにした状態でコンバータ１Ａ（図１参照）と同様に駆動することにより、コンバータ１Ｂに昇圧動作を行わせることが可能である。このため、コンバータ１Ｂの昇圧動作は実施の形態１での説明を援用するに留め、ここでは繰り返しの説明を省略する。
【００６９】
＜コンバータ１Ｂの降圧動作＞
昇圧用トランジスタＱ１をオフにした状態で降圧用トランジスタＱ２を駆動することにより、コンバータ１Ｂに降圧動作を行わせることが可能である。以下、図１４〜図２１も参照して、コンバータ１Ｂの降圧動作を説明する。
【００７０】
図１４は降圧動作における各種波形を概説する図であり、図１４の上段は主リアクトルＬ１に流れる電流（リアクトル電流）の概略波形を示し、図１４の下段は降圧用トランジスタＱ２のコレクタ電流Ｉｃおよびコレクタ−エミッタ間電圧Ｖｃｅの概略波形を示している。
【００７１】
図１５〜図１９は降圧動作における各種タイミングでの電流の流れを概説している。図１５〜図１９中の回路図は基本的には図１３と同じであるが、制御装置２０と昇圧用トランジスタＱ１と昇圧用ダイオードＤ１の図示を省略している。
【００７２】
図２０は降圧用トランジスタＱ２がターンオフする際の各種波形の一例を示す波形図であり、図２１は降圧用トランジスタＱ２がターンオンする際の各種波形の一例を示す波形図である。図２０および図２１は既述の図９および図１０と同様に図示されている。
【００７３】
＜トランジスタＱ２がオン状態(i)（図１４参照）＞
図１５に示されるように、インバータ／モータジェネレータ６から（換言すれば高電圧側コンデンサＣ２から）スナバリアクトルＬｓと降圧用トランジスタＱ２と主リアクトルＬ１とを通って充電池５の正極へ至る経路に、電流が流れる。これにより主リアクトルＬ１はエネルギーを蓄積していく。
【００７４】
また、当該オン状態(i)ではスナバコンデンサＣｓが、スナバリアクトルＬｓと第２スナバダイオードＤｓ２とを介して、放電する。
【００７５】
＜トランジスタＱ２がオン状態からオフ状態への過渡状態(ii)（図１４参照）＞
主リアクトルＬ１とスナバリアクトルＬｓとを流れる電流は、図１６に示されるように、第１スナバダイオードＤｓ１とスナバコンデンサＣｓとを通る。ここで、スナバ回路１０を有さないハードスイッチングの場合、当該電流は降圧用ダイオードＤ２を通る経路を流れる。これに対し、スナバ回路１０を有するコンバータ１Ｂの場合、降圧用ダイオードＤ２が導通可能になる前にスナバコンデンサＣｓが高電圧側接続端の電圧Ｖ２に充電されるので、上記経路を辿って電流が流れる。
【００７６】
当該過渡状態(ii)では、トランジスタＱ２の電流Ｉｃがターンオフする一方で、スナバコンデンサＣｓが充電されるのでトランジスタＱ２の電圧Ｖｃｅは徐々に増加する（図１４および図２０下段参照）。これにより、ターンオフ損失Ｐｏｆｆ（図２０下段のグラフにおいて電流Ｉｃと電圧Ｖｃｅとの重なり部分の面積に相関する）が減少する。図２０上段のグラフによれば、コンバータ１Ｂによるソフトスイッチングの方がハードスイッチングに比べて、ターンオフ損失Ｐｏｆｆが大幅に削減されることが分かる。
【００７７】
＜トランジスタＱ２がオフ状態(iii)（図１４参照）＞
スナバコンデンサＣｓの充電後、主リアクトルＬ１に流れる電流は、図１７に示されるように、降圧用ダイオードＤ２を通って充電池５へ（換言すれば低電圧側接続端の側へ）流れ続ける。
【００７８】
スナバコンデンサＣｓの充電中に主リアクトルＬ１に蓄積されたエネルギーは、スナバリアクトルＬｓと第１スナバダイオードＤｓ１と第２スナバダイオードＤｓ２とを通る経路に電流を環流させる。
【００７９】
＜トランジスタＱ２がオフ状態からオン状態への過渡状態(iv)（図１４参照）＞
図１８に示されるように主リアクトルＬ１に流れる電流がダイオードＤ２からトランジスタＱ２へシフトすると、スナバリアクトルＬｓに流れる電流に変化が起こる。スナバリアクトルＬｓの電流変化と、この時点でスナバコンデンサＣｓは充電された状態にあるという状況とによって、トランジスタＱ２の電流Ｉｃが流れ始めると直ぐトランジスタＱ２の電圧Ｖｃｅは非常に低いレベルへ下降する（Ｖ＝Ｌｓ×ｄｉ／ｄｔ効果、換言すれば自己誘導による逆起電力の発生による）。
【００８０】
そして、図１９に示されるように完全に充電されたスナバコンデンサＣｓから、スナバリアクトルＬｓと第２スナバダイオードＤｓ２とを通って電流が流れ始め、これによりスナバコンデンサＣｓが放電する。
【００８１】
したがって、ダイオードＤ２の逆回復段階までトランジスタＱ２の電圧Ｖｃｅが高電圧側接続端の電圧Ｖ２に留まっているハードスイッチングとは異なり、スナバ回路１０によるソフトスイッチングによればターンオン損失Ｐｏｎ（図２１下段のグラフにおいて電流Ｉｃと電圧Ｖｃｅとの重なり部分の面積に相関する）が減少する。図２１上段のグラフによれば、コンバータ１Ｂによるソフトスイッチングの方がハードスイッチングに比べて、ターンオン損失Ｐｏｎが大幅に削減されることが分かる。
【００８２】
なお、図２２および図２３に他の波形例（シミュレーション）を例示する。図２２は降圧用トランジスタＱ２がターンオフする際の各種波形の他の一例であり、図２３はトランジスタＱ２がターンオンする際の各種波形の他の一例である。図２２および図２３は既述の図１１および図１２と同様に図示されている。なお、図２２および図２３のソフトスイッチング波形が図２０および図２１と異なるのは、コンバータ１Ｂの各種素子の定数等を変えていることに因る。
【００８３】
＜効果＞
コンバータ１Ｂによれば、昇圧動作だけでなく、降圧動作においてもターンオフ損失とターンオン損失との両方を低減することができる。図２２および図２３の例によれば、ターンオフ損失とターンオン損失との合算について約４０％近い低減効果が確認できる。また、コンバータ１Ｂによれば、上記コンバータ１Ａが奏するその他の効果も得ることができる。
【００８４】
＜実施の形態３＞
図２４に実施の形態３に係るコンバータ１Ｃの構成を概説する回路図を示す。図２４に例示のコンバータ１Ｃは、実施の形態２に係る双方向昇降圧型コンバータ１Ｂ（図１３参照）から昇圧用トランジスタＱ１を削除した構成を有している。すなわち、コンバータ１Ｃは降圧型に特化されている。コンバータ１Ｃの他の構成は基本的にコンバータ１Ｂと同様である。なお、降圧動作の観点においては昇圧用ダイオードＤ１を省略することも可能である。
【００８５】
なお、実施の形態３では、低電圧側装置５が各種負荷や充電池であり、高電圧側装置６がＤＣ電源（交流ジェネレータとインバータとを組み合わせた装置等であってもよい）である場合が例示される。
【００８６】
コンバータ１Ｃによれば、降圧動作において、ターンオフ損失とターンオン損失との両方を低減することができる。また、コンバータ１Ｃによれば、上記コンバータ１Ｂが奏するその他の効果も得ることができる。
【００８７】
＜実施の形態４＞
図２５に実施の形態４に係るコンバータ１Ｄの構成を概説する回路図を示す。図２５に例示のコンバータ１Ｄは、実施の形態２に係る双方向昇降圧型コンバータ１Ｂ（図１３参照）においてトランジスタＱ１，Ｑ２およびダイオードＤ１，Ｄ２のそれぞれを複数個設けた構成を有している。コンバータ１Ｄの他の構成は基本的にコンバータ１Ｂと同様である。
【００８８】
より具体的には、複数の昇圧用トランジスタＱ１は同じ向きで並列接続されており、いずれのトランジスタＱ１も電流入力端が主リアクトルＬ１の上記他端に接続され、電流出力端がグランド電位Ｎの地点に接続されている。
【００８９】
また、複数の降圧用トランジスタＱ２は同じ向きで並列接続されており、いずれのトランジスタＱ２も電流入力端がスナバリアクトルＬｓの上記一端および第１スナバダイオードＤｓ１のアノードに接続され、電流出力端が主リアクトルＬ１の上記他端に接続されている。
【００９０】
また、複数の昇圧用ダイオードＤ１は、同じ向きで並列接続されているとともに、複数の降圧用トランジスタＱ２に対して逆並列に接続されている。
【００９１】
また、複数の降圧用ダイオードＤ２は、同じ向きで並列接続されているとともに、複数の昇圧用トランジスタＱ１に対して逆並列に接続されている。
【００９２】
ここでは、コンバータ１Ｄの各トランジスタＱ１の素子容量（換言すれば素子性能）は、コンバータ１Ｂ（図１３参照）の単一のトランジスタＱ１の素子容量よりも小さく設定されている。例えば、コンバータ１Ｄの各トランジスタＱ１の素子容量は、コンバータ１Ｂの単一のトランジスタＱ１の素子容量を等分割した程度に設定される。かかる点はトランジスタＱ２およびダイオードＤ１，Ｄ２についても同様である。
【００９３】
トランジスタＱ１，Ｑ２の個数に対応して、制御装置２０はこれらのトランジスタＱ１，Ｑ２の動作を制御する。より具体的には、制御装置２０は、昇圧動作では、全ての降圧用トランジスタＱ２をオフに制御するとともに、複数の昇圧用トランジスタＱ１をタイミングをずらして順番にオンさせる手段として機能する。他方、降圧動作において制御装置２０は、全ての昇圧用トランジスタＱ１をオフに制御するとともに、複数の降圧用トランジスタＱ２をタイミングをずらし順番にオンさせる手段として機能する。
【００９４】
図２６に昇圧用トランジスタＱ１のスイッチング制御信号Ｓ２１の波形図、換言すればトランジスタＱ１の動作を概説する波形図を示す。図２６には、２つの昇圧用トランジスタＱ１（符号Ｑ１ａ，Ｑ１ｂで区別することにする）が設けられ、トランジスタＱ１ａ用の制御信号Ｓ２１として制御信号Ｓ２１ａが用いられ、トランジスタＱ１ｂ用の制御信号Ｓ２１として制御信号Ｓ２１ｂが用いられる場合を例示している。図２６に示されるように、制御信号Ｓ２１ａ，２１ｂはオン期間のタイミングがずれており、昇圧動作では当該制御信号Ｓ２１ａ，２１ｂによってトランジスタＱ１ａ，Ｑ１ｂのオンオフのタイミングをずらすことが可能である。３つ以上の昇圧用トランジスタＱ１および複数の降圧用トランジスタＱ２も同様に駆動される。
【００９５】
コンバータ１Ｄによれば、コンバータ１Ａ〜１Ｃが奏する効果を得ることができるとともに、コンバータ１Ａ〜１Ｃよりも更に高周波数駆動が可能になる。
【００９６】
なお、コンバータ１Ｄをコンバータ１Ａ，１Ｃの構成に倣って昇圧型または降圧型に変形してもよい。また、トランジスタＱ１，Ｑ２の一方をコンバータ１Ａ〜１Ｃと同様に単一のトランジスタで構成してもよい。また、ダイオードＤ１，Ｄ２の一方または両方をコンバータ１Ａ〜１Ｃと同様に単一のダイオードで構成してもよい。また、複数のトランジスタＱ１を同じタイミングで一括駆動してもよく、複数のトランジスタＱ２についても同様である。
【００９７】
＜実施の形態５＞
図２７に実施の形態５に係るコンバータ１Ｅの構成を概説する回路図を示す。図２７に例示のコンバータ１Ｅは、実施の形態２に係る双方向昇降圧型コンバータ１Ｂ（図１３参照）の一部が多重化された構成を有している。
【００９８】
より具体的には、同じ構成を有した２個の単位回路４０が並列接続されることによって多重化されている。図２７に例示の単位回路４０は、実施の形態２に係る双方向昇降圧型コンバータ１Ｂ（図１３参照）における主リアクトルＬ１とトランジスタＱ１，Ｑ２とダイオードＤ１，Ｄ２とスナバ回路１０とによって構成されている。
【００９９】
そして図２７の例では、２つの単位回路４０は、主リアクトルＬ１の上記一端どうし、高電位側Ｐの地点どうし、グランド電位Ｎの地点どうし、スナバリアクトルＬｓと第２スナバダイオードＤｓ２との接続点どうしが等電位に接続されることによって、多重化されている。かかる構成例ではコンデンサＣ１，Ｃ２は２つの単位回路４０によって共用されている。
【０１００】
合計２つの昇圧用トランジスタＱ１は、昇圧動作において、タイミングをずらして順番にオンさせてもよいし、あるいは、同じタイミングで一括してオンさせてもよい。合計２つの降圧用トランジスタＱ２についても同様である。
【０１０１】
コンバータ１Ｅによれば、コンバータ１Ａ〜１Ｄが奏する効果を得ることができるとともに、リップル電流を抑制することができる。また、リップル電流の抑制はコンデンサＣ１，Ｃ２の容量削減を可能にするので、コンデンサＣ１，Ｃ２の小型化、更には装置の小型化を図ることができる。
【０１０２】
なお、３個以上の単位回路４０を多重化してもよい。また、単位回路４０をコンバータ１Ａ，１Ｃの構成に倣って昇圧型または降圧型に変形してもよい。また、トランジスタＱ１，Ｑ２の一方または両方をコンバータ１Ｄの構成に倣って複数のトランジスタに変更してもよい。また、ダイオードＤ１，Ｄ２の一方または両方をコンバータ１Ｄの構成に倣って複数のダイオードに変更してもよい。
【０１０３】
＜実施の形態６＞
図２８に実施の形態６に係るコンバータ１Ｆの構成を概説する回路図を示す。図２８に例示のコンバータ１Ｆは、実施の形態４に係る双方向昇降圧型コンバータ１Ｄ（図２５参照）に昇圧用検出手段５１および降圧用検出手段５２を追加した構成を有している。コンバータ１Ｆの他の構成は基本的にコンバータ１Ｄと同様である。
【０１０４】
昇圧用検出手段５１は、複数の昇圧用トランジスタＱ１の動作状態に関する情報を検出し、検出結果Ｓ５１を制御装置２０へ送信する。また、降圧用検出手段５２は、複数の降圧用トランジスタＱ２の動作状態に関する情報を検出し、検出結果Ｓ５２を制御装置２０へ出力する。
【０１０５】
昇圧用検出手段５１は、昇圧用トランジスタＱ１のそれぞれにセンサ等を取り付けることによって全部のトランジスタＱ１について情報検出を行うように構成されてもよいし、あるいは、一部の昇圧用トランジスタＱ１についてのみ代表的に情報検出を行うように構成されてもよい。降圧用検出手段５２についても同様である。
【０１０６】
制御装置２０は、検出手段５１，５２による検出結果Ｓ５１，Ｓ５２を取得し、当該検出結果Ｓ５１，Ｓ５２に基づいてトランジスタＱ１，Ｑ２の動作を、予め規定された最適状態になるように制御する手段として機能する。
【０１０７】
スナバ回路１０自体に複雑な制御を必要としないことはコンバータ１Ｆにおいても同様である。このため、検出結果に基づいてスイッチングトランジスタと共にスナバ回路も制御する構成に比べて、コンバータ１Ｆは制御方式が簡易である。また、制御方式が簡易であることは制御時間の短縮化、換言すればリアルタイム制御を可能にする。
【０１０８】
ここで、上記のように昇圧用検出手段５１による検出対象は全部のトランジスタＱ１であってもよいし、一部のトランジスタＱ１であってもよい。但し、全てのトランジスタＱ１の動作状態を検出することにより、各トランジスタＱ１を検出結果に応じて個別に制御することが可能になる。かかる詳細な個別制御によれば、例えば複数のトランジスタＱ１を平均的に動作させることができ、高効率化や高寿命化に寄与する。なお、かかる効果を奏する動作状態が上記最適状態の例である。かかる点は降圧用検出手段５２についても同様である。
【０１０９】
例えば検出結果Ｓ５１に基づくトランジスタＱ１の動作制御には、複数の昇圧用トランジスタＱ１の中から駆動させるトランジスタＱ１を検出結果Ｓ５１に基づいて選択する処理が含まれる。これによれば、トランジスタＱ１の選択を動作中にリアルタイムで行うので、複数のトランジスタＱ１を平均的、安定的に動作させることができ、更には高効率化や高寿命化に寄与する。なお、かかる効果を奏する動作状態も上記最適状態の例である。また、トランジスタＱ１の選択処理によれば、製造時にトランジスタＱ１の特性の選別、換言すれば特性ばらつきのランク付けおよびその管理を行う必要が無くなるので、製造工程数、製造コスト等を削減することができる。かかる点は降圧用トランジスタＱ２の選択処理についても同様である。
【０１１０】
検出手段５１，５２が検出する上記情報として、トランジスタＱ１，Ｑ２のコレクタ電流が例示される。電流は例えば既知の各種手段によって測定可能であるので、かかる例では検出手段５１，５２にそのような電流測定手段を設ければよい。コレクタ電流に基づいた制御によれば、例えば、低電流時にはテイル電流が延びる傾向があるので、スイッチング周波数を上げてこれを抑制することが可能になる。また、大電流時にはサージ電流の懸念があるので、スイッチング周波数を下げてこれを抑制することが可能になる。これらの制御も上記最適状態を得るための制御例である。
【０１１１】
また、検出手段５１，５２が検出する上記情報として、トランジスタＱ１，Ｑ２の温度が例示される。温度は例えば既知の各種手段によって測定可能であるので、かかる例では検出手段５１，５２にそのような温度測定手段を設ければよい。素子温度に基づいた制御によれば、例えば、最大接合温度に到達しないようにトランジスタＱ１，Ｑ２の動作を制御することが可能になる。また、各トランジスタを発熱の観点からバランスよく選択することが可能になる。これらは高寿命化に寄与する。これらの制御も上記最適状態を得るための制御例である。
【０１１２】
また、検出手段５１，５２を、トランジスタＱ１，Ｑ２のコレクタ電流と、トランジスタＱ１，Ｑ２の温度との両方を検出するように構成してもよい。これによれば、電流と温度とのいずれかのみを検出する場合に比べて、最適化を高精度に行うことが可能になる。その結果、高効率化、ノイズ低減、損失低減等を図ることができる。
【０１１３】
また、例えばトランジスタＱ１の動作制御には、駆動させるトランジスタＱ１のゲート抵抗（すなわちスイッチング素子Ｑ１の制御端への入力抵抗）を制御する処理が含まれる。
【０１１４】
ゲート抵抗制御は例えば図２９の構成によって行うことが可能である。なお、図２９は１つのトランジスタＱ１について簡略的に例示している。図２９の例において、トランジスタＱ１のゲートには可変抵抗手段５３が接続されており、当該可変抵抗手段５３の抵抗値は制御装置２０からの制御信号Ｓ２３によって設定可能である。かかる構成例によれば、制御装置２０が、検出手段５１からの検出結果Ｓ５１に基づいて可変抵抗手段５３の抵抗値を制御することが可能である。なお、可変抵抗手段５３は例えば、抵抗値を変更可能な既知の各種構成を採用可能である。降圧用トランジスタＱ２のゲート抵抗の制御についても同様である。
【０１１５】
例えば、トランジスタＱ１，Ｑ２のターンオフ直後においてゲート抵抗を相対的に高くすることによって、ターンオフ時の電流変化が緩やかになり、その結果、スイッチングサージ電圧を抑制することができる。また、サージ電圧の抑制によって、放射ノイズを抑制することができる。また、例えば、ゲート抵抗を上記増大の後に相対的に低くしてトランジスタＱ１，Ｑ２のターンオフ速度を上げることにより、スイッチング損失を低減することができる。なお、これらの効果を奏する動作状態が上記最適状態の例である。
【０１１６】
なお、検出手段５１，５２はコンバータ１Ａ等と組み合わせることも可能であり、コンバータ１Ａ等が奏する効果も得ることができる。
【０１１７】
＜実施の形態７＞
実施の形態７では上記各種のコンバータの装置構造を説明する。図３０に、実施の形態７に係るコンバータ１Ｇの断面図を例示する。なお、図面の煩雑化を避けるため図３０では一部の要素についてハッチングを省略している。コンバータ１Ｇは、ここでは実施の形態２に係るコンバータ１Ｂ（図１３）に相当するものとして説明するが、以下の説明は他のコンバータ１Ａ（図１参照）等にも当てはまる。
【０１１８】
図３０の例によればコンバータ１Ｇは、放熱板１０１と、ケース１０２と、ふた１０３とを含んでいる。
【０１１９】
放熱板１０１は例えば銅等の金属で構成されている。放熱板１０１は各種要素が実装されるベース板としての役割もある。
【０１２０】
ケース１０２は、放熱板１０１の周縁部に立設し放熱板１０２と共に凹状容器を形成する部分を有している。図３０の例では、ケース１０２は上記凹状容器の内側へ、換言すれば放熱板１０１の中央部側へ突出した部分も有している。ケース１０２は例えばポリフェニレンスルファイド（ＰＰＳ）等の絶縁性材料で構成されている。
【０１２１】
ケース１０２には、端子や電極等を構成する種々の導電性部品１１１〜１１４が設けられている。なお、これらの部品１１１〜１１４は図３０に図示される個数に限定されるものではない。例えば端子１１１は不図示の位置にも設けられており、複数の端子１１１が低電圧側接続端および高電圧側接続端に対応する。
【０１２２】
ふた１０３は、放熱板１０１とは反対側においてケース１０２に取り付けられている。ふた１０３は例えばＰＰＳ等の絶縁性材料で構成されている。
【０１２３】
コンバータ１Ｇは、さらに、絶縁性基板１２１と、電力用半導体チップ１２２，１２３と、コンデンサ１２４とをケース１０２内（換言すれば上記凹状容器内）に含んでいる。
【０１２４】
絶縁性基板１２１は、例えばセラミック等の絶縁性材料で構成されており、はんだ等によって放熱板１０１上に接合されている。
【０１２５】
電力用半導体チップ１２２，１２３は、はんだ等によって絶縁性基板１２１上に接合されている。電力用半導体チップ１２２，１２３には電力用半導体素子（コンバータ１Ｂ（図１３参照）の例によればトランジスタＱ１，Ｑ２およびダイオードＤ１，Ｄ２，Ｄｓ１，Ｄｓ２）が作り込まれている。電力用半導体チップ１２２，１２３は図３０の例ではワイヤによって電気的結線がなされて所定の電気回路を構成している。
【０１２６】
コンデンサ１２４は、スナバコンデンサＣｓであり、放熱板１０１に接触させて配置されている。スナバコンデンサ１２４はコンバータ１Ｇの動作時に発熱するので、かかる配置態様によればスナバコンデンサ１２４の発熱を放熱板１０１へ効率良く伝達し放熱させることができる。このため、スナバコンデンサ１２４の容量を低減することができ、さらに容量低減によって小型化を図ることができる。
【０１２７】
コンデンサ１２４の端子１２５は、はんだ付けと、溶接と、超音波接合と、ネジ締めとのうちの少なくとも１つの接続手法によって、ケース１０２に設けられた電極１１４に接続されている。接続手法はコンデンサ１２４の端子１２５とケース電極１１４との位置、姿勢等に応じて適宜選択すればよく、適切な接続手法によってコンデンサ１２４とケース電極１１４との接続を効率良く行うことができる。また、適切な接続手法によれば、接続箇所の高寿命化、換言すればコンバータ１Ｇの高寿命化を図ることができる。
【０１２８】
電力用半導体チップ１２２，１２３等は充填材１２６によって封止されている。充填材１２６として例えばシリコン樹脂やエポキシ樹脂等が用いられる。
【０１２９】
なお、図３０には図示されていないが、コンデンサＣ１，Ｃ２とリアクトルＬ１，Ｌｓとのうちの一部または全部をケース１０２の内部に配置してもよいし、あるいはケース１０２の外部に配置してもよい。
【０１３０】
上記のようにトランジスタＱ１，Ｑ２と、スナバコンデンサＣｓ（図３０ではコンデンサ１２４）と、スナバダイオードＤｓ１，Ｄｓ２とが単一のケース１０２内に集約されている。このため、各素子を繋ぐ配線を短縮化して配線インダクタンスを低減することができる。また、配線インダクタンスの低減によって、サージを低減することができる。
【０１３１】
コンバータ１Ｇは、さらに、制御基板１３１と、シールド板１３２とをケース１０２内に含んでいる。
【０１３２】
制御基板１３１は、制御装置２０（図１３等参照）が形成された基板であり、図３０の例では電極１１２に接続されている。
【０１３３】
シールド板１３２は、制御基板１３１と電力用半導体チップ１２２，１２３との間に配置され、制御装置２０と電力用半導体チップ１２２，１２３との間の電気的（または電磁的）干渉を遮蔽する。シールド板１３２は例えば導電性材料によって構成されている。
【０１３４】
なお、制御基板１３１はケース１０２の外部に配置される場合もあり、これに伴ってシールド板１３２もケース１０２の外部に配置される場合もある。
【符号の説明】
【０１３５】
１Ａ〜１Ｇ  ＤＣ−ＤＣコンバータ、２０  制御装置、４０  単位回路、５１，５２  検出手段、５３  可変抵抗手段、１０１  放熱板、１０２  ケース、１１４  電極、Ｃ１  低電圧側コンデンサ、Ｃ２  高電圧側コンデンサ、Ｃｓ，１２４  スナバコンデンサ、Ｄ１  昇圧用ダイオード、Ｄ２  降圧用ダイオード、Ｄｓ１  第１スナバダイオード、Ｄｓ２  第２スナバダイオード、Ｌ１  主リアクトル、Ｌｓ  スナバリアクトル、Ｑ１  昇圧用スイッチング素子、Ｑ２  降圧用スイッチング素子、Ｓ２１，Ｓ２２  制御信号、Ｓ５１，Ｓ５２  検出結果。
【図１】
0005496038.tif 000002
【図２】
0005496038.tif 000003
【図３】
0005496038.tif 000004
【図４】
0005496038.tif 000005
【図５】
0005496038.tif 000006
【図６】
0005496038.tif 000007
【図７】
0005496038.tif 000008
【図８】
0005496038.tif 000009
【図９】
0005496038.tif 000010
【図１０】
0005496038.tif 000011
【図１１】
0005496038.tif 000012
【図１２】
0005496038.tif 000013
【図１３】
0005496038.tif 000014
【図１４】
0005496038.tif 000015
【図１５】
0005496038.tif 000016
【図１６】
0005496038.tif 000017
【図１７】
0005496038.tif 000018
【図１８】
0005496038.tif 000019
【図１９】
0005496038.tif 000020
【図２０】
0005496038.tif 000021
【図２１】
0005496038.tif 000022
【図２２】
0005496038.tif 000023
【図２３】
0005496038.tif 000024
【図２４】
0005496038.tif 000025
【図２５】
0005496038.tif 000026
【図２６】
0005496038.tif 000027
【図２７】
0005496038.tif 000028
【図２８】
0005496038.tif 000029
【図２９】
0005496038.tif 000030
【図３０】
0005496038.tif 000031