(57)【特許請求の範囲】
【請求項１】
基板上に、少なくともゲート電極、絶縁膜、活性層、ソース電極、およびドレイン電極が形成され、前記活性層上に前記ソース電極および前記ドレイン電極が設けられた薄膜電界効果型トランジスタの製造方法であって、
エッチング液として、りん酸、酢酸、および硝酸を含む混酸水溶液を用いて、前記ソース電極および前記ドレイン電極を形成する工程を有し、
前記活性層は、Ｉｎ、ＧａおよびＺｎを含むアモルファス酸化物半導体で構成されるものであり、前記活性層は、Ｚｎ濃度が２０％未満であり、Ｉｎ濃度が４０％以上であり、Ｇａ濃度が３７％以上であることを特徴とする薄膜電界効果型トランジスタの製造方法。
【請求項２】
前記混酸水溶液の液温が３５℃以下である請求項１に記載の薄膜電界効果型トランジスタの製造方法。
【請求項３】
前記ソース電極および前記ドレイン電極は、モリブデンまたはモリブデン合金により構成される請求項１または２に記載の薄膜電界効果型トランジスタの製造方法。
【請求項４】
前記混酸水溶液は、りん酸を７０〜７５質量％、酢酸を５〜１０質量％、硝酸を１〜５質量％含有する請求項１〜３のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項５】
前記ソース電極および前記ドレイン電極を形成する工程の前に、前記基板上に前記ゲート電極を形成する工程と、前記ゲート電極を覆うように前記基板上に前記絶縁膜を形成する工程と、前記絶縁膜上に前記活性層を形成する工程とを有し、
前記ソース電極および前記ドレイン電極を形成する工程において、前記ソース電極および前記ドレイン電極を、前記活性層の一部を覆うように前記基板上に形成する請求項１〜４のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項６】
前記ソース電極および前記ドレイン電極を形成する工程の後に、前記活性層、前記ソース電極および前記ドレイン電極を覆うように前記基板上に保護層を形成する工程を有する請求項５に記載の薄膜電界効果型トランジスタの製造方法。
【請求項７】
前記ソース電極および前記ドレイン電極を形成する工程の前に、前記基板上に前記活性層を形成する工程を有し、
前記ソース電極および前記ドレイン電極を形成する工程において、前記ソース電極および前記ドレイン電極を、前記活性層の一部を覆うように前記基板上に形成し、
さらに前記ソース電極および前記ドレイン電極を形成する工程の後に、前記活性層、前記ソース電極および前記ドレイン電極を覆うように前記基板上に前記絶縁膜を形成する工程と、前記絶縁膜上に前記ゲート電極を形成する工程とを有する請求項１〜４のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項８】
前記各工程は、２００℃以下の温度でなされる請求項１〜７のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アモルファス酸化物半導体を用いた薄膜電界効果型トランジスタの製造方法に関し、特に、エッチングストッパ層を設けることなく、ＴＦＴ特性、面内均一性が良好な薄膜電界効果型トランジスタの製造方法に関する。
【背景技術】
【０００２】
現在、電界効果型トランジスタは、半導体メモリ集積回路、高周波信号増幅素子等として広く用いられている。
また、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の平面薄型画像表示装置（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ：ＦＰＤ）のスイッチング素子として、電界効果型トランジスタのうち、薄膜電界効果型トランジスタ（以下、ＴＦＴともいう）が用いられている。ＦＰＤに用いられるＴＦＴは、ガラス基板上に活性層として非晶質シリコン薄膜または多結晶シリコン薄膜が形成されている。
【０００３】
上述の非晶質シリコン薄膜または多結晶シリコン薄膜を活性層に用いるＴＦＴは、比較的高温の熱工程を要する。このため、ガラス基板は用いることができるものの、耐熱性が低い樹脂製の基板を用いることは困難である。
また、ＦＰＤについて、より一層の薄型化、軽量化、耐破損性が要求されており、ガラス基板の替わりに軽量で可撓性のある樹脂製の基板を用いることも検討されている。このため、低温での成膜が可能なアモルファス酸化物を用いたＴＦＴの開発が活発に行われている（例えば、特許文献１、２参照）。
【０００４】
特許文献１には、半導体素子として、アモルファスＺｎＯ基複合半導体を含む活性層を有し、活性層と一部重なるように、ソース電極とドレイン電極が形成されている薄膜電界効果型トランジスタが記載されている。活性層を構成するアモルファスＺｎＯ基複合半導体は、ｘ（Ｇａ２Ｏ３）ｙ（Ｉｎ２Ｏ３）ｚ（ＺｎＯ）により表されるものである。
なお、上記ｘ、ｙ、ｚは、以下の関係を満し、０．７５≦ｘ／ｚ≦３．１５、かつ０．５５≦ｙ／ｚ≦１．７０である。
特許文献１において、アモルファスＺｎＯ基複合半導体は、酸化ガリウム、酸化インジウム、酸化亜鉛の複合材のターゲットを用いて、通常のスパッタリングにより形成されるものである。ターゲットとしては、例えば、Ｇａ：Ｉｎ：Ｚｎが２：２：１のものが用いられる。
【０００５】
特許文献２には、有機電界発光素子に電流を供給する駆動ＴＦＴが記載されている。この駆動ＴＦＴは、少なくとも基板、ゲート電極、ゲート絶縁膜、活性層、ソース電極およびドレイン電極を有するものであり、活性層とソース電極およびドレイン電極の少なくとも一方との間に活性層よりも電気抵抗が大きい抵抗層が形成されている。なお、抵抗層および活性層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体により構成されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第２００７／０２５２１４７号明細書
【特許文献２】特開２００９−３１７４２号公報
【特許文献３】特開２００８−１６６７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の薄膜電界効果型トランジスタは、活性層上に直接ソース電極、ドレイン電極が形成されており、この活性層を保護する層が形成されていない。このため、ソース電極、ドレイン電極を形成するためにエッチングした際、活性層もエッチングされて、薄膜トランジスタの特性不良および特性ムラが生じるという問題点がある。しかも、ソース電極、ドレイン電極のエッチングの条件によっては、活性層が全てエッチングされてしまい、薄膜電界効果型トランジスタとはならず、ＴＦＴ特性を示さない可能性もある。
【０００８】
また、特許文献２の駆動ＴＦＴは、活性層とソース電極およびドレイン電極との間に抵抗層が設けられている。しかしながら、特許文献２の駆動ＴＦＴにおいて、抵抗層は活性層と同じ組成である。このため、抵抗層上に直接設けられるソース電極、ドレイン電極を形成するためにエッチングをした際、抵抗層もエッチングされて薄膜トランジスタの特性不良および特性ムラが生じるという問題点がある。また、ソース電極、ドレイン電極のエッチングの条件によっては、抵抗層の下層の活性層までもエッチングされてしまい、薄膜電界効果型トランジスタとはならず、ＴＦＴ特性を示さない可能性もある。
【０００９】
これらの問題点を解消するには、特許文献３に記載されているように、アモルファス酸化物の活性層上に絶縁膜からなるエッチングストッパ層を設けて、ソース電極・ドレイン電極のエッチング時に活性層までエッチングされることを防止する方法が知られている。しかしながら、この特許文献３に記載されているような方法では、新たにエッチングストッパ層を設ける必要があるために、工程数が増え、製造コストが増大するという新たな課題が生じる。
以上のように、アモルファス酸化物半導体を用いたＴＦＴの製造方法については、工程数を増やさず、ＴＦＴ特性が良好であり、しかも面内均一性等も良好なＴＦＴを得ることができる安価な製造方法がないのが現状である。
【００１０】
本発明の目的は、前記従来技術に基づく問題点を解消し、ＴＦＴ特性が良好であり、しかも面内均一性等も良好な薄膜電界効果型トランジスタの安価な製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の態様は、基板上に、少なくともゲート電極、絶縁膜、活性層、ソース電極、およびドレイン電極が形成され、前記活性層上に前記ソース電極および前記ドレイン電極が設けられた薄膜電界効果型トランジスタの製造方法であって、エッチング液として、りん酸、酢酸、および硝酸を含む混酸水溶液を用いて、前記ソース電極および前記ドレイン電極を形成する工程を有し、前記活性層は、Ｉｎ、ＧａおよびＺｎを含むアモルファス酸化物半導体で構成されるものであり、前記活性層は、Ｚｎ濃度が２０％未満であり、Ｉｎ濃度が４０％以上であり、Ｇａ濃度が３７％以上であることを特徴とする薄膜電界効果型トランジスタの製造方法を提供するものである。
ここで、本発明において、Ｚｎ濃度とは、酸素原子を除いたアモルファス酸化物半導体膜中に含まれるＺｎ原子量濃度のことを示す。このＺｎ濃度の計算方法としては、Ｚｎ濃度＝［アモルファス酸化物半導体膜中に含まれるＺｎ原子量／（アモルファス酸化物半導体膜中に含まれるＩｎ原子量＋アモルファス酸化物半導体膜中に含まれるＧａ原子量＋アモルファス酸化物半導体膜中に含まれるＺｎ原子量）］を用いることができる。Ｉｎ濃度およびＧａ濃度についてもＺｎ濃度と同様の定義であり、Ｉｎ濃度およびＧａ濃度もＺｎ濃度と同様にして求められる。
【００１２】
この場合、前記活性層は、前記ソース電極および前記ドレイン電極と接する前記活性層上面におけるＺｎ濃度が２０％未満であり、Ｉｎ濃度が４０％以上であり、Ｇａ濃度が３７％以上であることが好ましい。
また、前記ソース電極および前記ドレイン電極は、モリブデンまたはモリブデン合金により構成されることが好ましく、特に、モリブデンが好ましい。
また、前記混酸水溶液は、りん酸を７０〜７５質量％、酢酸を５〜１０質量％、硝酸を１〜５質量％含有することが好ましい。
【００１３】
また、前記ソース電極および前記ドレイン電極を形成する工程の前に、前記基板上に前記ゲート電極を形成する工程と、前記ゲート電極を覆うように前記基板上に前記絶縁膜を形成する工程と、前記絶縁膜上に前記活性層を形成する工程とを有し、前記ソース電極および前記ドレイン電極を形成する工程において、前記ソース電極および前記ドレイン電極を、前記活性層の一部を覆うように前記基板上に形成することが好ましい。
また、前記ソース電極および前記ドレイン電極を形成する工程の後に、前記活性層、前記ソース電極および前記ドレイン電極を覆うように前記基板上に保護層を形成する工程を有することが好ましい。
【００１４】
また別の形態として、前記ソース電極および前記ドレイン電極を形成する工程の前に、前記基板上に前記活性層を形成する工程を有し、前記ソース電極および前記ドレイン電極を形成する工程において、前記ソース電極および前記ドレイン電極を、前記活性層の一部を覆うように前記基板上に形成し、さらに前記ソース電極および前記ドレイン電極を形成する工程の後に、前記活性層、前記ソース電極および前記ドレイン電極を覆うように前記基板上に前記絶縁膜を形成する工程と、前記絶縁膜上に前記ゲート電極を形成する工程とを有することが好ましい。
さらに、前記各工程は、２００℃以下の温度でなされることが好ましい。
【発明の効果】
【００１５】
本発明によれば、活性層をＩｎ、ＧａおよびＺｎを含むアモルファス酸化物半導体で構成されるものとし、この活性層について、Ｚｎ濃度を２０％未満とし、Ｉｎ濃度を４０％以上とし、Ｇａ濃度を３７％以上とすることにより、ソース電極およびドレイン電極を形成するためのりん酸、酢酸、および硝酸を含む混酸水溶液に対して、ソース電極およびドレイン電極と活性層とのエッチングレート比を十分に大きくすることができる。このため、ソース電極およびドレイン電極を形成時における活性層のエッチングが抑制されて、ＴＦＴ特性が良好であり、面内均一性も良好な薄膜電界効果型トランジスタを安価な製造方法で得ることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係る薄膜電界効果型トランジスタの製造方法で形成された薄膜電界効果型トランジスタの一例を示す模式的断面図である。
【図２】エッチング液に、りん酸７３質量％、酢酸７質量％、硝酸３質量％含有し、温度が２５℃の混酸水溶液を用いた時のＺｎ濃度によるＩＧＺＯ膜のモリブデンに対するエッチングレート比を示すグラフである。
【図３】エッチング液に、りん酸７３質量％、酢酸７質量％、硝酸３質量％含有し、温度が２５℃の混酸水溶液を用いた時のＩｎ濃度、Ｇａ濃度によるＩＧＺＯ膜のモリブデンに対するエッチングレート比を示すグラフである。
【図４】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る薄膜電界効果型トランジスタの製造方法を工程順に示す模式的断面図である。
【図５】本発明の第２の実施形態に係る薄膜電界効果型トランジスタの製造方法で形成された薄膜電界効果型トランジスタの他の例を示す模式的断面図である。
【図６】（ａ）〜（ｄ）は、本発明の第２の実施形態に係る薄膜電界効果型トランジスタの製造方法を工程順に示す模式的断面図である。
【発明を実施するための形態】
【００１７】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の薄膜電界効果型トランジスタを詳細に説明する。
図１は、本発明の第１の実施形態に係る薄膜電界効果型トランジスタの製造方法で形成された薄膜電界効果型トランジスタの一例を示す模式的断面図である。
【００１８】
図１に示す薄膜電界効果型トランジスタ（以下、単に、ＴＦＴという）１０は、基板１２と、ゲート電極１４と、ゲート絶縁膜１６と、チャネル層として機能する活性層１８と、ソース電極２０ａと、ドレイン電極２０ｂと、保護層２２とを有するものである。このＴＦＴ１０は、ゲート電極１４に電圧を印加して、活性層１８に流れる電流を制御し、ソース電極２０ａとドレイン電極２０ｂ間の電流をスイッチングする機能を有するアクティブ素子である。図１に示すＴＦＴ１０は、一般的にトップコンタクト型ボトムゲート構造と呼ばれるものである。
【００１９】
ＴＦＴ１０においては、基板１２の表面１２ａにゲート電極１４が形成されており、このゲート電極１４を覆うようにして基板１２の表面１２ａにゲート絶縁膜１６が形成されている。このゲート絶縁膜１６の表面１６ａに活性層１８が形成されている。この活性層１８の一部を覆うようにしてゲート絶縁膜１６の表面１６ａにソース電極２０ａが形成されている。また、このソース電極２０ａと対をなすドレイン電極２０ｂが、活性層１８の一部を覆うようにしてゲート絶縁膜１６の表面１６ａに、ソース電極２０ａと対向して形成されている。すなわち、ソース電極２０ａおよびドレイン電極２０ｂは、活性層１８の表面１８ａの上方をあけて、活性層１８の表面１８ａの一部を覆うようにして形成されている。ソース電極２０ａ、活性層１８およびドレイン電極２０ｂを覆うようにして保護層２２が形成されている。
【００２０】
基板１２は、特に限定されるものではい。基板１２には、例えば、ＹＳＺ（ジルコニア安定化イットリウム）およびガラス等の無機材料を用いることができる。また、基板１２には、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料も用いることができる。
基板１２に、有機材料を用いた場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性等が優れていることが好ましい。
また、基板１２に、ガラスを用いる場合、ガラスからの溶出イオンを少なくするため、無アルカリガラスを用いることが好ましい。なお、基板１２に、ソーダライムガラスを用いる場合には、シリカ等のバリアコートを施したものを使用することが好ましい。
【００２１】
基板１２には、可撓性基板を用いることもできる。この可撓性基板は、厚さを５０μｍ〜５００μｍとすることが好ましい。これは、可撓性基板の厚さが５０μｍ未満では、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚さが５００μｍを超えると、基板自体の可撓性が乏しくなり、基板自体を自由に曲げることが困難になるためである。
可撓性基板としては、透過率の高い有機プラスチックフィルムが好ましい。この有機プラスチックフィルムとしては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンフタレート（ＰＢＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、またはポリ（クロロトリフルオロエチレン）等のプラスチックフィルムが用いられる。
基板１２にプラスチックフィルム等を用いた場合、電気絶縁性が不十分であれば、絶縁層を形成して用いられる。
【００２２】
基板１２には、水蒸気および酸素の透過を防止するためにその表面または裏面に透湿防止層（ガスバリア層）を設けることができる。
透湿防止層（ガスバリア層）の材料としては、窒化珪素、酸化珪素等の無機物が好適に用いられる。透湿防止層（ガスバリア層）は、例えば、高周波スパッタ法等により形成することができる。
なお、熱可塑性基板を用いる場合には、更に必要に応じて、ハードコート層、アンダーコート層等を設けてもよい。
【００２３】
ゲート電極１４は、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属もしくはそれらの合金、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等の金属酸化物導電物質、ポリアニリン、ポリチオフェン、ポリピロール等の有機導電性化合物、またはこれらの混合物を用いて形成される。ゲート電極１４としては、ＴＦＴ特性の信頼性という観点から、Ｍｏ、Ｍｏ合金またはＣｒを用いることが好ましい。このゲート電極１４の厚さは、例えば、１０ｎｍ〜１０００ｎｍである。
【００２４】
ゲート電極１４の形成方法は、特に限定されるものではない。ゲート電極１４は、例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタ法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等を用いて形成される。これらの中から、ゲート電極１４を構成する材料との適性を考慮して適宜形成方法が選択される。例えば、ＭｏまたはＭｏ合金を用いてゲート電極１４を形成する場合、ＤＣスパッタ法が用いられる。また、ゲート電極１４に、有機導電性化合物を用いる場合、湿式製膜法が利用される。
【００２５】
ゲート絶縁膜１６にはＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、ＹｓＯ３、Ｔａ２Ｏ５、もしくはＨｆＯ２等の絶縁体、またはそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜１６に用いることができる。
ゲート絶縁膜１６の厚さは、１０ｎｍ〜１０μｍが好ましい。ゲート絶縁膜１６は、リーク電流を減らすため、電圧耐性を上げるために、ある程度膜厚を厚くする必要がある。しかしながら、ゲート絶縁膜１６の膜厚を厚くすると、ＴＦＴ１０の駆動電圧の上昇を招く。このため、ゲート絶縁膜１６の厚さは、無機絶縁体の場合、５０ｎｍ〜１０００ｎｍであることがより好ましく、高分子絶縁体の場合、０．５μｍ〜５μｍであることがより好ましい。
なお、ＨｆＯ２のような高誘電率絶縁体をゲート絶縁膜１６に用いた場合、膜厚を厚くしても、低電圧でのトランジスタの駆動が可能であるため、ゲート絶縁膜１６には、高誘電率絶縁体を用いることが特に好ましい。
【００２６】
ソース電極２０ａおよびドレイン電極２０ｂは、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属もしくはこれらの合金、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等の金属酸化物導電物質を用いて形成される。
ソース電極２０ａおよびドレイン電極２０ｂとしては、ＴＦＴ特性の信頼性および活性層１８とのエッチングレート比という観点から、ＭｏまたはＭｏ合金を用いることが好ましく、特にＭｏが好ましい。なお、ソース電極２０ａおよびドレイン電極２０ｂの厚さは、例えば、１０ｎｍ〜１０００ｎｍである。
【００２７】
ソース電極２０ａおよびドレイン電極２０ｂは、上述の膜を形成し、フォトリソグラフィー法を用いて、この膜にレジストパターンを形成し、この膜をエッチングすることにより形成される。
なお、ソース電極２０ａおよびドレイン電極２０ｂの構成する上述の膜の形成方法は特に限定されるものではない。上述の膜は、例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタ法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等を用いて形成される。
【００２８】
例えば、ソース電極２０ａおよびドレイン電極２０ｂを、ＭｏまたはＭｏ合金で形成する場合、例えば、ＤＣスパッタ法を用いて、Ｍｏ膜またはＭｏ合金膜が形成される。
そして、フォトリソグラフィー法を用いて、Ｍｏ膜またはＭｏ合金膜にレジストパターンを形成し、エッチング液により、Ｍｏ膜またはＭｏ合金膜をエッチングしてソース電極２０ａおよびドレイン電極２０ｂを形成する。
エッチング液として、りん酸、酢酸、および硝酸を含む混酸水溶液が用いられる。この混酸水溶液は、例えば、りん酸を７０〜７５質量％、酢酸を５〜１０質量％、硝酸を１〜５質量％を含有し、残部が水である。
【００２９】
活性層１８は、Ｉｎ、ＧａおよびＺｎを含むアモルファス酸化物半導体により構成されるものである。この活性層１８においては、酸素を除いた原子量全体を１００％とした場合において、Ｚｎ濃度（Ｚｎ／（Ｚｎ＋Ｉｎ＋Ｇａ））が２０％未満であり、Ｉｎ濃度（Ｉｎ／（Ｚｎ＋Ｉｎ＋Ｇａ））が４０％以上であり、Ｇａ濃度（Ｇａ／（Ｚｎ＋Ｉｎ＋Ｇａ））が３７％以上である。
ここでいうＺｎ濃度とは、前述の通り、酸素原子を除いたアモルファス酸化物半導体膜中に含まれるＺｎ原子量濃度のことを示す。このＺｎ濃度の計算方法としては、Ｚｎ濃度＝［アモルファス酸化物半導体膜中に含まれるＺｎ原子量／（アモルファス酸化物半導体膜中に含まれるＩｎ原子量＋アモルファス酸化物半導体膜中に含まれるＧａ原子量＋アモルファス酸化物半導体膜中に含まれるＺｎ原子量）］を用いることができる。Ｉｎ濃度およびＧａ濃度についてもＺｎ濃度と同様の定義であり、Ｉｎ濃度およびＧａ濃度もＺｎ濃度と同様にして求められる。
なお、アモルファス酸化物半導体膜中のＺｎ原子量、Ｉｎ原子量およびＧａ原子量は、ＸＲＦ（蛍光Ｘ線分析）によって求めた値が用いられる。
【００３０】
活性層１８におけるＺｎ濃度、Ｉｎ濃度およびＧａ濃度は、活性層１８全体でもよく、活性層１８がソース電極２０ａおよびドレイン電極２０ｂと接触する表面１８ａ部分、または上面における濃度であってもよい。
なお、Ｚｎ濃度に関しては、５％以上２０％未満にすることが好ましい。Ｚｎ濃度が５％未満の場合、酸化物半導体膜のアモルファス性が悪くなり、結晶化しやすくなるためである。
また、Ｉｎ濃度に関しては、４０％〜５８％であることが好ましく、Ｇａ濃度に関しては、３７％〜５５％であることが好ましい。
【００３１】
上述の混酸水溶液をエッチング液として用いて、ＭｏまたはＭｏ合金からなるソース電極２０ａおよびドレイン電極２０ｂの形成する際に、活性層１８もエッチング液と接触する。この場合、活性層１８にエッチング液に対して耐性がないと、活性層１８もエッチングされてしまう。このため、本発明では、活性層１８がエッチングされないように活性層１８の混酸水溶液に対するエッチングレートを低下させている。すなわち、活性層１８について、ソース電極２０ａおよびドレイン電極２０ｂを構成するＭｏとのエッチングレート比（選択比）を十分に高くしている。
【００３２】
本発明において、活性層１８のＺｎ濃度が２０％未満であると、図２に示すように、りん酸、酢酸、および硝酸を含む混酸水溶液に対して、モリブデンとのエッチングレート比が１０を超えている。このため、ソース電極２０ａおよびドレイン電極２０ｂ形成時において、活性層１８のエッチングが抑制される。
また、活性層１８のＧａ濃度が３７％以上であると、図３に示すように、りん酸、酢酸、および硝酸を含む混酸水溶液に対して、モリブデンとのエッチングレート比が１０を超えている。このため、ソース電極２０ａおよびドレイン電極２０ｂ形成時において、活性層１８のエッチングが抑制される。
また、活性層１８のＩｎ濃度が４０％以上であっても、図３に示すように、りん酸、酢酸、および硝酸を含む混酸水溶液に対して、モリブデンとのエッチングレート比が１０を超えている。このため、ソース電極２０ａおよびドレイン電極２０ｂ形成時において、活性層１８のエッチングが抑制される。
【００３３】
このように、本発明においては、活性層１８の組成を、Ｚｎ濃度を２０％未満とし、Ｉｎ濃度を４０％以上とし、Ｇａ濃度を３７％以上として、混酸水溶液に対するソース電極２０ａおよびドレイン電極２０ｂとのエッチングレート比を十分に高く、例えば、１０を超えるものとしている。これにより、ソース電極２０ａおよびドレイン電極２０ｂを形成する際、活性層１８のエッチングを抑制することができる。
【００３４】
保護層２２は、活性層１８、ソース電極２０ａおよびドレイン電極２０ｂを大気による劣化を保護する目的、トランジスタ上に作製される電子デバイスと絶縁する目的ために形成されるものである。
本実施形態の保護層２２は、例えば、感光性アクリル樹脂が窒素雰囲気で加熱硬化処理されて形成されたものである。
【００３５】
保護層２２は、上述の感光性アクリル樹脂以外に、例えば、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、Ｇａ２Ｏ３またはＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、またはＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等を用いることもできる。
【００３６】
保護層２２の形成方法は、特に限定されるものではない。保護層２２は、例えば、真空蒸着法、スパッタ法、反応性スパッタ法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、または転写法を適用できる。
【００３７】
次に、本実施形態のＴＦＴ１０の製造方法について図４（ａ）〜（ｃ）に基づいて説明する。
まず、基板１２として、例えば、ガラス基板を用意する。
次に、基板１２の表面１２ａに、例えば、厚さが４０ｎｍのモリブデン膜（図示せず）を、ＤＣスパッタ法を用いて成膜する。
次に、モリブデン膜上にレジスト膜（図示せず）を形成し、フォトリソグラフィー法を用い、レジストパターンを形成する。
次に、例えば、りん酸を７０〜７５質量％、酢酸を５〜１０質量％、硝酸を１〜５質量％を含有し、残部が水で構成される混酸水溶液を用いて、モリブデン膜をエッチングする。その後、レジスト膜を剥離する。これにより、図４（ａ）に示すように、モリブデンからなるゲート電極１４が基板１２の表面１２ａに形成される。
【００３８】
次に、ゲート電極１４を覆うようにして、基板１２の表面１２ａの全面に、ゲート絶縁膜１６となるＳｉＯ２膜（図示せず）を、例えば、２００ｎｍの厚さにＲＦスパッタ法を用いて形成する。
次に、ＳｉＯ２膜の表面に、活性層１８となるＩＧＺＯ膜（図示せず）を、例えば、５０ｎｍの厚さにＤＣスパッタ法を用いて成膜する。このように、ＳｉＯ２膜およびＩＧＺＯ膜を、その順で基板１２上に連続して形成する。
【００３９】
次に、ＩＧＺＯ膜上にレジスト膜（図示せず）を形成する。そして、フォトリソグラフィー法を用いてレジストパターンを形成する。そして、例えば、５％シュウ酸水を用い、ＩＧＺＯ膜をエッチングする。その後、レジスト膜を剥離する。これにより、活性層１８が形成される。
再度、ＳｉＯ２膜／ＩＧＺＯ膜上にレジスト膜（図示せず）を形成する。そして、フォトリソグラフィー法を用いてレジストパターンを形成する。そして、例えば、バッファードフッ酸を用いて、ＳｉＯ２膜をエッチングする。その後、レジスト膜を剥離する。これにより、ゲート絶縁膜１６が形成される。このようにして、図４（ｂ）に示すように、活性層１８およびゲート絶縁膜１６がパターン形成される。
【００４０】
なお、活性層１８を構成するＩＧＺＯ膜は、その組成が、Ｚｎ濃度が２０％未満であり、Ｉｎ濃度が４０％以上であり、Ｇａ濃度が３７％以上である。
ＩＧＺＯ膜をＤＣスパッタ法で形成する場合、上述のＩＧＺＯ膜の組成となるように予め組成が調整されたターゲットが用いられる。
【００４１】
次に、活性層１８を覆うにようにして、ゲート絶縁膜１６の表面１６ａにソース電極２０ａおよびドレイン電極２０ｂとなる、例えば、モリブデン膜（図示せず）を、ＤＣスパッタ法を用いて、圧力０．３７Ｐａの条件で、１００ｎｍの厚さに形成する。
次に、モリブデン膜上にレジスト膜（図示せず）を形成し、ゲート電極１４と同様にフォトリソグラフィー法を用いて、レジストパターンを形成する。そして、例えば、りん酸を７０〜７５質量％、酢酸を５〜１０質量％、硝酸を１〜５質量％を含有し、残部が水で構成される混酸水溶液を用いてモリブデン膜をエッチングする。なお、エッチングは、エッチング時の混酸水溶液の液温が３５℃以下で行うことが好ましく、更には液温が１５℃〜２５℃で行うことがより好ましい。エッチング後、レジスト膜を剥離する。これにより、図４（ｃ）に示すように、活性層１８の表面１８ａの一部を覆うようにして形成されたソース電極２０ａおよびドレイン電極２０ｂが得られる。
【００４２】
次に、活性層１８、ソース電極２０ａおよびドレイン電極２０ｂを覆うように、例えば、感光性アクリル樹脂を塗布する。そして、フォトリソグラフィー法を用いて、アクリル樹脂膜をパターン形成する。なお、パターン形成の際のアクリル樹脂の硬化条件は、例えば、温度１８０℃、３０分である。
次に、窒素雰囲気下で、１８０℃の温度で、ポストアニールを１時間行う。以上のようにして、図１に示すＴＦＴ１０を形成することができる。
【００４３】
本実施形態においては、ソース電極２０ａおよびドレイン電極２０ｂに対して活性層１８のエッチング液におけるエッチングレート比を１０以上と高くし、活性層１８のエッチング耐性を高めている。これにより、ソース電極２０ａおよびドレイン電極２０ｂを形成する際のエッチング時に下地の活性層１８のエッチングを低減できる。このため、良好なＴＦＴ特性を示すＴＦＴ１０を面内に均一に形成することができる。
また、本実施形態においては、活性層１８上に、活性層１８がエッチングをされないように保護するエッチングストッパ層を設けていないため、ＴＦＴ１０の製造プロセスを簡略化できる。これにより、生産効率が向上するとともに、生産コストを下げることもできる。
さらには、活性層１８のエッチング耐性を上げることにより、ＴＦＴ１０について、例えば、閾値シフトが抑制され、ＴＦＴ特性の信頼性が向上する。
【００４４】
また、ＴＦＴ１０の製造工程においては、レジスト膜の形成、レジストパターン形成、各種膜の形成、保護層２２の形成は、いずれも温度が２００℃以下でなされる。このように、各工程が２００℃以下の温度でなされるため、基板１２に、耐熱性が低い、例えば、ＰＥＴ、ＰＥＮ等を用いることができる。これらのＰＥＴ、ＰＥＮは可撓性を有するものであるため、可撓性を有するトランジスタを得ることができる。
【００４５】
次に、第２の実施形態について説明する。
図５は、本発明の第２の実施形態に係る薄膜電界効果型トランジスタの製造方法で形成された薄膜電界効果型トランジスタの他の例を示す模式的断面図である。
なお、本実施形態においては、図１に示す第１の実施形態のＴＦＴ１０と同一構成物には同一符号を付して、その詳細な説明は省略する。
【００４６】
図５に示すＴＦＴ１０ａは、一般的に、トップコンタクト型トップゲート構造と呼ばれるものである。このＴＦＴ１０ａは、図１に示すＴＦＴ１０に比して、ゲート電極１４の配置位置と活性層１８ならびにソース電極２０ａおよびドレイン電極２０ｂの配置位置とが上下で逆になっている点が異なり、それ以外の構成は図１に示すＴＦＴ１０と同様の構成である。
【００４７】
図５に示すＴＦＴ１０ａは、基板１２の表面１２ａに活性層１８ならびにソース電極２０ａおよびドレイン電極２０ｂが形成されている。活性層１８ならびにソース電極２０ａおよびドレイン電極２０ｂを覆うようにして絶縁膜２４が基板１２上に形成されている。この絶縁膜２４の表面２４ａにゲート電極１４が形成されている。このゲート電極１４を覆うようにして、絶縁膜２４の表面２４ａに保護層２２が形成されている。
なお、絶縁膜２４は、活性層１８ならびにソース電極２０ａおよびドレイン電極２０ｂとゲート電極１４とを絶縁するためのものである。絶縁膜２４は、図１に示すＴＦＴ１０のゲート絶縁層１６と同様の構成であるため、その詳細な説明は省略する。
【００４８】
次に、本実施形態のＴＦＴ１０ａの製造方法について説明する。
図６（ａ）〜（ｄ）は、本発明の第２の実施形態に係る薄膜電界効果型トランジスタの製造方法を工程順に示す模式的断面図である。
なお、ＴＦＴ１０ａの製造方法において、図４（ａ）〜（ｃ）に示す第１の実施形態のＴＦＴ１０の製造方法と同じ工程については、その詳細な説明は省略する。
【００４９】
本実施形態のＴＦＴ１０ａの製造方法においては、まず、基板１２として、例えば、ガラス基板を用意する。
次に、基板１２の表面１２ａに、活性層１８となるＩＧＺＯ膜（図示せず）を、例えば、ＤＣスパッタ法を用いて、５０ｎｍの厚さに成膜する。
次に、ＩＧＺＯ膜上にレジスト膜（図示せず）を形成し、フォトリソグラフィー法を用いて、レジストパターンを形成する。そして、例えば、５％シュウ酸水を用いてＩＧＺＯ膜をエッチングする。その後、レジスト膜を剥離する。これにより、図６（ａ）に示すように、活性層１８を基板１２の表面１２ａにパターン形成する。
【００５０】
次に、活性層１８を覆うにように基板１２の表面１２ａにソース電極２０ａおよびドレイン電極２０ｂとなる、例えば、モリブデン膜（図示せず）を１００ｎｍの厚さに、ＤＣスパッタ法を用いて０．３７Ｐａの条件で形成する。
次に、モリブデン膜上にレジスト膜（図示せず）を形成し、フォトリソグラフィー法を用いてレジストパターンを形成する。そして、第１の実施形態と成分が同じ混酸水溶液を用いてモリブデン膜をエッチングする。エッチング後、レジスト膜を剥離する。これにより、図６（ｂ）に示すように、活性層１８の表面１８ａの一部を覆うようにして形成されたソース電極２０ａおよびドレイン電極２０ｂが得られる。
【００５１】
次に、図６（ｃ）に示すように、活性層１８、ソース電極２０ａおよびドレイン電極２０ｂを覆うように、絶縁膜２４となる、例えば、厚さが２００ｎｍのＳｉＯ２膜（図示せず）をＲＦスパッタ法を用いて形成する。このＳｉＯ２膜上にレジスト膜（図示せず）を形成し、フォトリソグラフィー法を用い、レジストパターンを形成する。そして、例えば、バッファードフッ酸を用いてＳｉＯ２膜をエッチングして絶縁膜２４を形成する。
次に、絶縁膜２４の表面２４ａに、例えば、厚さが４０ｎｍのゲート電極１４となるモリブデン膜（図示せず）を、ＤＣスパッタ法を用いて成膜する。
次に、モリブデン膜上にレジスト膜（図示せず）を形成し、フォトリソグラフィー法を用い、レジストパターンを形成する。
次に、第１の実施形態と成分が同じ混酸水溶液を用いて、モリブデン膜をエッチングする。その後、レジスト膜を剥離する。これにより、図６（ｄ）に示すように、モリブデンからなるゲート電極１４が絶縁膜２４の表面２４ａに形成される。
【００５２】
次に、ゲート電極１４を覆うようにして絶縁膜２４の表面２４ａに、例えば、感光性アクリル樹脂を塗布する。そして、フォトリソグラフィー法を用いて、アクリル樹脂膜をパターン形成する。なお、パターン形成の際のアクリル樹脂の硬化条件は、例えば、温度１８０℃、３０分である。
次に、窒素雰囲気下で、１８０℃の温度で、ポストアニールを１時間行う。以上のようにして、図５に示すＴＦＴ１０ａを形成することができる。
【００５３】
本実施形態においても、第１の実施形態のＴＦＴ１０の製造方法と同様の効果を得ることができる。このため、本実施形態においても、良好なＴＦＴ特性を示すＴＦＴ１０ａを面内に均一に形成することができる。さらには、ＴＦＴ特性の信頼性を向上させることもできる。
また、本実施形態においても、エッチングストッパ層を設けていないため、ＴＦＴ１０ａの製造プロセスを簡略化できるため、生産効率を向上させることができるとともに、生産コストを下げることもできる。
また、ＴＦＴ１０ａの製造工程においても、レジスト膜の形成、レジストパターン形成、各種膜の形成、保護層２２の形成は、いずれも温度が２００℃以下でなされる。このように、各工程が温度２００℃以下でなされるため、ＰＥＴ、ＰＥＮ等の耐熱性が低い基板１２を用いることができる。これにより、可撓性を有するＴＦＴを得ることができる。
【００５４】
本発明は、基本的に以上のようなものである。以上、本発明の薄膜電界効果型トランジスタの製造方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。
【実施例】
【００５５】
以下、本発明の薄膜電界効果型トランジスタの製造方法の実施例について、具体的に説明する。
本実施例においては、以下の実施例１、実施例２、比較例１および比較例２に示す活性層を有する図１に示す構成のＴＦＴ１０を作製し、各実施例１、実施例２、比較例１および比較例２のＴＦＴについて評価した。
【００５６】
実施例１、実施例２、比較例１および比較例２の各ＴＦＴは、活性層の組成が異なる以外は、全て上述の図４（ａ）〜（ｃ）に示す製造方法により製造した。
実施例１、実施例２、比較例１および比較例２の各ＴＦＴにおいて、ゲート電極１４については、ＤＣスパッタ法により厚さが４０ｎｍのモリブデン膜を形成し、このモリブデン膜にフォトリソグラフィー法を用いてレジストパターンを形成し、りん酸を７３質量％、酢酸を７質量％、硝酸を３質量％含有し、残部が水である混酸水溶液（液温３５℃）を用いてエッチングして形成した。
【００５７】
次に、ＲＦスパッタ法を用いて、ゲート絶縁膜１６となる厚さが２００ｎｍのＳｉＯ２膜を形成する。次に、ＳｉＯ２膜の表面に、ＤＣスパッタ法を用いて活性層１８となる後述する各組成のＩＧＺＯ膜を５０ｎｍの厚さに形成する。このＩＧＺＯ膜にフォトリソグラフィー法を用いてレジストパターンを形成し、５％シュウ酸水を用いてＩＧＺＯ膜をエッチングして、活性層１８を形成した。
ゲート絶縁膜１６については、活性層１８形成後、ＳｉＯ２膜／ＩＧＺＯ膜上にフォトリソグラフィー法を用いてレジストパターンを形成し、バッファードフッ酸を用いてＳｉＯ２膜をエッチングして形成した。
【００５８】
活性層１８については、ＤＣスパッタ法を用いて、後述する各組成のＩＧＺＯ膜を５０ｎｍの厚さに形成し、このＩＧＺＯ膜にフォトリソグラフィー法を用いてレジストパターンを形成し、５％シュウ酸水を用いてＩＧＺＯ膜をエッチングして形成した。
ソース電極２０ａおよびドレイン電極２０ｂについては、ＤＣスパッタ法を用いて、圧力０．３７Ｐａの条件で、モリブデン膜を１００ｎｍの厚さに形成する。このモリブデン膜にフォトリソグラフィー法を用いてレジストパターンを形成する。そして、エッチング液として、りん酸を７３質量％、酢酸を７質量％、硝酸を３質量％含有し、残部が水である混酸水溶液（液温２５℃）を用いてモリブデン膜をエッチングして形成した。
【００５９】
保護層２２については、活性層１８、ソース電極２０ａおよびドレイン電極２０ｂを覆うように、感光性アクリル樹脂（ＰＣ４０５Ｇ（ＪＳＲ株式会社製））を塗布して、フォトリソグラフィー法を用いて、アクリル樹脂膜をパターン形成した。パターン形成の際のアクリル樹脂の硬化条件は、温度１８０℃、３０分である。その後、窒素雰囲気下で１８０℃の温度で、１時間、ポストアニールを行ってＴＦＴ１０を形成した。
【００６０】
実施例１においては、活性層として、Ｚｎ濃度（Ｚｎ／Ｉｎ＋Ｇａ＋Ｚｎ）が１４．６％、Ｇａ濃度（Ｇａ／Ｉｎ＋Ｇａ＋Ｚｎ）が４１．６％、Ｉｎ濃度（Ｉｎ／Ｉｎ＋Ｇａ＋Ｚｎ）が４３．８％であるＩＧＺＯ膜を用いた。なお、ＩＧＺＯ膜の濃度分析は、前述のようにＸＲＦ分析によって行った。
実施例１において、上述のエッチング液（りん酸７３質量％、酢酸７質量％および硝酸３質量％の混酸水溶液（液温２５℃））による、ソース電極、ドレイン電極を構成するモリブデンとのエッチングレート比（ＩＧＺＯ：Ｍｏ）は１：１３．８である。実施例１は、図２に示す符号Ａに相当するものである。
【００６１】
実施例２においては、活性層として、Ｚｎ濃度（Ｚｎ／Ｉｎ＋Ｇａ＋Ｚｎ）が１９．２％、Ｇａ濃度（Ｇａ／Ｉｎ＋Ｇａ＋Ｚｎ）が３８．８％、Ｉｎ濃度（Ｉｎ／Ｉｎ＋Ｇａ＋Ｚｎ）が４２．０％であるＩＧＺＯ膜を用いた。
実施例２において、上述のエッチング液（りん酸７３質量％、酢酸７質量％および硝酸３質量％の混酸水溶液（液温２５℃））による、ソース電極、ドレイン電極を構成するモリブデンとのエッチングレート比（ＩＧＺＯ：Ｍｏ）は１：１０．６である。実施例２は、図２に示す符号Ｂに相当するものである。
【００６２】
比較例１においては、活性層として、Ｚｎ濃度（Ｚｎ／Ｉｎ＋Ｇａ＋Ｚｎ）が３４．７％、Ｇａ濃度（Ｇａ／Ｉｎ＋Ｇａ＋Ｚｎ）が３０．３％、Ｉｎ濃度（Ｉｎ／Ｉｎ＋Ｇａ＋Ｚｎ）が３５．０％であるＩＧＺＯ膜を用いた。
比較例１において、上述のエッチング液（りん酸７３質量％、酢酸７質量％および硝酸３質量％の混酸水溶液（液温２５℃））による、ソース電極、ドレイン電極を構成するモリブデンとのエッチングレート比（ＩＧＺＯ：Ｍｏ）は１：３．１である。比較例１は、図２に示す符号Ｃに相当するものである。
【００６３】
比較例２においては、活性層として、Ｚｎ濃度（Ｚｎ／Ｉｎ＋Ｇａ＋Ｚｎ）が２５．１％、Ｇａ濃度（Ｇａ／Ｉｎ＋Ｇａ＋Ｚｎ）が３６．５％、Ｉｎ濃度（Ｉｎ／Ｉｎ＋Ｇａ＋Ｚｎ）が３８．４％であるＩＧＺＯ膜を用いた。
比較例２において、上述のエッチング液（りん酸７３質量％、酢酸７質量％および硝酸３質量％の混酸水溶液（液温２５℃））による、ソース電極、ドレイン電極を構成するモリブデンとのエッチングレート比（ＩＧＺＯ：Ｍｏ）は１：９．０である。比較例２は、図２に示す符号Ｄに相当するものである。
【００６４】
実施例１、実施例２、比較例１および比較例２のトランジスタについて、それぞれ移動度を測定した。その結果、実施例１、２は、移動度が１０ｃｍ２／Ｖｓ以上であり、ＴＦＴ特性の均一性が良好なＴＦＴを形成することができた。
一方、比較例１は、ソース電極、ドレイン電極の形成時に、活性層が消滅し、ＴＦＴを形成することができなかった。比較例２は、ＴＦＴは動作したものの、ＴＦＴ特性の面内均一性が悪かった。
【符号の説明】
【００６５】
１０、１０ａ  薄膜電界効果型トランジスタ（ＴＦＴ）
１２  基板
１４  ゲート電極
１６  ゲート絶縁膜
１８  活性層
２０ａ  ソース電極
２０ｂドレイン電極
２２  保護層
２４  絶縁膜
【図１】
0005548500.tif 000002
【図２】
0005548500.tif 000003
【図３】
0005548500.tif 000004
【図４】
0005548500.tif 000005
【図５】
0005548500.tif 000006
【図６】
0005548500.tif 000007