(57)【特許請求の範囲】
【請求項１】
第１方向に沿ってそれぞれ延出するとともに第１方向に交差する第２方向に沿って第１ピッチＰ１で配置された複数本の第１信号配線と、第２方向に沿ってそれぞれ延出するとともに第１方向に沿って前記第１ピッチよりも小さい第２ピッチＰ２で配置された複数本の第２信号配線と、前記第１信号配線のいずれかと前記第２信号配線のいずれかと電気的に接続されたスイッチング素子と、隣接する２本の前記第２信号配線の間において第２方向に沿ってそれぞれ延出するとともに第１方向に並んだｎ本（但し、ｎは２以上の整数である）の第１主電極及び前記スイッチング素子と電気的に接続されるとともに第１方向に沿って延出しｎ本の前記第１主電極と繋がった副電極を備え前記スイッチング素子と電気的に接続された第１電極と、前記第２信号配線とそれぞれ対向する第３主電極と、を備え、前記第１主電極、前記第３主電極、及び、前記副電極が同一絶縁膜の上面に形成された第１基板と、
前記第３主電極と同電位であり前記第１主電極を挟んだ両側で第２方向に沿ってそれぞれ延出するとともに第１方向に沿って第３ピッチＰ３で配置された複数本の第２主電極を備えた第２電極を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備え、
前記第１電極と前記第２電極との間に透過領域を形成し、
前記第２主電極の前記第３ピッチＰ３のｎ倍が前記第２信号配線の第２ピッチＰ２に略等しく、前記第２信号配線のそれぞれの上方にはいずれかの前記第２主電極が位置することを特徴とする液晶表示装置。
【請求項２】
前記第１ピッチＰ１は、前記第２ピッチＰ２の約３倍であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１基板は、さらに、隣接する前記第１信号配線の間に位置し第１方向に延出した補助容量線を備え、
前記副電極は、前記補助容量線と重なる領域に位置し、前記スイッチング素子と電気的に接続され、
ｎ本の前記第１主電極は、前記副電極から同一方向に延出していることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【特許文献２】特開平９−１６００４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位を劣化することなく、種々の解像度に対応することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１方向に沿ってそれぞれ延出するとともに第１方向に交差する第２方向に沿って第１ピッチＰ１で配置された複数本の第１信号配線と、第２方向に沿ってそれぞれ延出するとともに第１方向に沿って第２ピッチＰ２で配置された複数本の第２信号配線と、隣接する２本の前記第２信号配線の間において第２方向に沿ってそれぞれ延出するとともに第１方向に並んだｎ本（但し、ｎは２以上の整数である）の第１主電極を備えた第１電極と、を備えた第１基板と、前記第１主電極を挟んだ両側で第２方向に沿ってそれぞれ延出するとともに第１方向に沿って第３ピッチＰ３で配置された複数本の第２主電極を備えた第２電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、前記第２主電極の前記第３ピッチＰ３のｎ倍が前記第２信号配線の第２ピッチＰ２に略等しく、前記第２信号配線のそれぞれの上方にはいずれかの前記第２主電極が位置することを特徴とする液晶表示装置が提供される。
【０００７】
本実施形態によれば、
第１方向に沿って間隔をおいて配置され第１方向に交差する第２方向に沿ってそれぞれ延出した２本の信号配線と、前記信号配線の間に配置された２本以上の第１主電極を備えた第１電極と、前記信号配線とそれぞれ対向する第３主電極と、を備えた第１基板と、
前記信号配線の上方、及び、前記第１主電極間にそれぞれ配置されるとともに前記第１主電極の延出方向と略平行な方向に沿って延出した第２主電極を備え、前記第３主電極と同電位の第２電極を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置が提供される。
【０００８】
本実施形態によれば、
第１方向に沿って間隔をおいて配置され第１方向に交差する第２方向に沿ってそれぞれ延出した２本以上の第１主電極を備えた第１電極と、前記第１電極を挟んだ両側で第２方向に沿って延出した第２主電極を備えた第２電極と、を備えた第１基板と、前記第２主電極の上方、及び、前記第１主電極間にそれぞれ配置されるとともに第２方向に沿って延出し前記第２主電極と同電位の第３主電極を備えた第３電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板を対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図１に示した対向基板における一画素の構造例を概略的に示す平面図である。
【図４】図４は、図３のＡ−Ａ線で切断した液晶表示パネルの断面構造を概略的に示す断面図である。
【図５】図５は、図３のＢ−Ｂ線で切断した液晶表示パネルの断面構造を概略的に示す断面図である。
【図６】図６は、本実施形態における１単位画素の構成例を概略的に示す平面図である。
【図７】図７は、解像度と透過率との関係の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１２】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、マトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１３】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、複数本のゲート配線Ｇ（Ｇ１、Ｇ２、…）、複数本の補助容量線Ｃ（Ｃ１、Ｃ２、…）、複数本のソース配線Ｓ（Ｓ１、Ｓ２、…）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出した信号配線に相当する。ゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出した信号配線に相当する。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１４】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１５】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１６】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１７】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１８】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１９】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。対向基板ＣＴの共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００２０】
図２は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２１】
アレイ基板ＡＲは、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。図示した例では、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えている。
【００２２】
図示した例では、画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って第１ピッチＰ１で配置され、それぞれ第１方向Ｘに沿って延出している。補助容量線Ｃ１は、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置し、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って第２ピッチＰ２で配置され、それぞれ第２方向Ｙに沿って延出している。なお、図示しない他のゲート配線についても第１ピッチＰ１で配置され、図示しない他のソース配線についても第２ピッチＰ２で配置されている。
【００２３】
図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。つまり、画素ＰＸの第１方向Ｘに沿った長さは、ソース配線間の第２ピッチＰ２に相当する。
【００２４】
また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。つまり、画素ＰＸの第２方向Ｙに沿った長さは、ゲート配線間の第１ピッチＰ１に相当する。第１ピッチＰ１は、第２ピッチＰ２よりも大きい。
【００２５】
また、図示した画素ＰＸにおいては、補助容量線Ｃ１は、ゲート配線Ｇ１の側よりもゲート配線Ｇ２の側に偏在している。つまり、補助容量線Ｃ１とゲート配線Ｇ２との第２方向Ｙに沿った間隔は、補助容量線Ｃ１とゲート配線Ｇ１との第２方向Ｙに沿った間隔よりも小さい。
【００２６】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ２及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ２とソース配線Ｓ１の交点に設けられている。このようなスイッチング素子ＳＷは、例えば、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２７】
画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、補助容量線Ｃ１の直上を通りゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。このような画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。
【００２８】
画素電極ＰＥは、主電極としてｎ本（但し、ｎは２以上の整数である）の主画素電極ＰＡ１〜ＰＡｎ、及び、副電極として副画素電極ＰＢを備えている。主画素電極ＰＡ１〜ＰＡｎのそれぞれと、副画素電極ＰＢとは、互いに電気的に接続されている。
【００２９】
主画素電極ＰＡ１〜ＰＡｎのそれぞれは、副画素電極ＰＢからゲート配線Ｇ１に向かって（つまり、副画素電極ＰＢから画素ＰＸの上側端部付近まで）第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡ１〜ＰＡｎのそれぞれは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００３０】
副画素電極ＰＢは、補助容量線Ｃ１と重なる領域に位置し、スイッチング素子ＳＷと電気的に接続されている。図示した例では、副画素電極ＰＢは、１本であるが、２本以上であっても良い。
【００３１】
このような画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間の配置されている。換言すると、ソース配線Ｓ１及びソース配線Ｓ２は、画素電極ＰＥを挟んだ両側に位置している。当然のことながら、主画素電極ＰＡ１〜ＰＡｎは、ソース配線Ｓ１とソース配線Ｓ２との間の配置されている。
【００３２】
共通電極ＣＥは、アレイ基板ＡＲにおいて主電極としての第１主共通電極ＣＡ１及び副電極としての第１副共通電極ＣＢ１を備えている。これらの第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１は、互いに電気的に接続されている。
【００３３】
第１主共通電極ＣＡ１は、Ｘ−Ｙ平面内において、画素電極ＰＥを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第２方向Ｙに沿って直線的に延出している。あるいは、第１主共通電極ＣＡ１は、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡの延出方向と略平行な方向に沿って延出している。このような第１主共通電極ＣＡ１は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００３４】
図示した例では、第１主共通電極ＣＡ１は、第１方向Ｘに間隔をおいて２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの第１主共通電極ＣＡ１を区別するために、図中の左側の第１主共通電極をＣＡＬ１と称し、図中の右側の第１主共通電極をＣＡＲ１と称する。第１主共通電極ＣＡＬ１はソース配線Ｓ１と対向し、第１主共通電極ＣＡＲ１はソース配線Ｓ２と対向している。
【００３５】
第１副共通電極ＣＢ１は、Ｘ−Ｙ平面内において、画素電極ＰＥを挟んだ両側で副画素電極ＰＢの延出方向と略平行な第１方向Ｘに沿って直線的に延出している。あるいは、第１副共通電極ＣＢ１は、ゲート配線Ｇとそれぞれ対向するとともに副画素電極ＰＢの延出方向と略平行な方向に沿って延出している。このような第１副共通電極ＣＢ１は、帯状に形成されている。なお、第１副共通電極ＣＢ１の第２方向Ｙに沿った幅については、必ずしも一定でなくても良い。この第１副共通電極ＣＢ１は、第１主共通電極ＣＡ１と一体的あるいは連続的に形成され、第１主共通電極ＣＡ１と電気的に接続されている。
【００３６】
図示した例では、第１副共通電極ＣＢ１は、第２方向Ｙに間隔をおいて２本平行に並んでおり、画素ＰＸの上下両端部にそれぞれ配置されている。以下では、これらの第１副共通電極ＣＢ１を区別するために、図中の上側の第１副共通電極をＣＢＵ１と称し、図中の下側の第１副共通電極をＣＢＢ１と称する。第１副共通電極ＣＢＵ１はゲート配線Ｇ１と対向し、第１副共通電極ＣＢＢ１はゲート配線Ｇ２と対向している。
【００３７】
画素ＰＸにおいて、第１主共通電極ＣＡＬ１は左側端部に配置され、第１主共通電極ＣＡＲ１は右側端部に配置され、第１副共通電極ＣＢＵ１は上側端部に配置され、第１副共通電極ＣＢＢ１は下側端部に配置されている。厳密には、第１主共通電極ＣＡＬ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、第１主共通電極ＣＡＲ１は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置され、第１副共通電極ＣＢＵ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、第１副共通電極ＣＢＢ１は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。つまり、ここに示した例では、アレイ基板ＡＲに備えられた共通電極、つまり、第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１は、画素ＰＸを区画する格子状に形成されている。
【００３８】
画素電極ＰＥと共通電極ＣＥとの位置関係に着目すると、以下の関係が言える。
【００３９】
Ｘ−Ｙ平面内において、主画素電極ＰＡと第１主共通電極ＣＡ１とは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、第１主共通電極ＣＡ１のいずれも画素電極ＰＥとは重ならない。すなわち、第１方向Ｘに沿って間隔をおいて隣接する第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１の間には、複数本の主画素電極ＰＡ１〜ＰＡｎが位置している。
【００４０】
また、Ｘ−Ｙ平面内において、副画素電極ＰＢと第１副共通電極ＣＢ１とは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、第１副共通電極ＣＢ１のいずれも画素電極ＰＥとは重ならない。すなわち、第２方向Ｙに沿って間隔をおいて隣接する第１副共通電極ＣＢＵ１及び第１副共通電極ＣＢＢ１の間には、１本の副画素電極ＰＢが位置している。
【００４１】
図３は、図１に示した対向基板ＣＴにおける一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板に備えられた画素電極ＰＥと、第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１とを破線で示している。
【００４２】
共通電極ＣＥは、対向基板ＣＴに主電極としての第２主共通電極ＣＡ２及び副電極としての第２副共通電極ＣＢ２を備えている。これらの第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、互いに電気的に接続されている。また、これらの第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１と電気的に接続されており、第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１と同電位である。
【００４３】
第２主共通電極ＣＡ２は、Ｘ−Ｙ平面内において、主画素電極ＰＡ１〜ＰＡｎのそれぞれを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第２方向Ｙに沿って直線的に延出している。あるいは、第２主共通電極ＣＡ２は、ソース配線Ｓの上方、及び、主画素電極ＰＡ間にそれぞれ１本ずつ配置されるとともに主画素電極ＰＡの延出方向と略平行な方向に沿って延出している。あるいは、第２主共通電極ＣＡ２は、第１主共通電極ＣＡ１の上方、及び、主画素電極ＰＡ間にそれぞれ１本ずつ配置されるとともに主画素電極ＰＡの延出方向と略平行な方向に沿って延出している。このような第２主共通電極ＣＡ２は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００４４】
図示した例では、一画素ＰＸあたり、（ｎ＋１）本の第２主共通電極ＣＡ２−１〜ＣＡ２−ｎ＋１が第１方向Ｘに沿って第３ピッチＰ３で配置されている。第２主共通電極ＣＡ２−１は、第１主共通電極ＣＡＬ１と対向している（あるいは、ソース配線Ｓ１の上方に位置している）。第２主共通電極ＣＡ２−ｎ＋１は、第１主共通電極ＣＡＲ１と対向している（あるいは、ソース配線Ｓ２の上方に位置している）。
【００４５】
画素ＰＸにおいて、第２主共通電極ＣＡ２−１は左側端部に配置され、第２主共通電極ＣＡ２−ｎ＋１は右側端部に配置されている。厳密には、第２主共通電極ＣＡ２−１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、第２主共通電極ＣＡ２−ｎ＋１は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００４６】
（ｎ−１）本の第２主共通電極ＣＡ２−２〜ＣＡ２−ｎ＋１は、第２主共通電極ＣＡ２−１と、第２主共通電極ＣＡ２−ｎ＋１との間に位置し、等ピッチ（第３ピッチ）で配置されている。第２主共通電極ＣＡ２−２は第２主共通電極ＣＡ２−１に隣接し、第２主共通電極ＣＡ２−ｎは第２主共通電極ＣＡ２−ｎ＋１に隣接している。
【００４７】
第２主共通電極ＣＡ２−１及び第２主共通電極ＣＡ２−２は、主画素電極ＰＡ１を挟んだ両側に位置している。なお、図示しない主画素電極ＰＡ２は主画素電極ＰＡ１に隣接し、これらの主画素電極ＰＡ１及び主画素電極ＰＡ２は、第２主共通電極ＣＡ２−２を挟んだ両側に位置している。
【００４８】
同様に、第２主共通電極ＣＡ２−ｎ及び第２主共通電極ＣＡ２−ｎ＋１は、主画素電極ＰＡｎを挟んだ両側に位置している。なお、図示しない主画素電極ＰＡｎ−１は主画素電極ＰＡｎに隣接し、これらの主画素電極ＰＡｎ−１及び主画素電極ＰＡｎは、第２主共通電極ＣＡ２−ｎを挟んだ両側に位置している。
【００４９】
つまり、Ｘ−Ｙ平面内において、第２主共通電極ＣＡ２と主画素電極ＰＡとは、第１方向Ｘに沿って交互に配置されている。また、画素ＰＸの左右両端部に位置しているそれぞれの第２主共通電極ＣＡ２は、第１主共通電極ＣＡ１と対向している（あるいはソース配線の上方に位置している）。
【００５０】
第２副共通電極ＣＢ２は、Ｘ−Ｙ平面内において、画素電極ＰＥを挟んだ両側で副画素電極ＰＢの延出方向と略平行な第１方向Ｘに沿って直線的に延出している。あるいは、第２副共通電極ＣＢ２は、第１副共通電極ＣＢ１と対向するとともに副画素電極ＰＢの延出方向と略平行な方向に沿って延出している。あるいは、第２副共通電極ＣＢ２は、ゲート配線Ｇの上方に配置されるとともに副画素電極ＰＢの延出方向と略平行な方向に沿って延出している。このような第２副共通電極ＣＢ２は、第２主共通電極ＣＡ２と一体的あるいは連続的に形成され、第２主共通電極ＣＡ２と電気的に接続されている。つまり、対向基板ＣＴにおいては、共通電極ＣＥは格子状に形成されている。
【００５１】
図示した例では、第２副共通電極ＣＢ２は、第２方向Ｙに間隔をおいて２本平行に並んでおり、画素ＰＸの上下両端部にそれぞれ配置されている。以下では、これらの第２副共通電極ＣＢ２を区別するために、図中の上側の第２副共通電極をＣＢＵ２と称し、図中の下側の第２副共通電極をＣＢＢ２と称する。第２副共通電極ＣＢＵ２は、第１副共通電極ＣＢＵ１と対向している（あるいは、ゲート配線Ｇ１の上方に位置している）。第２副共通電極ＣＢＢ２は、第１副共通電極ＣＢＢ２と対向している（あるいは、ゲート配線Ｇ２の上方に位置している）。
【００５２】
画素ＰＸにおいて、第２副共通電極ＣＢＵ２は上側端部に配置され、第２副共通電極ＣＢＢ２は下側端部に配置されている。厳密には、第２副共通電極ＣＢＵ２は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、第２副共通電極ＣＢＢ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【００５３】
第３ピッチＰ３の第２主共通電極ＣＡ２の間には、必ず１本の主画素電極ＰＡが位置している。また、第２主共通電極ＣＡ２は画素ＰＸの左右両端部に位置し、それぞれソース配線Ｓの上方に位置している。このため、画素電極ＰＥの主画素電極ＰＡの本数をｎ本としたとき、第２主共通電極ＣＡ２の第３ピッチＰ３のｎ倍がソース配線Ｓの第２ピッチＰ２に略等しい。
【００５４】
図４は、図３のＡ−Ａ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。図５は、図３のＢ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００５５】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００５６】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内側、つまり、対向基板ＣＴと対向する側においてゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、画素電極ＰＥ、共通電極ＣＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。
【００５７】
ゲート配線Ｇ１、ゲート配線Ｇ２、及び、補助容量線Ｃ１は、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。ソース配線Ｓ１及びソース配線Ｓ２は、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。つまり、第２絶縁膜１２は、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１と、ソース配線Ｓ１、ソース配線Ｓ２との間の層間絶縁膜に相当する。
【００５８】
画素電極ＰＥの主画素電極ＰＡ１〜ＰＡｎや副画素電極ＰＢ、共通電極ＣＥの第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、第１副共通電極ＣＢＵ１、第１副共通電極ＣＢＢ１などは、同一絶縁膜の上面、すなわち、第３絶縁膜１３の上面に形成されている。このような画素電極ＰＥと、共通電極ＣＥの第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、第１副共通電極ＣＢＵ１、第１副共通電極ＣＢＢ１とは同一材料によって形成可能である。
【００５９】
主画素電極ＰＡ１〜ＰＡｎは、隣接するソース配線Ｓ１及びソース配線Ｓ２のそれぞれの直上の位置よりもそれらの内側に位置している。第１主共通電極ＣＡＬ１は、ソース配線Ｓ１の直上に位置している。第１主共通電極ＣＡＲ１は、ソース配線Ｓ２の直上に位置している。第１副共通電極ＣＢＵ１は、ゲート配線Ｇ１の直上に位置している。図示しない第１副共通電極ＣＢＢ１は、ゲート配線Ｇ２の直上に位置している。
【００６０】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥの主画素電極ＰＡ１〜ＰＡｎや副画素電極ＰＢ、共通電極ＣＥの第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、第１副共通電極ＣＢＵ１、第１副共通電極ＣＢＢ１などを覆っており、第３絶縁膜１３の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００６１】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０の内側、つまり、アレイ基板ＡＲと対向する側においてブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００６２】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線Ｇ、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここに示した例では、ブラックマトリクスＢＭは、ソース配線Ｓ１及びソース配線Ｓ２の上方に位置し第２方向Ｙに沿って延出した部分と、ゲート配線Ｇ１及び図示しないゲート配線Ｇ２の上方に位置し第１方向Ｘに沿って延出した部分を備えており、格子状に形成されている。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００６３】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０ＡにおいてブラックマトリクスＢＭによって区画された内側に配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００６４】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００６５】
共通電極の第２主共通電極ＣＡ２−１〜ＣＡ２−ｎ＋１、第２副共通電極ＣＢＵ２、図示しない第２副共通電極ＣＢＢ２などは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。特に、第２主共通電極ＣＡ２−１、第２主共通電極ＣＡ２−ｎ＋１、第２副共通電極ＣＢＵ２、第２副共通電極ＣＢＢ２は、ブラックマトリクスＢＭの直下に位置している。第２主共通電極ＣＡ２−１は、第１主共通電極ＣＡＬ１の直上に位置している。第２主共通電極ＣＡ２−ｎ＋１は、第１主共通電極ＣＡＲ１の直上に位置している。第２主共通電極ＣＡ２−２〜ＣＡ２−ｎは、第２主共通電極ＣＡ２−１と第２主共通電極ＣＡ２−ｎ＋１との間に位置し、その直下には、いずれの主画素電極も位置していないし、いずれのソース配線も位置していない。第２副共通電極ＣＢＵ２は、第１副共通電極ＣＢＵ１の直上に位置している。図示しない第２副共通電極ＣＢＢ２は、第１副共通電極ＣＢＢ１の直上に位置している。
【００６６】
上記の開口部ＡＰにおいて、画素電極ＰＥと共通電極ＣＥとの間の領域は、バックライト光が透過可能な透過領域に相当する。
【００６７】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥの第２主共通電極ＣＡ２−１〜ＣＡ２−ｎ＋１、第２副共通電極ＣＢＵ２、第２副共通電極ＣＢＢ２やオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００６８】
これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図３に示したように、Ｘ−Ｙ平面内において、第２方向Ｙと略平行であって、同じ向きである。
【００６９】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材によって貼り合わせられている。
【００７０】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００７１】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。なお、第１偏光板ＰＬ１と第１絶縁基板１０との間に位相差板などの他の光学素子が配置されても良い。
【００７２】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。なお、第２偏光板ＰＬ２と第２絶縁基板２０との間に位相差板などの他の光学素子が配置されていても良い。
【００７３】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、略直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が主画素電極ＰＡあるいは主共通電極ＣＡの延出方向と略平行または略直交するように配置されている。つまり、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向が第２方向Ｙである場合、一方の偏光板の吸収軸は、第２方向Ｙと略平行である（つまり、第１方向Ｘと略直交する）、あるいは、第２方向Ｙと略直交する（つまり、第１方向Ｘと略平行である）。
【００７４】
あるいは、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｙと平行、あるいは、第１方向Ｘと平行である。
【００７５】
図３において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００７６】
また、図３において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００７７】
次に、上記構成の液晶表示パネルＬＰＮの動作について、図２乃至図５を参照しながら説明する。
【００７８】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００７９】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００８０】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図３に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向である第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００８１】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００８２】
ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００８３】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００８４】
バックライト４からのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって変化するが、ＯＦＦ時においては、液晶層ＬＱを通過した直線偏光の偏光状態はほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００８５】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００８６】
図３に示した例では、画素ＰＸ内において、例えば、主画素電極ＰＡ１と第２主共通電極ＣＡ２−１（あるいは第１主共通電極ＣＡＬ１）との間の領域内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の左上を向くように配向する。また、主画素電極ＰＡ１と第２主共通電極ＣＡ２−２との間の領域内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の右上を向くように配向する。
【００８７】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、主画素電極ＰＡと重なる位置あるいは第２主共通電極ＣＡ２と重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００８８】
このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。例えば、第１方向Ｘに平行な直線偏光が液晶表示パネルＬＰＮに入射すると、液晶層ＬＱを通過する際に第１方向Ｘに対して４５°−２２５°方位あるいは１３５°−３１５°方位に配向した液晶分子ＬＭによりλ／２の位相差の影響を受ける（但し、λは液晶層ＬＱを透過する光の波長である）。これにより、液晶層ＬＱを通過した光の偏光状態は、第２方向Ｙに平行な直線偏光となる。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。但し、画素電極あるいは共通電極と重なる位置では、液晶分子が初期配向状態を維持しているため、ＯＦＦ時と同様に黒表示となる。
【００８９】
上記の通り、本実施形態の構成によれば、一画素内における液晶分子ＬＭの配向方向は、ＯＮ時には、Ｘ-Ｙ平面において少なくとも主として２方向に分かれる。このような配向を実現するためには、少なくとも画素電極ＰＥに加えて、共通電極ＣＥとして第２主共通電極ＣＡ２を備えていればよい。つまり、アレイ基板ＡＲに備えられた第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１、対向基板ＣＴに備えられた第２副共通電極ＣＢ２は、他の配線からの電界をシールドしたり、液晶分子ＬＭの配向制御に必要な電界を補強したり、隣接する画素での液晶分子ＬＭの配向制御に必要な電界を形成したり、共通電極ＣＥを冗長化したりするものであって、上記のマルチドメインを形成するのに必須ではない。
【００９０】
図６は、本実施形態における１単位画素の構成例を概略的に示す平面図である。
【００９１】
１単位画素ＰＵは、Ｘ−Ｙ平面において、略正方形状である。この１単位画素ＰＵは、それぞれ長方形状に形成された赤色画素ＰＸＲ、緑色画素ＰＸＧ、及び、青色画素ＰＸＢを備えている。図示した例では、赤色画素ＰＸＲ、緑色画素ＰＸＧ、及び、青色画素ＰＸＢは、それぞれ第１方向Ｘの長さよりも第２方向Ｙの長さの方が長い長方形状であり、第１方向Ｘに沿ってこの順に並んでいる。詳述しないが、赤色画素ＰＸＲには赤色カラーフィルタが配置され、緑色画素ＰＸＧには緑色カラーフィルタが配置され、青色画素ＰＸＢには青色カラーフィルタが配置されている。
【００９２】
ゲート配線Ｇ１とゲート配線Ｇ２とは、第１ピッチＰ１で第２方向Ｙに並んでいる。ソース配線Ｓ１、ソース配線Ｓ２、ソース配線Ｓ３、及び、ソース配線Ｓ４は、それぞれ第２ピッチＰ２で第１方向Ｘに並んでいる。
【００９３】
赤色画素ＰＸＲは、ゲート配線Ｇ１及びゲート配線Ｇ２と、ソース配線Ｓ１及びソース配線Ｓ２とで区画されている。緑色画素ＰＸＧは、ゲート配線Ｇ１及びゲート配線Ｇ２と、ソース配線Ｓ２及びソース配線Ｓ３とで区画されている。青色画素ＰＸＢは、ゲート配線Ｇ１及びゲート配線Ｇ２と、ソース配線Ｓ３及びソース配線Ｓ４とで区画されている。これらの３つの画素（ＰＸＲ、ＰＸＧ、ＰＸＢ）からなる１単位画素ＰＵは、第１方向Ｘに沿った長さ、つまり、ソース配線Ｓ１からソース配線Ｓ４までの長さ（第２ピッチＰ２の３倍）と、第２方向Ｙに沿った長さ、つまり、ゲート配線Ｇ１からゲート配線Ｇ２までの長さ（第１ピッチＰ１）とが略等しい。つまり、第１ピッチＰ１は、第２ピッチＰ２の約３倍である。
【００９４】
赤色画素ＰＸＲの画素電極ＰＥＲ、緑色画素ＰＸＧの画素電極ＰＥＧ、及び、青色画素ＰＸＢの画素電極ＰＥＢは、それぞれ同一本数の主画素電極を備えている。ここに示した例では、各画素電極ＰＥは、２本の主画素電極ＰＡを備えている。すなわち、画素電極ＰＥＲは２本の主画素電極ＰＡＲ１及びＰＡＲ２を備え、画素電極ＰＥＧは２本の主画素電極ＰＡＧ１及びＰＡＧ２を備え、画素電極ＰＥＢは２本の主画素電極ＰＡＢ１及びＰＡＢ２を備えている。
【００９５】
このような２本の主画素電極ＰＡを備えた画素電極ＰＥに対応して、共通電極ＣＥは、１画素あたり、３本の第２主共通電極ＣＡ２を備えている。例えば、赤色画素ＰＸＲにおいては、共通電極ＣＥは、ソース配線Ｓ１の上方に位置する第２主共通電極ＣＡ２−１、画素電極ＰＥＲの主画素電極ＰＡＲ１と主画素電極ＰＡＲ２との間に位置する第２主共通電極ＣＡ２−２、及び、ソース配線Ｓ２の上方に位置する第２主共通電極ＣＡ２−３を備えている。なお、第２主共通電極ＣＡ２−３は、赤色画素ＰＸＲに隣接する緑色画素ＰＸＧの第２主共通電極としても機能する。これらの第２主共通電極ＣＡ２−１、第２主共通電極ＣＡ２−２、及び、第２主共通電極ＣＡ２−３は、第３ピッチＰ３で配置されている。
【００９６】
緑色画素ＰＸＧにおいても同様であり、画素電極ＰＥＧの主画素電極ＰＡＧ１を挟んだ両側、及び、主画素電極ＰＡＧ２を挟んだ両側に、それぞれ第２主共通電極ＣＡ２が配置されている。また、青色画素ＰＸＢにおいても、画素電極ＰＥＢの主画素電極ＰＡＢ１を挟んだ両側、及び、主画素電極ＰＡＢ２を挟んだ両側に、それぞれ第２主共通電極ＣＡ２が配置されている。
【００９７】
ここに示した例では、画素電極ＰＥの主画素電極ＰＡの本数ｎが２本であるため、一画素あたり、３本の第２主共通電極ＣＡ２が配置される。つまり、一画素あたり、第３ピッチＰ３で隣接する第２主共通電極ＣＡ２の間の開口部が２箇所形成され、それぞれの開口部に１本の主画素電極ＰＡが対向する。しかも、画素ＰＸの左側端部及び右側端部に位置するソース配線Ｓと対向する位置には、それぞれ第２主共通電極ＣＡ２が配置されている。このため、第２主共通電極ＣＡ２の第３ピッチＰ３の２倍がソース配線Ｓの第２ピッチＰ２に略等しい。この関係は、赤色画素ＰＸＲ、緑色画素ＰＸＧ、及び、青色画素ＰＸＢについて、それぞれ同様である。
【００９８】
このように、１個の画素電極ＰＥが備える主画素電極ＰＡの本数をｎ本とした場合、１画素あたりに配置される第２主共通電極ＣＡ２は（ｎ＋１）本となり、隣接する第２主共通電極ＣＡ２の間に１本の主画素電極ＰＡが配置される。換言すると、主画素電極ＰＡを挟んだ両側に第２主共通電極ＣＡ２を配置した構造を基本構造とし、主画素電極ＰＡの延出方向である第２方向Ｙに交差する第１方向Ｘに、この基本構造をｎセット並べることで、画素ＰＸの第１方向Ｘに沿った長さ（画素幅）が拡張した構成にも対応することが可能となる。なお、この場合であっても、３色画素からなる１単位画素ＰＵが略正方形状を維持するため、画素ＰＸの第２方向Ｙに沿った長さ（あるいは第１ピッチＰ１）は第１方向Ｘに沿った長さ（第２ピッチＰ２）の略３倍とすることが望ましい。
【００９９】
１単位画素ＰＵのサイズが比較的大きく、例えば、２００ｐｐｉを下回る比較的低解像度の要求に対しては、上記の基本構造を１セットだけで画素ＰＸを構成しようとすると、透過率の低下を招く。これは、以下のような理由に起因する。
【０１００】
すなわち、主画素電極ＰＡ及び第２主共通電極ＣＡ２のそれぞれの第１方向Ｘに沿った電極幅を維持すると、画素ＰＸの第１方向Ｘに沿った長さの増加に伴って主画素電極ＰＡと第２主共通電極ＣＡ２との第１方向Ｘに沿った電極間距離が拡大する。このため、高解像度の場合と同程度の駆動電圧では、画素電極ＰＥと共通電極ＣＥとの間に、液晶分子ＬＭを回転させるのに十分な電界を形成することができず、十分な透過率を得ることができない。
【０１０１】
あるいは、主画素電極ＰＡ及び第２主共通電極ＣＡ２のそれぞれの第１方向Ｘに沿った電極幅を拡大すると、主画素電極ＰＡと第２主共通電極ＣＡ２との第１方向Ｘに沿った電極間距離の拡大を抑制できる。しかしながら、画素電極ＰＥ及び共通電極ＣＥと重なる部分では、液晶分子ＬＭを回転させる横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、主画素電極ＰＡ及び第２主共通電極ＣＡ２の電極幅の拡大に伴って、表示に寄与する開口部の面積が低下してしまい、十分な透過率を得ることができない。
【０１０２】
そこで、画素電極ＰＥと共通電極ＣＥとの間に液晶分子を回転させるのに十分な電界を形成可能な条件の下で、主画素電極ＰＡと第２主共通電極ＣＡ２との第１方向Ｘの電極間距離を調整し、１セット分の基本構造だけでは、第１方向Ｘの画素幅をカバーしきれない場合には、基本構造を第１方向Ｘに複数セット並べることで、透過率の低下を招くことなく、種々の解像度、特に低解像度に対応することが可能となる。
【０１０３】
図７は、解像度と透過率との関係の一例を示す図である。
【０１０４】
図示した例では、基本構造が１セットの画素構成により、２００ｐｐｉ以上の解像度に対応することが可能である。但し、解像度が増大するにしたがって、１単位画素ＰＵのサイズが小さくなり、表示に寄与する面積も小さくなることから、透過率が低下する傾向を呈する。基本構造が１セットの場合、２００ｐｐｉ未満の解像度では、上記の理由、つまり、主画素電極ＰＡと第２主共通電極ＣＡ２との間の電極間距離の拡大に伴って液晶分子が回転しにくくなったり、電極間距離の拡大を抑制するために電極幅を拡大したりすることによって、透過率が低下する傾向を呈する。
【０１０５】
そこで、２００ｐｐｉを下回る解像度では、基本構造を２セットにした画素構成を採用する。これにより、透過率を向上することが可能となる。しかしながら、基本構造が２セットの場合であっても、さらに画素幅が拡大する低解像度では、上記の理由によって透過率が低下する傾向を呈する。このため、基本構造を３セットにした画素構成を採用することで透過率を向上することが可能となる。このように、基本構造を複数セット組み合わせることによって、比較的低解像度の要求に対しても、透過率の低下を抑制することが可能となる。
【０１０６】
本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、主画素電極ＰＡと主共通電極ＣＡとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（例えば、主画素電極ＰＡに対して主共通電極ＣＡの配置位置を変更する）ことで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。
【０１０７】
また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域では、透過率が十分に低下している。これは、ソース配線Ｓの直上に位置する共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子ＬＭがＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【０１０８】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【０１０９】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【０１１０】
また、本実施形態によれば、第１主共通電極ＣＡ１がソース配線Ｓと対向するため、ソース配線Ｓからの不所望な電界を遮蔽することが可能となる。このため、ソース配線Ｓから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、クロストーク（例えば、当該画素ＰＸが黒を表示する画素電位に設定されている状態で、当該画素ＰＸに接続されたソース配線に白を表示する画素電位が供給されたときに、当該画素ＰＸの一部から光漏れが生じて輝度の上昇を招く現象）などの表示不良の発生を抑制することが可能となる。
【０１１１】
また、本実施形態によれば、第１副共通電極ＣＢ１がゲート配線Ｇと対向するため、ゲート配線Ｇからの不所望な電界を遮蔽することが可能となる。このため、ゲート配線Ｇから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生、さらには、液晶分子の配向不良に起因した光漏れの発生を抑制することが可能となる。
【０１１２】
また、本実施形態によれば、アレイ基板ＡＲに備えられた第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。また、対向基板ＣＴに備えられた第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。したがって、アレイ基板ＡＲに備えられた共通電極ＣＥの一部で断線が発生したり、対向基板ＣＴに備えられた共通電極ＣＥの一部に断線が発生したりしたとしても、各画素ＰＸに安定してコモン電位を供給することが可能となり、表示不良の発生を抑制することが可能となる。
【０１１３】
なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図３に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。
【０１１４】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。
【０１１５】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などの不透明な導電材料を用いて形成しても良い。
【０１１６】
画素電極ＰＥ及び共通電極ＣＥの少なくとも一方が上記の不透明な導電材料によって形成された場合、液晶表示パネルＬＰＮに入射した直線偏光は、画素電極ＰＥや共通電極ＣＥのエッジの延出方向と略平行であるあるいは略直交する。また、上記のような不透明な導電材料によって形成されているゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓの延出方向は、液晶表示パネルＬＰＮに入射した直線偏光と略平行であるあるいは略直交する。このため、画素電極ＰＥや共通電極ＣＥ、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓのエッジで反射された直線偏光は、その偏光面が乱れにくく、偏光子である第１偏光板ＰＬ１を透過した際の偏光面を維持することができる。したがって、ＯＦＦ時において、液晶表示パネルＬＰＮを透過した直線偏光は、検光子である第２偏光板ＰＬ２で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率を低減することができ、コントラスト比の低下を抑制することが可能となる。また、画素電極ＰＥや共通電極ＣＥの周辺での光漏れ対策のためにブラックマトリクスＢＭの幅を拡張する必要がなく、開口部ＡＰの面積の低減、ＯＮ時の透過率の低減を抑制することが可能となる。
【０１１７】
なお、本実施形態において、画素ＰＸの構造は、上記の例に限定されるものではない。
【０１１８】
上記の例では、副画素電極ＰＢの直下に補助容量線が配置された構成について説明したが、副画素電極ＰＢの直下には、ゲート配線が配置されても良い。また、補助容量線の配置位置は画素の下側（ゲート配線Ｇ２の近傍）でなくても良いし、ゲート配線の配置位置は画素の上側端部あるいは下側端部でなくてもよい。
【０１１９】
上記の例では、画素電極ＰＥが主画素電極ＰＡ及び副画素電極ＰＢを備えた場合について説明したが、画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続可能であれば、副画素電極ＰＢを備えていなくても良い。
【０１２０】
上記の例では、主画素電極ＰＡの延出方向が第２方向Ｙである場合について説明したが、主画素電極ＰＡは第１方向Ｘに沿って延出していても良い。この場合には、第１主共通電極ＣＡ１及び第２主共通電極ＣＡ２の延出方向は第１方向Ｘとなる。この場合、上記の例と同様に第１方向Ｘに沿った第１信号配線がゲート配線Ｇであり第２方向Ｙに沿った第２信号配線がソース配線Ｓであれば、第１主共通電極ＣＡ１はゲート配線Ｇと対向し、第２主共通電極ＣＡ２はゲート配線Ｇの上方に位置し、第１副共通電極ＣＢ１はソース配線Ｓと対向し、第２副共通電極ＣＢ２はソース配線Ｓの上方に位置する。また、この場合、第１方向Ｘに沿った第１信号配線がソース配線Ｓであり第２方向Ｙに沿った第２信号配線がゲート配線Ｇであれば、第１主共通電極ＣＡ１はソース配線Ｓと対向し、第２主共通電極ＣＡ２はソース配線Ｓの上方に位置し、第１副共通電極ＣＢ１はゲート配線Ｇと対向し、第２副共通電極ＣＢ２はゲート配線Ｇの上方に位置する。
【０１２１】
上記の例では、第１電極として主画素電極ＰＡを含む画素電極ＰＥに対して、この第１電極の両側に位置する第２電極として主共通電極ＣＡを含む共通電極ＣＥを設けた場合について説明したが、第１電極として主共通電極ＣＡを含む共通電極ＣＥに対して、この第１電極の両側に位置する第２電極として主画素電極ＰＡを含む画素電極ＰＥを設けても良い。
【０１２２】
以上説明したように、本実施形態によれば、表示品位を劣化することなく、種々の解像度に対応することが可能な液晶表示装置を提供することが可能となる。
【０１２３】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２４】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極  ＰＡ…主画素電極  ＰＢ…副画素電極
ＣＥ…共通電極  ＣＡ…主共通電極  ＣＢ…副共通電極
【図１】
0005577308.tif 000002
【図２】
0005577308.tif 000003
【図３】
0005577308.tif 000004
【図４】
0005577308.tif 000005
【図５】
0005577308.tif 000006
【図６】
0005577308.tif 000007
【図７】
0005577308.tif 000008