(57)【特許請求の範囲】
【請求項１】
単位時間遅延する遅延手段および係数を乗算する係数乗算器とを含む帰還路を有し、該帰還路の出力信号と入力信号とを加算する加算器の出力が前記帰還路に入力される経路を備えるフィルタ装置であって、
前記帰還路の出力から前記帰還路に入力するまでの経路に設けられており、第１丸めアルゴリズムと第２丸めアルゴリズムによる丸め結果をセレクタにより演算する毎に選択して出力する値を有効桁に丸める丸め手段を備え、
前記第１丸めアルゴリズムは理論値に近い特徴を得られるがリミットサイクルを生じる恐れがあるアルゴリズムとされ、前記第２丸めアルゴリズムは前記第１丸めアルゴリズムに比べリミットサイクルが生じにくいアルゴリズムとされており、前記セレクタでは第１丸めアルゴリズムによる丸め結果を選択する回数ｉに対して、第２丸めアルゴリズムによる丸め結果を選択する回数ｊがｉ≫ｊ（ｉ，ｊは正の整数）とされていることを特徴とするフィルタ装置。
【請求項２】
前記第１丸めアルゴリズムは有効桁未満をｋ捨（ｋ+１）入（ｋは正の整数）することにより値を丸めるアルゴリズムとされ、前記第２丸めアルゴリズムは有効桁未満をゼロ方向へ切り捨てることにより値を丸めるアルゴリズムとされていることを特徴とする請求項１記載のフィルタ装置。
【請求項３】
ｍ本の前記帰還路を有しているｍ次のフィルタ装置とされている場合は、前記セレクタは前記第２丸めアルゴリズムの丸め結果を選択する際に、ｍ回連続して選択することを特徴とする請求項１または２記載のフィルタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、リミットサイクルが生じないようにしたフィルタ装置に関する。
【背景技術】
【０００２】
従来、音響装置における音作りには種々のフィルタ装置が用いられている。フィルタ装置の一つとしては、図７（ａ）に示すハイパスフィルタ（ＨＰＦ）１００が知られている。巡回型のディジタルフィルタで構成したＨＰＦ１００の回路例を図７（ｂ）に示す。図７（ｂ）に示すＨＰＦ１００において、ｘ（ｎ）は標本化周期Ｔで標本化された入力ディジタル信号であり、ｙ（ｎ）は標本化周期Ｔ毎の出力ディジタル信号である。遅延手段１１１は、ｙ（ｎ）を単位時間とされる１周期Ｔだけ遅延する遅延手段であり、遅延手段１１１からの信号ｙ（ｎ−１）に係数乗算器１１２により係数αが乗算される。係数乗算器１１２からの信号ｙ（ｎ−１）＊αは加算器１１０において、入力ディジタル信号ｘ（ｎ）と加算されて出力ディジタル信号ｙ（ｎ）が導かれる。図７（ｂ）に示すＨＰＦ１００に、入力ディジタル信号としてインパルスがｎ＝０の時点で入力された場合は、時点ｎのｙ（ｎ）は、
ｙ（ｎ）＝ｙ（ｎ−１）＊α                （１）
のように表される。
【０００３】
ここで、入力ディジタル信号として値“１００００”のインパルスがｎ＝０の時点で入力された場合に、上記（１）式で示すインパルス応答を、量子化ビット数を５ビットで考える。この場合、係数αを１０進数で０．７５（２進数で“０．１１”）とした時に、以下、ｙ（ｎ）を２進数で表すと、ｎ＝０の時点では係数乗算器１１２からの信号はないことから、加算器１１０からはｘ（０）がそのまま出力されｙ（０）となる。すなわち、ｙ（０）＝“１００００”となる。
ｎ＝１の時点では、インパルスであることからｘ（１）＝“０００００”になると共に、係数乗算器１１２からｙ（０）＊αが出力されることから、加算器１１０からはｙ（１）＝ｙ（０）＊αが出力される。すなわち、
ｙ（１）＝“１００００”＊“０．１１”＝“０１１００”
となる。
【０００４】
以下、同様にしてｙ（２），ｙ（３）を求めると、次式に示すようになる。
ｙ（２）＝“０１１００”＊“０．１１”＝“０１００１”
ｙ（３）＝“０１００１”＊“０．１１”＝“００１１０．１１”
この場合、ｙ（３）は小数となるがＨＰＦ１００では整数値を出力することから、値を整数に丸める必要がある。そこで、切捨てにより値を整数に丸めると、
ｙ（３）＝“００１１０．１１”＝“００１１０”
となる。以下、同様にして切捨てにより値を整数に丸めて、ｙ（４）〜ｙ（８）を求めると、次式に示すようになる。
ｙ（４）＝“００１１０”＊“０．１１”＝“００１００．１０”＝“００１００”
ｙ（５）＝“００１００”＊“０．１１”＝“０００１１．００”＝“０００１１”
ｙ（６）＝“０００１１”＊“０．１１”＝“０００１０．０１”＝“０００１０”
ｙ（７）＝“０００１０”＊“０．１１”＝“００００１．１０”＝“００００１”
ｙ（８）＝“００００１”＊“０．１１”＝“０００００．１１”＝“０００００”
このように、ｎ＝８の時点においてｙ（８）はゼロとなって、ＨＰＦ１００の出力はｎ＝８の時点においてゼロに収束するようになる。
【０００５】
また、四捨五入によりｙ（３）の値を整数に丸めると、次式に示すようになる。
ｙ（３）＝“００１１０．１１”＝“００１１１”
以下、同様にして四捨五入により値を整数に丸めて、ｙ（４）〜ｙ（８）を求めると、次式に示すようになる。
ｙ（４）＝“００１１１”＊“０．１１”＝“００１０１．０１”＝“００１０１”
ｙ（５）＝“００１０１”＊“０．１１”＝“０００１１．１１”＝“００１００”
ｙ（６）＝“００１００”＊“０．１１”＝“０００１１．００”＝“０００１１”
ｙ（７）＝“０００１１”＊“０．１１”＝“０００１０．０１”＝“０００１０”
ｙ（８）＝“０００１０”＊“０．１１”＝“００００１．１０”＝“０００１０”
となり、ｙ（９）以降も“０００１０”となる。このようにｙ（ｎ）がｙ（ｎ−１）と同じ値となって、ゼロに収束することなく一定の値となってしまう現象をリミットサイクルと呼ぶ。また、係数αが負の値の場合、１０進数で５，−５，５，−５，５，−５，・・・のように発振することもある。これもリミットサイクルとなる。
【先行技術文献】
【非特許文献】
【０００６】
【特許文献１】特開昭６３−２０４８１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図７（ｂ）に示す従来のＨＰＦ１００において、量子化ビット数を５ビット、係数αを２進数で“０．１１”とした時に、値“１００００”のインパルスが入力された際に切捨てにより値を整数に丸めた場合のインパルス応答を図８に示す。図８において、横軸は時点ｎとされ、縦軸は１０進数で表した出力ディジタル信号ｙ（ｎ）の値とされている。図８には、ＨＰＦにおけるインパルス応答の理論的な応答のグラフも示されており、理論的な応答と対比すると切捨てにより値を整数に丸めた場合は、ｎ＝２の時点までは理論値に近い応答となるが、ｎ＝３の時点を超えるにつれて理論的な応答から次第に値が小さくなる方向にずれていき、ｎ＝８において応答がゼロに収束してしまう劣化したインパルス応答になることが分かる。
また、図７（ｂ）に示す従来のＨＰＦ１００において、量子化ビット数を５ビット、係数αを２進数で“０．１１”とした時に、値“１００００”のインパルスが入力された際に四捨五入により値を整数に丸めた場合のインパルス応答を図９に示す。図９において、横軸は時点ｎとされ、縦軸は１０進数で表した出力ディジタル信号ｙ（ｎ）の値とされている。図９には、ＨＰＦにおけるインパルス応答の理論的な応答のグラフも示されており、理論的な応答と対比すると四捨五入により値を整数に丸めた場合は、ｎ＝７の時点までは理論値に近い応答となるが、ｎ＝７の時点以降においてｙ（ｎ）が“０００１０”（１０進数で「２」）と一定になり、インパルス応答にリミットサイクルが生じてしまうことが分かる。
【０００８】
図８に示すようにインパルス応答が理論的な応答からずれて劣化したインパルス応答とされていると、出力ディジタル信号ｙ（ｎ）とされる音響信号を聴取した際に良好な音響信号として聞こえないと云う問題点が生じる。また、図９に示すようにインパルス応答にリミットサイクルが生じると、出力ディジタル信号ｙ（ｎ）が出力し続けられることから、出力ディジタル信号ｙ（ｎ）とされる音響信号を聴取した際に常に音響信号が出たままになってしまうと云う問題点が生じる。
【０００９】
そこで、本発明は、応答特性が理論的な応答から極力ずれないと共にリミットサイクルが生じにくいフィルタ装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明のフィルタ装置は、単位時間遅延する遅延手段および係数を乗算する係数乗算器とを含む帰還路を有し、該帰還路の出力信号と入力信号とを加算する加算器の出力が前記帰還路に入力される経路を備えるフィルタ装置であって、前記帰還路の出力から前記帰還路に入力するまでの経路に設けられており、第１丸めアルゴリズムと第２丸めアルゴリズムによる丸め結果をセレクタにより演算する毎に選択して出力する値を有効桁に丸める丸め手段を備え、前記第１丸めアルゴリズムは理論値に近い特徴を得られるがリミットサイクルを生じる恐れがあるアルゴリズムとされ、前記第２丸めアルゴリズムは前記第１丸めアルゴリズムに比べリミットサイクルが生じにくいアルゴリズムとされており、前記セレクタでは第１丸めアルゴリズムによる丸め結果を選択する回数ｉに対して、第２丸めアルゴリズムによる丸め結果を選択する回数ｊがｉ≫ｊ（ｉ，ｊは正の整数）とされていることを最も主要な特徴としている。
【発明の効果】
【００１１】
本発明によれば、セレクタでは第１丸めアルゴリズムによる丸め結果を選択する回数ｉに対して、第２アルゴリズムによる丸め結果を選択する回数ｊがｉ≫ｊとされていることから、応答特性が理論値に近い応答とすることができるにもかかわらず、リミットサイクルが生じにくいフィルタ装置とすることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施例にかかるフィルタ装置の構成を示す回路ブロック図である。
【図２】本発明の第１実施例のフィルタ装置のインパルス応答特性を示す図である。
【図３】本発明の第２実施例にかかるフィルタ装置の構成を示す回路ブロック図である。
【図４】本発明の第３実施例にかかるフィルタ装置の構成を示す回路ブロック図である。
【図５】本発明にかかるフィルタ装置が適用されるミキサーの構成を示すブロック図である。
【図６】本発明にかかるフィルタ装置が適用されるミキサーの等価的なハードウェア構成を示す図である。
【図７】従来のフィルタ装置およびその構成を示す回路ブロック図である。
【図８】図７に示す従来のフィルタ装置におけるインパルス応答特性の一例を示す図である。
【図９】図７に示す従来のフィルタ装置におけるインパルス応答特性の他の例を示す図である。
【発明を実施するための形態】
【００１３】
本発明の第１実施例のフィルタ装置とされるハイパスフィルタ（ＨＰＦ）１の回路ブロック図を図１に示す。
図１に示す第１実施例のＨＰＦ１は１次巡回型のディジタルフィルタとされており、遅延手段１１と係数乗算器１２からなる帰還路を有している。ｘ（ｎ）は標本化周期Ｔで標本化された入力ディジタル信号であり、ｙ（ｎ）は標本化周期Ｔ毎の出力ディジタル信号である。遅延手段１１は、ｙ（ｎ）を単位時間とされる１標本化周期Ｔだけ遅延する遅延手段であり、遅延手段１１からの信号ｙ（ｎ−１）に係数乗算器１２により係数αが乗算される。係数乗算器１２からの信号ｙ（ｎ−１）＊α＝ｙ’（ｎ−１）は値丸め手段において有効桁に値が丸められる。値丸め手段は、有効桁未満を四捨五入することにより値を丸めるアルゴリズムとされる第１丸めアルゴリズム手段１３と、有効桁未満を切り捨てることにより値を丸める第２丸めアルゴリズム手段１４と、第１丸めアルゴリズム手段１３と第２丸めアルゴリズム手段１４による丸め結果を演算する毎に選択して出力するセレクタ１５から構成されている。値丸め手段により有効桁に値が丸められた信号ｙ”（ｎ＋１）は加算器１０において、入力ディジタル信号ｘ（ｎ）と加算されて出力ディジタル信号ｙ（ｎ）が導かれる。すなわち、時点ｎのｙ（ｎ）は、
ｙ（ｎ）＝ｘ（ｎ）＋ｙ”（ｎ−１）                （２）
のように表される。
【００１４】
値丸め手段におけるセレクタ１５では、第１丸めアルゴリズム手段１３による丸め結果を選択する回数ｉに対して、第２丸めアルゴリズム手段１４による丸め結果を選択する回数ｊがｉ≫ｊ（ｉ，ｊは正の整数）とされている。ここで、図１に示す第１実施例のＨＰＦ１に、入力ディジタル信号として値“１００００”のインパルスがｎ＝０の時点で入力された場合に、上記（２）式で示すインパルス応答を、量子化ビット数を５ビットで考える。また、ＨＰＦ１は整数値を出力することから、値を有効桁に丸めるとは値を整数に丸めることになる。この場合、係数αを１０進数で０．７５（２進数で“０．１１”）とすると共に、セレクタ１５は１０回に１回だけ第２丸めアルゴリズム手段１４による丸め結果を選択するものとする。以下、ｙ（ｎ）を２進数で表すと、ｎ＝０の時点では係数乗算器１２からの出力はなく値丸め手段からの信号はないことから、加算器１０からはｘ（０）がそのまま出力されｙ（０）となる。すなわち、ｙ（０）＝“１００００”となる。
【００１５】
ｎ＝１の時点では、インパルスであることからｘ（１）＝“０００００”になると共に、係数乗算器１２からの信号はｙ’（０）＝ｙ（０）＊αが出力される。すなわち、
ｙ’（０）＝“１００００”＊“０．１１”＝“０１１００”
となる。値丸め手段のセレクタ１５は、第１丸めアルゴリズム手段１３による丸め結果を選択するが、ｙ’（０）には有効桁未満の桁（小数桁）が含まれていないことから、セレクタ１５からの信号ｙ”（０）＝ｙ’（０）となる。すなわち、ｙ（１）＝ｙ”（０）＝“０１１００”となる。
なお、ｙ’（ｎ−１）に小数が生じない場合は、第１丸めアルゴリズム手段１３および第２丸めアルゴリズム手段１４からの信号は同じになることから、セレクタ１５がいずれの丸め結果を選択しても出力される信号は同じとなる。
ｎ＝２の時点においてはｎ＝１の時点と同様に演算されて、ｙ（２）は次式に示すようになる。
ｙ（２）＝ｙ”（１）＝ｙ’（１）＝“０１１００”＊“０．１１”＝“０１００１”
【００１６】
ｎ＝３の時点におけるｙ’（２）は、
ｙ’（２）＝“０１００１”＊“０．１１”＝“００１１０．１１”
となってｙ’（２）は有効桁未満の小数が生じる。ここで、値丸め手段のセレクタ１５は、第１丸めアルゴリズム手段１３による丸め結果を選択する。第１丸めアルゴリズム手段１３では、有効桁未満の小数値が四捨五入されることから“００１１０．１１”は、“００１１１”と丸められ、ｙ”（２）＝“００１１１”となる。すなわち、ｙ（３）は、
ｙ（３）＝ｙ”（２）＝“００１１１”
となる。
【００１７】
ｎ＝４の時点におけるｙ’（３）は、
ｙ’（３）＝“００１１１”＊“０．１１”＝“００１０１．０１”
となってｙ’（３）は有効桁未満の小数が生じる。ここで、値丸め手段のセレクタ１５は、第１丸めアルゴリズム手段１３による丸め結果を選択する。第１丸めアルゴリズム手段１３では、有効桁未満の小数値が四捨五入されることから“００１０１．０１”は、“００１０１”と丸められ、ｙ”（３）＝“００１０１”となる。すなわち、ｙ（４）は、
ｙ（４）＝ｙ”（３）＝“００１０１”
となる。
【００１８】
ｎ＝５の時点におけるｙ’（４）は、
ｙ’（４）＝“００１０１”＊“０．１１”＝“０００１１．１１”
となってｙ’（４）は有効桁未満の小数が生じる。ここで、値丸め手段のセレクタ１５は、第１丸めアルゴリズム手段１３による丸め結果を選択する。第１丸めアルゴリズム手段１３では、有効桁未満の小数値が四捨五入されることから“０００１１．１１”は、“００１００”と丸められ、ｙ”（４）＝“００１００”となる。すなわち、ｙ（５）は、
ｙ（５）＝ｙ”（４）＝“００１００”
となる。
ｎ＝６の時点におけるｙ’（５）は、
ｙ’（５）＝“００１００”＊“０．１１”＝“０００１１．００”
となってｙ’（５）は有効桁未満の小数が生じない。この場合、値丸め手段のセレクタ１５は、第１丸めアルゴリズム手段１３による丸め結果を選択するが、ｙ”（５）＝ｙ’（５）となる。すなわち、ｙ（６）は、
ｙ（６）＝ｙ”（５）＝“０００１１”
となる。
【００１９】
ｎ＝７の時点におけるｙ’（６）は、
ｙ’（６）＝“０００１１”＊“０．１１”＝“０００１０．０１”
となってｙ’（６）は有効桁未満の小数が生じる。ここで、値丸め手段のセレクタ１５は、第１丸めアルゴリズム手段１３による丸め結果を選択する。第１丸めアルゴリズム手段１３では、有効桁未満の小数値が四捨五入されることから“０００１０．０１”は、“０００１０”と丸められ、ｙ”（６）＝“０００１０”となる。すなわち、ｙ（７）は、
ｙ（７）＝ｙ”（６）＝“０００１０”
となる。
ｎ＝８の時点におけるｙ’（８）は、
ｙ’（７）＝“０００１０”＊“０．１１”＝“００００１．１０”
となってｙ’（７）は有効桁未満の小数が生じる。ここで、値丸め手段のセレクタ１５は、第１丸めアルゴリズム手段１３による丸め結果を選択する。第１丸めアルゴリズム手段１３では、有効桁未満の小数値が四捨五入されることから“００００１．１０”は、“０００１０”と丸められ、ｙ”（７）＝“０００１０”となる。すなわち、ｙ（８）は、
ｙ（８）＝ｙ”（７）＝“０００１０”
となり、ｙ（７）と同じ値となる。
【００２０】
ｎ＝９の時点におけるｙ’（８）は、
ｙ’（８）＝“０００１０”＊“０．１１”＝“００００１．１０”
となってｙ’（８）は有効桁未満の小数が生じる。ここで、値丸め手段のセレクタ１５は、第１丸めアルゴリズム手段１３による丸め結果を選択する。第１丸めアルゴリズム手段１３では、有効桁未満の小数値が四捨五入されることから“００００１．１０”は、“０００１０”と丸められ、ｙ”（８）＝“０００１０”となる。すなわち、ｙ（９）は、
ｙ（９）＝ｙ”（８）＝“０００１０”
となり、ｙ（８）と同じ値となる。
ｎ＝１０の時点におけるｙ’（９）は、
ｙ’（９）＝“０００１０”＊“０．１１”＝“００００１．１０”
となってｙ’（９）は有効桁未満の小数が生じる。ここでは、１０回目の演算周期となることから値丸め手段のセレクタ１５は、第２丸めアルゴリズム手段１４による丸め結果を選択する。第２丸めアルゴリズム手段１４では、有効桁未満の小数値が切り捨てられることから“００００１．１０”は、“００００１”と丸められ、ｙ”（９）＝“００００１”となる。すなわち、ｙ（１０）は、
ｙ（１０）＝ｙ”（９）＝“００００１”
となる。
【００２１】
ｎ＝１１の時点におけるｙ’（１０）は、
ｙ’（１０）＝“００００１”＊“０．１１”＝“０００００．１１”
となってｙ’（１０）は有効桁未満の小数が生じる。ここで、値丸め手段のセレクタ１５は、第１丸めアルゴリズム手段１３による丸め結果を選択する。第１丸めアルゴリズム手段１３では、有効桁未満の小数値が四捨五入されることから“０００００．１１”は、“００００１”と丸められ、ｙ”（１０）＝“００００１”となる。すなわち、ｙ（１１）は、
ｙ（１１）＝ｙ”（１０）＝“００００１”
となり、ｙ（１０）と同じ値となる。
ｎ＝１２ないしｎ＝１９の時点では、ｎ＝１１の時点と同様の演算内容とされるので説明は省略するがｙ（１２）ないしｙ（１９）の値は“００００１”となる。
そして、ｎ＝２０の時点におけるｙ’（１９）は、
ｙ’（１９）＝“００００１”＊“０．１１”＝“０００００．１１”
となってｙ’（１９）は有効桁未満の小数が生じる。ここでは、２０回目の演算周期となることから値丸め手段のセレクタ１５は、第２丸めアルゴリズム手段１４による丸め結果を選択する。第２丸めアルゴリズム手段１４では、有効桁未満の小数値が切り捨てられることから“０００００．１１”は、“０００００”と丸められ、ｙ”（１９）＝“０００００”となる。すなわち、ｙ（２０）は、
ｙ（２０）＝ｙ”（１９）＝“０００００”
とゼロに収束するようになる。
【００２２】
図１に示す本発明の第１実施例にかかるＨＰＦ１において、量子化ビット数を５ビット、係数αを２進数で“０．１１”とした時に、値“１００００”のインパルスが入力された際のインパルス応答を理論的な応答と対比して図２に示す。図２において、横軸は時点ｎとされ、縦軸は１０進数で表した出力ディジタル信号ｙ（ｎ）の値とされている。
図２を参照すると、本発明にかかるＨＰＦ１は、ｎ＝７の時点までは理論値に近い応答となり、ｎ＝８，９の時点においてはｎ＝７の時点と同じ値のｙ（ｎ）が出力される。しかし、ｎ＝１０の時点においてｙ（１０）は“１”だけゼロ方向へ変化するようになる。さらに、ｎ＝１１〜１９の時点においてはｎ＝１０の時点と同じ値（“００００１”）のｙ（ｎ）が出力されるが、ｎ＝２０の時点においてｙ（２０）は“１”だけゼロ方向へ変化してゼロに収束するよう変化するようになる。このように、本発明の第１実施例にかかるフィルタ装置においては、応答特性が理論値に近い応答とすることができると共に、リミットサイクルが生じることのないフィルタ装置とすることができる。
【００２３】
次に、本発明の第２実施例のフィルタ装置とされるハイパスフィルタ（ＨＰＦ）２の回路ブロック図を図３に示す。
図３に示す第２実施例のＨＰＦ２も１次巡回型のディジタルフィルタとされており、遅延手段２４と係数乗算器２５からなる帰還路を有している。第２実施例のＨＰＦ２は、加算器２０と遅延手段２４との間に値丸め手段を設けるようにした構成とされている。すなわち、遅延手段２４は、出力ディジタル信号ｙ（ｎ）を単位時間とされる１標本化周期Ｔだけ遅延する遅延手段であり、遅延手段２４からの信号ｙ（ｎ−１）に係数乗算器２５により係数αが乗算される。係数乗算器２５からの信号ｙ（ｎ−１）＊α＝ｙ’（ｎ−１）は加算器２０において、入力ディジタル信号ｘ（ｎ）と加算される。加算器２０からの信号ｙ’（ｎ）は値丸め手段において有効桁に値が丸められる。値丸め手段は、有効桁未満を四捨五入することにより値を丸めるアルゴリズムとされる第１丸めアルゴリズム手段２１と、有効桁未満を切り捨てることにより値を丸める第２丸めアルゴリズム手段２２と、第１丸めアルゴリズム手段２１と第２丸めアルゴリズム手段２２による丸め結果を演算周期毎に選択して出力するセレクタ２３から構成されている。値丸め手段により有効桁に値が丸められた信号は出力ディジタル信号ｙ（ｎ）として出力される。
【００２４】
値丸め手段におけるセレクタ２３では、第１丸めアルゴリズム手段２１による丸め結果を選択する回数ｉに対して、第２丸めアルゴリズム手段２２による丸め結果を選択する回数ｊがｉ≫ｊ（ｉ，ｊは正の整数）とされている。
このような、第２実施例のＨＰＦ２のインパルス応答は、第１実施例のＨＰＦ１のインパルス応答と同様となる。例えば、図２に示す第２実施例のＨＰＦ２に、入力ディジタル信号として値“１００００”のインパルスがｎ＝０の時点で入力された場合のインパルス応答は、量子化ビット数の有効桁数を５ビット、係数αを１０進数で０．７５（２進数で“０．１１”）とすると共に、セレクタ２３は１０回に１回だけ第２丸めアルゴリズム手段２２による丸め結果を選択するものとすると、図２に「本発明」として示すインパルス応答と同様となる。従って、本発明の第２実施例にかかるフィルタ装置においては、応答特性が理論値に近い応答とすることができると共に、リミットサイクルが生じることのないフィルタ装置とすることができる。
【００２５】
次に、本発明の第３実施例のフィルタ装置とされるハイパスフィルタ（ＨＰＦ）３の回路ブロック図を図４に示す。
図４に示す第３実施例のＨＰＦ３は２次巡回型のディジタルフィルタとされており、第３実施例のＨＰＦ３は、遅延手段３４と係数乗算器３５からなる第１帰還路と、遅延手段３６と係数乗算器３７からなる第２帰還路とを有している。すなわち、遅延手段３４は、出力ディジタル信号ｙ（ｎ）を単位時間とされる１標本化周期Ｔだけ遅延する遅延手段であり、遅延手段３４からの信号ｙ（ｎ−１）に係数乗算器３５により係数α1が乗算される。係数乗算器３５からの信号ｙ（ｎ−１）＊α1＝ｙ’（ｎ−１）は加算器３０に入力される。また、遅延手段３６は、信号ｙ（ｎ−１）を単位時間とされる１標本化周期Ｔだけ遅延する遅延手段であり、遅延手段３６からの信号ｙ（ｎ−２）に係数乗算器３７により係数α2が乗算される。係数乗算器３７からの信号ｙ（ｎ−２）＊α2＝ｙ’（ｎ−２）も加算器３０に入力される。
【００２６】
加算器３０において、ｙ’（ｎ−１）およびｙ’（ｎ−２）が入力ディジタル信号ｘ（ｎ）と加算される。加算器３０からの信号ｙ”（ｎ）は値丸め手段において有効桁に値が丸められる。値丸め手段は、有効桁未満を四捨五入することにより値を丸めるアルゴリズムとされる第１丸めアルゴリズム手段３１と、有効桁未満を切り捨てることにより値を丸める第２丸めアルゴリズム手段３２と、第１丸めアルゴリズム手段３１と第２丸めアルゴリズム手段３２による丸め結果を演算周期毎に選択して出力するセレクタ３３から構成されている。値丸め手段により有効桁に値が丸められた信号は出力ディジタル信号ｙ（ｎ）として出力される。値丸め手段におけるセレクタ３３では、第１丸めアルゴリズム手段３１による丸め結果を選択する回数ｉに対して、第２丸めアルゴリズム手段３２による丸め結果を選択する回数ｊがｉ≫ｊ（ｉ，ｊは正の整数）とされている。この場合、セレクタ３３は第２丸めアルゴリズム手段３２の丸め結果を選択する際に、２次のＨＰＦ３とされていることから２回連続して選択するようにしている。
これにより、第３実施例に示す２次のＨＰＦ３や高次のＨＰＦのインパルス応答においても、応答特性が理論値に近い応答とすることができると共に、リミットサイクルが生じにくくなるフィルタ装置とすることができる。
【００２７】
以上説明した本発明にかかるフィルタ装置は、ＤＳＰ（ディジタル信号処理装置：Digital Signal Processor）により実現することができる。ここで、ＤＳＰにより構成した本発明にかかるフィルタ装置が適用されたミキサーの構成を示すブロック図を図５に示す。
図５に示すミキサー４は、ＣＰＵ（Central Processing Unit）４０が管理プログラム（ＯＳ：Operating System）を実行しており、ミキサー４の全体の動作をＯＳ上で制御していると共に、楽音制御処理等を実行している。ＲＯＭ（Read Only Member）４１には、音色データやＣＰＵ４０が実行する楽音制御処理等の動作ソフトウェアが格納されている。ＲＯＭ４１を書き換え可能なメモリとすることにより、動作ソフトウェアを書き換え可能となり動作ソフトウェアのバージョンアップを容易に行うことができる。ＲＡＭ（Random Access Memory）４２には、ＣＰＵ４０のワークエリアや各種データ等の記憶エリアが設定されている。
【００２８】
表示ＩＦ４３は、表示器４４にミキサー４に関する設定を行うメニュー等の表示画面を表示させる表示インタフェースである。表示器４４は、タッチパネル機能を有するＬＣＤ（Liquid Crystal Display）からなるディスプレイである。検出ＩＦ４５は、操作子４６をスキャンして、操作子４６に対する操作を検出してＣＰＵ４０に送出している。操作子４６は、ミキサー４のパネルに設けられている各種操作を行うノブ、フェーダやボタン等の設定操作子や鍵盤等の演奏操作子からなる操作子である。通信ＩＦ４７は、通信Ｉ／Ｏ４８を介して外部機器と通信を行うための通信インタフェースであり、イーサネット（登録商標）などのネットワーク用のインタフェースとされる。ＣＰＵ４０、ＲＯＭ４１、ＲＡＭ４２、表示ＩＦ４３、検出ＩＦ４５、通信ＩＦ４７、ＥＦＸ４９、ＤＳＰ５０は通信バス５１を介してデータ等の授受を行っている。
【００２９】
ＤＳＰ５０はＣＰＵ４０の制御の基で、発音される楽音波形を生成したり楽音の音量、パン、効果などの音響特性を制御するディジタル信号処理を行っており、本発明にかかるフィルタ装置による音響信号のディジタル信号処理も行っている。エフェクタ（ＥＦＸ）４９はＣＰＵ４０の制御の基で、ミキシングされたオーディオ信号にリバーブ、エコーやコーラス等のエフェクトを付加している。ＥＦＸ４９およびＤＳＰ５０は音声バス５５を介してＡＤ５２、ＤＡ５３、ＤＤ５４とデータ等の授受を行っている。ＡＤ５２は、ミキサー４にアナログ信号を入力する複数のアナログ入力ポートであり、ＡＤ５２において入力されたアナログ入力信号はディジタル信号に変換されて音声バス５５に送出される。ＤＡ５３は、ミキサー４から外部へ出力する複数のアナログ出力ポートであり、ＤＡ５３において音声バス５５を介して受け取ったディジタル出力信号はアナログ信号に変換されて、会場やステージに配置されたスピーカから出力される。ＤＤ５４は、ミキサー４にディジタル信号を入力すると共に、外部にディジタル信号を出力する複数のディジタル入力／出力ポートであり、ＤＤ５４において入力されたディジタル入力信号は音声バス５５に送出され、音声バス５５を介して受け取ったディジタル出力信号はディジタルレコーダ等に出力される。なお、ＡＤ５２およびＤＤ５４から音声バス５５へ送出されたディジタル信号はＤＳＰ５０が受け取ってフィルタリング処理等のディジタル信号処理が施される。また、ＤＳＰ５０から音声バス５５に送出された楽音波形やディジタル信号はＤＡ５３あるいはＤＤ５４が受け取るようになる。
【００３０】
次に、ミキサー４において実行される混合処理アルゴリズムを等価的なハードウェア構成として示すブロック図を図６に示す。
図６において、複数のアナログ入力ポート（ＡＤ５２）に入力された複数のアナログ信号はディジタル信号に変換されて入力パッチ（Input Patch）６０に入力される。また、複数のディジタル入力ポート（ＤＤ５４）に入力された複数のディジタル信号は、そのまま入力パッチ６０に入力される。入力パッチ６０では、信号の入力元である複数の入力ポートの何れか１つの入力ポートを、Ｎチャンネル（Ｎは１以上の整数：例えば９６チャンネル）とされる入力チャンネル部６１の各入力チャンネル（Input Channel）６１−１，６１−２，６１−３，・・・・，６１−Ｎに選択的にパッチ（結線）している。各入力チャンネル６１−１〜６１−Ｎには、入力パッチ６０でパッチされた入力ポートからのオーディオ信号In.1,In.2,In.3,・・・,In.Nがそれぞれ供給される。
【００３１】
入力チャンネル部６１における各入力チャンネル６１−１〜６１−Ｎにおける各入力チャンネル信号は、イコライザやコンプレッサにより音響信号の特性が調整されると共に送り出しレベルが制御されてＭ本（Ｍは１以上の整数：例えば２４本）の混合バス（Mix Bus）６４およびＬ，Ｒのステレオのキューバス（Cue Bus）６６へ送出される。この場合、入力チャンネル部６１から出力されるＮ入力チャンネル信号は、Ｍ本の混合バス６５の１ないし複数に選択的に出力される。混合バス６５においては、Ｍ本の各バスにおいて、Ｎ入力チャンネルのうちの任意の入力チャンネルから選択的に入力された１ないし複数の入力チャンネル信号が混合されて、合計Ｍ通りの混合出力が出力される。Ｍ本の混合バス６５の各バスからの混合出力は、Ｍチャンネルとされる出力チャンネル部６２の各出力チャンネル（Output Channel）６２−１，６２−２，６２−３，・・・・，６２−Ｍにそれぞれ出力される。各出力チャンネル６２−１〜６２−Ｍでは、イコライザやコンプレッサにより周波数バランス等の音響信号の特性が調整されて、出力チャンネル信号Mix.1,Mix.2,Mix.3,・・・,Mix.Mとして出力され、このＭ出力チャンネル信号Mix.1~Mix.Mは、出力パッチ（Output Patch）６４に出力される。また、Ｌ，Ｒのキューバス（Cue Bus）６６においてはＮ入力チャンネルのうちの任意の入力チャンネルから選択的に入力された１ないし複数の入力チャンネル信号が混合されたキュー／モニタ用の信号がキュー／モニタ部（Cue/Monitor）６３に出力される。キュー／モニタ部６３から出力されるキュー／モニタ出力（Cue/monitor）は出力パッチ６４に出力される。
【００３２】
出力パッチ６４では、出力チャンネル部６２からのＭ出力チャンネル信号Ｍｉｘ．１〜Ｍｉｘ．Ｍおよびキュー／モニタ部６３からのキュー／モニタ出力の何れかを、複数の出力ポート（ＤＡ５３およびＤＤ５４）のいずれかに選択的にパッチ（結線）することができ、各出力ポートには、出力パッチ６４でパッチされた出力チャンネル信号が供給される。ＤＡ５３の出力ポートにおいて、ディジタルの出力チャンネル信号はアナログ出力信号に変換され、アンプにより増幅されて会場に配置された複数のスピーカから放音される。さらに、このアナログ出力信号はステージ上のミュージシャン等が耳に装着するインイヤーモニタに供給されたり、その近傍に置かれたステージモニタスピーカで再生される。また、複数のディジタル出力ポートを備えるディジタル出力ポート部（ＤＤ５４）から出力されるディジタルオーディオ信号は、レコーダや外部接続されたＤＡＴ等に供給されてディジタル録音することができるようにされている。また、キュー／モニタ出力は出力パッチ６４でアサインされたＤＡ５３の出力ポートにおいてアナログ出力信号に変換され、オペレータルームに配置されたモニタ用スピーカやオペレータが装着するヘッドホン等から出力されてオペレータが検聴できるようになる。
このようなミキサー４におけるＤＳＰ５０において動作する本発明にかかるフィルタ装置では、応答特性が理論値に近い応答とすることができると共に、リミットサイクルが生じることのないフィルタ装置とすることができる。これにより、本発明にかかるフィルタ装置が適用されたミキサー４においては、聴取した際に良好に聞こえる音響信号を出力することができると共に、音響信号が出力されたままになることを防止することができるようになる。
【産業上の利用可能性】
【００３３】
以上説明した本発明のフィルタ装置において、第１丸めアルゴリズム手段は四捨五入により値を整数に丸めるようにしたが、ｋ捨（ｋ+１）入（ｋは正の整数）またはビット切り捨てすることにより値を丸めるアルゴリズムとしてもよい。また、第１丸めアルゴリズム手段と第２アルゴリズム手段が同じ値の信号について有効桁に丸める演算を行った際の演算結果は、第２アルゴリズム手段の演算結果における有効桁の値が２進数で“１”だけ小さくなることがあるアルゴリズムとなる。
さらに、本発明のフィルタ装置において、値丸め手段におけるセレクタは、第１丸めアルゴリズム手段による丸め結果を選択する回数ｉに対して、第２丸めアルゴリズム手段による丸め結果を選択する回数ｊがｉ≫ｊ（ｉ，ｊは正の整数）とされている。この場合、セレクタは一例として１０回に１回だけ第２丸めアルゴリズム手段による丸め結果を選択するようにしたが、これに限ることはなくセレクタが第２丸めアルゴリズム手段による丸め結果を選択する回数を、数％に相当する回数とすることができる。この場合、セレクタが第２丸めアルゴリズム手段による丸め結果を選択する周期は一定周期とする必要はなくランダムな周期で選択するようにしても良い。
なお、本発明のフィルタ装置はＨＰＦに限るものではなく、ローパスフィルタやバンドパスフィルタ等に適用できるものである。また、ｍ本の帰還路を有しているｍ次のフィルタ装置とされている場合は、セレクタは第２丸めアルゴリズム手段の丸め結果を選択する際に、ｍ回連続して選択するようになされる。
【符号の説明】
【００３４】
１  ＨＰＦ、２  ＨＰＦ、３  ＨＰＦ、４  ミキサー、１０  加算器、１１  遅延手段、１２  係数乗算器、１３  第１丸めアルゴリズム手段、１４  第２丸めアルゴリズム手段、１５  セレクタ、２０  加算器、２１  第１丸めアルゴリズム手段、２２  第２丸めアルゴリズム手段、２３  セレクタ、２４  遅延手段、２５  係数乗算器、３０  加算器、３１  第１丸めアルゴリズム手段、３２  第２丸めアルゴリズム手段、３３  セレクタ、３４  遅延手段、３５  係数乗算器、３６  遅延手段、３７  係数乗算器、４０  ＣＰＵ、４１  ＲＯＭ、４２  ＲＡＭ、４３  表示ＩＦ、４４  表示器、４５  検出ＩＦ、４６  操作子、４７  通信ＩＦ、４８  通信Ｉ／Ｏ、４９  ＥＦＸ、５０  ＤＳＰ、５１  通信バス、５２  ＡＤ、５３  ＤＡ、５４  ＤＤ、５５  音声バス、６０  入力パッチ、６１  入力チャンネル部、６２  出力チャンネル部、６３  キュー／モニタ部、６４  出力パッチ、６５  混合バス、６６  キューバス、１００  ＨＰＦ、１１０  加算器、１１１  遅延手段、１１２  係数乗算器
【図１】
0005560787.tif 000002
【図２】
0005560787.tif 000003
【図３】
0005560787.tif 000004
【図４】
0005560787.tif 000005
【図５】
0005560787.tif 000006
【図６】
0005560787.tif 000007
【図７】
0005560787.tif 000008
【図８】
0005560787.tif 000009
【図９】
0005560787.tif 000010