(57)【特許請求の範囲】
【請求項１】
半導体集積回路における回路素子のレイアウト情報を基に、前記回路素子の物理特性を反映した回路データを生成する回路データ生成手段と、
同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能する前記ゲートを有するトランジスタにかかる機械的応力に関するパラメータを、前記複数のゲートのレイアウト形状に応じて一意に決定するパラメータ決定手段と、を備え、
前記回路データ生成手段は、前記パラメータを用いて、前記機械的応力の影響を反映した前記トランジスタにおける移動度を求め、求められた前記移動度に基づいて前記トランジスタの物理特性を決定し、
前記パラメータは前記移動度の変動量を示し、前記パラメータ決定手段は、前記移動度が飽和するときの前記パラメータの値である安全値よりも、前記複数のレイアウト形状に応じて決定された前記パラメータの値の方が小さい場合には、当該パラメータを前記安全値に設定することを特徴とする設計支援装置。
【請求項２】
前記パラメータ決定手段は、前記複数のゲートのそれぞれの前記拡散領域の端部からの距離の平均値を求め、当該平均値に基づいて前記パラメータを決定することを特徴とする請求項１に記載の設計支援装置。
【請求項３】
前記パラメータ決定手段は、前記拡散領域内の端部に最も近いゲートと当該端部との間の距離、前記複数のゲートのゲート間隔、及び、前記複数のゲートの本数に対するマップに基づいて、前記パラメータを決定することを特徴とする請求項１に記載の設計支援装置。
【請求項４】
半導体集積回路における回路素子のレイアウト情報を基に、前記回路素子の物理特性を反映した回路データを生成する回路データ生成工程と、
同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能する前記ゲートを有するトランジスタにかかる機械的応力に関するパラメータを、前記複数のゲートのレイアウト形状に応じて一意に決定するパラメータ決定工程と、を備え、
前記回路データ生成工程は、前記パラメータを用いて、前記機械的応力の影響を反映した前記トランジスタにおける移動度を求め、求められた前記移動度に基づいて前記トランジスタの物理特性を決定し、
前記パラメータは前記移動度の変動量を示し、前記パラメータ決定工程は、前記移動度が飽和するときの前記パラメータの値である安全値よりも、前記複数のレイアウト形状に応じて決定された前記パラメータの値の方が小さい場合には、当該パラメータを前記安全値に設定することを特徴とする設計支援方法。
【請求項５】
コンピュータにより実行されるプログラムであって
半導体集積回路における回路素子のレイアウト情報を基に、前記回路素子の物理特性を反映した回路データを生成する回路データ生成手段、同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能する前記ゲートを有するトランジスタにかかる機械的応力に関するパラメータを、前記複数のゲートのレイアウト形状に応じて一意に決定するパラメータ決定手段、として前記コンピュータを機能させ、
前記回路データ生成手段は、前記パラメータを用いて、前記機械的応力の影響を反映した前記トランジスタにおける移動度を求め、求められた前記移動度に基づいて前記トランジスタの物理特性を決定し、
前記パラメータは前記移動度の変動量を示し、前記パラメータ決定手段は、前記移動度が飽和するときの前記パラメータの値である安全値よりも、前記複数のレイアウト形状に応じて決定された前記パラメータの値の方が小さい場合には、当該パラメータを前記安全値に設定することを特徴とする設計支援プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路（ＬＳＩ）の設計を支援する設計支援装置、設計支援方法及び設計支援プログラムに関する。
【背景技術】
【０００２】
ＬＳＩの設計では、その上流の工程で回路設計が行われた後、この回路設計で得られたデータをもとにレイアウト設計が行われる。回路設計では、ＬＳＩの設計仕様に基づいてＲＴＬ（Register Transfer Level）設計が行われた後、同ＲＴＬ記述レベルで作成した設計データをもとにゲートレベルの回路データ、いわゆるネットリストが作成される。このネットリストに基づいて、実際のＬＳＩの動作を想定したシミュレーションが行われる。そのため、ネットリストが作成される際には、トランジスタ、抵抗素子及び容量素子などの設計データ中の回路素子が実際の回路素子と近づくようにモデル化される。半導体プロセスの微細化が進むにつれ、基本的なデバイス物理を反映しただけの回路素子モデルでは、回路素子の特性を高精度にシミュレーションすることが困難になってきている。このため、回路設計の段階で、回路素子のレイアウトパターンの影響をモデルに反映させることが進められている。
【０００３】
これらの回路素子のうち、トランジスタは、他の回路素子と比較して複雑な物理特性を有する。そのため、トランジスタの複雑な物理特性を回路シミュレータ上で高精度に再現すべく、数多くのトランジスタモデルが提案されている。例えば、トランジスタにおいては、素子分離絶縁膜からトランジスタに及ぼされる機械的応力（以下、「ＳＴＩ応力」と称する）によってその移動度が変動することが知られている。カリフォルニア大学バークレー校により提案されたトランジスタモデルであるＢＳＩＭ４においては、この移動度の機械的応力依存性が、素子分離絶縁膜の端からチャネル中心までの距離の関数として表されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４１４５１４７号公報
【特許文献２】特開２００７−１２３４４２号公報
【特許文献３】特開２００４−２４１５２９号公報
【非特許文献】
【０００５】
【非特許文献１】“ＢＳＩＭ４．６．０ ＭＯＳＦＥＴ Ｍｏｄｅｌ Ｕｓｅｒ‘ｓ Ｍａｎｕａｌ”、＜ＵＲＬ: http://www-device.eecs.berkeley.edu/~bsim3/BSIM4/BSIM460/doc/BSIM460_Manual.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、同一の拡散領域内に複数のゲートが配置されている場合には、ゲート電極として機能するゲートを有するトランジスタにおける移動度の変動を算出しようとすると、回路設計者の負担が大きくなる。そのため、回路設計の段階では、複数のゲートが同一の拡散領域内に並列に配置されている場合において、ＳＴＩ応力による移動度の変動を見積もることが難しかった。このため、現状では、回路設計の段階で見積もられたドレイン電流（又はゲート電圧）とレイアウト設計の段階で見積もられたドレイン電流（又はゲート電圧）との間に誤差が生じ、設計の戻りが生じていた。
【０００７】
また、ＳＴＩ応力による移動度の変動の影響を抑えるために、レイアウト設計の段階で、素子分離絶縁膜からトランジスタまでの距離を広げようとすると、レイアウト面積が増大してしまい、コストアップに繋がる可能性がある。
【課題を解決するための手段】
【０００８】
開示の装置は、回路データ生成手段と、パラメータ決定手段と、を備える。回路データ生成手段、パラメータ決定手段は、例えば、ＰＣ（Personal Computer）などのＣＰＵ（Central Processing Unit）がプログラムを実行することにより実現される。回路データ生成手段は、半導体集積回路における回路素子のレイアウト情報を基に、当該回路素子の物理特性を反映した回路データ、例えばネットリストを生成する。パラメータ決定手段は、同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能する当該ゲートを有するトランジスタにかかる機械的応力に関するパラメータを、複数のゲートのレイアウト形状に応じて一意に決定する。回路データ生成手段は、当該パラメータを用いて、機械的応力の影響を反映したトランジスタにおける移動度を求め、求められた移動度に基づいて前記トランジスタの物理特性を決定する。パラメータは移動度の変動量を示し、パラメータ決定手段は、移動度が飽和するときのパラメータの値である安全値よりも、複数のレイアウト形状に応じて決定されたパラメータの値の方が小さい場合には、当該パラメータを安全値に設定する。
【発明の効果】
【０００９】
開示の装置によれば、回路設計段階において、同一の拡散領域内に複数のゲートが設けられている場合に、ゲート電極として機能する当該ゲートを有するトランジスタにおける移動度が見積もりやすくなる。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係る設計支援装置のハードウェア構成の一例を示す図である。
【図２】トランジスタがモデル化された一例を示す図である。
【図３】トランジスタがモデル化された一例を示す図である。
【図４】モデル化の第２の方法で用いられるマップの一例を示す図である。
【図５】移動度とパラメータとの関係を示すグラフの一例である。
【図６】実施形態に係る設計支援装置のシステム構成の一例を示す図である。
【図７】実施形態に係る設計支援装置を用いた設計フローの一例を示す図である。
【発明を実施するための形態】
【００１１】
以下、実施形態の一例について図面を参照しつつ説明する。
【００１２】
［ハードウェア構成］
まず、実施形態に係る設計支援装置１００のハードウェア構成の一例について説明する。設計支援装置１００は、例えばＰＤＫ（Process Design Kit）などの装置である。設計支援装置１００は、設計された回路図からネットリストを生成するとともに、トランジスタ、抵抗素子及び容量素子などの回路素子をモデル化して当該ネットリストに反映する。
【００１３】
図１に、設計支援装置１００のハードウェア構成の一例を示す。設計支援装置１００は、例えばＰＣ（Personal Computer）などのコンピュータであり、ＣＰＵ（Central Processing Unit）１１、ＲＯＭ（Read Only Memory）１２、ＲＡＭ（Random Access Memory）１３及びハードディスク１４を有する。また、設計支援装置１００は、出力装置１５、入力装置１６、インターフェース１７及びディスクドライブ１８を有する。これらの構成要素は、バス１０に接続されている。出力装置１５は、例えばモニタやプリンタなどの出力装置であり、入力装置１６は、例えばマウスやキーボードなどの入力装置である。インターフェース１７は、例えばＵＳＢ（Universal Serial Bus）などの外部接続インターフェースである。ディスクドライブ１８は、例えばＤＶＤ（Digital Versatile Disc）などのディスクを駆動させるためのディスクドライブである。
【００１４】
回路設計段階において、設計者は、回路図作成エディタなどを用いて回路図を作成する。また、設計者は、回路素子のレイアウト情報を設計支援装置１００に入力する。設計支援装置１００は、設計者により作成された回路図中における回路素子を、レイアウト情報に基づいてモデル化する。そして、設計支援装置１００は、回路図からネットリストを生成する際に、モデル化された回路素子の物理特性をネットリストに反映する。具体的には、設計支援装置１００において、ＲＯＭ１２などに記憶されているプログラムをＣＰＵ１１が実行することにより、回路素子のモデル化、及び、モデル化された回路素子の物理特性が反映されたネットリストの生成が行われる。このようにして、回路設計段階において、モデル化された回路素子の物理特性が反映されたネットリストが生成される。
【００１５】
［トランジスタモデル］
次に、回路素子のモデル化の一例として、他の回路素子と比較して複雑な物理特性を有するトランジスタのモデル化について説明する。
【００１６】
図２、図３は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)がモデル化された一例を示す図である。
【００１７】
図２に示すモデル化されたトランジスタでは、矩形状のゲート電極ＧＴが拡散領域２２に１つ設けられている。拡散領域２２の端部２２ａ、２２ｂの外側には、図示しない素子分離絶縁膜が設けられている。ゲート電極ＧＴはその長辺方向が拡散領域２２を横切って配置されている。ここで、拡散領域２２の幅はＷとなっており、ゲート電極ＧＴの短辺方向の長さはＬとなっている。従って、図２に示すトランジスタでは、ゲート長がＬとなり、ゲート幅がＷとなる。ここで、以下の式（１）に示すように、トランジスタにおけるドレイン電流Ｉｄは、移動度ｕ０と、ゲート電極ＧＴの酸化膜圧Ｃｏｘと、ゲート長Ｌ／ゲート幅Ｗとの積に比例する。
【００１８】
【数１】
0005560700.tif 000002
【００１９】
ここで、酸化膜圧Ｃｏｘ及び移動度ｕ０を定数とした場合には、ゲート長Ｌ及びゲート幅Ｗをモデル化することによりドレイン電流Ｉｄの値を見積もることができる。
【００２０】
しかしながら、実際には、移動度ｕ０は、素子分離絶縁膜から及ぼされるＳＴＩ応力によって変動することが知られている。そのため、移動度ｕ０を定数とすると、後のレイアウト設計段階における回路解析において不具合が見つかり、回路設計段階への作業の戻りが生じる可能性がある。具体的には、回路設計段階で見積もられたドレイン電流とレイアウト設計段階で見積もられたドレイン電流との間に誤差が生じる可能性がある。
【００２１】
そこで、ＢＳＩＭ４によれば、ＳＴＩ応力による移動度の変動を見積もるモデルが提唱されている。具体的には、拡散領域の端部からゲート電極までの距離をパラメータＳＡ、ＳＢとすると、移動度の相対変動ρｕｅｆｆは以下の式（２）、（３）を用いて求められる。
【００２２】
【数２】
0005560700.tif 000003
【００２３】
【数３】
0005560700.tif 000004
【００２４】
式（２）において、Ｌｄはチャネル長を示している。また、式（３）において、ＫＵ０、Ｋｓｔｒｅｓｓ＿ｕ０は定数である。例えば、図２に示す例では、式（２）のパラメータＳＡには、拡散領域２２の一方の端部２２ａからゲート電極ＧＴまでの距離ＳＡ０が代入され、パラメータＳＢには、拡散領域２２の他方の端部２２ａからゲート電極ＧＴまでの距離ＳＢ０が代入される。
【００２５】
つまり、上述のモデルによれは、移動度の相対変動ρｕｅｆｆは、パラメータＳＡ、ＳＢに依存する、即ち、図２に示す例では、拡散領域２２の端部からゲート電極ＧＴまでの距離ＳＡ０、ＳＢ０に依存することとなる。従って、設計支援装置１００は、例えば、レイアウト情報として入力された距離ＳＡ０、ＳＢ０の値を基に、上述のＢＳＩＭで提唱されたモデルを用いることで、移動度の相対変動を算出することができる。これにより、設計支援装置１００は、ＳＴＩ応力による影響が反映された移動度を求めることができ、ＳＴＩ応力の影響が反映されたドレイン電流の値を算出することができる。
【００２６】
ここで、図３に示すように、同一の拡散領域２２において、複数のゲートが配置された場合を考えてみる。図３に示す例では、ダミーゲートＤＧＴを含む９本のゲートが拡散領域２２に並列配置されている。ここで、Ｎ＝３、５、７に示すゲートがゲート電極ＧＴとして機能し、Ｎ＝１、２、４、６、８、９に示すゲートがダミーゲートＤＧＴとして機能する。この場合において、拡散領域２２の端部２２ａ、２２ｂから各ゲート電極ＧＴまでの距離を夫々求め、それらの距離を基に、各ゲート電極ＧＴを有するトランジスタにおける移動度の変動を夫々見積もるとすると計算が複雑になる。
【００２７】
そこで、実施形態に係る設計支援装置１００では、トランジスタのモデル化手法として、同一の拡散領域２２における各ゲート電極ＧＴを有するトランジスタについてのパラメータＳＡ、ＳＢを、ゲートのレイアウト形状に応じて一意に決定することとする。以下、パラメータＳＡ、ＳＢをゲートのレイアウト形状に応じて一意に決定する２つの方法について説明する。
【００２８】
まず、第１の方法について説明する。第１の方法では、ダミーゲートＤＧＴを含む全てのゲートについての拡散領域２２からの距離の平均値が、各ゲート電極ＧＴについてのパラメータＳＡ、ＳＢとされる。以下、図３を用いて具体的に説明する。
【００２９】
拡散領域２２の一方の端部２２ａに最も近いゲート（ここではＮ＝１のゲート）と当該端部２２ａとの間の距離をＳ１、ゲート長をＬ、ゲート間隔をＳＤとすると、各ゲートについての端部２２ａからの距離ＳＡ１は以下の式（４）で求められる。
【００３０】
【数４】
0005560700.tif 000005
【００３１】
次に、拡散領域２２におけるゲートの本数をＮＧＹ、拡散領域２２の他方の端部２２ｂに最も近いゲート（ここではＮ＝９のゲート）と当該端部２２ｂとの間の距離をＳ２とすると、各ゲートについての端部２２ｂからの距離ＳＢ１は以下の式（５）で求められる。
【００３２】
【数５】
0005560700.tif 000006
【００３３】
例えば、Ｎ＝２のダミーゲートについての距離ＳＡ１、ＳＢ１は、ＮＧＹ＝９なので、式（４）、（５）を用いて、以下のようにして求められる。
【００３４】
【数６】
0005560700.tif 000007
【００３５】
【数７】
0005560700.tif 000008
【００３６】
パラメータＳＡ、ＳＢはそれぞれ、距離ＳＡ１、ＳＢ１の平均値として以下のようにして求められる。
【００３７】
【数８】
0005560700.tif 000009
【００３８】
【数９】
0005560700.tif 000010
【００３９】
このようにして求められたパラメータＳＡ、ＳＢが、同一の拡散領域における各ゲート電極を有する各トランジスタのパラメータＳＡ、ＳＢとして一意に決定される。つまり、図３の例でいうと、Ｎ＝３、５、７に示すゲート電極ＧＴを有する各トランジスタのパラメータＳＡ、ＳＢが、距離ＳＡ１、ＳＢ１の平均値として一意に決定される。
【００４０】
求められたパラメータＳＡ、ＳＢを上述の式（１）から（３）に代入することにより、同一の拡散領域における各ゲート電極ＧＴを有する各トランジスタについて、ＳＴＩ応力の影響が反映された移動度が求められる。図３の例でいうと、Ｎ＝３、５、７に示すゲート電極ＧＴを有する各トランジスタについて、ＳＴＩ応力の影響が反映された移動度が求められる。
【００４１】
上述の第１の方法を用いる代わりに、次に述べる第２の方法を用いるとしても良い。第２の方法では、距離Ｓ１（又はＳ２）、ゲート間隔ＳＤ、拡散領域におけるゲートの本数ＮＧＹ、及び、パラメータＳＡ（又はＳＢ）のマップに基づいて、パラメータＳＡ（又はＳＢ）が求められる。
【００４２】
図４は、第２の方法で用いられるマップの一例を示す図である。例えば、ある拡散領域において、距離Ｓ１＝０．１［ｕｍ］、ゲート間隔ＳＤ＝０．２［ｕｍ］、ゲートの本数ＮＧＹ＝９本となっている場合には、図４に示すマップを用いて、ＳＡ＝１［ｕｍ］と求められる。なお、マップの値は、予め、シミュレーションや実験などにより求められた適合値である。また、例えば、距離Ｓ２＝０．１［ｕｍ］、ゲート間隔ＳＤ＝０．２［ｕｍ］、ゲートの本数ＮＧＹ＝９本となっている場合にも、図４に示すマップを用いて、ＳＢ＝１［ｕｍ］と求められる。
【００４３】
このようにして求められたパラメータＳＡ、ＳＢが、同一の拡散領域における各ゲート電極を有する各トランジスタのパラメータＳＡ、ＳＢとして一意に決定される。この第２の方法で求められたパラメータＳＡ、ＳＢを上述の式（１）から（３）に代入しても、同一の拡散領域における各ゲート電極を有する各トランジスタについて、ＳＴＩ応力の影響が反映された移動度が求められる。
【００４４】
以上に述べた第１及び第２の方法より分かるように、実施形態に係るモデル化手法では、同一の拡散領域における各ゲート電極を有するトランジスタについてのパラメータＳＡ、ＳＢは、当該拡散領域におけるゲートのレイアウト形状に応じて一意に決定される。このようにすることで、同一拡散領域内における各ゲート電極を有するトランジスタ毎にパラメータＳＡ、ＳＢを求めて移動度を求める場合と比較して、計算を簡易化することができ、移動度が見積もりやすくなる。ここで、第１の方法によれば、Ｓ１、Ｓ２、ＮＧＹ、ＳＡの値に応じて計算によりパラメータＳＡ、ＳＢが求められるので、第２の方法と比較して、パラメータＳＡ、ＳＢの精度を高めることができる。一方、第２の方法によれば、第１の方法と比較して、計算を簡易化することができるので、処理を早めることができる。
【００４５】
さらに、実施形態に係る設計支援装置１００では、移動度が飽和するときのパラメータＳＡ，ＳＢの値である安全値よりも、上述の手法で求められたパラメータＳＡ、ＳＢの値の方が小さい場合には、当該パラメータＳＡ、ＳＢの値を安全値に設定することとする。以下、図５を用いて説明する。
【００４６】
図５は、移動度とパラメータＳＡ、ＳＢとの関係を示すグラフの一例である。図５を見ると分かるように、パラメータＳＡ、ＳＢが大きくなるほど、移動度の変動量は減少して、最終的には、移動度は飽和する。移動度が飽和したときの飽和値ＶＡに対応するパラメータＳＡ、ＳＢの値ＤＡが安全値である。つまり、パラメータＳＡ、ＳＢが安全値よりも小さい場合には、ＳＴＩ応力による移動度の変動が発生する可能性があるということになる。
【００４７】
そこで、実施形態に係る設計支援装置１００では、上述の手法で求められたパラメータＳＡ、ＳＢが安全値よりも小さい場合には、パラメータＳＡ、ＳＢを安全値ＤＡに設定することとする。つまり、設計支援装置１００は、回路図中における全てのパラメータＳＡ、ＳＢを安全値ＤＡ以上に設定してから、各トランジスタにおける移動度を求めて、ネットリストに反映することとする。このようにして生成されたネットリストは、各トランジスタにおける移動度の変動が抑えられているので、後のレイアウト設計段階で生成されるネットリストと比較して、ドレイン電流の誤差が生じずに済む。
【００４８】
なお、この場合には、設計者は、パラメータＳＡ、ＳＢが安全値ＤＡとなるように、回路図中において、拡散領域２２におけるゲートのレイアウト形状を修正する。具体的には、設計者は、パラメータＳＡ，ＳＢが安全値となるように、拡散領域の端部に近いゲートから当該端部までの距離Ｓ１、Ｓ２、ゲート間隔ＳＤを修正する。このようにすることで、回路設計段階において、拡散領域におけるゲートのレイアウト形状を、移動度の変動が抑えられたレイアウト形状とすることができる。
【００４９】
このように、上述の手法で求められたパラメータＳＡ、ＳＢを安全値以上に設定することにより、回路設計の段階で見積もられたドレイン電流とレイアウト設計の段階で見積もられたドレイン電流との間に誤差が生じるのを防ぐことができる。これにより、レイアウト設計段階から回路設計段階への設計の戻りが生じるのを防ぐことができる。
【００５０】
なお、上述の例では、ダミーゲートＤＧＴが設けられるとしているが、これに限られるものではなく、代わりに、ダミーゲートＤＧＴが設けられずに、複数のゲート電極ＧＴが設けられるとしても良いのは言うまでもない。また、上述の例では、移動度の変動に応じて、ドレイン電流が求められるとしているが、これに限られるものではなく、ゲート電圧が求められるとしても良いのは言うまでもない。
【００５１】
［システム構成］
次に、実施形態に係る設計支援装置１００のシステム構成の一例について図６を用いて説明する。
【００５２】
図６に示すように、設計支援装置１００は、回路図作成エディタ２１と、レイアウトエディタ２２と、寄生素子抽出部２３と、ネットリスト生成部２４と、回路シミュレータ２５と、出力結果比較部２６と、を有する。これらの構成要素は、図１でいうと、例えば、ＲＯＭ１２などに記憶されているプログラムをＣＰＵ１１が実行することにより実現される。また、設計支援装置１００は、素子データ記憶部３１と、パラメタデータ記憶部３２と、安全値データ記憶部３３と、テストベンチ記憶部３４と、を有する。これらの記憶部は、図１でいうと、例えば、ハードディスク１４に相当する。
【００５３】
素子データ記憶部３１には、トランジスタ、抵抗素子及び容量素子などの回路素子のレイアウト情報が記憶されている。ただし、レイアウト情報のうち、先に述べたＳ１、Ｓ２、ＳＤなどのＳＴＩ応力に関係する情報（以下、「パラメータ情報」と称する）は、パラメータデータ記憶部３２に記憶されている。
【００５４】
回路図作成エディタ２１は、回路設計段階において、設計者が回路図を作成するためのエディタである。設計者は、回路図作成エディタ２１を用いて回路図Ａｋを作成する。このとき、回路図中における各回路素子には、素子データ記憶部３１に記憶されているレイアウト情報、パラメータデータ記憶部３２に記憶されているパラメータ情報が関連付けられる。例えば、トランジスタには、当該トランジスタが配置されている拡散領域のＳ１、Ｓ２、ＳＤなどのＳＴＩ応力に関係するパラメータ情報が関連付けられる。回路図Ａｋは、ネットリスト生成部２４に入力される。
【００５５】
ネットリスト生成部２４は、回路図に基づいて、ネットリストを生成する。例えば、ネットリスト生成部２４は、回路図Ａｋに基づいて、２つのネットリストＡｎ、Ｂｎを生成する。ネットリストＡｎは、回路図Ａｋ中の各トランジスタについて、ＳＴＩ応力による移動度の変動が考慮されていないネットリストである。ネットリストＢｎは、回路図Ａｋ中の各トランジスタについて、ＳＴＩ応力による移動度の変動が考慮されたネットリストである。ネットリスト生成部２４は、ネットリストＢｎを生成する際に、回路図中の各トランジスタについて、上述したモデル化手法を用いる。
【００５６】
ネットリストＢｎの生成方法について具体的に説明する。ネットリスト生成部２４は、回路図中の各トランジスタについて、Ｓ１、Ｓ２、ＳＤなどのパラメータ情報を基に、上述したモデル化手法、即ち、第１又は第２の方法を用いてパラメータＳＡ、ＳＢを求める。ここで、ネットリスト生成部２４は、求められたパラメータＳＡ、ＳＢのうち、安全値よりも小さいものを検出する。安全値は、安全値データ記憶部３３に記憶されている。ネットリスト生成部２４は、安全値よりも小さいパラメータＳＡ、ＳＢについて、新たなパラメータＳＡ、ＳＢの値として安全値を設定する。次に、ネットリスト生成部２４は、回路図中の各トランジスタについて、パラメータＳＡ、ＳＢを基に移動度を求め、当該移動度を反映してネットリストＢｎを生成する。このとき、各トランジスタにおけるパラメータＳＡ、ＳＢは、安全値以上となっているので、生成されたネットリストＢｎは、移動度の変動が抑えられたネットリストとなっている。このことから分かるように、ネットリスト生成部２４が、回路データ生成手段及びパラメータ決定手段として機能する。なお、ここで、設計者は、安全値よりも小さいパラメータＳＡ、ＳＢについて、当該パラメータＳＡ，ＳＢが安全値となるように、回路図Ａｋを修正する。例えば、ネットリスト生成部２４は、安全値よりも小さなパラメータＳＡ、ＳＢを有するトランジスタのリストを生成して出力する。そして、設計者は、当該リストを確認して、パラメータＳＡ，ＳＢが安全値となるように、当該トランジスタが配置された拡散領域におけるゲートのレイアウト形状を修正する。即ち、設計者は、回路図Ａｋにおける距離Ｓ１、Ｓ２、ゲート間隔ＳＤを修正する。
【００５７】
回路シミュレータ２５は、ネットリストを基に回路解析を行う。例えば、回路シミュレータ２５は、ネットリストＡｎ、Ｂｎのそれぞれを基に、トランジスタのドレイン電流（又はゲート電圧）を求めて出力する。具体的には、回路シミュレータ２５は、ネットリストＡｎを基に求められた各トランジスタのドレイン電流（又はゲート電圧）の情報である出力結果Ａｖｉを出力する。また、回路シミュレータ２５は、ネットリストＢｎを基に求められた各トランジスタのドレイン電流（又はゲート電圧）の情報である出力結果Ｂｖｉを出力する。出力結果Ａｖｉ、Ｂｖｉは、出力結果比較部２６に入力される。また、回路シミュレータ２５は、回路設計段階及びレイアウト設計段階にて入力されたネットリストについて、テストベンチ記憶部３４に記憶されたテストベンチ記述データを用いて回路特性解析を行う。回路特性解析では、例えば、ＤＣ解析、ＡＣ解析、過渡解析、消費電力解析などの回路出力の特性が解析される。また、テストベンチ記述データは、回路特性解析のための条件が設定されたデータである。
【００５８】
出力結果比較部２６は、ドレイン電流（又はゲート電圧）についての出力結果Ａｖｉ，Ｂｖｉの差が判定基準よりも大きいトランジスタの情報をレポートとして出力する。ここで、判定基準は、予め、設計者などにより設定されている。
【００５９】
設計者は、出力結果比較部２６より出力されたレポートを基に、レポートされたトランジスタのうち、精度を気にしなくても良いトランジスタを選択する。そして設計者は、回路図Ａｋを基に、精度を気にしなくても良いトランジスタについて、安全値にされたパラメータＳＡ、ＳＢを元のパラメータＳＡ、ＳＢに修正して回路図Ａｋ２を作成する。回路図Ａｋ２は、ネットリスト生成部２４に入力され、回路シミュレータ２５にてＤＣ解析などの回路特性解析が行われる。設計者は、回路特性解析の結果が好ましいものであると判定した場合には、レイアウト設計段階に進む。
【００６０】
レイアウトエディタ２２は、レイアウト設計段階において、設計者がレイアウトデータを作成するためのエディタである。設計者は、回路図Ａｋ２を基に、レイアウトエディタ２２を用いてレイアウト設計を行い、レイアウトデータＬＤを生成する。レイアウトデータＬＤは、寄生素子抽出部２３に入力される。
【００６１】
寄生素子抽出部２３は、レイアウトデータＬＤに基づいて、寄生素子を抽出し、当該寄生素子が関連づけられた回路図Ｃｋを出力する。回路図Ｃｋは、ネットリスト生成部２４に入力され、寄生素子の影響が反映されたネットリストＣｎを生成する。ネットリストＣｎは、回路シミュレータ２５に入力される。回路シミュレータ２５は、ネットリストＣｎを基に、各トランジスタのドレイン電流（又はゲート電圧）を求めて、出力結果Ｃｖｉを出力するとともに、ＤＣ解析などの回路特性解析を行う。
【００６２】
［設計フロー］
次に、上述の設計支援装置１００を用いた設計フローについて、図７に示すフローチャートを用いて説明する。以下の設計フローでは、回路設計において、パラメータＳＡ、ＳＢを基にトランジスタにおける移動度が見積もられ、当該移動度の変動を抑える修正が回路図に行われてから、レイアウト設計が行われる。以下、具体的に説明する。
【００６３】
まず、ステップＳ１０１において、設計者は回路図Ａｋを作成する。このとき、回路図Ａｋ中における各回路素子には、素子データ記憶部３１に記憶されているレイアウト情報、パラメータデータ記憶部３２に記憶されているパラメータ情報が関連付けられる。この後、ステップＳ１０２の処理へ進む。
【００６４】
ステップＳ１０２において、ネットリスト生成部２４は、回路図Ａｋ中における各トランジスタのパラメータＳＡ、ＳＢを求めるとともに、当該パラメータＳＡ、ＳＢが安全値よりも小さいトランジスタを検出する。続くステップＳ１０３において、設計者は、ステップＳ１０２で検出されたトランジスタについて、パラメータＳＡ、ＳＢが安全値となるように回路修正を行うため（ステップＳ１０３：Ｎｏ）、ステップＳ１０１へ戻る。一方、設計者は、回路図Ａｋ中における各トランジスタのパラメータＳＡ、ＳＢが全て安全値以上となっている場合には、回路修正を行わないこととし（ステップＳ１０３：Ｙｅｓ）、ステップＳ１０４の処理へ進む。
【００６５】
ネットリスト生成部２４は、入力された回路図Ａｋを基に、ネットリストＡｎを作成するとともに（ステップＳ１０４）、ネットリストＢｎを生成する（ステップＳ１０７）。先にも述べたように、ネットリストＡｎは、ＳＴＩ応力による移動度の変動が考慮されていないネットリストである。ネットリストＢｎは、ＳＴＩ応力による移動度の変動が考慮されたネットリストである。ネットリストＡｎ、Ｂｎは、回路シミュレータ部２５に入力される。この後、回路シミュレータ部２５は、ネットリストＡｎについて、ステップＳ１０５、Ｓ１０６の処理を行い、ネットリストＢｎについて、ステップＳ１０８、Ｓ１０９の処理を行う。
【００６６】
具体的には、ステップＳ１０５において、回路シミュレータ部２５は、ネットリストＡｎを基に、各トランジスタのドレイン電流（又はゲート電圧）を求める。ステップＳ１０６において、回路シミュレータ部２５は、求められたドレイン電流（又はゲート電圧）の情報を出力結果Ａｖｉとして出力する。一方、ステップＳ１０８において、回路シミュレータ部２５は、ネットリストＢｎを基に、各トランジスタのドレイン電流（又はゲート電圧）を求める。ステップＳ１０９において、回路シミュレータ部２５は、求められたドレイン電流（又はゲート電圧）の情報を出力結果Ｂｖｉとして出力する。この後、出力結果Ａｖｉ、Ｂｖｉは、出力結果比較部２６に入力され、ステップＳ１０９の処理へ進む。
【００６７】
ステップＳ１１０において、出力結果比較部２６は、ドレイン電流（又はゲート電圧）についての出力結果Ａｖｉ，Ｂｖｉの差が判定基準よりも大きいトランジスタの情報をレポートとして出力する。
【００６８】
ステップＳ１１１において、設計者は、レポートされたトランジスタのうち、精度を気にしなくても良いトランジスタがあるか否かを判定する。設計者は、精度を気にしなくても良いトランジスタがある場合には、パラメータＳＡ、ＳＢに安全値を適用しない回路修正を行うため（ステップＳ１１１：Ｙｅｓ）、ステップＳ１０１の処理へ戻る。このとき、設計者は、回路図Ａｋを修正して回路図Ａｋ２を作成することになる。一方、設計者は、精度を気にしなくても良いトランジスタがない場合には、回路修正を行わないこととし（ステップ１１１：Ｎｏ）、ステップＳ１１２の処理へ進む。ステップＳ１１２において、回路シミュレータ２５は、ネットリストＢｎを基に回路特性解析を行う。具体的には、回路シミュレータ２５は、ＤＣ解析などの回路特性解析を行う。ステップＳ１１３において、回路シミュレータ２５は、回路特性解析の結果を出力する。
【００６９】
ステップＳ１１４において、設計者は、回路特性解析の結果に基づいて、回路修正を行うか否かを判定する。設計者は、回路特性解析の結果が好ましいものでなく、回路修正を行うと判断した場合には（ステップＳ１１４：Ｙｅｓ）、ステップＳ１０１の処理へ戻る。一方、設計者は、回路特性解析の結果が好ましいものであり、回路修正を行わないと判断した場合には（ステップＳ１１４：Ｎｏ）、ステップＳ１１５の処理へ進む。
【００７０】
ステップＳ１１５において、設計者は、ステップＳ１１４までの処理で作成、修正された回路図を基に、レイアウト設計を行い、レイアウトデータＬＤを作成する。レイアウトデータＬＤは、寄生素子抽出部２３に入力される。
【００７１】
ステップＳ１１６において、寄生素子抽出部２３は、レイアウトデータＬＤに基づいて、寄生素子を抽出し、当該寄生素子が関連づけられた回路図Ｃｋを出力する。ネットリスト生成部２４は、当該回路図Ｃｋを基に、寄生素子の影響が反映されたネットリストＣｎを生成する。生成されたネットリストＣｎは、回路シミュレータ２５に入力される。
【００７２】
ステップＳ１１７において、回路シミュレータ２５は、ネットリストＣｎを基に、回路解析を行う。具体的には、回路シミュレータ２５は、各トランジスタのドレイン電流（又はゲート電圧）を求めて、出力結果Ｃｖｉを出力する。それとともに、回路シミュレータ２５は、ネットリストＣｎを基に、テストベンチ記憶部３４に記憶されたテストベンチ記述データを用いて、ＤＣ解析などの回路特性解析を行う。
【００７３】
ステップＳ１１８において、設計者は、ステップＳ１１７の解析を基に、レイアウトデータの修正を行うか否かについて判定し、修正を行う場合には（ステップＳ１１８：Ｙｅｓ）、ステップＳ１１５の処理へ戻る。なお、このときに修正されるのは、例えばゲート電極に接続された配線の幅などである。ここで、先に述べたように、回路設計段階において生成されたネットリストＢｎでは、各トランジスタにおける移動度の変動が抑制されている。従って、出力結果Ｃｖｉと出力結果Ｂｖｉとの間で、ＳＴＩ応力によるドレイン電流（ゲート電圧）の誤差は生じずに済む。そのため、ここで、トランジスタのゲートのレイアウト形状の修正をおこなうために回路設計段階、つまりステップＳ１０１へ作業が戻ることはない。一方、設計者は、修正を行わない場合には（ステップＳ１１８：Ｎｏ）、本設計フローを終了する。
【００７４】
以上に述べたことから分かるように、実施形態に係る設計支援装置は、同一の拡散領域内に複数のゲートが設けられている場合において、当該複数のゲートのレイアウト形状に応じて、パラメータＳＡ、ＳＢを決定する。このようにすることで、同一の拡散領域内のゲート電極を有するトランジスタにおける移動度が見積もりやすくなる。
【００７５】
また、実施形態に係る設計支援装置は、パラメータＳＡ、ＳＢが安全値よりも小さい場合には、当該パラメータＳＡ、ＳＢを安全値に設定する。このようにすることで、各トランジスタにおける移動度の変動を抑制したネットリストを生成することができる。これにより、レイアウト設計段階と回路設計段階とで、ＳＴＩ応力によるドレイン電流（ゲート電圧）の誤差が生じるのを防ぐことができ、回路設計段階への作業の戻りを防ぐことができる。
【００７６】
なお、実施形態は、上述した実施形態の例に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能である。
【符号の説明】
【００７７】
２１  回路図作成エディタ
２２  レイアウトエディタ
２３  寄生素子抽出部
２４  ネットリスト生成部
２５  回路シミュレータ
２６  出力結果比較部
【図１】
0005560700.tif 000011
【図２】
0005560700.tif 000012
【図３】
0005560700.tif 000013
【図４】
0005560700.tif 000014
【図５】
0005560700.tif 000015
【図６】
0005560700.tif 000016
【図７】
0005560700.tif 000017