(57)【特許請求の範囲】
【請求項１】
第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが狭い材料によって形成された少なくとも１層の狭バンドギャップ層と、第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが広い材料によって形成された少なくとも１層の広バンドギャップ層が、交互に積層されており、
広バンドギャップ層と狭バンドギャップ層が第１方向に積層されて接合する第１接合部と、狭バンドギャップ層と広バンドギャップ層が第１方向に積層されて接合する第２接合部を有するダブル接合構造を１つまたは第１方向に複数積層された状態で備えている、積層体と、
第１方向と交差する第２方向に伸びており、積層体の各層と接合する第１導電型の電極半導体層と、
第１方向と交差する第３方向に伸びており、積層体の各層と接合する第２導電型の電極半導体層とを備えた半導体装置であって、
積層体のダブル接合構造内には、第１の極性の固定電荷を有する第１領域と第２の極性の固定電荷を有する第２領域とが少なくとも１対含まれており、
第１領域は、第１接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第１接合部に近い側に含まれており、
第２領域は、第２接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第２接合部に近い側に含まれており、
第１領域は、第１接合部で接合する広バンドギャップ層に第１の極性の固定電荷をドープすることによって形成され、
第２領域は、第２接合部で接合する広バンドギャップ層に第２の極性の固定電荷をドープすることによって形成される、半導体装置。
【請求項２】
第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが狭い材料によって形成された少なくとも１層の狭バンドギャップ層と、第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが広い材料によって形成された少なくとも１層の広バンドギャップ層が、交互に積層されており、
広バンドギャップ層と狭バンドギャップ層が第１方向に積層されて接合する第１接合部と、狭バンドギャップ層と広バンドギャップ層が第１方向に積層されて接合する第２接合部を有するダブル接合構造を１つまたは第１方向に複数積層された状態で備えている、積層体と、
第１方向と交差する第２方向に伸びており、積層体の各層と接合する第１導電型の電極半導体層と、
第１方向と交差する第３方向に伸びており、積層体の各層と接合する第２導電型の電極半導体層とを備えた半導体装置であって、
積層体のダブル接合構造内には、第１の極性の固定電荷を有する第１領域と第２の極性の固定電荷を有する第２領域とが少なくとも１対含まれており、
第１領域は、第１接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第１接合部に近い側に含まれており、
第２領域は、第２接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第２接合部に近い側に含まれており、
第１領域の第１の極性の固定電荷および第２領域の第２の極性の固定電荷は、自発分極とピエゾ分極のうちの少なくともいずれか一方によって発生する分極電荷を含み、
第１領域の第１の極性の固定電荷と第２領域の第２の極性の固定電荷の少なくとも一方は、自発分極とピエゾ分極のうちの少なくともいずれか一方によって発生する分極電荷と、ドープされた固定電荷との双方を含む、半導体装置。
【請求項３】
第１領域の第１の極性の固定電荷および第２領域の第２の極性の固定電荷は、自発分極とピエゾ分極のうちの少なくともいずれか一方によって発生する分極電荷と、ドープされた固定電荷との双方を含む、請求項１に記載の半導体装置。
【請求項４】
第１の極性の固定電荷によって誘起された第１のキャリアの濃度と、第２の極性の固定電荷によって誘起された第２のキャリアの濃度との濃度差は、第１導電型の電極半導体層と第２導電型の電極半導体層との間に電圧が印加された場合に、第１のキャリアと第２のキャリアのいずれか一方のみが残存しない濃度差である、請求項１ないし３のいずれか一項に記載の半導体装置。
【請求項５】
キャパシタである、請求項１ないし４のいずれか一項に記載の半導体装置。
【請求項６】
積層体は、第１領域および第２領域よりも固定電荷の濃度が低い第３領域をさらに含んでおり、
第３領域は、１つのダブル接合構造内の第１領域と第２領域の間、または隣接する２つのダブル接合構造のうちの一方の第１領域と他方の第２領域の間に設けられている、請求項１ないし５のいずれか一項に記載の半導体装置。
【請求項７】
第３領域は、第１の極性の固定電荷を有する領域と第２の極性の固定電荷を有する領域とを含んでおり、
第３領域の第１の極性の固定電荷を有する領域は、第２の極性の固定電荷を有する領域よりも第２領域に近い側に位置する、請求項６に記載の半導体装置。
【請求項８】
第３領域は、１つのダブル接合構造の各層のうち、最も耐圧が低い層に設けられている、請求項６または７に記載の半導体装置。
【請求項９】
第１導電型の電極半導体層は、積層体の各層に第１導電型の不純物が導入された層によって形成されている、請求項１ないし８のいずれか一項に記載の半導体装置。
【請求項１０】
第２導電型の電極半導体層は、積層体の各層に第２導電型の不純物が導入された層によって形成されている、請求項１ないし９のいずれか一項に記載の半導体装置。
【請求項１１】
第１導電型の電極半導体層および第２導電型の電極半導体層が、積層体の最もバンドギャップが狭い層と同じ材料によって単一の半導体層として形成されている、請求項１ないし８のいずれか一項に記載の半導体装置。
【請求項１２】
第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが狭い材料によって形成された少なくとも１層の狭バンドギャップ層と、第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが広い材料によって形成された少なくとも１層の広バンドギャップ層が、交互に積層されており、
広バンドギャップ層と狭バンドギャップ層が第１方向に積層されて接合する第１接合部と、狭バンドギャップ層と広バンドギャップ層が第１方向に積層されて接合する第２接合部を有するダブル接合構造を１つまたは第１方向に複数積層された状態で備えている、積層体と、
第１方向と交差する第２方向に伸びており、積層体の各層とショットキー接合するショットキー電極層と、
第１方向と交差する第３方向に伸びており、積層体の各層と接合する電極半導体層とを備えた半導体装置であって、
積層体のダブル接合構造内には、第１の極性の固定電荷を有する第１領域と第２の極性の固定電荷を有する第２領域とが少なくとも１対含まれており、
第１領域は、第１接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第１接合部に近い側に含まれており、
第２領域は、第２接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第２接合部に近い側に含まれており、
第１領域は、第１接合部で接合する広バンドギャップ層に第１の極性の固定電荷をドープすることによって形成され、
第２領域は、第２接合部で接合する広バンドギャップ層に第２の極性の固定電荷をドープすることによって形成される、半導体装置。
【請求項１３】
第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが狭い材料によって形成された少なくとも１層の狭バンドギャップ層と、第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが広い材料によって形成された少なくとも１層の広バンドギャップ層が、交互に積層されており、
広バンドギャップ層と狭バンドギャップ層が第１方向に積層されて接合する第１接合部と、狭バンドギャップ層と広バンドギャップ層が第１方向に積層されて接合する第２接合部を有するダブル接合構造を１つまたは第１方向に複数積層された状態で備えている、積層体と、
第１方向と交差する第２方向に伸びており、積層体の各層とショットキー接合するショットキー電極層と、
第１方向と交差する第３方向に伸びており、積層体の各層と接合する電極半導体層とを備えた半導体装置であって、
積層体のダブル接合構造内には、第１の極性の固定電荷を有する第１領域と第２の極性の固定電荷を有する第２領域とが少なくとも１対含まれており、
第１領域は、第１接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第１接合部に近い側に含まれており、
第２領域は、第２接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第２接合部に近い側に含まれており、
第１領域の第１の極性の固定電荷および第２領域の第２の極性の固定電荷は、自発分極とピエゾ分極のうちの少なくともいずれか一方によって発生する分極電荷を含み、
第１領域の第１の極性の固定電荷と第２領域の第２の極性の固定電荷の少なくとも一方は、自発分極とピエゾ分極のうちの少なくともいずれか一方によって発生する分極電荷と、ドープされた固定電荷との双方を含む、半導体装置。
【請求項１４】
第１領域の第１の極性の固定電荷および第２領域の第２の極性の固定電荷は、自発分極とピエゾ分極のうちの少なくともいずれか一方によって発生する分極電荷と、ドープされた固定電荷との双方を含む、請求項１２に記載の半導体装置。
【請求項１５】
第１の極性の固定電荷によって誘起された第１のキャリアの濃度と、第２の極性の固定電荷によって誘起された第２のキャリアの濃度との濃度差は、ショットキー電極層と電極半導体層との間に電圧が印加された場合に、第１のキャリアと第２のキャリアのいずれか一方のみが残存しない濃度差である、請求項１２ないし１４のいずれか一項に記載の半導体装置。
【請求項１６】
積層体は、第１領域および第２領域よりも固定電荷の濃度が低い第３領域をさらに含んでおり、
第３領域は、１つのダブル接合構造内の第１領域と第２領域の間、または隣接する２つのダブル接合構造のうちの一方の第１領域と他方の第２領域の間に設けられている、請求項１２ないし１５のいずれか一項に記載の半導体装置。
【請求項１７】
第３領域は、第１の極性の固定電荷を有する領域と第２の極性の固定電荷を有する領域とを含んでおり、
第３領域の第１の極性の固定電荷を有する領域は、第２の極性の固定電荷を有する領域よりも第２領域に近い側に位置する、請求項１６に記載の半導体装置。
【請求項１８】
第３領域は、１つのダブル接合構造の各層のうち、最も耐圧が低い層に設けられている、請求項１６または１７に記載の半導体装置。
【請求項１９】
電極半導体層は、積層体の各層に第１導電型の不純物が導入された層によって形成されている、請求項１２ないし１８のいずれか一項に記載の半導体装置。
【請求項２０】
電極半導体層は、積層体の各層に第２導電型の不純物が導入された層によって形成されている、請求項１２ないし１８のいずれか一項に記載の半導体装置。
【請求項２１】
電極半導体層が、積層体の最もバンドギャップが狭い層と同じ材料によって単一の半導体層として形成されている、請求項１２ないし１８のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の技術は、半導体基板に形成されたキャパシタ等の半導体装置に関する。
【背景技術】
【０００２】
特許文献１に、容量絶縁性膜によって隔離された半導体層に電荷を蓄積するキャパシタが記載されている。半導体基板の平面積に占めるキャパシタの面積を増大させることなくキャパシタの容量を増加させるために、特許文献１では、半導体基板の深さ方向に電荷を蓄積する部分を設けている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１９５９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のように、容量絶縁性膜によって隔離された半導体層に電荷を蓄積するキャパシタの場合、さらに小型かつ高容量のキャパシタを得るためには、容量絶縁性膜や半導体層等の構成を薄膜化する必要がある。薄膜化が進むと、絶縁膜や半導体層に欠陥が生じ易くなるため、小型かつ高容量のキャパシタを得ることは困難である。
【課題を解決するための手段】
【０００５】
本明細書が開示する第１の半導体装置は、第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが狭い材料によって形成された少なくとも１層の狭バンドギャップ層と、第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが広い材料によって形成された少なくとも１層の広バンドギャップ層が、交互に積層されており、広バンドギャップ層と狭バンドギャップ層が第１方向に積層されて接合する第１接合部と、狭バンドギャップ層と広バンドギャップ層が第１方向に積層されて接合する第２接合部を有するダブル接合構造を１つまたは第１方向に複数積層された状態で備えている、積層体と、第１方向と交差する第２方向に伸びており、積層体の各層と接合する第１導電型の電極半導体層と、第１方向と交差する第３方向に伸びており、積層体の各層と接合する第２導電型の電極半導体層とを備えている。積層体のダブル接合構造内には、第１の極性の固定電荷を有する第１領域と第２の極性の固定電荷を有する第２領域とが少なくとも１対含まれている。第１領域は、第１接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第１接合部に近い側に含まれている。第２領域は、第２接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第２接合部に近い側に含まれている。
【０００６】
上記の第１の半導体装置においては、例えば、第１接合部において広バンドギャップ層に第１の極性の固定電荷として負の固定電荷を有する第１領域が含まれていることによって、第１接合部で接合する狭バンドギャップ層に二次元ホールガス（以下、２ＤＨＧという）領域が形成される。また、例えば、第２接合部において広バンドギャップ層に第２の極性の固定電荷として正の固定電荷を有する第２領域が含まれていることによって、第２接合部で接合する狭バンドギャップ層に二次元電子ガス（以下、２ＤＥＧという）領域が形成される。２ＤＨＧ領域は第１導電型の電極半導体層と第２導電型の電極半導体層のいずれか一方にのみ電気的に接続され、２ＤＥＧ領域は他方にのみ電気的に接続される。上記の半導体装置によれば、２ＤＨＧ領域および２ＤＥＧ領域によって電荷を蓄積するため、従来にない小型の半導体装置を実現することができる。
【０００７】
上記の第１の半導体装置においては、第１接合部または第２接合部に第１の極性の固定電荷（例えば、負の固定電荷）によって誘起された第１のキャリア（例えば、ホール）の濃度と、第２の極性の固定電荷（例えば、正の固定電荷）によって誘起された第２のキャリア（例えば、電子）の濃度との濃度差は、第１導電型の電極半導体層と第２導電型の電極半導体層との間に電圧が印加された場合に、第１のキャリアと第２のキャリアのいずれか一方のみが残存しない濃度差であることが好ましい。
【０００８】
上記の第１の半導体装置は、キャパシタであってもよい。
【０００９】
第１領域は、第１接合部で接合する広バンドギャップ層に第１の極性の固定電荷をドープすることによって形成され、第２領域は、第２接合部で接合する広バンドギャップ層に第２の極性の固定電荷をドープすることによって形成されてもよい。
【００１０】
第１領域の第１の極性の固定電荷および第２領域の第２の極性の固定電荷は、自発分極とピエゾ分極のうちの少なくともいずれか一方によって発生する分極電荷を含んでいてもよい。
【００１１】
第１領域の第１の極性の固定電荷および第２領域の第２の極性の固定電荷は、自発分極とピエゾ分極のうちの少なくともいずれか一方によって発生する分極電荷と、ドープされた固定電荷との双方を含んでいてもよい。また、第１領域の第１の極性の固定電荷および第２領域の第２の極性の固定電荷は、自発分極とピエゾ分極のうちの少なくともいずれか一方によって発生する分極電荷を含み、第１領域の第１の極性の固定電荷と第２領域の第２の極性の固定電荷の少なくとも一方は、自発分極とピエゾ分極のうちの少なくともいずれか一方によって発生する分極電荷と、ドープされた固定電荷との双方を含んでいてもよい。
【００１２】
積層体は、第１領域および第２領域よりも固定電荷の濃度が低い第３領域をさらに含んでおり、第３領域は、１つのダブル接合構造内の第１領域と第２領域の間、または隣接する２つのダブル接合構造のうちの一方の第１領域と他方の第２領域の間に設けられていてもよい。
【００１３】
第３領域は、第１の極性の固定電荷を有する領域と第２の極性の固定電荷を有する領域とを含んでおり、第３領域の第１の極性の固定電荷を有する領域は、第２の極性の固定電荷を有する領域よりも第２領域に近い側に位置していてもよい。
【００１４】
第３領域は、１つのダブル接合構造の各層のうち、最も耐圧が低い層に設けられていてもよい。
【００１５】
第１導電型の電極半導体層は、積層体の各層に第１導電型の不純物が導入された層によって形成されていてもよい。
【００１６】
第２導電型の電極半導体層は、積層体の各層に第２導電型の不純物が導入された層によって形成されていてもよい。
【００１７】
第１導電型の電極半導体層および第２導電型の電極半導体層が、積層体の最もバンドギャップが狭い層と同じ材料によって単一の半導体層として形成されていてもよい。
【００１８】
本明細書はまた、上記の第１の半導体装置に係る第１の電極半導体層または第２の電極半導体層のうちのいずれかをショットキー電極層に置き換えた、第２の半導体装置を開示する。第２の半導体装置は、第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが狭い材料によって形成された少なくとも１層の狭バンドギャップ層と、第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが広い材料によって形成された少なくとも１層の広バンドギャップ層が、交互に積層されており、広バンドギャップ層と狭バンドギャップ層が第１方向に積層されて接合する第１接合部と、狭バンドギャップ層と広バンドギャップ層が第１方向に積層されて接合する第２接合部を有するダブル接合構造を１つまたは第１方向に複数積層された状態で備えている、積層体と、第１方向と交差する第２方向に伸びており、積層体の各層とショットキー接合するショットキー電極層と、第１方向と交差する第３方向に伸びており、積層体の各層と接合する電極半導体層とを備えている。積層体のダブル接合構造内には、第１の極性の固定電荷を有する第１領域と第２の極性の固定電荷を有する第２領域とが少なくとも１対含まれている。第１領域は、第１接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第１接合部に近い側に含まれている。第２領域は、第２接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第２接合部に近い側に含まれている。
【図面の簡単な説明】
【００１９】
【図１】実施例１に係る半導体装置の断面構造を模式的に示す図である。
【図２】実施例２に係る半導体装置の断面構造を模式的に示す図である。
【図３】実施例３に係る半導体装置の断面構造を模式的に示す図である。
【図４】実施例４に係る半導体装置の断面構造を模式的に示す図である。
【図５】実施例５に係る半導体装置の断面構造を模式的に示す図である。
【図６】実施例６に係る半導体装置の断面構造を模式的に示す図である。
【図７】実施例７に係る半導体装置の断面構造を模式的に示す図である。
【発明を実施するための形態】
【００２０】
本明細書が開示する第１および第２の半導体装置は、キャパシタ等の蓄電型の半導体装置として好適に利用することができる。本明細書が開示する第１の半導体装置は、少なくとも３層以上の半導体層が積層された積層体と、第１方向と交差する第２方向に伸びており、積層体の各層と接合する第１導電型の電極半導体層と、第１方向と交差する第３方向に伸びており、積層体の各層と接合する第２導電型の電極半導体層とを備えている。本明細書が開示する第２の半導体装置は、少なくとも３層以上の半導体層が積層された積層体と、第１方向と交差する第２方向に伸びており、積層体の各層とショットキー接合するショットキー電極層と、第１方向と交差する第３方向に伸びており、積層体の各層と接合する電極半導体層とを備えている。
【００２１】
本明細書が開示する第１および第２の半導体装置では、積層体は、バンドギャップの相違する半導体層を積層することによって形成されている。バンドギャップの相違する半導体層の組み合わせを例示すると、特に限定されないが、２種類以上の相違する結晶材料、同位体材料、結晶構造材料の組み合わせを挙げることができる。より具体的には、結晶材料の組み合わせとしては、例えば、ＡｌＧａＮとＧａＮ、ＡｌＧａＡｓとＧａＡｓまたはＩｎＡｌＧａＡｓＰとＩｎＧａＰ等のＩＩＩ族原子とＶ族原子をそれぞれ１種以上含むＩＩＩ−Ｖ族半導体化合物の組み合わせ、ＺｎＭｇＯとＺｎＯ等のＩＩ族原子とＶＩ族原子をそれぞれ１種以上含むＩＩ−ＶＩ族半導体化合物の組み合わせ、ＳｉＧｅＣとＳｉＧｅＳｉとＧｅ等のＩＶ族原子を１種以上含み、互いに組成比が相違するＩＶ族半導体化合物の組み合わせ、ＣｄＳとＣＺＴＳ等のＩＩ−ＩＶ−ＶＩ族半導体化合物等の多様な元素の組み合わせが可能である。なお、上記の化合物の表記においては、組成比を表すサフィックスは省略されており、適宜好ましい組成比の化合物を用いることができる。また、同位体材料の組み合わせとしては、例えば、１３Ｃと１２Ｃ、２８Ｓｉと２９Ｓｉと３０Ｓｉを挙げることができる。また、結晶構造材料の組み合わせとしては、例えば、ウルツ鉱構造のＧａＮと閃亜鉛構造のＧａＮ、単結晶のＧａＮと多結晶のＧａＮを挙げることができる。バンドギャップの相違する半導体層の組み合わせとして好ましいものを挙げると、バンドギャップ差が大きく、格子定数差が小さい組合せ、バンドギャップ差が大きく、自発分極係数およびピエゾ分極係数が大きい組合せが好ましく、それぞれの半導体層が、高熱伝導度、高移動度、高飽和速度および低欠陥密度の特性を有していることが好ましい。さらに、ＡｌＧａＮとＧａＮとの組み合わせ等の、バンドギャップ差が大きく、格子定数差が小さく、かつ、自発分極係数およびピエゾ分極係数が大きい組合せは、特に好ましい。
【００２２】
積層体を構成する半導体層は、第１方向（例えば、半導体装置の裏面側から表面側に向かう方向）に沿って狭バンドギャップ層と広バンドギャップ層が交互に配列されるように積層されている。狭バンドギャップ層は、第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが狭い材料によって形成されている。広バンドギャップ層は、第１方向もしくはその逆方向に隣接する層の材料よりもバンドギャップが広い材料によって形成されている。なお、狭バンドギャップ層および広バンドギャップ層は、真正半導体層であることが好ましい。
【００２３】
積層体は、少なくとも３層以上の半導体層を備えているため、広バンドギャップ層と狭バンドギャップ層が第１方向に積層されて接合する第１接合部と、狭バンドギャップ層と広バンドギャップ層が第１方向に積層されて接合する第２接合部を少なくとも１つずつ含んでいる。本明細書では、一組の第１接合部と第２接合部とを合わせてダブル接合構造と呼ぶ。ダブル接合構造は、第１方向に第１接合部、第２接合部がこの順序で配置されているものであってもよいし、逆に、第１方向に第２接合部、第１接合部がこの順序で配置されているものであってもよい。積層体が３層である場合を例示して具体的に説明すると、第１方向に狭バンドギャップ層、広バンドギャップ層、狭バンドギャップ層がこの順序で配置された積層体においては、第１方向に第２接合部、第１接合部がこの順序で配置されている。逆に、第１方向に広バンドギャップ層、狭バンドギャップ層、広バンドギャップ層がこの順序で配置された積層体においては、第１方向に第１接合部、第２接合部がこの順序で配置されている。
【００２４】
積層体は、ダブル接合構造を１つまたは第１方向に複数積層された状態で備えている。積層体に含まれる狭バンドギャップ層と広バンドギャップ層がそれぞれ１つずつ追加される毎に、ダブル接合構造が１つ追加される。例えば、積層体が交互に積層された狭バンドギャップ層、広バンドギャップ層とを合計で５層有している場合には、ダブル接合構造は２つとなる。
【００２５】
３種類以上のバンドギャップの相違する半導体層を積層する場合には、接合部ごとに狭バンドギャップ層と広バンドギャップ層の組み合わせが相違していてもよい。具体的に説明すると、例えば、Ａｌ１−ｘＧａｘＡｓ／ＧａＡｓ／Ａｌ１−ｙＧａｙＡｓ（但し、ｘ≠ｙ）がこの順序で積層されていてもよいし、２９Ｓｉ／２８Ｓｉ／３０Ｓｉがこの順序で積層されていてもよい。また、ダブル接合ごとに、第１接合部と第２接合部の狭バンドギャップ層と広バンドギャップ層の組み合わせが相違していてもよい。例えば、Ａｌ１−ｘＧａｘＡｓ／ＧａＡｓ／Ａｌ１−ｙＧａｙＡｓ／ＧａＡｓ／Ａｌ１−ｘＧａｘＡｓがこの順序で積層されていてもよいし、Ａｌ１−ｘＧａｘＡｓ／ＧａＡｓ／Ａｌ１−ｘＧａｘＡｓ／ＧａＡｓ／Ａｌ１−ｙＧａｙＡｓＧａＡｓ／Ａｌ１−ｙＧａｙＡｓがこの順序で積層されていてもよい。なお、上記組成式においては、０＜ｘ＜１、０＜ｙ＜１かつｘ≠ｙである。
【００２６】
積層体のダブル接合構造内には、負の固定電荷を有する第１領域と正の固定電荷を有する第２領域とが少なくとも１対含まれている。第１領域は、第１接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第１接合部に近い側に含まれている。第２領域は、第２接合部で接合する広バンドギャップ層の第１方向の中央位置よりも第２接合部に近い側に含まれている。
【００２７】
本明細書が開示する第１および第２の半導体装置は、第１接合部において広バンドギャップ層に負の固定電荷を有する第１領域が含まれていることによって、第１接合部で接合する狭バンドギャップ層に２ＤＨＧ領域が形成される。また、第２接合部において広バンドギャップ層に正の固定電荷を有する第２領域が含まれていることによって、第２接合部で接合する狭バンドギャップ層に２ＤＥＧ領域が形成される。２ＤＨＧ領域および２ＤＥＧ領域に電荷が蓄積されるため、キャパシタ等の蓄電型の半導体装置として利用できる。
【００２８】
第１導電型の電極半導体層がｐ層であり、第２導電型の電極半導体層がｎ層である第１の半導体装置を例示して説明する。半導体装置に電位差が与えられていない無バイアス時には、２ＤＨＧ領域はｐ層と電気的に接続する一方で、ｎ層とは電気的に非接続となる。また、２ＤＥＧ領域はｎ層と電気的に接続する一方で、ｐ層とは電気的に非接続となる。その結果、２ＤＨＧ領域および２ＤＥＧ領域に電荷が蓄積される。半導体装置に逆バイアス電圧が印加された場合（逆バイアス時）には、ｐ層と２ＤＨＧ領域の間、およびｎ層と２ＤＥＧ領域の間に空乏層が広がるため、これによって耐圧が維持される。積層体を構成する各層のバンドギャップや厚さを調整することによって、所望の耐圧を保持することができる。広バンドギャップ層の材料がＡｌＧａＮであり、狭バンドギャップ層の材料がＧａＮである場合を例示して、さらに具体的に説明する。広バンドギャップ層と狭バンドギャップ層との界面の電荷濃度（分極電荷およびドープによる電荷の合計）が１．０×１０１３ｃｍ−２であるとき、電荷の広バンドギャップ層の厚さＤおよび狭バンドギャップの厚さｄについて、Ｄおよびｄがいずれも１００ｎｍ以上であれば、１Ｖ程度の耐圧を得ることができる。また、上記の界面の電荷濃度と同程度の濃度の電荷を半導体装置に蓄積することができる。本明細書が開示する第１および第２の半導体装置によれば、２ＤＨＧ領域および２ＤＥＧ領域によって電荷を蓄積するため、従来にない小型の半導体装置を実現することができる。
【００２９】
第１の半導体装置においては、第１接合部または第２接合部に負の固定電荷によって誘起されたキャリア（ホール）の濃度（２ＤＨＧ領域のキャリア濃度）と、正の固定電荷によって誘起されたキャリア（電子）の濃度（２ＤＥＧ領域のキャリア濃度）との濃度差は、第１導電型の電極半導体層と第２導電型の電極半導体層との間に電圧が印加された場合に、ホールと電子のいずれか一方のみが残存しない濃度差であることが好ましい。第２の半導体装置においても、第１接合部または第２接合部に負の固定電荷によって誘起されたホールの濃度と、正の固定電荷によって誘起された電子の濃度との濃度差は、ショットキー電極層と電極半導体層との間に電圧が印加された場合に、ホールと電子のいずれか一方のみが残存しない濃度差であることが好ましい。
【００３０】
２ＤＨＧ領域と２ＤＥＧ領域のキャリア濃度差が所定の濃度差（例えば２０％）を超えていると、第１導電型の電極半導体層と第２導電型の電極半導体層に逆バイアス電圧（２ＤＨＧ領域のキャリア濃度と２ＤＥＧ領域のキャリア濃度が低下する極性の電圧）を印加し、２ＤＨＧ領域のキャリア濃度と２ＤＥＧ領域のキャリア濃度を低減させた際に、低濃度側が先に消滅し、２ＤＨＧ領域と２ＤＥＧ領域のいずれか一方のみが残存する。この場合、残存した方のキャリア層の端部に電界が集中するため、耐圧が低下する。このため、負の固定電荷によって誘起されるキャリア層（２ＤＨＧ領域）と、正の固定電荷によって誘起されるキャリア層（２ＤＥＧ領域）のキャリア濃度差は、「第１導電型の電極半導体層と第２導電型の電極半導体層との間に電圧が印加された場合に、ホールと電子のいずれか一方のみが残存しない濃度差」である２０％以下であることが好ましい。なお、「第１導電型の電極半導体層と第２導電型の電極半導体層との間に電圧が印加された場合に、ホールと電子のいずれか一方のみが残存しない濃度差」の具体的な数値範囲は、上記した２０％以下に限定されない。この数値範囲の上限値は、半導体装置に用いられている半導体材料の特性（誘電率等）、半導体装置の構造（第１導電型の電極半導体層と第２導電型の電極半導体層の距離等）等によって変化し、例えば、５％以下、または５０％以下となる場合もある。
【００３１】
なお、２ＤＨＧ領域と２ＤＥＧ領域のいずれか一方のみが残存しない場合には、以下の２つの場合がある。１つ目の場合は、２ＤＨＧ領域と２ＤＥＧ領域とが共存する場合である。この場合は、電極面積が大きくなるため、キャパシタとして小型化に有効である。２つ目の場合は、２ＤＨＧ領域と２ＤＥＧ領域とが共に消滅する場合である。この場合は、固定電荷のみが残存し、固定電荷間の電界によって電圧の一部が保持されるため、高耐圧半導体装置として小型化に有効である。
【００３２】
本明細書が開示する第１および第２の半導体装置では、正または負の固定電荷は、分極電荷であってもよいし、ドープした電荷であってもよい。半導体装置は、固定電荷として、分極電荷とドープされた電荷の少なくともいずれか一方を含んでいればよく、双方を含んでいてもよい。双方を含んでいる場合には、正または負の固定電荷は、分極電荷とドープされた電荷との和となる。分極電荷は、自発分極とピエゾ分極による分極電荷に分類される。例えば、ＡｌＧａＮとＧａＮの組み合わせを用いる場合には、分極電荷を本明細書に係る正または負の固定電荷として利用できる。また、例えば、ＡｌＧａＡｓとＧａＡｓ、ＳｉとＧｅ、１３Ｃと１２Ｃ、２８Ｓｉと２９Ｓｉと３０Ｓｉの組み合わせを用いる場合には、分極電荷を利用できないので、本明細書に係る正または負の固定電荷をドープする必要がある。なお、分極電荷を利用できる材料であっても、さらに電荷をドープして、正または負の固定電荷として利用してもよい。
【００３３】
正または負の固定電荷を積層体の半導体層にドープする場合、ドープされた電荷は、積層体の半導体層の平面方向（第１方向を法線ベクトルとする平面方向）に均質であり、深さ方向（第１方向）に数〜数十個の原子の厚さ（１０ｎｍ程度以下）となるように分布していることが好ましい。ここで、「平面方向に均質」に分布するとは、原子が平面方向に一様に分布している状態（いわゆるδドープの状態）に限られず、数個の原子が例えばドット状または線状の集合体を形成しており、この原子の集合体が平面方向にほぼ等間隔で均質に分布している状態も含む。
【００３４】
積層体は、第１領域および第２領域よりも固定電荷の濃度が低い第３領域をさらに含んでいてもよい。第３領域は、１つのダブル接合構造内の第１領域と第２領域の間に設けられていてもよい。また、積層体がダブル接合構造を２つ以上有する場合には、第３領域は、隣接する２つのダブル接合構造のうちの一方の第１領域と他方の第２領域の間に設けられていてもよい。
【００３５】
第３領域の固定電荷は、負の固定電荷と正の固定電荷のいずれか一方のみであってもよいし、双方であってもよい。第３領域が負の固定電荷と正の固定電荷との双方を有する場合には、第３領域の負の固定電荷を有する領域は、正の固定電荷を有する領域よりも第２領域に近い側に位置していることが好ましい。言い換えると、正の固定電荷を有する領域は、負の固定電荷を有する領域よりも第１領域に近い側に位置していることが好ましい。
【００３６】
第３領域は、狭バンドギャップ層に設けてもよいし、広バンドギャップ層に設けてもよい。半導体装置の耐圧を向上するためには、第３領域は、１つのダブル接合構造の各層のうち、最も耐圧が低い層に設けられていることが好ましい。
【００３７】
本明細書が開示する第１の半導体装置の第１導電型の電極半導体層および第２導電型の電極半導体層は、多層積層構造であってもよいし、単一層であってもよい。単一層である場合には、積層体を構成する広バンドギャップ層と同じ材料を用いるよりも、狭バンドギャップ層と同じ材料を用いて電極半導体層を形成することが好ましく、積層体の最もバンドギャップが狭い層と同じ材料によって単一の半導体層として形成されていることが特に好ましい。第１導電型の電極半導体層および第２導電型の電極半導体層は、本明細書に係る積層体を構成する各半導体層と別の半導体層であり、これらを互いに接合したものであってもよい。また、第１導電型の電極半導体層および第２導電型の電極半導体層が多層積層構造である場合には、本明細書に係る積層体に第１導電型の不純物および第２導電型の不純物を注入することによって、第１導電型の電極半導体層および第２導電型の電極半導体層を形成してもよい。
【００３８】
半導体装置の第１導電型の電極半導体層および第２導電型の電極半導体層は、その表面等において、金属電極等と接合されており、金属電極を介して電圧が印加されるものであってもよい。
【００３９】
本明細書が開示する第２の半導体装置の電極半導体層は、対になるショットキー電極層の材料に応じて、第１導電型の電極半導体層としてもよいし、第２導電型の電極半導体層としてもよい。第２の半導体装置の電極半導体層は、第１の半導体装置の第１導電型の電極半導体層または第２導電型の電極半導体層と同様の形態をとることができる。
【００４０】
ショットキー電極層は、多層積層構造であってもよいし、単一層であってもよい。積層体の材料としてＡｌＧａＮとＧａＮの組み合わせ、またはＡｌＧａＡｓとＧａＡｓの組み合わせが用いられている場合には、ショットキー電極層としては、Ａｌ，Ｐｔ，Ａｕ，Ｎｉ，Ｐｄの金属層またはこれらを積層した多層の金属層を好適に用いることができる。ＡｌＧａＮとＧａＮの組み合わせ、またはＡｌＧａＡｓとＧａＡｓの組み合わせは、バンドギャップの幅が広いため、上記の金属材料は、ホールに対しても電子に対しても、ショットキー接合を形成する。
【００４１】
第１および第２の半導体装置においては、積層体における正または負の固定電荷による高耐圧化の効果のみならず、積層体を構成する真正半導体層中のキャリア層（２ＤＨＧ領域と２ＤＥＧ領域）の存在による低損失化の効果を得ることもできる。これによって、半導体装置の高耐圧化と低損失化を両立することができ、半導体装置の小型化に寄与することができる。
【実施例１】
【００４２】
図１に示すように、半導体装置１０は、積層体１００と、ｐ型の電極半導体層１１０と、ｎ型の電極半導体層１２０と、ｐ型の電極半導体層１１０の表面に接合する第１電極１９１と、ｎ型の電極半導体層１２０の表面に接合する第２電極１９２とを備えている。積層体１００は、ＧａＮを材料とする真正半導体層である狭バンドギャップ層１０１，１０３，１０５と、ＡｌＧａＮを材料とする真正半導体層である広バンドギャップ層１０２，１０４とを備えている。狭バンドギャップ層１０１，１０３，１０５と広バンドギャップ層１０２，１０４は、第１方向（図１に示すＹの正方向）に狭バンドギャップ層１０５，広バンドギャップ層１０４，狭バンドギャップ層１０３，広バンドギャップ層１０２，狭バンドギャップ層１０１の順序で積層されている。広バンドギャップ層１０２，１０４は、それぞれ第１方向に隣接する狭バンドギャップ層１０１，１０３の材料よりもバンドギャップが広い材料によって形成されている。狭バンドギャップ層１０３，１０５は、第１方向に隣接する広バンドギャップ層１０２，１０４の材料よりもバンドギャップが狭い材料によって形成されている。狭バンドギャップ層１０１は、第１方向の逆方向に隣接する広バンドギャップ層１０２の材料よりもバンドギャップが狭い材料によって形成されている。
【００４３】
狭バンドギャップ層１０１と広バンドギャップ層１０２は、第１接合部１５１において接合している。広バンドギャップ層１０２と狭バンドギャップ層１０３は、第２接合部１５２において接合している。狭バンドギャップ層１０３と広バンドギャップ層１０４は、第１接合部１５３において接合している。広バンドギャップ層１０４と狭バンドギャップ層１０５は、第２接合部１５４において接合している。積層体１００は、第１接合部１５１と第２接合部１５２とを含むダブル接合構造と、第１接合部１５３と第２接合部１５４とを含むダブル接合構造とを有している。積層体１００は、第１方向に第２接合部、第１接合部の順序で配列されたダブル接合構造を２つ有している。
【００４４】
電極半導体層１１０は、積層体１００から第２方向（図１に示す、Ｘの負方向）に伸びている。電極半導体層１２０は、積層体１００から第３方向（図１に示す、Ｘの正方向）に伸びている。第２方向および第３方向は、第１方向と直交している。電極半導体層１１０と電極半導体層１２０は、積層体１００に対してＸ方向の両端に位置しており、対向している。
【００４５】
ｐ型の電極半導体層１１０は、ＧａＮを材料とするｐ型の半導体層であるｐ層１１１，１１３，１１５と、ＡｌＧａＮを材料とするｐ型の半導体層であるｐ層１１２，１１４とを備えている。ｎ型の電極半導体層１２０は、ＧａＮを材料とするｎ型の半導体層であるｎ層１２１，１２３，１２５と、ＡｌＧａＮを材料とするｎ型の半導体層であるｐ層１２２，１２４とを備えている。ｐ層１１１と狭バンドギャップ層１０１とｎ層１２１とは、一連のＧａＮ材料層によって形成されている。ｐ層１１２と広バンドギャップ層１０２とｎ層１２２とは、一連のＡｌＧａＮ材料層によって形成されている。ｐ層１１３と狭バンドギャップ層１０３とｎ層１２３とは、一連のＧａＮ材料層によって形成されている。ｐ層１１４と広バンドギャップ層１０４とｎ層１２４とは、一連のＡｌＧａＮ材料層によって形成されている。ｐ層１１５と狭バンドギャップ層１０５とｎ層１２５とは、一連のＧａＮ材料層によって形成されている。ｐ層１１１〜１１５およびｎ層１２１〜１２５は、真正半導体層である広バンドギャップ層１０２，１０４または狭バンドギャップ層１０１，１０３，１０５を積層した後で、その両端部にｐ型またはｎ型の不純物を注入することによって形成することができる。
【００４６】
広バンドギャップ層１０２は、負の固定電荷を有する第１領域１３１と正の固定電荷を有する第２領域１３２を含んでいる。本実施例に係るＧａＮ材料とＡｌＧａＮ材料を組み合わせた場合には、分極によって、第１領域１３１と第２領域１３２が形成される。第１領域１３１は、広バンドギャップ層１０２の第１方向の中央位置よりも第１接合部１５１に近い側に含まれている。第２領域１３２は、広バンドギャップ層１０２の第１方向の中央位置よりも第２接合部１５２に近い側に含まれている。より具体的には、第１領域１３１は、第１接合部１５１に近接する位置に含まれており、第２領域１３２は、第２接合部１５２に近接する位置に含まれている。同様に、広バンドギャップ層１０４は、負の固定電荷を有する第１領域１３３と正の固定電荷を有する第２領域１３４を含んでいる。第１領域１３３は、広バンドギャップ層１０４の第１方向の中央位置よりも第１接合部１５３に近い側に含まれている。第２領域１３４は、広バンドギャップ層１０４の第１方向の中央位置よりも第２接合部１５４に近い側に含まれている。より具体的には、第１領域１３３は、第１接合部１５３に近接する位置に含まれており、第２領域１３４は、第２接合部１５４に近接する位置に含まれている。
【００４７】
半導体装置１０の電極半導体層１１０と電極半導体層１２０との間に電圧を印加しない場合（無バイアス時）には、第１接合部１５１，１５３で接合する狭バンドギャップ層１０１，１０３に、それぞれ２ＤＨＧ領域１４１，１４３が形成される。また、第２接合部１５２，１５４で接合する狭バンドギャップ層１０３，１０５に２ＤＥＧ領域１４２，１４４が形成される。２ＤＨＧ領域１４１，１４３はそれぞれｐ層１１１，１１３と電気的に接続する一方で、ｎ層１２１，１２３とは電気的に非接続となる。また、２ＤＥＧ領域１４２，１４４はそれぞれｎ層１２３，１２５と電気的に接続する一方で、ｐ層１１３，１１５とは電気的に非接続となる。その結果、２ＤＨＧ領域１４１，１４３および２ＤＥＧ領域１４２，１４４に電荷が蓄積される。図１に示すように、第１電極１９１を低電位側、第２電極１９２を高電位側として電極半導体層１１０と電極半導体層１２０との間に電位差を与える場合（逆バイアス時）には、電極半導体層１１０と２ＤＨＧ領域１４１，１４３の間、および電極半導体層１２０と２ＤＥＧ領域１４２，１４４の間に空乏層が広がるため、これによって耐圧が維持される。なお、２ＤＨＧ領域１４１，１４３と２ＤＥＧ領域１４２，１４４のキャリア濃度差は、電極半導体層１１０と電極半導体層１２０との間に電圧が印加された場合に、ホールと電子のいずれか一方のみが残存しない濃度差となっている。積層体１００を構成する各層のバンドギャップや厚さを調整することによって、所望の耐圧を保持することができる。半導体装置１０によれば、２ＤＨＧ領域１４１，１４３および２ＤＥＧ領域１４２，１４４によって電荷を蓄積するため、従来にない小型の半導体装置を実現することができる。
【実施例２】
【００４８】
本明細書が開示するキャパシタ等の半導体装置では、正または負の固定電荷は、ドープした電荷であってもよい。例えば、図２に示すように、Ａｌ１−ｘＧａｘＡｓ（０＜ｘ＜１）とＧａＡｓの組み合わせを用いる場合には、分極電荷を利用することができないので、正または負の固定電荷をドープすることによって、広バンドギャップ層に第１領域および第２領域を形成する。
【００４９】
図２に示す半導体装置２０は、半導体装置１０においてＧａＮ材料が用いられていた層がＧａＡｓに置き換えられており、ＡｌＧａＮ層が用いられていた層がＡｌ１−ｘＧａｘＡｓに置き換えられている。積層体２００は、狭バンドギャップ層２０１，２０３，２０５と広バンドギャップ層２０２，２０４を備えている。ｐ型の電極半導体層２１０は、ｐ層２１１〜２１５を備えている。ｎ型の電極２２０は、ｎ層２２１〜２２５を備えている。
【００５０】
広バンドギャップ層２０２は、負の固定電荷を有する第１領域２３１と正の固定電荷を有する第２領域２３２を有している。第１領域２３１および第２領域２３２は、広バンドギャップ層２０２に負の固定電荷および正の固定電荷をδドープすることによって形成されている。広バンドギャップ層２０４は、負の固定電荷を有する第１領域２３３と正の固定電荷を有する第２領域２３４を有している。第１領域２３３および第２領域２３４は、広バンドギャップ層２０４に負の固定電荷および正の固定電荷をδドープすることによって形成されている。半導体装置２０のその他の具体的な形態については、半導体装置１０と同様であるから、半導体装置１０における１００番台の参照番号を半導体装置２０における２００番台の参照番号に読み替えることによって、説明を省略する。
【００５１】
実施例２に示すように、分極電荷を利用することができない広バンドギャップ層（２０２，２０４）と狭バンドギャップ層（２０１，２０３，２０５）の組み合わせを有するダブル接合構造のみを有する積層体であっても、固定電荷をドープして第１領域（２３１，２３３）および第２領域（２３２，２３４）を形成することができる。これによって、半導体装置２０には２ＤＨＧ領域２４１，２４３および２ＤＥＧ領域２４２，２４４が形成され、電荷を蓄積することができる。無バイアス時および逆バイアス時の作用効果については、半導体装置１０と同様であるため、説明を省略する。
【実施例３】
【００５２】
図３に示す半導体装置１１では、狭バンドギャップ層１０３は、負の固定電荷を有する第３領域１３５を有している。第３領域１３５は、狭バンドギャップ層１０３に負の固定電荷をドープすることによって形成されている。第３領域１３５の負の固定電荷の濃度は、第１領域１３１，１３３の負の固定電荷の濃度および第２領域１３２，１３４の正の固定電荷の濃度よりも低い。第３領域１３５は、第１接合部１５１と第２接合部１５２とを有するダブル接合構造の第２領域１３２と、第１接合部１５３と第２接合部１５４とを有するダブル接合構造の第１領域１３３との間に設けられている。半導体装置１１のその他の具体的な形態については、半導体装置１０と同様であるから、半導体装置１０における１００番台の参照番号を半導体装置１１において転用することによって、説明を省略する。
【００５３】
なお、ドープによって固定電荷を形成する場合は、固定電荷の形成位置の自由度が高いため、第１接合部または第２接合部の高バンドギャップ層側の近傍だけではなく、狭バンドギャップ層側の近傍に第１領域、第２領域を形成することが可能である。この狭バンドギャップ層側に形成したヘテロ接合の近傍の固定電荷によっても、２ＤＨＧ領域および２ＤＥＧ領域を形成することが可能である。
【００５４】
半導体装置１１には負の固定電荷を有する第３領域１３５が設けられているため、逆バイアス時に狭バンドギャップ層１０３のバンドが持ち上げられる。その結果、２ＤＨＧ領域１４３と２ＤＥＧ領域１４２との間の電子のトンネル電流が減少し、２ＤＨＧ領域１４３と２ＤＥＧ領域１４２との間の耐圧が向上する。その他の無バイアス時および逆バイアス時の作用効果については、半導体装置１０と同様であるため、説明を省略する。
【実施例４】
【００５５】
負の固定電荷を有する第３領域と正の固定電荷を有する第３領域の双方が積層体に構成されていてもよい。図４に示す半導体装置１２では、狭バンドギャップ層１０３は、負の固定電荷を有する第３領域１３７と正の固定電荷を有する第３領域１３８を有している。第３領域１３７，１３８は、狭バンドギャップ層１０３に負および正の固定電荷をドープすることによって形成されている。第３領域１３７の負の固定電荷の濃度および第３領域１３８の正の固定電荷の濃度は、第１領域１３１，１３３の負の固定電荷の濃度および第２領域１３２，１３４の正の固定電荷の濃度よりも低い。第３領域１３７，１３８は、第１接合部１５１と第２接合部１５２とを有するダブル接合構造の第２領域１３２と、第１接合部１５３と第２接合部１５４とを有するダブル接合構造の第１領域１３３との間に設けられている。半導体装置１２のその他の具体的な形態については、半導体装置１０と同様であるから、半導体装置１０における１００番台の参照番号を半導体装置１２において転用することによって、説明を省略する。
【００５６】
半導体装置１２には第３領域１３７，１３８が設けられているため、半導体装置１１と同様に、逆バイアス時に狭バンドギャップ層１０３のバンドが持ち上げられる。その結果、２ＤＨＧ領域１４３と２ＤＥＧ領域１４２との間において、電子のトンネル電流および正孔のトンネル電流が減少する。その結果、２ＤＨＧ領域１４３と２ＤＥＧ領域１４２との間の耐圧が実施例３の場合よりもさらに向上する。その他の無バイアス時および逆バイアス時の作用効果については、半導体装置１０と同様であるため、説明を省略する。
【実施例５】
【００５７】
図５に示すように、半導体装置３０は、積層体３００と、ｐ型の電極半導体層３１０と、ｎ型の電極半導体層３２０と、ｐ型の電極半導体層３１０の表面に接合する第１電極３９１と、ｎ型の電極半導体層３２０の表面に接合する第２電極３９２とを備えている。積層体３００は、Ａｌ１−ｘＧａｘＡｓ（０＜ｘ＜１）を材料とする真正半導体層である広バンドギャップ層３０１，３０３，３０５と、ＧａＡｓを材料とする真正半導体層である狭バンドギャップ層３０２，３０４とを備えている。広バンドギャップ層３０１，３０３，３０５と狭バンドギャップ層３０２，３０４は、第１方向（図５に示すＹの正方向）に広バンドギャップ層３０５，狭バンドギャップ層３０４，広バンドギャップ層３０３，狭バンドギャップ層３０２，広バンドギャップ層３０１の順序で積層されている。狭バンドギャップ層３０２，３０４は、それぞれ第１方向に隣接する広バンドギャップ層３０１，３０３の材料よりもバンドギャップが狭い材料によって形成されている。広バンドギャップ層３０３，３０５は、第１方向に隣接する狭バンドギャップ層３０２，３０４の材料よりもバンドギャップが広い材料によって形成されている。広バンドギャップ層３０１は、第１方向の逆方向に隣接する狭バンドギャップ層３０２の材料よりもバンドギャップが広い材料によって形成されている。
【００５８】
広バンドギャップ層３０１と狭バンドギャップ層３０２は、第２接合部３５２において接合している。狭バンドギャップ層３０２と広バンドギャップ層３０３は、第１接合部３５１において接合している。広バンドギャップ層３０３と狭バンドギャップ層３０４は、第２接合部３５４において接合している。狭バンドギャップ層３０４と広バンドギャップ層３０５は、第１接合部３５３において接合している。積層体３００は、第１接合部３５１と第２接合部３５２とを含むダブル接合構造と、第１接合部３５３と第２接合部３５４とを含むダブル接合構造とを有している。積層体３００は、第１方向に第１接合部、第２接合部の順序で配列されたダブル接合構造を２つ有している。
【００５９】
電極半導体層３１０は、積層体３００から第２方向（図５に示す、Ｘの負方向）に伸びている。電極半導体層３２０は、積層体３００から第３方向（図５に示す、Ｘの正方向）に伸びている。第２方向および第３方向は、第１方向と直交している。電極半導体層３１０と電極半導体層３２０は、積層体３００に対してＸ方向の両端に位置しており、対向している。
【００６０】
ｐ型の電極半導体層３１０は、Ａｌ１−ｘＧａｘＡｓを材料とするｐ型の半導体層であるｐ層３１１，３１３，３１５と、ＧａＡｓを材料とするｐ型の半導体層であるｐ層３１２，３１４とを備えている。ｎ型の電極半導体層３２０は、Ａｌ１−ｘＧａｘＡｓを材料とするｎ型の半導体層であるｎ層３２１，３２３，３２５と、ＧａＡｓを材料とするｎ型の半導体層であるｐ層３２２，３２４とを備えている。ｐ層３１１と広バンドギャップ層３０１とｎ層３２１とは、一連のＡｌ１−ｘＧａｘＡｓ材料層によって形成されている。ｐ層３１２と狭バンドギャップ層３０２とｎ層３２２とは、一連のＧａＡｓ材料層によって形成されている。ｐ層３１３と広バンドギャップ層３０３とｎ層３２３とは、一連のＡｌ１−ｘＧａｘＡｓ材料層によって形成されている。ｐ層３１４と狭バンドギャップ層３０４とｎ層３２４とは、一連のＧａＡｓ材料層によって形成されている。ｐ層３１５と広バンドギャップ層３０５とｎ層３２５とは、一連のＡｌ１−ｘＧａｘＡｓ材料層によって形成されている。ｐ層３１１〜３１５およびｎ層３２１〜３２５は、真正半導体層である狭バンドギャップ層３０２，３０４または広バンドギャップ層３０１，３０３，３０５を積層した後で、その両端部にｐ型またはｎ型の不純物を注入することによって形成することができる。
【００６１】
広バンドギャップ層３０１は、正の固定電荷を有する第２領域３３２を含んでいる。広バンドギャップ層３０３は、負の固定電荷を有する第１領域３３１と正の固定電荷を有する第２領域３３４を含んでいる。広バンドギャップ層３０５は、負の固定電荷を有する第１領域３３３を含んでいる。第１領域３３１，３３３および第２領域３３２，３３４は、広バンドギャップ層３０１，３０３，３０５に適宜負の固定電荷または正の固定電荷をδドープすることによって形成されている。第１領域３３１は、広バンドギャップ層３０３の第１方向の中央位置よりも第１接合部３５１に近い側に含まれている。第２領域３３２は、広バンドギャップ層３０１の第１方向の中央位置よりも第２接合部３５２に近い側に含まれている。より具体的には、第１領域３３１は、第１接合部３５１に近接する位置に含まれており、第２領域３３２は、第２接合部３５２に近接する位置に含まれている。第１領域３３３は、広バンドギャップ層３０５の第１方向の中央位置よりも第１接合部３５３に近い側に含まれている。第２領域３３４は、広バンドギャップ層３０３の第１方向の中央位置よりも第２接合部３５４に近い側に含まれている。より具体的には、第１領域３３３は、第１接合部３５３に近接する位置に含まれており、第２領域３３４は、第２接合部３５４に近接する位置に含まれている。
【００６２】
狭バンドギャップ層３０２は、負の固定電荷を有する第３領域３３５と正の固定電荷を有する第３領域３３６を有している。狭バンドギャップ層３０４は、負の固定電荷を有する第３領域３３７と正の固定電荷を有する第３領域３３８を有している。第３領域３３５，３３６，３３７，３３８は、狭バンドギャップ層３０２，３０４にそれぞれ負および正の固定電荷をドープすることによって形成されている。第３領域３３５，３３７の負の固定電荷の濃度および第３領域３３６，３３８の正の固定電荷の濃度は、第１領域３３１，３３３の負の固定電荷の濃度および第２領域３３２，３３４の正の固定電荷の濃度よりも低い。第３領域３３５，３３６は、第１接合部３５１と第２接合部３５２とを有するダブル接合構造に含まれる第１領域３３１と第２領域３３２との間に設けられている。第３領域３３７，３３８は、第１接合部３５３と第２接合部３５４とを有するダブル接合構造に含まれる第１領域３３３と第２領域３３４との間に設けられている。
【００６３】
半導体装置３０の無バイアス時には、第１接合部３５１および第２接合部３５２で接合する狭バンドギャップ層３０２に、２ＤＨＧ領域３４１および２ＤＥＧ領域３４２が形成される。また、第１接合部３５３および第２接合部３５４で接合する狭バンドギャップ層３０４に２ＤＨＧ領域３４３および２ＤＥＧ領域３４４が形成される。２ＤＨＧ領域３４１，３４３はそれぞれｐ層３１１，３１３と電気的に接続する一方で、ｎ層３２１，３２３とは電気的に非接続となる。また、２ＤＥＧ領域３４２，３４４はそれぞれｎ層３２３，３２５と電気的に接続する一方で、ｐ層３１３，３１５とは電気的に非接続となる。その結果、２ＤＨＧ領域３４１，３４３および２ＤＥＧ領域３４２，３４４に電荷が蓄積される。図５に示すように、逆バイアス時には、電極半導体層３１０と２ＤＨＧ領域３４１，３４３の間、および電極半導体層３２０と２ＤＥＧ領域３４２，３４４の間に空乏層が広がるため、これによって耐圧が維持される。積層体３００を構成する各層のバンドギャップや厚さを調整することによって、所望の耐圧を保持することができる。半導体装置３０によれば、２ＤＨＧ領域３４１，３４３および２ＤＥＧ領域３４２，３４４によって電荷を蓄積するため、従来にない小型の半導体装置を実現することができる。
【００６４】
さらに、半導体装置３０には第３領域３３５〜３３８が設けられているため、半導体装置１１，１２と同様に、逆バイアス時に狭バンドギャップ層３０２，３０４のバンドが持ち上げられる。その結果、２ＤＨＧ領域３４１と２ＤＥＧ領域３４２との間および２ＤＨＧ領域３４３と２ＤＥＧ領域３４４との間において、電子のトンネル電流および正孔のトンネル電流が減少する。その結果、この間の耐圧が向上する。
【実施例６】
【００６５】
図６に示す半導体装置３１では、広バンドギャップ層３０３は、負の固定電荷を有する第３領域３３９と正の固定電荷を有する第３領域３４０を有している。第３領域３３９，３４０は、狭バンドギャップ層１０３に負および正の固定電荷をドープすることによって形成されている。第３領域３３９の負の固定電荷の濃度および第３領域３４０の正の固定電荷の濃度は、第１領域３３１，３３３の負の固定電荷の濃度および第２領域３３２，３３４の正の固定電荷の濃度よりも低い。第３領域３３９，３４０は、第１接合部３５１と第２接合部３５２とを有するダブル接合構造の第１領域３５１と、第１接合部３５３と第２接合部３５４とを有するダブル接合構造の第２領域３３４との間に設けられている。半導体装置３１のその他の具体的な形態については、半導体装置３０と同様であるから、半導体装置１０における１００番台の参照番号を半導体装置３１において転用することによって、説明を省略する。
【００６６】
半導体装置３１には第３領域３３９，３４０が設けられているため、半導体装置１１，１２，３０と同様に、逆バイアス時に広バンドギャップ層３０３のバンドが持ち上げられる。その結果、２ＤＨＧ領域３４１と２ＤＥＧ領域３４４との間において、電子のトンネル電流および正孔のトンネル電流が減少し、この間の耐圧が向上する。その他の無バイアス時および逆バイアス時の作用効果については、半導体装置３０と同様であるため、説明を省略する。
【００６７】
実施例５および実施例６に示したように、第３領域は、広バンドギャップ層に設けてもよく、狭バンドギャップ層に設けてもよい。また、広バンドギャップ層と狭バンドギャップ層の双方に設けられていてもよい。半導体装置の耐圧を向上するためには、第３領域は、１つのダブル接合構造の各層のうち、最も耐圧が低い層に設けられていることが好ましい。
【実施例７】
【００６８】
半導体装置のｐ型の電極半導体層とｎ型の電極半導体層は、上記において説明したようにｐ層またはｎ層が多層に積層されたものであってもよいし、本実施例のように、それぞれが単一のｐ層またはｎ層であってもよい。
【００６９】
図７に示す半導体装置４０は、積層体４００と、ｐ型の電極半導体層４１０と、ｎ型の電極半導体層４２０と、ｐ型の電極半導体層４１０の表面に接合する第１電極４９１と、ｎ型の電極半導体層４２０の表面に接合する第２電極４９２とを備えている。電極半導体層４１０は、ＧａＡｓを材料とするｐ型の単一の半導体層によって形成されている。電極半導体層４２０は、ＧａＡｓを材料とするｎ型の単一の半導体層によって形成されている。半導体装置４０のその他の具体的な形態については、半導体装置２０と同様であるから、半導体装置２０における２００番台の参照番号を半導体装置４０における４００番台の参照番号に読み替えることによって、説明を省略する。
【００７０】
半導体装置４０では、電極半導体層４１０，４２０が単一の半導体層によって形成されているため、電極半導体層４１０，４２０においてＹ方向に平行に流れる電流の抵抗を低くすることができる。
【００７１】
（変形例）
上記の実施例１〜７に係る半導体装置のｐ型の電極半導体層とｎ型の電極半導体層は、ショットキー電極層によって置き換えられていてもよい。ショットキー電極層としては、例えば、Ａｌ，Ｐｔ，Ａｕ，Ｎｉ，Ｐｄの金属層またはこれらを積層した多層の金属層を好適に用いることができる。
【００７２】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００７３】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００７４】
１０，１１，１２，３０，３１，４０    半導体装置
１００，２００，３００，４００    積層体
１０１，１０３，１０５，２０１，２０３，２０５，３０２，３０４，４０１，４０３，４０５    狭バンドギャップ層
１０２，１０４，２０２，２０４，３０１，３０３，３０５，４０２，４０４    広バンドギャップ層
１１０，２１０，３１０，４１０    ｐ型の電極半導体層
１１１〜１１５，２１１〜２１５，３１１〜３１５    ｐ層
１３１，１３３，２３１，２３３，３３１，３３３，４３１，４３３    第１領域
１３２，１３４，２３２，２３４，３３２，３３４，４３２，４３４    第２領域
１３５，１３７，１３８，３３５，３３６，３３７，３３８，３３９，３４０    第３領域
１４１，１４３，２４１，２４３，３４１，３４３，４４１，４４３    ２ＤＨＧ領域
１４２，１４４，２４２，２４４，３４２，３４４，４４２，４４４    ２ＤＥＧ領域
１５１，１５３，２５１，２５３，３５１，３５３，４５１，４５３    第１接合部
１５２，１５４，２５２，２５４，３５２，３５４，４５２，４５４    第２接合部
１９１，２９１，３９１，４９１  第１電極
１９２，２９２，３９２，４９２  第２電極
【図１】
0005629714.tif 000002
【図２】
0005629714.tif 000003
【図３】
0005629714.tif 000004
【図４】
0005629714.tif 000005
【図５】
0005629714.tif 000006
【図６】
0005629714.tif 000007
【図７】
0005629714.tif 000008