(57)【特許請求の範囲】
【請求項１】
複数種類のアナログ信号を供給され、後段に接続されるＣＰＵが介在することなく、いずれか１種類のアナログ信号を選択してデジタル信号に変換し、前記ＣＰＵに前記デジタル信号を供給するＡＤ変換回路であって、
シーケンス情報に対応して信号選択情報と時間情報を記憶した保持部と、
所定周期のタイミング信号の供給により初期化され一致信号の供給によりカウントを行う順番カウンタと、
前記タイミング信号又は前記一致信号の供給により初期化されたのちクロックの供給によりカウントを行う期間カウンタと、
前記順番カウンタのカウント値で前記保持部のシーケンス情報を参照することで前記保持部から得られる時間情報と前記期間カウンタのカウント値を比較して一致したとき前記一致信号を生成する比較器と、
前記複数種類のアナログ信号のうち、前記順番カウンタのカウント値で前記保持部のシーケンス情報を参照することで得られる信号選択情報に対応する１種類のアナログ信号を選択する選択部と、
前記選択部で選択された前記１種類のアナログ信号をＡＤ変換するＡＤ変換器とを
有することを特徴とするＡＤ変換回路。
【請求項２】
請求項１記載のＡＤ変換回路において、
前記保持部は、前記信号選択情報と前記時間情報を書き換え可能な不揮発性メモリに記憶し、
前記時間情報は、前記信号選択情報に対応する選択時間であることを特徴とするＡＤ変換回路。
【請求項３】
請求項２記載のＡＤ変換回路において、
前記複数種類のアナログ信号は、電流、電圧、温度のいずれか１種類の検出信号を含むことを特徴とするＡＤ変換回路。
【請求項４】
請求項３記載のＡＤ変換回路において、
前記ＡＤ変換器は、デルタ・シグマ型ＡＤ変換器であることを特徴とするＡＤ変換回路。
【請求項５】
複数種類のアナログ信号を供給され、後段に接続されるＣＰＵが介在することなく、いずれか１種類のアナログ信号を選択してデジタル信号に変換し、前記ＣＰＵに前記デジタル信号を供給するＡＤ変換回路のＡＤ変換方法であって、
シーケンス情報に対応して信号選択情報と時間情報を保持部に記憶し、
所定周期のタイミング信号の供給により初期化され一致信号の供給によりカウントを行い、
前記タイミング信号又は前記一致信号の供給により初期化されたのちクロックの供給によりカウントを行い、
前記順番のカウント値で前記保持部のシーケンス情報を参照することで得られる時間情報と前記期間のカウント値を比較して一致したとき前記一致信号を生成し、
前記複数種類のアナログ信号のうち、前記順番のカウント値で前記保持部のシーケンス情報を参照することで前記保持部から得られる信号選択情報に対応する１種類のアナログ信号を選択し、
選択された前記１種類のアナログ信号をＡＤ変換することを特徴とするＡＤ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＡＤ変換方法及びＡＤ変換回路に関し、複数種類のアナログ信号をデジタル信号に変換するＡＤ変換方法及びＡＤ変換回路に関する。
【背景技術】
【０００２】
近年、リチウムイオン電池を用いたバッテリパックがデジタルカメラなどの携帯機器に搭載されている。リチウムイオン電池は、一般に、その電圧により電池残量を検出することが難しいとされている。このため、マイコンなどにより電池の充放電電流を検出し、検出した充放電電流を積算することにより、電池残量を測定する方法がとられている。
【０００３】
このようにして電池残量を測定するための電池監視ＩＣでは、電圧、電流、温度等のアナログ信号をデジタル信号に変換してＣＰＵに供給し、ＣＰＵにて計測した電流値の温度補正等を行い、かつ、積算を行っている。
【０００４】
図５に従来のＡＤ変換回路の一例のブロック構成図を示す。同図中、端子１から温度を検出したアナログ信号が供給され、端子２から電圧を検出したアナログ信号が供給され、端子３から電流を検出したアナログ信号が供給され、これらのアナログ信号はセレクタ４に供給される。
【０００５】
信号選択レジスタ５はＣＰＵで動作するソフトウェアから信号選択番号が書き込まれ、信号選択レジスタ５から信号選択番号がセレクタ４に供給される。セレクタ４は信号選択番号に対応する端子からのアナログ信号を選択してＡＤ変換器６に供給する。
【０００６】
変換開始レジスタ７にはＣＰＵで動作するソフトウェアからイネーブル信号が書き込まれ、ＡＤ変換器６は変換開始レジスタ７にイネーブル信号が書き込まれたのち、セレクタ４から供給されるアナログ信号をＡＤ変換して端子８から出力する。
【０００７】
なお、トリガ（ＴＧ）に基づいて変換期間と休止期間を設けるための休止信号（ＳＴＢＹ）を出力する制御部と、前記変換期間にタイミング信号を出力するタイミング制御回路と、アナログ信号Ｖａを所定の基準電圧と比較器で比較することによりＡＤ変換を行うＡＤ変換部とを有するＡＤ変換器が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−３１９６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来のＡＤ変換回路では、信号の選択及びＡＤ変換の開始は全てＣＰＵで動作するソフトウェアから指示しており、ＡＤ変換を行うためには必ずＣＰＵを動作させなければならず、ＣＰＵを動作させるために消費電力が大きくなる。また、ソフトウェアのプログラム量も大きくなるという問題があった。
【００１０】
本発明は上記の点に鑑みてなされたもので、ＣＰＵが介在することなく複数種類のアナログ信号を所望の順番でＡＤ変換し、所定時間内で複数種類のアナログ信号をＡＤ変換する場合に最も効率的な結果が得られるよう用途に応じた設定を可能とするＡＤ変換方法及びＡＤ変換回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一実施態様によるＡＤ変換回路は、後段に接続されるＣＰＵが介在することなく、いずれか１種類のアナログ信号を選択してデジタル信号に変換し、前記ＣＰＵに前記デジタル信号を供給するＡＤ変換回路であって、
シーケンス情報に対応して信号選択情報と時間情報を記憶した保持部（２１）と、
所定周期のタイミング信号の供給により初期化され一致信号の供給によりカウントを行う順番カウンタ（２２）と、
前記タイミング信号又は前記一致信号の供給により初期化されたのちクロックの供給によりカウントを行う期間カウンタ（２３）と、
前記順番カウンタ（２２）のカウント値で前記保持部（２１）のシーケンス情報を参照することで前記保持部（２１）から得られる時間情報と前記期間カウンタ（２３）のカウント値を比較して一致したとき前記一致信号を生成する比較器（２４）と、
前記複数種類のアナログ信号のうち、前記順番カウンタ（２２）のカウント値で前記保持部のシーケンス情報を参照することで得られる信号選択情報に対応する１種類のアナログ信号を選択する選択部（１４）と、
前記選択部で選択された前記１種類のアナログ信号をＡＤ変換するＡＤ変換器（３０）とを有する。
【００１２】
好ましくは、前記保持部（２１）は、前記信号選択情報と前記時間情報を書き換え可能な不揮発性メモリに記憶し、
前記時間情報は、前記信号選択情報に対応する選択時間である。
【００１３】
好ましくは、前記複数種類のアナログ信号は、電流、電圧、温度のいずれか１種類の検出信号を含む。
【００１４】
好ましくは、前記ＡＤ変換器（３０）は、デルタ・シグマ型ＡＤ変換器である。
【００１５】
また、本発明の一実施態様によるＡＤ変換方法は、複数種類のアナログ信号を供給され、後段に接続されるＣＰＵが介在することなく、いずれか１種類のアナログ信号を選択してデジタル信号に変換し、前記ＣＰＵに前記デジタル信号を供給するＡＤ変換回路のＡＤ変換方法であって、
シーケンス情報に対応して信号選択情報と時間情報を保持部（２１）に記憶し、
所定周期のタイミング信号の供給により初期化され一致信号の供給によりカウントを行い、
前記タイミング信号又は前記一致信号の供給により初期化されたのちクロックの供給によりカウントを行い、
前記順番のカウント値で前記保持部（２１）のシーケンス情報を参照することで得られる時間情報と前記期間のカウント値を比較して一致したとき前記一致信号を生成し、
前記複数種類のアナログ信号のうち、前記順番のカウント値で前記保持部（２１）のシーケンス情報を参照することで前記保持部（２１）から得られる信号選択情報に対応する１種類のアナログ信号を選択し、
選択された前記１種類のアナログ信号をＡＤ変換する。
【００１６】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１７】
本発明によれば、ＣＰＵが介在することなく複数種類のアナログ信号を所望の順番でＡＤ変換し、所定時間内で複数種類のアナログ信号をＡＤ変換する場合に最も効率的な結果が得られるよう用途に応じた設定を可能とすることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明のＡＤ変換回路の一実施形態のブロック構成図である。
【図２】選択テーブルの一実施形態の構成を示す図である。
【図３】デルタ・シグマ変調部の一実施形態の回路構成図である。
【図４】本発明のＡＤ変換回路の一実施形態の信号タイミングチャートである。
【図５】従来のＡＤ変換回路の一例のブロック構成図である。
【発明を実施するための形態】
【００１９】
以下、図面に基づいて本発明の実施形態について説明する。
【００２０】
＜ＡＤ変換回路の一実施形態＞
図１は、本発明のＡＤ変換回路の一実施形態のブロック構成図を示す。同図中、端子１１から温度を検出したアナログ信号が供給され、端子１２から電圧を検出したアナログ信号が供給され、端子１３から電流を検出したアナログ信号が供給される。これらのアナログ信号はいずれも電圧形態の信号であり、選択部としてのセレクタ１４に供給される。なお、セレクタ１４に供給されるアナログ信号の種類は３種類に限らず２種類もしくは４種類以上であっても良い。
【００２１】
シーケンサ２０は選択テーブル２１と順番カウンタ２２と期間カウンタ２３と比較器２４を有している。
【００２２】
選択テーブル２１は例えばレジスタ、フラッシュＲＯＭ等の書き換え可能な不揮発性メモリ、読み出し回路等で構成され、図２に示すように、０〜Ｎのシーケンス番号（つまりシーケンス情報）に対応して信号選択番号（つまり信号選択情報）と選択時間（つまり時間情報）が予め設定されて保持している。なお、図２ではＮ＝３としているが、Ｎは３未満もしくは４以上であっても良い。
【００２３】
信号選択番号はセレクタ１４において端子１１〜１３のいずれかを選択するための番号である。選択時間は上記信号選択番号で指示される信号を選択する時間であり、選択時間は例えば数ｍｓｅｃ〜数１０ｍｓｅｃ周期のクロックＣＬＫを単位としている。信号選択番号及び選択時間は外部から直接的に、又は、ＣＰＵ等を経由して間接的に値を書き換えることができる。書き換えられた値は書き換え可能な不揮発性メモリに保持される。
【００２４】
順番カウンタ２２は端子２５から例えば１ｓｅｃ等の所定周期のタイミング信号Ｓが供給されるとゼロリセットされ、その後、比較器２４から一致信号を供給される毎にカウント値を１だけカウントアップする。順番カウンタ２２のカウント値は選択テーブル２１に供給されて、選択テーブル２１のシーケンス番号が参照される。これにより、選択テーブル２１は参照されたシーケンス番号に対応する信号選択番号と選択時間を書き換え可能な不揮発性メモリからレジスタに読み出し、読み出した信号選択番号をレジスタからセレクタ１４に供給すると共に、読み出した選択時間をレジスタから比較器２４に供給する。
【００２５】
期間カウンタ２３は端子２５からのタイミング信号Ｓ又は比較器２４からの一致信号が供給されるとゼロリセットされ、その後、端子２６からクロックＣＬＫを供給される毎にカウント値を１だけカウントアップする。期間カウンタ２３のカウント値は比較器２４に供給される。比較器２４は期間カウンタ２３からのカウント値を選択テーブル２１からの選択時間と比較して、両者が一致したとき一致信号を生成して順番カウンタ２２と期間カウンタ２３に供給する。順番カウンタ２２は上記一致信号を供給されるとカウント値を１だけカウントアップし、期間カウンタ２３は上記一致信号を供給されるとカウント値をゼロリセットする。
【００２６】
選択テーブル２１から読み出された信号選択番号をセレクタ１４に供給され、セレクタ１４は信号選択番号に対応する端子からのアナログ信号を選択してＡＤ変換器３０に供給する。つまり、信号選択番号が「１」の場合端子１１からのアナログ信号を選択し、信号選択番号が「２」の場合端子１２からのアナログ信号を選択し、信号選択番号が「３」の場合端子１３からのアナログ信号を選択する。
【００２７】
ＡＤ変換器３０はデルタ・シグマ変調部３１とフィルタ処理部３２を有している。変調部３１はセレクタ１４から供給されるアナログ信号のパルス密度変調（ＰＤＭ）を行って、１ビットデジタル変調した信号を出力する。デルタ・シグマ変調部３１の出力信号はフィルタ処理部３２でデジタル信号であるパルスコード変調データに変換され端子３３から出力される。
【００２８】
＜デルタ・シグマ変調部＞
図３にデルタ・シグマ変調部３１の一実施形態の回路構成図を示す。同図中、端子４０にアナログ電圧Ｖｉｎが供給されて積分回路４１に供給される。積分回路４１は入力抵抗４２，帰還抵抗４３，積分容量４４，演算増幅器４５から構成されており、アナログ電圧Ｖｉｎから演算増幅器４９の出力電圧を減算して得られる差分を積分する。
【００２９】
積分回路４１の出力信号は、演算増幅器４６で構成されるコンパレータで量子化され、Ｄ型フリップフロップ４７で１クロック分遅延された後、端子４８から出力される。また、端子４８の出力は１ビットのＤＡコンバータを構成する演算増幅器４９を介して積分回路４１に帰還される。
【００３０】
＜ＡＤ変換回路の動作＞
ここで、図２に示すように、選択テーブル２１において、シーケンス番号が「０」の信号選択番号に「２」が設定され選択時間に「５」が設定されており、シーケンス番号が「１」の信号選択番号に「３」が設定され選択時間に「３」が設定されており、シーケンス番号が「２」の信号選択番号に「１」が設定され選択時間に「４」が設定されており、シーケンス番号が「３」の信号選択番号に「３」が設定され選択時間に「４」が設定されている場合について説明する。
【００３１】
図４（Ａ）に示すタイミング信号Ｓのパルスが供給されることにより、図４（Ｂ）に示す順番カウンタ２２のカウント値がゼロリセットされ、これと共に、図４（Ｃ）に示す期間カウンタ２３のカウント値がゼロリセットされる。これにより、順番カウンタ２２のカウント値が「０」となることで、選択テーブル２１からシーケンス番号「０」に対応して図４（Ｄ）に示す信号選択番号「２」と、図４（Ｅ）に示す選択時間「５」が読み出される。
【００３２】
信号選択番号「２」を供給されたセレクタ１４は端子１２から供給される電圧を検出したアナログ信号を選択してＡＤ変換器３０に供給し、ＡＤ変換器３０は電圧のデジタル信号を端子３３から図４（Ｆ）に示すハイレベル期間に出力する。なお、図４（Ｄ）に示す信号選択番号の変化から図４（Ｆ）に示すデジタル信号の開始変化まで略１クロック分の遅延はＡＤ変換器３０の変換動作に要する時間である。
【００３３】
期間カウンタ２３のカウント値はクロックＣＬＫの供給により図４（Ｃ）に示すように変化する。そして、期間カウンタ２３のカウント値が選択テーブル２１からの選択時間「５」と一致した時点で比較器２４は一致信号を出力し、図４（Ｂ）に示す順番カウンタ２２のカウント値が「１」となり、これと共に、図４（Ｃ）に示す期間カウンタ２３のカウント値がゼロリセットされる。
【００３４】
順番カウンタ２２のカウント値が「１」となることで、選択テーブル２１からシーケンス番号「１」に対応する信号選択番号「３」と、選択時間「３」が読み出される。信号選択番号「３」を供給されたセレクタ１４は端子１３から供給される電流を検出したアナログ信号を選択してＡＤ変換器３０に供給し、ＡＤ変換器３０は電流のデジタル信号を端子３３から図４（Ｆ）に示すハイレベル期間に出力する。
【００３５】
また、期間カウンタ２３のカウント値はクロックＣＬＫの供給により図４（Ｃ）に示すように変化し、期間カウンタ２３のカウント値が選択テーブル２１からの選択時間「３」と一致した時点で比較器２４は一致信号を出力し、図４（Ｂ）に示す順番カウンタ２２のカウント値が「２」となり、これと共に、図４（Ｃ）に示す期間カウンタ２３のカウント値がゼロリセットされる。
【００３６】
順番カウンタ２２のカウント値が「２」となることで、選択テーブル２１からシーケンス番号「２」に対応する信号選択番号「１」と、選択時間「４」が読み出される。信号選択番号「１」を供給されたセレクタ１４は端子１１から供給される温度を検出したアナログ信号を選択してＡＤ変換器３０に供給し、ＡＤ変換器３０は温度のデジタル信号を端子３３から図４（Ｆ）に示すハイレベル期間に出力する。
【００３７】
また、期間カウンタ２３のカウント値はクロックＣＬＫの供給により図４（Ｃ）に示すように変化し、期間カウンタ２３のカウント値が選択テーブル２１からの選択時間「４」と一致した時点で比較器２４は一致信号を出力し、図４（Ｂ）に示す順番カウンタ２２のカウント値が「３」となり、これと共に、図４（Ｃ）に示す期間カウンタ２３のカウント値がゼロリセットされる。
【００３８】
順番カウンタ２２のカウント値が「３」となることで、選択テーブル２１からシーケンス番号「３」に対応する信号選択番号「３」と、選択時間「４」が読み出される。信号選択番号「３」を供給されたセレクタ１４は端子１３から供給される電流を検出したアナログ信号を選択してＡＤ変換器３０に供給し、ＡＤ変換器３０は電流のデジタル信号を端子３３から図４（Ｆ）に示すハイレベル期間に出力する。この電流のデジタル信号の出力は期間カウンタ２３のカウント値が選択テーブル２１からの選択時間「４」と一致するまで継続される。
【００３９】
上記実施形態では、選択テーブル２１に、予めシーケンス番号毎に信号選択番号と選択時間を書き込んで設定しておけば、ＣＰＵで動作するソフトウェアから指示する必要はなく、所定周期のタイミング信号ＳとクロックＣＬＫに同期して複数種類のアナログ信号を所望の順序でＡＤ変換することができる。このため、ＣＰＵを無駄に動作させる必要がなくなり、ＣＰＵを動作させるための消費電力を削減できる。
【００４０】
また、タイミング信号Ｓの所定周期において、複数種類のアナログ信号を所望の順番でＡＤ変換することが可能となる。また、各アナログ信号をＡＤ変換する期間を自由に設定することが可能となる。この結果、限られたリソースで所定時間内に複数種類のアナログ信号をＡＤ変換する場合に最も効率的な結果が得られるよう用途に応じた設定が可能となり、最適な変換結果を得ることができる。
【００４１】
なお、上記実施形態では選択テーブル２１に、シーケンス番号毎に信号選択番号と選択時間を設定しているが、選択時間の代りにタイミング信号Ｓを基準とする選択開始時間を時間情報として設定しても良い。この場合には、期間カウンタ２３は端子２５からのタイミング信号Ｓだけでリセットされ、一致信号でリセットされないようにする。つまり、比較器２４の出力する一致信号を期間カウンタ２３に供給しない。
【００４２】
なお、上記実施形態ではデルタ・シグマ型のＡＤ変換器３０を使用しているが、並列比較型や逐次比較型等の他のＡＤ変換器を使用しても良く、上記実施形態に限定されるものではない。
【符号の説明】
【００４３】
１４  セレクタ
２０  シーケンサ
２１  選択テーブル
２２  順番カウンタ
２３  期間カウンタ
２４  比較器
３０  ＡＤ変換器
３１  デルタ・シグマ変調部
３２  フィルタ処理部
【図１】
0005578066.tif 000002
【図２】
0005578066.tif 000003
【図３】
0005578066.tif 000004
【図４】
0005578066.tif 000005
【図５】
0005578066.tif 000006