(57)【特許請求の範囲】
【請求項１】
ドレインまたはコレクタがリセット信号出力端子に接続され、オンとなることでリセット信号を出力するＮチャネル型またはｎｐｎ型の第１トランジスタと；
ドレインまたはコレクタが前記リセット信号出力端子に接続され、オンとなることで前記リセット信号を出力するＮチャネル型またはｎｐｎ型の第２トランジスタと；
監視対象電圧の供給を受けて前記監視対象電圧を監視し、前記監視対象電圧が第１閾値電圧を上回っているときに前記第１トランジスタをオフし、前記監視対象電圧が第１閾値電圧を下回っているときに前記第１トランジスタをオンし、前記監視対象電圧が下限動作電圧を下回ると正常動作不能となり前記第１トランジスタがオフする第１監視部と；
前記監視対象電圧とは異なる駆動電圧の供給を受けて前記監視対象電圧を監視し、前記監視対象電圧が前記第１閾値電圧よりも低く前記第１監視部が正常動作不能となる下限動作電圧よりも高い第２閾値電圧を下回っているときに前記第２トランジスタをオンさせる第２監視部と；
を有することを特徴とする減電圧リセット回路。
【請求項２】
入力電圧から少なくとも１系統の出力電圧を生成するレギュレータと、
前記出力電圧を前記監視対象電圧とする減電圧リセット回路と、
を有し、
前記減電圧リセット回路は、
ドレインまたはコレクタがリセット信号出力端子に接続されたＮチャネル型またはｎｐｎ型の第１トランジスタと、
ドレインまたはコレクタが前記リセット信号出力端子に接続されたＮチャネル型またはｎｐｎ型の第２トランジスタと、
前記監視対象電圧の供給を受けて動作し、前記監視対象電圧が第１閾値電圧を下回っているときに前記第１トランジスタをオンさせる第１監視部と、
前記監視対象電圧とは異なる駆動電圧の供給を受けて動作し、前記監視対象電圧が前記第１閾値電圧よりも低く前記第１監視部の下限動作電圧よりも高い第２閾値電圧を下回っているときに前記第２トランジスタをオンさせる第２監視部と、
を有することを特徴とする電源装置。
【請求項３】
前記減電圧リセット回路は、前記入力電圧を前記第２監視部の駆動電圧とすることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記レギュレータとして、
前記入力電圧を降圧して第１出力電圧を生成する第１レギュレータと、
前記第１出力電圧を降圧して第２出力電圧を生成する第２レギュレータと、
前記第１出力電圧を降圧して第３出力電圧を生成する第３レギュレータと、
前記第１出力電圧を降圧して第４出力電圧を生成する第４レギュレータと、
を有し、
前記減電圧リセット回路は、前記第１出力電圧を前記監視対象電圧とすることを特徴とする請求項２または請求項３に記載の電源装置。
【請求項５】
前記第１レギュレータと前記第２レギュレータは、いずれもスイッチングレギュレータであり、前記第３レギュレータと前記第４レギュレータは、いずれもシリーズレギュレータであることを特徴とする請求項４に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｎチャネル型オープンドレイン出力形式（またはｎｐｎ型オープンコレクタ出力形式）の減電圧リセット回路及びこれを用いた電源装置に関するものである。
【背景技術】
【０００２】
図５Ａは、減電圧リセット回路の第１従来例を示すブロック図である。第１従来例の減電圧リセット回路Ｘは、監視対象である電源電圧Ｖａの供給を受けて動作する監視部Ｘ１と、監視部Ｘ１から入力されるゲート信号Ｇに応じてオン／オフ制御されるＮチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタＸ２と、トランジスタＸ２のドレインを電源電圧Ｖｂの印加端にプルアップする抵抗Ｘ３と、を有する。
【０００３】
図５Ｂは、減電圧リセット回路の第２従来例を示すブロック図である。第２従来例の減電圧リセット回路Ｙは、監視対象の電源電圧Ｖａとは異なる電源電圧Ｖｃの供給を受けて動作する監視部Ｙ１と、監視部Ｙ１から入力されるゲート信号Ｇに応じてオン／オフ制御されるＮチャネル型ＭＯＳ電界効果トランジスタＹ２と、トランジスタＹ２のドレインを電源電圧Ｖｂの印加端にプルアップする抵抗Ｙ３と、を有する。
【０００４】
上記の減電圧リセット回路Ｘ及びＹでは、監視対象の電源電圧Ｖａが所定の閾値電圧を下回ったときに、ゲート信号Ｇがローレベルからハイレベルに立ち上げられて、トランジスタＸ２がオフ状態からオン状態に切り換えられ、トランジスタＸ２のドレインから出力されるリセット信号Ｓがハイレベル（正常時の論理レベル）からローレベル（異常時の論理レベル）に立ち下げられる。
【０００５】
なお、上記に関連する従来技術の一例としては、特許文献１や特許文献２を挙げることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−２７８７４号公報
【特許文献２】特開昭６０−２５１７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、第１従来例の減電圧リセット回路Ｘでは、監視対象である電源電圧Ｖａを監視部Ｘ１の駆動電圧としても兼用していたので、電源電圧Ｖａが監視部Ｘ１の下限動作電圧を下回るまで低下すると、トランジスタＸ２をオンすることができなくなり、延いては、リセット信号Ｓをローレベル（異常時の論理レベル）に維持することができなくなる、という問題があった。なお、正常時の論理レベルと異常時の論理レベルを上記と逆に設定すれば、上記の問題を解消することは可能である。ただし、この場合には、正常時の論理レベルがローレベルとなるので、電源電圧Ｖｂの印加端から抵抗Ｘ３及びトランジスタＸ２を介して電流が流れ続ける形となり、正常時の消費電流が増加してしまう、という別の問題があった。
【０００８】
一方、第２従来例の減電圧リセット回路Ｙでは、電源電圧Ｖｃが監視部Ｘ１の下限動作電圧を下回るまで低下すると、電源電圧Ｖａが監視部Ｘ１の下限動作電圧を上回っていたとしても、監視部Ｘ１が動作不能となって電源電圧Ｖａを監視することができなくなる、という問題があった。
【０００９】
本発明は、本願の発明者により見出された上記の問題点に鑑み、より確実に安定した減電圧監視を行うことが可能な減電圧リセット回路、及び、これを用いた電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る減電圧リセット回路は、ドレインまたはコレクタがリセット信号出力端子に接続されたＮチャネル型またはｎｐｎ型の第１トランジスタと；ドレインまたはコレクタが前記リセット信号出力端子に接続されたＮチャネル型またはｎｐｎ型の第２トランジスタと；監視対象電圧の供給を受けて動作し、前記監視対象電圧が第１閾値電圧を下回っているときに前記第１トランジスタをオンさせる第１監視部と；前記監視対象電圧とは異なる駆動電圧の供給を受けて動作し、前記監視対象電圧が前記第１閾値電圧よりも低く前記第１監視部の下限動作電圧よりも高い第２閾値電圧を下回っているときに前記第２トランジスタをオンさせる第２監視部と；を有する構成（第１の構成）とされている。
【００１１】
また、本発明に係る電源装置は、入力電圧から少なくとも１系統の出力電圧を生成するレギュレータと、前記出力電圧を前記監視対象電圧とする上記第１の構成から成る減電圧リセット回路と、を有する構成（第２の構成）とされている。
【００１２】
なお、上記第２の構成から成る電源装置において、前記減電圧リセット回路は、前記入力電圧を前記第２監視部の駆動電圧とする構成（第３の構成）にするとよい。
【００１３】
また、上記第２または第３の構成から成る電源装置は、前記レギュレータとして、前記入力電圧を降圧して第１出力電圧を生成する第１レギュレータと、前記第１出力電圧を降圧して第２出力電圧を生成する第２レギュレータと、前記第１出力電圧を降圧して第３出力電圧を生成する第３レギュレータと、前記第１出力電圧を降圧して第４出力電圧を生成する第４レギュレータと、を有し、前記減電圧リセット回路は、前記第１出力電圧を前記監視対象電圧とする構成（第４の構成）にするとよい。
【００１４】
また、上記第４の構成から成る電源装置において、前記第１レギュレータと前記第２レギュレータは、いずれもスイッチングレギュレータであり、前記第３レギュレータと前記第４レギュレータは、いずれもシリーズレギュレータである構成（第５の構成）にするとよい。
【発明の効果】
【００１５】
本発明によれば、より確実に安定した減電圧監視を行うことが可能な減電圧リセット回路、及び、これを用いた電源装置を提供することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るシステム電源ＩＣの一構成例を示すブロック図
【図２】減電圧リセット回路１５の一構成例を示すブロック図
【図３】リセット信号Ｓ１の生成動作を説明するためのタイムチャート
【図４】減電圧リセット回路１５の一変形例を示すブロック図
【図５Ａ】減電圧リセット回路の第１従来例を示すブロック図
【図５Ｂ】減電圧リセット回路の第２従来例を示すブロック図
【発明を実施するための形態】
【００１７】
＜システム電源ＩＣ＞
図１は、本発明に係るシステム電源ＩＣの一構成例を示すブロック図である。本構成例のシステム電源ＩＣ１０は、レギュレータ１１〜１４（図中ではＲＥＧ１〜ＲＥＧ４と表記）と、減電圧リセット回路１５と、ウォッチドッグタイマ回路１６と、を集積化した車載用の多出力電源装置である。また、システム電源ＩＣ１０は、外部との電気的な接続を確立するために、外部端子Ｔ０〜Ｔ７を有する。
【００１８】
レギュレータ１１は、バッテリ２０から外部端子Ｔ０を介して入力される入力電圧Ｖ０（例えば１２Ｖ）を降圧して出力電圧Ｖ１（例えば５Ｖ）を生成し、この出力電圧Ｖ１を外部端子Ｔ１から車両の各部（ＥＣＵ３０［Electronic Control Unit］のほか、不図示のＥＥＰＲＯＭ［Electrically Erasable and Programmable Read Only Memory］、ＣＡＮ［Controller Area Network］ドライバ（通信モジュール）など）に供給するスイッチングレギュレータである。
【００１９】
レギュレータ１２は、出力電圧Ｖ１をさらに降圧して出力電圧Ｖ２（例えば１．６Ｖ）を生成し、この出力電圧Ｖ２を外部端子Ｔ２から車両の各部（ＥＣＵ３０など）に供給するスイッチングレギュレータである。
【００２０】
レギュレータ１３は、出力電圧Ｖ１をさらに降圧して出力電圧Ｖ３（例えば３．３Ｖ）を生成し、この出力電圧Ｖ３を外部端子Ｔ３から車両の各部（ＥＣＵ３０など）に供給するシリーズレギュレータである。
【００２１】
レギュレータ１４は、出力電圧Ｖ１をさらに降圧して出力電圧Ｖ４（例えば４．２Ｖ）を生成し、この出力電圧Ｖ４を外部端子Ｔ４から車両の各部（不図示の車載カメラなど）に供給するシリーズレギュレータである。
【００２２】
減電圧リセット回路１５は、出力電圧Ｖ１が減電圧状態であるか否かを監視し、外部端子Ｔ５からＥＣＵ３０にリセット信号Ｓ１を出力する。
【００２３】
ウォッチドッグタイマ回路１６は、ＥＣＵ３０から外部端子Ｔ６を介して入力されるクロック信号ＣＬＫの周波数（またはパルス幅）が異常状態であるか否かを監視し、外部端子Ｔ７からＥＣＵ３０にリセット信号Ｓ２を出力する。
【００２４】
＜減電圧リセット回路＞
図２は、減電圧リセット回路１５の一構成例を示すブロック図である。本構成例の減電圧リセット回路１５は、第１監視部１５１と、第２監視部１５２と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１５３及び１５４と、を有する。
【００２５】
第１監視部１５１は、監視対象電圧である出力電圧Ｖ１の供給を受けて動作し、出力電圧Ｖ１が閾値電圧Ｖｘ（例えば４．６Ｖ）を下回っているか否かを監視してトランジスタ１５３のゲート信号Ｇ１を生成する。より具体的に述べると、第１監視部１５１は、出力電圧Ｖ１が閾値電圧Ｖｘを上回っているときには、ゲート信号Ｇ１をローレベルとする一方、出力電圧Ｖ１が閾値電圧Ｖｘを下回っているときには、ゲート信号Ｇ１をハイレベルとする。なお、第１監視部１５１は、その回路特性上、出力電圧Ｖ１が下限動作電圧Ｖｙ（例えば１．５Ｖ）を下回ると、ゲート信号Ｇ１を正しくハイレベルに維持することができなくなる。
【００２６】
第２監視部１５２は、入力電圧Ｖ０の供給を受けて動作し、出力電圧Ｖ１が閾値電圧Ｖｘよりも低く第１監視部１５１の下限動作電圧Ｖｙよりも高い閾値電圧Ｖｚ（例えば２．５Ｖ）を下回っているか否かを監視して、トランジスタ１５４のゲート信号Ｇ２を生成する。より具体的に述べると、第２監視部１５２は、出力電圧Ｖ１が閾値電圧Ｖｚを上回っているときには、ゲート信号Ｇ２をローレベルとする一方、出力電圧Ｖ１が閾値電圧Ｖｚを下回っているときには、ゲート信号Ｇ２をハイレベルとする。なお、第２監視部１５２は、監視対象電圧である出力電圧Ｖ１を駆動電圧とするのではなく、バッテリ２０から直接供給される入力電圧Ｖ０を駆動電圧としているため、レギュレータ１１の不具合によって出力電圧Ｖ１がゼロ値（またはそれに近い低電圧）まで低下したとしても、ゲート信号Ｇ２をハイレベルに維持することが可能である。
【００２７】
トランジスタ１５３のドレインは、外部端子Ｔ５（リセット信号Ｓ１の出力端子）に接続されている。トランジスタ１５３のソースは、接地端に接続されている。トランジスタ１５３のゲートは、第１監視部１５１に接続されている。
【００２８】
トランジスタ１５４のドレインは、外部端子Ｔ５（リセット信号Ｓ１の出力端子）に接続されている。トランジスタ１５４のソースは、接地端に接続されている。トランジスタ１５４のゲートは、第２監視部１５２に接続されている。
【００２９】
すなわち、トランジスタ１５３及び１５４は、いずれもＮチャネル型オープンドレイン出力形式のリセット信号出力段を形成する出力トランジスタであり、外部端子Ｔ５に対して互いに並列接続されている。また、システム電源ＩＣ１０の外部において、外部端子Ｔ５は、抵抗Ｒ１を介して電源端（図２の例では出力電圧Ｖ２の印加端）にプルアップされている。従って、トランジスタ１５３及び１５４の少なくとも一方がオンされていれば、外部端子Ｔ５が接地端にショートされてリセット信号Ｓ１がローレベルとなり、トランジスタ１５３及び１５４の両方がオフされていれば、外部端子Ｔ５が電源端にプルアップされてリセット信号Ｓ１がハイレベルとなる。
【００３０】
図３は、減電圧リセット回路１５によるリセット信号Ｓ１の生成動作を説明するためのタイムチャートであり、上から順番に、出力電圧Ｖ１、リセット信号Ｓ１、ゲート信号Ｇ１、及び、ゲート信号Ｇ２が描写されている。
【００３１】
出力電圧Ｖ１が閾値電圧Ｖｘよりも高い状態＜ｉ＞において、第１監視部１５１ではゲート信号Ｇ１がローレベルとされ、第２監視部１５２ではゲート信号Ｇ２がローレベルとされる。従って、トランジスタ１５３及び１５４がいずれもオフとされるので、リセット信号Ｓ１はハイレベル（正常時の論理レベル）となる。
【００３２】
一方、何らかの原因で出力電圧Ｖ１が低下し、閾値電圧Ｖｘよりも低く閾値電圧Ｖｚよりも高い状態＜ｉｉ＞に至ると、第１監視部１５１ではゲート信号Ｇ１がローレベルからハイレベルに立ち上げられる。従って、トランジスタ１５３がオンとされるので、リセット信号Ｓ１はローレベル（異常時の論理レベル）となる。なお、第２監視部１５２ではゲート信号Ｇ２が引き続きローレベルに維持されるので、トランジスタ１５４はオフされたままとなる。このように、出力電圧Ｖ１が下限動作電圧Ｖｙに近付くまで、トランジスタ１５４をオフさせておく構成であれば、トランジスタ１５３及び１５４がいずれもオンとされる期間（すなわち、外部端子Ｔ５に流れる消費電流が最も大きくなる期間）を極力短縮することが可能となる。
【００３３】
出力電圧Ｖ１がさらに低下し、閾値電圧Ｖｚよりも低く下限動作電圧Ｖｙよりも高い状態＜ｉｉｉ＞に至ると、第２監視部１５２でもゲート信号Ｇ２がローレベルからハイレベルに立ち上げられる。従って、トランジスタ１５３及び１５４がいずれもオンとされるので、リセット信号Ｓ１は引き続きローレベル（異常時の論理レベル）に維持される。このように、出力電圧Ｖ１が下限動作電圧Ｖｙを下回る前に、予めトランジスタ１５４をオンさせておく構成であれば、リセット信号Ｓ１を確実にローレベル（異常時の論理レベル）に維持することが可能となる。
【００３４】
出力電圧Ｖ１がさらに低下して、下限動作電圧Ｖｙよりも低い状態＜ｉｖ＞に至ると、第１監視部１５１では、もはやゲート信号Ｇ１をハイレベルに維持することができなくなり、トランジスタ１５３はオフ状態に戻ってしまう。しかしながら、入力電圧Ｖ０を駆動電圧とする第２監視部１５２では、ゲート信号Ｇ２が引き続きハイレベルに維持されるので、トランジスタ１５４はオンされたままとなり、リセット信号Ｓ１は引き続きローレベル（異常時の論理レベル）に維持される。
【００３５】
上記したように、本構成例の減電圧リセット回路１５であれば、出力電圧Ｖ１が下限動作電圧Ｖｙを下回った場合でも、リセット信号Ｓ１を確実にローレベル（異常時の論理レベル）に維持することができるので、より確実に安定した減電圧監視を行うことが可能となり、延いては、システム全体の電源シーケンス設計が容易となる。
【００３６】
＜その他の変形例＞
なお、上記の実施形態では、車両に搭載されるシステム電源ＩＣ１０に組み込まれた減電圧リセット回路１５に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の装置に組み込まれた減電圧リセット回路にも、本発明を広く適用することが可能である。
【００３７】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【００３８】
例えば、上記実施形態では、Ｎチャネル型ＭＯＳ電界効果トランジスタ１５３、１５４を用いたオープンドレイン出力形式の減電圧リセット回路１５を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、図４に示したように、ｎｐｎ型バイポーラトランジスタ１５５、１５６を用いたオープンコレクタ出力形式の減電圧リセット回路１５にも本発明を好適に適用することが可能である。
【００３９】
また、上記実施形態では、２つの監視部（第１監視部１５１と第２監視部１５２）を用いて出力電圧Ｖ１の監視を行う構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、３つ以上の監視部を用いて出力電圧Ｖ１の監視を行う構成としてもよい。つまり、監視対象電圧を駆動電圧としても用いる主監視部のほかに、監視対象電圧を駆動電圧として用いない副監視部を複数用意しておき、少なくとも一つの副監視部に正常な駆動電圧が供給されている限り、リセット信号の論理レベルを正しく維持することが可能な構成としておけば、減電圧監視の確実性をさらに高めることが可能となる。
【産業上の利用可能性】
【００４０】
本発明は、減電圧リセット回路、及び、これを用いた電源装置の信頼性を高めるための技術として有用に利用することが可能である。
【符号の説明】
【００４１】
１０    システム電源ＩＣ（電源装置）
１１    第１レギュレータ
１２    第２レギュレータ
１３    第３レギュレータ
１４    第４レギュレータ
１５    減電圧リセット回路
１５１    第１監視部
１５２    第２監視部
１５３    第１Ｎチャネル型ＭＯＳ電界効果トランジスタ
１５４    第２Ｎチャネル型ＭＯＳ電界効果トランジスタ
１５５    第１ｎｐｎ型バイポーラトランジスタ
１５６    第２ｎｐｎ型バイポーラトランジスタ
１６    ウォッチドッグタイマ回路（周波数監視回路）
２０    バッテリ
３０    ＥＣＵ
Ｒ１    抵抗
Ｔ０〜Ｔ７    外部端子
【図１】
0005629188.tif 000002
【図２】
0005629188.tif 000003
【図３】
0005629188.tif 000004
【図４】
0005629188.tif 000005
【図５Ａ】
0005629188.tif 000006
【図５Ｂ】
0005629188.tif 000007