(57)【特許請求の範囲】
【請求項１】
第一の画素アレイを有する第一のセンサ層であって、前記画素の各々は入射光に応答して電荷を収集するフォトディテクタ、電荷−電圧変換機構及び前記フォトディテクタから前記電荷−電圧変換機構まで電荷を選択的に輸送するトランスファゲートを含み、当該第一のセンサ層は第一の予め選択された領域の波長を有する光を集光する厚みを有し、当該第一のセンサ層は、当該第一のセンサ層上の前記トランスファゲートに接続された１つ以上の金属層を更に含む、第一のセンサ層；
前記第一のセンサ層の上に位置する第二のセンサ層であって、当該第二のセンサ層は第二の画素アレイを有し、前記画素の各々は入射光に応答して電荷を収集するフォトディテクタ、電荷−電圧変換機構及び前記フォトディテクタから前記電荷−電圧変換機構まで電荷を選択的に輸送するトランスファゲートを含み、当該第二のセンサ層は第二の予め選択された領域の波長を有する光を集光する厚みを有し、当該第二のセンサ層は、当該第二のセンサ層上の前記トランスファゲートに接続された１つ以上の金属層を更に含む、第二のセンサ層；
前記第一のセンサ層の下に位置する回路層であって、当該回路層は前記第一のセンサ層及び前記第二のセンサ層の画素に関する、浮遊拡散，リセットゲート，ソースフォロワ入力及びソースフォロワ出力を含む、回路層；
前記第一のセンサ層及び前記第二のセンサ層の画素と、前記浮遊拡散，リセットゲート，ソースフォロワ入力及びソースフォロワ出力との間の層間接続体；及び
前記第二のセンサ層の上に位置するカラーフィルタアレイ：
を含む、イメージセンサ。
【請求項２】
前記回路層は、前記第一のセンサ層及び前記第二のセンサ層の電荷−電圧変換機構と結合される電荷−電圧変換機構を含む、請求項１に記載のイメージセンサ。
【請求項３】
前記回路層は画素アレイをさらに含み、前記画素の各々は入射光に応答して電荷を収集するフォトディテクタ、電荷−電圧変換機構及び前記フォトディテクタから前記電荷−電圧変換機構まで電荷を選択的に輸送するトランスファゲートを含む、請求項１に記載のイメージセンサ。
【請求項４】
複数のフォトダイオードが、共通の電荷−電圧変換機構に接続される、請求項１に記載のイメージセンサ。
【請求項５】
前記回路層は電荷−電圧変換機構を含み、前記層間接続体は更に、前記第一のセンサ層と前記第二のセンサ層の電荷−電圧変換機構と、前記回路層の電荷−電圧変換機構との間に接続される、請求項１に記載のイメージセンサ。
【請求項６】
前記層間接続体を供する行及び列選択回路をさらに含む、請求項１に記載のイメージセンサ。
【請求項７】
第一の画素アレイを有する第一のセンサ層であって、前記画素の各々は入射光に応答して電荷を収集するフォトディテクタ、電荷−電圧変換機構及び前記フォトディテクタから前記電荷−電圧変換機構まで電荷を選択的に輸送するトランスファゲートを含み、当該第一のセンサ層は第一の予め選択された領域の波長を有する光を集光する厚みを有し、当該第一のセンサ層は、当該第一のセンサ層上の前記トランスファゲートに接続された１つ以上の金属層を更に含む、第一のセンサ層；
前記第一のセンサ層の上に位置する回路層であって、当該回路層は第二の画素アレイを有し、前記画素の各々は入射光に応答して電荷を収集するフォトディテクタ、電荷−電圧変換機構及び前記フォトディテクタから前記電荷−電圧変換機構まで電荷を選択的に輸送するトランスファゲートを含み、当該回路層は前記第一の画素アレイ及び前記第二の画素アレイに関する、浮遊拡散，リセットゲート，ソースフォロワ入力及びソースフォロワ出力を含み、当該回路層は第二の予め選択された領域の波長を有する光を集光する厚みを有する、回路層；
前記第一のセンサ層及び前記回路層の画素と、前記浮遊拡散，リセットゲート，ソースフォロワ入力及びソースフォロワ出力との間の層間接続体；及び
前記第一のセンサ層の上に位置するカラーフィルタアレイ：
を含む、イメージセンサ。
【請求項８】
前記層間接続体は、前記第一のセンサ層の電荷−電圧変換機構と、前記回路層の電荷−電圧変換機構との間に接続される、請求項７に記載のイメージセンサ。
【請求項９】
前記層間接続体を供する行及び列選択回路をさらに含む、請求項７に記載のイメージセンサ。
【請求項１０】
第一の層の中に位置する第一の画素カーネルを供する工程であって、前記第一の画素カーネルは、第一の電荷−電圧変換機構を含む、工程；
前記第一の層の上の第二の層の中に位置する第二の画素カーネルを供する工程であって、前記第二の層は、第二の電荷−電圧変換機構を含み、前記第一の層と同じ構成要素でできている、工程；
前記第一の画素カーネルの画素から前記第一の電荷−電圧変換機構まで第一の電荷を輸送する工程；
前記第二の画素カーネルの画素から前記第二の電荷−電圧変換機構まで第二の電荷を輸送する工程；及び
前記第一の電荷及び前記第二の電荷を、層間接続体を介して、前記第一の電荷−電圧変換素子及び前記第二の電荷−電圧変換素子から、前記第一の層の下の回路層上に形成された共通の電荷−電圧変換機構まで輸送する工程：
を含む、イメージセンサの画素をビニングする方法。
【請求項１１】
前記第二の層の上の第三の層の中に位置する第三の画素カーネルを供する工程；
前記第三の画素カーネルの画素から第三の電荷−電圧変換機構まで第三の電荷を輸送する工程；
前記第一の電荷、前記第二の電荷及び前記第三の電荷を、前記共通の電荷−電圧変換機構まで輸送する工程：
をさらに含む、請求項１０に記載の方法。
【請求項１２】
前記第一の電荷を輸送する工程は、複数の画素から前記第一の電荷−電圧変換機構まで複数の電荷を輸送する工程を含む、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して、イメージセンサに関し、より具体的には積み重ねられたイメージセンサの構造に関する。
【背景技術】
【０００２】
典型的な相補的金属−酸化物−半導体（ＣＭＯＳ）イメージセンサは、入射光に応答して電荷を収集するフォトダイオード及び前記フォトダイオードから、浮遊拡散のような、電荷−電圧変換機構に電荷を輸送するトランスファゲートを含むイメージセンシング部を有する。通常、前記センシング部は、同じ材料層の内部に、イメージセンサの制御回路と同様のプロセスで、組み立てられる。イメージセンサ内に供される画素数を増やす目的で、画素サイズは減少してきている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、画素サイズが小さくなる時、通常フォトディテクタの発光面も減少し、今度は捕捉される信号レベルが低下し、性能が劣化する。
【０００４】
そのため、イメージセンサの構造を改善する必要がある。
【課題を解決するための手段】
【０００５】
イメージセンサは、第一の画素アレイを有する第一のセンサ層を含む。前記第一のアレイの各々の画素は、入射光に応答して電荷を収集するフォトディテクタ、電荷−電圧変換機構及び電荷を前記フォトディテクタから前記電荷−電圧変換機構まで選択的に輸送するトランスファゲートを有する。前記第一のセンサ層は第一の予め選択された範囲の波長を有する光を集光する厚みを有する。第二のセンサは、前記第一のセンサ層上に位置する層であり、第二の画素アレイを有する。各々の画素は、入射光に応答して電荷を収集するフォトディテクタ、前記電荷−電圧変換機構及び電荷を前記フォトディテクタから前記電荷−電圧変換機構まで選択的に輸送するトランスファゲートを含む。前記第二のセンサ層は第二の予め選択された範囲の波長を有する光を集光する厚みを有する。回路層は、前記第一のセンサ層の下に位置し、前記第一のセンサ層及び前記第二のセンサ層の画素におけるサポート回路を有する。そして、層間接続体は、前記第一のセンサ層及び前記第二のセンサ層の画素と、前記サポート回路との間にある。
【０００６】
本発明は、改良したイメージセンサの構造を供することに有利性がある。
【０００７】
本発明の実施例は、次の図面を参照してより理解される。図面の要素は、互いに関連したスケールで測る必要はない。同じ参照番号は同じ構成部品を指す。
【図面の簡単な説明】
【０００８】
【図１】図１は、デジタルカメラの実施様態の特徴を例示するブロック図である。
【図２】図２は、イメージセンサの実施様態を概念的に例示するブロック図である。
【図３】図３は、画素の一部を例示するブロック図である。
【図４】図４Ａ及び図４Ｂは、画素カーネルコンフィグレーションの実施様態の例を説明する。
【図５】図５は、イメージセンサの実施様態を例示する断面図である。
【図６】図６は、イメージセンサの他の実施様態を例示する断面図である。
【図７】図７は、カラーフィルタアレイの例を説明する。
【図８】図８は、カラーフィルタアレイの他の例を説明する。
【図９】図９は、イメージセンサの他の実施様態を例示する断面図である。
【図１０】図１０は、イメージセンサのさらに他の実施様態を例示する断面図である。
【図１１】図１１は、イメージセンサの実施様態における、画素をビニングする例を概念的に説明する。
【図１２】図１２は、イメージセンサのさらに他の実施様態を例示する断面図である。
【図１３】図１３は、イメージセンサのさらに他の実施様態を例示する断面図である。
【図１４】図１４は、イメージセンサの他の実施様態を概念的に例示するブロック図である。
【発明を実施するための形態】
【０００９】
以降の詳細な説明において、本明細書の一部を構成する図面と共に参照され、本発明を実施することができる特定の実施様態を例として示す。この関連で、「上側」、「下側」、「正面」、「背面」、「前方」、「後方」などの、方向についての専門用語は、記載されている図面の方向を参照して使用される。本発明の実施様態の構成要素は、数多くの異なる方向に位置づけられるため、方向についての専門用語は、説明する目的で使用され、全く制限されない。本発明の範囲から逸脱することなく、他の実施様態が利用され、かつ、構造的又は論理的変化がなされるかもしれないということが理解される。以降の詳細な説明は、それゆえ、限定する意味では解釈されず、本発明の範囲は、添付する特許請求の範囲により定義される。
【００１０】
これより図１を参照して、デジタルカメラに示され、本開示の様態を具体化する、撮像デバイスのブロック図が説明される。デジタルカメラが説明され、表されているが、本発明は他の種類の撮像デバイスにも明らかに適用できる。開示されるカメラにおいて、ある対象とする場からの光１０は、撮像ステージ１１に対する入力であり、その光はレンズ１２により焦点が合わされ、イメージセンサ２０上に像を形成する。イメージセンサ２０は、各々の画素（ピクセル）において入射光を電気的信号に変換する。ある実施様態において、イメージセンサ２０は、増幅型イメージセンサ（ａｃｔｉｖｅ  ｐｉｘｅｌ  ｓｅｎｓｏｒ）（ＡＰＳ）型である（ＡＰＳデバイスはしばしばＣＭＯＳセンサとして参照される。その理由は、相補型金属−酸化膜−半導体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスにそれらを組み込むことができるからである）。
【００１１】
センサ２０に達する光の量は、絞り値を変化させる絞りブロック１４及び光学経路に間置される１つもしくはそれ以上の減光（ＮＤ）フィルタを含む減光（ＮＤ）フィルタブロック１３により調節される。さらにシャッターブロック１８が開いている時間により全体の光源レベルが調節される。露光制御装置４０は、輝度センサブロック１６により測定される場において利用可能な光の量に反応し、これらの調節機能３つ全てを制御する。
【００１２】
特定のカメラ構造についてのこの記載は、当業者には知られているであろうし、多くの変更及び追加の機能が存在するということは当業者にとっては明らかであろう。例えば、オートフォーカスシステムが加えられる又はレンズが取り外し可能であり、かつ、代替可能である。本開示は、同様の機能性が他の構成要素により供される、様々なタイプのデジタルカメラに適用されることが理解されるであろう。例えば、デジタルカメラは、比較的単純なオートフォーカス（ｐｏｉｎｔ  ａｎｄ  ｓｈｏｏｔ）カメラであり、そのシャッター１８は、より複雑な焦点面装置（ｆｏｃａｌ  ｐｌａｎｅ  ａｒｒａｎｇｅｍｅｎｔ）の代わりに、比較的単純な可動羽根シャッターであり、又は同種のものである。本発明の様態としては、モバイルフォン及び自動車車両のような非カメラデバイスに含まれる撮像部品にも実施されうる。
【００１３】
イメージセンサ２０からのアナログ入力は、アナログ信号プロセッサ２２により処理され、アナログ−デジタル（Ａ／Ｄ）変換回路２４に使用される。タイミング発生装置２６は、行を選択するための種々のクロック信号及び画素を発生し、アナログ信号プロセッサ２２及びＡ／Ｄ変換回路２４の操作を同時に進行させる。イメージセンサステージ２８は、イメージセンサ２０、アナログ信号プロセッサ２２、Ａ／Ｄ変換回路２４及びタイミング発生装置２６を含む。イメージセンサステージ２８のそれらの構成要素は、集積回路中に分離して組み込むことができ、又は通常ＣＭＯＳイメージセンサで行われるように単一の集積回路として組み込むことができる。Ａ／Ｄ変換回路２４からのデジタル画素値についての結果として得られるストリームは、デジタル信号プロセッサ（ＤＳＰ）３６に付随するメモリ３２に格納される。
【００１４】
デジタル信号プロセッサ３６は、システム制御装置５０及び露光制御装置４０に加え、例示された実施様態における３つのプロセッサ又は制御装置の一つである。このように複数の制御装置及びプロセッサの間のカメラ機能制御を分割することは標準的であるが、これらの制御装置又はプロセッサは、カメラの機能操作及び本発明のアプリケーションに影響を及ぼすことなく、様々な方法で併合される。これらの制御装置又はプロセッサは、１つ又はそれより多くのデジタル信号プロセッサデバイス、マイクロコントローラ、プログラム可能論理回路又は他のデジタル論理回路を含むことができる。そのような制御装置又はプロセッサを併合することが説明されてきたが、１つの制御装置又はプロセッサが、必要とされる機能全てを実行するよう設計されうることも明らかであるはずである。これらの変更は全て同様の機能を実行することが可能であり、本発明の範囲内に含まれる。そして、「処理ステージ」という言葉は、ワンフレーズでこの機能性の全てを網羅するのに必要であることとして、例えば、図１の処理ステージ３８のように、使用されるであろう。
【００１５】
例示された実施様態において、ＤＳＰ３６は、プログラムメモリ５４に永続的に格納されメモリ３３にコピーされたソフトウェアプログラムに従い、イメージキャプチャの間に実行するために、メモリ３２内のデジタルイメージデータを処理する。ＤＳＰ３６は画像処理を実施するために必要な前記ソフトウェアを実行する。バス３０は、アドレス及びデータ信号への経路を含み、ＤＳＰ３６を、関連するメモリ３２、Ａ／Ｄ変換回路２４及び他の関連デバイスに接続する。
【００１６】
システム制御装置５０は、プログラムメモリ５４内に格納されたソフトウェアプログラムに基づいてカメラの全体の操作を制御する。プログラムメモリ５４はフラッシュＥＥＰＲＯＭ又は他の不揮発性メモリを含むことができる。このメモリは、カメラが停止された場合に保存されなければならないイメージセンサ較正データ、ユーザー設定セレクション（ｕｓｅｒ  ｓｅｔｔｉｎｇ  ｓｅｌｅｃｔｉｏｎｓ）及び他のデータを格納するためにも使用することができる。システム制御装置５０は、前述のようにレンズ１２、減光フィルタ１３、絞り１４及びシャッター１８を操作する露光制御装置４０を指示し、イメージセンサ２０及び関連要素を操作するタイミング発生装置２６を指示し、キャプチャーされたイメージデータを処理するＤＳＰ３６を指示することにより、一連のイメージキャプチャを制御する。イメージがキャプチャされ、処理された後、メモリ３２内に格納された最終イメージファイルは、インターフェース５７を通じてホストコンピュータに転送され、取り外し可能なメモリカード６４又は他の記憶装置に格納され、イメージ表示８８でユーザーに表示される。
【００１７】
バス５２はアドレス、データ及び制御信号への経路を含み、システム制御装置５０をＤＳＰ３６、プログラムメモリ５４、システムメモリ５６、ホストインターフェース５７、メモリーカードインターフェース６０及び他の関連デバイスに接続する。ホストインターフェース５７は、パソコン（ＰＣ）又は他のホストコンピュータに対して、表示、保存、操作又は印刷のためのイメージデータを転送するために、高速接続を供する。このインターフェースは、ＩＥＥＥ１３９４又はＵＳＢ２．０シリーズインターフェース若しくは他の如何なる適切なデジタルインターフェースである。メモリーカード６４は、通常、ソケット６２に挿入され、メモリーカードインターフェース６０を通じてシステムコントローラ５０に接続されるコンパクトフラッシュ（ＣＦ）カードである。利用される他の種類のストレージは、例えば、ＰＣカード、マルチメディアカード（ＭＭＣ）、又はエスディー（ＳＤ）カードを含む。
【００１８】
処理されたイメージは、システムメモリー５６内の表示バッファにコピーされ、続いてビデオエンコーダ８０を通じて読み出され、ビデオ信号を生じる。この信号は、外部モニタに表示するための、カメラからの直接の出力である。つまり、表示制御装置８２により処理され、イメージディスプレイ８８上に表示される。このディスプレイは、通常、アクティブマトリックス型カラー液晶ディスプレイ（ＬＣＤ）であるが、他の種類のディスプレイも同様に使用される。
【００１９】
ビューファインダディスプレイ７０、露光ディスプレイ７２、状態ディスプレイ７６及びイメージディスプレイ８８、及びユーザー入力７４の全て又は如何なる組み合わせを含む、ユーザーインターフェースは、露光制御装置４０及びシステム制御装置５０で実行されるソフトウェアプログラムの併用により制御される。ユーザー入力７４は、通常、ボタン、ロッカースイッチ、ジョイスティック、回転式のダイヤル又はタッチスクリーンのいくつかの併用を含む。露光制御装置４０は、光測定、露光モード、オートフォーカス又は他の露光機能を操作する。システム制御装置５０は、１つ又はそれより多くのディスプレイ、例えば、イメージディスプレイ８８上に表示されるグラフィカル  ユーザー  インターフェース（ＧＵＩ）を管理する。ＧＵＩは、通常、種々のオプション選択をするためのメニュー及びキャプチャーされたイメージを調べるためのレビューモードを含む。
【００２０】
露光制御装置４０は、露光モード、レンズ口径、露光時間（シャッタースピード）及び露光指数又はＩＳＯ速度規格（ＩＳＯ  ｓｐｅｅｄ  ｒａｔｉｎｇ）を選択するユーザー入力を受け、それに応じて後のデータ捕捉のためにレンズ及びシャッターに指示する。輝度センサ１６は、場の輝度を測定するため、かつ、ＩＳＯ速度規格、口径及びシャッタースピードを手動で設定する場合にユーザーが参照するための機能を、露光メータに供するために用いられる。この場合、ユーザーが１つ又はそれより多くの設定を変更する時、ビューファインダディスプレイ７０上に表示される露光計（ｌｉｇｈｔ  ｍｅｔｅｒ  ｉｎｄｉｃａｔｏｒ）により、ユーザーはどの程度イメージが露光過度又は露光不足であるかがわかる。自動露光モードでは、ユーザーはある設定を変更しても、露光制御装置４０が正しい露光を維持するために自動的に別の設定に変更する。例えば、ある特定のＩＳＯ速度規格に関して、ユーザーがレンズ絞りを減少する場合、露光制御装置４０は自動的に露光時間を増加させ、全体として同じ露光を維持する。
【００２１】
図１に示されるイメージセンサ２０は、通常、各々の画素での入射光を、測定される電気信号に変換する手段を供する、シリコン基板上に加工された２次元アレイの感光性画素を有する。図２を参照すると、イメージセンサ２０の実施様態の一部が概念的に例示される。
【００２２】
図２において、イメージセンサ２０は、第一の画素アレイ１１１を有する第一のセンサ層１０１を含む相補的金属−酸化物−半導体（ＣＭＯＳ）イメージセンサである。第二のセンサ層１０２は、第一のセンサ層の上に位置し、第二の画素アレイ１１２を有する。回路層１２０は、第一のセンサ層の下に位置し、第一のセンサ層１０１及び第二のセンサ層１０２の画素アレイ１１１、１１２のためのサポート回路１２２を有する。第一のセンサ層１０１及び第二のセンサ層１０２における画素１１１、１１２間及び画素１１１、サポート回路１２２間の層間接続体１３０は、各々の層の間の電気的接続を供する。第一のセンサ層は厚さＴ１を有し、第一の予め選択された範囲の波長を有する光を集光し、第二のセンサ層は厚さＴ２を有し、第二の予め選択された範囲の波長を有する光を集光する。均一なシリコンウェハ、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）ウェハ又はＳＯＳ（ｓｉｌｉｃｏｎ  ｏｎ  ｓａｐｐｈｉｒｅ）ウェハは、センサ層１０１、１０２を製造するのに全て適した材料である。
【００２３】
図３は、画素アレイ１１１、１１２に関する画素１１０の一部を概念的に示すブロック図である。画素１１０は、フォトダイオード１４０のようなフォトディテクタ及びトランスファゲート１４２のような移送機構を含む。フォトディテクタ１４０は、入射光に応答して電荷を収集し、トランスファゲート１４２は、フォトディテクタ１４０から、浮遊拡散センスノードといった電荷−電圧変換機構まで電荷を輸送する様に機能する。電荷−電圧変換機構は、フォトディテクタ１４０からの電荷を受け、電荷を電圧信号に変換する。上述したように、画素１１０は、通常、行及び列のアレイで構成される。行選択トランジスタは列方向バスに結合される。そして、画素１１０からの電荷の読み出しは、適切な行選択トランジスタを作動することにより、所望の行のアレイを選択することにより、遂行される。さらに、その情報は、選択された行の列から読み出される。
【００２４】
いくつかの実施様態においては、第一及び第二の画素アレイ１１１、１１２の画素１１０は、画素カーネル１５０内に整理される。図４Ａ及び４Ｂは、いくつかの画素カーネルコンフィグレーションの例を示す。図４Ａにおいては、４つのフォトダイオード１４０が、各々のトランスファゲート１４２を通じて１つの浮遊拡散１４４を共有しており、図４Ｂにおいては、２つのフォトダイオード１４０が、１つの浮遊拡散１４４を共有している。図４Ａ及び４Ｂで例示された実施様態において、層間接続体１３０は、画素カーネル１５０の浮遊拡散１４４に結合される。
【００２５】
図５は、２つのセンサ層１０１、１０２及び回路層１２０を有するイメージセンサのさらなる実施様態を示す断面図である。センサ層１０１、１０２及び回路層１２０の各々は、シリコン部１５２及び１つ又はそれより多い金属層１５４を含む。回路層１２０のサポート回路１２２は、各々の画素カーネルに対応し、層間接続体１３０により対応した画素カーネルに結合された、浮遊拡散１４４を含む。図５で例示された構造は、追加の金属層１５４（トランスファゲート１４２に対応する金属層）を有し、ウェハ配線１３０は浮遊拡散１４４を通じて行われる。これにより、画素を同じ浮遊拡散１４４にビニングできる。
【００２６】
他のものの中には、サポート回路１２２もまた、各々の画素カーネル１５０のための、リセットゲート１２４、電圧源（ＶＤＤ）及びソースフォロワ入力１２６とソースフォロワ出力１２８を含む。図５に例示された実施様態において、層間接続体１３０は、センシング層Ｔ２、センシング層Ｔ１及び回路ウェハ上の各々の浮遊拡散ノード１４４と電気的に接続し、共有の浮遊拡散１４４を形成する。
【００２７】
一般的には、シリコン部１５２の厚さを減少すると、光学干渉を引き起こし、それが次に量子効率を低下しうる。この効果を低減し、量子効率を改善するために、ある実施様態においては、各々のセンシング層の両側及び回路層の上側に反射防止膜が使用される。そのような反射防止膜は公知であり、例えば、ＯＮＯ層（ＳｉＯ−ＳＩＮ−ＳｉＯ）又はハフニウム酸化物−マグネシウム酸化物膜のように、単一層構造物のために使用される。他の適当な反射防止膜もまた使用できる。これらの反射防止膜は、センシング層及び回路層をくっつけて貼りあわす前に、通常の如何なる堆積技術を用いて堆積することができる。
【００２８】
図６は、層間接続体１３０が行配線及び列配線により接続される別の実施様態を例示する。これにより、画素１１１を行回路及び列回路１３２を通じて回路層１２０に接続する。２つのさらなる金属層１５４が含まれ、ウェハ配線１３０は、イメージエリアの周囲に置かれた行配線及び列配線を通じて行われる。そのようにして、センサ層上の各々の出力信号及びタイムラインは、前記配線１３０で、回路層１２０上の列回路又は行回路１３２に、電気的に結合される。例示された実施様態では、標準的なＣＭＯＳデジタル及びアナログ回路がセンサ層１０１、１０２及び／又は回路ウェハ１２０上のイメージエリアの外側に位置する。
【００２９】
図５及び図６で例示された実施様態において、カラーフィルタアレイ（ＣＦＡ）１６０は、センサ層１０２の上側に位置する。シリコン部１５２又は第一のセンサ層１０１及び第二のセンサ層１０２は、異なる厚みＴ１、Ｔ２を有し、各々の層は予め選択された範囲の波長を有する光を集光する。例えば、センサ層の厚さは、主に青色光を集光するおよそ０．５μｍ、主に緑色光を集光するおよそ１．３μｍ及び／又は主に赤色光を集光する３．０μｍであって良い。二つの予め選択された色を集光するように第一の厚みＴ１及び第二の厚みＴ２をセットで使用することにより、いくつかの層のＣＦＡ１６０への必要性が除外される。
【００３０】
より具体的には、層の厚みＴ１、Ｔ２を持った２つのセンサ層１０１、１０２を有する、図５及び図６で例示される実施様態では、ＣＦＡ１６０の層を２つにする必要がない。図７及び図８では、２つの相補的なＣＦＡ１６０の例を示しており、Ｙは黄色を表し、Ｍは赤紫色を表し、Ｐは全整色を表す。センサ層の上側のシリコンの厚みＴ２は、例示された実施様態ではおよそ２μｍである。
【００３１】
図９及び図１０各々で例示された実施様態では、さらにセンサ層１０３を含む。図９において、層間接続体１３０は浮遊拡散１４４と接続し、図１０において、層間接続体１３０は行回路及び列回路１３２を使用して接続されている。図９及び図１０では、第三のセンサ層のシリコンの厚みＴ３はおよそ０．５μｍであり、主に青色光を集光し、第二のセンサ層１０２のシリコンの厚みＴ２はおよそ１．３μｍであり、主に緑色光を集光し、第一のセンサ層のシリコンの厚みＴ１はおよそ３μｍであり、主に赤色光を集光する。そのようなセンサでは、色を検出する波長選択フィルタを必要しない。波長選択フィルタは量子効率を減少させることで知られている。
【００３２】
このような構造によりまた、複数の方法で画素を共通の浮遊拡散にビニングできる。画素カーネル内のフォトダイオード１４０の数に依存するが、３つ又はそれより多くのフォトダイオード１４０が同じ電気的配線１３０に接続できる。これにより、画素１１０を複数の方法でビニングできる。例えば、図１１に例示されるように、フォトダイオードＢ１、Ｇ１及びＲ１のためのトランスファゲート１４２は、電荷を共通の浮遊拡散１４２に輸送し、ビニングされた全整色信号を生むために作動されうる。同様に、単一の色層では、画素カーネル１５０内の各々のフォトダイオード１１０のためのトランスファゲート１４２は、全ての色信号をビニングし、より低い空間分解能でより高感度の出力を生むために作動される。例えば、赤色画素全てをビニングすること（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）は、単一の大きな（高感度）赤色画素のように機能する。その選択はまた、１つの色平面における色応答のために空間分解能を犠牲にするために存在するが、他の色平面には影響ない。例えば、４つの赤色画素が同時にビニングできるが、個々のフォトダイオードデータは、緑色チャンネル内に保存される。他の選択としては、全てのフォトダイオード（例えば、図１１における１２のフォトダイオード（４つの青色画素Ｂ１−Ｂ４、緑色画素Ｇ１−Ｇ４、赤色画素Ｒ１−Ｒ４）全てを使用）を共通の浮遊拡散１４４上にビニングすることであろう。これにより、積層したカーネルに関して、高い感度で、低空間分解能の整色信号を生み出すであろう。この場合における色分解は、隣接するカーネルでの色分解を保存することにより果たされるであろう。
【００３３】
図１２は、２つのセンサ層１０１、１０２及び検出要素も含む回路層１２０を含む別の実施様態を例示する。この構造では、図９及び図１０で例示される実施様態と比較して１つ少ないウェハですむ。とはいえ、いまだに３つのセンサ層を条件とする。従って、回路層１２０は、サポート回路に加え、画素１１０を含む。シリコンの厚みＴ１、Ｔ２、Ｔ３である、回路層１２０及び二つのセンサ層１０１、１０２は、各々の層が予め決められた範囲の波長を有する光を集光するものである。図１２において、層間接続体１３０は、行回路及び列回路１３２を通じてなされるが、同様の実施様態において、その接続体は、浮遊拡散１４４を通じてなされる。
【００３４】
図１３は、１つのセンサ層１０１及び検出要素も含む回路層１２０を有する実施様態を例示する。図１３で例示された実施様態は、浮遊拡散１４４を通じる層間接続体１３０を有するが、接続体は、他の実施様態の中で開示されているように、行回路及び列回路を通じてなされるように変更しても良い。センサ層１０１及び回路層１２０は各々、シリコンの厚さＴ１、Ｔ２を有し、層が予め決められた範囲の波長を有する光を集光する。図５及び図６で例示される実施様態のように、図７及び図８で例示されるような相補的なＣＦＡ１６０が第三の色をフィルタリングするように供される。
【００３５】
図１４は、３つより多いセンサ層１０１〜Ｎを持つ別の実施様態を概念的に例示し、各々の層は予め決められた厚みを有し、対応する範囲の波長を持った光を集光する。このような構造により、可視スペクトルの域を超える感度の拡張ができる。上の３つの層は、例えば、図９及び図１０に例示される実施様態にて述べられたように可視周波数領域にある光を捕捉する責任を負うが、余剰の層Ｎは赤外光を捕捉するように使用しても良い。
【００３６】
本発明は特定の好ましい実施様態に関して具体的に参照することで詳細に説明されてきたが、変形や変更は本発明の趣旨及び範囲の中でもたらされうるということが理解されるであろう。
【符号の説明】
【００３７】
１０  光
１１  撮像ステージ
１２  レンズ
１３  減光フィルタブロック
１４  絞りブロック
１６  輝度センサブロック
１８  シャッターブロック
２０  イメージセンサ
２２  アナログ信号プロセッサ
２４  アナログ−デジタル（Ａ／Ｄ）変換回路
２６  タイミング発生装置
２８  イメージセンサステージ
３０  バス
３２  メモリ
３６  デジタル信号プロセッサ（ＤＳＰ）
３８  処理ステージ
４０  露光制御装置
５０  システム制御装置
５２  バス
５４  プログラムメモリ
５６  システムメモリ
５７  ホストインターフェース
６０  メモリカードインターフェース
６２  ソケット
６４  メモリカード
７０  ビューファインダディスプレイ
７２  露光ディスプレイ
７４  ユーザー入力
７６  状態ディスプレイ
８０  ビデオエンコーダ
８２  表示制御装置
８８  イメージディスプレイ
１０１  第一のセンサ層
１０２  第二のセンサ層
１０３  第三のセンサ層
１１０  画素
１１１  第一の画素アレイ
１１２  第二の画素アレイ
１２０  回路層
１２２  サポート回路
１２４  リセットゲート
１２６  ソースフォロワ入力
１２８  ソースフォロワ出力
１３０  層間接続体
１３２  行回路及び列回路
１４０  フォトダイオード
１４２  トランスファゲート
１４４  浮遊拡散
１５０  画素カーネル
１５２  シリコン層
１５４  金属層
１６０  カラーフィルタアレイ
Ｔ１  第一の厚さ
Ｔ２  第二の厚さ
Ｔ３  第三の厚さ
ＶＤＤ  電圧源
【図１】
0005562953.tif 000002
【図２】
0005562953.tif 000003
【図３】
0005562953.tif 000004
【図４Ａ】
0005562953.tif 000005
【図４Ｂ】
0005562953.tif 000006
【図５】
0005562953.tif 000007
【図６】
0005562953.tif 000008
【図７】
0005562953.tif 000009
【図８】
0005562953.tif 000010
【図９】
0005562953.tif 000011
【図１０】
0005562953.tif 000012
【図１１】
0005562953.tif 000013
【図１２】
0005562953.tif 000014
【図１３】
0005562953.tif 000015
【図１４】
0005562953.tif 000016