(57)【特許請求の範囲】
【請求項１】
第１制御回路と第２制御回路とにリセット信号を出力するリセット信号出力回路を備えるリセット回路において、
前記第１制御回路は、第１レギュレータ回路から供給される第２電圧が動作電圧に達したときに前記リセット信号が入力されていれば初期化後に起動し、
前記第１レギュレータ回路は、複数の電源電圧を生成して出力する電源回路から第１電圧を入力され、当該第１電圧をレギュレートして生成した前記第２電圧を前記第１制御回路に供給し、
前記第２制御回路は、第２レギュレータ回路から供給される第４電圧が動作電圧に達したときに前記リセット信号が入力されていれば初期化後に起動し、
前記第２レギュレータ回路は、前記第１電圧より低い第３電圧を前記電源回路から入力され、前記第３電圧をレギュレートして生成した前記第４電圧を前記第２制御回路に供給し、
前記リセット回路は更に、前記第１電圧が前記第２電圧より高い第５電圧を超えるまで及びその後に所定時間が経過するまで前記リセット信号出力回路にリセット信号の出力を継続させ、前記第１電圧が前記第５電圧を超えてから前記所定時間が経過すると前記リセット信号出力回路に前記リセット信号の出力を停止させる出力タイミング制御回路を備えることを特徴とするリセット回路。
【請求項２】
前記第５電圧は、前記第１電圧が第５電圧を超えてから前記所定時間の経過後に前記第２レギュレータ回路から前記第２制御回路に供給される電源電圧が前記第２制御回路の動作電圧を超えるように設定される請求項１に記載のリセット回路。
【請求項３】
前記電源回路は、自励式のスイッチング電源回路であり、起動抵抗の定格の変更により出力電圧の立ち上がり時間が変動する請求項１または請求項２に記載のリセット回路。
【請求項４】
前記電源回路は、自励式のスイッチング電源回路であり、起動抵抗の抵抗値やスイッチング素子のターンオン閾値のばらつきに起因して出力電圧の立ち上がり時間が変動する請求項１〜請求項３の何れか１項に記載のリセット回路。
【請求項５】
前記第２レギュレータ回路は、所定の制御端子に所定の制御信号を入力されると前記第３電圧をレギュレートして生成した第４電圧を前記第２制御回路に供給し、
前記第１制御回路は、前記第２電圧が動作電圧に達したときに前記リセット信号が入力されている場合は初期化後に起動して前記第２レギュレータ回路の所定の制御端子に所定の制御信号を入力する請求項１〜請求項４の何れか１項に記載のリセット回路。
【請求項６】
前記第１制御回路は、前記第２電圧が動作電圧に達したときに前記リセット信号が入力されている場合は初期化後に起動して前記電源回路に所定の制御信号を入力し、
前記電源回路はスイッチング電源回路であり、前記所定の制御信号が入力されると前記所定の制御信号の非入力時に比べてスイッチング周期を上昇する請求項１〜請求項５の何れか１項に記載のリセット回路。
【請求項７】
前記出力タイミング制御回路は、カソードを前記第１電圧の供給ラインに接続しつつアノードを抵抗を介してグランドに接続したツェナダイオードと、前記リセット回路に前記第２電圧を入力するラインにエミッタを接続しつつコレクタをグランドに接続するとともにベースを抵抗を介して前記ツェナダイオードのアノードに接続したＰＮＰ型トランジスタとを備え、前記第１電圧が前記第５電圧未満のときは前記ツェナダイオードが降伏せず前記ＰＮＰ型トランジスタがターンオンし、前記第１電圧が前記第５電圧以上になると前記ツェナダイオードが降伏して前記ＰＮＰ型トランジスタがターンオフする請求項１〜請求項６の何れか１項に記載のリセット回路。
【請求項８】
前記電源回路は自励式のスイッチング電源回路であって起動抵抗の定格の変更や当該起動抵抗の抵抗値やスイッチング素子のターンオン閾値のばらつきに起因して出力電圧の立ち上がり時間が変動し、
前記リセット信号出力回路は入力端子と出力端子とグランド端子とを備えるリセットＩＣであり、入力端子を前記第２電圧の供給ラインに接続され、出力端子を前記第１制御回路と前記第２制御回路のリセット端子に接続され、グランド端子をグランドに接続され、
前記第１レギュレータ回路は入力端子と出力端子とグランド端子とを備えるレギュレータＩＣであって、入力端子に前記第１電圧を入力され、出力端子から前記第２電圧を前記第１制御回路に供給し、前記グランド端子をグランドに接続され、
前記第２レギュレータ回路は入力端子と出力端子とグランド端子とイネーブル端子とを備えるレギュレータＩＣであって、入力端子に前記第３電圧を入力され、出力端子から前記第４電圧を前記第２制御回路に供給し、前記グランド端子をグランドに接続され、前記イネーブル端子に所定の制御信号を入力されない間は前記第４電圧の出力を停止し、前記イネーブル端子に所定の制御信号を入力されると前記第４電圧を前記第２制御回路に供給し、
前記第１制御回路は、前記第２電圧が動作電圧に達したときに前記リセット端子に前記リセット信号が入力されている場合は初期化後に起動して前記第２レギュレータ回路のイネーブル端子と前記電源回路とに所定の制御信号を入力し、
前記電源回路は、前記所定の制御信号が入力されると前記所定の制御信号の非入力時に比べてスイッチング周期を上昇し、
前記出力タイミング制御回路は、カソードを前記第１電圧の供給ラインに接続しつつアノードを抵抗を介してグランドに接続したツェナダイオードと、前記リセット回路に前記第２電圧を入力するラインにエミッタを接続しつつコレクタをグランドに接続するとともにベースを抵抗を介して前記ツェナダイオードのアノードに接続したＰＮＰ型トランジスタとを備え、
前記第１電圧が前記第５電圧未満のときは前記ツェナダイオードが降伏せず、前記ＰＮＰ型トランジスタがターンオンして前記リセットＩＣの入力端子にグランドを供給することにより、前記リセットＩＣの出力端子からリセット信号を出力させ、
前記第１電圧が前記第５電圧以上になると、前記ツェナダイオードが降伏して前記ＰＮＰ型トランジスタをターンオフさせて前記リセットＩＣの入力端子に前記第２電圧の供給ラインの電圧を入力させることにより、その後、前記所定時間の経過後に前記リセットＩＣが前記リセット信号の出力を停止する請求項１に記載のリセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はリセット回路に関し、特に、第１制御回路と第２制御回路とを電源回路の出力の立ち上がりに同期してリセットすることが可能なリセット回路に関する。
【背景技術】
【０００２】
一般に、リセットＩＣにおいては、所定の電源ラインを入力電圧とし、この入力電圧が所定の閾値を超えるまでローレベルの信号を出力し、所定の閾値を超えるとハイレベルの信号を出力する（特許文献１の段落００１１等）。
【０００３】
ただし、入力電圧がリセットＩＣの動作電圧以下の場合に誤動作する場合があり（特許文献２の段落００１１等）、例えば、特許文献２では、入力電圧がリセットＩＣの動作電圧以下の場合にリセットＩＣの出力を遮断して出力をローレベルに維持する回路構成が開示されている。また、特許文献３には、専用のリセットＩＣを用いることなくリセット動作電圧を任意に変更可能なリセット装置が開示されている。また、特許文献４には、立ち上がりを含む第一の変化形態と、それに続く立下りを含む第２の変化形態とで構成されるＣＰＵ用初期化リセット信号でＣＰＵをリセットすることにより、確実に安定してＣＰＵを初期化する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２８５０４１号公報
【特許文献２】特開２００３−３３０５７４号公報
【特許文献３】実用新案登録第３０１９１１１号公報
【特許文献４】特開２００３−０５２９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、図３を参照して、従来の電源回路並びにリセット回路の構成を説明する。図３において、リセット回路５は、電源回路１から電源電圧を供給されている。電源回路１は、電源を供給するためのコンセントにプラグを接続することにより外部の電源電圧（例えば、商用の交流電圧）を供給され、この外部の電源電圧を利用して複数の電源電圧を生成・出力することができる。また、電源回路１は、内部で利用されている素子の定格、素子の特性ばらつき、温度等に起因して、外部から電源電圧の供給が開始されてから規定出力に達するまでの立ち上がり時間が変動する。図３では、電源回路１は自励式のスイッチング電源回路を例示してある。
【０００６】
図３において、リセットＩＣ５は、第１制御回路４ａや第２制御回路４ｂにリセット信号を出力してリセットさせる。リセットにより、第１制御回路４ａや第２制御回路４ｂは初期化される。
【０００７】
レギュレータＩＣ２は、電源回路１から供給される第１電圧をレギュレートして第２電圧（第１電圧≧第２電圧）を出力する。レギュレータＩＣ２は、電源回路１から入力される第１電圧を第１制御回路４ａの動作電圧Ｖｄ１（例えば３．３Ｖ）にレギュレートし、第２電圧として第１制御回路４ａに供給する。レギュレータＩＣ２から出力される第２電圧が、第１制御回路４ａの動作電圧Ｖｄ１以上になると第１制御回路４ａが起動する。
【０００８】
レギュレータＩＣ３は、電源回路１から供給される第３電圧（第１電圧＞第３電圧）をレギュレートして第４電圧（第３電圧≧第４電圧）を出力する。レギュレータＩＣ３は、電源回路１から入力される第３電圧を第２制御回路４ｂの動作電圧Ｖｄ２（例えば３．３Ｖ）にレギュレートして第２制御回路４ｂに供給する。レギュレータＩＣ３から出力される第４電圧が、第２制御回路４ｂの動作電圧Ｖｄ２以上になると第２制御回路４ｂが起動する。
【０００９】
リセットＩＣ５は、入力端子と出力端子を備えており、入力端子に第２電圧を入力され、この電圧が所定の閾値未満のとき、および、この電圧が所定の閾値以上になってから所定時間（例えば、１５０ｍｓ）が経過するまで、出力端子からリセット信号（例えば、ローレベルの信号）を出力する。その後、所定時間が経過するとリセット信号の出力を停止する（例えばハイレベルの信号を出力する）。
【００１０】
以上説明した図３の構成における動作を、図４のタイミングチャートを参照しつつ説明する。同図には、従来のリセット回路に入出力される信号の変化をタイミングチャートで示してある。
【００１１】
まず、コンセントに機器のプラグを接続すると、電源回路１に対する交流電源の供給が開始される。すると、電源回路１は、ノイズ除去回路、整流回路等で直流化された電源電圧を、自励発振回路により所定のスイッチング周期でスイッチングトランスの一次巻線に印加する。このとき、第１制御回路４ａは起動していないため所定の制御信号（Ｐ−ＯＮ信号）は出力されておらず、電源回路１はスタンバイ電圧を供給するためのスイッチング周期でＦＥＴをオンオフ切替えし、スタンバイ電圧を出力するべく出力を立ち上げていく。例えば、図４に括弧書きで示したように、電源回路１は、第１電圧を７Ｖに向けて徐々に上昇させ、第３電圧を約１．５Ｖに向けて徐々に上昇させる。
【００１２】
ここで、第１制御回路４ａの動作電圧Ｖｄ１を３．３Ｖとすると、第１電圧が３．３Ｖを超えることにより第２電圧も３．３Ｖを超えると、第１制御回路４ａが起動する。またリセットＩＣ５の入力端子にも３．３Ｖが入力され、リセットＩＣ５は所定時間（例えば１５０ｍｓ）のカウントを開始する。このとき、リセットＩＣ５のカウントは開始されたばかりなので、リセットＩＣ５から第１制御回路４ａへリセット信号が出力されており、第１制御回路４ａは、起動前に初期化を行ってから起動する。
【００１３】
次に、第１制御回路４ａは起動すると所定の制御信号（Ｐ−ＯＮ信号）の出力を開始する。この所定の制御信号は、電源回路１のフォトカプラを介して一次側に入力される。電源回路１は、所定の制御信号が入力されると、所定の制御信号の非入力時に比べてスイッチング周期を上昇させ、オン電圧を出力するべく出力を立ち上げていく。オン電圧はスタンバイ電圧よりも高電圧とされ、例えば、第１電圧が十分に立ち上がると２４Ｖとなり、第３電圧が十分に立ち上がると５Ｖとなる。
【００１４】
また、第１制御回路４ａが起動時に出力する所定の制御信号（Ｐ−ＯＮ信号）は、レギュレータＩＣ３のイネーブル端子にも入力される。レギュレータＩＣ３は、イネーブル端子に所定の制御信号が入力されると、レギュレートを開始する。
【００１５】
このようにして電源回路１が出力を上昇していくが、電源回路１の出力の立ち上がり時間は様々な要因でバラツキが発生する。従って、レギュレータＩＣ３の出力する第４電圧が第２制御回路４ｂの動作電圧に達して第２制御回路４ｂが起動する前に、リセットＩＣ５の所定時間のカウントが終了し、リセットＩＣ５がリセット信号の出力を停止する可能性がある。すると、第２制御回路４ｂは初期化されずに起動することとなり、動作に不具合が生じる可能性がある。
【００１６】
本発明は、上記課題に鑑みてなされたもので、制御回路の起動時に確実にリセット可能なリセット回路の提供を目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、本発明の請求項１にかかる発明では、第１制御回路と第２制御回路とにリセット信号を出力するリセット信号出力回路を備えるリセット回路において、リセット信号の出力タイミングをコントロールするための出力タイミング制御回路を備える構成としてある。
【００１８】
前記構成において、前記第１レギュレータ回路は、複数の電源電圧を生成して出力する電源回路から第１電圧を入力されており、当該第１電圧をレギュレートして生成した第２電圧を第１制御回路に供給する。また前記第２レギュレータ回路は、前記第１電圧より低い第３電圧を前記電源回路から入力されており、前記第３電圧をレギュレートして生成した第４電圧を第２制御回路に供給する。前記第１制御回路は、前記第２電圧が動作電圧に達したときに前記リセット信号が入力されていれば初期化後に起動し、前記第２制御回路は、前記第４電圧が動作電圧に達したときに前記リセット信号が入力されていれば初期化後に起動する。従って、前記リセット信号出力回路が、前記第１制御回路と前記第２制御回路とに適切なタイミングでリセット信号を出力することにより、前記第１制御回路と前記第２制御回路とを、起動前に初期化させることができる。
【００１９】
そこで、前記出力タイミング制御回路は、前記第１電圧が前記第２電圧より高い第５電圧を超えるまで及びその後所定時間が経過するまで前記リセット信号出力回路にリセット信号の出力を継続させ、前記第１電圧が前記第５電圧を超えてから前記所定時間が経過すると前記リセット信号出力回路に前記リセット信号の出力を停止させる。当該構成によれば、前記第５電圧を適切に設定することにより、リセット回路が第２制御回路の起動後までリセット信号の出力を継続するようにすることが可能であり、前記第１制御回路と前記第２制御回路とを起動前に確実に初期化させることができる。よって、前記第１制御回路と前記第２制御回路とを安全かつ確実にリセットして正常起動させることができる。
【００２０】
本発明の選択的な一態様として、前記第５電圧は、前記第１電圧が第５電圧を超えてから前記所定時間の経過後に前記第２レギュレータ回路から前記第２制御回路に供給される電源電圧が前記第２制御回路の動作電圧を超えるように設定される構成とする。当該構成によれば、前記第５電圧を具体的かつ容易に設定することが可能となる。
【００２１】
本発明の選択的な一態様として、前記電源回路は、自励式のスイッチング電源回路であり、起動抵抗の定格の変更により出力電圧の立ち上がり時間が変動する構成とされる。当該構成によれば、前記電源回路の起動抵抗の定格を変更することにより電源回路の立ち上がり時間が変動したとしても、前記第５電圧を適切に調整することで前記第１制御回路と前記第２制御回路とを起動前に確実かつ容易に初期化させることができる。
【００２２】
本発明の選択的な一態様として、前記電源回路は、自励式のスイッチング電源回路であり、起動抵抗の抵抗値やスイッチング素子のターンオン閾値のばらつきに起因して出力電圧の立ち上がり時間が変動する構成とされる。当該構成によれば、前記電源回路の起動抵抗の抵抗値やスイッチング素子のターンオン閾値のばらつきに起因して電源回路の立ち上がり時間が変動したとしても、前記第５電圧を適切に調整することで前記第１制御回路と前記第２制御回路とを起動前に確実かつ容易に初期化させることができる。
【００２３】
本発明の選択的な一態様として、前記第２レギュレータ回路は、所定の制御端子に所定の制御信号を入力されると前記第３電圧をレギュレートして生成した第４電圧を前記第２制御回路に供給し、前記第１制御回路は、前記第２電圧が動作電圧に達したときに前記リセット信号が入力されている場合は初期化後に起動して前記第２レギュレータ回路の所定の制御端子に所定の制御信号を入力する構成とされる。当該構成によれば、前記所定の制御信号が入力されてから前記第３電圧の出力が開始されるまでの時間も考慮して、前記第５電圧を調整する事により前記第１制御回路と前記第２制御回路とを起動前に確実に初期化させることができる。
【００２４】
本発明の選択的な一態様として、前記第１制御回路は、前記第２電圧が動作電圧に達したときに前記リセット信号が入力されている場合は初期化後に起動して前記電源回路に所定の制御信号を入力し、前記電源回路はスイッチング電源回路であり、前記所定の制御信号が入力されると前記所定の制御信号の非入力時に比べてスイッチング周期を上昇する構成とされる。当該構成によれば、前記電源回路のスイッチング周期の上昇により電源電圧の出力の立ち上がりが速くなった場合に、この立ち上がり速度まで考慮して前記第５電圧を調整することにより、前記第１制御回路と前記第２制御回路とを起動前に確実に初期化させることができる。
【００２５】
本発明の選択的な一態様として、前記出力タイミング制御回路は、カソードを前記第１電圧の供給ラインに接続しつつアノードを抵抗を介してグランドに接続したツェナダイオードと、前記リセット回路に前記第２電圧を入力するラインにエミッタを接続しつつコレクタをグランドに接続するとともにベースを抵抗を介して前記ツェナダイオードのアノードに接続したＰＮＰ型トランジスタとを備え、前記第１電圧が前記第５電圧未満のときは前記ツェナダイオードが降伏せず前記ＰＮＰ型トランジスタがターンオンし、前記第１電圧が前記第５電圧以上になると前記ツェナダイオードが降伏して前記ＰＮＰ型トランジスタがターンオフする構成としてある。当該構成によれば、前記出力タイミング制御回路を具体的に実現できる。
【００２６】
本発明の選択的な一態様として、
前記電源回路は自励式のスイッチング電源回路であって起動抵抗の定格の変更や当該起動抵抗の抵抗値やスイッチング素子のターンオン閾値のばらつきに起因して出力電圧の立ち上がり時間が変動し、
前記リセット信号出力回路は入力端子と出力端子とグランド端子とを備えるリセットＩＣであり、入力端子を前記第２電圧の供給ラインに接続され、出力端子を前記第１制御回路と前記第２制御回路のリセット端子に接続され、グランド端子をグランドに接続され、
前記第１レギュレータ回路は入力端子と出力端子とグランド端子とを備えるレギュレータＩＣであって、入力端子に前記第１電圧を入力され、出力端子から前記第２電圧を前記第１制御回路に供給し、前記グランド端子をグランドに接続され、
前記第２レギュレータ回路は入力端子と出力端子とグランド端子とイネーブル端子とを備えるレギュレータＩＣであって、入力端子に前記第３電圧を入力され、出力端子から前記第４電圧を前記第２制御回路に供給し、前記グランド端子をグランドに接続され、前記イネーブル端子に所定の制御信号を入力されない間は前記第４電圧の出力を停止し、前記イネーブル端子に所定の制御信号を入力されると前記第４電圧を前記第２制御回路に供給し、
前記第１制御回路は、前記第２電圧が動作電圧に達したときに前記リセット端子に前記リセット信号が入力されている場合は初期化後に起動して前記第２レギュレータ回路のイネーブル端子と前記電源回路とに所定の制御信号を入力し、
前記電源回路は、前記所定の制御信号が入力されると前記所定の制御信号の非入力時に比べてスイッチング周期を上昇し、
前記出力タイミング制御回路は、カソードを前記第１電圧の供給ラインに接続しつつアノードを抵抗を介してグランドに接続したツェナダイオードと、前記リセット回路に前記第２電圧を入力するラインにエミッタを接続しつつコレクタをグランドに接続するとともにベースを抵抗を介して前記ツェナダイオードのアノードに接続したＰＮＰ型トランジスタとを備え、
前記第１電圧が前記第５電圧未満のときは前記ツェナダイオードが降伏せず、前記ＰＮＰ型トランジスタがターンオンして前記リセットＩＣの入力端子にグランドを供給することにより、前記リセットＩＣの出力端子からリセット信号を出力させ、
前記第１電圧が前記第５電圧以上になると、前記ツェナダイオードが降伏して前記ＰＮＰ型トランジスタをターンオフさせて前記リセットＩＣの入力端子に前記第２電圧の供給ラインの電圧を入力させることにより、その後、前記所定時間の経過後に前記リセットＩＣが前記リセット信号の出力を停止する構成とすることもできる。
【発明の効果】
【００２７】
以上説明したように本発明によれば、第１制御回路と第２制御回路とを、起動前に初期化させることが可能なリセット回路を提供することができる。
請求項２にかかる発明によれば、第５電圧を具体的に実現可能となる。
請求項３にかかる発明によれば、電源回路の起動抵抗の定格を変更することにより電源回路の立ち上がり時間が変動したとしても、第５電圧を適切に調整することで第１制御回路と第２制御回路とを起動前に確実に初期化させることができる。
請求項４にかかる発明によれば、電源回路の起動抵抗の抵抗値やスイッチング素子のターンオン閾値のばらつきに起因して電源回路の立ち上がり時間が変動したとしても、第５電圧を適切に調整することで第１制御回路と第２制御回路とを起動前に確実に初期化させることができる。
請求項５にかかる発明によれば、所定の制御信号が入力されてから第３電圧の出力が開始されるまでの時間も考慮して、第５電圧を調整する事により第１制御回路と第２制御回路とを起動前に確実に初期化させることができる。
請求項６にかかる発明によれば、電源回路のスイッチング周期の上昇により電源電圧の出力の立ち上がりが速くなった場合に、この立ち上がり速度まで考慮して第５電圧を調整することにより、第１制御回路と第２制御回路とを起動前に確実に初期化させることができる。
請求項７にかかる発明によれば、出力タイミング制御回路を具体的に実現できる。
請求項８のような、より具体的な構成において、上述した請求項１〜請求項７の各発明と同様の作用を奏することはいうまでもない。
【図面の簡単な説明】
【００２８】
【図１】リセット回路の構成を示す回路図である。
【図２】リセット回路に入出力される信号の変化を示すタイミングチャートである。
【図３】従来のリセット回路の構成を示す回路図である。
【図４】従来のリセット回路に入出力される信号の変化を示すタイミングチャートである。
【発明を実施するための形態】
【００２９】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）本実施形態の構成：
（２）本実施形態の動作：
（３）まとめ：
【００３０】
（１）本実施形態の構成： 
まず、図１を参照して本発明を具体的に実現したリセット回路の構成について説明する。同図には、電気機器もしくは電子機器の備える電源回路と制御回路との間に、本実施形態にかかるリセット回路を配置した場合の回路図を示してある。むろん、本実施形態にかかるリセット回路は、電源回路の一部として実現したり、制御回路の一部として実現したり、様々な他の回路に含めて実現することができる。
【００３１】
図１において、リセット回路１００は、電源回路１０から電源電圧を供給されている。電源回路１０は、電源を供給するためのコンセントにプラグを接続することにより外部の電源電圧（例えば、商用の交流電圧）を供給され、この外部の電源電圧を利用して複数の電源電圧を生成・出力することができる。また、電源回路１０は、内部で利用されている素子の定格、素子の特性ばらつき、温度等に起因して、外部から電源電圧の供給が開始されてから規定出力に達するまでの立ち上がり時間が変動する。このような電源回路１０は、例えば、自励式や他励式のスイッチング電源回路の構成とされ、図１では自励式のスイッチング電源回路を例示してある。なお、出力電圧の立ち上がり時間に影響を与える素子の定格は例えば起動抵抗の抵抗値であり、出力電圧の立ち上がり時間に影響を与える素子の特性ばらつきは例えば起動抵抗の抵抗値やスイッチング素子のターンオン閾値のばらつきである。
【００３２】
図１において、リセット回路１００は、電源回路１０から供給される電源電圧の立ち上がりに同期して、第１制御回路４１や第２制御回路４２のリセット端子にリセット信号を出力してリセットさせる。リセットにより第１制御回路４１や第２制御回路４２は初期化され、正常に起動可能となる。
【００３３】
第１制御回路４１は、機器のスタンバイ中も動作しており、例えばリモコンやタクトスイッチ等の操作部から入力される操作信号を監視し、必要に応じて第２制御回路４２を起動する役割を担う。第２制御回路４２は、機器のスタンバイ中は停止し、機器がオンされると起動して機器の主制御を実行する。このように、２つの制御主体を用意することにより、省電力を適切に実現できる。具体的には、第１制御回路４１や第２制御回路はマイクロコンピュータやＣＰＵ（Central Processing Unit）で構成することができる。
【００３４】
以上の制御回路には、レギュレータ回路を介して電源回路１０の出力を一定値にレギュレートした電圧が、動作電圧として供給されている。第１制御回路４１には、レギュレータＩＣ２０を介して動作電圧が供給され、第２制御回路４２には、レギュレータＩＣ３０ｗ介して動作電圧が供給されている。なお、本実施形態では、レギュレータＩＣ２０が第１レギュレータ回路を構成し、レギュレータＩＣ３０が第２レギュレータ回路を構成する。
【００３５】
レギュレータＩＣ２０は、電源回路１０から供給される第１電圧をレギュレートして第２電圧（第１電圧≧第２電圧）を出力する。具体的には、レギュレータＩＣ２０は、入力端子２１と出力端子２２とグランド端子２３とを備えており、入力端子２１から入力される第１電圧を第１制御回路４１の動作電圧Ｖｄ１（例えば３．３Ｖ）にレギュレートし、第２電圧として出力端子２２から出力する。グランド端子２３はグランドに接続されている。なお、レギュレータＩＣ２０は、第１電圧が第１制御回路４１の動作電圧Ｖｄ１未満の場合は第１電圧をそのまま第２電圧として出力する。このようにしてレギュレータＩＣ２０から出力される第２電圧が、第１制御回路４１の動作電圧Ｖｄ１以上になると第１制御回路４１が起動する。
【００３６】
レギュレータＩＣ３０は、電源回路１０から供給される第３電圧（第１電圧＞第３電圧）をレギュレートして第４電圧（第３電圧≧第４電圧）を出力する。具体的には、レギュレータＩＣ３０は、入力端子３１と出力端子３２とグランド端子３３とイネーブル端子３４とを備えており、入力端子３１から入力される第３電圧を第２制御回路４２の動作電圧Ｖｄ２（例えば３．３Ｖ）にレギュレートし、第４電圧として出力端子３２から出力する。グランド端子３３はグランドに接続されている。なお、レギュレータＩＣ３０は、第３電圧が第２制御回路４２の動作電圧Ｖｄ２未満の場合は第３電圧をそのまま第４電圧として出力する。このようにしてレギュレータＩＣ３０から出力される第４電圧が、第２制御回路４２の動作電圧Ｖｄ２以上になると第２制御回路４２が起動する。
【００３７】
ただし、レギュレータＩＣ２０は、イネーブル端子３４に所定の制御信号（例えば、後述のＰ−ＯＮ信号）が入力されていないときはレギュレートを停止する。すなわち、イネーブル端子３４に所定の制御信号が入力されていないときは出力端子３２から第４電圧を出力せず、イネーブル端子３４に所定の制御信号が入力されているときはレギュレートを行って出力端子３２から第４電圧を出力する。なお、本実施形態においては、イネーブル端子３４が所定の制御端子を構成する。
【００３８】
次に、リセット回路１００について説明する。リセット回路１００は、第１制御回路４１や第２制御回路４２にリセット信号を出力するリセットＩＣ１１０と、リセットＩＣ１１０が出力するリセット信号の出力タイミングを電源回路１０の出力立ち上がりに同期させる出力タイミング制御回路１２０と、を備えている。なお、本実施形態では、リセットＩＣ１１０がリセット信号出力回路を構成する。
【００３９】
リセットＩＣ１１０は、入力端子１１１と出力端子１１２とグランド端子１１３とを備えており、入力端子１１１に出力タイミング制御回路１２０から電圧を入力され、この電圧が所定の閾値未満のとき、および、この電圧が所定の閾値以上になってから所定時間（例えば、１５０ｍｓ）が経過するまで、出力端子１１２からリセット信号（例えば、ローレベルの信号）を出力する。その後、所定時間が経過するとリセット信号の出力を停止する（例えばハイレベルの信号を出力する）。すなわち、出力タイミング制御回路１２０から指示されたタイミング（出力タイミング制御回路１２０から所定の閾値以上の電圧を入力されてから所定時間（例えば、１５０ｍｓ）が経過時）までリセット信号の出力を継続する。グランド端子１１３はグランドに接続されている。
【００４０】
具体的には、出力タイミング制御回路１２０は、ツェナダイオード１２１と、ＰＮＰ型トランジスタ１２２と、抵抗１２３〜１２５を備えている。ツェナダイオード１２１は、カソードを第１電圧の供給ラインに接続され、アノードを抵抗１２５を介してグランドに接続されている。ＰＮＰ型トランジスタ１２２は、エミッタをリセットＩＣ１１０の入力端子１１１に接続され、コレクタをグランドに接続され、ベースを抵抗１２４を介してツェナダイオード１２１のアノードに接続されてる。
【００４１】
このように構成された出力タイミング制御回路１２０は、レギュレータＩＣ２０に入力される第１電圧に基づいて、リセットＩＣ１１０の入力端子１１１に入力する第２電圧の入力タイミングを制御し、これによりリセットＩＣ１１０の出力するリセット信号の出力タイミングを制御する。
【００４２】
具体的には、ツェナダイオード１２１は第１電圧が降伏電圧未満のときはが降伏せず、その結果、ＰＮＰ型トランジスタ１２２のエミッタ−ベース間にＰＮＰ型トランジスタ１２２をターンオン可能な電位差が発生し、ＰＮＰ型トランジスタ１２２がターンオンする。このとき、リセットＩＣ１１０の入力端子１１１はグランドに接続され、リセットＩＣ１１０は出力端子１１２からリセット信号を出力し、第１制御回路４１にリセット信号が入力されることになる。
【００４３】
また、ツェナダイオード１２１は第１電圧が降伏電圧以上になると降伏し、その結果、ＰＮＰ型トランジスタ１２２のベース電圧がエミッタ電圧より高くなり、ＰＮＰ型トランジスタ１２２がターンオフする。すなわち、リセットＩＣ１１０の入力端子１１１に抵抗１２３を介して第２電圧が入力される。このとき入力される第２電圧が所定の閾値未満であれば、リセットＩＣ１１０は出力端子１１２からリセット信号を出力し、入力される第２電圧が所定の閾値以上であれば、その後、所定時間（例えば、１５０ｍｓ）が経過するまで出力端子１１２からリセット信号を出力し、所定時間が経過するとリセット信号の出力を停止する。
【００４４】
なお、本実施形態では、ツェナダイオード１２１の降伏電圧が、第５電圧を構成する。この第５電圧は、第１電圧が第５電圧を超えてから所定時間（例えば、１５０ｍｓ）の経過後にレギュレータＩＣ２０から第２制御回路４２に供給される電源電圧が、第２制御回路４２の動作電圧を超えるように設定される。
【００４５】
具体的には、例えば、第１電圧の出力立ち上がりと第２電圧の出力立ち上がりを測定し、第２電圧の出力が動作電圧Ｖｄ２に達して第２制御回路４２が起動するタイミングを求め、このタイミングよりも１５０ｍｓ前の第１電圧の電圧値を第５電圧とすることができる。むろん、上述したように電源回路１０の立ち上がり時間にはバラツキがあるため、立ち上がりの測定を複数回行い、第２制御回路の立ち上がりが最も遅くなった場合の第１電圧の電圧値を利用して第５電圧を決定することが好ましい。
【００４６】
また、第５電圧は、電源回路１０の立ち上がりが完了したときの第１電圧（後述の図２では７Ｖ）を超えない範囲で設定される。このように第５電圧を設定することにより、いったん第１電圧の立ち上がりが完了すると、コンセントにプラグを接続されている限り、第１制御回路４１はもちろんのこと第２制御回路４２にもリセットがかからなくなる。よって、第２制御回路４２は、スタンバイからオンに復帰したときにスタンバイに移行する前の状態を反映した動作が可能となる。
【００４７】
（２）本実施形態の動作： 
以上説明した図１の構成における動作を、図２のタイミングチャートを参照しつつ説明する。同図には、リセット回路に入出力される信号の変化をタイミングチャートで示してある。
【００４８】
まず、コンセントに機器のプラグを接続すると、電源回路１０に対する交流電源の供給が開始される。すると、電源回路１０は、ノイズ除去回路、整流回路等で直流化された電源電圧を、自励発振回路により所定のスイッチング周期でスイッチングトランスの一次巻線に印加する。このとき、第１制御回路４１は起動していないため所定の制御信号（Ｐ−ＯＮ信号）は出力されておらず、電源回路１０はスタンバイ電圧を供給するためのスイッチング周期でＦＥＴをオンオフ切替えし、スタンバイ電圧を出力するべく出力を立ち上げていく。例えば、図２に括弧書きで示したように、電源回路１０は、第１電圧を７Ｖに向けて徐々に上昇させ、第３電圧を約１．５Ｖに向けて徐々に上昇させる。
【００４９】
ここで、第１制御回路４１の動作電圧Ｖｄ１を３．３Ｖとすると、第１電圧が３．３Ｖを超えることにより第２電圧も３．３Ｖを超えると、第１制御回路４１が起動する。このとき、出力タイミング制御回路１２０がリセットＩＣ１１０の入力端子１１１に入力する電圧をグランドに落としているため、リセットＩＣ１１０はリセット信号を第１制御回路４１に入力している。従って、第１制御回路４１は、起動前に初期化を行ってから起動する。よって、第１制御回路４１は正常に起動する。
【００５０】
次に、第１制御回路４１は起動すると所定の制御信号（Ｐ−ＯＮ信号）の出力を開始する。この所定の制御信号は、電源回路１０のフォトカプラを介して一次側に入力される。電源回路１０は、所定の制御信号が入力されると、所定の制御信号の非入力時に比べてスイッチング周期を上昇させ、オン電圧を出力するべく出力を上昇させていく。オン電圧はスタンバイ電圧よりも高電圧とされ、例えば、第１電圧が十分に上昇すると２４Ｖとなり、第３電圧が十分に上昇すると５Ｖとなる。
【００５１】
また、第１制御回路４１が起動時に出力する所定の制御信号（Ｐ−ＯＮ信号）は、レギュレータＩＣ３０のイネーブル端子３４にも入力される。レギュレータＩＣ３０は、イネーブル端子３４に所定の制御信号が入力されると、レギュレートを開始する。
【００５２】
このようにして電源回路１０が出力を上昇していくと、何れかのタイミングで第１電圧が第５電圧を超える。すると、出力タイミング制御回路１２０のツェナダイオード１２１が降伏し、ＰＮＰ型トランジスタ１２２がターンオフする。すると、リセットＩＣ１１０の入力端子１１１に第２電圧に応じた電圧が入力され、リセットＩＣ１１０は所定時間（例えば１５０ｍｓ）のカウントを開始する。
【００５３】
そして、第２制御回路４２の動作電圧Ｖｄ２を３．３Ｖとすると、リセットＩＣ１１０が所定時間のカウントを行っている間に、レギュレータＩＣ３０の出力する第４電圧が３．３Ｖを超えることにより第４電圧も３．３Ｖを超えると、第２制御回路４２が起動する。その後、所定時間（例えば１５０ｍｓ）のカウントが終了すると、リセットＩＣ１１０は出力端子１１２から出力するリセット信号を停止する（ハイレベルの信号にする）。このように、出力タイミング制御回路１２０がリセットＩＣ１１０のリセット信号の出力タイミングを適切に制御することにより、第２制御回路４２の起動時に確実にリセット信号が入力されるようになり、第２制御回路４２は起動前に初期化を行ってから起動する。よって、第２制御回路４２は正常に起動する。
【００５４】
（３）まとめ： 
以上説明したように、本実施例にかかるリセット回路１００は、レギュレータＩＣ２０から供給される第２電圧が動作電圧に達したときにリセット信号が入力されていれば初期化後に起動する第１制御回路４１と、レギュレータＩＣ３０から供給される第４電圧が動作電圧に達したときにリセット信号が入力されていれば初期化後に起動する第２制御回路４２と、電源回路１０から入力される第１電圧をレギュレートした第２電圧を第１制御回路４１に供給するレギュレータＩＣ２０と、を備える機器において、電源回路１０から入力された第３電圧（＜第１電圧）をレギュレートした第４電圧を第２制御回路４２に供給するレギュレータＩＣ３０と、第１電圧が第５電圧（＞第２電圧）を超えて１５０ｍｓ経過するまでリセットＩＣ１１０にリセットを継続させ、第１電圧が第５電圧を超えて１５０ｍｓ経過するとリセット信号の出力を停止させる出力タイミング制御回路１２０とを備える。よって、マイクロコンピュータとＣＰＵを安全かつ確実にリセットして正常起動させることができる。
【００５５】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００５６】
１０…電源回路、２０…レギュレータＩＣ、２１…入力端子、２２…出力端子、２３…グランド端子、３０…レギュレータＩＣ、３１…入力端子、３２…出力端子、３３…グランド端子、３４…イネーブル端子、４１…第１制御回路、４２…第２制御回路、１００…リセット回路、１１１…入力端子、１１２…出力端子、１１３…グランド端子、１２０…出力タイミング制御回路、１２１…ツェナダイオード、１２２…ＰＮＰ型トランジスタ、１２３…抵抗、１２４…抵抗、１２５…抵抗
【図１】
0005581993.tif 000002
【図２】
0005581993.tif 000003
【図３】
0005581993.tif 000004
【図４】
0005581993.tif 000005