(57)【特許請求の範囲】
【請求項１】
縦型トレンチＭＯＳＦＥＴの製造方法であって、
半導体層の表面から前記トレンチを形成する工程と、
前記トレンチ内にゲートポリシリコンを前記表面より低い位置まで形成する工程と、
前記トレンチ及び前記ゲートポリシリコンが形成された前記半導体層の表面に、イオンチャネリングを避けるためのキャップ酸化膜を形成する工程と、
前記キャップ酸化膜が形成された前記半導体層の表面に対して直角に又は該直角から前記トレンチの表面開口の長手方向に７度を限度として傾いた角度で第一導電型不純物イオンを注入して前記トレンチに隣接する半導体部分に第一導電型ベース層を形成する第１イオン注入工程と、
前記キャップ酸化膜をそのまま用い、前記第一導電型ベース層が形成された前記半導体層の表面の垂線に対して前記トレンチの表面開口の短手方向に７度の傾斜角を有して第二導電型不純物イオンを注入する第２イオン注入工程と、
前記キャップ酸化膜及び前記傾斜角をそのまま用い、前記半導体層が支持されたウエハを１８０度水平回転させた上で、前記半導体層の表面に対して第二導電型不純物イオンを注入する第３イオン注入工程とを備え、
前記第２イオン注入工程及び前記第３イオン注入工程により、前記第一導電型ベース層の表層部から前記トレンチの側壁部に連続し、前記第二導電型不純物イオンの前記表面からの拡散深度が前記ゲートポリシリコンの上面より浅く、前記トレンチの側壁から注入された前記第二導電型不純物イオンにより前記表面からの深度が前記拡散深度より深く形成された部分を有した第二導電型のソース領域を、当該深く形成された部分で前記トレンチの側壁に沿って前記ゲートポリシリコンとオーバーラップさせて、前記トレンチの両側に形成する縦型トレンチＭＯＳＦＥＴの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型トレンチＭＯＳＦＥＴの製造方法に係り、特に自己整合ソース領域を形成する前後の改善に関する。
【背景技術】
【０００２】
以下に引用するように非特許文献１には、イオンチャネリングに関する記載がある。
【０００３】
6.3.3  イオンチャネリング
チャネリングは、入射イオンが原子列の間の空間に入り込んだときに起こり始める（非特許文献３）。いったんイオンが原子列の間へ入ってくると、原子列のポテンシャルによりイオンの方向をそろえる力が働き、イオンは原子列の間の隙間（チャネル）の中心に向かって集められる。この場合、イオンは相当の距離にわたって、チャネルに沿った軌道に安定して導かれる。このようなイオンは、チャネルの端での浅い角度での穏やかな衝突により徐々にエネルギーを失い、最終的には散乱によりチャネルの外へ飛び出す。チャネリングしたイオンの侵入深さは、非晶質試料中でのそれよりも数倍大きい。それは、チャネリングしたイオンのエネルギー損失は、チャネリングしないイオンのそれよりも小さいからである。単結晶シリコンへのイオン注入の際に、原子密度の高い方向（たとえば〈763〉方向）にイオンを入射させてチャネリングを避けるようにすれば、チャネリング効果を最小化することはできるが、完全に除去することはできない（本願添付図１２参照）。
上記のように、チャネリングを避ける工夫をして単結晶中にイオン注入しても、得られる分布には特徴的な原子分布のテール［注意深く測定した２次イオン質量分析（SIMS,第１２章参照）により観測される]や、キャリア分布のテール（電気的測定により観測される）が現れる。このチャネリングによる分布のテール部は、深さ座標の指数関数exp（−ｘ/λ）とよく一致することが多い。このλの典型的な値は〜0.1μｍである。チャネリングを起す臨界入射角が重いイオンほど大きくなるため、分布のテールはホウ素よりもリンイオン注入の場合の方が顕著である。このチャネリングの臨界角はＺ１（1/2）に比例する。〈110〉軸に関しては、50keVのリンイオンではφCrit＝5.9度であるが、50keVのホウ素イオンではφCrit＝4.8度である。この臨界角（比較的高エネルギー領域での値）は、
【０００４】
【数１】
0005507060.tif 000002
【０００５】
と表される。ここで、ｄは原子列の間隔である。
結晶性ターゲットに主軸からずらした入射角で注入したイオンの分布にテールが発生する現象の主な機構は、ターゲット内部でイオンが主軸方向へチャネリングするためと考えられている。（これとは別の機構としては、イオン注入の際の試料温度での格子間拡散によるとする考え方も提案されている。）イオン注入に関する実験は、このテールの発生がチャネリングに基づくものであることを立証している。リンイオンが薄く削ったシリコン層を透過する事実は、シリコン層透過後に計測し得るエネルギーを持ったイオンが存在すること、したがって明らかにチャネリングが起こっていることを示すものである。この実験では、厚さ約0.5μｍのシリコン結晶試料に、放射性同位元素のP32をイオン注入している。そして、分布のテール部に対応したイオンは薄く削ったシリコン試料の後方に置いた第２のターゲットに注入させて集めている。この主軸からずらした入射方向でイオン注入した実験結果は、分布のテールを形成する原因がチャネリングによるものであり、格子間拡散によるものでない場合にしか起こり得ない。
【０００６】
深く侵入するチャネリングイオンの実用に供する方法が検討されている。しかし、非常に精密な試料方位の制御が必要であるため、イオン注入分布の制御や再現性の面で大きな困難がある。図（本願添付図１３参照）は、リンとホウ素についての、チャネリングイオン注入に必要な入射方向の制御の精密性を示している。ここでは、主軸方向からわずかにずらした種々の入射方向でイオン注入している。そして比較的低い温度（850℃）でアニールした後、C-V法でキャリア濃度分布を測定したものである。この図から入射角を１度変化させると、分布が顕著に変化することがわかる。（非特許文献１引用終わり）
【０００７】
さて、以上のように、イオン注入工程においてチャネリングを避けるために種々の対策が採られるが、〈110〉軸に関しては、50keVのリンイオンではφCrit＝5.9度であり、50keVのホウ素イオンではφCrit＝4.8度である。上記の理由から、通常、〈100〉ウエハでは、この２つの臨界角よりもやや大きい７〜８度角だけ主軸から傾けて、リンイオンもボロンイオンも注入するという方法がしばしば採られている場合がある。
注入イオンのチャネリングを防止する発明が記載された文献としては、特許文献１〜８がある。
【０００８】
例えば特許文献１には、傾斜角７度、２０度、４０度、６０度を用い、シミュレーションにより、チャネリングを極力避けつつ、所望の注入後分布を得るという方法が記載されている。特許文献４には、キャップ酸化膜を通して、イオン注入することによりチャネリングを防止する方法が記載されている。
【０００９】
特許文献５〜１１にあっては、ＭＯＳＦＥＴのトレンチに斜めのイオン注入を適用する方法が記載されている。
特許文献５には、同文献の図１に記載の縦型トレンチＭＯＳＦＥＴを実現するためには、Ｐ型ボディー領域（同文献中１７）を製造する工程（同文献中図４(d)）と、Ｎ型低濃度領域（同文献中６）及び高濃度ソース領域（同文献中７）を製造する工程（同文献中図５(b)）とで、ボロン及びリンを斜めにイオン注入することが記載されている。
特許文献６にあっては、トレンチの側壁に斜めのイオン注入をするが、半導体ウエハ表面にも斜めのイオン注入を行うか否かについては特に言及されていない。
【００１０】
特許文献７，８は外国文献の例である。特許文献７は主に構造に関し、特許文献８は主に製法に関し、両文献は同一出願人によるものである。トレンチ側壁に対し４５度のイオン注入を２回（あるいは４回）繰返し、自己整合されたＬ字型のソース領域を形成することが、特許文献７，８に記載の発明の特徴と考えられる。
【００１１】
以上述べたように、斜めのイオン注入はトレンチの側壁に自己整合されたソース領域を形成する上では必要不可欠な技法であることに変りはない。しかし、トレンチの深さに対する幅の比が小さくなるにつれて、入射手前のトレンチ角によって注入時の影（シャドー）の部分が大きくできるために、半導体ウエハ表面に近い部分しか注入できないという欠点があり、従ってその角度には限界がある。すなわち、トレンチが狭くて深い形状になるほど、イオン注入の斜めの角度を小さくせねばならないという事情がある。
加えて、半導体ウエハ表面に注入されるイオンドーズ量は、イオン注入の傾斜角（αとして）の正弦の値（sinα）となり、半導体ウエハ表面の濃度が稼げないという問題がある。さらに、半導体基板（ウエハ）を傾けるためには特別の機構が必要となり、従って装置がより高価となることを避けられないという問題もある。
【００１２】
一方、特許文献９，１０には、斜めのイオン注入ではなく、ＰＳＧ（リンシリケートガラス）をソース源とし、ここから横方向拡散によって、自己整合されたソース領域を形成する方法の一例が記載される。
しかし、特許文献９，１０に記載されるように、ＰＳＧをソース源とし拡散処理してソース領域を形成するという方法にも問題はある。高濃度のソース領域形成のためにはＰＳＧ中のリン濃度をあげなけれならないが、これには限界があるという問題、またソース領域中に拡散されるＮ型不純物であるリンの濃度には基本的に拡散温度で支配されている（高濃度時にはより高温となる）という問題、リンの拡散係数が比較的大きいために、微細パターンの形成が求められる場合には不向きな製法であるという問題である。
【００１３】
ところで、トレンチＭＯＳＦＥＴの単位セルが微細化されるほど、ソース電極の引き出しのための領域が問題化してくる。かかる問題を解決する技術が「トレンチコンタクト」と呼ばれる手法であり、特許文献１２〜１６に開示されている。
【特許文献１】特開２００３−１６３１７３号公報  課題、解決手段
【特許文献２】特開２００４−７９９５３号公報  課題、解決手段
【特許文献３】特開２００４−２８９１５４号公報  課題、解決手段  図１、図３、図４、図５
【特許文献４】特開２００４−２２７２３号公報  課題、解決手段
【特許文献５】特開２００１−１８９４５６号公報  課題、解決手段  図１、図４、図５  段落００３４,００３７,００３８
【特許文献６】特表平１１−５０８０８７号公報  請求項１  図５
【特許文献７】米国特許第６３１６８０６号公報  ＦＩＧ．６Ａ，６Ｃ
【特許文献８】米国特許第６５８３０１０号公報  ＦＩＧ．６Ａ，６Ｃ
【特許文献９】特許第２６８９６０６号公報
【特許文献１０】特開平５−２２６６６１号公報
【特許文献１１】特開平３−８５７６５号公報
【特許文献１２】米国特許第５６２３１５２号公報
【特許文献１３】米国特許第５７２１１４８号公報
【特許文献１４】米国特許第６０３７６２８号公報
【特許文献１５】米国特許第６１１０７９９号公報
【特許文献１６】特開昭６３−２２４２６０号公報
【非特許文献１】S.M.Sze著「ＶＬＳＩテクノロジー」東芝総研翻訳版  P241  6.3.3イオンチャネリング
【非特許文献２】I.Ruge and Graul, ,Eds., Second InternationalConferece on IonImplantation, Garmish, Springer-Verlag 1972.
【非特許文献３】D.V.Morgan, Ed., Channeling: Theory, Observation and Applications, Wily, New York, 1973
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明者らは、縦型トレンチＭＯＳＦＥＴの開発に当たり、図１４に示すように傾斜角７度でトレンチ及びトレンチ周囲のメサ頂面ｍにボロンのイオン注入を１回行った。このとき、トレンチ内の奥側の側壁ｗｆにはイオンビームを遮る影が生じるために、手前の側壁ｗｎと奥側の側壁ｗｆとで注入され、最終的に取り込まれるボロンイオンの数に差が生じてしまう。
その結果、このような１回のイオン注入後、ＭＯＳＦＥＴのチャネルを完成させると、トレンチ内の手前の側壁ｗｎと奥側の側壁ｗｆとでチャネル濃度とチャネル長さが異なってしまうという問題がわかった。
このような不均衡を生じさせないために、イオン注入を半導体ウエハ表面に対して直角に行えば、イオンチャネリングが避けられないという問題が生じる。
【００１５】
本発明は以上の従来技術における問題に鑑みてなされたものであって、トレンチが形成された半導体ウエハにイオン注入を行うにあたり、イオンチャネリングを防止しつつ、再現性及び生産効率良好に理想的な不純物導入領域をトレンチ周りの半導体内に形成することができる縦型トレンチＭＯＳＦＥＴの製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１６】
以上の課題を解決するための請求項１記載の発明は、縦型トレンチＭＯＳＦＥＴの製造方法であって、
半導体層の表面から前記トレンチを形成する工程と、
前記トレンチ内にゲートポリシリコンを前記表面より低い位置まで形成する工程と、
前記トレンチ及び前記ゲートポリシリコンが形成された前記半導体層の表面に、イオンチャネリングを避けるためのキャップ酸化膜を好ましくは２００Å程度形成する工程と、
前記キャップ酸化膜が形成された前記半導体層の表面に対して直角に又は該直角から前記トレンチの表面開口の長手方向に７度を限度として傾いた角度で第一導電型不純物イオンを注入して前記トレンチに隣接する半導体部分に第一導電型ベース層を形成する第１イオン注入工程と、
前記キャップ酸化膜をそのまま用い、前記第一導電型ベース層が形成された前記半導体層の表面の垂線に対して前記トレンチの表面開口の短手方向に７度の傾斜角を有して第二導電型不純物イオンを注入する第２イオン注入工程と、
前記キャップ酸化膜及び前記傾斜角をそのまま用い、前記半導体層が支持されたウエハを１８０度水平回転させた上で、前記半導体層の表面に対して第二導電型不純物イオンを注入する第３イオン注入工程とを備え、
前記第２イオン注入工程及び前記第３イオン注入工程により、前記第一導電型ベース層の表層部から前記トレンチの側壁部に連続し、前記第二導電型不純物イオンの前記表面からの拡散深度が前記ゲートポリシリコンの上面より浅く、前記トレンチの側壁から注入された前記第二導電型不純物イオンにより前記表面からの深度が前記拡散深度より深く形成された部分を有した第二導電型のソース領域を、当該深く形成された部分で前記トレンチの側壁に沿って前記ゲートポリシリコンとオーバーラップさせて、前記トレンチの両側に形成する縦型トレンチＭＯＳＦＥＴの製造方法である。
【発明の効果】
【００１７】
本発明によれば、ベース層を形成するためのイオン注入にあっては、キャップ酸化膜によってイオンチャネリングを抑えつつ、トレンチの両側壁部の不純物濃度のバラツキを抑えて再現性良好にベース層を形成することができるという効果がある。
さらに本発明によれば、ソース領域を形成するためのイオン注入にあっては、キャップ酸化膜をそのまま用いて効率的であるとともに、半導体層を支持したウエハを１８０度水平回転させるだけで、半導体層の表面の垂線に対して±７度のイオン注入を１回ずつ実施し、生産効率良好に実施することができるという効果がある。
【発明を実施するための最良の形態】
【００１８】
以下に本発明の一実施形態に係る縦型トレンチＭＯＳＦＥＴの製造方法につき説明する。なお、説明の便宜上工程１〜１２に分けて説明する。
【００１９】
〔工程１〕まず、所望の仕様のＮ型半導体基板１上に所望の仕様の結晶軸が＜１００＞であるＮ型半導体層２をエピタキシャル成長させたシリコン積層基板（ウエハ）を得る。そして、半導体層２の表面の全面を酸化させてできた酸化膜の一部を開口して、Ｐ型不純物（ボロン）を導入することにより、Ｐウェル３、ガードリング４を形成する。活性領域となる部分の酸化膜をエッチングにより開口し、図１(a)に示す構成を得る。この構成において、酸化膜５の膜厚は、耐圧維持領域上に形成されるフィールド酸化膜となるため、5,000〜7,000（Å）と、比較的厚く形成する。
【００２０】
〔工程２〕次に、再び表面を酸化させ、活性領域上に比較的薄めの酸化膜６を形成する（図１(b)）。酸化膜６の膜厚は、3,000（Å）もあれば足りる。活性領域には大きな電界強度はかからず、不必要に厚いと加工精度の低下を招くからである。
【００２１】
〔工程３〕次に、酸化膜６の一部を開口してこれを酸化膜マスク７としてエッチングを行って、トレンチ８を形成する（図１(c)）。トレンチ８，８，８，・・・は、図６に示すように、同方向に延びる長尺の直線状に形成される。
【００２２】
〔工程４〕次に、工程３のエッチング時に荒らされたトレンチ８の内面に、厚さ約1,000（Å）の犠牲酸化膜９を形成し、これをウエットエッチングすることによりトレンチ８の内面を平滑化する（図２(a)）。このウエットエッチングにより、トレンチ８の底部コーナーも丸められる。続いて、ゲート酸化膜形成のために、厚さ約800（Å）でゲート酸化を行う。
【００２３】
〔工程５〕次に、表面全体にＣＶＤ法により厚さ約3,000〜5,000（Å）ポリシリコンを堆積し、堆積したポリシリコンにリンを熱拡散させ、不純物導入されたポリシリコン層１０を得る。この時、リン拡散時の熱処理によりポリシリコン層１０の表面に酸化膜１１が形成される（図２(b)）。
【００２４】
〔工程６〕次に、周知のフォトリソグラフィーによるパターニング処理により酸化膜１１の一部を酸化膜マスク１２として残してポリシリコン層１０をエッチングする。このとき、表面上では、酸化膜マスク１２によってポリシリコン層１３が残り、トレンチ８内では、表面から0.3（μｍ）窪んだ深さまでエッチバックされポリシリコン層１４が残る。この時のポリシリコン層１０のエッチングにより露出した活性領域の酸化膜（図２(a)における７及び９の一部）をエッチングにより除去する（図２(c)）。ポリシリコン層１４は以下の工程を経てポリシリコン・ゲート電極となる。
【００２５】
〔工程７〕次に、200（Å）のキャップ酸化膜１５を熱酸化により形成した上で、表面に対して直角）にボロンをイオン注入してＰベース（Ｐボディ）層１６を形成する。但し、表面に対して直角の角度からトレンチ８の表面開口の長手方向（図３において図面に垂直な方向）に７度を限度として傾いた角度でボロンをイオン注入してもよい。周知のように、このキャップ酸化膜１５を介してイオン注入することにより、直角のイオン注入であってもイオンチャンリングを抑えることができるとともに、連続するイオン注入の衝撃で外部にボロンが叩き戻されることを抑えることができる。イオン注入の条件としては、例えば、２×１０１３ドーズ（１/（ｃｍ）２）で７０keVである。このイオン注入に続き、引き伸ばし拡散のための熱処理を行う。その処理条件を設定して、例えば、処理後に、Ｐベース層１６を、最高不純物濃度が２×１０１７（１/（ｃｍ）３）で、接合深さが1.4（μｍ）のものとする（図３(a)）。
【００２６】
ここで、耐圧構造に関して説明する。
以上の構造においては、Ｐウェル３による主接合とガードリング４が、Ｐベース層１６に比べて、ＰＮ接合の深さが深いので、周知のように逆電圧印加時の耐圧は、Ｐウェル３による主接合とガードリング４とによって支えられる。すなわち、図３(a)に示すデバイス領域において、逆電圧印加時に電界強度が高くなる部分の大半は、Ｐウェル３とガードリング４が形成された領域である。その内側にあるセル領域での電界強度分布は、トレンチ８及びＰベース層１６の凹凸に沿った分布となるが、トレンチ８の底部コーナーを丸めているので、電界緩和が実現される。そのため、Ｐベース層１６を耐圧向上のために、トレンチ８より深くする必要なない。
もちろん、Ｐベース層１６を他の必要に応じてトレンチ８より深くすることは可能である。工程７では、ボロンのイオン注入を表面に直角に行っているので、トレンチ８の両側壁にボロンが均等に注入されるるので、その後の引き伸ばし拡散の熱処理温度や時間をより大きく設定することで、より深いＰベース層１６を得ることができる。
【００２７】
〔工程８〕次に、デバイス縁部の酸化膜を除去してチャネルストップ領域１８を形成するための酸化膜マスク開口を形成する。続いて、ソース領域１７及びチャネルストップ領域１８を形成するためのイオン注入を行う。この時、上記工程７で形成されボロン注入時に用いられたキャップ酸化膜１５を本イオン注入においてもそのまま、すなわち、200（Å）のまま用い、キャップ酸化膜１５を介して砒素（Ａｓ）をイオン注入する。このイオン注入の傾斜角を半導体基板１表面の垂線に対してトレンチ８の表面開口の短手方向（図３において左右方向）に７度として1回のイオン注入を行ったあと、半導体基板を１８０度、水平回転させて２回目のイオン注入を行う。これにより±７度のイオン注入を１回ずつ実施する。砒素（Ａｓ）イオンの注入条件としては、例えば、1.0×１０１６ドーズ（１/（ｃｍ）２）で７０keVである。以上によりＮ型領域であるソース領域１７及びチャネルストップ領域１８が形成される（図３(b)）
【００２８】
〔工程９〕次に、表面全体にＢＰＳＧ（リン硼珪酸ガラス／ボロン・フォスフォ・シリケート・ガラス）組成の層間絶縁膜１９を常圧ＣＶＤ法で堆積形成し、アニール後、層間絶縁膜１９に第２トレンチを形成するための開口を形成する（図４(a)）。この開口をエッチングする際には、キャップ酸化膜１５がエッチングストッパーとして作用する。
【００２９】
〔工程１０〕次に、Ｓｉエッチャーを用いて第２トレンチ２０をエッチング形成し、ソース領域１７を貫き、第２トレンチ２０をＰベース層１６まで到達させる。続いて、ボロンをイオン注入して第２トレンチ２０の底部周りのＰベース層１６内領域に、高濃度Ｐベース層２１を形成する（図４(b)）。この高濃度Ｐベース層２１は、Ｐベース層１６へのオーミックコンタクト性を向上することと、寄生npnバイポーラトランジスタの増幅率を下げることを目的とするものである。なお、第２トレンチ２０はトレンチ８に比較して浅くされる。
【００３０】
〔工程１１〕次に、コンタクトホールを形成した上で、スパッタリンングにより金属層２２を蒸着する（図５(a)）。コンタクトホールは、セル領域と、ゲート引き回しのためのポリシリコン層１３上と、Ｐウェル３と、ガードリング４と、チャネルストップ領域１８とにそれぞれ設ける。金属層２２は、バリアメタルと、電極金属であり、バリアメタルとしてはチタン（Ｔｉ）が、電極金属としてはアルミニウム（Ａｌ）が用いられ、先行してバリアメタルが、続いて電極金属がスパッタ蒸着される。チタン（Ｔｉ）の膜厚を2.000（Å）、アルミニウム（Ａｌ）の膜厚を5.0（μｍ）とする。
【００３１】
〔工程１２〕次に、金属層２２を周知のフォトリソグラフィ・エッチング技術でパターニングし、電極パターン２２ａ，２２ｂ，２２ｃ，２２ｄを形成する（図５(b)，図６）。さらに、半導体基板１の裏面にドレイン電極２３を形成する（図５(b)）。ドレイン電極２３の形成にあたっては、まず、半導体基板１の裏面を研削し、半導体基板１を要求特性に応じた厚さにまで薄くし、その上で、例えば〈Ｔｉ−Ｎｉ−Ａｕ〉系の複合金属膜を研削された半導体基板１の裏面にスパッタ蒸着してドレイン電極２３を形成する。
【００３２】
その後、ウエハ表面に図示しない最終保護膜を形成し、ボンディングパッド形成のためのパターニングを施し、全てのウエハ工程を終了する。
【００３３】
図６には、本実施形態の縦型トレンチＭＯＳＦＥＴの半身平面図を示した。図６に示すように、ソース電極２２ａ、ゲート電極２２ｂ及びその引き回し線２２ｂ−１、ガードリング４に接続するガードリング電極２２ｃ、並びにチャネルストップ領域１８に接続する等電位リング電極２２ｄの各アルミ電極パターンが表面に形成されている。
図６に示す黒塗り部分は、トレンチ８、すなわち、セルの形状及び配置を示している。
本実施形態の縦型トレンチＭＯＳＦＥＴチップによれば、活性領域の一部のチップ中央上部にゲート電極パッド２２ｅが配置される。このゲート電極パッド２２ｅがチップ中央に縦方向に延在して領域を２分するように配置されている。残りの領域は主として、多数の線形状の単位セルを含むソース領域である。活性領域の周辺部には、巧妙に入り組んだ形で、ゲート電極２２ｂ及びその引き回し線２２ｂ−１、ガードリング電極２２ｃ、並びに等電位リング電極２２ｄが配置されている。
【００３４】
以上の本実施形態の縦型トレンチＭＯＳＦＥＴの製造方法によれは、以下の（１）（２）の作用がある。
（１）キャップ酸化膜１５を200（Å）程度の厚みに形成した後、ウエハ表面に対して直角にボロン・イオンを注入するので、キャップ酸化膜１５によってボロン・イオンのチャネリングが抑えられるとともに、トレンチ８の両側壁部に不純物濃度のバラツキを抑えられる。
（２）また、Ｎ＋ソース領域を形成するためのイオン注入にあっては、キャップ酸化膜１５をそのまま用い、半導体基板１表面の垂線に対して±７度のイオン注入を１回ずつ実施する。この処理により、例えば、平面部接合深度（Ｂ）＝0.18（μｍ）、側壁部接合深度（Ａ）＝0.05（μｍ）、Ｂ/Ａ比＝0.28のソース領域構造が得られる。なお、この平面部接合深度（Ｂ）＝0.18（μｍ）の値は、トレンチ８の窪みの深さ以下であり、トレンチ・コンタクトの構想を以ってしても十分なソース・コンタクトが得られる値である。また、側壁部接合深度（Ａ）＝0.05（μｍ）の値は、ゲート−ソース間の確実なオーバーラップを保証するとともに、ポリシリコン層１４から露出したトレンチ８，８間のメサ部全体に十分なソース領域を形成するものである。
【００３５】
以上の本実施形態は、近年の中耐圧（１００Ｖ系）トレンチゲート型ＭＯＳＦＥＴに課せられた「厳しい低Ｒon特性や高周波ＳＷ速度上の要求」に十分に見合うようなデバイスを製造するための新規な方法に相応する。本製法により、上記Ｐベース層を形成するためのイオン注入工程と、上記Ｎ＋ソース領域を形成するためのイオン注入工程において、上記（１）（２）の作用に加え、トレンチコンタクト構造も取り入れたので、２（μｍ）程度のセルピッチを有する近年の中耐圧（１００Ｖ系）トレンチゲート型ＭＯＳＦＥＴの量産を、再現性良好に継続するにあたって、所望のデバイス特性を、安定的、かつ、最小の工程数で実現できるという効果、特殊な斜めイオン注入（ビーム傾斜角３０〜６０度）を実行できる装置を用いることなく、通常の汎用仕様の装置を以ってデバイスを製造できるという効果がある。
【実施例】
【００３６】
以下に、上記工程８のイオン注入の的確な条件を見出すためのシミュレーションを開示する。
１．シミュレーション条件
トレンチ８の幅を0.5（μｍ）、トレンチ８の深さを1.7（μｍ）とし、キャップ酸化膜１５の膜厚を0,100,200,500（Å）の４種と設定した。シリコン表面からポリシリコン層１４の上部までの深さを0.3（μｍ）と設定した。半導体基板１は、不純物をリン（Ｎ型）とし、抵抗率を1.6（Ω・ｃｍ）と設定した。Ｐベース層１６の最高不純物濃度を４×１０１７（１/（ｃｍ）３）とし、Ｐベース層１６の接合深さを1.4（μｍ）と設定した。注入条件としては、イオン種を砒素（Ａｓ）とし、注入角度を表面の垂線に対して±７度の2度注入とし、ドーズ量を2回とも1.0×１０１６（１/（ｃｍ）２）とし、砒素（Ａｓ）の注入加速エネルギーを30,50,70,120（keV）の4種と設定した。
以上の条件によりＮ＋ソース領域１７がどのように仕上がるか予測計算してみた。
【００３７】
２．シミュレーション結果
図７にシミュレーション結果のデバイス断面画像を掲載する。図８にシミュレーション条件及びこれに対応する結果の値を記載した表を示した。
【００３８】
キャップ酸化膜１５の膜厚が厚くなれば厚くなるほど、平面（メサ頂面）部及びトレンチ側壁部への砒素（Ａｓ）イオンの注入量が減るので、平面部（接合）深度Ｂ及び側壁部（接合）深度Ａがともに激減する。また、Ｂ/Ａ比もキャップ酸化膜１５の膜厚が厚くなるほど激減する。
加速度エネルギーが大きいほど、平面（メサ頂面）部及びトレンチ側壁部への砒素（Ａｓ）イオンの注入量が増し、平面部（接合）深度Ｂ及び側壁部（接合）深度Ａがともに増えるが、Ｂ/Ａ比の減る度合いは減る傾向にある。
図８の表に示した値に基づき、図９に平面部（接合）深度Ｂの変化グラフ、図１０に側壁部（接合）深度Ａの変化グラフ、図１１にＢ/Ａ比の変化グラフを示した。
【００３９】
以上の結果の中から、平面部（接合）深度Ｂがシリコン表面からポリシリコン層１４の上部までの深さを0.3（μｍ）より薄く、側壁部（接合）深度Ａが比較的深く得られ、確実なゲート−ソース間のオーバーラップが保証されている条件を選定すると、加速エネルギーが70（keV）で、キャップ酸化膜１５の膜厚が200（Å）の条件である。かかる条件であれば、平面部（接合）深度Ｂ＝0.18（μｍ）、側壁部（接合）深度Ａ＝0.05（μｍ）、Ｂ/Ａ比＝0.28の構造が得られる。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態に係る工程断面図である。
【図２】本発明の一実施形態に係る工程断面図である。
【図３】本発明の一実施形態に係る工程断面図である。
【図４】本発明の一実施形態に係る工程断面図である。
【図５】本発明の一実施形態に係る工程断面図である。
【図６】本発明の一実施形態に係る縦型トレンチＭＯＳＦＥＴの半身平面図である。
【図７】シミュレーション結果のデバイス断面画像である。
【図８】シミュレーション条件及びこれに対応する結果の値を記載した表である。
【図９】図８の表に示した値に基づき作成された平面部（接合）深度Ｂの変化グラフである。
【図１０】図８の表に示した値に基づき作成された側壁部（接合）深度Ａの変化グラフである。
【図１１】図８の表に示した値に基づき作成されたＢ/Ａ比の変化グラフである。
【図１２】単結晶中へ、原子の密な〈763〉方向から入射させたイオンの飛跡の模式図である。この飛程にはチャネリングしていない部分とチャネリングした部分が示される。
【図１３】(a)  〈111〉軸から少しずつずらした種々の入射方向で、300keV  Ｐ31を注入した層内のドナーキャリア分布である（Moline,Reutlinger,非特許文献２による。）。(b)  〈100〉軸から少しずつずらした種々入射方向で、150keV  Ｂ11を注入した層内のアクセプタの分布である（Seidel, 非特許文献２による。）。
【図１４】本発明者らが縦型トレンチＭＯＳＦＥＴの開発に当たり、傾斜角７度でトレンチ及びトレンチ周囲のメサ頂面にボロンのイオン注入を行った工程の工程断面図である。
【符号の説明】
【００４１】
１     半導体基板
２     半導体層
３     Ｐウェル
４     ガードリング
８     トレンチ
１０   ポリシリコン層
１３   ポリシリコン層
１４   ポリシリコン層（ゲートポリシリコン）
１５   キャップ酸化膜
１６   Ｐベース層
１７   ソース領域
１８   チャネルストップ領域
１９   層間絶縁膜
２０   第２トレンチ（コンタクト・トレンチ）
２１   高濃度Ｐベース層
２２ａ ソース電極
２２ｂ ゲート電極
２２ｃ ガードリング電極
２２ｄ 等電位リング電極
２２ｅ ゲート電極パッド
２２   金属層
２３   ドレイン電極
【図１】
0005507060.tif 000003
【図２】
0005507060.tif 000004
【図３】
0005507060.tif 000005
【図４】
0005507060.tif 000006
【図５】
0005507060.tif 000007
【図６】
0005507060.tif 000008
【図７】
0005507060.tif 000009
【図８】
0005507060.tif 000010
【図９】
0005507060.tif 000011
【図１０】
0005507060.tif 000012
【図１１】
0005507060.tif 000013
【図１２】
0005507060.tif 000014
【図１３】
0005507060.tif 000015
【図１４】
0005507060.tif 000016