(57)【特許請求の範囲】
【請求項１】
表面に複数の溝が形成された基体と、
ポリパラキシリレンを介して主面が前記基体の前記表面に接続された電子部品とを有し、
前記主面と前記溝により冷却流体が通る通路が画定され、
前記溝の内面に前記ポリパラキシリレンが存在することを特徴とする電子デバイス。
【請求項２】
前記ポリパラキシリレンは、前記溝の内面の全面に存在することを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記ポリパラキシリレンは、前記溝の内面の一部領域において除去されたことを特徴とする請求項１に記載の電子デバイス。
【請求項４】
前記一部領域は、前記溝の底面における領域であることを特徴とする請求項３に記載の電子デバイス。
【請求項５】
前記電子部品の上に、ポリパラキシリレンを介して他の電子部品が接続されたことを特徴とする請求項１〜４のいずれか１項に記載の電子デバイス。
【請求項６】
前記基体の前記表面は、該基体の二つの主面のうちの一方の主面であり、
前記基体の前記二つの主面のうち、他方の主面にポリパラキシリレンを介して他の電子部品が接続されたことを特徴とする請求項１〜４のいずれか１項に記載の電子デバイス。
【請求項７】
表面に複数の溝が形成された基体を用意し、前記表面と前記溝の内面にポリパラキシリレン薄膜を形成する工程と、
前記ポリパラキシリレン薄膜を加熱しながら、前記基体の前記表面の上の前記ポリパラキシリレン薄膜に電子部品の主面を押し当てることにより、前記ポリパラキシリレン薄膜を介して前記基体と前記電子部品とを接続する工程と、
を有することを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスとその製造方法に関する。
【背景技術】
【０００２】
電子機器に搭載されるIC等の半導体装置では、動作時に発生する熱を効率的に取り除き、高い信頼性のもとの継続的に動作させるため、冷却機構が設けられる。特に、サーバやパーソナルコンピュータでは、非常に多くの熱を発生するCPU(Central Processing Unit)が使用されているため、筐体内部や設置場所の温度環境を適正に維持すべく、熱を効率的に取り除くことができる冷却機構を使用するのが好ましい。
【０００３】
冷却機構としては、ファン付きヒートシンクを用いた空冷方式と、機械式ポンプで冷却流体を循環させる液例方式が挙げられる。
【０００４】
このうち、空冷方式は、技術の成熟度、ランニングコスト、及び信頼性等の観点から広く普及している。
【０００５】
一方、液冷方式は、冷却流体の流量を調整することにより冷却性能を簡単に制御できるという利点や、取り除いた熱をまとめて一箇所に集約できるため省スペース化が可能であるといった利点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１４８１１７号公報
【特許文献２】特表２００８−５０９５５０号公報
【特許文献３】特開２００７−１２７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電子デバイスとその製造方法において、冷却効率を高めることを目的とする。
【課題を解決するための手段】
【０００８】
以下の開示の一観点によれば、表面に複数の溝が形成された基体と、ポリパラキシリレンを介して主面が前記基体の前記表面に接続された電子部品とを有し、前記主面と前記溝により冷却流体が通る通路が画定され、前記溝の内面に前記ポリパラキシリレンが存在する電子デバイスが提供される。
【０００９】
また、その開示の他の観点によれば、表面に複数の溝が形成された基体を用意し、前記表面と前記溝の内面にポリパラキシリレン薄膜を形成する工程と、前記ポリパラキシリレン薄膜を加熱しながら、前記基体の前記表面の上の前記ポリパラキシリレン薄膜に電子部品の主面を押し当てることにより、前記ポリパラキシリレン薄膜を介して前記基体と前記電子部品とを接続する工程とを有する電子デバイスの製造方法が提供される。
【発明の効果】
【００１０】
以下の開示によれば、冷却流体が流れる基体と電子部品とをポリパラキシリレンで簡単に接続できる。更に、電子部品の主面と基体の溝によって冷却流体の通路が画定されるので、電子部品に冷却流体が直接接触するようになり、冷却流体による冷却効率が向上する。
【図面の簡単な説明】
【００１１】
【図１】図１は、シミュレーションで使用したモデルの斜視図である。
【図２】図２（ａ）、（ｂ）は、シミュレーションの結果を示す図である。
【図３】図３は、電子部品に冷却流体が直接接触する構造の断面図である。
【図４】図４は、第１実施形態に係る冷却システムの全体構成図である。
【図５】図５（ａ）〜（ｃ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図６】図６（ａ）〜（ｃ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図７】図７は、第１実施形態に係る伝熱体の斜視図である。
【図８】図８は、第１実施形態で使用する蒸着装置の構成図である。
【図９】図９は、第１実施形態に係る電子デバイスの斜視図である。
【図１０】図１０は、シリコン表面に対する最終処理と、当該表面での水の接触角との関係を示す図である。
【図１１】図１１は、ポリパラキシリレン薄膜上における水の接触角が、ポリパラキシリレン薄膜の膜厚やパターン形状によってどのように変化するのかを調査して得られたグラフである。
【図１２】図１２（ａ）、（ｂ）は、第２実施形態に係る電子デバイスの製造途中の断面図である。
【図１３】図１３は、第２実施形態の酸素プラズマ処理で使用する装置の構成図である。
【図１４】図１４（ａ）〜（ｃ）は、第３実施形態に係る電子デバイス装置の製造途中の断面図である。
【図１５】図１５（ａ）、（ｂ）は、第３実施形態において、レジストの液滴のサイズでポリパラキシリレン薄膜の面積を調節する場合の断面図である。
【図１６】図１６は、その他の実施形態に係る電子デバイスの断面図（その１）である。
【図１７】図１７（ａ）、（ｂ）は、その他の実施形態に係る電子デバイスの断面図（その２）である。
【発明を実施するための形態】
【００１２】
本実施形態の説明に先立ち、基礎となる予備的事項について説明する。
【００１３】
液例方式を用いた冷却機構では、CPU等の熱源にマイクロチャネルチップと呼ばれる冷却用基体を当接させ、そのマイクロチャネルチップの内部に形成されたチャネルに冷却流体を流すことにより、熱源で発生した熱をその冷却流体で輸送して外部に放熱する。
【００１４】
そのマイクロチャネルチップの複数のチャネルの各々の幅を狭くすると、冷却流体とチャネルとが接触する表面積が増え、マイクロチャネルチップの熱を冷却流体で効率的に輸送することができる。
【００１５】
特に、幅が１mm以下のマイクロチャネルでは、冷却流体の流れが層流になると共に、体積力よりも表面力の影響が大きくなる。このような特徴を有する冷却流体は、少ない流量であっても熱伝導率が高まることが知られている。
【００１６】
これにより、マイクロチャネルを利用すると、熱源から発生した熱を冷却流体で効率よく輸送することができ、冷却機構の冷却性能を高めることができる。更に、このようなマイクロチャネルでは、チャネルの幅が微細であるため、冷却機構を小型化できるという効果も得ることができる。また、冷却流体の使用量が少ないため、冷却流体の移動エリアや保管エリアの設計自由度が向上するという効果もある。
【００１７】
本願発明者は、そのようなマイクロチャネルを利用した冷却機構の冷却性能についてシミュレーションを行った。
【００１８】
図１は、そのシミュレーションで使用したモデルの斜視図である。
【００１９】
図１に示すように、そのモデルは、シリコン製のマイクロチャネルチップ１に３本のマイクロチャネル１ａを形成してなる。
【００２０】
また、そのシミュレーションでは、マイクロチャネルチップ１の下面１ｂに熱源が接している場合に、マイクロチャネル１ａに流れる水の熱抵抗を計算した。その計算は、下面１ｂと各マイクロチャネル１ａとの間隔Tを変えて二通り計算した。
【００２１】
その結果を図２（ａ）、（ｂ）に示す。
【００２２】
このうち、図２（ａ）は上記の間隔Tが１６０μmの場合の結果であり、図２（ｂ）は間隔Tが１０μmの場合の結果である。
【００２３】
これらに示すように、間隔Tが狭いほど水の熱抵抗が小さくなり、冷却性能が向上することが明らかとなった。よって、更に冷却性能を向上させるには、間隔Tを０とすることにより、熱源とマイクロチャネル１ａとが接する構造とするのが理想的である。
【００２４】
図３は、そのような構造の断面図である。
【００２５】
図３の例では、マイクロチャネルチップ５に複数の溝５ａを形成し、CPU等の電子部品６の主面６ａにマイクロチャネルチップ５の表面５ｂを接触させる。この場合、溝５ａと主面６ａによって冷却流体が流れるマイクロチャネルが画定され、電子部品６が冷却流体に直接接触することになる。
【００２６】
このような構造によれば、電子部品６で発生した熱を冷却流体が直接奪うことができるので、冷却効率が非常によい。
【００２７】
しかし、この構造を作成するにはいくつかの問題がある。
【００２８】
たとえば、マイクロチャネルチップ５の材料がシリコンの場合、電子部品６の主面６ａに現れているシリコンとマイクロチャネルチップ５とを接合するには、シリコンの接合温度である９００℃〜１０００℃程度の高温に電子部品６を加熱する必要がある。このような高温に加熱したのでは、電子部品６の回路が熱的にダメージを受ける可能性がある。
【００２９】
このような問題を回避するために、マイクロチャネルチップ５の表面５ｂと電子部品６の主面６ａとの間に、これらを接合するための接合材料を形成することも考えられる。その接合材料が冷却媒体と主面６ａとの間に介在していると、冷却媒体が電子部品６の熱を奪うのが接合材料によって阻害されてしまうため、接合材料は主面６ａのうち表面５ｂに当接する部分にのみ選択的に形成する必要がある。
【００３０】
しかしながら、このように主面６ａの所定の部分にのみ選択的に接合材料を形成するのは極めて難しい。
【００３１】
例えば、接合材料として陽極接合用ガラスを用いることも考えられるが、陽極接合用ガラスは一枚板なので、それを主面６ａの所定の部分にのみ形成するのは難しい。更に、陽極接合用ガラスを介してマイクロチャネルチップ５と電子部品６とを接合するとき、陽極接合用ガラスを３００℃〜６００℃程度の温度に加熱して溶融しなければならず、このような高温に曝されることで電子部品６がダメージを受けてしまう。
【００３２】
一方、接合材料としてポリイミド樹脂やＢＣＢ樹脂を使用することも考えられる。しかし、新品の電子部品６にこれらの樹脂を塗布することは可能ならば避けたい。
【００３３】
本願発明者は、上記のような知見に鑑み、以下に説明するような実施形態に想到した。
【００３４】
（第１実施形態）
図４は、本実施形態に係る冷却システムの全体構成図である。
【００３５】
この冷却システムは、データセンター等の建屋１０内で使用され、床面２５上に循環ユニット１１を有する。
【００３６】
循環ユニット１１には第１の循環ライン１７が接続され、当該ライン１７に接続されたポンプ１３の圧力によって、サーバ１４と循環ユニット１１との間で水等の冷却媒体Cが循環する。その冷却媒体Cは、サーバ１４内のブレード１９に搭載されたCPUを冷却するのに使用され、CPUによって温められた後は再び循環ユニット１１に戻る。
【００３７】
循環ユニット１１には、このように温められた冷却媒体Cを冷却するための熱交換器１２が設けられる。その熱交換器１２には、第２の循環ライン１８を通じて建屋１０の外部から冷却水Wが供給される。そして、上記のように温められた冷却媒体Cがその冷却水Wにより冷却され、再びサーバ１４に供給される。
【００３８】
次に、上記のブレード１９に搭載されて冷却媒体Cによる冷却の対象となる電子デバイスの製造方法について説明する。
【００３９】
図５及び図６は、本実施形態に係る電子デバイスの製造途中の断面図である。
【００４０】
まず、図５（ａ）に示すように、冷却用基体として供されるマイクロチャネルチップ３０として厚さが約２００μm〜５２５μmのシリコン基板を用意する。なお、マイクロチャネルチップ３０の導電性は特に限定されず、シリコン基板にボロン等のp型不純物を導入してもよいし、シリコン基板にリンやアンチモン等のn型の不純物を導入してもよい。
【００４１】
更に、シリコン基板に代えてSOI(Silicon On Insulator)基板をマイクロチャネルチップ３０として用いてもよい。その場合、SOI基板のシリコン層の厚さは約２００μm、中間層である酸化シリコン膜の厚さは約１μm、中間層を挟んで上記のシリコン層とは反対側のシリコン層の厚さは約５２５μmとし得る。
【００４２】
続いて、このマイクロチャネルチップ３０の表面３０ａにフォトレジスト３１を塗布する。フォトレジスト３１の材料は特に限定されないが、本実施形態では、マイクロチャネルチップ３０が載置されている不図示のステージの回転数を約２０００rpmにしながら、表面３０ａの上にエレクトロニックマテリアルズ社製のAZP4620を滴下することによりフォトレジスト３１の塗布を行う。
【００４３】
その後に、約１２０℃の基板温度でフォトレジスト３１に対してプリベークを行う。
【００４４】
次に、図５（ｂ）に示すように、上記のフォトレジスト３１を露光、現像し、ストライプ状の平面形状を有する複数の窓３２ａを備えたレジストパターン３２を形成する。
【００４５】
次いで、図５（ｃ）に示すように、レジストパターン３２をマスクにしてマイクロチャネルチップ３０を異方的にドライエッチングすることにより、マイクロチャネルチップ３０に複数の溝３０ｂを形成する。
【００４６】
そのドライエッチングの手法は特に限定されない。本実施形態では、エッチング雰囲気中にエッチングガスと成膜ガスとを交互に供給するDRIE(Deep Reactive Ion Etching)法を用いてこのエッチングを行う。そのエッチングガスとしては例えばSF6ガスが使用され、成膜ガスとしては例えばC4F8ガスが使用される。
【００４７】
なお、DRIE法によるエッチングプロセスは、ボッシュプロセスと呼ばれることもある。
【００４８】
DRIE法によれば、成膜ガスによって溝３０ｂの側面を保護しながらエッチングが進行するので、横方向にエッチングが進み難くなり、非常に高いアスペクト比の溝３０ｂを形成することができる。
【００４９】
本実施形態では、そのようなDRIE法の利点を活かして、深さが３６０μmで幅が７０μmの高アスペクト比の溝３０ｂを形成する。
【００５０】
また、図５（ｃ）の点線円内に示されるように、DREI法で形成された溝３０ｂの側面３０ｄには、上記のようにエッチングガスと成膜ガスとを交互に供給したことが原因の微細な凹凸が形成される。その凹凸はスキャロップと呼ばれることもある。
【００５１】
このエッチングを終了後、レジストパターン３２は除去される。
【００５２】
図７は、このように複数の溝３０ｂが形成された状態のマイクロチャネルチップ３０の斜視図である。
【００５３】
図７に示されるように、各溝３０ｂは、冷却流体Cの流れの方向に平行な方向に延在する。
【００５４】
次に、図６（ａ）に示すように、マイクロチャネルチップ３０の表面に厚さが約１μmのポリパラキシリレン薄膜３３を蒸着法で形成する。
【００５５】
図８は、そのポリパラキシリレン薄膜３３の成膜に使用する蒸着装置の構成図である。
【００５６】
蒸着装置１００は、例えばSpecialty Coating Systems社製のLABCORTER PDS2010であって、本体１０１と減圧チャンバ１０４とを有する。
【００５７】
このうち、本体１０１の内部には、ダイマー１０９を収容したセル１０２と、気化したダイマー１０９を加熱する加熱管１０３とを有する。また、チャンバ１０４の内部には、上記のマイクロチャネルチップ３０を載置するための載置台１０５が設けられる。
【００５８】
図８では一つの載置台１０５に一つのチップ３０しか載せていないが、一つの載置台１０５に複数のチップ３０を載せてもよい。
【００５９】
本実施形態では、ダイマー１０９として約１．８gのポリパラキシリレン−Cを用いる。なお、ポリパラキシリレン−Cに代えて、ポリパラキシリレン−Dやポリパラキシリレン−Nを使用してもよい。このうち、ポリパラキシリレン−Cは、冷却流体Cとして使用する水を透過し難いという点で他のポリパラキシリレンよりも有利である。
【００６０】
そして、セル１０２を約１７５℃に加熱してダイマー１０９を気化し、加熱管１０３の温度を約６９０℃にして気化したダイマー１０９を分解する。これにより、マイクロチャネルチップ３０の表面においてポリパラキシリレンが重合し、マイクロチャネルチップ３０の表面形状に沿って上記のポリパラキシリレン薄膜３３がコンフォーマルに形成される。
【００６１】
なお、ポリパラキシリレン薄膜３３は、セル１０２に投入するダイマー１０９の量で調節することができる。
【００６２】
続いて、図６（ｂ）に示すように、ポリパラキシリレン薄膜３３にレーザ光Lを照射することにより、溝３０ｂの底面３０ｃにおけるポリパラキシリレン薄膜３３を蒸散させて除去する。レーザ光Lの光源としては、例えば、住友重機製のエキシマレーザSIL300Rを使用する。また、レーザ光Lのパワーは約０．６１J／cm2であり、各溝３０ｂの底面３０ｃに二回以上レーザ光Lを照射する。
【００６３】
ここで、マイクロチャネルチップ３０の表面３０ａに形成されているポリパラキシリレン薄膜３３は、後で電子部品とマイクロチャネルチップ３０とを接続するのに使用するため、本工程では除去しない方がよい。誤って除去するのを防止するため、アパーチャが形成された不図示のマスクをマイクロチャネルチップ３０の上方に配し、そのマスクで表面３０ａを覆いつつ、アパーチャを通じて溝３０ｂ内にレーザLを照射するのが好ましい。
【００６４】
また、本工程では、溝３０ｂの底面３０ｃにおける全てのポリパラキシリレン薄膜３３を除去する必要はなく、底面３０ｃの一部にポリパラキシリレン薄膜３３を残存させてもよい。
【００６５】
次に、図６（ｃ）に示すように、電子部品４０としてCPU等の半導体装置を用意する。
【００６６】
そして、不図示の熱源でその電子部品４０とマイクロチャネルチップ３０とを約１８０℃に加熱しながら、電子部品４０の主面４０ａ上にマイクロチャネルチップ３０を載せた状態で該チップ３０を約１．２kgf／cm2の圧力で加圧する。
【００６７】
このような状態を約３０分間維持すると、ポリパラキシリレン薄膜３３の接着力によって電子部品４０とマイクロチャネルチップ３０とを接続することができる。その接続に要する温度は１８０℃〜２００℃程度の低温であり、この程度の温度であればCPU等の電子部品４０が熱的にダメージを受ける危険性は少ない。
【００６８】
以上により、本実施形態に係る電子デバイス５０の基本構造が完成した。
【００６９】
図９は、この電子デバイス５０の斜視図である。なお、図９では、ポリパラキシリレン薄膜３３を省略してある。
【００７０】
この電子デバイス５０においては、電子部品４０の主面４０ａと溝３０ｂとによって、冷却流体Cが通るマイクロチャネル（通路）が画定される。
【００７１】
これによれば、電子部品４０の主面４０ａに冷却流体Cが直接接触するので、電子部品４０で発生した熱を冷却流体Cにより効率的に奪うことができ、冷却効率が良好となる。
【００７２】
また、図６（ａ）を参照して説明したように、電子部品４０とマイクロチャネルチップ３０との接続に使用するポリパラキシリレン薄膜３３は、予めマイクロチャネルチップ３０に形成してあるので、電子部品４０の主面４０ａにポリパラキシリレン薄膜を形成する必要がない。
【００７３】
そのため、電子部品４０とマイクロチャネルチップ３０とを接続するために主面４０ａの上に接合材料を形成したり、冷却流体が流れる部分の接合材料を主面４０ａから除去したりする必要がなく、電子部品４０とチップ３０とを簡単に接続できる。
【００７４】
ところで、マイクロチャネル内における冷却流体Cの流れ易さやその流速等は、主面４０ａや溝３０ｂの表面における冷却流体Cの接触角に依存する。
【００７５】
主面４０ａでの接触角は、主面４０ａに対して最終的にどのような処理を施したかによって変わり、特に電子部品４０を他から購入した場合には主面４０ａの接触角を知るのは困難である。
【００７６】
図１０は、主面４０ａがシリコンの表面である場合に、その表面に行った最終処理と当該表面での水の接触角との関係を示す図である。図１０に示されるように、最終処理の種類によって接触角は大きく異なる。
【００７７】
一方、溝３０ｂの表面での冷却流体Cの接触角は、当該表面の凹凸の程度によって異なる値となる。
【００７８】
このように接触角が異なると、溝３０ｂと主面４０ａとで確定されるマイクロチャネルを流れる冷却流体Cの流れ易さや流速等が完成したデバイス５０ごとに異なり、冷却効率にばらつきが発生する恐れがある。
【００７９】
この点に鑑み、本実施形態では、図６（ｂ）に示したように、溝３０ｂの底面３０ｃの一部領域におけるポリパラキシリレン薄膜３３を除去することで、ポリパラキシリレン薄膜３３が存在する部分と存在しない部分とで冷却流体Cの接触角を異なる大きさにする。
【００８０】
このようにすると、ポリパラキシリレン薄膜３３を除去する面積を変えることでマイクロチャネル内における冷却流体Cの流速を調節でき、電子デバイス５０毎に冷却効率にばらつきが発生するのを抑制できる。
【００８１】
その結果、電子部品４０の種類や、溝３０ｂの内面の凹凸の程度、或いは冷却流体Cの種類の如何によらず、冷却流体Cの流速をフレキシブルに調節して冷却効率の安定化を図ることができるようになり、多品種の電子デバイスを開発できるようになる。
【００８２】
ポリパラキシリレン薄膜３３は、このように冷却流体Cの接触角を簡単に制御できるという利点に加え、加熱によって電子部品４０とマイクロチャネルチップ３０とを簡単に接着することができる利点を有しているため、チップ３０を被覆する膜として好適である。
【００８３】
なお、接触角の制御は、ポリパラキシリレン薄膜３３の膜厚や、そのパターン形状によっても制御することができる。
【００８４】
図１１は、ポリパラキシリレン薄膜３３上における水の接触角が、ポリパラキシリレン薄膜３３の膜厚やパターン形状によってどのように変化するのかを調査して得られたグラフである。
【００８５】
パターン形状については、「ポリパラキシリレンパターンA」と「ポリパラキシリレンパターンB」の二種類について調査した。このうち、「ポリパラキシリレンパターンA」は、ポリパラキシリレン薄膜３３の幅が２００μmで隣接するポリパラキシリレン薄膜３３の間隔が５０μmのパターンである。一方、「ポリパラキシリレンパターンB」は、ポリパラキシリレン薄膜３３の幅が５μmで隣接するポリパラキシリレン薄膜３３の間隔が５μmのパターンである。
【００８６】
なお、図１１には、比較のために、シリコン（Si）の表面での水の接触角のグラフも併記してある。
【００８７】
図１１に示されるように、ポリパラキシリレン薄膜３３上での接触角は、ポリパラキシリレン薄膜３３の膜厚やパターンに関わらず、シリコン上におけるよりも大きな値となる。
【００８８】
更に、ポリパラキシリレン薄膜３３の膜厚が増えるに従い、水の接触角も増大する。
【００８９】
この結果から、ポリパラキシリレン薄膜３３の除去面積に加え、ポリパラキシリレン薄膜３３の膜厚を調節することによっても、マイクロチャネル内における冷却流体Cの接触角を制御できることが明らかとなった。
【００９０】
（第２実施形態）
第１実施形態では、図６（ｂ）に示したように、レーザ光Lの照射によってポリパラキシリレン薄膜３３の一部を除去した。これに対し、本実施形態では、以下のように酸素プラズマを用いてポリパラキシリレン薄膜３３の一部を除去する。
【００９１】
図１２（ａ）、（ｂ）は、本実施形態に係る電子デバイスの製造途中の断面図である。なお、これらの図において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【００９２】
まず、図１２（ａ）に示すように、第１実施形態の図６（ｃ）と同様にして、ポリパラキシリレン薄膜３３を介してマイクロチャネルチップ３０と電子部品４０とを接続する。
【００９３】
なお、第１実施形態とは異なり、この段階では溝３０ｂ内のポリパラキシリレン薄膜３３はまだ除去されていない。
【００９４】
次に、図１２（ｂ）に示すように、不図示の酸素プラズマ用の処理チャンバ内にマイクロチャネルチップ３０と電子部品４０とを入れ、溝３０ｂ内に酸素プラズマを導入することにより、溝３０ｂの内面の一部のポリパラキシリレン薄膜３３を酸素プラズマで除去する。
【００９５】
そのような酸素プラズマ処理装置としては、例えば、Tepla Technics Plasma GmbH製のPLASMA-SYSTEM 440を使用し得る。本実施形態では、当該装置におけるプラズマパワーを２００Wに設定し、８０秒間この酸素プラズマ処理を行う。
【００９６】
既述のように、溝３０ｂの側面３０ｄ（点線円内参照）には、DRIE法によるエッチングで形成されたスキャロップと呼ばれる凹凸が形成されている。
【００９７】
そのスキャロップが原因で、ポリパラキシリレン薄膜３３には膜厚が厚い部分と薄い部分があり、上記の酸素プラズマ処理では膜厚が薄い部分のポリパラキシリレン薄膜３３が優先的に除去される。これにより、溝３０ｂの内面の全てのポリパラキシリレン薄膜３３が除去されるということはなく、当該内面の一部領域におけるポリパラキシリレン薄膜３３のみを除去することが可能となる。
【００９８】
なお、上記のような酸素プラズマ処理用の処理チャンバに代えて、図１３のような装置を用いてこの酸素プラズマ処理を行ってもよい。
【００９９】
図１３の例では、マイクロチャネルチップ３０と電子部品４０の各々にシリコン製の第１及び第２のマニフォルド５１、５２を接続し、第１のマニフォルド５１に配管５４を介して酸素プラズマ発生器５３を接続する。
【０１００】
このような構成によれば、酸素プラズマ発生器５３で発生した酸素プラズマが、冷却流体と同一の経路を辿って溝３０ｂ内を流れ、溝３０ｂ内におけるポリパラキシリレン薄膜３３の一部を除去できる。
【０１０１】
以上により、本実施形態に係る電子デバイス６０の基本構造が完成した。
【０１０２】
上記した本実施形態では、図１２（ｂ）に示したように、酸素プラズマによりポリパラキシリレン薄膜３３の一部を除去する。
【０１０３】
これによれば、酸素プラズマ処理の処理時間等によってポリパラキシリレン薄膜３３を除去する面積を制御することで、溝３０ｂの内面における冷却流体Cの接触角を場所により変えることができる。その結果、マイクロチャネル内における冷却流体Cの流速を調節でき、電子デバイス６０毎に冷却効率にばらつきが発生するのを抑制できる。
【０１０４】
（第３実施形態）
本実施形態でも、第２実施形態と同様に、酸素プラズマによってポリパラキシリレン薄膜３３の一部を除去する。但し、本実施形態では、以下のようにレジストをマスクにすることで、ポリパラキシリレン薄膜３３を除去する面積を制御する。
【０１０５】
図１４（ａ）〜（ｃ）は、本実施形態に係る電子デバイス装置の製造途中の断面図である。なお、これらの図において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１０６】
最初に、図１４（ａ）に示す工程について説明する。
【０１０７】
まず、第１実施形態で説明した図５（ａ）〜図６（ａ）の工程を行うことにより、図１４（ａ）のようにマイクロチャネルチップ３０の表面にポリパラキシリレン薄膜３３が形成された構造を得る。
【０１０８】
そして、リコー製のインクジェットプリンティング装置IJP-1を用いて、各溝３０ｂの底面３０ｃにおけるポリパラキシリレン薄膜３３の上にレジスト６１を塗布する。
【０１０９】
なお、底面３０ｃの全領域にレジスト６１を塗布する必要はなく、底面３０ｃの一部にのみレジスト６１を塗布すればよい。
【０１１０】
そのレジスト６１の種類は特に限定されないが、本実施形態ではレジスト６１としてAZエレクトロニックマテリアルズ社製のAZP4210を使用する。
【０１１１】
また、レジスト６１の塗布の際には、不図示の熱源によってマイクロチャネルチップ３０をレジスト６１のベーク温度、例えば１２０℃程度の温度に加熱しておくのが好ましい。このように加熱しながらレジスト６１を塗布することで、塗布と略同時にレジスト６１がベークされるので、塗布直後の液状のレジスト６１が周囲に広がるのを防止できる。
【０１１２】
次いで、図１４（ｂ）に示すように、不図示の熱源で電子部品４０とチップ３０とを約１８０℃に加熱しながら、電子部品４０の主面４０ａ上にチップ３０を載せた状態で該チップ３０を約１．２kgf／cm2の圧力で加圧し、電子部品４０とチップ３０とを接続する。
【０１１３】
次に、図１４（ｃ）に示すように、不図示の酸素プラズマ用の処理チャンバ内にマイクロチャネルチップ３０と電子部品４０とを入れる。そして、溝３０ｂ内に酸素プラズマを導入することにより、レジスト６１をマスクにしながら、該レジスト６１で覆われていない部分のポリパラキシリレン薄膜３３を除去しつつ、レジスト６１の下にポリパラキシリレン薄膜３３を残す。
【０１１４】
本工程で使用し得る酸素プラズマ処理装置としてはTepla Technics Plasma GmbH製のPLASMA-SYSTEM 440がある。本実施形態では、当該装置におけるプラズマパワーを２００Wに設定し、１２０秒間この酸素プラズマ処理を行う。
【０１１５】
なお、第２実施形態の図１３で説明したような酸素プラズマ発生器５３を利用してこの酸素プラズマ処理を行ってもよい。
【０１１６】
以上により、本実施形態に係る電子デバイス７０の基本構造が完成する。
【０１１７】
上記した本実施形態では、図１４（ｃ）に示したように、ポリパラキシリレン薄膜３３を除去する際にレジスト６１をマスクにするので、レジスト６１を塗布する領域の広さを調節することで、底面３０ｃの一部領域に残るポリパラキシリレン薄膜３３の面積を制御できる。
【０１１８】
これにより、溝３０ｂの内面における冷却流体Cの接触角を場所により変えることが可能となるため、マイクロチャネル内における冷却流体Cの流速を調節でき、電子デバイス７０毎に冷却効率にばらつきが発生するのを抑制できる。
【０１１９】
なお、底面３０ｃに残すポリパラキシリレン薄膜３３の面積は、インクジェット装置から滴下するレジスト６１の液滴のサイズによっても調節できる。
【０１２０】
図１５（ａ）、（ｂ）は、このようにレジストの液滴のサイズでポリパラキシリレン薄膜３３の面積を調節する場合の断面図である。
【０１２１】
図１５（ａ）に示すように、この例では、先の図１４（ｂ）の場合と比較して、レジスト６１の幅が狭い。
【０１２２】
そのため、図１５（ｂ）に示すように、このレジスト６１がマスクとなって残るポリパラキシリレン薄膜３３の幅も先の図１４（ｃ）におけるよりも狭くできる。
【０１２３】
（その他の実施形態）
第１〜第３実施形態では、溝３０ｂの内面における冷却流体Cの接触角を変えるためにポリパラキシリレン薄膜３３の一部を除去したが、接触角の制御方法はこれに限定されない。
【０１２４】
図１１に示したように、接触角はポリパラキシリレン薄膜３３の膜厚に依存するので、ポリパラキシリレン薄膜３３を除去する工程を省いて、ポリパラキシリレン薄膜３３の膜厚で接触角を制御してもよい。
【０１２５】
この場合、完成後の電子デバイスにおいては、図１６に示されるように、溝３０ｂの内面の全面にポリパラキシリレン薄膜３３が形成されている状態になる。
【０１２６】
また、マイクロチャネルチップ３０による冷却の対象となる電子部品は一つに限定されず、複数の電子部品をマイクロチャネルチップ３０で冷却するようにしてもよい。
【０１２７】
図１７（ａ）、（ｂ）は、複数の電子部品を冷却の対象とした電子デバイスの断面図である。
【０１２８】
このうち、図１７（ａ）の例では、電子部品４０として、薄厚化されたシリコン基板を備えた半導体素子を用いる。
【０１２９】
そして、その電子部品４０の表面にポリパラキシリレン薄膜６５を塗布し、そのポリパラキシリレン薄膜６５を介してCPU等の他の電子部品６０を電子部品４０に接続する。
【０１３０】
図２（ｂ）に示したように、マイクロチャネルと熱源との間隔が０でなくても、その間隔が十分に狭ければ冷却性能の向上が見込まれる。
【０１３１】
よって、図１７（ａ）のようにマイクロチャネルチップ３０と電子部品６０との間に電子部品４０が介在しても、当該電子部品４０の厚さが十分に薄ければ、各電子部品４０、６０を効率的に冷却することができる。
【０１３２】
一方、図１７（ｂ）の例では、マイクロチャネルチップ３０の二つの主面３０ｘ、３０ｙのうち、電子部品４０が接続されていない方の主面３０ｙに、ポリパラキシリレン薄膜３３を介してCPU等の他の電子部品７０を接続する。
【０１３３】
この場合も、各溝３０ｂを十分に深く形成することで、各溝３０ｂ内の冷却流体Cが電子部品７０の表面の近傍を流れるようになり、図２（ｂ）の計算結果のような高い冷却効率で電子部品７０を冷却することができる。
【０１３４】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【０１３５】
（付記１）  表面に複数の溝が形成された基体と、
ポリパラキシリレンを介して主面が前記基体の前記表面に接続された電子部品とを有し、
前記主面と前記溝により冷却流体が通る通路が画定され、
前記溝の内面に前記ポリパラキシリレンが存在することを特徴とする電子デバイス。
【０１３６】
（付記２）  前記ポリパラキシリレンは、前記溝の内面の全面に存在することを特徴とする付記１に記載の電子デバイス。
【０１３７】
（付記３）  前記ポリパラキシリレンは、前記溝の内面の一部領域において除去されたことを特徴とする付記１に記載の電子デバイス。
【０１３８】
（付記４）  前記一部領域は、前記溝の底面における領域であることを特徴とする付記１に記載の電子デバイス。
【０１３９】
（付記５）  前記電子部品の上に、ポリパラキシリレンを介して他の電子部品が接続されたことを特徴とする付記１〜４のいずれかに記載の電子デバイス。
【０１４０】
（付記６）  前記基体の前記表面は、該基体の二つの主面のうちの一方の主面であり、
前記基体の前記二つの主面のうち、他方の主面にポリパラキシリレンを介して他の電子部品が接続されたことを特徴とする付記１〜４のいずれかに記載の電子デバイス。
【０１４１】
（付記７）  表面に複数の溝が形成された基体を用意し、前記表面と前記溝の内面にポリパラキシリレン薄膜を形成する工程と、
前記ポリパラキシリレン薄膜を加熱しながら、前記基体の前記表面の上の前記ポリパラキシリレン薄膜に電子部品の主面を押し当てることにより、前記ポリパラキシリレン薄膜を介して前記基体と前記電子部品とを接続する工程と、
を有することを特徴とする電子デバイスの製造方法。
【０１４２】
（付記８）  前記基体と前記電子部品とを接続する前に、前記溝の底面における前記ポリパラキシリレン薄膜にレーザを照射し、該レーザが照射された部分の前記ポリパラキシリレン薄膜を除去する工程とを更に有することを特徴とする付記７に記載の電子デバイスの製造方法。
【０１４３】
（付記９）  前記基体と前記電子部品とを接続した後、前記溝内に酸素プラズマを供給して、前記溝の内面に形成された前記ポリパラキシリレン薄膜の一部を除去することを特徴とする付記７に記載の電子デバイスの製造方法。
【０１４４】
（付記１０）  前記基体と前記電子部品とを接続した後、前記溝の底面における前記ポリパラキシリレン薄膜の上にレジストを塗布する工程と、
前記基体と前記電子部品とを接続した後、前記溝内に酸素プラズマを供給することにより、前記レジストをマスクにしながら、該レジストで覆われていない部分の前記ポリパラキシリレン薄膜を除去しつつ、前記レジストの下に前記ポリパラキシリレン薄膜を残す工程とを更に有することを特徴とする付記７に記載の電子デバイスの製造方法。
【０１４５】
（付記１１）  前記ポリパラキシリレン薄膜を形成する工程の前に、前記基体の前記表面にレジストパターンを形成する工程と、
前記レジストパターンをマスクにしながら、エッチング雰囲気中にエッチングガスと成膜ガスとを交互に供給するDRIE(Deep Reactive Ion Etching)法を用いて、前記基体に前記溝を形成する工程とを更に有することを特徴とする付記７に記載の電子デバイスの製造方法。
【符号の説明】
【０１４６】
１、５、３０…マイクロチャネルチップ、１ａ…マイクロチャネル、１ｂ…下面、５ａ…溝、５ｂ…表面、６…電子部品、６ａ…主面、１０…建屋、１１…循環ユニット、１２…熱交換器、１３…ポンプ、１４…サーバ、１７…第１の循環ライン、１８…第２の循環ライン、１９…ブレード、２５…床面、３０ａ…表面、３０ｂ…溝、３０ｃ…底面、３０ｄ…側面、３１…フォトレジスト、３２…レジストパターン、３２ａ…窓、３３…ポリパラキシリレン薄膜、４０、６０、７０…電子部品、４０ａ、３０ｘ、３０ｙ…主面、５１、５２…第１及び第２のマニフォルド、５３…酸素プラズマ発生器、５４…配管、６１…レジスト、１００…蒸着装置、１０１…本体、１０２…セル、１０３…加熱管、１０４…チャンバ、１０５…載置台、１０９…ダイマー。
【図１】
0005577897.tif 000002
【図２】
0005577897.tif 000003
【図３】
0005577897.tif 000004
【図４】
0005577897.tif 000005
【図５】
0005577897.tif 000006
【図６】
0005577897.tif 000007
【図７】
0005577897.tif 000008
【図８】
0005577897.tif 000009
【図９】
0005577897.tif 000010
【図１０】
0005577897.tif 000011
【図１２】
0005577897.tif 000012
【図１３】
0005577897.tif 000013
【図１４】
0005577897.tif 000014
【図１５】
0005577897.tif 000015
【図１６】
0005577897.tif 000016
【図１７】
0005577897.tif 000017
【図１１】
0005577897.tif 000018