(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体層と、
前記半導体層の第１主面側表面に選択的に形成され、第１導電型不純物とは反対導電型の第２導電型不純物を前記半導体層における前記第１導電型不純物の濃度よりも高い濃度で含有する第２導電型の高濃度拡散領域と、
前記半導体層の第１主面側表面上における前記高濃度拡散領域が形成されていない領域に形成され、前記半導体層との間でショットキー接合を形成するバリアメタル層と、
前記バリアメタル層を覆うように前記半導体層の第１主面側全面に形成され、前記高濃度拡散領域との間でオーミック接合を形成するオーミックメタル層と、
前記高濃度拡散領域の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域とを備え、
局所ライフタイム制御領域は、「前記高濃度拡散領域が形成されていない領域には前記バリアメタル層及び前記オーミックメタル層が形成され、前記高濃度拡散領域が形成されている領域には前記オーミックメタル層のみが形成されることにより、前記高濃度拡散領域が形成されていない領域と前記高濃度拡散領域が形成されている領域との間に形成された凹凸構造」を介して選択的に粒子線照射を行うことにより製造されたものであることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記局所ライフタイム制御領域は、前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に形成されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置を製造するための半導体装置の製造方法であって、
第１導電型の半導体層を備える半導体基板を準備する半導体基板準備工程と、
前記半導体層の第１主面側表面に、第１導電型不純物とは反対導電型の第２導電型不純物を前記半導体層における前記第１導電型不純物の濃度よりも高い濃度で含有する第２導電型の高濃度拡散領域を選択的に形成する高濃度拡散領域形成工程と、
前記半導体層の第１主面側表面上における前記高濃度拡散領域が形成されていない領域に前記バリアメタル層を形成する工程と、
前記半導体層の第１主面側から前記バリアメタル層を覆うようにオーミックメタル層を全面に形成する工程と、
前記バリアメタル層及び前記オーミックメタル層からなる凹凸構造を介して選択的に粒子線照射を行うことにより、前記高濃度拡散領域の直下にのみライフタイムキラーとなる粒子を導入する粒子導入工程と、
前記半導体基板をアニールすることにより局所ライフタイム制御領域を形成するアニール工程とをこの順序で含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記粒子導入工程においては、前記粒子を、前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に導入することを特徴とする半導体装置。
【請求項５】
請求項３又は４に記載の半導体装置の製造方法において、
前記バリアメタル層の厚さ及び前記オーミックメタル層の厚さは、前記粒子導入工程で前記粒子を前記高濃度拡散領域の直下に導入する際に、前記高濃度不純物領域が形成されていない領域においては粒子線が前記オーミックメタル層及び前記バリアメタル層を突き抜けることがなく、前記高濃度不純物領域が形成されている領域においては粒子線が前記高濃度拡散領域の直下に到達するような厚さに設定されていることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記オーミックメタル層の厚さは、前記粒子導入工程で前記粒子を前記高濃度拡散領域の直下に導入する際に前記高濃度不純物領域が形成されている領域においては粒子線が前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲における所定の深さ位置に到達するような厚さに設定されていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項３〜６のいずれかに記載の半導体装置の製造方法において、
前記アニール工程においては、３００℃〜３５０℃の範囲内にある温度で前記半導体基板をアニールすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、ＭＰＳ構造又はＪＢＳ構造と称される半導体装置が知られている（例えば、特許文献１参照。）。図９は、従来の半導体装置８００の断面図である。
【０００３】
従来の半導体装置８００は、図９に示すように、ｎ−型半導体層８１４と、ｎ−型半導体層８１４の表面に島状又は縞状に形成されたｐ＋型拡散領域８２０と、ｎ−型半導体層８１４及びｐ＋型拡散領域８２０の表面上に形成され、ｎ−型半導体層８１４との間でショットキー接合を形成しｐ＋型拡散領域８２０との間でオーミック接合を形成するバリアメタル層８３０とを備える。なお、図９中、符号８１０は半導体基板を示し、符号８１２はｎ＋型半導体層を示し、符号８６０はアノード電極層を示し、符号８７０はカソード電極層を示す。
【０００４】
従来の半導体装置８００によれば、ｎ−型半導体層８１４及びｐ＋型拡散領域８２０の表面上に、ｎ−型半導体層８１４との間でショットキー接合を形成しｐ＋型拡散領域８２０との間でオーミック接合を形成するバリアメタル層８３０が形成されているため、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能となる。
【０００５】
しかしながら、従来の半導体装置８００においては、スイッチオン時にｐ＋型拡散領域８２０から注入された少数キャリア（ホール）をスイッチオフ時に消滅させるのに時間がかかるため、逆回復時間ｔｒｒが長くなるという問題がある。
【０００６】
そこで、従来、このような問題を解決することができる半導体装置が知られている（例えば、特許文献２参照。）。図１０は、従来の半導体装置９００の断面図である。
【０００７】
従来の半導体装置９００は、図１０に示すように、ｎ−型半導体層９１４と、ｎ−型半導体層９１４の表面に島状又は縞状に形成されたｐ＋型拡散領域９２０と、ｎ−型半導体層９１４及びｐ＋型拡散領域９２０の表面上に形成され、ｎ−型半導体層９１４との間でショットキー接合を形成し、ｐ＋型拡散領域９２０との間でオーミック接合を形成するバリアメタル層９３０と、ｎ−型半導体層９１４におけるｐ＋型拡散領域９２０の深さよりも深い領域にライフタイムキラーが導入されたライフタイム制御層９５０とを備える。なお、図１０中、符号９１０は半導体基板を示し、符号９１２はｎ＋型半導体層を示し、符号９６０はアノード電極層を示し、符号９７０はカソード電極層を示す。
【０００８】
従来の半導体装置９００によれば、ｎ−型半導体層９１４及びｐ＋型拡散領域９２０の表面上に、ｎ型半導体層９１４との間でショットキー接合を形成しｐ＋型拡散領域９２０との間でオーミック接合を形成するバリアメタル層９３０が形成されているため、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能となる。
また、従来の半導体装置９００によれば、ｎ−型半導体層９１４におけるｐ＋型拡散領域９２０の深さよりも深い領域にライフタイムキラーが導入されたライフタイム制御層９５０を備えるため、スイッチオフ時に少数キャリアを消滅させるのにかかる時間を短縮できるようになり、逆回復時間ｔｒｒを短くすることが可能となる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平５−２１８３８９号公報
【特許文献２】特開２００９−１４６９６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の半導体装置９００においては、ライフタイム制御層９５０を形成する際にｎ−型半導体層９１４の第１主面側から粒子線を照射しているため、これに起因してショットキー接合にも欠陥が形成される結果、逆方向リーク電流ＩＲが増大するという問題が新たに発生する。
【００１１】
そこで、本発明は、上記した問題を解決するためになされたもので、ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置を提供することを目的とする。また、そのように優れた特性を有する半導体装置を製造するための半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
［１］本発明の半導体装置は、第１導電型の半導体層と、前記半導体層の第１主面側表面に選択的に形成され、第１導電型不純物とは反対導電型の第２導電型不純物を前記半導体層における前記第１導電型不純物の濃度よりも高い濃度で含有する第２導電型の高濃度拡散領域と、前記半導体層の第１主面側表面上における前記高濃度拡散領域が形成されていない領域に形成され、前記半導体層との間でショットキー接合を形成するバリアメタル層と、前記バリアメタル層を覆うように前記半導体層の第１主面側全面に形成され、前記高濃度拡散領域との間でオーミック接合を形成するオーミックメタル層と、前記高濃度拡散領域の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域とを備えることを特徴とする。
【００１３】
本発明の半導体装置によれば、半導体層及び高濃度拡散領域の第１主面側表面上に、高濃度拡散領域が形成されていない領域には半導体層との間でショットキー接合を形成するバリアメタル層が形成され、高濃度拡散領域が形成されている領域には高濃度拡散領域との間でオーミック接合を形成するオーミックメタル層が形成された構造（すなわちＭＰＳ構造又はＪＢＳ構造）を有するため、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能となる。
【００１４】
また、本発明の半導体装置によれば、高濃度拡散領域の直下にライフタイムキラーが導入された局所ライフタイム制御領域を備えるため、スイッチオン時に高濃度拡散領域から注入された少数キャリアをスイッチオフ時に消滅させるのにかかる時間を短縮でき、逆回復時間ｔｒｒを短くすることが可能となる。
【００１５】
さらにまた、本発明の半導体装置によれば、高濃度拡散領域の直下にのみライフタイムキラーを導入すればよいため、局所ライフタイム制御領域を形成する際に、高濃度拡散領域が形成されていない領域（すなわちショットキー接合が形成される領域）には粒子線を照射する必要がなくなる。その結果、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置となる。
【００１６】
従って、本発明の半導体装置は、ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置となる。
【００１７】
［２］本発明の半導体装置においては、局所ライフタイム制御領域は、「前記高濃度拡散領域が形成されていない領域には前記バリアメタル層及び前記オーミックメタル層が形成され、前記高濃度拡散領域が形成されている領域には前記オーミックメタル層のみが形成されることにより、前記高濃度拡散領域が形成されていない領域と前記高濃度拡散領域が形成されている領域との間に形成された凹凸構造」を介して選択的に粒子線照射を行うことにより製造されたものであることが好ましい。
【００１８】
このような構成とすることにより、ショットキー接合が形成される領域には粒子線が照射されなくなるため、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置となる。
【００１９】
［３］本発明の半導体装置においては、前記局所ライフタイム制御領域は、前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に形成されていることが好ましい。
【００２０】
このような構成とすることにより、スイッチオン時に高濃度拡散領域から注入された少数キャリアを効率良く消滅させることができるようになる。
【００２１】
この観点から言えば、前記局所ライフタイム制御領域は、「前記高濃度拡散領域の最深部よりもさらに０．５μｍ深い深さ位置」〜「前記高濃度拡散領域の最深部よりもさらに８μｍ深い深さ位置」の範囲内における所定の深さ位置に形成されていることがより好ましい。
【００２２】
［４］本発明の半導体装置を製造するための半導体装置の製造方法であって、第１導電型の半導体層を備える半導体基板を準備する半導体基板準備工程と、前記半導体層の第１主面側表面に、第１導電型不純物とは反対導電型の第２導電型不純物を前記半導体層における前記第１導電型不純物の濃度よりも高い濃度で含有する第２導電型の高濃度拡散領域を選択的に形成する高濃度拡散領域形成工程と、前記半導体層の第１主面側表面上における前記高濃度拡散領域が形成されていない領域に前記バリアメタル層を形成する工程と、前記半導体層の第１主面側から前記バリアメタル層を覆うようにオーミックメタル層を全面に形成する工程と、前記バリアメタル層及び前記オーミックメタル層からなる凹凸構造を介して選択的に粒子線照射を行うことにより、前記高濃度拡散領域の直下にのみライフタイムキラーとなる粒子を導入する粒子導入工程と、前記半導体基板をアニールすることにより局所ライフタイム制御領域を形成するアニール工程とをこの順序で含むことを特徴とする。
【００２３】
本発明の半導体装置の製造方法によれば、ＭＰＳ構造又はＪＢＳ構造を有する半導体装置における高濃度拡散領域の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域を備え、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低いという特徴を持つ、本発明の半導体装置を製造することができる。
【００２４】
なお、本発明の発明者の実験によれば、アニール工程において半導体基板を加熱することにより、半導体層とバリア層との間に品質の良いショットキー接合が形成され、高濃度拡散領域とオーミックメタル層との間に品質の良いオーミック接合が形成されることが確認されている。
【００２５】
［５］本発明の半導体装置の製造方法において、前記粒子導入工程においては、前記粒子を、前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に導入することが好ましい。  
【００２６】
このような方法とすることにより、局所ライフタイム制御領域を、高濃度拡散領域の最深部よりも深く、かつ、高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に形成することが可能となる。
【００２７】
この観点から言えば、前記粒子を、「前記高濃度拡散領域の最深部よりもさらに０．５μｍ深い深さ位置」〜「前記高濃度拡散領域の最深部よりもさらに８μｍ深い深さ位置」の範囲内における所定の深さ位置に導入することがより好ましい。
【００２８】
［６］本発明の半導体装置の製造方法においては、前記バリアメタル層の厚さ及び前記オーミックメタル層の厚さは、前記バリアメタル層の厚さ及び前記オーミックメタル層の厚さは、前記粒子導入工程で前記粒子を前記高濃度拡散領域の直下に導入する際に、前記高濃度拡散領域が形成されていない領域においては粒子線が前記オーミックメタル層及び前記バリアメタル層を突き抜けることがなく、前記高濃度拡散領域が形成されている領域においては粒子線が前記高濃度拡散領域の直下に到達するような厚さに設定されていることが好ましい。
【００２９】
このような方法とすることにより、平面的に見て高濃度拡散領域が形成されていない領域の直下（すなわちショットキー接合が形成される領域）には粒子線が照射されなくなるため、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置を製造することが可能となる。また、このような方法とすることにより、高濃度拡散領域の直下に粒子が導入されるようになる。
【００３０】
［７］本発明の半導体装置の製造方法においては、前記オーミックメタル層の厚さは、前記粒子導入工程で前記粒子を前記高濃度拡散領域の直下に導入する際に前記高濃度拡散領域が形成されている領域においては粒子線が前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲における所定の深さ位置に到達するような厚さに設定されていることが好ましい。
【００３１】
このような方法とすることにより、高濃度拡散領域の最深部よりも深く、かつ、高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に粒子が導入されるようになる。
【００３２】
［８］本発明の半導体装置の製造方法において、前記アニール工程においては、３００℃〜３５０℃の範囲内にある温度で前記半導体基板をアニールすることが好ましい。
【００３３】
このような方法とすることにより、当該アニール工程を実施する過程で、粒子に起因する欠陥が適度に消滅するようになるため、形成される局所ライフタイム制御領域においては所定の欠陥密度が得られる一方において、形成されるオーミック接合部分においては極めて低い欠陥密度が得られる。
【図面の簡単な説明】
【００３４】
【図１】実施形態１に係る半導体装置１００の断面図である。
【図２】実施形態１に係る半導体装置の製造方法を説明するために示す図である。
【図３】実施形態１に係る半導体装置の製造方法を説明するために示す図である。
【図４】実施形態１に係る半導体装置の製造方法を説明するために示す図である。
【図５】変形例１に係る半導体装置の製造方法を説明するために示す図である。
【図６】実施形態２に係る半導体装置１０２の断面図である。
【図７】変形例２に係る半導体装置１０２ａの断面図である。
【図８】変形例３に係る半導体装置１０２ｂの断面図である。
【図９】従来の半導体装置８００の断面図である。
【図１０】従来の半導体装置９００の断面図である。
【発明を実施するための形態】
【００３５】
以下、本発明の半導体装置及びその製造方法について、図に示す実施の形態に基づいて説明する。
【００３６】
［実施形態１］
Ａ．実施形態１に係る半導体装置
図１は、実施形態１に係る半導体装置１００の断面図である。
実施形態１に係る半導体装置１００は、図１に示すように、ｎ−型半導体層（半導体層）１１４と、ｎ−型半導体層１１４の第１主面側表面に選択的に形成されたｐ＋型拡散領域（高濃度拡散領域）１２０と、ｎ−型半導体層１１４の第１主面側表面上におけるｐ＋型拡散領域１２０が形成されていない領域に形成され、ｎ−型半導体層１１４との間でショットキー接合を形成するバリアメタル層１３０と、バリアメタル層１３０を覆うようにｎ−型半導体層１１４の第１主面側全面に形成され、ｐ＋型拡散領域１２０との間でオーミック接合を形成するオーミックメタル層１４０と、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域１５０とを備える。なお、図１中、符号１１０は半導体基板を示し、符号１１２はｎ＋型半導体層を示し、符号１５０’は粒子導入領域を示し、符号１６０はアノード電極層を示し、符号１７０はカソード電極層を示す。半導体基板１１０の主面のうち、アノード電極層１６０を形成する側の主面を第１主面とし、カソード電極層１７０を形成する側の主面を第２主面とする。
【００３７】
実施形態１に係る半導体装置１００においては、局所ライフタイム制御領域１５０は、「ｐ＋型拡散領域１２０が形成されていない領域にはバリアメタル層１３０及びオーミックメタル層１４０が形成され、ｐ＋型拡散領域１２０が形成されている領域にはオーミックメタル層１４０のみが形成されることにより、ｐ＋型拡散領域１２０が形成されていない領域とｐ＋型拡散領域１２０が形成されている領域との間に形成された凹凸構造（後述する図３（ｄ）参照。）」を介して選択的に粒子線照射（例えばヘリウムイオン照射）を行うことにより製造されたものである。
【００３８】
実施形態１に係る半導体装置１００においては、局所ライフタイム制御領域１５０は、「ｐ＋型拡散領域１２０の最深部よりもさらに１μｍ深い深さ位置」〜「ｐ＋型拡散領域１２０の最深部よりもさらに８μｍ深い深さ位置」の範囲内における所定の深さ位置（例えば、「ｐ＋型拡散領域１２０の最深部よりもさらに１μｍ深い深さ位置」〜「ｐ＋型拡散領域１２０の最深部よりもさらに４μｍ深い深さ位置」）にわたって形成されている。
【００３９】
Ｂ．実施形態１に係る半導体装置の製造方法
実施形態１に係る半導体装置１００は、以下に示す半導体装置の製造方法によって製造することが可能である。図２〜図４は、実施形態１に係る半導体装置の製造方法を説明するために示す図である。図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）及び図４（ａ）〜図４（ｃ）は各工程図である。
【００４０】
実施形態１に係る半導体装置の製造方法は、図２〜図４に示すように、ｎ−型半導体層１１４を備える半導体基板１１０を準備する半導体基板準備工程（図２（ａ）参照。）と、ｎ−型半導体層１１４の表面に、ｐ＋型拡散領域１２０を選択的に形成するｐ＋型拡散領域形成工程（図２（ｂ）及び図２（ｃ）参照。）と、イオン注入により半導体基板１１０の第２主面側にｎ型不純物を導入してｎ＋型半導体層１１２を形成するｎ＋型半導体層形成工程（図２（ｄ）及び図３（ａ）参照。）と、ｎ−型半導体層１１４の第１主面側表面上におけるｐ＋型拡散領域１２０が形成されていない領域にバリアメタル層１３０を形成する工程（図３（ｂ）参照。）と、ｎ−型半導体層１１４の第１主面側からバリアメタル層１３０を覆うようにオーミックメタル層１４０を全面に形成する工程（図３（ｃ）参照。）と、バリアメタル層１３０及びオーミックメタル層１４０からなる凹凸構造を介して選択的に粒子線照射を行うことにより、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーとなる粒子を導入する粒子導入工程と（図３（ｄ）参照。）、半導体基板１１０をアニールすることにより局所ライフタイム制御領域１５０を形成するアニール工程（図４（ａ）参照。）と、オーミックメタル層１４０の上方にアノード電極層１６０を形成するアノード電極層形成工程（図４（ｂ）参照。）と、ｎ＋型半導体層１１２の表面にカソード電極層１７０を形成するカソード電極層形成工程（図４（ｃ）参照。）とを含む。以下、工程順に説明する。
【００４１】
１．半導体基板準備工程
半導体基板準備工程は、図２（ａ）に示すように、ｎ−型半導体層１１４を備える半導体基板１１０を準備する工程である。半導体基板１１０としては、耐圧の設計仕様に応じた厚さ（例えば５０μｍ〜３００μｍ）のｎ−型シリコン基板を用いる。ｎ−型半導体層１１４の不純物濃度は例えば１×１０１４ｃｍ−３である。
【００４２】
２．ｐ＋型拡散領域形成工程
ｐ＋型拡散領域形成工程は、ｎ−型半導体層１１４の表面に、ｐ＋型拡散領域１２０を選択的に形成する工程である。
【００４３】
まず、ｎ−型半導体層１１４の表面（第１主面側表面）に、厚さ８００ｎｍのシリコン酸化膜のマスクＭ１を形成する。その後、図２（ｂ）に示すように、マスクＭ１を介して、イオン注入法やデポジション法などの方法によりｐ型不純物（例えばボロンイオン）をｎ−型半導体層１１４の表面に導入しｐ型不純物導入領域１２０’を形成する。さらにその後、半導体基板１１０に熱処理を施してｐ型不純物を活性化して、図２（ｃ）に示すように、ｐ＋型拡散領域１２０を形成する。
【００４４】
ｐ＋型拡散領域１２０の深さは例えば５μｍであり、ｐ＋型拡散領域１２０の表面不純物濃度は例えば１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３である。ｐ＋型拡散領域１２０は、平面的に見て円形形状を有し、例えば８μｍの直径を有する。
【００４５】
３．ｎ＋型半導体層形成工程
ｎ＋型半導体層形成工程は、図２（ｄ）及び図３（ａ）に示すように、イオン注入により半導体基板１１０の第２主面側からｎ型不純物を導入してｎ＋型半導体層１１２を形成する工程である。
【００４６】
まず、図２（ｄ）に示すように、イオン注入法によりｎ型不純物を半導体基板１１０の第２主面側全面に導入してｎ型不純物導入領域１１２’を形成する。その後、半導体基板１１０に熱処理を施してｎ型不純物を活性化して、図３（ａ）に示すように、ｎ＋型半導体層１１２を形成する。
【００４７】
ｎ＋型半導体層１１２の深さは例えば５μｍであり、ｎ＋型半導体層１１２の表面不純物濃度は例えば１×１０１９ｃｍ−３である。
【００４８】
４．バリアメタル層形成工程
バリアメタル層形成工程は、ｎ−型半導体層１１４の第１主面側表面上におけるｐ＋型拡散領域１２０が形成されていない領域にバリアメタル層１３０を形成する工程である。バリアメタル層１３０の材料は例えば白金であり、バリアメタル層１３０の厚さは例えば５μｍである。
【００４９】
まず、ｎ−型半導体層１１４の第１主面側表面全面に、白金からなる薄膜（例えば５μｍ〜６μｍ）を形成する。その後、写真工程により、ｐ＋型拡散領域１２０が形成されていない領域を除いた領域（すなわちｐ＋型拡散領域１２０が形成されている領域）において白金からなる薄膜を除去する。これにより、図３（ｂ）に示すように、ｎ−型半導体層１１４の第１主面側表面上におけるｐ＋型拡散領域１２０が形成されていない領域にバリアメタル層１３０が形成される。
【００５０】
５．オーミックメタル層形成工程
オーミックメタル層形成工程は、ｎ−型半導体層１１４の第１主面側からバリアメタル層１３０を覆うようにオーミックメタル層１４０を全面に形成する工程である。オーミックメタル１４０層の材料は例えばアルミニウムであり、オーミックメタル層１４０の厚さは例えば５μｍ〜６μｍである。
【００５１】
バリアメタル層１３０の厚さ及びオーミックメタル層１４０の厚さはともに例えば５μｍ〜６μｍとしているが、この例えば５μｍ〜６μｍという厚さは、粒子導入工程で粒子をｐ＋型拡散領域の直下に導入する際に、ｐ＋型拡散領域１２０が形成されていない領域においては粒子線がオーミックメタル層１４０及びバリアメタル層１３０を突き抜けることがなく、ｐ＋型拡散領域１２０が形成されている領域においては粒子線がｐ＋型拡散領域１２０の直下に到達するような厚さである。
【００５２】
これにより、図３（ｃ）に示すように、ｎ−型半導体層１１４の第１主面側にバリアメタル層１３０を覆うようにオーミックメタル層１４０が形成される。
【００５３】
６．粒子導入工程
粒子導入工程は、バリアメタル層１３０及びオーミックメタル層１４０からなる凹凸構造を介して選択的に粒子線照射（例えばヘリウムイオン照射）を行うことにより、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーとなる粒子（例えばヘリウムイオン）を導入する工程である。
【００５４】
粒子導入工程においては、上記した凹凸構造を介して選択的に粒子線照射を行うことにより、３（ｄ）に示すように、マスクＭ２を介して選択的に粒子線照射（例えばヘリウムイオン照射）を行う。このとき、粒子を、ｐ＋型拡散領域１２０の最深部よりも深く、かつ、ｐ＋型拡散領域１２０の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に導入する。これにより、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーとなる粒子が導入される。これにより粒子導入領域１５０’が形成される。
【００５５】
７．アニール工程
アニール工程は、半導体基板１１０をアニールすることにより局所ライフタイム制御領域１５０を形成する工程である。
【００５６】
半導体基板１１０のアニールは、３００℃〜３５０℃の温度で３０分〜２時間行う。これにより、図４（ａ）に示すように、局所ライフタイム制御領域１５０が形成される。また、このアニール工程により、バリアメタル層１３０とｎ−型半導体層１１４との間のショットキー接合が完成し、オーミックメタル層１４０とｐ＋型拡散領域１２０との間のオーミック接合が完成する。
【００５７】
８．アノード電極層形成工程
アノード電極層形成工程は、オーミックメタル層１４０の上方にアノード電極層１６０を形成する工程である。
【００５８】
図４（ｂ）に示すように、オーミックメタル層１４０の表面に、アルミニウムからなるアノード電極層１６０を形成する。アノード電極層１６０の厚さは例えば５μｍである。
【００５９】
９．カソード電極層形成工程
カソード電極層形成工程は、ｎ＋型半導体層１１２の表面（第２主面側表面）にカソード電極層１７０を形成する工程である。
【００６０】
図４（ｃ）に示すように、ｎ＋型半導体層１１２の表面に、例えばニッケルからなるカソード電極層を形成する。カソード電極層１７０の厚さは例えば２μｍである。
【００６１】
上記のような工程を含む実施形態１に係る半導体装置の製造方法を実施することにより、実施形態１に係る半導体装置１００を製造することができる。
【００６２】
Ｃ．実施形態１に係る半導体装置の効果
実施形態１に係る半導体装置１００によれば、ｎ−型半導体層１１４及びｐ＋型拡散領域１２０の第１主面側表面上に、ｐ＋型拡散領域１２０が形成されていない領域にはｎ−型半導体層１１４との間でショットキー接合を形成するバリアメタル層１３０が形成され、ｐ＋型拡散領域１２０が形成されている領域にはｐ＋型拡散領域１２０との間でオーミック接合を形成するオーミックメタル層１４０が形成された構造（すなわちＭＰＳ構造又はＪＢＳ構造）を有するため、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能となる。
【００６３】
また、実施形態１に係る半導体装置１００によれば、ｐ＋型拡散領域１２０の直下にライフタイムキラーが導入された局所ライフタイム制御領域１５０を備えるため、スイッチオン時にｐ＋型拡散領域１２０から注入された少数キャリアをスイッチオフ時に消滅させるのにかかる時間を短縮でき、逆回復時間ｔｒｒを短くすることが可能となる。
【００６４】
さらにまた、実施形態１に係る半導体装置１００によれば、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーを導入すればよいため、局所ライフタイム制御領域１５０を形成する際に、ｐ＋型拡散領域１２０が形成されていない領域（すなわちショットキー接合が形成される領域）には粒子線を照射する必要がなくなる。その結果、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置となる。
【００６５】
従って、実施形態１に係る半導体装置１００は、ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置となる。
【００６６】
また、実施形態１に係る半導体装置１００によれば、局所ライフタイム制御領域１５０が上記した凹凸構造を介して選択的に粒子線照射を行うことにより製造されたものであるため、ショットキー接合が形成される領域には粒子線が照射されなくなり、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置となる。
【００６７】
また、実施形態１に係る半導体装置１００によれば、局所ライフタイム制御領域１５０は、ｐ＋型拡散領域１２０の最深部よりも深く、かつ、ｐ＋型拡散領域１２０の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に形成されているため、スイッチオン時にｐ＋型拡散領域１２０から注入された少数キャリアを効率良く消滅させることができるようになる。
【００６８】
Ｄ．実施形態１に係る半導体装置の製造方法の効果
実施形態１に係る半導体装置の製造方法によれば、上記したように、ＭＰＳ構造又はＪＢＳ構造を有する半導体装置におけるｐ＋型拡散領域１２０の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域１５０を備え、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低いという特徴を持つ、半導体装置（実施形態１に係る半導体装置１００）を製造することができる。
【００６９】
また、実施形態１に係る半導体装置の製造方法において、粒子導入工程においては、粒子を、ｐ＋型拡散領域１２０の最深部よりも深く、かつ、ｐ＋型拡散領域１２０の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に導入することとしているため、局所ライフタイム制御領域１５０を、ｐ＋型拡散領域１２０の最深部よりも深く、かつ、ｐ＋型拡散領域１２０の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に形成することが可能となる。
【００７０】
また、実施形態１に係る半導体装置の製造方法によれば、バリアメタル層１３０の厚さ及びオーミックメタル層１４０の厚さが、上記したような厚さに設定されているため、平面的に見てｐ＋型拡散領域１２０が形成されていない領域の直下（すなわちショットキー接合が形成される領域）には粒子線が照射されなくなる。また、ｐ＋型拡散領域１２０の最深部よりも深く、かつ、ｐ＋型拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲における所定の深さ位置に粒子が導入されるようになる。
【００７１】
また、実施形態１に係る半導体装置の製造方法によれば、アニール工程においては、３００℃〜３５０℃の範囲内にある温度で半導体基板１１０をアニールすることとしているため、当該アニール工程を実施する過程で、粒子に起因する欠陥が適度に消滅するようになるため、形成される局所ライフタイム制御領域１５０においては所定の欠陥密度が得られる一方において、形成されるオーミック接合部分においては極めて低い欠陥密度が得られるようになる。
【００７２】
［変形例１］
図５は、変形例１に係る半導体装置の製造方法を説明するために示す図である。図５（ａ）〜図５（ｃ）は各工程図である。なお、変形例１に係る半導体装置の製造方法においては、バリアメタル層形成工程以降の工程（図３（ｂ）〜図４（ｃ）参照。）が、実施形態１に係る半導体装置の製造方法の場合と同様であるため、図３（ｂ）〜図４（ｃ）に対応する図面の図示は省略する。
【００７３】
変形例１に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を含むが、最初に準備する半導体基板の種類が異なる。
すなわち、変形例１に係る半導体装置の製造方法においては、図５に示すように、半導体基板１１０として、ｎ＋型半導体層１１２の上層にｎ−型半導体層１１４をエピタキシャル成長させた半導体基板１１０を準備する。従って、実施形態１に係る半導体装置の製造方法においては必要であったｎ＋型半導体層形成工程の実施を省略することができる。
【００７４】
このような方法によっても、実施形態１に係る半導体装置１００と同様の構成を有する半導体装置を製造することができる。
【００７５】
［実施形態２］
Ａ．実施形態２に係る半導体装置
図６は、実施形態２に係る半導体装置１０２の断面図である。
実施形態２に係る半導体装置１０２は、基本的には実施形態１に係る半導体装置１００と同様の構成を有するが、オーミックメタル層をアノード電極層として用いる点で実施形態１に係る半導体装置１００の場合とは異なる。
すなわち、実施形態２に係る半導体装置１０２においては、図６に示すように、オーミックメタル層１４０の表面に別途のアノード電極層が形成されていない。従って、オーミックメタル層１４０をアノード電極層として用いる。
【００７６】
このように、実施形態２に係る半導体装置１０２は、オーミックメタル層をアノード電極層として用いる点が実施形態１に係る半導体装置１００の場合とは異なるが、実施形態１に係る半導体装置１００の場合と同様に、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域１５０を備えるため、局所ライフタイム制御領域１５０を形成する際に、ｐ＋型拡散領域１２０が形成されていない領域（すなわちショットキー接合が形成される領域）には粒子線を照射する必要がなくなる。その結果、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置となる。
【００７７】
従って、実施形態２に係る半導体装置１０２は、実施形態１に係る半導体装置１００の場合と同様、ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置となる。
【００７８】
なお、実施形態２に係る半導体装置１０２は、オーミックメタル層をアノード電極層として用いる点以外の点は実施形態１に係る半導体装置１００の場合とは同様の構成を有するため、実施形態１に係る半導体装置１００が有する効果のうち該当する効果を有する。
【００７９】
以上、本発明の半導体装置及び半導体装置の製造方法を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば、次のような変形も可能である。
【００８０】
（１）上記した各実施形態においては、オーミックメタル層１４０の厚さがバリアメタル層１３０の厚さと同じでであるものとして本発明を説明したが、本発明はこれに限定されるものではない。図７は、変形例２に係る半導体装置１０２ａの断面図である。図８は、変形例３に係る半導体装置１０２ｂの断面図である。図７又は図８に示すように、オーミックメタル層の厚さはバリアメタル層の厚さよりも厚くてもよいし、薄くてもよい。要するに、バリアメタル層の厚さ及びオーミックメタル層の厚さは、粒子線照射を行うとき、ｐ＋型拡散領域１２０が形成されていない領域においては粒子線がオーミックメタル層１４０及びバリアメタル層１３０を突き抜けることがなく、ｐ＋型拡散領域１２０が形成されている領域においては粒子線がｐ＋型拡散領域１２０の直下に到達するような厚さに設定されていればよい。
【００８１】
（２）上記した各実施形態においては、バリアメタルの材料として白金を用いたが、本発明はこれに限定されるものではない。例えば、白金以外の金属材料（例えばモリブデン、チタン、アルミニウムなど）を用いてもよい。
【００８２】
（３）上記した各実施形態においては、オーミックメタルの材料としてアルミニウムを用いたが、本発明はこれに限定されるものではない。例えば、アルミニウム以外の金属材料（例えばアルミニウム合金、金、金合金、銀、銀合金、ニッケル、ニッケル合金など）を用いてもよい。
【００８３】
（４）上記した各実施形態においては、ヘリウムイオン照射を行うことによりｐ＋型拡散領域の直下に粒子（ヘリウムイオン）を導入したが、本発明はこれに限定されるものではない。例えば、例えばプロトン照射を行うことによりｐ＋型拡散領域の直下に粒子（プロトン）を導入してもよい。
【００８４】
（５）上記した各実施形態においては、ｐ＋型拡散領域の直下に局所ライフタイム制御領域１５０を形成することにより、逆回復時間ｔｒｒを短くしているが、本発明はこれに限定されるものではない。例えば、「ｐ＋型拡散領域の直下に局所ライフタイム制御領域１５０を形成すること」に加えて「半導体基板に電子ビームを照射して半導体基板全体に欠陥を形成すること」により、逆回復時間ｔｒｒを短くしてもよい。
【００８５】
（６）上記した各実施形態においては、第１導電型をｎ型とし第２導電型をｐ型として、本発明の半導体装置を説明したが、本発明はこれに限定されるものではない。例えば、第１導電型をｐ型とし第２導電型をｎ型としてもよい。
【符号の説明】
【００８６】
１００，１０２，１０２ａ，１０２ｂ，８００，９００…半導体装置、１１０，８１０，９１０…半導体基板、１１２，８１２，９１２…ｎ＋半導体層、１１２’…ｎ型不純物導入領域、１１４，８１４，９１４…ｎ−半導体層、１２０，９２０…ｐ＋型拡散領域、１２０’…ｐ型不純物導入領域、１３０，８３０，９３０…バリアメタル層、１４０…オーミックメタル層、１５０，９５０…局所ライフタイム制御領域、１５０’…粒子導入領域、１６０，８６０，９６０…アノード電極層、１７０，８７０，９７０…カソード電極層、Ｍ１…マスク
【図１】
0005548066.tif 000002
【図２】
0005548066.tif 000003
【図３】
0005548066.tif 000004
【図４】
0005548066.tif 000005
【図５】
0005548066.tif 000006
【図６】
0005548066.tif 000007
【図７】
0005548066.tif 000008
【図８】
0005548066.tif 000009
【図９】
0005548066.tif 000010
【図１０】
0005548066.tif 000011