(57)【特許請求の範囲】
【請求項１】
電源の高電位側にコレクタが接続されたハイサイドスイッチング素子と、
前記電源の低電位側にエミッタが接続されたローサイドスイッチング素子と、
前記ハイサイドスイッチング素子のエミッタと前記ローサイドスイッチング素子のコレクタが接続された第１接続点と、
前記ハイサイドスイッチング素子のコレクタにカソードが接続された第１ダイオードと、
前記ローサイドスイッチング素子のエミッタにアノードが接続された第２ダイオードと、
前記第１ダイオードのアノードと前記第２ダイオードのカソードが接続された第２接続点と、
前記第１接続点と前記第２接続点とを接続するインダクタンスと、
前記第１接続点と接続され、還流時に、前記インダクタンスに蓄積されたエネルギを吸収するように構成されたスナバ回路とを備え、
前記第２接続点と前記電源の高電位側との間、及び前記第２接続点と前記電源の低電位側との間に、前記インダクタンスと共振回路を形成する要素を有しないことを特徴とする電力変換回路。
【請求項２】
前記スナバ回路は、
前記ローサイドスイッチング素子のコレクタとエミッタを接続するローサイドキャパシタと、前記ローサイドキャパシタと並列に接続されたローサイド抵抗と、
前記ハイサイドスイッチング素子のコレクタとエミッタを接続するハイサイドキャパシタと、前記ハイサイドキャパシタと並列に接続されたハイサイド抵抗と、を備えたことを特徴とする請求項１に記載の電力変換回路。
【請求項３】
前記ハイサイドスイッチング素子のエミッタと前記ハイサイドキャパシタが接続された第３接続点と、前記第１接続点とを結ぶ配線上に直列に損失抑制インダクタンスが接続されたことを特徴とする請求項２に記載の電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、かご型誘導モータなどの誘導性負荷に対し任意の電圧波形を与えるための電力変換回路に関する。
【背景技術】
【０００２】
モータなどの誘導性負荷に任意の電圧波形を与える電力変換回路としては、例えばインバータ回路がある。特許文献１にはハーフブリッジ回路を２つ備えたインバータ回路が開示されている。ハーフブリッジ回路は、電源に対して直列に接続されたハイサイドスイッチング素子及びローサイドスイッチング素子、並びにハイサイドスイッチング素子に逆並列に接続された第１ダイオード及びローサイドスイッチング素子に逆並列に接続された第２ダイオードを備える。第１ダイオードはローサイドスイッチング素子のターンオフ時に負荷のエネルギを還流するために用いられる。第２ダイオードはハイサイドスイッチング素子のターンオフ時に負荷のエネルギを還流するために用いられる。
【０００３】
このような電力変換回路は、直流電源の２つの電位を適当なタイミングで負荷に与えることにより平均的な負荷電圧、及び負荷電流を制御する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−１６５５１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ローサイドスイッチング素子がオン状態であると、電源、負荷、及びローサイドスイッチング素子からなる直列回路に電流が流れる。この状態でローサイドスイッチング素子をターンオフさせると、誘導性の負荷を流れる電流は急激には消滅せず流れ続けようとする。その結果、負荷と第１ダイオードを有する回路に電流が流れ続ける。この電流は還流電流と呼ばれる。
【０００６】
第１ダイオードに還流電流が流れているときに、ローサイドスイッチング素子のゲートにオン信号を伝送すると、ローサイドスイッチング素子は次第にオンしていく。このとき、還流電流が流れている第１ダイオードは内部のキャリアが消滅するまではオフ状態となれず、一定期間は順逆両方向に導通状態である。第１ダイオードが導通状態の期間中にローサイドスイッチング素子がオンすると、第１ダイオードとローサイドスイッチング素子により電源を短絡接続してしまうことがある。この現象は、ダイオードのリカバリと呼ばれる。そして瞬時的に流れる短絡電流はリカバリ電流と呼ばれる。
【０００７】
このようなリカバリ電流によりローサイドスイッチング素子にて大きな電流が消費されるため、スイッチング素子のスイッチング時の損失が増大する。この損失の増大は電力変換回路に供給される電源電圧の数や、ハーフブリッジ回路の数によらず、ダイオードがリカバリを起こす限り発生する。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、スイッチング素子のスイッチング時の損失を抑制することができる電力変換回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１の発明の電力変換回路は、電源の高電位側にコレクタが接続されたハイサイドスイッチング素子と、該電源の低電位側にエミッタが接続されたローサイドスイッチング素子と、該ハイサイドスイッチング素子のエミッタと該ローサイドスイッチング素子のコレクタが接続された第１接続点と、該ハイサイドスイッチング素子のコレクタにカソードが接続された第１ダイオードと、該ローサイドスイッチング素子のエミッタにアノードが接続された第２ダイオードと、該第１ダイオードのアノードと該第２ダイオードのカソードが接続された第２接続点と、該第１接続点と該第２接続点とを接続するインダクタンスと、該第１接続点と接続され、還流時に、該インダクタンスに蓄積されたエネルギを吸収するように構成されたスナバ回路とを備え、該第２接続点と該電源の高電位側との間、及び該第２接続点と該電源の低電位側との間に、該インダクタンスと共振回路を形成する要素を有しないことを特徴とする。
【００１０】
第２の発明の電力変換回路は、高電位、低電位、及び該高電位と該低電位の間の中点電位の供給を受ける電力変換回路であって、該中点電位の供給を受けるように接続されたＡＣスイッチと、コレクタが該高電位の供給を受け、エミッタが該ＡＣスイッチを介して該中点電位の供給を受けるスイッチング素子とを有する。そして、該ＡＣスイッチはダイオードを有し、該ダイオードと該スイッチング素子の間にはインダクタンスが接続されたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、スイッチング素子のスイッチング時の損失を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１に係る電力変換回路の回路図である。
【図２】本発明の実施の形態１に係る電力変換回路の変形例を示す回路図である。
【図３】本発明の実施の形態２に係る電力変換回路の回路図である。
【図４】本発明の実施の形態２に係る電力変換回路の変形例を示す回路図である。
【図５】図４に示された電力変換回路図の交流等価回路図である。
【図６】図４に示された電力変換回路図の交流等価回路図である。
【図７】本発明の実施の形態３に係る電力変換回路の回路図である。
【図８】本発明の実施の形態３に係る電力変換回路の変形例を示す回路図である。
【図９】本発明の実施の形態４に係る電力変換回路の回路図である。
【図１０】本発明の実施の形態５に係る電力変換回路の回路図である。
【図１１】図１０の回路図において、出力電位が中点電位より高い期間の動作に関係する素子を抜き出した回路図である。
【図１２】本発明の実施の形態５に係る電力変換回路の変形例を示す回路図である。
【図１３】本発明の実施の形態６に係る電力変換回路の回路図である。
【発明を実施するための形態】
【００１３】
実施の形態１．
図１を参照して本発明の実施の形態１を説明する。なお、同一又は対応する構成要素には同一の符号を付して説明の繰り返しを省略する場合がある。他の実施の形態でも同様である。
【００１４】
図１は本発明の実施の形態１に係る電力変換回路の回路図である。電力変換回路１０は出力端子Ｖｏ、ハイサイド端子Ｖｈ、及びローサイド端子Ｖｌを備えている。出力端子Ｖｏは負荷の一端に接続され、ハイサイド端子Ｖｈ及びローサイド端子Ｖｌは負荷の他端に接続される。
【００１５】
電力変換回路１０はハイサイドスイッチング素子ＳＷ１（以後、スイッチング素子ＳＷ１という）とローサイドスイッチング素子ＳＷ２（以後、スイッチング素子ＳＷ２という）を備えている。スイッチング素子ＳＷ１とスイッチング素子ＳＷ２は例えばＩＧＢＴで形成されている。スイッチング素子ＳＷ１のコレクタは電源Ｖ１の高電位側に接続されている。スイッチング素子ＳＷ２のエミッタは電源Ｖ１の低電位側に接続されている。スイッチング素子ＳＷ１のエミッタと、スイッチング素子ＳＷ２のコレクタは第１接続点Ｐ１において接続されている。
【００１６】
スイッチング素子ＳＷ１のコレクタには第１ダイオードＤ１のカソードが接続されている。スイッチング素子ＳＷ２のエミッタには第２ダイオードＤ２のアノードが接続されている。第１ダイオードＤ１のアノードと第２ダイオードＤ２のカソードは第２接続点Ｐ２において接続されている。第２接続点Ｐ２には出力端子Ｖｏが接続されている。
【００１７】
第１接続点Ｐ１と第２接続点Ｐ２は、リカバリ抑制インダクタンスＬ１により接続されている。
【００１８】
第１接続点Ｐ１にはスナバ回路１２が接続されている。スナバ回路１２は、リカバリ抑制インダクタンスＬ１に蓄積されたエネルギを、還流時に還流するための経路を提供するものである。スナバ回路１２はダイオード１４及びダイオード２０を備える。ダイオード１４のアノードは第１接続点Ｐ１に接続されている。ダイオード１４のカソードは、抵抗１６を介して電源Ｖ１の高電位側に接続されるとともに、キャパシタ１８を介して電源Ｖ１の低電位側に接続されている。
【００１９】
一方、ダイオード２０のカソードは第１接続点Ｐ１に接続されている。ダイオード２０のアノードはキャパシタ２２を介して電源Ｖ１の高電位側に接続されるとともに、抵抗２４を介して電源Ｖ１の低電位側に接続されている。ここで、キャパシタ１８及び２２の容量は、これらで充電される電圧がスイッチング素子（電力変換回路のいずれかのスイッチング素子を指す、以下同じ）の耐圧及び逆耐圧よりやや低めになるよう設定されている。
【００２０】
以後、電力変換回路１０の動作について説明する。まず、負荷、出力端子Ｖｏ、第１ダイオードＤ１、及びハイサイド端子Ｖｈの経路で還流電流が流れているときに、スイッチング素子ＳＷ２をターンオンする場合を考える。このとき、スイッチング素子ＳＷ２は、電源Ｖ１の高電位側→ハイサイド端子Ｖｈ→負荷→出力端子Ｖｏ→リカバリ抑制インダクタンスＬ１→スイッチング素子ＳＷ２→電源Ｖ１の低電位側の経路で電流を流すためにターンオンする。
【００２１】
スイッチング素子ＳＷ２がターンオンする際、電源Ｖ１の電圧はまず、リカバリ抑制インダクタンスＬ１に印加される。そのため、スイッチング素子ＳＷ２のコレクタ電流の上昇速度はリカバリ抑制インダクタンスＬ１によって制限されて、緩やかになる（ＺＣＳ（Ｚｅｒｏ  Ｃｕｒｒｅｎｔ  Ｓｗｉｔｃｈｉｎｇ）状態という）。このとき、第１ダイオードＤ１は順逆両方向に導通状態であるが、スイッチング素子ＳＷ２のコレクタ電流が抑制されているため、第１ダイオードＤ１とスイッチング素子ＳＷ２で電源Ｖ１を短絡接続しリカバリを起こすことは無い。よって、スイッチング素子のスイッチング時の損失を抑制できる。
【００２２】
なお、スイッチング素子ＳＷ２のターンオン中にリカバリ抑制インダクタンスＬ１に蓄積されたエネルギは、スイッチング素子ＳＷ２を通る電流を一時的に若干上昇させる。しかしながらこの電流の上昇による損失増加は、リカバリ電流抑制による損失低減に比べると軽微である。
【００２３】
次に、スイッチング素子ＳＷ２をターンオフする場合について説明する。スイッチング素子ＳＷ２のゲートにターンオフ信号が入力されると、スイッチング素子ＳＷ２のコレクタ電流は次第に減少する。このとき、ターンオフサージ電圧によりスイッチング素子ＳＷ２がダメージを受けることを回避するために、リカバリ抑制インダクタンスＬ１に蓄積しているエネルギは、リカバリ抑制インダクタンスＬ１の外部に放出されなければならない。
【００２４】
本発明の実施の形態１に係る電力変換回路１０の構成によれば、リカバリ抑制インダクタンスＬ１のエネルギは、第１接続点Ｐ１及びスナバ回路１２のダイオード１４を経由してスナバ回路１２のキャパシタ１８に充電される。よって、ターンオフサージ電圧によりスイッチング素子ＳＷ２がダメージを受けることを回避できる。
【００２５】
ここで、キャパシタ１８に充電された電圧はスイッチング素子ＳＷ２に印加される。しかしながら、キャパシタ１８の容量は、この容量により充電される電圧がスイッチング素子の耐圧及び逆耐圧よりやや低めになるよう設定されている。よってキャパシタ１８に充電された電圧によりスイッチング素子ＳＷ２が劣化することを防止できる。なお、キャパシタ１８に充電されたエネルギは、再びスイッチング素子ＳＷ２がオンされるときに、キャパシタ１８、第２ダイオードＤ２、及びリカバリ抑制インダクタンスＬ１を経由してスイッチング素子ＳＷ２にて熱損失となる。
【００２６】
従って、スイッチング素子ＳＷ２のターンオフ時に、リカバリ抑制インダクタンスＬ１から放出され、キャパシタに充電されるエネルギは損失となる。しかしながら、リカバリ抑制インダクタンスＬ１によるリカバリ抑制の効果により、電力変換回路１０のスイッチング動作全体としてみれば、大幅な損失の低減ができる。
【００２７】
ここまでは、スイッチング素子ＳＷ２のターンオン及びターンオフについて説明したが、スイッチング素子ＳＷ１の場合についても同様にスイッチング損失を低減することができるので説明を省略する。
【００２８】
なお、十分に短いリカバリ時間を有するダイオード（ファストリカバリダイオード）を用いた場合にはリカバリ電流が軽減される。しかしながら、ファストリカバリダイオードを用いると、導通損失が増加したり、リカバリ波形に含まれる周波数成分が高くなりノイズ（ＥＭＩ）や電磁誘導損失（表皮効果）が表れたり、スナバ回路部品の選択枝が減少したりする弊害がある。ところが、本発明の実施の形態１に係る電力変換回路１０の構成によれば、スイッチング素子に逆並列に接続するダイオードとして、ファストリカバリダイオードを用いることなくリカバリ電流を抑制できるため、上述の弊害を回避できる。
【００２９】
本発明の実施の形態１に係る電力変換回路１０は、ハーフブリッジ回路に関するが本発明はこれに限定されない。すなわち、本発明の実施の形態１に係る電力変換回路１０を複数組み合わせることで、単相、３相、あるいはそれ以上の交流の相を有する電力変換回路を構成することができる。図２は本発明の実施の形態１に係る電力変換回路１０の変形例を示す回路図である。図２に示すように、単相交流型の電力変換回路を構成してもよい。電力変換回路２６は、負荷であるモータ２８に対して図１の電力変換回路１０が２つ接続されている構成である。
【００３０】
また、スイッチング素子はＩＧＢＴに限らず、少なくともダイオードのＶｆよりも大きい逆阻止性（電圧降下）を有するトランジスタであればよいので、例えばパワーＭＯＳＦＥＴであってもよい。また、スイッチング素子はＳｉに限らずＳｉＣなどで形成されてもよい。
【００３１】
実施の形態２．
図３を参照して本発明の実施の形態２を説明する。図３は本発明の実施の形態２に係る電力変換回路の回路図である。電力変換回路３０は本発明の実施の形態１に係る電力変換回路による効果を得つつ、スイッチング素子を低価格化できる点が特徴である。
【００３２】
電力変換回路３０はスナバ回路３２を備える。スナバ回路３２はダイオード３４及びダイオード４０を備える。ダイオード３４のカソードはスイッチング素子ＳＷ１のエミッタに接続されている。ダイオード３４のカソードとスイッチング素子ＳＷ１のエミッタとの接続点を第３接続点Ｐ３と称する。本実施の形態において、第３接続点Ｐ３と第１接続点Ｐ１の間には２つ目の損失抑制インダクタンスＬ２が配置されている。
【００３３】
上述したダイオード３４のアノードは、ハイサイドキャパシタ３６の一端及びハイサイド抵抗３８の一端に接続されている。ハイサイドキャパシタ３６の他端及びハイサイド抵抗３８の他端は、スイッチング素子ＳＷ１のコレクタに接続されている。
【００３４】
ダイオード４０のアノードはスイッチング素子ＳＷ２のコレクタに接続されている。ダイオード４０のカソードは、ローサイドキャパシタ４２の一端及びローサイド抵抗４４の一端に接続されている。ローサイドキャパシタ４２の他端及びローサイド抵抗４４の他端は、スイッチング素子ＳＷ２のエミッタに接続されている。
【００３５】
このように、スイッチング素子ＳＷ１のコレクタとエミッタは、ダイオード３４を介してハイサイドキャパシタ３６により接続されている。またスイッチング素子ＳＷ２のコレクタとエミッタは、ダイオード４０を介してローサイドキャパシタ４２により接続されている。
【００３６】
次に、電力変換回路３０の動作について説明する。スイッチング素子のターンオン時にリカバリ電流を抑制することは本発明の実施の形態１において説明したとおりなので省略する。ここでは、スイッチング素子ＳＷ２のターンオフについて説明する。スイッチング素子ＳＷ２のオン期間中は電源の高電位側→ハイサイド端子Ｖｈ→負荷→出力端子Ｖｏ→リカバリ抑制インダクタンスＬ１→スイッチング素子ＳＷ２→及び電源の低電位側の経路に電流が流れる。スイッチング素子ＳＷ２のゲートにターンオフ信号が入力されると、スイッチング素子ＳＷ２のコレクタ電流は次第に減少する。そして、リカバリ抑制インダクタンスＬ１に蓄積しているエネルギは、第１接続点Ｐ１及びダイオード４０を経由して、ローサイドキャパシタ４２へと流れる。
【００３７】
ここで、ローサイドキャパシタ４２の初期電圧（スイッチング素子ＳＷ２がターンオフする前のオン状態での電圧）はほぼゼロである。そのため、リカバリ抑制インダクタンスＬ１に蓄積しているエネルギによりローサイドキャパシタ４２が充電される。この充電により、スイッチング素子ＳＷ２のＶｃｅはすぐには増加しない（ＺＶＳ（Ｚｅｒｏ  Ｖｏｌｔａｇｅ  Ｓｗｉｔｃｈｉｎｇ）状態という）のでスイッチング素子ＳＷ２におけるターンオフ損失を減少させることができる。
【００３８】
リカバリ抑制インダクタンスＬ１から放出されローサイドキャパシタ４２に充電されたエネルギは、ローサイド抵抗４４において熱損失として消費される。よって、このエネルギがスイッチング素子ＳＷ２にて熱損失として消費されることを防止できるので、スイッチング素子ＳＷ２は高い耐熱性が必要なくなる。よってスイッチング素子ＳＷ２として、耐熱性の低い安価なものを用いて電力変換回路３０のコストを低減することができる。スイッチング素子ＳＷ１についても同様に安価なものを用いることができる。
【００３９】
次に、損失抑制インダクタンスＬ２の機能について説明する。電源Ｖ１の高電位側→スイッチング素子ＳＷ１→損失抑制インダクタンスＬ２→リカバリ抑制インダクタンスＬ１→出力端子Ｖｏ→負荷→ローサイド端子Ｖｌ→電源Ｖ１の低電位側の経路で電流が流れている状態からスイッチング素子ＳＷ１をターンオフしたとする。そうすると、損失抑制インダクタンスＬ２とリカバリ抑制インダクタンスＬ１に蓄積されたエネルギは第１ダイオードＤ１を経由してハイサイドキャパシタ３６を充電する。
【００４０】
次いで、スイッチング素子ＳＷ２をターンオンする場合には、ハイサイドキャパシタ３６の充電電流がスイッチング素子ＳＷ２に流れ、スイッチング素子ＳＷ２のターンオン損失となることが懸念される。しかしながら、ハイサイドキャパシタ３６とスイッチング素子ＳＷ２を結ぶ経路上には損失抑制インダクタンスＬ２が直列に接続されているため、ハイサイドキャパシタ３６の充電電流が急激に立ち上がることはできない。よってスイッチング素子ＳＷ２のターンオン時にハイサイドキャパシタ３６の充電電流が急激にスイッチング素子ＳＷ２に流れることは無いので、ターンオン損失を抑制できる。
【００４１】
本発明の実施の形態２に係る電力変換回路３０では、リカバリ抑制インダクタンスＬ１と損失抑制インダクタンスＬ２の２つのインダクタンスを用いたが、本発明はこれに限定されない。すなわち、リカバリ抑制インダクタンスＬ１と損失抑制インダクタンスＬ２を１つのインダクタンスに集約して電力変換回路を簡素な構成としてもよい。
【００４２】
インダクタンスを１つに集約した構成例を図４乃至図６に示す。図４は本発明の実施の形態２に係る電力変換回路の変形例を示す回路図である。この例では、インダクタンスＬｍが前述のリカバリ抑制インダクタンスＬ１と損失抑制インダクタンスＬ２の両方の役割を担う。図５は、図４に示された電力変換回路の交流等価回路図である。図６は、図４に示された電力変換回路の交流等価回路図である。図４乃至図６に示す電力変換回路図の構成によれば、インダクタンスを１つに集約して構成を簡素化しつつ、本発明の実施の形態２に係る電力変換回路３０の効果を得ることができる。
【００４３】
実施の形態３．
図７を参照して本発明の実施の形態３を説明する。図７は本発明の実施の形態３に係る電力変換回路の回路図である。電力変換回路７０は、スイッチング周波数の低い場合において、簡素な構成でスイッチング素子のスイッチング時の損失を抑制するものである。
【００４４】
電力変換回路７０はスナバ回路７２を備える。スナバ回路７２は２つの小型ダイオード７４及び２つの小型ダイオード７６を備えている。２つの小型ダイオード７４は直列に接続されたダイオード７４ａ及び７４ｂを備えている。ダイオード７４ａのカソードは第１ダイオードＤ１のカソードに接続されている。ダイオード７４ａのアノードはダイオード７４ｂのカソードに接続されている。ダイオード７４ｂのアノードは第１接続点Ｐ１に接続されている。
【００４５】
２つの小型ダイオード７６は、直列に接続されたダイオード７６ａ及び７６ｂを備えている。ダイオード７６ａのカソードは第１接続点Ｐ１に接続されている。ダイオード７６ａのアノードはダイオード７６ｂのカソードに接続されている。ダイオード７６ｂのアノードは第２ダイオードＤ２のアノードに接続されている。
【００４６】
２つの小型ダイオード７４の合成Ｖｆ（十分な電流を流すための順方向電圧）は第１ダイオードＤ１のＶｆより大きい。また、２つの小型ダイオード７６の合成Ｖｆは第２ダイオードＤ２のＶｆより大きい。
【００４７】
電源Ｖ１→スイッチング素子ＳＷ１→リカバリ抑制インダクタンスＬ１→負荷を経由する経路で電流が流れているときに、スイッチング素子ＳＷ１がターンオフする場合を考える。この場合、２つの小型ダイオード７６及び第２ダイオードＤ２→第２接続点Ｐ２→負荷→及びローサイド端子Ｖｌの経路で還流電流が流れる（還流電流の流れる方向は図７において実線矢印で示す方向である）。
【００４８】
２つの小型ダイオード７６の合成Ｖｆは第２ダイオードＤ２のＶｆよりも大きいので、リカバリ抑制インダクタンスＬ１の両端に電圧（Ｖｆの差）が生じる。この電圧（Ｖｆの差）によりリカバリ抑制インダクタンスＬ１のエネルギを前述の還流経路（図７の実線矢印で示した経路）で放出できる。
【００４９】
ここまでは、スイッチング素子ＳＷ１のターンオフ直後について説明したが、スイッチング素子ＳＷ２のターンオフの場合については上述の内容と同じである。スイッチング素子ＳＷ２のターンオフの場合には、図７の破線矢印で示す方向に還流電流が流れる。
【００５０】
このように本発明の実施の形態３に係る電力変換回路７０の構成によれば、スナバ回路７２として、２つの小型ダイオード７４及び７６を用いて電力変換回路７０を簡素な構成としつつ、リカバリ抑制インダクタンスＬ１及びスナバ回路７２により実施の形態１と同様の損失低減ができる。
【００５１】
スナバ回路７２を構成する２つの小型ダイオード７４及び７６は、それぞれ２つのダイオードを有することとしたが、電力変換回路７０の簡素化を妨げない限り、スナバ回路７２のダイオードの数を増やしてもよい。スナバ回路７２を構成するダイオードの数を増やすと、スナバ回路７２におけるＶｆをさらに大きくでき、前述のＶｆ差を大きくできる。よって、リカバリ抑制インダクタンスＬ１のエネルギ放出を迅速に行うことができる。リカバリ抑制インダクタンスＬ１のエネルギ放出を迅速化すれば２つの小型ダイオード７４又は７６に流れる電流もそれだけ迅速に無くなる。よって２つの小型ダイオード７４又は７６がリカバリを起こすことを迅速に防止できる。
【００５２】
図８は本発明の実施の形態３に係る電力変換回路７０の変形例を示す回路図である。電力変換回路８０は、前述のＶｆ差をさらに大きくとってリカバリ抑制インダクタンスＬ１のエネルギ放出を迅速に行うことができるものである。電力変換回路８０のスナバ回路８２は、定電圧ダイオード８４及び８６を有する。定電圧ダイオード８４は図７のダイオード７４ｂに代えて接続されたものであり、接続方向はダイオード７４ｂとは逆向きである。定電圧ダイオード８６は図７のダイオード７６ｂに代えて接続されたものであり、接続方向はダイオード７６ｂとは逆向きである。
【００５３】
このようにスナバ回路８２に定電圧ダイオード８４及び８６を接続するとＶｆを大きくすることができる。よって、例えば２つの小型ダイオード８８のＶｆを第１ダイオードＤ１のＶｆよりも十分大きくできるので、リカバリ抑制インダクタンスＬ１のエネルギを迅速に放出させることができる。
【００５４】
実施の形態４．
図９を参照して本発明の実施の形態４を説明する。図９は本発明の実施の形態４に係る電力変換回路の回路図である。電力変換回路９０は中点スイッチ型３レベルインバータ回路で形成されている。電力変換回路９０は、高電位Ｖｈｉｇｈ、低電位Ｖｌｏｗ、及び高電位と低電位の間の中点電位Ｖｍｉｄの３つの電位の供給を受けて動作する。中点電位Ｖｍｉｄは電源Ｖ１と電源Ｖ２の間から取り出される。中点電位Ｖｍｉｄの部分と第１接続点Ｐ１はＡＣスイッチ９２により接続されている。電力変換回路９０には、本発明の実施の形態１に係る電力変換回路１０と同様にリカバリ抑制インダクタンスＬ１とスナバ回路１２が接続されている。
【００５５】
電力変換回路９０は電源として電源Ｖ１及びＶ２の２つの電源を用いて高電圧で駆動するため、第１ダイオードＤ１及び第２ダイオードＤ２は高耐圧なダイオードである。一般に高耐圧なダイオードはリカバリ電流が大きくなる。しかしながら、電力変換回路９０の構成によれば、リカバリ抑制インダクタンスＬ１によりリカバリ電流を抑制できるため、スイッチング素子のスイッチング時の損失を低減できる。その他、本発明の実施の形態１の場合と同等の効果を得ることができる。
【００５６】
実施の形態５．
図１０及び図１１を参照して本発明の実施の形態５を説明する。図１０は本発明の実施の形態５に係る電力変換回路の回路図である。電力変換回路１００は中点スイッチ型３レベルインバータ回路で形成されており、本発明の実施の形態４に係る電力変換回路９０と同様に高電位Ｖｈｉｇｈ、低電位Ｖｌｏｗ、及び高電位と低電位の間の中点電位Ｖｍｉｄの３つの電位供給を受ける。中点電位ＶｍｉｄはＡＣスイッチ１０２の制御を受ける。ＡＣスイッチ１０２は、スイッチング素子１０４及び１０６、並びにダイオード１０８及び１１０を備えている（以後、スイッチング素子１０４及び１０６をまとめてＡＣスイッチ内スイッチング素子ということがある）。
【００５７】
中点電位Ｖｍｉｄの部分はスイッチング素子１０４、ダイオード１０８、インダクタンスＬｂを経由して出力端子Ｖｏに接続されている。ダイオード１０８のカソードとインダクタンスＬｂにはダイオード１１２のアノードが接続されている。ダイオード１１２のカソードはハイサイド端子Ｖｈに接続されている。中点電位Ｖｍｉｄの部分は、スイッチング素子１０６、ダイオード１１０、インダクタンスＬｂを経由する経路でも出力端子Ｖｏに接続されている。
【００５８】
出力端子Ｖｏの電位が中点電位Ｖｍｉｄより高い期間は、中点電位Ｖｍｉｄと高電位Ｖｈｉｇｈのスイッチングによって電力変換回路１００が動作する。出力端子Ｖｏの電位が中点電位Ｖｍｉｄをまたぐタイミングではこれら以外の通電パターンもあるが、全スイッチングの中ではその期間が短く、損失への影響は小さい。また、出力端子Ｖｏの電位が中点電位Ｖｍｉｄより低い期間は出力端子Ｖｏの電位が中点電位Ｖｍｉｄより高い期間と上下対称であるから、出力端子Ｖｏの電位が中点電位Ｖｍｉｄより高い期間の損失を低減出来れば同様に損失を低減できる。以下、電力変換回路１００の損失低減の実現について、出力端子Ｖｏの電位が中点電位Ｖｍｉｄより高い期間の損失が低減出来ることによって説明する。
【００５９】
図１１は、図１０の回路図において出力端子Ｖｏの電位が中点電位Ｖｍｉｄより高い期間の動作に関係する素子を抜き出した回路図である。この期間においては、ダイオード１１２、第１スイッチング素子ＳＷ１、第１ダイオードＤ１、スイッチング素子１０６、及びダイオード１０８により２レベルインバータのような動作を行う。具体的には、負荷電流の向きに応じて、第１スイッチング素子ＳＷ１とスイッチング素子１０４が交互に通電するか、第１ダイオードＤ１とスイッチング素子１０６が交互に通電するかのどちらかとなる。
【００６０】
図１１の回路図から明らかなように、第１ダイオードＤ１のリカバリは、第１ダイオードＤ１とスイッチング素子１０６の間にインダクタンスＬａが接続されていることにより抑制される。また、ダイオード１０８のリカバリは、ダイオード１０８とスイッチング素子ＳＷ１の間にインダクタンスＬａ及びＬｂが接続されていることにより抑制される。ここで、ＡＣスイッチ１０２中のダイオード１０８は、リカバリサージ電圧抑制のために高耐圧である。一般に高耐圧のダイオードはリカバリ電流が増加する。しかしながら、本発明の実施の形態５に係る電力変換回路１００の構成によれば、インダクタンスＬａ及びＬｂの２つのインダクタンスによりダイオード１０８のリカバリ電流を抑制することができるため、損失を効果的に低減できる。
【００６１】
よって、本発明の実施の形態５に係る電力変換回路１００の構成によれば、出力端子Ｖｏの電位が中点電位Ｖｍｉｄより高い期間の損失を低減できる。
【００６２】
図１２は本発明の実施の形態５に係る電力変換回路の変形例を示す回路図である。例えば、図１２に示す回路構成でも本発明の実施の形態５に係る電力変換回路１００と同等の効果を得ることができる。なお、本発明の実施の形態５に係る電力変換回路１００ではＡＣスイッチ内スイッチング素子の両端に発生するサージ電圧に対するスナバ回路は含まないこととしたが、必要に応じてこれを付加することでさらなる損失低減ができる。
【００６３】
実施の形態６． 
図１３を参照して本発明の実施の形態６を説明する。図１３は本発明の実施の形態６に係る電力変換回路の回路図である。電力変換回路１３０はダイオード１３２及び１３４を備える。ダイオード１３２のカソードは第１電源Ｖ１の高電位側に接続され、アノードはスイッチング素子ＳＷ２のエミッタに接続されている。ダイオード１３４のカソードはスイッチング素子ＳＷ３のコレクタに接続され、アノードは第２電源Ｖ２の低電位側に接続されている。ダイオード１３２及び１３４は、ＡＣスイッチ内スイッチング素子のサージ電圧に対しスナバ回路として機能する。よって、特に大電流用途の中点スイッチ型３レベルインバータ回路において、有効なサージ電圧対策ができるため損失を低減できる。
【符号の説明】
【００６４】
１０  電力変換回路、  １２  スナバ回路、  ＳＷ１  ハイサイドスイッチング素子、  ＳＷ２  ローサイドスイッチング素子、  Ｄ１  第１ダイオード、  Ｄ２  第２ダイオード、  Ｌ１  リカバリ抑制インダクタンス
【図１】
0005429032.tif 000002
【図２】
0005429032.tif 000003
【図３】
0005429032.tif 000004
【図４】
0005429032.tif 000005
【図５】
0005429032.tif 000006
【図６】
0005429032.tif 000007
【図７】
0005429032.tif 000008
【図８】
0005429032.tif 000009
【図９】
0005429032.tif 000010
【図１０】
0005429032.tif 000011
【図１１】
0005429032.tif 000012
【図１２】
0005429032.tif 000013
【図１３】
0005429032.tif 000014