(57)【特許請求の範囲】
【請求項１】
送信側から受信側への第１のフレームの少なくとも部分的な送信に対して、少なくとも部分的に割り込みを行うことを可能とする回路を備え、
前記割り込みは、
前記送信側から前記受信側へ、第２のフレームのペイロードを少なくとも部分的に、１以上のフレームフラグメントで、前記受信側に少なくとも部分的に送信すること、および、
１以上の入力フロー制御通知を少なくとも部分的に処理すること
のうち少なくとも一方を優先して行われ、
前記回路は、前記１以上のフレームフラグメントの１以上のサイクリック・リダンダンシー・チェック（ＣＲＣ）フィールドにおいて、前記１以上のフレームフラグメントについての１以上の正しいＣＲＣ値に等しくない１以上の予め定められた確保された値を含むことにより、前記受信側へ前記１以上のフレームフラグメントの受信を示し、
前記回路は、１以上の制御フレームを少なくとも部分的に前記受信側に発行することによって、前記第１のフレームの少なくとも部分的な前記送信に対して行われる前記割り込みを、少なくとも部分的に、指示し、
前記１以上の制御フレームは、
１以上のイーサネット（登録商標）一時停止フレーム、および、
１以上のイーサネット（登録商標）優先フロー制御フレーム
のうち少なくとも一方を含み、
前記１以上の制御フレームは、前記第１のフレームの少なくとも部分的な前記送信については、前記ペイロードを少なくとも部分的に送信することを優先して、割り込みが発生することを少なくとも部分的に指定する１以上のフィールド値を含み、
前記１以上のフィールド値は、１以上の予め定められたオペコードを含む、装置。
【請求項２】
前記送信側は、スイッチを介して、前記受信側に前記１以上のフレームフラグメントを少なくとも部分的に送信し、
前記スイッチは、複数の入口ポートおよび一の出口ポートを含み、前記複数の入口ポートのうち少なくとも１つの入口ポートは、前記１以上のフレームフラグメントを少なくとも部分的に受信し、前記出口ポートは、前記受信側に前記１以上のフレームフラグメントを少なくとも部分的に送信し、
前記複数の入口ポートは、前記１以上のフレームフラグメントのうち第１のフレームフラグメントを受信する前は、前記出口ポートに対してカットスルー動作モードで動作し、
前記複数の入口ポートは、前記１以上のフレームフラグメントのうち前記第１のフレームフラグメントを受信した後は、前記出口ポートに対して、ストア・アンド・フォワード動作モードで動作する請求項１に記載の装置。
【請求項３】
前記スイッチは、少なくとも部分的に１以上の他のフレームフラグメントを送信し、
１以上の他のフレームフラグメントは、前記第２のフレームと優先度が同一であり、
前記スイッチは、１以上のフローを少なくとも部分的に特定するための前記フレームフラグメントに含まれている情報に少なくとも部分的に基づいて、前記フレームフラグメントを少なくとも部分的に区別する請求項２に記載の装置。
【請求項４】
回路カードは、少なくとも部分的に前記回路を有しており、
前記回路カードは、第１のホスト中で回路基板に結合されるよう構成され、
前記回路基板は、メモリおよびホストプロセッサを有しており、
前記回路は、１以上のダイレクトメモリアクセス処理で、前記メモリから前記ペイロードを少なくとも部分的に受信する請求項１から３のいずれか一項に記載の装置。
【請求項５】
送信側から受信側への第１のフレームの少なくとも部分的な送信に対して、少なくとも部分的に割り込みを行うことを可能とする回路を備え、
前記割り込みは、
前記送信側から前記受信側へ、第２のフレームのペイロードを少なくとも部分的に、１以上のフレームフラグメントで、前記受信側に少なくとも部分的に送信すること、および、
１以上の入力フロー制御通知を少なくとも部分的に処理すること
のうち少なくとも一方を優先して行われ、
前記回路は、前記受信側に１以上の制御フレームを少なくとも部分的に発行することによって、前記第１のフレームの少なくとも部分的な前記送信に対して行われる前記割り込みを少なくとも部分的に指定し、
前記１以上のフレームフラグメントは、前記１以上のフレームフラグメントに少なくとも部分的に含まれている１以上の予め定められた値によって少なくとも部分的に指定されており、
前記１以上の予め定められた値は、前記１以上のフレームフラグメントの１以上のサイクリック・リダンダンシー・チェック（ＣＲＣ）フィールドに少なくとも部分的に含まれており、前記１以上の予め定められた値は、前記１以上のフレームフラグメントについて１以上の適切でないＣＲＣ値を含み、
前記１以上のフレームフラグメントはさらに、前記１以上のフレームフラグメントについて１以上の累算ＣＲＣ値を少なくとも部分的に含む１以上の他のＣＲＣフィールドを含む装置。
【請求項６】
送信側から受信側への第１のフレームの少なくとも部分的な送信に対して、少なくとも部分的に割り込みを行うことを可能とする段階を備え、
前記割り込みは、
前記送信側から前記受信側へ、第２のフレームのペイロードを少なくとも部分的に、１以上のフレームフラグメントで、前記受信側に少なくとも部分的に送信すること、および、１以上の入力フロー制御通知を少なくとも部分的に処理することのうち少なくとも一方を優先して行い、
前記１以上のフレームフラグメントの１以上のサイクリック・リダンダンシー・チェック（ＣＲＣ）フィールドにおいて、前記１以上のフレームフラグメントについての１以上の正しいＣＲＣ値に等しくない１以上の予め定められた確保された値を含むことにより、前記受信側へ前記１以上のフレームフラグメントの受信を示し、
少なくとも部分的に割り込みを行うことを可能とする前記段階は、
１以上の制御フレームを少なくとも部分的に前記受信側に発行することによって、前記第１のフレームの少なくとも部分的な前記送信に対して行われる前記割り込みを少なくとも部分的に指示する段階をさらに備え、
前記１以上の制御フレームは、
１以上のイーサネット（登録商標）一時停止フレーム、および、
１以上のイーサネット（登録商標）優先フロー制御フレーム
のうち少なくとも一方を含み、
前記１以上の制御フレームは、前記第１のフレームの少なくとも部分的な前記送信については、前記ペイロードを少なくとも部分的に送信することを優先して、割り込みが発生することを少なくとも部分的に指定する１以上のフィールド値を含み、
前記１以上のフィールド値は、１以上の予め定められたオペコードを含む、方法。
【請求項７】
前記割り込みは、
前記送信側が、複数の入口ポートおよび一の出口ポートを含むスイッチを介して、前記受信側に前記１以上のフレームフラグメントを少なくとも部分的に送信する段階と、
前記複数の入口ポートのうち少なくとも１つの入口ポートが、前記１以上のフレームフラグメントを少なくとも部分的に受信する段階と、
前記出口ポートが、前記受信側に前記１以上のフレームフラグメントを少なくとも部分的に送信する段階と
を有し、
前記複数の入口ポートのうち少なくとも１つの入口ポートが、前記１以上のフレームフラグメントを少なくとも部分的に受信する段階は、
前記複数の入口ポートが、前記１以上のフレームフラグメントのうち第１のフレームフラグメントを受信する前に、前記出口ポートに対してカットスルー動作モードで動作する段階と、
前記１以上のフレームフラグメントのうち前記第１のフレームフラグメントを受信した後に、前記出口ポートに対してストア・アンド・フォワード動作モードで動作する段階とを含む請求項６に記載の方法。
【請求項８】
少なくとも部分的に割り込みを行うことを可能とする前記段階は、
前記スイッチが、
少なくとも部分的に１以上の他のフレームフラグメントを送信し、
１以上の他のフレームフラグメントの優先度が前記第２のフレームの優先度と同一である場合に、１以上のフローを少なくとも部分的に特定するための前記フレームフラグメントに含まれている情報に少なくとも部分的に基づいて、前記フレームフラグメントを少なくとも部分的に区別する請求項７に記載の方法。
【請求項９】
少なくとも部分的に割り込みを行うことを可能とする前記段階は、回路が１以上のダイレクトメモリアクセス処理で、回路基板に配されたメモリから前記ペイロードを少なくとも部分的に受信する段階を有し、
前記回路基板は、第１のホスト中で少なくとも前記回路を有する回路カードと結合されるように構成されている請求項６から８のいずれか一項に記載の方法。
【請求項１０】
送信側から受信側への第１のフレームの少なくとも部分的な送信に対して、少なくとも部分的に割り込みを行うことを可能とする段階を備え、
前記割り込みは、
前記送信側から前記受信側へ、第２のフレームのペイロードを少なくとも部分的に、１以上のフレームフラグメントで、前記受信側に少なくとも部分的に送信すること、および、１以上の入力フロー制御通知を少なくとも部分的に処理することのうち少なくとも一方を優先して行い、
少なくとも部分的に割り込みを行うことを可能とする前記段階は、
前記受信側に１以上の制御フレームを少なくとも部分的に発行することによって、前記第１のフレームの少なくとも部分的な前記送信に対して行われる前記割り込みを少なくとも部分的に指定する段階をさらに備え、
前記１以上のフレームフラグメントは、前記１以上のフレームフラグメントに少なくとも部分的に含まれている１以上の予め定められた値によって少なくとも部分的に指定されており、
前記１以上の予め定められた値は、前記１以上のフレームフラグメントの１以上のサイクリック・リダンダンシー・チェック（ＣＲＣ）フィールドに少なくとも部分的に含まれており、
前記１以上の予め定められた値は、前記１以上のフレームフラグメントについて１以上の適切でないＣＲＣ値を含み、
前記１以上のフレームフラグメントはさらに、前記１以上のフレームフラグメントについて１以上の累算ＣＲＣ値を少なくとも部分的に含む１以上の他のＣＲＣフィールドを含む方法。
【請求項１１】
コンピュータに、請求項６から請求項１０までの何れか一項に記載の方法を実行させるためのプログラム。
【請求項１２】
送信側から受信側への第１のフレームの少なくとも部分的な送信に対して、少なくとも部分的に割り込みを行うことを可能とする回路を備え、
前記割り込みは、
前記送信側から前記受信側へ、第２のフレームのペイロードを少なくとも部分的に、１以上のフレームフラグメントで、前記受信側に少なくとも部分的に送信すること、および、
１以上の入力フロー制御通知を少なくとも部分的に処理すること
のうち少なくとも一方を優先して行われ、
前記回路は、前記受信側に１以上の制御フレームを少なくとも部分的に発行することによって、前記第１のフレームの少なくとも部分的な前記送信に対して行われる前記割り込みを少なくとも部分的に指定し、
前記１以上のフレームフラグメントは、１以上の予め定められた値によって少なくとも部分的に指定されており、
前記１以上の予め定められた値は、
１以上の順序集合、および、
１以上の反転サイクリック・リダンダンシー・チェック値
のうち少なくとも一方を含む装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、少なくとも部分的なフレームの送信に対する割り込みに関する。
【背景技術】
【０００２】
従来のコンバージドイーサネット（登録商標）ネットワーク設定の１つでは、ネットワークにおいてさまざまなクラスのネットワークトラフィックの送信がサポートされている。例えば、クラスとして、低レイテンシトラフィックおよびバルクトラフィックの２つが挙げられるとしてよい。ネットワークで搬送される予定の低レイテンシトラフィックとバルクトラフィックとの比率は、例えば、バルクトラフィック８０％対低レイテンシトラフィック２０％の比率に事前に設定されているとしてよい。低レイテンシトラフィックの送信は、時間方向に分散して行われるとしてよく、各低レイテンシフレームの送信は、一のバルクフレームの送信の後に行われる。
【０００３】
このような従来の設定では、各フレームは通常、最終目的地に到達するまでに、複数のホップを経由する。各ホップでは、受信した低レイテンシフレームの送信が、バルクフレームの送信後に、送信スロットが利用可能になるまでキューに入れられている（このため遅延する）。統計的に見て、各低レイテンシフレームの各ホップにおけるこのキュー遅延は、平均的なサイズのバルクフレームを送信する際にかかる時間の約半分に等しいものと見なされる。これでは、所与の低レイテンシフレームを最終受信者が受信するのが大きく遅れてしまう。さらに悪いことに、大半のバルクフレームは所与の低レイテンシフレームよりはるかに大きいジャンボフレームから構成されているので、上記の問題はより深刻である。
【０００４】
また、ネットワークにおいてフレームをドロップしないことが望ましく、ネットワークがフレーム送信を一時停止するフロー制御技術を実装している場合には、ネットワーク内の各ホップは、対応するリンクパートナーが一時停止状態になるためのコマンドを受信して実行するまで、考えられる中で最悪のレイテンシ条件における入力フレームを格納するのに十分なバッファメモリを割り当てるべきである。上述した問題によると、このような従来の設定で想定されるレイテンシが長くなるので、この従来の設定で割り当てられるバッファメモリが大きくなる。残念なことに、こういった配慮は発生し得る最悪の場合のレイテンシ条件に対応したものであり、そのような条件はあまり発生する可能性がないので、大抵の場合はこのバッファメモリの大半は実際には空となる（例えば、入力フレームを格納するために積極的には使用されていない）。これはメモリリソースの無駄である。
【図面の簡単な説明】
【０００５】
実施形態の特徴および利点は、以下に記載する「発明を実施する形態」および図面から明らかとなる。図面では、同様の参照番号は同様の構成要素を図示している。図面は以下の通りである。
【図１】システムの実施形態を示す。
【図２】実施形態に係る特定の種類のフレームの特徴を示す図である。
【図３】実施形態に係る特定の種類のフレームフラグメントの特徴を示す図である。
【図４】実施形態に係るスイッチの特徴を示す図である。
【図５】実施形態に係る特定の種類のフレームフラグメントの特徴を示す図である。
【図６】実施形態に係る動作を示す図である。
【図７】実施形態に係る特定の種類のフレームフラグメントの特徴を示す図である。以下の「発明を実施するための形態」では実施形態例を参照しつつ説明するが、多くの代替例、変形例および変更例は当業者には明らかである。したがって、請求の対象となる主題は広義にとらえられたい。
【発明を実施するための形態】
【０００６】
図１は、システム１００の実施形態を示す図である。システム１００では、ホスト１０が１以上の無線ネットワークおよび／または有線ネットワーク５０を介してホスト２０に通信可能に結合されているとしてよい。ホスト１０および２０はそれぞれ、互いに地理的に離れた位置にあるとしてよい。ある実施形態によると、「ホストコンピュータ」、「ホスト」、「サーバ」、「クライアント」、「ネットワークノード」、「エンドステーション」、「中間ステーション」、および、「ノード」といった用語は、同義語として利用されるとしてよく、例えば、これらに限定されないが、１以上のエンドステーション、モバイルインターネットデバイス、スマートフォン、メディアデバイス、入出力（Ｉ／Ｏデバイス）、タブレットコンピュータ、電気機器、中間ステーション、ネットワークインターフェース、クライアント、サーバおよび／またはこれらの一部分を意味するとしてよい。本実施形態では、「ネットワーク」とは、２以上のエンティティが少なくとも部分的に通信可能に結合されることを許可、円滑化および／または実現させる任意のメカニズム、手段、手順および／またはこれらの一部であるか、または、それらを含むものとしてよい。また、本実施形態では、第１のエンティティが第２のエンティティに「通信可能に結合」されている場合、第１のエンティティは１以上のコマンドおよび／またはデータを第２のエンティティとの間で送受信することが可能であるとしてよい。本実施形態では、「無線ネットワーク」は、少なくとも部分的に、少なくとも２つのエンティティが無線通信可能に、少なくとも部分的に、結合するネットワークを意味するとしてよい。本実施形態によると、「有線ネットワーク」は、少なくとも部分的に、少なくとも２つのエンティティが、少なくとも部分的に、無線以外の方法で通信可能に結合されているネットワークを意味するとしてよい。本実施形態によると、「データ」および「情報」は、同義語として利用されるとしてよく、１以上のコマンド（例えば、１以上のプログラム命令）であるか、または、１以上のコマンドを含むとしてよく、および／または、このような１以上のコマンドは、データおよび／または情報であるか、または、データおよび／または情報を含むとしてよい。また、本実施形態によると、「命令」は、データおよび／または１以上のコマンドを含むとしてよい。
【０００７】
ホスト１０は、回路基板（ＣＢ）７４および回路カード（ＣＣ）７５を有するとしてよい。本実施形態によると、ＣＢ７４は、例えば、図示していないが、バスコネクタ／スロットシステムを介してＣＣ７５に物理的且つ通信可能に結合されているシステムマザーボードを含むとしてよい。ＣＢ７４は、１以上のシングルコア式および／またはマルチコア式ホストプロセッサ（ＨＰ）１２およびコンピュータ可読／書込可能メモリ２１を含むとしてよい。図示していないが、ＣＢ７４はさらに、１以上のチップセット（例えば、メモリ、入出力コントローラ回路、および／または、ネットワークインターフェースコントローラ（ＮＩＣ）回路を含む）を含むとしてよい。１以上のホストプロセッサ１２は、メモリ２１およびＣＣ７５に１以上のチップセットを介して通信可能に結合されるとしてよい。ＣＣ７５は、ＮＩＣ回路１１８を含むとしてよい。
【０００８】
これに代えて、または、これに加えて、図示されていないが、回路１１８および／またはその機能および構成要素は、一部または全てが、例えば、ＣＢ７４（例えば、１以上のホストプロセッサ１２および／または１以上の不図示のチップセット）に含まれているとしてよい。また、これに代えて、１以上のホストプロセッサ１２、メモリ２１、１以上の不図示のチップセット、および／または、その機能および.／または構成要素の一部または全ては、例えば、回路１１８および／またはＣＣ７５に含まれているとしてよい。本実施形態から逸脱することなく、多くのその他の代替例が実現可能である。
【０００９】
図１に図示しているように、ホスト２０は、回路１１８が実行する演算と同一または略同様の演算を実行可能なＮＩＣ回路１１８´を有するとしてよい。ＮＩＣ回路１１８´および回路１１８の演算の関係は、逆であってもよい。図示していないが、ホスト２０は、全体または一部に、少なくとも部分的に、ホスト１０の他の構成要素と同様または同一の他の構成要素および／または機能を含むとしてよい。本明細書で用いる場合、「回路」とは、例えば、単独または組み合わせて、アナログ回路、デジタル回路、ハードワイヤード回路、プログラム可能回路、コプロセッサ回路、ステートマシン回路、および／または、プログラム可能回路で実行されるプログラム命令を含むメモリを含むとしてよい。また、本実施形態では、プロセッサ、プロセッサコア、コアおよびコントローラはそれぞれ、少なくとも部分的に、１以上の算術演算および／または論理演算を実行可能な回路、例えば、１以上の中央処理装置を含むとしてよい。また、本実施形態によると、チップセットは、少なくとも部分的に、１以上のホストプロセッサ、ストレージ、大容量ストレージ、１以上のノードおよび／またはメモリのうち２以上を通信可能に結合可能な回路を含むとしてよい。図示していないが、ホスト１０は、グラフィカルユーザインターフェースシステムを含むとしてよい。図示していないグラフィカルユーザインターフェースシステムは、例えば、人間であるユーザがコマンドを入力でき、ホスト１０、ホスト２０および／またはシステム１００の動作を監視できるようなキーボード、ポインティングデバイス、および、ディスプレイシステムを含むとしてよい。
【００１０】
メモリ２１は、半導体ファームウェアメモリ、プログラム可能メモリ、不揮発性メモリ、リードオンリーメモリ、電気的プログラム可能メモリ、ランダムアクセスメモリ、フラッシュメモリ、磁気ディスクメモリ、光ディスクメモリ、１以上のランダムアクセスメモリセル（例えば、少なくとも部分的にコントローラおよび／またはスイッチ機能を実装している一以上の集積回路チップに混載されているもの）および／またはその他あるいは今後開発されるコンピュータ可読メモリおよび／または書込可能メモリといったさまざまな種類のメモリのうち１以上を含むとしてよい。１以上の機械可読プログラム命令をメモリ２１および／または回路１１８に格納するとしてよい。ノード１０の動作について説明すると、こういった命令に１以上のホストプロセッサ１２および／または回路１１８がアクセスおよび実行するとしてよい。このような１以上の命令は、１以上のホストプロセッサ１２および／または回路１１８が実行する場合、１以上のホストプロセッサ１２、回路１１８および／またはこれらの１以上の構成要素が、システム１００の構成要素が実行するものとして本明細書で説明する演算を実行するとしてよい。
【００１１】
ある実施形態によると、一のエンティティの一部分、その構成要素の一部、または、フラグメントは、当該エンティティの全てを含むとしてよい。また、ある実施形態によると、パケットまたはフレームは、１以上のシンボルおよび／または値を含むとしてよい。また、ある実施形態によると、一の値は、少なくとも部分的に、当該値、および／または、当該値を生成および／または作成する際に、少なくとも部分的に、関連している１以上のアルゴリズム、演算および／またはプロセスが所定の値である場合に、少なくとも部分的に、「所定の」値であるとしてよい。ある実施形態によると、スイッチは、当該スイッチの１以上のポートを介してフレームおよび／またはフレームフラグメントを受信可能で、フレームの少なくとも一部分および／またはフレームフラグメントを、当該スイッチの１以上の他のポートを介して、フレームまたはフレームフラグメントの目的地に向けて転送可能なエンティティであってもよいし、または、そのようなエンティティを含むとしてもよい。ある実施形態によると、ポートは、少なくとも部分的に、パケットを受信、格納および／または送信可能な回路を含むとしてもよい。
【００１２】
回路１１８は、１以上の通信プロトコルに応じて、１以上のネットワーク５０を介して、ホスト２０の回路１１８´との間で、データおよび／またはコマンドをやり取りするとしてよい。例えば、本実施形態によると、これらの１以上のプロトコルは、例えば、１以上のイーサネット（登録商標）プロトコルおよび／またはＴＣＰ／ＩＰ（トランスミッション・コントロール・プロトコル／インターネット・プロトコル）プロトコルに準拠したものであってよい。
【００１３】
例えば、システム１００で利用される１以上のイーサネット（登録商標）プロトコルは、米国電気電子学会（ＩＥＥＥ）規格８０２．３−２００８、２００８年１２月２６日（例えば、「ＭＡＣ制御一時停止処理」と題された添付書類３１Ｂを含む）、ＩＥＥＥ規格８０２．１Ｑ−２００５、２００６年５月１９日、ＩＥＥＥ規格案Ｐ８０２．１Ｑａｕ／Ｄ２．５、２００９年１２月１８日、ＩＥＥＥ規格案Ｐ８０２．１Ｑａｚ／Ｄ１．２、２０１０年３月１日、ＩＥＥＥ規格案Ｐ８０２．１Ｑｂｂ／Ｄ１．３規格案、２０１０年２月１０日に準拠しているプロトコルであるとしてよい。システム１００で利用されるＴＣＰ／ＩＰプロトコルは、インターネット・エンジニアリング・タスク・フォース（ＩＥＴＦ）リクエスト・フォー・コメント（ＲＦＣ）７９１および７９３（１９８１年９月に公開）に記載されているプロトコルに準拠しているプロトコルであってもよい。これら以外にも、本実施形態から逸脱することなく、このようなデータおよび／またはコマンドのやり取りには、多くのさまざまなプロトコル（例えば、上述したものを含む）を利用するとしてよい（例えば、上述したプロトコル、関連するプロトコルおよび／またはその他のプロトコルの早期および／または今後開発されるバージョンを含む）。
【００１４】
図６は、実施形態で実行される動作６００を示す図である。例えば、ホスト１０、ホスト２０、システム１００のリセット、および／または、ホスト１０とホスト２０との間でのネットワーク５０を介した通信の再構築を行った後、ホスト１０の回路１１８およびホスト２０の回路１１８´は、１以上の（例えば、３つの）制御フレーム（ＣＦ）７０をやり取り（例えば、送受信）するとしてよい。このような１以上の制御フレームのやり取りによって、少なくとも部分的に、回路１１８、ホスト１０、回路１１８´、および／または、ホスト２０の機能に、少なくとも部分的に、比較的優先度の高い１以上の他のフレーム５２の１以上の部分（例えば、ペイロード（ＰＬ）５４および／または1以上のその他の部分）の送信を優先し、少なくとも部分的に、比較的優先度の低い１以上のフレーム（Ｆ）４０の送信（例えば、現在進行中の送信）に対して、少なくとも部分的に、割り込み（例えば、少なくとも一時的に、および／または、少なくとも部分的に、一時停止）を行うように、許可、イネーブルおよび／または指示を行うとしてよい。本実施形態によると、ペイロードは、フレームの１以上の部分、例えば、イーサネット（登録商標）フレーム、ＩＰパケットおよび／またはＴＣＰパケットのペイロードのうち１以上の部分を含むとしてよい。
【００１５】
例えば、図２に示すように、本実施形態では、１以上の制御フレーム７０は、ＩＥＥＥ規格８０２．３−２００８、添付書類３１Ｂ、２００８年１２月２６日に準拠した種類の1以上のイーサネット（登録商標）制御一時停止フレーム（ＰＦ）２０２、および／または、ＩＥＥＥ規格案Ｐ８０２．１Ｑｂｂ／Ｄ１．３、２０１０年２月１０日に準拠した種類の１以上のイーサネット（登録商標）優先度フロー制御フレーム（ＰＦＣＦ）２０４であるか、これらのフレームを含むとしてよい。本実施形態によると、１以上のＰＦ２０２および／または１以上のＰＦＣＦ２０４は、値０ｘ８８０８（つまり、１６進法の８８０８）を含むイーサネット（登録商標）タイプフィールド（不図示）を含むとしてよい。また、本実施形態によると、１以上のＰＦ２０２および／または１以上のＰＦＣＦ２０４は、ＭＡＣ制御オペコードフィールド（ＦＬＤ）２０５および２１０を含むとしてよい。このような制御オペコードフィールド２０５および２１０は、１以上の所定のフィールド値（ＦＶ）２０６および２１２を含むとしてよい。これらの所定のフィールド値２０６および２１２は、１以上の所定の確保されていたオペコード３０４（例えば、０ｘ０２０２）を含むとしてよい。本実施形態によると、１以上の所定のオペコード３０４は、１以上のＰＦ２０２および／またはＰＦＣＦ２０４を、受信することによって、少なくとも部分的に、（１）少なくとも部分的に、１以上のフレーム５２の１以上の部分の送信を優先して、少なくとも部分的に、１以上のフレーム４０の送信への割り込みがイネーブルとなること、および／または、（２）このような割り込みが現在開始されていること、を指示する、および／または、可能とする特別な制御フレームとして指定しているとしてよい。これに代えて、または、これに加えて、本実施形態から逸脱することなく、このようにイネーブルにすること、および／または、指示することは、少なくとも部分的に、例えば、ＩＥＥＥ規格案Ｐ８０２．１Ｑａｚ／Ｄ１．２，２０１０年３月１日に準拠したデータ・センター・ブリッジング・エクスチェンジ（ＤＣＢＸ）プロトコルで利用されている１以上の所定および／または確保していたＴＬＶ（タイプ、長さ、値）を受信することによって、少なくとも部分的に、行われるとしてよい。
【００１６】
この機能が許可、イネーブルおよび／または指示された後、少なくとも部分的に、回路１１８は、少なくとも部分的に、１以上のフレーム４０をホスト２０の回路１１８´（例えば、回路１１８´および／またはホスト２０が、１以上のフレーム４０の受信者であるとしてよい）に１以上のネットワーク５０を介して送信し始めるとしてよい。１以上のフレーム４０を全てホスト２０の回路１１８´に送信し終える前に、（１）少なくとも部分的に、１以上のフレームフラグメント（ＦＦ）６０で、１以上の他のフレーム５２の１以上の部分（例えば、ペイロード５４）をホスト２０へ送信すること、および／または、（２）少なくとも部分的に、例えば、ホスト１０および／またはホスト２０（図６の処理６０２を参照のこと）によって１以上の入力フロー制御通知（ＦＣＮ）７１を処理することを優先して、回路１１８は、少なくとも部分的に、回路１１８´および／またはホスト２０に対して、少なくとも部分的に、回路１１８および／またはホスト１０による１以上のフレーム４０の回路１１８´および／またはホスト２０への送信に対する割り込みを、少なくとも部分的に、指示するとしてよい。回路１１８は、１以上のネットワーク５０を介して、ホスト２０の回路１１８´に１以上の追加ＣＦ７０を、少なくとも部分的に、発行することによって、少なくとも部分的に、この指示を行うとしてよい。回路１１８´は、１以上の追加ＣＦ７０を、少なくとも部分的に、受信するとしてよく、図６の処理６０３に示すように、この際に、少なくとも部分的に、この指示を受信するとしてよい。少なくとも部分的に、処理６０２および／または６０３の実行後、または、実行と同時に、少なくとも部分的に、回路１１８および／またはホスト１０による回路１１８´および／またはホスト２０への１以上のフレーム４０の送信は、少なくとも部分的に、割り込みの対象になるとしてよい。このため、本実施形態では、回路１１８および／または回路１１８´は、（１）少なくとも部分的に、１以上のフレームフラグメント（ＦＦ）６０において１以上の他のフレーム５２の１以上の部分（例えば、ペイロード５４）をホスト２０に送信すること、および／または、（２）少なくとも部分的に、１以上の入力フロー制御通知７１を処理することを優先して、少なくとも部分的に、回路１１８および／またはホスト１０から回路１１８´および／またはホスト２０への１以上のフレーム４０の送信に対して、少なくとも部分的に、割り込みを許可するとしてよい。本実施形態によると、エンティティは、当該エンティティが、少なくとも部分的に、イベントまたは発生につながるような１以上の動作を、少なくとも部分的に、円滑化、イネーブル、実施、要求、命令、指令、および／または、実行することが可能である場合に、当該イベントまたは発生を「許可」すると言うとしてよい。
【００１７】
本実施形態によると、それぞれの追加ＣＦ７０の、少なくとも部分的な、送信は、一のフレームフラグメント（例えば、ユーザ優先度毎、および、通信リンク毎に、並行に）に、対応付けられているか、および／または、インターリーブされているとしてよい。この制限を超えて追加ＣＦ７０が回路１１８´で受信されると、回路１１８´によって、対応付けられている優先度に応じてフレームを再収集するべくリセットが行なわれるとしてよい。しかし、本実施形態から逸脱することなく、複数のフレームフラグメントを一の追加ＣＦ７０に対応付けるとしてもよいし、その逆も可能である。また、本実施形態によると、１以上のフレーム４０の送信は、ホスト１０による送信が継続して行われる１以上のフレーム４０のペイロードが、（１）最小イーサネット（登録商標）ペイロード長（例えば、４６バイト）より大きく、（２）システム１００で実施し得るバッファリングを調整するように、割り込みを行うとしてよい。後者の条件を考慮すると、本実施形態では、このように残ったペイロードが、最大許容ペイロードサイズ（例えば、ジャンボイーサネット（登録商標）フレームの場合には９０００バイト、通常のイーサネット（登録商標）フレームの場合には１５００バイト）と、２５０バイトとの差分未満になるとしてよい。言うまでもなく、上記の内容は、一例に過ぎず、本開示から逸脱することなく変更するとしてよい。
【００１８】
処理６０２、処理６０３および／または処理６０４を少なくとも部分的に実行した後、回路１１８は、（１）１以上のネットワーク５０を介して１以上のＦＦ６０を回路１１８´に、少なくとも部分的に、送信するとしてよく、および／または、（２）回路１１８、回路１１８´、ホスト１０、および／または、ホスト２０は、１以上のフロー制御通知７１（図６の処理６０５を参照のこと）を、少なくとも部分的に、処理するとしてよい。１以上のＦＦ６０は、ＰＬ５４の１以上の部分および１以上の所定値（ＰＶ）７４を含むとしてよい。１以上のＰＶ７４は、少なくとも部分的に、回路１１８´および／またはホスト２０に対して、１以上のＦＦ６０は、実際には、１以上のＦＦ６０であることを指示するとしてよい。回路１１８は、１以上のダイレクトメモリアクセス処理によって、メモリ２１からペイロード５４を、少なくとも部分的に、受信するとしてよい。これに代えて、または、これに加えて、回路１１８は、他の種類のデータ転送処理によって、および／または、システム１００内の他の構成要素から、ペイロード５４を、少なくとも部分的に、受信するとしてよい。
【００１９】
図３に示すように、例えば、ペイロード５４のサイズに応じて、１以上のＦＦ６０は、複数のＦＦ６０Ａ、６０Ｂ、・・・、６０Ｎを含むとしてよい。言うまでもなく、これらのＦＦ６０Ａ、６０Ｂ、・・・、６０Ｎの数およびサイズ、および／または、ＦＦ６０Ａ、６０Ｂ、・・・、６０Ｎに含まれている具体的な内容および／またはフィールドは、本実施形態から逸脱することなく、変更するとしてよい。本例では、回路１１８から最初に送信すべきＦＦ６０Ａは、１以上のデスティネーションアドレス（ＤＡ）３１２Ａ、１以上のソースアドレス（ＳＡ）３１４Ａ、１以上の仮想ローカルエリアネットワーク（ＶＬＡＮ）タグ３１６Ａ、１以上のイーサネット（登録商標）のタイプ／長さの値３１８、ペイロード（ＰＬ）３１０Ａ、および／または、１以上のサイクリック・リダンダンシー・チェック（ＣＲＣ）フィールド３０２Ａを含むとしてよい。１以上のデスティネーションアドレス３１２Ａは、少なくとも部分的に、回路１１８´および／またはホスト２０を指定および／または特定するとしてよい。１以上のソースアドレス３１４Ａは、少なくとも部分的に、回路１１８および／またはホスト１０を指定および／または特定するとしてよい。１以上のＶＬＡＮタグ３１６Ａは、少なくとも部分的に、回路１１８´および／またはホスト２０を含む１以上の仮想エリアネットワーク（不図示）を、少なくとも部分的に、指定および／または特定するとしてよい。１以上のタグ３１６Ａは、ＩＥＥＥ規格８０２．１Ｑ−２００５、２００６年５月１９日に準拠しているとしてよい。１以上のイーサネット（登録商標）のタイプ／長さの値３１８は、少なくとも部分的に、イーサネット（登録商標）フレーム４０の種類およびＦＦ６０Ａ、６０Ｂ、・・・、６０Ｎの長さの合計値を指定しているとしてよい。ペイロード３１０Ａは、ペイロード５４の一部分を含むとしてよい。１以上のＣＲＣフィールド３０２Ａは、少なくとも部分的に、１以上のＰＶ７４を含むとしてよい。
【００２０】
本例によると、１以上のＰＶ７４は、１以上の適切でないＣＲＣ値を含む１以上のフレームフラグメント（例えば、ＦＦ６０Ａ）について、１以上の適切でない（例えば、誤った、および／または、無効な）ＣＲＣ値であるとしてもよいし、そのようなＣＲＣ値を含むとしてもよい。例えば、１以上の適切でないＣＲＣ値は、０ｘＡ５Ａ５Ａ５Ａ５等、所定の、確保された、適切でないＣＲＣ値であってもよいし、そのようなＣＲＣ値を含むとしてよい。しかし、本実施形態から逸脱することなく、多くの他の値とすることが可能である。例えば、（例えば、偶然に）所与のフレームフラグメントの正しいＣＲＣ値が０ｘＡ５Ａ５Ａ５Ａ５である場合、１以上のＰＶ７４は、１以上のその他の所定値、例えば、０ｘＡＡＡＡＡＡＡＡを含むとしてよい。本実施形態から逸脱することなく、多くのその他の値、および／または、別の値とすることが可能である。本例によると、この所定の、適切でないＣＲＣ値は、回路１１８´および／またはホスト２０に対して、回路１１８´が１以上のフレームフラグメント６０Ａを受信した（例えば、普通のイーサネット（登録商標）フレームを受信する代わりに）ことを示す（例えば、信号伝達する）としてよい。
【００２１】
本例によると、１以上の後続のＦＦ６０Ｂは、１以上のデスティネーションアドレス３１２Ｂ、１以上のソースアドレス３１４Ｂ、１以上のＶＬＡＮタグ３１６Ｂ、１以上のＣＲＣフィールド３０２Ｂ、および／または、１以上のＰＶ７４を含み、これらは、機能および／または内容が、１以上のデスティネーションアドレス３１２Ａ、１以上のソースアドレス３１４Ａ、１以上のＶＬＡＮタグ３１６Ａ、１以上のＣＲＣフィールド３０２Ａ、および／または、１以上のＰＶ７４とそれぞれ同一または同様であるとしてよい。ペイロード３１０Ｂは、ペイロード５４のうち別の部分を含むとしてよい。
【００２２】
本例では、１以上のＦＦ６０に含まれているうち１以上の最終フレームフラグメント（例えば、ＦＦ６０Ｎ）は、１以上のデスティネーションアドレス３１２Ｎ、１以上のソースアドレス３１４Ｎ、１以上のＶＬＡＮタグ３１６Ｎ、および／または、１以上のＣＲＣフィールド３０２Ｎを含み、これらの機能および／または内容は、１以上のデスティネーションアドレス３１２Ａ、１以上のソースアドレス３１４Ａ、１以上のＶＬＡＮタグ３１６Ａ、および、１以上のＣＲＣフィールド３０２Ａとそれぞれ同一または同様であるとしてよい。１以上の最終ＦＦ６０Ｎでは、１以上のＣＲＣフィールド３０２Ｎは、少なくとも部分的に、１以上の所定値７４´を含むとしてよい。１以上のＰＶ７４´は、１以上の最終ＦＦ６０Ｎについての１以上の適切でないＣＲＣ値であってもよいし、または、そのようなＣＲＣ値を含むとしてよい。例えば、これらの１以上の適切でないＣＲＣ値は、０ｘＡ９Ａ９Ａ９Ａ９等、所定の、確保された、適切でないＣＲＣ値であってよいし、または、そのようなＣＲＣ値を含むとしてよい。しかし、本実施形態から逸脱することなく、多くの他の値とすることが可能である。例えば、（例えば、偶然に）所与の最終フレームフラグメントの正しいＣＲＣ値が０ｘＡ９Ａ９Ａ９Ａ９である場合、１以上のＰＶ７４´は、１以上のその他の所定値、例えば、０ｘＡ６Ａ６Ａ６Ａ６を含むとしてよい。本実施形態から逸脱することなく、多くのその他の値、および／または、別の値とすることが可能である。本例によると、この所定の、適切でないＣＲＣ値は、ＰＶ７４に含まれているものとは異なるとしてよく、回路１１８´および／またはホスト２０に対して、回路１１８´がＦＦ６０のうち１以上の最終フレームフラグメント６０Ｎを受信したことを示す（例えば、信号伝達する）としてよい。１以上の最終ＦＦ６０Ｎはさらに、少なくとも部分的に、１以上の累算ＣＲＣ値３１３を含む１以上の他のＣＲＣフィールド３１５を含むとしてよい。１以上の累算ＣＲＣ値３１３は、少なくとも部分的に、フレーム５２について正しいＣＲＣ値である１以上のＦＦ６０についての累算ＣＲＣ値であってよいし、そのような累算ＣＲＣ値を含むとしてよい。例えば、この累算ＣＲＣ値は、少なくとも部分的に、（１）最初の１以上のＦＦ６０Ａのうち、１以上のＣＲＣフィールド３０２Ａの内容を除く、全ての内容、および（２）ＦＦ６０のうち他のフレームフラグメント（つまり、最初の１以上のＦＦ６０Ａ以外）のペイロードに基づいて算出されるとしてよい。
【００２３】
これに代えて、または、これに加えて、１以上のＰＶ７４´および／または１以上のＣＲＣフィールド３０２Ｎは、１以上の最終ＦＦ６０Ｎについて１以上の有効なＣＲＣ値を含むとしてよい。これ以外にも変更例および／または追加例は可能である。
【００２４】
例えば、これに代えて、または、これに加えて、最初の１以上のＦＦ６０Ａの１以上のＣＲＣフィールド３０２Ａの１以上のＰＶ７４は、最初の１以上のＦＦ６０Ａについて１以上の反転ＣＲＣ値を含むとしてよい。本実施形態によると、あるエンティティの反転ＣＲＣ値は、当該エンティティについて算出された有効なＣＲＣ値の論理（例えば、ブール）否定演算および／または算術否定演算（例えば、１および／または２の補数）であるか、または、そのような演算を含むとしてよい。本実施形態によると、このような反転ＣＲＣ値は、当該エンティティの実際の有効なＣＲＣとの衝突の確率が適切に低いアルゴリズムに、少なくとも部分的に、基づいて生成されるとしてよい。これに加えて、または、これに代えて、１以上の中間ＦＦ（例えば、１以上のＦＦ６０Ｂ）は、１以上のＣＲＣフィールド３０２Ｂに、１以上の中間ＦＦ６０Ｂについての１以上の反転ＣＲＣ値、および／または、１以上の中間ＦＦ６０Ｂおよび１以上の先行ＦＦ（例えば、１以上のＦＦ６０Ａ）についての１以上の反転累算ＣＲＣ値を含むとしてよい。さらに、これに加えて、または、これに代えて、１以上のＣＲＣ値３１３は、少なくとも部分的に、１以上のＦＦ６０についての反転累算ＣＲＣ値（例えば、フレーム５２についての正しいＣＲＣ値の反転）であってよいし、このような反転累算ＣＲＣ値を含むとしてもよく、および／または、１以上のＣＲＣフィールド３０２Ｎは除外するとしてよい。有利な点として、このように反転および／または累算したＣＲＣ値を利用することによって、ＣＲＣ算出および／または確認回路モジュールの数および／または複雑性を軽減することができるとしてよい。
【００２５】
ここで図７を参照すると、上記に加えて、または、上記に代えて、ＦＦ６０Ａ、６０Ｂ、・・・、６０Ｎの１以上のＣＲＣフィールド３０２Ａ、３０２Ｂ、・・・、３０２Ｎは、少なくとも部分的に、１以上のＦＦ６０Ａ、６０Ｂ、・・・、６０Ｎについての１以上の有効ＣＲＣ値であってよいし、または、そのような有効ＣＲＣ値を含むとしてよい。図７に示す構成によると、ＦＦ６０Ａ、６０Ｂ、・・・、６０Ｎはそれぞれ、少なくとも部分的に、１以上のレイヤ１エンド・オブ・フラグメント順序集合７０２を含む１以上の所定値７４を含むとしてよい。順序集合７０２は、少なくとも部分的に、フレームフラグメントの終端を指定するシンボルおよび／または値から成る１以上の所定シーケンスであってよく、および／または、そのような所定シーケンスを含むとしてよい。
【００２６】
以下で図４を参照しつつ説明すると、１以上のネットワーク５０は、例えば、スイッチ４０２等の１以上のスイッチを含むとしてよい。図４に示すように、スイッチ４０２は、１以上の（本実施形態では、複数の）入口ポート４０４Ａ、・・・、４０４Ｎ、１以上の（本実施形態では、複数の）出口ポート４０６Ａ、・・・、４０６Ｎ、および、メモリ４１０を含むとしてよい。システム１００の動作について説明すると、ホスト１０の回路１１８は、少なくとも部分的に、スイッチ４０２を介して、１以上のＦＦ６０をホスト２０の回路１１８´に送信するとしてよい。本実施形態によると、入口ポートは、少なくとも部分的に、１以上のフレームおよび／またはフレームフラグメントを受信可能なポートであってよい。また、本実施形態によると、出口ポートは、少なくとも部分的に、１以上のフレームおよび／またはフレームフラグメントを送信可能なポートであってよい。スイッチ４０２および／または入口ポート４０４Ａ、・・・、４０４Ｎは、出口ポート４０６Ａ、・・・、４０６Ｎに対して、複数のモードで動作可能であるとしてよく、例えば、カットスルー動作モードおよび／またはストア・アンド・フォワード動作モードを含むモードで動作可能であるとしてよい。ある実施形態によると、カットスルー動作モードでは、入口ポートで、少なくとも部分的に、受信されたフレームまたはフレームフラグメントは、少なくとも部分的に、出口ポートから（例えば、スイッチからフレームまたはフレームフラグメントを転送する目的で）送信されるとしてよい。この際、出口ポートからのフレームまたはフレームフラグメントの送信は、入口ポートでのフレームまたはフレームフラグメントの受信が完了する前に、開始されるとしてよい。ある実施形態によると、カットスルーモードでは、入口ポートから出口ポートへの送信が開始されると、当該送信に対しては割り込みが発生しないとしてよい。ある実施形態によると、ストア・アンド・フォワード動作モードでは、入口ポートにおいて、少なくとも部分的に、受信したフレームまたはフレームフラグメントは、（例えば、スイッチから転送する目的で）出口ポートに送信される前に、まず受信されて、および／または、少なくとも一時的に、メモリ４１０に格納される。以下で説明するように、本実施形態によると、入口ポート、出口ポート、および／または、ユーザ優先度によって、これら２つの動作モードのうちいずれのモードでスイッチ４０２が動作可能かが決まるとしてよい。しかし、本実施形態によると、カットスルー動作モードでは、比較的リンク速度が遅い入口ポートは、一以上のフレームまたはフレームフラグメントを比較的リンク速度が速い出口ポートに送信しないとしてよい。また、この実施形態によると、カットスルー動作モードは、ユーザ優先度および／または内部転送経路（例えば、スイッチ内の入口ポートから出口ポートまでの内部送信経路）に応じて、イネーブルまたはディセーブルされるとしてよい。
【００２７】
入口ポート４０４Ａ、・・・、４０４Ｎおよび／またはスイッチ４０２は、最初の１以上のＦＦ６０Ａを、少なくとも部分的に、受信する前に、１以上のＦＦ６０をホスト２０内の回路１１８´に、少なくとも部分的に、送信する経路である１以上の出口ポート４０６Ａに対してカットスルー動作モードで動作するとしてよい。しかし、１以上の入口ポート（例えば、４０４Ａ）が、少なくとも部分的に、最初の１以上のＦＦ６０Ａを受信した後、入口ポート４０４Ａ、・・・、４０４Ｎおよび／またはスイッチ４０２は、少なくともこれらの１以上の出口ポート４０６Ａに対して、スイッチ４０２が受信する同じユーザ優先度のその他のフレームフラグメントについては、少なくとも一時的に、ストア・アンド・フォワード動作モードで動作するとしてよい。この結果、これらの１以上の出口ポート４０６Ａは、一以上の入口ポート４０４Ａから最初の一以上のＦＦ６０Ａを、少なくとも部分的に、即座に受信するとしてよく、それらを、少なくとも部分的に、回路１１８´に転送するとしてよい。しかし、このストア・アンド・フォワード動作モードの間は、スイッチ４０４が受信して１以上の出口ポート４０６Ａに送信されるべき同じ優先度のその他のフレームフラグメント（例えば、ＦＦ６０Ｂ、・・・、６０Ｎ、および／または、１以上のＦＦ６０に含まれていない同じ優先度の他のフレームフラグメント）は、スイッチ４０４から転送されるべく１以上の出口ポート４０６Ａに送信される前に、まず完全に受信され、少なくとも一時的に、メモリ４１０に格納されるとしてよい。また、このストア・アンド・フォワード動作モードでは、次に続くフレームフラグメント（例えば、６０Ｂ）が１以上の出口ポート４０６Ａから送信する用意がまだできていないが、このフレームフラグメントのユーザ優先度が現在１以上の出口ポート４０６Ａから送信するようにスケジュールされている場合、別のフローに属しているが同じ優先度の異なるフレームまたはフレームフラグメントを代わりに、１以上の出口ポート４０６Ａから送信するとしてよい。１以上の出口ポート４０６Ａからのこの別のフレームおよび／またはフレームフラグメントの送信は、これ自体、上記の教示内容に応じて、比較的優先度が高いフレームを優先するべく、少なくとも部分的に、割り込みされる可能性があるとしてよい。
【００２８】
例えば、図５に示すように、１以上のＦＦ６０がフロー情報５０４を含むとしてよく、１以上のＦＦ５０２（１以上のＦＦ６０には含まれていない）がフロー情報５０６を含むとしてよい。フロー情報５０４は、例えば、１以上のデスティネーションアドレス３１２Ａ、１以上のソースアドレス３１４Ａ、および／または、１以上のＶＬＡＮタグ３１６Ａの値が示す情報および／または当該値に含まれている情報を含むとしてよい。フロー情報５０６は、別のフローに対応する同様の情報を含むとしてよい。１以上のＶＬＡＮタグ３１６Ａは、少なくとも部分的に、１以上のＦＦ６０のユーザ優先度に対応する、および／または、当該ユーザ優先度を示すサービス品質情報を含むとしてよい。同様に、フロー情報５０６は、本例では、１以上のＦＦ６０のユーザ優先度と同一のユーザ優先度を示す同様のＶＬＡＮタグ情報を含むとしてよい。上記の処理を実行する際に、スイッチ４０２、入口ポート４０４Ａ、・・・、４０４Ｎおよび／または出口ポート４０６Ａ、・・・、４０６Ｎは、少なくとも部分的に、フレームフラグメントおよび／またはフレームフラグメントにあるフローの種類および／またはユーザ優先度の情報に基づいて、複数の異なるフローに属する、および／または、複数の異なる優先度のフレームフラグメントおよび／またはフレームを、少なくとも部分的に、区別するとしてよい。例えば、このようなフロー情報および／またはユーザ優先度情報は、少なくとも部分的に、各フレームおよび／または各フレームフラグメントに対応付けられている１以上のフローおよび／または１以上の優先度を特定するとしてよい。ホスト１０および／またはホスト２０もまた、少なくとも部分的に、複数の異なるフローおよび／または優先度に属するフレームおよび／またはフレームフラグメントを区別するために、このようなフローおよび／またはユーザ優先度の情報を利用するとしてよい。
【００２９】
言うまでもなく、想到の範囲内であるように、本実施形態から逸脱することなく、このようなフロー情報に含まれている特定の種類の情報は、ソース／デスティネーションアドレスおよび／またはＶＬＡＮ情報に限定されず、他のものであってもよい。例えば、前述したように、イーサネット（登録商標）プロトコルおよび／またはＴＣＰ／ＩＰプロトコル以外、および／または、これらのプロトコルに加えて、一以上の通信プロトコルをシステム１００で利用するとしてよい。１以上のこのような他の、および／または、追加のプロトコルがシステム１００で利用される場合、本実施形態から逸脱することなく、このようなフロー情報の種類、パラメータ、および／または、特徴は異なるとしてよい。また、例えば、ストア・アンド・フォワード動作モードでは、優先度を用いて、同じリンクのパートナーを介して送信されるローカルフローを区別するとしてよく、ユーザ優先度を２つのグループにグループ化することに基づく最小差別化を利用するとしてよい。また、システム１００内の一の物理リンクを利用して複数の仮想リンクを搬送する場合、本実施形態の教示内容を各仮想リンクに適用するとしてよい。
【００３０】
本実施形態によると、スイッチ４０２は、同じフローに属しているフレームフラグメントは同じ経路でデスティネーションにルーティングされるように上記の処理を実行するとしてよい。このため、本実施形態の一の実施可能例では、上記の処理を実行する際に、スイッチ４０２は、このストア・アンド・フォワード動作モードにおいて、同じ優先度のフレームフラグメント群を最大で２つ（例えば、１以上のＦＦ６０および１以上のＦＦ５０２）を同じ１以上の出口ポートから送信するとしてよい。スイッチ４０２は、同じ１以上の出口ポートから同時に送信されるこのようなフレームフラグメント群が２つよりも多いことを検出すると、この優先度の送信を全てリセットして、少なくともこれらの送信についてはカットスルー動作を再開するとしてよい。利点として、前述したスイッチ４０２の動作によれば、同一優先度に属するフローを再度集める処理が軽減されるとしてよい。しかし、本実施形態から逸脱することなく、同じフローに属するフレームフラグメントを同じ経路を介してデスティネーションまでルーティングする他の、および／または、別の方法は、多くあることに想到されたい。したがって、上記の説明は、例示を目的としたものと解釈されるべきであって、本発明を限定する例ではない。
【００３１】
さらに、所与のフレームフラグメント群の１以上のフラグメント（例えば、１以上のＦＦ６０Ｂ）がドロップされた場合（例えば、エラー、混雑、または、再収集の失敗によって、）には、スイッチ４０２は、次のホップ（例えば、ホスト２０）に、無効な（例えば、本実施形態の上述した教示内容に応じて有効ではない）累算ＣＲＣ値３１３を含むダミーの最終フラグメントを転送するとしてよい。利点として、次のホップで再収集が終了し得る点が挙げられるとしてよい。
【００３２】
以下で図６を参照すると、前述したように、処理６０５の一部として、回路１１８、回路１１８´、ホスト１０および／またはホスト２０は、少なくとも部分的に、１以上のフロー制御通知７１を処理するとしてよい。１以上の通知７１は、少なくとも部分的に、回路１１８、回路１１８´、ホスト１０および／またはホスト２０によって受信されるとしてよく、１以上のフロー制御技術（例えば、システム１００で利用される１以上の通信プロトコルに準拠したもの）が、少なくとも部分的に、回路１１８、回路１１８´、ホスト１０、および／または、ホスト２０によって実行できるようにするとしてよい。利点を挙げると、１以上のフロー制御通知７１を、少なくとも部分的に、処理することを優先して、１以上のフレーム４０の送信に対して、少なくとも部分的に、割り込みを行うことによって、少なくとも部分的に、これらの入力フロー制御通知７１を、回路１１８、回路１１８´、ホスト１０および／またはホスト２０によってより高速に応答および／または処理することが可能になるとしてよい。
【００３３】
１以上のＦＦ６０を、少なくとも部分的に、回路１１８によって送信した後、および／または、１以上のフロー制御通知７１が、少なくとも部分的に処理された後（処理６０５を参照のこと）、回路１１８は、以前の送信途中に割り込みが発生していた１以上のフレーム４０の送信を、少なくとも部分的に、再開するとしてよい（図６の処理６０６を参照のこと）回路１１８´は、１以上のフレームＦＦ６０および１以上のフレーム４０を、少なくとも部分的に受信してもよく、少なくとも部分的に処理するとしてもよい。回路１１８´は、１以上のＦＦ６０でエラー（例えば、１以上のＣＲＣ関連のエラー）を検出すると、この旨を回路１１８に信号伝達するとしてよく、回路１１８は、１以上のフレーム５２を再送信用に再スケジューリングするとしてよい。
【００３４】
このように、ある実施形態は、送信側から受信側への第２のフレームのペイロードを、少なくとも部分的に、送信することを優先して、および／または、１以上の入力フロー制御通知を、少なくとも部分的に、処理することを優先して、送信側から受信側への第１のフレームの、少なくとも部分的な、送信に対して、少なくとも部分的に、割り込みを行う回路を含むとしてよい。ペイロードは、１以上のフレームフラグメントで受信側に、少なくとも部分的に、送信されるとしてよい。回路は、少なくとも部分的に、１以上の制御フレームを受信側に発行することによって、少なくとも部分的に、第１のフレームの送信に対して、少なくとも部分的に、割り込みを行うことを示すとしてよい。１以上のフレームフラグメントが、少なくとも部分的に、１以上のフレームフラグメントに、少なくとも部分的に、含まれている１以上の所定値によって指定されるとしてよい。
【００３５】
利点を挙げると、本実施形態によれば、比較的優先度が高いフレーム（例えば、低レイテンシフレーム）に含まれている情報を受信側がコンバージドイーサネット（登録商標）ネットワークで受信する際のレイテンシが短くなるとしてよい。その他の利点を挙げると、本実施形態によれば、このようなネットワークに割り当てられるバッファメモリの量を削減することが可能になるとしてよい。さらに、本実施形態によると、ネットワークの信頼性に悪影響が出ることはないとしてよく、フロー制御技術を当該ネットワークで利用できるようになるとしてよい。更なる利点を挙げると、本実施形態は、既に確立されているイーサネット（登録商標）規格および／または検討中のイーサネット（登録商標）規格に準拠しているとしてよく、タイムアウトを利用せず、再収集のためにフレームフラグメントに番号を割り振る処理は行わないとしてよい。
【００３６】
本実施形態から逸脱することなく、多くの変更例、変形例および代替例を実施することが可能である。例えば、本実施形態によると、第１のフレームの少なくとも部分的な送信に対する、少なくとも部分的な割り込みは、１以上のアウトオブバンドメッセージ（例えば、１以上の不図示の別箇のアウトオブバンド有線および／または無線通信リンクで送信される）で指定されるとしてよい。したがって、本実施形態は、このような代替例、変形例および変更例をすべて包含するものと広義に解釈されるべきである。本実施形態の例を項目として記載する。
［項目１］
送信側から受信側への第１のフレームの少なくとも部分的な送信に対して、少なくとも部分的に割り込みを行うことを可能とする回路を備え、
割り込みは、
送信側から受信側へ、第２のフレームのペイロードを少なくとも部分的に、１以上のフレームフラグメントで、受信側に少なくとも部分的に送信すること、および、
１以上の入力フロー制御通知を少なくとも部分的に処理することのうち少なくとも一方を優先して行われる装置。
［項目２］
回路は、１以上の制御フレームを少なくとも部分的に受信側に発行することによって、第１のフレームの少なくとも部分的な送信に対して行われる割り込みを、少なくとも部分的に、指示し、
１以上のフレームフラグメントは、１以上のフレームフラグメントに少なくとも部分的に含まれている１以上の所定値によって、少なくとも部分的に指定されており、
１以上の制御フレームは、
１以上のイーサネット（登録商標）一時停止フレーム、および、
１以上のイーサネット（登録商標）優先フロー制御フレームのうち少なくとも一方を含み、
１以上の制御フレームは、第１のフレームの少なくとも部分的な送信については、ペイロードを少なくとも部分的に送信することを優先して、割り込みが発生することを少なくとも部分的に指定する１以上のフィールド値を含む項目１に記載の装置。
［項目３］
１以上の所定値は、１以上のフレームフラグメントの１以上のサイクリック・リダンダンシー・チェック（ＣＲＣ）フィールドに少なくとも部分的に含まれており、
１以上のフィールド値は、１以上の所定のオペコードを含む項目２に記載の装置。
［項目４］
送信側は、スイッチを介して、受信側に１以上のフレームフラグメントを少なくとも部分的に送信し、
スイッチは、複数の入口ポートおよび一の出口ポートを含み、複数の入口ポートのうち少なくとも１つの入口ポートは、１以上のフレームフラグメントを少なくとも部分的に受信し、出口ポートは、受信側に１以上のフレームフラグメントを少なくとも部分的に送信し、
複数の入口ポートは、１以上のフレームフラグメントのうち第１のフレームフラグメントを受信する前は、出口ポートに対してカットスルー動作モードで動作し、
複数の入口ポートは、１以上のフレームフラグメントのうち第１のフレームフラグメントを受信した後は、出口ポートに対して、ストア・アンド・フォワード動作モードで動作する項目１に記載の装置。
［項目５］
スイッチは、少なくとも部分的に１以上の他のフレームフラグメントを送信し、
１以上の他のフレームフラグメントは、第２のフレームと優先度が同一であり、
スイッチは、１以上のフローを少なくとも部分的に特定するためのフレームフラグメントに含まれている情報に少なくとも部分的に基づいて、フレームフラグメントを少なくとも部分的に区別する項目４に記載の装置。
［項目６］
回路カードは、少なくとも部分的に回路を有しており、
回路カードは、第１のホストで回路基板に結合されるよう構成され、
回路基板は、メモリおよびホストプロセッサを有しており、
回路は、１以上のダイレクトメモリアクセス処理で、メモリからペイロードを少なくとも部分的に受信する項目１に記載の装置。
［項目７］
回路は、受信側に１以上の制御フレームを少なくとも部分的に発行することによって、第１のフレームの少なくとも部分的な送信に対して行われる割り込みを少なくとも部分的に指定し、
１以上のフレームフラグメントは、１以上のフレームフラグメントに少なくとも部分的に含まれている１以上の所定値によって少なくとも部分的に指定されており、
１以上の所定値は、１以上のフレームフラグメントの１以上のサイクリック・リダンダンシー・チェック（ＣＲＣ）フィールドに少なくとも部分的に含まれており、１以上の所定値は、１以上のフレームフラグメントについて１以上の適切でないＣＲＣ値を含み、
１以上のフレームフラグメントはさらに、１以上のフレームフラグメントについて１以上の累算ＣＲＣ値を少なくとも部分的に含む１以上の他のＣＲＣフィールドを含む項目１に記載の装置。
［項目８］
１以上の命令を格納しているコンピュータ可読メモリであって、１以上の命令が機械によって実行されると、機械は、
送信側から受信側への第１のフレームの少なくとも部分的な送信に対して、少なくとも部分的に割り込みを行うことを可能とすることを含む動作を実行し、
割り込みは、
送信側から受信側へ、第２のフレームのペイロードを少なくとも部分的に、１以上のフレームフラグメントで、受信側に少なくとも部分的に送信すること、および、
１以上の入力フロー制御通知を少なくとも部分的に処理することのうち少なくとも一方を優先して行われるコンピュータ可読メモリ。
［項目９］
動作はさらに、１以上の制御フレームを少なくとも部分的に受信側に発行することによって、第１のフレームの少なくとも部分的な送信に対して行われる割り込みを少なくとも部分的に指示することを含み、
１以上のフレームフラグメントは、１以上のフレームフラグメントに少なくとも部分的に含まれている１以上の所定値によって、少なくとも部分的に指定されており、
１以上の制御フレームは、
１以上のイーサネット（登録商標）一時停止フレーム、および、
１以上のイーサネット（登録商標）優先フロー制御フレームのうち少なくとも一方を含み、
１以上の制御フレームは、第１のフレームの少なくとも部分的な送信については、ペイロードを少なくとも部分的に送信することを優先して、割り込みが発生することを少なくとも部分的に指定する１以上のフィールド値を含む項目８に記載のコンピュータ可読メモリ。
［項目１０］
１以上の所定値は、１以上のフレームフラグメントの１以上のサイクリック・リダンダンシー・チェック（ＣＲＣ）フィールドに少なくとも部分的に含まれており、
１以上のフィールド値は、１以上の所定のオペコードを含む項目９に記載のコンピュータ可読メモリ。
［項目１１］
送信側は、スイッチを介して、受信側に１以上のフレームフラグメントを少なくとも部分的に送信し、
スイッチは、複数の入口ポートおよび一の出口ポートを含み、
複数の入口ポートのうち少なくとも１つの入口ポートは、１以上のフレームフラグメントを少なくとも部分的に受信し、出口ポートは、受信側に１以上のフレームフラグメントを少なくとも部分的に送信し、
複数の入口ポートは、１以上のフレームフラグメントのうち第１のフレームフラグメントを受信する前は、出口ポートに対してカットスルー動作モードで動作し、
複数の入口ポートは、１以上のフレームフラグメントのうち第１のフレームフラグメントを受信した後は、出口ポートに対してストア・アンド・フォワード動作モードで動作する項目８に記載のコンピュータ可読メモリ。
［項目１２］
スイッチは、少なくとも部分的に１以上の他のフレームフラグメントを送信し、
１以上の他のフレームフラグメントは、第２のフレームと優先度が同一であり、
スイッチは、１以上のフローを少なくとも部分的に特定するためのフレームフラグメントに含まれている情報に少なくとも部分的に基づいて、フレームフラグメントを少なくとも部分的に区別する項目１１に記載のコンピュータ可読メモリ。
［項目１３］
回路カードは、少なくとも部分的に回路を有しており、
回路カードは、第１のホストで回路基板に結合されるよう構成され、
回路基板は、メモリおよびホストプロセッサを有しており、
回路は、１以上のダイレクトメモリアクセス処理で、メモリからペイロードを少なくとも部分的に受信する項目８に記載のコンピュータ可読メモリ。
［項目１４］
動作はさらに、受信側に１以上の制御フレームを少なくとも部分的に発行することによって、第１のフレームの少なくとも部分的な送信に対して行われる割り込みを少なくとも部分的に指定することを含み、
１以上のフレームフラグメントは、１以上のフレームフラグメントに少なくとも部分的に含まれている１以上の所定値によって少なくとも部分的に指定されており、
１以上の所定値は、１以上のフレームフラグメントの１以上のサイクリック・リダンダンシー・チェック（ＣＲＣ）フィールドに少なくとも部分的に含まれており、１以上の所定値は、１以上のフレームフラグメントについて１以上の適切でないＣＲＣ値を含み、
１以上のフレームフラグメントはさらに、１以上のフレームフラグメントについて１以上の累算ＣＲＣ値を少なくとも部分的に含む１以上の他のＣＲＣフィールドを含む項目８に記載のコンピュータ可読メモリ。
［項目１５］
送信側から受信側への第１のフレームの少なくとも部分的な送信に対して、少なくとも部分的に割り込みを行うことを可能とする段階を備え、
割り込みは、
送信側から受信側へ、第２のフレームのペイロードを少なくとも部分的に、１以上のフレームフラグメントで、受信側に少なくとも部分的に送信すること、および、
１以上の入力フロー制御通知を少なくとも部分的に処理することのうち少なくとも一方を優先して行われる方法。
［項目１６］
１以上の制御フレームを少なくとも部分的に受信側に発行することによって、第１のフレームの少なくとも部分的な送信に対して行われる割り込みを少なくとも部分的に指示する段階をさらに備え、
１以上のフレームフラグメントは、１以上のフレームフラグメントに少なくとも部分的に含まれている１以上の所定値によって少なくとも部分的に指定されており、
１以上の制御フレームは、
１以上のイーサネット（登録商標）一時停止フレーム、および、
１以上のイーサネット（登録商標）優先フロー制御フレームのうち少なくとも一方を含み、
１以上の制御フレームは、第１のフレームの少なくとも部分的な送信については、ペイロードを少なくとも部分的に送信することを優先して、割り込みが発生することを少なくとも部分的に指定する１以上のフィールド値を含む項目１５に記載の方法。
［項目１７］
１以上の所定値は、１以上のフレームフラグメントの１以上のサイクリック・リダンダンシー・チェック（ＣＲＣ）フィールドに少なくとも部分的に含まれており、
１以上のフィールド値は、１以上の所定のオペコードを含む項目１６に記載の方法。
［項目１８］
送信側は、スイッチを介して、受信側に１以上のフレームフラグメントを少なくとも部分的に送信し、
スイッチは、複数の入口ポートおよび一の出口ポートを含み、
複数の入口ポートのうち少なくとも１つの入口ポートは、１以上のフレームフラグメントを少なくとも部分的に受信し、出口ポートは、受信側に１以上のフレームフラグメントを少なくとも部分的に送信し、
複数の入口ポートは、１以上のフレームフラグメントのうち第１のフレームフラグメントを受信する前は、出口ポートに対してカットスルー動作モードで動作し、
複数の入口ポートは、１以上のフレームフラグメントのうち第１のフレームフラグメントを受信した後は、出口ポートに対してストア・アンド・フォワード動作モードで動作する項目１５に記載の方法。
［項目１９］
スイッチは、少なくとも部分的に１以上の他のフレームフラグメントを送信し、
１以上の他のフレームフラグメントは、第２のフレームと優先度が同一であり、
スイッチは、１以上のフローを少なくとも部分的に特定するためのフレームフラグメントに含まれている情報に少なくとも部分的に基づいて、フレームフラグメントを少なくとも部分的に区別する項目１８に記載の方法。
［項目２０］
回路カードは、少なくとも部分的に回路を有しており、
回路カードは、第１のホストで回路基板に結合されるよう構成され、
回路基板は、メモリおよびホストプロセッサを有しており、
回路は、１以上のダイレクトメモリアクセス処理で、メモリからペイロードを少なくとも部分的に受信する項目１５に記載の方法。
［項目２１］
受信側に１以上の制御フレームを少なくとも部分的に発行することによって、第１のフレームの少なくとも部分的な送信に対して行われる割り込みを少なくとも部分的に指定する段階をさらに備え、
１以上のフレームフラグメントは、１以上のフレームフラグメントに少なくとも部分的に含まれている１以上の所定値によって少なくとも部分的に指定されており、
１以上の所定値は、１以上のフレームフラグメントの１以上のサイクリック・リダンダンシー・チェック（ＣＲＣ）フィールドに少なくとも部分的に含まれており、
１以上の所定値は、１以上のフレームフラグメントについて１以上の適切でないＣＲＣ値を含み、
１以上のフレームフラグメントはさらに、１以上のフレームフラグメントについて１以上の累算ＣＲＣ値を少なくとも部分的に含む１以上の他のＣＲＣフィールドを含む項目１５に記載の方法。
［項目２２］
回路は、受信側に１以上の制御フレームを少なくとも部分的に発行することによって、第１のフレームの少なくとも部分的な送信に対して行われる割り込みを少なくとも部分的に指定し、
１以上のフレームフラグメントは、１以上の所定値によって少なくとも部分的に指定されており、
１以上の所定値は、
１以上の順序集合、および、
１以上の反転サイクリック・リダンダンシー・チェック値のうち少なくとも一方を含む項目１に記載の装置。
【図１】
0005629954.tif 000002
【図２】
0005629954.tif 000003
【図３】
0005629954.tif 000004
【図４】
0005629954.tif 000005
【図５】
0005629954.tif 000006
【図６】
0005629954.tif 000007
【図７】
0005629954.tif 000008