(57)【特許請求の範囲】
【請求項１】
ｐ型半導体層を有する半導体基体を備えた太陽電池素子であって、
前記ｐ型半導体層は厚みが２〜１０ｎｍの表層内部にＳｉ−Ｎ結合を有しており、
前記ｐ型半導体層の上にパッシベーション層が設けられて、
前記ｐ型半導体層と前記パッシベーション層との界面における界面準位密度が、１．１×１０１１ｃｍ−２・ｅＶ−１以下であることを特徴とする太陽電池素子。
【請求項２】
前記ｐ型半導体層は結晶質シリコンからなることを特徴とする請求項１に記載の太陽電池素子。
【請求項３】
ｐ型半導体層を有する半導体基体を準備する基体準備工程と、
前記ｐ型半導体層の表面を、窒素原子を含むガスを用いて、０．４Ｗ／ｃｍ２以上０．８Ｗ／ｃｍ２以下のプラズマパワー密度で形成されるプラズマに曝す表面処理工程と、
前記プラズマに曝した前記ｐ型半導体層の上にパッシベーション層を形成する層形成工程とを有することを特徴とする太陽電池素子の製造方法。
【請求項４】
前記ガスは水素をさらに含むことを特徴とする請求項３に記載の太陽電池素子の製造方法。
【請求項５】
請求項１または２に記載の太陽電池素子を備えていることを特徴とする太陽電池モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、太陽電池素子および太陽電池素子の製造方法ならびに太陽電池素子を備えている太陽電池モジュールに関する。
【背景技術】
【０００２】
シリコン基板を備えた太陽電池素子において、キャリアの再結合を低減するためにパッシベーション膜がシリコン基板の表面に設けられる。このパッシベーション膜の材料として窒化シリコン膜を用いることが研究されている。
【０００３】
しかしながら、導電型がｐ型のシリコン基板上に窒化シリコン膜を形成した場合、一般的な窒化シリコン膜は正の固定電荷を有しているので、シリコン基板と窒化シリコン膜との界面において少数キャリアが増大する方向にバンドが曲がる現象（バンドベンティング）が生じる。そのため、キャリアの再結合を十分に低減することができずに太陽電池素子の短絡電流および開放電圧が低下し、ひいては太陽電池素子の光電変換効率が低下する。
【０００４】
この課題を解決するために、窒化シリコン膜を形成する前に、窒素ガスを含む原料ガスを用いて形成されるプラズマによって、窒化シリコン膜が形成される表面の処理を行うことが開示されている（例えば、下記の特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２１３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記方法によって作製された太陽電池においては、発電効率に寄与するだけの改善が不十分であり、キャリアの再結合を低減して光電変換効率を高める太陽電池素子およびその製造方法ならびに太陽電池モジュールが望まれている。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の一形態に係る太陽電池素子は、ｐ型半導体層を有する半導体基体を備えた太陽電池素子であって、前記ｐ型半導体層は厚みが２〜１０ｎｍの表層内部にＳｉ−Ｎ結合を有しており、前記ｐ型半導体層の上にパッシベーション層が設けられて、前記ｐ型半導体層と前記パッシベーション層との界面における界面準位密度が、１．１×１０１１ｃｍ−２・ｅＶ−１以下であることを特徴とする。
【０００８】
また、本発明の一形態に係る太陽電池素子の製造方法は、ｐ型半導体層を有する半導体基体を準備する基体準備工程と、前記ｐ型半導体層の表面を、窒素原子を含むガスを用いて、０．４Ｗ／ｃｍ２以上０．８Ｗ／ｃｍ２以下のプラズマパワー密度で形成されるプラズマに曝す表面処理工程と、前記プラズマに曝した前記ｐ型半導体層の上にパッシベーション層を形成する層形成工程とを有することを特徴とする。
【０００９】
さらに、本発明の一形態に係る太陽電池モジュールは、上記太陽電池素子を備えていることを特徴とする。
【発明の効果】
【００１０】
上記の太陽電池素子およびその製造方法ならびに太陽電池モジュールによれば、バンドベンティングが低減されるため、キャリアの再結合を十分に低減することができ、太陽電池素子の短絡電流および開放電圧が向上して、ひいては光電変換効率を高めた太陽電池素子および太陽電池モジュールを提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一形態に係る太陽電池素子の一例を第１面側からみた平面模式図である。
【図２】本発明の一形態に係る太陽電池素子の一例を第２面側からみた平面模式図である。
【図３】本発明の一形態に係る太陽電池素子の一例を示す模式図であり、図１におけるＡ−Ａ線で切断した断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一形態に係る太陽電池素子およびその製造方法について図面を参照しつつ詳細に説明する。
【００１３】
＜太陽電池素子の基本構成＞
図１乃至図３に示すように、太陽電池素子１０は、光が入射する受光面（図３における上面であり、以下では第１面という）１０ａとこの第１面１０ａの裏面に相当する非受光面（図３における下面であり、以下では第２面という）１０ｂを有する。また、太陽電池素子１０は、板状の半導体基体９（例えば、一導電型の半導体層である半導体基板１と、この半導体基板１における第１面１０ａ側に設けられた逆導電型の半導体層である逆導電型層２とから構成される）と、半導体基体９における第１面１０ａの側（本実施形態では、逆導電型層２上）に設けられた反射防止層３と、第２面１０ｂ側に設けられた例えば正の固定電荷を有するパッシベーション層７とを備えている。
【００１４】
また、太陽電池素子１０は、半導体基体９における第１面１０ａ側に設けられた第１電極４と、半導体基体９における第２面１０ｂ側に設けられた第２電極５とを有する。
【００１５】
さらに、太陽電池素子１０は、半導体基板１がｐ型の導電型を有する場合、半導体基板１における第２面１０ｂ側の表層内部にＳｉ−Ｎ結合を有する表層内部領域８を備えている。
【００１６】
半導体基板１としては、例えば所定のドーパント元素（導電型制御用の不純物）を有して一導電型（例えば、ｐ型）を呈する単結晶シリコン基板または多結晶シリコン基板等の結晶シリコン基板が好適に用いられる。半導体基板１の厚みは、例えば、２５０μｍ以下であるのが好ましく、１５０μｍ以下とするのがさらに好ましい。半導体基板１の形状は、特に限定されるものではないが、図示されているように、四角形状であれば製法上および多数の太陽電池素子を配列して太陽電池モジュールを構成する際等の観点から好適である。なお、半導体基体９としては、結晶質シリコン系以外の半導体を用いてもよく、例えば薄膜シリコン（アモルファスシリコン、微結晶シリコン）またはシリコンゲルマニウム等の半導体材料が使用可能である。ただし、半導体基体９として結晶質シリコンを用いると作製が容易であり、製造コストおよび光電変換効率等の点でも好適である。
【００１７】
また、パッシベーション層７は、窒化シリコンまたは酸化シリコン等が使用可能であるが、特に窒化シリコンを用いると窒化シリコンを形成する際に生じる水素によって半導体基板が水素パッシベーションされる点で好適である。
【００１８】
＜太陽電池素子の具体例＞
以下、太陽電池素子についてより具体的な例について説明する。ｐ型の導電型を呈する結晶シリコン基板を用いた例を説明する。半導体基体９を構成する結晶シリコン基板からなる半導体基板１がｐ型を呈するようにする場合、ドーパント元素としては、例えば、ボロンあるいはガリウムを用いるのが好適である。
【００１９】
半導体基体９を構成する逆導電型層２は、半導体基板１と逆の導電型を呈する層であり、半導体基板１における第１面１０ａ側に設けられている。すなわち、逆導電型層２は半導体基体９の表層内に形成されている。半導体基板１としてｐ型の導電型を呈するシリコン基板を使用する場合であれば、逆導電型層２はｎ型の導電型を呈するように形成される。一方、半導体基板１としてｎ型の導電型を呈するシリコン基板を使用する場合であれば、逆導電型層２は、ｐ型の導電型を呈するように形成される。また、ｐ型の導電型の領域とｎ型の導電型の領域との間には、ｐｎ接合部が形成される。このような逆導電型層２は、半導体基板１がｐ型の導電型を呈するシリコン基板であれば、例えば、このシリコン基板１における第１面１０ａ側にリン等の不純物を拡散させることによって形成できる。
【００２０】
反射防止層３は、所望の波長領域の光の反射率を低減させて、光生成キャリア量を増大させる役割を果たし、太陽電池素子１０の光電流密度Ｊｓｃを向上させることができる。反射防止層３は、例えば窒化シリコン膜、酸化チタン膜、酸化シリコン膜、酸化マグネシウム膜、酸化インジウムスズ膜、酸化スズ膜または酸化亜鉛膜などからなる。その厚みは、材料によって適宜選択されて、適当な入射光に対して無反射条件を実現できるようにする。シリコンからなる半導体基板１においては、屈折率は１．８〜２．３程度、厚み５００〜１２００Å程度が好ましい。また、反射防止層３が窒化シリコン膜からなる場合、パッシベーション効果も有することができるので好適である。
【００２１】
パッシベーション層７は例えば窒化シリコンからなり、半導体基板１における第２面１０ｂ側に形成され、キャリアの再結合を低減する役割を有するものである。パッシベーション層７の厚みは、１００〜２０００Å程度に形成すればよい。
【００２２】
ＢＳＦ（裏面電界）領域６は半導体基板１における第２面１０ｂの近傍でキャリアの再結合による効率の低下を低減させる役割を有しており、半導体基板１における第２面１０ｂ側に内部電界を形成するものである。ＢＳＦ領域６は半導体基板１と同一の導電型を呈しているが、半導体基板１が含有する多数キャリアの濃度よりも高い濃度を有している。ここで、「高濃度」とは、半導体基板１において一導電型を呈するためにドープされてなるドーパント元素によるキャリア濃度よりも高い濃度で存在することを意味する。ＢＳＦ領域６は、半導体基板１がｐ型を呈するのであれば、例えば、第２面１０ｂ側にボロンまたはアルミニウムなどのドーパント元素を拡散させることによって、これらドーパント元素の濃度が１×１０１８〜５×１０２１ａｔｏｍｓ／ｃｍ３程度となるように形成されるのが好適である。ＢＳＦ領域６は、少なくともパッシベーション層７の面積に対して０．１〜１０％程度の領域に形成されるのが好適である。
【００２３】
第１電極４は、図１に示すように、第１出力取出電極４ａと、複数の線状の第１集電電極４ｂとを有する。第１出力取出電極４ａの少なくとも一部は、第１集電電極４ｂと交差している。この第１出力取出電極４ａは、例えば、１．３〜２．５ｍｍ程度の幅を有している。一方、第１集電電極４ｂは、線状を成しており、その幅が５０〜２００μｍ程度であるため、第１出力取出電極４ａよりも幅が小さい。また、第１集電電極４ｂは、互いに１．５〜３ｍｍ程度の間隔を空けて複数設けられている。また、このような第１電極４の厚みは、１０〜４０μｍ程度である。上述のような第１電極４は、例えば銀のような導電性金属をスクリーン印刷等により所望の形状に塗布した後、焼成することによって形成することができる。
【００２４】
第２電極５の厚みは１〜１０μｍ程度であり、半導体基板１における第２面１０ｂ側の略全面に形成される。この第２電極５は、例えば銀またはアルミニウムを主成分とする金属ペーストを塗布・焼成する、スパッタまたは蒸着製膜することによって形成することができる。第２電極５はＢＳＦ領域６より半導体基板１とコンタクトを有する。
【００２５】
表層内部領域８は、厚みが２〜１０ｎｍ程度であり、半導体基板１における第２面１０ｂ側の表層内部にＳｉ−Ｎ結合を有している。窒化シリコン膜からなるパッシベーション層７がｐ型の導電型を有する半導体基板１上に形成された場合であっても、上述の構造を有することによりバンドベンティングが低減されるため、再結合を十分に低減することができ、太陽電池素子の短絡電流および開放電圧が向上する。特に、正の固定電荷を有するパッシべーション層７を用いる際には、Ｓｉ−Ｎ結合を有する表層内部領域８を設けることによってバンドベンティングの影響を低減できる。これは、Ｓｉ−Ｎ結合の存在によりＳｉ界面において、伝導帯から深さ０．２〜０．５ｅＶ程度、中でも特に０．４ｅＶ近傍のトラップ準位密度が低減し、且つパッシベーション膜７の成長初期層における欠陥密度が低減されることにより、同部での界面準位密度および固定電荷密度が低減するためである。このとき、界面準位密度は５．０×１０１１ｃｍ−２・ｅＶ−１以下、好ましくは１．１×１０１１ｃｍ−２・ｅＶ−１以下とすることが好ましい。
【００２６】
＜太陽電池素子の製造方法＞
本実施形態の太陽電池素子の基本的な製造方法について簡単に説明する。本実施形態では、少なくとも以下の工程を順次行うものとする。まず、ｐ型半導体層である半導体基板１を有する半導体基体を準備する基体準備工程を行う。次に、半導体基板１の表面を、窒素原子を含むガスを用いて形成されるプラズマに曝す表面処理工程を行う。そして、プラズマに曝した半導体基板１の上にパッシベーション層７を形成する層形成工程を行う。
【００２７】
次に、太陽電池素子１０の製造方法の具体例について説明する。
【００２８】
まず、半導体基体９の基体準備工程について説明する。半導体基体９を主に構成する半導体基板１が単結晶シリコン基板の場合は、例えば引き上げ法などによって形成され、半導体基板１が多結晶シリコン基板の場合は、例えば鋳造法などによって形成される。なお、以下では、ｐ型の多結晶シリコンを用いた例によって説明する。
【００２９】
最初に、例えば鋳造法により多結晶シリコンのインゴットを作製する。次いで、そのインゴットを例えば、２５０μｍ以下の厚みにスライスする。その後、半導体基板１の切断面の機械的ダメージ層および汚染層を清浄化するために、表面をＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸などでごく微量エッチングするのが望ましい。なお、このエッチング工程後に、ウェットエッチング方法を用いて、半導体基板１の表面に微小な凹凸構造を形成するのがさらに望ましい。また、ウェットエッチングの条件により、前述のダメージ層除去工程を省略することも可能である。
【００３０】
次に、半導体基板１における第１面１０ａ側の表層内にｎ型の逆導電型層２を形成する。このような逆導電型層２は、ペースト状態にしたＰ２Ｏ５を半導体基板１の表面に塗布して熱拡散させる塗布熱拡散法、ガス状態にしたＰＯＣｌ３（オキシ塩化リン）を拡散源とした気相熱拡散法、およびリンイオンを直接拡散させるイオン打ち込み法などによって形成される。この逆導電型層２は０．２〜２μｍ程度の深さ、４０〜１５０Ω／□程度のシート抵抗に形成される。なお、逆導電型層２の形成方法は上記方法に限定されるものではなく、例えば薄膜技術を用いて、水素化アモルファスシリコン膜または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、半導体基板１と逆導電型層２との間にｉ型シリコン領域を形成してもよい。
【００３１】
次に、第２面１０ｂ側に逆導電型層２が形成された場合には、第２面１０ｂ側のみをエッチングして除去し、ｐ型の導電型領域を露出させる。例えば、フッ酸溶液に半導体基板１における第２面１０ｂ側のみを浸して逆導電型層２を除去する。その後に、逆導電型層２を形成する際に半導体基板１の表面に付着した燐ガラスをエッチングして除去する。このように、燐ガラスを残存させて第２面１０ｂ側に形成された逆導電型層２を除去することにより、燐ガラスがエッチングマスクの役割を果たし、第１面１０ａ側の逆導電型層２が除去されたり、ダメージを受けるのを低減することができる。また、予め第２面１０ｂ側に拡散マスクを形成しておき、気相熱拡散法等により逆導電型層２を形成し、続いて拡散マスクを除去するプロセスによっても、同様の構造を形成することが可能である。
【００３２】
以上により、ｐ型半導体層を有する半導体基板１と逆導電型層２とを備えた半導体基体９を準備することができる。
【００３３】
次に、反射防止層３を形成する。反射防止層３は、例えば、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法、蒸着法、スパッタ法などを用いて形成される。例えば、窒化シリコン膜からなる反射防止層３をＰＥＣＶＤ法で形成する場合であれば、反応室内を５００℃程度としてシラン（ＳｉＨ４）とアンモニア（ＮＨ３）との混合ガスを窒素（Ｎ２）で希釈し、グロー放電分解でプラズマ化させて堆積させることで反射防止層３が形成される。
【００３４】
次に、半導体基板１における第２面１０ｂ側の表層内にＳｉ−Ｎ結合を有する表層内部領域８が形成される。この際、窒素原子を含むガス、例えば、一酸化窒素、二酸化窒素、アンモニアおよび／または窒素等からなるガスを用いて形成されるプラズマに半導体基板１の表面を曝すことにより半導体基板１における第２面１０ｂ側を表面処理することによって、上記ガスの分解により生成された窒素原子が半導体基板１の内部に打ち込まれて、Ｓｉ−Ｎ結合を有する表層内部領域８が形成される。
【００３５】
また、上記ガスのうち窒素を用いることによりＳｉ−Ｎ結合が形成されやすいため好ましい。
【００３６】
上記ガスは水素をさらに含むことが好ましい。なぜなら、水素を含むことによって、水素ラジカルによりＳｉ−Ｓｉ結合が切断され、切れたボンドの部位に窒素原子が結合することによりＳｉ−Ｎ結合の形成速度が向上するからである。
【００３７】
上述のプラズマによる表面処理工程は、例えば、窒素の流量を２０〜２００ｓｃｃｍ、基板温度を１５０〜３００℃、ガス圧力を１０〜１００Ｐａ、プラズマ励起周波数を１３．５６〜２７．１２ＭＨｚ、プラズマパワー密度を０．３〜１０Ｗ／ｃｍ２、処理時間を１０〜１２０分と設定した条件下で行われる。また、水素ガスを含む場合には、窒素と水素の流量比を１：２〜３：１の範囲内にすればよい。プラズマパワー密度が小さい場合には、窒素原子がシリコン基板１の内部に打ち込まれず、Ｓｉ−Ｎ結合を有する表面内部領域８が形成されないが、プラズマパワー密度を大きくすることによって、窒素原子がシリコン基板１の内部に打ち込まれて、Ｓｉ−Ｎ結合を有する表面内部領域８が形成される。
【００３８】
次に、窒化シリコン膜からなるパッシベーション層７を形成する層形成工程を行う。パッシベーション層は、ＰＥＣＶＤ法またはスパッタ法などを用いて形成される。例えば、ＰＥＣＶＤ法で形成する場合であれば、シラン（ＳｉＨ４）１０〜２００ｓｃｃｍとアンモニア（ＮＨ３）１０〜５００ｓｃｃｍとの混合ガスを用いる。この際、基板温度を２００〜５００℃、ガス圧力を５〜３００Ｐａ、プラズマ励起周波数を１３．５６〜４０．６８ＭＨｚ、プラズマパワー密度を０．００２〜１Ｗ／ｃｍ２の条件によりグロー放電分解でプラズマ化させて堆積させることでパッシベーション層７が形成される。
【００３９】
次に、第１電極４（第１出力取出電極４ａ、第１集電電極４ｂ）と第２電極５（第１層５ａ、第２層５ｂ）とを以下のようにして形成する。
【００４０】
第１電極４は、例えば銀（Ａｇ）等からなる金属粉末と、有機ビヒクルとガラスフリットとを含有する銀ペーストを用いて作製される。この銀ペーストを、半導体基板１の第１面に塗布し、その後、最高温度６００〜８５０℃で数十秒〜数十分程度焼成することにより、ファイヤースルー法によって反射防止層３を突き破り逆導電型層２上に第１電極４が電気的にコンタクトされる。上記塗布法としてはスクリーン印刷法などを用いることができ、好ましくは塗布後、所定の温度で溶剤を蒸散させて乾燥させる。
【００４１】
次に、ＢＳＦ領域６について説明する。まず、パッシベーション層７の開口部を形成する。例えば、２００μｍ〜１ｍｍの間隔でポイント状にサンドブラスト法、メカニカルスクライブ法、ケミカルエッチング法またはレーザー法などを用いてパッシベーション層７を除去すればよい。または、マスク等を用いて所定の形状となるようにパッシベーション層７が形成されてもよい。そして、例えばアルミニウム（Ａｌ）粉末と、有機ビヒクルとを含有するアルミニウムペーストを用いて作製される。このペーストを、パッシベーション層７の開口部内に塗布する。この塗布法としては、スクリーン印刷法などを用いることができる。このようにペーストを塗布した後、所定の温度で溶剤を蒸散させて乾燥させる方が、作業時にペーストがその他の部分に付着しにくいという観点から好ましい。
【００４２】
そして、半導体基板１を焼成炉内にて最高温度が６００〜８５０℃で数十秒〜数十分程度焼成することにより、ＢＳＦ領域６が半導体基板１の第２面１０ｂ側に形成され、第２電極５の第１層５ａとなるアルミニウム層が形成される。
【００４３】
次に、第２電極５の第２層５ｂは、例えば銀またはアルミニウムなどの高反射率金属をスパッタまたは蒸着等の真空製膜法にて形成する。また、同金属層をシード層としてメッキ等の厚膜化方法を追加することで低抵抗化を図ることができる。
【００４４】
以上のようにして、太陽電池素子１０を作製することができる。
【００４５】
なお、本発明は上記形態に限定されるものではなく、多くの修正および変更を加えることができる。上記説明においては、予めパッシベーション層７の開口部が形成されたが、ガラスフリットを含有したアルミニウムペーストをパッシベーション層７の上に直接、所定領域に形成し、高温の熱処理を行うファイヤースルー法により、パッシベーション層７を突き破り、半導体基板１にＢＳＦ領域６が形成され、その上に第１層５ａが形成される。なお、ガラスフリットを含有したアルミニウムペーストをポイント状に形成した場合には、上記ペーストと接続するように、ファイヤースルー法が可能ではないアルミニウムペーストまたは銀ペースト等の金属ペーストを第２面１０ｂ側のほぼ全面に塗布し、焼成することにより、パッシベーション層７上に第２層５ｂを形成することができる。
【００４６】
さらには、パッシベーション層７の上に印刷法、スパッタ法または蒸着法などでアルミニウム層を形成し、該アルミニウム層の局所にレーザー光を照射して溶融させることで該アルミニウム成分をパッシベーション層７に貫通させて半導体基板１と接触・反応させてＢＳＦ領域６を形成することができる（いわゆるレーザー焼成（溶融）コンタクト法：ＬＦＣ法）。このとき、形成するＢＳＦ領域６は２００μｍ〜１ｍｍの間隔でポイント状に形成することが好ましく、また、上記方法で形成されたアルミニウム層は第２電極５として利用される。
【００４７】
また、パッシベーション層７を形成する前にＢＳＦ領域６を形成してもよく、所定領域にボロンまたはアルミニウムを拡散すればよい。ボロンは三臭化ボロン（ＢＢｒ３）を拡散源とした熱拡散法を用いて温度８００〜１１００℃程度で加熱することによって拡散される。また、例えば薄膜技術を用いて、水素化アモルファスシリコン膜、または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、半導体基板１とＢＳＦ領域６との間にｉ型シリコン領域を形成してもよい。
【００４８】
また、反射防止層３とパッシベーション層７を形成する順序は、上記説明した順序と逆であっても構わない。また、反射防止層３およびパッシベーション層７を形成する前に、半導体基板１を洗浄することが好ましく、フッ酸処理、ＲＣＡ洗浄（米国ＲＣＡ社が開発した洗浄法であり、高温・高濃度の硫酸・過酸化水素水、希フッ酸（室温）、アンモニア水・過酸化水素水、または、塩酸・過酸化水素水などによる洗浄方法）の後にフッ酸処理、またはＳＰＭ（Sulfuric Acid/Hydrogen Peroxide/Water Mixture）洗浄後にフッ酸処理を行うことにより洗浄することができる。
【００４９】
また、ＢＳＦ領域６と低抵抗金属電極を梯子状の形状にて形成する場合であっても、ラミネート時に裏面に高反射率のバックシートを用いることで、高機能の裏面反射構造を実現することが可能である。
【００５０】
また、パッシベーション層７形成後の任意の工程において、水素を含んだガスでアニール処理を行うことで、更に裏面の再結合速度を低下させることが可能である。
【００５１】
また、反射防止層３が窒化シリコン膜からなり、ｎ型の導電型を有する半導体基板１を用いて太陽電池素子を作製する場合には、逆導電型層２がｐ型を有するため、第１面１０ａ側にＳｉ−Ｎ結合を有する表層内部領域８を形成した後、反射防止層３を形成することにより本実施形態の効果を期待することができる。
【００５２】
なお、本実施形態の太陽電池素子では、半導体基体として半導体基板を用いて作製した例を説明したが、半導体基体は板状に限定されるものではなく、例えばボールソーラー等の太陽電池において、球状等の板状でない半導体基体に対しても適用可能である。
【００５３】
＜太陽電池モジュール＞
本実施形態の太陽電池モジュールは、例えば、ガラス、樹脂または金属等の支持基板上に、１つの太陽電池素子１０、または、導体により電気的に直列接続させた複数の太陽電池素子１０を、耐湿性に優れた例えばＥＶＡ（Ethylene Vinyl Acetate）等の充填材にて封止した構成とすることが可能である。この場合、金属または樹脂等の枠体を支持基板の周囲に設けてもよい。
【実施例】
【００５４】
以下に、より具体的な実施例について説明する。
【００５５】
まず、半導体基板として、厚さが２００μｍの多結晶シリコン基板を多数用意した。これらの多結晶シリコン基板は、あらかじめｐ型の導電型を呈するようにボロンがドープされてなる。
【００５６】
用意したそれぞれの多結晶シリコン基板の第１面１０ａ側に、ＲＩＥ法を用いて図３に示すような凹凸構造９ａを形成した。次に、リン原子を拡散させて、シート抵抗が９０Ω／□程度となるｎ型の逆導電型層２を形成した。なお、第２面１０ｂ側に形成された逆導電型層２はフッ酸で除去し、その後、逆導電型層２上に残った燐ガラスをフッ酸で除去した。次に、第１面１０ａ側にはプラズマＣＶＤ法により窒化シリコン膜からなる反射防止層３を形成し、第２面１０ｂ側にはプラズマＣＶＤ法により窒化シリコン膜からなるパッシベーション層７を形成した。
【００５７】
そして、第１面１０ａ側には銀ペーストを図１に示すような形状に塗布し、第２面１０ｂ側にアルミニウムペーストを５００μｍの間隔でドットパターンにて塗布し、焼成することにより第１電極４とＢＳＦ領域６を形成した。なお、第１電極４とＢＳＦ領域６はファイヤースルー法により、半導体基板１とコンタクトをとっている。
【００５８】
最後に第２電極５として、アルミニウムを第２面１０ｂ側の略全面に蒸着法にて１０μｍの厚さに形成した。
【００５９】
比較例２，３および実施例１〜５においては、第２面１０ｂ側にパッシベーション層７を形成する前に、窒素と水素を含むガスを用いて形成されるプラズマで第２面１０ｂ側を表面処理した。このとき、プラズマ処理は窒素の流量を１００ｓｃｃｍ、水素の流量を１００ｓｃｃｍ、基板温度を２００℃、ガス圧力を４０Ｐａ、プラズマ励起周波数を１３．５６ＭＨｚ、プラズマパワー密度を０．１、０．２、０．３、０．４、０．５、０．８、１．０Ｗ／ｃｍ２、処理時間を２０分間の条件下で行った。
【００６０】
比較例１においては、上記プラズマ処理を行わずに第２面１０ｂ側にパッシベーション層７を形成した。
【００６１】
上記実施例および比較例のそれぞれについて、太陽電池素子出力特性（短絡電流Ｉｓｃ，開放電圧Ｖｏｃ，曲線因子ＦＦ，光電変換効率）を測定し評価した。なお、これらの特性の測定はＪＩＳ Ｃ ８９１３に基づいて、ＡＭ１．５、１００ｍＷ／ｃｍ２の照射の条件下にて測定した。
【００６２】
また、第２電極５とパッシベーション層７を除去した第２面１０ｂ側をＸ線光電子分光分析装置（ＸＰＳ：ＰＨＩ社製Ｑｕａｎｔｅｒａ  ＳＸＭ装置）を用いて半導体基板１の深さ方向において分析し、、Ｓｉ−Ｎ結合の有無を評価した。
【００６３】
また、ＩＣＴＳ法を用いて界面準位密度Ｎ（Ｅ）は、以下の式に基づいて求めた。
【００６４】
Ｎ（Ｅ）：エネルギーＥにおける界面準位密度、Ｅｃ，Ｅｖ：伝導帯と価電子帯端のエネルギー値。Ｆ（Ｅ，φｓ）は、界面におけるFermi関数であり、
Ｆ（Ｅ，φｓ）＝１／［１＋ｅｘｐ（Ｅ−ｑφｓ−Ｅｆ）／ｋＴ］
で与えられる。
ここで、ｑ：電気素量、φｓ：表面ポテンシャル、Ｅｆ：フェルミエネルギー、ｅｎ（Ｅ），ｅｐ（Ｅ）：エネルギーＥにおける電子と正孔の放出率であり、次式の数１で与えられる。
【００６５】
【数１】
0005623131.tif 000002
【００６６】
Ｎｃ，Ｎｖ：伝導帯、価電子帯の実効状態密度、σｎ（Ｅ），σｐ（Ｅ）：電子正孔の捕獲断面積、ｖｔｈ：電子、正孔の熱速度、ｋ：ボルツマン定数、Ｔ：温度、式数２とおき式数３を求める。
【００６７】
【数２】
0005623131.tif 000003
【００６８】
【数３】
0005623131.tif 000004
【００６９】
バンドギャップの上半分に着目すればｅｎ（Ｅ）＞＞ｅｐ（Ｅ）であるので、ｅｐ（Ｅ）は上記の式では無視した。
ｅｎ（Ｅ）ｔｅｘｐ［−ｅｎ（Ｅ）ｔ］は、ｅｎ（Ｅ）ｔ＝１の時に、極大値をとるので式数４と近似する。
【００７０】
【数４】
0005623131.tif 000005
【００７１】
この関係を用いると、上記式は式数５のように簡単になる。
【００７２】
【数５】
0005623131.tif 000006
【００７３】
ｅｎ（Ｅ）ｔ＝１の関係からＥｃ−Ｅ＝ｋＴｌｎ[Ｎｃσｎ（Ｅ）ｖｔｈｔ]となる。
パルス電圧の印加時に界面準位が全て電子により満たされるとすれば、
Ｆ（Ｅ，φｓ（０））＝１
と考えてよい。
また、Ｅｃ−Ｅｆ＝ｋＴｌｎ(Ｎｃ／ＮＤ)の関係を用いて、式数６と表されるので、界面準位密度Ｎ（Ｅ）は次のように求まる。
【００７４】
【数６】
0005623131.tif 000007
【００７５】
ここで、式数７とおき、Ｓ（ｔ）をICTS信号と定義する。結果としてＮ（Ｅ）を式数８から求めることができる。なお、εｓ：半導体の誘電率、ＮＤ：基板のドナー濃度、Ｃ０ｘ：単位面積当たりのパッシベーション層の容量、ｔ：時間、Φｓ：表面ポテンシャル
【００７６】
【数７】
0005623131.tif 000008
【００７７】
【数８】
0005623131.tif 000009
【００７８】
Ｎ（Ｅ）の中の最小の値を界面準位密度として、その値を表１に示す。
【００７９】
【表１】
0005623131.tif 000010
【００８０】
実施例１〜５におけるシリコン基板の第２面１０ｂ側の表層内部にはＳｉ−Ｎ結合の存在を確認した。一方、比較例１〜３においては、Ｓｉ−Ｎ結合の存在が確認できなかった。しかも、比較例１〜３に比べて実施例１〜５は出力特性が高いことが確認できた。特に、プラズマパワー密度が適度である実施例４，５においては高い光電変換効率を実現することができた。
【符号の説明】
【００８１】
１    ：半導体基板（ｐ型半導体層）
２    ：逆導電型層
３    ：反射防止層
４    ：第１電極
４ａ  ：第１出力取出電極
４ｂ  ：第１集電電極
５    ：第２電極
５ａ：第１層
５ｂ：第２層
６    ：ＢＳＦ領域
７    ：パッシベーション層
８    ：表層内部領域
１０  ：太陽電池素子
１０ａ：第１面
１０ｂ：第２面
【図１】
0005623131.tif 000011
【図２】
0005623131.tif 000012
【図３】
0005623131.tif 000013