(57)【特許請求の範囲】
【請求項１】
第１の電極、前記第１の電極上に配置された第１の金属酸化物から構成される第１の酸化物層、前記第１の酸化物層に接して配置され、前記第１の金属酸化物より酸素不足度が小さい第２の金属酸化物から構成される第２の酸化物層、および、前記第２の酸化物層上に配置された第２の電極を有する抵抗変化素子と、前記抵抗変化素子に直列に接続されたトランジスタを有する電流制御素子とを備える不揮発性記憶素子の駆動方法であって、
前記トランジスタのゲートに第１のゲート電圧を印加し、前記不揮発性記憶素子に第１の極性を有する第１の書き込み電圧を印加することにより、前記抵抗変化素子を低抵抗状態にするステップと、
前記トランジスタのゲートに第２のゲート電圧を印加し、前記不揮発性記憶素子に前記第１の極性と異なる第２の極性を有する第２の書き込み電圧を印加することにより、前記抵抗変化素子を高抵抗状態にするステップと、
前記低抵抗状態の前記抵抗変化素子に流れる電流値、または、前記抵抗変化素子が前記低抵抗状態である場合の前記不揮発性記憶素子の抵抗値が、所定の範囲から外れる場合に、前記抵抗変化素子を低抵抗状態にするステップの実行時における前記トランジスタの抵抗値を変更するステップとを含み、
前記抵抗変化素子を低抵抗状態にするステップの実行後に前記抵抗変化素子に読み出し電圧を印加して、前記抵抗変化素子に流れる電流である読み出し電流から、前記抵抗変化素子の抵抗値を読み出すステップをさらに含み、
前記トランジスタの抵抗値を変更するステップは、前記読み出すステップにおいて読み出された抵抗値が前記所定の範囲から外れるか否かを判定するステップを有し、
前記判定するステップにおいて、前記抵抗変化素子の抵抗値の変化量が前記所定の範囲から外れるか否かを判定する
不揮発性記憶素子の駆動方法。
【請求項２】
前記抵抗変化素子を低抵抗状態にするステップを所定回数実行した後で、前記読み出すステップと前記判定するステップとを実行する
請求項１に記載の不揮発性記憶素子の駆動方法。
【請求項３】
前記判定するステップは、
前記読み出すステップにおいて読み出された抵抗値と、当該抵抗値を読み出すステップの実行より前に実行された他の前記読み出すステップにおいて読み出された抵抗値とを比較することによって、前記抵抗変化素子の抵抗値の変化量を算出するステップをさらに含む
請求項２に記載の不揮発性記憶素子の駆動方法。
【請求項４】
前記判定するステップは、
前記読み出すステップにおいて読み出された抵抗値と、基準抵抗値とを比較することによって、前記抵抗変化素子の抵抗値の変化量を算出するステップをさらに含む
請求項１または２に記載の不揮発性記憶素子の駆動方法。
【請求項５】
前記トランジスタの抵抗値を変更するステップでは、前記読み出すステップにおいて読み出された抵抗値に応じた値に、前記トランジスタの抵抗値を変更する
請求項１〜４のいずれか１項に記載の不揮発性記憶素子の駆動方法。
【請求項６】
前記抵抗変化素子が、前記第２の電極と前記第１の酸化物層と前記第２の酸化物層とのみ接する外面を有する局所領域をさらに備え、
前記局所領域が、前記第１の金属酸化物よりも酸素不足度の大きい第３の金属酸化物で構成される第１の局所領域と、前記第２の電極に接する面を含む領域に、前記第２の金属酸化物より酸素不足度が大きく前記第３の金属酸化物より酸素不足度が小さい第４の金属酸化物で構成される第２の局所領域と、を有する場合に、
前記低抵抗状態にするステップの後に前記抵抗変化素子に読み出し電圧を印加して、前記抵抗変化素子に流れる読み出し電流から、前記抵抗変化素子の抵抗値を読み出すステップをさらに含み、
前記トランジスタの抵抗値を変更するステップは、
前記読み出すステップにおいて読み出された抵抗値に基づいて、前記第１の局所領域の抵抗と前記第１の酸化物層の抵抗で構成される母体抵抗を算出し、算出した前記母体抵抗に基づいて、前記トランジスタの抵抗値を変更する
請求項１に記載の不揮発性記憶素子の駆動方法。
【請求項７】
第１の電極、前記第１の電極上に配置された第１の金属酸化物から構成される第１の酸化物層、前記第１の酸化物層に接して配置され、前記第１の金属酸化物より酸素不足度が小さい第２の金属酸化物から構成される第２の酸化物層、および、前記第２の酸化物層上に配置された第２の電極を有する抵抗変化素子と、前記抵抗変化素子に直列に接続されたトランジスタを有する電流制御素子とを備える不揮発性記憶素子の駆動方法であって、
前記トランジスタのゲートに第１のゲート電圧を印加し、前記不揮発性記憶素子に第１の極性を有する第１の書き込み電圧を印加することにより、前記抵抗変化素子を低抵抗状態にするステップと、
前記トランジスタのゲートに第２のゲート電圧を印加し、前記不揮発性記憶素子に前記第１の極性と異なる第２の極性を有する第２の書き込み電圧を印加することにより、前記抵抗変化素子を高抵抗状態にするステップと、
前記低抵抗状態の前記抵抗変化素子に流れる電流値、または、前記抵抗変化素子が前記低抵抗状態である場合の前記不揮発性記憶素子の抵抗値が、所定の範囲から外れる場合に、前記抵抗変化素子を低抵抗状態にするステップの実行時における前記トランジスタの抵抗値を変更するステップとを含み、
前記低抵抗状態にするステップと併せて実行される、前記抵抗変化素子に流れる低抵抗化書き込み電流の電流値を読み出すステップをさらに備え、
前記トランジスタの抵抗値を変更するステップは、前記読み出すステップにおいて読み出された電流値が所定の範囲から外れるか否かを判定するステップを備え、
前記判定するステップにおいて、前記読み出すステップにおいて読み出された電流値の変化量が前記所定の範囲から外れるか否かを判定する
不揮発性記憶素子の駆動方法。
【請求項８】
前記抵抗変化素子を低抵抗状態にするステップを所定の回数実行した後で、前記電流値を読み出すステップと前記判定するステップとを実行する
請求項７に記載の不揮発性記憶素子の駆動方法。
【請求項９】
前記判定するステップは、
前記読み出すステップにおいて読み出された電流値と、それ以前の前記読み出すステップにおいて読み出された電流値とを比較することによって、電流値の変化量を算出するステップをさらに含む
請求項８に記載の不揮発性記憶素子の駆動方法。
【請求項１０】
前記判定するステップでは、前記読み出すステップにおいて読み出された電流値と、基準電流値とを比較することによって、電流値の変化量を算出するステップをさらに含む
請求項７または８に記載の不揮発性記憶素子の駆動方法。
【請求項１１】
前記トランジスタの抵抗値を変更するステップでは、前記読み出すステップにおいて読み出された電流値に応じた値に、前記トランジスタの抵抗値を変更する
請求項７〜１０のいずれか１項に記載の不揮発性記憶素子の駆動方法。
【請求項１２】
前記トランジスタの抵抗値を変更するステップでは、前記低抵抗状態の前記抵抗変化素子に流れる電流値または前記抵抗変化素子が前記低抵抗状態である場合の前記不揮発性記憶素子の抵抗値と前記トランジスタの抵抗値との対応関係を予め記憶しておき、前記対応関係を用いて前記トランジスタの抵抗値を変更する
請求項１〜１１のいずれか１項に記載の不揮発性記憶素子の駆動方法。
【請求項１３】
前記トランジスタの抵抗値を変更するステップでは、前記低抵抗状態の前記抵抗変化素子に流れる電流値または前記抵抗変化素子が前記低抵抗状態である場合の前記不揮発性記憶素子の抵抗値が、前記所定の範囲に向かう方向に、前記トランジスタの抵抗値を変更する
請求項１〜１２のいずれか１項に記載の不揮発性記憶素子の駆動方法。
【請求項１４】
前記抵抗変化素子を低抵抗状態にするステップを所定の回数実行した後で、前記トランジスタの抵抗値を変更するステップを実行する、
請求項１〜１３のいずれか１項に記載の不揮発性記憶素子の駆動方法。
【請求項１５】
前記トランジスタの抵抗値を変更するステップにおいて、前記第１のゲート電圧を変更することにより、前記トランジスタの抵抗値を変更する
請求項１〜１４のいずれか１項に記載の不揮発性記憶素子の駆動方法。
【請求項１６】
前記第２の金属酸化物を構成する第２の金属と前記第１の金属酸化物を構成する第１の金属は、同じ金属である
請求項１〜１５のいずれか１項に記載の不揮発性記憶素子の駆動方法。
【請求項１７】
前記第１の金属および前記第２の金属は、タンタルである
請求項１６に記載の不揮発性記憶素子の駆動方法。
【請求項１８】
前記電流制御素子は、ダイオード、固定抵抗、または、その両方が、前記トランジスタに直列に接続されている
請求項１〜１７のいずれか１項に記載の不揮発性記憶素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化素子を備える不揮発性記憶素子の駆動方法に関し、特に、印加される電気的信号に応じて抵抗状態が可逆的に変化する抵抗変化素子と、抵抗変化素子に直列に接続されたトランジスタとを備える不揮発性記憶素子の駆動方法、および、不揮発性記憶素子を備えた不揮発性記憶装置に関する。
【背景技術】
【０００２】
近年、電子機器におけるデジタル技術の進展に伴い、音楽、画像、情報等のデータのデータ容量が増大し、これらのデータを保存するために、大容量で、かつ不揮発性のメモリデバイスに対する要求が高まってきている。こうした要求に応える１つの方策として、与えられた電気的信号によって可逆的に抵抗値が変化し、かつ電源をオフしてもその状態を保持しつづける抵抗変化素子（不揮発性記憶素子）を備えるメモリセルを用いた抵抗変化型不揮発性メモリデバイス（以下、ＲｅＲＡＭとよぶ）が注目されている。これは不揮発性記憶素子の構成が比較的簡単で高密度化が容易であることや、従来の半導体プロセスとの整合性をとりやすい等の特徴に起因している。【０００３】
抵抗変化素子は、一般的に、一対の電極に挟持された抵抗変化層を備えており、抵抗変化層に用いる材料（抵抗変化材料）によって大きく２種類に分類される。その一つは、特許文献１等に開示されているペロブスカイト材料（Ｐｒ（１−ｘ）ＣａｘＭｎＯ３（ＰＣＭＯ）、Ｌａ（１−ｘ）ＳｒｘＭｎＯ３（ＬＳＭＯ）、ＧｄＢａＣｏｘＯｙ（ＧＢＣＯ）等）を抵抗変化材料に用いた抵抗変化素子である。【０００４】
また、他の一つは、特許文献２等に開示されている２元系の遷移金属酸化物を抵抗変化材料に用いた抵抗変化素子である。２元系の遷移金属酸化物は、上述のペロブスカイト材料と比較して組成および構造が非常に単純であるため、製造時における組成制御および成膜が容易である。その上、半導体製造プロセスとの整合性も比較的良好であるという利点もあり、近年多くの研究がなされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６２０４１３９号明細書
【特許文献２】特開２００４−３６３６０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
抵抗変化素子を備える不揮発性記憶素子では、複数回の書き込み処理に対する特性の安定性（エンデュランス特性）の向上が望まれている。しかしながら、従来の抵抗変化素子を備える不揮発性記憶素子では、所望のエンデュランス特性が得られない場合がある。【０００７】
本発明は、上記課題を解決するためになされたものであり、エンデュランス特性を向上させることが可能な不揮発性記憶素子の駆動方法および不揮発性記憶素子を備えた不揮発性記憶装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一態様に係る不揮発性記憶素子の駆動方法は、第１の電極、前記第１の電極上に配置された第１の金属酸化物から構成される第１の酸化物層、前記第１の酸化物層に接して配置され、前記第１の金属酸化物より酸素不足度が小さい第２の金属酸化物から構成される第２の酸化物層、および、前記第２の酸化物層上に配置された第２の電極を有する抵抗変化素子と、前記抵抗変化素子に直列に接続されたトランジスタを有する電流制御素子とを備える不揮発性記憶素子の駆動方法であって、前記トランジスタのゲートに第１のゲート電圧を印加し、前記不揮発性記憶素子に第１の極性を有する第１の書き込み電圧を印加することにより、前記抵抗変化素子を低抵抗状態にするステップと、前記トランジスタのゲートに第２のゲート電圧を印加し、前記不揮発性記憶素子に前記第１の極性と異なる第２の極性を有する第２の書き込み電圧を印加することにより、前記抵抗変化素子を高抵抗状態にするステップと、前記低抵抗状態の前記抵抗変化素子に流れる電流値、または、前記抵抗変化素子が前記低抵抗状態である場合の前記不揮発性記憶素子の抵抗値が、所定の範囲から外れる場合に、前記抵抗変化素子を低抵抗状態にするステップの実行時における前記トランジスタの抵抗値を変更するステップとを含み、前記抵抗変化素子を低抵抗状態にするステップの実行後に前記抵抗変化素子に読み出し電圧を印加して、前記抵抗変化素子に流れる電流である読み出し電流から、前記抵抗変化素子の抵抗値を読み出すステップをさらに含み、前記トランジスタの抵抗値を変更するステップは、前記読み出すステップにおいて読み出された抵抗値が前記所定の範囲から外れるか否かを判定するステップを有し、前記判定するステップにおいて、前記抵抗変化素子の抵抗値の変化量が前記所定の範囲から外れるか否かを判定する。
【発明の効果】
【０００９】
上記不揮発性記憶素子の駆動方法によれば、エンデュランス特性を向上させることが可能になる。
【図面の簡単な説明】
【００１０】
【図１Ａ】図１Ａは、抵抗変化素子および電流制御素子を備えて構成される不揮発性記憶素子の構成を示す回路図である。
【図１Ｂ】図１Ｂは、抵抗変化素子および電流制御素子を備えて構成される不揮発性記憶素子の構成を示す回路図である。
【図２】図２は、抵抗変化素子の構成を示すブロック図である。
【図３Ａ】図３Ａは、製造後の抵抗変化素子に対する初期ブレーク動作により形成される局所領域のＥＢＡＣ解析画像である。
【図３Ｂ】図３Ｂは、製造後の抵抗変化素子に対する初期ブレーク動作により形成される局所領域のＥＢＡＣ解析画像である。
【図３Ｃ】図３Ｃは、製造後の抵抗変化素子に対する初期ブレーク動作により形成される局所領域のＥＢＡＣ解析画像である。
【図３Ｄ】図３Ｄは、製造後の抵抗変化素子に対する初期ブレーク動作により形成される局所領域のＥＢＡＣ解析画像である。
【図４】図４は、抵抗変化素子の初期ブレーク電圧と局所領域の直径との関係を示すグラフである。
【図５】図５は、不揮発性記憶素子に対し初期ブレーク動作および通常動作（抵抗変化動作）を実行した時の抵抗変化の様子を示すグラフである。
【図６】図６は、不揮発性記憶素子のエンデュランス特性を示すグラフである。
【図７】図７は、不揮発性記憶素子のＩ−Ｖ特性を示すグラフである。
【図８】図８は、不揮発性記憶素子を構成する抵抗変化素子単体でのＩ−Ｖ特性と低抵抗化書き込みの終了時の負荷曲線を示すグラフである。
【図９】図９は、抵抗変化素子を構成する第２の局所領域のＩ−Ｖ特性と低抵抗化書き込みの終了時と読み出し時の負荷曲線を示すグラフである。
【図１０Ａ】図１０Ａは、抵抗変化動作の実行回数と読み出し電流の関係を示すグラフである。
【図１０Ｂ】図１０Ｂは、抵抗変化動作の実行回数と書き込み電流の関係を示すグラフである。
【図１０Ｃ】図１０Ｃは、抵抗変化動作の実行回数と母体抵抗の抵抗値の関係を示すグラフである。
【図１１Ａ】図１１Ａは、抵抗変化動作の実行回数と読み出し電流の関係を示すグラフである。
【図１１Ｂ】図１１Ｂは、抵抗変化動作の実行回数と書き込み電流の関係を示すグラフである。
【図１１Ｃ】図１１Ｃは、抵抗変化動作の実行回数と母体抵抗の抵抗値の関係を示すグラフである。
【図１２Ａ】図１２Ａは、抵抗変化動作の実行回数と読み出し電流の関係を示すグラフである。
【図１２Ｂ】図１２Ｂは、抵抗変化動作の実行回数と書き込み電流の関係を示すグラフである。
【図１２Ｃ】図１２Ｃは、抵抗変化動作の実行回数と母体抵抗の抵抗値の関係を示すグラフである。
【図１３】図１３は、実施の形態に係る抵抗変化素子の第２の局所領域の動作点を示すグラフである。
【図１４】図１４は、実施の形態に係る不揮発性記憶素子の駆動方法を示すフローチャートである。
【図１５】図１５は、実施の形態に係る不揮発性記憶素子の駆動方法を示すフローチャートである。
【図１６】図１６は、実施の形態に係る不揮発性記憶素子の駆動方法を示すフローチャートである。
【図１７】図１７は、実施の形態に係る不揮発性記憶素子の駆動方法を示すフローチャートである。
【図１８】図１８は、実施の形態に係る不揮発性記憶素子の駆動方法を示すフローチャートである。
【図１９】図１９は、実施の形態に係る不揮発性記憶装置の構成例を示すブロック図である。
【図２０】図２０は、実施の形態に係る不揮発性記憶装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１１】
（本発明に至った経緯）
抵抗変化素子を備える不揮発性記憶素子において、データの書き込みは、一般的に、次の手順で行なわれる。まず、不揮発性記憶素子に対して書き込み電圧を印加する。書き込み電圧は、抵抗変化素子を低抵抗状態に変化させる低抵抗化書き込みにおける低抵抗化書き込み電圧、または、抵抗変化素子を高抵抗状態に遷移させる高抵抗化書き込みにおける高抵抗化書き込み電圧である。その後、不揮発性記憶素子のデータを読み出し、抵抗値が所定の範囲内であるかを判定する処理を行う。その結果、抵抗値が所定の範囲内にないと判定された場合には、印加回数や、電圧値、パルス幅等を少しずつ変化させて書き込み電圧を印加する追加書き込み処理を行う。抵抗値が所定の範囲内に収まるまで判定処理と追加書き込み処理を繰り返し行う。
【００１２】
上述したように、抵抗変化素子を備える不揮発性記憶素子では、エンデュランス特性の向上が望まれる。そこで、本発明者等は、複数回のデータ書き換えによる不揮発性記憶素子の構造の変化と、エンデュランス特性の関係について検討した。
【００１３】
詳細は後述するが、本願発明者らは、本願発明者らが検討中の構造の抵抗変化素子について、エンデュランス特性を測定した。測定結果から、書き込み処理の繰り返し回数が増加するにつれ、低抵抗状態における読み出し電流が減少する（劣化挙動）ことがわかった。これは、書き込み処理の実行により抵抗変化素子の構造が徐々に変化することによるものであり、突発的な書き込みエラーとは異なると考えられる。このため、追加書き込みによりデータを安定化させようとすると、書き込み処理の実行回数が増加するにつれ、追加書き込み処理の実行回数が増加したり、追加書き込み処理では所定の範囲内に抵抗値が収まらなくなったりする等の問題が生じうる。
【００１４】
以下に説明する、本発明に係る不揮発性記憶素子の駆動方法の種々の形態は、上記経緯と着想に基づいてなされたものである。
【００１５】
（不揮発性記憶素子の駆動方法の態様）
本発明に係る不揮発性記憶素子の駆動方法の一態様は、第１の電極、前記第１の電極上に配置された第１の金属酸化物から構成される第１の酸化物層、前記第１の酸化物層に接して配置され、前記第１の金属酸化物より酸素不足度が小さい第２の金属酸化物から構成される第２の酸化物層、および、前記第２の酸化物層上に配置された第２の電極を有する抵抗変化素子と、前記抵抗変化素子に直列に接続されたトランジスタを有する電流制御素子とを備える不揮発性記憶素子の駆動方法であって、前記トランジスタのゲートに第１のゲート電圧を印加し、前記不揮発性記憶素子に第１の極性を有する第１の書き込み電圧を印加することにより、前記抵抗変化素子を低抵抗状態にするステップと、前記トランジスタのゲートに第２のゲート電圧を印加し、前記不揮発性記憶素子に前記第１の極性と異なる第２の極性を有する第２の書き込み電圧を印加することにより、前記抵抗変化素子を高抵抗状態にするステップと、前記低抵抗状態の前記抵抗変化素子に流れる電流値、または、前記抵抗変化素子が前記低抵抗状態である場合の前記不揮発性記憶素子の抵抗値が、所定の範囲から外れる場合に、前記抵抗変化素子を低抵抗状態にするステップの実行時における前記トランジスタの抵抗値を変更するステップとを含む。
【００１６】
本発明に係る不揮発性記憶素子の駆動方法によれば、繰り返し回数が増加し抵抗変化素子の構造が変化しても、読み出した抵抗値から適切な駆動電圧を決定することができる。あるいは、読み出した抵抗値を適宜フィードバックすることにより、繰り返し回数が増加しても抵抗変化素子の構造をより安定的に一定の範囲に維持できる駆動条件を決定することができる。
【００１７】
従って、当該駆動方法により、良好なエンデュランス特性を実現することが可能となる。
【００１８】
なお、ここでの「第１の極性」および「第２の極性」は、第１の電極の電位を基準とした場合の第２の電極の電位の正負で規定される。また、上下方向は、第１の電極を基準とした場合の第２電極の方向を「上」としており、半導体基板を基準とした場合の積層方向に基づく上下方向とは必ずしも一致しない。さらに、変更するステップは、一部または全ての前記低抵抗変化素子を低抵抗状態にするステップにおいて実行しても良いし、任意のタイミングで実行して良い。
【００１９】
また、例えば、前記抵抗変化素子を低抵抗状態にするステップの実行後に前記抵抗変化素子に読み出し電圧を印加して、前記抵抗変化素子に流れる電流である読み出し電流から、前記抵抗変化素子の抵抗値を読み出すステップをさらに含み、前記トランジスタの抵抗値を変更するステップは、前記読み出すステップにおいて読み出された抵抗値が前記所定の範囲から外れるか否かを判定するステップを有していても良い。
【００２０】
また、例えば、前記判定するステップにおいて、前記抵抗変化素子の抵抗値の変化量が前記所定の範囲から外れるか否かを判定しても良い。
【００２１】
また、例えば、前記抵抗変化素子を低抵抗状態にするステップを所定回数実行した後で、前記読み出すステップと前記判定するステップとを実行しても良い。
【００２２】
また、例えば、前記判定するステップは、前記読み出すステップにおいて読み出された抵抗値と、当該抵抗値を読み出すステップの実行より前に実行された他の前記読み出すステップにおいて読み出された抵抗値とを比較することによって、前記抵抗変化素子の抵抗値の変化量を算出するステップをさらに含んでいても良い。
【００２３】
また、例えば、前記判定するステップは、前記読み出すステップにおいて読み出された抵抗値と、基準抵抗値とを比較することによって、前記抵抗変化素子の抵抗値の変化量を算出するステップをさらに含んでいても良い。
【００２４】
また、例えば、前記トランジスタの抵抗値を変更するステップでは、前記読み出すステップにおいて読み出された抵抗値に応じた値に、前記トランジスタの抵抗値を変更しても良い。
【００２５】
また、例えば、前記抵抗変化素子が、前記第２の電極と前記第１の酸化物層と前記第２の酸化物層とのみ接する外面を有する局所領域をさらに備え、前記局所領域が、前記第１の金属酸化物よりも酸素不足度の大きい第３の金属酸化物で構成される第１の局所領域と、前記第２の電極に接する面を含む領域に、前記第２の金属酸化物より酸素不足度が大きく前記第３の金属酸化物より酸素不足度が小さい第４の金属酸化物で構成される第２の局所領域と、を有する場合に、前記低抵抗状態にするステップの後に前記抵抗変化素子に読み出し電圧を印加して、前記抵抗変化素子に流れる読み出し電流から、前記抵抗変化素子の抵抗値を読み出すステップをさらに含み、前記トランジスタの抵抗値を変更するステップは、前記読み出すステップにおいて読み出された抵抗値に基づいて、前記第１の局所領域の抵抗と前記第１の酸化物層の抵抗で構成される母体抵抗を算出し、算出した前記母体抵抗に基づいて、前記トランジスタの抵抗値を変更しても良い。
【００２６】
また、例えば、前記低抵抗状態にするステップと併せて実行される、前記抵抗変化素子に流れる低抵抗化書き込み電流の電流値を読み出すステップをさらに備え、前記トランジスタの抵抗値を変更するステップは、前記読み出すステップにおいて読み出された電流値が所定の範囲から外れるか否かを判定するステップを備えていても良い。
【００２７】
また、例えば、前記判定するステップにおいて、前記読み出すステップにおいて読み出された電流値の変化量が前記所定の範囲から外れるか否かを判定しても良い。
【００２８】
また、例えば、前記抵抗変化素子を低抵抗状態にするステップを所定の回数実行した後で、前記電流値を読み出すステップと前記判定するステップとを実行しても良い。
【００２９】
また、例えば、前記判定するステップは、前記読み出すステップにおいて読み出された電流値と、それ以前の前記読み出すステップにおいて読み出された電流値とを比較することによって、電流値の変化量を算出するステップをさらに含んでいても良い。
【００３０】
また、例えば、前記判定するステップでは、前記読み出すステップにおいて読み出された電流値と、基準電流値とを比較することによって、電流値の変化量を算出するステップをさらに含んでいても良い。
【００３１】
また、例えば、前記トランジスタの抵抗値を変更するステップでは、前記読み出すステップにおいて読み出された電流値に応じた値に、前記トランジスタの抵抗値を変更しても良い。
【００３２】
また、例えば、前記トランジスタの抵抗値を変更するステップでは、前記低抵抗状態の前記抵抗変化素子に流れる電流値または前記抵抗変化素子が前記低抵抗状態である場合の前記不揮発性記憶素子の抵抗値と前記トランジスタの抵抗値との対応関係を予め記憶しておき、前記対応関係を用いて前記トランジスタの抵抗値を変更しても良い。
【００３３】
また、例えば、前記トランジスタの抵抗値を変更するステップでは、前記低抵抗状態の前記抵抗変化素子に流れる電流値または前記抵抗変化素子が前記低抵抗状態である場合の前記不揮発性記憶素子の抵抗値が、前記所定の範囲に向かう方向に、前記トランジスタの抵抗値を変更しても良い。
【００３４】
また、例えば、前記抵抗変化素子を低抵抗状態にするステップを所定の回数実行した後で、前記トランジスタの抵抗値を変更するステップを実行しても良い。
【００３５】
また、例えば、前記トランジスタの抵抗値を変更するステップにおいて、前記第１のゲート電圧を変更することにより、前記トランジスタの抵抗値を変更しても良い。
【００３６】
また、例えば、前記第２の金属酸化物を構成する第２の金属と前記第１の金属酸化物を構成する第１の金属は、同じ金属であっても良い。
【００３７】
また、例えば、前記第１の金属および前記第２の金属は、Ｔａであっても良い。
【００３８】
また、例えば、前記電流制御素子は、ダイオード、固定抵抗、または、その両方が、前記トランジスタに直列に接続されていても良い。
【００３９】
本発明に係る不揮発性記憶装置の一態様は、第１の電極、前記第１の電極上に配置された第１の金属酸化物から構成される第１の酸化物層、前記第１の酸化物層に接して配置され、前記第１の金属酸化物より酸素不足度が小さい第２の金属酸化物から構成される第２の酸化物層、および、前記第２の酸化物層上に配置された第２の電極を有する抵抗変化素子と、前記抵抗変化素子に直列に接続されたトランジスタを有する電流制御素子と、前記トランジスタのゲートに第１のゲート電圧を印加し、前記不揮発性記憶素子に第１の極性を有する第１の書き込み電圧を印加する低抵抗化書き込み動作と、前記トランジスタのゲートに第２のゲート電圧を印加し、前記不揮発性記憶素子に第１の極性と異なる第２の極性を有する第２の書き込み電圧を印加する高抵抗化書き込み動作とを実行する書き込み電圧印加回路と、前記低抵抗状態の前記抵抗変化素子に流れる電流値、または、前記抵抗変化素子が前記低抵抗状態である場合の前記不揮発性記憶素子の抵抗値が、所定の範囲から外れる場合に、前記低抵抗化書き込み動作時の前記トランジスタの抵抗値を変更する制御回路とを備える。
【００４０】
（用語の説明等）
「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
【００４１】
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
【００４２】
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
【００４３】
「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層を構成する金属と、第２の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。
【００４４】
「酸素不足型の金属酸化物」とは、化学量論的な組成を有する酸化物と比較して酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない酸化物をいう。通常、化学量論的な組成を有する酸化物は、絶縁体、あるいは非常に高い抵抗値を有する。例えば遷移金属がＴａの場合、化学量論的な酸化物の組成はＴａ２Ｏ５であって、ＴａとＯの原子数の比率（Ｏ／Ｔａ）は２．５である。したがって、酸素不足型のＴａ酸化物において、ＴａとＯの原子比は０より大きく、２．５より小さいことになる。本実施の形態において、酸素不足型の遷移金属酸化物は、酸素不足型のＴａ酸化物であってもよい。さらに、抵抗変化層は、ＴａＯｘ（但し、０＜ｘ＜２.５）で表される組成を有する第１タンタル含有層と、ＴａＯｙ（但し、ｘ＜ｙ）で表される組成を有する第２タンタル含有層とが積層された積層構造を少なくとも有していてもよい。他の層、例えば第３タンタル含有層や他の遷移金属酸化物の層などを適宜配置してもよい。ここで、抵抗変化素子として安定した動作を実現するためには、ＴａＯｘは、０．８≦ｘ≦１．９を満足してもよく、ＴａＯｙは、２．１≦ｙ≦２．５を満足してもよい。第２タンタル含有層の厚みは、１ｎｍ以上８ｎｍ以下であってもよい。
【００４５】
「化学量論的組成を有する金属酸化物」とは、酸素不足度が０％の金属酸化物を指す。例えば、タンタル酸化物の場合、絶縁体であるＴａ２Ｏ５を指す。尚、金属酸化物は、酸素不足度が０％では絶縁体であるが、酸素不足型とすることで導電性を有するようになる。酸素不足度の小さい金属酸化物は、化学量論的組成の金属酸化物により近いため抵抗値が高く、酸素不足度の大きい金属酸化物は、金属酸化物を構成する金属により近いため抵抗値が低い。より具体的には、金属がタンタル（Ｔａ）の場合、金属酸化物の化学量論的な酸化物の組成はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％である。例えばＴａＯ１．５の組成の酸素不足型のタンタル酸化物では、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。これに対して、酸素含有率とは、上述したように、当該金属酸化物を構成する総原子数に対する含有酸素原子数の比率で示される。Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子数の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０ａｔｍ％より大きく、７１．４ａｔｍ％より小さいことになる。なお、第１の金属酸化物を構成する金属と、第２の金属酸化物を構成する金属とが同種である場合、酸素不足度の大小関係を酸素含有率で言い換えることができる。「酸素含有率が高い」とは、「酸素不足度が小さい」ことに対応し、「酸素含有率が低い」とは「酸素不足度が大きい」ことに対応する。例えば、第１の金属酸化物の酸素不足度が第２の金属酸化物の酸素不足度より大きい場合、第１の金属酸化物の酸素含有率は第２の金属酸化物の酸素含有率より小さい。
【００４６】
「標準電極電位（ｓｔａｎｄａｒｄ  ｅｌｅｃｔｒｏｄｅ  ｐｏｔｅｎｔｉａｌ）」は、一般的に、酸化しやすさの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。尚、電極と酸素不足度の小さい低酸素不足度層（第２の酸化物層）との標準電極電位の差が大きいほど、酸化・還元反応が起こりやすくなり、抵抗変化が起こりやすくなる。また、標準電極電位の差が小さくなるにつれて、酸化・還元反応が起こりにくくなり、抵抗変化が起こりにくくなることから、酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしているのではないかと推測される。
【００４７】
「絶縁体」は、一般的な定義に従う。すなわち、抵抗率が１０８Ωｃｍ以上の材料で構成されるものを示す。これに対し、「導電体」は、抵抗率が１０８Ωｃｍ未満の材料で構成されるものを示す。
【００４８】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状や寸法比などについては正確な表示ではない場合がある。また、製造方法においては、必要に応じて、各工程の順序等の変更、または他の公知の工程を追加できる。
【００４９】
（第１の実施の形態）
まず、第１の実施の形態における抵抗変化素子を備える不揮発性記憶素子の駆動方法について、図１Ａ、図２〜図１９を基に説明する。
【００５０】
［１−１．不揮発性記憶素子１００の構成］
まず、本実施の形態の不揮発性記憶素子の駆動方法によって駆動される不揮発性記憶素子１００の構成例について、図１Ａおよび図２を基に説明する。図１Ａは、不揮発性記憶素子１００の構成を示す回路図であり、図２は、抵抗変化素子の構成を示すブロック図である。
【００５１】
不揮発性記憶素子１００は、図１Ａに示すように、抵抗変化素子１０１および電流制御素子１０２の直列接続から構成される。
【００５２】
電流制御素子１０２は、本実施の形態では、図１Ａに示すように、トランジスタ１０２ａで構成されている。電流制御素子１０２は、トランジスタ１０２ａのゲート電圧を制御することにより、抵抗変化素子１０１にかかる電圧や流れる電流を制御することが可能である。
【００５３】
抵抗変化素子１０１は、図２に示すように、第１の電極１０３と、第２の電極１０６と、第１の電極１０３および第２の電極１０６に挟持された抵抗変化層１０４とを備えている。言い換えると、抵抗変化素子１０１は、第１の電極１０３と、第１の電極１０３上に配置された抵抗変化層１０４と、抵抗変化層１０４上に配置された第２の電極１０６とを有する。
【００５４】
第１の電極１０３は、後述する第２の電極１０６の材料の標準電極電位よりも標準電極電位が小さい材料、例えば、Ｔａ（タンタル）、ＴａＮ（窒化タンタル）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）およびＴｉＡｌＮ（窒化チタンアルミニウム）等を用いて構成してもよい。
【００５５】
第２の電極１０６は、後述する抵抗変化層１０４を構成する第２の酸化物層１０４ｂを構成する金属の標準電極電位よりも標準電極電位が大きい材料、例えば、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）等を用いて構成してもよい。このように第１の電極１０３の材料および第２の電極１０６の材料を選択することにより、安定な抵抗変化特性が得られる。
【００５６】
抵抗変化層１０４は、第１の電極１０３と第２の電極１０６との間に与えられる、異なる極性を有する電圧パルスに基づいて可逆的に高抵抗状態と低抵抗状態とを遷移する。なお、本明細書中において、「抵抗変化素子１０１が高抵抗状態である」との表現は、抵抗変化素子１０１を構成する抵抗変化層１０４が高抵抗状態であることを意味する。また、不揮発性記憶素子１００中の抵抗変化素子１０１が高抵抗状態である場合に、単に、「不揮発性記憶素子１００が高抵抗状態である」と表現する場合がある。低抵抗状態についても、同様の対応関係を用いる。
【００５７】
本実施の形態の抵抗変化層１０４は、第１の金属酸化物で構成される第１の酸化物層１０４ａと、第１の金属酸化物よりも酸素不足度の小さい第２の金属酸化物で構成される第２の酸化物層１０４ｂとの積層構造を有する。第１の酸化物層１０４ａは、第１の電極１０３と第２の酸化物層１０４ｂとの間に配置され、第２の酸化物層１０４ｂは、第１の酸化物層１０４ａと第２の電極１０６との間に配置されている。
【００５８】
なお、第２の酸化物層１０４ｂの厚みは、第１の酸化物層１０４ａの厚みよりも薄くてもよい。この場合、後述の局所領域１０５が第１の電極１０３と接しない構造を容易に形成できる。また、上述したように、第１の酸化物層１０４ａを構成する第１の金属酸化物よりも第２の酸化物層１０４ｂを構成する第２の金属酸化物の酸素不足度が小さいため、第２の酸化物層１０４ｂの抵抗値は、第１の酸化物層１０４ａの抵抗値よりも高い。このため、抵抗変化層１０４に印加された電界を、第２の酸化物層１０４ｂに集中させることができる。
【００５９】
さらに、本実施の形態では、第１の金属酸化物を構成する第１の金属と第２の金属酸化物を構成する第２の金属が、同種であり、遷移金属であるタンタル（Ｔａ）である場合を例に説明する。ここで、第１の酸化物層１０４ａに含まれる酸素不足型タンタル酸化物をＴａＯｘと表し、第２の酸化物層１０４ｂに含まれるタンタル酸化物をＴａＯｙと表した場合、０＜ｘ＜２．５、ｘ＜ｙを満たしてもよい。電子機器に通常用いられる電圧で抵抗変化動作（通常動作、低抵抗化書き込みおよび高抵抗化書き込み）を安定して実現するために、０．８≦ｘ≦１．９、２．１≦ｙを満たしてもよい。なお、金属酸化物層（第１の酸化物層１０４ａ、第２の酸化物層１０４ｂ）の組成についてはラザフォード後方散乱法を用いて測定できる。
【００６０】
本実施の形態の抵抗変化層１０４は、さらに、初期ブレーク動作により形成される局所領域１０５を有している。言い換えると、局所領域１０５は、第１の酸化物層１０４ａと第２の酸化物層１０４ｂとの積層構造を備える抵抗変化層１０４に対して初期ブレーク動作を行うことにより形成できる。なお、初期ブレーク動作とは、酸素不足度の異なる複数の抵抗変化材料（金属酸化物層）を積層して形成された層を、高抵抗状態と低抵抗状態との間で遷移する抵抗変化層として機能させるために、製造後、初期ブレーク電圧を印加する動作のことである。より詳細には、製造直後の抵抗変化層１０４は、通常の高抵抗状態よりも高抵抗な状態であるため、所定の振幅（通常は、通常動作時に印加される電圧パルスよりも大きい振幅）の初期ブレーク電圧を印加することにより、製造直後の高抵抗な状態（初期状態）から、より抵抗が低く、抵抗変化が可能な抵抗状態（高抵抗状態または低抵抗状態）にする。初期ブレーク動作を行うことにより、局所領域１０５が形成される。
【００６１】
局所領域１０５は、第１の酸化物層１０４ａおよび第２の酸化物層１０４ｂ内に第２の電極１０６と接し、第１の電極１０３に接しない領域に形成されている。言い換えると、第２の電極１０６と接し、第２の酸化物層１０４ｂを貫通して第１の酸化物層１０４ａに一部侵入し、第１の電極１０３と接しない領域に形成されている。局所領域１０５の酸素不足度は、第２の酸化物層１０４ｂの酸素不足度よりも大きい。
【００６２】
本明細書において、局所領域１０５は、第１の電極１０３と第２の電極１０６との間に電圧を印加した際に、抵抗変化層１０４のうち支配的に電流が流れる領域を意味する。つまり、局所領域１０５内には、少なくとも１つの導電パス（フィラメント）が形成される。抵抗変化現象は、局所領域１０５内で発現すると考えられる。
【００６３】
また、局所領域１０５は、第１の酸化物層１０４ａ側に形成された第１の局所領域１０５ａと、第１の局所領域１０５ａと第２の電極１０６との間に第１の局所領域１０５ａおよび第２の電極１０６に接する領域に形成された第２の局所領域１０５ｂとから構成される。典型的には、第１の局所領域１０５ａを構成する金属酸化物と第１の酸化物層１０４ａを構成する金属酸化物とは同種の金属の酸化物であり、第２の局所領域１０５ｂを構成する金属酸化物と第２の酸化物層１０４ｂを構成する金属酸化物とは同種の金属の酸化物である。第１の局所領域１０５ａの酸素不足度は、第１の酸化物層１０４ａの酸素不足度よりも大きい。また、第２の局所領域１０５ｂの酸素不足度は、第１の局所領域１０５ａの酸素不足度よりも小さく、第２の酸化物層１０４ｂの酸素不足度よりも大きい。
【００６４】
さらに、第２の局所領域１０５ｂは、効率的にフィラメントが形成される領域であり、第１の局所領域１０５ａは、第２の局所領域１０５ｂにおける酸素のやりとりをアシストして抵抗変化をアシストする領域である。従って、抵抗変化層１０４における抵抗変化は、主に第２の局所領域１０５ｂ内で発現する。低抵抗状態の抵抗変化層１０４に対して駆動電圧を印加した場合、フィラメントを備える第２の局所領域１０５ｂおよび抵抗値の比較的低い第１の局所領域１０５ａに支配的に電流が流れる。
【００６５】
なお、本実施の形態では、抵抗変化素子１０１が、第１の電極１０３と、第２の電極１０６と、第１の電極１０３と第２の電極１０６とで挟持された抵抗変化層１０４とを備える場合を例に説明したが、第１の電極１０３と第２の電極１０６の間に、他の層が介在する構成であってもよい。また、図２において、第１の電極１０３が基板側に配置されていてもよいし、第２の電極１０６が基板側に配置されていてもよい。
【００６６】
［１−１−２．局所領域１０５と電圧印加回数の関係］
上述した抵抗変化素子１０１において、局所領域１０５は、ＥＢＡＣ（Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ  Ａｂｓｏｒｂｅｄ  Ｃｕｒｒｅｎｔ）解析によって確認することができる。
【００６７】
図３Ａ〜図３Ｄは、抵抗変化素子１０１に印加する初期ブレーク電圧を−３．３Ｖ、−４．０Ｖ、−７．０Ｖ、−１０．０Ｖとしたときの局所領域１０５のＥＢＡＣ解析画像である。なお、以下の説明において、電圧の極性は、第１の電極１０３の電位を基準にしたときの第２の電極１０６の電位によって規定されるものとする。すなわち、第１の電極１０３の電位を基準としたときに第２の電極１０６の電位が負となる極性を負の極性（本実施の形態では、第１の極性に相当）、第１の電極１０３の電位を基準としたときに第２の電極１０６の電位が正となる極性を正の極性（本実施の形態では、第２の極性に相当）と規定する。
【００６８】
図３Ａ〜図３Ｄにおいて、初期ブレーク電圧のパルス幅は１００ｎｓである。なお、測定は日立ハイテクノロジーズ製ＥＢＡＣ特性評価装置ナノ・プローバＮ‐６０００を用い、電子ビームの加速電圧を８ｋＶとして解析を行った。図３Ａ〜図３ＤのＥＢＡＣ解析画像には、スポット状の白く見える（抵抗の低い）局所領域１０５（図３Ａ〜図３ＤのＥＢＡＣ解析画像の円で囲まれた部分）が確認できる。
【００６９】
図４は、ＥＢＡＣ解析画像を画像解析し、局所領域１０５の直径を求めた結果を示すグラフである。図４に示すグラフより、初期ブレーク電圧の絶対値が大きいほど、局所領域１０５の面積が大きくなることがわかる。
【００７０】
ところで、図４のグラフから、通常の書き込み電圧（絶対値）が２．０Ｖ程度であることを考慮すると、通常動作時において不揮発性記憶素子１００に第１の書き込み電圧を印加した場合、すなわち、抵抗変化素子１０１に低抵抗化電圧を印加した場合でも、同様に局所領域１０５の面積が大きくなると考えられる。すなわち、通常動作により、抵抗変化素子１０１に低抵抗化電圧が繰り返し印加され、電圧または電流ストレスが蓄積されていくと、局所領域１０５は、繰り返し回数に応じて徐々に拡大していくことが考えられる。そして、繰り返し回数が一定回数以上になると、局所領域１０５の拡大が、抵抗変化特性に影響を及ぼすことが懸念される。
【００７１】
［１−１−３．抵抗変化素子１０１の特性］
本実施の形態における不揮発性記憶素子１００の駆動方法を説明するにあたり、先ず、上述した構成の不揮発性記憶素子１００を構成する抵抗変化素子１０１の特性の一例について説明する。
【００７２】
なお、上述した抵抗変化素子１０１を駆動する場合（通常動作の場合）、外部の電源によって電流制御素子１０２を介し所定の条件を満たす電圧を第１の電極１０３と第２の電極１０６との間に印加する。ずなわち、外部の電源が、不揮発性記憶素子１００に電圧を印加することにより、不揮発性記憶素子１００を構成する抵抗変化素子１０１に所定の条件の電圧を印加できる。そして、抵抗変化層１０４に印加される電圧の電圧値および極性に従い、抵抗変化素子１０１の抵抗変化層１０４の抵抗値が、可逆的に増加または減少する。
【００７３】
例えば、抵抗変化素子１０１を低抵抗状態にする場合、不揮発性記憶素子１００に第１の書き込み電圧を印加することにより、抵抗変化素子１０１に低抵抗化電圧を印加する。低抵抗化電圧は、抵抗変化素子１０１の所定の閾値電圧よりも振幅が大きい負の極性のパルス電圧である。低抵抗化電圧が抵抗変化素子１０１に印加された場合、抵抗変化層１０４は抵抗値が減少して低抵抗化する。
【００７４】
これに対し、抵抗変化素子１０１を高抵抗状態にする場合、不揮発性記憶素子１００に第２の書き込み電圧を印加することにより、抵抗変化素子１０１に高抵抗化電圧を印加する。高抵抗化電圧は、抵抗変化素子１０１の所定の閾値電圧よりも振幅が大きい正の極性のパルス電圧である。高抵抗化電圧が抵抗変化素子１０１に印加された場合、抵抗変化層１０４は抵抗値が増加して高抵抗化する。
【００７５】
一方で、抵抗変化素子１０１の抵抗状態を読み出す場合、読み出し電圧を不揮発性記憶素子１００に印加することにより、抵抗変化素子１０１に読み出し用の電圧を印加する。抵抗変化素子１０１に印加される読み出し用の電圧は、抵抗変化素子１０１の閾値電圧よりも振幅が小さなパルス電圧であり、抵抗変化層１０４の抵抗値を変化させない。
【００７６】
また、以降の実施の形態で示されるデータは、第１の電極１０３および第２の電極１０６並びに抵抗変化層１０４の大きさを０．５μｍ×０．５μｍ（面積０．２５μｍ２）に設定して抵抗変化素子１０１を形成した場合のデータである。また、第１の電極１０３は窒化タンタルを、第２の電極１０６はイリジウムを、第１の酸化物層１０４ａは酸素不足型のタンタル酸化物ＴａＯｘ（ｘ＝１．０９）を、第２の酸化物層１０４ｂはタンタル酸化物ＴａＯｙ（ｙ＝２．４７）を用いて形成した。さらに、抵抗変化層１０４の厚みを３８ｎｍとし、第１の酸化物層１０４ａの厚みを３４ｎｍとし、第２の酸化物層１０４ｂの厚みを４ｎｍとしている。さらに、電流制御素子１０２を構成するトランジスタ１０２ａには、ゲート幅Ｗ：０．４４μｍ、ゲート長Ｌ：０．１８μｍ、およびゲート絶縁膜の膜厚Ｔｏｘ：３．５ｎｍのＮＭＯＳトランジスタを用いた。
【００７７】
［１−１−４．不揮発性記憶素子１００の特性：エンデュランス特性］
不揮発性記憶素子１００のエンデュランス特性について、図５および図６を基に説明する。
【００７８】
先ず、トランジスタ１０２ａの抵抗の変更を行わない場合における初期ブレーク動作および通常動作の駆動条件について、図５を基に説明する。
【００７９】
図５は、製造直後の不揮発性記憶素子１００に対し、初期ブレーク動作を実行し、その後、通常動作（低抵抗化書き込みおよび高抵抗化書き込み）を繰り返し実行した場合における抵抗値と電圧の印加回数との関係の一例を示している。
【００８０】
図５において、Ａ点は、製造後の初期状態における抵抗値を示している。Ｂ点は、初期ブレーク動作によって局所領域１０５を形成したときの抵抗値を示している。Ｃ点は、通常動作の低抵抗化書き込みにより低抵抗化させたときの抵抗値を示している。Ｄ点は、通常動作の高抵抗化書き込みにより高抵抗化させたときの抵抗値を示している。
【００８１】
初期ブレーク動作は、トランジスタ１０２ａのゲート電圧Ｖｇを３．３Ｖ、不揮発性記憶素子１００に印加する初期ブレーク電圧Ｖｂの電圧値を３．３Ｖ、パルス幅を１００μｓに設定して行った。その結果、図５に示すように、不揮発性記憶素子１００の抵抗値は、Ａ点からＢ点に大きく減少した。これは、不揮発性記憶素子１００内の抵抗変化素子１０１に局所領域１０５が形成されたことに対応すると考えられる。
【００８２】
通常動作は、トランジスタ１０２ａのゲート電圧Ｖｇを２．４Ｖ、第１の書き込み電圧−ＶＬを−２．０Ｖ、パルス幅を２００ｎｓ、第２の書き込み電圧ＶＨを２．０Ｖ、パルス幅を２００ｎｓに設定して行った。このような駆動条件で第１の書き込み電圧−ＶＬと第２の書き込み電圧ＶＨを繰り返し印加した結果、図５に示すように、低抵抗状態（Ｃ点）、高抵抗状態（Ｄ点）で安定に抵抗変化を繰り返すことが可能となった。
【００８３】
図６は、低抵抗状態および高抵抗状態のそれぞれについて、不揮発性記憶素子１００の読み出し電流とパルス数との関係の一例を示すグラフである。パルス数は、初期ブレーク電圧、第１の書き込み電圧−ＶＬおよび第２の書き込み電圧ＶＨの印加回数の合計である。図６では、初期ブレーク電圧を１回目とし、第１の書き込み電圧−ＶＬおよび第２の書き込み電圧ＶＨの印加を、１０３回まで行った場合の読み出し電流と、１０３回、１０４回、１０５回、１０６回の各点から１００回分の読み出し電流を示している。低抵抗状態の劣化挙動をわかりやすくするため、縦軸を読み出し電流としている。
【００８４】
図６を見ると、電圧の印加回数が１０３回くらいまでは、低抵抗状態の読み出し電流値は、ややばらつきはあるものの、安定しているが、１０４回程度の回数になると、ばらつきが大きくなり、かつ読み出し電流が減少する場合が出てくる。さらに１０５回、１０６回と回数が増加するにつれ、ばらつきが増加するとともに全体的に低抵抗状態の読み出し電流値が減少していく。つまり、不揮発性記憶素子１００は、通常動作の実行回数が１０４回より増加すると、低抵抗状態の読み出し電流と高抵抗状態の読み出し電流との差が小さくなり、読み出しマージンが小さくなってしまうという問題を有する。
【００８５】
［１−１−５．不揮発性記憶素子１００の特性：Ｉ−Ｖ特性］
図７は、不揮発性記憶素子１００の通常動作時のＩ−Ｖ特性の一例を示すグラフである。
【００８６】
図７に示すグラフは、高抵抗状態の不揮発性記憶素子１００に対し、第１の書き込み電圧−ＶＬを、−０．１Ｖから約０．０７Ｖ単位で−２．０Ｖまで順次減少させて印加したときに不揮発性記憶素子１００に流れる電流値をプロットしている。さらに、図７に示すグラフは、低抵抗状態の不揮発性記憶素子１００に対し、第２の書き込み電圧ＶＨを、０．１Ｖから約０．０７Ｖ単位で２．０Ｖまで順次増加させて印加したときに不揮発性記憶素子１００に流れる電流値をプロットしている。なお、第１の書き込み電圧−ＶＬおよび第１の書き込み電圧ＶＨのパルス幅は２００ｎｓ、トランジスタ１０２ａのゲート電圧Ｖｇは２．４Ｖとした。
【００８７】
図８は、抵抗変化素子１０１単体での通常動作時のＩ−Ｖ特性の一例を示すグラフ、および、低抵抗化書き込みの終了時のトランジスタ１０２ａの特性を示すグラフである。図８に示すグラフは、図７に示すグラフの各点における印加電圧（第１の書き込み電圧−ＶＬおよび第２の書き込み電圧ＶＨ）の値からトランジスタ１０２ａにかかる電圧の電圧値を差し引いて抵抗変化素子１０１単体にかかる電圧（低抵抗化電圧および高抵抗化電圧）の電圧値を求め、当該電圧値と対応する電流値をプロットし直して求めた。トランジスタ１０２ａにかかる電圧の電圧値は、図７に示すグラフの各点における印加電圧（第１の書き込み電圧および第２の書き込み電圧）の値と不揮発性記憶素子１００に流れる電流の電流値を用いてＳＰＩＣＥシミュレーションを実行することによって算出した。
【００８８】
［１−１−６．抵抗変化素子１０１の特性：局所領域１０５のＩ−Ｖ特性および母体抵抗Ｒｂ］
次に、抵抗変化素子１０１を構成する抵抗変化層１０４に形成された第２の局所領域１０５ｂのＩ−Ｖ特性と母体抵抗Ｒｂについて説明する。
【００８９】
図９は、抵抗変化層１０４に形成された第２の局所領域１０５ｂのＩ−Ｖ特性を簡略化したグラフである。
【００９０】
図９に示すグラフの横軸Ｖは、第２の局所領域１０５ｂにかかる電圧を、縦軸Ｉは、第２の局所領域１０５ｂを流れる電流を表す。なお、図９に示すグラフでは、低抵抗化書き込みの終了時の負荷曲線（Ｒｂ＋Ｒｔｗ）を破線で、読み出し時の負荷曲線（Ｒｂ＋Ｒｔｒ）を点線で示している。なお、図９において、Ｒｔｗは、書き込み時のトランジスタ１０２ａの抵抗値であり、Ｒｔｒは、読み出し時のトランジスタ１０２ａの抵抗値である。
【００９１】
抵抗変化素子１０１の抵抗値は、主に第２の局所領域１０５ｂの抵抗値Ｒｆが支配的であると考えられる。従って、第２の局所領域１０５ｂのＩ−Ｖ特性は、図８に示すグラフを参考に、図９に示す簡略化したグラフで表すことができる。図８に示す低抵抗状態での抵抗変化素子１０１のＩ―Ｖ特性は非線形性を持つことから、図９に示すグラフでは、第２の局所領域１０５ｂのＩ―Ｖ特性を読み出し時の領域と書き込み時の領域の２領域に分け、それぞれ読み出し時の抵抗値Ｒｆｒと書き込み時の抵抗値Ｒｆｗを持つ折れ線で近似している。
【００９２】
［１−１−７．母体抵抗Ｒｂの算出方法］
ここで、第２の局所領域１０５ｂに対する負荷は、トランジスタ１０２ａと抵抗変化素子１０１の第２の局所領域１０５ｂ以外の抵抗成分から構成される。抵抗変化素子１０１の第２の局所領域１０５ｂ以外の抵抗成分は、主に第１の局所領域１０５ａと第１の酸化物層１０４ａを合わせた抵抗値であり、これを母体抵抗Ｒｂと呼ぶことにする。
【００９３】
図９より、読み出し時の第２の局所領域１０５ｂの抵抗値Ｒｆｒは、定数αを用いて以下の式１で表される。
【００９４】
Ｒｆｒ  ＝  α×Ｒｆｗ    ・・・（式１）
【００９５】
αの値は、母体抵抗Ｒｂの値が十分小さいと仮定すると、図８に示すグラフの低抵抗特性を、図９に示すような３つの折れ線で近似して求めることができる。上述した抵抗変化素子１０１について実測値から求めたαの値は約１．７である。
【００９６】
図９に示す第２の局所領域１０５ｂのＩ−Ｖ特性において、抵抗変化素子１０１が高抵抗状態から低抵抗状態に遷移する際には、抵抗変化素子１０１に印加する印加電圧が閾値電圧を超えると、酸素が第２の局所領域１０５ｂから第１の局所領域１０５ａの方へ移動し、第２の局所領域１０５ｂの酸素欠陥密度が増加することにより抵抗が減少する。印加電圧をさらに増加させると、第２の局所領域１０５ｂの酸素欠陥密度が増加し、さらに抵抗が減少する。従って、低抵抗化書き込みの終了時に第２の局所領域１０５ｂにかかる電圧の絶対値は、印加電圧が閾値電圧のときに第２の局所領域１０５ｂにかかる電圧の絶対値よりも小さくなる。
【００９７】
ここで、低抵抗化書き込みの終了時に第２の局所領域１０５ｂにかかる電圧の絶対値をＶＲと定義する。ＶＲは、母体抵抗Ｒｂの値が十分小さいと仮定すると、図８の抵抗変化素子１０１の低抵抗化書き込み終了時の電圧とすることができる。なお、ＶＲの値は、第２の局所領域１０５ｂの伝導機構（例えば、ホッピング伝導やトンネル伝導等）から低抵抗特性の式を仮定し、フィッティング法を用いて導出してもよい。
【００９８】
読み出し時の不揮発性記憶素子１００全体の抵抗値ＲＬは、抵抗変化素子１０１が低抵抗状態の場合、母体抵抗Ｒｂ、読み出し時の第２の局所領域１０５ｂの抵抗値Ｒｆｒ、および、読み出し時のトランジスタ１０２ａの抵抗値Ｒｔｒを用いて以下の式２で表される。
【００９９】
ＲＬ＝Ｒｆｒ＋Ｒｂ＋Ｒｔｒ    ・・・（式２）
【０１００】
また、高抵抗化書き込み時の第２の局所領域１０５ｂの抵抗値Ｒｆｗは、高抵抗化書き込み時のトランジスタ１０２ａの抵抗値Ｒｔｗを用いて以下の式３で表される。
【０１０１】
Ｒｆｗ＝ＶＲ／（ＶＬ−Ｖｔ−ＶＲ）・（Ｒｂ＋Ｒｔｗ）    ・・・（式３）
【０１０２】
なお、母体抵抗Ｒｂは線形抵抗であると仮定している。ここで、ＶＬは第１の書き込み電圧の絶対値であり、Ｖｔは図８で示されるようなソースフォロワ接続時のトランジスタ１０２ａの見かけ上の閾値電圧の絶対値であり、第１の書き込み電圧−ＶＬやゲート電圧Ｖｇにより変化する。
【０１０３】
以上より、母体抵抗Ｒｂは、以下の式４で表される。
【０１０４】
Ｒｂ＝（ＲＬ−αβＲｔｗ−Ｒｔｒ）／（１＋αβ）    ・・・（式４）
【０１０５】
ただし、係数βおよび読み出し時のトランジスタ１０２ａの抵抗値Ｒｆｒは、以下の式５および式６で表される。
【０１０６】
β＝ＶＲ／（ＶＬ−Ｖｔ−ＶＲ）    ・・・（式５）
【０１０７】
Ｒｆｒ＝αβ（ＲＬ＋Ｒｔｗ−Ｒｔｒ）／（１＋αβ）  ・・・（式６）
【０１０８】
なお、読み出し時のトランジスタ１０２ａの抵抗値Ｒｔｒと、書き込み時のトランジスタ１０２ａの抵抗値Ｒｔｗも定数であるので、読み出し時の不揮発性記憶素子１００全体の抵抗値ＲＬの値から母体抵抗Ｒｂの値を求めることができる。
【０１０９】
［１−１−８．繰り返し回数増加にともなう母体抵抗Ｒｂの増加］
次に、初期ブレーク電圧の印加を１回目とし、その後、第１の書き込み電圧−ＶＬおよび第２の書き込み電圧ＶＨの印加を交互に印加し、読み出し電流が低下していないときの母体抵抗Ｒｂと、読み出し電流が低下しているときの母体抵抗Ｒｂについて説明する。
【０１１０】
ここでは、図６の場合と同様に、トランジスタ１０２ａのゲート電圧Ｖｇを２．４Ｖ、第１の書き込み電圧−ＶＬを−２．０Ｖ、パルス幅を２００ｎｓ、第２の書き込み電圧ＶＨを＋２．０Ｖ、パルス幅を２００ｎｓに設定して、抵抗変化動作（低抵抗化書き込みおよび高抵抗化書き込み）を行った結果を比較する。
【０１１１】
図１０Ａおよび図１０Ｂは、初期ブレーク動作直後に上記駆動条件で第１の書き込み電圧−ＶＬおよび第２の書き込み電圧ＶＨを交互に印加する抵抗変化動作を行う場合において、初期ブレーク電圧を含む電圧の印加回数（パルス数）が１〜１００回の場合における読み出し電流および書き込み電流の値を示すグラフである。また、図１０Ｃは、図１０Ａおよび図１０Ｂにおいて、式４および式５に上記駆動条件、Ｖｇ＝２．４Ｖ、ＶＬ＝２．０Ｖ、ＶＲ＝０．６Ｖ、Ｖｔ＝０．４Ｖ、α＝１．７、Ｒｔｒ＝１．５ｋΩ、Ｒｔｗ＝４．５ｋΩを用いた場合の低抵抗状態それぞれにおける母体抵抗Ｒｂの値を算出した結果を示すグラフである。
【０１１２】
図１０Ａのグラフに示すように、初期の１００回の抵抗変化動作において、低抵抗状態での読み出し電流の中央値は約５６μＡ、低抵抗状態への書き込み電流の中央値は約−１９４μＡ、母体抵抗Ｒｂの中央値は５５２Ωである。
【０１１３】
図１１Ａおよび図１１Ｂは、初期ブレーク電圧を含む電圧の印加回数（パルス数）が１０５〜１０５＋１００回の場合における読み出し電流および書き込み電流の値を示すグラフである。また、図１１Ｃは、図１１Ａおよび図１１Ｂにおいて、式４および式５に上記駆動条件を用いた場合の低抵抗状態それぞれにおける母体抵抗Ｒｂの値を算出した結果を示すグラフである。
【０１１４】
図１１Ａのグラフに示すように、１０５〜１０５＋１００回目の抵抗変化動作において、低抵抗状態での読み出し電流の中央値は約４６μＡ、低抵抗状態への書き込み電流の中央値は約−１６４μＡ、母体抵抗Ｒｂの中央値は約１．４ｋΩである。
【０１１５】
図１０Ａおよび図１１Ａからわかるように、抵抗変化動作の回数が１００回までの場合に比べ、１０５回以降は、読み出し電流、書き込み電流の絶対値は減少し、母体抵抗Ｒｂの値は約９００Ω増加していることがわかる。
【０１１６】
これは、抵抗変化動作における電圧印加回数の増加にともなう電圧または電流ストレスの蓄積により、第２の局所領域１０５ｂの大きさが拡大し、結果的に第１の局所領域１０５ａの酸素量が増加して抵抗が高くなったためと考えられる。
【０１１７】
［１−２．トランジスタ１０２ａの抵抗値の変更方法］
上述した抵抗変化素子１０１の特性に基づき、トランジスタ１０２ａの抵抗値の変更方法について、図１２Ａ〜図１３の例を基に説明する。
【０１１８】
上述したように、抵抗変化素子１０１は、抵抗変化動作における電圧印加回数が増加するにつれ、母体抵抗Ｒｂが増加し、低抵抗状態における読み出し電流の電流値が減少していく傾向にある。
【０１１９】
従って、抵抗変化素子１０１（局所領域１０５）に流れる低抵抗化書き込み電流の電流量が、所定の範囲から外れる場合に、低抵抗化書き込み時のトランジスタ１０２ａの抵抗値を変更する（トランジスタの抵抗値を変更するステップに相当）ことにより、安定したエンデュランス特性を得ることが可能になる。本実施の形態では、抵抗変化素子１０１に流れる低抵抗化書き込み電流の電流量が、所定の範囲に向かう方向に、トランジスタ１０２ａの抵抗値を変更する。
【０１２０】
以下、トランジスタ１０２ａの抵抗値を変更する方法について、図７〜図１３を用いて詳細に説明する。なお、本実施の形態では、トランジスタ１０２ａのゲート電圧を変更することにより、トランジスタ１０２ａの抵抗値を変更する場合について説明するが、これに限るものではなく、不揮発性記憶素子１００全体にかかる印加電圧の値を変更するなどしてもよい。例えば、ゲート電圧を変更せずに、不揮発性記憶素子１００全体にかかる印加電圧の値を変更してもよい。
【０１２１】
図１２Ａおよび図１２Ｂは、図１０Ａ〜図１０Ｃに示す場合と同じ駆動条件で、１０５回まで抵抗変化動作を実行し、上記の母体抵抗Ｒｂが約１．４ｋΩに増加した状態において、駆動条件を変更して、１００回の抵抗変化動作を実行したときの読み出し電流および書き込み電流の値を示すグラフである。１０５回までの駆動条件は、トランジスタ１０２ａのゲート電圧Ｖｇが２．４Ｖ、第１の書き込み電圧−ＶＬが−２．０Ｖ、パルス幅が２００ｎｓ、第２の書き込み電圧ＶＨが２．０Ｖ、パルス幅が２００ｎｓである。１０５回以降の駆動条件は、トランジスタ１０２ａのゲート電圧Ｖｇだけを、２．４Ｖから２．６Ｖに増加させた。
【０１２２】
図１２Ｃは、図１２Ａおよび図１２Ｂにおいて、式４および式５に変更後の駆動条件を用いた場合の低抵抗状態それぞれにおける母体抵抗Ｒｂの値を算出した結果を示すグラフである。ここで、第１の書き込み電圧の絶対値ＶＬは２．０Ｖのままで、ゲート電圧Ｖｇだけを０．２Ｖ増加させたことにより、トランジスタ１０２ａの閾値電圧Ｖｔの値は約０．２Ｖ減少する。このため、母体抵抗Ｒｂの算出は、Ｖｇ＝２．６Ｖ、ＶＬ＝２．０Ｖ、ＶＲ＝０．６Ｖ、Ｖｔ＝０．２Ｖ、α＝１．７、Ｒｔｒ＝１．５ｋΩ、Ｒｔｗ＝４．５ｋΩを用いて行った。
【０１２３】
図１２Ａ〜図１２Ｃのグラフからわかるように、１０５回動作後、トランジスタ１０２ａのゲート電圧Ｖｇを２．６Ｖに増加させた場合、低抵抗状態での読み出し電流の中央値は約５６μＡ、低抵抗状態への書き込み電流の中央値は約−２０６μＡ、母体抵抗Ｒｂの中央値は１．０ｋΩとなっている。読み出し電流、書き込み電流の絶対値は、ほぼ初期の状態（読み出し電流の中央値約５６μＡ、書き込み電流の絶対値約−１９４μＡ）に戻っている。また、母体抵抗Ｒｂの値は、ゲート電圧Ｖｇを増加させない場合（約１．４ｋΩ）と比べて、約４００Ω減少していることがわかる。
【０１２４】
図１３は、図１０Ａ〜図１２Ｃのグラフで示した抵抗変化特性それぞれにおいて、第２の局所領域１０５ｂの動作点について考察した結果を示すグラフである。横軸は、第２の局所領域１０５ｂにかかる電圧、縦軸は低抵抗化書き込み時に流れる電流値を表す。図１３において、図１０Ａ〜図１０Ｃのグラフに示すゲート電圧Ｖｇが２．４Ｖ、母体抵抗Ｒｂが５５２Ωの場合における低抵抗化書き込み時の第２の局所領域１０５ｂの動作点Ａ、図１１Ａ〜図１１Ｃに示すゲート電圧Ｖｇが２．４Ｖ、母体抵抗Ｒｂが１．４ｋΩの場合における低抵抗化書き込み時の第２の局所領域１０５ｂの動作点Ｂ、図１２Ａ〜図１２Ｃのグラフに示すゲート電圧Ｖｇが２．６Ｖ、母体抵抗Ｒｂが１．０ｋΩの場合における低抵抗化書き込み時の第２の局所領域１０５ｂの動作点Ｃを、式１から式６を用いてそれぞれ算出した。図１０Ａ〜図１０Ｃのグラフに示すゲート電圧Ｖｇが２．４Ｖ、母体抵抗Ｒｂが５５２Ωの場合における低抵抗化書き込み時の第２の局所領域１０５ｂの抵抗値Ｒｆｗ１は、動作点Ａと原点を結ぶ破線の傾きである。図１１Ａ〜図１１Ｃに示すゲート電圧Ｖｇが２．４Ｖ、母体抵抗Ｒｂが１．４ｋΩの場合における低抵抗化書き込み時の第２の局所領域１０５ｂの抵抗値Ｒｆｗ２は、動作点Ｂと原点を結ぶ破線の傾きである。図１２Ａ〜図１２Ｃのグラフに示すゲート電圧Ｖｇが２．６Ｖ、母体抵抗Ｒｂが１．０ｋΩの場合における低抵抗化書き込み時の第２の局所領域１０５ｂの抵抗値Ｒｆｗ３は、動作点Ｂと原点を結ぶ破線の傾きである。また、図１３において、負荷曲線１は、図１０Ａ〜図１０Ｃに示すゲート電圧Ｖｇが２．４Ｖ、母体抵抗Ｒｂが５５２Ωの時の負荷曲線である。負荷曲線２は、図１１Ａ〜図１１Ｃに示すゲート電圧Ｖｇが２．４Ｖ、母体抵抗Ｒｂが１．４ｋΩの時の負荷曲線である。負荷曲線３は、図１２Ａ〜図１２Ｃに示すゲート電圧Ｖｇが２．６Ｖ、母体抵抗Ｒｂが１．０ｋΩの時の負荷曲線である。
【０１２５】
図１３より、初期状態から駆動条件を変更せずに１０５回抵抗変化動作を実行すると、母体抵抗Ｒｂおよび第２の局所領域１０５ｂの抵抗値の増加によって、動作点がＡからＢに変化する。その後、トランジスタ１０２ａのゲート電圧Ｖｇを０．２Ｖ増加させて２．６Ｖとし、さらに１００回抵抗変化動作を実行すると、動作点は、動作点Ａに比較的遠い動作点Ｂから、動作点Ａに比較的近い動作点Ｃに移動したことがわかる。すなわち、ゲート電圧Ｖｇを増加させることによって、抵抗変化動作の実行回数の増加にともなって増加した母体抵抗Ｒｂと第２の局所領域１０５ｂの抵抗を共に減少させることが可能であることがわかる。
【０１２６】
ところで、図１１Ａ〜図１１Ｃにおける説明では、抵抗変化動作の繰り返し実行により、抵抗値が増加する場合について説明した。これは、例えば、次のようなメカニズムであると推察される。まず、第２の局所領域１０５ｂの酸素イオンが第１の局所領域１０５ａに追い出されることにより、母体抵抗Ｒｂが増加すると考えられる。そして、その結果、母体抵抗Ｒｂの抵抗値の増加に伴って第２の局所領域１０５ｂに分配される電圧が減少することにより、第２の局所領域１０５ｂにおける酸素の移動が抑制され、第２の局所領域１０５ｂの抵抗値が増加すると考えられる。図１１Ａ〜図１１Ｃおよび図１３に示す例では、ゲート電圧Ｖｇ＝２．４の駆動条件では、第１の局所領域１０５ａに酸素イオンが蓄積されて、母体抵抗Ｒｂおよび第２の局所領域１０５ｂの抵抗値は共に増加している。
【０１２７】
これに対して、上記の通りゲート電圧Ｖｇを増加させることによって、第１の局所領域１０５ａに溜まった酸素イオンを第１の酸化物層１０４ａ側に拡散させることにより、母体抵抗Ｒｂを減少させることができる。その結果、第２の局所領域１０５ｂに分配される電圧が増加し、第２の局所領域１０５ｂの抵抗を減少させることができる。
【０１２８】
すなわち、抵抗変化動作の繰り返し実行により、不揮発性記憶素子１００の抵抗値が増加した場合には、ゲート電圧Ｖｇを増加させて不揮発性記憶素子１００の抵抗値を減少させることにより、不揮発性記憶素子１００の抵抗値を一定に保つことが可能になる。言い換えると、抵抗変化動作の繰り返し回数の増加により母体抵抗Ｒｂおよび第２の局所領域の抵抗値が増加しても、トランジスタ１０２ａのゲート電圧Ｖｇを増加させてトランジスタ１０２ａの抵抗値を減少させることにより、不揮発性記憶素子１００全体の抵抗値を一定の範囲内に保つことができる。その結果、第２の局所領域１０５ｂに流れる低抵抗化書き込み電流を一定の範囲内にして動作点を維持することにより、ほぼ同じ低抵抗状態に維持することができる。さらに、増加した母体抵抗Ｒｂおよび第２の局所領域の抵抗値を減少させることが可能である。
【０１２９】
反対に、抵抗変化動作の繰り返し実行により、抵抗値が減少する場合が考えられる。これは、例えば、第２の局所領域１０５ｂの酸素イオンが第１の局所領域１０５ａに追い出されることにより第２の局所領域１０５ｂの面積又は酸素欠陥密度が増大し、第２の局所領域１０５ｂの抵抗値が減少することにより発生すると考えられる。不揮発性記憶素子１００の抵抗値が減少した場合には、トランジスタ１０２ａのゲート電圧Ｖｇを減少させることにより、トランジスタ１０２ａの抵抗値を増加させて、不揮発性記憶素子１００全体の抵抗値を一定の範囲内に保つことができる。その結果、第２の局所領域１０５ｂに流れる低抵抗化電流を一定の範囲内にして動作点を維持することにより、ほぼ同じ低抵抗状態に維持することができる。さらに、減少した母体抵抗Ｒｂおよび第２の局所領域の抵抗値を増加させることが可能である。例えば、図１１Ａ〜図１１Ｃおよび図１３に示す例では、母体抵抗Ｒｂおよび第２の局所領域１０５ｂの抵抗値が所定の抵抗値より下がり過ぎた場合に、ゲート電圧Ｖｇを２．６Ｖから２．４Ｖに減少させれば、動作点を図１３に示す動作点Ａに近づけることができる。言い換えると、ゲート電圧Ｖｇを減少させる、すなわち、トランジスタ１０２ａの抵抗値を所定の範囲に向かう方向に変更させれば、抵抗変化素子１０１に流れる低抵抗化書き込み電流の電流量を所定の範囲に向かう方向に変化させる（動作点を動作点Ａに近づける）ことが可能になる。
【０１３０】
以下、母体抵抗Ｒｂの抵抗値の変化量ΔＲｂに対して、動作点を一定に保つ（所定の範囲に向かう方向に変化させる）ようなトランジスタ１０２ａのゲート電圧Ｖｇの変化量ΔＶｇの算出方法について説明する。なお、母体抵抗Ｒｂの変化量ΔＲｂとトランジスタ１０２ａのゲート電圧Ｖｇの変化量ΔＶｇは、１対１対応で決定される。
【０１３１】
低抵抗化書き込みの終了時に流れる電流Ｉは、以下の式７で表される。
【０１３２】
Ｉ＝（ＶＬ―Ｖｔ―ＶＲ）／（Ｒｔｗ＋Ｒｂ）    ・・・（式７）
【０１３３】
式７から母体抵抗ＲｂがΔＲｂだけ変化したときの電流Ｉの変化量ΔＩは、以下の式８で表される。
【０１３４】
ΔＩ＝―（ＶＬ―Ｖｔ―ＶＲ）／（Ｒｔｗ＋Ｒｂ）２  ・ΔＲｂ    ・・・（式８）
【０１３５】
また、トランジスタ１０２ａの閾値電圧ＶｔがΔＶｔだけ微小に変化したときの電流Ｉの変化量ΔＩは、以下の式９で表される。
【０１３６】
ΔＩ＝―ΔＶｔ／（Ｒｔｗ＋Ｒｂ）    ・・・（式９）
【０１３７】
ここで、ＶＬ＜Ｖｇ―Ｖｔの場合には、ΔＶｔ＝−ΔＶｇの関係が成り立つことから、電流Ｉの変化量ΔＩは、以下の式１０で表すことができる。
【０１３８】
ΔＩ＝ΔＶｇ／（Ｒｔｗ＋Ｒｂ）    ・・・（式１０）
【０１３９】
従って、母体抵抗Ｒｂの変化量ΔＲｂを補うために必要なトランジスタ１０２ａのゲート電圧の変化量ΔＶｇは、以下の式１１で表すことができる。
【０１４０】
ΔＶｇ＝（ＶＬ―Ｖｔ―ＶＲ）／（Ｒｔｗ＋Ｒｂ）  ・ΔＲｂ    ・・・（式１１）
【０１４１】
ここで、上述したように、図１０Ａ〜図１０Ｃに示すグラフの駆動条件ＶＬ＝２．０Ｖ、ＶＲ＝０．６Ｖ、Ｖｔ＝０．４Ｖ、Ｒｔｗ＝４．５ｋΩ、Ｒｂ＝５５２Ωを式１１に代入すると、トランジスタ１０２ａのゲート電圧Ｖｇの変化量ΔＶｇは、以下の式１２で表すことができる。
【０１４２】
ΔＶｇ＝ΔＲｂ／５０５２    ・・・（式１２）
【０１４３】
従って、例えば、母体抵抗Ｒｂが約２５０Ω変化した場合には、トランジスタ１０２ａのゲート電圧Ｖｇを約０．０５Ｖ変化させればよい（ΔＶｇ＝２５０／５０５２≒０．０５）。あるいは、母体抵抗Ｒｂが約５００Ω変化した場合には、トランジスタ１０２ａのゲート電圧Ｖｇを約０．１Ｖ変化させればよい。
【０１４４】
さらに、式５より、母体抵抗Ｒｂの変化量ΔＲｂは、以下の式１３で表される。
【０１４５】
ΔＲｂ＝ΔＲＬ／（１＋αβ）    ・・・（式１３）
【０１４６】
式１３を用いると、トランジスタ１０２ａのゲート電圧Ｖｇの変化量ΔＶｇは、以下の式１４で表すことができる。
【０１４７】
ΔＶｇ＝ΔＲＬ／１０２０５    ・・・（式１４）
【０１４８】
従って、あらかじめ母体抵抗Ｒｂの初期値Ｒｂ（０）がわかっていれば、低抵抗状態において読み出した抵抗値ＲＬの変化量ΔＲＬを求めることができ、トランジスタ１０２ａのゲート電圧Ｖｇの変化量ΔＶｇを求めることができることがわかる。
【０１４９】
以上より、式１２あるいは式１４より、ゲート電圧Ｖｇは、母体抵抗Ｒｂの変化量ΔＲｂ（ｍ）（ｍは抵抗変化動作の繰り返し回数、すなわち、パルス数）、あるいは、不揮発性記憶素子１００の抵抗値ＲＬ（ｍ）から求めることができる。
【０１５０】
なお、ゲート電圧Ｖｇを変更するタイミングは、図６に示すように、抵抗変化動作の繰り返し回数が１０００回（Ｎ＝１０００）のときにおける低抵抗状態での読み出し電流がほとんど劣化していない場合には、例えば、抵抗変化動作を１０００回繰り返す毎（Ｎ×ｍ回毎、ここでｍは正の整数）としてもよい。さらに、Ｎ×ｍ回毎に毎回ゲート電圧Ｖｇを変更するのではなく、Ｎ×ｍ回毎に不揮発性記憶素子１００の抵抗値ＲＬ（ｍ）を測定し、ΔＲｂ（ｍ）の絶対値が規定値（所定の範囲を規定する上限値および下限値に対応）以上になったときに、トランジスタ１０２ａのゲート電圧Ｖｇを変更してもよい。例えば、ΔＲＬが５００Ωの場合に、ゲート電圧を０．０５Ｖ変更する。
【０１５１】
以上の方法を実行することにより、第２の局所領域１０５ｂの動作点を一定に維持し、ほぼ一定の低抵抗状態に維持することができる。さらに、図１３を用いて説明したように、変化した母体抵抗Ｒｂ（ｍ）および第２の局所領域１０５ｂの抵抗値Ｒｆｗをそれぞれ初期状態の抵抗値に近づける効果があり、良好なエンデュランス特性を実現することが可能となる。
【０１５２】
［１−３．不揮発性記憶装置３２０］
不揮発性記憶素子１００を含み、不揮発性記憶素子１００の駆動方法を実行する不揮発性記憶装置の構成について、図１９を基に説明する。
【０１５３】
図１９は、不揮発性記憶装置３２０の構成例を示すブロック図である。図１９に示すように、不揮発性記憶装置３２０は、半導体基板（図示されず）上に、メモリ本体部３０１と、メモリセルにデータを書き込むために必要な複数の電源を生成する書き込み用電源３３０と、外部から入力されるアドレス信号を受け取るアドレス入力回路３０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部３０１の動作を制御する制御回路３１０と、書き換え情報記憶回路３４０とを備えている。
【０１５４】
メモリ本体部３０１は、メモリセルアレイ３０２と、行選択回路／ドライバ３０３と、列選択回路３０４と、書き込み回路３２５と、センスアンプ３２６と、データ入出力回路３０７とを有している。以下、行選択回路／ドライバ３０３、列選択回路３０４、書き込み回路３２５、センスアンプ３２６を、適宜「周辺回路」（書き込み電圧印加回路および読み出し電圧印加回路に相当）と称する。
【０１５５】
メモリセルアレイ３０２は、半導体基板（図示せず）上に形成され、半導体基板表面に略平行な第１平面内において第１方向に互いに平行に延びるように形成された複数のワード線ＷＬｉ（ｉ＝０、１、２、・・・、図１９のワード線ＷＬ０、ＷＬ１、ＷＬ２）、第１平面と平行な第２平面内において第２方向に互いに平行に延びるようにかつワード線ＷＬｉと立体交差するように形成された複数のビット線ＢＬｊ（ｊ＝０、１、２、・・・、図１９のビット線ＢＬ０、ＢＬ１、ＢＬ２）と、ワード線ＷＬｉおよびビット線ＢＬｊの立体交差点のそれぞれに設けられたメモリセルＭｉｊ（図１Ａの不揮発性記憶素子１００に相当、図１９のＭ１１、Ｍ１２、Ｍ１３、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ３１、Ｍ３２、Ｍ３３）と、ワード線ＷＬｉに平行して配列されている複数のソース線ＳＬｉとを備える。
【０１５６】
メモリセルＭｉｊは、図１Ａに示す不揮発性記憶素子１００に相当し、抵抗変化素子Ｒｉｊ（図１Ａの抵抗変化素子１０１に相当、図１９のＲ１１、Ｒ１２、Ｒ１３、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ３１、Ｒ３２、Ｒ３３）とトランジスタＮｉｊ（図１Ａの電流制御素子１０２を構成するトランジスタ１０２ａに相当、図１９のＮ１１、Ｎ１２、Ｎ１３、Ｎ２１、Ｎ２２、Ｎ２３、Ｎ３１、Ｎ３２、Ｎ３３）とを備える。メモリセルＭｉｊは、１つのトランジスタＮｉｊと１つの抵抗変化素子Ｒｉｊから構成されていることから、１Ｔ１Ｒ型メモリセルと呼ぶ。
【０１５７】
トランジスタＮｉｊは、ゲート端子（ゲート）にワード線ＷＬｉが、ドレイン端子（ドレイン）に抵抗変化素子Ｒｉｊの一端が、ソース端子（ソース）にソース線ＳＬｉが、それぞれ接続されている。抵抗変化素子Ｒｉｊは、一端にトランジスタＮｉｊのドレインが、他端にビット線ＢＬｊが、それぞれ接続されている。なお、前述したドレインとソースの関係は、説明上便宜的に定義しただけで印加方向によって入れ代わることはいうまでもない。抵抗変化素子Ｒｉｊの材料や形状、特性などは、上述した図１Ａに示す抵抗変化素子１０１と同じである。同様に、トランジスタＮｉｊの材料や形状、特性などは、上述した図１Ａに示すトランジスタ１０２ａと同じである。
【０１５８】
なお、本実施の形態のメモリセルアレイ３０２は、ソース線ＳＬｉ（プレート線）はワード線ＷＬｉと平行に配置されているが、ビット線ＢＬｊと平行に配置してもよい。また、ソース線ＳＬｉは、接続されるトランジスタＮｉｊに共通の電位を与える構成としているが、行選択回路／ドライバ３０３と同じ構成のソース線選択回路／ドライバを構成し、選択されたソース線ＳＬｈと非選択のソース線ＳＬｉを異なる電圧（極性も含む）で駆動する構成としてもよい。
【０１５９】
行選択回路／ドライバ３０３は、アドレス入力回路３０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬｉのうちの何れかを選択する選択回路を有し、選択回路によって選択された選択ワード線Ｗｈに対して、所定の電圧を印加する。
【０１６０】
列選択回路３０４は、アドレス入力回路３０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬｊのうちの何れかを選択する選択回路を有し、選択回路によって選択された選択ビット線ＢＬｋに対して、書き込み電圧（第１の書き込み電圧−ＶＬまたは第２の書き込み電圧ＶＨ）または読み出し電圧を印加する。
【０１６１】
書き込み回路３２５は、制御回路３１０から出力された書き込み指令に従って、ビット線ＢＬｊに電圧を印加する。例えば、高抵抗化書き込みでは、列選択回路３０４を介して選択された選択ビット線ＢＬｋに対して第２の書き込み電圧ＶＨを印加する。
【０１６２】
センスアンプ３２６は、選択された選択メモリセルＭｈｋの抵抗値を検出し、データが「１」であるか「０」であるかを判定する。
【０１６３】
データ入出力回路３０７は、センスアンプ３２６によって得られたデータを、外部回路（図示せず）または制御回路３１０へ出力する。
【０１６４】
書き込み用電源３３０は、ＬＲ化用電源と、ＨＲ化用電源とで構成される。ＨＲ化用電源は、第２の書き込み電圧ＶＨ（ＨＲ化電圧）を発生させる。同様に、ＬＲ化用電源は、第１の書き込み電圧−ＶＬ（ＬＲ化電圧）を発生させる。
【０１６５】
アドレス入力回路３０９は、制御回路３１０による制御の下で、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ３０３へ出力するとともに、列アドレス信号を列選択回路３０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭｉｊのうちの選択されたメモリセルＭｉｊのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行アドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列アドレスを示す信号である。
【０１６６】
制御回路３１０は、不揮発性記憶装置３２０を構成する各回路（行選択回路／ドライバ３０３、列選択回路３０４、書き込み回路３２５、センスアンプ３２６、データ入出力回路３０７など）を制御して、初期ブレーク動作、通常動作（低抵抗化書き込みおよび高抵抗化書き込み）、および、読み出し動作を実行させる。
【０１６７】
具体的には、制御回路３１０は、通常動作では、データ入出力回路３０７に入力された入力データに応じて、低抵抗化書き込みか高抵抗化書き込みかを判断する。低抵抗化書き込みでは第１の書き込み電圧−ＶＬの印加を指示する書き込み信号を、高抵抗化書き込みでは第２の書き込み電圧ＶＨの印加を指示する書き込み信号を、書き込み回路３２５へ出力する。また、制御回路３１０は、読み出し動作では、読み出し動作を指示する読み出し信号をセンスアンプ３２６と列選択回路３０４へ出力する。
【０１６８】
さらに、本実施の形態の制御回路３１０は、行選択回路／ドライバ３０３、列選択回路３０４、書き込み回路３２５、センスアンプ３２６、データ入出力回路３０７等を制御して、トランジスタ１０２ａの抵抗値の制御を行う。ここでは、トランジスタＮｉｊのゲートに印加する印加電圧、すなわち、ワード線ＷＬｉに印加する印加電圧の変更を行う。
【０１６９】
書き換え情報記憶回路３４０は、トランジスタ１０２ａの抵抗値の制御に必要な各種パラメータを記憶する回路であり、不揮発性記憶回路であっても良い。書き換え情報記憶回路３４０は、書き換え可能な不揮発性記憶回路であっても良い。
【０１７０】
［１−３−１．不揮発性記憶素子１００の駆動方法］
次に、本実施の形態の不揮発性記憶素子１００の駆動方法について、図１４〜図１８を基に詳細に説明する。
【０１７１】
［動作例１］
動作例１では、不揮発性記憶素子１００全体の抵抗値の変化量ΔＲＬに基づいて、トランジスタＮｉｊ（トランジスタ１０２ａ）の抵抗値（ゲート電圧）を変更する（最適化する）場合について、図１４および図１５を基に説明する。
【０１７２】
本実施の形態では、先ず、基準となる母体抵抗Ｒｂ（０）を算出した後に、当該基準となる母体抵抗Ｒｂ（０）を用いて、トランジスタＮｉｊのゲート電圧の変更を行う。
【０１７３】
基準となる母体抵抗Ｒｂ（０）の算出方法について、図１４に示すフローチャートを基に説明する。基準となる母体抵抗Ｒｂ（０）の算出は、不揮発性記憶素子１００に対する初期ブレーク動作の実行後、最初に実行される。なお、本実施の形態の不揮発性記憶素子１００の駆動方法は、例えば、図１９に示す不揮発性記憶装置３２０において実行されるため、以下、適宜図１９を参照して説明する。
【０１７４】
基準となる母体抵抗Ｒｂ（０）の算出を開始すると、制御回路３１０は、変数ｍおよびｎの値を、ｍ＝０、ｎ＝１に設定する。
【０１７５】
制御回路３１０は、図１４に示すように、書き込み回路３２５などを制御して、あらかじめ決定された駆動条件で、選択メモリセルＭｈｋを構成する抵抗変化素子Ｒｈｋに対する高抵抗化書き込みまたは低抵抗化書き込みを実行する（ステップＳ１００）。
【０１７６】
低抵抗化書き込みの初期の駆動条件は、例えば、第１の書き込み電圧−ＶＬが−２．０Ｖ、パルス幅が１００ｎｓ、トランジスタＮｉｊのゲート電圧Ｖｇ（ＶｇＬ）が＋２．４Ｖである。また、高抵抗化書き込みの駆動条件は、例えば、第２の書き込み電圧ＶＨが＋２．０Ｖ、パルス幅が１００ｎｓ、トランジスタＮｉｊのゲート電圧Ｖｇ（ＶｇＨ）が＋２．４Ｖである。
【０１７７】
通常動作（ステップＳ１００）の実行後、制御回路３１０は、抵抗変化素子Ｒｉｊに対する電圧の印加回数である繰り返し回数ｎがＮ（０）回以上か否かを判定する（ステップＳ１０１）。ここで、電圧の印加回数には、初期ブレーク電圧、第１の書き込み電圧−ＶＬおよび第２の書き込み電圧ＶＨが含まれる。電圧の印加回数には、読み出し電圧は含まれない。また、Ｎ（ｍ）は、図６に示すような抵抗変化素子Ｒｉｊの特性に応じて適切に設定する。本実施の形態では、説明のため、ｍによらず、Ｎ（ｍ）は全て同じ値とするが、これに限るものではない。
【０１７８】
繰り返し回数ｎがＮ（０）回より少ない場合（ステップＳ１０１でＮｏ分岐）、制御回路３１０は、ｎを１インクリメントし、ステップＳ１００に移行する。
【０１７９】
繰り返し回数ｎがＮ（０）回以上の場合（ステップＳ１０１でＹｅｓ分岐）、制御回路３１０は、低抵抗化書き込み動作（ステップＳ１０２）、および、読み出し動作（ステップＳ１０３）を行う。ここでの低抵抗化書き込み動作および読み出し動作の駆動条件は、通常動作時における駆動条件と同じである。
【０１８０】
次に、制御回路３１０は、読み出し動作で読み出した抵抗値ＲＬ（０）を用い、上述した式４を用いて母体抵抗の初期値Ｒｂ（０）を求める（ステップＳ１０４）。ここで、Ｎ（０）の値は、抵抗変化素子Ｒｉｊ（抵抗変化素子１０１）のエンデュランス特性が劣化しない程度の値に設定してもよい。例えば、抵抗変化素子１０１が図６に示すエンデュランス特性を備える場合、Ｎ（０）の値は１以上１０００以下である。さらに、母体抵抗の初期値Ｒｂ（０）を求める際には、Ｎ（０）回動作後の次の１回の読み出し動作（ステップＳ１０３）により求めてもよいし、Ｎ（０）回動作を複数回実施し、その都度読み出した抵抗値の平均値を用いてもよい。
【０１８１】
なお、母体抵抗の初期値Ｒｂ（０）の算出は、不揮発性記憶素子１００に対する初期ブレーク動作の実行後に行なわれればよく、例えば、製品出荷後の測定により求めてもよいし、製品出荷前の検査工程においてサンプリングした素子を用いて母体抵抗の初期値Ｒｂ（０）をあらかじめ求めてもよい。製品出荷前の検査工程で母体抵抗Ｒｂ（０）を求める場合は、書き換え情報記憶回路３４０、メモリセルアレイ３０２、またはヒューズ回路などに当該基準となる母体抵抗Ｒｂ（０）を記憶してもよい。
【０１８２】
次に、制御回路３１０は、当該基準となる母体抵抗Ｒｂ（０）を用いて、トランジスタＮｉｊのゲート電圧の変更を行う。図１５は、母体抵抗Ｒｂ（ｍ）の算出後におけるトランジスタＮｉｊのゲート電圧の変更方法を示すフローチャートである。
【０１８３】
制御回路３１０は、基準となる母体抵抗Ｒｂ（０）の算出後、図１５に示すように、まず、変数ｍおよびｎの値を、ｎ＝１、ｍ＝１に初期化する。
【０１８４】
制御回路３１０は、書き込み回路３２５などを制御して、あらかじめ決定された駆動条件で、選択メモリセルＭｈｋを構成する抵抗変化素子Ｒｈｋに対する高抵抗化書き込みまたは低抵抗化書き込みを実行する（ステップＳ２００）。ここでの駆動条件は、ステップＳ１００の駆動条件と同じである。
【０１８５】
通常動作（ステップＳ２００）の実行後、制御回路３１０は、繰り返し回数ｎがＮ（ｍ）回以上か否かを判定する（ステップＳ２０１）。ここで、Ｎ（ｍ）の値は、抵抗変化素子１０１のエンデュランス特性に応じて設定される。Ｎ（ｍ）の値は、例えば、劣化の傾向がみられ始めるときの繰り返し回数に基づいて設定されてもよい。具体的には、図６の場合、繰り返し回数が１０４回のときは、読み出し電流がやや低下し、ばらつきがみられ、劣化の傾向が見え始めているため、Ｎ（ｍ）は、１０４回以下に設定する。また、Ｎ（ｍ）があまり小さいと、劣化の兆候がなくてもゲート電圧が頻繁に変更され、制御回路３１０などの処理量が増加するため、Ｎ（ｍ）はある程度の大きさであってもよい。図６の場合、繰り返し回数が１０２回以下のときは読み出し電流の低下はみられず、ばらつきも１０％未満であるが、繰り返し回数が１０３回以上になると読み出し電流のばらつきは１０％を超えてしまう。したがって、Ｎ（ｍ）を読み出し電流の変化が大きくなり始める繰り返し回数、例えば１０３回以上に設定する。以上より、抵抗変化素子１０１が図６に示すエンデュランス特性を有する場合、Ｎ（ｍ）の値を、１０００以上１００００未満の値に設定する。また、Ｎ（ｍ）の値は、各ｍについて同じ値を用いてもよいし、ｍに応じて変更してもよい。
【０１８６】
繰り返し回数ｎがＮ（ｍ）回より少ない場合（ステップＳ２０１でＮｏ分岐）、制御回路３１０は、ｎを１インクリメントし、ステップＳ２００に移行する。
【０１８７】
繰り返し回数ｎがＮ（ｍ）回以上の場合（ステップＳ２０１でＹｅｓ分岐）、制御回路３１０は、低抵抗化書き込み動作（ステップＳ２０２）を行う。ここで、低抵抗化書き込み動作の駆動条件は、第１の書き込み電圧−ＶＬが−２．０Ｖ、パルス幅が１００ｎｓである。また、トランジスタＮｉｊのゲートには、ゲート電圧ＶｇＬ（ｍ−１）を印加する。
【０１８８】
さらに、制御回路３１０は、読み出し動作（ステップＳ２０３）を行い、不揮発性記憶素子１００全体の抵抗値ＲＬ（ｍ）を求める。ここでの読み出し動作の駆動条件は、通常動作と同じである。
【０１８９】
次に、制御回路３１０は、ΔＲＬ（ｍ）の絶対値を算出する（ステップＳ２０４の一部）。不揮発性記憶素子１００全体の抵抗値の変化量ΔＲＬ（ｍ）は、現在の抵抗値ＲＬ（ｍ）−前回の抵抗値ＲＬ（ｍ−１）で求められる。なお、ΔＲＬ（ｍ）は、ＲＬ（ｍ）−ＲＬ（０）としてもよい。
【０１９０】
さらに、制御回路３１０は、以下の式１５を用い、ΔＶｇＬ（ｍ）を求める（ステップＳ２０４の一部）。
【０１９１】
ΔＶｇＬ（ｍ）＝（ＶＬ―Ｖｔ―ＶＲ）／（Ｒｔｗ＋Ｒｂ（０））
×ΔＲＬ（ｍ）／（１＋αβ）    ・・・（式１５）
【０１９２】
制御回路３１０は、ΔＶｇＬ（ｍ）の算出後、ＶｇＬ（ｍ）＝ＶｇＬ（ｍ−１）＋ΔＶｇＬ（ｍ）として、ＶｇＬ（ｍ）を求め、低抵抗化書き込み動作の駆動条件であるトランジスタＮｉｊのゲート電圧をＶｇＬ（ｍ）に変更する（ステップＳ２０５、最適化）。
【０１９３】
制御回路３１０は、ステップＳ２０５の最適化の実行後、ｍの値を１インクリメントし、ステップＳ２００に移行する（ステップＳ２０６）。
【０１９４】
動作例１では、Ｎ（ｍ）回毎に、トランジスタＮｉｊのゲート電圧の値を最適化するので、低抵抗化書き込み動作後の抵抗変化素子１０１の抵抗値を、ほぼ一定の低抵抗状態に維持することができる。なお、ｍはトランジスタＮｉｊの抵抗値の最適化の回数を表すことになる。
【０１９５】
以上説明したように、動作例１では、制御回路３１０は、不揮発性記憶素子１００全体の抵抗値の変化量ΔＲＬ（ｍ）に対応するトランジスタＮｉｊのゲート電圧の変化量ΔＶｇＬ（ｍ）を求め、当該変化量ΔＶｇＬ（ｍ）に応じてゲート電圧を変更している。これにより、不揮発性記憶素子１００全体の抵抗値を一定の範囲に近づく方向に変更することができる。
【０１９６】
［動作例２］
動作例２では、動作例１のようにＮ（ｍ）回毎に毎回最適化を行うのではなく、Ｎ（ｍ）回毎に最適化を行うか否かを判定し、最適化を行うと判定した場合のみ最適化を行う場合について、図１６を基に説明する。
【０１９７】
なお、動作例２においても、動作例１と同様に、先ず、基準となる母体抵抗Ｒｂ（０）を算出した後に、当該基準となる母体抵抗Ｒｂ（０）を用いて、トランジスタＮｉｊのゲート電圧の変更を行う。基準となる母体抵抗Ｒｂ（０）の算出方法は、図１４に示す動作例１の算出方法と同じである。
【０１９８】
図１６は、母体抵抗Ｒｂ（ｍ）の算出後におけるトランジスタＮｉｊのゲート電圧の変更方法を示すフローチャートである。
【０１９９】
制御回路３１０は、あらかじめ決定された駆動条件で、選択メモリセルＭｈｋを構成する抵抗変化素子Ｒｈｋに対する高抵抗化書き込みまたは低抵抗化書き込みを実行する（ステップＳ２００）。ここでの駆動条件は、ステップＳ１００の駆動条件と同じである。
【０２００】
通常動作（ステップＳ２００）の実行後、制御回路３１０は、繰り返し回数ｎがＮ（ｍ）回以上か否かを判定する（ステップＳ２０１）。ここで、動作例２では、Ｎ（ｍ）の値は１以上１００００（１０４）未満の値にしてもよい。なお、動作例１では、Ｎ（ｍ）の値を１０３回以上としたが、動作例２では、最適化を毎回行うのではないことから、１以上の値であればよい。
【０２０１】
繰り返し回数ｎがＮ（ｍ）回より少ない場合（ステップＳ２０１でＮｏ分岐）、制御回路３１０は、ｎを１インクリメントし、ステップＳ２００に移行する。
【０２０２】
繰り返し回数ｎがＮ（ｍ）回以上の場合（ステップＳ２０１でＹｅｓ分岐）、制御回路３１０は、低抵抗化書き込み動作（ステップＳ２０２）を行う。ここで、低抵抗化書き込み動作の駆動条件は、第１の書き込み電圧−ＶＬが−２．０Ｖ、パルス幅が１００ｎｓである。また、トランジスタＮｉｊのゲートには、ゲート電圧ＶｇＬ（ｍ−１）を印加する。
【０２０３】
さらに、制御回路３１０は、読み出し動作（ステップＳ２０３）を行い、ＲＬ（ｍ）を求める。ここでの読み出し動作の駆動条件は、通常動作と同じである。
【０２０４】
次に、動作例２では、制御回路３１０は、ΔＲＬ（ｍ）の絶対値を算出する（ステップＳ２０７）。不揮発性記憶素子１００全体の抵抗値の変化量ΔＲＬ（ｍ）は、現在の抵抗値ＲＬ（ｍ）−前回の抵抗値ＲＬ（ｍ−１）で求められる。なお、ΔＲＬ（ｍ）は、ＲＬ（ｍ）−ＲＬ（０）としてもよい。
【０２０５】
制御回路３１０は、ΔＲＬ（ｍ）の絶対値が規定値（所定の範囲を規定する上限値および下限値に対応）より大きいか否かを判定する（ステップＳ２０８）。
【０２０６】
制御回路３１０は、ΔＲＬ（ｍ）の絶対値があらかじめ決めた規定値より大きいと判定した場合は（ステップＳ２０８でＹｅｓ分岐）、上述した式１５に基づいてΔＶｇＬ（ｍ）を算出し、ＶｇＬ（ｍ）を求め、低抵抗化書き込み動作の駆動条件であるトランジスタＮｉｊのゲート電圧をＶｇＬ（ｍ）に変更する（ステップＳ２０５、最適化）。規定値は、例えば、５００Ωに設定する。なお、トランジスタＮｉｊの抵抗値の変更方法で説明したように（式１２参照）、ΔＲＬ（ｍ）が５００Ωの場合、トランジスタＮｉｊのゲート電圧ΔＶｇＬは０．０５Ｖになる。
【０２０７】
制御回路３１０は、ステップＳ２０８でΔＲＬ（ｍ）の絶対値が規定値以下であると判定した場合（ステップＳ２０８でＮｏ分岐）、または、ステップＳ２０５の最適化の実行後、ｍの値を１インクリメントし、ステップＳ２００に移行する（ステップＳ２０６）。
【０２０８】
以上説明したように、動作例２においても、動作例１と同様に、制御回路３１０は、不揮発性記憶素子１００全体の抵抗値の変化量ΔＲＬ（ｍ）に対応するトランジスタＮｉｊのゲート電圧の変化量ΔＶｇＬ（ｍ）を求め、当該変化量ΔＶｇＬ（ｍ）に応じてゲート電圧を変更している。これにより、不揮発性記憶素子１００全体の抵抗値を一定の範囲に近づく方向に変更することができる。
【０２０９】
なお、本動作例では、ステップＳ２０８において、抵抗値の変化量ΔＲＬ（ｍ）を規定値と比較する（変化量の上限値と下限値とが同じ値である）場合について説明したが、これに限るものではない。変化量ΔＲＬ（ｍ）の上限値と下限値（負の値）とが異なっていても良いし、一方のみを規定していても良い。
【０２１０】
［動作例３］
動作例３では、低抵抗化書き込み動作において抵抗変化素子Ｒｉｊに流れる電流Ｉ（ｍ）に基づいて、トランジスタＮｉｊの抵抗値を変更する（最適化する）場合について、図１７を基に説明する。電流Ｉ（ｍ）の測定による最適化は、上述した式７〜式１０を用いることにより実現できる。
【０２１１】
なお、動作例３においても、動作例１と同様に、先ず、基準となる母体抵抗Ｒｂ（０）を算出した後に、当該基準となる母体抵抗Ｒｂ（０）を用いて、トランジスタＮｉｊのゲート電圧の変更を行う。基準となる母体抵抗Ｒｂ（０）の算出方法は、図１４に示す動作例１の算出方法と同じである。
【０２１２】
図１７は、母体抵抗Ｒｂ（ｍ）の算出後において、電流Ｉ（ｍ）の測定によるトランジスタＮｉｊのゲート電圧の変更方法を示すフローチャートである。
【０２１３】
制御回路３１０は、あらかじめ決定された駆動条件で、選択メモリセルＭｈｋを構成する抵抗変化素子Ｒｈｋに対する高抵抗化書き込みまたは低抵抗化書き込みを実行する（ステップＳ２００）。ここでの駆動条件は、ステップＳ１００の駆動条件と同じである。
【０２１４】
通常動作（ステップＳ２００）の実行後、制御回路３１０は、繰り返し回数ｎがＮ（ｍ）回以上か否かを判定する（ステップＳ２０１）。ここで、動作例３では、動作例１と同様に、Ｎ（ｍ）回毎に最適化を行うので、Ｎ（ｍ）の値は１０００（１０３）以上１００００（１０４）未満の値にしてもよい。
【０２１５】
繰り返し回数ｎがＮ（ｍ）回より少ない場合（ステップＳ２０１でＮｏ分岐）、制御回路３１０は、ｎを１インクリメントし、ステップＳ２００に移行する。
【０２１６】
繰り返し回数ｎがＮ（ｍ）回以上の場合（ステップＳ２０１でＹｅｓ分岐）、動作例３では、制御回路３１０は、低抵抗化書き込み動作（ステップＳ２０２）を行うと共に、低抵抗化書き込み動作で抵抗変化素子１０１に流れる電流Ｉ（ｍ）を測定する（ステップＳ３０３）。ここで、低抵抗化書き込み動作の駆動条件は、第１の書き込み電圧−ＶＬが−２．０Ｖ、パルス幅が１００ｎｓである。また、トランジスタＮｉｊのゲートには、ゲート電圧ＶｇＬ（ｍ−１）を印加する。
【０２１７】
さらに、動作例３では、制御回路３１０は、ステップＳ３０３で測定した電流Ｉ（ｍ）に基づいて、トランジスタＮｉｊのゲート電圧ＶｇＬの変化量ΔＶｇＬ（ｍ）を求める（ステップＳ３０４）。
【０２１８】
具体的には、上述した式１０より、低抵抗化書き込み時に抵抗変化素子１０１に流れる電流Ｉ（ｍ）の変化量ΔＩ（ｍ）から、トランジスタＮｉｊのゲート電圧ＶｇＬの変化量を求める。電流の変化量ΔＩ（ｍ）は、Ｉ（ｍ）−Ｉ（ｍ−１）で求められ、ゲート電圧ＶｇＬの変化量ΔＶｇＬ（ｍ）は、以下の式１６で求められる。
【０２１９】
ΔＶｇＬ（ｍ）＝−ΔＩ（ｍ）・（Ｒｔｗ＋Ｒｂ（０））    ・・・（式１６）
【０２２０】
ここで、抵抗変化素子１０１が図１０Ａ〜図１０Ｃに示す特性を有する場合、Ｒｔｗ＝４．５ｋΩ、母体抵抗の中央値Ｒｂ（０）＝５５２Ωとなる。これらの値を式１６に代入すると、以下の式１７が得られる。
【０２２１】
ΔＶｇＬ（ｍ）＝−５０５２・ΔＩ（ｍ）    ・・・（式１７）
【０２２２】
従って、例えば、低抵抗化書き込み時の電流Ｉが約１０μＡ変化した場合（ΔＩ（ｍ）＝１０μＡ）、トランジスタＮｉｊのゲート電圧ＶｇＬ（ｍ）を約０．０５Ｖ変化させればよい。また、例えば、低抵抗化書き込み時の電流Ｉが約２０μＡ変化した場合には、トランジスタＮｉｊのゲート電圧ＶｇＬを約０．１Ｖ変化させればよい。
【０２２３】
制御回路３１０は、ΔＶｇＬ（ｍ）の算出後、ＶｇＬ（ｍ）＝ＶｇＬ（ｍ−１）＋ΔＶｇＬ（ｍ）として、ＶｇＬ（ｍ）を求め、低抵抗化書き込み動作の駆動条件であるトランジスタＮｉｊのゲート電圧をＶｇＬ（ｍ）に変更する（ステップＳ２０５、最適化）。
【０２２４】
制御回路３１０は、ステップＳ２０５の最適化の実行後、ｍの値を１インクリメントし、ステップＳ２００に移行する（ステップＳ２０６）。
【０２２５】
以上説明したように、動作例３では、制御回路３１０は、低抵抗化書き込み時に抵抗変化素子１０１に流れる電流Ｉ（ｍ）の変化量ΔＩ（ｍ）に対応するトランジスタＮｉｊのゲート電圧の変化量ΔＶｇＬ（ｍ）を求め、当該変化量ΔＶｇＬ（ｍ）に応じてゲート電圧を変更している。これにより、抵抗変化素子１０１に流れる電流量を一定の範囲に近づく方向に変更することができる。
【０２２６】
［動作例４］
動作例４では、動作例３のようにΔＩ（ｍ）を測定して最適化を行うが、Ｎ（ｍ）回毎に毎回最適化を行うのではなく、Ｎ（ｍ）回毎に最適化を行うか否かを判定し、最適化を行うと判定した場合のみ最適化を行う場合について、図１８を基に説明する。
【０２２７】
なお、動作例４においても、動作例１〜動作例３と同様に、先ず、基準となる母体抵抗Ｒｂ（０）を算出した後に、当該基準となる母体抵抗Ｒｂ（０）を用いて、トランジスタＮｉｊのゲート電圧の変更を行う。基準となる母体抵抗Ｒｂ（０）の算出方法は、図１４に示す動作例１の算出方法と同じである。
【０２２８】
図１８は、母体抵抗Ｒｂ（ｍ）の算出後において、電流Ｉ（ｍ）の測定によるトランジスタＮｉｊのゲート電圧の変更方法を示すフローチャートである。
【０２２９】
制御回路３１０は、あらかじめ決定された駆動条件で、選択メモリセルＭｈｋを構成する抵抗変化素子Ｒｈｋに対する高抵抗化書き込みまたは低抵抗化書き込みを実行する（ステップＳ２００）。ここでの駆動条件は、ステップＳ１００の駆動条件と同じである。
【０２３０】
通常動作（ステップＳ２００）の実行後、制御回路３１０は、繰り返し回数ｎがＮ（ｍ）回以上か否かを判定する（ステップＳ２０１）。ここで、動作例４では、動作例２と同様に、Ｎ（ｍ）の値は１以上１００００（１０４）未満の値にしてもよい。
【０２３１】
繰り返し回数ｎがＮ（ｍ）回より少ない場合（ステップＳ２０１でＮｏ分岐）、制御回路３１０は、ｎを１インクリメントし、ステップＳ２００に移行する。
【０２３２】
繰り返し回数ｎがＮ（ｍ）回以上の場合（ステップＳ２０１でＹｅｓ分岐）、動作例４では、制御回路３１０は、低抵抗化書き込み動作（ステップＳ２０２）を行うと共に、低抵抗化書き込み動作で抵抗変化素子１０１に流れる電流Ｉ（ｍ）を測定する（ステップＳ３０３）。ここで、低抵抗化書き込み動作の駆動条件は、第１の書き込み電圧−ＶＬが−２．０Ｖ、パルス幅が１００ｎｓである。また、トランジスタＮｉｊのゲートには、ゲート電圧ＶｇＬ（ｍ−１）を印加する。
【０２３３】
次に、動作例４では、制御回路３１０は、ステップＳ３０３で測定した電流Ｉ（ｍ）に基づいて、低抵抗化書き込み時に抵抗変化素子１０１に流れる電流Ｉ（ｍ）の変化量ΔＩ（ｍ）を求める（ステップＳ３０７）。電流の変化量ΔＩ（ｍ）は、現在の電流量Ｉ（ｍ）−前回の電流量Ｉ（ｍ−１）で求められる。なお、ΔＩ（ｍ）は、現在の電流量Ｉ（ｍ）−基準電流量Ｉ（０）としてもよい。
【０２３４】
さらに、制御回路３１０は、ΔＩ（ｍ）の絶対値が規定値（所定の範囲を規定する上限値および下限値に対応）より大きいか否かを判定する（ステップＳ３０８）。
【０２３５】
制御回路３１０は、ΔＩ（ｍ）の絶対値があらかじめ決めた規定値より大きいと判定した場合は（ステップＳ３０８でＹｅｓ分岐）、上述した式１７に基づいてΔＶｇＬ（ｍ）を算出し、ＶｇＬ（ｍ）を求め、低抵抗化書き込み動作の駆動条件であるトランジスタＮｉｊのゲート電圧をＶｇＬ（ｍ）に変更する（ステップＳ２０５、最適化）。例えば低抵抗化書き込み時の電流Ｉが約１０μＡ変化した場合（ΔＩ（ｍ）＝１０μＡ）には、トランジスタＮｉｊのゲート電圧ＶｇＬ（ｍ）を約０．０５Ｖ変化させればよい。
【０２３６】
制御回路３１０は、ステップＳ３０８でΔＩ（ｍ）の絶対値が規定値以下であると判定した場合（ステップＳ３０８でＮｏ分岐）、または、ステップＳ２０５の最適化の実行後、ｍの値を１インクリメントし、ステップＳ２００に移行する（ステップＳ２０６）。
【０２３７】
以上説明したように、動作例４においても、動作例３と同様に、制御回路３１０は、低抵抗化書き込み時に抵抗変化素子１０１に流れる電流Ｉ（ｍ）の変化量ΔＩ（ｍ）に対応するトランジスタＮｉｊのゲート電圧の変化量ΔＶｇＬ（ｍ）を求め、当該変化量ΔＶｇＬ（ｍ）に応じてゲート電圧を変更している。これにより、抵抗変化素子１０１に流れる電流量を一定の範囲に近づく方向に変更することができる。
【０２３８】
なお、本動作例では、ステップＳ３０８において、電流量の変化量ΔＩ（ｍ）を規定値と比較する（変化量の上限値と下限値とが同じ値である）場合について説明したが、これに限るものではない。変化量ΔＩ（ｍ）の上限値と下限値（負の値）とが異なっていても良いし、一方のみを規定していても良い。
【０２３９】
以上、動作例１〜動作例４の実行により、第２の局所領域１０５ｂにかかる低抵抗化電圧を一定の値とすることが可能になり、図１３に示す第２の局所領域１０５ｂの動作点をほぼ一定に維持することが可能になる。つまり、不揮発性記憶素子１００の低抵抗状態をほぼ一定の状態に維持することができる。さらに、上述したように、変化した母体抵抗Ｒｂ（ｍ）および第２の局所領域の抵抗値Ｒｆｗをそれぞれ初期の抵抗値に近づける効果があり、良好なエンデュランス特性を実現することが可能となる。
【０２４０】
なお、上記動作例１〜動作例４では、トランジスタＮｉｊの抵抗値を変更する方法として、不揮発性記憶装置内に予め記憶された抵抗値または電流量の変化量とゲート電圧の変化量との対応関係に基づいて、抵抗値または電流量の変化量に対応するゲート電圧の変化量を求める場合について説明したが、これに限るものではない。
【０２４１】
対応関係は、式（式１５、式１６）に限られるものではなく、他の式、あるいは、表等であっても良い。さらに、ゲート電圧の変化量ΔＶｇＬ（ｍ）は、予め定められた値、あるいは、現在のゲート電圧あるいはゲート電圧の初期値に対する所定の割合（例えば、１０％）等であってもよい。さらに、上記動作例１〜動作例４では、ゲート電圧の変化量ΔＶｇＬ（ｍ）を求めた後に変更後のゲート電圧ＶｇＬ（ｍ）を求めたが、直接ゲート電圧ＶｇＬ（ｍ）を求めるように構成しても良い。
【０２４２】
（第２の実施の形態）
次に、第２の実施の形態に係る不揮発性記憶装置について説明する。
【０２４３】
本実施の形態の不揮発性記憶装置４００は、電流制御素子１０２を構成するトランジスタ１０２ａが、メモリセルの内部ではなく、メモリセルの外部に設けられている点で、上記第１の実施の形態の不揮発性記憶装置３２０とは異なる。
【０２４４】
図２０は、不揮発性記憶装置４００の構成例を示すブロック図である。図２０に示すように、本実施の形態の不揮発性記憶装置４００は、半導体基板（図示されず）上に、メモリ本体部４０１と、メモリセルにデータを書き込むために必要な複数の電源を生成する書き込み用電源４３０と、外部から入力されるアドレス信号を受け取るアドレス入力回路４０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部４０１の動作を制御する制御回路４０９と、書き換え情報記憶回路４１０とを備えている。なお、書き込み用電源４３０の構成は図１９の書き込み用電源３３０と同じであり、アドレス入力回路４０８の構成は図１９のアドレス入力回路３０９と同じである。
【０２４５】
メモリ本体部４０１は、メモリセルアレイ４０２と、行選択回路／ドライバ４０３と、列選択回路／ドライバ４０４と、書き込み回路４０５と、センスアンプ４０６と、データ入出力回路４０７を有している。また、本実施の形態では、行選択回路／ドライバ４０３、列選択回路／ドライバ４０４、書き込み回路４０５、センスアンプ４０６を、適宜「周辺回路」（書き込み電圧印加回路および読み出し電圧印加回路に相当）と称する。行選択回路／ドライバ４０３の構成は図１９の行選択回路／ドライバ３０３と同じであり、列選択回路／ドライバ４０４の構成は図１９の列選択回路３０４と同じであり、書き込み回路４０５の構成は図１９の書き込み回路３２５と同じであり、センスアンプ４０６の構成は図１９のセンスアンプ３２６と同じであり、データ入出力回路４０７は図１９のデータ入出力回路３０７と同じである。
【０２４６】
メモリセルアレイ４０２は、半導体基板（図示せず）上に形成され、半導体基板表面に略平行な第１平面内において第１方向に互いに平行に延びるように形成された複数のワード線ＷＬｉ（ｉ＝０、１、２、・・・、図２０のワード線ＷＬ０、ＷＬ１、ＷＬ２）、第１平面と平行な第２平面内において第２方向に互いに平行に延びるようにかつワード線ＷＬｉと立体交差するように形成された複数のビット線ＢＬｊ（ｊ＝０、１、２、・・・、図２０のビット線ＢＬ０、ＢＬ１、ＢＬ２）と、ワード線ＷＬｉおよびビット線ＢＬｊの立体交差点のそれぞれに設けられたメモリセルＭ１ｉｊとを備える。
【０２４７】
メモリセルＭ１ｉｊは、抵抗変化素子と選択ダイオードで構成される電流制御素子を備える。メモリセルＭ１ｉｊは、１つのダイオードと１つの抵抗変化素子から構成されていることから、１Ｄ１Ｒ型メモリセルと呼ぶ。
【０２４８】
メモリセルＭ１ｉｊの選択ダイオードは、一端がビット線ＢＬｊに、他端が抵抗変化素子の一端にそれぞれ接続されている。メモリセルＭ１ｉｊの抵抗変化素子は、一端がワード線ＷＬｉに、他端が抵抗変化素子の他端にそれぞれ接続されている。抵抗変化素子の材料や形状、特性などは、上述した図１Ａに示す抵抗変化素子１０１と同じである。
【０２４９】
図２０のメモリセルＭ１ｉｊのダイオードは、双方向型のＭＳＭダイオードである。双方向型のダイオードとは、正バイアス時も負バイアス時も、所定の閾値以上の絶対値の電圧が印加された場合、オン状態となり、所定の閾値未満の絶対値の電圧が印加された場合、オフ状態となる非線形の電圧電流特性を有する。ＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）ダイオードは、双方向型のダイオードの一種であり、一対の電極の間に半導体層を備えた構成を有する。
【０２５０】
制御回路４０９は、本実施の形態では、不揮発性記憶装置４００を構成する各回路（行選択回路／ドライバ４０３、列選択回路／ドライバ４０４、書き込み回路４０５、センスアンプ４０６、データ入出力回路４０７など）を制御して、初期ブレーク動作、通常動作（低抵抗化書き込みおよび高抵抗化書き込み）、および、読み出し動作を実行させる。
【０２５１】
また、制御回路４０９は、別途格納された繰り返し回数の上限値（第１の実施の形態のＮ（ｍ）に相当）、および、繰り返し回数（第１の実施の形態のｎに相当）などのデータを書き換え情報記憶回路４１０に格納し、第１の実施の形態に記載の方法でΔＶｇＬ（ｍ）を算出し、書き換え情報記憶回路４１０に格納する。
【０２５２】
本実施の形態では、メモリセルはトランジスタを具備していないため、制御回路４０９は、メモリセルに直列に接続される周辺回路（例えば、行選択回路／ドライバ４０３や列選択回路／ドライバ４０４）を構成するトランジスタのゲート電圧を変更する。
【０２５３】
ここで、図１Ｂは、本実施の形態における不揮発性記憶素子１００の構成例を示す回路図である。図１Ｂに示すように、不揮発性記憶素子１００は、抵抗変化素子１０１と電流制御素子１０２を直列に接続して構成されている。また、電流制御素子１０２は、図１Ｂに示すように、トランジスタ１０２ａと双方向ダイオード１０２ｂと固定抵抗１０２ｃとを直列に接続して構成されている。トランジスタ１０２ａは、ここでは、上述したように、メモリセルに直列に接続される周辺回路に配置されている。また、双方向ダイオード１０２ｂは、図２０のメモリセルＭ１ｉｊのダイオードに相当する。固定抵抗１０２ｃは、例えば、周辺回路までの配線などによる抵抗である。
【０２５４】
制御回路４０９は、不揮発性記憶素子１００全体での負荷抵抗の合計値が一定になるように、トランジスタ１０２ａの駆動条件（ゲート電圧の値）を変更すればよい。
【０２５５】
本実施の形態の書き換え情報記憶回路４１０は、メモリ本体部４０１の外に配置されている。
【０２５６】
以上、本実施の形態の不揮発性記憶装置４００においても、抵抗変化素子の第２の局所領域１０５ｂの動作点を一定に維持し、メモリセルＭ１ｉｊ（不揮発性記憶素子１００）の低抵抗状態をほぼ一定の状態に維持することができる。さらに、変化した母体抵抗Ｒｂ（ｍ）および第２の局所領域の抵抗Ｒｆｗをそれぞれ初期の抵抗値に近づける効果があり、良好なエンデュランス特性を有する不揮発性記憶装置を実現することが可能となる。
【０２５７】
（実施の形態の変形例）
（１）上記実施の形態では、第１の金属酸化物を構成する第１の金属と、第２の金属酸化物を構成する第２の金属とが、タンタル（Ｔａ）である場合を例に説明したが、これに限るものではない。
【０２５８】
第１の金属および第２の金属としては、タンタル（Ｔａ）以外にも、例えば、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）等の遷移金属やアルミニウム（Ａｌ）を用いることができる。
【０２５９】
ハフニウム酸化物を用いる場合は、高酸素不足度層（第１の酸化物層１０４ａ）を構成する第１の金属酸化物の組成をＨｆＯｘとし、低酸素不足度層（第２の酸化物層１０４ｂ）を構成する第２の金属酸化物の組成をＨｆＯｙとすると、０．９≦ｘ≦１．６、１．８＜ｙ＜２．０を充足してもよい。
【０２６０】
ジルコニウム酸化物を用いる場合は、高酸素不足度層を構成する第１の金属酸化物の組成をＺｒＯｘとし、低酸素不足度層を構成する第２の金属酸化物の組成をＺｒＯｙとすると、０．９≦ｘ≦１．４、１．９＜ｙ＜２．０を充足してもよい。
【０２６１】
（２）さらに、上記実施の形態では、第１の金属と第２の金属が同じである場合を例に説明したが、第１の金属と第２の金属とは、異なる金属を用いてもよい。
【０２６２】
この場合には、第２の金属の標準電極電位は、第１の金属の標準電極電位より小さくてもよい。抵抗変化現象は、抵抗が高い低酸素不足度層を構成する第２の金属酸化物中の局所領域１０５に形成された微小なフィラメント（導電パス）中で酸化還元反応が起こって、その抵抗値が変化し、発生すると考えられるからである。
【０２６３】
例えば、第１の金属酸化物に酸素不足型のタンタル酸化物を用い、第２の金属酸化物にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。このような構造とすることで、抵抗変化素子１０１に電圧を印加した場合には、酸素不足度が低く、より高い抵抗値を示す低酸素不足度層にほとんどの電圧が印加されることになる。また、第２の電極１０６と低酸素不足度層の界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、第２の電極１０６と低酸素不足度層との界面で、選択的に酸化・還元の反応が起こり、安定に抵抗変化を実現することができる。
【０２６４】
また、低酸素不足度層の誘電率は、高酸素不足度層の誘電率より大きくてもよい。例えば、チタン酸化物ＴｉＯ２（比誘電率＝９５）はタンタル酸化物Ｔａ２Ｏ５（比誘電率＝２６）より比誘電率が大きい材料である。さらに、高酸素不足度層のバンドギャップは、低酸素不足度層のバンドギャップより小さくてもよい。チタン酸化物ＴｉＯ２（バンドギャップ＝３．１ｅＶ）はタンタル酸化物Ｔａ２Ｏ５（バンドギャップ＝４．４ｅＶ）よりバンドギャップが小さい材料である。一般的に、比誘電率が大きい材料の方が、比誘電率が小さい材料よりブレークダウンしやすく、また、バンドギャップが小さい材料の方が、バンドギャップが大きい材料よりブレークダウンしやすいため、初期ブレーク電圧を低くすることができる。従って、低酸素不足度層の誘電率が高酸素不足度層の誘電率より大きいか、あるいは、高酸素不足度層のバンドギャップが低酸素不足度層のバンドギャップより小さい、あるいは、上記両方の条件を満足するように、第１の金属酸化物および第２の金属酸化物の材料を選択することにより、低酸素不足度層の絶縁破壊電界強度が高酸素不足度層の絶縁破壊電界強度に比べて小さくなり、初期ブレーク電圧が低減できる。これは、Ｊ．ＭｃＰｈｅｒｓｏｎ  ｅｔ  ａｌ．，ＩＥＤＭ  ２００２，ｐ．６３３−６３６（非特許文献）の図１に示されているように、金属酸化物層の絶縁破壊電界強度（Ｂｒｅａｋｄｏｗｎ  Ｓｔｒｅｎｇｔｈ）と誘電率との間には、誘電率が大きいほど絶縁破壊電界強度が小さくなるという相関関係が見られるためである。
【０２６５】
（３）さらに、高酸素不足度層および低酸素不足度層には、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層、あるいは、アルミニウムの酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。
【０２６６】
また、スパッタリングにて抵抗膜を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗膜に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。
【０２６７】
（４）上記実施の形態において、動作例１〜動作例４のステップＳ２０２の低抵抗化書き込みは、通常動作における低抵抗化書き込みである場合を例に説明したが、最適化のために特別に（図１９および図２０に示すアドレス信号およびコントロール信号が入力されていない状態で）低抵抗化書き込みを実行するように構成してもよい。
【０２６８】
以上、本発明の不揮発性記憶素子の駆動方法、および、不揮発性記憶装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【産業上の利用可能性】
【０２６９】
本発明の不揮発性記憶素子の駆動方法は、パーソナルコンピュータおよび携帯型電話機等の種々の電子機器に用いられる不揮発性記憶装置に用いられる不揮発性記憶素子の駆動方法等として有用である。
【符号の説明】
【０２７０】
１００    不揮発性記憶素子
１０１    抵抗変化素子
１０２    電流制御素子
１０２ａ  トランジスタ
１０２ｂ  双方向ダイオード
１０２ｃ  固定抵抗
１０３    第１の電極
１０４    抵抗変化層
１０４ａ  第１の酸化物層
１０４ｂ  第２の酸化物層
１０５    局所領域
１０５ａ  第１の局所領域
１０５ｂ  第２の局所領域
１０６    第２の電極
３０１、４０１    メモリ本体部
３０２、４０２    メモリセルアレイ
３０３、４０３    行選択回路／ドライバ
３０４    列選択回路
３０７、４０７    データ入出力回路
３０９、４０８    アドレス入力回路
３１０、４０９    制御回路
３２０、４００    不揮発性記憶装置
３２５、４０５    書き込み回路
３２６、４０６    センスアンプ
３３０、４３０    書き込み用電源
３４０、４１０    書き換え情報記憶回路
４０４    列選択回路／ドライバ
Ｍｉｊ    メモリセル
Ｍ１ｉｊ  メモリセル
Ｍｈｋ    選択メモリセル
Ｒｉｊ    抵抗変化素子
Ｒｈｋ    抵抗変化素子
Ｎｉｊ    トランジスタ
【図１Ａ】
0005548319.tif 000002
【図１Ｂ】
0005548319.tif 000003
【図２】
0005548319.tif 000004
【図３Ａ】
0005548319.tif 000005
【図３Ｂ】
0005548319.tif 000006
【図３Ｃ】
0005548319.tif 000007
【図３Ｄ】
0005548319.tif 000008
【図４】
0005548319.tif 000009
【図５】
0005548319.tif 000010
【図６】
0005548319.tif 000011
【図７】
0005548319.tif 000012
【図８】
0005548319.tif 000013
【図９】
0005548319.tif 000014
【図１０Ａ】
0005548319.tif 000015
【図１０Ｂ】
0005548319.tif 000016
【図１０Ｃ】
0005548319.tif 000017
【図１１Ａ】
0005548319.tif 000018
【図１１Ｂ】
0005548319.tif 000019
【図１１Ｃ】
0005548319.tif 000020
【図１２Ａ】
0005548319.tif 000021
【図１２Ｂ】
0005548319.tif 000022
【図１２Ｃ】
0005548319.tif 000023
【図１３】
0005548319.tif 000024
【図１４】
0005548319.tif 000025
【図１５】
0005548319.tif 000026
【図１６】
0005548319.tif 000027
【図１７】
0005548319.tif 000028
【図１８】
0005548319.tif 000029
【図１９】
0005548319.tif 000030
【図２０】
0005548319.tif 000031