(57)【特許請求の範囲】
【請求項１】
シリコンウェハの上面を溝加工することによりダイシングストリートを形成する工程と、
前記ダイシングストリートに未硬化の樹脂を充填し硬化させる工程と、
硬化された前記樹脂が露出するまで前記シリコンウェハの下面を研削する工程と、
前記ダイシングストリートの部分で前記樹脂を切断して、切断された前記樹脂が側面に残るように前記シリコンウェハを分離する工程と、
を含むことを特徴とするインターポーザーの製造方法。
【請求項２】
シリコンウェハの上面を溝加工することによりダイシングストリートを形成する工程と、
前記ダイシングストリートに未硬化の樹脂を充填し硬化させる工程と、
硬化された前記樹脂が露出するまで前記シリコンウェハの下面を研削する工程と、
前記シリコンウェハの下面に樹脂を形成する工程と、
前記ダイシングストリートの部分で前記樹脂を切断して、切断された前記樹脂が側面に残るように前記シリコンウェハを分離する工程と、
を含むことを特徴とするインターポーザーの製造方法。
【請求項３】
請求項１または２に記載のインターポーザーの製造方法により製造されたインターポーザーの上面側に設けられた導体回路に、集積回路チップを接続する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザーの製造方法及び半導体装置の製造方法に関する。
【０００２】
近年、デジタル機器の高機能化、高性能化の要求に応えるために、論理回路とメモリー回路との間のデータ転送速度の向上や、メモリー容量の増加が必要とされている。従来の汎用ＤＲＡＭやＡＳＩＣをＰＣＢ実装する手法では、消費電力や実装面積が大きい。このため、近年、ＤＲＡＭやＡＳＩＣをシリコンインターポーザーに実装する例が報告されつつある（例えば、特許文献１参照）。
【０００３】
シリコンインターポーザーは、シリコンをベース材料とし、半導体チップと熱膨張係数が同じである。このため、半導体チップをフリップチップ実装しても電気特性がよく、高速・高周波領域でも動作特性がよい。樹脂インターポーザー（ＰＣＢ基板）よりも微細な配線やバンプ形成が可能になる。
【０００４】
ただし、シリコンインターポーザーはベース材料がシリコン基板なので、裏面や側面で割れや欠けなど発生しやすく、取り扱いは非常にデリケートである。シリコンの割れや欠けを防ぐために、シリコンの裏面を補強することも行われている（例えば、特許文献２、３参照）
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２８６８５３号公報
【特許文献２】特開平５−２３４９７２号公報
【特許文献３】特開２００５−１５８９２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、シリコンの裏面を補強するのみでは、シリコンの側面における割れや欠けを防ぐことができない。
【０００７】
本発明の課題は、インターポーザーの製造方法及び半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の他の態様によれば、シリコンウェハの上面を溝加工することによりダイシングストリートを形成する工程と、前記ダイシングストリートに未硬化の樹脂を充填し硬化させる工程と、硬化された前記樹脂が露出するまで前記シリコンウェハの下面を研削する工程と、前記ダイシングストリートの部分で前記樹脂を切断して、切断された前記樹脂が側面に残るように前記シリコンウェハを分離する工程と、を含むことを特徴とするインターポーザーの製造方法が提供される。
【００１１】
本発明の他の態様によれば、シリコンウェハの上面を溝加工することによりダイシングストリートを形成する工程と、前記ダイシングストリートに未硬化の樹脂を充填し硬化させる工程と、硬化された前記樹脂が露出するまで前記シリコンウェハの下面を研削する工程と、前記シリコンウェハの下面に樹脂を形成する工程と、前記ダイシングストリートの部分で前記樹脂を切断して、切断された前記樹脂が側面に残るように前記シリコンウェハを分離する工程と、を含むことを特徴とするインターポーザーの製造方法が提供される。
【００１２】
本発明の他の態様によれば、前記インターポーザーの製造方法により製造されたインターポーザーの上面側に設けられた導体回路に、集積回路チップを接続することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１３】
本発明によれば、半導体基板の側面における割れや欠けを防ぐことができるインターポーザーの製造方法及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係る半導体装置１Ａを示す平面図である。
【図２】図１のII−II矢視断面図である。
【図３】半導体装置１Ａの製造方法の説明図である。
【図４】半導体装置１Ａの製造方法の説明図である。
【図５】半導体装置１Ａの製造方法の説明図である。
【図６】半導体装置１Ａの製造方法の説明図である。
【図７】半導体装置１Ａの製造方法の説明図である。
【図８】半導体装置１Ａの製造方法の説明図である。
【図９】半導体装置１Ａの製造方法の説明図である。
【図１０】半導体装置１Ａの製造方法の説明図である。
【図１１】半導体装置１Ａの製造方法の説明図である。
【図１２】半導体装置１Ｂの断面図である。
【図１３】半導体装置１Ｃの断面図である。
【発明を実施するための形態】
【００１５】
〔第１実施形態〕
図１は本発明の第１実施形態に係るインターポーザー１０Ａを用いた半導体装置１Ａを示す平面図であり、図２は図１のII−II矢視断面図である。図１、図２に示すように、半導体装置１Ａは、複数の集積回路チップ１、２と、インターポーザー１０Ａと、等を備える。
【００１６】
集積回路チップ１、２は、半田端子３、４によりインターポーザー１０Ａの配線１９（導体回路）に接続されるとともに、アンダーフィル５、６によりインターポーザー１０Ａの上面に固定されている。集積回路チップ１、２は、例えばＤＲＡＭ、ＡＳＩＣ等である。
【００１７】
インターポーザー１０Ａは、図２に示すように、半導体基板１１と、第１絶縁膜１３と、配線１９（導体回路）と、第２絶縁膜１４と、保護層２０Ａと、等からなる。
【００１８】
半導体基板１１はシリコン等からなり、上面を第１絶縁膜５で被覆されるとともに、下面及び側面を保護層２０Ａで被覆されている。
第１絶縁膜１３及び第２絶縁膜１４はポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等からなる。第１絶縁膜１３の上面には、配線１９及び第２絶縁膜１４が形成される。
【００１９】
第２絶縁膜１４は、第１絶縁膜１３とともに配線１９を絶縁するものである。第２絶縁膜１４には、配線１９の両端部を露出させる開口１４ａ、１４ｂが設けられている。
配線１９は銅等の導電性材料からなり、開口１４ａ、１４ｂの部分を除き、上面及び側面を第２絶縁膜１４により被覆されている。配線１９の両端部は第２絶縁膜１４の開口１４ａ、１４ｂにより露出されており、配線１９の開口１４ａ、１４ｂから露出した部分がそれぞれ端子１９ａ、１９ｂとなる。図１、図２に示すように、端子１９ａは、半田端子３、４を介して集積回路チップ１、２と接続される。また、端子１９ｂは、半導体装置１Ａの上面外周部に設けられており、他の電子回路と接続される。配線１９により、集積回路チップ１、２や他の電子回路が相互に接続される。
【００２０】
保護層２０Ａは、半導体基板１１、第１絶縁膜１３及び第２絶縁膜１４の側面と、半導体基板１１の下面とを被覆している。保護層２０Ａは、半導体基板１１を衝撃による割れやひび等から保護する。保護層２０Ａには、耐熱性の樹脂材料を用いることができる。例えば、エポキシ系樹脂、フェノール樹脂、ポリイミド、ポリパラフェニレンベンゾビスオキサゾール（ＰＢＯ）樹脂、ベンゾシクロブテン（ＢＣＢ）樹脂等を用いることができる。
【００２１】
次に、インターポーザー１０Ａの保護層２０Ａの製造方法について図３〜図１１を用いて説明する。
図３は半導体基板１１となるダイシング前のシリコンウェハ３１の平面図であり、図４は図３のIV−IV矢視断面図である。なお、図示しないが、シリコンウェハ３１の上面には、第１絶縁膜１３、配線１９、第２絶縁膜１４等が形成される。
【００２２】
まず、シリコンウェハ３１の上面に、第１絶縁膜１３、配線１９、第２絶縁膜１４等を形成する。
次に、図３、図４に示すように、シリコンウェハ３１の上面に、ダイシングストリート３１ａとなる部分を除き、レジスト３２を形成し、ダイシングストリート３１ａとなる部分を溝加工する。溝加工は、レーザー法、ドライエッチング法、ウェットエッチング法等の任意の方法により行うことができる。ダイシングストリート３１ａの幅は１００〜２０００μｍ、深さはシリコンウェハ３１の厚さの１／３〜２／３程度である。
【００２３】
次に、図５に示すように、溝加工により形成されたダイシングストリート３１ａに保護層２０Ａとなる樹脂３３を充填し、硬化（熱硬化、UV硬化等）させる。
次に、図６に示すように、レジスト３２を除去する。
次に、図７に示すように、シリコンウェハ３１の上面にバックグラインドテープ３４を貼り付ける。
次に、図８に示すように、グラインダーにてシリコンウェハ３１の下面を研削し、樹脂３３を露出させる。これにより、シリコンウェハ３１のダイシングストリート３１ａに囲まれた部分が半導体基板１１となる。
【００２４】
次に、図９に示すように、シリコンウェハ３１の下面に保護層２０Ａとなる樹脂３５を塗布し、硬化（熱硬化、UV硬化等）させる。これにより、保護層２０Ａとなる樹脂３３、３５が一体化する。
次に、図１０に示すように、バックグラインドテープ３４を剥がす。
その後、図１１に示すように、樹脂３３、３５をダイシングする。以上により、インターポーザー１０Ａが完成する。その後、インターポーザー１０Ａ上に集積回路チップ１、２を載置し、リフロー法により半田端子３、４と配線１９とを接続するとともに、アンダーフィル５、６により集積回路チップ１、２を固定する。以上により、半導体装置１Ａが完成する。
【００２５】
このように、本発明によれば、保護層２０Ａにより半導体基板１１の下面及び側面を被覆することで、半導体基板１１を衝撃による割れやひび等から保護することができる。また、シリコンウェハ３１のダイシングストリート３１ａに保護層２０Ａとなる樹脂３３を充填し、硬化（熱硬化、UV硬化等）させた後にダイシングを行うため、半導体基板１１の下面及び側面を被覆する保護層２０Ａを一括形成することができる。
【００２６】
〔第２実施形態〕
図１２は本発明の第２実施形態に係るインターポーザー１０Ｂを用いた半導体装置１Ｂを示す図２と同様の断面図である。なお、第１実施形態と同様の構成については、同符号を付して説明を割愛する。
本実施形態においては、半導体基板１１、第１絶縁膜１３及び第２絶縁膜１４の側面を被覆する保護層２０Ｂのみが設けられている。
インターポーザー１０Ｂの製造方法は、第１実施形態のインターポーザー１０Ａの製造方法において、樹脂３５の塗布プロセスを省略すればよい。
【００２７】
本実施形態においても、第１実施形態と同様に、保護層２０Ｂにより半導体基板１１の側面を被覆することで、半導体基板１１を衝撃による割れやひび等から保護することができる。また、シリコンウェハ３１のダイシングストリート３１ａに保護層２０Ａとなる樹脂３３を充填し、硬化（熱硬化、UV硬化等）させた後にダイシングを行うため、半導体基板１１の側面を被覆する保護層２０Ｂを一括形成することができる。さらに、半導体基板１１の下面を被覆しないため、保護層との熱膨張率の差による半導体基板１１の反りを防ぐことができる。
【００２８】
〔第３実施形態〕
図１３は本発明の第３実施形態に係るインターポーザー１０Ｃを用いた半導体装置１Ｃを示す図２と同様の断面図である。なお、第１実施形態と同様の構成については、同符号を付して説明を割愛する。
本実施形態においては、半導体基板１１の下面を被覆する保護層２０Ｃのみが設けられている。
インターポーザー１０Ｃの製造方法は、第１実施形態のインターポーザー１０Ａの製造方法において、樹脂３３の塗布プロセスを省略すればよい。
【００２９】
本実施形態においても、第１実施形態と同様に、保護層２０Ｃにより半導体基板１１の下面を被覆することで、半導体基板１１を衝撃による割れやひび等から保護することができる。
【００３０】
なお、以上の実施形態においては、保護層を樹脂から形成したが、本発明はこれに限らず、金属からなる保護層を形成してもよい。例えば、シリコンウェハ３１の下面に樹脂３５を塗布する代わりに、Ｃｕ、Ａｌ等の金属層や、ＳｉＯ２、ＳｉＮ等の絶縁層を保護層として形成してもよい。金属層や絶縁層は例えばスパッタ法により形成することができる。
【符号の説明】
【００３１】
１Ａ、１Ｂ、１Ｃ  半導体装置
１０Ａ、１０Ｂ、１０Ｃ  インターポーザー
１１  半導体基板
２０Ａ、２０Ｂ、２０Ｃ  保護層
３１  シリコンウェハ
３１ａ  ダイシングストリート
３３、３５  樹脂
【図１】
0005577988.tif 000002
【図２】
0005577988.tif 000003
【図３】
0005577988.tif 000004
【図４】
0005577988.tif 000005
【図５】
0005577988.tif 000006
【図６】
0005577988.tif 000007
【図７】
0005577988.tif 000008
【図８】
0005577988.tif 000009
【図９】
0005577988.tif 000010
【図１０】
0005577988.tif 000011
【図１１】
0005577988.tif 000012
【図１２】
0005577988.tif 000013
【図１３】
0005577988.tif 000014