(57)【特許請求の範囲】
【請求項１】
電力変換回路を実装するのに用いられ、適応型ピーク電流基準を有する電力変換制御装置であって、
出力電圧帰還信号および電源信号に適応型算術演算を実行することによって、ピーク電流基準信号を生成するのに用いられるピーク電流基準生成手段と、
前記ピーク電流基準信号および電流検出信号に電圧比較演算を実行することによって、ゲート信号を生成するのに用いられるコンパレータ手段とを備える電力変換制御装置であり、
前記ピーク電流基準生成手段は、 
前記電源信号に自動利得制御増幅を実行することによって、第１の基準信号および適応利得を得て、前記適応利得により前記出力電圧帰還信号を増幅することによって、第２の基準信号を生成する適応型乗算手段と、 
前記第１の基準信号と前記第２の基準信号を加算することによって合計信号を生成するのに用いられる加算手段と、 
前記合計信号と前記第１の基準信号を乗算することによって前記ピーク電流基準信号を生成するのに用いられる乗算手段とを備える、適応型ピーク電流基準を有する電力変換制御装置。
【請求項２】
前記電力変換回路はＬＥＤ駆動回路である、請求項１に記載の適応型ピーク電流基準を有する電力変換制御装置。
【請求項３】
前記適応型乗算手段は、
前記適応利得によって前記電源信号を増幅することによって前記第１の基準信号を生成するのに用いられ、前記適応利得は利得制御信号によって求められる第１の可変利得増幅手段と、
前記第１の基準信号のピーク電圧を生成するのに用いられるピーク検知手段と、 
直流電圧と前記ピーク電圧との差を増幅することによって前記利得制御信号を生成するのに用いられる増幅手段と、
前記適応利得によって前記出力電圧帰還信号を増幅することにより、前記第２の基準信号を生成するのに用いられる第２の可変利得増幅手段とを備える、請求項１に記載の適応型ピーク電流基準を有する電力変換制御装置。
【請求項４】
前記適応型乗算手段は、
前記電源信号にバッファ−基準化演算を実行することによって第１の信号群を生成するのに用いられる第１のバッファ手段と、
前記第１の信号群に多重演算を実行することによって前記第１の基準信号を得るのに用いられる第１のマルチプレクサ手段と、
複数のデジタル信号を生成し、カウントダウン演算を実行することによって前記多重演算を制御するのに用いられるカウンタ手段と、
カウントダウン信号を生成して、前記第１の基準信号および直流電圧に電圧比較演算を実行することによって、前記カウントダウン演算を制御するのに用いられるコンパレータ手段と、
前記出力電圧帰還信号にバッファ−基準演算を実行することによって第２の信号群を生成するのに用いられる第２のバッファ手段と、
前記複数のデジタル信号の制御下で、前記第２の信号群に多重演算を実行することによって前記第２の基準信号を生成するのに用いられる第２のマルチプレクサ手段とを備える、請求項１に記載の適応型ピーク電流基準を有する電力変換制御装置。
【請求項５】
前記第１のバッファ手段は、直列接続の単位利得増幅装置および複数のレジスタを備える請求項４に記載の適応型ピーク電流基準を有する電力変換制御装置。
【請求項６】
前記第２のバッファ手段は、直列接続の単位利得増幅装置および複数のレジスタを備える請求項４に記載の適応型ピーク電流基準を有する電力変換制御装置。
【請求項７】
適応型ピーク電流基準を有するＬＥＤ駆動装置制御装置であって、
電源信号に自動利得制御増幅を実行することによって、第１の基準信号および適応利得を得て、前記適応利得により出力電圧帰還信号を増幅することによって、第２の基準信号を生成する適応型乗算手段と、
前記第１の基準信号と前記第２の基準信号を加算することによって合計信号を生成するのに用いられる加算手段と、
前記合計信号と前記第１の基準信号を乗算することによってピーク電流基準信号を生成するのに用いられる乗算手段と、
前記ピーク電流基準信号および電流検出信号に電圧比較演算を実行することによって、ゲート信号を生成するのに用いられる第１のコンパレータ手段とを備える、ＬＥＤ駆動装置制御装置。
【請求項８】
適応型ピーク電流基準を有するＬＥＤ駆動装置制御装置であって、
電源信号にバッファ−基準化演算を実行することによって第１の信号群を生成するのに用いられる第１のバッファ手段と、
前記第１の信号群に多重演算を実行することによって第１の基準信号を得るのに用いられる第１のマルチプレクサ手段と、
複数のデジタル信号を生成し、カウントダウン演算を実行することによって前記多重演算を制御するのに用いられるカウンタ手段と、
前記第１の基準信号および直流電圧に電圧比較演算を実行することによって、カウントダウン信号を生成して前記カウントダウン演算を制御するのに用いられる第２のコンパレータ手段と、
出力電圧帰還信号にバッファ−基準演算を実行することによって第２の信号群を生成するのに用いられる第２のバッファ手段と、
前記複数のデジタル信号の制御下で、前記第２の信号群に多重演算を実行することによって第２の基準信号を生成するのに用いられる第２のマルチプレクサ手段と、
前記第１の基準信号と前記第２の基準信号を加算することによって合計信号を生成するのに用いられる加算手段と、
前記第１の基準信号と前記合計信号を乗算することによってピーク電流基準信号を生成するのに用いられる乗算手段と、
前記ピーク電流基準信号および電流検出信号に電圧比較演算を実行することによって、ゲート信号生成するのに用いられる第１のコンパレータ手段とを備える、ＬＥＤ駆動装置制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換制御装置に関し、特に、電力変換用途に用いるために負荷電流を一定にし、力率を補正できる電力変換制御装置に関する。
【背景技術】
【０００２】
交流電源を利用する電力変換用途では、力率をできるだけ高くする必要があることが多い。例えばＬＥＤ駆動回路において、交流電源によってＬＥＤ駆動回路内のＬＥＤモジュールに電力が供給されると、ＬＥＤ駆動回路に適切な力率補正機構を適用しないかぎり、力率は改善しない。従来技術では、ＬＥＤ駆動回路に力率補正機構を備えるためには、スイッチング電力利用において力率補正機構がＣＶ（定電圧）構造に一般に実装されることから、ＣＶ（定電圧）構造を導入してきた。
【０００３】
図１は、従来技術によるＣＶ（定電圧）ＬＥＤ駆動回路の構造を示す。図１に示すように、主にＬＥＤ駆動制御装置１００および分離した帰還回路網１１０によってＣＶ（定電圧）機能を実現し、直流基準電力値と出力電圧ＶＯＵＴの分割電圧との差に従い、分離した帰還回路網１１０によってＬＥＤ駆動制御装置１００にエラー信号ＶＥＲＲＯＲが送出される。分離した帰還回路網１１０は通常、フォトカプラ回路およびプログラム可能なシャントレギュレータを備えて実装される。ＣＶ（定電圧）と力率補正を同時に実現するために、電流検出信号ＶＣＳのピーク値は、ＶＤ（線間電圧ＶＩＮの分割電圧）とＶＥＲＲＯＲとの積となるように設計され、ＶＣＳは変圧器の１次側に流入する電流である。定常状態では、ＶＥＲＲＯＲは一定となることから、定格ＶＯＵＴが得られ、１次側に流入する電流のピーク値は、線間電圧ＶＩＮとなり、優れた力率を示す。
【０００４】
しかし、ＬＥＤの電流−電圧特性が指数関数であるため、僅かな電圧変動によって、電流が大きく変動する可能性があり、照光が不安定となる。このため、ＣＶ（定電圧）はＬＥＤ駆動回路などの負荷電流を一定にする必要がある用途には適しておらず、ＣＣ（定電流）構造に力率補正機構を備える電力変換回路を設ける必要がある。
【０００５】
この問題に鑑み、本発明は、適応型ピーク電流基準を備え、平均電流を一定に供給するだけでなく、力率を補正する電力変換制御装置を新たに提案する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の主な目的は、線間電圧の変動に影響を受けない一定の平均電流を供給する、電力変換回路の電力変換制御装置を提案することである。
【０００７】
本発明の別の目的は、負荷時に出力電圧の変動に影響を受けない、一定の平均電流を供給する、電力変換回路の電力変換制御装置を提案することである。
【０００８】
本発明のさらに別の目的は、電力変換回路の変圧器の設計に関係なく一定の平均電流を供給する、電力変換回路の電力変換制御装置を提案することである。 
【０００９】
本発明のさらに別の目的は、線間電圧の変動に関係なく優れた力率を提供する、電力変換回路の電力変換制御装置を提案することである。
【課題を解決するための手段】
【００１０】
本発明の上記の目的を達成するために、適応型ピーク電流基準を備える電力変換制御装置を新たに提案し、この電力変換制御装置は、出力電圧帰還信号および電源信号に適応型算術演算を実行することによって、ピーク電流基準信号を生成するのに用いられるピーク電流基準生成手段と、ピーク電流基準信号および電流検出信号に電圧比較演算を実行することによって、ゲート信号を生成するのに用いられるコンパレータ手段とを備える。
【００１１】
また、前記電力変換回路はＬＥＤ駆動回路であることが好適である。
また、前記ピーク電流基準生成手段は、前記電源信号に自動利得制御増幅を実行することによって、第１の基準信号および適応利得を得て、前記適応利得により前記出力電圧帰還信号を増幅することによって、第２の基準信号を生成する適応型乗算手段と、前記第１の基準信号と前記第２の基準信号を加算することによって合計信号を生成するのに用いられる加算手段と、前記合計信号と前記第１の基準信号を乗算することによって前記ピーク電流基準信号を生成するのに用いられる乗算手段とを備えることが好適である。
【００１２】
また、前記適応型乗算手段は、前記適応利得によって前記電源信号を増幅することによって前記第１の基準信号を生成するのに用いられ、前記適応利得は利得制御信号によって求められる第１の可変利得増幅手段と、前記第１の基準信号のピーク電圧を生成するのに用いられるピーク検知手段と、直流電圧と前記ピーク電圧との差を増幅することによって前記利得制御信号を生成するのに用いられる増幅手段と、前記適応利得によって前記出力電圧帰還信号を増幅することにより、前記第２の基準信号を生成するのに用いられる第２の可変利得増幅手段とを備えることが好適である。
【００１３】
また、前記適応型乗算手段は、前記電源信号にバッファ−基準化演算を実行することによって第１の信号群を生成するのに用いられる第１のバッファ手段と、前記第１の信号群に多重演算を実行することによって前記第１の基準信号を得るのに用いられる第１のマルチプレクサ手段と、複数のデジタル信号を生成し、カウントダウン演算を実行することによって前記多重演算を制御するのに用いられるカウンタ手段と、カウントダウン信号を生成して、前記第１の基準信号および直流電圧に電圧比較演算を実行することによって、前記カウントダウン演算を制御するのに用いられるコンパレータ手段と、前記出力電圧帰還信号にバッファ−基準演算を実行することによって第２の信号群を生成するのに用いられる第２のバッファ手段と、前記複数のデジタル信号の制御下で、前記第２の信号群に多重演算を実行することによって前記第２の基準信号を生成するのに用いられる第２のマルチプレクサ手段とを備えることが好適である。
また、前記第１のバッファ手段は、直列接続の単位利得増幅装置および複数のレジスタを備えることが好適である。
また、前記第２のバッファ手段は、直列接続の単位利得増幅装置および複数のレジスタを備えることが好適である。
【００１４】
また、本発明の適応型ピーク電流基準を有するＬＥＤ駆動装置制御装置は、電源信号に自動利得制御増幅を実行することによって、第１の基準信号および適応利得を得て、前記適応利得により出力電圧帰還信号を増幅することによって、第２の基準信号を生成する適応型乗算手段と、前記第１の基準信号と前記第２の基準信号を加算することによって合計信号を生成するのに用いられる加算手段と、前記合計信号と前記第１の基準信号を乗算することによってピーク電流基準信号を生成するのに用いられる乗算手段と、前記ピーク電流基準信号および電流検出信号に電圧比較演算を実行することによって、ゲート信号を生成するのに用いられる第１のコンパレータ手段とを備えることからなる。
【００１５】
また、本発明の適応型ピーク電流基準を有するＬＥＤ駆動装置制御装置は、電源信号にバッファ−基準化演算を実行することによって第１の信号群を生成するのに用いられる第１のバッファ手段と、前記第１の信号群に多重演算を実行することによって第１の基準信号を得るのに用いられる第１のマルチプレクサ手段と、複数のデジタル信号を生成し、カウントダウン演算を実行することによって前記多重演算を制御するのに用いられるカウンタ手段と、前記第１の基準信号および直流電圧に電圧比較演算を実行することによって、カウントダウン信号を生成して前記カウントダウン演算を制御するのに用いられる第２のコンパレータ手段と、出力電圧帰還信号にバッファ−基準演算を実行することによって第２の信号群を生成するのに用いられる第２のバッファ手段と、前記複数のデジタル信号の制御下で、前記第２の信号群に多重演算を実行することによって第２の基準信号を生成するのに用いられる第２のマルチプレクサ手段と、前記第１の基準信号と前記第２の基準信号を加算することによって合計信号を生成するのに用いられる加算手段と、前記第１の基準信号と前記合計信号を乗算することによってピーク電流基準信号を生成するのに用いられる乗算手段と、前記ピーク電流基準信号および電流検出信号に電圧比較演算を実行することによって、ゲート信号生成するのに用いられる第１のコンパレータ手段とを備えることからなる。
【００１６】
そこで、本発明の電力変換制御装置によって、以下の利点が得られる。
１．負荷に供給される平均電流は一定であり、線間電圧の変動に影響されない。
２．負荷に供給される平均電流は、負荷時の出力電圧に関係なく一定である。
３．負荷に供給される平均電流は、インダクタンス、巻数比などの変圧器の設計に関係なく一定である。
４．線間電圧の変動に関係なく優れた力率が得られる。
【００１７】
審査官が本発明の構造、革新的特徴および性能を容易に理解するように、添付の図面とともに好適な実施形態を用いて本発明を詳細に説明する。
【図面の簡単な説明】
【００１８】
【図１】従来技術によるＣＶ（定電圧）ＬＥＤ駆動回路の構造図である。
【図２】本発明の好適な実施形態による電力変換制御装置を利用するＣＣ（定電流）ＬＥＤ駆動回路の構造図である。
【図３】図２のＣＣ（定電流）ＬＥＤ駆動回路の２次側電流の波形図である。
【図４】図２のＣＣ（定電流）ＬＥＤ駆動回路における、電力ＭＯＳＦＥＴの切り替え時間と線間電圧位相との関係を示す図である。
【図５】本発明の好適な実施形態による電力変換制御装置のブロック図である。
【図６】本発明の好適な実施形態による図５の電力変換制御装置の適応型乗算部の詳細なブロック図である。
【図７】本発明の別の好適な実施形態による図５の電力変換制御装置の適応型乗算部の詳細なブロック図である。
【発明を実施するための形態】
【００１９】
以下に、本発明に関して、本発明の好適な実施形態を示す添付の図面を参照してさらに詳細に説明する。
【００２０】
本発明の好適な実施形態による電力変換制御装置を利用するＣＣ（定電流）ＬＥＤ駆動回路の構造図を示す図２を参照する。図２に示すように、ＬＥＤ駆動回路は、ブリッジレギュレータ２０１、フィルタリングキャパシタ２０２、電圧分割レジスタ２０３〜２０４、１次コイル２０５、２次コイル２０６、補助コイル２０７、レギュレーションダイオード２０８、フィルタリングキャパシタ２０９、ＬＥＤモジュール２１０、レギュレーションダイオード２１１、フィルタリングキャパシタ２１２、電力変換制御装置２２０、ＮＭＯＳトランジスタ２２１および電流検出レジスタ２２２を備える。
【００２１】
ブリッジレギュレータ２０１は、交流電源ＶＡＣで全波制御を実行して線間電圧ＶＩＮを生成するのに用いられ、その時間は交流電源ＶＡＣの半分である。
【００２２】
好ましくは、フィルタリングキャパシタ２０２は、小型キャパシタであり、高周波ノイズを除去するのに用いられる。
【００２３】
電圧分割レジスタ２０３〜２０４は、線間電圧ＶＩＮと基準接地との間でバイアスされ、電源信号ＶＤ（＝Ｂ１×ＶＩＮ）を生成するのに用いられる。
【００２４】
１次コイル２０５は、線間電圧ＶＩＮに結合され、ＮＭＯＳトランジスタ２２１で制御される１次側の電流経路がオンの場合に、入力エネルギーを受信し、磁気コアに保存するのに用いられる。２次コイル２０６は、巻数が１次コイル２０５の１／Ｎであり、１次側の電流経路がオフの場合に、２次側電流ＩＬを送出するのに用いられる。補助コイル２０７は、巻数が２次コイル２０６のＮ２倍であり、電力変換制御装置２２０の直流供給電圧ＶＣＣを生成するのに用いられ、１次側電流経路がオフの場合は、Ｎ２ＶＯＵＴに等しい出力電圧帰還信号ＶＡＵＸを生成する。
【００２５】
レギュレーションダイオード２０８は、単方向スイッチとして機能するのに用いられ、フィルタリングキャパシタ２０９は、出力電圧ＶＯＵＴを保持するのに用いられる。
【００２６】
ＬＥＤモジュール２１０は負荷として用いられ、出力電圧ＶＯＵＴの値はＬＥＤモジュール２１０に備えるＬＥＤの数によって決まる。
【００２７】
レギュレーションダイオード２１１およびフィルタリングキャパシタ２１２は、直流供給電圧ＶＣＣを生成するのに用いられる。
【００２８】
電力変換制御装置２２０は、供給電圧ＶＣＣによって供給され、ＶＤおよびＶＡＵＸに適応型算術演算を実行することによって適応型ピーク電流基準信号を生成し、次に、１次側電流を示す電流検出信号ＶＣＳと適応型ピーク電流基準信号を比較することによって、ゲート信号ＶＧを生成して、ＬＥＤモジュール２１０に一定の平均電流を供給するのに用いられる。
【００２９】
ＮＭＯＳトランジスタ２２１は、ゲート信号ＶＧによって駆動され、１次側の電流経路の電源スイッチとして用いられる。レジスタ２２２は、１次側電流ＩＰＲＩに従って電流検出信号ＶＣＳを生成するのに用いられる。
【００３０】
以下に、電力変換制御装置２２０の原理を示す。
【００３１】
図３に示すように、回路が境界モードで動作している場合、２次側電流ＩＬが低下してゼロになると、１次側電流ＩＰＲＩは、ｔ１で勾配ＶＩＮ／Ｎ２Ｌで増大し始め、１次側電流がＩＰＥＡＫ／Ｎに達すると、２次側電流ＩＬは、ｔ２で負勾配ＶＯＵＴ／Ｌで低下し始める。２次側電流ＩＬの平均電流は、ＩＡＶＧ＝（ｔＯＦＦ×ＩＰＥＡＫ）／（２×（ｔＯＮ＋ｔＯＦＦ））＝（ＶＩＮ×ＩＰＥＡＫ）／（２×（ＶＩＮ＋ＮＶＯＵＴ））の式で示すことができる。従って、ＩＡＶＧが一定値ＩＣＯＮＳＴになれば、等式ＩＰＥＡＫ＝ＩＣＯＮＳＴ×（ＶＩＮ＋ＮＶＯＵＴ）／ＶＩＮによってＩＰＥＡＫが求められる。
【００３２】
図４に示すように、線間電圧ＶＩＮ＝ＶＩＮ，ＭＡＸ×ｓｉｎθには様々な傾斜角度θに対して様々なレベルがあり、平均電流が一定にするために、ＶＩＮが低下／増大すると、ＮＭＯＳトランジスタ２２１の切り替え時間は延長／短縮される。
【００３３】
ＬＥＤ駆動回路が単相力率（ＰＦ＝１）となり、平均線間電流が線間電圧に同調する場合、電力変換回路に送出される電力は、ｓｉｎ２θに比例するようになる。さらに、ＬＥＤモジュール２１０に送出される電力として、ＬＩＰＥＡＫ２／（２×（ｔＯＮ＋ｔＯＦＦ））＝（ＶＩＮ×ＮＶＯＵＴ×ＩＰＥＡＫ）／（２×（ＶＩＮ＋ＮＶＯＵＴ））で示すことができ、力率が単相であると考えられる場合、言わば、（ＶＩＮ×ＮＶＯＵＴ×ＩＰＥＡＫ）／（２×（ＶＩＮ＋ＮＶＯＵＴ））がｓｉｎ２θに比例していると思われる場合は、ＩＰＥＡＫはｓｉｎ２θ×（ＶＩＮ＋ＮＶＯＵＴ）／（ＶＩＮＮＶＯＵＴ）に比例し設定される。ＮＶＯＵＴが特定の設計に対して一定であることから、ＩＰＥＡＫの等式は、ＩＰＥＡＫ＝Ａ２ｓｉｎ２θ×（ＶＩＮ＋ＮＶＯＵＴ）／ＶＩＮ（式中Ａは定数）に簡略化することができる。以下の点に驚くべきものがある。
【００３４】
ＩＰＥＡＫ＝ＩＣＯＮＳＴ×（ＶＩＮ＋ＮＶＯＵＴ）／ＶＩＮは、２次側電流ＩＬの平均電流が一定となる式であるため、式ＩＰＥＡＫ＝Ａ２ｓｉｎ２θ×（ＶＩＮ＋ＮＶＯＵＴ）／ＶＩＮによって、優れた力率（理想的には１に等しい）が得られるだけでなく、さまざまな角度θ（０〜１８０°）に対する２次側電流ＩＬの平均値も一定となり、これにより、２次側電流ＩＬの一定の平均値は定数平均となる。
【００３５】
ＩＰＥＡＫの設定を容易にするために、ＩＰＥＡＫの等式は、ＩＰＥＡＫ＝ＶＡｓｉｎθ×（ＶＡｓｉｎθ＋Ｂ２Ｂ１ＮＶＯＵＴ）＝ＶＡｓｉｎθ×（ＶＡｓｉｎθ＋Ｂ２ＫＶＡＵＸ）にさらに簡略化することができる。式中、Ｂ１＝ＫＮ２／Ｎ＝ＶＤ／ＶＩＮ、Ｂ２＝ＶＡ／Ｂ１ＶＩＮ，ＭＡＸであり、ＶＡは直流電圧であり、Ｋは定数であり、Ｎ２は補助コイルと２次コイルの巻数比である。
【００３６】
以下に、好適な実施形態としてＩＰＥＡＫの等式を実行する適応型算術演算を示す。
【００３７】
１．（１）適応利得Ｂ２（＝ＶＡ／Ｂ１ＶＩＮ，ＭＡＸ）によって電源信号ＶＤ（＝Ｂ１ＶＩＮ）を増幅してＶＡｓｉｎθを生成する、即ち、ＶＤの増幅時にＢ２（＝ＶＡ／Ｂ１ＶＩＮ，ＭＡＸ）に等しくなるように利得を自動調整してＶＡに等しい振幅を得る自動利得調整増幅を実施すること（２）適応利得Ｂ２で出力電圧帰還信号ＫＶＡＵＸを増幅してＢ２ＫＶＡＵＸを得ること、を含む適応型乗法演算。
【００３８】
２．ＶＡｓｉｎθとＢ２ＫＶＡＵＸを加算して合計信号（＝ＶＡｓｉｎθ＋Ｂ２ＫＶＡＵＸ）を生成する結合演算。
【００３９】
３．ＶＡｓｉｎθと（ＶＡｓｉｎθ＋Ｂ２ＫＶＡＵＸ）を乗算して適応型ピーク電流基準信号（＝ＶＡｓｉｎθ×（ＶＡｓｉｎθ＋Ｂ２ＫＶＡＵＸ））を生成する乗法演算。
【００４０】
適応型算術演算の仕様に従い、適応型乗算部を利用し、電源信号ＶＤ＝Ｂ１ＶＩＮ，ＭＡＸ×ｓｉｎθとＶＩＮ，ＭＡＸ（ＶＩＮの振幅）に反比例する適応利得Ｂ２＝ＶＡ／Ｂ１ＶＩＮ，ＭＡＸを乗算することによって一定の振幅信号ＶＡｓｉｎθを生成し、出力電圧帰還信号ＫＶＡＵＸとＢ２を乗算してＢ２ＫＶＡＵＸを得ることができる。ＶＡｓｉｎθおよびＢ２ＫＶＡＵＸの生成後に、加算手段および乗算手段を用いて式の演算を実施し、適応型ピーク電流基準ＩＰＥＡＫを示す電圧信号を生成する。
【００４１】
次に、電流検出信号ＶＣＳと適応型ピーク電流基準ＩＰＥＡＫを示す電圧信号を比較することによってゲート信号ＶＧが生成され、負荷電流ＩＬの平均値が一定となり、１次側に流入する電流のピーク値は、線間電圧ＶＩＮに従い、優れた力率を示す。
【００４２】
図５を参照し、本発明の好適な実施形態による電力変換制御装置２２０のブロック図を示す。図５に示すように、制御装置は、適応型乗算部５１０、加算器５２０、乗算器５３０およびコンパレータ５４０を備える。
【００４３】
適応型乗算部５１０、加算器５２０および乗算器５３０は、上に明記した適応型算術演算を実行するのに用いられる。適応型乗算部５１０は、出力電圧帰還信号ＶＡＵＸおよび電源信号ＶＤに、上に明記した適応型乗算を実行して、ＶＡＵＸ＿ＯＵＴ（＝Ｂ２ＫＶＡＵＸ）およびＶＤ＿ＯＵＴ（＝ＶＡｓｉｎθ）を生成するのに使用される。加算器５２０は、ＶＡＵＸ＿ＯＵＴとＶＤ＿ＯＵＴを加算して、合計信号ＶＳＵＭを生成するのに使用される。乗算器５３０は、ＶＳＵＭとＶＤ＿ＯＵＴを乗算して、適応型ピーク電流基準信号ＶＰＣＲＥＦを生成する。
【００４４】
コンパレータ５４０は、ＶＰＣＲＥＦとＶＣＳを比較して、ＶＧを生成するに用いられる。ＶＣＳが基準接地から生じてＶＰＣＲＥＦに達すると、ＶＧは高い状態から低い状態に変化する。
【００４５】
適応型乗算部５１０は、アナログ回路またはデジタル回路で実行することができる。図６を参照し、本発明の好適な実施形態に従い、アナログ回路で実行される適応型乗算部５１０の詳細ブロック図を示す。図６で示すように、回路は、増幅装置６０１、可変利得増幅装置６０２〜６０３、ピーク検出器６０４および増幅装置６０５を備える。
【００４６】
増幅装置６０１は、利得ＫによってＶＡＵＸを増幅するのに用いられる。この増幅は、制御装置の外でも、部分的に中でも、部分的に外でも実行できることが知られている。
【００４７】
可変利得増幅装置６０２は、利得制御信号ＶＧＣによって制御される利得によって増幅装置６０１の出力信号を増幅して、ＶＡＵＸを基準化したＶＡＵＸ＿ＯＵＴを生成するのに用いられる。可変利得増幅装置６０３は、利得制御信号ＶＧＣによって制御される利得によってＶＤを増幅して、ＶＤを基準化したＶＤ＿ＯＵＴを生成するのに用いられる。
【００４８】
ピーク検出器６０４は、ＶＤ＿ＯＵＴのピーク電圧を示すピーク信号ＶＰを生成するのに用いられる。
【００４９】
増幅装置６０５は、ＶＰと直流電圧ＶＡとの差を増幅することによって利得制御信号ＶＧＣを生成するのに用いられる。
【００５０】
負帰還構造で増幅装置６０５の入力端子が仮想短絡するため、ＶＰはＶＡに達し、次に、ＶＤ＿ＯＵＴ＝ＶＡｓｉｎθおよびＧ＝適応利得Ｂ２＝ＶＡ／（Ｂ１×ＶＩＮ，ＭＡＸ）となる。
【００５１】
図７は、本発明の好適な実施形態に従い、デジタル回路で実行される適応型乗算部５１０の詳細ブロック図を示す。図７に示すように、回路は、増幅装置７０１〜７０３、ＰＭＯＳトランジスタ７０４〜７０５、抵抗回路網７０６〜７０７、マルチプレクサ７０８〜７０９、コンパレータ７１０およびカウンタ７１１を備える。
【００５２】
増幅装置７０１は、利得ＫによってＶＡＵＸを増幅するのに用いられる。この増幅は、制御装置の外でも、部分的に中でも、部分的に外でも実行できることが知られている。
【００５３】
増幅装置７０２、ＰＭＯＳトランジスタ７０４および抵抗回路網７０６は、バッファ−基準化演算を実行するのに用いられ、増幅装置７０２およびＰＭＯＳトランジスタ７０４は単位利得バッファとして用いられ、抵抗回路網７０６は、ＫＶＡＵＸを基準化するのに用いられる。
【００５４】
増幅装置７０３、ＰＭＯＳトランジスタ７０５および抵抗回路網７０７は、バッファ−基準化演算を実行するのに用いられ、増幅装置７０３およびＰＭＯＳトランジスタ７０５は単位利得バッファとして用いられ、抵抗回路網７０７は、ＶＤを基準化するのに用いられる。
【００５５】
マルチプレクサ７０８は、カウンタ７１１からのデジタル信号の制御下で、基準化したＫＶＡＵＸの１つを出力ＶＡＵＸ＿ＯＵＴに接続するのに用いられる。
【００５６】
マルチプレクサ７０９は、カウンタ７１１からのＮビットデジタル信号の制御下で、基準化したＶＤの１つを出力ＶＤ＿ＯＵＴに接続するのに用いられる。
【００５７】
コンパレータ７１０は、ＶＤ＿ＯＵＴと直流電圧ＶＡを比較し、カウンタ７１１へのダウンカウント信号を生成するのに用いられる。
【００５８】
カウンタ７１１は、ＤＮピンで入力されるダウンカウント信号に従ってＮビットデジタル信号を生成するのに用いられる。
【００５９】
以下に図７の回路の原理を示す。ＶＤ＿ＯＵＴのピーク値がＶＡより高い場合、ダウンカウント信号はカウンタ７１１の始動し、カウント数を減らし、ＶＤ＿ＯＵＴのピークを減少させる。この処理は、ＶＤ＿ＯＵＴのピークがＶＡより低下してＶＤ＿ＯＵＴ＝ＶＡｓｉｎθおよびＶＡＵＸ＿ＯＵＴ＝Ｂ２ＫＶＡＵＸとなるまで継続する。式中、Ｂ２はＶＤを基準化し、選択された利得である。
【００６０】
上の記載から示すように、電力変換制御装置に適応型ピーク電流基準を備えることによって、ＬＥＤ駆動回路は、一定の負荷電流および出力係数の補正を必要とする本発明の用途の１つであり、線間電圧の変動、出力電圧の変動および変圧器の設計の種類に左右されず、同時に優れた力率を得ると同時に、平均ＬＥＤ電流を一定にすることができることから、本発明は従来技術の回路を改善し、特許付与に値する。
【００６１】
本発明は、実施例として、好適な実施形態に関して説明してきたが、これに限定されないことを理解されたい。反対に、さまざまな改変、類似の構成および手順を網羅するのが意図され、本願の特許請求の範囲は、最大限に拡大して解釈されるべきものであり、そのような改変、類似の構成および手順をいずれも包含する。
【００６２】
上記の説明に加え、本願明細書の本発明は、従来の構造より性能を高め、さらに特許出願要件に従い、特許庁に提出され、審査され、相応の特許権が付与される。
【図１】
0005548603.tif 000002
【図２】
0005548603.tif 000003
【図３】
0005548603.tif 000004
【図４】
0005548603.tif 000005
【図５】
0005548603.tif 000006
【図６】
0005548603.tif 000007
【図７】
0005548603.tif 000008