(57)【特許請求の範囲】
【請求項１】
高濃度ｎドープシリコン基板（１）と第１のｎ型シリコンエピタキシャル層（２２）とから成る半導体装置であって、前記第１のｎ型シリコンエピタキシャル層（２２）は前記高濃度ｎドープシリコン基板（１）に直に接しており、ｐドープＳｉＧｅ層（３）が第２のｎ型シリコンエピタキシャル層（１２）に接し、ｐｎ接合をヘテロ接合ダイオードとして形成しており、当該ヘテロ接合ダイオードは前記第１のｎ型シリコンエピタキシャル層（２２）の上にあり、前記第１のｎ型シリコンエピタキシャル層（２２）は前記第２のｎ型シリコンエピタキシャル層（１２）よりも高いドーパント濃度を有しており、前記２つのｎ型シリコンエピタキシャル層の間には少なくとも１つのｐドープエミッタウェル（９）があって、埋め込みエミッタを形成しており、前記第１のｎ型シリコンエピタキシャル層（２２）と前記第２のｎ型シリコンエピタキシャル層（１２）とへのｐｎ接合が形成されており、前記少なくとも１つのエミッタウェル（９）は前記２つのエピタキシャル層によって完全に包囲されており、
前記高濃度ｎドープシリコン基板（１）と前記第１のｎ型シリコンエピタキシャル層（２２）と前記埋め込みｐドープエミッタウェル（９）とから成る第１の部分構造は該部分構造の降伏電圧ＢＶ１がなだれ降伏によって決まるように設計されており、前記埋め込みｐドープエミッタウェル（９）と前記第２のｎ型シリコンエピタキシャル層（１２）と前記ＳｉＧｅ層（３）とから成る第２の部分構造は該部分構造の降伏電圧ＢＶ２がリーチスルー効果によって決まるように設計されており、総降伏電圧ＢＶ＝ＢＶ１＋ＢＶ２である、ことを特徴とする半導体装置。
【請求項２】
前記半導体装置全体の降伏電圧ＢＶの温度係数が非常に小さいまたはまったく消えてしまうように、前記第１の部分構造の降伏電圧ＢＶ１は正の温度係数を有しており、前記第２の部分構造の降伏電圧ＢＶ２は負の温度係数を有している、請求項１記載の装置。
【請求項３】
前記ｐドープＳｉＧｅ層（３）のゲルマニウムの割合が１０〜４０％である、請求項１または２記載の装置。
【請求項４】
前記ｐドープＳｉＧｅ層（３）は１０19ｌ／ｃｍ3を超す濃度のホウ素でドープされており、ホウ素のドーピングプロフィールは階段状である、請求項１から３のいずれか１項記載の装置。
【請求項５】
発電機効率を高めるために自動車発電機の整流器で使用される、請求項１から４のいずれか１項記載の装置。
【請求項６】
前記ＳｉＧｅないしＳｉ領域が他の半導体材料に置き換えられている、請求項１から５のいずれか１項記載の装置。
【請求項７】
前記他の半導体材料はIII-V族化合物である、請求項６記載の装置。
【請求項８】
前記降伏電圧が２０Ｖまたは４０Ｖである、請求項１から７のいずれか１項記載の装置。
【請求項９】
前記降伏電圧が４０Ｖよりも高い、請求項１から７のいずれか１項記載の装置。
【請求項１０】
前記ヘテロ接合ｐ型ＳｉＧｅ／ｎ型Ｓｉがホモ接合に置き換えられている、請求項１または２記載の装置。
【請求項１１】
前記ホモ接合はｐ型Ｓｉ／ｎ型Ｓｉ接合である、請求項１０記載の装置。
【請求項１２】
前記半導体装置は縁部構造として他の半導体素子を縁部に環状に有している、請求項１から１１のいずれか１項記載の装置。
【請求項１３】
前記他の半導体素子は、ダイオード、ＭＯＳＦＥＴ、ＩＧＢＴである、請求項１２記載の装置。
【請求項１４】
前記層のドーピングの順序を正確に逆にした（ｐの代わりにｎ、ｎの代わりにｐ）、請求項１から１３のいずれか１項記載の装置。
【請求項１５】
金属層（４４）と前記第２のｎ型シリコンエピタキシャル層（１２）の間の接合がショットキーコンタクトとして形成されており、前記ｐドープＳｉＧｅ層（３）は当該ショットキーコンタクトに置き換えられている、請求項１または２記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はヘテロ接合と埋め込みエミッタとを有するダイオード、とりわけ自動車発電機システムで使用されるＺダイオードとして適したダイオードに関する。降伏電圧は用途に応じておよそ２０Ｖまたは４０Ｖに設計される。これにより、１４Ｖまたは２８Ｖの車載電源での使用が可能になる。
【０００２】
現代の自動車では、益々多くの機能が電気素子によって実現されるようになってきている。このため、電力需要も増大している。この需要を賄うためには、自動車における発電機システムの効率を高めなければならない。今日まで、自動車発電機システムでは、Ｚダイオードとして通常はシリコンダイオードが使用されている。安価なシリコンダイオードの利点は、逆電流が小さいこと、ロバストネスが高いことにある。
【０００３】
シリコンダイオードの欠点は順電圧ＶＦが比較的高いことである。室温では、ＶＦ＝０．７Ｖで漸く電流が流れ始める。正常な動作条件下では、例えば５００Ａ／ｃｍ2の電流密度では、ＶＦは１Ｖを超えて上昇する。この順方向損失が発電機の効率を著しく低下させる。シリコンダイオードの他の欠点は降伏電圧の正の温度係数である。
【０００４】
シリコンダイオードの降伏電圧は電子なだれの発生によって決まり、温度の上昇とともに上昇する。電源電圧を制限するためにＺダイオードを使用すると、周囲温度が高く、特別な動作条件のとき（負荷脱落、負荷遮断）に、場合によっては保護機能を保証できなくなる。その場合、車載電源の電圧は短期的に最大許容値を超えて上昇し、車載電源から供給電圧を得ている電気素子の損傷をもたらす。
【０００５】
順方向損失を少なくするために、DE-OS 102004056663では、シリコンダイオードの代わりにいわゆる高効率ダイオード（ＨＥＤ）を使用することが提案されている。高効率ダイオード（ＨＥＤ）は、従来のショットキーダイオードと違い、逆電圧に起因する障壁低下効果がなく、それゆえに逆電流の小さい、新種のショットキーダイオードである。高効率ダイオード（ＨＥＤ）は、半導体チップ上にモノリシックに集積させた、従来のショットキーダイオードと、フィールドプレート、ｐｎ接合または異なる障壁金属などの他の要素との組合せからなる。トレンチ技術ではよく用いられる。ＨＥＤは少なくとも幾つかの溝またはとレンチ構造を含んでいる。これらの溝は、深さがおよそ１−３μｍ、幅がおよそ０．５−１μｍである。ＨＥＤを用いれば、実質的に、およそ０．５−０．６Ｖの低い順電圧を実現することができる。
【０００６】
ＨＥＤに代わるものは、DE-OS 102006024850で提案されているヘテロ接合ダイオードないしＨＪＤである。例えばシリコンなどの同一の半導体材料からなる異なってドープされた２つの層からなる通常のｐｎ接合とは違い、ヘテロ接合は例えばシリコンゲルマニウム（Ｓｉ1-xＧｅx）からなるｐドープ層とシリコン（Ｓｉ）からなるｎドープ層とから形成される。ここで、添字ｘはゲルマニウムの割合を表している。例えば、ｘ＝０．３はゲルマニウムの割合が３０％であることに相当する。
【０００７】
ヘテロ接合ダイオードＨＪＤの実施例は図１に示されている。図示されたＨＪＤはおよそ２００μｍの厚さの高濃度ｎドープシリコン基板１から成っている。この基板１の上には、厚さがおよそ１．１μで、ドーパント濃度が例えば４．５×１０16ｌ／ｃｍ3のｎドープシリコンエピタキシャル層２がある。この層の上には、ゲルマニウムの割合が１０−４０％のＳｉＧｅ層３がある。このＳｉＧｅ層はおよそ１０−５０ｎｍの厚さであり、１０19ｌ／ｃｍ3を超す濃度のホウ素でドープされている。高濃度ドーピングでは、階段状のｐドーピングプロフィールが有利である。
【０００８】
チップの上側のＳｉＧｅ層３も下側のシリコン基板１も金属コンタクト４または５を備えている。これらのコンタクトは例えばクローム、ニッケルおよび銀の層から成っていてよい。コンタクト４および５はダイオードのアノード電極ないしカソード電極を形成している。ヘテロ接合ダイオードＨＪＤを用いれば、半導体材料のみから成る通常のダイオードの場合よりも低い順電圧ＶＦを達成することができる。
【０００９】
多数の非常に微細な構造（＜μｍ）から成るDE-OS 102004056663の場合とは異なり、ＨＪＤはもっと簡単に製造することができる。ヘテロ接合のエネルギー障壁は印加される逆電圧に依存する度合いが明らかに低い。というのも、ショットキーダイオードの顕著な障壁低下効果が現れないからである。それゆえ、ＨＪＤにおける逆電流は、例えばＨＥＤで使用しなければならないコストのかかる対策がなくても、従来のショットキーダイオードの場合より小さい。
【００１０】
従来のシリコンダイオードにおいても、上記の代替ＨＥＤまたはＨＪＤにおいても、縁部構造が必要である。縁部構造がなければ、磁界の強さはチップ内部でよりもチップ縁部の表面で大きくなってしまう。そうなると、チップ縁部の非常に小さな面積（電流密度が高すぎる）に所望の電圧よりも低い電圧で既に降伏が起こってしまう。素子の縁部領域の磁界の強さは適切な縁部構造によって低減される。その結果、降伏はもはや縁部領域ではなく、素子の中央で生じる。縁部構造の実施例はいわゆるフローティングガードリングである。
【００１１】
図２には、ガードリング縁部構造を有するｐｎダイオードが示されている。図２のシリコンダイオードの例で分かるように、このダイオードの内部構造は、高濃度ｎドープシリコン基板１、その上に配置されたｎドープシリコンエピタキシャル層２、およびｎ型シリコンエピタキシャル層２中に拡散させた少なくとも１つのｐドープウェル６から構成されている。コンタクト４および５はダイオードのアノード電極ないしカソード電極を形成している。縁部構造はｎ型シリコンエピタキシャル層２中に拡散させた少なくとも１つの環状のｐドープウェル６６から成る。素子の縁部領域の上には、シリコン表面を電気的な短絡および様々な汚れから保護するために、酸化物層７がある。ウェル６６は、縁部領域の空乏層を拡大し、以て素子の縁部領域における磁界の強さを低減するために使用される。その結果、ダイオードの降伏電圧は縁部領域によってではなく、ダイオードの中央部分によって決まる。ウェル６６は大電流を通す機能は有していない。それゆえ、環状ウェルはふつう比較的細く設計されるので、「リング」という名前が付けられている。
【００１２】
縁部構造を有するｐｎダイオードの別の例は、図３に示されているフィールドプレート縁部構造を有するｐｎダイオードである。ここで、３も図２に示されているのと同じ構成要素から、すなわち、高濃度ｎドープシリコン基板１、その上に配置されたｎドープシリコンエピタキシャル層２、ｎ型シリコンエピタキシャル層２中に拡散した少なくとも１つのｐドープウェル６および再びダイオードのカソード電極として使用される金属コンタクト５から成るシリコンダイオードである。ダイオードのアノード電極として使用される金属層４４は、縁部のｐドープウェル６を越えて広がっている。金属４４とｐドープウェル６ないしｎドープシリコンエピタキシャル層２との間には酸化物層７がある。この金属-酸化物-Ｓｉ構造がいわゆるフィールドプレートである。このフィールドプレートも、縁部領域の空乏層を拡大し、以て素子の縁部領域における磁界の強さを低減するという役目を持っている。
【００１３】
チップ縁部には金属リング８があり、空乏層がチップ縁部に達するのを防いでいる。このフィールドプレート縁部構造を用いれば、同様に、素子の中央で降伏を生じさせることができる。上に挙げた２つの例の他に、もちろんさらに別の縁部構造が知られている。これらの構造に共通する特徴は、さらにチップ面積を必要とするということである。さらに、大抵はさらなるプロセス工程ないしマスクも必要とする。これは高い欠陥の危険性につながる。結局のところ、これは製造コストの増大につながる。
【００１４】
その上、チップ縁部の表面にさらに構造を付加すると、素子の動作時に品質がある程度損なわれる危険性がある。というのも、表面もチップ縁部も汚れと機械的応力に強くさらされるからである。
【００１５】
発明の開示
本発明の課題は、自動車発電機システムでツェナーダイオード（Ｚダイオード）として使用するのに適した、順電圧が低く、ロバストネスの高いダイオードを実現することを含んでいる。この課題は独立請求項に記載された特徴によって解決される。
【００１６】
順電圧が低いことによって、有利には、ダイオードの電力損失が少なくなり、発電機の効率が上がる。さらに、降伏電圧が温度に依存しない、または弱く依存するだけである。それゆえ、負荷遮断動作時の車載電源電圧の上昇は通常のダイオードを使用した場合よりも小さい。このため、車載電源の負荷が過電圧からより良く保護される。通常のダイオードの製造時の高価で面積集約的な縁部構造はなくすことができる。これにより、特に有利な製造方法が実現される。
【００１７】
本発明の解決手段のダイオードは埋め込みエミッタを有するヘテロ接合ダイオードであり、以下では単に"ＨＪＤ−ＢＥ"と呼ばれる。ＨＪＤ−ＢＥは、降伏が埋め込みエミッタにおいて、つまり半導体の内部で生じ、敏感な表面や縁部では生じないように設計されている。ＨＪＤ−ＢＥの降伏電圧の合計はリーチスルー降伏となだれ降伏の組合せによって決まる。別の利点も得られる。つまり、ＨＪＤ−ＢＥの順電圧は従来のダイオードの場合よりも低い。特に、素子内部で降伏が起こることが有利である。これによって降伏が非常に安定する。なぜならば、降伏が半導体表面の電荷に影響されないからである。
【００１８】
上記の降伏電圧は通常のＺダイオードよりも小さな温度係数を有している、またはもはやそもそも温度に依存しない。また、付加的な縁部構造は有利には省くことができる。
【図面の簡単な説明】
【００１９】
【図１】ダイオード特性を有する半導体装置の構造に関する公知の解決手段を示す。
【図２】ダイオード特性を有する半導体装置の構造に関する公知の解決手段を示す。
【図３】ダイオード特性を有する半導体装置の構造に関する公知の解決手段を示す。
【図４】本発明の実施例を示す。
【図５】埋め込みエミッタを有するプレーナショットキーダイオードを示す。
【図６】埋め込みエミッタを有するヘテロ接合ダイオードに関するシミュレーション結果を示す。
【００２０】
考えられる実施形態に基づく上記構造および機能の詳細な説明
図４に示されているように、本発明のＨＪＤ−ＢＥは、高濃度ｎドープシリコン基板１、第１のｎ型シリコンエピタキシャル層２２、第２のｎ型シリコンエピタキシャル層１２、ＳｉＧｅ層３、少なくとも１つの埋め込みｐドープエミッタウェル９、チップ上面のオーミックコンタクトないしアノード電極としての金属層４、およびチップ下面のオーミックコンタクトないしカソード電極としての金属層５から成っている。第１のｎ型シリコンエピタキシャル層２２は第２のｎ型シリコンエピタキシャル層１２よりも高いドーパント濃度を用いる。ｐドープＳｉＧｅ層３と第２のｎ型シリコンエピタキシャル層１２の間のｐｎ接合の他に、埋め込みｐドープエミッタウェル９と第１のｎ型シリコンエピタキシャル層２２の間にも、埋め込みｐドープエミッタウェル９と第２のｎ型シリコンエピタキシャル層１２の間にもｐｎ接合が形成されている。
【００２１】
ＳｉＧｅ層３は、図１の実施例のように、およそ１０−５０ｎｍの厚さであり、ゲルマニウムの割合が１０−４０％であり、１０19ｌ／ｃｍ3を超す濃度のホウ素でドープされている。高濃度ドーピングでは、階段状のｐドーピングプロフィールが有利である。これにより、半導体材料のみから成る通常のダイオードの場合よりも低い順電圧を達成することができる。ヘテロ接合のエネルギー障壁は、ショットキーダイオードの障壁低減効果の場合とは異なり、印加される逆電圧に依存する度合いが明らかに低い。それゆえ、ＨＪＤにおける逆電流は、例えばＨＥＤで使用されるコストのかかる対策がなくても、ショットキーダイオードの場合より小さい。この発明のＨＪＤ−ＢＥの降伏電圧は２つの部分構造によって決まり、両方の部分構造の降伏電圧の和である。つまり、ＢＶ＝ＢＶ１＋ＢＶ２。
【００２２】
第１のｎ型シリコンエピタキシャル層２２、埋め込みｐドープエミッタウェル９および高濃度ｎドープシリコン基板１から成る第１の部分構造は、その降伏電圧ＢＶ１がなだれ降伏の仕組みによって決まるように設計される。これは、第１のｎ型シリコンエピタキシャル層２２のドーパント濃度、ｐドープエミッタウェル９のドーパント濃度、および高濃度ｎドープシリコン基板１と埋め込みｐドープエミッタウェル９の間の距離を適切に設計することによって達成できる。最も単純なケースでは、ｐドープエミッタウェル９のドーパント濃度は第１のｎ型シリコンエピタキシャル層２２のドーパント濃度よりもずっと高く選ばれる。そうすれば、なだれ降伏電圧は実際上もはやｐドープエミッタウェル９のドーパント濃度に依存しない。これは片側が急峻な接合である。
【００２３】
ｐドープＳｉＧｅ層３、第２のｎ型シリコンエピタキシャル層１２および埋め込みｐドープエミッタウェル９から成る第２の部分構造は、その降伏電圧ＢＶ２がいわゆるリーチスルー効果によって決まるように設計される。これは、第２のｎ型シリコンエピタキシャル層１２のドーパント濃度およびＳｉＧｅ層３と埋め込みｐドープエミッタウェル９の間の距離を適切に設計することによって行われる。第２の部分構造はｐｎｐバイポーラ構造（「埋め込みエミッタ」）である。
【００２４】
ＨＪＤ−ＢＥの降伏のとき、最も電界強度の高い場所は、したがってまた電荷キャリア対のなだれ発生も、素子の表面にではなく、埋め込みｐドープエミッタウェル９と第１のｎ型シリコンエピタキシャル層２２の間のｐｎ接合にある。
【００２５】
図６には、埋め込みエミッタを有するヘテロ接合ダイオードに関するシミュレーション結果の例が示されている。ここで、上にはシミュレーションで使用した構造が、真ん中には電界強度が、下にはＡＢに沿って降伏が開始した時の電界強度Ｅの概略的なプロフィールが示されている。
【００２６】
電界が最も強い場所はチップ縁部でも表面でもなく、半導体の内部にあるので、コストのかかる付加的な縁部構造を省くことができる。これによって、チップ面積の節約だけでなく、製造プロセスの単純化ももたらされる。というのも、付加的なプロセス工程ないしマスクが不要になるからである。降伏が内部で起こる、つまり、ボリューム降伏であるから、素子のロバストネスは縁部構造を備えたエレメントの場合よりも高い。
【００２７】
第１の部分構造の降伏電圧ＢＶ１はなだれ降伏によって決まるので、正の温度係数が用いられる。つまり、降伏電圧ＢＶ１は温度上昇とともに上昇する。第２の部分構造の降伏電圧ＢＶ２はリーチスルー降伏によって決まり、負の温度係数が用いられる。本発明のＨＪＤ−ＢＥの総降伏電圧ＢＶは正の温度係数を有するＢＶ１と負の温度係数を有するＢＶ２との和であるから、降伏電圧ＢＶは通常のアバランシェダイオードよりも明らかに小さい温度係数を有している。ジオメトリとドーパント濃度を適切に設計することにより、降伏電圧ＢＶの温度依存性をさらに抑制することすらできる。これは、自動車発電機において電源電圧を制限するために高温および大電流のもとでダイオードを使用しなければならない場合に、極めて有利である。
【００２８】
上記の構造は原則的には他の電圧向けにも、特に遥かに高い電圧向けにも設計することができる。構成部材は両側半田づけによって公知の圧入ダイオードハウジングの中に取り付けることができる。チップを切り離す際に生じることのある結晶欠陥は通常のようにウェットエッチングまたはドライエッチングによって取り去ることができる。
【００２９】
縁部構造が不要、降伏電圧の温度係数が小さいまたは全く消えるという利点は、もちろん、ヘテロ接合が存在しないホモｐｎ接合の場合でも利用できる。この場合、図４のｐドープ層３はＳｉＧｅから成るのではなく、単純にまたｐドープシリコンから成る。
【００３０】
有利なことに、本発明による解決手段はショットキーダイオードにも適している。ＨＪＤ−ＢＥが示す利点、例えば、
降伏電圧ＢＶ１，ＢＶ２の独立した選択、あるいはＢＶ＝ＢＶ１＋ＢＶ２、
ボリューム降伏による高いロバストネス、
降伏電圧の温度係数の補償
といった利点はショットキーダイオードにおいても実現できる。
【００３１】
図５に示されているように、本発明の埋め込みエミッタを備えたプレーナショットキーダイオードは、高濃度ｎドープシリコン基板１、第１のｎ型シリコンエピタキシャル層２、第２のｎ型シリコンエピタキシャル層１２、少なくとも１つの埋め込みｐドープエミッタウェル９、チップ上面のショットキーコンタクトないしアノード電極としての金属層ｒ４、およびチップ下面のオーミックコンタクトないしカソード電極としての金属層５から成っている。
【００３２】
図４に示されているＨＪＤ−ＢＥの場合と同様に、第１のｎ型シリコンエピタキシャル層２２は第２のｎ型シリコンエピタキシャル層１２よりも高いドーパント濃度を用いる。ショットキーコンタクト４４と第２のｎ型シリコンエピタキシャル層１２の間の障壁の他に、埋め込みｐドープエミッタウェル９と第１のｎ型シリコンエピタキシャル層２２の間にも、埋め込みｐドープエミッタウェル９と第２のｎ型シリコンエピタキシャル層１２の間にもｐｎ接合が形成されている。
【００３３】
図５に示されている埋め込みエミッタを備えたプレーナショットキーダイオードの他に、本発明による解決手段の思想は既に先行技術で挙げたトレンチ構造を有するショットキーダイオードにも適用可能である。
【００３４】
その他の特定の実施形態は次の通り。
【００３５】
ｐドープＳｉＧｅ層３のゲルマニウムの割合が１０−４０％である。
【００３６】
ｐドープＳｉＧｅ層３が１０19ｌ／ｃｍ3を超す濃度のホウ素でドープされている。ここで、ドーピングプロフィールは階段状としてよい。
【００３７】
上記半導体素子を備えた装置が発電機効率を高めるために自動車発電機の整流器で使用される。この装置は大電流下でのツェナー動作における降伏動作に適している、および／または空乏層温度が高いとき、特に２００°Ｃを超すときの動作に適している。
【００３８】
降伏電圧がおよそ２０Ｖまたは４０Ｖであるような実施形態も可能である。他の実施形態では、４０Ｖよりも遥かに高い降伏電圧も可能である。
【００３９】
上記のＨＪＤ−ＢＥは、シリコンの代わりに他の材料、とりわけIII-V族化合物、ＳｉＣ／Ｓｉなどから製造されている。ヘテロ接合は別の実施形態ではホモ接合、とりわけｐ型Ｓｉ／ｎ型Ｓｉに替えてもよい。また、層のドーピングの順序を正確に逆にした（ｐの代わりにｎ、ｎの代わりにｐ）ＨＪＤ−ＢＥも可能である。
【００４０】
別の実施形態では、縁部構造として他の半導体素子が、とりわけダイオード、ＭＯＳＦＥＴ、ＩＧＢＴなどが、縁部に環状に存在する。
【図１】
0005389033.tif 000002
【図２】
0005389033.tif 000003
【図３】
0005389033.tif 000004
【図４】
0005389033.tif 000005
【図５】
0005389033.tif 000006
【図６】
0005389033.tif 000007