(57)【特許請求の範囲】
【請求項１】
複数の内部回路に第１電圧を供給する第１電源線と、
前記複数の内部回路に前記第１電圧を供給する第２電源線と、
前記第１電源線と前記複数の内部回路のそれぞれとの間に設けられた第１スイッチと、
前記第２電源線と前記複数の内部回路のそれぞれとの間に設けられた第２スイッチと、
前記複数の内部回路のうち一の内部回路の電源投入時において、前記第１スイッチに続いて前記第２スイッチをオンにすることで電源を投入し、前記一の内部回路の電源投入に伴い発生するノイズ及び電圧降下の大きさに基づいて、他の動作中の内部回路の前記第１スイッチを制御する制御部と、
を備えることを特徴とする半導体装置。
【請求項２】
前記制御部は、前記一の内部回路の電源投入に伴い発生する前記ノイズが前記電圧降下より小さい場合には、前記他の動作中の内部回路の前記第１スイッチをオンにし、前記一の内部回路の電源投入に伴い発生する前記ノイズが前記電圧降下より大きい場合には、前記他の動作中の内部回路の前記第１スイッチをオフにすることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記制御部は、前記複数の内部回路が全て動作中である場合は、全ての内部回路の第１スイッチをオンにすることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１電源線の電流供給能力は、前記第２電源線の電流供給能力より小さいことを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記複数の内部回路に第２電圧を供給する第３電源線を備えることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御回路を備えた半導体装置に関する。
【背景技術】
【０００２】
近年、内部回路への電源供給を制御する電源制御回路を備えた半導体装置が開発されている。電源制御回路は例えば、使用されていない内部回路の電源を部分的に切断することで、半導体装置の消費電力を抑制する。
【０００３】
上記の電源制御回路では、内部回路の電源投入時にノイズが発生し、他の動作中の内部回路に影響を及ぼす場合があった。そこで、電源制御回路内にバイパス電源配線を設け、ノイズの低減を図った半導体装置が提案されている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３００６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の半導体装置では、バイパス電源配線を設けることにより、他の電源配線の量が減少してしまう。その結果、電源配線のインピーダンスが増加し、内部回路動作時における電圧降下量が増加してしまうという課題があった。
【０００６】
本発明は上記課題に鑑みなされたものであり、電源投入時におけるノイズの影響を低減しつつ、動作時における電圧降下を抑制することのできる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本半導体装置は、複数の内部回路に第１電圧を供給する第１電源線と、前記複数の内部回路に前記第１電圧を供給する第２電源線と、前記第１電源線と前記複数の内部回路のそれぞれとの間に設けられた第１スイッチと、前記第２電源線と前記複数の内部回路のそれぞれとの間に設けられた第２スイッチと、前記複数の内部回路のうち一の内部回路の電源投入時において、前記第１スイッチに続いて前記第２スイッチをオンにすることで電源を投入し、前記一の内部回路の電源投入に伴い発生するノイズ及び電圧降下の大きさに基づいて、他の動作中の内部回路の前記第１スイッチを制御する制御部と、を備える。
【発明の効果】
【０００８】
本半導体装置によれば、電源投入時におけるノイズの影響を低減しつつ、動作時における電圧降下を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、比較例１に係る半導体装置の構成を示した図である。
【図２】図２は、比較例２に係る半導体装置の構成を示した図である。
【図３】図３は、比較例２に係る半導体装置の動作を示した図である。
【図４】図４は、比較例１及び比較例２に係る半導体装置における電源線の電圧変化を示した図である。
【図５】図５は、実施例１に係る半導体装置の制御回路の構成を示した図である。
【図６】図６は、実施例１に係る半導体装置の動作を示した図（その１）である。
【図７】図７は、判定動作の詳細を説明するための図である。
【図８】図８は、実施例１に係る半導体装置の動作を示した図（その２）である。
【図９】図９は、実施例１に係る半導体装置における電源線の電圧変化を示した図である。
【図１０】図１０は、実施例２に係る半導体装置の動作を示した図（その１）である。
【図１１】図１１は、実施例２に係る半導体装置の動作を示した図（その２）である。
【図１２】図１２は、実施例２に係る半導体装置における電源線の電圧変化を示した図である。
【発明を実施するための形態】
【００１０】
最初に、図面を参照しつつ、比較例に係る電源制御回路について説明する。
（比較例１）
【００１１】
図１は、比較例１に係る半導体装置１００の構成を示した図である。半導体装置１００は、電源部１０、電源線Ｖｄｄ、及び電源線Ｖｓｓ、及び複数の内部回路１〜３を含む。電源部１０は、例えば半導体基板（ＢＯＡＲＤ）上に設けられており、パッケージの配線（ＰＫＧ）を介して半導体チップ（ＤＩＥ）の内部に電源を供給する。電源部１０の一の出力端からは第１電圧が電源線Ｖｄｄに供給され、他の出力端からは第２電圧が電源線Ｖｓｓに供給される。以下の説明では、第１電圧を電源電圧Ｖｄｄ、第２電圧を接地電圧Ｖｓｓとした例について説明するが、これ以外の電圧を採用することも可能である。
【００１２】
半導体装置１００は、内部回路１〜３のそれぞれと電源線Ｖｄｄとの間に設けられたスイッチＳＷ１〜ＳＷ３と、これらのスイッチを制御するための制御回路２０を有する。内部回路１〜３は、それぞれの仮想電源線Ｖｄｄ１〜Ｖｄｄ３と電源線Ｖｓｓとの間に接続され、電源電圧Ｖｄｄは電源線ＶｄｄからスイッチＳＷ１〜ＳＷ３を介して仮想電源線Ｖｄｄ１〜Ｖｄｄ３のそれぞれに供給される。制御回路２０は、スイッチＳＷ１〜ＳＷ３をオンまたはオフに制御することにより、内部回路１〜３へ電圧の供給を行うか否かの切り替えを行う。
【００１３】
ここで、１つ以上の内部回路が動作している間に、他の内部回路の電源を投入する場合を考える。例えば、内部回路２及び３が動作中の場合、制御回路２０からの信号によりスイッチＳＷ２及びＳＷ３はオンとなっている。ここで、内部回路１の電源を投入する場合、制御回路２０がスイッチＳＷ１をオンにすることにより電源線Ｖｄｄと内部回路１とが接続される。このとき、電源投入に伴い電源線Ｖｄｄにノイズが発生する。このノイズは、スイッチＳＷ２及びＳＷ３を介して動作中の内部回路２及び３に伝わり、誤動作を引き起こす等の影響を与える場合がある（図中の矢印を参照）。
【００１４】
以上のように、比較１に係る半導体装置１００では、一の内部回路の電源投入時に発生するノイズが、他の動作中の内部回路に影響を与えてしまうという課題があった。
（比較例２）
【００１５】
図２は、比較例２に係る半導体装置１００Ａの構成を示した図である。半導体装置１００Ａは、電源線ＶｄｄＢ及び電源線Ｖｓｓに加え、バイパス電源線ＶｄｄＡを含む。また、バイパス電源線ＶｄｄＡと内部回路１〜３との間には、制御回路２０により制御される第１スイッチＳＷ１Ａ〜ＳＷ３Ａが設けられている。その他の構成は比較例１と同様である。なお、以下の説明では、比較例１における電源線Ｖｄｄを電源線ＶｄｄＢ、スイッチＳＷ１〜ＳＷ３を第２スイッチＳＷ１Ｂ〜ＳＷ３Ｂと称し、上記のバイパス電源線ＶｄｄＡに関する構成要素と区別する。
【００１６】
バイパス電源線ＶｄｄＡは、電源投入時において回路が立ち上がる際の電圧を供給するための第１電源線の一例であり、電源線ＶｄｄＢと並列に設けられ、内部回路１〜３に対し電源線ＶｄｄＢと同一の電圧を供給する。これに対し、電源線ＶｄｄＢは、内部回路の動作時に必要な電圧（電力）を供給するための第２電源線の一例である。バイパス電源線ＶｄｄＡの電源供給能力（容量）は、電源線ＶｄｄＢの電源供給能力より小さい。また、電源線Ｖｓｓは、内部回路に第２電圧Ｖｓｓを供給するための第３電源線の一例である。
【００１７】
図３は、比較例２に係る半導体装置１００Ａの動作を示した図である。以下の説明では、内部回路１〜３の順に電源を投入する場合について説明する。第１スイッチＳＷ１Ａ〜ＳＷ３Ａ及び第２スイッチＳＷ１Ｂ〜ＳＷ３Ｂ共に、Ｈレベル時をオフ、Ｌレベル時をオンとする。最初に、内部回路１の電源投入時において、制御回路２０は最初に第１スイッチＳＷ１Ａを一定期間オンにし、内部回路１の仮想電源線Ｖｄｄ１を充電する（この期間を内部回路のｃｈａｒｇｅ期間と称する）。その後、制御回路２０は、第２スイッチＳＷ１Ｂをオンにし、内部回路１の動作に必要な電圧を供給する（この期間を内部回路のＯｎ期間と称する）。内部回路１が立ち上がり第２スイッチＳＷ１Ｂがオンになった後は、第１スイッチＳＷ１Ａはオフとなる。内部回路２及び３においても、同様の手順でスイッチの切り替えが行われる。従って、仮に内部回路１及び２の動作中に内部回路３の電源を投入する場合でも、第２スイッチＳＷ１Ａ及びＳＷ２Ａがオフとなっているため、バイパス電源線ＶｄｄＡで発生したノイズは内部回路１及び２に伝わらない（図２参照）。その結果、電源投入時におけるノイズの影響を抑制することができる。
【００１８】
しかし、比較例２の半導体装置１００Ａでは、電源線ＶｄｄＢに加えバイパス電源線ＶｄｄＡを設けているため、電源線の資源分配が課題となる。例えば、比較例１と比較例２とで半導体装置のサイズを同じにする場合、装置に形成することのできる電源線の量も同じであるため、比較例２では電源線Ｖｄｄの一部（例えば１０％）をバイパス電源線ＶｄｄＡとして使用することになる。その結果、比較例１の電源線Ｖｄｄと比較例２の電源線ＶｄｄＢとを比べた場合、後者の方が電流供給能力が小さく（インピーダンスが大きく）なってしまう。
【００１９】
図４は、比較例１及び比較例２に係る半導体装置の電源線Ｖｄｄ及びＶｄｄＢにおける電圧降下量を示したグラフである。電源線Ｖｄｄ（ＶｄｄＢ）の電圧レベルは、動作中の内部回路の数が増えるに従って階段状に低下する。比較例２に係る半導体装置１００Ａでは、比較例１に比べ電源投入時におけるノイズを抑制することができるものの、電源配線のインピーダンスが大きくなり、動作時における電圧降下量が大きくなってしまう。特に、全ての内部回路が動作中の場合において、両者の電圧降下量の差は最大となっている。
【００２０】
以上のように、比較例２に係る半導体装置１００Ａでは、内部回路の動作時に電源線ＶｄｄＢにおける電圧降下量が大きくなってしまうという課題があった。
【００２１】
以下に説明する実施例では、電源投入時におけるノイズの影響を低減しつつ、動作時における電源配線の電圧降下を抑制することのできる半導体装置について説明する。
【実施例１】
【００２２】
実施例１に係る半導体装置の構成は、比較例２（図２）と共通であり、後述するように制御回路２０の動作が異なる。すなわち、実施例１に係る半導体装置は、内部回路１〜３に電圧を供給するための電源線として、バイパス電源線ＶｄｄＡ（第１電源線）、電源線ＶｄｄＢ（第２電源線）、及び電源線Ｖｓｓ（第３電源線）を備えている。
【００２３】
図５は、実施例１に係る半導体装置の制御回路２０の構成を示したブロック図である。制御回路２０は、レジスタ２２、割込制御回路２４、及び信号生成回路２６を含む。レジスタ２２は、外部に設けられたメモリ等から、後述する判定プロセスに必要な情報（以下、判定情報と称する）を読み込み、保持する。割込制御回路２４は、内部回路１〜３に関するオン／オフの要求（オン信号及びオフ信号）を受信し、その結果を信号生成回路２６へ出力する。信号生成回路２６は、外部からの信号生成要求と、レジスタ２２に保存された判定情報に基づき、第１スイッチＳＷ１Ａ〜ＳＷ３Ａ及び第２スイッチＳＷ１Ｂ〜及びＳＷ３Ｂをオンまたはオフにするための制御信号を生成し、出力する。
【００２４】
図６は、実施例１に係る半導体装置の電源投入時における動作を示した図である。最初に、制御回路２０が電源投入の要求を取得する（ステップＳ１０）。次に、制御回路２０が、要求された内部回路の電源を投入した場合に、電源線ＶｄｄＢに発生するノイズの大きさ（ΔＶｎ）及び電圧降下量（ΔＶｄ）を取得する（ステップＳ１１、Ｓ１２）。次に、制御回路２０が、ノイズの大きさと電圧降下量の大きさを比較する（ステップＳ１４）。ステップＳ１４でＹｅｓの場合（ΔＶｎ＜ΔＶｄ）、制御回路２０は、他の動作中の内部回路の第１スイッチ（ＳＷ１Ａ〜ＳＷ３Ａ）をオンにする（ステップＳ１６）。ステップＳ１４でＮｏの場合（ΔＶｎ＞ΔＶｄ）、制御回路２０は、他の動作中の内部回路の第１スイッチ（ＳＷ１Ａ〜ＳＷ３Ａ）をオフにする（ステップＳ１８）。
【００２５】
図７は、図６のステップＳ１４における判定処理を説明するための図である。グラフの電圧Ｖ１は電源投入前における電源線ＶｄｄＢの電圧を、実線で示すＶ２はバイパス電源線ＶｄｄＡを使用しない（第１スイッチＳＷ１Ａ〜ＳＷ３Ａをオフにする）場合における電源線ＶｄｄＢの電圧を示す。また、破線で示すＶ３はバイパス電源線ＶｄｄＡを使用する（第１スイッチＳＷ１Ａ〜ＳＷ３Ａをオンにする）場合における電源線ＶｄｄＢの電圧を示す。図中の点線で示された電圧レベルは、動作中の内部回路において誤動作が生じない範囲の電圧レベルであり、当該電圧レベルの幅をΔＶｍａｘで示す。
【００２６】
また、バイパス電源配線ＶｄｄＡを使用する場合の電圧降下量をΔＶｄ１、バイパス電源配線ＶｄｄＡを使用しない場合の電圧降下量をΔＶｄ２とする。ΔＶｄは、ΔＶｄ２とΔＶｄ１の差(ΔＶｄ２−ΔＶｄ１)である。また、電源投入時のノイズの大きさは、グラフ中にΔＶｎで示されるノイズの振幅に相当する。ΔＶｎがΔＶｄより小さい場合は、電源投入時に発生するノイズが動作中の内部回路に与える影響は小さいと推定される。従って、動作中の内部回路における第１スイッチ（ＳＷ１Ａ〜ＳＷ３Ａ）はオンにし、バイパス電源線ＶｄｄＡを電源供給の配線として使用することで、電源配線のインピーダンスを減少させ、電流供給能力を向上させることが好ましい（図６ステップＳ１６）。反対に、ΔＶｎがΔＶｄより大きい場合は、電源投入時に発生するノイズが動作中の内部回路に与える影響は大きいと推定される。従って、動作中の内部回路における第１スイッチ（ＳＷ１Ａ〜ＳＷ３Ａ）はオフにし、ノイズがバイパス電源線ＶｄｄＡから内部回路に伝達することを抑制することが好ましい（図６ステップＳ１８）。
【００２７】
上記の電圧降下量ΔＶｄ及びノイズΔＶｎの大きさは、内部回路の仕様（回路規模、消費電流、電源間容量等）及び電源配線のレイアウト等により決定される。例えば、回路規模の小さい内部回路では、電源投入時に発生するノイズは小さくなる傾向にある。このように、それぞれの内部回路に対し、電源投入時に発生する電圧降下量ΔＶｄ及びノイズΔＶｎを予め求めておくことができる。制御回路２０は、これらのパラメータを判定情報としてレジスタ２２に記憶し、必要に応じて参照することが好ましい。
【００２８】
図８は、実施例１に係る半導体装置の動作の一例を示した図である。ここでは、内部回路１〜３の順に電源が投入され、内部回路２及び３の電源投入時にはΔＶｎ＜ΔＶｄと判定される例を示す。
【００２９】
最初に、比較例２と同様に、内部回路１の電源が投入される。制御回路２０は、第１スイッチＳＷ１Ａを所定時間オンにした後、第２スイッチＳＷ１Ｂをオンにする。このとき、第１スイッチＳＷ１Ａはオフとなる。次に、内部回路２の電源が投入されると、制御回路２０は、第１スイッチＳＷ２Ａを所定時間オンにした後、第２スイッチＳＷ２Ｂをオンにする。このとき、内部回路１の場合と異なり、内部回路２の第１スイッチＳＷ２Ａはオンのままである。また、内部回路１の第１スイッチＳＷ１Ａもオンとなる。次に、内部回路３の電源が投入されると、制御回路２０は、第１スイッチＳＷ３Ａを所定時間オンにした後、第２スイッチＳＷ３Ｂをオンにする。ここでも、内部回路２の場合と同じく、内部回路３の第１スイッチＳＷ３Ａはオンのままである。
【００３０】
図９は、実施例１に係る半導体装置の電源線ＶｄｄＢにおける電圧降下を示したグラフである。実施例１に係るグラフを実線で、比較例２に係るグラフを破線で示す。図示するように、内部回路１の電源が投入された時点では、実施例１及び比較例２の電圧降下量に差はない。次に、内部回路２の電源が投入された時点では、バイパス電源線ＶｄｄＡを電圧供給源として使用する実施例１の方が、比較例１に比べて電圧降下量が少ない。同じく、内部回路の３の電源が投入された時点でも、実施例１の電圧降下量は比較例１の電圧降下量より少ない。ただし、第１スイッチＳＷ１Ａ〜ＳＷ３Ａをオンにしているため、バイパス電源線ＶｄｄＡにはノイズの影響が生じている。なお、実施例１における半導体装置の電圧降下量は、バイパス電源線ＶｄｄＡを設けない（電源線のリソースを全て電源線Ｖｄｄに使用する）比較例１の電圧降下量と同等である。
【００３１】
実施例１の半導体装置によれば、制御回路２０が、電源が投入される内部回路（例えば、内部回路１）において電源投入時に発生するノイズ及び電圧降下の大きさを予め取得しておく。制御回路２０は、ノイズ及び電圧降下の大きさに基づき、他の内部回路（例えば、内部回路２及び３）に接続された第１スイッチ（ＳＷ２Ａ及びＳＷ３Ａ）を制御する。これにより、ノイズが他の動作中の内部回路に与える影響が大きい場合には、第１スイッチをオフにすることにより第２電源線（バイパス電源線ＶｄｄＡ）からのノイズを遮断し、内部回路を保護することができる。また、ノイズの影響が小さい（電圧降下と相対的に打ち消しあう）場合には、第１スイッチをオンにすることで電源電圧Ｖｄｄを供給する電源線の量を増やし、インピーダンスを小さくすることで電圧降下を抑制することができる。このように、実施例１の電源制御回路によれば、電源投入時におけるノイズの影響を低減しつつ、内部回路の動作時における電圧降下を抑制することができる。
【００３２】
図６及び図７において説明したように、実施例１では電圧降下量ΔＶｄ及びノイズΔＶｎの値を用いて、他の動作中の内部回路１〜３における第１スイッチＳＷ１Ａ〜ＳＷ３Ａをオンにするか否かの判定を行った。この方法は、アルゴリズムとして比較的単純である点で優れているが、判定には他の方法を用いてもよい。例えば、図７に示すバイパス電源線ＶｄｄＡを使用する場合の累積電圧降下量ΔＶｄ１（許容範囲の上限値と電圧Ｖ２との差）に、ノイズによる変動量ΔＶｎを加えた値が、誤動作が生じない電圧レベルの幅Ｖｍａｘに納まるか否かを考慮してもよい。この場合、例えばΔＶｄ１＋ΔＶｎ＜ΔＶｍａｘなら他の動作中の内部回路における第１スイッチをオンにし、ΔＶｄ１＋ΔＶｎ＞ΔＶｍａｘならオフにする構成としてもよい。より一般的には、電源投入に伴い電源線ＶｄｄＢに発生するノイズ及び電圧降下を合わせたものが、他の動作中の内部回路に誤動作を及ぼさないレベルであれば第１スイッチをオンにし、誤動作を及ぼすレベルであればオフにすることが好ましい。
【実施例２】
【００３３】
実施例２は、制御回路において実施例１と異なる動作パターンを採用した例である。実施例２に係る半導体装置の構成は、実施例１と同様であり、詳細な説明を省略する。
【００３４】
図１０は、実施例２に係る半導体装置の動作を示した図である。最初に、制御回路２０が、内部回路に対する電源投入の要求を受け取る（ステップＳ２０）。次に、制御回路２０が、他の内部回路が全て動作中であるか否かを判定する（ステップＳ２２）。ステップＳ１４でＹｅｓの場合、制御回路２０は、他の動作中の内部回路の第１スイッチ（ＳＷ１Ａ〜ＳＷ３Ａ）をオンにする（ステップＳ２４）。
【００３５】
図１１は、実施例２に係る半導体装置の動作の一例を示した図である。ここでは、内部回路１〜３の順に電源が投入される例を示す。最初に、実施例１と同様に、内部回路１の電源が投入される。制御回路２０は、第１スイッチＳＷ１Ａを所定時間オンにした後、第２スイッチＳＷ１Ｂをオンにする。このとき、第１スイッチＳＷ１Ａはオフとなる。次に、内部回路２の電源が投入されると、制御回路２０は、第１スイッチＳＷ２Ａを所定時間オンにした後、第２スイッチＳＷ２Ｂをオンにする。このとき、内部回路１の場合と同様に、内部回路２の第１スイッチＳＷ２Ａはオフとなる。次に、内部回路３の電源が投入されると、制御回路２０は、第１スイッチＳＷ３Ａを所定時間オンにした後、第２スイッチＳＷ３Ｂをオンにする。このとき、他の内部回路（内部回路１及び２）は全て動作中である。従って、制御回路２０は、内部回路３の第２スイッチＳＷ３Ｂをオンにすると同時に、内部回路１の第１スイッチＳＷ１Ａ及び内部回路２の第１スイッチＳＷ２Ａをオンにする。これにより、全ての第１スイッチＳＷ１Ａ〜ＳＷ３Ａ及び全ての第２スイッチＳＷ１Ｂ〜ＳＷ３Ｂがオンとなる。
【００３６】
図１２は、実施例２に係る半導体装置の電源線ＶｄｄＢにおける電圧降下を示したグラフである。実施例２に係るグラフを実線で、比較例２に係るグラフを破線で示す。図示するように、内部回路１及び内部回路２の電源が投入された時点では、実施例２及び比較例２の電圧降下量に差はない。次に、内部回路の３の電源が投入された時点では、実施例２の電圧降下量は比較例１の電圧降下量より少なくなっている。なお、実施例２において全ての内部回路が動作中の場合における電源線ＶｄｄＢの電圧降下量は、バイパス電源線ＶｄｄＡを設けない（電源線の資源を全て電源線Ｖｄｄに使用する）比較例１の電圧降下量と同等である。
【００３７】
実施例２の半導体装置では、全ての内部回路１〜３が動作中である場合に、制御回路２０が全ての第１スイッチ（ＳＷ１Ａ〜ＳＷ３Ａ）をオンにする。ここで、全ての内部回路１〜３が動作中の場合には、これ以上内部回路の電源を投入することがないため、バイパス電源線ＶｄｄＡに電源投入に伴うノイズが発生することもない。従って、全ての第１スイッチ（ＳＷ１Ａ〜ＳＷ３Ａ）をオンにした場合、ノイズの影響は比較例２と変わらない。さらに、第２電源線であるバイパス電源線ＶｄｄＡを電源供給のために使用することにより、電源を供給する配線量を増やし、電源線のインピーダンスを減少させて電圧降下を抑制することできる。
【００３８】
上記の説明では、実施例１及び実施例２に係る半導体装置の制御回路の動作について別々に説明したが、これらの動作を組み合わせてもよい。すなわち、内部回路の電源投入時において、発生するノイズ及び電圧降下の大きさに基づいて第１スイッチの制御を行うとともに、全ての内部回路が動作中の場合には、無条件で全ての第１スイッチをオンとする構成としてもよい。これによれば、電源投入に伴うノイズ及び電圧降下の影響を、さらに効果的に抑制することができる。
【００３９】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４０】
１〜３                内部回路
１０                  電源部
２０                  制御回路
１００                半導体装置
ＶｄｄＡ              第１電源線（バイパス電源線）
Ｖｄｄ、ＶｄｄＢ      第２電源線
Ｖｓｓ                第３電源線
ＳＷ１Ａ〜ＳＷ３Ａ    第１スイッチ
ＳＷ１Ｂ〜ＳＷ３Ｂ    第２スイッチ
【図１】
0005458850.tif 000002
【図２】
0005458850.tif 000003
【図３】
0005458850.tif 000004
【図４】
0005458850.tif 000005
【図５】
0005458850.tif 000006
【図６】
0005458850.tif 000007
【図７】
0005458850.tif 000008
【図８】
0005458850.tif 000009
【図９】
0005458850.tif 000010
【図１０】
0005458850.tif 000011
【図１１】
0005458850.tif 000012
【図１２】
0005458850.tif 000013