(57)【特許請求の範囲】
【請求項１】
シングルエンド信号に応答して中間ノードに中間差動信号を出力するための信号変換部と、
出力ノードに前記中間ノードと出力ノードとの間の位相不整合エラーと振幅不整合エラーとを最小化することによって、補償された差動信号を出力する補償部と、を含み、
前記補償部は、
前記中間ノードと前記出力ノードとの間に対称的に形成されるトランジスタ対とキャパシタ対とを含み、
前記トランジスタ対は、
第１中間ノードと第１出力ノードとの間に接続されたドレインとソースとを有する第１補償電界効果トランジスタと、
第２中間ノードと第２出力ノードとの間に接続されたドレインとソースとを有する第２補償電界効果トランジスタと、を含み、
前記キャパシタ対は、
前記第１補償電界効果トランジスタのゲートと前記第２中間ノードとの間に接続される第１補償キャパシタと、
前記第２補償電界効果トランジスタのゲートと前記第１中間ノードとの間に接続される第２補償キャパシタと、を含み、
前記第１補償電界効果トランジスタのゲートは前記第1補償キャパシタの一方端子のみに接続され、
前記第２補償電界効果トランジスタのゲートは前記第２補償キャパシタの一方端子のみに接続されることを特徴とする信号変換器。
【請求項２】
前記第１補償キャパシタと前記第２補償キャパシタとは、同一のキャパシタンスを有することを特徴とする請求項１に記載の信号変換器。
【請求項３】
前記第１補償電界効果トランジスタと前記第２補償電界効果トランジスタとは、それぞれＮＭＯＳＦＥＴ（Ｎ−ｃｈａｎｎｅｌ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする請求項１に記載の信号変換器。
【請求項４】
前記信号変換部は、
第１中間ノードに接続されるドレイン、低電圧電源に接続されるソース、及び前記シングルエンド信号を受信するゲートを含む第１変換電界効果トランジスタと、
第２中間ノードに接続されるドレイン、前記低電圧電源に接続されるソース、及び前記第１中間ノードに接続されるゲートを含む第２変換電界効果トランジスタと、を含むことを特徴とする請求項１に記載の信号変換器。
【請求項５】
前記信号変換部は、
前記第１中間ノードと前記第２変換電界効果トランジスタのゲートとの間に接続される変換キャパシタをさらに含むことを特徴とする請求項４に記載の信号変換器。
【請求項６】
前記第１変換電界効果トランジスタと前記第２変換電界効果トランジスタとは、それぞれＮＭＯＳＦＥＴであることを特徴とする請求項４に記載の信号変換器。
【請求項７】
前記補償部は、
前記出力ノードと高電圧電源との間に対称的に接続されるインピーダンスユニット対を含むことを特徴とする請求項１に記載の信号変換器。
【請求項８】
ＲＦ信号に含まれたノイズを除去し、増幅してシングルエンド信号を出力する低雑音増幅器と、
前記シングルエンド信号を受信し、該受信されたシングルエンド信号から補償された差動信号を発生させる信号変換器と、
前記補償された差動信号とローカル差動信号とを混合して中間周波数差動信号を出力するミキサと、を含み、
前記信号変換器は、
前記シングルエンド信号に応答して中間ノードに中間差動信号を出力するための信号変換部と、
出力ノードに前記中間ノードと出力ノードとの間の位相不整合エラーと振幅不整合エラーとを最小化することによって、前記補償された差動信号を出力する補償部と、を含み、
前記補償部は、
前記中間ノードと前記出力ノードとの間に対称的に形成されるトランジスタ対とキャパシタ対とを含み、
前記トランジスタ対は、
第１中間ノードと第１出力ノードとの間に接続されたドレインとソースとを有する第１補償電界効果トランジスタと、
第２中間ノードと第２出力ノードとの間に接続されたドレインとソースとを有する第２補償電界効果トランジスタと、を含み、
前記キャパシタ対は、
前記第１補償電界効果トランジスタのゲートと前記第２中間ノードとの間に接続される第１補償キャパシタと、
前記第２補償電界効果トランジスタのゲートと前記第１中間ノードとの間に接続される第２補償キャパシタと、を含み、
前記第１補償電界効果トランジスタのゲートは前記第1補償キャパシタの一方端子のみに接続され、
前記第２補償電界効果トランジスタのゲートは前記第２補償キャパシタの一方端子のみに接続されることを特徴とするＲＦ受信器。
【請求項９】
前記第１補償キャパシタと前記第２補償キャパシタとは、同一のキャパシタンスを有することを特徴とする請求項８に記載のＲＦ受信器。
【請求項１０】
前記第１補償電界効果トランジスタと前記第２補償電界効果トランジスタとは、それぞれＮＭＯＳＦＥＴであることを特徴とする請求項８に記載のＲＦ受信器。
【請求項１１】
前記信号変換部は、
第１中間ノードに接続されるドレイン、低電圧電源に接続されるソース、及び前記シングルエンド信号を受信するゲートを含む第１変換電界効果トランジスタと、
第２中間ノードに接続されるドレイン、前記低電圧電源に接続されるソース、及び前記第１中間ノードに接続されるゲートを含む第２変換電界効果トランジスタと、を含むことを特徴とする請求項８に記載のＲＦ受信器。
【請求項１２】
前記信号変換部は、
前記第１中間ノードと前記第２変換電界効果トランジスタのゲートとの間に接続される変換キャパシタをさらに含むことを特徴とする請求項１１に記載のＲＦ受信器。
【請求項１３】
前記第１変換電界効果トランジスタと前記第２変換電界効果トランジスタとは、それぞれＮＭＯＳＦＥＴであることを特徴とする請求項１１に記載のＲＦ受信器。
【請求項１４】
前記補償部は、
前記出力ノードと高電圧電源との間に対称的に接続されるインピーダンスユニット対を含むことを特徴とする請求項８に記載のＲＦ受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号変換器に係り、より詳細には、補償部を含む信号変換器に関する。
【背景技術】
【０００２】
一般的に、シングルエンド信号（ｓｉｎｇｌｅ−ｅｎｄｅｄ  ｓｉｇｎａｌ）は、一つの固定されたポテンシャル（例えば、グラウンド電圧）を基準に測定される信号であって、差動信号（ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌ）より入力信号に対する信号の変化が遅く、ノイズの影響を多く受ける。したがって、通信システムに使われる大部分の回路は、ノイズ特性及びインピーダンスマッチング特性に優れた差動構造として具現され、特に、アナログ（例えば、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ））回路とデジタル回路とがともに集積されるシステムオンチップ（ＳｏＣ、ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ）では、差動構造の回路が一般化になっている。
【０００３】
したがって、差動構造の回路を具現するために、シングルエンド信号を差動信号に変える信号変換器を必ず必要とする。例えば、信号変換器は、通信システムの受信端からアンテナを介して入力されるシングルエンド信号をＲＦ周波数帯域の差動信号に変える役割を果たす。
【０００４】
図１は、関連技術によるシングル差動信号変換器の回路図である。図１に図示されたように、特許文献１に記載のシングル差動信号変換器５は、シングルエンド信号Ｖｉｎを受信して差動増幅信号Ｉ１とＩ２とを出力する。しかし、シングル差動信号変換器５は、シングルエンド信号Ｖｉｎの変化幅、第１トランジスタＭ１及び第２トランジスタＭ２による寄生キャパシタンス（ｐａｒａｓｉｔｉｃ  ｃａｐａｃｉｔａｎｃｅ）によって発生したノイズ、または第１トランジスタＭ１及び第２トランジスタＭ２のマッチング特性などによって差動増幅信号Ｉ１とＩ２とが歪曲されうる。例えば、差動増幅信号Ｉ１とＩ２のそれぞれは、異なる振幅を有することがあり（すなわち、振幅不整合エラー）、差動または相補的な位相（すなわち、１８０°）を有していないことがある（すなわち、位相不整合エラー）。
【０００５】
特に、シングルエンド信号Ｖｉｎがギガヘルツ（ＧＨｚ）帯域の場合、第１トランジスタＭ１及び第２トランジスタＭ２による寄生キャパシタンスの影響はさらに大きくなり、差動増幅信号Ｉ１とＩ２との歪曲は容易に発生しうる。したがって、シングル差動信号変換器５を備える通信システムで使用しようとする周波数帯域は減少する。
【特許文献１】米国特許第５，９２９，７１０号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の技術的課題は、補償部を備えて振幅不整合エラー及び位相不整合エラーを補償することができる信号変換器を提供することである。
【課題を解決するための手段】
【０００７】
本発明による信号変換器は、信号変換部と信号補償部とを含む。前記信号変換部は、シングルエンド信号に応答して中間ノードに中間差動信号を出力する。前記補償部は、出力ノードに前記中間ノードと出力ノードとの間の位相不整合エラーと振幅不整合エラーとを最小化することによって、補償された差動信号を出力する。前記補償部は、前記中間ノードと前記出力ノードとの間に対称的に形成されるトランジスタ対とキャパシタ対とを含む。
【０００８】
本発明の実施形態による前記トランジスタ対は、第１補償電界効果トランジスタと第２補償電界効果トランジスタとを含む。前記第１補償電界効果トランジスタは、第１中間ノードと第１出力ノードとの間に接続されたドレインとソースとを含み、前記第２補償電界効果トランジスタは、第２中間ノードと第２出力ノードとの間に接続されたドレインとソースとを含む。
前記第１補償電界効果トランジスタは、前記第２中間ノードと接続されるゲートを含み、前記第２電界効果トランジスタは、前記第１中間ノードと接続されるゲートを含む。
【０００９】
本発明の実施形態による前記キャパシタ対は、第１補償キャパシタと第２補償キャパシタとを含む。前記第１補償キャパシタは、前記第１補償電界効果トランジスタのゲートと前記第２中間ノードとの間に接続される。前記第２補償キャパシタは、前記第２補償電界効果トランジスタのゲートと前記第１中間ノードとの間に接続される。前記第１補償キャパシタと前記第２補償キャパシタとは、同一のキャパシタンスを有する。
前記第１補償電界効果トランジスタと前記第２補償電界効果トランジスタとは、それぞれＮＭＯＳＦＥＴ（Ｎ−ｃｈａｎｎｅｌ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）である。
【００１０】
本発明の実施形態による補償部は、前記出力ノードと高電圧電源との間に対称的に接続される一対のインピーダンス部をさらに含む。
【００１１】
本発明の実施形態による前記信号変換部は、第１変換電界効果トランジスタ及び第２変換電界効果トランジスタを含む。前記第１変換電界効果トランジスタは、第１中間ノードに接続されるドレイン、低電圧電源に接続されるソース、及び前記シングルエンド信号を受信するゲートを含む。前記第２変換電界効果トランジスタは、第２中間ノードに接続されるドレイン、前記低電圧電源に接続されるソース、及び前記第１中間ノードに接続されるゲートを含む第２変換電界効果トランジスタを含む。
【００１２】
本発明の実施形態による前記信号変換部は、前記第１中間ノードと前記第２変換電界効果トランジスタのゲートとの間に接続される変換キャパシタをさらに含む。前記第１変換電界効果トランジスタと前記第２変換電界効果トランジスタとは、それぞれＮＭＯＳＦＥＴである。
【００１３】
本発明の信号変換器は、特にＲＦ受信器で有用に使われうる。この場合、前記ＲＦ受信器は、低雑音増幅器とミキサとをさらに含む。前記低雑音増幅器は、ＲＦ信号に含まれたノイズを除去し、増幅してシングルエンド信号を出力する。前記信号変換器は、前記シングルエンド信号を受信し、該受信されたシングルエンド信号から補償された差動信号を発生させる。前記ミキサは、前記補償された差動信号とローカル差動信号とを混合して中間周波数差動信号を出力する。
このような方法で、補償された差動信号は、実質的に同じ振幅と１８０°の位相差とを有する。したがって、ＲＦ受信器から発生しうる歪曲はほとんど発生しない。
【発明の効果】
【００１４】
本発明による装置及び方法は、差動増幅信号の振幅不整合エラー及び位相不整合エラーを補償することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付した図面を参照して、本発明を詳しく説明する。
図２は、本発明の実施形態よる信号変換器のブロック図であり、図３は、図２の補償部の回路図である。図４は、図２の信号変換器の回路図である。
【００１６】
信号変換部１２は、シングルエンド信号Ｖｉｎ１に応答して中間差動信号Ｖｉｎ３＋、Ｖｉｎ３−を出力する。信号変換部１２は、第１変換ＮＭＯＳＦＥＴ（Ｔ１、Ｎ−ｃｈａｎｎｅｌ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、第２変換ＮＭＯＳＦＥＴ（Ｔ３）、及び変換キャパシタＣ１を含む。
【００１７】
第１変換ＮＭＯＳＦＥＴ（Ｔ１）は、第１中間ノードＮ１と接続されるドレイン、及び低電圧電源ＶＳＳ（例えば、グラウンド電圧ノード）と接続されるソースを含む。また、第１変換ＮＭＯＳＦＥＴ（Ｔ１）は、シングルエンド信号Ｖｉｎ１が供給されるゲートを含む。
【００１８】
第２変換ＮＭＯＳＦＥＴ（Ｔ３）は、第２中間ノードＮ３と接続されるドレイン、及び低電圧電源ＶＳＳと接続されるソースを含む。変換キャパシタＣ１は、第１中間ノードＮ１と第２変換ＮＭＯＳＦＥＴ（Ｔ３）のゲートＮｇとの間に接続される。
第１ＮＭＯＳＦＥＴ（Ｔ１）は、シングルエンド信号Ｖｉｎ１に応答してゲーティングされて第１中間ノードＮ１と低電圧電源ＶＳＳとの間の電流経路を形成する。
【００１９】
変換キャパシタＣ１は、第１中間ノードＮ１と第２中間ＮＭＯＳＦＥＴ（Ｔ３）のゲートノードＮｇとの間に接続されて第１中間ノードＮ１とゲートノードＮｇとの間の電圧を充電／放電する。
第２変換ＮＭＯＳＦＥＴ（Ｔ３）は、ゲートノードＮｇの電圧に応答してゲーティングされて第２中間ノードＮ３と低電圧電源ＶＳＳとの間の電流経路を形成する。
【００２０】
このような方法で、信号変換部１２は、中間ノードＮ１とＮ３のそれぞれに中間差動信号Ｖｉｎ３＋とＶｉｎ３とを発生させる。
信号変換部１２から発生した中間差動信号Ｖｉｎ３＋とＶｉｎ３とは、中間差動信号Ｖｉｎ３＋とＶｉｎ３との振幅が同じではない場合、振幅不整合エラーを有する。また、中間差動信号Ｖｉｎ３＋とＶｉｎ３との間の位相差が１８０°にならない場合、位相不整合エラーを有する。
【００２１】
補償部１４は、中間差動信号Ｖｉｎ３＋、Ｖｉｎ３−を受信し、中間差動信号Ｖｉｎ３＋、Ｖｉｎ３−の間の位相不整合エラーと振幅不整合エラーとを補償する。補償部１４は、互いに大きさが同じで実質的に位相が１８０°である補償された差動信号Ｖｏ＋、Ｖｏ−を発生させることが出来る。
【００２２】
補償部１４は、第１補償ＮＭＯＳＦＥＴ（Ｔ５）と第２補償ＮＭＯＳＦＥＴ（Ｔ７）とを含む。
また、補償部１４は、第１補償キャパシタＣ３と第２補償キャパシタＣ５とを含む。第１補償ＮＭＯＳＦＥＴ（Ｔ５）は、第１出力ノードＮ９と接続されるドレインと第１中間ノードＮ１と接続されるソースとを含む。第２補償ＮＭＯＳＦＥＴ（Ｔ７）は、第２出力ノードＮ１１と接続されるドレインと第２中間ノードＮ３と接続されるソースとを含む。
【００２３】
第１補償キャパシタＣ３は、第１中間ノードＮ１と第２補償ＮＭＯＳＦＥＴ（Ｔ７）のゲートＮ７との間に接続される。第２補償キャパシタＣ５は、第２中間ノードＮ３と第１補償ＮＭＯＳＦＥＴ（Ｔ５）のゲートＮ５との間に接続される。
第１補償ＮＭＯＳＦＥＴ（Ｔ５）は、第１補償ＮＭＯＳＦＥＴ（Ｔ５）のゲートＮ５電圧に応答してゲーティングされて第１出力ノードＮ９と第１中間ノードＮ１との間の電流経路を形成する。
【００２４】
第２補償ＮＭＯＳＦＥＴ（Ｔ７）は、第２補償ＮＭＯＳＦＥＴ（Ｔ７）のゲートＮ７電圧に応答して第２出力ノードＮ１１と第２中間ノードＮ３との間の電流経路を形成する。
第１補償キャパシタＣ３は、第１中間ノードＮ１と第２補償ＮＭＯＳＦＥＴ（Ｔ７）のゲートＮ７との間の電圧を充電／放電する。
第２補償キャパシタＣ５は、第２中間ノードＮ３と第１補償ＮＭＯＳＦＥＴ（Ｔ５）のゲートＮ５との間の電圧を充電／放電する。
【００２５】
第１補償ＮＭＯＳＦＥＴ（Ｔ５）と第２補償ＮＭＯＳＦＥＴ（Ｔ７）とは、実質的に同一の特性を有するように設計することが出来る。また、第１補償キャパシタＣ３と第２補償キャパシタＣ５とは、実質的に同一のキャパシタンスを有するように製造可能である。
したがって、第１補償ＮＭＯＳＦＥＴ（Ｔ５）と第２補償ＮＭＯＳＦＥＴ（Ｔ７）及び第１補償キャパシタＣ３と第２補償キャパシタＣ５は、第１及び第２中間ノードＮ１とＮ３との間と第１及び第２出力ノードＮ９とＮ１１との間に実質的に対称的に具現可能である。
【００２６】
補償部１４は、それぞれが出力ノードＮ９及びＮ１１のそれぞれと高電圧電源ＶＤＤとの間に接続される抵抗部Ｚｌｏａｄをさらに含む。
本発明の実施形態で、抵抗部Ｚｌｏａｄのそれぞれは、同一のインピーダンスを有する。
例えば、抵抗部Ｚｌｏａｄのそれぞれは、同一のインピーダンスを有する抵抗とすることが出来る。また、抵抗部Ｚｌｏａｄのそれぞれは、出力ノードＮ９及びＮ１１の間に対称的に形成される。
【００２７】
中間差動信号Ｖｉｎ３＋、Ｖｉｎ３−の間の位相不整合エラー（φerr）と振幅不整合エラー（Δerr）とを補償し、該補償された差動信号Ｖｏ＋、Ｖｏ−を出力する補償部１４の動作は、次の数式によって詳しく説明される。
【００２８】
【数１】
0005467724.tif 000002
【００２９】
これらの数式で、第１中間ノードＮ１と第２中間ノードＮ３とにそれぞれ形成される中間差動信号Ｖｉｎ３＋、Ｖｉｎ３−の中でＶｉｎ３＋は第１中間ノードＮ１の電圧であり、Ｖｉｎ３−は第２中間ノードＮ３の電圧である。
第２中間ノードＮ３から眺めた第１出力ノードＮ９の電圧利得（Ｇｃｃ）を計算すれば、次の通りである。
【００３０】
【数２】
0005467724.tif 000003
【００３１】
ここで、Ｃｃは、第２補償キャパシタＣ５のキャパシタンスであり、Ｃｇｓは、第１補償ＮＭＯＳＦＥＴ（Ｔ５）のゲートソース間の寄生キャパシタンスである。
すなわち、第１出力ノードＮ９の電圧利得（Ｇｃｃ）は、第２補償キャパシタＣ５のキャパシタンス（Ｃｃ）が第１補償ＮＭＯＳＦＥＴ（Ｔ５）のゲートソース間の寄生キャパシタンス（Ｃｇｓ）より大きくて寄生キャパシタンス（Ｃｇｓ）を無視することができる場合、“１”になる。
【００３２】
また、第１中間ノードＮ１から眺めた第２出力ノードＮ１１の電圧利得は、第２中間ノードＮ３から眺めた第１出力ノードＮ９の電圧利得（Ｇｃｃ）と実質的に同一であり得る。
電圧が同一である理由は、第１補償キャパシタＣ３のキャパシタンスが第２補償キャパシタＣ５のキャパシタンスと実質的に同一であり、第２補償ＮＭＯＳＦＥＴ（Ｔ７）のゲートソース間の寄生キャパシタンス（Ｃｇｓ）が第１補償ＮＭＯＳＦＥＴ（Ｔ５）のゲートソース間の寄生キャパシタンスと実質的に同一であるためである。
したがって、第１出力ノードＮ９の電圧（Ｖｏ＋）は、次の通りに表現される。
【００３３】
【数３】
0005467724.tif 000004
【００３４】
ここで、ｇｍは、第１補償ＮＭＯＳＦＥＴ（Ｔ５）の電圧利得であって、第２補償ＮＭＯＳＦＥＴ（Ｔ７）の電圧利得と実質的に同じ値を有しうる。
また、第２出力ノードＮ１１の電圧（Ｖｏ−）は、次の通りに表現される。
【００３５】
【数４】
0005467724.tif 000005
【００３６】
すなわち、第１出力ノードＮ９の電圧（Ｖｏ＋）と第２出力ノードＮ１１の電圧（Ｖｏ−）との間の関係は、次の通りに表現される。
【００３７】
【数５】
0005467724.tif 000006
【００３８】
すなわち、第１出力ノードＮ９と第２出力ノードＮ１１のそれぞれの補償された差動信号Ｖｏ＋とＶｏ−は、中間差動信号Ｖｉｎ３＋とＶｉｎ３との間に位相不整合エラー（φerr）と振幅不整合エラー（Δerr）とが存在しても、同じ大きさ及び１８０°の位相を有する。
【００３９】
図５は、本発明の実施形態よるＲＦ受信器のブロック図である。図２ないし図５を参照すれば、ＲＦ受信器１００は、アンテナ１０１、デュープレクサ１０３、低雑音増幅器（ＬＮＡ、Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）１０４、信号変換器１０、ミキサ１０６、及びローカル周波数発生部（ＬＯ、Ｌｏｃａｌ  ｏｓｃｉｌｌａｔｏｒ）１０８を備える。
【００４０】
アンテナ１０１は、送信器（図示せず）から発生したノイズを含むＲＦ信号（図示せず）を受信し、デュープレクサ１０３は、ＲＦ信号を受信して低雑音増幅器１０４に伝送する。
低雑音増幅器１０４は、ノイズを含むＲＦ信号を受信してＲＦ信号に含まれたノイズを除去し、増幅してシングルエンド信号Ｖｉｎ１を出力する。
信号変換器１０は、シングルエンド信号Ｖｉｎ１を受信する。
【００４１】
信号変換器１０は、図２ないし図４を通じて詳しく説明したシングルエンドＶｉｎ１から中間差動信号Ｖｉｎ３＋、Ｖｉｎ３−を生成させる変換部１２を含む。
また、信号変換器１０は、図２ないし図４を通じて詳しく説明した中間差動信号Ｖｉｎ３＋、Ｖｉｎ３−の間の位相不整合エラー（φerr）と振幅不整合エラー（Δerr）とを補償し、該補償された差動信号Ｖｏ＋、Ｖｏ−を生成させる補償部１４を含む。図５でＶｏｕｔは、補償された差動信号Ｖｏ＋、Ｖｏ−の間の差である。
【００４２】
ミキサ１０６は、補償された差動信号Ｖｏ＋、Ｖｏ−とローカル周波数発生部１０８から供給されたローカル周波数差動信号Ｌｆ＋、Ｌｆ−とを混合して中間周波数差動信号を出力する。例えば、ミキサ１０６は、本発明の実施形態でダウンミキサとすることが出来る。
【００４３】
ローカル周波数発生部１０８は、補償された差動信号Ｖｏ＋、Ｖｏ−と混合されてミキサ１０６から中間周波数差動信号が出力されるようにするためのローカル周波数差動信号Ｌｆ＋、Ｌｆ−を発生させる。
【００４４】
図６は、本発明の実施形態よるシングル差動信号変換方法のフローチャートである。図２ないし図４と図６とを参照すれば、信号変換部１２は、シングルエンド信号Ｖｉｎ１を受信して中間差動信号Ｖｉｎ３＋、Ｖｉｎ３−を出力する（Ｓ１０）。
補償部１４は、中間差動信号Ｖｉｎ３＋、Ｖｉｎ３−を受信し、差動信号Ｖｉｎ３＋、Ｖｉｎ３−の間の不整合エラー（φerr）と振幅不整合エラー（Δerr）とを補償し、該補償された差動信号Ｖｏ＋、Ｖｏ−を出力する（Ｓ１２）。
【００４５】
図７は、本発明の実施形態によるＲＦ信号受信方法のフローチャートである。図２ないし図５と図７とを参照すれば、低雑音増幅器１０４は、送信器から発生したノイズを含むＲＦ信号を受信してノイズを除去し、増幅してシングルエンド信号Ｖｉｎ１を出力する（Ｓ２０）。
【００４６】
信号変換器１０は、シングルエンド信号Ｖｉｎ１を受信し、シングルエンド信号Ｖｉｎ１に応答して中間差動信号Ｖｉｎ３＋、Ｖｉｎ３−を発生させる変換部１２を含む（Ｓ２２）。
信号変換器１０は、また、中間差動信号Ｖｉｎ３＋、Ｖｉｎ３−の間の位相不整合エラー（φerr）と振幅不整合エラー（Δerr）とを補償し、該補償された差動信号（Ｖｏ＋とＶｏ−、Ｖｏｕｔ＝Ｖｏ＋−Ｖｏ−）を生成させる補償部１４を含む（Ｓ２２）。
【００４７】
ミキサ１０６は、補償された差動信号Ｖｏｕｔ１＋、Ｖｏｕｔ１−とローカル周波数発生部１０８から供給されるローカル周波数差動信号Ｌｆ＋、Ｌｆ−とを混合して中間周波数差動信号を出力する（Ｓ２４）。
このような方式で、信号変換器１０は、信号変換部１２から受信された振幅不整合エラー及び位相不整合エラーを補償する。
したがって、信号変換器１０から発生した差動信号Ｖｏ＋とＶｏ−は、高周波数で動作するＲＦ受信器１０から発生しうる歪曲をほとんど有していない。
【００４８】
本発明は、図面に図示された一実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まるべきである。
【産業上の利用可能性】
【００４９】
本発明は、補償部を含む信号変換器関連の技術分野に適用可能である。
【図面の簡単な説明】
【００５０】
【図１】関連技術によるシングル差動信号変換器の回路図である。
【図２】本発明の実施形態よる信号変換器のブロック図である。
【図３】図２の補償部の回路図である。
【図４】図２の信号変換器の回路図である。
【図５】本発明の実施形態よるＲＦ受信器のブロック図である。
【図６】本発明の実施形態よるシングル差動信号変換方法のフローチャートである。
【図７】本発明の実施形態よるＲＦ信号受信方法のフローチャートである。
【符号の説明】
【００５１】
５：シングル差動信号変換器
１０：信号変換器
１２：信号変換部
１４：補償部
１００：ＲＦ受信器
１０１：アンテナ
１０３：デュープレクサ
１０４：低雑音増幅器
１０６：ミキサ
１０８：ローカル周波数発生部
【図１】
0005467724.tif 000007
【図２】
0005467724.tif 000008
【図３】
0005467724.tif 000009
【図４】
0005467724.tif 000010
【図５】
0005467724.tif 000011
【図６】
0005467724.tif 000012
【図７】
0005467724.tif 000013