(57)【特許請求の範囲】
【請求項１】
誘導負荷を駆動するブリッジ回路を構成するもので、出力端子間に外付け素子又は寄生ダイオードからなるフリーホイールダイオードが接続されている電圧駆動型スイッチング素子を駆動対象とする駆動回路において、
前記ブリッジ回路を構成する上アーム側，下アーム側何れか一方のスイッチング素子の前記フリーホイールダイオードに短絡電流が瞬間的に流れた場合、前記スイッチング素子の低電位側出力端子に発生する電圧変動に基づいて前記スイッチング素子の制御端子に誘導される電圧変動を打ち消すように、前記低電位側出力端子と前記制御端子との間に磁気結合構造を設けたことを特徴とするスイッチング素子の駆動回路。
【請求項２】
前記スイッチング素子の制御端子の電位を、ハイレベル出力用トランジスタと、ローレベル出力用トランジスタとで制御すると共に、駆動回路側のグランドを前記スイッチング素子の低電位側出力端子に接続するように構成され、
前記磁気結合構造は、
前記ハイレベル出力用トランジスタの出力端子と前記ローレベル出力用トランジスタの出力端子とが前記制御端子に共通に接続され、
前記ローレベル出力用トランジスタの出力端子と前記スイッチング素子の制御端子とを接続する配線を、前記スイッチング素子の低電位側出力端子の配線に対して同相で結合させてなることを特徴とする請求項１記載のスイッチング素子の駆動回路。
【請求項３】
前記スイッチング素子の制御端子の電位を、ハイレベル出力用トランジスタと、ローレベル出力用トランジスタとで制御すると共に、駆動回路側のグランドを前記スイッチング素子の低電位側出力端子に接続するように構成され、
前記磁気結合構造は、
前記ハイレベル出力用トランジスタの出力端子と前記制御端子とを接続する配線を、前記スイッチング素子の低電位側出力端子の配線に対して逆相で結合させ、
前記ローレベル出力用トランジスタの出力端子と前記制御端子とを接続する配線を、前記低電位側出力端子の配線に対して同相で結合させてなることを特徴とする請求項１記載のスイッチング素子の駆動回路。
【請求項４】
前記磁気結合構造は、
前記ハイレベル出力用トランジスタの出力端子を前記制御端子に直結接続し、
前記ローレベル出力用トランジスタの出力端子を前記制御端子に接続する配線と、前記スイッチング素子の低電位側出力端子を前記誘導負荷又は負荷駆動用電源の負側端子に接続する配線とを、ツイストペア接続したことを特徴とする請求項２記載のスイッチング素子の駆動回路。
【請求項５】
前記磁気結合構造を、前記スイッチング素子のモールドパッケージを構成する、前記低電位側出力端子のリード配線の一部と、前記制御端子のリード配線の一部とを平行に引き回すことで構成することを特徴とする請求項１ないし３の何れかに記載のスイッチング素子の駆動回路。
【請求項６】
前記スイッチング素子は、ＳＪ（Super Junction）−ＭＯＳＦＥＴであることを特徴とする請求項１ないし５の何れかに記載のスイッチング素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導負荷を駆動するブリッジ回路を構成するもので、出力端子間に外付け素子又は寄生ダイオードからなるフリーホイールダイオードが接続されている電圧駆動型スイッチング素子を駆動対象とする駆動回路に関する。
【背景技術】
【０００２】
特許文献１の図１には、以下のように構成された駆動回路が開示されている。コレクタ端子、エミッタ端子に接続された微分器１６によりスイッチング素子（ＩＧＢＴ）７のコレクタ・エミッタ間電圧を微分して微分信号を生成し、電圧増幅器１７によりその微分信号を増幅して制御電流源１８を制御する。そして、スイッチング素子７のコレクタ・エミッタ間電圧が急速に上昇し始めたときに、内部帰還容量を介してコレクタ側からゲート端子側に帰還される電流に対応する分の電流をゲート端子からシンクする。これにより、スイッチング素子７が備えるフリーホイールダイオード１０の逆回復期間にゲート電圧を安定化させ、セルフターンオンの発生を防止している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２５５１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１では、電圧増幅器１７等のアクティブ回路を用いて構成しているため、例えばＳＪ（Super Junction）−ＭＯＳＦＥＴのような高速スイッチング素子を駆動対象とする場合には対応することができない。図１０は、Ｎチャネル型のＳＪ−ＭＯＳＦＥＴにより構成されるハーフブリッジ回路と、その駆動回路とを示す。ハーフブリッジ回路１は、直流電源２（例えば電圧１００Ｖ）とグランドとの間に、２つのＮチャネルＭＯＳＦＥＴ３Ｈ，３Ｌを直列に接続して構成されている。これらのＮチャネルＭＯＳＦＥＴ３Ｈ，３Ｌの共通接続点には、誘導負荷として例えば交流モータのステータコイル４の一端が接続されている。
【０００５】
尚、以下ではハイサイド（上アーム）とローサイド（下アーム）とについて、特に区別をつける必要がある場合を除いて符号に「Ｈ，Ｌ」を付さずに説明する。ＮチャネルＭＯＳＦＥＴ３のドレインソース間には寄生ダイオード５が内蔵されており、フリーホイールダイオードとして動作する。ＮチャネルＭＯＳＦＥＴ３の駆動回路６は、ベースが共通に接続されているＰＮＰトランジスタ７，ＮＰＮトランジスタ８を中心構成されている。ＰＮＰトランジスタ７のエミッタは直流電源９（例えば電圧１５Ｖ）の正側端子に接続され、ＮＰＮトランジスタ８のエミッタは直流電源９の負側端子に接続されている。尚、上記駆動回路６の構成は特許文献１の駆動回路とは異なっているが、一般的に使用されるものである。
【０００６】
ＰＮＰトランジスタ７，ＮＰＮトランジスタ８のコレクタは、夫々抵抗素子１０，１１を介してＮチャネルＭＯＳＦＥＴ３のゲートに接続されている。そして、直流電源９Ｌの負側端子は、ＮチャネルＭＯＳＦＥＴ３Ｌのソースに、ソース配線の寄生インダクタンスを介して接続され、直流電源９Ｈの負側端子は、ＮチャネルＭＯＳＦＥＴ３Ｈのソースに、ソース配線の寄生インダクタンスを介して接続されている。
【０００７】
以上のように構成される駆動回路６においては、図示しない制御回路よりＰＮＰトランジスタ７，ＮＰＮトランジスタ８のベースに出力される信号がハイレベルの場合、前者がオフ，後者がオンとなることでＮチャネルＭＯＳＦＥＴ３がオフ状態となり、ＰＮＰトランジスタ７，ＮＰＮトランジスタ８のベースに出力される信号がローレベルの場合、上記オンオフが入れ替わってＮチャネルＭＯＳＦＥＴ３がオン状態となる。
【０００８】
図１１は、図１０の回路について行ったシミュレーション結果を示す。（ａ）は、ハイサイドのＮチャネルＭＯＳＦＥＴ３Ｈがターンオンした場合の、ローサイドのＮチャネルＭＯＳＦＥＴ３Ｌのソース配線寄生インダクタンスの電圧Ｖ＿Ｌｓ＿Ｌｏの波形を示す。尚、前提として、ローサイドのＮチャネルＭＯＳＦＥＴ３Ｌの寄生ダイオード５Ｌには、ＮチャネルＭＯＳＦＥＴ３Ｌがターンオフした後の還流電流（−１０Ａ）が流れているとする。
【０００９】
ＮチャネルＭＯＳＦＥＴ３Ｈがターンオンすると、寄生ダイオード５Ｌには逆電圧が印加される。寄生ダイオード５はフリーホイールダイオードとしての逆回復特性が不十分であるため、その際にキャリア蓄積効果により電流Ｉｄが大きく逆方向（符号は＋とする）に流れる（図１１（ｃ）参照）。そこから、寄生ダイオード５Ｌには逆回復現象が発生して電流が鋭く変化（ｄｉ／ｄｔ）するので、ソース配線の寄生インダクタンスの端子電圧が大きく変化する（図１１（ａ）参照）。すると、その電圧変化がＮチャネルＭＯＳＦＥＴ３Ｌのゲート−ソース間電圧Ｖｇ＿Ｌｏに重畳されるため、当該電圧がＮチャネルＭＯＳＦＥＴ３Ｌの閾値Ｖｔを超えていわゆる「セルフターンオン」現象が発生する（図１１（ｂ）参照）。
【００１０】
その結果、ＮチャネルＭＯＳＦＥＴ３Ｈ，３Ｌ間に貫通電流が流れると共に、寄生ダイオード５Ｌにおいても電流Ｉｄが振動するように変化して流れるため、スイッチング損失，ダイオード損失が増加するという問題がある。そして、特許文献１に開示されている駆動回路を用いたとしても、同様の問題が発生することが想定される。ＳＪ−ＭＯＳＦＥＴについては斯様な問題があることから、従来は誘導負荷を駆動するブリッジ回路を構成するために使用されることがなかった。
【００１１】
本発明は上記事情に鑑みてなされたものであり、その目的は、ブリッジ回路を構成する高速スイッチング素子を駆動対象とする場合でも、セルフターンオンの発生を防止できる駆動回路を提供することにある。
【課題を解決するための手段】
【００１２】
請求項１記載のスイッチング素子の駆動回路によれば、電圧駆動型スイッチング素子の低電位側出力端子と制御端子との間に磁気結合構造を設けることで、ブリッジ回路を構成する一方のスイッチング素子がターンオンした際に、オフ状態に維持される他方のスイッチング素子のフリーホイールダイオードに短絡電流（逆方向電流）が瞬間的に流れた場合、前記スイッチング素子の低電位側出力端子に発生する電圧変動に基づいて、制御端子に誘導される電圧変動が打ち消される。したがって、一方のスイッチング素子が高速にターンオンすることで、他方のスイッチング素子のフリーホイールダイオードに流れる電流が急激に変動した場合でも、低電位側出力端子に繋がる配線のインダクタンスにより発生する電圧変動に基づいて前記スイッチング素子がセルフターンオンすることを防止し、損失を低減できる。
【００１３】
請求項２記載のスイッチング素子の駆動回路によれば、磁気結合構造を、ハイレベル出力用トランジスタの出力端子とローレベル出力用トランジスタの出力端子とをスイッチング素子の制御端子に共通に接続し、ローレベル出力用トランジスタの出力端子とスイッチング素子の制御端子とを接続する配線を、スイッチング素子の低電位側出力端子の配線に対して同相で結合させて構成する。斯様に構成すれば、前記低電位側出力端子の配線に発生した電圧と同相の誘導電圧が制御端子に印加されるので、制御端子と低電位側出力端子との間で発生しようとする電圧変動を抑制できる。
【００１４】
請求項３記載のスイッチング素子の駆動回路によれば、磁気結合構造を、ハイレベル出力用トランジスタの出力端子とスイッチング素子の制御端子とを接続する配線を、スイッチング素子の低電位側出力端子の配線に対して逆相で結合させ、ローレベル出力用トランジスタの出力端子とスイッチング素子の制御端子とを接続する配線を、低電位側出力端子の配線に対して同相で結合させて構成する。斯様に構成すれば、同相結合の部分による作用効果は請求項２と同様である。
そして、磁気結合構造における逆相結合の部分により、ターンオンしたスイッチング素子の制御端子には、前記スイッチング素子の低電位側出力端子に発生する電圧変動の逆相電圧が重畳される。これにより、他方のスイッチング素子のフリーホイールダイオードに流れようとする貫通電流を減少させることができるので、上記ダイオードに流れる電流の振動を抑制してダイオード損失を低減できる。
【００１５】
請求項４記載のスイッチング素子の駆動回路によれば、磁気結合構造を、ハイレベル出力用トランジスタの出力端子をスイッチング素子の制御端子に直結接続し、ローレベル出力用トランジスタの出力端子をスイッチング素子の制御端子に接続する配線と、前記スイッチング素子の低電位側出力端子を誘導負荷又は負荷駆動用電源の負側端子に接続する配線とを、ツイストペア接続して構成する。したがって、磁気結合構造を、ツイストペア接続部分により簡単に構成できる。
【００１６】
請求項５記載のスイッチング素子の駆動回路によれば、磁気結合構造を、スイッチング素子のモールドパッケージを構成する、低電位側出力端子のリード配線の一部と、制御端子のリード配線の一部とを平行に引き回すことで構成する。したがって、磁気結合構造を、リード配線を利用して簡単に構成できる。
【００１７】
請求項６記載のスイッチング素子の駆動回路によれば、スイッチング素子をＳＪ（Super Junction）−ＭＯＳＦＥＴとするので、高速でスイッチング動作するブリッジ回路を構成できる。
【図面の簡単な説明】
【００１８】
【図１】第１実施例であり、駆動回路の構成を示す図
【図２】ＮチャネルＭＯＳＦＥＴの半導体チップをモールドパッケージした場合に、リード配線の引き回しによりトランス部を構成した状態を示す図
【図３】駆動回路のシミュレーションモデルを示す図
【図４】シミュレーション結果を示す図
【図５】第２実施例を示す図２相当図
【図６】第３実施例を示す図１相当図
【図７】図２相当図
【図８】図３相当図
【図９】図４相当図
【図１０】従来技術を示す図３相当図
【図１１】図４相当図
【発明を実施するための形態】
【００１９】
（第１実施例）
以下、第１実施例について図１ないし図４を参照して説明する。尚、図１０と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図１において、本実施例の駆動回路２１Ｌ（ローサイドのみ示す）では、ＰＮＰトランジスタ（ハイレベル出力用トランジスタ）７Ｌ，ＮＰＮトランジスタ（ローレベル出力用トランジスタ）８Ｌのコレクタ（出力端子）に夫々接続されている抵抗素子１０Ｌ，１１Ｌ並びにＮＰＮトランジスタ８Ｌのエミッタと、ＮチャネルＭＯＳＦＥＴ（電圧駆動型スイッチング素子）３Ｌとの接続状態が異なっている。すなわち、これらの間には、等価回路的にトランスと同様のシンボルで示すトランス部（磁気結合構造）２２Ｌが介在している。
【００２０】
ＮチャネルＭＯＳＦＥＴ３Ｌのソース（低電位側出力端子）と、直流電源２の負側端子との間のソース配線２３Ｌは、トランス部２２Ｌの一次側インダクタンスとなっている。また、抵抗素子１０Ｌ，１１Ｌ間を接続する駆動側配線２４Ｌは、トランス部２２Ｌの二次側インダクタンスとなっており、ソース配線２３Ｌに対して同相で結合する構成となっている。そして、ＮＰＮトランジスタ８Ｌのエミッタは、ソース配線２３Ｌにおいて、ＮチャネルＭＯＳＦＥＴ３Ｌのソース側に接続されている。
【００２１】
図２は、ＮチャネルＭＯＳＦＥＴ３Ｌの半導体チップをモールドパッケージした場合に、パッケージ内部のリード配線の引き回しによってトランス部２２Ｌを構成した状態を示す。ＮチャネルＭＯＳＦＥＴ３Ｌのソースに繋がるソース配線２３Ｌは、図中下方側に開放された逆Ｕ字状（ただし、上端側は直角に屈曲している）をなしており、中央側に伸びる下端の一方は直流電源２の負側端子（−）に接続され、右端側に伸びる下端の他方は直流電源９Ｌの負側端子（−）に接続される。ＮチャネルＭＯＳＦＥＴ３Ｌのドレイン（Ｄ；高電位側出力端子）に接続されるドレイン配線２５Ｌは、中央側のソース配線２３Ｌに対し、十分な間隔をとって配置されている。
【００２２】
ソース配線２３Ｌの内周側には、駆動側配線２４Ｌが配置されている。抵抗素子１０Ｌに繋がる端子Ｇ−Ｈｉから上方に伸びる駆動側配線２４Ｌは、その右隣に配置されているソース配線２３Ｌに沿って平行に配置され、上端部がソース配線２３Ｌの内周側に沿うように曲がって折り返されると、左隣のソース配線２３Ｌと平行に下方に伸びている。ただし、駆動側配線２４Ｌが抵抗素子１１Ｌに接続される，端子Ｇ−Ｌｏに繋がる直前の部分では、左隣のソース配線２３Ｌから遠ざかるようクランク状に屈曲している。
以上において、ソース配線２３Ｌの左上角部に、ＮチャネルＭＯＳＦＥＴ３Ｌのソース（Ｓ）に繋がるボンディングワイヤ２６が接続されており、駆動側配線２４Ｌの左上角部に、ＮチャネルＭＯＳＦＥＴ３Ｌのゲート（Ｇ；制御端子）に繋がるボンディングワイヤ２７が接続されている。そして、駆動側配線２４Ｌと、その左隣のソース配線２３Ｌとが近接して対向する部分（図中に破線で示す）がトランス部２２Ｌを構成している。
【００２３】
図３は、図１に示す駆動回路２１Ｌの動作をシミュレーションする場合に用いたモデルであり、ＮチャネルＭＯＳＦＥＴ３Ｈのソースとステータコイル（誘導性負荷）４との間，ＮチャネルＭＯＳＦＥＴ３Ｌのソースと直流電源２の負側端子との間に、それぞれソース配線の寄生インダクタンス２８Ｈ，２８Ｌ（７ｎＨ）を付与している。これらに応じて、トランス部２２Ｌを構成するソース配線２３Ｌ，駆動側配線２４Ｌのインダクタンスも同じ７ｎＨを付与している。
【００２４】
そして図４は、駆動回路２１Ｌ側はＮチャネルＭＯＳＦＥＴ３Ｌをオフ状態に維持し、ＮチャネルＭＯＳＦＥＴ３Ｈ側をターンオンした場合の各部の信号変化をシミュレーションした結果である。図４（ａ）に示す寄生インダクタンス２８Ｌの端子電圧Ｖ＿Ｌｓ＿Ｌｏの変動が、トランス部２２Ｌを介して駆動側配線２４Ｌに同相で誘導される（図４（ｂ）参照）。これにより、端子電圧Ｖ＿Ｌｓ＿Ｌｏと同じ変動が、ＮチャネルＭＯＳＦＥＴ３Ｌのゲート電位に加わることになり、変動がキャンセルされる（図４（ｃ）参照）。したがって、上記ゲート電位が閾値電圧Ｖｔを超えることなくＮチャネルＭＯＳＦＥＴ３Ｌのセルフターンオンが抑制され、寄生ダイオード５Ｌに流れる電流Ｉｄ＿Ｌｏの振動がより早く収束している（図４（ｄ）参照）。
【００２５】
尚、以上の動作は、ステータコイル４に流す電流が一方向の場合で説明したが、交流モータの場合、ステータコイル４に流す電流の方向が逆になる状態が等しく存在する。この時、ＮチャネルＭＯＳＦＥＴ３ＬとＮチャネルＭＯＳＦＥＴ３Ｈがともにオフして寄生ダイオード５Ｈに順方向電流が流れている状態から、ＮチャネルＭＯＳＦＥＴ３Ｌがターンオンして寄生ダイオード５Ｈのアノード電位が低下すると、寄生ダイオード５Ｈに貫通電流が流れる。したがって、この場合には、上記実施例で示したＮチャネルＭＯＳＦＥＴ３Ｈ，３Ｌの関係が逆に作用することになり、ハイサイドの寄生ダイオード５Ｈにおける損失が抑制される。
【００２６】
以上のように本実施例によれば、ＳＪ−ＭＯＳＦＥＴであるＮチャネルＭＯＳＦＥＴ３Ｈ，３ＬによりＨブリッジ回路１を構成する場合、駆動回路２１に、ＮチャネルＭＯＳＦＥＴ３のソースとゲートとの間に磁気結合構造２２を設け、ＮチャネルＭＯＳＦＥＴ３Ｈがターンオンした際に、オフ状態に維持されるＮチャネルＭＯＳＦＥＴ３Ｌの寄生ダイオード５Ｌに短絡電流が瞬間的に流れると、ＮチャネルＭＯＳＦＥＴ３Ｌのソースに発生する電圧変動に基づいてゲートに誘導される電圧変動を打ち消すようにした。具体的には、磁気結合構造２２Ｌを、ＮＰＮトランジスタ８ＬのコレクタとＮチャネルＭＯＳＦＥＴ３のゲートとの間を接続する駆動側配線２４Ｌを、ＮチャネルＭＯＳＦＥＴ３Ｌのソース配線２３Ｌに対して同相で磁気結合させて構成した。
【００２７】
したがって、ＮチャネルＭＯＳＦＥＴ３Ｈが高速にターンオンすることで、ＮチャネルＭＯＳＦＥＴ３Ｌの寄生ダイオード５Ｌに流れる電流が急激に変動した場合でも、ソース配線２３Ｌのインダクタンスにより発生する電圧変動に基づいてＮチャネルＭＯＳＦＥＴ３Ｌがセルフターンオンすることを防止し、スイッチング損失や寄生ダイオード５Ｌにおける損失を低減できる。また、磁気結合構造２２を、ＮチャネルＭＯＳＦＥＴ３のモールドパッケージを構成するソースのリード配線の一部と、ゲートのリード配線の一部とを平行に引き回して構成したので、リード配線を利用して簡単に構成できる。
【００２８】
（第２実施例）
図５は第２実施例であり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例では、駆動回路２１Ｌ自体の構成は第１実施例と同様であるが、磁気結合構造２２Ｌの具体構成が相違している。図２相当図である図５において、第２実施例では、ＮチャネルＭＯＳＦＥＴ３Ｌのモールドパッケージ自体は通常の通りに構成されている。すなわち、ドレインに繋がるリード２９が中央に位置し、その両隣りには、ボンディングワイヤ３０，３１により夫々ゲート，ソースに接続されるリード３２，３３が配置されている。
【００２９】
そして、リード２９は配線３４によってステータコイル４の一端に接続され、リード３２は配線３５によって抵抗素子１０Ｌの一端（Ｇ−Ｈｉ）に接続され、リード３３は配線３６によって直流電源９Ｌの負側端子に接続されている。また、リード３２，３３には、夫々もう１本の配線３７，３８が接続されており、これらの配線３７，３８がツイストペア線を構成している部分が磁気結合構造２２Ｌとなっている。配線３７は抵抗素子１１Ｌの一端（Ｇ−Ｌｏ）に接続され、配線３８は直流電源２Ｌの負側端子に接続されている。
【００３０】
以上のように第２実施例によれば、磁気結合構造２２Ｌを、ＮチャネルＭＯＳＦＥＴ３Ｌのゲートと、ＮＰＮトランジスタ８Ｌのコレクタとを抵抗素子１１Ｌを介して接続する配線３７と、ＮチャネルＭＯＳＦＥＴ３Ｌのソースを直流電源２Ｌの負側端子に接続する配線３８とをツイストペア接続して構成するので、磁気結合構造２２Ｌを簡単に構成できる。
【００３１】
（第３実施例）
図６ないし図９は第３実施例を示すものであり、第１実施例と異なる部分について説明する。第３実施例の駆動回路４１Ｌは、トランス部４２Ｌ（磁気結合構造）の二次側の構成がトランス部２２Ｌと相違している。すなわち、図６に示すように、駆動側配線２４ＬがＮチャネルＭＯＳＦＥＴ３Ｌのゲートに接続されている一端側は、抵抗素子１０Ｌには接続されておらず、抵抗素子１０ＬとＮチャネルＭＯＳＦＥＴ３Ｌのゲートとを接続する駆動側配線４３Ｌが二次側に追加されている。そして、ソース配線２３Ｌに対して、駆動側配線４３Ｌは逆相で磁気結合している。
【００３２】
図２相当図である図７において、図２に示したソース配線２３Ｌ及び駆動側配線２４Ｌのリードがなす下端が開放されたループは、下方に向けて引き延ばされた形状となっている。そして、駆動側配線２４Ｌが、その左隣のソース配線２３Ｌと平行に対向している途中部位には、ボンディングワイヤ２７を接続するためのパッド４４Ｌが形成されており、そのパッド４４Ｌよりも下方側に延びている部分が駆動側配線２４Ｌ，パッド４４Ｌよりも上方側に延びている部分が駆動側配線４３Ｌとなっている。
【００３３】
次に、第３実施例の作用について図８及び図９も参照して説明する。図８は、駆動回路４１の動作シミュレーション用モデルであり、図３のモデルと同様に、ＮチャネルＭＯＳＦＥＴ３Ｈ，３Ｌのソース配線に寄生インダクタンス２８Ｈ，２８Ｌ（７ｎＨ）を付与し、これらに応じて、トランス部４２Ｌを構成するソース配線２３Ｌ，駆動側配線２４Ｌ，４３Ｌのインダクタンスも同じ７ｎＨを付与している。
【００３４】
図９に示すシミュレーション結果は、（ａ）ハイサイドの駆動側配線４３Ｈに誘導される電圧Ｖ＿ｔｒ＿Ｈｉ，（ｂ）ＮチャネルＭＯＳＦＥＴ３Ｈのゲート−ソース間電圧Ｖｇ＿Ｈｉと、（ｃ）ローサイドの寄生ダイオード５Ｌに流れる電流Ｉｄ＿Ｌｏとを示している。尚、ＮチャネルＭＯＳＦＥＴ３Ｌのセルフターンオンを防止する作用については、駆動側配線２４Ｌによる作用が第１実施例と同様に行われる。
【００３５】
そして、第３実施例では、ＮチャネルＭＯＳＦＥＴ３Ｈをターンオンした場合、ソース配線２３Ｈに誘導される電圧と逆相の電圧Ｖ＿ｔｒ＿Ｈｉが駆動側配線４３Ｈに誘導される。すなわち、ソース配線２３Ｈに流れる電流が増加すると、駆動側配線４３Ｈを介して流れる電流が減少する方向に作用する。駆動側配線４３Ｈに誘導された電圧は、ＮチャネルＭＯＳＦＥＴ３Ｈのゲート−ソース間電圧Ｖｇ＿Ｈｉに重畳されるため、ＮチャネルＭＯＳＦＥＴ３Ｈのオン状態が重畳された電圧Ｖ＿ｔｒ＿Ｈｉに応じて変化する。その電圧変化は、ローサイドの寄生ダイオード５Ｌにおける電流Ｉｄ＿Ｌｏの変動を抑制するように作用するので、結果として電流Ｉｄ＿Ｌｏの振動がより早く収束するようになる。
【００３６】
以上のように第３実施例によれば、磁気結合構造４２を、ＰＮＰトランジスタ７のコレクタを、抵抗素子１０を介してＮチャネルＭＯＳＦＥＴ３のゲートに接続する配線４３を、ソース配線２３に対して逆相で磁気結合させて構成したので、ターンオンしたＮチャネルＭＯＳＦＥＴ３Ｈのゲートには、自身のソースに発生する電圧変動の逆相電圧が重畳されるようになり、ＮチャネルＭＯＳＦＥＴ３Ｌの寄生ダイオード５Ｌに流れようとする貫通電流を減少させることができ、上記ダイオード５Ｌに流れる電流の振動を一層抑制してダイオード損失を低減できる。
【００３７】
本発明は上記し、又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
電圧駆動型スイッチング素子は、ＳＪ−ＭＯＳＦＥＴに限ることなく、その他のＭＯＦＦＥＴやＩＧＢＴなどでも良い。また、フリーホイールダイオードを外付けしたスイッチング素子に適用しても良い。
例えば、トランス部２２を構成している配線上に、絶縁膜を介してフェライトビーズ等を配置することで、磁気的結合を強めるようにしても良い。
また、多層配線基板を採用する場合、配線２３，２４を上層，下層で重なるように配置して結合を強めても良い。
【００３８】
トランス部の相互インダクタンスを、ボンディングワイヤ２６，２７等が有している寄生インダクタンスと同じ値となるように調整しても良い。
Ｈブリッジ回路だけでなく、ハーフブリッジ回路や三相ブリッジ回路に適用しても良い。
誘導性負荷は、その他ランプなどでも良い。
【符号の説明】
【００３９】
図面中、１はＨブリッジ回路、３はＮチャネルＭＯＳＦＥＴ（電圧駆動型スイッチング素子，ＳＪ−ＭＯＳＦＥＴ）、４はステータコイル（誘導性負荷）、５は寄生ダイオード（フリーホイールダイオード）、７はＰＮＰトランジスタ（ハイレベル出力用トランジスタ）、８はＮＰＮトランジスタ（ローレベル出力用トランジスタ）、２１は駆動回路、２２はトランス部（磁気結合構造）、２３はソース配線、２４は駆動側配線、４１は駆動回路、４２はトランス部（磁気結合構造）、４３は駆動側配線を示す。
【図１】
0005407940.tif 000002
【図２】
0005407940.tif 000003
【図３】
0005407940.tif 000004
【図４】
0005407940.tif 000005
【図５】
0005407940.tif 000006
【図６】
0005407940.tif 000007
【図７】
0005407940.tif 000008
【図８】
0005407940.tif 000009
【図９】
0005407940.tif 000010
【図１０】
0005407940.tif 000011
【図１１】
0005407940.tif 000012