(57)【特許請求の範囲】
【請求項１】
第１の方向に延設された第１のワードゲートと、
前記第１のワードゲートの一方の側壁に沿って形成された第１のコントロールゲートと、
前記第１の方向に延設され、前記第１のワードゲートと隣り合う第２のワードゲートと、
前記第２のワードゲートの一方の側壁に沿って形成された第２のコントロールゲートと、を備えたＭＯＮＯＳ型不揮発性半導体記憶装置であって、
前記第２のワードゲート側に突出した２つの前記第１のワードゲートの突出部の間に、前記第１のコントロールゲートは第１のコンタクト部を備え、
前記第１のワードゲート側に突出した２つの前記第２のワードゲートの突出部の間に、前記第２のコントロールゲートは第２のコンタクト部を備え、
前記第１のコンタクト部と前記第２のコンタクト部とが、電気的に絶縁されており、
前記第１のコントロールゲートは、前記第２のワードゲート側に配置され、
前記第２のコントロールゲートは、前記第１のワードゲートの反対側に配置され、
２つの前記第１のワードゲートの突出部が、前記第２のコントロールゲートと反対側の端部で互いに接続され、
２つの前記第２のワードゲートの突出部が、前記第１のコントロールゲート側の端部で互いに接続されている、
不揮発性半導体記憶装置。
【請求項２】
前記第１及び第２のワードゲートは、互いの距離が遠ざかるようにシフトして形成されたシフト領域を備え、
前記第１のワードゲートの突出部は、前記第２のワードゲートのシフト領域と対向配置され、
前記第２のワードゲートの突出部は、前記第１のワードゲートのシフト領域と対向配置されていることを特徴とする
請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記第１のワードゲートの他方の側壁に沿って形成された第３のコントロールゲートと、
前記第２のワードゲートの他方の側壁に沿って形成された第４のコントロールゲートと、をさらに備えたことを特徴とする
請求項１又は２に記載の不揮発性半導体記憶装置。
【請求項４】
第１の方向に延設された第１のワードゲートと、
前記第１のワードゲートの一方の側壁に沿って形成された第１のコントロールゲートと、
前記第１の方向に延設され、前記第１のワードゲートと隣り合う第２のワードゲートと、
前記第２のワードゲートの一方の側壁に沿って形成された第２のコントロールゲートと、を備えたＭＯＮＯＳ型不揮発性半導体記憶装置であって、
前記第２のワードゲート側に突出した２つの前記第１のワードゲートの突出部の間に、前記第１のコントロールゲートは第１のコンタクト部を備え、
前記第１のワードゲート側に突出した２つの前記第２のワードゲートの突出部の間に、前記第２のコントロールゲートは第２のコンタクト部を備え、
前記第１のコンタクト部と前記第２のコンタクト部とが、電気的に絶縁されており、
前記第１のワードゲートの他方の側壁に沿って形成された第３のコントロールゲートと、
前記第２のワードゲートの他方の側壁に沿って形成された第４のコントロールゲートと、をさらに備え、
前記第２のワードゲートの反対側に突出した２つの前記第１のワードゲートの突出部の間に、前記第３のコントロールゲートは第３のコンタクト部を備え、
前記第１のワードゲートの反対側に突出した２つの前記第２のワードゲートの突出部の間に、前記第４のコントロールゲートは第４のコンタクト部を備えた、
不揮発性半導体記憶装置。
【請求項５】
前記第１及び第２のワードゲートは、多結晶シリコンからなることを特徴とする
請求項１〜４のいずれか一項に記載の不揮発性半導体記憶装置。
【請求項６】
前記第１及び第２のコントロールゲートは、多結晶シリコンからなることを特徴とする
請求項１〜５のいずれか一項に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
不揮発性半導体記憶装置として、各メモリセルにＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor）型のトランジスタを備えるフラッシュメモリが知られている。また、特許文献１には、１本のワードゲートと、その両側壁に沿って延設された１対のコントロールゲートを備えるツインＭＯＮＯＳ型フラッシュメモリが開示されている。
【０００３】
図８は本願の課題を説明するための図であって、ツインＭＯＮＯＳ型フラッシュメモリの平面図である。図８に示すように、複数のワードゲートＷＧが等間隔で略平行に延設されている。また、各ワードゲートＷＧの両側壁に沿って、コントロールゲートＣＧａ、ＣＧｂが形成されている。
【０００４】
図８に示すように、ツインＭＯＮＯＳ型フラッシュメモリは、メモリセル領域間に設けられたコントロールゲート（ＣＧ）コンタクト領域を有している。このＣＧコンタクト領域は特許文献１における裏打ち領域に該当する。ＣＧコンタクト領域には、隣接するコントロールゲートＣＧａ同士が一体化されたコントロールゲート（ＣＧ）接続部１０１が形成されている。このＣＧ接続部１０１において、対向するコントロールゲートＣＧａ同士がシリサイド層（不図示）及びコンタクトＣＴを介して配線（不図示）と接続される。
【０００５】
ここで、図９Ａは図８のＩＸａ−ＩＸａ断面図である。即ち、メモリセル領域における断面構造を示している。例えばシリコンからなる基板１上に、Ｎ＋型の高濃度不純物領域（不純物拡散領域）２ａ、２ｂが互いに離間して形成されている。基板１上であって、高濃度不純物領域２ａ、２ｂの間の中央部には、例えばシリコン酸化膜などのワードゲート（ＷＧ）絶縁膜３が形成されている。このＷＧ絶縁膜３上には、例えばポリシリコン（他結晶シリコン）などからなるワードゲートＷＧが形成されている。
【０００６】
更に、ワードゲートＷＧの両側の側面及び基板１上には、断面Ｌ字形状の一対のＯＮＯ層４ａ、４ｂが形成されている。ＯＮＯ層は酸化膜／窒化膜／酸化膜の３層構造である。このうち、窒化膜が電荷蓄積層としての役割をはたす。各ＯＮＯ層４ａ、４ｂ上には、一対のコントロールゲートＣＧａ、ＣＧｂが形成されている。
【０００７】
また、図９Ｂは図８のＩＸｂ−ＩＸｂ断面図である。即ち、ＣＧコンタクト領域における断面構造を示している。ＣＧコンタクト領域では、図９Ａと異なり、基板１上に素子分離層５が形成され、高濃度不純物領域２ａ、２ｂが形成されていない。素子分離層５が形成されている。この素子分離層５上に、図９Ａと同様に、ＷＧ絶縁膜３、ワードゲートＷＧ、ＯＮＯ層４ａ、４ｂ、コントロールゲートＣＧａ、ＣＧｂが形成されている。なお、メモリセル領域でも、図９Ｂと同様の断面構造を有する場合がある。また、簡略化のため、図８では、高濃度不純物領域２ａ、２ｂ、ＯＮＯ層４ａ、４ｂ、素子分離層５は省略されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３３５７８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図８に示すように、対向する２つのコントロールゲートＣＧａが構造上電気的に接続されている。そのため、一方のコントロールゲートＣＧａが選択された場合、選択されていない他方のコントロールゲートＣＧａがディスターブ(誤書き込み)を受けるという問題があった。ここで、装置が大型化してしまうため、ワードゲートＷＧの間隔を広げることはできない。
【課題を解決するための手段】
【００１０】
本発明に係る不揮発性半導体記憶装置は、
第１の方向に延設された第１のワードゲートと、
前記第１のワードゲートの一方の側壁に沿って形成された第１のコントロールゲートと、
前記第１の方向に延設され、前記第１のワードゲートと隣り合う第２のワードゲートと、
前記第２のワードゲートの一方の側壁に沿って形成された第２のコントロールゲートと、を備えたＭＯＮＯＳ型不揮発性半導体記憶装置であって、
前記第２のワードゲート側に突出した２つの前記第１のワードゲートの突出部の間に、前記第１のコントロールゲートは第１のコンタクト部を備え、
前記第１のワードゲート側に突出した２つの前記第２のワードゲートの突出部の間に、前記第２のコントロールゲートは第２のコンタクト部を備え、
前記第１のコンタクト領域と前記第２のコンタクト領域とが、電気的に絶縁されているものである。
【００１１】
第２のワードゲート側に突出した２つの前記第１のワードゲートの突出部の間に、第１のコントロールゲート用の第１のコンタクト部が形成され、第１のワードゲート側に突出した２つの第２のワードゲートの突出部の間に、第２のコントロールゲート用の第２のコンタクト部が形成されている。そして、前記第１のコンタクト領域と前記第２のコンタクト領域とが、電気的に絶縁されている。そのため、他方のコントロールゲートからのディスターブが抑制された不揮発性半導体記憶装置を提供することができる。
【発明の効果】
【００１２】
本発明によれば、他のコントロールゲートからのディスターブが抑制された不揮発性半導体記憶装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１に係る不揮発性半導体記憶装置の平面図である。
【図２】実施の形態１に係る不揮発性半導体記憶装置の変形例の平面図である。
【図３Ａ】実施の形態１に係る不揮発性半導体記憶装置の製造方法を説明するための断面図である。
【図３Ｂ】実施の形態１に係る不揮発性半導体記憶装置の製造方法を説明するための断面図である。
【図３Ｃ】実施の形態１に係る不揮発性半導体記憶装置の製造方法を説明するための断面図である。
【図３Ｄ】実施の形態１に係る不揮発性半導体記憶装置の製造方法を説明するための断面図である。
【図３Ｅ】実施の形態１に係る不揮発性半導体記憶装置の製造方法を説明するための断面図である。
【図３Ｆ】実施の形態１に係る不揮発性半導体記憶装置の製造方法を説明するための断面図である。
【図３Ｇ】実施の形態１に係る不揮発性半導体記憶装置の製造方法を説明するための断面図である。
【図３Ｈ】実施の形態１に係る不揮発性半導体記憶装置の製造方法を説明するための断面図である。
【図４】実施の形態２に係る不揮発性半導体記憶装置の平面図である。
【図５】実施の形態２に係る不揮発性半導体記憶装置の変形例の平面図である。
【図６】実施の形態３に係る不揮発性半導体記憶装置の平面図である。
【図７Ａ】実施の形態４に係る不揮発性半導体記憶装置の製造方法を説明するための断面図である。
【図７Ｂ】実施の形態４に係る不揮発性半導体記憶装置の製造方法を説明するための断面図である。
【図８】関連技術の不揮発性半導体記憶装置の平面図である。
【図９Ａ】図８の不揮発性半導体記憶装置のメモリセル領域における断面図である。
【図９Ｂ】図８の不揮発性半導体記憶装置のＣＧコンタクト領域における断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【００１５】
（実施の形態１）
図１は、本発明の第１の実施の形態に係る不揮発性半導体記憶装置の平面図である。図１の不揮発性半導体記憶装置は、ツインＭＯＮＯＳ型フラッシュメモリの平面図である。また、図１は図８におけるＣＧコンタクト領域のみを示している。メモリセル領域は図８と同様である。即ち、メモリセル領域では、複数のワードゲートＷＧ１〜ＷＧ４が等間隔で略平行に延設されている。
【００１６】
また、ワードゲートＷＧ１の両側壁に沿って、コントロールゲートＣＧａ１、ＣＧｂ１が形成されている。同様に、ワードゲートＷＧ２の両側壁に沿って、コントロールゲートＣＧａ２、ＣＧｂ２が形成されている。ワードゲートＷＧ３の両側壁に沿って、コントロールゲートＣＧａ３、ＣＧｂ３が形成されている。そして、ワードゲートＷＧ４の両側壁に沿って、コントロールゲートＣＧａ４、ＣＧｂ４が形成されている。図１のフラッシュメモリは、ツインＭＯＮＯＳ構造を有している。ツインＭＯＮＯＳ構造の場合、コントロールゲートＣＧａ１〜ＣＧａ４及びコントロールゲートＣＧｂ１〜ＣＧｂ４の両方を使用してもよいし、コントロールゲートＣＧｂ１〜ＣＧｂ４は使用せずにコントロールゲートＣＧａ１〜ＣＧａ４のみを使用してもよい。本実施の形態１は、コントロールゲートＣＧａ１〜ＣＧａ４のみを使用する構成である。
【００１７】
図１に示すように、ワードゲートＷＧ１は、ＣＧコンタクト領域おいて、ワードゲートＷＧ２と反対側にシフトしたシフト領域１４を備えている。このシフト領域１４には、ワードゲートＷＧ１の長手方向に対し略垂直にワードゲートＷＧ２側へ突出した２つの突出部１１ａ、１１ｂが形成されている。即ち、ワードゲートＷＧ１の長手方向の部分と２つの突出部１１ａ、１１ｂとから、Ｕ字形状が形成されている。
【００１８】
ここで、突出部１１ａはシフト領域１４の一端に形成されている。また、突出部１１ａ、１１ｂの間隔は隣接するワードゲートＷＧ１、ＷＧ２と同程度であることが好ましい。突出部１１ａ、１１ｂの間のコントロールゲートＣＧａ１は一体化され、コントロールゲート（ＣＧ）接続部１２を構成している。そして、ＣＧ接続部１２にコンタクトＣＴが形成されている。詳細には後述するが、ＣＧ接続部１２は、図１において点線で囲まれたマスク領域１３をマスクすることにより、形成することができる。なお、マスク領域１３において使用しないコントロールゲートＣＧｂ２、ＣＧｂ３同士が接続されているが、分離して形成されていてもよい。
【００１９】
また、図１に示すように、ワードゲートＷＧ２も、ＣＧコンタクト領域おいてワードゲートＷＧ１と反対側にシフトしたシフト領域１４を備えている。このシフト領域１４には、ワードゲートＷＧ１と同様に、ワードゲートＷＧ２の長手方向に対し略垂直にワードゲートＷＧ１側へ突出した２つの突出部１１ａ、１１ｂが形成されている。また、突出部１１ａ、１１ｂの間のコントロールゲートＣＧａ２は一体化され、ＣＧ接続部１２を構成している。そして、ＣＧ接続部１２にコンタクトＣＴが形成されている。
【００２０】
このように、コントロールゲートＣＧａ１のＣＧ接続部１２及びコンタクトＣＴと、コントロールゲートＣＧａ２のＣＧ接続部１２及びコンタクトＣＴとが、別々に形成されている。これにより、コントロールゲートＣＧａ１、ＣＧａ２が、電気的にも互いに分離される。従って、互いに対向するコントロールゲートＣＧａ１、ＣＧａ２からのディスターブが抑制できる。具体的には、コントロールゲートＣＧａ１が選択された場合、選択されていないコントロールゲートＣＧａ２が受けるディスターブを少なくとも低減することができ、理論的には無くすことができる。
【００２１】
また、図１に示すように、ワードゲートＷＧ１のＣＧ接続部１２は、ワードゲートＷＧ２のシフト領域１４のＣＧ接続部１２が形成されていない部分と対向している。他方、ワードゲートＷＧ２のＣＧ接続部１２は、ワードゲートＷＧ１のシフト領域１４のＣＧ接続部１２が形成されていない部分と対向している。このように構成することにより、メモリセル領域でのワードゲートＷＧ同士の間隔を広げることなく、ＣＧ接続部１２を形成するための領域を確保することができる。
【００２２】
ワードゲートＷＧ３及びコントロールゲートＣＧａ３、ＣＧｂ３の形状は、ワードゲートＷＧ１及びコントロールゲートＣＧａ１、ＣＧｂ１を図１において左右反転した形状である。同様に、ワードゲートＷＧ４及びコントロールゲートＣＧａ４、ＣＧｂ４の形状は、ワードゲートＷＧ２及びコントロールゲートＣＧａ２、ＣＧｂ２を図１において左右反転した形状である。さらに、図１に示したワードゲートＷＧ１〜ＷＧ４の構成が、図１の上下方向において繰り返されている。
【００２３】
なお、図２に示すように、使用しないコントロールゲートＣＧｂ１〜ＣＧｂ４を除去した構成としてもよい。これにより、記憶装置としての動作を高速化することができる。
【００２４】
次に、図３Ａ〜３Ｈを用いて、実施の形態１に係るフラッシュメモリの製造方法について説明する。図３Ａ〜３Ｈは、図１のフラッシュメモリの製造方法を説明するための図であって、図１のＩＩＩ−ＩＩＩ断面図に相当する。
【００２５】
まず、図１におけるＣＧコンタクト領域のシリコン基板１上にＳＴＩ（Shallow Trench Isolation）法により素子分離層５を形成する。
次に、シリコン基板１上の全面に、例えば厚さ１０ｎｍのシリコン酸化膜を熱酸化により形成する。
次に、このシリコン酸化膜を覆うように、例えば厚さ２００ｎｍのポリシリコン（他結晶シリコン）層をＣＶＤ（Chemical Vapor Deposition）法により形成する。このポリシリコン層をエッチングすることによりワードゲートＷＧを形成する。
次に、ワードゲートＷＧをマスクに用いて、シリコン酸化膜をエッチングすることにより、ワードゲートＷＧ直下のみにＷＧ絶縁膜３を形成する。
【００２６】
次に、ワードゲートＷＧを覆うように、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜の順にＣＶＤ法により積層し、ＯＮＯ膜４を形成する。
次に、ＯＮＯ膜４を覆うように、コントロールゲート用のポリシリコン層ＣＧをＣＶＤ法により形成する。
そして、ポリシリコン層ＣＧを覆うように、シリコン酸化膜６をＣＶＤ法により形成する。図３Ａは、この状態を示している。
【００２７】
次に、図３Ｂに示すように、例えばＡＲＣ（Anti Reflective Coating）膜などの有機膜７を全面に形成する。そして、ワードゲートＷＧ上の有機膜７をエッチバックすることによりシリコン酸化膜６を露出させる。
次に、図３Ｃに示すように、ワードゲートＷＧ上のシリコン酸化膜６をエッチバックすることによりポリシリコン層ＣＧを露出させる。
【００２８】
次に、図３Ｄに示すように、シリコン酸化膜６の凹部や側壁に残留していた有機膜７を除去する。
次に、図３Ｅに示すように、図１のマスク領域１３をレジスト８によりマスクする。
次に、図３Ｆに示すように、マスク領域１３以外の領域のシリコン酸化膜６をエッチバックすることにより除去する。その後、レジスト８を除去する。
【００２９】
次に、図３Ｇに示すように、ワードゲートＷＧ上のポリシリコン層ＣＧをエッチバックすることによりワードゲートＷＧ上のＯＮＯ膜４を露出させる。ここで、マスク領域１３以外では、ポリシリコン層ＣＧからコントロールゲートＣＧａ１、ＣＧｂ１が形成される。
次に、図３Ｈに示すように、露出したワードゲートＷＧ上のＯＮＯ膜４及びマスク領域１３のシリコン酸化膜６をエッチバックすることにより除去する。これにより、マスク領域１３にＣＧ接続部１２が形成される。ここで、マスク領域１３以外の領域では、ワードゲートＷＧとコントロールゲートＣＧａ、ＣＧｂとの間及びコントロールゲートＣＧａ、ＣＧｂ下に、断面Ｌ字形状のＯＮＯ層４ａ、４ｂが形成される。
以上により、使用するコントロールゲートＣＧａ１〜ＣＧａ４毎にＣＧ接続部１２を形成することができる。
【００３０】
（実施の形態２）
次に、図４を参照して本発明の第２の実施の形態について説明する。図４の不揮発性半導体記憶装置も、ツインＭＯＮＯＳ型フラッシュメモリの平面図である。図１のフラッシュメモリでは、使用するコントロールゲートＣＧａ１、ＣＧａ２が対向していた。同様に、使用するコントロールゲートＣＧａ３、ＣＧａ４が対向していた。これに対し、図４のフラッシュメモリでは、使用するコントロールゲートＣＧａ１〜ＣＧａ４が、各ワードゲートＷＧ１〜ＷＧ４の同じ側に形成されている。
【００３１】
そのため、図１のフラッシュメモリでは、ワードゲートＷＧ２のシフト領域１４の全体がワードゲートＷＧ１の反対側にシフトしているのに対し、図４のフラッシュメモリでは、ワードゲートＷＧ２のシフト領域１４に形成された突起部１１ａ、１１ｂの間の長手方向の区間では、ワードゲートＷＧ２がワードゲートＷＧ１側にシフトしている。換言すると、図１のフラッシュメモリでは、突起部１１ａ、１１ｂ及びその間の長手方向の区間により形成されるＵ字形状の開口部が向かい合っているのに対し、図４のフラッシュメモリでは、突起部１１ａ、１１ｂ及びその間の長手方向の区間により形成されるＵ字形状の開口部が同じ方向を向いている。
【００３２】
同様に、図１のフラッシュメモリでは、ワードゲートＷＧ４のシフト領域１４の全体がワードゲートＷＧ３の反対側にシフトしている。一方、図４のフラッシュメモリでは、ワードゲートＷＧ４のシフト領域１４に形成された突起部１１ａ、１１ｂの間の長手方向の区間は、ワードゲートＷＧ３側にシフトしている。
【００３３】
換言すると、図１のフラッシュメモリでは、突起部１１ａ、１１ｂ及びその間の長手方向の区間により形成されるＵ字形状の開口部が向かい合っているのに対し、図４のフラッシュメモリでは、突起部１１ａ、１１ｂ及びその間の長手方向の区間により形成されるＵ字形状の開口部が同じ方向を向いている。その他の構成は図１と同様であるため、説明を省略する。
【００３４】
このような構成であっても、実施の形態１と同様の効果を得ることができる。なお、図５に示すように、使用しないコントロールゲートＣＧｂ１〜ＣＧｂ４を除去した構成としてもよい。これにより、記憶装置としての動作を高速化することができる。
【００３５】
（実施の形態３）
次に、図６を参照して本発明の第３の実施の形態について説明する。図６の不揮発性半導体記憶装置も、ツインＭＯＮＯＳ型フラッシュメモリの平面図である。図６のフラッシュメモリでは、図１のフラッシュメモリで使用していたコントロールゲートＣＧａ１〜ＣＧａ４に加え、使用していなかったコントロールゲートＣＧｂ１〜ＣＧｂ４も使用する。即ち、コントロールゲートＣＧａ１〜ＣＧａ４とコントロールゲートＣＧｂ１〜ＣＧｂ４との両方を使用する構成である。
【００３６】
そのため、図６のフラッシュメモリでは、例えばワードゲートＷＧ１の突起部１１ａ、１１ｂがその間の長手方向の区間と交差して、Ｈ字形状に形成されている。これにより、ワードゲートＷＧ１の両側にコントロールゲートＣＧａ１、ＣＧｂ１用のＣＧ接続部１２が形成されている。ワードゲートＷＧ２〜ＷＧ４についても同様である。このような構成であっても、実施の形態１と同様の効果を得ることができる。
【００３７】
（実施の形態４）
次に、図７Ａ、７Ｂを参照して本発明の第４の実施の形態について説明する。本実施の形態に係る不揮発性半導体記憶装置は、上記実施の形態１〜３に係る不揮発性半導体記憶装置と製造方法のみが異なる。図７Ａ、７Ｂは、図１のフラッシュメモリの製造方法を説明するための図であって、図１のＩＩＩ−ＩＩＩ断面図に相当する。
【００３８】
ＯＮＯ膜４の形成までは実施の形態１に係る製造方法と同様である。
次に、ＯＮＯ膜４を覆うように、コントロールゲート用のポリシリコン層ＣＧをＣＶＤ法により形成する。ここで、実施の形態４では、実施の形態１よりもポリシリコン層ＣＧの膜厚を大きくする。図７Ａは、この状態を示している。
【００３９】
次に、図７Ｂに示すように、ポリシリコン層ＣＧをエッチバックすることによりＯＮＯ膜４を露出させる。これにより、２つのワードゲートＷＧの間にＣＧ接続部１２が形成される。最後に、ＯＮＯ膜４をエッチバックすることにより除去する。以上により、使用するコントロールゲートＣＧａ１〜ＣＧａ４毎にＣＧ接続部１２を形成することができる。
【００４０】
本実施の形態４に係る製造方法では、本実施の形態１に係る製造方法におけるシリコン酸化膜６、有機膜７、レジスト８の形成及び除去が不要になるため、製造工程を著しく簡素化することができる。
【符号の説明】
【００４１】
１  シリコン基板
２ａ  高濃度不純物領域
３  絶縁膜
４ａ、４ｂ  ＯＮＯ層
５  素子分離層
６  シリコン酸化膜
７  有機膜
８  レジスト
１１ａ、１１ａ  突出部
１２  接続部
１３  マスク領域
１４  シフト領域
ＣＧ  ポリシリコン層
ＣＧａ、ＣＧａ１〜ＣＧａ４  コントロールゲート
ＣＧｂ、ＣＧｂ１〜ＣＧｂ４  コントロールゲート
ＣＴ  コンタクト
ＷＧ、ＷＧ１〜ＷＧ４  ワードゲート
【図１】
0005543768.tif 000002
【図２】
0005543768.tif 000003
【図３Ａ】
0005543768.tif 000004
【図３Ｂ】
0005543768.tif 000005
【図３Ｃ】
0005543768.tif 000006
【図３Ｄ】
0005543768.tif 000007
【図３Ｅ】
0005543768.tif 000008
【図３Ｆ】
0005543768.tif 000009
【図３Ｇ】
0005543768.tif 000010
【図３Ｈ】
0005543768.tif 000011
【図４】
0005543768.tif 000012
【図５】
0005543768.tif 000013
【図６】
0005543768.tif 000014
【図７Ａ】
0005543768.tif 000015
【図７Ｂ】
0005543768.tif 000016
【図８】
0005543768.tif 000017
【図９Ａ】
0005543768.tif 000018
【図９Ｂ】
0005543768.tif 000019