(57)【特許請求の範囲】
【請求項１】
磁化の向きが不変な参照層と、垂直磁化を持ち磁化方向が可変な記憶層と、前記参照層と前記記憶層との間に設けられたスペーサ層とを有する磁気抵抗効果素子を備えた磁気メモリであって、前記記憶層は、第１の磁性層と、第２の磁性層との積層構造を有し、前記第２の磁性層は前記第１の磁性層と前記スペーサ層との間に設けられ前記第１の磁性層よりも磁気異方性エネルギーが低く、かつ前記第１の磁性層と前記第２の磁性層の交換結合定数Ｊｅｘが５ｅｒｇ／ｃｍ2以下であり、
前記記憶層は、前記第１の磁性層に対して前記第２の磁性層と反対側に設けられ前記第１の磁性層よりも磁気異方性エネルギーが低い第３の磁性層を更に備え、
前記第１の磁性層と前記第３の磁性層との間の交換結合定数Ｊｅｘが５ｅｒｇ／ｃｍ2以上であることを特徴とする磁気メモリ。
【請求項２】
磁化の向きが不変な参照層と、垂直磁化を持ち磁化方向が可変な記憶層と、前記参照層と前記記憶層との間に設けられたスペーサ層とを有する磁気抵抗効果素子を備えた磁気メモリであって、前記記憶層は、第１の磁性層と、第２の磁性層との積層構造を有し、前記第２の磁性層は前記第１の磁性層と前記スペーサ層との間に設けられ前記第１の磁性層よりも磁気異方性エネルギーが低く、かつ前記第１の磁性層と前記第２の磁性層の交換結合定数Ｊｅｘが５ｅｒｇ／ｃｍ２以下であり、
前記記憶層は、前記第１の磁性層に対して前記第２の磁性層と反対側に設けられ前記第１の磁性層よりも磁気異方性エネルギーが高い第４の磁性層を更に備えていることを特徴とする磁気メモリ。
【請求項３】
前記第１の磁性層は、前記第４の磁性層に、Ｃｏ、Ｆｅ、Ｎｉ、およびＭｎの群から選択された少なくとも一つの磁性金属元素が添加されているかもしくはＴｉ、Ｖ、Ｃｒ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、およびＡｕの群から選択された少なくとも一つの非磁性元素が添加されていることを特徴とする請求項２記載の磁気メモリ。
【請求項４】
前記第１の磁性層および前記第４の磁性層は、Ｃｏ、Ｆｅ、Ｎｉ、およびＭｎの群から選択された少なくとも一つの磁性金属元素と、Ｔｉ、Ｖ、Ｃｒ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、およびＡｕの群から選択された少なくとも一つの非磁性元素とを含む化合物または合金であり、前記第１の磁性層と前記第４の磁性層とは前記磁性金属元素と前記非磁性元素の組成比が異なることを特徴とする請求項２記載の磁気メモリ。
【請求項５】
前記第１の磁性層と前記第２の磁性層との間に、Ｂ、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、およびＡｕからなる群から選択された少なくとも一つの非磁性元素を含む金属、前記非磁性元素を含む窒化物、または前記非磁性元素を含む酸化物からなる層が設けられていることを特徴とする請求項１記載の磁気メモリ。
【請求項６】
前記第１の磁性層と前記第２の磁性層との間に、Ｆｅ、Ｎｉ、およびＣｏからなる群から選択された元素を少なくとも一つ含む金属層が設けられていることを特徴とする請求項１記載の磁気メモリ。
【請求項７】
前記第１の磁性層の磁気異方性エネルギー密度をＫU1、厚さをｔ1とし、前記第２の磁性層の磁気異方性エネルギー密度をＫU2、厚さをｔ2とし、前記第１の磁性層と前記第２の磁性層の平均的な交換スティフネス定数をＡとし、前記第１の磁性層と前記第２の磁性層の平均的な飽和磁化をＭsavとし、磁化反転過程において二磁区を経て反転する過程と単磁区のまま磁化困難軸を向いて反転する過程のエネルギーバリアが同一になる前記磁気抵抗効果素子の直径をＤsとし、前記第１および第２の磁性層の積層構造における膜厚方向の反磁界係数をＮａとしたとき、前記直径Ｄsは下記の式で表され、
【数１】
0005537554.tif 000006
前記記憶層の直径Ｄは、
Ｄ＜１．５Ｄｓ
を満たすことを特徴とする請求項１記載の磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリに関する。
【背景技術】
【０００２】
近年、トンネル磁気抵抗素子（ＭＴＪ（magnetic tunnel junction)素子）を使った磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ:Magnetoresistive Random Access Memory）が注目されている。高速動作が可能なためＤＲＡＭのようにワーキングメモリとして使え、かつ不揮発メモリであるためシステムの低消費電力化、高速化に大きなメリットがある。【０００３】
ＭＴＪ素子は、磁化方向が一定の強磁性体からなる参照層と、磁化方向が変わりうる強磁性体からなる記憶層と、その間に挟まれたスペーサ層と、を備えている。２枚の強磁性層の相対的な磁化配置によって、参照層と記憶層との間のトンネル抵抗が低抵抗状態と高抵抗状態とを取り、それらの抵抗状態に例えば情報（データ）“０”および“１”をそれぞれ対応させて、情報を記憶する。磁化配置が平行の場合に低抵抗状態、反平行の場合の高抵抗状態となるのが通常である。なお、低抵抗状態および高抵抗状態に情報“１”および“０”をそれぞれ対応させてもよい。【０００４】
一般に、ＭＲＡＭ（以下、磁気メモリともいう）は、少なくとも１個のメモリセルを備え、このメモリセルは、記憶素子としてのＭＴＪ素子と、このＭＴＪ素子を選択するための選択トランジスタとを有している。【０００５】
データ書込み方式の一つとして、スピントランスファートルクによって記憶層の磁化方向を変えるスピン注入磁化反転方式がある（例えば、非特許文献１参照）。ある一定値以上の電流をＭＴＪ素子に流すことで磁化反転が起きる。電流を流す向きを変えることによって、記憶層と参照層が磁化平行状態から反平行状態、或いは反平行状態から平行状態に変化させて、データを書き込むことができる。このようなＭＲＡＭを特にスピン注入型ＭＲＡＭと呼ぶ。スピン注入型ＭＲＡＭが他のメモリ、例えば、フラッシュメモリやＤＲＡＭに対する競争力を持つためには、一つのメモリセルの面積を小さくし、チップ全体の面積を小さくする必要があり、そのために最も重要なことは書き込み電流値を低減することである。一般には、書き込み電流値を低減すると記憶保持時間が短くなるという二律背反の関係にある。記憶保持時間は、記憶層の熱安定性による影響が非常に大きい。従って、如何に記憶層の熱安定性を保ったまま、書き込み電流を低減できるかが技術上の非常に大きな鍵となる。【０００６】
更に他のメモリに対してスピン注入型ＭＲＡＭが優位性を持つためには、上述した書き込み電流の低減だけではなく、書き込み、読み出し、記憶保持のエラー率の抑制も極めて重要である。【０００７】
スピン注入による磁化の反転は室温の熱エネルギー、即ちフォノンの助けを借りて行われるポアソン過程であるため、本質的に確率現象であり、磁化反転の書き込み電流Ｉｃはフォノンの影響で本質的に試行毎に揺らぐ量である。その揺らぎ幅は磁化反転過程や、与える電流のパルス幅に依存する。スピン注入によるＭＴＪ素子の磁化の反転確率は、（１）式で表されるような、単純な熱活性過程で示すことができると考えられている（例えば、非特許文献２参照）。
【数１】
0005537554.tif 000002
ここで、τ（ｓｅｃ）は電流のパルス幅、τ０はアテンプト時間（attempt time）と呼ばれる量であり、通常は１（ｎｓｅｃ）である。ΔＥａは記憶層の異方性エネルギーであり、フォノンのエネルギーｋＢＴとの比ΔＥａ／ｋＢＴが記憶層の熱安定性を表す。また、Ｉ（Ａ）は流す電流の大きさ、Ｉｃ０（Ａ）は絶対零度での反転電流である。【０００８】
データの読み出しは、ＭＴＪ素子の高抵抗状態と低抵抗状態の抵抗差を利用して、データを判別する。従って、データの読み出しにおいても、データの書き込みと同様に、ＭＴＪ素子に電流（読み出し電流）を直接流す。スピン注入型ＭＲＡＭにおいて、読み出し電流は書き込み電流よりも十分小さく設定することが普通である。ところが（１）式からわかるように、反転閾値が読み出し試行毎に揺らぐため、例えば１０１５回にも及ぶような読み出しを行うと、例え小さな読み出し電流を流したとしても、誤って磁化反転が行われてしまう確率を無視することができない。よって、このような読み出しエラーを抑制するためには閾値の揺らぎを抑制することが必要になる。【０００９】
同じように、書き込みの閾値がばらつくため、書き込み電流の設定値は、平均的な閾値よりも大きな電流値に設定する必要がある。よって書き込み電流を小さくし、書き込みエラーを防ぐためにも閾値の揺らぎを抑制することが必要になる。【００１０】
反転しきい値の揺らぎは（１）式からわかるように、記憶層の異方性エネルギーΔＥａが大きくなれば小さくなる。また、記憶保持時間も異方性エネルギーΔＥａを大きくすれば、長くなる。通常、記憶層の異方性エネルギーと絶対零度での書き込み電流Ｉｃ０は正の相関があることが知られており、特に記憶層が垂直磁気異方性を持っている場合には両者は比例関係にある。よって単純に記憶層の異方性エネルギーを増やすと、反転閾値の揺らぎを小さくすることはできるが、書き込み電流は大きくなってしまう。このことから、各エラー率を小さくし、書き込み電流を低減するためには記憶層の熱安定性を保ったまま、書き込み電流を低減することが非常に重要な技術的課題となることがわかる。【００１１】
このように、磁性体の磁化反転が確率現象であるため、読出しエラー、書き込みエラー、記憶保持エラー、などが発生する。これらのエラーが僅かに発生しても、エラーを訂正する回路を不揮発性メモリ内に設けることが可能である。誤り訂正符号（以下、ＥＣＣ（Error  Correction  Coding）ともいう）と呼ばれる手法を用いる。とは言え、磁性体の磁化反転の確率現象を理解し、それを制御してエラー率を低減することがＭＲＡＭの誤動作を防ぐ上で重要である。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】J. C. Slonczewski, J. Magn. Magh. Matter,. 159, La (1996)
【非特許文献２】Z. Li and S. Zhang, Physical Review B, Vol. 69, 134416 (2004)
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、上記事情を考慮してなされたものであって、記憶層の熱安定性を低下させることなく書き込み電流を低減することのできる磁気メモリを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一態様による磁気メモリは、磁化の向きが不変な参照層と、磁化方向が可変な記憶層と、前記参照層と前記記憶層との間に設けられたスペーサ層とを有する磁気抵抗効果素子を備えた磁気メモリであって、前記記憶層は、第１の磁性層と、第２の磁性層との積層構造を有し、前記第２の磁性層は前記第１の磁性層と前記スペーサ層との間に設けられ前記第１の磁性層よりも磁気異方性エネルギーが低く、かつ前記第１の磁性層と前記第２の磁性層の交換結合定数Ｊｅｘが５ｅｒｇ／ｃｍ２以下であることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、記憶層の熱安定性を低下させることなく書き込み電流を低減することができる。
【図面の簡単な説明】
【００１６】
【図１】スピン注入磁化反転における反転確率の数値シミュレーション結果を示す図。
【図２】第１実施形態に用いられる磁気抵抗効果素子を示す断面図。
【図３】書き込み電流に関する磁性層間の交換結合定数依存性を示す図。
【図４】図４（ａ）はＪｅｘ＝１０ｅｒｇ／ｃｍ２の場合の磁化Ｍｚの時間の経過を示す図、図４（ｂ）はＪｅｘ＝２ｅｒｇ／ｃｍ２の場合の磁化Ｍｚの時間の経過を示す図。
【図５】ＭＴＪ素子の外部磁場−抵抗曲線を示す図。
【図６】第１実施形態の変形例に用いられる磁気抵抗効果素子を示す断面図。
【図７】第２実施形態に用いられる磁気抵抗効果素子を示す断面図。
【図８】スピン注入反転電流が低減されることを実証するＬＬＧシミュレーション結果を示す図。
【図９】図９（ａ）は磁気抵抗効果素子のスピン注入磁化反転における磁化の時間依存性を示す図、図９（ｂ）は図９（ａ）に示すグラフを拡大した図。
【図１０】第３実施形態に用いられる磁気抵抗効果素子を示す断面図。
【図１１】第３実施形態と比較例の磁気抵抗効果素子のＬＬＧシミュレーションの結果を示す図。
【図１２】ｔ-reverseの対数正規分布のσ値を電流密度Ｊの関数としてプロットした図。
【図１３】図１３（ａ）は第１の磁気メモリの構成および特性を示す図、図１３（ｂ）は第２の磁気メモリの構成および特性を示す図、図１３（ｃ）は第３の磁気メモリの構成および特性を示す図、図１３（ｄ）は第４の磁気メモリの構成および特性を示す図。
【図１４】書き込み電流密度Ｊｃの揺らぎに関する記憶層の直径依存性のＬＬＧシミュレーション結果を示す図。
【図１５】第４実施形態の磁気メモリを示す回路図。
【図１６】第４実施形態の磁気メモリのメモリセルを示す断面図。
【図１７】書き込み電流密度Ｊｃの低Ｋｕ層と高Ｋｕ層との間の交換結合定数に対する依存性を示す図。
【発明を実施するための形態】
【００１７】
本発明の実施形態を説明する前に、反転電流（書き込み電流）を小さくするための条件を本発明者らは見出したので、その詳細を述べる。
【００１８】
本発明者らは、実際の実験と数値シミュレーションから、スピン注入磁化反転の反転確率が（１）式では表せないことを見出した。この数値シミュレーション（ＬＬＧ（Landau-Liftshitz-Gilbert）シミュレーション）の結果を図１に示す。図１からわかるように、磁化反転の様子はいくつかの特徴的な時間で区切られる。そして、この様子は、本発明者等らによって（１）式を拡張して以下の（２）式で近似的に表せることがわかった。
【数２】
0005537554.tif 000003
ここで、ｎは１．５〜２の定数である。図１に示す計算に用いたパラメータは記憶層が垂直磁化を持ち、磁気異方性エネルギーＫｕ＝５．８７Ｍｅｒｇ／ｃｍ３、飽和磁化Ｍｓ＝１０００ｅｍｕ／ｃｍ３、ＭＴＪ素子の膜厚ｔ＝３．０９ｎｍ、ＭＴＪ直径＝φ３０ｎｍである。磁化反転のエネルギーバリアΔＥａ＝７９ｋＢＴの場合である。温度３００Ｋにおいて、ＭＴＪ素子に通電する電流密度（電流値をＭＴＪ素子の面積で割ったもの）Ｊ＝２〜７ＭＡ／ｃｍ２の範囲の計算を行った。電流を流さない状態では記憶層の膜面に垂直方向の磁化の向きＭｚは＋１であり、スピン注入磁化反転後はＭｚ＝−１となる。この間の時間をスイッチング時間ｔｓｗと定義する。図１からわかるように、ＭＲＡＭの書き込み原理であるスピン注入磁化反転は、以下の３段階からなることを本発明者らは発見した。従ってスイッチング時間ｔｓｗは三つに分解される。
【００１９】
第１段階は、記憶層の各部が別々に歳差運動していた状態からコヒーレントに歳差運動を始めるまでの段階である。この時間をｔ-coherentと呼ぶ。このｔ-coherentの時間をかけてＭｚは１から０．９５程度まで変化する。ｔ-coherentは試行毎にフォノンの影響を受けて、歳差運動がコヒーレントになりかけて、またばらばらになる、などの過程を経るため大きく揺らいでしまう。
【００２０】
第一段階を経た後、偶然にコヒーレントな最差運動が増幅する場合がある。この第２段階では、磁化の向きＭｚは０．９５から０．８程度まで変化する。この時間をｔ-amplifyと呼ぶ。この第１段階の時間ｔ-coherentと第２段階の時間ｔ-amplifyを足して、ｔ-incubation delayと呼ぶ。このｔ-incubation-delayは、磁化反転の主段階が起きるまでの時間であり、スピン注入磁化反転ではこの時間が比較的長い。また上述したように、このｔ-incubation-delayが揺らぐために、書き込み閾値も揺らいでしまう。
【００２１】
第３段階として、さらに歳差運動が増幅して熱擾乱の助けを借りて、磁化反転が起こる。これが熱活性過程である。磁化の向きＭｚは０．８から−１付近まで変化する。この時間をｔ-reverseと呼ぶ。ＭＴＪ素子の直径が単磁区化直径Ｄｓより小さい場合はｔ-reverseの揺らぎは小さい。ＭＴＪ素子の直径が単磁区化直径Ｄｓより大きい場合は、ｔ-reverseはｔ-incubation-delayと同程度に揺らぐ。図１には、上記ｔ-incubation-delayとｔ-reverseを図示している。
【００２２】
以上のことから、記憶層の異方性エネルギーが大きくても、書き込み電流を低減するためには、ｔ-incubation-delayおよびｔ-reverseを短くすることが有効な戦略であることがわかる。
【００２３】
また、書き込みエラー、読み出しエラーにつながる書き込み閾値の揺らぎを抑制することは、ｔ-incubation-delayおよびｔ-reverseの両者の時間的な揺らぎを抑制することであると言い換えることができる。
【００２４】
（第１実施形態）
本発明の第１実施形態の磁気メモリを説明する。本実施形態の磁気メモリは、少なくとも１個のメモリセルを有し、このメモリセルは、記憶素子として、磁気抵抗効果素子（以下、ＭＴＪ素子ともいう）を備えている。本実施形態の磁気メモリに用いられる磁気抵抗効果素子を図２に示す。この磁気抵抗効果素子１は、磁化の向きが可変の記憶層２と、磁化の向きが不変の参照層６と、記憶層２と参照層６との間に設けられたスペーサ層４とを備えている。ここで、記憶層２の磁化の向きが可変であるとは、記憶層２の膜面（例えば、上面）に垂直に電流を流すことによって発生するスピン偏極された電子の角運動量が記憶層２の電子に伝達されることによって記憶層２の磁化の向きが変化可能であることを意味する。また、参照層６の磁化の向きが不変であるとは、記憶層２の磁化の向きを反転するための磁化反転電流を参照層に流した場合に参照層の磁化の向きが変化しないことを意味する。
【００２５】
記憶層２は、磁気異方性エネルギーＫｕが高い層（以下、高Ｋｕ層という）２ａと、磁気異方性エネルギーＫｕが低い層（以下、低Ｋｕ層という）２ｂと、を有している。低Ｋｕ層とは、本明細書では、Ｋｕが１００００ｅｒｇ／ｃｍ３以下の磁性層をいい、Ｋｕが１０００ｒｇ／ｃｍ３よりも小さいことが望ましい。高Ｋｕ層とは、Ｋｕが１００００ｅｒｇ／ｃｍ３よりも大きい磁性層をいい、Ｋｕが１×１０５ｅｒｇ／ｃｍ３よりも大きいことが好ましい。なお、本実施形態に用いられる、高Ｋｕ層２ａのＫｕは例えば１×１０６ｅｒｇ／ｃｍ３であり、低Ｋｕ層２ｂのＫｕは１０００ｅｒｇ／ｃｍ３である。また、後述する第２実施形態で用いられる中間Ｋｕ層は高Ｋｕ層のＫｕの値よりも小さければよいのであるが、高Ｋｕ層の１／２以下の大きさであることが望ましい。高Ｋｕ層の材料としては例えば、Ｆｅ、Ｃｏなどの磁性元素とＮｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙの希土類元素との合金、Ｆｅ、Ｃｏなどの磁性元素とＰｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ａｕ、Ｒｈなどの貴金属元素との人工格子または合金、またはＣｏＣｒ合金などがある。Ｋｕの大きさはそれらに非磁性金属元素であるＣｕ、Ｔａ、Ｂ、Ａｌ、Ｇａ、Ｚｒ、Ｖ、Ｔｉ、などを添加することによりさらに細かく調節することが可能である。また、低Ｋｕ層の材料としては、Ｃｏを含む磁性層、例えば、ＣｏＦｅ、ＣｏＢ、ＣｏＦｅＢ、ＣｏＦｅＮｉ、ＣｏＦｅＮｉＢ等が用いられる。なお、スペーサ層の材料としては、例えばＭｇＯ、Ａｌ２Ｏ３、Ｃｕ、Ａｕが用いられる。
【００２６】
一般に書き込み電流の低減には磁性層の積層界面の交換結合の強さ（交換結合定数）Ｊｅｘが大きな影響を与える。そこで、Ｊｅｘを変えてＬＬＧシミュレーションを行った結果を図３に示す。ＭＴＪ素子の直径を３０ｎｍとし、記憶層２の平均の磁気異方性エネルギーが同じになるように高Ｋｕ層２ａのＫｕと体積を変えた二つの場合について計算を行った。図３の黒丸はＫｕ＝１×１０６ｅｒｇ／ｃｍ３、膜厚４ｎｍの計算結果、白三角はＫｕ＝１０×１０６ｅｒｇ／ｃｍ３、膜厚１ｎｍの計算結果である。図３からわかるように、何れの場合も交換結合定数Ｊｅｘが５ｅｒｇ／ｃｍ２以下になると急激に書き込み電流が低減している。このことから、Ｊｅｘ＝５ｅｒｇ／ｃｍ２以下にすることが書き込み電流の低減には好適であることがわかる。計算の結果によれば書き込み電流は交換結合定数の値を１０ｅｒｇ／ｃｍ２から２ｅｒｇ／ｃｍ２にすると３８％に低減されている。また、この時、高Ｋｕ層２ａと低Ｋｕ層２ｂの交換結合定数の値のみが変わっており、記憶層２の磁気異方性エネルギーは不変であることは重要である。
【００２７】
図３からわかるように、高Ｋｕ層２ａと低Ｋｕ層２ｂとの間の交換結合の強さＪｅｘは５ｅｒｇ／ｃｍ２以下が望ましい。以下に説明するように、より望ましくは２ｅｒｇ／ｃｍ２程度が良い。このように構成することにより、記憶保持時間を十分長く保証し、かつ書き込み電流を低減する磁気抵抗効果素子が得られる。
【００２８】
Ｊｅｘ＝１０ｅｒｇ／ｃｍ２の場合と、Ｊｅｘ＝２ｅｒｇ／ｃｍ２の場合における高Ｋｕ層２ａおよび低Ｋｕ層２ｂの磁化Ｍｚの時間の経過をそれぞれ図４（ａ）、４（ｂ）に示す。図４（ａ）、４（ｂ）からわかるように、Ｊｅｘ＝２ｅｒｇ／ｃｍ２の場合は、Ｊｅｘ＝１０ｅｒｇ／ｃｍ２の場合に比べて磁化Ｍｚがコヒーレントに最差運動を始めるまでの時間ｔ-incubation-delayが短くなっていることがわかる。これは、スピン注入磁化反転では参照層６を通過してスピン偏極した伝導電子が、記憶層２の、スペーサ層４と隣接した部分にスピントルクを伝えることにより、磁化反転が起こる。よって、Ｊｅｘが小さいと、スペーサ層４側にある低Ｋｕ層２ｂの磁化がより早くコヒーレントな歳差運動を始め、結果的に、ｔ-incubation-delayが顕著に減少したものと考えられる。実際に図４（ｂ）に示すようにＪｅｘ＝２ｅｒｇ／ｃｍ２の場合、低Ｋｕ層２ｂの磁化回転は高Ｋｕ層２ａに先んじて起こっていることがわかる。
【００２９】
実際にＪｅｘ＝５ｅｒｇ／ｃｍ２以下になっているかを知るためには、ＭＴＪ素子１に加える外部磁場を挿印しながら、ＭＴＪ素子１の抵抗を測定すれば良い。この測定によって得られた外部磁場−抵抗曲線を図５に示す。図５からわかるように、交換結合定数がＪｅｘ＝５ｅｒｇ／ｃｍ２よりも大きい場合、抵抗が急峻に変化するまで、抵抗値は一定の値を保つような振る舞いを示す。一方、Ｊｅｘ＝５ｅｒｇ／ｃｍ２以下になると、外部磁場が記憶層の磁化と同じ方向からゼロとなるまでの範囲では一定値となるが、外部磁場を記憶層の磁化と反対方向にかけると抵抗は減少する。磁化が反転する直前の抵抗値が、磁場がゼロの抵抗値の９０％となった場合がＪｅｘ＝５ｅｒｇ／ｃｍ２以下に相当する。Ｊｅｘ＝５ｅｒｇ／ｃｍ２以下にすると書き込み電流が小さくなるのは、上述したように、低Ｋｕ層が先に磁化反転を起こすためであるが、磁場掃引により低Ｋｕ層の磁化が先に変化し反転直前の抵抗値が小さくなることと同じ現象であると言って良い。従って、上記のようにして、高Ｋｕ層と低Ｋｕ層の交換結合Ｊｅｘの値を知ることができる。
【００３０】
一般的に、何も中間層を挟まずに隣接させて、真空中で連続成膜された磁性体間の交換結合定数の値は１０ｅｒｇ／ｃｍ２以上である。よって、なんらかの手法を用いて交換結合定数の値を１０ｅｒｇ／ｃｍ２から小さくする必要がある。交換結合定数Ｊｅｘを制御するために、例えば、図６に示す本実施形態の変形例のように、高Ｋｕ層２ａと、低Ｋｕ層２ｂとの間に、薄い非磁性層もしくは磁性金属層２ｃを挿入する。実際に用いられる非磁性金属としてはＢ、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕなどの単体、またはこれらの合金、酸化物、窒化物がある。なお、Ｊｅｘを所望の値に調整するための非磁性層または金属層２ｃの膜厚は異なる。また、このように、非磁性層または磁性金属層２ｃを、高Ｋｕ層２ａと、低Ｋｕ層２ｂとの間に挿入することにより、高Ｋｕ層２ａと低Ｋｕ層２ｂの相互拡散を抑制することができ、耐熱性に優れた磁気メモリを実現できる。また、挿入する磁性金属層としてはＦｅ、Ｎｉ、Ｃｏ、若しくは少なくともそれらを一つ以上含む合金層であれば良い。
【００３１】
また、Ｊｅｘを調整する方法としては、界面を改質させる方法もある。低Ｋｕ層、高Ｋｕ層のどちらを先に成膜するのかは磁気メモリ設計の範囲であるが、先に片方の層を成膜した後に、圧力調整されたＯ２、Ｏ３に暴露する、若しくはそれらでプラズマ処理を行った後に次の層を積層すると界面が良く制御された酸化層になりＪｅｘの値を所望の値に調整することができる。すなわち、高Ｋｕ層２ａと、低Ｋｕ層２ｂとの間に挿入する層２ｃは酸化層となる。もっと簡単には、磁性層を成膜するまでにストッカーなどで一定時間待機させることにより、成膜装置内の微少なリークにより表面が改質されＪｅｘを小さくすることができる。また、非活性のＡｒ、Ｋｒ、Ｘｅなどのプラズマに界面をさらす、若しくは加熱処理をすることにより、界面を変質させる方法もある。
【００３２】
上記に記した、Ｊｅｘを調整する手法をいくつかを組み合わせて用いることによりＪｅｘを５ｅｒｇ／ｃｍ２以下にすることは可能になる。
【００３３】
また、一般に高Ｋｕ層２ａと低Ｋｕ層２ｂの飽和磁化Ｍｓに差をつけるとＪｅｘ低減の効果はより顕著になる。Ｊｅｘ＝５ｅｒｇ／ｃｍ２以下にするためには、低Ｋｕ層２ｂの飽和磁化Ｍｓが高Ｋｕ層２ａの飽和磁化Ｍｓの１．２倍より大きいことが好ましい。
【００３４】
以上説明したように、本実施形態によれば、記憶層が大きな異方性エネルギーを有していても、高Ｋｕ層２ａと低Ｋｕ層２ｂとの間の交換結合の強さＪｅｘは５ｅｒｇ／ｃｍ２以下にすることにより、記憶層の熱安定性を低下させることなく書き込み電流を低減することができる。
【００３５】
（第２実施形態）
次に、本発明の第２実施形態による磁気メモリについて図７を参照して説明する。この実施形態の磁気メモリは、少なくとも１個のメモリセルを有し、このメモリセルは、記憶素子として、磁気抵抗効果素子を備えている。本実施形態の磁気メモリに用いられる磁気抵抗効果素子を図７に示す。この磁気抵抗効果素子１は、記憶層２と、参照層６と、記憶層２と参照層６との間に設けられたスペーサ層４とを備えている。記憶層２は、高Ｋｕ層２ａと、低Ｋｕ層２ｂと、高Ｋｕ層２ａと低Ｋｕ層２ｂとの間に設けられ、高Ｋｕ層２ａのＫｕよりも小さく、低Ｋｕ層２ｂのＫｕよりも大きなＫｕを有する磁性層（以下、中間Ｋｕ層という）２ｄと、を備えている。このような構成とすることにより、書き込み電流を減らすことができる。そのメカニズムを以下に説明する。
【００３６】
スピン注入磁化反転においては、参照層６を通過してスピン偏極した伝導電子が、記憶層２のスペーサ層と隣接した部分にスピントルクを伝えることにより、磁化反転が起こる。すなわち、磁化反転はスペーサ層４に隣接した低Ｋｕ層２ｂから始まり、徐々に高Ｋｕ層２ａに伝播する。図７に示した磁気抵抗効果素子１においては、高Ｋｕ層２ａと低Ｋｕ層２ｂの間に、中間Ｋｕ層２ｄが挿入されているので、低Ｋｕ層２ｂから発生した磁化反転が、中間Ｋｕ層２ｄを中継して、高Ｋｕ層２ａへ磁化反転を伝播する。一般的な磁性体では、Ｋｕが小さいほど磁化反転が起こり易くなる。したがって、低Ｋｕ層２ｂに直接に高Ｋｕ層２ａを積層した第１実施形態の場合と比較すると、中間Ｋｕ層２ｄが挿入されることにより磁化反転は低Ｋｕ層２ｂ、中間Ｋｕ層２ｄ、高Ｋｕ層２ａの順番で円滑に伝播され、スピン注入磁化反転が起こり易くなる。
【００３７】
本実施形態に用いられる磁気抵抗効果素子１において、スピン注入反転電流が低減されることを実証したＬＬＧシミュレーション結果を図８に示す。計算においては、高Ｋｕ層２ａと中間Ｋｕ層２ｄの合成垂直磁気異方性Ｋｕｅｆｆが一定となるようにした。ここで、Ｋｕｅｆｆは、Ｋｕｈを高Ｋｕ層２ａの磁気異方性エネルギー、Ｖｈを高Ｋｕ層２ａの体積、Ｋｕｍを中間Ｋｕ層２ｄの磁気異方性エネルギー、Ｖｍを中間Ｋｕ層２ｄの体積とすると、以下の式で表される。
【数３】
0005537554.tif 000004
【００３８】
上記ＬＬＧシミュレーションにおいては、Ｋｕｅｆｆが一定となるように中間層Ｋｕ層２ｄと高Ｋｕ層２ａの磁気異方性エネルギーを調節し、Ｋｕｍ／Ｋｕｈを変化させた。なお、図８においては、低Ｋｕ層と中間Ｋｕ層との交換結合定数Ｊｅｘを１０ｅｒｇ／ｃｍ２としている。図８からわかるように、Ｋｕｍ／Ｋｕｈが小さくなるにしたがって、平行状態から反平行状態へのスピン注入反転電流が明確に小さくなっていく。Ｋｕｍ／Ｋｕｈ＝１は、中間Ｋｕ層２ｄと高Ｋｕ層２ａが同じＫｕを持ち、実質的にひとつの高Ｋｕ層になっていることを意味する。
【００３９】
本実施形態に用いられる磁気抵抗効果素子１のスピン注入磁化反転における磁化の時間依存性のグラフを図９（ａ）に示す。図９（ｂ）は図９（ａ）に示すグラフを拡大したものである。図９（ｂ）からわかるように、スピン注入磁化反転開始時に注目すると、電流を流し始めると、最初に低Ｋｕ層２ｂが反転し、続いて中間Ｋｕ層２ｄ、高Ｋｕ層２ａと順番に磁化反転が伝播することが明確に確認できる。このように滑らかに磁化反転が伝播することにより、ｔ-incubation-delayが小さくなる。
【００４０】
以上説明したように、中間Ｋｕ層２ｄを、高Ｋｕ層２ａと低Ｋｕ層２ｂとの間に挿入することによってより、磁化反転が滑らかに伝播され、書き込み電流の低減効果を得られる。
【００４１】
また、図８は、低Ｋｕ層と中間Ｋｕ層との交換結合定数Ｊｅｘが１０ｅｒｇ／ｃｍ２から２ｅｒｇ／ｃｍ２に変えた場合の平行から反平行に磁化の向き反転させる書き込み電流（スイッチング電流）も示す。第１実施形態で述べたようにＪｅｘ＝２ｅｒｇ／ｃｍ２の場合がＪｅｘ＝１０ｅｒｇ／ｃｍ２の場合よりも好適であった。このため、第２実施形態において、低Ｋｕ層２ｂと中間Ｋｕ層２ｄとの間の交換結合定数Ｊｅｘを５ｅｒｇ／ｃｍ２以下とすると、更に書き込み電流を低減することができる。実際に第１実施形態では図３に示すように交換結合定数の値を１０ｅｒｇ／ｃｍ２から２ｅｒｇ／ｃｍ２にすると書き込み電流は３８％に低減されたのに対して、第２実施形態の構成で交換結合定数の値を１０ｅｒｇ／ｃｍ２から２ｅｒｇ／ｃｍ２にすると、図８に示すようにＫｕｍ／Ｋｕｈ＝０．３の場合、平行から反平行への書き込み電流は２０％まで低減することができる（図中の矢印を参照）。この場合、第１実施形態で述べたように、低Ｋｕ層２ｂと中間Ｋｕ層２ｄとの間の交換結合をコントロールするために、非磁性層、磁性層を挟む、プラズマ処理、酸化処理、過熱処理などを行うことが好適であることは言うまでもない。
【００４２】
ここで磁性層の熱安定性はＫｕｅｆｆ×（Ｖｈ＋Ｖｍ）で表される。図８に示すＬＬＧシミュレーションではＫｕｅｆｆが同一であるため、それぞれの熱安定性は等しい。したがって、図８に示す結果は磁性層の熱安定性を保ったまま反転電流が低減することが示している。さらに、スピン注入反転電流低減効果は、記憶層が本実施形態のような三層積層構造に限らず、中間Ｋｕ層が複数層ある場合にも同様に得ることができることも確認している。これらの結果から、記憶層として、多層積層構造を用いることで、記憶保持時間を十分長く保証し、即ち記憶層の熱安定性を保ったまま書き込み電流を低減することの可能な磁気抵抗効果素子とそれを用いた磁気メモリを実現することができる。
【００４３】
実際に、中間Ｋｕ層２ｄを実現する手法としては、高Ｋｕ層２ａに非磁性元素もしくは磁性金属元素を添加させるか、高Ｋｕ層２ａ中に非磁性層もしくは磁性金属層を挿入し、その後の熱工程により、高Ｋｕ層２ａに、非磁性層から非磁性元素を添加させるかもしくは磁性金属層から磁性金属元素を添加させてもよい。これは、磁性金属元素または非磁性元素を高Ｋｕ層２ａに添加することにより、組成比を変えてＫｕを低下させることが可能となる。したがって、磁性金属元素および非磁性元素の少なくとも一方を添加すれば組成比を変えることができるので、Ｋｕを低下させることが可能となる。非磁性元素としてはＴｉ、Ｖ、Ｃｒ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、磁性金属元素としてはＦｅ、Ｎｉ、Ｃｏ、Ｍｎなどを用いることが可能である。なお、高Ｋｕ層としては、第１実施形態と同じ材料を用いることができる。例えば、Ｆｅ、Ｃｏなどの磁性元素とＮｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙの希土類元素との合金、Ｆｅ、Ｃｏなどの磁性元素とＰｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ａｕ、Ｒｈなどの貴金属元素との人工格子または合金、またはＣｏＣｒ合金などを用いることができる。また、低Ｋｕ層としては、第１実施形態と同じ材料、すなわちＣｏを含む磁性層、例えば、ＣｏＦｅ、ＣｏＢ、ＣｏＦｅＢ、ＣｏＦｅＮｉ、ＣｏＦｅＮｉＢ等が用いられる。
【００４４】
さらに高Ｋｕ層２ａが、非磁性金属元素と磁性金属元素の金属間化合物または合金で形成されている場合、すなわち、Ｔｉ、Ｖ、Ｃｒ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、およびＡｕの群から選択された少なくとも一つの非磁性金属元素と、Ｆｅ、Ｎｉ、Ｃｏ、およびＭｎの群から選択された少なくとも一つの磁性金属元素とを含む金属間化合物または合金で形成されている場合には、中間Ｋｕ層２ｄは、高Ｋｕ層２ａにおける非磁性金属元素と磁性金属元素との組成比（構成比）を変化させることで実現することが可能である。また、この組成比は例えばスパッタ法で磁性膜を成膜する場合、放電中に構成比をかえる金属の放電パワーを連続的に変えれば、極めて滑らかにその原子の構成比を連続的にかえることができる。このとき、最適な原子の構成比率は非磁性金属の種類により異なるため、物質ごとに適宜調整すればよい。このような中間Ｋｕ層を用いた場合には、磁性層の組成を低Ｋｕ層側スペーサ層側と電極側で分析すれば、両側で組成が異なる特徴を有している。なお、スペーサ層４としては、第１実施形態と同じ材料、例えばＭｇＯ、Ａｌ２Ｏ３、Ｃｕ、Ａｕが用いられる。
【００４５】
以上説明したように、本実施形態によれば、記憶層の熱安定性を低下させることなく書き込み電流を低減することができる。
【００４６】
（第３実施形態）
次に、本発明の第３実施形態による磁気メモリについて図１０を参照して説明する。この実施形態の磁気メモリは、少なくとも１個のメモリセルを有し、このメモリセルは、記憶素子として、磁気抵抗効果素子を備えている。本実施形態の磁気メモリに用いられる磁気抵抗効果素子を図１０に示す。この磁気抵抗効果素子１は、記憶層２と、参照層６と、記憶層２と参照層６との間に設けられたスペーサ層４とを備えている。記憶層２は、高Ｋｕ層２ａと、低Ｋｕ層２ｂと、低Ｋｕ層２ｅと、を備えている。低Ｋｕ層２ｂは、高Ｋｕ層２ａとスペーサ層４との間に設けられ、低Ｋｕ層２ｅは、高Ｋｕ層２ａに対して低Ｋｕ層２ｂと反対側に設けられている。なお、高Ｋｕ層としては、第１実施形態と同じ材料を用いることができる。例えば、Ｆｅ、Ｃｏなどの磁性元素とＮｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙの希土類元素との合金、Ｆｅ、Ｃｏなどの磁性元素とＰｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ａｕ、Ｒｈなどの貴金属元素との人工格子または合金、ＣｏＣｒ合金などを用いることができる。また、低Ｋｕ層２ｂ、２ｅとしては、第１実施形態と同じ材料、すなわちＣｏを含む磁性層、例えば、ＣｏＦｅ、ＣｏＢ、ＣｏＦｅＢ、ＣｏＦｅＮｉ、ＣｏＦｅＮｉＢ等が用いられる。スペーサ層４としてＭｇＯが用いられる場合には、スペーサ層４側の低Ｋｕ層２ｂとしては、ＣｏとＢを含む磁性層を用いることが好ましい。これはＢを含むことにより、磁気抵抗効果素子のＭＲ比を大きくすることが可能となる。なお、スペーサ層４としては、第１実施形態と同じ材料、例えばＭｇＯ、Ａｌ２Ｏ３、Ｃｕ、Ａｕが用いられる。
【００４７】
まず、第１実施形態で説明したように、スペーサ層４に隣接して低Ｋｕ層２ｂが設けられていることで、記憶層が高Ｋｕ層２ａだけで構成される場合に比べて、ｔ-incubation-delayが短くなる。これは、低Ｋｕ層２ｂの磁化が先にコヒーレントな歳差運動を始めるためと考えられる。次に、本実施形態ではｔ-reverseが短くなる。これを図１１を参照して説明する。図１１は、本実施形態に用いられる図１０に示す磁気抵抗効果素子１と、記憶層が高Ｋｕ層２ａからなる以外は、図１０に示す磁気抵抗効果素子と同じ構成の比較例の磁気抵抗効果素子のＬＬＧシミュレーションの結果を示す。同条件でシミュレーションを繰り返すとｔ-reverseは対数正規分布に従って分布する。縦軸にはｔ-reverseのメディアン（中央値）から６σ離れたはずれ値をワースト値としてプロットした。ここで、σは標準偏差を示す。このはずれ値を短縮することが書込みエラーを低減するのに重要である。図１１からわかるように、高Ｋｕ層２ａの外側に低Ｋｕ層２ｅを設けたことで、同じ記憶保持時間を持つ単層記憶層に比べてｔ-reverseが短くなることがわかった。これは、低Ｋｕ層２ｅの磁化が先に回転をし、それに高Ｋｕ層２ａが引きずられるため、と考えられる。
【００４８】
本実施形態、記憶層が高Ｋｕ層２ａおよび低Ｋｕ層２ｂからなる第１実施形態、および記憶層が単層からなる比較例の磁気抵抗効果素子をそれぞれ記憶素子して有する磁気メモリにおけるｔ-reverseの対数正規分布のσ値を電流密度Ｊの関数としてプロットしたグラフを図１２に示す。図１２からわかるように、第１実施形態のように低Ｋｕ層２ｂを設けること、或いは第３実施形態のように低Ｋｕ層２ｅを設けることで、同じ記憶保持時間を持つ単層からなる記憶層を有する比較例に比べて標準偏差σが小さくなる。単層からなる記憶層を有する比較例ではＭｚ＝０付近の二磁区中間状態で躊躇するために標準偏差σが大きかったが、本実施形態のように低Ｋｕ層２ｂと低Ｋｕ層２ｅを付加すると、高Ｋｕ層の磁壁幅が見かけ上大きくなり二磁区中間値状態がそれほど安定ではなくなるため、σが減ると考えられる。磁壁幅δＷはδＷ＝π（Ａ／Ｋｕ）１／２と表すことができる。高Ｋｕ層２ａに比べて低Ｋｕ層２ｂと低Ｋｕ層２ｅのＫｕは１／１００以下が望ましい。なぜなら、高Ｋｕ層２ａに比べて、低Ｋｕ層２ｂ内と低Ｋｕ層２ｅ内の磁壁幅が１０倍以上になり、記憶層の直径よりも十分大きくなる。磁壁幅が記憶層の直径よりも十分大きいと二磁区中間値状態は安定ではなくなり殆ど発現しなくなる。なお、Ａは高Ｋｕ層と低Ｋｕ層の平均的な交換スティフネス定数である。よって、図１０に示す磁気抵抗効果素子１を記憶素子として用いることにより、閾値の揺らぎを低減し、書き込みエラー、読み出しエラーを抑制することができる。
【００４９】
次に、第１乃至第４の磁気メモリを準備する。第１の磁気メモリは、図１０に示す磁気抵抗効果素子であって、低Ｋｕ層２ｂと高Ｋｕ層２ａとの交換結合定数Ｊｅｘが１０ｅｒｇ／ｃｍ２であり、高Ｋｕ層２ａと低Ｋｕ層２ｅとの交換結合定数Ｊｅｘが１０ｅｒｇ／ｃｍ２である磁気抵抗効果素子を記憶素子として備えている。第２の磁気メモリは、記憶層２が高Ｋｕ層２ａのみからなる以外は図１０に示す磁気抵抗効果素子と同じ構成の磁気抵抗効果素子を記憶素子として備えている。第３の磁気メモリは、図１０に示す磁気抵抗効果素子であって、低Ｋｕ層２ｂと高Ｋｕ層２ａとの交換結合定数Ｊｅｘが２ｅｒｇ／ｃｍ２であり、高Ｋｕ層２ａと低Ｋｕ層２ｅとの交換結合定数Ｊｅｘが１０ｅｒｇ／ｃｍ２である磁気抵抗効果素子を記憶素子として備えている。第４の磁気メモリは、図１０に示す磁気抵抗効果素子であって、低Ｋｕ層２ｂと高Ｋｕ層２ａとの交換結合定数Ｊｅｘが１０ｅｒｇ／ｃｍ２であり、高Ｋｕ層２ａと低Ｋｕ層２ｅとの交換結合定数Ｊｅｘが２ｅｒｇ／ｃｍ２である磁気抵抗効果素子を記憶素子として備えている。
【００５０】
これらの第１乃至第４の磁気メモリにおける、記憶層の磁化が反転する反転電流密度（書き込み電流密度）Ｊｃを測定し、測定結果を図１３（ａ）乃至１３（ｄ）にそれぞれ示す。
【００５１】
記憶層２の熱安定性が第１乃至第４の磁気メモリで同じになるように設定した。図１３（ａ）に示す第１の磁気メモリにすることにより、図１３（ｂ）に示す第２の磁気メモリと比較すると、書き込み電流密度Ｊｃは０．６倍に低減している。図１３（ａ）に示す第１の磁気メモリにおいては、各磁性層間の交換結合定数は１０ｅｒｇ／ｃｍ２と大きい。そこで図１３（ｃ）に示す第３の磁気メモリのように、高Ｋｕ層２ａと、低Ｋｕ層２ｂとの交換結合定数を２ｅｒｇ／ｃｍ２小さくすると、図１３（ｂ）に示す場合に比べて、書き込み電流密度Ｊｃは０．５倍になる。また、図１３（ｄ）に示す第４の磁気メモリのように、低Ｋｕ層２ｅと高Ｋｕ層２ａの交換結合を小さくしても書き込み電流密度Ｊｃの低減にはあまり効果がない。
【００５２】
以上のことから、本実施形態においても、スペーサ層４側の低Ｋｕ層２ｂと高Ｋｕ層２ａの交換結合が小さい方が書き込み電流の低減には好適であることがわかる。一方、スペーサ層４と反対側に配置された低Ｋｕ層２ｅと高Ｋｕ層２ａとの間の交換結合は、低Ｋｕ層２ｂと高Ｋｕ層２ａとの間の交換結合よりも大きい方が好適である。このことは、図１３（ｄ）に示すように、低Ｋｕ層２ｅと高Ｋｕ層２ａとの間の交換結合定数Ｊｅｘが２ｅｒｇ／ｃｍ２のように小さいと、弱いとｔ-reverseの揺らぎが大きくなるため、結果的に書き込み電流の低電流化の効果が小さくなるためである。図１７に、書き込み電流密度Ｊｃの低Ｋｕ層２ｅと高Ｋｕ層２ａとの間の交換結合定数Ｊｅｘに対する依存性を示す。交換結合定数Ｊｅｘが５ｅｒｇ／ｃｍ２以下になると急激に書き込み電流が増加している。このことから、Ｊｅｘ＝５ｅｒｇ／ｃｍ２以上にすることが書き込み電流の低減には好適であることがわかる。なお、Ｊｅｘを制御する方法は第１実施形態で述べた方法を用いることができる。
【００５３】
図１０に示す磁気抵抗効果素子を用いた本実施形態のもうひとつの利点は、高いＭＲ比が得られることである。低Ｋｕ層２ｂと低Ｋｕ層２ｅをまとめてスペーサ層に隣接した場所に置くと、低Ｋｕ層の磁化が傾き、その結果ＭＲ比が低下する。低Ｋｕ層２ｂと低Ｋｕ層２ｅに分けることでこの問題を回避できる。
【００５４】
図１４に、記憶層が低Ｋｕ層と、高Ｋｕ層との２層積層構造を有している場合（例えば、第１実施形態）において、書き込み電流密度Ｊｃの揺らぎに関する記憶層の直径依存性のＬＬＧシミュレーション結果を示す。横軸は、Ｄｓで正規化した記憶層の直径Ｄを示し、縦軸は、書き込み電流密度Ｊｃで正規化した書き込み電流密度Ｊｃのばらつきσ（Ｊｃ）を示している。ここでＤｓは、磁化反転過程において二磁区を経て反転する過程と、単磁区のまま磁化困難軸を向いて反転する過程の、エネルギーバリアが同一になるＭＴＪ素子の直径である。記憶層の直径がＤｓ以下の場合、記憶層は単磁区的な磁化反転過程を取ることができる。低Ｋｕ層２ｂおよび低Ｋｕ層２ｅの一方と、高Ｋｕ層２ａとからなる積層記憶層のＤｓは、下記の（４）式で表されることを本発明者らは見出した。Ｋｕは磁気異方性エネルギー密度、ｔは厚さである。サフィックスの１は高Ｋｕ層を、２は低Ｋｕ層を、それぞれ表す。ここでＡとＭｓａｖは、高Ｋｕ層と低Ｋｕ層の平均的な交換スティフネス定数と飽和磁化である。Ｎａは、直径Ｄｓ、厚さｔ１＋ｔ２の円柱における膜厚方向の反磁界係数である。
【数４】
0005537554.tif 000005
【００５５】
なお、上記（４）式は、記憶層が低Ｋｕ層２ｂ、高Ｋｕ層２ａ、および低Ｋｕ層２ｅからなる３層積層構造の場合（例えば、第３実施形態）にも用いることができる。この場合、ＫＵ２は低Ｋｕ層２ｂのＫＵと低Ｋｕ層２ｅのＫＵとの平均値を表し、ｔ２は低Ｋｕ層２ｂの厚さと低Ｋｕ層２ｅの厚さとの和を表す。
【００５６】
図１４からわかるように、Ｄ／Ｄｓが１．５以上になると急激に書き込み電流密度Ｊｃのばらつきが大きくなる。Ｊｃの揺らぎが大きいと書きこみエラーが増大する。書き込みエラーを十分に低減する（例えば確率１×１０−１０以下に）するためには、大きな書込み電流を必要としてしまう。従って、ＤをＤｓの１．５倍未満にすることが書き込みエラーを抑制し、書き込み電流を低減するためには好適である。従来、単層記憶層ではＤ≦Ｄｓが望ましいとされていたが（例えば、特開２００９−９９６２８号公報）、積層記憶層に対しては、書き込み電流密度Ｊｃの揺らぎの観点からＤ＜１．５Ｄｓが望ましいことが、本発明者達によって明らかになった。高Ｋｕ層のみの記憶層に対して、低Ｋｕ層（或いは外側低Ｋｕ層）を積層すると（４）式に従ってＤｓが増大する利点が本発明者達によって見出された。同じ直径Ｄであれば積層によって書き込み電流密度Ｊｃの揺らぎが抑制される利点がある。（４）式は、単層記憶層の式（特開２００９−９９６２８号公報）とは異なるし、低Ｋｕ層と高Ｋｕ層のＫｕを平均化して単層記憶層の式に代入した式とも異なる。積層記憶層ならではの効果を表した式である。
【００５７】
本実施形態によれば、記憶層の熱安定性を低下させることなく書き込み電流を低減することができる。
【００５８】
以上説明したように、本発明第１乃至第３実施形態によれば、記憶層の熱安定性を低下させることなく書き込み電流を低減することができる。すなわち、記憶保持時間を十分長く保証することが可能となりかつ書き込み電流を低減することができる。また、磁性体の磁化反転が確率現象であるために起きる、書き込みエラー、読み出しエラー、または記憶保持エラー等による誤動作の確率を大幅に減少させることができる。
【００５９】
（第４実施形態）
次に、本発明の第４実施形態による磁気メモリについて図１５乃至図１６を参照して説明する。
【００６０】
本実施形態のＭＲＡＭの回路図を図１５に示す。本実施形態のＭＲＡＭは、第１実施形態およびその変形例、第２実施形態、および第３実施形態で説明した、図２、図６、図７図１０に示す磁気抵抗効果素子（ＭＴＪ素子）１を、メモリセルの記憶素子として用いている。このＭＲＡＭは、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ３０を備えている。メモリセルアレイ３０には、それぞれが列（カラム）方向に延在するように、複数のビット線対ＢＬ、／ＢＬが配設されている。また、メモリセルアレイ３０には、それぞれが行（ロウ）方向に延在するように、複数のワード線ＷＬが配設されている。
【００６１】
ビット線ＢＬとワード線ＷＬとの交差部分には、メモリセルＭＣが配置されている。各メモリセルＭＣは、ＭＴＪ素子１、及びｎチャネルＭＯＳトランジスタからなる選択トランジスタ３１を備えている。ＭＴＪ素子１の一端は、ビット線ＢＬに接続されている。ＭＴＪ素子１の他端は、選択トランジスタ３１のドレイン端子に接続されている。選択トランジスタ３１のゲート端子は、ワード線ＷＬに接続されている。選択トランジスタ３１のソース端子は、ビット線／ＢＬに接続されている。
【００６２】
ワード線ＷＬには、ロウデコーダ３２が接続されている。ビット線対ＢＬ、／ＢＬには、書き込み回路３４及び読み出し回路３５が接続されている。書き込み回路３４及び読み出し回路３５には、カラムデコーダ３３が接続されている。各メモリセルＭＣは、ロウデコーダ３２及びカラムデコーダ３３により選択される。
【００６３】
メモリセルＭＣへのデータの書き込みは、以下のように行われる。先ず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されたワード線ＷＬが活性化される。これにより、選択トランジスタ３１がオン状態となる。ここで、ＭＴＪ素子１には、書き込みデータに応じて、双方向の書き込み電流Ｉｗが供給される。具体的には、ＭＴＪ素子１に、図１５において左から右へ書き込み電流Ｉｗを供給する場合、書き込み回路３４は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、ＭＴＪ素子１に、図１５において右から左へ書き込み電流Ｉｗを供給する場合、書き込み回路３４は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”、或いはデータ“１”を書き込むことができる。
【００６４】
次に、メモリセルＭＣからのデータ読み出しは、以下のように行われる。まず、データ読み出しを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されたワード線ＷＬが活性化される。これにより、選択されたメモリセルＭＣの選択トランジスタ３１がオン状態にとなる。読み出し回路３５は、ＭＴＪ素子１に、例えば図１５において右から左へ流れる読み出し電流Ｉｒを供給する。そして、読み出し回路３５は、この読み出し電流Ｉｒに基づいて、ＭＴＪ素子１の抵抗値を検出する。このようにして、ＭＴＪ素子１に記憶されたデータを読み出すことができる。
【００６５】
次に、ＭＲＡＭの構造について説明する。図１６は、１個のメモリセルＭＣを中心に示したＭＲＡＭの構成を示す断面図である。
【００６６】
ｐ型半導体基板４０の表面領域には、素子分離絶縁層４１が設けられ、この素子分離絶縁層４１が設けられていない半導体基板４０の表面領域が素子を形成する素子領域（active area）となる。素子分離絶縁層４１は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。ＳＴＩとしては、例えば酸化シリコンが用いられる。
【００６７】
半導体基板４０の素子領域に選択トランジスタ３１が形成される。この選択トランジスタ３１は、互いに離間したソース領域４２ａおよびドレイン領域４２ｂが設けられている。このソース領域４２ａおよびドレイン領域４２ｂはそれぞれ、半導体基板４０内に高濃度のｎ＋型不純物を導入して形成されたｎ＋型拡散領域から構成される。ソース領域４２ａおよびドレイン領域４２ｂ間のチャネル４３となる半導体基板４０の領域上には、ゲート絶縁膜５１が形成され、このゲート絶縁膜５１上にゲート電極５２が設けられている。
【００６８】
ゲート電極５２は、ワード線ＷＬとして機能する。
【００６９】
ソース領域４２ａ上には、コンタクト６２を介して配線層６３が設けられている。配線層６３は、ビット線／ＢＬとして機能する。ドレイン領域４２ｂ上には、コンタクト６４を介して引き出し線６５が設けられている。引き出し線６５上には、下部電極７１と、上部電極７２に挟まれたＭＴＪ素子１が設けられている。上部電極７２上には、配線層７６が設けられている。配線層７６は、ビット線ＢＬとして機能する。また、半導体基板４０と配線層７６との間は、例えば酸化シリコンからなる層間絶縁層６７で満たされている。
【００７０】
本実施形態によれば、第１実施形態およびその変形例、第２実施形態、第３実施形態のいずれかによるＭＴＪ素子１を用いてＭＲＡＭを構成することができる。
【００７１】
本実施形態も第１実施形態と同様に、記憶層の熱安定性を低下させることなく書き込み電流を低減することができる。
【符号の説明】
【００７２】
１  磁気抵抗効果素子
２  記憶層
２ａ  高Ｋｕ層
２ｂ  低Ｋｕ層
２ｃ  非磁性層（酸化層）
２ｄ  中間Ｋｕ層
２ｅ  低Ｋｕ層
【図１】
0005537554.tif 000007
【図２】
0005537554.tif 000008
【図３】
0005537554.tif 000009
【図４】
0005537554.tif 000010
【図５】
0005537554.tif 000011
【図６】
0005537554.tif 000012
【図７】
0005537554.tif 000013
【図８】
0005537554.tif 000014
【図９】
0005537554.tif 000015
【図１０】
0005537554.tif 000016
【図１１】
0005537554.tif 000017
【図１２】
0005537554.tif 000018
【図１３】
0005537554.tif 000019
【図１４】
0005537554.tif 000020
【図１５】
0005537554.tif 000021
【図１６】
0005537554.tif 000022
【図１７】
0005537554.tif 000023