(57)【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板の上に設けられ、窒化物半導体を含む第１〜第ｎバッファ層（ｎは、２以上９以下の整数）を有する第１バッファ部であって、前記第１〜第ｎバッファ層のうちの第ｉバッファ層（ｉは、１以上ｎ未満の整数）は、前記第１バッファ層の主面に対して平行な第１方向の格子長Ｗｉを有し、前記第ｉバッファ層の上に設けられ前記第ｉバッファ層に接する第（ｉ＋１）バッファ層は、前記第１方向の格子長Ｗ（ｉ＋１）を有し、前記第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層が、０．００３≦（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす第１バッファ部と、
前記第１バッファ部の上に設けられ、シリコンを含むシリコン含有部と、
前記シリコン含有部の上に設けられ、窒化物半導体を含む上層部と、
を備え、
前記上層部は、
前記シリコン含有部の上に設けられ、窒化物半導体を含む第２バッファ部と、
前記第２バッファ部の上に設けられ、窒化物半導体を含む機能層と、
を含み、
前記機能層は、不純物を含む不純物含有層を含み、
前記不純物含有層の不純物の濃度は、前記第２バッファ部の不純物の濃度よりも高い窒化物半導体ウェーハ。
【請求項２】
シリコン基板の上に形成され、窒化物半導体を含む第１〜第ｎバッファ層（ｎは、２以上９以下の整数）を有する第１バッファ部であって、前記第１〜第ｎバッファ層のうちの第ｉバッファ層（ｉは、１以上ｎ未満の整数）は、前記第１バッファ層の主面に対して平行な第１方向の格子長Ｗｉを有し、前記第ｉバッファ層の上に設けられ前記第ｉバッファ層に接する第（ｉ＋１）バッファ層は、前記第１方向の格子長Ｗ（ｉ＋１）を有し、前記第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層が、０．００３≦（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす第１バッファ部と、
前記第１バッファ部の上に設けられ、シリコンを含むシリコン含有部と、
前記シリコン含有部の上に設けられ、窒化物半導体を含む第２バッファ部と、
前記第２バッファ部の上に設けられ、窒化物半導体を含む機能層と、
を備え、
前記機能層は、不純物を含む不純物含有層を含み、
前記不純物含有層の不純物の濃度は、前記第２バッファ部の不純物の濃度よりも高い窒化物半導体素子。
【請求項３】
窒化物半導体を含む第１〜第ｎバッファ層（ｎは、２以上９以下の整数）を有する第１バッファ部であって、前記第１〜第ｎバッファ層のうちの第ｉバッファ層（ｉは、１以上ｎ未満の整数）は、前記第１バッファ層の主面に対して平行な第１方向の格子長Ｗｉを有し、前記第ｉバッファ層の上に設けられ前記第ｉバッファ層に接する第（ｉ＋１）バッファ層は、前記第１方向の格子長Ｗ（ｉ＋１）を有し、前記第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層が、０．００３≦（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす第１バッファ部を、シリコン基板の上に形成する工程と、
前記第１バッファ部の上に、シリコンを含むシリコン含有部を形成する工程と、
前記シリコン含有部の上に、窒化物半導体を含む上層部を形成する工程と、
を備え、
前記上層部を形成する前記工程は、
前記シリコン含有部の上に、窒化物半導体を含む第２バッファ部を形成する工程と、
前記第２バッファ部の上に、窒化物半導体を含む機能層を形成する工程と、
を含み、
前記機能層を形成する前記工程は、不純物を含み、不純物の濃度が前記第２バッファ部の不純物の濃度よりも高い不純物含有層を形成する工程を含む、
窒化物半導体ウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法に関する。
【背景技術】
【０００２】
窒化物半導体を含む半導体層をシリコン基板上に形成した窒化物半導体ウェーハがある。窒化物半導体ウェーハは、例えば、発光ダイオード（ＬＥＤ）、高速電子デバイスまたはパワーデバイスなどの製造に用いられる。窒化物半導体ウェーハには、シリコン基板の熱膨張係数と半導体層の熱膨張係数の違いにより、製造時に半導体層にクラックが発生し易いという問題がある。窒化物半導体層に圧縮応力を印加することによって、クラックの発生を抑制する手法がある。しかしながら、窒化物半導体層に圧縮応力を印加すると、貫通転位を低減させることが困難になる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００９−５２７９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、クラックを抑制し、転位密度の低い窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、シリコン基板と、第１バッファ部と、シリコン含有部と、上層部と、を備えた窒化物半導体ウェーハが提供される。前記第１バッファ部は、前記シリコン基板の上に設けられ、窒化物半導体を含む第１〜第ｎバッファ層（ｎは、２以上９以下の整数）を有する。前記第１〜第ｎバッファ層のうちの第ｉバッファ層（ｉは、１以上ｎ未満の整数）は、前記第１バッファ層の主面に対して平行な第１方向の格子長Ｗｉを有する。前記第ｉバッファ層の上に設けられ前記第ｉバッファ層に接する第（ｉ＋１）バッファ層は、前記第１方向の格子長Ｗ（ｉ＋１）を有する。前記第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層は、０．００３≦（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす。前記シリコン含有部は、前記第１バッファ部の上に設けられ、シリコンを含む。前記上層部は、前記シリコン含有部の上に設けられ、窒化物半導体を含む。前記上層部は、前記シリコン含有部の上に設けられ、窒化物半導体を含む第２バッファ部と、前記第２バッファ部の上に設けられ、窒化物半導体を含む機能層と、を含む。前記機能層は、不純物を含む不純物含有層を含む。前記不純物含有層の不純物の濃度は、前記第２バッファ部の不純物の濃度よりも高い。
本発明の別の実施形態によれば、シリコン基板の上に形成され、窒化物半導体を含む第１〜第ｎバッファ層（ｎは、２以上９以下の整数）を有する第１バッファ部であって、前記第１〜第ｎバッファ層のうちの第ｉバッファ層（ｉは、１以上ｎ未満の整数）は、前記第１バッファ層の主面に対して平行な第１方向の格子長Ｗｉを有し、前記第ｉバッファ層の上に設けられ前記第ｉバッファ層に接する第（ｉ＋１）バッファ層は、前記第１方向の格子長Ｗ（ｉ＋１）を有し、前記第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層が、０．００３≦（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす第１バッファ部と、前記第１バッファ部の上に設けられ、シリコンを含むシリコン含有部と、前記シリコン含有部の上に設けられ、窒化物半導体を含む第２バッファ部と、前記第２バッファ部の上に設けられ、窒化物半導体を含む機能層と、を備え、前記機能層は、不純物を含む不純物含有層を含み、前記不純物含有層の不純物の濃度は、前記第２バッファ部の不純物の濃度よりも高い窒化物半導体素子が提供される。
本発明の別の実施形態によれば、窒化物半導体を含む第１〜第ｎバッファ層（ｎは、２以上９以下の整数）を有する第１バッファ部であって、前記第１〜第ｎバッファ層のうちの第ｉバッファ層（ｉは、１以上ｎ未満の整数）は、前記第１バッファ層の主面に対して平行な第１方向の格子長Ｗｉを有し、前記第ｉバッファ層の上に設けられ前記第ｉバッファ層に接する第（ｉ＋１）バッファ層は、前記第１方向の格子長Ｗ（ｉ＋１）を有し、前記第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層が、０．００３≦（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす第１バッファ部を、シリコン基板の上に形成する工程と、前記第１バッファ部の上に、シリコンを含むシリコン含有部を形成する工程と、前記シリコン含有部の上に、窒化物半導体を含む上層部を形成する工程と、を備え、前記上層部を形成する前記工程は、前記シリコン含有部の上に、窒化物半導体を含む第２バッファ部を形成する工程と、前記第２バッファ部の上に、窒化物半導体を含む機能層を形成する工程と、を含み、前記機能層を形成する前記工程は、不純物を含み、不純物の濃度が前記第２バッファ部の不純物の濃度よりも高い不純物含有層を形成する工程を含む、窒化物半導体ウェーハの製造方法が提供される。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る窒化物半導体ウェーハを示す模式的断面図である。
【図２】第１の実施形態に係る窒化物半導体ウェーハの特性を示す逆格子空間マッピング図である。
【図３】参考例の特性を示す逆格子空間マッピング図である。
【図４】図４（ａ）〜図４（ｄ）は、第１の実施形態に係る窒化物半導体ウェーハの一部を示す電子顕微鏡写真である。
【図５】第１の実施形態に係る窒化物半導体ウェーハの特性を示す表である。
【図６】第１の実施形態に係る窒化物半導体ウェーハの特性を示すグラフ図である。
【図７】第１の実施形態に係る窒化物半導体ウェーハの特性を示す表である。
【図８】第１の実施形態に係る窒化物半導体ウェーハの特性を示すグラフ図である。
【図９】第１の実施形態に係る窒化物半導体ウェーハの特性を示すグラフ図である。
【図１０】第１の実施形態に係る窒化物半導体ウェーハの特性を示すグラフ図である。
【図１１】第１の実施形態に係る別の窒化物半導体ウェーハを示す模式的断面図である。
【図１２】第１の実施形態に係る別の窒化物半導体ウェーハを示す模式的断面図である。
【図１３】第１の実施形態に係る別の窒化物半導体ウェーハの一部を示す模式的断面図である。
【図１４】第１の実施形態に係る別の窒化物半導体ウェーハの一部を示す模式的断面図である。
【図１５】第１の実施形態に係る別の窒化物半導体ウェーハの特性を示すグラフ図である。
【図１６】第１の実施形態に係る別の窒化物半導体ウェーハを示す模式的断面図である。
【図１７】第２の実施形態に係る窒化物半導体素子を示す模式的断面図である。
【図１８】図１８（ａ）〜図１８（ｅ）は、第３の実施形態に係る窒化物半導体ウェーハの製造方法を示す工程順模式的断面図である。
【図１９】第３の実施形態に係る窒化物半導体ウェーハの製造方法を示すフローチャート図である。
【発明を実施するための形態】
【０００７】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施の形態）  
本実施形態に係る窒化物半導体ウェーハ１１０は、例えば、半導体発光素子、半導体受光素子、または、電子デバイスなどの窒化物半導体素子の製造に用いられる。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、例えば、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
【０００９】
図１は、第１の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。  
図１に表したように、本実施形態に係る窒化物半導体ウェーハ１１０は、シリコン基板４０と、第１バッファ部５１と、シリコン含有部５５と、上層部１５と、を備える。  
第１バッファ部５１は、シリコン基板４０の上に設けられる。シリコン含有部５５は、第１バッファ部５１の上に設けられる。シリコン含有部５５は、シリコンを含む。上層部１５は、シリコン含有部５５の上に設けられる。上層部１５は、窒化物半導体を含む。上層部１５は、第２バッファ部５２と機能層１０ｓとの少なくともいずれかを含む。第２バッファ部５２は、シリコン含有部５５の上に設けられる。第２バッファ部５２は、窒化物半導体を含む。機能層１０ｓは、第２バッファ部５２の上に設けられる。機能層１０ｓは、窒化物半導体を含む。機能層１０ｓは、不純物を含む不純物含有層ＩＬを含む。不純物含有層ＩＬの不純物の濃度は、第２バッファ部５２の不純物の濃度よりも高い。
【００１０】
ここで、シリコン基板４０から機能層１０ｓに向かう積層方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。  
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
【００１１】
第１バッファ部５１は、第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎの複数のバッファ層を有する。但し、ｎは、２以上９以下の整数である。第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎのうちの第ｉバッファ層ＢＦｉは、第１バッファ層ＢＦ１の主面ＢＦ１ａに対して平行な第１方向の格子長Ｗｉを有する。但し、ｉは、１以上ｎ未満の整数である。
【００１２】
第ｉバッファ層ＢＦｉの上に設けられた第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）は、第１方向の格子長Ｗ（ｉ＋１）を有する。第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）は、例えば、第ｉバッファ層ＢＦｉに接する。
【００１３】
第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層（すなわち第ｉバッファ層ＢＦｉ及び第（ｉ＋１）バッファ層ＢＦ（ｉ＋１））は、全て（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす。後述するように、（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉは、０．００３以上であることが好ましい。
【００１４】
例えば、第１バッファ層ＢＦ１の主面ＢＦ１ａが、ｃ面である場合、第１方向は例えばａ軸方向である。例えば、格子長Ｗｉは、第ｉバッファ層ＢＦｉにおけるａ軸方向の格子長である。
【００１５】
以下では、説明を簡単にするために、第１方向がａ軸方向である場合として説明する。但し、実施形態において、第１方向は、主面ＢＦ１ａ（Ｘ−Ｙ平面）に対して平行な任意の方向とすることができ、以下の説明は、ａ軸方向が主面ＢＦ１ａ（Ｘ−Ｙ平面）に対して平行な任意の方向である場合に適用できる。
【００１６】
第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎは、窒化物半導体を含む。第１バッファ層ＢＦ１は、例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）を含む。第ｎバッファ層ＢＦｎは、例えば、ＡｌｘｎＧａ１−ｘｎＮ（０≦ｘｎ＜ｘ１）を含む。第１バッファ層ＢＦ１と第ｎバッファ層ＢＦｎとの間の第ｉバッファ層ＢＦｉは、例えば、ＡｌｘｉＧａ１−ｘｉＮ（ｘｎ＜ｘｉ＜ｘ１）を含む。第１バッファ層ＢＦ１は、例えば、ＡｌＮ層である。第ｎバッファ層ＢＦｎは、例えば、ＡｌＧａＮ層またはＧａＮ層である。第１バッファ層ＢＦ１と第ｎバッファ層ＢＦｎとの間の第ｉバッファ層ＢＦｉは、例えば、ＡｌＧａＮ層である。第ｎバッファ層ＢＦｎがＡｌＧａＮ層である場合、第１バッファ層ＢＦ１と第ｎバッファ層ＢＦｎとの間の第ｉバッファ層ＢＦｉのＡｌＧａＮ層のＡｌ組成比は、第ｎバッファ層ＢＦｎのＡｌＧａＮ層のＡｌ組成比よりも高くする。
【００１７】
第ｉバッファ層ＢＦｉと第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）との第１方向（例えばａ軸方向）の格子不整合率（lattice mismatch）ＬＭは、（１）式で求められる。  
[数１]  
ＬＭ＝（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ  ×１００（％）  …  （１）  
以下では、ＡｌＮ層とＧａＮ層との物性値から得られるａ軸方向の格子不整合率をＬＭｃ、ＡｌＮ層とＧａＮ層との実験値から得られるａ軸方向の格子不整合率をＬＭｔ、第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層のａ軸方向の格子不整合率をＬＭｘと表記して説明する。  
例えば、第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘは、全て０．３％≦ＬＭｘ≦０．８％の関係を満たす。
【００１８】
第１バッファ層ＢＦ１がＡｌＮ層であり、第ｎバッファ層ＢＦｎがＧａＮ層であるとする。ＡｌＮ層とＧａＮ層との物性値から得られるａ軸方向の格子不整合率ＬＭｃは、２．５％である。ＡｌＮ層とＧａＮ層との実験値から得られるａ軸方向の格子不整合率ＬＭｔは、例えば、１．９％以上２．５％以下である。すなわち、第１バッファ層ＢＦ１と第ｎバッファ層ＢＦｎとの第１方向における格子不整合率ＬＭｔは、１．９％以上２．５％以下である。
【００１９】
第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘが一定であるとする。このとき、格子不整合率ＬＭｘが０．３％である場合、０．３×８＝２．４であるから、ＡｌＮ層である第１バッファ層ＢＦ１とＧａＮ層である第ｎバッファ層ＢＦｎとの間に設けられるＡｌＧａＮ層の数は、７である。
【００２０】
すなわち、第１バッファ部５１に設けられるバッファ層の数ｎの最大値は、上記ＡｌＧａＮ層の数７にＡｌＮ層とＧａＮ層とを加えた９である。また、数ｎの最小値は、例えば、ＡｌＮ層とその上のＡｌＧａＮ層との２である。このため、数ｎは、２以上９以下の整数となる。
【００２１】
シリコン基板４０の上にＡｌＮ層を形成する場合、ＡｌＮ層のａ軸方向の格子は、ＡｌＮとシリコンとの格子定数差によって引っ張られる。また、ＡｌＧａＮ層の上にＧａＮ層を形成する場合、ＧａＮ層のａ軸方向の格子は、ＧａＮとＡｌＧａＮとの格子定数差によって圧縮される。このため、ＡｌＮ層とＧａＮ層とのａ軸方向の格子不整合率ＬＭｔは、２．５％よりも小さくなる傾向にある。窒化物半導体ウェーハの複数の試料を作製し、それら複数の試料のＡｌＮ層とＧａＮ層とのａ軸方向の格子不整合率ＬＭｔを測定した実験によると、格子不整合率ＬＭｔの平均値は、約２．１％であった。すなわち、ＡｌＮ層とＧａＮ層とのａ軸方向の実際の格子不整合率ＬＭｔは、例えば、２．０％以上２．２％以下である。
【００２２】
第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘは、Ａｌの組成比を変化させることで調整される。第１バッファ層ＢＦ１から第ｎバッファ層ＢＦｎに向かって、Ａｌの組成比を徐々に低下させる。すなわち、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）におけるＡｌの組成比は、第ｉバッファ層ＢＦｉにおけるＡｌの組成比よりも低い。
【００２３】
以下では、第１バッファ部５１に設けられる層の数ｎを５として、説明を行う。  
すなわち、第１バッファ部５１は、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を有する。第１バッファ層ＢＦ１は、シリコン基板４０の上に設けられる。第２バッファ層ＢＦ２は、第１バッファ層ＢＦ１の上に設けられる。第３バッファ層ＢＦ３は、第２バッファ層ＢＦ２の上に設けられる。第４バッファ層ＢＦ４は、第３バッファ層ＢＦ３の上に設けられる。第５バッファ層ＢＦ５は、第４バッファ層ＢＦ４の上に設けられる。この例においては、第５バッファ層ＢＦ５が、第ｎバッファ層ＢＦｎである。
【００２４】
第１バッファ層ＢＦ１は、例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）を含む。第２バッファ層ＢＦ２は、例えば、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜ｘ１）を含む。第３バッファ層ＢＦ３は、例えば、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜ｘ２）を含む。第４バッファ層ＢＦ４は、例えば、Ａｌｘ４Ｇａ１−ｘ４Ｎ（０＜ｘ４＜ｘ３）を含む。第５バッファ層ＢＦ５は、例えば、Ａｌｘ５Ｇａ１−ｘ５Ｎ（０≦ｘ５＜ｘ４）を含む。組成比ｘ１〜組成比ｘ５は、ｘ１＞ｘ２＞ｘ３＞ｘ４＞ｘ５の関係にある。窒化物半導体ウェーハ１１０においては、例えば、ｘ１＝１、ｘ２＝０．５、ｘ３＝０．３、ｘ４＝０．１５、及び、ｘ５＝０とされる。
【００２５】
例えば、第２バッファ層ＢＦ２は、第１バッファ層ＢＦ１に接する。第３バッファ層ＢＦ３は、第２バッファ層ＢＦ２に接する。第４バッファ層ＢＦ４は、第３バッファ層ＢＦ３に接する。第５バッファ層ＢＦ５は、第４バッファ層ＢＦ４に接する。
【００２６】
第１〜第５バッファ層ＢＦ１〜ＢＦ５は、それぞれ、第１方向（例えばａ軸方向）の格子長、すなわち、第１〜第５格子長Ｗ１〜Ｗ５をそれぞれ有する。
【００２７】
第２バッファ層ＢＦ２と第１バッファ層ＢＦ１とは、例えば、０．００３≦（Ｗ２−Ｗ１）／Ｗ１≦０．００８の関係を満たす。第３バッファ層ＢＦ３と第２バッファ層ＢＦ２とは、例えば、０．００３≦（Ｗ３−Ｗ２）／Ｗ２≦０．００８の関係を満たす。第４バッファ層ＢＦ４と第３バッファ層ＢＦ３とは、例えば、０．００３≦（Ｗ４−Ｗ３）／Ｗ３≦０．００８の関係を満たす。第５バッファ層ＢＦ５と第４バッファ層ＢＦ４とは、例えば、０．００３≦（Ｗ５−Ｗ４）／Ｗ４≦０．００８の関係を満たす。
【００２８】
第２バッファ部５２は、例えば、Ａｌｘ０Ｇａｘ０Ｎ（０≦ｘ０＜１）を含む。第２バッファ部５２には、例えば、ノンドープのＧａＮ層が用いられる。第２バッファ部５２は、ＧａＮ層に限ることなく、例えば、ＡｌＧａＮ層でもよい。第２バッファ部５２は、例えば、シリコン含有部５５の上に設けられたＡｌＧａＮ層と、このＡｌＧａＮ層の上に設けられたＧａＮ層と、を含む積層体でもよい。第２バッファ部５２は、例えば、Ａｌ組成比の異なる複数のＡｌＧａＮ層を積層させた積層体でもよい。以下では、第２バッファ部５２がＧａＮ層である場合として説明する。すなわち、この例において、第２バッファ部５２のＡｌ組成比ｘ０は、０である。第２バッファ部５２の厚さは、例えば、２５０ｎｍ以上３０００ｎｍ以下である。
【００２９】
図２は、第１の実施形態に係る窒化物半導体ウェーハの特性を例示する逆格子空間マッピング図である。  
図２の横軸は、＜１１−２０＞方向の格子定数の逆数Ｑｘであり、縦軸は、＜０００４＞方向の格子定数の逆数Ｑｚである。  
図２は、窒化物半導体ウェーハ１１０（ｘ０＝０、ｘ１＝１、ｘ２＝０．５、ｘ３＝０．３、ｘ４＝０．１５、及び、ｘ５＝０）の逆格子空間マッピングの測定結果を表す。  
図２に表したように、隣接する２つのバッファ層において、ａ軸方向の格子不整合率ＬＭｘは、０．４６％、０．６６％、０．３４％及び０．６３％である。このように、窒化物半導体ウェーハ１１０においては、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たしている。
【００３０】
このように、本実施形態に係る窒化物半導体ウェーハ１１０では、例えば、ＡｌＮ層とＧａＮ層との格子不整合率ＬＭｔを、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすように、複数のＡｌＧａＮ層で分割する。
【００３１】
図３は、参考例の特性を例示する逆格子空間マッピング図である。  
図３は、以下の参考例における逆格子マッピングの測定結果を示す。参考例においては、ＡｌＮ層とＧａＮ層との間に、複数のＡｌＧａＮ層が設けられており、複数のＡｌＧａＮ層において、Ａｌの組成比を均等に分けている。
【００３２】
図３に例示した参考例では、ｘ０＝０、ｘ１＝１、ｘ２＝０．７、ｘ３＝０．５、ｘ４＝０．２５、及び、ｘ５＝０としている。  
図３に表したように、参考例では、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘは、０．１２％、０．５５％、０．４７％及び０．９６％である。このように、第１バッファ層ＢＦ１と第２バッファ層ＢＦ２とのａ軸方向の格子不整合率ＬＭｘが、０．１２％であり、０．３％以下である。そして、第４バッファ層ＢＦ４と第５バッファ層ＢＦ５とのａ軸方向の格子不整合率ＬＭｘが、０．９６％であり、０．８％以上である。
【００３３】
参考例のように、ＡｌＮ層とＧａＮ層との間に、Ａｌの組成比を均等に分けた複数のＡｌＧａＮ層を設ける構成では、隣接する２つのバッファ層において、ａ軸方向の格子不整合率ＬＭｘが過度に大きい場合と小さい場合とが生じてしまう。
【００３４】
本実施形態に係る窒化物半導体ウェーハ１１０では、第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘが過度に大きくならないようにする。そして、格子不整合率ＬＭｘが過度に小さくならないようにする。この例では、格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすように、Ａｌの組成比を設定する。
【００３５】
シリコン含有部５５の厚さ（Ｚ軸方向に沿う長さ）は、例えば、０．３原子層以上２．０原子層以下であり、好ましくは、０．５原子層以上１．４原子層以下である。シリコン含有部５５におけるシリコンの濃度は、例えば、６．２×１０１９ａｔｏｍｓ／ｃｍ３以上４．０×１０２０ａｔｏｍｓ／ｃｍ３以下であり、好ましくは、１．０×１０２０ａｔｏｍｓ／ｃｍ３以上２．８×１０２０ａｔｏｍｓ／ｃｍ３以下である。シリコン含有部５５は、例えば、島状である。シリコン含有部５５は、例えば、第１バッファ部５１の上面５１ａの上において非連続的である。第２バッファ部５２の一部は、第１バッファ部５１（第ｎバッファ部ＢＦｎ）に接する。シリコン含有部５５は、例えば、ＳｉＮを含んでも良い。
【００３６】
第１バッファ部５１は、第２バッファ部５２との界面付近にシリコンの濃度の高い領域を含んでもよい。この第１バッファ部５１におけるシリコン濃度の高い部分をシリコン含有部５５と見なし、シリコン濃度の低い部分を第１バッファ部５１と見なしても良い。第２バッファ部５２は、第１バッファ部５１との界面付近にシリコンの濃度の高い領域を含んでもよい。この第２バッファ部５２におけるシリコン濃度の高い部分をシリコン含有部５５と見なし、シリコン濃度の低い部分を第２バッファ部５２と見なしても良い。
【００３７】
図４（ａ）〜図４（ｄ）は、第１の実施形態に係る窒化物半導体ウェーハの一部の構成を例示する電子顕微鏡写真である。  
図４（ａ）〜図４（ｄ）は、第１バッファ部５１の上にシリコン含有層５５を形成し、その後シリコン含有層５５の上に第２バッファ部５２の一部となるＧａＮを形成した試料のＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）顕微鏡写真である。
【００３８】
図４（ａ）の試料においては、シリコン含有層５５の形成の際に、１０４０℃において、３５０ｌｍ（ｌｉｔｅｒ／ｍｉｎｕｔｅ）の流量のＳｉＨ４（モノシラン）を３分間供給している。第２バッファ部５２の形成の際には、１０９０℃において、４０ｌｍの流量のＮＨ３（アンモニア）と５６．４ｃｃｍ（ｃｃ／ｍｉｎｕｔｅ）の流量のＴＭＧａ（トリメチルガリウム）とを５分間供給している。第２バッファ部５２が１５０ｎｍ〜２５０ｎｍの高さの島状の結晶となっていることがわかる。  
図４（ｂ）は、図４（ａ）と同じ試料を倍率を拡大させて撮影した拡大写真である。
【００３９】
図４（ｃ）の試料においては、シリコン含有層５５の形成の際に、１０４０℃において、３５０ｌｍの流量のＳｉＨ４を８分間供給している。第２バッファ部５２の形成の際には、１０９０℃において、４０ｌｍの流量のＮＨ３と５６．４ｃｃｍの流量のＴＭＧａとを５分間供給している。第２バッファ部５２が２００ｎｍ〜６００ｎｍの高さの島状の結晶となっていることがわかる。  
すなわち、図４(ｃ）の試料のシリコン含有部５５の厚さは、図４（ａ）の試料のシリコン含有部５５の厚さよりも厚い。  
図４（ｄ）は、図４（ｃ）と同じ試料を倍率を拡大させて撮影した拡大写真である。
【００４０】
図４（ａ）〜図４（ｄ）には、シリコン含有部５５と、シリコン含有部５５の上に島状に設けられた成長途中の第２バッファ部５２のＧａＮ層と、が示される。但し、シリコン含有部５５の厚さは、ＳＥＭの解像度に対して十分に小さく、シリコン含有部５５をＳＥＭで観察することは難しい。このため、下地として写っている部分は、第１バッファ部５１であるということもできる。また、シリコン含有部５５が島状である場合、下地として写っている部分は、第１バッファ部５１とシリコン含有部５５との双方である。
【００４１】
図４（ａ）〜図４（ｄ）に表したように、第１バッファ部５１の上にシリコン含有部５５を設けることにより、第１バッファ部５１の上に形成されるＧａＮ層（窒化物半導体層）の成長の度合いが変化する。すなわち、シリコン含有部５５は、上に形成される窒化物半導体層（上層部１５）の膜質に影響を与える。
【００４２】
本願発明者は、第１バッファ部５１やシリコン含有部５５などの成長条件を変化させた種々の実験を行うことにより、本実施形態に係る窒化物半導体ウェーハ１１０の構成において、クラックを抑制し、転位密度を低減できることを見出した。
【００４３】
シリコン含有部５５の有無は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）で判別することができる。例えば、ＳＩＭＳを用いた分析を行った結果、第１バッファ部５１と第２バッファ部５２との間の領域に、シリコンが検出された場合に、シリコン含有部５５が設けられていると判別することができる。
【００４４】
以下、本願発明者が独自に行った、窒化物半導体ウェーハに関する実験結果について説明する。  
図５は、第１の実施形態に係る窒化物半導体ウェーハの特性を例示する表である。  
図５は、第１試料ＳＰ０１〜第３試料ＳＰ０３の３つの試料の第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５の成長条件を表す。実験では、図５に表す成長条件に基づいて第１試料ＳＰ０１〜第３試料ＳＰ０３を作製し、第１試料ＳＰ０１〜第３試料ＳＰ０３の特性が評価される。
【００４５】
図５には、以下の実験条件が示されている。  
・シリコン基板４０の厚さｔ０（μｍ）及び第１〜第５バッファ層ＢＦ１〜ＢＦ５のそれぞれの厚さｔ１（ｎｍ）、ｔ２（ｎｍ）、ｔ３（ｎｍ）、ｔ４（ｎｍ）及びｔ５（ｎｍ）、
・第１〜第５バッファ層ＢＦ１〜ＢＦ５を成膜するときの、それぞれの成長温度ＧＴ１（℃）、成長温度ＧＴ２（℃）、成長温度ＧＴ３（℃）、成長温度ＧＴ４（℃）及び成長温度ＧＴ５（℃）、  
・第１〜第５バッファ層ＢＦ１〜ＢＦ５を成膜するときの、それぞれのトリメチルアルミニウム（ＴＭＡ）ガスの流量ＴＭＡ１（ｃｃｍ：ｃｃ／ｍｉｎｕｔｅ）、ＴＭＡ２（ｃｃｍ）、ＴＭＡ３（ｃｃｍ）、ＴＭＡ４（ｃｃｍ）及びＴＭＡ５（ｃｃｍ）、  
・第１〜第５バッファ層ＢＦ１〜ＢＦ５を成膜するときの、それぞれのアンモニア（ＮＨ３）ガスの流量Ｎ１（ｌｍ：ｌｉｔｅｒ／ｍｉｎｕｔｅ）、流量Ｎ２（ｌｍ）、流量Ｎ３（ｌｍ）、流量Ｎ４（ｌｍ）、及び流量Ｎ５（ｌｍ）、  
・第１〜第５バッファ層ＢＦ１〜ＢＦ５を成膜するときの成長速度ＧＲ１（ｎｍ／ｍｉｎｕｔｅ）、成長速度ＧＲ２（ｎｍ／ｍｉｎｕｔｅ）、成長速度ＧＲ３（ｎｍ／ｍｉｎｕｔｅ）、成長速度ＧＲ４（ｎｍ／ｍｉｎｕｔｅ）及び成長速度ＧＲ５（ｎｍ／ｍｉｎｕｔｅ）、  
・第２〜第５バッファ層ＢＦ２〜ＢＦ５のそれぞれのＡｌの組成比ｘ２、ｘ３及びｘ４。  
なお、この実験では、第１バッファ層ＢＦ１におけるＡｌ組成比ｘ１は１であり、第５バッファ層ＢＦ５におけるＡｌ組成比ｘ５は０である。  
成長速度ＧＲ１〜成長速度ＧＲ５は、膜厚を成長時間で割ることで求められる。
【００４６】
シリコン基板４０の上に第１バッファ層ＢＦ１を形成すると、シリコンと第１バッファ層ＢＦ１との第１方向の格子定数差により、シリコン基板４０（窒化物半導体ウェーハ）が反る。このように、第ｉバッファ層ＢＦｉの上に第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）を形成すると、第ｉバッファ層ＢＦｉと第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）との第１方向の格子長の差により、シリコン基板４０が反る。第１試料ＳＰ０１〜第３試料ＳＰ０３においては、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を成膜したときのシリコン基板４０の曲率の変化（反り）が、光学モニタによって測定される。
【００４７】
図６は、第１の実施形態に係る窒化物半導体ウェーハの特性を例示するグラフ図である。  
図６は、第１試料ＳＰ０１〜第３試料ＳＰ０３において、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を順次成膜したときのシリコン基板４０の曲率の変化を表す。  
図６の縦軸は、窒化物半導体ウェーハの曲率ＣＦ（ｋｍ−１）であり、横軸は、第１バッファ部５１の厚さＴ（ｎｍ）である。厚さＴの０ｎｍは、シリコン基板４０と第１バッファ層ＢＦ１との界面に相当する。
【００４８】
第３試料ＳＰ０３のシリコン基板４０の厚さは、第１試料ＳＰ０１のシリコン基板４０の厚さ及び第２試料ＳＰ０２のシリコン基板４０の厚さと異なる。例えば、厚さの異なる複数のシリコン基板４０の上に、同じ第１バッファ部５１を設けた複数の試料を形成した場合、シリコン基板４０の曲率は、シリコン基板４０の厚さと相関する。これは、同じ第１バッファ部５１を形成した場合には、シリコン基板４０の厚さを変化させても、第１バッファ部５１に印加される応力が実質的に同じためである。シリコン基板４０の曲率とシリコン基板４０の厚さとの相関は、例えば、（２）式によって表される。  
【数２】
0005421442.tif 000002
（２）式においては、シリコン基板４０の曲率Ｋと、シリコン基板４０の曲率半径Ｒと、シリコン基板４０の弾性係数Ｍｓと、窒化物半導体層（例えば第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５）の薄膜応力σｆと、窒化物半導体層の薄膜厚さｈｆと、シリコン基板４０の厚さｈｓと、が示される。
【００４９】
図６において、第３試料ＳＰ０３の曲率の変化には、（２）式を用いて第１試料ＳＰ０１のシリコン基板４０の厚さ及び第２試料ＳＰ０２のシリコン基板４０の厚さ（５２５μｍ）の曲率に換算した換算値を用いている。
【００５０】
曲率ＣＦがマイナスである場合、シリコン基板４０の中心のＺ軸方向の位置は、シリコン基板４０の端部のＺ軸方向の位置よりも高い。曲率ＣＦがマイナスである場合、シリコン基板４０は、上凸状に反る状態に対応する。逆に、曲率ＣＦがプラスである場合は、シリコン基板４０が下凸状に反る状態に対応する。
【００５１】
図６に表したように、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５の成膜により、シリコン基板４０の曲率が変化する。すなわち、シリコン基板４０が反る。例えば、第３試料ＳＰ０３の第１バッファ層ＢＦ１の厚さｔ１は、１２０ｎｍである（図５参照）。従って、図６において、厚さＴの０ｎｍ〜１２０ｎｍの範囲における曲率ＣＦの変化量が、第１バッファ層ＢＦ１の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ１である。厚さＴの０ｎｍ〜１２０ｎｍの範囲における曲率の変化量は、第１バッファ層ＢＦ１を成膜する前のシリコン基板４０の曲率と、第１バッファ層ＢＦ１を成膜した後のシリコン基板４０の曲率と、の差である。例えば、第３試料ＳＰ０３においては、第１バッファ層ＢＦ１の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ１が、約１４．４ｋｍ−１（換算値）である。
【００５２】
第３試料ＳＰ０３の第２バッファ層ＢＦ２の厚さｔ２は、１００ｎｍである（図５参照）。厚さＴの１２０ｎｍ〜２２０ｎｍの範囲における曲率ＣＦの変化量が、第２バッファ層ＢＦ２の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ２である。第３試料ＳＰ０３においては、第２バッファ層ＢＦ２の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ２が、約−１８．１ｋｍ−１（換算値）である。
【００５３】
第３試料ＳＰ０３の第３バッファ層ＢＦ３の厚さｔ３は、２１５ｎｍである（図５参照）。厚さＴの２２０ｎｍ〜４３５ｎｍの範囲における曲率ＣＦの変化量が、第３バッファ層ＢＦ３の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ３である。第３試料ＳＰ０３においては、第３バッファ層ＢＦ３の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ３が、約−３８．６ｋｍ−１（換算値）である。
【００５４】
第３試料ＳＰ０３の第４バッファ層ＢＦ４の厚さｔ４は、２５０ｎｍである（図５参照）。厚さＴの４３５ｎｍ〜６８５ｎｍの範囲における曲率ＣＦの変化量が、第４バッファ層ＢＦ４の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ４である。第３試料ＳＰ０３においては、第４バッファ層ＢＦ４の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ４が、約−２９．８ｋｍ−１（換算値）である。
【００５５】
第３試料ＳＰ０３の第５バッファ層ＢＦ５の厚さｔ５は、４００ｎｍである（図５参照）。厚さＴの６８５ｎｍ〜１０８５ｎｍの範囲における曲率ＣＦの変化量が、第５バッファ層ＢＦ５の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ５である。第３試料ＳＰ０３においては、第５バッファ層ＢＦ５の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ５が、約−４４．０ｋｍ−１（換算値）である。
【００５６】
さらに、この評価においては、各バッファ層の成膜によるシリコン基板４０の反りを互いに比較するために、上記の測定結果に基づいて、第２バッファ層ＢＦ２〜第５バッファ層ＢＦ５を１００ｎｍの厚さまで成膜したときのシリコン基板４０の曲率の変化量を、以下のように求める。
【００５７】
上記のように、第３試料ＳＰ０３の第２バッファ層ＢＦ２の厚さｔ２は、１００ｎｍであるので、第２バッファ層ＢＦ２を１００ｎｍの厚さまで成膜したことにともなうシリコン基板４０の曲率の変化量ＣＦ２ａは、曲率の変化量ＣＦ２と同じである。第３試料ＳＰ０３においては、曲率の変化量ＣＦ２ａは、約−１８．１ｋｍ−１（換算値）である。
【００５８】
第３試料ＳＰ０３においては、厚さＴの２２０ｎｍ〜３２０ｎｍの範囲における曲率ＣＦの変化量が、第３バッファ層ＢＦ３を１００ｎｍの厚さまで成膜したことにともなうシリコン基板４０の曲率の変化量ＣＦ３ａである。第３試料ＳＰ０３においては、曲率の変化量ＣＦ３ａは、約−２５．８ｋｍ−１（換算値）である。
【００５９】
第３試料ＳＰ０３においては、厚さＴの４３５ｎｍ〜５３５ｎｍの範囲における曲率ＣＦの変化量が、第４バッファ層ＢＦ４を１００ｎｍの厚さまで成膜したことにともなうシリコン基板４０の曲率の変化量ＣＦ４ａである。第３試料ＳＰ０３においては、曲率の変化量ＣＦ４ａは、約−１３．３ｋｍ−１（換算値）である。
【００６０】
第３試料ＳＰ０３においては、厚さＴの６８５ｎｍ〜７８５ｎｍの範囲における曲率ＣＦの変化量が、第５バッファ層ＢＦ５を１００ｎｍの厚さまで成膜したことにともなうシリコン基板４０の曲率の変化量ＣＦ５ａである。第３試料ＳＰ０３においては、曲率の変化量ＣＦ５ａは、約−２２．６ｋｍ−１（換算値）である。
【００６１】
なお、実験に用いた測定装置では、曲率ＣＦの測定に限界があり、その測定限界においては、マイナス側の合計の曲率の変化量ＣＦｔと、プラス側の曲率の変化量ＣＦ１と、の和の最大が約−８５ｋｍ−１である。第１試料ＳＰ０１においては、厚さＴの７００ｎｍ以降の範囲で測定装置の測定限界に達している。このため、第１試料ＳＰ０１の曲率の変化量ＣＦ５及びＣＦ５ａは、測定できていない。
【００６２】
図６に表したように、シリコン基板４０の上に第１バッファ層ＢＦ１を成膜した場合、シリコン基板４０の曲率は、プラス側に変化する。一方、第１バッファ層ＢＦ１の上に第２バッファ層ＢＦ２を成膜した場合、第２バッファ層ＢＦ２の上に第３バッファ層ＢＦ３を成膜した場合、第３バッファ層ＢＦ３の上に第４バッファ層ＢＦ４を成膜した場合、及び、第４バッファ層ＢＦ４の上に第５バッファ層ＢＦ５を成膜した場合、シリコン基板４０の曲率は、マイナス側に変化する。
【００６３】
シリコン層の上にＡｌＮ層を形成した場合、シリコンとＡｌＮとの第１方向の格子定数差により、ＡｌＮ層に引っ張り応力が印加される。ＡｌＮ層の上にＡｌＧａＮ層を形成した場合、ＡｌＮとＡｌＧａＮとのａ軸方向の格子長の差により、ＡｌＧａＮ層に圧縮応力が印加される。さらに、第１ＡｌＧａＮ層の上に、第１ＡｌＧａＮ層よりもＡｌ組成比の低い第２ＡｌＧａＮ層を形成した場合、Ａｌ組成比の異なる２つのＡｌＧａＮのａ軸方向の格子長の差により、第２ＡｌＧａＮ層に圧縮応力が印加される。そして、ＡｌＧａＮ層の上にＧａＮ層を形成した場合、ＡｌＧａＮとＧａＮとのａ軸方向の格子長の差により、ＧａＮ層に圧縮応力が印加される。第１バッファ層ＢＦ１を成膜した場合と、第２バッファ層ＢＦ２〜第５バッファ層ＢＦ５を成膜した場合と、の曲率の変化の方向の違いは、印加される応力の違いに起因する。
【００６４】
曲率がマイナスである場合、シリコン基板４０は、上凸状に反る。すなわち、第１試料ＳＰ０１〜第３試料ＳＰ０３においては、第２バッファ層ＢＦ２〜第５バッファ層ＢＦ５の成膜により、シリコン基板４０が、上凸状に反る。
【００６５】
第３試料ＳＰ０３においては、ＣＦ２、ＣＦ３、ＣＦ４及びＣＦ５の合計の曲率の変化量ＣＦｔは、約−１３０．４ｋｍ−１（換算値）である。合計の曲理の変化量ＣＦｔは、圧縮応力によるシリコン基板４０の曲率の変化の合計である。また、第３試料ＳＰ０３においては、ＣＦ２ａ、ＣＦ３ａ、ＣＦ４ａ及びＣＦ５ａの合計の曲率の変化量ＣＦａは、約−７９．８ｋｍ−１（換算値）である。なお、図６には、第３試料ＳＰ０３のｔ１〜ｔ５、ＣＦ１〜ＣＦ５、ＣＦ２ａ〜ＣＦ５ａ及びＣＦｔを例示している。
【００６６】
図７は、第１の実施形態に係る窒化物半導体ウェーハの特性を例示する表である。  
図７は、第１試料ＳＰ０１〜第３試料ＳＰ０３の特性及びシリコン基板４０の曲率の変化の測定結果を表す。
【００６７】
図７には、格子不整合率及び曲率の変化量の測定結果が示されている。すなわち、図７には、第１バッファ層ＢＦ１と第２バッファ層ＢＦ２とのａ軸方向の格子不整合率ＬＭ２（％）、第２バッファ層ＢＦ２と第３バッファ層ＢＦ３とのａ軸方向の格子不整合率ＬＭ３（％）、第３バッファ層ＢＦ３と第４バッファ層ＢＦ４とのａ軸方向の格子不整合率ＬＭ４（％）、第４バッファ層ＢＦ４と第５バッファ層ＢＦ５とのａ軸方向の格子不整合率ＬＭ５（％）、が示されている。図７には、１バッファ層ＢＦ１と第５バッファ層ＢＦ５とのａ軸方向の格子不整合率ＬＭｔ（％）が示されている。格子不整合率ＬＭ２〜ＬＭ５、及び、ＬＭｔは、逆格子空間マッピングにより取得された値である。
【００６８】
さらに、図７には、  
・第２バッファ層ＢＦ２のａ軸方向の緩和率ＳＲ２、第３バッファ層ＢＦ３のａ軸方向の緩和率ＳＲ３、第４バッファ層ＢＦ４のａ軸方向の緩和率ＳＲ４、第５バッファ層ＢＦ５のａ軸方向の緩和率ＳＲ５、  
・第２〜第５バッファ層ＢＦ２〜ＢＦ５をそれぞれ１００ｎｍの厚さまで成膜したことにともなうシリコン基板４０の曲率の変化量ＣＦ２ａ（ｋｍ−１）、ＣＦ３ａ（ｋｍ−１）、ＣＦ４ａ（ｋｍ−１）及びＣＦ５ａ（ｋｍ−１）、  
・第２〜第５バッファ層ＢＦ２〜ＢＦ５の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ２（ｋｍ−１）、ＣＦ３（ｋｍ−１）、ＣＦ４（ｋｍ−１）及びＣＦ５（ｋｍ−１）、  
・ＣＦ２ａ、ＣＦ３ａ、ＣＦ４ａ及びＣＦ５ａの合計の曲率の変化量ＣＦａ（ｋｍ−１）、及び、  
・ＣＦ２、ＣＦ３、ＣＦ４及びＣＦ５の合計の曲率の変化量ＣＦｔ（ｋｍ−１）、
が示されている。
【００６９】
第１試料ＳＰ０１において、曲率の変化量ＣＦ５及びＣＦ５ａは、測定限界に達している。このため、図７において、第１試料ＳＰ０１のＣＦ５、ＣＦ５ａ、ＣＦａ及びＣＦｔは、空欄としている。また、第３試料ＳＰ０３において、マイナス側の合計の曲率の変化量ＣＦｔと、プラス側の曲率の変化量ＣＦ１、の和は、−３９．８ｋｍ−１であり、測定範囲内である。第３試料ＳＰ０３は、シリコン基板４０の厚さが９５０μｍであり、第１試料ＳＰ０１及び第２試料ＳＰ０２と異なる。そのため、第３試料ＳＰ０３におけるマイナス側の合計の曲率の変化量ＣＦｔと、プラス側の曲率の変化量ＣＦ１については、（２）式を用いて５２５μｍの基板厚の曲率に換算した換算値を括弧付きの数値で示してある。
【００７０】
第２試料ＳＰ０２においては、マイナス側の合計の曲率の変化量ＣＦｔと、プラス側の曲率の変化量ＣＦ１と、の和が、−８０．８ｋｍ−１であり、測定範囲内である。
【００７１】
第ｉバッファ層ＢＦｉの上に設けられた第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、例えば、（３）式によって求められる。  
【数３】
0005421442.tif 000003
（３）式においては、第ｉバッファ層ＢＦｉのａ軸方向の格子長ａ１、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の格子長ａ２、及び、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）の完全に緩和したａ軸方向の格子長ａ２Ｒが示される。第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の格子長ａ２が第ｉバッファ層ＢＦｉのａ軸方向の格子長ａ１に一致する場合（完全に歪んでいる場合）に、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、０になる。また、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の格子長ａ２が第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）の完全に緩和したａ軸方向の格子長ａ２Ｒに一致する場合（完全に緩和している場合）に、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、１になる。第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の格子長ａ２と第ｉバッファ層ＢＦｉのａ軸方向の格子長ａ１とのａ軸方向の格子不整合率が小さく、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）の膜厚が薄いほど、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、０に近づく。
【００７２】
図６及び図７に表したように、合計の曲率の変化量ＣＦｔは、第２試料ＳＰ０２では、−９７．２ｋｍ−１であり、第３試料ＳＰ０３では、−１３０．４ｋｍ−１（換算値）である。第３試料ＳＰ０３の曲率の変化量ＣＦｔは、第２試料ＳＰ０２の曲率の変化量ＣＦｔよりも大きい。また、図６に表したように、第１試料ＳＰ０１の曲率の変化量ＣＦｔは、第２試料ＳＰ０２の曲率の変化量ＣＦｔよりも大きい。
【００７３】
従って、第１試料ＳＰ０１の第１バッファ部５１に印加される圧縮応力は、第２試料ＳＰ０２の第１バッファ部５１に印加される圧縮応力よりも大きい。第３試料ＳＰ０３の第１バッファ部５１に印加される圧縮応力は、第２試料ＳＰ０２の第１バッファ部５１に印加される圧縮応力よりも大きい。第１試料ＳＰ０１及び第３試料ＳＰ０３においては、第２試料ＳＰ０２と比較して、より大きい圧縮応力を第１バッファ部５１に印加することができ、クラックをより抑制することができる。
【００７４】
第１〜第３試料ＳＰ０１〜ＳＰ０３について、さらに解析する。  
図８は、第１の実施形態に係る窒化物半導体ウェーハの特性を例示するグラフ図である。  
図８は、第１試料ＳＰ０１〜第３試料ＳＰ０３の曲率の変化量ＣＦ２ａ、ＣＦ３ａ、ＣＦ４ａ及びＣＦ５ａをプロットしたグラフ図である。図８の縦軸は、シリコン基板４０の曲率の変化量ＣＦ（ｋｍ−１）であり、横軸は、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘ（％）である。図８は、１００ｎｍの厚さの窒化物半導体層を形成した場合の、格子不整合率ＬＭｘと、曲率の変化量ＣＦと、の関係の一例である。
【００７５】
第１試料ＳＰ０１のＣＦ５ａは、前述のように、測定装置の測定限界に達している。このため、第１試料ＳＰ０１のＣＦ５ａは、図８にプロットすることができない。また、第３試料ＳＰ０３のＣＦ２ａ、ＣＦ３ａ、ＣＦ４ａ及びＣＦ５ａについては、（２）式で求めた換算値を用いている。
【００７６】
図８に表したように、ＬＭｘ≦０．８％の領域においては、曲率の変化量ＣＦの絶対値が、格子不整合率ＬＭｘの増加にともなって増加する。一方、０．８％＜ＬＭｘの領域においては、曲率の変化量ＣＦの絶対値が、格子不整合率ＬＭｘの増加にともなって減少する。０．８％＜ＬＭｘの領域において、曲率の変化量ＣＦの絶対値が、格子不整合率ＬＭｘの増加にともなって減少するのは、格子不整合率ＬＭｘが大きくなりすぎて、格子緩和が生じているためであると考えられる。ＬＭｘ≦０．８％とすることにより、格子緩和を抑制することができる。また、格子緩和にともなう転位の発生を抑えることができる。
【００７７】
図８に表したように、ＬＭｘ＜０．３％の領域における窒化物半導体ウェーハの曲率の変化量ＣＦの絶対値は、０．３％≦ＬＭｘ≦０．８％の領域における窒化物半導体ウェーハの曲率の変化量ＣＦの絶対値よりも小さい。窒化物半導体ウェーハにおいては、第１バッファ部５１に圧縮応力が印加されている場合に、上凸状に反る。上凸状に反る窒化物半導体ウェーハの曲率の大きさは、第１バッファ部５１に印加される圧縮応力の大きさに従う。このため、ＬＭｘ＜０．３％とした場合に第１バッファ部５１に印加される圧縮応力は、０．３％≦ＬＭｘ≦０．８％とした場合に第１バッファ部５１に印加される圧縮応力よりも小さい。
【００７８】
また、０．３％≦ＬＭｘとすることにより、ＡｌＮ層とＧａＮ層との間のＡｌＧａＮ層の数を抑えることができる。例えば、ＡｌＧａＮ層の数を７層以下に抑えることができる。ＡｌＧａＮ層の数が増えると、例えば、ＴＭＡガスの流量やＴＭＧガスの流量などの成長条件の設定が煩雑になり、窒化物半導体ウェーハの製造が難しくなる。従って、０．３％≦ＬＭｘとすることにより、窒化物半導体ウェーハの製造を容易にすることができる。
【００７９】
さらに、ＬＭｘ＜０．３％の範囲において、０．３％≦ＬＭｘ≦０．８％の範囲と同等の窒化物半導体ウェーハの曲率の変化量を得るためには、ＡｌＧａＮ層が厚くなる。厚いＡｌＧａＮ層は、平坦性を失いやすい。ＡｌＧａＮ層の平坦性が失われると、ＡｌＧａＮ層の上に成長する窒化物半導体層の圧縮応力の減少を招く可能性がある。従って、０．３％≦ＬＭｘとすることにより、窒化物半導体ウェーハを薄型化でき、クラックを抑制できる。
【００８０】
実施形態においては、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすように、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を形成することにより、０．３％≦ＬＭｘ≦０．８％の関係を満たさない場合に比べて、第１バッファ部５１に大きな圧縮応力を印加することができる。
【００８１】
この実験の第１試料ＳＰ０１においては、格子不整合率ＬＭ２〜格子不整合率ＬＭ５において、０．３％≦ＬＭｘ≦０．８％の関係を満たしている（図７参照）。
【００８２】
これに対して、第２試料ＳＰ０２においては、格子不整合率ＬＭ２、及び、格子不整合率ＬＭ５において、０．３％≦ＬＭｘ≦０．８％の関係を満たしていない。
【００８３】
第３試料ＳＰ０３においては、格子不整合率ＬＭ２〜格子不整合率ＬＭ５において、０．３％≦ＬＭｘ≦０．８％の関係を満たしている。
【００８４】
既に説明したように、第１試料ＳＰ０１の曲率の変化量は、第２試料ＳＰ０２の曲率の変化量よりも大きく、第１試料ＳＰ０１の第１バッファ部５１に印加される圧縮応力は、第２試料ＳＰ０２の第１バッファ部５１に印加される圧縮応力よりも大きい。第３試料ＳＰ０３の曲率の変化量は、第２試料ＳＰ０２の曲率の変化量よりも大きく、第３試料ＳＰ０３の第１バッファ部５１に印加される圧縮応力は、第２試料ＳＰ０２の第１バッファ部５１に印加される圧縮応力よりも大きい。このように、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすように、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を形成することにより、０．３％≦ＬＭｘ≦０．８％の関係を満たさない場合に比べて、より大きな圧縮応力を第１バッファ部５１に印加することができる。
【００８５】
（２）式で表したように、シリコン基板４０の曲率は、シリコン基板４０の厚さと相関する。従って、シリコン基板４０の厚さを変化させても、図８に表したシリコン基板４０の厚さを５２５μｍとした場合と同様に、０．３％≦ＬＭｘ≦０．８％の関係を満たすように、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を形成することにより、０．３％≦ＬＭｘ≦０．８％の関係を満たさない場合に比べて、第１バッファ部５１に大きな圧縮応力を印加することができる。
【００８６】
窒化物半導体ウェーハ１１０において、窒化物半導体を含む機能層１０ｓ、第２バッファ部５２及び第１バッファ部５１の熱膨張係数は、シリコン基板４０の熱膨張係数とは異なる。このため、窒化物半導体ウェーハ１１０においては、機能層１０ｓの成膜時の温度から室温に戻す際に、機能層１０ｓ、第２バッファ部５２及び第１バッファ部５１に引っ張り応力が印加される。従来の窒化物半導体ウェーハにおいては、降温時に印加される引っ張り応力により、窒化物半導体ウェーハが下凸状に反り、機能層１０ｓにクラックが発生してしまう場合があった。
【００８７】
窒化物半導体ウェーハ１１０では、室温に戻す際に機能層１０ｓに印加される引っ張り応力を、第１バッファ部５１の圧縮応力によってバランスさせることができる。例えば、室温に戻した際の窒化物半導体ウェーハ１１０の反りが抑えられる。これにより、窒化物半導体ウェーハ１１０では、機能層１０ｓにクラックが発生することを抑えることができる。
【００８８】
ＡｌｍＧａ１−ｍＮ（０≦ｍ≦１）を含むバッファ層を、基板と機能層との間に設け、基板から機能層に行くほどバッファ層のＡｌ組成比を減少させる半導体素子がある。この参考例の半導体素子では、例えば、Ａｌ組成比を、１．０、０．８、０．６、０．４、０．２及び０のように、減少させる。すなわち、参考例の半導体素子のバッファ層は、Ａｌ組成比を均等に分けた５つのバッファ層を含む。ＡｌＮとＧａＮとの物性値から得られるａ軸方向の格子不整合率ＬＭｃは、２．５％である。ＡｌＮとＧａＮとの実験値から得られるａ軸方向の格子不整合率ＬＭｔは、例えば、１．９％以上２．５％以下である。これをＡｌ組成比を均等に分けた５つのバッファ層で均等に分割すると、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘは、０．３８％以上０．５０％以下である。
【００８９】
しかしながら、ＡｌＮとＧａＮとのａ軸方向の格子不整合率ＬＭｔを、Ａｌ組成比を均等に分割した５つのバッファ層で分割した場合、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の範囲に入るとは限らない。例えば、ＡｌＮの上に１００ｎｍのＡｌ０．８５Ｇａ０．１５Ｎを形成すると、Ａｌ０．８５Ｇａ０．１５Ｎがひずみ成長してしまうことによって、ＡｌＮとＡｌ０．８５Ｇａ０．１５Ｎとの格子不整合率ＬＭｘは、０．０％となり、０．３％よりも小さくなる。
【００９０】
Ａｌ組成比を均等に分割することが、ＡｌＮとＧａＮとのａ軸方向の格子不整合率ＬＭｔを均等に分割することと実質的に同じである場合は、例えば、ＡｌｍＧａ１−ｍＮが完全に緩和した場合である。
【００９１】
エピタキシャル成長などでバッファ層を形成する場合、バッファ層は、下地の結晶性や格子長の影響を受ける。このため、完全に緩和したＡｌｍＧａ１−ｍＮを得るためには、Ａｌの組成比により異なるが、１０００ｎｍ以上の非常に厚いＡｌｍＧａ１−ｍＮを成長させる必要がある。
【００９２】
しかしながら、完全に緩和したＡｌｍＧａ１−ｍＮのａ軸方向の緩和率ＳＲｉは、１であり、圧縮応力が印加されていないために、クラックの抑制に効果を発揮しない。そのため、第ｉバッファ層ＢＦｉの上に設けられた第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、１よりも小さい必要がある。第ｉバッファ層ＢＦｉの上に設けられた第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、例えば、０．６５以下であることが好ましい。
【００９３】
また、ＡｌｍＧａ１−ｍＮの膜厚を１ｎｍ以上５０ｎｍ以下程度の膜厚とした場合には、ＡｌｍＧａ１−ｍＮがひずみ成長しやすく、Ａｌ組成比を均等分割することが、ＡｌＮとＧａＮとのａ軸方向の格子不整合率ＬＭｔを均等分割することに対応しなくなる。
【００９４】
本実施形態に係る窒化物半導体ウェーハ１１０では、例えば、ＡｌＮとＧａＮとの格子不整合率ＬＭｔを、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすように、ＡｌＧａＮで分割する。これにより、０．３％≦ＬＭｘ≦０．８％の関係を満たさない場合に比べて、第１バッファ部５１に大きな圧縮応力を印加することができる。
【００９５】
図９は、第１の実施形態に係る窒化物半導体ウェーハの特性を例示するグラフ図である。  
図９の縦軸は、刃状転位密度ＥＤＤ（ｃｍ−２）であり、横軸は、シリコン含有部５５の成長時間ＴＳｉ（ｍｉｎｕｔｅ）である。図９は、窒化物半導体ウェーハ１１０の構成において、シリコン含有部５５の成長時間ＴＳｉを変化させた複数の試料を作製し、これら複数の試料の刃状転位密度ＥＤＤを測定した実験の結果を表す。この実験においては、ＳｉＨ４が、シリコンの原料ガスとして用いられる。この実験において、シリコン含有部５５の成長温度は１０４０℃であり、ＳｉＨ４の流量は、３５０ｌｍである。また、バッファ部５２の成長温度は、１０９０℃である。なお、刃状転位密度ＥＤＤ（ｃｍ−２）は、例えば、Ｘ線回折法のロッキングカーブの半値幅から求めることができる。
【００９６】
図９に表したように、成長時間ＴＳｉが０分の試料においては、刃状転位密度ＥＤＤが、７．５２×１０９（ｃｍ−２）である。成長時間ＴＳｉが０分の試料とは、すなわちシリコン含有部５５が設けられていない試料である。成長時間ＴＳｉが３分の試料においては、刃状転位密度ＥＤＤが、１．１２×１０９（ｃｍ−２）である。成長時間ＴＳｉが４分の試料においては、刃状転位密度ＥＤＤが、７．７１×１０８（ｃｍ−２）である。成長時間ＴＳｉが８分の試料においては、刃状転位密度ＥＤＤが、６．０１×１０８（ｃｍ−２）である。このように、シリコン含有部５５を設けることによって、刃状転位密度ＥＤＤを低減させることができる。
【００９７】
シリコン含有部５５の厚さは、０．３原子層以上２．０原子層以下であり、好ましくは、０．５原子層以上１．４原子層以下である。０．３原子層よりも薄いと、刃状転位密度ＥＤＤの低減効果が小さくなり、２．０原子層よりも厚いと、結晶成長が困難になる。シリコン含有部５５におけるシリコンの濃度は、６．２×１０１９ａｔｏｍｓ／ｃｍ３以上４．０×１０２０ａｔｏｍｓ／ｃｍ３以下であり、好ましくは、１．０×１０２０ａｔｏｍｓ／ｃｍ３以上２．８×１０２０ａｔｏｍｓ／ｃｍ３以下である。これにより、転位密度をより適切に低減させることができる。
【００９８】
図１０は、第１の実施形態に係る窒化物半導体ウェーハの特性を例示するグラフ図である。  
図１０の縦軸は、刃状転位密度ＥＤＤ（ｃｍ−２）であり、横軸は、第２バッファ部５２の成長開始から５分間のＮＨ３ガスの流量ＦＲＮ（ｌｍ）である。図１０は、窒化物半導体ウェーハ１１０の構成において、ＮＨ３ガスの流量ＦＲＮを変化させて第２バッファ部５２を形成した複数の試料を作製し、これら複数の試料の刃状転位密度ＥＤＤを測定した実験の結果を表す。この実験において、シリコン含有部５５の成長時間ＴＳｉは、３分であり、成長温度は１０４０℃である。シリコンの原料ガスは、ＳｉＨ４であり、ＳｉＨ４の流量は、３５０ｌｍである。また、第２バッファ部５２の成長温度は１０９０℃であり、ＴＭＧａの流量は、５６．４ｃｃｍである。第２バッファ部５２の成長においては、成長開始から５分後に、ＮＨ３ガスの流量を４０ｌｍとしている。
【００９９】
図１０に表したように、流量ＦＲＮが１．０ｌｍの試料においては、刃状転位密度ＥＤＤが、８．０５×１０８（ｃｍ−２）である。流量ＦＲＮが２．５ｌｍの試料においては、刃状転位密度ＥＤＤが、４．４４×１０８（ｃｍ−２）である。流量ＦＲＮが１０ｌｍの試料においては、刃状転位密度ＥＤＤが、５．１１×１０８（ｃｍ−２）である。流量ＦＲＮが４０ｌｍの試料においては、刃状転位密度ＥＤＤが、１．１２×１０９ｃｍ−２である。
【０１００】
このように、第２バッファ部５２の形成においては、成長開始から５分間のＮＨ３ガスの流量ＦＲＮを２．５ｌｍ以上１０ｌｍ以下にする。つまり、III族元素（例えばガリウム）とＶ族元素（例えば窒素）との比であるＶ／III比を、４９０以上１９５０以下にする。これにより、転位密度をより適切に低減させることができる。
【０１０１】
一方、第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層の、ａ軸方向の格子不整合率ＬＭｘが、０．３％≦ＬＭｘ≦０．８％の関係を満たしてない第１バッファ部５１の上に、シリコン含有部５５を設けた参考例がある。参考例は、より具体的には、ＡｌＮ層（第１バッファ層ＢＦ１）と、ＡｌＮ層の上に設けられたＡｌ０．７Ｇａ０．３Ｎ層と、Ａｌ０．７Ｇａ０．３Ｎ層の上に設けられたＡｌ０．５Ｇａ０．５Ｎ層と、Ａｌ０．５Ｇａ０．５Ｎ層の上に設けられたＡｌ０．２５Ｇａ０．７５Ｎ層（第ｎバッファ層ＢＦｎ）と、Ａｌ０．２５Ｇａ０．７５Ｎ層の上に設けられたＳｉＮ層（シリコン含有部５５）と、ＳｉＮ層の上に設けられたＧａＮ層（第２バッファ部５２）と、を含む。この参考例の構造では、隣接する２つのバッファ層の、ａ軸方向の格子不整合率ＬＭｘにおいて、０．３％≦ＬＭｘ≦０．８％の関係を満たさない部分が生じる。参考例では、シリコン原料ガスをＳｉＨ４とし、ＳｉＨ４の流量を３５０ｌｍとし、成長時間Ｔｓｉを６分として、ＳｉＮ層が形成される。また、参考例では、ＮＨ３ガスの流量を２０ｌｍとし、Ｖ／III比を３９００として、ＧａＮ層が形成される。この参考例においては、刃状転位密度ＥＤＤが、５．７８×１０９（ｃｍ−２）である。このように、０．３％≦ＬＭｘ≦０．８％の関係を満たさない第１バッファ部５１の上にシリコン含有部５５を設けても、転位密度を低減させる効果は小さい。このように、バッファ層が適切でない場合には、シリコン含有部５５を設けても、転位密度を低減させることは難しい。
【０１０２】
本願発明者は、クラックの抑制について実験を行う中で、転位密度を評価し、クラックを抑制しつつ転位密度を低減できる構成を見出した。すなわち、隣接する２つのバッファ層において、ａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たす第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎを設けることで、クラックを抑制できることを見出した。そして、本願発明者は、その実験の過程において、第１バッファ部５１と第２バッファ部５２との間に、シリコン含有部５５を設けることによって、転位密度を低減できることを発見した。第１バッファ部５１の上に形成されたシリコン含有部５５は、シリコン含有部５５の上に形成される窒化物半導体層（上層部１５）の膜質に影響を与える（図４（ａ）〜図４（ｄ）参照）。転位密度の低減は、シリコン含有部５５を設けることによって、上層部１５（この例では第２バッファ部５２）の膜質が改善されたためであると考えられる。
【０１０３】
このように、本実施形態に係る窒化物半導体ウェーハ１１０では、クラックを抑制し、転位密度を低減させることができる。これは、本願発明者の実験によって初めて導き出された効果である。
【０１０４】
実施形態において、厚さｔ１は、例えば、１２０ｎｍ（８０ｎｍ以上１８０ｎｍ以下）であり、厚さｔ２は、例えば、１００ｎｍ（５０ｎｍ以上１５０ｎｍ以下）であり、厚さｔ３は、例えば、２００ｎｍ（１５０ｎｍ以上２５０ｎｍ以下）であり、厚さｔ４は、例えば、２５０ｎｍ（２００ｎｍ以上３００ｎｍ以下）であり、厚さｔ５は、例えば、３３０ｎｍ（３００ｎｍ以上３５０ｎｍ以下）である。
【０１０５】
または、厚さｔ１は、例えば、２４０ｎｍ（２００ｎｍ以上３００ｎｍ以下）であり、厚さｔ２は、例えば、１５０ｎｍ（１００ｎｍ以上２００ｎｍ以下）であり、厚さｔ３は、例えば、３００ｎｍ（２５０ｎｍ以上３５０ｎｍ以下）であり、厚さｔ４は、例えば、４００ｎｍ（３５０ｎｍ以上４５０ｎｍ以下）であり、厚さｔ５は、例えば、５００ｎｍ（４５０ｎｍ以上５５０ｎｍ以下）である。
【０１０６】
または、厚さｔ１は、例えば、３６０ｎｍ（３００ｎｍ以上４００ｎｍ以下）であり、厚さｔ２は、例えば、２００ｎｍ（１５０ｎｍ以上２５０ｎｍ以下）であり、厚さｔ３は、例えば、４００ｎｍ（３５０ｎｍ以上４５０ｎｍ以下）であり、厚さｔ４は、例えば、５００ｎｍ（４５０ｎｍ以上５５０ｎｍ以下）であり、厚さｔ５は、例えば、６００ｎｍ（５５０ｎｍ以上６５０ｎｍ以下）である。
【０１０７】
このように、厚さｔ２、厚さｔ３、厚さｔ４、及び、厚さｔ５は、厚さｔ１に対応して変化させても良い。なお、厚さｔ１〜厚さｔ５は、上記に限らない。例えば、厚さｔ２、厚さｔ３、厚さｔ４、及び、厚さｔ５は、例えば、バッファ層の成長にともなって窒化物半導体ウェーハ１１０の曲率ＣＦが変化する範囲において、任意に設定することができる。
【０１０８】
図１１は、第１の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。  
図１１に表したように、窒化物半導体ウェーハ１１１において、第１バッファ部５１は、第１バッファ層ＢＦ１〜第４バッファ層ＢＦ４の４層の窒化物半導体層を含む。  
この例において、第４バッファ層ＢＦ４は、Ａｌｘ４Ｇａ１−ｘ４Ｎ（０≦ｘ４＜ｘ３）を含む。この例において、第４バッファ層ＢＦ４は、例えば、ＡｌＧａＮを含む。第４バッファ部ＢＦ４のＡｌ組成比ｘ４は、例えば、０．１５である。
【０１０９】
ｘ０＝０、及び、ｘ４＝０．１５である場合、第４バッファ層ＢＦ４（第ｎバッファ層ＢＦｎ）と第２バッファ部５２とのａ軸方向の格子不整合率ＬＭｘも、０．３％≦ＬＭｘ≦０．８％の関係を満たす。このように、第ｎバッファ層ＢＦｎと第２バッファ部５２とのａ軸方向の格子不整合率ＬＭｘが、０．３％≦ＬＭｘ≦０．８％の関係を満たしてもよい。
【０１１０】
この窒化物半導体ウェーハ１１１においても、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たす第１バッファ部５１と、シリコン含有部５５と、を設けることにより、クラックを抑制し、転位密度を低減させることができる。
【０１１１】
図１２は、第１の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。  
図１２に表したように、窒化物半導体ウェーハ１１２において、機能層１０ｓは、第１半導体層１０と、第２半導体層２０と、発光層３０と、積層部３２と、を含む。すなわち、窒化物半導体ウェーハ１１２は、半導体発光素子を窒化物半導体素子として製造するためのウェーハである。
【０１１２】
第１半導体層１０は、窒化物半導体を含む。第１半導体層１０は、例えば、第１導電形のＧａＮを含む。第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でもよい。以下では、第１導電形がｎ形、第２導電形がｐ形である場合として説明を行う。例えば、第１半導体層１０は、ｎ形ＧａＮ層である。この例では、例えば、第１半導体層１０が不純物含有層ＩＬである。不純物含有層ＩＬは、第２半導体層２０でもよい。
【０１１３】
第１半導体層１０は、第２バッファ部５２の上に設けられる。積層部３２は、第１半導体層１０の上に設けられる。発光層３０は、積層部３２の上に設けられる。すなわち、発光層３０は、第１半導体層１０の上に設けられ、積層部３２は、第１半導体層１０と発光層３０との間に設けられる。第２半導体層２０は、発光層３０の上に設けられる。第２半導体層２０は、窒化物半導体を含み、第２導電形である。第２半導体層２０は、例えば、ｐ形ＧａＮ層である。第１半導体層１０と第２半導体層２０とを介して発光層３０に電流を流すことで、発光層３０から光が放出される。積層部３２は、機能層１０ｓに適宜設けられ、省略可能である。
【０１１４】
図１３は、第１の実施形態に係る別の窒化物半導体ウェーハの一部の構成を例示する模式的断面図である。  
図１３に表したように、発光層３０は、複数の障壁層３３と、複数の障壁層３３どうしの間に設けられた井戸層３４と、を含む。例えば、複数の障壁層３３と複数の井戸層３４とが、Ｚ軸方向に沿って交互に積層される。
【０１１５】
井戸層３４の数は、１つでも良く、２以上でも良い。すなわち、発光層３０は、ＳＱＷ（Single-Quantum Well）構造、または、ＭＱＷ（Multi-Quantum Well）構造を有することができる。
【０１１６】
障壁層３３のバンドギャップエネルギーは、井戸層３４のバンドギャップエネルギーよりも大きい。井戸層３４には、例えばＩｎαＧａ１−αＮ（０＜α＜１）が用いられる。障壁層３３には、例えばＧａＮが用いられる。
【０１１７】
障壁層３３は、III族元素とＶ族元素とを含む窒化物半導体を含む。井戸層３４は、III族元素とＶ族元素とを含む窒化物半導体を含む。井戸層３４は、例えば、インジウム（Ｉｎ）とガリウム（Ｇａ）を含む窒化物半導体を含む。
【０１１８】
図１４は、第１の実施形態に係る別の窒化物半導体ウェーハの一部の構成を例示する模式的断面図である。  
図１４に表したように、積層部３２は、交互に積層された複数の高バンドギャップエネルギー層３５と複数の低バンドギャップエネルギー層３６とを含む。複数の高バンドギャップエネルギー層３５は、窒化物半導体を含む。複数の低バンドギャップエネルギー層３６は、窒化物半導体を含む。複数の低バンドギャップエネルギー層３６のそれぞれのバンドギャップエネルギーは、複数の高バンドギャップエネルギー層３５のそれぞれのバンドギャップエネルギーよりも低い。複数の低バンドギャップエネルギー層３６のそれぞれのバンドギャップエネルギーは、複数の井戸層３４のそれぞれのバンドギャップエネルギーよりも高い。  
積層部３２は、例えば、超格子層である。
【０１１９】
高バンドギャップエネルギー層３５は、III族元素とＶ族元素とを含む窒化物半導体を含む。低バンドギャップエネルギー層３６は、III族元素とＶ族元素とを含む窒化物半導体を含む。低バンドギャップエネルギー層３６は、例えば、ＩｎとＧａを含む窒化物半導体を含む。
【０１２０】
この例において、窒化物半導体ウェーハ１１２は、中間層６０を、さらに備える。  
中間層６０は、第２バッファ部５２と機能層１０ｓとの間に設けられる。中間層６０は、第１層６１と、第２層６２と、第３層６３とを含む。第２層６２は、第１層６１の上に設けられる。第３層６３は、第１層６１の上において、第１層６１と第２層６２との間に設けられる。例えば、第１層６１と第３層６３と第２層６２との順に積層されたセットが、Ｚ軸方向に沿って複数積層される。
【０１２１】
第１層６１は、Ａｌを含む窒化物半導体を含む。第２層６２は、第１層６１のＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む。第３層６３は、Ａｌを含む窒化物半導体を含む。第３層６３のＡｌ組成比は、第１層６１のＡｌ組成比よりも低く、第２層６２のＡｌ組成比よりも高い。第１層６１には、例えば、ＡｌＮ層が用いられる。第２層６２には、例えば、ＧａＮ層が用いられる。第３層６３には、例えば、ＡｌＧａＮ層が用いられる。
【０１２２】
第１層６１の厚さは、例えば、１２ｎｍ（例えば１０ｎｍ以上１４ｎｍ以下）である。第２層６２の厚さは、例えば、４５０ｎｍ（例えば３００ｎｍ以上６００ｎｍ以下）である。第３層６３の厚さは、例えば、２０ｎｍ（例えば１５ｎｍ以上２５ｎｍ以下）である。
【０１２３】
中間層６０を設けることにより、例えば、シリコン基板４０と機能層１０ｓとの間における格子不整合による貫通転位などの欠陥の伝搬が抑制される。これにより、例えば、窒化物半導体素子を高性能化できる。なお、中間層６０において、第３層６３は、必要に応じて設けられ、省略可能である。
【０１２４】
この例において、窒化物半導体ウェーハ１１２は、下地層７０を、さらに備える。  
下地層７０は、第２バッファ部５２と機能層１０ｓとの間に設けられる。この例において、下地層７０は、中間層６０と機能層１０ｓとの間に設けられる。下地層７０は、窒化物半導体を含む。下地層７０に含まれる不純物の濃度は、機能層１０ｓに含まれる不純物の濃度よりも低い。下地層７０に含まれる不純物の濃度は、第１半導体層１０に含まれる不純物の濃度よりも低い。下地層７０には、例えば、ノンドープのＧａＮ層（ｉ−ＧａＮ層）が用いられる。下地層７０の厚さは、例えば、１０００ｎｍ以上である。
【０１２５】
図１５は、第１の実施形態に係る別の窒化物半導体ウェーハの特性を例示するグラフ図である。  
図１５の縦軸は、刃状転位密度（ｃｍ−２）であり、横軸は、シリコン含有部５５の成長時間ＴＳｉ（ｍｉｎｕｔｅ）である。図１５は、窒化物半導体ウェーハ１１２の構成において、シリコン含有部５５の成長時間ＴＳｉを変化させた複数の試料を作製し、これら複数の試料の刃状転位密度を測定した実験の結果を表す。この実験においては、シリコン含有部５５の成長温度は１０４０℃である。この実験においては、ＳｉＨ４が、シリコンの原料ガスとして用いられ、ＳｉＨ４の流量は、３５０ｌｍである。
【０１２６】
図１５に表したように、成長時間ＴＳｉが０分の試料においては、刃状転位密度が、１．６×１０９（ｃｍ−２）である。成長時間ＴＳｉが１１分の試料においては、刃状転位密度が、５．７７×１０８（ｃｍ−２）である。  
このように、窒化物半導体ウェーハ１１２においても、クラックを抑制し、転位密度を低減させることができる。
【０１２７】
図１６は、第１の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。  
図１６に表したように、窒化物半導体ウェーハ１１３において、機能層１０ｓは、第２バッファ部５２の上に設けられた第３半導体層８３と、第３半導体層８３の上に設けられ、第３半導体層８３よりも大きいバンドギャップを有する第４半導体層８４と、を含む。この窒化物半導体ウェーハ１１４は、例えば、ＧａＮ系ＨＥＭＴを窒化物半導体素子として製造するためのウェーハである。
【０１２８】
第３半導体層８３は、チャネル層であり、第４半導体層８４は、バリア層である。第３半導体層８３と第４半導体層８４とは、ヘテロ接合をしている。第３半導体層８３には、例えば、ＡｌＧａＮまたはＧａＮなどが用いられる。第４半導体層８４には、例えば、ＡｌＧａＮまたはＧａＮなどが用いられる。第３半導体層８３は、例えば、ノンドープである。第３半導体層８３は、例えば、不純物を含まない。第４半導体層８４は、例えば、ノンドープまたはｎ形である。第４半導体層８４は、例えば、不純物を含まないか、ｎ形の不純物を含む。第３半導体層８３は、例えば、ノンドープのＧａＮ層である。第４半導体層８４は、例えば、ノンドープまたはｎ形のＡｌＧａＮ層である。
【０１２９】
第４半導体層８４の上には、ソース電極８５とドレイン電極８６とが互いに離間して設けられる。ソース電極８５及びドレイン電極８６は、それぞれ第４半導体層８４の表面にオーミック接触している。ソース電極８５とドレイン電極８６との間における第４半導体層８４の上には、ゲート電極８７が設けられる。ゲート電極８７は、第４半導体層８４の表面にショットキー接触している。
【０１３０】
第４半導体層８４の格子定数は、第３半導体層８３の格子定数よりも小さい。これにより、第４半導体層８４に歪みが生じて、ピエゾ効果により第４半導体層８４内にピエゾ分極が生じる。これにより、第３半導体層８３における第４半導体層８４との界面付近に２次元電子ガス８８が形成される。ゲート電極８７に印加する電圧を制御することで、ゲート電極８７の下の２次元電子ガス８８の濃度が増減する。これにより、ソース電極８５とドレイン電極８６との間に流れる電流が制御される。  
この窒化物半導体ウェーハ１１３においても、クラックを抑制し、転位密度を低減させることができる。
【０１３１】
（第２の実施の形態）  
図１７は、第２の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。  
図１７に表したように、本実施形態に係る窒化物半導体素子２１０は、第１バッファ部５１と、シリコン含有部５５と、上層部１５と、を備える。上層部１５は、第２バッファ部５２と機能層１０ｓとを含む。  
窒化物半導体素子２１０は、窒化物半導体ウェーハ１１０によって製造される。第１バッファ部５１は、シリコン基板４０の上に形成される。窒化物半導体素子２１０において、シリコン基板４０は、省略可能である。第１バッファ部５１、シリコン含有部５５、第２バッファ部５２及び機能層１０ｓに関しては、第１の実施形態に関して説明した構成を適用することができる。  
これにより、クラックを抑制し、転位密度を低減させた窒化物半導体素子２１０が提供される。
【０１３２】
（第３の実施形態）  
本実施形態は、窒化物半導体ウェーハの製造方法に係る。本実施形態は、窒化物半導体素子の製造方法の一部に対応する。  
図１８（ａ）〜図１８（ｅ）は、第３の実施形態に係る窒化物半導体ウェーハの製造方法を例示する工程順模式的断面図である。  
図１８（ａ）に表したように、シリコン基板４０の上に第１バッファ層ＢＦ１を形成する。例えば、１２０ｎｍの厚さのＡｌＮ層を第１バッファ層ＢＦ１として形成する。第１バッファ層ＢＦ１の上に、第２バッファ層ＢＦ２を形成する。例えば、厚さ１００ｎｍ、Ａｌ組成比５０％のＡｌＧａＮ層を第２バッファ層ＢＦ２として形成する。第２バッファ層ＢＦ２の上に、第３バッファ層ＢＦ３を形成する。例えば、厚さ２００ｎｍ、Ａｌ組成比３０％のＡｌＧａＮ層を第３バッファ層ＢＦ３として形成する。第３バッファ層ＢＦ３の上に、第４バッファ層ＢＦ４を形成する。例えば、厚さ２５０ｎｍ、Ａｌ組成比１５％のＡｌＧａＮ層を第４バッファ層ＢＦ４として形成する。第４バッファ層ＢＦ４の上に、第５バッファ層ＢＦ５を形成する。例えば、３６０ｎｍの厚さのＧａＮ層を第５バッファ層ＢＦ５として形成する。これにより、シリコン基板４０の上に、第１バッファ部５１を形成する。
【０１３３】
第１バッファ部５１においては、第２バッファ層ＢＦ２〜第４バッファ層ＢＦ４のＡｌＧａＮ層のＡｌ組成比を調整することにより、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５において、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすようにする。これにより、第１バッファ部５１において、０．３％≦ＬＭｘ≦０．８％の関係を満たさない場合よりも大きな圧縮応力が印加される。これにより、後に形成する機能層１０ｓにおいて、クラックの発生が抑制される。
【０１３４】
図１８（ｂ）に表したように、第１バッファ部５１（第５バッファ層ＢＦ５）の上に、シリコン含有部５５を形成する。シリコン含有部５５は、例えば、第１バッファ部５１を形成したシリコン基板４０に、１０４０℃にて、３５０ｌｍの流量でＳｉＨ４を８分間供給することによって形成される。
【０１３５】
図１８（ｃ）に表したように、シリコン含有部５５の上に、１０９０℃にて、第２バッファ部５２を形成する。例えば、２０００ｎｍの厚さのＧａＮ層を第２バッファ部５２として形成する。
【０１３６】
図１８（ｄ）に表したように、第２バッファ部５２の上に、第１層６１を形成する。例えば、１２ｎｍの厚さのＡｌＮ層を第１層６１として形成する。第１層６１の上に、第３層６３を形成する。例えば、２４ｎｍの厚さのＡｌＧａＮ層を第３層６３として形成する。第３層６３の上に、第２層６２を形成する。例えば、３５０ｎｍの厚さのＧａＮ層を第２層６２として形成する。第１層６１、第３層６３及び第２層６２の形成を複数回繰り返し、第１層６１、第３層６３及び第２層６２のセットを複数積層させる。これにより、第２バッファ部５２の上に、中間層６０を形成する。
【０１３７】
中間層６０の上に、下地層７０を形成する。例えば、１０００ｎｍの厚さのｉ−ＧａＮ層を下地層７０として形成する。
【０１３８】
図１８（ｅ）に表したように、下地層７０の上に、第１半導体層１０を形成する。例えば、厚さ１０００ｎｍのｎ形ＧａＮ層を第１半導体層１０として形成する。
【０１３９】
第１半導体層１０の上に、高バンドギャップエネルギー層３５と低バンドギャップエネルギー層３６とを交互に複数積層させる。高バンドギャップエネルギー層３５には、例えば、ＧａＮ層を用いる。低バンドギャップエネルギー層３６には、例えば、ＩｎＧａＮ層を用いる。これにより、第１半導体層１０の上に、積層部３２を形成する。
【０１４０】
積層部３２の上に、障壁層３３と井戸層３４とを交互に複数積層させる。障壁層３３には、例えば、ＧａＮ層を用いる。井戸層３４には、例えば、ＩｎＧａＮ層を用いる。これにより、積層部３２の上に、発光層３０を形成する。
【０１４１】
発光層３０の上に、第２半導体層２０を形成する。例えば、厚さ１００ｎｍのｐ形ＧａＮ層を第２半導体層２０として形成する。これにより、下地層７０の上に、機能層１０ｓが形成される。第２バッファ部５２と中間層６０と下地層７０と機能層１０ｓを含む上層部１５が、シリコン含有部５５の上に形成される。  
以上により、窒化物半導体ウェーハ１１３が完成する。
【０１４２】
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法（ＨＶＰＥ）法などを用いることができる。
【０１４３】
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。Ｓｉの原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）などを用いることができる。
【０１４４】
図１９は、第３の実施形態に係る窒化物半導体ウェーハの製造方法を例示するフローチャート図である。  
図１９に表したように、実施形態に係る窒化物半導体ウェーハの製造方法は、第１バッファ部５１を形成するステップＳ１１０と、シリコン含有部５５を形成するステップＳ１２０と、上層部１５を形成するステップＳ１３０と、を含む。
【０１４５】
ステップＳ１１０では、例えば、図１８（ａ）に関して説明した処理を実施する。ステップＳ１２０では、例えば、図１８（ｂ）に関して説明した処理を実施する。ステップＳ１３０では、例えば、図１８（ｃ）〜図１８（ｅ）に関して説明した処理を実施する。  
これにより、クラックを抑制し、転位密度を低減させた窒化物半導体ウェーハが製造される。
【０１４６】
実施形態によれば、クラックを抑制し、転位密度を低減させた窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法が提供される。
【０１４７】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【０１４８】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
【０１４９】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、窒化物半導体ウェーハ及び窒化物半導体素子に含まれる、シリコン基板、第１バッファ部、シリコン含有部、上層部、第２バッファ部、機能層、不純物含有層及び第１〜第ｎバッファ層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１５０】
その他、本発明の実施の形態として上述した窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１５１】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１５２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１５３】
１０…第１半導体層、  １０ｓ…機能層、  １５…上層部、  ２０…第２半導体層、  ３０…発光層、  ３２…積層部、  ３３…障壁層、  ３４…井戸層、  ３５…高バンドギャップエネルギー層、  ３６…低バンドギャップエネルギー層、  ４０…シリコン基板、  ５１…第１バッファ部、  ５２…第２バッファ部、  ５５…シリコン含有部、  ６０…中間層、  ６１…第１層、  ６２…第２層、  ６３…第３層、  ７０…下地層、  ８３…第３半導体層、  ８４…第４半導体層、  ８５…ソース電極、  ８６…ドレイン電極、  ８７…ゲート電極、  ８８…２次元電子ガス、  １１０、１１１、１１２、１１３、１１４…窒化物半導体ウェーハ、  ２１０…窒化物半導体素子、  ＢＦ１…第１バッファ層、  ＢＦ１ａ…主面、  ＢＦ２…第２バッファ層、  ＢＦ３…第３バッファ層、  ＢＦ４…第４バッファ層、  ＢＦ５…第５バッファ層、  ＢＦｉ…第ｉバッファ層、  ＢＦｎ…第ｎバッファ層、  ＢＦ（ｉ＋１）…第（ｉ＋１）バッファ層、  ＣＦ、ＣＦ２〜ＣＦ５、ＣＦ２ａ〜ＣＦ５ａ、ＣＦａ、ＣＦｔ…変化量、  ＩＬ…不純物含有層、  ＬＭ、ＬＭｃ、ＬＭｔ、ＬＭｘ、ＬＭ２〜ＬＭ５…格子不整合率、  ＳＲｉ、ＳＲ２〜ＳＲ５…緩和率、  ｔ０〜ｔ５…厚さ、  ｘ２〜ｘ４…組成比
【要約】
【課題】クラックを抑制し、転位密度の低い窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法を提供する。
【解決手段】実施形態によれば、シリコン基板、第１バッファ部、シリコン含有部及び上層部を備えた窒化物半導体ウェーハが提供される。第１バッファ部は、シリコン基板の上に設けられ、窒化物半導体を含む第１〜第ｎバッファ層を有する。第１〜第ｎバッファ層のうちの第ｉバッファ層は、格子長Ｗｉを有する。第ｉバッファ層の上に設けられた第（ｉ＋１）バッファ層は、格子長Ｗ（ｉ＋１）を有する。第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層は、（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす。シリコン含有部は、第１バッファ部の上に設けられる。上層部は、窒化物半導体を含み、シリコン含有部の上に設けられる。
【選択図】図１【図１】
0005421442.tif 000004
【図５】
0005421442.tif 000005
【図６】
0005421442.tif 000006
【図７】
0005421442.tif 000007
【図８】
0005421442.tif 000008
【図９】
0005421442.tif 000009
【図１０】
0005421442.tif 000010
【図１１】
0005421442.tif 000011
【図１２】
0005421442.tif 000012
【図１３】
0005421442.tif 000013
【図１４】
0005421442.tif 000014
【図１５】
0005421442.tif 000015
【図１６】
0005421442.tif 000016
【図１７】
0005421442.tif 000017
【図１８】
0005421442.tif 000018
【図１９】
0005421442.tif 000019
【図２】
0005421442.tif 000020
【図３】
0005421442.tif 000021
【図４】
0005421442.tif 000022