(57)【特許請求の範囲】
【請求項１】
複数の画素から構成される画像データを変倍する基準となる前記画素の主走査方向の位置と副走査方向の画素数Ｌとに基づいて、補正対象となる補正画素の画素位置を決定する位置決定処理を行う位置決定手段と、
前記画像データの前記画素位置に前記補正画素を追加または削除することにより前記画像データを変倍する変倍手段と、
を備え、
前記位置決定手段は、前記画素位置が決定された第１補正画素の前記画素位置に基づいて、前記第１補正画素に対して主走査方向の位置が隣接する第２補正画素の副走査方向の位置のずれ量を、ｓｑｒｔ（Ｌ）に最も近い整数として算出することにより、前記第２補正画素の画素位置を決定する、
ことを特徴とする画像形成装置。
【請求項２】
前記画像データに関する画像処理を行うためのレーザビームを射出する光源をさらに備え、
前記画像データを、前記画像データの入力解像度以下であって前記レーザビームのビームピッチに応じた前記画素に分割する変換手段をさらに備え、
前記位置決定手段は、前記変換手段が分割した前記ビームピッチに応じた前記画素ごとに前記画素位置を決定する、
ことを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記位置決定手段は、前記画像データの主走査方向の第１位置に位置する複数の第１補正画素の副走査方向の間隔が前記画素数Ｌとなるように前記第１補正画素の画素位置を決定し、前記画素位置が決定された第１補正画素の前記画素位置に基づいて前記第２補正画素の画素位置を決定する処理を前記主走査方向に繰り返し行う
ことを特徴とする請求項１または２に記載の画像形成装置。
【請求項４】
前記位置決定手段は、剰余類計算に基づいて前記画素位置を算出する、
ことを特徴とする請求項１〜３のいずれか１項に記載の画像形成装置。
【請求項５】
前記光源は、面発光レーザであり、
射出された前記レーザビームに基づいて潜像を形成するためのポストオブジェクト型の光学装置をさらに備えること、
を特徴とする請求項２に記載の画像形成装置。
【請求項６】
位置決定手段が、複数の画素から構成される画像データを変倍する基準となる前記画素の主走査方向の位置と副走査方向の画素数Ｌとに基づいて、補正対象となる補正画素の画素位置を決定する位置決定処理を行う位置決定ステップと、
変倍手段が、前記画像データの前記画素位置に前記補正画素を追加または削除することにより前記画像データを変倍する変倍ステップと、
を含み、
前記位置決定ステップは、前記画素位置が決定された第１補正画素の前記画素位置に基づいて、前記第１補正画素に対して主走査方向の位置が隣接する第２補正画素の副走査方向の位置のずれ量を、ｓｑｒｔ（Ｌ）に最も近い整数として算出することにより、前記第２補正画素の画素位置を決定する、
ことを特徴とする画像形成方法。
【請求項７】
請求項６に記載された画像形成方法をコンピュータに実行させることを特徴とする画像形成プログラム。
【請求項８】
請求項７に記載の画像形成プログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成に関し、より詳細には、マルチビーム潜像形成を行う画像形成装置、画像形成方法、画像形成プログラム及び記録媒体に関する。
【背景技術】
【０００２】
画像形成装置の機能向上に伴い、画像形成装置の単位時間当たりの画像形成速度（PPM:Prints Per Minutes)も増大してきている。近年では、より高速・高精細な画像形成を行うために、面発光レーザ（以下、ＶＣＳＥＬとして参照する。)を使用してマルチビーム露光をおこなう画像形成装置が提案されている。また、画像形成装置も省資源の要請に対応して、両面印刷を行う機種が提供されるようになっている。
【０００３】
このため、自動両面装置では、画像形成速度の向上に伴い、用紙の第１面記録から第２面記録までの時間間隔が短縮される傾向となっている。例えば、高速機種では、第１面印刷から第２面印刷まで、１０秒以内で行われる機種も存在する。このことは、画像形成装置の小型化とも関連し、用紙の第１面記録に対応した熱定着から、第２面の記録までの搬送距離が短くなる傾向にあるため、高温部から用紙が外れる時間が少なく、時間間隔の他にも、さらに印刷用紙は、熱的影響を受ける環境に置かれ冷えにくい状態とされる。
このような状態で、両面記録した場合、用紙の表裏に対応する第１面および第２面で印字された画像は、厚さ約８０μｍの上質紙を印刷用紙として使用した場合、熱・湿度変動により０．２％〜０．４％の倍率差が生じることが確認されている。
【０００４】
従来、上述した問題点に対し、特許第３３７３２６６号明細書（特許文献１)では、画像形成装置に対して副走査倍率変倍機能を提供し、副走査画像データの間引きによる縮小、または画像データ追加による拡大を行っていた。
【特許文献１】特許第３３７３２６６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された方法によっても、倍率差を解消することは可能となる。しかしながら、形成するべき画像が高精細化するにつれ、例えば、５ラインおきに１ライン線を形成するような周期性のある画像では、倍率調整のためにラインを間引き、または追加した場合、濃度ムラ、モワレなど、大域的な画像欠陥が顕著に発生することが確認されていた。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明にかかる画像形成装置は、複数の画素から構成される画像データを変倍する基準となる前記画素の主走査方向の位置と副走査方向の画素数Ｌと、に基づいて、補正対象となる補正画素の画素位置を決定する位置決定処理を行う位置決定手段と、前記画像データの前記画素位置に前記補正画素を追加または削除することにより前記画像データを変倍する変倍手段と、を備え、前記位置決定手段は、前記画素位置が決定された第１補正画素の前記画素位置に基づいて、前記第１補正画素に対して主走査方向の位置が隣接する第２補正画素の副走査方向の位置のずれ量を、ｓｑｒｔ（Ｌ）に最も近い整数として算出することにより、前記第２補正画素の画素位置を決定する、ことを特徴とする。
また、本発明は、上記画像形成装置で実行される画像形成方法、画像形成プログラムおよび記録媒体である。
【発明の効果】
【０００７】
すなわち、本発明によれば、変倍処理を半導体レーザ素子のレベルで制御でき、変倍処理に伴うモワレなど大域的な画像劣化を生じさせることなく、両面対応を考えた場合の高速印刷および高精細画像形成に適した画像形成装置および画像形成方法、画像形成プログラム及び記録媒体を提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【０００８】
以下、本発明について、実施形態をもって説明するが、本発明は、後述する実施形態に限定されるものではない。図１は、本実施の形態の画像形成装置の機械的構成を示す模式図である。本実施の形態の画像形成装置１００は、ＶＣＳＥＬ２００（図２，図３参照)、ポリゴンミラー１０２ａなどの光学要素を含む光学装置１０２と、感光体ドラム、帯電装置、現像装置などを含む像形成部１１２と、中間転写ベルトなどを含む転写部１２２を含んで構成される。光学装置１０２は、半導体レーザとしてＶＣＳＥＬ２００を含んで構成される。図１に示す実施形態では、ＶＣＳＥＬ２００（図１では不図示）から射出された光ビームは、一旦、第１シリンドリカルレンズ（図示せず)により集光され、ポリゴンミラー１０２ａにより、反射ミラー１０２ｂへと偏向される。
【０００９】
ここで、ＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER）２００とは、同一チップ上に複数の光源（半導体レーザ）を格子状に配置した面発光型半導体レーザである。このようなＶＣＳＥＬ２００を使用した画像形成装置としては様々な技術が知られており、本実施の形態の画像形成装置１００の光学装置１０２には、これらの公知技術と同様の構成で、ＶＣＳＥＬ２００が組み込まれている。図２は、本実施の形態の光学装置１０２に組み込まれたＶＩＣＳＥＬ２００の構成図である。本実施の形態のＶＣＳＥＬ２００は、図２に示すように、格子状に複数の光源１００１（複数の半導体レーザ）が格子状に配置された半導体レーザアレイを構成している。そして、複数の光源１００１の配列方向が偏向器としてのポリゴンミラー１０２ａの回転軸に対して所定の角度θで傾斜して設けられている。
【００１０】
図２では、光源の縦配列方向をａ〜ｃ、横配列方向を１〜４とし、例えば、図２の左上の光源１００１をａ１のように表記する。光源１００１がポリゴンミラー角度θをもって配置されていることにより、光源ａ１と光源ａ２とは異なる走査位置を露光し、この２光源により１つの画素（１画素）を構成する場合、すなわち、図２において、２光源で１画素を実現する場合を考える。例えば２光源ａ１，ａ２で１画素、２光源ａ３，ａ４で１画素を構成していくとすると、図中の光源によって図２右端に示すような画素が形成される。図の縦方向を副走査方向としたとき、２光源により構成される画素の中心間距離が６００ｄｐｉ相当であるとする。このとき、１画素を構成する２光源の中心間隔は１２００ｄｐｉ相当となり、画素密度に対して光源密度が２倍となっている。よって１画素を構成する光源の光量比を変えることで、画素の重心位置を副走査方向にずらすことが可能となり、高精度な画像形成が実現できる。
【００１１】
画像形成装置１００は、ｆθレンズを使用しないポストオブジェクト型の光学装置１０２を構成する。光ビームＬは、図示した実施形態ではシアン（Ｃ)、マゼンタ（Ｍ)、イエロー（Ｙ)、ブラック（Ｋ)の各色に対応した数発生されていて、反射ミラー１０２ｂで反射され、第２シリンドリカルレンズ１０２ｃで再度集光された後に感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａを露光している。
【００１２】
光ビームＬの照射は、上述したように複数の光学要素を使用して行われるため、主走査方向および副走査方向に関して、タイミング同期が行われている。なお、以下、主走査方向を、光ビームの走査方向として定義し、副走査方向を、主走査方向に対して直交する方向として定義する。
【００１３】
感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａは、アルミニウムなどの導電性ドラム上に、少なくとも電荷発生層と、電荷輸送層とを含む光導電層を備えている。光導電層は、それぞれ感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａに対応して配設され、コロトロン、スコロトロン、または帯電ローラなどを含んで構成される帯電器１０４ｂ、１０６ｂ、１０８ｂ、１１０ｂにより表面電荷が付与される。
【００１４】
各帯電器１０４ｂ、１０６ｂ、１０８ｂ、１１０ｂにより感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａ上に付与された静電荷は、光ビームＬにより像状露光され、静電潜像が形成される。感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａ上に形成された静電潜像は、現像スリーブ、現像剤供給ローラ、規制ブレードなどを含む現像器１０４ｃ、１０６ｃ、１０８ｃ、１１０ｃにより現像され、現像剤像が形成される。
【００１５】
感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａ上に担持された現像剤は、搬送ローラ１１４ａ、１１４ｂ、１１４ｃにより矢線Ａの方向に移動する中間転写ベルト１１４上に転写される。中間転写ベルト１１４は、Ｃ、Ｍ、Ｙ、Ｋの現像剤を担持した状態で２次転写部へと搬送される。２次転写部は、２次転写ベルト１１８と、搬送ローラ１１８ａ、１１８ｂと含んで構成される。２次転写ベルト１１８は、搬送ローラ１１８ａ、１１８ｂにより矢線Ｂの方向に搬送される。２次転写部には、給紙カセットなどの受像材収容部１２８から上質紙、プラスチックシートなどの受像材１２４が搬送ローラ１２６により供給される。
【００１６】
２次転写部は、２次転写バイアスを印加して、中間転写ベルト１１４上に担持された多色現像剤像を、２次転写ベルト１１８上に吸着保持された受像材１２４に転写する。受像材１２４は、２次転写ベルト１１８の搬送と共に定着装置１２０へと供給される。定着装置１２０は、シリコーンゴム、フッソゴムなどを含む定着ローラなどの定着部材１３０を含んで構成されていて、受像材１２４と多色現像剤像とを加圧加熱し、印刷物１３２として画像形成装置１００の外部へと出力する。多色現像剤像を転写した後の転写ベルト１１４は、クリーニングブレードを含むクリーニング部１１６により転写残現像剤が除去された後、次の像形成プロセスへと供給される。
【００１７】
図３は、ＶＣＳＥＬ２００を含む光学装置１０２が感光体ドラム１０４ａを露光する場合の概略的な斜視図を示す。ＶＣＳＥＬ２００から射出された光ビームＬは、光ビーム束を整形するために使用される第１シリンドリカルレンズ２０２により集光され、反射ミラー２０４および結像レンズ２０６を経た後、ポリゴンミラー１０２ａにより偏向される。ポリゴンミラー１０２ａは、数千〜数万回転するスピンドルモータなどにより回転駆動されている。ポリゴンミラー１０２ａで反射された光ビームＬは、反射ミラー１０２ｂで反射された後、第２シリンドリカルレンズ１０２ｃにより再整形され、感光体ドラム１０４ａ上を露光する。
【００１８】
また、光ビームＬの副走査方向への走査開始タイミングを同期するため、反射ミラー２０８が配置されている。反射ミラー２０８は、副走査方向の走査を開始する以前で、光ビームＬを、フォトダイオードなどを含む同期検出装置２１０へと反射させる。同期検出装置２１０は、当該光ビームを検出すると、副走査を開始させるために同期信号を発生させ、ＶＣＳＥＬ２００への駆動制御信号の生成処理などの処理を同期する。
【００１９】
ＶＣＳＥＬ２００は、後述するＧＡＶＤ３１０から送付されるパルス信号により駆動され、後述するように、画像データの所定の画像ビットに対応する位置に光ビームＬが露光され、感光体ドラム１０４ａ上に静電潜像を形成する。
【００２０】
図４は、本画像形成装置１００の制御ユニット３００の概略的な機能ブロック図を示す。制御ユニット３００は、スキャナ部３０２と、プリンタ部３０８と、主制御部３３０として構成されている。スキャナ部３０２は、画像を読み取る手段として機能しており、スキャナが読み取った信号をＡ／Ｄ変換して黒オフセット補正、シェーディング補正、画素位置補正を行うＶＰＵ３０４と、主に取得された画像を、ＲＧＢ表色系からＣＭＹＫ表色系での画像データとしてディジタル変換するための画像処理を行うＩＰＵ３０６とを含んで構成されている。スキャナ部３０２が取得した読み取り画像は、ディジタルデータとしてプリンタ部３０８へと送られる。
【００２１】
プリンタ部３０８は、ＶＣＳＥＬ２００の駆動制御を行う制御手段として機能するＧＡＶＤ３１０と、ＧＡＶＤ３１０が生成した駆動制御信号により半導体レーザ素子を駆動させるための電流を、半導体レーザ素子に供する供給ＬＤドライバ３１２と、２次元的に配置された半導体レーザ素子を実装するＶＣＳＥＬ２００とを含んで構成される。本実施形態のＧＡＶＤ３１０は、スキャナ部３０２から送られた画像データについて、画素データにＶＣＳＥＬ２００の射出する半導体レーザ素子の空間的なサイズに対応するように画素データを分割して高解像度化処理を実行する。
【００２２】
また、スキャナ部３０２とプリンタ部３０８は、システムバス３１６を介して主制御部３３０と接続されていて、主制御部３３０の指令により、画像読み取りおよび画像形成が制御されている。主制御部３３０は、中央処理装置（以下、ＣＰＵとして参照する。)３２０と、ＣＰＵ３２０が処理のために使用する処理空間を提供するＲＡＭ３２２とを含んでいる。ＣＰＵ３２０は、これまで知られたいかなるＣＰＵでも使用することができ、例えば、ＰＥＮＴＩＵＭ（登録商標)シリーズ、またはその互換ＣＰＵなどＣＩＳＣ（Complex Instruction Set Computer)、ＭＩＰＳなどのＲＩＳＣ（Reduced Instruction Set Computer)などを使用することができる。ＣＰＵ３２０は、インタフェース３２８を介してユーザからの指令を受け付け、指令に対応する処理を実行するプログラムモジュールを呼び出して、コピー、ファクシミリ、スキャナ、イメージストレージなどの処理を実行させる。さらに、主制御部３３０は、ＲＯＭ３２４を含んでおり、ＣＰＵ３２０の初期設定データ、制御データ、プログラムなどをＣＰＵ３２０が利用可能に格納する。イメージストレージ３２６は、ハードディスク装置、ＳＤカード、ＵＳＢメモリなどの固定または着脱自在のメモリ装置として構成され、画像形成装置１００が取得した画像データを、格納して、ユーザによる各種処理のために利用可能としている。
【００２３】
スキャナ部３０２が取得した画像データについてプリンタ部３０８を駆動して感光体ドラム１０４ａなどに静電潜像として画像を出力する場合、ＣＰＵ３２０は、上質紙、プラスチックフィルムなどの受像材の主走査方向制御および副走査位置制御を実行する。ＣＰＵ３２０は、副走査方向のスキャンを開始させる場合、ＧＡＶＤ３１０にスタート信号を出力する。ＧＡＶＤ３１０は、スタート信号を受領すると、ＩＰＵ３０６がスキャン処理を開始する。その後、ＧＡＶＤ３１０は、バッファメモリなどに格納した画像データを受信し、その後、その受信した画像データを処理し、処理した画像データをＬＤドライバ３１２に出力する。ＬＤドライバ３１２は、ＧＡＶＤ３１０から画像データを受け取ると、ＶＣＳＥＬ２００の駆動制御信号を生成する。その後、ＬＤドライバ３１２は、この駆動制御信号をＶＣＳＥＬ２００に送出することにより、ＶＣＳＥＬ２００を点灯させる。なお、ＬＤドライバ３１２は、半導体レーザ素子を、ＰＷＭ制御などを使用して駆動させる。本実施形態で説明するＶＣＳＥＬ２００は、半導体レーザ素子を８ｃｈ備えるが、ＶＣＳＥＬ２００のチャネル数は限定されるものではない。
【００２４】
図５は、ＧＡＶＤ３１０のより詳細な機能ブロックを示す。ＧＡＶＤ３１０は、同期信号を受信して、ＩＰＵ３０６から送付される画像データを格納して記憶するＦＩＦＯバッファなどのメモリ３４０を備えていて、ＩＰＵ３０６から送信された画像データを先入れ／先出し方式で画像処理部３４２に渡している。画像処理部３４２は、メモリ３４０から画像データを読み込んで、画像データの解像度変換、半導体レーザ素子チャネルの割当て、および画像ビット（すなわち、画像データを変倍するための補正画素）の追加・削除の処理（すなわち、画像データの補正処理）を実行する。画像データは、主走査方向に規定される主走査ラインアドレス値および副走査方向に規定される副走査ラインアドレス値により、感光体ドラム１０４ａに対して露光される位置が規定されている。以下、本実施形態では、アドレス座標とは、画像データを主走査ラインアドレス値（Ｒアドレス値)および副走査ラインアドレス値（Ｆアドレス値)で指定した場合の特定の画像ビットを与える各アドレス値のセットとして定義する。なお、これらのアドレス値は、後述するように、アドレス生成部３５４によって決定される。また、これらのアドレス座標は、主走査方向および副走査方向のラインに並んだ画素（すなわち画素列）ごとに定められている。そして、画像パスセレクタ３５８（後述）は、この画素列毎に、後述するアドレス生成部３５４によってＲアドレス値およびＦアドレス値で指定された座標のアドレス（すなわち、画素位置）に位置する画素に対して、画素ビットを挿入する等の補正処理を行う。
【００２５】
出力データ制御部３４４は、画像処理部３４２が生成した画像データに対応する書き込み信号とされる出力データを、Ｆアドレス値および副走査速度から時系列的な駆動パルスに変換し、さらに同期検出装置２１０に対して同期信号を与えるための同期制御信号を追加して生成する。生成された駆動制御信号は、ＬＤドライバ３１２に伝送され、ＶＣＳＥＬ（図示せず)を駆動する。また、出力データ制御部３４４には、同期検出装置２１０からの同期信号が入力され、ＬＤドライバ３１２への駆動制御信号の伝送を同期させている。なお、メモリ３４０、画像処理部３４２、出力データ制御部３４４の処理は、ＰＬＬ３４６により動作クロックに同期している。
【００２６】
図６は、図５に示した画像処理部３４２の機能ブロック図を示す。解像度変換部３５０は、メモリ３４０から取得した画像データについて単位画素を、ＶＣＳＥＬ２００のチャネル数およびサイズに対応して分割して分割画素を作成する。その後、分割画素に対して当該画素の照射を行うレーザ素子チャネルの割当てを行う。また、解像度変換部３５０は、高解像度化を行う場合、２ｎ倍密度処理（ｎは、正の整数)または２ｎライン化処理を選択し、レーザ素子チャネルの駆動割当てを決定する。
【００２７】
副走査変倍部３５２は、画像パスセレクタ３５８と、シフト保持用メモリ３５６とを備えている。副走査変倍部３５２は、アドレス生成部３５４からの、画像を形成するために使用するＦアドレスおよびＲアドレスを受け取り、処理対象となっているアドレス値が画像ビットを追加または削除するアドレス値を含むか否かを判断する。副走査変倍部３５２は、画像ビットを追加・削除するアドレスについては、例えば追加フラグまたは削除フラグなどの変倍指令信号を生成し、画像パスセレクタ３５８およびシフト保持用メモリ３５６に渡す。シフト保持用メモリ３５６は、画像ビットをシフトさせるシフト量を格納しており、変倍指令信号をカウントし保持する。画像パスセレクタ３５８は、画像拡大時であって追加を変倍指令信号が設定されている場合、当該画像ビットのデータを白データに設定し、以後の画像データを1ビット分ずつシフトさせる。変倍指令信号が設定されていない場合は、シフト保持用メモリ３５６からのシフト量を元に、解像度変換部３５０からの入力データを選択し、出力する。なお本実施形態で、半導体レーザとして８ｃｈＶＣＳＥＬ２００を使用するものとする場合、追加・削除する位置を示す信号およびシフト量を示す信号は８ｃｈ分割り当てられ、ＶＣＳＥＬ２００の駆動のために使用される。なお、画像ビットの追加・削除の計算は、画像処理部３４２の適切な機能部であれば、専用モジュールとして構成することができるし、他のモジュールの一部として構成することもできる。尚、変倍命令信号をカウントする理由は、画像ビットをシフトさせる場合に、例えば、１走査目に画像ビットを追加した後、２走査目の最初に画像ビットを追加する位置を特定するためである。
【００２８】
図７−１、７−２を用いて画像パスセレクタ３５８の動作を説明する。図７−１、７−２の注目データ６０２は、１画素分のビット値を示しており、１画素分のデータは、８ｃｈ分の副座標で示されている。特定の主走査の座標位置に割り当てられたビットデータである。入力データ６００としては、注目データ６０２と、副走査変倍用のシフト単位を指定する変倍用データとが常に前段のメモリ３４０から読み出されており、全ライン同じ処理がなされて解像度変換部３５０に入力されている。図７−１に示す未変倍時には、変倍指令信号が設定されていないので、シフト保持用メモリ３５６からのシフト量（ｓｈｉｆｔ)＝０とされ、図７−１に示すように、注目データ６０２の画像データを、この実施形態の場合の書き込み信号とされる出力データ６０４として渡す。
【００２９】
次に図７−２を使用して変倍指令信号が設定されている場合の動作を説明する。図７（ｂ)では、１走査目（Ａ）において、注目データ６０２の副座標１に白が追加された場合である。ＣＨ１に対応したアドレス値で、画像ビットの追加を示す信号が設定され、ＣＨ１のビットデータを白画素に対応させるように置換して出力データ６０６のＣＨ１にデータとして設定する。そして、ＣＨ１に対応した追加に対応するカウント値１がシフト保持用メモリ３５６に登録される。
【００３０】
ＣＨ２〜ＣＨ７のデータについては、出力データ６０６の副座標の値としてチャネルシフト量−１とした副座標値にシフトさせる。このとき画像パスセレクタ３５８は、出力データ６０６のＣＨ２〜ＣＨ７に対しチャネルシフト量−１に相当するチャネルの注目データのビットデータを割当てることにより、画像ビットの追加を行うことができる。出力データ６０６は、白に対応する画像ビットが注目データに対して追加されており、書き込み信号として使用される、出力データ制御部３４４は、書き込み信号を時系列的に変換してＶＣＳＥＬ２００の駆動パルスを生成し、画像形成が行われる。上述した処理は、主走査単位で行われ、主走査方向の次の画素についてのデータが順次、メモリ３４０から読み込まれ、主走査方向について画像形成が行われる。
【００３１】
上述したように、１走査目（Ａ）において白画素を追加して出力データ６０６のＣＨ１〜ＣＨ７の副座標値がシフトしたことによって、２走査目（Ｂ）では、図７（ｃ）に示すように、白画素を追加しない場合であっても、出力データ６０６ＣＨ８〜ＣＨ１５の副座標値が−１ずつシフトし、さらに３走査目（Ｃ）において１走査目と同様に白画素を追加する場合には、図７（ｄ）に示すように、出力データ６０６ＣＨ１６〜ＣＨ２３の副座標値は、−２ずつシフトすることとなる。
【００３２】
図８−１、８−２は、画像データ、Ｒアドレス、Ｆアドレスの関係およびＶＣＳＥＬ２００による単位画素とレーザスポットとの関係を示す。図８−１が、画像データと各アドレスの関係を示し、図８−２が単位画素とレーザスポットとの関係を示す。図８−１に示すように、Ｒアドレス７０２は、画像データ７００における主走査方向の画素位置を決定しており、受像材の送り方向での書込可能範囲に対応した値とされる。また、Ｆアドレス７０４は、画像データ７００での副走査方向の画素位置を決定する値とされている。これらのアドレスの値に対応して主走査方向の送り、およびＶＣＳＥＬ２００の点灯制御が行われ、光ビームは、感光体ドラム上を走査し、変倍制御された静電潜像が形成される。
【００３３】
図８−２は、画素領域７０６を照射するレーザスポット７０８を示す。ＶＣＳＥＬ２００は、本実施形態では、８ｃｈの半導体レーザ素子を含む。半導体レーザ素子のレーザスポット７０２は、１列当たり４ｃｈで２列構成とされる。また、列を構成するレーザスポット７０２は、それぞれ副走査方向に２．４μｍの間隔で配置され主走査方向に３０μｍの間隔で配置されている。すなわち、図８−２に示したレーザスポット７０８は、画素領域７０６を、画素領域７０６を副走査方向に４分割し、主走査方向にも４分割し、単位画素を１６分割する解像度で照射する。図８−２の実施形態では、副走査方向でのレーザ変調ピッチ（ビームピッチ）は、読み取りされる画素解像度の１／４となり、具体的には、画素の入力解像度が１２００ｄｐｉ（dots per inch)である場合、実効的な解像度として、４８００ｄｐｉのビームピッチで潜像形成を可能としている。
【００３４】
図９の（ａ）は、解像度変換部３５０が実行する高解像度化処理の例を説明するための模式図である。解像度変換部３５０は、単位画素８００の入力解像度１２００ｄｐｉ、２ｂｉｔからなる画像データ８０８を、図９の（ａ)に示した例に示す出力解像度４８００ｄｐｉの、１６個の１ｂｉｔデータの分割画素データ８０２に変換することで、主走査方向および副走査方向に対していわゆる４倍密処理を実行するという高解像度化処理を行っている。それぞれの分割画素データ８０２は、露光を担当する半導体レーザ素子のチャネルが割り当てられ、駆動制御信号を生成するために使用される。
【００３５】
なお、本実地の形態では、単位画素８００の入力解像度１２００ｄｐｉ、２ｂｉｔからなる画像データ８０８を、図９の（ａ）に示す分割画素データ８０８に変換するという高解像度化処理を行っているが、高解像度化処理は、これに限定されるものではない。例えば、単位画素８００の入力解像度１２００ｄｐｉ、２ｂｉｔからなる画像データ８０８を、図９の（ｂ）に示す分割画素データに変換するという高解像度化処理を行うように、解像度変換部３５０を構成してもよい。
図９の（ｂ)に示した例では、主走査方向について１２００ｄｐｉで１ｂｉｔ、副走査方向については、４８００ｄｐｉの解像度が与えられていて、１２００ｄｐｉ×４ｂｉｔの４ラインとして分割画素データ８０４を示している。すなわち、単位画素８００の入力解像度１２００ｄｐｉ、２ｂｉｔからなる画像データ８０８を、この図９の（ｂ）に示す例の分割画素データ８０４に変換する高解像度化処理を行うように解像度変換部３５０を構成してもよい。この場合にも各分割画素データの露光を担当する半導体レーザ素子のチャネルが割り当てられ、駆動制御信号の生成のために提供される。図９の（ａ)または（ｂ)の分割画素データに変換する高解像度化処理は、副走査方向でのモワレ、エッジのギザ付きなど、大局的な画像欠陥を解消するために好適に利用することができる。さらに、図９の（ｂ)に示す分割画素データに変換する高解像度化処理の場合には、分割画素数を１／４に収めることが可能となるので、以後の処理負担を低減することができる。
【００３６】
図１０は、画像形成装置１００が実行する変倍処理の実施形態のフローチャートを示す。
図１０に示す変倍処理は、ステップＳ９００から開始し、アドレス生成部３５４は、ステップＳ９０１でＲアドレス値を設定する。そして、アドレス生成部３５４は、ステップＳ９０２では、追加・削除するＦアドレス値を、画像処理部３４２で使用する変倍方式によりＲアドレスを使用して計算する。
【００３７】
ステップＳ９０３では、画像パスセレクタ３５８は、設定したＲアドレス値および計算したＦアドレス後のＦアドレス値を１ライン分だけ増加または削除して書き換えを実行し、計算したＦアドレスに対応する副走査ラインの（Ｒアドレス値、Ｆアドレス値)のアドレスで与えられる画素に画像ビットを設定する。すなわち、画像パスセレクタ３５８は、Ｒアドレス値及びＦアドレス値に位置する画素に対する補正処理を行う。また、副走査ラインの追加の際、副走査ラインの挿入に対応してそれぞれＦアドレス値を降順に書き換えるのではなく、副走査ラインの追加に対応することもできるが、例えば、挿入する前後の２つの副走査ラインの値をインデックスとして、追加Ｆアドレス値を別に生成させて、出力データ制御部３４４に渡すこともできる。
【００３８】
ステップＳ９０４では、画像パスセレクタ３５８は、処理対象のＦアドレス範囲のビットデータを読み出して、出力データ制御部３４４に転送する。出力データ制御部３４４は、画素位置に対応するタイミングのパルス信号を生成し、ＬＤドライバ３１２に送り、半導体レーザ素子を駆動させる。
【００３９】
ステップＳ９０３の処理では、１ライン分として１２００ｄｐｉに相当する値を割当てることもできるが、Ｆアドレスに対してＶＣＳＥＬ２００の副走査方向の分解能である４８００ｄｐｉに相当するＦアドレスの値を予め割り当てておき、ＶＣＳＥＬ２００の半導体レーザ素子の駆動を４８００ｄｐｉレベルで制御することにより、より高精細な変倍制御を実行することが可能となる。
【００４０】
ステップＳ９０５で、画像パスセレクタ３５８は、１２００ｄｐｉで割り当てたデフォルトＦアドレス範囲の画素データの転送が終了したか否かをＦアドレス値の比較または終了キャラクタビットの受領により判断し、副走査範囲の捜査が終了したと判断した場合（ｙｅｓ)、アドレス生成部３５４は、ステップＳ９０６で次のＲアドレス値を設定する。その後、副走査変倍部３５２は、ステップＳ９０７で主走査範囲の走査が終了したか否かを判断する。主走査方向の走査範囲が終了していない場合（ｎｏ)、処理をステップＳ９０２に分岐させて、ステップＳ９０２〜ステップＳ９０７の処理を繰り返す。
【００４１】
一方、ステップＳ９０５で、画像パスセレクタ３５８は、副走査範囲の走査が終了していないと判断した場合（ｎｏ)、副走査変倍部３５２は、ステップＳ９０５の処理をステップＳ９０２に分岐させ、走査範囲のＦアドレス値が終了するまで、ステップＳ９０２〜ステップＳ９０７の処理を繰り返す。副走査変倍部３５２は、ステップＳ９０７で最終的に当該受像材について処理するべきアドレス範囲が終了したと判断した場合（ｙｅｓ)、処理をステップＳ９０８に分岐させて、処理を終了する。
【００４２】
以下、図１１−１〜図１１−２を使用して、図１０のステップＳ９０３で実行される本実施形態での変倍処理の画像データに対する画像ビット処理を、ライン挿入の場合を例に取り、具体的に説明する。図１１−１は、本実施形態による変倍処理の実施形態を示し、図１１−２は、１ライン単位で副走査ラインを追加する従来の処理を示す比較例である。図１１−１に示す実施形態は、副走査方向に６．２５％拡大する場合の実施形態を示す。この６．２５％の拡大処理は、１２００ｄｐｉの副走査方向１６ラインにつき１ラインを追加することに対応する。このとき、図１１−２に示すように周期的に副走査ラインを挿入する処理は、１６：１の比で、同一のＦアドレス値に沿って副走査ラインを１００４、１００６を追加することになり、大域的にみてモワレ等の画像欠陥を生じさせることになる。
【００４３】
一方、図１１−１に示す本実施形態では、副走査方向について、画像データ１０００に画像ビットを挿入するアドレス値を、Ｃｙｃｌｅ方式で計算し、画像ビットを追加する。所定の副走査ラインについて追加された画像ビットのアドレス値は、以下、（主走査アドレス、副走査アドレス)＝（ｘ、ｙ)として表現し、挿入された画像ビット１００２を図１１−１で示す。
【００４４】
画像ビットの追加は、必ずしも入力解像度の１２００ｄｐｉで行う必要はなく、図９で示した分割画素オーダで行うことができる。Ｃｙｃｌｅ方式を説明すると、Ｃｙｃｌｅ方式では、画像ビットを挿入する画素同士が偏在することによる視覚上の違和感を抑制するため、挿入する画素同士を極力離す処理を実行する。例えば、副走査方向のライン数Ｌラインにつき１ラインを追加する処理を行う場合は、拡大率は、｛（１＋１／Ｌ)×１００｝％となる。
【００４５】
このとき、追加する画像ビットの副走査方向へのオフセットをＰとすると、所定ラインに挿入した画像ビットのアドレス値を基点として主走査方向に１ライン隣接するアドレスに挿入される画像ビットのアドレス値上での距離Ｄ１は、下記式（１)で与えられる。
【００４６】
【数１】
0005407216.tif 000002
上記式（１)で示されるように、Ｐが１から順に大きくなる場合、Ｄ１も大きくなるが、少なくともＰが、ｓｑｒｔ（Ｌ)以下であれば挿入画像ビット間の距離Ｄ１は、Ｐを大きくするに従い大きくなる。一方、Ｐが、Ｌ＜２Ｐまで大きくなると、基点アドレス値で指定される副走査ラインの隣接２ライン目には、同一のＲアドレスに挿入される画像ビットが存在することになる。
【００４９】
すなわち、基準アドレスと第１挿入画像ビットのアドレス値と、基準アドレスと第２挿入画像ビットのアドレス値との間の距離が均等に割り当てられなくなりこの場合にも画像上ムラを生じさせることになる。
【００５０】
本実施形態では、基準アドレスと第１挿入画像ビットのアドレス値と、基準アドレスと第２挿入画像ビットのアドレス値との間の距離が均等に割り当てられるように画像ビットを挿入するので、これにより画像上ムラを生じない。また、アドレス生成部３５４は、ｓｑｒｔ（Ｌ）を計算する。そして、計算したｓｑｒｔ（Ｌ)に最も近い整数値Ｎを決定し、下記式を使用してＲアドレスから、画像ビットを挿入するＦアドレスを計算する。以下、これを、ＣｙｃｌｅＮ方式として参照する。
【００５１】
【数３】
0005407216.tif 000003
上記式中、ＶＣＳＥＬ２００などを使用してより微細な単位で追加・削除を行う場合に、ＶＣＳＥＬ２００のレーザ素子数に対応して画素を分割する倍率である分割倍率を設定することも可能である。この分割倍率は、解像度変換部３５０が、高解像度変換処理を行うことによって取得することができる。例えば、ＶＣＳＥＬが１画素あたりに４ビーム存在する場合、１ビームの追加を４倍の解像度、すなわち高精細ラインを単位として、ラインの追加を４倍の回数実行することにより、同一の拡大・縮小割合を与えることができる。ＭｏｄＮは、Ｎの剰余類を計算する演算子であり、上述した１６：１の拡大比の場合、Ｌ＝１６、Ｎ＝４となり、Ｒアドレス値の剰余０、１、２、３ごとに画像ビットを挿入するＦアドレスの値が、周期的にリセットされる。この場合、隣接するＲアドレスライン間のオフセット値Ｐ（すなわち、Ｆアドレス値のずれ量）は、Ｎ＝４となる。本実施形態では、ＶＣＳＥＬ２００の副走査方向解像度を考慮して、例えば１２００ｄｐｉを、４８００ｄｐｉ相当の解像度で処理し、上記式（３)にしたがって、より高精細および高精度の変倍処理を行うことができる。この結果、１６×４＝６４ラインの処理を終了した段階で、入力解像度１２００ｄｐｉの１ライン分の挿入処理が完了する。
【００５２】
上述したように、主走査方向および副走査方向の解像度を考慮した挿入処理を行うことによって、画像データの入力解像度が、主走査方向および副走査方向のいずれもが１２００ｄｐｉである場合であって、出力解像度が、主走査方向および副走査方向のいずれもが４８００ｄｐｉである場合には、図９（ａ）で示したように、４倍密の画像データを取得することができる。また、出力解像度が、主走査方向が１２００ｄｐｉ、副走査方向が４８００ｄｐｉである場合には、図９（ｂ）で示したように、副走査方向にのみ４倍密にした画像データを取得することができる。
【００５３】
図１１−２は、上記式（３)を使用し、１６：１の拡大率を使用する場合の画像ビット挿入処理の実施形態を示す。図１１−１に示すように、ＣｙｃｌｅＮの挿入では、同一のＦアドレス位置に主走査方向に沿って画像ビットが挿入されないので、周期性をより微細に保持させつつ、画像ビットの間隔を長周期化させることが可能となる。図１１−１中、画像ビットが挿入されるアドレス位置を、（Ｒアドレス値、Ｆアドレス値)として示している。
【００５４】
なお、Ｎが整数とならない場合であっても、拡大縮小率の精度は低下するものの、同様の処理を適用することにより、大域的な画像欠陥の発生を排除しつつ、変倍処理を実行することができる。
【００５５】
また、上述した各式では、主走査方向と副操作方向の解像度が等しい場合を例に説明したが、例えば、図９（ｂ）に示したような主走査方向の解像度と副走査方向の解像度が異なる場合であっても、変倍率自体は変わらないため、この場合には以下の算式を用いてオフセット値を算出することによって、上述した変倍処理と同様の変倍処理が可能である。
【００５６】
【数４】
0005407216.tif 000004
上記式において、Ｖは、副走査方向の解像度、Ｈは主走査方向の解像度を表している。上記式に示すように、オフセット値Ｐを主走査方向の解像度と副走査方向の解像度との比率を考慮して計算することによって、ＣｙｃｌｅＮ方式の変倍処理を行うことができる。
【００５７】
例えば、主走査方向の解像度が１２００ｄｐｉ、副走査方向の解像度が４８００ｄｐｉ、Ｎ＝４の場合には、Ｐ＝２となり、主走査方向に２画素、副走査方向に８画素隔てた位置にある画素に対して、画像ビットの追加等の補正処理を施した変倍処理を行うことが可能となる。
【００５８】
尚、このように主走査方向の解像度と副走査方向の解像度が異なる変倍処理を行った場合、１つの画像ビットと他の画像ビットの間隔は、主走査方向の解像度と副走方向の解像度が同じ場合のように、主走査方向および副走査方向の各方向に対して均等なものとはならないが、主走査方向および副走査方向のそれぞれの解像度に応じた間隔で画像ビットの追加等の補正処理を行うので、主走査方向および副走査方向の各方向に位置する画素に対して、変倍処理に伴うムラやモワレ等による画像劣化を適切に防止することが可能となる。
【００５９】
図１２は、図１０のステップＳ９０３で実行される変倍処理の他の実施形態を示す。図１２に示した実施形態は、変倍率を高精度化することを目的とするものであり、副走査ラインのＬ間に挿入する画像ビットのオフセット値Ｐを、隣接するＲアドレスライン間で変える処理を行う。図１２に示した実施形態は、具体的には、変倍率が６．６６％（１５ラインに１ラインの追加に対応する。)変倍率を与える場合に適用することができる。なお、第１実施形態では、この場合、Ｎの値としてＮ＝４が採用され、オフセット値Ｐ＝４のままに保持されることになる。一方、第２実施形態では、ｓｑｒｔ（１５)＝３．８７であることから整数演算を使用してしまうと変倍率が犠牲となる。このため、Ｎの値としてｓｑｒｔ（１５)に最近の整数値をＮの値として採用し、（Ｎ±１)のオフセット値Ｐ′の値を組み合わせて画像ビットを挿入するＦアドレス値を計算する。
【００６０】
説明する実施形態の場合、１５＝４×３＋３となるので、Ｌの間に４回オフセット値Ｐ＝４で画像ビットを挿入し、１回オフセット値Ｐ＝３の画像ビット挿入を実行する。このためには、種々の定式化を行うことができるが、例えば下記式の処理を実行させることにより、容易にアセンブラによりプログラミング可能である。なお、下記式（５)では、Ｃ言語により記述するが、適切な変換ソフトウェアを使用することにより対応するアセンブラとすることができる。
【００６１】
【数５】
0005407216.tif 000005
【００６２】
なお、上記式（５)中、Ｆ＿ａｄｄｒは、追加するべき副走査ラインのアドレス値であり、ＤＥＶ＿Ｍａｇは、分割倍率であり、Ｎは、ｓｑｒｔ（Ｌ)に最近の整数値であり、Ｒ＿ａｄｄｒは、主走査方向のアドレス値であり、「％」は、便宜上Ｃ言語で示す剰余演算子である。
【００６３】
上記式（５)を適用する結果、剰余が、１、２の値についてはオフセット値Ｐ＝４とされ、剰余が０と３の間で、オフセット値Ｐ＝３が与えられることにより、オフセットシーケンスとして（４、４、３、４)を与えることが可能とされる。図１２中、ハッチングでした副走査ライン１１００は、Ｎ＝３に対応してオフセット値Ｐ＝３が与えられ、１５ラインにつき、画素データの追加を可能とする。この組み合わせは、副走査ライン１１０２についても繰り返され、オフセット値Ｐ＝３の画像ビットが追加されている。なお、さらに、他のオフセット値Ｐを組み合わせて使用する場合であっても、上記式（５)を、設定される間隔Ｌ当たりに最適なオフセット値をもって分布させるように修正および組み合わせを行うことによりプログラミングおよびその処理を実行させることができる。
【００６４】
図１３には、画像処理部３４２が実行する変倍処理の他の実施形態を示す。図１３に示した変倍処理は、変倍率｛（１＋１／１５)×１００｝％を行うため、異なるＮ、Ｎ′の値を使用したＣｙｃｌｅＮおよびＣｙｃｌｅＮ′処理を混合させて行う。例えば、変倍率１／１５は、副走査ライン３０ごとに２ライン分の画像ビットを追加することになるので、Ｃｙｃｌｅの切換処理の場合の重なり合いを排除することを考慮すると、Ｃｙｃｌｅ４を６回（２４ライン分)および残りのラインについてＣｙｃｌｅ３を１回繰り返すことによっても同様の効果を与えることができる。図１３では、符号１２００で示されるＦアドレス範囲がＣｙｃｌｅ４でライン挿入が実行され、符号１２０２で示されるＲアドレス範囲がＣｙｃｌｅ３でライン挿入が実行される。
【００６５】
図１４は、画像形成装置１００が実行する変倍処理のさらに他の実施形態を示す。図１４に示した実施形態では、画像データ１３００に対して、図１１−１〜図１３に示した変倍処理よりも周期性を低下させた処理を行うことにより、一定幅で一定間隔ごとに形成されるライン画像に対してもモワレなどの大域的な画像劣化を防止することができる。図１４に示した実施形態では、Ｆアドレスの先頭ライン１３０２のうち、Ｒアドレスが、（２ｍ＋１（ｍは、正の整数である)の位置に画像ビットを追加する。その後、例えば６．２５％拡大の場合には、３２ラインについて合計２ラインの追加が行われるようにライン１３０４、１３０６の追加を行う。ここで、追加したライン１３０４、１３０６を高解像度ラインという。この処理を、最後のＲアドレスとなるまで繰り返すことでも大域的なモワレを低減させながら変倍処理を行うことができる。
【００６６】
以上の処理につき、画像ビットを挿入するアドレス座標を決定する処理として、以下の処理を使用することができる。
【００６７】
（１)Ｆアドレスが０の場合、２ｍ＋１（ｍは、０以上の整数)に対応するＲアドレスを、画像ビット挿入アドレスとして設定する。
（２)Ｆアドレスが０より大きな場合、Ｎの剰余にしたがい、以下の処理でＲアドレスに対応するＦアドレスを決定する。
（ａ)処理対象のＲアドレスについてＮの剰余が０の場合、Ｆアドレス値を、（Ｎ、２×Ｎ)とする。
（ｂ)処理対象のＲアドレスについてＮの剰余が１の場合、Ｆアドレス値を、（Ｎ＋Ｌ、２×Ｎ＋Ｌ)とする。
（ｃ)処理対象のＲアドレスのＮの剰余が２の場合、Ｆアドレス値を、（Ｎ＋０．５Ｌ、２×Ｎ＋０．５Ｌ)とする。
（ｄ)処理対象のＲアドレスについてＮの剰余が３の場合、Ｆアドレス値を、（４＋１．５Ｌ、８＋１．５Ｌ)とする。以後、（２Ｌ×ｊ)を次周期の初期値とし、ＲアドレスのＮ＝４についての剰余類に応じて、（ａ)〜（ｄ)にしたがって副走査ラインを挿入するＦアドレスを計算する。なお、ｊは、０以上の正の整数であり、ｊ≦Ｆ／２Ｌを満足する最大の正の整数である。
【００６８】
帰納的に選択したＲアドレスに対して副走査ラインを挿入するＦアドレス値は、以下のように計算することができる。
【００６９】
（ｉ)処理対象のＲアドレスについてＮの剰余が０の場合：
Ｆアドレス値＝（Ｎ＋２Ｌ×ｊ、２Ｎ＋２Ｌ×ｊ)
（ｉｉ)処理対象のＲアドレスについてＮの剰余が１の場合：
Ｆアドレス値＝（Ｎ＋Ｌ＋２Ｌ×ｊ、２Ｎ＋Ｌ＋２Ｌ×ｊ)とする。
（ｉｉｉ)処理対象のＲアドレスのＮの剰余が２の場合
Ｆアドレス値＝（Ｎ＋０．５Ｌ＋２Ｌ×ｊ、２Ｎ＋０．５Ｌ＋２Ｌ×ｊ)とする。
（ｉｖ)処理対象のＲアドレスについてＮの剰余が３の場合：
Ｆアドレス値＝（Ｎ＋１．５Ｌ＋２Ｌ×ｊ、２Ｎ＋１．５Ｌ＋２Ｌ×ｊ)
【００７０】
なお、図１４に示した実施形態でＦアドレスが偶数のＲアドレスについて画像ビット挿入アドレスとして設定する場合、（ｉ)および（ｉｉ)の処理順を入れ換え、（ｉｉｉ)および（ｉｖ)の処理順を入れ換えて適用することができる。また、Ｌ＝１６の場合について、図１４に示すように３２ライン単位で、８画素を追加することもできるし、１６ライン単位で、４画素を追加することもできる。１６ライン単位で画像ビットの挿入Ｆアドレスを計算する場合、上記式（ｉ)〜（ｉｖ)の値のうち、それぞれ値の小さい方の値を使用して、剰余に対応して、（Ｎ＋２Ｌ×ｊ)、（Ｎ＋Ｌ＋２Ｌ×ｊ)、（Ｎ＋０．５Ｌ＋２Ｌ×ｊ)、（Ｎ＋１．５Ｌ＋２Ｌ×ｊ)として設定することができる。なお、この場合でも、Ｆアドレス値＝０の場合に挿入する画像ビットのＲアドレス値を偶数または奇数に設定することにより計算値を交換することも可能である。
【００７１】
また、上述した処理について、Ｌ＝１６の場合を例として説明したが、図１１−１〜図１３に説明した方法を適宜組み合わせることにより、いかなるＬの値であってもＮの値を適切に設定することにより、挿入するべき画像ビットを適切に分散させることができる。以上説明した画像ビットの挿入処理は、画像ビットの削除処理についても適用することができる。
【００７２】
図１４に示した実施形態では、上述のようにして画像ビットを追加する画像データのアドレスを決定した後、出力データ制御部３４４に対して挿入する画像ビットのデータを伝送し、出力タイミングに対応した駆動制御信号を生成させ、ＬＤドライバ３１２に渡す。ＬＤドライバ３１２は、受け取った駆動制御信号を使用して半導体レーザ素子を駆動し、変倍処理の結果生成された画像を受像材に形成する。
【００７３】
以上説明したように、本実施形態の画像形成装置は、変倍処理をＶＣＳＥＬにより照射される半導体レーザ素子のレベルで制御でき、変倍処理に伴うモワレなど大域的な画像劣化を生じさせることなく、両面印刷時および装置小型化にともなう相対的な高速印刷対応性、および高精細画像形成に適した画像形成装置および画像形成方法を提供することができる。
【００７４】
また、以上説明したように、本実施形態の画像形成装置は、副走査倍率補正を、モワレなどの副作用が少ない方式で実行し、半導体レーザ素子レベルで規定されたラインサイズであって、かつ１画素単位で画像ビットの挿入・削除を行う。本発明では、入力解像度を、半導体レーザ素子のビームピッチに対応した分割画素に対応付けて規定する。この分割画素ごとに照射を行う半導体レーザ素子のチャネルを割当て、半導体レーザ素子のビームピッチにより規定されるラインサイズで、副走査方向への変倍処理を実行する。半導体レーザ素子としては、単一ビームを照射するレーザダイオードを使用することもできるし、２次元的に広がった領域から複数のレーザビームを照射することが可能な面発光レーザ（ＶＣＳＥＬ)を用いることができる。
【００７５】
このため、副走査方向のライン挿入または削除を、入力解像度よりも少ないライン幅を有する複数のラインとして実行でき、モワレなどの大局的な画像劣化を防止することができる。
【００７６】
また、挿入されるラインに追加する画像ビットの画像データにおけるアドレスを、追加する画像ビットができるだけ離間して配置されるように制御するアルゴリズムを使用して計算し、画像ビットの追加を行う。画像ビットの計算は、変倍率に基づき、挿入または削除する副走査ラインが所定の変倍率を提供するように剰余類計算を使用して行われる。剰余類計算は、変倍率の基準を与える基準ライン間隔Ｌについて、ｓｑｒｔ（Ｌ)に対するオフセット値Ｐを使用して行われる。近接整数Ｐは、画像ビットの追加・削除を行うためのオフセット値を与え、主走査アドレスおよび副走査アドレスで規定される画像空間として処理する場合、幾何平均に基づいて距離を判定する尺度として導入される。画像ビットを追加・削除する場合にオフセット値Ｐは、ｓｑｒｔ（Ｌ)を基準として追加ビットまたは削除ビットが適切に分布するようにして決定され、オフセット値Ｐは、ｓｑｒｔ（Ｌ)に最も近い整数から選択され、特定の目的に対応し、オフセット値Ｐは、ｓｑｒｔ（Ｌ)に等しくても良く、または小さくてもよく、また大きくてもよい。
【００７７】
画像ビットは、剰余類計算を使用して計算された主走査アドレスに対する副走査アドレスの位置に挿入・削除されることで、所定の変倍率を提供する。また、挿入または削除される画像ビットは、剰余類計算により、画像空間上でモワレ、ムラ、画像端部のギザ付きを生じさせないように副走査方向に分散して配置される。画像形成装置は、追加・削除する副走査ラインを高精細化すると共に、追加する画像ビットの配置制御を行うことにより、変倍処理に伴う画像劣化を防止している。
【００７８】
以上説明した画像形成方法は、画像形成装置が実装するコンピュータにより実行され、アセンブラ、Ｃ言語などのプログラミング言語により記述され、コンピュータ可読なプログラムとすることができ、また当該プログラムを記録するコンピュータ可読な記録媒体に記憶させることができる。
【００７９】
これまで画像形成装置につき、図面に示した実施形態をもって説明してきたが、本発明は、実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。
【図面の簡単な説明】
【００８０】
【図１】画像形成装置の実施形態を示した図である。
【図２】光源ユニットが半導体レーザアレイ、または面発光レーザから構成される場合の例を示す図である。
【図３】ＶＣＳＥＬを含む光学装置が感光体ドラムを露光する場合の概略的な斜視図を示した図である。
【図４】本画像形成装置の制御ユニットの概略的な機能ブロック図を示した図である。
【図５】ＧＡＶＤの詳細な機能ブロックを示した図である。
【図６】図５に示した画像処理部の機能ブロック図を示した図である。
【図７−１】画素ビットを追加しない場合の画像パスセレクタの動作の例を示す図である。
【図７−２】画素ビットを追加した場合の画像パスセレクタの動作の例（１走査目〜３走査目）を示す図である。
【図８−１】画像データとＲアドレス、Ｆアドレスの関係の例を示す図である。
【図８−２】単位画素とレーザスポットとの関係の例を示す図である。
【図９】画像データを主走査方向および副走査方向に４倍密、または副走査方向にのみ４倍密にした場合の例を示す図である。
【図１０】画像形成装置が実行する変倍処理の実施形態のフローチャートを示した図である。
【図１１−１】図１０に示す変倍処理を行った後の画像データの例を示す図である。
【図１１−２】副走査方向にのみラインを追加または削除する処理を行った後の画像データの例を示す図である。
【図１２】本実施形態での変倍処理の画像データに対する画像ビット処理の実施形態を示した図である。
【図１３】本実施形態での変倍処理の画像データに対する画像ビット処理の他の実施形態を示した図である。
【図１４】本実施形態での変倍処理の画像データに対する画像ビット処理のさらに他の実施形態を示した図である。
【符号の説明】
【００８１】
１００…画像形成装置、１０２…光学装置、１０２ａ…ポリゴンミラー、１０２ｂ…反射ミラー、１０２ｃ…第２シリンドリカルレンズ、１０４ａ、１０６ａ、１０８ａ、１１０ａ…感光体ドラム、１０４ｂ、１０６ｂ、１０８ｂ、１１０ｂ…帯電器、１０４ｃ、１０６ｃ、１０８ｃ、１１０ｃ…現像器、１１２…像形成部、１１４…中間転写ベルト、１１４ａ、１１４ｂ、１１４ｃ…搬送ローラ、１１８…２次転写ベルト、１２０…定着装置、１２２…転写部、１２４…受像材、１３０…定着部材、１３２…印刷物、２００…ＶＣＳＥＬ、制御装置、２０２…第１シリンドリカルレンズ、２０４…反射ミラー、２０６…結像レンズ、２０８…反射ミラー、２１０…同期検知装置、３００…制御ユニット、３０２…スキャナ部、３０４…ＶＰＵ、３０６…ＩＰＵ、３０８…プリンタ部、３１０…ＧＡＶＤ、３１２…ＬＤドライバ、３１６…システムバス、３３０…主制御部、３４０…メモリ、３４２…画像処理部、３４４…出力データ制御部、３５０…解像度変換部、３５２…副走査変倍部、３５４…アドレス生成部、３５６…シフト保持用メモリ、３５８…画像パスセレクタ
【図１】
0005407216.tif 000006
【図２】
0005407216.tif 000007
【図３】
0005407216.tif 000008
【図４】
0005407216.tif 000009
【図５】
0005407216.tif 000010
【図６】
0005407216.tif 000011
【図７−１】
0005407216.tif 000012
【図７−２】
0005407216.tif 000013
【図８−１】
0005407216.tif 000014
【図８−２】
0005407216.tif 000015
【図９】
0005407216.tif 000016
【図１０】
0005407216.tif 000017
【図１１−１】
0005407216.tif 000018
【図１１−２】
0005407216.tif 000019
【図１２】
0005407216.tif 000020
【図１３】
0005407216.tif 000021
【図１４】
0005407216.tif 000022