(57)【特許請求の範囲】
【請求項１】
２つのビットサブセルをそれぞれ含む複数のビットセルからなるビットセルアレイを備えたスピン注入ＭＲＡＭ構造であって、
前記ビットサブセルは、
（ａ）下部電極上に形成され、トンネルバリア層によって分離された第１のフリー層と第１のシンセティックピンド層とを有し、ほぼ零の異方性を有するＭＴＪセルと、
（ｂ）前記ＭＴＪセルの上に形成された導電性スペーサ層と、
（ｃ）上部電極と共に前記導電性スペーサ層の上に形成され、非磁性スペーサによって分離された第２のフリー層と第２のシンセティックピンド層とを有し、相当の大きな異方性を有するＣＰＰセルと
を含み、
前記第２のフリー層は、前記上部電極に接続されたビット線を流れる書込電流によって反転され、
前記ＭＴＪセルにおける前記第１のフリー層の磁化が前記ＣＰＰセルにおける前記第２のフリー層の磁化と反平行をなすことにより、前記第２のフリー層が前記書込電流によって反転されたときに、前記第２のフリー層との磁気結合相互作用によって前記第１のフリー層も反転されるように構成され、
前記書込電流は前記ＣＰＰセルから前記導電性スペーサ層へ流れ、もしくは、前記導電性スペーサ層から前記ＣＰＰセルを経由して前記ビット線へ流れるものであり、
各々の前記ビットサブセルにおける前記ＭＴＪセルおよびＣＰＰセルは、互いに異なる抵抗状態を有し、
各々の前記ビットセルにおける前記２つのＭＴＪセルは、互いに異なる抵抗状態を有し、
各々の前記ビットセルにおける前記２つのＣＰＰセルは、互いに異なる抵抗状態を有し、
第１のビット線から、第１のＣＣＰセル、第１の導電性スペーサ層、トランジスタ、第２の導電性スペーサ層および第２のＣＣＰセルをこの順に経由して、第２のビット線まで電流を流すことにより、第１のビットサブセルにおける前記第２のフリー層および第２のビットサブセルにおける前記第２のフリー層は、同時に書き込まれる
スピン注入ＭＲＡＭ構造。
【請求項２】
前記ビットサブセルの各々における前記ＭＴＪセルは、シード層と、第１のＡＦＭ層と、ＡＰ１／結合層／ＡＰ２からなる前記第１のシンセティックピンド層と、前記トンネルバリア層と、前記第１のフリー層と、キャップ層とが前記下部電極の上に順に形成されたものであり、
前記第１のフリー層は、単層構造もしくは各層が軟磁性材料からなる多層構造を有する
請求項１記載のスピン注入ＭＲＡＭ構造。
【請求項３】
前記ＭＴＪセルは、その平面形状が実質的に円形であり、前記第１のフリー層が約５Ｏｅ未満の磁気異方性を有し、
複数の前記ＣＰＰセルの各々は、その平面形状が楕円、眼形（eye shape）またはその他の円形（round shape）であり、前記第２のフリー層の磁気異方性が約５０Ｏｅよりも大きい
請求項１記載のスピン注入ＭＲＡＭ構造。
【請求項４】
前記ＭＴＪセルは、第１の面積を占めており、
前記ＣＰＰセルは、前記第１の面積よりも大きな第２の面積を占めている
請求項１記載のスピン注入ＭＲＡＭ構造。
【請求項５】
前記導電性スペーサ層は、Ｃｕ，Ａｕ，ＡｇおよびＡｌなどの高導電性材料によって構成されている
請求項１記載のスピン注入ＭＲＡＭ構造。
【請求項６】
前記ＣＰＰセルは、シード層と、前記第２のフリー層と、前記非磁性スペーサと、第１のＡＦＭ層と、ＡＰ３／結合層／ＡＰ４からなる前記第２のシンセティックピンド層と、第２のＡＦＭ層と、第２のキャップ層とが前記導電性スペーサ層の上に順に形成されたものであり、
前記第２のフリー層は、単層構造もしくは各層が低減衰比を有する軟磁性材料からなる多層構造を有し、
前記第２のシード層は、減衰比が劣化しないようにＣｕ，Ａｕ，ＡｇまたはＡｌからなる
請求項１記載のスピン注入ＭＲＡＭ構造。
【請求項７】
前記第２のフリー層は、熱因子ＫU ＭS Ｖ／ｋB Ｔ＞４０を満たす十分な大きさの磁気異方性を有している
請求項１記載のスピン注入ＭＲＡＭ構造。
但し、ＫU は磁気異方性定数であり、ＭS は飽和磁化であり、Ｖは前記第２のフリー層の体積であり、ｋB はボルツマン定数であり、Ｔは温度である。
【請求項８】
さらに、前記ビットサブセルへの書込および前記ビットサブセルからの読出を可能とする回路を備え、
前記回路は、
（ａ）前記第１のビットサブセルにおける前記ＣＰＰセルの前記上部電極と接する前記第１のビット線、および前記第２のビットサブセルにおける前記ＣＰＰセルの前記上部電極と接する前記第２のビット線と、
（ｂ）前記第１のビットサブセルにおける前記導電性スペーサ層と前記第２のビットサブセルにおける前記導電性スペーサ層との間に設けられた前記トランジスタを制御し、前記第１のビット線および前記第２のビット線と直交するように配列された書込ワード線と、
（ｃ）第１および第２の読出トランジスタを制御する読出ワード線と、
（ｄ）前記第１のビットサブセルにおける前記ＭＴＪセルの抵抗値を、前記第２のビットサブセルにおける前記ＭＴＪセルの抵抗値と比較するセンスアンプと
を含み、
前記第１のビットサブセルにおける前記ＭＴＪセルと接続された第１の下部電極が前記第１の読出トランジスタを介して接地電圧と接続され、
前記第２のビットサブセルにおける前記ＭＴＪセルと接続された第２の下部電極が前記第２の読出トランジスタを介して接地電圧と接続されている
請求項１記載のスピン注入ＭＲＡＭ構造。
【請求項９】
前記第１のビットサブセルの前記ＭＴＪセルにおける抵抗値が前記第２のビットサブセルのＭＴＪセルにおける抵抗値よりも高いときに前記ビットセルは抵抗状態０を示し、
前記第１のビットサブセルの前記ＭＴＪセルにおける抵抗値が前記第２のビットサブセルのＭＴＪセルにおける抵抗値よりも低いときに前記ビットセルは抵抗状態１を示す
請求項７記載のスピン注入ＭＲＡＭ構造。
【請求項１０】
スピン注入ＭＲＡＭ構造における２つのビットサブセルを含むビットセルの形成方法であって、
（ａ）ビットサブセルごとに、読出トランジスタを介して接地電位と接続された下部電極を形成することと、
（ｂ）前記下部電極の上に、ほぼ零の磁気異方性を示す第１のフリー層とその上面に設けられたキャップ層とによって構成されるＭＴＪセルを形成することと、
（ｃ）前記キャップ層の上に導電性スペーサ層を形成すると共に、第１のビットサブセルにおける第１の導電性スペーサ層を第２のビットサブセルにおける第２の導電性スペーサ層に接続させるトランジスタを形成することと、
（ｄ）前記第１および第２の導電性スペーサ層のそれぞれの上に、実質的に磁気異方性を示す第２のフリー層とその上面に設けられたキャップ層とによって構成されるＣＰＰセルを形成することと
を含み、
前記第１のビットサブセルにおける前記第２のフリー層が、前記第２のビットサブセルにおける前記第２のフリー層とは異なる抵抗状態を有するようにする
ビットセルの形成方法。
【請求項１１】
前記ＭＴＪセルは、第１のシード層と、第１のＡＦＭ層と、ＡＰ１／結合層／ＡＰ２からなる第１のシンセティックピンド層と、トンネルバリア層と、前記第１のフリー層と、第１のキャップ層とが前記下部電極の上に順に積層されることで形成され、
前記ＣＰＰセルは、シード層と、前記第２のフリー層と、非磁性スペーサと、ＡＰ３／結合層／ＡＰ４からなる第２のシンセティックピンド層と、第２のＡＦＭ層と、キャップ層とが前記導電性スペーサ層の上に順に積層されることで形成される
請求項１０記載のビットセルの形成方法。
【請求項１２】
前記第１および第２のＡＦＭ層の交換ピンニング方向に設定された大きな外部磁場を印加しつつ高温下でアニール処理を行い、前記第１および第２のシンセティックピンド層の磁化方向を、それぞれ、ＡＰ１の磁化方向およびＡＰ４の磁化方向と同方向に揃える
請求項１１記載のビットセルの形成方法。
【請求項１３】
前記第１のビットサブセルにおける前記ＣＰＰセルの上部電極と接するように第１のビット線を形成することと、前記第２のビットサブセルにおける前記ＣＰＰセルの上部電極と接するように第２のビット線を形成することと
を含む請求項１１記載のビットセルの形成方法。
【請求項１４】
前記ＣＰＰセルの形成面積を、前記ＭＴＪセルの形成面積よりも大きくする
請求項１１記載のビットセルの形成方法。
【請求項１５】
前記第２のフリー層の磁気異方性は、前記第１のフリー層の磁気異方性の約３〜１０００倍の大きさである
請求項１１記載のビットセルの形成方法。
【請求項１６】
前記トランジスタは、書込ワード線によって制御されると共に、同一のビットセルにおいて書込電流が前記第１の導電性スペーサ層から前記第２の導電性スペーサ層へ流れるようにする
請求項１１記載のビットセルの形成方法。
【請求項１７】
スピン注入ＭＲＡＭ構造におけるビットセルへ抵抗状態０を書き込む書込方法であって、
前記ビットセルは、導電性スペーサ層を介して互いに接続されたＭＴＪセルおよびＣＰＰセルをそれぞれ有する２つのビットサブセルを備え、
前記ＭＴＪセルは磁気異方性がほぼ零である第１のフリー層を含み、
前記ＣＰＰセルは実質的に磁気異方性を示す第２のフリー層と、ビット線と接続された上部電極と、第１のビットサブセルにおける第１の導電性スペーサ層と、トランジスタを介して前記第１の導電性スペーサ層と接続された第２のビットサブセルにおける第２の導電性スペーサ層とを含み、
（ａ）書込電流を、前記第１のＣＰＰセルの前記上部電極と接続された第１のビット線へ注入し、前記第１のＣＰＰセルを通過させて前記第１の導電性スペーサ層へ進入させたのち前記第２の導電性スペーサ層へ流入させ、さらに第２のＣＰＰセルからその上部電極と接する第２のビット線へ流入させることで、前記第１のＣＰＰセルにおける抵抗状態０，前記第１のＭＴＪセルにおける抵抗状態１，前記第２のＣＰＰセルにおける抵抗状態１，前記第２のＭＴＪセルにおける抵抗状態０を形成することと、
（ｂ）同時に、書込ワード線へ電流を供給することで前記トランジスタへの電圧を制御し、前記第１の導電性スペーサ層から前記第２の導電性スペーサ層へ流れる電流を生じさせることと
を含む書込方法。
【請求項１８】
スピン注入ＭＲＡＭ構造におけるビットセルへ抵抗状態１を書き込む書込方法であって、
前記ビットセルは、導電性スペーサ層を介して互いに接続されたＭＴＪセルおよびＣＰＰセルをそれぞれ有する２つのビットサブセルを備え、
前記ＭＴＪセルは磁気異方性がほぼ零である第１のフリー層を含み、
前記ＣＰＰセルは実質的に磁気異方性を示す第２のフリー層と、ビット線と接続された上部電極と、第１のビットサブセルにおける第１の導電性スペーサ層と、トランジスタを介して前記第１の導電性スペーサ層と接続された第２のビットサブセルにおける第２の導電性スペーサ層とを含み、
（ａ）書込電流を、前記第２のビットサブセルにおける前記ＣＰＰセルの前記上部電極と接続された第２のビット線へ注入し、前記第２のＣＰＰセルを通過させて前記第２の導電性スペーサ層へ進入させたのち前記第１の導電性スペーサ層へ流入させ、さらに第１のＣＰＰセルからその上部電極と接する第１のビット線へ流入させることで、前記第１のＣＰＰセルにおける抵抗状態１，前記第１のＭＴＪセルにおける抵抗状態０，前記第２のＣＰＰセルにおける抵抗状態０，前記第２のＭＴＪセルにおける抵抗状態１を形成することと、
（ｂ）同時に、書込ワード線へ電流を供給することで前記トランジスタへの電圧を制御し、前記第２の導電性スペーサ層から前記第１の導電性スペーサ層へ流れる電流を生じさせることと
を含む書込方法。
【請求項１９】
スピン注入ＭＲＡＭ構造におけるビットセルの抵抗状態を読み出す読出方法であって、
前記ビットセルは、導電性スペーサ層を介して互いに接続されたＭＴＪセルおよびＣＰＰセルをそれぞれ有する２つのビットサブセルを備え、
前記ＭＴＪセルは、磁気異方性がほぼ零である第１のフリー層を含み、読出ワード線によって制御される読出トランジスタを介して接地された下部電極の上に形成され、
前記ＣＰＰセルは実質的に磁気異方性を示す第２のフリー層と、ビット線と接続された上部電極と、第１のビットサブセルにおける第１の導電性スペーサ層と、トランジスタを介して前記第１の導電性スペーサ層と接続された第２のビットサブセルにおける第２の導電性スペーサ層とを含み、
（ａ）第１のＣＰＰセルと接続された第１のビット線および第２のＣＰＰセルと接続された第２のビット線に対し、一定の電圧でバイアスを印加することと、
（ｂ）前記読出ワード線に対して電流を供給することで、前記読出トランジスタへ電圧を供給し、センスアンプによって前記ビットサブセルの各々における前記ＭＴＪセルの抵抗状態を検出可能とすることと
を含む読出方法。
【請求項２０】
前記一定の電圧は、約０．０５Ｖ以上０．５Ｖ以下である
請求項１９記載の読出方法。
【請求項２１】
前記第１のビットサブセルにおける前記ＭＴＪセルの抵抗値が前記第２のビットサブセルにおける前記ＭＴＪセルの抵抗値よりも大きいときに前記ビットセルが抵抗状態０であるとして検出され、
前記第２のビットサブセルにおける前記ＭＴＪセルの抵抗値が前記第１のビットサブセルにおける前記ＭＴＪセルの抵抗値よりも大きいときに前記ビットセルが抵抗状態１であるとして検出される
請求項１９記載の読出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なる読出パスおよび書込パスを形成すべく上部ＣＰＰセルと下部ＭＴＪセルとが導電層により分離されているとともに、互いに反対方向の抵抗状態に書き込まれる２つのスピン注入ＭＲＡＭセルを有するビットセルを備えたスピン注入ＭＲＡＭセルに関する。
【背景技術】
【０００２】
シリコンＣＭＯＳと磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）技術との組み合わせに基づく磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）は、高密度（セル幅：８−２５Ｆ2）、高速（再生／記録速度：１〜３０ｎｓ）、および不揮発性のストレージソリューションを将来のメモリ応用に提供するための強力な候補である。ＭＴＪは、隣接する反強磁性（ＡＦＭ：Anti-Ferromagnetic）層によって特定方向にピン止めされた第１の強磁性層と第２の強磁性層（フリー層）との間に形成された、ＡｌＯｘ，ＡｌＮｘＯｙ，またはＭｇＯｘ等の薄い誘電体絶縁層を用いている。ピンド層は、例えば、「ｙ」方向の磁化を有する隣接した反強磁性層との交換結合によって、同様に「ｙ」方向に固定された磁気モーメントを有している。フリー層は、ピンド層の磁気モーメントに対して平行または反平行の磁気モーメントを有している。トンネルバリア層は、その厚さが十分に薄く、伝導電子の量子力学的トンネル効果によってこのトンネルバリア層を通過する電流が生じるようになっている。フリー層の磁気モーメントは、外部磁場に応じて変化し、フリー層とピンド層との磁気モーメントの相対角度によって、トンネル電流すなわちトンネル接合抵抗が決定される。センス電流が、上部電極から下部電極へ向かうようにＭＴＪの積層面に対して垂直な方向に通過した際、フリー層およびピンド層の磁化方向が平行状態（「１」記憶状態）の場合には低抵抗が検出され、それらの磁化方向が反平行状態すなわち「０」記憶状態にある場合には高抵抗が検出される。
【０００３】
ＭＲＡＭデバイスは、水平面において互いに平行に並ぶ複数の第１の導電線のアレイと、この第１の導電線の上方に離間して位置する第２の水平面上に形成されるとともに第１の導電線に対して直交するように互いに平行に延在する第２の導電線のアレイと、第１の導電線（すなわち、ワード線）と第２の導電線（すなわち、ビット線）との間のそれぞれの交差位置に挿入されたＭＴＪセルとによって一般的に構成されている。読出動作の際、ＭＲＡＭに記憶されている情報は、膜面垂直通電（ＣＰＰ：Current Perpendicular to Plane）構造の場合、そのＭＴＪセルの内部を上から下に流れるセンス電流を介して、そのＭＴＪセルの磁気的状態（抵抗レベル）を検出することにより読み出される。書込動作に際しては、ＭＴＪセルの上下を挟んで交差する２つの導電線としてのビット線およびワード線に電流を印加した結果得られる外部磁場を発生させ、フリー層の磁気的状態をしかるべき状態に変化させることにより、情報がＭＲＡＭに書き込まれる。したがって、ワード線とビット線との交差部分の電流を用いて、ＭＴＪセルがプログラムされる。図１（Ａ）は、従来のＭＲＡＭの反転磁場のアステロイド曲線を示し、図１（Ｂ）は、ＭＴＪセル３およびこのＭＴＪセル３の下方のワード線２と交差したビット線１を示している。
【０００４】
大きな懸案事項として、複数のビット線に対する同一のワード線に沿うＭＴＪセルにおいて、磁化方向の乱れ（ディスターブ）が生じるという問題が挙げられる。ワード線とビット線との電流により生じる反転磁場の強度は、従来のＭＲＡＭでは、約３０Ｏｅから６０Ｏｅである。ＭＲＡＭの場合、比較的大きな電流磁場を発生させることにより、記録された情報の書き換えを行う必要がある。したがって、書込動作のための十分な磁場を発生させるため、特定の大きな規模の電流をアドレス配線に流すことが必要となる。
【０００５】
メモリデバイスがますます微小化するに伴い、アドレス配線の幅も同様に減少し、十分な大きさの電流をアドレス配線に供給することが困難となっている。その上、デバイスの保磁力が増加している結果、電流磁場がさらに大きくなり、デバイスの消費電力量も高くなっている。このため、小さな電流を印加することにより磁化方向を反転させることが可能な構成として、スピン注入機構により駆動される磁化反転を採用したメモリ構造が一層の注目を集めている。
【０００６】
スピン注入（スピントルク）磁化反転は、J. Slonczewskiによる特許文献１，およびRedon等による特許文献２に詳細に記載されている。スピン注入効果は、強磁性層＼スペーサ層＼強磁性層という多層構造の、スピン依存電子伝導特性に起因するものである。スピン偏極電流がＣＰＰ構造を有する磁気多層構造の内部を横断するように流れる際、強磁性層へ入射する電子のスピン角運動量（spin angular moment）がその強磁性層と非磁性スペーサ層との界面近傍において、その強磁性層の磁気モーメントと相互に作用する。この相互作用を通じて、電子の角運動量が強磁性層に移動することとなる。例えば、スピン偏極電子が所望とされる容易軸方向の特定の磁気モーメントを有する磁性層を通過した際、このスピン偏極電子により磁気モーメントのベクトルに連続的な回転が生じる。その結果、磁気モーメントのベクトルが、その容易軸方向に沿って反対向きとなる。したがって、スピン偏極電子を磁性層の内部に垂直方向に通過させることにより、磁気モーメントのベクトルを容易軸に沿った所望の２つの方向間で切り替えることができる。なお、スピンＲＡＭと従来のＭＲＡＭとの違いは、書込機構が異なるだけであり、読出機構は同じである。
【０００７】
W. Rippard等（非特許文献１）による最近の実験データは、磁気励起としての磁気モーメントトランスファ（magnetic moment transfer）のまさに本質と、それに次ぐ反転動作を裏付けている。また、これらの実験は、J. Slonczewskiによる非特許文献２、およびJ. Sunによる非特許文献３に記載の理論予測を裏付けている。非特許文献２および非特許文献３による理論予測とは、スピン偏極直流電流の条件下の磁化に作用する、スピン注入により生じた正味トルク項（Γ）が、以下の式で表されることを示すものである。
Γ＝ｓ  ｎm×（ｎs×ｎm）
ここでｓはスピン角運動量の堆積速度（spin-angular momentum deposition rate）、ｎsは電流の初期のスピン方向と同じ方向の単位ベクトル、ｎmはフリー層の磁化方向と同じ方向の単位ベクトルである。上記の式によれば、ｎsがｎmに対して直交する場合、トルクは最大値となることが示されている。
【０００８】
図２は、従来技術に係るスピン注入ＭＲＡＭ（スピンＲＡＭとも称される）を断面方向から見た図である。ストレージ素子（ＭＴＪ）１０は、ボトム電極１６とトップ電極（ビット線）２５との間に形成され、下地層１７と、反強磁性（ＡＦＭ：Anti-Ferromagnetic）層１８と、複数の層１９〜２１からなるシンセティック反強磁性（ＳｙＡＦ：Synthetic Anti-Ferromagnetic）参照層と、トンネルバリア層２２と、フリーストレージ層２３と、キャップ層２４とを含んでいる。ボトム電極１６は、ＭＴＪフリー層２３をスイッチングするための電流を供給するＣＭＯＳトランジスタに接続されている。このＣＭＯＳトランジスタは、ソース１２、ドレイン１３、およびｐ型半導体基板１１を有している。データの書込を行う際には、ストレージ素子の内部を下から上へ流れる電流が臨界電流に達すると、フリー層２３の磁化は、参照層の磁化方向と反平行となるように書き込まれる（すなわち、高抵抗状態となる）。ストレージ素子の内部を上から下へ流れる電流が臨界電流に達すると、フリー層２３の磁化は、参照層の磁化方向と平行となるように書き込まれる（すなわち、低抵抗状態となる）。読出動作に際しては、小さい電流がＭＴＪセルの内部を流れ、その抵抗値が予め書き込まれたＭＴＪセル（参照セルと称される）と比較される。これにより、高抵抗状態であるか低抵抗状態であるかの判断がなされる。読出マージンは、磁気抵抗変化率（ｄＲ／Ｒ）と抵抗分散（resistance variance）係数（σ／μ）との比により一般的に決定される。抵抗分散係数（σ／μ）は、抵抗値の標準偏差σと、抵抗値の平均値μとの比である。
【０００９】
スピン注入反転を行うための臨界電流（Ｉｃ）は、［（Ｉｃ+＋Ｉｃ-Ｉ）／２］として定義され、現在の１８０ｎｍノードにおける約０．２×０．４μのトップダウン面積（top-down area）を有するサブミクロンＭＴＪの場合では、通常、数ミリアンペアである。臨界電流密度Ｊｃ（例えば、Ｉｃ／Ａ）は、およそ数１０7 Ａ／ｃｍ2である。スピン注入効果を引き起こすために必要であるこのような高い臨界電流密度は、ＡｌＯｘやＭｇＯ等の薄いトンネルバリア層を破壊する可能性がある。スピン注入磁化反転を９０ｎｍテクノロジーノード以降において実現可能とするには、例えば１００ｎｍのゲート幅につき１００μＡを供給可能な一般的なＣＭＯＳトランジスタによって駆動する場合、臨界電流密度（Ｊｃ）を１０6 Ａ／ｃｍ2 未満とする必要がある。スピンＲＡＭ応用の場合では、（極小の）ＭＴＪが、ＡｌＯｘをトンネルバリア層として用いる従来のＭＲＡＭ−ＭＴＪよりも遙かに高い、高トンネル磁気抵抗比（ＴＭＲまたはｄＲ／Ｒ）を発揮することが必要である。スピン注入反転をＭＲＡＭ技術に適用するためには、臨界電流Ｉｃ（およびその臨界電流密度Ｊｃ）が１桁以上低減されることが望ましい。ＭＴＪデバイスの電気的破壊（絶縁破壊）を回避するためであり、かつ、下方に配置されるＣＭＯＳトランジスタ（特定のメモリセルを選択する際の反転電流を供給するもの）と適合させるためである。
【００１０】
通常、フリー層の磁化反転に要する書込電流密度は、ＭＴＪフリー層の磁化モーメント、減衰比、およびスピン角運動量の堆積速度によって主に決定され、ＭＴＪの積層構造に用いられる材料の種類および質に左右される。デバイスの寸法がナノメートル規模にまで微小化する中にあって、書込電流密度は不変となっている。したがって、書込電流は、縮小するＭＴＪの寸法に比例して非常に小さなものとなっていることから、デバイスの消費電力は低下している。
【００１１】
また、書込電圧は、ＭＴＪのトンネルバリア層を横断して流れることから、ＭＴＪセルの信頼性は大きな問題となる。ＭＴＪの接合部を横断する電圧が閾値、いわゆる絶縁破壊電圧に達すると、ＭＴＪが損なわれるからである。この問題を解消するため、図３に示す新規な設計が米国特許第７，１４９，１０６号明細書で提案されている（特許文献３）。書込動作の期間中、ディジット線３１からの磁場は、偏極子３９の磁化を、フリー層３７の磁化が書き込まれている方向である一方向に向かって回転させる。電流４１は、書込線の一部分４０ａから偏極子３９に渡ってのみ流れたのち、導電スペーサ３８を介して書込線の第２の部分４０ｂへと戻る。この書込電圧４１により、磁気偏極子３９とフリー層３７との間にスピン注入相互作用が発生し、これによりフリー層の磁化に反転が生じる。また、ＭＴＪセル３０は、ＡＦＭ／ボトム電極３２と、ＡＰ２層３３と、Ｒｕ結合層３４と、ＡＰ１層３５と、トンネルバリア層３６とから構成されている。
【００１２】
従来技術を定型的に調査したところ、以下の参考文献を発見した。特許文献４は、非磁性層により分離された２つのメモリセルの積層体を開示している。本願関連出願の特許文献５は、ＸＹ面に設けられた複数のメモリ積層体を有し、各積層体は、Ｚ軸方向に沿って積層された２つのメモリセルを有している。
【００１３】
特許文献６は、２つのメモリセルの積層体を示している。下部のセルはより大きく、２つのセルは、銅からなる導電層により分離されている。
【００１４】
特許文献７では、２つの異なるＣＰＰセルがともに積層され、金属ギャップ層により分離されている。
【００１５】
特許文献８は、２つの対をなすＭＲＡＭセルから構成されたセキュリティデバイスを開示している。
【００１６】
特許文献９は、行列に配置されたメモリセルのマトリクスを記載している。ある列（または行）のうちの１つのセルの読出が行われている際に、同じ列（または行）の他のセルへの書込が同時に行われる。
【００１７】
特許文献１０は、第１の端子と第２の端子との間にスピン注入（ＳＴ：Spin Transfer）駆動素子が形成され、第２の端子と第３の端子との間にＭＴＪ素子が配置された、３つの端子を有する磁気メモリデバイスを開示している。ＳＴ素子の内部における第１のフリー層の磁化が反対方向に向くことにより、ＭＴＪの内部における第２のフリー層の磁化方向が反転し、これによりデータ状態が記録される。ただし、この文献は、２つのフリー層間の相互作用を如何にして最適化することにより、反転の効率性が改善されるかについて教示していない。さらに、このメモリデバイスは読出動作中、ビットセルの外部の参照セルに依存しており、デバイスの速度を遅くするおそれがある。
【００１８】
特許文献１１は、磁性材料によるメモリ素子において１０年間の最小のデータ保持期間が確保されるようにするため、ＫuＭsＶ／ｋBＴにより表される熱因子が４０を超えることが必要であると記載している（Ｋuは異方性定数、Ｍｓは飽和磁化、ＶはＦＭ２フリー層のボリューム、ＫBはボルツマン定数、Ｔは温度である）。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】米国特許第５６９５８６４号明細書
【特許文献２】米国特許第６５３２１６４号明細書
【特許文献３】米国特許第７１４９１０６号明細書
【特許文献４】米国特許第７１７３８４８号明細書
【特許文献５】米国特許出願公開第２００６／０２０２２４４号明細書
【特許文献６】米国特許第５９３０１６４号明細書
【特許文献７】米国特許第６９２７９４８号明細書
【特許文献８】米国特許出願公開第２００６／０１４６５９７号明細書
【特許文献９】米国特許第７０９５６４８号明細書
【特許文献１０】米国特許第７００９８７７号明細書
【特許文献１１】米国特許第７２３０８４４号明細書
【非特許文献】
【００２０】
【非特許文献１】W. Rippard等著、Phys. Rev. Lett.、２００４年、ｐ０２７２０１（３）
【非特許文献２】C. Slonczewski著、「Current driven excitation of magnetic multilayers」、J. Magn. Magn. Mater.、１９９６年、Ｖ１５９、Ｌ１−Ｌ７
【非特許文献３】J. Sun著、Phys. Rev. B、２０００年、Ｖｏｌ．６２、ｐ５７０（５）
【発明の概要】
【発明が解決しようとする課題】
【００２１】
特許文献３の構造では、書込電流はフリー層内には直接流れないことから、フリー層の非常に僅かな表面部分の磁化のみが、スピン注入効果による影響を受けることになる。その上、スピン偏極電流をフリー層の磁化に対してより効率的に供給するため、導電スペーサを非常に薄くする必要がある。また、そうした場合であっても、スピン注入効果は依然として非常に小さい可能性がある。したがって、大きな書込電流が必要となる。また、薄い導電スペーサは作製が大変困難である上、スペーサ層に沿って流れる高電流密度により、信頼性の問題が生じるおそれがある。
【００２２】
したがって、ＭＴＪのトンネルバリアを破損し得る動作電圧を防止しつつ、低い書込電流および高いｄＲ／Ｒが得られるスピンＲＡＭ用の改良された構造が望まれる。また、ＭＲＡＭの寸法が縮小するに伴い、再生動作に際して、ＭＴＪセルの抵抗値と回路近傍の参照セルとを比較する際、「０」状態と「１」状態とを区別することがますます困難となっている。再生動作の信頼性を改善するとともに、「読出」時間を最小限に抑えるようにするため、ビットの外部の参照セルに依存しないより好ましい方法が理想的に望まれる。
【００２３】
本発明の目的は、従来技術と比較して再生および記録の効率性を高めるべく、スピン注入効果によって動作するＣＰＰセルにおけるフリー層と、その下方のＭＴＪセルにおけるフリー層との間の改善された相互作用がもたらされるスピンＲＡＭ構造を提供することにある。
【００２４】
本発明の第２の目的は、上記第１の目的に係る複数のスピンＲＡＭセルを用いることにより、ビットセル毎に２つのスピンＲＡＭセルおよび２つのＭＴＪセルを実現するとともに、一方のＭＴＪセルを、他方のＭＴＪセルが再生されている際にリファレンスとして機能させ、これにより外部参照セルを防止することが可能なスピンＲＡＭ回路を提供することにある。
【課題を解決するための手段】
【００２５】
一実施の形態によれば、２つのＣＰＰ／ＭＴＪサブセルから構成され、各ビットペアにおける２つのＣＰＰ／ＭＴＪセルが、（０，１）および（１，０）により表される反対方向の抵抗状態に書き込まれるビットセル構造により、効率性の高いスピンＲＡＭデバイスが達成される。各ＣＰＰ／ＭＴＪサブセルは、ボトム電極の上に形成されたＭＴＪセルと、ＭＴＪのキャップ層に接する導電性スペーサと、導電性スペーサの上に形成されたＣＰＰセルと、ＣＰＰセルのキャップ層に接するビット線と、から構成された積層構造を有している。ＭＴＪセルの第１のフリー層は、５Ｏｅ未満の小さな異方性を有する一方、ＣＰＰセルの第２のフリー層は、少なくとも５０Ｏｅ、または第１のフリー層の一軸異方性よりも約１０倍の、大きな一軸異方性を有することが好ましい。これにより、第２のフリー層からの大きな反磁場が、第１のフリー層の磁気モーメントを容易に反転させるようになる。その結果、それらの磁化方向は反平行となり、第２のフリー層が記録動作に際して磁化反転した場合にも反平行を保ち続ける。一方、第１のフリー層は、ＣＰＰフリー層を固定化しないようにするために、第２のフリー層に対しては比較的小さな磁場を発揮する。したがって、書込電流による第２のフリー層のスピン注入反転を、第１のフリー層および第２のフリー層の異方性が緊密に合致している場合と比較して、より生じ易くすることができる。さらに、第２のフリー層は、４０よりも高い熱因子ＫuＭsＶ／ｋBＴを確保する十分に大きな異方性を有している（Ｋuは異方性定数、Ｍｓは飽和磁化、Ｖは第２のフリー層のボリューム、ＫBはボルツマン定数、Ｔは温度である）。
【００２６】
書込電流は、第１のビット線から第１のＣＰＰ／ＭＴＪサブセルにおける第１のＣＰＰセルを通過し、導電性スペーサへと流れる。この導電性スペーサは、トランジスタを介して、第２のＣＰＰ／ＭＴＪサブセルにおける第２のＣＰＰセルの導電性スペーサに接続されている。第２のＣＰＰセルでは、書込電流は導電性スペーサから第２のＣＰＰセルを通過し、接地された第２のビット線へと流れる。トランジスタは、書込ワード線により制御される。ＣＰＰ／ＭＴＪサブセルにおける第２のフリー層の磁化が書込電流により反転すると、磁気結合により、第１のフリー層も同じく磁化反転し、第２のフリー層の磁化に対し反平行の状態を保ち続ける。高い書込電流は、ＭＴＪセルを通過することがなく、従前のスピンＲＡＭ構造に対し悪影響を及ぼしていたトンネルバリアの絶縁破壊の懸念が防止される。
【００２７】
各ＣＰＰ／ＭＴＪサブセルにおけるボトム電極は、読出ワード線により制御される読出トランジスタを介して、グラウンドに接続されている。再生動作の際、第１のビット線および第２のビット線は、特定の電圧にバイアスされる。読出ワード線がオン状態となると、センス増幅器により、第１のＭＴＪセルと第２のＭＴＪセルとの間の抵抗値差が検出される。第１のＭＴＪセルが、第２のＭＴＪセルの抵抗値未満の抵抗値を有する場合、ビットセルは「１」記憶状態を有するとされる。第１のＭＴＪセルが、第２のＭＴＪセルの抵抗値よりも高い抵抗値を有する場合、ビットセルは「０」記憶状態を有するとされる。
【００２８】
各ＣＰＰ／ＭＴＪサブセルのＭＴＪセル、導電性スペーサ、およびＣＰＰセルは、例えばスパッタ成膜法を用いて、ボトム電極上に順次形成される。各ＭＴＪセルは、好ましくは、ボトム電極の上に順次形成された、シード層と、ＡＦＭ層と、ピンド層と、トンネルバリア層と、フリー層と、キャップ層とから構成されている。トンネルバリア層は、例えば、スパッタ成膜ツールの酸化チャンバにおいてＡｌ層またはＭｇ層を酸化させることにより形成された、ＡｌＯｘ層またはＭｇＯｘ層である。各ＣＰＰセルは、導電性スペーサの上に下部から上部へと順次形成された、シード層と、フリー層と、スペーサと、ピンド層と、ＡＦＭ層と、キャップ層とを含む、積層構造を有している。
【００２９】
本発明は、ＣＰＰセルにおいて低い書込電流が得られ、ＭＴＪにおいて高いｄＲ／Ｒが得られるように、ＣＰＰセルとＭＴＪセルとを独立に最適化する場合を見越している。例えば、ＣＰＰフリー層からの大きな反磁場を活用し、これによりＭＴＪフリー層の磁気的状態をより効率的に反転させるため、ＣＰＰセルは、ＭＴＪセルよりも大きな寸法を有していることが好ましい。さらに、ＣＰＰセルは、ＭＴＪセルとは異なる形状を有してもよい。一実施の形態では、ＣＰＰセルは、楕円形状またはアイ（eye）形状に由来する大きな形状異方性を有する一方、ＭＴＪセルは、低い異方性を促進すべくほぼ円形の形状を有している。ＭＴＪ積層構造の層を成膜し、パターニングすることによりＭＴＪセルが形成された後、このＭＴＪセルに隣接して第１の誘電体層が形成される。次に、例えば、第１の誘電体層の上に第２の誘電体層が形成されたのち、この第２の誘電体層に導電性スペーサおよび書込ワード線が形成される。その後、導電性スペーサの上にＣＰＰ積層構造が成膜され、パターニングされることにより、ＣＰＰセルが形成される。次に、第３の誘電体層が成膜され、ＣＰＰセルと同一平面にされる。そして、従来の方法を用いて、ＣＰＰセルの上にビット線が形成される。
【００３０】
また、本発明は、ＣＰＰセルとＭＴＪセルとの一方または両方がデュアルスピンバルブ構造を有する実施の形態を包含している。
【図面の簡単な説明】
【００３１】
【図１】従来のＭＲＡＭの反転磁場のアステロイド曲線を示すグラフ、およびビット線とワード線との間に形成されたＭＴＪセルを有する従来のメモリセルを示す上面図である。
【図２】従来技術に係るスピンＲＡＭデバイスを示す断面図である。
【図３】導電性スペーサがビット線間に書込電流を通過させ、ＭＴＪ素子の磁気偏極子とフリー層との間にスピン注入相互作用を発生させる、従来技術に係るスピンＲＡＭ構造を示す断面図である。
【図４】本発明の一実施の形態に係るＣＰＰ／ＭＴＪサブセルを示すとともに、ＣＰＰセルとＭＴＪセルとの間の導電性スペーサを介して、同一のビットセルにおける隣接したＣＰＰ／ＭＴＪサブセルに到る書込電流の方向を示す図と、そのＣＰＰ／ＭＴＪサブセルにおけるＭＴＪセルの断面図およびＣＰＰセルの断面図である。
【図５】本発明に係るビットセルにおける２つのＣＰＰ／ＭＴＪサブセルの断面図であり、互いに隣接する導電性スペーサを接続するトランジスタを制御するために用いられる書込ワード線を示す図である。
【図６】本発明の一実施の形態に係る２つの隣接するビットセルと、再生動作に用いられるセンス増幅器とを示す電気回路図である。
【発明を実施するための形態】
【００３２】
本発明の一形態は、記録動作と再生動作とを個別に最適化できるように、書込経路と読出経路とを分離させたスピンＲＡＭデバイスの内部のＣＰＰ／ＭＴＪサブセル構造である。この例示的な実施の形態は、ＣＰＰセルおよびＭＴＪセルにおけるシングルスピンバルブ構造を示している。ただし、本発明は、ＣＰＰセルとＭＴＪセルとの一方または両方がデュアルスピンバルブ構造を有するＣＰＰ／ＭＴＪサブセルをも包含するものである。この技術に基づくデバイスは、スピンＲＡＭまたはスピン注入ＭＲＡＭデバイスとも称される。本発明の他の形態は、複数のビットセルと、ワード線と、ビット線とを備え、各ビットセルの内部の一対のＣＰＰ／ＭＴＪサブセルを活用することにより、再生動作をさらに効率的にすることを可能とする、配線スキームである。当業者であれば、用語「磁気モーメント」と「磁化方向」とは、交互に用いられ得ることを理解することができる。
【００３３】
はじめに、ＣＰＰ／ＭＴＪサブセル構造を説明する。図４（Ａ）は、スピンＲＡＭ構造５０の断面図を示している。このスピンＲＡＭ構造５０は、基体（図示せず）の上に形成されたボトム電極５１と、ボトム導体の上のＭＴＪセル６０と、ＭＴＪセルの上面の上の導電性スペーサ７０と、導電性スペーサの上のＣＰＰセル８０と、導電性スペーサの上方のビット線９０とを含んでいる。ＣＰＰセル８０の内部のフリー層の磁気的方向を反転させるスピン注入効果は、ビット線９０からＣＰＰセル８０を介して導電性スペーサ７０へと流れる書込電流９２により生じる。書込電流９２は、トランジスタ１３０を介して、同一のビットセルにおいて隣接するＣＰＰ／ＭＴＪサブセル（図示せず）に流れる。
【００３４】
図４（Ｂ）は、ＭＴＪセル６０を示している。一実施の形態において、ＭＴＪセル６０は、ボトムスピンバルブ構造を有している。この場合、シード層６１と、ＡＦＭ１層６２と、ＡＰ１層６３と、結合層６４と、ＡＰ２層６５と、トンネルバリア層６６と、フリー層（ＦＭ１）６７と、キャップ層６８とが、ボトム電極（図示せず）の上に順次形成されている。ボトム電極５１およびＭＴＪ積層体の複数の層６１〜６８は、例えばアネルバＣ−７１００薄膜スパッタ装置等の内部で形成される。この薄膜スパッタ装置は、通常、５つのターゲットをそれぞれ有する３つの物理蒸着（ＰＶＤ：Physical Vapor Deposition）チャンバと、酸化チャンバと、スパッタエッチングチャンバとを有するものである。複数のＰＶＤチャンバのうちの少なくとも一つは、同時スパッタリングが可能である。スパッタ成膜プロセスは、一般的にはアルゴンスパッタガスを必要とし、ターゲットは金属または合金からなり、基体上に成膜される。ボトム電極５１と、これを覆う上方のＭＴＪ層とを、スパッタ装置の単一ポンプダウン後に形成することにより、スループットを向上させるようにしてもよい。
【００３５】
シード層６１は、例えば、ＮｉＣｒから構成される。または、のちに順次形成されるＭＴＪの層において滑らかで高密度の成長を促進させる、ＮｉＦｅもしくはＮｉＦｅＣｒ等の他の適した材料から構成される。
【００３６】
ＡＦＭ層６２は、例えば、ＭｎＰｔから構成される。または、隣接するＡＰ１層６３を（例示的実施の形態ではｘ軸である）特定方向にピン止めするのに有効であるＩｒＭｎ，ＮｉＭｎ，ＯｓＭｎ，ＲｕＭｎ，ＲｈＭｎ，ＰｄＭｎ，ＲｕＲｈＭｎ，もしくはＭｎＰｔＰｄ等の他の適した材料から構成される。したがって、ＡＦＭ層６２がｘ軸方向に磁気的に配列している場合、ＡＰ１層６３も同様にｘ軸方向にピン止めされている。
【００３７】
ＡＰ１層６３、結合層６４、およびＡＰ２層６５は、シンセティック反強磁性（ＳｙＡＦ：Synthetic Anti-Ferromagnetic）ピンド層を形成している。ＳｙＡＦピンド層をＭＴＪセルに用いることにより、熱安定性が改善される上、フリー層（ＦＭ１）６７に加わる層間結合磁場（オフセット磁場）が低減される。ＡＰ１層６３およびＡＰ２層６５は、双方とも例えばＣｏＦｅから構成される。ＡＰ２層６５の磁気モーメントは、ＡＰ１層６３の磁気モーメントと反平行の方向にピン止めされている。ＡＰ２層とＡＰ１層とは厚さが僅かに異なっており、これによりＳｙＡＦピンド層においてｘ軸に沿った小さなネット磁気モーメントを発生させている。結合層６４は、参照層としても知られているＡＰ１層６３とＡＰ２層６５との間の交換結合を促進させる。結合層６４は、好ましくはルテニウム（Ｒｕ）から構成される。
【００３８】
ＡＰ２層６５の上には、薄いトンネルバリア層６６が形成される。トンネルバリア層６６は、例えば、ＡｌＯｘ，ＡｌＴｉＯｘ，またはＭｇＯｘから構成され、一般的にはＭｇＯｘが好ましい。ＣｏＦｅＢによるＡＰ２層６５と、ＭｇＯｘトンネルバリア６６との組み合わせにより、他のトンネルバリア層を用いて得られるｄＲ／Ｒよりも、高いｄＲ／Ｒが発揮されるからである。スパッタ成膜法を用いてＭｇＯｘトンネルバリアを形成するという、従来技術において一般的に用いられる方法とは異なり、本発明者らは、約６オングストローム（０．６ｎｍ）から８オングストローム（０．８ｎｍ）厚のＭｇ層を成膜したのち、その場ラジカル酸化（ＲＯＸ：Radical Oxidation）または自然酸化（ＮＯＸ：Natural Oxidation）を行い、そして約２オングストローム（０．２ｎｍ）から６オングストローム（０．６ｎｍ）厚の追加のＭｇ層を成膜するという手法を有利に採用する。トンネルバリア層６６は、１つには下層の滑らかなＭＴＪ層に起因して、優れた平滑性と均一性とを有している。ＲＯＸ処理またはＮＯＸ処理は、好ましくはスパッタ成膜装置の酸化チャンバ内で行われる。一実施の形態の場合、ＲＯＸ処理は、約３００から５００ワットのＲＦ（高周波）パワー、０．４から０．８標準リットル／分（ｓｌｍ：standard liters per minute）の酸素流量（好ましくは約０．６ｓｌｍ）、および約１５秒から５０秒間の処理条件から構成される。場合によっては、ＮＯＸ処理を、１ｔｏｒｒの圧力、０．１から１ｓｌｍの酸素流量（好ましくは約１ｓｌｍ）、および約６０秒から１２０秒間の処理条件から構成し、ＡＰ２層６５の上のＭｇ層を酸化させるようにしてもよい。ＲＯＸ処理およびＮＯＸ処理の処理条件を選択することにより、ＭＴＪセルの設計で規定されている特定のＲＡ値が得られるようにする。例えば、約１０Ω・μｍ2未満の低い面積抵抗ＲＡが所望とされる場合、ＮＯＸ処理が選ばれる。酸素流量と処理時間との一方または両方を、上述した範囲内で減少させることにより、面積抵抗ＲＡ値を低下させることもできる。
【００３９】
フリー層（ＦＭ１）６７は、例えば単層であり、または、ニッケル（Ｎｉ），鉄（Ｆｅ），コバルト（Ｃｏ）およびボロン（Ｂ）の合金もしくは三元系（ternary）等の軟磁性材料から構成された複合体である。フリー層６７は、書込状態に応じて−ｘ軸方向または＋ｘ軸方向に沿って配列した磁気モーメントを有している。ＡＰ２層６５の磁気モーメントとフリー層６７の磁気モーメントとが同一方向に配列している場合、低抵抗状態が生じる。本発明の重要な特徴は、フリー層６７が好ましくは１０Ｏｅ未満、より好ましくは５Ｏｅ未満の低い異方性を有していることにより、第１のフリー層（ＦＭ１）が、第２のフリー層（図４ｃのＦＭ２）に対して強力な反磁場を発揮せず、これによりＦＭ２フリー層８２が安定化され、書込電流によるスピン注入反転をより発生し難くする点である。さらに、異方性が低いことにより、ＦＭ２フリー層８２がスピン注入記録動作の期間中に反転した際、ＦＭ１フリー層６７が、そのＦＭ２フリー層８２の影響下でより簡単に回転することができるようになる。ＭＴＪセルの形状は、一般的には（材料の選択以外に）ＦＭ１フリー層６７の異方性を決定付ける重要な要因のうちの１つである。したがって、５Ｏｅ未満の異方性を得るために、セルの形状が略円形であることが好ましい。なお、当然のことながら、楕円形状、アイ（eye）形状、または他の円形状のセルは、所望の異方性よりも高い異方性をもたらす可能性がある。ただし、非円形形状の第１の軸が第２の軸と比較して若干長い特定の条件であっても、依然として５Ｏｅ未満、または少なくとも１０Ｏｅ未満の低い異方性がもたらされる場合があるので、本実施の形態は、非円形形状の使用を排除するものではない。
【００４０】
キャップ層６８は、好ましくは、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、またはＭＴＪセルが高いｄＲ／Ｒを得ることを可能とする他の材料から構成される。ＡＦＭ１層６２の磁化方向は、例えば、約５０００Ｏｅから１００００Ｏｅの大きな外部磁場の存在下、２５０℃から３５０℃の範囲の高温による熱処理を用いて設定される。その結果、ＡＰ１層６３の磁気モーメントはＡＦＭ１層６２からの影響により設定され、ＡＰ２層６５の磁気モーメントはＡＰ１層６３からの影響により設定される。
【００４１】
図４（Ａ）に示すように、ＭＴＪセル６０とＣＰＰセル８０との間の導電性スペーサ７０は、例えば、銅（Ｃｕ），金（Ａｕ），銀（Ａｇ），またはアルミニウム（Ａｌ）等の高い導電性を有する材料により構成されている。ＭＴＪセル６０とＣＰＰセル８０とが異なる形状を有する実施の形態の場合、導電性スペーサ７０は、例えば、ＭＴＪセルまたはＣＰＰセルと同じ形状を有する。導電性スペーサ７０は、例えば、スパッタ成膜チャンバにおいて、物理蒸着（ＰＶＤ：Physical Vapor Deposition）法を用いて成膜される。ＣＰＰ積層構造が成膜される前に、化学機械研磨（ＣＭＰ：Chemical Mechanical Polish）法を用いて、導電性スペーサ７０の上面を平滑化してもよい。
【００４２】
図４（Ｃ）は、ＣＰＰセル８０を示している。一実施の形態の場合、ＣＰＰセルは、導電性スペーサ８０の上に下部から上部へと順序通りに形成された、シード層８１と、ＦＭ２フリー層８２と、ＣＰＰスペーサ８３と、ＡＰ３層８４と、結合層８５と、ＡＰ４層８６と、ＡＦＭ２層８７と、キャップ層８８とから構成されている。キャップ層８８は、例えばトップ電極と見なすこともできる。ＣＰＰセル８０は、上面視（図示せず）で、ＭＴＪセル６０よりも大きな寸法を有していることが好ましい。ＣＰＰの寸法が大きいことにより、ＦＭ２フリー層８２がＦＭ１フリー層６７（図４（Ｂ））に対してより大きな反磁場を発揮することが可能となるとともに、記録動作の際にＦＭ１フリー層の磁化方向（反転）をより簡単に回転させる。また、ＣＰＰセル８０の上面視形状は、楕円形状、アイ（eye）形状、または、ＦＭ２フリー層８２において高い形状異方性を促し、ひいてはＦＭ１フリー層６７に対して高い反磁場を発生させる、他の種類の円形状であることが好ましい。
【００４３】
シード層８１は、好ましくは、銅（Ｃｕ），金（Ａｕ），銀（Ａｇ），アルミニウム（Ａｌ），または当該技術分野において非スピン吸収体（non-spin sinker）として知られている他の材料から構成される。換言すると、非スピン吸収体は、ＦＭ２フリー層８２の減衰比を改善し（すなわち、減少させる）、または少なくとも悪化させないようにするものである。また、シード層８１は、その上部の磁性層においてより良好な磁気特性をもたらすとともに、ＦＭ２フリー層８２に対し低い減衰比をもたらす。
【００４４】
本発明の他の重要な特徴は、ＦＭ２フリー層８２である。ＦＭ２フリー層８２は、例えば、単層材料または複合体材料である。ＦＭ２フリー層８２は、低い減衰比を有し、これにより記録動作に際してＣＰＰセル８０におけるスピン注入効果を促進させることが好ましい。さらに、ＦＭ２フリー層８２は、ＦＭ１フリー層６７の異方性よりも十分に大きな、相当量の異方性を有することが必要である。ＦＭ１フリー層に対して大きな反磁場を発揮させることにより、ＦＭ２フリー層の磁気モーメントが反対方向に配向した際に、ＦＭ１フリー層の磁化反転を促すためである。一実施の形態の場合、ＦＭ２フリー層８２は、好ましくは５０Ｏｅよりも高い異方性を有し、より好ましくは１００Ｏｅよりも高い異方性を有する。前述したように、１００Ｏｅよりも高い異方性は、１つには、楕円形状、アイ（eye）形状、または他の円形形状によって得られる。ＦＭ２フリー層８２の異方性は、ＦＭ１フリー層６７の異方性よりも、３倍から１０００倍上回ることが好ましい。また、ＦＭ２フリー層８２の異方性は、４０よりも高い熱因子ＫuＭsＶ／ｋBＴを確保するために、十分に大きいことが必要である（Ｋuは異方性定数、Ｍｓは飽和磁化、ＶはＦＭ２フリー層のボリューム、ＫBはボルツマン定数、Ｔは温度である）。前述したように、４０よりも大きな熱因子は、１０年間の最小のデータ保持期間を確保する上で必要である。
【００４５】
ＣＰＰスペーサ８３は、非磁性材料であり、好ましくは、銅（Ｃｕ）、金（Ａｕ）、または高い導電性を有する材料等の薄い金属層である。ＣＰＰスペーサ８３は、より良好なスピン注入の効率性をもたらすために、約２０オングストローム（２ｎｍ）から１００オングストローム（１０ｎｍ）の厚さを有し、より好ましくは、２５オングストローム（２．５ｎｍ）から６０オングストローム（６ｎｍ）の厚さを有する。スピン注入の効率性がより良好であることは、ＦＭ２フリー層８２をスピン注入誘起により磁化反転させることがさらに容易となることと等しい。ＣＰＰスペーサ８３の厚さが２０オングストローム（２ｎｍ）未満である場合、スペーサが、ＦＭ２フリー層８２とＡＰ３層８４との間の相互拡散を防止するだけの十分な厚みを有していないおそれがある。ＣＰＰスペーサ８３が約１００オングストローム（１０ｎｍ）よりも厚い場合、散乱に起因して、スピン偏極の度合いに望ましくない低下が生じる。
【００４６】
ＡＰ３層８４、結合層８５、およびＡＰ４層８６は、ＭＴＪセル６０と同様にＳｙＡＦピンド層を形成している。ＡＰ３層は、ＣＰＰセル８０に対する参照層として機能する。ＡＰ４ピンド層は、隣接するＡＦＭ２層８７との結合により特定方向に固定された磁気モーメントを有している。例示的な実施の形態では、ＡＰ３層８４の磁化方向は−ｘ軸に沿っており、ＡＰ４層８６およびＡＦＭ２層８７は、＋ｘ軸方向に磁気的に配列している。ＡＰ３層８４およびＡＰ４層８６は、例えば単層、またはニッケル（Ｎｉ），鉄（Ｆｅ），コバルト（Ｃｏ）およびボロン（Ｂ）のうちの２つ以上から構成された合金またはもしくは三元系等の軟磁性材料の複合体である。ＡＰ３層８４の磁気モーメントと、ＡＰ４層８６の磁気モーメントとは、ほぼ同じ大きさである一方、ＡＰ１層６３およびＡＰ２層６５に関して上述した同様の理由により、互いに反対方向に配列している。結合層８５は、例えば、ロジウム（Ｒｈ），ルテニウム（Ｒｕ），またはイリジウム（Ｉｒ）から構成される。ＡＦＭ２層８７の磁化方向は、例えば、約５０００Ｏｅから１００００Ｏｅの大きな外部磁場の存在下、２５０℃から３５０℃の範囲の高温による熱処理を用いて設定される。なお、ＡＦＭ２層８７とＡＦＭ１層６２とは、双方とも＋ｘ軸方向に磁気的に配列されるので、ＡＦＭ２層８７の熱処理とＡＦＭ１層６２の熱処理とを同時に行ってもよい。ＡＦＭ２層８７は、例えば、ＡＦＭ１層６２と同じ材料から構成され、キャップ層８８は、キャップ層６８と同じ材料から構成される。
【００４７】
各ビットサブセルにおいて、ＣＰＰセルは、ＭＴＪセルの上に形成され、上面視（図示せず）でＭＴＪセルよりも大きな面積寸法を有している。ＣＰＰセルは、上面視で、ＭＴＪの面積よりも１０％から１００％大きな面積を有していることが好ましく、ＭＴＪセルの面積よりも３０％から６０％大きな面積を有していることがより好ましい。当然のことながら、ＭＴＪセルに対するＣＰＰセルの面積寸法は重要ではあるものの、その面積の形状も、上述したようにフリー層の異方性の大きさを決定付ける上で重要な要因となる。ＦＭ１フリー層６７およびＦＭ２フリー層８２の形状と面積寸法との双方を最適化することにより、ＦＭ２フリー層の異方性がもたらされる。このＦＭ２フリー層の異方性は、ＦＭ１フリー層の異方性よりも約３倍から１０倍大きいことが好ましく、ＦＭ１フリー層の異方性よりも約３倍から１０００倍大きいことがより好ましい。ＦＭ２フリー層８２（図４ｃ）は比較的大きな一軸異方性を有していることから、その磁化方向は、ＡＰ３層８４（参照層）の磁化方向に平行または反平行として、異方性軸に沿い続ける。ＦＭ１フリー層６７（図４（Ｂ））は比較的小さな異方性を有しているので、このＦＭ１フリー層は、ＦＭ２フリー層の磁化からの反磁場による影響を受ける。なお、ＦＭ１フリー層６７の磁化は、ＦＭ２フリー層８７の磁化と反平行となることにより、磁気結合相互作用である部分的な閉路磁束磁区（partial flux closure）を形成する。
【００４８】
ビットサブセル５０にデータを書き込むには、図４（Ａ）に示すように、電流９２をビット線９０から注入する。この電流９２は、ＣＰＰセル８０から導電性スペーサ７０にわたってのみ流れたのち、書込ワード線１１０を介して、隣接するビットサブセルおよび他のビット線（図示せず）に流出する。あるいは、この電流９２とは反対の方向に電流を流す。スピン注入誘起の反転に起因して、ＣＰＰセル８０のフリー層がその異方性方向のうちの１つの異方性方向に沿って設定されている場合、ＣＰＰフリー層からの反磁場は、ＭＴＪフリー層の磁化方向を回転させ、これによりこのＣＰＰフリー層の磁化方向に対する反平行状態が保たれる。
【００４９】
ビットサブセル５０からデータを読み出すには、読出電流をビット線９０からボトム電極５１に流す。ＣＰＰセル８０とＭＴＪセル６０とは直列接続されているものの、ＣＰＰセルの抵抗値よりも桁違いに高いＭＴＪセルの抵抗値は、直接読み出されて参照セルの抵抗値と比較される。
【００５０】
本発明のＣＰＰ／ＭＴＪサブセル構造から得られる利点の１つは、読出パスと書込パスとが分離されていることから、高い書込電流がＭＴＪセルに流れず、トンネルバリアの絶縁破壊（breakdown）に関するスピンＲＡＭの重要な信頼性の問題がもはや懸念とはならないことである。第２の利点は、トンネルバリアの絶縁破壊電圧やＭＴＪフリー層の減衰比に悪影響を及ぼすことを懸念せずに、ＭＴＪセルの層６１〜６８の材料を選択してさらに高いｄＲ／Ｒおよびさらに低い抵抗分散を得ることにより、ＭＴＪセル６０を最適化することができることである。同様に、ＣＰＰセルの層８１〜８８の材料を選択してＦＭ２フリー層８２においてさらに低い減衰比およびさらに小さな反転電流を得ることにより、ＣＰＰセル８０を独立して最適化することができる。
【００５１】
一実施の形態では、例えば、スパッタ成膜ツール（sputter deposition tool）を用いてＭＴＪセルの層６１〜６８を順次形成したのち、これらを従来の方法を用いてこれらをパターニングする。次に、第１の誘電体層（図示せず）を成膜し、これを化学機械研磨（ＣＭＰ：Chemical Mechanical Polish）法を用いてＭＴＪセル６０のキャップ層６８と同一平面となるように研磨する。次に、例えば、第１の誘電体層の上に第２の誘電体層（図示せず）を形成したのち、周知の方法を用いて、第２の誘電体層に導電性スペーサ７０および書込ワード線１１０の配線を形成する。ＣＭＰ法を用いて、導電性スペーサ７０と書込ワード線１１０とを平坦化してもよい。その後、導電性スペーサ７０の上にＣＰＰ積層構造の層８１〜８８を形成し、この積層構造を従来の方法を用いてパターニングすることにより、ＣＰＰセル８０を形成する。第３の誘電体層（図示せず）を成膜し、これをＣＰＰセルと同一平面となるようにする。そして、従来の方法を用いて、ＣＰＰセル８０および第３の誘電体層の上にビット線９０を形成する。
【００５２】
本発明の他の態様は、前述した実施の形態で説明したＣＰＰアシスト記録スキームを採用するとともに、改善された再生アーキテクチャを含むスピンＲＡＭ回路を提供することにある。図５に示すように、各ビットセルに２つのビットサブセル５０ａ，５０ｂを設けることにより、改善された再生動作が得られる。第１のビットサブセル５０ａには、「０」が書き込まれ、第２のビットサブセル５０ｂには、「１」が書き込まれ、これによりビットセル１２０における（０，１）の抵抗状態を生じさせている。あるいは、例えば、第１のビットサブセル５０ａには、「１」が書き込まれ、第２のビットサブセル５０ｂには、「０」が書き込まれ、これにより（１，０）の抵抗状態をもたらしている。再生動作では、各ビットセルの抵抗値が比較され、最終的なビット状態が決定される。一実施の形態では、第１のビットサブセル５０ａが第２のビットサブセル５０ｂよりも高い抵抗値を有している場合、ビットセル１２０は「０」抵抗状態を有しているとされ、第１のビットサブセル５０ａが第２のビットサブセル５０ｂよりも低い抵抗値を有している場合、ビットセル１２０は「１」抵抗状態を有している。このビットセル１２０の再生方法は、あるビットセルの抵抗値が、この読出対象としてのビットセルから大きく離れ得る参照セルの抵抗値と比較される従来技術に係る構造と比較して、読出信頼性および速度の面で有利である。
【００５３】
書込電流９２の経路は、図５に詳細に示されている。一実施の形態では、書込電流９２は、ビット線９０ａを起点として、第１のビットサブセル５０ａのＣＰＰセル８０および導電性スペーサ７０ａを通過したのち、トランジスタ１３０を介して流出し、第２のビットサブセル５０ｂの導電性スペーサ７０ｂへと流れる。同時に、トランジスタ１３０を制御する書込ワード線（図示せず）に電流が注入される。この書込電流９２と、書込ワード線に印加される電流とは同時に生じ、これにより電流が導電性スペーサ７０ａから導電性スペーサ７０ｂへと送り込まれる。書込電流９２は、導電性スペーサ７０ｂから、ＣＰＰセル８０ｂを介して上に流れ、ビット線９０ｂへと流れる。あるいは、書込電流９２は、例えば書込電流９２とは反対方向に流れる。この場合、当業者により理解されるように、導電性スペーサ７０ｂから導電性スペーサ７０ａへと電流を送り出すトランジスタ１３０に電圧が印加された際、書込電流９２はビット線９０ｂからビット線９０ａへと移動する。
【００５４】
図６は、複数のビットセルから構成されたスピンＲＡＭアレイにおける、２つのビットセル２００ａ，２００ｃを示す電気回路図である。ビットセル２００ａはＭ番目のビットセルを表し、ビットセル２００ｃはＮ番目のビットセルを表している。破線は、各ビットセルの外側の境界線を示している。ビットセル２００ａは、導電性スペーサ７０ａにより分離された第１のＣＰＰセル８０ａおよび第１のＭＴＪセル６０ａからなる第１のサブセルと、第２の導電性スペーサ７０ｂにより分離された第２のＣＰＰセル８０ｂおよび第２のＭＴＪセル６０ｂからなる第２のサブセルとを有している。第１の書込ワード線１１０ａは、導電性スペーサ７０ａと導電性スペーサ７０ｂとを接続するトランジスタ１３０ａを制御する。第１のサブセルのボトム電極５０ａは、読出トランジスタ１４０ａを介してグラウンドに接続され、第２のサブセルのボトム電極５０ｂは、読出トランジスタ１５０ａを介してグラウンドに接続されている。書込ワード線１１ａ，１１０ｃと直交する方向には、２つのビット線９０ａ，９０ｂが設けられている。ビット線９０ａは、第１のサブセルのトップ電極（キャップ層）８８ａに接続され、ビット線９０ｂは、第２のサブセルのトップ電極（キャップ層）８８ｂに接続されている。
【００５５】
ビットセル２００ｃは、導電性スペーサ７０ｃにより分離された第３のＣＰＰセル８０ｃおよび第３のＭＴＪセル６０ｃから構成された第１のサブセルと、導電性スペーサ７０ｄにより分離された第４のＣＰＰセル８０ｄおよび第４のＭＴＪセル６０ｄから構成された、ビットセル２００ｃにおける第２のサブセルと、を有している。第２の書込ワード線１１０ｃは、導電性スペーサ７０ｃと導電性スペーサ７０ｄとを接続し、トランジスタ１３０ｃにより制御される。２つのサブセルにおけるボトム電極５０ｃは、トランジスタ１４０ｃを介してグラウンドに接続され、ボトム電極５０ｄは、トランジスタ１５０ｃを介してグラウンドに接続されている。ビット線９０ａは、ビットセル２００ｃにおける第１のサブセルのトップ電極（キャップ層）８８ｃに接続され、ビット線９０ｂは、ビットセル２００ｃにおける第２のサブセルのトップ電極（キャップ層）８８ｄに接続されている。
【００５６】
ビットセル２００ｃに「１」を書き込む場合、ビット線９０ａは書込電流源として機能する一方、ビット線９０ｂは接地（図示せず）される。書込ワード線１１０ｃがオン状態になると、書込電流（図示せず）は、ビット線９０ａからＣＰＰセル８０ｃの内部を上から下に流れたのち、ＣＰＰセル８０ｄの内部を下から上に流れ、最後にビット線９０ｂに流れる。また、この書込電流は、ＣＰＰセル８０ｃとＣＰＰセル８０ｄとの間を流れる際、導電性スペーサ７０ｃと、書込ワード線１１０ｃと、導電性スペーサ８０ｃとを通過する。書込電流は、ＣＰＰセル８０ｃおよびＣＰＰセル８０ｄをそれぞれ反対方向に流れる。このため、ＣＰＰセル８０ｃとＣＰＰセル８０ｄとは、互いに反対方向の磁化状態に書き込まれる。また、ＭＴＪセル６０ｃおよびＭＴＪセル６０ｄは、ＣＰＰセル８０ｃおよびＣＰＰセル８０ｄにより発揮される反磁場に起因して以前の状態から回転し、同様に反対方向の磁化方向を有するようになる。例えば、ＭＴＪセル６０ｃが高い抵抗値を有する場合、ＭＴＪセル６０ｄは低い抵抗値を有する。したがって、ビットセル２００ｃに対し「１」を書き込むことにより、結果としてＣＰＰセル８０ｃの抵抗状態が「０」、ＣＰＰセル８０ｄの抵抗状態が「１」となり、ＭＴＪセル６０ｃの抵抗状態が「１」、ＭＴＪセル６０ｄの抵抗状態が「０」となる。
【００５７】
ビットセル２００ｃに「０」を書き込む場合、ビット線９０ｂは書込電流源として機能する一方、ビット線９０ａは接地（図示せず）される。書込ワード線１１０ｃがオン状態になると、書込電流は、ビット線９０ｂからＣＰＰセル８０ｄの内部を上から下に流れたのち、ＣＰＰセル８０ｃの内部を下から上に流れ、最後にビット線９０ｃに流れる。したがって、ビットセル２００ｃに「０」を書き込む動作が完了すると、ＣＰＰセル８０ｃの抵抗状態は「１」、ＣＰＰセル８０ｄの抵抗状態は「０」となり、ＭＴＪセル６０ｃの抵抗状態は「０」、ＭＴＪセル６０ｄの抵抗状態は「１」となる。
【００５８】
ビットセル２００ｃのデータを読み出す場合、ビット線９０ａおよびビット線９０ｂは、いずれも約０．０５Ｖから０．５Ｖの特定の電圧にバイアスされる。読出ワード線１０５ｃがオン状態となると、センス増幅器１６０により、ＭＴＪセル６０ｃとＭＴＪセル６０ｄとの間の抵抗値差が検出される。ＭＴＪセル６０ｃがＭＴＪセル６０ｄよりも高い抵抗値を有する場合、ビットセル２００ｃは、「０」抵抗状態を有するとされる。一方、ＭＴＪセル６０ｃがＭＴＪセル６０ｄよりも低い抵抗値を有する場合、ビットセル２００ｃは、「１」抵抗状態を有するとされる。したがって、本発明に係る再生動作は、ビットセルの外部の参照セルに依存する従来の再生スキームと比較して、より短い読出時間とより高い読出信頼性とを可能としていることにより、従来技術に対して大幅な改善が得られている。従来技術の場合、ＭＴＪセルの抵抗値（Ｒ１）は、参照セルの抵抗値（Ｒｒｅｆ）と比較される。参照セルは、その抵抗値Ｒｒｅｆが高抵抗状態と低抵抗状態との間の平均抵抗値となるように、特に設計されている。（Ｒ１−Ｒｒｅｆ）が０未満である場合、「１」抵抗状態として決定される。高抵抗状態と低抵抗状態との間の平均抵抗値をＲｒｅｆとして選択した場合、（Ｒ１−Ｒｒｅｆ）の絶対値が非常に小さくなってしまうことがある上、「１」状態を容易に誤って「０」状態として読み出してしまう可能性がある（逆の場合も同様）。本明細書で説明した実施の形態の場合、「０」状態および「１」状態は、Ｒ１とＲ２との特定の大きさを測定するのではなく、単純なＲMTJ1＞ＲMTJ2またはＲMTJ2＞ＲMTJ1により決定されるので、リードエラーが実質的に最小限に抑えられる。
【００５９】
本発明の好適な実施の形態を参照して本発明を具体的に示し説明したが、当業者であれば、本発明の精神および範囲から逸脱することなく、形式的な変更および詳細な変更をなし得ることを理解することができる。
【符号の説明】
【００６０】
５０…スピンＲＡＭ構造、５０ａ，５０ｂ…ビットサブセル、５０ｃ，５０ｄ，５１…ボトム電極、６０…ＭＴＪセル、６０ａ…第１のＭＴＪセル、６０ｂ…第２のＭＴＪセル、６０ｃ…第３のＭＴＪセル、６０ｄ…第４のＭＴＪセル、６１…シード層、６２…ＡＦＭ１層、６３…ＡＰ１層、６４…結合層、６５…ＡＰ２層、６６…トンネルバリア層、６７…フリー層、６８…キャップ層、７０…導電性スペーサ、７０ａ…導電性スペーサ（第１の導電性スペーサ）、７０ｂ…導電性スペーサ（第２の導電性スペーサ）、７０ｃ，７０ｄ…導電性スペーサ、８０…ＣＰＰセル、８０ａ…第１のＣＰＰセル、８０ｂ…ＣＰＰセル（第２のＣＰＰセル）、８０ｃ…第３のＣＰＰセル、８０ｄ…第４のＣＰＰセル、８１…シード層、８２…ＦＭ２フリー層、８３…ＣＰＰスペーサ、８４…ＡＰ３層、８５…結合層、８６…ＡＰ４層、８７…ＡＦＭ２層、８８…キャップ層、８８ａ，８８ｂ，８８ｃ，８８ｄ…トップ電極、９０，９０ａ，９０ｂ…ビット線、９２…書込電流、１０５ｃ…読出ワード線、１１０…書込ワード線、１１０ａ…第１の書込ワード線、１１０ｃ…第２の書込ワード線、１２０…ビットセル、１３０，１３０ａ，１３０ｃ…トランジスタ、１４０ａ，１５０ａ…読出トランジスタ、１４０ｃ，１５０ｃ…トランジスタ、１６０…センス増幅器、２００ａ，２００ｃ…ビットセル。
【図１】
0005460606.tif 000002
【図２】
0005460606.tif 000003
【図３】
0005460606.tif 000004
【図４】
0005460606.tif 000005
【図５】
0005460606.tif 000006
【図６】
0005460606.tif 000007