(57)【特許請求の範囲】
【請求項１】
検出経路および制御経路を有する検出回路であって、前記検出経路は、
信号の振幅を測定範囲（ＭＩＮ，ＭＡＸ）に制限するための信号制限器（１）であって、閾値（Ｖｓｈｄｅｔ）が、前記測定範囲（ＭＩＮ，ＭＡＸ）の略中心値として設定され、前記信号制限器（１）が、信号入力部（１１）によって検出ノード（ＯＵＴ）と接続されている信号制限器と、
前記信号制限器（１）の信号出力部（１２）に結合されたフィルタ（２）と、
第１の検出器入力部（３１）、第２の検出器入力部（３２）、および検出器出力部（３３）を有する回路短絡検出器（３）であって、前記第１の検出器入力部（３１）が、前記フィルタ（２）に結合された、回路短絡検出器（３）と
を含み、前記制御経路が、
前記検出器出力部（３３）に制御入力部（４１）によって結合され、スイッチ（５）に制御出力部（４２）により接続された、前記スイッチ（５）を制御するための制御回路（４）と、
前記検出ノード（ＯＵＴ）および電源ノード（ＶＳＳ）に結合された、前記スイッチ（５）と
を含む、検出回路。
【請求項２】
前記信号制限器（１）が、前記検出ノード（ＯＵＴ）における信号（ＥＭＣ）を、調整可能な信号振幅に制限するように設計されている、請求項１に記載の検出回路。
【請求項３】
前記フィルタ（２）が、ローパスフィルタとして作られた、請求項１または２に記載の検出回路。
【請求項４】
前記回路短絡検出器（３）が、コンパレータとして作られ、
前記閾値（Ｖｓｈｄｅｔ）が、前記第２の検出器入力部（３２）において与えられ得る、請求項１から３のいずれか１項に記載の検出回路。
【請求項５】
前記制御回路（４）が、前記制御入力部（４１）および前記フィルタ（２）に接続されるデバウンサ（４０１）を含み、
前記デバウンサ（４０１）が、調整可能な期間に前記スイッチ（５）を制御するように設計されている、請求項１から４のいずれか１項に記載の検出回路。
【請求項６】
前記スイッチ（５）がトランジスタを含み、
前記トランジスタの負荷側が、前記検出ノード（ＯＵＴ）と電源電圧のための前記電源ノード（ＶＳＳ）とに接続され、
前記トランジスタの制御側が、前記制御出力部（４２）に接続された、請求項１から５のいずれか１項に記載の検出回路。
【請求項７】
前記スイッチ（５）が、バイポーラトランジスタ、ユニポーラトランジスタ、または他のスイッチング可能な半導体素子を含む、請求項１から６のいずれか１項に記載の検出回路。
【請求項８】
検出ノード（ＯＵＴ）において信号（ＥＭＣ）を検出するステップと、
前記信号（ＥＭＣ）の振幅を測定範囲（ＭＩＮ，ＭＡＸ）に制限するステップであって、閾値（Ｖｓｈｄｅｔ）が、当該測定範囲（ＭＩＮ，ＭＡＸ）の略中心値として設定されるステップと、
前記信号振幅を制限することによって得られる、中間信号（Ｖｃｌｉｐ）をフィルタリングするステップと、
前記フィルタリングされた中間信号（Ｖｄｅｔ）と、前記閾値（Ｖｓｈｄｅｔ）との比較に基づいて、回路の短絡を検出するステップと、
前記回路の短絡の前記検出に基づいて、前記検出ノード（ＯＵＴ）において参照電位（ＶＳＳ）を印加するステップと
を含む、検出回路を動作させるための方法。
【請求項９】
前記信号（ＥＭＣ）の前記信号振幅が、調整可能な測定範囲（ＭＩＮ、ＭＡＸ）に制限される、請求項８に記載の方法。
【請求項１０】
前記回路の短絡が、繰り返される調整可能な期間で検出される、請求項８または９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出回路および検出回路を動作させるための方法に関する。
【背景技術】
【０００２】
出力端子を電源電圧または参照電位に切り替えるために、スイッチが、多くの産業用途のセンサにおいて用いられる。これらの低圧側（ＮＰＮ）または高圧側（ＰＮＰ）スイッチは、さらなる保護機能および監視機能を有する電力用集積回路を構成する。高圧側スイッチは正の電源電圧をスイッチングし、低圧側スイッチは負の電源電圧をスイッチングする。そのようなスイッチの典型的な機能は、センサの状態を信号で伝えることである。したがって、センサが何かを検出した場合にはスイッチは閉じられ、センサが何も検出しない場合にはスイッチは開く。逆の場合もあり得る。出力側では、低圧側スイッチおよび高圧側スイッチは、概ね１００ｍＡを駆動することができ、出力抵抗は１０Ω未満である。
【０００３】
スイッチの別の機能としては、回路の短絡からセンサを保護することが挙げられる。たとえば、短絡検出回路が回路の短絡を検出すると、低圧側スイッチまたは高圧側スイッチは、定められた期間（概ね１００ｍｓ）負荷がオフされるようにする。この遮断時間の後も、回路の短絡が再び検出され、負荷が再びさらなる期間遮断される。これらの遮断時間は、一般にプログラム可能であり、１００ｍｓ、２００ｍｓ、または何らかの他の適切な値であってよい。
【０００４】
回路の短絡が高精度に判定できることは、特に重要である。このことは、センサを保護するのに役立つ。回路短絡の保護は、センサが設置される全体のシステムを保護するためにも用いられる。一方、好ましくはないが無害な環境由来の信号が現れても、センサが機能できることも保証されなければならない。典型的な好ましくない環境由来の信号は、たとえば、ＥＭＣ（電磁両立性）条件により現れ、パルスおよび信号ピークの形態を示す。
【０００５】
通常の検出回路は、出力ノード、たとえば、ＣＭＯＳ（相補型金属酸化膜半導体）トランジスタのドレイン端子の、電圧を監視する。たとえば、そのノードの電圧が高すぎ、したがって所定の比較値を超える場合に、回路の短絡が検出回路により示される。そして、トランジスタのような適切なスイッチが、スイッチを開閉し、それによって、たとえば電源電圧から負荷を切り離す。トランジスタのような通常のスイッチが、寄生ダイオード効果を有することは不利である。寄生ダイオード効果によって、たとえば、ＥＭＣ信号またはＥＭＣ電圧は明らかに対称的な信号カーブを有し、正または負の偏りを有する。これらの信号は、回路の短絡が存在しない場合でも、回路が短絡していると十分に示す可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
通常の検出回路は、出力ノード、たとえば、ＣＭＯＳ（相補型金属酸化膜半導体）トランジスタのドレイン端子の、電圧を監視する。たとえば、そのノードの電圧が高すぎ、したがって所定の比較値を超える場合に、回路の短絡が検出回路により示される。そして、トランジスタのような適切なスイッチが、スイッチを開閉し、それによって、たとえば電源電圧から負荷を切り離す。トランジスタのような通常のスイッチが、寄生ダイオード効果を有することは不利である。寄生ダイオード効果によって、たとえば、ＥＭＣ信号またはＥＭＣ電圧は明らかに非対称的な信号カーブを有し、正または負の偏りを有する。これらの信号は、回路の短絡が存在しない場合でも、回路が短絡していると十分に示す可能性がある。
【課題を解決するための手段】
【０００７】
この課題は、独立請求項の主題により解決される。構成および改良は、従属請求項の主題である。
【０００８】
一実施形態では、検出回路は、検出経路および制御経路を含む。検出経路は、検出ノードに接続された信号入力部を有する、信号制限器を含む。検出経路は、さらに、信号制限器の信号出力部に結合されたフィルタを含む。回路短絡検出器は、第１の検出器入力部および第２の検出器入力部とともに、検出器出力部を含む。第１の検出器入力部は、第１のフィルタに接続される。
【０００９】
制御経路は、スイッチを制御するための制御回路を含む。制御回路は、制御入力部によって、検出器出力部に結合される。制御回路の制御出力部は、スイッチに接続される。このスイッチはさらに、検出ノードおよび電源ノードに結合される。
【００１０】
たとえば、センサは、検出ノードに接続され得る。センサを破壊し得る回路の短絡が、このセンサにおいて発生すると、この事象に特有の信号が、検出ノードに現れる。次いでこの信号は、まず信号制限器に与えられる。信号制限器は、信号の振幅を制限するように設計されている。こうして、信号制限器は、フィルタに与えられる中間信号を生成する。次いでフィルタは、中間信号をフィルタリングして、フィルタリングされた中間信号にする。そして、このように事前処理されフィルタリングされた中間信号が、回路短絡検出器、たとえば第１の検出器入力部に現れる。回路短絡検出器は、フィルタリングされた中間信号から回路短絡の事象を認識し、それに従って、制御回路または制御入力部に検出器出力部を介して与えられる制御信号を生成するように、設計されている。
【００１１】
制御回路は、制御信号に基づいてスイッチを動作させる。回路短絡検出器が回路の短絡を検出した場合、制御信号は、スイッチを閉鎖または開放させ、接続された負荷を電源電圧から切り離す。
【００１２】
検出ノードにおける信号は、有利には、信号制限器により適切に制限され得る。たとえば、望ましくはないがセンサに対して有害ではない信号が、検出ノードに存在する場合、信号制限器は、このことを考慮に入れることができる。このように、パルスまたは信号ピークによる、時間の限られた大き目の偏りは、回路の短絡の検出にはつながらない。信号振幅も、用いられるスイッチの種類に応じて、たとえば低圧側スイッチか高圧側スイッチかに応じて、上限または下限が制限され得る。加えて、検出回路の特有のパラメータは、下流側のフィルタにより調整され得る。このことは、たとえば、検出ノードに通常現れる信号に対して、十分な制限が実現され得ることを保証する。したがって、信号制限器と下流側のフィルタの組み合わせによって、回路短絡の検出の改善が実現できる。
【００１３】
検出回路は、回路短絡の保護のために用いられる。これにより、たとえば、回路短絡の場合に、熱的な過負荷により回路が破壊されることが防がれる。検出回路は、センサがスイッチとともに設置されるシステム全体に対する、保護も実現する。
【００１４】
非対称的なスイッチング動作でスイッチを用いることが、以下の説明において直接または間接的に論じられる場合、それは限定ではなく、単なる１つの可能な実施形態として理解されるべきである。たとえば、低圧側スイッチまたは高圧側スイッチが用いられる場合、正または負の動作電圧のみが切り替えられるという点で、スイッチは非対称的にスイッチングする。本発明によれば、両方の場合が、限定されることなく実施され得る。スイッチ（高圧側または低圧側）は通常、センサのコンポーネントである。センサが何かを検出したかしなかったかは、適切な出力部において信号で伝えられる。
【００１５】
検出結果および具体的な実装形態に応じて、対応するスイッチが開閉する。
【００１６】
スイッチの負荷は、ディスプレイランプ、リレー、ＰＬＣ（プログラマブルロジックコントローラ）コントローラの入力部、または何らかの他の適切な電気的負荷であってよい。
【００１７】
別の実施形態では、信号制限器は、検出ノードにおける信号を、調整可能な信号振幅に制限するように設計される。
【００１８】
検出回路は、好ましくは、調整可能な信号振幅により、定められた使用範囲に調整され得る。たとえば、信号振幅を乱す特有の環境由来の信号の大きさが知られている場合、または推定され得る場合、回路はそうした振幅の大きさに対して調整され得る。
【００１９】
別の実施形態では、信号制限器は、検出ノードにおける信号を、調整可能な測定範囲に制限するように設計される。
【００２０】
調整可能な測定範囲によって、有利なことに、検出回路の検出の正確性がさらに向上し得る。正と負の両方向にかなりの偏りを有するスプリアス信号が現れた場合、これは、測定範囲によって、両方向で適切に制限され得る。
【００２１】
別の実施形態では、信号制限器は、検出ノードにおいて対称に信号を制限するように設計される。この目的のために、信号制限器は、有利には、エミッタフォロワまたはバックツーバックダイオードを有する。
【００２２】
回路短絡検出の正確性の向上は、有利には、対称的な制限により実現され得る。信号制限を対称的な測定範囲に限定することで、検出ノードにおける回路短絡の検出は、検出ノードにおける信号振幅にはほとんど依存しないようになる。さらに、フィルタは、理想的には、この対称的な測定範囲に対して調整され得る。対称的な測定範囲は、低圧側スイッチと高圧側スイッチの両方に対して、限定されることなく調整され得る。
【００２３】
別の実施形態では、フィルタは、ローパスフィルタとして作られる。
【００２４】
別の実施形態では、回路短絡検出器はコンパレータとして作られ、調整可能な閾値が第２の検出器入力部に与えられ得る。
【００２５】
具体的には、検出回路の調整可能な閾値は、具体的な用途を考慮して設定され得る。閾値は、好ましくは、閾値が対称的な測定範囲の中心に相当するように、選択される。対称的な測定範囲は、有利には、ユーザにより、または工場において、調整され得る。しかし、動作中に自動的に測定範囲を適応させることも、考えられる。
【００２６】
コンパレータを回路短絡検出器として使用することで、集積回路に容易に実装することが可能になる。閾値により、検出回路をそれぞれの用途に合わせることも、有利なことに可能になる。閾値が対称的な測定範囲の中心に相当するように、やはり閾値が選択される場合、これにより、回路短絡の検出の正確性のさらなる向上が可能になる。したがって、閾値は、信号制限器と下流側のフィルタの両方に対して調整される。
【００２７】
別の実施形態では、制御回路は、制御入力部およびフィルタに接続された、デバウンサを含む。
【００２８】
デバウンサは、調整可能な期間にスイッチを制御するように設計される。
【００２９】
デバウンサは、回路短絡の検出の測定を、定められた調整可能な期間で繰り返すことを可能にする。たとえば、回路短絡のある信号が、検出ノードにおいて短時間だけ現れた場合、スイッチはその期間の後、再び動作することができる。回路短絡のある信号が、この期間が終わった後に存在する場合、スイッチは再び動作する。このようにして、回路短絡の検出を、回路短絡がもはや存在しなくなるまで反復的に繰り返すことができる。こうして、有利なことに、センサの不必要な長時間の遮断を避けることができる。
【００３０】
別の実施形態では、スイッチは、負荷側が検出ノードおよび電源電圧のための電源ノードに接続され、制御側が制御出力部に接続されたトランジスタを含む。
【００３１】
有利には、検出回路は、集積回路の中のトランジスタを用いることによって、実現され得る。この場合、低圧側スイッチと高圧側スイッチの両方が用いられ得る。
【００３２】
別の実施形態では、スイッチは、バイポーラトランジスタまたはユニポーラトランジスタを含む。ＳＧＢＴ（ショットキーゲートバイポーラトランジスタ）のような他のスイッチング可能な半導体素子も、考えられる。
【００３３】
一実施形態では、検出回路を動作させるための方法は、検出ノードにおける信号を取得するステップを含む。信号の振幅は制限され、信号振幅の制限により得られる中間信号が、フィルタリングされる。回路の短絡は、フィルタリングされた中間信号と、事前に決められた比較信号との比較に基づいて、検出される。参照電位が、検出ノードにおける回路短絡の検出に基づいて、印加される。
【００３４】
回路短絡検出の正確性の向上は、有利には、信号振幅を制限することで実現され得る。これにより、たとえばパルスまたは信号ピークによる信号のような、好ましくはないが一般に無害な環境由来の信号によって、回路短絡がない場合に回路短絡が示されることが防止される。そのようなパルスまたは信号ピークは、比較的大きな信号振幅を有し得るので、回路短絡検出の正確性の向上が、これらの信号振幅の制限によりもたらされる。
【００３５】
信号振幅を制限することで得られる中間信号を、さらにフィルタリングすることで、さらなる改善が実現され得る。したがって、フィルタリングは、所定の比較信号を下回る中間信号が、特有の信号振幅を示すようになるように、調整され得る。
【００３６】
別の実施形態では、測定パラメータの信号振幅は、調整可能な測定範囲に制限される。
【００３７】
回路短絡の検出のさらなる改善が、調整可能な測定範囲により実現され得る。
【００３８】
信号振幅は、測定範囲の適切な選択によって、特有の範囲に限定され得る。通常発生する信号振幅の範囲は、このようにして推定または調整され得る。
【００３９】
別の実施形態では、信号振幅は対称的に制限される。
【００４０】
回路短絡検出の正確性は、さらに、信号振幅の対称的な制限により改善される。こうすることで、検出は、検出ノードにおけるスプリアス信号の信号振幅には、ほとんど依存しない。
【００４１】
別の実施形態では、回路の短絡は、調整可能な期間に繰り返し検出される。
【００４２】
調整可能な期間に、回路短絡検出を反復的に繰り返すことで、不必要な遮断時間が避けられる。
【００４３】
別の実施形態では、比較信号は、測定範囲の中心により決定される。
【００４４】
測定範囲は、有利には、比較信号の選択または仕様により決定することができ、また逆も同様である。発生する環境由来の信号を正確に調整する方法が、このようにして可能になる。
【００４５】
本発明は、図面を参照して、例示的な実施形態について以下で詳細に説明される。同じ機能または効果を有するコンポーネントは、同じ参照記号により示される。コンポーネントが機能において互いに一致する限り、それらの説明は、以下の図面の各々において繰り返されない。
【図面の簡単な説明】
【００４６】
【図１】提案される原理による検出回路の図である。
【図２Ａ】提案される原理による検出回路における信号カーブの例を示す図である。
【図２Ｂ】提案される原理による検出回路における信号カーブの例を示す図である。
【図２Ｃ】提案される原理による検出回路における信号カーブの例を示す図である。
【発明を実施するための形態】
【００４７】
図１は、提案される原理に基づく検出回路を示す。検出回路は、検出ノードＯＵＴ、信号制限器１、フィルタ２および回路短絡検出器３を含む、測定経路を含む。詳細には、検出ノードＯＵＴは、信号制限器１の信号入力部１１に接続される。信号制限器１の信号出力部１２は、フィルタ２に接続される。フィルタ２は、ＲＣ素子として作られ、抵抗器Ｒ１およびキャパシタＣ１を含む。抵抗器Ｒ１は、信号出力部１２と、回路短絡検出器３の第１の検出器入力部３１との両方に、接続される。回路短絡検出器３は、さらに、調整可能な閾値Ｖｓｈｄｅｔが存在する、第２の検出器入力部３２を含む。
【００４８】
検出器出力部３３は、制御入力部４１を介して、制御経路に接続される。制御経路は、一方の側に制御入力部４１を、他方の側にデバウンサ４０１およびスイッチングデバイス４０２を含む、スイッチ５を制御するための制御回路４を含む。デバウンサ４０１は、制御入力部４１に存在し、スイッチングデバイス４０２に結合される。制御出力部４２は、スイッチングデバイス４０２をスイッチ５に接続する。そして、スイッチ５は、検出ノードＯＵＴおよび電源ノードＶＳＳに接続される。
【００４９】
説明を簡単にするために、負荷Ｌが、検出ノードＯＵＴおよび電圧源ＶＨＶを介して、検出回路に接続される。接続される負荷Ｌは、たとえば、リレー、ランプ、またはＰＬＣコントローラのためのスイッチング入力を表す。ＥＭＣ発生器も、検出ノードＯＵＴおよび電源電圧ＶＳＳを介して、検出回路に接続される。
【００５０】
ここで、検出回路は、検出ノードに存在する信号を検出し、信号が回路短絡を示しているかいないかを検出するための手段を有する。検出ノードに存在する信号は、センサ信号（または回路短絡信号）と、ＥＭＣ発生器により発生したＥＭＣ信号とを含む。通常の応用の場合には、ＥＭＣ発生器は、平行線ケーブル、または、回路のすぐ近くの他の電気的なパラメータである。
【００５１】
したがって、信号ＶＥＭＣは一般に、検出ノードＯＵＴに存在する。検出回路の異なる点Ｓ１、Ｓ２、Ｓ３で発生する特有の信号カーブが、図２Ａ、図２Ｂおよび図２Ｃを参照して、詳細に説明される。
【００５２】
検出ノードＯＵＴにおける信号ＶＥＭＣは、まず、信号制限器１に転送される。信号ＶＥＭＣの振幅は、この信号制限器１において、対称的に制限される。この制限は、範囲の下限ＭＩＮおよび範囲の上限ＭＡＸにより定められる、測定範囲の中で行われる。このように制限された中間信号は、信号制限器１によりフィルタ２に転送される。フィルタ２は、好ましくは、抵抗器Ｒ１およびキャパシタＣ１からなる、ローパスフィルタである。このようにしてフィルタリングされた中間信号が生成され、続いて第１の検出入力部３１に印加される。回路短絡検出器３は、たとえばコンパレータとして実装され、その入力部３２に調整可能な閾値Ｖｓｈｄｅｔが印加される。閾値Ｖｓｈｄｅｔは、好ましくは、測定範囲ＭＩＮ、ＭＡＸの中心に相当するように、選択される。このようにして、フィルタリングされた中間信号Ｖｄｅｔは原理的に、閾値Ｖｓｈｄｅｔを確実に下回るようになる。このようにして、検出ノードＯＵＴに印加されるスプリアス信号による種々の信号振幅に対して、回路短絡検出動作が引き起こされることがなくなる。
【００５３】
回路短絡検出器が回路の短絡を示す場合、回路短絡検出器は、制御入力部４１を介して制御経路に転送される制御信号を生成する。制御回路４は、スイッチ５を制御する。この目的で、期間ｔが、必須でないデバウンサ４０１において設定され得る。制御信号は、スイッチデバイス４０２に、スイッチ５（たとえばＮＭＯＳ（ｎ型金属酸化膜半導体）トランジスタ）または他の適切なトランジスタを動作させる。回路短絡の場合には、スイッチ５が開放される（たとえば、ＮＭＯＳトランジスタがオフされる）。
【００５４】
（必須でない）デバウンサ４０１は、検出回路により検出される回路短絡が、所与の時間ｔｂ（たとえばｔｂ＝１００μｓ）の間示される場合に、スイッチ５を開放する機能を有する。デバウンサ４０１において、全体の時間ｔｂの間、回路短絡が示されると、すぐにそのことがスイッチングデバイス４０２に信号で伝えられる。そして、スイッチングデバイス４０２は、たとえば、１００ｍｓという調整可能な期間、スイッチ５を動作させる。調整可能な期間ｔはまた、適切にプログラムされてもよい。したがって、ある意味では、デバウンサ４０１は、追加のローパスフィルタ、しかしデジタル的に実現されるローパスフィルタである。
【００５５】
測定経路は、有利には、回路短絡検出の正確性の向上を可能にする。信号制限器１の調整可能な測定範囲ＭＩＮ、ＭＡＸのために、回路短絡の検出は、検出ノードＯＵＴにおける電圧ＶＥＭＣの信号振幅の範囲に、ほとんど依存しなくなる。この電圧は、スイッチ５による寄生ダイオード効果ＤＰＡＲＡによって、著しく非対称になる。
【００５６】
検出ノードＯＵＴにおける非対称的な信号も、高精度に考慮され得る。回路短絡検出の正確性は、さらに、ローパスフィルタ２、および閾値Ｖｓｈｄｅｔとの比較により、改善される。必須でないデバウンサ４０１はまた、回路短絡の検出の後の、接続された負荷の遮断時間が短く保たれ得るという有利な効果も有する。
【００５７】
スイッチ５は、図１において本発明を制限することなく示されるような、低圧側スイッチとして、または代替的には高圧側スイッチとして実装され得る。検出回路に関し示された原理は、スイッチのそれぞれの種類に対して、相応に修正され適用され得る。スイッチの種類に応じて、スイッチ５は、電源電圧ＶＨＶまたは電源電圧ＶＳＳにより適宜駆動され得る。
【００５８】
図２Ａ、図２Ｂおよび図２Ｃは、図１でＳ１、Ｓ２およびＳ３とマークされた点における、信号カーブを示す。各々の場合において、信号ＶＥＭＣ、Ｖｃｌｉｐ、Ｖｄｅｔが時間ｔに対してプロットされる。
【００５９】
詳細には、図２Ａは、検出ノードＯＵＴに存在する信号ＶＥＭＣを示す。この点は、図１ではＳ１とマークされる。たとえば、スイッチ５の寄生ダイオードＤＰＡＲＡにより、信号ＶＥＭＣは非常に非対称的なカーブを有する。しかし、これは、信号ＶＥＭＣ自体の信号源により引き起こされることもある。図２Ａにおいて明らかなように、信号ＶＥＭＣは、平均して閾値Ｖｓｈｄｅｔよりも高く、さらなる手段がとられなければ、回路短絡検出器３において回路の短絡を示すであろう。
【００６０】
図２Ｂは、図１の点Ｓ２における信号カーブを示し、信号ＶＥＭＣの信号振幅が信号制限器１により制限された後の、制限された中間信号Ｖｃｌｉｐを示す。対称的な測定範囲ＭＩＮ、ＭＡＸにより、制限された中間信号Ｖｃｌｉｐのこの信号振幅は相応に制限され、全体的に、閾値Ｖｓｈｄｅｔ以下である。
【００６１】
図２Ｃは、図１の点Ｓ３における、時間Ｔに対してプロットされたフィルタリングされた中間信号Ｖｄｅｔを示す。フィルタリングは、強く異なり非対称的な信号振幅に対しても、ＥＭＣ条件に由来する干渉信号が、閾値Ｖｓｈｄｅｔよりも低いままになるという効果を有する。したがって、そうした干渉信号は、回路短絡検出の信号とは明確に区別され得る。そのような回路短絡の信号は、たとえば、閾値Ｖｓｈｄｅｔよりも高く、また、回路短絡が存在する限り、時間とともにほとんど変動しない。
【符号の説明】
【００６２】
１  信号制限器
１１  信号入力部
１２  信号出力部
２  フィルタ
３  回路短絡検出器
３１  第１の検出器入力部
３２  第２の検出器入力部
３３  検出器出力部
４  制御回路
４１  制御入力部
４２  制御出力部
４０１  デバウンサ
４０２  スイッチングデバイス
５  スイッチ
Ｃ１  キャパシタ
ＤＰＡＲＡ  寄生ダイオード
ＥＭＣ  ＥＭＣ発生器
Ｌ  負荷
ＭＩＮ  測定範囲限界
ＭＡＸ  測定範囲限界
ＯＵＴ  検出ノード
Ｓ１  信号点
Ｓ２  信号点
Ｓ３  信号点
ｔ  調整可能な期間
ｔｂ  時間
Ｖｃｌｉｐ  制限された中間信号
Ｖｄｅｔ  フィルタリングされた中間信号
ＶＥＭＣ  検出ノードにおける信号
ＶＨＶ  電源電圧
Ｖｓｈｄｅｔ  閾値
ＶＳＳ  電源電圧
【図１】
0005537729.tif 000002
【図２ａ】
0005537729.tif 000003
【図２ｂ】
0005537729.tif 000004
【図２ｃ】
0005537729.tif 000005