(57)【特許請求の範囲】
【請求項１】
電子整流式のモータ（３）を制御するための制御装置（１）であって、
当該制御装置（１）は、前記モータ（３）のロータ（５）のロータ位置を表すロータ位置信号を入力するための制御入力端（７）と、該モータ（３）の励磁コイル（１１，１３，１５）に接続するための制御出力端（９）とを有し、
当該制御装置（１）は、前記ロータ位置信号に依存して、前記ロータ（５）を動かすための負荷電流を生成し、前記制御出力端（９）を介して該負荷電流を出力するように構成されており、
当該制御装置（１）は、前記制御出力端（９）に接続された少なくとも１つの半導体スイッチ（１７，１９，８４，８６）を有し、
前記半導体スイッチ（１７，１９，８４，８６）は、半導体制御信号に依存して、前記ロータ（５）を動かすための負荷電流を切り換えるように構成されており、
当該制御装置（１）は、前記少なくとも１つの半導体スイッチ（１７，１９，８４，８６）を含む少なくとも１つのパルス発生器（１０，４４，４５）を有し、
前記パルス発生器（１０，４４，４５）は入力側において前記制御入力端（７）に有効接続されており、出力側において前記制御出力端（９）に接続されており、
前記パルス発生器（１０，４４，４５）は、制御パルス時間（１２６）を有する時間的に連続した複数の制御パルス（１１８，１１９，１２０）を有するパルス波形の制御信号として、前記ロータ（５）を動かすための前記負荷電流を生成するように構成されており、
前記パルス発生器（１０，４４，４５）はデルタシグマ変換器（４）を有し、
前記デルタシグマ変換器（４）は入力側において前記制御入力端（７）に有効接続されており、前記ロータ位置信号に依存して前記半導体制御信号をデジタルビットストリームとして生成するように構成されており、
当該制御装置（１）は、入力側において前記制御入力端（７）に接続された差分エレメント（２２，７２）を有し、
前記差分エレメント（２２，７２）は電圧フィードバック（３６，３８，６８）に接続されており、
前記電圧フィードバック（３６，３８，６８，９０，９２）は、
前記半導体スイッチと電圧供給部との間の接続点（６５）、
または、
前記半導体スイッチと前記制御出力端（９）との間の接続点（８８）
と、該差分エレメント（２２，７２）とを接続し、
前記電圧フィードバックは前記接続点（６５，８８）の電圧（４０，９９）を前記差分エレメント（２２，７２）にフィードバックするように構成されていることにより、給電電圧のゆらぎを少なくとも部分的に補償する制御要素（３６，３８，６８，９０，９２，２２，７２）が構成されている
ことを特徴とする、制御装置（１）。
【請求項２】
前記デルタシグマ変換器（４）はノイズ発生器（３０，３２）を有し、
前記ノイズ発生器（３０，３２）は、入力側において、前記ロータ位置信号に依存して生成されたロータ制御信号を受け取り、該ロータ制御信号にノイズを重畳して、入力側で受け取ったロータ位置信号の周波数の帯域幅より前記制御信号のパルス列の周波数の帯域幅が大きくなるように、前記デジタルビットストリームを生成するように構成されている、請求項１記載の制御装置（１）。
【請求項３】
前記電圧フィードバック（９０，９２，９９，９１）は分圧器（９０，９９）を有し、
前記分圧器（９０，９９）は前記制御出力端（９）と接地端子（５０）とに接続されており、かつ、分圧端子（９９）によって前記差分エレメント（７２）に接続されており、
前記分圧器（９０，９９）は、前記接地端子（５０）と前記制御出力端（９）との間に分圧によって発生した電位を前記差分エレメント（７２）へフィードバックするように設けられている、請求項１または２記載の制御装置（１，１００）。
【請求項４】
前記制御要素は、入力側において前記接続点（６５）に接続されたアナログデジタル変換器（３６）を有し、
前記アナログデジタル変換器（３６）は出力側において、少なくとも間接的に前記差分エレメント（２２）に接続されており、当該制御装置（１）の給電電圧（４０）を表すビットストリームを生成するように構成されている、請求項１または２記載の制御装置（１）。
【請求項５】
前記制御要素は、出力側において前記アナログデジタル変換器（３６）に接続されたデジタルデジタル変換器（３８）を有し、
前記デジタルデジタル変換器（３８）は出力側において前記差分エレメント（２２）に接続されており、入力側において前記アナログデジタル変換器（３６）に接続されており、
前記デジタルデジタル変換器は制御入力端を有しており、該制御入力端は、前記デルタシグマ変換器によって生成されたデジタルビットストリームに接続されており、
前記デジタルデジタル変換器は、
・前記制御入力端で受け取ったビットストリームが論理１である場合、前記アナログデジタル変換器から受け取ったデジタル信号をデジタル変換し、該デジタル信号の変換結果、または先行して生成された該デジタル信号の変換結果を出力側において出力し、
・前記制御入力端で受け取ったビットストリームが論理０である場合、該論理０に相応する出力信号を生成する
ように構成されている、請求項４記載の制御装置（１）。
【請求項６】
請求項１から５までのいずれか１項記載の制御装置（１，１００）を備えたモータ（３）であって、
当該モータ（３）は、永久磁石によって形成されたロータ（５）と、少なくとも２つの励磁コイル（１１，１３，１５）を有するステータ（４３）とを含み、
前記励磁コイル（１１，１３，１５）は前記制御装置（１，１００）の制御出力端（９）に接続されていることを特徴とする、モータ（３）。
【請求項７】
当該モータ（３）のステータ（４３）の励磁コイル（１１，１３，１５）は３つであり、
前記制御装置（１，１００）は前記励磁コイルを駆動制御するために、前記半導体スイッチ（１７，１９，８４，８６）を含む３ＨブリッジまたはＢ６ブリッジを有する、請求項６記載のモータ（３）。
【請求項８】
電子整流式のモータ（３）の制御方法であって、
前記モータ（３）を制御するための制御装置（１）は、前記モータ（３）のロータ（５）のロータ位置を表すロータ位置信号を入力するための制御入力端（７）と、該モータ（３）の励磁コイル（１１，１３，１５）に接続するための制御出力端（９）とを有し、
前記制御装置（１）は、前記ロータ位置信号に依存して、該ロータ（５）を動かすための、制御パルス（１１８，１１９，１２０）およびパルス休止（１２１，１２３，１２４）を有するパルス波形の制御信号として負荷電流を生成し、前記制御出力端（９）を介して前記負荷電流を出力するように構成されており、
当該制御装置（１）は、前記制御出力端（９）に接続された少なくとも１つの半導体スイッチ（１７，１９，８４，８６）を有し、
前記半導体スイッチ（１７，１９，８４，８６）は、半導体制御信号に依存して、前記ロータ（５）を動かすための負荷電流を切り換えるように構成されており、
当該制御装置（１）は、前記少なくとも１つの半導体スイッチ（１７，１９，８４，８６）を含む少なくとも１つのパルス発生器（１０，４４，４５）を有し、
前記パルス発生器（１０，４４，４５）は入力側において前記制御入力端（７）に有効接続されており、出力側において前記制御出力端（９）に接続されており、
前記パルス発生器（１０，４４，４５）は、制御パルス時間（１２６）を有する時間的に連続した複数の制御パルス（１１８，１１９，１２０）を有するパルス波形の制御信号として、前記ロータ（５）を動かすための前記負荷電流を生成し、
前記パルス発生器（１０，４４，４５）は、前記制御信号をデルタシグマ変換によって生成するためのデルタシグマ変換器（４）を有し、
前記デルタシグマ変換器（４）は入力側において前記制御入力端（７）に有効接続されており、前記ロータ位置信号に依存して前記半導体制御信号をデジタルビットストリームとして生成し、
当該制御装置（１）は、入力側において前記制御入力端（７）に接続された差分エレメント（２２，７２）を有し、
前記差分エレメント（２２，７２）は電圧フィードバック（３６，３８，６８）に接続されており、
前記電圧フィードバック（３６，３８，６８，９０，９２）は、
前記半導体スイッチと電圧供給部との間の接続点（６５）、
または、
前記半導体スイッチと前記制御出力端（９）との間の接続点（８８）
と、該差分エレメント（２２，７２）とを接続し、
前記電圧フィードバックは前記接続点（６５，８８）の電圧（４０，９９）を前記差分エレメント（２２，７２）にフィードバックすることにより、給電電圧のゆらぎを少なくとも部分的に補償する
ことを特徴とする方法。
【請求項９】
前記制御信号のパルス列の周波数の帯域幅を、前記ロータ位置信号の周波数帯域幅と比較して拡大する、請求項８記載の方法。
【請求項１０】
パルス波形の前記制御信号によって、前記電子整流式のモータ（３）のロータ（５）を動かす、請求項８または９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
先行技術
本発明は、電子整流モータを制御するための制御装置に関する。当該制御装置は、モータのロータのロータ位置を表すロータ位置信号を入力するための制御入力端と、モータの励磁コイルに接続するための制御出力端とを有する。当該制御装置は、ロータ位置信号に依存して、ロータを動かすためにとりわけトルクを発生させるための負荷電流を生成し、制御出力端を介して該負荷電流を出力するように構成されている。当該制御装置は、前記制御出力端に接続された少なくとも１つの半導体スイッチを有し、該少なくとも１つの半導体スイッチは、半導体制御信号に依存して前記ロータを動かすための負荷電流を切り換えるように設けられている。
【０００２】
ＤＥ１０３５９７１３３Ａ１から、モータの強磁性のロータがロータ信号を発生させるためのセンサ磁石を有するロータ位置センサシステムおよびロータ位置の検出方法が公知である。前記ロータ位置センサシステムは、少なくとも２ビットの分解能でデジタル値を表すロータ位置信号を発生させるように構成されたロータ位置評価装置も有する。さらに、前記ロータ位置評価装置は、少なくとも２ビットの分解能を有するアナログデジタル変換器を有する。
【０００３】
発明の概要
本発明の制御装置は、冒頭に述べた形式の制御装置の構成を有し、とりわけパルス発生器である当該制御装置はデルタシグマ変換器を有する。このデルタシグマ変換器は、入力側で前記制御入力端に少なくとも間接的に接続されており、ロータ位置信号に依存して半導体制御信号をデジタルビットストリームとして生成するように構成されている。このような構成により、負荷電流を有利には、前記ビットストリームを表すパルス波形の制御信号として、とりわけパルス波形の負荷電流として生成することができる。
【０００４】
このようなデルタシグマ変換器により、制御信号を有利には高分解能で生成することができる。さらに有利には、半導体制御信号を高いノイズ間隔で生成することができ、たとえば６０倍のオーバーサンプリング率で生成することができる。さらに有利には、このようなデルタシグマ変換器によって、ロータ位置信号を高い精度で処理し、ロータを動かすための制御信号を発生させることができる。
【０００５】
前記少なくとも１つの半導体スイッチは有利には、トランジスタハーフブリッジまたはトランジスタフルブリッジのトランジスタである。以下では、この実施形態で使用される半導体制御信号をトランジスタ制御信号とも称する。たとえば、前記トランジスタはそれぞれ、ＭＯＳＦＥＴ（＝金属酸化膜半導体電界効果トランジスタ）、ＭＩＳＦＥＴ（＝金属絶縁膜半導体電界効果トランジスタ）、バイポーラトランジスタ、ＪＦＥＴ（＝接合型ＦＥＴ）、ＩＧＢＴ（＝絶縁ゲートバイポーラトランジスタ）、ＨＥＭＴ（＝高電子移動度トランジスタ）、またはＨＢＴ（ヘテロ接合バイポーラトランジスタ）等とすることができる。
【０００６】
別の実施形態では、前記少なくとも１つの半導体スイッチをたとえばサイリスタまたはトライアックとし、このサイリスタまたはトライアックが半導体制御信号に依存して負荷電流を切り換えるようにすることもできる。
【０００７】
有利には当該制御装置は、前記少なくとも１つの半導体スイッチを含む少なくとも１つのパルス発生器を有し、該パルス発生器は、入力側で制御入力端に有効接続され、出力側で制御出力端に接続されている。前記パルス発生器は、ロータを動かすための負荷電流をパルス波形の制御信号として発生させる際に、該パルス波形の制御信号が、それぞれ制御パルス期間を有する時間的に連続した複数のパルスを有し、さらに有利には、それぞれパルス休止期間を有するパルス休止を有するように、前記負荷電流を発生させるように構成される。
【０００８】
前記デルタシグマ変換器はたとえば、ＤＳＰ（＝デジタル信号プロセッサ）、ＦＰＧＡ（＝フィールドプログラマブルゲートアレイ）、マイクロプロセッサ、またはマイクロコントローラによって実現される。前記マイクロプロセッサはとりわけ、コンピュータプログラム製品に記憶されたプログラムとともに実現される。
【０００９】
当該制御装置の有利な実施形態では、デルタシグマ変換器はノイズ発生器を有する。このノイズ発生器はとりわけデジタル方式であり、ノイズを重畳することによってデジタルビットストリームを生成し、とりわけ量子化および離散化によってデジタルビットストリームを生成するように構成されている。前記ノイズ発生器は有利には、デルタシグマ変換器が出力側においてローパスフィルタを有さないように構成される。出力側のローパスフィルタは有利には、低域通過特性を有するインピーダンスを有するパルス発生器の出力側に接続された負荷によって形成される。さらに有利には、この負荷は励磁コイルによって形成される。このことによって有利には、制御信号のパルス列周波数帯域幅を、入力側で受信されるロータ位置信号の周波数帯域幅より拡大することができる。
【００１０】
たとえば、デルタシグマ変換器はＩＩＲフィルタ（ＩＩＲ＝無限インパルス応答）を有する。有利にはノイズ発生器のノイズパワーは、ＩＩＲフィルタの次数によって予め決定される。
【００１１】
ＩＩＲフィルタは２次のフィルタ、または２次以上の次数のフィルタとすることができる。このことによって有利には、ノイズ発生器のノイズパワーを次数に依存して調整することができる。
【００１２】
有利にはノイズ発生器は、ロータ位置信号に依存して生成され入力側で受信されたロータ制御信号にノイズを重畳するように構成され、とりわけ白色雑音を重畳するように構成されている。別の実施形態ではノイズ発生器は、ロータ位置信号に依存して生成され入力側で受信されたロータ制御信号に有色雑音を重畳し、とりわけピンクノイズを重畳するように構成することができる。ピンクノイズを重畳することにより、該ピンクノイズの低周波数域では高周波数域と比較して、有利にはエネルギー密度が高くなる。ノイズ発生器は有利には、入力側で受信されたロータ位置信号の周波数帯域幅および／またはロータ制御信号の周波数帯域幅を、ノイズ発生器を使用しない場合より大きくすることができる。このことによって有利には、制御信号中のノイズパワーが、相互にシフトした複数の周波数に分布し、全体的に最終的な結果として、制御信号の電磁両立性が、通常のパルス幅変調と比較して改善される。
【００１３】
有利には当該制御装置は、ロータ制御信号を‐とりわけアナログ電圧信号として‐ロータ位置信号に依存して生成するように構成されたロータ制御ユニットを有する。パルス発生器は有利には、ロータ位置信号から、ビットストリームを表す離散的なパルス制御信号を生成するように構成されている。
【００１４】
有利な実施形態では制御装置は、入力側が制御入力端に有効接続された差分エレメントを有する。この差分エレメントは電圧フィードバックに接続されている。この電圧フィードバックは、半導体スイッチの負荷分岐と前記差分エレメントとを接続し、とりわけトランジスタハーフブリッジまたはトランジスタフルブリッジと前記差分エレメントとを接続し、負荷回路の電圧を該差分エレメントにフィードバックするように構成されている。このようにして、とりわけ電圧フィードバックと差分エレメントとを含む制御要素が構成される。前記制御要素は、給電電圧のゆらぎを少なくとも部分的または完全に補償するように構成されている。このような制御要素により、モータの励磁コイルを駆動制御するための制御信号は給電電圧のゆらぎを有利には含まないか、または一部のみを含むようになる。
【００１５】
有利な実施形態では、電圧フィードバックは分圧器を有し、該分圧器は、制御出力端および接地端子に接続されている。前記分圧器は分圧端子によって差分エレメントに接続されている。したがってこの分圧器は、接地端子と制御出力端との間に分圧によって発生した電位を差分エレメントへフィードバックすることができる。このように構成された電圧フィードバックにより、有利には、電圧フィードバックが無いと出力信号中に発生する給電電圧のゆらぎを差分エレメントへフィードバックし、有利にはこのゆらぎを少なくとも部分的に補償するか、または完全に補償することができる。
【００１６】
１つの有利な実施形態では制御要素は、入力側において負荷分岐に接続されたアナログデジタル変換器を有する。このアナログデジタル変換器は出力側において、少なくとも間接的に差分エレメントに接続されており、制御装置の給電電圧を表すビットストリームを生成するように構成されている。このように構成されたデジタル電圧フィードバックにより、有利には、給電電圧の値をデルタシグマ変換器の入力端において、差分形成によって計算することができる。
【００１７】
１つの有利な実施形態では制御要素は、出力側においてアナログデジタル変換器に接続されたデジタルデジタル変換器を有し、該デジタルデジタル変換器は出力側において前記差分エレメントに接続されており、入力側において前記アナログデジタル変換器に接続されている。前記デジタルデジタル変換器は、有利には１ビットデジタルデジタル変換器である。このデジタルデジタル変換器は有利には、デルタシグマ変換器によって生成されたデジタルビットストリームに接続された制御入力端を有する。前記デジタルデジタル変換器は、制御入力端においてビットストリームが論理「１」である場合、該制御入力端で受信したアナログデジタル変換器のデジタル信号をデジタル変換し、このデジタル変換の結果または先行して生成されたデジタル変換の結果を出力側で出力するように構成されている。デジタルデジタル変換器は、入力側で制御入力端で受信した信号がビットストリームの論理「０」を表す場合、この論理「０」に相応する出力信号を発生させるか、または出力信号を発生しないように構成されている。このようなデジタルデジタル変換器によって、有利には、給電電圧のゆらぎの補償を高精度で行うことができる。
【００１８】
本発明はまた、上述の形式の制御装置を備えたモータにも関する。前記モータは、永久磁石によって形成されたロータと、少なくとも２つの励磁コイルを備えたステータとを有する。前記励磁コイルは制御装置の制御出力端に接続されている。
【００１９】
１つの有利な実施形態では、モータのステータは３つの励磁コイルを有し、前記制御装置は該励磁コイルを駆動制御するために、複数の半導体スイッチから成る３ＨブリッジまたはＢ６ブリッジを有する。これら複数の半導体スイッチは、有利にはトランジスタである。前記Ｂ６ブリッジは、ここでは３つのトランジスタハーフブリッジから構成され、３Ｈブリッジは３つのトランジスタフルブリッジないしは６つのトランジスタハーフブリッジから構成される。Ｈブリッジの場合、１つの励磁コイルの第１の端子は１つのトランジスタハーフブリッジの出力側に接続され、該励磁コイルの他方の端子は、第２のトランジスタハーフブリッジの出力端に接続される。Ｂ６ブリッジの場合、１つのトランジスタハーフブリッジの出力端は励磁コイルの１つの端子に接続されており、該励磁コイルの第２の端子は‐励磁コイルの結線に応じて‐スター結線の場合には他のすべての励磁コイルの第２の端子に接続され、デルタ結線の場合には、１つの別の励磁コイルの第１の端子に接続される。
【００２０】
上述の制御装置を備えたモータは有利には、ノイズ発生スペクトルおよび／または放出スペクトルを有し、デルタシグマ変換器が適切に構成されている場合、このノイズ発生スペクトルおよび／または放出スペクトルの周波数分布は、人間の聴覚に音響心理学的に有利な周波数分布を有し、この周波数分布はたとえば、ノイズ発生スペクトルの周波数成分が、人間の耳では知覚できない周波数領域の外側にあり、かつ／または、ノイズ発生スペクトルのトーン成分による妨害が小さくなるように該ノイズ発生スペクトルのエネルギーが周波数領域にわたって分布するようにされる。
【００２１】
たとえば、デルタシグマ変換器のサンプリング周波数は、ロータが一回転する周波数の２０倍であり、有利には５０倍または１００倍である。
【００２２】
本発明はまた、電子整流モータのロータによってトルクを生成する方法にも関する。このトルク生成方法では、ロータのロータ位置を表すロータ位置信号に依存してロータを動かすための制御信号を生成する。この制御信号は、制御パルスおよびパルス休止部を有する。前記制御信号は、有利にはデルタシグマ変換器によって生成される。
【００２３】
本方法の有利な実施形態では、制御信号のパルス列周波数帯域幅を、入力側で受信されたロータ位置信号の周波数帯域幅より拡大する。このことによって有利には、本方法によって動作する電子整流モータのノイズ放出スペクトルを、有利には音響心理学的に有利なスペクトルにすることができる。
【００２４】
別の有利な実施形態では、パルス波形の制御信号によって電子整流モータのロータを運動させ、とりわけトルクを発生させる。
【００２５】
以下で本発明を、別の有利な実施例と図面とに基づいて説明する。
【図面の簡単な説明】
【００２６】
【図１】デルタシグマ変換器を有する制御装置を備えた電子整流モータの実施例を概略的に示す。
【図２】デルタシグマ変換器を有する電子整流モータ制御用の制御装置の実施例を概略的に示す。
【図３】制御装置内の信号経路の相互にずれた複数の位置おいて検出された信号シーケンスの実施例を示す。
【図４】電子整流モータの制御方法の実施例を概略的に示す。
【００２７】
図１は、制御装置１を備えた電子整流モータ３の実施例を概略的に示す。モータ３は、軸４１を中心として回転可能に支承されたロータ５を有する。制御装置１は制御入力端７および制御出力端９を有する。制御装置１は、ロータ制御信号を入力するための入力端８を有するパルス発生器１０も含む。パルス発生器１０は出力側において制御出力端９に接続されている。制御装置１の制御出力端９は励磁コイル１１の１つの端子に接続されている。モータ３は、励磁コイル１１の他にも励磁コイル１３および励磁コイル１５を有し、これらの各励磁コイルはステータ４３によって保持され、ロータ５の周方向に１２０°の角度で、軸４１から半径方向に所定の間隔に配置されている。前記制御ユニット１は励磁コイル１１に対して設けられており、モータ３のパルス発生器４４は励磁コイル１３に対して設けられており、該モータ３のパルス発生器４５は励磁コイル１５に対して設けられている。パルス発生器４４および４５はそれぞれパルス発生器１０と同様に構成されている。
【００２８】
制御装置１は差分エレメント２２を有し、該差分エレメント２２は入力側において、正の入力端によってパルス発生器１０の入力端８に接続されており、制御ユニット４２を介して制御入力端７に有効接続されている。差分エレメント７２は出力側において、接続線路５５を介して加算エレメント２４に接続されている。差分エレメント２２は負の入力端も有しており、該負の入力端は接続線路６８に接続されている。前記差分エレメント２２は、負の入力端で受信した信号を、正の入力端で受信した信号から減算して減算結果を生成し、減算結果を出力側で出力するように構成されている。
【００２９】
加算エレメント２４は出力側において、接続線路５６を介してフリップフロップ２６に接続されている。このフリップフロップ２６は入力側において、接続線路５７を介してクロック発生器２８に接続されている。このフリップフロップ２６は出力側において、接続点５８および接続線路６０を介して加算エレメント２４の正の入力端に接続されている。この接続線路６０によってフィードバックループが形成され、フリップフロップ２６と加算エレメント２４とによって積分器が構成される。フリップフロップ２６は出力側において、接続点５８および接続線路５９を介してコンパレータ３０に接続されている。このコンパレータ３０は、入力側で受信した信号のうち最上位ビット（ＭＳＢ）を評価し、該最上位ビット（ＭＳＢ）を表す出力信号を生成する。
【００３０】
コンパレータ３０は出力側においてフリップフロップ３２に接続されている。このフリップフロップ３２は、この実施形態では１ビットメモリとして構成されている。このフリップフロップ３２は入力側において、接続線路６２を介してクロック発生器３４に接続されている。クロック発生器３４およびクロック発生器２８は、たとえばそれぞれ水晶振動子とされる。フリップフロップ３２とコンパレータ３０とによって、ノイズ発生器が構成される。このノイズ発生器により、積分器によって発生した信号にノイズが重畳される。フリップフロップ３２は出力側において、接続線路６３を介して接続点６４およびゲートドライバ２０に接続されている。この接続点６４は接続線路７１を介してデジタルデジタル変換器３８に接続されている。デジタルデジタル変換器３８は出力側において、接続線路６８を介して差分エレメント２２の負の入力端に接続されている。デジタルデジタル変換器３８は入力側において、接続線路６９を介してアナログデジタル変換器３６に接続されている。差分エレメント２２と加算エレメント２４とフリップフロップ２６とコンパレータ３０とフリップフロップ３２とクロック発生器２８および３４とデジタルデジタル変換器３８とにより、デルタシグマ変換器４が構成される。このデルタシグマ変換器４のフリップフロップ３２が、接続点６４においてビットストリームを生成する。このビットストリームは接続線路７１を介してデジタルデジタル変換器３８へ送信される。デジタルデジタル変換器３８は、接続線路７１を介して入力側で受信したビットが論理「１」を示す場合、接続線路６９を介して入力側で受信した信号を、とりわけ１ビットまたは複数ビットの量子化によって変換し、接続線路６９を介して入力側で受信した信号を表す出力信号を生成するように構成されている。ゲートドライバ２０は入力側において、接続点６４および接続線路６３を介してフリップフロップ３２の出力端に接続されている。ゲートドライバ２０は出力側において、トランジスタハーフブリッジのトランジスタ１９である第１の半導体スイッチのゲート端子に接続され、別の出力端によって、該トランジスタハーフブリッジのトランジスタ１７である第２の半導体スイッチのゲート端子に接続されている。ゲートドライバ２０は、入力側で受信した信号が論理「１」を示す場合にトランジスタ１９を駆動制御し、入力側で受信した信号が論理「０」を示す場合にトランジスタ１７を駆動制御するように構成されている。たとえば、トランジスタハーフブリッジのトランジスタ１７および１９はそれぞれ金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または金属絶縁膜半導体電界効果トランジスタ（ＭＩＳＦＥＴ）等である。
【００３１】
トランジスタ１７はソース端子によって接地端子５０に接続されており、ドレイン端子によって接続点７０に接続されている。トランジスタ１９はソース端子によって接続点７０に接続されており、ドレイン端子によって接続点６５に接続されている。接続点６５は接続線路６６を介してアナログデジタル変換器３６に接続されている。接続点６５は、電圧供給部に接続するための端子４０にも接続されている。したがって、アナログデジタル変換器３６は接続線路６６および接続点６５を介して電圧供給部の電位を受け取り、デジタルデジタル変換器３８の出力信号は、接続点６４においてビットストリームによって変調された端子４０の給電電圧を表す。
【００３２】
接続点７０は制御出力端９に接続されている。したがって制御出力端９は‐トランジスタ１７または１９のうちどれが駆動制御されるかに応じて‐接地端子５０の接地電位を受け取るか、または端子４０の電位を受け取る。制御出力端９は接続線路５３を介して励磁コイル１１の第１の端子に接続されている。
【００３３】
モータ３はロータ制御ユニット４２も備えている。このロータ制御ユニット４２は入力側において制御入力端７に接続されている。制御入力端７は励磁コイルに接続するための端子を有する。ロータ制御ユニット４２は制御入力端７および接続線路５３を介して励磁コイル１１の第１の端子に接続されている。ロータ制御ユニット４２はまた、入力側において制御入力端７および接続線路５１を介して励磁コイル１３の第１の端子に接続されており、制御入力端７および接続線路５２を介して励磁コイル１５の第１の端子に接続されている。励磁コイル１１，１３および１５の各第２の端子は相互に接続されることにより、励磁コイル１１，１３および１５によって形成されたスター結線のスター端子７５を形成する。また、ロータ制御ユニット４２は入力側において、制御入力端７を介してスター端子７５にも接続されている。ロータ制御ユニット４２は出力側において、接続線路４６を介してパルス発生器４４に接続されており、接続線路４９を介してパルス発生器４５に接続されており、接続線路５４を介して制御装置１の制御入力端７に接続されている。ロータ制御ユニット４２は、入力側で受信したロータ位置信号に依存して‐この実施例では、励磁コイルによって発生した誘導電圧に依存して‐ロータ制御信号をとりわけアナログ信号として生成し、出力側において出力する。ロータ制御ユニット４２はたとえば、入力端７において受信したロータ位置信号の信号振幅および／または電圧誘導によって発生した電圧信号の電圧信号特性経過の位相位置に依存して、ロータ制御信号をパルス発生器４４，４５またはパルス発生器１０へ送信し、該ロータ制御信号と励磁コイルとによって回転磁界が発生し、ロータ５は軸４１を中心とする回転運動を行う。したがって、接続線路５４，４６および４９で伝送されるロータ制御信号は、ロータ制御ユニットによって生成された相互間の位相比になり、この位相比が回転磁界の角速度を決定する。ロータ制御ユニット４２はたとえば‐この実施例と異なって‐ホールセンサに接続することができる。この実施例では、モータ３は各励磁コイルごとに、磁界の変化を検出して該変化に相応するホール電圧を生成するように構成されたホールセンサを有する。
【００３４】
ロータ制御ユニット４２はたとえば、パルス発生器４４によって制御パルスを生成し、接続線路４７を介して該制御パルスを励磁コイル１３へ送信することができる。この制御パルスによって、ロータ５はたとえば時計回りに回転運動を行うことができる。その後、ロータ制御ユニット４２は、励磁コイル１１および／または励磁コイル１５から受け取った誘導電圧信号に依存してロータ制御信号を生成し、接続線路５４を介して該ロータ制御信号をパルス発生器１０の入力端８へ送信することができる。デルタシグマ変換器４は、入力端８で受け取ったロータ制御信号をビットストリームに変換することができる。デルタシグマ変換器４は、デジタルデジタル変換器３８によって実現された電圧フィードバックによってフィードバックされ、ビットストリームを形成する出力信号を生成するように構成されている。この出力信号は、接続線路６９および６６を介して入力側で受け取った給電電圧のゆらぎを補償することができる。
【００３５】
加算エレメント２４とフリップフロップ２６とによって積分器が構成され、この積分器は、接続線路５５を介して受け取った信号を加算し、接続線路５９を介してコンパレータ３０へ送信するように構成されている。コンパレータ３０は、入力側で受け取った信号が所定の閾値を超えるかまたは下回る場合に出力信号を生成するように構成されている。コンパレータ３０はこの実施例では、デジタル閾値スイッチとして構成されている。コンパレータ３０は、閾値方式で生成した出力信号を接続線路６１によってフリップフロップ３２へ送信する。このフリップフロップ３２は、この実施例では１ビットメモリである。このようにして、接続点６４にビットストリームが発生し、該ビットストリームのビット列の周波数はクロック発生器３４によって決定されている。接続点６４におけるビットストリームが、すでに言及したトランジスタ制御信号となる。このようにしてフリップフロップ３２の出力端に生成されたビットストリームの周波数域は、入力端８で受け取られたロータ制御信号と比較して拡大されており、このビットストリームは出力側において、接続線路６４を介してゲートドライバ２０へ送信される。ロータ制御ユニット４２は接続線路７３を介してゲートドライバ２０に接続されている。ロータ制御ユニット４２は回転磁界を発生させるために、ゲートドライバを遮断してゲートを駆動制御しないようにするための遮断信号を生成するように構成されている。
【００３６】
デルタシグマ変換器４は、たとえばＩＩＲフィルタを有することができる。ＩＩＲフィルタは差分エレメント２２および積分器の代わりに、加算エレメント２４およびフリップフロップ２６によって構成されて設けられる。その際にはＩＩＲフィルタのフィードバックは、接続線路６８およびデジタルデジタル変換器３８によって形成された電圧フィードバックによって行われる。
【００３７】
図２に、制御装置１００の実施例を示す。制御装置１００は、ロータ制御信号を入力するための入力端８と、制御出力端９と、給電電圧に接続するための端子４０とを有する。制御装置１００は、図１に示されたモータ３の構成要素とすることができる。したがって制御装置１の代わりに、制御装置１００を入力側において接続線路５４に接続し、出力側において接続線路５３に接続し、かつ端子４０を介して給電電圧に接続することができる。制御装置１００は、アナログの構成要素を有するデルタシグマ変換器を含む。デルタシグマ変換器は差分エレメント７２を有し、該差分エレメント７２は入力側の正の入力端によって、入力端８に接続されている。差分エレメント７２は出力側において、接続線路９３を介して積分器７４に接続されている。積分器７４は出力側において、接続線路９４を介してコンパレータ７６に接続されており、該コンパレータ７６は出力側において、接続線路９６を介してフリップフロップ７８に接続されている。このフリップフロップ７８は入力側において、接続線路９７を介してクロック発生器８２に接続されている。前記フリップフロップ７８は出力側において、接続線路９８を介してゲートドライバ８０に接続されている。ゲートドライバ８０は出力側において、第１のトランジスタ８４のゲート端子に接続されており、かつ、出力側において第２のトランジスタ８６のゲート端子に接続されている。前記トランジスタ８４および８６はそれぞれ、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または金属絶縁膜半導体電界効果トランジスタ（ＭＩＳＦＥＴ）とすることができ、これら２つのトランジスタ８４および８６によってトランジスタハーフブリッジが構成される。トランジスタ８６のソース端子は接地電位５０に接続されており、該トランジスタ８６のドレイン端子は接続点８８を介してトランジスタ８４のソース端子に接続されている。トランジスタ８４のドレイン端子は、給電電圧に接続するための端子４０に接続されている。前記接続点８８が前記トランジスタハーフブリッジの出力端を形成し、制御出力端９に接続されている。
【００３８】
前記制御装置１００は、デルタシグマ変換器のフィードバックのための電圧フィードバックも有する。前記デルタシグマ変換器は、差分エレメント７２と、積分器７４と、コンパレータ７６と、フリップフロップ７８とによって構成される。前記電圧フィードバックは、抵抗９０および９２によって構成された分圧器を有する。抵抗９０は第１の端子によって制御出力端９に接続されており、第２の端子によって分圧端子９９に接続されている。抵抗９２は第２の端子によって分圧端子９９に接続されており、第１の端子によって接地端子５０に接続されている。前記分圧端子９９は接続線路９１を介して、前記差分エレメント７２の負の入力端に接続されている。このことにより、制御出力端９で出力される電位は分割され、デルタシグマ変換器のフィードバックのために差分エレメント７２へフィードバックされる。このようにして、制御装置１００の動作中には、給電電圧のゆらぎが少なくとも部分的に低減されるか、または完全に解消される。
【００３９】
図３に、図１に示した制御装置１によって発生した信号の実施例を示す。以下ではこの信号の実施例を参照する。
【００４０】
同図中にはグラフ１１０を示しており、グラフ１１０は横軸１１２および縦軸１１４を有しており、グラフ１１０中では曲線１１１が、端子４０に発生した給電電圧の時間特性を示している。横軸１１２は時間軸を表しており、この横軸１１２にプロットされた時間の単位は１０−４秒である。曲線１１１は電圧の時間特性を表しており、この電圧時間特性の電圧値は１２Ｖで一定となっている。グラフ１１０は曲線１１６も示しており、この曲線１１６は、差分エレメント２２の出力端で出力される信号特性経過の一例を示している。この信号特性経過は周期的であり、時間間隔をおいて連続するデルタインパルスを有する。グラフ１１０は信号特性経過１１７も示しており、該信号特性経過１１７は周期的であり、時間間隔をおいて連続する鋸歯状のランプ波形を有する。この信号特性経過１１７はたとえば、フリップフロップ２６の出力端で発生する信号１１６のデルタインパルスに対する応答信号として発生し、接続点５８にも発生する。このようにして、コンパレータ３０は入力側で信号１１７を受信する。信号１１６は、デルタインパルス間に負の直流電圧成分を有する。このことにより、フリップフロップ２６がクロック制御されて出力するごとに、該フリップフロップ２６の出力も加算エレメント２４によって積分されると、信号１１７の信号特性経過は階段状に下降する特性経過になる。この階段状の各段のレベルは、デルタインパルス間に現れる信号１１６の負の直流電圧成分に相応する。
【００４１】
グラフ１１０はデジタルビットストリームも示しており、デジタルビットストリームは、接続点６４におけるトランジスタ制御信号となり、ゲートドライバ２０を介してトランジスタハーフブリッジの駆動制御を行うために使用される。デジタルビットストリームは制御パルス１１８，１１９および１２０を含んでおり、制御パルス１１８，１１９および１２０はそれぞれ制御パルス時間１２６を有する。この実施例では、制御パルス１１８の前に、パルス休止時間１２５を有するパルス休止１２１が先行して現れる。制御パルス１１９の前にパルス休止１２３が先行して現れ、制御パルス１２０の前にパルス休止１２４が現れる。
【００４２】
グラフ１１０は信号特性経過１２２も示しており、この信号特性経過１２２は、モータ３の励磁コイルの誘導負荷のもとで制御出力端９で出力される制御装置１の出力信号を表している。ビットストリームに相応する元の信号特性経過を有する出力信号は、誘導負荷である励磁コイルによってローパスフィルタリングされ、このローパスフィルタリングの結果として信号特性経過１２２を含む。
【００４３】
図４に、電子整流モータのロータによってトルクを発生させるための負荷電流を生成するための方法の一実施例を示す。この方法では第１のステップにおいて、ロータのロータ位置を表すロータ位置信号に依存して、該ロータを動かすための制御信号を生成する。この制御信号はデルタシグマ変換器によって生成され、制御パルスとパルス休止とを有する。次のステップ１０４において、電圧フィードバックを介して給電電圧をデルタシグマ変換器の入力端へフィードバックし、該デルタシグマ変換器において、入力側において受け取られた信号から差分形成によって該給電電圧を減算する。次のステップ１０６において、負荷電流によって電子整流モータのロータを動かし、トルクを発生させる。
【００４４】
制御装置のデルタシグマ変換器のサンプリング周波数の一例は、ロータ回転数の１０〜１００倍である。したがって、デルタシグマ変換器は１０〜１００倍のオーバーサンプリング率で動作する。トランジスタハーフブリッジを駆動制御するためのパルス周波数の一例は２ｋＨｚ〜１ＭＨｚであり、有利には５ＭＨｚであり、特に有利には１０ＭＨｚである。
【図１】
0005460719.tif 000002
【図２】
0005460719.tif 000003
【図３】
0005460719.tif 000004
【図４】
0005460719.tif 000005