(57)【特許請求の範囲】
【請求項１】
駆動信号に応じて切り替えられて入力に入力される入力電圧値を出力へ出力する出力電圧値へ変換するスイッチング回路と、
前記出力から出力されるべき目標出力電圧値と前記出力における前記出力電圧値との誤差に基づいて誤差信号を生成する誤差アンプと、
前記誤差信号と、前記入出力間の電流値に応じた電流帰還信号と、前記入出力間の電流値のスロープ補償を行うべきスロープ補償信号とに基づいてＰＷＭ信号を生成するＰＷＭコンパレータと、
前記ＰＷＭ信号と所定の周期信号とに基づいて前記駆動信号を生成するラッチ回路と
を具備するＤＣ−ＤＣコンバータであって、
前記目標出力電圧値に対応する電圧設定値を記録する出力電圧設定レジスタと、
前記電圧設定値に応じたスロープ補償量を有する前記スロープ補償信号を生成するスロープ補償回路と、
前記電圧設定値に応じた電圧レベルのスロープ補償量基準電圧を生成する第１のＤ／Ａコンバータと、
前記電圧設定値に応じた電圧レベルの基準電圧を生成する第２のＤ／Ａコンバータと
を備え、
前記スロープ補償回路は、前記スロープ補償量基準電圧に応じて前記スロープ補償信号の前記スロープ補償量を変更し、
前記誤差アンプは、前記基準電圧を前記目標出力電圧値として用いて前記誤差信号を生成する
ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータであって、
前記スロープ補償回路は、前記電圧設定値の上位から少なくとも１ビットに対応したスロープ補償量を有する前記スロープ補償信号を生成する
ＤＣ−ＤＣコンバータ。
【請求項３】
請求項１に記載のＤＣ−ＤＣコンバータであって、
前記第１のＤ／Ａコンバータは、前記電圧設定値の上位から少なくとも１ビットに対応する電圧レベルのスロープ補償量基準電圧を生成する
ＤＣ−ＤＣコンバータ。
【請求項４】
駆動信号に応じて切り替えられて入力に入力される入力電圧値を出力へ出力するステップと、
前記出力から出力されるべき目標出力電圧値と前記出力における出力電圧値との誤差に基づいて誤差信号を生成するステップと、
前記誤差信号と、前記入出力間の電流値に応じた電流帰還信号と、前記入出力間の電流値のスロープ補償を行うべきスロープ補償信号とに基づいてＰＷＭ信号を生成するステップと、
前記ＰＷＭ信号と所定の周期信号とに基づいて前記駆動信号を生成するステップと、
前記目標出力電圧値に対応する電圧設定値を記録するステップと、
前記電圧設定値に応じた振幅の前記スロープ補償信号を生成するステップと、
前記電圧設定値に応じた電圧レベルのスロープ補償量基準電圧をＤ／Ａ変換により生成するステップと、
前記電圧設定値に応じた電圧レベルの前記スロープ補償量基準電圧をＤ／Ａ変換により生成するステップと
を備え、
前記スロープ補償信号を生成するステップは、
前記スロープ補償量基準電圧に応じて前記スロープ補償信号の前記振幅を変更するステップを含み、
前記誤差信号を生成するステップは、
前記基準電圧を前記目標出力電圧値として用いて前記誤差信号を生成するステップを含む
直流電圧変換方法。
【請求項５】
請求項４に記載の直流電圧変換方法であって、前記スロープ補償信号を生成するステップは、
前記電圧設定値の上位から少なくとも１ビットに対応した前記スロープ補償量を有する前記スロープ補償信号を生成するステップ
を含む
直流電圧変換方法。
【請求項６】
請求項４に記載の直流電圧変換方法であって、前記スロープ補償信号を生成するステップは、
前記電圧設定値の上位から少なくとも１ビットに対応する電圧レベルのスロープ補償量基準電圧を生成するステップを含む
直流電圧変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧を動的に変化させるＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、ある値の直流電圧を別の値の直流電圧へ変換する。近年、プロセッサの処理状態に応じて動作周波数や電源電圧を変化させるＤＶＦＳ（Ｄｙｎａｍｉｃ  Ｖｏｌｔａｇｅ  Ｆｒｅｑｕｅｎｃｙ  Ｓｃａｌｉｎｇ）の適用されたロジックＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）が増加している。そのため、このようなロジックＬＳＩに電力を供給するＤＣ−ＤＣコンバータは、動的な出力電圧の切り替え制御を求められている。電流モードのＤＣ−ＤＣコンバータでは、適切なスロープ補償を行わなければサブハーモニック発振が発生するという問題が知られている。特に、動的に出力電圧を変化させるＤＣ−ＤＣコンバータでは、適切なスロープ補償を行う必要がある。ＤＣ−ＤＣコンバータに関連する技術が以下の通り開示されている。
【０００３】
特許文献１は、適切なスロープ補償量を保った電流モードスイッチングレギュレータ（ＤＣ−ＤＣコンバータ）を開示している。図１は、特許文献１におけるスイッチングレギュレータの構成を示す図である。以下、図１を参照して特許文献１のスイッチングレギュレータの説明を行う。特許文献１のスイッチングレギュレータは、従来のスイッチングレギュレータの構成に、スロープ補償値演算回路１３０を追加した構成である。
【０００４】
スイッチ１０７が、オンすることで入力電圧ＶＩＮがコイル１０８に蓄積される。また、スイッチ１０７がオフすることでコイル１０８に蓄積されたエネルギーがダイオード１０９を介して出力コンデンサ１１２へ出力される。
【０００５】
誤差アンプ１０１は、帰還抵抗である抵抗１１０と抵抗１１１により出力電圧ＶＯＵＴを分圧した電圧と、基準電圧源１００から供給される基準電圧ＶＲＥＦとの差を増幅する。
【０００６】
スロープ補償値演算回路１３０は、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴを入力して、適切なスロープ補償値ＶＣをスロープ補償回路１０２へ出力する。スロープ補償回路１０２は、スロープ補償値ＶＣの出力に応じた補償ランプ波の増加率を設定する。スロープ補償回路１０２は、発振回路１０４の出力信号に同期されたノコギリ波状の補償ランプ波を発生する。
【０００７】
加算回路１０３は、一方の入力端子に、スロープ補償回路１０２からの出力された補償ランプ波を入力する。加算回路１０３は、他方の入力端子に、スイッチ１０７に流れる電流の情報、あるいはコイル１０８に流れる電流の情報を電圧値に変換した電圧を入力する。
【０００８】
コンパレータ１０５は、誤差アンプ１０１の出力信号を反転入力端子に入力する。コンパレータ１０５は、加算回路１０３の出力信号を非反転入力端子に入力する。ＲＳラッチ１０６は、コンパレータ１０５の出力をリセット端子Ｒに入力する。ＲＳラッチ１０６は、発振回路１０４の出力信号をセット端子Ｓに入力する。発振回路１０４は、図１に示されるように、一定周期のパルスを出力する。ＲＳラッチ１０６の出力端子Ｑは、スイッチ１０７と接続されている。ＲＳラッチ１０６の出力端子Ｑが、「Ｈ」のときにスイッチ１０７はＯＮとなる。
【０００９】
スロープ補償値演算回路１３０は、抵抗１２０、１２１、１２３、１２４とアンプ１２２による加減算回路で構成される。スロープ補償値演算回路１３０の出力するスロープ補償値ＶＣは、以下の数式（１）で表される。
【００１０】
ＶＣ＝｛（Ｒ１２１）／（２×Ｒ１２０）｝（ＶＯＵＴ）−２（ＶＩＮ）
ここで、Ｒ１２１、Ｒ１２０は、それぞれ、抵抗１２１、抵抗１２０の抵抗値である。スロープ補償値演算回路１３０は、（ＶＯＵＴ−２ＶＩＮ）に比例するスロープ補償値ＶＣを出力する。これによって、いかなる入力電圧ＶＩｎ及びＶＯＵＴに対してもサブハーモニック発振をしない最小のスロープ補償を保った電流モード昇圧型スイッチングレギュレータを構成することができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−０３３９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１のスイッチングレギュレータは、スロープ補償の演算を、出力電圧を帰還させたアナログ回路で実現する必要がある。そのため、アナログ回路を追加することにより、消費電流が増加して効率が低下するという課題がある。また、スロープ補償用に出力電圧を帰還させることで、スロープ補償用の帰還ループによりスイッチングレギュレータ全体の系が不安定になるという課題も存在する。
【課題を解決するための手段】
【００１３】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明のＤＣ−ＤＣコンバータは、駆動信号に応じて切り替えられて入力に入力される入力電圧値を出力へ出力する出力電圧値へ変換するスイッチング回路（２３、２４、２５）と、出力から出力されるべき目標出力電圧値と出力における出力電圧値との誤差に基づいて誤差信号を生成する誤差アンプ（１７）と、誤差信号と、入出力間の電流値に応じた電流帰還信号と、入出力間の電流値のスロープ補償を行うべきスロープ補償信号とに基づいてＰＷＭ信号を生成するＰＷＭコンパレータ（２０、２１）と、ＰＷＭ信号と所定の周期信号とに基づいて駆動信号を生成するラッチ回路（２２）とを具備するＤＣ−ＤＣコンバータであって、目標出力電圧値に対応する電圧設定値を記録する出力電圧設定レジスタ（１０）と、電圧設定値に応じたスロープ補償量を有するスロープ補償信号を生成するスロープ補償回路（１３）とを備える。
【００１５】
本発明の直流電圧変換方法は、駆動信号に応じて切り替えられて入力に入力される入力電圧値を出力へ出力するステップと、出力から出力されるべき目標出力電圧値と出力における出力電圧値との誤差に基づいて誤差信号を生成するステップと、誤差信号と、入出力間の電流値に応じた電流帰還信号と、入出力間の電流値のスロープ補償を行うべきスロープ補償信号とに基づいてＰＷＭ信号を生成するステップと、ＰＷＭ信号と所定の周期信号とに基づいて駆動信号を生成するステップと目標出力電圧値に対応する電圧設定値を記録するステップと、電圧設定値に応じた振幅のスロープ補償信号を生成するステップと、を備える。
【発明の効果】
【００１６】
本発明によれば、アナログのスロープ演算回路が不要となるため、低消費電力で高効率、かつ安定動作が可能であり、出力電圧の動的変更時において適切なスロープ補償を実現可能なＤＣ−ＤＣコンバータを実現できる。
【図面の簡単な説明】
【００１７】
【図１】特許文献１におけるスイッチングレギュレータの構成を示す図である。
【図２】本実施形態におけるＤＣ−ＤＣコンバータの構成を示す図である。
【図３】本実施形態におけるＶＲＥＦ［６：０］の上位２ビットに対応するスロープ補償量を示す図である。
【図４】本実施形態におけるＤＣ−ＤＣコンバータにおいて、動的に出力電圧ＶＯＵＴを切り替える場合のＶＯＵＴ、ＶＲＥＦ［６：０］、及びＶＳＬＯＰＥの関係を示す図である。
【発明を実施するための形態】
【００１８】
添付図面を参照して、本発明の実施形態によるＤＣ−ＤＣコンバータを以下に説明する。
【００１９】
［構成の説明］
はじめに、図２を参照して、本実施形態におけるＤＣ−ＤＣコンバータの構成の説明を行う。図２は、本実施形態におけるＤＣ−ＤＣコンバータの構成を示す図である。本実施形態のＤＣ−ＤＣコンバータは、出力電圧設定レジスタ１０と、スロープ補償用Ｄ／Ａコンバータ（以下、ＤＡＣ）１１と、出力電圧用ＤＡＣ１２と、スロープ補償回路１３と、発振回路１４と、出力電圧帰還抵抗１５及び１６と、誤差アンプ１７と、位相補償抵抗１８と、位相補償コンデンサ１９と、減算回路２０と、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）コンパレータ２１と、ＲＳラッチ２２と、出力パワーＭＯＳ駆動ドライバ２３と、出力パワーＰＭＯＳ２４、出力パワーＮＭＯＳ２５と、出力コイル２６と、出力コンデンサ２７と、を備える。なお、以下の説明において、出力パワーＭＯＳ駆動ドライバ２３と、出力パワーＰＭＯＳ２４と、出力パワーＮＭＯＳ２５とをまとめて、スイッチング回路と呼ぶ場合がある。
【００２０】
出力電圧設定レジスタ１０の出力は、出力電圧用ＤＡＣ１２の入力と、スロープ補償用ＤＡＣ１１の入力と接続される。出力電圧用ＤＡＣ１２の出力は、誤差アンプ１７の非反転入力と接続される。出力電圧帰還抵抗１５は、一端に出力コイル２６と出力コンデンサ２７とに接続される。出力電圧帰還抵抗１５の他端は、出力電圧帰還抵抗１６の一端と、誤差アンプ１７の反転入力端子と接続される。出力電圧帰還抵抗１６の他端は、グランドに接続される。誤差アンプ１７の出力は、位相補償抵抗１８の一端と、減算回路２０の一方の入力と接続される。位相補償抵抗１８の他端は、位相補償コンデンサ１９の一端と接続される。位相補償コンデンサ１９の他端は、グランドに接続される。
【００２１】
スロープ補償用ＤＡＣ１１の出力は、スロープ補償回路１３の一方の入力に接続される。スロープ補償回路１３の他方の入力は、発振回路１４の出力と接続される。スロープ補償回路１３の出力は、減算回路２０の他方の入力と接続される。
【００２２】
減算回路２０の出力は、ＰＷＭコンパレータ２１の反転入力端子と接続される。ＰＷＭコンパレータ２１の非反転入力端子は、入出力間に流れる電流値、具体的には、出力コイル２６に流れる電流値、あるいはスイッチング回路に流れる電流値を電圧レベルに変換された信号を生成する図示されない検出回路と接続される。ＰＷＭコンパレータ２１の出力は、ＲＳラッチ２２のリセット端子Ｒと接続される。ＲＳラッチ２２のセット端子Ｓは、発振回路１４の出力と接続される。ＲＳラッチ２２の非反転出力端子Ｑは、出力パワーＭＯＳ駆動ドライバ２３の入力と接続される。出力パワーＭＯＳ駆動ドライバ２３の出力は、出力パワーＰＭＯＳ２４のゲート端子と、出力パワーＮＭＯＳ２５のゲート端子とにそれぞれ接続される。
【００２３】
出力パワーＰＭＯＳ２４のソース端子は、入力電圧ＶＩＮと接続される。出力パワーＰＭＯＳ２４のドレイン端子と、出力パワーＮＭＯＳ２５のドレイン端子とは、出力コイル２６の一端と接続される。出力パワーＮＭＯＳ２５のソース端子は、グランドと接続される。出力コイル２６の他端は、出力コンデンサ２７と、図示されない後段の回路と接続される。
【００２４】
［動作の説明］
次に、以上のような構成による本実施形態におけるＤＣ−ＤＣコンバータの動作の説明を行う。本実施形態のＤＣ−ＤＣコンバータは、出力電圧ＶＯＵＴを変更が可能である。本実施形態のＤＣ−ＤＣコンバータは、出力を変更する際に出力電圧設定レジスタの基準電圧値ＶＲＥＦ［６：０］の値を変更される。出力電圧用ＤＡＣ１２は、ＶＲＥＦ［６：０］に基づいて、Ｄ／Ａ変換を行って、基準電圧値ＶＤＡＣを出力する。誤差アンプ１７は、反転入力端子に入力する出力電圧帰還抵抗１５及び１６で分圧されたＶＯＵＴと、非反転入力端子に入力する基準電圧ＶＤＡＣとの差分を増幅して、誤差信号として出力する。
【００２５】
一方、スロープ補償用ＤＡＣ１１は、ＶＲＥＦ［６：０］の上位２ビットであるＶＲＥＦ［６：５］に基づいて、Ｄ／Ａ変換を行って、スロープ補償量基準電圧ＶＲＥＦＳＬＯＰＥを出力する。スロープ補償回路１３は、一方の入力にＶＲＥＦＳＬＯＰＥを入力する。スロープ補償回路１３は、他方の入力に発振回路１４から所定の周波数の周期信号を入力する。スロープ補償回路１３は、のこぎり波であるスロープ補償信号ＶＳＬＯＰＥを発振回路１４からの周期信号に同期させて生成する。このとき、スロープ補償回路１３は、ＶＲＥＦＳＬＯＰＥの値に応じてＶＳＬＯＰＥの振幅であるスロープ補償量を切り替える。
【００２６】
減算回路２０は、誤差アンプ１７から出力され、位相補償抵抗１８と位相補償抵抗１９とにより位相補償の行われた誤差信号と、スロープ補償回路１３から出力されたＶＳＬＯＰＥとを入力する。減算回路２０は、誤差信号からＶＳＬＯＰＥを減算した信号を出力する。ＰＷＭコンパレータ２１は、減算回路２０の出力を反転入力端子へ入力する。また、ＰＷＭコンパレータ２１は、入出力間に流れる電流値、具体的には、出力コイル２６に流れる電流値、あるいはスイッチング回路に流れる電流値を電圧レベルに変換された信号を非反転入力端子へ入力する。ＰＷＭコンパレータ２１は、反転入力端子への入力と非反転入力端子への入力との差分に基づいてＰＷＭＤＵＴＹ信号を生成する。このＰＷＭＤＵＴＹ信号のデューティサイクルが変化することにより、ＲＳラッチ２２からスイッチング回路（出力パワーＭＯＳ駆動ドライバ２３、出力パワーＰＭＯＳ２４、出力パワーＮＭＯＳ２５）への駆動信号を制御する。
【００２７】
ＲＳラッチ２２は、ＰＷＭコンパレータからのＰＷＭＤＵＴＹ信号をリセット端子Ｒへ入力し、発振回路１４からの周期信号をセット端子Ｓに入力する。ＲＳラッチの非反転出力端子Ｑは、出力パワーＭＯＳ駆動ドライバ２３の入力と接続されている。ＲＳラッチ２２は、リセット端子Ｒへの入力とセット端子Ｓへの入力とに基づいて、非反転端子Ｑから出力パワーＭＯＳ駆動ドライバ２３の駆動信号を出力する。出力パワーＭＯＳ駆動ドライバ２３は、ＲＳラッチの非反転出力端子Ｑ出力される駆動信号がハイレベルのとき、出力パワーＰＭＯＳ２４のゲート端子と、出力パワーＮＭＯＳ２５のゲート端子をオン状態にする。このとき、出力コイル２６にＶＩＮが蓄積される。また、出力パワーＭＯＳ駆動ドライバ２３は、ＲＳラッチの非反転出力端子Ｑから出力される駆動信号がロウレベルのとき、出力パワーＰＭＯＳ２４のゲート端子と、出力パワーＮＭＯＳのゲート端子をオフ状態にする。このとき、出力コイル２６に蓄積されたエネルギーが出力コンデンサ２７へ出力されて、出力コンデンサ２７を介してＶＯＵＴとして後段へ出力される。
【００２８】
ここで、降圧型ＤＣ−ＤＣコンバータの場合、出力コイル２６におけるリップル電流の傾きは、次の数式（１）であらわされる。なお、次の数式（１）においてｄｌｒｉｐｐｌｅ／ｄｔはリップル電流の傾きを、ＶＯＵＴは出力電圧値を、Ｌはコイルのインダクタ値をそれぞれ示す。
【００２９】
ｄｌｒｉｐｐｌｅ／ｄｔ＝ＶＯＵＴ／Ｌ  ・・・（１）
【００３０】
スロープ補償量は、適切なスロープ補償を行うためにリップル電流の傾きに応じて調整される必要がある。数式（１）に示されるように、降圧型ＤＣ−ＤＣコンバータの場合、リップル電流の傾きは、ＶＯＵＴに比例した値をとればよい。しかし、スロープ補償量を決定するために、実際のＶＯＵＴを帰還させる必要は無い。ＶＯＵＴは出力電圧設定レジスタ１０に電圧値を設定後において常に一定であると考えられるため、ＶＯＵＴに対応した値であるＶＲＥＦ［６：０］の値に応じてスロープ補償量を固定値に設定すれば、十分なスロープ補償効果を得られる。
【００３１】
また、本実施形態においてスロープ補償用ＤＡＣ１１は、ＶＲＥＦ［６：０］の７ビットのうち上位２ビットに応じてＶＲＥＦＳＬＯＰＥを出力する。スロープ補償回路１３は、ＶＲＥＦＳＬＯＰＥに応じてＶＳＬＯＰＥのスロープ補償量を変化させるため、ＶＲＥＦ［６：０］の７ビットのうち上位２ビットに応じてＶＳＬＯＰＥのスロープ補償量を変化させることになる。このような構成には、スロープ補償用ＤＡＣ１１の回路規模が膨大になることを抑える効果がある。出力電圧設定レジスタ１０が多ビット（例えば、７ビット）である場合に、スロープ補償用ＤＡＣ１１を全てのビットに対応させようとすると、スロープ補償用ＤＡＣ１１の回路規模が膨大になってしまうためである。そこで本実施形態のＤＣ−ＤＣコンバータは、スロープ補償用ＤＡＣ１１とスロープ補償回路１３とを、出力電圧を大きく変動させるＶＲＥＦ［６：０］の上位ビットの変化のみ対応させることで、十分なスロープ補償の安定性を得ると共に、回路規模の増大を抑えることが可能となる。
【００３２】
なお、本実施形態のスロープ補償用ＤＡＣ１１とスロープ補償回路１３とは、ＶＲＥＦ［６：０］の上位２ビットに対応する構成には限定しない。これは一例であり、ＶＲＥＦ［６：０］の上位から数ビット、少なくとも１ビットに対応させることで同様の効果をえることが可能である。また、これはＶＲＥＦ［６：０］の７ビットの全てに対応する構成であることを妨げない。さらに、ＶＲＥＦ［６：０］は、７ビットの信号に限定するものではない。
【００３３】
図３は、本実施形態におけるＶＲＥＦ［６：０］の上位２ビットに対応するスロープ補償量を示す図である。図３において、スロープ補償量は、ＶＯＵＴが「１．３Ｖ」のときを基準値「１」として規格化されている。図３を参照すると、ＶＲＥＦ［６：０］の上位２ビットであるＶＲＥＦ［６：５］が「００」の場合には、下位のビットによらずスロープ補償量は「１」である。ＶＲＥＦ［６：５］が「０１」であれば、下位ビットによらずスロープ補償量は「９／１３」であり、同様に、ＶＲＥＦ［６：５］が「１０」であれば、下位ビットによらずスロープ補償量は「５／１３」となる。なお、図３における各レジスタの値と、ＶＯＵＴ、及びスロープ補償量の値は、一例であり、この例には限定しない。
【００３４】
図４は、本実施形態におけるＤＣ−ＤＣコンバータにおいて、動的に出力電圧ＶＯＵＴを切り替える場合のＶＯＵＴ、ＶＲＥＦ［６：０］、及びＶＳＬＯＰＥの関係を示す図である。図４を参照すると、ＶＯＵＴを変更するため、時刻ｔにおいて、出力電圧設定レジスタ１０の値を変更すると、ＶＳＬＯＰＥのスロープ補償量が変更され、これに伴ってＶＯＵＴが次第に目的の電圧値へ変化していくことが確認できる。ＶＯＵＴが高い値に設定された場合には、図３で示したとおり、スロープ補償量を上げることで、サブハーモニック発振を防止した安定動作を実現できる。以上が、本実施形態におけるＤＣ−ＤＣコンバータの動作の説明である。
【００３５】
ここまで説明してきたように、本発明のＤＣ−ＤＣコンバータは、従来技術においてアナログ回路で実現されるスロープ補償値演算回路に換えて、出力電圧設定レジスタ１０を備えている。スロープ補償回路１３は、出力電圧設定レジスタ１０に設定された値に応じて、スロープ補償量を切り替えることで、主力電圧ＶＯＵＴが動的に切り替えられたときにも適切なスロープ補償を実現することができる。このように、本発明のＤＣ−ＤＣコンバータは、アナログ回路によるスロープ補償値演算回路を用いないことで、低消費電力で、高効率、かつ安定動作が可能であり、出力電圧の動的変更時においても適切なスロープ補償を実現可能なＤＣ−ＤＣコンバータを実現できる。
【００３６】
なお、上述では、降圧型ＤＣ−ＤＣコンバータを例として説明を行っているが、降圧型に限らず、昇圧型、あるいは昇降圧型ＤＣ−ＤＣコンバータにも適用が可能である。
【００３７】
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明の範囲内で当業者が理解し得る様々な変更を行うことが可能である。
【符号の説明】
【００３８】
１０  出力電圧設定レジスタ
１１  スロープ補償用ＤＡＣ
１２  出力電圧用ＤＡＣ
１３  スロープ補償回路
１４  発振回路
１５、１６  出力電圧帰還抵抗
１７  誤差アンプ
１８  位相補償抵抗
１９  位相補償コンデンサ
２０  減算回路
２１  ＰＷＭコンパレータ
２２  ＲＳラッチ
２３  出力パワーＭＯＳ駆動ドライバ
２４  出力パワーＰＭＯＳ
２５  出力パワーＮＭＯＳ
２６  出力コイル
２７  出力コンデンサ
１００  基準電圧源
１０１  誤差アンプ
１０２  スロープ補償回路
１０３  加算回路
１０４  発振回路
１０５  コンパレータ
１０６  ＲＳラッチ
１０７  スイッチ
１０８  コイル
１０９  ダイオード
１１０、１１１  抵抗
１１２  出力コンデンサ
１２０、１２１、１２３、１２４  抵抗
１３０  スロープ補償値演算回路
【図１】
0005464695.tif 000002
【図２】
0005464695.tif 000003
【図３】
0005464695.tif 000004
【図４】
0005464695.tif 000005