(57)【特許請求の範囲】
【請求項１】
第１の正弦波信号と前記第１の正弦波信号よりも９０°（λ／４）位相が遅れた第２の正弦波信号を生成する電圧制御発振器と、
前記第１の正弦波信号及び前記第２の正弦波信号が入力される周波数ミキサと、
前記第１の正弦波信号が入力され、前記第１の正弦波信号を第１の矩形波信号に変換する第１のバッファと、
前記第２の正弦波信号が入力され、前記第２の正弦波信号を第２の矩形波信号に変換する第２のバッファと、
前記第１及び第２の矩形波信号が入力され、前記第１及び第２の矩形波信号を論理演算して、ハイレベル期間が２５％でローレベル期間が７５％であるデューティ２５％を有するロジック信号を生成する論理回路と、
前記ロジック信号が入力され、前記ロジック信号に基づいて増幅動作するＥ級電力増幅器と、
を具備することを特徴とする送受信器。
【請求項２】
前記論理回路は、２入力ＮＡＮＤ回路から構成されることを特徴とする請求項１に記載の送受信器。
【請求項３】
前記第１及び第２のバッファは、同一回路構成を有し、第１のコンデンサ、第１の抵抗、第１のＰチャンネルトランジスタ、第２のＰチャンネルトランジスタ、第１のＮチャンネルトランジスタ、及び第２のＮチャンネルトランジスタが設けられ、
前記第１のコンデンサは、一端が前記第１及び第２のバッファの入力側に接続され、
前記第１の抵抗は、一端が前記前記第１のコンデンサの他端に接続され、
前記第１のＰチャンネルトランジスタは、ソースが高電位側電源に接続され、ゲートが前記前記第１のコンデンサの他端に接続され、
前記第１のＮチャンネルトランジスタは、ドレインが前記第１のＰチャンネルトランジスタのドレイン及び前記第１の抵抗の他端に接続され、ゲートが前記前記第１のコンデンサの他端に接続され、ソースが低電位側電源に接続され、
前記第２のＰチャンネルトランジスタは、ソースが前記高電位側電源に接続され、ゲートが前記第１の抵抗の他端に接続され、ドレインが前記第１及び第２のバッファの出力側に接続され、
前記第２のＮチャンネルトランジスタは、ドレインが前記第２のＰチャンネルトランジスタのドレインに接続され、ゲートが前記第１の抵抗の他端に接続され、ソースが前記低電位側電源に接続される
ことを特徴とする請求項１又は２に記載の送受信器。
【請求項４】
前記Ｅ級電力増幅器は、電圧バイアス回路、フィルタ回路、第１のトランジスタ、第２のトランジスタ、及び出力整合回路が設けられ、
前記第１及び第２のトランジスタはカスコード接続され、
前記第１のトランジスタは前記電圧バイアス回路から出力される電圧がゲートに入力され、
前記第２のトランジスタは前記第１のトランジスタと低電位側電源の間に設けられ、ゲートに前記ロジック信号が入力されて増幅された信号を出力する
前記出力整合回路は、第１のインダクタを有し、前記第１のインダクタは高電位側電源と前記第１のトランジスタの間に設けられる
ことを特徴とする請求項１乃至３のいずれか1項に記載の送受信器。
【請求項５】
前記第２のトランジスタは、前記第１のトランジスタよりもゲート長が短いことを特徴とする請求項４に記載の送受信器。
【請求項６】
前記Ｅ電力増幅器は、フィルタ回路、第１のトランジスタ、及び出力整合回路が設けられ、
前記出力整合回路は、第１のインダクタと第１のコンデンサを有し、前記第１のインダクタは一端が高電位側電源に接続され、他端が第１のコンデンサの一端に接続され、前記第１のコンデンサは他端が前記フィルタ回路の一端に接続され、
前記第１のトランジスタは、前記第１のインダクタの他端と低電位側電源の間に設けられ、ゲートに前記ロジック信号が入力されて増幅した信号を出力する
ことを特徴とする請求項１乃至３のいずれか1項に記載の送受信器。
【請求項７】
前記送受信器は、ＲＦトランシーバであることを特徴とする請求項１乃至６のいずれか1項に記載の送受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、送信器及び送受信器に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタの微細化、高周波化、高集積化の進展に伴い、ＭＯＳトランジスタで構成される電力増幅器が急増している。消費電力の削減が求められる無線システム等では、電力効率の優れるＣ級増幅器を用いた送信器が多用されている。
【０００３】
Ｃ級電力増幅器では、ＭＯＳトランジスタの閾値変動により電力効率や出力レベルが影響を受けるという問題点がある。また、ＭＯＳトランジスタの特性が変動すると出力段のトランジスタの動作状態が変動し送信器の信頼性が劣化するという問題点がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２４５９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、高効率で、高信頼性の送信器及び送受信器を提供することにある。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、送受信器は、電圧制御発振器、周波数ミキサ、第１のバッファ、第２のバッファ、論理回路、及びＥ級電力増幅器が設けられる。電圧制御発振器は、第１の正弦波信号と第１の正弦波信号よりも９０°（λ／４）位相が遅れた第２の正弦波信号を生成する。周波数ミキサは、第１の正弦波信号及び第２の正弦波信号が入力される。第１のバッファは、第１の正弦波信号が入力され、第１の正弦波信号を第１の矩形波信号に変換する。第２のバッファは、第２の正弦波信号が入力され、第２の正弦波信号を第２の矩形波信号に変換する。論理回路は、第１及び第２の矩形波信号が入力され、第１及び第２の矩形波信号を論理演算して、ハイレベル期間が２５％でローレベル期間が７５％であるデューティ２５％を有するロジック信号を生成する。Ｅ級電力増幅器は、ロジック信号が入力され、ロジック信号に基づいて増幅動作する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る送受信器を示すブロック図である。
【図２】第１の実施形態に係るバッファを示す回路図である。
【図３】第１の実施形態に係る電力増幅器を示す回路図である。
【図４】第１の実施形態に係る電力増幅器の動作を説明する図である。
【図５】第１の実施形態に係る電力増幅器に使用されるＭＯＳトランジスタの特性を説明する図である。
【図６】第１の実施形態に係る電力増幅器に使用されるＭＯＳトランジスタの寿命を説明する図である。
【図７】第１の実施形態に係る電力増幅器のデューティーに対する効率の関係を示す図である。
【図８】第１の実施形態に係る電力増幅器のデューティーに対する出力の関係を示す図である。
【図９】第２の実施形態に係る送信器を示すブロック図である。
【図１０】第２の実施形態に係る電力増幅器のデューティーに対する効率の関係を示す図である。
【図１１】第３の実施形態に係る送信器を示すブロック図である。
【図１２】第３の実施形態に係る遅延回路を示すブロック図である。
【図１３】第４の実施形態に係る電力増幅器を示す回路図である。
【発明を実施するための形態】
【０００８】
以下本発明の実施形態について図面を参照しながら説明する。
【０００９】
（第１の実施形態）
まず、本発明の第１の実施形態に係る送信器について、図面を参照して説明する。図１は送受信器を示すブロック図である。図２はバッファを示す回路図である。図３は電力増幅器を示す回路図である。本実施形態では、デューティー２５％のロジック信号をＥ級増幅器に入力している。
【００１０】
図１に示すように、送受信器１には、電力増幅器１１、２入力ＡＮＤ回路１２、バッファ１３、バッファ１４、ローノイズアンプ２１、周波数ミキサ２２、フィルタ２３、復調器２４、電圧制御発信器３１、ＰＬＬ回路３２、及びフィルタ３３が設けられる。
【００１１】
送受信器１は、ＲＦトランシーバである。送受信器１は、受信系ではアンテナ２で受信した信号を切り換えスイッチ３を介して入力信号Ｓｉｎとしてローノイズアンプ２１に入力する。送受信器１は、復調器２４で復調されたベースバンド信号である信号Ｓ１４をベースバンド部４に出力する。送受信器１は、ベースバンド部４から出力されるベースバンド信号である信号Ｓ２２をフィルタ３３に入力する。送受信器１は、送信系では電力増幅器１１から出力される出力信号Ｓｏｕｔを切り換えスイッチ３を介して、アンテナ２に出力する。
【００１２】
フィルタ３３は、信号Ｓ２２が入力され、信号Ｓ２２を帯域制限した変調信号としての信号Ｓ２３を電圧制御発振器３１に出力する。ＰＬＬ回路３２は電圧制御発振器３１に一定な周波数を保つための制御信号である信号Ｓ２１を出力する。電圧制御発振器３１は、信号Ｓ２１及び信号Ｓ２３が入力され、信号Ｓ２１及び信号Ｓ２３に基づいて、局部発振信号Ｓｌｏ１と局部発振信号Ｓｌｏ１に対して９０°（λ／４）位相の遅れた局部発振信号Ｓｌｏ２を生成する。電圧制御発振器３１から出力される信号Ｓ２４は、ＰＬＬ回路３２に帰還入力される。局部発振信号Ｓｌｏ１及び局部発振信号Ｓｌｏ２は、周波数ミキサ２２に入力される。局部発振信号Ｓｌｏ１は、バッファ１３に入力される。局部発振信号Ｓｌｏ２は、バッファ１４に入力される。
【００１３】
ローノイズアンプ２１は、入力信号Ｓｉｎが入力され、入力信号Ｓｉｎを増幅した信号Ｓ１１を生成する。周波数ミキサ２２は、信号Ｓ１１、局部発振信号Ｓｌｏ１、及び局部発振信号Ｓｌｏ２が入力され、イメージ抑制された信号Ｓ１２をフィルタ２３に出力する。フィルタ２３は、信号Ｓ１２が入力され、信号Ｓ１２の所定帯域領域のみ通過させた信号Ｓ１３を復調器２４に出力する。
【００１４】
バッファ１３は、電圧制御発振器３１と２入力ＡＮＤ回路１２の間に設けられる。バッファ１３は、正弦波信号である局部発振信号Ｓｌｏ１が入力され、局部発振信号Ｓｌｏ１を矩形波信号である信号Ｓ１に変換して２入力ＡＮＤ回路１２に出力する。バッファ１４は、電圧制御発振器３１と２入力ＡＮＤ回路１２の間に設けられる。バッファ１４は、正弦波信号である局部発振信号Ｓｌｏ２が入力され、局部発振信号Ｓｌｏ２を矩形波信号である信号Ｓ２に変換して２入力ＡＮＤ回路１２に出力する。
【００１５】
図２に示すように、バッファ１３には、コンデンサＣ１ａ、抵抗Ｒ１ａ、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１ａ、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２ａ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１ａ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴ２ａが設けられる。バッファ１４には、コンデンサＣ１ｂ、抵抗Ｒ１ｂ、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１ｂ、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２ｂ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１ｂ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴ２ｂが設けられる。
【００１６】
バッファ１３及びバッファ１４は、同一回路構成を有するので、構成素子についてはバッファ１３を代表して説明し、バッファ１４の構成素子の説明は省略する。
【００１７】
コンデンサＣ１ａは、一端に局部発振信号Ｓｌｏ１が入力される。Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１ａは、ソースが高電位側電源Ｖｄｄに接続され、ゲートがコンデンサＣ１ａの他端に接続される。抵抗Ｒ１ａは、一端がコンデンサＣ１ａの他端に接続され、他端がＰｃｈ  ＭＯＳトランジスタＰＭＴ１ａのドレインに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１ａは、ドレインがＰｃｈ  ＭＯＳトランジスタＰＭＴ１ａのドレインに接続され、ゲートがコンデンサＣ１ａの他端に接続され、ソースが低電位側電源（接地電位）Ｖｓｓに接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２ａは、ソースが高電位側電源Ｖｄｄに接続され、ゲートがＰｃｈ  ＭＯＳトランジスタＰＭＴ１ａのドレインに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２ａは、ドレインがＰｃｈ  ＭＯＳトランジスタＰＭＴ２ａのドレインに接続され、ゲートがＰｃｈ  ＭＯＳトランジスタＰＭＴ１ａのドレインに接続され、ソースが低電位側電源（接地電位）Ｖｓｓに接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２ａのドレイン側から信号Ｓ１が出力される。
【００１８】
２入力ＡＮＤ回路１２は、バッファ１３及びバッファ１４と電力増幅器１１の間に設けられる。２入力ＡＮＤ回路１２は、信号Ｓ１及び信号Ｓ２が入力され、信号Ｓ１及び信号Ｓ２を論理演算してデューティー２５％のロジック信号である信号Ｓ３を生成し、電力増幅器１１に出力する。
【００１９】
電力増幅器１１は、トランジスタをスイッチ動作で使用するＥ級電力増幅器である。電力増幅器１１は、２入力ＡＮＤ回路１２と切り替えスイッチ３の間に設けられる。電力増幅器１１は、デューティーが２５％の信号Ｓ３が入力され、信号Ｓ３に基づいて増幅動作して出力信号Ｓｏｕｔを生成し、切り替えスイッチ３に出力する。
【００２０】
図３に示すように、電力増幅器１１には、電圧バイアス回路４１、フィルタ回路４２、出力整合回路４３、Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ１、及びＮｃｈ  ＭＯＳトランジスタＮＭＰＴ２が設けられる。
【００２１】
電力増幅器１１は、カスコード接続型電力増幅器である。Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ１とＮｃｈ  ＭＯＳトランジスタＮＭＰＴ２はカスコード接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ１及びＮｃｈ  ＭＯＳトランジスタＮＭＰＴ２はエンハンスメント型トランジスタである。
【００２２】
出力整合回路４３は、インダクタＬ１、インダクタＬ２、コンデンサＣ１１、及びコンデンサＣ１２が設けられる。
【００２３】
インダクタＬ１は、一端が高電位側電源Ｖｄｄに接続され、他端がノードＮ１に接続される。電圧バイアス回路４１は、Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ１のゲートに所定の電圧を供給する。コンデンサＣ１１は、一端がノードＮ１に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。インダクタＬ２は一端がノードＮ１に接続される。コンデンサＣ１２は、一端がインダクタＬ２の他端に接続され、他端がノードＮ２に接続される。
【００２４】
Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ１は、ドレインがノードＮ１に接続され、ゲートに電圧バイアス回路４１から出力される電圧が印加される。Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ１は、電圧バイアス回路４１から出力される電圧が印加されるとオンし、負荷として機能する。Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ２は、ドレインがＮｃｈ  ＭＯＳトランジスタＮＭＰＴ１のソースに接続され、ゲートに信号Ｓ３が入力され、ソースが低電位側電源（接地電位）Ｖｓｓに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ２は、信号Ｓ３に基づいてオン・オフ動作する出力段のトランジスタである。
【００２５】
Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ２は、高周波で増幅動作するのでゲート長（Ｌｇ）寸法がＮｃｈ  ＭＯＳトランジスタＮＭＰＴ１よりも狭く設定される。例えば、Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ２のＬｇが０．１μｍで、Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ１のＬｇが０．６μｍに設定される。
【００２６】
フィルタ回路４２には、インダクタＬ３、コンデンサＣ１３、及びコンデンサＣ１４が設けられる。フィルタ回路４２は、高調波成分を減衰させる。
【００２７】
コンデンサＣ１３は、一端がノードＮ２に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。インダクタＬ３は、一端がノードＮ２に接続され、他端がノードＮ３に接続される。コンデンサＣ１４は、一端がノードＮ３に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。ノードＮ３側から出力信号Ｓｏｕｔが出力される。
【００２８】
次に、Ｅ級電力増幅器の特性及び動作について図４乃至８を参照して説明する。図４は電力増幅器の動作を説明する図である。
【００２９】
図４に示すように、局部発振信号Ｓｌｏ１は電圧制御発振器３１から出力され、バッファ１３に入力される。バッファ１３で局部発振信号Ｓｌｏ１が矩形波信号である信号Ｓ１（ハイレベル期間が５０％、ローレベル期間が５０％の信号）に変換される。局部発振信号Ｓｌｏ２は局部発振信号Ｓｌｏ１から（λ／４）位相が遅れ、電圧制御発振器３１から出力され、バッファ１４に入力される。バッファ１４で局部発振信号Ｓｌｏ２が矩形波信号である信号Ｓ２（ハイレベル期間が５０％、ローレベル期間が５０％の信号）に変換される。
【００３０】
信号Ｓ１及び信号Ｓ２は２入力ＡＮＤ回路１２に入力され、２入力ＡＮＤ回路１２で信号Ｓ１及び信号Ｓ２が論理演算され、ハイレベル期間が２５％、ローレベル期間が７５％のデューティー２５％を有するロジック信号である信号Ｓ３が生成される。
【００３１】
信号Ｓ３はＥ級電力増幅器１１に入力される。Ｅ級電力増幅器１１は信号Ｓ３に基づいて電流をオン・オフし、増幅された出力信号Ｓｏｕｔを出力する。Ｅ級電力増幅器１１は、信号Ｓ３のハイレベル期間でオンして出力電流Ｉｏｕｔを発生し、出力振幅が一定な出力電圧Ｖｏｕｔを発生する。
【００３２】
図５は電力増幅器に使用されるＭＯＳトランジスタの特性を説明する図である。
【００３３】
図５に示すように、電力増幅器の出力段トランジスタに使用されるＭＯＳトランジスタでは、ゲート長（Ｌｇ）寸法が狭くなるほどｆｔ（遮断周波数）が直線的に増加し、ゲート長（Ｌｇ）寸法が５０ｎｍ以下になるとソース抵抗の影響により増加率が減少する。一方、Ｖｂｋｄｓ（ドレインーソース間耐圧）と高電位側電源電圧Ｖｄｄはゲート長（Ｌｇ）寸法が狭くなるほど直線的に減少する。なお、Ｖｂｋｄｓ＞Ｖｄｄである。
【００３４】
図６は電力増幅器に使用されるＭＯＳトランジスタの寿命を説明する図である。Ｅ級電力増幅器１１を構成するＮｃｈ  ＭＯＳトランジスタＮＭＰＴ１及びＮｃｈ  ＭＯＳトランジスタＮＭＰＴ２の寿命は主にドレイン-ソース間電圧の平均値及び振幅とドレイン電流のデューティーにより決定され、出力電力が大きいほど、また電流のデューティーが大きいほど寿命が短くなる。Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ２はＮｃｈ  ＭＯＳトランジスタＮＭＰＴ１よりもゲート長寸法（Ｌｇ）が短く設定されている。ところが、Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ２は、ドレイン-ソース間電圧を比較的小さな値にしているので、Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ１よりも寿命が長くなる。通常使用されるデューティーが５０％以下の領域では、Ｅ級電力増幅器１１に入力されるロジック信号である信号Ｓ３のデューティーを小さくするほどＥ級電力増幅器１１を構成するトランジスタ特性の劣化を抑制でき、高信頼性化できることがわかる。
【００３５】
図７は電力増幅器のデューティーに対する９００ＭＨｚでの電力効率の関係を示す図である。図７に示すように、Ｅ級電力増幅器１１ではロジック信号である信号Ｓ３のデューティーに対して電力効率が変化する。具体的には、デューティーが０〜約２０％の領域では電力効率が増加し、約２０％以上の領域では電力効率が徐々に減少する。本実施形態では、ロジック信号である信号Ｓ３のデューティーが２５％に設定され、９００ＭＨｚにおいてＥ級電力増幅器１１は電力効率７８％で動作する。
【００３６】
図８は電力増幅器のデューティーに対する９００ＭＨｚでの出力の関係を示す図である。図８に示すように、Ｅ級電力増幅器１１ではロジック信号である信号Ｓ３のデューティーに対して出力が変化する。具体的には、出力が０〜約５５％の領域では出力が徐々に増加し、約５５％以上の領域では電力効率が減少する。本実施形態では、ロジック信号である信号Ｓ３のデューティーが２５％に設定され、９００ＭＨｚにおいてＥ級電力増幅器１１は出力１１．８ｄＢｍで動作する。
【００３７】
上述したように、本実施形態の送信器では、受信系の周波数ミキサ２２に供給される局部発振信号Ｓｌｏ１と局部発振信号Ｓｌｏ１よりも９０°（λ／４）位相が遅れた局部発振信号Ｓｌｏ２が送信系にも供給される。バッファ１３は、局部発振信号Ｓｌｏ１を矩形波信号である信号Ｓ１に変換する。バッファ１４は、局部発振信号Ｓｌｏ２を矩形波信号である信号Ｓ２に変換する。２入力ＡＮＤ回路１２は、信号Ｓ１及び信号Ｓ２を論理演算してデューティー２５％のロジック信号である信号Ｓ３を生成する。電力増幅器１１は、信号Ｓ３に基づいてＥ級増幅動作して出力信号Ｓｏｕｔを生成する。
【００３８】
このため、高効率で、高信頼性の電力増幅器１１を有する送信器を提供することができる。
【００３９】
なお、本実施形態では、電力増幅器１１、２入力ＡＮＤ回路１２、バッファ１３、及びバッファ１４から構成される送信器をＲＦトランシーバに適用しているが必ずしもこれに限定されるものではない。例えば、携帯基地局用送信器、衛星通信端末用送信器、オーディオＨｉＦｉシステム用送信器などにも適用することができる。
【００４０】
（第２の実施形態）
次に、本発明の第２の実施形態に係る送信器について、図面を参照して説明する。図９は送信器を示すブロック図である。本実施形態では、電力増幅器に入力されるロジック信号のデューティーを変更できる構造となっている。
【００４１】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４２】
図９に示すように、送信器９０には、電力増幅器１１、２入力ＡＮＤ回路１２、バッファ１３、バッファ１４、及び遅延回路５１が設けられる。送信器９０は、ＲＦトランシーバ、携帯基地局用送信器、衛星通信端末用送信器、或いはオーディオＨｉＦｉシステム用送信器などに適用される。
【００４３】
遅延回路５１は、例えば電圧制御発振器で生成される局部発振信号Ｓｌｏ１が入力され、局部発振信号Ｓｌｏ１よりも（λ／ｎ、ただしｎ＞０）位相が遅れた遅延信号Ｓｌｏ１ａを生成してバッファ１４に出力する。遅延回路５１は、例えばＲＣ遅延回路から構成され、図示しない制御信号の指示に基づいて複数の遅延値から所定の遅延値が選択できる構造となっている。
【００４４】
バッファ１３は、正弦波信号である局部発振信号Ｓｌｏ１が入力され、局部発振信号Ｓｌｏ１を矩形波信号である信号Ｓ１に変換して２入力ＡＮＤ回路１２に出力する。バッファ１４は、正弦波信号である遅延信号Ｓｌｏ１ａが入力され、遅延信号Ｓｌｏ１ａを矩形波信号である信号Ｓ２ａに変換して２入力ＡＮＤ回路１２に出力する。
【００４５】
２入力ＡＮＤ回路１２は、信号Ｓ１及び信号Ｓ２ａが入力され、信号Ｓ１及び信号Ｓ２ａを論理演算して所定のデューティーのロジック信号である信号Ｓ３ａを生成し、電力増幅器１１に出力する。信号Ｓ３ａは、遅延回路５１で選択された遅延値によりデューティーが可変される。
【００４６】
Ｅ級電力増幅器１１は、信号Ｓ３ａが入力され、信号Ｓ３ａに基づいて増幅動作を行い、出力信号Ｓｏｕｔを出力する。Ｅ級電力増幅器１１は、デューティー値により電力効率及び出力が可変できる構造となっている。
【００４７】
次に、Ｅ級増幅器の特性及び動作について図１０を参照して説明する。図１０は電力増幅器のデューティーに対する９００ＭＨｚでの電力効率の関係を示す図である。
【００４８】
Ｅ級電力増幅器１１では、高い電力効率と高信頼性が求められる。例えば電力効率を６０％以上にできるロジック信号である信号Ｓ３ａのデューティーの領域を考える。
【００４９】
図１０に示すように、Ｅ級電力増幅器１１では、信号Ｓ３ａのデューティーが６〜３８％の領域で電力効率が６０％以上であることがわかる。信号Ｓ３ａのデューティーを６％にするには、遅延回路５１で局部発振信号Ｓｌｏ1を（λ／２．２５）位相を遅らせればよい。信号Ｓ３ａのデューティーを３８％にするには、遅延回路５１で局部発振信号Ｓｌｏ1を（λ／１０）位相を遅らせればよい。つまり、（λ／ｎ）でのｎの値を２．２５以上、１０以下の範囲に設定する。
【００５０】
Ｅ級電力増幅器１１の電力効率を６０％以上にし、且つ第１の実施形態よりもＥ級電力増幅器１１を高信頼性にするには、信号Ｓ３ａのデューティーの値を６％以上、２５％未満の範囲に設定するのが好ましい。（λ／ｎ）でのｎの値を２．２５以上、４未満の範囲に設定する。
【００５１】
なお、信号Ｓ３ａのデューティーの値が６％のときの出力は９００ＭＨｚにおいて８．２ｄＢｍで、信号Ｓ３ａのデューティーの値が３８％のときの出力は９００ＭＨｚにおいて１３ｄＢｍである。
【００５２】
上述したように、本実施形態の送信器では、遅延回路５１は局部発振信号Ｓｌｏ１よりも（λ／ｎ、ただしｎ＞０）位相が遅れた遅延信号Ｓｌｏ１ａを生成してバッファ１４に出力する。バッファ１３は、局部発振信号Ｓｌｏ１を矩形波信号である信号Ｓ１に変換する。バッファ１４は、遅延信号Ｓｌｏ１ａを矩形波信号である信号Ｓ２ａに変換する。２入力ＡＮＤ回路１２は、信号Ｓ１及び信号Ｓ２aを論理演算して所定のデューティー値のロジック信号である信号Ｓ３ａを生成する。所定のデューティー値は遅延回路５１により可変できる。電力増幅器１１は、信号Ｓ３ａに基づいてＥ級増幅動作して出力信号Ｓｏｕｔを生成する。
【００５３】
このため、高効率で、高信頼性の電力増幅器１１を有する送信器９０を提供することができる。また、遅延回路５１の遅延値を選択することにより第１の実施形態よりも電力増幅器１１を高信頼性化することができる。
【００５４】
（第３の実施形態）
次に、本発明の第３の実施形態に係る送信器について、図面を参照して説明する。図１１は送信器を示すブロック図である。図１２は遅延回路を示すブロック図である。本実施形態では、電力増幅器に入力されるロジック信号のデューティーを変更できる構造となっている。
【００５５】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００５６】
図１１に示すように、送信器９１には、電力増幅器１１、２入力ＡＮＤ回路１２、及び遅延回路５２が設けられる。送信器９１は、ＲＦトランシーバ、携帯基地局用送信器、衛星通信端末用送信器、或いはオーディオＨｉＦｉシステム用送信器などに適用される。
【００５７】
遅延回路５２は、ハイレベルが５０％、ローレベル５０％の矩形波信号である信号Ｓｃｋが入力され、信号Ｓｃｋよりも（λ／ｎ、ただしｎ＞０）位相が遅れた遅延信号Ｓｃｋａを生成して２入力ＡＮＤ回路１２に出力する。
【００５８】
遅延回路５２は、図１２に示すように、直列接続されるｎ個のフリップフロップ（フリップフロップＦＦ１、フリップフロップＦＦ２、フリップフロップＦＦ３、フリップフロップＦＦ４、・・・、フリップフロップＦＦｎ）とセレクタＳＥＬ１が設けられる。
【００５９】
フリップフロップＦＦ１は、信号ＳｃｋをＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジで信号Ｓｃｋをラッチし、ラッチした信号をＱポートからフリップフロップＦＦ２及びセレクタＳＥＬ１に出力する。フリップフロップＦＦ２は、フリップフロップＦＦ１から出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからフリップフロップＦＦ３及びセレクタＳＥＬ１に出力する。フリップフロップＦＦ３は、フリップフロップＦＦ２から出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからフリップフロップＦＦ４及びセレクタＳＥＬ１に出力する。フリップフロップＦＦ４は、フリップフロップＦＦ３から出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからフリップフロップＦＦ５（図示しない）及びセレクタＳＥＬ１に出力する。フリップフロップＦＦｎは、図示しないフリップフロップＦＦ（ｎ−１）から出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからセレクタＳＥＬ１に出力する。
【００６０】
セレクタＳＥＬ１は、フリップフロップＦＦ１、フリップフロップＦＦ２、フリップフロップＦＦ３、フリップフロップＦＦ４、・・・、フリップフロップＦＦｎのＱポートからそれぞれ出力される信号を入力し、選択信号Ｓｃｍ１に基づいて、信号Ｓｃｋを所定の位相分だけ遅延させた遅延信号Ｓｃｋａを選択出力する。
【００６１】
２入力ＡＮＤ回路１２は、信号Ｓｃｋ及び遅延信号Ｓｃｋａが入力され、信号Ｓｃｋ及び遅延信号Ｓｃｋａを論理演算して所定のデューティーのロジック信号である信号Ｓ３ａを生成し、電力増幅器１１に出力する。信号Ｓ３ａは、遅延回路５２で選択された遅延値によりデューティーが可変される。
【００６２】
Ｅ級電力増幅器１１は、信号Ｓ３ａが入力され、信号Ｓ３ａに基づいて増幅動作を行い、出力信号Ｓｏｕｔを出力する。Ｅ級電力増幅器１１は、デューティー値により電力効率及び出力が可変できる構造となっている。
【００６３】
上述したように、本実施形態の送信器では、遅延回路５２は矩形波Ｓｃｋよりも（λ／ｎ、ただしｎ＞０）位相が遅れた遅延信号Ｓｃｋａを生成して２入力ＡＮＤ回路１２に出力する。２入力ＡＮＤ回路１２は、信号Ｓｃｋ及び遅延信号Ｓｃｋａを論理演算して所定のデューティー値のロジック信号である信号Ｓ３ａを生成する。所定のデューティー値は遅延回路５２により可変できる。電力増幅器１１は、信号Ｓ３ａに基づいてＥ級増幅動作して出力信号Ｓｏｕｔを生成する。
【００６４】
このため、高効率で、高信頼性の電力増幅器１１を有する送信器９１を提供することができる。また、遅延回路５２の遅延値を選択することにより第１の実施形態よりも電力増幅器１１を高効率化することができる。
【００６５】
（第４の実施形態）
次に、本発明の第４の実施形態に係る送信器について、図面を参照して説明する。図１３は電力増幅器を示す回路図である。本実施形態では、電力増幅器の構成を変更している。
【００６６】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００６７】
図１３に示すように、電力増幅器１１ａには、フィルタ回路４２、出力整合回路４３ａ、及びＮｃｈ  ＭＯＳトランジスタＮＭＰＴ２ａが設けられる。
【００６８】
電力増幅器１１ａは、Ｅ級電力増幅器である。電力増幅器１１ａは、ＲＦトランシーバ、携帯基地局用送信器、衛星通信端末用送信器、或いはオーディオＨｉＦｉシステム用送信器などの電力増幅器に適用される。
【００６９】
出力整合回路４３ａには、コンデンサＣ１２、インダクタＬ１が設けられる。コンデンサＣ１２は、一端がノードＮ１に接続され、他端がノードＮ２に接続される。
【００７０】
Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ２ａは、ドレインがノードＮ１に接続され、ゲートに信号Ｓ３が入力され、ソースが低電位側電源（接地電位）Ｖｓｓに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＰＴ２ａは、信号Ｓ３に基づいてオン・オフ動作する出力段のトランジスタである。
【００７１】
上述したように、本実施形態の送信器では、電力増幅器１１ａには、フィルタ回路４２、出力整合回路４３ａ、及びＮｃｈ  ＭＯＳトランジスタＮＭＰＴ２ａが設けられる。出力段のトランジスタであるＮｃｈ  ＭＯＳトランジスタＮＭＰＴ２ａのゲートには、デューティー２５％のロジック信号である信号Ｓ３が入力される。電力増幅器１１ａはＥ級増幅動作する。
【００７２】
このため、高効率で、高信頼性の電力増幅器１１ａを有する送信器を提供することができる。
【００７３】
本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００７４】
実施形態では、２入力ＡＮＤ回路を用いて所定のデューティーを有するロジック信号を生成しているが必ずしもこれに限定されるものではない。２入力ＡＮＤ回路以外の論理ゲートや論理回路などを代わりに用いてもよい。また、電力増幅器をＮｃｈ  ＭＯＳトランジスタで構成しているが必ずしもこれに限定されるものではない。Ｎｃｈ  ＭＩＳトランジスタ、ＭＥＳＦＥＴ、ＨＦＥＴなどを代わりに用いてもよい。
【００７５】
また、第３の実施形態では、遅延回路５２にフリップフロップを用いているが必ずしもこれに限定されるものではない。例えば、ラッチ回路を代わりに用いてもよい。
【００７６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００７７】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  第１の局部発振信号が入力され、前記第１の局部発振信号を第１の矩形波信号に変換する第１のバッファと、第１の局部発振信号が入力され、前記第１の局部発振信号よりも（λ／ｎ）位相が遅れた第２の局部発振信号を生成する遅延回路と、前記第２の局部発振信号が入力され、前記第２の局部発振信号を第２の矩形波信号に変換する第２のバッファと、前記第１及び第２の矩形波信号が入力され、前記第１及び第２の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する２入力ＡＮＤ回路と、前記ロジック信号が入力され、前記ロジック信号に基づいて増幅動作するＥ級電力増幅器とを具備する送信器。
【００７８】
（付記２）  第１の矩形波信号が入力され、前記第１の矩形波信号よりも（λ／ｎ）位相が遅れた第２の矩形波信号を生成する遅延回路と、前記第１及び第２の矩形波信号が入力され、前記第１及び第２の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する２入力ＡＮＤ回路と、前記ロジック信号が入力され、前記ロジック信号に基づいて増幅動作するＥ級電力増幅器とを具備する送信器。
【００７９】
（付記３）  前記ｎの値は、２．２５以上、１０以下の範囲に設定される付記１又は２に記載の送信器。
【００８０】
（付記４）  前記Ｅ級電力増幅器は、Ｎｃｈ  ＭＯＳトランジスタ、Ｎｃｈ  ＭＩＳトランジスタ、ＭＥＳＦＥＴ、或いはＨＦＥＴから構成される付記１乃至３のいずれかに記載の送信器。
【符号の説明】
【００８１】
１  送受信器
２  アンテナ
３  切り替えスイッチ
４  ベースバンド部
１１、１１ａ  電力増幅器
１２  ２入力ＡＮＤ回路
１３、１４  バッファ
２１  ローノイズアンプ
２２  周波数ミキサ
２３、３３  フィルタ
２４  復調器
３１  電圧制御発振器
３２  ＰＬＬ回路
４１  電圧バイアス回路
４２  フィルタ回路
４３、４３ａ  出力整合回路
５１、５２  遅延回路
９０、９１  送信器
Ｃ１ａ、Ｃ１ｂ、Ｃ１１〜１４  コンデンサ
ＦＦ１〜４、ＦＦｎ  フリップフロップ
Ｌ１〜３  インダクタ
Ｎ１〜３  ノード
ＮＭＴ１ａ、ＮＭＴ１ｂ、ＮＭＴ２ａ、ＮＭＴ２ｂ、ＮＭＰＴ１、ＮＭＰＴ２、ＮＭＰＴ２ａ  Ｎｃｈ  ＭＯＳトランジスタ
ＰＭＴ１ａ、ＰＭＴ１ｂ、ＰＭＴ２ａ、ＰＭＴ２ｂ  Ｐｃｈ  ＭＯＳトランジスタ
Ｒ１ａ、Ｒ１ｂ  抵抗
Ｓｃｌｋ  クロック信号
Ｓｃｍ１  選択信号
ＳＥＬ１  セレクタ
Ｓｉｎ  入力信号
Ｓｌｏ１、Ｓｌｏ２  局部発振信号
Ｓｏｕｔ  出力信号
Ｓ１〜３、Ｓ２ａ、Ｓ３ａ、Ｓ１１〜１４、Ｓ２１〜２４、Ｓｃｋ  信号
Ｓｃｋａ、Ｓｌｏ１ａ  遅延信号
Ｖｄｄ  高電位側電源
Ｖｓｓ  低電位側電源（接地電位）
【図１】
0005537461.tif 000002
【図２】
0005537461.tif 000003
【図３】
0005537461.tif 000004
【図４】
0005537461.tif 000005
【図５】
0005537461.tif 000006
【図６】
0005537461.tif 000007
【図７】
0005537461.tif 000008
【図８】
0005537461.tif 000009
【図９】
0005537461.tif 000010
【図１０】
0005537461.tif 000011
【図１１】
0005537461.tif 000012
【図１２】
0005537461.tif 000013
【図１３】
0005537461.tif 000014