(57)【特許請求の範囲】
【請求項１】
メモリセル上に形成されるとともにシリコン窒化膜の表面に第１の水素吸蔵膜が被覆された膜を有し、
前記膜は、前記シリコン窒化膜の底面に第２の水素吸蔵膜を有し、
前記第１の水素吸蔵膜は、Ｓｉ２Ｎ２Ｏを含むシリコン窒化酸化膜であることを特徴とする半導体記憶装置。
【請求項２】
前記膜は、前記メモリセルと層間絶縁膜の間にて前記メモリセルを覆うカバー膜であることを特徴とする請求項１記載の半導体記憶装置。
【請求項３】
前記第１の水素吸蔵膜の水素濃度は、３×１０１９ａｔｏｍ／ｃｍ３より高いことを特徴とする請求項１又は２記載の半導体記憶装置。
【請求項４】
前記第２の水素吸蔵膜は、Ｓｉ２Ｎ２Ｏを含むシリコン窒化酸化膜であることを特徴とする請求項１乃至３のいずれか一に記載の半導体記憶装置。
【請求項５】
前記第２の水素吸蔵膜の水素濃度は、３×１０１９ａｔｏｍ／ｃｍ３より高いことを特徴とする請求項１乃至４のいずれか一に記載の半導体記憶装置。
【請求項６】
前記第１の水素吸蔵膜は、前記シリコン窒化膜の水素濃度より高いことを特徴とする請求項１乃至５のいずれか一に記載の半導体記憶装置。
【請求項７】
前記第２の水素吸蔵膜は、前記シリコン窒化膜の水素濃度より高いことを特徴とする請求項１乃至６のいずれか一に記載の半導体記憶装置。
【請求項８】
メモリセル上にシリコン窒化膜を成膜する工程と、
前記シリコン窒化膜の表面部分を酸化してＳｉ２Ｎ２Ｏを含む第１のシリコン窒化酸化膜を形成する工程と、
を含み、
メモリセル上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を窒化してＳｉ２Ｎ２Ｏを含む第２のシリコン窒化酸化膜を形成する工程と、
をさらに含み、
前記第２のシリコン窒化酸化膜を形成後、前記シリコン窒化膜を成膜することを特徴とする半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリセルを有する半導体記憶装置及びその製造方法に関し、特に、メモリセルと層間絶縁膜の間にメモリセル全体を覆うカバー膜を有する半導体記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の不揮発性メモリセルを有する半導体記憶装置においては、メモリセルと層間絶縁膜の間にてカバー膜でメモリセル全体を覆うものがある。カバー膜でメモリセル全体を覆うのは、デバイスへの汚染物の拡散を防止したり、湿気や機械的応力からデバイスを保護するためである。
【０００３】
ところで、トランジスタのゲート絶縁膜への水素の拡散がデバイスの信頼性を左右することが知られている（非特許文献１、２）。層間絶縁膜には一般的に水素原子が含まれており、層間絶縁膜内の水素原子がゲート絶縁膜（トンネル絶縁膜）に拡散して、ゲート絶縁膜における水素濃度の変動によりトランジスタのしきい値電圧Ｖｔが変動する。メモリセルと層間絶縁膜の間にカバー膜が介在することで、ゲート絶縁膜への水素原子の拡散を抑えることができる。このようなカバー膜に関して、以下のような技術が開示されている。
【０００４】
特許文献１では、カバー膜として、デバイス表面に接触する第１の層は、シランを反応ガスとして用いるプラズマ・エンハンスト化学的蒸着（ＰＥＣＶＤ）プロセスによって堆積される酸化窒化シリコンで構成され、第２の層は、テトラエチルオーソシリケート（ＴＥＯＳ）を反応ガスとして用いる化学的蒸着プロセスによって供される酸化シリコンで構成され、第３の層は、シランを反応ガスとして用いるプラズマ・エンハンスト化学的蒸着（ＰＥＣＶＤ）プロセスによって堆積される酸化窒化シリコンで構成されるものが開示されている。酸化窒化シリコンを用いることによって得られる利点は、フィルム内の自由水素の濃度が低くなることしている。また、第２の層の酸化シリコンは、共形性を改良するものとしている。さらに、第３の層の酸化窒化物シリコンは、機械的応力に対する物理的障壁としている。
【０００５】
特許文献２では、カバー膜として、デバイス上に後酸化膜を介してシリコン窒化膜（ＳｉＮ）等からなる第１の絶縁膜が覆われ、当該第１の絶縁膜の表面が酸化された表面酸化膜を有するものが開示されている。表面酸化膜が形成された第１の絶縁膜は、その表面側から徐々に水素濃度が高くなるような濃度勾配を持つとしている。また、第１の絶縁膜（シリコン窒化膜）は、その膜中の水素濃度が１．６×１０２１ａｔｏｍ／ｃｍ３程度以下であるとしている。
【０００６】
特許文献３では、カバー膜として、デバイス上に熱酸化による後酸化膜を形成したものが開示されている。
【０００７】
【特許文献１】特開平１１−２３３５１１号公報
【特許文献２】特開２０００−３１１９９２号公報
【特許文献３】特開平９−４５７９９号公報
【非特許文献１】Ziyuan Liu 外７名、「INFLUENCE OF HYDROGEN PERMEABILITY OF LINER NITRIDE FILM ON PROGRAM/ERASE ENDURANCE OF SPLIT-GATE TYPE FLASH EEPROMS」、International Reliability Physics Symposium (IRPS)、米国、アメリカ電気・電子通信学会（IEEE）、２００７年、ｐ．１９０−１９６
【非特許文献２】Susumu Shuto、外４名、「Impact of passivation film deposition and post-annealing on the reliability of flash memories」、International Reliability Physics Symposium (IRPS)、米国、アメリカ電気・電子通信学会（IEEE）、１９９７年、ｐ．１７−２４
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に記載のカバー膜では、酸化窒化シリコン膜内の自由水素の濃度が低いものの、７００℃以上の高温になると層間絶縁膜からの水素原子の侵入（拡散）を完全にブロックすることができず、カバー膜に侵入した水素原子がゲート絶縁膜（トンネル絶縁膜）に拡散し、ゲート絶縁膜中の電子トラップ量が変動し、トランジスタのしきい値電圧Ｖｔが変動してしまうおそれがある。
【０００９】
特許文献２に記載のカバー膜では、表面酸化膜が形成された第１の絶縁膜は、その表面側から徐々に水素濃度が高くなるような濃度勾配を持つが、層間絶縁膜からの水素原子の侵入を完全にブロックすることができない。また、シリコン窒化膜よりなる第１の絶縁膜はそれ自身も多くの水素原子をもつ。カバー膜において表面的に水素濃度が低い箇所があっても、カバー膜に侵入してきた水素原子や、第１の絶縁膜中の水素原子が、ゲート絶縁膜（トンネル絶縁膜）に拡散することで、ゲート絶縁膜中の電子トラップ量が変動し、トランジスタのしきい値電圧Ｖｔが変動してしまうおそれがある。
【００１０】
特許文献３に記載のカバー膜では、熱酸化による後酸化膜を用いているが、後酸化膜と層間絶縁膜がシリコン酸化膜で同質であるため、層間絶縁膜中の水素原子の拡散を抑える効果が小さく、層間絶縁膜中の水素原子がカバー膜に侵入し、カバー膜中の水素原子がゲート絶縁膜（トンネル絶縁膜）に拡散することで、ゲート絶縁膜中の電子トラップ量が変動し、トランジスタのしきい値電圧Ｖｔが変動してしまうおそれがある。
【００１１】
本発明の主な課題は、層間絶縁膜からメモリセルへの水素原子の拡散を抑えて、メモリセルの動作の信頼性を向上させることである。
【課題を解決するための手段】
【００１２】
本発明の第１の視点においては、半導体記憶装置において、メモリセル上に形成されるとともにシリコン窒化膜の表面に第１の水素吸蔵膜が被覆された膜を有し、前記膜は、前記シリコン窒化膜の底面に第２の水素吸蔵膜を有し、前記第１の水素吸蔵膜は、Ｓｉ２Ｎ２Ｏを含むシリコン窒化酸化膜であることを特徴とする。
【００１３】
本発明の前記半導体記憶装置において、前記膜は、メモリセルと層間絶縁膜の間にて前記メモリセルを覆うカバー膜である。
【００１５】
本発明の前記半導体記憶装置において、前記第１の水素吸蔵膜の水素濃度は、３×１０１９ａｔｏｍ／ｃｍ３より高い。
【００１７】
本発明の前記半導体記憶装置において、前記第２の水素吸蔵膜は、Ｓｉ２Ｎ２Ｏを含むシリコン窒化酸化膜である。
【００１８】
本発明の前記半導体記憶装置において、前記第２の水素吸蔵膜の水素濃度は、３×１０１９ａｔｏｍ／ｃｍ３より高い。
【００１９】
本発明の前記半導体記憶装置において、前記第１の水素吸蔵膜は、前記シリコン窒化膜の水素濃度より高い。
【００２０】
本発明の前記半導体記憶装置において、前記第２の水素吸蔵膜は、前記シリコン窒化膜の水素濃度より高い。
【００２１】
本発明の第２の視点においては、半導体記憶装置の製造方法において、メモリセル上にシリコン窒化膜を成膜する工程と、前記シリコン窒化膜の表面部分を酸化してＳｉ２Ｎ２Ｏを含む第１のシリコン窒化酸化膜を形成する工程と、を含み、メモリセル上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜を窒化してＳｉ２Ｎ２Ｏを含む第２のシリコン窒化酸化膜を形成する工程と、をさらに含み、前記第２のシリコン窒化酸化膜を形成後、前記シリコン窒化膜を成膜することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、水素吸蔵層が水素を吸い取る機能を有し、水素原子の透過率が極めて低いため、水素吸蔵層は層間絶縁膜からのシリコン窒化膜への水素原子の侵入をブロックすることができ、シリコン窒化膜からメモリセル（ゲート絶縁膜、トンネル絶縁膜）への水素原子の拡散が阻止される。その結果、ゲート絶縁膜中の水素濃度の変動が抑えられることで、ゲート絶縁膜中の電子トラップ量の変動が抑えられ、デバイスの動作の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施形態に係る半導体記憶装置は、メモリセル（図１のゲート電極４、ソース・ドレイン領域２ａ、２ｂ）と層間絶縁膜（図１の６）の間にて前記メモリセルを覆うカバー膜（図１の５）を有する半導体記憶装置であって、前記カバー膜（図１の５）は、水素吸蔵膜（図１の５ｃ）上にシリコン窒化膜（図１の５ｂ）及び水素吸蔵膜（図１の５ａ）が被覆された膜である。前記水素吸蔵膜（図１の５ａ、５ｃ）は、Ｓｉ２Ｎ２Ｏを含むシリコン窒化酸化膜である。なお、Ｓｉ２Ｎ２Ｏとは、ＳｉとＮとＯの組成比が２：２：１からなる化合物を表している。
【実施例１】
【００２５】
本発明の実施例１に係る半導体記憶装置について図面を用いて説明する。図１は、本発明の実施例１に係る半導体記憶装置におけるメモリセルの構成を模式的に示した（Ａ）部分断面図、及び、（Ｂ）カバー膜の拡大断面図である。図２は、本発明の実施例１に係る半導体記憶装置におけるメモリセルのカバー膜の深さと水素濃度の関係を示したグラフである。
【００２６】
図１（Ａ）を参照すると、実施例１に係る半導体記憶装置におけるメモリセルでは、シリコン基板１（例えば、Ｐ型シリコン基板）におけるチャネルの両側に不純物（例えば、リン）が拡散したソース領域２ａ、ドレイン領域２ｂを有し、前記チャネル上にゲート絶縁膜３（トンネル絶縁膜；例えば、ＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜））を介してゲート電極４（例えば、ポリシリコン）が形成されている。ゲート電極４及びソース・ドレイン領域２ａ、２ｂを含むメモリセル全体がカバー膜５で覆われており、カバー膜５上に層間絶縁膜６（例えば、シリコン酸化膜）が形成されている。ゲート電極４は、ビア及び配線を通じてワード線（図示せず）と電気的に接続されている。ドレイン領域２ｂはビア及び配線を通じてビット線（図示せず）と電気的に接続されており、ソース領域２ａはビア及び配線を通じてソース線と電気的に接続されている。なお、図１（Ａ）に示したメモリセルのトランジスタの構成は一例であり、浮遊ゲート（フローティングゲート）を有する構成であってもよく、キャパシタであってもよい。
【００２７】
図１（Ｂ）を参照すると、カバー膜５は、メモリセル（ゲート電極４、ソース・ドレイン領域２ａ、２ｂ）と層間絶縁膜６の間にてメモリセル全体を覆う絶縁膜である。カバー膜５は、下層側から順に、水素吸蔵膜５ｃ、シリコン窒化膜５ｂ、水素吸蔵膜５ａが積層したものである。カバー膜５の水素濃度は、水素吸蔵膜５ａ、５ｃから離れるにつれて、急激に低下するような急な濃度勾配を持つ（図２参照）。なお、図２では、水素吸蔵膜５ａに着目する場合には、深さはカバー膜５の上端からの距離を表し、水素吸蔵膜５ｃに着目する場合には、深さはカバー膜５の下端からの距離を表している。
【００２８】
水素吸蔵膜５ａは、水素原子を吸蔵する膜である。水素吸蔵膜５ａは、シリコン窒化膜５ｂよりも多くの水素原子を含有する。水素吸蔵膜５ａは、加熱により水素濃度を増加させることが可能である。水素吸蔵膜５ａは、水素原子を吸蔵することで、層間絶縁膜６からの水素をブロックする機能を有し、シリコン窒化膜５ｂ側に水素原子を通さないようにする。水素吸蔵膜５ａの膜厚は、０．３ｎｍ以上１０ｎｍ以下である。水素吸蔵膜５ａは、Ｓｉ２Ｎ２Ｏを含むシリコン窒化酸化膜であり、その膜中の水素濃度が３×１０１９ａｔｏｍ／ｃｍ３（好ましくは８×１０１９ａｔｏｍ／ｃｍ３）を超える。
【００２９】
シリコン窒化膜５ｂは、シランとアンモニアを原料ガスとしてＣＶＤ（Chemical Vapor Deposition）法により成膜した膜である。シリコン窒化膜５ｂの水素濃度は、水素原子が水素吸蔵膜５ａ及び水素吸蔵膜５ｃに吸引されて、水素吸蔵膜５ａ及び水素吸蔵膜５ｃの水素濃度よりも低い。
【００３０】
水素吸蔵膜５ｃは、水素原子を吸蔵する膜である。水素吸蔵膜５ｃは、シリコン窒化膜５ｂよりも多くの水素原子を含有する。水素吸蔵膜５ｃは、加熱により水素濃度が増加させることが可能である。水素吸蔵膜５ｃは、シリコン窒化膜５ｂ中の水素原子を吸蔵し、シリコン窒化膜５ｂからの水素原子をブロックする機能を有し、ゲート絶縁膜３側に水素を通さないようにする。水素吸蔵膜５ｃの膜厚は、０．３ｎｍ以上１０ｎｍ以下である。水素吸蔵膜５ｃは、Ｓｉ２Ｎ２Ｏを含むシリコン窒化酸化膜であり、その膜中の水素濃度が３×１０１９ａｔｏｍ／ｃｍ３（好ましくは８×１０１９ａｔｏｍ／ｃｍ３）を超える。なお、上層側の水素吸蔵膜５ａの膜厚を厚くする等により、シリコン窒化膜５ｂ中の水素原子を吸収することが十分であれば、水素吸蔵膜５ｃを省略することもできる。
【００３１】
水素吸蔵膜５ａ（Ｓｉ２Ｎ２Ｏを含むシリコン窒化酸化膜）の製法については、シリコン窒化膜５ｂの表面部分をＮ２＋Ｏ２アニール法、Ｏ３酸化法、ドライ酸化法、ＩＳＳＧ（in situ Steam Generated）酸化法により酸化することで、水素吸蔵膜５ａを得ることができる。酸化する際の温度は、９００℃〜１０５０℃（Ｏ３酸化法の場合は４００℃〜１０５０℃）である。酸化する際の圧力は、数ｔｏｒｒ以上とする。
【００３２】
水素吸蔵膜５ｃ（Ｓｉ２Ｎ２Ｏを含むシリコン窒化酸化膜）の製法については、ゲート電極４、ソース・ドレイン領域２ａ、２ｂを含むメモリセルの表面に熱酸化や自然酸化等によりシリコン酸化膜（図示せず）を形成し、その後、ＮＨ３ガスを用いて４００℃〜１０５０℃、１気圧以上でアニールを行ったり、又は、窒素成分を含むプリカーサ（例えば、ＮＨ３、Ｎ２Ｏ）を用いて４００℃〜１０５０℃、１気圧以上で熱処理することにより、水素吸蔵膜５ｃを得ることができる。なお、このようにして水素吸蔵膜５ｃを形成した後に、シリコン窒化膜５ｂを形成し、さらに前述したように水素吸蔵膜５ａを形成することによって、図１（Ｂ）に示す３層からなるカバー膜５を得ることができる。
【００３３】
なお、水素吸蔵膜５ａ、５ｃがＳｉ２Ｎ２Ｏを含むシリコン窒化酸化膜であることは本願発明者の実験によって見出された。また、Ｓｉ２Ｎ２Ｏが水素原子を吸蔵する機能を有し、かつ、水素原子の透過率が極めて低いことが本願発明者の実験によって見出された。
【００３４】
ここで、特許文献１に記載の酸化窒化シリコンは、シランを反応ガスとして用いるプラズマ・エンハンスト化学蒸着（ＰＥＣＶＤ）プロセスによって堆積されたものであり、酸化窒化シリコン膜中の自由水素の濃度が低いが、層間絶縁膜からの水素を完全にブロックすることが困難である。また、特許文献２に記載の第１の絶縁膜（シリコン窒化膜）は、表面に表面酸化膜（ＳｉＯＮと解釈）が形成されており、その表面側から徐々に水素濃度が高くなるような濃度勾配をもち、その膜中の水素濃度が１．６×１０２１ａｔｏｍ／ｃｍ３程度であるが、層間絶縁膜からの水素を完全にブロックすることが困難である。
【００３５】
一方、実施例１の水素吸蔵膜５ａ、５ｃは、Ｓｉ２Ｎ２Ｏを含むシリコン窒化酸化膜であり、水素原子を吸蔵する機能を有し、その膜中の水素濃度が３×１０１９ａｔｏｍ／ｃｍ３を超える。７００℃以上で加熱する場合、ＳｉＯ２、Ｓｉ３Ｎ４中の水素原子が追い出されるが、Ｓｉ２Ｎ２Ｏは水素を吸い取り、層間絶縁膜６からの水素をＳｉ２Ｎ２Ｏがブロックする。特許文献１に記載の酸化窒化シリコンや、特許文献２に記載の表面酸化膜は、このような水素吸蔵性がなく、実施例１の水素吸蔵膜５ａ、５ｃ（Ｓｉ２Ｎ２Ｏを含むシリコン窒化酸化膜）とは異なるものと解される。
【００３６】
実施例１によれば、水素吸蔵層５ａが水素を吸い取る機能を有し、水素原子の透過率が極めて低いため、水素吸蔵層５ａは層間絶縁膜６からのシリコン窒化膜５ｂへの水素原子の侵入をブロックすることができ、シリコン窒化膜５ｂからゲート絶縁膜３（トンネル絶縁膜）への水素原子の拡散が阻止される。その結果、ゲート絶縁膜３中の水素濃度の変動が抑えられ、ゲート絶縁膜３中の電子トラップ量の変動が抑えられるので、デバイスの動作の信頼性を向上させることができる。
【００３７】
また、水素吸蔵膜５ｃが水素を吸い取る機能を有し、水素原子の透過率が極めて低いため、シリコン窒化膜５ｂからゲート絶縁膜３（トンネル絶縁膜）への水素原子の侵入をブロックすることができる。その結果、ゲート絶縁膜３中の水素濃度の変動が抑えられ、ゲート絶縁膜３中の電子トラップ量の変動が抑えられるので、デバイスの動作の信頼性を向上させることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例１に係る半導体記憶装置におけるメモリセルの構成を模式的に示した（Ａ）部分断面図、及び、（Ｂ）カバー膜の拡大断面図である。
【図２】本発明の実施例１に係る半導体記憶装置におけるメモリセルのカバー膜の深さと水素濃度の関係を示したグラフである。
【符号の説明】
【００３９】
１  シリコン基板
２ａ  ソース領域
２ｂ  ドレイン領域
３  ゲート絶縁膜（トンネル絶縁膜）
４  ゲート電極
５  カバー膜
５ａ  水素吸蔵膜
５ｂ  シリコン窒化膜
５ｃ  水素吸蔵膜
６  層間絶縁膜
【図１】
0005412048.tif 000002
【図２】
0005412048.tif 000003