(57)【特許請求の範囲】
【請求項１】
画素内に、発光素子と、前記発光素子を駆動するための駆動回路とを有する発光表示デバイスにおいて、
前記駆動回路は、
ゲート端子同士及びソース端子同士が各々接続され、前記ソース端子が前記発光素子の一端に接続され、同一極性である第一及び第二の薄膜トランジスタと、
一端が前記第一及び第二の薄膜トランジスタのソース端子及び前記発光素子の一端に接続され、他端が前記発光素子の動作電圧以下の電圧が印加される第一の配線に接続される第一のスイッチと、
一端が前記第一の薄膜トランジスタのドレイン端子に接続され、他端が第二の配線に接続される第二のスイッチと、
一端が前記第一及び第二の薄膜トランジスタのゲート端子に接続され、他端が前記第二の配線または前記第一の薄膜トランジスタのドレイン端子に接続される第三のスイッチと、一端が前記第一及び第二の薄膜トランジスタのゲート端子に接続され、他端が前記第一及び第二の薄膜トランジスタのソース端子に接続される容量と、
を備え、
前記駆動回路は、
前記駆動信号を書き込む第一の期間と、該第一の期間後、前記発光素子を駆動する第二の期間とを少なくとも有し、
前記第一の期間に、前記第一のスイッチをオンさせて前記第一の配線と前記発光素子の一端とを電気的に接続し、前記第二の薄膜トランジスタのドレイン端子に接続された電源線の電圧を前記第一の配線と同電位にして前記第二の薄膜トランジスタのドレイン端子−ソース端子間の電流を遮断し、かつ前記第二と第三のスイッチをオンさせて前記発光素子の駆動信号を供給する第二の配線と前記第一の薄膜トランジスタのドレイン端子及び前記第一及び第二の薄膜トランジスタのゲート端子とを電気的に接続して、前記第二の配線から前記第一の薄膜トランジスタのドレイン端子−ソース端子間に流れる電流により決まる前記第二の薄膜トランジスタのゲート端子−ソース端子間の電圧を前記容量に保持し、
前記第二の期間に、前記第一ないし第三のスイッチを遮断し、前記第二の薄膜トランジスタのドレイン端子に接続された前記電源線の電圧を、前記第二の薄膜トランジスタが飽和領域で動作する電圧にして、前記容量の保持電圧に従い前記第二の薄膜トランジスタのドレイン端子−ソース端子間に流れる電流を前記発光素子に供給する
ことを特徴とする発光表示デバイス。
【請求項２】
前記第一から第三のスイッチは、第三から第五の薄膜トランジスタで構成され、前記第三から第五の薄膜トランジスタは、前記第一及び第二の薄膜トランジスタと同一の極性を持つことを特徴とする請求項１に記載の発光表示デバイス。
【請求項３】
前記第一から第三のスイッチに対応する前記薄膜トランジスタは、ゲート端子が、共通の配線に接続されることを特徴とする請求項２に記載の発光表示デバイス。
【請求項４】
前記第一の薄膜トランジスタのチャネル幅をチャネル長で割った値が、前記第二の薄膜トランジスタのチャネル幅をチャネル長で割った値と同じ、あるいは、前記第一の薄膜トランジスタのチャネル幅をチャネル長で割った値が、前記第二の薄膜トランジスタのチャネル幅をチャネル長で割った値より大きいことを特徴とする請求項１乃至３のいずれか１項に記載の発光表示デバイス。
【請求項５】
前記容量の容量値は、前記第一の薄膜トランジスタのチャネル容量と、ゲート−ドレインオーバーラップ容量と、前記第二の薄膜トランジスタのチャネル容量と、ゲート−ドレインオーバーラップ容量とを加えた全容量値の３倍以上であることを特徴とする請求項１乃至４のいずれか１項に記載の発光表示デバイス。
【請求項６】
前記第一及び第二の薄膜トランジスタがｐ型薄膜トランジスタで構成され、前記発光素子のカソード端子が、前記第一及び第二のｐ型薄膜トランジスタのソース端子に接続されることを特徴とする請求項１乃至５のいずれか１項に記載の発光表示デバイス。
【請求項７】
前記第一及び第二の薄膜トランジスタがｎ型薄膜トランジスタで構成され、前記発光素子のアノード端子が、前記第一及び第二のｎ型薄膜トランジスタのソース端子に接続されることを特徴とする請求項１乃至５のいずれか１項に記載の発光表示デバイス。
【請求項８】
前記駆動回路のｎ型薄膜トランジスタが、キャリア密度が１０１８［ｃｍ−３］以下、かつ、移動度が１［ｃｍ２／Ｖｓ］以上であるアモルファス金属酸化物から構成されるｎ型半導体膜をチャネル膜として用いることを特徴とする請求項７に記載の発光表示デバイス。
【請求項９】
前記発光素子が有機ＥＬ素子であることを特徴とする請求項１乃至８のいずれか１項に記載の発光表示デバイス。
【請求項１０】
前記画素が基板上にマトリックス状に複数配置されていることを特徴とする請求項１乃至９のいずれか１項に記載の発光表示デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、供給される電流に従って機能を果たす電流負荷デバイスに関し、特に電流負荷として発光素子を用いた発光表示デバイスに関する。特に、本発明は、発光素子としての有機エレクトロルミネッセンス（Electro-Luminescence、以下ＥＬ）素子と、有機ＥＬ素子に電流を供給するための駆動回路とで構成される画素をマトリックス状に複数備えた発光表示デバイスに関する。
【背景技術】
【０００２】
有機ＥＬ素子は、発光ダイオード（ＬＥＤ:Light Emitting Diode）と同様に電流を流すことで発光する発光素子であり、ＯＬＥＤ（Organic LED）とも呼ばれる。この有機ＥＬ素子とその駆動回路とで構成される画素をマトリックス状に複数備えた発光表示デバイスとして、アクティブマトリックス（Active-Matrix、以下ＡＭ）型有機ＥＬディスプレイが検討されている。
【０００３】
図６は、ＡＭ型有機ＥＬディスプレイの画素の構成例を示す。同図において、ＬＥＤは有機ＥＬ素子、１０１は駆動回路、ＤＬはデータ線、ＳＬは走査線を示す。図７は、その画素をマトリックス状（ｎ列×ｍ行）に複数配列したＡＭ型有機ＥＬディスプレイの構成例をそれぞれ示す。同図において、ＳＬ（１）、…、ＳＬ（ｍ）は、１〜ｍ番目の行毎に配置される走査線、ＤＬ（１）、…、ＤＬ（ｎ）は、１〜ｎ番目の列毎に配置されるデータ線をそれぞれ示す。同図に示すＡＭ型有機ＥＬディスプレイ１００は、画素毎に、各列の走査線ＳＬの信号（Ｈレベル、Ｌレベル）により、各行のデータ線ＤＬを介して駆動回路１０１から有機ＥＬ素子ＬＥＤへ供給する電圧、電流、時間等を制御する。こうすることで、有機ＥＬ素子ＬＥＤの輝度を調節し、階調表示を行う。
【０００４】
このようなＡＭ型有機ＥＬディスプレイにおいては、有機ＥＬ素子の電圧−輝度特性が経時変化する場合、表示品質に影響を与える。これは、駆動回路の構成要素である薄膜トランジスタ（Thin-Film-Transistor、以下ＴＦＴ）の特性にばらつきがある場合や、印加される電気的ストレスによりＴＦＴの特性が変化する場合も同様である。従って、ムラのない高品質な表示を実現するには、有機ＥＬ素子特性の経時変化やＴＦＴの特性ばらつき・変化の影響を受けにくい駆動回路・駆動方法の開発が必要である。
【０００５】
（従来例１）
図８は、第一の従来例として、最も簡単な駆動回路を示す。同図において、ＬＥＤは有機ＥＬ素子、１０１は駆動回路、ＤＬはデータ線、ＳＬは走査線、ＶＳは電源線、ＧＮＤは接地線、Ｄ−ＴＦＴは駆動用のｐ型ＴＦＴ、Ｃは容量を示す。ＳＷ１はスイッチ（スイッチング素子）を示し、走査線ＳＬの信号によりオンオフ動作が制御される。
【０００６】
本従来例では、走査線ＳＬの信号によりスイッチＳＷ１をＯＮにし、駆動回路１０１内のＴＦＴ（Ｄ−ＴＦＴ）のゲート端子にスイッチＳＷ１を介してデータ線ＤＬからの電圧を印加し、ゲート端子−ソース端子間の電圧を容量Ｃに保持する。ＴＦＴは、ゲート端子に印加した電圧に従って、有機ＥＬ素子ＬＥＤに電流を供給する。本従来例において、ＴＦＴに特性ばらつきがあると、有機ＥＬ素子ＬＥＤに供給する電流がばらつき、表示ムラが見える。従来、このような課題を解決するための駆動回路がいくつか提案されている。以下、その駆動回路の従来例について説明する。
【０００７】
（従来例２）
図９は、第二の従来例として、特許文献１に開示されている駆動回路を示す。同図において、ＬＥＤは有機ＥＬ素子、１０１は駆動回路、ＤＬはデータ線、ＳＬＡ、ＳＬＢは走査線、ＶＳは電源線、ＧＮＤは接地線、Ｄ−ＴＦＴは駆動用のｐ型ＴＦＴ、Ｃは容量を示す。ＳＷ１、ＳＷ２、ＳＷ３はスイッチ（スイッチング素子）を示し、走査線ＳＬの信号によりオンオフ動作が制御される。
【０００８】
本従来例では、走査線ＳＬＡの信号によりスイッチＳＷ１、ＳＷ２をＯＮにし、駆動回路１０１内のゲート端子−ドレイン端子間がスイッチＳＷ２を介して短絡したＴＦＴ（Ｄ−ＴＦＴ）に、スイッチＳＷ１を介して外部（データ線ＤＬ）から電流を供給する。こうすることで、ＴＦＴのゲート端子の電圧を、ＴＦＴのしきい値と移動度に応じて、外部からの電流が流れる電圧とすることができる。引き続き、電流経路を有機ＥＬ素子ＬＥＤに向けると、ＴＦＴのゲート端子−ソース端子間電圧が外部からの電流が流れる電圧と同じである。このため、走査線ＳＬＢの信号によりスイッチＳＷ３をＯＮにすると、ＴＦＴは、電流源として、外部からの電流と同じ大きさの電流をスイッチＳＷ３を介して有機ＥＬ素子ＬＥＤに流すことができる。従って、外部からの電流にばらつきがなければ、本従来例は、ＴＦＴの特性ばらつきに関わらず、有機ＥＬ素子に一定の電流を流すことができ、ムラのない表示が可能となる。
【０００９】
（従来例３）
図１０は、第三の従来例として、特許文献２に開示されている駆動回路を示す。同図において、ＬＥＤは有機ＥＬ素子、１０１は駆動回路、ＤＬはデータ線、ＳＬは走査線、ＶＳは電源線、ＧＮＤは接地線、Ｌ−ＴＦＴ及びＤ−ＴＦＴはカレントミラーを構成する一対のｐ型ＴＦＴ、Ｃは容量を示す。ＳＷ１、ＳＷ２は、スイッチ（スイッチング素子）を示し、走査線ＳＬの信号によりオンオフ動作が制御される。
【００１０】
本従来例は、２つのＴＦＴ（Ｌ−ＴＦＴ、Ｄ−ＴＦＴ）がカレントミラーを構成している。これによれば、走査線ＳＬの信号によりスイッチＳＷ１、ＳＷ２をＯＮにし、カレントミラー回路内の一方のＴＦＴ（Ｌ−ＴＦＴ）のゲート端子とドレイン端子をスイッチＳＷ２を介して短絡し、外部（データ線ＤＬ）からスイッチＳＷ１を介して電流を供給する。すると、Ｌ−ＴＦＴのゲート端子の電圧は、外部からの電流を流すような電圧とすることができる。これに伴い、カレントミラー回路の他方のＴＦＴ（Ｄ−ＴＦＴ）は、電圧に従い、有機ＥＬ素子ＬＥＤに電流を供給する。カレントミラー回路を構成する２つのＴＦＴは近接し、その間の特性ばらつきが小さいため、有機ＥＬ素子ＬＥＤに供給する電流は、外部からの電流と、Ｌ−ＴＦＴとＤ−ＴＦＴの電流能力比により決定される。従って、外部からの電流にばらつきがなければ、本従来例は、ＴＦＴの特性ばらつきに関わらず、有機ＥＬ素子ＬＥＤに一定の電流を流すことができ、ムラのない表示が可能となる。
【００１１】
上述の回路には多結晶シリコン（polycrystal-Si、以下ｐ−Ｓｉ）、非晶質シリコン（amorpohus-Si、以下ａ−Ｓｉ）、有機半導体（Organic Semiconductor、ＯＳ）等をチャネル層とするＴＦＴが検討されている。ｐ−Ｓｉ  ＴＦＴは、移動度が高く、動作電圧を低くできるが、製造コストが高くなる。一方、ａ−ＳｉやＯＳ  ＴＦＴは、製造ステップ数が少なく、コストを安価にできるが、ｐ−Ｓｉ  ＴＦＴに比べ移動度が低いために、動作電圧が高く、消費電力が大きい。また、酸化亜鉛（ＺｎＯ）などの金属酸化物半導体をチャネル層として用いるＴＦＴも、近年、開発が進められており、ａ−ＳｉやＯＳよりも高い移動度が報告されている。
【００１２】
ａ−Ｓｉ、ＯＳ、金属酸化物半導体をチャネル層とするＴＦＴは、ｎ型ＴＦＴとｐ型ＴＦＴを同一基板上に形成する相補型ＴＦＴとすることは難しい。例えば、ａ−Ｓｉや金属酸化物では高移動度のｐ型半導体というのが得られておらず、ｐ型ＴＦＴの形成が困難である。また、ＯＳでは、高移動度のｎ型半導体とｐ型半導体の材料が異なるために、工程が２倍となり、安価な製造が難しくなる。従って、これらのＴＦＴを用いた駆動回路は、ｎ型あるいはｐ型のＴＦＴのみで構成する必要がある。
【００１３】
また、ａ−Ｓｉ、ＯＳ、金属酸化物をチャネル層とするＴＦＴは、ゲート端子−ソース端子間に印加される電圧によって、電流−電圧特性がシフトすることが知られている。
【００１４】
上記の中で、ａ−Ｓｉ  ＴＦＴは、ＡＭ型液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、以下ＬＣＤ）の画素に用いられており、対角サイズが数十インチの生産技術が確立されている。このため、ａ−Ｓｉ  ＴＦＴは、対角サイズが１０インチ以上である大型のＡＭ型有機ＥＬディスプレイの駆動回路向けＴＦＴとして有望視され、技術開発が進められている（後述の図１１に示す第四の従来例参照）。
【００１５】
一方、有機ＥＬ素子は、一般に、アノード電極とカソード電極の間に、少なくとも有機材料による発光層が挟まれた構造を有し、有機材料が熱や電磁波、水分などの影響を受け特性変化を起こしやすい。このため、有機ＥＬ素子を用いた発光表示デバイスは、駆動回路やアノード電極作成後に、有機材料発光層を形成し、ダメージの少ない真空蒸着などによりカソード電極を作成するという製造過程が好ましい。
【００１６】
これに従い、ＡＭ型有機ＥＬディスプレイを、ｎ型ＴＦＴで構成される駆動回路と、下からアノード電極、有機発光層、カソード電極という順で形成される有機ＥＬ素子と、により画素を構成する場合を考える。この場合、特許文献１、２の機能は、ｐ型ＴＦＴをｎ型ＴＦＴに置き換えるだけでは実現できない。なぜなら、特許文献１、２においては、ｐ型ＴＦＴのソース端子電圧は電源により固定され、ゲート端子電圧は外部からの電流によって決められる。このため、有機ＥＬ素子駆動時には、ゲート端子とソース端子間の電圧差が固定されており、有機ＥＬ素子に対し、定電流源として機能している。ここで、ｐ型ＴＦＴをｎ型ＴＦＴに置き換えると、ゲート端子−ドレイン端子間が固定されることになるため、定電流源として機能しなくなる。また、前述の通り、印加電圧による特性シフトが生じるため、その影響を抑えることが必要となる。
【００１７】
（従来例４）
第四の従来例は、ａ−Ｓｉ  ＴＦＴを用いた駆動回路による上記課題を解決するための従来技術である。図１１は、第四の従来例として、非特許文献１、２に開示されている駆動回路を示す。同図において、ＬＥＤは有機ＥＬ素子、１０１は駆動回路、ＤＬはデータ線、ＳＬは走査線、ＶＳは電源線、ＧＮＤは接地線、Ｌ−ＴＦＴ及びＤ−ＴＦＴはカレントミラー回路を構成する一対のｎ型ＴＦＴ、Ｃは容量を示す。ＳＷ１、ＳＷ２はスイッチ（スイッチング素子）を示し、走査線ＳＬの信号によりオンオフ動作が制御される。
【００１８】
本従来例は、特許文献２のカレントミラー回路を応用したものである。これによれば、走査線ＳＬの信号によりスイッチＳＷ１、ＳＷ２をＯＮにし、Ｌ−ＴＦＴのゲート端子とドレイン端子をスイッチＳＷ２を介して接続し、スイッチＳＷ１を介して外部（データ線ＤＬ）から電流を供給する。すると、供給された電流は、Ｌ−ＴＦＴのドレイン端子からソース端子、さらに有機ＥＬ素子ＬＥＤに流れる。従って、Ｌ−ＴＦＴのゲート端子とソース端子の電圧は、共に、外部からの電流を流すような電圧となる。さらに、Ｄ−ＴＦＴは、Ｌ−ＴＦＴとゲート端子とソース端子が各々共通であるため、Ｌ−ＴＦＴのゲート端子電圧、ソース端子電圧に従い、有機ＥＬ素子ＬＥＤに電流を供給する。このゲート端子電圧を容量Ｃにより保持することで、外部から電流が停止した期間でも、Ｄ−ＴＦＴは、外部から電流が供給される期間と同じ電流を有機ＥＬ素子ＬＥＤに供給できる。
【００１９】
さらに、動作時にはＤ−ＴＦＴとＬ−ＴＦＴは、ゲート・ソースの各端子にそれぞれ同じ電圧が印加され、これらのＴＦＴの特性シフトは同等となる。この時、Ｄ−ＴＦＴとＬ−ＴＦＴとの電流能力比は保持される。この場合、特性シフトが生じてもこれらのＴＦＴに流れる電流は、特性シフト前と同等とすることができる。
【００２０】
ただし、本従来例では、Ｌ−ＴＦＴは、Ｄ−ＴＦＴに比べ、電流を流す能力が十分に低い必要がある。なぜなら、有機ＥＬ素子には、外部から電流が供給されている期間にはＬ−ＴＦＴとＤ−ＴＦＴから電流が供給される一方、外部からの電流が停止する期間にはＤ−ＴＦＴのみから電流が供給される。従って、両期間において、有機ＥＬの電流能力によって決まるＬ−ＴＦＴとＤ−ＴＦＴのソース電圧は、Ｌ−ＴＦＴの電流値が大きい場合には一致しない。この場合、外部から電流が供給されている期間で設定した電流を、外部からの電流が停止する期間に流すことができなくなる。結果として、外部からＬ−ＴＦＴに供給される電流は、Ｄ−ＴＦＴが有機ＥＬ素子に供給する電流に比べ、小さくする必要がある。
【００２１】
一方、近年、有機ＥＬ素子の電流−輝度特性の向上が進み、有機ＥＬ素子への供給電流が低下している。また、有機ＥＬディスプレイは、より大型・高精細のものが求められており、配線負荷が増大する傾向にある。従って、従来技術において、特に、低階調に相当する低い電流を外部から供給する場合、配線負荷を充電するための時間が長くなる。この時、駆動回路内のＴＦＴのゲートを、ＴＦＴのしきい値と移動度に応じて、外部からの電流が流れる電圧とする動作に時間がかかるようになり、高精細、大画面の表示装置に適用することが難しくなる。これを回避するためには、外部からの電流を大きくする手段が考えられるが、この手段は、前述の通り、第四の従来例には適用できない。
【特許文献１】特表２００２−５１７８０６号公報
【特許文献２】特開２００１−１４７６５９号公報
【非特許文献１】A. Nathan et. al., SID 05 DIGEST, P-26, Fig.3
【非特許文献２】A. Nathan et. al., SID 06 DIGEST, 46.1, Fig.1
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明は、印加電圧による薄膜トランジスタの特性シフトによる影響を抑えることが可能であり、大型・高精細の発光表示デバイスに適用可能であり、単極性の薄膜トランジスタのみで構成される駆動回路を用いた発光表示デバイスを提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記目的を達成するため、本発明に係る発光表示デバイスは、画素内に、発光素子と、その発光素子を駆動するための駆動回路とを有する。駆動回路は、第一及び第二の薄膜トランジスタ、第一ないし第三のスイッチ、容量を有する。
【００２９】
第一及び第二の薄膜トランジスタは、ゲート端子同士及びソース端子同士が各々接続され、ソース端子が発光素子の一端に接続され、同一極性である。更に、第一のスイッチは、一端が第一及び第二の薄膜トランジスタのソース端子及び発光素子の一端に接続され、他端が第一の配線に接続される。
第二のスイッチは、一端が第一の薄膜トランジスタのドレイン端子に接続され、他端が第二の配線に接続される。第三のスイッチは、一端が第一及び第二の薄膜トランジスタのゲート端子に接続され、他端が第二の配線または第一の薄膜トランジスタのドレイン端子に接続される。更に、容量は、一端が第一及び第二の薄膜トランジスタのゲート端子に接続され、他端が第一及び第二の薄膜トランジスタのソース端子に接続される。第一の配線には、発光素子の動作電圧以下の電圧が印加される。第二の配線は、発光素子の駆動信号を供給する。
【００３０】
そして、駆動回路は、駆動信号を書き込む第一の期間と、第一の期間後、発光素子を駆動する第二の期間とを少なくとも有する。
【００３１】
第一の期間に、駆動回路は、第一のスイッチをオンさせて第一の配線と発光素子の一端とを電気的に接続し、前記第二の薄膜トランジスタのドレイン端子に接続された電源線の電圧を前記第一の配線と同電位にして前記第二の薄膜トランジスタのドレイン端子−ソース端子間の電流を遮断し、かつ第二と第三のスイッチをオンさせて第二の配線と第一の薄膜トランジスタのドレイン端子及び第一及び第二の薄膜トランジスタのゲート端子とを電気的に接続して、第二の配線から第一の薄膜トランジスタのドレイン端子−ソース端子間に流れる電流により決まる第二の薄膜トランジスタのゲート端子−ソース端子間の電圧を容量に保持する。
【００３２】
また、第二の期間に、駆動回路は、第一ないし第三のスイッチを遮断し、前記第二の薄膜トランジスタのドレイン端子に接続された前記電源線の電圧を、前記第二の薄膜トランジスタが飽和領域で動作する電圧にして、容量の保持電圧に従い第二の薄膜トランジスタのドレイン端子−ソース端子間に流れる電流を発光素子に供給する。
【発明の効果】
【００３３】
本発明によれば、各画素に、同一極性の一対の薄膜トランジスタから構成されるカレントミラー回路を備えた駆動回路が設けられる。一対の薄膜トランジスタは、互いに共通なソース端子が、発光素子の一端に接続され、かつ、第一の配線に第一のスイッチを経由して接続されると共に、ゲート端子とソース端子間には容量が設けられる。こうすることで、印加電圧による薄膜トランジスタの特性シフトによる影響を抑えることが可能であり、大型・高精細の発光表示デバイスに適用可能であり、単極性の薄膜トランジスタのみで構成される駆動回路を用いた発光表示デバイスを提供することができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態について、図面を参照して説明する。
【００３５】
本実施の形態は、有機ＥＬ素子を用いる発光表示デバイスについて説明するが、本発明は有機ＥＬ素子以外の供給される電流により発光する発光表示デバイスや、供給される電流により任意の機能を示す一般的な電流負荷を用いる電流負荷デバイスにも適用できる。また、本実施の形態は、ｎ型ＴＦＴについて説明しているが、以下の説明において、ｎ型ＴＦＴの代わりにｐ型ＴＦＴを用い、有機ＥＬ素子のアノード端子をカソード端子とすれば、同様に適用できる。
【００３６】
本実施の形態の発光表示デバイスは、画素に、供給される電流により輝度が決まる有機ＥＬ素子と、この有機ＥＬ素子に一定の電流を供給する駆動回路とを少なくとも備える。
【００３７】
有機ＥＬ素子は、前述のようにＯＬＥＤとも呼ばれ、高輝度発光が可能な面状の自発光が得られるものである。この有機ＥＬ素子は、アノード電極及びカソード電極間に発光層となる有機層をその機能に応じて積層し、その有機層の機能積層数を増やすことにより、低電圧で高効率な発光を可能としている。有機ＥＬ素子の基本となる素子構成は、アノード電極及びカソード電極間に有機層から成るＥＬ発光層及び正孔輸送層を備え、アノード電極／正孔輸送層／ＥＬ発光層／カソード電極の積層構造から成る。このような発光素子として有機ＥＬ素子を用いた発光表示デバイスでは、発光層内への正孔と電子の注入により発光輝度が制御される。なお、有機ＥＬ素子については、公知事項であるため、その詳細については省略する。
【００３８】
本実施の形態に係る発光表示デバイスを図１及び図２を用いて説明する。
【００３９】
本実施の形態に係る発光表示デバイスは、画素内に、発光素子と、その発光素子を駆動するための駆動回路１０１とを有する。駆動回路１０１は、第一の薄膜トランジスタＬ−ＴＦＴ、及び第二の薄膜トランジスタＤ−ＴＦＴ、第一のスイッチＴＦＴ３、容量Ｃ、及び第一の配線ＧＮＤを有する。
【００４０】
第一及び第二の薄膜トランジスタ（Ｌ−ＴＦＴ、Ｄ−ＴＦＴ）は、ゲート端子同士及びソース端子同士が各々接続されており、ソース端子は発光素子の一端（アノード端子）に接続されている。ここで、第一及び第二の薄膜トランジスタ（Ｌ−ＴＦＴ、Ｄ−ＴＦＴ）は同一極性である。
【００４１】
更に、第一のスイッチＴＦＴ３は、一端が前記第一及び第二の薄膜トランジスタ（Ｌ−ＴＦＴ、Ｄ−ＴＦＴ）のソース端子及び発光素子の一端（アノード端子）に接続され、他端が第一の配線ＧＮＤに接続される。
【００４２】
更に、容量Ｃは、一端が第一及び第二の薄膜トランジスタ（Ｌ−ＴＦＴ、Ｄ−ＴＦＴ）のゲート端子に接続され、他端が第一及び第二の薄膜トランジスタのソース端子に接続される。第二の配線ＤＬは、発光素子の駆動信号を供給する。
【００４３】
そして、本実施の形態に係る駆動回路は、駆動信号を書き込む第一の期間（図２のＴ１）と、第一の期間後、発光素子を駆動する第二の期間（図２のＴ２）とを少なくとも有する。
【００４４】
第一の期間（Ｔ１）において、駆動回路は第一のスイッチＴＦＴ３を介して第一の配線と発光素子の一端（アノード端子）とを同一電圧にする。また、第一の期間（Ｔ１）において、駆動回路は、第二の配線ＤＬと第一の薄膜トランジスタのドレイン端子及び第一及び第二の薄膜トランジスタのゲート端子とを電気的に接続し第二の配線から第一の薄膜トランジスタに電流を供給する。第一の期間（Ｔ１）は、上記動作を行う期間を含む。
【００４５】
ここで、第二の配線と、第一の薄膜トランジスタのドレイン端子及び第一及び第二の薄膜トランジスタのゲート端子との接続には、図１のように第二のスイッチＴＦＴ４と第三のスイッチＴＦＴ５を用いてもよい。
【００４６】
つまり、一端が第二の配線に接続され、他端がＬ−ＴＦＴのドレイン端子に接続される第二のスイッチＴＦＴ４と、一端がＬ−ＴＦＴのドレイン端子に接続され、他端がＬ−ＴＦＴのゲート端子に接続される第三のスイッチＴＦＴ５を用いてもよい。
【００４７】
またこの場合、第三のスイッチＴＦＴ５のドレイン端子を、第二の配線ＤＬと直接接続する構成としてもよい。
【００４８】
第二の期間（Ｔ２）は、第二の配線と第一の薄膜トランジスタとの接続、第二の配線と第二の薄膜トランジスタとの接続、並びに第一のスイッチを遮断する期間を含む。
【００４９】
上記第一の期間及び第二の期間の動作により、駆動回路は以下のような動作をする。
第一の期間（Ｔ１）に、駆動回路は、第一のスイッチＴＦＴ３を介して第一の配線と発光素子の一端とを同一電圧にする。更に、駆動回路は第二の配線ＤＬからの電流を第一の薄膜トランジスタのドレイン端子及び第一及び第二の薄膜トランジスタのゲート端子に供給する。これにより、第一の薄膜トランジスタのドレイン端子−ソース端子に流れる電流で決まる第二の薄膜トランジスタのゲート端子−ソース端子間の電圧を容量Ｃに保持することができる。
【００５０】
また、第二の期間（Ｔ２）に、駆動回路は、容量の保持電圧に従い第二の薄膜トランジスタのソース端子−ドレイン端子間を流れる電流を発光素子に供給する。この場合、容量の保持電圧は、ＶａとＶｂの電位差である。また、発光素子に供給する電流は、電源線ＶＳから供給される。
【００５１】
より好ましくは、本実施の形態の発光表示デバイスは、Ｌ−ＴＦＴのチャネル幅をチャネル長で割った値（Ｗ／Ｌ）が、Ｄ−ＴＦＴのＷ／Ｌと同じ、あるいは、Ｌ−ＴＦＴのＷ／ＬがＤ−ＴＦＴのＷ／Ｌより大きい。これにより、カレントミラー回路を構成する一対のＬ−ＴＦＴ及びＤ−ＴＦＴのサイズ比を規定することができる。
【００５２】
より好ましくは、本実施の形態の発光表示デバイスは、容量の容量値は、Ｌ−ＴＦＴのチャネル容量と、ゲート−ドレインオーバーラップ容量と、Ｄ−ＴＦＴのチャネル容量と、ゲート−ドレインオーバーラップ容量とを加えた全容量値の３倍以上である。これにより、容量のサイズを規定することができる。
【００５３】
より好ましくは、本実施の形態の発光表示デバイスは、第一の配線の電圧が、有機ＥＬ素子の動作電圧以下である。これにより、電流書き込み時の有機ＥＬ素子への駆動電流をシャットアウトすることができる。
【００５４】
より好ましくは、本実施の形態の発光表示デバイスは、少なくとも第一から第三のスイッチが導通する期間（ＯＮ期間：第一の期間）において、Ｄ−ＴＦＴのソースとドレイン間に電流を流さない駆動回路を備える。これにより、電流書き込み時の有機ＥＬ素子への駆動電流をシャットアウトすることができる。
【００５５】
より好ましくは、本実施の形態の発光表示デバイスは、Ｄ−ＴＦＴのソースとドレイン間に電流を流さない駆動回路として、第一から第三のスイッチがＯＮである期間において、Ｄ−ＴＦＴのドレイン端子電圧を、第一の配線の電圧と同電位とする回路を備える。これにより、電源電圧変動による有機ＥＬ素子への駆動電流をシャットアウトする。あるいは、Ｄ−ＴＦＴのドレイン端子と、第四の配線との間に第四のスイッチを備え、第四のスイッチは、少なくとも、第一から第三のスイッチがＯＮである期間、遮断、すなわちＯＦＦする駆動回路（電流遮断器）を備える。この第四のスイッチにより、有機ＥＬ素子への駆動電流をシャットアウトすることができる。
【００５６】
より好ましくは、本実施の形態の発光表示デバイスは、第一から第三のスイッチが遮断する期間（ＯＦＦ期間：第二の期間）の少なくとも一部において、Ｄ−ＴＦＴのソースとドレイン間に電流を流さない期間（第三の期間）を設ける駆動回路を備える。この駆動回路は、電源電圧の変動、あるいは、第四のスイッチを用いたものであることを特徴とする。これにより、第三の期間における有機ＥＬ素子への駆動電流をシャットアウトすることができる。
【００５７】
より好ましくは、本実施の形態の発光表示デバイスは、第一から第三のスイッチが、Ｌ−ＴＦＴ、Ｄ−ＴＦＴと同一構造のｎ型ＴＦＴ（以下では第三から第五のｎ型ＴＦＴとする）で構成される。第三から第五のｎ型ＴＦＴは、ソース端子あるいはドレイン端子の一端がスイッチの一端として機能し、ソース端子あるいはドレイン端子の他端がスイッチの他端として機能する。これにより、第一から第三のスイッチをＬ−ＴＦＴ及びＤ−ＴＦＴと同一構造のＴＦＴで構成することができる。
【００５８】
より好ましくは、本実施の形態の発光表示デバイスは、第三から第五のｎ型ＴＦＴのゲート端子が、第三の配線と接続していることを特徴とする。これにより、スイッチを構成するＴＦＴを共通制御することができる。
【００５９】
より好ましくは、本実施の形態の発光表示デバイスは、第四のスイッチが、Ｌ−ＴＦＴ、Ｄ−ＴＦＴ、第三から第五のｎ型ＴＦＴと同一構造のｎ型ＴＦＴ（以下では第六のｎ型ＴＦＴとする）で構成される。第六のｎ型ＴＦＴは、ソース端子あるいはドレイン端子の一端がスイッチの一端として機能し、ソース端子あるいはドレイン端子の他端がスイッチの他端として機能する。これにより、第四のスイッチをＬ−ＴＦＴ、Ｄ−ＴＦＴ、第一から第三のスイッチと同一構造のＴＦＴで構成する。
【００６０】
より好ましくは、本実施の形態の発光表示デバイスは、駆動回路を構成するＴＦＴが、キャリア密度が１０１８［ｃｍ−３］以下であるアモルファス金属酸化物ｎ型半導体膜をｎ型ＴＦＴのチャネル膜として用い構成される。当該膜は移動度が１［ｃｍ２／Ｖｓ］以上、かつ、オンオフ比が１０６以上である。これにより、駆動回路を構成するＴＦＴとして、酸化物半導体をチャネル膜として用いたＴＦＴを用いることができる。
【００６１】
より好ましくは、本実施の形態の発光表示デバイスは、駆動回路が、前記いずれかの駆動回路であって、基板上にマトリックス状に複数配置されている。
【００６２】
本実施の形態の駆動回路によれば、外部から電流が供給されカレントミラー回路を構成する一対のｎ型ＴＦＴ（Ｌ−ＴＦＴとＤ−ＴＦＴ）に流す電流を設定する期間では、有機ＥＬ素子のカソード端子とアノード端子間の電圧が動作電圧以下となり電流が流れない。さらに、外部から供給される電流が流れるゲート端子−ソース端子間電圧がＬ−ＴＦＴとＤ−ＴＦＴで保持される。従って、Ｄ−ＴＦＴは、飽和領域で動作する限り、定電流源として機能する。しかも、容量は、オーバーラップ容量などの寄生容量に比べ十分大きいため、ソース端子、ドレイン端子等の電圧が変動しても、寄生容量の効果を無視できる。
【００６３】
また、本実施の形態によれば、有機ＥＬ素子に電流を供給する期間では、Ｌ−ＴＦＴのドレイン端子とソース端子は、Ｄ−ＴＦＴのソース端子と同電圧となり、Ｌ−ＴＦＴとＤ−ＴＦＴのゲート端子とソース端子間は同電圧となる。従って、印加電圧による特性変化を、Ｌ−ＴＦＴとＤ−ＴＦＴで同程度にすることができる。
【００６４】
また、本実施の形態によれば、Ｌ−ＴＦＴの電流能力をＤ−ＴＦＴの電流能力よりも大きくすることで、外部よりＬ−ＴＦＴに供給する電流を、Ｄ−ＴＦＴが有機ＥＬ素子に供給する電流よりも大きくすることができる。従って、大型・高精細のディスプレイにも適用可能となる。さらに、本実施の形態によれば、前記の通り、電流を設定する期間において、有機ＥＬ素子には電流を流さないため、外部より供給する電流が大きくても、大きな電流が有機ＥＬ素子に流れる事が無い。このため、電流設定期間における、大電流による有機ＥＬ素子の劣化を抑えられ、電流設定時に必要な電圧を高くする必要が無い。
【００６５】
また、本実施の形態によれば、外部から電流が供給し、カレントミラーｎ型ＴＦＴ（Ｌ−ＴＦＴとＤ−ＴＦＴ）に流す電流を設定する期間において、Ｄ−ＴＦＴに流れる電流を停止することができる。さらに、本機能を、有機ＥＬ素子に電流を供給する、すなわち有機ＥＬ素子が発光する期間の前後、あるいは、その期間の前のみ、又はその期間の後のみに用いれば、Ｄ−ＴＦＴに電流を流さず、有機ＥＬ素子の発光を停止する期間を設けることができる。このように発光が停止する期間を設けると、発光が停止する期間を設けない場合と同じ時間平均輝度を実現するためには、有機ＥＬ素子に供給する電流を増加することになる。この場合、外部から供給する電流を増加することに相当し、従って、大型・高精細のディスプレイにも適用可能となる。しかも、発光を停止する期間を設けることで、ＣＲＴ（Cathode Ray Tube）と動作が近くなり、残像が少ない高品質な動画表示が実現できる。
【００６６】
また、本実施の形態によれば、ｎ型ＴＦＴとして、キャリア密度が１０１８［ｃｍ−３］以下、かつ電界効果移動度が１［ｃｍ２／Ｖｓ］以上であるアモルファス金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いる。これにより、ａ−ＳｉやＯＳ  ＴＦＴで構成した場合よりも、消費電力が少なく、室温形成が可能なＴＦＴにより発光表示デバイスが作成できる。さらに、移動度が高いため、高精細、大画面化が可能となる。
【００６７】
以上説明したように、本実施の形態によれば、有機ＥＬ素子を用いた発光表示デバイスにおいて、駆動回路上に、下から、アノード電極、有機材料発光層、カソード電極という順に積層されている有機ＥＬ素子向けに駆動回路を提供することができる。この駆動回路は、ａ−Ｓｉ、ＯＳ、金属酸化物半導体をチャネル層とするｎ型ＴＦＴにより構成することができる。また、印加電圧によるＴＦＴの特性シフトによる影響を抑えることが可能な駆動回路を提供することができる。さらに、大型・高精細の発光表示デバイスに適用可能な駆動回路を提供することができる。
【００６８】
以下、有機ＥＬ素子を用いた発光表示デバイスの種々の実施例について説明するが、本発明は、有機ＥＬ素子に限定されるものではなく、他の電流負荷にも適用できる。さらに、以下では、アモルファス金属酸化物半導体をチャネル層としたｎ型ＴＦＴを用いるものとするが、ａ−Ｓｉ  ＴＦＴやＯＳ  ＴＦＴにも適用できる。さらに、他の半導体材料をチャネル層とする、ｎ型ＴＦＴのみで構成される場合にも適用可能である。
【実施例１】
【００６９】
まず、本発明の第一の実施例について説明する。
【００７０】
本実施例の構成を図１に示す。同図に示す発光表示デバイスは、有機ＥＬ表示装置（ＡＭ型有機ＥＬディスプレイ）の各画素において、カソード端子が接地線ＧＮＤに接続（接地）している有機ＥＬ素子ＬＥＤと、この有機ＥＬ素子ＬＥＤを駆動する駆動回路１０１とを備える。
【００７１】
有機ＥＬ素子ＬＥＤは、下から、アノード電極、有機材料発光層、及びカソード電極という順に積層されている。
【００７２】
駆動回路１０１は、第一のｎ型ＴＦＴ（以下Ｌ−ＴＦＴ）、第二のｎ型ＴＦＴ（以下Ｄ−ＴＦＴ）、第三のｎ型ＴＦＴ（以下ＴＦＴ３）、第四のｎ型ＴＦＴ（以下ＴＦＴ４）、第五のｎ型ＴＦＴ（以下ＴＦＴ５）、及び容量Ｃを有する。Ｌ−ＴＦＴとＤ−ＴＦＴは、カレントミラー回路を構成するｎ型ＴＦＴ（ｎ型カレントミラーＴＦＴ）から構成され、ＴＦＴ３、ＴＦＴ４、及びＴＦＴ５は、スイッチ（スイッチング素子）を構成するｎ型ＴＦＴ（ｎ型スイッチングＴＦＴ）から構成される。
【００７３】
この駆動回路１０１には、画素の表示階調に相当する電流をＬ−ＴＦＴに供給するデータ線ＤＬと、ＴＦＴ３、ＴＦＴ４、ＴＦＴ５の各ゲート端子に接続される走査線ＳＬと、電源線ＶＳと、接地線ＧＮＤとの各配線が配置されている。接地線ＧＮＤは、本発明の第一の配線、データ線ＤＬは本発明の第二の配線、電源線ＶＳは本発明の第三の配線、走査線ＳＬは本発明の第四の配線にそれぞれ対応する。
【００７４】
Ｌ−ＴＦＴは、ソース端子が有機ＥＬ素子ＬＥＤのアノード端子に接続され、ゲート端子が容量Ｃの一端に接続されている。Ｌ−ＴＦＴは、本発明のカレントミラー回路を構成する第一の薄膜トランジスタに対応する。
【００７５】
Ｄ−ＴＦＴは、ソース端子が有機ＥＬ素子ＬＥＤのアノード端子に接続され、ゲート端子が容量Ｃの一端に接続され、ドレイン端子が電源線ＶＳに接続されている。Ｄ−ＴＦＴは、本発明のカレントミラー回路を構成する第二の薄膜トランジスタに対応する。
【００７６】
ＴＦＴ３は、ソース／ドレイン端子の一端が有機ＥＬ素子ＬＥＤのアノード端子に接続され、ソース／ドレイン端子の他端が接地線ＧＮＤに接続（接地）されている。ＴＦＴ３は、本発明の第一のスイッチに対応する。
【００７７】
ＴＦＴ４は、ソース端子／ドレイン端子の一端がデータ線ＤＬに接続され、ソース端子／ドレイン端子の他端がＬ−ＴＦＴのドレイン端子に接続されている。ＴＦＴ４は、本発明の第二のスイッチに対応する。
【００７８】
ＴＦＴ５は、ソース端子／ドレイン端子の一端がＬ−ＴＦＴのドレイン端子に接続され、ソース端子／ドレイン端子の他端がＬ−ＴＦＴのゲート端子と接続されている。ＴＦＴ５は、本発明の第三のスイッチに対応する。
【００７９】
容量Ｃは、一端がＬ−ＴＦＴとＤ−ＴＦＴのゲート端子に接続され、他端がＬ−ＴＦＴとＤ−ＴＦＴのソース端子に接続されている。また、容量Ｃの他端は、有機ＥＬ素子ＬＥＤのアノード端子に接続されている。
【００８０】
ここで、電源線ＶＳの電圧は、後述する電流書き込み期間で書き込む電流が、Ｄ−ＴＦＴと有機ＥＬ素子ＬＥＤに流れた場合でも、Ｄ−ＴＦＴが飽和領域で動作する電圧ＶＤとする。
【００８１】
また、Ｌ−ＴＦＴの電流能力は、Ｄ−ＴＦＴの４倍であるとする。これは、Ｌ−ＴＦＴとＤ−ＴＦＴのチャネル長を同じとし、Ｌ−ＴＦＴのチャネル幅をＤ−ＴＦＴのチャネル幅の４倍とすることで実現できる。
【００８２】
さらに、容量Ｃの容量値は、Ｌ−ＴＦＴやＤ−ＴＦＴに関するオーバーラップ容量などの寄生容量の総和に比べ、３倍以上とする。
【００８３】
次に、図２に示すタイミングチャートを参照して、本実施例の動作を説明する。
【００８４】
まず、走査線ＳＬの信号をＨレベルとする期間（電流書き込み期間：第一の期間）Ｔ１において、ＴＦＴ３、ＴＦＴ４、ＴＦＴ５がＯＮになる。本期間Ｔ１において、ＴＦＴ３のＯＮにより、Ｌ−ＴＦＴ及びＤ−ＴＦＴのソース端子の電圧、有機ＥＬ素子ＬＥＤのアノード端子の電圧Ｖｂは、ＴＦＴ３を介して共に接地線ＧＮＤの電圧と同電位となる。一方、ＴＦＴ４、ＴＦＴ５のＯＮにより、データ線ＤＬから、有機ＥＬ素子ＬＥＤに供給したい電流の４倍の電流がＴＦＴ４を介してＬ−ＴＦＴのドレイン端子に供給される。これにより、ゲート端子の電圧Ｖａは、Ｌ−ＴＦＴのドレイン端子−ソース端子間に有機ＥＬ素子ＬＥＤに供給したい電流の４倍の電流が流れるような電圧に設定される。同時に、Ｄ−ＴＦＴのドレイン端子−ソース端子間には、データ線ＤＬからの電流の１／４、つまり、有機ＥＬ素子ＬＥＤに供給したい電流が流れる。一方、有機ＥＬ素子ＬＥＤのアノード端子の電圧Ｖｂが接地線ＧＮＤの電圧と同電位であるため、Ｄ−ＴＦＴに流れる電流は、有機ＥＬ素子ＬＥＤに流れず、全てＴＦＴ３を介して接地線ＧＮＤに向け流れる。
【００８５】
次に、走査線ＳＬの信号をＬレベルとする期間（ＬＥＤ駆動期間＝発光期間に相当：第二の期間）Ｔ２において、ＴＦＴ３、ＴＦＴ４、ＴＦＴ５がＯＦＦになる。本期間Ｔ２において、容量Ｃにより、Ｄ−ＴＦＴのゲート端子−ソース端子間の電圧差は、電流書き込み期間Ｔ１に設定された電圧差となる。つまり、Ｄ−ＴＦＴは、飽和動作を行う限り、Ｄ−ＴＦＴから有機ＥＬ素子ＬＥＤに向けて電流書き込み期間Ｔ１に設定された電流を供給する電流源となる。従って、Ｄ−ＴＦＴのソース端子電圧は、電流書き込み期間Ｔ１に設定された電流を有機ＥＬ素子ＬＥＤに流すようなアノード端子電圧となる。そして、Ｄ−ＴＦＴのゲート端子電圧は、有機ＥＬ素子ＬＥＤのアノード端子電圧に電流書き込み期間Ｔ１に設定されるゲート端子−ソース端子間の電圧差を加えた電圧となる。その結果、有機ＥＬ素子ＬＥＤは供給された電流に従って発光する。
【００８６】
一方、Ｌ−ＴＦＴのゲート端子は、Ｄ−ＴＦＴのゲート端子と同一電圧であるので、Ｌ−ＴＦＴのソース端子、ドレイン端子の電圧は、Ｄ−ＴＦＴのソース端子と同電圧となる。
【００８７】
以後、有機ＥＬディスプレイでは、各ラインに上記動作を繰り返すことで、ディスプレイの表示を行う。
【００８８】
従って、本実施例によれば、データ線からＬ−ＴＦＴに電流を供給する電流書き込み期間では、有機ＥＬ素子ＬＥＤのカソード端子とアノード端子が同電圧となり、電流が流れない。さらに、データ線から供給される電流が流れるゲート端子−ソース端子間電圧がＬ−ＴＦＴとＤ−ＴＦＴで容量Ｃにより保持される。ＬＥＤ駆動期間になっても、Ｄ−ＴＦＴは、飽和領域で動作する限り、定電流源として機能する。しかも、容量Ｃは、Ｌ−ＴＦＴやＤ−ＴＦＴに関するオーバーラップ容量などの寄生容量の総和に比べ十分大きいため、ソース端子、ドレイン端子等の電圧が変動しても、寄生容量の効果を無視できる。
【００８９】
また、本実施例によれば、ＬＥＤ駆動期間では、Ｌ−ＴＦＴのドレイン端子とソース端子は、Ｄ−ＴＦＴのソース端子と同電圧となり、Ｌ−ＴＦＴとＤ−ＴＦＴのゲート端子とソース端子間は同電圧となる。従って、印加電圧による特性変化を、Ｌ−ＴＦＴとＤ−ＴＦＴで同程度にすることができる。このため、Ｌ−ＴＦＴとＤ−ＴＦＴの電流能力比の変化が現れず、データ線から電流を書き込む限り、Ｌ−ＴＦＴとＤ−ＴＦＴの特性変化の影響を抑えることができる。
【００９０】
また、本実施例によれば、Ｌ−ＴＦＴの電流能力をＤ−ＴＦＴの電流能力よりも大きくすることで、データ線よりＬ−ＴＦＴに供給する電流を、Ｄ−ＴＦＴが有機ＥＬ素子ＬＥＤに供給する電流よりも大きくすることができる。従って、電流書き込み期間が短縮でき、大型・高精細のディスプレイにも適用可能となる。
【００９１】
また、本実施例によれば、電流書き込み期間において、有機ＥＬ素子には電流を流さないため、上記のように、外部より供給する電流が大きくても、大きな電流が有機ＥＬ素子に流れる事が無い。この場合、有機ＥＬ素子の劣化を抑えることができ、かつ、有機ＥＬ素子のアノード端子電圧上昇を補償するためにデータ線の電圧を高くする必要が無い。
【００９２】
さらに、本実施例によれば、Ｌ−ＴＦＴ、Ｄ−ＴＦＴとして、キャリア密度が１０１８［ｃｍ−３］以下、かつ電界効果移動度が１［ｃｍ２／Ｖｓ］以上であるアモルファス金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いる。これにより、ａ−ＳｉやＯＳＴＦＴで構成した場合よりも、消費電力が少なく、室温形成が可能なＴＦＴにより発光表示デバイスが作成できる。さらに、移動度が高いため、高精細、大画面化が可能となる。
【実施例２】
【００９３】
次に、本発明の第二の実施例について説明する。本実施例に係る発光表示デバイスの素子構成は、第一の実施例と同一である。ただし、本実施例は、電源線ＶＳの電圧を変動することを特徴としている。
【００９４】
以下、図３に示すタイミングチャートを参照して、本実施例の動作を説明する。
【００９５】
まず、走査線ＳＬの信号をＨレベル、電源線ＶＳの電圧を接地線ＧＮＤの電圧と同電位（以下ＧＮＤ）とする期間（電流書き込み期間）Ｔ１１において、ＴＦＴ３、ＴＦＴ４、ＴＦＴ５がＯＮになる。本期間Ｔ１１では、ＴＦＴ３のＯＮにより、Ｌ−ＴＦＴ、Ｄ−ＴＦＴのソース端子の電圧、有機ＥＬ素子ＬＥＤのアノード端子の電圧Ｖｂは、共にＴＦＴ３を介して接地線ＧＮＤの電圧と同電位となる。一方、ＴＦＴ４、ＴＦＴ５のＯＮにより、データ線ＤＬから、有機ＥＬ素子ＬＥＤに供給したい電流の１６倍の電流がＬ−ＴＦＴのドレイン端子に供給される。これにより、ゲート端子の電圧Ｖａは、Ｌ−ＴＦＴのドレイン端子−ソース端子間に有機ＥＬ素子ＬＥＤに供給したい電流の１６倍の電流が流れるような電圧に設定される。一方、電源線ＶＳの電圧がＧＮＤであるため、Ｄ−ＴＦＴのドレイン端子−ソース端子間には電流が流れない。また、有機ＥＬ素子ＬＥＤのアノード端子の電圧Ｖｂが接地線ＧＮＤの電圧と同電位であるため、有機ＥＬ素子ＬＥＤにも電流が流れない。
【００９６】
引き続き、走査線ＳＬの信号をＬレベル、電源線ＶＳの電圧をＶＤとする期間（ＬＥＤ駆動期間＝発光期間に相当）Ｔ２１を設ける。ただし、本期間Ｔ２１を第一の実施例のＬＥＤ駆動期間Ｔ２の１／４とする。本期間Ｔ２１において、ＴＦＴ３、ＴＦＴ４、ＴＦＴ５がＯＦＦになる。さらに、容量Ｃにより、Ｄ−ＴＦＴのゲート端子−ソース端子間の電圧差は、電流書き込み期間Ｔ１１に設定された電圧差となる。つまり、Ｄ−ＴＦＴは、飽和動作を行う限り、Ｄ−ＴＦＴから有機ＥＬ素子ＬＥＤに向けて電流書き込み期間Ｔ１１に設定された電流、すなわち有機ＥＬ素子ＬＥＤに供給したい電流の４倍を供給する電流源となる。従って、Ｄ−ＴＦＴのソース端子電圧は、電流書き込み期間Ｔ１１に設定された電流を有機ＥＬ素子ＬＥＤに流すようなアノード端子電圧となる。そして、Ｄ−ＴＦＴのゲート端子電圧は、有機ＥＬ素子ＬＥＤのアノード端子電圧に電流書き込み期間Ｔ１１に設定されるゲート端子−ソース端子間の電圧差を加えた電圧となる。その結果、有機ＥＬ素子ＬＥＤは供給された電流に従って発光する。
【００９７】
さらに、走査線ＳＬの信号をＬレベル、電源線ＶＳの電圧をＧＮＤとする期間（黒表示期間）Ｔ２２を設ける。本期間Ｔ２２において、Ｄ−ＴＦＴから電流が流れず、有機ＥＬ素子ＬＥＤは発光しない。
【００９８】
以後、有機ＥＬディスプレイでは、各ラインに上記動作を繰り返すことで、ディスプレイの表示を行う。
【００９９】
従って、本実施例は、第一の実施例と同じ効果が得られる。また、本実施例において、黒表示期間を設け、ＬＥＤ駆動期間を第一の実施例の１／４とし、かつ、有機ＥＬ素子ＬＥＤに流れる電流を４倍としている。これにより、時間平均の輝度が、第一の実施例とほぼ同一とすることができる。その一方、データ線から供給される電流は、第一の実施例の４倍となるため、電流書き込み期間がより短縮でき、第一の実施例よりもさらに大型・高精細のディスプレイにも適用可能となる。
【実施例３】
【０１００】
次に、本発明の第三の実施例について説明する。
【０１０１】
本実施例の構成を図４に示す。同図に示す発光表示デバイスは、有機ＥＬ表示装置（ＡＭ型有機ＥＬディスプレイ）の各画素において、カソード端子が接地線ＧＮＤに接続（接地）している有機ＥＬ素子ＬＥＤと、この有機ＥＬ素子ＬＥＤを駆動する駆動回路１０１とを備える。
【０１０２】
有機ＥＬ素子ＬＥＤは、下から、アノード電極、有機材料発光層、及びカソード電極という順に積層されている。
【０１０３】
駆動回路１０１は、第一のｎ型ＴＦＴ（以下Ｌ−ＴＦＴ）、第二のｎ型ＴＦＴ（以下Ｄ−ＴＦＴ）、第三のｎ型ＴＦＴ（以下ＴＦＴ３）、第四のｎ型ＴＦＴ（以下ＴＦＴ４）、第五のｎ型ＴＦＴ（以下ＴＦＴ５）を有する。更に、駆動回路１０１は第六のｎ型ＴＦＴ（第六の薄膜トランジスタ、以下ＴＦＴ６）、及び容量Ｃを有する。Ｌ−ＴＦＴとＤ−ＴＦＴは、カレントミラー回路を構成するｎ型ＴＦＴ（ｎ型カレントミラーＴＦＴ）から構成され、ＴＦＴ３、ＴＦＴ４、ＴＦＴ５、及びＴＦＴ６は、スイッチング素子（スイッチ）を構成するｎ型ＴＦＴ（ｎ型スイッチングＴＦＴ）から構成される。
【０１０４】
この駆動回路１０１には、画素の表示階調に相当する電流をＬ−ＴＦＴに供給するデータ線ＤＬと、ＴＦＴ３、ＴＦＴ４、ＴＦＴ５の各ゲート端子に接続する第一の走査線ＳＬＡが配置されている。更に、この駆動回路１０１には、ＴＦＴ６のゲート端子に接続する第二の走査線ＳＬＢと、電源線ＶＳと、接地線ＧＮＤとの各配線が配置されている。接地線ＧＮＤは、本発明の第一の配線、データ線ＤＬは本発明の第二の配線、電源線ＶＳは本発明の第三の配線、第一の走査線ＳＬＡ及び第二の走査線ＳＬＢは本発明の第四の配線にそれぞれ対応する。
【０１０５】
Ｌ−ＴＦＴは、ソース端子が有機ＥＬ素子ＬＥＤのアノード端子に接続され、ゲート端子が容量Ｃの一端に接続されている。Ｌ−ＴＦＴは、本発明のカレントミラー回路を構成する第一の薄膜トランジスタに対応する。
【０１０６】
Ｄ−ＴＦＴは、ソース端子が有機ＥＬ素子ＬＥＤのアノード端子に接続され、ゲート端子が容量Ｃ１の一端に接続されている。Ｄ−ＴＦＴは、本発明のカレントミラー回路を構成する第二の薄膜トランジスタに対応する。
【０１０７】
ＴＦＴ３は、ソース端子／ドレイン端子の一端が有機ＥＬ素子ＬＥＤのアノード端子に接続され、ソース／ドレイン端子の他端が接地線ＧＮＤに接続（接地）されている。ＴＦＴ３は、本発明の第一のスイッチに対応する。
【０１０８】
ＴＦＴ４は、ソース端子／ドレイン端子の一端がデータ線ＤＬに接続され、ソース端子／ドレイン端子の他端がＬ−ＴＦＴのドレイン端子に接続されている。ＴＦＴ４は、本発明の第二のスイッチに対応する。
【０１０９】
ＴＦＴ５は、ソース端子／ドレイン端子の一端がＬ−ＴＦＴのドレイン端子に接続され、ソース端子／ドレイン端子の他端が前記Ｌ−ＴＦＴのゲート端子に接続されている。ＴＦＴ５は、本発明の第三のスイッチに対応する。
【０１１０】
ＴＦＴ６は、ソース端子／ドレイン端子の一端がＤ−ＴＦＴのドレイン端子に接続され、ソース端子／ドレイン端子の他端が電源線ＶＳに接続されている。ＴＦＴ６は、本発明の第四のスイッチに対応する。
【０１１１】
容量Ｃは、一端がＬ−ＴＦＴとＤ−ＴＦＴのゲート端子に接続され、他端がＬ−ＴＦＴとＤ−ＴＦＴのソース端子に接続されている。また、容量Ｃの他端は、有機ＥＬ素子ＬＥＤのアノード端子に接続されている。
【０１１２】
ここで、電源線ＶＳの電圧は、後述する電流書き込み期間で書き込む電流が、Ｄ−ＴＦＴと有機ＥＬ素子ＬＥＤに流れた場合でも、Ｄ−ＴＦＴが飽和領域で動作する電圧ＶＤとする。
【０１１３】
また、Ｌ−ＴＦＴの電流能力は、Ｄ−ＴＦＴの４倍であるとする。これは、Ｌ−ＴＦＴとＤ−ＴＦＴのチャネル長を同じとし、Ｌ−ＴＦＴのチャネル幅をＤ−ＴＦＴのチャネル幅の４倍とすることで実現できる。
【０１１４】
さらに、容量Ｃの容量値は、Ｌ−ＴＦＴやＤ−ＴＦＴに関するオーバーラップ容量などの寄生容量の総和に比べ、３倍以上とする。
【０１１５】
次に、図５に示すタイミングチャートを参照して、本実施例の動作を説明する。
【０１１６】
まず、第一の走査線ＳＬＡの信号をＨレベル、第二の走査線ＳＬＢの信号をＬレベルとする期間（電流書き込み期間）Ｔ１１において、ＴＦＴ３、ＴＦＴ４、ＴＦＴ５がＯＮ、ＴＦＴ６がＯＦＦになる。本期間Ｔ１１において、ＴＦＴ３のＯＮにより、Ｌ−ＴＦＴ、Ｄ−ＴＦＴのソース端子の電圧、有機ＥＬ素子ＬＥＤのアノード端子の電圧Ｖｂは、共に接地線ＧＮＤの電圧と同電位となる。一方、ＴＦＴ４、ＴＦＴ５のＯＮにより、データ線ＤＬから、有機ＥＬ素子ＬＥＤに供給したい電流の１６倍の電流がＬ−ＴＦＴのドレイン端子に供給される。これにより、ゲート端子の電圧Ｖａは、Ｌ−ＴＦＴのドレイン端子−ソース端子間に有機ＥＬ素子ＬＥＤに供給したい電流の４倍の電流が流れるような電圧に設定される。一方、Ｄ−ＴＦＴのドレイン端子−ソース端子間には、ＴＦＴ６がＯＦＦであるため、電源線ＶＳとの間の電流経路が遮断され、電流が流れない。また、有機ＥＬ素子ＬＥＤのアノード端子の電圧が接地線ＧＮＤの電圧と同電位であるため、有機ＥＬ素子ＬＥＤに流れない。
【０１１７】
次に、第一の走査線ＳＬＡの信号をＬレベル、第二の走査線ＳＬＢの信号をＨレベルとする期間（ＬＥＤ駆動期間＝発光期間に相当）Ｔ２１を設ける。ただし、本期間Ｔ２１を第一の実施例のＬＥＤ駆動期間Ｔ２の１／４とする。本期間Ｔ２１において、ＴＦＴ３、ＴＦＴ４、ＴＦＴ５がＯＦＦ、ＴＦＴ６がＯＮになる。さらに、容量Ｃにより、Ｄ−ＴＦＴのゲート端子−ソース端子間の電圧差は、電流書き込み期間Ｔ１１に設定された電圧差となる。つまり、Ｄ−ＴＦＴは、飽和動作を行う限り、Ｄ−ＴＦＴから有機ＥＬ素子ＬＥＤに向けて電流書き込み期間Ｔ１１に設定された電流、すなわち有機ＥＬ素子ＬＥＤに供給したい電流の４倍を供給する電流源となる。従って、Ｄ−ＴＦＴのソース端子電圧は、電流書き込み期間Ｔ１１に設定された電流を有機ＥＬ素子ＬＥＤに流すようなアノード端子電圧となる。そして、Ｄ−ＴＦＴのゲート端子電圧は、有機ＥＬ素子ＬＥＤのアノード端子電圧に電流書き込み期間Ｔ１１に設定されるゲート端子−ソース端子間の電圧差を加えた電圧となる。その結果、有機ＥＬ素子ＬＥＤは供給された電流に従って発光する。
【０１１８】
さらに、第一の走査線ＳＬＡの信号をＬレベル、第二の走査線ＳＬＢの信号をＬレベルとする期間（黒表示期間）Ｔ２２を設ける。本期間Ｔ２２において、ＴＦＴ６がＯＦＦとなり、電源線ＶＳとＤ−ＴＦＴのドレイン端子間の電流経路が遮断されるため、Ｄ−ＴＦＴから電流が流れず、有機ＥＬ素子ＬＥＤは発光しない。
【０１１９】
以後、有機ＥＬディスプレイでは、各ラインに上記動作を繰り返すことで、ディスプレイの表示を行う。
【０１２０】
本実施例は、信号線ＳＬＢと、ＴＦＴ６を追加することで、電源ＶＳを変動することなく、第二の実施例の効果を実現できる。
【０１２１】
なお、第一の実施例から第三の実施例において、Ｌ−ＴＦＴとＤ−ＴＦＴの電流能力比を４倍としたが、Ｌ−ＴＦＴとＤ−ＴＦＴの電流能力の比は、有機ＥＬ素子ＬＥＤの電流−輝度特性と、データ線ＤＬの負荷容量に従って、設定することが可能である。
【０１２２】
また、第二の実施例、並びに、第三の実施例において、ＬＥＤ駆動期間を、第一の実施例のＬＥＤ駆動期間の１／４としたが、第一の実施例のＬＥＤ駆動期間より短くすることで、程度の差こそあるが、同様の効果が得られる。
【０１２３】
また、第一の実施例から第三の実施例において、有機ＥＬ素子ＬＥＤは、カソード端子が接地しており、ＴＦＴは全てｎ型ＴＦＴ（ｎ型薄膜トランジスタ）で構成されている。ｐ型ＴＦＴ（ｐ型薄膜トランジスタ）のみで構成する場合には、次のように構成してもよい。
【０１２４】
有機ＥＬ素子ＬＥＤのアノード端子を電源配線ＶＳに接続し、ｐ型カレントミラーＴＦＴ（第一及び第二のｐ型薄膜トランジスタ、Ｌ−ＴＦＴ、Ｄ−ＴＦＴ）のソース端子と有機ＥＬ素子ＬＥＤのカソード端子を接続する。Ｌ−ＴＦＴ、Ｄ−ＴＦＴのソース端子と電源配線ＶＳの間にｐ型ＴＦＴ（ＴＦＴ３）を設ける。Ｌ−ＴＦＴのドレイン端子と階調に相当する電流を供給する配線ＤＬ間にｐ型ＴＦＴ（ＴＦＴ４）、Ｌ−ＴＦＴのドレイン端子−ゲート端子間にｐ型ＴＦＴ（ＴＦＴ５）を設ける。Ｄ−ＴＦＴのドレイン端子を、ＧＮＤが印加されている電源線に接続する。あるいは、Ｄ−ＴＦＴのドレイン端子を、ＬＥＤ駆動期間はＧＮＤを印加し、それ以外の期間はＶＳを印加することのできる電源線に接続する。あるいは、Ｄ−ＴＦＴのドレイン端子を、ｐ型ＴＦＴ（ＴＦＴ６）を経由してＧＮＤが印加されている電源線に接続する。そして、走査線ＳＬ、ＳＬＡ、ＳＬＢの信号を反転する。こうすることで、第一の実施例から第三の実施例と同様な構成が実現でき、同様な効果を得ることが可能である。
【０１２５】
また、第一の実施例から第三の実施例において、走査線を追加することにより、第一の期間の終了時に、スイッチ機能を果たすＴＦＴの内、ＴＦＴ５を最も早くＯＮからＯＦＦに動作させる。こうすることで、他のスイッチ機能を果たすＴＦＴの動作に伴うノイズを抑え、精度の高い駆動が可能である。
【産業上の利用可能性】
【０１２６】
本発明は、有機ＥＬ素子を用いた発光表示デバイスのほか、有機ＥＬ素子以外の供給される電流により発光する発光素子を用いた発光表示デバイスや、供給される電流により任意の機能を示す一般的な電流負荷を用いる電流負荷デバイスにも適用できる。
【図面の簡単な説明】
【０１２７】
【図１】本発明の第一の実施例に係る発光表示デバイスの画素の構成を示す回路図である。
【図２】本発明の第一の実施例に係る発光表示デバイスの動作を説明するタイミングチャートである。
【図３】本発明の第二の実施例に係る発光表示デバイスの動作を説明するタイミングチャートである。
【図４】本発明の第三の実施例に係る発光表示デバイスの画素の構成を示す回路図である。
【図５】本発明の第三の実施例に係る発光表示デバイスの動作を説明するタイミングチャートである。
【図６】画素の構成を示す図である。
【図７】有機ＥＬ表示装置の構成を示す図である。
【図８】第一の従来例の画素の構成を示す回路図である。
【図９】第二の従来例の画素の構成を示す回路図である。
【図１０】第三の従来例の画素の構成を示す回路図である。
【図１１】第四の従来例の画素の構成を示す回路図である。
【符号の説明】
【０１２８】
１００  有機ＥＬ表示装置
１０１  駆動回路
ＬＥＤ  有機ＥＬ素子
Ｌ−ＴＦＴ、Ｄ−ＴＦＴ  カレントミラー回路を構成するｎ型ＴＦＴ
ＴＦＴ３〜ＴＦＴ６  スイッチング素子（スイッチ）を構成するｎ型ＴＦＴ
ＶＳ  電源線
ＳＬ  走査線
ＤＬ  データ線
ＳＬ（１）〜ＳＬ（ｍ）  １〜ｍ番目の各行の走査線
ＤＬ（１）〜ＤＬ（ｎ）  １〜ｎ番目の各列のデータ線
Ｃ  容量
ＳＷ１〜ＳＷ３  スイッチング素子
【図１】
0005473199.tif 000002
【図２】
0005473199.tif 000003
【図３】
0005473199.tif 000004
【図４】
0005473199.tif 000005
【図５】
0005473199.tif 000006
【図６】
0005473199.tif 000007
【図７】
0005473199.tif 000008
【図８】
0005473199.tif 000009
【図９】
0005473199.tif 000010
【図１０】
0005473199.tif 000011
【図１１】
0005473199.tif 000012