(57)【特許請求の範囲】
【請求項１】
ソースガスを励起してプラズマを生成し、前記プラズマに含まれるイオン種を単結晶半導体基板の一方の面から添加して、前記単結晶半導体基板に損傷領域を形成し、
前記単結晶半導体基板の一方の面上に絶縁層を形成し、
前記絶縁層を間に挟んで前記単結晶半導体基板と向かい合うように支持基板を密着させ、
前記単結晶半導体基板を加熱することにより、前記損傷領域において、単結晶半導体層が接着された前記支持基板と単結晶半導体基板とに分離し、
前記支持基板に接着された前記単結晶半導体層を押圧し、
前記押圧を、真空プレス法を用いて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項２】
ソースガスを励起してプラズマを生成し、前記プラズマに含まれるイオン種を単結晶半導体基板の一方の面から添加して、前記単結晶半導体基板に損傷領域を形成し、
前記単結晶半導体基板の一方の面上に絶縁層を形成し、
前記絶縁層を間に挟んで前記単結晶半導体基板と向かい合うように支持基板を密着させ、
前記単結晶半導体基板を加熱することにより、前記損傷領域において、単結晶半導体層が接着された前記支持基板と単結晶半導体基板とに分離し、
前記支持基板に接着された前記単結晶半導体層を押圧し、
前記押圧は、弾性材料でなるクッションが設けられたダイヤフラムが凹むことにより行われることを特徴とするＳＯＩ基板の作製方法。
【請求項３】
ソースガスを励起してプラズマを生成し、前記プラズマに含まれるイオン種を単結晶半導体基板の一方の面から添加して、前記単結晶半導体基板に損傷領域を形成し、
前記単結晶半導体基板の一方の面上に絶縁層を形成し、
前記絶縁層を間に挟んで前記単結晶半導体基板と向かい合うように支持基板を密着させ、
前記単結晶半導体基板を加熱することにより、前記損傷領域において、単結晶半導体層が接着された前記支持基板と単結晶半導体基板とに分離し、
前記支持基板に接着された前記単結晶半導体層を押圧し、
前記押圧時に加熱処理を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項４】
ソースガスを励起してプラズマを生成し、前記プラズマに含まれるイオン種を単結晶半導体基板の一方の面から添加して、前記単結晶半導体基板に損傷領域を形成し、
前記単結晶半導体基板の一方の面上に絶縁層を形成し、
前記絶縁層を間に挟んで前記単結晶半導体基板と向かい合うように支持基板を密着させ、
前記単結晶半導体基板を加熱することにより、前記損傷領域において、単結晶半導体層が接着された前記支持基板と単結晶半導体基板とに分離し、
前記支持基板に接着された前記単結晶半導体層を押圧し、
前記ソースガスに水素ガスを用い、Ｈ＋イオン、Ｈ２＋イオン及びＨ３＋イオンの総量に対してＨ３＋イオンが７０％以上含まれる前記イオン種を前記単結晶半導体基板の一方の面からイオンドーピング装置を用いて添加することを特徴とするＳＯＩ基板の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
押圧した前記単結晶半導体層の表面にドライエッチング又はウェットエッチングを行うことを特徴とするＳＯＩ基板の作製方法。
【請求項６】
ソースガスを励起してプラズマを生成し、前記プラズマに含まれるイオン種を単結晶半導体基板の一方の面から添加して、前記単結晶半導体基板に損傷領域を形成し、
前記単結晶半導体基板の一方の面上に絶縁層を形成し、
前記絶縁層を間に挟んで前記単結晶半導体基板と向かい合うように支持基板を密着させ、
前記単結晶半導体基板を加熱することにより、前記損傷領域において、単結晶半導体層が接着された前記支持基板と単結晶半導体基板とに分離し、
前記単結晶半導体層に対して選択的にエッチングを行うことにより、島状の単結晶半導体層を複数形成し、
前記複数の島状の単結晶半導体層を押圧することを特徴とするＳＯＩ基板の作製方法。
【請求項７】
ソースガスを励起してプラズマを生成し、前記プラズマに含まれるイオン種を単結晶半導体基板の一方の面から添加して、前記単結晶半導体基板に損傷領域を形成し、
前記単結晶半導体基板の一方の面に絶縁層を形成し、
前記絶縁層が形成された前記単結晶半導体基板に対して選択的にエッチングを行い、前記絶縁層及び前記単結晶半導体基板に前記損傷領域よりも深い開口部を設け、
前記絶縁層を間に挟んで前記単結晶半導体基板と向かい合うように支持基板を密着させ、
前記単結晶半導体基板を加熱することにより、前記損傷領域において、複数の単結晶半導体層が接着された前記支持基板と単結晶半導体基板とに分離し、
前記支持基板に接着された前記複数の単結晶半導体層を押圧することを特徴とするＳＯＩ基板の作製方法。
【請求項８】
請求項６又は請求項７において、
押圧した前記単結晶半導体層の表面にドライエッチング又はウェットエッチングを行うことを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁表面上に半導体層を有するＳＯＩ基板の作製方法に関する。
【背景技術】
【０００２】
近年、ガラス等の絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは集積回路や電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００３】
単結晶半導体のインゴットを薄く切断して作製されるシリコンウエハに代わり、絶縁層の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ：ＳＯＩ）と呼ばれるＳＯＩ基板が開発されており、マイクロプロセッサなどを製造する際の基板として普及しつつある。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させ、低消費電力化を図るものとして注目されている。
【０００４】
ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。例えば表面に酸化シリコン膜が形成されたシリコンウエハに水素等のイオンを注入することによって表面から所定の深さに損傷領域を形成し、別のウエハに損傷領域で分離された薄膜単結晶シリコン層（ＳＯＩ層）を接着する。さらに熱処理を施すことによりＳＯＩ層の接合強度を高めることでＳＯＩ基板を形成するという技術である。なお、水素イオン注入剥離法は、スマートカット法と呼ぶこともある。
【０００５】
一方、ガラスなどの絶縁基板にＳＯＩ層を形成しようとする試みもなされている。ガラス基板上にＳＯＩ層を形成したＳＯＩ基板の一例として、水素イオン注入剥離法を用いて、コーティング膜を有するガラス基板上に薄膜単結晶シリコン層（ＳＯＩ層）を形成したものが知られている（例えば、特許文献１参照）。この場合にも、シリコンウエハに水素イオンを注入することによって表面から所定の深さに損傷領域を形成し、ガラス基板とシリコンウエハを貼り合わせた後に、損傷領域においてシリコンウエハを剥離することで、ガラス基板上に薄膜単結晶シリコン層を形成している。
【特許文献１】特開２００４−１３４６７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、シリコンウエハとガラス基板との貼り合わせ工程において、シリコンウエハとガラス基板との接着界面に微小な異物（ゴミやガラス基板の表面に残留する研磨剤など）が付着していると、接着界面にボイドが多発して、接着不良が増加する原因となっている。また、ガラス基板の反りや撓みにより、接着界面の一部に気泡が取り込まれると、接着不良が生じる可能性が高くなる。また、シリコンウエハには面取り加工がされており、シリコンウエハの周辺部において接着不良が生じやすいという問題がある。
【０００７】
このような接着不良が多発すると接着強度が低下して、接着界面で薄膜単結晶シリコン層が剥がれてしまうおそれがある。
【０００８】
また、これ以外にも、例えば、半導体装置を製造する場合においてもこのような接着不良があると、高品質の半導体装置を製造するための妨げとなる。
【０００９】
本発明は、これらの点に鑑みてなされたものであり、単結晶半導体層と支持基板との接着不良を低減し、単結晶半導体層と支持基板との接着強度の高いＳＯＩ基板を製造することを目的の一とする。また、このようなＳＯＩ基板を用いた信頼性の高い半導体装置を製造することを目的の一とする。
【課題を解決するための手段】
【００１０】
本発明の一は、ソースガスを励起してプラズマを生成し、プラズマに含まれるイオン種を単結晶半導体基板の一方の面から添加して、単結晶半導体基板に損傷領域を形成し、単結晶半導体基板の一方の面上に絶縁層を形成し、絶縁層を間に挟んで単結晶半導体基板と向かい合うように支持基板を密着させ、単結晶半導体基板を加熱することにより、損傷領域において、支持基板に接着された単結晶半導体層と単結晶半導体基板とに分離し、支持基板に接着された単結晶半導体層を押圧することを特徴としている。
【００１１】
本発明の一は、ソースガスを励起してプラズマを生成し、プラズマに含まれるイオン種を単結晶半導体基板の一方の面から添加して、単結晶半導体基板に損傷領域を形成し、単結晶半導体基板の一方の面上に絶縁層を形成し、絶縁層を間に挟んで単結晶半導体基板と向かい合うように支持基板を密着させ、単結晶半導体基板を加熱することにより、損傷領域において、支持基板に接着された単結晶半導体層と単結晶半導体基板とを分離し、単結晶半導体層に対して選択的にエッチングを行うことにより、島状の単結晶半導体層を複数形成し、複数の島状の単結晶半導体層を押圧することを特徴とするＳＯＩ基板としている。
【００１２】
本発明の一は、ソースガスを励起してプラズマを生成し、プラズマに含まれるイオン種を単結晶半導体基板の一方の面から添加して、単結晶半導体基板に損傷領域を形成し、単結晶半導体基板の一方の面に絶縁層を形成し、絶縁層が形成された単結晶半導体基板に対して選択的にエッチングを行い、絶縁層及び単結晶半導体基板に損傷領域よりも深い開口部を設け、絶縁層を間に挟んで単結晶半導体基板と向き合うように支持基板を密着させ、単結晶半導体基板を加熱することにより、損傷領域において、支持基板に接着された複数の単結晶半導体層と単結晶半導体基板とを分離し、支持基板に接着された複数の単結晶半導体層を押圧することを特徴としている。
【００１３】
なお、絶縁層の膜厚は、５００ｎｍ乃至１０００ｎｍとすることが好ましい。
【００１４】
ここで、本明細書において単結晶とは、結晶面、又は結晶軸が揃っている結晶であり、それを構成している原子又は分子が空間的に規則正しい配列になっているものをいう。もっとも、単結晶は原子が規則正しく配列することによって構成されるものであるが、一部にこの配列の乱れがある格子欠陥を含むもの、意図的又は非意図的に格子歪みを有するものも含まれる。
【発明の効果】
【００１５】
本発明を適用することにより、単結晶半導体層と支持基板との接着不良が低減され、接着強度の高いＳＯＩ基板を製造することができる。また、このようなＳＯＩ基板を用いた信頼性の高い半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
本実施の形態では、単結晶半導体基板を分離して、支持基板に接着された単結晶半導体層と単結晶半導体基板とに分離し、支持基板に接着された単結晶半導体層の表面に対して押圧を行うＳＯＩ基板の製造方法について、図面を参照して説明する。また、本実施の形態では、ガラス基板等耐熱温度が低い基板に単結晶半導体層を設けることを目的の一とするＳＯＩ基板の製造方法についても合わせて説明する。
【００１８】
まず、単結晶半導体基板１０１を準備する。単結晶半導体基板１０１は、所望の大きさ、形状に加工されている。単結晶半導体基板１０１は、例えば、単結晶シリコン基板、ゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板等である。単結晶シリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズの円形のものが代表的である。また、直径１８インチ（４５０ｍｍ）サイズの円形のものも用いることができる。なお、形状は円形に限られず矩形状に加工した単結晶シリコン基板を用いることも可能である。
【００１９】
単結晶半導体基板１０１の一方の面に窒素を含有する絶縁層１０２を形成する（図１（Ａ））。窒素を含有する絶縁層１０２は、後に単結晶半導体基板１０１の一部を支持基板に貼り合わせて単結晶半導体層を設けた際に、支持基板側からの不純物汚染を防ぐ目的で設けておくことが好ましい。すなわち、窒素を含有する絶縁層１０２は支持基板に含まれる可動イオンや水分等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。従って、不純物汚染が問題とならない場合には、窒素を含有する絶縁層１０２は省略することも可能である。
【００２０】
窒素を含有する絶縁層１０２は、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等を用いて窒化シリコン層、窒化酸化シリコン層又は酸化窒化シリコン層を単層構造又は２層以上の積層構造で形成することができる。窒素を含有する絶縁層１０２は、５０ｎｍ乃至２００ｎｍの範囲で設けることが好ましい。本実施の形態では、絶縁層１０２として、単結晶半導体基板１０１側から酸化窒化シリコン層１０２ａ（膜厚５０ｎｍ）、窒化酸化シリコン層１０２ｂ（膜厚５０ｎｍ）を積層する。なお、本明細書における化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含むものとする。
【００２１】
なお、酸化窒化シリコン層とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２２】
次いで、絶縁層１０２を介して、電界で加速されたイオンでなるイオンビーム１０５を単結晶半導体基板１０１に照射することで単結晶半導体基板に導入し、単結晶半導体基板１０１の一方の面から所定の深さの領域に損傷領域１０３を形成する（図１（Ｂ）参照）。イオンビーム１０５は、ソースガスを励起して、ソースガスのプラズマを生成し、プラズマから電界の作用により、プラズマに含まれるイオンを引き出すことで生成される。
【００２３】
損傷領域１０３が形成される領域の深さは、イオンビーム１０５の加速電圧とイオンビーム１０５の入射角によって調節することができる。イオンの平均侵入深さとほぼ同じ深さの領域に損傷領域１０３が形成される。イオンを導入する深さで、単結晶半導体基板１０１から分離される単結晶半導体層の厚さが決定される。この単結晶半導体層の厚さが２０ｎｍ乃至５００ｎｍ、好ましくは２０ｎｍ乃至２００ｎｍとなるように、損傷領域１０３が形成される深さを調節する。
【００２４】
イオンを単結晶半導体基板１０１に添加するには、イオン注入装置、又はイオンドーピング装置を用いることができる。イオン注入装置では、ソースガスを励起しプラズマを生成し、プラズマ中からイオン種を引き出し、イオン種を質量分離して所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、ソースガスを励起しプラズマを生成し、プラズマ中からイオン種を引き出し、イオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオン注入を行うことができる。本明細書において、イオン注入装置、又はイオンドーピング装置のいずれか一方を特に用いる必要がある場合にのみそれを明記し、特に明記しないときは、いずれの装置を用いてイオンの照射を行っても良いこととする。
【００２５】
イオンドーピング装置を用いる場合のイオンの照射工程は、例えば、以下の条件で行うことができる。
・加速電圧  １０ｋＶ以上１００ｋＶ以下（好ましくは、２０ｋＶ以上８０ｋＶ以下）
・ドーズ量  １×１０１６ａｔｏｍｓ／ｃｍ２以上４×１０１６ａｔｏｍｓ／ｃｍ２以下
・ビーム電流密度  ２μＡ／ｃｍ２（好ましくは、５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
【００２６】
イオンドーピング装置を用いる場合、イオンの照射工程のソースガスには水素ガスを用いることができる。水素ガス（Ｈ２ガス）を用いることにより、イオン種としてＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３＋を多く照射することが好ましい。Ｈ３＋イオンを多く照射することで、Ｈ＋、Ｈ２＋を照射するよりもイオンの照射効率が向上する。つまり、イオンの照射にかかる時間を短縮することができる。また、損傷領域１０３においての分離がより容易になる。また、Ｈ３＋を用いることにで、イオンの平均侵入深さを浅くすることができるため、損傷領域１０３をより浅い領域に形成することができる。
【００２７】
イオン注入装置を用いる場合には、質量分離により、Ｈ３＋イオンが照射されるようにすることが好ましい。もちろんＨ２＋を照射しても良い。但し、イオン注入装置を用いる場合には、イオン種を選択して照射するため、イオンドーピング装置を用いる場合と比較して、イオンの照射効率が低下する場合がある。
【００２８】
イオンドーピング装置を用いる場合は、イオンビーム１０５に、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋イオンが７０％以上含まれるようにすることが好ましい。より好ましくは、Ｈ３＋イオンが含まれる割合を８０％以上とする。このようにＨ３＋の割合を高めておくと、損傷領域１０３に１×１０２０ａｔｏｍｓ／ｃｍ３以上の水素を含ませることができるので、半導体層の分離が容易になる。
【００２９】
イオン照射工程のソースガスには水素ガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガス、塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種又は複数種のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビーム１０５を作り出すことができる。このようなイオンビーム１０５を用いることで、損傷領域１０３を効率良く形成することができる。
【００３０】
以下において、本発明の特徴の一であるイオンの照射方法について考察する。
【００３１】
本発明では、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。
【００３２】
（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ＋、Ｈ２＋、Ｈ３＋といった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ                         ・・・・・    （１）
ｅ＋Ｈ２→ｅ＋Ｈ２＋＋ｅ                         ・・・・・    （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ             ・・・・・    （３）
ｅ＋Ｈ２＋→ｅ＋（Ｈ２＋）＊→ｅ＋Ｈ＋＋Ｈ            ・・・・・    （４）
Ｈ２＋＋Ｈ２→Ｈ３＋＋Ｈ                             ・・・・・    （５）
Ｈ２＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２                         ・・・・・    （６）
ｅ＋Ｈ３＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ                     ・・・・・    （７）
ｅ＋Ｈ３＋→Ｈ２＋Ｈ                             ・・・・・    （８）
ｅ＋Ｈ３＋→Ｈ＋Ｈ＋Ｈ                         ・・・・・    （９）
【００３３】
図２７に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図２７に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。なお、以下の反応式は、実験的に観測されていないため、図２７では、バツ印で示している。
Ｈ２＋Ｈ＋→Ｈ３＋                                      ・・・・・    （１０）
Ｈ２＋＋Ｈ→Ｈ３＋                                      ・・・・・    （１１）
【００３４】
（Ｈ３＋の生成過程）
上記のように、Ｈ３＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３＋の割合は減少する。
【００３５】
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
【００３６】
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
【００３７】
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
【００３８】
これをＨ２＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ２＋の運動エネルギーは大きくなり、反対の状況では、Ｈ２＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ３＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ３＋は増加する傾向となる。
【００３９】
（イオン源による差異）
ここで、イオン種の割合（特にＨ３＋の割合）が異なる例を示す。図２は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ＋、Ｈ２＋、Ｈ３＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図２では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図２から、上記イオン源により生成されるイオンの割合は、Ｈ＋：Ｈ２＋：Ｈ３＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
【００４０】
図３は、図２とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図３は、図２と同様、横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ＋、Ｈ２＋、Ｈ３＋に対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図３から、プラズマ中のイオンの割合はＨ＋：Ｈ２＋：Ｈ３＋＝３７：５６：７程度であることが分かる。なお、図３はソースガスがＰＨ３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
【００４１】
図３のデータを得たイオン源の場合には、Ｈ＋、Ｈ２＋及びＨ３＋のうち、Ｈ３＋が７％程度しか生成されていない。他方、図２のデータを得たイオン源の場合には、Ｈ３＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。
【００４２】
（Ｈ３＋の照射メカニズム）
図２のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋、Ｈ２＋、Ｈ３＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合。
２．照射されるイオン種がＨ２＋で、照射後もＨ２＋（Ｈ２）のままである場合。
３．照射されるイオン種がＨ２＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合。
４．照射されるイオン種がＨ３＋で、照射後もＨ３＋（Ｈ３）のままである場合。
５．照射されるイオン種がＨ３＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合。
【００４３】
（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ  Ｓｔｏｐｐｉｎｇ  ａｎｄ  Ｒａｎｇｅ  ｏｆ  Ｉｏｎｓ  ｉｎ  Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ  Ｔｒａｎｓｐｏｒｔ  ｏｆ  Ｉｏｎｓ  ｉｎ  Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ２＋を質量２倍のＨ＋に置き換えて計算した。また、モデル４ではＨ３＋を質量３倍のＨ＋に置き換えて計算した。さらに、モデル３ではＨ２＋を運動エネルギー１／２のＨ＋に置き換え、モデル５ではＨ３＋を運動エネルギー１／３のＨ＋に置き換えて計算を行った。
【００４４】
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。
【００４５】
図２８に、モデル１乃至モデル５を用いて水素イオン種をＳｉ基板に照射した場合（Ｈ換算で１０万個照射時）のＳｉ基板中の水素原子数の計算結果を示す。また、図２の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーが数ｋｅＶ程度であるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ原子との衝突により、大部分のＨ２＋やＨ３＋が、Ｈ＋やＨに分離しているためと思われる。
【００４６】
以上より、モデル２乃至モデル４については、以下では考慮しない。図２９乃至図３１に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図２９は加速電圧を８０ｋＶとした場合を示し、図３０は加速電圧を６０ｋＶとした場合を示し、図３１は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。
【００４７】
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
【００４８】
現実に照射されるイオン種の割合（Ｈ＋：Ｈ２＋：Ｈ３＋＝１：１：８程度）を考えればＨ２＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する原子の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
【００４９】
図３２に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［Ｈ３＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５におけるＨ３＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比（Ｈ＋：Ｈ２＋：Ｈ３＋＝１：１：８程度）に近い値が得られていると言える。
【００５０】
（Ｈ３＋を用いる効果）
図２に示すようなＨ３＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３＋に起因する複数のメリットを享受することができる。例えば、Ｈ３＋はＨ＋やＨなどに分離して基板内に導入されるため、主にＨ＋やＨ２＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、ＳＯＩ基板の生産性向上を図ることができる。また、Ｈ３＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
【００５１】
なお、本明細書では、Ｈ３＋を効率的に照射するために、図２に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。一方で、Ｈ３＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。
【００５２】
次いで、単結晶半導体基板１０１上の絶縁層１０２上に絶縁層１０４（接合層とも記す）を形成する（図４（Ａ）参照）。絶縁層１０４は、単結晶半導体基板１０１が支持基板と接着を形成する面に設ける。単層構造としても２層以上の積層構造としてもよいが、支持基板と接着する面（以下、「接着面」とも記す）が平滑面を有し親水性表面となる絶縁層を用いることが好ましい。絶縁層１０４、絶縁層１０２を有する単結晶半導体基板１０１を半導体基板１２０とする。
【００５３】
平滑面を有し親水性表面を形成できる絶縁層としては、水素を含有する酸化シリコン、水素を含有する窒化シリコン、酸素と水素を含有する窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等を適用することができる。
【００５４】
水素を含有する酸化シリコンとしては、例えば有機シランガスをシリコンソースガスとし、化学気相成長法（ＣＶＤ、Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により作製される酸化シリコンは好ましい。有機シランガスを用いて形成された絶縁層１０４、例えば酸化シリコン膜を用いることによって、支持基板と単結晶半導体層との接着を強固にすることができるためである。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００５５】
なお、接合層として機能する酸化シリコン層は、モノシラン、ジシラン、又はトリシランを原料ガスに用いて化学気相成長法により形成することもできる。また接合層として機能する酸化シリコン層は熱酸化膜でもよく、塩素を含んでいると好適である。
【００５６】
水素を含有する窒化シリコンは、シランガスとアンモニアガスを用いてプラズマＣＶＤ法により形成することができる。前記ガスに水素が加えられていても良い。酸素と水素を含有する窒化シリコンは、シランガスとアンモニアガスと亜酸化窒素ガスを用いてプラズマＣＶＤ法で作製することができる。いずれにしても、プラズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法等の化学気相成長法により、シランガス等を原料ガスとして用いて作製される酸化シリコン、酸化窒化シリコン、窒化酸化シリコンであって水素が含まれるものであれば適用することができる。化学気相成長法による成膜では、単結晶半導体基板１０１に形成した損傷領域１０３から脱ガスが起こらない程度の温度を適用する。例えば、成膜温度を３５０℃以下とすることが好ましい。なお、単結晶半導体基板１０１から単結晶半導体層を分離する加熱処理は、化学気相成長法による成膜温度よりも高い加熱処理温度が適用される。いずれにしても絶縁層１０４として、平滑面を有し、水酸基が付いた表面を有するものであれば良い。
【００５７】
絶縁層１０４の膜厚は１０ｎｍ以上１０００ｎｍ以下で設けることができる。また、接着を良好に行うために、５００ｎｍ以上１０００ｎｍ以下で設けることが好ましい。
【００５８】
次いで、絶縁層１０４を間に挟んで単結晶半導体基板１０１と向かい合うように支持基板１０７を密着させる（図４（Ｂ）参照）。単結晶半導体基板１０１上に形成された絶縁層１０４の表面と支持基板１０７の表面とを密着させることにより、単結晶半導体基板１０１と支持基板１０７とが接着する。
【００５９】
支持基板１０７は、絶縁表面を有する基板を用いる。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を用いる。ガラス基板のサイズは接合する単結晶半導体基板のサイズを考慮して決めれば良い。複数の単結晶半導体基板を一枚のガラス基板に接合させることもできる。その場合には、液晶パネルなどの生産に使用される大面積のガラス基板を適用することもできる。例えば第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる大面積のマザーガラス基板を用いる。大面積のマザーガラス基板を支持基板１０７として用いてＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現できる。その結果、１枚の基板から製造できる表示パネルの数（面取り数）を増大させることが可能となり、生産性を向上させることができる。
【００６０】
アルミノシリケートガラス、アルミノホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板の表面は、研磨面を有しているものを用いると平坦性が頗る良好であり好ましい。ガラス基板の研磨面と単結晶半導体基板、若しくは単結晶半導体基板に形成された絶縁層とを接着させることにより、接着不良を低減することができる。ガラス基板の研磨は、例えば酸化セリウム等で行えば良い。研磨処理をすることで、ガラス基板の主表面における端部領域を含む略全面に単結晶半導体基板を貼り合わせることができる。
【００６１】
また、低温で接合を形成するために、支持基板１０７としてＳｉＯ２及びＡｌ２Ｏ３を主成分として含むガラス基板を用いることが好ましい。すなわち、酸化シリコンのみでなく酸化アルミニウムを主成分とするガラス基板を用いることで、７００℃以下の低温においても接合を形成することができる。例えば、支持基板１０７に含まれる成分の合計を１００重量％とするときに、ＳｉＯ２を５５〜７４重量％、Ａｌ２Ｏ３を７〜１８重量％含み、他に０〜１５重量％の範囲でＭｇＯ、ＣａＯ、ＳｒＯ、Ｂ２Ｏ、ＢａＯが含まれる支持基板１０７を用いる。支持基板１０７に含まれるアルミニウム原子と、絶縁層１０４に含まれる酸化シリコン又は窒化シリコンのシリコン原子とが、酸素原子を介して、例えばＡｌ−Ｏ−Ｓｉ結合を生成することにより接合が形成される。この場合、酸化シリコンのみ（Ｓｉ−Ｏ−Ｓｉ結合）によって接合を形成するよりも、Ａｌ−Ｏ−Ｓｉ結合を利用する方が、低温で接合を形成することができる。
【００６２】
酸化シリコンと酸化アルミニウムを作用させて接合を形成する場合には、支持基板１０７の表面に平坦化膜を形成し、さらに酸化アルミニウム膜をスパッタリング法で形成しておいても良い。平坦化膜は、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコン膜、或いはシロキサン系材料を出発材料として塗布焼成された酸化シリコン膜を用いる。支持基板１０７の表面に平坦化膜を形成することで、表面の微細な凹凸の影響を無くし、微小な異物が付着していても埋め込んでしまうので、接合処理をした後の単結晶半導体層の欠損（ピンホール）の発生を防止することができる。平坦化膜の表面に形成される酸化アルミニウムは接合の形成に適しているばかりでなく、アルカリ金属等の不純物拡散を防ぐので、ブロッキング層としても作用する。
【００６３】
また、支持基板１０７と絶縁層１０４との接着を良好に行うために、接着面を活性化しておいてもよい。例えば、接着する面の一方又は双方に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行うことで接着面を活性化することもできる。このような表面処理により、４００℃以下の温度であっても異種材料間の接着をすることが容易となる。
【００６４】
絶縁層１０４を介して支持基板１０７と単結晶半導体基板１０１を貼り合わせた後は、加熱処理と加圧処理の一方又は両方を行うことが好ましい。加熱処理や加圧処理を行うことにより支持基板１０７と単結晶半導体基板１０１の接着強度を向上させることが可能となる。加熱処理の温度は、支持基板１０７の耐熱温度以下で行う。加圧処理は、支持基板１０７と単結晶半導体基板１０１を圧力容器に入れた状態で所定の圧力に加圧する。または、支持基板１０７と単結晶半導体基板１０１をセラミックス等でできた押圧板で上下から挟み、機械的な作用で１０ｋＮから２０ｋＮの力で押圧する。この場合、加圧と同時に、支持基板１０７と単結晶半導体基板１０１を加熱することで接着強度を向上させることができる。
【００６５】
図５は、半導体基板１２０と支持基板１０７とを密着し、加熱押圧して接着若しくは仮接着する装置の一例を示している。図５（Ａ）において、支持基板１０７は、基板ステージ３０１に載せられている。また、半導体基板１２０は、絶縁層１０４が支持基板１０７側を向くように設けられている。この上に移載器３０３により半導体基板１２０が運ばれてきて、所定の位置に接着できるように位置合わせを行う。そして図５（Ｂ）で示すように、移載器３０３が基板ステージ３０１に接近して、半導体基板１２０を支持基板１０７に載せる。半導体基板１２０は、移載器３０３の押ピン（図示せず）により圧着され、接着位置が固定される。その後、図５（Ｃ）で示すようにヒーター３０９の付いた加圧器３０８が移動して、半導体基板１２０を基板ステージ３０１に押し付け加圧する。この状態で、加圧器３０８のヒーター３０９と基板ステージ３０１のヒーター３０２により半導体基板１２０と支持基板１０７を加熱して接着強度を向上させる。
【００６６】
次いで、単結晶半導体基板１０１に加熱処理を行うことにより、損傷領域１０３において、単結晶半導体基板１０１を分離する。（図６（Ａ）参照）。加熱処理の温度は絶縁層１０４の成膜温度以上、支持基板１０７の耐熱温度以下で行うことが好ましい。例えば４００℃乃至７００℃の加熱処理を行うことにより、損傷領域１０３に形成された微小な空洞の体積変化が起こり、当該損傷領域１０３において分離する。絶縁層１０４は支持基板１０７と接着しているので、支持基板１０７上には単結晶半導体基板１０１から分離された単結晶半導体層１０８が接着される。支持基板１０７には、単結晶半導体基板と同じ結晶構造と結晶方位を有する単結晶半導体層１０８が残存することとなる。
【００６７】
４００℃乃至７００℃の温度域での熱処理は、前述の接着強度を向上させるための熱処理と同じ装置で連続して行っても良いし、別の装置で行っても良い。例えば炉で２００℃２時間熱処理した後に、６００℃近傍まで昇温し２時間保持し、４００℃から室温までの温度域に降温した後炉より取り出す。また、熱処理は室温から昇温してもよい。また、炉で２００℃２時間熱処理した後に、瞬間熱アニール（ＲＴＡ）装置によって６００℃乃至７００℃の温度域で、１分間乃至３０分間（例えば６００℃、７分間、６５０℃、７分間）熱処理を行ってもよい。
【００６８】
４００℃乃至７００℃の温度域での熱処理により、絶縁層と支持基板のとの接着は水素結合から共有結合に移行し、損傷領域に添加された水素原子が析出し圧力が上昇し、単結晶半導体基板より単結晶半導体層を分離することができる。熱処理を行った後は支持基板と半導体基板１２０は、一方が他方に載っている状態であり、大きな力を加えずに支持基板と単結晶半導体基板とを離すことができる。例えば、上方に載っている基板を真空チャックで持ち上げることにより簡単に離すことができる。この際、下側の基板を真空チャックやメカニカルチャックで固定しておくと水平方向のずれがなく支持基板及び単結晶半導体基板の両基板を離すことができる。
【００６９】
図４（Ｂ）の単結晶半導体基板１０１と支持基板１０７との貼り合わせ工程において、単結晶半導体基板１０１に形成された絶縁層１０４と支持基板１０７との接着界面に微小な異物（ゴミやガラス基板の表面に残留する研磨剤など）が付着することにより、接着不良が増加する原因となっている。また、支持基板の反りや撓みにより、接着界面の一部に気泡が取り込まれると、接着不良が生じる可能性が高くなる。また、単結晶半導体基板１０１には面取り加工がされており、単結晶半導体基板の周辺部において接着不良が生じやすいという問題がある。
【００７０】
そこで、単結晶半導体層１０８と支持基板１０７との接着をより強固なものとするために、支持基板１０７に接着された単結晶半導体層１０８に対して押圧を行う（図６（Ｂ）参照）。
【００７１】
支持基板１０７に接着された単結晶半導体層１０８の押圧には、真空プレス、油圧プレス、空気圧プレスなどの方法を用いることができる。本実施の形態では、真空プレス法を用いて支持基板１０７に接着された単結晶半導体層１０８を押圧する方法を、図７を用いて説明する。
【００７２】
図７（Ａ）（Ｂ）は、ダイヤフラム７０１によって加圧室７０４と試料室７０５とに分けられたチャンバー７００であり、試料室７０５は試料を加熱することのできるヒーター７０３を有している。また、チャンバー７００において、試料室７０５の圧力を制御するために排気バルブ７０２ｃ、給気バルブ７０２ｄが設けられ、加圧室７０４の圧力を制御するために排気バルブ７０２ｂ、給気バルブ７０２ａが設けられている。また、ダイヤフラム７０１の試料室７０５側には、クッション７０６が設けられている。クッション７０６は、弾性を有する材料で形成されており、例えば、天然ゴムや合成ゴムなどの網目状高分子材料、樹脂やプラスチックなどの鎖状の合成高分子材料で形成されている。試料室７０５のヒーター７０３上に、絶縁層１０４、絶縁層１０２、単結晶半導体層１０８を有する支持基板１０７が設けられている。
【００７３】
図７（Ａ）に示すように給気バルブ７０２ａ、７０２ｄを閉じ、排気バルブ７０２ｂ、７０２ｃにより排気を行い、加圧室７０４及び試料室７０５を同程度に減圧する。次に図７（Ｂ）に示すように排気バルブ７０２ｂ、７０２ｃも閉じ、給気バルブ７０２ｄも閉じた状態で、給気バルブ７０２ａを開き、加圧室７０４を大気開放し減圧状態より大気圧とする。試料室７０５は、減圧状態であるため、ダイヤフラム７０１が図７（Ｂ）のように試料室７０５の方へ凹み、試料である絶縁層１０４、絶縁層１０２、単結晶半導体層１０８を有する支持基板１０７を押圧することができる。押圧時にヒーター７０３で加熱を行えば、加圧状態で熱処理を行うことができる。押圧時の熱処理温度は、室温以上３００℃以下、好ましくは１００℃以上２００℃以下で行う。その後給気バルブ７０２ｄを開放し、試料室７０５を減圧状態より大気圧とし、試料である絶縁層１０４、絶縁層１０２、単結晶半導体層１０８を有する支持基板１０７を取り出すことができる。
【００７４】
図８（Ａ）に、支持基板１０７に接着された単結晶半導体層１０８を押圧する前の様子を示す。図８（Ｂ）には、単結晶半導体基板１０１に形成された絶縁層１０４と支持基板との接着界面１１７の拡大図を示す。単結晶半導体基板１０１に形成された絶縁層１０４と支持基板１０７との接着界面に微小な異物１２４が付着することにより、接着不良が生じている。また、支持基板の反りや撓みにより、接着界面の一部に気泡が取り込まれると、接着不良が増加する（図示せず）。このような接着不良が増加すると接着強度が低下してしまい、単結晶半導体層１０８の膜剥がれが生じる可能性が高くなる。このような場合でも、支持基板１０７に接着された単結晶半導体層１０８に押圧を行うことにより、図８（Ｃ）に示すように、絶縁層１０４に微小な異物１２４が埋め込まれるため、接着面積が増加し接着強度を高めることができる。また、絶縁層１０４の膜厚、５００ｎｍ以上１０００ｎｍ以下で設けられている場合は、微小な異物１２４の粒径が２００ｎｍ以上３００ｎｍ以下であっても、問題無く微小な異物１２４を埋め込むことができ、接着面積を増加させることができ、接着強度を高めることができる。
【００７５】
また、図９（Ｂ）に示すように、単結晶半導体基板１０１の端部１１６は、面取り加工がされており丸みを帯びているため、支持基板１０７と十分に接着されていない領域が生じている。このような場合でも、支持基板１０７に接着された単結晶半導体層１０８に押圧を行うことにより、図９（Ｃ）に示すように、単結晶半導体層１０８の端部においても接着を十分に行うことができ、接着面積を増加させることができる。なお、図９（Ａ）は支持基板１０７に接着された単結晶半導体層１０８を押圧する前の様子を示している。
【００７６】
以上のように、支持基板１０７に接着された単結晶半導体層１０８に押圧を行うことにより、単結晶半導体層１０８と支持基板１０７との接着不良が低減され、接着強度を向上させることができる。
【００７７】
次に、支持基板１０７に接着された単結晶半導体層１０８の表面に残存する結晶欠陥をドライエッチング又はウェットエッチングにより除去する。図８（Ａ）及び図９（Ａ）に示す単結晶半導体層１０８の表面には、損傷領域１０３の形成のためのイオン添加工程や、分離工程による欠陥が存在し、単結晶半導体層表面の平坦性は損なわれている。このような、平坦性の損なわれた単結晶半導体層１０８の表面に、薄く、且つ、高い絶縁耐圧のゲート絶縁層を形成することは困難である。また、単結晶半導体層１０８に欠陥が存在する場合には、ゲート絶縁層との界面における局在準位密度が高くなるなど、トランジスタの性能及び信頼性に悪影響を与えるため、単結晶半導体層１０８の欠陥を除去する処理を行う。なお、図８（Ａ）、図９（Ａ）において、単結晶半導体層１０８の表面の凹凸形状は、表面が粗く、平坦性が悪いことを特徴的に示しているだけであり、実際の形状はこれに限定されない。
【００７８】
そこで、単結晶半導体層１０８の表面に存在する欠陥を除去するために、単結晶半導体層１０８の表面にドライエッチング又はウェットエッチングを行う（図１０（Ａ）参照）。本実施の形態では、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いる。
【００７９】
また、単結晶半導体層１０８の表面には、自然酸化膜が形成されている。自然酸化膜が形成された単結晶半導体層１０８にドライエッチングを行うと、ドライエッチングがされた単結晶半導体層１０８の膜厚にばらつきが生じる。そこで、希フッ酸で単結晶半導体層１０８の表面を処理し、自然酸化膜の除去と表面に付着するゴミ等の汚染物も除去して単結晶半導体層１０８の表面を清浄化する。そして、清浄化された単結晶半導体層１０８上に、酸化シリコン層を形成する（図示せず）。酸化シリコン層としてはケミカルオキサイドを適用するができる。ケミカルオキサイドは、例えば、オゾン水含有水で単結晶半導体層表面を処理することで形成することができる。
【００８０】
酸化シリコン層が形成された単結晶半導体層１０８に対して、ドライエッチングを行う。ドライエッチングを行い、単結晶半導体層の表面を除去することにより、単結晶半導体層表面に形成された欠陥の除去を行うことができ、単結晶半導体層の表面荒れを低減することができる。例えばＩＣＰエッチング法を用いる場合、エッチングガスである塩素の流量４０ｓｃｃｍ〜１００ｓｃｃｍ、コイル型の電極に投入する電力１００Ｗ〜２００Ｗ、下部電極（バイアス側）に投入する電力４０Ｗ〜１００Ｗ、反応圧力０．５Ｐａ〜１．０Ｐａとすれば良い。エッチングガスには、塩素、塩化硼素、塩化珪素または四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄または弗化窒素などのフッ素系ガス、酸素などを適宜用いることができる。例えば、エッチングガスである塩素の流量１００ｓｃｃｍ、反応圧力１．０Ｐａ、下部電極の温度７０℃、コイル型の電極に投入するＲＦ（１３．５６ＭＨｚ）電力１５０Ｗ、下部電極（バイアス側）に投入する電力４０Ｗとすることにより、単結晶半導体層１０８を５０ｎｍ乃至６０ｎｍ程度にまで薄膜化することができる。単結晶半導体層に存在する欠陥の大きさや深さは、イオンを添加するエネルギーの大きさやドーズ量に起因する。よって、ドライエッチングによって除去する膜厚は、ドライエッチング前の単結晶半導体層１０８の膜厚とその表面粗さの程度によって適宜設定すればよい。
【００８１】
図１０（Ａ）のドライエッチング処理は、次のように行うことができる。エッチングガスである塩素の流量１００ｓｃｃｍ、コイル型の電極に投入する電力１５０Ｗ、下部電極に投入する電力４０Ｗ、反応圧力１．０Ｐａとすることにより、単結晶半導体層１０８を９５ｎｍ程度にまで除去する。
【００８２】
また、ウェットエッチングを用いて半導体層表面に形成された欠陥の除去を行う場合には、エッチング液として、水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ、２．３８％の水溶液）溶液を用いることができる。ＴＭＡＨ溶液は、０．０２３８ｗｔ％乃至０．０４７６ｗｔ％で用い、単結晶半導体層１０８を５０ｎｍ乃至６０ｎｍ程度にまで薄膜化することができる。なお、ウェットエッチングによって除去する膜厚は、ウェットエッチング処理前の単結晶半導体層１０８の膜厚とその表面粗さの程度によって適宜設定すればよい。
【００８３】
単結晶半導体基板を分離することにより支持基板に接着された単結晶半導体層表面にドライエッチング又はウェットエッチングを行うことにより、イオン添加工程や分離工程による欠陥を除去することができ、単結晶半導体層の表面粗さを低減することができる。
【００８４】
さらに、上記ドライエッチング又はウェットエッチングにより、後に形成される半導体素子にとって最適となる膜厚まで単結晶半導体層１０８を薄膜化することもできる。
【００８５】
なお、支持基板１０７に接着された単結晶半導体層１０９中には、損傷領域１０３の形成、及び損傷領域１０３による分離によって、結晶欠陥が形成されている。単結晶半導体層１０９中の結晶欠陥を低減、及び単結晶半導体層１０９中の結晶性の回復のために、図１０（Ｂ）に示すように、単結晶半導体層１０９にレーザビーム１０６を照射する。
【００８６】
矢印１１３に示すように、支持基板１０７を移動させて、レーザビーム１０６を単結晶半導体層１０８に対して走査しながら、レーザビーム１０６を単結晶半導体層１０８の表面に対して照射する。レーザビーム１０６の照射によって、単結晶半導体層１０８の一部又は深さ方向の層全体を溶融させる。単結晶半導体層を溶融させることで表面張力の作用により、平坦性が向上する。図１０（Ｂ）では模式的に単結晶半導体層の一部が溶融した様子を示しており、点線で囲まれた部分１１４の少なくとも一部はシリコンの融点１４１０℃を超えて液相となっていることを示している。
【００８７】
レーザビーム１０６の照射によって、単結晶半導体層１０９のレーザビームが照射されている領域を、部分溶融又は完全溶融させる。なお、単結晶半導体層１０９が完全溶融状態であるとは、膜の表面から下面までの層全体が溶融されていることをいう。図１０（Ｂ）の積層構造では、完全溶融状態とは、単結晶半導体層１０９の上面から絶縁層１０２との界面まで溶融され、液体状態になっていることをいう。他方、単結晶半導体層１０９を部分溶融させるとは、単結晶半導体層１０９の溶融されている深さが、絶縁層１０２の界面（単結晶半導体層１０９の厚さ）よりも浅くすることである。つまり、単結晶半導体層１０９において部分溶融状態とは、単結晶半導体層１０９が上層は溶融して液相となり、下層は溶けずに、固相の単結晶半導体のままである状態をいう。
【００８８】
他方、レーザビーム１０６の照射により完全溶融させながら、レーザビーム１０６を走査することで、溶融された領域は、溶融された領域と隣接している単結晶半導体から結晶成長させることができ、横成長が起こる。溶融されていない部分は、単結晶であり、結晶方位が揃っているため、結晶粒界が形成されず、レーザビーム照射後の単結晶半導体層１１０は、結晶粒界のない単結晶半導体層とすることができる。また、完全溶融された領域は、凝固することで再単結晶化するが、隣接している溶融していない部分の単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンを単結晶半導体基板１０１として用いた場合、単結晶半導体層１１０の主表面の面方位は、（１００）であり、レーザビーム照射によって完全溶融し、再単結晶化された単結晶半導体層１１０の主表面の面方位（１００）になる。
【００８９】
レーザビーム１０６の照射によって、単結晶半導体層１０９を部分溶融または完全溶融させることで、表面が平坦な単結晶半導体層１１０を形成することができる。これは、単結晶半導体層１０９の溶融された部分は液体であるため、表面張力の作用によって、その表面積が最小になるように変形する。つまり、液体部分は凹部、及び凸部がなくなるような変形をし、この液体部分が凝固し、再単結晶化するため、表面が平坦化された単結晶半導体層１１０を形成することができる。
【００９０】
溶融した後、単結晶半導体層１０９が冷却、固化することで、図１０（Ｃ）に示すように、その上面の平坦性がさらに一段と向上され、かつ再単結晶化された単結晶半導体層１１０が形成される。また、レーザビームを照射することで、単結晶半導体層１１０の歪みを低下させることができる。なお、レーザビーム１０６による単結晶半導体層１１０の結晶性の向上は、ラマン分光スペクトルから得られるラマンシフトや半値全幅などにより確認することができる。また、単結晶半導体層１１０の平坦性の向上は、原子間力顕微鏡観察などにより確認することができる。
【００９１】
このレーザビームの照射工程では、レーザビーム１０６を用いているため、支持基板１０７の温度上昇が抑えられるため、ガラス基板のような耐熱性の低い基板を支持基板１０７に用いることが可能となる。
【００９２】
レーザビーム１０６を発振するレーザ発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザビーム１０６の波長は、単結晶半導体層１０９に吸収される波長とする。その波長は、レーザビームの表皮深さ（ｓｋｉｎ  ｄｅｐｔｈ）などを考慮して決定することができる。例えば、波長は１９０ｎｍ以上７００ｎｍ以下の範囲とすることができる。
【００９３】
このレーザ発振器には、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。部分溶融させる場合にはパルス発振レーザが好ましい。例えば、パルス発振レーザの場合は、繰り返し周波数１ＭＨｚ以下、パルス幅１０ｎ秒以上５００ｎ秒以下とすることができる。例えば、繰り返し周波数１０Ｈｚ〜３００Ｈｚ、パルス幅２５ｎ秒、波長３０８ｎｍのＸｅＣｌエキシマレーザを用いることができる。
【００９４】
また、レーザビーム１０６のエネルギーは、レーザビーム１０６の波長、レーザビームの表皮深さなどを考慮して決定することができる。レーザビーム１０６のエネルギーは、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすることができ、例えば、単結晶半導体層１０９の厚さが１２０ｎｍ程度であり、レーザ発振器にパルス発振レーザを用い、レーザビーム１０６の波長が３０８ｎｍの場合は、レーザビーム１０６のエネルギー密度は６００ｍＪ／ｃｍ２〜７００ｍＪ／ｃｍ２とすることができる。
【００９５】
レーザビーム１０６の照射の雰囲気は、希ガス又は窒素雰囲気のような不活性雰囲気、または真空状態で行うことが好ましい。不活性雰囲気中でレーザビーム１０６を照射するには、気密性のあるチャンバー内でレーザビームを照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザビーム１０６の被照射面に窒素ガスなど不活性ガスを吹き付けることで不活性雰囲気でのレーザビーム１０６の照射を実現することができる。
【００９６】
窒素などの不活性雰囲気や真空状態の方が、大気雰囲気よりも単結晶半導体層１０９の平坦性を向上させる効果が高く、また、これらの雰囲気の方が大気雰囲気よりもクラックやリッジの発生を抑える効果が高くなるため、レーザビーム１０６の使用可能なエネルギー範囲が広くなる。
【００９７】
光学系により、レーザビーム１０６は、エネルギー分布を均一にし、かつ断面の形状を線状にすることが好ましい。このことにより、スループット良く、かつレーザビーム１０６の照射を均一に行うことができる。レーザビーム１０６のビーム長は、支持基板１０７の１辺より長くすることで、１回の走査で、支持基板１０７に貼りつけられた全ての単結晶半導体層１０９にレーザビームを照射することができる。レーザビーム１０６のビーム長が支持基板１０７の１辺より短い場合は、複数回の走査で、支持基板１０７に貼りつけられた全ての単結晶半導体層１０９にレーザビーム１０６を照射することができるような、長さにすればよい。
【００９８】
なお、レーザビーム１０６を単結晶半導体層１０９に照射する前に、単結晶半導体層１０９の表面に形成されている自然酸化膜などの酸化膜を除去する処理を行う。酸化膜を除去するのは、単結晶半導体層１０９表面に酸化膜が残存した状態で、レーザビーム１０６を照射しても、平坦化の効果が十分に得られないからである。酸化膜の除去処理は、フッ化水素酸で単結晶半導体層１０９を処理することで行うことができる。フッ化水素酸による処理は、単結晶半導体層１０９の表面が撥水性を示すまで行うことが望ましい。撥水性を示すことで、単結晶半導体層１０９から酸化膜が除去されたことが確認できる。
【００９９】
図１０（Ｂ）のレーザビーム１０６の照射工程は、次のように行うことができる。まず、単結晶半導体層１０９を１／１００に希釈されたフッ化水素酸で１１０秒間処理して、表面の酸化膜を除去する。レーザビーム１０６のレーザ発振器として、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ、パルス幅：２５ｎ秒、繰り返し周波数６０Ｈｚ）を用いる。光学系により、レーザビーム１０６の断面を３００ｍｍ×０．３４ｍｍの線状に整形する。レーザビーム１０６の走査速度を２．０ｍｍ／秒とし、スキャンピッチを３３μｍ、ビームショット数を約１０ショットで、レーザビーム１０６を単結晶半導体層１０９に照射する。照射面に窒素ガスを吹き付けながら、レーザビーム１０６を走査する。支持基板１０７が７３０ｍｍ×９２０ｍｍの場合は、レーザビーム１０６のビーム長が３００ｍｍであるので、レーザビーム１０６の照射領域を３分割することで、支持基板１０７が接着された単結晶半導体層１０９にレーザビーム１０６を照射することができる。
【０１００】
このようにして、単結晶半導体層１０９にレーザビームを照射することにより、単結晶半導体層の一部または全部を溶融させ、再単結晶化させてよりよい単結晶半導体層を得ることができる。これにより、イオンの添加に起因する欠陥を低減し、単結晶半導体層の結晶性が回復された単結晶半導体層をとすることができる。また、レーザビームを照射する前にドライエッチング処理を行うことにより、単結晶半導体層の溶融時に、欠陥やダメージを単結晶半導体層中に取り込むことを防ぐことができる。
【０１０１】
単結晶半導体層１０９を再単結晶化させることで、単結晶半導体基板１０１から、高いオン電流、高い電界効果移動度のトランジスタを形成することができる。単結晶半導体層の再単結晶化の処理をレーザビーム１０６の照射処理で行うため、支持基板１０７を破損する力を加えることなく、かつ耐熱温度を超える温度で支持基板１０７を加熱することなく、単結晶半導体層１０９の再単結晶をさせて、単結晶の形成を可能にする。
【０１０２】
また、レーザビームを照射することにより、支持基板表面を短時間で加熱し、短時間で冷却できるので、支持基板の温度上昇が抑えられ、ガラス基板のような耐熱性の低い基板を支持基板に用いることが可能となる。よって、イオン添加工程による単結晶半導体層中のダメージを十分回復させることができる。
【０１０３】
なお、レーザビーム１０６を照射する前に、ドライエッチングにより単結晶半導体層１０８の表面を除去している場合、ドライエッチングにより単結晶半導体層１０８の表面付近で結晶欠陥などの損傷が生じていることがある。しかし、レーザビーム１０６の照射により、ドライエッチングにより生じる損傷をも補修することが可能である。
【０１０４】
単結晶半導体基板の損傷領域において、単結晶半導体基板を分離して、支持基板に接着された単結晶半導体層にエッチングを行うことにより、単結晶半導体層表面の結晶欠陥を除去し、単結晶半導体層の表面粗さを低減することができる。また、単結晶半導体層表面の欠陥をドライエッチングにより除去しているため、レーザビームを照射することによる単結晶半導体層の溶融時に単結晶半導体層中に欠陥を取り込むことを防ぐことができる。よって、結晶欠陥が低減され、かつ平坦性の高い単結晶半導体層とすることができる。
【０１０５】
次いで、レーザビーム１０６を照射して、図１０（Ｃ）に示す単結晶半導体層１１０を有するＳＯＩ基板を形成し、後に形成される半導体素子にとって最適となる膜厚まで単結晶半導体層１１０を薄膜化するための処理を行う（図１０（Ｄ）参照）。
【０１０６】
単結晶半導体層１１０を薄膜化するためには、ドライエッチング又はウェットエッチングの一方、又は双方を組み合わせたエッチングを行えばよい。例えば、単結晶半導体基板１０１がシリコン基板の場合、ＳＦ６とＯ２をプロセスガスに用いたドライエッチングで、単結晶半導体層１１０を薄膜化することができる（図１０（Ｄ）参照）。
【０１０７】
レーザビーム照射後にエッチングを行うことにより、半導体素子にとって最適な膜厚となる単結晶半導体層を有するＳＯＩ基板を作製することができる。このエッチングにより、単結晶半導体層の膜厚は５ｎｍ以上１００ｎｍ以下とすることが好ましく、５ｎｍ以上５０ｎｍ以下がより好ましい。例えば、支持基板に接着された単結晶半導体層の膜厚が１１０ｎｍであれば、１５ｎｍ、ドライエッチングを行い、レーザビーム照射後のエッチングにおいて、単結晶半導体層１１１の膜厚を６０ｎｍとすることができる。なお、必ずしも、レーザビーム１０６照射後に、単結晶半導体層１１０の表面にエッチングを行う必要はない。例えば、支持基板に接着された単結晶半導体層の膜厚が１１０ｎｍであれば、レーザビーム１０６照射前のドライエッチングにおいて単結晶半導体層の膜厚を６０ｎｍとすることもできる。
【０１０８】
レーザビーム１０６を照射した後、単結晶半導体層１１１に５００℃以上７００℃以下の加熱処理を行うことが好ましい。この加熱処理によって、レーザビーム１０６の照射で回復されなかった、単結晶半導体層１１１の欠陥の消滅、単結晶半導体層１１１の歪みの緩和をすることができる。この加熱処理には、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。例えば、抵抗加熱炉を用いた場合は、５５０℃で４時間加熱するとよい。
【０１０９】
以上の工程により、図１０（Ｄ）に示すＳＯＩ基板１２１を作製することができる。
【０１１０】
以上のように本実施の形態において、支持基板に接着された単結晶半導体層に、エッチングを行い、レーザビームを照射することにより、単結晶半導体層中の結晶欠陥が低減された単結晶半導体層を有するＳＯＩ基板を製造することができる。また、ガラス基板等耐熱温度が低い基板を用いた場合にも、実用に耐える単結晶半導体層を備えたＳＯＩ基板を製造することができる。
【０１１１】
また、本実施の形態に係る単結晶半導体層からトランジスタなどの半導体素子を作製することで、ゲート絶縁層の薄膜化及びゲート絶縁層の局在界面準位密度の低減が可能となる。また、単結晶半導体層の膜厚を薄くすることで、支持基板上に、単結晶半導体層で完全空乏型となり、サブスレッショルド値が小さいトランジスタを作製することができる。
【０１１２】
なお、ＳＯＩ基板の大面積化を図る場合には、１枚の支持基板１０７上に複数の単結晶半導体層１１１を貼りつけた構成とすればよい。例えば、図１（Ａ）、図１（Ｂ）を用いて説明した工程を経て、損傷領域１０３が形成された単結晶半導体基板１０１を複数用意する。次いで、図４（Ｂ）の接着工程を経て、１枚の支持基板１０７に複数の単結晶半導体基板１０１を用いて、仮接着を行う。そして、図６（Ａ）の加熱工程を行い、各単結晶半導体基板１０１を分離することで、支持基板１０７上に、複数の単結晶半導体層１１１が接着される。その後、図６（Ｂ）、図７（Ａ）、図７（Ｂ）、図１０（Ｂ）等に示す工程を行うことにより、複数の単結晶半導体層１１１が貼りつけられたＳＯＩ基板を形成することができる（図１１参照）。
【０１１３】
本実施の形態において、単結晶半導体基板１０１として単結晶シリコン基板を適用した場合は、単結晶半導体層１１１として単結晶シリコンを得ることが可能である。
【０１１４】
本実施の形態に係るＳＯＩ基板の製造方法は、プロセス温度を７００℃以下とすることができるため、支持基板１０７としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に形成することができ、かつ単結晶シリコン層をＴＦＴの活性層に適用することが可能となる。これらのことにより、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低消費電圧で駆動可能な高性能、高信頼性のトランジスタをガラス基板等の支持基板上に作製することができる。従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０１１５】
また、大面積化に不向きなＣＭＰ処理を用いずに済むため、高性能な半導体装置の大面積化を実現することができる。もちろん、大面積基板を用いることに限定されず、小型の基板を用いる場合であっても、良好な半導体装置を提供することができる。
【０１１６】
（実施の形態２）
本実施の形態では、実施の形態１とは異なるＳＯＩ基板の作製方法について図１２を用いて説明する。以下、実施の形態１と同様の構成については同一の符号を付し、説明を省略する。
【０１１７】
はじめに、図６（Ａ）に示すような支持基板１０７上に絶縁層を介して単結晶半導体層１０８が接着された基板を用意し、単結晶半導体層１０８上に単結晶半導体層１０８を選択的に除去するためのマスク１１８を形成する（図１２（Ａ）参照）。なお、マスク１１８は、フォトリソグラフィ法やインクジェット法を用いて形成することができる。ここで、マスクの形状、面積等は任意であるが、単結晶半導体層１０８を所望の形状、面積等に加工できるように形成する。
【０１１８】
次に、単結晶半導体層１０８を選択的に除去して、複数の単結晶半導体層１２３を形成する（図１２（Ｂ）参照）。単結晶半導体層１０８を選択的に除去するには、ドライエッチング又はウェットエッチングにより行うことができる。ドライエッチングは異方性を強くすることができ、ウェットエッチングは等方性を強くすることができるという特徴を有している。ここで、単結晶半導体層１２３は、半導体素子（例えば、トランジスタ）を１乃至１×１０４個程度作製できる大きさとすることが好ましい。具体的には、１ｍｍ２以上１００００ｍｍ２以下（好ましくは２５ｍｍ２以上２５００ｍｍ２以下、より好ましくは、１００ｍｍ２以上１５０ｍｍ２以下）程度の面積となるように形成することができる。なお、単結晶半導体層１２３同士の間隔については、任意に決定することができる。
【０１１９】
上記単結晶半導体層１０８の除去の際には、絶縁層１０２及び絶縁層１０４は、除去せずに残存させることが好ましい。絶縁層１０２及び絶縁層１０４を除去しないことにより、単結晶半導体層１２３の下部にはバリア層として機能する絶縁層１０２が存在することとなり、支持基板１０７に含まれる不純物元素（例えば、ナトリウムやカリウム等のアルカリ金属や、マグネシウム、カルシウム等のアルカリ土類金属、鉄、銅、ニッケル等の遷移金属）の単結晶半導体層への進入を防止できるためである。
【０１２０】
次いで、マスク１１８を除去し、支持基板１０７に接着された複数の単結晶半導体層１２３を押圧する（図１２（Ｃ）参照）。単結晶半導体層１２３の押圧には、実施の形態１（図７）で示した真空プレス法や、油圧、空気圧等の方法を用いることができる。
【０１２１】
このように、支持基板１０７に接着された複数の単結晶半導体層１２３を押圧することにより、単結晶半導体基板１０１に形成された絶縁層１０４と支持基板１０７との接着界面に微小な異物が付着していた場合であっても、接着不良を低減することができ、接着強度を高めることができる。また、支持基板の反りや撓みにより、接着界面の一部に気泡が取り込まれていた場合であっても、接着不良を低減することができ、接着強度を高めることができる。
【０１２２】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１２３】
（実施の形態３）
本実施の形態では、上記の実施の形態とは異なるＳＯＩ基板の作製方法について図１３及び図１４を用いて説明する。以下、実施の形態１と同様の構成については同一の符号を付し、説明を省略する。
【０１２４】
図１３（Ａ）に示すように、単結晶半導体基板１０１上に酸化窒化シリコン層１０２ａ、窒化酸化シリコン層１０２ｂからなる絶縁層１０２を形成する。次に、図１３（Ｂ）に示すように、絶縁層１０２を介して、電界で加速されたイオンでなるイオンビーム１０５を単結晶半導体基板１０１に照射することで単結晶半導体基板に導入し、単結晶半導体基板１０１の一方の面から所定の深さの領域に損傷領域１０３を形成する。次に、図１３（Ｃ）に示すように、単結晶半導体基板１０１上の絶縁層１０２上に絶縁層１０４を形成する。絶縁層１０４は、１０ｎｍ以上１０００ｎｍ以下で形成することができ、５００ｎｍ以上１０００ｎｍ以下で形成されることが好ましい。
【０１２５】
次に、図１３（Ｄ）に示すように、絶縁層が形成された単結晶半導体基板に対して選択的にエッチングを行い、絶縁層及び単結晶半導体基板に損傷領域よりも深い開口部を設ける。本実施の形態では、マスク１１８を用い、絶縁層１０２、絶縁層１０４及び単結晶半導体基板１０１をエッチングにより選択的に除去し、絶縁層１０２、絶縁層１０４及び単結晶半導体基板１０１に損傷領域１０３の深さと同じか、それ以上の深さの開口部を設け、複数の凸部１１９を有する単結晶半導体基板１０１を形成する。
【０１２６】
単結晶半導体基板１０１は、複数の凸部１１９の単結晶半導体基板１０１に対して垂直方向（深さ方向）における幅ｄが、損傷領域１０３の深さと同じか、それ以上の大きさを有する。なお、複数の凸部１１９の単結晶半導体基板１０１に対して垂直方向（深さ方向）における幅ｄは、必ずしも一定である必要はなく、場所によって異なる値を有していてもよい。具体的に、幅ｄは、単結晶半導体層の厚さを考慮して、例えば、１０ｎｍ以上、好ましくは２００ｎｍ以上とする。
【０１２７】
なお、単結晶半導体基板１０１は、反りや撓みを有している場合や、端部に若干丸みを帯びている場合がある。そして、単結晶半導体基板１０１から単結晶半導体膜を分離するために水素又は希ガス、或いは水素イオン又は希ガスイオンを導入する際、単結晶半導体基板１０１の端部において上記ガス又はイオンの照射を十分に行うことができない場合もある。そのため、単結晶半導体基板１０１の端部に位置する部分は、単結晶半導体層を分離するのが難しい。よって、単結晶半導体基板１０１の端部に位置する部分は、単結晶半導体基板１０１の縁から所定の間隔を有するよう、離れた位置に形成するのが望ましい。単結晶半導体基板１０１の縁から所定の間隔を有するよう、離れた位置に凸部１１９を形成することで、再現性良く分離による単結晶半導体層の形成を行うことができる。例えば、最も端部に位置する凸部１１９と、単結晶半導体基板１０１の縁との間隔は、数１０μｍ乃至数１０ｍｍとすると良い。
【０１２８】
次にマスク１１８を除去し、図１４（Ａ）に示すように、凸部１１９が支持基板１０７側を向くように、すなわち、絶縁層１０２及び絶縁層１０４を間に挟むように、単結晶半導体基板１０１と支持基板１０７とを密着させる。絶縁層１０４と支持基板１０７とが凸部１１９において接着することで、単結晶半導体基板１０１と支持基板１０７とを貼り合わせることができる。
【０１２９】
単結晶半導体基板１０１と支持基板１０７とを接着により貼り合わせた後、熱処理を行うことにより、損傷領域１０３において隣接する微小ボイドどうしが結合して、微小ボイド体積が増大する。その結果、図１４（Ｂ）にしめすように、損傷領域１０３において単結晶半導体基板１０１が分離し、単結晶半導体基板１０１の一部であった単結晶半導体層が分離する。熱処理の温度は支持基板１０７の耐熱温度以下で行うことが好ましく、例えば４００℃乃至６００℃の範囲内で熱処理を行えばよい。この分離により、複数の単結晶半導体層１２５ａ、１２５ｂ、１２５ｃが、絶縁層１０２及び絶縁層１０４と共に支持基板１０７上に接着される。
【０１３０】
次いで、支持基板１０７に接着された複数の単結晶半導体層１２５ａ、１２５ｂ、１２５ｃを押圧する。単結晶半導体層１２５ａ、１２５ｂ、１２５ｃの押圧には、実施の形態１（図７）で示した真空プレス法や、油圧、空気圧等の方法を用いることができる。
【０１３１】
このように、支持基板１０７に接着された複数の単結晶半導体層１２５ａ、１２５ｂ、１２５ｃを押圧することにより、単結晶半導体基板１０１に形成された絶縁層１０４と支持基板１０７との接着界面に微小な異物が付着していた場合であっても、接着不良を低減することができ、接着強度を高めることができる。また、支持基板の反りや撓みにより、接着界面の一部に気泡が取り込まれていた場合であっても、接着不良を低減することができ、接着強度を高めることができる。
【０１３２】
単結晶半導体基板１０１と支持基板１０７との貼り合わせを行う前に、単結晶半導体基板１０１上で所望の半導体素子の形状及び配置に単結晶半導体層を加工するために、支持基板１０７においての単結晶半導体層のエッチング等の加工処理を必要としない。よって、支持基板１０７へ単結晶半導体層が接着された後の加工処理に伴う加熱の必要性やエッチングダメージを軽減することができる。
【０１３３】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１３４】
（実施の形態４）
本実施の形態では、高性能及び高信頼性な半導体素子を有する半導体装置を、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図１５及び図１６を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１３５】
図１５（Ａ）は、支持基板１０７上に絶縁層１０４、絶縁層１０２、単結晶半導体層１１１が形成されている。なお、ここでは図１５（Ａ）に示す構成のＳＯＩ基板を適用する例を示すが、本明細書で示すその他の構成のＳＯＩ基板も適用できる。
【０１３６】
単結晶半導体層１１１は、単結晶半導体基板１０１より分離され、高エネルギーを有する少なくとも一種類の粒子により該高エネルギーを供給することによる加熱処理及び第１のエッチングを行っているため、結晶欠陥も低減され、かつ平坦性も高い単結晶半導体層１１１である。
【０１３７】
単結晶半導体層１１１には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０１２ａｔｏｍｓ／ｃｍ２から１×１０１４ａｔｏｍｓ／ｃｍ２程度で行えば良い。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型若しくはｎ型不純物を添加すれば良い。
【０１３８】
単結晶半導体層１１１をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層２０５、２０６を形成する（図１５（Ｂ）参照。）。
【０１３９】
単結晶半導体層上の酸化膜を除去し、単結晶半導体層２０５、２０６を覆うゲート絶縁層２０７を形成する。本実施の形態における単結晶半導体層２０５、２０６は平坦性が高いため、単結晶半導体層２０５、２０６上に形成されるゲート絶縁層が薄膜のゲート絶縁層であっても被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。ゲート絶縁層２０７の薄膜化は、薄膜トランジスタを低電圧で高速に動作させる効果がある。
【０１４０】
ゲート絶縁層２０７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。
【０１４１】
また、ゲート絶縁層２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１４２】
ゲート絶縁層２０７上にゲート電極層２０８及びゲート電極層２０９を形成する（図１５（Ｃ）参照。）。ゲート電極層２０８、２０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層２０８、２０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層２０８、２０９としてリン等の不純物元素をドーピングした多結晶シリコン層に代表される半導体層や、ＡｇＰｄＣｕ合金を用いてもよい。
【０１４３】
単結晶半導体層２０６を覆うマスク２１１を形成する。マスク２１１及びゲート電極層２０８をマスクとして、ｎ型を付与する不純物元素２１０を添加し、第１のｎ型不純物領域２１２ａ、２１２ｂを形成する（図１５（Ｄ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いる。ここでは、第１のｎ型不純物領域２１２ａ、２１２ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
【０１４４】
次に、単結晶半導体層２０５を覆うマスク２１４を形成する。マスク２１４、ゲート電極層２０９をマスクとしてｐ型を付与する不純物元素２１３を添加し、第１のｐ型不純物領域２１５ａ、第１のｐ型不純物領域２１５ｂを形成する（図１５（Ｅ）参照。）。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてはジボラン（Ｂ２Ｈ６）などを用いる。
【０１４５】
マスク２１４を除去し、ゲート電極層２０８、２０９の側面にサイドウォール構造の側壁絶縁層２１６ａ〜２１６ｄ、ゲート絶縁層２３３ａ、２３３ｂを形成する（図１６（Ａ）参照。）。側壁絶縁層２１６ａ〜２１６ｄは、ゲート電極層２０８、２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層２０８、２０９の側壁に自己整合的にサイドウォール構造の側壁絶縁層２１６ａ〜２１６ｄを形成すればよい。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ−ｏｒｔｈｏ  ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。ゲート絶縁層２３３ａ、２３３ｂはゲート電極層２０８、２０９、及び側壁絶縁層２１６ａ〜２１６ｄをマスクとしてゲート絶縁層２０７をエッチングして形成することができる。
【０１４６】
また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層２１６ａ〜２１６ｄを形成してもよい。また、後工程でゲート電極層上に保護膜を形成してもよい。このようにゲート電極層を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１４７】
次に単結晶半導体層２０６を覆うマスク２１８を形成する。マスク２１８、ゲート電極層２０８、側壁絶縁層２１６ａ、２１６ｂをマスクとしてｎ型を付与する不純物元素２１７を添加し、第２のｎ型不純物領域２１９ａ、２１９ｂ、第３のｎ型不純物領域２２０ａ、２２０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３を用いる。ここでは、第２のｎ型不純物領域２１９ａ、２１９ｂにｎ型を付与する不純物元素が５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。また、単結晶半導体層２０５にチャネル形成領域２２１が形成される（図１６（Ｂ）参照。）。
【０１４８】
第２のｎ型不純物領域２１９ａ、第２のｎ型不純物領域２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域２２０ａ、２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域２２０ａ、２２０ｂはゲート電極層２０８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、オフ電流が低く、低消費電力の半導体装置を作製することが可能である。
【０１４９】
マスク２１８を除去し、単結晶半導体層２０５を覆うマスク２２３を形成する。マスク２２３、ゲート電極層２０９、側壁絶縁層２１６ｃ、２１６ｄをマスクとして、ｐ型を付与する不純物元素２２２を添加し、第２のｐ型不純物領域２２４ａ、２２４ｂ、第３のｐ型不純物領域２２５ａ、２２５ｂを形成する。
【０１５０】
第２のｐ型不純物領域２２４ａ、２２４ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第３のｐ型不純物領域２２５ａ、２２５ｂは、側壁絶縁層２１６ｃ、２１６ｄにより、自己整合的に第２のｐ型不純物領域２２４ａ、２２４ｂより低濃度となるように形成する。また、単結晶半導体層２０６にチャネル形成領域２２６が形成される（図１６（Ｃ）参照。）。
【０１５１】
第２のｐ型不純物領域２２４ａ、２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域２２５ａ、２２５ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｐ型不純物領域２２５ａ、２２５ｂはゲート電極層２０９に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらにオフ電流が低く、低消費電力の半導体装置を作製することが可能である。
【０１５２】
マスク２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザビームの照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と単結晶半導体層との界面へのプラズマダメージを回復することができる。
【０１５３】
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜２２７と、絶縁層２２８との積層構造とする。絶縁膜２２７と絶縁層２２８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【０１５４】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、単結晶半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜２２７に含まれる水素により単結晶半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
【０１５５】
絶縁膜２２７、絶縁層２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。
【０１５６】
絶縁膜２２７、絶縁層２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜２２７、絶縁層２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
【０１５７】
次いで、レジストからなるマスクを用いて絶縁膜２２７、絶縁層２２８に単結晶半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜２２７、絶縁層２２８を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
【０１５８】
開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層２２９ａ、２２９ｂ、２３０ａ、２３０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
【０１５９】
以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタである薄膜トランジスタ２３１及びｐチャネル型薄膜トランジスタである薄膜トランジスタ２３２を含む半導体装置を作製することができる（図１６（Ｄ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、薄膜トランジスタ２３１と薄膜トランジスタ２３２とは電気的に接続している。
【０１６０】
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１６１】
以上のように、結晶欠陥が低減され、かつ平坦性も高い単結晶半導体層を有するＳＯＩ基板を用いることにより、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０１６２】
このようなＳＯＩ基板を用いて薄膜トランジスタを作製することができる。ＳＯＩ基板の単結晶半導体層は、結晶欠陥が殆ど無く、ゲート絶縁層２０７との界面準位密度が低減された単結晶半導体層であり、その表面が平坦化され、さらにその厚さを５０ｎｍ以下と薄膜化されている。このことにより、支持基板１０７に、低い駆動電圧、高い電界効果移動、小さいサブスレッショルド値など、優れた特性を備えた薄膜トランジスタを形成することができる。さらに、同一基板上に特性のばらつきの少ない、高性能なトランジスタを複数基板上に形成することが可能である。すなわち、本発明に係るＳＯＩ基板を用いることで、しきい値電圧や移動度などトランジスタ特性として重要な特性値の不均一性が抑制され、また高電界移動度などの高性能化が可能になる。
【０１６３】
従って、本発明に係るＳＯＩ基板を用いてＴＦＴなど各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。
【０１６４】
（実施の形態５）
本実施の形態では、本発明の半導体装置の製造方法の一例について、図１７乃至１９を参照して説明する。なお、本実施の形態においては、半導体装置の一例として液晶表示装置を挙げて説明するが、本発明の半導体装置は液晶表示装置に限られるものではない。
【０１６５】
はじめに、実施の形態１に示す方法などを用いて作製された、単結晶半導体層を有するＳＯＩ基板を用意する（図１７（Ａ）参照）。ここでは、絶縁表面を有する基板１１０７（ベース基板）の上に絶縁層１１０２、絶縁層１１０４（接合層とも記す）、単結晶半導体層１１１１を順に設けた構成を用いて説明するが、本発明はこれに限られるものではない。ここで、絶縁層１１０４は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などの材料を用いて形成することができる。また、絶縁層１１０４は積層構造であっても良い。詳細については、実施の形態１を参照することができる。なお、該ＳＯＩ基板は、実施の形態１におけるＳＯＩ基板１２１に対応し、絶縁層１１０２は絶縁層１０２に対応している。
【０１６６】
次に、単結晶半導体層１１１１を所望の形状にパターニングして、島状の単結晶半導体層を形成する。本実施の形態においても、実施の形態１と同様に、半導体特性が低下した領域が除去されるように単結晶半導体層１１１１のパターニングを行う。詳細については実施の形態１を参照することができるため、ここでは省略する。パターニングの際のエッチング加工としては、ドライエッチング（プラズマエッチング等）、ウェットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成することなくエッチングを行うことができる。
【０１６７】
また、単結晶半導体層１１１１は、テーパー形状となるように島状に形成しても良いし、島状の単結晶半導体層の端部が丸みを帯びた形状となるように加工しても良い。島状の単結晶半導体層がテーパー形状となるように形成されることで、後に形成される絶縁層や導電層の被覆が良好に行われるため、絶縁層や導電層の段切れを防止することができる。また、島状の単結晶半導体層の端部が丸みを帯びることにより、電界の集中を緩和して半導体素子に不具合が生じることを防止できる。
【０１６８】
なお、絶縁層１１０４はエッチングしないで残存させる構成とすることが好ましい。絶縁層１１０４を残存させることにより、絶縁表面を有する基板１１０７中に含まれる不純物元素（例えば、ナトリウムやカリウム等のアルカリ金属や、マグネシウム、カルシウム等のアルカリ土類金属、鉄、銅、ニッケル等の遷移金属）の単結晶半導体層への侵入を防止できるためである。
【０１６９】
単結晶半導体層１１１１をパターニングした後には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加すると良い。例えば、ｐ型不純物として、硼素を５×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下の濃度で添加することができる。
【０１７０】
絶縁層１１０４は、不純物元素に対するバリア層を有していることが好ましい。上記のバリア層は、例えば、窒化シリコンや窒化酸化シリコン等材料を用いて形成することができる。バリア層を設ける場合には、例えば、窒化酸化シリコン、酸化窒化シリコンの積層構造とすることができる。窒化酸化シリコンに代えて窒化シリコンを用いても良い。また、酸化窒化シリコンに代えて酸化シリコンを用いても良い。
【０１７１】
次に、島状の単結晶半導体層を覆うゲート絶縁層１１０８を形成する（図１７（Ｂ）参照）。なお、ここでは便宜上、パターニングによって形成された島状の単結晶半導体層をそれぞれ単結晶半導体層１１１２、単結晶半導体層１１１３、単結晶半導体層１１１４と呼ぶことにする。ゲート絶縁層１１０８はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０ｎｍ以上１５０ｎｍ以下として珪素を含む絶縁膜で形成する。具体的には、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンに代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよい。なお、ゲート絶縁層１１０８は単層構造であっても良いし、積層構造としても良い。さらに、単結晶半導体層とゲート絶縁層との間に、膜厚１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、より好ましくは２ｎｍ以上５ｎｍ以下の薄い酸化シリコン膜を形成してもよい。なお、低い温度でリーク電流の少ないゲート絶縁膜を形成するために、アルゴンなどの希ガス元素を反応ガスに含ませても良い。
【０１７２】
次に、ゲート絶縁層１１０８上にゲート電極層として用いる第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜の膜厚は２０ｎｍ以上１００ｎｍ以下程度、第２の導電膜の膜厚は１００ｎｍ以上４００ｎｍ以下程度とすれば良い。また、第１の導電膜と第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜と第２の導電膜は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ネオジム等から選ばれた元素、又は前記の元素を主成分とする合金材料もしくは化合物材料等を用いて形成すればよい。また、第１の導電膜や第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金などを用いてもよい。なお、本実施の形態においては２層構造の導電層を用いて説明しているが、本発明はこれに限定されない。３層以上の積層構造としても良いし、単層構造であっても良い。
【０１７３】
次に、フォトリソグラフィ法を用いてレジスト材料からなるマスク１１１６ａ、マスク１１１６ｂ、マスク１１１６ｃ、マスク１１１６ｄ、及びマスク１１１６ｅを形成する。そして、前記のマスクを用いて第１の導電膜と第２の導電膜を所望の形状に加工し、第１のゲート電極層１１１８ａ、第１のゲート電極層１１１８ｂ、第１のゲート電極層１１１８ｃ、第１のゲート電極層１１１８ｄ、第１の導電層１１１８ｅ、導電層１１２０ａ、導電層１１２０ｂ、導電層１１２０ｃ、導電層１１２０ｄ、及び導電層１１２０ｅを形成する（図１７（Ｃ）参照）。
【０１７４】
ここで、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状となるようにエッチングを行うことができる。また、マスクの形状によって、テーパーの角度等を制御することもできる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス、又はＯ２を適宜用いることができる。本実施の形態では、ＣＦ４、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いて第２の導電膜のエッチングを行い、連続してＣＦ４、Ｃｌ２からなるエッチング用ガスを用いて第１の導電膜をエッチングする。
【０１７５】
次に、マスク１１１６ａ、マスク１１１６ｂ、マスク１１１６ｃ、マスク１１１６ｄ、及びマスク１１１６ｅを用いて、導電層１１２０ａ、導電層１１２０ｂ、導電層１１２０ｃ、導電層１１２０ｄ、及び導電層１１２０ｅを所望の形状に加工する。このとき、導電層を形成する第２の導電膜と、第１のゲート電極層及び第１の導電層を形成する第１の導電膜との選択比が高いエッチング条件でエッチングする。このエッチングによって、第２のゲート電極層１１２２ａ、第２のゲート電極層１１２２ｂ、第２のゲート電極層１１２２ｃ、第２のゲート電極層１１２２ｄ、及び第２の導電層１１２２ｅを形成する。本実施の形態では、第２のゲート電極層及び第２の導電層もテーパー形状であるが、そのテーパー角は、第１のゲート電極層及び第１の導電層の有するテーパー角より大きい。なお、テーパー角とは対象物の底面と側面とが作る角度を言うものとする。よって、テーパー角が９０度の場合、導電層は底面に対して垂直な側面を有することになる。テーパー角を９０度未満とすることにより、積層される膜の被覆性が向上するため、欠陥を低減することが可能となる。なお、本実施の形態では、第２のゲート電極層及び第２の導電層を形成するためのエッチング用ガスとしてＣｌ２、ＳＦ６、Ｏ２を用いる。
【０１７６】
以上の工程によって、周辺駆動回路領域１１８０に、ゲート電極層１１２４ａ、ゲート電極層１１２４ｂ、画素領域１１８２に、ゲート電極層１１２４ｃ、ゲート電極層１１２４ｄ、及び導電層１１２４ｅを形成することができる（図１７（Ｄ）参照）。なお、マスク１１１６ａ、マスク１１１６ｂ、マスク１１１６ｃ、マスク１１１６ｄ、及びマスク１１１６ｅは、上記工程の後に除去する。
【０１７７】
次に、ゲート電極層１１２４ａ、ゲート電極層１１２４ｂ、ゲート電極層１１２４ｃ、ゲート電極層１１２４ｄをマスクとして、ｎ型を付与する不純物元素を添加し、第１のｎ型不純物領域１１２６ａ、第１のｎ型不純物領域１１２６ｂ、第１のｎ型不純物領域１１２８ａ、第１のｎ型不純物領域１１２８ｂ、第１のｎ型不純物領域１１３０ａ、第１のｎ型不純物領域１１３０ｂ、第１のｎ型不純物領域１１３０ｃを形成する（図１８（Ａ）参照）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、第１のｎ型不純物領域に、ｎ型を付与する不純物元素であるリン（Ｐ）が１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下程度の濃度で含まれるようにする。
【０１７８】
次に、単結晶半導体層１１１２、単結晶半導体層１１１４の一部を覆うマスク１１３２ａ、マスク１１３２ｂ、マスク１１３２ｃを形成する。そして、マスク１１３２ａ、マスク１１３２ｂ、マスク１１３２ｃ、及び第２のゲート電極層１１２２ｂをマスクとしてｎ型を付与する不純物元素を添加する。これにより、第２のｎ型不純物領域１１３４ａ、第２のｎ型不純物領域１１３４ｂ、第３のｎ型不純物領域１１３６ａ、第３のｎ型不純物領域１１３６ｂ、第２のｎ型不純物領域１１４０ａ、第２のｎ型不純物領域１１４０ｂ、第２のｎ型不純物領域１１４０ｃ、第３のｎ型不純物領域１１４２ａ、第３のｎ型不純物領域１１４２ｂ、第３のｎ型不純物領域１１４２ｃ、第３のｎ型不純物領域１１４２ｄが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、第２のｎ型不純物領域にｎ型を付与する不純物元素であるリン（Ｐ）が１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下程度の濃度で含まれるようにする。第３のｎ型不純物領域１１３６ａ、第３のｎ型不純物領域１１３６ｂには、第３のｎ型不純物領域１１４２ａ、第３のｎ型不純物領域１１４２ｂ、第３のｎ型不純物領域１１４２ｃ、第３のｎ型不純物領域１１４２ｄと同程度、もしくは少し高めの濃度でｎ型を付与する不純物元素が添加される。また、チャネル形成領域１１３８、チャネル形成領域１１４４ａ及びチャネル形成領域１１４４ｂが形成される（図１８（Ｂ）参照）。
【０１７９】
第２のｎ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第３のｎ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域１１３６ａ、第３のｎ型不純物領域１１３６ｂは、第１のゲート電極層１１１８ｂと重なる領域に形成されている。これにより、ソース又はドレイン近傍の電界を緩和して、ホットキャリアによるオン電流の劣化を防止することができる。一方、第３のｎ型不純物領域１１４２ａ、第３のｎ型不純物領域１１４２ｂ、第３のｎ型不純物領域１１４２ｃ、第３のｎ型不純物領域１１４２ｄはゲート電極層１１２４ｃ、ゲート電極層１１２４ｄと重なっておらず、オフ電流を低減する効果がある。
【０１８０】
次に、マスク１１３２ａ、マスク１１３２ｂ、マスク１１３２ｃを除去し、単結晶半導体層１１１３、単結晶半導体層１１１４を覆うマスク１１４６ａ、マスク１１４６ｂを形成する。そして、マスク１１４６ａ、マスク１１４６ｂ、ゲート電極層１１２４ａをマスクとしてｐ型を付与する不純物元素を添加する。これにより、第１のｐ型不純物領域１１４８ａ、第１のｐ型不純物領域１１４８ｂ、第２のｐ型不純物領域１１５０ａ、第２のｐ型不純物領域１１５０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）を用いてドーピングを行う。ここでは、第１のｐ型不純物領域、及び第２のｐ型不純物領域にｐ型を付与する不純物元素である硼素（Ｂ）が１×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下程度の濃度で含まれるようにする。また、チャネル形成領域１１５２が形成される（図１８（Ｃ）参照）。
【０１８１】
第１のｐ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第２のｐ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。
【０１８２】
その後、マスク１１４６ａ、マスク１１４６ｂを除去する。マスクを除去した後に、ゲート電極層の側面を覆うように絶縁膜を形成してもよい。該絶縁膜は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて形成することができる。また、不純物元素を活性化するために、加熱処理、強光の照射、レーザ光の照射等を行ってもよい。
【０１８３】
次いで、ゲート電極層、及びゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜１１５４と絶縁膜１１５６の積層構造とする（図１９（Ａ）参照）。絶縁膜１１５４として窒化酸化シリコン膜を膜厚１００ｎｍにて形成し、絶縁膜１１５６として酸化窒化シリコン膜を膜厚９００ｎｍにて形成する。本実施の形態においては、２層の積層構造としたが、単層構造でも良く、３層以上の積層構造としても良い。本実施の形態では、絶縁膜１１５４及び絶縁膜１１５６を、プラズマＣＶＤ法を用いて、大気に晒さずに連続的に形成する。なお、絶縁膜１１５４及び絶縁膜１１５６は上記材料に限定されるものではない。
【０１８４】
絶縁膜１１５４、絶縁膜１１５６は、他に、酸化シリコンや窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜その他の無機絶縁性材料を含む物質から選ばれた材料を用いて形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂をいう。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、ポリシラザン等の有機絶縁性材料を用いることもできる。
【０１８５】
次いで、レジスト材料からなるマスクを用いて絶縁膜１１５４、絶縁膜１１５６、ゲート絶縁層１１０８に単結晶半導体層及びゲート電極層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択によって、一回で行っても複数回行っても良い。本実施の形態では、酸化窒化シリコン膜である絶縁膜１１５６と、窒化酸化シリコン膜である絶縁膜１１５４と選択比が取れる条件で、第１のエッチングを行い、絶縁膜１１５６を除去する。次に、第２のエッチングによって、絶縁膜１１５４及びゲート絶縁層１１０８を除去し、ソース又はドレインに達する開口部を形成する。
【０１８６】
その後、開口部を覆うように導電膜を形成し、該導電膜をエッチングする。これにより、各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層１１５８ａ、ソース電極層又はドレイン電極層１１５８ｂ、ソース電極層又はドレイン電極層１１６０ａ、ソース電極層又はドレイン電極層１１６０ｂ、ソース電極層又はドレイン電極層１１６２ａ、ソース電極層又はドレイン電極層１１６２ｂを形成する。ソース電極層又はドレイン電極層には、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、ニッケル、亜鉛、ニオブ、シリコン、リン、硼素、ヒ素、ガリウム、インジウム、錫などから選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化シリコンを添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質等が用いられる。その他にも、シリサイド（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いることもできる。
【０１８７】
以上の工程で周辺駆動回路領域１１８０にｐチャネル型薄膜トランジスタ１１６４、及びｎチャネル型薄膜トランジスタ１１６６を、画素領域１１８２にｎチャネル型薄膜トランジスタ１１６８、容量配線１１７０が形成される（図１９（Ｂ）参照）。
【０１８８】
次に第２の層間絶縁層として絶縁膜１１７２を形成する。絶縁膜１１７２としては酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン等の有機絶縁性材料を用いることもできる。
【０１８９】
次に、画素領域１１８２の絶縁膜１１７２にコンタクトホールを形成し、画素電極層１１７４を形成する（図１９（Ｃ）参照）。画素電極層１１７４は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに酸化シリコンを混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、銀等の金属又はその合金、若しくはその金属窒化物を用いて形成することができる。
【０１９０】
また、画素電極層１１７４としては導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。導電性組成物は、薄膜におけるシート抵抗が１００００Ω／ｓｑ．以下であることが好ましい。また、光透過性を有する画素電極層として薄膜を形成する場合には、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１９１】
上記の導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン及びその誘導体、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、又は、これらの共重合体等が挙げられる。
【０１９２】
共役系導電性高分子の具体例としては、ポリピロール、ポリ（３−メチルピロール）、ポリ（３−ブチルピロール）、ポリ（３−オクチルピロール）、ポリ（３−デシルピロール）、ポリ（３，４−ジメチルピロール）、ポリ（３，４−ジブチルピロール）、ポリ（３−ヒドロキシピロール）、ポリ（３−メチル−４−ヒドロキシピロール）、ポリ（３−メトキシピロール）、ポリ（３−エトキシピロール）、ポリ（３−オクトキシピロール）、ポリ（３−カルボキシルピロール）、ポリ（３−メチル−４−カルボキシルピロール）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０１９３】
上記の導電性高分子を、単独で用いても良いし、膜の特性を調整するために有機樹脂を添加して使用しても良い。
【０１９４】
さらに、導電性組成物にアクセプタ性のドーパントやドナー性のドーパントをドーピングすることで、共役導電性高分子の共役電子の酸化還元電位を変化させ、電気伝導度を調節してもよい。
【０１９５】
上述の如き導電性組成物を水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等により画素電極層１１７４となる薄膜を形成することができる。
【０１９６】
次に、画素電極層１１７４及び絶縁膜１１７２を覆うように、配向膜と呼ばれる絶縁層１４０２を形成する（図２０（Ｂ）参照）。絶縁層１４０２は、スクリーン印刷法やオフセット印刷法を用いて形成することができる。なお、図２０は、半導体装置の平面図及び断面図を示しており、図２０（Ａ）は半導体装置の平面図、図２０（Ｂ）は図２０（Ａ）のＥ−Ｆにおける断面図である。半導体装置には、外部端子接続領域１１７６、封止領域１１７８、周辺駆動回路領域１１８０、画素領域１１８２が設けられる。
【０１９７】
絶縁層１４０２を形成した後、ラビング処理を行う。配向膜として機能する絶縁層１４０６についても、絶縁層１４０２と同様にして形成することができる。
【０１９８】
その後、対向基板１４００と、絶縁性表面を有する基板１１０７とを、シール材１４１４及びスペーサ１４１６を介して貼り合わせ、その空隙に液晶層１４０４を設ける。なお、対向基板１４００には、配向膜として機能する絶縁層１４０６、対向電極として機能する導電層１４０８、カラーフィルターとして機能する着色層１４１０、偏光子１４１２（偏光板ともいう）等が設けられている。なお、絶縁性表面を有する基板１１０７にも偏光子１４１８（偏光板）を設けるが、本発明はこれに限られない。例えば、反射型の液晶表示装置においては、偏光子は、一方に設ければ良い。
【０１９９】
続いて、画素領域と電気的に接続されている端子電極層１４２０に、異方性導電体層１４２２を介して、ＦＰＣ１４２４を接続する。ＦＰＣ１４２４は、外部からの信号を伝達する役目を担う。上記の工程により、液晶表示装置を作製することができる。
【０２００】
本実施の形態においては、実施の形態１に示した方法を用いて作製されたＳＯＩ基板を用いて液晶表示装置を作製している。このため、液晶のスイッチングを司る半導体素子（例えば、画素領域におけるトランジスタ）の特性を向上させることができる。また、駆動回路領域の半導体素子の動作速度を向上させることができる。したがって、液晶表示装置の表示特性が大きく向上することになる。また、半導体素子の信頼性が向上するため、液晶表示装置の信頼性も高まることになる。
【０２０１】
なお、本実施の形態においては液晶表示装置を作製する方法について説明したが、本発明はこれに限られるものではない。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０２０２】
（実施の形態６）
本実施の形態では、本発明に係る発光素子を有する半導体装置（エレクトロルミネッセンス表示装置）について説明する。なお、周辺回路領域や画素領域等に用いられるトランジスタの作製方法は、実施の形態５を参照することができるため、詳細については省略する。
【０２０３】
なお、発光素子を有する半導体装置には、下面放射、上面放射、両面放射のいずれかの方式が用いられる。本実施の形態では、下面放射方式を用いた半導体装置について、図２１を用いて説明するが、本発明はこれに限られるものではない。
【０２０４】
図２１の半導体装置は、下方（図中の矢印の方向）に光を放射する。ここで、図２１（Ａ）は半導体装置の平面図であり、図２１（Ｂ）は、図２１（Ａ）のＧ−Ｈにおける断面図である。図２１において半導体装置は、外部端子接続領域１５３０、封止領域１５３２、駆動回路領域１５３４、画素領域１５３６を有している。
【０２０５】
図２１に示す半導体装置は、素子基板１５００、薄膜トランジスタ１５５０、薄膜トランジスタ１５５２、薄膜トランジスタ１５５４、薄膜トランジスタ１５５６、発光素子１５６０、絶縁層１５６８、充填材１５７０、シール材１５７２、配線層１５７４、端子電極層１５７６、異方性導電層１５７８、ＦＰＣ１５８０、封止基板１５９０などによって構成されている。なお、発光素子１５６０は、第１の電極層１５６２と発光層１５６４と第２の電極層１５６６とを含む。
【０２０６】
第１の電極層１５６２としては、発光層１５６４より放射する光を透過できるように、光透過性を有する導電性材料を用いる。一方、第２の電極層１５６６としては、発光層１５６４より放射する光を反射することができる導電性材料を用いる。
【０２０７】
第１の電極層１５６２としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物等を用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）等を用いても良い。
【０２０８】
また、第１の電極層１５６２としては、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。なお、詳細については実施の形態５を参照することができるため、ここでは省略する。
【０２０９】
第２の電極層１５６６としては、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いることとする。
【０２１０】
なお、上面放射、両面放射の各方式を用いる場合には、適宜電極層の設計を変更してやれば良い。具体的には、上面放射の場合には、反射性を有する材料を用いて第１の電極層１５６２を形成し、光透過性を有する材料を用いて第２の電極層１５６６を形成する。両面放射の場合には、光透過性を有する材料を用いて第１の電極層１５６２及び第２の電極層１５６６を形成すれば良い。なお、下面放射、上面放射においては、光透過性を有する材料を用いて一方の電極層を形成し、光透過性を有する材料と光反射性を有する材料の積層構造により、他方の電極層を形成する構成としても良い。電極層に用いることができる材料は下面放射の場合と同様であるため、ここでは省略する。
【０２１１】
なお、一般に、光透過性を有さないと考えられる金属のような材料であっても、膜厚を小さく（５ｎｍ以上３０ｎｍ以下程度）することにより、光を透過させることができる。これにより、上述の光反射性材料を用いて、光を透過する電極層を作製することも可能である。
【０２１２】
また、素子基板１５００にカラーフィルター（着色層）を形成する構成としてもよい。カラーフィルター（着色層）は、蒸着法や液滴吐出法によって形成することができる。また、色変換層を用いる構成であっても良い。
【０２１３】
本実施の形態においては、実施の形態１などに示した方法を用いてエレクトロルミネッセンス表示装置を作製している。このため、エレクトロルミネッセンス表示装置の発光を司る半導体素子（例えば、画素領域におけるトランジスタ）の特性を向上させることができる。また、駆動回路領域の半導体素子の動作速度を向上させることができる。したがって、本発明により、エレクトロルミネッセンス表示装置の表示特性が大きく向上することになる。また、半導体素子の信頼性が向上するため、エレクトロルミネッセンス表示装置の信頼性も高まることになる。
【０２１４】
なお、本実施の形態ではエレクトロルミネッセンス表示装置を用いて説明したが、本発明はこれに限られるものではない。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０２１５】
（実施の形態７）
本実施の形態では、本発明に係る半導体装置の別の例について、図２２及び図２３を参照して説明する。なお、本実施の形態においては、マイクロプロセッサ及び電子タグを例に挙げて説明するが、本発明の半導体装置はこれらに限られるものではない。
【０２１６】
図２２に、本発明のマイクロプロセッサの構成の一例を示す。図２２のマイクロプロセッサ１６００は、本発明に係るＳＯＩ基板を用いて製造されるものである。該マイクロプロセッサ１６００は、演算回路１６０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ（ＡＬＵ））、演算回路制御部１６０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部１６０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部１６０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部１６０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ１６０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部１６０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース１６０８（Ｂｕｓ  Ｉ／Ｆ）、ＲＯＭ１６０９（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ、読み出し専用メモリ）、及びＲＯＭインターフェース１６１０（ＲＯＭ  Ｉ／Ｆ）を有している。
【０２１７】
バスインターフェース１６０８を介してマイクロプロセッサ１６００に入力された命令は、命令解析部１６０３に入力され、デコードされた後、演算回路制御部１６０２、割り込み制御部１６０４、レジスタ制御部１６０７、タイミング制御部１６０５に入力される。演算回路制御部１６０２、割り込み制御部１６０４、レジスタ制御部１６０７、タイミング制御部１６０５は、デコードされた命令に基づき各種制御を行う。具体的には、演算回路制御部１６０２は、演算回路１６０１の動作を制御するための信号を生成する。また、割り込み制御部１６０４は、マイクロプロセッサ１６００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度等から判断して処理する。レジスタ制御部１６０７は、レジスタ１６０６のアドレスを生成し、マイクロプロセッサ１６００の状態に応じてレジスタ１６０６の読み出しや書き込みを行う。タイミング制御部１６０５は、演算回路１６０１、演算回路制御部１６０２、命令解析部１６０３、割り込み制御部１６０４、レジスタ制御部１６０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部１６０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図２２に示すマイクロプロセッサ１６００の構成は、あくまで一例であり、その用途によって適宜構成を変更することができる。
【０２１８】
本実施の形態においては、実施の形態１などに示したＳＯＩ基板を用いてマイクロプロセッサを作製している。これにより、半導体素子の動作速度が向上し、マイクロプロセッサの性能の向上に寄与する。また、半導体素子の信頼性が向上するため、マイクロプロセッサの信頼性も高まることになる。
【０２１９】
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図２３を参照して説明する。図２３は無線通信により外部装置と信号の送受信を行って動作する無線タグの一例である。なお、本発明の無線タグは内部に中央処理装置（ＣＰＵ）を有しており、いわば小型のコンピュータである。無線タグ１７００は、アナログ回路部１７０１とデジタル回路部１７０２を有している。アナログ回路部１７０１として、共振容量を有する共振回路１７０３、整流回路１７０４、定電圧回路１７０５、リセット回路１７０６、発振回路１７０７、復調回路１７０８、変調回路１７０９を有している。デジタル回路部１７０２は、ＲＦインターフェース１７１０、制御レジスタ１７１１、クロックコントローラ１７１２、ＣＰＵインターフェース１７１３、ＣＰＵ１７１４、ＲＡＭ１７１５、ＲＯＭ１７１６を有している。
【０２２０】
このような構成の無線タグ１７００の動作は以下の通りである。アンテナ１７１７が外部から信号を受けると、共振回路１７０３は該信号を元に誘導起電力を発生する。整流回路１７０４を経た誘導起電力により、容量部１７１８が充電される。この容量部１７１８はセラミックコンデンサーや電気二重層コンデンサーなどで形成されていることが好ましい。容量部１７１８は無線タグ１７００と一体にて形成されていても良いし、別の部品として無線タグ１７００を構成する絶縁表面を有する基板に取り付けられていても良い。
【０２２１】
リセット回路１７０６は、デジタル回路部１７０２をリセットし初期化する信号を生成する。例えば、電源電圧の上昇のタイミングから遅れて立ち上がる信号をリセット信号として生成する。発振回路１７０７は、定電圧回路１７０５により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路１７０８は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路１７０９は、振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路１７０９は、共振回路１７０３の共振点を変化させることにより通信信号の振幅を変化させている。クロックコントローラ１７１２は、電源電圧又はＣＰＵ１７１４における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路１７１９が行っている。
【０２２２】
アンテナ１７１７から無線タグ１７００に入力された信号は復調回路１７０８で復調された後、ＲＦインターフェース１７１０で制御コマンドやデータなどに分けられる。制御コマンドは制御レジスタ１７１１に格納される。制御コマンドには、ＲＯＭ１７１６に記憶されているデータの読み出し命令、ＲＡＭ１７１５へのデータの書き込み命令、ＣＰＵ１７１４への演算命令などが含まれている。ＣＰＵ１７１４は、ＣＰＵインターフェース１７１３を介してＲＯＭ１７１６、ＲＡＭ１７１５、制御レジスタ１７１１にアクセスする。ＣＰＵインターフェース１７１３は、ＣＰＵ１７１４が要求するアドレスより、ＲＯＭ１７１６、ＲＡＭ１７１５、制御レジスタ１７１１のいずれかに対するアクセス信号を生成する機能を有している。
【０２２３】
ＣＰＵ１７１４の演算方式は、ＲＯＭ１７１６にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算を、プログラムを用いてＣＰＵ１７１４が実行する方式を適用することができる。
【０２２４】
本実施の形態においては、実施の形態１又は実施の形態２に示したＳＯＩ基板を用いて無線タグを作製している。これにより、半導体素子の動作速度が向上し、無線タグの性能の向上に寄与する。また、半導体素子の信頼性が向上するため、無線タグの信頼性も高まることになる。
【０２２５】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０２２６】
（実施の形態８）
本実施の形態では、本発明の半導体装置、特に表示装置を用いた電子機器について、図２４及び図２５を参照して説明する。
【０２２７】
本発明の半導体装置（特に表示装置）を用いて作製される電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
【０２２８】
図２４（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１８０１、支持台１８０２、表示部１８０３、スピーカー部１８０４、ビデオ入力端子１８０５等を含む。表示部１８０３には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。
【０２２９】
図２４（Ｂ）はデジタルカメラである。本体１８１１の正面部分には受像部１８１３が設けられており、本体１８１１の上面部分にはシャッターボタン１８１６が設けられている。また、本体１８１１の背面部分には、表示部１８１２、操作キー１８１４、及び外部接続ポート１８１５が設けられている。表示部１８１２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なデジタルカメラを提供することができる。
【０２３０】
図２４（Ｃ）はノート型パーソナルコンピュータである。本体１８２１には、キーボード１８２４、外部接続ポート１８２５、ポインティングデバイス１８２６が設けられている。また、本体１８２１には、表示部１８２３を有する筐体１８２２が取り付けられている。表示部１８２３には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なノート型パーソナルコンピュータを提供することができる。
【０２３１】
図２４（Ｄ）はモバイルコンピュータであり、本体１８３１、表示部１８３２、スイッチ１８３３、操作キー１８３４、赤外線ポート１８３５等を含む。表示部１８３２にはアクティブマトリクス表示装置が設けられている。表示部１８３２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なモバイルコンピュータを提供することができる。
【０２３２】
図２４（Ｅ）は画像再生装置である。本体１８４１には、表示部Ｂ１８４４、記録媒体読み込み部１８４５及び操作キー１８４６が設けられている。また、本体１８４１には、スピーカー部１８４７及び表示部Ａ１８４３それぞれを有する筐体１８４２が取り付けられている。表示部Ａ１８４３及び表示部Ｂ１８４４それぞれには、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能な画像再生装置を提供することができる。
【０２３３】
図２４（Ｆ）は電子書籍である。本体１８５１には操作キー１８５３が設けられている。また、本体１８５１には複数の表示部１８５２が取り付けられている。表示部１８５２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能な電子書籍を提供することができる。
【０２３４】
図２４（Ｇ）はビデオカメラであり、本体１８６１には外部接続ポート１８６４、リモコン受信部１８６５、受像部１８６６、バッテリー１８６７、音声入力部１８６８、操作キー１８６９が設けられている、また、本体１８６１には、表示部１８６２を有する筐体１８６３が取り付けられている。表示部１８６２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なビデオカメラを提供することができる。
【０２３５】
図２４（Ｈ）は携帯電話であり、本体１８７１、筐体１８７２、表示部１８７３、音声入力部１８７４、音声出力部１８７５、操作キー１８７６、外部接続ポート１８７７、アンテナ１８７８等を含む。表示部１８７３には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能な携帯電話を提供することができる。
【０２３６】
図２５は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器１９００の構成の一例である。ここで、図２５（Ａ）は正面図、図２５（Ｂ）は背面図、図２５（Ｃ）は展開図である。携帯電子機器１９００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。
【０２３７】
携帯電子機器１９００は、筐体１９０１及び筐体１９０２で構成されている。筐体１９０１は、表示部１９１１、スピーカー１９１２、マイクロフォン１９１３、操作キー１９１４、ポインティングデバイス１９１５、カメラ用レンズ１９１６、外部接続端子１９１７等を備え、筐体１９０２は、キーボード１９２１、外部メモリスロット１９２２、カメラ用レンズ１９２３、ライト１９２４、イヤフォン端子１９２５等を備えている。また、アンテナは筐体１９０１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０２３８】
表示部１９１１には、本発明の半導体装置が組み込まれている。なお、表示部１９１１に表示される映像（及びその表示方向）は、携帯電子機器１９００の使用形態に応じて様々に変化する。また、表示部１９１１と同一面にカメラ用レンズ１９１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー１９１２及びマイクロフォン１９１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ１９２３（及び、ライト１９２４）を用いて静止画及び動画の撮影を行う場合には、表示部１９１１はファインダーとして用いられることになる。操作キー１９１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等に用いられる。
【０２３９】
重なり合った筐体１９０１と筐体１９０２（図２５（Ａ））は、スライドし、図２５（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード１９２１、ポインティングデバイス１９１５を用いた円滑な操作が可能である。外部接続端子１９１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット１９２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。本発明により、信頼性が高く高性能な携帯電子機器を提供することができる。
【０２４０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０２４１】
（実施の形態９）
本実施の形態では、本発明の半導体装置、特に無線タグの用途について、図２６を参照して説明する。
【０２４２】
本発明により無線タグとして機能する半導体装置を形成することができる。無線タグの用途は多岐にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２６（Ａ）参照）、包装用容器類（包装紙やボトル等、図２６（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２６（Ｂ）参照）、乗物類（自転車等、図２６（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図２６（Ｅ）、（Ｆ）参照）等の物品に設けて使用することができる。なお、図２６において、無線タグは２０００で示すものである。
【０２４３】
なお、電子機器とは、例えば、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）、携帯電話の他、実施の形態８にて示した物品等を指す。また、上記半導体装置を、動物類、人体等に用いることができる。
【０２４４】
無線タグは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなる包装用容器等であれば当該有機樹脂に埋め込むとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にＲＦＩＤタグを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。本発明により作製することが可能な無線タグは、安価ながらも高い信頼性を有しており、さまざまな物品に対して適用することができる。
【０２４５】
本発明により形成することが可能な無線タグを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられるＲＦＩＤタグに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を容易に行うことができる。
【０２４６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる物品に対して用いることが可能である。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０２４７】
以上説明してきたように、本発明によれば、基板相互が張り合わされ、接着部に気泡などが存在せず、接着強度が高い良好な張り合わせ基板を得ることができる。
【図面の簡単な説明】
【０２４８】
【図１】本発明に係るＳＯＩ基板の製造方法を説明する図。
【図２】イオンの質量分析結果を示す図である。
【図３】イオンの質量分析結果を示す図である。
【図４】本発明に係るＳＯＩ基板の製造方法を説明する図。
【図５】単結晶半導体基板を支持基板に載置する装置の一構成例を示す概念図。
【図６】本発明に係るＳＯＩ基板の製造方法を説明する図。
【図７】支持基板に接着された単結晶半導体層を押圧する装置の一構成例を示す図。
【図８】本発明に係るＳＯＩ基板の製造方法を説明する図。
【図９】本発明に係るＳＯＩ基板の製造方法を説明する図。
【図１０】本発明に係るＳＯＩ基板の製造方法を説明する図。
【図１１】本発明に係るＳＯＩ基板を説明する図。
【図１２】本発明に係るＳＯＩ基板の製造方法を説明する図。
【図１３】本発明に係るＳＯＩ基板の製造方法を説明する図。
【図１４】本発明に係るＳＯＩ基板の製造方法を説明する図。
【図１５】本発明が適用される半導体装置の作製方法を説明する図。
【図１６】本発明が適用される半導体装置の作製方法を説明する図。
【図１７】本発明が適用される半導体装置の作製方法を説明する図。
【図１８】本発明が適用される半導体装置の作製方法を説明する図。
【図１９】本発明が適用される半導体装置の作製方法を説明する図。
【図２０】本発明が適用される半導体装置の作製方法を説明する図。
【図２１】本発明が適用される半導体装置を説明する図。
【図２２】本発明が適用される半導体装置を説明する図。
【図２３】本発明が適用される半導体装置を説明する図。
【図２４】本発明が適用される電子機器を説明する図。
【図２５】本発明が適用される電子機器を説明する図。
【図２６】本発明の電子機器の用途を説明する図。
【図２７】水素イオン種のエネルギーダイアグラムについて示す図である。
【図２８】加速電圧を８０ｋＶとした場合の水素原子の深さ方向のプロファイル（実測値及び計算値）を示す図である。
【図２９】加速電圧を８０ｋＶとした場合の水素原子の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。
【図３０】加速電圧を６０ｋＶとした場合の水素原子の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。
【図３１】加速電圧を４０ｋＶとした場合の水素原子の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。
【図３２】フィッティングパラメータの比（水素原子比及び水素イオン種比）をまとめた図である。
【符号の説明】
【０２４９】
１０１    単結晶半導体基板
１０２    絶縁層
１０２ａ    酸化窒化シリコン層
１０２ｂ    窒化酸化シリコン層
１０３    損傷領域
１０４    絶縁層
１０５    イオンビーム
１０６    レーザビーム
１０７    支持基板
１０８    単結晶半導体層
１０９    単結晶半導体層
１１０    単結晶半導体層
１１１    単結晶半導体層
１１３    矢印
１１４    部分
１１６    端部
１１７    接着界面
１１８    マスク
１１９    凸部
１２０    半導体基板
１２１    ＳＯＩ基板
１２２    ＳＯＩ基板
１２３    単結晶半導体層
１２４    微小な異物
１２５ａ    単結晶半導体層
１２５ｂ    単結晶半導体層
１２５ｃ    単結晶半導体層
２０５    単結晶半導体層
２０６    単結晶半導体層
２０７    ゲート絶縁層
２１１    マスク
２１４    マスク
２１６ａ    側壁絶縁層
２１６ｂ    側壁絶縁層
２１６ｃ    側壁絶縁層
２１６ｄ    側壁絶縁層
２１８    マスク
２２３    マスク
２２８    絶縁層
２３１    薄膜トランジスタ
２３２    薄膜トランジスタ
２３３ａ    ゲート絶縁層
２３３ｂ    ゲート絶縁層
３０１    基板ステージ
３０２    ヒーター
３０３    移載器
３０８    加圧器
３０９    ヒーター
３１０    押ピン
７００    チャンバー
７０１    ダイヤフラム
７０２ａ    給気バルブ
７０２ｂ    排気バルブ
７０２ｃ    排気バルブ
７０２ｄ    給気バルブ
７０３    ヒーター
７０４    加圧室
７０５    試料室
７０６    クッション
１１０２  絶縁層
１１０４  絶縁層
１１０８  ゲート絶縁層
１１１１  単結晶半導体層
１１１２  単結晶半導体層
１１１３  単結晶半導体層
１１１４  単結晶半導体層
１１１６ａ  マスク
１１１６ｂ  マスク
１１１６ｃ  マスク
１１１６ｄ  マスク
１１１６ｅ  マスク
１１３２ａ  マスク
１１３２ｂ  マスク
１１３２ｃ  マスク
１１４６ａ  マスク
１１４６ｂ  マスク
１１６４  薄膜トランジスタ
１１６６  薄膜トランジスタ
１１６８  薄膜トランジスタ
１５５０  薄膜トランジスタ
１５５２  薄膜トランジスタ
１５５４  薄膜トランジスタ
１５５６  薄膜トランジスタ
１４０２  絶縁層
１４０６  絶縁層
１５６８  絶縁層
【図１】
0005464843.tif 000002
【図２】
0005464843.tif 000003
【図３】
0005464843.tif 000004
【図４】
0005464843.tif 000005
【図５】
0005464843.tif 000006
【図６】
0005464843.tif 000007
【図７】
0005464843.tif 000008
【図８】
0005464843.tif 000009
【図９】
0005464843.tif 000010
【図１０】
0005464843.tif 000011
【図１１】
0005464843.tif 000012
【図１２】
0005464843.tif 000013
【図１３】
0005464843.tif 000014
【図１４】
0005464843.tif 000015
【図１５】
0005464843.tif 000016
【図１６】
0005464843.tif 000017
【図１７】
0005464843.tif 000018
【図１８】
0005464843.tif 000019
【図１９】
0005464843.tif 000020
【図２０】
0005464843.tif 000021
【図２１】
0005464843.tif 000022
【図２２】
0005464843.tif 000023
【図２３】
0005464843.tif 000024
【図２４】
0005464843.tif 000025
【図２５】
0005464843.tif 000026
【図２６】
0005464843.tif 000027
【図２７】
0005464843.tif 000028
【図２８】
0005464843.tif 000029
【図２９】
0005464843.tif 000030
【図３０】
0005464843.tif 000031
【図３１】
0005464843.tif 000032
【図３２】
0005464843.tif 000033