(57)【特許請求の範囲】
【請求項１】
半導体基板の製造方法であって、少なくとも、シリコン単結晶基板の表面に多孔質層を形成する工程を行ってから、前記多孔質層の表面にエピタキシャルシリコン層を形成する工程を行い、その後、前記エピタキシャルシリコン層の表面に素子を形成する工程を行い、その後、前記エピタキシャルシリコン層と前記シリコン単結晶基板とを前記多孔質層において分離する工程を行い、次に、前記シリコン単結晶基板から分離した前記エピタキシャルシリコン層の分離面に電極を形成する工程を行い、
前記多孔質層の表面にエピタキシャルシリコン層を形成する工程において、前記エピタキシャルシリコン層を、ｐ＋層、ｎ＋層、ｎ−層の順序で形成することによって前記エピタキシャルシリコン層が三層構造になるようにすること、又は、
前記多孔質層の表面にエピタキシャルシリコン層を形成する工程において、前記エピタキシャルシリコン層を、ｎ＋層、ｎ−層の順序で形成することによって前記エピタキシャルシリコン層が二層構造になるようにすることを特徴とする半導体基板の製造方法。
【請求項２】
前記エピタキシャルシリコン層の表面に素子を形成する工程の後、前記エピタキシャルシリコン層と前記シリコン単結晶基板とを前記多孔質層において分離する工程の前に、前記素子を形成した後に、前記素子を形成した表面に補強材を接着することを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記補強材として、セラミック材、石英材または樹脂材を用いることを特徴とする請求項２に記載の半導体基板の製造方法。
【請求項４】
前記シリコン単結晶基板から分離した前記エピタキシャルシリコン層の分離面に電極を形成する工程の後に、前記補強材を前記素子を形成した表面との接着面で剥離することを特徴とする請求項２または請求項３に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法に関し、より詳しくは、製造歩留まりを向上させることができ、かつ薄膜化を実現することのできる、基板を極めて薄くすることが必要な半導体基板を製造する方法に関するものである。
【背景技術】
【０００２】
電力制御用の半導体回路素子としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）がある。ＩＧＢＴは、パワーＭＯＳＦＥＴの高速スイッチング特性とバイポーラトランジスタの高出力特性とを兼ね備えた高耐圧回路素子であり、インバータやスイッチング電源等のパワーエレクトロニクスの分野で多く利用されている。
【０００３】
従来技術によって作製されたＩＧＢＴは、例えば図３（Ｅ）に示したように、ｎ−型シリコン単結晶基板２１の片方の表面に素子２２が形成されたものであり、もう片方の面に、ｎ＋層２３ａ、ｐ＋層２３ｂが形成され、さらに電極２４が形成されたものである。そのＩＧＢＴを作製するための手順の一例を図３に示す。図３は従来技術におけるＩＧＢＴを作製するための工程の一例を示した図である。
【０００４】
ＩＧＢＴを構成するための半導体基板としては、例えばＦＺ法により作製されたｎ型で高抵抗率のシリコン単結晶基板２１（ｎ−基板）を用いる（図３（Ａ））。そして、その表面側に、イオン注入技術、ドーパント拡散技術、リソグラフィ技術などを用いて素子２２（拡散層、絶縁膜、電極など）を形成した後（図３（Ｂ））、ＩＧＢＴのＯＮ抵抗を下げるために裏面側を研削して基板を１００〜２００μｍ程度まで薄くする（図３（Ｃ））。その後、裏面側からイオン注入して熱処理することにより、ｎ型ドーパントが高濃度に拡散したｎ＋層２３ａを形成し（図３（Ｄ））、その後にｐ型ドーパントが高濃度に拡散したｐ＋層２３ｂを形成することによって、ｎ−基板／ｎ＋層／ｐ＋層という構造の基板が作製され、ｐ＋層２３ｂの表面（裏面側）に裏面電極２４を形成することでＩＧＢＴが完成する（図３（Ｅ））（例えば特許文献１参照）。
【０００５】
前記ＩＧＢＴの製造工程において、ｐ＋層を形成する工程を省略し、ｎ−基板／ｎ＋層という構造にすることによって、パワーＭＯＳＦＥＴを製造することもできる。
しかし、このようにしてＩＧＢＴやパワーＭＯＳＦＥＴ用の基板構造を作製する場合、１００〜２００μｍ程度に薄くした基板にイオン注入や熱処理を行なう工程が極めて困難であるため、製造歩留を悪化させる要因となっている。また、薄膜化を研削で行なうため、１００μｍ以下の厚さへの薄膜化は困難であるという問題があった。
【０００６】
【特許文献１】特開２００２−３５９３７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、ＩＧＢＴやパワーＭＯＳＦＥＴに代表されるように、裏面の基板を極めて薄くする工程を必要とする半導体基板を作製する際に、製造歩留を悪化させる要因となっている研削工程や、薄膜化後の裏面からのイオン注入及び熱処理工程を行なわずに製造することによって製造歩留を向上させると共に、例えば１００μｍ以下の厚さへの薄膜化を実現することが可能な半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明では、半導体基板の製造方法であって、少なくとも、シリコン単結晶基板の表面に多孔質層を形成する工程を行ってから、前記多孔質層の表面にエピタキシャルシリコン層を形成する工程を行い、その後、前記エピタキシャルシリコン層の表面に素子を形成する工程を行い、その後、前記エピタキシャルシリコン層と前記シリコン単結晶基板とを前記多孔質層において分離する工程を行い、次に、前記シリコン単結晶基板から分離した前記エピタキシャルシリコン層の分離面に電極を形成する工程を行うことを特徴とする半導体基板の製造方法を提供する。
【０００９】
このように、本発明の製造方法では、シリコン単結晶基板の表面に多孔質層を形成し、その表面にエピタキシャルシリコン層を形成する。さらに、素子を形成した後に多孔質層にてシリコン単結晶基板とエピタキシャルシリコン層を分離する。
ここで、多孔質層は、結晶性は単結晶と変わらないため、この多孔質層の表面上に形成したエピタキシャルシリコン層の結晶性も高く、そのエピタキシャルシリコン層上に形成された半導体素子の品質も従来と遜色なく、良好なものとすることができる。
【００１０】
また、多孔質層は、シリコン単結晶に比べて密度が低いため機械的強度は弱いものとなっており、これを利用して、多孔質層でシリコン単結晶基板とエピタキシャルシリコン層を容易に分離することができる。これによって、従来のように基板を薄くするための裏面研削を行う必要がなくなるため、エピタキシャルシリコン層や素子に加工歪みや機械的強度の劣化が発生することを抑制することができる。また、裏面研削工程で導入される汚染をなくすことができる。これらの効果によって、従来に比べ製造歩留まりを大幅に向上させることができるという効果も有する。更には、裏面研削するものと異なり、分離後のシリコン単結晶基板は、再利用することも可能であり、製造コストの削減を図ることもできる。
【００１１】
また、エピタキシャルシリコン層の厚さを任意のものとすることができるため、ＩＧＢＴなどのデバイスを薄膜化する場合でも、エピタキシャルシリコン層の厚さを薄く形成することで対応できる。従来は機械的強度の問題で薄膜化が非常に困難であったが、本発明の製造方法によれば容易に薄膜化することが可能である。
【００１２】
また、前記多孔質層の表面にエピタキシャルシリコン層を形成する工程において、前記エピタキシャルシリコン層を、ｐ＋層、ｎ＋層、ｎ−層の順序で形成することによって前記エピタキシャルシリコン層が三層構造になるようにすることができる。
【００１３】
このように、ｐ＋層、ｎ＋層、ｎ−層をエピタキシャル成長によって形成することで、ｐ＋層やｎ＋層をイオン注入や熱拡散によって作製していた従来に比べ、各層間のドーパント濃度プロファイルの高精度な制御が可能であり、また、急峻なプロファイルを容易に得ることもでき、作製されるデバイス特性、特にＩＧＢＴの特性及び歩留りを従来に比べ格段に高めることができる。
【００１４】
また、前記多孔質層の表面にエピタキシャルシリコン層を形成する工程において、前記エピタキシャルシリコン層を、ｎ＋層、ｎ−層の順序で形成することによって前記エピタキシャルシリコン層が二層構造になるようにすることができる。
【００１５】
このように、ｎ＋層、ｎ−層をエピタキシャル成長によって形成することで、ｎ＋層をイオン注入や熱拡散によって作製していた従来に比べ、各層間のドーパント濃度プロファイルの高精度な制御が可能であり、また、急峻なプロファイルを容易に得ることもでき、作製されるデバイス特性、特にパワーＭＯＳＦＥＴの特性及び歩留りを従来に比べ格段に高めることができる。
【００１６】
また、前記エピタキシャルシリコン層の表面に素子を形成する工程の後、前記エピタキシャルシリコン層と前記シリコン単結晶基板とを前記多孔質層において分離する工程の前に、前記素子を形成した後に、前記素子を形成した表面に補強材を接着することが好ましい。
【００１７】
本発明の製造方法は、デバイスを１００μｍ以下の薄膜にした場合にも適用できるが、シリコン単結晶基板とエピタキシャルシリコン層を分離した後には、機械的強度等の問題から１００μｍ以下のエピタキシャルシリコン層のハンドリングはさほど良好ではない。しかしこのように補強材を素子を形成した表面に接着させることで、分離後のエピタキシャルシリコン層のハンドリングを改善することができる。
【００１８】
また、前記補強材として、セラミック材、石英材または樹脂材を用いることが好ましい。
【００１９】
このように補強材としてセラミック材や石英材または樹脂材を用いることによって、補強材からエピタキシャルシリコン層や素子への金属不純物等の汚染が発生することを防止することができる。
【００２０】
また、前記シリコン単結晶基板と分離した前記エピタキシャルシリコン層の分離面に電極を形成する工程の後に、前記補強材を前記素子を形成した表面との接着面で剥離することが好ましい。
【００２１】
このように、エピタキシャルシリコン層に電極を形成した後に、補強材を接着面で剥離することで、薄膜化したエピタキシャルシリコン層のハンドリングに難のある工程の間のみ補強材を接着させて、製品を得ることができる。
【発明の効果】
【００２２】
本発明の製造方法によれば、裏面から基板を極めて薄くする工程を必要とする半導体基板における製造歩留を向上させることができると共に、１００μｍ以下の厚さへの薄膜化にも容易に適用することができる半導体基板の製造方法を提供することができる。また、ドーパント拡散層間の濃度プロファイルを急峻にすることができ、作製されるデバイス特性を高めることができる。さらに、分離後のシリコン単結晶基板を再利用できるのでさらに製造コストを下げることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明についてより具体的に説明する。
前述のように、ＩＧＢＴやパワーＭＯＳＦＥＴに代表されるように、基板の裏面を極めて薄くする工程を必要とする半導体基板を作製する際に、製造歩留を悪化させる要因となっている研削工程や、薄膜化後の裏面からのイオン注入及び熱処理工程を行なわずに製造することによって製造歩留を向上させると共に、１００μｍ以下の厚さへの薄膜化を実現することが可能な半導体基板の製造方法の開発が待たれていた。
【００２４】
そこで、本発明者らは、製造歩留まりを悪化させる主要因である、研削による基板を極めて薄くする工程や、薄膜化後の裏面からのイオン注入及び熱処理工程に替わる工程を開発し、その工程で半導体基板を作製することによって問題を解決するべく鋭意検討を重ねた。
【００２５】
その結果、本発明者らは、多孔質層は、結晶性は単結晶と変わらないが機械的強度が弱いことに着目し、多孔質層の表面に膜厚の薄いエピタキシャルシリコン層を形成し、その多孔質層でシリコン単結晶基板とエピタキシャルシリコン層を分離することで、裏面研削や裏面高濃度不純物添加・拡散工程を用いることなく、基板を極めて薄くする工程を必要とする半導体基板を作製できることを発想し、本発明を完成させた。
【００２６】
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
本発明の半導体基板の製造方法で製造された半導体基板は、図１（Ｆ）に示したように、エピタキシャルシリコン層１３の片方の表面に電極１５が形成されたものであり、エピタキシャルシリコン層１３のもう片方の表面に素子１４が形成されたものである。
【００２７】
図１、２を用いて、本発明の半導体基板の製造方法の一例を説明するが、本発明はこれらに限定されるものではない。図１は本発明によりＩＧＢＴを作製するための工程の一例を示した図であり、図２は他の例を示した図である。
尚、本発明において、ｎ＋、ｐ＋とは、ドーパントを高濃度にドープした抵抗率が０．１Ωｃｍ以下で導電型がｎ型、ｐ型を意味しており、それ以上の抵抗率を有する場合には、それぞれ、ｎ−、ｐ−と表記する。
【００２８】
まず、表面に多孔質層を形成するためのシリコン単結晶基板１１を準備する（図１（Ａ）、図２（Ａ））。
ここで、制御性良く多孔質層を形成するには、使用するシリコン単結晶基板として、抵抗率０．００５〜０．１Ωｃｍ程度の低抵抗率のｐ＋基板を使用することが好適であるが、より高抵抗率な基板であっても表面に予め熱拡散やエピタキシャル成長等の方法でｐ＋層を数〜数十μｍ形成しておいても同様に使用することができる。
【００２９】
次に、図１（Ｂ）、図２（Ｂ）に示したように、シリコン単結晶基板１１の一方の表面に多孔質層１２を形成する。
多孔質層１２の形成方法としては、種々の方法を採用することができるが、製造コストや多孔度（ｐｏｒｏｓｉｔｙ）の制御の容易性（脆弱さの制御の容易性）の観点から、陽極化成法が好ましい。
シリコン単結晶基板は、ＨＦ溶液を用いた陽極化成法によって多孔質化させることができる。そして、ＨＦ濃度や化成時の電流密度を制御することにより、多孔度を２０％から７０％程度の範囲内で容易に制御することができる。例えば、電流密度を一定とし、ＨＦ溶液濃度を低下させることによって多孔度を高めることができる。この様にして多孔質化されても、その単結晶性は維持されており、多孔質層の上部へ単結晶シリコン層をエピタキシャル成長させることが可能である。
【００３０】
次に、図１（Ｃ）、図２（Ｃ）に示すように、多孔質層１２の表面に、エピタキシャル成長によってエピタキシャルシリコン層１３を形成する。形成するエピタキシャルシリコン層の層数や導電型は特に限定されないが、ＩＧＢＴを作製する場合には、まず、ｐ＋層１３ａを数μｍ程度形成し、続いてｎ＋層１３ｂを数μｍ程度形成し、その後、ｎ−層１３ｃを数十μｍ〜百数十μｍ程度形成し、トータル５０〜２００μｍ程度のエピタキシャルシリコン層を形成することが好ましい。
【００３１】
このように、ｐ＋層１３ａ、ｎ＋層１３ｂ、ｎ−層１３ｃの形成をエピタキシャル成長によって行なうことができるので各層間のドーパント濃度プロファイルの制御が可能であり、従来のイオン注入や熱拡散で形成する場合と比べて、急峻なプロファイルを得ることもでき、作製されるデバイス特性を高めることができる。
また、ＩＧＢＴや他のデバイスで更なる薄膜化が要求された場合であっても、このエピタキシャルシリコン層の各層の厚さを調節することでトータルの厚さを１００μｍ以下の所望の厚さにすることで対応可能である。
【００３２】
ところで、多孔質層の上に形成するエピタキシャルシリコン層の結晶欠陥を減らすためには、多孔度が低い多孔質層であることが好ましい。
その一方で、本発明においては、エピタキシャルシリコン層形成後の工程において多孔質層で分離する工程がある。多孔質シリコンの機械的強度は多孔度に依存するが、いずれにせよ非多孔質であるシリコン単結晶よりも十分に弱い。従って、多孔質層に引っ張りあるいは剪断力等の応力をかけると、多孔質層が破壊され、この多孔質層で分離することができる。この際、多孔度を増加させるほど多孔質層の機械的強度は弱くなるので、より弱い力で多孔質層を破壊することができる。従って、このような多孔質層の機械的強度の脆弱さを利用することにより多孔質層を分離層として機能させるという目的においては、多孔度が高い多孔質層であることが好ましい。
【００３３】
そこで、図１（Ｂ）、図２（Ｂ）で形成する多孔質層１２は、表面にエピタキシャルシリコン層を形成するための多孔度の低い多孔質層と、機械的に分離を行なうために多孔度の高い多孔質層との二層構造とすることが好ましい。
このように多孔質層の多孔度を厚さ方向に変えるためには、多孔質層の形成のための陽極化成の際の化成電流を変化させればよい。また、化成液の濃度を変化させる方法でも可能である。例えば、化成電流を変えたり、ＨＦを用いた化成液の濃度を変化させたりすることによって、多孔質層の多孔度や孔のサイズを変化させることが出来、これによって二層構造の多孔質層を容易に形成することができる。
【００３４】
図１（Ｃ）、図２（Ｃ）において、作製するデバイスの種類に応じてエピタキシャルシリコン層１３を形成した後、その表面に素子１４の形成を行なう。この素子１４の形成工程では、例えば、ドーパント拡散層形成、絶縁膜形成（ゲート用、素子分離用、マスク用など）、電極形成などが挙げられる（図１（Ｄ）、図２（Ｄ））。
【００３５】
次に、図１（Ｅ）において、表面素子１４形成まで行なわれた基板の両面を吸着等で保持した状態で、多孔質層を境界としてエピタキシャルシリコン層１３（素子１４を含む）とシリコン単結晶基板１１とに分離する。この工程では、分離層である多孔質層１２に流体を吹き付けて流体を注入することにより、注入部分に亀裂を発生させて分離を行なうことが最も好ましい。分離のために用いる流体の流れは、加圧した流体を細いノズルから噴射することにより形成することができる。噴射する流体をより高速、高圧の細いビームにする為の方法としては、ウォータージェット法を使用することが出来、例えば、高圧ポンプにより加圧された１００〜数１０００ｋｇｆ／ｃｍ２の高圧水を細いノズルから噴射させて多孔質層に吹き付けることができる。尚、吹き付ける流体としては、水等の液体のほか、空気、不活性ガス、エッチングガス等の気体も利用することができる。
尚、流体を吹き付ける方法以外にも、多孔質層にくさび状の器具を挿入し機械的に分離することもできる。
【００３６】
このように分離されたエピタキシャルシリコン層１３とシリコン単結晶基板１１の分離面の表面には、多孔質層１２の一部が残留しているので、必要に応じてその分離面にエッチングや研磨等を行って多孔質層１２の除去を行なう。エッチングによって除去する場合には、例えば、ＨＦ／Ｈ２Ｏ２の混合液であるエッチャントを用いることができ、シリコン単結晶に対して多孔質シリコンを高選択比でエッチングが可能である。尚、分離後のシリコン単結晶基板は、上記のような表面処理を行なうことによって、結晶性が高い等高品質の表面を持つシリコン単結晶基板として、再び利用することが可能である。従って、従来の研削による方法に比べ、基板コストを著しく低減することができる。
【００３７】
また、図３（ｃ）に示したように、従来は裏面研削により薄膜化を行っていたので、研削による加工歪みが導入されるため１００μｍ以下の薄膜化は困難であったが、本発明の製造方法は、多孔質層での機械的な分離を用いており、薄膜（エピタキシャルシリコン層）への加工歪みはほとんど入らず、薄膜の機械的強度を低下させることはなく、１００μｍ以下の薄膜化も可能である。
【００３８】
この場合、図２（Ｅ）に示したように、分離工程における割れの防止、あるいは薄膜化後のハンドリング等を考慮して、素子１４を形成した後、素子１４の表面側に接着剤を介して補強材１６を接着させ、その状態で分離工程やその後の工程を行なうこともできる。
このように補強材を素子を形成した表面に接着させることで、分離時の歩留りを向上させ、分離後のエピタキシャルシリコン層のハンドリングを改善することができる。
【００３９】
この場合、補強材１６として、セラミック材や石英材または樹脂材で形成された基板やシートを用いることができる。また、接着剤としては、例えばエポキシ系等の樹脂系の接着剤、ワックス、ＳＯＧ（ｓｐｉｎ  ｏｎ  ｇｌａｓｓ）等や、紫外線を照射することにより粘着力が弱まる接着剤を用いることができる。
このように補強材としてセラミック材や樹脂材を用いることによって、補強材からエピタキシャルシリコン層や素子への金属不純物等の汚染が発生することを防止することができる。
【００４０】
多孔質層１２で分離させたエピタキシャルシリコン層の分離面側の表面に電極１５を形成することによって、基板の両面に電極が形成されたＩＧＢＴなどのデバイス用基板が完成する（図１（Ｆ）、図２（Ｇ））。
【００４１】
尚、補強材１６を接着した場合には、裏面の電極１５の形成（図２（Ｇ））を行ってから補強材を剥離することが好適である（図２（Ｈ））。
こうして、薄膜化したエピタキシャルシリコン層のハンドリングに難のある工程の間のみ補強材を接着させることができる。
【実施例】
【００４２】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
直径２００ｍｍ、ｐ型、０．０５Ωｃｍ、結晶方位＜１００＞のシリコン単結晶基板（Ｓｉ基板）を用意した。この基板の一方の表面に、陽極化成法により多孔質層を形成した。この際、ＨＦを用いた化成液の濃度と化成電流を変えることにより、表面側に多孔度１５％の多孔質層４μｍと、その下部（基板側）に多孔度５０％の多孔質層８μｍを形成した。
その基板をエピタキシャル成長装置に投入して、まず、厚さ３μｍのｐ＋エピタキシャル層（抵抗率：０．０５Ωｃｍ）を形成した。次に、別のエピタキシャル装置に投入して、ｐ＋エピタキシャル層の表面上に、厚さ３μｍのｎ＋エピタキシャル層（抵抗率：０．０５Ωｃｍ）を形成し、続いて、厚さ８０μｍのｎ−エピタキシャル層（抵抗率：１０Ωｃｍ）を形成した。
【００４３】
このようにして作製したｎ−層／ｎ＋層／ｐ＋層／多孔質層／Ｓｉ基板という構造のｎ−層の表面側に、ＩＧＢＴを形成するためのエミッタ層拡散、ゲート酸化、電極形成等の素子形成を行った。その後、素子形成を行った基板の表面に、基板と同一の大きさを有するセラミック基板を補強材として接着剤（紫外線で接着力が弱まるタイプ）を用いて接着させ、シリコン単結晶基板とセラミック基板の露出面を吸着保持し、ウォータージェットによって多孔質層で分離した。
【００４４】
分離後のｐ＋層の表面、及び、Ｓｉ基板の表面には多孔質層が残留していたので、ＨＦ／Ｈ２Ｏ２の混合液に浸漬することによって多孔質層のみを選択的に除去した。そして、多孔質層を除去したｐ＋層の表面（裏面側）にＩＧＢＴのコレクタ電極を形成した後、紫外線を照射してセラミック基板と素子の間の接着力を弱めてセラミック基板を半導体基板から分離した。これによって、基板厚さが実質的に８６μｍであるＩＧＢＴ基板を作製することができた。
また、多孔質層を除去したＳｉ基板は、後述する実施例２のＳｉ基板として再利用した。
【００４５】
（実施例２）
実施例１で再利用が可能となったＳｉ基板に対し、実施例１と同一の条件で２層構造の多孔質層を形成し、その後、その基板をエピタキシャル成長装置に投入して、まず、厚さ３μｍのｎ＋エピタキシャル層（抵抗率：０．０５Ωｃｍ）を形成し、続いて、厚さ５０μｍのｎ−エピタキシャル層（抵抗率：１０Ωｃｍ）を形成した。
【００４６】
このようにして作製されたｎ−層／ｎ＋層／多孔質層／Ｓｉ基板という構造のｎ−層の表面側に、パワーＭＯＳＦＥＴを形成するためのソース領域形成用拡散、ゲート酸化、電極形成等の素子形成を行った。その後、その素子形成側表面とＳｉ基板の裏面とを吸着保持し、ウォータージェットによって多孔質層で分離した。
【００４７】
分離後のｎ＋層の表面、及び、Ｓｉ基板の表面には多孔質層が残留していたので、ＨＦ／Ｈ２Ｏ２の混合液に浸漬することによって多孔質層のみを選択的に除去した。そして、多孔質層を除去したｎ＋層の表面（裏面側）にパワーＭＯＳＦＥＴのドレイン電極を形成した。これによって、基板厚さが実質的に５３μｍであるパワーＭＯＳＦＥＴ基板を作製することができた。
また、多孔質層を除去したＳｉ基板は、その後も多孔質層形成用基板として繰り返し使用することができるので、基板ロスを実質的になくすことができる。
【００４８】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【図面の簡単な説明】
【００４９】
【図１】本発明における半導体基板を作製するための工程の一例を示した図である。
【図２】本発明における半導体基板を作製するための工程の他の例を示した図である。
【図３】従来技術におけるＩＧＢＴを作製するための工程の一例を示した図である。
【符号の説明】
【００５０】
１１…シリコン単結晶基板、  １２…多孔質層、  １３…エピタキシャルシリコン層、  １３ａ…ｐ＋層、  １３ｂ…ｎ＋層、  １３ｃ…ｎ−層、  １４…素子、  １５…電極、  １６…補強材、
２１…シリコン単結晶基板、  ２２…素子、２３ａ…ｎ＋層、  ２３ｂ…ｐ＋層、  ２４…電極。
【図１】
0005407126.tif 000002
【図２】
0005407126.tif 000003
【図３】
0005407126.tif 000004