(57)【特許請求の範囲】
【請求項１】
第１の電極およびこの第１の電極の上に形成された抵抗変化層と、
この抵抗変化層の上に形成された第２の電極と
を少なくとも備え、
前記抵抗変化層は、タンタル以外の遷移金属の酸化物からなる第１の層および非晶質の酸化タンタルからなる第２の層を有し、
前記第１の層は前記第１の電極に接して形成され、
前記第２の層は、シリコンが添加されている
ことを特徴とする抵抗変化素子。
【請求項２】
請求項１記載の抵抗変化素子において、
前記抵抗変化層は、前記第１の層および前記第２の層に挟まれ、酸化チタンからなる第３の層を有する
ことを特徴とする抵抗変化素子。
【請求項３】
請求項２記載の抵抗変化素子において、
前記第３の層は、前記第２の層より薄く形成されている
ことを特徴とする抵抗変化素子。
【請求項４】
請求項１記載の抵抗変化素子において、
前記第１の層は、前記第２の層より薄く形成されている
ことを特徴とする抵抗変化素子。
【請求項５】
請求項１記載の抵抗変化素子において、
前記第２の層は、化学量論組成の酸化タンタルから構成されている
ことを特徴とする抵抗変化素子。
【請求項６】
請求項１記載の抵抗変化素子において、
前記第１の層は、酸化ニッケルから構成されていることを特徴とする抵抗変化素子。
【請求項７】
請求項１記載の抵抗変化素子において、
前記第１の層は、酸化ジルコニウムから構成されていることを特徴とする抵抗変化素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁材料から構成された抵抗変化層を２つの電極で挟んで構成された抵抗変化素子に関するものである。
【背景技術】
【０００２】
不揮発性メモリの分野においては、フラッシュメモリを筆頭に、強誘電体メモリ（FeRAM）、ＭＲＡＭ（magnetic RAM）、ＯＵＭ（Ovonic Unified Memory）、また、相変化メモリ（文献１：特開２００７−１４９１７０号公報参照）などの研究が盛んである。最近、これらの不揮発性メモリと異なる抵抗変化型不揮発メモリ（ＲｅＲＡＭ：resistance RAM）が提案されている（文献２：W.W.Zhuang et al. "Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory(RRAM)", IEDM, 論文番号7.5, pp.193-196, 2002.参照）。【０００３】
この抵抗変化型不揮発メモリは、電圧パルスの印加によってメモリセルの抵抗変化層の抵抗値を設定することにより情報を書き込むようにしている。また、抵抗変化型不揮発メモリは、書き込んだ情報の非破壊読み出しが可能である。加えて、抵抗変化型不揮発メモリは、セル面積が小さく、かつ多値化が可能なことから、既存の不揮発性メモリをしのぐ可能性を有しているものとして有望視されている。文献１では、抵抗変化層として、ＰＣＭＯ（Ｐｒ0.7Ｃａ0.3ＭｎＯ3）およびＹＢＣＯ（ＹＢａ2Ｃｕ3Ｏy）が用いられている。【０００４】
抵抗変化型不揮発性メモリについては、他の提案もなされている（文献４：G.-S. Park, et al. "Observation of electric-field induced Ni filament channels in polycrystalline NiOx film", APPLIED PHYSICS LETTERS, Vol.91, 222103, 2007、文献５：特開２００７−３０００８２号公報、文献６：C. Yoshida, et al. "High speed resistive switching in Pt/TiO2/TiN film for nonvolatile memory application",APPLIED PHYSICS LETTERS, Vol.91, 223510, 2007.参照）。【０００５】
文献４には、抵抗変化層として約５０ｎｍの多結晶ＮｉＯx（ｘ＝１〜１．５）を用い、上部電極に正の電圧を印加することで、低抵抗状態もしくは高抵抗状態に変化することが記載されている。【０００６】
文献５には、ルテニウム酸化物などのバッファ層を抵抗変化層と下部電極の間に積層し、リセット電流値の増加を抑えたスイッチング動作を実現する方法が示されている。また、文献６には、抵抗変化層に８０ｎｍの微結晶ＴｉＯ2を用いることについて記載されている。この技術では、２通りの動作方法が示されている。第１に、上部電極に負電圧を印加することで低抵抗化し、正電圧を印加することで高抵抗化する動作方法が示されている。また、第２に、正電圧印加のみで低抵抗化と高抵抗化を行う方法が示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
文献２，４，６に示された技術のように、抵抗変化層に、多結晶もしくは微結晶材料を用いて抵抗変化素子の微細化を進めた場合、素子サイズに対して結晶粒の大きさが無視できなくなる。特に、結晶粒による抵抗変化層表面の凹凸が原因で素子間の電気特性のバラツキが大きくなることが問題となる。これに対し、抵抗変化層を薄膜化することで凹凸を抑えることができる。しかしながら、抵抗変化層を薄くした場合、リーク電流の大幅な増大により、抵抗変化動作が得られなくなるため、５０ｎｍ以上の厚い抵抗変化層が用いられている。文献１では、バッファ層を導入することで、リセット電流値の増加を抑えた抵抗変化動作を実現しているが、バッファ層の組成と構造は開示されていない。【０００８】
これらのように、上述した抵抗変化型不揮発性メモリでは、初期リーク電流が大きく、
安定した抵抗変化動作が得られないという問題がある。【０００９】
本発明は、以上のような問題点を解消するためになされたものであり、抵抗変化素子において、初期リーク電流が小さく、安定した抵抗変化動作が得られるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る抵抗変化素子は、第１の電極およびこの第１の電極の上に形成された抵抗変化層と、この抵抗変化層の上に形成された第２の電極とを少なくとも備え、抵抗変化層は、タンタル以外の遷移金属の酸化物からなる第１の層および非晶質の酸化タンタルからなる第２の層を有し、第１の層は第１の電極に接して形成され、第２の層は、シリコンが添加されているようにしたものである。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、抵抗変化層が、タンタル以外の遷移金属の酸化物からなる第１の層および非晶質の酸化タンタルからなる第２の層を備えるので、抵抗変化素子において、初期リーク電流が小さく、安定した抵抗変化動作が得られるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態１における抵抗変化素子の構成例を部分的に示す断面図である。
【図２】図２は、本発明の実施の形態２における抵抗変化素子の構成例を部分的に示す断面図である。
【図３】図３は、形成した酸化ニッケル層のＯ１ｓおよびＮｉ２ｐ軌道のＸＰＳスペクトルを示す特性図である。
【図４】図４は、形成した酸化チタン層のＯ１ｓおよびＴｉ２ｐ軌道のＸＰＳスペクトルを示す特性図である。
【図５】図５は、形成した酸化タンタル層のＴａ４ｆおよびＯ１ｓ軌道のＸＰＳスペクトルを示す特性図である。
【図６】図６は、酸化タンタル層を酸素雰囲気で５００℃，６００℃，７００℃，および８００℃の高温アニールを施し、これらの５種類のサンプルのＸＲＤスペクトルを示す特性図である。
【図７】図７は、試料素子２の抵抗変化素子の抵抗変化特性を示す特性図である。
【図８】図８は、試料素子３の抵抗変化素子の抵抗変化特性を示す特性図である。
【図９】図９は、試料素子４の抵抗変化素子の抵抗変化特性を示す特性図である。
【図１０】図１０は、本発明における抵抗変化素子を用いた記憶装置の構成例を示す断面図である。
【図１１】図１１は、本発明における抵抗変化素子を用いた記憶装置の製造方法を説明する工程図である。
【図１２】図１２は、本発明における抵抗変化素子を用いた記憶装置の製造方法を説明する工程図である。
【図１３】図１３は、本発明における抵抗変化素子を用いた記憶装置の製造方法を説明する工程図である。
【図１４】図１４は、本発明における抵抗変化素子を用いた記憶装置の製造方法を説明する工程図である。
【図１５】図１５は、本発明における抵抗変化素子を用いた記憶装置の製造方法を説明する工程図である。
【図１６】図１６は、本発明における抵抗変化素子を用いた記憶装置の製造方法を説明する工程図である。
【図１７】図１７は、本発明の実施の形態３における抵抗変化素子を用いた記憶装置の構成を示す断面図である。
【図１８】図１８は、本発明の実施の形態３における抵抗変化素子を用いた記憶装置の製造方法を説明する工程図である。
【図１９】図１９は、本発明の実施の形態３における抵抗変化素子を用いた記憶装置の製造方法を説明する工程図である。
【図２０】図２０は、本発明の実施の形態３における抵抗変化素子を用いた記憶装置の製造方法を説明する工程図である。
【図２１】図２１は、本発明の実施の形態３における抵抗変化素子を用いた記憶装置の製造方法を説明する工程図である。
【図２２】図２２は、本発明の実施の形態３における抵抗変化素子を用いた記憶装置の製造方法を説明する工程図である。
【図２３】図２３は、本発明の第３の実施の形態における抵抗変化素子の電流電圧特性を示す特性図である。
【図２４】図２４は、本発明の第３の実施の形態における抵抗変化素子の「Forming」電圧のバラツキを示す特性図である。
【図２５】図２５は、本発明の第３の実施の形態における抵抗変化素子の「Set」電圧および「Reset」電圧のバラツキを示す特性図である。
【図２６】図２６は、本発明の第３の実施の形態における抵抗変化素子の「Set」抵抗および「Reset」抵抗バラツキを示す特性図である。
【図２７】図２７は、酸化シリコンタンタルを用いた場合の、本発明の第３の実施の形態における抵抗変化素子の「Forming」電圧のバラツキを示す特性図である。
【図２８】図２８は、酸化シリコンタンタルを用いた場合の、本発明の第３の実施の形態における抵抗変化素子の「Set」電圧および「Reset」電圧のバラツキを示す特性図である。
【図２９】図２９は、酸化シリコンタンタルを用いた場合の、本発明の第３の実施の形態における抵抗変化素子の「Set」抵抗および「Reset」抵抗バラツキを示す特性図である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図を参照して説明する。【００１４】
［実施の形態１］
はじめに、本発明の実施の形態１について、図１を用いて説明する。図１は、本発明の実施の形態１における抵抗変化素子の一部構成例を模式的に示す断面図である。この抵抗変化素子は、下部電極（第１の電極）１０１、上部電極（第２の電極）１０３、および下部電極１０１と上部電極１０３とに挟まれた抵抗変化層１０２を備える。また、抵抗変化層１０２は、酸化ニッケル層（第１の層）１２１および非晶質の酸化タンタル（Ｔａ2Ｏ5）層（第２の層）１２２を有し、酸化ニッケル層１２１は、下部電極１０１に接して形成されている。ここで、本実施の形態では、酸化ニッケル層１２１を用いるようにしたが、これに限るものではなく、タンタル以外の遷移金属の酸化物からなる層と酸化タンタル層１２２とから抵抗変化層１０２が形成されていればよい。以下、本実施の形態では、酸化ニッケル層１２１を用いる場合について説明する。【００１５】
例えば、酸化ニッケル層１２１は、層厚２ｎｍ程度とし、酸化タンタル層１２２は、層厚１０ｎｍ程度とすればよい。また、酸化タンタル層１２２は、ストイキオメトリックな組成（化学量論組成）であることが望ましい。また、酸化ニッケル層１２１は、層厚５０ｎｍ未満とする。【００１６】
下部電極１０１は、基本的に導電性を有していれば良い。下部電極１０１は、例えば、Ａｕ、Ｎｉ、Ｃｏ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉ、Ｃｕ、Ｔａやイリジウム−タンタル合金（Ｉｒ−Ｔａ）、スズ添加インジウム酸化物（ＩＴＯ）、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどから構成すればよい。また、これらの材料の積層体であっても良い。【００１７】
上部電極１０３は、基本的に導電性を有していれば良い。上部電極１０３は、例えば、Ａｕ、Ｎｉ、Ｃｏ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉ、Ｃｕ、Ｔａやイリジウム−タンタル合金（Ｉｒ−Ｔａ）、スズ添加インジウム酸化物（ＩＴＯ）、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどによって形成できる。また、これらの材料の積層体であっても良い。【００１８】
なお、本実施の形態における抵抗変化素子に含まれるＭＩＭ（Metal Insulator Metal）構造は、隣接する層同士が、これらの少なくとも一部の領域において積層されていれば良い。また、下部電極１０１と上部電極１０３とを入れ替えてもよいことは、いうまでもない。【００１９】
本実施の形態における抵抗変化素子によれば、後述するように、高抵抗状態における抵抗値を大きくでき、高抵抗状態におけるリークを小さくできる。これにより、高抵抗状態と低抵抗状態との抵抗値の差を大きくすることができるようになる。例えば、素子の微細化を進めた場合、高抵抗状態と低抵抗状態との差が小さいと、素子間のバラツキにより、高抵抗状態とした素子と低抵抗素子とした素子との区別が検出しにくくなる場合が発生する。これに対し、高抵抗状態と低抵抗状態との差が大きければ、素子間にある程度のバラツキが発生しても、高抵抗状態とした素子と低抵抗状態とした素子との区別が容易に行えるようになる。このように、本実施の形態における抵抗変化素子によれば、集積した多数の素子において、安定した抵抗変化動作が実現できるようになる。【００２０】
［実施の形態２］
次に、本発明の実施の形態２について、図２を用いて説明する。本実施の形態においても、酸化ニッケルを用いる場合について説明する。図２は、本発明の実施の形態１における抵抗変化素子の一部構成例を模式的に示す断面図である。この抵抗変化素子は、下部電極（第１の電極）２０１、上部電極（第２の電極）２０３、および下部電極２０１と上部電極２０３とに挟まれた抵抗変化層２０２を備える。また、抵抗変化層２０２は、酸化ニッケル層（第１の層）２２１，非晶質の酸化タンタル（Ｔａ2Ｏ5）層（第２の層）２２２，および酸化ニッケル層２２１と酸化タンタル層２２２とに挟まれた酸化チタン層（第３の層）２２３を備えている。また、酸化ニッケル層２２１は、下部電極２０１に接して形成されている。【００２１】
例えば、酸化ニッケル層２２１は、層厚２ｎｍ程度とし、酸化タンタル層２２２は、層厚１０ｎｍ程度とし、酸化チタン層２２３は、層厚３ｎｍ程度とすればよい。また、酸化タンタル層２２２は、ストイキオメトリックな組成（化学量論組成）であることが望ましい。また、酸化ニッケル層２２１は、層厚５０ｎｍ未満とする。【００２２】
下部電極２０１は、基本的に導電性を有していれば良い。下部電極２０１は、例えば、Ａｕ、Ｎｉ、Ｃｏ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉ、Ｃｕ、Ｔａやイリジウム−タンタル合金（Ｉｒ−Ｔａ）、スズ添加インジウム酸化物（ＩＴＯ）、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどから構成すればよい。また、これらの材料の積層体であっても良い。【００２３】
上部電極２０３は、基本的に導電性を有していれば良い。上部電極２０３は、例えば、Ａｕ、Ｎｉ、Ｃｏ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉ、Ｃｕ、Ｔａやイリジウム−タンタル合金（Ｉｒ−Ｔａ）、スズ添加インジウム酸化物（ＩＴＯ）、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどによって形成できる。また、これらの材料の積層体であっても良い。【００２４】
なお、本実施の形態における抵抗変化素子に含まれるＭＩＭ（Metal Insulator Metal）構造は、隣接する層同士が、これらの少なくとも一部の領域において積層されていれば良い。また、本実施の形態においても、下部電極２０１と上部電極２０３とを入れ替えてもよいことは、いうまでもない。【００２５】
本実施の形態における抵抗変化素子によれば、後述するように、高抵抗状態における抵抗値を大きくでき、高抵抗状態におけるリークを小さくできる。これにより、高抵抗状態と低抵抗状態との抵抗値の差を大きくすることができるようになる。例えば、素子の微細化を進めた場合、高抵抗状態と低抵抗状態との差が小さいと、素子間のバラツキにより、高抵抗状態とした素子と低抵抗素子とした素子との区別が検出しにくくなる場合が発生する。これに対し、高抵抗状態と低抵抗状態との差が大きければ、素子間にある程度のバラツキが発生しても、高抵抗状態とした素子と低抵抗状態とした素子との区別が容易に行えるようになる。このように、本実施の形態における抵抗変化素子によれば、集積した多数の素子において、安定した抵抗変化動作が実現できるようになる。【００２６】
また、本実施の形態における抵抗変化素子によれば、前述した実施の形態１の構成に加えて酸化チタン層２２３を加えたので、高抵抗状態の抵抗値をより大きくすることができ、高抵抗状態におけるリークをより小さくできようになる。この結果、本実施の形態によれば、前述した実施の形態１に比較して、より安定した抵抗変化動作が実現できるようになる。【００２７】
次に、上述した実施の形態１および実施の形態２における抵抗変化素子について、より詳細に説明する。【００２８】
まず、酸化タンタル層および酸化ニッケル層は、各々単層では抵抗変化素子として機能しない。酸化タンタル層と酸化ニッケル層とを積層して抵抗変化層とすることで、抵抗変化素子として機能する。これは、発明者らの実験により、はじめて見いだされたものである。【００２９】
ここで、本発明の抵抗変化素子では、下部電極と上部電極との間に電圧を加え、下部電極と上部電極との間（抵抗変化層）の抵抗値を、単層とした酸化タンタル層の抵抗値よりも低くする初期の処理が重要となる。この処理は、「Forming」と呼ばれている（非特許文献２，３参照）。この処理を行った後、酸化ニッケル層と接する電極（下部電極）に所定の正電圧を印加することで、高抵抗状態から低抵抗状態、もしくは、低抵抗状態から高抵抗状態に抵抗変化させ、いずれかの抵抗状態を保持することができる。【００３０】
各条件で作製した試料素子を用いた実験について説明する。まず、試料素子について説明する。【００３１】
半導体（単結晶シリコン）基板の上に、層厚５ｎｍのＴｉ層および層厚４０ｎｍのＲｕ層が積層した下部電極を形成する。これらは、各試料素子に共通である。【００３２】
次に、試料素子１として、下部電極の上に層厚１０ｎｍの酸化タンタル層（単層）を形成する。
また、試料素子２として、下部電極の上に、層厚２ｎｍの酸化ニッケル層と層厚１０ｎｍの酸化タンタル層とを形成する。
また、試料素子３として、下部電極の上に、層厚６ｎｍの酸化ニッケル層と層厚１０ｎｍの酸化タンタル層とを形成する。
また、試料素子４として、下部電極の上に、２ｎｍの酸化ニッケル層と層厚３ｎｍの酸化チタン層と層厚１０ｎｍの酸化タンタル層とを形成（積層）する。【００３３】
また、上部電極として、層厚４０ｎｍのＰｔ層を形成する。この上部電極についても、上記各試料素子に共通である。表１に、各試料素子の層構成について示す。【００３４】
【表１】
0005464148.tif 000002
【００３５】
次に、試料素子の作製について、簡単に説明する。まず、ＤＣスパッタ装置を用い、半導体基体上にＴｉおよびＲｕを常温で連続して成膜して下部電極とする。続いて、試料素子２〜４は、ＤＣスパッタ装置で反応性スパッタを行い、層厚２ｎｍもしくは６ｎｍとなるように酸化ニッケルを堆積し、酸化ニッケル層を形成する。試料素子１は、酸化ニッケルを成膜しない。【００３６】
上記酸化ニッケルの反応性スパッタによる成膜では、スパッタターゲットにはＮｉを用い、成膜を行うチャンバー内には、酸素ガスとアルゴンガスの流量比を１：７で流す（供給する）。また、チャンバー内圧力は約１．５Ｐａとし、成膜温度は３００℃、ＤＣパワーは０．５ｋＷとする。【００３７】
次に、形成した酸化ニッケル層の組成をＸＰＳ（X-ray photoemission spectroscopy）により評価した結果について説明する。図３は、Ｏ１ｓ（５１７〜５３７ｅＶ）およびＮｉ２ｐ（８４５〜８８５ｅＶ）軌道のＸＰＳスペクトルを示している。Ｏ１ｓは、図３の（ａ）に示し、Ｎｉ２ｐは、図３の（ｂ）に示している。Ｘ線源にはＡｌ（Ｋα線）を用いた。図３に示されているように、Ｏ１ｓおよびＮｉ２ｐ各々のピーク面積から得られる酸化ニッケルの組成比（Ｏ／Ｎｉ）は、ほぼ１であり、ＮｉＯが形成されていることがわかる。なお、上述したように反応性スパッタ法で形成される酸化ニッケル層は、多結晶の状態となっている。【００３８】
次に、試料素子４における酸化チタンの形成について説明する。酸化チタンの形成においても、ＤＣスパッタ装置により反応性スパッタを用いる。スパッタターゲットにはＴｉを用い、チャンバー内には、酸素ガスとアルゴンガスの流量比を１：５で供給する。また、チャンバー内圧力は、約１Ｐａとし、成膜温度は３００℃、ＤＣパワーは４．２ｋＷとする。【００３９】
次に、形成した酸化チタン層の組成をＸＰＳにより評価した結果について説明する。図４はＯ１ｓ（５２５〜５４５ｅＶ）およびＴｉ２ｐ（４５０〜４８０ｅＶ）軌道のＸＰＳスペクトルを示している。Ｏ１ｓは、図４の（ａ）に示し、Ｔｉ２ｐは、図４の（ｂ）に示している。Ｘ線源にはＡｌ（Ｋα線）を用いた。図４に示されているように、Ｏ１ｓおよびＴｉ２ｐそれぞれのピーク面積から得られるチタン酸化物の組成比（Ｏ／Ｔｉ）はほぼ２であり、ＴｉＯ2が形成されていることがわかる。なお、上述したように反応性スパッタ法で形成される酸化チタン層は、多結晶の状態となっている。【００４０】
次に、酸化タンタルの形成について説明する。酸化タンタル層の形成においては、ＲＦスパッタ装置を用いる。スパッタターゲットにはＴａ2Ｏ5を用い、チャンバー内には、酸素ガスとアルゴンガスを１０sccm、５sccmで供給する。また、成膜温度は３５０℃、パワーは２ｋＷとした。なお、sccmは流量の単位であり、０℃・１気圧の流体が１分間に１ｃｍ3流れることを示す。【００４１】
次に、形成した酸化タンタル層の組成をＸＰＳにより評価した結果について説明する。図５はＴａ４ｆ（２５〜３５ｅＶ）およびＯ１ｓ（５２５〜５４０ｅＶ）軌道のＸＰＳスペクトルを示している。Ｔａ４ｆは、図５の（ａ）に示し、Ｏ１ｓは、図５の（ｂ）に示す。Ｘ線源にはＡｌ（Ｋα線）を用いた。図５に示すように、Ｔａ４ｆ領域ではＴａ2Ｏ5由来のＴａ5+４ｆ5/2、Ｔａ5+４ｆ7/2ピークと、強度の弱い金属Ｔａ由来のＴａ0４ｆ5/2、Ｔａ0４ｆ7/2ピークが観測される。また、Ｏ１ｓ領域では、Ｔａ-Ｏの結合に由来するピークが観測される。これらのピーク面積から得られるタンタル酸化物の組成比（Ｏ／Ｔａ）は２．５であり、ストイキオメトリックな酸化タンタル層が形成されていることがわかる。【００４２】
次に、形成した酸化タンタル層の結晶性および結晶化温度を、ＸＲＤ（X-Ray diffraction）により調べて評価した結果について説明する。この調査は、前述したスパッタ法によりシリコンの上に形成した酸化タンタル層に、酸素雰囲気で５００℃，６００℃，７００℃，および８００℃の高温アニールを施し、これらの５種類のサンプルに対して行う。【００４３】
図６に、各サンプルのＸＲＤスペクトルを示す。図６より、Ｔａ2Ｏ5は７００℃以上で結晶化し、（００１）面，（２００）面，および（２０１）面の形成が確認できる。なお、７００℃未満の温度で観測されているピークは、基板のＳｉ由来である。ここで、前述した試料素子１，試料素子２，試料素子３，および試料素子４では、７００℃以上の高温アニールを行っていないため、タンタル酸化物（Ｔａ2Ｏ5）層は非晶質である。また、本発明の抵抗変化素子を集積回路の配線層に搭載した場合も、配線層の製造プロセスの温度が６００℃以下であるため、酸化タンタル（Ｔａ2Ｏ5）層は、非晶質の状態を保つ。【００４４】
以上のように抵抗変化層を構成する各層を形成した後、上部電極となる白金の層を「electron-gun」蒸着法で形成する。なお、このＰｔ層の形成において、ステンシルマスクを用いて上部電極となるパターンを形成する。【００４５】
以上に説明したことにより作製した試料素子１，試料素子２，試料素子３，および試料素子４の上下電極間の初期リーク電流と抵抗変化特性を評価した。なお、各試料素子に形成してある電極の平面形状は、９０μｍ角である。また、抵抗変化特性は、下部電極に正バイアスを印加して抵抗変化層を低抵抗化（Forming）した後で評価を行う。この「Forming」処理によって、ＭＩＭ構造となっている抵抗変化素子の抵抗変化層に電流経路が形成され、この電流経路（抵抗変化経路）内で抵抗変化現象が起きるものと考えられる。【００４６】
評価結果を表２に示す。なお、表２において、１Ｖの電圧印加で初期リーク電流が１Ｅ−５Ａ以上と大きかった場合を×、１Ｖの電圧印加で初期リーク電流が１Ｅ−５Ａ未満と小さく、良好な絶縁性を示した場合を○、抵抗変化特性を示さなかった場合を×、抵抗変化特性を示した場合を○と判定した。また、１Ｖの電圧印加での電流のＯＮ／ＯＦＦ比が５桁以下となる場合を×、１Ｖの電圧印加での電流のＯＮ／ＯＦＦ比が５桁以上となる場合を○、抵抗変化電圧（電流）の再現性が低い場合を×、抵抗変化電圧（電流）の再現性が高い場合を○と判定した。【００４７】
【表２】
0005464148.tif 000003
【００４８】
表２に示すように、酸化タンタル単層を用いた試料素子１は、初期リーク電流は低いがスイッチング特性は発現しない。Ｔａ2Ｏ5の抵抗変化特性は論文などでも報告が無い。なお、ＮｉＯ単層膜を用いたサンプルは初期リーク電流が非常に大きく、５０ｎｍ以上の厚膜でしか抵抗変化特性を得られないことが既に知られている（非特許文献２）。また、ＴｉＯ2単層膜を用いたサンプルも初期リーク電流が非常に大きく、抵抗変化特性が得られないことが既に知られている（非特許文献３）。【００４９】
次に、抵抗変化層を層厚２ｎｍおよび６ｎｍの酸化ニッケル層と１０ｎｍの酸化タンタル層との積層構造とした試料素子２および試料素子３は、初期リーク電流が比較的低く、かつ「Forming」した後でスイッチング特性を示した。試料素子２および試料素子３の抵抗変化素子の抵抗変化特性を示す図を図７、８に示す。【００５０】
なお、図７および図８において、（ａ）は、「Forming」の前の試料素子２および試料素子３の初期リーク電流の状態を示しているものといえる。また、図７および図８において、（ｂ）は、「Forming」の後で、下部電極に正バイアス（上部電極に負バイアス）を印加したときの抵抗変化の状態を示している。図７の（ｃ）は、参照のデータであり、層厚１０ｎｍの酸化タンタル単層とした試料素子１の「Forming」の前の初期リーク電流を示している。【００５１】
図７の（ｂ）に示すように、「Forming」をした試料素子２は、酸化ニッケル層と接した下部電極に正バイアス（上部電極に負バイアス）を印加することで、低抵抗状態から高抵抗状態へ抵抗変化する。これに対し、逆バイアスでは高抵抗状態に抵抗変化しない。また、図８の（ｂ）に示すように、「Forming」をした試料素子３も、上部電極に負バイアスを印加することで、低抵抗状態から高抵抗状態へ抵抗変化する。これに対し、逆バイアスでは高抵抗状態に抵抗変化しない。【００５２】
これらの高抵抗側への抵抗変化は、酸化ニッケル層に接した電極（下部電極）方向への酸素イオン（Ｏ-）拡散に起因しているためと考えられる。酸化ニッケル層／酸化タンタル層積層内電界によって、酸素イオン（Ｏ-）が下部電極の方向に拡散し、酸化ニッケル層内もしくは酸化ニッケル層／酸化タンタル層界面もしくは下部電極／酸化ニッケル層界面で抵抗変化経路の酸化反応が起こり、この結果、上述した抵抗の変化が起こるものと考えられる。また、上述した実験より、酸化ニッケル層／酸化タンタル層積層内の抵抗変化経路は、酸化ニッケル層から酸化タンタル層内を貫通して形成されているものと考えられる。【００５３】
また、図７の（ｂ）に示す試料素子２の「Forming」後の低抵抗状態の上部電極と下部電極との間電流は、図７の（ｃ）に示す試料素子１の初期リーク電流よりも大きい。従って、試料素子２における酸化タンタル層の抵抗値は、「Forming」前の抵抗値よりも低くなっているものといえる。このことより、「Forming」処理によって、試料素子２の酸化タンタル層にも抵抗変化経路が形成されるものと考えられる。【００５４】
前述したように、抵抗変化の現象が起きているのは、抵抗変化経路に沿った酸化ニッケル層内もしくは酸化ニッケル層／酸化タンタル層界面もしくは下部電極／酸化ニッケル層界面であるものと考えられる。ここで、酸化ニッケル層の上に酸化タンタル層を形成する構成の場合、上述した各界面は、上部電極を形成するときに隠された状態となり、上部電極を形成するときのスパッタダメージを受けにくくなる。この結果、安定した抵抗変化動作が得られるものと考えられる。【００５５】
ところで、酸化ニッケル層を６ｎｍに厚くした試料素子３では、図８の（ｂ）に示すように、抵抗変化動作の再現性が乏しい。ここで、反応性スパッタにより形成する酸化ニッケル層は、前述したように多結晶体であり、層厚を厚くすることで結晶粒が大きくなり、表面の凹凸が大きくなる。この膜厚増大による表面の凹凸劣化が、試料素子３における再現性低下の原因の一つであるものと考えられる。【００５６】
次に、試料素子４について図９を用いて説明する。「Forming」をした試料素子４では、まず、図９の（ａ）に示すように、低抵抗状態より上部電極に印加する負バイアスを大きくしていくと、所定の電圧値（−１．２Ｖ程度）において、図９の（ｂ）に示すように抵抗値が急激に大きくなり、図９の（ｃ）に示すように、高抵抗状態へ抵抗変化する。図９の（ｃ）に示す高抵抗状態は、０〜−２．５Ｖ程度の範囲において安定している。この高抵抗状態において、−２．５Ｖを超える負バイアスを上部電極に印加すると、図９の（ｄ）に示すように、抵抗値が急激に小さくなり、図９の（ａ）に示す低抵抗状態に抵抗変化する。このように、上部電極（下部電極）に印加する負バイアス（正バイアス）により、抵抗変化をさせることができる。また、各抵抗の状態は、上述したような所定の電圧範囲において、安定している。また、このような抵抗変化は、逆バイアスでは、起こらない。【００５７】
なお、上述した抵抗変化も、前述同様に、酸化ニッケル層に接した下部電極の方向への酸素イオン（Ｏ-）拡散に起因しているものと考えられる。試料素子４では、酸化ニッケル層／酸化チタン／酸化タンタル層積層内電界により、酸素イオン（Ｏ-）が、下部電極の方向に拡散し、下部電極／酸化ニッケル層界面，酸化ニッケル層内，酸化ニッケル層／酸化チタン層界面，酸化チタン層内，もしくは酸化チタン層／酸化タンタル層界面で抵抗変化経路の酸化反応が起こり、この結果、上述した抵抗変化が起こるものと考えられる。【００５８】
また、試料素子４では、図９の（ａ）に示す低抵抗状態と図９の（ｃ）に示す高抵抗状態との比（ＯＮ／ＯＦＦ比）は電流値で７桁異なり、非常に大きなＯＦＦ抵抗を持つ抵抗変化素子が得られることを示している。試料素子４では、酸化タンタル層と酸化ニッケル層の間に酸化チタン層を備えたており、酸化チタン層が、上述した酸素（イオン）の貯蔵・供給源として働き、抵抗変化をより容易に行わせているものと考えられる。【００５９】
以上の実験結果より、本発明における抵抗変化素子の抵抗変化層に酸化ニッケル層と非晶質である酸化タンタル層との積層構造を用いることで、初期リークが低減された抵抗変化素子を実現できることが示された。また、本発明の抵抗変化素子は、非常に平坦な界面を上部電極と酸化タンタル層の間に形成できるため、抵抗変化経路の素子間バラツキが少なくなり、微細化（高集積化）に有利である。加えて、酸化チタン層を導入することで、非常に高抵抗状態を実現でき、ＯＦＦ時リーク電流を低減でき、より好ましい。【００６０】
ところで、多結晶状態の酸化タンタル層を用いた場合、初期状態における電流リークが大きく、抵抗変化素子として用いることが困難になる。このため、酸化タンタル層は、非晶質状態で用いることが重要となる。また、酸化タンタル層を厚くすることで、初期リーク電流を低減することが可能となる。また、酸化ニッケル層や酸化チタン層を形成した後に酸化タンタル層を形成する場合、酸化タンタル層を厚くすることで、酸化ニッケル層や酸化チタン層の表面粗さ（表面の凹凸）を緩和することができる。【００６１】
一方、酸化タンタル層を薄くすると、この上に上部電極をスパッタ法で形成する場合など、様々なダメージが酸化タンタル層よりしたの酸化ニッケル層や酸化チタン層にまで入りやすくなる。このような状態になると、前述した抵抗変化（スイッチング）特性が得られにくくなる。従って、酸化タンタル層は、例えば、製造の条件に合わせてダメージの発生しない範囲の厚さとした方がよい。【００６２】
また、酸化ニッケル層や酸化チタン層に比較して、酸化タンタル層を薄くすると、初期リーク電流の増大を招くことになる。加えて、前述したように、多結晶体である酸化ニッケル層や酸化チタン層は、膜を厚くすると表面の凹凸が大きくなり問題となる。このため、酸化ニッケル層や酸化チタン層は、酸化タンタル層より薄く形成することが重要となる。【００６３】
次に、本発明における抵抗変化素子の適用例について説明する。以下では、本発明における抵抗変化素子を記憶装置に適用した場合について説明する。【００６４】
この記憶装置は、図１０の断面図に示すように、例えば、単結晶シリコンからなる半導体基板１００１の上に、ゲート絶縁膜１００２，ゲート電極１００３，ソース１００４，およびドレイン１００５からなるＭＯＳトランジスタを備える。このＭＯＳトランジスタが制御トランジスタとなる。また、ゲート電極１００３の上に形成された層間絶縁膜１００６の上には、下部電極１００８，抵抗変化層１００９，および上部電極１０１０より構成された本発明における抵抗変化素子が形成されている。抵抗変化層１００９は、例えば、酸化ニッケル層および非晶質の酸化タンタル層との積層構造となっている。また、抵抗変化層１００９は、酸化ニッケル層および非晶質の酸化タンタル層とに挟まれた酸化チタン層を有する。なお、下部電極１００８は、層間絶縁膜１００６のコンタクトホールに形成されたコンタクトビア１００７により、ドレイン１００５に接続している。【００６５】
また、上述した抵抗変化素子の上には、層間絶縁膜１０１１が形成され、層間絶縁膜１０１１の上には、ビット線となる配線１０１４と、接地されている配線１０１５が形成されている。配線１０１４は、層間絶縁膜１０１１および層間絶縁膜１００６を貫通してソース１００４にコンタクトするコンタクトビア１０１２に接続し、配線１０１５は、層間絶縁膜１０１１のビアホールに形成されたビア１０１３により、上部電極１０１０に接続している。なお、ゲート電極１００３はワード線に接続している。【００６６】
なお、上述した制御トランジスタは、例えば、Ｎ型電界効果トランジスタ（ＮＦＥＴ）である。なお、制御トランジスタはＰ型電界効果トランジスタ（ＰＦＥＴ）でも良い。ゲート絶縁膜１００２は、例えば、酸化シリコンから構成すればよい。例えば、単結晶シリコンからなる半導体基板１００１の表面を熱酸化することで形成できる。なお、ゲート絶縁膜１００２は、酸化ハフニウム，酸化ジルコニウム，および酸化アルミニウムなどの金属酸化物から構成してもよい。また、シリケートや窒化物であってもよく、これらの積層構造であっても良い。【００６７】
ゲート電極１００３は、例えば、リンが添加されたポリシリコンから構成すればよい。なお、ゲート電極１００３は、メタルゲートやシリサイドゲートであってもよい。下部電極１００８および上部電極１０１０は、例えば、ルテニウムから構成すればよい。なお、前述したように、各電極は、基本的には導電性を有していればよく、例えば、Ａｕ、Ｎｉ、Ｃｏ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉ、Ｃｕ、Ｔａやイリジウム−タンタル合金（Ｉｒ−Ｔａ）、スズ添加インジウム酸化物（ＩＴＯ）、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどによって形成できる。【００６８】
また、抵抗変化層１００９は、層厚２ｎｍの酸化ニッケル層と、層厚１０ｎｍの酸化タンタル層との積層構造とすればよい。なお、抵抗変化層１００９は、下部電極１００８の側に酸化ニッケル層が配置されていてもよく、下部電極１００８の側に、酸化タンタル層が配置されていてもよい。ここで、抵抗が変化する箇所が下部電極１００８と酸化ニッケル層との界面、および酸化ニッケル層の内部である。このため、これらの領域に対する上部電極１０１０形成時のスパッタダメージの影響を軽減する観点から、下部電極１００８の側に酸化ニッケル層を配置し、この上に酸化タンタル層が形成された後に上部電極１０１０が形成されるようにした方がよい。【００６９】
次に、抵抗変化層１００９に対する処理（抵抗変化素子の動作方法）について説明する。まず、「Forming」を行うため、例えば、ゲート電極１００３に正の電圧を印加して制御トランジスタをオンの状態とし、配線１０１４に正の電圧を印加して下部電極１００８に正の電圧を印加し、抵抗変化層１００９を低抵抗化する。このとき、ゲート電極１００３に印加する電圧を調整して、制御トランジスタによる電流制限がかかるようにし、抵抗変化層１００９が所望の抵抗値になるようにする。なお、「Forming」は、配線１０１４の替わりに配線１０１５に電圧を印加してもよい。【００７０】
また、上述したように「Forming」をした後に、低抵抗状態と高抵抗状態とを切り替えるときにも、制御トランジスタがオンの状態で、配線１０１４に所定の電圧の正の電圧を印加する。このとき、低抵抗状態に抵抗変化をさせるときには、配線１０１４に、高抵抗状態への抵抗変化をさせるときよりも高い電圧を印加すればよい。また、ゲート電極１００３に印加する電圧を調整し、制御トランジスタによる電流制限がかかるようにし、抵抗変化層１００９が所望（所定）の抵抗値になるようにする。なお高抵抗状態から低抵抗状態へ抵抗変化をさせるときには、配線１０１４の替わりに配線１０１５に正の電圧を印加しても良い。【００７１】
次に、上述した記憶装置の製造方法について説明する。まず、図１１に示すように、半導体基板１００１の上にゲート絶縁膜１００２およびゲート電極１００３を形成する。例えば、酸化シリコンおよびリン添加ポリシリコンを堆積し、これらの膜を公知のフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることで、ゲート絶縁膜１００２およびゲート電極１００３が形成できる。【００７２】
次に、図１２に示すように、ゲート電極１００３をマスクとし、２×１０15ｃｍ-2（設定値）でリンをイオン注入することで、ソース１００４およびドレイン１００５を形成する。【００７３】
次に、図１３に示すように、半導体基板１００１全面に酸化シリコンを堆積し、この堆積膜の表面をＣＭＰ（Chemical Mechanical Polishing）法を用いることで平坦化して層間絶縁膜１００６を形成する。次に、層間絶縁膜１００６に、公知のフォトリソグラフィ技術およびエッチング技術を用いてコンタクトホールを形成し、また、窒化チタン（ＴｉＮ）およびタングステン（Ｗ）を堆積し、これらでコンタクトホール内を充填する。さらに、ＣＭＰ法を用いて層間絶縁膜１００６上の金属膜を除去し、コンタクトビア１００７を形成する。【００７４】
次に、コンタクトビア１００７を形成した層間絶縁膜１００６の上にルテニウム層４０ｎｍ，酸化ニッケル層２ｎｍ，酸化タンタル層１０ｎｍ，およびルテニウム層４０ｎｍを順次堆積し、これらを公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、図１４に示すように、下部電極１００８，抵抗変化層１００９，および上部電極１０１０より構成された抵抗変化素子を形成する。下部電極１００８がコンタクトビア１００７に接続している。【００７５】
ルテニウム層の堆積にはＤＣスパッタ法を用いる。酸化ニッケル層の堆積にはＤＣスパッタ装置を用いた反応性スパッタ法を用いる。この場合、スパッタターゲットにはＮｉを用い、酸素ガスとアルゴンガスの流量比を１：７で流す。チャンバー内圧力は約１．５Ｐａとし、成膜温度は３００℃、パワーは０．５ｋＷとする。酸化タンタル層の堆積にはＲＦスパッタ法を用いる。この場合、スパッタターゲットには酸化タンタル層を用い、酸素ガスおよびアルゴンガスを、１０sccmおよび５sccmで供給する。成膜温度は３５０℃、パワーは２ｋＷとする。【００７６】
次に、上述した抵抗変化素子を形成した層間絶縁膜１００６の上に、酸化シリコンを堆積し、この酸化シリコン堆積膜の表面をＣＭＰ法により平坦化することで、図１５に示すように、層間絶縁膜１０１１を形成する。【００７７】
次に、公知のフォトリソグラフィ技術およびエッチング技術を用いたパターニングにより、層間絶縁膜１０１１および層間絶縁膜１００６に、ソース１００４に到達する貫通孔および上部電極１０１０に到達する貫通孔を形成する。次いで、窒化チタンおよびタングステンを堆積し、これらで貫通孔内を充填する。この後、ＣＭＰ法を用いて表面を平坦化するとともに、貫通孔以外の窒化チタンおよびタングステンを除去することで、図１６に示すように、コンタクトビア１０１２およびビア１０１３を形成する。また、層間絶縁膜１０１１の上に窒化チタンおよびアルミニウムを堆積し、これら堆積膜を公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、配線１０１４および配線１０１５を形成する。【００７８】
上述したように作製した記憶装置では、本発明に係る抵抗変化素子を、制御トランジスタのドレイン１００５に接続して構成しているので、高集積化に有利である。また、記憶装置では、初期リークが小さく、安定した抵抗変化動作を実現可能という本発明の特徴に加えて、「Forming」のための電圧印加時や高抵抗から低抵抗への抵抗変化時に、制御トランジスタのゲート電圧によって電流制御できるため、低バラツキの抵抗変化動作を実現できる。【００７９】
ところで、上述では、抵抗変化層１００９を酸化ニッケル層と酸化タンタル層とから形成する場合について説明したが、抵抗変化層１００９は、以下に示すように、酸化ニッケル層と酸化チタン層と酸化タンタル層とから形成してもよい。【００８０】
上記３層による抵抗変化層１００９の形成では、まず、コンタクトビア１０１２を形成した層間絶縁膜１００６の上にルテニウム層４０ｎｍ，酸化ニッケル層２ｎｍ，酸化チタン層３ｎｍ，酸化タンタル層１０ｎｍ，およびルテニウム層４０ｎｍを順次堆積し、これらを公知のフォトリソグラフィ技術およびエッチング技術によりパターニングする。これにより、図１４に示すように、下部電極１００８，抵抗変化層１００９，および上部電極１０１０より構成された抵抗変化素子を形成する。【００８１】
ここで、ルテニウム層，酸化ニッケル層，および酸化タンタル層の形成は、前述同様に形成すればよい。また、酸化チタン層の堆積には、ＤＣスパッタ装置を用いた反応性スパッタ法を用いる。この場合、スパッタターゲットにはＴｉを用い、酸素ガスとアルゴンガスの流量比を１：５で供給する。チャンバー内圧力は１Ｐａとし、成膜温度は３００℃、パワーは４．２ｋＷとすればよい。【００８２】
このように、抵抗変化層１００９を酸化ニッケル層と酸化チタン層と酸化タンタル層とから構成した記憶装置においても、本発明に係る抵抗変化素子を、制御トランジスタのドレイン１００５に接続して構成しているので、高集積化に有利である。また、記憶装置では、初期リークが小さく、安定した抵抗変化動作を実現可能という本発明の特徴に加えて、「Forming」のための電圧印加時や高抵抗から低抵抗への抵抗変化時に、制御トランジスタのゲート電圧によって電流制御できるため、低バラツキの抵抗変化動作を実現できる。【００８３】
［実施の形態３］
次に、本発明の実施の形態３について説明する。本実施の形態では、酸化ジルコニウム層と酸化タンタル層とから抵抗変化層を構成する場合について説明する。【００８４】
まず、本実施の形態における抵抗変化素子を用いた記憶装置（１トランジスタ１抵抗形式のＲｅＲＡＭ）について説明する。この記憶装置は、図１７に示すように、単結晶シリコンからなる半導体基板１７０１の上に、ゲート絶縁膜１７０２，ゲート電極１７０３，ソース１７０４，およびドレイン１７０５からなるＭＯＳトランジスタを備える。このＭＯＳトランジスタが制御トランジスタとなる。例えば、このＭＯＳトランジスタが形成されている半導体基板１７０１の領域は、Ｐ型領域（Ｐウエル）とされ、ソース１７０４，およびドレイン１７０５はＮ型とされている。また、ゲート電極１７０３の上に形成された層間絶縁膜１７０６の上には、配線１７１０および配線１７１１を有する配線層が形成されている。配線１７１０は、コンタクトビア１７０７によりソース１７０４に接続し、配線１７１１は、コンタクトビア１７０８によりドレイン１７０５に接続している。【００８５】
また、配線１７１０および配線１７１１を有する配線層の上には、層間絶縁膜１７１２が形成され、層間絶縁膜１７１２の上に、下部電極１７１４，第１金属酸化物層（第１の層）１７１５，第２金属酸化物層（第２の層）１７１６，および上部電極１７１８より構成された本発明における抵抗変化素子が形成されている。【００８６】
本実施の形態では、第１金属酸化物層１７１５，第２金属酸化物層１７１６より抵抗変化層が構成され、第１金属酸化物層１７１５は、例えば酸化ジルコニウムから構成され、第２金属酸化物層１７１６は、非晶質の酸化タンタル層から構成されている。下部電極１７１４が第１金属酸化物層１７１５に接続し、第２金属酸化物層１７１６に上部電極１７１８が接続している。なお、第２金属酸化物層１７１６の上には、層間絶縁膜１７１７が形成され、層間絶縁膜１７１７の上に上部電極１７１８が形成されている。【００８７】
ここで、下部電極１７１４は、基本的に導電性を有していれば良い。下部電極１７１４は、例えば、Ａｕ、Ｎｉ、Ｃｏ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉ、Ｃｕ、Ｔａやイリジウム−タンタル合金（Ｉｒ−Ｔａ）、スズ添加インジウム酸化物（ＩＴＯ）、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどから構成すればよい。また、これらの材料の積層体であっても良い。【００８８】
また、上部電極１７１８は、基本的に導電性を有していれば良い。上部電極１７１８は、例えば、Ａｕ、Ｎｉ、Ｃｏ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉ、Ｃｕ、Ｔａやイリジウム−タンタル合金（Ｉｒ−Ｔａ）、スズ添加インジウム酸化物（ＩＴＯ）、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどによって形成できる。また、これらの材料の積層体であっても良い。【００８９】
なお、本実施の形態における抵抗変化素子に含まれるＭＩＭ（Metal Insulator Metal）構造は、隣接する層同士が、これらの少なくとも一部の領域において積層されていれば良い。また、本実施の形態においても、下部電極１７１４と上部電極１７１８とを入れ替えてもよいことは、いうまでもない。【００９０】
本実施の形態では、下部電極１７１４と第１金属酸化物層１７１５との接触面積に比較し、上部電極１７１８と第２金属酸化物層１７１６との接触面積の方を小さく形成している。このため、抵抗変化層を含む抵抗変化素子となるＭＩＭ構造の面積は、上部電極１７１８と酸化タンタル層１７１６との接触面積によって律速されている。【００９１】
本発明の実施の形態３では、酸化ニッケルよりもより成膜制御性の高い酸化ジルコニウムを用いるところに特徴がある。成膜制御性の高い材料を用いることで、複数の抵抗変化素子を集積した場合、素子間のバラツキの小さい安定した抵抗変化動作が実現できるようになる。また、１トランジスタ１抵抗（１Ｔ１Ｒ）の構成とし、抵抗変化素子の抵抗状態（高抵抗状態もしくは低抵抗状態）をトランジスタで制御しているので、設定する抵抗状態のバラツキを低減することが可能となる。【００９２】
次に、本実施の形態における抵抗変化素子を用いた記憶装置の製造方法について説明する。まず、半導体基板１７０１の上にゲート絶縁膜１７０２およびゲート電極１７０３を形成する。例えば、酸化シリコンおよびリン添加ポリシリコンを堆積し、これらの膜を公知のフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることで、ゲート絶縁膜１７０２およびゲート電極１７０３が形成できる。次いで、形成したゲート電極１７０３をマスクとし、ドーズ量２×１０15ｃｍ-2（設定値）でリンをイオン注入することで、ソース１７０４およびドレイン１７０５を形成する。【００９３】
次に、図１９に示すように、半導体基板１７０１全面に酸化シリコンを堆積し、この堆積膜の表面をＣＭＰ法により平坦化して層間絶縁膜１７０６を形成する。次に、層間絶縁膜１７０６に、公知のフォトリソグラフィ技術およびエッチング技術を用いてコンタクトホールを形成し、また、窒化チタン（ＴｉＮ）およびタングステン（Ｗ）を堆積し、これらでコンタクトホール内を充填する。さらに、ＣＭＰ法を用いて層間絶縁膜１７０６上の金属膜を除去し、コンタクトビア１７０７，コンタクトビア１７０８を形成する。【００９４】
次に、コンタクトビア１７０７，コンタクトビア１７０８を形成した層間絶縁膜１７０６の上に、窒化チタンおよびアルミニウムを順次に堆積し、これら堆積膜を公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、配線１７１０および配線１７１１を形成する。続いて、これらの配線を覆うように全面に酸化シリコンを堆積し、この堆積膜の表面をＣＭＰ法により平坦化して層間絶縁膜１７１２を形成する。【００９５】
次に、層間絶縁膜１７１２に、公知のフォトリソグラフィ技術およびエッチング技術を用いてビアホールを形成し、また、ＴｉＮおよびタングステンＷを堆積し、これらでビアホール内を充填する。さらに、ＣＭＰ法を用いて層間絶縁膜１７１２上の金属膜を除去し、ビア１７１３を形成する。【００９６】
次に、層間絶縁膜１７１２の上に、ルテニウム層４０ｎｍを堆積し、これを公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、図２１に示すように、下部電極１７１４を形成する。ルテニウム層の堆積にはＤＣスパッタ法を用いればよい。【００９７】
さらに、下部電極１７１４を覆うように層間絶縁膜１７１２の上に、酸化ジルコニウム層１ｎｍおよび酸化タンタル層８ｎｍを順次堆積し、第１金属酸化物層１７１５および第２金属酸化物層１７１６を形成する。酸化ジルコニウム層の形成には、ＡＬＤ（Atomic  Layer Deposition）装置を用いればよい。この場合、原料にはテトラキスジエチルアミノジルコニウム（ＺＤＥＡＺ）を使用し、堆積時の温度条件は、１４０℃とすればよい。また、酸化タンタル層の形成は、ＲＦスパッタ装置を用いればよい。この場合、スパッタターゲットにはＴａ2Ｏ5を用い、堆積を行うチャンバー内には、酸素ガスとアルゴンガスを１０sccm、５sccmで供給する。また、堆積時の温度条件は３５０℃とし、ＲＦスパッタのパワーは２ｋＷとする。【００９８】
以上のようにして第１金属酸化物層１７１５および第２金属酸化物層１７１６を形成した後、第２金属酸化物層１７１６を覆うように全面に酸化シリコンを堆積し、この堆積膜の表面をＣＭＰ法により平坦化して層間絶縁膜１７１７を形成する。【００９９】
次に、下部電極１７１４の上部の領域の第２金属酸化物層１７１６に到達するビアホールを層間絶縁膜１７１７に形成し、この後、ルテニウム層４０ｎｍを堆積し、これを公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、図２２に示すように、上部電極１７１８を形成する。ルテニウム層の堆積にはＤＣスパッタ法を用いればよい。【０１００】
次に、本実施の形態における抵抗変化素子の特性について説明する。はじめに、抵抗変化特性について説明する。はじめに、本実施の形態における抵抗変化素子の電流−電圧特性について図２３を用いて説明する。図２３は、上部電極１７１８に印加した電圧と、電極間に流れる電流の関係を示す、抵抗変化素子（抵抗変化層）の抵抗変化特性を示す特性図である。第１金属酸化物層１７１５および第２金属酸化物層１７１６より抵抗変化層が構成されている。【０１０１】
図２３では、電圧印加により電極間（抵抗変化層）の抵抗値を単層とした酸化タンタル層の抵抗値よりも低くする処理（Forming）、抵抗変化層の高抵抗状態から低抵抗状態へのスイッチング（Set）、抵抗変化層の低抵抗状態から高抵抗状態へのスイッチング（Reset）の各動作時における電流−上部電極印加電圧カーブを示している。図２３の（ａ）が「Forming」における変化を示し、図２３の（ｂ）が「Reset」における変化を示し、図２３の（ａ）が「Set」における変化を示している。【０１０２】
「Forming」および「Set」においては、制御トランジスタの飽和電流（Ｉｓａｔ．）で「Set」におけるレベル抵抗を制御し、上部電極１７１８に正電圧を印加する。図２３における上部電極電圧が４Ｖ以上、電流が２００μＡ以上の範囲の矢印によって指し示される特性曲線が、ゲート電圧Ｖｇａｔｅ＝４Ｖにおける、制御トランジスタのドレイン電流−印加電圧特性（制御トランジスタの飽和電流）を示している。【０１０３】
「Forming」および「Set」においては、図２３の（ａ）および（ｃ）に示すように、上部電極印加電圧＝４Ｖ付近で、抵抗変化層の低抵抗化による急激な電流増大が起きるが、制御トランジスタの飽和電流値によって電流増大が制限されていることがわかる。
一方、「Reset」においては、上部電極１７１８に負電圧を印加する。この「Reset」においては、制御トランジスタによる電流制限は行わず、上部電極１７１８と半導体基板１７０１（ｐウェル）との間で電流を流す。配線１７１１（ドレイン１７０５）とゲート電極１７０３とに正電圧を印加することでも、「Reset」が行える。【０１０４】
次に、各動作時（抵抗変化時）の電圧値のバラツキについて説明する。図２４は「Forming」電圧のバラツキ、図２５は「Set」電圧と「Reset」電圧のバラツキ、図２６は「Set」状態と「Reset」状態の抵抗値のバラツキを示したものである。いずれも、ワイブルプロットである。【０１０５】
図２４，図２５，図２６に示すように、抵抗変化層に酸化ジルコニウムと酸化タンタルの積層膜を用い、制御トランジスタによって「Forming」および「Set」動作を制御する構成（１Ｔ１Ｒ）とすることにより、抵抗状態が変化する電圧および抵抗バラツキの小さい安定した抵抗変化素子が実現できることがわかる。【０１０６】
なお、酸化タンタルの代わりに、シリコンを添加した酸化シリコンタンタルを用いる、言い換えると、第２金属酸化物層１７１６にシリコンを添加して構成しても、優れた抵抗変化素子が実現できる。【０１０７】
以下、層厚１ｎｍの酸化ジルコニウム層と層厚８ｎｍの酸化シリコンタンタル層からなる積層膜より抵抗変化層を構成した場合の、各動作時（抵抗変化時）の電圧値のバラツキについて説明する。なお、酸化シリコンタンタル層は、Ｔａ2Ｏ5：ＳｉＯ2＝７６ｍｏｌ％：２４ｍｏｌ％となるようにシリコンが添加されている。図２７は「Forming」電圧のバラツキ、図２８は「Set」電圧と「Reset」電圧のバラツキ、図２９は「Set」状態と「Reset」状態の抵抗値のバラツキを示したものである。いずれも、ワイブルプロットである。【０１０８】
図２７，図２８，図２９に示すように、抵抗変化層に酸化ジルコニウムと酸化シリコンタンタルの積層膜を用いた場合においても、抵抗状態が変化する電圧および抵抗バラツキの小さい安定した抵抗変化素子が実現できることがわかる。また、図２４と図２７との比較からわかるように、酸化シリコンタンタル層を用いる場合、酸化タンタル層を用いる場合に比較して、「Forming」電圧の大幅な低減が可能となる。【０１０９】
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。例えば、上述では、酸化ニッケルおよび酸化ジルコニウムを用いる場合について説明したが、これに限るものではなく、他の遷移金属の酸化物を用いるようにしてもよい。本発明は、抵抗変化層が、タンタル以外の遷移金属の酸化物からなる第１の層および非晶質の酸化タンタルからなる第２の層を有していることが特徴である。【０１１０】
ここで、遷移金属とは、周期表で第３族元素から第１１族元素の間に存在する元素のうち、ランタノイドとアクチノイドを除く元素と定義する。遷移金属元素は、ｄ軌道ないしはｆ軌道の外部にも広く分布する電子が多数存在するという特徴を有する。この性質は、金属結合に関与しうる電子が多いということを意味しており、とり得る酸化数も多数存在することになる。よって、遷移金属酸化物を抵抗変化層として用いた場合、電圧の印加によって酸化数を制御することができ、抵抗値を変化させることができる。【０１１１】
一方で非晶質の酸化タンタルは、同じく遷移金属酸化物であるが、一度、低抵抗化した後は、低抵抗状態で安定化する。酸化タンタルと異なる遷移金属酸化物と非晶質の酸化タンタルとを積層することで、非晶質の酸化タンタル層内には安定なパス（電流パス）が形成され、この、安定なパスと接続された酸化タンタルと異なる遷移金属酸化物層が抵抗変化層として機能する。抵抗変化する部分が伝導パスの一部分に制限されるため、電気特性のバラツキを抑制することができる。【０１１２】
また、酸化タンタルと異なる遷移金属酸化物層を薄膜化することで凹凸をおさえることができ、電気特性のバラツキをさらにおさえることができる。酸化タンタルと異なる遷移金属酸化物としては、ニッケル酸化膜や、チタン酸化膜、ジルコニウム酸化物、または、これらの積層膜であることが望ましい。【０１１３】
この出願は、２００８年２３月３６日に出願された日本出願特願２００８−３３３１６３号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
【図１】
0005464148.tif 000004
【図２】
0005464148.tif 000005
【図３】
0005464148.tif 000006
【図４】
0005464148.tif 000007
【図５】
0005464148.tif 000008
【図６】
0005464148.tif 000009
【図７】
0005464148.tif 000010
【図８】
0005464148.tif 000011
【図９】
0005464148.tif 000012
【図１０】
0005464148.tif 000013
【図１１】
0005464148.tif 000014
【図１２】
0005464148.tif 000015
【図１３】
0005464148.tif 000016
【図１４】
0005464148.tif 000017
【図１５】
0005464148.tif 000018
【図１６】
0005464148.tif 000019
【図１７】
0005464148.tif 000020
【図１８】
0005464148.tif 000021
【図１９】
0005464148.tif 000022
【図２０】
0005464148.tif 000023
【図２１】
0005464148.tif 000024
【図２２】
0005464148.tif 000025
【図２３】
0005464148.tif 000026
【図２４】
0005464148.tif 000027
【図２５】
0005464148.tif 000028
【図２６】
0005464148.tif 000029
【図２７】
0005464148.tif 000030
【図２８】
0005464148.tif 000031
【図２９】
0005464148.tif 000032