(57)【特許請求の範囲】
【請求項１】
構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、
前記相転移抵抗素子に直列接続された負荷抵抗と、
前記相転移抵抗素子と前記負荷抵抗とに直列接続された電源と、
前記相転移抵抗素子と負荷抵抗との間に設けられた出力端子とを備えることを特徴とするノイズジェネレータ。
【請求項２】
前記負荷抵抗は、前記相転移抵抗素子が高抵抗の状態になったとき、前記相転移抵抗素子の電圧を、低抵抗の状態に戻すための第１閾値電圧以上にする抵抗値範囲と、前記相転移抵抗素子が低抵抗の状態になったとき、前記相転移抵抗素子の電圧を、高抵抗の状態に戻すための第２閾値電圧以下にする抵抗値範囲との両抵抗値範囲を満たす抵抗値を有することを特徴とする請求項１記載のノイズジェネレータ。
【請求項３】
前記相転移抵抗素子と前記負荷抵抗とにより１つのノイズユニットを構成し、
複数のノイズユニットを備え、
各ノイズユニットは、並列接続されていることを特徴とする請求項１又は２記載のノイズジェネレータ。
【請求項４】
前記相転移抵抗素子は、酸化バナジウムにより構成されていることを特徴とする請求項１〜３のいずれかに記載のノイズジェネレータ。
【請求項５】
コンパレータと、
請求項１〜４のいずれかに記載のノイズジェネレータとを備え、
前記コンパレータは、
構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、
前記相転移抵抗素子に直列接続された負荷抵抗とを備えることを特徴とする確率共振素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンパレータ、ノイズジェネレータ、及びこれらを利用した確率共振素子に関するものである。
【背景技術】
【０００２】
近年、電子デバイスの小型化への要望に伴い、電子回路の基本素子の一つであるコンパレータ、ノイズジェネレータの簡素化が重要な技術項目となっている。例えば特許文献１においては、７個のＭＯＳＦＥＴを用いたヒステリシスコンパレータが開示されている。また、特許文献２においては、任意の特性を有する復号ノイズ信号を容易、かつ安定して生成することを目的とする復号ノイズ発生器が開示されている。【０００３】
また、近年、確率共振素子を用いて生物の挙動を模擬した種々のシステムを構築する研究が行われている。ここで確率共振素子は、ノイズ信号を生成するノイズジェネレータと、微弱な入力信号にノイズジェネレータにより生成されたノイズ信号を重畳し、この信号を所定の閾値と比較するコンパレータとを備えている。【０００４】
しかしながら、従来のコンパレータは、特許文献１に示すように複数のトランジスタを組み合わせたトランジスタを主体とする構成が採用されている。そのため、回路規模の縮小を図るにも一定の限界がある。例えば特許文献１では、回路規模の縮小が図られているものの、少なくとも７個のトランジスタが必要である。また、特許文献２では、回路規模の縮小化を図ることが全く考慮されておらず、また、回路構成もブロック図レベルのものしか開示されておらず、どのような回路素子を用いて構成したかについての具体的な記載が全くない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−５５４７号公報
【特許文献２】特開２００６−８０８７９号公報
【発明の概要】
【０００６】
本発明の目的は、回路規模を大幅に縮小することが可能なヒステリシスコンパレータ、ノイズジェネレータ、及びこれらを利用した確率共振素子を提供することである。
【０００７】
本発明の一局面によるコンパレータは、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、前記相転移抵抗素子に直列接続された負荷抵抗と、入力電圧が入力され、前記相転移抵抗素子に出力する第１の入力端子と、前記相転移抵抗素子と前記負荷抵抗との接続点にベース又はゲートからなる制御端子が接続され、制御端子に入力される電圧に基づいて駆動するトランジスタとを備える。
【０００８】
また、本発明の別の一局面によるノイズジェネレータは、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、前記相転移抵抗素子に直列接続された負荷抵抗と、前記相転移抵抗素子と前記負荷抵抗とに直列接続された電源と、前記相転移抵抗素子と負荷抵抗との間に設けられた出力端子とを備えている。
【０００９】
また、本発明の更に別の一局面による確率共振素子は、ノイズジェネレータと、前記ノイズジェネレータにより生成されたノイズ信号と入力信号とを重畳し、重畳した信号を所定の閾値と比較するコンパレータとを備え、前記ノイズジェネレータ及び前記コンパレータの少なくともいずれか一方は、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子を備えている。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１によるコンパレータの全体構成を示す回路図である。
【図２】図１の相転移抵抗素子に採用される酸化バナジウムの抵抗−温度特性を示したグラフである。
【図３】酸化バナジウムの電流−電圧特性を示すグラフである。
【図４】図１に示すコンパレータの入出力特性を示したグラフである。
【図５】図１に示すコンパレータについて行った実験の結果を示す波形図である。
【図６】図１に示すコンパレータについて行った実験における相転移抵抗素子の入出力特性を示すグラフである。
【図７】図１に示すコンパレータについて行った実験におけるアウトプット信号の波形を示したグラフである。
【図８】本発明の実施の形態１における他のコンパレータを示す回路図である。
【図９】本発明の実施の形態１における別のコンパレータを示す回路図である。
【図１０】ＭＯＳ抵抗の回路図を示している。
【図１１】本発明の実施の形態１における更に別のコンパレータを示す回路図である。
【図１２】本発明の実施の形態１における更に別のコンパレータを示す回路図である。
【図１３】本発明の実施の形態１による更に別のコンパレータを示す回路図である。
【図１４】本発明の実施の形態２によるコンパレータの全体構成を示す回路図である。
【図１５】図１４に示すコンパレータの入出力特性を示したグラフである。
【図１６】本発明の実施の形態３によるノイズジェネレータの全体構成を示す回路図である。
【図１７】図１６に示すノイズジェネレータについて行った実験の実験結果を示すグラフである。
【図１８】図１７に示す実験に用いた相転移抵抗素子の温度−抵抗特性を示したグラフである。
【図１９】図１７に示す実験において、負荷抵抗の抵抗値を０Ωとしたときの電極間の電流−電圧特性を示すグラフである。
【図２０】（Ａ）、（Ｂ）は、図１６に示すノイズジェネレータにおいて、負荷抵抗の抵抗値を２２０Ωとし、電極間の電流を変化させたときの電流−電圧特性を示すグラフである。
【図２１】（Ａ）〜（Ｄ）は、図２０の実験において、電極間に０．０１２Ａ、０．０１３Ａ、０．０１６Ａ、０．０１７Ａの電流をそれぞれ２秒間流したときの電極間の電圧を示したグラフである。
【図２２】図１６に示すノイズジェネレータにおいて、負荷抵抗の抵抗値を１００Ω、１８０Ω、４７０Ωとしたときの電極間の電流−電圧特性を示すグラフである。
【図２３】図１６に示すノイズジェネレータを実際の回路素子を用いて構成し、負荷抵抗の抵抗値を０Ω、８２Ω、１００Ω、１２０Ω、１８０Ωとして、図２２と同様の実験を行ったときの、電極間の電流−電圧特性を示すグラフである。
【図２４】図１６に示すノイズジェネレータを実際の回路素子を用いて構成し、負荷抵抗の抵抗値を２２０Ω、２７０Ω、３３０Ω、３９０Ω、４７０Ωとして、図２２と同様の実験を行ったときの、電極間の電流−電圧特性を示すグラフである。
【図２５】図２３〜図２４において発生する電圧が揺らぐ区間の電流幅と負荷抵抗との関係を示したグラフである。
【図２６】本発明の実施の形態４によるノイズジェネレータの全体構成を示す回路図である。
【図２７】（Ａ）、（Ｂ）は、図２６に示すノイズジェネレータの出力端子から出力されるノイズ信号のパワースペクトルの模式図である。
【図２８】（Ａ）、（Ｂ）は、図２６に示すノイズジェネレータの出力端子から出力されるノイズ信号のパワースペクトルの模式図である。
【図２９】本発明の実施の形態５による確率共振素子の全体構成を示すブロック図である。
【図３０】本発明の実施の形態５による確率共振素子の全体構成を示す回路図である。
【図３１】（Ａ）、（Ｂ）は、図３０に示す確率共振素子の動作を説明する波形図である。
【発明を実施するための形態】
【００１１】
（実施の形態１）
以下本発明の実施の形態１によるコンパレータについて説明する。図１は、本発明の実施の形態１によるコンパレータの全体構成を示す回路図である。図１に示すように、本コンパレータは、入力端子Ｔ１、相転移抵抗素子Ｒｖ、負荷抵抗Ｒ１、駆動回路ＤＲ、及び出力端子Ｔｏｕｔを備えている。
【００１２】
入力端子Ｔ１は、入力電圧Ｖｉｎが入力され、相転移抵抗素子Ｒｖに出力する。相転移抵抗素子Ｒｖは、入力端子Ｔ１と負荷抵抗Ｒ１との間に接続されている。本実施の形態では、相転移抵抗素子Ｒｖとしては、例えば酸化バナジウム（ＶＯ２）を採用するが、これに限定されず、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する種々の物質を採用することができる。
【００１３】
具体的には、Ｖ２Ｏ３、Ｔｉ２Ｏ３、ＲＮｉＯ３（Ｒ＝Ｐｒ，Ｎｄ）、Ｌｉ１−ｘＭｘＴｉ２Ｏ４（Ｍ＝Ｍｇ，Ｍｎ）、Ｆｅ３Ｏ４、ＮｂＯ２、Ｖ３Ｏ５、ＶｎＯ２ｎ−１（ｎ＝４〜８）、ＴｉｎＯ２ｎ−１（ｎ＝４〜９）、Ｌａ２ＮｉＯ４（ｎ＝１  ｉｎ  Ｌａｎ＋１ＮｉｎＯ３ｎ＋１）、Ｍ２ＭＯ２Ｏ７−ｙ（Ｍ＝Ｎｄ、Ｓｍ、Ｇｄ）等の物質を採用することができる。
【００１４】
駆動回路ＤＲは、制御端子Ｔｇに入力される電圧に基づいて駆動し、トランジスタＱ１及び抵抗Ｒ２を備える。トランジスタＱ１は、例えばｎｐｎ型のバイポーラトランジスタにより構成され、制御端子Ｔｇとしてのベースが相転移抵抗素子Ｒｖと負荷抵抗Ｒ１との接続点に接続され、エミッタが抵抗Ｒ２を介してグラウンドに接続され、コレクタが電圧源Ｖｄｄに接続されている。出力端子Ｔｏｕｔは、トランジスタＱ１のエミッタに接続され、出力電圧Ｖｏｕｔを出力する。
【００１５】
図２は図１の相転移抵抗素子Ｒｖに採用される酸化バナジウムの抵抗−温度特性を示すグラフであり、縦軸は抵抗（Ω）を示し、横軸は温度（Ｋ）を示している。図３は酸化バナジウムの電流−電圧特性を示すグラフであり、縦軸は電流（Ａ）を示し、横軸は電圧（Ｖ）を示している。
【００１６】
図２に示すように酸化バナジウムは温度が約３００Ｋ以下の領域においては単斜晶の結晶構造を有し、抵抗値が１０４〜１０５オーダーであり、相対的に高抵抗の状態にある。一方、温度が約３４０Ｋを超えると構造相転移を起こし、結晶構造が単斜晶から正方晶に変化する。そのため、約３４０Ｋ以上の領域では抵抗値が１０〜１０２オーダーの相対的に低抵抗の状態となる。このように酸化バナジウムは構造相転移によって抵抗値が１０００倍程度変化する特性を有している。
【００１７】
また、図３に示すように、酸化バナジウムは、単斜晶の状態において電圧が約５．５Ｖ（閾値Ｖｔｈ１）を超えるまでは、相対的に高抵抗の状態にあるため、０〜０．０１Ａ程度の相対的に小さい電流が流れる。
【００１８】
そして、電圧が約５．５Ｖを超えると、構造相転移を起こして結晶構造が単斜晶から正方晶に変化する。これにより抵抗値が急激に減少し、相対的に低抵抗の状態となるため、０．１Ａ以上の相対的に大きい電流が流れる。本実験においては、サンプル保護のため流れる最大電流を０．１Ａとしている。
【００１９】
一方、電圧が約３Ｖ（閾値Ｖｔｈ２）を下回ると、構造相転移を起こし、結晶構造が正方晶から単斜晶に変化する。これにより、相対的に高抵抗の状態となり、０〜０．０２５Ａ程度の相対的に小さい電流が流れる。
【００２０】
このように、酸化バナジウムは、電圧を変化させることにより、正方晶又は単斜晶に状態を変化させることが可能であり、相対的に高抵抗の状態と低抵抗の状態とにすることができる。また、酸化バナジウムは電圧が正側の閾値Ｖｔｈ１を超えると結晶構造が単斜晶から正方晶になり、負側の閾値Ｖｔｈ２を下回ると結晶構造が正方晶から単斜晶となるようにヒステリシスを有していることが分かる。
【００２１】
そこで、本発明者はこの酸化バナジウムの特性を利用してコンパレータを構成した。なお、図３に示す電流−電圧特性のヒステリシスの幅Ｗは、酸化バナジウムの結晶性の均一化の度合いを高めると０にすることができ、結晶性の均一化の度合いを低くすると大きくすることができる。よって、酸化バナジウムの結晶性の均一化の度合いを調節することで、本コンパレータを所望するヒステリシスの幅Ｗを有するヒステリシス付きのコンパレータとして構成したり、ヒステリシスを有さないコンパレータとして構成したりすることができる。
【００２２】
図４は、図１に示すコンパレータの入出力特性を示したグラフであり、縦軸は出力電圧Ｖｏｕｔを示し、横軸は入力電圧Ｖｉｎを示している。
【００２３】
入力端子Ｔ１からコンパレータの正側の閾値ＶＴＨ１を超える入力電圧Ｖｉｎが入力され、相転移抵抗素子の両端に印加される電圧Ｖｓが図３に示す閾値Ｖｔｈ１を超えると、相転移抵抗素子Ｒｖが構造相転移を起こして単斜晶から正方晶に変化し、相対的に低抵抗の状態になる。これにより、相転移抵抗素子Ｒｖには相対的に大きな電流が流れ、負荷抵抗Ｒ１の両端に印加される電圧が高くなり、制御端子Ｔｇにハイレベルの電圧が入力される。そのため、トランジスタＱ１がオンし、出力端子Ｔｏｕｔからハイレベルの出力電圧Ｖｏｕｔが出力される。
【００２４】
一方、入力端子Ｔ１からコンパレータの負側の閾値ＶＴＨ２を下回る入力電圧Ｖｉｎが入力され、相転移抵抗素子Ｒｖの両端に印加される電圧Ｖｓが図３に示す閾値Ｖｔｈ２を下回ると、相転移抵抗素子Ｒｖが構造相転移を起こして正方晶から単斜晶に変化し、相対的に高抵抗の状態になる。これにより、相転移抵抗素子Ｒｖには相対的に小さな電流が流れ、負荷抵抗Ｒ１の両端に印加される電圧Ｖｓが低くなり、制御端子Ｔｇにローレベルの電圧が入力される。そのため、トランジスタＱ１がオフし、出力端子Ｔｏｕｔからローレベルの出力電圧Ｖｏｕｔが出力される。
【００２５】
図５は、図１に示すコンパレータについて行った実験の結果を示す波形図である。右側の縦軸は入力端子Ｔ１に入力される入力電圧Ｖｉｎを示し、左側の縦軸は制御端子Ｔｇに入力されるアウトプット信号（Ｖ）を示している。また、Ｇ１は入力電圧Ｖｉｎの波形図を示し、Ｇ２はアウトプット信号の波形図を示し、Ｇ３は出力電圧Ｖｏｕｔを示している。
【００２６】
なお、入力電圧Ｖｉｎとしては、周波数が１０Ｈｚ、オフセット電圧が３Ｖ、振幅が０Ｖ〜８Ｖのサイン波を用いた。また、負荷抵抗Ｒ１としては、抵抗値が１３．４Ωのものを採用した。そして、入力電圧Ｖｉｎの振幅を時間の経過に伴って漸次増大させた。
【００２７】
図５に示すように、Ｇ１が閾値ＶＴＨ１を超えると、Ｇ２の振幅が急激に増大し、Ｇ３も急激に上昇し、コンパレータがオン状態になっていることが分かる。また、Ｇ１が閾値ＶＴＨ２（図略）を下回ると、Ｇ２の振幅が元の大きさに戻り、Ｇ３が急激に減少し、コンパレータがオフ状態になっていることが分かる。図５のグラフに示すように、Ｇ２のオフ状態における振幅とオン状態における振幅との比率は、０．７／０．３＝２．３３程度であることが分かる。なお、トランジスタＱ１のオン・オフを確実に行わせるには、この比率は大きい方が好ましい。
【００２８】
次に、図１に示すコンパレータについて行った別の実験について説明する。図６は、この別の実験における相転移抵抗素子Ｒｖの入出力特性を示している。横軸は入力端子Ｔ１に入力される入力電圧Ｖｉｎを示し、縦軸は制御端子Ｔｇに入力されるアウトプット信号（Ｖ）を示している。図７は、この別の実験におけるアウトプット信号の波形を示したグラフである。横軸は時間（秒）を示し、縦軸はアウトプット信号（Ｖ）を示している。
【００２９】
なお、この別の実験においては、入力電圧Ｖｉｎとして周波数が１０Ｈｚ、オフセット電圧が１．５Ｖ、振幅が０Ｖ〜６Ｖのサイン波を採用した。また、負荷抵抗Ｒ１として、抵抗値が１３１．５Ωのものを採用した。そして、入力電圧Ｖｉｎの振幅を時間が経過するにつれて漸次増大させた。
【００３０】
図７に示すように、この別の実験においては、アウトプット信号のオン状態における振幅とオフ状態における振幅との比率は、３／０．５＝６程度となっており、図５に示す実験に比べて比率が大きくなっており、良好な実験結果が得られていることが分かる。
【００３１】
このように、本コンパレータによれば、トランジスタを主体とすることなく相転移抵抗素子Ｒｖを主体としているため、従来のトランジスタを主体とするコンパレータに比べて回路規模を大幅に縮小するこができる。
【００３２】
なお、本実施の形態において、トランジスタＱ１としてバイポーラトランジスタを採用したがこれに限定されず、ＭＯＳＦＥＴ等の電界効果型のトランジスタを採用してもよい。また、トランジスタＱ１としてｎ型のものを採用したが、これに限定されずｐ型のものを採用してもよい。
【００３３】
更に、本実施の形態において、下記に示すコンパレータを採用してもよい。図８は、本発明の実施の形態１における他のコンパレータを示す回路図である。図１のコンパレータでは駆動回路ＤＲのトランジスタＱ１としてバイポーラトランジスタが用いられていたが、図８に示す駆動回路ＤＲでは、トランジスタＱ１として例えばｎチャネル型のＭＯＳ電解効果型トランジスタが用いられている。この場合、駆動回路ＤＲは、ソースフォロア型の回路構成を有している。つまり、トランジスタＱ１のゲートが制御端子Ｔｇとなり、ソースが出力端子Ｔｏｕｔに接続されると共に抵抗Ｒ２を介して接地され、ドレインが電圧源Ｖｄｄに接続されている。
【００３４】
このように、駆動回路ＤＲをソースフォロア型の回路構成とすることで、入力インピーダンスを高くすると同時に、出力インピーダンスが低くすることができる。その結果、駆動回路ＤＲが他の回路に与える影響を少なくすることができると共に、駆動回路ＤＲはより多くの負荷を駆動させることができる。
【００３５】
図９は、本発明の実施の形態１における更に別のコンパレータの回路図である。図９に示すコンパレータは、駆動回路ＤＲが、オープンドレイン型の回路構成を有している。つまり、駆動回路ＤＲは、抵抗Ｒ２と、例えばｎチャネル型のＭＯＳ電界効果型により構成されるトランジスタＱ１とを備えている。抵抗Ｒ２は一端が電圧源Ｖｄｄに接続され、他端がトランジスタＱ１のドレインに接続されている。トランジスタＱ１は、ソースが接地され、ドレインが出力端子Ｔｏｕｔに接続され、ゲートが制御端子Ｔｇとされている。
【００３６】
図９に示す駆動回路ＤＲにおいては、抵抗Ｒ２として抵抗素子を用いても良いし、図１０に示すようなＭＯＳ抵抗を用いても良い。図１０に示すようにＭＯＳ抵抗は、ゲートがドレイン及び電圧源Ｖｄｄに接続され、ソースがトランジスタＱ１に接続されたＭＯＳ電解効果型トランジスタにより構成されている。
【００３７】
図１１は、本発明の実施の形態１による更に別のコンパレータを示す回路図である。図１１に示すコンパレータは、駆動回路ＤＲが、ＣＭＯＳゲート型の回路構成を有している。つまり、駆動回路ＤＲは、ｎチャネル型の電界効果型トランジスタにより構成されるトランジスタＱ１と、ｐチャネル型の電界効果型トランジスタにより構成されるトランジスタＱ２とを備えるＣＭＯＳトランジスタにより構成されている。トランジスタＱ１，Ｑ２は、ドレイン同士が接続され、ゲート同士が接続されている。トランジスタＱ２のソースは電圧源Ｖｄｄに接続され、トランジスタＱ１のソースは接地されている。
【００３８】
また、本実施の形態におけるコンパレータとしては、図１２及び図１３に示すような、相転移抵抗素子Ｒｖを接地させたプルダウン接続型の回路構成を採用してもよい。図１２は、本発明の実施の形態１による更に別のコンパレータを示す回路図である。図１２に示すコンパレータにおいて、相転移抵抗素子Ｒｖは一端が接地され、他端が負荷抵抗Ｒ１を介して入力端子Ｔ１に接続されている。また、負荷抵抗Ｒ１と相転移抵抗素子Ｒｖとの接続点は、トランジスタＱ１の制御端子Ｔｇであるゲートに接続されている。図１２に示す駆動回路ＤＲは、図８に示す駆動回路ＤＲと同一構成である。
【００３９】
なお、図１２のコンパレータにおいては、バイアス電圧を付与するための抵抗Ｒ４を相転移抵抗素子Ｒｖに並列接続させてもよい。また、抵抗Ｒ４としては、図１０に示すＭＯＳ抵抗を採用してもよい。図１０に示すトランジスタＱ２を図１２の抵抗Ｒ４に適用する場合、トランジスタＱ２のドレインを制御端子Ｔｇに接続し、ソースを接地させればよい。
【００４０】
図１３は、本発明の実施の形態１による更に別のコンパレータの一例を示す回路図である。図１３に示すコンパレータにおいて、相転移抵抗素子Ｒｖと負荷抵抗Ｒ１との接続関係は、図１２と同一である。また、駆動回路ＤＲは、図９に示すオープンドレイン型の回路構成を有している。また、図１３に示すコンパレータにおいても、図１２と同様、相転移抵抗素子Ｒｖに抵抗Ｒ４を並列接続させてもよい。なお、図８〜図１３に示すコンパレータは以下に示す実施の形態のコンパレータとして採用してもよい。
【００４１】
（実施の形態２）
本発明の実施の形態２によるコンパレータは、オフセット電圧が入力されるオフセット端子（第２の入力端子の一例）を設けたことを特徴とする。図１４は、本発明の実施の形態２によるコンパレータの全体構成を示す回路図である。なお、本実施の形態において、実施の形態１と同一のものは説明を省略する。
【００４２】
図１４に示すように、本コンパレータは、図１に示すコンパレータに対して、オフセット端子Ｔ２とグラウンド抵抗Ｒ３とを備えている。グラウンド抵抗Ｒ３は、負荷抵抗Ｒ１とグラウンドとの間に接続されている。オフセット端子Ｔ２は、グラウンド抵抗Ｒ３と負荷抵抗Ｒ１との接続点に接続され、オフセット電圧Ｖｏｆｓが入力される。ここで、オフセット電圧Ｖｏｆｓとしては、定電圧回路から供給される直流電圧が採用される。
【００４３】
図１５は、図１４に示すコンパレータの入出力特性を示したグラフであり、縦軸は出力電圧Ｖｏｕｔを示し、横軸は入力電圧Ｖｉｎを示している。図１４に示すコンパレータにおいては、オフセット端子Ｔ２にオフセット電圧Ｖｏｆｓが入力されているため、図１５に示すように閾値ＶＴＨ１，ＶＴＨ２は図４に示す閾値ＶＴＨ１，ＶＴＨ２に比べて負側にシフトさせることができる。そのため、オフセット電圧の値を適当な値に調節することで、０を跨ぐように閾値ＶＴＨ１と閾値ＶＴＨ２とを設定することができる。
【００４４】
（実施の形態３）
次に、本発明の実施の形態３によるノイズジェネレータについて説明する。なお、本実施の形態において、実施の形態１、２と同一のものは説明を省略する。
【００４５】
図１６は、本発明の実施の形態３によるノイズジェネレータの全体構成を示す回路図である。本ノイズジェネレータは、相転移抵抗素子Ｒｖと、相転移抵抗素子Ｒｖに直列接続された負荷抵抗Ｒ１とを備えている。また、相転移抵抗素子Ｒｖと負荷抵抗Ｒ１との接続点には出力端子Ｔｏｕｔが接続されている。
【００４６】
相転移抵抗素子Ｒｖと負荷抵抗Ｒ１との直列回路の両端には、電源が接続され電圧Ｖｉｎ１が印加されている。
【００４７】
このように構成されたノイズジェネレータにおいては、負荷抵抗Ｒ１の抵抗値を適当な値に設定することで、相転移抵抗素子Ｒｖを発振させることができる。すなわち、相転移抵抗素子Ｒｖが単斜晶から正方晶に構造相転移を起こして低抵抗の状態になったとき、負荷抵抗Ｒ１が相転移抵抗素子Ｒｖの電圧Ｖｓを閾値Ｖｔｈ２以下にするような抵抗値を有していると、相転移抵抗素子Ｒｖは高抵抗の状態になる。一方、相転移抵抗素子Ｒｖが高抵抗の状態になったとき、負荷抵抗Ｒ１が相転移抵抗素子Ｒｖの電圧Ｖｓを閾値Ｖｔｈ１以上とするような抵抗値を有していると、相転移抵抗素子Ｒｖは低抵抗の状態となる。よって、負荷抵抗Ｒ１を両条件を満たす抵抗値に設定することで、相転移抵抗素子Ｒｖは、低抵抗の状態と高抵抗の状態とを自律的に繰り返して発振し、相転移抵抗素子Ｒｖからノイズ信号を取り出すことができる。
【００４８】
以上により、トランジスタを主体とすることなく相転移抵抗素子Ｒｖを主体とするノイズジェネレータを提供することができる。ここで、相転移抵抗素子Ｒｖ子及び負荷抵抗Ｒ１は、それぞれトランジスタ１個分程度のサイズを有しているため、従来のトランジスタを主体とするノイズジェネレータに比べて回路規模を大幅に縮小するこができる。
【００４９】
次に、図１６に示すノイズジェネレータについて行った実験について説明する。図１７は、図１６に示すノイズジェネレータについて行った実験の実験結果を示すグラフである。縦軸は相転移抵抗素子Ｒｖの電圧Ｖｓ（実効電圧）を示し、横軸は負荷抵抗Ｒ１の抵抗値を示している。
【００５０】
この実験では、相転移抵抗素子Ｒｖと負荷抵抗Ｒ１との両端の電極Ｐ１，Ｐ２間に一定の電圧Ｖｉｎ１＝２０Ｖを印加し、負荷抵抗Ｒ１の抵抗値を変更し、相転移抵抗素子Ｒｖの電圧Ｖｓを測定した。また、相転移抵抗素子Ｒｖとしては、酸化バナジウムを主体とし、高抵抗の状態での抵抗値Ｒｈｉｇｈが２０００Ω、低抵抗の状態での抵抗値Ｒｌｏｗが４０Ωのものを採用した。また、相転移抵抗素子Ｒｖの閾値は、閾値Ｖｔｈ１＝１７Ｖ、閾値Ｖｔｈ２＝４Ｖである。すなわち、相転移抵抗素子Ｒｖとしては、電圧Ｖｓが１７Ｖ以上で低抵抗の状態となり、電圧Ｖｓが４Ｖ以下で高抵抗の状態となるものを採用した。
【００５１】
Ｇ１ｘは、相転移抵抗素子Ｒｖが高抵抗の状態になったときの電圧Ｖｓと負荷抵抗Ｒ１の抵抗値との関係を示すグラフである。Ｇ２ｘは、相転移抵抗素子Ｒｖが低抵抗の状態になったときの電圧Ｖｓと負荷抵抗Ｒ１の抵抗値との関係を示すグラフである。Ｇｘは、後述する図２５のグラフを示している。
【００５２】
Ｇ１ｘは、負荷抵抗Ｒ１の抵抗値が増大するにつれて、ほぼ直線状に減少している。そして、Ｇ１ｘは、負荷抵抗Ｒ１が約３３０Ω以下の場合、電圧Ｖｓが１７Ｖ以上である。そのため、負荷抵抗Ｒ１として、抵抗値が３３０Ω以下のものを採用すると、相転移抵抗素子Ｒｖは、高抵抗の状態になったとき電圧Ｖｓが１７Ｖ以上となるため、速やかに低抵抗の状態に構造相転移を起こす。よって、電圧Ｖｓが１７Ｖ以上、かつ、負荷抵抗Ｒ１が３３０Ω以下の矩形状の領域Ｄ１が相転移抵抗素子Ｒｖを高抵抗の状態から低抵抗の状態に切り替えることのできる実効電圧領域となる。
【００５３】
また、Ｇ２ｘは、負荷抵抗Ｒ１の抵抗値が増大するにつれて、下に凸のカーブを描いて減少している。そして、Ｇ２ｘは、負荷抵抗Ｒ１が約１８０Ω以上の場合、電圧Ｖｓが４Ｖ以下である。そのため、負荷抵抗Ｒ１として、抵抗値が１８０Ω以上のものを採用すると、相転移抵抗素子Ｒｖは、低抵抗の状態になったとき電圧Ｖｓが４Ｖ以下となるため、速やかに高抵抗の状態に構造相転移を起こす。よって、電圧Ｖｓが４Ｖ以下、かつ、負荷抵抗Ｒ１が１８０Ω以上の矩形状の領域Ｄ２が相転移抵抗素子Ｒｖを低抵抗の状態から高抵抗の状態に切り替えることのできる実効電圧領域となる。
【００５４】
以上のことから、負荷抵抗Ｒ１は、抵抗値が１８０Ω以上、かつ、３３０Ω以下であれば、相転移抵抗素子Ｒｖを発振させることができる。
【００５５】
つまり、負荷抵抗Ｒ１は、相転移抵抗素子Ｒｖが高抵抗の状態になったとき、相転移抵抗素子Ｒｖの電圧を、低抵抗の状態に戻すための閾値Ｖｔｈ１（第１閾値電圧）以上にする抵抗値範囲（領域Ｄ１における抵抗値が３３０Ω以下の範囲）と、相転移抵抗素子Ｒｖが低抵抗の状態になったとき、相転移抵抗素子Ｒｖの電圧を、高抵抗の状態に戻すための閾値Ｖｔｈ２（第２閾値電圧）以下にする抵抗値範囲（領域Ｄ２において抵抗値が１８０Ω以上の範囲）との両抵抗値範囲を満たす抵抗値を有するようにすればよい。
【００５６】
図１８は、図１７に示す実験に用いた相転移抵抗素子Ｒｖの温度−抵抗特性を示したグラフである。縦軸は抵抗値（Ω）を示し、横軸は温度（Ｋ）を示している。図１８に示すように、相転移抵抗素子Ｒｖは温度が約３００Ｋを超えると単斜晶から正方晶に構造相転移を起こし、抵抗値Ｒｈｉｇｈ＝２０００Ωの高抵抗の状態からＲｌｏｗ＝４０Ωの低抵抗の状態に切り替わる。また、温度が約３４０Ｋを下回ると正方晶から単斜晶に構造相転移を起こし、抵抗値Ｒｌｏｗ＝４０Ωの低抵抗の状態から抵抗値Ｒｈｉｇｈ＝２０００Ωの高抵抗の状態に切り替わる。
【００５７】
図１９は、図１７に示す実験において、負荷抵抗Ｒ１の抵抗値を０Ωとしたときの電極Ｐ１，Ｐ２間の電流−電圧特性を示すグラフである。縦軸は電極Ｐ１，Ｐ２間の電圧（Ｖ）を示し、横軸は電流（Ａ）を示している。負荷抵抗Ｒ１が０Ωの場合、相転移抵抗素子Ｒｖが高抵抗の状態になったとき、電極Ｐ１，Ｐ２間の電圧が１７Ｖ以下であり、電圧Ｖｓが１７Ｖに到達することができないため、相転移抵抗素子Ｒｖは構造相転移を起こさず、高抵抗の状態を維持する。また、相転移抵抗素子Ｒｖが低抵抗の状態になったとき、電極Ｐ１，Ｐ２間の電圧が４Ｖより大きく、電圧Ｖｓが４Ｖ以下とならないため、相転移抵抗素子Ｒｖは構造相転移を起こさず低抵抗の状態を維持する。よって、負荷抵抗Ｒ１が０Ωの場合、相転移抵抗素子Ｒｖは発振しない。
【００５８】
図２０（Ａ）、（Ｂ）は、図１６に示すノイズジェネレータにおいて、負荷抵抗Ｒ１の抵抗値を２２０Ωとし、電極Ｐ１，Ｐ２間の電流を変化させたときの電流−電圧特性を示すグラフであり、図２０（Ｂ）は図２０（Ａ）において電流が０．０１２Ａ〜０．０１７Ａの区間を拡大して示したグラフである。図２０（Ａ）、（Ｂ）において、縦軸は電圧（Ｖ）を示し、横軸は電流（Ａ）を示している。
【００５９】
図２０（Ａ）、（Ｂ）に示すように、電極Ｐ１，Ｐ２間に流れる電流が０．０１３Ａ〜０．０１６Ａの区間において、電極Ｐ１，Ｐ２間の電圧が揺らいでおり、ノイズ信号が発生していることが分かる。また、この区間において、電流が増大するにつれて揺らぎの中心電圧が漸次低下していることが分かる。
【００６０】
図２１（Ａ）〜（Ｄ）は、図２０の実験において、電極Ｐ１，Ｐ２間に０．０１２Ａ、０．０１３Ａ、０．０１６Ａ、０．０１７Ａの電流をそれぞれ２秒間流したときの電極Ｐ１，Ｐ２間の電圧を示したグラフである。
【００６１】
電流が０．０１２Ａ、０．０１７Ａの場合、電圧はそれぞれ約１９Ｖ、８Ｖで一定であり、ノイズ信号が発生していないことが分かる。一方、電流を０．０１３Ａ、０．０１６Ａの場合、ピークツーピークの電圧ΔＶがそれぞれ約３．０Ｖ、約２．０Ｖで揺らいでおり、ノイズ信号が発生していることが分かる。
【００６２】
以上のことから、図２０の実験においては、電極Ｐ１，Ｐ２間に流れる電流が約０．０１３Ａ以上、約０．０１６Ａ以下の場合は、ノイズ信号を発生させることができるが、電極Ｐ１，Ｐ２間に流れる電流が約０．０１３Ａ未満、又は約０．０１６Ａより大きい場合は、ノイズ信号を発生させることができないことが分かる。
【００６３】
図２２は、図１６に示すノイズジェネレータにおいて、負荷抵抗Ｒ１の抵抗値を１００Ω、１８０Ω、４７０Ωとしたときの電極Ｐ１，Ｐ２間の電流−電圧特性を示すグラフである。縦軸は電圧（Ｖ）を示し、横軸は電流（Ａ）を示している。
【００６４】
図２２では、図１６に示すノイズジェネレータを回路シミュレータで構成したときの電極Ｐ１，Ｐ２間の電流−電圧特性を測定すると共に、図１６に示すノイズジェネレータを実際の回路素子を用いて構成したときの電極Ｐ１，Ｐ２間の電流−電圧特性を測定した。
【００６５】
Ｇ１１は負荷抵抗Ｒ１の抵抗値を１００Ωとしたときの実際の回路素子による実験結果を示し、Ｇ１２は負荷抵抗Ｒ１の抵抗値を１００Ωとしたときの回路シミュレータによる実験結果を示している。
【００６６】
Ｇ２１は負荷抵抗Ｒ１の抵抗値を１８０Ωとしたときの実際の回路素子による実験結果を示し、Ｇ２２は負荷抵抗Ｒ１の抵抗値を１８０Ωとしたときの回路シミュレータによる実験結果を示している。
【００６７】
Ｇ３１は負荷抵抗Ｒ１の抵抗値を４７０Ωとしたときの実際の回路素子による実験結果を示し、Ｇ３２は負荷抵抗Ｒ１の抵抗値を４７０Ωとしたときの回路シミュレータによる実験結果を示している。
【００６８】
図２２に示すように、回路シミュレータにより構成した場合と実際の回路素子により構成した場合とにおいてほぼ同一の実験結果が得られていることが分かる。Ｇ２１，Ｇ２２に示すように、負荷抵抗Ｒ１の抵抗値が１８０Ωの場合、電流が０．１３Ａ〜０．０１６Ａの区間において、電圧が揺らいでおり、ノイズ信号が発生していることが分かる。一方、Ｇ１１，Ｇ１２，Ｇ３１，Ｇ３２に示すように、負荷抵抗Ｒ１の抵抗値が１００Ω、４７０Ωの場合は、電流が０．０１２Ａ程度を越えると、抵抗値が１８０Ωの場合とは異なり、電圧の揺らぐ区間が発生することなく、電圧が急激に低下しており、ノイズ信号が発生していないことが分かる。
【００６９】
図２３は、図１６に示すノイズジェネレータを実際の回路素子を用いて構成し、負荷抵抗Ｒ１の抵抗値を０Ω、８２Ω、１００Ω、１２０Ω、１８０Ωとして、図２２と同様の実験を行ったときの、電極Ｐ１，Ｐ２間の電流−電圧特性を示すグラフである。
【００７０】
なお、図２３においてＧ４１〜Ｇ４５は、それぞれ、負荷抵抗Ｒ１の抵抗値が０Ω、８２Ω、１００Ω、１２０Ω、１８０Ωの場合を示している。
【００７１】
Ｇ４５に示すように、負荷抵抗Ｒ１の抵抗値が１８０Ωの場合、電流が０．１３Ａ〜０．０１６Ａの区間において、電圧が揺らいでおり、ノイズ信号が発生していることが分かる。一方、Ｇ４１〜Ｇ４４に示すように、負荷抵抗Ｒ１の抵抗値が０Ω、８２Ω、１００Ω、１２０Ωの場合、電流が０．０１２Ａ程度を越えると、抵抗値が１８０Ωの場合とは異なり、電圧の揺らぐ区間が発生することなく、電圧が急激に低下しており、ノイズ信号が発生していないことが分かる。
【００７２】
図２４は、図１６に示すノイズジェネレータを実際の回路素子を用いて構成し、負荷抵抗Ｒ１の抵抗値を２２０Ω、２７０Ω、３３０Ω、３９０Ω、４７０Ωとして、図２２と同様の実験を行ったときの、電極Ｐ１，Ｐ２間の電流−電圧特性を示すグラフである。
【００７３】
なお、図２４においてＧ５１〜Ｇ５５は、それぞれ、負荷抵抗Ｒ１の抵抗値が２２０Ω、２７０Ω、３３０Ω、３９０Ω、４７０Ωの場合を示している。
【００７４】
Ｇ５１，Ｇ５２，Ｇ５３に示すように、負荷抵抗Ｒ１の抵抗値が２２０Ω、２７０Ω、３３０Ωの場合、電流が０．１３Ａ〜０．０１６Ａの区間において、電圧が揺らいでおり、ノイズ信号が発生していることが分かる。一方、Ｇ５４〜Ｇ５５に示すように、負荷抵抗Ｒ１の抵抗値が３９０Ω、４７０Ωの場合、電流が０．０１２Ａ程度を越えると、抵抗値が２２０Ω、２７０Ω、３３０Ωの場合とは異なり、電圧の揺らぐ区間が発生することなく、電圧が急激に低下しており、ノイズ信号が発生していないことが分かる。
【００７５】
図２５は、図２３〜図２４において発生する電圧が揺らぐ区間の電流幅ΔＩと負荷抵抗Ｒ１との関係を示したグラフである。縦軸は電流幅ΔＩ（ｍＡ）を示し、横軸は負荷抵抗Ｒ１の抵抗値を示している。なお、図２５に示す点ＰＴ１〜ＰＴ５は図２３に示すＧ４１〜Ｇ４５のそれぞれにおける電流幅ΔＩと負荷抵抗Ｒ１の抵抗値とをプロットしたものであり、点ＰＴ６〜ＰＴ１０は図２４に示すＧ５１〜Ｇ５５のそれぞれにおける電流幅ΔＩと負荷抵抗Ｒ１の抵抗値とをプロットしたものである。
【００７６】
図２５に示すように、負荷抵抗Ｒ１の抵抗値が１２０Ω以下の範囲又は３９０Ω以上の範囲では電流幅ΔＩは約０ｍＡであり、ノイズ信号が発生していないことが分かる。また、負荷抵抗Ｒ１の抵抗値が１２０Ω〜３９０Ωの範囲では電流幅ΔＩが０ではなく、ノイズ信号が発生していることが分かる。しかしながら、ノイズ信号を安定して発生させるためには、電流幅ΔＩを一定値以上確保する必要があり、そのためには、負荷抵抗Ｒ１の抵抗値を１８０Ω〜３３０Ωにすることが好ましい。
【００７７】
（実施の形態４）
本発明の実施の形態４によるノイズジェネレータは、実施の形態３のノイズジェネレータを１つのノイズユニットとし、このノイズユニットを並列接続させたことを特徴とする。なお、本実施の形態において、実施の形態１〜３と同一のものは説明を省略する。
【００７８】
図２６は、本発明の実施の形態４によるノイズジェネレータの全体構成を示す回路図である。本ノイズジェネレータは、ｎ個（ｎは２以上の整数）のノイズユニットＵ１〜Ｕｎと、ｎ個の抵抗Ｒ２１とを備えている。ノイズユニットＵ１は、相転移抵抗素子Ｒｖと、相転移抵抗素子Ｒｖ及びグラウンド間に接続された負荷抵抗Ｒ１を備えている。なお、ノイズユニットＵ２〜ＵｎはノイズユニットＵ１と同一構成であるため、説明を省く。
【００７９】
相転移抵抗素子Ｒｖには入力端子ＴＡを介して図略の電圧源が接続され、入力電圧ＶｉｎＡが入力されている。ノイズユニットＵ１〜Ｕｎは、それぞれ抵抗Ｒ２１を介して出力端子ＴＢに接続されている。これにより、ノイズユニットＵ１〜Ｕｎは並列接続されている。
【００８０】
また、ノイズユニットＵ１〜Ｕｎはそれぞれ周波数がｆ１〜ｆｎのノイズ信号を発生している。ここで、周波数ｆ１〜ｆｎは、例えばノイズユニットＵ１〜Ｕｎの負荷抵抗Ｒ１の抵抗値や相転移抵抗素子Ｒｖの特性を調節することで所望する値に設定することができる。本実施の形態では、Ｕ１からＵｎに向かうにつれて周波数ｆ１〜ｆｎは大きくされている。また、ノイズユニットＵ１〜Ｕｎのそれぞれから出力されるノイズ信号のパワーは、例えばノイズユニットＵ１〜Ｕｎの入力端子ＴＡに入力される入力電圧ＶｉｎＡのレベルを調節することで変更することができる。
【００８１】
このように構成されたノイズジェネレータは、ノイズユニットＵ１〜Ｕｎから、周波数ｆ１〜ｆｎのノイズ信号を生成し、各ノイズ信号を接続点ＣＰ１で合成し、合成したノイズ信号を出力端子ＴＢから出力する。
【００８２】
図２７（Ａ）、（Ｂ）は、図２６に示すノイズジェネレータの出力端子ＴＢから出力されるノイズ信号のパワースペクトルの模式図である。図２７（Ａ）、（Ｂ）においては、ノイズユニットＵ１〜Ｕｎの各入力端子ＴＡに同一レベルの入力電圧ＶｉｎＡが入力されている。そのため、図２７（Ａ）に示すようにノイズユニットＵ１〜Ｕｎから同一パワーのノイズ信号が出力される。そのため、図２７（Ｂ）に示すように、出力端子ＴＢから出力されるノイズ信号は、ホワイトノイズとなる。
【００８３】
図２８（Ａ）、（Ｂ）は、図２６に示すノイズジェネレータの出力端子ＴＢから出力されるノイズ信号のパワースペクトルの模式図である。図２８（Ａ）、（Ｂ）においては、ノイズユニットＵ１〜Ｕｎの各入力端子ＴＡには、Ｕ１からＵｎに向かうにつれてレベルの小さな入力電圧ＶｉｎＡが入力されている。そのため、図２８（Ａ）に示すようにノイズユニットＵ１〜Ｕｎからは、Ｕ１〜Ｕｎに向かうにつれてパワーが小さいノイズ信号が出力されている。そのため、図２８（Ｂ）に示すように、出力端子ＴＢから出力されるノイズ信号は、周波数が増大するにつれてパワーが小さくなるカラーノイズとなる。
【００８４】
このように、本ノイズジェネレータによれば、ノイズユニットＵ１〜Ｕｎを備えるため、各ノイズユニットから出力されるノイズ信号の周波数及びパワーを調節することで所望するパワースペクトルを有するノイズ信号を生成することができる。
【００８５】
（実施の形態５）
本発明の実施の形態５による確率共振素子は、実施の形態１に示すコンパレータ及び実施の形態４に示すノイズジェネレータにより構成されていることを特徴とする。なお、本実施の形態において、実施の形態１〜４と同一のものは説明を省略する。
【００８６】
図２９は、本発明の実施の形態５による確率共振素子の全体構成を示すブロック図である。図２９に示すように確率共振素子は、ノイズジェネレータ１００、コンパレータ２００、及び抵抗Ｒｃを備えている。ここで、図２９に示すノイズジェネレータ１００及びコンパレータ２００の少なくともいずれか一方は、相転移抵抗素子Ｒｖを備えている。具体的には、実施の形態４のノイズジェネレータは、下記の構成を有している。
【００８７】
図３０は、本発明の実施の形態５による確率共振素子の全体構成を示す回路図である。図３０において、ノイズジェネレータ１００は、実施の形態４のノイズジェネレータと同一構成であるため、詳細な説明を省略する。コンパレータ２００は実施の形態１のコンパレータと同一構成であるため、詳細な説明は省略する。ノイズジェネレータ１００の出力端子ＴＢは抵抗Ｒｃを介してコンパレータ２００の入力端子Ｔ１に接続されている。
【００８８】
図３１（Ａ）、（Ｂ）は、図３０に示す確率共振素子の動作を説明する波形図である。図３１（Ａ）は出力端子Ｔｏｕｔからの出力電圧Ｖｏｕｔを示し、図３１（Ｂ）は入力端子Ｔ１に入力される入力電圧Ｖｉｎを示している。
【００８９】
このように構成された確率共振素子は、ノイズジェネレータ１００により生成されたノイズ信号が生成され、コンパレータ２００に入力される。コンパレータ２００は、このノイズ信号を接続点ＣＰ２において入力電圧Ｖｉｎと合成し、合成信号を生成する。そして、コンパレータ２００は、合成信号のレベルが閾値ＶＴＨ１を超えると、ハイレベルの出力電圧Ｖｏｕｔを出力する。一方、コンパレータ２００は、合成信号のレベルが閾値ＶＴＨ２を下回ると、ローレベルの出力電圧Ｖｏｕｔを出力する。
【００９０】
このように、微弱な入力電圧Ｖｉｎにノイズ信号を合成して合成信号を生成し、その合成信号を閾値処理すると、出力電圧Ｖｏｕｔがハイレベルになる頻度は、入力電圧Ｖｉｎのレベルに応じて大きくなる。そのため、確率共振素子は、微弱なノイズ信号を検出することが可能となる。
【００９１】
そして、本確率共振素子は、ノイズジェネレータ１００が実施の形態１に示すノイズジェネレータにより構成され、コンパレータ２００が実施の形態４に示すコンパレータにより構成されている。そのため、確率共振素子の回路規模を大幅に縮小することができる。
【００９２】
なお、本確率共振素子においては、ノイズジェネレータ１００のみを実施の形態１に示すノイズジェネレータで構成し、コンパレータ２００を従来のトランジスタを主体とするコンパレータにより構成してもよい。また、コンパレータ２００のみを実施の形態４に示すノイズジェネレータで構成し、ノイズジェネレータ１００を従来のノイズジェネレータにより構成してもよい。
【００９３】
また、本確率共振素子において、ノイズジェネレータ１００を実施の形態３に示すノイズジェネレータにより構成し、コンパレータ２００を実施の形態２に示すコンパレータにより構成してもよい。
【００９４】
上記のコンパレータ、ノイズジェネレータ、及び確率共振素子の技術的特徴は以下のように纏めることができる。
【００９５】
（１）上記コンパレータは、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、前記相転移抵抗素子に直列接続された負荷抵抗と、入力電圧が入力され、前記相転移抵抗素子に出力する第１の入力端子と、前記相転移抵抗素子と前記負荷抵抗との接続点にベース又はゲートからなる制御端子が接続され、制御端子に入力される電圧に基づいて駆動するトランジスタとを備える。
【００９６】
この構成によれば、相転移抵抗素子の一端に入力電圧が入力され、相転移抵抗素子の両端に印加される電圧が所定の閾値を超えると、相転移抵抗素子が構造相転移を起こして単斜晶から正方晶に変化し、相対的に低抵抗の状態になる。これにより、相転移抵抗素子には相対的に大きな電流が流れ、負荷抵抗の両端に印加される電圧が相対的に高くなり、相転移抵抗素子と負荷抵抗との接続点からハイレベルの電圧を取り出すことができる。
【００９７】
一方、相転移抵抗素子の両端に印加される電圧が所定の閾値を下回ると、相転移抵抗素子が構造相転移を起こして正方晶から単斜晶に変化し、相対的に高抵抗の状態になる。これにより、相転移抵抗素子には相対的に小さな電流が流れ、負荷抵抗の両端に印加される電圧が相対的に低くなり、相転移抵抗素子と負荷抵抗との接続点からローレベルの電圧を取り出すことができる。
【００９８】
以上により、トランジスタを主体とすることなく相転移抵抗素子を主体とするコンパレータを提供することができる。ここで、相転移抵抗素子及び負荷抵抗は、それぞれトランジスタ１個分程度のサイズを有しているため、従来のトランジスタを主体とするコンパレータに比べて回路規模を大幅に縮小するこができる。
また、この構成によれば、駆動回路を設けているため、駆動回路から制御端子を介して相転移抵抗素子側に電流が流れるというような電流の逆流が防止され、回路の動作を安定させることができると同時に、信号の入出力分離がなされ、回路のインピーダンスマッチングを容易に行うことができる。また、駆動回路を介して出力電圧が出力されるため、ハイレベル及びローレベルが明確に区別された出力電圧を得ることができる。
【００９９】
（２）上記コンパレータにおいて、前記相転移抵抗素子は、電流電圧特性がヒステリシスを有していることが好ましい。
【０１００】
この構成によれば、コンパレータにヒステリシスを持たせることが可能となり、回路規模が大幅に縮小されたヒステリシス付きのコンパレータを提供することができる。相転移抵抗素子は、単斜晶から正方晶に変化するときの電圧と、単斜晶から正方晶に変化するときの電圧とが相違するのが一般的であり、この相違により電流電圧特性にヒステリシスが生じる。このヒステリシスの幅は、相転移抵抗素子の結晶性を調節することで変更することができる。
【０１０１】
具体的には、相転移抵抗素子の結晶性の均一化の度合いが高まるにつれて、ヒステリシスの幅を小さくすることができる。よって、相転移抵抗素子の結晶性の均一化の度合いを高めることで、ヒステリシスの幅を０にすることができ、この場合、ヒステリシスを有しないコンパレータを構成することができる。一方、相転移抵抗素子の結晶性の均一化の度合いを低くすることで、ヒステリシス付きのコンパレータを構成することができる。
【０１０４】
（３）上記コンパレータにおいて、前記負荷抵抗とグラウンドとの間に接続されたグラウンド抵抗と、前記グラウンド抵抗と前記負荷抵抗との接続点に接続され、オフセット電圧が入力される第２の入力端子とを備えることが好ましい。
【０１０５】
この構成によれば、オフセット電圧を適当な値に設定することで、正側の閾値が正の値を有し、負側の閾値が負の値を有するようなヒステリシス付きのコンパレータを構成することができる。
【０１０６】
（４）上記コンパレータにおいて、前記相転移抵抗素子は、酸化バナジウムにより構成されていることが好ましい。
【０１０７】
この構成によれば、容易に構造相転移を引き起こす酸化バナジウムが用いられているため、コンパレータの小規模化を図ることができる。
【０１０８】
（５）上記ノイズジェネレータは、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、前記相転移抵抗素子に直列接続された負荷抵抗と、前記相転移抵抗素子と前記負荷抵抗とに直列接続された電源と、前記相転移抵抗素子と負荷抵抗との間に設けられた出力端子とを備えることが好ましい。
【０１０９】
この構成によれば、負荷抵抗の抵抗値を適当な値に設定することで、相転移抵抗素子を発振させることができる。すなわち、相転移抵抗素子が単斜晶から正方晶に構造相転移を起こして低抵抗の状態になったとき、負荷抵抗が相転移抵抗素子の電圧を閾値以下とするような抵抗値を有していると、相転移抵抗素子は高抵抗の状態になる。一方、相転移抵抗素子が高抵抗の状態になったとき、負荷抵抗が相転移抵抗素子の電圧を閾値以上とするような抵抗値を有していると、相転移抵抗素子は低抵抗の状態となる。よって、負荷抵抗を両条件を満たす抵抗値に設定することで、相転移抵抗素子は、低抵抗の状態と高抵抗の状態とを自律的に繰り返して発振し、相転移抵抗素子からノイズ信号を取り出すことができる。
【０１１０】
以上により、トランジスタを主体とすることなく相転移抵抗素子を主体とするノイズジェネレータを提供することができる。ここで、相転移抵抗素子及び負荷抵抗は、それぞれトランジスタ１個分程度のサイズを有しているため、従来のトランジスタを主体とするノイズジェネレータに比べて回路規模を大幅に縮小するこができる。
【０１１１】
（６）上記ノイズジェネレータにおいて、前記負荷抵抗は、前記相転移抵抗素子が高抵抗の状態になったとき、前記相転移抵抗素子の電圧を、低抵抗の状態に戻すための第１閾値電圧以上にする抵抗値範囲と、前記相転移抵抗素子が低抵抗の状態になったとき、前記相転移抵抗素子の電圧を、高抵抗の状態に戻すための第２閾値電圧以下にする抵抗値範囲との両抵抗値範囲を満たす抵抗値を有することが好ましい。
【０１１２】
この構成によれば、相転移抵抗素子をより確実に発振させることができ、出力端子からより確実にノイズ信号を取り出すことができる。
【０１１３】
（７）上記ノイズジェネレータにおいて、前記相転移抵抗素子と前記負荷抵抗とにより１つのノイズユニットを構成し、複数のノイズユニットを備え、各ノイズユニットは、並列接続されていることが好ましい。
【０１１４】
この構成によれば、例えば、各ノイズユニットの発振周波数やパワーを調整することで、種々のノイズ信号を生成することができる。
【０１１５】
（８）上記ノイズジェネレータにおいて、前記相転移抵抗素子は、酸化バナジウムにより構成されていることが好ましい。
【０１１６】
この構成によれば、容易に相転移を引き起こす酸化バナジウムによりノイズジェネレータが構成されているため、出力端子からより確実にノイズ信号を取り出すことができる。
【０１１７】
（９）上記確率共振素子は、ノイズジェネレータと、前記ノイズジェネレータにより生成されたノイズ信号と入力信号とを重畳し、重畳した信号を所定の閾値と比較するコンパレータとを備え、前記ノイズジェネレータ及び前記コンパレータの少なくともいずれか一方は、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子を備えている。 
【０１１８】
この構成によれば、ノイズジェネレータ及びコンパレータの少なくともいずれか一方は、相転移抵抗素子により構成されているため、回路規模が小型化された確率共振素子を提供することができる。
【０１１９】
（１１）また、上記確率共振素子は、上記（１）〜（５）のいずれかのコンパレータと、上記（６）〜（９）のいずれかに記載のノイズジェネレータとを備えてる。
【０１２０】
この構成によれば、上記（１）〜（５）のいずれかのコンパレータと、上記（６）〜（９）のいずれかのノイズジェネレータとを備えているため、回路規模が小型化された確率共振素子を提供することができる。
【産業上の利用可能性】
【０１２１】
本発明は、コンパレータ、ノイズジェネレータ、及び確率共振素子の回路規模を小さくすることができるため、生体機能を模擬したロボット・エレクトロニクス分野等のシステムへの応用が期待できる。また、本発明は、ノイズ耐性が高く、低消費電力で柔軟な制御が要求されるシステムを小型に構築するうえで有用である。更に、本発明は、システムオンチップ化のための基本要素技術の一つとなる可能性が期待できる。
【図１】
0005421923.tif 000002
【図２】
0005421923.tif 000003
【図３】
0005421923.tif 000004
【図４】
0005421923.tif 000005
【図５】
0005421923.tif 000006
【図６】
0005421923.tif 000007
【図７】
0005421923.tif 000008
【図８】
0005421923.tif 000009
【図９】
0005421923.tif 000010
【図１０】
0005421923.tif 000011
【図１１】
0005421923.tif 000012
【図１２】
0005421923.tif 000013
【図１３】
0005421923.tif 000014
【図１４】
0005421923.tif 000015
【図１５】
0005421923.tif 000016
【図１６】
0005421923.tif 000017
【図１７】
0005421923.tif 000018
【図１８】
0005421923.tif 000019
【図１９】
0005421923.tif 000020
【図２０】
0005421923.tif 000021
【図２１】
0005421923.tif 000022
【図２２】
0005421923.tif 000023
【図２３】
0005421923.tif 000024
【図２４】
0005421923.tif 000025
【図２５】
0005421923.tif 000026
【図２６】
0005421923.tif 000027
【図２７】
0005421923.tif 000028
【図２８】
0005421923.tif 000029
【図２９】
0005421923.tif 000030
【図３０】
0005421923.tif 000031
【図３１】
0005421923.tif 000032