(57)【特許請求の範囲】
【請求項１】
電子制御装置と、
イグニッションスイッチを介してバッテリ電源と前記電子制御装置とを接続するメイン電源系統と、
前記電子制御装置に継電自在なリレーを含み、前記イグニッションスイッチを介さずに前記バッテリ電源と前記電子制御装置とを接続するサブ電源系統と、
を備え、
前記メイン電源系統の電圧がゼロで車両が停止状態にあり、前記リレーがオン状態に維持されている際に、前記メイン電源系統の前記電圧が前記ゼロから所定値以上になったことを検出することに対応して前記電子制御装置に記憶されたデータをクリアすることを特徴とする車両用電子制御システム。
【請求項２】
前記メイン電源系統の前記電圧が前記ゼロで前記車両が前記停止状態にあり、前記リレーが前記オン状態に維持された場合において、前記車両で実行し得る全てのプログラムの割り込み処理を禁止すると共に、前記車両の全てのデバイスの動作を禁止することを特徴とする請求項１に記載の車両用電子制御システム。
【請求項３】
前記メイン電源系統の前記電圧が前記ゼロで前記車両が前記停止状態にあり、前記リレーが前記オン状態に維持された場合において、更に、前記電子制御装置のウオッチドッグタイマを一定時間毎にリフレッシュすることを特徴とする請求項２に記載の車両用電子制御システム。
【請求項４】
前記ウオッチドッグタイマのリフレッシュを禁止すると共に前記電子制御装置をリセットすることにより、前記電子制御装置に記憶された前記データをクリアすることを特徴とする請求項３に記載の車両用電子制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両用電子制御システムに関し、特に、いわゆるセルフシャットダウン機能を有する車両用電子制御システムに関する。
【背景技術】
【０００２】
近年、車両用の電子制御装置（ＥＣＵ：Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）においては、車両における電子制御の高度化とも相まって、イグニッションスイッチがオフ状態にされた後も、メイン電源系統から電子制御装置に必要な電力の供給を行って、電子制御装置における必要な所定の終了時の処理、つまりセルフシャットダウン処理を実行するセルフシャットダウン機能を有する構成が提案されるようになっている。
【０００３】
具体的には、特許文献１において、イグニッションスイッチ２１とキースイッチ２３との両方がオフされた後も、電子制御装置１のマイコン３が所定の電源保持中処理が完了するまでは、マイコン３からメインリレー駆動回路２７への電源保持信号をハイレベルに維持することによりメインリレー２５のオン状態を維持して、マイコン３に対するバッテリ１９からの主電源電圧Ｖｍの供給が継続される電源保持状態を維持する一方で、マイコン３のかかる電源保持中処理が終了した後には、マイコン３からメインリレー駆動回路２７への電源保持信号をローレベルに変更することによりメインリレー２５をオフ状態に切り替えて、マイコン３への主電源電圧Ｖｍの供給が停止される構成が開示されている。ここで、かかる構成において、メインリレー３がオン状態からオフ状態に切り替わらないことが判明した場合には、不要な電力がバッテリ１９から電子制御装置１へ供給され続けることを防止するために、今回の処理においては電源保持中処理を行わず、省電力化を図ろうとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３４７４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、本発明者の検討によれば、かかる特許文献１の構成においては、電子制御装置１のマイコン３が行う電源保持中処理、つまりセルフシャットダウン処理が、エンジンの吸排気バルブを最適位置に移動すべくアクチュエータを駆動する処理を含むのみならず、学習データを処理するような処理を含むものであるため、セルフシャットダウン処理がなされないと、車両を始動して運転することにより得られた一連のデータが、電子制御装置１のメモリに残されたままの状態となってしまうことも考えられる。
【０００６】
更に、本発明者の検討によれば、かかるデータに車両とユーザとの間の認証データ、例えばイモビライザ等のデータが含まれている場合、新たな認証を行うことなく、車両を始動させることが可能となる可能性も考えられるため、かかる観点においても改善の余地があるものである。
【０００７】
本発明は、以上のような検討を経てなされたもので、セルフシャットダウン処理を採用した車両において、バッテリ電源と電子制御装置とを継電自在なリレーがオン状態に維持された場合でも、簡便な構成で確実に電子制御装置をリセットすることができる車両用電子制御システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
以上の目的を達成すべく、本発明においては、電子制御装置と、イグニッションスイッチを介してバッテリ電源と前記電子制御装置とを接続するメイン電源系統と、前記電子制御装置に継電自在なリレーを含み、前記イグニッションスイッチを介さずに前記バッテリ電源と前記電子制御装置とを接続するサブ電源系統と、を備え、前記メイン電源系統の電圧がゼロで車両が停止状態にあり、前記リレーがオン状態に維持されている際に、前記メイン電源系統の前記電圧が前記ゼロから所定値以上になったことを検出することに対応して前記電子制御装置に記憶されたデータをクリアする車両用電子制御システムであることを第１の特徴とする。
【０００９】
また本発明は、かかる第１の特徴に加えて、前記メイン電源系統の前記電圧が前記ゼロで前記車両が前記停止状態にあり、前記リレーが前記オン状態に維持された場合において、前記車両で実行し得る全てのプログラムの割り込み処理を禁止すると共に、前記車両の全てのデバイスの動作を禁止することを第２の特徴とする。
【００１０】
また本発明は、かかる第２の特徴に加えて、前記メイン電源系統の前記電圧が前記ゼロで前記車両が前記停止状態にあり、前記リレーが前記オン状態に維持された場合において、更に、前記電子制御装置のウオッチドッグタイマを一定時間毎にリフレッシュすることを第３の特徴とする。
【００１１】
また本発明は、かかる第３の特徴に加えて、前記ウオッチドッグタイマのリフレッシュを禁止すると共に前記電子制御装置をリセットすることにより、前記電子制御装置に記憶された前記データをクリアすることを第４の特徴とする。
【発明の効果】
【００１２】
以上の本発明に係る車両用電子制御システムによれば、セルフシャットダウン処理を採用した車両において、バッテリ電源と電子制御装置とを継電自在なリレーがオン状態に維持された場合でも、簡便な構成で確実に電子制御装置をリセットすることができる。
【００１３】
特に、本発明に係る車両用電子制御システムによれば、メイン電源系統の電圧がゼロで車両が停止状態にあり、イグニッションスイッチを介さずにバッテリ電源と電子制御装置とを接続するサブ電源系統におけるリレーがオン状態に維持されている際に、車両の内部に設けられた電源の電力がメイン電源系統に供給されること等により、その電圧がゼロから所定値以上に上がったならば、電子制御装置に記憶されたデータを確実にクリアすることができるため、車両とユーザとの間の認証データ等も確実にクリアすることができる。よって、かかる場合に車両を新たに始動しようとしても、新たな認証等を経ることが必要とされて、不要に車両が始動されることを防止可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態における車両用電子制御システムの構成を示すブロック図である。
【図２】本実施形態における車両用電子制御システムの処理の流れを示すフローチャートである。
【図３】本実施形態における車両用電子制御システムの処理において、サブ電源系統のリレーがオン状態からオフ状態に切り替えられた場合を示すタイムチャートである。
【図４】本実施形態における車両用電子制御システムの処理において、サブ電源系統のリレーがオン状態に維持された場合を示すタイムチャートである。
【発明を実施するための形態】
【００１５】
以下、図面を適宜参照して、本発明の実施形態における車両用電子制御システムにつき
、詳細に説明する。
【００１６】
まず、本実施形態における車両用電子制御システムの構成につき、図１を参照しながら詳細に説明する。
【００１７】
図１は、本実施形態における車両用電子制御システムの構成を示すブロック図である。
【００１８】
図１に示すように、本実施形態における車両用電子制御システムＶは、図示しない車両に搭載され、電子制御装置（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）Ｓ、各種デバイス１１、各種センサ１２及びバッテリ電源４１を備える。つまり、詳細は後述するが、電子制御装置Ｓに対しては、イグニッションスイッチＳＷを介したメイン電源系統２１とイグニッションスイッチＳＷを介さないサブ電源系統３１との二つの電源系統でもって、車載のバッテリ電源４１が接続されると共に、制御対象の各種デバイス１１及び車両の情報を検出する各種センサ１２が接続される。なお、本実施形態では、かかる制御対象の各種デバイス１１としては、イモビライザ等の認証装置１１を典型例として想定し、車両の情報を検出する各種センサ１２としては、車速センサ１２を典型例として想定する。
【００１９】
ここで、電子制御装置Ｓは、電源部Ｐ及び電源部Ｐに接続されるＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１を含む。
【００２０】
まず、電源部Ｐについて詳述すると、電源部Ｐは、電源制御ＩＣ２３、メイン電源系統２１及びサブ電源系統３１を含む。
【００２１】
メイン電源系統２１は、イグニッションスイッチＳＷを介してバッテリ電源４１に接続されている。かかるメイン電源系統２１は、メインアナログ入力回路２２及び電源制御ＩＣ２３への電源ラインを含み、イグニッションスイッチＳＷがオン状態であるときに、電源制御ＩＣ２３と協働して、ＣＰＵ１に動作電力を供給すると共に、メイン電源系統２１の電圧信号をＣＰＵ１に供給する。
【００２２】
サブ電源系統３１は、イグニッションスイッチＳＷを介さずに、常時バッテリ電源４１に接続されている。かかるサブ電源系統３１は、リレー３２、リレー駆動回路３３及びサブアナログ入力回路３４及び電源制御ＩＣ２３への電源ラインを含み、イグニッションスイッチＳＷがオフ状態になっても、電源制御ＩＣ２３と協働して、ＣＰＵ１に動作電力を供給することが可能であると共に、サブ電源系統３１の電圧信号をＣＰＵ１に供給する。
【００２３】
更に、サブ電源系統３１について詳述すると、リレー３２は、バッテリ電源４１からの動作電力の供給を接続状態と切断状態とを切り替えるオン／オフ動作をなし、リレー駆動回路３３は、かかるリレー３２のオン／オフ動作を制御する。
【００２４】
電源制御ＩＣ２３は、バッテリ電源４１からメイン電源系統２１またはサブ電源系統を介して供給された直流電圧をＣＰＵ１に適した入力電圧に設定すると共に、電源制御ＩＣにはＷＤＴ（ウオッチドッグタイマ：Ｗａｔｃｈ  Ｄｏｇ  Ｔｉｍｅｒ）２４が内蔵されており、ＣＰＵ１からＷＤＴ２４へ送出される信号ＷＤＴに基づきＣＰＵ１の動作状態を監視自在であって、かつＣＰＵ１に独自のリセット信号ＲＳＴを送出自在である。
【００２５】
次に、ＣＰＵ１について詳述すると、ＣＰＵ１は、その内部に図示しない各種処理を行う演算部と記憶部とを備えると共に、電源部Ｐ、認証装置（各種デバイス）１１及び車速センサ（各種センサ）１２に接続される複数の端子を有する。
【００２６】
かかる演算部は、車両の制御に必要な演算処理を行うと共に一定周期でのパルス信号、所謂ウォッチドッグ信号ＷＤＴを電源制御ＩＣ２３に内蔵されるＷＤＴ２４へ送出している。また、記憶部は、ＲＡＭ（ｒａｎｄｏｍ−ａｃｃｅｓｓ ｍｅｍｏｒｙ）等の半導体メモリにより構成され、演算部が関与する各種処理に関係するデータ、例えば、認証装置１１が認証処理に用いる認証データを記憶する。
【００２７】
ここで、電源制御ＩＣ内のＷＤＴ２４とＣＰＵ１との関係を説明すると、ＣＰＵ１で用いるプログラムの動作が途中で停止する等して、ウォッチドッグ信号ＷＤＴの電源制御ＩＣ２３への送出が停止又は遅延が生じた場合、ＷＤＴ２４は、ウォッチドッグ信号ＷＤＴの停止又は遅延が生じてから所定時間経過した場合、電源制御ＩＣ２３からＣＰＵ１にリセット信号を出力することにより、ＣＰＵ１のリセット処理を実行させるものである。ＣＰＵ１で用いるプログラムの動作が停止する等の状況にない通常時には、ＷＤＴ２４の計時がタイムアップすることがないように、一定時間毎にウォッチドッグ信号ＷＴＤを送出することで、ＷＤＴ２４はリフレッシュされ、ＷＤＴ２４の計時値がクリアされる。
【００２８】
また、ＣＰＵ１の演算処理では、本実施形態における例では、速度（車速）を検出する車速センサ１２の検出値と、メインアナログ入力回路２２及びサブアナログ入力回路３４を介した電圧信号と、を検出している。これにより、ＣＰＵ１は、車両の停止状態と、メイン電源系統２１及びサブ電源系統３１のオン・オフ状態と、を検出することが可能である。
【００２９】
次に、以上の構成の車両用電子制御システムＶにおける処理につき、更に図２から図４をも参照して、詳細に説明する。かかる車両用電子制御システムＶにおける処理は、主として、電子制御装置ＳにおけるＣＰＵ１が、実行する処理である。
【００３０】
図２は、本実施形態における車両用電子制御システムの処理の流れを示すフローチャートである。図３は、本実施形態における車両用電子制御システムの処理において、サブ電源系統のリレーがオン状態からオフ状態に切り替えられた場合を示すタイムチャートであり、図４は、本実施形態における車両用電子制御システムの処理において、サブ電源系統のリレーがオン状態に維持された場合を示すタイムチャートである。
【００３１】
まず、車両用電子制御システムＶにおいて、図２に示す処理が開始する前提として、図３（ａ）に示すように、時刻Ｔ１で、イグニッションスイッチＳＷがオフ状態からオン状態へと切り替えられ、電源部Ｐのメイン電源系統２１の電圧が立ち上がることが必要である。このようにメイン電源系統２１の電圧が立ち上がると、図３（ｂ）に示すように、時刻Ｔ２で、電圧制御ＩＣ２３からのリセット信号ＲＳＴがハイレベルに切り替わり、ＣＰＵ１は、必要な起動処理を開始してその後の一連の処理を開始すると共に、図３（ｄ）に示すように、時刻Ｔ３で、サブ電源系統３１のリレー駆動回路３３に制御信号を出力することによって、リレー駆動回路３３を介してリレー３２をオフ状態からオン状態に切り替える指示をする。これにより、図３（ｃ）に示すように、電源部Ｐのサブ電源系統３１の電圧も立ち上がる。そして、図３（ｅ）に示すように、電源制御ＩＣ２３のＷＤＴ２４が計時動作を開始することに相まって、その不要なタイムアップを防止するために、ＣＰＵ１は、一定時間毎にウォッチドッグ信号ＷＤＴを送出することでＷＤＴ２４をリフレッシュし続ける。なお、図４（ａ）から図４（ｅ）においても、かかる場合は、同様な状態を示す。
【００３２】
つまり、かかる状態において、車両用電子制御システムＶにおける図２に示す処理が開始する。そして車両用電子制御システムＶの処理は、次のステップＳ１に進む。
【００３３】
ステップＳ１では、電子制御装置ＳのＣＰＵ１が、メイン電源系統２１の電圧信号に基
づいて、つまり、図３（ａ）に示すように、時刻Ｔ４で、メイン電源系統２１のＣＰＵ１に対する給電が切断されて、メイン電源部２１の電圧がゼロとなることで、イグニッションスイッチＳＷがオン状態からオフ状態に切り替えられたか否かを判別する。そして、ＣＰＵ１は、イグニッションスイッチＳＷがオン状態からオフ状態に切り替えられるまでは、ステップＳ１の処理を繰り返し、イグニッションスイッチＳＷがオン状態からオフ状態に切り替えられたと判別したタイミングで、処理を次のステップＳ２に進める。ここで、図３（ｃ）に示すように、常時バッテリ４１に接続されたサブ電源部３１のリレー３２は、オン状態のままであるので、電子制御装置１に対しては、サブ電源部３１を介して必要な電力が供給されている。なお、図４（ａ）及び図４（ｃ）においても、かかる場合は、同様な状態を示す。
【００３４】
ステップＳ２では、ＣＰＵ１が、車両が停止しているか否かを判別する。具体的には、ＣＰＵ１が、車速センサ１２の検出値に基づいて、車速がゼロであるか否かを判別する。そしてＣＰＵ１は、車速がゼロであると判別しない場合には、ステップＳ３の処理を繰り返し、車速がゼロであると判別したタイミングで、処理を次のステップＳ３に進める。このような動作によれば、車両が走行している際に、不要な処理や動作が実行されることを確実に防止できる。
【００３５】
ステップＳ３では、ＣＰＵ１が、電子制御装置Ｓの全システムの停止処理を行った上で、シャットダウン処理を実行する。ここで、電子制御装置Ｓのシャットダウン処理には、イグニッションスイッチＳＷがオン状態であるときには実行できない各種処理、例えば、ＣＰＵ１を次回起動するために必要な終了処理や、ＣＰＵ１内の記憶部等に記憶されたデータを必要に応じて別のメモリにバックアップしながらクリアする等のリセット処理も含む。そして、ＣＰＵ１は、処理を次のステップＳ４に進める。
【００３６】
ステップＳ４では、電子制御装置Ｓのかかるシャットダウン処理を行った後に、ＣＰＵ１が、サブ電源系統３１のリレー駆動回路３３に制御信号を出力することによって、リレー駆動回路３３を介してリレー３２をオン状態からオフ状態に切り替える指示をする。つまり、通常の動作状態であれば、図３（ｄ）に示すように、時刻Ｔ５で、ＣＰＵ１からのリレー駆動回路３３に対する制御信号はハイレベルからローレベルに変化されることに対応して、実際にリレー３２をオン状態からオフ状態に切り替えるから、サブ電源系統３１の電圧はゼロとなって、電子制御装置Ｓに対する動作電力の供給が停止されて、 ＣＰＵ１は、今回の一連の処理を終了する。この際、図３（ｄ）に示すように、ＣＰＵ１からのリレー駆動回路３３に対する制御信号はローレベルに落ちると共に、図３（ｃ）に示すように、サブ電源系統３１の電圧はゼロとなって、ＣＰＵ４は停止する。併せて、かかる場合には、図３（ｂ）に示すように、リセット信号ＲＳＴもローレベルに落ち、図３（ｅ）に示すように、ウォッチドッグ信号ＷＤＴもローレベルに落ちる。
【００３７】
しかしながら、何らかの原因により、ＣＰＵ１が、サブ電源系統３１のリレー駆動回路３３に制御信号を出力して、リレー駆動回路３３によりリレー３２をオン状態からオフ状態に切り替えようとしても、切り替えることができない場合も考えられる。つまり、車両用電子制御システムＶの信頼性の万全を図るためには、リレー３２が、オン状態からオフ状態に切り替えられずにオン状態に維持されてしまった場合に対処し得る構成を採用しておく方がより好ましい。かかる状態では、図４（ｄ）に示すように、時刻Ｔ５で、ＣＰＵ１からのリレー駆動回路３３に対する制御信号はハイからローに変化しているが、その後リレー３２はオン状態からオフ状態に切り替えられないでオン状態を維持し、ＣＰＵ１からのリレー駆動回路３３に対する制御信号はハイレベルのまま維持されると共に、図４（ｃ）に示すように、サブ電源系統３１の電圧もゼロに落ちず、ＣＰＵ１も動作状態に維持されている。
【００３８】
そこで、本実施形態では、ＣＰＵ１が、リレー駆動回路３３を介してリレー３２をオン状態からオフ状態に切り替えるために、サブ電源系統３１のリレー駆動回路３３に制御信号を出力した後で、リレー３２をオン状態が維持され続けるのか否かで場合を分けて、ステップＳ４以降の処理を異ならせる構成を採用する。
【００３９】
具体的には、ステップＳ４に引き続くステップＳ５で、リレー３２が、オン状態からオフ状態に切り替えられてオン状態が維持されていない場合には、通常の動作状態であるので、ＣＰＵ１は、以降の処理をステップすることになって、今回の一連の処理は終了する。
【００４０】
一方で、ステップＳ４に引き続くステップＳ５で、リレー３２が、オン状態からオフ状態に切り替えられずオン状態が維持されている場合には、ＣＰＵ１が、処理を次のステップＳ６に進める。ここで、リレー３２がオン状態を維持されているか否かの判定手法について述べると、ＣＰＵ１が、サブアナログ入力回路３４から入力される電圧信号により、サブ電源系統３１に電源が供給されているか否かを判断することで、リレー３２の状態を判定することが可能である。また、ＣＰＵ１自身でリレー３２をオフする指示を出していることから、ＣＰＵ１自身でリレー３２をオフする指示をしたにも係わらず、ＣＰＵ１自身が未だ起動中であれば、ＣＰＵ１が、リレー３２がオン状態を維持していると判定することも可能である。
【００４１】
ステップＳ６では、ＣＰＵ１が、車両Ｖにおいて不要の処理や動作が生じないように、車両Ｖで実行し得る全てのプログラムの割り込み処理を禁止すると共に、車両Ｖの認証装置１１を含む全てのデバイスの動作を禁止する。これにより、ＣＰＵ１は、ステップＳ６の処理を完了し、処理を次のステップＳ７に進める。
【００４２】
ステップＳ７では、ステップＳ６で全ての割り込み処理や全てのデバイス処理を停止することで、ＣＰＵ１から送出されるウォッチドッグ信号ＷＤＴが停止してしまうと、電源制御ＩＣ２３内のＷＤＴ２４がタイムアップして、電源制御ＩＣ２３がＣＰＵ１を不要にリセットされてしまうので、かかる事態を防ぐために、一定時間毎にＷＤＴ２４の計時値をクリアするリフレッシュ動作、即ちウォッチドッグ信号ＷＤＴの電源制御ＩＣへの送出を継続して実行する。そして、ＣＰＵ１は、処理を次のステップＳ８に進める。
【００４３】
ステップＳ８では、電源制御ＩＣ２３が、メイン電源系統２１からＣＰＵ１に供給されるメイン電源系統２１の電圧をメインアナログ入力２３からの電圧信号により検出し、検出された電圧値がゼロよりも大きい設定値以上であるか否かを判別する。ＣＰＵ１は、検出された電圧値が設定値未満である場合には、ステップＳ７のＷＤＴリフレッシュ処理を繰り返させる。一方で、検出された電圧値が設定値以上であると判別された場合には、ＣＰＵ１は、処理を次のステップＳ９に進める。ここで、本来は、イグニッションスイッチＳＷがオフ状態となり、メイン電源系統２１のＣＰＵ１に対する給電が切断されているのだから、メイン電源系統２１の電圧がゼロとなっていなければならないのであるが、このようにメイン電源系統２１の電圧がゼロよりも大きい設定値を超えるということは、例えば、車両のバッテリ電源４１から車両の内部に設けられた電源の電力がメイン電源系統２１に供給されることを意味する。具体的には、図４（ａ）で示すように、時刻Ｔ６で、メイン電源系統２１の電圧が立ち上がっている。
【００４４】
ステップＳ９では、ＣＰＵ１からのウォッチドック信号の送出を遅延することで、電源制御ＩＣ２３のＷＤＴ２４のリフレッシュを禁止する。これにより、ＣＰＵ１は、ステップＳ９の処理を完了し、処理を次のステップＳ１０に進める。このように、ＣＰＵ１が、電源制御ＩＣ２３のＷＤＴ２４のリフレッシュを禁止するのは、次のステップＳ１０における電子制御システムＶのシステムリスタート処理が実行できるように、ＣＰＵ１につき
確実にリセット処理が実行できるようにしたものである。具体的には、図４（ｅ）で示すように、時刻Ｔ６以降で、ＷＤＴ２４へのリフレッシュ信号であるウオッチドッグ信号ＷＤＴが、ローレベルに切り替わらずにハイレベルに維持されている。
【００４５】
ステップＳ１０では、電源制御ＩＣ２３が、ＣＰＵ１に対してリセット信号ＲＳＴを送出し、リセット信号ＲＳＴを受けたＣＰＵ１は、リセット処理を実行する。かかるリセット処理は、ＣＰＵ１４内に記憶されたデータをクリアする等の処理を含む。このように、ＣＰＵ１のリセット処理を実行するのは、例えば、車両の今回の始動時に作成された認証データ等のデータが記憶部等にアクセス自在な状態で残ったままとなっていたときに、メイン電源系統２１の電圧が立ち上がって電子制御装置Ｓの動作が開始されてしまった場合に、その認証データに基づいて、認証装置１１が、認証が成立したものと判断してしまうことを防止すべく、かかる不要な認証データをクリアするためである。具体的には、図４（ｂ）で示すように、時刻Ｔ７で、リセット信号ＲＳＴが、ハイレベルからローレベルに切り替わっている。
【００４６】
そして、このようにＣＰＵ１が、リセット処理を実行したならば、図４（ｂ）で示すように、時刻Ｔ８で、リセット信号ＲＳＴをローレベルからハイレベルに切り替え、併せて、図４（ｄ）で示すように、ＣＰＵ１からのリレー駆動回路３３に対する制御信号をハイレベルからローレベルに切り替えると共に、図４（ｅ）で示すように、ＷＤＴ２４のリフレッシュを再開して、今回の一連の処理は終了すると共に、電子制御システムＶがリスタートされ得る。従って、かかる状態では、車両を再始動するには、認証装置１１との間で新たな認証を成立させる必要がある。
【００４７】
以上のように、本実施形態の構成によれば、イグニッションスイッチがオフ状態で車両が停止状態にあるときに、イグニッションスイッチを介さずにバッテリ電源と電子制御装置とを接続するサブ電源系統におけるリレーがオン状態に維持されている場合において、車両に設けられた電源の電力がメイン電源系統に供給されること等により、その電圧が所定値以上に上がったならば、電子制御装置に記憶されたデータを確実にクリアすることができるため、車両とユーザとの間の認証データ等も確実にクリアすることができる。よって、かかる場合に車両を新たに始動しようとしても、新たな認証等を経ることが必要とされて、不要に車両が始動されることを防止可能である。
【００４８】
なお、本発明は、構成要素の種類、配置、個数等は前述の実施形態に限定されるものではなく、その構成要素を同等の作用効果を奏するものに適宜置換する等、発明の要旨を逸脱しない範囲で適宜変更可能であることはもちろんである。
【産業上の利用可能性】
【００４９】
以上のように、本発明においては、セルフシャットダウン処理を採用した車両において、バッテリ電源と電子制御装置とを継電自在なリレーがオン状態に維持された場合でも、簡便な構成で確実に電子制御装置をリセットすることができる車両用電子制御システムを提供することができるものであり、その汎用普遍的な性格から車両等の電子制御システムに広範に適用され得るものと期待される。
【符号の説明】
【００５０】
Ｖ……電子制御システム
Ｓ……電子制御装置（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）
ＳＷ…イグニッションスイッチ
Ｐ……電源部
１……ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）
１１…各種デバイス（認証装置）
１２…各種センサ（車速センサ）
２１…メイン電源系統
２２…メインアナログ入力回路
２３…電源制御ＩＣ
２４…ＷＤＴ（Ｗａｔｃｈ  Ｄｏｇ  Ｔｉｍｅｒ）
３１…サブ電源系統
３２…リレー
３３…リレー駆動回路
３４…サブアナログ入力回路
４１…バッテリ電源
【図１】
0005555472.tif 000002
【図２】
0005555472.tif 000003
【図３】
0005555472.tif 000004
【図４】
0005555472.tif 000005