(57)【特許請求の範囲】
【請求項１】
第１の導電型を有するシリコンカーバイドのドリフト領域と、
前記ドリフト領域の上に設けられたショットキーコンタクトと、
前記ショットキーコンタクトに隣接する前記ドリフト領域の表面に設けられた複数の接合型バリアショットキー（ＪＢＳ）領域であって、このＪＢＳ領域は、前記第１の導電型と反対の第２の導電型を有すると共に、第１の幅および前記ＪＢＳ領域のうちの隣接する領域の間に第１の隙間を有するＪＢＳ領域と、
前記ショットキーコンタクトに隣接する前記ドリフト領域の表面に設けられたサージ保護領域であって、このサージ保護領域は、前記第１の幅よりも広い第２の幅を有し、前記第２の導電型を有する複数のサージ保護サブ領域を含み、これらサージ保護サブ領域の各々は、前記第１の幅よりも狭い第３の幅を有し、前記ＪＢＳ領域のうちの隣接する領域の間の前記第１の隙間よりも狭い、第２隙間を前記サージ保護サブ領域のうちの隣接するサブ領域の間に有するサージ保護領域と、
を備えたショットキーダイオード。
【請求項２】
前記ショットキーダイオードに電流サージ取り扱い能力を与えるように、前記サージ保護領域が、前記ショットキーダイオードの定格電流よりも大きい順方向電流で順方向バイアスになるｐ−ｎ接合を前記ドリフト領域と形成する、請求項１に記載のショットキーダイオード。
【請求項３】
前記第１の隙間は、約４μｍ〜約６μｍであり、前記第２の隙間は、約１μｍ〜約３μｍである、請求項１に記載のショットキーダイオード。
【請求項４】
前記第１の幅は、約１μｍ〜約３μｍであり、前記第３の幅は、約１μｍ〜約３μｍである、請求項１に記載のショットキーダイオード。
【請求項５】
前記サージ保護サブ領域は、前記ドリフト層の表面から前記ドリフト層内に約０.３μｍ〜約０.５μｍの深さまで延びる、請求項１に記載のショットキーダイオード。
【請求項６】
前記ドリフト領域のドーピングレベルは、約５×１０１４ｃｍ−３〜約１×１０１６ｃｍ−３である、請求項１に記載のショットキーダイオード。
【請求項７】
前記ショットキーコンタクトと前記サージ保護サブ領域との間の境界部は、オーミックコンタクトである、請求項１に記載のショットキーダイオード。
【請求項８】
前記ドリフト層は、４Ｈ−ＳｉＣを含み、前記ドリフト層は、約５×１０１５ｃｍ−３〜１×１０１６ｃｍ−３のドーピングレベルを有し、前記サージ保護サブ領域は、５×１０１８ｃｍ−３より大きいドーピングレベルを有する、請求項１に記載のショットキーダイオード。
【請求項９】
前記サージ保護領域の下方の前記ドリフト領域の一部は、前記ショットキーコンタクトに印加される順方向電圧に応答し、前記ＪＢＳ領域の下方の前記ドリフト領域の一部よりも高い電位を有する、請求項１に記載のショットキーダイオード。
【請求項１０】
前記ショットキーコンタクトに隣接して前記ドリフト層内に複数のサージ保護領域を更に備える、請求項１に記載のショットキーダイオード。
【請求項１１】
前記第１の導電型はｎ型を含み、かつ、前記第２の導電型はｐ型を含む、請求項１に記載のショットキーダイオード。
【請求項１２】
前記サージ保護サブ領域は、前記ドリフト領域内の複数のトレンチと、前記複数のトレンチのそれぞれのトレンチの下方に延びる前記ドリフト層内の複数のドープされた領域とを含む、請求項１に記載のショットキーダイオード。
【請求項１３】
前記サージ保護サブ領域は、前記サージ保護サブ領域のそれぞれの間で前記ドリフト領域内に垂直の電流路を構成し、前記サージ保護領域の深さは、前記トレンチの深さと前記ドープされた領域の深さとによって定められる、請求項１２に記載のショットキーダイオード。
【請求項１４】
第１の導電型を有するシリコンカーバイドドリフト領域の表面に複数の接合型バリアショットキー（ＪＢＳ）領域を形成するステップであって、この複数のＪＢＳ領域は、前記第１の導電型と反対の第２の導電型を有すると共に、前記ＪＢＳ領域のうちの隣接する領域の間に第１の隙間を有するステップと、
前記ドリフト領域の表面にサージ保護領域を形成するステップであって、このサージ保護領域は、前記第２の導電型を有する複数のサージ保護サブ領域を含み、これらサージ保護サブ領域の各々は、前記ＪＢＳ領域のうちの隣接する領域の間の前記第１の隙間よりも狭い第２隙間を、前記サージ保護サブ領域のうちの隣接するサブ領域の間に有するステップと、
前記ドリフト領域上にショットキーコンタクトを形成するステップと、
を含むショットキーダイオードを形成する方法。
【請求項１５】
前記第１の隙間は、約４μｍ〜約６μｍであり、前記第２の隙間は、約１μｍ〜約３μｍである、請求項１４に記載のショットキーダイオードを形成する方法。
【請求項１６】
前記複数のＪＢＳ領域を形成し、前記サージ保護領域を形成する前記ステップは、
前記第２の導電型のドーパントイオンを前記ドリフト層内に選択的に注入するステップと、
１７００℃よりも高い温度で前記注入されたイオンを熱処理するステップと、を含む、
請求項１４に記載の方法。
【請求項１７】
前記注入されたイオンを含む前記ドリフト層の上に、グラファイトコーティングを形成するステップをさらに含み、前記注入されたイオンを熱処理する前記ステップは、前記グラファイトコーティングを熱処理するステップを含む、請求項１６に記載の方法。
【請求項１８】
前記イオンを注入する前に前記ドリフト層内に複数のトレンチをエッチングするステップをさらに含み、前記イオンを注入するステップは、前記複数のトレンチ内に前記イオンを注入するステップを含む、請求項１６に記載の方法。
【請求項１９】
前記ドリフト領域に前記ショットキーコンタクトを形成するステップは、単一金属を使用し、前記ドリフト領域に対する前記ショットキーコンタクトと前記サージ保護サブ領域に対するオーミックコンタクトとを形成するステップを含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は、半導体デバイスおよび半導体デバイスの製造に関し、より詳細には、接合型バリアショットキー（ＪＢＳ）ダイオードおよびかかるダイオードの製造に関する。
【背景技術】
【０００２】
（背景）
例えば約６００Ｖ〜約２.５ｋＶの間の電圧ブロッキング定格を有することができる高電圧シリコンカーバイド（ＳｉＣ）ショットキーダイオードは、同様な電圧定格を有するシリコンＰＩＮダイオードと肩を並べることが予想されている。かかるダイオードは、そのアクティブエリアの設計によっては、約１００アンペア以上もの大きさの順方向電流を扱うことができる。高電圧ショットキーダイオードは、特に電力コンディショニング、配電および制御の分野において重要な用途を多数有する。
【０００３】
かかる用途におけるＳｉＣショットキーダイオードの重要な特性は、そのスイッチング速度にある。シリコンをベースとするＰＩＮデバイスは、一般に比較的低いスイッチング速度を呈する。シリコンＰＩＮダイオードは、その電圧定格によっては約２０ｋＨｚの最大スイッチング速度を有することができる。これと対照的に、シリコンカーバイドをベースとするショットキーデバイスは、理論的には例えばシリコンデバイスよりも約１００倍を越えるくらい高いスイッチング速度を有することができる。更にシリコンカーバイドデバイスは、シリコンデバイスより大きい電流密度を扱うことができる。
【０００４】
従来のＳｉＣショットキーダイオード構造は、ｎ型のＳｉＣ基板を有し、この基板の上にドリフト領域として機能するｎ−のエピタキシャル層が形成されている。このデバイスは一般にｎ−の層に直接形成されたショットキーコンタクトを含む。ショットキー接合アクティブ領域を囲むように、接合ターミネーション領域、例えばガードリングおよび／またはｐ型のＪＴＥ（接合ターミネーション延長）領域が形成されている。この接合ターミネーション領域の目的は、ショットキー接合部のエッジでクラウド状態となる電界を低減または防止し、かつ空乏領域がデバイスの表面と相互作用することを低減または防止することにある。表面効果によって空乏領域が不均一に広がることがあり、このことはデバイスのブレークダウン電圧に悪影響を与え得る。その他のターミネーション技術として、電界プレートおよびフローティング電界リングがあるが、これらは表面効果によってより強く影響を受ける。空乏領域がデバイスのエッジから延びることを防止するために、ｎ型のドーパントを注入することによってチャンネルストップ領域を形成することもできる。
【０００５】
使用されるターミネーションの種類にかかわらず、接合部に十分大きい逆電圧が印加された場合、一般にショットキーダイオードは故障する。かかる故障は、一般に壊滅的であり、デバイスを損傷または破壊し得る。更に、接合部が故障する前でも、ショットキーダイオードは大きな逆リーク電流を生じ得る。かかるリーク電流を低減するために、接合型バリアショットキー（ＪＢＳ）ダイオードが開発された。このようなＪＢＳダイオードは、マージ型ＰＩＮ−ショットキー（ＭＰＳ）ダイオードと時々称される。図１には従来のＪＢＳダイオード１０が図示されている。この図に示されるように、従来のＪＢＳダイオードは、ｎ型の基板１２を含み、この基板上にｎ−のドリフト層１４が形成される。ｎ−のドリフト層１４の表面内には、一般にイオン注入により複数のｐ＋の領域１６が形成される。ｎ−のドリフト層１４の表面には、ｎ−のドリフト層１４およびｐ＋の領域１６と接触した状態で、金属アノードコンタクト１８が形成される。このアノードコンタクト１８は、ドリフト層１４の露出した部分とショットキー接合部を形成し、ｐ＋の領域１６と共にオーミックコンタクトを形成できる。基板１２上には、カソードコンタクト２０が形成される。例えば米国特許第6,104,043号および第6,524,900号には、シリコンカーバイドをベースとするＪＢＳダイオードが記載されている。
【０００６】
順方向動作では、アノードコンタクト１８とドリフト層１４との間の接合部Ｊ１は、ｐ＋領域１６とドリフト層１４との間の接合部Ｊ２よりも前にターンオンする。従って、低い順方向電圧ではデバイスは、ショットキーダイオードの動作をする。すなわちデバイス内の電流輸送は、低い順方向電圧でショットキー接合部Ｊ１を越えて注入された多数キャリア（電子）によって支配される。通常の作動電圧では、デバイス内には少数キャリア注入がない（従って少数電荷蓄積もない）ので、ＪＢＳダイオードはショットキーダイオードの高速スイッチング速度特性を有する。
【０００７】
しかしながら、逆バイアス状態では、ｐ＋の領域１６とドリフト層１４との間のＰＮ接合部Ｊ２によって形成される空乏領域は、デバイス１０を通過する逆電流をブロックするように拡大し、ショットキー接合部Ｊ１を保護し、デバイス１０内の逆リーク電流を制限する。従って、逆バイアスでは、ＪＢＳダイオード１０はＰＩＮダイオードのようにふるまう。デバイス１０の電圧ブロッキング能力は典型的には、ドリフト層１４の厚さおよびドーピング、およびエッジターミネーションの設計によって決定される。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
シリコンカーバイドＪＢＳダイオードに共通して生じる問題は、電流サージを扱う能力にある。シリコンカーバイドＪＢＳショットキーダイオードは、一般に電力スイッチング用途、例えば高電圧配電システムにおける力率制御（ＰＦＣ）で使用するように設計されている。かかる用途では、ターンオンの間、および／またはラインサイクルのブロックアウト後に、サージ電流を受けることがある。電流サージが生じると、ダイオード内では多大な電力が散逸し、このことは熱暴走に起因するデバイスの壊滅的な故障を生じさせ得る。
【０００９】
ＪＢＳショットキーダイオードは、ｐ＋領域１６とドリフト層１４との間の接合部Ｊ２が大電流状態でターンオンし、この結果、少数キャリア（ホール）が接合部Ｊ２を越えてドリフト層１４に注入されるように設計できる。このような少数キャリアの注入はドリフト層１４の導電率を変調し、電流に対する抵抗を減少し、よって電流サージの結果デバイスが故障する潜在性を低減する。しかしながら、高電流にて接合部Ｊ２がターンオンするようにｐ＋領域１６を設定すると、このことにより、好ましくないことに、より低い電流でデバイスのオン状態での抵抗が増加し得る。
【課題を解決するための手段】
【００１０】
一部の実施形態に係わる電子デバイスは、第１の導電型を有するシリコンカーバイドのドリフト領域と、前記ドリフト領域の上に設けられたショットキーコンタクトと、前記ショットキーコンタクトに隣接するドリフト領域の表面に設けられた複数の接合型バリアショットキー（ＪＢＳ）領域とを備える。前記ＪＢＳ領域は、第１の導電型と反対の第２の導電型を有すると共に、第１の幅および前記ＪＢＳ領域のうちの隣接する領域の間に第１の隙間を有する。このデバイスは、更に前記ショットキーコンタクトに隣接するドリフト領域の表面に設けられたサージ保護領域を備える。このサージ保護領域は、前記第１の幅よりも広い第２の幅を有し、前記第２の導電型を有する複数のサージ保護サブ領域を含み、これらサージ保護サブ領域の各々は、前記第１の幅よりも狭い第３の幅を有し、前記ＪＢＳ領域のうちの隣接する領域の間の前記第１の隙間よりも狭い、第２の隙間を前記サージ保護サブ領域のうちの隣接するサブ領域の間に有する。
【００１１】
前記第１の隙間は約４μｍ〜約６μｍとし、前記第２の隙間は約１μｍ〜約３μｍとすることができる。前記第１の幅は約１μｍ〜約３μｍとし、前記第３の幅は約１μｍ〜約３μｍとすることができる。
【００１２】
前記サージ保護サブ領域は、前記ドリフト層の表面から前記ドリフト層内に約０.３μｍ〜約０.５μｍの深さまで延びることができる。前記ドリフト領域のドーピングレベルを、約５×１０１４ｃｍ−３〜約１×１０１６ｃｍ−３とすることができる。
【００１３】
前記第１の隙間と、前記第２の隙間と、第３の幅とは、前記ドリフト層の表面から前記サージ保護サブ領域のうちの１つと前記ドリフト領域との間の接合部の中心までの電圧低下が前記ショットキーダイオードの定格電流よりも大きい順方向電流で順方向バイアスを前記接合部にかけられるように十分大きく、よって前記ショットキーダイオードに電流サージ取り扱い能力を与えるように構成できる。
【００１４】
前記ショットキーコンタクトと前記サージ保護サブ領域との間の境界部を、オーミックコンタクトとすることができる。
【００１５】
前記ドリフト層は、４Ｈ−ＳｉＣを含むことができる。前記ドリフト層は、約５×１０１５ｃｍ−３〜１×１０１６ｃｍ−３のドーピングレベルを有し、前記電流サージ制御サブ領域は、５×１０１８ｃｍ−３より大きいドーピングレベルを有することができる。
【００１６】
前記サージ保護領域の下方の前記ドリフト領域の一部は、前記ショットキーコンタクトに印加される順方向電圧に応答し、前記ＪＢＳ領域の下方の前記ドリフト領域の一部よりも高い電位を有することができる。
【００１７】
本デバイスは、前記ショットキーコンタクトに隣接して前記ドリフト層内に複数の電流サージ制御領域を更に含むことができる。
【００１８】
前記第１の導電型はｎ型を含むことができ、前記第２の導電型はｐ型を含むことができる。
【００１９】
前記サージ制御サブ領域は、前記ドリフト領域内の複数のトレンチと、前記複数のトレンチのそれぞれのトレンチの下方に延びるドリフト層内の複数のドープされた領域とを含むことができる。
【００２０】
前記サージ保護サブ領域は、前記サージ保護サブ領域のそれぞれの間でドリフト領域内に垂直の電流路を構成し、前記サージ保護領域の深さは、前記トレンチの深さと前記ドープされた領域の深さとによって定めることができる。
【００２１】
本発明の一部の実施形態に係わるショットキーダイオードを形成する方法は、第１導電型を有するシリコンカーバイドドリフト領域の表面に複数の接合型バリアショットキー（ＪＢＳ）領域を形成するステップであって、この複数のＪＢＳ領域は、前記第１の導電型と反対の第２の導電型を有すると共に、前記ＪＢＳ領域のうちの隣接する領域の間に第１の隙間を有するステップを含む。更に前記ショットキーコンタクトに隣接する前記ドリフト領域の表面にサージ保護領域を形成するステップであって、このサージ保護領域は、前記第２の導電型を有する複数のサージ保護サブ領域を含み、これらサージ保護サブ領域の各々は、前記ＪＢＳ領域のうちの隣接する領域の間の前記第１の隙間よりも狭い第２の隙間を、前記サージ保護サブ領域のうちの隣接するサブ領域の間に有するステップを含む。ショットキーコンタクトはドリフト領域上に形成される。
【００２２】
前記第１の隙間は約４μｍ〜約６μｍとし、前記第２の隙間は約１μｍ〜約３μｍとすることができる。
【００２３】
前記複数のＪＢＳ領域の形成と前記サージ保護領域の形成は、前記第２の導電型のドーパントイオンを前記ドリフト層内の選択的な注入と、前記注入されたイオンの１７００℃よりも高い温度での熱処理を含むことができる。
【００２４】
本方法は、前記注入されたイオンを含む前記ドリフト層の上にグラファイトコーティングを形成するステップであって、前記注入されたイオンを熱処理する前記ステップは、前記グラファイトコーティングを熱処理するステップを含むことができる。
【００２５】
本方法は、前記イオンを注入する前に前記ドリフト層内に複数のトレンチをエッチングするステップをさらに備え、前記イオンを注入するステップは、前記複数のトレンチ内に前記イオンを注入するステップを含むことができる。
【００２６】
前記ドリフト領域に前記ショットキーコンタクトを形成するステップは、単一金属を使用し、前記ドリフト領域に対する前記ショットキーコンタクトと前記サージ保護サブ領域に対するオーミックコンタクトを形成するステップを含むことができる。
【００２７】
別の実施形態に係わるデバイスは、第１の導電型を有するシリコンカーバイドドリフト領域と、前記ドリフト領域に設けられたショットキーコンタクトと、前記ショットキーコンタクトに隣接する前記ドリフト領域の表面に設けられた複数の接合型バリアショットキー（ＪＢＳ）領域とを備える。これらの複数のＪＢＳ領域は、前記第１の導電型と反対の第２の導電型を有すると共に、前記ＪＢＳ領域のうちの隣接する領域の間に第１の隙間を有する。このデバイスは、更に、前記第２の導電型を有する複数のサージ保護サブ領域を備える。これらサージ保護サブ領域の各々は、前記第１の隙間よりも狭い第２の隙間を前記サージ保護サブ領域のうちの隣接するサブ領域の間に有することができる。
【図面の簡単な説明】
【００２８】
本発明を更に理解するために記載されており、本願の一部をなす添付図面は、本発明の所定の実施形態を示すものである。
【００２９】
【図１】従来のＪＢＳダイオードの断面図である。
【００３０】
【図２】サージ保護領域を含むＪＢＳダイオードの平面図である。
【００３１】
【図３】サージ保護領域を含むＪＢＳダイオードの断面図である。
【００３２】
【図４】一部の実施形態に係わるＪＢＳダイオードの断面図である。
【００３３】
【図５】図４のＪＢＳダイオードの別の特徴を示す詳細図である。
【００３４】
【図６】一部の実施形態に係わるＪＢＳダイオードの製造中に形成される中間構造体の断面図である。
【００３５】
【図７Ａ】別の実施形態に係わるＪＢＳダイオードを製造中に形成される中間構造体の断面図である。
【００３６】
【図７Ｂ】別の実施形態に係わるＪＢＳダイオードの断面図である。
【００３７】
【図８Ａ】一部の実施形態に係わるデバイスにおけるシミュレートされたデバイス構造体とシミュレーションの結果を示す。
【００３８】
【図８Ｂ】比較デバイスにおけるシミュレートされたデバイス構造体とシミュレーションの結果を示す。
【００３９】
【図９】一部の実施形態に係わるデバイスにおけるシミュレートされた電流と電圧との間の特性を示す。
【００４０】
【図１０】一部の実施形態に係わるデバイスにおけるシミュレートされたホール濃度の特性を示す。
【００４１】
【図１１】一部の実施形態に係わるデバイスにおけるシミュレートされた電位特性を示す。
【００４２】
【図１２】一部の実施形態に従って使用できるイオン注入マスクパターンを示す。
【発明を実施するための形態】
【００４３】
（発明の実施形態の詳細な説明）
本発明の実施形態を示す添付図面を参照し、以下、本発明の実施形態についてより詳細に説明する。しかしながら、本発明は別の多くの形態でも実施でき、本明細書に記載の実施形態だけに限定されると見なすべきでない。これら実施形態は、本開示をより完全にし、本開示が当業者に本発明の範囲を完全に伝えるように記載したものである。同様な番号は、図面全体にわたり同様な要素を示す。
【００４４】
種々の要素を記述するのに、ここでは第１、第２などの用語を使用するが、これら要素をこれら用語によって限定すべきでないことが理解できよう。これら用語はある要素を別の要素から区別するのに使用したものにすぎない。例えば本発明の範囲から逸脱することなく、第１要素を第２要素と称すこともできるし、同様に第２要素を第１要素と称すこともできる。ここで使用するように、「および／または」なる用語は、関連する列挙した項目のうちの１つ以上の任意の組み合わせおよびすべての組み合わせを含む。
【００４５】
ここで使用する用語は、特定の実施形態を記述するためのものにすぎず、発明を限定するものではない。ここで使用するように、単数形態である「ある」および「この」なる用語は、文脈が明らかに単数であることを示さない限り、複数の形態も含むものである。ここで使用する「含む」、「備える」および／または「有する」なる用語は、記載する特徴、完全体、ステップ、動作、要素および／またはコンポーネントの存在を特定するものであるが、他の１つ以上の特徴、完全体、ステップ、動作、要素、コンポーネントおよび／またはそれらの集合が存在すること、またはこれらを加えることを否定するものでないことも更に理解できよう。
【００４６】
特に定義しない限り、ここで使用する（科学技術用語を含む）すべての用語は、発明が属する技術分野の当業者に共通して理解されるものと同じ意味を有する。ここで使用される用語は、本明細書の文脈および対応する技術分野における意味と一致する意味を有するものと解釈すべきであり、ここに特に明記しない限り、理想的な意味または極端に形式的な意味で解釈すべきではないことも理解できよう。
【００４７】
層、領域または基板のような要素が別の要素の「上」にあるか、または「その上まで」延長すると述べたときには、この要素はその別の要素の上に直接存在しもしくはその別の要素の上まで直接延びてもよく、または両者の間に介在する要素が存在していてもよいと理解できよう。これと対照的に、ある要素が別の要素の「上に直接」存在するか、または別の要素の「上まで直接」延びると記載されているときには、介在する要素は存在しない。ある要素が別の要素に「接続されている」か、または「結合されている」と称されているときには、この要素はその別の要素に直接接続されもしくは直接結合されていてもよく、または介在する要素が存在し得る。これと対照的に、ある要素が別の要素に「直接接続されている」か、または「直接結合されている」と称されているときには、介在する要素は存在しない。
【００４８】
ここでは、「下方」または「上方」または「上部」または「下部」または「水平」または「横方向」または「垂直」のような相対的な用語を、ある要素、層または領域の、別の要素、層または領域に対する図面中で示される関係を記述するために、使用することができる。これら用語は、図面に記載したデバイスの方向の他に、デバイスの別の方向を含む意味であることが理解できよう。
【００４９】
本発明の理想化された実施形態（および中間構造体）の概略図である断面図を参照し、本発明の実施形態についてここで説明する。図中の層および領域の厚みは、発明を明瞭にするために誇張されている場合がある。更に、例えば製造技術および／または公差の結果として図の形状からずれることを予想すべきである。従って、本発明の実施形態は、ここに示した領域の特定の形状だけに限定されると見なしてはならず、例えば製造の結果生じる形状の差異も含むと理解すべきである。例えば四角形として図示されている注入領域は、一般に丸い形状もしくはカーブした形状をしており、および／または注入領域から非注入領域に不連続に変化するのではなく、エッジにおいて、注入濃度に勾配を有する。同様に、注入によってある埋没した領域形成する結果、この埋没した領域と表面（この表面を介して注入が行われる）との間の領域に、注入が生じる。従って、図に示された領域は、実際には概略図であり、それらの形状は、デバイスの領域の実際の形状を示すものでもなければ、発明の範囲を限定するものでもない。
【００５０】
ｎ型またはｐ型のような導電型を有することを特徴とする半導体層および／または領域の言及により本発明の一部の実施形態は説明され、これらは層および／または領域内の多数キャリアの濃度を示す。従って、ｎ型の材料は、負に帯電した電子の多数キャリア平衡濃度を有し、他方、ｐ型の材料は、正に帯電したホールの多数キャリアの平衡濃度を有する。「＋」または「−」を用いて（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などのように）、ある材料を表示することがあり、別の層または領域と比較して、相対的に高い（「＋」）または低い（「−」）濃度の多数キャリアを示す。しかしながら、かかる表記は、層または領域内での特定の濃度の多数キャリアまたは少数キャリアが存在することを意味するものではない。
【００５１】
図２は、ショットキーダイオード構造体１００の平面図であり、このダイオード構造体では、ｐ＋領域が高電流密度でターンオンし、ドリフト層１４内に少数キャリアを注入するようｐ＋領域のサイズを定め、ドーピングすることによって、電流サージを扱うようになっている。本発明の被譲渡人に譲渡されている「ブレークダウンが制御されたショットキーダイオードを含む半導体デバイスおよびその製造方法」を発明の名称とする米国公開特許出願第2008/0029838号には、同様なダイオードが開示されており、ここではこの米国公開特許出願を参考例として援用する。
【００５２】
図２を参照すると、ダイオード１００は、上部表面を有するドリフト層１１４を含み、この表面に、ドリフト層１１４と反対の導電型の複数のＪＢＳ領域１３０がストライプ形状の領域としてドリフト層１１４内では形成されている。これらＪＢＳ領域１３０は、例えばホウ素および／またはアルミニウムのようなｐ型のドーパントを、約１×１０１７〜約１×１０１８ｃｍ−３の濃度にドリフト層１１４にイオン注入することによって形成でき、ドリフト層１１４の表面より下方の約０.３〜約０.５μｍの深さまで達することができる。
【００５３】
ドリフト層１１４内には１つ以上のサージ保護領域１１６も設けられている。このサージ保護領域１１６は、例えばホウ素および／またはアルミニウムのようなｐ型のドーパントを、約１×１０１８〜約１×１０１９ｃｍ−３の濃度にドリフト層１１４にイオン注入することにより形成でき、このサージ保護領域１１６はドリフト層１１４の表面の下方の約０.３〜約０.５μｍの深さまで達することができる。
【００５４】
ＪＢＳ領域１３０は、ドリフト層１１４の表面の部分１１４Ａを露出させ、（ドリフト層の露出した部分１１４Ａおよび高濃度にドープされた領域１１６を除き）ドリフト層１１４のアクティブ領域１１０を横断するように延びている。ドリフト層１１４を金属ショットキーコンタクト１１８（図３）が覆い、このコンタクト１１８は、ドリフト層１１４の露出した部分１１４Ａだけでなく、ＪＢＳ領域１３０およびサージ保護領域１１６とも接触している。ここで使用するような「アクティブ領域」なる用語は、ショットキー金属コンタクトがドリフト層に接触するデバイスの二次元エリアを示し、ドリフト層１１４の露出した部分１１４Ａと、ＪＢＳ領域１３０と、サージ保護領域１１６とを含む。従って、アクティブ領域は、ショットキー接合エリアを含むが、例えばエッジターミネーション領域は含まない。
【００５５】
図３は、図２のＡ−Ａ’ラインに沿ったダイオード１００の断面図である。図３に示されるように、ダイオード１００は、上部にドリフト層１１４が形成されている基板１１２を含む。サージ保護領域１１６は、ドリフト層１１４内の注入領域として形成できる。同様に、ＪＢＳ領域１３０もドリフト層１１４内の注入領域として形成できる。サージ保護領域１１６およびＪＢＳ領域１３０は、ドリフト層１１４と反対の導電型となっているので、ＪＢＳ領域１３０はドリフト層１１４とｐ−ｎ接合部Ｊ３を形成し、他方、高濃度にドープされた領域１１６は、ドリフト層１１４と共にｐ−ｎ接合部Ｊ５を形成する。
【００５６】
ドリフト層１１４の表面上のアノードコンタクト１１８は、隣接する低濃度にドープされた領域１３０の間、および／またはＪＢＳ領域１３０とサージ保護領域１１６との間でドリフト層１１４の露出した部分１１４Ａと共にショットキー接合部Ｊ４を形成する。アノードコンタクト１１８は、ドリフト層１１４と共にショットキーコンタクトを形成しながら、サージ保護領域１１６とのオーミックコンタクトを形成できるような、金属、例えばアルミ、チタンおよび／またはニッケルを含むことができる。図３に示されるように、アノードコンタクト１１８は、サージ保護領域１１６上にオーミックコンタクトを形成する第１部分１１８Ａと、ドリフト層１１４とショットキーコンタクトを形成する第２部分１１８Ｂとを含むことができる。特に、アノードコンタクト１１８の第１部分１１８Ａを覆うように、第２部分１１８Ｂを形成できる。第１部分１１８Ａは、例えばアルミ、チタンおよび／またはニッケルを含むことができるが、第２部分１１８Ｂは、例えばアルミ、チタンおよび／またはニッケルを含むことができる。
【００５７】
基板１１２のドリフト層１１４と反対の面には、カソードコンタクト１２０が形成されている。このカソードコンタクト１２０は、ｎ型のシリコンカーバイドに対しオーミックコンタクトを形成できる金属、例えばニッケルを含むことができる。
【００５８】
順方向動作では、アノードコンタクト１１８とドリフト層１１４の露出した部分１１４Ａとの間の接合部Ｊ４は、サージ保護領域１１６とドリフト層１１４との間の接合部Ｊ５よりも前にターンオンする。従って、順方向の低電圧では、デバイスはショットキーダイオードのふるまいを示す。すなわち順方向の低電圧ではダイオード１００の動作は、ショットキー接合部Ｊ４を横断する多数キャリアの注入によって支配される。正常な作動条件下では、少数キャリアの注入が存在しないことにより、ダイオード１００は、一般にショットキーダイオードの特徴である極めて高速のスイッチング能力を有することができる。
【００５９】
サージ保護領域１１６は、ショットキー接合部Ｊ４のターンオン電圧よりも高い順方向電圧で導通し始めるように設計できる。従って、ダイオード１００の順方向電圧を増加させる電流サージが生じた場合、ｐ−ｎ接合部Ｊ５は、導通し始める。ｐ−ｎ接合部Ｊ５が一旦導通し始めると、ダイオード１００の動作はｐ−ｎ接合部Ｊ５を越えた少数キャリアの注入および再結合によって支配される。この場合、ダイオードのオン状態の抵抗は減少し、これによって所定のレベルの電流において、ダイオード１００が散逸する電力量を減少できる。従って、ダイオード１００の順方向電圧が増加したときのｐ−ｎ接合部Ｊ５のターンオンは、ダイオード１００内の順方向の電流暴走を低減または防止し得る。
【００６０】
順方向動作では、順方向電流Ｉｆは、ＪＢＳ領域１３０およびサージ保護領域１１６の近傍を垂直下方に流れる。サージ保護領域１１６の表面を水平方向に横断するようにも電流が流れる。ドリフト領域の表面１１４Ａからサージ保護領域１１６の中央までの電圧低下ΔＶがｐ−ｎ接合部Ｊ５のビルトイン電圧を超えると、ｐ−ｎ接合部Ｊ５のターンオンが生じる。従って、ドリフト領域１１４内の所定のドーピングレベルに対し、サージ保護領域１１６は所望するターンオンレベルの順方向電流Ｉｆでｐ−ｎ接合部ｊ５をターンオンさせるための少なくとも最小の横方向幅（すなわち最小の大きさ）を有するように設計できる。
【００６１】
デバイス１００のオン状態の抵抗を、好ましくないことに増加し得る、サージ保護領域１１６の横方向の幅を単に広くする方法以外の方法によって、所望する電圧低下を得ることができるようにする実現例から、本発明の一部の実施形態が得られる。
【００６２】
例えば図４は、サージ電流保護だけでなく逆バイアス保護を行うために所定の深さ、幅、隙間およびドーピング濃度を有する複数のサブ領域２２６を使用して、サージ保護領域２１６を形成する実施形態を示す。
【００６３】
特に図４は、本発明の一部の実施形態に係わるダイオード２００の断面図である。ダイオード２００は、ドリフト層２１４と反対の導電型の複数のＪＢＳ領域２３０が形成されている上部表面を有するドリフト層２１４を含む。
【００６４】
ドリフト層２１４は、ダイオード２００に対する電圧ブロッキングおよびオン状態の抵抗値のための設計条件に応じ、約５×１０１４〜約１×１０１６ｃｍ−３のドーパント濃度を有する、２Ｈ、４Ｈ、６Ｈ、３Ｃおよび／または１５Ｒのポリタイプのｎ型シリコンカーバイドから形成できる。その他のタイプの半導体材料、例えばＧａＮ、ＧａＡｓ、シリコンまたはゲルマニウムも使用できる。特定の実施形態では、ドリフト層２１４は、約５×１０１５ｃｍ−３の濃度で、ｎ型ドーパントによりドープされた４Ｈ−ＳｉＣを含む。例えばドリフト層２１４にホウ素および／またはアルミのようなｐ型のドーパントを約１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の濃度にイオン注入することにより、ＪＢＳ領域２３０を形成でき、これら領域はドリフト層２１４の表面より下方の約０.３〜約０.５μｍの深さまで延びることができる。特定の実施形態では、約５×１０１８ｃｍ−３の濃度にＪＢＳ領域２３０をｐ型のドーパントでドープできる。
【００６５】
サージ保護領域２１６は、ドリフト層２１４内に複数のサブ領域２２６を含む。これらサブ領域２２６は、例えばドリフト層２１４内にホウ素および／またはアルミのようなｐ型のドーパントを約１×１０１８〜約１×１０１９ｃｍ−３の濃度に、イオン注入することによって形成でき、これらサブ領域はドリフト層１１４の表面の下方の約０.３〜約０.５μｍの深さまで延びることができる。特定の実施形態では、サブ領域１１６は、約５×１０１８ｃｍ−３のドーパント濃度でドープでき、これらサブ領域はドリフト層２１４の表面の下方の、約０.５μｍの深さまで延びることができる。サブ領域２２６の各々は、ドリフト領域２１４と共にｐ−ｎ接合部Ｊ６を形成する。一部の実施形態では、ＪＢＳ領域２３０と同時にサブ領域２２６にイオン注入できる。従って、サブ領域２２６は、ＪＢＳ領域２３０と同じ深さおよびドーピングプロフィルを有することができる。しかしながら、別の実施形態では、サブ領域２２６はＪＢＳ領域２３０と異なるプロセスでも形成でき、ＪＢＳ領域２３０と異なる深さおよび／またはドーピングプロフィルを有することもできる。
【００６６】
ＪＢＳ領域２３０およびサブ領域２２６における注入されたドーパントの活性化は、十分高い温度で、基板２１２と、ドリフト層２１４と、注入領域とを含む構造体を熱処理することによって実行できる。一部の実施形態では、注入活性化の前にドリフト領域２１４の表面にグラファイトコーティングを形成してもよい。このグラファイトコーティングは、注入されたイオンを熱処理した後に除いてもよい。また、このグラファイトコーティングは、注入されたイオンを熱処理する前に結晶化してもよい。
【００６７】
注入されたイオンは、１７００℃より高い温度、一部の実施形態では１８００℃より高い温度で熱処理できる。
【００６８】
例えば図６を参照すると、ＪＢＳ領域２３０とサブ領域２２６内との注入されたドーパントを、約１６００℃またはそれ以上の温度で、シリコンオーバープレッシャーで、および／またはグラファイト膜のような封入層により覆われた状態で、構造体を熱処理することにより活性化する。一部の実施形態では、グラファイトコーティングを使用し、約１７００℃よりも高い温度で熱処理することにより、注入物を活性化できる。
【００６９】
（例えば１７００℃またはそれより高い）高温の活性化熱処理は、チャンネル領域４０内の欠陥の熱処理だけでなく、スレッショルド調整イオンの活性化も促進することができる。しかしながらかかる高温熱処理は、シリコンカーバイドドリフト層１６の表面に損傷を与え得る。
【００７０】
高温熱処理の結果生じ得る損傷を低減するために、構造体の表面に金属コンタクトを形成する前にその構造体の表面にグラファイトコーティング２５０を形成してもよい。すなわち注入されたイオンを活性化するために構造体を熱処理する前に、ドリフト層２１４の頂部面／正面にグラファイトコーティング２５０を形成し、熱処理中の構造体の表面を保護してもよい。グラファイトコーティング２５０は従来のレジストコーティング方法によって形成でき、このコーティング２５０は高温熱処理中の下方のＳｉＣ層を保護するのに十分な厚さを有することができる。グラファイトコーティング２５０は、約１μｍの厚さを有することができる。熱処理に先立ち、ドリフト層２１４の上に結晶質コーティングを形成するため、グラファイトコーティング２５０を加熱してもよい。注入されたイオンは、例えば約１７００℃以上の温度で不活性ガス内で実行できる加熱処理により活性化できる。特に加熱処理は、アルゴン中で５分間、約１８５０℃の温度で実行できる。グラファイトコーティング２５０は、高温熱処理中にドリフト層２１４の表面を保護するのに役立つ。
【００７１】
次に、グラファイトコーティング２５０は、例えばアッシングおよび熱酸化により除去できる。
【００７２】
注入されたイオンを活性化することに加え、グラファイトコーティングと共に高温熱処理することは、サブ領域２１６へのオーミックコンタクトの形成を促進できる。すなわち特定の動作理論に限定されることは望まないが、現在では、サージ保護サブ領域２２６内のＡｌイオンのようなｐ型のドーパントは、高温熱処理中にサブ領域２２６の表面に累積すると信じられている。チタンのような金属がアノードコンタクト２１８としてドリフト層２１４上に堆積されると、この金属は好ましいことに、下方のサブ領域２２６とオーミックコンタクトを形成する。アノード金属２１８とサブ領域２２６との間のオーミックコンタクトの形成は、所望するレベルの順方向電流でｐ−ｎ接合部Ｊ６がターンオンするのをより容易にすることにより、サージ保護領域２１６によって提供される過電流保護を強化できる。更に一部の実施形態では、サブ領域２２６に対するオーミックコンタクトと同様にドリフト領域２１４に対するショットキーコンタクトを形成する単一の金属だけをアノードコンタクトに使用することが可能であり、これによって製造にかかる時間および／または出費を低減できる。
【００７３】
図４の実施形態に示されたＪＢＳ領域２３０は、隔置されたストライプ状の領域として設けることができ、これらストライプ状領域は、ドリフト層２１４の表面の部分２１４Ａを露出すると共に、（ドリフト層の露出した部分２１４Ａおよびサブ領域２２６を除き）ドリフト層２１４のアクティブ領域を横断するように延びている。ドリフト層２１４を金属ショットキーコンタクト２１８が覆っており、このショットキーコンタクトは、ＪＢＳ領域２３０とサブ領域２２６とだけでなく、ドリフト層２１４の露出した部分２１４Ａとも接触状態にある。
【００７４】
ダイオード２００は、ダイオード１００のアクティブ領域１１０を囲むエッジターミネーション領域（図示せず）を含むことができる。このエッジターミネーション領域は、接合部ターミネーション延長（ＪＴＥ）領域、電界リング、電界プレート、ガードリングおよび／または上記またはそれ以外のターミネーションの組み合わせを含むことができる。
【００７５】
基板２１２の、ドリフト層２１４と反対の面には、カソードコンタクト２２０が形成されている。このカソードコンタクト２２０は、ｎ型のシリコンカーバイドに対するオーミックコンタクトを形成できる、ニッケルのような金属を含むことができる。
【００７６】
順方向動作では、順方向電流ＩｆがＪＢＳ領域２３０およびサブ領域２２６の近傍を垂直下方に流れる。サージ保護領域２２６の面を水平方向に横断するようにも電流が流れる。ドリフト領域の表面２１４Ａからサブ領域２２６の中央までの電圧低下ΔＶがｐ−ｎ接合部Ｊ６のビルトイン電圧を超えると、サブ領域２２６とドリフト層２１４との間のｐ−ｎ接合部Ｊ６のターンオンが生じる。しかしながら、隣接するサブ領域２２６の間の垂直電流路２２６Ａ内で電圧低下ΔＶの一部が生じ得る。垂直電流路２２６Ａの抵抗は、垂直電流路２２６Ａの長さおよび幅、並びにドリフト領域２１４の表面ドーピングに応じて決まる。従って、一部の実施形態は、所望するレベルの順方向電流でサブ領域２２６とドリフト領域２１４との間で接合部Ｊ６を越えてバイポーラ導通が生じるように、ドリフト領域２１４の表面ドーピングだけでなく、垂直電流路２２６Ａの長さおよび幅も制御している。
【００７７】
ダイオード２００の一部の詳細な断面図である図５には、ダイオード２００の別の一部の特徴が示されている。特に図５に示されるように、サブ領域２２６は、幅Ｗ、隙間Ｓおよび深さＬを有することができる。ＪＢＳ領域２３０は、幅ＷＪＢＳおよび隙間ＳＪＢＳを有することができる。ＪＢＳ領域２３０はサージ保護領域２１６からＪＢＳの隙間ＳＪＢＳだけ離間し得る。隣接するサブ領域２２６の間の垂直電流路２２６Ａの抵抗は、次のように表記できる。
【数１】
0005537545.tif 000002
すなわち垂直電流路の抵抗は、サブ領域２２６の深さＬに比例し、隣接するサブ領域２２６の間の隙間Ｓに反比例する。従って、サブ領域２２６をより深くし、および／または離間隙間をより密にすることにより、所望する電圧低下ΔＶを得ることができる。サブ領域２２６をより深くすると、イオン注入技術の限界に起因する課題が生じ得る。特にイオン注入技術のみを使用すると、０.５μｍよりも深い深さＬを有するようにサブ領域２２６を形成することが、困難となる。この限界は、以下、より詳細に説明する別の実施形態によって解決される。
【００７８】
しかしながら、所望するレベルの順方向電流Ｉｆでｐ−ｎ接合部Ｊ６の導通が開始できる程度まで垂直電流路２２６Ａの抵抗を増加できるように、フォトリソグラフィにより隣接するサブ領域２２６の間の隙間Ｓを縮小できる。
【００７９】
一部の実施形態では、サブ領域２２６の深さＬを０.３〜０.５μｍとすることができる。サブ領域２２６の幅Ｗを約１μｍ〜３μｍとすることができる。隣接するサブ領域２２６の間の隙間Ｓを約１μｍ〜約３μｍとすることができる。ＪＢＳ領域２３０の幅ＷＪＢＳを約１μｍ〜約３μｍとすることができる。隣接するＪＢＳ領域２３０の間、および／またはＪＢＳ領域２３０と電流サージ領域２１６との間の隙間ＳＪＢＳを約４μｍ〜約６μｍ、または隣接するサブ領域２２６の間の隙間Ｓの約２〜４倍とすることができる。サージ保護領域２１６の幅を約１０μｍまたはそれ以上とすることができる。
【００８０】
図７Ａおよび７Ｂは、別の実施例に係わる構造体／方法を示す。これら図に示されるように、ドリフト層２１４内にトレンチ３２０をエッチングすることにより、サージ保護領域３１６のサブ領域３２６を形成できる。これらサブ領域３２６は、プラズマエッチング、誘導結合プラズマ（ＩＣＰ）、電子サイクロトロン共振（ＥＣＲ）などのドライエッチング技術を使い、フッ素をベースとする化学薬品、例えばＳＦ６、ＣＨＦ３を使用して、エッチングできる。
【００８１】
トレンチ３２０は、約０.３μｍ〜約１μｍまでの深さｄまでエッチングできる。トレンチを形成した後に、サブ領域３２６を形成するように注入マスク３１５を介し、トレンチ３２０内にイオン３１０、例えばアルミおよび／またはホウ素のようなｐ型のイオンを注入できる。これらイオンは、例えば１×１０１５ｃｍ−２のドーズ量および３００ｋｅＶまでのエネルギーで注入できる。これらイオンはトレンチ３２０の側壁に注入できるよう、３０°の傾斜角で注入できる。更に２５℃の温度で注入を実行できる。後に理解できるように、隣接するサブ領域３２６の間の垂直チャンネル３２６Ａの深さＬは、トレンチ３２０の深さｄと注入物の接合深さとの合計となる。したがって、より高い抵抗を有するより長い垂直チャンネル３２６Ａを得ることができる。
【００８２】
更により広い表面積、従ってより小さい抵抗を有するように、サブ領域３２６に対するオーミックコンタクトを形成するように、アノードコンタクト２１８はトレンチ３２０内に進入できる。図７Ｂには、この結果得られる、基板２１２上にアノードコンタクト２２０を含むデバイス３００が示されている。
【００８３】
図８（Ａ）および図８（Ｂ）は、図４および図３に示されたダイオードにおけるシミュレーション結果をそれぞれ示す。特に図８（Ａ）および図８（Ｂ）は、順方向電圧降下が５.２Ｖでのサージ電流条件下のデバイス内のホール濃度を図示する。例えば図８（Ａ）は、ドリフト領域２１４を含む構造体２００Ａを示す。ドリフト領域２１４の表面にはＪＢＳ領域２３０および複数のサージ保護サブ領域２２６が形成されている。サージ保護サブ領域２２６の隣接するサブ領域の間には、垂直電流路２２６Ａが構成されている。図８（Ａ）には、構造体２００Ａ内の空乏領域の境界の位置を示すライン４１０も描かれている。図８（Ｂ）は、ドリフト領域１１４を含む構造体１００Ａを示す。ドリフト領域１１４の表面にはＪＢＳ領域１３０および単一のサージ保護領域１１６が形成されている。図８（Ｂ）におけるライン４２０は、構造体１００Ａ内の空乏領域の境界の位置を示す。
【００８４】
図８（Ａ）および図８（Ｂ）に示されるように、図８（Ａ）のデバイス２００Ａ内のサブ領域２２６から、および図８（Ｂ）のデバイス１００Ａ内のサージ保護領域１１６からホールを注入できる。しかしながら、図８（Ｂ）内のデバイス１００Ａ内のサージ保護領域１１６からよりも、図８（Ａ）内のデバイス２００Ａ内の中心サブ領域２２６’からのほうが、より高いホール濃度で注入できる。
【００８５】
図９は、それぞれ図８（Ａ）および図８（Ｂ）に示された構造体２００Ａおよび１００Ａに対するシミュレートされた電流と電圧との関係を示す。特に、図９は双方のデバイスでは、約４.８Ｖの電圧で電流が流れ始めることを示している。しかしながら、４.８Ｖを超える電圧では、Ｉ−Ｖ曲線の、より大きい傾きによって示されるように、サージ電流条件中ではデバイス２００Ａのほうがデバイス１００Ａよりも低い抵抗値を有するように見える。このシミュレーションでは、電圧はカソードからアノードまでを基準にしたことが理解できよう。従って、順方向バイアスおよび順方向電流には負の極性が割り当てられている。
【００８６】
図１０は、図８（Ａ）および図８（Ｂ）にそれぞれ示されるデバイス２００Ａおよび１００Ａ内のシミュレートされたホール濃度と横方向位置の関係を示すグラフである。特に、曲線４４２は、図８（Ｂ）のデバイス構造体１００Ａにおけるシミュレートされたホール濃度と位置との関係を示し、曲線４４４は図８（Ａ）のデバイス構造体２００Ａにおけるシミュレートされたホール濃度と位置との関係を示す。このシミュレーションによれば、図８（Ａ）のデバイス構造２００Ａでは、ホール濃度がより高くなることが予想される。
【００８７】
図１１は、図８（Ａ）および図８（Ｂ）にそれぞれ示されているデバイス２００Ａおよび１００Ａにおけるシミュレートされた電位と横方向位置との関係を示すグラフである。特に、曲線４５２は、図８（Ｂ）のデバイス構造体１００Ａにおけるシミュレートされた電位と位置との関係を示し、曲線４５４は、図８（Ａ）のデバイス構造体２００Ａにおけるシミュレートされた電位と位置との関係を示す。シミュレーションによれば、図８（Ａ）のデバイス構造体２００Ａでは、隣接するサブ領域２２６の間の垂直電流路２２６Ａにわたり、ポテンシャルが局所的に上昇することが予想される。更に、デバイス構造体２００Ａでは、サージ保護サブ領域２２６の下方のドリフト領域の部分は、ショットキーコンタクトに印加される順方向電圧に応答し、ＪＢＳ領域２３０の下方のドリフト領域の部分よりも電位がより高くなる。
【００８８】
図１２は、図４に示されたデバイス２００のためにＪＢＳ領域２３０およびサブ領域２２６を構成するｐ型の注入物のためのマスクレイアウト例を示す。
【００８９】
以上で、当業者が理解できるように特定の動作シーケンスを参照して本発明の実施形態について説明したが、本発明の教示から利点が得られる限り、シーケンス内の所定の動作の順序を並び替えてもよい。従って、本発明はここに記載したとおりの動作シーケンスだけに限定されると見なすべきでない。
【００９０】
図面および明細書には、本発明の代表的な実施形態が開示されている。特定の用語を使用したが、これら用語は一般的かつ記述のためにのみ使用したものであり、発明を限定するために使用したものではなく、本発明の範囲は特許請求の範囲に記載されている。
【図１】
0005537545.tif 000003
【図２】
0005537545.tif 000004
【図３】
0005537545.tif 000005
【図４】
0005537545.tif 000006
【図５】
0005537545.tif 000007
【図６】
0005537545.tif 000008
【図７Ａ】
0005537545.tif 000009
【図７Ｂ】
0005537545.tif 000010
【図９】
0005537545.tif 000011
【図１０】
0005537545.tif 000012
【図１１】
0005537545.tif 000013
【図１２】
0005537545.tif 000014
【図８】
0005537545.tif 000015