(57)【特許請求の範囲】
【請求項１】
全円ＮアレイＤＡＣシステムであって、
ａ）複数のチャンネルであって、
ｉ）サンプル入力、クロック入力および出力を有するＤＡＣであって、前記サンプル入力においてサンプルストリームを受信し、前記クロック入力においてサンプルクロック周波数ｆｓを有するサンプルクロック信号を受信し、前記ストリームのサンプルのタイミングと、前記サンプルクロック信号のタイミングとは同時である、ＤＡＣと、
ｉｉ）信号入力、ＬＯ入力および出力を有するアップコンバータと、
を有する複数のチャンネル、
を含み、
（１）チャンネル数はＮに等しく、（２）各チャンネルおよび前記関連付けられたＤＡＣおよびアップコンバータには番号ｉが付加され、ここで、ｉはゼロ〜Ｎ−１の整数値であり、（３）前記複数のＤＡＣにはそれぞれサンプルストリームが提供され、各サンプルストリームは、ＰＳＴによって位相θ°＝−ｉ３６０／Ｎを用いて変換され、各サンプルストリームのサンプル時間はτｉ＝ｉＴｓ／Ｎ遅延され、ここでＴｓ＝１／ｆｓであり、各サンプルクロック信号はτｉ遅延され、各アップコンバータは前記ＬＯ入力においてＬＯ信号を受信し、前記ＬＯ信号は、周波数ｆｓを有し、τｉ遅延される、
全円ＮアレイＤＡＣシステム。
【請求項２】
各チャンネルの前記出力を加算する加算器をさらに含む、請求項１に記載の全円ＮアレイＤＡＣシステム。
【請求項３】
前記ＬＯ信号は、−ｉＴｓ／Ｎ遅延される、請求項１に記載の全円ＮアレイＤＡＣシステム。
【請求項４】
前記サンプルストリームを変換するために前記ＰＳＴにおいて用いられる角度はｉ３６０／Ｎである、請求項１に記載の全円ＮアレイＤＡＣシステム。
【請求項５】
前記サンプルクロック信号の前記遅延τｉは−ｉＴｓ／Ｎであり、前記サンプルストリームの各サンプルの前記サンプル時間はτｉ遅延される、請求項１に記載の全円ＮアレイＤＡＣシステム。
【請求項６】
半円ＮアレイＤＡＣシステムであって、
ａ）複数のチャンネルであって、
ｉ）サンプル入力、クロック入力および出力を有するＤＡＣであって、前記サンプル入力においてサンプルストリームを受信し、前記クロック入力においてサンプルクロック周波数ｆｓを有するサンプルクロック信号を受信し、前記ストリームの前記サンプルのタイミングと、前記サンプルクロック信号のタイミングとは同時である、ＤＡＣと、
ｉｉ）信号入力、ＬＯ入力および出力を有するアップコンバータと、
を有する複数のチャンネル、
を含み、
（１）チャンネル数はＮに等しく、（２）各チャンネルおよび前記関連付けられたＤＡＣおよびアップコンバータには番号ｉが付加され、ここで、ｉはゼロ〜Ｎ−１の整数値であり、（３）前記複数のＤＡＣにはそれぞれサンプルストリームが提供され、各サンプルストリームは、ＰＳＴによって位相θ°＝−ｉ１８０／Ｎを用いて変換され、各サンプルストリームのサンプル時間はτｉ＝ｉＴｓ／２Ｎ遅延され、ここでＴｓ＝１／ｆｓであり、各サンプルクロック信号はτｉ遅延され、各アップコンバータは前記ＬＯ入力においてＬＯ信号を受信し、前記ＬＯ信号は、周波数ｆｓを有し、τｉ遅延される、
半円ＮアレイＤＡＣシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示のシステムおよび方法は、デジタル情報からアナログ情報への変換に関する。より詳細には、本開示のシステムおよび方法は、通信システムと共に用いられるデジタル／アナログ変換器に関する。
【背景技術】
【０００２】
現在、デジタル通信システムは、オーディオ情報、ビデオ情報および他のデータを通信するためのシステムを含んでいる。これらのシステムは、同軸ケーブル、無線接続などを介して情報を配信する方法を含む。いくつかのこのようなデジタル通信システムにおいては、デジタルビットストリームを限られた周波数帯によって送信するためのデジタル変調方法が用いられる。デジタル情報は典型的にはビットストリームの形態をしており、先ずデジタルベースバンド信号上に変調された後、アナログベースバンド信号へと変換される。その後、アナログベースバンド信号は無線周波数（ＲＦ）信号へと変換される。あるいは、デジタル情報を先ずアナログ情報（すなわち、アナログベースバンド信号）へと変換することも可能である。その後、アナログベースバンド信号をＲＦ搬送波上へと変調する。これは典型的には、周知の直角Ｉ、Ｑ変機器によって達成される。図１は、従来技術による、この機能を行うためのデジタル／アナログ変換器（ＤＡＣ）１００のブロック図を示す。
【０００３】
図１中のＤＡＣシステム１００は、同相デジタル信号Ｉを受信する。システム１００は、直角位相デジタル信号Ｑも受信する。デジタル信号ＩおよびＱは、一連の時点におけるベースバンド信号ＩおよびＱそれぞれの振幅を示すデジタル値（またはサンプル）のストリームの形態をとる。デジタルサンプルストリームＩおよびＱは、ＤＡＣ１０２および１０４によってステップワイズ関数へと変換される。このステップワイズ関数は、先行してデジタルサンプルストリームによって示されたベースバンド信号ＩおよびＱのアナログ表現を近似する。ＤＡＣ１０２および１０４は、サンプルクロック信号１０６を受信する。サンプルクロック信号１０６は、サンプリング周波数ｆｓを有する。サンプルクロック信号１０６は、クロック生成器１０８および発振器１１０によって生成される。理想的には、ＤＡＣ１０２および１０４は、アナログ信号ＩおよびＱを正確に再現する。しかし、ＤＡＣ１０２および１０４における変換プロセスに起因して、歪みが発生する。この歪みは、ｓｉｎ（ｘ）／ｘの形態をとる（「シンク」関数として一般的に知られる）。入力ベースバンド信号は、周波数領域においてシンク関数によって乗算される。よって、ＤＡＣ出力信号１１２および１１４は、シンクエンベロープを有する。
【０００４】
シンク関数による乗算に加えて、ＤＡＣ１０２および１０４の出力は、スペクトルイメージを含む。スペクトルイメージの周波数は、サンプリング周波数ｆｓにベースバンド信号ＩおよびＱの周波数を加算および減算したものに等しい。加えて、サンプリング周波数ｆｓにベースバンド周波数を加算および減算した各高調波において、スペクトルイメージが発生する。ＤＡＣ１０２および１０４の出力１１２および１１４は、アップコンバータあるいはミキサー１２４または１２６における乗算によって（典型的には直角ローカル発振器（ＬＯ）信号１２７および１２８を用いて）アップコンバートされる。この乗算プロセスにより、アナログベースバンド信号のＲＦ搬送波上へのアップコンバートと、ベースバンド信号のＲＦ搬送波周波数上へのアップコンバートとが両方とも達成される第１のローカル発振器（ＬＯ）信号１２７は、発振器１３０によって生成される。第２のＬＯ信号１２８は、マイナス９０度の位相シフタ１３２によって生成される。発振器１３０は典型的には、利用可能な搬送波周波数範囲を広げるためにサンプルクロック信号１０６の生成に用いられる発振器１１０から独立する。アップコンバージョン後、減算器１３８によってミキサー出力信号１４０からミキサー出力信号１４２を減算することにより、ＲＦ出力信号１３６が生成される。
【０００５】
ＬＯ信号１２７および１２８は典型的には、基本周波数に加えて高調波周波数を含む（あるいは、ＬＯ高調波は、乗算プロセスにおいてミキサー内において生成され得る）。ＬＯ信号は通常は主に奇数次の強い高調波成分を含む矩形波である。未処理でありかつフィルタリングされていないＤＡＣ出力信号１１２および１１４が直接その各ミキサーへと適用された場合、ＤＡＣ１０２および１０４によって生成されたスペクトルイメージは、ＬＯ基本周波数およびその高調波によって所望の周波数へと変換され得、その結果、ミキサー１２４および１２６からの所望のアップコンバート出力と干渉し得る。さらに、従来技術のＤＡＣシステム１００の場合、単側波帯（ＳＳＢ）信号を生成することが不可能である。なぜならば、当該側波帯上に発生した不要な変換項に起因して、減算ジャンクション１３８における他方の側波帯の解除が不完全になるからである（すなわち、他方の（不要な）側波帯内に余剰電力が残留する）。当該分野において、ＳＳＢ信号を生成する能力は、複雑なＲＦ信号の構築のために不可欠であることが周知である。
【０００６】
スペクトル汚染の回避と、ＳＳＢ信号（およびよって任意の複雑な信号）の生成能力の達成とのために、ローパスアンチエイリアシングまたは再構成フィルター（ＬＰＲＦ）１１６および１１８を用いて、ＤＡＣ出力信号１１２および１１４から不要なスペクトルイメージを低減または除去する。しかし、ＬＰＲＦは大型かつ複雑であるため、このようなＤＡＣシステムのコスト増加に繋がる。詳細には、ＬＰＲＦにおいては能動フィルターが必要であるため、チップのコスト、出力およびダイサイズの増加に繋がる。また、ＬＰＲＦフィルターの場合、性能面においても問題がある。例えば、Ｉチャンネル信号経路およびＱチャンネル信号経路間のバランスおよび両者間の整合性を注意深くとることが望ましい。ＬＰＲＦをした場合、このようなバランスおよび整合性をとるのがより困難になる。特に、高次ＬＰＲＦフィルターによって信号経路間のバランスおよび整合性をとる場合、より困難性が増す。また、大型ＬＰＲＦの場合、当該ダイの最適な配置のための重要設計ブロックとも競合する。これらの要素全てに起因して、設計面における問題が発生し、ＤＡＣシステムのコストおよび性能が大幅に影響を受け得る。
【０００７】
上記記載から、上記した従来アプローチにおける問題を回避しつつ、バンドパス信号を直接生成するための技術が必要とされていることが分かる。
【発明の概要】
【０００８】
本開示の方法および装置によって提供される機構によれば、効率的な構造により、デジタル信号をアナログ信号へと変換することが可能である。効率的な構造は、本構造が無ければ生成されたであろうイメージを解除するための機構を提供することにより、必要なフィルター数を低減する。システム中の３つのパラメータを調節することにより、上側側波帯、下側側波帯、または上側側波帯および下側側波帯の組み合わせを生成するかについてと、システムからの出力のエンベロープを歪ませる様態とについて選択を行うことが可能になる。
【０００９】
１つ以上の多様な実施形態に従って、本開示の方法および装置について以下の図面を参照しながら説明する。これらの図面はひとえに例示目的のためのものであり、本開示の方法および装置のいくつかの実施形態を例示するにすぎない。これらの図面は、本開示の方法および装置の理解を深めるために記載されたものである。よって、これらの図面は、特許請求の範囲に記載の発明の広さ、範囲または適用可能性を制限するものとしてとられるべきではない。明確さおよび例示の容易さのために、これらの図面は必ずしも縮尺通りではない点に留意されたい。
【図面の簡単な説明】
【００１０】
【図１】従来技術のデジタル／アナログ変換器（ＤＡＣ）のブロック図である。
【図２】本開示の方法および装置の一実施形態によるデュアルバンドパスデジタル／アナログ変換器（ＤＢ−ＤＡＣ）システム２００の一実施形態である。
【図３】第１の実施形態のＤＢ−ＤＡＣシステム２００によって生成された（周波数領域内の）信号を示す。
【図４】高調波デュアルバンドパスＤＡＣ（ＨＤＢ−ＤＡＣ）システム３００を示す。
【図５】ＮアレイＲＦＤＡＣ９００を示す。
【図６】周波数がサンプリング周波数ｆｓのｍ次高調波であるＬＯ信号によって図５のＮアレイＲＦＤＡＣを実行することが可能である様子を示す。
【図７】全円ＮアレイＲＦＤＡＣを示す。
【図８】周波数がサンプリング周波数ｆｓのｍ次高調波であるＬＯ信号によって図７の全円ＮアレイＲＦＤＡＣを実行することが可能である様子を示す。
【図９】図７中に示した実施形態の特殊な例を示す。
【図１０】ミキサー数を低減するように構成された全円４アレイＲＦＤＡＣの実施形態を示す。
【図１１】図１０の最終加算器の出力の周波数スペクトルを示す。
【図１２】ＣｈａｎｎｅｌＺｅｒｏがＣｈａｎｎｅｌＯｎｅから遅延する全円４アレイＲＦＤＡＣ１２００を示す。
【図１３】（ａ）はＬＳＢが生存する一方、ＵＳＢが図１２の実施形態により抑制されている様子を示す。（ｂ）は図１２の実施形態の出力におけるフィルターにおけるフィルター応答および結果を示す。
【図１４】２つの４アレイＲＦＤＡＣの組み合わせを有利に用いた、本開示の方法および装置の実施形態を示す。
【図１５】全円３アレイＲＦＤＡＣを第２の高調波ＬＯ信号と共に示す。
【発明を実施するための形態】
【００１１】
図面は網羅的なものではなく、特許請求の範囲に記載の発明をそのまま開示内容に制限するものでもない。本開示の方法および装置は、改変および変更が可能であり、本発明は特許請求の範囲およびその均等物のみによって制限されるべきであることが理解されるべきである。
【００１２】
図２の２チャンネルＤＢ−ＤＡＣシステムの構造
【００１３】
図２は、本開示の方法および装置の一実施形態による、デュアルバンドパスデジタル／アナログ変換器（ＤＢ−ＤＡＣ）システム２００の一実施形態を示す。ＤＢ−ＤＡＣシステム２００は、第１のチャンネル２０２（以下、ＣｈａｎｎｅｌＺｅｒｏと呼ぶ）と、第２のチャンネル２０４（以下、ＣｈａｎｎｅｌＯｎｅと呼ぶ）とを含む。ＣｈａｎｎｅｌＺｅｒｏ２０２は、第１のＤＡＣ２０６および第１のミキサー２０８を含む。第１のＤＡＣ２０６は、クロック入力、信号入力および出力を含む。ＤＳＰ２０５は、信号入力を第１のＤＡＣ２０６へと提供する。この信号入力は、信号２１０を含む。信号２１０は、ｃサンプルのストリーム（すなわち、信号の特定時点における相対振幅を示すデジタル値）を含む。ＤＡＣ２０６のクロック入力は、クロック生成器２１５によって生成された第１のサンプルクロック信号２１４も受信する。クロック生成器２１５は、発振器２１７へと接続される。発振器２１７は、クロック生成器へ基準周波数を提供する。別の実施形態において、クロック生成器２１５および発振器２１７は、本明細書中に記載の信号を提供する任意のデバイスと置換することが可能である。当業者であれば、いくつかの代替的デバイス／回路が可能であることを認識する。ＤＡＣ２０６の出力は、アップコンバータへと接続される。一実施形態において、アップコンバータはミキサー２０８である。本開示の方法および装置の一実施形態において、ＤＡＣ２０６とミキサー２０８との間ににおいてフィルターは不要である点に留意されたい。ミキサー２０８は、信号入力と、ローカル発振器（ＬＯ）入力と、無線周波数出力とを有する。ＬＯ入力は、ＬＯ信号２１６を受信する。本開示の方法および装置の一実施形態において、ＬＯ信号２１６は、ＤＡＣ２０６に接続された信号（すなわち、サンプルクロック信号２１４）と同じである。入力および出力の名称は、入力に提供可能な信号の本質を制限するものとしてとられるべきではないことが当業者にとって明らかである。よって、ミキサーのＲＦ出力は、ミキサー２０８から出力される周波数の任意の特定の範囲を暗示するものではない。
【００１４】
ミキサー２０８の出力は、加算器２３６に接続される。本開示の方法および装置の一実施形態において、加算器２３６の出力２３８は、再構成バンドパスフィルター２９６に接続される。
【００１５】
ＣｈａｎｎｅｌＯｎｅは、第２のＤＡＣ２２０および第２のミキサー２２２を含む。ＤＳＰ２０５は、第２のＤＡＣ２２０を第２のデジタルサンプルストリーム２２４と共に提供する。ＤＡＣ２２０はまた、クロック生成器２１５によって生成された第２のサンプルクロック信号２２６を受信する。ＤＡＣ２２０の出力は、ミキサー２２２へと接続される。上記したように、本開示の方法および装置の一実施形態において、ＤＡＣ２２０とミキサー２２２との間にフィルターを設ける必要は無い。ミキサー２２２は、ＬＯ信号２３０を受信する。本開示の方法および装置の一実施形態において、ＬＯ信号２３０は、サンプルクロック信号２２６と同じである。ミキサー２２２の出力は、加算器２３６へと接続される。
【００１６】
以下により詳細に説明するように、図２中に開示される構造により、制御可能なパラメータが３つ得られる。３つのパラメータのうち２つを適切に選択することにより、加算器２３６における出力２３８において、選択された側波帯（すなわち、下側側波帯（ＬＳＢ）または上側側波帯（ＵＳＢ））およびスペクトルイメージのうちいくつかが抑制される。加えて、出力２３８のエンベロープを１方向または別の方向において歪ませるように、３つのパラメータのうち第３のパラメータの値を設定することが可能である。以下、この点について明らかにする。
【００１７】
３つのパラメータのうち第１のパラメータは、「位相変換」（ＰＳＴ）によって用いられる相対位相である。「位相変換」（ＰＳＴ）は、ＤＳＰ２０５がデジタルサンプルストリーム２１０および２２４を生成する際に、ＤＳＰ２０５によって用いられる。例えば、一実施形態において、変換Ｘｉ＝ＰＳＴ｛Ｘ、θｉ｝が、ベースバンド信号Ｘのデジタル表現に適用される。式中、Ｘｉは、ｉ次チャンネルに適用されたＰＳＴの結果であり、θｉは、ベースバンド信号を変換しようとする位相の量である。よって、ＰＳＴ｛Ｘ、θ｝≡Ｘ｛θ｝は、デジタルサンプルストリームを表現するための簡潔な方法であり、θの位相変換によりベースバンド信号Ｘを変換した結果得られる。
【００１８】
ＣｈａｎｎｅｌＺｅｒｏについて、ＤＳＰ２０５は、ベースバンド信号Ｘのデジタルサンプルストリームを受信するかまたは生成する。ＣｈａｎｎｅｌＺｅｒｏの場合、θは０°に等しい。ＣｈａｎｎｅｌＯｎｅのデジタルサンプルストリーム２２４にＰＳＴを適用すると、Ｘ１＝ＰＳＴ｛Ｘ、−９０°｝となる。以下、変換ＰＳＴ｛Ｘ、θ｝についてのさらなる詳細を示す。
【００１９】
３つのパラメータのうち第２のパラメータは、サンプルクロック信号２１４およびサンプルクロック信号２２６の相対位相である。このように、サンプリングクロック間においてオフセット位相調整（または以下に説明するようなオフセットタイミング）を行うことにより、従来技術に比して、多様なスペクトルイメージと所望の信号との間の位相関係の制御においてさらなる自由度を得ることが可能になり、その結果、ＤＡＣとミキサーとの間のフィルタリングを必要とすることなく、単側波帯（ＳＳＢ）（およびよって任意の複雑な）信号を生成する基本的方法を容易化することが可能になる。このパラメータのおかげで、本開示において、不要な側波帯と、当該側波帯上に当てはまる全ての変換イメージ項とを解除する能力と、その他の所望の単側波帯信号のみを出力において生成する能力とが可能になる。
【００２０】
周期信号の位相は、当該信号の周期に直接関連する（またはより正確には、何らかの任意の基準時点に対する当該周期が開始した相対的時点に直接関連する）点に留意されたい。そのため、スペクトル周波数成分を１つだけ有する信号の位相シフトは、当該信号の各周期が開始する時点におけるシフトとして表現することができる。サンプルクロック信号２１４およびサンプルクロック信号２２６の場合、第１のサンプルクロック信号２１４と、第２のサンプルクロック信号２２６との間に相対位相シフトが生じる。このシフトは、第１のサンプルクロック信号２１４に対する、第２のサンプルクロック信号２２６の−９０°の位相シフトとして表すことができる。しかし、両者間の関係は、第２のサンプルクロック信号のＴｓ／４の遅延としても表現可能であり、ここで、Ｔｓは、第１のサンプルクロック信号および第２のサンプルクロック信号の周期である。第１のサンプルクロック信号および第２のサンプルクロック信号はどちらとも、同じ周波数およびよって同じ周期Ｔｓを有する点に留意されたい。図２において、サンプルクロック信号２１４およびサンプルクロック信号２２６の遅延は、式ＣＬＫ（τｉ）によって表現される。式中、τｉは、ｉ次チャンネルのサンプルクロック信号のシフトである。
【００２１】
これら３つのパラメータのうち第３のパラメータは、ミキサー２０８および２２２にそれぞれ接続されたＬＯ信号２１６および２３０の相対位相である。サンプルクロック信号２１４およびサンプルクロック信号２２６の場合と同様に、ＬＯ信号２１６とＬＯ信号２３０との間の相対位相差は、周期ＴＬＯの開始時における相対遅延として表現することができる。ＬＯ信号２１６および２３０は同じ周期ＴＬＯを有するが、図２に示す実施形態において、第１のＬＯ信号２１６の位相がｂｙ−９０°だけシフトしているかまたは時間において記述される場合はＴＬＯ／４だけ遅延している点に留意されたい。図２において、ＬＯ信号２１６および２３０の遅延は式ＬＯ（ψｉ）によって表され、式中、ψｉは、ｉ次チャンネルのＬＯ信号のシフトである。図２において、サンプルクロック信号２１４およびＬＯ信号２１６に対して同じ信号が用いられる。従って、ψｉ＝τｉである。しかし、いくつかの代替的実施形態においてはそうではない場合もあることが下記から分かる。
【００２２】
サンプルクロック信号２１４から、タイミング情報がＤＡＣ２０６および２２０へと供給される。このタイミング情報は、ＤＳＰ２０５から提供される次の値をデジタル値からアナログ出力へと変換すべき時期（すなわち、出力レベル（例えば、電圧レベル、電流レベル、抵抗レベルなど）へと変換すべき時期）を示す。（このようなレベルは、次のデジタルサンプルの値によって規定される）。上記したように、ＤＡＣ２０６および２２０から出力される信号２１２および２２８はそれぞれ、階段関数であり、サンプルの値に基づきかつサンプルクロック信号２１４およびサンプルクロック信号２２６のタイミングにそれぞれ応答して、振幅を変更する。
【００２３】
図２のＤＢ−ＤＡＣシステムの動作
【００２４】
先ず、ＤＳＰ２０５は、ベースバンド信号Ｘを表すデジタルサンプルストリームを生成するかまたは受信する。本開示の方法および装置の一実施形態によれば、ベースバンド信号Ｘは、独立したベースバンド信号成分の直線的組み合わせである。このようなＸの成分はそれぞれ、ＰＳＴによって選択的に変換させることが可能である。ＬＯの遅延に対する変換位相の選択に応じて、ベースバンド信号成分が、ＬＳＢまたはＵＳＢ上に配置される。ベースバンド信号Ｘの数学的記述に基づいて、ベースバンド信号がＤＳＰ２０５によってデジタルサンプルストリームとしてまず直接生成され得る点に留意されたい。
【００２５】
本開示の実施形態の理解を促進するために、Ｘ信号を単一の成分を有するものとして説明する。ＤＳＰ２０５がデジタルサンプルストリーム２１０を有した後、ＤＳＰ２０５は、デジタルサンプルストリーム２１０に対して変換ＰＳＴ｛Ｘ、θ｝を行った後、デジタルサンプルストリーム２１０をＤＡＣ２０６へと提供する。この変換により、デジタルサンプルストリーム２１０によって表されるベースバンド信号Ｘのスペクトル中の全ての正の周波数の位相は、θ°に等しい量だけシフトされ、デジタルサンプルストリーム２１０によって示される全ての負の周波数は、−θ°に等しい量だけシフトされる。当業者であれば、このような変換は、先ずデジタルサンプルストリームに対してフーリエ変換を行った後、信号をθ°だけシフトさせ、その後逆フーリエ変換を行うことにより達成することが可能であることを理解する。このようにして、周波数領域中の成分が正の周波数であるかまたは負の周波数であるかに基づいて、信号の各スペクトル成分をθ°または−θ°だけシフトさせる。変換ＰＳＴ｛Ｘ、θ｝を行う別の方法として、位相シフトＬＯ（必要な値θに等しい位相シフト）によりベースバンド信号をアップコンバートした後、同一ＬＯによりダウンコンバートする（またはこの逆の）方法があるが、この際、位相シフトは用いない。当業者であれば、この変換を行うことが可能な方法が他にもいくつかあることを理解する。
【００２６】
０次チャンネル（すなわち、ＣｈａｎｎｅｌＺｅｒｏ）について生成されたデジタルサンプルストリーム２１０の場合、Ｘ０＝ＰＳＴ｛Ｘ、θ０｝であり、ここで、θ０は０度に等しい。ゼロ度のＰＳＴがデジタルサンプルストリーム２１０に適用されるため、デジタルサンプルストリーム２１０に変化は発生しない。しかし、１次チャンネル（ＣｈａｎｎｅｌＯｎｅ）については、Ｘ１＝ＰＳＴ｛Ｘ、θ１｝（θ１は−９０°に等しい）を行うことにより、ＤＳＰ２０５によってデジタルサンプルストリーム２２４が生成される。
【００２７】
θ０とθ１との間の差は、ＤＢ−ＤＡＣからの出力信号２３８がＬＳＢまたはＵＳＢを有するかを制御するための、上記した３つのパラメータのうち第１のパラメータである点に留意されたい。以下、これについてさらに詳細に説明する。
【００２８】
加えて、ＤＳＰ２０５は、サンプルがとられるタイミング（すなわち、ベースバンド信号がサンプル値を有するタイミング）と、サンプルクロック信号２１４およびサンプルクロック信号２２６とを整列させる。そのため、サンプルのタイミングは、サンプルクロック信号のタイミングと同時になる。サンプルクロック信号２１４およびサンプルクロック信号２２６は、クロック生成器２１５によって生成される。ＣｈａｎｎｅｌＯｎｅのサンプルクロックは、Ｔｓ／４だけ遅延される。これを図２中に式ＣＬＫ（τｉ）によって示す。式中、τｉ＝Ｔｓ／４である。各サンプルをとるタイミングの遅延を、Ｘｉ（τｉ）によって表す。この遅延により、ｉ次チャンネル中のサンプルをとるタイミングがτｉ＝Ｔｓ／４だけ遅延される。よって、ＤＳＰ２０５により、各サンプルをとるタイミングが「τｉ」だけ遅延される。ＣｈａｎｎｅｌＺｅｒｏについては（すなわち、第１のデジタルサンプルストリーム２１０については）、τ０＝０である。従って、デジタルサンプルストリーム２１０のサンプルがＣｈａｎｎｅｌＺｅｒｏにおいてとられるタイミングには、遅延は発生しない。第２のデジタルサンプルストリーム２２４に付加される遅延Ｘ１（τ１）はＸ１（Ｔｓ／４）であり、ここでτ１＝Ｔｓ／４であり、ｆｓはサンプル周波数（すなわち、サンプルクロック信号２１４およびサンプルクロック信号２２６の周波数）であり、Ｔｓ＝１／ｆｓである（すなわち、Ｔｓは、サンプルクロック信号２１４およびサンプルクロック信号２２６の周期である）。
【００２９】
デジタルサンプルストリーム２２４によって表される土台となるベースバンド信号は遅延関数Ｘ１（τ１）によってシフトされないが、この遅延はサンプルがとられるタイミングに過ぎず、これにより、サンプルクロック信号２２６がＤＡＣ２２０をクロックするときに、土台となるベースバンド信号の振幅をサンプル値が確実に表す点に留意されたい。一実施形態において、ＤＳＰ２０５は、第２のサンプルクロック信号２２６と時間的に整列されたデジタルサンプルストリームを生成する。しかし、代替的実施形態において、ＤＳＰ２０５は、先ずデジタルサンプルストリームを１つだけ生成し、その後、このデジタルサンプルストリームを、２つのＤＡＣ２０６および２２０にそれぞれ接続された第１のデジタルサンプルストリーム２１０および第２のデジタルサンプルストリーム２２４双方に対するＰＳＴ変換の基盤として用いる。このような実施形態において、ＤＳＰ２０５は、サンプル時間間において補間して、オフセット時間におけるサンプルを正しい値にすることができる。ＰＳＴは、遅延関数Ｘ１（τ１）を行って第２のデジタルサンプルストリーム２２４を生成する前または後のいずれにおいても行うことが可能である点にもさらに留意されたい。
【００３０】
従来、ＩチャンネルおよびＱチャンネルにおいてサンプルが確実に同じ時点を表すようにするために、直角ＤＡＣのサンプルクロックは、時間（すなわち、位相）において整列される。しかし、本開示の方法および装置のサンプルクロック信号２１４およびサンプルクロック信号２２６は、相互にオフセットしている。そのため、デジタルサンプルストリーム２１０および２２４を処理するＤＳＰ２０５は、サンプルクロック２１４および２２６の位相のオフセットを考慮して、サンプルストリーム値を決定する。
【００３１】
τ０とτ１との間の差（すなわち、サンプルクロック信号２１４とサンプルクロック信号２２６との間の遅延量）は、上記した第２のパラメータであり、ＬＯ信号２３０の遅延方向と共に、出力信号２３８のエンベロープを歪ませる方向を制御する。以下により詳細に説明するように、τ１がτ０よりも大きい場合（これを時計方向遅延と呼ぶ場合がある）、第２のデジタルサンプルストリーム２２４のサンプル時間を、第１のデジタルサンプルストリーム２１０のサンプル時間に対して遅延させる。この遅延に起因して、ＬＯ信号も時計方向に遅延した場合、出力信号２３８のエンベロープは、上側周波数に向かって歪む（すなわち、図３に示すように、正の周波数上のエンベロープが右側に歪み、負の周波数上のエンベロープが左側に歪む）。同様に、ＬＯ信号およびサンプルクロック信号双方が逆時計方向方向に遅延した場合（すなわち、τ１がτ０に対して遅延した場合）、エンベロープはＵＳＢに向かって歪む。あるいは、一方の方向が他方の方向と異なる場合、歪みはＬＳＢへと向かう。
【００３２】
第１のミキサー２０８は、ＤＡＣ２０６から出力された信号２１２を受信する。所望の情報がＤ．Ｃ．からｆｓ／２（すなわち、第１のナイキストゾーン）までのベースバンド周波数に含まれる。第１のミキサー２０８は、第１のＬＯ信号２１６も受信する。第１のＬＯ信号２１６は、クロック生成器２１５によって生成される。本開示の方法および装置の一実施形態によれば、ＬＯ信号２１６は、サンプルクロック信号２１４と同じである。ＬＯ信号２１６は、サンプルクロック信号２１４と同相する。そのため、ＬＯ信号２１６の位相は、サンプルクロック信号２１４に対して０度である。
【００３３】
ミキサー２０８は、ＤＡＣ２０６の出力信号２１２をＬＯ信号２１６でアップコンバートする（すなわち、乗算）することにより、ＲＦ出力信号２１８を生成する。当業者であれば、ミキサー２０８への２つの入力を乗算することが可能な任意のデバイス、回路または信号処理ブロックによってミキサー２０８を実行することが可能であることを理解する。当業者であれば、アナログ回路またはデジタル回路が利用可能である（例えば、クワッドスイッチ、アナログマルチプレクサ（ｍｕｘ）、整流子およびギルバートセル）ことを認識する。スイッチが利用可能であるのは、ミキサー入力２１２および２２８が階段波形状であるためである。変換損失を低減しかつ出力レベルを高めるためにスイッチを高く駆動することが可能であるが、それでも歪みは小さいままにすることができる。
【００３４】
第２のミキサー２２２は、第２のＤＡＣ２２０の出力信号２２８を受信し、出力信号２２８を第２のＬＯ信号２３０によって変調する。第２のＬＯ信号２３０は、Ｔｓ／４だけ遅延される。Ｔｓ／４は、周波数ｆｓにおいて−９０°に等しい。ＬＯの遅延は、図２中においてＬＯ（Ｔｓ／４）によって表される。加えて、図面中の記載によれば、ＬＯ（Ｔｓ／４）＠ｆｓであり、ＬＯの周波数がｆｓであることがさらに記載されている。よって、第２のミキサー２２２は、第２のＲＦ出力信号２３２を生成する。図面中、この記載を適用する。
【００３５】
本開示の方法および装置のいくつかの実施形態において、ＤＡＣシステム２００への入力信号は、ＤＳＰ２０５において発生する。よって、ＤＳＰ２０５は、サンプルクロック信号２１４およびサンプルクロック信号２２６の位相オフセットを考慮して、デジタルサンプルストリーム２１０および２２４のサンプルに適した値を直接計算することができる。しかし、いくつかの実施形態において、ＤＳＰ２０５は、サンプルの第１のデジタルストリームおよび第２のデジタルストリームを外部ソースから受信し、第１のデジタルストリームのサンプルは、第２のデジタルストリームのサンプルと同じサンプル時間を表す。そのため、ＤＳＰ２０５は、サンプルクロック信号２１４とサンプルクロック信号２２６との間のＴｓ／４遅延を考慮するために、ストリームのうちの１つにおけるサンプルが、他方のストリームに対してシフトされた時間においてとるべき値を補完する必要がある。いくつかの補完方法を挙げると、例えば、補間、多項式補間、およびサンプルアンドホールド補間を行うための有限インパルス応答（ＦＩＲ）フィルターがある。しかし、第１の信号の周波数スペクトルが第２の信号の周波数スペクトルから所定位相オフセットし、第１の信号のサンプル時間が第２の信号に対して所定位相オフセットし、この時間オフセットがサンプルクロックの位相オフセット中に設けられる信号を表すデジタルストリームを得るための任意の手段が利用可能である。サンプルクロック信号２１４とサンプルクロック信号２２６との間の位相差を考慮しなかった場合、デジタルサンプルストリーム２２４によって表される第２の信号Ｘ１中に不要なシフトが発生する。
【００３６】
図２中のＤＢ−ＤＡＣシステム２００の実施形態は、加算器２３６をさらに含む。信号２１８は、加算器２３６の第１の入力に接続される。信号２３２は、加算器２３６の第２の入力に接続される。よって、加算器２３６の出力は、信号２１８および２３２の合計である。当業者であれば、加算器２３６は、２つの信号２１８および２３２の合計が得られる任意の回路、成分または処理デバイスによって実行することが可能であることを理解する。加算器２３６は、ＤＢ−ＤＡＣＲＦ出力信号２３８を生成する。
【００３７】
図３は、第１の実施形態のＤＢ−ＤＡＣシステム２００によって生成された、（周波数領域内の）信号を示す。よって、図２および図３を共に参照する。
【００３８】
図３は、第１のＤＡＣ出力信号２１２の周波数スペクトル２４４を示す。周波数スペクトル２４４は、所望のＵＳＢ信号２５４を含む。周波数スペクトル２４４は、ＬＳＢ２５４中の所望の信号２５４の不要な鏡イメージ２４６も含む。周波数スペクトル２４４は、スペクトルイメージ２５６およびシンクエンベロープ２５８をさらに含む。
【００３９】
図３は、第２のＤＡＣ２２０出力信号２２８の周波数スペクトル２６０も示す。周波数スペクトル２６０は、ＵＳＢ中の所望のイメージ２６８を示す。周波数スペクトル２６０は、ＬＳＢ中の所望の信号２６８の不要な鏡イメージ２６２も含む。周波数スペクトル２６０は、スペクトルイメージ２７２およびシンクエンベロープ２７４をさらに含む。
【００４０】
図２を参照して、第１のミキサーは、第１のＬＯ信号２１６によって第１のＤＡＣ出力信号２１２を変調する。第１のＬＯ信号２１６は、サンプリング周波数ｆｓに等しい周波数を有する。第２のミキサー２２２は、第２のＬＯ信号２３０により第２のＤＡＣ出力信号２２８を変調する。第２のＬＯ信号２３０もまた、サンプリング周波数ｆｓに等しい周波数を有する。図２に示す実施形態において、第２のＬＯ信号２３０の位相は、第１のＬＯ信号２１６の位相から−９０°だけ離れている。時間に換算してこれを表すと、第２のＬＯ信号２３０は、第１のＬＯ信号２１６からサンプルクロック周期の１／４だけ（例えば、Ｔｓ／４だけ）遅延する。
【００４１】
図３はまた、２つのミキサー２０８および２２２によるアップコンバージョンならびに加算器２３６による加算を経た後の、（図２に示す）ＤＢ−ＤＡＣＲＦ出力信号２３８の周波数スペクトル２７６を示す。周波数スペクトル２７６は、第１のＬＯ信号２１６のＬＯ周波数ｆＬＯを中心とする。第２のＬＯ信号２３０は、同じ周波数ｆＬＯにある点に留意されたい。図２および図３に示す実施形態中のＬＯ周波数ｆＬＯは、サンプリング周波数ｆｓに等しい。中央周波数である０ヘルツ（Ｈｚ）からｆｓの中央周波数へのスペクトルシフトは、第１のミキサー２０８および第２のミキサー２２２において行われる周波数アップコンバージョンによって得られる。２つのアップコンバートされた信号２１８および２３２が加算器２３６内において加算されると、所望の信号２８０が、周波数スペクトル２７６のＵＳＢ内に出現する。しかし、ＤＳＰ２０５内における（すなわち、ＰＳＴからの）位相回転に起因して、ＤＡＣクロックの直角タイミングに起因して、またＬＯ信号２１６および２３０の直角関係に起因して、信号２１８および２３２の不要なＬＳＢ（図２を参照）は解除される。ＤＢ−ＤＡＣＲＦ出力信号のスペクトル中の最近隣のスペクトルアーチファクト２８７は、図３中のスペクトルに示すように、所望の信号２９９の対象帯域幅（ｆｓ／２〜３ｆｓ／２）の外部にある。
【００４２】
本開示の方法および装置のさらなる恩恵として、２つの信号２１２および２２６の混合結果が共に加算される様態に起因して、ＤＢ−ＤＡＣＲＦ出力信号２７６の周波数応答中のシンクエンベロープ２８８がＵＳＢに向かって歪む点がある。すなわち、ＤＢ−ＤＡＣＲＦ出力信号２７６の周波数応答は非対称であり、その結果、シンクエンベロープ２８８がＵＳＢ方向に歪む。このように、第１の実施形態におけるシンクエンベロープ２８８は非対称であるため、所望のＵＳＢの近隣における周波数における周波数応答がより平坦になる。
【００４３】
本開示の方法および装置の１つの代替的実施形態において、ＬＳＢが残留し、ＵＳＢが抑制されかつエンベロープがＬＳＢに向かって歪むように、これらの３つのパラメータが選択される。このような１つの実施形態において、第２のデジタルサンプルストリーム２２４を生成するためにＤＳＰ２０５によって行われるＰＳＴは、Ｘ１＝ＰＳＴ｛Ｘ、９０°｝であり、サンプルクロック信号２２６の遅延τ１はτ１＝−Ｔｓ／４である（すなわち、サンプルクロック信号２２６の位相シフトは９０°であるかまたはτ１＝０およびτ０＝Ｔ／４であり、これにより、τ０はτ１に対して遅延する）。ＰＳＴシフトを（図２に示す実施形態の場合のように−９０°にするのではなく）９０°にし、かつ、サンプルクロック信号２２６を（図２に示す実施形態の場合のようにＴｓ／４ではなく）−Ｔｓ／４だけシフトさせかつＬＯ信号２３２のシフトを−９０°に留めておくことにより、ＵＳＢは残留し、エンベロープはＵＳＢに向かってシフトする。しかし、サンプルクロック信号２２６に起因してＤＡＣ２２０によってサンプルが振幅レベルへと変換されるタイミングにおいてサンプルが土台となるベースバンド信号の振幅を表すように、ＤＳＰ２０５がデジタルサンプルストリーム２２４のサンプル時間を調節する必要がある。そのため、ＤＳＰ２０５からの出力されるデジタルサンプルストリーム２２４のサンプルの遅延に用いられるような同一値τ１を用いて、サンプルクロック信号２２６を遅延させる（すなわち、９０°または−Ｔｓ／４だけ遅延させる）必要がある。
【００４４】
別の代替的実施形態において、サンプルクロック信号２２６のシフトを−９０°（Ｔｓ／４）にしておくことにより、図３に示すように歪みを残しておくことができる。さらに別の実施形態において、第２のミキサー２２２に付与されるＬＯ信号２３０の位相をＬＯ信号２１６の位相に対して９０°だけオフセットさせ、関数Ｘ１＝ＰＳＴ｛Ｘ、−９０｝を保持することによりＬＳＢではなくＵＳＢを選択することができる。。従って、デジタルサンプルストリーム２２４の生成のために付与されたＰＳＴ角度と、ＬＯ信号２３２の回転角度とがどちらとも同一方向である場合、ＬＳＢが生き残り、ＵＳＢは抑制される。しかし、ＰＳＴの角度がＬＯ信号２３２の回転角度と反対方向である場合（すなわち、１つが９０°のときに他方が−９０°である場合）、ＵＳＢが生き残り、ＬＳＢは抑制される。
【００４５】
図２に示す本開示の方法および装置の実施形態において、バンドパスフィルター２９６は、ＤＢ−ＤＡＣＲＦ出力へと接続される。図３は、ＲＦバンドパス出力信号２９８の周波数スペクトル２９９を示す。周波数スペクトル２９９は、不要のエネルギーを有していない（すなわち、「クリーンな」周波数スペクトルを有する）。すなわち、ＲＦＤＢ−ＤＡＣ出力信号２３８中の不要な帯域外のスペクトルイメージ２８６は、周波数スペクトル２９９中に存在しなくなる。
【００４６】
クリーンな周波数スペクトル２９９の提供は、ＲＦバンドパス出力における帯域幅フィルターがより複雑度が低くかつ広範である場合に、達成される。フィルターのより広範なＢＷにより、チャンネル切り替えまたはチューニングにおける周波数変化がより高速になる。さらに、チャンネル切り替えは、第２の独立したクロックソースの必要無く達成される。その結果、チャンネル切り替えの際、独立したクロックソースを備えたチューニング機構が不要になる。そのため、大幅なコスト節約およびチップサイズ低減が、クリーンな周波数スペクトルを用いた実施形態によって達成され、第２のクロックソース無しでかつＤＡＣとミキサーとの間のフィルター無しでチャンネル切り替えが達成される。
【００４７】
従来技術とは対照的に、ＤＡＣ２０６および２２０の出力において再構成フィルターは不要である。しかし、本開示の方法および装置の一実施形態において、残りのより高い周波数項のうちいくつかをフィルタリングするためにフィルターが用いられる。フィルターのカットオフ周波数は信号帯域幅よりも高いが、ナイキスト周波数に制限されない（すなわち、カットオフは、従来のナイキストフィルターよりもずっと高くすることができる）。例えば、異なるチャンネルにおけるＤＡＣ２０６とＤＡＣ２２０との間において、より高い周波数イメージ項があまり整合しない場合がある。そのため、ＤＡＣ２０６および２２０の出力において各チャンネルにおけるこれらのより高い周波数をカットオフする同一フィルターにより、このようなイメージ項を除去する。
【００４８】
場合によっては、シンクエンベローププロファイル（例えば、歪み）が望ましくない場合がある（例えば、平坦なプロファイルの出力スペクトルが必要な場合など）。出力応答を平坦にするために、デジタル修正またはプリエンファシスをベースバンド信号に適用することができる。このような修正は、１／ｓｉｎｃ修正項と、エンベロープの歪みを等化する別の項との組み合わせからなり得る。１／ｓｉｎｃ修正は典型的にはＤＣの周囲において（すなわち、変換後の搬送波周囲において）周波数対称性を示すことが多いが、歪み修正は、ＤＣの周囲において（すなわち、変換後の搬送波周囲において）非対称性を示す。歪み量は、分析的に決定することができ、よって第２の修正項もそれに従って導出することが可能である。あるいは、修正項をシミュレーションまたは他の手段によって決定することも可能である。
【００４９】
高調波バンドパスＤＡＣシステム
【００５０】
図４は、高調波デュアルバンドパスＤＡＣ（ＨＤＢ−ＤＡＣ）システム３００を示す。ＨＤＢ−ＤＡＣ３００の構造は、図２のＤＢ−ＤＡＣの構造と類似する。ＨＤＢ−ＤＡＣ３００のＤＳＰ２０５、ＤＡＣ２０６および２２０、ミキサー２０８および２２２ならびに加算器２３６は全て、図２のＤＢ−ＤＡＣについて上記したものと同じである。しかし、図４に示すＨＤＢ−ＤＡＣ３００のクロック生成器３１５は、第１のサンプルクロック信号２１４および第２のサンプルクロック信号３２６と、第１のＬＯ信号３１６および第２のＬＯ信号３３０とを生成する。第１のサンプルクロックおよび第２のサンプルクロックは、周波数ｆｓを有する。第１のＬＯ信号３１６および第２のＬＯ信号３３０は、周波数ｆＬＯ＝ｍｆｓを有する。第２のサンプルクロック信号３２６は、第１のサンプルクロック信号２１４よりも（Ｔｓ／４）＊（１／ｍ）だけ遅延する。第２のＬＯ信号３３０は、第１のＬＯ信号３１６よりも（Ｔｓ／４）＊（１／ｍ）だけ遅延する。サンプルクロック信号３２６が遅延しているため、遅延したサンプルクロック信号３２６によって示されたサンプル時間におけるベースバンド信号の振幅をサンプル値が反映するように、ＤＳＰ３０５から出力されたデジタルサンプルストリーム３２４のためのサンプル時間を調節する必要がある。再構成バンドパスフィルター３９６を用いて、望ましくない帯域外のイメージを全て除去することができる。当業者であれば、高調波混合のためのＰＳＴは、ｍの倍数によってスケールされた位相出シフトを持つのではなく、非高調波混合の場合と同一である（すなわち、図２について先述したような基本クロック周波数ｆｓによる周波数変換と同様である）ことを理解する。すなわち、高調波混合のためにＰＳＴによってベースバンド信号のスペクトル成分上に付加されたＸ１変換のシフトは、図２における基本混合において用いられたＸ１＝ＰＳＴ｛Ｘ、−９０°｝と同様に、全ての正の周波数について−９０°であり、全ての負の周波数について９０°である。なお、Ｘはベースバンド信号である。
【００５１】
一般化されたＮアレイＲＦＤＡＣ
【００５２】
図５は、ＮアレイＲＦＤＡＣ９００を示す。Ｎは、本開示の方法および装置の任意のＲＦＤＡＣシステムの特定の実施形態において存在するチャンネル（またはＤＡＣ経路）の数である。ＮアレイＲＦＤＡＣによって得られる構造により、任意の整数Ｎ≧２のより一般的な場合において、図２および図２ａにおいて上記に示したコンセプトおよび方法を用いることが可能になる。これは、Ｎがより大きな値である場合を含む（例えば、Ｎ＝３、４、５、６、８、１０、１２、１４、１５、１６、１８、２０）。より大きな数のＤＡＣを用いることにより恩恵を挙げると、よりクリーンな出力スペクトルが得られる点（すなわち、より多数の不要なイメージ変換項が解除される点）があり得、これにより、複雑度／フィルターリングコストが小さくなり、出力ＲＦ信号の出力が増加する。出力が増加するのは、全ＤＡＣの所望の信号出力が実質的に同相で加算されるからであり、その結果、所望の信号の出力がＮの倍数だけ建設的に増加する。この増加したＲＦ出力により、通常であれば必要となり得た任意の出力増幅器を不要にすることが可能になる。
【００５３】
３つのパラメータを用いて、ＵＳＢまたはＬＳＢを出力するかと、出力におけるエンベロープをＵＳＢまたはＬＳＢに向かって歪ませるかとを制御することができる。これらの３つのパラメータは、（１）ＤＳＰがベースバンド信号上に行うＰＳＴ角度と、（２）ＤＡＣをクロックする際に用いられるサンプルクロック上に付加される時間遅延と、（３）ＤＡＣ出力信号のアップコンバートに用いられるＬＯ信号の位相とからなる。図５中に示す一般化により、上記開示のコンセプトを複数のチャンネルにも適用する、これによる恩恵について、以下により詳細に説明する。
【００５４】
ＮアレイＲＦＤＡＣ９００は、ＤＳＰ９０５と、複数のＮ個のＤＡＣ９０１、９０３、９０７および９０９（そのうち４つを図５中に明示する）と、Ｎ個のミキサー９１１、９１３、９１５および９１７（そのうち４つを図５中に明示する）と、加算器９１９とを含む。各ＤＡＣ／ミキサー対は、チャンネルを構成する。これらのチャンネルは、図５の上部にあるＣｈａｎｎｅｌＺｅｒｏ９２０から図５の下部にあるチャンネルＮ−１９２２へと番号が付けられる。図２に示す実施形態の場合と同様に、ＤＳＰ９０５は、ベースバンド信号に対してＰＳＴ｛Ｘ、θ｝を行って、Ｎ個の信号それぞれを生成する。これらのＮ個の信号は、ＤＳＰ９０５からＮＤＡＣ９０１、９０３、９０７および９０９へと出力される。図４に示す一般的場合において、ｉ次チャンネルの位相シフトの値θはθｉ＝−ｉ・ｋ・１８０°／Ｎとして計算される（ｋは任意の整数（Ｎに等しい値およびＮの整数倍数は除く）である）。θ＝１８０°／Ｎ（およびその奇数倍数）を「半円」と呼び、全ての状態の位相が半円の周囲に分散することを示し、θ＝２・１８０°／Ｎ＝３６０°／Ｎ（およびその倍数）を「全円」と呼び、位相が全円周囲に分散していることを示す。
【００５５】
図５に示す実施形態におけるθの特定の値を、θ＝１８０°／Ｎにおけるｋ＝１について選択し、よって、ｉ次チャンネルについて、位相シフトをθｉ＝−ｉ・１８０°／Ｎとして計算し、負の符号を選択する。その結果、信号位相シフトが遅延を増加させながらＣｈａｎｎｅｌＺｅｒｏ〜チャンネルＮ−１のチャンネルを通じて時計方向に段階的に進行する。各ミキサー９１１、９１３、９１５および９１７に接続されたＬＯ信号が同様に進行すると仮定すると、その結果、ＲＦ出力９２１においてＬＳＢ信号が発生する。位相シフトの配置が逆転（すなわち、θｉ＝＋ｉ・１８０／Ｎ）して反対方向になる（段階的に逆時計方向に増加、すなわち、遅延が低下または位相が進行すると）、ＬＯ信号の時計方向における回転がそのまま継続すると仮定すれば、ＲＦ出力９２１においてＵＳＢ側波帯が発生する。
【００５６】
サンプルクロック信号９３１、９３３、９３５および９３７は、クロック生成器９３９によって生成される（簡潔さのため図示せず）。各サンプルクロック信号９３１、９３３、９３５および９３７は、ＤＡＣ９０１、９０３、９０７および９０９のうちのそれぞれ１つに接続される。サンプルクロック信号９３１、９３３、９３５および９３７は、ＤＡＣ９０３、９０７および９０９をクロックして、各サンプルについての振幅レベル出力を生成する。この出力は、ＤＳＰ９０５からＤＡＣへと入力される。一実施形態において、先行チャンネルと関連付けられたサンプルクロック信号から各信号が遅延するように、サンプルクロック信号９３１、９３３、９３５および９３７はスタガード配置される。ｉ次チャンネルにおけるサンプルクロック信号の遅延はｉ・Ｔｓ／２Ｎであり、ここで、「ｉ」は各チャンネルについてゼロからＮ−１までインクリメントし、Ｔｓは、サンプリング周波数ｆｓの周期である。従って、４チャンネルを有するＮアレイの第３のチャンネルにおける遅延は３・Ｔｓ／８であり、「ｉ」＝３およびＮ＝４である。図２の場合と同様に２つのチャンネルがある場合、第２のサンプルクロック信号２３０（すなわち、ＣｈａｎｎｅｌＯｎｅ）に付加される遅延は１・Ｔｓ／４となり、「ｉ」＝１およびＮ＝２となることが理解される。理解されるように、（Ｎの値が何である場合であっても）第１のサンプルクロック信号２１４（チャンネルゼロ）の遅延はゼロである。各サンプルクロック信号が先行チャンネルと関連付けられた信号から遅延し、各チャンネルのＬＯクロックが同様に先行チャンネルのＬＯクロックから遅延すると仮定することで、出力９２１のエンベロープを上側側波帯へと歪ませる。ＬＯ信号における遅延方向は保持した状態で、サンプルクロック信号の方向を逆転させる（すなわち、各サンプルクロック信号を先行チャンネルの信号より進ませる）ことにより、エンベロープを下側側波帯へと歪ませる。図２に示す実施形態について上記したように、関連付けられたサンプルクロック信号のタイミングとサンプル時間が同時になるように、ＤＳＰ９０５によるサンプル出力のタイミングを調節する必要がある。そのため、ＤＳＰ９０５は、当該特定のサンプルがＤＡＣによって変換されるべきであることをサンプルクロック信号が示したときに、多様なＤＡＣに接続された多様なデジタルサンプルストリーム中の各サンプルの値がベースバンド信号の振幅を確実に表す必要がある。
【００５７】
ＬＯ信号９２３、９２５、９２７および９２９が、各ミキサー９１１、９１３、９１５および９１７のＬＯポートにそれぞれ接続される。図５に示すＮアレイＲＦＤＡＣの一実施形態において、同一信号が、サンプルクロック信号およびＬＯ信号双方として機能する。
【００５８】
一般的に、ＰＳＴによって付加されるＬＯ信号、サンプルクロック信号およびシフト間の遅延（または前進）の相対値の任意の組み合わせを選択することが可能である。上記に示しまた下記の例に示すように、組み合わせが異なれば、側波帯（ＬＳＢまたはＵＳＢ）も異なり、ＲＦ出力におけるシンクエンベロープの歪みも異なってくる。本開示の方法および装置の一実施形態によれば、これらのパラメータはプログラム可能であるため、ＮアレイＲＦＤＡＣシステムの実行および性能の最適化が促進される。
【００５９】
高調波ＮアレイＲＦＤＡＣシステム
【００６０】
図６は、図５のＮアレイＲＦＤＡＣが、サンプリング周波数ｆｓのｍ次高調波である周波数を有するＬＯ信号９２３、９２５、９２７および９２９によって実行可能であることを示す。一般的に、クロック遅延インクリメントはτｓ／ｍであり、ここでτｓ＝Ｔｓ／２Ｎまたはこの項の整数倍数である（すなわち、１・Ｔｓ／２Ｎ、２・Ｔｓ／２Ｎ＝Ｔｓ／Ｎ、…、ｋ・Ｔｓ／２Ｎであり、ここで、整数ｋ≠ＮおよびＮの倍数）。高調波混合の一実施形態において、各ＬＯ信号の相対遅延はｉ・Ｔｓ／２ｍＮであり、ここで、ｉは各チャンネルについてゼロからＮ−１までインクリメントし、Ｎはアレイ中のチャンネル数であり、ｍはＬＯ信号の高調波である（すなわち、ｆＬＯ＝ｍｆｓ）。ｉ次サンプルクロック信号それぞれへ付加されるべき遅延は、ｉ・Ｔｓ／２ｍＮである。上記したように、サンプルクロック信号のタイミングが遅延されるたびに、ＤＳＰ９０５によって計算されるサンプル時間がサンプルクロックと同時になるように調節する必要が出てくる。このような調節により、ＤＳＰ９０５からのサンプル出力が、サンプルクロック信号９３１、９３３、９３５および９３７がサンプルをＤＡＣ９０１、９０３、９０７および９０９内へとクロックした際における土台となるベースバンド信号Ｘの振幅値を確実に示すことが可能になる。
【００６１】
ＰＳＴ変換は、高調波の場合において影響を受けない。クロック時間遅延の場合とは異なり、変換されたベースバンド信号の位相シフトはｍの倍数だけスケールされていないため、全ての位相シフトは、基本混合の場合と同様に同じままである。
【００６２】
一実施形態において、高調波係数「ｍ」は整数である。しかし、代替的実施形態において、ｍは有理数であり得る（２つの整数の比（例えば、ｍ＝５／２））。しかし、全ての有理数から満足な結果が得られるわけではないため、各場合を別個に確認する必要がある。
【００６３】
全円ＮアレイのＲＦＤＡＣシステム
【００６４】
図５中の信号上に行われる各ＰＳＴに付加される同相回転は全て、ゼロ〜−１８０°の角度に制限されており、あるいは、回転が反対方向（時計方向）である場合、回転はゼロ〜１８０°に制限されることが分かる。そのため、この実行をＮアレイＲＦＤＡＣの「半円」実行と呼ぶことができる。図７に示す代替的実施形態において、これらの角度はゼロ〜−３６０°の範囲に制限され、あるいは、時計方向への回転の場合、ゼロ〜３６０°の範囲に制限される。構造は同一である点に留意されたい。すなわち、ＰＳＴに付加される回転量または遅延と、サンプルクロック信号と、ＤＳＰ１００５から出力されるサンプルの時間と、ＬＯ信号とのみが、図５に示すものから変化する。
【００６５】
図７は、全円ＮアレイＲＦＤＡＣを示す。図示のように、角度θ°＝−ｉ３６０／Ｎを用いて、ＰＳＴ｛Ｘ、θ°｝を土台となるベースバンド信号Ｘ上に行う。ここで、Ｎは、アレイ内のチャンネル数であり、ｉは、ゼロ〜Ｎ−１のチャンネル番号である。各サンプルクロック信号９３１、９３３、９３５および９３７に付加される遅延量は、τｉ＝ｉＴｓ／Ｎである。その後、この同一遅延を各サンプルがとられる時間に適用することで、サンプルがＤＡＣ９０１、９０３、９０７および９０９にクロックされるときの土台となるベースバンド信号の振幅を各サンプル値が確実に反映するようにする。一実施形態において、ＬＯ信号９１１、９１３、９１５および９１７それぞれに付加される遅延は、サンプルクロック信号９３１、９３３、９３５および９３７に付加される遅延に等しい。なぜならば、サンプルクロック信号および各チャンネル内のＬＯ信号双方に対して、同一信号が用いられているからである。これらの値を付加することで、出力信号９２１はＬＳＢを含み、エンベロープはＵＳＢに向かって歪む。しかし、代替的実施形態において、出力信号９２１がＵＳＢを含むように、チャンネルアレイを通じた角度／遅延の回転をＰＳＴ（すなわち、θ°＝ｉ３６０°／Ｎ）においてまたはＬＯ信号９１１、９１３、９１５および９１７（ψｉ＝−ｉＴｓ／２Ｎ）において（すなわち、両者のいずれかにおいて）逆転させることが可能である。ＬＯ信号およびＰＳＴ双方の方向が逆転された場合、両者が逆転して打ち消し合うこととなるため、出力信号はＬＳＢを含むこととなる。サンプルクロック信号に付加される遅延の回転方向を逆転させ（すなわち、τｉ＝−ｉＴｓ／２Ｎ）ＬＯの遅延を不変のまま保持することにより、ＰＳＴ位相の回転方向から独立した様態で、エンベロープをＵＳＢへではなくＬＳＢへと歪ませることが可能となる。
【００６６】
高調波全円ＮアレイＲＦＤＡＣシステム
【００６７】
図８は、周波数がサンプリング周波数ｆｓのｍ次高調波であるＬＯ信号９２３、９２５、９２７および９２９によって図７の全円ＮアレイＲＦＤＡＣが実行可能であることを示す。１つのこのような実施形態においｙｒ、各ＬＯ信号の相対遅延はｉ（Ｔｓ／ｍＮ）であり、ここで、ｉは各チャンネルについてゼロからＮ−１までインクリメントし、Ｎはアレイ内のチャンネル数であり、ｍはＬＯ信号の高調波である（すなわち、ｆＬＯ＝ｍｆｓ）。ｉ次サンプルクロック信号それぞれに付加されるべき遅延はｉ（Ｔｓ／ｍＮ）である。上記したように、サンプルクロック信号のタイミングが遅延されるたびに、ＤＳＰ９０５によって計算されるサンプル時間を調節する必要がある。このような調節により、サンプルクロック信号９３１、９３３、９３５および９３７が当該サンプルをＤＡＣ９０１、９０３、９０７および９０９内へとクロックしたときの土台となるベースバンド信号Ｘの振幅値をＤＳＰ９０５からのサンプル出力が確実に示すようになる。
【００６８】
図６の議論において説明したように、高調波係数「ｍ」は整数である。しかし、代替的実施形態において、ｍは有理数であってもよい（２つの整数の比（例えば、ｍ＝５／２））。しかし、これも上述したように、全ての有理数から満足な結果が得られるわけではないため、各場合を別個に確認する必要がある。
【００６９】
全円４アレイＲＦＤＡＣシステム
【００７０】
図９は、図７中において先に示した実施形態の特殊な例を示す。すなわち、図９は、図７中において先に示した実施形態を示すが、Ｎ＝４である特定の場合を示す。加えて、図９は、ＣｈａｎｎｅｌＺｅｒｏおよびＣｈａｎｎｅｌＴｗｏが加算器９１９内の加算器９４１において加算され、ＣｈａｎｎｅｌＯｎｅおよびチャンネル３が加算器９１９内の加算器９４３において加算される様子を示す。加算器９４１および９４３の出力は、第３の加算器９４５において加算される。
【００７１】
図５を参照した上記議論において開示したように、ＤＳＰ９０５は、ＰＳＴ｛Ｘ、θ°｝を土台となるベースバンド信号Ｘに適用して、４つのデジタルサンプルストリームを生成する。図５の議論において上記したように、θ°＝−ｉ３６０°／Ｎであり、ここで、ｉはゼロ〜Ｎ−１のチャンネル番号であり、Ｎはチャンネル９２０、９２２、９４７および９４９の合計数である。従って、ＣｈａｎｎｅｌＺｅｒｏ９２０と関連付けられたデジタルサンプルストリームの場合、θ°＝０°である。ＣｈａｎｎｅｌＴｗｏ９４７と関連付けられたデジタルサンプルストリームがＰＳＴによって変換され、その際、θ°＝−（２）（３６０°／４）＝−１８０°である。図９中、ＣｈａｎｎｅｌＺｅｒｏ９２０およびＣｈａｎｎｅｌＴｗｏ９４７は一対に組み合わされているため隣接している点に留意されたい。ＣｈａｎｎｅｌＯｎｅ９４９と関連付けられたデジタルサンプルストリームはＰＳＴによって変換され、その際、θ°＝−（１）３６０°／４＝−９０°である。ＣｈａｎｎｅｌＴｈｒｅｅ９２２と関連付けられた最終デジタルサンプルストリームはＰＳＴによって変換され、その際、θ°＝−（３）３６０°／４＝−２７０°である。
【００７２】
第１のこのようなデジタルサンプルストリームＸ０が、ＤＡＣ９０１へと提供される。上述したように、その他の３つのこのようなデジタルサンプルストリームそれぞれのサンプルのサンプル時間を遅延させて、これらのサンプル時間と、ＤＡＣ９０１、９０３、９０７および９０９に接続されたサンプルクロック信号９３１、９３３、９３５および９３７とを整列させる。すなわち、サンプルクロック信号９３１、９３３、９３５および９３７をそれぞれτｉ＝ｉ（Ｔｓ／Ｎ）だけ遅延させる。よって、ＣｈａｎｎｅｌＺｅｒｏ９２０についてＤＡＣ９０１に接続されたサンプルクロック信号９３１は遅延しない（すなわち、τ０＝０（Ｔｓ／Ｎ）＝０）。ＣｈａｎｎｅｌＴｗｏ９４７についてのサンプルクロック信号９３５は、τ２＝２（Ｔｓ／４）＝Ｔｓ／２だけまたはサンプル周期Ｔｓの半分だけ遅延される（サンプル周波数ｆｓにおける−１８０°に相当）。従って、ＤＳＰ９０５からＤＡＣ９０５へのデジタルサンプルストリーム出力における各サンプルのサンプル時間がＴｓ／２だけ遅延される。上記したように、土台となるベースバンド信号は遅延されず、サンプルがとられたときのみに遅延され、これにより、当該サンプルがサンプルクロック信号９３３によってＤＡＣ９０１内にクロックされたときのベースバンド信号の振幅をサンプルストリーム中の各サンプル値が確実に示すようにする。ＣｈａｎｎｅｌＯｎｅ９４９についてのサンプルクロック信号９３３は、τ２＝１（Ｔｓ／４）だけまたはサンプル周波数ｆｓにおける−９０°に相当するだけ遅延される。最後に、ＣｈａｎｎｅｌＴｈｒｅｅ９２２についてのサンプルクロック信号９３７がτ３＝３（Ｔｓ／４）だけまたはサンプル周波数ｆｓにおける−２７０°に相当するだけ遅延される。
【００７３】
各ＤＡＣ９０１、９０３、９０７および９０９の出力は、ミキサー９１１、９１３、９１５および９１７に接続される。ＬＯ信号９２３、９２５、９２７および９２９がこれらのミキサーに提供されて、ＤＡＣ出力をアップコンバートする。各ＬＯ信号９２３、９２５、９２７および９２９は、ψ＝ｉＴｓ／Ｎだけ遅延される。従って、ＣｈａｎｎｅｌＺｅｒｏのＬＯ信号９２３は遅延されず、ＣｈａｎｎｅｌＴｗｏのＬＯ信号９２７は、Ｔｓ／２（ｆｓにおける−１８０°に相当）だけ遅延され、ＣｈａｎｎｅｌＯｎｅのＬＯ信号９２５は、Ｔｓ／４（ｆｓにおける−９０°に相当）だけ遅延され、ＣｈａｎｎｅｌＴｈｒｅｅのＬＯ信号９２９は、３Ｔｓ／４（ｆｓにおける−２７０°に相当）だけ遅延される。
【００７４】
ここで、ＣｈａｎｎｅｌＺｅｒｏおよびＣｈａｎｎｅｌＯｎｅを通過する信号の相対位相をみると、当業者であれば、ＰＳＴによって提供された変換に起因して、土台となるベースバンド信号Ｘの位相において１８０°の第１の位相シフトが発生することを理解する。そのため、デジタルサンプルストリームがＤＡＣに入力されると、これら２つの信号は位相がずれる。サンプルクロックの相対位相と、サンプルがとられる時間の遅延とは、土台となるベースバンド信号の位相には影響を及ぼさない。しかし、サンプルクロックの第１の高調波とベースバンド信号との混合に起因してＤＡＣ内に発生したイメージは、さらに１８０°だけ（すなわち、サンプルクロックの遅延量と、ＰＳＴに起因するベースバンド信号量との合計だけ）シフトする。さらにはＤＡＣ９０１、９０３、９０７および９０９内に発生したｆｓの偶数次高調波においても、これらのイメージについて位相が変化する点に留意されたい。従って、ＤＡＣ９０１および９０７によって第１の高調波において発生したこれらのイメージは同相となり、土台となるベースバンド信号は位相がずれる。その後、ＤＡＣ９０１および９０３の出力は、相互に１８０°オフセットされたＬＯ信号を使用してミキサー９１１および９１３によってアップコンバートされ、これにより、これらの信号はさらに１８０°だけ相互に反転する。その結果、ＣｈａｎｎｅｌＺｅｒｏおよびＣｈａｎｎｅｌＴｗｏのベースバンド信号は同相となり、イメージの第１の高調波は位相がずれる。従って、イメージの第１の高調波はミキサー９１１および９１３の出力において加算されたときに解除される一方、対象信号はミキサー９１１および９１３の出力において加算される。
【００７５】
ここで、ＣｈａｎｎｅｌＯｎｅおよびＣｈａｎｎｅｌＴｈｒｅｅを通過する信号の相対位相を見て、当業者であれば、ＰＳＴによる変換に起因してＤＡＣ９０３へ提供される信号において、第１の位相シフトが−９０°だけ発生し、ＤＡＣ９０９へ提供される信号において、位相シフトが−２７０°だけ発生することを理解する。しかし、上記したように、正の周波数がシフトする方向と、負の周波数がシフトする方向とが反対方向になるようにＰＳＴが動作する。１８０°だけシフトする場合、回転方向は問題にならない。なぜならば、−１８０°は１８０°と同じであるからである。それにも関わらず、ＣｈａｎｎｅｌＴｈｒｅｅに対してＣｈａｎｎｅｌＯｎｅがある場合、ＰＳＴによって付加される位相シフトは１８０°である。従って、ＤＡＣ９０３および９０９の出力において加算器９４３によって計算される合計は、ＣｈａｎｎｅｌＺｅｒｏおよびＣｈａｎｎｅｌＴｗｏの出力における合計の場合と本質的に同じである。直角シフトが関連するのは、２つの加算器９４１および９４３の出力が加算器９４５において加算される場合のみである。この時点において、ＤＡＣ９０１、９０３、９０７および９０９によって生成された第１の高調波イメージは、第１の加算器９４１および９４３によって全て解除されている。さらに、（チャンネル間のバランスに応じた抑制量により）より高次の奇数次積は抑制されている。
【００７６】
加算器９４５によって行われた加算の結果、ｆｓにおける所望の信号のＬＳＢが同相となって生き残るが、ＵＳＢは位相がずれて抑制される。図１１中、最終加算器９４５の出力の周波数スペクトルを示す。ＤＡＣが（２を越える）多様性を持つため、不要なＵＳＢ１１０５が抑制されることに加えて、より高次のイメージが解除されることが分かる。よって、第１のナイキストゾーンの内部（ｆｓ／２よりも下）のより低い周波数のみに所望の信号１１０１を制限する必要は無く、第１のナイキストゾーンを越える（すなわち、ｆｓ／２を越え、スペクトルがより高いナイキストゾーン内にある）より高い周波数の信号を用いることが可能であり、よって、本明細書中に開示される方法および装置において、より広範な周波数範囲を用いることが可能になる。図１１は、最近隣のイメージ１１０７が所望の信号１１０１よりもほぼ２オクターブ低い様子を示す。従って、より緩やかなＲＦフィルター（例えば、より高次のバンドパスフィルターの代わりに、チャンネル数がより少数であるときにのぞまれるより低次のローパスフィルターを用いることが可能になる）。
【００７７】
加えて、エンベロープ１１０３をＬＳＢ１１０１に向かって歪ませることで、より平坦な応答を所望の信号１１０１の近隣において得ている。
【００７８】
低減したミキサー数の全円４アレイＲＦＤＡＣ
【００７９】
図１０は、ミキサー数を低減するように構成された全円４アレイＲＦＤＡＣの実施形態を示す。１８０°だけオフセットしたチャンネルをアップコンバート前に合計することにより、単一のミキサー１００１を用いて、２つのＤＡＣ９０１および９０３の出力をアップコンバートすることが可能になる。ＤＡＣ９０１、９０３、９０７および９０９の出力までは、図１０の実施形態の動作および構造は図９のものと同じである。しかし、ＣｈａｎｎｅｌＺｅｒｏのＤＡＣ９０１の出力は、加算器１００１によってＣｈａｎｎｅｌＴｗｏのＤＡＣ９０７の出力から減算される。同様に、ＣｈａｎｎｅｌＯｎｅのＤＡＣ９０３の出力は、加算器１００３によってＣｈａｎｎｅｌＴｈｒｅｅのＤＡＣ９０９の出力から減算される。アップコンバージョンにより、ＣｈａｎｎｅｌＯｎｅおよびＣｈａｎｎｅｌＴｈｒｅｅにおける逆転が可能となるため、ＤＡＣ９０１および９０７の出力を加算するのではなく減算する必要が出てくる。同様に、ＤＡＣ９０３および９０９の出力も、加算器１００７によって減算する必要がある。その後、２つの加算器１００１および１００３の出力をミキサー１００５および１００７によってアップコンバートし、加算器１００９内において合計する。第１のアップコンバータ１００５のＬＯ信号は、第２のアップコンバータ１００７に対して直角である。
【００８０】
低減したミキサー数の全円ＮアレイＲＦＤＡＣシステム
【００８１】
図７または図８に示す実施形態のようにＮが偶数である場合、ミキサー数の低減は、全円Ｎアレイに対して一般化することが可能である。このような実施形態において、先ず、（相互に位相が１８０°だけずれた）チャンネルの各相補的対を、ＤＡＣの出力において減算することができる。その後、チャンネルの差をアップコンバートすることができる。よって、ミキサー数を２の倍数だけ低減することができる。
【００８２】
ＣｈａｎｎｅｌＺｅｒｏがＣｈａｎｎｅｌＯｎｅから遅延した、全円４アレイＲＦＤＡＣ
【００８３】
図１２は、ＣｈａｎｎｅｌＺｅｒｏがＣｈａｎｎｅｌＯｎｅから遅延した全円４アレイＲＦＤＡＣ１２００を示す。全円４アレイＲＦＤＡＣ１２００において、ＣｈａｎｎｅｌＺｅｒｏのＤＡＣ９０１に付加されたサンプルクロック信号は、ＣｈａｎｎｅｌＯｎｅのサンプルクロックから９０°だけ遅延する（Ｔｓ／４だけ遅延する）。図１２に示すように、ＣｈａｎｎｅｌＯｎｅのＤＡＣ９０３に付加されたサンプルクロック信号は、システムの位相基準である。ＣｈａｎｎｅｌＴｗｏのＤＡＣ９０７に付加されたサンプルクロック信号の相対位相は−２７０°である（３Ｔｓ／４だけ遅延している）。ＣｈａｎｎｅｌＴｈｒｅｅのＤＡＣに付加されたサンプルクロック信号の相対位相は−１８０°である（Ｔｓ／２だけ遅延している）。図１２から分かるように、ミキサー１００５に接続されたＬＯクロックは、ＤＡＣ９０３に付加されたサンプルクロック信号に対してゼロの位相を有する。ミキサー１００７に接続されたＬＯクロックは、ＤＡＣ９０３に付加されたサンプルクロック信号に対して−９０°の位相を有する。その結果を図１３の（ａ）に示す。図１３の（ａ）は、ＬＳＢ１３０１が生き残り、ＵＳＢが（「ｘ」１３０５によって示すように）抑制されていることを示す。最近隣の望ましくないイメージ１３０７が、−ｆｓの上方において発生する。加えて、エンベロープ１３０９は、ＬＳＢに向かって歪んでいる。図１３の（ｂ）は、フィルター応答１３１１と、フィルターの結果とを示す。
【００８４】
ＯＣＴＡＬＲＦＤＡＣ
【００８５】
図１１および図１３に示すスペクトルを調査したところ、サンプルクロックの位相を適切に方向付けることにより、エンベロープがＬＳＢまたはＵＳＢに向かって歪むように当該エンベロープの歪みを操作することが可能であることが分かった。２つ以上の独立したＬＳＢ信号およびＵＳＢ信号を生成するために、ＤＳＰ（例えば、図５のＤＳＰ９０５）により、時計方向または逆時計方向の成分の直線的組み合わせの各成分のＰＳＴ変換を各出力側波帯に応じて行うことができる。
【００８６】
図１４は、２つの４アレイＲＦＤＡＣの組み合わせを用いた、本開示の方法および装置の実施形態を示す。図１１に示す、図１０に示す４アレイＲＦＤＡＣ１０００によって得られるエンベロープ歪みと、図１３の（ａ）に示す、図１２に示す４アレイＲＦＤＡＣ１２００によって得られるエンベロープ歪みとを組み合わせて、コンポジット信号を形成する。コンポジット信号は、４アレイＲＦＤＡＣのいずれかそのものから得られる応答よりもより平坦な応答を提供する。２つの４アレイＲＦＤＡＣ１０００および１２００からの出力は、加算器１４０１によって加算される。残しておくと問題になり得る残留イメージを全て除去するために、再構成バンドパスフィルター１４０３が提供される。
【００８７】
２次高調波ＬＯを用いた、高調波全円３アレイＲＦＤＡＣ
【００８８】
図１５は、第２の高調波ＬＯ信号を用いた全円３アレイＲＦＤＡＣを示す。従って、ｍ＝２およびＮ＝３であり、よってｍＮ＝６である。さらに、ｆｓ＝１ＧＨｚであり、よってＴｓ＝１ｎｓである。従って、図８に示す高調波全円ＮアレイＲＦＤＡＣから導出可能なこの例において、ベースバンド信号ＸをＰＳＴ｛Ｘ、θ°｝によって変換する。ここで、ｉｔｈチャンネルについて、θ°＝−ｉ３６０°／Ｎ＝−ｉ１２０°である。ＣｈａｎｎｅｌＺｅｒｏについてはθ°＝０であり、ＣｈａｎｎｅｌＯｎｅについてはθ°＝−１２０°であり、ＣｈａｎｎｅｌＴｗｏについてはθ°＝−２４０°である。サンプルクロック信号９３１、９３３および９３７へ付加されるべき位相シフト／遅延τｉは、τｉ＝ｉＴｓ／ｍＮである。ＣｈａｎｎｅｌＺｅｒｏのサンプルクロック信号については、遅延は０ｎｓであり、ＣｈａｎｎｅｌＯｎｅのサンプルクロック信号については、遅延は１ｎｓ／６であり、ＣｈａｎｎｅｌＴｗｏのサンプルクロック信号については、遅延は２ｎｓ／６である。これらのサンプルクロック信号は全て、１ＧＨｚにおいて実行される。ＣｈａｎｎｅｌＯｎｅのデジタルサンプルストリームの各サンプルのサンプル時間は１ｎｓ／６であり、ＣｈａｎｎｅｌＴｗｏのサンプル時間については２ｎｓ／６である。ＣｈａｎｎｅｌＺｅｒｏのＬＯ信号９２３は２ＧＨｚ信号であり、相対遅延は無い。ＬＯ信号９２５は２ＧＨｚ信号であり、１ｎｓ／６だけ遅延する（これは、２ＧＨｚにおいて−１２０°に等しい）。ＬＯ信号９２９は２ＧＨｚ信号であり、（２／６）ｎｓだけ遅延する（これは、２ＧＨｚにおいて−２４０°に等しい）。この実施形態の結果、ＬＳＢは生き残り、ＵＳＢは抑制される。加えて、出力ＲＦ信号のエンベロープは、ＵＳＢに向かって歪む。
【００８９】
ＱＡＭ変調
【００９０】
本開示の方法および装置は、直角変調（例えば、直角振幅変調（一般的にＱＡＭ変調と呼ぶ））を行うように、適合することが可能である。先ず、直角変調を行うための本開示の方法および装置の使用について、図２の実施形態を参照しながら説明する。
【００９１】
以下、特にＱＡＭについて説明するが、当業者にとって、下記記載は明確さのために一例として用いられる直角変調の一例に過ぎないことが明らかである。
【００９２】
直角変調を行うために、ＤＳＰ２０５がＱＡＭ記号を受信または生成する。各ＱＡＭ記号は、同相（Ｉ）値および直角位相（Ｑ）値を有する。Ｉ値およびＱ値の組み合わせから、記号の集合を生成することができる。例えば、Ｉ値およびＱ値が１および−１のみに制限される場合、生成可能なＱＡＭ記号は４つある。しかし、Ｉ値およびＱ値が４つの値のうち任意の１つをとることができる場合、１６個のユニークなＱＡＭ記号の生成が可能になる。本開示の方法および装置の一実施形態によれば、ＤＳＰ２０５は、Ｉ値およびＱ値のストリームから第１のベースバンド信号および第２のベースバンド信号を生成する。Ｉ値のストリームは１つのベースバンド信号を示し、Ｑ値のストリームは第２のベースバンド信号を示すことが理解される。
【００９３】
本開示の方法および装置はまた、任意のＲＦ信号の合成の最も一般的な場合を達成することも可能である。以下のことが、当該分野において周知である。すなわち、直角変調信号Ｉ（ｔ）ｃｏｓωｔ−Ｑ（ｔ）ｓｉｎωｔの形態のバンドパス信号として帯域制限信号を表すことが可能であり、ここで、Ｉ（ｔ）およびＱ（ｔ）は、互いに独立したベースバンド信号であり、角度周波数ωのＲＦ搬送波上に変調される。この場合、デジタルベースバンド信号Ｘｉは、Ｉ信号およびＱ信号のデジタル表現の直線的組み合わせ（デジタルストリーム）と、そのそれぞれのＰＳＴ変換として表現することが可能であることが分かる。直角ＩＱ変機器機能を達成する本開示の方法および装置の実施形態において、ＰＳＴ変換と入力Ｉ信号およびＱ信号との間の以下の関係がＤＳＰ２０５によって得られ、以下のように表される（１／２の比例係数は無視する）。
【００９４】
Ｘ０＝Ｉ｛０｝−Ｑ｛−９０°｝＋Ｉ｛０｝＋Ｑ｛−９０°｝
【００９５】
Ｘ１＝Ｉ｛−θ｝−Ｑ｛−９０°−θ｝＋Ｉ｛＋θ｝＋Ｑ｛−９０°＋θ｝
【００９６】
Ｘ２＝Ｉ｛−２θ｝−Ｑ｛−９０°−２θ｝＋Ｉ｛＋２θ｝＋Ｑ｛−９０°＋２θ｝
【００９７】
…
【００９８】
Ｘｉ＝Ｉ｛−ｉθ｝−Ｑ｛−９０°−ｉθ｝＋Ｉ｛＋ｉθ｝＋Ｑ｛−９０°＋ｉθ｝
【００９９】
…
【０１００】
ＸＮ−１＝Ｉ｛−（Ｎ−１）θ｝−Ｑ｛−９０°−（Ｎ−１）θ｝＋Ｉ｛＋（Ｎ−１）θ｝＋Ｑ｛−９０°＋（Ｎ−１）θ｝
【０１０１】
アレイ中の先頭の２つのカラム（ｉ＝０〜Ｎ−１の範囲において位相が時計方向に回転するＩ｛−ｉθ｝−Ｑ｛−９０°−ｉθ｝の項）から、ＬＳＢＲＦ信号が得られ、その次の２つのカラム（位相が逆時計方向に回転するＩ｛＋ｉθ｝＋Ｑ｛−９０°＋ｉθ｝項から、出力においてＵＳＢ信号が得られ、これにより、コンポジット信号（加算信号ＬＳＢ＋ＵＳＢ）が所望の直角変調ＲＦ出力信号を示す。
【０１０２】
上記の第１の方程式（係数１／２を含む）はＩに等しい（すなわち、、Ｘ０≡Ｉである）。デュアル（またはクワッド）バンドパスＤＡＣの場合、θ＝−９０°のとき、上記の第２の方程式は、Ｘ１≡Ｑの場合に変質する。なぜならば、以下のようにＩ項が解除され、Ｑ項が追加されるからである：θ＝−９０°を減算し、比例因子を加算すると＝＞２・Ｘ１＝Ｉ｛−９０°｝−Ｑ｛−９０°−９０°｝＋Ｉ｛＋９０°｝＋Ｑ｛−９０°＋９０°｝＝Ｉ｛−９０°｝−Ｑ｛−１８０°｝−Ｉ｛−９０°｝＋Ｑ｛０°｝＝−Ｑ｛１８０°｝＋Ｑ｛０°｝＝＋Ｑ｛０°｝＋Ｑ｛０°｝＝２・Ｑ（位相が１８０°だけ変化した際に記号が逆転するＰＳＴ変換の特性をこの恒等式において用いている）。
【０１０３】
本開示の方法および装置の多様な実施形態について上述してきたが、これらの実施形態はひとえに例示目的のために示したものであり、特許請求の範囲に記載の発明を限定するものではないことが理解されるべきである。同様に、多様な図は、本開示の方法および装置の例示的構造または他の構成を示すものである。これは、本開示の方法および装置に含まれ得る特徴および機能の理解を支援するために、行われる。特許請求の範囲に記載の発明は、記載された例示的構造または構成に限定されず、多様な代替的構造および構成を用いて、所望の特徴を実行することが可能である。実際、当業者にとって、本開示の方法および装置の所望の特徴を実行するための、代替的な機能面、論理面または物理面における区分分けの方法および構成を実行する方法が明らかである。また、本明細書中に記載のモジュール名以外の複数の異なる構成モジュール名も、多様な区分に適用することが可能である。さらに、フローチャート、動作説明、および方法の請求項については、本明細書中に記載のステップを行う順序は、文脈中で指定されていない限り、列挙された機能を同じ順序で行うように多様な実施形態を実行するように限定するものではない。
【０１０４】
本開示の方法および装置について、多様な例示的実施形態および実行について上述しているが、個々の実施形態のうち１つ以上に記載の多様な特徴、局面および機能は、当該特徴、局面および機能が記載された特定の実施形態に適用が限定されるものではないことが理解される。よって、特許請求の範囲に記載の発明の広さおよび範囲およびは、上記の例示的実施形態のうちいずれかによって限定されるべきものではない。
【０１０５】
本文書において用いている用語および句およびその変化形は、他に明記無き限り、制限的なものではなくオープンエンドなものとして解釈されるべきである。例えば、「含む」という用語は、「非限定的に含む」という意味として例えば解釈されるべきであり、「例」という用語は、議論の対象となっているものを例示的に示すために用いられており、そのものを網羅的または制限的に示すものではない。「ａ」または「ａｎ」も「少なくとも１つ」、「１つ以上」などと解釈されるべきである。「従来」、「従来」、「通常」、「標準」、「公知」などの形容詞も、当該事物を所与の時期または所与の時期当時において利用可能であったものに限定するものとして解釈すべきではなく、現在または将来の任意の時点において利用可能であるかまたは公知である従来の技術、通常の技術または標準的技術を含むものとして解釈されるべきである。同様に、本文書において当業者にとって明かな技術について言及する場合、このような技術は、現在または将来の任意の時点において当業者にとって明らかであるかまたは公知である技術を含む。
【０１０６】
「および」という接続詞に関連する事物の群は、当該事物それぞれが当該群内に存在することを要求しているものとして解釈されるべきではなく、他に明記無き限り、「および／または」を意味するものとして解釈されるべきである。同様に、「または」という接続詞に関連する事物の群は、当該群における相互的排他性を必要とするものとして解釈されるべきではなく、他に明記無き限り、「および／または」を意味するものとして解釈されるべきである。さらに、本開示の方法および装置の事物、要素または成分は単数形で記載または請求項に記載しているが、単数形が明示的に記載されていない限り、その範囲には複数計も含まれること意図される。
【０１０７】
いくつかの場合において、「１つ以上」、「少なくとも」、「〜に限定されない」などの表現が用いられているが、このような拡大を意味する表現が無い場合において、より範囲の狭い場合が意図または必要とされているものとして解釈されるべきではない。「モジュール」という用語が用いられる場合、これは、当該モジュールの一部として記載または請求項に記載されている成分または機能が全て共通パッケージ内に構成されていることを暗示しない。実際、制御論理であれ他の成分であれ、モジュールの多様な成分のうち任意のものまたは全て、を単一のパッケージにおいて組み合わせることもできるし、あるいは別個に維持することも可能であり、さらには、複数の群またはパッケージあるいは複数の位置において分散させることも可能である。
【０１０８】
さらに、本明細書中に記載の多様な実施形態は、例示としてブロック図、フローチャートおよび他の図中に示している。当業者が本文書を読めば理解するように、記載の実施形態およびその多様な代替例は、記載の例に制限されることなく実行することが可能である。例えば、ブロック図およびその関連記載は、特定の構造または構成を必要とするものとして解釈されるべきではない。
【図１】
0005604702.tif 000002
【図２】
0005604702.tif 000003
【図３】
0005604702.tif 000004
【図４】
0005604702.tif 000005
【図５】
0005604702.tif 000006
【図６】
0005604702.tif 000007
【図７】
0005604702.tif 000008
【図８】
0005604702.tif 000009
【図９】
0005604702.tif 000010
【図１０】
0005604702.tif 000011
【図１１】
0005604702.tif 000012
【図１２】
0005604702.tif 000013
【図１３】
0005604702.tif 000014
【図１４】
0005604702.tif 000015
【図１５】
0005604702.tif 000016