(57)【特許請求の範囲】
【請求項１】
酸化亜鉛と酸化錫を含有する非晶質膜からなる半導体薄膜であって、
比抵抗が１０２〜１０７Ωｃｍ、キャリア密度が１０＋１７ｃｍ−３以下、ホール移動度が２ｃｍ２／Ｖ・ｓｅｃ以上、エネルギーバンドギャップが２．４eＶ以上の非縮退半導体薄膜であり、
前記非晶質膜中の亜鉛［Ｚｎ］と錫［Ｓｎ］の原子比が、Ｚｎ／（Ｚｎ＋Ｓｎ）＝０．６７〜０．９５であることを特徴とする半導体薄膜。
【請求項２】
波長５５０ｎｍの透過率が７５％以上であることを特徴とする請求項１に記載の半導体薄膜。
【請求項３】
仕事関数が３．５〜６．５ｅＶであることを特徴とする請求項１又は２に記載の半導体薄膜。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体薄膜を製造するための方法であって、
酸化亜鉛と酸化錫を含有する非晶質膜を物理成膜法で成膜した後に、酸素存在下で膜面の温度が、成膜時の基板温度以上の温度となる後処理工程を行うことを特徴とする半導体薄膜の製造方法。
【請求項５】
請求項１〜３のいずれか１項に記載の半導体薄膜を有することを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化亜鉛と酸化錫とを含有する非晶質膜からなる半導体薄膜、及びその製造方法、並びにそのような半導体薄膜を用いた薄膜トランジスタに関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子などとして広く用いられており、現在、最も多く実用化されている電子デバイスである。
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）や、フィールドエミッションディスプレイ（ＦＥＤ）などの各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
また、その材料としては、シリコン半導体化合物が最も広く用いられており、一般に、高速動作が必要な高周波増幅素子、集積回路用素子などには、シリコン単結晶が用いられ、液晶駆動用素子などには、大面積化の要求からアモルファスシリコンが用いられている。
【０００３】
しかしながら、結晶性のシリコン系薄膜は、結晶化を図る際に、例えば、８００℃以上の高温が必要となり、ガラス基板上や有機物基板上への構成が困難である。このため、シリコンウェハーや石英などの耐熱性の高い高価な基板上にしか形成できないばかりか、製造に際して多大なエネルギーと工程数を要するなどの問題があった。
【０００４】
一方、比較的低温で形成できる非晶性のシリコン半導体（アモルファスシリコン）は、結晶性のものに比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。
さらに、半導体活性層に可視光が照射されると導電性を示し、漏れ電流が発生して誤動作のおそれがあるなど、スイッチング素子としての特性が劣化するという問題もある。そのため、可視光を遮断する遮光層を設ける方法が知られており、例えば、遮光層としては金属薄膜が用いられている。
しかしながら、金属薄膜からなる遮光層を設けると工程が増えるだけでなく、浮遊電位を持つこととなるので、遮光層をグランドレベルにする必要があり、その場合にも寄生容量が発生するという問題がある。
【０００５】
なお、現在、表示装置を駆動させるスイッチング素子としては、シリコン系の半導体膜を用いた素子が主流を占めているが、それは、シリコン薄膜の安定性、加工性の良さの他、スイッチング速度が速いなど、種々の性能が良好なためである。そして、このようなシリコン系薄膜は、一般に化学蒸気析出法（ＣＶＤ）法により製造されている。
また、従来の薄膜トランジスタ（ＴＦＴ）は、ガラス等の基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造のものがあり、イメ−ジセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、従来アモルファスシリコンを用いたものでも高機能化に伴い作動の高速化が求められてきている。
【０００６】
このような状況下、近年にあっては、シリコン系半導体薄膜よりも安定性が優れるものとして、金属酸化物からなる透明半導体薄膜、特に、酸化亜鉛結晶からなる透明半導体薄膜が注目されている。
例えば、特許文献１や、特許文献２などには、酸化亜鉛を高温で結晶化し薄膜トランジスタを構成する方法が記載されており、非特許文献１には、亜鉛、錫を含有する酸化物薄膜を用いたＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ）が記載されている。
【０００７】
【特許文献１】特開２００３−８６８０８号公報
【特許文献２】特開２００４−２７３６１４号公報
【非特許文献１】Applied Physics Letter 86,013503(2005)
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、このような金属酸化物からなる透明半導体薄膜は、成膜後の熱履歴により特性が変化したり、面内分布が大きかったりして、再現性が悪いなどの理由で工業化が困難であった。また、電界効果移動度、ｏｎ−ｏｆｆ比、漏れ電流などのＴＦＴ特性を改善するために、ＡＬＤ法で積層した超格子結晶などの極めて特殊なゲート絶縁膜を用いる必要があるが、このようにすると、ゲート絶縁膜の製造工程が複雑になり、一貫したプロセスで製造できないおそれがある。また、金属のゲート配線との密着性が低かったり、接触抵抗が発生したりするおそれもある。
【０００９】
本発明は、上記の事情に鑑みなされたものであり、比較的低温で作製でき、屈曲性のある樹脂基板上にも形成可能な半導体薄膜であって、キャリア密度が低いとともに、ホール移動度が高く、また、エネルギーバンドギャップが大きい半導体薄膜、及びそのような半導体薄膜の製造方法、並びにそのような半導体薄膜を用いた、電界効果移動度とｏｎ−ｏｆｆ比が高いとともに、漏れ電流の発生などの照射光による影響を小さくして、素子特性を向上させた薄膜トランジスタの提供を目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決する本発明に係る半導体薄膜は、酸化亜鉛と酸化錫を含有する非晶質膜からなる半導体薄膜であって、比抵抗が１０２〜１０７Ωｃｍ、キャリア密度が１０＋１７ｃｍ−３以下、ホール移動度（ｈａｌｌｍｏｂｉｌｉｔｙ；ホール測定により求めた電荷移動度）が２ｃｍ２／Ｖ・ｓｅｃ以上、エネルギーバンドギャップが２．４eＶ以上の非縮退半導体薄膜であり、前記非晶質膜中の亜鉛［Ｚｎ］と錫［Ｓｎ］の原子比が、Ｚｎ／（Ｚｎ＋Ｓｎ）＝０．６７〜０．９５である構成としてある。
【００１１】
このような構成とした本発明に係る半導体薄膜は、酸化亜鉛と酸化錫を含有することにより非晶質膜を広い温度範囲で半導体薄膜を作製しやすくなるとともに、非晶質膜は、大面積で均一な物性を発現しやすくなるため、表示パネルなどの用途に好適となる。
本発明に係る半導体薄膜において、比抵抗が１０Ωｃｍより小さくなると、薄膜トランジスタ１などの素子を構成した際に、漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、ｏｎ−ｏｆｆ比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。
また、比抵抗が１０７Ωｃｍより大きいと、薄膜トランジスタ１の閾値電圧が高くなったり、駆動時に過大な電圧を掛けなければならなかったりするおそれがある。
【００１２】
また、本発明に係る半導体薄膜は、キャリア密度が１０＋１７ｃｍ−３以下、ホール移動度が２ｃｍ２／Ｖ・ｓｅｃ以上、エネルギーバンドギャップが２．４eＶ以上の非縮退半導体薄膜であるが、キャリア密度が１０＋１７ｃｍ−３より大きくなると、薄膜トランジスタ１などの素子を構成した際に、漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、ｏｎ−ｏｆｆ比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。
また、ホール移動度が２ｃｍ２／Ｖｓより小さいと、薄膜トランジスタ１の電界効果移動度が小さくなってしまい、表示素子を駆動するスイッチング素子として用いる場合に、アモルファスシリコンと同様に、スイチング速度が遅く、高速な動画の表示に追従できないおそれがある。
また、エネルギーバンドギャップが２．４ｅＶより小さいと、可視光が照射された際に、価電子帯の電子が励起されて導電性を示し、漏れ電流が生じやすくなるおそれがある。
また、縮退半導体であるとキャリア密度を低密度で安定的に制御できないおそれがある。ここで、非縮退半導体薄膜はキャリア密度が温度に依存して変化する半導体薄膜をいい、キャリア密度の温度依存性は、ホール測定から求めることができる。
【００１３】
また、本発明に係る半導体薄膜は、前記非晶質膜中の亜鉛［Ｚｎ］と錫［Ｓｎ］の原子比が、Ｚｎ／（Ｚｎ＋Ｓｎ）＝０．４０〜０．９５であるのが好ましい。
原子比［Ｚｎ／（Ｚｎ＋Ｓｎ）］が０．４０より小さいと、過剰に存在する錫の価数が変化し、キャリア密度の調整を困難にするおそれがある。
一方、原子比［Ｚｎ／（Ｚｎ＋Ｓｎ）］が０．９５より大きくなると、部分的に酸化亜鉛が結晶化して特性にむらが生じるおそれがある。
【００１４】
また、本発明に係る半導体薄膜は、波長５５０ｎｍの透過率が７５％以上であるのが好ましく、このようにすることで、半導体薄膜が画素電極部にはみ出たり、半導体薄膜と画素電極部の一部あるいは全体が重なった場合であっても、透過率や輝度を低下させたり、色調が変化したりするような不具合を有効に回避することができる。
【００１５】
また、本発明に係る半導体薄膜は、仕事関数が３．５〜６．５ｅＶであるのが好ましく、このようにすることで、漏れ電流が発生したり、エネルギー障壁などが発生したりすることによるトランジスタの特性低下を有効に回避することができる。
【００１６】
また、本発明に係る半導体薄膜の製造方法は、前述したような半導体薄膜を製造するための方法であって、酸化亜鉛と酸化錫を含有する非晶質膜を物理成膜法で成膜した後に、酸素存在下で膜面の温度が、成膜時の基板温度以上の温度となる後処理工程を行う方法としてある。
このような方法とすることにより、半導体薄膜中のキャリア密度を制御しながら、前述したような半導体薄膜を製造することができる。
【００１７】
また、本発明に係る薄膜トランジスタは、前述したような半導体薄膜を有する構成とすることができる。
【発明の効果】
【００１８】
以上のように、本発明によれば、ガラス基板や樹脂基板などに広い温度範囲で形成することができるとともに、可視光に対して安定で誤作動を起こし難い、漏れ電流の小さい優れた電界効果型トランジスタを構成する半導体薄膜を提供することができる。また、本発明の半導体薄膜は、比較的低温で形成することができるため、樹脂基板上に形成して、屈曲性のある薄膜トランジスタなどを提供することもできる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好ましい実施形態について説明する。
【００２０】
［第一実施形態］
まず、本発明に係る薄膜トランジスタの第一実施形態について説明する。
なお、図１は、本発明に係る薄膜トランジスタの第一実施形態の概略を示す説明図である。
【００２１】
図示する例において、電界効果型トランジスタとしての薄膜トランジスタ１は、ガラス基板６０上にドレイン電極１０とソース電極２０とを離間して形成するとともに、ドレイン電極１０とソース電極２０のそれぞれの少なくとも一部と接するように透明半導体薄膜４０を形成し、さらに、透明半導体薄膜４０上に、ゲート絶縁膜５０、ゲート電極３０をこの順で形成してなるトップゲート型の薄膜トランジスタ１として構成されている。
【００２２】
本実施形態において、基板６０としては、Ｓｉウェファー基板、ガラス基板、樹脂基板など、この種の薄膜トランジスタに一般に用いられているものを制限なく使用できるが、耐熱性の観点からＳｉウェファー基板、又はガラス基板を使用するのが好ましい。
【００２３】
また、ゲート電極３０、ソ−ス電極２０、ドレイン電極１０の各電極を形成する材料に特に制限はなく、本実施形態の効果を失わない範囲で一般に用いられているものを任意に選択することができる。例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ２などの透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａなどの金属電極、又はこれらを含む合金の金属電極を用いることができる。
ゲート電極３０、ソ−ス電極２０、ドレイン電極１０の各電極は、異なる二層以上の導電層を積層した多層構造とすることもでき、図示する例において、各電極３０，２０，１０は、それぞれ第一導電層３１，２１，１１と第二導電層３２，２２，１２とから構成されている。
【００２４】
また、ゲート絶縁膜５０を形成する材料にも特に制限はない。本実施形態の発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３などの酸化物を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、特に好ましくはＳｉＯ２，ＳｉＮｘである。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
このようなゲート絶縁膜５０は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜５０は、結晶質を含むもの、多結晶を含むもの、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶を含むものか、非晶質であるものが好ましく、非晶質であるものが非晶質膜である透明半導体層との密着性がよいため特に好ましい。
【００２５】
本実施形態において、透明半導体薄膜４０は、酸化亜鉛と酸化錫を含有する非晶質からなり、比抵抗が１０２〜１０７Ωｃｍ、ホール測定で求めたキャリア密度が１０＋１７ｃｍ−３以下、ホール移動度が２ｃｍ２／Ｖ・ｓｅｃ以上、伝導帯と価電子帯とのエネルギーバンドギャップが２．４ｅＶ以上となるように形成してある。
このような酸化亜鉛と酸化錫を含有する非晶質膜は、広い温度範囲で作製しやすいとともに、非晶質膜とすることにより大面積で均一な物性を発現しやすくなるため、表示パネルなどの用途で特に好ましい。
なお、非晶質膜であることは、Ｘ線回折で明確なピークが現れないことで確認できる。
【００２６】
ここで、比抵抗が１０２Ωｃｍより小さいと、薄膜トランジスタ１などの素子を構成した際に、漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、ｏｎ−ｏｆｆ比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。一方、比抵抗が１０７Ωｃｍより大きいと、薄膜トランジスタ１の閾値電圧が高くなったりあるいは変動したり、駆動時に過大な電圧を掛けなければならなかったりするおそれがある。
このような不具合をより有効に回避するためには、比抵抗は１０２〜１０６Ωｃｍが好ましく、１０３〜１０５Ωｃｍが特に好ましい。
【００２７】
また、キャリア密度が１０＋１７ｃｍ−３より大きくなると、薄膜トランジスタ１などの素子を構成した際に、漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、ｏｎ−ｏｆｆ比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。このような不具合をより有効に回避するには、キャリア密度は、１０＋１６ｃｍ−３以下とするのが好ましく、より好ましくは１０＋１５ｃｍ−３以下であり、１０＋１４ｃｍ−３以下とするのが特に好ましい。
【００２８】
また、ホール移動度が２ｃｍ２／Ｖｓより小さいと、薄膜トランジスタ１の電界効果移動度が小さくなってしまい、表示素子を駆動するスイッチング素子として用いる場合に、アモルファスシリコンと同様に、スイチング速度が遅く、高速な動画の表示に追従できないおそれがある。このような不具合をより有効に回避するには、ホール移動度は、５ｃｍ２／Ｖｓ以上とするのが好ましく、より好ましくは８ｃｍ２／Ｖｓ以上、さらに好ましくは１１ｃｍ２／Ｖｓ以上であり、１４ｃｍ２／Ｖｓ以上とするのが特に好ましい。
【００２９】
このように、透明半導体薄膜４０をキャリア密度が１０＋１７ｃｍ−３以下、ホール移動度が２ｃｍ２／Ｖｓ以上に形成することで、電界効果移動度とともに、ｏｎｎ−ｏｆｆ比も高く、また、ノーマリーオフを示し、かつ、ピンチオフが明瞭な、従来のアモルファスシリコンを用いた電界効果型トランジスタに代わる大面積化の可能な、新たな優れた電界効果型トランジスタを得ることができる。
【００３０】
また、エネルギーバンドギャップが２．４ｅＶより小さいと、可視光が照射された際に、価電子帯の電子が励起されて導電性を示し、漏れ電流が生じやすくなるおそれがある。このような不具合をより有効に回避するには、エネルギーバンドギャップは、好ましくは２．６ｅＶ以上、より好ましくは２．８ｅＶ以上、さらに好ましくは３．０ｅｖ以上であり、３．２ｅＶ以上が特に好ましい。
【００３１】
また、透明半導体薄膜４０は、非縮退半導体薄膜であるのが好ましく、縮退半導体であるとキャリア密度を低密度で安定的に制御できないおそれがある。
【００３２】
ここで、非縮退半導体薄膜とは、キャリア密度が温度に依存して変化する半導体薄膜であり、これに対して、縮退半導体薄膜とは、キャリア密度が温度に依存せずに一定の値を示す半導体薄膜のことをいう。このキャリア密度の温度依存性は、ホール測定から求めることができる。
【００３３】
また、半導体薄膜５０中に含有される亜鉛（Ｚｎ）と錫（Ｓｎ）の原子比（Ｚｎ／（Ｚｎ＋Ｓｎ））は、０．４０〜０．９５とする。
原子比（Ｚｎ／（Ｚｎ＋Ｓｎ））が０．４０より小さく、亜鉛の含有率が少ないと、過剰に存在する錫の価数が変化し、キャリア密度の調整を困難にするおそれがある。また、成膜時の温度や後処理の温度が低いときに、ホール移動度が低くなるおそれがある。
一方、原子比（Ｚｎ／（Ｚｎ＋Ｓｎ））が０．９５より大きくなり、亜鉛の含有率が過剰になると、部分的に酸化亜鉛が結晶化して特性にむらが生じるおそれがある。
本実施形態において、上記のような不具合をより有効に回避するためには、原子比（Ｚｎ／（Ｚｎ＋Ｓｎ））は０．５１〜０．９４であるのが好ましくは、より好ましくは０．６７〜０．９３、さらに好ましくは０．６８〜０．９２であり、０．７〜０．９が特に好ましい。
【００３４】
また、半導体薄膜５０中に酸化亜鉛と酸化錫を含有させるにあたり、半導体薄膜５０中の酸素を除くすべての原子に対して、亜鉛と錫を合せた原子比が０．５以上であることが好ましく、０．５より小さいと亜鉛と錫による導電経路が形成できず移動度が低下するおそれがある。
このような不具合をより有効に回避するためには、上記原子比は、より好ましくは０．７以上、さらに好ましく、０．８以上であり、０．９以上が特に好ましい。
【００３５】
ここで、透明半導体薄膜４０には、本実施形態の効果を損なわない範囲で酸化亜鉛、酸化錫以外の第三の金属元素や、その化合物が含まれていることが好ましい。
第三金属元素［Ｍ］としては、３Ｂ族（Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｉ）、あるいは３Ａ族（Ｓｃ、Ｙ）、あるいはランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）が挙げられる。また、その含有量は、原子比［Ｍ／（Ｍ＋Ｚｎ＋Ｓｎ）］が、０〜０．３となるよう調整するのが好ましく、０．０００１〜０．２に調整するのがより好ましく、０．０１〜０．１に調整するのが特に好ましい。
【００３６】
また、透明半導体薄膜４０は、波長５５０ｎｍの透過率が７５％以上であるのが好ましい。波長５５０ｎｍの透過率が７５％より小さいと、半導体薄膜が画素電極部にはみ出た場合に透過率を低下させ、輝度が低下したり、色調が変化したりするおそれがある。このような不具合をより有効に回避するためには、波長５５０ｎｍの透過率は８０％以上が好ましく、８５％以上が特に好ましい。
【００３７】
また、透明半導体薄膜４０は、仕事関数が３．５〜６．５ｅＶであるのが好ましい。仕事関数が３．５ｅＶより小さいと、ゲート絶縁膜との界面で電価の注入などが生じて漏れ電流が発生するなど、トランジスタ特性が低下するおそれがある。一方、６．５ｅＶより大きいと、ゲート絶縁膜との界面でエネルギー障壁などが発生しｐｉｎｃｈ−ｏｆｆ特性が悪化するなどトランジスタ特性が低下するおそれがある。このような不具合をより有効に回避するためには、仕事関数は、３．８〜６．２ｅＶが好ましく、４．０〜６．０ｅＶがより好ましく、４．３〜５．７ｅＶがさらに好ましく、４．５〜５．５ｅＶが特に好ましい。
【００３８】
本実施形態において、透明半導体薄膜４０を形成する成膜方法としては、スプレー法、ディップ法、ＣＶＤ法などの化学的成膜方法のほか、物理的成膜方法も利用することができる。キャリア密度の制御や、膜質の向上が容易であるとう観点から、物理的成膜方法の方が好ましい。
【００３９】
物理的成膜方法としては、例えば、スパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法などを挙げることができるが、工業的には量産性が高いスパッタ法が好ましい。
スパッタ法としては、例えば、ＤＣスパッタ法、ＲＦスパッタ法、ＡＣスパッタ法、ＥＣＲスパッタ法、対向ターゲットスパッタ法などが挙げられる。これらのなかでも、工業的に量産性が高く、また、ＲＦスパッタ法よりもキャリア濃度を下げやすいＤＣスパッタ法や、ＡＣスパッタ法が好ましい。また、成膜による界面の劣化を抑えて、漏れ電流を抑制したり、ｏｎｎ−ｏｆｆ比などの透明半導体薄膜４０の特性を向上させたりするには、膜質の制御がしやすいＥＣＲスパッタ法や、対向ターゲットスパッタ法が好ましい。
【００４０】
スパッタ法を用いる場合、酸化亜鉛と酸化錫とを含有する焼結ターゲットを用いても、酸化亜鉛を含有する焼結ターゲットと酸化錫を含有する焼結ターゲットを用いて共スパッタしてもよい。また、亜鉛や錫からなる金属ターゲット、あるいは合金ターゲットを用いて酸素などのガスを導入しながら、反応性スパッタを行なってもよい。
再現性、大面積での均一性から酸化亜鉛と酸化錫とを含有する焼結ターゲットを用いることが好ましい。
【００４１】
酸化亜鉛と酸化錫とを含有する焼結ターゲットを用いる場合、その相対密度は、通常７５％以上、好ましくは８０％以上，より好ましくは８５％以上、さらに好ましくは９０％以上、特に好ましくは９５％以上である。
また、酸化亜鉛と酸化錫とを含有する焼結ターゲットのバルク抵抗は、通常５００Ωｃｍ以下とする。さらに、酸化亜鉛と酸化錫とを含有する焼結ターゲットは、平均粒径２０μｍ以下のＺｎ２ＳｎＯ４で表されるスピネル型の結晶を含むものが好ましい。
【００４２】
酸化亜鉛と酸化錫とを含有する焼結ターゲットは、通常１１５０℃以上で焼結されたものを用いる。１１５０℃より低い温度で焼結したものを用いると、ターゲット中の酸素原子の含有量が多いため、成膜時のスパッタチャンバー中の酸素原子数のコントロールが困難となり、半導体薄膜のキャリア密度が不安定でばらつきの多いものとなるおそれがある。
このような不具合をより有効に回避するために、焼結ターゲットは、好ましくは１２００℃以上、より好ましくは１２５０℃以上、さらに好ましくは１３００℃以上で焼結したものを用いるのがよい。
【００４３】
スパッタ法を用いる場合、到達圧力は、通常５×１０−２Ｐａ以下とするが、５×１０−２Ｐａより大きいと、雰囲気ガス中のＨ２Ｏなどから水素原子が供給されてホール移動度が低下するおそれがある。
このような不具合をより有効に回避するためには、到達圧力は、好ましくは５×１０−３Ｐａ以下、さらに好ましくは５×１０−４Ｐａ以下であり、５×１０−５Ｐａ以下であるのが特に好ましい。
【００４４】
また、雰囲気ガス中の水Ｈ２Ｏ、又は水素Ｈ２の濃度は、通常１．２ｖｏｌ％以下とする。１．２ｖｏｌ％より大きいとホール移動度が低下するおそれがある。これは、水素Ｈが、亜鉛、錫、酸素の結合を乱してしまったり、電荷移動時の散乱因子になったりするためと推定される。
このような不具合をより有効に回避するためには、雰囲気ガス中の水Ｈ２Ｏ、又は水素Ｈ２の濃度は、好ましくは１．０ｖｏｌ％以下、より好ましくは０．１ｖｏｌ％以下であり、０．０１ｖｏｌ％以下であるのが特に好ましい。
【００４５】
また、膜の透過率（透明性）を向上させるなどのために酸素を導入する場合、雰囲気ガス中の酸素分圧は、通常４０×１０−３Ｐａ以下とする。雰囲気ガス中の酸素分圧が４０×１０−３Ｐａより大きいと、ホール移動度が低下したり、ホール移動度やキャリア濃度が不安定となったりするおそれがある。これは成膜時に雰囲気ガス中の酸素が多すぎると、結晶格子間に取り込まれる酸素が多くなり散乱の原因となったり、容易に膜中から離脱し不安定化したりするためと推定される。このような不具合をより有効に回避するためには、雰囲気ガス中の酸素分圧は、好ましくは１５×１０−３Ｐａ以下、より好ましくは７×１０−３Ｐａ以下であり、１×１０−３Ｐａ以下であるのが特に好ましい。
【００４６】
また、このような成膜工程において、成膜時の基板温度は、通常２５〜３００℃とする。基板温度が２５℃より低いと比抵抗が大きくなり過ぎたり、トランジスタを構成した際の電界効果移動度が小さくなったり、駆動時の発熱や周囲温度により特性が低下するおそれがある。また、３００℃より大きいと比抵抗が大きくなり過ぎたり、キャリア密度が高すぎたり、トランジスタを構成した際の電界効果移動度が小さくなるおそれがある。
このような不具合をより有効に回避するためには、基板温度は、好ましくは１８０〜２９０℃、より好ましくは２００〜２７０℃である。
【００４７】
なお、大面積をスパッタ法で成膜する場合、膜質の均一性を持たせるため、基板を固定したフォルダーは回転させる、マグネットを動かしエロージョン範囲を広げるなどの方法をとることが好ましい。
【００４８】
このような成膜工程を終えた後に、本実施形態では、好ましくは物理成膜法で成膜した酸化亜鉛と酸化錫とを含有する薄膜に対して、酸素存在下で膜面の温度が成膜時の基板温度以上の温度となるような後処理を施すことによって、透明半導体薄膜４０中のキャリア密度を制御することができる。
このとき、熱処理時の膜面の温度が、成膜時の基板温度より１００〜２７０℃高い方が好ましい。この温度差が１００℃より小さいと熱処理効果が無く、２７０℃より高いと基板が変形したり、半導体薄膜界面が変質し半導体特性が低下したりするおそれがある。このような不具合をより有効に回避するには、成膜時の基板温度より熱処理時の膜面の温度が１３０〜２４０℃高いものがより好ましく、１６０〜２１０℃高いものが特に好ましい。
なお、成膜時に酸素などのガス成分の濃度を制御して、キャリア密度を制御する方法もあるが、このような方法では、ホール移動度が低下するおそれがある。これは、キャリア制御のために導入したガス成分が、膜中に取り込まれ散乱因子となっているものと推定される。
【００４９】
このような後処理工程は、オゾン処理、熱処理、レーザーアニールなどを制限なく利用できるが、酸素存在下で膜の温度が成膜時の基板温度以上になるものが好ましく、通常１００〜５００℃となるように処理を施す。処理温度が１００℃より低いと効果が不十分となるおそれがあり、５００℃より高いと基板にダメージを与えるおそれがある。このような不具合を有効に回避するためには、後工程における処理温度は、１５０〜４００℃であるのが好ましく、特に好ましくは２００〜２９０℃である。
【００５０】
本実施形態において、薄膜トランジスタ１の電界効果移動度は、通常１０ｃｍ２／Ｖｓ以上とする。電界効果移動度が１０ｃｍ２／Ｖｓより小さいと、スイッチング速度が遅くなるおそれがある。このような不具合をより有効に回避するために、電界効果移動度は、好ましくは１３ｃｍ２／Ｖｓ以上、より好ましくは１８ｃｍ２／Ｖｓ以上、さらに好ましくは３０ｃｍ２／Ｖｓ以上であり、特に好ましくは５０ｃｍ２／Ｖｓ以上である。
また、薄膜トランジスタ１のｏｎ−ｏｆｆ比は、通常１０３以上とするが、好ましくは１０４以上、よりより好ましく１０５以上、さらに好ましくは１０６以上であり、特に好ましくは１０７以上である。
また、閾値電圧（Ｖｔｈ）がプラスでノーマリーオフとなることが好ましい。閾値電圧（Ｖｔｈ）がマイナスでノーマリーオンとなると、消費電力が大きくなるおそれがある。
【００５１】
［第二実施形態］
次に、本発明に係る薄膜トランジスタの第二実施形態について説明する。
なお、図２は、本発明に係る薄膜トランジスタの第二実施形態の概略を示す説明図である。
【００５２】
図示する例において、薄膜トランジスタ１は、ガラス基板６０上に形成されたゲート電極３０の上に、ゲート絶縁膜Ｂ５２とゲート絶縁膜Ａ５１とをこの順で積層し、さらに、その上に透明半導体薄膜４０を形成している。そして、この透明半導体薄膜４０上の両側に、ソース電極２０とドレイン電極１０とが形成されるボトムゲート型の薄膜トランジスタ１として構成されている。
【００５３】
前述した第一実施形態では、トップゲート型の薄膜トランジスタの例を挙げたが、薄膜トランジスタのタイプとしては、本実施形態のように、ボトムゲート型の薄膜トランジスタとすることもできる。
【００５４】
第一実施形態のようなトップゲート型の薄膜トランジスタとすると、ゲート絶縁膜５０の成膜により透明半導体薄膜４０の表面（界面）が劣化する場合があり、これを避けるためには、本実施形態のようなボトムゲート型とするのが好ましい。また、本実施形態のようなボトムゲート型の薄膜トランジスタとすると、透明半導体薄膜４０の成膜によりゲート絶縁膜（ゲート絶縁膜Ａ５１）の表面（界面）が劣化する場合があり、これを避けるためには、第一実施形態のようなトップゲート型とするのが好ましい。
【００５５】
本実施形態においても、透明半導体薄膜４０は、前述したのと同様にして形成することができ、ボトムゲート型の薄膜トランジスタとした以外は、第一実施形態と同様であるため、他の構成についての詳細な説明は省略する。
【実施例】
【００５６】
以下、具体的な実施例を挙げて、本発明をより詳細に説明する。
【００５７】
［評価例１］
（１）スパッタリングターゲットの製造、及び評価
１．ターゲットの製造
原料として、平均粒径が２．０μｍの酸化亜鉛と、０．６μｍの酸化錫とを混合して、これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形して、これを焼成炉に入れ、酸素ガス加圧下において、１，４００℃，４８時間の条件で焼成して、焼結体（ターゲット）を得た。このとき、昇温速度は、３℃／分であった。
２．ターゲットの評価
得られたターゲットにつき、密度を測定した。その結果、理論相対密度は８６％であった。
【００５８】
（２）透明半導体薄膜の成膜
上記（１）で得られたスパッタリングターゲットを、ＤＣスパッタ法の一つであるＤＣマグネトロンスパッタリング法の成膜装置に装着し、ガラス基板（コーニング１７３７）上に透明導電膜を成膜した。
ここでのスパッタ条件としては、基板温度２００℃、到達圧力；５×１０−５Ｐａ、雰囲気ガス；Ａｒ１００％、スパッタ圧力（全圧）；０．４Ｐａ、到達圧力５×１０−５Ｐａ、基板温度２００℃、投入電力１００Ｗ、成膜時間２０分間とした。
この結果、ガラス基板上に、膜厚が約１００ｎｍの透明導電性酸化物が形成された透明導電ガラスが得られた。
なお、得られた膜組成をＩＣＰ法で分析したところ、原子比〔Ｚｎ／（Ｚｎ＋Ｓｎ）〕が０．６０、原子比〔Ｓｎ／（Ｚｎ＋Ｓｎ）〕が０．４０であった。
【００５９】
（３）透明半導体薄膜の酸化処理
上記（２）で得られた透明半導体薄膜を大気中（酸素存在下）２８０℃で、２時間加熱（大気下熱処理）することで酸化処理を行なった。
【００６０】
（４）透明半導体薄膜の物性の評価
上記（３）で得られた透明半導体薄膜のキャリア密度、及びホール移動度をホール測定装置により測定した。キャリア密度は１．２×１０１４ｃｍ−３、ホール移動度３５ｃｍ２／Ｖｓであった。また、四端子法により測定した比抵抗値は、１．２×１０３Ωｃｍであった。
なお、Ｘ線回折で非晶質膜であることを確認した。
【００６１】
ホール測定装置、及びその測定条件は下記のとおりであった、
ホール測定装置：Resi Test８３１０（東陽テクニカ製）
測定条件：ＡＣホール測定、測定温度３００Ｋ、磁場０．４５Tesla
【００６２】
さらに、この透明導電性酸化物の透明性については、分光光度計により波長５５０ｎｍの光線についての光線透過率が８８％であり、透明性においても優れたものであった。また、エネルギーバンドギャップは３．３ｅＶと十分に大きかった。
【００６３】
また、上記とほぼ同じ半導体膜を用いて、ＳｉＮｘ膜をゲート絶縁膜としたボトムゲート型薄膜トランジスタを作成したところ、明瞭なピンチオフ特性を示し安定して駆動した。また、経時変化も少なかった。
【００６４】
［評価例２〜５、実施例１］
原料の組成比、成膜条件、酸化処理条件を表１のように調整した以外は、評価例１と同様に作製評価した。その結果を表1に併せて示す。
【００６５】
【表１】
0005395994.tif 000002
【００６６】
なお、評価例２，３では、亜鉛と錫に加え、第三金属元素としてのＧａを、酸素を除く薄膜中の原子比［Ｇａ／（Ｇａ＋Ｚｎ＋Ｓｎ）］が０.０５となるよう調整した半導体薄膜においても同様の効果があることが確認できた。
【００６７】
［比較例１，２］
原料の組成比、成膜条件、酸化処理条件を表１のように調整した以外は、評価例１と同様に作製評価した。その結果を表1に併せて示す。
【００６８】
以上、本発明について、好ましい実施形態を示して説明したが、本発明は、前述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることはいうまでもない。
【００６９】
例えば、前述した実施形態では、薄膜トランジスタの例を挙げたが、本発明に係る半導体薄膜は、種々の電界効果型トランジスタに適用することができる。
【産業上の利用可能性】
【００７０】
本発明における半導体薄膜は、薄膜トランジスタなどの電界効果型トランジスタに用いる半導体薄膜として広く利用することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明に係る薄膜トランジスタの第一実施形態の概略を示す説明図である。
【図２】本発明に係る薄膜トランジスタの第二実施形態の概略を示す説明図である。
【符号の説明】
【００７２】
１          薄膜トランジスタ
４０        透明半導体薄膜
【図１】
0005395994.tif 000003
【図２】
0005395994.tif 000004