(57)【特許請求の範囲】
【請求項１】
薄酸化物を有するSeOI基板（１）を製造する方法であって、
前記基板は、
ａ）1以上の半導体材料より製造された作用薄層（１１）、
ｂ）支持層、及び
ｃ）作用層と支持層の間の埋没酸化物薄層（１２）からなり、
前記方法は、
ｄ）前記埋没酸化物薄層に求められる厚み以上の厚みの埋没薄酸化物（１２）を備える中間SeOI基板を製造する工程、
ｅ）前記埋没薄酸化物（１２）を溶解し、それによって前記埋没酸化物薄層を形成する工程と、を含み、
前記方法は、
前記溶解工程後、酸化物層（１３）を基質上に製造するための酸化工程と、
電気的界面品質を向上させ、Dit値を減少するために、少なくとも酸化物層の一部が作用層を通して拡散するための、１１００℃〜１１５０℃の温度で処理する酸化物移動工程と、
を含むことを特徴とする方法。
【請求項２】
酸化物の溶解処理を実行して、埋没酸化物薄層を有するSeOI基板の界面品質を改良する方法であって、
前記方法は、
基板上に酸化物層を製造するために前記基板の酸化工程、及び
前記基板の電気的界面品質を向上させ、そのＤｉｔ値を減少させるために、少なくとも酸化物層の一部が、作用層を通して拡散するための、１１００℃〜１１５０℃の温度で処理する酸化物移動工程と、
を含むことを特徴とする方法。
【請求項３】
請求項１又は２に記載の方法であって、さらに前記酸化工程の間、酸化温度が１１００℃から１１５０℃であることを特徴とする方法。
【請求項４】
請求項１〜３のいずれか一項に記載の方法であって、さらに前記酸化工程が３０分未満で実行されることを特徴とする方法。
【請求項５】
請求項１〜３のいずれか一項に記載の方法であって、さらに前記酸化工程が２分未満で実行されることを特徴とする方法。
【請求項６】
請求項１又は２に記載の方法であって、前記酸化工程が、酸化物の堆積処理工程であって、９００℃未満の温度で実行されることを特徴とする方法。
【請求項７】
請求項６に記載の方法であって、酸化堆積処理が化学蒸着堆積処理、低圧化学蒸着堆積処理、原子層蒸着処理、またはプラズマ化学気相蒸着処理であることを特徴とする方法。
【請求項８】
請求項１〜７のいずれか一項に記載の方法であって、前記酸化蒸着処理が低圧化学蒸着堆積処理であって、前駆物質としてテトラエチルオルトケイ酸塩が使われることを特徴とする方法。
【請求項９】
請求項４、６〜８のいずれか一項に記載の方法であって、前記酸化処理後に脱酸素処理が実行されることを特徴とする方法。
【請求項１０】
請求項１〜９のいずれか一項に記載の方法であって、前記作用層が前記酸化処理前に５５ｎｍよりも薄いことを特徴とする方法。
【請求項１１】
請求項１〜１０のいずれか一項に記載の方法であって、前記溶解工程が主に前記埋没酸化物層の局所的な島状構造部分で実行されることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、埋没薄酸化物を有し、低いDit値のSeOI基板（絶縁体上の半導体）を製造する方法に関し、
前記基板は、
−１以上の半導体材料からなる作用薄層、
−支持層、及び
−前記作用層と支持層の間の酸化物薄層とからなり、
前記方法は、
−前記埋没酸化物薄層が必要とする厚さ以上の厚さを有する埋没酸化物薄層（Ｔｈｉｎ  ＢｕｒｉｅｄＯｘｉｄｅ  Ｌａｙｅｒ）を備えたSeOIの中間層を製造する工程、及び
−前記埋没酸化物層を溶解して、そこに前記埋没酸化物薄層を形成する前記埋没酸化物層の溶解工程とからなる。
【０００２】
本発明はとりわけ、UTBOX（Ｕｌｔｒａ  Ｔｈｉｎ  Ｂｕｒｉｅｄ  Ｏｘｉｄｅ；埋没薄酸化物）層を備えるSeOI基板の製造に適用される。より一般的には、本発明はUTBOX基板へ有利に適用されることを示す。
【０００３】
本発明は、SeOI基板にも関するものであり、特に埋没薄酸化物を備えた低いDit値で規定される高品質界面を有するSeOI基板に関する。
【０００４】
本発明は、酸化物溶解処理された埋没薄酸化物を備えた特別なSeOI基板に関するものである。本発明はまた、このようなSeOI基板の界面品質を改良する方法に関するものでもある。
【０００５】
SeOI基板は本明細書中において、
−シリコンのような１以上の半導体から製造される作用薄層、
−支持層、及び
−前記作用層と前記支持層の間の埋没酸化物（BOX）層を含む基板として理解される。
【０００６】
本明細書中で埋没酸化物薄層は、その厚みが１００ｎｍ未満のBOX層として理解される。
【０００７】
本明細書中では、また、埋没酸化物（UTBOX）超薄層とは、その厚みが５０ｎｍ未満のBOX層として理解される。したがって、UTBOX層とは、薄BOXの特別のタイプである。本明細書中において、埋没薄酸化物を備えるSeOI基板とは、埋没酸化物超薄層を備えるSeOI基板と理解される。
【０００８】
埋没酸化物薄層を備えるSeOI基板のDit値とは、基板の前記電気的品質を表わす。前記Ditは界面トラップ密度と相関する。それは、前記作用層とSeOIの前記埋没酸化物層の界面を特徴づける。
【０００９】
本明細書中において、「SeOI基板の界面品質」とは、前記Ditで特徴づけられる前記品質、および／又は前記作用層と前記BOX層の間の界面、又はその付近において観察される前記電荷移動性を意味する。
【背景技術】
【００１０】
埋没薄酸化物を有するSeOI基板の製造のための公知技術は、SeOI基板のBOX層の酸化物溶解処理を含む。このような処理の間、特に前記SeOIの前記作用層が薄い場合には、前記溶解は前記作用層を通し、拡散によって高い溶解率に達する。
【００１１】
本技術では、酸化物の溶解を促進するために、前記溶解パラメーター（気圧、温度、圧力）の制御が望まれ得る。このような加速はまた、時として、若干の未制御な溶解の結果であり得る。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
このような加速された溶解は、前記工程を加速することから、通常有利とみられる。
【００１３】
しかしながら、酸素溶解の速すぎる実行は、SeOI基板に高い溶解速度に起因した、高Dit値を有した界面欠陥（例えば1×1013 cm‐2eV‐1）をもたらすこととなる。
【００１４】
確かに、超過溶解速度に関係する欠点は、前記作用層と前記BOX間の前記界面に残存する欠陥の発生源となる。このような欠陥は次に、高いDitと低い電荷移動度を発生する。
【００１５】
低いDit値と高い電荷移動度を有する埋没酸化物薄層を備えたSeOI基板を製造する方法を提供することが本発明の目的である。
【００１６】
本明細書では、
−低Dit値とは1×1012 cm‐2eV‐1未満の数値を意味し、
−高電荷移動度とは、500 cm2V-1s‐1以上の電荷移動度を意味すると明記される。
【００１７】
さらに本発明は、速い溶解工程によって得られた埋没薄酸化物を備えたこのような高い品質のSeOI基板の製造を目的とする。
【００１８】
本発明はまた、速い溶解プロセスを受けた結果として、低Dit値と高電荷移動度を危険にし、界面欠陥を包含するようになった埋没薄酸化物を備えるSeOI基板が、良好なDit値と電荷移動度の回復を可能とすることを目的とする。
【課題を解決するための手段】
【００１９】
この目的のため、本発明は埋没酸化物薄層を備えたSeOI基板の製造のための方法を提供するものであって、前記基板は、
−1つ以上の半導体からなる作用層、
−支持層、及び
−前記作用層と前記支持層の間の埋没酸化物薄層を含み、
前記方法は、
−前記埋没酸化物薄層が必要とするよりも厚みのある埋没酸化物薄層を有するSeOI基板中間体を製造する工程、
−前記埋没酸化物層を溶解し、それによって前記埋没酸化物薄層を形成する工程、
前記溶解工程後、前記基板上に酸化物層を形成するための前記基板の酸化工程、及び
前記基板の前記電気的界面品質を向上し、Dit値を減少さるために、すくなくとも前記酸化物層の一部が、前記作用層を通して拡散するための酸化物の移動工程を含むことを特徴とする方法である。
【００２０】
本発明はまた、酸化溶解工程処理がなされた埋没酸化物薄層を備えるSeOI基板の前記界面品質を改良するための方法を提示し、前記方法は、前記基板上に酸化物層を形成するための酸化工程、及び前記電気的界面品質を改良し、そのDit値を減少するために、前記酸化物層の一部が作用層を通して拡散するための酸化物の移動工程と、を含むことを特徴とする方法である。
【００２１】
好ましい方法は以下のとおりであるが、必ずしもこの側面に限定されるものではない。
−前記酸化工程中の前記酸化温度は１１００℃から１１５０℃からなり、
−前記酸化工程は３０分未満であり、
−前記酸化工程は２分未満であり、
−前記酸化工程が酸化物堆積処理で、温度は９００℃未満で行われ、
−酸化物堆積処理後、熱処理が１１００℃から１１５０℃の間を含む温度で行われ、
−酸化物堆積処理は化学蒸着、低圧化学蒸着処理、原子層蒸着処理、またはプラズマ化学気相蒸着処理であり、
−前記酸化物蒸着処理はテトラエチルオルトケイ酸塩（tetraethylorthosilicate）を前駆物質として用いる低圧化学蒸着処理であり、
−脱酸素工程が酸化処理後に行われ、
−酸化処理前の作用層は55 nmより薄く、
−溶解処理は主に前記埋没酸化物層の局所的な島状構造物部分（local island(s)）上で行われる。
【００２２】
本発明はまた、このような方法で製造されたSeOI のDit値が1×1012 cm‐2eV‐1未満であることを特徴とするSeOIの製造工程も提案する。とりわけ、このようなSeOIは電荷移動度が500 cm2V-1s-1以上である。
【００２３】
その他の発明の特徴、目的、効果は以下の図で説明される記載を読めばより詳細に理解されるであろう。
【図面の簡単な説明】
【００２４】
【図１】擬似（Pseudo）-MOSFET測定法から抽出された異なる条件下において溶解処理されたSeOIと関連した電気的パラメーターを集めた表である。
【図２】溶解処理されるSeOIに関するDit値の劇的変化を、溶解処理中に得られるBOX溶解速度の関数として示したグラフである。
【図３】溶解処理中のBOX界面における劇的変化を模式的に示す図である。
【図４】実施形態による酸化工程の結果を模式的に示す図である（異なる層の厚みは正確な縮尺ではない）。
【００２５】
上記のとおり、酸化処理の間、前記作用層１１が薄いほど、前記溶解速度は速い。図１はしたがって、SeOI基板１にとって、前記作用層１１（ここではシリコン）が55 nmよりも薄い場合、前記溶解速度は速くなる（0.06 A/sec超）ことを示す。
【００２６】
図２は高Dit値が早い溶解速度に起因する事実を示す。
【００２７】
図中、
四角は、溶解処理に施され異なる厚みのSi作用層１１を備えるSeOI試料のDit測定値を表わす記号である。
及び、菱形は前記Si作用層１１と同じ厚みを有するSeOI対照試料のDit測定値を表わす記号であるが、溶解処理を実行していない。
【００２８】
0005412445.tif 000002
【００２９】
図３に示すように、SeOI１に前記溶解処理が実行される間、前記作用層１１と前記埋没酸化物層１２の間の前記界面は動く。これが前記埋没酸化物層を薄くすることになる。
【発明を実施するための形態】
【００３０】
SeOI基板１の前記Ditを改善するために、特に溶解処理がなされた埋没酸化物薄層１２を備えるSeOI基板に溶解処理後に、以下の工程を追加する。
【００３１】
前記基板上に酸化物層１３を形成するための前記基板の酸化工程、及び前記酸化物層１３の少なくとも一部を、作用層１１を通して拡散させて酸化物を移動させる工程であって、それによって、前記基板の電気的界面の質を高め、そのDit値を低下させるために、前記作用層と前記BOXの間の界面を硬化する工程。
【００３２】
本発明における前記酸化処理は重要である。なぜならば、酸素物溶解は埋没酸化物薄層を有する基板の前記界面近くの酸素の欠乏を招き、それゆえに高いDitと低い電荷移動度を招来することになるからである。
【００３３】
前記酸化工程と酸化物の前記移動工程は逐次的、同時的である。
【００３４】
最初の実施形態は、酸化工程の酸化雰囲気は、温度１１００℃から１１５０℃にて３０分、より好ましくは、１０分と３０分の間である。
【００３５】
このような酸化物は、図４に示すようにSeOIの前記作用層１１の上部層１３を酸化する。前記上部酸化物層の前記厚みは最大約７０ｎｍである。
【００３６】
前記最初の実施形態は、酸化物の材料を供給し、酸化後も前記SeOI作用層の厚みをなおいくらか提供するのに充分な厚さの作用層１１を備えるSeOI基板に、良く適している。
【００３７】
典型的には、前記最初の実施形態は初期の厚みが７０ｎｍと１２０ｎｍの間にある作用層を有するSeOIに適用される。
【００３８】
酸化物層１３の厚みは典型的には７０ｎｍ未満である。
【００３９】
本発明の第二の実施形態によれば、前記酸化工程は、毎分約5℃の温度上昇勾配の酸化性雰囲気におけるRTO型処理（Rapid Thermal Oxidation；迅速温度酸化）である。前記温度は好ましくは、１１００℃から１１５０℃に設定される。前記処理時間は、2分未満である。
【００４０】
前記RTO型処理によって、前記作用層１１の上部層１３が形成されることとなる。
【００４１】
前記第一の実施形態よりも前記酸化時間が短いため、前記酸化上部層１３の前記厚みは、図４に模式的に示すように３０ｎｍ未満である。
【００４２】
本発明の前記第二の実施形態は、初期の厚みが５０ｎｍと同程度とすることができる作用層を備えるSeOI基板処理によく適している。
【００４３】
本発明における第三の実施形態では、酸化物堆積処理は９００℃未満の温度の酸化処理として実行される。前記酸化物層１３の形成後、熱処理は１１００℃から１１５０℃の間からなる温度にて１０〜３０分間、酸化雰囲気下で実行される。
【００４４】
この酸化堆積処理は、例えば化学蒸着（ＣＶＤ）、低圧化学蒸着（LPＣＶＤ）、原子層堆積蒸着（ＡＬＤ）、又はプラズマ化学気相堆積法（ＰＥＣＶＤ）とすることができる。
【００４５】
たとえば、前記酸化物層１２が二酸化ケイ素ＳｉＯ2膜である場合、テロラエチルオルトケイ酸塩（ＴＥＯＳ）を前駆物質としてLPＣＶＤを実行することが可能である。ＴＥＯＳは化学蒸着反応器に気体状態で導入される。使われている温度と圧力によってＴＥＯＳ分解を引き起こす。
【００４６】
Ｓｉ（ＯＣ2Ｈ5）4(g)→ＳｉＯ2（Ｓ）＋２.Ｃ2Ｈ4(g)＋２.ＣＨ３ＣＨ２ＯＨ(g)
前記二酸化ケイ素は前記作用層１１上に堆積する。
【００４７】
この処理は図４に示すように前期作用層上に酸化物層１３を誘導する。
【００４８】
すべての実施形態において、前記酸化雰囲気とは純粋酸素雰囲気か又は酸素と中性ガスとの混合をいう（例えばアルゴン）。
【００４９】
すべての実施形態において、高温での処理（１１００℃から１１５０℃）によって、前記作用層１１を通して、下方の前記作用層１１と前記埋没酸化物層１２の前記界面まで、酸化物が移動（拡散による）することとなる。
【００５０】
これは、酸化物溶解に先行し、及びその後に界面及び前記作用層／ＢＯＸ界面の間の領域の硬化につながる。このような硬化は、「未結合手」（ｄａｎｇｌｉｎｇ  ｂｏｎｄ）を排除し、よって界面の欠陥を減らす。
【００５１】
前記界面の前記硬化と、前記界面における平衡状態到達のため、充分なエネルギーを有するように、高温が要求される。前記界面における未結合手の減少に相当するこの平衡状態は、前記処理後の分子の転位に起因する。これらの「未結合手」は、結晶格子中の原子の結合の欠損である（ここでは前記作用層の材料の原子）である。これらは、酸素溶解中にＢＯＸ界面において形成される。
【００５２】
したがって、前記界面の硬化は酸素欠損の埋合わせに相当する。
【００５３】
前記酸化工程の持続時間が短いほど、前記作用層の酸化は少ない。前記適用される温度パラメーター（持続時間と温度）は前記界面の硬化の必要性と同時に、前記酸化工程で消費され得る前記作用層の前記厚みにも依存する。
【実施例】
【００５４】
［実施例１］
本発明の前記第一と第三の実施形態において、前記酸化処理は脱酸素工程の後、約１０分後に続く。このような脱酸素工程は例としてＨＦ処理を通して行われる。前記脱酸素工程は、前記ＵＴＢＯＸ基板１上の、硬化工程の後の前記残存酸素層の除去のために行われる。
【００５５】
本発明は特に、1×1012 cm-2eV-1よりも低いＤｉｔ値のＵＴＢＯＸ層１２を備えるＳｅＯＩ基板の生産に適用される。実際に、本発明は酸化溶解処理によって前記作用層１１と前記ＢＯＸ層の間の前記界面の前記品質に関して満足いく結果に導かれなかった埋没酸化物薄層を備えるSeOI 基板だけでなく、薄作用層の製造をも許容する。
【００５６】
本発明はすなわち５００cm 2 V-1s‐1以上の高い電荷移動度を示すSeOI 基板の製造にもよく適用している。
【００５７】
最後に本発明は局所的な酸化溶解にも適用され得、表面に適切な遮蔽がされ、溶解処理により埋没層の局所的な島状構造物部分が主に薄層化される。
【００５８】
このような場合、溶解処理後に得られる産物はパターン形成されたＳｅＯＩ基板である。
【図１】
0005412445.tif 000003
【図２】
0005412445.tif 000004
【図３】
0005412445.tif 000005
【図４】
0005412445.tif 000006