(57)【特許請求の範囲】
【請求項１】
少なくとも表面が絶縁性の基板の前記表面上に島状導電膜を形成し該島状導電膜を絶縁膜で覆って凸部を形成する工程と、
前記凸部の両側に前記凸部から離間して前記絶縁性基板の前記表面上に設けられた更なる凸部を形成し、前記凸部と前記更なる凸部との間に凹部を画定する工程と、
前記凸部を覆うアモルファス半導体膜を成膜する工程と、
前記アモルファス半導体膜にレーザ光を照射し溶融状態にして結晶化することで前記凸部上の膜厚が前記凸部の両側に隣接する領域における膜厚より小さい、結晶化された半導体膜を形成する工程と、
前記凸部の両側に隣接する領域の前記結晶化された半導体膜に一導電型の不純物元素を含ませてソース領域及びドレイン領域を形成する工程とを有する半導体装置の作製方法。
【請求項２】
少なくとも表面が絶縁性の基板の前記表面上に、少なくともチャネル形成領域に対応する箇所に島状導電膜を形成し該島状導電膜を絶縁膜で覆って凸部を形成する工程と、
前記凸部の両側に前記凸部から離間して前記絶縁性基板の前記表面上に設けられた更なる凸部を形成し、前記凸部と前記更なる凸部との間に凹部を画定する工程と、
前記凸部を覆うアモルファス半導体膜を成膜する工程と、
前記アモルファス半導体膜にレーザ光を照射し完全溶融状態にして結晶化するとともに前記凸部上の溶融した半導体の一部が前記凸部の両側に隣接する領域へと流れることで前記凸部上の膜厚が前記凸部の両側に隣接する領域における膜厚より小さい、結晶化された半導体膜を形成する工程と、
前記凸部の両側に隣接する領域の前記結晶化された半導体膜に一導電型の不純物元素を含ませてソース領域及びドレイン領域を形成する工程とを有する半導体装置の作製方法。
【請求項３】
前記絶縁性基板が透光性を有し、
前記結晶化された半導体膜に一導電型の不純物元素を含ませる工程が、
前記結晶化された半導体膜上にレジストを形成する工程と、
前記導電膜をマスクとして前記レジストを、前記絶縁性基板を介して露光する工程と、
露光された前記レジストの部分を除去する工程と、
残った前記レジストをマスクとして前記結晶化された半導体膜に前記不純物元素を含ませる工程とを有することを特徴とする請求項１または請求項２に記載の半導体装置の作製方法。
【請求項４】
前記凸部を形成する工程が、前記島状導電膜を形成した後、前記島状導電膜を前記絶縁膜で覆う前に、前記島状導電膜の側壁に隣接する絶縁材料からなるサイドウォールを形成する工程を有することを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置の作製方法。
【請求項５】
前記アモルファス半導体膜は、前記凸部の高さと概ね同じか、より大きい膜厚を有することを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関する。特に、ソース領域及びドレイン領域よりチャネル形成領域の膜厚が小さいボトムゲート型薄膜トランジスタの作製方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴという）では、チャネル形成領域を薄くすることで、トランジスタのスイッチング特性（サブスレッショルド特性）を示すＳ値を改善する（即ち、小さくする）ことができることが知られている。ここで、Ｓ値とはソース領域とドレイン領域間の電流（サブスレッショルド電流）が一桁増加するために必要なゲート電圧（ソース領域の電位を基準としたゲート電極との電位差）をいい、Ｓ値が小さいほどゲート電圧に対するサブスレッショルド電流の傾きが大きく、スイッチング特性に優れている。Ｓ値の小さいＴＦＴを用いることで、動作電圧の低減による消費電力の抑制やオフリーク電流の低減といった利点が得られる。しかしながら、チャネル形成領域を薄くするべく半導体膜全体を薄くするとソース領域及びドレイン領域も薄くなってしまい、ソース領域とドレイン領域との間におけるシート抵抗が増加し、更にソース領域及びドレイン領域と、ソース電極及びドレイン電極との間のコンタクト抵抗の増加という問題が生じる。従って、ソース領域及びドレイン領域の適切な膜厚を確保しつつチャネル形成領域の膜厚を小さくすることが好ましい。
【０００３】
そのようなチャネル形成領域のみを薄膜化する技術の一例が特許文献１に記載されている。特許文献１に記載の技術によると、チャネル形成領域は次のような手順で薄膜化される。まず、絶縁基板上のチャネル形成領域に対応する箇所に突起を形成する。このような突起は絶縁基板の表面の一部をエッチングにより除去することで形成することができる。続いて、突起を含む絶縁基板上にシリコン等からなる半導体層を所定の厚さに堆積して半導体層の突起に対応する部分が隆起状になるようにした後、この半導体層上に表面が平坦な絶縁膜を形成する。そして、突起に対応する位置の絶縁膜上にフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして半導体層にイオンを注入することで突起の両側の半導体層にソース領域およびドレイン領域を形成し、その後フォトレジスト膜を除去する。そうして、絶縁膜とともに半導体層の隆起状部分（即ちチャネル形成領域）の上層部をエッチングして除去し半導体層の表面を平坦化することで、チャネル形成領域が薄膜化される。絶縁膜と半導体層のエッチングはＳＦ６とＣＨＦ３との混合ガス雰囲気中でプラズマエッチングによりなされる。このような特許文献１に記載の技術では、絶縁基板表面上の突部に対応した半導体層の隆起状部分を薄膜化する際、半導体層の表面全体が露出し平坦化されるまでエッチングがなされる。そのため、隆起状部分（チャネル形成領域）と一緒にソース領域及びドレイン領域もエッチングされる恐れがある。またプラズマエッチングを用いているため、半導体層の上部の損傷、非晶質化、及びそれらによる抵抗の増大といった特性の劣化が生じ得る。
【０００４】
特許文献２にはチャネル形成領域薄膜化のための別の技術が開示されている。それによると、半導体層（動作層）の上方に設けられた感光性レジストをハーフトーンマスクを用いて露光し、ＴＦＴ形成領域のうちチャネル形成領域の感光性レジストの厚さが、チャネル形成領域以外の領域の感光性レジストの厚さよりも薄くなるようにする。そして、感光性レジストを更に処理してチャネル形成領域上の感光性レジストを除去し、残った感光性レジストをマスクとしてウェットエッチングまたはドライエッチングすることで、チャネル形成領域を薄膜化する。しかしながら、そのようなハーフトーンマスクを用いた感光性レジストの選択的な露光は工程を複雑化し、製造コストの増加につながり得る。
【０００５】
また、薄膜トランジスタの製造においては、アモルファス状態のシリコン膜を成膜した後、レーザ光を照射してシリコン膜を融解して結晶化することで、活性領域となる多結晶シリコン膜を形成することが知られている（特許文献３）。
【特許文献１】特開平５−１１００９９号公報
【特許文献２】特開２００４−２８１６８７号公報
【特許文献３】特開平１１−１１１９９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の第１の目的は、ソース領域及びドレイン領域よりチャネル形成領域の膜厚が小さいＳ値の向上されたボトムゲート型薄膜トランジスタ（半導体装置）を簡単な工程で作製することが可能な半導体装置の作製方法を提供することである。
【０００７】
本発明の第２の目的は、ソース領域及びドレイン領域よりチャネル形成領域の膜厚が小さいＳ値の向上されたボトムゲート型薄膜トランジスタ（半導体装置）を簡単な工程で且つ半導体層の劣化なく作製することが可能な半導体装置の作製方法を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に基づくと、少なくとも表面が絶縁性の基板の前記表面上に、少なくともチャネル形成領域に対応する箇所に島状導電膜を形成し該島状導電膜を絶縁膜で覆って凸部を形成する工程と、前記凸部を覆うアモルファス半導体膜を成膜する工程と、前記アモルファス半導体膜にレーザ光を照射し溶融状態にして結晶化するとともに前記凸部上の溶融した半導体の一部が前記凸部の両側に隣接する領域へと流れることでそれによって前記凸部上の膜厚が前記凸部の両側に隣接する領域における膜厚より小さい、結晶化された半導体膜を形成する工程と、前記凸部の両側に隣接する領域の前記結晶化された半導体膜に一導電型の不純物元素を含ませてソース領域及びドレイン領域を形成する工程とを有する半導体装置の作製方法が提供される。
【０００９】
島状導電膜は半導体装置の一部であるゲート電極として働き（ボトムゲート構造）、この島状導電膜と重畳する薄膜化された半導体膜の部分がチャネル形成領域として働く。チャネル形成領域の上方に更に別のゲート電極を設けデュアルゲート構造とすることもできる。島状導電膜の側面は絶縁性基板の主面に対して垂直でも傾斜していてもよく、また、必ずしも直線で形成された形状でなくてもよい。丸味を帯びていてもよい。アモルファス半導体膜の結晶化に用いるレーザ光はＣＷレーザまたは疑似ＣＷレーザにより好適に生成することができる。
【００１０】
上記のような本発明の半導体装置の作製方法によれば、絶縁性基板の表面に設けられた凸部を覆うように成膜されたアモルファス半導体膜にレーザ光を照射して半導体膜を結晶化するとともに溶融状態とすることで凸部上の溶融した半導体の一部が凸部の両側に隣接する領域へと流れ、凸部上に位置する半導体膜（チャネル形成領域）の薄膜化と半導体膜の結晶化を同時に達成できる。従って、簡単な工程でソース領域及びドレイン領域よりチャネル形成領域の膜厚が薄いＳ値の改善された半導体装置を作製することができ、また、プラズマエッチング等による半導体膜の劣化の心配がない。
【００１１】
本半導体装置の作製方法は、前記凸部の両側に前記凸部から離間して前記絶縁性基板の前記表面上に設けられた更なる凸部を形成し、前記凸部と前記更なる凸部との間に凹部を画定する工程を更に有してもよい。このように凸部の両側に凹部を設けることによって、レーザ結晶化の際、凸部上の溶融した半導体が凹部内に留まるので、凸部上の半導体が凸部上から完全に流れ出て凸部の表面が露出するのを防止することができる。
【００１２】
好ましくは、前記絶縁性基板が透光性を有し、前記結晶化された半導体膜に一導電型の不純物元素を含ませる工程が、前記結晶化された半導体膜上にレジストを形成する工程と、前記導電膜をマスクとして前記レジストを、前記絶縁性基板を介して露光する工程と、露光された前記レジストの部分を除去する工程と、残った前記レジストをマスクとして前記結晶化された半導体膜に前記不純物元素を含ませる工程とを有するものとすることができる。このような裏面露光を用いた方法によれば、レジストをパターニングするためのマスクを別途必要としないため、製造プロセスを簡略化しコストを低減できる。
【００１３】
また、前記凸部を形成する工程が、前記島状導電膜を形成した後、前記島状導電膜を前記絶縁膜で覆う前に、前記島状導電膜の側壁に隣接する絶縁材料からなるサイドウォールを形成する工程を有することができる。このようにサイドウォールを設けることにより導電膜の側部でのゲート絶縁膜の絶縁破壊が生じにくくなるとともに、絶縁膜で導電膜を覆う際に導電膜のエッジが露出しにくくなる。
【００１４】
また、前記アモルファス半導体膜は、前記凸部の高さと概ね同じか、より大きい膜厚を有することが好ましい。アモルファス半導体膜の厚さを概ね同じか、より大きい膜厚とすることで、半導体膜の形成不良を防止することができる。
【発明の効果】
【００１５】
本発明に基づく半導体装置の作製方法によれば、絶縁性基板の表面に設けられた凸部及び該凸部に隣接する凹部上に成膜されたアモルファス半導体膜にレーザ光を照射して半導体膜を結晶化するとともに溶融状態とすることで表面を平坦化し、凸部上に位置するチャネル形成領域の薄膜化と半導体膜の結晶化を同時に達成できる。従って、簡単な工程でソース領域及びドレイン領域よりチャネル形成領域の膜厚が小さく、Ｓ値の小さい半導体装置を作製することができ、また、プラズマエッチング等による半導体膜の劣化の心配がない。Ｓ値が小さくなることで、消費電力を低減でき、高速動作が可能となる。
【発明を実施するための最良の形態】
【００１６】
図１（ａ）〜（ｊ）は、本発明の好適実施例に基づく半導体装置（ＴＦＴ）の作製方法を示す断面図である。
【００１７】
まず図１（ａ）に示すように、表面が絶縁性の絶縁性基板１上に導電膜を成膜し、エッチング等によりパターニングして島状の導電膜４を形成する。この例では、絶縁性基板１は、表面が平坦な基板２とその上に形成された下地膜３とからなる。尚、各島状導電膜４は図の紙面に垂直な方向に延在し、ゲート配線に接続されている。
【００１８】
表面が平坦な基板２としては、例えば、ガラス基板、石英基板、シリコン単結晶基板、金属基板、耐熱性プラスチック基板などを用いることができる。絶縁性基板１は、後の工程でその上に半導体膜を成膜できるように表面が絶縁性であればよく、絶縁性基板１の全体が絶縁性材料からなる必要はない。
【００１９】
下地膜３は後の成膜プロセスで求められる耐熱性及び耐薬品性を有し且つ絶縁性を有する材料により形成すればよく、例えば、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯｘＮｙ）、酸化シリコン（ＳｉＯｘ）等を用いることができる。これらは例えばＣＶＤ法（化学気相成長法）により好適に形成することができる。また単層ではなく複数層からなる積層膜としてもよい。例えば、ソース領域やドレイン領域が形成される半導体層が多結晶シリコンからなる場合、ダングリングボンドの発生により多結晶シリコンと窒化シリコンの界面にトラップ準位が生じやすく、あるいは、窒化シリコンの内部応力が大きいために密着性が悪いなどの問題があるため、基板表面に窒化シリコン膜を形成した後、その上に酸化シリコン膜を形成し、この酸化シリコン膜の上に多結晶シリコン膜を形成するとよい。下地膜３の厚さは通常３０ｎｍ〜３００ｎｍが好ましい。尚、石英基板のように不純物元素が半導体層に入り込む心配がない場合など、表面が平坦な基板２の種類によっては下地膜の形成を省略することもできる。
【００２０】
島状導電膜４の材料としては、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金若しくは化合物を用いることができる。導電性を有する結晶性シリコンを用いることも可能である。島状導電膜４は後に説明するように、ＴＦＴのゲート電極として働く。島状導電膜４の厚さは約５０ｎｍ以下であり、チャネル長方向の寸法（図の水平方向の寸法）は１０μｍ以下が望ましい。
【００２１】
島状導電膜４を形成するには、まず上記の材料を例えばスパッタリング法で成膜する。続いて、その上にレジスト（図示せず）を塗布し露光及び現像してパターニングしてレジストマスクを形成した後、該レジストマスクを用いてドライエッチングまたはウェットエッチング等でゲート電極を形成する材料の膜をエッチングする。エッチング後レジストマスクは除去される。レジストマスクを露光及び現像する代わりにインクジェット装置等を用いて選択的に形成することもできる。
【００２２】
島状導電膜４の側面は必ずしも絶縁性基板１の主面に対して垂直である必要はなく、傾斜していてもよい。島状導電膜４を側面が傾斜したテーパ形状とすることでその上に形成される絶縁膜が良好に被覆するという利点を有する。また、島状導電膜４の側面は必ずしも直線で形成された形状でなくてもよく、丸みを帯びていてもよい。島状導電膜４は、例えば、図２（ａ）〜（ｄ）に示すような様々な形状をとることが可能である。
【００２３】
続いて図１（ｂ）に示すように、島状導電膜４を覆うように絶縁膜（ゲート絶縁膜）５を形成する。これにより、島状導電膜４に対応した位置に表面が絶縁性の凸部６が形成される。導電膜４を覆う絶縁膜５の材料としては下地膜３と同様の材料を用いることができる。ゲート電極（島状導電膜）４の表面を酸化することで、絶縁膜５を形成してもよい。ゲート電極４の酸化は酸素プラズマによる酸化または酸素原子（ラジカル）による酸化によって行うことができる。絶縁膜５の膜厚は約１００ｎｍ以下とするとよい。尚、絶縁膜５を積層膜とすることも可能であるが、積層した界面において電荷のトラップが生じ得るため、単層膜とすることが好ましい。また、絶縁膜５がＣＶＤ法により形成した酸化シリコン膜である場合、ゲート電極４をタンタル（Ｔａ）とすると、密着性がよいため好適である。
【００２４】
続いて図１（ｃ）に示すように、凸部６を覆うようにアモルファス半導体膜としてアモルファスシリコン（ａ−Ｓｉ）膜８を成膜する。アモルファスシリコン膜８の膜厚は、凸部６の高さと概ね同じかより大きくすることが望ましく、好適には約２００ｎｍ以下である。アモルファスシリコン膜８はシラン（ＳｉＨ４）等の半導体材料ガスを用いてＣＶＤ法等により形成することができる。シリコンの他に、ゲルマニウム、珪素とゲルマニウムの化合物（ＳｉｘＧｅ１−ｘ）、珪素と炭素の化合物等、他の半導体材料を用いることも可能である。
【００２５】
図１（ｄ）の工程では、アモルファスシリコン膜８にレーザ光を照射し、アモルファスシリコン膜８を完全溶融状態とするとよい。レーザ光は例えば線状の（即ち、アスペクト比の大きい）ビームとし、アモルファスシリコン膜８全体を照射するべく該レーザ光を走査すればよい。これにより、アモルファスシリコン膜８は結晶化されて多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜９になるが、このとき、凸部６上の溶融したシリコンが凸部６の両側に隣接する領域に流れ、凸部６上の多結晶シリコン膜９の膜厚が薄くなる（図１（ｅ））。例えば、凸部６上に位置する多結晶シリコン膜９の膜厚は約５０ｎｍ以下、凸部６の両側に隣接する領域に位置する多結晶シリコン９の膜厚は約５０〜２００ｎｍとすることができる。尚、完全溶融状態とは、アモルファスシリコン膜８の表面から底面まで溶融し、溶融した部分が全て液体になっている状態をいう。ただし、本発明ではこれに限定されず、少なくとも凸部６上のシリコンが溶融して隣接する領域に流れればよい。
【００２６】
上記のようにレーザ結晶化法で結晶化された半導体膜を形成する際に用いるレーザとしては、気体レーザ、液体レーザ、固体レーザのいずれを用いてもよいが、好ましくは気体レーザ又は固体レーザを用いるとよい。より好ましくは固体レーザを用いるとよい。複数のレーザを用いることも可能である。
【００２７】
気体レーザとしては、例えば、Ａｒレーザ、Ｋｒレーザ、ヘリウムネオンレーザ、炭酸ガスレーザ、エキシマレーザがあり、エキシマレーザには希ガスエキシマレーザ、希ガスハライドエキシマレーザがある。希ガスエキシマレーザには、アルゴン、クリプトン、キセノンの３種類の励起分子による発振がある。アルゴンイオンレーザには、希ガスイオンレーザ、金属蒸気イオンレーザがある。固体レーザとしては、例えば、母体としての単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパント（活性種）としてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザがある。液体レーザには、無機液体レーザ、有機キレートレーザ、色素レーザがある。無機液体レーザ及び有機キレートレーザは、固体レーザに利用されているネオジムなどの希土類イオンをレーザ媒体として利用する。このようなレーザの基本波、及びこれらの第２高調波から第４高調波のレーザを照射することで、大粒径の結晶を得ることができる。
【００２８】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり（連続発振レーザまたはＣＷレーザ）、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。なお、パルス発振レーザのうち、繰り返し周波数が１０ＭＨｚ以上のパルス発振レーザを疑似連続発振レーザという。このようなレーザは、ＣＷレーザと同様、レーザ光が照射されている部分を完全溶融状態に保つことができる。
【００２９】
また、連続発振レーザ光の波長は、非晶質半導体膜の光吸収係数を考慮して２００〜７００ｎｍであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第２高調波、第３高調波を取り出すことで得られる。波長変換素子としてはＡＤＰ（リン酸二水素化アンモニウム）、Ｂａ２ＮａＮｂ５Ｏ１５（ニオブ酸バリウムナトリウム）、ＣｄＳｅ（セレンカドミウム）、ＫＤＰ（リン酸二水素カリウム）、ＬｉＮｂＯ３（ニオブ酸リチウム）、Ｓｅ、Ｔｅ、ＬＢＯ、ＢＢＯ、ＫＢ５などが適用される。特にＬＢＯを用いることが望ましい。半導体膜の主成分がシリコンの場合、レーザ光の波長はシリコンが吸収することのできる８００ｎｍ以下であればよく、好ましくは約３５０〜５５０ｎｍとするとよい。また、レーザ発振器において、レーザ光をＴＥＭ００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。なお、レーザ結晶化は、非晶質半導体膜上で線状ビームを走査することにより行う他に、レーザ等の電磁波の照射時に移動しない露光方法を用いてもよい。例えば、一括露光やステップ露光等の露光方法を用いてもよい。また、線状レーザビームとすると、アモルファス半導体膜のレーザ光が照射される領域を完全溶融するのに十分なエネルギー密度を確保する上で有利であるが、本発明はこれに限らず、レーザ光が矩形状や楕円状であってもアモルファス半導体を溶融することができればよい。
【００３０】
また、レーザ結晶化の後、５００〜６００℃の加熱処理を行い、結晶性半導体膜に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処理は、通常の熱処理装置を用いて行えば良く、例えばガス加熱方式の瞬間熱アニール（ＲＴＡ）法を用いて１〜１０分の処理を行えば良い。ＲＴＡ法を用いる場合、より高温での熱処理が可能である。例えば、５００〜７００℃程度の熱処理を行ってもよい。尚、この工程は本発明において必須な要件ではなく、適宜選択して行えばよい。
【００３１】
また、レーザ結晶化された凸部６上の多結晶シリコン膜９の表面は完全に平坦とならないことがある。その場合、レーザ結晶化後に化学機械研磨（ＣＭＰ）により多結晶シリコン膜９の表面を平坦化してもよい。多結晶シリコン膜９の表面を平坦なものとすることにより、後の工程で形成するゲート絶縁膜を薄膜化することが可能であり、より薄型の半導体装置を作製することができる。また、ゲート絶縁膜の耐圧を向上させることができる。
【００３２】
続いて図１（ｆ）に示すように、適切なマスク（図示せず）を用いて多結晶シリコン膜９をドライエッチングし、島状にする。ドライエッチングのエッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３、ＣＦ４等のフッ素系のガス、又は該フッ素系ガスにＯ２ガス、Ｈ２ガス、ＨｅやＡｒ等の不活性ガスを適宜加えた混合ガス等を用いることができる。好ましくは、ＣＦ４とＯ２との混合ガス、ＳＦ６とＯ２との混合ガス、ＣＨＦ３とＨｅとの混合ガス、又はＣＦ４とＨ２との混合ガスを用いるとよい。また、エッチングはドライエッチングに限られずウェットエッチングで行ってもよい。その場合、多結晶シリコン膜９に対してＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｎｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）に代表される有機アルカリ系水溶液を用いたウェットエッチングを行うことにより、多結晶シリコン膜９を島状化することができる。なお、エッチング液としてＴＭＡＨ等を用いた場合、多結晶シリコン膜９のみが選択的にエッチングされるため、下地の絶縁層にダメージを与えずにエッチングすることができる。
【００３３】
次に、図１（ｇ）の工程では、レジスト１０を堆積した後、適切なマスク（図示せず）を用いてレジスト１０を露光してパターニングし、露光されたレジスト１０の部分を除去して多結晶シリコン膜９上において島状導電膜４と重畳する位置にのみレジスト１０が残るようにする。
【００３４】
そして図１（ｈ）に示すように、残ったレジスト１０をマスクとして、例えばプラズマドーピング法やイオンプランテーション法により、多結晶シリコン膜９へ不純物元素（例えばリン（Ｐ）又はボロン（Ｂ））を高濃度に添加し、ソース領域１２及びドレイン領域１３を形成する。不純物元素が添加されていないソース領域１２とドレイン領域１３の間の多結晶シリコン膜９の部分（即ち、島状導電膜４の上に位置する部分）はチャネル形成領域１４となる。即ち、チャネル形成領域１４の下方に位置する島状導電膜４はゲート電極として働く（ボトムゲート構造）。多結晶シリコン膜９に導入する不純物元素は、所望の導電型に適した材料とする。Ｎ型を付与する不純物元素としては、１５族に属する元素を用いればよく、例えばリン（Ｐ）又は砒素（Ａｓ）を用いることができる。Ｐ型を付与する不純物元素としては、ボロン（Ｂ）を用いることが一般的である。尚、レジスト１０に覆われていない多結晶シリコン膜９の部分は、十分な濃度で不純物元素を含ませることができれば、自然酸化膜等の極薄の酸化膜が表面に形成されていてもよい。また、図３に示すように、レジストを塗布する前に無機絶縁材料からなるバリア層２２を多結晶シリコン膜９上に形成し、多結晶シリコン膜９への不純物元素の添加はバリア層２２を通過させて行ってもよい。バリア層２２は例えば酸化シリコンにより形成することができ、その膜厚はドープが可能なように約１００ｎｍ以下とすることが好ましい。多結晶シリコン膜９の表面をバリア層２２で覆うことにより、ソース領域１２及びドレイン領域１３への不純物元素のドープ後に残留する不純物元素等によってチャネル形成領域１４が汚染されるのを防止することができる。
【００３５】
図１（ｉ）の工程では、レジスト１０を除去して、表面に層間絶縁膜１５を形成した後、例えばエッチングにより基板１上の多結晶シリコン膜９（ソース領域１２及びドレイン領域１３）まで達する開口部（コンタクトホール）１６を形成する。この層間絶縁膜１５は例えば下地膜３やゲート絶縁膜５と同様の材料により形成することができる。或いは、液滴吐出法（インクジェット法）やスピンコート法により有機材料（例えば、ポリイミドやポリアミド等）から形成することもできる。スピンコート法を用いると層間絶縁膜１５の表面を容易に平坦化できるという利点がある。ＣＶＤ法により無機材料を層間絶縁膜１５として被着した後、ＣＭＰ法（化学機械研磨法）により層間絶縁膜１５の表面を平坦化することも可能である。液滴吐出法を用いると開口部１６を直接に形成することができるため、別途開口部１６を形成する工程を省略することができる。層間絶縁膜１５の膜厚は概ね７５０ｎｍ〜３μｍとすることが一般的である。
【００３６】
そして、図１（ｊ）に示すように、ソース領域１２及びドレイン領域１３に接続する配線をなす導電層１７を形成することでＴＦＴ２０が得られる。この導電層１７の材料は導電性を有していればよく、例えば導電膜（ゲート電極）４について上記した材料をスパッタリング法により被着した後に適切にパターニングすることで導電層１７を形成することができる。
【００３７】
このように、本発明の好適実施例に基づく半導体装置（ＴＦＴ）の作製方法によれば、絶縁性基板１上に形成された島状導電膜４を絶縁膜５で覆って形成された凸部６と該凸部６を間に挟む領域上にアモルファス半導体膜８を形成し、このアモルファス半導体膜８にレーザ光を照射して溶融状態とする。これにより、凸部６上のアモルファス半導体膜８は結晶化されるとともに、溶融した半導体が凸部６に隣接する領域へと流れる。その結果、凸部６上に位置する結晶化された半導体膜９の膜厚は凸部６の両側の領域に位置する結晶化された半導体膜９の膜厚より小さくなる。凸部６上に位置する薄膜化された半導体膜９はチャネル形成領域１４として働き、凸部６の両側に位置する膜厚の大きい半導体膜９には不純物元素が添加されてソース領域１２及びドレイン領域１３として機能する。即ち、本発明に基づく半導体装置の作製方法によれば、アモルファス半導体膜８にレーザ光を照射して溶融状態とすることで、半導体膜８の結晶化とチャネル形成領域１４の薄膜化を同時に行うことができるので、簡単な工程でソース領域１２及びドレイン領域１３よりチャネル形成領域１４の膜厚を小さくし、Ｓ値の向上された半導体装置を実現することができる。Ｓ値を低下させることで、低い閾値電圧で半導体装置を動作させることができ、従って、半導体装置の動作速度を維持したまま電源電圧を下げることで消費電力を抑制することができる。また、本発明に基づく半導体装置の作製方法では、チャネル形成領域１４の薄膜化にプラズマエッチング等を要しないため、プラズマエッチング等による半導体膜９の劣化の心配がない。
【００３８】
図４（ａ）は、図１（ｊ）に示したＴＦＴ２０の変形実施例を示す断面図である。図４（ａ）のＴＦＴ２０ａは、導電膜（ゲート電極）４の側壁に接する絶縁物からなるサイドウォール２３が設けられている点が、図１（ｊ）に示したＴＦＴ２０と異なる。このようなサイドウォール２３を設けることにより導電膜４の側部でのゲート絶縁膜の絶縁破壊が生じにくくなるとともに、絶縁膜５で導電膜４を覆う際に導電膜４のエッジが露出しにくくなる。また、サイドウォール２３上の多結晶シリコン膜９はサイドウォール２３がない領域と比べて膜厚が薄くなっており、同じ不純物濃度でも抵抗が大きくなるため、不純物濃度を小さくしたＬＤＤ領域と同じような働きをさせることができる。このようなサイドウォール２３は、図４（ｂ）に示すように、絶縁性基板１上に島状導電膜４を形成した後、その上に絶縁膜を形成し、等方的なエッチングにより不要な部分を除去することで形成することができる。
【００３９】
図５（ａ）〜（ｋ）は、本発明の別の実施例に基づく半導体装置（ＴＦＴ）の作製方法を示す断面図である。尚、本実施例において図１（ａ）〜（ｈ）に示した実施例と同様の部分には同じ符号を付して詳しい説明を省略する。
【００４０】
まず図５（ａ）に示すように、表面が絶縁性の絶縁性基板１上に導電膜を成膜し、エッチング等によりパターニングして互いに離間した複数の島状の導電膜４を形成する。絶縁性基板１は、表面が平坦な基板２とその上に形成された下地膜３とからなる。尚、各島状導電膜４は図の紙面に垂直な方向に延在し、ゲート配線に接続されている。
【００４１】
続いて図５（ｂ）に示すように、島状導電膜４を覆うように絶縁膜（ゲート絶縁膜）５を形成する。これにより、島状導電膜４に対応した位置に表面が絶縁性の凸部６が形成される。また、隣接する凸部６の間には凹部７が画定される。
【００４２】
続いて図５（ｃ）に示すように、凸部６及び凹部７上にアモルファス半導体膜としてアモルファスシリコン（ａ−Ｓｉ）膜８を成膜する。アモルファスシリコン膜８の膜厚は、凸部６の高さ（即ち、凹部７の深さ）と概ね同じかより大きい膜厚とすることが望ましい。
【００４３】
図５（ｄ）の工程では、アモルファスシリコン膜８にレーザ光を照射し、アモルファスシリコン膜８を溶融状態とする。これにより、アモルファスシリコン膜８は結晶化されて多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜９になるが、このとき、溶融したシリコンが凹部７内に流れ込み、多結晶シリコン膜９の表面が平坦化される（図５（ｅ））。これはシリコンが一旦溶融することにより、凸部６上であろうと凹部７上であろうと、溶融したシリコンと気相との界面が平衡状態に達し、平坦な界面が形成されるためである。その結果、凸部６上に位置する多結晶シリコン膜９の膜厚は凹部７上に位置する多結晶シリコン膜９の膜厚より小さくなる。また、凸部６の両側に凹部７を設けることによって、凸部６上の溶融したシリコンが凹部７内に留まるので、凸部６上のシリコンが凸部６上から流れ、凸部６の表面が露出するのを防止することができる。
【００４４】
続いて、図５（ｆ）に示すように、適切なマスク（図示せず）を用いて多結晶シリコン膜９をドライエッチングし、島状にする。
【００４５】
次に、図５（ｇ）の工程では、レジスト１０を堆積した後、島状導電膜４をマスクとして下面から光を照射する裏面露光によりレジスト１０をパターニングする。尚、同一基板上にｐ型ＴＦＴとｎ型ＴＦＴの両方を形成する場合は、一方の型のＴＦＴのソース領域及びドレイン領域（即ち、不純物元素を添加すべき領域）を露出するべく適切な開口を有するマスクを用いて裏面露光すればよい。また、このように裏面露光を行う場合は、絶縁性基板１として透光性を有するものを用いるのは勿論である。
【００４６】
続いて図５（ｈ）に示すように、露光されたレジスト１０の部分を除去して多結晶シリコン膜９上において島状導電膜４と重畳した位置にのみレジスト１０が残るようにする。このような裏面露光により、レジスト１０のパターニングを精度良く行うことができる。
【００４７】
そして図５（ｉ）に示すように、残ったレジスト１０をマスクとして、例えばプラズマドーピング法やイオンプランテーション法により、多結晶シリコン膜９への不純物元素（例えばリン（Ｐ）やボロン（Ｂ））を高濃度に添加し、ソース領域１２及びドレイン領域１３を形成する。不純物元素が添加されなかったソース領域１２とドレイン領域１３の間の多結晶シリコン膜９の部分（即ち、島状導電膜４の上に位置する部分）はチャネル形成領域１４となる。即ち、チャネル形成領域１４の下方に位置する島状導電膜４はゲート電極として働く（ボトムゲート構造）。
【００４８】
図５（ｊ）の工程では、レジスト１０を除去して、表面に層間絶縁膜１５を形成した後、例えばエッチングにより基板１の凹部７上の多結晶シリコン膜９（ソース領域１２及びドレイン領域１３）まで達する開口部（コンタクトホール）１６を形成する。
【００４９】
そして、図５（ｋ）に示すように、ソース領域１２及びドレイン領域１３に接続する配線をなす導電層１７を形成することでＴＦＴ３０が得られる。
【００５０】
このように、図５（ａ）〜（ｋ）に記載の半導体装置（ＴＦＴ）の作製方法によれば、絶縁性基板１上に形成された島状導電膜４を絶縁膜５で覆って形成された凸部６と該凸部６を間に挟む凹部７上にアモルファス半導体膜８を形成し、このアモルファス半導体膜８にレーザ光を照射して溶融状態とする。これにより、アモルファス半導体膜８は結晶化されるとともに、溶融した半導体が凹部内に流れ込み、結晶化した半導体の表面が平坦化される。その結果、凸部６上に位置する結晶化された半導体膜９の膜厚は凹部７内に位置する結晶化された半導体膜９の膜厚より薄くなる。凸部６上に位置する薄膜化された半導体膜９はチャネル形成領域１４として働き、凹部７内に位置する膜厚の大きい半導体膜９は不純物元素が添加されてソース領域１２及びドレイン領域１３として機能する。即ち、本発明に基づく半導体装置の作製方法によれば、アモルファス半導体膜８にレーザ光を照射して溶融状態とすることで、半導体膜８の結晶化とチャネル形成領域１４の薄膜化を同時に行うことができるので、簡単な工程でソース領域１２及びドレイン領域１３よりチャネル形成領域１４の膜厚を薄くし、Ｓ値の小さい半導体装置を実現することができる。Ｓ値を低下させることで、低い閾値電圧で半導体装置を動作させることができ、従って、半導体装置の動作速度を維持したまま電源電圧を下げることで消費電力を抑制することができる。また本発明に基づく半導体装置の作製方法では、チャネル形成領域１４の薄膜化にプラズマエッチング等を要しないため、プラズマエッチング等による半導体膜９の劣化の心配がない。
【００５１】
図５（ｋ）のＴＦＴ３０では各凸部６内が全て島状導電膜４で形成されているが、必ずしも各凸部６を島状導電膜４で形成する必要はなく、チャネル形成領域１４に対応する箇所（例えば、図５（ｋ）の中央の凸部６）にのみ島状導電膜４を設けてもよい。選択的に島状導電膜４を設けたＴＦＴ３０ａを図６に示す。図６のＴＦＴ３０ａでは、チャネル形成領域１４が形成されない箇所の凸部６は、島状導電膜４の代わりに、窒化シリコン、酸窒化シリコン、酸化シリコン等の絶縁材料で形成した島状絶縁膜４ａを有している。このような島状絶縁膜４ａは、例えば図５（ａ）の工程で絶縁性基板１上に島状導電膜４を形成した後、その上に絶縁膜を所望の膜厚に形成し、この絶縁膜を適切にパターニングすることで得ることができる。先に島状絶縁膜４ａを絶縁性基板１上に形成し、その上に導電膜を形成し、この導電膜を適切にパターニングして島状導電膜４を形成してもよい。島状絶縁膜の材料は、後の工程のため所定の耐熱性を有する必要があり、例えば無機絶縁材料が好適である。
【００５２】
このＴＦＴ３０ａでも、隣接する凸部６の間には凹部７が画定されており、上記したのと同様の方法により、ソース領域１２及びドレイン領域１３よりチャネル形成領域１４の膜厚が小さい多結晶シリコン膜９をレーザ結晶化を用いた簡単な工程で形成することができる。尚、図３では島状導電膜４と島状絶縁膜４ａの両方がゲート絶縁膜５で覆われているが、ゲート絶縁膜５は島状導電膜４のみを覆っているものとしてもよい。ただし、その場合も凸部６の高さは概ね同じとすることが好ましい。
【００５３】
図７は、図５（ｋ）に示したＴＦＴ３０の更に別の変形実施例を示す断面図である。図７のＴＦＴ３０ｂは、チャネル形成領域１４の上方にゲート絶縁膜１９を介して位置する更なるゲート電極１８を有する点が図５（ｋ）のＴＦＴ３０と異なる。即ち、図７のＴＦＴ３０ｂはデュアルゲート構造をなしている。このようにデュアルゲート構造とすることでＳ値を一層向上させる（即ち、低下させる）ことができる。また、ＴＦＴ３０ｂの閾値電圧のばらつきを小さくするとともに、オフ電流を低減する効果も得られる。Ｓ値を低下させることで、低い閾値電圧でＴＦＴ３０ｂを動作させることができる。従って、ＴＦＴ３０ｂの動作速度を維持したまま電源電圧を下げることで消費電力を抑制することができる。
【００５４】
本発明の半導体装置（ＴＦＴ）の作製方法は、例えば、液晶表示装置の画素トランジスタや周辺駆動回路のスイッチング用ＴＦＴの作製に用いることができる。他の一般的な半導体集積回路内のスイッチングＴＦＴの作製に用いることもできる。本発明を適用可能な電子機器として、デスクトップ、床置き、または壁掛け型ディスプレイ、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体に記録された映像や静止画を再生し、それを表示し得るディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図８（Ａ）〜図８（Ｈ）に示す。
【００５５】
図８（Ａ）はデスクトップ、床置き、または壁掛け型ディスプレイであり、筐体３０１、支持台３０２、表示部３０３、スピーカー部３０４、ビデオ入力端子３０５等を含む。このようなディスプレイは、パーソナルコンピュータ用、テレビジョン放送受信用、広告表示用など任意の情報表示用表示装置として用いることができる。本発明の半導体装置の作製方法は、このようなディスプレイの表示部の画素トランジスタ及び周辺駆動回路のスイッチングトランジスタの作製に用いることができ、それによってトランジスタのＳ値を小さくし、動作速度が速く消費電力の低減されたディスプレイを実現することができる。
【００５６】
図８（Ｂ）はデジタルカメラであり、本体３１１、表示部３１２、受像部３１３、操作キー３１４、外部接続ポート３１５、シャッターボタン３１６等を有する。本発明の半導体装置の作製方法は、このようなデジタルカメラの表示部の画素トランジスタ及び周辺駆動回路のスイッチングトランジスタの作製に用いることができ、それによってトランジスタのＳ値を小さくし、動作速度が速く消費電力の低減されたデジタルカメラを実現することができる。
【００５７】
図８（Ｃ）はコンピュータであり、本体３２１、筐体３２２、表示部３２３、キーボード３２４、外部接続ポート３２５、ポインティングデバイス３２６等を有する。なおコンピュータには、中央演算装置（ＣＰＵ）、記録媒体等が搭載された所謂ノート型コンピュータ、別体化された所謂デスクトップ型コンピュータが含まれる。本発明の半導体装置の作製方法は、このようなコンピュータの表示部の画素トランジスタ及び周辺駆動回路のスイッチングトランジスタの作製に用いることができ、それによってトランジスタのＳ値を小さくし、動作速度が速く消費電力の低減されたコンピュータを実現することができる。
【００５８】
図８（Ｄ）はモバイルコンピュータであり、本体３３１、表示部３３２、スイッチ３３３、操作キー３３４、赤外線ポート３３５等を有する。本発明の半導体装置の作製方法は、このようなモバイルコンピュータの表示部の画素トランジスタ及び周辺駆動回路のスイッチングトランジスタの作製に用いることができ、それによってトランジスタのＳ値を小さくし、動作速度が速く消費電力の低減されたモバイルコンピュータを実現することができる。
【００５９】
図８（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３４１、筐体３４２、第１表示部３４３、第２表示部３４４、記録媒体（ＤＶＤ等）読み込み部３４５、操作キー３４６、スピーカー部３４７等を有する。第１表示部３４３は主として画像情報を表示し、第２表示部３４４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の半導体装置の作製方法は、このような携帯型画像再生装置の第１及び第２表示部の画素トランジスタ及び周辺駆動回路のスイッチングトランジスタの作製に用いることができ、それによってトランジスタのＳ値を小さくし、動作速度が速く消費電力の低減された携帯型画像再生装置を実現することができる。
【００６０】
図８（Ｆ）はゴーグル型ディスプレイであり、本体３５１、表示部３５２、アーム部３５３等を有する。本発明の半導体装置の作製方法は、このようなゴーグル型ディスプレイの表示部の画素トランジスタ及び周辺駆動回路のスイッチングトランジスタの作製に用いることができ、それによってトランジスタのＳ値を小さくし、動作速度が速く消費電力の低減されたゴーグル型ディスプレイを実現することができる。
【００６１】
図８（Ｇ）はビデオカメラであり、本体３６１、表示部３６２、筐体３６３、外部接続ポート３６４、リモコン受信部３６５、受像部３６６、バッテリー３６７、音声入力部３６８、操作キー３６９等を有する。本発明の半導体装置の作製方法は、このようなビデオカメラの表示部の画素トランジスタ及び周辺駆動回路のスイッチングトランジスタの作製に用いることができ、それによってトランジスタのＳ値を小さくし、動作速度が速く消費電力の低減されたビデオカメラを実現することができる。
【００６２】
図８（Ｈ）は携帯電話機であり、本体３７１、筐体３７２、表示部３７３、音声入力部３７４、音声出力部３７５、操作キー３７６、外部接続ポート３７７、アンテナ３７８等を有する。本発明の半導体装置の作製方法は、このような携帯電話の表示部の画素トランジスタ及び周辺駆動回路のスイッチングトランジスタの作製に用いることができ、それによってトランジスタのＳ値を小さくし、動作速度が速く消費電力の低減された携帯電話を実現することができる。
【００６３】
尚、上記したような電子機器の表示部は、例えば各画素にＬＥＤや有機ＥＬなどの発光素子を用いた自発光型とすることも、或いは、液晶ディスプレイのようにバックライトなど別の光源を用いたものとすることもできるが、自発光型の場合、バックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
【００６４】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示し、またはＴＶ受像器として用いられたりすることが多くなり、特に動画情報を表示する機会が増してきている。表示部が自発光型の場合、有機ＥＬ等の発光材料の応答速度は液晶に比べて非常に速いため、そのような動画表示に好適である。また、時間分割駆動を行う上でも好ましい。技術の進歩により発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【００６５】
自発光型の表示部では発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部を自発光型とする場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【００６６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【図面の簡単な説明】
【００６７】
【図１（ａ）】本発明に基づく半導体装置の作製方法の一実施例を示す断面図。
【図１（ｂ）】本発明に基づく半導体装置の作製方法の一実施例を示す断面図。
【図１（ｃ）】本発明に基づく半導体装置の作製方法の一実施例を示す断面図。
【図１（ｄ）】本発明に基づく半導体装置の作製方法の一実施例を示す断面図。
【図１（ｅ）】本発明に基づく半導体装置の作製方法の一実施例を示す断面図。
【図１（ｆ）】本発明に基づく半導体装置の作製方法の一実施例を示す断面図。
【図１（ｇ）】本発明に基づく半導体装置の作製方法の一実施例を示す断面図。
【図１（ｈ）】本発明に基づく半導体装置の作製方法の一実施例を示す断面図。
【図１（ｉ）】本発明に基づく半導体装置の作製方法の一実施例を示す断面図。
【図１（ｊ）】本発明に基づく半導体装置の作製方法の一実施例を示す断面図。
【図２（ａ）】島状導電膜の形状の一例を示す断面図。
【図２（ｂ）】島状導電膜の形状の一例を示す断面図。
【図２（ｃ）】島状導電膜の形状の一例を示す断面図。
【図２（ｄ）】島状導電膜の形状の一例を示す断面図。
【図３】図１（ｈ）に示した工程の変形実施例を示す断面図。
【図４（ａ）】本発明に基づく半導体装置の別の実施例を示す断面図。
【図４（ｂ）】図４（ａ）の半導体装置の作製工程を示す断面図。
【図５（ａ）】本発明に基づく半導体装置の作製方法の別の実施例を示す断面図。
【図５（ｂ）】本発明に基づく半導体装置の作製方法の別の実施例を示す断面図。
【図５（ｃ）】本発明に基づく半導体装置の作製方法の別の実施例を示す断面図。
【図５（ｄ）】本発明に基づく半導体装置の作製方法の別の実施例を示す断面図。
【図５（ｅ）】本発明に基づく半導体装置の作製方法の別の実施例を示す断面図。
【図５（ｆ）】本発明に基づく半導体装置の作製方法の別の実施例を示す断面図。
【図５（ｇ）】本発明に基づく半導体装置の作製方法の別の実施例を示す断面図。
【図５（ｈ）】本発明に基づく半導体装置の作製方法の別の実施例を示す断面図。
【図５（ｉ）】本発明に基づく半導体装置の作製方法の別の実施例を示す断面図。
【図５（ｊ）】本発明に基づく半導体装置の作製方法の別の実施例を示す断面図。
【図５（ｋ）】本発明に基づく半導体装置の作製方法の別の実施例を示す断面図。
【図６】本発明に基づく半導体装置の別の実施例を示す断面図。
【図７】本発明に基づく半導体装置の別の実施例を示す断面図。
【図８】本発明が適用される電子機器を示す斜視図。
【符号の説明】
【００６８】
１  絶縁性基板
２  平坦な基板
３  下地膜
４  島状導電膜
４ａ  島状絶縁膜
５  絶縁膜（ゲート絶縁膜）
６  凸部
７  凹部
８  アモルファスシリコン膜
９  多結晶シリコン膜
１０  レジスト
１２  ソース領域
１３  ドレイン領域
１４  チャネル形成領域
１５  層間絶縁膜
１６  開口部（コンタクトホール）
１７  導電層
１８  ゲート電極
１９  ゲート絶縁膜
２０、２０ａ  ＴＦＴ
２２  バリア層
２３  サイドウォール
３０、３０ａ、３０ｂ  ＴＦＴ
【図１（ａ）】
0005412066.tif 000002
【図１（ｂ）】
0005412066.tif 000003
【図１（ｃ）】
0005412066.tif 000004
【図１（ｄ）】
0005412066.tif 000005
【図１（ｅ）】
0005412066.tif 000006
【図１（ｆ）】
0005412066.tif 000007
【図１（ｇ）】
0005412066.tif 000008
【図１（ｈ）】
0005412066.tif 000009
【図１（ｉ）】
0005412066.tif 000010
【図１（ｊ）】
0005412066.tif 000011
【図２（ａ）】
0005412066.tif 000012
【図２（ｂ）】
0005412066.tif 000013
【図２（ｃ）】
0005412066.tif 000014
【図２（ｄ）】
0005412066.tif 000015
【図３】
0005412066.tif 000016
【図４（ａ）】
0005412066.tif 000017
【図４（ｂ）】
0005412066.tif 000018
【図５（ａ）】
0005412066.tif 000019
【図５（ｂ）】
0005412066.tif 000020
【図５（ｃ）】
0005412066.tif 000021
【図５（ｄ）】
0005412066.tif 000022
【図５（ｅ）】
0005412066.tif 000023
【図５（ｆ）】
0005412066.tif 000024
【図５（ｇ）】
0005412066.tif 000025
【図５（ｈ）】
0005412066.tif 000026
【図５（ｉ）】
0005412066.tif 000027
【図５（ｊ）】
0005412066.tif 000028
【図５（ｋ）】
0005412066.tif 000029
【図６】
0005412066.tif 000030
【図７】
0005412066.tif 000031
【図８】
0005412066.tif 000032