(57)【特許請求の範囲】
【請求項１】
画素に含まれる画素電極と容量を形成する補助容量線を複数備えるアクティブマトリックス型の液晶表示装置において、
表示画面を分割した複数の表示領域を形成し、
上記複数の補助容量線は、上記複数の表示領域のそれぞれに、複数本ずつに分割されて配されており、
上記複数の表示領域は、上記補助容量線の延伸方向と垂直な方向に等分されており、
各表示領域に対応して複数の補助容量線駆動部が設けられ、
１つの補助容量線駆動部から出力される補助容量電圧を基準として、他の補助容量線駆動部から出力される補助容量電圧を増減しており、
上記補助容量線に印加される補助容量電圧は、上記表示画面においてベタ画面表示を行ったときの上記複数の表示領域の境界における階調バラツキに起因する輝度ムラを解消するように、上記表示領域ごとに個別に設定されていることを特徴とする液晶表示装置。
【請求項２】
１つの画素に対応して、２本の補助容量線が配されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
各信号線を駆動する信号線駆動部が１つ設けられ、
信号線の延伸方向を列方向とした場合に、列方向に設けられた複数の画素を含む画素列ごとに１本の信号線が配されていることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
各走査線を駆動する走査線駆動部が１つ設けられ、
走査線の延伸方向を行方向とした場合に、行方向に設けられた複数の画素を含む画素行ごとに１本の走査線が配されていることを特徴とする請求項１〜３のいずれか１項に記載の液晶表示装置。
【請求項５】
補助容量線の終端は、互いに接続されていることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
全ての補助容量線の終端は、開放されていることを特徴とする請求項４に記載の液晶表示装置。
【請求項７】
信号線の延伸方向を列方向とした場合に、
上記表示画面は、列方向に第１及び第２の表示領域に分割され、
上記信号線は、上記第１の表示領域に配された第１の信号線と、上記第２の表示領域に配された第２の信号線とに分割され、
上記第１の表示領域に設けられた画素の画素電極に、上記第１の信号線を介して画像データを供給する第１の信号線駆動部と、
上記第２の表示領域に設けられた画素の画素電極に、上記第２の信号線を介して画像データを供給する第２の信号線駆動部とを備えることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項８】
走査線の延伸方向を行方向とした場合に、
上記走査線は、上記第１の表示領域に配された第１の走査線と、上記第２の表示領域に配された第２の走査線とに分割され、
上記第１の表示領域に設けられた画素を、上記第１の走査線を介して選択する第１の走査線駆動部と、
上記第２の表示領域に設けられた画素を、上記第２の走査線を介して選択する第２の走査線駆動部とを備えることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
上記第１の表示領域に設けられた画素に対応する補助容量線は、互いに接続されているとともに、上記第２の表示領域に設けられた画素に対応する補助容量線は、互いに接続されていることを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
全ての補助容量線の終端は、開放されていることを特徴とする請求項８に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素内の補助容量に接続された補助容量線に電圧を印加する液晶表示装置に関する。
【背景技術】
【０００２】
液晶ＴＶ用の液晶表示パネル等に代表される大型の液晶表示パネルにおいて、ＴＦＴ基板の線幅・膜厚等の製造バラツキが１枚の液晶表示パネルにおいて発生することがある。この結果、低階調のベタ画面の映像を表示した時に、ＴＦＴの電気的特性や容量等のバラツキに起因する階調バラツキが液晶表示パネルの面内において分布を持って発生することがある。発生した階調バラツキは、図９に示されるような液晶表示パネルの面内における部分的な輝度差、即ち輝度ムラとして視認される。【０００３】
このような階調バラツキを低減する技術の一例が特許文献１に開示されている。特許文献１では、補助容量に印加する電圧を調整回路（電源回路９）によって調整することにより階調バラツキを低減する技術が開示されている。この点について図１０を用いて説明する。【０００４】
図１０は、特許文献１の図１の液晶表示装置である。図１０の液晶表示装置では、外部から導通・非導通の状態を変更可能な２端子素子５を設け、電源回路９が２端子素子５の導通・非導通の状態に応じて画素電極および対向電極により液晶層に印加される電圧を制御する。２端子素子５の導通・非導通状態を外部から変更することにより、液晶層に印加される電圧を簡単に調整可能にする。２端子素子５の状態に応じて対向電極に印加する電圧Ｖｃｏｍを調整した場合には、フリッカを低減でき、補助容量に印加する電圧Ｖｃｓを調整した場合には、階調バラツキを低減できる。【０００５】
ここで、特許文献１の技術を、一般的な構成を有する液晶表示装置に適用した場合について、図１１を用いて説明する。【０００６】
図１１は、従来の液晶表示装置１０１のブロック図である。液晶表示装置１０１は、液晶表示パネル１０２と、信号線Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎを駆動する信号線駆動回路１０３と、走査線Ｇ１，Ｇ２，…Ｇ（ｍ−１），Ｇｍを駆動する走査線駆動回路１０４と、制御回路１０６と、画素ＰＩＸ内の補助容量に接続されている、補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐおよび補助容量線ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑを駆動する補助容量線駆動回路１０７とを備えている。信号線駆動回路１０３、走査線駆動回路１０４、および制御回路１０６は、表示ドライバを構成している。【０００７】
信号線Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎは、信号線の延伸方向を列方向とした場合に、列方向に設けられた複数の画素ＰＩＸを含む画素列ごとに１本の信号線が配されている。また、走査線Ｇ１，Ｇ２，…Ｇ（ｍ−１），Ｇｍは、走査線の延伸方向を行方向とした場合に、行方向に設けられた複数の画素ＰＩＸを含む画素行ごとに１本の走査線が配されている。【０００８】
画素ＰＩＸは、図示しないＴＦＴおよび２つの副画素を有している。ＴＦＴのゲートは、走査線Ｇ１，Ｇ２，…Ｇ（ｍ−１），Ｇｍに接続され、ＴＦＴのソースは、信号線Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎに接続されている。また、ＴＦＴのドレインに１つの副画素が接続され、当該１つの副画素と他の副画素とは結合容量を介して接続されている。補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐは、上記１つの副画素に対応しており、補助容量線ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑは、上記他の副画素に対応している。なお、図１１では、各画素ＰＩＸに２つの副画素が設けられているが、副画素は１つあるいは３つ以上であってもよく、また、副画素に対応する補助容量線も１本あるいは３本以上であってもよい。【０００９】
上記構成の液晶表示装置１０１によれば、補助容量線駆動回路１０７が、補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐに印加する電圧、および補助容量線ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑに印加する電圧を調整することにより、階調バラツキを低減することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】日本国公開特許公報「特開２００６−２３５５９３号公報（２００６年９月７日公開）」
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１に示される従来技術は、液晶表示パネル面内を複数の領域に分割して領域ごとに駆動する分割駆動型の液晶表示装置に適用することは困難である。この理由について以下に説明する。図１２に示されるように、分割駆動パネルでは、分割された領域に応じて、パネル特性（ＴＦＴの電気的特性や容量等）が液晶表示パネルの面内でバラツキを持つので、液晶表示パネルの面内における部分的な輝度差である輝度ムラが視認される。このような輝度ムラが視認されている状態で、特許文献１に示されるように補助容量に印加する単一の電圧Ｖｃｓを調整しても、液晶表示パネル全体において階調がシフトするだけである。従って、特許文献１の技術では、分割駆動型の液晶表示装置において、液晶表示パネルの面内において生じている階調バラツキの低減効果を十分得られず、輝度ムラの視認を防ぐことは出来ない。【００１２】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、分割駆動型の液晶表示パネルにおいても、液晶表示パネルの面内に生じる階調バラツキに起因する輝度ムラを解消することができる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の液晶表示装置は、上記課題を解決するために、画素に含まれる画素電極と容量を形成する補助容量線を備えるアクティブマトリックス型の液晶表示装置において、表示画面を分割した複数の表示領域を形成し、上記補助容量線は、上記表示領域ごとに、隣り合う複数の補助容量線に分割され、上記補助容量線に印加される補助容量電圧は、上記表示領域ごとに個別に設定されていることを特徴としている。【００１４】
上記発明によれば、上記補助容量線に印加される補助容量電圧は、上記表示領域ごとに個別に設定されている。即ち、補助容量線に印加する補助容量電圧を、表示領域ごとに増減（微調整）することができる。【００１５】
よって、表示領域ごとに補助容量の値を異ならせることができるため、液晶容量に印加される実効電圧を揃え、液晶容量に充電される電荷量のバラツキを解消できる。【００１６】
従って、低階調側の中間調ベタ画面表示を行った時などに階調のバラツキが生じず、当該階調のバラツキにより輝度ムラが視認されないので、分割駆動型の液晶表示パネルにおいても、液晶表示パネルの面内に生じる階調バラツキに起因する輝度ムラを解消することができる液晶表示装置を提供することができる。【００１７】
なお、上記表示領域は、全ての画素電極に供給される信号電位が同電位である場合に表示パネルに表示される階調のバラツキに応じて分割される。
【発明の効果】
【００１８】
本発明の液晶表示装置は、以上のように、表示画面を分割した複数の表示領域を形成し、補助容量線は、表示領域ごとに、隣り合う複数の補助容量線に分割され、上記補助容量線に印加される補助容量電圧は、上記表示領域ごとに個別に設定されているものである。【００１９】
それゆえ、分割駆動型の液晶表示パネルにおいても、液晶表示パネルの面内に生じる階調バラツキに起因する輝度ムラを解消することができる液晶表示装置を提供するという効果を奏する。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例に係る液晶表示装置のブロック図である。
【図２】本発明の実施例に係る補助容量線駆動回路のブロック図である。
【図３】上ＣＳＨ電圧および下ＣＳＨ電圧の測定結果を示すグラフである。
【図４】本発明の実施例に係る液晶表示装置において輝度ムラが解消されていることの説明図であり、（ａ）は従来の液晶表示装置において輝度ムラが生じていることを示す図であり、（ｂ）は本発明の実施例に係る液晶表示装置において輝度ムラが解消されていることを示す図である。
【図５】本発明の他の実施例に係る液晶表示装置のブロック図である。
【図６】本発明の他の実施例に係る液晶表示装置において輝度ムラが解消されていることの説明図であり、（ａ）は液晶表示パネル面内を上下２つの領域に分割して領域ごとに駆動する従来の分割駆動パネルにおいて、輝度ムラが生じていることを示す図であり、（ｂ）は本発明の他の実施例に係る液晶表示装置において輝度ムラが解消されていることを示す図である。
【図７】液晶表示パネル面内において、階調バラツキによる輝度ムラが生じていることの説明図であり、（ａ）〜（ｅ）は、液晶表示パネル面内において、階調バラツキによる輝度ムラが生じていることを示す図である。
【図８】本発明の実施例に係るさらに別の液晶表示装置のブロック図である。
【図９】液晶表示パネル面内において、階調バラツキによる輝度ムラが生じていることを示す図である。
【図１０】従来の液晶表示装置のブロック図である。
【図１１】従来の他の液晶表示装置のブロック図である。
【図１２】液晶表示パネル面内を上下２つの領域に分割して領域ごとに駆動する従来の分割駆動パネルにおいて、階調バラツキによる輝度ムラが生じていることを示す図である。
【発明を実施するための形態】
【００２１】
本発明の一実施形態について実施例１、実施例２および図１〜図６に基づいて説明すると以下の通りである。まずは本発明の一実施例について図１〜図４に基づいて説明する。
【００２２】
〔実施例１〕
図１は、本実施例１に係る液晶表示装置１のブロック図である。液晶表示装置１は、液晶表示パネル２と、信号線（ソース線、各信号線）Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎを駆動する信号線駆動回路３（信号線駆動部）と、走査線（ゲート線、走査線、第１の走査線、第２の走査線、各走査線）Ｇ１，Ｇ２，…Ｇ（ｍ−１），Ｇｍを駆動する走査線駆動回路４（走査線駆動部）と、制御回路６と、画素ＰＩＸ内の補助容量に接続されている、補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐおよび補助容量線ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑを駆動する補助容量線駆動回路（補助容量線駆動部）Ａ，Ｂとを備えている。信号線駆動回路３、走査線駆動回路４、および制御回路６は、表示ドライバを構成している。
【００２３】
信号線Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎは、信号線の延伸方向を列方向とした場合に、列方向に設けられた複数の画素ＰＩＸを含む画素列ごとに１本の信号線が配されている。また、走査線Ｇ１，Ｇ２，…Ｇ（ｍ−１），Ｇｍは、走査線の延伸方向を行方向とした場合に、行方向に設けられた複数の画素ＰＩＸを含む画素行ごとに１本の走査線が配されている。
【００２４】
画素ＰＩＸに含まれる画素電極と容量を形成する補助容量線を備えるアクティブマトリックス型の液晶表示パネルである液晶表示パネル２は、画素（液晶セル）ＰＩＸがマトリクス状に配置されており、上画面ＭＵ（表示領域、第１の表示領域）と下画面ＭＤ（表示領域、第２の表示領域）とに分けられている。
【００２５】
画素ＰＩＸは、図示しないＴＦＴおよび２つの副画素を有している。ＴＦＴのゲートは、上画面ＭＵまたは下画面ＭＤを通るように延伸する走査線（ゲート線）Ｇ１，Ｇ２，…Ｇ（ｍ−１），Ｇｍに接続され、ＴＦＴのソースは、上画面ＭＵおよび下画面ＭＤを通るように延伸する信号線（ソース線）Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎに接続されている。また、ＴＦＴのドレインに１つの副画素が接続され、当該１つの副画素と他の副画素とは結合容量を介して接続されている。補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐは、上記１つの副画素に対応しており、補助容量線ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑは、上記他の副画素に対応している。よって、画素ＰＩＸが２つの副画素を有している液晶表示パネル２において輝度ムラを解消できる。補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐおよび補助容量線ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑは、上画面ＭＵまたは下画面ＭＤを通るように延伸する。
【００２６】
なお、図１の液晶表示装置１では、２つの副画素を有している画素ＰＩＸに、２本の補助容量線が配されている。しかし、液晶表示装置１は、１つあるいは３つ以上の副画素を有している画素ＰＩＸに、１本あるいは３本以上の補助容量線が接続されていてもよい。
【００２７】
信号線駆動回路３は、画像データを供給すべき画素ＰＩＸに、信号線Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎを通じて画像データを供給する回路である。走査線駆動回路４は、画像データを供給すべき画素ＰＩＸを、走査線Ｇ１，Ｇ２，…Ｇ（ｍ−１），Ｇｍを通じて選択する。制御回路６は、信号線駆動回路３および走査線駆動回路４に供給する各種信号を生成する。
【００２８】
液晶表示パネル２の内部の配線は、途中で分割されていない。具体的には、ｎ番目の信号線Ｓｎは、途中で分割されずに信号線駆動回路３から最も遠い画素ＰＩＸｎまで画像データを供給できる。同様に、ｍ番目の走査線Ｇｍは、途中で分割されずに走査線駆動回路４から最も遠い画素ＰＩＸｎまで選択できる。液晶表示パネル２を分割駆動していない液晶表示パネルと称する。
【００２９】
液晶表示装置１では、複数の補助容量線駆動回路を備えている。液晶表示装置１では２つの補助容量線駆動回路Ａ，Ｂを備えているが、３つ以上の補助容量線駆動回路を備えていてもよい。
【００３０】
液晶表示装置１では、補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐの終端は、開放されている。同様に、補助容量線ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑの終端は、開放されている。全ての補助容量線の終端を開放すると、補助容量電圧を設定する前は階調バラツキの境界が顕著に現れる。よって、補助容量電圧を設定すべき補助容量線の特定が容易となるとともに、補助容量電圧を増減することによる調整の効果が高まる。
【００３１】
これに対して、図８の液晶表示装置１’に示すように、補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐの終端は、液晶表示パネル２の内部で互いに接続されていてもよい。同様に、液晶表示装置１’に示すように、補助容量線ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑの終端は、液晶表示パネル２の内部で互いに接続されていてもよい。
【００３２】
補助容量線駆動回路Ａ，Ｂは、一方の出力電圧を基準として他方の出力電圧を微調整（増減）できる構成とする。図１の液晶表示装置１では、補助容量線駆動回路Ａ（１つの補助容量線駆動部）の出力電圧を基準として補助容量線駆動回路Ｂ（他の補助容量線駆動部）の出力電圧を微調整出来る。同様に、図１の液晶表示装置１では、補助容量線駆動回路Ｂの出力電圧を基準として補助容量線駆動回路Ａの出力電圧を微調整出来る。
【００３３】
補助容量線駆動回路Ａ，Ｂにおける出力電圧の調整については、後述する図２において具体的に説明するが、この説明に先立ち、補助容量線駆動回路Ａ，Ｂにおいて出力電圧を調整する理由についてまず説明する。
【００３４】
液晶表示装置１が、例えば３７／４６／５２／６５型の液晶ＴＶであり、液晶表示パネル２の面積が大きい場合、液晶表示パネル２内部の配線により生じる容量、液晶表示パネル２内部の配線抵抗等が、液晶表示パネル２内部で一様ではなく分布を有する。このことから、低階調側の中間調ベタ画面表示を行った時などに階調のバラツキが輝度ムラとして視認されることがある。
【００３５】
上記輝度ムラの原因は、液晶容量に充電される電荷量にバラツキが生じているためと考えられることから、補助容量線に印加する電圧を微調整して液晶容量に印加される実効電圧を揃え、上述した電荷量のバラツキを解消する。
【００３６】
補助容量線に印加する電圧を微調整するために、図１に示すように補助容量線駆動回路を複数設け、補助容量線駆動回路の各々が異なる値の電圧値を対応する補助容量線へ出力出来るようにする。補助容量線に印加する電圧の調整値は微小であることから、２つの補助容量線に印加する電圧の一方を基準として他方を相対的に微調整する回路構成とすれば、調整が容易となる。
【００３７】
液晶表示パネル２の内部配線は、数１０〜数ｋΩ程度の抵抗値を有しているが、液晶表示パネル２内の補助容量線の終端は、互いに接続されてもよい。この構成によれば、各補助容量線の配線抵抗を均一化することができるため、上画面ＭＵと下画面ＭＤとの境界近くの階調バラツキをより低減することができる。
【００３８】
ここで、１つの画素ＰＩＸに対応して補助容量線が１本配される構成では、全ての補助容量線が互いに接続され、１つの画素ＰＩＸに対応して補助容量線が２本配される構成では、Ｈｉｇｈ側電位が供給される補助容量線同士が互いに接続されるとともに、Ｌｏｗ側電位が供給される補助容量線同士が互いに接続される。
【００３９】
液晶表示パネル２内の補助容量線の終端を、互いに接続すると、例えば補助容量線駆動回路Ｂから出力された電位が、上画面ＭＵの補助容量線にも供給されるので、上画面ＭＵの各画素の補助容量および画素電位が部分的に変動する。
【００４０】
しかし、液晶表示パネル２の内部配線は、数１０〜数ｋΩ程度の抵抗値を有しており、画素ＰＩＸ毎に上記内部配線の抵抗値が異なる。よって、液晶表示パネル２内の補助容量線の終端を互いに接続しても、補助容量線が同電位にはならない。
【００４１】
また、上述したように、液晶表示パネル２の内部配線は、数１０〜数ｋΩ程度の抵抗値を有している。よって、各画素ＰＩＸの電位は、液晶表示パネル２の面内で勾配を持つ。補助容量線に直流電圧を印加した場合は、各画素ＰＩＸの電位は、上記勾配を持った状態で平衡がとれて安定した状態となる。補助容量線に矩形波を印加した場合についても同様であり、安定した状態における各画素ＰＩＸの電位は、上記勾配を持った状態となる。
【００４２】
図２は、本実施例１に係る補助容量線駆動回路Ａ，Ｂのブロック図である。図２の補助容量線駆動回路Ａ，Ｂは、一例としてｎ＝２４とした上で、液晶表示パネル２の表示画面を等分して上下２つの画面ＭＵ，ＭＤを形成した時の回路である。この場合、上下２つの画面ＭＵ，ＭＤは、補助容量線の延伸方向と垂直な方向に等分されていてもよい。
【００４３】
これにより、連続する上下２つの画面ＭＵ，ＭＤの境界が、補助容量線の延伸方向と平行に均等に配置される。
【００４４】
ここで、液晶表示パネル２の表示画面は、補助容量線の延伸方向と垂直な方向に等分されていれば、何等分されてもよい。例えば、液晶表示パネル２の表示画面を、補助容量線の延伸方向と垂直な方向に５等分する場合は、補助容量線駆動回路を５つ備えればよい。
【００４５】
図２では、上画面ＭＵに対応する補助容量線ＣＳＨ１〜ＣＳＨ１２から出力される電圧ＶＣＳＨ１〜ＶＣＳＨ１２（補助容量電圧）を、上ＣＳＨ電圧と称する。また、下画面ＭＤに対応する補助容量線ＣＳＨ１３〜ＣＳＨ２４から出力される電圧ＶＣＳＨ１３〜ＶＣＳＨ２４（補助容量電圧）を、下ＣＳＨ電圧と称する。さらに、上画面ＭＵに対応する補助容量線ＣＳＬ１〜ＣＳＬ１２から出力される電圧ＶＣＳＬ１〜ＶＣＳＬ１２（補助容量電圧）を、上ＣＳＬ電圧と称する。そして、下画面ＭＤに対応する補助容量線ＣＳＬ１３〜ＣＳＬ２４から出力される電圧ＶＣＳＬ１３〜ＶＣＳＬ２４（補助容量電圧）を、下ＣＳＬ電圧と称する。上ＣＳＨ電圧の値と下ＣＳＨ電圧の値とは異なるとともに、上ＣＳＬ電圧の値と下ＣＳＬ電圧の値とは異なる。
【００４６】
図２の補助容量線駆動回路Ａ，Ｂにおいて、上ＣＳＨ電圧、上ＣＳＬ電圧および下ＣＳＬ電圧を固定して下ＣＳＨ電圧を調整する動作について説明する。差動増幅回路ＡＣＳＨは、制御回路６から出力される電圧が非反転入力端子に入力され、上ＣＳＨ電圧を出力する。差動増幅回路ＡＣＳＨの出力は、差動増幅回路ＡＣＳＨの反転入力端子に接続されている。同様に、差動増幅回路ＡＣＳＬは、制御回路６から出力される電圧が非反転入力端子に入力され、上ＣＳＬ電圧を出力する。差動増幅回路ＡＣＳＬの出力は、差動増幅回路ＡＣＳＬの反転入力端子に接続されている。これにより、固定された上ＣＳＨ電圧および固定された上ＣＳＬ電圧が各補助容量線に出力される。
【００４７】
また、差動増幅回路ＡＣＳＬ’は、上ＣＳＬ電圧が非反転入力端子に入力され、下ＣＳＬ電圧を出力する。差動増幅回路ＡＣＳＬ’の出力は、差動増幅回路ＡＣＳＬ’の反転入力端子に接続されている。これにより、固定された下ＣＳＬ電圧が各補助容量線に出力される。
【００４８】
次に、下ＣＳＨ電圧調整回路７について説明する。下ＣＳＨ電圧調整回路７は、抵抗Ｒ１，Ｒ３，Ｒ４、抵抗値調整部Ｒ２、差動増幅回路８、基準電圧回路１０、温度補正回路１１および加算回路１２を備えている。抵抗値調整部Ｒ２の両端の抵抗値はＲ−ＤＣＰである。また、基準電圧回路１０は、抵抗Ｒ５および抵抗Ｒ６を有している。さらに、加算回路１２は差動増幅回路Ａｄｉｆｆからなる。
【００４９】
抵抗値調整部Ｒ２は、抵抗値を調整することで電圧が調整できるものであればよい。例えば、半固定抵抗、可変抵抗、またはデジタルポテンショメータを用いることが出来る。なお、デジタルポテンショメータは、デジタルＩＣである必要はない。
【００５０】
下ＣＳＨ電圧調整回路７において、抵抗Ｒ１の一端は電源電圧ＶＬＳが印加される。電源電圧ＶＬＳは、例えば１５．６Ｖである。抵抗Ｒ１の他端、抵抗Ｒ３の一端および抵抗値調整部Ｒ２の一端は、ノードバーＲＨに接続されている。抵抗Ｒ３の他端、抵抗値調整部Ｒ２の他端、抵抗Ｒ４の一端、差動増幅回路８の反転入力端子は、ノードバーＲＬに接続されている。差動増幅回路８の出力は、帰還抵抗Ｒｆを介してノードバーＲＬに接続されている。抵抗Ｒ４の他端は、電気的に接地されている。差動増幅回路８の非反転入力端子は、抵抗値調整部Ｒ２の制御入力（ノードバーＲＷ）に接続されている。なお、差動増幅回路８において、信号源抵抗Ｒｓは例えば３０ｋΩとし、帰還抵抗Ｒｆは例えば３ｋΩとする。
【００５１】
また、下ＣＳＨ電圧調整回路７において、抵抗Ｒ５の一端は上ＣＳＨ電圧が印加される。抵抗Ｒ５の他端は、抵抗Ｒ６の一端、差動増幅回路８の出力および差動増幅回路Ａｄｉｆｆの非反転入力端子に接続されている。抵抗Ｒ６の他端は温度補正回路１１の一端に接続されており、温度補正回路１１の他端は電気的に接地されている。温度補正回路１１は例えば０Ωの抵抗である。
【００５２】
さらに、差動増幅回路Ａｄｉｆｆの出力は、帰還抵抗Ｒｆ’を介して差動増幅回路Ａｄｉｆｆの反転入力端子に接続されており、差動増幅回路Ａｄｉｆｆの反転入力端子は電気的に接地されている。
【００５３】
なお、加算回路１２において、入力抵抗Ｒｉおよび帰還抵抗Ｒｆ’は、例えば１０ｋΩとする。
【００５４】
上述した構成を有する下ＣＳＨ電圧調整回路７では、加算回路１２は、上ＣＳＨ電圧を抵抗Ｒ５と抵抗Ｒ６とで分圧した基準電圧Ｖｒｅｆと、差動増幅回路８から出力される微小電圧Ｖｍとを加算することにより、下ＣＳＨ電圧を生成する。上ＣＳＨ電圧を元にして基準電圧Ｖｒｅｆを生成することにより、微小電圧Ｖｍによる調整を可能としている。
【００５５】
なお、上記記載に関して、図２において加算回路１２を用いているが、補助容量線駆動回路Ａ，Ｂは、一方の出力電圧を基準として他方の出力電圧を微調整（増減）できるので、加算回路１２の代わりに減算回路を用いてもよい。
【００５６】
なお、微小電圧Ｖｍは、基準電圧Ｖｒｅｆを１００％としたときに±０．０２５％程度が望ましい。一例として基準電圧Ｖｒｅｆが８Ｖ程度であれば、微小電圧Ｖｍは２ｍＶ程度が望ましい。この理由は、液晶表示パネル２の面内における階調のバラツキが微小であるためである。
【００５７】
図３は、上ＣＳＨ電圧および下ＣＳＨ電圧の測定結果を示すグラフである。当該グラフの縦軸は電圧を示し、単位はボルトである。また、上記グラフの横軸は、抵抗値調整部Ｒ２が１２８ステップのデジタルポテンショメータ（デバイス）である場合の、デジタルポテンショメータのステップ数を示す。図３のグラフは、上ＣＳＨ電圧および下ＣＳＨ電圧を１０ステップ毎に測定した結果を示しており、下ＣＳＨ電圧を１２８ステップの分解能で（範囲内で）増減させている。
【００５８】
図３のグラフにおいて（１）で示される箇所では、上ＣＳＨ電圧の値および下ＣＳＨ電圧の値が等しい。図３のグラフにおいて（２）で示される箇所の電圧は、液晶表示装置１において低階調側の中間調ベタ画面表示を行った時に輝度ムラが生じなくなる電圧を示している。補助容量線駆動回路Ａ，Ｂによる調整後の、上ＣＳＨ電圧の値と下ＣＳＨ電圧の値との差は、数ｍＶ〜数十ｍＶ程度である。
【００５９】
図２で例示した補助容量線駆動回路Ａ，Ｂは、下ＣＳＨ電圧のみを調整電圧としているが、本発明はこれに限定されない。下ＣＳＨ電圧を固定し、下ＣＳＬ電圧を調整しても良い。この場合、差動増幅回路ＡＣＳＬ’は、上ＣＳＨ電圧が非反転入力端子に入力され、下ＣＳＨ電圧を出力する。
【００６０】
また、下ＣＳＨ電圧調整回路７の基準電圧回路１０に、上ＣＳＨ電圧を入力する代わりに上ＣＳＬ電圧を入力することにより、下ＣＳＨ電圧調整回路７を下ＣＳＬ電圧調整回路として用いればよい。
【００６１】
さらに、差動増幅回路ＡＣＳＬ’に代わりに、下ＣＳＬ電圧調整回路として下ＣＳＨ電圧調整回路７をさらに１つ設け、上ＣＳＨ電圧と上ＣＳＬ電圧との両方を調整してもよい。
【００６２】
さらに、下ＣＳＨ電圧および下ＣＳＬ電圧を固定し、上ＣＳＨ電圧、上ＣＳＬ電圧または上ＣＳＨ電圧と上ＣＳＬ電圧との両方を調整してもよい。この場合、差動増幅回路ＡＣＳＨから下ＣＳＨ電圧を出力し、差動増幅回路ＡＣＳＬから下ＣＳＨ電圧を出力するとともに、下ＣＳＨ電圧調整回路７の基準電圧回路１０に、上ＣＳＨ電圧を入力する代わりに下ＣＳＨ電圧や下ＣＳＬ電圧を入力することにより、下ＣＳＨ電圧調整回路７を上ＣＳＨ電圧調整回路または上ＣＳＬ電圧調整回路として用いればよい。
【００６３】
さらに、図２の例では、表示画面を上下２つの画面ＭＵ，ＭＤに分割しているが、３つ以上に分割することでさらに高精度の調整も可能である。そして、表示画面を左右に分割したり、格子状に分割したりすることも可能である。
【００６４】
図４は、本実施例１の液晶表示装置１において輝度ムラが解消されていることの説明図である。図４の（ａ）は、従来の液晶表示装置において輝度ムラが生じていることを示す図であり、図４の（ｂ）は、本実施例１の液晶表示装置１において輝度ムラが解消されていることを示す図である。液晶表示装置１では、補助容量線に印加する電圧を微調整して液晶容量に印加される実効電圧を揃えることにより、輝度ムラを解消して表示特性を改善している。
【００６５】
なお、本実施例１では、画素ＰＩＸが２つの副画素を有し、各副画素に対して１本、計２本の補助容量線を用いているが、本発明はこれに限定されず、画素ＰＩＸが副画素を有さず、画素ＰＩＸに対して１本の補助容量線を用いてもよい。この場合、図２の上画面ＭＵにおいては、制御回路６に接続される差動増幅回路が補助容量線１本に対して１つであり、下画面ＭＤにおいては、下ＣＳＨ電圧調整回路７のみを用いればよい。
【００６６】
以上のように、本実施例１の液晶表示装置１は、画素ＰＩＸに含まれる画素電極と容量を形成する補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐおよびＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑを備えるアクティブマトリックス型の液晶表示装置において、表示画面を分割した画面ＭＵ，ＭＤを形成し、補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐおよびＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑは、上画面ＭＵまたは下画面ＭＤごとに、隣り合う複数の補助容量線に分割され、補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐおよびＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑに印加される補助容量電圧は、上画面ＭＵまたは下画面ＭＤごとに個別に設定されている。
【００６７】
また、本実施例１の液晶表示装置１は、上画面ＭＵまたは下画面ＭＤ（各表示領域）に対応して補助容量線駆動回路Ａ，Ｂが設けられ、１つの補助容量線駆動回路（例えば補助容量線駆動回路Ａ）から出力される補助容量電圧を基準として、他の補助容量線駆動回路（例えば補助容量線駆動回路Ｂ）から出力される補助容量電圧を増減する。
【００６８】
これらの構成により、液晶表示装置１において輝度ムラを解消することができる。
【００６９】
なお、液晶表示装置１では、上画面ＭＵおよび下画面ＭＤは、全ての画素電極に供給される信号電位が同電位である場合に液晶表示パネル２に表示される階調のバラツキに応じて分割される。
【００７０】
〔実施例２〕
本発明の他の実施例について図５および図６に基づいて説明すれば、以下の通りである。なお、本実施例２において説明すること以外の構成は、前記実施例１と同じである。また、説明の便宜上、前記実施例１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００７１】
図５は、本実施例２に係る液晶表示装置２１のブロック図である。液晶表示装置２１と実施例１の液晶表示装置１との間の第１の相違点は、信号線駆動回路および走査線駆動回路である。液晶表示装置１の、信号線駆動回路３および走査線駆動回路４は、上画面ＭＵおよび下画面ＭＤで共通である。これに対し、液晶表示装置２１では、上画面ＭＵに対して信号線駆動回路３Ａ（第１の信号線駆動部）および走査線駆動回路４Ａ（第１の走査線駆動部）を設け、下画面ＭＤに対して信号線駆動回路３Ｂ（第２の信号線駆動部）および走査線駆動回路４Ｂ（第２の走査線駆動部）を設けている。信号線駆動回路３Ａおよび信号線駆動回路３Ｂは、液晶表示装置２１の液晶表示パネル２’の両側に設けられる。信号線駆動回路３Ａおよび走査線駆動回路４Ａ、ならびに信号線駆動回路３Ｂおよび走査線駆動回路４Ｂは、制御回路６から各種信号を供給される。液晶表示パネル２’を、分割駆動している液晶表示パネルと称する。
【００７２】
液晶表示装置２１と実施例１の液晶表示装置１との間の第２の相違点は、信号線（ソース線）である。液晶表示装置１の、信号線（ソース線）Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎは、上画面ＭＵおよび下画面ＭＤで共通である。これに対し、液晶表示装置２１では、信号線（ソース線）Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎを分割することにより、上画面ＭＵに対して信号線（ソース線、第１の信号線）ＳＡ１，ＳＡ２，…ＳＡ（ｎ−１），ＳＡｎを設け、下画面ＭＤに対して信号線（ソース線、第２の信号線）ＳＢ１，ＳＢ２，…ＳＢ（ｎ−１），ＳＢｎを設けている。信号線ＳＡ１，ＳＡ２，…ＳＡ（ｎ−１），ＳＡｎは信号線駆動回路３Ａにより駆動され、信号線ＳＢ１，ＳＢ２，…ＳＢ（ｎ−１），ＳＢｎは信号線駆動回路３Ｂにより駆動される。
【００７３】
液晶表示装置２１では、第１の相違点および第２の相違点に記載の構成を備えているので、上画面ＭＵまたは下画面ＭＤごとに分割して駆動する液晶表示パネル２’においても輝度ムラを解消することができる。
【００７４】
なお、液晶表示装置２１では、実施例１の液晶表示装置１と同様、補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐの終端は開放され、補助容量線ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑの終端は開放されている。全ての補助容量線の終端を開放すると、補助容量電圧を設定する前は階調バラツキの境界が顕著に現れる。よって、補助容量電圧を設定すべき補助容量線の特定が容易となるとともに、補助容量電圧を増減することによる調整の効果が高まる。
【００７５】
上記構成を有する液晶表示装置２１において、液晶表示パネル２’は、実施例１の液晶表示パネル２と異なり分割駆動しているので、以下では分割駆動する液晶表示パネル２’において、補助容量線駆動回路Ａ，Ｂにより出力電圧を調整する理由について説明する。
【００７６】
液晶表示パネル２’が分割駆動している場合、液晶表示パネル２’内部の配線により生じる容量、液晶表示パネル２’内部の配線抵抗等が、液晶表示パネル２’内部で一様ではなく分布を有する。このことから、低階調側の中間調ベタ画面表示を行った時などに階調のバラツキが輝度ムラとして視認されることがある。
【００７７】
上記輝度ムラの原因は、液晶容量に充電される電荷量にバラツキが生じているためと考えられることから、補助容量線に印加する電圧を微調整して液晶容量に印加される実効電圧を揃え、上述した電荷量のバラツキを解消する。
【００７８】
補助容量線に印加する電圧を微調整するために、図５に示すように補助容量線駆動回路を複数設け、補助容量線駆動回路の各々が異なる値の電圧値を対応する補助容量線へ出力出来るようにする。補助容量線に印加する電圧の調整値は微小であることから、２つの補助容量線に印加する電圧の一方を基準として他方を相対的に微調整する回路構成とすれば、調整が容易となる。
【００７９】
本実施例２の液晶表示装置２１における補助容量線駆動回路Ａ，Ｂの駆動は、実施例１の液晶表示装置１における補助容量線駆動回路Ａ，Ｂの駆動と同じであるので、ここでの説明は省略する。
【００８０】
図６は、本実施例２の液晶表示装置２１において輝度ムラが解消されていることの説明図である。図６の（ａ）は、液晶表示パネル面内を上下２つの領域に分割して領域ごとに駆動する従来の分割駆動パネルにおいて、輝度ムラが生じていることを示す図であり、図６の（ｂ）は、本実施例２の液晶表示装置２１において輝度ムラが解消されていることを示す図である。液晶表示装置２１では、補助容量線に印加する電圧を微調整して液晶容量に印加される実効電圧を揃えることにより、輝度ムラを解消して表示特性を改善している。
【００８１】
図７の（ａ）〜（ｅ）は、液晶表示パネル面内において、階調バラツキによる輝度ムラが生じていることを示す図である。
【００８２】
図７の（ａ），（ｄ），（ｅ）に示す輝度ムラを解消する場合は、画面を上下に２分割または３分割すればよい。図７の（ｃ）に示す輝度ムラを解消する場合は、画面を上下ではなく左右に２分割すればよい。また、図７の（ｂ）に示す輝度ムラを解消する場合は、画面を左右に３分割し、左の画面と右の画面とを上下に２分割すればよい。
【００８３】
このように、様々な輝度ムラが生じても、画面を適切に分割し、分割した画面毎に補助容量線駆動回路を設ければよい。これにより、補助容量線に印加する電圧を微調整して液晶容量に印加される実効電圧を揃えることができ、輝度ムラを解消できる。
【００８４】
以上のように、本実施例２の液晶表示装置２１は、信号線Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎの延伸方向を列方向とした場合に、上記表示画面は、列方向に上画面ＭＵおよび下画面ＭＤに分割され、信号線Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎは、上画面ＭＵに配された信号線ＳＡ１，ＳＡ２，…ＳＡ（ｎ−１），ＳＡｎと、下画面ＭＤに配された信号線ＳＢ１，ＳＢ２，…ＳＢ（ｎ−１），ＳＢｎとに分割され、上画面ＭＵに設けられた画素の画素電極に、信号線ＳＡ１，ＳＡ２，…ＳＡ（ｎ−１），ＳＡｎを介して画像データを供給する信号線駆動回路３Ａと、下画面ＭＤに設けられた画素の画素電極に、信号線ＳＢ１，ＳＢ２，…ＳＢ（ｎ−１），ＳＢｎを介して画像データを供給する信号線駆動回路３Ｂとを備えている。
【００８５】
また、本実施例２の液晶表示装置２１は、走査線Ｇ１，Ｇ２，…Ｇ（ｍ−１），Ｇｍの延伸方向を行方向とした場合に、走査線Ｇ１，Ｇ２，…Ｇ（ｍ−１），Ｇｍは、上画面ＭＵに配された第１の走査線と、下画面ＭＤに配された第２の走査線とに分割され、上画面ＭＵに設けられた画素を、上記第１の走査線を介して選択する走査線駆動回路４Ａと、下画面ＭＤに設けられた画素を、上記第２の走査線を介して選択する走査線駆動回路４Ｂとを備えている。
【００８６】
これらの構成により、上画面ＭＵまたは下画面ＭＤごとに分割して駆動する液晶表示装置２１においても輝度ムラを解消することができる。
【００８７】
なお、実施例１の液晶表示パネル２と同様に、液晶表示パネル２’内の補助容量線の終端は、互いに接続されてもよい。すなわち、上画面ＭＵに対応する補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨα（第１の領域を通るように延伸する補助容量線）の終端が接続されているとともに、上画面ＭＵに対応する補助容量線ＣＳＬ１，ＣＳＬ２，…ＣＳＬβ（第１の領域を通るように延伸する補助容量線）の終端が接続され、また、下画面ＭＤに対応する補助容量線ＣＳＨ（α＋１），ＣＳＨ（α＋２），…ＣＳＨｐ（第２の領域を通るように延伸する補助容量線）の終端が接続されているとともに、下画面ＭＤに対応する補助容量線ＣＳＬ（β＋１），ＣＳＬ（β＋２），…ＣＳＬｑ（第２の領域を通るように延伸する補助容量線）の終端が接続されている構成であってもよい。なお、上記記載において、例えばα＝ｐ／２，β＝ｑ／２（ｐおよびｑは正の偶数）である。この構成によれば、各補助容量線の配線抵抗を均一化することができるため、上画面ＭＵと下画面ＭＤとの境界近くの階調バラツキをより低減することができる。
【００８８】
ここで、１つの画素ＰＩＸに対応して補助容量線が１本配される構成では、全ての補助容量線が互いに接続され、１つの画素ＰＩＸに対応して補助容量線が２本配される構成では、Ｈｉｇｈ側電位が供給される補助容量線同士が互いに接続されるとともに、Ｌｏｗ側電位が供給される補助容量線同士が互いに接続される。
【００８９】
なお、本実施の形態に係る補助容量電圧は、画素電極に書き込まれる信号電位の極性に応じてＨｉｇｈ側電位あるいはＬｏｗ側電位に切り替わる信号波形（２値に限定されない）であってもよく、また、表示領域ごとに一定電位の信号波形であってもよい。
【００９０】
〔実施形態の総括〕
液晶表示装置１，１’，２１では、上画面ＭＵおよび下画面ＭＤは、補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐ，ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑの延伸方向と垂直な方向に等分されていてもよい。
【００９１】
これにより、連続する上画面ＭＵおよび下画面ＭＤが、補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐ，ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑの延伸方向と平行に均等に配置される。
【００９２】
液晶表示装置１，１’，２１では、上画面ＭＵおよび下画面ＭＤに対応して補助容量線駆動回路Ａ，Ｂが設けられ、１つの補助容量線駆動回路から出力される補助容量電圧を基準として、他の補助容量線駆動回路から出力される補助容量電圧を増減してもよい。
【００９３】
他の補助容量線駆動回路から印加される補助容量電圧を増減（微調整）することにより、液晶容量に印加される実効電圧を揃えることができ、結果として輝度ムラを解消することができる。
【００９４】
液晶表示装置１，１’，２１では、１つの画素ＰＩＸに対応して、２本の補助容量線が配されていてもよい。
【００９５】
これにより、画素ＰＩＸが２つの副画素を有している液晶表示装置において輝度ムラを解消することができる。
【００９６】
液晶表示装置１，１’では、信号線Ｓ１，Ｓ２，…Ｓ，Ｓｎを駆動する信号線駆動回路３が１つ設けられ、信号線Ｓ１，Ｓ２，…Ｓ，Ｓｎの延伸方向を列方向とした場合に、列方向に設けられた複数の画素ＰＩＸを含む画素列ごとに１本の信号線が配されていてもよい。これにより、信号線Ｓ１，Ｓ２，…Ｓ，Ｓｎは、途中で分割されずに信号線駆動回路３から最も遠い画素ＰＩＸまで画像のデータを供給できる。
【００９７】
液晶表示装置１，１’では、走査線Ｇ１，Ｇ２，…Ｇ，Ｇｍを駆動する走査線駆動回路４が１つ設けられ、走査線Ｇ１，Ｇ２，…Ｇ，Ｇｍの延伸方向を行方向とした場合に、行方向に設けられた複数の画素ＰＩＸを含む画素行ごとに１本の走査線が配されていてもよい。これにより、走査線Ｇ１，Ｇ２，…Ｇ，Ｇｍは、途中で分割されずに走査線駆動回路４から最も遠い画素まで選択できる。
【００９８】
液晶表示装置１，１’では、補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐ，ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑの終端は、互いに接続されていてもよい。
【００９９】
上記構成によれば、各補助容量線の配線抵抗を均一化することができるため、表示領域ごとの階調バラツキをより低減することができる。ここで、１つの画素ＰＩＸに対応して補助容量線が１本配される構成では、全ての補助容量線が互いに接続され、１つの画素ＰＩＸに対応して補助容量線が２本配される構成では、Ｈｉｇｈ側電位が供給される補助容量線同士が互いに接続されるとともに、Ｌｏｗ側電位が供給される補助容量線同士が互いに接続される。
【０１００】
液晶表示装置１，１’では、全ての補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐ，ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑの終端は、開放されていてもよい。全ての補助容量線の終端を開放すると、補助容量電圧を設定する前は階調バラツキの境界が顕著に現れる。よって、補助容量電圧を設定すべき補助容量線の特定が容易となるとともに、補助容量電圧を増減することによる調整の効果が高まる。
【０１０１】
液晶表示装置２１では、信号線線Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎの延伸方向を列方向とした場合に、上記表示画面は、列方向に上画面ＭＵおよび下画面ＭＤに分割され、信号線Ｓ１，Ｓ２，…Ｓ（ｎ−１），Ｓｎは、上画面ＭＵに配された信号線ＳＡ１，ＳＡ２，…ＳＡ（ｎ−１），ＳＡｎと、下画面ＭＤに配された信号線ＳＢ１，ＳＢ２，…ＳＢ（ｎ−１），ＳＢｎとに分割され、上画面ＭＵに設けられた画素ＰＩＸの画素電極に、信号線ＳＡ１，ＳＡ２，…ＳＡ（ｎ−１），ＳＡｎを介して画像データを供給する信号線駆動回路３Ａと、下画面ＭＤに設けられた画素ＰＩＸの画素電極に、信号線ＳＢ１，ＳＢ２，…ＳＢ（ｎ−１），ＳＢｎを介して画像データを供給する信号線駆動回路３Ｂとを備えてもよい。
【０１０２】
また、液晶表示装置２１では、走査線Ｇ１，Ｇ２，…Ｇ（ｍ−１），Ｇｍの延伸方向を行方向とした場合に、走査線Ｇ１，Ｇ２，…Ｇ（ｍ−１），Ｇｍは、上画面ＭＵに配された第１の走査線と、下画面ＭＤに配された第２の走査線とに分割され、上画面ＭＵに設けられた画素ＰＩＸを、上記第１の走査線を介して選択する走査線駆動回路４Ａと、下画面ＭＤに設けられた画素ＰＩＸを、上記第２の走査線を介して選択する走査線駆動回路４Ｂとを備えてもよい。
【０１０３】
これらの構成により、上画面ＭＵ、下画面ＭＤごとに分割して駆動する液晶表示装置２１においても輝度ムラを解消することができる。
【０１０４】
液晶表示装置２１では、上画面ＭＵに設けられた画素ＰＩＸに対応する補助容量線ＣＳＨ１，ＣＳＨ２，…ＣＳＨα，ＣＳＬ１，ＣＳＬ２，…ＣＳＬβは、互いに接続されているとともに、下画面ＭＤに設けられた画素ＰＩＸに対応する補助容量線ＣＳＨ（α＋１），ＣＳＨ（α＋２），…ＣＳＨｐ，ＣＳＬ（β＋１），ＣＳＬ（β＋２），…ＣＳＬｑは、互いに接続されていてもよい。ここで、１つの画素ＰＩＸに対応して補助容量線が１本配される構成では、全ての補助容量線が互いに接続され、１つの画素ＰＩＸに対応して補助容量線が２本配される構成では、Ｈｉｇｈ側電位が供給される補助容量線同士が互いに接続されるとともに、Ｌｏｗ側電位が供給される補助容量線同士が互いに接続される。
【０１０５】
また、液晶表示装置２１では、全ての補助容量線線ＣＳＨ１，ＣＳＨ２，…ＣＳＨα，ＣＳＬ１，ＣＳＬ２，…ＣＳＬβ，ＣＳＨ（α＋１），ＣＳＨ（α＋２），…ＣＳＨｐ，ＣＳＬ（β＋１），ＣＳＬ（β＋２），…ＣＳＬｑの終端は、開放されていてもよい。全ての補助容量線の終端を開放すると、補助容量電圧を設定する前は階調バラツキの境界が顕著に現れる。よって、補助容量電圧を設定すべき補助容量線の特定が容易となるとともに、補助容量電圧を増減することによる調整の効果が高まる。
【０１０６】
本発明は上述した各実施例に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施例にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１０７】
本発明の液晶表示装置は、分割駆動型の液晶表示パネルにおいても、液晶表示パネルの面内に生じる階調バラツキに起因する輝度ムラを解消することができるので、大型の液晶表示パネルに好適に用いることが出来る。
【符号の説明】
【０１０８】
１，１’，２１  液晶表示装置
２，２’  液晶表示パネル
３  信号線駆動回路（信号線駆動部）
３Ａ  信号線駆動回路（第１の信号線駆動部）
３Ｂ  信号線駆動回路（第２の信号線駆動部）
４  走査線駆動回路（走査線駆動部）
４Ａ  走査線駆動回路（第１の走査線駆動部）
４Ｂ  走査線駆動回路（第２の走査線駆動部）
６  制御回路
７  下ＣＳＨ電圧調整回路
８，ＡＣＳＨ，ＡＣＳＬ，Ａｄｉｆｆ  差動増幅回路
１０  基準電圧回路
１１  温度補正回路
１２  加算回路
Ａ，Ｂ  補助容量線駆動回路
ＣＳＨ１，ＣＳＨ２，…ＣＳＨ（ｐ−１），ＣＳＨｐ  補助容量線
ＣＳＬ１，ＣＳＬ２，…ＣＳＬ（ｑ−１），ＣＳＬｑ  補助容量線
ＣＳＨ１〜ＣＳＨ１２  補助容量線
ＣＳＨ１３〜ＣＳＨ２４  補助容量線
ＣＳＬ１〜ＣＳＬ１２  補助容量線
ＣＳＬ１３〜ＣＳＬ２４  補助容量線
ＣＳＨ１，ＣＳＨ２，…ＣＳＨα  補助容量線
ＣＳＬ１，ＣＳＬ２，…ＣＳＬβ  補助容量線
ＣＳＨ（α＋１），ＣＳＨ（α＋２），…ＣＳＨｐ  補助容量線
ＣＳＬ（β＋１），ＣＳＬ（β＋２），…ＣＳＬｑ  補助容量線
Ｇ１，Ｇ２，…Ｇ，Ｇｍ  走査線（走査線、第１の走査線、第２の走査線）
ＭＤ  下画面（表示領域、第２の表示領域）
ＭＵ  上画面（表示領域、第１の表示領域）
ＰＩＸ，ＰＩＸｎ  画素
Ｒ１，Ｒ３〜Ｒ６  抵抗
Ｒ２  抵抗値調整部
バーＲＨ，バーＲＬ，バーＲＷ  ノード
Ｒｆ，Ｒｆ’  帰還抵抗
Ｒｉ  入力抵抗
Ｒｓ  信号源抵抗
Ｓ１，Ｓ２，…Ｓ，Ｓｎ  信号線
ＳＡ１，ＳＡ２，…ＳＡ，ＳＡｎ  信号線（第１の信号線）
ＳＢ１，ＳＢ２，…ＳＢ，ＳＢｎ  信号線（第２の信号線）
ＶＣＳＨ１〜ＶＣＳＨ１２，ＶＣＳＨ１３〜ＶＣＳＨ２４，ＶＣＳＬ１〜ＶＣＳＬ１２，ＶＣＳＬ１３〜ＶＣＳＬ２４  電圧（補助容量電圧）
ＶＬＳ  電源電圧
Ｖｍ  微小電圧
Ｖｒｅｆ  基準電圧
【図１】
0005412524.tif 000002
【図２】
0005412524.tif 000003
【図３】
0005412524.tif 000004
【図５】
0005412524.tif 000005
【図８】
0005412524.tif 000006
【図１０】
0005412524.tif 000007
【図１１】
0005412524.tif 000008
【図４】
0005412524.tif 000009
【図６】
0005412524.tif 000010
【図７】
0005412524.tif 000011
【図９】
0005412524.tif 000012
【図１２】
0005412524.tif 000013