(57)【特許請求の範囲】
【請求項１】
同じ制御プログラムを並列に、予め設定される制御周期信号に同期して処理する第１の制御装置と第２の制御装置とを備え、当該夫々の制御装置が処理した処理データの一致、不一致を判定する第３の制御装置を備える安全制御装置であって、
前記制御プログラムは、複数の機能分割制御プログラムと、当該機能分割制御プログラムの間に記述されるデータ照合命令とで構成され、
前記第１の制御装置及び前記第２の制御装置は、夫々、前記制御プログラムを処理するＣＰＵと、前記ＣＰＵの基本プログラムを記憶するシステムメモリと、前記制御プログラムを記憶する制御プログラムメモリと、前記ＣＰＵが前記制御プログラムを処理した処理データを記憶するデータメモリと
を備え、
前記第３の制御装置は、前記第１の制御装置及び前記第２の制御装置の夫々の前記処理データの照合を指令されて、一致または不一致を照合判定する照合プログラムを記憶する照合プログラムメモリと、前記照合プログラムを実行する第３のＣＰＵと、前記第３のＣＰＵの基本プログラムを記憶する第３のシステムメモリと、前記第３のＣＰＵが処理した、前記処理データの照合判定データを記憶する第３のデータメモリと
を備え、
前記第１の制御装置及び前記第２の制御装置は、夫々、前記制御プログラムを処理して前記データ照合命令を検出すると前記第３の制御装置に前記機能分割制御プログラム毎の前記処理データとデータ照合指示信号とを送り、
前記第３の制御装置は、双方の前記データ照合指示信号を受け取って、前記照合プログラムを処理して、前記処理データ毎の前記照合判定データを前記第１の制御装置及び前記第２の制御装置に送り、
前記第１の制御装置及び前記第２の制御装置は、前記照合判定データから一致を受け取った場合、次の前記機能分割制御プログラムを処理し、
不一致を受け取った場合、当該機能分割制御プログラムを再処理し、
前記第３の制御装置は、前記機能分割制御プログラム毎の処理データの照合判定を前記データ照合命令と前記照合プログラムとで同期化して処理し、機能分割制御プログラム毎に再照合するようにしたことを特徴とする安全制御装置。
【請求項２】
同じ制御プログラムを並列に、予め設定される制御周期信号に同期して実行する第１の制御装置と第２の制御装置とを備え、当該夫々の制御装置が処理した処理データの一致、不一致を照合判定する第３の制御装置を備える安全制御装置の安全制御プログラムであって、
前記安全制御プログラムは、前記制御プログラムと照合プログラムとで構成され、
前記制御プログラムは、複数の機能分割制御プログラムと、当該機能分割制御プログラムの間に記述されるデータ照合命令とで構成され、
前記制御プログラムは、
前記データ照合命令を検出すると前記機能分割制御プログラム毎の前記処理データとそのデータ照合指示信号を前記第３の制御装置に送る機能と、
前記第３の制御装置から一致を示す照合判定データを受け取った場合、次の前記機能分割制御プログラムに基づく処理を行う機能と、
前記第３の制御装置から不一致を示す照合判定データを受け取った場合、当該機能分割制御プログラムに基づく再処理を行う機能とを
前記第１の制御装置及び前記第２の制御装置の夫々において実現させ、
前記照合プログラムは、
前記第１の制御装置及び前記第２の制御装置の双方の前記データ照合指示信号を受け取って、前記処理データ毎の照合判定データを前記第１の制御装置及び前記第２の制御装置に送る機能と、
前記機能分割制御プログラム毎の処理データの照合判定を前記データ照合命令と前記照合プログラムとで同期化して処理し、当該機能分割制御プログラム毎に再照合判定する機能とを
前記第３の制御装置において実現させる
ことを特徴とする安全制御装置の安全制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列に同じ処理を処理する２つの制御装置を備える安全制御装置に関し、特に、２つの制御装置間で双方の処理データの一致、不一致を照合する照合機能を備える安全制御装置、及びその安全制御プログラムに関する。
【背景技術】
【０００２】
プラントの監視やフィールド機器を安全に制御するため、制御系を冗長化した安全制御装置が知られている。この安全制御装置には、２つの制御系のいずれか一方の系を待機状態とする待機冗長型の安全制御装置と、最近では、２つの制御系を２重化し、夫々の系の出力を照合する照合機能を備えた照合冗長型の安全制御装置とが知られている。
【０００３】
この照合冗長型の安全制御装置は、互いに独立して同じ制御プログラムを処理する制御装置を２台備え、夫々の制御装置が処理した処理データを照合し、一致したことでそのデータを出力する情報制御装置及び情報制御方法が知られている（例えば、特許文献１参照。）。
【０００４】
この特許文献１に開示された照合冗長型の情報制御装置では、高信頼が必要な場合には、２つの系の処理した処理データの照合結果が一致しない場合には、再度照合し、照合した結果が一致するまでその出力を待たせるようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４１０２８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般に、プラントを制御する２重化された制御系を備える照合冗長型の安全制御装置は、予め設定された制御周期内で与えられた制御プログラムの処理が終了するように設定されている。
【０００７】
しかしながら、この特許文献１に開示された情報制御装置では、２つの系の処理出力が一致しない場合に、短時間で再照合する機能については記述がなく、その制御周期の制御プログラムを最初から処理する場合には制御周期毎の出力が遅延するため、制御性能が低下する問題がある。
【０００８】
本発明は上記問題点を解決するためになされたもので、照合冗長型の安全制御装置において、２つの系の制御装置の処理した処理データが不一致の場合、再照合する時間を最短にして、制御周期毎の出力の遅れを最小にするようにした安全制御装置、及びその安全制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明による安全制御装置は、同じ制御プログラムを並列に、予め設定される制御周期信号に同期して処理する第１の制御装置と第２の制御装置とを備え、当該夫々の制御装置が処理した処理データの一致、不一致を判定する第３の制御装置を備える安全制御装置であって、前記制御プログラムは、複数の機能分割制御プログラムと、当該機能分割制御プログラムの間に記述されるデータ照合命令とで構成され、前記第１の制御装置及び前記第２の制御装置は、夫々、前記制御プログラムを処理するＣＰＵと、前記ＣＰＵの基本プログラムを記憶するシステムメモリと、前記制御プログラムを記憶する制御プログラムメモリと、前記ＣＰＵが前記制御プログラムを処理した処理データを記憶するデータメモリとを備え、前記第３の制御装置は、前記第１の制御装置及び前記第２の制御装置の夫々の前記処理データの照合を指令されて、一致または不一致を照合判定する照合プログラムを記憶する照合プログラムメモリと、前記照合プログラムを実行する第３のＣＰＵと、前記第３のＣＰＵの基本プログラムを記憶する第３のシステムメモリと、前記第３のＣＰＵが処理した、前記処理データの照合判定データを記憶する第３のデータメモリとを備え、前記第１の制御装置及び前記第２の制御装置は、夫々、前記制御プログラムを処理して前記データ照合命令を検出すると前記第３の制御装置に前記機能分割制御プログラム毎の前記処理データとデータ照合指示信号とを送り、前記第３の制御装置は、双方の前記データ照合指示信号を受け取って、前記照合プログラムを処理して、前記処理データ毎の前記照合判定データを前記第１の制御装置及び前記第２の制御装置に送り、前記第１の制御装置及び前記第２の制御装置は、前記照合判定データから一致を受け取った場合、次の前記機能分割制御プログラムを処理し、不一致を受け取った場合、当該機能分割制御プログラムを再処理し、前記第３の制御装置は、前記機能分割制御プログラム毎の処理データの照合判定を前記データ照合命令と前記照合プログラムとで同期化して処理し、機能分割制御プログラム毎に再照合するようにしたことを特徴とする。
【００１０】
上記目的を達成するために、本発明による安全制御装置の安全制御プログラムは、同じ制御プログラムを並列に、予め設定される制御周期信号に同期して実行する第１の制御装置と第２の制御装置とを備え、当該夫々の制御装置が処理した処理データの一致、不一致を照合判定する第３の制御装置を備える安全制御装置の安全制御プログラムであって、  前記安全制御プログラムは、前記制御プログラムと照合プログラムとで構成され、前記制御プログラムは、複数の機能分割制御プログラムと、当該機能分割制御プログラムの間に記述されるデータ照合命令とで構成され、前記制御プログラムは、前記データ照合命令を検出すると前記機能分割制御プログラム毎の前記処理データとそのデータ照合指示信号を前記第３の制御装置に送る機能と、前記第３の制御装置から一致を示す照合判定データを受け取った場合、次の前記機能分割制御プログラムに基づく処理を行う機能と、前記第３の制御装置から不一致を示す照合判定データを受け取った場合、当該機能分割制御プログラムに基づく再処理を行う機能とを前記第１の制御装置及び前記第２の制御装置の夫々において実現させ、前記照合プログラムは、前記第１の制御装置及び前記第２の制御装置の双方の前記データ照合指示信号を受け取って、前記処理データ毎の照合判定データを前記第１の制御装置及び前記第２の制御装置に送る機能と、前記機能分割制御プログラム毎の処理データの照合判定を前記データ照合命令と前記照合プログラムとで同期化して処理し、当該機能分割制御プログラム毎に再照合判定する機能とを前記第３の制御装置において実現させることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、照合冗長型の安全制御装置において、照合冗長型の安全制御装置において、２つの系の制御装置の処理した処理データが不一致の場合、再照合する時間を最短にして、制御周期毎の出力の遅れを最小にするようにした安全制御装置、及びその安全制御プログラムを提供することを目的とする。
【図面の簡単な説明】
【００１２】
【図１】本発明の安全制御装置の構成図。
【図２】本発明の安全制御装置の制御プログラムの構成図。
【図３】本発明の制御プログラムの動作を説明するタイムチャート。
【図４】本発明のデータメモリのデータ構成を説明する図。
【図５】本発明の照合結果データメモリのデータ構成を説明する図。
【図６】本発明の安全制御プログラムの動作を説明するフローチャート。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例について図面を参照して説明する。
【実施例】
【００１４】
図１は、本発明の安全制御装置の構成図である。本安全制御装置１は、同じ制御プログラムを並列に同期して実行する第１の制御装置２と第２の制御装置３と、当該夫々の制御装置２、３が実行したデータの一致、不一致を判定する第３の制御装置４とを備える。
【００１５】
これらの制御装置２、３は、内部バス５に接続され、内部バス５はさらに外部バス８に接続される。外部バス８には、制御プログラムのインストールなどの保守を行うエンジニアリングツール６、及び当該第１の制御装置２及び第２の制御装置３の入出力信号生成する、図示しないセンサや制御対象とのインタフェースとなる入出力装置７が接続される。
【００１６】
次に、各装置の構成について説明する。第１の制御装置２及び第２の制御装置３は、同じ構成であるので、一方の第１の制御装置２について説明し、第２の制御装置３の説明を省略する。
【００１７】
第１の制御装置２は、主メモリ２１ａを備え、制御プログラムを実行するＣＰＵ２１と、当該ＣＰＵ２１の基本プログラムを記憶するシステムメモリ２２と、制御プログラムを記憶する制御プログラムメモリ２３と、ＣＰＵ２１が実行したデータを記憶するデータメモリ２４とを備える。
【００１８】
図２に示すように、この制御プログラムメモリ２３に記憶される制御プログラムの構成は、複数の機能分割制御プログラムＦＤＰ１〜ＦＤＰｎと、当該機能分割制御プログラムの間に記述されるデータ照合命令ＩＮ１〜ＩＮｎとで構成される。
【００１９】
この機能分割制御プログラムＦＤＰ１〜ＦＤＰｎの単位は、種々定義できるが、１つの制御機能を処理するものであれば、大小は問わない。
【００２０】
この設定は、エンジニアリングルール６から、予めインストールされた制御プログラムに対して、追加削除が容易に行える。
【００２１】
また、制御プログラムを処理する第１の制御装置２と第２の制御装置３の同期化構成は、本発明の主題ではないので省略する。この構成は、相互の制御装置の間で制御周期に対して十分短い時間で同期化信号が生成できるものであれば良く、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）などのＩＣチップを使用して、通信プロトコルで行う方法が一般的であるが、ハード的な信号のみで生成しても良い。
【００２２】
また、データメモリ２４は、図３に示すように、第１の制御装置２が処理した機能分割制御プログラム毎の実行結果データの記憶領域２４ａとそのデータ管理データの記憶領域２４ｂとを備える。
【００２３】
例えば、機能分割制御プログラムＦＤＰ２処理データは、開始番地アドレス１０００Ｈとそのデータのサイズ３００Ｈとから成るデータ管理データと、その実行結果データとが、夫々異なる記憶領域に記憶される。
【００２４】
次に、第３の制御装置４は、第１の制御装置２及び第２の制御装置３の夫々の処理データの照合を指令されて、一致または不一致を照合判定する照合プログラムを記憶する第３の照合プログラムメモリ４３と、照合プログラムを実行する第３のＣＰＵ４１と、第３のＣＰＵ４１の基本プログラムを記憶するシステムメモリ４２と、第３のＣＰＵ４１が処理した、第１の制御装置２及び第２の制御装置３の処理データの照合判定データを記憶する第３のデータメモリ４４とを備える。
【００２５】
第３のデータメモリ４４は、照合結果データの記憶領域４４ａと、そのアドレスとデータのサイズとから成るデータ管理データの記憶領域４４ｂとを備える。
【００２６】
この照合判定データは、図５に示すように、処理データ同様に、機能分割制御プログラム番号ＦＤＰ１〜ＦＤＰｎ毎に記憶される。
【００２７】
次に、このように構成される、安全制御装置１の動作について、図５、図６を参照して説明する。図５は、本安全制御装置１の発明の原理と動作の概要を説明するタイムチャートである。
【００２８】
図５（ａ）は、第１の制御装置２と第２の制御装置３との処理データの照合判定データが一致した場合を示し、図５(ｂ)は、不一致の場合を示す。図５に示すように、第１の制御装置２と第２の制御装置３とは、制御周期信号に同期して制御プログラムを実行し、先ず、分割制御プログラムＦＤＰ１を処理する。
【００２９】
そして、夫々の制御装置２、３は、挿入されているデータ照合命令ＩＮ１を検出して、処理データとともに、照合の指令信号を第３の制御装置４に送る。
【００３０】
第３の制御装置３では、送られた夫々の処理データを比較して、一致、不一致を判定し、内部バス５を経由して第１の制御装置２、及び第２の制御装置３に送る。
【００３１】
一致した場合には、分割制御プログラムＦＤＰ２の処理に移る。そうでない場合には、再び、分割制御プログラムＦＤＰ１の処理を行う。
【００３２】
したがって、図５（ｂ）に示すように、不一致となった分割制御プログラムＦＤＰ１のみ再照合するので、従来の処理のように、制御プログラム全体を再処理する必要がないので、短時間のその処理が終わる。
【００３３】
また、照合する処理データの同期は、夫々の処理データの時間差があっても、照合プログラムの処理でそのタイミングのずれを吸収し、次の処理の開始は、照合プログラムの照合判定データの出力に同期して、次の処理を開始することができるので、２つの制御装置２、３の同期化も容易に行える。
【００３４】
次に、図６のフローチャートを参照して、安全制御装置１の処理動作を説明する。図６は、制御プログラム及び照合プログラムで構成される安全制御プログラムの夫々のメイン処理プログラムのフロー図を示す。先ず、第１の制御装置２及び第２の制御装置３は、制御プログラムを起動する（ｓ１）。
【００３５】
次に、第１の制御装置２及び第２の制御装置３は、第１の機能分割制御プログラムＦＤＰ１を処理し（ｓ２）、データ照合命令ＩＮ１を検出する（ｓ３）と、内部バス５を経由して、第３の制御装置４に機能分割制御プログラムＦＤＰ１毎の処理データとデータ照合指示信号とを送る（ｓ４）。第１の制御装置２及び第２の制御装置３は、機能分割制御プログラムＦＤＰ２〜ＦＤＰｎを処理する毎に、ステップｓ２〜ｓ４を実行する。その処理データとデータ照合指示信号は、第３の制御装置４に送られ、照合処理される。
【００３６】
次に、第３の制御装置４の処理動作について説明する。第３の制御装置４は予め照合プログラムの起動処理ｓ４１を完了して、第１の制御装置２及び第２の制御装置３からのデータ照合指示信号の受け取り状態で待機している。
【００３７】
第３の制御装置４は、双方のデータ照合指示信号を受け取って、照合プログラムを処理して（ｓ４２）、処理データ毎の照合判定データを、内部バス５を経由して、第１の制御装置２及び第２の制御装置３に送る（ｓ４３、ｓ４４、ｓ４５）。
【００３８】
第１の制御装置２及び第２の制御装置３は、不一致を受け取った場合（ｓ５、ｓ６）、当該機能分割制御プログラムを再処理（ｓ２→ｓ３→ｓ４）し、照合判定データから一致を受け取った場合（ｓ５、ｓ７）、次の機能分割制御プログラムを処理する。
【００３９】
以上のようにして、機能分割制御プログラム毎の処理データの照合判定をデータ照合命令と照合プログラムとで同期化して処理するようにしたので、照合判定とその再処理とが短時間で処理できる。
【００４０】
尚、第４の制御装置４の照合判定データは、一般に、内部バス４と外部バス７とを介して、入出力装置７に送られ、この入出力装置７からの出力が予め選択される安全制御装置１の選択論理に従って選択される。
【００４１】
尚、本発明は上述したような実施例に何ら限定されるものでなく、制御プログラムを分割した機能分割制御プログラムと、データ照合命令とそのデータ処理命令に基づき照合判定プログラムを起動して、その照合判定データに基づいて次の機能分割制御プログラムを処理するようにしたものであれば良く、機能分割制御プログラムの単位は、種々の機能で構成することが可能で、本発明の趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００４２】
１  安全制御装置
２  第１の制御装置
３  第２の制御装置
４  第３の制御装置電源部
５  内部バス
６  エンジニアリングツール
７  入出力装置
８  外部バス
９  ＣＰＵバス
２１、３１、４１  ＣＰＵ
２１ａ、３１ａ，４１ａ  主メモリ
２２、３２、４２  システムメモリ
２３、３３  制御プログラムメモリ
２４、３４  データメモリ
４３  照合プログラムメモリ
４４  データメモリ
【図１】
0005537140.tif 000002
【図２】
0005537140.tif 000003
【図３】
0005537140.tif 000004
【図４】
0005537140.tif 000005
【図５】
0005537140.tif 000006
【図６】
0005537140.tif 000007