(57)【特許請求の範囲】
【請求項１】
発光素子を制御する回路であって、
前記発光素子に選択的に接続可能な第１のコンデンサと、
前記第１のコンデンサを充電する充電手段であり、当該充電手段には、第１の制御電圧に応答可能な制御電極を有し、前記第１のコンデンサを制御可能に充電する制御手段が含まれており、当該充電手段が、前記第１の制御電圧に従って、前記第１のコンデンサを充電することによって前記第１のコンデンサに得られる電圧を調整可能に制御するように構成された当該充電手段と、
前記第１のコンデンサの前記充電手段に対する接続および切断を交互に行うようになされた切換え手段であって、当該切換え手段が、前記第１のコンデンサを交互に充電し放電させることができるように構成されており、前記第１のコンデンサの充電電流または放電電流が、前記発光素子の電流とほぼ対応している、当該切換え手段と、
を含む、前記回路であり、
前記切換え手段が、前記切換え手段の制御端子に印加された対応する第２の制御電圧に応答して制御可能抵抗器として動作するように、制御可能であり、且つ、前記切換え手段のドレイン端子とソース端子との間の電圧降下が、前記第２の制御電圧によって、制御される、前記回路。
【請求項２】
前記充電手段の前記制御手段が、ソース・フォロワ構成の少なくとも１つの充電トランジスタを含む、請求項１に記載の発光素子を制御する回路。
【請求項３】
前記充電手段が、前記制御電極に接続されて前記第１の制御電圧を蓄積する蓄積コンデンサを含む、請求項２に記載の回路。
【請求項４】
前記充電手段が、前記蓄積コンデンサへの所定のプログラミング電圧を制御可能に受け取るようになされた、請求項３に記載の回路。
【請求項５】
前記第１のコンデンサが、前記発光素子のアノードまたはカソードに接続可能である、請求項１から４の一項に記載の回路。
【請求項６】
前記第１のコンデンサを放電させる放電手段を含み、前記放電手段が、前記第１のコンデンサを所定の電位に接続する、前記第１のコンデンサの両側の電極を短絡する、または前記第１のコンデンサを基準電位と発光素子の間で逆に接続する、の何れかを選択的に行うようになされた切換えトランジスタを含む、請求項１から５の一項に記載の回路。
【請求項７】
複数の発光素子と、複数の請求項１から６の一項に記載の回路とを含むアクティブ・マトリクス・ディスプレイであって、各発光素子に対して１つの回路が個別に設けられている、前記アクティブ・マトリクス・ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子、特に有機発光ダイオードＯＬＥＤを制御するドライバおよび方法に関する。これらのＯＬＥＤは、マイクロ・ディスプレイのピクセルとして利用することもできる。有機発光ダイオード（ＯＬＥＤ）は、発光層が特定の有機化合物の薄膜を含む、特殊なタイプの発光ダイオード（ＬＥＤ）である。発光性エレクトロルミネセンス層は、様々な色の光を発出できるピクセルのマトリクスを作成する単純な「印刷」手法を用いて適当な有機化合物を担体上に例えば行列状に堆積することを可能にする高分子物質を含むことができる。
【背景技術】
【０００２】
ＯＬＥＤディスプレイは、テレビジョンの画面、コンピュータ・ディスプレイ、携帯機器の画面に使用できるほかに、広告、情報、各種指示などの分野でも使用することができる。また、ＯＬＥＤは、一般照明の光源にも使用することができる。ＯＬＥＤは、大面積発光素子を実施するのに向いている。従来のＬＣＤディスプレイに優るＯＬＥＤディスプレイの最大の利点の１つは、ＯＬＥＤディスプレイではバックライトを動作させる必要がないことである。これはつまり、ＯＬＥＤディスプレイでは消費電力が大幅に少なくなり、バッテリから給電する場合に、１回の充電でより長い時間動作することができるということである。
【０００３】
マイクロ・ディスプレイは、駆動に必要な電子回路がその上に配置された単結晶シリコンの基板をベースにすることができる。この基板の１つの面上に、複数のＯＬＥＤ材料の層を堆積させる。
【０００４】
マイクロ・ディスプレイには、例えば以下のような、いくつかの技術的課題がある。
利用できるセル領域内における回路素子のスペースが限られていること。
高電圧で動作すること（３．５Ｖ）。
ＯＬＥＤのダイオード電流が、例えば１ｎＡ未満など極めて小さく、例えばトランジスタのサブスレッショルド動作が必要となり、リーク電流の影響を受けやすくなること。
ＯＬＥＤのＩ／Ｕ特性が電流に影響を及ぼし、ひいてはピクチャの均一性に影響を及ぼすこと。
電流が小さいために、ピクセルのプログラミングに必要なダイナミックに難点があること。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、現況技術の欠点を克服した、発光素子（ＤＯ）を制御するための改良されたドライバを提供することである。
【課題を解決するための手段】
【０００６】
上記の目的は、添付の特許請求の範囲による、発光素子、特に有機発光ダイオードを制御するドライバによって達成される。このドライバは、発光素子に接続可能なコンデンサと、コンデンサを充電する充電手段と、切換え手段とを含む。この切換え手段は、発光素子からのコンデンサの切断と、発光素子へのコンデンサの接続とを交互に行うようになされている。コンデンサは、交互に充電および放電される。コンデンサの充電電流または放電電流によって、発光素子の電流を駆動する。充電手段は、コンデンサ充電するための少なくとも１つの充電トランジスタを含む。
【０００７】
以下に述べる本発明による回路は、ＯＬＥＤダイオード電流を生成する新しい回路を含む。電流は、所与のクロック周波数でコンデンサを充電および放電することによって設定される。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の好ましい実施例を、図面を参照して説明する。
【０００９】
本発明の基本原理を、図１に示す。図１は、有機発光ダイオードＤＯを制御するドライバを示す図である。この回路は、電圧源Ｖｄｃと、コンデンサＣ１と、スイッチＳと、有機発光ダイオードＤＯとからなる。ダイオードＤＯは、アノードおよびカソードを有する。カソードは、接地電位に接続される。ダイオードＤＯのアノードは、スイッチＳを介してコンデンサＣ１の一方の電極に接続可能である。コンデンサのもう一方の電極は、接地電位に接続される。さらに、電圧源Ｖｄｃも、スイッチＳを介してコンデンサに接続されることがある。電圧源は、接地電位を基準とする。ここで接地電位を選択したのは、単に便宜上の理由である。別法として、任意の所定の基準電位を選択してもよい。スイッチＳは、電圧源ＶｄｃまたはダイオードＤＯの何れか一方を、コンデンサに接続する。電圧源とダイオードが同時にコンデンサＣ１に接続されることはない。
【００１０】
図１の回路は、電圧源ＶｄｃとダイオードＤＯを交互にコンデンサに接続することによって動作する。電圧源は、コンデンサに接続されている間、コンデンサＣ１をその出力電圧まで充電する。コンデンサは、ダイオードＤＯに接続されると、ダイオードＤＯを介して放電する。ダイオードを流れる電流は、コンデンサの電圧と接地電位の電位差によって決まる。ダイオードの輝度は、コンデンサＣ１に所望の電荷を印加して、対応する電圧を発生させることによって制御することができる。その電圧が、ダイオードを流れる電流を生み出し、この電流が輝度を決定するからである。
【００１１】
基本原理を、図１に示す。ダイオード電流（理想値）は、以下の数式で与えられる。
【００１２】
【数１】
0005561820.tif 000002
ここで、ｆｓはスイッチＳの切換え周波数、Ｃ１はコンデンサＣ１の容量、Ｖｄｃは電圧源Ｖｄｃの電圧である。電流ＩＤＯは、充電電圧に比例する。より厳密に言えば、この電流は、コンデンサの充電状態と放電状態の電圧差に比例する。周波数の制御および安定、コンデンサの整合、ならびに高い電圧精度を狭い許容誤差範囲内で達成することができるので、良好なピクチャ均一性を達成することができる。
【００１３】
上述の原理は、パッシブ・マトリクスＯＬＥＤディスプレイに比べて動作時の電流が本質的に小さいためにＯＬＥＤの表示性能を高め寿命を延ばすことができる、アクティブ・マトリクスＯＬＥＤディスプレイの回路に適用することもできる。アクティブ・マトリクスＯＬＥＤディスプレイ（ＡＭＯＬＥＤ）は、ディスプレイの個々の発光素子を切り換えるためにトランジスタを使用するタイプのディスプレイである。
【００１４】
アクティブ・マトリクス・ディスプレイは、発光素子の他に、マトリクス状の薄膜トランジスタ（ＴＦＴ）を含むこともある。これらのデバイスは、他の全てのピクセルを更新しながら、ディスプレイ上の１つのピクセルの電気的状態を記憶する。この方法により、同じサイズのパッシブ・マトリクスよりもはるかに明るく鮮鋭な表示になる。
【００１５】
薄膜トランジスタを使用して、アクティブ・マトリクスを構成してもよい。ただし、薄膜トランジスタは、アクティブ・マトリクスの単なる一構成要素であり、設計によっては、ダイオードなど、その他のアクティブな構成要素を使用しているものもある。パッシブ・マトリクス・ディスプレイでは、単純な導電性グリッドを使用して、目標領域の発光素子に電流を送達するが、アクティブ・マトリクス・ディスプレイでは、薄膜トランジスタと共に集積することができる、限られた期間だけ電荷を保持する機能を有するトランジスタおよびコンデンサのグリッドを使用する。トランジスタの切換え動作によって、所望のピクセルと関連づけられたコンデンサだけが電荷を受け取り、そのコンデンサは、次のリフレッシュ・サイクルまでその電荷を保持し、これによりパッシブ・マトリクスに比べて画質が向上する。
【００１６】
集積ＭＯＳコンデンサは、通常は、１ミクロン四方あたり５ｆＦの範囲の単位面積あたりの静電容量を有する。例えば５×５μｍのピクセルで、コンデンサの面積を２×２μｍとしたとき、充電コンデンサを２０ｆＦと仮定することができる。スイッチＳを３２ｋＨｚで動作させ、フル・スケール（ＦＳ）の電圧を２Ｖと仮定すると、平均ダイオード電流のＦＳ値は、以下のようになる。
【００１７】
【数２】
0005561820.tif 000003
【００１８】
スイッチが閉じているときに高ピーク電流を回避するために、ランプ状制御電圧を使用してもよい。すなわち、電圧源がスイッチに接続されている間は、電圧源Ｖｄｃの出力電圧を連続的に増加するように制御することができる。ピーク電流は、電圧源とコンデンサの電圧差が最大になったときに発生する。これは、電圧源がコンデンサＣ１に接続されたときに起こる。出力電圧を段階的に印加した場合に比べて、ランプ状出力電圧ではピーク電流が低減する。
【００１９】
詳細な分析から、Ｖｔｈの不整合、すなわち個々のＭＯＳトランジスタ間のしきい値電圧Ｖｔｈのばらつきの影響が分かっている。最初の大まかな分析では、単結晶シリコン上で、ＦＳ（フル・スケール）電圧振幅を２Ｖと仮定すると、Ｖｔｈの不整合は基本的に無視できる程度であることが分かった。何れにしても、以下で述べる回路の一部は、何らかの不整合の補償を含んでいる。
【００２０】
図２は、ｎチャネルＦＥＴ（電界効果トランジスタ）を使用した例示的な回路を示す図である。図２では、対応する要素は同じ参照符号で示してある。
【００２１】
図２に示す回路は、アクティブ・マトリクス・ディスプレイ内の１つの素子を表している。ディスプレイ内の各発光素子は、列線および行線を用いてアドレッシングすることができる。各列線は、マトリクスの１列に含まれる各発光素子に接続され、各行線は、マトリクスの１行に含まれる各発光素子に接続される。図２では、列線および行線はそれぞれ参照符号ＣｏｌおよびＲｏｗで示してある。
【００２２】
図２は、アノードが一定の基準電圧Ｖｄｉｏに接続された発光ダイオードＤＯを含む。この点で、図２の回路は、ダイオードＤＯのアノードへの電流が制御される図１の回路と異なる。発光ダイオードＤＯのカソードは、電界効果トランジスタＮ２およびＮ４を介してコンデンサＣ１に接続される。トランジスタＮ２のソースｓは、トランジスタＮ４のドレインに接続される。トランジスタＮ２のドレイン電流は、発光ダイオードＤＯを流れる電流に対応する。さらに、Ｎ２のドレイン電流は、トランジスタＮ４のソース電流ｓにほぼ対応する。ダイオードＤＯの光度は、トランジスタＮ４のソースに接続されたコンデンサＣ１を充電および放電することによって制御される。
【００２３】
ダイオードＤＯを流れる電流の量は、トランジスタＮ２のゲートに印加される電圧とトランジスタＮ２のドレインｄとソースｓの間の降下電圧との電圧差によって決まる。この電流は、トランジスタのゲート電圧ｇによって制御され、トランジスタのゲート電圧ｇは、列信号および行信号によって制御される。トランジスタＮ１は、列線および行線の両方、ならびにトランジスタＮ２のゲートに接続される。トランジスタＮ１のゲートは、行線に接続される。行線が高電圧信号を搬送してきた場合は、トランジスタＮ１のドレイン／ソース・チャネルが導電状態になる。トランジスタＮ１のドレインに接続された列線の電圧信号は、トランジスタＮ１のソースおよびトランジスタＮ２のゲートに伝達される。この例では、トランジスタＮ２は、飽和領域で動作する。プログラミング段階の間は、ノードｇはプログラミング電圧に設定される。これは、列線Ｃｏｌにプログラミング電圧を印加し、行線Ｒｏｗに高パルスを印加することによって行われる。プログラミングは、通常は、線ごとに入来ビデオ信号と同期して行われる。
【００２４】
トランジスタＮ２のソースｓの電圧は、Ｃ０の電圧からゲート／ソース間の電圧降下分を引いた値に等しい。コンデンサＣ１は、しばらくの間Ｎ４を導電状態にすることによって、ほぼＣ０の電圧まで繰り返し充電される。ソース・フォロワ・トランジスタＮ２とＣ０の電圧とによって、いつ充電が完了するかが決まる。トランジスタＮ２およびＮ４を流れる電流は、発光ダイオードＤＯを流れる電流でもある。
【００２５】
コンデンサＣ１を充電した後、トランジスタＮ４のゲートに低電圧を印加して、このコンデンサをトランジスタＮ２のソースから切り離す。この間に、Ｃ１は放電する。これは、トランジスタＮ４のソースを接地することによって行われる。この目的で、コンデンサＣ１と並列に動作するトランジスタＮ３のゲートには、高電圧Ｖｒｅｓが印加される。コンデンサＣ１を充電するプロセスは、トランジスタＮ３のゲートに低電圧Ｖｒｅｓを印加し、トランジスタＮ４のゲートに高電圧Ｖｏｎを印加すると再開される。
【００２６】
図２の表は、ＶｏｎおよびＶｃａｐ１の例示的な電圧信号を示している。この表の各エントリは、時間に対する電圧信号ＶｏｎおよびＶｃａｐ１の振幅を表している。Ｖｃａｐは、トランジスタＮ２のゲートに接続されていない方のコンデンサＣ０の電極に印加される電圧である。
【００２７】
Ｖｃａｐ１を制御すると、プログラミング期間中は列Ｃｏｌに生じる可能性のある電圧を適当な範囲にシフトさせ、その後、最良のチャージ・ポンプ動作を行うための別のレベルにシフトさせるのに役立つ。特に、トランジスタＮ１のゲートが低信号を受信しているときには、コンデンサＣ０の電圧を、電圧Ｖｃａｐ１を用いて調節することができる。電圧Ｖｏｎは、トランジスタＮ４のゲートに印加される電圧を表す。電圧Ｖｏｎが高電圧であると、コンデンサＣ１に流れる電流が増加する。表の第１行目では、電圧Ｖｏｎの期間は方形波関数に従い、電圧Ｖｃａｐ１は鋸歯形である。鋸歯形電圧では、トランジスタＮ２のゲートの電圧およびコンデンサＣ１に流れる電流が次第に増加し、トランジスタＮ４のゲートは高信号を受信する。これにより、コンデンサおよび発光ダイオードに流れるピーク電流を減少させることができる。その結果として、発光ダイオードＤＯの電流および輝度は、コンデンサＣ１が充電されているときには基本的に一定である。
【００２８】
図２の表の第２行目では、電圧Ｖｏｎが鋸歯形で、電圧Ｖｃａｐ１は接地電位に接続されている。この場合は、トランジスタＮ４を使用して、コンデンサＣ１に流れるピーク電流を減少させる。高ピーク電流は、トランジスタＮ４のゲートに高電圧が急激に印加された場合に流れる。その場合には、トランジスタのドレインとソースの間の電圧差が最大になり、ピーク電流につながる。コンデンサＣ１は徐々に充電されるので、トランジスタのソースとドレインの間の電圧差は徐々に低減する。トランジスタＮ４のゲート電圧Ｖｏｎを徐々に増大させることによって、ピーク電流を減少させ、一般に、コンデンサＣ１に流れ込む電流を制御する。この場合には、トランジスタＮ４は、制御可能抵抗器として動作し、それにより、トランジスタＮ２のドレインとソースの間の電圧降下を適当に制御することができる。
【００２９】
図２の回路は、さらに、トランジスタＮ５またはダイオードＤ１を含むこともある。この図では、トランジスタＮ５のドレインがトランジスタＮ５のゲートに接続されているので、トランジスタＮ５はダイオードとして動作する。ダイオードＤ１およびダイオードとして動作するトランジスタＮ５のアノードは、発光ダイオードＤＯのカソードに接続される。ダイオードＤ１のカソードは、供給電圧Ｖｄｄで駆動される。追加のダイオードは、具体的には以下のような、様々な目的のために使用することができる。
高電圧動作および低電圧ＣＭＯＳプロセスの場合。電圧Ｖｄｉｏが最大許容ＩＣ供給電圧Ｖｄｄを超える場合に、例えばＮ５などのダイオードによって、トランジスタＮ２のドレイン電極の電圧を制限する。
ある程度の試験容易性を実現するために、製造段階中、例えばＯＬＥＤデバイスをトランジスタのアレイまたはマトリクスのうえにまだ形成していない場合などに、ダイオードＮ５またはＤ１を使用して、電流経路を形成することができる。これにより、適度な試験範囲で生ウェハの製造試験を行うことが可能になる。この場合には、例えば列線または行線を分離するように供給電圧Ｖｄｄを印加することもできる。
ある程度のＶｔｈ補償を実現するために、例えば、ＯＬＥＤをダイオードによって意図的に短くする期間を設けることができる。これは、Ｖｄｉｏを低下させることによって実現することができる。その場合、電圧Ｖｃａｐ１と、その結果としてトランジスタＮ２のゲートの電圧とがわずかに上昇するので、トランジスタＮ２が導通を開始する。この場合には、電界効果トランジスタＮ２は、飽和領域とオーミック領域の間の境界で動作する。コンデンサＣ１と、同様にトランジスタＮ２のソースは、トランジスタＮ２のゲート電圧よりＮ２のＶｔｈだけ低い電圧に到達する。Ｖｔｈは、トランジスタＮのしきい値電圧であり、製造許容誤差によって変動する可能性がある。その結果生じる電流は、トランジスタＮ２のしきい値電圧およびその許容誤差から独立している。
【００３０】
電圧Ｖｃａｐ２およびＶｃａｐ１は、供給電圧Ｖｄｄまたは接地電圧ＧＮＤに接続することができる。供給レール上の追加ＡＣ電流要素によって有害な影響が引き起こされるのを回避するためには、接地電圧ＧＮＤに接続することが好ましい。ただし、コンデンサの実装という理由から、供給電圧Ｖｄｄを使用することもできる。
【００３１】
図３は、本発明の第２の実施例を示す図である。図３の実施例は、大部分は図２の実施例に対応している。図２および図３において、同じ構成要素は、同じ参照番号で示してある。図２と図３の唯一の違いは、発光ダイオードＤＯ、トランジスタＮ２およびコンデンサＣ１に対するトランジスタＮ４の配置である。図３に示す第２の実施例では、トランジスタＮ４は、ダイオードＤＯとトランジスタＮ２の間に配置されている。トランジスタＮ２およびＮ４の位置が入れ替わっている。回路全体の機能は同じである。配置上の理由から、図２または図３に示す回路の何れかが好ましい場合がある。トランジスタＮ５およびＤ５を必要に応じて追加することも、図２と同じである。さらに、提案している、図３に添付した表に示す信号を用いたトランジスタＮ４およびコンデンサＣ０の動作も、図２と同じである。
【００３２】
図４は、図２と同様のトポロジを示す図である。図２のｎチャネル・トランジスタＮ１、Ｎ２、Ｎ３およびＮ４が、図４のｐチャネル・トランジスタＰ１、Ｐ２、Ｐ３およびＰ４にそれぞれ対応している。図２の実施例とは異なり、各トランジスタＰ１からＰ４のゲートに入力される信号は反転している。このようにするのは、ｎチャネル・トランジスタが正のゲート電圧を必要とするのに対して、ｐチャネル・トランジスタは、そのソース電極に対して負のゲート電圧で動作しなければならないからである。さらに、発光ダイオードＤＯのカソードではなくアノードが、トランジスタＰ２、Ｐ４およびコンデンサＣ１に直列に接続される。ｐチャネル・トランジスタのソース／ドレイン電流の方向は、対応するｎチャネル・トランジスタの電流方向とは逆である。そのために、図４の実施例では、発光ダイオードのカソードではなくアノードが選択されているのである。コンデンサＣ０およびＣ１は、基準端子がＶｄｄまたはＧＮＤに接続されている。図３を参照して述べたのと同様に、この場合も、必要に応じてＰ２とＰ４の順序を入れ替えることができる。
【００３３】
多くの一般的なＯＬＥＤディスプレイでは、カソード（Ｖｄｉｏ）である共通の上部電極を用いているので、ｐチャネルＭＯＳデバイスを使用することが好ましいことがある。図２および図３に示すｎチャネル回路では、Ｐ４とＰ２の順序を入れ替えることができる。図４にはさらに、それぞれトランジスタＰ３およびＰ４を駆動する、時間変化する電圧信号ＶｒｅｓおよびＶｏｎの例も示してある。トランジスタＰ３は、方形波信号によって駆動される。この信号の効果は、コンデンサＣ１を供給電圧Ｖｄｄに接続して、コンデンサＣ１を放電させることである。あるいは、トランジスタＰ３のソースを接地電位ＧＮＤに接続してもよい。方形波パルスは、コンデンサＣ１を周期的に放電させる。コンデンサＣ１は、トランジスタＰ４のゲートに鋸歯形電圧Ｖｏｎを印加することによって断続的に充電される。鋸歯形であることにより、比較的一定の電流が生じ、上記で説明したように、これが発光ダイオードＤＯを駆動し、コンデンサＣ１を充電する。
【００３４】
図５は、本発明の第４の実施例による、発光素子ＤＯを制御する回路を表す図である。図５の回路では、ダイオードを駆動するためにｎチャネル・トランジスタを使用している。図５の回路の構成は、大部分は図２による回路に対応している。図２と異なるのは、図５ではトランジスタＮ４が省略されている点である。その他の点では、図２と図５におけるトランジスタおよびコンデンサの構成は同じである。図５では切換えトランジスタＮ４がないので、図５の回路の動作は、図２の回路の動作とは異なる。図５にはさらに、コンデンサＣ０、トランジスタＮ３のゲート、および行線にそれぞれ印加される、時間変化する電圧信号Ｖｃａｐ、ＶｒｅｓおよびＲｏｗも示してある。各電圧の振幅は、時間とともに変化するものとして示してある。最初に、方形パルス行電圧信号によって、列線の電圧がトランジスタＮ２のゲートに印加される。その後、電圧Ｖｃａｐが段階的に低下する。その結果として、トランジスタＮ２は、カットオフ領域で動作する。次のステップで、方形波電圧信号ＶｒｅｓをトランジスタＮ３のゲートに印加することによって、コンデンサＣ１を接地する。トランジスタＮ３を用いてコンデンサＣ１を接地すると、電圧Ｖｃａｐを低状態に駆動して、トランジスタＮ２が導通状態になるのを防止しなければならない。その後、ｎチャネル・トランジスタＮ３が開放される、すなわち導通しなくなり、コンデンサＣ０にランプ電圧信号Ｖｃａｐを用いてトランジスタＮ２のゲート電圧を徐々に増大させる。従って、一定期間、すなわち駆動期間を通じて、ほぼ一定の電流が発光ダイオードＤＯを流れる。
【００３５】
図６は、本発明によるドライバの第５の実施例を示す図である。図６の回路は、ｎチャネル・トランジスタＮ１からＮ５と、コンデンサＣ０およびＣ１と、発光ダイオードＤＯとで構成される。図６のコンデンサＣ０とトランジスタＮ１の構成は、図５の構成に対応している。図５と異なるのは、コンデンサＣ１が発光ダイオードＤＯのアノードに直接接続されている点である。トランジスタＮ２のソースは、コンデンサＣ１に直列に接続されている。トランジスタＮ２のベースは、ベース・トランジスタＮ１に高電圧を印加することによってトランジスタＮ１を飽和領域で動作させたときに、列線によって駆動される。トランジスタＮ３は、コンデンサを放電させるためにコンデンサＣ１に接続される。トランジスタＮ３のドレインは、接地電位に接続される。
【００３６】
この回路は、図５の回路にトランジスタＮ５およびＮ４を追加したものである。トランジスタＮ５は、そのソースおよびベースを接地電位に接続することによって、ダイオードとして動作させる。トランジスタＮ５のドレインは、発光ダイオードＤＯのアノードにも接続される。従って、このトランジスタは、基本的に、発光ダイオードＤＯのアノードの電位が接地電位未満に降下することを防止する。トランジスタＮ３がリセットのためにコンデンサを接地電位に接続すると、この図ではトランジスタＮ５によって構成されるダイオードを流れる電流によって発光ダイオードのアノードの電位が上昇する。このリセットにより、トランジスタＮ５のしきい値電圧Ｖｔｈへの依存性が生じる。これは、ＤＯのアノード電圧に対応するＮ５のドレイン電圧が、接地電位からしきい値電圧Ｖｔｈを引いた値にほぼ等しくなるからである。発光ダイオードＤＯのカソードは、ダイオード電圧Ｖｄｉｏに接続される。カソード電圧Ｖｄｉｏは、コンデンサＣ１が放電した後はダイオードＤＯに電流が流れないように選ばなければならない。
【００３７】
この回路には、真のｎチャネルに基づく解決策が与えられるという利点がある。しかし、この回路では、ドレイン・ノードだけでなくｎＭＯＳのゲートも高電圧となる。さらに、発光ダイオードＤＯがトランジスタＮ２のソース経路上にあるために、その電気的特性、例えば発光ダイオードＤＯのＵ／Ｉ特性または順方向電圧の影響を受ける。さらに、コンデンサＣ１に、供給レベルＶｄｄのノードがない。
【００３８】
後者の点から、列線Ｃｏｌ上の電圧は、発光ダイオードＤＯのアノードとカソードの間の電圧降下より高くなければならない。１つの例示的な実施例では、カソード電圧Ｖｄｉｏは、接地電圧に対して負の電圧になるように選択される。発光ダイオードＤＯは、アノードが基板接地レベルであるときには、導通しないこともある。
【００３９】
図７は、本発明の第６の実施例を示す図である。図７の回路は、大部分は図６の回路に対応している。図６と異なるのは、トランジスタＮ３が、トランジスタＮ２のソースを発光ダイオードＤＯのアノードに接続している点である。従って、コンデンサは、コンデンサＣ１の両側を短絡することによって放電する。トランジスタＮ５の代わりに、ダイオードＤ１が発光ダイオードＤＯのアノードに接続される。ダイオードＤ１は、ダイオードとして動作する図６のトランジスタＮ５と同じ機能を実行する。ダイオードＤ１は、トランジスタＮ３の一部であってもよく、その場合には、トランジスタのアクティブなｎ＋領域をｐドープ基板に接続することによって形成される。コンデンサはトランジスタＮ２およびＮ４を用いて充電される。トランジスタＮ４のゲート電圧は、駆動中にほぼ一定の電流を供給するために、ランプ形である。充電中のコンデンサは、発光ダイオードＤＯを流れる電流を駆動する。
【００４０】
図８は、本発明の第７の実施例を示す図である。図８の回路は、基本的には図７の回路に対応している。図７の回路と異なるのは、図８の回路が、切換えトランジスタＮ４を含まない点である。その代わりに、トランジスタＮ２のドレインは、供給電圧Ｖｄｄに接続される。その他の点では、第６の実施例と第７の実施例は同じである。図８の実施例では、コンデンサＣ１のリセット中に、トランジスタＮ２に電流が流れないように留意しなければならない。従って、コンデンサＣ０に印加される電圧Ｖｃａｐを適当に選択しなければならない。Ｖｃａｐは、トランジスタＮ２のゲートの電位を低下させるために、低減しなければならない。その結果として、コンデンサＣ１が放電している間は、このトランジスタはカットオフ領域で動作することになる。この回路では、プログラミング中に１つの電荷パルスが必要となることがある。
【００４１】
図９は、本発明の第８の実施例による、発光ダイオードを制御する回路、すなわちｎＭＯＳデバイスをベースとする、共通カソード形のＯＬＥＤを備えたピクセル回路を示す図である。上述した実施例と同様に、トランジスタＮ２およびＮ４の順序は入れ替えることができる。トランジスタＮ１、Ｎ２、コンデンサＣ０、ならびに列線Ｃｏｌおよび行線Ｒｏｗの構成は、図８の実施例の構成と同じである。第８の実施例では、発光ダイオードＤＯのアノードが、ダイオードＤ１のカソードおよびトランジスタＮ３のソースに接続される。充電コンデンサは、ゲート電圧Ｖｏｎによって駆動されるトランジスタＮ３のドレインに接続される。図８の実施例と異なり、コンデンサＣ１は、発光ダイオードＤＯのアノードに直接には接続されない。
【００４２】
コンデンサＣ１は、トランジスタＮ３のゲート電圧Ｖｏｎを徐々に増大させることによって放電させる。時間に対する電圧信号Ｖｏｎのグラフも、図９に示してある。コンデンサＣ１およびトランジスタＮ３のドレインはともに、ゲート電圧Ｖｒｅｓによって駆動されるトランジスタＮ４のソースに接続される。ゲート電圧Ｖｏｎを上昇させることによってコンデンサＣ１を放電させている間、トランジスタＮ４のゲート電圧Ｖｒｅｓは低状態にある。すなわち、トランジスタＮ４はカットオフ領域で動作する。従って、トランジスタＮ４のソース電流はゼロであり、コンデンサＣ１の全放電電流は、発光ダイオードＤＯに流れる。ダイオードＤ１はカソードがトランジスタＮ３に接続されているので、放電電流はダイオードＤ１には流れない。
【００４３】
コンデンサＣ１の充電は、トランジスタＮ３をカットオフ領域で動作させ、トランジスタＮ４からの電流が完全にコンデンサＣ１の回路ノードｇに流れるようにすることによって行われる。トランジスタＮ３のゲート電圧Ｖｏｎが低状態である間に、方形パルス電圧信号ＶｒｅｓをトランジスタＮ４のゲートに印加する。充電電流の大きさは、トランジスタＮ２のゲート電圧、およびトランジスタＮ２のドレインに供給される供給電圧Ｖｄｄの両方によって決まる。コンデンサＣ１の充電では一定の電流を供給する必要がないので、ゲート電圧は増加させない。トランジスタＮ４は、コンデンサＣ１を充電するために、単純にスイッチとして動作する。トランジスタＮ２のゲート電圧は、トランジスタが適当な行線電圧を用いて飽和領域で動作しているときには、列線Ｃｏｌの電圧に基本的に等しい。
【００４４】
コンデンサＣ０は、一方の電極がトランジスタＮ２のゲートに接続され、他方の電極が電圧Ｖｃａｐ０に接続される。コンデンサＣ０は、列線Ｃｏｌからの電圧を蓄積する。Ｖｃａｐ０は、供給電圧Ｖｄｄまたは接地電位ＧＮＤに等しくなるように選択することができる。コンデンサＣ１の一方の電極は、トランジスタＮ４のソースおよびトランジスタＮ３のドレインに接続され、コンデンサＣ１の他方の電極は、供給電圧Ｖｄｄまたは接地電位に等しくなるように選択することができる電圧Ｖｃａｐ１に接続される。Ｖｃａｐ０とＶｃａｐ１を供給電圧Ｖｄｄに接続すると、コンデンサＣ０およびＣ１をｐＭＯＳコンデンサとして実装することができるので有利である。ダイオードＤ１は、トランジスタＮ３の固有のダイオードで形成することができる。この実施例は、浮遊コンデンサがないので有利である。
【００４５】
図１０は、本発明の第９の実施例による回路を示す図である。図１０の回路は、２点の例外を除いて図４の回路に対応している。第１に、図４のコンデンサＣ０は電位Ｖｃａｐ１に接続されるが、図１０のコンデンサＣ０は接地される。第２に、図４のコンデンサＣ１は電圧Ｖｃａｐ２に接続されるが、図１０の対応するコンデンサＣ１はやはり接地される。図１０の発光ダイオードＤＯのダイオード電流は、コンデンサＣ１を充電および放電することによって制御される。
【００４６】
図１１は、電荷ポンプの電圧および電流のシミュレーションのために使用される本発明による例示的な回路を示す図である。このシミュレーション回路は、図１０の回路に基本的に対応している。上述の回路と比較すると、シミュレーションの主な関心が電荷ポンプ機能の分析であるために、プログラミング・トランジスタＰ１および蓄積コンデンサＣ０が、ＤＣ電源Ｖ２で置き換えられている。シリコン・ダイオードと比較してＯＬＥＤの方が順方向電圧が高いことを考慮するために、ＯＬＥＤのＤＯは、直列に接続した５つのシリコン・ダイオードＤ４、Ｄ６、Ｄ８、Ｄ９およびＤ１０で置き換えられている。ダイオードＤ１は、電流が流れていないときに、図１０のトランジスタＰ２に対応する駆動トランジスタＭ１のドレインにおける過電圧破壊を回避する。例示的なシミュレーションでは、図１０のコンデンサＣ１に対応するコンデンサＣ０を、例えば周波数１００ｋＨｚで充電および放電することができる。発光ダイオードＤＯのカソードは、−２Ｖに等しくすることもできる電圧Ｖｄｉｏに接続される。図１０のＶｄｉｏは、図１１では電源Ｖ１で表されている。図１１では電源Ｖ０で表される供給電圧Ｖｄｄは、３．３Ｖに等しいことが好ましい。リセット電圧Ｖｒｅｓは、図１０のトランジスタＰ３に対応するトランジスタＭ３のベースに印加される方形波パルス信号である。充電コンデンサＣ１の静電容量は、１０ｆＦに等しくなるように選択することができる。ポンプ・コンデンサＣ０（図１０ではＣ１）は、最大輝度の場合に相当する、約２Ｖ−Ｖｔｈまで充電される。
【００４７】
図１２は、図１１の回路のシミュレーション結果を示す図である。図１２の波形は、上の方の部分は、回路に印加される制御電圧も含めた電圧を示している。一番下の線は、ＯＬＥＤに流れ込む電流を表す。１０μｓの各期間の中心部分では、電流は基本的に３ｎＡで一定であることが分かる。平均電流は約１ｎＡである。これは、第１の期間ではいくつかの電圧の初期化が見られるので、第２および第３の期間を見ると最もよく分かる。
【００４８】
図１３は、ポンプ・コンデンサＣ１を１．５Ｖ−Ｖｔｈまで充電した場合のシミュレーション波形を示す図である。図１２の波形と比較すると、平均電流が低くなっていることがはっきりと分かる。その理由は、主に電流の流れる時間が短縮されたことである。
【００４９】
図１４は、図１１のＰ２およびＰ４に対応するトランジスタを入れ替えた回路のシミュレーション波形を示す図である。大きな違いは見られない。
【００５０】
図１５は、本発明による回路をさらに発展させたものを表す図である。この実施例では、コンデンサＣ１は、充電中および放電中に発光手段ＤＯに結合される。ただしそれぞれの場合で結合される電極は逆である。コンデンサの充電中には、その充電電流により、コンデンサの一方の電極に結合された発光手段が発光する。もちろん、他方の電極は、好ましくは所望の電圧波形の調節を可能にする制御可能な電圧調整器を介して充電電源に結合される。充電電圧が例えば上述した鋸歯形など適当な波形であれば、充電電流、従ってダイオードを流れる電流は、基本的には一定になる。そうでない場合には、電流制御手段を設けて、充電中の電流を制御することができる。コンデンサが所望のレベルまで充電されたら、充電に使用した電源をコンデンサから切り離す。これで、コンデンサの電位の高い方の電極は、電源ではなく発光手段ＤＯに結合される。コンデンサの他方の電極は、コンデンサの両端間の電圧より低い基準電位に結合される。基準電位は、接地、または発光手段の順方向電圧降下に基本的に対応する電源とし、コンデンサを完全に放電させることができるようにすることができる。これで、放電電流が発光手段を流れ、この動作段階中にも発光させる。基本的に線形になるように放電電流を制御すると、所望の強度の光が発出される総時間を約２倍にすることができる。もちろん、スイッチＳ１およびＳ２は、コンデンサを交互に発光手段に接続し、充電電圧と基準電位の交差接続を回避するが、起こりうる危険なＤＣ短絡を引き起こさないように制御する必要がある。
【００５１】
トランジスタＰ４の鋸歯形信号の波形を最適化することによって、電流の衝撃係数を高めることができる。コンデンサのサイズ、クロック・レートおよびクロック信号振幅の間のトレードオフは、動的散逸（ｄｙｎａｍｉｃ  ｄｉｓｓｉｐａｔｉｏｎ）に影響を及ぼす。
【００５２】
実際には、過電圧ダイオードＤ１が有用である。このシミュレーションで、５Ｖのトランジスタが不要であることが分かった。アクティブ・デバイスに関しては、０．１８μなどの標準的な論理プロセスでは、例えば１．８Ｖ／３．３Ｖを使用して、この回路の製造を容易且つ安価にすることができる。３．３Ｖデバイスのみを使用して、製造プロセスの複雑さをさらに軽減することも考えられる。
【図面の簡単な説明】
【００５３】
【図１】本発明の基本原理を示す図である。
【図２】本発明の第１の実施例を示す図である。
【図３】本発明の第２の実施例を示す図である。
【図４】本発明の第３の実施例を示す図である。
【図５】本発明の第４の実施例を示す図である。
【図６】本発明の第５の実施例を示す図である。
【図７】本発明の第６の実施例を示す図である。
【図８】本発明の第７の実施例を示す図である。
【図９】本発明の第８の実施例を示す図である。
【図１０】本発明の第９の実施例を示す図である。
【図１１】電圧および電流のシミュレーションをするために使用される回路を示す図である。
【図１２】本発明の一実施例の第１のシミュレーションの波形を示す図である。
【図１３】本発明の一実施例の第２のシミュレーションの波形を示す図である。
【図１４】本発明の一実施例の第３のシミュレーションの波形を示す図である。
【図１５】本発明による回路をさらに発展させたものを示す図である。
【図１】
0005561820.tif 000004
【図２】
0005561820.tif 000005
【図３】
0005561820.tif 000006
【図４】
0005561820.tif 000007
【図５】
0005561820.tif 000008
【図６】
0005561820.tif 000009
【図７】
0005561820.tif 000010
【図８】
0005561820.tif 000011
【図９】
0005561820.tif 000012
【図１０】
0005561820.tif 000013
【図１１】
0005561820.tif 000014
【図１２】
0005561820.tif 000015
【図１３】
0005561820.tif 000016
【図１４】
0005561820.tif 000017
【図１５】
0005561820.tif 000018