(57)【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極上のゲート絶縁層と、
前記ゲート絶縁層に接し、非晶質構造の中に複数の結晶領域を含みチャネル形成領域を有する第１の半導体層と、
一導電型を付与する不純物元素を含み、ソース領域及びドレイン領域を有する第２の半導体層と、
前記第１の半導体層と前記第２の半導体層との間のバッファ層と、を有し、
前記結晶領域は、前記ゲート絶縁層と前記第１の半導体層との界面から離れた位置から、前記第２の半導体層に向かって略放射状に成長した逆錐形状の構造を有し、
前記第１の半導体層は、二次イオン質量分析法によって計測される酸素濃度が、５×１０１８ａｔｏｍｓ／ｃｍ３以下であり、窒素濃度が１×１０２０ａｔｏｍ／ｃｍ３乃至１×１０２１ａｔｏｍｓ／ｃｍ３であり、
前記窒素濃度は、前記ゲート絶縁層と前記第１の半導体層との界面近傍において、二次イオン質量分析法によって計測されるピーク濃度が３×１０２０ａｔｏｍｓ／ｃｍ３乃至１×１０２１ａｔｏｍｓ／ｃｍ３であり、該界面近傍から前記第２の半導体層に向かって減少しており、
前記第１の半導体層において、窒素濃度が１×１０２０ａｔｏｍ／ｃｍ３以上３×１０２０ａｔｏｍｓ／ｃｍ３以下の領域に、前記結晶領域の成長端が位置していることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタおよびその作製方法、並びに該薄膜トランジスタを用いた半導体装置および表示装置に関する。
【背景技術】
【０００２】
既に液晶ディスプレイの技術分野において、薄膜トランジスタ（以下、「ＴＦＴ」とも記す。）は広く用いられている。ＴＦＴは電界効果トランジスタの一種であり、チャネルを形成する半導体が薄膜で形成されることからこのような命名がされている。現在では、当該半導体の薄膜としてアモルファスシリコン若しくは多結晶シリコンを用いてＴＦＴを製造する技術が実用化されている。
【０００３】
ところで、アモルファスシリコン若しくは多結晶シリコンと並び、微結晶シリコンと呼ばれる半導体材料が古くから知られており、電界効果トランジスタに関するものについての報告もある（例えば、特許文献１を参照）。しかしながら、今日に至るまで微結晶シリコンを用いたＴＦＴは、アモルファスシリコントランジスタと多結晶シリコントランジスタの間に埋もれて実用化が遅れ、学会レベルで報告が散見されるのが実情である（例えば、非特許文献１を参照）。
【０００４】
微結晶シリコン膜は、プラズマＣＶＤ法とよばれる方法により、原料ガスをプラズマ（弱電離プラズマ）により分解してガラス等の絶縁表面を有する基板上に形成することが可能であるが、非平衡状態で反応が進むため、結晶核生成や結晶成長を制御することが難しいと考えられていた。
【０００５】
勿論、さまざまな研究が進められ、一部の説によると、微結晶シリコンの成長メカニズムは、まず、基板上に原子がランダムに配向したアモルファス（非晶質）相が成長し、その後、結晶の核成長がおこると考えられている（非特許文献２を参照）。この場合、微結晶シリコンの核成長が起こるときには、特異なシリコン−水素結合がアモルファス表面に観測されることから、微結晶シリコンの核密度を膜形成時の水素ガス濃度により制御できると考えられている。
【０００６】
また、微結晶シリコン膜成長表面における酸素、窒素等の不純物元素が与える影響についても検討されており、不純物濃度を低減することで、微結晶シリコン膜の結晶粒が大粒径化し、欠陥密度（特に、荷電欠陥密度）が低減するという知見がある（非特許文献３を参照）。
【０００７】
そして、ＴＦＴの動作特性を向上させるためには、微結晶シリコン膜の高純度化が必要であるという考え方があり、酸素、窒素及び炭素濃度を、それぞれ５×１０１６ｃｍ−３、２×１０１８ｃｍ−３、１×１０１８ｃｍ−３として実効移動度の向上を図ったものが報告されている（非特許文献４を参照）。また、プラズマＣＶＤ法による成膜温度を１５０℃とし、酸素濃度を１×１０１６ｃｍ−３にまで低減させ実効移動度の向上を図ったものが報告されている（非特許文献５を参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第５，５９１，９８７号
【非特許文献】
【０００９】
【非特許文献１】トシアキ・アライ（Ｔｏｓｈｉａｋｉ  Ａｒａｉ）他、エス・アイ・ディー  ０７  ダイジェスト（ＳＩＤ  ０７  ＤＩＧＥＳＴ）、２００７、ｐ．１３７０−１３７３
【非特許文献２】ヒロユキ・フジワラ（Ｈｉｒｏｙｕｋｉ  Ｆｕｊｉｗａｒａ）他、ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）Ｖｏｌ．４１、２００２、ｐ．２８２１−２８２８
【非特許文献３】トシヒロ・カメイ（Ｔｏｓｈｉｈｉｒｏ  Ｋａｍｅｉ）他、ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）Ｖｏｌ．３７、１９９８、ｐ．Ｌ２６５−Ｌ２６８
【非特許文献４】Ｃ．−Ｈ．Ｌｅｅ  他、インターナショナル  エレクトロン  デバイスミーティング  テクニカル  ダイジェスト（Ｉｎｔ．Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ  Ｔｅｃｈ．  Ｄｉｇｅｓｔ）、２００６、ｐ．２９５−２９８
【非特許文献５】Ｃｚａｎｇ−Ｈｏ  Ｌｅｅ  他、アプライド・フィジックス・レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）、８９、２００６、ｐ．２５２１０１
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、アモルファスシリコン膜を形成した後に、金属材料でなる光熱変換層を設け、レーザ光を照射して微結晶シリコン膜を形成する方法では、結晶性を向上させることはできるが、生産性の観点から、レーザーアニールで作製される多結晶シリコン膜との間に優位性を見いだすことができない。
【００１１】
微結晶シリコンの核成長が起こるときには、特異なシリコン−水素結合がアモルファス表面に観測されるという知見は有益ではあるが、結局は核生成位置と核生成密度を直接的に制御することができていない。
【００１２】
また、微結晶シリコン膜の高純度化を図り、不純物濃度を低減することで、微結晶シリコン膜の結晶粒が大粒径化し、欠陥密度（特に荷電欠陥密度）が低減したものが得られるとしても、それは単に微結晶シリコン膜の物性値が変化したことを示すのみで、必ずしもＴＦＴなどの素子特性を改善するものではない。半導体素子は、半導体中を流れる電子又は正孔によるキャリアの流れを意図的に制御して動作させるものであるが、当該キャリアが流れる場所を考慮した上で、その場所における微結晶シリコン膜の膜質を改善できなければ意味がないからである。
【００１３】
そこで、本発明の一態様は、ＴＦＴに代表される半導体素子の動作特性が改善されるように、微結晶半導体膜若しくは結晶粒を含む半導体膜の膜質を制御することを目的とする。或いは、微結晶半導体膜若しくは結晶粒を含む半導体膜の形成過程を制御して、ＴＦＴに代表される半導体素子の特性向上を図ることを目的とする。更には本発明の一態様は、薄膜トランジスタのオン電流を向上させ、オフ電流を低減することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一態様は、非晶質構造の中に複数の結晶領域を含む半導体層の作製において、該結晶領域が生成する起点となる結晶核の生成位置と生成密度を制御することで、該半導体層の膜質を制御することを要旨とする。本発明の一態様は、非晶質構造の中に複数の結晶領域を含む半導体層をチャネル形成領域とする薄膜トランジスタの作製において、該半導体層の該結晶領域が生成する起点となる結晶核の生成位置と生成密度を、キャリアが流れる領域に合わせて制御することを要旨とする。
【００１５】
非晶質構造の中に複数の結晶領域を含む半導体層は、微結晶半導体の生成が可能な混合比で半導体材料ガス（例えば、水素化シリコンガス、フッ化シリコンガス又は塩化シリコンガス）と希釈ガスを反応ガスとして用いて形成される。当該反応ガスは、酸素濃度を低減させた超高真空反応室内に導入され、所定の圧力を維持してグロー放電プラズマを生成する。これにより反応室内に置かれた基板に被膜が堆積されるが、堆積初期段階においては結晶核の生成を妨害する不純物元素を反応室中に含ませて被膜の堆積を開始し、当該不純物元素の濃度を低減させていくことで結晶核を生成させ、その核を基に結晶領域を形成する。
【００１６】
結晶核の生成を妨害する不純物としては、窒素若しくは窒化物が好ましい。半導体層に窒素を含ませる場合には、該半導体層において、ＳＩＭＳによって計測される窒素濃度が１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３とする。該窒素濃度は、ゲート絶縁層と半導体層との界面近傍において、ＳＩＭＳによって計測されるピーク濃度が３×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３であり、該界面近傍から半導体層の厚さ方向に向けて窒素濃度を減少させることで、結晶領域の成長端となる核生成位置と核生成密度を制御する。
【００１７】
なお、結晶核の生成を抑制する不純物元素において、シリコン中にあって、キャリアトラップを生成しない不純物元素（例えば、窒素）を選択する。一方、シリコンのダングリングボンドを生成する不純物元素（例えば、酸素）の濃度は低減させる。すなわち、酸素についてはＳＩＭＳによって計測される濃度を５×１０１８ｃｍ−３以下とすることが好ましい。
【００１８】
本発明の一態様である薄膜トランジスタは、非晶質構造の中に複数の結晶領域を含む半導体層を有し、該半導体層上に非晶質半導体により構成されるバッファ層を有する。当該バッファ層は、半導体層がゲート絶縁層と接する面とは反対側に設けられ、所謂バックチャネル側に配設される。すなわち、該バッファ層は、ソース領域及びドレイン領域を形成する一対の一導電型の不純物元素を含む半導体層の間に設けられ、非晶質構造の中に複数の結晶領域を含む半導体層の該結晶領域を埋設し、該半導体層がバックチャネル側において露出しないように設けられる。
【００１９】
なお、本明細書中において、濃度は二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ。以下、ＳＩＭＳという。）によるものである。ただし、他の計測法が挙げられている場合など、特に記載がある場合にはこの限りではない。
【００２０】
なお、本明細書中において、オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。
【００２１】
また、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、Ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
【発明の効果】
【００２２】
非晶質構造の中に複数の結晶領域を含む半導体層において、結晶領域の発生密度と発生位置を制御することができる。このような半導体層を薄膜トランジスタのチャネル形成領域とすることで、オン電流の向上を図ることができる。また、該半導体層の上層にバッファ層を設けることで、薄膜トランジスタのオフ電流を低減させることができる。
【図面の簡単な説明】
【００２３】
【図１】薄膜トランジスタの一例を説明する図。
【図２】薄膜トランジスタが有する半導体層を説明する図。
【図３】薄膜トランジスタの作製方法の一例を説明する図。
【図４】薄膜トランジスタの作製方法の一例を説明する図。
【図５】薄膜トランジスタの作製方法の一例を説明する図。
【図６】薄膜トランジスタの作製方法に適用可能な装置を説明する図。
【図７】薄膜トランジスタの作製方法の一例を説明する図。
【図８】薄膜トランジスタの作製方法の一例を説明する図。
【図９】薄膜トランジスタの作製方法の一例を説明する図。
【図１０】薄膜トランジスタの作製方法の一例を説明する図。
【図１１】薄膜トランジスタの作製方法の一例を説明する図。
【図１２】薄膜トランジスタの一例を説明する図。
【図１３】薄膜トランジスタの作製方法の一例を説明する図。
【図１４】薄膜トランジスタの作製方法の一例を説明する図。
【図１５】薄膜トランジスタの作製方法の一例を説明する図。
【図１６】薄膜トランジスタの作製方法の一例を説明する図。
【図１７】電子機器等を説明する図。
【図１８】電子機器等を説明する図。
【図１９】電子機器等を説明する図。
【図２０】電子機器等を説明する図。
【図２１】電子機器等を説明する図。
【図２２】電子機器等を説明する図。
【図２３】電子機器等を説明する図。
【図２４】電子機器等を説明する図。
【図２５】実施例１により得られた試料の断面を示す像。
【図２６】実施例１により得られた試料の厚さ方向における酸素、窒素、シリコン、水素、及びフッ素濃度を示す図。
【図２７】図２５と図２６を重ね合わせて示した図。
【図２８】実施例１により得られた試料における結晶粒を含む半導体層の平面を示す像。
【図２９】実施例２により得られた薄膜トランジスタの電気特性を示す図。
【図３０】実施例２により得られた薄膜トランジスタの断面を示す像。
【図３１】実施例３における電子線回折像の取得箇所を説明する図。
【図３２】図３１のポイント１及びポイント２で取得した電子線回折像。
【図３３】図３１のポイント３及びポイント４で取得した電子線回折像。
【図３４】図３１のポイント５及びポイント６で取得した電子線回折像。
【図３５】図２６と比較する試料の断面を示す像、及び酸素、窒素、シリコン、水素、及びフッ素濃度を示す図。
【発明を実施するための形態】
【００２４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２５】
（実施の形態１）
本実施の形態では、薄膜トランジスタの形態の一例について、図面を参照して説明する。
【００２６】
図１は、本実施の形態にかかる薄膜トランジスタの上面図及び断面図を示す。図１に示す薄膜トランジスタは、基板１００上にゲート電極層１０２を有し、ゲート電極層１０２を覆ってゲート絶縁層１０４を有し、ゲート絶縁層１０４上に接して半導体層１０６を有し、半導体層１０６上にバッファ層１０８を有し、バッファ層１０８上の一部に接してソース領域及びドレイン領域１１０を有する。また、ソース領域及びドレイン領域１１０上に接して配線層１１２を有する。配線層１１２はソース電極及びドレイン電極を構成する。配線層１１２上には、保護膜として機能する絶縁層１１４を有する。また、各層は所望の形状にパターン形成されている。
【００２７】
なお、図１に示す薄膜トランジスタは、液晶表示装置の画素部に設けられる画素トランジスタに適用することができる。そのため、図示した例では、絶縁層１１４に開口部が設けられ、絶縁層１１４上に画素電極層１１６が設けられ、画素電極層１１６と配線層１１２の一方とが接続されている。
【００２８】
また、ソース電極及びドレイン電極の一方は、Ｕ字型（またはコの字型、馬蹄型）の形状で設けられ、これがソース電極及びドレイン電極の他方を囲い込んでいる。ソース電極とドレイン電極との距離は、ほぼ一定に保たれている（図１を参照）。
【００２９】
薄膜トランジスタのソース電極及びドレイン電極を上記した形状とすることで、該薄膜トランジスタのチャネル幅を大きくすることができ、電流量が増大する。また、電気的特性のばらつきを低減することができる。更には、作製工程におけるマスクパターンのずれによる信頼性の低下を抑制することができる。ただし、これに限定されず、ソース電極及びドレイン電極の一方は必ずしもＵ字型でなくともよい。
【００３０】
ここで、図１に示す薄膜トランジスタの主要な特徴の一つである半導体層１０６について説明する。半導体層１０６は、薄膜トランジスタのチャネル形成領域として機能する。半導体層１０６において、結晶質半導体により構成される結晶粒は、非晶質構造を含む半導体層中に離散して存在する（図２を参照）。
【００３１】
半導体層１０６は、第１の領域１２０及び第２の領域１２２を有する。第１の領域１２０は、非晶質構造を有する。第２の領域１２２は、離散的に存在する複数の結晶粒１２１と、複数の結晶粒１２１の間に非晶質構造と、を有する。第１の領域１２０は、ゲート絶縁層１０４上に接して、ゲート絶縁層１０４との界面から厚さｔ１となる位置まで存在する。第２の領域１２２は、第１の領域１２０上に接して、厚さｔ２となる位置まで存在する。すなわち、結晶粒１２１の核生成位置は、ゲート絶縁層１０４の界面からｔ１の位置となるよう半導体層１０６の厚さ方向において制御されている。結晶粒１２１の核生成位置は、半導体層１０６に含まれる結晶化を抑制する不純物元素の濃度（例えば窒素濃度）により制御されている。
【００３２】
結晶粒１２１の形状は、逆錐形である。ここで、逆錐形とは、（ｉ）多数の平面から構成される面と、（ｉｉ）前記面の外周と前記面の外に存在する頂点とを結ぶ線の集合によって作られる立体的形状であって、該頂点が基板側に存在するものをいう。換言すると、後の実施例において説明するように、ゲート絶縁層１０４と半導体層１０６との界面から離れた位置から、半導体層１０６が堆積される方向に向けて、略放射状に成長した形状である。離散的に形成された結晶核のそれぞれが、半導体層の形成と共に結晶の方位に沿って成長することで、結晶粒は、結晶核を起点として結晶の成長方向と垂直な面の面内方向に拡がるように成長する。このように結晶粒を有することで、非晶質半導体よりもオン電流を高くすることができる。また、結晶粒１２１内には単結晶または双晶を含む。ここで、逆錐形の結晶粒１２１では、側面は面方位が揃っており、側面の断面形状は一直線である（図２を参照）。そのため、結晶粒１２１は複数の結晶を含んでいる形態よりも単結晶または双晶を含む形態に近いと考えられる。双晶を含む場合には、複数の結晶を含む場合と比較して、ダングリングボンドが少ないため欠陥数が少なく、オフ電流が小さい。また、複数の結晶を含む場合と比較して、粒界が少なく、オン電流が大きい。なお、結晶粒１２１には、複数の結晶を含んでいてもよい。
【００３３】
なお、双晶とは、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることをいう。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する領域は実質的に結晶粒界が存在しないと見なすことができる。
【００３４】
なお、ここで結晶核の生成を抑制する不純物元素は、シリコン中にあってキャリアトラップを生成しない不純物元素（例えば、窒素）を選択する。一方、シリコンのダングリングボンドを生成する不純物元素（例えば酸素）の濃度は低減させる。従って、窒素濃度を低減せずに酸素濃度を低減させるとよい。具体的には、酸素についてはＳＩＭＳによって計測される濃度を５×１０１８ｃｍ−３以下とするとよい。
【００３５】
また、半導体層１０６の形成は、ゲート絶縁層１０４の表面に窒素を存在させて行う。ここで、窒素濃度は核生成位置を決定するため重要である。窒素が存在するゲート絶縁層１０４上に半導体層１０６を形成すると、まず、第１の領域１２０が形成され、その後、第２の領域１２２が形成される。ここで、第１の領域１２０と第２の領域１２２との界面の位置は窒素濃度により決定される。ＳＩＭＳによって計測される窒素の濃度が１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下、好ましくは２×１０２０ｃｍ−３以上７×１０２０ｃｍ−３以下のときに結晶核を生成し、第２の領域１２２が形成されることとなる。すなわち、結晶粒１２１の成長の起点となる結晶核の生成位置において、ＳＩＭＳによって計測される窒素の濃度は１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下、好ましくは２×１０２０ｃｍ−３以上７×１０２０ｃｍ−３以下となる。換言すると、逆錐形を有する結晶粒１２１の頂点における、ＳＩＭＳによって計測される窒素の濃度は１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下、好ましくは２×１０２０ｃｍ−３以上７×１０２０ｃｍ−３以下である。
【００３６】
また、窒素濃度は、ゲート絶縁層１０４との界面から離れるにつれて徐々に低下する。窒素濃度は、２５ｎｍ以上４０ｎｍ以下の範囲でゲート絶縁層１０４界面より一桁低下するとよく、好ましくは３０ｎｍ以上３５ｎｍ以下で一桁低下することが好ましい。
【００３７】
上記説明したように、結晶粒は離散的に存在する。結晶粒を離散的に存在させるためには、結晶の核生成密度を制御することが必要である。窒素濃度を上記の濃度範囲とすることで、結晶粒の核生成密度を制御し、結晶粒を離散的に存在せしめることが可能である。
【００３８】
なお、上記したように結晶核の生成を抑制する不純物元素が高濃度（ＳＩＭＳによって計測される不純物元素の濃度が概ね１×１０２０ｃｍ−３以上）に存在すると、結晶成長も抑制するため、半導体層１０６に含ませる窒素は、半導体層１０６の被形成面にのみ添加し、またはその膜の形成初期にのみ導入する。
【００３９】
また、半導体層１０６上にはバッファ層１０８を有する。バッファ層１０８を有することにより、オフ電流を低減することができる。
【００４０】
次に、図１に示す薄膜トランジスタの作製方法について説明する。薄膜トランジスタではｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができるため好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
【００４１】
まず、基板１００上にゲート電極層１０２を形成する（図３（Ａ）を参照）。
【００４２】
基板１００としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。基板１００がマザーガラスの場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）から第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（例えば、２２００ｍｍ×２４００ｍｍ）のものを用いることができるのみならず、第９世代（例えば、２４００ｍｍ×２８００ｍｍ）、第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものをも用いることができる。
【００４３】
ゲート電極層１０２は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属又はこれらを主成分とする合金を用いて、単層で又は積層して形成することができる。アルミニウムを用いる場合には、タンタルを添加して合金化したＡｌ−Ｔａ合金を用いるとヒロックが抑制されるため、好ましい。また、ネオジムを添加して合金化したＡｌ−Ｎｄ合金を用いると、抵抗を抑えつつヒロックの発生を抑制することができるため、更に好ましい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体やＡｇＰｄＣｕ合金を用いてもよい。例えば、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造とすることが好ましい。電気的抵抗が低い層上にバリア層として機能する金属層が積層されることで、電気的抵抗が低く、且つ金属層から半導体層への金属元素の拡散を防止することができる。または、窒化チタン層とモリブデン層とから構成される二層の積層構造、または膜厚５０ｎｍのタングステン層と膜厚５００ｎｍのアルミニウムとシリコンの合金からなる層と膜厚３０ｎｍの窒化チタン層とを積層した三層の積層構造としてもよい。また、三層の積層構造とする場合には、第１の導電層のタングステン層に代えて窒化タングステン層を用いてもよいし、第２の導電層のアルミニウムとシリコンの合金からなる層に代えてアルミニウムとチタンの合金からなる層を用いてもよいし、第３の導電層の窒化チタン層に代えてチタン層を用いてもよい。例えば、Ａｌ−Ｎｄ合金からなる層上にモリブデン層を積層して形成すると、耐熱性に優れ、且つ電気的に低抵抗な導電層を形成することができる。
【００４４】
ゲート電極層１０２は、基板１００上に、スパッタリング法又は真空蒸着法等を用いて上記した材料により導電層を形成し、該導電層上にフォトリソグラフィ法又はインクジェット法等によりレジストマスクを形成し、該レジストマスクを用いて導電層をエッチングして形成することができる。また、銀、金又は銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、上記の金属の窒化物層を、基板１００と、ゲート電極層１０２との間に設けてもよい。ここでは、基板１００上に導電層を形成し、フォトマスクを用いて形成したレジストマスクによりエッチングする。
【００４５】
なお、ゲート電極層１０２の側面は、テーパー形状とすることが好ましい。ゲート電極層１０２上には、後の工程で半導体層及び配線層等を形成するので、段差の箇所における形成不良を防止するためである。ゲート電極層１０２の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。例えば、エッチングガス（例えば、塩素ガス）に酸素ガスを含ませることでレジストを後退させつつエッチングを行うことが可能である。
【００４６】
また、ゲート電極層１０２を形成する工程によりゲート配線（走査線）も同時に形成することができる。更には、画素部が有する容量線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方又は双方と、ゲート電極層１０２とは別に設けてもよい。
【００４７】
次に、ゲート電極層１０２を覆ってゲート絶縁層１０４を形成する（図３（Ｂ）を参照）。ゲート絶縁層１０４は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン又は窒化酸化シリコンを用いて、単層で又は積層して形成することができる。また、ゲート絶縁層１０４は、高周波数（１ＧＨｚ程度）のマイクロ波プラズマＣＶＤ装置を用いて形成することが好ましい。マイクロ波プラズマＣＶＤ装置を用いて高い周波数によりゲート絶縁層１０４を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。また、ゲート絶縁層１０４を酸化窒化シリコンにより形成することで、トランジスタの閾値電圧の変動を抑制することができる。
【００４８】
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００４９】
なお、ゲート絶縁層１０４を窒化シリコンにより形成した場合には、ゲート絶縁層１０４上に薄い酸化窒化シリコン層を設けることで、薄膜トランジスタの動作初期に発生する劣化を抑制することができる。ここで、酸化窒化シリコン層は極薄く形成すればよく、１ｎｍ以上であればよい。好ましくは１ｎｍ以上３ｎｍ以下とする。
【００５０】
次に、半導体層１０６の形成方法について説明する。半導体層１０６は、２ｎｍ以上６０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下の厚さで形成するとよい。
【００５１】
また、上記したように、半導体層１０６は、逆錐形の結晶粒を有する。逆錐形の結晶粒は、例えば、半導体層１０６の酸素濃度を低くし、窒素濃度を酸素濃度よりも高くし、窒素濃度が結晶粒の成長方向に従って低下していくことで、結晶粒の核生成を制御しつつ形成することができる。ここで、窒素濃度は酸素濃度よりも一桁以上高いことが好ましい。より具体的には、ゲート絶縁層１０４と半導体層１０６の界面における、ＳＩＭＳによって計測される酸素の濃度を５×１０１８ｃｍ−３以下とし、窒素の濃度を１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下とする。また、酸素濃度を低く抑えて、窒素濃度を酸素濃度よりも高くして形成する。
【００５２】
酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする手段の一は、半導体層１０６の形成前に、ゲート絶縁層１０４の表面に多量の窒素を存在させることである。ゲート絶縁層１０４の表面に多量の窒素を存在させるためには、ゲート絶縁層１０４の形成後、半導体層１０６の形成前に、ゲート絶縁層１０４の表面を、窒素を含むガスによって生成されるプラズマにより処理すればよい。ここで、窒素を含むガスとしては、例えばアンモニア、窒素、塩化窒素、フッ化窒素等が挙げられる。
【００５３】
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、半導体層１０６に接するゲート絶縁層１０４に、高濃度に窒素を含ませることである。従って、ゲート絶縁層１０４を窒化シリコンにより形成することである。なお、この手段については実施の形態２にて説明する。
【００５４】
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、半導体層１０６の形成に用いる処理室（チャンバー）の内壁を、高濃度に窒素を含む膜により覆うことである。高濃度に窒素を含む材料として、例えば窒化シリコンが挙げられる。なお、処理室（チャンバー）内壁を覆う高濃度に窒素を含む膜は、ゲート絶縁層１０４と同時に形成してもよく、工程の簡略化ができるため好ましい。また、この場合には、ゲート絶縁層１０４の形成に用いる処理室（チャンバー）と半導体層１０６の形成に用いる処理室（チャンバー）が同一のものとなるため、製造装置が小型化される。なお、この手段については実施の形態３にて説明する。
【００５５】
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、半導体層１０６の形成に用いるガスに含まれる酸素の濃度を低く抑え、窒素の濃度を高くすることである。このとき、窒素は半導体層１０６となる膜の形成初期に用いるガスにのみ供給し、または供給する窒素の量を減少させていけばよい。なお、この手段については実施の形態４にて説明する。
【００５６】
なお、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くするには、上記手段のいずれかを用いてもよいし、これらを組み合わせて用いてもよい。本実施の形態では、ゲート絶縁層１０４は窒化シリコン層上に酸化窒化シリコン層を積層した構造とし、ゲート絶縁層１０４をアンモニアに曝すことで、ゲート絶縁層１０４の表面に窒素を供給する。
【００５７】
ここで、ゲート絶縁層１０４、半導体層１０６並びにソース領域及びドレイン領域１１０の形成の一例について詳細に説明する。これらの層はＣＶＤ法等を用いて形成する。また、ゲート絶縁層１０４は、窒化シリコン層上に酸化窒化シリコン層を設けた積層構造とする。このような構造とすることで、窒化シリコン層により基板中に含まれる電気的特性に影響を及ぼす元素（基板がガラスである場合にはナトリウム等の元素）が、半導体層１０６等に侵入することを防止することができる。図６は、これらを形成するに際して用いるＣＶＤ装置の模式図を示す。
【００５８】
図６に示すプラズマＣＶＤ装置１６１は、ガス供給手段１５０及び排気手段１５１に接続されている。
【００５９】
図６に示すプラズマＣＶＤ装置１６１は、処理室１４１と、ステージ１４２と、ガス供給部１４３と、シャワープレート１４４と、排気口１４５と、上部電極１４６と、下部電極１４７と、交流電源１４８と、温度制御部１４９と、を具備する。
【００６０】
処理室１４１は剛性のある素材で形成され、内部を真空排気できるように構成されている。処理室１４１には、上部電極１４６と下部電極１４７が備えられている。なお、図６では、容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を印加して処理室１４１の内部にプラズマを生成できるものであれば、誘導結合型など他の構成を適用してもよい。
【００６１】
図６に示すプラズマＣＶＤ装置により処理を行う際には、所定のガスをガス供給部１４３から導入する。導入されたガスは、シャワープレート１４４を通って、処理室１４１に導入される。上部電極１４６と下部電極１４７に接続された交流電源１４８により、高周波電力が印加されて処理室１４１内のガスが励起されてプラズマが生成される。また、真空ポンプに接続された排気口１４５によって、処理室１４１内のガスが排気されている。また、温度制御部１４９によって、被処理物を加熱しながらプラズマ処理することができる。
【００６２】
ガス供給手段１５０は、反応ガスが充填されるシリンダ１５２、圧力調整弁１５３、ストップバルブ１５４、マスフローコントローラ１５５などで構成されている。処理室１４１内において、上部電極１４６と基板１００との間には板状に加工され、複数の細孔が設けられたシャワープレートを有する。上部電極１４６に導入される反応ガスは、内部の中空構造を経て、この細孔から処理室１４１内に導入される。
【００６３】
処理室１４１に接続される排気手段１５１には、真空排気と、反応ガスを流す場合において処理室１４１内を所定の圧力に保持するように制御する機能が含まれている。排気手段１５１の構成としては、バタフライバルブ１５６、コンダクタンスバルブ１５７、ターボ分子ポンプ１５８、ドライポンプ１５９などが含まれる。バタフライバルブ１５６とコンダクタンスバルブ１５７を並列に配置する場合には、バタフライバルブ１５６を閉じてコンダクタンスバルブ１５７を動作させることで、反応ガスの排気速度を制御して処理室１４１の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバルブ１５６を開くことで高真空排気が可能となる。
【００６４】
なお、処理室１４１を１０−５Ｐａよりも低い圧力まで超高真空排気する場合には、クライオポンプ１６０を併用することが好ましい。その他、到達真空度として超高真空まで排気する場合には、処理室１４１の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けても良い。
【００６５】
なお、図６に示すように、処理室１４１の全体を覆って膜が形成（被着）されるようにプレコート処理を行うと、処理室１４１内壁に付着した不純物元素、または処理室１４１（チャンバー）内壁を構成する不純物元素の素子への混入を防止することができる。本実施の形態では、プレコート処理はシリコンを主成分とする膜を形成すればよく、例えば、非晶質シリコン等を形成すればよい。ただし、この膜には酸素が含まれないことが好ましい。
【００６６】
ゲート絶縁層１０４の形成からドナーとなる不純物元素を含む半導体層１０９（一導電型を付与する不純物元素を含む半導体層ともいう。）の形成までについて、図７を参照して以下に説明する。なお、ゲート絶縁層１０４は、窒化シリコン層上に酸化窒化シリコン層を積層して形成する。
【００６７】
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室１４１内にて加熱し、窒化シリコン層を形成するための材料ガスを処理室１４１内に導入する（図７の予備処理Ａ１）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして処理室１４１内に材料ガスを導入して流量を安定させ、処理室１４１内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗでプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の導入のみを停止して数秒後にプラズマの放電を停止させる（図７のＳｉＮｘ層形成Ｂ１）。処理室１４１内にＳｉＨ４が存在する状態でプラズマの放電を停止させると、シリコンを主成分とする粒状物又は粉状物が形成されてしまい、歩留まりを低下させる原因となるためである。なお、Ｎ２ガス及びＮＨ３ガスはいずれか一方を用いればよく、これらを混合して用いる場合には流量を適宜調整するとよい。また、Ｈ２ガスの導入及び流量は適宜調整し、不要な場合には導入しなくてもよい。
【００６８】
次に、窒化シリコン層の形成に用いた材料ガスを排気し、酸化窒化シリコン層の形成に用いる材料ガスを処理室１４１内に導入する（図７のガス置換Ｃ１）。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して流量を安定させ、処理室１４１内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗのプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図７のＳｉＯｘＮｙ層形成Ｄ１）。
【００６９】
上記の工程により、ゲート絶縁層１０４を形成することができる。ゲート絶縁層１０４の形成後、基板１００を処理室１４１から搬出する（図７のアンロードＥ１）。
【００７０】
基板１００を処理室１４１から搬出した後、処理室１４１に、例えばＮＦ３ガスを導入し、処理室１４１内をクリーニングする（図７のクリーニング処理Ｆ１）。その後、処理室１４１に非晶質シリコン層を形成する処理を行う（図７のプレコート処理Ｇ１）。後に説明するバッファ層１０７の形成と同様に行うが、水素は処理室１４１内に導入してもよいし、導入しなくてもよい。この処理により、処理室１４１の内壁に非晶質シリコン層が形成される。または、窒化シリコンによりプレコート処理を行ってもよい。この場合の処理は、ゲート絶縁層１０４を形成する処理と同様である。その後、基板１００を処理室１４１内に搬入する（図７のロードＨ１）。
【００７１】
次に、ゲート絶縁層１０４の表面に窒素を供給する。ここでは、ゲート絶縁層１０４をアンモニアガスに曝すことで窒素を供給する（図７のフラッシュ処理Ｉ１）。また、アンモニアガスには水素を含ませてもよい。ここでは、一例として、処理室１４１内の圧力は概ね２０Ｐａ〜３０Ｐａ、基板の温度は２８０℃とし、処理時間は６０秒間とするとよい。なお、本工程の処理ではアンモニアガスに曝すのみであるが、プラズマ処理を行ってもよい。その後、上記処理に用いたガスを排気し、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する（図７のガス置換Ｊ１）。
【００７２】
次に、窒素が供給されたゲート絶縁層１０４上の全面に半導体層１０５を形成する。半導体層１０５は、後の工程でパターン形成されて半導体層１０６となるものである。まず、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図７の半導体層形成Ｋ１）。その後、これらのガスを排気し、バッファ層１０７となるシリコン層の形成に用いるガスを導入する（図７のガス置換Ｌ１）。なお、これに限定されず、ガスの置換は必ずしも行わなくてもよい。
【００７３】
上記の例において、半導体層１０５の形成に用いられる材料ガスでは、ＳｉＨ４の流量に対するＨ２の流量を１５０倍としている。そのため、シリコンは徐々に堆積される。
【００７４】
本実施の形態におけるゲート絶縁層１０４の表面には窒素が供給されている。上記したように、窒素はシリコンの結晶核の生成を抑制する。そのため、半導体層１０５の形成の初期段階ではシリコンの結晶核が生成されない。半導体層１０５の形成初期段階で形成されるこの層が、図２に示す第１の領域１２０となる。半導体層１０５は一の条件により形成するため、第１の領域１２０と第２の領域１２２は同一の条件により形成されるものである。上記したようにゲート絶縁層１０４の表面に窒素を供給し、該表面上に半導体層１０５を形成することで、窒素を含む半導体層（図２に示す第１の領域１２０）が形成される。半導体層１０５において、窒素の濃度はゲート絶縁膜との界面から離れるにつれて低下し、窒素の濃度が一定の値以下となると、結晶核が生成される。その後、その結晶核が成長し、結晶粒１２１が形成される。
【００７５】
次に、半導体層１０５上の全面にバッファ層１０７を形成する。バッファ層１０７は、後の工程でパターン形成されてバッファ層１０８となるものである。ここで、バッファ層１０７は、非晶質半導体により形成する。まず、バッファ層１０７の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を２８０ｓｃｃｍ、Ｈ２の流量を３００ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１内の圧力を１７０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約１５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図７のａ−Ｓｉ層形成Ｍ１）。その後、これらのガスを排気し、ドナーとなる不純物元素を含む半導体層１０９の形成に用いるガスを導入する（図７のガス置換Ｎ１）。
【００７６】
次に、バッファ層１０７上の全面にドナーとなる不純物元素を含む半導体層１０９を形成する。ドナーとなる不純物元素を含む半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１１０となるものである。まず、ドナーとなる不純物元素を含む半導体層１０９の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させる。処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の成膜と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図７の不純物半導体層形成Ｏ１）。その後、これらのガスを排気する（図７の排気Ｐ１）。
【００７７】
以上説明したように、ドナーとなる不純物元素を含む半導体層１０９までを形成することができる（図４（Ａ）を参照）。
【００７８】
次に、ドナーとなる不純物元素を含む半導体層１０９上に導電層１１１を形成する。
【００７９】
導電層１１１は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、又は積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極層１０２に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。または、ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物により形成し、その上にアルミニウム又はアルミニウム合金を形成した積層構造としても良い。更には、アルミニウム又はアルミニウム合金を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物で挟んだ積層構造としてもよい。例えば、導電層１１１として、アルミニウム層をモリブデン層で挟んだ三層の積層構造とするとよい。
【００８０】
導電層１１１は、ＣＶＤ法、スパッタリング法又は真空蒸着法を用いて形成する。また、導電層１１１は、銀、金又は銅等の導電性ナノペーストを用いてスクリーン印刷法又はインクジェット法等を用いて吐出し、焼成することで形成しても良い。
【００８１】
次に、導電層１１１上に第１のレジストマスク１３１を形成する（図４（Ｂ）を参照）。第１のレジストマスク１３１は厚さの異なる二の領域を有し、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程数が減少するため好ましい。本実施の形態において、半導体層１０５、バッファ層１０７、ドナーとなる不純物元素を含む半導体層１０９、及び導電層１１１のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いて形成したレジストマスクを用いることができる。
【００８２】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
【００８３】
図８（Ａ−１）及び図８（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図８（Ａ−１）にはグレートーンマスク１８０を示し、図８（Ｂ−１）にはハーフトーンマスク１８５を示す。
【００８４】
図８（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１上に遮光膜により形成された遮光部１８２、及び遮光膜のパターンにより設けられた回折格子部１８３で構成されている。
【００８５】
回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドット又はメッシュ等を有することで、光の透過量を制御する。なお、回折格子部１８３に設けられるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
【００８６】
透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回折格子部１８３を構成する遮光膜は、金属あるいは金属酸化物を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【００８７】
グレートーンマスク１８０に露光するための光を照射した場合、図８（Ａ−２）に示すように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２又は回折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格子部１８３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドット又はメッシュの間隔等により調整可能である。
【００８８】
図８（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８６上に半透光膜により形成された半透光部１８７、及び遮光膜により形成された遮光部１８８で構成されている。
【００８９】
半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の膜を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光膜と同様の金属あるいは金属酸化物を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【００９０】
ハーフトーンマスク１８５に露光するための光を照射した場合、図８（Ｂ−２）に示すように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８又は半透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部１８７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類又は形成する膜厚等により、調整可能である。
【００９１】
多階調マスクを用いて露光して現像を行うことで、膜厚の異なる領域を有するレジストマスクを形成することができる。
【００９２】
次に、第１のレジストマスク１３１を用いて半導体層１０５、バッファ層１０７、ドナーとなる不純物元素を含む半導体層１０９、及び導電層１１１をエッチングする。この工程により、半導体層１０５、バッファ層１０７、ドナーとなる不純物元素を含む半導体層１０９及び導電層１１１を素子毎に分離する（図４（Ｃ）を参照）。
【００９３】
ここで、第１のレジストマスク１３１を後退させて第２のレジストマスク１３２を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。
【００９４】
次に、第２のレジストマスク１３２を用いて導電層１１１をエッチングし、配線層１１２を形成する（図５（Ａ）を参照）。配線層１１２は、ソース電極及びドレイン電極を構成する。導電層１１１のエッチングは、ウエットエッチングを用いることが好ましい。ウエットエッチングにより、導電層が選択的にエッチングされ、導電層の側面は第２のレジストマスク１３２よりも内側に後退し、配線層１１２が形成される。従って、配線層１１２の側面と、エッチングされたドナーとなる不純物元素を含む半導体層１０９の側面は一致せず、配線層１１２の側面の外側に、ソース領域及びドレイン領域１１０の側面が形成されることになる。配線層１１２は、ソース電極及びドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線と配線層１１２とは別に設けてもよい。
【００９５】
次に、第２のレジストマスク１３２が形成された状態で、バッファ層１０７の一部及びドナーとなる不純物元素を含む半導体層１０９をエッチングして、バッファ層１０８、並びにソース領域及びドレイン領域１１０を形成する（図５（Ｂ）を参照）。
【００９６】
次に、第２のレジストマスク１３２が形成された状態で、ドライエッチングを行うとよい。ここで、ドライエッチングの条件は、露出しているバッファ層１０８にダメージが入らず、且つバッファ層１０８に対するエッチングレートが低い条件を用いる。つまり、露出しているバッファ層１０８の表面にほとんどダメージを与えず、且つ露出しているバッファ層１０８の膜厚がほとんど減少しない条件を用いる。エッチングガスとしては、Ｃｌ２ガス等を用いることができる。また、エッチング方法については特に限定はなく、ＩＣＰ方式、ＣＣＰ方式、ＥＣＲ方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）方式等を用いることができる。
【００９７】
ここで、用いることのできるドライエッチング条件の一例として、Ｃｌ２ガスの流量を１００ｓｃｃｍ、チャンバー内の圧力を０．６７Ｐａ、下部電極温度を−１０℃とし、上部電極のコイルに２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板１００側には電力を投入せず０Ｗとして（すなわち、無バイアスとして）、３０秒間のエッチングを行う。チャンバー内壁の温度は約８０℃とすることが好ましい。
【００９８】
次に、第２のレジストマスク１３２が形成された状態でプラズマ処理を行うとよい。ここで、プラズマ処理は、例えば水プラズマにより行うとよい。
【００９９】
水プラズマ処理は、反応空間に水蒸気（Ｈ２Ｏ蒸気）に代表される、水を主成分とするガスを導入し、プラズマを生成して、行うことができる。水プラズマにより第２のレジストマスク１３２を除去することができる。また、水プラズマ処理、あるいは、大気に曝した後に水プラズマ処理を行うことで、露出しているバッファ層１０８上に酸化膜が形成されることもある。
【０１００】
なお、水プラズマ処理を用いることなく露出しているバッファ層１０８にダメージが入らず、且つバッファ層１０８に対するエッチングレートが低い条件でドライエッチングを行ってもよい。
【０１０１】
上記したように、一対のソース領域及びドレイン領域１１０を形成した後に、バッファ層１０８にダメージを与えない条件で更なるドライエッチングを行うことで、露出したバッファ層１０８上に存在する残渣などの不純物元素を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、第２のレジストマスク１３２を除去することも可能である。水プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、オン電流を向上させ、電気的特性のばらつきを低減することができる。
【０１０２】
なお、プラズマ処理等の工程は上記の順番に限定されず、第２のレジストマスク１３２を除去した後に、無バイアスでのエッチングや、プラズマ処理を行ってもよい。
【０１０３】
以上説明したように、本実施の形態に係る薄膜トランジスタを作製することができる（図５（Ｂ）を参照）。本実施の形態に係る薄膜トランジスタは、液晶表示装置に代表される表示装置の画素に設けられるスイッチングトランジスタに適用することができる。この場合、この薄膜トランジスタを覆って、開口部を有する絶縁層１１４を形成し、該開口部において配線層１１２により構成されるソース電極及びドレイン電極と接続されるように画素電極層１１６を形成する（図５（Ｃ）を参照）。この開口部は、フォトリソグラフィ法により形成することができる。その後、当該開口部を介して接続されるように、絶縁層１１４上に画素電極層１１６を設ける。このようにして、図１に示す表示装置の画素に設けられるスイッチングトランジスタを作製することができる。
【０１０４】
なお、絶縁層１１４は、ゲート絶縁層１０４と同様に形成することができる。絶縁層１１４は、大気中に浮遊する有機物、金属又は水蒸気等の汚染源となりうる不純物元素の侵入を防ぐことができるよう、緻密な窒化シリコンにより設けることが好ましい。
【０１０５】
なお、画素電極層１１６は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。画素電極層１１６は、シート抵抗が１００００Ω／ｃｍ２以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１０６】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はこれらの２種以上の共重合体等が挙げられる。
【０１０７】
画素電極層１１６は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等を用いて形成することができる。
【０１０８】
画素電極層１１６は、配線層１１２等と同様に、フォトリソグラフィ法を用いてエッチングを行い、パターン形成すればよい。
【０１０９】
なお、図示していないが、絶縁層１１４と画素電極層１１６との間に、スピンコーティング法等により形成した有機樹脂からなる絶縁層を有していても良い。
【０１１０】
以上、本実施の形態にて説明したように、オン電流が高く、オフ電流が低い薄膜トランジスタを得ることができる。
【０１１１】
（実施の形態２）
本実施の形態では、図１に示す薄膜トランジスタの作製方法であって、実施の形態１とは異なるものについて説明する。本実施の形態では、実施の形態１と同様に、逆錐形の形状を有する結晶粒を含む半導体層を形成する。ただし、半導体層に窒素を含ませる手段が異なる。
【０１１２】
本実施の形態では、半導体層に接するゲート絶縁層を窒化シリコンにより形成することで、半導体層の窒素濃度を制御し、逆錐形の形状を有する結晶粒を含む半導体層を形成する。ゲート絶縁層１０４からドナーとなる不純物元素を含む半導体層１０９の形成までについて、図９を参照して以下に説明する。
【０１１３】
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室１４１内にて加熱し、窒化シリコン層の形成に用いる材料ガスを処理室１４１内に導入する（図９の予備処理Ａ２）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗのプラズマ放電を行うことで、約３００ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の導入のみを停止して数秒後にプラズマの放電を停止させる（図９のＳｉＮｘ層形成Ｂ２）。なお、Ｎ２ガス及びＮＨ３ガスはいずれか一方を用いればよく、これらを混合して用いる場合には流量を適宜調整するとよい。また、Ｈ２ガスの導入及び流量は適宜調整し、不要な場合には導入しなくてもよい。
【０１１４】
次に、窒化シリコン層の形成に用いた材料ガスを排気し、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する（図９のガス置換Ｃ２）。
【０１１５】
次に、ゲート絶縁層１０４上の全面に半導体層１０５を形成する。半導体層１０５は、後の工程でパターン形成されて半導体層１０６となるものである。まず、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図９の半導体層形成Ｄ２）。その後、これらのガスを排気し、バッファ層１０７の形成に用いるガスを導入する（図９のガス置換Ｅ２）。なお、これに限定されず、ガスの置換は必ずしも行わなくてもよい。
【０１１６】
上記の例において、半導体層１０５の形成に用いられる材料ガスでは、ＳｉＨ４の流量に対するＨ２の流量を１５０倍としており、シリコンは徐々に堆積される。
【０１１７】
本実施の形態のゲート絶縁層１０４において、少なくとも半導体層１０５に接する最上層は窒化シリコンで形成されているため、ゲート絶縁層１０４の表面には多量の窒素が存在する。上記したように、窒素はシリコンの結晶の核生成を抑制する。そのため、半導体層１０５の形成の初期段階ではシリコンの結晶核が生成されない。半導体層１０５の形成の初期段階で形成されるこの層が、図２に示す第１の領域１２０となる。半導体層１０５は一の条件により形成するため、第１の領域１２０と第２の領域１２２は同じ条件により形成される。上記したようにゲート絶縁層１０４は窒化シリコンで形成されているため、ゲート絶縁層１０４上の半導体層１０５は窒素を含む（図２に示す第１の領域１２０）。半導体層１０５において、窒素の濃度はゲート絶縁層１０４との界面から離れるにつれて低下し、窒素の濃度が一定の値以下となると、結晶核が生成される。その後、その結晶核が成長し、結晶粒１２１が形成される。なお、ここで結晶粒１２１の成長の起点となる結晶核の生成位置において、ＳＩＭＳによって計測される窒素の濃度は１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下、好ましくは２×１０２０ｃｍ−３以上７×１０２０ｃｍ−３以下となる。
【０１１８】
なお、ここで、結晶核の生成を抑制する不純物元素は、シリコン中にあって、キャリアトラップを生成しない不純物元素（例えば、窒素）を選択する。一方、シリコンのダングリングボンドを生成する不純物元素（例えば、酸素）の濃度は低減させる。従って、窒素濃度を低減させずに酸素濃度を低減させるとよい。具体的には、ＳＩＭＳによって計測される酸素の濃度が５×１０１８ｃｍ−３以下となるようにするとよい。
【０１１９】
次に、半導体層１０５上の全面にバッファ層１０７を形成する。バッファ層１０７は、後の工程でパターン形成されてバッファ層１０８となるものである。ここで、バッファ層１０７は、非晶質半導体により形成する。まず、バッファ層１０７の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を２８０ｓｃｃｍ、Ｈ２の流量を３００ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１内の圧力を１７０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約１５０ｎｍのバッファ層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図９のａ−Ｓｉ層形成  Ｆ２）。その後、これらのガスを排気し、ドナーとなる不純物元素を含む半導体層１０９の形成に用いるガスを導入する（図９のガス置換Ｇ２）。
【０１２０】
次に、バッファ層１０７上の全面にドナーとなる不純物元素を含む半導体層１０９を形成する。ドナーとなる不純物元素を含む半導体層１０９は、後の工程でパターン形成されて、ソース領域及びドレイン領域１１０となるものである。まず、ドナーとなる不純物元素を含む半導体層１０９の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約５０ｎｍのドナーとなる不純物元素を含む半導体層１０９を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図９の不純物半導体層形成Ｈ２）。その後、これらのガスを排気する（図９の排気Ｉ２）。
【０１２１】
上記説明したように、少なくとも半導体層に接するゲート絶縁層の最上層を窒化シリコンにより形成することで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることができ、逆錐形の形状を有する結晶粒を含む半導体層を形成することができる。
【０１２２】
（実施の形態３）
本実施の形態では、図１に示す薄膜トランジスタの作製方法であって、実施の形態１及び実施の形態２とは異なるものについて説明する。本実施の形態では、実施の形態１及び実施の形態２と同様に、逆錐形の形状を有する結晶粒を含む半導体層を形成する。ただし、半導体層に窒素を含ませる手段が異なる。
【０１２３】
本実施の形態では、半導体層の形成前に処理室１４１内をクリーニングし、その後窒化シリコン層によりチャンバー内壁を覆うことで、半導体層に窒素を含ませて、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする。ゲート絶縁層１０４の形成からドナーとなる不純物元素を含む半導体層１０９の形成までについて、図１０を参照して以下に説明する。
【０１２４】
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室１４１内（チャンバー内）にて加熱し、窒化シリコン層を形成するための材料ガスを処理室１４１内に導入する（図１０の予備処理Ａ３）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗのプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の導入のみを停止して数秒後にプラズマの放電を停止させる（図１０のＳｉＮｘ層形成Ｂ３）。なお、Ｎ２ガス及びＮＨ３ガスはいずれか一方を用いればよく、これらを混合して用いる場合には流量を適宜調整するとよい。また、Ｈ２ガスの導入及び流量は適宜調整し、不要な場合には導入しなくてもよい。
【０１２５】
次に、窒化シリコン層の形成に用いる材料ガスを排気し、酸化窒化シリコン層の形成に用いる材料ガスを処理室１４１内に導入する（図１０のガス置換Ｃ３）。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して安定させ、処理室１４１内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗのプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１０のＳｉＯｘＮｙ層形成Ｄ３）。
【０１２６】
上記の工程により、ゲート絶縁層１０４を形成することができる。ゲート絶縁層１０４の形成後、基板１００を処理室１４１から搬出する（図１０のｕｎｌｏａｄＥ３）。
【０１２７】
基板１００を処理室１４１から搬出後、処理室１４１にＮＦ３ガスを導入し、処理室１４１内をクリーニングする（図１０のクリーニング処理Ｆ３）。その後、ゲート絶縁層１０４と同様に窒化シリコン層を形成する処理を行う（図１０のプレコート処理Ｇ３）。この処理により、処理室１４１の内壁が窒化シリコン層により覆われる。その後、基板１００を処理室１４１に搬入し、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する（図１０のｌｏａｄＨ３）。
【０１２８】
次に、ゲート絶縁層１０４上の全面に半導体層１０５を形成する。半導体層１０５は、後の工程でパターン形成されて半導体層１０６となるものである。まず、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１０の半導体層形成Ｉ３）。その後、これらのガスを排気し、バッファ層１０７の形成に用いるガスを導入する（図１０のガス置換Ｊ３）。なお、これに限定されず、ガスの置換は必ずしも行わなくてもよい。
【０１２９】
上記の例において、半導体層１０５の形成に用いられる材料ガスでは、ＳｉＨ４の流量に対するＨ２の流量を１５０倍としており、シリコンは徐々に堆積される。
【０１３０】
本実施の形態では、処理室１４１の内壁を覆う窒化シリコン層からゲート絶縁層１０４の表面に窒素が供給される。上記したように、窒素はシリコンの結晶の核生成を抑制する。そのため、半導体層１０５の形成の初期段階ではシリコンの結晶核が生成されない。半導体層１０５形成の初期段階で形成されるこの層が、図２に示す第１の領域１２０となる。半導体層１０５は一の条件により形成するため、第１の領域１２０と第２の領域１２２は同じ条件により形成されるものである。上記したようにゲート絶縁層１０４の表面には窒素が供給されているため、窒素を含む半導体層１０５（図２に示す第１の領域１２０）が形成される。半導体層１０５において、窒素の濃度はゲート絶縁層１０４との界面から離れるにつれて低下し、窒素の濃度が一定の値以下となると、結晶核が生成される。その後、その結晶核が成長し、結晶粒１２１が形成される。
【０１３１】
次に、半導体層１０５上の全面にバッファ層１０７を形成する。バッファ層１０７は、後の工程でパターン形成されてバッファ層１０８となるものである。ここで、バッファ層１０７は、非晶質半導体により形成する。まず、バッファ層１０７の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を２８０ｓｃｃｍ、Ｈ２の流量を３００ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１内の圧力を１７０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約１５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１０のａ−Ｓｉ層形成Ｋ３）。その後、これらのガスを排気し、ドナーとなる不純物元素を含む半導体層１０９の形成に用いるガスを導入する（図１０のガス置換Ｌ３）。
【０１３２】
次に、バッファ層１０７上の全面にドナーとなる不純物元素を含む半導体層１０９を形成する。ドナーとなる不純物元素を含む半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１１０となるものである。まず、ドナーとなる不純物元素を含む半導体層１０９の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる。（図１０のドナーとなる不純物元素を含む半導体層形成Ｍ３）。その後、これらのガスを排気する（図１０の排気Ｎ３）。
【０１３３】
上記説明したように、少なくとも半導体層１０５を形成する直前に処理室１４１の内壁を窒化シリコン層により覆うことで、ゲート絶縁層１０４中の酸素濃度を低く抑え、ゲート絶縁層１０４中の窒素濃度を酸素濃度よりも高くすることが可能であり、逆錐形の形状を有する結晶粒を含む半導体層を形成することができる。
【０１３４】
また、処理室１４１の内壁を窒化シリコン層により覆うことで、処理室１４１の内壁を構成する元素等が半導体層に混入することをも防ぐことができる。
【０１３５】
なお、上記の説明では、窒化シリコン層上に酸化窒化シリコン層を積層してゲート絶縁層１０４を形成したため、ゲート絶縁層１０４の形成後にクリーニング処理とプレコート処理を行う形態について説明したが、本実施の形態は、実施の形態２と組み合わせて実施してもよい。すなわち、ゲート絶縁層１０４を窒化シリコンにより形成し、ゲート絶縁層１０４の形成がプレコート処理を兼ねていてもよい。ゲート絶縁層１０４の形成がプレコート処理を兼ねることで、工程が簡略化し、スループットを向上させることができる。
【０１３６】
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３とは異なる半導体装置の作製方法について説明する。本実施の形態では、実施の形態１と同様に、逆錐形の形状を有する結晶粒を含む半導体層を形成する。ただし、半導体層に窒素を含ませる手段が異なる。
【０１３７】
本実施の形態では、半導体層の形成初期のガスに窒素を混入させることで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする。ゲート絶縁層１０４からドナーとなる不純物元素を含む半導体層１０９の形成までについて、図１１を参照して以下に説明する。
【０１３８】
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室１４１内（チャンバー内）にて加熱し、窒化シリコン層の形成に用いる材料ガスを処理室１４１内に導入する（図１１の予備処理Ａ４）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗのプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の導入のみを停止して数秒後にプラズマの放電を停止させる（図１１のＳｉＮｘ層形成Ｂ４）。なお、Ｎ２ガス及びＮＨ３ガスはいずれか一方を用いればよく、これらを混合して用いる場合には流量を適宜調整するとよい。また、Ｈ２ガスの導入及び流量は適宜調整し、不要な場合には導入しなくてもよい。
【０１３９】
次に、窒化シリコン層の形成に用いる材料ガスを排気し、酸化窒化シリコン層の形成に用いる材料ガスを処理室１４１内に導入する（図１１のガス置換Ｃ４）。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して流量を安定させ、処理室１４１内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗのプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１１のＳｉＯｘＮｙ層形成Ｄ４）。その後、これらのガスを排気し、半導体層１０５の形成に用いるガスを導入する（図１１のガス置換Ｅ４）。
【０１４０】
次に、ゲート絶縁層１０４上の全面に半導体層１０５を形成する。半導体層１０５は、後の工程でパターン形成されて半導体層１０６となるものである。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍ、Ｎ２の流量を１０００ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗのプラズマ放電を行う。その後、Ｎ２の流量のみを０として半導体層を成長させて、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１１の半導体層形成Ｆ４）。その後、これらのガスを排気し、バッファ層１０７の形成に用いるガスを導入する（図１１のガス置換Ｇ４）。なお、Ｎ２に代えてＮＨ３を用いてもよい。なお、これに限定されず、ガスの置換は必ずしも行わなくてもよい。
【０１４１】
上記の例において、半導体層１０５の形成に用いられる材料ガスでは、ＳｉＨ４の流量に対するＨ２の流量を１５０倍としており、シリコンは徐々に堆積される。
【０１４２】
本実施の形態における半導体層１０５の形成初期のガスには窒素が含まれている。上記したように、窒素はシリコンの結晶の核生成を抑制する。そのため、半導体層１０５の形成初期の段階ではシリコンの結晶核が生成されない。半導体層１０５の形成初期の段階で形成されるこの層が、図２に示す第１の領域１２０となる。上記したように半導体層１０５の形成初期のガスには窒素が含まれているので、半導体層１０５（図２に示す第１の領域１２０）は窒素を含有する。半導体層１０５において、窒素の濃度はゲート絶縁層１０４との界面から離れるにつれて低下し、窒素の濃度が一定の値以下となると、結晶核が生成される。その後、その結晶核が成長し、結晶粒１２１が形成される。
【０１４３】
次に、半導体層１０５上の全面にバッファ層１０７を形成する。バッファ層１０７は、後の工程でパターン形成されてバッファ層１０８となるものである。ここで、バッファ層１０７は、非晶質半導体により形成する。まず、バッファ層１０７の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を２８０ｓｃｃｍ、Ｈ２の流量を３００ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１内の圧力を１７０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約１５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１１のａ−Ｓｉ層形成Ｈ４）。その後、これらのガスを排気し、ドナーとなる不純物元素を含む半導体層１０９の形成に用いるガスを導入する（図１１のガス置換Ｉ４）。
【０１４４】
次に、バッファ層１０７上の全面にドナーとなる不純物元素を含む半導体層１０９を形成する。ドナーとなる不純物元素を含む半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１１０となるものである。まず、ドナーとなる不純物元素を含む半導体層１０９の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３の流量をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して流量を安定させる。処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１１の不純物半導体層形成Ｊ４）。その後、これらのガスを排気する（図１１の排気Ｋ４）。
【０１４５】
上記説明したように、半導体層の形成初期のガスに窒素を含ませることで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることが可能であり、逆錐形の形状を有する結晶粒を含む半導体層を形成することができる。
【０１４６】
（実施の形態５）
本実施の形態では、薄膜トランジスタの形態の一例について、図面を参照して説明する。本実施の形態では、多階調マスクを用いることなく薄膜トランジスタを形成する。
【０１４７】
図１２は、本実施の形態にかかる薄膜トランジスタの上面図及び断面図を示す。図１２に示す薄膜トランジスタは、基板２００上にゲート電極層２０２を有し、ゲート電極層２０２を覆ってゲート絶縁層２０４を有し、ゲート絶縁層２０４上に接して半導体層２０６を有し、半導体層２０６上に接してバッファ層２０８を有する。バッファ層２０８上の一部に接してソース領域及びドレイン領域２１０を有する。また、ゲート絶縁層２０４、並びにソース領域及びドレイン領域２１０上に接する配線層２１２を有する。配線層２１２はソース電極及びドレイン電極を構成する。配線層２１２上には、保護膜として機能する絶縁層２１４を有する。また、各層は所望の形状にパターン形成されている。
【０１４８】
なお、図１２に示す薄膜トランジスタは、図１に示す薄膜トランジスタと同様に、液晶表示装置の画素部に設けられる画素トランジスタに適用することができる。そのため、図示した例では、絶縁層２１４には開口部が設けられ、絶縁層２１４上には画素電極層２１６が設けられ、画素電極層２１６と配線層２１２とが接続されている。
【０１４９】
また、ソース電極及びドレイン電極の一方は、Ｕ字型（またはコの字型）の形状で設けられ、これがソース電極及びドレイン電極の他方を囲い込んでいる。ソース電極とドレイン電極との距離はほぼ一定に保たれている（図１２を参照）。
【０１５０】
薄膜トランジスタを上記した形状とすることで、該薄膜トランジスタのチャネル幅を大きくすることができ、電流量が増大する。また、電気的特性のばらつきを低減することができる。更には、作製工程におけるマスクパターンのずれによる信頼性の低下を抑制することができる。ただし、これに限定されず、ソース電極及びドレイン電極の一方は必ずしもＵ字型でなくともよい。
【０１５１】
本実施の形態における半導体層２０６は、実施の形態１における半導体層１０６と同様の特徴を有し、同様の材料及び方法により形成することができる。また、実施の形態２乃至実施の形態４にて説明したように形成してもよい。従って、本実施の形態では半導体層２０６の形成に関する詳細な説明は省略する。
【０１５２】
図１２に示す薄膜トランジスタの作製方法について説明する。薄膜トランジスタではｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
【０１５３】
まず、基板２００上にゲート電極層２０２を形成する（図１３（Ａ）を参照）。
【０１５４】
基板２００としては、実施の形態１における基板１００と同様のものを用いることができる。
【０１５５】
ゲート電極層２０２は、実施の形態１におけるゲート電極層１０２と同様の材料及び方法により形成することができる。
【０１５６】
次に、ゲート電極層２０２を覆ってゲート絶縁層２０４を形成する（図１３（Ｂ）を参照）。ゲート絶縁層２０４は、実施の形態１におけるゲート絶縁層１０４と同様の材料及び方法により形成することができる。
【０１５７】
ここで、ゲート絶縁層２０４上に窒素を供給する処理を行ってもよい（図１３（Ｃ）を参照）。窒素を供給する処理として、実施の形態１にて説明したゲート絶縁層２０４をＮＨ３ガスに曝す処理が挙げられる。
【０１５８】
次に、ゲート絶縁層２０４上に半導体層２０５、バッファ層２０７及びドナーとなる不純物元素を含む半導体層２０９を形成する（図１４（Ａ）を参照）。その後、ドナーとなる不純物元素を含む半導体層２０９上に第１のレジストマスク２３１を形成する（図１４（Ｂ）を参照）。
【０１５９】
半導体層２０５は、実施の形態１における半導体層１０５と同様に形成することができる。バッファ層２０７は、実施の形態１におけるバッファ層１０７と同様に形成することができる。ドナーとなる不純物元素を含む半導体層２０９は、実施の形態１におけるドナーとなる不純物元素を含む半導体層１０９と同様に形成することができる。
【０１６０】
なお、半導体層２０５は、実施の形態２乃至実施の形態４にて説明した方法により形成してもよい。
【０１６１】
次に、第１のレジストマスク２３１を用いてバッファ層２０７及びドナーとなる不純物元素を含む半導体層２０９をエッチングして島状の半導体層を形成する（図１４（Ｃ）を参照）。その後、第１のレジストマスク２３１を除去する（図１５（Ａ）を参照）。
【０１６２】
次に、エッチングされた半導体層２０５、バッファ層２０７及びドナーとなる不純物元素を含む半導体層２０９を覆って導電層２１１を形成する（図１５（Ｂ）を参照）。導電層２１１は、導電層１１１と同様の材料及び方法により形成することができる。その後、導電層２１１上に第２のレジストマスク２３２を形成する（図１５（Ｃ）を参照）。
【０１６３】
次に、第２のレジストマスク２３２を用いて導電層２１１をエッチングして配線層２１２を形成する。（図１６（Ａ）を参照）。配線層２１２は、ソース電極及びドレイン電極を構成する。導電層２１１のエッチングは、ウエットエッチングを用いることが好ましい。ウエットエッチングにより、導電層が選択的にエッチングされ、導電層の側面は第２のレジストマスク２３２よりも内側に後退し、配線層２１２が形成される。従って、配線層２１２の側面と、エッチングされたドナーとなる不純物元素を含む半導体層２０９の側面は一致せず、配線層２１２の側面の外側に、ソース領域及びドレイン領域の側面が形成される。配線層２１２は、ソース電極及びドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線と配線層２１２とは別に設けてもよい。
【０１６４】
次に、第２のレジストマスク２３２を用いて島状半導体層のバッファ層２０７の一部の上部と、ドナーとなる不純物元素を含む半導体層２０９をエッチングする（図１６（Ｂ）を参照）。ここまでで、半導体層２０６、バッファ層２０８、並びにソース領域及びドレイン領域２１０が形成される。
【０１６５】
次に、実施の形態１と同様に第２のレジストマスク２３２が形成された状態で、バッファ層２０８にダメージが入らず、且つバッファ層２０８に対するエッチングレートが低い条件でドライエッチングを行うとよい。更には、水プラズマ処理により第２のレジストマスク２３２を除去するとよい。
【０１６６】
以上の工程により本実施の形態に係る薄膜トランジスタを作製することができる。本実施の形態に係る薄膜トランジスタは、実施の形態１にて説明した薄膜トランジスタと同様に、液晶表示装置に代表される表示装置の画素に設けられるスイッチングトランジスタに適用することができる。そのため、この薄膜トランジスタを覆って、絶縁層２１４を形成する。絶縁層２１４には、配線層２１２により構成されるソース電極及びドレイン電極に達するように開口部が形成されている。この開口部は、フォトリソグラフィ法により形成することができる。その後、当該開口部を介して接続されるように、絶縁層２１４上に画素電極層２１６を設けると、図１２に示す表示装置の画素に設けられるスイッチングトランジスタを作製することができる。
【０１６７】
なお、絶縁層２１４は、実施の形態１における絶縁層１１４と同様に形成することができる。また、画素電極層２１６は、実施の形態１における画素電極層１１６と同様に形成することができる。
【０１６８】
なお、図示していないが、絶縁層２１４と画素電極層２１６との間に、スピンコーティング法等により形成した有機樹脂膜からなる絶縁層を有していても良い。
【０１６９】
以上、本実施の形態にて説明したように、オン電流が高く、オフ電流が低い薄膜トランジスタを、多階調マスクを用いることなく得ることができる。
【０１７０】
（実施の形態６）
本実施の形態では、表示装置の一形態として、実施の形態５で示す薄膜トランジスタを有する液晶表示装置について説明する。ここでは、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図１７乃至図１９を参照して説明する。ＶＡ型とは、液晶パネルの液晶分子の配列を制御する方式の一種をいう。ＶＡ型の液晶表示装置では、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に液晶分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
【０１７１】
図１７及び図１８は、ＶＡ型の液晶表示装置の画素構造を示している。図１８は本実施の形態で示す画素構造の平面図であり、図１８中に示す切断線Ｙ−Ｚに対応する断面構造を図１７に表している。以下の説明では図１７及び図１８を参照して説明する。
【０１７２】
本実施の形態で示す画素構造は、基板２５０上に設けられた一つの画素が複数の画素電極を有し、それぞれの画素電極に平坦化膜２５８及び絶縁層２５７を介して薄膜トランジスタが接続されている。各薄膜トランジスタは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。
【０１７３】
画素電極２６０は、開口部２５９において、配線２５５を介して薄膜トランジスタ２６４と接続されている。また、画素電極２６２は、開口部２６３において、配線２５６を介して薄膜トランジスタ２６５と接続している。薄膜トランジスタ２６４のゲート電極２５２と、薄膜トランジスタ２６５のゲート電極２５３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線２５４は、薄膜トランジスタ２６４と薄膜トランジスタ２６５で共通して用いられている。薄膜トランジスタ２６４及び薄膜トランジスタ２６５は実施の形態５で示す方法を用いて作製することができる。
【０１７４】
画素電極２６０と画素電極２６２の形状は異なっており、スリット２６１によって分離されている。画素電極２６２は、Ｖ字型に広がる画素電極２６０の外側を囲むように形成されている。画素電極２６０と画素電極２６２に印加する電圧のタイミングを、薄膜トランジスタ２６４及び薄膜トランジスタ２６５により異ならせることで、液晶の配向を制御している。ゲート電極２５２とゲート電極２５３に異なるゲート信号を与えることで、薄膜トランジスタ２６４と薄膜トランジスタ２６５の動作タイミングを異ならせることができる。また、画素電極２６０及び画素電極２６２上に配向膜２７２が形成されている。
【０１７５】
対向基板２５１には、遮光膜２６６、着色膜２６７、対向電極２６９が形成されている。また、着色膜２６７と対向電極２６９の間には平坦化膜２６８が形成され、液晶の配向乱れを防いでいる。また、対向電極２６９上には配向膜２７１が形成されている。図１９に対向基板２５１側の画素構造を示す。対向電極２６９は異なる画素間で共通化され、スリット２７０を有する。スリット２７０と、画素電極２６０及び画素電極２６２のスリット２６１とを交互に配置することで、斜め電界を発生させて液晶の配向を制御することができる。その結果、液晶が配向する方向を場所によって異ならせることができ、視野角を拡げることができる。
【０１７６】
ここでは、基板、着色膜、遮光膜、及び平坦化膜で、カラーフィルターを構成する。なお、遮光膜、平坦化膜の何れか一方、または両方は、基板上に形成されていなくともよい。
【０１７７】
また、着色膜は、可視光の波長範囲のうち、任意の波長範囲の光の成分を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光のそれぞれを優先的に透過させる着色膜を組み合わせて、カラーフィルターに用いることが多い。しかしながら、着色膜の組み合わせに関しては、これに限定されない。
【０１７８】
画素電極２６０と対向電極２６９が液晶層２７３を挟持することで、第１の液晶素子が形成されている。また、画素電極２６２と対向電極２６９が液晶層２７３を挟持することで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。
【０１７９】
なお、ここでは、液晶表示装置として、ＶＡ型の液晶表示装置を示したが、これに限定されない。すなわち、実施の形態５に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置又はその他の液晶表示装置に用いることができる。
【０１８０】
また、本実施の形態では実施の形態５にて作製した薄膜トランジスタを用いたが、実施の形態１にて作製した薄膜トランジスタを用いてもよい。
【０１８１】
以上説明したように、液晶表示装置を作製することができる。本実施の形態の液晶表示装置は、オン電流が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い液晶表示装置を作製することができる。
【０１８２】
（実施の形態７）
本実施の形態では、表示装置の一形態として、実施の形態５で示す薄膜トランジスタを有する発光表示装置について説明する。ここでは、発光表示装置が有する画素の構成の一例について説明する。図２０（Ａ）は画素の平面図を示し、図２０（Ｂ）は図２０（Ａ）中の切断線Ａ−Ｂに対応する断面構造を示す。
【０１８３】
発光表示装置として、本実施の形態ではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって大別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。また、ここでは、薄膜トランジスタの作製方法として実施の形態５を用いたが、これに限定されず、実施の形態１に示す作製方法により作製したものであってもよい。
【０１８４】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子と正孔がそれぞれ発光性の有機化合物を含む層に注入されて、電流が流れる。そして、それらキャリア（電子と正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、励起状態が基底状態に緩和する際に発光する。このようなメカニズムから、このような発光素子は電流励起型の発光素子と呼ばれる。
【０１８５】
無機ＥＬ素子は、素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらに発光層を誘電体層で挟み込んだものを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１８６】
図２０（Ａ）及び（Ｂ）において、第１の薄膜トランジスタ２８１ａは画素電極への信号の入力を制御するためのスイッチング用の薄膜トランジスタであり、第２の薄膜トランジスタ２８１ｂは発光素子２８２への電流または電圧を制御するための駆動用の薄膜トランジスタである。
【０１８７】
第１の薄膜トランジスタ２８１ａのゲート電極は走査線２８３ａに、ソース領域及びドレイン領域の一方は、信号線２８４ａに接続され、ソース領域及びドレイン領域の他方は配線２８４ｂを介して第２の薄膜トランジスタ２８１ｂのゲート電極２８３ｂに接続される。また、第２の薄膜トランジスタ２８１ｂのソース領域及びドレイン領域の一方は電源線２８５ａに接続され、ソース領域及びドレイン領域の他方は配線２８５ｂを介して発光素子の画素電極（陰極２８８）に接続される。第２の薄膜トランジスタ２８１ｂのゲート電極、ゲート絶縁膜、及び電源線２８５ａで容量素子２８０を構成し、第１の薄膜トランジスタ２８１ａのソース電極及びドレイン電極の他方は容量素子２８０に接続されている。
【０１８８】
なお、容量素子２８０は、第１の薄膜トランジスタ２８１ａがオフのときに第２の薄膜トランジスタ２８１ｂのゲート電極とソース電極の間の電位差、またはゲート電極とドレイン電極の間の電位差（以下、ゲート電圧という。）を保持するための容量素子に相当し、これらは必ずしも設けなくてもよい。
【０１８９】
本実施の形態では、第１の薄膜トランジスタ２８１ａ及び第２の薄膜トランジスタ２８１ｂはｎチャネル型薄膜トランジスタで形成されるが、これらの一方または双方がｐチャネル型の薄膜トランジスタで形成されていてもよい。
【０１９０】
第１の薄膜トランジスタ２８１ａ及び第２の薄膜トランジスタ２８１ｂ上には絶縁層２８６が形成され、絶縁層２８６上に平坦化膜２８７が形成され、平坦化膜２８７及び絶縁層２８６に開口部が形成され、該開口部において配線２８５ｂに接続する陰極２８８が形成されている。平坦化膜２８７は、アクリル樹脂、ポリイミド、ポリアミドなどの有機樹脂またはシロキサンポリマーを用いて形成することが好ましい。該開口部では、陰極２８８が凹凸を有するため、陰極が凹凸を有する領域を覆い、且つ開口部を有する隔壁２９１を設ける。隔壁２９１の開口部において陰極２８８と接するように、ＥＬ層２８９が形成され、ＥＬ層２８９を覆うように陽極２９０が形成され、陽極２９０及び隔壁２９１を覆うように保護絶縁膜２９２が形成される。
【０１９１】
ここでは、発光素子として上面射出（トップエミッション）構造の発光素子２８２を示している。上面射出構造の発光素子２８２は、第１の薄膜トランジスタ２８１ａ及び第２の薄膜トランジスタ２８１ｂとＥＬ層が重畳する領域での発光も取り出すことが可能であるため、広い発光面積を確保することが可能である。しかしながら、ＥＬ層２８９の下地が凹凸を有すると、ＥＬ層２８９の膜厚分布が不均一となり、陽極２９０と陰極２８８が短絡（ショート）し、表示欠陥を生じてしまうおそれがある。このため、平坦化膜２８７を設けることが好ましい。平坦化膜２８７を設けることで、歩留まりを向上させることができる。
【０１９２】
陰極２８８と陽極２９０でＥＬ層２８９を挟んでいる領域が発光素子２８２に相当する。図２０に示した画素の場合、発光素子２８２から発せられる光は、図２０（Ｂ）に白抜きの矢印で示すように陽極２９０側に射出する。
【０１９３】
陰極２８８は仕事関数が小さく、且つ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。ＥＬ層２８９は、単数の層で構成されていてもよいし、複数の層が積層されて構成されていてもよい。複数の層が積層されて構成されている場合には、陰極２８８に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層して形成する。電子注入層を用いることで、Ａｌなどの仕事関数の大きい金属を陰極２８８として用いることもできる。なお、発光層以外の層、例えば電子注入層、電子輸送層、ホール輸送層、ホール注入層の全てを設ける必要はなく、必要に応じて必要な層を適宜設ければよい。陽極２９０は、光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
【０１９４】
ここでは、基板とは逆側の面から発光を取り出す上面射出構造の発光素子について示したが、これに限定されない。すなわち、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造の発光素子や、基板側及び基板とは逆側の面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子を採用してもよい。
【０１９５】
また、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を用いてもよい。
【０１９６】
なお、本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用薄膜トランジスタ）と発光素子が接続されている例を示したが、駆動用薄膜トランジスタと発光素子との間に電流制御用薄膜トランジスタが接続されていてもよい。
【０１９７】
以上説明したように、発光表示装置を作製することができる。本実施の形態の発光表示装置は、オン電流が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い発光表示装置とすることができる。
【０１９８】
（実施の形態８）
次に、表示装置が有する表示パネルの構成の一例について説明する。
【０１９９】
図２１（Ａ）は、信号線駆動回路３０３のみを別途形成し、基板３０１上に形成された画素部３０２と接続させた表示パネルの形態を示す。画素部３０２、保護回路３０６、及び走査線駆動回路３０４が形成された素子基板は、実施の形態１等に示す薄膜トランジスタを用いて形成する。信号線駆動回路３０３は、単結晶半導体を用いたトランジスタ、多結晶半導体を用いたトランジスタ、またはＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）を用いたトランジスタにより構成すれば良い。ＳＯＩを用いたトランジスタには、ガラス基板上に単結晶半導体層を設けたトランジスタを含む。画素部３０２と、信号線駆動回路３０３と、走査線駆動回路３０４とに、それぞれ電源の電位及び各種信号等が、ＦＰＣ３０５を介して供給される。保護回路３０６は、その他の構造の薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって設けてもよい。
【０２００】
なお、信号線駆動回路及び走査線駆動回路を、画素部の画素トランジスタと同じ基板上に形成しても良い。
【０２０１】
また、駆動回路を別途形成する場合には、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図２１（Ｂ）は、信号線駆動回路３１３のみを別途形成し、基板３１１上に形成された画素部３１２、保護回路３１６、及び走査線駆動回路３１４が形成された素子基板とＦＰＣ３１５が接続している表示パネルの形態を示す。画素部３１２、保護回路３１６及び走査線駆動回路３１４は、上記の実施の形態にて説明した薄膜トランジスタを用いて形成する。信号線駆動回路３１３は、ＦＰＣ３１５及び保護回路３１６を介して、画素部３１２に接続されている。画素部３１２と、信号線駆動回路３１３と、走査線駆動回路３１４のそれぞれに、電源の電位及び各種の信号等が、ＦＰＣ３１５を介して入力される。
【０２０２】
また、信号線駆動回路の一部又は走査線駆動回路の一部のみを、上記の実施の形態に示す薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図２１（Ｃ）は、信号線駆動回路が有するアナログスイッチ３２３ａを、画素部３２２及び走査線駆動回路３２４と同じ基板３２１上に形成し、信号線駆動回路が有するシフトレジスタ３２３ｂを別途異なる基板に形成して貼り合わせる表示パネルの形態を示す。画素部３２２、保護回路３２６、及び走査線駆動回路３２４は、上記の実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ３２３ｂは、アナログスイッチ３２３ａ及び保護回路３２６を介して画素部３２２と接続されている。画素部３２２と、信号線駆動回路と、走査線駆動回路３２４のそれぞれに、電源の電位及び各種の信号等が、ＦＰＣ３２５を介して入力される。
【０２０３】
図２１に示すように、本実施の形態の表示装置では、信号線駆動回路と走査線駆動回路の一部または全部を、画素部と同じ基板上に形成することができる。一部又は全部が画素部と同じ基板上に形成された信号線駆動回路と走査線駆動回路に設けられる薄膜トランジスタは、上記の実施の形態にて説明したように形成することができる。なお、表示装置の構成は上記説明に限定されない。例えば、特に必要のない場合には、保護回路は設けなくてもよい。
【０２０４】
なお、別途回路を形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方式、ワイヤボンディング方式、或いはＴＡＢ方式などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図２１に示した位置に限定されない。また、コントローラ、ＣＰＵ又はメモリ等を別途形成し、接続するようにしても良い。
【０２０５】
なお、信号線駆動回路は、シフトレジスタとアナログスイッチを有する。または、シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
【０２０６】
（実施の形態９）
上記実施の形態の薄膜トランジスタで構成される素子基板及びこれを用いた表示装置等は、アクティブマトリクス型の表示装置パネルに適用することができる。更には、これらを表示部に組み込んだ電子機器に適用することもできる。
【０２０７】
その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２２に示す。
【０２０８】
図２２（Ａ）はテレビジョン装置である。上記の実施の形態を適用した表示パネルを筐体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面３３３が形成され、その他付属設備としてスピーカ部３３９及び操作スイッチなどが備えられている。
【０２０９】
図２２（Ａ）に示すように、筐体３３１に表示素子を利用した表示パネル３３２が組みこまれ、受信機３３５により一般のテレビ放送の受信をはじめ、モデム３３４を介して有線又は無線による通信ネットワークに接続することにより片方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又はリモコン操作機３３６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部３３７が設けられていても良く、表示部３３７に実施の形態１等の薄膜トランジスタが設けられていてもよい。また、主画面３３３の他にサブ画面３３８を第２の表示パネルで形成し、チャンネルや音量などを表示する構成が付加されていても良い。この構成において、主画面３３３及びサブ画面３３８の一方又は双方に実施の形態１等の薄膜トランジスタを適用することができる。
【０２１０】
図２３は、テレビ装置の主要な構成を説明するブロック図を示している。表示パネルには、画素部３７１が形成されている。信号線駆動回路３７２と走査線駆動回路３７３は、表示パネルにＣＯＧ方式により実装されていても良い。
【０２１１】
また、その他の外部回路の構成として、映像信号の入力側には、チューナ３７４で受信した信号のうち、映像信号を増幅する映像信号増幅回路３７５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路３７６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路３７７等が設けられている。コントロール回路３７７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路３７８を設け、入力デジタル信号をｍ個に分割して入力する構成としても良い。
【０２１２】
チューナ３７４で受信した信号のうち、音声信号は、音声信号増幅回路３７９に送られ、その出力は音声信号処理回路３８０を経てスピーカ３８３に入力される。制御回路３８１は受信局（受信周波数）や音量の制御情報を入力部３８２から受け、チューナ３７４や音声信号処理回路３８０に信号を送出する。
【０２１３】
勿論、テレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体に適用してもよい。
【０２１４】
以上説明したように、主画面３３３及びサブ画面３３８の一方又は双方に実施の形態１等で説明した薄膜トランジスタを適用することで、画質が高く、消費電力の低いテレビ装置を作製することができる。
【０２１５】
図２２（Ｂ）は、携帯電話機３４１の一例を示している。携帯電話機３４１は、表示部３４２、操作部３４３等により構成されている。表示部３４２に実施の形態１等で説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。
【０２１６】
図２２（Ｃ）に示す携帯型のコンピュータは、本体３５１、表示部３５２等を含んでいる。表示部３５２に、実施の形態１等で説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。
【０２１７】
図２２（Ｄ）は卓上照明器具であり、照明部３６１、傘３６２、可変アーム３６３、支柱３６４、台３６５、電源３６６等を含む。上記の実施の形態で説明した発光表示装置を照明部３６１に用いることにより作製される。照明部３６１に実施の形態１等で説明した薄膜トランジスタを適用することで、消費電力を低減させることができる。
【０２１８】
図２４は携帯電話機の構成の一例を示しており、例えば表示部に実施の形態１等で示した薄膜トランジスタを有する素子基板及びそれを有する表示装置が適用される。図２４（Ａ）が正面図、図２４（Ｂ）が背面図、図２４（Ｃ）が展開図である。図２４に示す携帯電話機は、筐体３９４及び筐体３８５の二つの筐体で構成されている。図２４に示す携帯電話機は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能であり、スマートフォンとも呼ばれる。
【０２１９】
筐体３９４においては、表示部３８６、スピーカ３８７、マイクロフォン３８８、操作キー３８９、ポインティングディバイス３９０、表面カメラ用レンズ３９１、外部接続端子ジャック３９２、イヤホン端子３９３等を備え、筐体３８５においては、キーボード３９５、外部メモリスロット３９６、裏面カメラ３９７、ライト３９８等により構成されている。また、アンテナは筐体３９４に内蔵されている。
【０２２０】
また、上記の構成に加えて、非接触ＩＣチップ又は小型記録装置等を内蔵していてもよい。
【０２２１】
図２４（Ａ）では筐体３９４と筐体３８５が重なり合っており、図２４（Ａ）の状態から筐体３９４と筐体３８５がスライドし、図２４（Ｃ）のように展開する。表示部３８６には、実施の形態１等における表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。なお、表示部３８６と同一面に表面カメラ用レンズ３９１を備えているため、テレビ電話が可能である。また、表示部３８６をファインダーとして裏面カメラ３９７及びライト３９８で静止画及び動画の撮影が可能である。
【０２２２】
スピーカ３８７及びマイクロフォン３８８は音声通話に限らず、テレビ電話、音声の録音及び再生等の用途に使用できる。操作キー３８９では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール及びカーソル移動等が可能である。
【０２２３】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード３９５を用いると便利である。重なり合った筐体３９４と筐体３８５（図２４（Ａ））はスライドでき、図２４（Ｃ）のように展開して携帯情報端末として使用できる。また、キーボード３９５及びポインティングディバイス３９０を用いることで、円滑な操作でマウスの操作が可能である。外部接続端子ジャック３９２はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、これを介して充電やパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット３９６に記録媒体を挿入して使用することで、大量のデータの保存及び移動が可能である。
【０２２４】
筐体３８５の裏面（図２４（Ｂ））には、裏面カメラ３９７及びライト３９８を備えており、表示部３８６をファインダーとして静止画及び動画の撮影が可能である。
【０２２５】
また、上記の構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えていてもよい。
【０２２６】
実施の形態１等で説明した薄膜トランジスタを画素に適用することで、画質を向上させ、消費電力を低減させることができる。
【実施例１】
【０２２７】
本実施例では、ゲート絶縁層、半導体層、およびバッファ層が積層された試料の作製工程、および作製した試料を測定した結果について説明する。
【０２２８】
まず、試料の作製方法について説明する。
【０２２９】
基板上に、ゲート絶縁層、半導体層、及びバッファ層を、同一チャンバー内で形成した。基板としては、ガラス基板を用いた。
【０２３０】
まず、プラズマＣＶＤ装置のチャンバーに基板を搬入し、基板上にゲート絶縁層として、厚さ３００ｎｍの酸化窒化シリコン層を形成した。ここでは、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を５０Ｗ、温度を２８０℃、シラン流量：一酸化二窒素流量の比を１：４０、圧力を４０Ｐａとした。
【０２３１】
そして、基板をチャンバーからプラズマＣＶＤ装置の外へ移動させ、フッ素ラジカルによりチャンバー内をクリーニングした。その後、プラズマＣＶＤ装置のチャンバー内に基板を再度搬入した。
【０２３２】
次に、チャンバー内に窒素を供給する処理を行った。チャンバー内への窒素を供給する処理としては、流量１０００ｓｃｃｍでＮＨ３ガスを６０秒間チャンバー内に流して行った。これによりチャンバー内壁にＮＨ３を付着させた。なお、ＮＨ３ガスは１００ｖｏｌ％のＮＨ３を使用した。
【０２３３】
次に、ゲート絶縁層上に半導体層として、厚さ５０ｎｍの微結晶シリコン膜を形成した。ここでは、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を５０Ｗ、温度を２８０℃、シラン流量：水素流量の比を１：１５０、圧力を２８０Ｐａとした。
【０２３４】
次に、半導体層上にバッファ層として、厚さ１００ｎｍの非晶質シリコン膜を形成した。ここでは、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を６０Ｗ、温度を２８０℃、シラン流量：水素流量の比を１４：１５、圧力を１７０Ｐａとした。
【０２３５】
この後、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｍｉｃｒｏｓｃｏｐｅ。以下、ＳＴＥＭという。）による観察において試料にチャージアップが生じることを防ぐために、バッファ層上に導電層を形成した。ここでは、導電層として、炭素膜を形成した。
【０２３６】
以上のように作製した試料の断面について、ＳＴＥＭ像を取得した。この像を図２５に示す。
【０２３７】
図２５から、絶縁層４００上から成長方向１０〜１５ｎｍ程度の半導体層４０１の領域においては、シリコンの結晶粒が存在しない。半導体層４０１の領域は、実施の形態１にて示した図２における第１の領域１２０に相当する。また、絶縁層４００上から成長方向１０〜１５ｎｍの領域からバッファ層４０４までの間に、破線４０３で囲まれる領域に見られるようにシリコンの結晶粒が観察される。このシリコンの結晶粒は、頂点が絶縁層４００側にあり、バッファ層４０４側へ近づくに従って幅が広がる逆錐形状である。このシリコンの結晶粒は、実施の形態１にて示した図２における結晶粒１２１に相当する。
【０２３８】
また、上記の試料について、酸素濃度、窒素濃度、フッ素濃度、シリコン濃度及び水素濃度をＳＩＭＳで測定した。この結果を図２６に示す。
【０２３９】
図２６によると、半導体層の窒素濃度は、バッファ層４０４に近づくにつれ、減少している。更に、ＳＩＭＳによって計測される窒素の濃度が１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下の領域から、逆錐形のシリコン結晶粒の頂点が形成されている。以上のことから、半導体層において、窒素濃度をある濃度まで低減する（ＳＩＭＳによって計測される窒素の濃度が１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下、好ましくは２×１０２０ｃｍ−３以上７×１０２０ｃｍ−３以下とする）ことで、結晶核の生成が可能なことがわかった。
【０２４０】
図２７は、上記試料の断面をＳＴＥＭにより撮影した断面のＳＴＥＭ像（図２５）に、上記試料のＳＩＭＳプロファイル（図２６）を重ねた図を示す。深さが概ね１００ｎｍ〜１４０ｎｍの領域には、バッファ層４０４が形成される。深さが概ね１４０〜１９０ｎｍの領域には、破線４０３で囲まれた領域を含む半導体層が形成されている。深さが概ね１９０〜２２０ｎｍの領域には、絶縁層４００が形成されている。
【０２４１】
なお、図３５は、図２６と比較する従来の例によって作製した試料についての断面ＳＴＥＭ像にＳＩＭＳプロファイルを重ねたものを示す。図３５に示す試料は、ＮＨ３をチャンバー内に流す工程を行わずして作製した。当該試料の作製方法において、その点のみが図２６に示す試料と異なる。図３５に示すＳＴＥＭ像では、全面に柱状の結晶がランダムに形成され、隣接する結晶粒が接している。また、図３５と比較して、図２６に示すＳＩＭＳプロファイルでは、絶縁層と半導体層の界面からバッファ層の方向（成長方向）に向かうに従い、窒素の濃度が徐々に低下している。すなわち、本実施例にて説明した方法により、半導体層における結晶核の生成及び結晶成長の制御が可能であることがわかる。なお、フッ素の濃度も低い。
【０２４２】
また、図２８は、上記試料の結晶粒を含む層の平面について観察したＳＴＥＭ像を示す。図２８に示すように、平面のＳＴＥＭ像によれば、第１の部分４０５や第２の部分４０７のような黒い斑状の部分（電子線が透過しにくい部分）と、第３の部分４０９のような白い斑状の部分（電子線が透過しやすい部分）が存在することがわかる。従って、半導体層中には、原子密度の高い部分と密度の低い部分が混在していると考えられる。
【実施例２】
【０２４３】
本実施例では、図１２に示す薄膜トランジスタを作製し、作製した薄膜トランジスタの電気特性を測定した結果と、該薄膜トランジスタの断面のＳＴＥＭ像を示す。
【０２４４】
まず、薄膜トランジスタの作製工程について説明する。図１３（Ａ）に示すように、基板２００上にゲート電極層２０２を形成した。ここでは、基板２００としてガラス基板を用いた。また、ゲート電極層２０２は、モリブデンターゲットをアルゴンでスパッタリングして厚さ１５０ｎｍのモリブデン膜を形成した後、フォトリソグラフィ法により該モリブデン膜をエッチングして形成した。その後、レジストマスクを除去した。
【０２４５】
次に、図１３（Ｂ）及び図１４（Ａ）に示すように、ゲート電極層２０２及び基板２００上に、ゲート絶縁層２０４、半導体層２０５、バッファ層２０７、及びドナーとなる不純物元素を含む半導体層２０９を連続して形成した。
【０２４６】
ゲート絶縁層２０４としては、厚さ３００ｎｍの窒化シリコン膜を形成した。ここでは、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を３７０Ｗ、温度を２８０℃、シラン流量：水素流量：窒素流量：アンモニア流量の比を４：５０：５５：１４、圧力を１００Ｐａとした。当該工程により、プラズマＣＶＤ装置のチャンバー内壁にも窒化シリコン膜が形成された。
【０２４７】
また、半導体層２０５としては、厚さ３０ｎｍの微結晶シリコン膜を形成した。ここでは、ＲＦ電源周波数を６０ＭＨｚ、ＲＦ電源の電力を５０Ｗ、温度を２８０℃、シラン流量：水素流量の比を１：１５０、圧力を２８０Ｐａとした。なお、当該工程により、プラズマＣＶＤ装置のチャンバー内壁に形成された窒化シリコン膜に含まれる窒素を取り込みながら微結晶シリコン膜が形成されるため、微結晶シリコン膜に窒素を含ませることができる。
【０２４８】
また、バッファ層２０７としては、厚さ８０ｎｍの非晶質シリコン膜を形成した。ここでは、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を６０Ｗ、温度を２８０℃、シラン流量：水素流量の比を１４：１５、圧力を１７０Ｐａとした。
【０２４９】
ドナーとなる不純物元素を含む半導体層２０９としては、厚さ５０ｎｍのリンが添加された非晶質シリコン膜を形成した。ここでは、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を６０Ｗ、温度を２８０℃、シラン流量：０．５ｖｏｌ％フォスフィン（ＰＨ３をＨ２により０．５％まで希釈）流量の比を１０：１７、圧力を１７０Ｐａとした。
【０２５０】
次に、ドナーとなる不純物元素を含む半導体層２０９上にレジストを塗布した後、図１４（Ｂ）に示すようにフォトリソグラフィ法により第１のレジストマスク２３１を形成し、第１のレジストマスク２３１を用いて、半導体層２０５、バッファ層２０７、及びドナーとなる不純物元素を含む半導体層２０９をエッチングして、図１４（Ｃ）に示すように、島状の半導体層を形成した。ここでは、平行平板型ＲＩＥ（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）装置を用い、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）パワーを１５０Ｗ、バイアスパワーを４０Ｗ、圧力を１．０Ｐａとし、エッチングガスに流量１００ｓｃｃｍの塩素を用いて、エッチング時間を１０３秒間として、半導体層２０５、バッファ層２０７、及びドナーとなる不純物元素を含む半導体層２０９をエッチングした。この後、第１のレジストマスク２３１を除去した。
【０２５１】
次に、図１５（Ｂ）に示すように、エッチングされた半導体層２０５、バッファ層２０７、及びドナーとなる不純物元素を含む半導体層２０９を覆って導電層２１１を形成した。ここでは、モリブデンターゲットをアルゴンでスパッタリングして厚さ３００ｎｍのモリブデン層を形成した。
【０２５２】
次に、導電層２１１上にレジストを塗布した後、図１５（Ｃ）に示すようにフォトリソグラフィ法により第２のレジストマスク２３２を形成し、第２のレジストマスク２３２を用いて導電層２１１をウエットエッチングして、図１６（Ａ）に示すように、配線層２１２を形成した。
【０２５３】
次に、第２のレジストマスク２３２を用いてドナーとなる不純物元素を含む半導体層２０９をエッチングして、図１６（Ｂ）に示すように一対のソース領域及びドレイン領域２１０を形成した。なお、当該工程において、島状のバッファ層の表面も一部エッチングされ、バッファ層２０８となった。ここでは、平行平板型ＲＩＥ装置を用いて、ＩＣＰパワーを１５０Ｗ、バイアスパワーを４０Ｗ、圧力を１．０Ｐａとし、エッチングガスに流量１００ｓｃｃｍの塩素を用いて、エッチング時間を４４秒間として、バッファ層及び不純物半導体層をエッチングした。その後、レジストマスクを除去した。または、実施の形態１及び実施の形態５にて説明したように、この段階で、水プラズマ処理等を行ってもよい。この段階で水プラズマ処理を行う場合には、この工程により第２のレジストマスク２３２を除去することができる。
【０２５４】
次に、バッファ層２０８の表面に塩素プラズマを照射し、バッファ層２０８のバックチャネル部に残留する不純物を除去した。ここでは、ソースパワーを２０００Ｗ、圧力を０．６７Ｐａ、エッチングガスに流量１００ｓｃｃｍの塩素を用いて、エッチング時間を３０秒間とした。
【０２５５】
次に、気化した水をプラズマで放電して生成したラジカルを、バッファ層２０８、一対のソース領域及びドレイン領域２１０、及び配線層２１２の露出部（バックチャネル部を含む）に照射した。当該工程により、バッファ層２０８の表面を酸化すると共に、バッファ層の表面のダングリングボンドを終端してプラズマによるダメージを回復させることが可能であるため、オフ電流を低減し、オン電流を大きくすることができる。なお、上記説明したバックチャネル部に対して行う処理はこれらの条件に限定されず、適宜行えばよい。
【０２５６】
次に、保護絶縁層として厚さ３０ｎｍの窒化シリコン層を形成した。ここでは、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１５０Ｗ、温度を２８０℃、シラン流量：アンモニア流量：窒素流量：水素流量の比を２：２２：４５：４５、圧力を１６０Ｐａとした。
【０２５７】
次に、保護絶縁層上にレジストを塗布した後、フォトリソグラフィ法によりレジストマスクを形成し、該レジストマスクを用いて保護絶縁層の一部をドライエッチングして、配線層２１２を露出させた。ここでは、平行平板型ＲＩＥ装置を用い、ＩＣＰパワーを４７５Ｗ、バイアスパワーを３００Ｗ、圧力を５．５Ｐａとし、流量５０ｓｃｃｍｎでＣＨＦ３と流量１００ｓｃｃｍでヘリウムを導入してプラズマを発生させた。その後、エッチングガスとして、ＣＨＦ３の流量を７．５ｓｃｃｍ、ヘリウムの流量を１４２．５ｓｃｃｍとし、エッチング時間を１５４秒間として保護絶縁層及びゲート絶縁層２０４をエッチングした。その後、レジストマスクを除去した。なお、このエッチング工程で、配線層２１２とゲート電極層２０２をコンタクトさせる部分において、保護絶縁層及びゲート絶縁層２０４の一部をドライエッチングして、ゲート電極層２０２を露出させてもよい。
【０２５８】
次に、保護絶縁層上に導電層を形成した。ここでは、スパッタリング法により導電層として厚さ５０ｎｍのＩＴＯを形成した。なお、当該ＩＴＯは形成しなくともよい。
【０２５９】
以上の工程により、図１２に示す薄膜トランジスタを作製した。
【０２６０】
上記説明した通り作製した薄膜トランジスタの電気特性を測定した。この結果を図２９に示す。なお、ここでは薄膜トランジスタのチャネル長を６μｍ、チャネル幅を２５μｍとした。また、ドレイン電圧が１Ｖにおける電流−電圧特性と電界効果移動度を実線で示し、ドレイン電圧が１４Ｖにおける電流−電圧特性と電界効果移動度を破線で示した。最大電界効果移動度は、１．４ｃｍ２／Ｖ・ｓであった。また、ゲート電圧が２０Ｖのときのオン電流は１×１０−６Ａ以上であり、ゲート電圧が−２０Ｖのときのオン電流は１×１０−１０Ａ以下である。従って、本実施例にて作製した薄膜トランジスタは、オン電流が高く、オフ電流の低いものであるといえる。
【０２６１】
次に、本実施例で形成した薄膜トランジスタの断面のＳＴＥＭ像を図３０に示す。
【０２６２】
図３０（Ａ）は、薄膜トランジスタのチャネルエッチ部近傍のＳＴＥＭ像である。このときの倍率は１３０００倍である。図３０（Ｂ）は、図３０（Ａ）の破線４１１の領域を拡大したものである。なお、このときの倍率は、３０００００倍である。
【０２６３】
ゲート絶縁層４１３は窒化シリコン層により形成され、ゲート絶縁層４１３上には半導体層４１５として微結晶シリコン膜が形成され、半導体層４１５上にはバッファ層４１７として非晶質シリコン膜が形成されている。バッファ層４１７上にはドナーとなる不純物元素を含む半導体層４１９として、リンが添加された非晶質シリコン膜が形成されている。ドナーとなる不純物元素を含む半導体層４１９上に、導電層４２１としてモリブデン層が形成されている。また、破線４２３で示す領域には、頂点がゲート絶縁層４１３側にあり、バッファ層４１７に向かって上向きに広がる逆錐形状のシリコン結晶粒が観察される。
【実施例３】
【０２６４】
本実施例では、実施例１において、図２５を参照して説明した破線４０３で囲んだ部分の電子線回折像を示す。
【０２６５】
図３１には、上記説明したように作製した結晶粒の電子顕微鏡像（ＴＥＭ像）を示す。図３１を参照すると、結晶粒の頂点の角度は概ね６３°と見積もることができる。
【０２６６】
図３２乃至図３４には、図３１に示すポイント１乃至ポイント６において取得した電子線回折像を示す。図３２（Ａ）は、図３１におけるポイント１にて取得したものであり、図３２（Ｂ）は、図３１におけるポイント２にて取得したものであり、図３３（Ａ）は、図３１におけるポイント３にて取得したものであり、図３３（Ｂ）は、図３１におけるポイント４にて取得したものであり、図３４（Ａ）は、図３１におけるポイント５にて取得したものであり、図３４（Ｂ）は、図３１におけるポイント６にて取得したものである。
【０２６７】
これらの電子線回折像によれば、これらの面方位は同じではない。例えば、図３２（Ｂ）に示す電子線回折像と図３３（Ｃ）に示す電子線回折像を比較すると、これらの面方位は異なることが明らかであり、図３２（Ｂ）を取得した領域（ポイント２）を含む結晶と、図３３（Ａ）を取得した領域（ポイント３）を含む結晶は、単結晶に近いものであるといえる。また、図３２（Ｂ）を取得した領域（ポイント２）を含む結晶と、図３３（Ａ）を取得した領域（ポイント３）を含む結晶は、形状から双晶を形成しているように見受けられる。
【０２６８】
また、ポイント６で得られた電子線回折像は優先方位のあるデバイシェラー環を示している。しかし、これは電子線回折像を得た分析領域が狭いためであり、ポイント６の部分は非晶質構造であると考えられる。
【０２６９】
図３１乃至図３４から、ポイント１乃至ポイント５で取得した電子線回折像によって、破線４０３で囲んだ部分に存在する結晶粒は単結晶に近いものであって、該結晶粒中には双晶を含むことがわかる。また、ポイント６で取得した電子線回折像から、この部分が非晶質構造であることがわかる。従って、図３１に示す半導体層は、非晶質構造の中に複数の結晶領域を含みチャネル形成領域を構成する半導体層が絶縁層上に形成されており、該結晶領域は、絶縁層と半導体層との界面から離れた位置から、半導体層が堆積される方向に向けて、半導体層上に接して形成される層に達しない領域内において略放射状に成長した逆錐形の構造である。該結晶領域は、単結晶に近いものであって、該結晶粒中には双晶を含むものとなる。
【符号の説明】
【０２７０】
１００    基板
１０２    ゲート電極層
１０４    ゲート絶縁層
１０５    半導体層
１０６    半導体層
１０７    バッファ層
１０８    バッファ層
１０９    ドナーとなる不純物元素を含む半導体層
１１０    ソース領域及びドレイン領域
１１１    導電層
１１２    配線層
１１４    絶縁層
１１６    画素電極層
１２０    第１の領域
１２１    結晶粒
１２２    第２の領域
１３１    第１のレジストマスク
１３２    第２のレジストマスク
１４１    処理室
１４２    ステージ
１４３    ガス供給部
１４４    シャワープレート
１４５    排気口
１４６    上部電極
１４７    下部電極
１４８    交流電源
１４９    温度制御部
１５０    ガス供給手段
１５１    排気手段
１５２    シリンダ
１５３    圧力調整弁
１５４    ストップバルブ
１５５    マスフローコントローラ
１５６    バタフライバルブ
１５７    コンダクタンスバルブ
１５８    ターボ分子ポンプ
１５９    ドライポンプ
１６０    クライオポンプ
１６１    プラズマＣＶＤ装置
１８０    グレートーンマスク
１８１    基板
１８２    遮光部
１８３    回折格子部
１８５    ハーフトーンマスク
１８６    基板
１８７    半透光部
１８８    遮光部
２００    基板
２０２    ゲート電極層
２０４    ゲート絶縁層
２０５    半導体層
２０６    半導体層
２０７    バッファ層
２０８    バッファ層
２０９    ドナーとなる不純物元素を含む半導体層
２１０    ソース領域及びドレイン領域
２１１    導電層
２１２    配線層
２１４    絶縁層
２１６    画素電極層
２３１    第１のレジストマスク
２３２    第２のレジストマスク
２５０    基板
２５１    対向基板
２５２    ゲート電極
２５３    ゲート電極
２５４    配線
２５５    配線
２５６    配線
２５７    絶縁層
２５８    平坦化膜
２５９    開口部
２６０    画素電極
２６１    スリット
２６２    画素電極
２６３    開口部
２６４    薄膜トランジスタ
２６５    薄膜トランジスタ
２６６    遮光膜
２６７    着色膜
２６８    平坦化膜
２６９    対向電極
２７０    スリット
２７１    配向膜
２７２    配向膜
２７３    液晶層
２８０    容量素子
２８１ａ    薄膜トランジスタ
２８１ｂ    薄膜トランジスタ
２８２    発光素子
２８３ａ    走査線
２８３ｂ    ゲート電極
２８４ａ    信号線
２８４ｂ    配線
２８５ａ    電源線
２８５ｂ    配線
２８６    絶縁層
２８７    平坦化膜
２８８    陰極
２８９    ＥＬ層
２９０    陽極
２９１    隔壁
２９２    保護絶縁膜
３０１    基板
３０２    画素部
３０３    信号線駆動回路
３０４    走査線駆動回路
３０５    ＦＰＣ
３０６    保護回路
３１１    基板
３１２    画素部
３１３    信号線駆動回路
３１４    走査線駆動回路
３１５    ＦＰＣ
３１６    保護回路
３２１    基板
３２２    画素部
３２３ａ    アナログスイッチ
３２３ｂ    シフトレジスタ
３２４    走査線駆動回路
３２５    ＦＰＣ
３２６    保護回路
３３１    筐体
３３２    表示パネル
３３３    主画面
３３４    モデム
３３５    受信機
３３６    リモコン操作機
３３７    表示部
３３８    サブ画面
３３９    スピーカ部
３４１    携帯電話機
３４２    表示部
３４３    操作部
３５１    本体
３５２    表示部
３６１    照明部
３６２    傘
３６３    可変アーム
３６４    支柱
３６５    台
３６６    電源
３７１    画素部
３７２    信号線駆動回路
３７３    走査線駆動回路
３７４    チューナ
３７５    映像信号増幅回路
３７６    映像信号処理回路
３７７    コントロール回路
３７８    信号分割回路
３７９    音声信号増幅回路
３８０    音声信号処理回路
３８１    制御回路
３８２    入力部
３８３    スピーカ
３８５    筐体
３８６    表示部
３８７    スピーカ
３８８    マイクロフォン
３８９    操作キー
３９０    ポインティングディバイス
３９１    表面カメラ用レンズ
３９２    外部接続端子ジャック
３９３    イヤホン端子
３９４    筐体
３９５    キーボード
３９６    外部メモリスロット
３９７    裏面カメラ
３９８    ライト
４００    絶縁層
４０１    半導体層
４０３    破線
４０４    バッファ層
４０５    第１の部分
４０７    第２の部分
４０９    第３の部分
４１１    破線
４１３    ゲート絶縁層
４１５    半導体層
４１７    バッファ層
４１９    ドナーとなる不純物元素を含む半導体層
４２１    導電層
４２３    破線
【図１】
0005464894.tif 000002
【図２】
0005464894.tif 000003
【図３】
0005464894.tif 000004
【図４】
0005464894.tif 000005
【図５】
0005464894.tif 000006
【図６】
0005464894.tif 000007
【図７】
0005464894.tif 000008
【図８】
0005464894.tif 000009
【図９】
0005464894.tif 000010
【図１０】
0005464894.tif 000011
【図１１】
0005464894.tif 000012
【図１２】
0005464894.tif 000013
【図１３】
0005464894.tif 000014
【図１４】
0005464894.tif 000015
【図１５】
0005464894.tif 000016
【図１６】
0005464894.tif 000017
【図１７】
0005464894.tif 000018
【図１８】
0005464894.tif 000019
【図１９】
0005464894.tif 000020
【図２０】
0005464894.tif 000021
【図２１】
0005464894.tif 000022
【図２２】
0005464894.tif 000023
【図２３】
0005464894.tif 000024
【図２４】
0005464894.tif 000025
【図２６】
0005464894.tif 000026
【図２９】
0005464894.tif 000027
【図２５】
0005464894.tif 000028
【図２７】
0005464894.tif 000029
【図２８】
0005464894.tif 000030
【図３０】
0005464894.tif 000031
【図３１】
0005464894.tif 000032
【図３２】
0005464894.tif 000033
【図３３】
0005464894.tif 000034
【図３４】
0005464894.tif 000035
【図３５】
0005464894.tif 000036