(57)【特許請求の範囲】
【請求項１】
チャンネルスタックシステムであって、
ａ）第１のダウンコンバート段であって、
i）複数の第１チャンネルを含む第１のＲＦ入力信号を受け取るための入力を有し、１回のアナログＲＦ−ＩＦ周波数変換を用いて前記第１のＲＦ入力信号を前記複数の第１チャンネルを含む第１のＩＦ信号に周波数ダウンコンバートする第１のダウンコンバータ回路と、
ii）前記第１のＩＦ信号を第１のデジタルＩＦ信号に変換する第１のアナログデジタル変換器と、を備える第１のダウンコンバート段と、
ｂ）第２のダウンコンバート段であって、
i）複数の第２チャンネルを含む第２のＲＦ入力信号を受け取るための入力を有し、１回のアナログＲＦ−ＩＦ周波数変換を用いて前記第２のＲＦ入力信号を前記複数の第２チャンネルを含む第２のＩＦ信号に周波数ダウンコンバートする第２のダウンコンバータ回路と、
ii）前記第２のＩＦ信号を第２のデジタルＩＦ信号に変換する第２のアナログデジタル変換器と、を備える第２のダウンコンバート段と、
ｃ）前記第１及び第２のデジタルＩＦ信号の各々を受け取って、前記第１チャンネルのうちの少なくとも１つと前記第２チャンネルのうちの少なくとも１つをデジタル的に組み立てて１つのデジタルコンポジット信号にするデジタルスイッチング及び信号プロセッサと、を備える、チャンネルスタックシステム。
【請求項２】
前記１回のアナログＲＦ−ＩＦ周波数変換は、Ｋｕバンド信号を３ギガヘルツを下回る周波数を有する信号に変換することを含む、請求項１に記載のチャンネルスタックシステム。
【請求項３】
第３のダウンコンバート段を更に備え、第３のダウンコンバート段は、
ａ）複数の第３チャンネルを含む第３のＲＦ入力信号を受け取るための入力端を有し、１回のアナログＲＦ−ＩＦ周波数変換を用いて前記第３のＲＦ入力信号を前記複数の第３チャンネルを含む第３のＩＦ信号に周波数逓降変換する第３のダウンコンバータ回路と、
ｂ）前記第３のＩＦ信号を第３のデジタルＩＦ信号に変換する第３のアナログ−デジタル変換器と、
を備えている、請求項１に記載のチャンネルスタックシステム。
【請求項４】
前記第１、第２、第３のダウンコンバータ回路は、ゼロＩＦダウンコンバータ回路であり、前記第１、第２、第３のＩＦ信号は、０Ｈｚを中心とするベースバンド信号を含む、請求項３に記載のチャンネルスタックシステム。
【請求項５】
前記第１のダウンコンバート段に第１の基準信号を、前記第２のダウンコンバート段に第２の基準信号をそれぞれ供給するための第１及び第２の基準周波数発振源を更に備える、請求項１に記載のチャンネルスタックシステム。
【請求項６】
前記第１及び第２の基準周波数発振源は可変周波数発振源である、請求項５に記載のチャンネルスタックシステム。
【請求項７】
前記第１のダウンコンバートされた信号は、一対の直交位相信号を含み、前記第２のダウンコンバートされた信号は、一対の直交位相信号を含む、請求項１に記載のチャンネルスタックシステム。
【請求項８】
前記デジタルコンポジット信号は、前記デジタルスイッチング及び信号プロセッサから出力される一対のデジタル直交位相信号を含む、請求項１に記載のチャンネルスタックシステム。
【請求項９】
ａ）前記デジタル直交位相信号の各々１つを受け取って、２つのアナログ直交位相コンポジット信号の各々１つを生成する第１及び第２のデジタルアナログ変換器と、
ｂ）前記アナログ直交位相コンポジット信号のそれぞれを受け取って１つのアップコンバートされたコンポジット信号を生成するアップコンバータと、を更に備える、請求項８に記載のチャンネルスタックシステム。
【請求項１０】
前記第１の入力信号は、Ｘバンド、Ｋｕバンド、またはＫａバンドの周波数範囲で受信される信号を含み、前記第２の入力信号は、Ｌバンドの周波数範囲で受信される信号を含む、請求項１に記載のチャンネルスタックシステム。
【請求項１１】
前記デジタルコンポジット信号が第１のコンポジット信号を含み、前記チャンネルスタックシステムは、
ａ）複数の第３チャンネルを含む第３の入力信号を受け取るための入力端を有し、前記第３の入力信号を前記複数の第３チャンネルを含む第３のダウンコンバートされた信号に周波数ダウンコンバートする第３のダウンコンバータと、
ｂ）前記第３のダウンコンバートされた信号を第３のデジタルなダウンコンバートされた信号に変換する第３のアナログデジタル変換器と、
ｃ）複数の第４チャンネルを含む第４の入力信号を受け取るための入力端を有し、前記第４の入力信号を前記複数の第４チャンネルを含む第４のダウンコンバートされた信号に周波数ダウンコンバートする第４のダウンコンバータと、
ｄ）前記第４のダウンコンバートされた信号を第４のデジタルなダウンコンバートされた信号に変換する第４のアナログデジタル変換器と、
ｅ）前記第３及び第４のデジタルなダウンコンバートされた信号の各々を受け取って、前記第３チャンネルの少なくとも１つと前記第４チャンネルの少なくとも１つを組み合わせて第２のコンポジット信号にする第２のデジタルスイッチング及び信号プロセッサと、
ｆ）前記第１及び第２のコンポジット信号を結合して、１つの結合されたコンポジット信号にする信号結合器と、
を更に備える、請求項１に記載のチャンネルスタックシステム。
【請求項１２】
前記デジタルコンポジット信号が第１のコンポジット信号を含み、前記チャンネルスタックシステムは、
ａ）複数の第３チャンネルを含む第３の入力信号を受け取るための入力端を有し、前記第３の入力信号を前記複数の第３チャンネルを含む第３のダウンコンバートされた信号に周波数ダウンコンバートする第３のダウンコンバータと、
ｂ）前記第３のダウンコンバートされた信号を第３のデジタルなダウンコンバートされた信号に変換する第３のアナログデジタル変換器と、
ｃ）前記第３のデジタルなダウンコンバートされた信号と前記第１のコンポジット信号を受け取って、前記第３チャンネルの少なくとも１つと前記第１または第２チャンネルの少なくとも１つを組み合わせて第２のコンポジット信号にする第２のデジタルスイッチング及び信号プロセッサと、
を更に備える、請求項１に記載のチャンネルスタックシステム。
【請求項１３】
前記第１のコンポジット信号がデジタル信号を含み、前記チャンネルスタックシステムは、
ａ）前記第１のデジタルコンポジット信号を受け取って、前記第１のデジタルコンポジット信号を第１のアナログコンポジット信号に変換するデジタルアナログ変換回路と、
ｂ）前記第１のアナログ信号を、前記第２のデジタルスイッチング及び信号プロセッサに入力されるデジタル信号に変換するアナログデジタル変換器と、
を更に備える、請求項１２に記載のチャンネルスタックシステム。
【請求項１４】
チャンネルをコンポジット信号に組み立てるための方法であって、
ａ）１回の周波数変換処理で、複数の第１チャンネルを含む第１の入力信号を前記複数の第１チャンネルを含む第１のＩＦ信号にダウンコンバートすることと、
ｂ）前記第１のＩＦ信号を第１のデジタルＩＦ信号に変換することと、
ｃ）１回の周波数変換処理で、複数の第２チャンネルを含む第２の入力信号を前記複数の第２チャンネルを含む第２のＩＦ信号にダウンコンバートすることと、
ｄ）前記第２のＩＦ信号を第２のデジタルＩＦ信号に変換することと、
ｅ）デジタル領域において、前記第１チャンネルの少なくとも１つと前記第２チャンネルの少なくとも１つを１つのデジタルコンポジット信号に組み立てること、
を含む方法。
【請求項１５】
前記第１及び第２のＩＦ信号を、１回の周波数変換を用いてゼロ中間周波数にダウンコンバートする、請求項１４に記載の方法。
【請求項１６】
前記第１及び第２のＩＦ信号を、同相（Ｉ）成分と直交（Ｑ）成分とを有する複素ＩＦ信号に変換することを更に含む、請求項１５に記載の方法。
【請求項１７】
ａ）前記第１及び第２のデジタルＩＦ信号内の前記チャンネルへのアクセスを複数の受信機に対して提供することと、
ｂ）前記第１及び第２のデジタルＩＦ信号の前記複数のチャンネルから目的のチャンネルを抽出することと、
を更に含む、請求項１４に記載の方法。
【請求項１８】
前記目的のチャンネルへのアクセスを提供することは、各デジタルＩＦ信号と、前記複数の受信機のうちの各１つとの間をデジタル的に切り換えることを更に含む、請求項１７に記載の方法。
【請求項１９】
ａ）目的の各チャンネルを固有の１つの中間出力周波数にデジタル的にアップコンバートすることと、
ｂ）前記アップコンバートされた目的のチャンネルをデジタル的に統合して１つのデジタルコンポジット信号を形成すること、
を更に含む、請求項１７に記載の方法。
【請求項２０】
ａ）前記デジタルコンポジット信号をアナログコンポジット信号に変換することと、
ｂ）前記アナログコンポジット信号を出力中心周波数にアップコンバートすること、
を更に含む、請求項１９に記載の方法。
【請求項２１】
チャンネルをコンポジット信号に組み立てるための方法であって、
ａ）１回の周波数変換を用いて、複数のＲＦ入力信号を、ベースバンドを中心とする複数のデジタルＩＦ信号に変換することと、
ｂ）前記デジタルＩＦ信号内の複数のチャンネルへのアクセスを複数の受信機に対して提供することと、
ｃ）前記複数のチャンネルから目的のチャンネルを抽出することと、
ｄ）前記抽出したチャンネルから、抽出された各チャンネルが固有の１つの中間出力周波数に中心が置かれたデジタルコンポジット信号を生成すること、
を含む方法。
【請求項２２】
前記デジタルコンポジット信号をアナログコンポジット信号に変換することと、
前記アナログコンポジット信号を出力中心周波数にアップコンバートすることと、
を更に含む、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
ここに開示する方法及び装置は、コンポジット信号を構成するシステム及び方法に関し、より詳しくは、所望の一連のチャンネルを組み立ててコンポジット信号を形成するためのシステム及び方法に関する。
【０００２】
関連出願の相互参照
この出願は、２００８年５月２１日に出願された「Ｃｈａｎｎｅｌ  Ｓｔａｃｋｉｎｇ  Ｓｙｓｔｅｍ  ａｎｄ  Ｍｅｔｈｏｄ  ｏｆ  Ｏｐｅｒａｔｉｏｎ」という名称の米国暫定特許出願第６１／０５４，８８６号ならびに２００９年３月３１日に出願された「Ｃｈａｎｎｅｌ  Ｓｔａｃｋｉｎｇ  Ｓｙｓｔｅｍ  ａｎｄ  Ｍｅｔｈｏｄ  ｏｆ  Ｏｐｅｒａｔｉｏｎ」という名称の米国非暫定特許出願第１２／４１４，８９２号による優先権を主張するものである。
【背景技術】
【０００３】
多くの居住用建築物、特に古い建物は、旧来のケーブル式配線設備となっており、それが、高帯域サービスを費用効率良く提供するのを難しくしていることがある。そのような建物の入居者が、高精細（ＨＤ）ビデオ及び／または高速データ通信サービスを望む場合、チャンネルスタックシステムを用いれば、これらの最新のサービスを既存のケーブル式設備を活用して提供することができる。
【０００４】
図１に示すように、チャンネルスタックシステム１２００は、Ｍ個の発信元１２０５から複数の信号１２１０を受信することができる。一般的なチャンネルスタックシステムでは、発信元は衛星であるが、他の発信元から信号を提供することもできる。各信号１２１０は、所定の帯域内で周波数分割多重化された複数チャンネルの情報を含み得る。各帯域は、一般的にＲＦ搬送周波数を基に変調されており、その搬送周波数は、複数の発信元の間で共通である場合もあればそうでない場合もある。受信機１２１５により提供される制御信号１２２５に基づいて、チャンネルスタックシステム１２００は、入力信号１２１０を処理し、目的のチャンネルを抽出する。抽出された各チャンネルは、次に、単一ケーブルでの伝送に適した新たなコンポジット信号１２２０に組み立てられる（つまりスタックされる）。これを、チャンネルの配列化ということもある。コンポジット信号１２２０のチャンネルも周波数分割多重化されるので、（コンポジット信号１２２０内の指定された周波数でのプログラムを受信するよう構成された）各受信機１２１５は、制御信号１２１５を介して各ユーザにより要求されたチャンネルを受信することができる。
【０００５】
図２に、従来のチャンネルスタックシステムの受信機１２３０の信号処理動作の例をさらに詳細に示す。複数のＲＦ信号１２３２を１つ以上のアンテナ（図示せず）で受信してアナログ前処理段１２３３へと送ることができる。アナログ前処理段は、先ず受信信号を１つ以上の低雑音増幅器で増幅し、それから、全帯域を帯域通過フィルタリングして帯域外雑音を取り除く。次に信号は、第１のアナログダウンコンバージョン段１２３４に供給され、そこで、各信号が、相対的に低い周波数のＲＦ信号に（例えばＫｕバンドからＬバンドに）ダウンコンバート（周波数逓降変換）される。この比較的低い周波数のＲＦ信号は、次いで第２のアナログダウンコンバージョン段１２３６に送られ、そこで、アナログ技術を用いて中間周波数（ＩＦ）ｆＩＦの信号にダウンコンバートされる。アナログダウンコンバージョン段１２３６からの出力を、図２の振幅特性ダイアグラム１２４６に示す。１つの実施形態において、ダウンコンバートされた信号は、次にアナログ−デジタル変換段１２３８によりデジタル化される。デジタル化された信号は、次に、デジタルスイッチング及びフィルタリング／選択段１２４０に供給される。この段において、デジタルスイッチ（図示せず）が、所望のチャンネルに基づき適当な発信元を選択する。適当な発信元が選択されると、図２の振幅特性ダイアグラム１２４８に示すように、デジタルフィルタ（図示せず）を用いて所望のチャンネルが抽出される。次に信号は、アップコンバージョン及びデジタル−アナログ変換段１２４２に送られ、そこで、選択された各チャンネルが、図２の振幅特性ダイアグラム１２５０に示すように、適当な出力周波数ｆｏＲに変換される。各チャンネルの出力周波数は、要求を行っている受信機に割り当てられた周波数に対応するよう選択される。アップコンバートされた各チャンネルは、次に、アナログ加算器を用いてコンポジット信号に組み立てられる（配列される）。コンポジット信号は、その一例を図２の振幅特性ダイアグラム１２５２に示すが、ｆ０を中心に、単一ケーブルでの伝送に適した帯域幅を有する。
【０００６】
上記のように、現行のチャンネルスタックシステムの衛星放送受信機は、一般的に複数回のダウンコンバージョン（周波数逓降）処理を採用している。例えば、従来のチャンネルスタックシステムの受信機の１つでは、２段階のダウンコンバージョンを採用している場合があり、第１段階は低雑音遮断（ＬＮＢ）段におけるダウンコンバージョンであり、第２段階はＩＦ段でのダウンコンバージョンである。複数回ダウンコンバージョンを行うシステムには、一般的に、回路が複雑で消費電力が高いという欠点がある。
【０００７】
さらに、上記のように、複数の発信元（例えば衛星）から受け取ったチャンネルを選択し抽出して、これらのチャンネルを所望の配列に組み立てるには、現在はアナログ技術が用いられている。そのような処理は、デジタル領域において、帯域通過フィルタリングやヒルベルト変換を行うことなく、より有利に行なえる。
【発明の概要】
【０００８】
チャンネルスタックのためのシステム及び方法が開示される。一実施形態において、チャンネルスタックシステムは、単一のダウンコンバータ段を用いて、受信したＲＦ信号を、先ずＬバンドまたはその他の比較的低い周波数のＲＦ信号に変換することなく、直ちに中間周波数（ＩＦ）信号にダウンコンバートする。アナログ領域で一度だけ入力ＲＦ信号のダウンコンバージョンを用いることにより、所望の配列を有するデジタルコンポジット信号が生成される。デジタル信号スイッチング及び前処理（ＤＳＳＰ）段が、チャンネルの選択、抽出及び配列化をデジタル領域内で行う。チャンネル抽出及び変換回路が、所望のチャンネル配列を有するコンポジットデジタル信号を生成する。
【０００９】
一実施形態は、第１及び第２のダウンコンバータと、第１及び第２のアナログ−デジタル変換器と、デジタルスイッチング及び信号処理段とを備える。第１のダウンコンバータは、第１のＲＦ入力信号を受信するための入力を有する。このＲＦ入力信号は、多数の第１チャンネルを含む。第１のダウンコンバータは、１回のアナログＲＦ−ＩＦ周波数変換を用いて、第１のＲＦ入力信号を直ちに第１のＩＦ信号に周波数逓降変換する。第１のＩＦ信号は、第１のＲＦ入力信号内に受信されたチャンネルを含む。第１のアナログ−デジタル変換器は、第１のＩＦ信号を第１のデジタルＩＦ信号に変換する。第２のダウンコンバータは、多数の第２チャンネルを含む第２のＲＦ入力信号を受信するための入力を有する。第２のダウンコンバータは、１回のアナログなＲＦ−ＩＦ周波数変換を用いて、第２のＲＦ入力信号を直ちに第２のＩＦ信号に周波数逓降変換する。第２のＩＦ信号は、第２のＲＦ入力信号内に受信された第２チャンネルを含む。第２のアナログ−デジタル変換器は、第２のＩＦ信号を第２のデジタルＩＦ信号に変換する。デジタルスイッチング及び信号処理段は、第１及び第２のデジタルＩＦ信号を各々受信して、第１チャンネルのうちの少なくとも１つと第２チャンネルのうちの少なくとも１つとを結合して１つのデジタルコンポジット信号にする。
【００１０】
添付図面は、開示された実施形態の記載を補うためのものであり、実施形態を例示するためのものに過ぎず、実施形態を限定するものではない。
【図面の簡単な説明】
【００１１】
【図１】従来のチャンネルスタックシステムを採用した受信システムの最上位ブロック図である。
【図２】従来のチャンネルスタックシステムの信号処理動作を示す図である。
【図３】チャンネルスタックシステムの最上位構造及び信号波形図を示す図である。
【図４】チャンネルスタックシステムの詳細を示す図である。
【図５】図４のチャンネルスタックシステムに示される第１及び第２のダウンコンバータ回路を示す図である。
【図６】図４のチャンネルスタックシステムに示されるデジタルスイッチング及び信号処理段１５０の実施形態を示す図である。
【図７】図４のチャンネルスタックシステムに示されるデジタルスイッチング及び信号処理段１５０の実施形態を示す図である。
【図８】図４のチャンネルスタックシステムに示されるアップコンバータ回路を示す図である。
【図９】チャンネルスタックシステムの第２実施形態を示す図である。
【図１０】チャンネルスタックシステムの第３実施形態を示す図である。
【図１１】チャンネルスタックシステムの第４実施形態を示す図である。
【図１２】チャンネルスタックシステムの第５実施形態を示す図である。
【図１３】ダウンコンバータ段の一部を示す図である。
【発明を実施するための形態】
【００１２】
以下の記載及び関連する図面は、チャンネルスタックシステムの特定の実施形態を開示するものである。しかしながら、これらの実施形態の開示により、当業者であれば、他の実施形態も在ることは理解できよう。また、開示のシステムの周知の構成要素については、開示のシステムの肝心な詳細が分かり難くならないよう、詳細な説明を記載しない、または完全に省略する。
【００１３】
本明細書で用いる用語は、特定の開示された実施形態を説明するためのものであって、添付の特許請求の範囲を限定する意図はない。本明細書で用いられる場合、単数形の「不定冠詞」（「ａ」、「ａｎ」）および「定冠詞」（ｔｈｅ）は、特段の定めがない限り、複数形も含む。さらに、「備える」、「備えた」、「含む」及び／または「含んだ」という文言は、本明細書で用いられる場合、記載の特徴、整数、ステップ、動作、要素、及び／または構成要素の存在を明示するものであるが、１つ以上のその他の特徴、整数、ステップ、動作、要素、構成要素及び／またはそれらの群の存在または追加を排除するものではない。
【００１４】
さらに、実施形態の中には、例えばコンピュータデバイスの要素により実行される複数の動作シーケンスについて記載したものもあり得る。本明細書に記載の多様な動作は、特定の回路（例えば個別回路または特定用途向け集積回路（ＡＳＩＣ））、または１つ以上のプロセッサにより実行されるプログラム命令、または命令を実行するプロセッサと専用回路の両者の組み合わせにより行うことができる。さらに、本明細書に記載の複数の動作のシーケンスは、任意の、コンピュータで読み取り可能な記憶媒体の形で完全に実施可能であり、そのような記憶媒体は、実行されると、関連付けられたプロセッサに、本明細書に記載の機能を遂行させる。このように、開示の実施形態の様々な態様は、いくつかの異なる形態を取り得、それらの全てが、特許請求された対象の範囲に含まれることを意図するものである。
【００１５】
図３は、チャンネルスタックシステム１００の最上位構造と信号波形図を示す。図４は、チャンネルスタックシステム１００を実施するためのさらに詳細な実施形態を示す。システム１００は、１つのＲＦ信号内にある複数のチャンネルを１つのコンポジット信号に「重ねる」または組み立てるよう動作し、このコンポジット信号内では、受信されたチャンネルが、セットトップボックスまたはその他の受信機やチューナのようなレンダリング手段への出力にとって望ましいチャンネルスロットに配置（または配列）されている。システム１００では、１回のＲＦダウンコンバージョンを用いて受信信号をＲＦから中間周波数（ＩＦ）に落としている。次にＩＦ信号をデジタル化して、残りの処理をデジタル領域で行えるようにする。信号が選択され、正しくスタックされた後に、システム１００の出力は、アナログ領域に戻す変換をされ、適切なＲＦ信号にアップコンバートされる。
【００１６】
信号１０２，１０４，１０６は、複数のＲＦ発信元（１〜Ｍ）から受信される。ＲＦ入力信号１０２，１０４，１０６に含まれる第１または第２チャンネルの数及び／または各受信信号の帯域幅は異なる場合がある。例えば、ＲＦ入力信号１０２について、全チャンネルの帯域幅は、１００ＭＨｚ〜５ＧＨｚの範囲内、より限定的には５００ＭＨｚ〜２ＧＨｚの範囲内とすることができる。一例として、２８のチャンネルがあり、各チャンネルが４０ＭＨｚの帯域幅とすることができる。あるいは、各々２９ＭＨｚの帯域幅で４０チャンネルとすることもできる。一実施形態において、信号は、１６のチャンネルを含む５００ＭＨｚの帯域幅の衛星信号から受信される（つまり、衛星トランスポンダにつき１つのチャンネル）。各チャンネルは２９ＭＨｚの帯域幅となる。２ＧＨｚの帯域幅の衛星は、典型的には、偏波毎に６０のトランスポンダを用いており、各チャンネルの帯域幅は、一般的に、６〜３０ＭＨｚの範囲にあり、典型的には、トランスポンダにつき１つのチャンネルとなっている。任意の特定の受信信号１０２に含まれるチャンネルの数は、４、６、８、１６、２４、２８、３２、４０、４８、６０、１２０またはそれ以上であり得る。
【００１７】
本開示のシステムの一実施形態において、「ＲＦ信号」とは、中心周波数が３ＧＨｚの周波数帯より上にある信号である。ＲＦ信号には、中心周波数が３〜４０ＧＨｚの範囲内にある信号を含めてもよい。別の実施形態においては、より限定的に５〜３０ＧＨｚの範囲であり、さらに別の実施形態においては、さらに限定的に８〜２６ＧＨｚの範囲である。一実施形態において、ＲＦ信号は、軌道衛星から受信可能なＸバンド、Ｋｕバンド、Ｋａバンドの信号を含む。Ｘ／Ｋｕ／Ｋａバンドは、実例として、Ｘバンドが７ＧＨｚ〜１２．５ＧＨｚ、Ｋｕバンドが１０．７ＧＨｚ〜１２．７５ＧＨｚ、Ｋａバンドが１７．３ＧＨｚ〜２０．３ＧＨｚの周波数帯である。しかし、当業者にとって、別の実施形態で、ＲＦ信号が、より低いまたは高い周波数のものであってもよいことは理解できるはずである。
【００１８】
さらに、一実施形態において、「ＩＦ信号」とは、中心周波数が３ＧＨｚの周波数帯の下にある信号であり、ベースバンド（中心周波数が０Ｈｚの）信号を含む。特定の実施形態では、ＩＦ信号は、中心周波数が０〜２．５ＧＨｚの範囲内、より限定的には、０〜１ＧＨｚ、さらに限定的には０〜５００ＭＨｚの範囲内にある信号を含む。当業者であれば自明のように、ＩＦ信号に含まれる変調／チャンネル情報は、ＩＦ信号の中心周波数を超えて広帯域にまたがっており、ＩＦ信号の帯域幅は、数百メガヘルツないしは１ギガヘルツ以上に亘ることがある。しかし、そのような実施形態でも、ＩＦ中間周波数は、典型的には先に定義したように３ＧＨｚより下となる。一実施形態において、ＩＦ信号は、衛星信号を既にダウンコンバートした他のシステムから受信されるＬバンド信号（例えば９５０ＭＨｚ〜２１５０ＭＨｚ）を含む。別の実施形態において、「ＩＦ信号」は、開示のチャンネルスタックシステム内で予め周波数変換された信号を指し、ＲＦ信号は、開示のシステムのチャンネルスタックシステム内で予め周波数変換されていない信号を指す。しかし、当業者であれば、別の実施形態において、ＩＦ信号が、ＲＦ信号より相対的に低い周波数の、本開示のチャンネルスタックシステムにおいて周波数変換されていない任意の信号であってよいことは理解できよう。
【００１９】
図３及び４に示すように、各信号１０２，１０４，１０６は、アナログ前処理及びダウンコンバージョン（ＡＰＤ）段１０７１−Ｍのうちの１つに接続される。一実施形態において、１つ以上のＡＰＤ段１０７が、受信信号を最初に増幅する増幅器１１１，１２１を備える（図４参照）。さらに、いくつかのＡＰＤ段１０７では、フィルタ１１２，１２２が、帯域外ノイズを除去するための全帯域通過フィルタリングを行う。全帯域幅が２ＧＨｚの実施形態では、受信された全てのチャンネルがデジタルスイッチング及び信号処理段（ＤＳＳＰ）１５０に確実に受け渡されるようにするため、ＲＦフィルタとＩＦフィルタが各々２ＧＨｚの通過帯域を提供している。一実施形態において、それらのＲＦフィルタ１１２及びＩＦフィルタ１１５は、固定された通過帯域幅または中心（またはカットオフ）周波数を有する。別の実施形態において、ＲＦフィルタ１１２及び／またはＩＦフィルタ１１５は、可変通過帯域を有する。さらに別の実施形態において、帯域幅は全帯域幅より小さくしてもよい。そのような実施形態において、１つ以上のＲＦフィルタ１１２及びＩＦフィルタ１１５が、受信されたチャンネルのうちの少なくとも１つを減衰もしくは除去する。一実施形態において、ＲＦフィルタ１１２及び／またはＩＦフィルタ１１５は、１つのチャンネルのみ通過させるのに適した通過帯域を有するよう調節可能である。そのような増幅及びフィルタリングは任意に選択可能であり、本開示の方法及び装置の一実施形態においては、ＡＰＤ段１０７の全てには含まれず、また、一実施形態においてはどのＡＰＤ段１０７にも設けない。
【００２０】
各ＡＰＤ段１０７では、信号がベースバンドにダウンコンバートされる（つまり、中心周波数が０Ｈｚにされる）。第１のダウンコンバータ１１３は、第１のＲＦ入力信号１０２の周波数をダウンコンバートして第１のＩＦ信号１１８にする。ダウンコンバートで得られた第１のＩＦ信号１１８は、受信ＲＦ信号１０２で搬送された複数の第１チャンネル１０２ａ，１０２ｂ等を含む。
【００２１】
ベースバンドへのダウンコンバージョンは、１回のアナログミキシングで（つまり周波数変換を１回だけ用いて）行われる。その間、「実」成分のみ有する（つまり「虚」成分を持たない）信号が、実Ｉ（同相）成分と虚Ｑ（直交）成分とを有する複素信号に変換される。本開示の方法及び装置の一実施形態において、各ＡＰＤ段１０７からの出力信号のスペクトルは、図３の振幅特性ダイアグラム１２５に示すようにゼロヘルツを中心周波数とする。
【００２２】
図４は、図３には示されていないＡＰＤ段１０７の詳細と、チャンネルスタックシステム１００のデジタル−アナログ変換器（ＤＡＣ）及び複素実変換段１０９の詳細を示す。本開示のシステムは、ここで用いられている個数の並列ダウンコンバージョン段に限定されない。すなわち、本システム１００は、任意の複数の並列ＡＰＤ段を含み、その数は、例えば、２、３、４、６、８、１６、２４、３２、４８、６０、１２０またはそれ以上であり得る。これに代えて、別の実施形態において、各ＲＦ発信元に対して複数のチャンネルを有する単一のＡＰＤ段を用いてもよい。
【００２３】
第１のＡＰＤ段１０７１は、図５にさらに詳しく示す第１のダウンコンバータ１１３を含む。第１のダウンコンバータ１１３は、複数の第１チャンネル１０２ａ，１０２ｂ等々を含む第１のＲＦ入力信号１０２（図４参照）を受信するための入力端１１７を有する。
【００２４】
図５に示すように、ダウンコンバータ１１３は、周波数発振源１１９と、９０度移相器１０５（例えば９０度ハイブリッドカプラ）と、ミキサ２０２及び２０４と、信号スプリッタ１０３と、増幅器２２２ａ〜２２２ｃを備える。入力信号１０２は、増幅され周波数分波されて各ミキサ２０２及び２０４に送られる。周波数発振源１１９は、基準周波数２０６を９０度移相器１０５に供給する。移相器１０５は、０度移相された基準周波数２０６をミキサ２０２の局部発振器ポートに供給すると共に、相対的に９０度移相された基準周波数２０６をミキサ２０４の局部発振器ポートに供給する。一実施形態において、周波数発振源１１９は固定されている。別の実施形態において、周波数発振源１１９は可変である。周波数発振源１１９は、任意の特定の基準周波数の信号２０６を供給するよう設定されるものでもよい。一実施形態において、周波数発振源１１９は、入力信号１０２をベースバンド（ゼロＩＦ）に直接ダウンコンバートするための周波数で信号２０６を供給する。別の実施形態において、周波数発振源１１９は、入力信号１０２を低いＩＦにダウンコンバートするための周波数で信号２０６を供給する。この実施形態によれば、ＩＦ信号は、０Ｈｚから外れた中心周波数を有する。そのような実施形態において、ＩＦ信号の全帯域幅は、以下に述べるように、直流（ＤＣ）よりも上側にある。一般的に、信号帯域の下端は、占有する周波数帯を最小限にし、それによりＡＤＣのサンプリングレートを最小限とするためにＤＣ付近にある（ただし、低周波フリッカノイズ及び／またはＤＣリークといった悪い影響を避けるため、ＤＣとその直近の周波数、一般的に数百ｋＨｚまたは数ＭＨｚの範囲、は含まない。）
【００２５】
ミキサ２０２及び２０４の出力端は増幅器２２２ｂ及び２２２ｃにそれぞれ接続されている。増幅器２２２ｂ，２２２ｃからの出力は直交位相のダウンコンバートされた信号１１８ａ及び１１８ｂである。
【００２６】
図４に戻って、信号１１８及び１２４は、ＩおよびＱアンチエイリアスフィルタ１１５及び１２５でフィルタリングされてから、一対のＡＤＣ１０８１及び１０８４で各々デジタル化されて、デジタル化信号１４０及び１２８を生成する。デジタル化された信号１４０及び１２８は、次にＤＳＳＰ１５０に送られる。これらの信号は、各々、入力ＲＦ信号１０２，１０４が受信されたときに存在していたチャンネルのうちの少なくとも１つを含む。なお、ＡＰＤ段１０７１−Ｍにより提供される各複素信号の全帯域がアナログデジタル変換器１０８１−Ｍによりデジタル化されることも特記しておく。
【００２７】
デジタル化された信号を受け取ると、ＤＳＳＰ１５０は、そのスイッチング及び信号処理の機能を全てデジタル領域において行う。本開示のシステムの一実施形態において、ＤＳＳＰ１５０はデジタル信号プロセッサとして実施される。別の実施形態では、ＤＳＳＰ１５０は、特定用途向け集積回路（ＡＳＩＣ）であり、それには無線周波数ＩＣ（ＲＦＩＣ）が含まれるといえる。当業者には、以下に述べるＤＳＳＰ１５０の機能を実施するために、その他の回路ないし装置（例えばプログラム可能ゲートアレイ等）を用いてもよいこと、したがって、そのような代替例またはそれらの任意の組み合わせをＤＳＳＰ１５０とともに実施してもよいことは自明であろう。
【００２８】
図３に示すように、ＤＳＳＰ１５０は、マトリックススイッチ段１５１と、チャンネル抽出段１５３と、チャンネル周波数変換段１５５と、複素チャンネル結合段１５６を備える。一実施形態において、デジタル化された信号は、先ずスイッチングマトリックス１５１に供給される。スイッチングマトリックス１５１は、Ｍ個の複素デジタル信号入力のそれぞれを同時に選択して、各入力信号を、Ｎ個の複素デジタル出力のうちの１つ以上に経路指定することができる。一般的に、デジタル出力の数、Ｎは、チャンネルスタックシステム１００の出力側に接続される（図示されない）受信機の数より多いかまたはそれに等しい。
【００２９】
信号発信元が各々、チャンネル抽出段１５３の適当な入力端にスイッチングマトリックス１５１によって経路指定されると、チャンネル抽出段１５３１−Ｎは、ベースバンド入力信号から目的のチャンネルを抽出する（つまり、対象でないチャンネルは全て取り除く）。本開示の方法及び装置の一実施形態において、これは先ず、チャンネル抽出段１５３で、所望のチャンネルをベースバンドにデジタルに変換することにより行われる。なお、本開示の方法及び装置のいくつかの実施形態において、チャンネルは既にベースバンドにある。その場合、この周波数変換は行われない。変換されたチャンネルは、次いで、デジタルに低域通過フィルタリングされて、対象外の任意の帯域内チャンネルを抑制して、対象となるチャンネルのみ残るようにする。振幅特性ダイアグラム１２７は、チャンネル抽出段１５３からの複数対のＩ及びＱ出力のうちの一対に対応しており、目的のチャンネルを示しており、元は周波数ｆｋに中心があったものをベースバンドにダウンコンバートして、その他の対象外のチャンネルを信号からフィルタリングして取り除いたものである。
【００３０】
抽出されたベースバンドチャンネル（チャンネル抽出段１５３の出力端につき１つ）は、次にチャンネル周波数変換段１５５１−Ｎに供給され、そこで各チャンネルがベースバンドから中心周波数がゼロでない周波にアップコンバートされる。一実施形態において、これらの中心周波数がゼロでない周波は、それぞれ受信機（図示せず）の１つに一対一で関連付けられる。図３の振幅特性ダイアグラム１２８に示すように、Ｎ番目の切り換えられた出力に対応する対象チャンネルは、ｆｏｋＲにアップコンバートされている。ここでｆｏｋＲは、受信機Ｒで受信するために信号をこの周波数に移動（つまりアップコンバート）させるべき周波数である。したがって、各チャンネルは、ゼロ以外の中心周波数ｆｏｋｉにアップコンバートされる。ここで添え字「ｉ」は、１〜Ｒ番目の受信機を表す値１〜Ｒの１つを指す。次に各チャンネルは、複素チャンネル結合段１５６において結合される。ここで、全てのチャンネルは、振幅応答ダイアグラム１２９に示すような、ベースバンドに中心が置かれた１つの結合された複素信号１５８に統合される。
【００３１】
このような結合された複素信号が、いったんＤＳＳＰ１５０から出力されると、ＤＡＣ及び複素実変換段１０９に供給される。この段１０９では、先ずＩ及びＱチャンネルがアナログ信号に変換され、次にＩ及びＱ成分の信号が実信号１８８に変換される。この変換の間、信号は、各チャンネルの中心が、そのチャンネルを要求した受信機に対応する周波数となるような中心周波数ｆ０にアップコンバートされる。この出力信号１８８が、図３の振幅特性ダイアグラム１３１に示すようなコンポジット信号である。この出力信号は、ｆ０を中心とし、単一ケーブルでの伝送に適した帯域幅を有する。
【００３２】
周波数のダウンコンバージョンの回数を制限し、多くの処理をデジタル領域で行うことで、コンポジット信号の品質を従来技術で得られるものより向上させることができる。さらに、フィルタリングの多くをデジタル領域が行われるので、フィルタリングの品質をより良く制御することができる。結果的に、より多くのチャンネルをコンポジット信号に重ねることができ、それにより、単一の出力ケーブルの限られた帯域幅をより良く活用することができる。
【００３３】
ＤＳＳＰ１５０は、第１チャンネル１０２ａ，１０２ｂの少なくとも１つと第２チャンネル１０４ａ，１０４ｂの少なくとも１つを組み合わせて、図３に示す振幅応答ダイアグラム１２９に示す１つのデジタルコンポジット信号１５８にする。ＤＳＳＰ１５０についてのさらに詳細な説明は、図６及び図７を参照して後述する。
【００３４】
第２のＡＰＤ段１０７４は、第１のＡＰＤ段１０７１と同様に構成されており、任意選択可能にＲＦ段増幅器１２１と、ＲＦフィルタ１２２と、ＩＦフィルタ１２５とを備えており、これらは各々、第１のＡＰＤ段１０７１の対応する構成要素と同じ構造、種類、及び動作のものであってよい。また第２のＡＰＤ段１０７４は第２のダウンコンバータ１２３を含み、第２のダウンコンバータ１２３は、複数の第２チャンネル１０４ａ，１０４ｂを含む第２のＲＦ入力信号１０４を受信するための入力端１４１を有する。第２のダウンコンバータ１２３は、第２のＲＦ入力信号１０４の周波数をダウンコンバートして、複数の第２チャンネル１０４ａ，１０４ｂを含む第２のアナログＩＦ信号１２４にする。第１のダウンコンバータ回路１１３と同様に、一実施形態では、第２のダウンコンバータ１２３も直交位相（Ｉ及びＱ）信号を提供する。そのような実施形態では、第２のＩＦ信号１２８は、一対の直交位相信号である。第２のＡＰＤ段１０７４の出力端は、第２のＡＤＣ１０８４に接続されており、第２のＡＤＣ１０８４は、第２のＩＦ信号１２４を第２のデジタルＩＦ信号１２８に変換する。
【００３５】
一実施形態において、各ＡＰＤ段１０７は、アナログ領域でのダウンコンバージョンを一度行う。そのような実施形態において、ＡＰＤ段１０７内のダウンコンバータ１１３，１２３，１３３は、チャンネルスタックシステムにおいて、ＲＦ入力信号１０２，１０４，１０６をＩＦ信号１１８，１２４，１３４にダウンコンバートするための唯一のアナログ領域ダウンコンバータである。しかし、別の実施形態で、この他にアナログ領域ダウンコンバータを設けてもよい。本開示のシステムの一実施形態において、第１、第２、第３のＩＦ信号１１８，１２４，１３４は、実質的に同じＩＦ周波数で作動する。
【００３６】
本開示のシステムによれば、いくつかの異なるダウンコンバータ構造を採用することができる。一実施形態において、ＡＰＤ段１０７１は、直交位相（Ｉ及びＱ）のダウンコンバートされた信号を提供し、例えば、周波数発振源１１９により生成される基準信号２０６が、画像信号を、ダウンコンバートされたＩＦ信号１１８及び１２４の帯域内に配置するときなど、その後の画像除去を可能とする。特定の実施形態において、基準信号２０６の周波数（図５参照）は、ＲＦ入力信号の変調帯域幅の中心となるように選択される。このように選択することで、ゼロ周波数を中心に変調帯域幅を畳み込むことにより変調帯域幅の２分の１に相当する幅まで出力をフィルタリングすることが容易になる。後でより明確に説明するが、直交ダウンコンバージョンにより、これらの信号を復元させることができる。
【００３７】
システム１００は、さらに第３のＡＰＤ段１０７Ｍを備える。第３のＡＰＤ段１０７Ｍは、複数の第３チャンネル１０６ａ，１０６ｂを含む第３のＲＦ入力信号１０６を受け取るための入力端１３３ａを有する第３のダウンコンバータ１３３が設けられている。第３のダウンコンバータ１３３は、第３のＲＦ入力信号１０６を周波数ダウンコンバートして、複数の第２チャンネル１０６ａ，１０６ｂを含む第３のＩＦ信号１３４にする。第３のダウンコンバート段は、さらに、第３のＩＦ信号１３４を第３のデジタルＩＦ信号１３８に変換する第３のアナログデジタル変換器１０８Ｍを備える。しかし、図４から分かるように、第３のＡＰＤ段１０７Ｍでは、ダウンコンバータ１３３の前に増幅及びフィルタリングを行わない。後述する一実施形態において、第３のＡＰＤ段１０７Ｍは、別のチャンネルスタックシステム１００からの出力１８８を受け取るために（すなわちシステムを縦続接続するために）用いることができる。したがって、第３のＡＰＤ段１０７Ｍは、そのような別のチャンネルスタックシステムから出力されるＬバンド信号を受け取るように設定可能である（図１１及びそれについての後述の記載を参照されたい）。
【００３８】
第１のＡＰＤ段１０７１の出力端は、第１のアナログＩＦ信号１１８を第１のデジタルＩＦ信号１４０に変換する第１のアナログデジタル変換器（ＡＤＣ）１０８１に接続されている。なお、第１のデジタルＩＦ信号１４０は、同相（Ｉ）及び直交（Ｑ）成分の両方を有する複素信号である。ＡＤＣ１０８１は、十分な信号分解能の、例えば、供給されるダウンコンバートされた信号により決まるナイキストレート以上のクロック周波数を用いて少なくとも４ビット幅を提供するような、従来の設計のものでよい。
【００３９】
また図４に示すように、一実施形態の第１、第２及び第３のＡＤＣ１０８１，１０８４及び１０８Ｍは、各々一対のＡＤＣとして実現される。各対は、ＩＦ信号の同相（Ｉ）成分の処理専用の１つのＡＤＣを有する。対のもう一つのＡＤＣは、複素ＩＦ信号１１８，１２４及び１３４のＱ成分の処理専用である。一実施形態において、これらのＡＤＣ１０８は、十分な量の信号分解能（例えば、ＡＤＣ１０８に供給されるダウンコンバートされた信号により判定されるナイキスト速度以上のクロック周波数を用いて少なくとも４ビット幅を提供するような）を提供する従来の設計のものでよい。ＡＤＣの前段に、フィルタ（例えば低域通過フィルタ）１１５，１２５，１３５を設けて、あらゆる帯域外干渉を減衰し且つエイリアシングを防ぐようにしてもよい。
【００４０】
上記のように、ＤＳＳＰ１５０は第１及び第２のデジタルＩＦ信号１４０，１２８，１３８をそれぞれ受け取る。ＤＳＳＰ１５０は、少なくとも１つの第１のチャンネル１０２ａ，１０２ｂと少なくとも１つの第２のチャンネル１０４ａ，１０４ｂとを組み合わせて１つのコンポジット信号１５８にする。このコンポジット信号１５８は、一実施形態において、一対の直交位相信号１５８ａ，１５８ｂとして提供される。
【００４１】
本開示のチャンネルスタックシステム１００の一実施形態において、ＤＡＣ及び複素実変換段１０９は、コンポジット信号をアナログ領域に戻し、及び／または、該信号を所望の信号プロトコルまたは規格に準拠する信号形式に再変調する。例えば、本開示のシステムの一実施形態において、ＤＡＣ及び複素実変換段１０９は、出力信号１５８をＭｏＣＡ（マルチメディア・オーバー・コアックス・アライアンス）規格、またはイーサネット（登録商標）ＩＰＴＶに準拠する形式にする。図４に示す実施形態において、システム１００は第１及び第２のＤＡＣ１６０，１７０と、アップコンバータ１８０を備える。第１のＤＡＣ１６０は、デジタル直交位相信号１５８ａ，１５８ｂの一方とクロック信号とを受け取り、第２のＤＡＣ１７０は、デジタル直交位相信号１５８ａ，１５８ｂの他方とクロック信号とを受け取る。ＤＡＣ１６０は、２つの直交位相アナログコンポジット信号１６８，１７８のうちの一方を、ＤＡＣ１７０は他方を生成する。アップコンバータ１８０は、両直交位相コンポジットアナログ信号１６８，１７８を受け取って、１つのアップコンバートされたコンポジット信号１８８を生成する。一実施形態において、ＤＳＳＰ１５０は、直交位相信号１５８ａ，１５８ｂをベースバンドで発生し、アップコンバータ１８０は、直交位相コンポジット信号１６８，１７８をベースバンドからＬバンド周波数帯に周波数変換する。Ｌバンドは、テレビのセットトップボックス（ＳＴＢ）等のような受信機に供給するのに有用である。もちろん、アップコンバータは他の周波数への変換を行ってもよい。信号の復調を行うこともでき、その後、直交振幅変調のような異なる形式の再変調を行うこともできる。チャンネルスタックシステム１００は、衛星受信アンテナ近傍に設けられるシステムのような、衛星放送受信システムの一部としての屋外ユニット（ＯＤＵ）として実施することができる。
【００４２】
図６及び図７は、図４のチャンネルスタックシステムに示すＤＳＳＰ１５０の実施形態を図解するものである。特定の実施形態において、ＤＳＳＰ１５０のスイッチングマトリックス１５１は、それぞれＩスイッチマトリックス３０２及びＱスイッチマトリックス３０４を含み、１つ以上（図ではＮ個の）チャンネル抽出／変換回路３００をチャンネル抽出段１５３内に備える。後でより詳細に説明するように、チャンネル抽出／変換回路３００，３５０は、所望のチャンネルを抽出し、そのチャンネルを出力信号１５８の所望のチャンネルスロットに位置決めもしくは配置する。一実施形態において、チャンネル抽出／変換回路の数は、出力信号１５８内の利用可能なチャンネル（つまりチャンネルスロット）の数（例えば、４，６，８，１６，２４，２８，３２，４０，４８，６０，１２０またはそれ以上のチャンネル）と等しくされる。しかし他の実施形態において、それより多いまたは少ない数のチャンネル抽出／変換回路をＤＳＳＰ１５０内に設けてもよい。さらに、本開示のシステム１００の一実施形態においては、両方の種類のチャンネル抽出／変換回路３００及び３５０がＤＳＳＰ１５０に設けられる。別の例では、以下にさらに説明するように、システム１００は回路３００または３５０のいずれかを備える。
【００４３】
システム１００の一実施形態において、図４のＡＰＤ段１０７１のＩ及びＱ出力端におけるスペクトルは、ＤＣを中心に畳み込まれる。これは、ＬＯ周波数が入力信号帯域内、典型的には入力帯域幅の中心に当たるからである。このスペクトルの畳み込みのため、Ｉ信号及びＱ信号はいずれも、元はＫａバンドないしＫｕバンドの画像周波数（画像は、ＲＦＬＯ発振源１１９を基準として、ＫｕバンドないしＫａバンドの周波数である）のチャンネルの線形の組み合わせを含む。つまり、ＬＩ（低域側画像）とＵＩ（高域側画像）を含む。本開示のシステムにおけるチャンネル抽出及び配置方法は、２段階で行われる。すなわち、第１段階で、所望の画像の（ＬＩまたはＵＩのいずれかの）チャンネルを入力信号から抽出し、第２段階で、これらのチャンネルを所望の出力周波数にアップコンバートして配置する。
【００４４】
上記の状況下で、２通りのケースが考えられる。すなわち、ひとつは、ＲＦＬＯ１１９の周波数が２つのＲＦチャンネル（つまりトランスポンダ）の間にある場合であり、もうひとつは、ＲＦＬＯ１１９の周波数がチャンネルないしトランスポンダの帯域幅内にある場合である。
【００４５】
図６は、ＲＦＬＯが２つのチャンネルの間にある（すなわち、ゼロ中間周波数（ＺＩＦ）出力が、チャンネル間のＤＣの辺りで畳み込まれる）場合の、１つ目のケース向けに構成されたチャンネル抽出／変換回路３００を用いたＤＳＳＰ１５０の実施形態を示す。チャンネル抽出／変換回路３００は、２つの処理段３０７及び３０９を備える。これらについては各々後述する。図７は、第２のケースにおける、すなわちＲＦＬＯが１つのチャンネル内にある（そのチャンネルがＺＩＦ出力のＤＣの辺りで畳み込まれる）場合の、チャンネル抽出／変換器３５０を用いたＤＳＳＰ１５０の実施形態を示す。この場合のＬＯ周波数の好ましい位置は、チャンネルの中心付近である。この実施形態において、チャンネル抽出／変換回路３５０は、処理段３５９を含み、一実施形態では、この処理段は、図６に示すチャンネル抽出／変換回路３００の処理段３０９と同じである。例えば、同じデジタル回路（例えば、図６のチャンネル抽出／変換回路３００）をチャンネル抽出／変換回路３００及び３５０の両方に用いることができる。例えば、第１段３０７を迂回することで、回路３００を回路３５０の構造にすることができる。あるいは、回路３５０の構造から回路３００の構造に所望のように再構成することができる。この場合の再構成とは、例えば、デジタル信号プロセッサがプラットフォームである場合、デジタルマルチプレクサまたはスイッチを用いて段３０７を接続するかまたは迂回することを意味する。
【００４６】
入力信号からのチャンネル抽出と所望の出力周波数つまりチャンネルスロットへの配置は、以下の解析を用いて説明することができる。
【００４７】
図４のＬＯ周波数発振源１１９の角周波数をωＲＦとしたとき、入力されるＲＦ衛星信号の（ＡＰＤ段１０７１の点１０３における）ＬＩおよびＵＩチャンネルは、以下の式で表せる。
ｃｏｓ（ωＲＦ−ωＬＩ）ｔ＋ｃｏｓ（ωＲＦ＋ωＵＩ）ｔ  …（１）
【００４８】
ここでωＬＩ＝ωＵＩであり、ＬＯ周波数ωＲＦに対する画像チャンネルの角周波数を表し、このＬＯ周波数から均等に離間されている。式（１）の最初の項が、ＬＯ周波数ωＲＦを基準に測定した場合の低域側の画像（ＬＩ）チャンネルを表し、２番目の項が高域側の画像（ＵＩ）チャンネルを表す。
【００４９】
図６に示すチャンネル抽出／変換器の実施形態では、同相信号Ｉｋ３１０と直交信号Ｑｋ３２０が、図３及び図４に示すＡＰＤ段１０７における衛星信号のダウンコンバージョンにより得られる。ダウンコンバージョンは、衛星信号に同相及び直交ＬＯ信号を乗算し、次にアンチエイリアシングフィルタで低域通過フィルタリングし、さらにＡＤＣで信号をデジタル化し、そしてスイッチングマトリックス３０２及び３０４で所望の発信元を選択／ルーティングすることにより行われる。この時点で信号Ｉｋ３１０及びＱｋ３２０はデジタルであるが、解析のために、これらの信号を以下の式で表すことができる（なお簡潔化のため、１／２、２等のスケールファクタは、全ての式から省略されている）。
【００５０】
３１０の同相信号Ｉｋは、
［ｃｏｓ（ωＲＦ−ωＬＩ）ｔ＋ｃｏｓ（ωＲＦ＋ωＵＩ）ｔ］・ｃｏｓ（ωＲＦｔ）
＝ｃｏｓ（ωＬＩｔ）＋ｃｏｓ（ωＵＩｔ）  …（２）
【００５１】
ここで、和周波数の項〜２・ωＲＦは、信号が低域通過フィルタリングされるため取り除かれる。
【００５２】
同様に、３２０の直交信号Ｑｋは、
［ｃｏｓ（ωＲＦ−ωＬＩ）ｔ＋ｃｏｓ（ωＲＦ＋ωＵＩ）ｔ］・ｃｏｓ（ωＲＦｔ−９０°）
＝ｃｏｓ（ωＬＩｔ−９０°）＋ｃｏｓ（ωＵＩｔ＋９０°）  …（３）
式（２）及び（３）から、Ｉｋ及びＱｋの項が、元はＫａバンドないしＫｕバンドの画像周波数から、同じ周波数ωＬＩまたはωＵＩ（ωＬＩ＝ωＵＩ）に当てはめられた２つのチャンネルの線形の組み合わせを含むことが分かる。
【００５３】
次に、周波数ｆｋのデジタルＬＯ信号３１５を用いて（ｆｋは、ωＬＩ及びωＵＩに等しくなるよう選定された角周波数ωｋに対応しており、ωｋ≒ωＬＩ＝ωＵＩ、つまり、ωｋは、ωＬＩまたはωＵＩで表されるチャンネル帯域幅の中心に当たる）、ＩｋおよびＱｋが、以下のようにゼロＩＦにダウンコンバートされる。
【００５４】
３１０からの同相信号Ｉｋは、式（２）の左項に同相ＬＯ＝ｃｏｓ（ωｋｔ）を乗算し、それから３１１で低域通過フィルタリングして和の項を除去することによりゼロＩＦに変換される。それにより、出力端３１２では信号は次式のようになる。
ｃｏｓ（ωＬＩ−ωｋ）ｔ＋ｃｏｓ（ωＵＩ−ωｋ）ｔ  …（４）
【００５５】
３２０からの直交信号Ｑｋは、式（３）の右辺に直交ＬＯ＝ｃｏｓ（ωｋｔ−９０°）を乗算し、それから低域通過フィルタリングすることによりダウンコンバートされて、出力端３１４では次式のようになる。
ｃｏｓ（ωＬＩ−ωｋ）ｔ＋ｃｏｓ（ωＵＩ−ωｋ）ｔ  …（５）
【００５６】
低域通過フィルタ（３１１）のカットオフ周波数は、チャンネル帯域幅の約半分に設定されており、それにより、畳み込まれたチャンネル帯域幅を含む差の項を通過させる一方で、〜２・ωｋにおける和の項は除去される。
【００５７】
３１６において＋符号（＋１）を選択して式（４）及び（５）を合算することで、低域側画像ＬＩが３３０で得られる。
ｃｏｓ（ωＬＩ−ωｋ）ｔ  …（６）
【００５８】
３１６においてマイナス符号（−１）を選択すれば、３３０に高域側画像ＵＩが得られる。
ｃｏｓ（ωＵＩ−ωｋ）ｔ  …（７）
【００５９】
同様にして、３４０には、式（６）または（７）により表される画像信号に直交する信号が得られることが示される。つまり３２２でマイナス符号（−１）を選択すると次の信号が得られる。
ｃｏｓ［（ωＬＩ−ωｋ）ｔ−９０°］  …（８）
【００６０】
または、３２２でプラス符号（＋１）を選択すると次の信号になる。
ｃｏｓ［（ωＵＩ−ωｋ）ｔ−９０°］  …（９）
【００６１】
デジタル領域におけるゼロＩＦ周波数で、式（６）及び（８）はＬＩ信号の直交対を表し、式（７）及び（９）はＵＩ信号の直交対を表す。
【００６２】
以下の解析を簡単にするために、上記２対の式を、差周波数（ωＬＩ−ωｋ）または（ωＵＩ−ωｋ）をΔωｋで置換することにより一対の式に統合することができる。
ｃｏｓ（Δωｋｔ）  …（１０）
ｃｏｓ（Δωｋｔ−９０°）  …（１１）
ここで、Δωｋ＝ωＬＩ−ωｋまたはΔωｋ＝ωＵＩ−ωｋ  …（１２）
【００６３】
ωｋ≒ωＬＩ＝ωＵＩであるので、Δωｋ≒０であり、つまりΔωｋは、ＤＣのまわりで畳み込まれた信号帯域幅を有するゼロＩＦを表す。
【００６４】
式（１０）及び（１１）は、３３０もしくは３４０におけるＬＩまたはＵＩの直交対のいずれかを表し、それは選択された入力画像に応じて決まる。これにより、第１段階の処理、つまりチャンネル抽出が完了する。
【００６５】
次に、第２段階、すなわちこれらの信号を出力周波数に配置することが行われる。これは、式（１０）及び（１１）で表される直交対を、角周波数ωｏｋの周波数でｆｏｋ（可変の）直交デジタルＬＯ３３５を乗算することにより出力周波数にアップコンバートすることにより行われる。
【００６６】
上方のミキサの出力端３３２の信号は次の式で表される。
ｃｏｓ（ωｏｋ−Δωｋ）ｔ＋ｃｏｓ（ωｏｋ＋Δωｋ）ｔ  …（１３）
【００６７】
出力端３３４では次の式になる。
ｃｏｓ（ωｏｋ−Δωｋ）ｔ−ｃｏｓ（ωｏｋ＋Δωｋ）ｔ  …（１４）
【００６８】
３３６において＋符号（＋１）を選択して式（１３）及び（１４）を合算すると、３３８には次の信号が得られる。
ｃｏｓ（ωｏｋ−Δωｋ）ｔ  …（１５）
【００６９】
３３６においてマイナス符号（−１）を選択すると、３３８には次の信号が得られる。
ｃｏｓ（ωｏｋ＋Δωｋ）ｔ  …（１６）
【００７０】
同様に、３４８では次の信号が得られることが示される。すなわち、３４６を−１に設定すると次の信号が得られる。
ｃｏｓ［（ωｏｋ−Δωｋ）ｔ＋９０°］  …（１７）
【００７１】
３４６を＋１に設定すれば次の信号が得られる。
ｃｏｓ［（ωｏｋ＋Δωｋ）ｔ−９０°］  …（１８）
【００７２】
式（１５）及び（１７）は、出力端３３８または３４８におけるＩｋｏｕｔとＱｋｏｕｔの対を表しており、この対は、結合器１５６ａまたは１５６ｂとＤＡＣ１６０または１７０とを通過した後に、図４の直交アップコンバータ１８０におけるアップコンバージョンを経て最終出力端でＬＳＢ（下側波帯）をもたらす。式（１６）及び（１８）は、最終出力端でＵＳＢ（上側波帯）をもたらす対を表す。これについて次に解析する。
【００７３】
式（１５）及び（１７）に、図４における周波数ｆｏ（角周波数）のＬＯ１８１の対応する直交成分を乗じ、その積を加算回路１８５で合算すると、次の式となる。
cos(ωｏｋ−Δωｋ)t・cos(ωｏt)−cos[(ωｏｋ−Δωｋ)ｔ＋９０°]・cos(ωｏt−９０°)
＝cos(ωｏ−ωｏｋ＋Δωｋ)t  …（１９）
【００７４】
この式は、出力周波数のＬＡＢ側帯域を表す：ωｏｕｔ＝ωｏ−ωｏｋ
【００７５】
同様に、式（１６）及び（１８）の対に直交ＬＯ１８１を乗じて各項を合算すると、次の式になる。
cos(ωｏｋ＋Δωｋ)t・cos(ωｏt)−cos[(ωｏｋ＋Δωｋ)ｔ−９０°]・cos(ωｏt−９０°)
＝cos(ωｏ＋ωｏｋ＋Δωｋ)t  …（２０）
【００７６】
この式は、出力周波数のＵＳＢ側帯域を表す：ωｏｕｔ＝ωｏ＋ωｏｋ
【００７７】
式（１９）または（２０）から、図６のデジタル発振源３３５の周波数ｆｏｋは、所望の出力周波数がＬＯ周波数ｆｏからどれだけ離れているか、つまりｆｏよりどれだけ高いまたは低いかを表すことが分かる。
【００７８】
図７のチャンネル抽出／変換器回路の実施形態は、ＲＦＬＯが１つのチャンネルの中心に当たる場合、つまりチャンネルがダウンコンバージョン後にＺＩＦ出力端においてＤＣのまわりで畳み込まれる場合のチャンネル抽出／変換器３５０の回路構成を示している。この場合、入力周波数ωｉｎは、ＲＦＬＯ１０周波数に等しい。つまり、ωｉｎ≒ωＲＦまたは（ωｉｎ−ωＲＦ）≒０である。ωｉｎ−ωＲＦ＝Δωｏとすると、チャンネル抽出／変換器３５０内の３９０における、同相ダウンコンバートされデジタル化され低域通過フィルタリングされた信号は次の式で表せる。
ｃｏｓ（Δωｏｔ）  …（２１）
【００７９】
同様に、３８０における直交信号は次の式になる。
ｃｏｓ（Δωｏｔ−９０°）  …（２２）
【００８０】
低域通過フィルタ（３７５）のカットオフ周波数は、チャンネル帯域幅の約半分に設定されており、それにより、畳み込まれた所望のチャンネル帯域幅を含む差の項を通過させる一方で、それ以外のチャンネルはすべて除去される。この結果、式（２１）及び（２２）には１つの項だけが残り、それが所望のチャンネルを表す。
【００８１】
一対の式（２１），（２２）は、一対の式（１０），（１１）に等しい。これは、チャンネル抽出／変換器３５０における３９０／３６０の信号の形式は、チャンネル抽出／変換器３００における信号３３０または３４０に等しいことを意味する。これは、つまり、引き続き行われるこれらの信号の処理も、従ってチャンネル抽出／変換器３５０内の回路構成も、チャンネル抽出／変換器３００のそれと同じであることを意味する。
【００８２】
ここで明らかなように、帯域通過チャンネルフィルタもヒルベルト変換も用いられていない。また、Ｉ用とＱ用に別個の加算器（１５６ａ，１５６ｂ）が用いられている。帯域通過フィルタに代えて低域通過フィルタが用いられるので、フィルタ及び回路の複雑さが緩和される。ヒルベルト変換を行わないことで、回路の複雑さと電力消費が低減されるという利点がもたらされる。
【００８３】
図８は、図４のチャンネルスタックシステムに示されるアップコンバータ１８０を示す。アップコンバータ１８０は、基準周波数１８２を９０度移相器１８３に供給する周波数発振源１８１（固定周波数でも可変周波数でもよい）を含み、移相器１８３は、基準信号を実質的に直交位相したものをミキサ１８４ａおよび１８４ｂに供給する。ミキサ１８４ａおよび１８４ｂは、各々、（アンチエイリアスフィルタリング後の）アナログ直交位相コンポジット信号１６８及び１７８も受け取り、アップコンバートされた信号を生成する。これらの信号は、信号結合器１８５を用いて合算されて、アップコンバートされたコンポジット信号１８８が生成される。アップコンバートされたコンポジット信号１８８は、セットトップボックスのような受信機に供給されたり、あるいは別のチャンネルスタックシステムに供給されたりして、そこで、コンポジット信号１８８に含まれるチャンネルにさらにチャンネルが追加される。この、本開示のシステムの後者の実施形態を以下に説明し、図１０及び図１１に示す。
【００８４】
図９は、第２の実施形態のチャンネルスタックシステム５００を示し、上記と同じ特徴の要素には同じ符号を付してある。システム５００は、プレダウンコンバージョンスイッチングマトリックス５１０と周波数変換モジュール５２０を有する。スイッチングマトリックス５１０は、第１及び第２の入力信号１０２，１０４，１０６を各々受け取る複数の入力端５１１１〜５１１Ｍと、複数の出力端５１２１−５１２Ｎとを有する。スイッチングマトリックス５１０は、スイッチングマトリックス入力端のいずれかで受け取られた信号を、任意の１つ以上のスイッチングマトリックス出力端に接続し、それにより、フレキシブルなチャンネル分配を行い、多様なコンポジット信号１５８，１６８，１７８，１８８を生成する。この実施形態においては、システム１００のＤＳＳＰ１５０の代わりにデジタル信号処理段（ＤＳＰＳ）１６１が用いられる。ＤＳＰＳ１６１は、スイッチング以外の全てのＤＳＳＰ１５０の信号処理タスクをおこない、スイッチングは、この実施形態では、スイッチングマトリックス５１０によりアナログ領域で行われる。ＤＳＰＳ１６１は、任意の種類のハードウエア及び／または任意の種類の適当なプロセッサ（例えば、プログラム可能デジタル信号プロセッサ）上で実行されるソフトウエアを用いて実施できる。
【００８５】
周波数変換モジュール５２０は、外部から供給される信号１０６をスイッチングマトリックス５１０の所望の入力周波数に周波数変換する。特定の実施形態において、外部から供給される信号１０６はＬバンド信号であり、周波数変換モジュールは、信号１０６を信号１０２及び１０４の周波数帯（すなわちＸ／Ｋｕ／Ｋａバンドの周波数範囲）にアップコンバートするのに用いられる。なお、周波数変換モジュール５２０は、入力信号１０６がスイッチングマトリックス５１０及びダウンコンバータの所望の入力周波数範囲にある場合は省略できる。この実施形態において、ＤＳＳＰ１５０内のチャンネル抽出／変換器は、図７に示す構造３５０と同様に構成される。
【００８６】
図１０は第３の実施形態のチャンネルスタックシステム６００を示し、上記と同じ特徴の要素には同じ符号を付してある。システム６００は、信号結合器６９０により互いに並列接続された複数のチャンネルスタック部を備える。
【００８７】
第１のチャンネルスタック部１００１（図４におけるシステム１００）もしくはＯＤＵ１は、第１のコンポジット信号１８８を提供する。Ｍ番目のチャンネルスタック部１００ＭもしくはＯＤＵＭは、Ｍ番目のコンポジット信号６８８を提供する。Ｍ番目のチャンネルスタック部１００Ｍ（ＯＤＵＭ）は、複数の第３チャンネル６０２ａ，６０２ｂを有する第３の入力信号６０２を受け取るための入力端６１０ａを有する第３のダウンコンバータ６１０を備える。第３のダウンコンバータ６１０は、第３の入力信号６０２を周波数ダウンコンバートして第３のダウンコンバートされた信号６１８にする。この信号６１８には、前記複数の第３チャンネル６０２ａ，６０２ｂが含まれる。第３のダウンコンバータ６１０の構造及び動作は、第１及び第２のＡＰＤ段１０７１及び１０７４と実質的に同様である。
【００８８】
Ｍ番目のチャンネルスタック部１００Ｍは、さらに、第３のダウンコンバートされた信号６１８を第３のデジタルなダウンコンバートされた信号６３８に変換する第３のＡＤＣ６３０を備える。第３のＡＤＣ６３０の構造及び動作は、第１のＡＤＣ１０８と実質的に同じである。
【００８９】
Ｍ番目のチャンネルスタック部１００Ｍは、さらに、複数の第４チャンネル６０４ａ，６０４ｂを含む第４の入力信号６０４を受け取るための１つの入力端を有する第４のダウンコンバータ６２０を備えており、第４のダウンコンバータ６２０は、第４の入力信号６０４を第４のダウンコンバートされた信号６２８にダウンコンバートする。この信号６２８には、複数の第４チャンネル６０４ａ，６０４ｂが含まれる。第４のＡＤＣ６４０は、第４のダウンコンバートされた信号６２８を第４のデジタルなダウンコンバートされた信号６４８に変換する。第４のダウンコンバータ６２０及びＡＤＣ６４０の構造及び動作は、第２のダウンコンバータ２２０及びＡＤＣ２４０と実質的に同じである。
【００９０】
Ｍ番目のチャンネルスタック部１００Ｍは、さらに、第２の（またはＭ番目の）デジタルスイッチング及び信号プロセッサ６５０を備え、これは、第３及び第４のデジタルなダウンコンバートされた信号６３８，６４８を各々受け取る。プロセッサ６５０は、第３チャンネル６０２ａ，６０２ｂの少なくとも１つと第４チャンネル６０４ａ，６０４ｂの少なくとも１つを組み合わせて１つの第２のコンポジット信号６５８にする。プロセッサ６５０の構成及び動作は、図４のＤＳＳＰ１５０と実質的に同じである。
【００９１】
また、Ｍ番目のチャンネルスタック部１００Ｍは、デジタルアナログ変換器（ＤＡＣ）６６０，６７０とアップコンバータ６８０を備えており、これらの構成及び動作は、図４のＤＡＣ１６０及び１７０及びアップコンバータ１８０と実質的に同じである。Ｍ番目のチャンネルスタック部１００Ｍは第２のコンポジット信号６８８を提供する。
【００９２】
システム６００は、第１及び第２のコンポジット信号１８８及び６８８を結合して結合コンポジット信号６９８にする信号結合器６９０を備える。このように、任意の数のチャンネルスタック部を実装して、異なるチャンネルの組み合わせ及び／またはチャンネルの配列を有する異なるコンポジット信号を提供することができる。
【００９３】
なお、各チャンネルスタック部１００１−１００Ｍに対して後置ＤＳＰ回路を任意選択で設けてもよい。別の実施形態において、ＤＡＣ１６０，１７０，６６０，６７０とアップコンバータ１８０及び６８０は省略され、信号結合器６９０が、デジタル領域でデジタルコンポジット信号１５８及び６５８を結合してコンポジット信号６９８を生成する働きをする。１つまたは複数のＤＡＣと１つのアップコンバータ回路を用いて、得られたデジタルコンポジット信号をアナログ領域に変換してもよい。
【００９４】
図１１は、第４の実施形態のチャンネルスタックシステム７００を示し、上記と同じ特徴の要素には同じ符号を付してある。システム７００は、直列接続された複数のチャンネルスタック部を備える。
【００９５】
第１のチャンネルスタック部１００１（図４におけるシステム１００）もしくはＯＤＵ１は、第１のコンポジット信号１８８を提供する。第２のチャンネルスタック部１００２もしくはＯＤＵ２は、第３の信号７０２から１つ以上のチャンネルを第１のコンポジット信号１８８に加えて第２のコンポジット信号７８８を生成する。第２のチャンネルスタック部１００２（ＯＤＵ２）は、複数の第３チャンネル７０２ａ，７０２ｂを有する第３の入力信号７０２を受け取るための入力端７１０ａを有する第３のダウンコンバータ７１０を備える。第３のダウンコンバータ７１０は、第３の入力信号７０２の周波数をダウンコンバートして第３のダウンコンバートされた信号７１８にする。この信号７１８には、前記複数の第３チャンネル７０２ａ，７０２ｂが含まれる。第３のダウンコンバータ７１０の構造及び動作は、第１及び第２のＡＰＤ段１０７１及び１０７４のそれと実質的に同様である。
【００９６】
第２のチャンネルスタック部１００２は、さらに、第３のダウンコンバートされた信号７１８を第３のデジタルなダウンコンバートされた信号７４８に変換する第３のＡＤＣ７３０を備える。第３のＡＤＣ７３０の構造及び動作は、第１のＡＤＣ１０８と実質的に同じである。図１１の実施形態では、第１のコンポジット信号１８８に加えて単に１つの信号７０２のみが受け取られているが、さらに追加される信号源（例えば、Ｓａｔ．４からの信号源）を受け取ってもよく、そのような実施形態においても、相応のダウンコンバートと、それに続くＡＤＣチェーンを用いて、これらの追加信号内に含まれるチャンネルを取り込むということは容易に理解されよう。
【００９７】
第２のチャンネルスタック部１００２は、さらに、第３のデジタルダウンコンバートされた信号７４８及び第１のコンポジット信号１８８を（ダウンコンバータ及びＡＤＣ７２０を経てデジタル形式で）受け取る第２のデジタルスイッチング及び信号プロセッサ７５０を備える。第２のデジタルスイッチング及び信号プロセッサ７５０は、第３チャンネル７０２ａ，７０２ｂの少なくとも１つと、第１のコンポジット信号１８８に含まれる第１または第２チャンネル１０２ａ，１０２ｂ，１０４ａ，１０４ｂのうちの少なくとも１つとを組み立てて１つの第２のコンポジット信号７５８にする。このように、任意の数のチャンネルスタック部を直列接続して、異なるチャンネルの組み合わせ及び／または異なるチャンネル配列を有する異なるコンポジット信号を提供することができる。さらに、比較的少ないチャンネルを提供する第１のコンポジット信号１８８を分岐して第１のグループの顧客に配信することで、チャンネルの基本サービスを提供する一方、比較的多い数のチャンネルを提供する第２のコンポジット信号７８８を、第２のグループの顧客にプレミアムサービスとして配信するようにしてもよい。
【００９８】
図１０の並列チャンネルスタックシステム６００同様に、後置ＤＳＳＰ回路を、チャンネルスタック部１００１及び１００２の一方または両方に適宜設けてもよい。例えば、第１のチャンネルスタック部１００１のＤＡＣ１６０，１７０，及びアップコンバータ１８０は省略してもよい。また、第２のチャンネルスタック部１００２のダウンコンバータ及びＡＤＣ回路７２０も省略してよい。これにより、デジタルコンポジット信号１５８を直接に第２のＤＳＳＰ７５０に供給することができる。ＤＡＣ７６０及び７７０とアップコンバータ回路７８０を用いて、得られた第２のデジタルコンポジット信号を、アナログ形式信号を必要とするアナログセットトップボックスまたはその他の受信機への配信のために、アナログ領域に変換してもよい。第３のチャンネルスタック部１００３（図示せず）が第２のコンポジット信号７８８を受け取る場合、ＤＡＣ７６０及び７７０とアップコンバータ７８０を第２のチャンネルスタック部１００２から省略または削除してよく、第２のデジタルコンポジット信号７５８を、第３のチャンネルスタック部内に設けられた第３のプロセッサに直接供給してもよい。以下同様にチャンネルスタック部を順次接続することで、任意の数のチャンネルスタック部を追加することができる。
【００９９】
別の実施形態において、基準周波数信号は、入力信号の変調帯域幅内には画像信号が生成されないように選択される。そのような場合、ＡＤＣ１０８１または１０８４の一方だけが使用される。一例として、第１のＡＰＤ段１０７１が、１２．２〜１２．７ＧＨｚの周波数範囲に亘って動作するＫｕ−バンド周波数信号を受け取り、帯域端（すなわち１２．２ＧＨｚまたは１２．７ＧＨｚ）で動作する基準信号を発生する基準を用いてゼロＩＦ、すなわち５００ＭＨｚ幅のＩＦ信号１１８を発生するものとする。この例において、ＡＤＣ１０８１は、単一のＡＤＣであり、１．１ＧＨｚのクロック周波数で作動してデジタルＩＦ信号１１８を生成する。Ｋａバンドの周波数範囲で動作する信号は、第１のＡＰＤ段１０７１内で同様に処理することができ、この段では、ＬＯ信号が、１７．３ＧＨｚまたは１７．８ＧＨｚのいずれかの帯域端で作動する。一実施形態において、第２のＡＰＤ段１０７４は第１のＡＰＤ段１０７１と同様である。
【０１００】
図１２は、第５の実施形態のチャンネルスタックシステム８００を示し、上記と同じ特徴の要素には同じ符号を付してある。システム８００は複数のダウンコンバータ段を備え、これらは各々、ダウンコンバータ段８１０と同様に構成することができる。具体的には、ダウンコンバータ段８１０は、低ＩＦダウンコンバータとして作動し、ダウンコンバータ回路８１３内の基準発振源の周波数は、信号を低ＩＦ周波数帯にダウンコンバートするように選択されている。この低ＩＦ周波数範囲は、０．１〜５００ＭＨｚ、より特定的には５〜５０５ＭＨｚの帯域としてもよく、または、例えば、より広い帯域幅の衛星の場合であれば５〜１００５ＭＨｚまたは５〜２０５５ＭＨｚとしてもよい。ＬＯ周波数が、ダウンコンバートされた信号８１４の変調帯域幅内には画像信号が生成されないように選択されているので、一度だけダウンコンバートされた信号を処理すればよく、後で画像除去のためのＩ及びＱ信号の処理を行う必要がない。入力ＲＦ増幅器８１１，入力ＲＦフィルタ８１２，ＩＦフィルタ８１５，及びＡＤＣ８１６の構造及び動作は、上記実施形態で説明したものと同じでよい。ＤＳＳＰ８５０は、チャンネルを抽出し所望のチャンネルスロットに配置することで、デジタル出力信号８５９においてチャンネルを所望の配列に組み立てる。この機能の代わりに、ＡＤＣ出力線８１８からの選択されたチャンネルをＩ及びＱのＺＩＦ信号にダウンコンバートし、これらのＩ及びＱ信号を図７のチャンネル抽出／変換器３５０の入力端３７０または３６０に接続するゼロＩＦへのデジタル直交ダウンコンバータを用いてもよい。ＤＡＣ８６０は、デジタル出力信号８５９をアナログ形式に変換する動作をする。そして出力信号８８８は、ケーブルセットトップボックス（図示せず）のようなアナログ受信機に供給される。任意選択のフィルタ８７０（例えば低域通過フィルタ）は、ＤＡＣ８６０により発生する可能性のある帯域外干渉を低減する。図示のように、ダウンコンバータ段８１０は、入力ＲＦ信号とデジタル出力信号８５９との間の単一のアナログ領域ダウンコンバータ段として動作する。
【０１０１】
図１３は、ダウンコンバータ段８１０の一部を示す。ダウンコンバータ段８１０は、ダウンコンバータ回路８１３と、フィルタ８１５（例えば帯域通過フィルタ）と、ＡＤＣ８１６とを備える。任意選択で増幅器（例えば、可変利得増幅器）をＡＤＣの前段に設けて、ＡＤＣへの入力信号の振幅を制御してもよい。
【０１０２】
ダウンコンバータ回路８１３は、基準発振源９１３ａ（例えば、ＰＬＬ発振器）、ミキサ９１３ｂ、入力増幅器９１３ｃ（例えば、可変利得増幅器）及び出力増幅器９１３ｄを含む。記載された実施形態において、入力ＲＦ信号は、ＫｕまたはＫａバンドの変調帯域幅、つまり約５００ＭＨｚであり、フィルタ８１５は、これとほぼ同じ帯域幅であり、つまり全てのチャンネルを通過させる。ＡＤＣ８１６は、正確なサンプリングを可能とする十分なレートで、例えば、ナイキストサンプリング条件に合わせて５００ＭＨｚの変調帯域幅に対して１．１ＧＨｚでクロック制御される。デジタル化されたＩＦ信号８１８はＤＳＳＰ８５９に供給され、ここで上記のように、選択されたチャンネルが抽出され、所望のチャンネル配列に組み立てられる。
【０１０３】
一実施形態において、第１のダウンコンバータ段は、１０．７〜１１．７２５ＧＨｚ（低域側Ｘバンド）と１１．７２５〜１２．７５ＧＨｚ（高域側Ｘバンド）にまたがる広帯域Ｘバンド信号を処理する。しかし、このＯＤＵを、他の周波数範囲にもまたがって動作するように変更してもよい。第１のダウンコンバータ段は、図４に示す第１のＡＰＤ段１０７１と同様に動作するが、２つのダウンコンバータ回路を用い、比較的狭帯域のフィルタリングと低いサンプリングレートのアナログ−デジタル変換を行うことで、広帯域のＸバンド入力信号の高域側及び低域側の両方の帯域部分をダウンコンバートする。
【０１０４】
この代替実施形態において、第１のダウンコンバータ段は、印加された入力信号をそれぞれ低域部と高域部に分ける第１及び第２のフィルタ（例えば、帯域通過フィルタ）を備える。別の実施形態において、ダイプレクサを用いてもよい。低域側Ｘバンド信号は第１のダウンコンバータ回路に供給される。低域側Ｌバンド信号は、増幅され、２つの部分に分割され、各部分がそれぞれにミキサでダウンコンバートされる。ミキサは、低域側Ｘバンドの周波数範囲のほぼ中間帯域、つまり１１．２１２５ＧＨｚで動作する発振源から直交位相基準信号を受け取る。ダウンコンバートされた直交位相の低域側Ｘバンド信号は、各々約５１２ＭＨｚの通過帯域を有する付加的フィルタに供給される。一対のＡＤＣ１０１６は、直交ＩＦ信号１０１４を十分なナイキストレートで、例えば１．２ＧＨｚでデジタル化するために用いられる。デジタル化されたＩＦ信号１０１８は、チャンネル抽出及び配置のために、図６（ＬＯがチャンネル間の場合）または図７（ＬＯがチャンネル中の場合）に示すのと同じ構造のＤＳＳＰ（図示せず）に供給される。
【０１０５】
第２フィルタからの高域側Ｘバンド信号出力は、第２のダウンコンバータ回路に供給される。第２のダウンコンバータ回路は、第１のダウンコンバータ回路と同様に構成され動作するが、基準周波数は、高域側Ｘバンドの中間帯域、つまり１２．２３７５ＧＨｚに同調されている。ダウンコンバートされた直交位相高域側Ｘバンド信号は、各々約５１２ＭＨｚの通過帯域を有するフィルタに供給される。一対のＡＤＣは、直交ＩＦ信号を十分なナイキストレートで、例えば１．２ＧＨｚでデジタル化するために用いられる。デジタル化されたＩＦ信号は、チャンネル抽出及び配置のために、図６（ＬＯがチャンネル間の場合）または図７（ＬＯがチャンネル中の場合）に示すのと同じ構造のＤＳＳＰ（図示せず）に供給される。このようにして、比較的広帯域のＲＦ入力信号を、比較的狭帯域のフィルタリングと低いサンプリングレートのアナログ−デジタル変換を用いて、信号劣化無く処理することができる。
【０１０６】
一実施形態において、第３のダウンコンバータ段は、Ｌバンド信号、具体的には９５０〜１４５０ＭＨｚ（低域側Ｌバンド）と１６５０〜２１５０ＭＨｚ（高域側Ｌバンド）にまたがる信号を処理する。しかし、この第３のダウンコンバータ段を、他の周波数帯にもまたがって作動できるように変更してもよい。第３のダウンコンバータ段は、図４に示す第３のＡＰＤ段１０７Ｍと同様に動作するが、２つのダウンコンバータ回路を用い、高域側及び低域側の両方のＬ帯域部分を比較的狭帯域のフィルタリングと低いサンプリングレートのＡＤＣを用いてダウンコンバートする。
【０１０７】
第３のダウンコンバータ段は、印加された入力信号の低域部と高域部を供給するフィルタ１１０２及び１１０４を備える。別の実施形態において、ダイプレクサを用いてもよい。低域側Ｌバンド信号は第１のダウンコンバータ回路に供給される。低域側Ｌバンド信号は、増幅され、２つの部分に分割され、各部分がそれぞれにミキサでダウンコンバートされる。ミキサは、低域側Ｌバンドの周波数帯のほぼ中間帯域、つまり１．２ＧＨｚで動作する発振源から直交位相基準信号を受け取る。ダウンコンバートされた直交位相の低域側Ｘバンド信号は、各々約２５０ＭＨｚの通過帯域を有するフィルタに供給される。一対のＡＤＣは、直交ＩＦ信号を十分なナイキストレートで、例えば６００ＭＨｚでデジタル化するために用いられる。デジタル化されたＩＦ信号は、チャンネル抽出及び配置のために、図６（ＬＯがチャンネル間の場合）または図７（ＬＯがチャンネル中の場合）に示すのと同じ構造のＤＳＳＰに供給される。
【０１０８】
第２のフィルタからの高域側Ｌ帯域信号出力は、第２のダウンコンバータ回路に供給される。第２のダウンコンバータ回路は、第１のダウンコンバータ回路と同様に構成されかつ動作するが、基準周波数は高域側Ｌ帯域の中帯域、つまり１．９ＧＨｚに調整される。ダウンコンバートされた直交位相高域側Ｌバンド信号は、各々約２５０ＭＨｚの通過帯域を有する付加的フィルタに供給される。一対のＡＤＣは、直交ＩＦ信号を十分なナイキストレートで、例えば６００ＭＨｚでデジタル化するために用いられる。デジタル化されたＩＦ信号は、チャンネル抽出及び配置のために、図６（ＬＯがチャンネル間の場合）または図７（ＬＯがチャンネル中の場合）に示すのと同じ構造のＤＳＳＰに供給される。このようにして、比較的広帯域の信号を、比較的狭帯域のフィルタリングと低いサンプリングレートのＡＤＣを用いて、信号劣化無く処理することができる。
【０１０９】
当業者であれば、情報及び信号は任意の多様な技術および技法を用いて表現できるということが自明であろう。例えば、データ、指示、命令、情報、信号、ビット、記号及びチップという表現が上記の説明の中で使われている場合、これらは、電圧、電流、電磁波、磁場または磁気粒子、光場または光粒子、またはこれらの任意の組み合わせで表すこともできる。
【０１１０】
さらに、本明細書に開示した実施形態に関連して説明した様々な例示的論理ブロック、モジュール、回路、及びアルゴリズムステップが、電子的ハードウエア、コンピュータソフトウエアまたはその両者の組み合わせとして実施できることも当業者には自明であろう。ハードウエアとソフトウエアのどちらでも可能であることを明確に例示するために、上記の記載では、様々な例示的構成要素、ブロック、モジュール、回路、及びステップを、主にそれらの機能について説明した。そのような機能がハードウエアとして実施されるかソフトウエアとして実施されるかは、特定の用途とシステム全体に課される設計上の制約とに応じて決まる。当業者であれば、記載された機能を特定の用途毎に様々な仕方で実施することができるであろうが、そのような実施決定は、本開示のシステムの範囲から逸脱することになると解釈されるべきではない。
【０１１１】
本明細書に開示の実施形態に関連して説明した方法、シーケンス、及び／またはアルゴリズムは、そのままハードウエアで、またプロセッサで実施されるソフトウエアモジュールで、あるいはこれら２つの組み合わせで実施することができる。ソフトウエアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取り出し可能ディスク、ＣＤ−ＲＯＭ、または当該技術において公知のその他のあらゆる形態の記憶媒体に格納できる。記憶媒体は、プロセッサがその記憶媒体から情報を読み出すことができ、記憶媒体に情報を書き込むことができるようにプロセッサと組み合わされる。あるいは、記憶媒体はプロセッサと一体のものでもよい。
【０１１２】
このように、本開示のシステムの一実施形態には、チャンネルスタックを行う方法を実施する、コンピュータで読み取り可能な媒体が含まれ得る。したがって、本開示のシステムは、図示の例に限定されるものではなく、本明細書に記載の機能を実施するためのあらゆる手段が本開示のシステムの実施形態に含まれる。
【０１１３】
以上、本開示のシステムの例示的実施形態を示したが、本開示のシステムの範囲を逸脱することなく様々な変形及び変更が可能であるといえよう。また、本発明は、添付の特許請求の範囲によってのみ定義されるものとする。各請求項の機能、ステップ、及び／または作用は、決まった順序で実行しなくてもよい。さらに、本発明の要素が単数形で請求項に記載されていても、単数であるとの限定が明記されていない限り複数の場合も含むことが想定されている。
【図１】
0005560471.tif 000002
【図２】
0005560471.tif 000003
【図３】
0005560471.tif 000004
【図４】
0005560471.tif 000005
【図５】
0005560471.tif 000006
【図６】
0005560471.tif 000007
【図７】
0005560471.tif 000008
【図８】
0005560471.tif 000009
【図９】
0005560471.tif 000010
【図１０】
0005560471.tif 000011
【図１１】
0005560471.tif 000012
【図１２】
0005560471.tif 000013
【図１３】
0005560471.tif 000014