(57)【特許請求の範囲】
【請求項１】
構造を形成する方法であって、
第１の半導体材料を含む基板上に配置されたマスク層に第１開口および第２開口を形成するステップ、
前記第１開口および前記第２開口内に、前記第１の半導体材料と格子不整合の第２の半導体材料を含み、前記マスク層の上面上に延伸する厚さを有する第１の膜層を形成するステップ、
前記第１の膜層上、かつ前記マスク層の少なくとも一部の上に前記第２の半導体材料を含む第２の膜層を形成するステップ、
前記第２の膜層上に前記第２の半導体材料を含む第３の膜層を形成するステップ、
前記第３の膜層の上部に、第３の半導体材料を含む第４の膜層を形成するステップ、
前記第４の膜層の上部に、第４の半導体材料を含む第５の膜層を形成するステップ、
前記第５の膜層にハンドルウエハを接合するステップ、および
前記基板を除去するステップを含み、
前記第１の膜層の縦方向成長速度は、前記第１の膜層の横方向成長速度より大きく、前記第２の膜層の横方向成長速度は、前記第２の膜層の縦方向成長速度より大きく、
前記第３の膜層は、前記第１開口と前記第２開口との間に接合され、
前記第１の膜層の転位欠陥は、前記第１開口および前記第２開口内にトラップされ、前記第３の膜層の接合は、その形成中に前記第３の膜層をドーピングすることで促進される方法。
【請求項２】
前記第１の膜層の前記縦方向成長速度は、その形成中に前記第１の膜層をドーピングすることで増加される請求項１に記載の方法。
【請求項３】
前記第１の膜層の前記横方向成長速度は、その形成中に前記第１の膜層をドーピングすることで減少されるか、またはその形成中に成長パラメータを調整し、第１の膜層の上面上にファセットを作製することで減少される請求項１に記載の方法。
【請求項４】
前記第２の膜層の縦方向成長速度を減少するステップは、その形成中に前記第２の膜層をドーピングするステップを含む請求項１に記載の方法。
【請求項５】
前記第２の膜層の横方向成長速度を増加するステップは、その形成中に前記第２の膜層をドーピングするステップを含む請求項１に記載の方法。
【請求項６】
前記第１開口と前記第２開口との間の前記第３の膜層の接合は、その形成中に前記第３の膜層をドーピングすることで促進される請求項１に記載の方法。
【請求項７】
前記第３の膜層を形成した後、前記第３の膜層の上部分を除去して欠陥を除去し、前記上部分が除去された後、前記第３の膜層上に光デバイスを形成するステップを更に含む請求項１に記載の方法。
【請求項８】
前記第３の膜層は自己平坦化層であり、前記第３の膜層は、第３の膜層を主に（１００）方向で成長させることで自己平坦化される請求項１に記載の方法。
【請求項９】
前記第３の半導体材料および前記第４の半導体材料はそれぞれIII-Ｖ族材料を含み、前記基板はシリコンを含み、前記ハンドルウエハは金属を含み、前記第３の半導体材料のバンドギャップは前記第４の半導体材料のバンドギャップより大きく、かつ前記構造は多接合光電池を含む請求項１に記載の方法。
【請求項１０】
構造を形成する方法であって、
第１の半導体材料を含む基板上に配置されたマスク層に幅w1を有する第１開口および第２開口を形成するステップ、
前記第１開口および前記第２開口内に、前記第１の半導体材料と格子不整合の第２の半導体材料を含む、前記マスク層の上面上に垂直に、かつ幅w１より大きい幅w2に横方向に延伸する第１の膜層を形成するステップ、
前記第１の膜層の一部を除去し、前記第１の膜層の残りの部分が前記第１開口および前記第２開口に近接した前記基板の第１の領域上に厚さt１を有するようにするステップ、
前記第１の膜層上に、前記第２の半導体材料を含む第２の膜層を形成し、前記第２の半導体材料は、幅w２より大きい幅w３に横方向に延伸するステップ、
前記第２の膜層の一部を除去し、前記第２の膜層の残りの部分が前記第１開口および前記第２開口に近接した前記基板の第２の領域上に厚さt２を有するようにするステップ、
前記第２の膜層上に前記第２の半導体材料を含む第３の膜層を形成するステップ、
前記第３の膜層の上部に、第３の半導体材料を含む第４の膜層を形成するステップ、
前記第４の膜層の上部に、第４の半導体材料を含む第５の膜層を形成するステップ、
前記第５の膜層にハンドルウエハを接合するステップ、および
前記基板を除去するステップを含み、
前記第３の膜層は、前記第１開口と前記第２開口との間に接合され、
前記第１の膜層の転位欠陥は、前記第１開口および前記第２開口内にトラップされ、前記第３の膜層の接合は、その形成中に前記第３の膜層をドーピングすることで促進される方法。
【請求項１１】
厚さt１は、厚さt２と等しい請求項１０に記載の方法。
【請求項１２】
前記第２の半導体材料の転位欠陥は前記第１開口および前記第２開口内にトラップされ、前記基板の表面上の前記第１の膜層の一部は実質的に転位欠陥がない請求項１０に記載の方法。
【請求項１３】
前記第２の半導体材料の縦方向成長速度は、前記第２の半導体材料の横方向成長速度より大きい請求項１０に記載の方法。
【請求項１４】
前記第２の膜層上に光デバイスを形成するステップを更に含む請求項１０に記載の方法。
【請求項１５】
前記第１の膜層の上部は、前記基板の上面に非平行なファセットを規定する請求項１０に記載の方法。
【請求項１６】
前記第２の膜層は自己平坦化層であり、前記第２の膜層は、前記第２の膜層を主に（１００）方向で成長させることで自己平坦化される請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、2008年9月19日に出願された米国仮出願番号第61/098,597号「エピタキシャル層の成長によるデバイス形成」、2008年9月22日に出願された米国仮出願番号第61/099,074号「アスペクト比トラッピング及びエピタキシャル横方向成長を用いた発光デバイス」、2008年10月14日に出願された米国仮出願番号第61/104,466号「アスペクト比トラッピング、エピタキシャル層成長、及びウエハボンディングを用いた複合アプリケーション」を基礎とする優先権を主張するものであり、その開示内容は参照することにより本明細書に組み入れられる。
本発明は、半導体結晶材料を含む製作および構造に関するものである。例えば、半導体結晶材料を含む平坦化された表面上に形成される、改善されたエピタキシャル成長または構造に関するものである。
【背景技術】
【０００２】
本項は背景情報を提供し、以下に記述および／または主張される開示のさまざまな局面に関連した情報を紹介する。これらの背景は、先行技術の承認ではない。
【０００３】
基板のパターンニングを含む技術は、貫通転位が幾何学寸法によって制約される、即ち、貫通が結晶中で終端できないという事実を利用する。より小さな成長エリアへと基板をパターニングすることによって、自由な端部を別の自由な端部に近付ければ、貫通転位密度を低減することが可能である。これまでは、基板パターニングとエピタキシャル横方向成長（epitaxial lateral over growth（ELO））技術との組み合わせが、窒化ガリウム系デバイスで欠陥密度を大きく低減するために実施され、これにより、寿命の長いレーザーダイオードの製作を導いてきた。このプロセスは、実質的に、ＥＬＯ領域の欠陥を排除するものであるが、極めて欠陥性の大きいシードウィンドウが残されるので、全ての欠陥を排除するために、リソグラフィステップおよびエピタキシャル成長ステップの繰り返しが必要である。同様の手段では、ペンデオエピタキシー法が基板付近のエピタキシャル領域における実質的に全ての欠陥を排除するが、１つのリソグラフィステップおよび２つのエピタキシャル成長ステップを必要とする。さらに、これらの両技術は、窒化ガリウムの横方向の成長速度が大きくなくてはならず、全てのヘテロエピタキシャル成長のシステムにおいて実施されているわけではない。
【０００４】
「エピタキシャルネッキング」と呼ばれる別の公知の技術が、Landoら「High Quality Ge on Si by Epitaxial Necking」、Applied Physics Letters、Vol. 76、No. 25、April 2000によってＧｅオンＳｉヘテロ構造の製造に関して実施された。この手法は、選択エピタキシャル成長と欠陥結晶学との組み合わせを用いることによって、プロセスの簡素化を提供し、増大した横方向成長速度に頼ることなく、欠陥をパターニングマスクの開口部の側壁に追いやる。具体的には、（１１１）＜１１０＞ダイヤモンド立方晶滑り系においては、不整合転位は（１００）成長面で＜１１０＞方向に沿って存在し、貫通セグメントは、（１１１）平面で＜１１０＞方向で生じる。（１１１）平面での＜１１０＞方向の貫通セグメントは、下層のＳｉ（１００）基板表面に対して４５°の角度をなして伝搬する。よって、パターニングマスクにおける穴のアスペクト比が１を超える場合、貫通セグメントはマスク側壁によってブロックされ、Ｓｉ直上に形成された低欠陥の上面Ｇｅ「団塊」となる。しかし、エピタキシャルネッキングの重要な制限の１つは、適用される領域のサイズである。以下により詳細に説明されるように、一般には、転位を側壁で終端させるために、両寸法の横方向の寸法は比較的小さくなければならない。
【０００５】
よって、当分野では、様々な格子不整合材料系における転位欠陥を抑制する半導体へテロ構造を製造する多目的かつ効率的な方法への要求がある。また、当分野では、機能および性能の向上のために、集積された格子不整合材料と低レベルの貫通欠陥との組み合わせを利用する半導体デバイスへの要求もある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
アスペクト比トラッピング（ART）およびエピタキシャル横方向成長（ELO）を用いて、格子不整合材料などを含む基板上に、太陽電池などのデバイスを形成する方法および構造を提供する。
【課題を解決するための手段】
【０００７】
一般的に、第１の形態において、本発明の実施の形態は、構造を形成する方法を含み得る。前記方法は、第１の半導体材料を含む基板上に配置されたマスク層の第１の開口を形成するステップを含む。第１の半導体材料と格子不整合の第２の半導体材料を含む第１の膜層は、第１の開口内に形成される。第１の膜層は、マスク層の上面上に延伸する十分な厚さを有する。第２の半導体材料を含む第２の膜層は、第１の膜層上、かつ少なくとも一部のマスク層上に形成される。第１の膜層の縦方向成長速度は、第１の膜層の横方向成長速度より大きく、第２の膜層の横方向成長速度は、第２の膜層の縦方向成長速度より大きい。
【０００８】
１つ以上の下記の特徴が含まれ得る。第２開口は、第１の膜層を形成する前にマスク層に形成され得、第１の膜層は、第２の膜層を形成する前に第２開口内に形成され得る。第２の半導体材料を含む第３の層は、第１の膜層上に形成される。第３の膜層は、第１開口と第２開口との間で接合する。
【０００９】
第１の膜層の転位欠陥は、第１の開口内にトラップされ得る。第１の膜層の縦方向成長速度は、その形成中に第１の膜層をドーピングすることで増加され得る。第１の膜層の横方向成長速度は、その形成中に第１の膜層をドーピングすることで減少され得る。第１の膜層の横方向成長速度は、その形成中に成長パラメータを調整し、第１の膜層の上面上にファセットを作製することで減少され得る。第２の膜層の縦方向成長速度の減少は、その形成中に第２の膜層をドーピングするのを含み得る。
【００１０】
第２の膜層の縦方向成長速度の減少は、その形成中に第２の膜層をドーピングし、第２の膜層に第１のタイプのファセットを形成し、かつ第２の膜層に第２のタイプのファセットを形成するのを抑制するのを含み得る。第２の膜層の横方向成長速度の増加は、その形成中に第２の膜層をドーピングするのを含み得る。第３の膜層の接合は、その形成中に第３の膜層をドーピングすることで促進され得る。第１開口と第２開口との間の第３の膜層の接合は、その形成中に第３の膜層をドーピングすることで促進され得る。
【００１１】
第３の膜層は、第２の半導体材料を含む。第３の膜層のドーピングは、第３の膜層のファセット成長を遅らせ、かつ第３の膜層の積層欠陥の形成を減少し得る。第２の半導体材料は、ゲルマニウムを含み得る。第２の半導体材料は、ｐ型ドーパントを含み得る。第１、第２、または第３の膜層の少なくとも１つの形成は、エピタキシャル成長を含み得る。第１の膜層の形成は、四塩化ゲルマニウムを前駆体として用いることを含み得る。前記方法は、第３の膜層を形成した後、第３の膜層の上部分を除去して欠陥を除去するステップを更に含み得る。前記方法は、上部分が除去された後、第３の膜層上に光デバイスを形成するステップを更に含み得る。第１の膜層の上部は、基板の上部に非平行のファセットを規定し得る。第３の膜層は、自己平坦化が可能である。第３の膜層は、第３の膜層を主に（１００）方向で成長させることで自己平坦化され得る。
【００１２】
前記方法は、第３の膜層の上部に第４の膜層を形成するステップを更に含み、第４の膜層は第３の半導体材料を含み得る。第５の膜層は、第４の膜層の上部に形成され、第５の膜層は第４の半導体材料を含み得る。ハンドルウエハは、第５の膜層に接合され、基板は除去され得る。第３の半導体材料および第４の半導体材料は、それぞれIII-V族材料を含み得る。基板はシリコンを含み得る。ハンドルウエハは、金属を含み得る。第３の半導体材料のバンドギャップは、第４の半導体材料のバンドギャップより大きくてもよい。前記構造は、多接合光電池を含み得る。
【００１３】
一般的には、他の形態において、本発明の実施の形態は、構造を形成する方法を含み得る。前記方法は、基板上に配置されたマスク層に幅w1を有する開口を形成するステップを含み、基板は、第１の半導体材料を含む。第１の半導体材料と格子不整合の第２の半導体材料を含む第１の膜層は、開口内に形成され得る。第１の膜層は、マスク層の上面上に垂直に、かつ幅w１より大きい幅w2に横方向に延伸する。第１の膜層の一部は除去され、第１の膜層の残りの部分が、開口に近接した基板の第１の領域上に厚さt１を有するようにする。第２の半導体材料を含む第２の膜層は、第１の膜層上に形成され、幅w２より大きい幅w３に横方向に延伸する。第２の膜層の一部は除去され、第２の膜層の残りの部分が、開口に近接した基板の第２の領域上に厚さt２を有するようにする。
【００１４】
１つ以上の下記の特徴が含まれ得る。さまざまな実施の形態において、ｔ1はt2と等しい。第１の膜層の一部の除去は、少なくとも１つのエッチングまたは化学機械研磨を含み得る。第１の膜層の形成および第１の膜層の一部の除去のステップは、異なる機械で実行され得る。第１の膜層の形成、および第１の膜層の一部の除去のステップは、同じ機械で実行されてもよい。第２の半導体材料の転位欠陥は、開口内にトラップされ得る。基板の表面上の第１の膜層の一部は、実質的に転位欠陥がなくてもよい。第２の半導体材料の縦方向成長速度は、第２の半導体材料の横方向成長速度より大きくてもよい。
【００１５】
開口の側壁は、誘電材料を含み得る。エピタキシャル成長は、第１の膜層および第２の膜層の少なくとも１つを形成するのに用いれ得る。前記方法は、第２の膜層を形成するステップ、第２の膜層の上部を除去するステップ、および／または第２の膜層上に光デバイスを形成するステップの後、四塩化ゲルマニウムを前駆体として用いて第１の膜層を形成するステップを更に含み得る。第１の膜層の上部は、基板の上面に非平行なファセットを規定し得る。第２の膜層は、自己平坦化され得る。第２の膜層は、第２の膜層を主に（１００）方向で成長させることで自己平坦化され得る。
【００１６】
前記方法は、第２の膜層の上部に第３の膜層を形成するステップを更に含み、第３の膜層は第３の半導体材料を含み得る。第４の半導体材料を含み得る第４の膜層は、第３の膜層の上部に形成され得る。第４の膜層は、ハンドルウエハに接合され、基板は除去され得る。第３の半導体材料および第４の半導体材料は、それぞれIII-V族材料を含み得る。基板はシリコンを含み得る。ハンドルウエハは、金属を含み得る。第３の半導体材料のバンドギャップは、第４の半導体材料のバンドギャップより大きくてもよい。前記構造は、多接合光電池を含み得る。
【００１７】
一般的には、他の形態において、本発明の実施の形態は、膜層を形成する方法を含み得る。前記方法は、基板上に配置されたマスク層に第１開口を形成するステップを含む。立方晶半導体材料を含む第１の膜層は、第１開口に形成される。第１の膜層は、基板の上面上に垂直に延伸するのに十分な厚さを有する。立方晶半導体材料をも含む第２の膜は、第１の膜層に形成される。第１の膜層の縦方向成長速度は、第１の膜層の横方向成長速度より大きく、第２の膜層の横方向成長速度は、第２の膜層の縦方向成長速度より大きい。
【００１８】
前記方法の実施の形態は、第１の膜層を形成する前に、マスク層に第２開口を形成するステップを更に含み得る。第２の膜層を形成する前に、第１の膜層は、第２開口内に形成され得る。第２の膜層は、第１開口と第２開口との間に接合され得る。マスク層は、半導体誘電材料を含み得る。基板の第１開口は、（１１０）面を含み得、基板はシリコンを含み得る。前記方法は、前記第１開口内に第１の膜層の転位欠陥をトラップするステップを更に含み得る。第２の膜層の縦方向成長速度の増加および第２の膜層の横方向成長速度の増加は、成長条件の変更を含み得る。成長条件は、０.１気圧および７５０℃を含み得る。
【００１９】
立方晶半導体材料は、ゲルマニウム、GaAs、InP、または他のIII-V族材料を含み得る。立方晶半導体材料は、ドープされ得る。第１の膜層の欠陥は、第１開口にトラップされる。デバイスは、第２の膜層に形成され得る。デバイスは、光デバイスであり得る。第２の膜層の上部は、エッチングされ得る。第１の膜層の上部は、基板の上面に非平行なファセットを規定し得る。第２の膜層は、自己平坦化され得る。第２の膜層は、第２の膜層を主に（１００）方向で成長させることで自己平坦化され得る。
【００２０】
前記方法は、第２の膜層の上部に第３の膜層を形成するステップを更に含み、第３の膜層は第３の半導体材料を含み得る。第４の半導体材料を含み得る第４の膜層は、第３の膜層の上部に形成され得る。第４の膜層は、ハンドルウエハに接合され、基板は除去され得る。第３の半導体材料および第４の半導体材料は、それぞれIII-V族材料を含み得る。基板はシリコンを含み得る。ハンドルウエハは、金属を含み得る。第３の半導体材料のバンドギャップは、第４の半導体材料のバンドギャップより大きくてもよい。前記構造は、多接合光電池を含み得る。
【図面の簡単な説明】
【００２１】
この一般的発明概念のこれらのおよび／または他の局面および有用性は、添付の図面と併せて解釈されると、以下の実施の形態の説明から明白になり、より容易に理解される。
【図１】アスペクト比トラッピング（ART）を用いてトレンチ内にある不純物を用いることによって制御されたエピタキシャル横方向成長（ELO）を用いた断面の概略を示す図である。
【図２】アスペクト比トラッピングを用いてトレンチ内に膜層の除去と再成長を繰り返すELOを用いた断面の概略を示す図である。
【図３】アスペクト比トラッピングを用いてトレンチ内に立方晶半導体材料のELOを用いた断面の概略を示す図である。
【図４】ARTおよびELOを用いることによって太陽電池の形成を用いた断面の概略を示す図である。
【図５ａ】GeのARTとELOとの組み合わせの基板上に成長された反転型太陽電池の断面の概略を示す図である。
【図５ｂ】GeのARTとELOとの組み合わせの基板上に成長された反転型太陽電池の断面の概略を示す図である。
【発明を実施するための形態】
【００２２】
リフトオフ技術を含む基本的なARTプロセスは、"Multi-Junction Solar Cell"と題された2008年6月26日に出願された米国特許出願番号第12/147，027号に詳細に述べられている。ART技術を用いた太陽電池の形成は、"Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication"と題された2008年7月25日に出願された米国特許出願番号第12/180,254号に述べられている。
【００２３】
不純物を用いることによって制御されたELOを用いた本発明の実施の形態が図１に述べられている。ELOは、ファセット制御を用いて、ウエハ上に実行され得る。ファセットは、例えば、材料の不純物の程度を変更、成長温度を変更、成長圧力を変更、前駆体のガス流量を変更、および／または前駆体組成物を変更することで、制御され得る。ファセット制御は、少なくとも２つの目的のために望ましい。（i）所定の縦方向成長のためにELD横方向成長を増加する、および（ii）接合時の積層欠陥または転位を低減する。１つの実施の形態において、（１１０）のトレンチ内に形成されたシリコン（１００）ウエハ上のゲルマニウムのファセットは、周知のファセットの挙動を用いて制御され得る。同様の技術が他の材料および方向にも応用され得る。実施の形態は、ARTとELOとの組み合わせのためのファセット制御の応用を表しているが、本技術はELOのみに用いられてもよい。
【００２４】
図２に記載するように、本発明の他の実施の形態は、膜層の除去と再成長を繰り返すELOを用いている。ELOは、不整合のエピタキシーを成長させるように用いられる。最大の横方向成長の長さは、薄膜の最大許容厚さによって制限され得る。横方向成長の長さは、薄膜を繰り返し薄化して再成長させることで増加され得る。薄化と再成長のステップは、異なる機械で実行され得るか、または同じ機械で生じ得る。この技術は、ARTまたは従来のELOとともに用いられ得る。
【００２５】
図３に記載するように、本発明の他の実施の形態は、立方晶半導体材料の有効なELOのための方法を提供する。GaNおよび他のIII-N族半導体は、六方晶系構造を有する。横方向成長速度と縦方向成長速度との高比率（GRhorizontal / GRvertical）に有利な条件がGeなどの立方晶半導体材料、またはGaAsまたはInPなどのIII-V族材料に見られない。この実情はELOの使用をより困難にする。可能な解決法は、縦方向成長速度および横方向成長速度を選択的に制御することである。模範的なプロセスにおいて、（１１０）面の基板、例えば（１１０）面のシリコン基板で始まり得る。絶縁体は、その上に堆積され、パターン化される。ゲルマニウムまたは立方晶III-V族材料は、例えば、縦方向成長および横方向成長を促進する成長条件のもとで成長される。次いで、パラメータが＜１１０＞方向でほぼ成長させないが、＜１１０＞に垂直な方向、例えば＜１１１＞方向で著しく成長する成長条件に切り換えられる。NoborisakaらのApplied Physics Letters 86 213102 (2005)、およびNoborisakaらのApplied Physics Letters 87 093109 (2005)の文献を参照下さい。ここでのキーポイントは（１１０）基板を用いていることである。これは、実際には、高GRvertical / GRhorizontal から高GRhorizontal / GRverticalに変動させ、ELDに望ましい。
【００２６】
ARTおよびELOを用いることによって太陽電池の形成を含む本発明の実施の形態が図４に記載される。図４は、従来の多重接合構造のゲルマニウム基板を代替するのに用いられているGeのARTとELDとの組み合わせを表している。従来の構造において、GaAsのp/n接合およびInGaPのp/n接合は、ゲルマニウムウエハ上に成長される。InGaPのp/n接合は、高バンドギャップ（１.８eV）を有して、最も高いエネルギー光を収集し、GaAsのp/n接合は、中レベルのバンドギャップ（１.４eV）を有して、中間的なエネルギー光を収集する。従来の構造において、最も低いエネルギー光は、ゲルマニウムウエハの上部に形成されたゲルマニウムのp/n接合によって収集される。
【００２７】
従来の構成は、GeのARTとELOとの組み合わせがゲルマニウムウエハを代替するのに用いられた場合、うまく動作しない可能性がある。これには２つの理由がある。まず１つ目の理由は、従来の多接合構成のゲルマニウムセルは、厚過ぎる可能性がある。ゲルマニウムの熱膨張係数（CTE）は、シリコンの熱膨張係数（CTE）とかなり異なる。ゲルマニウムの成長は、通常、成長温度で応力を受けないが、冷却後、応力を受ける。ゲルマニウムが厚く成長し過ぎた場合、応力を緩和するためにゲルマニウムに亀裂を形成する可能性がある。亀裂を招く可能性のある厚さは、約５〜１０ミクロンの間であり、実際の厚さは、成長温度によって決定する。従来の多接合構成に用いられるゲルマニウムセルは、少なくとも２０ミクロンの厚さが望ましい。この厚さが望ましいのは、ゲルマニウムのバンドギャップは、間接であるため、ゲルマニウムがあまりよい光吸収体ではないからである。作製されたゲルマニウムセルが薄過ぎた場合、吸収されることなく、多くの光が通過する可能性があり、セルの効率を減少させる可能性がある。この厚さも電流整合により要求される。ゲルマニウムセルが薄過ぎた場合、底部セルに生成された電流は、上部セルに生成されえる電流より低い可能性があるため、一連の接続されたデバイスの電流およびその効率を減少する。
【００２８】
２つ目の理由は、従来の構成がGeのARTとELOとの組み合わせとうまく動作しないのは、この構成のゲルマニウムとシリコン基板との間の高い抵抗によるものである。電流は、２つを連結する狭いトレンチを介してゲルマニウムとシリコンとの間を通過し得るだけである。トレンチを形成する酸化物は、その他のパスの電流をブロックする。この高い抵抗は、太陽電池の効率を減少する可能性がある。
【００２９】
図５ａおよび図５ｂは、これらの問題に対処する可能な方法を述べている。反転型太陽電池は、図５ａに表されているようにGeのARTとELOとの組み合わせの基板上に成長され得る。まず、高バンドギャップInGaPが成長し、次いでGaAs、次いでInGaAsが成長する。InGaAsバッファ層は、GaAsとInGaAsとの間に用いられ、InGaAsとGaAsとの間の格子定数の差を緩和する。InGaAs太陽電池は、InGaAsが直接遷移半導体であるため、一般的に２マイクロメータと、かなり薄く作製され、よって効率よく光を吸収する。セルが成長した後、ウエハは反転され、導電性のハンドルウエハに接合され得る。GeのARTとELOとの組み合わせの基板は、次いで選択エッチングによって除去され得る。選択エッチングは、除去されるシリコン基板が、除去されない化合物半導体太陽電池より遥かに厚いため、非常に正確に実行されることが望ましい。この選択エッチングは、KOHなどの非常に選択性のよいウェットエッチを用いることで達成される。これは、シリコンを速くエッチングするがゲルマニウムをゆっくりとエッチングする。薄層酸化物およびゲルマニウムのARTとELOとの組み合わせの膜層は、次いで別のステップで除去される。このステップは、これらの膜層が化合物半導体太陽電池に対して厚くないため、決して挑戦的ではない。
【００３０】
図５ｂは、上述の２つの問題が反転型太陽電池の方法でうまく対処されているのを示している。低エネルギー光を吸収するInGaAs太陽電池は、亀裂を生じることなく、ゲルマニウムのARTとELOとの組み合わせの基板上に成長されるほど薄い。ハンドルウエハは、太陽電池の電流の低抵抗経路を提供する。
【図１】
0005416212.tif 000002
【図２】
0005416212.tif 000003
【図３】
0005416212.tif 000004
【図４】
0005416212.tif 000005
【図５ａ】
0005416212.tif 000006
【図５ｂ】
0005416212.tif 000007