(57)【特許請求の範囲】
【請求項１】
第１の端末と第２の端末を備え、前記第１の端末と第２の端末の間に加えられる電圧の極性に応じて白状態と黒状態のいずれかの表示状態をとるピクセルと、
ロウ電圧をロウ電極に供給するように構成されたロウドライバと、
カラム電圧をカラム電極に供給するように構成されたカラムドライバと、
前記ロウ電圧の値に応じて前記カラム電極と前記ピクセルの第１の端末との接続を制御するスイッチング素子と、
前記ピクセルの白状態か黒状態のいずれか一方の表示状態のために前記ピクセルの第２の端末に共通電極を介して正の共通電圧レベルを供給し、かつ前記ピクセルの他方の表示状態のために負の共通電圧レベルを供給するように構成された共通電極ドライバと、
を備える電気泳動ディスプレイ装置において、
更にキャパシタ線と、
前記キャパシタ線と前記第１の端末の間に接続された蓄積キャパシタと、
前記キャパシタ線の電圧レベルと前記共通電圧レベルとを、前記蓄積キャパシタの蓄積キャパシタンス値と、前記蓄積キャパシタの蓄積キャパシタンス値と前記ピクセルのキャパシタンス値と寄生キャパシタンス値とを含む前記ピクセルの総キャパシタンスとの比により互いに関連づけて実質的に同時に切り替えるよう構成されている制御装置とを備える電気泳動ディスプレイ装置。
【請求項２】
請求項１に記載の電気泳動ディスプレイ装置において、
前記カラム電圧は正と負の値を持つ電気泳動ディスプレイ装置。
【請求項３】
請求項１に記載の電気泳動ディスプレイ装置において、
前記ロウドライバは前記ロウ電圧の絶対値を増加することによりピクセルの
不十分な充電を補償するように構成されている電気泳動ディスプレイ装置。
【請求項４】
請求項１に記載の電気泳動ディスプレイ装置において、
前記制御装置は全てのロウが非選択レベルのロウ電圧である時に前記キャパシタ線の電圧レベルと前記共通電圧レベルとを切り替えるように構成されている電気泳動ディスプレイ装置。
【請求項５】
請求項１に記載の電気泳動ディスプレイ装置において、
前記キャパシタ線は蓄積電圧ドライバに接続されて前記蓄積キャパシタに前記キャパシタ線の電圧レベルを供給し、また前記蓄積電圧ドライバは前記共通電極ドライバに接続されて前記共通電圧レベルに比例した電圧を前記キャパシタ線の電圧レベルとして供給する電気泳動ディスプレイ装置。
【請求項６】
請求項１に記載の電気泳動ディスプレイ装置において、
前記キャパシタ線は蓄積電圧ドライバに接続されて前記蓄積キャパシタに前記キャパシタ線の電圧レベルを供給し、前記蓄積電圧ドライバは前記共通電極ドライバから独立して動作するとともに前記制御装置により制御される電気泳動ディスプレイ装置。
【請求項７】
第１の端末と第２の端末を備え、前記第１の端末と第２の端末の間に加えられる電圧の極性に応じて白状態と黒状態のいずれかの表示状態をとるピクセルと、  
前記ピクセルの第１の端末にスイッチング素子を介して接続されたカラム電極と、
前記スイッチング素子を制御するロウ電極と、
前記ピクセルの第１の端末とキャパシタ線の間に接続された蓄積キャパシタと、
前記ピクセルの第２の端末に接続された共通電極とを備えた電気泳動ディスプレイ装置を駆動する方法であって、
ロウ電圧を前記ロウ電極に印加する動作と、
白状態への切り替えのために第１のカラム電圧を前記カラム電極に、第１の共通電圧を前記共通電極にそれぞれ印加する動作と、
黒状態への切り替えのために第２のカラム電圧を前記カラム電極に、第２の共通電圧を前記共通電極にそれぞれ印加する動作と、
前記共通電極への共通電圧の切り替えと実質的に同時に前記キャパシタ線に印加する蓄積キャパシタ電圧を、前記蓄積キャパシタの蓄積キャパシタンス値と、前記蓄積キャパシタの蓄積キャパシタンス値と前記ピクセルのキャパシタンス値と寄生キャパシタンス値とを含む前記ピクセルの総キャパシタンスとの比により前記共通電圧に関連づけて切り替える動作と
を備える電気泳動ディスプレイ装置の駆動方法。
【請求項８】
請求項７に記載の方法において、
前記第１のカラム電圧と前記第２のカラム電圧は極性が異なる電気泳動ディスプレイ装置の駆動方法。
【請求項９】
請求項７に記載の方法において、
更に前記ロウ電圧の絶対値を大きくすることによりピクセルの不十分な充電を補償する動作を備える電気泳動ディスプレイ装置の駆動方法。
【請求項１０】
請求項７に記載の方法において、
前記蓄積キャパシタ電圧として前記共通電圧に比例した電圧が供給される電気泳動ディスプレイ装置の駆動方法。
【請求項１１】
請求項７に記載の方法において、
前記蓄積キャパシタ電圧と前記共通電圧は共通に制御され互に独立したドライバにより供給される電気泳動ディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスプレイ装置に関するもので、例えば電圧レベルが可変な電気泳動ディスプレイでカラーシーケンシャル方式のアドレシングを行うディスプレイ装置に関するものである。
【背景技術】
【０００２】
液晶（LC）や電気泳動などを用いたディスプレイは駆動電極もしくはピクセル電極と共通電極に挟まれた媒体に保持された液晶粒子を含んでいる。ピクセル電極は、例えばディスプレー上で画像を生成するようにスイッチをオン／オフするアレー状の薄膜トランジスタ（ＴＦＴ）のような、ピクセルドライバを含んでいる。ＴＦＴ間の、すなわちピクセル電極と共通電極の間の、電圧差（ＶＤＥ＝ＶＥｉｎｋ＝ＶＣＥ−Ｖｐｘ、図３と５Ａ参照。）はディスプレイの視聴者側に印加されており、この電圧が保持されている液晶粒子のマイグレーションを生じさせて画像を生成する。個々に制御されたＴＦＴやピクセルのアレイを持つディスプレイはアクティブマトリクスディスプレイと呼ばれている。
【０００３】
電気泳動ディスプレイの画像内容を変更するには、例えばイーインク社（E Ink Corporation）の製品では、新しい画像情報が５００ｍｓから１０００ｍｓ程度のある決まった時間に書き込まれる。アクティブマトリックスのリフレッシュ・レートは通常これより速いので、この書き込みでは複数のフレームで同じ画像内容をアドレシングすることになる。例えば、５０Ｈｚのフレーム・レートで２５から５０フレーム画像のような場合である。電気泳動ディスプレイなどのディスプレイを駆動する回路はよく知られている。例えば米国特許番号５,６１７,１１１（発明者：Saitoh）、国際公開番号ＷＯ２００５／０３４０７５（発明者：Johnson）、国際公開番号ＷＯ２００５／０５５１８７（発明者：Shikina）、米国特許番号６,９０６,８５１（発明者：Yuasa）、米国公開番号２００５／０１７９８５２（発明者：Kawai）での記載をそれぞれそのまま引用する。
【０００４】
図１はE-inkの原理１００を示す概念図である。ここで、媒体１３０に保持された黒のマイクロ粒子１１０や白のマイクロ粒子１１０などの色の異なる粒子はE-inkカプセル１４０の壁によりカプセル化されている。一般的にE-inkカプセルの直径は２００ミクロン程度である。電圧源１５０はピクセル電極１６０を通して接続されており、共通電極１７０はディスプレイの視聴者１８０から視聴される側に配置されている。ピクセル電極１６０の電圧をピクセル電圧Ｖｐｘ、共通電極１７０の電圧をＶＣＥとする。ピクセルすなわちカプセル１４０にかかる電圧、すなわち共通電極とピクセル電極の間の電圧差は図５ＡでＶＥｉｎkとして表示されている。
【０００５】
E-ink１４０を黒から白にアドレシングするには、例えば、ピクセルが表示効果を示すようにしなければならない。これには図３と図５ＡにあるピクセルキャパシタＣＤＥがピクセル電極１６０と１７０の間に接続され、５００ｍｓから１０００ｍｓの間−１５Ｖが印加される必要がある。すなわちピクセル電極１６０で印加されているピクセル電圧Ｖｐｘ（図５ＡではノードＰの電圧として示されている）は−１５Ｖで、ＶＥｉｎｋ＝ＶＣＥ−Ｖｐｘ＝０− (−１５)＝＋１５Ｖとなる。この間、白粒子１２０は上部の共通電極１７０に向かって移動し、黒粒子１１０はピクセルパッドとも呼ばれる下部電極（ＴＦＴなどのアクティブマトリクス側、バックプレーン側）に向かって移動する。
【０００６】
黒い画面は黒粒子１１０が共通電極１７０に向かって移動している状態であり、この黒い画面に切り替えるには、ピクセル電極１６０に、共通電極の電圧ＶＣＥに対して、正のピクセル電圧Ｖｐｘを印加する必要がある。ＶＣＥ＝０Ｖ、Ｖｐｘ＝＋１５Ｖの場合は、ピクセル（図５ＡのＣＤＥ）にかかる電圧は、ＶＥｉｎｋ＝ＶＣＥ−Ｖｐｘ＝０ −(＋１５)＝−１５Ｖとなる。ピクセル電極１６０でのピクセル電圧Ｖｐｘと共通電極の電圧ＶＣＥが０Ｖ（Ｖｐｘ＝ＶＣＥ＝0）の場合のように、ピクセルにかかる電圧ＶＥｉｎｋが０Ｖの場合、E-ink粒子１１０、１２０は交代せず、移動しない。
【０００７】
図２のグラフ２００で示すように、E-ink１４０（すなわち図３と図５ＡのＣＤＥ）の黒と白の状態の切り替え時間は、ピクセルにかかる電圧ＶＤＥすなわちＶＥｉｎｋが増加すると、減少する。グラフ２００はピクセルにかかる電圧ＶＥｉｎｋをｙ軸に、時間をｘ軸に表示してある。このグラフは黒の９５％から白の９５％への状態の切り替え、あるいはこの逆の切り替えの場合に対応する。駆動電圧の増加に対し、切り替え時間が１／２以上減少することは注目に値する。従って、切り替え速度は印加された駆動電圧に対し、直線より急激に増加する。
【０００８】
図３はセルのマトリクスすなわちアレイ４００を含むアクティブマトリクスディスプレイのピクセル（すなわち図１のカプセル１４０）を駆動する回路の等価回路を示す。このセルは図４に示すように、セルまたはピクセル当り１個のトランジスタ３１０を含む（ピクセルキャパシタＣＤＥと同様）。ピクセルのロウ方向の選択は、ゲート線すなわちピクセルのゲートをロウ方向に接続する電極３２０に適切な選択電圧を印加することにより行われる。ピクセルのカラム方向を選択する場合は、データ線すなわちカラム電極３３０を経由してピクセルに適宜電圧が印加される。ピクセルが選択された場合は、このピクセルのみに電圧が供給され、他の選択されていないピクセルには電圧が供給されないことが望ましい。選択されなかったピクセルは選択されたピクセルのアレイに供給される電圧から十分に絶縁されている必要がある。外部制御装置と駆動回路がセルマトリクス４００に接続される。外部制御装置のセルマトリクス４００への接続はフレキシブルＰＣＢ、ゴムコネクタ（elastomeric interconnects）、ＴＡＢ（Tape Automated Bonding）、ＣＯＧ（Chip On Glass）、Chip On Plasticなどの適切な技術を用いて良い。もちろん制御装置と駆動回路をアクティブマトリクス自身に中に組み込んでも良い。
【０００９】
図４では共通電極１７０が、電圧ＶＣＥを供給する電圧源ではなく、グラウンドに接続されている。トランジスタ３１０はＴＦＴであって良く、例えば図３に示すようにＭＯＳＦＥＴトランジスタ３１０でも良い。トランジスタ３１０はこのゲートＧに接続されているロウ電極３２０の電圧ＶｒｏwすなわちＶｇａｔｅによりオン／オフ動作される。すなわち、電流ＩｄがソースＳとドレインＤの間に流れる導通状態と非導通状態が切り替えられる。ＴＦＴ３１０のソースとカラム電極３３０は接続されており、カラム電圧Ｖｃｏlと呼ばれるデータすなわち画像の電圧が供給される。
【００１０】
図３に示すように、種々のキャパシタがＴＦＴ３１０のドレインに接続されている。すなわちピクセルキャパシタとも呼ばれる、表示効果を持つ表示効果キャパシタ（display effect capacitor）ＣＤＥと、図３でＴＦＴのゲートＧとドレインＤの間の鎖線で示すゲート‐ドレイン寄生キャパシタＣｇｄである。２つの選択状態すなわち２つのＴＦＴ−オン状態（図７の７６５で示す）の間、電荷を保持する、すなわちピクセル電圧Ｖｐｘ（ノードＰではカラム電圧Ｖｃｏlに近い）を保持するため、蓄積キャパシタ（strage capacitor）ＣｓｔをＴＦＴのドレインＤと蓄積キャパシタ線３４０の間に設けることができる。独立した蓄積キャパシタ線３４０の代わりに、次あるいは前のロウ電極を蓄積キャパシタ線として使用しても良い。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従来のアクティブマトリクスE-inkディスプレイには種々の欠点がある。１つの欠点は、ディスプレイのアドレシングに比較的高い電圧が用いられるため、画像更新時の消費電力が比較的大きいことである。最も単純な解決方法はアドレシング電圧を下げることである。しかしながら、電圧を下げると、図２に示すように画像更新時間の増加は直線以上となり、画像更新時間が非常に長く（すなわち画像更新が遅く）なる。もう１つの欠点はE-inkの画像更新時間が高電圧にもかかわらず比較的長いことである。このためアドレシング電圧の増加の無い、従って消費電力増加の無いディスプレイが要求されている。
【００１２】
本装置の目的は、従来のディスプレイのこれらの不具合を解決することである。
【課題を解決するための手段】
【００１３】
前記目的と他の目的はロウ電圧を供給するロウドライバとこのロウドライバに接続されたロウ電極を備えたディスプレイ装置の方法で達成される。カラムドライバはカラム電極にカラム電圧を供給するように構成されている。更に、第１の状態には正の共通電圧を、第２の状態には負の共通電圧を、共通ドライバが共通電極に供給するように構成されている。当然ながら、２以上の電圧レベルが共通電極で使用されても良い。更に、全てのロウが非選択のロウ電圧レベルである時は、制御装置は共通電極を少なくとも２つの電圧レベル間で切り替えて良い。以下の場合、ＶｃｅとＶｓｔは実質的に同時に切り替えて良い。（１）ロウが１つも選択されていない場合、または（２）ロウ選択タイミングの開始時、または（３）ロウ選択中であり、このロウ選択後には選択されたロウが、少なくとも選択期間終了までに、ピクセルをカラム電圧に充電する場合。特に、前記のＶｃｅとＶｓｔの切り替えで、１つもしくは２つ以上のピクセルが正しくない電圧（すなわちカラム電圧以外の電圧）とならないことが好ましい。前記制御装置は更に共通電極を略同一時刻に蓄積電極の蓄積電圧と略同一の電圧変化で切り替えて良い。
【００１４】
共通電極と蓄積キャパシタの前記蓄積電圧が、実質的に同時に、蓄積キャパシタンスと全キャパシタンスの比にほぼ連動して、表示効果すなわちピクセルにより生成された画像が最小の画像乱れで維持され、またより速い画像更新すなわち画像更新時間の短縮や、カラムおよびまたはロウの電圧の低減、消費電力の削減、画像の均一性の改善などの種々の利点が維持される。
【００１５】
本装置と本方法の更なる応用については以下の詳細な説明で明確となる。ここで記載された詳細な説明と実施例は、前記のディスプレイと方法の実施例であるが、本発明の説明を目的とするものであり、本発明の範囲を限定するものではない。
【図面の簡単な説明】
【００１６】
前記および他の、本発明の装置、システム、方法の特徴、形状、利点は以下の説明、添付の請求項および対応する図で良好に理解される。
【図１】図１は、従来のE-inkディスプレイ装置を示す。
【図２】図２は、E-inkの切り替え速度をアドレシング電圧の関数で示す。
【図３】図３は、従来のアクティブマトリクスディスプレイにおけるピクセルの等価回路を示す。
【図４】図４は、アクティブマトリクスディスプレイのセルアレイを示す。
【図５Ａ】図５Ａは、１つの実施例でのアクティブマトリクスのピクセルの回路を簡単にした回路を示す。
【図５Ｂ】図５Ｂは、１つの実施例での切り替え電圧のタイミングチャートを示す。
【図６】図６Ａ−６Ｃは、E-inkのアドレシングのアクティブマトリクスの駆動方法を用いた場合の種々の電圧パルスを３画像フレームに渡りしめす。
【図７】図７は、他の１つの実施例でのカラーシーケンシャル駆動方式の信号波形を示す。
【図８】図８Ａ−８Ｂは、従来の駆動方式を用いた場合の信号波形を２画像フレームに渡り示す。
【図９】図９Ａ−９Ｂは、更に他の１つの実施例でのカラーシーケンシャル方式のアクティブマトリクスの駆動方式の信号波形を２フレームに渡り示す。
【図１０】図１０Ａ−１０Ｂは、更に他のもう１つの実施例で、画像更新時間を短縮したカラーシーケンシャル方式のアクティブマトリクスの駆動方式の信号波形を２フレームに渡り示す。
【図１１】図１１は、更に他の別の実施例で、画像均一性を向上したカラーシーケンシャル方式のアクティブマトリクスの駆動方式の信号波形を示す。
【発明を実施するための形態】
【００１７】
以下の実施例についての記載は、単なる例示であり、本発明とその応用について限定するものではない。以下に、本説明の一部となっている添付する図を用いて、本システム、装置、方法の実施例を詳細に説明する。図によって説明される装置と方法を実現す実施例が示される。これらの実施例は当業者がここで開示されたシステムと方法を実施するのに十分詳細に説明される。他の実施形態を用いたり、構造的、論理的な変更を加えることは、当然ながら本発明のシステムの精神と範囲から離れることなく行えるものである。
【００１８】
従って、以下の詳細説明は限定するものではなく、本システムの範囲は付記された請求項で規定される。図中の引用番号の先頭の数字は、通常は図番号に対応するが、同じ構成要素が複数の図に現れる場合は同じ引用番号である。更に、明確にするため良く知られた装置、回路、方法は本システムの説明を不明瞭にしない程度に省略してある。
【００１９】
図５Ａは、図３に示すアクティブマトリクスのピクセルの回路と同様に、簡略に表示した回路５００である。ここではＴＦＴ３１０はロウ電極３２０からの信号で制御されるスイッチ５１０で表わされている。ピクセルすなわちE-inkは、ＴＦＴスイッチ５１０の一端と共通電極１７０の間に接続されているピクセルキャパシタＣＤＥで表わされている。
【００２０】
電圧、たとえば負電圧が、ロウ電極からＴＦＴゲートＧに印加されると、ＴＦＴ３１０すなわちスイッチ５１０はクローズするすなわち導通する。これによりＴＦＴ３１０（すなわちスイッチ５１０）のソースＳとドレインＤの間で電流Ｉｄが流れることになる。ＴＦＴを電流Ｉｄが流れると、ピクセルのノードＰの電位がＴＦＴのドレインＤでカラム電極の電位に等しくなるまで、蓄積キャパシタＣｓｔが充電または放電される。カラム電極はＴＦＴのソースＳに接続されている。もしロウ電極の電位が変化すると、例えば正電圧に変化すると、ＴＦＴ３１０すなわちスイッチ５１０はクローズし、導通がなくなり、電荷は保持され、すなわちピクセルノードＰの電圧は保持され、蓄積キャパシタＣｓｔにより維持される。つまり、ＴＦＴ３１０すなわちスイッチ５１０がオープンして非導通状態となるので、ＴＦＴのドレインＤでのピクセル電圧Ｖｐｘとして表示されているピクセルノードＰの電位は、この時は略一定となっている。
【００２１】
蓄積キャパシタＣｓｔの電荷量は所定の電位、すなわち蓄積キャパシタ線３４０とピクセルキャパシタＣＤＥのピクセルノードＰの間に電圧差を与え維持する。もし蓄積キャパシタ線３４０の電位が５Ｖ上昇すると、後述するように
0005604109.tif 000002
を仮定すれば、ピクセルノードＰの電位も約５Ｖ上昇する。これは蓄積キャパシタＣｓｔの両側の電荷がどこにも移動しないので、これらの電荷量が同じになるためである。
【００２２】
理解を容易にするため、ピクセルＣＤＥでのピクセル電圧の変化ΔＶｐｘは蓄積キャパシタＣｓｔでの蓄積キャパシタ電圧の変化ΔＶｓｔとほぼ等しいとする。すなわち、
0005604109.tif 000003
とする。特にＣｓｔが主要なキャパシタである場合はこれは正しい近似であり、この場合もこれに該当する。ＶｐｘとＶｓｔのさらに厳密な関係は以下の式（１）で与えられる。
【数１】
0005604109.tif 000004
【００２３】
全ピクセルキャパシタンスＣＴＯＴＡＬは全てのキャパシタンスの和で定義される、すなわち、
【数２】
0005604109.tif 000005
ここで、Ｃｒeｓｔはピクセルにおける他の全てのキャパシタンス（寄生キャパシタンスを含む）の和である。
【００２５】
ここで、電圧が変化してもピクセルにかかる電圧ＶＥｉｎｋに影響が無いこと、そしてこれから表示された画像にも影響が無いことが望ましい。画像に影響が無いこと、すなわちピクセル電圧に変化が無いことはΔＶＥｉｎｋ＝０であることを意味する。
【００２６】
ＶＥｉｎｋ＝ＶＣＥ−Ｖｐｘであるので
【数４】
0005604109.tif 000006
【００２７】
式（４）は、電圧が変化した際に表示効果に実質的な変化が無い画像状態の好ましい維持の方法を提示する。すなわち、例えば、黒もしくは白の状態が実質的な変化が無いように、ピクセルでの電圧変化ΔＶＥｉｎｋはゼロであることが望ましい。
【００２８】
式（１）のΔＶｐｘを式（４）に代入すると、
【数５】
ΔVCE-(ΔVst)[(Cst/CTOTAL)]=0                   (5)
となる。
【００２９】
式（５）から分かるようにΔＶＣＥとΔＶｓｔの関係は式（６）と（７）で与えられる。
【数６】
0005604109.tif 000007
【数７】
0005604109.tif 000008
【００３０】
このように、共通電極の電圧がΔＶＣＥだけ変化した時は、蓄積線の電圧変化ΔＶｓｔが式（７）を満たすように変化することが望ましい。
【００３１】
式（６）または（７）から分かるように、確実にΔＶＥｉｎｋ＝０となるように、ピクセルＣＤＥでの電圧変化ΔＶＥｉｎｋを避けるためには、そしてこれにより表示画像が実質的に変化しないような表示効果を実質的に維持するためには、共通電圧ＶＣＥと蓄積キャパシタ電圧Ｖｓｔが、実質的に式（６）または（７）で互いに表わされるように適切に、実質的に同時に変化される。特にＶｓｔとＶＣＥが式（６）または（７）を満足し、実質的に同時に変化される時には、ピクセルＣＤＥでの電圧には変化が起こらない、すなわちΔＶＥｉｎｋ＝０となる。
【００３２】
ピクセルキャパシタＣＤＥでの電圧、すなわち共通電極１７０とピクセルノードＰの間の電圧差（すなわちＶＥｉｎｋ）は表示を切り替え、他のピクセルマトリクスアレイと共に画像を形成する役割を担う。もし、共通電極１７０と蓄積キャパシタ線３４０の電位が実質的に同時に（例えばこれら２つが接続されている、または同じ制御装置５１５で制御されている場合）、かつ実質的に式（６）または（７）を満足するように変化されると、ピクセルノードＰでの電位は共通電極での電位変化と実質的に同じ大きさでかつ実質的に同時に変化することになる。事実上、これはピクセルキャパシタＣＤＥにかかる電圧ＶＥｉｎｋが一定（すなわちＶＥｉｎｋ＝０）となることを意味する。
【００３３】
これに対して、もし共通電極１７０と蓄積キャパシタ線３４０が接続されていない場合、共通電極１７０の電圧ＶＣＥはピクセルキャパシタＣＤＥでの電圧を変化させるように効果を及ぼす。すなわち、共通電極の電位ＶＣＥの変化は全ディスプレイに影響を及ぼす。更に、もし共通電極の電位ＶＣＥが、１つのロウが選択されている（すなわちＴＦＴ３１０が閉じ、導通している）時に変化すると、この選択されたロウが異なる動作となり、画像欠陥となる。
【００３４】
ここで、注目すべきは、E-ink（ピクセルすなわち表示効果のキャパシタＣＤＥ）を駆動するように設計されたアクティブマトリクス回路の蓄積キャパシタＣｓｔは表示効果キャパシタＣＤＥやゲート‐ドレインキャパシタＣｇｄの２０から６０倍大きいことである。通常、E-inkの大きなセルギャップとE-inkの材質の大きな漏れ電流のために、表示効果キャパシタＣＤＥは、小さい。漏れ電流に連動して、表示効果キャパシタＣＤＥは小さな値となるので、比較的大きな蓄積キャパシタＣstを必要とする。
【００３５】
種々の電極が電圧源および／またはドライバに接続されて良く、これらは制御装置５１５により制御されて良い。この制御装置５１５は参照番号５２０、５３０、５７０でそれぞれ示される種々の電圧源および／またはドライバなどを制御する。制御装置５１５は、たとえば等価回路５００で表わされているピクセルのセルに示されているように、種々の表示電極や配線を後述するように種々の電圧レベルのパルスにより駆動する。
【００３６】
適切な大きさとタイミングで蓄積キャパシタの電圧Ｖｓｔと共通電極の電圧ＶＣＥを変化させるため、すなわち蓄積電圧Ｖｓｔと共通電圧ＶＣＥを、実質的に同時にかつ実質的に式（７）のΔＶｓｔ＝（ΔＶＣＥ）［（ＣＴＯＴＡＬ）／（Ｃｓｔ）］による適切な大きさで変化させるため、共通電極ドライバ５７０は蓄積ドライバ５８０を通して蓄積キャパシタ線３４０に接続することができる。蓄積ドライバ５８０はプログラマブルに構成することができる。すなわち蓄積ドライバ５８０を制御装置５１５で制御するようにできる。この場合、蓄積ドライバ５８０は共通電圧ＶＣＥに対応する出力信号Ｖｓｔを生成するスケーラである。言い換えると、出力信号の電圧Ｖｓｔは共通電圧ＶＣＥに比例的に、好ましくは直線的に比例して、変化する。他の方法として蓄積ドライバ５８０は制御装置５１５から独立したドライバであって良い。この場合は共通電極ドライバ５７０と蓄積ドライバ５８０の接続は不要である。制御装置５１５は蓄積電圧と共通電圧Ｖｓｔ、ＶＣＥを実質的に同時に変化させるように構成してもよい。この蓄積電圧と共通電圧の変化は例えば式（６）または（７）で示す関係を満たすように対応している。
【００３７】
蓄積電圧と共通電圧Ｖｓｔ、ＶＣＥが実質的に同時に切り替えられない場合は、表示画像の欠陥となる。更に、図５Ｂに示すように、蓄積電圧と共通電圧Ｖｓｔ、ＶＣＥは実質的に同時に切り替えられるだけでなく、どのロウも選択されていない時に切り替えられる。Ｖｓｔ、ＶＣＥが同時に切り替えられる場合としては、（１）ロウが１つも選択されていない時、または（２）ロウ選択の開始時、または（３）ロウ選択中でこの選択期間が終了するまでにピクセルがカラム電圧レベルまで充電された後、である。特に、ＶＣＥとＶｓｔの切り替えが１つまたは２つ以上のピクセルが正しくない電圧（すなわちカラム電圧以外の電圧）に充電されることにならないようにすることが好ましい。特に、図５Ｂはロウ１、２、Ｎのロウすなわちゲートの電圧を示す。ここでは、たとえば低レベルＶｒｏｗ−ｓｅｌｅｃｔ５９０がロウを選択し、すなわちＴＦＴ５１０をオン（導通状態、スイッチ閉）にし、高レベルＶｒｏｗ  ｎｏｎ−ｓｅｌｅｃｔ５９２がＴＦＴ５１０をオフ（非導通状態、スイッチ開）にする。複数のロウは各ロウに適切な電圧を与えてシーケンシャルに１つづつ選択される。ここで、第１と第２の段階５９６、５９８の間の切り替え期間５９４で選択されるロウは無い。Ｖｓｔ、ＶＣＥが実質的に同時に切り替えられる場合としては、（１）ロウが１つも選択されていない時、または（２）ロウ選択の開始時、または（３）ロウ選択時の間でこの選択期間が終了するまでにピクセルがカラム電圧レベルまで充電された後、である。特に、ＶＣＥとＶｓｔの切り替えが１つまたは２つ以上のピクセルが正しくない電圧（すなわちカラム電圧以外の電圧）に充電されることにならないようにすることが好ましい。共通電圧Ｖｓｔ、ＶＣＥの変化のタイミングの観点とは関連が無いが、見易くするためカラム電圧も図５Ｂに示してある。なお、切り替え期間５９０はシーケンシャルロウアドレシングに割り込みが入った場合にはどのタイミングでも良い。例えば全てのロウのアドレシングの後、またはロウの半分のアドレシングの後、更にはどの番号のロウのアドレシングの後でも、所望の時刻に行って良い。切り替え期間５９０の後、次のロウがアドレシングされ、シーケンシャルロウアドレシングが再開される。
【００３８】
制御装置５１５はどのようなタイプの制御装置および／またはプロセッサであっても良い。本発明の装置、ディスプレイ、方法に適合して動作するように構成され、記述されたような種々の電圧レベルとタイミングのパルスでディスプレイ５００を駆動する、種々の電圧源および／またはドライバ５２０、５３０、５７０、を制御するようになっていれば良い。メモリ５１７が制御装置／プロセッサ５１５の一部となっているか、あるいは結合されて動作しても良い。
【００３９】
メモリ５１７はデータを格納するのに適切なものであればどのようなタイプのもの（例えば、ＲＡＭ、ＲＯＭ、リムーバブルメモリ、ＣＤ−ＲＯＭ、ハードドライブ、ＤＶＤ、フレキシブルディスク、またはメモリカード）でも良い、また伝送媒体すなわちネットワークを通じてアクセスできるもの（例えば、光ファイバ、ワールドワイドウェブ、ケーブル、時間分割マルチアクセスを利用したワイヤレスチャネル、コード分割マルチアクセス、または他のラジオ周波数チャネル）でも良い。情報を格納および／または伝達できるように開発され知られているものであって、コンピュータ装置と共に使用するのに適合していれば、どの媒体であってもコンピュータ読み込み用の媒体および／またはメモリとして使用して良い。メモリ５１７または更に他のメモリはアプリケーションデータを格納して良い。このメモリは他の所望のデータと共に制御装置および／またはプロセッサ５１５からアクセスでき、本発明の装置、ディスプレイ、方法と適合して動作するように制御装置および／またはプロセッサ５１５を設定する。
【００４０】
追加のメモリを使用しても良い。コンピュータ読み込み可能な媒体５１７および／または他のどのようなメモリも、長期メモリ、短期メモリまたはこれらのコンビネーションであって良い。これらのメモリはプロセッサ５１５に本発明に開示する方法、動作、機能を実装して構成する。これらメモリはプロセッサ５１５に分散していても、一か所にまとまっていても良い。ここでは追加のプロセッサがあっても良く、複数が分散していても、１個であっても良い。メモリは電気的、磁気的、光学的メモリ、またはこれらのコンビネーション、または他のストレージタイプの装置として実装しても良い。更に、「メモリ」は、プロセッサからアクセスされアドレス指定できる空間を持ち情報を読み書きできるどのようなものも含むように広く解釈されるべきである。この定義により、ネットワーク上の情報もやはりメモリ５１７の範囲にある。例えば、プロセッサ５１５はネットワークから本装置に適合した動作の情報を取り出しても良いからである。
【００４１】
プロセッサ５１５は、電圧供給源および／またはディスプレイ５００を駆動するドライバ５２０、５３０、５７０を制御する制御信号を供給すること、および／または後述する種々の駆動方法のアドレシングに適合した動作を実行することができる。プロセサ５１５は特定用途向けのものでも汎用の集積回路であっても良い。更に、プロセッサ５１５は、本システムに適合して動作する専用のものであっても、多くの機能の内１個だけが本システムに適合して動作するのであれば汎用のプロセッサであって良い。プロセッサ５１５は、プログラムの一部または複数の部分プログラムを利用して動作しても良く、または変調器、複調器などのハードウェアであっても良く、もしくはＴＶ、ＤＶＤプレーヤ／レコーダ、携帯情報端末（ＰＤＡ）、携帯電話、等の専用あるいは多目的の集積回路を利用した表示装置を動作しても良い。
【００４２】
専用でも共有でもどのようなタイプのプロセッサを使用しても良い。プロセッサはマイクロプロセッサ、ＣＰＵ（central processing unit）、ＤＳＰ（digital signal processor）、ＡＳＩＣ、または同じ機能を持つ光デジタルデバイスやアナログ電子回路などの、他のどのようなプロセッサや制御装置を含んで良く、電子技術や構造を用いて良い。プロセッサは通常ソフトウェアで制御され、メモリを持ちあるいはメモリと交信し、これらのメモリはユーザの希望によりソフトウェアやデータを格納する。
【００４３】
当然、制御装置／プロセッサ５１５、メモリ５１７、とディスプレイ５００は（全体的あるいは部分的）一体型ユニットの全部あるいは一部であって良い。一体型ユニットはフレキシブル、ロール可能、巻きつけ可能なディスプレイ装置のようなディスプレイを含むような装置であっても、電話機、電気泳動ディスプレイ、他のＰＤＡ、ＴＶ、コンピュータ、または他の電子装置などのディスプレイを含むような装置であっても良い。更にプロセッサは、１個のデバイスに集積されたものの代わりに、電子装置あるいは筺体とピクセルマトリクスを備えた取り付け可能なディスプレイ５００の中に分散していても良い。
【００４４】
アクティブマトリクスディスプレイは１つのロウが同時に駆動される。１枚のフレーム時間内でＴＦＴをオンにする電圧を印加し全てのロウがシーケンシャルに選択される。すなわちＴＦＴは非導通状態から導通状態に変化する。図６Ａ−６Ｂは等価回路（図３の３００と図５Ａの５００）の種々のノードにおける電圧を時間に対して示したものである。
【００４５】
図６Ａは、特に３つのフレーム６１０、６１２、６１４のグラフ６００で、アクティブマトリクス駆動方法でのE-inkのアドレシングを、４つの電圧パルスを重ねて示す。実線６２０は図３と５でロウ電極３２０でのロウ電圧Ｖｒｏｗを示す。Ｖｒｏｗは図６でも示されているが、簡単にするため、４つの電圧パルスの内２個だけ表示されており、他の２個は図６Ｃに表示されている。図６Ａで点線６５０は、図１、３、５に示す共有電極１７０での電圧ＶＣＥを示す。ＶＣＥは図６Ｂにも示されている。図６Ａで鎖線６３０は、図３、５のカラム電極３３０の電圧Ｖｃｏｌを示す。Ｖｃｏｌは図６Ｃでも示されている。図６Ａの一点鎖線６４０は図５ＡのピクセルキャパシタＣＤＥの一方の端末のピクセルノードＰでのピクセル電圧Ｖｐｘを表わしている。Ｖｐｘは説明のため図６Ｃにも示してある。
【００４６】
図６Ａのグラフ６００はｐ型ＴＦＴのアクティブマトリクスバックプレーンの薄膜電子回路に印加されるパルスを示す。ｎ型（例えばアモルファスシリコン）ではロウパルスと共通電極の電圧の極性が変わる。図６Ａのグラフ６００では、６個のロウが６個の点線のパルス６３０で示されているが、実際のディスプレイはもっと多くのロウを持っている。
【００４７】
ホールド時間すなわちフレーム６１０の非選択期間６１８は図６Ａに示すように、実線６２０のロウ電圧Ｖｒｏｗは高レベル、例えば２５Ｖで、ＴＦＴ３１０をオフ（非導通状態、すなわちスイッチ５１０は開）にする。フレーム６１０の選択部分６１６の間ＴＦＴ３１０は導通状態であり（すなわちスイッチ５１０は閉じ、選択されたロウがアドレシングされている）、図５Ａに示す選択されたロウのピクセルキャパシタ（ＴＦＴ３１０すなわちスイッチ５１０のドレイン側の全キャパシタンス）はカラム電極３３０に供給された電圧まで充電される。フレームの残りの時間６１８の間（すなわちホールド時間）、例えば図５Ｂに示すように、現在のロウはアドレシングされず他のロウがシーケンシャルにアドレシングされる。ホールド期間６１８の間、ＴＦＴは非導通状態であり、例えば蓄積キャパシタ（図３と５）Ｃｓｔに蓄えられた電荷により、ピクセルキャパシタの電荷は維持される。
【００４８】
負の電圧６３０、例えば−１５Ｖ、がピクセルに印加されると、このピクセルは白の状態に向け切り替えられ、正の電圧、例えば＋１５Ｖ、がカラム５３０に印加されると、ピクセルは黒い状態に向け切り替えられるが、これは図１に示す通りである。１つのフレームの間、いくつかのピクセルは白に向かって、他のものは黒に向かって切り替えられる。薄膜電子回路やアドレス指定可能なＴＦＴまたはE-inkを持つピクセル電極のアクティブマトリクスのバックプレーンにおいては、通常の各電圧は、ロウ選択電圧（選択期間６１６の間）は−２５Ｖで、ロウの非選択電圧（非選択期間６１８の間）は＋２５Ｖ、カラム電圧は−１５Ｖ（白ピクセル）と＋１５Ｖ（黒ピクセル）の間、そして共通電極電圧は＋２．５Ｖである。これらは図６Ａ−６Ｃに示す。
【００４９】
図７はディスプレイのアドレシング方法７００を示す。ここではモノクローム（例えば黒と白、もしくは他の２種類の色）を例に示すが、全イメージは２つのアドレシング段階の後に書き込まれる。１番目のアドレシング段階７１０では、黒状態の方向に切り替えられなければいけないピクセルが、最初の電圧レベルすなわち「黒」電圧７２０（例えば＋１５Ｖ）で、アドレシングされる。基準電圧Ｖｒｅｆでアドレシングされるピクセルは切り替え状態は変化しない。
【００５０】
２番目のアドレシング段階７４０の間で、白状態の方向に切り替えられなければいけないピクセルが、２番目の電圧レベル、すなわち「白」電圧７５０（例えば−１５Ｖ）で、アドレシングされる。他の全部のピクセルは基準電圧（例えば０Ｖ）でアドレシングされ、２番目のアドレシング段階７４０の間は第１段階と同様に切り替え状態は変化しない。これら２つのアドレシング段階の後、結果として完全な画像（黒と白）が書き込まれる。
【００５１】
図７は実施例の信号波形の電圧をボルトで、ミリ秒単位の時間に対して示したものである。ここでは例として、前述の１番目のアドレシング段階７１０でピクセルが黒状態に向かって切り替えられ、２番目のアドレシング段階で基準電圧が印加されて黒状態を維持する場合の、アドレシング方法を示している。図７の上側の信号波形７６０はロウｉに印加される。ここで、ロウ電圧（すなわちロウ電極に印加されたＶｇａｔｅ）の低電圧レベルＶｓｅｌｅｃｔ７６５はロウ選択電圧Ｖｓｅｌｅｃｔである。高電圧レベルＶｎｏｎ−ｓｅｌｅｃｔ７７０はＴＦＴ３１０（すなわち図３と５のスイッチ５１０）のゲートＧに印加される非選択電圧レベルであり、ＴＦＴスイッチ３１０、５１０を閉じて、ＴＦＴ３１０を導通状態にする。
【００５２】
図７の中央の信号波形７８０はカラムｊに印加される。ここで実線７８２、７８４、７８６はロウｉとカラムｊが交差するピクセルに印加される電圧レベル（Ｖｂｌａｃｋ７２０とＶｒｅｆ７５０）を示す。点線７８８はこのカラムｊに接続された他のピクセルに印加される電圧で、電圧レベルＶｂｌａｃｋ７２０、Ｖｒｅｆ７３０とＶｗｈｉｔｅ７５０である。
【００５３】
図７の下の信号波形７９０はノードＰ（図３と５参照）におけるピクセル電圧Ｖｐｘで、ロウｉとカラムｊが交差するところのピクセルキャパシタＣＤＥに印加される。従ってこの信号には中央の信号７８０の実線７８２、７８４、７８６が関連している。１番目のアドレシング段階７１０の最後のフレームが示されているが、ここで、Ｖｂｌａｃｋ７２０はピクセルキャパシタＣＤＥに印加され（すなわちＶｐｘ＝Ｖｂｌａｃｋ）、これによりピクセルは黒状態に向け切り替えられる。これに続いて２番目のアドレシング段階７２０の最初のフレームとなるが、ここではピクセルは７８４での基準電圧Ｖｒｅｆ７３０まで充電され、切り替え状態は変化しない。これによりE-inkカプセル１４０（図１）の中の粒子は現在の場所に留まり移動しない、すなわちピクセルは黒状態のままである。２番目のアドレシング段階７２０の最初のフレームの間に、他のピクセル（図示していない）は白状態に向けて充電される。このようにしてこれらの２つのアドレシング段階の後、全画像が書き込まれることになる。
【００５４】
１つの実施例ではカラーシーケンシャルでの更新方法が、低減したアドレシング電圧で実施されている。特に図７のアドレシング方法が用いられた場合、カラム電圧Ｖｃｏlは１／２低減される。ロウ電圧Ｖｒｏｗも同様に低減される。これはディスプレイの消費電力を削減し、多くの市販のカラムとロウのドライバを使用することが可能となる。フレキシブルな薄膜ディスプレイにおいては、カラムとロウ電圧の低減はディスプレイを長寿命にする。これは使用される電圧がトランジスタのストレス効果を決定するからである。
【００５５】
図８Ａ−８Ｂでは、従来の駆動方法が示されている。図９Ａ−９Ｂでは１つの実施例での駆動方法が示されているが、この駆動方法ではカラム電圧が、図８Ａ−８Ｂで示す従来の駆動方法に比べ、半分になっている。
【００５６】
図８Ａ−８Ｂはそれぞれ、従来のアクティブマトリクスの駆動方法８００、８０５を用いた場合の、種々の信号の電圧レベルを時間に対して示す。実線８１０は１つのロウ電圧Ｖｒｏｗを示す。これはＴＦＴ３１０（図３）のゲート電圧Ｖｇａｔｅでもある。ゲートすなわちロウ電圧Ｖｒｏｗ（またはＶｇａｔｅ）は＋２５Ｖと−２５Ｖの間である。鎖線８２０で示す０ＶのＤＣ電圧は、図３と５に示す、対応する蓄積キャパシタ線３４０の電圧である。共通電極の電圧ＶＣＥも図３と５に示す。点線８３０はカラムの電圧Ｖｃｏｌで＋１５Ｖと−１５Ｖの間である。鎖線８４０はピクセル電圧Ｖｐｘ（ノードＰにおける）であり、前記のロウとカラムに接続するピクセルに印加される。ピクセルは図３と５のＣＤＥで示されている。
【００５７】
図８Ａは負のカラム電圧８３０を点線で示す。これに対応して、負のピクセル電圧Ｖｐｘ、例えば−１５Ｖ（白ピクセルの場合）が図４と５のノードＰに印加される。ノードＰは図１のピクセル電極１６０である。Ｖｐｘ８４０の鎖線で示されるように、ゲートすなわちロウ電圧Ｖｒｏｗ電圧（例えばＶｒｏｗ＝＋２５Ｖ）により、ＴＦＴスイッチ３１０をオフにする（図３すなわち図５Ａで示すスイッチ５１０を開く）と、負のピクセル電圧Ｖｐｘは少しずつ（ゼロボルトに向かって）放電し始める。図８Ｂは正の電圧Ｖｃｏｌ８３２を点線で表わす。これに対応した正のピクセル電圧Ｖｐｘ、例えば＋１５Ｖ（黒ピクセルの場合）、も示す。ここで正のピクセル電圧Ｖｐｘ８４２は、ゲートすなわちロウ電圧Ｖｒｏｗ電圧（例えばＶｒｏｗ＝＋２５Ｖ）により、ＴＦＴスイッチ３１０をオフにする（図３すなわち図５Ａで示すスイッチ５１０を開く）と、少しずつ（ゼロボルトに向かって）放電し始める。
【００５８】
鎖線Ｖｐｘ８４０、８４２で示されるように、ピクセル電圧Ｖｐｘは最初のフレーム８５０の前に０Ｖから開始し、少しずつ放電して、２番目のフレームの開始時に、要求されるピクセル電圧に近づく。２つのロウ選択パルスすなわちゲートパルス８１０の間、カラム電極電圧Ｖｃｏｌ８３０、８３２は０Ｖであるが、実際のディスプレイのカラム電圧は全く０にならないこともある。これは接続されている他のピクセルがアドレシングされているからである。図８Ａ−８Ｂで示すパルスは薄膜電子回路でｐ型ＴＦＴを備えたアクティブマトリクスバックプレーンでは典型的なパルスである。ｎ型ＴＦＴ（例えばアモルファスシリコン）では、ロウパルスと共通電極電圧の極性は反転している。
【００５９】
図９Ａ−９Ｂは、図８Ａ−８Ｂで示してあると同様に、白黒もしくはカラーシーケンシャルのアクティブマトリクス駆動方法９００、９０５を用いて、本発明のディスプレイと駆動方法について２つのフレームで信号電圧レベルを示したものである。ピクセル電圧は黒と白のピクセルの場合のものであるが、２つのピクセル電圧に対するものであればどの２色であっても良く、カラー画像を生成する追加のピクセルの電圧であっても良い。カラーの追加（または選択可能な）ピクセル電圧には赤、緑、青がある。
【００６０】
図８Ａ−８Ｂでのグラフと同様に、図９Ａ−９Ｂにおいて、実線９１０のグラフはロウの電圧Ｖｒｏｗを示す。点線のグラフ９３０、９３２はカラム電圧Ｖｃｏｌである。鎖線グラフ９４０、９４２はノードＰでピクセル（図５ＡのＣＤＥ）に印加したピクセル電圧Ｖｐｘである。ピクセルはロウとカラムに接続されている。図９Ａの７．５Ｖの実線９４５と図９Ｂの−７．５Ｖの実線９４７は共通電極の電圧ＶＣＥを示す。
【００６１】
なお、図９Ａ−９Ｂのカラム電圧Ｖｃｏｌ９３０が、図８Ａ−８Ｂでの＋１５Ｖと−１５Ｖの代わりに、＋７．５Ｖと−７．５Ｖの間になるように低減されている。更に、図９Ａに示すように、期間９６０の間にピクセルがアドレシングされ、カラム電圧Ｖｃｏｌ９３０が−７．５Ｖの場合（ゲートすなわちロウ電圧Ｖｒｏｗが−１７．５ＶでＴＦＴ３１０（図３）すなわちスイッチ５１０（図５Ａ）が閉じ、ＴＦＴが導通状態になる）、Ｖｐｘ＝Ｖｒｏｗ＝−７．５Ｖとなり共通電極の電圧ＶＣＥ９４５は＋７．５Ｖとなる（図８Ａ−８Ｂでは０Ｖである。）。 これより電位上昇（矢印９７０）すなわちピクセルＣＤＥ（図５Ａ）での電圧は、ＶＣＥ−Ｖｐｘ＝＋７．５−（−７．５Ｖ）＝＋１５Ｖとなる。これは図８Ａで示した電位上昇（矢印８７０）すなわちピクセルＣＤＥでの電圧と同じであり、０−（−１５Ｖ）＝＋１５Ｖとなる。
【００６２】
同様に、図９Ｂに示すように、期間９８０の間にピクセルがアドレシングされ、カラム電圧Ｖｃｏｌ９３０が＋７．５Ｖの場合、共通電極の電圧ＶＣＥ９４７は、図８Ｂの参照番号８２０で示される０Ｖに代わり、−７．５Ｖとなる。これより電位低下（矢印９９０）すなわちピクセルＣＤＥでの電圧は、ＶＣＥ−Ｖｐｘ＝−７．５−（＋７．５Ｖ）＝−１５Ｖとなる。これは図８Ａで示した電位低下（矢印９９０）すなわちピクセルＣＤＥでの電圧と同じであり、０−（＋１５Ｖ）＝−１５Ｖとなる。
【００６３】
上記で説明されたように、図８Ａ−８Ｂと図９Ａ−９Ｂで示された駆動方法はピクセルＣＤＥでの同じ１５Ｖの電位上昇または低下を伴う。しかし、この図９Ａ−９Ｂで示す駆動方法のピクセルＣＤＥでの１５Ｖの電位差は低減された絶対電圧値で実現され、例えば図９Ｂにおいてはカラム電圧Ｖｃｏｌが＋１５Ｖから＋７．５Ｖに低減され、図９ＡにおいてはＶｃｏｌの絶対値は１５Ｖから７．５Ｖに低減されている。
【００６４】
これに対応して、図８Ａ−８Ｂで示す従来の駆動方法８００、８０５と比べ、カラム電圧Ｖｃｏｌ９３０、９３２もまた（図８Ａ−８Ｂでの±１５から）＋７．５Ｖと−７．５Ｖの間になるように低減されている。ゲートすなわちロウ電圧Ｖｒｏｗ，Ｖｇａｔｅ９１０もまた、図９Ａ−９Ｂに示すカラーシーケンシャルのアクティブマトリクス駆動方法９００、９０５において低減されている。とりわけ、ゲートすなわちロウ電圧Ｖｒｏｗは図８Ａ−８Ｂで示す従来の駆動方法８００、８０５の±２５から＋１７．５Ｖと−１７．５Ｖの間になるように変更または低減されている。
【００６５】
図９Ａ−９Ｂに示すように、ピクセル電圧Ｖｐｘは最初のフレーム９５０の前に０Ｖで開始し、２番目のフレーム９６０の開始時に要求されるピクセル電圧に近づく。ピクセルがアドレシング段階の間（ゲートすなわちロウの電圧Ｖｒｏｗが＋１７．５Ｖの時）でピクセルが切り替えられていない時、カラム電圧Ｖｃｏｌは共通電極の電圧ＶＣＥと等しい（例えば図９Ａの＋７．５Ｖ、図９Ｂの−７．５Ｖと等しい）。
【００６６】
図８Ａでは、ピクセルはＶｐｘ＝−７．５Ｖ（すなわち白ピクセル）に充電され、共通電極は＋７．５Ｖに設定される。基準電圧（すなわち期間９９２、９９４の間で他のピクセルに印加されるカラム電圧Ｖｃｏｌ）は、アドレシング段階９９２、９９４の間で他の切り替えられないピクセルに対しては、＋７．５Ｖである。このアドレシング段階ではゲートすなわちロウ電圧Ｖｒｏｗは＋１７．５Ｖである。図８Ｂでは、ピクセルはＶｐｘ＝＋７．５Ｖ（すなわち黒ピクセル）に充電され、共通電極は−７．５Ｖに設定される。基準電圧は、アドレシング段階９９２、９９４の間で他の切り替えられないピクセルに対しては、−７．５Ｖである。図９Ａ−９Ｂに示すグラフは薄膜電子回路でｐ型ＴＦＴを備えたアクティブマトリクスバックプレーンでのパルスである。ｎ型ＴＦＴ（例えばアモルファスシリコン）では、ロウパルスと共通電極電圧の極性は反転している。
【００６７】
２つの駆動段階で異なる共通電極の電圧を設定する場合、すなわち図９Ａの「白」段階では＋７．５Ｖ、図９Ｂの「黒」段階では−７．５Ｖとすると、ディスプレイは１５Ｖの振幅（すなわち＋７．５Ｖと−７．５Ｖの間）のカラム電圧でアドレシングされる。これは図８Ａ−８Ｂで矢印７７０と７８０で示す従来のアドレシング方法で用いられる３０Ｖの電圧振幅の半分となっている。この３０Ｖの電圧振幅は±１５Ｖの間である。
【００６８】
実効的なピクセル電圧Ｐｐｘｅｆｆ（Ｐｐｘｅｆｆは共通電極の電圧ＶＣＥと比較した図５ＡのノードＰでの相対的なピクセル電圧）は「白」段階（図９Ａ）の間は、白状態に向かって切り替えられているピクセルに対しては−１５Ｖである。すなわちピクセルは等価的または実効的な電圧−１５Ｖで充電される（−７．５Ｖではない）。そしてこのアドレシング段階の間に切り替えられないピクセルに対してはＰｐｘｅｆｆは０Ｖとなる。すなわち、切り替えられないピクセルはノードＰ（図５Ａ）で＋７．５Ｖに充電される。ここで＋７．５Ｖは共通電極の電圧ＶＣＥ（図９Ａ）と等しく、従って実効的ピクセル電圧Ｐｐｘｅｆｆは０Ｖとなる。言い換えると、ピクセルキャパシタＣＤＥにかかる電圧ＶＥｉｎｋは０Ｖとなる。これは、同じ＋７．５Ｖの電圧がピクセルキャパシタＣＤＥの両端（図５Ａ）に供給されるので、ピクセルキャパシタＣＤＥにかかる電圧差が無くなるからである。
【００６９】
実効的ピクセル電圧は「黒」段階（図９Ｂ）の間は、黒状態に向かって切り替えられるピクセルは＋１５Ｖであり（すなわちピクセルは、＋７．５Ｖでなく、等価的または実効的な電圧＋１５Ｖで充電される）、このアドレシング段階で切り替えられないピクセルに対しては０Ｖである。すなわち、これらの切り替えられないピクセルはノードＰ（図５Ａ）で−７．５Ｖに充電され、この−７．５Ｖは共通電極の電圧ＶＣＥ（図９Ｂ）に等しいので実効的ピクセル電圧Ｐｐｘｅｆｆは０Ｖになる。
【００７０】
ピクセルＣＤＥ（図５Ａ）にかかる電圧ＶＥｉｎｋ±１５Ｖは±７．５Ｖに変えることができる。これは±７．５Ｖでピクセルを充電する代わりに、０Ｖでピクセルを充電するように共通電圧ＶＣＥを変更することによる。ＶＣＥ＝０Ｖの時、ピクセルにかかる電圧ＶＥｉｎｋは±１５Ｖの代わりに±７．５Ｖとなる、すなわち、−７．５Ｖ（「白」段階）から＋７．５Ｖ（「黒」段階）になる。ピクセルにかかる電圧ＶＥｉｎｋに２種類、±１５Ｖと±７．５Ｖ、を準備することにより、ピクセルの黒白間の駆動を２つの異なる速度で行うことができる。
【００７１】
ここで注目すべきは、前述の種々の実施形態における駆動方法で、ピクセルＣＤＥでの電位差、±１５Ｖ振幅、は従来の駆動方法と同じであることである。これは図８Ａ−８Ｂの矢印８７０、８９０と図９Ａ−９Ｂの矢印９７０、９９０で分かる。しかしながら、要求されるカラム電圧Ｖｃｏｌは１５Ｖ（図８Ａ−８Ｂの参照番号８３０）から７．５Ｖ（図８Ａ−８Ｂの参照番号８３０）に１／２低減されている。
【００７２】
図９Ａ−９Ｂに示すカラーシーケンシャルの駆動方法９００、９０５では、全画像更新時間は図８Ａ−８Ｂの従来の駆動方法８００、８０５より長くなる。これは実際のピクセル電圧の絶対値が１５Ｖの代わりに７．５Ｖになるためである。しかしながら、図２に示すように駆動電圧と画像更新時間の非直線的関係のため、画像更新時間の減少のファクターは、更新シーケンスにより、通常１．１から２の間である。従来のアドレシング方法８００、８０５が半分のカラム電圧で行われた場合、すなわち１５Ｖの代わりに７．５Ｖとした場合、画像の更新時間増加のファクターは２から３倍となる。図９Ａ−９Ｂに示すカラーシーケンシャルの駆動方法９００、９０５の場合にはこの係数は１．１から２である。これは図８Ａ−８Ｂと図９Ａ−９Ｂに示す駆動方法でカラム電圧レベルを共に±７．５Ｖに下げた場合（図８Ａ−８Ｂでは±１５Ｖ）、画像更新時間の増加（すなわち画像更新速度の減少）は、図８Ａ−８Ｂの従来の駆動方法８００、８０５に比べ、図９Ａ−９Ｂのカラーシーケンシャルの駆動方法９００、９０５の方が少ない。
【００７３】
図８Ａ−８Ｂ、図９Ａ−９Ｂから分かるように、ロウまたはカラムの電圧Ｖｒｏｗ（またはＶｇａｔｅ）も２５Ｖから１７．５Ｖに低減する。図８Ａ−８Ｂで示す従来の駆動方法では、ロウ選択電圧は−２５Ｖであり、ロウの非選択電圧は＋２５Ｖである。これらはカラム電圧±１５Ｖに比べそれぞれ１０Ｖ低いか高い。図９Ａ−９Ｂに示すカラーシーケンシャルのアドレシング方法では、ロウ選択と非選択の電圧はそれぞれ−１７．５Ｖと＋１７．５Ｖである。これに対し、ピクセルの充電特性は従来のアドレシング方法（図８Ａ−８Ｂ）と同じになる。これは実効的なピクセル電圧Ｖｐｘ、すなわち電圧振幅が従来の駆動方法（（図８Ａ−８Ｂ）とカラーシーケンシャルの駆動方法（図９Ａ−９Ｂ）で、共に±１５Ｖであり、等しくなっているからである。これは図８Ａ−８Ｂと図９Ａ−９Ｂの矢印８７０、８９０、と９７０、９９０で示されている。
【００７４】
ここで注目すべきは、図９Ａ−９Ｂでは±７．５Ｖとなっているように、共通電極の電圧ＶＣＥを大きくすることなく、この共通電極の電圧ＶＣＥを０Ｖとする（これは図８Ａ−８ＢのＶＣＥと同様である）、あるいは図９Ａ−９Ｂで示す２つのアドレシング段階（白と黒のピクセル）の間にキックバックに等しい小さな正の電圧とすることができることである。ＶＣＥがほぼ０Ｖの場合、図９Ａ−９Ｂで示す２つのアドレシング段階では、ピクセルＣＤＥ（図５Ａ）にかかる同じ電圧差約±１５Ｖを維持するため、カラムとロウの電圧に異なる電圧を設定する。
【００７５】
キックバックとは以下に述べる現象のことである。ＴＦＴが導通状態（Ｖｒｏｗ＝−１７．５Ｖ）の間、ゲート−ドレインの寄生キャパシタＣｇｄとキャパシタＣｓｔ、ＣＤＥは充電される（図３と５）。ＴＦＴがオフに切り替えられる時（Ｖｒｏｗは１７．５Ｖに切り替えられる）、キャパシタＣｇｄにかかる電圧は３５Ｖ上昇する（−１７．５Ｖから＋１７．５Ｖ）。電荷はＣｇｄからＣｓｔとＣＤＥに移動し、ＶｐｘはＴＦＴのオフ切り替え後すぐに上昇する。Ｃｇｄは他のキャパシタに比べ比較的小さいので、Ｖｐｘの電位上昇は比較的小さい。
【００７６】
一般的に、前述のＶＣＥの電圧振幅端（例えば−７．５Ｖ、０Ｖ、＋７．５Ｖの振幅端）に小さな追加電圧ΔＶＣＥが必要となる。この理由は、ロウ電圧を低電圧から高電圧に変化する時に、ピクセルの寄生キャパシタンス（Ｃｇｄ）が小さな電圧ジャンプを生じさせるためである。このジャンプはキックバック電圧ＶＫＢと呼ばれ、次のように計算できる。ΔＶＫＢ＝（ΔＶｒｏｗ（Ｃｇｄ／ＣＴｏｔａｌ）。正しいＶＥｉｎｋを得るためには、これがＶＣＥに加えられなければならない。従って、この小さなキックバック電圧は前述の全てのＶＣＥ電圧に加えられなければならない。
【００７７】
更にここで注目すべきは、図９Ａ−９Ｂのカラーシーケンシャルのアドレシング方法の消費電力は図８Ａ−８Ｂの従来のアドレシング方法より少ないことである。これは消費電力は駆動電圧の２乗に比例するからである。電圧としてはカラム電圧、ロウ電圧、共通電極などがあり、これらはピクセルＣＤＥの電圧ＶＥｉｎｋを決定する（E-inkを切り替える）。Ｖｒｏｗ、Ｖｃｏｌ、ＶＣＥの変化は消費電力に対し２乗の関係で寄与する。
【００７８】
次に示す計算で、図８Ａ−８Ｂ、図９Ａ−９Ｂの、従来の駆動方法とカラーシーケンシャルアドレシングの駆動方法の消費電力を比較する。薄膜電子回路ＱＶＣＡ（Quarter Video Graphics Array）アクティブマトリクスE-inkディスプレイの消費電力が、従来駆動方法とカラーシーケンシャル駆動方法に対し計算される。このようなE-inkディスプレイは標準的なアクティブマトリクスの設計である。従って、一般的に、この設計での計算はアクティブマトリクスディスプレイの代表的なものである。
【００７９】
従来の駆動方法８００、８０５（図８Ａ−８Ｂ）での総消費電力は、
【数８】
0005604109.tif 000009
となる。
【００８０】
ロウの消費電力（Ｐｒｏｗｓ）消費電力は次の式で計算される。
【数９】
0005604109.tif 000010
【００８１】
Ｎｒｏｗｓ＝２４０、Ｃｒｏｗ＝８７ｐＦ、Ｖｇｏｆｆ＝−２５Ｖ、ｆ＝５０Ｈｚでは２．６ｍＷとなる。
【００８２】
カラムの消費電力（Ｐｃｏｌｕｍｎｓ）は次の式で計算される。
【数１０】
0005604109.tif 000011
【００８３】
カラムの最大消費電力は、Ｎｒｏｗｓ＝２４０、Ｎｃｏｌｓ＝３２０、Ｃｃｏｌｕｍｎ＝２６ｐＦ、Ｖｄａｔａｍｉｎ＝−１５Ｖ、Ｖｄａｔａｍａｘ＝１５Ｖ、ｆ＝５０Ｈｚとして４８ｍＷになる。チェッカーボードを反転させた場合のみこの消費電力に達する。
【００８４】
従来の駆動方法８００、８０５（図８Ａ−８Ｂ）の総消費電力ＰＱＶＧＡ−ｃｏｎｖは従って最小３．８ｍＷ、最大で５１．８ｍＷとなる。
【００８５】
カラーシーケンシャルアドレシングの駆動方法９００、９０５（図９Ａ−９Ｂ）の総消費電力は、
【数１１】
0005604109.tif 000012
となる。
【００８６】
この計算ではロウ電圧３５Ｖ、カラム電圧振幅１５Ｖを用いる。ロウでの最大消費電力は２．６ｍＷ／５０２×３５２＝１．３ｍＷとなる。カラムの最大消費電力は４８ｍＷ／３０２×１５２＝１２ｍＷとなる。
【００８７】
カラーシーケンシャルアドレシングの駆動方法９００、９０５（図９Ａ−９Ｂ）の総消費電力ＰＱＶＧＡ−ｐｒｏｐは従って最小１．３ｍＷ、最大１３．３ｍＷとなる。これは従来の駆動方法８００、８０５（図８Ａ−８Ｂ）の総消費電力最小３．８ｍＷ、最大５１．８ｍＷに比べほぼファクター４小さくなっている。画像更新時間は最大２倍長くなり、画像当りの消費電力はファクター２以上小さくなる。
【００８８】
更にもう１つの実施例は、図１０Ａ−１０Ｂで示すように、カラーシーケンシャルの画像更新で更新時間を短縮したものである。図１０Ａ−１０Ｂは特に２つのフレーム１０５０、１０６０での電圧レベルを時間に対して示す。ここではカラーシーケンシャルのアクティブマトリクス駆動法（ピクセルを白に駆動する方法１０００とピクセルを黒に駆動する方法１００５）を用いており、本発明のもう１つの実施例のディスプレイと駆動方法による画像更新時間の短縮がなされている。実線１０１０は１つのロウ電圧Ｖｒｏｗ（すなわちＶｇａｔｅ）を示す。点線１０３０、１０３２はカラム電圧Ｖｃｏｌである。鎖線１０４０、１０４２はピクセルＶｐｘの電圧で前記ロウとカラムに接続されたピクセル（図５ＡのＣＤＥ）にノードＰで印加される。図１０Ａで１５Ｖの実線１０４５と図１０Ｂで−１５Ｖの実線１０４７は共通電極の電圧ＶＣＥを示す。
【００８９】
ピクセル電圧Ｖｐｘは最初のフレーム１０５０の前に０Ｖで開始し、２つ目のフレーム１０６０の開始時に要求されるピクセル電圧に近づく。この実施例では、ピクセルが切り替えられない時は、カラム電圧Ｖｃｏｌは共通電極の電圧ＶＣＥと等しくなる。すなわち、図１０Ａで示す白ピクセルの駆動方法１０００ではＶｃｏｌ＝ＶＣＥ＝＋１５Ｖ、図１０Ｂで示す黒ピクセルの駆動方法１００５ではＶｃｏｌ＝ＶＣＥ＝−１５Ｖとなる。このように、実効的ピクセル電圧Ｐｐｘｅｆｆ、すなわち図５Ａで示すピクセルＣＤＥでのピクセル電圧ＶＥｉｎｋは、アドレシング段階すなわち期間１０５２の間は±３０Ｖであり、ピクセルＣＤＥが切り替えられない時の非アドレシング期間１０５４、１０６４の間は０Ｖである。しかし、重要な期間１０６２（図１０Ａ参照）以外であれば、すなわちＴＦＴの導通段階であれば、カラム電圧はどんな電圧であっても良く、特に、他のロウのカラムデータをカラム電極に印加しても良い。
【００９０】
図１０Ａ−１０Ｂで示すパルスは薄膜電子回路のｐ型ＴＦＴアクティブマトリクスバックプレーンに印加されるパルスである。ｎ型ＴＦＴ（例えばアモルファスシリコン）ではロウパルスと共通電極電圧の極性は反転している。図１０Ａでは、ピクセルは−１５Ｖ（白ピクセル）のピクセル電圧Ｖｐｘ１０４０に充電され、共通電極の電圧ＶＣＥは＋１５Ｖに設定される。基準電圧Ｖｒｅｆ１０３５（図７で説明したＶｃｏｌ）は、このアドレシング段階で切り替えられないピクセルに対しては＋１５Ｖである。図１０Ｂでは、ピクセルは＋１５Ｖ（黒ピクセル）のピクセル電圧Ｖｐｘ１０４２に充電され、共通電極の電圧ＶＣＥは−１５Ｖに設定されるが、共通電極（図１と３−５で示す１７０）に印加される電圧ＶＣＥは−１５Ｖに設定される。基準電圧Ｖｒｅｆ１０３７（図７で説明したＶｃｏｌ）は、このアドレシング段階で切り替えられないピクセルに対しては−１５Ｖである。
【００９１】
図７のアドレシング方法７００が使用される場合、図１０Ａ−１０Ｂのアドレシング方法１０００、１００５を用いることで、駆動電圧の相応の増加無しに（ＶｃｏｌとＶｒｏｗの増加無しに）、従来のアドレシング方法８００、８０５（図８Ａ−８Ｂ参照）と比べて画像更新時間を短縮することができる。図１０Ａ−１０Ｂのアドレシング方法１０００、１００５では、共通電極の電圧ＶＣＥ以外は、図８Ａ−８Ｂの従来のアドレシング方法８００、８０５と同じ電圧レベルがＶｃｏｌ、Ｖｒｏｗ、Ｖｐｘで使用されている。共通電極の電圧ＶＣＥは図８Ａ−８Ｂの０Ｖから図１０Ａ−１０Ｂでは±１５Ｖ（すなわち図１０ＡではＶＣＥ＝＋１５Ｖ、図１０ＢではＶＣＥ＝−１５Ｖ）に変更されている。これにより、図８Ａ−８Ｂの参照番号８７０、８９０で示す±１５Ｖに比べ、図１０Ａ−１０Ｂの参照番号１０７０、１０９０で示すピクセルＣＤＥにかかる電圧ＶＥｉｎｋは±３０Ｖと倍になっている。図１０Ａ−１０Ｂの増加したＶＥｉｎｋは画像更新速度を増加（すなわち画像更新時間を減少）する。この際、図８Ａ−８Ｂの従来のアドレシング方法８００、８０５に比べ消費電力の相応の増加は無い。これは電圧レベルＶｃｏｌ、Ｖｒｏｗ、Ｖｐｘは図１０Ａ−１０Ｂと図８Ａ−８Ｂで同じからである。
【００９２】
例えばフレキシブルな薄膜電子回路ディスプレイでは、このようなカラーシーケンシャルの画像更新（図１０Ａ−１０Ｂ）は組み込んだロウドライバの寿命を長くする。これはデューティサイクルが削減されるためであり、アドレシングすなわちＴＦＴのオン時間１０９０（ドライバが動作可能となる時間）が削減されるためである。デューティサイクルの削減は、より速い画像更新（すなわち画像更新時間の短縮）に対し不利な影響を与えること無しに、可能である。これは図９Ａ−９Ｂに示すような駆動方法の場合においても電圧振幅が減少するので同様である。
【００９３】
図８Ａ−８Ｂに示す１つの電圧レベル、ゼロボルト、が用いられる従来のアドレシング方法８００、８０５と比較して、図１０Ａ−１０Ｂに示す画像更新時間を短縮したカラーシーケンシャルの更新方法１０００、１００５では、共通電極ＶＣＥが、例えば±１５Ｖの正負の電圧値の間で、可変である。これはピクセルＣＤＥの電圧振幅ＶＥｉｎｋを±１５Ｖから±３０Ｖに増加させる。これにより、共通電極の電圧ＶＣＥに２つの駆動段階１０００、１００５で異なる電圧レベル、「白」段階の間は＋１５Ｖ、「黒」段階の間は−１５Ｖ、を設定することにより、ピクセル電圧にＶＥｉｎｋ＝±３０Ｖを印加してディスプレイのアドレシングが可能となる。これは図８Ａ−８Ｂに示す従来のアドレシング方法８００、８０５で用いられるピクセル電圧±１５Ｖの倍である。
【００９４】
ここで注目すべきは、図１０Ａ−１０Ｂに示す画像更新時間を短縮したカラーシーケンシャルの更新方法１０００、１００５では、ＶＥｉｎｋ＝±３０Ｖであり（参照番号１０７０、１０９０に示す）、これは図８Ａ−８Ｂに示す従来の駆動方法８００、８０５の±１５Ｖ（図８Ａ−８Ｂの８７０、８９０）の倍であるが、要求されるカラム電圧は図８Ａ−８Ｂと図１０Ａ−１０Ｂで同じＶｃｏl＝±２５Ｖであることである。 
【００９５】
ＶＥｉｎｋが±１５Ｖ（図８Ａ−８Ｂの８７０、８９０）から±３０Ｖ（図１０Ａ−１０Ｂの１０７０、１０９０）に増加されたことにより、図２に示すように、総画像更新時間が短くなる。例えば、図２に示すように、切り替え時間は２０Ｖで約２３０ｍｓとなり、１０Ｖでは切り替え時間は約６００ｍｓとなる。これにより、図１０Ａ−１０Ｂに示す画像更新時間を短縮したカラーシーケンシャルの更新方法１０００、１００５では、総画像更新時間は約４６０ｍｓ（すなわち２×２３０ｍｓ）となる。これは図８Ａ−８Ｂに示す従来の駆動方法では６００ｍｓである。画像更新時間が約２５％少なくなる（６００ｍｓから４６０ｍｓに１４０ｍｓ短縮される、１４０／６００＝２３．３３％）ので画像更新当りの電力消費は低下する。
【００９６】
更に別のもう一つの実施形態は画像均一性を改善したカラーシーケンシャルの更新の駆動方法を含むものである。ここでは実施形態は画像均一性を向上するために図９Ａ−９Ｂと図１０Ａ−１０Ｂが組み合わされている。画像の不均一性はフレキシブルな薄膜電子回路アクティブマトリクスE-inkディスプレイでは特に問題となる。これはピクセルの負電圧（すなわち白）への充電がしばしば不十分となるからである。不十分な負電圧の充電は、ピクセルＴＦＴの不均一性により、不均一な画像をもたらす。画像の均一性はロウ（すなわちゲート）の電圧Ｖｒｏｗをより大きな負電圧としてピクセルを充電することで改善される。これはＴＦＴを通って流れる電流はロウ電圧と、カラム（すなわちソース）とピクセル（すなわちドレイン）の電圧の最小値との差に依存するからである。更に画像均一性を改善するため、特にＴＦＴでのリークが画像不均一性の主因である場合は、非選択のロウ電圧と最大ピクセル電圧の差を増加させても良い。
【００９７】
図９Ａ−９Ｂで示すアドレシング方法を用いる場合、ロウすなわちＴＦＴゲートの電圧Ｖｒｏｗの振幅は１５Ｖ下げられる。すなわち、図８Ａ−８Ｂの５０Ｖ（または±２５Ｖ）のＶｇａｔｅ（すなわちＶｒｏｗ）の振幅は１５Ｖ下げられて３５Ｖ（または±１７．５Ｖ、図９Ａ−９Ｂ）になる。図９Ａ−９Ｂで示すような±１７．５ＶのＶｇａｔｅの代わりに、図１１に示すように、ロウ電圧Ｖｒｏｗすなわちゲート電圧Ｖｇａｔｅの負電圧レベルを更に下げ、−１７．５Ｖから−３２．５Ｖにしても良い。これにより電圧振幅は＋１７．５Ｖから−３２．５Ｖの５０Ｖとなる。これは、図８Ａ−８Ｂの参照番号８９５で分かるように、ロウの５０Ｖの電圧振幅１１１０（＋１７．５Ｖから−３２．５Ｖ）が従来の駆動方法のものと同じである。しかし、図１１で示すロウ選択電圧は−３２．５Ｖであり、−７．５Ｖのカラム電圧Ｖｃｏｌ１１３０やピクセル電圧より２５Ｖ低い（図１１の参照番号１１２０）。これに対し、図８Ａで示すロウ選択電圧−２５Ｖは、従来の駆動方法におけるカラムすなわちピクセル電圧−１５Ｖ（図８Ａの参照番号８９７で示す）より１０Ｖ（＝−１５−（−２５））低いだけである。一方のロウ選択電圧と他方のカラムおよびピクセル電圧の間には大きな差がある（すなわち図１１の参照番号１１２０の２５Ｖに対し図８Ａの参照番号８９７の１０Ｖ）が、これはＴＦＴ電流を増加し、これからピクセルの充電率を向上し、結果として均一性が向上することになる。
【００９８】
更に次の別のもう一つの駆動方法の実施例は共通電極における電圧の切り替えタイミング、すなわちＶＣＥの変更タイミング、に関連する。画像欠陥を避けるため、全てのロウが非選択の時に、共通電極が切り替えられる。ＶｃｅとＶｓｔは、以下の時に実質的に同時に交互に切り替えられる。すなわち（１）ロウが１つも選択されていない時、または（２）ロウ選択開始時、（３）ロウ選択時間の間で、選択されたロウが少なくとも選択期間が終了するまでにピクセルをカラム電圧まで充電する間。とりわけ好ましくは、ＶｃｅとＶｓｔの切り替えにより、１つまたは複数のピクセルが正しくない電圧（すなわちカラム電圧以外の電圧）に充電されないことである。もし１つのロウが選択されると、このロウは他の全ての非選択のロウと比べて異なる動作を行う。共通電極が切り替えあるいは変更されると、ピクセルでの電圧は変更される。これはまた画像欠陥となる。このような画像欠陥を避けるため、全てのロウが非選択の時に、共通電極の電圧ＶＣＥが切り替えられる。言い換えれば、共通電極電圧を変更する間は、全てのロウのゲート電圧（ＶｇａｔｅすなわちＶｒｏｗ）は高電圧（すなわちＴＦＴは非選択で非導通）に保持される。全てのＴＦＴがオフ（すなわち非導通）となっているので、カラム電圧Ｖｃｏｌはこの時は無関係である。
【００９９】
電圧変更の適切なタイミングは独立した蓄積キャパシタ線３４０（図３と５に示す）の設定により実現される。この電圧変更は、図５Ｂに示す切り替え期間５９４の間で、蓄積キャパシタ電圧を共通電極１７０の電圧に対応した電圧振幅で実質的に同時に変更することで行われる。蓄積キャパシタＣｓｔはほぼ少なくとも２０倍以上、ピクセルの他の全てのキャパシタより大きいので、蓄積キャパシタ電圧線３４０と共通電極１７０が共に実質的に同時に切り替えられる時も、ピクセルＣＤＥにかかる電圧ＶＥｉｎｋは実質的に同じ値を維持する。
【０１００】
前記の種々の実施例は確実な利点を提供する。例えば、カラム−データ−ドレイン電圧が１／２減少（すなわち１５Ｖから７．５Ｖに）すること、および／または、双安定なディスプレイ（例えば電気泳動）でのアドレシングの間、階調を生成する能力を失うことなくロウすなわちゲート電圧を対応して低減することである。これは多くの市販のドライバを使用することを可能とする。更なる利点にディスプレイの画像更新時間の減少がある。更に加えてフレキシブルな薄膜電子回路のE-inkディスプレイの均一性が向上する。これはカラム電圧が減少した場合に、ロウとカラムの電圧差が増加するからである。
【０１０１】
もちろん、前記のいずれの実施例または方法は１つあるいは複数の他の実施例や方法と組み合わせても良く、これによりユーザの特別な特性を理解しこれに合わせた改良や、これに関連した提案を行うことができる。
【０１０２】
最後に、前記の説明は本発明のシステムの単なる実施例であり、添付された請求項をどの実施例やこれら実施例群に限定するものでない。従って、本発明のシステムは引用された特定の実施例について特に説明してあるが、当業者であれば、以下に続く請求項に記載してある、広く、目的とする本発明のシステムの精神と範囲から離れることなく、多くの変更や他の実施例の考案を行うことが、可能である。明細書と図はこれに対応して実施例と見なされ、添付の請求項の範囲を制限することを意図していない。
【０１０３】
−請求項の解釈について−
添付の請求項の解釈においては、以下のように理解されたい。
ａ）「備える（comprising）」はその請求項に記載された以外の要素または動作を除外するものではない。
ｂ）要素の前に置かれた「a」または「an」はこれらの要素が複数存在することを除外するものでない。
ｃ）請求項中のいずれの参照記号もこの請求項の範囲を限定しない。
ｄ）いくつかの「手段（means）」が同じまたは異なる事項、ハードウェア、組み込まれたソフトウェア構造、機能で表わされている。
ｅ）いかなる開示された要素はハードウェア部分（例えばディスクリート電子回路および集積電子回路）、ソフトウェア部分（例えばコンピュータプログラム）から成って良く、またこれらの組み合わせであっても良い。
ｆ）ハードウェア部分はアナログとデジタルの１つまたは両方から成っていて良い。
ｇ）これらのいずれの開示された装置または部分は、特に記載がなければ、一緒に組み合わせても、分離して更に別の部分とされていても良い。
ｈ）特に記載がなければ、動作または手順の順序は決まっていない。 
【図１】
0005604109.tif 000013
【図２】
0005604109.tif 000014
【図３】
0005604109.tif 000015
【図４】
0005604109.tif 000016
【図５Ａ】
0005604109.tif 000017
【図５Ｂ】
0005604109.tif 000018
【図６】
0005604109.tif 000019
【図７】
0005604109.tif 000020
【図８】
0005604109.tif 000021
【図９】
0005604109.tif 000022
【図１０】
0005604109.tif 000023
【図１１】
0005604109.tif 000024