(57)【特許請求の範囲】
【請求項１】
容量性マイクロマシン加工超音波変換器（ｃＭＵＴ）アレイをパッケージングするための方法であって、
ｃＭＵＴアレイをｃＭＵＴ製造基板上に製造するステップと、
第１の誘電体パッケージ基板層を、前記ｃＭＵＴアレイ及び前記ｃＭＵＴ製造基板上に導入するステップと、
前記第１の誘電体パッケージ基板層内に第１のパターンを形成するステップであって、前記第１のパターンは、前記ｃＭＵＴアレイ上に第１の開口を有する、ステップと、
前記第１の誘電体パッケージ基板層上にパターン化される第１の導電層を導入して、前記第１の開口を通じて前記ｃＭＵＴアレイを外部と接続するための、相互接続体の少なくとも第１の部分を提供するステップと、
前記ｃＭＵＴ製造基板の一部を除去するステップとを含む、方法。
【請求項２】
前記ｃＭＵＴアレイは、複数のｃＭＵＴ要素を有し、前記第１の誘電体パッケージ基板層内の前記第１のパターンは、複数の第１の開口を、それぞれ前記複数のｃＭＵＴ要素の各々１つの上に有し、前記第１の導電層によって提供される前記相互接続体の前記第１の部分は、それぞれのｃＭＵＴ要素を前記外部と接続する複数の相互接続体を含む、請求項１に記載の方法。
【請求項３】
前記ｃＭＵＴアレイの側面は、前記ｃＭＵＴアレイが上に製造される、前記ｃＭＵＴ製造基板の上面に対応する、請求項１に記載の方法。
【請求項４】
前記ｃＭＵＴアレイを前記ｃＭＵＴ製造基板上に製造するステップは、
ｃＭＵＴ製造基板を提供するステップと、
前記ｃＭＵＴ製造基板の上面から開口パターンを形成し、前記ｃＭＵＴアレイの境界を画定するステップであって、前記開口パターンは、前記ｃＭＵＴ製造基板内の深さの一部にのみ達する、ステップと、
前記ｃＭＵＴ製造基板の前記上面に前記ｃＭＵＴアレイを形成するステップとを含み、
前記ｃＭＵＴ製造基板の前記一部を除去するステップは、前記ｃＭＵＴ製造基板の残りの部分が、前記第１のｃＭＵＴアレイのための別個の底面電極を形成するように、底面から前記ｃＭＵＴ製造基板の底部を除去するステップと、を含む、請求項１に記載の方法。
【請求項５】
前記ｃＭＵＴアレイは、前記ｃＭＵＴ製造基板上に製造された複数のｃＭＵＴ要素を備える、請求項４に記載の方法。
【請求項６】
前記開口パターンは、前記複数のｃＭＵＴ要素のそれぞれの境界も画定し、前記ｃＭＵＴ製造基板の前記底部を除去するステップは、複数の別個の底面電極を、それぞれ前記複数のｃＭＵＴ要素の各々１つに形成する、請求項５に記載の方法。
【請求項７】
前記ｃＭＵＴ製造基板の前記底部を除去するステップは、前記ｃＭＵＴ製造基板の残りから、前記ｃＭＵＴアレイの完全な分離を可能にする、請求項４に記載の方法。
【請求項８】
前記ｃＭＵＴ製造基板の前記底部を除去するステップは、
トレンチの最深端部に達するように、前記底面から前記ｃＭＵＴ製造基板を薄くするステップを含む、請求項４に記載の方法。
【請求項９】
前記ｃＭＵＴ製造基板は、素子層と、前記素子層の下の絶縁層と、前記絶縁層の下のハンドル層とを備える、ＳＯＩウエハであり、前記開口パターンは、前記絶縁層に達し、前記ｃＭＵＴ製造基板の前記底部を除去するステップは、前記ハンドル層を除去するステップを含む、請求項４に記載の方法。
【請求項１０】
前記ｃＭＵＴ製造基板は、素子層と、前記素子層の下の埋め込み空洞と、前記埋め込み空洞の下の支持層とを備え、前記開口パターンは、前記埋め込み空洞に達し、前記ｃＭＵＴ製造基板の前記底部を除去するステップは、前記支持層を除去するステップを含む、請求項４に記載の方法。
【請求項１１】
誘電体フィラー材料で、前記開口パターンを少なくとも部分的に充填するステップをさらに含む、請求項４に記載の方法。
【請求項１２】
前記開口パターンを形成するステップは、前記ｃＭＵＴアレイを形成するステップの前に行われる、請求項４に記載の方法。
【請求項１３】
前記開口パターンを形成するステップは、前記ｃＭＵＴアレイを形成するステップの後に行われ、前記開口パターンを形成するステップは、前記ｃＭＵＴアレイの最上層を切り開くステップをさらに含む、請求項４に記載の方法。
【請求項１４】
前記第１の誘電体パッケージ基板層は、可撓性である、請求項１に記載の方法。
【請求項１５】
前記ｃＭＵＴアレイを前記外部と接続するための、前記相互接続体の前記第１の部分は、前記ｃＭＵＴアレイとＩ／Ｏパッドとの間の接続体、前記ｃＭＵＴアレイと別のｃＭＵＴとの間の接続体、ならびに前記ｃＭＵＴアレイと別のシステム構成要素との間の接続体のうちの少なくとも１つを備える、請求項１に記載の方法。
【請求項１６】
前記ｃＭＵＴアレイを前記外部と接続するための、前記相互接続体の前記第１の部分は、Ｉ／Ｏパッド、ならびに前記ｃＭＵＴアレイと前記Ｉ／Ｏパッドとの間の少なくとも１つの接続体を備える、請求項１に記載の方法。
【請求項１７】
前記第１の誘電体パッケージ基板層および前記第１の導電層上に、第２の誘電体パッケージ基板層を導入するステップと、
前記第２の誘電体パッケージ基板内に第２のパターンを形成するステップと、
前記第２の誘電体パッケージ基板層上にパターン化される第２の導電層を導入し、前記ｃＭＵＴアレイを前記外部と接続するために、前記相互接続体の少なくとも第２の部分を提供するステップと、をさらに含む、請求項１に記載の方法。
【請求項１８】
前記ｃＭＵＴアレイを前記外部と接続するための、前記相互接続体の前記第２の部分は、前記ｃＭＵＴアレイとＩ／Ｏパッドとの間の接続体、前記ｃＭＵＴアレイと別のｃＭＵＴとの間の接続体、前記ｃＭＵＴアレイと別のシステム構成要素との間の接続体、ならびに前記第１の導電層と前記第２の導電層との間の接続体のうちの少なくとも１つを備える、請求項１７に記載の方法。
【請求項１９】
前記ｃＭＵＴアレイを前記外部と接続するための、前記相互接続体の前記第２の部分は、Ｉ／Ｏパッド、ならびに前記ｃＭＵＴアレイと前記Ｉ／Ｏパッドとの間の少なくとも１つの接続体を備える、請求項１７に記載の方法。
【請求項２０】
前記第２の誘電体パッケージ基板内の前記第２のパターンは、前記ｃＭＵＴアレイ上に少なくとも第２の開口を有し、前記ｃＭＵＴアレイを前記外部と接続するための、前記相互接続体の前記第２の部分は、前記第２の開口への接続体を含む、請求項１７に記載の方法。
【請求項２１】
補助的なシステム構成要素を提供するステップと、
前記第１の誘電体パッケージ基板層が、前記補助的なシステム構成要素の第１の側面上に導入されるように、前記補助的なシステム構成要素を前記ｃＭＵＴアレイに隣接するように配置するステップであって、前記第１の誘電体パッケージ基板層内の前記第１のパターンは、補助的なシステム構成要素の上に少なくとも第２の開口を有し、前記第１の導電層は、前記第１の誘電体パッケージ基板層の上にパターン化されて、前記ｃＭＵＴアレイ上の前記第１の開口、および前記補助的なシステム構成要素上の前記第２の開口を通って、前記ｃＭＵＴアレイを外部と接続するための、前記相互接続体の少なくとも一部を提供するステップと、をさらに含む、請求項１に記載の方法。
【請求項２２】
前記第１の導電層が前記第１の誘電体パッケージ基板層上に導入された後、前記第１の導電層上にさらなる電気的構成要素を製造するステップであって、前記さらなる電気的構成要素は、伝送線、キャパシタ、インダクタ、圧力センサ、スイッチ、およびＩＣチップのうちの１つ、を含む、ステップをさらに含む、請求項１に記載の方法。
【請求項２３】
容量性マイクロマシン加工超音波変換器（ｃＭＵＴ）アレイをパッケージングするための方法であって、
製造基板の第１の側面上にｃＭＵＴアレイを製造するステップと、
前記製造基板の第２の側面上に誘電体パッケージ基板層を導入するステップであって、前記第２の側面は、前記ｃＭＵＴアレイが上に製造される、前記第１の側面の反対側である、ステップと、
前記誘電体パッケージ基板層内にパターンを形成するステップであって、前記パターンは、前記ｃＭＵＴアレイ上に開口を有する、ステップと、
前記誘電体パッケージ基板層上にパターン化される導電層を導入し、前記開口を通って、前記ｃＭＵＴアレイを外部と接続するための、相互接続体の少なくとも一部を提供する、ステップと、を含む、方法。
【請求項２４】
前記導電層は、前記ｃＭＵＴアレイに接続するために製造基板を少なくとも部分的に貫通する、ウエハ貫通相互接続部材に前記開口を通して接続する、請求項２３に記載の方法。
【請求項２５】
容量性マイクロマシン加工超音波変換器（ｃＭＵＴ）アレイをパッケージングするための方法であって、
パッケージング支持構造体上にｃＭＵＴアレイを配置するステップであって、前記パッケージング支持構造体は、前記ｃＭＵＴアレイを受信するために、予め形成された空洞を有する支持基板を含む、ステップと、
前記ｃＭＵＴアレイ及び支持基板上に第１の誘電体パッケージ基板層を導入するステップと、
前記第１の誘電体パッケージ基板層内に第１のパターンを形成するステップであって、前記第１のパターンは、前記ｃＭＵＴアレイ上に第１の開口を有する、ステップと、
前記第１の誘電体パッケージ基板層上にパターン化される第１の導電層を導入し、前記第１の開口を通って、前記ｃＭＵＴアレイを外部と接続するための、相互接続体の少なくとも第１の部分を提供する、ステップと、
前記支持基板を除去するステップと、を含む、方法。
【請求項２６】
前記ｃＭＵＴアレイは、複数のｃＭＵＴ要素を有し、前記第１の誘電体パッケージ基板層内の前記第１のパターンは、複数の第１の開口を、それぞれ前記複数のｃＭＵＴ要素の各々１つの上に有し、前記第１の導電層により提供された前記相互接続体は、それぞれのｃＭＵＴ要素を前記外部に接続している複数の相互接続体を備える請求項２５に記載の方法。
【請求項２７】
前記ｃＭＵＴアレイの前記側面は、前記ｃＭＵＴアレイが上に製造される、ｃＭＵＴ製造基板の上面に対応する、請求項２５に記載の方法。
【請求項２８】
前記第１の誘電体パッケージ基板層は、可撓性である、請求項２５に記載の方法。
【請求項２９】
前記空洞は、前記空洞内に配置される時に、前記ｃＭＵＴアレイを固定するための保持部材を有する、請求項２５に記載の方法。
【請求項３０】
前記ｃＭＵＴアレイは、前記ｃＭＵＴアレイの背面からアクセス可能なウエハ貫通相互接続体を有し、前記ｃＭＵＴアレイを前記ｃＭＵＴアレイホルダに取り付けるステップは、前記ｃＭＵＴアレイの前記背面を前記パッケージ支持構造体の上面の方に向けながら、前記ｃＭＵＴアレイの表を下にして、前記ｃＭＵＴアレイホルダ上へ配置し、前記パッケージ支持構造体の前記上面から、前記ウエハ貫通相互接続体にアクセスすることを可能にするステップを含む、請求項２５に記載の方法。
【請求項３１】
前記パッケージ支持構造体の支持基板は、支持基盤層を備え、前記ｃＭＵＴアレイホルダは、前記支持基盤層の上表面に配置される付加的支持層に予め形成される空洞を備える、請求項２５に記載の方法。
【請求項３２】
前記ｃＭＵＴアレイを前記外部と接続するための、前記相互接続体の前記第１の部分は、前記ｃＭＵＴアレイとＩ／Ｏパッドとの間の接続体、前記ｃＭＵＴアレイと別のｃＭＵＴとの間の接続体、ならびに前記ｃＭＵＴアレイと別のシステム構成要素との間の接続体のうちの少なくとも１つを備える、請求項２５に記載の方法。
【請求項３３】
前記ｃＭＵＴアレイを前記外部と接続するための、前記相互接続体の前記第１の部分は、Ｉ／Ｏパッド、ならびに前記ｃＭＵＴアレイと前記Ｉ／Ｏパッドとの間の少なくとも１つの接続体を備える、請求項２５に記載の方法。
【請求項３４】
前記第１の誘電体パッケージ基板層および前記第１の導電層上に、第２の誘電体パッケージ基板層を導入するステップと、
前記第２の誘電体パッケージ基板内に第２のパターンを形成するステップと、
前記第２の誘電体パッケージ基板層上にパターン化される第２の導電層を導入し、前記ｃＭＵＴアレイを前記外部と接続するために、前記相互接続体の少なくとも第２の部分を提供するステップと、をさらに含む、請求項２５に記載の方法。
【請求項３５】
前記ｃＭＵＴアレイを前記外部と接続するための、前記相互接続体の前記第２の部分は、前記ｃＭＵＴアレイとＩ／Ｏパッドとの間の接続体、前記ｃＭＵＴアレイと別のｃＭＵＴとの間の接続体、前記ｃＭＵＴアレイと別のシステム構成要素との間の接続体、ならびに前記第１の導電層と前記第２の導電層との間の接続体のうちの少なくとも１つを備える、請求項３４に記載の方法。
【請求項３６】
前記ｃＭＵＴアレイを前記外部と接続するための、前記相互接続体の前記第２の部分は、Ｉ／Ｏパッド、ならびに前記ｃＭＵＴアレイと前記Ｉ／Ｏパッドとの間の少なくとも１つの接続体を備える、請求項３４に記載の方法。
【請求項３７】
前記第２の誘電体パッケージ基板内の前記第２のパターンは、前記ｃＭＵＴアレイ上に少なくとも第２の開口を有し、前記ｃＭＵＴアレイを前記外部と接続するための、前記相互接続体の前記第２の部分は、前記第２の開口への接続体を含む、請求項３４に記載の方法。
【請求項３８】
補助的なシステム構成要素を提供するステップと、
前記第１の誘電体パッケージ基板層が、前記補助的なシステム構成要素の第１の側面上に導入されるように、前記補助的なシステム構成要素を前記ｃＭＵＴアレイに隣接するように配置するステップであって、前記第１の誘電体パッケージ基板層内の前記第１のパターンは、補助的なシステム構成要素の上に少なくとも第２の開口を有し、前記第１の導電層は、前記第１の誘電体パッケージ基板層の上にパターン化されて、前記ｃＭＵＴアレイ上の前記第１の開口、および前記補助的なシステム構成要素上の前記第２の開口を通って、前記ｃＭＵＴアレイを外部と接続するための、前記相互接続体の少なくとも一部を提供するステップと、をさらに含む、請求項２５に記載の方法。
【請求項３９】
前記第１の導電層が前記第１の誘電体パッケージ基板層上に導入された後、前記第１の導電層上にさらなる電気的構成要素を製造するステップであって、前記さらなる電気的構成要素は、伝送線、キャパシタ、インダクタ、圧力センサ、スイッチ、およびＩＣチップのうちの１つを含む、ステップをさらに含む、請求項２５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、変換器アレイの相互接続体のパッケージングおよび作製に関し、特に容量性マイクロマシン加工超音波変換器（ｃＭＵＴ）アレイのパッケージングおよび相互接続に関する。
【０００２】
関連出願
本出願は、２００７年１２月３日に出願された米国仮特許出願第６０／９９２，０５２号、名称「ＰＡＣＫＡＧＩＮＧ  ＡＮＤ  ＣＯＮＮＥＣＴＩＮＧ  ＥＬＥＣＴＲＯＳＴＡＴＩＣ  ＴＲＡＮＳＤＵＣＥＲ  ＡＲＲＡＹＳ」、および２００８年１月３０日に出願された米国仮特許出願第６１／０２４，８４３号、名称「ＰＡＣＫＡＧＩＮＧ  ＡＮＤ  ＣＯＮＮＥＣＴＩＮＧ  ＥＬＥＣＴＲＯＳＴＡＴＩＣ  ＴＲＡＮＳＤＵＣＥＲ  ＡＲＲＡＹＳ」の優先権を主張し、両出願は、参照することによりその全体が本明細書に組み込まれる。
【０００３】
本出願は、国際（ＰＣＴ）特許出願第＿＿＿＿＿＿号（弁理士整理番号ＫＯ１−０００４ＰＣＴ２）、名称「ＣＭＵＴ  ＰＡＣＫＡＧＩＮＧ  ＦＯＲ  ＵＬＴＲＡＳＯＵＮＤ  ＳＹＳＴＥＭ」、および国際（ＰＣＴ）特許出願第＿＿＿＿＿＿号（弁理士整理番号ＫＯ１−００１７ＰＣＴ）、名称「ＴＨＲＯＵＧＨ−ＷＡＦＥＲ  ＩＮＴＥＲＣＯＮＮＥＣＴＩＯＮＳ  ＩＮ  ＥＬＥＣＴＲＯＳＴＡＴＩＣ  ＴＲＡＮＳＤＵＣＥＲ  ＡＮＤ  ＡＲＲＡＹ」にさらに関連し、両出願は、本出願と同日付にて出願され、参照することによりその全体が本明細書に組み込まれる。
【背景技術】
【０００４】
変換器アレイの相互接続体を適切な基板上にパッケージングおよび形成することは、変換器アレイを使用する任意の用途、特に多数の要素を有する変換器アレイにとって鍵となる。例示的な用途の１つは、超音波変換器アレイを使用する超音波撮像である。超音波変換器アレイの適切なパッケージングおよび相互接続は、低費用で所望の性能を達成するために非常に重要である。
【０００５】
容量性マイクロマシン加工超音波変換器（ｃＭＵＴ）は、静電アクチュエータ／変換器であり、様々な用途において広く使用されている。超音波変換器は、液体、固体、および気体を含む多様な媒体で動作し得る。超音波変換器は、一般に、診断および治療のための医療撮像、生化学的撮像、材料の非破壊評価、ソナー、コミュニケーション、近接センサ、ガスフロー測定、ｉｎ−ｓｉｔｕプロセスモニタリング、超音波顕微鏡法、水中感知および撮像、および多数の他の実際の用途に使用される。ｃＭＵＴの典型的な構造は、堅い底面電極および可撓性膜上または内に常駐する可動上部電極を有する平行板キャパシタであり、隣接する媒体において音波を伝送／正確化（ＴＸ）または受信／検出（ＲＸ）するために使用される。通常、感度および帯域幅を最大化することを目標として、直流電流（ＤＣ）バイアス電圧を電極間に印加し、ｃＭＵＴ動作に最適な位置に膜を偏向させ得る。伝送中に、交流電流（ＡＣ）信号が変換器に印加される。上部電極と底部電極との間の交番静電力は、ｃＭＵＴを取り囲む媒体に音響エネルギーを送達するために、膜を作動させる。受信中に、衝突する音波は、膜を振動させるため、２つの電極間のキャパシタンスを変える。
【０００６】
実際の用途には、ｃＭＵＴアレイを、外部とインタフェースするために、所望の回路（電気ワイヤ、パッド、または他の電気的構成要素）を備えるプリント回路板（ＰＣＢ）または基板上にパッケージングする必要がある。通常、ｃＭＵＴアレイは、その製造プロセスウエハ（基板）からダイスカットされ、ＰＣＢに取り付けられる。次いで、ワイヤボンディング、フリップチップボンディング、または他の標準的なＩＣパッケージング方法を使用して、ｃＭＵＴアレイをＰＣＢ上のワイヤ、パッド、または回路に電気的に接続する。既存のパッケージング技術では、ｃＭＵＴ変換器のＰＣＢまたはパッケージ基板は別個に製造され、完成したパッケージ基板（例えば、ＰＣＢ）と完成したｃＭＵＴとをエポキシ等の接着層によってともに付着させる。
【０００７】
半導体産業では、素子チップとＰＣＢとの間の相互接続を行う、多くの技術が開発されている。２つの典型的な方法は、ワイヤボンディングおよびフリップチップボンディングである。標準的な半導体パッケージング方法を使用する、従来のｃＭＵＴパッケージング方法は、まず所望の設計のＰＣＢまたはパッケージ基板を作製し、次いで全ての構成要素（例えば、ｃＭＵＴ変換器、ＩＣチップ、インダクタ、スイッチ）をＰＣＢ板上で組み立て、最後にワイヤボンディング、はんだ付け、またはフリップチップボンディング法のいずれかを使用して、構成要素間の接続を行う。電気的接続は、単一ワイヤをその都度、接続するか、または１つのチップ／構成要素をその都度、接続するかのいずれかによって成され、したがって、多数の構成要素および多数の要素を伴うアレイを備えるシステムには時間がかかる。加えて、薄膜誘電体材料被覆を使用する素子の絶縁は、これらの従来のパッケージング方法を使用して達成するのは困難である。さらに、フリップチップボンディングおよびワイヤボンディングはともに、大きな面積を占有する大きな実装面積を必要とする。したがって、より良好なパッケージングおよび接続方法が必要とされる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ｃＭＵＴアレイの側面上に導入される同一基板上で、複数のｃＭＵＴアレイを任意のシステム構成要素とともにパッケージングすることを可能にする、ｃＭＵＴアレイをパッケージングするための方法が開示される。基板は、ｃＭＵＴアレイを外部装置とのインタフェースとなるＩ／Ｏパッドに接続するために、導電層を成膜するように上に開口がパターン化される、誘電体層である。複数のｃＭＵＴアレイは、バッチ製造のためのより大きな支持構造体によって、適所に保持することができる。支持構造体は、安価な材料を使用して、任意の寸法に作製することができる。
【課題を解決するための手段】
【０００９】
本開示の一態様に従い、該方法は、まずｃＭＵＴアレイを提供し、ｃＭＵＴアレイの第１の側面上に第１の誘電体パッケージ基板層を導入し、第１の誘電体パッケージ基板層内に第１のパターンを形成する。第１のパターンは、ｃＭＵＴアレイ上に第１の開口を有する。その後、該方法は、第１の開口を通ってｃＭＵＴアレイに接続するように、第１のパッケージ基板層上にパターン化される第１の導電層を導入する。第１の導電層は、Ｉ／ＯパッドとｃＭＵＴアレイ上の第１の開口との間に第１の接続線を有する。
【００１０】
複数のｃＭＵＴアレイを同一バッチ内で配列し、同一方法を使用して同時に処理することができる。ｃＭＵＴアレイの第１の側面は、上にｃＭＵＴアレイが製造されるｃＭＵＴ製造基板上の上面か、あるいはｃＭＵＴ製造基板の底面かのいずれかである。底面の場合は、第１の開口は、ｃＭＵＴアレイのウエハ貫通相互接続部材に接続することができる。典型的には、各ｃＭＵＴアレイは複数のｃＭＵＴ要素を含む。ｃＭＵＴアレイ内の各要素を接続するための接続体を作製することができる。
【００１１】
一実施形態において、第１の誘電体パッケージ基板層は可撓性であり、これにより、該パッケージング方法が、ｃＭＵＴ素子が素子支持体の周りで折り畳まれるか、または巻き付けられる必要がある用途において、特に好適になる。
【００１２】
一実施形態において、該方法は、ｃＭＵＴアレイホルダを有するパッケージ支持構造体を提供し、さらなるパッケージングのためにｃＭＵＴアレイをｃＭＵＴアレイホルダに取り付ける。ｃＭＵＴアレイホルダは、パッケージ支持構造体内に形成される空洞、またはｃＭＵＴアレイをその上に締結するように適合される表面領域等の、種々の様式で具現化することができる。空洞は、空洞内に配置される時にｃＭＵＴアレイを固定するための、保持部材を有し得る。
【００１３】
誘電体パッケージ基板および導電層の２つ以上の層を、ほとんどの高度なパッケージングに使用することができる。補助的なシステム構成要素を、ｃＭＵＴアレイと並べて提供およびパッケージングすることができる。補助的なシステム構成要素は、種々の電子素子を含むことができる。
【００１４】
本開示の別の態様は、開示されるパッケージング方法を使用するパッケージングに特に好適な、薄型ｃＭＵＴアレイを製造するための方法である。該方法は、ｃＭＵＴ製造基板を提供し、ｃＭＵＴアレイの境界を画定するためにｃＭＵＴ製造基板の上面から開口パターンを形成する。トレンチは、ｃＭＵＴ製造基板の深さの一部にのみ達する。該方法は、次いで、ｃＭＵＴ製造基板の上面上にｃＭＵＴアレイを形成し、ｃＭＵＴ製造基板の残りの部分が、第１のｃＭＵＴアレイのための別個の底面電極を形成するように、底面からｃＭＵＴ製造基板の底部を除去する。また、開口パターンは、ｃＭＵＴアレイ内の個々のｃＭＵＴ要素の境界を画定し、各ｃＭＵＴ要素のための別個の底面電極を形成することができる。また、該方法を使用して、残りのｃＭＵＴ分離基板から個々のｃＭＵＴアレイを完全に分離することができる。ｃＭＵＴ製造基板の底部は、トレンチの最深端部に達するように底面からｃＭＵＴ製造基板を薄くするか、またはＳＯＩウエハを使用して、ＳＯＩウエハのハンドル層を除去する等の、種々の様式で除去することができる。
【００１５】
本発明の概要は、以下の発明を実施するための形態でさらに記載される一連の概念を、簡易化された形態で導入するために提供される。本発明の概要は、特許請求される主題の重要な特徴または必須の特徴を特定する意図はなく、特許請求される主題の範囲を決定するための補助として使用される意図もない。
【００１６】
発明を実施するための形態を、添付の図面を参照して説明する。図面において、参照番号の左端の桁（１つまたは複数）は、参照番号が最初に現れる図を特定する。異なる図における同一の参照番号の使用は、同様または同一の項目を示す。
【図面の簡単な説明】
【００１７】
【図１】開示されるパッケージング方法を使用してパッケージングされる、第１の例示的な変換器の断面図である。
【図２】開示されるパッケージング方法を使用してパッケージングされる、第２の例示的な変換器の断面図である。
【図３】バッチ製造プロセスにおいて、パッケージ基板上にパッケージングされる、複数の１次元ｃＭＵＴ変換器の上面図である。
【図４】バッチ製造プロセスにおいて、パッケージ基板上にパッケージングされる、複数の２次元ｃＭＵＴ変換器の上面図である。
【図５】複数の誘電体層および複数の導電層を備える、開示されるパッケージング方法を使用してパッケージングされる、第３の例示的な変換器の断面図である。
【図６】２つの導電層および２つの誘電体層によって形成される、２つの例示的な種類の伝送線の断面図である。
【図７】２つの導電層および２つの誘電体層によって形成される、インダクタ構造体の断面図である。
【図８】バッチ製造プロセスにおいてパッケージ基板上にパッケージングされる、複数の１次元ｃＭＵＴ変換器およびさらなる電気素子の上面図である。
【図９】開示されるパッケージング方法を使用してパッケージングされる、第４の例示的な変換器の断面図である。
【図１０】開示されるパッケージング方法を使用してパッケージングされる、第５の例示的な変換器の断面図である。
【図１１】バッチ製造プロセスにおいてパッケージ基板上にパッケージングされる、複数の１次元ｃＭＵＴ変換器および補助的なシステム構成要素の上面図である。
【図１２】変換器製造基板上に直接にパッケージ基板を形成する、第１の例示的なパッケージングプロセスを示す図である。
【図１３】パッケージ支持構造体を使用して変換器をパッケージングする、第２の例示的なパッケージングプロセスを示す図である。
【図１４】パッケージ支持構造体を使用して変換器をパッケージングする、第３の例示的なパッケージングプロセスを示す図である。
【図１５】パッケージ支持構造体を使用して変換器をパッケージングする、第４の例示的なパッケージングプロセスを示す図である。
【図１６】パッケージ支持構造体を使用して変換器をパッケージングする、第５の例示的なパッケージングプロセスを示す図である。
【図１７】パッケージ支持構造体を使用して変換器をパッケージングする、第６の例示的なパッケージングプロセスを示す図である。
【図１８】変換器および補助的なシステム構成要素を直接に製造基板上にパッケージングする、第７の例示的なパッケージングプロセスを示す図である。
【図１９】パッケージ支持構造体を使用して、変換器および補助的なシステム構成要素をパッケージングする、第８の例示的なパッケージングプロセスを示す図である。
【図２０】ｃＭＵＴおよびシステム構成要素を固定するための、第１の例示的な保持部材を示す図である。
【図２１】ｃＭＵＴおよびシステム構成要素を固定するための、第２の例示的な保持部材を示す図である。
【図２２Ａ】例示的なパッケージングされた変換器のシステムを示す図である。
【図２２Ｂ】例示的なパッケージングされた変換器のシステムを示す図である。
【図２３】開示されるパッケージング方法を使用してパッケージングするための、薄型基板を備えるｃＭＵＴを作製するための、第１の例示的な製造プロセスを示す図である。
【図２４】ｃＭＵＴアレイの製造基板を薄くするための、第１の代替様式を示す図である。
【図２５】ｃＭＵＴアレイの製造基板を薄くするための、第２の代替様式を示す図である。
【図２６】開示されるパッケージング方法を使用してパッケージングするための、薄型基板を備えるｃＭＵＴを作製するための、第２の例示的な製造プロセスを示す図である。
【発明を実施するための形態】
【００１８】
静電型変換器アレイ、特にｃＭＵＴアレイのための、新規パッケージング方法および相互接続体が開示される。開示される方法は、バッチ製造プロセスにおいて、複数の変換器を同時にパッケージングするために特に好適である。変換器は、さらなる回路とともにパッケージングすることができる。
【００１９】
この説明において、誘電材料は非導電物質、すなわち絶縁体である。本開示に好適な誘電材料の例は、ＰＤＭＳ、Ｐａｒｙｌｅｎｅ、窒化膜、酸化膜、Ｒｉｓｔｏｎ、Ｋａｐｔｏｎ、フォトレジスト、他のポリマー、およびポリイミドを含むが、それらに限定されない。
【００２０】
ＭＥＭＳまたは半導体製造工程を使用して変換器（例えば、ｃＭＵＴアレイ）を製造するために使用される基板は、製造基板と称される。通常、製造基板はシリコンウエハまたはガラスウエハである。
【００２１】
所望の金属パターンまたは他の電気的構成要素を用いて変換器をパッケージングまたは組み立てるために使用される基板は、パッケージ基板と称される。
【００２２】
パッケージングの間、別個の変換器および他の電気的構成要素を保持するために、パッケージ基板に加えて使用される構造体は、支持構造体と称される。
【００２３】
本発明を実施するための形態では、異なるパッケージング方法を示すために、例示的な１次元変換器アレイがしばしば選択される。しかしながら、２次元アレイ、１．５次元アレイ、リング型アレイ、または任意の他の種類のアレイのために、同一方法を使用し得ることが認識される。
【００２４】
図１は、開示されるパッケージング方法を使用してパッケージングされる、第１の例示的な変換器の断面図を示す。この図では１つのパッケージングされた変換器１０１のみが示されているが、パッケージングアセンブリは、図３〜４に示すように、同一バッチプロセスにおいて同一パッケージ基板１３０上にパッケージングされる、複数の変換器１０１を有することができる。図１を使用して、パッケージングされた変換器１０１を製造するために使用される、パッケージングプロセスを示す。まず、ｃＭＵＴアレイ１１０が、製造基板１２０の前面（または上面）に製造される。次いで、誘電体材料層（１３０）を変換器アレイ１１０上に導入して、パッケージ基板１３０を形成する。任意の好適な方法を使用して、パッケージ基板１３０を形成または導入することができる。例示的な方法には、スピン被覆、蒸着、ボンディング、および積層が含まれる。開口１６０をｃＭＵＴアレイ１１０上のパッケージ基板１３０上に形成して、ｃＭＵＴアレイ１１０の電極等の導電部に導電性のアクセスを提供する。開口１６０は、パッケージ基板１３０内に形成されるパターン全体の一部であり得る。
【００２５】
導電層１４０は、開口１６０を通ってｃＭＵＴアレイ１１０を外部に接続するための相互接続体の少なくとも一部を提供するように、パッケージ基板層１３０上にパターン化される。導電層１４０は、蒸着、スパッタリング、電気めっき、および電鋳法等の好適な方法を使用して、誘電体層１３０上に形成される、金属またはポリシリコン層であり得る。導電層１４０は、開口１６０を通ってｃＭＵＴアレイ１１０に接続する電気的接続を形成する。示される実施形態では、導電層１４０は、さらにＩ／Ｏパッド１４０ａを形成する。導電層１４０は、ｃＭＵＴ１１０と外部との間の相互接続体の少なくとも一部を確立するように、Ｉ／Ｏパッド１４０ａと開口１６０との間に接続線（１４０）を形成する。示されるように、さらなる接続体または構成要素を、接続線（１４０）に挿入することができる。Ｉ／Ｏ１４０ａパッドは、所望のパターンを有する導電層１４０を使用して、簡単に形成することができる。以下に示されるように、複数の導電層が使用される場合、第１の導電層はＩ／Ｏパッドを形成する必要がない場合があり、Ｉ／Ｏパッドを形成するその後の導電層にのみ接続する必要がある。
【００２６】
パッケージ基板１３０は、可撓性、剛性、または可撓性−剛性であり得る。パッケージ基板１３０は、ガラスまたは所望の金属パターンを有する他の誘電体材料であり得る。
【００２７】
図２は、開示されるパッケージング方法を使用してパッケージングされる、第２の例示的な変換器の断面図を示す。この図では１つのパッケージングされた変換器２０１のみが示されているが、パッケージングアセンブリは、図３〜４に示すように、同一バッチプロセスにおいて同一パッケージ基板１３０上にパッケージングされる、複数の変換器２０１を有することができる。図１に示すように、製造基板１２０の変換器側（前面）にパッケージ基板１３０を形成する代わりに、図２では、パッケージ基板２３０は、製造基板２２０の非変換器側（背面）に形成される。したがって、製造基板２２０の背面から変換器２１０にアクセスするように、ウエハ貫通相互接続特徴２１０ａが形成される。誘電体材料層（２３０）は、パッケージ基板２３０として変換器製造基板２２０の背面に形成される。導電層２４０は、誘電体層２３０上に形成される。開口２６０は、導電層２４０がウエハ貫通相互接続特徴２１０ａと接続して、電気的接続を形成することができるように、誘電体層２３０上に形成される。Ｉ／Ｏ２４０ａパッドは、所望のパターンを有する導電層２４０を使用して、簡単に形成することができる。
【００２８】
Ｉ／Ｏパッド（１４０ａ、２４０ａ）は、任意の利用可能な技術を使用して、所望のパターンを有する導電層で作製することができ、類似のＩ／Ｏパッドを伴う実施形態は、説明を割愛することができる。加えて、一部の特別な場合を除き、説明のために、パッケージ基板（１３０、２３０）を製造基板の前面上に形成する例を使用して、該方法を説明する。しかしながら、製造基板の前面に示される該方法を使用して、ウエハ貫通相互接続特徴を備える製造基板の背面に、パッケージ基板（１３０、２３０）を形成し得ることが認識される。
【００２９】
既存のｃＭＵＴパッケージング技術では、電気的接続は、ワイヤボンディング、直接はんだ付け、または異なるフリップチップボンディング方法のいずれかを使用して行われる。ワイヤボンディングおよびはんだ付けは、一度に一回の電気的接続で行われ、フリップチップボンディングは、通常一度に１つの変換器、１つのチップ、または１つの構成要素に行われる。対照的に、今般開示される技術は、パッケージングされる変換器（例えば、ｃＭＵＴ変換器）上に直接にパッケージ基板（１３０、２３０）を製造または導入する。適切なパッケージ基板（１３０、２３０）が製造または導入されると、複数の変換器（または変換器アレイ）およびパッケージ基板（１３０、２３０）のための電気的接続または相互接続を、半導体製造プロセスまたはＰＣＢ製造プロセスによって行うことができる。したがって、開示されるパッケージング技術は、変換器または変換器アレイを１つずつパッケージングする必要がない。さらにこれは、変換器とパッケージ基板との間の電気的接続を行うための、通常の組み立て／パッケージング方法（ワイヤボンディング、はんだ付け、または任意の種類のフリップチップ法等）を必要としない。
【００３０】
完成したパッケージ基板（１３０、２３０）は、ＰＣＢ板等の外部とのインターフェースのための所望の回路をさらに含むことができる。パッケージ基板上の回路は、いずれの他の電気的構成要素も伴わずに変換器と接続する、単に所望の金属パターンまたはパッドを有するように単純なものであり得る（例えば、単純なファンアウトボード）。また、回路は、変換器およびＩＣチップ等の他の電気的構成要素を接続する、所望の金属パターンまたはパッドを有することもできる。
【００３１】
また、一実施形態において、ＩＣチップ等の他の電気的構成要素も、変換器とともにパッケージングして、変換器システムを構築することができる。この場合、パッケージ基板（１３０、２３０）は、変換器および他の電気的構成要素上に直接に製造または導入されるため、変換器もしくは変換器アレイ、電気的構成要素、およびパッケージ基板の間の全ての電気的接続は、通常の組み立て／パッケージング方法を必要とせずに、半導体製造プロセスまたはＰＣＢ製造プロセスによって行われ得る。
【００３２】
より重要なことには、開示される方法を使用して、１つのバッチプロセスで、複数の変換器、複数の他の電気的構成要素、および複数のＩ／Ｏパッドを、複数の変換器のシステム（例えば、ｃＭＵＴシステム）にパッケージングすることができる。変換器間の接続体および相互接続体、他の電気的構成要素、ならびに複数の変換器のシステム（ｃＭＵＴシステム）におけるＩ／Ｏパッドを、１つの製造プロセスで作製することができる。
【００３３】
さらに、開示されるパッケージング方法の実装面積は、リソグラフィプロセスによって画定され、これは、ワイヤボンディング、はんだ付け、およびフリップチップボンディング等の他のＩＣパッケージング方法の実装面積よりもはるかに小さくあり得る。さらに、ボンディングワイヤまたははんだボールの最低パッド寸法の制限がないために、接続体間のピッチをはるかに小さく設計することができる。したがって、本明細書で開示されるパッケージング方法は、より高密度の相互接続体をもたらす可能性がある。
【００３４】
さらに示すように、複数の誘電体層および導電層（金属層等）を備えるパッケージ基板を、変換器および／または他の電気的構成要素上に直接に製造することができる。これは、相互接続体の密度および柔軟性を増すのみならず、パッケージ基板の機能も向上させる。例えば、一部の電気的構成要素または素子（例えば、キャパシタンス、インダクタンス、変圧器、スイッチ、および圧力センサ）は、外部構成要素を使用して提供されるのではなく、パッケージ基板製造プロセス内に直接に製造または一体化することができる。
【００３５】
また、開示される技術は、パッケージング内に垂れ下がるワイヤおよび高いはんだボールがなく、絶縁層が容易に追加され得るため、パッケージングされる素子のパッシベーションまたは絶縁をはるかに簡単にすることができる。
【００３６】
さらに、開示されるパッケージング方法では、シリコンウエハまたはガラスウエハが支持構造体として選択される場合、さらなる半導体処理ステップを、パッケージング手順の間、またはその後に、ｃＭＵＴ変換器の構造をさらに定義するパッケージングプロセスの中に一体化することができる。そのようなさらなる半導体処理は、ｃＭＵＴ変換器が通常のＰＣＢまたはＩＣパッケージ上にパッケージングされる場合、可能であるとは限らない。
【００３７】
また、支持構造体を使用する、開示される技術により、同時に実行される同一バッチプロセスにおいて、複数の変換器または複数の変換器アレイを同一基板上にパッケージングすることが可能になる。支持構造体は、変換器製造基板によって、または別個の構造体または基板によって提供され得る。この利点は、それぞれのパッケージングされた変換器の価格を飛躍的に下げることができる。
【００３８】
簡潔にするために、図１および図２は、１つのみの変換器または変換器アレイ１１０または２１０を示す。しかしながら、以下に示すように、該方法を使用して、任意の数の変換器または変換器アレイをパッケージングすることができる。図１および２に示す該方法の最も顕著な利点のうちの１つは、多くの変換器アレイのパッケージングを、同一バッチのパッケージング製造プロセス実行を使用して、同時に行うことができることである。これは、変換器パッケージングの費用を飛躍的に減少させることができる。
【００３９】
図３は、図１または２に示す方法を使用するバッチ製造プロセスにおいて、パッケージ基板上にパッケージングされる、複数の１次元ｃＭＵＴ変換器の上面図を示す。パッケージングアセンブリ３００は、図３において、合計６つのパッケージングされたｃＭＵＴ変換器（または変換器アレイ）３１０を示すが、可能性として６つよりはるかに多い、任意の数の変換器３１０を、同一パッケージングアセンブリ３００内にともにパッケージングすることができる。それぞれのパッケージングされたｃＭＵＴ変換器３０１は、複数のｃＭＵＴ要素３１０−１の１次元（１−Ｄ）アレイ３１０と、少なくとも１つの絶縁層３３０（パッケージ基板として機能する）と、少なくとも１つの金属層３４０とを備える。１次元ｃＭＵＴアレイ３１０は、図１〜２に示すパッケージ基板（１３０、２３０）と類似する、パッケージ基板３３０上にそれぞれパッケージングされる。誘電体層３３０内の開口、複数の変換器パッケージングのための導電層３４０のパターン、および複数のパッケージングされたｃＭＵＴ変換器アレイ３０１内の接続または相互接続は、同一リソグラフィステップおよびエッチングステップで行うことができる。導電層３４０は、接続線（３４０）およびＩ／Ｏパッド３４０ａの両方を提供する。示される実施形態では、それぞれのパッケージングされた変換器アレイ３１０内の変換器要素３１０−１は、別個の接続線（３４０）およびＩ／Ｏパッド３４０ａを各々有することにより、個々にアドレスされる。
【００４０】
図４は、図１または２に示す方法を使用するバッチ製造プロセスにおいて、パッケージ基板上にパッケージングされる、複数の２次元ｃＭＵＴ変換器の上面図を示す。パッケージングされたｃＭＵＴパッケージングアセンブリ４００は、図４において、合計４つのパッケージングされたｃＭＵＴ変換器（または変換器アレイ）４０１を示すが、可能性として４つよりはるかに多い、任意の数の変換器４１０をともにパッケージングすることができる。それぞれのパッケージングされたｃＭＵＴ変換器４０１は、複数のｃＭＵＴ要素４１０−１の２次元（２−Ｄ）アレイ４１０と、少なくとも１つの絶縁層４３０（パッケージ基板として機能する）と、少なくとも１つの金属層４４０とを備える。パッケージ基板４３０は、図１〜２に示すパッケージ基板１３０または２３０と類似する。誘電体層４３０内の開口、複数の変換器パッケージングのための導電層４４０のパターン、複数のパッケージングされたｃＭＵＴ変換器アレイ４０１内の接続または相互接続は、同一リソグラフィステップおよびエッチングステップで行うことができる。示される実施形態では、それぞれのパッケージングされた変換器アレイ４１０内の変換器要素４１０−１は、別個の接続線（４４０）およびＩ／Ｏパッド４４０ａを有することにより、個々にアドレスされる。
【００４１】
図５は、複数の誘電体層および複数の導電層を備える、開示されるパッケージング方法を使用してパッケージングされる、第３の例示的な変換器の断面図を示す。図５では、本実施形態のパッケージ基板を形成するために、誘電体材料および金属材料の複数の層が使用される。
【００４２】
第１のパッケージ基板層５３０、製造基板５２０上に製造されるｃＭＵＴアレイ５１０上の開口５６０、および所望のパターンを有する第１の導電層５４０を導入後、第２のパッケージ基板層５３１が第１のパッケージ基板層５３０および第１の導電層５４０上に導入される。開口５６１を含む別のパターンが、ｃＭＵＴアレイ５１０上の第２の誘電体パッケージ基板層５３１内に形成される。第２の導電層５４１は、開口５６１を通ってｃＭＵＴアレイ５１０に接続するように、第２のパッケージ基板層５３１上にパターン化される。第１の導電層５４０は、第１のＩ／Ｏパッドを有することができ、第２の導電層５４１は、第２のＩ／Ｏパッドを有することができる。簡潔にするために、これらのＩ／Ｏパッドは示されていない。第２のＩ／Ｏパッドは、単一接続パターンとして機能するように第１のＩ／Ｏパッドに接続されるか、あるいは別個の接続パッドとして機能するように、互いに離れていてもよい。第２の導電層５４１は、第１のＩ／Ｏパッドと第１の開口５６０との間の接続線を形成する第１の導電層５４０と同様に、第２のＩ／ＯパッドとｃＭＵＴアレイ５１０上の第２の開口５６１との間の接続線を形成する。開口５６２は、第１の導電層５４０と第２の導電層５４１との間を接続する。パッシベーション層または絶縁層５９０を任意選択的にパッケージ基板上に追加して、変換器パッケージング５０１を完成することができる。
【００４３】
複数の導電層（金属層等）および誘電体層を使用して、さらなる機能または素子５４５（例えば、伝送線、キャパシタ、インダクタ、圧力センサ、およびスイッチ）を形成することができる。以下に例を記載する。
【００４４】
図６は、２つの導電層６４０および６４１、ならびに２つの誘電体６３０および６３１によって形成される、２つの例示的な種類の伝送線の断面図である。導電層６４１は、信号線を形成し、導電層６４０または２つの導電層６４０および６４１の組み合わせは、接地線を形成する。
【００４５】
図７は、２つの導電層７４０および７４１ならびに２つの誘電体層７３０および７３１によって形成される、インダクタ構造体の断面図である。インダクタンスを向上させるために、金属コイル内に任意の磁心７８０が形成される。
【００４６】
キャパシタ等の他のさらなる電気素子を、複数の導電層および誘電体層によって、容易に形成することができる。種々の機能を果たすために、これらの素子を使用することができる。また、例えば、キャパシタンス構造を使用して、圧力センサまたはスイッチを形成することができる。
【００４７】
図８は、図５〜７に示す方法を使用するバッチ製造プロセスにおいて、パッケージ基板上にパッケージングされる、複数の１次元ｃＭＵＴ変換器およびさらなる電気素子の上面図を示す。ｃＭＵＴパッケージングアセンブリ８００は、複数のパッケージングされたｃＭＵＴ変換器８０１を含む。それぞれのパッケージングされたｃＭＵＴ変換器８０１は、複数のｃＭＵＴ要素８１０−１を備える１つの１次元ｃＭＵＴアレイ８１０と、少なくとも１つのさらなる電気素子（または機能）８４５と、絶縁層８３０／８３１と、導電層８４０／８４１とを備える。パッケージングされたｃＭＵＴ８０１は、バッチ製造プロセスにおいてパッケージ基板８３０／８３１上に製造される、さらなる電気素子または機能８４５とともにパッケージングされる。誘電体層８３０／８３１内の開口、複数のパッケージングされたｃＭＵＴ変換器８０１内の導電層８４０／８４１のパターン、複数の変換器８１０の接続および相互接続は、全て同一リソグラフィステップおよびエッチングステップで行うことができる。
【００４８】
また、該パッケージング技術を使用して、変換器および別個に作製されるＩＣチップ等の補助的なシステム構成要素を、複数のパッケージングされたｃＭＵＴのシステム内にパッケージングすることができる。同一バッチのパッケージング製造プロセスを使用し、複数のｃＭＵＴのシステム内の変換器および補助的なシステム構成要素を、同一パッケージ基板上にパッケージングして、以下に示すように、より多くの機能および強化された性能を備えるシステムを形成することができる。
【００４９】
図９は、開示されるパッケージング方法を使用してパッケージングされる、第４の例示的な変換器の断面図を示す。パッケージングされた変換器のシステム９０１は、ここでは補助的なシステム構成要素９７０が提供され、変換器（ｃＭＵＴアレイ）９１０に隣接して配置されることを除いて、図１の変換器パッケージング１０１と類似する。誘電体層９３０は、パッケージ基板９３０として、ｃＭＵＴアレイ９１０および補助的なシステム構成要素（例えば、ＩＣチップ）９７０上に形成される。導電層９４０は、誘電体層９３０上に形成され、パターン化される。開口９６０、９６１、および９６２は、導電層９４０が、変換器９１０および補助的なシステム構成要素９７０と接触して、電気的接続を形成することができるように、誘電体層９３０上に形成される。導電層９４０は、誘電体層９３０上にパターン化され、Ｉ／Ｏパッド９４０ａならびに２つの接続線９４０ｂおよび９４０ｃを形成する。２つの接続線９４０ｂおよび９４０ｃは、概してｃＭＵＴアレイ９１０とＩ／Ｏパッドとの間に位置し、２つの構成要素を直接、または任意の中間にあるシステム構成要素（例えば９７０）を介してのいずれかで接続する。示される実装形態では、第１の接続線９４０ｂは、ｃＭＵＴアレイ９１０上の第１の開口９６０を、補助的なシステム構成要素９７０上の第２の開口９６１に接続し、一方、第２の接続線９４０ｂは、Ｉ／Ｏパッド９４０ａを補助的なシステム構成要素９７０上の第３の開口９６２と接続する。
【００５０】
図１０は、導電材料および絶縁材料の複数の層を備える、開示されるパッケージング方法を使用してパッケージングされる、第５の例示的な変換器の断面図を示す。パッケージングされた変換器のシステム１００１は、ここでは補助的なシステム構成要素９７０が提供され、変換器（ｃＭＵＴアレイ）９１０に隣接して配置されることを除いて、図５のパッケージングされた変換器５０１と類似する。図１０は、パッケージ基板としてｃＭＵＴ変換器１０１０および補助的なシステム構成要素１０７０上に形成される、複数の誘電体層１０３０および１０３１を示す。誘電体層１０３０および１０３１を挟んだ複数の導電層１０４０および１０４１が形成され、パターン化される。導電層１０４０および１０４１が、変換器１０１０および電気的構成要素１０７０と接触するか、あるいは互いに接触して、所望の電気的接続を形成することができるように、１０６０、１０６１、および１０６２等の複数の開口が、誘電体層１０３０および１０３１内に形成される。また、複数の誘電体層１０３０および１０３１、ならびに複数の導電層１０４０および１０４１は、パッケージングの間に、他のさらなる機能または電気的構成要素を形成することができる。加えて、任意選択的に、パッケージ基板上にパッシベーション層または絶縁層１０９０を追加することができる。
【００５１】
図１１は、図９または１０に示す方法を使用するバッチ製造プロセスにおいて、パッケージ基板上にパッケージングされる、複数の１次元ｃＭＵＴ変換器および補助的なシステム構成要素の上面図を示す。変換器パッケージングアセンブリ１１００は、補助的なシステム構成要素１１７０が変換器１１１０とともにパッケージングされていることを除いて、図３の変換器パッケージングアセンブリ３００に類似する。図１１は、製造基板１１２０上に製造される複数の変換器１１１０（アレイ）、および複数の補助的なシステム構成要素１１７０が、パッケージ基板１１３０／１１３１上にパッケージングされ、複数のパッケージングされたｃＭＵＴのシステム１１０１を形成することを示す。それぞれのパッケージングされたｃＭＵＴのシステム１１０１では、示されるように、変換器アレイ１１１０が２つの補助的なシステム構成要素１１７０とともにパッケージングされているが、いずれの組み合わせも使用することができる。示される実施形態では、各変換器アレイ１１１０は、複数の変換器要素１１１０−１の１次元アレイを有する。複数のパッケージングされたｃＭＵＴのシステム１１０１を備える、変換器アセンブリ１１００全体のパッケージングは、同一バッチプロセスの実行で行うことができる。例えば、誘電体層１１３０／１１３１内の開口、複数のパッケージングされたｃＭＵＴのシステム１１０１内の導電層１１４０／１１４１のパターンは、同一リソグラフィステップおよびエッチングステップによって行うことができる。
【００５２】
図５〜８および図１０〜１１では、パッケージ基板を使用する多層パッケージングプロセスを示すために、２つの層のみの導電層および絶縁層が使用されている。しかしながら、開示されるパッケージング方法では、より多くの層の導電層および絶縁層を使用することができる。
【００５３】
全ての実施形態において、パッケージ基板材料を除去することにより、任意選択的に、ｃＭＵＴ変換器の活動領域に音響窓を開口することができる。
【００５４】
本方法の１つの利点は、変換器および他の電気的構成要素（例えば、ＩＣチップ）を備える複数の変換器システムを、同時に実行される単一バッチ製造プロセスでパッケージングできることである。これは、複雑な変換器システムをパッケージングする費用を飛躍的に減少させる。さらに、該システム内の全ての構成要素（例えば、変換器、電気的構成要素、およびＩＣチップ）を緊密に一体化し、空間を節約することができる。
【００５５】
パッケージングプロセス
複数の例を使用して、以下に変換器をパッケージングするプロセスを説明する。特に記載がない限り、示されるパッケージング構造は、全て断面図である。本説明において、プロセスが説明される順序は、限定として見なされることを意図せず、任意の数の説明されるプロセスブロックは、当該方法または代替方法を実現するために任意の順序で組み合わされてもよい。
【００５６】
図１２は、変換器製造基板上に直接にパッケージ基板を形成する、第１の例示的なパッケージングプロセスを示す。
【００５７】
ステップ１で（図１２．１）、所望の特徴を備えるｃＭＵＴまたはｃＭＵＴアレイ１２１０を、基板（例えば、シリコン、ガラス）１２２０上に製造する。ｃＭＵＴ１２１０は、好適な方法で製造される複数のｃＭＵＴ要素を備える、任意の好適なｃＭＵＴまたはｃＭＵＴアレイであり得る。この製造プロセスは、パッケージングの前に行われる。
【００５８】
ステップ２で（図１２．２）、ｃＭＵＴ１２１０を有する基板１２２０の最上部に、ある材料の層１２３０を配置する。層１２３０は、好ましくは誘電体材料（例えば、ＰＤＭＳ、Ｐａｒｙｌｅｎｅ、窒化膜、酸化膜、ポリイミド、Ｒｉｓｔｏｎ、Ｋａｐｔｏｎ、フォトレジスト、および他の好適なポリマー）である。誘電体材料は、基板１２２０上に成膜、被覆、積層、またはボンディングすることができる。ｃＭＵＴ１２１０の電極にアクセスするために、開口１２６０を材料層１２３０上に形成することができる。
【００５９】
ステップ３で（図１２．３）、ｃＭＵＴまたはｃＭＵＴアレイ１２１０と電気的に接続するように、導電層１２４０（例えば、Ａｌ、Ａｕ、Ｃｕ、またはポリシリコン）を形成およびパターン化する。また、導電層１２４０は、他の機能または構成要素のためのＩ／Ｏパッドまたは電極を形成するように、パターン化することもできる。導電層１２４０は、成膜、スパッタリング、または電気めっき等の種々の方法で形成することができる。多層パッケージ基板（図５に示すもの等）が所望される場合は、任意選択的に、ステップ２（図１２．２）およびステップ３（図１２．３）を繰り返すことができる。次のステップは、一例である。
【００６０】
ステップ４で（図１２．４）、第２の誘電体層１２３１を形成し、パターン化する。導電層と変換器との間、または異なる導電層間の相互接続のために、開口１２６１を形成することができる。
【００６１】
ステップ５で（図１２．５）、第２の導電層１２４１を形成し、パターン化する。上記ステップ４（図１２．４）およびステップ５（図１２．５）と同様、多層パッケージ基板が所望される場合は、任意選択的に、ステップ２（図１２．２）およびステップ３（図１２．３）を複数回繰り返すことができる。
【００６２】
ステップ６で（図１２．６）、任意選択的に、パッケージ基板の最上部に、パッシベーション層または絶縁層１２９０を追加する。パッシベーション層または絶縁層１２９０は、好ましくは、ＰＤＭＳ、Ｐａｒｙｌｅｎｅ、窒化膜、酸化膜、Ｒｉｓｔｏｎ、Ｋａｐｔｏｎ、フォトレジスト、他のポリマー、およびポリイミド等の誘電体材料である。
【００６３】
ステップ７で（図１２．７）、変換器の性能を向上させるために、任意選択的に窓１２９５を開口する。例えば、より良好な音波の伝送および受信のために、ｃＭＵＴ１２１０の活動領域の前面の材料を除去することができる。また、次のステップのパッケージングされた変換器の分離を容易にするために、同時にトレンチ１２９６を形成することもできる。
【００６４】
最終ステップで（図１２．８）、任意選択的に、必要に応じて、変換器基板１２２０を所望の形状にパターン化することができる。そして、ｃＭＵＴ変換器１２０１Ａおよび１２０１Ｂのパッケージングが完成する。
【００６５】
上記に示すパッケージングプロセスでは、パッケージ基板は、変換器の製造基板上に導入または製造される。しかしながら、以下に示すように、変換器は任意の様態で製造し、パッケージングされる変換器素子（個々の変換器アレイ等）に分離し、別個の支持構造体等の、別の（第３の）基板内に組み立てることができる。
【００６６】
図１３は、パッケージ支持構造体を使用して変換器をパッケージングする、第２の例示的なパッケージングプロセスを示す。
【００６７】
ステップ１で（図１３．１）、所望の特徴を備えるｃＭＵＴまたはｃＭＵＴアレイ１３１０を、製造基板１３２０上に製造する。
【００６８】
ステップ２で（図１３．２）、ｃＭＵＴアレイ１３１０を残りの製造基板から分離（例えば、エッチングまたはダイスカット）する。この時点では、各ｃＭＵＴアレイ１３１０は個別の部品であり得る。
【００６９】
ステップ３で（図１３．３）、第３の基板１３８０は、パッケージングされるｃＭＵＴアレイ１３１０を受容するための支持構造体として使用される。パッケージ支持構造体は、各ｃＭＵＴアレイ１３１０のためにｃＭＵＴアレイホルダを提供する。ｃＭＵＴアレイは、ｃＭＵＴアレイの第１の側面上に第１の誘電体パッケージ基板層を導入する前に、ｃＭＵＴアレイの第１の側面を上に向けて、ｃＭＵＴアレイホルダに取り付けられる。図１３．３は、例示的なｃＭＵＴアレイホルダを示す。パッケージングのための支持構造体として使用される、第３の基板１３８０に、所望の寸法の空洞１３８１を開ける。各空洞１３８１では、次のステップで追加されるｃＭＵＴアレイの固定を助けるように、保持部材１３８２（例えば、バネ構造体またはラッチ構造体）を形成することができる。第３の基板１３８０は、パッケージングのために支持を提供する、シリコン基板／ウエハ、ガラス基板もしくは金属基板、またな任意の他の好適な材料であり得る。
【００７０】
一部の実施形態において、第３の基板１３８０は、機械的支持としてのみ使用することができ、形成素子等の他の機能を提供する必要はないことに留意されたい。これらの実施形態では、第３の基板１３８０は、非常に安価な材料から作製することができ、任意の扱いやすい寸法であり得る（半導体加工において既知のウエハ寸法に限定されない）。
【００７１】
ステップ４で（図１３．４）、それぞれ製造基板１３２０を備える別個のｃＭＵＴ１３１０を、空洞１３８１内に配置する。必要に応じて、ｃＭＵＴ基板１３２０を基板１３８０と接着するために、材料（例えば、ＰＤＭＳ、フォトレジスト、ポリイミド、およびワックス）を追加することができる。
【００７２】
ステップ５で（図１３．５）、パッケージ基板として機能する誘電体層１３３０を、製造基板１３２０および支持基板１３８０内のｃＭＵＴ１３１０の最上部に配置する。ｃＭＵＴ１３１０上の電極にアクセスするために、材料層１３３０上に開口１３６０を形成することができる。このステップ後、後続プロセスは、図１２（図１２．３〜図１２．７）のプロセスと同一であり得る。
【００７３】
図１３．６は、図１２．３〜図１２．７のプロセスを行った後の、製造結果を示す。図１３．６のｃＭＵＴパッケージは、その製造基板１３２０を備えるｃＭＵＴ変換器１３１０、誘電体層１３３０および１３３１、導電層１３４０および１３４１、支持基板１３８０、絶縁／パッシベーション層１３９０、ならびにトレンチ１３９６を含む。
【００７４】
最終ステップで（図１３．７）、所望に応じて、支持基板１３８０を除去して、パッケージングされたｃＭＵＴ１３０１Ａおよび１３０１Ｂを得ることができる。除去された支持基板１３８０は、再利用可能であり得る。
【００７５】
上記に示すように、パッケージング支持基板（１３８０）は、ｃＭＵＴアレイを保持するためのｃＭＵＴアレイホルダを提供する。ｃＭＵＴアレイホルダは、種々の様式で提供することができる。パッケージ支持構造体内に形成される空洞を使用する上記方法は、一例であるに過ぎない。パッケージ支持構造体として使用される第３の基板上に変換器を配置するための、異なる方法を示す、図１４〜１７を参照して、より多くの例を以下に記載する。変換器が第３の基板内にしっかりと配置された後、後続プロセスは、図１３に示すプロセスと同様である。
【００７６】
図１４は、パッケージ支持構造体を使用して変換器をパッケージングする、第３の例示的なパッケージングプロセスを示す。本実施形態において、ステップ１〜ステップ４（図１４．１〜図１４．４）は、図１３のステップ１〜ステップ４（図１３．１〜図１３．４）と同一である。製造基板１４２０内のｃＭＵＴ１４１０は、第３の基板１４８０内の容器（空洞）１４８１内に配置される。しかし、変換器１４１０が組み立てられた後、変換器１４１０の上表面と第３の基板１４８０の上表面は、同じ高さではない。
【００７７】
ステップ５で（図１４．５）、第１の誘電体層１４３０を変換器表面上に積層またはボンディングする。第１の誘電体層１４３０の形成後のプロセスは、図１３に示すプロセスと同一である。空洞１４８１および変換器ラッチ構造体１４８２は、本プロセスでは任意選択である。
【００７８】
図１５は、パッケージ支持構造体を使用して変換器をパッケージングする、第４の例示的なパッケージングプロセスを示す。図１５のプロセスの最初の２つのステップ（図１５．１および図１５．２）は、図１３のプロセスの最初の２つのステップ（図１３．１および図１３．２）と同一である。ｃＭＵＴアレイ１５１０を製造基板１５２０上に製造し、パッケージ支持構造体の中に配置するために、製造基板１５２０から分離する。
【００７９】
ステップ３で（図１５．３）、締結部材１５８１を第３の基板１５８０上に形成し、パターン化する。空洞を使用する代わりに、締結部材１５８１をｃＭＵＴホルダとして使用する。締結部材１５８１は、付着構造体、機械的締結具を備える構造体、または自己組立型パッドであり得る。
【００８０】
ステップ４で（図１５．４）、ｃＭＵＴアレイ１５１０を締結部材１５８１上に配置および締結する。
【００８１】
ステップ５で（図１５．５）、誘電体層１５３０を変換器表面に導入する。開口１５６０のパターンを誘電体層１５３０上に形成する。誘電体層１５３０の形成後、後続プロセスは、図１３に示すプロセスと同一である。
【００８２】
図１６は、パッケージ支持構造体を使用して変換器をパッケージングする、第５の例示的なパッケージングプロセスを示す。本実施形態において、ｃＭＵＴアレイホルダは、パッケージ支持構造体の支持基盤層の上表面に配置される、付加的支持層から形成される受容空洞である。
【００８３】
図１６のプロセスの最初の２つのステップ（図１６．１および図１６．２）は、図１３のプロセスの最初の２つのステップと同一である。
【００８４】
ステップ３で（図１６．３）、所望の寸法および厚みのウエハ貫通ホールまたは空洞１６８１を、第３の基板１６８０内に開口する。各空洞には、次のステップで追加されるｃＭＵＴの固定を助けるように、保持部材１６８２（例えば、バネ構造体またはラッチ構造体）を形成することができる。第３の基板１６８０は、シリコン基板／ウエハ、ガラス基板、または金属基板であり得る。
【００８５】
ステップ４で（図１６．４）、パターン化した第３の基板１６８０を、平面を備える第４の基板１６８５上に配置する。任意選択的に、図１６．４の構造体を、ＳＯＩウエハの絶縁層で止まるようにエッチングされる、空洞１６８１を備えるＳＯＩウエハ上に形成する。絶縁層は平面を形成する。
【００８６】
ステップ５で（図１６．５）、製造基板１６２０を備えるｃＭＵＴ１６１０を空洞１６８１の中に配置する。示される例では、ｃＭＵＴ１６１０は、前面を下にして空洞１６８１の中に受容される。必要に応じて、ｃＭＵＴ製造基板１６２０を第３の基板１６８０に接着するために、付着材料（例えば、ＰＤＭＳ、フォトレジスト、ポリイミド、エポキシ、およびワックス）を追加することができる。変換器製造基板１６２０は、第３の基板１６８０の厚みよりも厚い、薄い、または同じであり得る。
【００８７】
ステップ６で（図１６．６）、ステップ５の結果生じた構造体の表面が平坦ではない場合、研ぐまたは研磨することができる。
【００８８】
ステップ７で（図１６．７）、変換器の前表面にさらなるプロセスを終えることができるように、第４の基板１６８５を除去して、ｃＭＵＴアレイ１６１０の前面を露出する。図１６．７で、その前面を上に向けて示すように、ｃＭＵＴアレイ１６１０を収容する第３の基板１６８０を逆転させる。
【００８９】
ステップ８で（図１６．８）、ｃＭＵＴ１６１０を備える基板１６２０の最上部に、誘電体層１６３０を配置する。ｃＭＵＴ１６１０上の電極にアクセスするために、開口１６６０を材料層１６３０上に形成することができる。第１の誘電体層１６３０の形成後、後続プロセスは、図１３に示すプロセスと同一である。
【００９０】
図１７は、パッケージ支持構造体を使用して変換器をパッケージングする、第６の例示的なパッケージングプロセスを示す。本実施形態では、パッケージ基板１７３０は、変換器の製造基板１７２０の背面に製造される。
【００９１】
ステップ１で（図１７．１）、所望の特徴を備えるｃＭＵＴまたはｃＭＵＴアレイ１７１０を、ｃＭＵＴ製造基板１７２０上に製造する。背面からの変換器１７１０への接続アクセスを提供するために、ウエハ貫通相互接続特徴１７１０ａを変換器１７１０に追加する。図１７．１では、ｃＭＵＴアレイ１７１０は、表を上にして示される。
【００９２】
ステップ２で（図１７．２）、製造したｃＭＵＴアレイ１７１０を残りの製造基板１７２０から分離するように、製造基板１７２０をパターン化またはダイスカットする。
【００９３】
ステップ３で（図１７．３）、所望の寸法の空洞１７８１を、第３の基板１７８０内に開ける。各空洞内に、次のステップで追加されるｃＭＵＴ１７１０の固定を助けるように、保持部材１７８２を形成することができる。第３の基板１７８０は、シリコン基板／ウエハ、ガラス基板、または金属基板であり得る。
【００９４】
ステップ４で（図１７．４）、ｃＭＵＴ製造基板１７２０とともに、ｃＭＵＴ１７１０の表を下にして、空洞１７８１の中に配置する。必要に応じて、ｃＭＵＴ基板１７２０を第３の基板１７８０と接着するように、付着または充填材料を追加することができ、これらは基板１７２０と１７８０との間の間隙を充填することもできる。
【００９５】
ステップ５で（図１７．５）、プロセスステップ４の後、ｃＭＵＴ１７１０の底表面（上を向いている）が第３の基板１７８０の最上部と水平でない場合、ｃＭＵＴ１７１０をより薄くし、第３の基板１７８０の上表面と水平になるように、研ぐおよび研磨することができる。さらに、ｃＭＵＴ１７１０の底表面および第３の基板１７８０の上表面を含む表面全体を、平面を得るように、より薄く研ぐおよび研磨することができる。これは、次のステップの、パッケージ基板（誘電体層１７３０）を追加するステップに、より柔軟性を与える。図１７．５では、ｃＭＵＴ１７１０は、底表面を上にして示されている。
【００９６】
ステップ６で（図１７．６）、ｃＭＵＴ１７１０を備える基板１７２０上に、第１の誘電体層１７３０を配置する。ｃＭＵＴ１７１０上のウエハ貫通相互接続特徴１７１０ａにアクセスするために、誘電体層１７３０上に開口１７６０を形成することができる。第１の誘電体層１７３０（ステップ６、図１７．６）の形成後、プロセスは、図１３に示すプロセスと同一である。
【００９７】
図１８は、変換器および補助的なシステム構成要素を直接に製造基板上にパッケージングして、パッケージングされたｃＭＵＴのシステムを形成する、第７の例示的なパッケージングプロセスを示す。本実施形態では、変換器１８１０および補助的なシステム構成要素１８７０（例えば、ＩＣチップ、または変換器システムの任意の他の電気的構成要素）が、パッケージ基板上にパッケージングされる。また、パッケージングの間にさらなる回路を形成することもできる。ｃＭＵＴ１８１０とシステム構成要素１８７０との間の全ての電気的接続を、パッケージ基板の製造の間に行うことができる。
【００９８】
ステップ１で（図１８．１）、システム構成要素１８７０を製造基板１８７１上に製造し、次いで製造基板１８７１から切断（ダイスカットまたはエッチング）する。
【００９９】
ステップ２で（図１８．２）、ｃＭＵＴまたはｃＭＵＴアレイ１８１０をその製造基板１８２０上に製造する。所望の寸法の空洞１８２１を、変換器製造基板１８２０内に開ける。各空洞内に、次のステップで追加されるシステム構成要素１８７０の固定を助けるように、保持部材１８２２を形成することができる。
【０１００】
ステップ３で（図１８．３）、システム構成要素１８７０を空洞１８２１の中に配置する。必要に応じて、構成要素１８７０を基板１８２０と接着するために、付着材料を追加することができる。
【０１０１】
ステップ４で（図１８．４）、パッケージ基板層として、ｃＭＵＴ１８１０およびシステム構成要素１８７０の最上部に、誘電体層１８３０を配置する。ｃＭＵＴ１８１０およびシステム構成要素１８７０上の電極にアクセスするために、誘電体層１８３０上に開口１８６０を形成することができる。
【０１０２】
ステップ５で（図１８．５）、ｃＭＵＴまたはｃＭＵＴアレイ１８１０およびシステム構成要素１８７０と電気的に接続するように、導電層１８４０（例えば、Ａｌ、Ａｕ、Ｃｕ、またはポリシリコン）を形成およびパターン化する。また、他の機能または構成要素のためのＩ／Ｏパッドまたは電極を形成するように、導電層をパターン化することもできる。任意選択的に、以下に示すように、多層パッケージ基板が所望される場合、ステップ４およびステップ５を繰り返すことができる。
【０１０３】
ステップ６で（図１８．６）、１つ以上の誘電体層１８３１を、任意選択的に形成およびパターン化することができる。導電層と変換器との間、導電層とシステム構成要素との間、または異なる導電層間の相互接続のために、開口１８６１を形成することができる。
【０１０４】
ステップ７で（図１８．７）、１つ以上の導電層１８４１を、任意選択的に形成およびパターン化することができる。ステップ６および７と同様、多層パッケージ基板が所望される場合は、任意選択的に、ステップ４および５を複数回繰り返すことができる。
【０１０５】
ステップ８で（図１８．８）、パッシベーション層または絶縁層１８９０を、パッケージ基板の最上部に追加することができる。変換器の性能を向上させるために、任意選択的に窓１８９５を開口することができる。例えば、より良好な音波の伝送および受信のために、ｃＭＵＴ１８１０の活動領域の前面の材料を除去することができる。個々のパッケージングされたシステム１８０１を後で容易に分離することができるように、窓１８９５をエッチングする時に、パッケージングされたｃＭＵＴのシステム１８０１の間にさらなるトレンチを開口することができる。
【０１０６】
最終ステップで（図１８．９）、パッケージングされたｃＭＵＴのシステム１８０１を得るために必要である場合、任意選択的に、変換器基板１８２０を所望の形状にパターン化することができる。図１８には１つのｃＭＵＴシステムのみが示されているが、複数のｃＭＵＴシステム１８０１のパッケージングを、同一方法を使用してパッケージ基板上に行うことができる。
【０１０７】
図１９は、パッケージ支持構造体を使用して、変換器および補助的なシステム構成要素をパッケージングされたｃＭＵＴのシステムの中にパッケージングする、第８の例示的なパッケージングプロセスを示す。図１８のパッケージングプロセスのように、変換器１８１０および補助的なシステム構成要素１８７０の両方が、パッケージ基板上にパッケージングされる。図１８の方法とは異なり、図１９に示すパッケージング製造方法は、変換器製造基板１９２０の代わりに、パッケージ支持構造体として機能する第３の基板１９８０上で行われる。
【０１０８】
ステップ１で（図１９．１）、ｃＭＵＴまたはｃＭＵＴアレイ１９１０をその製造基板１９２０から分離し、システム構成要素１９７０をその製造基板１９７１から分離する。分離は、ダイスカットまたはエッチング等の任意の好適な方法を使用して行うことができる。
【０１０９】
ステップ２で（図１９．２）、所望の寸法の空洞１９８１を、第３の基板１９８０内に開ける。各空洞１９８１内に、次のステップで追加されるチップの固定を助けるように、保持部材１９８２を形成することができる。
【０１１０】
ステップ３で（図１９．３）、ｃＭＵＴ１９１０およびシステム構成要素１９７０を空洞１９８１の中に配置する。必要に応じて、ｃＭＵＴ１９１０および構成要素１９７０を基板１９８０に接着するために、付着材料を追加することができる。
【０１１１】
ステップ４で（図１９．４）、ｃＭＵＴ１９１０およびシステム構成要素１９７０の最上部に誘電体層１９３０を配置する。ｃＭＵＴ１９１０およびシステム構成要素１９７０上の電極にアクセスするために、材料層１９３０上に開口１９６０を形成することができる。ステップ４の後、プロセスステップは、図１８のプロセスステップ５〜８（図１８．５〜図１８．８）と同一である。これらのステップの後の完成したシステムを、図１９．５に示す。
【０１１２】
最終ステップで（図１９．６）、任意選択的に第３の基板１９８０を除去することができる。除去された第３の基板１９８０は、再利用可能であり得る。パッケージングが完成して、パッケージングされたｃＭＵＴのシステム１９０１が得られる。
【０１１３】
複数の変換器システム１８０１／１９０１は、図１２〜図１９に示す方法を使用して、同時に実行される同一プロセスでバッチ製造し、費用および時間を節約することができる。図１４〜１７に示す、ｃＭＵＴを第３の基板（パッケージング支持基板）の中に配置する方法を使用して、図１８〜１９のパッケージ基板を導入する前に、ｃＭＵＴ１８１０／１９１０およびシステム構成要素１８７０／１９７０の両方を、パッケージング支持基板の中に配置することができる。
【０１１４】
図２０は、ｃＭＵＴおよびシステム構成要素を固定するための、第１の例示的な保持部材を示す。ラッチ特徴２０８２は、基板２０８０内の空洞２０８１に形成される。ラッチ特徴２０８２は、ｃＭＵＴおよびシステム構成要素（例えば、図１９では１９８２）を、第３の基板２０８０の空洞２０８１内に固定するための、保持部材として使用することができる。ラッチ特徴２０８２は、空洞２０８１の壁の方に圧縮可能である、バネ様の構造体であり得る。これらの構造体は、別個にまたは一緒に使用することができる。
【０１１５】
図２１は、ｃＭＵＴおよびシステム構成要素を固定するための、第２の例示的な保持部材を示す。基板２１８０の空洞２１８１内に、ラッチ特徴２１８２が形成される。ラッチ特徴２１８２は、空洞２１８１の壁に位置付けられる構造体であり得る。これらの構造体は、別個にまたは一緒に使用することができる。
【０１１６】
開示されるパッケージ方法を使用して、任意の数の変換器または変換器アレイ、ならびに任意の組み合わせの変換器および補助的なシステム構成要素をパッケージングすることができる。複数の変換器システムを、同一バッチ実行で一緒にパッケージングし、パッケージング後に分離することができる。それぞれのパッケージングされた変換器のシステムは、システム設計に依存して、任意の組み合わせの変換器および補助的なシステム構成要素を有することができる。
【０１１７】
図２２Ａおよび２２Ｂは、例示的なパッケージングされた変換器のシステムを示す。パッケージングされた変換器のシステム２２０１Ａは、単一システムとしてパッケージ基板２２３０上に一緒にパッケージングされる、変換器２２１０および３つの補助的なシステム構成要素２２７０を有する。変換器２２１０は、ｃＭＵＴアレイであり得る。それぞれの補助的なシステム構成要素２２７０は、ＩＣチップ等の電気素子を有することができる。システム２２０１Ａは、別個にパッケージングされるか、あるいは同一バッチ実行時に、複数の他のシステム（類似しているか、あるいは異種のいずれか）と一緒にパッケージングされて、その後他のシステムから分離されてもよい。
【０１１８】
一実施形態において、パッケージ基板２２３０は可撓性であり、変換器２２１０および補助的なシステム構成要素２２７０は、図２２Ｂに示すように、緊密にパッケージングされた変換器のシステム２２０１Ｂの中に屈曲または折り畳むことができる。本実装形態は、血管内超音波法（ＩＶＵＳ）および心臓内エコー検査（ＩＣＥ）、ならびに２次元ｃＭＵＴアレイを使用する３次元撮像等の用途にとって重要である。パッケージ基板２２３０は、本明細書に記載されるパッケージングプロセスにおいて、可撓性誘電体材料が使用される場合、可撓性であり得る。
【０１１９】
さらに、可撓性パッケージ基板は、異なる材料の２つ以上の層から形成することができ、異なる層に適切な材料を選択することによって、所望の内部応力プロファイルを構築するように設計して（バイモルフ構造等）、完成した素子の湾曲を制御することができる。また、可撓性基板が、異なる熱膨張特性を有する材料の２つ以上の層から形成される場合、完成した素子の湾曲は、温度変化によって制御することもできる。また、完成した素子の湾曲は、形状記憶合金を使用して制御することもできる。
【０１２０】
本開示において示されるプロセスは、半導体プロセス、ＭＥＭＳプロセス、およびＰＣＢ製造プロセスの設備を使用して、バッチ製造することができる。特に、パッケージ基板として適切な第３の基板が選択される場合、該パッケージング製造プロセスを通常のＰＣＢまたは可撓性ＰＣＢ製造設備内で行うことができ、パッケージングされた変換器の費用を飛躍的に減少させる。
【０１２１】
上述のパッケージング方法を使用した例は、本出願と同日付にて出願される、相互参照される国際（ＰＣＴ）特許出願第＿＿＿＿＿＿号（弁理士整理番号ＫＯ１−０００４ＰＣＴ２）、名称「＿＿＿＿＿＿＿＿＿＿＿＿＿」で開示される。
【０１２２】
本方法は、マイクロマシン加工超音波変換器、特に容量性マイクロマシン加工超音波変換器（ｃＭＵＴ）を使用して示されるが、本明細書で開示されるパッケージング方法は、任意の静電型変換器に適用することができ、任意の他の変換器またはセンサを製造するために使用し得ることに留意されたい。
【０１２３】
パッケージングに好適なｃＭＵＴの製造
本明細書で開示されるパッケージング方法を使用して、種々のｃＭＵＴアレイをパッケージングすることができる。パッケージングされる必要があるｃＭＵＴまたはｃＭＵＴアレイは、任意の好適な製造方法を使用して製造することができる。しかしながら、本明細書で開示されるパッケージング方法を使用したｃＭＵＴのパッケージングに関して言えば、特定のｃＭＵＴが、特別の関心事である場合がある。
【０１２４】
例えば、パッケージングされるｃＭＵＴアレイは、異なるｃＭＵＴ要素に別個の底面電極を有する必要がある場合がある。かかるｃＭＵＴアレイは、２００６年５月１８日に出願された国際出願（ＰＣＴ）第ＰＣＴ／ＩＢ２００６／０５１５６６号、名称「ＴＨＲＯＵＧＨ  ＷＡＦＥＲ  ＩＮＴＥＲＣＯＮＮＥＣＴＩＯＮ」、および２００６年６月１９日に出願された米国特許出願第１１／４２５，１２８号、名称「ＦＬＥＸＩＢＬＥ  ＭＩＣＲＯ−ＥＬＥＣＴＲＯ−ＭＥＣＨＡＮＩＣＡＬ  ＴＲＡＮＳＤＵＣＥＲ」で開示される、ウエハ貫通相互接続方法を使用して製造することができ、これらの特許出願は、参照することによりその全体が組み込まれる。
【０１２５】
上記で開示されるウエハ貫通相互接続方法の基本的な考え方では、変換器の前面（変換器を含む側面）から所望の厚みまで第１のパターン（例えば、トレンチまたは開口）をエッチングし、任意選択的に第１のパターンをフィラー材料で充填し、その後、第１のパターンの底部に達するように、背面から第２のパターン（例えば、トレンチまたは開口）をエッチングする。
【０１２６】
さらに、ｃＭＵＴアレイ内のｃＭＵＴ要素の底面電極を分離するために使用される上述の方法は、ｃＭＵＴアレイをそれらの基板から分離するために使用することもできる。次いで、図１３〜１７および図１９に示す方法を使用して、分離したｃＭＵＴアレイをパッケージングすることができる。
【０１２７】
ｃＭＵＴアレイの一部の用途では、パッケージングされたｃＭＵＴアレイまたはシステムが、一部の用途によって必要とされる、非常に小さな空間にパッケージングされ得るように、ｃＭＵＴアレイの厚みを薄くすることが所望され得る。この場合、ウエハ貫通相互接続方法における第２のエッチングは、第１のエッチングされたパターンの底部に達するための、単にウエハを薄くするプロセスであり得る。
【０１２８】
薄型基板を備えるｃＭＵＴアレイを作製するための、幾つかの例示的な製造プロセスを、以下に記載する。記載される製造プロセスは、本明細書に記載されるトレンチのパターンに依存して、同一ｃＭＵＴアレイ内の個々のｃＭＵＴ要素の底面電極を分離する、異なるｃＭＵＴアレイの底面電極を分離する、製造基板から個々のｃＭＵＴアレイを完全に分離する、またはそれらの任意の組み合わせのために、使用することができる。
【０１２９】
ほとんどの用途において、ｃＭＵＴアレイを画定する複数のｃＭＵＴ要素を使用して、所望の機能を実行する。通常、ｃＭＵＴアレイ内の各要素は、その２つの電極のうちの１つからアドレスされ（すなわち、信号線に接続される）、もう一方の電極は、アレイ内の複数のｃＭＵＴ要素または全てのｃＭＵＴ要素によって、通常共有される、共通電極に接続される。しかし、ｃＭＵＴ要素の両方の電極を、別個にアドレスすることも可能である。ｃＭＵＴ電極には、ｃＭＵＴ製造基板の前面または背面のいずれかからアクセスすることができる。基板の背面からｃＭＵＴにアクセスするには、ウエハ貫通相互接続特徴が必要である。
【０１３０】
図２３は、本明細書で開示されるパッケージング技術を使用してパッケージングするための、薄型基板を備える別個のｃＭＵＴアレイを作製するための、第１の例示的な製造プロセスを示す。パッケージングされた薄型ｃＭＵＴアレイを使用して、図２２に示すもの等のｃＭＵＴシステムを形成することができる。図２３の方法を示すために、可撓性膜製ｃＭＵＴを使用する。しかしながら、他のｃＭＵＴ設計、特に内蔵バネを備えるｃＭＵＴ（ＥＳｃＭＵＴ）を、図２３と同一方法を使用して、製造または加工することもできる。
【０１３１】
簡潔にするために、３つの近接するｃＭＵＴアレイ２３１０、２３１０Ａ、および２３１０Ｂを断面図で示す。実際の製造プロセスは、同一基板上に構築される、任意の数のｃＭＵＴアレイを伴い得ることが認識される。各ｃＭＵＴアレイ２３１０は、１次元アレイまたは２次元アレイのいずれかに配列され得る、任意の数のｃＭＵＴ要素を有し得ることに留意されたい。
【０１３２】
以下に示すプロセスは、個々のｃＭＵＴアレイ２３１０、２３１０Ａ、および２３１０Ｂの底面電極を分離するために使用される。しかしながら、同一プロセスを使用して、個々のｃＭＵＴアレイ２３１０、２３１０Ａ、および２３１０Ｂを、残りの製造基板から完全に分離することができる。分離されたｃＭＵＴアレイ２３１０、２３１０Ａ、および２３１０Ｂは、その後、パッケージング支持構造体として機能する第３の基板に組み立てることができる。また、トレンチのパターンが適宜画定される場合、ｃＭＵＴアレイ２３０１０、２３１０Ａ、および２３１０Ｂ内の個々のｃＭＵＴ要素２３１０−１および２３１０−２の底面電極を、同一プロセスを使用して分離することができる。例えば、個々のｃＭＵＴアレイの境界を画定するトレンチ（または開口パターン）２３７５に加えて、ｃＭＵＴ要素のための別個の底面電極を製造するために、ｃＭＵＴ要素の境界を画定するように、より細密なトレンチ２３７０を追加することもできる。
【０１３３】
図２３に示すように、各ｃＭＵＴアレイ（２３１０、２３１０Ａ、または２３１０Ｂ）は、可撓性膜２３１１、最上部電極２３１３、空洞２３１６、膜アンカー２３１４、絶縁層２３１８、およびｃＭＵＴ製造基板２３２０を有する。基板２３２０は、底面電極として機能するように、導電材料から作製することができる。図２３の左側の図は、複数のｃＭＵＴアレイ２３１０、２３１０Ａ、および２３１０Ｂが、同一基板２３２０内に製造されることを示す。図２３の右側の図は、左側の図と同一プロセスステップにある、ｃＭＵＴアレイ２３１０内のｃＭＵＴ要素２３１０−１および２３１０−２の詳細構造を示すために、左の図のｃＭＵＴアレイ２３１０の一部分を拡大したものである。
【０１３４】
ステップ１で（図２３．１）、ｃＭＵＴ製造基板２３２０の上面から、第１のパターン（例えば、トレンチまたは開口）２３７０、２３７５を形成する。第１のパターンは、各ｃＭＵＴアレイ２３１０、２３１０Ａ、または２３１０Ｂの境界を画定し得るトレンチ（または開口）２３７５、ならびにｃＭＵＴアレイ２３１０内の各ｃＭＵＴ要素の境界を画定し得るトレンチ（または開口）２３７０を含む。トレンチの最深端部は、ｃＭＵＴ製造基板２３２０の深さの一部にのみ達する。第１のパターン２３７０／２３７５の形成は、ｃＭＵＴ製造の間に、ｃＭＵＴ構造体と一体化させることができる。例えば、第１のパターン２３７０／２３７５は、ｃＭＵＴ構造体（可撓性膜２３１１、最上部電極２３１３、膜アンカー２３１４、および空洞２３１６を含む）が形成される前に、形成することができる。代替として、ｃＭＵＴ２３００の上表面を通って、ｃＭＵＴの製造後に、第１のパターン２３７０／２３７５を形成することもできる。
【０１３５】
ステップ２で（図２３．２）、第１のパターンを所望の材料で充填することができる。充填材料は、通常、Ｐａｒｙｌｅｎｅ、ポリイミド、ポリマー、ＰＤＭＳ、酸化物、および窒化物等の絶縁材料である。
【０１３６】
ステップ３で（図２３．３）、各ｃＭＵＴアレイ内のｃＭＵＴ要素２３１０−１および２３１０−２の底面電極が、互いに電気的に分離され、さらに、基板２３２０上のｃＭＵＴアレイ２３１０、２３１０Ａ、および２３１０Ｂの底面電極が、異なるｃＭＵＴアレイ間で電気的に分離されるように、基板２３２０の背面から第１のパターン２３７０／２３７５の底部まで、ウエハを薄くする。加えて、トレンチまたは開口２７５０が適切に設計されている場合は、ｃＭＵＴアレイ２３１０、２３１０Ａ、および２３１０Ｂを基板２３２０から分離して、引き離すことができる。次いで、分離されたｃＭＵＴアレイを用いて、本明細書で開示されるパッケージング方法（例えば、図１３〜１７および図１９）を使用してパッケージングすることができる。
【０１３７】
上で示したように、ｃＭＵＴ製造基板２３２０の残りの部分が、近接するｃＭＵＴアレイ２３１０、２３１０Ａ、および２３１０Ｂのための底面電極を形成し、ならびに開口パターン２３７０が画定されるであろう場合は、各アレイ内のｃＭＵＴ要素の底面電極を形成するように、ｃＭＵＴ製造基板２３２０の底部はｃＭＵＴ２３００の底面から除去される。ｃＭＵＴ製造基板２３２０の底部の除去により、該プロセスがパターン２３７０／２３７５の底部に達することが可能になる。上で示した実施形態では、これは、ウエハ（基板２３２０）を直接に薄くすることによって達成される。しかしながら、後述する種々の他の様式を使用して、同じことを達成することができる。
【０１３８】
図２４は、ｃＭＵＴアレイの製造基板を薄くするための、第１の代替様式を示す。ｃＭＵＴ２４００は、異なる製造基板が使用されることを除いて、図２３のｃＭＵＴ２３００と同様である。ｃＭＵＴ２４００のｃＭＵＴ製造基板としては、プライムウエハではなく、ＳＯＩウエハが使用される。ＳＯＩウエハは、素子層２４２１、絶縁層２４２２、およびハンドルウエハ２４２３を含む。ＳＯＩウエハの絶縁層２４２２に達するように、第１のパターン（例えば、トレンチまたは開口）２４７０をエッチングする。第１のパターン２４７０は、個々の変換器要素２４１０−１および２４１０−２の境界を画定する。また、第１のパターンは、同一ウエハ上の個々の変換器アレイの境界を画定する、トレンチまたは開口２３７５に類似したパターンを含むことができる。該製造プロセスでは、ｃＭＵＴ２４００の基板を薄くし、近接するｃＭＵＴアレイ２４０１および２４０２の底面電極を分離するために、ＳＯＩウエハのハンドルウエハ２４２３および絶縁層２４２２は除去される。ｃＭＵＴ２４００の厚みは、ＳＯＩウエハの素子層２４２１によって十分画定される。
【０１３９】
図２５は、ｃＭＵＴアレイの製造基板を薄くするための、第２の代替様式を示す。ｃＭＵＴ２５００は、異なる製造基板が使用されることを除いて、図２３のｃＭＵＴ２３００と同様である。図２３のプロセスのプライムウエハに置き換えて、所望の位置に埋め込み空洞２５２５を備えるウエハを使用する。本実施形態では、空洞２５２５に達するように、第１のパターン２５７０をエッチングする。第１のパターン２５７０は、個々の変換器要素２５１０−１および２５１０−２の境界を画定する。また、第１のパターンは、同一ウエハ上の個々の変換器アレイの境界を画定するための、トレンチまたは開口２３７５に類似したパターンを含むこともできる。該製造プロセスでは、ｃＭＵＴ２５００の基板を薄くし、近接するｃＭＵＴアレイ２５０１および２５０２の底面電極を分離するために、空洞２５２５の下の基板２５２０の一部分を除去する。ｃＭＵＴ２５００の厚みは、空洞２５２５上の基板２５２０の一部分によって十分画定される。
【０１４０】
前述のプロセスでは、第１のパターン２３７０／２３７５は、ｃＭＵＴ構造体が製造された後、ｃＭＵＴアレイ２３００の前面を通って、所望の深さまで形成することができる。ｃＭＵＴ２３００の前面の絶縁材料を、任意選択的に被覆することができる（例えば、電極２３１３上）。第１のパターン２３７０のトレンチまたは開口は、絶縁材料で充填することができる。
【０１４１】
図２６は、本明細書で開示されるパッケージング技術を使用してパッケージングするための、薄型基板を備えるｃＭＵＴを作製するための、第２の例示的な製造プロセスを示す。
【０１４２】
ステップ１で（図２６．１）、ＳＯＩウエハの素子層２６０１上にｃＭＵＴ２６００を製造する。素子層２６０１の厚みは、ｃＭＵＴ２６００の厚みを画定する。可撓性膜製ｃＭＵＴの設計を使用して、図２６の方法を示す。基板の一部であり、ｃＭＵＴ２６００の底面電極を構成する、素子層２６０１上に構築される、可撓性膜２６１１、最上部電極２６１３、空洞２６１６、および膜アンカー２６１８をそれぞれ含む、複数のｃＭＵＴアレイを、ｃＭＵＴ２６００は有する。
【０１４３】
ステップ２で（図２６．２）、素子層２６０１を通ってＳＯＩウエハの絶縁層２６０２に達するように、パターン２６７０（例えば、トレンチまたは開口）をエッチングする。第１のパターン２６７０は、個々の変換器要素２６１０−１および２６１０−２の境界を画定する。また、第１のパターンは、同一ウエハ上の変換器アレイの境界を画定する、トレンチまたは開口２３７５に類似したパターンを含むことができる。したがって、第１のパターン２６７０が、ｃＭＵＴアレイ内のｃＭＵＴ要素２６１０−１および２６１０−２を分離する。代替として、ステップ１（図２６．１）のｃＭＵＴの製造の間に、トレンチ２６７０を形成することもできる。
【０１４４】
ステップ３で（図２６．３）、任意選択的に、トレンチ２６７０に絶縁材料２６７２を充填し、また、絶縁材料２６７２をウエハ上に被覆およびパターン化することもできる。
ステップ４で（図２６．４）、ＳＯＩウエハ２６００のハンドルウエハ（図示せず）および絶縁層２６０２を除去し、互いに電気的に分離された底面電極を備える、ｃＭＵＴ要素２６１０−１および２６１０−２を形成する。図２３で記載したように、同一プロセスを使用して、互いに電気的に分離されたｃＭＵＴアレイ２６１０を形成することができる。また、本手順を使用して、個々のｃＭＵＴアレイ２６１０をｃＭＵＴ製造ウエハから取り外すことができるように、ｃＭＵＴアレイ２６１０を互いに完全に分離することができる。分離されたｃＭＵＴアレイ２６１０は、後でパッケージングするために、パッケージ基板上に組み立てることができる。
【０１４５】
この図では、１つのみのｃＭＵＴアレイ２６１０の詳細構造が示されている。基板２６２０内の複数のｃＭＵＴアレイの構成は、図２３の左側の図と同様である。
【０１４６】
変換器のパッケージング方法を、上記に複数の実施形態を用いて説明した。本明細書で説明される可能性のある利益および利点は、添付の特許請求の範囲に対する制限または限定と見なされるべきではないことが認識される。
【０１４７】
主題は、構造的特徴および／または方法論的行為に特定の文言で説明したが、添付の特許請求の範囲において定義される主題が、説明される特定の機能または行為に必ずしも限定されないことを理解されたい。むしろ、特定の機能および行為は、特許請求の範囲を実現する例示的な形態として開示される。
【図１】
0005611830.tif 000002
【図２】
0005611830.tif 000003
【図３】
0005611830.tif 000004
【図４】
0005611830.tif 000005
【図５】
0005611830.tif 000006
【図６】
0005611830.tif 000007
【図７】
0005611830.tif 000008
【図８】
0005611830.tif 000009
【図９】
0005611830.tif 000010
【図１０】
0005611830.tif 000011
【図１１】
0005611830.tif 000012
【図１２】
0005611830.tif 000013
【図１３】
0005611830.tif 000014
【図１４】
0005611830.tif 000015
【図１５】
0005611830.tif 000016
【図１６】
0005611830.tif 000017
【図１７】
0005611830.tif 000018
【図１８】
0005611830.tif 000019
【図１９】
0005611830.tif 000020
【図２０】
0005611830.tif 000021
【図２１】
0005611830.tif 000022
【図２２Ａ】
0005611830.tif 000023
【図２２Ｂ】
0005611830.tif 000024
【図２３】
0005611830.tif 000025
【図２４】
0005611830.tif 000026
【図２５】
0005611830.tif 000027
【図２６】
0005611830.tif 000028