(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成される第１の導電膜と、
前記第１の導電膜の上層に形成される絶縁膜と、
前記絶縁膜の上層に形成される第２の導電膜と、を備えたアレイ基板であって、
前記第２の導電膜は、レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚が形成されて加工された複数種類の薄膜パターンを備え、
前記複数種類の薄膜パターンは、前記基板からの高さがほぼ同一になるように構成されており、
前記複数種類の薄膜パターンの下層のほぼ全領域に、前記複数種類の薄膜パターンの高さがほぼ同一になるように形成された薄膜パターンを備え、
前記第１の導電膜は、前記薄膜パターンを含むアレイ基板。
【請求項２】
前記第１の導電膜は、ゲート配線と同じ層である請求項１に記載のアレイ基板。
【請求項３】
前記第２の導電膜は、ドレイン電極と同じ層である請求項１または２に記載のアレイ基板。
【請求項４】
基板と、
第１の導電膜と、
前記第１の導電膜の上層に形成される絶縁膜と、
前記絶縁膜の上層に形成される第２の導電膜と、を備えたアレイ基板であって、
前記第２の導電膜は、レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚が形成されて加工された複数種類の薄膜パターンを備え、
前記複数種類の薄膜パターンは、前記基板からの高さがほぼ同一になるように構成されており、
前記複数種類の薄膜パターンの下層のほぼ全領域に、前記複数種類の薄膜パターンの高さがほぼ同一になるように形成された薄膜パターンを備え、
前記第１の導電膜は、前記薄膜パターンを含むアレイ基板を用いた表示装置。
【請求項５】
基板上に第１の導電膜を形成する工程と、
前記第１の導電膜の上層に絶縁膜を形成する工程と、
前記絶縁膜上に第２の導電膜を形成する工程と、
前記第２の導電膜をパターン形成して複数種類の薄膜パターンを形成する工程と、
を備えるアレイ基板の製造方法であって、
前記複数種類の薄膜パターンを形成する工程は、
レジストを形成する工程と、
前記レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚を形成して加工する工程と、
を備えており、
前記第１の導電膜を形成する工程は、
前記複数種類の薄膜パターンの下層のほぼ全領域に、前記複数種類の薄膜パターンの高さがほぼ同一になるように、薄膜パターンを形成する工程
を備える
アレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数層の薄膜パターンが形成されたアレイ基板、表示装置、及びその製造方法に関するものである。例えば、液晶表示装置に好適に利用できるものである。
【背景技術】
【０００２】
近年、液晶表示装置は、薄型、軽量、低消費電力であり、代表的な表示装置として使用されている。液晶表示装置の製造コストを削減する方法として、薄膜トランジスタ（以下、ＴＦＴ）の形成されるアレイ基板の製造工程において、写真製版工程を削減することが有効である。そこで、１回の写真製版工程において、露光しないレジスト膜厚の領域と、完全に露光してレジストを除去する領域と、レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚の領域を形成するグレイトーン(以下、ＧＴ)露光、またはハーフトーン(以下、ＨＴ)露光と呼ばれる方法がある。ＧＴ露光は、フォトマスクに露光装置の解像度限界以下の細い薄膜パターンを配置することで、中間的な露光量を与えるものである。ＨＴ露光は、フォトマスクに半透過膜を形成して中間的な露光量を与えるものである。特に、特開文献１に記載のように、チャネルエッチ型ＴＦＴのチャネル部分にＧＴ露光、またはＨＴ露光を行うことで、写真製版工程を削減する方法が実用化されている。
【０００３】
また、特開文献２に記載のように、１回の写真製版工程において、第１の露光に中間的な露光量の第２の露光を追加する２段階露光とすることにより、中間レジスト膜厚の領域を得る方法もある。特開文献２では、ドレイン電極が上層にＡｌを含む多層膜からなり、ＩＴＯ等の導電性酸化膜からなる画素電極とドレイン電極とのコンタクト抵抗を抑制するために、コンタクトホール部に対応するドレイン電極の上層のＡｌを除去する領域に、２段階露光またはＨＴ露光を用いることが示されている。
【０００４】
【特許文献１】特開２０００−６６２４０号公報（図２５〜図３０）
【特許文献２】特開２００６−４１１６１号公報（図４）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
写真製版工程において、レジストを完全に露光しない中間的な露光を行った場合、フォトマスクの精度(透過率ばらつき)、露光装置の照度分布、レジスト塗布のレジスト膜厚分布、現像のばらつき等の影響を受けやすく、中間レジスト膜厚は、ばらつきやすい問題があった。ただし、特許文献１のように、ＴＦＴのチャネル部分だけに適用するのであれば、１種類の薄膜パターンが同じ膜構成をしているので、中間レジスト膜厚のばらつきはそれほど問題にはならなかった。しかし、特許文献２に示したドレイン電極のコンタクト部分に加えて、他の様々な薄膜パターンを持つ配線、端子または電極等とのコンタクト部分にも、同一の写真製版工程で中間的な露光を行う場合、基板に形成された様々な薄膜パターンは、その下層の膜構成によって基板からの高さが異なっている。その結果、レジスト膜厚が均一にならないので、写真製版後の中間レジスト膜厚のばらつきはさらに大きくなった。その結果、中間レジスト膜厚が薄い領域では、以後のエッチング工程において必要な薄膜パターンまで消失し、逆に、中間レジスト膜厚が厚い領域では、以後の工程に不要な薄膜パターンが残膜として残る問題があった。
【０００６】
本発明は、上記のような問題点を解決するためになされたものであり、特に、複数種類の薄膜パターンを形成する領域に、同一の写真製版工程で中間的な露光を行う場合、写真製版後の中間レジスト膜厚のばらつきを小さくして、中間レジスト膜厚を形成して加工するプロセスのマージンを拡大して歩留りを上げ、低コストなアレイ基板、表示装置、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のアレイ基板は、基板と、基板上の第１の導電膜と、第１の導電膜の上層に形成される絶縁膜と、この絶縁膜の上層に形成される第２の導電膜と、を備えたアレイ基板であって、第２の導電膜はレジストを完全に露光しない中間的な露光量により、中間レジスト膜厚が形成されて加工された複数種類の薄膜パターンを備えており、この複数種類の薄膜パターンは、基板からの高さがほぼ同一になるように構成され、さらにその複数種類の薄膜パターンの下層のほぼ全領域には、複数種類の薄膜パターンの高さがほぼ同一になるように形成された薄膜パターンも備えており、第１の導電膜はその薄膜パターンを含むように構成されている。
【０００８】
本発明のアレイ基板の製造方法は、
基板上に第１の導電膜を形成する工程と、
第１の導電膜の上層に絶縁膜を形成する工程と、
絶縁膜上に第２の導電膜を形成する工程と、
第２の導電膜をパターン形成して複数種類の薄膜パターンを形成する工程と、
を備えるアレイ基板の製造方法であって、
複数種類の薄膜パターンを形成する工程は、
レジストを形成する工程と、
レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚を形成して加工する工程と、を備えており、
第１の導電膜を形成する工程は、
この複数種類の薄膜パターンの下層のほぼ全領域に、この複数種類の薄膜パターンの高さがほぼ同一になるように、薄膜パターンを形成する工程
を含んでいる。
【発明の効果】
【０００９】
本発明によれば、中間レジスト膜厚が形成されて加工される複数種類の領域におけるレジスト膜厚がほぼ均一にできるので、写真製版後の中間レジスト膜厚の均一化が図れ、以後のプロセスのマージンが拡大して、歩留りが向上し、低コストなアレイ基板、表示装置、及びその製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態を、液晶表示装置のアレイ基板を例として、図に基づいて説明する。なお、以下の実施の形態を説明するための全図において、同一符号は、同一または相当部分を示しており、原則として、重複する説明は省略する。
【００１１】
実施の形態１．
図１は、実施の形態１における液晶表示装置のアレイ基板を示す平面図である。図２は、図１の画素を示す平面図である。図３は、図２のＡ−Ａ切断線における断面図である。図４は、図１のソース端子を拡大した部分を示す平面図である。図５は、図４のＢ−Ｂ切断線における断面図である。図６は、図１の共通配線変換部を拡大した部分を示す平面図である。図７は、図６のＣ−Ｃ切断線における断面図である。
【００１２】
図１において、液晶表示装置の主要な一部を構成するアレイ基板１００は、ガラス等の基板１にマトリクス状に配列された複数の画素４０からなる表示部５０が形成され、表示部５０の周辺部には、ゲート端子６０、ソース端子６２及び共通接続端子６４が形成される。また、画素４０の保持容量を構成する共通配線３は、共通配線変換部４４を介して、共通接続配線４６によって引き出され、共通接続端子６４に接続されている。
【００１３】
アレイ基板１００は、図示していないが、対向基板と貼り合わせ、この間に液晶を封入して、液晶に電圧を印加することで表示を行う。また、アレイ基板１００及び対向基板には、図示していないが、偏光板が貼付され、アレイ基板１００の背面にバックライトが配置されて液晶表示装置となる。
【００１４】
次に、図２、図３において、画素４０はゲート配線２、共通配線３、ソース配線６、ＴＦＴ、画素電極１１等から構成される。第１の導電膜であり、Ａｌ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ等からなるゲート配線２と共通配線３が、間隔を空けて平行に形成される。この上層にＳｉＮ膜、ＳｉＯ２膜等からなるゲート絶縁膜４が全面に形成される。ゲート配線２と直交する方向にソース配線６が形成され、その交点近傍にＴＦＴを構成する半導体膜５が形成される。半導体膜５は、チャネルとなる半導体膜５ａ上に不純物がドープされた半導体膜５ｂを積層した多層膜である。ここでは、ソース配線６の下層にも連続して半導体膜５がソース配線６の形状に沿って配置されているが、必ずしもソース配線６の下に配置する必要はない。
【００１５】
ソース配線６からはソース電極７がゲート配線２上でゲート配線２方向に延びており、半導体膜５に重なっている。同様にドレイン電極８が半導体膜５と部分的に重なってゲート配線２と直交する方向に延びている。ソース配線６、ソース電極７、及びドレイン電極８は、Ｃｒ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ等からなる下層膜６ａ、７ａ、８ａと、Ａｌ等の金属膜からなる上層膜６ｂ、７ｂ、８ｂの多層膜で構成され、第２の導電膜である。
【００１６】
ソース電極７とドレイン電極８の間で、ＴＦＴのチャネルとなる半導体膜５は、不純物がドープされた半導体膜５ｂが除去されて、半導体膜５ａだけになっている。
【００１７】
図２のドットで示す領域Ｈ１はドレイン電極８の上層膜８ｂが除去され、下層膜８ａが露出している。層間絶縁膜９が画素４０の全体を覆うように形成され、コンタクトホール１０は、ドレイン電極８の領域Ｈ１に重なるように形成されている。
【００１８】
ＩＴＯ等の透明な導電性酸化膜からなる画素電極１１は、コンタクトホール１０を介して、ドレイン電極８の下層膜８ａと接続されている、一般に、導電性酸化膜のＩＴＯと酸化され易いＡｌとのコンタクト抵抗は高いため、コンタクト抵抗を抑制するためにコンタクトホール１０近傍の上層膜８ｂは除去する。ここでは、コンタクトホール１０と上層膜８ｂが除去された領域Ｈ１は少し位置をずらした形状とした。
【００１９】
また、共通配線３と画素電極１１とが重なる保持容量領域ＣＳは、液晶印加電圧を保持する保持容量を構成する。
【００２０】
ここで、図２における斜線で示す領域は、第２の導電膜からなるソース配線６、ソース電極７、及びドレイン電極８等を形成する写真製版工程において、露光されないレジストが形成されて加工された薄膜パターンである。ドットで示す領域Ｈ１は、レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚が形成されて加工された薄膜パターンである。そして、この領域Ｈ１の下層のほぼ全体に、ゲート配線２及び共通配線３と同じ層である第１の導電膜で形成された薄膜パターン１２が形成されている。
【００２１】
次に、図１のソース端子６２の詳細について説明する。図４、図５に示すように、ソース端子６２は、ソース配線６、ソース電極７、及びドレイン電極８等と同じ層である第２の導電膜で形成されたソース端子膜１３から構成される。ソース端子膜１３は、Ｃｒ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ等からなる下層膜１３ａと、Ａｌ等の金属膜からなる上層膜１３ｂの多層膜で構成される。
【００２２】
そして、ソース端子６２の耐腐食性を向上するために、画素電極１１と同じＩＴＯ等の導電性酸化膜からなる表面端子膜１６で端子表面が覆われる。ここでは、層間絶縁膜９に設けられたコンタクトホール１４を介して、ソース端子膜１３の上層膜１３ｂが除去された領域Ｈ２で下層膜１３ａに接続される。
【００２３】
ソース端子膜１３は、ソース配線６、ソース電極７、及びドレイン電極８等と同じ工程で形成される。図４における斜線で示す領域は、ソース端子膜１３を形成する写真製版工程において、露光されないレジストが形成されて加工された薄膜パターンである。ドットで示す領域Ｈ２は、レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚が形成されて加工された薄膜パターンである。領域Ｈ２では、ソース端子膜１３の上層膜１３ｂが除去されている。領域Ｈ２の下層には、領域Ｈ１と高さが同一になるように、ゲート配線２及び共通配線３と同じ層である第１の導電膜で形成された薄膜パターン１５が形成されている。
【００２４】
次に、図１の共通配線変換部４４の詳細について説明する。図６、図７に示すように、画素４０の保持容量領域ＣＳを構成する共通配線３は、表示部５０の外側で、共通配線３と直交する共通接続配線４６に、共通配線変換部４４を介して接続される。そして、共通接続配線４６の片方の端部に共通接続端子６４が形成される。共通接続配線４６は、Ｃｒ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ等からなる下層膜４６ａと、Ａｌ等の金属膜からなる上層膜４６ｂの多層膜で構成され、第２の導電膜で形成される。共通接続端子６４はソース端子６２と同じ層構造をしている。
【００２５】
ここで、共通配線３と共通接続配線４６は、コンタクトホール１８、１９を介して、画素電極１１と同じＩＴＯ等の導電性酸化膜で形成された接続膜１７によって接続される。コンタクトホール１８はゲート絶縁膜４と層間絶縁膜９を除去して共通配線３と接続する部分で、コンタクトホール１９は層間絶縁膜９を除去して共通接続配線４６と接続する部分である。
【００２６】
ここで、共通接続配線４６は、ソース配線６、ソース電極７、ドレイン電極８、及びソース端子膜１３等と同じ工程で形成される。図６における斜線で示す領域は、共通接続配線４６を形成する写真製版工程において、露光されないレジストが形成されて加工された薄膜パターンである。ドットで示す領域Ｈ３は、中間レジスト膜厚が形成されて加工された薄膜パターンである。領域Ｈ３では、共通接続配線４６の上層膜４６ｂが除去されており、領域Ｈ３の下層には、共通配線３が共通接続配線４６と重なるように形成されている。この共通接続配線４６および共通配線変換部４４の下層に共通配線３を配置する構成は、共通接続配線４６の低抵抗化のために、従来でも実施されていた構成である。
【００２７】
この結果、中間レジスト膜厚が形成されて加工された領域Ｈ１、Ｈ２及びＨ３の下層のほぼ全領域に、第１の導電膜から形成される薄膜パターン１２、１５または共通配線３が形成されているので、第２の導電膜から形成されるドレイン電極８、ソース端子膜１３、及び共通接続配線４６の基板１からの高さはほぼ同一になっている。
【００２８】
なお、図１のゲート端子６０についても、ゲート配線２を第２の導電膜から形成されるゲート端子膜に変換してゲート端子６０に接続し、ゲート端子６０の下層に第１の導電膜から形成される薄膜パターンを形成することで、ソース端子６２と同じ層構成とすることができる。
【００２９】
次に、中間レジスト膜厚を形成して加工される複数種類の薄膜パターンを、基板からの高さほぼ同一にする効果について説明する。図８は、複数種類の薄膜パターンを、中間レジスト膜厚を形成して加工する工程を示す断面図ある。
【００３０】
図８（ａ）は、写真製版工程の露光工程である。基板１上に形成された薄膜２２において、中間レジスト膜厚が形成されて加工される領域Ｈａ、Ｈｂ、Ｈｃ、Ｈｄがあるとする。領域Ｈａと領域Ｈｂの下層には、薄膜２２が基板１からの高さがほぼ同一になるように、同じ膜厚である薄膜パターン２０ａ、２０ｂが形成されている。一方、領域Ｈｃの下層には、薄膜パターン２０ａ、２０ｂよりも膜厚の厚い薄膜パターン２０ｃが形成されている。そして、領域Ｈｄの下層には、このような薄膜パターンは形成されていない。
【００３１】
この上層に絶縁膜２１と、中間レジスト膜厚を形成して加工される薄膜２２が全面に形成されている。薄膜２２は下層膜２２ａと上層膜２２ｂの２層膜で構成されている。そして、薄膜２２をパターン加工するために、レジスト３０がスピンコート等によって塗布される。レジスト３０の塗布後は、レジスト３０の表面はほぼ平坦になるので、領域Ｈａ、Ｈｂ、Ｈｃ、Ｈｄにおけるレジスト膜厚Ｓａ、Ｓｂ、Ｓｃ、Ｓｄは異なったものになる。すなわち、領域Ｈａ、Ｈｂのレジスト膜厚Ｓａ、Ｓｂは等しいが、領域Ｈｃのレジスト膜厚Ｓｃはレジスト膜厚Ｓａ、Ｓｂよりも薄く、レジスト膜厚Ｓｄはレジスト膜厚Ｓａ、Ｓｂよりも厚くなる。
【００３２】
また、この写真製版工程に用いるＧＴマスク２００は、ＧＴ露光が行われる領域Ｈａ、Ｈｂ、Ｈｃ、Ｈｄに対応して、微小なスリット２１０が形成されている。このＧＴマスク２００を通して、レジスト３０は露光される。
【００３３】
図８（ｂ）は、露光したレジスト３０を現像してレジストパターンを形成する工程である。ＧＴマスク２００を使用してＧＴ露光が行われた領域Ｈａ、Ｈｂ、Ｈｃ、Ｈｄは、中間レジスト３０ａ、３０ｂ、３０ｃ、３０ｄの中間レジスト膜厚Ｔａ、Ｔｂ、Ｔｃ、Ｔｄは異なったものになる。すなわち、領域Ｈａ、Ｈｂの中間レジスト膜厚Ｔａ、Ｔｂは等しいが、領域Ｈｃのレジスト膜厚Ｔｃはレジスト膜厚Ｔａ、Ｔｂよりも薄く、レジスト膜厚Ｔｄはレジスト膜厚Ｔａ、Ｔｂよりも厚くなる。
【００３４】
図８（ｃ）は、図８（ｂ）で形成されたレジストパターンを用いて、薄膜２２の下層膜２２ａと上層膜２２ｂの両方をウエットエッチングまたはドライエッチング等により除去するエッチング工程である。
【００３５】
図８（ｄ）は、図８（ｃ）のエッチング工程で残った中間レジスト３０ａ、３０ｂ、３０ｃ、３０ｄを除去するために、酸素プラズマ等でアッシング処理する工程である。ここで、領域Ｈａ、Ｈｂの中間レジスト３０ａ、３０ｂを除去する最適なアッシング処理時間とすると、領域Ｈｃでは、中間レジスト３０ｃだけでなく領域Ｈｃ周囲のレジスト３０全部がなくなってしまう。また領域Ｈｄでは、中間レジスト３０ｄがまだ残った状態になる。
【００３６】
図８（ｅ）は、領域Ｈａ、Ｈｂ、Ｈｃ、Ｈｄの上層膜２２ｂを選択エッチングで除去して、レジストを剥離する工程である。この結果、領域Ｈａ、Ｈｂは、上層膜２２ｂが除去された正常な薄膜パターンが形成されるが、領域Ｈｃは、本来は残すべき領域Ｈｃ周囲の上層膜２２ｂも除去された不良の薄膜パターンになる。領域Ｈｄは、除去すべき上層膜２２ｂが残った不良の薄膜パターンになる。すなわち、中間レジスト膜厚Ｔｃ、Ｔｄが、中間レジスト膜厚Ｔａ、Ｔｂと大きく異なっていると、中間レジスト３０ａ、３０ｂ、３０ｃ、３０ｄのアッシング処理時間を調整しても、領域Ｈｃまたは領域Ｈｄのいずれかが不良となるので、プロセスのマージンがないことになる。
【００３７】
このように本実施の形態１では、第２の導電膜で形成されたドレイン電極８、ソース端子６２、共通配線変換部４４において、レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚が形成されて加工される領域Ｈ１、Ｈ２、Ｈ３の下層のほぼ全領域に、ゲート配線２、共通配線３と同じ層である第１の導電膜で形成された薄膜パターン１２、１５または共通配線３を形成して、基板１からの高さをほぼ同一にしたので、レジスト３０の中間レジスト膜厚の均一化を図ることができる。そして、中間レジストのアッシング処理時間等において、プロセスのマージンが大きくできるので、不良の薄膜パターンが少なくなり、歩留を向上することができる。
【００３８】
実施の形態２．
実施の形態１では、レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚が形成されて加工される領域Ｈ１、Ｈ２、Ｈ３の下層のほぼ全領域に、第１の導電膜で形成された薄膜パターン１２、１５、または共通配線３を形成したが、逆に、実施の形態２では、実施の形態１の図２から図７に対して、図９から図１４に示すように、領域Ｈ１、Ｈ２、Ｈ３の下層のほぼ全領域に、第１の導電膜で形成された薄膜パターンを形成しない平坦な構成にすることによって、基板１からの高さをほぼ同一にすることもできる。
【００３９】
この場合、図９から図１２に示すように、実施の形態１のドレイン電極８、ソース端子６２の領域Ｈ１、Ｈ２の下層のほぼ全領域には、第１の導電膜で形成された薄膜パターン１２、１５は配置しない。そして、図１３、図１４に示すように、共通配線変換部４４では、共通接続配線４６の領域Ｈ３の下層のほぼ全領域に、共通配線３に除去部４８が設けられ、共通配線３の一部が除去された構成となっている。このように、領域Ｈ１、Ｈ２、Ｈ３の下層のほぼ全領域に、第１の導電膜で形成された薄膜パターン１２、１５及び共通配線３がない平坦な構成にしても、中間レジスト膜厚の均一化を図ることができる。そして、プロセスのマージンが大きくできるので、不良の薄膜パターンが少なくなり、歩留を向上することができる。
【００４０】
実施の形態３．
実施の形態１では、レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚が形成されて加工される領域Ｈ１、Ｈ２、Ｈ３の下層のほぼ全領域に、第１の導電膜で形成された薄膜パターン１２、１５、または共通配線３を形成したが、第１の導電膜の代わりに、半導体膜５と同じ層で形成された薄膜パターンを形成してもほぼ同じ高さに揃えることができる。または、ゲート配線２と半導体膜５の膜厚がほぼ同じであれば、第１の導電膜と半導体膜５を混在させた薄膜パターンを配置しても、基板１からの高さをほぼ同一にすることができ、中間レジスト膜厚の均一化を図ることができる。そして、プロセスのマージンが大きくできるので、不良の薄膜パターンが少なくなり、歩留を向上することができる。
【００４１】
実施の形態４．
実施の形態１から３では、３つの領域Ｈ１、Ｈ２、Ｈ３について説明したが、他の箇所にも適用できる。図１５は、実施の形態４における静電気保護回路を拡大した部分を示す平面図、図１６は図１５のＤ−Ｄ、Ｅ−Ｅ切断線における断面図である。図１６の括弧の符号がＥ−Ｅ切断線のもので、断面構造は両方とも基本的に同じである。実施の形態４は、表示部の外に設けられたゲート配線２用の静電気保護回路を示す。ゲート配線２用の静電気保護回路は、ゲート配線２に静電気のような正または負の数十Ｖ以上の高電圧が印加されたときに、静電気の電荷を第２の導電膜からなる短絡配線６６に分散させるための整流方向が異なる２つのダイオードからなる回路である。ダイオードは、画素のＴＦＴと同じ工程で形成できる。第１の導電膜からなるゲート電極７１、７２を、第２の導電膜からなるソース電極７またはドレイン電極８の一方と接続することでダイオードが形成できる。
【００４２】
図１５のドットで示す領域Ｈ４、Ｈ５は、レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚が形成されて加工された薄膜パターンである。領域Ｈ４はソース電極７の上層膜７ｂが除去され、下層膜７ａが露出している。領域Ｈ５はドレイン電極８の上層膜８ｂが除去され、下層膜８ａが露出している。図１６に示すように、領域Ｈ４、Ｈ５の下層のほぼ全領域に、第１の導電膜で形成された薄膜パターン７４、７５が形成され、実施の形態１の領域Ｈ１、Ｈ２、Ｈ３と同じ高さになっている。そして、第１の導電膜からなるゲート電極７１、７２と、第２の導電膜からなるソース電極７、ドレイン電極８の下層膜７ａ、８ａとが、画素電極１１と同じＩＴＯ等の導電性酸化膜で形成された接続膜８１、８２によって接続されている。
【００４３】
ここでは、ゲート配線２用の静電気保護回路について述べたが、ソース配線６用の静電気保護回路も同様な構成とすることができる。すなわち、表示部の外において、ソース配線６が図１５の短絡配線６６に相当する形状を備えており、短絡配線６６が第１の導電膜からなり、図１５のゲート配線２に相当する形状を備えていればよい。
【００４４】
実施の形態５．
上記以外の適用箇所として、ゲート端子６０がソース端子６２と同じ構造、同じ高さになるように、表示部の外において、第１の導電膜から形成されるゲート配線２を、第２の導電膜から形成されるゲート端子膜に変換してゲート端子６０に接続する接続部に適用できる。または、ソース端子６２がゲート端子６０と同じ構造、同じ高さになるように、表示部の外において、第２の導電膜から形成されるソース配線６を、第１の導電膜から形成されるソース端子膜に変換してソース端子６２に接続する接続部に適用できる。このように、第１の導電膜と第２の導電膜を接続するための接続部において、レジストを完全に露光しない中間的な露光量により、中間レジスト膜厚が形成されて加工される領域の断面構造は、同じ接続構造となる共通配線変換部４４の領域Ｈ３や、静電気保護回路の領域Ｈ４、Ｈ５と同じ高さになるようにするとよい。
【００４５】
以上の実施の形態では、液晶表示装置のアレイ基板について述べたが、エレクトロルミネッセンス（ＥＬ）表示装置、エレクトロクロミック表示装置、微粒子や油滴を用いた電子ペーパー等の表示装置のアレイ基板にも本発明は適用できる。
【図面の簡単な説明】
【００４６】
【図１】実施の形態１における液晶表示装置のアレイ基板を示す平面図である。
【図２】実施の形態１における図１の表示部の画素を示す平面図である。
【図３】実施の形態１における図２のＡ−Ａ切断線における断面図である。
【図４】実施の形態１における図１のソース端子を拡大した部分を示す平面図である。
【図５】実施の形態１における図２のＢ−Ｂ切断線における断面図である。
【図６】実施の形態１における図１の共通配線変換部を拡大した部分を示す平面図である。
【図７】実施の形態１における図６のＣ−Ｃ切断線における断面図である。
【図８】複数種類の薄膜パターンを、中間レジスト膜厚を形成して加工する工程を示す断面図ある。
【図９】実施の形態２における表示部の画素を示す平面図である。
【図１０】実施の形態２における図９のＡ−Ａ切断線における断面図である。
【図１１】実施の形態２におけるソース端子を拡大した部分を示す平面図である。
【図１２】実施の形態２における図１１のＢ−Ｂ切断線における断面図である。
【図１３】実施の形態２における共通配線変換部を拡大した部分を示す平面図である。
【図１４】実施の形態２における図１３のＣ−Ｃ切断線における断面図である。
【図１５】実施の形態４における静電気保護回路を拡大した部分を示す平面図である。
【図１６】実施の形態４における図１５のＤ−Ｄ、Ｅ−Ｅ切断線における断面図である。
【符号の説明】
【００４７】
１  基板
２  ゲート配線
３  共通配線
４  ゲート絶縁膜
５  半導体膜
６  ソース配線
８  ドレイン電極
９  層間絶縁膜
１０  コンタクトホール
１１  画素電極
１２  薄膜パターン
１３  ソース端子膜
１５  薄膜パターン
１７  接続膜
２０  薄膜
３０  レジスト
３０ａ、３０ｂ、３０ｃ、３０ｄ  中間レジスト
４４  共通配線変換部
４６  共通接続配線
４８  除去部
６０  ゲート端子
６２  ソース端子
６４  共通接続端子
６６  短絡配線
７１、７２  ゲート電極
７４、７５  薄膜パターン
８１、８２  接続膜
１００  アレイ基板
２００  ＧＴマスク
Ｈ１、Ｈ２、Ｈ３、Ｈ４、Ｈ５、Ｈａ、Ｈｂ、Ｈｃ、Ｈｄ  中間レジスト膜厚が形成されて加工された領域
Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ  レジスト膜厚
Ｔａ、Ｔｂ、Ｔｃ、Ｔｄ  中間レジスト膜厚
【図１】
0005458486.tif 000002
【図２】
0005458486.tif 000003
【図３】
0005458486.tif 000004
【図４】
0005458486.tif 000005
【図５】
0005458486.tif 000006
【図６】
0005458486.tif 000007
【図７】
0005458486.tif 000008
【図８】
0005458486.tif 000009
【図９】
0005458486.tif 000010
【図１０】
0005458486.tif 000011
【図１１】
0005458486.tif 000012
【図１２】
0005458486.tif 000013
【図１３】
0005458486.tif 000014
【図１４】
0005458486.tif 000015
【図１５】
0005458486.tif 000016
【図１６】
0005458486.tif 000017