(57)【特許請求の範囲】
【請求項１】
複数の画素が配され、各画素は、
光電変換部と、
フローティングディフュージョンと、
前記光電変換部で生じた電荷を保持する電荷保持部と、
前記光電変換部と前記フローティングディフュージョンとの間の電気的導通を制御する第１転送トランジスタと、
前記電荷保持部と前記フローティングディフュージョンとの間の電気的導通を制御する第２転送トランジスタと、
前記フローティングディフュージョンに転送された電荷に応じた信号を出力する増幅トランジスタと、
前記フローティングディフュージョンに転送された電荷をリセットするリセットトランジスタと、を有する固体撮像装置であって、
前記複数の画素は、第１画素と第２画素とを含み、
前記第１画素の光電変換部と、前記第２画素の光電変換部との間には、前記第１画素のフローティングディフュージョンと電荷保持部とが配され、
前記フローティングディフュージョンは、
前記第１画素のリセットトランジスタのゲート電極と前記第１画素の第１転送トランジスタのゲート電極と前記第１画素の第２転送トランジスタのゲート電極とに隣接した領域である固体撮像装置。
【請求項２】
前記電荷保持部は、ポリシリコンを含む請求項１に記載の固体撮像装置。
【請求項３】
前記電荷保持部は、ＭＯＳからなる容量である請求項２に記載の固体撮像装置。
【請求項４】
前記電荷保持部は、複数のポリシリコン層で誘電体層を挟んだ構成を有する請求項２又は３に記載の固体撮像装置。
【請求項５】
請求項１乃至４の何れか１項に記載の固体撮像装置と、
前記固体撮像装置からの信号を処理する信号処理部と、
を有するカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
近年、フォトダイオードとＭＯＳトランジスタとを１チップ化したＣＭＯＳエリアセンサが固体撮像素子として用いられている。ＣＭＯＳエリアセンサは、ＣＣＤと比較して、消費電力が小さくなる、駆動電力が低くなる、高速化が可能になるなどの利点を有している。一般的なＣＭＯＳエリアセンサは、各画素が、フォトダイオードと、フローティングディフュージョン（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ；浮遊拡散、以下では必要に応じてＦＤと略称する）領域と、前記フォトダイオードから前記ＦＤ領域に電荷を転送するための転送トランジスタと、前記ＦＤ領域を所定の電位にリセットするためのリセットトランジスタとを有する複数の画素を、マトリックス（行列）状に形成して構成される。
【０００３】
そして、ダイナミックレンジを拡大したＣＭＯＳエリアセンサに関する技術が開示されている（例えば、非特許文献１参照。）。この非特許文献１におけるＣＭＯＳエリアセンサでは、各画素において、更に、上記ＦＤより容量の大きなコンデンサ領域を形成し、コンデンサ領域の一方の端子と上記ＦＤとをスイッチを介して接続し、コンデンサ領域の他方の端子とグランドを接続している。これにより、強い光により上記フォトダイオードから電荷が溢れ出した場合（オーバフローした場合）に、上記コンデンサ領域にその溢れ出した電荷を保持することで、溢れ出した電荷量に応じた信号出力を可能とし、ダイナミックレンジを拡大している。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Shigetoshi Sugawa,他５名,"A 100db Dynamic Range CMOS Image Sensor Using a lateral Overflow Integration Capacitor", ISSCC 2005/SESSION19/IMAGES/19.4,DIGEST OF TECHNICAL PAPERS,2005 IEEE International Solid-State Circuit Conference, February 8,2005,P352-353,603
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したダイナミックレンジの拡大機能の有無に関わらず、隣接する画素との混色が起こることが、ＣＭＯＳエリアセンサにおける課題である。図８（ａ）、（ｂ）は、従来の画素レイアウトに応じた混色発生の仕組みを示す図である。図８（ａ）では、フォトダイオード５０１の下側に転送部５０２、ＭＯＳ部５０３が配置されている。このようなレイアウトの画素を配列すると、各画素間に素子分離領域を設けたとしても、混色が避けられない場合がある。図８（ａ）の場合には、上下方向はＭＯＳ部５０３が配置されていること等により各画素のフォトダイオードの距離は、左右方向に比べて離れている。しかし、左右方向は、例えば図８（ａ）に示すように、素子分離領域のみを挟んでフォトダイオード５０１とフォトダイオード５０４が配置されている。これにより、シリコンの深層部分で光電変換された電荷が漏れたり、斜めに入射してきてアルミ層などで反射した光などが隣接するフォトダイオードに入射したりして、混色が起こるという問題がある。
【０００６】
また、図８（ｂ）に示すように、フォトダイオード５１１の右側に転送部５１２とフローティングディフュージョン領域５１３を設け、フォトダイオード５１１の下側にＭＯＳ部を設けている。このようなレイアウトにより、フォトダイオード５１１と、右側に隣接する画素のフォトダイオード５２１の距離は図８（ａ）に比べて離れたが、フローティングディフュージョン領域５１３とフォトダイオード５２１の距離が近いため、フローティングディフュージョン領域５１３に対して電荷が漏れて、混色が起こるという問題がある。
【０００７】
また、上述した非特許文献１のレイアウトでは、コンデンサ領域を大きく取る必要があるため、その配置次第では上記混色の問題に大きな影響を与える。
【０００８】
本発明はこのような問題点に鑑みなされたもので、フローティングディフュージョン領域と別に設けたコンデンサ領域の配置を活用して混色を防ぐことを目的とする。
【課題を解決するための手段】
【０００９】
そこで、本発明は、複数の画素が配され、各画素は、光電変換部と、フローティングディフュージョンと、前記光電変換部で生じた電荷を保持する電荷保持部と、前記光電変換部と前記フローティングディフュージョンとの間の電気的導通を制御する第１転送トランジスタと、前記電荷保持部と前記フローティングディフュージョンとの間の電気的導通を制御する第２転送トランジスタと、前記フローティングディフュージョンに転送された電荷に応じた信号を出力する増幅トランジスタと、前記フローティングディフュージョンに転送された電荷をリセットするリセットトランジスタと、を有する固体撮像装置であって、前記複数の画素は、第１画素と第２画素とを含み、前記第１画素の光電変換部と、前記第２画素の光電変換部との間には、前記第１画素のフローティングディフュージョンと電荷保持部とが配され、前記フローティングディフュージョンは、前記第１画素のリセットトランジスタのゲート電極と前記第１画素の第１転送トランジスタのゲート電極と前記第１画素の第２転送トランジスタのゲート電極とに隣接した領域である。
【発明の効果】
【００１０】
本発明によれば、フローティングディフュージョン領域と別に設けたコンデンサ領域（電荷保持部）の配置を活用して混色を防ぐことができる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態における固体撮像装置の各画素の回路構成の一例及びレイアウト構成の概略例を示す図である。
【図２】図１（ａ）に示した固体撮像装置の画素回路の動作例を示すタイミングチャートである。
【図３】図１（ｂ）に示したレイアウト概略のより詳細なレイアウト例を示す図である。
【図４】図３と異なる図１（ｂ）に示したレイアウト概略のより詳細なレイアウト例を示す図である。
【図５】図４と異なる図１（ｂ）に示したレイアウト概略のより詳細なレイアウト例を示す図である。
【図６】前述した各実施形態の固体撮像装置を「スチルカメラ」に適用した場合を示すブロック図である。
【図７】前述した各実施形態の固体撮像装置を「ビデオカメラ」に適用した場合を示すブロック図である。
【図８】従来の画素レイアウトに応じた混色発生の仕組みを示す図である。
【発明を実施するための形態】
【００１２】
以下に、図面を参照して、本発明の好適な実施の形態について説明する。
（第１の実施形態）
まず、本発明の第１の実施形態における固体撮像装置（ＣＭＯＳエリアセンサ）ついて説明する。図１（ａ）は、本実施形態における固体撮像装置の各画素の回路構成の一例を示す図である。図１（ｂ）は、本実施形態における固体撮像装置の各画素のレイアウト構成の概略例を示す図である。
【００１３】
まず、図１（ａ）を基に、各画素の回路構成について説明する。
図１（ａ）に示すように、本実施形態の固体撮像装置の各画素は、フォトダイオード１０と、第１の転送ＭＯＳトランジスタ１１と、リセットＭＯＳトランジスタ１２と、第２の転送ＭＯＳトランジスタ１３と、電荷保持部（コンデンサ）１４、ソースフォロアＭＯＳトランジスタ１５と、選択ＭＯＳトランジスタ１６とを備える。また、固体撮像装置の各画素は、複数行×複数列の２次元マトリクス状に配列されている。
【００１４】
フォトダイオード１０は、入射した光によって発生した電荷を蓄積する。また、フォトダイオード１０は、第１の転送ＭＯＳトランジスタ１１を介して、ＦＤ（フローティングディフュージョン；浮遊拡散）１７に接続されている。また、ＦＤ１７は、第１の転送ＭＯＳトランジスタ１１のドレイン端子を兼ねたレイアウト構成であり、第１の転送ＭＯＳトランジスタ１１を介してフォトダイオード１０から転送される電荷を保持可能である。また、ＦＤ１７は、リセットＭＯＳトランジスタ１２のドレイン端子、ソースフォロアＭＯＳトランジスタ１５のゲート端子、及び第２の転送ＭＯＳトランジスタ１３のドレイン端子と相互に接続されている。
【００１５】
第２の転送ＭＯＳトランジスタ１３のソース端子は、電荷保持部１４を介してグラウンドに接続されている。また、リセットＭＯＳトランジスタ１２及びソースフォロアＭＯＳトランジスタ１５のソース端子は、例えば電源電圧ＶＤＤを供給する電源線に接続されている。ソースフォロアＭＯＳトランジスタ１５のドレイン端子は、選択ＭＯＳトランジスタ１６のソース端子と相互に接続されており、ＦＤ１７に転送された電荷量に応じて変化する信号を出力する。以上に説明した図１（ａ）に示す回路構成は、従来技術（非特許文献１）で説明した固体撮像装置の各画素の構成と同様の構成である。
【００１６】
第１の転送ＭＯＳトランジスタ１１、リセットＭＯＳトランジスタ１２、第２の転送ＭＯＳトランジスタ１３、及び選択ＭＯＳトランジスタ１６は、それぞれゲート端子に供給される制御信号によりオン、オフ制御される。なお、第１の転送ＭＯＳトランジスタ１１、リセットＭＯＳトランジスタ１２、第２の転送ＭＯＳトランジスタ１３、及び選択ＭＯＳトランジスタ１６は、ハイレベルの制御信号がゲート端子に供給されるとオン（導通）状態となり、ロウレベルの制御信号がゲート端子に供給されるとオフ（遮断）状態となる。
【００１７】
具体的には、図１（ａ）に示すように、第１の転送ＭＯＳトランジスタ１１のゲート端子には、制御信号ＴＸが供給され、第２の転送ＭＯＳトランジスタ１３のゲート端子には、制御信号ＳＷが供給され、選択ＭＯＳトランジスタ１６のゲート端子には、制御信号ＳＥＬが供給され、リセットＭＯＳトランジスタ１２のゲート端子には、制御信号ＲＥＳが供給される。
【００１８】
ここで、制御信号ＴＸは、フォトダイオード１０において光電変換により蓄積された電荷をＦＤ１７に転送するための制御信号である。制御信号ＳＷは、ＦＤ１７と電荷保持部１４とを接続するための制御信号である。制御信号ＳＥＬは、画素を選択するための制御信号である。制御信号ＲＥＳは、ＦＤ１７の電位を電源電圧ＶＤＤ（例えば＋５Ｖ）にリセットするための制御信号である。
【００１９】
次に、図１（ａ）に示した固体撮像装置の画素回路の動作例について説明する。図２は、図１（ａ）に示した固体撮像装置の画素回路の動作例を示すタイミングチャートである。図２に示すように、制御信号ＲＥＳ、ＳＥＬ、ＴＸ、及びＳＷが供給されることで、図１の画素は、制御に応じた期間、フォトダイオード１０で光電変換した電荷を、画素信号として出力する。
【００２０】
まず、制御信号ＳＷ、ＳＥＬがオンして他の制御信号がオフしている状態で、時刻ｔ１において、制御信号ＲＥＳがオンすることで、ＦＤ１７及び電荷保持部１４の電位が電源電位ＶＤＤにリセットされる。そして、時刻ｔ２において、制御信号ＲＥＳがオフすることで、リセット動作が完了する。
【００２１】
次に、時刻ｔ３において制御信号ＳＥＬがオフする。これにより、フォトダイオード１０において電荷の蓄積が開始する。この蓄積が行われる間、制御信号ＳＷがオンしているので、例えば強い光を受けてフォトダイオード１０がオーバフローして、電荷がＦＤ１７へ溢れ出した場合には、その電荷は、ＦＤ１７及び電荷保持部１４の双方に蓄積される。
【００２２】
次に、フォトダイオード１０で光電変換された電荷に応じた画素信号の読み出し処理が行われる。具体的には、時刻ｔ４において、制御信号ＳＷがオフして、制御信号ＳＥＬがオンする。これにより、ＦＤ１７と電荷保持部１４の接続が切れる。
【００２３】
次に、時刻ｔ５において、制御信号ＲＥＳがオンする。これにより、例えばフォトダイオード１０のオーバフローによりＦＤ１７に電荷が蓄積されていても、ＦＤ１７の電位が電源電位ＶＤＤにリセットされる。なお、制御信号ＳＷのオフにより第２の転送ＭＯＳトランジスタ１３がオフするので、電荷保持部１４はリセットされない。すなわち、電荷保持部１４は、オーバフローした電荷があればこれを保持し続ける。時刻ｔ５から一定期間後（下記の時刻ｔ６よりも早い時刻）に、制御信号ＲＥＳはオフする。
【００２４】
次に、時刻ｔ６において、制御信号ＴＸがオンすることで、第１の転送ＭＯＳトランジスタ１１がオンして、フォトダイオード１０に蓄積された電荷がＦＤ１７に転送される。これにより、ＦＤ１７に転送され、保持されている電荷に応じたソースフォロアＭＯＳトランジスタ１５の出力信号が、画素信号として出力される。
【００２５】
次に、ダイナミックレンジの拡大のためのオーバフローした電荷に応じた画素信号の読み出し処理が行われる。尚、フォトダイオード１０においてオーバフローが発生していなければ、電荷保持部１４に電荷が保持されないが、ここでは、オーバフローにより溢れた電荷が電荷保持部１４に保持されていることを前提に説明する。
【００２６】
具体的には、時刻ｔ７において、制御信号ＳＷがオンして、時刻ｔ８において、制御信号ＴＸがオンすることで、電荷保持部１４に保持されているオーバフローにより溢れた電荷と、ＦＤ１７に保持している電荷が足し合わされる。これにより、上記の足し合わされた電荷に応じたソースフォロアＭＯＳトランジスタ１５の出力信号が、画素信号として出力される。次に、時刻ｔ９において、制御信号ＲＥＳがオンするとＦＤ１７及び電荷保持部１４の電位が電源電位ＶＤＤにリセットされる。
【００２７】
以上に説明したように、図１（ａ）の回路構成により、電荷保持部１４に保持したオーバフローした電荷量を基に画素信号を出力できるので、ダイナミックレンジを拡大できる。この、電荷保持部１４は、ＦＤ１７に比べてより大きな容量が好ましい。このため、電荷保持部１４は、画素の各回路素子のレイアウトにおいて占める面積がフォトダイオード１０の次に大きいものとなる。
【００２８】
次に、図１（ａ）に示した回路のレイアウト例について図１（ｂ）を用いて説明する。図１（ｂ）に示す本実施形態のレイアウト例は、隣接画素との混色（白黒のＣＭＯＳエリアセンサであれば混信号）を軽減することができるレイアウトであり、本実施形態の特徴を示すものである。尚、図１（ａ）の符号１０１〜１０３と図１（ｂ）の符号１０１〜１０３は対応している。すなわち、フォトダイオード領域１０１は、フォトダイオード１０を含むレイアウト領域であり、コンデンサ領域１０２は、電荷保持部１４を含むレイアウト領域であり、ＭＯＳ部領域１０３は、リセットＭＯＳトランジスタ１２と、ソースフォロアＭＯＳトランジスタ１５と、選択ＭＯＳトランジスタ１６とを含むレイアウト領域である。尚、詳細は後述するが、ＭＯＳ部領域１０３は、第２の転送ＭＯＳトランジスタ１３を含む場合もある。
【００２９】
また、ゲート領域１１ａは、第１の転送ＭＯＳトランジスタ１１のゲート端子を構成するゲート領域である。また、ＦＤ領域１０４は、ＦＤ１７を構成する領域であって、かつ、第１の転送ＭＯＳトランジスタ１１のドレイン端子を構成する領域でもある。
【００３０】
以上に説明した図１（ｂ）に示すレイアウトの特徴は、フォトダイオード領域１０１が方形（略方形でも可）である場合に、その方形の一辺の側にコンデンサ領域１０２を配置し、その方形の他の一辺（上記一辺と交わる辺）の側にＭＯＳ部領域１０３を配置した点である。また、コンデンサ領域１０２及びＭＯＳ部領域１０３は、フォトダイオード領域１０１の対応する一辺と同等かそれ以上の長さであることが好ましい。また、コンデンサ領域１０２においては、シリコン基板内にｎ型領域などを形成して容量を確保してもよいが、好ましくは、シリコン基板内にｎ型領域などの導電性の領域を形成せずに、酸化膜上に容量を形成する。
【００３１】
ここで、コンデンサ領域１０２の形成手法について説明する。コンデンサ領域１０２において、コンデンサを形成するには、例えば、ＭＯＳ容量や２層ＰＯＬ（ポリ）容量が考えられる。特に、本実施形態では、シリコン基板に拡散層を形成する必要がなく、酸化膜やＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）上に誘電体膜を挟んで２層のポリシリコン層を形成することで構成される２層ＰＯＬ容量が好ましい。これにより、コンデンサ領域１０２のシリコン基板中を、混色の原因となる隣接画素からの電荷が通過することを防ぐことができる。
【００３２】
また、ＭＯＳ容量もコンデンサ領域１０２内の一部に形成して好適である。ＭＯＳ容量は、シリコン基板上に拡散層を形成し、その拡散層の上に誘電体膜を形成し、その上にポリシリコン層を形成することで構成される容量である。
【００３３】
また、ＭＯＳ容量と２層ＰＯＬ容量を同一領域に形成することも可能であり、これにより、コンデンサ領域１０２に形成する電荷保持部１４の容量増大が可能である。そこで、ＭＯＳ容量と２層ＰＯＬ容量を同一領域に形成する構成例について以下に説明する。
【００３４】
まず、拡散層が、Ｐウェルの表面領域に、ｎ型不純物をドープ（添加）することにより形成される。ｎ型領域（ｎ型不純物を含む領域）である拡散層と、ｐ型領域（ｐ型不純物を含む領域）であるＰウェルとの間には容量（接合容量）が形成され、電荷を蓄積可能である。
【００３５】
その拡散層の上に第１の誘電体膜を形成する。尚、拡散層の周りをＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）等の絶縁層で素子分離している場合には、その絶縁層の上にまで第１の誘電体膜を形成してもよい。
【００３６】
第１のポリシリコン層は、第１の誘電体膜の上に形成される。この第１のポリシリコン層は、電源電位ＶＤＤ又はグランド電位に接続される。次に、第２の誘電体膜は、第１のポリシリコン層の上に形成される。第２のポリシリコン層は、第２の誘電体膜の上に形成される。
【００３７】
以上のように本実施形態では、ｎ型領域である拡散層と、ｐ型領域であるＰウェルとにより第１のコンデンサが形成される。また、ｎ型領域である拡散層と、第１のポリシリコン層と、第１の誘電体膜とにより第２のコンデンサが形成される。さらに、第１のポリシリコン層と、第２のポリシリコン層と、第２の誘電体膜とにより第３のコンデンサが形成される。すなわち、これら第１〜第３のコンデンサを形成するために、Ｐウェル、拡散層、第１の誘電体膜、第１のポリシリコン層、第２の誘電体膜、及び第２のポリシリコン層を積層させるようにしたのである。
【００３８】
なお、第１のポリシリコン層及び第２のポリシリコン層は、不純物がドープ（添加）されること等によって導電性を有する。また、第１のポリシリコン層及び第２のポリシリコン層は、導電性を有する材料であれば、必ずしもポリシリコンを用いる必要はない。また、上述した第１及び第２の誘電体膜は、例えば、SiO2膜とSiN2膜とが積層されたものである。また、第１及び第２の誘電体膜は、その厚さが薄いほど、キャパシタンス（容量）が大きくなる。そこで、印加される電圧により第１及び第２の誘電体膜の絶縁が破壊又は劣化しない限度において、第１及び第２の誘電体膜の厚さを薄くするのが好ましい。
【００３９】
また、シリコン基板内に拡散層（ｎ型領域）を形成する場合には、隣接画素との境界に相対する辺（図１（ｂ）の左側の辺）周辺には形成しないようにすることで、混色に強い構造とすることができる。上記境界に相対する辺に対してどのくらい近くまで拡散層（ｎ型領域）を形成するかは、混色防止のスペックと、電荷保持部１４に必要な容量のスペックの兼ね合いで定める。
【００４０】
上述したようなレイアウトとすることにより、上下左右に隣接する画素のフォトダイオード領域１０１間には、必ずコンデンサ領域１０２又はＭＯＳ部領域１０３が配置されることになる。すなわち、混色の電荷の侵入対象となるフォトダイオード領域１０１は隣接する他の画素のフォトダイオード領域１０１と離れた配置となる。また、混色の電荷の侵入対象となるＦＤ領域１０４も、他の画素のフォトダイオード領域１０１やＦＤ領域１０４と離れた配置となる。コンデンサ領域１０２は、上述したように混色に強い構造であり、また、ＭＯＳ部領域１０３は、混色の原因となる電荷をドレイン部に吸い込ませることができる。以上により、ＦＤ領域１０４と別に設けたコンデンサ領域１０２の配置を活用して従来より混色を低減することが可能となる。
【００４１】
また、最も面積を確保する必要のあるフォトダイオード領域１０１の一辺と、２番目に面積を確保する必要のあるコンデンサ領域１０２の一辺を同等の長さとすることで、効率のよいレイアウトを実現している。また、ＦＤ領域１０４を、フォトダイオード領域１０１とコンデンサ領域１０２の間に配置することで、図１（ｂ）の矢印に示す電荷の転送経路に応じた効率的な配置であるともいえる。
【００４２】
次に、図１（ｂ）に示したレイアウト概略のより詳細なレイアウト例を説明する。
図３は、図１（ｂ）に示したレイアウト概略のより詳細なレイアウト例を示す図である。図３に示すように、ＭＯＳ部領域１０３には、４つのゲート領域が構成され、右から選択ＭＯＳトランジスタ１６のゲート端子を含むゲート領域ＳＥＬ、ソースフォロアＭＯＳトランジスタ１５のゲート端子を含むゲート領域ＳＦ、リセットＭＯＳトランジスタ１２のゲート端子を含むゲート領域ＲＥＳ、第２の転送ＭＯＳトランジスタ１３のゲート端子を含むゲート領域ＳＷが配置されている。ゲート領域ＳＥＬ、ＲＥＳ、ＳＷには、上述した制御信号ＳＥＬ、ＲＥＳ、ＳＷが入力される。
【００４３】
また、ゲート領域ＳＥＬの左側の領域は、選択ＭＯＳトランジスタ１６のドレイン端子を構成するドレイン領域であり、画素信号を外部へ出力するためコンタクト３０５が配置されている。また、ゲート領域ＳＦとゲート領域ＲＥＳの間の領域は、ソースフォロアＭＯＳトランジスタ１５及びリセットＭＯＳトランジスタ１２のソース端子を共有するソース領域であり、電源電位ＶＤＤを供給する電源線に接続するためのコンタクト３０４が配置されている。
【００４４】
また、ゲート領域ＲＥＳとゲート領域ＳＷの間の領域は、リセットＭＯＳトランジスタ１２及び第２の転送ＭＯＳトランジスタ１３のドレイン端子を共有するドレイン領域であり、ＦＤ領域１０４と接続するためのコンタクト３０３が配置されている。また、ゲート領域ＳＷの右側の領域は、第２の転送ＭＯＳトランジスタ１３のソース端子を構成するソース領域であり、コンデンサ領域１０２と接続するためのコンタクト３０２が配置されている。また、ＦＤ領域１０４には、コンタクト３０３と接続するためのコンタクト３０１が配置されている。
【００４５】
図３に示すように、リセットＭＯＳトランジスタ１２及び第２の転送ＭＯＳトランジスタ１３のドレイン端子を共有するドレイン領域を設けることで、ＦＤ１７の容量を大きくしすぎることを防ぐことができる。このＦＤ１７の容量は、適切な容量が必要であり、大きくしすぎると電荷読み出し時のゲインの劣化が起こり、ノイズ比が悪化する。そこで、ＦＤ１７の容量に影響する、第１の転送ＭＯＳトランジスタ１１、リセットＭＯＳトランジスタ１２、及び第２の転送ＭＯＳトランジスタ１３のドレイン領域の内、２つのドレイン領域を共通化することで、例えば後述する図５に示すように第１の転送ＭＯＳトランジスタ１１、リセットＭＯＳトランジスタ１２、及び第２の転送ＭＯＳトランジスタ１３のドレイン領域を１つで形成する場合と比べてＦＤ１７の容量を抑えている。
【００４６】
次に、図３とは異なるレイアウト例について説明する。図４は、図３と異なる図１（ｂ）に示したレイアウト概略のより詳細なレイアウト例を示す図である。図４において、図３と異なる点は、ＭＯＳ部領域１０３にゲート領域ＳＷを形成せずに、ＦＤ領域１０４とコンデンサ領域１０２の間にゲート領域ＳＷを形成した点である。また、図４において、コンタクト４０４、４０３は、図３のコンタクト３０５、３０４と同様であり説明を省略する。
【００４７】
コンタクト４０２は、リセットＭＯＳトランジスタ１２のドレイン端子を含むドレイン領域に配置され、ＦＤ領域１０４のコンタクト４０１と接続するためのコンタクトである。また、ＦＤ領域４０１は、第１の転送ＭＯＳトランジスタ１１及び第２の転送ＭＯＳトランジスタ１３のドレイン端子を含むドレイン領域でもある。すなわち、図４では、第１の転送ＭＯＳトランジスタ１１及び第２の転送ＭＯＳトランジスタ１３のドレイン領域を共通化することで、ＦＤ１７の容量が大きくなりすぎることを防いでいる。また、図４のレイアウト配置にすると、図３のレイアウト配置よりも各画素の面積を縮小できるというメリットもある。
【００４８】
次に、図４とは異なるレイアウト例について説明する。図５は、図４と異なる図１（ｂ）に示したレイアウト概略のより詳細なレイアウト例を示す図である。図５において、図４と異なる点は、ＭＯＳ部領域１０３のゲート領域ＲＥＳが、ＦＤ領域１０４をドレイン領域とし、ソース領域をソースフォロアＭＯＳトランジスタ１５と共有するように、配置されている点である。図５において、コンタクト４１２、４１３は、図４のコンタクト４０３、４０４と同様であり説明を省略する。
【００４９】
図５のコンタクト４１１は、ゲート領域ＳＦと接続するためのコンタクトである。また、図５に示すように、第１の転送ＭＯＳトランジスタ１１、リセットＭＯＳトランジスタ１２、及び第２の転送ＭＯＳトランジスタ１３のドレイン領域を共通化している。これにより、ＦＤ１７の容量は増大してしまうが、図３や図４の場合と比べて配線数が少なくて済むので、配線密度を低下させることができる。これにより、歩留まりを向上させることができる。尚、図５のレイアウトとすることで、ＦＤの容量増大と引きかえに配線密度を低下させることによる歩留まり向上を目指すか、図３や図４のレイアウトとすることで、ＦＤの容量増大を防ぐかは、利用者のニーズに応じて適時使い分けてよい。
【００５０】
（他の実施形態）
図６に基づいて、前述した各実施形態の固体撮像装置をスチルカメラに適用した場合の一実施形態について詳述する。
図６は、前述した各実施形態の固体撮像装置を「スチルカメラ」に適用した場合を示すブロック図である。
図６において、１３０１は、レンズのプロテクトとメインスイッチを兼ねるバリアであり、１３０２は、被写体の光学像を固体撮像素子１３０４に結像させるレンズであり、１３０３は、レンズ１３０２を通った光量を可変するための絞りであり、１３０４は、レンズ１３０２で結像された被写体を画像信号として取り込むための固体撮像素子であり、１３０６は、固体撮像素子１３０４より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器である。
【００５１】
１３０７は、Ａ／Ｄ変換器１３０６より出力された画像データに各種の補正を行ったりデータを圧縮したりする信号処理部であり、１３０８は、固体撮像素子１３０４、撮像信号処理回路１３０５、Ａ／Ｄ変換器１３０６、及び信号処理部１３０７に、各種タイミング信号を出力するタイミング発生部であり、１３０９は、各種演算とスチルビデオカメラ全体を制御する全体制御・演算部であり、１３１０は、画像データを一時的に記憶する為のメモリ部であり、１３１１は、記録媒体に記録または読み出しを行うためのインターフェース部であり、１３１２は、画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体であり、１３１３は、外部コンピュータ等と通信する為のインターフェース部である。
【００５２】
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。
バリア１３０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器１３０６などの撮像系回路の電源がオンされる。
それから、露光量を制御する為に、全体制御・演算部１３０９は絞り１３０３を開放にし、固体撮像素子１３０４から出力された信号はＡ／Ｄ変換器１３０６で変換された後、信号処理部１３０７に入力される。
そのデータを基に露出の演算を全体制御・演算部１３０９で行う。
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１３０９は絞りを制御する。
【００５３】
固体撮像素子１３０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１３０９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
そして、合焦が確認された後に本露光が始まる。
露光が終了すると、固体撮像素子１３０４から出力された画像信号はＡ／Ｄ変換器１３０６でＡ／Ｄ変換され、信号処理部１３０７を通り全体制御・演算部１３０９によりメモリ部に書き込まれる。
【００５４】
その後、メモリ部１３１０に蓄積されたデータは、全体制御・演算部１３０９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１３１２に記録される。また、外部Ｉ／Ｆ部１３１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００５５】
次に、図７に基づいて、前述した各実施形態の固体撮像装置をビデオカメラに適用した場合の一実施例について詳述する。
図７は、前述した各実施形態の固体撮像装置を「ビデオカメラ」に適用した場合を示すブロック図である。図７において、１４０１は撮影レンズであり、焦点調節を行うためのフォーカスレンズ１４０１Ａ、ズーム動作を行うズームレンズ１４０１Ｂ、及び結像用のレンズ１４０１Ｃを備えている。
【００５６】
１４０２は絞りであり、１４０３は、撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する固体撮像素子であり、１４０４は、固体撮像素子３より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路（Ｓ／Ｈ回路）であり、映像信号を出力する。
【００５７】
１４０５は、サンプルホールド回路１４０４から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路であり、輝度信号Ｙおよびクロマ信号Ｃを出力する。プロセス回路１４０５から出力されたクロマ信号Ｃは、色信号補正回路１４２１で、ホワイトバランス及び色バランスの補正がなされ、色差信号Ｒ−Ｙ，Ｂ−Ｙとして出力される。
【００５８】
また、プロセス回路１４０５から出力された輝度信号Ｙと、色信号補正回路１４２１から出力された色差信号Ｒ−Ｙ，Ｂ−Ｙとは、エンコーダ回路（ＥＮＣ回路）１４２４で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいはモニタＥＶＦ（Ｅｌｅｃｔｒｉｃ Ｖｉｅｗ Ｆｉｎｄｅｒ）等の電子ビューファインダへと供給される。
【００５９】
１４０６はアイリス制御回路であり、サンプルホールド回路１４０４から供給される映像信号に基づいてアイリス駆動回路１４０７を制御し、映像信号のレベルが所定レベルの一定値となるように、絞り１４０２の開口量を制御すべくｉｇメータを自動制御するものである。
【００６０】
１４１３、１４１４は、サンプルホールド回路１４０４から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する異なった帯域制限のバンドパスフィルタ（ＢＰＦ）である。第一のバンドパスフィルタ１４１３（ＢＰＦ１）、及び第２のバンドパスフィルタ１４１４（ＢＰＦ２）から出力された信号は、ゲート回路１４１５及びフォーカスゲート枠信号で各々ゲートされ、ピーク検出回路１４１６でピーク値が検出されてホールドされると共に、論理制御回路１４１７に入力される。
この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。
【００６１】
また、１４１８はフォーカスレンズ１４０１Ａの移動位置を検出するフォーカスエンコーダであり、１４１９はズームレンズ１４０１Ｂの焦点距離を検出するズームエンコーダであり、１４２０は絞り１４０２の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路１４１７へと供給される。
【００６２】
論理制御回路１４１７は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い、焦点調節を行う。即ち、各々のバンドパスフィルタ１４１３、１４１４より供給された高周波成分のピーク値情報を取り込み、高周波成分のピーク値が最大となる位置へとフォーカスレンズ１４０１Ａを駆動すべくフォーカス駆動回路１４０９にフォーカスモータ１４１０の回転方向、回転速度、回転／停止等の制御信号を供給し、これを制御する。
【００６３】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【符号の説明】
【００６４】
１０          フォトダイオード
１１          第１の転送ＭＯＳトランジスタ
１２          リセットＭＯＳトランジスタ
１３          第２の転送ＭＯＳトランジスタ
１４          電荷保持部（コンデンサ）
１５          ソースフォロアＭＯＳトランジスタ
１６          選択ＭＯＳトランジスタ
１０１        フォトダイオード領域
１０２        コンデンサ領域
１０３        ＭＯＳ部領域
１０４        ＦＤ領域
１１ａ        ゲート領域
【図１】
0005555336.tif 000002
【図２】
0005555336.tif 000003
【図３】
0005555336.tif 000004
【図４】
0005555336.tif 000005
【図５】
0005555336.tif 000006
【図６】
0005555336.tif 000007
【図７】
0005555336.tif 000008
【図８】
0005555336.tif 000009