(57)【特許請求の範囲】
【請求項１】
力学量を検出する力学量検出装置が出力する検出結果のアナログ信号をデジタル信号に変換するＡＤ変換装置であって、
前記検出結果のアナログ信号をサンプリングしてフィルタ処理を行う離散時間型フィルタと、
前記離散時間型フィルタによってフィルタ処理されたアナログ信号をデジタル信号に変換するＡＤ変換処理を行うＡＤ変換部と、
前記同期クロック信号に基づいて、前記ＡＤ変換処理のタイミングを制御するＡＤ変換制御部と、を含み、
前記離散時間型フィルタは、
前記力学量検出装置が出力する同期クロック信号に基づいて、前記ＡＤ変換処理に対するアンチエリアスフィルタとしてのフィルタ処理を行うことを特徴とするＡＤ変換装置。
【請求項２】
請求項１において、
前記同期クロック信号に基づいて、前記離散時間型フィルタが前記検出結果のアナログ信号をサンプリングするためのフィルタクロック信号を生成するフィルタクロック生成部を含み、
前記フィルタクロック生成部は、
外部からの設定値に基づいて前記同期クロック信号を分周した前記フィルタクロック信号を生成することを特徴とするＡＤ変換装置。
【請求項３】
請求項１又は２において、
前記ＡＤ変換制御部は、
外部からの設定値に基づいた周期で前記ＡＤ変換処理が行われるように制御することを特徴とするＡＤ変換装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記離散時間型フィルタは、スイッチトキャパシタフィルタであることを特徴とするＡＤ変換装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
ｎ（ｎ≧２）個の前記力学量検出装置の各々に対応して設けられたｎ個の前記離散時間型フィルタと、
ｎ個の前記離散時間型フィルタによってフィルタ処理されたｎ個のアナログ信号から時分割に１のアナログ信号を順に選択するフィルタ選択部を含み、
前記ＡＤ変換部は、
前記フィルタ選択部によって時分割に順に選択されたアナログ信号に対して前記ＡＤ変換処理を行い、
ｎ個の前記離散時間型フィルタは、
ｎ個の前記力学量検出装置が略同じタイミングでそれぞれ検出したｎ個のアナログ信号に対してそれぞれフィルタ処理したｎ個のアナログ信号が前記フィルタ選択部によって時分割に順に選択されるように、それぞれ位相遅延が調整されていることを特徴とするＡＤ変換装置。
【請求項６】
請求項１乃至５のいずれかに記載のＡＤ変換装置と、
前記力学量検出装置と、
前記ＡＤ変換装置により前記検出結果のアナログ信号がＡＤ変換されたデジタル信号に基づいて処理を行う処理部と、を含むことを特徴とする電子機器。
【請求項７】
駆動信号に基づいて振動し、外部から加えられた力学量に応じて変調されたアナログ信号を出力する振動子と、
前記駆動信号と同じ周波数の同期クロック信号を生成する同期クロック生成回路と、
前記振動子が出力するアナログ信号又は当該アナログ信号を増幅した信号に対して前記同期クロック信号に基づいて同期検波を行い、力学量に応じて復調された信号成分を含むアナログ信号を生成する同期検波回路と、
前記同期検波回路が出力するアナログ信号をサンプリングしてフィルタ処理を行う離散時間型フィルタと、
前記離散時間型フィルタによってフィルタ処理されたアナログ信号をデジタル信号に変換するＡＤ変換処理を行うＡＤ変換部と、
前記同期クロック信号に基づいて、前記ＡＤ変換処理のタイミングを制御するＡＤ変換制御部と、を含み、
前記離散時間型フィルタは、
前記同期クロック信号に基づいて、前記同期検波により発生する不要信号を減衰させるためのフィルタとしてのフィルタ処理と、前記ＡＤ変換処理に対するアンチエリアスフィルタとしてのフィルタ処理を行うことを特徴とする力学量検出装置。
【請求項８】
請求項７において、
前記同期クロック信号に基づいて、前記離散時間型フィルタが、前記同期検波回路が出力する前記アナログ信号をサンプリングするためのフィルタクロック信号を生成するフィルタクロック生成部を含み、
前記フィルタクロック生成部は、
外部からの設定値に対応する周波数を有する前記フィルタクロック信号を生成することを特徴とする力学量検出装置。
【請求項９】
請求項７又は８において、
前記ＡＤ変換制御部は、
外部からの設定値に対応する分周比で前記同期クロックを分周した周期で前記ＡＤ変換処理が行われるように制御することを特徴とする力学量検出装置。
【請求項１０】
請求項７乃至９のいずれかにおいて、
前記離散時間型フィルタは、スイッチトキャパシタフィルタであることを特徴とする力学量検出装置。
【請求項１１】
請求項７乃至１０のいずれかに記載の力学量検出装置と、
前記力学量検出装置の検出結果に基づいて処理を行う処理部と、を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換装置、力学量検出装置及び電子機器に関する。
【背景技術】
【０００２】
ジャイロセンサーはある一定の回転軸を中心とした回転運動に対する回転の速さ（回転角速度）を計測するセンサーである。今日広く使われているのは「振動ジャイロセンサー」であり「コリオリの力」を利用して回転角速度を検出する。
【０００３】
例えば圧電効果を利用して動作する振動ジャイロスコープでは、ジャイロ素子（水晶等の振動体）に交流電圧を加えるとコリオリ力が発生し、回転率や角速度に応じて電流が発生する。電流信号をジャイロセンサー内部で増幅し、角速度に比例した電圧が出力される。ジャイロセンサーの出力電圧は、Ａ／Ｄ変換装置によってデジタル信号に変換されてマイクロコンピュータに取り込まれ、マイクロコンピュータによる様々な制御が行われる。例えば、ジャイロセンサーは携帯電話やデジタルカメラ等の電子機器に搭載されており、手ぶれ補正等に利用されている。
【０００４】
また、最近では、ジャイロセンサーがアナログフロントエンド回路やＡ／Ｄ変換回路とともにパッケージ化されたデジタル出力のジャイロセンサーモジュールも存在する。
【特許文献１】特開２００２−１７４５２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１６は、従来のセンサーシステムの構成例を示す図である。センサーモジュール（力学量検出装置）とマイクロコンピュータの間にＡＤ変換装置が接続されており、ＡＤ変換装置はアンチエリアスフィルタとＡＤ変換回路により構成されている。
【０００６】
ここで、アンチエリアスフィルタには連続時間型のローパスフィルタが使用される。すなわち、アンチエリアスフィルタは抵抗器、コンデンサ、トランジスタ、オペアンプ等の部品により構成される。そのため、これらの部品の精度ばらつきにより、アンチエリアスフィルタのゲイン特性や位相特性にばらつきが出やすく、調整しにくいという問題があった。
【０００７】
また、ＡＤ変換回路のサンプリングタイミング（チップイネーブル信号）はマイクロコンピュータが決定するたため、マイクロコンピュータのタスクにおいてＡＤ変換回路の制御オペレーションが占める割合が無視できず、システムの負荷を増大させる要因となっていた。
【０００８】
さらに、ＡＤ変換回路のサンプリングタイミングをマイクロコンピュータが決定するとサンプリングジッターが発生するため、ＡＤ変換の精度を向上させることが難しくなる場合もあった。そのため、センサーモジュールの検出精度が高くてもセンサーモジュールとＡＤ変換装置を含むセンサーシステム全体としては高い検出精度を維持することが困難な場合もあった。
【０００９】
本発明は、以上のような問題点に鑑みてなされたものであり、アンチエリアスフィルタの調整を容易にするとともに、センサーシステム全体としての高い検出精度を維持させることができるＡＤ変換装置及び力学量検出装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
（１）本発明は、
力学量を検出する力学量検出装置が出力する検出結果のアナログ信号をデジタル信号に変換するＡＤ変換装置であって、
前記検出結果のアナログ信号をサンプリングしてフィルタ処理を行う離散時間型フィルタと、
前記離散時間型フィルタによってフィルタ処理されたアナログ信号をデジタル信号に変換するＡＤ変換処理を行うＡＤ変換部と、を含み、
前記離散時間型フィルタは、
前記力学量検出装置が出力する同期クロック信号に基づいて、前記ＡＤ変換処理に対するアンチエリアスフィルタとしてのフィルタ処理を行うことを特徴とする。
【００１１】
力学量検出装置は、例えば、加速度センサーや角速度センサー（ジャイロセンサー）であってもよい。
【００１２】
離散時間型フィルタは、検出結果のアナログ信号を同期クロック信号でサンプリングしてフィルタ処理を行ってもよいし、検出結果のアナログ信号を同期クロック信号を分周したクロック信号でサンプリングしてフィルタ処理を行ってもよい。
【００１３】
ＡＤ変換処理のアンチエリアスフィルタを抵抗器、コンデンサ、トランジスタ、オペアンプ等の部品を使用して連続時間型フィルタとして構成した場合、これらの部品の精度ばらつきにより、アンチエリアスフィルタのゲイン特性や位相特性にばらつきが出やすく調整しにくい。しかし、本発明によれば、アンチエリアスフィルタを周波数精度が比較的高くジッタの小さい同期クロック信号に基づいて動作する離散時間型フィルタとして構成するので、アンチエリアスフィルタのゲイン特性や位相特性のばらつきを小さくすることができる。従って、本発明によれば、アンチエリアスフィルタの調整を容易にするとともに、センサーシステム全体としての高い検出精度を維持させることができる。
【００１４】
（２）本発明のＡＤ変換装置は、
前記同期クロック信号に基づいて、前記離散時間型フィルタが前記検出結果のアナログ信号をサンプリングするためのフィルタクロック信号を生成するフィルタクロック生成部を含み、
前記フィルタクロック生成部は、
外部からの設定値に基づいて前記同期クロック信号を分周した前記フィルタクロック信号を生成するようにしてもよい。
【００１５】
例えば、前記フィルタクロック生成部は、前記同期クロック信号を分周して前記フィルタクロック信号を生成するクロック分周回路を含み、当該クロック分周回路の分周比は外部から可変に設定されるようにしてもよい。
【００１６】
本発明によれば、フィルタクロック信号の周波数を外部から設定することにより、離散時間型フィルタのカットオフ周波数が所望の周波数になるように調整することができる。従って、ＡＤ変換部によるＡＤ変換処理の周期を変化させた場合でも、その周期変化に合わせて離散時間型フィルタのカットオフ周波数を調整することによりアンチエリアスフィルタとしての機能を確保することができる。
【００１７】
（３）本発明のＡＤ変換装置は、
前記同期クロック信号に基づいて、前記ＡＤ変換処理のタイミングを制御するＡＤ変換制御部を含むようにしてもよい。
【００１８】
ＡＤ変換制御部は、ＡＤ変換処理のタイミングを同期クロック信号で制御するようにしてもよいし、ＡＤ変換処理のタイミングを同期クロック信号を分周したクロック信号で制御するようにしてもよい。
【００１９】
本発明によれば、ＡＤ変換制御部がＡＤ変換部によるＡＤ変換処理のタイミングを制御するので、外部のマイクロコンピュータのタスクにおいてＡＤ変換部の制御オペレーションが占める割合をより小さくすることができる。従って、システムの負荷をより減少させることができる。
【００２０】
また、ＡＤ変換部のサンプリングタイミングをマイクロコンピュータが決定するとサンプリングジッターが発生するためＡＤ変換の精度を向上させることが難しくなるが、本発明によれば、力学量検出装置が出力する同期クロック信号に基づいてＡＤ変換処理のタイミングが制御されるので、同期クロック信号の周波数精度でセンサーシステム全体としての検出処理を行うことができる。
【００２１】
（４）本発明のＡＤ変換装置において、
前記ＡＤ変換制御部は、
外部からの設定値に基づいた周期で前記ＡＤ変換処理が行われるように制御するようにしてもよい。
【００２２】
例えば、前記ＡＤ変換制御部は、前記同期クロック信号に基づいてカウント動作をするカウンタ回路を含み、当該カウンタ回路のカウント値に基づいて前記ＡＤ変換処理のタイミングを制御し、当該カウンタ回路のカウント数は外部から可変に設定されるようにしてもよい。
【００２３】
また、例えば、ＡＤ変換装置は、前記同期クロック信号に基づいて、前記ＡＤ変換制御部を動作させるためのＡＤ変換制御クロック信号を生成するＡＤ変換制御クロック生成部を含み、前記ＡＤ変換制御クロック生成部は、前記同期クロック信号を分周して前記ＡＤ変換制御クロック信号を生成するクロック分周回路を含み、当該クロック分周回路の分周比は外部から可変に設定されるようにしてもよい。
【００２４】
本発明によれば、外部からの設定値に基づいてＡＤ変換部によるＡＤ変換処理の周期を簡単に変更することができる。従って、外部のマイクロコンピュータからの設定値によって、ＡＤ変換の精度を上げたい時はＡＤ変換処理の周期を短くし、ＡＤ変換の精度を下げてもよい時はＡＤ変換処理の周期を長くすることにより、マイクロコンピュータのタスクにおいてＡＤ変換部の制御オペレーションが占める割合をリアルタイムに変化させることができる。従って、システムの負荷を最適な状態に近づけることができる。
【００２５】
（５）本発明のＡＤ変換装置において、
前記離散時間型フィルタは、スイッチトキャパシタフィルタであってもよい。
【００２６】
（６）本発明のＡＤ変換装置において、
ｎ（ｎ≧２）個の前記力学量検出装置の各々に対応して設けられたｎ個の前記離散時間型フィルタと、
ｎ個の前記離散時間型フィルタによってフィルタ処理されたｎ個のアナログ信号から時分割に１のアナログ信号を順に選択するフィルタ選択部を含み、
前記ＡＤ変換部は、
前記フィルタ選択部によって時分割に順に選択されたアナログ信号に対して前記ＡＤ変換処理を行い、
ｎ個の前記離散時間型フィルタは、
ｎ個の前記力学量検出装置が略同じタイミングでそれぞれ検出したｎ個のアナログ信号に対してそれぞれフィルタ処理したｎ個のアナログ信号が前記フィルタ選択部によって時分割に順に選択されるように、それぞれ位相遅延が調整されているようにしてもよう。
【００２７】
本発明によれば、ｎ個の力学量検出装置の検出結果に対して１つのＡＤ変換部が時分割にＡＤ変換処理を行うことができる。従って、ＡＤ変換装置に使用される部品の数やチップの面積を削減することができる。
【００２８】
（７）本発明は、
上記のいずれかに記載のＡＤ変換装置と、
前記力学量検出装置と、
前記ＡＤ変換装置により前記検出結果のアナログ信号がＡＤ変換されたデジタル信号に基づいて処理を行う処理部と、を含むことを特徴とする電子機器である。
【００２９】
（８）本発明は、
駆動信号に基づいて振動し、外部から加えられた力学量に応じて変調されたアナログ信号を出力する振動子と、
前記駆動信号と同じ周波数の同期クロック信号を生成する同期クロック生成回路と、
前記振動子が出力するアナログ信号又は当該アナログ信号を増幅した信号に対して前記同期クロック信号に基づいて同期検波を行い、力学量に応じて復調された信号成分を含むアナログ信号を生成する同期検波回路と、
前記同期検波回路が出力するアナログ信号をサンプリングしてフィルタ処理を行う離散時間型フィルタと、
前記離散時間型フィルタによってフィルタ処理されたアナログ信号をデジタル信号に変換するＡＤ変換処理を行うＡＤ変換部と、を含み、
前記離散時間型フィルタは、
前記同期クロック信号に基づいて、前記同期検波により発生する不要信号を減衰させるためのフィルタとしてのフィルタ処理と、前記ＡＤ変換処理に対するアンチエリアスフィルタとしてのフィルタ処理を行うことを特徴とする力学量検出装置である。
【００３０】
力学量検出装置は、
前記振動子が出力するアナログ信号を増幅する増幅回路を含み、
前記同期検波回路は、
前記増幅回路が出力する信号に対して前記同期検波を行うようにしてもよい。
【００３１】
ＡＤ変換処理のアンチエリアスフィルタを抵抗器、コンデンサ、トランジスタ、オペアンプ等の部品を使用して連続時間型フィルタとして構成した場合、これらの部品の精度ばらつきにより、アンチエリアスフィルタのゲイン特性や位相特性にばらつきが出やすく調整しにくい。しかし、本発明によれば、アンチエリアスフィルタを同期クロック信号に基づいて動作する離散時間型フィルタとして構成するので、アンチエリアスフィルタのゲイン特性や位相特性のばらつきを小さくすることができる。従って、本発明によれば、アンチエリアスフィルタの調整を容易にするとともに、センサーシステム全体としての高い検出精度を維持させることができる。
【００３２】
また、本発明によれば、離散時間型フィルタは、同期検波により発生する不要信号を減衰させるためのフィルタとＡＤ変換処理に対するアンチエリアスフィルタの両方の機能を果たす。従って、力学量検出装置に使用される部品の数やチップの面積を削減することができる。
【００３３】
（９）本発明の力学量検出装置は、
前記同期クロック信号に基づいて、前記離散時間型フィルタが前記検出結果のアナログ信号をサンプリングするためのフィルタクロック信号を生成するフィルタクロック生成部を含み、
前記フィルタクロック生成部は、
外部からの設定値に対応する周波数を有する前記フィルタクロック信号を生成するようにしてもよい。
【００３４】
（１０）本発明の力学量検出装置は、
前記同期クロック信号に基づいて、前記ＡＤ変換処理のタイミングを制御するＡＤ変換制御部を含むようにしてもよい。
【００３５】
（１１）本発明の力学量検出装置において、
前記ＡＤ変換制御部は、
外部からの設定値に対応する分周比で前記同期クロックを分周した周期で前記ＡＤ変換処理が行われるように制御するようにしてもよい。
【００３６】
（１２）本発明の力学量検出装置において、
前記離散時間型フィルタは、スイッチトキャパシタフィルタであってもよい。
【００３７】
（１３）本発明は、
上記のいずれかに記載の力学量検出装置と、
前記力学量検出装置の検出結果に基づいて処理を行う処理部と、を含むことを特徴とする電子機器である。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３９】
１．ＡＤ変換装置
１−１．対象となる力学量検出装置
図１は、本実施形態のＡＤ変換装置によるＡＤ変換処理のターゲットとなるアナログ信号を生成する力学量検出装置について説明するための図である。
【００４０】
力学量検出装置（センサーモジュール）１０は、駆動信号１０２、１０４に基づいて振動する振動子１１０によって力学量を検出し、検出データ信号１２（検出結果のアナログ信号）を出力する。駆動信号１０２、１０４は、例えば、発振回路１００（例えば、水晶発振器やセラミックレゾネータによる発振回路）が出力する発振信号であってもよい。
【００４１】
振動子１１０は、発振回路１００の発振周波数（駆動信号１０２、１０４の周波数（駆動周波数））で振動することにより、差動信号１１２、１１４として、例えば、角速度や加速度等の力学量を検出する。ここで、差動信号１１２、１１４は、力学量に応じた変調度で駆動信号１０２、１０４が変調された信号である。例えば、振動子１１０は、振動方向と直交する方向に加わる力（コリオリ力）により、駆動信号１０２、１０４と位相が±π／２ずれて振幅変調（ＡＭ変調）された差動信号１０２、１０４を出力する。
【００４２】
プリアンプ１２０は差動信号１０２、１０４を差動増幅して増幅信号１２２を出力する。
【００４３】
発振クロック１０６は、位相調整回路１５０によって位相をπ／２遅延し、同期クロック信号１４を出力する。
【００４４】
同期検波回路１３０は、ＡＭ変調された増幅信号１２２に対して、発振回路１００が出力する発振クロック１０６をπ／２遅延させた同期クロック信号１４（駆動周波数を有するクロック信号）により同期検波（狭義には乗算）を行い、同期検波信号１３２を出力する。ここで、同期検波によりＤＣ付近の周波数帯域に検波信号が生成されるが、同時に、駆動周波数の２倍の周波数帯域に不要な信号が発生する。すなわち、同期検波信号１３２は、ＤＣ付近の周波数帯域の検波信号成分と駆動周波数の２倍の周波数帯域の不要な信号成分を含んでいる。
【００４５】
同期検波用フィルタ１４０は、同期検波信号１３２からこの不要な信号成分を除去した検出データ信号１２（アナログ信号）を生成するローパスフィルタとして機能する。同期検波用フィルタ１４０は、連続時間型フィルタであってもよいし、離散時間型フィルタであってもよい。例えば、同期検波用フィルタ１４０は、同期クロック信号１４により動作するスイッチトキャパシタフィルタ（Switched Capacitor Filter（ＳＣＦ））として構成することができる。
【００４６】
発振回路１００を水晶発振器による発振回路として構成した場合、駆動信号１０２、１０４のジッタが極めて小さい。また、駆動信号１０２、１０４に同期した同期クロック信号１４のジッタも極めて小さい。従って、力学量検出装置１０（センサーモジュール）は高い検出精度で検出データ信号１２を生成することができる。
【００４７】
１−２．ＡＤ変換装置の第１構成例
図２は、本実施形態のＡＤ変換装置の第１の構成例について説明するための図である。
【００４８】
ＡＤ変換装置２０−１は、センサーモジュール１０が出力する検出結果のアナログ信号をデジタル信号に変換する処理を行う。
【００４９】
センサーモジュール１０は、駆動信号に基づいて振動する振動子によって力学量を検出する力学量検出装置であり、例えば、図１のように構成されている。センサーモジュール１０としては、角速度センサー（ジャイロセンサー）モジュールや、加速度センサーモジュール等が考えられる。
【００５０】
ＡＤ変換装置２０−１は、離散時間型アンチエリアスフィルタ２００、ＡＤ変換部３００及びフィルタクロック生成部４００を含む。
【００５１】
離散時間型アンチエリアスフィルタ２００は、ＡＤ変換部３００の前段に配置され、センサーモジュール１０が出力する検出結果のアナログ信号（図１の検出データ信号１２）をサンプリングしてフィルタ処理を行う。離散時間型アンチエリアスフィルタ２００は、センサーモジュール１０が出力する同期クロック信号１４（図１の同期クロック信号１４）に基づいて、ＡＤ変換部３００によるＡＤ変換処理に対するアンチエリアスフィルタとしてのフィルタ処理を行い、ＡＤ変換器３００のサンプリングによりＤＣ付近の周波数帯域に折り返すノイズをあらかじめ無視できる程度にまで減衰させたアナログ信号２０２を出力する。離散時間型アンチエリアスフィルタ２００は、例えば、スイッチトキャパシタフィルタ（ＳＣＦ）であってもよい。
【００５２】
ＡＤ変換部３００は、離散時間型アンチエリアスフィルタ２００によってフィルタ処理されたアナログ信号２０２をＮビットのデジタル信号２２に変換するＡＤ変換処理を行う。ＡＤ変換部３００は、マイクロコンピュータ３０が出力するチップイネーブル信号（ＣＥ）３１及びクロック信号３２によりＡＤ変換処理のタイミングが制御される。すなわち、ＡＤ変換部３００は、例えば、チップイネーブル信号（ＣＥ）３１がローレベルにある期間において、クロック信号３２に同期してアナログ信号２０２をサンプリングし、ＡＤ変換処理を行ってデジタル信号２２を生成する。
【００５３】
ＡＤ変換部３００は、フラッシュ型（並列比較型）、パイプライン型、逐次比較型、デルタシグマ方式等の既知の様々なタイプのＡＤ変換回路により構成することができる。
【００５４】
マイクロコンピュータ３０は、チップイネーブル信号（ＣＥ）３１をハイレベルからローレベルに変化させた後、デジタル信号２２を取り込む。ＡＤ変換部３００がＡＤ変換処理を終了するまでウェイトしてからチップイネーブル信号（ＣＥ）３１をローレベルからハイレベルに変化させてデジタル信号の取り込みを終了する。すなわち、チップイネーブル信号（ＣＥ）３１は、マイクロコンピュータ３０がＡＤ変換部３００によるＡＤ変換処理の期間を制御する。
【００５５】
フィルタクロック生成部４００は、同期クロック信号１４に基づいて、離散時間型アンチエリアスフィルタ２００がセンサーモジュール１０の検出結果のアナログ信号１２をサンプリングするためのフィルタクロック信号４０２を生成する。
【００５６】
図３は、ＡＤ変換装置の第１の構成例におけるフィルタクロック生成部の構成例について説明するための図である。
【００５７】
フィルタクロック生成部４００は、例えば、プリセットデータ４１０、ダウンカウンタ４２０、デコーダ４３０等により構成することができる。
【００５８】
ダウンカウンタ４２０は、例えば、同期クロック信号１４の立ち上がりエッジに同期してダウンカウントする処理を行う。
【００５９】
デコーダ４３０は、ダウンカウンタ４２０のカウント値４２２をデコードしてフィルタクロック信号４０２を生成する処理を行う。また、ダウンカウンタ４２０のカウント値４２２が０の時にロード信号４３２を生成する。ダウンカウンタ４２０は、同期クロック信号１４の立ち上がりエッジに同期してロード信号４３２を検出するとプリセットデータ４１０をロードし、カウント値４２２が０になるまでダウンカウントする処理を繰り返す。
【００６０】
すなわち、フィルタクロック生成部４００は、ダウンカウンタ４２０がプリセットデータ４１０の値（ｍ−１）から０までダウンカウントする処理を繰り返すことにより、同期クロック信号１４をｍ分周してフィルタクロック信号４０２を生成するクロック分周回路として機能する。
【００６１】
なお、プリセットデータ４１０が２ｋ−１−１（ｋ≧２）である場合は、ダウンカウンタ４２０（バイナリカウンタ）が０までダウンカウントすると自動的に２ｋ−１−１に戻るので、ダウンカウンタ４２０の最上位ビットの信号をフィルタクロック信号４０２（同期クロック信号１４の２ｋ−１分周クロック信号）とすればデコーダ４３０は不要である。
【００６２】
一般に、ＡＤ変換部３００によるＡＤ変換処理のアンチエリアスフィルタを抵抗器、コンデンサ、トランジスタ、オペアンプ等の部品を使用して連続時間型フィルタとして構成した場合、これらの部品の精度ばらつきにより、アンチエリアスフィルタのゲイン特性や位相特性にばらつきが出やすく調整しにくい。しかし、本実施形態のＡＤ変換装置によれば、アンチエリアスフィルタを周波数精度が比較的高くジッタの小さい同期クロック信号１４に基づいて動作する離散時間型アンチエリアスフィルタ２００として構成するので、アンチエリアスフィルタのゲイン特性や位相特性のばらつきを小さくすることができる。従って、本実施形態のＡＤ変換装置によれば、アンチエリアスフィルタの調整を容易にするとともに、センサーシステム全体としての高い検出精度を維持させることができる。
【００６３】
１−３．ＡＤ変換装置の第２構成例
図４は、本実施形態のＡＤ変換装置の第２の構成例について説明するための図である。
【００６４】
ＡＤ変換装置２０−２は、図２のＡＤ変換装置２０−１のフィルタクロック生成部４００をフィルタクロック生成部４５０に置き換えた構成になっている。
【００６５】
フィルタクロック生成部４５０は、マイクロコンピュータ３０からの設定値３４に対応する周波数を有するフィルタクロック信号４５２を生成する。
【００６６】
ＡＤ変換装置２０−２のフィルタクロック生成部４５０以外の構成は図２のＡＤ変換装置２０−１と同じ構成であるため同じ番号を付しており、その説明を省略する。
【００６７】
図５は、ＡＤ変換装置の第２の構成例におけるフィルタクロック生成部の構成例について説明するための図である。
【００６８】
フィルタクロック生成部４５０は、例えば、ダウンカウンタ４２０、デコーダ４３０、セレクタ４６０等により構成することができる。デコーダ４３０の構成は、図３のデコーダ４３０と同じ構成であるため同じ番号を付しており、その説明を省略する。
【００６９】
ダウンカウンタ４２０は、図３のダウンカウンタ４２０と同じ構成であるため同じ番号が付されているが、同期クロック信号１４の立ち上がりエッジに同期してロード信号４３２を検出するとプリセットデータ設定値３４をロードする処理において図３のダウンカウンタ４２０の処理と異なる。すなわち、プリセットデータ設定値３４に応じてダウンカウンタ４２０のダウンカウント周期が変化する。その結果、デコーダ４３０が出力する分周クロック信号４３４の分周比もプリセットデータ設定値３４に応じて変化する。
【００７０】
セレクタ４６０はプリセットデータ設定値３４に応じて同期クロック信号１４又は分周クロック信号４３４のいずれかを選択してフィルタクロック信号４５２を生成する。例えば、同期クロック信号１４をｍ分周したフィルタクロック信号４５２を生成するためのプリセットデータ設定値３４をｍ−１とすると、セレクタ４６０は、プリセットデータ設定値３４が０の時は同期クロック信号１４を選択し、プリセットデータ設定値３４が１以上の時は分周クロック信号４３４を選択するように構成してもよい。
【００７１】
すなわち、フィルタクロック生成部４５０は、マイクロコンピュータ３０から入力されるプリセットデータ値３４に対応する周波数を有するフィルタクロック信号４５２を生成する。
【００７２】
なお、プリセットデータ設定値３４が２ｋ−１−１（ｋ≧２）である場合は、ダウンカウンタ４２０（バイナリカウンタ）が０までダウンカウントすると自動的に２ｋ−１−１に戻るので、ダウンカウンタ４２０の最上位ビットの信号を分周クロック信号４３４（同期クロック信号１４の２ｋ−１分周クロック信号）とすればデコーダ４３０は不要である。
【００７３】
本実施形態のＡＤ変換装置によれば、フィルタクロック信号４５２の周波数（同期クロック信号１４に対する分周比）を外部から設定することにより、離散時間型アンチエリアスフィルタ２００のカットオフ周波数が所望の周波数になるように調整することができる。従って、ＡＤ変換部３００によるＡＤ変換処理の周期を変化させた場合でも、その周期変化に合わせて離散時間型アンチエリアスフィルタ２００のカットオフ周波数を調整することによりアンチエリアスフィルタとしての機能を確保することができる。
【００７４】
１−４．ＡＤ変換装置の第３構成例
図６は、本実施形態のＡＤ変換装置の第３の構成例について説明するための図である。
【００７５】
ＡＤ変換装置２０−３は、図２のＡＤ変換装置２０−１にＡＤ変換制御部５００が追加されている。
【００７６】
ＡＤ変換制御部５００は、同期クロック信号１４に基づいて、ＡＤ変換部３００によるＡＤ変換処理のタイミングを制御する。より具体的には、ＡＤ変換制御部５００は、同期クロック信号１４に同期してＡＤ変換部３００のチップイネーブル信号（ＣＥ）５０２及びストローブ信号２４を生成し、ＡＤ変換部３００によるＡＤ変換処理のタイミングを制御する。すなわち、ＡＤ変換制御部５００は、チップイネーブル信号（ＣＥ）５０２をハイレベルからローレベルに変化させた後、ＡＤ変換部３００がＡＤ変換処理を終了するまでウェイトしてからチップイネーブル信号（ＣＥ）５０２をローレベルからハイレベルに変化させる。また、ストローブ信号２４の立ち上がりエッジまたは立ち下がりエッジをトリガとして、ＡＤ変換部３００はデジタル信号２２を出力する。また、マイクロコンピュータ３０はストローブ信号２４を使ってデジタル信号２２を受信する。すなわち、図２のＡＤ変換装置２０−１のようにマイクロコンピュータ３０がＡＤ変換処理のタイミングを制御するのではなく、ＡＤ変換制御部５００がＡＤ変換部３００によるＡＤ変換処理の期間を制御する。
【００７７】
ＡＤ変換部３００が出力するデジタル信号２２はストローブ信号２４に同期してマイクロコンピュータ３０のポートに送信される。マイクロコンピュータ３０は、当該ポートがフル状態になると割り込みを発生させてＡＤ変換結果を取り込む。すなわち、マイクロコンピュータ３０は、ＡＤ変換部３００がＡＤ変換処理を行っている間ウェイトする必要がないため、ＣＰＵ（図示しない）が他のタスクを実行することができる。
【００７８】
さらに、マイクロコンピュータ３０にＤＭＡ（Direct Memory Access）コントローラを組み込んでおき、デジタル信号２２が入力されるポートがフルになり割り込みが発生すると、ＤＭＡコントローラがバスを占有してポートに蓄えられたデータをメモリに転送する処理を行うようにすれば、ＡＤ変換処理によるＣＰＵの負荷をなくすことができる。
【００７９】
ＡＤ変換装置２０−３のＡＤ変換制御部５００以外の構成は図２のＡＤ変換装置２０−１と同じ構成であるため同じ番号を付しており、その説明を省略する。
【００８０】
図７は、ＡＤ変換装置の第３の構成例におけるＡＤ変換制御部の構成例について説明するための図である。
【００８１】
ＡＤ変換制御部５００は、例えば、プリセットデータ５１０、タイマー（ダウンカウンタ）５２０、ステートマシン５３０、デコーダ５４０等により構成することができる。
【００８２】
タイマー５２０は、例えば、同期クロック信号１４の立ち上がりエッジに同期してダウンカウントすることにより、プリセットデータ５１０に対応する時間を計測する処理を行う。タイマー５２０は、プリセットデータ５１０に対応する時間を計測する毎に計測時間終了信号５２２を生成する。
【００８３】
ステートマシン５３０は、タイマー５２０が生成する計測時間終了信号５２２をトリガとして状態（ステート）を遷移させる。ステートマシン５３０は、現在のステートを示すステート信号５３２を出力する。
【００８４】
デコーダ５４０は、ステート信号５３２をデコードし、ステートマシン５３０が所定のステートにある時にＡＤ変換部３００のチップイネーブル信号（ＣＥ）５０２及びストローブ信号２４を生成する処理を行う。
【００８５】
ＡＤ変換部３００はチップイネーブル信号（ＣＥ）５０２がローレベルにある期間において、ストローブ信号２４の立ち上がりエッジまたは立ち下がりエッジをトリガとして、デジタル信号２２を出力する。
【００８６】
本実施形態のＡＤ変換装置によれば、ＡＤ変換制御部５００がＡＤ変換部３００によるＡＤ変換処理のタイミングを制御するので、外部のマイクロコンピュータ３０のタスクにおいてＡＤ変換部３００の制御オペレーションが占める割合をより小さくすることができる。従って、システムの負荷をより減少させることができる。
【００８７】
また、ＡＤ変換部３００のサンプリングタイミングをマイクロコンピュータ３０が決定するとサンプリングジッターが発生するためＡＤ変換の精度を向上させることが難しくなるが、本実施形態のＡＤ変換装置によれば、センサーモジュール１０が出力する同期クロック信号１４に基づいてＡＤ変換処理のタイミングが制御されるので、同期クロック信号１４の周波数精度でセンサーシステム全体としての検出処理を行うことができる。
【００８８】
１−５．ＡＤ変換装置の第４構成例
図８は、本実施形態のＡＤ変換装置の第４の構成例について説明するための図である。
【００８９】
ＡＤ変換装置２０−４は、図６のＡＤ変換装置２０−３のフィルタクロック生成部４００及びＡＤ変換制御部５００を、それぞれフィルタクロック生成部４５０及びＡＤ変換制御部５５０に置き換えた構成になっている。
【００９０】
フィルタクロック生成部４５０は、図４及び図５で説明したフィルタクロック生成部４５０と同じ構成であり、その説明を省略する。
【００９１】
ＡＤ変換制御部５５０は、マイクロコンピュータ３０からの設定値（同期クロック信号１４に対する分周比）３６に対応する周期でＡＤ変換部３００によるＡＤ変換処理が行われるように制御する。
【００９２】
ＡＤ変換装置２０−４のフィルタクロック生成部４５０及びＡＤ変換制御部５５０以外の構成は図６のＡＤ変換装置２０−３と同じ構成であるため同じ番号を付しており、その説明を省略する。
【００９３】
図９は、ＡＤ変換装置の第４の構成例におけるＡＤ変換制御部の構成例について説明するための図である。
【００９４】
ＡＤ変換制御部５５０は、例えば、タイマー（ダウンカウンタ）５２０、ステートマシン５３０、デコーダ５４０等により構成することができる。ステートマシン５３０及びデコーダ５４０の構成は、図７のステートマシン５３０及びデコーダ５４０と同じ構成であるため同じ番号を付しており、その説明を省略する。
【００９５】
タイマー５２０は、図７のタイマー５２０と同じ構成であるため同じ番号が付されているが、同期クロック信号１４の立ち上がりエッジに同期してプリセットデータ設定値３６をロードする処理において図７のタイマー５２０の処理と異なる。すなわち、プリセットデータ設定値３６に応じてタイマー５２０のダウンカウント周期が変化する。その結果、デコーダ５４０が出力するＡＤ変換部３００のチップイネーブル信号（ＣＥ）５５２がローにある期間及びストローブ信号２４もプリセットデータ設定値３６に応じて変化する。
【００９６】
すなわち、ＡＤ変換制御部５５０は、マイクロコンピュータ３０から入力されるプリセットデータ設定値（同期クロック信号１４に対する分周比）３６に対応する周期でＡＤ変換部３００によるＡＤ変換処理が行われるように制御する。
【００９７】
本実施形態のＡＤ変換装置によれば、外部のマイクロコンピュータ３０からの設定値３６に基づいてＡＤ変換部３００によるＡＤ変換処理の周期を簡単に変更することができる。従って、マイクロコンピュータ３０からの設定値３６によって、ＡＤ変換の精度を上げたい時はＡＤ変換処理の周期を短くし、ＡＤ変換の精度を下げてもよい時はＡＤ変換処理の周期を長くすることにより、マイクロコンピュータ３０のタスクにおいてＡＤ変換部３００の制御オペレーションが占める割合をリアルタイムに変化させることができる。従って、システムの負荷を最適な状態に近づけることができる。
【００９８】
また、本実施形態のＡＤ変換装置によれば、ＡＤ変換部３００によるＡＤ変換処理の周期を変化させた場合でも、それに合わせてフィルタクロック信号４５２の周波数を外部から設定することにより、離散時間型アンチエリアスフィルタ２００のカットオフ周波数が所望の周波数になるように調整することができる。従って、ＡＤ変換部３００によるＡＤ変換処理の周期を変化させた場合でも、離散時間型アンチエリアスフィルタ２００を最適なアンチエリアスフィルタとして機能させることができる。
【００９９】
１−６．ＡＤ変換装置の第５構成例
図１０は、本実施形態のＡＤ変換装置の第５の構成例について説明するための図である。
【０１００】
ＡＤ変換装置２０−５は、ｎ（ｎ≧２）個の離散時間型アンチエリアスフィルタ２００−１〜２００−ｎ、ＡＤ変換部３００、ｎ個のフィルタクロック生成部４５０−１〜４５０−ｎ、ＡＤ変換制御部５５０、マルチプレクサ７００等により構成されている。
【０１０１】
離散時間型アンチエリアスフィルタ２００−１〜２００−ｎは、ｎ個のセンサーモジュール１０−１〜１０−ｎの各々に対応して設けられ、センサーモジュール１０−１〜１０−ｎがそれぞれ出力する検出結果のアナログ信号１２−１〜１２−ｎをそれぞれサンプリングしてフィルタ処理を行う。
【０１０２】
フィルタクロック生成部４５０−１〜４５０−ｎは、センサーモジュール１０−１〜１０−ｎがそれぞれ出力する同期クロック信号１４−１〜１４−ｎに基づいて、離散時間型アンチエリアスフィルタ２００−１〜２００−ｎがアナログ信号１２−１〜１２−ｎをサンプリングするためのフィルタクロック信号４５２−１〜４５２−ｎをぞれぞれ生成する処理を行う。また、フィルタクロック生成部４５０−１〜４５０−ｎは、マイクロコンピュータ３０からの設定値３４−１〜３４−ｎに対応する周波数を有するフィルタクロック信号４５２−１〜４５２−ｎをぞれぞれ生成するように構成されていてもよい。例えば、フィルタクロック生成部４５０−１〜４５０−ｎの各々は、図５と同じ構成であってもよい。
【０１０３】
ＡＤ変換制御部５５０は、同期クロック信号１４−１〜１４−ｎのいずれか（例えば、同期クロック信号１４−１）に基づいて、ＡＤ変換部３００によるＡＤ変換処理のタイミングを制御する。より具体的には、ＡＤ変換制御部５５０は、例えば、同期クロック信号１４−１に同期してＡＤ変換部３００のチップイネーブル信号（ＣＥ）５５２及びストローブ信号２４を生成し、ＡＤ変換部３００によるＡＤ変換処理のタイミングを制御する。また、ＡＤ変換制御部５５０は、マイクロコンピュータ３０からの設定値（同期クロック信号１４−１に対する分周比）３６に対応する周期でＡＤ変換部３００によるＡＤ変換処理が行われるように制御するように構成されていてもよい。例えば、ＡＤ変換制御部５５０は、図９と同じ構成であってもよい。
【０１０４】
また、ＡＤ変換制御部５５０は、マルチプレクサ７００のデータ選択信号５５４を生成するようにしてもよい。例えば、ＡＤ変換制御部５５０は、図９に示す構成のデコーダ５４０においてデータ選択信号５５４を生成するようにしてもよい。
【０１０５】
マルチプレクサ７００は、フィルタ選択部として機能し、離散時間型アンチエリアスフィルタ２００−１〜２００−ｎによってそれぞれフィルタ処理されたｎ個のアナログ信号２０２−１〜２０２−ｎから時分割に１のアナログ信号を順に選択して選択アナログ信号７０２を生成する処理を行う。ここで、マルチプレクサ７００は、データ選択信号５５４に従い、アナログ信号２０２−１〜２０２−ｎから時分割に１のアナログ信号を順に選択して選択アナログ信号７０２を生成する。マルチプレクサ７００は、例えば、データ選択信号５５４が０〜ｎ−１の値である時にそれぞれアナログ信号２０２−１〜２０２−ｎが選択されるように構成されていてもよい。
【０１０６】
ＡＤ変換部３００は、マルチプレクサ７００が選択した選択アナログ信号７０２をＮビットのデジタル信号２２に変換するＡＤ変換処理を行う。
【０１０７】
すなわち、ＡＤ変換装置２０−５は、センサーモジュール１０−１〜１０−ｎの検出結果のアナログ信号１２−１〜１２−ｎを時分割に順にＡＤ変換してデジタル信号２２を出力する。
【０１０８】
図１１は、第５の構成例のＡＤ変換装置の動作タイミングについて説明するためのタイミングチャート図である。
【０１０９】
図１０で説明したように、ＡＤ変換装置２０−５は、センサーモジュール１０−１〜１０−ｎの検出結果のアナログ信号１２−１〜１２−ｎを時分割に順にＡＤ変換してデジタル信号２２を出力する。
【０１１０】
例えば、時刻ｔ０〜ｔ１におけるセンサーモジュール１０−１〜１０−ｎの検出結果のアナログ信号１２−１〜１２−ｎが時分割にＡＤ変換の対象となる。そのため、アナログ信号１２−１〜１２−ｎがアンチエリアスフィルタ２００−１〜２００−ｎによってそれぞれフィルタ処理されたアナログ信号２０２−１〜２０２−ｎが、例えば、それぞれ時刻ｔ１〜ｔ２、時刻ｔ２〜ｔ３、・・・、時刻ｔ４〜ｔ５においてＡＤ変換の対象となるように、マルチプレクサ７００のデータ選択信号５５４は、時刻ｔ１〜ｔ２、時刻ｔ２〜ｔ３、・・・、時刻ｔ４〜ｔ５においてそれぞれ、０、１、・・・、ｎ−１になる。
【０１１１】
ここで、マルチプレクサ７００はデータ選択信号５５４に従って時刻ｔ１〜ｔ２においてアナログ信号２０２−１を選択するので、時刻ｔ１〜ｔ２におけるアナログ信号２０２−１は時刻ｔ０〜ｔ１におけるアナログ信号１２−１がフィルタ処理された信号である必要がある。そこで、アンチエリアスフィルタ２００−１の位相遅延ｐｄ１がｔ１−ｔ０にほぼ等しくなるように調整される。
【０１１２】
また、マルチプレクサ７００はデータ選択信号５５４に従って時刻ｔ２〜ｔ３においてアナログ信号２０２−２を選択するので、時刻ｔ２〜ｔ３におけるアナログ信号２０２−２は時刻ｔ０〜ｔ１におけるアナログ信号１２−２がフィルタ処理された信号である必要がある。そこで、アンチエリアスフィルタ２００−２の位相遅延ｐｄ２がｔ２−ｔ０にほぼ等しくなるように調整される。同様に、アンチエリアスフィルタ２００−ｎの位相遅延ｐｄｎがｔｎ−ｔ０にほぼ等しくなるように調整される。
【０１１３】
次に、時刻ｔ５〜ｔ６におけるセンサーモジュール１０−１〜１０−ｎの検出結果のアナログ信号１２−１〜１２−ｎがそれぞれ時刻ｔ６〜ｔ７、時刻ｔ７〜ｔ８、・・・、時刻ｔ９〜ｔ１０においてＡＤ変換の対象となり、時分割にＡＤ変換処理が行われる。
【０１１４】
ここで、例えば、フィルタクロック信号４５２−１〜４５２−ｎの周波数を変更（すなわち、ＳＣＦ回路のスイッチング周期を変更）することにより、アンチエリアスフィルタ２００−１〜２００−ｎの位相遅延を調整するようにしてもよい。また、例えば、ＳＣＦ回路の容量値を変更することによりアンチエリアスフィルタ２００−１〜２００−ｎの位相遅延を調整するようにしてもよい。
【０１１５】
本実施形態のＡＤ変換装置によれば、ｎ個のセンサーモジュール１０−１〜１０−ｎの検出結果１２−１〜１２−ｎに対して１つのＡＤ変換部３００が時分割にＡＤ変換処理を行うことができる。従って、本実施形態のＡＤ変換装置に使用される部品の数やチップの面積を削減することができる。
【０１１６】
２．力学量検出装置
図１２は、本実施形態の力学量検出装置の構成例について説明するための図である。
【０１１７】
力学量検出装置（センサーモジュール）８００は、駆動信号８１２、８１４に基づいて振動する振動子８２０によって力学量を検出し、検出データ信号８０２（デジタル信号）を出力する。駆動信号８１２、８１４は、例えば、発振回路８１０（例えば、水晶発振器やセラミックレゾネータによる発振回路）が出力する発振信号であってもよい。
【０１１８】
発振回路８１０は、駆動信号８１２、８１４に同期した発振クロック８１６を生成する処理を行う。発振回路８１０は、発振クロック生成回路として機能する。
【０１１９】
振動子８２０に、駆動信号８１２と、それに位相がπずれた逆位相の駆動信号８１４が入力されると、図示しない振動片が振動する。この振動を駆動振動とする。そして振動片に角速度が生じた場合、駆動振動と直交する方向にコリオリ力が働く。コリオリ力によって、駆動振動に対して位相がπ／２遅れた検出対象振動が生じる。振動子８２０は、圧電効果を利用して振動を電流や電圧に変換してアナログ信号（差動信号８２２、８２４）を出力する。この際、アナログ信号には、検出対象振動に起因する信号のほか、駆動振動が漏れることに起因する信号が重畳された信号が出力される。
【０１２０】
以上のようにして、振動子８２０は外部から加えられた角速度に応じて駆動信号８１２および８１４と位相がπ／２ずれた変調されたアナログ信号（差動信号８２２、８２４）を出力する。
【０１２１】
プリアンプ８３０は差動信号８２２、８２４を差動増幅して増幅信号８３２を出力する。
【０１２２】
同期検波回路８４０は、ＡＭ変調された増幅信号８３２に対して、発振回路８１０が出力する発振クロック８１６の位相をπ／２遅延させた同期クロック信号８８２により同期検波（狭義には乗算）を行い、同期検波信号８４２を出力する。発振クロック８１６をπ／２遅延させるのは位相調整回路８８０が行う。ここで、同期検波によりＤＣ付近の周波数帯域に検波信号が生成されるが、同時に、駆動周波数の２倍の周波数帯域に不要な信号が発生する。すなわち、同期検波信号８４２は、ＤＣ付近の周波数帯域の検波信号成分と駆動周波数の２倍の周波数帯域の不要な信号成分を含んでいる。
【０１２３】
離散時間型フィルタ８５０は、ローパスフィルタとして機能する。また、離散時間型フィルタ８５０は、ＡＤ変換回路８６０のサンプリングによりＤＣ付近の周波数帯域に折り返すノイズをあらかじめ無視できる程度にまで低減するアンチエリアスフィルタとしても機能する。離散時間型フィルタ８５０は、例えば、スイッチトキャパシタフィルタ（ＳＣＦ）であってもよい。
【０１２４】
ＡＤ変換回路８６０は、離散時間型フィルタ８５０によってフィルタ処理されたアナログ信号８５２をＮビットのデジタル信号８６２に変換するＡＤ変換処理を行う。ＡＤ変換回路８６０は、フラッシュ型（並列比較型）、パイプライン型、逐次比較型、デルタシグマ方式等の既知の様々なタイプのＡＤ変換回路により構成することができる。
【０１２５】
ＡＤ変換制御回路８７０は、同期クロック信号８８２に基づいて、ＡＤ変換回路８６０によるＡＤ変換処理のタイミングを制御する。より具体的には、ＡＤ変換制御回路８７０は、同期クロック信号８８２に基づいてＡＤ変換回路８６０のチップイネーブル信号（ＣＥ）８７２及びクロック信号８７４を生成し、ＡＤ変換回路８６０によるＡＤ変換処理のタイミングを制御する。すなわち、ＡＤ変換制御回路８７０は、チップイネーブル信号（ＣＥ）８７２をハイレベルからローレベルに変化させた後、ＡＤ変換回路８６０がＡＤ変換処理を終了するまでウェイトしてからチップイネーブル信号（ＣＥ）８７２をローレベルからハイレベルに変化させる。すなわち、ＡＤ変換制御回路８７０がＡＤ変換回路８６０によるＡＤ変換処理のタイミングを制御する。
【０１２６】
また、ＡＤ変換制御回路８７０は、ＡＤ変換回路８６０が出力するデジタル信号８６２をシリアルデータ８０２に変換してストローブ信号８０４とともにマイクロコンピュータ９００のポートに送信するようにしてもよい。マイクロコンピュータ９００は、当該ポートがフル状態になると割り込みを発生させてＡＤ変換結果を取り込む。すなわち、マイクロコンピュータ９００は、ＡＤ変換回路８６０がＡＤ変換処理を行っている間ウェイトする必要がないため、ＣＰＵ（図示しない）が他のタスクを実行することができる。
【０１２７】
なお、同期検波回路８４０が出力するアナログ信号８４２に対してＡＤ変換処理を行う回路（８０６）の構成は、例えば、図１〜図１１で説明したＡＤ変換装置２０−１〜２０−５と同じ構成に置き換えてもよい。
【０１２８】
一般に、ＡＤ変換回路８６０によるＡＤ変換処理のアンチエリアスフィルタを抵抗器、コンデンサ、トランジスタ、オペアンプ等の部品を使用して連続時間型フィルタとして構成した場合、これらの部品の精度ばらつきにより、アンチエリアスフィルタのゲイン特性や位相特性にばらつきが出やすく調整しにくい。しかし、本実施形態の力学量検出装置によれば、アンチエリアスフィルタを周波数精度が比較的高くジッタの小さい同期クロック信号８８２に基づいて動作する離散時間型フィルタ８５０として構成するので、アンチエリアスフィルタのゲイン特性や位相特性のばらつきを小さくすることができる。従って、本実施形態の力学量検出装置によれば、アンチエリアスフィルタの調整を容易にするとともに、センサーシステム全体としての高い検出精度を維持させることができる。
【０１２９】
また、本実施形態の力学量検出装置によれば、離散時間型フィルタ８５０は、ローパスフィルタの機能とＡＤ変換処理に対するアンチエリアスフィルタの両方の機能を果たす。従って、本実施形態の力学量検出装置に使用される部品の数やチップの面積を削減することができる。
【０１３０】
また、本実施形態の力学量検出装置によれば、離散時間型フィルタ８５０やＡＤ変換回路８７０に供給されるクロック信号は、マイクロコンピュータ９００から供給されるのではなく、同期クロック信号８８２に基づいて生成される。従って、本実施形態の力学量検出装置の検出精度を同期クロック信号８８２の周波数精度で保証することができる。また、マイクロコンピュータ９００からクロック信号を供給する必要がないので、本実施形態の力学量検出装置を１チップで実現する場合にはピン数を削減することができる。
【０１３１】
図１３（Ａ）、図１３（Ｂ）は、力学量検出装置の構成例における位相調整回路によるサンプリングタイミングの調整について説明するための図である。
【０１３２】
図１３（Ａ）は、同期検波回路８４０の入力信号８３２及び同期クロック信号８８２の波形の一例を示す図である。
【０１３３】
同期検波回路８４０の入力信号８３２には、同期クロック信号８８２の周波数帯域において、検出対象信号（変調信号）８３４以外に検出振動に対して位相がπ／２進んだ駆動振動が漏れることに起因して発生する不要信号８３６が含まれる。不要信号８３６は、検出対象信号８３４に対してπ／２の位相が進んでいる。
【０１３４】
図１３（Ｂ）は、同期検波回路８４０の出力信号８４２の波形の一例を示す図である。
【０１３５】
同期検波回路８４０の出力信号８４２は、ＤＣ付近の周波数帯域において検出対象信号８４４を含み、同期クロック信号８８２の周波数（駆動周波数）の２倍の周波数帯域において不要信号８４６を含む。離散時間型フィルタ８５０によって正の成分と負の成分が打ち消すあうことで不要信号を除去している。
【０１３６】
本実施形態の力学量検出装置によれば、離散時間型フィルタ８５０が、同期検波回路８４０の出力信号８４２をサンプリングする際に、同期クロック信号８８２の周波数の２倍の周波数帯域の不要信号に伴う折り返しノイズを効果的に減衰させることができる。従って、センサーシステム全体としての検出精度を向上させることができる。
【０１３７】
３．電子機器
図１４に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器１０００は、マイクロコンピュータ９１０、入力部９２０、メモリ９３０、電源生成部９４０、出力部９５０、アナログ出力センサーモジュール９６０、ＡＤ変換装置９７０を含む。
【０１３８】
入力部９２０は、種々のデータを入力するためのものである。
【０１３９】
センサーモジュール９６０は、駆動信号に基づいて振動する振動子によって力学量を検出し、検出結果のアナログ信号をＡＤ変換装置９７０に出力する処理を行う。
【０１４０】
ＡＤ変換装置９７０は、センサーモジュール９６０が出力する検出結果のアナログ信号をデジタル信号に変換する処理を行う。
【０１４１】
マイクロコンピュータ９１０は、入力部９２０により入力されたデータに基づいて種々の処理を行う。また、マイクロコンピュータ９１０は、センサーモジュール９６０の検出結果のアナログ信号がＡＤ変換装置９７０によりＡＤ変換されたデジタル信号に基づいて検出結果の解析処理等を行う。
【０１４２】
メモリ９３０は、マイクロコンピュータ９１０などの作業領域となるものである。
【０１４３】
電源生成部９４０は、電子機器１０００で使用される各種電源を生成するためのものである。
【０１４４】
出力部９５０は、マイクロコンピュータ９１０の解析処理結果等を出力するためのものである。
【０１４５】
ＡＤ変換装置９７０として本実施の形態のＡＤ変換装置を組み込むことにより、コストパフォーマンスの高い電子機器を提供することができる。
【０１４６】
図１５に、本実施の形態の電子機器のブロック図の他の一例を示す。本電子機器１１００は図１４の電子機器１０００のアナログ出力センサーモジュール９６０及びＡＤ変換装置９７０をデジタル出力センサーモジュール９８０に置き換えた構成になっている。
【０１４７】
センサーモジュール９８０は、駆動信号に基づいて振動する振動子によって力学量を検出し、検出結果のデジタル信号をマイクロコンピュータ９１０に出力する処理を行う。マイクロコンピュータ９１０は、センサーモジュール９８０の検出結果のデジタル信号に基づいて検出結果の解析処理等を行う。
【０１４８】
電子機器１１００のセンサーモジュール９８０以外の構成は図１４の電子機器１０００と同じ構成であるため同じ番号を付しており、その説明を省略する。
【０１４９】
センサーモジュール９８０として本実施の形態の力学量検出装置を組み込むことにより、コストパフォーマンスの高い電子機器を提供することができる。
【０１５０】
図１４及び図１５に示した本実施形態を利用できる電子機器としては、移動体やロボットの姿勢検出や姿勢制御を行う装置、バーチャルリアリティ等に使用されるヘッドマウントディスプレイ、頭の姿勢角度を検出するトラッカー、３Ｄゲームパッド等を使用するゲーム機、デジタルカメラ、携帯電話機、携帯型情報端末、カーナビゲーションシステム等の種々の電子機器を考えることができる。
【０１５１】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１５２】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【０１５３】
【図１】本実施形態のＡＤ変換装置によるＡＤ変換処理のターゲットとなるアナログ信号を生成する力学量検出装置について説明するための図。
【図２】本実施形態のＡＤ変換装置の第１の構成例について説明するための図。
【図３】ＡＤ変換装置の第１の構成例におけるフィルタクロック生成部の構成例について説明するための図。
【図４】本実施形態のＡＤ変換装置の第２の構成例について説明するための図。
【図５】ＡＤ変換装置の第２の構成例におけるフィルタクロック生成部の構成例について説明するための図。
【図６】本実施形態のＡＤ変換装置の第３の構成例について説明するための図。
【図７】ＡＤ変換装置の第３の構成例におけるＡＤ変換制御部の構成例について説明するための図。
【図８】本実施形態のＡＤ変換装置の第４の構成例について説明するための図。
【図９】ＡＤ変換装置の第４の構成例におけるＡＤ変換制御部の構成例について説明するための図。
【図１０】本実施形態のＡＤ変換装置の第５の構成例について説明するための図。
【図１１】第５の構成例のＡＤ変換装置の動作タイミングについて説明するためのタイミングチャート図。
【図１２】本実施形態の力学量検出装置の構成例について説明するための図。
【図１３】図１３（Ａ）、図１３（Ｂ）は、力学量検出装置の構成例における位相調整回路によるサンプリングタイミングの調整について説明するための図である。
【図１４】ＡＤ変換装置を含む電子機器のブロック図の一例。
【図１５】力学量検出装置（センサーモジュール）を含む電子機器のブロック図の一例。
【図１６】従来のセンサーシステムの構成例を示す図。
【符号の説明】
【０１５４】
１０  力学量検出装置（センサーモジュール）、１０−１〜１０−ｎ  センサーモジュール、１２  検出データ信号、１２−１〜１２−ｎ  検出データ信号、１４  同期クロック信号、１４−１〜１４−ｎ  同期クロック信号、２０−１〜２０−５  ＡＤ変換装置、２２  デジタル信号、２４  ストローブ信号、３０  マイクロコンピュータ、３１  チップイネーブル信号、３２  クロック信号、３４  プリセットデータ設定値、３４−１〜３４−ｎ  プリセットデータ設定値、３６  プリセットデータ設定値、１００  発振回路、１０２  駆動信号、１０４駆動信号、１０６  発振クロック、１１０  振動子、１１２  差動信号、１１４  差動信号、１２０  プリアンプ、１２２  増幅信号、１３０  同期検波回路、１３２  同期検波信号、１４０  同期検波用フィルタ、１５０  位相調整回路、２００  離散時間型アンチエリアスフィルタ、２００−１〜２００−ｎ  離散時間型アンチエリアスフィルタ、２０２  アナログ信号、２０２−１〜２０２−ｎ  アナログ信号、３００  ＡＤ変換部、４００  フィルタクロック生成部、４０２  フィルタクロック信号、４１０  プリセットデータ、４２０  ダウンカウンタ、４２２  カウント値、４３０  デコーダ、４３２  ロード信号、４５０  フィルタクロック生成部、４５０−１〜４５０−ｎ  フィルタクロック生成部、４５２  フィルタクロック信号、４５２−１〜４５２−ｎ  フィルタクロック信号、４６０  セレクタ、５００  ＡＤ変換制御部、５０２  チップイネーブル信号、５１０  プリセットデータ、５２０  タイマー、５２２  計測時間終了信号、５３０  ステートマシン、５３２  ステート信号、５４０  デコーダ、５５０  ＡＤ変換制御部、５５２  チップイネーブル信号、５５４  データ選択信号、７００  マルチプレクサ、７０２  選択アナログ信号、８００  力学量検出装置（センサーモジュール）、８０２  シリアルデータ、８０４  ストローブ信号、８１０  発振回路、８１２  駆動信号、８１４駆動信号、８１６  発振クロック、８２０  振動子、８２２  差動信号、８２４  差動信号、８３０  プリアンプ、８３２  増幅信号、８３４  検出対象信号、８３６  不要信号、８４０  同期検波回路、８４２  同期検波信号、８４４  検出対象信号、８４６  不要信号、８５０  離散時間型フィルタ、８５２  アナログ信号、８６０  ＡＤ変換部、８６２  デジタル信号、８７０  ＡＤ変換制御回路、８７２  チップイネーブル信号、８７４  クロック信号、８８０  位相調整回路、８８２  同期クロック信号、９００  マイクロコンピュータ、９１０  マイクロコンピュータ、９２０  入力部、９３０  メモリ、９４０  電源生成部、９５０  出力部、９６０  センサーモジュール、９７０  ＡＤ変換装置、９８０  センサーモジュール、１０００  電子機器、１１００  電子機器
【図１】
0005561453.tif 000002
【図２】
0005561453.tif 000003
【図３】
0005561453.tif 000004
【図４】
0005561453.tif 000005
【図５】
0005561453.tif 000006
【図６】
0005561453.tif 000007
【図７】
0005561453.tif 000008
【図８】
0005561453.tif 000009
【図９】
0005561453.tif 000010
【図１０】
0005561453.tif 000011
【図１１】
0005561453.tif 000012
【図１２】
0005561453.tif 000013
【図１３】
0005561453.tif 000014
【図１４】
0005561453.tif 000015
【図１５】
0005561453.tif 000016
【図１６】
0005561453.tif 000017