(57)【特許請求の範囲】
【請求項１】
第１基板と第２基板との間に液晶層を保持した構成であって、
前記第２基板と対向する側に内面を有する絶縁基板と、前記絶縁基板の内面に位置するゲート配線、共通電位線、及び、第１パッド部を含む第１導電層と、前記絶縁基板の内面に位置するとともにその一部が前記共通電位線に乗り上げて前記共通電位線にコンタクトした共通電極及び前記第１パッド部に積層された第２パッド部を含む第２導電層と、前記第１導電層及び前記第２導電層を覆う第１絶縁膜と、前記第１絶縁膜上に位置するソース配線を含む第３導電層と、前記第３導電層及び前記第１絶縁膜を覆う第２絶縁膜と、前記第２絶縁膜上において各画素に位置し前記共通電極と向かい合うスリットが形成された画素電極及び前記第１絶縁膜及び前記第２絶縁膜を前記第２パッド部まで貫通する第１コンタクトホールを介して前記第２パッド部にコンタクトした第３パッド部を含む第４導電層と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、
前記第１配向膜と対向する第２配向膜を備えた第２基板と、
前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
さらに、前記絶縁基板の内面に位置する第１配線部と、前記第１配線部に積層された島状の第２配線部と、前記第１絶縁膜上に位置する第３配線部と、前記第２絶縁膜上に位置する第４配線部と、を備え、前記第１絶縁膜は前記第１配線部及び前記第２配線部を覆い、前記第２絶縁膜は前記第３配線部を覆い、前記第４配線部は前記第１絶縁膜及び前記第２絶縁膜を前記第２配線部まで貫通する第２コンタクトホールを介して前記第２配線部にコンタクトし、且つ、前記第２絶縁膜を前記第３配線部まで貫通する第３コンタクトホールを介して前記第３配線部にコンタクトし、前記第２配線部と前記第３配線部とを電気的に接続することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第２パッド部は、前記第１コンタクトホールにおいて前記第１パッド部の一部を露出するようなスリット状あるいは格子状に形成されたことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第２配線部は、前記第２コンタクトホールにおいて前記第１配線部の一部を露出するようなスリット状あるいは格子状に形成されたことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記第２導電層及び前記第４導電層は透明な導電材料によって形成され、前記第１導電層及び前記第３導電層は不透明な配線材料によって形成されたことを特徴とする請求項４に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
【０００３】
近年では、Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードやＩｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードなどの横電界を利用した液晶表示パネルが実用化されている。このようなＦＦＳモードやＩＰＳモードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と対向基板との間に液晶層を保持した構成である。画素電極は、例えば、絶縁膜に形成されたコンタクトホールを介してパッド電極に電気的に接続されている。
【０００４】
このような下層電極と上層電極とを電気的に接続する際、下層電極を露出するコンタクトホールを形成してから上層電極を形成するまでの間に、下層電極の露出時間が長いほど、下層電極の表面に不純物が付着したり酸化膜が形成されたりすることがある。このため、下層電極と上層電極との間に抵抗層が介在することになる。
【０００５】
ロジック出力を司るシステムドライバは、ゲートドライバやソースドライバと比べて大電流を流す必要があり、実装する上で抵抗バラツキを抑える必要がある。このようなシステムドライバを実装する際のパッドに上記のような構成を適用すると、抵抗層の存在によってパッド間で抵抗バラツキが大きくなり、システムドライバの誤動作あるいは配線抵抗間の抵抗差によって表示不良を起こす恐れがある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２５６５１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本実施形態によれば、
絶縁基板と、前記絶縁基板の内面に位置するゲート配線、共通電位線、及び、第１パッド部を含む第１導電層と、前記絶縁基板の内面に位置し前記共通電位線にコンタクトした共通電極及び前記第１パッド部に積層された第２パッド部を含む第２導電層と、前記第１導電層及び前記第２導電層を覆う第１絶縁膜と、前記第１絶縁膜上に位置するソース配線を含む第３導電層と、前記第３導電層及び前記第１絶縁膜を覆う第２絶縁膜と、前記第２絶縁膜上において各画素に位置し前記共通電極と向かい合うスリットが形成された画素電極及び前記第１絶縁膜及び前記第２絶縁膜を前記第２パッド部まで貫通する第１コンタクトホールを介して前記第２パッド部にコンタクトした第３パッド部を含む第４導電層と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。
【図３】図３は、図２に示した画素をＩＩＩ−ＩＩＩ線で切断したときの液晶表示パネルの断面構造を概略的に示す図である。
【図４】図４は、本実施形態の液晶表示装置に適用可能なパッドを示す平面図である。
【図５】図５は、図４に示したパッドをＶ−Ｖ線で切断したときの断面構造を概略的に示す図である。
【図６】図６は、本実施形態の液晶表示装置に適用可能な配線切替部を示す平面図である。
【図７】図７は、図６に示した配線切替部をＶＩＩ−ＶＩＩ線で切断したときの断面構造を概略的に示す図である。
【図８】図８は、第２パッド部の他の構成例を示す平面図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１２】
すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１３】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出したｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）及びｎ本の共通電位線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに交差する第２方向Ｙに沿ってそれぞれ延出したｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。共通電極ＣＥは、共通電位線Ｃと電気的に接続されている。
【００１４】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。各共通電位線Ｃは、アクティブエリアＡＣＴの外側に引き出され、コモン電圧が供給される給電部ＶＳと電気的に接続されている。ゲートドライバＧＤ及びソースドライバＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、液晶表示パネルＬＰＮを駆動するのに必要な信号源としての駆動ＩＣチップ２は、ロジック出力を司るシステムドライバを内蔵しており、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。また、アレイ基板ＡＲの端部には、信号源としてのフレキシブルプリント回路基板（ＦＰＣ）３が実装されている。アレイ基板ＡＲは、これらの信号源を実装するための複数のパッドＰＤを備えている。
【００１５】
また、図示した例の液晶表示パネルＬＰＮは、ＦＦＳモードあるいはＩＰＳモードに適用可能な構成であり、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備えている。このような構成の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。
【００１６】
図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。
【００１７】
ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿ってそれぞれ延出している。このようなゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って第１ピッチで配置されている。共通電位線Ｃ１は、ゲート配線Ｇ１とゲート配線Ｇ２との間において第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿ってそれぞれ延出している。このようなソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って第１ピッチよりも小さい第２ピッチで配置されている。
【００１８】
ゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２とで規定された画素ＰＸは、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い縦長の長方形状である。つまり、画素ＰＸの第２方向Ｙに沿った長さはゲート配線間の第１ピッチに相当し、画素ＰＸの第１方向Ｘに沿った長さはソース配線間の第２ピッチに相当する。
【００１９】
図中の左側の画素ＰＸのスイッチング素子ＳＷは、ゲート配線Ｇ２とソース配線Ｓ１との交差部付近に配置され、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されている。同様に、図中の右側の画素ＰＸのスイッチング素子ＳＷは、ゲート配線Ｇ２とソース配線Ｓ２との交差部付近に配置され、ゲート配線Ｇ２及びソース配線Ｓ２と電気的に接続されている。
【００２０】
共通電極ＣＥは、例えば、各画素ＰＸにおいて島状に形成されている。図示した例では、共通電極ＣＥは、画素ＰＸの形状に対応して縦長の長方形状に形成されている。この共通電極ＣＥは、その一部が共通電位線Ｃ１にコンタクトし電気的に接続されている。画素電極ＰＥは、各画素ＰＸにおいて島状に形成され、絶縁膜を介して共通電極ＣＥと対向している。図示した例では、画素電極ＰＥは、画素ＰＸの形状に対応して縦長の長方形状に形成されている。この画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。
【００２１】
このような画素電極ＰＥには、共通電極ＣＥと向かい合う複数のスリットＰＳＬが形成されている。つまり、いずれのスリットＰＳＬも共通電極ＣＥの上方に位置している。図示した例では、スリットＰＳＬのそれぞれは、第２方向Ｙに沿って延出しており、第２方向Ｙと平行な長軸を有している。なお、スリットＰＳＬは、第１方向Ｘに平行な長軸を有するように形成しても良いし、第１方向Ｘ及び第２方向Ｙに交差する方向に平行な長軸を有するように形成しても良いし、くの字形に屈曲した形状に形成しても良い。
【００２２】
図３は、図２に示した画素ＰＸをＩＩＩ−ＩＩＩ線で切断したときの液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【００２３】
すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内面（すなわち対向基板ＣＴに対向する側）１０Ａにスイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥなどを備えている。
【００２４】
ここに示したスイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）である。このスイッチング素子ＳＷは、例えば、アモルファスシリコンによって形成された半導体層を備えている。なお、スイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良いが、図示した例では、ボトムゲート型を採用している。
【００２５】
すなわち、スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁基板１０の内面１０Ａに形成されている。このゲート電極ＷＧは、ゲート配線Ｇ２に電気的に接続されており、図示した例では、ゲート配線Ｇ２と一体的に形成されている。また、図示したゲート配線Ｇ２や他のゲート配線も同様に、第１絶縁基板１０の内面１０Ａに形成されている。また、図示した共通電位線Ｃ１や他の共通電位線も、第１絶縁基板１０の内面１０Ａに形成されている。これらのゲート配線や共通電位線は、同一の配線材料を用いて同一工程で形成されている。
【００２６】
共通電極ＣＥは、第１絶縁基板１０の内面１０Ａに形成されている。この共通電極ＣＥの一部は、共通電位線Ｃ１に乗り上げ、共通電位線Ｃ１にコンタクトしている。この共通電極ＣＥは、隣接するゲート配線の間に位置しており、いずれのゲート配線ともコンタクトしていない。このような共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの導電性酸化物によって形成されている。
【００２７】
ゲート配線、共通電位線、及び、共通電極ＣＥは、第１絶縁膜１１によって覆われている。また、この第１絶縁膜１１は、第１絶縁基板１０の内面１０Ａにも配置されている。
【００２８】
スイッチング素子ＳＷの半導体層ＳＣは、第１絶縁膜１１の上に形成され、ゲート電極ＷＧの上方に位置している。
【００２９】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第１絶縁膜１１の上に形成され、半導体層ＳＣにそれぞれコンタクトしている。ソース電極ＷＳは、ソース配線Ｓ１に電気的に接続されており、図示した例では、ソース配線Ｓ１と一体的に形成されている。また、図示したソース配線Ｓ１や他のソース配線も同様に、第１絶縁膜１１の上に形成されている。
【００３０】
ゲート電極ＷＧを含むゲート配線Ｇ、共通電位線Ｃ、ソース電極ＷＳを含むソース配線Ｓ、ドレイン電極ＷＤなどは、いずれも不透明な配線材料、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などのいずれかの金属材料またはいずれかを含む合金によって形成されている。
【００３１】
このような構成のスイッチング素子ＳＷ及びソース配線は、第２絶縁膜１２によって覆われている。また、この第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。この第２絶縁膜１２には、ドレイン電極ＷＤまで貫通したコンタクトホールＣＨ１が形成されている。第１絶縁膜１１及び第２絶縁膜１２は、シリコン窒化物（ＳｉＮ）などの無機系化合物によって形成されている。
【００３２】
画素電極ＰＥは、第２絶縁膜１２の上に形成され、共通電極ＣＥと向かい合っている。画素電極ＰＥと共通電極ＣＥとの間には、第１絶縁膜１１及び第２絶縁膜１２が介在している。この画素電極ＰＥは、第２絶縁膜１２を貫通するコンタクトホールＣＨ１を介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。また、この画素電極ＰＥには、第２絶縁膜１２まで貫通するスリットＰＳＬが形成されている。このスリットＰＳＬは、共通電極ＣＥの上方に位置している。このような画素電極ＰＥは、透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。
【００３３】
画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１は、第２絶縁膜１２も覆っている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。
【００３４】
一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０の内面（すなわちアレイ基板ＡＲに対向する側）３０Ａに、各画素ＰＸを区画するブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３などを備えている。
【００３５】
ブラックマトリクス３１は、第２絶縁基板３０の内面３０Ａにおいて、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向するように形成されている。
【００３６】
カラーフィルタ３２は、第２絶縁基板３０の内面３０Ａに形成され、ブラックマトリクス３１の上にも延在している。このカラーフィルタ３２は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。異なる色のカラーフィルタ３２間の境界は、ブラックマトリクス３１上に位置している。
【００３７】
オーバーコート層３３は、カラーフィルタ３２を覆っている。このオーバーコート層３３は、ブラックマトリクス３１やカラーフィルタ３２の表面の凹凸を平坦化する。このようなオーバーコート層３３は、透明な樹脂材料によって形成されている。オーバーコート層３３は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。
【００３８】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。
【００３９】
このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００４０】
アレイ基板ＡＲの外面、すなわち第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、対向基板ＣＴの外面、すなわち第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１偏光軸（あるいは第１吸収軸）と第２偏光板ＰＬ２の第２偏光軸（あるいは第２吸収軸）とは、例えば、クロスニコルの位置関係にある。
【００４１】
第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、図２に示したように、基板主面（あるいは、Ｘ−Ｙ平面）と平行な面内において、互いに平行な方位に配向処理（例えば、ラビング処理や光配向処理）されている。第１配向膜ＡＬ１は、スリットＰＳＬの長軸（図２に示した例では第２方向Ｙ）に対して４５°以下の鋭角に交差する方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１は、例えば、スリットＰＳＬが延出した第２方向Ｙに対して５°〜１５°の角度をもって交差する方向である。また、第２配向膜ＡＬ２は、第１配向膜ＡＬ１の配向処理方向Ｒ１と平行な方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１と第２配向膜ＡＬ２の配向処理方向Ｒ２とは互いに逆向きである。
【００４２】
なお、このとき、第１偏光板ＰＬ１の第１偏光軸は、例えば、第１配向膜ＡＬ１の配向処理方向Ｒ１とほぼ平行な方位に設定され、第２偏光板ＰＬ２の第２偏光軸は、第１配向膜ＡＬ１の配向処理方向Ｒ１とほぼ直交する方位に設定されている。
【００４３】
以下に、上記構成の液晶表示装置における動作について説明する。
【００４４】
画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されていないＯＦＦ時においては、液晶層ＬＱに電圧が印加されていない状態であり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない。このため、液晶層ＬＱに含まれる液晶分子ＬＭは、図２に実線で示したように、Ｘ−Ｙ平面内において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向処理方向（Ｒ１及びＲ２）に初期配向する（液晶分子ＬＭが初期配向する方向を初期配向方向と称する）。
【００４５】
ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００４６】
一方、画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されたＯＮ時においては、液晶層ＬＱに電圧が印加された状態であり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成される。このため、液晶分子ＬＭは、図２に破線で示したように、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子ＬＭは、電界と略平行な方向（つまり、スリットＰＳＬの長軸と略直交する方向）を向くように配向する。
【００４７】
このようなＯＮ時には、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００４８】
次に、信号源が実装されるパッドＰＤの構成について具体的に説明する。
【００４９】
図４は本実施形態の液晶表示装置に適用可能なパッドＰＤを示す平面図であり、図５は図４に示したパッドＰＤをＶ−Ｖ線で切断したときの断面構造を概略的に示す図である。
【００５０】
パッドＰＤは、第１パッド部ＰＤ１、第２パッド部ＰＤ２、及び、第３パッド部ＰＤ３を積層した積層体によって構成されている。
【００５１】
第１パッド部ＰＤ１は、第１絶縁基板１０の内面１０Ａに形成されている。この第１パッド部ＰＤ１は、信号源からの信号を供給するための第１配線部Ｗ１と一体的あるいは連続的に形成されている。第２パッド部ＰＤ２は、第１パッド部ＰＤ１に積層されている。つまり、第２パッド部ＰＤ２は、第１パッド部ＰＤ１の上に島状に形成され、第１パッド部ＰＤ１にコンタクトしている。
【００５２】
第１絶縁膜１１及び第２絶縁膜１２には、第２パッド部ＰＤ２まで貫通するコンタクトホールＣＨ２が形成されている。つまり、図４に示したＸ−Ｙ平面内の平面図においては、コンタクトホールＣＨ２の外形は、第１パッド部ＰＤ１の外形や第２パッド部ＰＤ２の外形よりも小さく、第１パッド部ＰＤ１のエッジや第２パッド部ＰＤ２のエッジは、それぞれ第１絶縁膜１１によって覆われている。このため、第２パッド部ＰＤ２の中央部分のみがコンタクトホールＣＨ２から露出しており、第１パッド部ＰＤ１はコンタクトホールＣＨ２から露出しない。
【００５３】
第３パッド部ＰＤ３は、第２絶縁膜１２の上に島状に形成されるとともにコンタクトホールＣＨ２を介して第２パッド部ＰＤ２にコンタクトしている。第３パッド部ＰＤ３の外形は、第１パッド部ＰＤ１の外形と略同一である。このような第３パッド部ＰＤ３は、実装される信号源と電気的に接続される。
【００５４】
次に、配線切替部Ｗの構成について具体的に説明する。
【００５５】
図６は本実施形態の液晶表示装置に適用可能な配線切替部Ｗを示す平面図であり、図７は図６に示した配線切替部ＷをＶＩＩ−ＶＩＩ線で切断したときの断面構造を概略的に示す図である。
【００５６】
配線切替部Ｗは、第１配線部Ｗ１、第２配線部Ｗ２、第３配線部Ｗ３、及び、第４配線部Ｗ３によって構成されている。
【００５７】
第１配線部Ｗ１は、第１絶縁基板１０の内面１０Ａに形成されている。第２配線部Ｗ２は、第１配線部Ｗ１に積層されている。つまり、第２配線部Ｗ２は、第１配線部Ｗ１の上に島状に形成され、第１配線部Ｗ１にコンタクトしている。
【００５８】
第１絶縁膜１１及び第２絶縁膜１２には、第２配線部Ｗ２まで貫通するコンタクトホールＣＨ３が形成されている。つまり、図６に示したＸ−Ｙ平面内の平面図においては、コンタクトホールＣＨ３の外形は、第２配線部Ｗ２の外形よりも小さく、第１配線部Ｗ１のエッジや第２配線部Ｗ２のエッジは、それぞれ第１絶縁膜１１によって覆われている。このため、第２配線部Ｗ２の中央部分のみがコンタクトホールＣＨ３から露出しており、第１配線部Ｗ１はコンタクトホールＣＨ３から露出しない。
【００５９】
第３配線部Ｗ３は、第１絶縁膜１１の上に形成されている。この第３配線部Ｗ３と、第１配線部Ｗ１及び第２配線部Ｗ２との間には、第１絶縁膜１１が介在している。このため、第３配線部Ｗ３は、第１配線部Ｗ１及び第２配線部Ｗ２のいずれともコンタクトしていない。
【００６０】
第２絶縁膜１２には、第３配線部Ｗ３まで貫通するコンタクトホールＣＨ４が形成されている。つまり、図６に示したＸ−Ｙ平面内の平面図においては、コンタクトホールＣＨ４の外形は、第３配線部Ｗ３の外形よりも小さく、第３配線部Ｗ３のエッジは、第２絶縁膜１２によって覆われている。このため、第３配線部Ｗ３の中央部分のみがコンタクトホールＣＨ４から露出している。
【００６１】
第４配線部Ｗ４は、第２絶縁膜１２の上に島状に形成されるとともにコンタクトホールＣＨ３を介して第２配線部Ｗ２にコンタクトしている。また、この第４配線部は、コンタクトホールＣＨ４を介して第３配線部Ｗ３にコンタクトしている。これにより、第４配線部Ｗ４は、第２配線部Ｗ２と第３配線部Ｗ３とを電気的に接続している。
【００６２】
上記の構成の液晶表示装置は、例えば、以下のようなステップによって製造される。
【００６３】
まず、第１絶縁基板１０の内面１０Ａに配線材料を成膜し、パターニングすることにより、ゲート配線Ｇ、共通電位線Ｃ、第１パッド部ＰＤ１、第１配線部Ｗ１などが一括して形成される。つまり、ゲート電極ＷＧ、ゲート配線Ｇ、共通電位線Ｃ、第１パッド部ＰＤ１、第１配線部Ｗ１などは、同一の配線材料を用いて同一工程で形成される第１導電層に含まれる。
【００６４】
続いて、第１絶縁基板１０の内面１０Ａに透明な導電材料を成膜し、パターニングすることにより、共通電位線Ｃにコンタクトした共通電極ＣＥ、第１パッド部ＰＤ１にコンタクトした第２パッド部ＰＤ２、第１配線部Ｗ１にコンタクトした第２配線部Ｗ２などが一括して形成される。つまり、共通電極ＣＥ、第２パッド部ＰＤ２、第２配線部Ｗ２などは、同一の配線材料を用いて同一工程で形成される第２導電層に含まれる。
【００６５】
続いて、第１導電層及び第２導電層を覆う第１絶縁膜１１を形成する。その後、第１絶縁膜１１の上に配線材料を成膜し、パターニングすることにより、ソース配線Ｓ、第３配線部Ｗ３などが一括して形成される。つまり、ソース電極ＷＳ、ドレイン電極ＷＤ、ソース配線Ｓ、第３配線部Ｗ３などは、同一の配線材料を用いて同一工程で形成される第３導電層に含まれる。
【００６６】
続いて、第３導電層及び第１絶縁膜を覆う第２絶縁膜１２を形成する。そして、第２絶縁膜１２をドレイン電極まで貫通するコンタクトホールＣＨ１、第１絶縁膜１１及び第２絶縁膜１２を第２パッド部ＰＤ２まで貫通するコンタクトホールＣＨ２、第１絶縁膜１１及び第２絶縁膜１２を第２配線部Ｗ２まで貫通するコンタクトホールＣＨ３、第２絶縁膜１２を第３配線部Ｗ３まで貫通するコンタクトホールＣＨ４を一括して形成する。
【００６７】
続いて、第２絶縁膜１２の上に透明な導電材料を成膜し、パターニングすることにより、ドレイン電極ＷＤにコンタクトした画素電極ＰＥ、第２パッド部ＰＤ２にコンタクトした第３パッド部ＰＤ３、第２配線部Ｗ２及び第３配線部Ｗ３にそれぞれコンタクトした第４配線部Ｗ４などが一括して形成される。つまり、画素電極ＰＥ、第３パッド部ＰＤ３、第４配線部Ｗ４などは、同一の配線材料を用いて同一工程で形成される第４導電層に含まれる。
【００６８】
このような本実施形態によれば、パッドＰＤにおいて、配線材料によって形成された第１パッド部ＰＤ１はコンタクトホールＣＨ２から露出することはなく、導電性酸化物によって形成され第１パッド部ＰＤ１に積層された第２パッド部ＰＤ２がコンタクトホールＣＨ２から露出する。つまり、コンタクトホールＣＨ２において、第１パッド部ＰＤ１は第２パッド部ＰＤ２によってキャッピングされている。このため、第１パッド部ＰＤ１の表面に不純物が付着したり酸化膜が形成されたりすることを防止することが可能となる。より具体的には、コンタクトホールＣＨ２を形成する際に、第１パッド部ＰＤ１がダメージを受けたり、第１パッド部ＰＤ１の表面に酸化膜が形成されたり、第１パッド部ＰＤ１の表面に残渣物などの不純物が付着したりすることがない。
【００６９】
このため、第２パッド部ＰＤ２とこれにコンタクトした第３パッド部ＰＤ３との間での抵抗値の上昇を抑制することが可能となる。これにより、パッドＰＤに実装される信号源、特にシステムドライバを内蔵した駆動ＩＣチップにおいて、実装されるパッド間での抵抗バラツキを低減することが可能となり、誤動作の発生を抑制することが可能となる。したがって、表示品位を改善することが可能となる。
【００７０】
また、ポリマー状の不純物を除去するための薬液洗浄や、その他の不純物を除去するための逆スパッタなどの不純物除去処理を行う必要がなくなり、製造工程を簡素化・低コスト化することが可能となるとともに、不純物除去処理に必要な設備投資が不要となり、コスト削減が可能となる。
【００７１】
また、本実施形態においては、配線切替部Ｗにおいても、配線材料によって形成された第１配線部Ｗ１はコンタクトホールＣＨ３から露出することはなく、導電性酸化物によって形成され第１配線部Ｗ１に積層された第２配線部Ｗ２がコンタクトホールＣＨ３から露出する。つまり、コンタクトホールＣＨ３において、第１配線部Ｗ１は第２配線部Ｗ２によってキャッピングされている。このため、第１配線部Ｗ１の表面に不純物が付着したり酸化膜が形成されたりすることを防止することが可能となる。これにより、第２配線部Ｗ２とこれにコンタクトした第４配線部Ｗ４との間での抵抗値の上昇を抑制することが可能となる。
【００７２】
上記の実施形態では、コンタクトホールＣＨ２において第２パッド部ＰＤ２は第１パッド部ＰＤ１を完全に覆っており、また、コンタクトホールＣＨ３において第２配線部Ｗ２は第１配線部Ｗ１を完全に覆った場合について説明したが、この例に限らない。
【００７３】
例えば、第２パッド部ＰＤ２は、コンタクトホールＣＨ２において第１パッド部ＰＤ１の一部を露出するようなスリット状あるいは格子状に形成されていても良い。同様に、第２配線部Ｗ２は、コンタクトホールＣＨ３において第１配線部Ｗ１の一部を露出するようなスリット状あるいは格子状に形成されていても良い。以下に、第２パッド部ＰＤ２を例に説明する。
【００７４】
図８は、第２パッド部ＰＤ２の他の構成例を示す平面図である。
【００７５】
図８の（ａ）に示した構成例では、図４に示した構成例と比較して、第２パッド部ＰＤ２が横ストライプ状に形成された点で相違している。つまり、第２パッド部ＰＤ２には、複数の横長の開口部が形成されている。
【００７６】
図８の（ｂ）に示した構成例では、図４に示した構成例と比較して、第２パッド部ＰＤ２が縦ストライプ状に形成された点で相違している。つまり、第２パッド部ＰＤ２には、複数の縦長の開口部が形成されている。
【００７７】
図８の（ｃ）に示した構成例では、図４に示した構成例と比較して、第２パッド部ＰＤ２が格子状（あるいはメッシュ状）に形成された点で相違している。つまり、第２パッドＰＤ２には、マトリクス状に並んだ複数の開口部が形成されている。
【００７８】
図８に示したいずれの構成例においても、第２パッド部ＰＤ２の開口部から第１パッド部ＰＤ１が露出している。なお、第１パッド部ＰＤ１のダメージを軽減する、あるいは、不純物の付着や酸化膜の形成を抑制するためには、第１パッド部ＰＤ１の露出する面積はできるだけ小さいことが望ましい。
【００７９】
このような構成例において、コンタクトホールＣＨ２に配置された第３パッド部ＰＤ２は、第２パッド部ＰＤ２にコンタクトするのはもちろんのこと第２パッド部ＰＤ２の隙間で第１パッド部ＰＤ１にコンタクトしている。このため、第３パッド部ＰＤ３の下層電極（第１パッド部ＰＤ１及び第２パッド部ＰＤ２）との接触面積を拡大することができ、第３パッド部ＰＤ３の密着性を向上することが可能となる。
【００８０】
以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。
【００８１】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８２】
ＬＰＮ…液晶表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板
ＰＥ…画素電極  ＰＳＬ…スリット
ＣＥ…共通電極
ＬＱ…液晶層  ＬＭ…液晶分子
ＰＤ…パッド
Ｗ…配線切替部
【図１】
0005604457.tif 000002
【図２】
0005604457.tif 000003
【図３】
0005604457.tif 000004
【図４】
0005604457.tif 000005
【図５】
0005604457.tif 000006
【図６】
0005604457.tif 000007
【図７】
0005604457.tif 000008
【図８】
0005604457.tif 000009