(57)【特許請求の範囲】
【請求項１】
第一導電型ドリフト層と、このドリフト層の一方の表面内に形成される第二導電型のベース領域と、前記ベース領域の表面から形成され前記ドリフト層に達する深さであって内部にゲート酸化膜を介して埋設された導電層を有する複数のトレンチを備えるトレンチ型絶縁ゲート半導体装置において、前記複数のトレンチが、該複数のトレンチ間に挟まれる幅の異なる三種類の第二導電型のベース領域を有し、幅の大きい順に第二ベース領域＞第一ベース領域＞第三ベース領域なる関係を有し、このうち前記第二ベース領域を挟むトレンチを第二トレンチ、前記第一ベース領域を挟むトレンチを第一トレンチ、前記第三ベース領域を挟むトレンチは前記第一トレンチと前記第二トレンチとすると、前記第一ベース領域のみ表面から前記第一トレンチの内壁面に沿って選択的に形成される第一導電型のソース領域を備え、エミッタ電極が前記第一ベース領域と前記ソース領域との両表面に共通に接触し、前記第一トレンチに埋設された導電層はゲート電極に接続され、前記第二トレンチに埋設された導電層は前記エミッタ電極と同電位に接続され、前記第二ベース領域と前記第三ベース領域の表面は絶縁膜で覆われているトレンチ型絶縁ゲート構造を有することを特徴とするトレンチ型絶縁ゲート半導体装置。
【請求項２】
前記第三ベース領域の幅が２．４μｍ以下であることを特徴とする請求項１記載のトレンチ型絶縁ゲート半導体装置。
【請求項３】
前記第二ベース領域の深さが前記トレンチの深さよりも深く、前記第一ベース領域の深さは前記トレンチの深さよりも浅いことを特徴とする請求項１または２に記載のトレンチ型絶縁ゲート半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トレンチ型絶縁ゲート半導体装置に関する。
【背景技術】
【０００２】
近年、電力変換装置などに用いられるパワーデバイス分野では、半導体基板に形成されたトレンチ内に絶縁ゲート構造を作製したトレンチ絶縁ゲート型バイポーラトランジスタ（以下、トレンチＩＧＢＴとする）が注目されている。トレンチＩＧＢＴは、チャネル密度を大きくするとオン状態での電圧降下Ｖｃｅ（ｓａｔ）を小さくでき、定常損失を低減することができるという利点を持っている。その反面、チャネル密度が大きくなるほど、ゲート電極とエミッタ電極との間の容量や、ゲート電極とコレクタ電極との間の容量（以下、ゲート−コレクタ間容量とする）も大きくなるため、ターンオン時やターンオフ時のスイッチング損失が増大するという欠点がある。
ところで、トレンチＩＧＢＴにおいて、エミッタ電極と電気的に接触していないｐウェル領域（ｐベース領域）を新たに設けることによって、エミッタ電極側の蓄積キャリアの濃度が増加し、トレンチＩＧＢＴの飽和電圧−ターンオフ損失間のトレードオフ特性が改善されるとの報告がある（たとえば、特許文献１参照。）。また、そのようなエミッタ電極と電気的に接触していないｐウェル領域を有するトレンチＩＧＢＴについては、多数の特許出願が、本発明者によるものも含めて、なされている（特許文献２、特許文献３、特許文献４、特許文献５など）。
【０００３】
図６、図７は、それぞれ、そのようなｐウエル領域（ｐ型ベース領域）の構造を有するトレンチＩＧＢＴを模式的に示す平面図および断面図である。図６の平面図では、そのようなトレンチＩＧＢＴの活性領域における幅の狭いｐ型ベース領域９、幅の広いｐ型ベース領域１０、ｎ型ソース領域３、トレンチ２１内に埋設されたゲート電極５、ゲートランナー１３、１４のみが示されている。ゲート絶縁膜４、層間絶縁膜６、エミッタ電極７は図の複雑化を避けるために省略されている。図７は、図６に示すＡ−Ａ'線での断面図である。図７には図６で省略されたゲート絶縁膜４、層間絶縁膜６、エミッタ電極７を含めて示されている。
図７では、ｐ型コレクタ層１の上にｎ型ドリフト層２が設けられ、さらにその上にｐウェル領域２０が設けられている。ｐウェル領域２０は、トレンチ２１によって幅の狭いｐ型ベース領域９と幅の広いｐ型ベース領域１０に、それぞれ複数個づつに分割されている。ｎ型ソース領域３は、狭い幅のｐ型ベース領域９の表面において、トレンチ２１の側部に設けられている。広い幅のｐ型ベース領域１０には、ｎ型ソース領域３が設けられていない構成にされている。
エミッタ電極７は、ｎ型ソース領域３を有する幅の狭いｐ型ベース領域９では、ｎ型ソース領域３とｐ型ベース領域９の両方の表面に共通に接触している。ｎ型ソース領域３のない幅の広いｐ型ベース領域１０では、層間絶縁膜６を介在させることによりエミッタ電極７から絶縁されている。トレンチ２１は、ゲート絶縁膜４を介して、低抵抗ポリシリコンなどの導電層からなるゲート電極５で埋められている。
【０００４】
コレクタ電極８は、エミッタ電極とは反対側（裏面側）のｐ型コレクタ層１の表面に接するように設けられている。一方、トレンチを埋めるゲート電極５は、そのストライプ状の平面形状の両端部で複数のトレンチ２１を相互に連結するように活性領域の外周に沿って表面に配置される金属膜などのゲートランナー１３によって導電的に接続され、図示しないゲートパッドに接続されるパターンを有する。
さらに、前述のトレンチＩＧＢＴの構成において、チップサイズが大きくなると、ストライプ状平面形状のトレンチ２１の前記両端部にゲートランナーを設けただけでは、ゲートランナーから半導体装置として主電流を流す領域である活性領域の中心部までの距離が長くなり、ゲート電極の抵抗が大きくなってしまう。そこで、ゲート抵抗が大きくなることを避けるために、図６のように活性領域内にも、ゲートランナー１４が２〜４ｍｍ程度の間隔で設けられることがある。なお、図示はしないが、活性領域の外周のゲートランナーのさらに外側のチップの最外周には、ガードリング等からなる耐圧構造部が設けられる。
以上説明した従来のトレンチＩＧＢＴでは、トレンチ２１、すなわち、その内部に埋設されたゲート電極５を含む表面構造を最適に設定することによって、低い定常損失（すなわち低オン電圧）と低いスイッチング損失（高速スイッチング）の両立が可能である。しかし、近年、パワーデバイス分野では、低定常損失と低スイッチング損失に加えて、さらにスイッチング時に発生する放射ノイズについても低減することを要求されている。
【特許文献１】特開２０００−２２８５１９号公報（第４頁左欄下から第一行目）
【特許文献２】特開２００１−３０８３２７号公報（図１、図７）
【特許文献３】特開平９−３３１０６３号公報（図４２）
【特許文献４】特開２００２−１００７７０号公報（図２２）
【特許文献５】特開２００２−１６２５２号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記放射ノイズを低減するには、ターンオン時の電圧低下速度（ｄＶ／ｄｔ）および電流増加速度（ｄｉ／ｄｔ）を小さくする必要があるが、そうすると、ターンオン損失が増大する。このように、一般的には、ターンオン損失と放射ノイズの大きさについてもトレードオフ関係にある。そのため、放射ノイズの低減と低スイッチング損失との両立は、今後の課題である。
ところで、ＩＧＢＴのスイッチング時の放射ノイズに関しては、定格電流の１／１０程度の低電流ターンオン時の素子特性が放射ノイズに大きな影響を与えるということが報告されている（Ｓ．Ｍｏｍｏｔａ，  Ｍ．Ｏｔｓｕｋｉ，  Ｋ．Ｉｓｈｉｉ，  Ｈ．Ｔａｋｕｂｏ，  ａｎｄ  Ｙ．Ｓｅｋｉ，  "Ａｎａｌｙｓｉｓ  ｏｎ  ｔｈｅ  Ｌｏｗ  Ｃｕ
ｒｒｅｎｔ  Ｔｕｒｎ−Ｏｎ  ｂｅｈａｖｉｏｒ  ｏｆ  ＩＧＢＴ  Ｍｏｄｕｌｅｓ，"
【０００６】
ｉｎ  Ｐｒｏｃ．ＩＳＰＳＤ２０００，  ｐｐ．３５９−３６２  （２０００））。
また、特に、３０ＭＨｚ以上の周波数帯における放射ノイズを基準値以下に納めるには、多大な努力を要することが知られている。この周波数帯における放射ノイズを発生させる原因は、高周波成分を含んだ高いｄＶ／ｄｔであるといわれている。そこで、インバータのスイッチング時のｄＶ／ｄｔを目標値以下に納めるために、ゲート抵抗などの値を制御して、ターンオン時の主電流の立ち上がり速度、すなわち、電流の立ち上がり波形における傾き（ｄＩｃ／ｄｔ）を低く抑えるようにしている。
しかし、ゲート抵抗を大きくすると、前述のように、放射ノイズの点では好ましいが、電圧テールの増大を招くため、ＩＧＢＴのターンオン損失が増大してしまう。従って、トレンチＩＧＢＴの特性としては、ゲート抵抗をできるだけ大きくしないで、低いｄｉ／ｄｔおよび目標値以下のｄＶ／ｄｔを実現することが望まれる。
また、ＩＧＢＴの帰還容量が大きいとスイッチング損失が大きくなるだけでなく、不安定動作の原因ともなる。このように、帰還容量は、素子のスイッチング特性に大きな影響を与えることが知られている。これらＩＧＢＴの帰還容量を小さくしつつ、ゲート抵抗を抑えて低いｄｉ／ｄｔを得ることによりターンオン損失を抑えながら、放射ノイズを低減する方法について、既にいくつか知られている。たとえば、幅の広いフローティングメサ領域の電位を制御することで動作の安定化を測る方法（前者の方法とする）や、ゲート電極とゲート酸化膜の間に等価的にシールド層として動作するエミッタ電極に接続された電極を設けるなどの方法（後者の方法とする）である。どちらも容量低減と安定動作に効果がある。しかしながら、前者の方法は発明者らの実験によれば、たとえば、１２００Ｖ耐圧のＩＧＢＴで約０．２Ｖのオン電圧の上昇を招くなどの好ましくない現象を伴う。一方で後者の方法は、シールド電極の形成方法が非常に複雑で生産性に乏しく、高いゲート耐圧が得られにくいという問題がある。
【０００７】
この発明は、以上説明した点に鑑みてなされたものであり、本発明の目的は、ターンオン損失と放射ノイズの両方を低減しても、オン電圧の上昇を抑制でき、ゲート耐圧にも問題の無い絶縁ゲート型半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
特許請求の範囲の請求項１記載の発明によれば、第一導電型ドリフト層と、このドリフト層の一方の表面内に形成される第二導電型のベース領域と、前記ベース領域の表面から形成され前記ドリフト層に達する深さであって内部にゲート酸化膜を介して埋設された導電層を有する複数のトレンチを備えるトレンチ型絶縁ゲート半導体装置において、前記複数のトレンチが、該複数のトレンチ間に挟まれる幅の異なる三種類の第二導電型のベース領域を有し、幅の大きい順に第二ベース領域＞第一ベース領域＞第三ベース領域なる関係を有し、このうち前記第二ベース領域を挟むトレンチを第二トレンチ、前記第一ベース領域を挟むトレンチを第一トレンチ、前記第三ベース領域を挟むトレンチは前記第一トレンチと前記第二トレンチとすると、前記第一ベース領域のみ表面から前記第一トレンチの内壁面に沿って選択的に形成される第一導電型のソース領域を備え、エミッタ電極が前記第一ベース領域と前記ソース領域との両表面に共通に接触し、前記第一トレンチに埋設された導電層はゲート電極に接続され、前記第二トレンチに埋設された導電層は前記エミッタ電極と同電位に接続され、前記第二ベース領域と前記第三ベース領域の表面は絶縁膜で覆われているトレンチ型絶縁ゲート構造を有するトレンチ型絶縁ゲート半導体装置とする。
特許請求の範囲の請求項２記載の発明によれば、前記第三のベース領域の幅が２．４μｍ以下である特許請求の範囲の請求項１記載のトレンチ型絶縁ゲート半導体装置とする。
【０００９】
特許請求の範囲の請求項３記載の発明によれば、前記第二のベース領域の深さが前記トレンチの深さよりも深く、前記第一ベース領域の深さは前記トレンチの深さよりも浅い特許請求の範囲の請求項１または２に記載のトレンチ型絶縁ゲート半導体装置とする。
【発明の効果】
【００１０】
本発明によれば、ターンオン損失と放射ノイズの両方を低減しても、オン電圧の上昇を抑制でき、ゲート耐圧にも問題の無いトレンチ型絶縁ゲート半導体装置を提供することである。
【発明を実施するための最良の形態】
【００１１】
以下に添付図面を参照して、この発明にかかる絶縁ゲート型半導体装置の最良の実施例について、詳細に説明する。以下の説明では、第一導電型をｎ型とし、第二導電型をｐ型として説明するが、本発明はその逆の場合にも成り立つ。なお、すべての添付図面において同様の構成には同一の符号を付し、重複する説明を省略する。
【実施例１】
【００１２】
図１は本発明の実施例１にかかる絶縁ゲート型半導体装置（ＩＧＢＴ）を模式的に示す断面図である。
図１に示す絶縁ゲート型半導体装置は、前記図７に示す従来の半導体装置と同様に、ｎ型ドリフト層２はｐ型コレクタ層１の上に設けられ、ｐ型コレクタ層１の表面（裏面）にはコレクタ電極８が形成されている。ｐウエル領域２０は、ｎ型ドリフト層２の表面からボロンなどのイオン注入により形成される。このｐウエル領域２０は、半導体基板の表面からｐウエル領域２０を貫通してｎ型ドリフト層２に達する深さに形成されるトレンチ２１、２２により、幅の異なる複数のｐ型ベース領域９、１０、１２に分割されている。トレンチ２１、２２は、トレンチ自体の形状に特に違いは無く、内部にゲート酸化膜を介して導電層が埋設された場合の機能が異なる。
これらｐ型ベース領域９、１０、１２のうち、第一のｐ型ベース領域１０はｎ型ソース領域３を有する。ｎ型ソース領域３は、第一のｐ型ベース領域１０の表面層において、第一トレンチ２１の側部に設けられている。第一トレンチ２１内にゲート酸化膜４を介して埋め込まれる低抵抗ポリシリコンゲート電極５は表面で、図示しないアルミニウムなどの金属膜からなるゲートランナーに接続される。第二のｐ型ベース領域９および第三のｐ型ベース領域１２には、ｎ型ソース領域３は設けられていない。
【００１３】
エミッタ電極７は、第一のｐ型ベース領域１０の表面では第一のｐ型ベース領域１０とｎ型ソース領域３の両表面に共通に接触している。また、エミッタ電極７は、第二トレンチ２２にゲート酸化膜を介して埋め込まれる低抵抗ポリシリコン層１１の表面にも接触している。第二のｐ型ベース領域９および第三のｐ型ベース領域１２の表面上では、エミッタ電極７は、間に挟まれる層間絶縁膜により絶縁されている。一方、コレクタ電極８は、トレンチ型絶縁ゲート構造とは反対側に設けられるｐ型コレクタ層１の表面（裏面）に接している。
次に、第一のｐ型ベース領域１０の幅ａ、第三のｐ型ベース領域１２の幅ｂの関係について説明する。図３は、誘導負荷におけるＩＧＢＴのターンオン電流波形を、前記図１に示す本発明のＩＧＢＴと前記図６、図７に示す従来のＩＧＢＴとで比較して示す図である。この図３は、それぞれのＩＧＢＴについて、第一のｐ型ベース領域１０の幅ａ＝３．０μｍ、第三のｐ型ベース領域１２の幅ｂを１．０μｍとし、１２Ωと６４Ωの２種類のゲート抵抗を用いた場合の、ゲート抵抗Ｒｇによる小電流ターンオンの電流上昇の傾き（ｄｉ／ｄｔ）やピーク電流の制御性を示している。この図３からわかるように、ゲート抵抗Ｒｇ＝１２Ωにおいては、従来のトレンチ型絶縁ゲート構造を有するＩＧＢＴも本発明のＩＧＢＴも比較的似たようなターンオン電流波形で、ピーク電流は５１Ａである。しかし、ゲート抵抗Ｒｇ＝６４Ωにおいては、大きな変化が見られる。従来のＩＧＢＴではディレイ時間は伸びるものの、電流上昇の傾きｄｉ／ｄｔはあまり変化せずにピーク電流も４３Ａで電流の減少分は１５．９％である。一方で、本発明のＩＧＢＴでは、電流上昇の傾き（ｄｉ／ｄｔ）が明らかに低下し、ピーク電流も３６Ａと、電流減少分は２８．０％と、従来ＩＧＢＴと比較して約１．９倍に制御できることがわかる。
【００１４】
図４は、本発明にかかるＩＧＢＴについて、ゲート抵抗Ｒｇ６４Ωにおける、ターンオンピーク電流と第三のｐ型ベース領域１２の幅ｂとの関係についてシミュレーションで予測した結果である。横軸に示す第三のｐ型ベース領域１２の幅ｂ＜２．４μｍで、前述した従来のＩＧＢＴのターンオンピーク電流４３Ａ（縦軸）よりもターンオンピーク電流が低くなるので、本発明のＩＧＢＴの優位性が見られる。幅ｂの下限は特に定めないが、図４ではＭｅｓａ−ｂ  ｗｉｄｔｈと表示されている横軸に示す第三のｐ型ベース領域１２の幅ｂが１μｍ以下の場合、ターンオンピーク電流は３６Ａ程度に落ち着くことから、第三のｐ型ベース領域１２の幅ｂを１μｍ以下にするような極端な微細化は同幅ｂの１μｍの場合に比べて格別の効果が生じることが無いという限界を示している。
この結果、実施例１にかかるＩＧＢＴでは、オン抵抗が増加することなく、また、ゲート耐圧については従来と同様の耐圧を保ちつつ、ターンオン損失と放射ノイズを減少させることができる。
【実施例２】
【００１５】
図２は本発明の実施例２にかかる絶縁ゲート型半導体装置（ＩＧＢＴ）を模式的に示す断面図である。
前述の実施例１にかかる図１と実施例２にかかる図２とに示す絶縁ゲート型半導体装置の異なる点は、図２では第二のｐ型ベース領域９の深さのみをトレンチ２２よりも深くしたことである。このように、第二のｐ型ベース領域９の深さのみをトレンチ２２よりも深くすることにより、実施例２で示すＩＧＢＴは、実施例１で説明したターンオン特性を失うことなく、さらに高い耐圧が得られる。たとえば、図１のＩＧＢＴと図２のＩＧＢＴの耐圧を比較した図５に示すように、実施例２にかかる図２のＩＧＢＴは実施例１にかかる図１のＩＧＢＴよりも耐圧値が約１２０Ｖ高くなっている。前記第二のｐ型ベース領域９の深さについて、具体的な例としては、図１のＩＧＢＴではトレンチ２２に対して第二のｐ型ベース領域９を含む第一ｐ型ベース領域１０、第三ｐ型ベース領域１２の深さを１．０μｍ浅くし、図２のＩＧＢＴでは、逆にトレンチ２２に対して第二のｐ型ベース領域９のみを１．０μｍ深く、第一ｐ型ベース領域１０、第三ｐ型ベース領域１２の深さは従来と同様に１．０μｍ浅く設定したものを比較した。
【産業上の利用可能性】
【００１６】
以上のように、本発明にかかる絶縁ゲート型半導体装置は、電力変換装置などに用いられるパワーデバイス分野に有用である。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例１にかかるトレンチＩＧＢＴを模式的に示す断面図である。
【図２】本発明の実施例２にかかるトレンチＩＧＢＴを模式的に示す断面図である。
【図３】本発明と従来のトレンチＩＧＢＴのターンオン波形図である。
【図４】本発明にかかるターンオンピーク電流と第三ベース領域幅との関係図である。
【図５】本発明にかかるトレンチＩＧＢＴの電流／電圧波形図である。
【図６】従来のトレンチＩＧＢＴを模式的に示す平面図である。
【図７】図６のＡ−Ａ'線における断面図である。
【符号の説明】
【００１８】
１  ｐ型コレクタ層
２  第一導電型ドリフト層、ｎ型ドリフト層
３  第一導電型ソース領域、ｎ型ソース領域
４  ゲート絶縁膜
５  導電層
６  層間絶縁膜
７  エミッタ電極
８  コレクタ電極
９  第二のｐ型ベース領域
１０  第一のｐ型ベース領域
１１  導電層
１２  第三のｐ型ベース領域
１３、１４  ゲートランナー
２１  第一トレンチ
２２  第二トレンチ。
【図１】
0005412717.tif 000002
【図２】
0005412717.tif 000003
【図３】
0005412717.tif 000004
【図４】
0005412717.tif 000005
【図５】
0005412717.tif 000006
【図６】
0005412717.tif 000007
【図７】
0005412717.tif 000008