(57)【特許請求の範囲】
【請求項１】
第一の入力信号と第二の入力信号との位相差に応じたパルスを生成する位相比較手段と、
上記第一の入力信号の周期のＮ（Ｎは任意の自然数）倍の時間を設定する時間設定手段と、
上記位相比較手段により生成されたパルスを上記時間設定手段により設定された時間分積分する第一の積分手段と、
既知の一定レベルの基準信号を上記時間設定手段により設定された時間分積分する第二の積分手段と、
上記第一の積分手段による第一の積分値および上記第二の積分手段による第二の積分値を抽出し、それら第一の積分値および第二の積分値に応じて位相差を演算する位相差演算手段とを備えた位相比較装置。
【請求項２】
上記第二の積分手段による積分値と予め設定された閾値とを比較し、積分値が閾値を越えた場合にトリガ信号を発生する比較手段とを備え、
上記時間設定手段は、
上記第一の入力信号の１周期分の時間を繰り返し設定し、上記比較手段によりトリガ信号が発生された場合に当該設定の繰り返しを終了することを特徴とする請求項１記載の位相比較装置。
【請求項３】
第一の入力信号と第二の入力信号との位相差に応じたパルスを生成する位相比較回路と、
上記第一の入力信号の周波数をＮ（Ｎは任意の自然数）分周する分周器と、
上記位相比較回路により生成されたパルスを上記分周器によりＮ分周された周期分積分する第一の積分器と、
一定レベルの基準信号を発生する基準信号源と、
上記基準信号源により発生された基準信号を上記分周器によりＮ分周された周期分積分する第二の積分器と、
上記第一の積分器による停止後の第一の積分値を抽出する第一のサンプルホールド回路と、
上記第二の積分器による停止後の第二の積分値を抽出する第二のサンプルホールド回路と、
上記第一のサンプルホールド回路により抽出された第一の積分値および上記第二のサンプルホールド回路により抽出された第二の積分値に応じて位相差を演算する信号処理部とを備えた位相比較装置。
【請求項４】
第一の入力信号と第二の入力信号との位相差に応じたパルスを生成する位相比較回路と、
上記第一の入力信号の波数をＮ（Ｎは任意の自然数）カウントした場合にカウントを終了するカウンタと、
上記カウンタによるカウントの開始時に上記位相比較回路により生成されたパルスの積分を開始し、上記カウンタによるカウントの終了時に積分を停止する第一の積分器と、
一定レベルの基準信号を発生する基準信号源と、
上記カウンタによるカウントの開始時に上記基準信号源により発生された基準信号の積分を開始し、上記カウンタによるカウントの終了時に積分を停止する第二の積分器と、
上記第一の積分器による停止後の第一の積分値を抽出する第一のサンプルホールド回路と、
上記第二の積分器による停止後の第二の積分値を抽出する第二のサンプルホールド回路と、
上記第一のサンプルホールド回路により抽出された第一の積分値および上記第二のサンプルホールド回路により抽出された第二の積分値に応じて位相差を演算する信号処理部とを備えた位相比較装置。
【請求項５】
上記第二の積分手段による積分値と予め設定された閾値とを比較し、積分値が閾値を越えた場合にトリガ信号を発生するコンパレータとを備え、
上記カウンタは、
上記第一の入力信号の波数をカウントし、上記コンパレータによりトリガ信号が発生された場合に、トリガ信号の発生時の次の波のエッジでカウントを終了することを特徴とする請求項４記載の位相比較装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの入力信号の位相差を演算する位相比較装置に関する。
【背景技術】
【０００２】
従来の位相比較器として、２つの入力信号の位相差に応じたパルスを生成する排他的倫理和回路と、排他的倫理和回路の後段に接続され、２つの入力信号の位相差に応じた信号を出力するローパスフィルタとを備えたものがある（下記特許文献１の第１図）。
【０００３】
また、従来の位相比較器として、２つの入力信号のうちの一方の入力信号の立ち上がりに応じて充電を開始し、他方の入力信号の立ち上がりに応じて充電を停止する積分器と、積分器の充電停止後の積分電圧を抽出し、その積分電圧を２つの入力信号の立ち上がり時間差の時間情報として出力するサンプルホールド回路とを備えたものがある（下記特許文献１の第５図）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭５９−１６１１１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の位相比較器は以上のように構成されているので、以下の課題がある。
排他的倫理和回路の後段にローパスフィルタを接続した位相比較器は、２つの入力信号がパルス波の場合に、排他的倫理和回路の出力信号がステップ応答的に立ち上がる。よって、ローパスフィルタの出力信号が安定するためには、ローパスフィルタの時定数に起因するステップ応答が収束する時間だけ待つ必要があり、高調波の影響の抑圧量が多ければ多いほど、ステップ応答収束時間が長くなる。また、あまりステップ応答時間が長くなると出力信号が立ち下がり、位相比較できなくなってしまう課題がある。
【０００６】
積分器の後段にサンプルホールド回路を接続した位相比較器は、積分電圧を２つの入力信号の立ち上がり時間差の時間情報として出力する。よって、２つの入力信号の周波数が既知であれば、立ち上がり時間差の時間情報と、既知の周波数とにより、２つの入力信号の位相差を演算することができるが、２つの入力信号の周波数が既知でなかったり、周波数が変動する場合には、２つの入力信号の位相差を演算することができない課題がある。
また、２つの異なる入力信号の立ち上がりに応じて、積分器の充電開始および充電停止を制御するので、充電開始の際の遅延と、充電停止の際の遅延とが個別に発生し、抽出される積分値の誤差変動が大きくなる課題がある。
【０００７】
本発明は、以上のような課題を解消するためになされたものであり、ステップ応答収束時間だけ待つ必要なく積分値を抽出し、また、入力信号の周波数が既知でなくても抽出した積分値に応じて位相差を演算し、さらに、積分値の誤差変動も小さい位相比較装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の位相比較装置は、第一の入力信号と第二の入力信号との位相差に応じたパルスを生成する位相比較手段と、第一の入力信号の周期のＮ倍の時間を設定する時間設定手段と、位相比較手段により生成されたパルスを時間設定手段により設定された時間分積分する第一の積分手段と、既知の一定レベルの基準信号を時間設定手段により設定された時間分積分する第二の積分手段と、第一の積分手段による第一の積分値および第二の積分手段による第二の積分値を抽出し、第一の積分値および第二の積分値に応じて位相差を演算する位相差演算手段とを備えたものである。
【発明の効果】
【０００９】
本発明によれば、時間設定手段が第一の入力信号の周期のＮ倍の時間を設定し、第一の積分手段が位相比較手段により生成されたパルスを時間設定手段により設定された時間分積分するように構成したので、第一の入力信号の周波数の１／Ｎ倍の周波数の整数倍の周波数にヌル（Ｎｕｌｌ）点のできるｓｙｎｃフィルタ特性が形成されることを利用し、簡単な構成で短時間で高周波のフィルタリングができ、ローパスフィルタが不要になり、ステップ応答収束時間だけ待つ必要なく積分値を抽出することができる。
【００１０】
また、第一の積分手段が位相比較手段により生成されたパルスを時間設定手段により設定された時間分積分し、第二の積分手段が既知の一定レベルの基準信号を時間設定手段により設定された時間分積分し、位相差演算手段が第一の積分手段による第一の積分値および第二の積分手段による第二の積分値に応じて位相差を演算するように構成したので、２つの入力信号の周波数が既知でなかったり、周波数が変動する場合であっても、２つの入力信号の位相差を演算することができる。
【００１１】
さらに、位相比較手段が第一の入力信号と第二の入力信号との位相差に応じたパルスを生成し、第一の積分手段が位相比較手段により生成されたパルスを積分するように構成したので、第一の積分手段は、位相比較手段により生成されたパルスを積分するだけで良く、抽出される積分値の誤差変動を小さくすることができる効果がある。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１による位相比較装置を示す構成図である。
【図２】この発明の実施の形態１による位相比較装置の動作を示すタイミングチャートである。
【図３】この発明の実施の形態１による位相比較装置の出力信号スペクトラムを示す特性図である。
【図４】この発明の実施の形態１による位相比較装置の位相比較出力特性を示す特性図である。
【図５】この発明の実施の形態２による位相比較装置を示す構成図である。
【図６】この発明の実施の形態２による位相比較装置の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１３】
実施の形態１．
図１はこの発明の実施の形態１による位相比較装置を示す構成図である。
図１において、排他的論理和回路（位相比較手段、位相比較回路）３は、入力信号端子１，２からの入力信号の排他的論理和を取る。
分周器（時間設定手段）４は、入力信号端子１からの入力信号の周波数を２分周する。
【００１４】
積分器（第一の積分手段）５は、排他的論理和回路３により生成されたパルスを分周器４により２分周された周期分積分する。
基準信号源６は、既知の一定レベルの基準信号を発生する。
基準積分器（第二の積分手段）７は、基準信号源６により発生された基準信号を分周器４により２分周された周期分積分する。
【００１５】
サンプルホールド回路（位相差演算手段）８は、積分器５による停止後の積分値をサンプルホールドする。
サンプルホールド回路（位相差演算手段）９は、基準積分器７による停止後の積分値をサンプルホールドする。
信号処理部（位相差演算手段）１０は、サンプルホールド回路８によりサンプルホールドされた積分値およびサンプルホールド回路９によりサンプルホールドされた積分値に応じて位相差を演算する。
【００１６】
なお、図１の例では、位相比較装置の構成要素である排他的論理和回路３、分周器４、積分器５、基準信号源６、基準積分器７、サンプルホールド回路８，９、および信号処理部１０が、例えば、半導体回路基板等のハードウエアで構成されていることを想定している。しかし、信号処理部１０は、半導体回路基板等のソフトウエアで構成されていても良く、この場合は、信号処理部１０の処理内容が記述されているプログラムをメモリに格納し、マイコンのＣＰＵがメモリに格納されているプログラムを実行することにより、信号処理部１０の機能を実現する。
【００１７】
次に動作について説明する。
図２は位相比較装置の動作を示すタイミングチャートである。
以下、図１および図２を参照しながら説明する。
【００１８】
入力信号端子１および入力信号端子２からの２つの入力信号は、排他的論理和回路３において位相比較される。排他的論理和回路３は、２つの入力信号の排他的論理和を取り、入力信号の立ち上がりおよび立ち下がりにおいて、位相差分のパルスを生成する。
【００１９】
入力信号端子１からの入力信号は、分周器４にも供給され、分周器４は、入力信号端子１からの入力信号の周波数を２分周する。よって、分周器４は、入力信号端子１からの入力信号の周期の２倍の周期の信号を生成する。
【００２０】
排他的論理和回路３により生成されたパルスは、積分器５に供給される。積分器５は、分周器４により出力されるパルスの立ち上がりで積分が開始され、排他的論理和回路３により生成されたパルスを積分し、２分周された周期後に積分を停止する。
【００２１】
また、基準信号源６は、一定レベルの基準信号を発生し、基準積分器７に供給される。基準積分器７は、分周器４により出力されるパルスの立ち上がりで積分が開始され、基準信号源６により生成された一定レベルの基準信号を積分し、２分周された周期後に積分を停止する。
【００２２】
サンプルホールド回路８は、積分器５による停止後の積分値をサンプルホールドし、サンプルホールド回路９は、基準積分器７による停止後の積分値をサンプルホールドする。例えば、積分器５および基準積分器７の積分停止後に、Ａ／Ｄ変換器等により積分器５および基準積分器７の積分値（積分電圧）をサンプルホールドする。
【００２３】
サンプルホールド回路８，９によりサンプルホールドされた各積分値は、信号処理部１０に供給される。信号処理部１０は、サンプルホールドされた各積分値に応じて位相差を演算する。
信号処理部１０では、各積分値に応じて、例えば、以下のように位相差を演算する。
排他的論理和回路３の出力のＨｉｇｈレベルと基準信号源６の出力レベルとが同じであれば、サンプルホールド回路８の積分値をＶｐ、サンプルホールド回路９の積分値をＶｒとすると、位相差φは、下記式（１）により演算することができる。
0005611144.tif 000002
【００２４】
その後、積分器５、基準積分器７、およびサンプルホールド回路８，９に保持された値はリセットされる。
次の位相差演算の際には、同様に、積分器５および基準積分器７が、分周器４により出力されるパルスの立ち上がりで積分を開始し、２分周された周期後に積分を停止し、信号処理部１０では、各積分値に応じて位相差が演算される。
【００２５】
次に実施の形態１の構成が効果を奏する原理について説明する。
図１および図２において、排他的論理和回路３は、２つの入力信号の排他的論理和を取り、入力信号１，２の立ち上がりおよび立ち下がりにおいて、位相差に応じたパルスを生成する。
この位相差に応じたパルスは、入力信号１，２の高調波成分を有し、０次成分が入力信号１，２に相当する。
【００２６】
そのため、位相差に応じたパルスは、図３に実線および破線で示すように、直流成分０、基本周波数成分ｆｉｎ、基本周波数成分の高調波成分２ｆｉｎのスペクトラムを有する。
このまま何の処理もせずにサンプリングすると、サンプリングするタイミングにより出力レベルが変動し、測定値が自ら発生する信号成分により値が安定せず、雑音に見える。
【００２７】
よって、上記特許文献１の第１図のように、ローパスフィルタを用いて高調波を抑圧し、直流電圧で表される位相差情報を正確にサンプリングできるようにするのが一般的である。しかし、ローパスフィルタは、排他的論理和回路３の出力信号がステップ応答的に立ち上がるので、ローパスフィルタの時定数に起因するステップ応答が収束する時間だけ待つ必要があり、ステップ応答が安定しないと正確なサンプリングが行えないという欠点が有る。
【００２８】
この実施の形態１では、入力信号１の入力周波数ｆｉｎの周期の２倍の周期で区間積分することで、ｆｉｎ／２の周波数にヌル（Ｎｕｌｌ）点のできるｓｙｎｃフィルタ特性が形成されることを利用し、ｆｉｎ，２ｆｉｎ，・・・の高調波成分を抑圧する。
よって、簡単な構成で短時間で高周波のフィルタリングができ、ローパスフィルタが不要になり、ステップ応答収束時間だけ待つ必要なく積分値を抽出することができる。
【００２９】
図４に実施の形態１による位相比較装置の位相比較出力特性を示す。基準積分器７の出力レベルをフルスケールとし、位相に対しπラジアンの区間において線形な出力特性を有する。
【００３０】
この実施の形態１によれば、分周器４が入力信号の周波数を２分周し、積分器５が排他的論理和回路３により生成されたパルスを分周器４により設定された周期分積分するように構成したので、入力信号の周波数の１／２倍の周波数の整数倍の周波数にヌル（Ｎｕｌｌ）点のできるｓｙｎｃフィルタ特性が形成されることを利用し、簡単な構成で短時間で高周波のフィルタリングができ、ローパスフィルタが不要になり、ステップ応答収束時間だけ待つ必要なく積分値を抽出することができる。
【００３１】
また、積分器５が排他的論理和回路３により生成されたパルスを分周器４により設定された周期分積分し、基準積分器７が既知の一定レベルの基準信号を分周器４により設定された周期分積分し、信号処理部１０が積分器５および基準積分器７による積分値に応じて位相差を演算するように構成したので、２つの入力信号の周波数が既知でなかったり、周波数が変動する場合であっても、２つの入力信号の位相差を演算することができる。
【００３２】
さらに、排他的論理和回路３が２つの入力信号の位相差に応じたパルスを生成し、積分器５が排他的論理和回路３により生成されたパルスを積分するように構成したので、積分器５は、排他的論理和回路３により生成されたパルスを積分するだけで良く、抽出される積分値の誤差変動を小さくすることができる。
【００３３】
なお、上記実施の形態１によれば、位相比較回路として排他的論理和回路３を適用したものを示したが、位相比較回路としてその他、アナログ乗算器またはＲＳフリップフロップを適用しても良く、それぞれの位相比較回路が持っている位相比較出力特性になるだけで、基本的に同様な動作になる。
【００３４】
また、上記実施の形態１によれば、分周器４は、入力信号端子１からの入力信号の周波数を２分周するものとしたが、Ｎ（Ｎは任意の自然数）分周するものであっても良く、ｆｉｎ／Ｎの周波数の整数倍の周波数にヌル（Ｎｕｌｌ）点のできるｓｙｎｃフィルタ特性が形成されることを利用し、同様にｆｉｎ，２ｆｉｎ，・・・の高調波成分を抑圧することができる。
【００３５】
実施の形態２．
図５はこの発明の実施の形態２による位相比較装置を示す構成図である。
図５において、コンパレータ（比較手段）１１は、基準積分器７による積分値と予め設定された閾値とを比較し、積分値が閾値を越えた場合にトリガ信号を発生する。
カウンタ（時間設定手段）１２は、入力信号端子１からの入力信号の波数をカウントし、コンパレータ１１によりトリガ信号が発生された場合に、トリガ信号の発生時の次の波のエッジでカウントを終了する。
なお、その他の構成については、分周器４を削除した以外は、図１に示した構成と同様である。
【００３６】
次に動作について説明する。
図６は位相比較装置の動作を示すタイミングチャートである。
以下、図５および図６を参照しながら説明する。
【００３７】
入力信号端子１および入力信号端子２からの２つの入力信号は、排他的論理和回路３において位相比較される。排他的論理和回路３は、２つの入力信号の排他的論理和を取り、入力信号の立ち上がりおよび立ち下がりにおいて、位相差分のパルスを生成する。
【００３８】
入力信号端子１からの入力信号は、カウンタ１２にも供給され、カウンタ１２は、入力信号端子１からの入力信号の波数をカウントする。
【００３９】
排他的論理和回路３により生成されたパルスは、積分器５に供給される。積分器５は、カウンタ１２によるカウント開始により積分が開始され、排他的論理和回路３により生成されたパルスを積分する。
【００４０】
また、基準信号源６は、一定レベルの基準信号を発生し、基準積分器７に供給される。基準積分器７は、カウンタ１２によるカウント開始により積分が開始され、基準信号源６により生成された一定レベルの基準信号を積分する。
【００４１】
コンパレータ１１には、予め閾値が設定されており、基準積分器７による積分値と予め設定された閾値とを比較し、積分値が閾値を越えた場合にトリガ信号を発生する。
カウンタ１２は、コンパレータ１１によりトリガ信号が発生された場合に、トリガ信号発生時の次の入力信号の波のエッジでカウントを終了する。図６では、カウント３でカウントを終了している。
積分器５および基準積分器７は、カウンタ１２によるカウント終了により積分を停止する。
【００４２】
サンプルホールド回路８は、積分器５による停止後の積分値をサンプルホールドし、サンプルホールド回路９は、基準積分器７による停止後の積分値をサンプルホールドする。
【００４３】
サンプルホールド回路８，９によりサンプルホールドされた各積分値は、信号処理部１０に供給される。信号処理部１０は、サンプルホールドされた各積分値に応じて位相差を演算する。演算法は、実施の形態１の式（１）と同様である。
【００４４】
その後、積分器５、基準積分器７、サンプルホールド回路８，９、およびカウンタ１２に保持された値はリセットされる。
次の位相差演算の際には、同様に、積分器５および基準積分器７が、カウンタ１２によるカウント開始により積分が開始され、カウント終了により積分を停止し、信号処理部１０では、各積分値に応じて位相差が演算される。
【００４５】
次に実施の形態２の構成が効果を奏する原理について説明する。
この実施の形態２においても、入力信号１の入力周波数ｆｉｎの周期の３倍の周期で区間積分することで、ｆｉｎ／３の周波数の整数倍の周波数にヌル（Ｎｕｌｌ）点のできるｓｙｎｃフィルタ特性が形成されることを利用し、ｆｉｎ，２ｆｉｎ，・・・の高調波成分を抑圧する。
よって、簡単な構成で短時間で高周波のフィルタリングができ、ローパスフィルタが不要になり、ステップ応答収束時間だけ待つ必要なく積分値を抽出することができる。
【００４６】
また、この実施の形態２による位相比較装置の位相比較出力特性は、図４と同様である。
【００４７】
さらに、上記実施の形態１による位相比較装置では、入力信号の周波数が大きく変化する場合に、周波数により位相分解能が大きく変わってしまう場合がある。
これは、出力Ｖｒは、１／ｆｉｎに比例するため、入力信号の周波数が高くなるほど出力Ｖｒが低下し、位相分解能が低下するからである。
【００４８】
これに対して、この実施の形態２による位相比較装置では、出力Ｖｒが少なくともコンパレータ１１に予め設定された閾値以上になるので、入力信号の周波数が高くなっても、カウント数が増えるだけであり、出力Ｖｒをほぼ一定に保ち、位相分解能もほぼ一定に保つことができる。
【００４９】
この実施の形態２によれば、カウンタ１２が入力信号の波数を３カウントし、積分器５が排他的論理和回路３により生成されたパルスをカウンタ１２により設定された時間分積分するように構成したので、入力信号の周波数の３倍の周波数の整数倍の周波数にヌル（Ｎｕｌｌ）点のできるｓｙｎｃフィルタ特性が形成されることを利用し、簡単な構成で短時間で高周波のフィルタリングができ、ローパスフィルタが不要になり、ステップ応答収束時間だけ待つ必要なく積分値を抽出することができる。
【００５０】
また、積分器５が排他的論理和回路３により生成されたパルスをカウンタ１２により設定された時間分積分し、基準積分器７が既知の一定レベルの基準信号をカウンタ１２により設定された時間分積分し、信号処理部１０が積分器５および基準積分器７による積分値に応じて位相差を演算するように構成したので、２つの入力信号の周波数が既知でなかったり、周波数が変動する場合であっても、２つの入力信号の位相差を演算することができる。
【００５１】
さらに、排他的論理和回路３が２つの入力信号の位相差に応じたパルスを生成し、積分器５が排他的論理和回路３により生成されたパルスを積分するように構成したので、積分器５は、排他的論理和回路３により生成されたパルスを積分するだけで良く、抽出される積分値の誤差変動を小さくすることができる。
【００５２】
さらに、コンパレータ１１が基準積分器７による積分値と予め設定された閾値とを比較し、積分値が閾値を越えた場合にトリガ信号を発生し、カウンタ１２がコンパレータ１１によりトリガ信号が発生された場合に、トリガ信号の発生時の次の波のエッジでカウントを終了するように構成したので、基準積分器７による積分値である出力Ｖｒが少なくともコンパレータ１１に予め設定された閾値以上になるので、入力信号の周波数が高くなっても、位相分解能もほぼ一定に保つことができる。
【００５３】
なお、上記実施の形態２によれば、コンパレータ１１には、予め閾値が設定されたものとしたが、コンパレータ１１における閾値を可変設定自在にするものであっても良く、位相分解能を可変設定自在にすることができる。
【００５４】
また、上記実施の形態２によれば、コンパレータ１１およびカウンタ１２を備え、カウンタ１２は、コンパレータ１１によりトリガ信号が発生された場合に、トリガ信号の発生時の次の波のエッジでカウントを終了するようにした。
しかし、カウンタ１２は、入力信号端子１からの入力信号の波数をカウントし、予め設定されたＮ（Ｎは任意の自然数）波数だけカウントした場合に、次の波のエッジでカウントを終了するようにしても良い。この場合、コンパレータ１１を備える必要が無く、構成を容易にすることができる。
【００５５】
なお、本願発明は、その発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００５６】
１，２  入力信号端子、３  排他的論理和回路、４  分周器、５  積分器、６  基準信号源、７  基準積分器、８，９  サンプルホールド回路、１０  信号処理部、１１  コンパレータ、１２  カウンタ。
【図１】
0005611144.tif 000003
【図２】
0005611144.tif 000004
【図３】
0005611144.tif 000005
【図４】
0005611144.tif 000006
【図５】
0005611144.tif 000007
【図６】
0005611144.tif 000008