(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタと、前記薄膜トランジスタと電気的に接続されたフォトダイオードとを有する光電変換装置の製造方法であって、
基板上に、前記フォトダイオードを構成する、下部電極、光電変換層、及び透明導電膜からなる上部電極をこの順に成膜する工程と、
成膜された前記上部電極をパターニングする工程と、
少なくとも前記上部電極の外側の部分の前記光電変換層の表面を保護する保護膜を形成する工程と、
前記保護膜の上層に、上面視で前記上部電極を内包するレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記保護膜と前記光電変換層とをパターニングする工程と、
前記レジストパターンを除去する工程と、を備える光電変換装置の製造方法。
【請求項２】
前記保護膜を形成する工程は、
前記上部電極上に、導電性薄膜を成膜する工程と、
熱処理により前記導電性薄膜と前記光電変換層とを反応させて、前記上部電極の外側の部分の前記光電変換層の表面層にＳｉと金属の化合物層からなる前記保護膜を形成する工程と、
前記化合物層及び前記上部電極上の前記導電性薄膜を除去する工程と、を有する請求項１に記載の光電変換装置の製造方法。
【請求項３】
前記保護膜を形成する工程は、
前記上部電極上に、導電性薄膜を成膜する工程と、
熱処理を行って、前記上部電極の外側の部分の前記光電変換層の表面層にＳｉと金属の化合物層を形成し、前記化合物層と前記導電性薄膜とを含む前記保護膜を形成する工程と、を有し、
前記レジストパターン除去後、前記導電性薄膜を除去して、前記化合物層及び前記上部電極を露出させる請求項１に記載の光電変換装置の製造方法。
【請求項４】
前記保護膜を形成する工程では、前記上部電極上に、遮光性を有する導電性薄膜からなる保護膜を成膜し、
前記レジストパターン除去後、前記遮光性を有する導電性薄膜に開口部を形成して、前記上部電極を露出させる請求項１に記載の光電変換装置の製造方法。
【請求項５】
前記開口部形成後、パターニングされた前記光電変換層に対して、窒素、酸素、又はこれらの混合ガスのプラズマ処理によるクリーニング処理を行う請求項４に記載の光電変換装置の製造方法。
【請求項６】
前記保護膜を形成する工程では、絶縁膜化処理を行って、前記上部電極の外側の部分の前記光電変換層の表面層に絶縁層からなる前記保護膜を形成する請求項１に記載の光電変換装置の製造方法。
【請求項７】
前記保護膜を形成する工程は、
絶縁膜化処理を行って、前記上部電極の外側の部分の前記光電変換層の表面層に絶縁層を形成する工程と、
前記上部電極上に遮光性を有する導電性薄膜を成膜し、前記絶縁層と前記遮光性を有する導電性薄膜とを含む前記保護膜を形成する工程と、を有し、
前記レジストパターン除去後、前記遮光性を有する導電性薄膜に開口部を形成して、前記上部電極を露出させる請求項６に記載の光電変換装置の製造方法。
【請求項８】
前記絶縁膜化処理は、窒素リッチ雰囲気中、又は酸素リッチ雰囲気中での熱処理である請求項６又は７に記載の光電変換装置の製造方法。
【請求項９】
前記レジストパターン除去後、前記上部電極を露出させる前に、パターニングされた前記光電変換層に対して、水素プラズマ処理によるダメージ修復処理を行う請求項３、４、又は７に記載の光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、及びその製造方法に関し、特に詳しくはフォトダイオードと薄膜トランジスタとを有する受光画素がアレイ状に配列された基板を用いた光電変換装置、及びその製造方法に関する。
【背景技術】
【０００２】
光電変換装置であるフォトセンサーは、可視光を光電変換するフォトダイオードと、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）とを配置したＴＦＴアレイ基板を備えたフラットパネルである。このフォトセンサーは、密着イメージセンサーやＸ線撮像表示装置などに適用され、広く用いられている。特に、ＴＦＴアレイ基板上にＸ線を可視光に変換するシンチレーターを設けることにより構成されるフラットパネルＸ線撮像表示装置（Flat Panel Detector：ＦＰＤ）は、医療産業等への適用が有望な装置である。
【０００３】
Ｘ線画像診断の分野では、精密画像（静止画）とリアルタイム画像観察（動画）とが使い分けられている。静止画の撮影には、主にＸ線フィルムが今尚使用されている。一方、動画の撮影には、光電子増倍管とＣＣＤを組み合わせた撮像管（イメージインテンシファイア）が使用されている。Ｘ線フィルムは、空間分解能が高い反面、感度が低く静止画しか撮影できない。また、Ｘ線フィルムは、撮影後に現像処理を必要とし、即時性に欠けるといった欠点がある。一方、撮像管は、感度が高く動画の撮影が可能である反面、空間分解能が低い。また、撮像管は、真空デバイスであるため大型化に限界があるといった欠点がある。
【０００４】
ＦＰＤには、ＣｓＩなどのシンチレーターによってＸ線を光に変換後、フォトダイオードにより電荷へ変換する間接変換方式と、Ｓｅを代表とするＸ線検出素子によりＸ線を直接電荷へ変換する直接変換方式がある。間接変換方式は、直接変換方式に比べて、量子効率が高く、シグナル／ノイズ比（Ｓ／Ｎ比）に優れ、少ない被爆線量で透視、撮影が可能である。間接変換方式のＦＰＤのアレイ基板に関する構造や製造方法については従来から開示がなされている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１０１９２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＦＰＤのアレイ基板においては、フォトセンサーの感度やノイズ等に影響を与えるフォトダイオードの形成は重要となる。フォトダイオードは、下部電極上に形成された光電変換層であるアモルファスシリコン層の上に、透明導電膜からなる上部電極を設けた構成が一般的である。しかしながら、アモルファスシリコン層をエッチングするプロセスにおいて、このアモルファスシリコン層のパターン端部にダメージが入り、その結果、フォトダイオードのリーク電流の増大を招くという問題があった。また、ダメージを受けたアモルファスシリコン層のパターン端部では、電荷がトラップされ、電荷移動の応答速度が低下する。その結果、残像の増大を招くという問題があった。
【０００７】
本発明は、上記のような問題点を解消するためになされたものであり、高い性能を有する光変換装置、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明にかかる光電変換装置は、基板上に形成された薄膜トランジスタと、前記薄膜トランジスタと電気的に接続されたフォトダイオードと、を備え、前記フォトダイオードは、前記薄膜トランジスタのドレイン電極と接続する下部電極と、前記下部電極の上に形成された光電変換層と、前記光電変換層上に透明導電膜によって形成され、上面視で前記光電変換層の上面に内包されるよう形成された上部電極と、前記上部電極の外側の部分の前記光電変換層の上面を保護するよう設けられた保護膜と、を備えるものである。
【０００９】
また、本発明にかかる光電変換装置の製造方法は、薄膜トランジスタと、前記薄膜トランジスタと電気的に接続されたフォトダイオードとを有する光電変換装置の製造方法であって、基板上に、前記フォトダイオードを構成する、下部電極、光電変換層、及び透明導電膜からなる上部電極をこの順に成膜する工程と、成膜された前記上部電極をパターニングする工程と、少なくとも前記上部電極の外側の部分の前記光電変換層の表面を保護する保護膜を形成する工程と、前記保護膜の上層に、上面視で前記上部電極を内包するレジストパターンを形成する工程と、前記レジストパターンをマスクとして、前記保護膜と前記光電変換層とをパターニングする工程と、前記レジストパターンを除去する工程と、を備えるものである。
【発明の効果】
【００１０】
本発明によれば、高い性能を有する光変換装置、及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る光電変換装置に用いられるアレイ基板の構成を示す平面図である。
【図２】図１のII−II断面図である。
【図３】実施の形態１に係るアレイ基板の端子部の構成例を示す断面図である。
【図４】実施の形態１に係るアレイ基板を用いた光電変換装置及びＸ線撮像装置を説明するためのイメージ図である。
【図５】実施の形態１に係るアレイ基板の製造工程を示した断面図である。
【図６】実施の形態１に係るアレイ基板の製造工程を示した断面図である。
【図７】実施の形態１に係るアレイ基板の製造工程を示した断面図である。
【図８】実施の形態１の別の実施例に係るアレイ基板の製造工程を示した断面図である。
【図９】実施の形態２に係る光電変換装置に用いられるアレイ基板の構成を示す平面図である。
【図１０】図９のX−X断面図である。
【図１１】実施の形態２に係るアレイ基板の製造工程を示した断面図である。
【図１２】実施の形態２の別の実施例に係るアレイ基板の製造工程を示した断面図である。
【図１３】実施の形態２のさらに別の実施例に係るアレイ基板の製造工程を示した断面図である。
【図１４】実施の形態２のまたさらに別の実施例に係るアレイ基板の製造工程を示した断面図である。
【図１５】実施の形態３に係る光電変換装置に用いられるアレイ基板の構成を示す平面図である。
【図１６】図１５のXVI−XVI断面図である。
【図１７】実施の形態３に係るアレイ基板の製造工程を示した断面図である。
【図１８】実施の形態３の別の実施例に係るアレイ基板の製造工程を示した断面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略されている。
【００１３】
実施の形態１．
本実施の形態１に係るフォトセンサー（光電変換装置）について、図１及び図２を用いて説明する。図１は、実施の形態１に係る光電変換装置に用いられるアレイ基板の構成を示す平面図である。図２は、図１のII−II断面図である。
【００１４】
アレイ基板には、受光画素領域がアレイ状に配列されている。図１では、受光画素領域の１つを示している。各受光画素領域には、図１及び図２に示すように、１つのフォトダイオード１００と１つの薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）１０１とが設けられている。従って、アレイ基板上には、フォトダイオード１００及びＴＦＴ１０１がアレイ状に配列されている。フォトダイオード１００は、ＴＦＴ１０１と電気的に接続されている。
【００１５】
ここで、フォトダイオード１００及びＴＦＴ１０１がアレイ状に形成された領域を素子領域とし、その外側の領域を周辺領域とする。例えば、素子領域は矩形状に形成され、周辺領域は額縁状に形成されている。そして、周辺領域は、素子領域に形成されている配線の端子部分よりも外側に形成される。従って、アレイ基板の中央に素子領域が配置され、この素子領域の外側に配線の端子が形成された端子領域が配置される。さらに、端子領域の外側に周辺領域が配置される。
【００１６】
素子領域には、複数のゲート配線２と複数のデータ配線１５とが形成されている。複数のゲート配線は平行に設けられている。同様に、複数のデータ配線１５は平行に設けられている。図１では、ゲート配線２は横方向に延在して形成され、データ配線１５が縦方向に延在して形成されている。ゲート配線２のうち、ＴＦＴ１０１を構成する部分がゲート電極として機能する。データ配線１５は、ＴＦＴ１０１のソース電極６に接続されている。ゲート配線２とデータ配線１５とは、ゲート絶縁膜３、第１パッシベーション膜８、及び第２パッシベーション膜１４を介して互いに交差するように形成されている。
【００１７】
ゲート配線２は、横一列に配列されたＴＦＴ１０１にゲート信号を供給する。これにより、横一列のＴＦＴ１０１が同時にＯＮする。データ配線１５は、縦一列に配列された複数のＴＦＴ１０１からデータを順次読み出す。隣接するゲート配線２と隣接するデータ配線１５とで区画される領域が受光画素領域となる。従って、光電変換装置は、２次元アレイ光検出器である。
【００１８】
ゲート配線２は、ガラス等の透明な絶縁性の基板１上に形成されている。ゲート配線２は、アルミ（Ａｌ）などの低抵抗金属材料を主成分とする金属によって、例えば１５０〜３００ｎｍの膜厚で形成されている。低抵抗金属材料を用いることによって、ゲート配線２を低抵抗化でき、大型の光電変換装置を形成することが可能となる。Ａｌを主成分とする金属として、ＡｌＮｉＮｄ等のＮｉを含むＡｌ合金、すなわちＡｌ−Ｎｉ合金を用いることができる。勿論、その他のＡｌ合金であってもよい。また、ゲート配線２に適用可能な材料として、Ａｌに代えて低抵抗金属材料である銅（Ｃｕ）等も好適に適用することができる。なお、図２では、ゲート配線２の端面が基板１に対して垂直に形成されている場合について例示的に記したが、テーパー状に形成されていることが好ましい。これにより、上層に形成される層の被膜性が向上し、断線等に起因する不良を低減することができる。
【００１９】
ゲート配線２を覆うように、ゲート絶縁膜３が形成されている。ゲート絶縁膜３の膜厚は、例えば２００〜４００ｎｍである。なお、ここでは図示していないが、端子領域の外側に設けられた周辺領域では、基板１端部のゲート絶縁膜３が除去されている。
【００２０】
そして、ゲート絶縁膜３上には、ＴＦＴ１０１の形成領域に半導体層４が設けられている。すなわち、半導体層４はゲート配線２と重なるようゲート絶縁膜３の上に形成され、この半導体層４と重複する領域のゲート配線２がゲート電極となる。半導体層４は、ゲート絶縁膜３を介してゲート電極と対向するよう島状に設けられている。例えば、半導体層４は、水素原子が添加されたアモルファスシリコン（以下、ａ−Ｓｉ：Ｈとする）によって、１００〜２００ｎｍの膜厚で形成されている。
【００２１】
半導体層４上の両端に、導電性不純物がドーピングされたオーミックコンタクト層５がそれぞれ形成されている。オーミックコンタクト層５に対応する半導体層４の領域は、ソース・ドレイン領域となる。具体的には、図２中の左側のオーミックコンタクト層５に対応する半導体層４の領域がソース領域となる。そして、図２中の右側のオーミックコンタクト層５に対応する半導体層４の領域がドレイン領域となる。このように、半導体層４の両端にはソース・ドレイン領域が形成されている。そして、半導体層４のソース・ドレイン領域に挟まれた領域がチャネル領域となる。半導体層４のチャネル領域上には、オーミックコンタクト層５は形成されていない。例えば、オーミックコンタクト層５は、リン（Ｐ）等のｎ型不純物が高濃度にドーピングされたａ−Ｓｉ：Ｈ（以下、ｎ＋ａ−Ｓｉ：Ｈとする）によって、２０〜５０ｎｍの膜厚で形成されている。なお、チャネルを構成する部分の半導体層４の端面が基板１に対してテーパー状に形成されていることが好ましい。これにより、上層に形成される層の被膜性が向上し、断線等に起因する不良を低減することができる。
【００２２】
オーミックコンタクト層５の上に、ソース電極６及びドレイン電極７が形成されている。具体的には、ソース領域側のオーミックコンタクト層５上に、ソース電極６が形成されている。そして、ドレイン領域側のオーミックコンタクト層５の上に、ドレイン電極７が形成されている。ソース電極６及びドレイン電極７は、このオーミックコンタクト層５を介して半導体層４と接続する。このように、ボトムゲート型の逆スタガー構造ＴＦＴ１０１が構成されている。ＴＦＴ１０１は、ゲート配線２とデータ配線１５との交差点近傍に配置される。そして、ソース電極６及びドレイン電極７は、半導体層４のチャネル領域の外側へ延在するように形成されている。すなわち、ソース電極６及びドレイン電極７は、オーミックコンタクト層５と同様、半導体層４のチャネル領域上には形成されない。例えば、ソース電極６及びドレイン電極７は、Ｃｒなどの高融点金属膜によって５０〜３００ｎｍの膜厚で形成されている。なお、ソース電極６及びドレイン電極７として適用可能な材料は、前述したＣｒ等の高融点金属膜に限らず、Ｓｉとのオーミックコンタクトが取れる金属であればよい。
【００２３】
これらソース電極６、ドレイン電極７、及び半導体層４を覆うように、第１パッシベーション膜８が形成されている。すなわち、ＴＦＴ１０１が第１パッシベーション膜８によって覆われている。第１パッシベーション膜８には、ドレイン電極７に到達するコンタクトホールＣＨ１が形成されている。第１パッシベーション膜８は、例えば、誘電率の低い酸化珪素（ＳｉＯ２）によって２００〜４００ｎｍの膜厚で形成されている。第１パッシベーション膜８に適用可能な材料は、酸化珪素に限らず、ＳｉＮやＳｉＯＮ、あるいはこれら材料の積層膜でもよい。なお、ここでは図示していないが、端子領域の外側に設けられた周辺領域では、基板１端部の第１パッシベーション膜８が除去されている。
【００２４】
そして、第１パッシベーション膜８の上に、フォトダイオード１００が設けられている。フォトダイオード１００は、受光画素領域ごとに設けられている。フォトダイオード１００は、下部電極１０、光電変換層１１、及び上部電極１２を備えている。
【００２５】
下部電極１０は、コンタクトホールＣＨ１を介してドレイン電極７と接続するよう、第１パッシベーション膜８上に形成されている。下部電極１０は、ドレイン電極７上から受光画素領域内へと延在するように形成されている。ここでは、受光画素領域の中央に略矩形状の下部電極１０が配設されている。下部電極１０は、後述する光電変換層１１と電気的に接続し、フォトダイオード１００のカソード電極として機能する。下部電極１０は、例えば、Ｃｒなどの高融点金属からなる導電性薄膜によって５０〜２００ｎｍの膜厚で形成されている。
【００２６】
この下部電極１０上に、光電変換層１１が形成されている。光電変換層１１は、受光画素領域の中央に略矩形状に配設され、受光画素として機能する。ここでは、下部電極１０より小さい形状の光電変換層１１が、下部電極１０からはみ出さないよう、その内側に配設されている。すなわち、光電変換層１１は、下部電極１０に内包されるように形成されている。光電変換層１１は、基板１側から順に、ｎ型シリコン（ｎ−Ｓｉ）膜１１１、イントリンシックシリコン（ｉ−Ｓｉ）膜１１２、及びｐ型シリコン（ｐ−Ｓｉ）膜１１３が順次積層された３層構造を有している。
【００２７】
ｎ−Ｓｉ膜１１１は、リン（Ｐ）等のｎ型不純物がドープされたアモルファスシリコン膜により構成されている。ｎ−Ｓｉ膜１１１の膜厚は、例えば５〜１００ｎｍである。ｉ−Ｓｉ膜１１２は、イントリンシックのアモルファスシリコン膜により構成されている。ｉ−Ｓｉ膜１１２の膜厚は、例えば０．５〜２．０μｍである。ｐ−Ｓｉ膜１１３は、ボロン（Ｂ）等のｐ型不純物がドープされたアモルファスシリコン膜により構成されている。ｐ−Ｓｉ膜１１３の膜厚は、例えば１０〜８０ｎｍである。
【００２８】
そして、光電変換層１１の上に、透明導電膜からなる上部電極１２が設けられている。上部電極１２は、光電変換層１１と電気的に接続し、フォトダイオード１００のアノード電極として機能する。この上部電極１２は、光電変換層１１上の領域のうちの大部分に形成されている。本実施の形態１では、光電変換層１１の上面より一回り小さい上部電極１２が設けられている。すなわち、上面視で上部電極１２が光電変換層１１の上面に内包されるよう、光電変換層１１の上面よりも小さく形成されている。上部電極１２は、例えば、酸化インジウム（ＩＴＯ）を含む透明導電膜によって５０〜３００ｎｍの膜厚で形成されている。
【００２９】
また、本実施の形態１では、上部電極１２の外側の部分の光電変換層１１の上に、Ｓｉと金属の化合物からなる化合物層２０が設けられている。この化合物層２０は、上部電極１２と重複しない部分の光電変換層１１の上面に形成されている。具体的には、上部電極１２に覆われていない部分の、ｐ−Ｓｉ膜１１３の表面層に、化合物層２０が形成されている。化合物層２０は、上面視で上部電極１２を囲むよう、光電変換層１１の上面の周縁部に設けられている。化合物層２０は、光電変換層１１の上面の端部近傍に設けられている。
【００３０】
このように、化合物層２０は、上部電極１２より外側の部分の光電変換層１１の上面を保護するよう設けられた保護膜である。すなわち、上部電極１２からはみ出した部分の光電変換層の上面を化合物層２０が保護している。化合物層２０は、例えば、ＳｉとＣｒの化合物によって形成されている。なお、Ｓｉと化合物を形成するための金属は、Ｃｒに限定されるものではなく、Ｓｉと化合物を形成可能な他の金属であってもよい。
【００３１】
このように構成されたフォトダイオード１００は、受光した光を電荷に変換する。ここで、本実施の形態１のフォトダイオード１００には、上述したように化合物層２０が設けられているため、ｐ型シリコン膜１１３の上部電極１２に覆われていない部分の抵抗を低くできる。従って、フォトダイオード１００のアノード周辺の電荷移動の応答性を向上できる。
【００３２】
これら上部電極１２、化合物層２０、光電変換層１１、及び下部電極１０を覆うように、第２パッシベーション膜１４が形成されている。第２パッシベーション膜１４は、フォトダイオード１００及びＴＦＴ１０１を被覆するように、基板１上の略全面に設けられている。ここでは、第２パッシベーション膜１４は、後述するバイアス配線１６及びデータ配線１５にかかる付加容量を低減するため、誘電率の低い酸化珪素膜によって、膜厚０．５〜１．５μｍに形成されている。なお、第２パッシベーション膜１４は、前述の酸化珪素膜などの塗布型ではない透明絶縁膜の単層構造に限らず、積層構造でもよい。第２パッシベーション膜１４は、積層構造の場合、例えばＳｉＯ２／ＳｉＮ／ＳｉＯ２などの積層膜でもよく、また、塗布型ではない透明絶縁膜の上に塗布型の透明絶縁膜が積層された積層膜であってもよい。さらに、第２パッシベーション膜１４は、ＳＯＧ膜など塗布型の透明絶縁膜の単層構造でもよい。
【００３３】
上部電極１２上には、第２パッシベーション膜１４を貫通するコンタクトホールＣＨ３が形成されている。また、ソース電極６上には、第１パッシベーション膜８及び第２パッシベーション膜１４を貫通するコンタクトホールＣＨ２が形成されている。このように、第２パッシベーション膜１４の表面から、ソース電極６に到達するコンタクトホールＣＨ２と、上部電極１２に到達するコンタクトホールＣＨ３とが設けられている。コンタクトホールＣＨ２、ＣＨ３は、図２に示すように、その側面が基板１に対してテーパー状に形成されていることが好ましい。これにより、上層に形成される層の被膜性が向上し、断線等に起因する不良を低減することができる。
【００３４】
第２パッシベーション膜１４上には、コンタクトホールＣＨ２を介してソース電極６と接続するデータ配線１５が設けられている。データ配線１５は、フォトダイオード１００において変換された電荷を読み出すための配線である。
【００３５】
また、第２パッシベーション膜１４上には、コンタクトホールＣＨ３を介して上部電極１２と接続するバイアス配線１６が設けられている。バイアス配線１６は、データ配線１５と同じ層によって形成されている。バイアス配線１６は、上部電極１２を介して光電変換層１１と電気的に接続する。バイアス配線１６は、光が当たらないときにＯＦＦ状態を作るため、フォトダイオード１００に逆バイアスを供給する。バイアス配線１６は、フォトダイオード１００上を通過するように形成される。そして、バイアス配線１６は、データ配線１５と同様、ゲート配線２と交差し、素子領域より外で隣接する受光画素領域のバイアス配線１６と電気的に繋がっている。従って、素子領域内には、複数のバイアス配線１６が形成される。複数のバイアス配線１６は平行に設けられている。バイアス配線１６は、隣接するデータ配線１５間に配置されている。バイアス配線１６とデータ配線１５は互いに略平行となるように配設されている。
【００３６】
さらに、第２パッシベーション膜１４上には、ＴＦＴ１０１を遮光するための遮光層１７が形成されている。遮光層１７は、ＴＦＴ１０１の上層に配設されている。遮光層１７は、データ配線１５及びバイアス配線１６と同じ層によって形成されている。ここでは、例えば、バイアス配線１６の幅広部分により遮光層１７が構成される。すなわち、バイアス配線１６は、ゲート配線２との交差位置において、幅広に形成され、ＴＦＴ１０１を覆っている。
【００３７】
これらデータ配線１５、バイアス配線１６、及び遮光層１７は、Ａｌ合金を含む導電膜によって形成されている。Ｎｉを含むＡｌ合金（Ａｌ−Ｎｉ合金）は、抵抗が低く、かつ耐熱性に優れ、かつ導電膜とのコンタクト特性に優れているので、データ配線１５及びバイアス配線１６を構成する導電膜として好適である。ここでは、例えば、膜厚０．５〜１．５μｍのＡｌＮｉＮｄによって形成されている。データ配線１５、バイアス配線１６、及び遮光層１７は、Ａｌ−Ｎｉ合金の単層膜としてもよいが、少なくともその最上層もしくは最下層にＡｌ−Ｎｉ合金膜が形成された積層膜としてもよい。例えば、ＡｌＮｉＮｄと、ＭｏやＭｏ合金、又はＣｒなどの高融点金属との積層膜としてもよい。最上層にＡｌ−Ｎｉ合金膜がある場合、現像液との反応を抑制するため、さらにその表面を窒化層としてもよい。なお、遮光層１７は、必ずしもバイアス配線１６と同一の材料で形成する必要はなく、ＴＦＴ１０１が遮光可能なように配設されていればよい。
【００３８】
そして、データ配線１５、バイアス配線１６、及び遮光層１７を覆うように、第３パッシベーション膜１８が形成されている。例えば、第３パッシベーション膜１８は、ＳｉＮによって形成されている。この第３パッシベーション膜１８上に、第４パッシベーション膜１９がさらに形成されている。第４パッシベーション膜１９は、表面が平坦な膜であり、例えば有機樹脂などからなる。
【００３９】
このように構成された光電変換装置では、フォトダイオード１００のアノードがバイアス配線１６に接続され、カソードがＴＦＴ１０１のドレインに接続されている。そして、ＴＦＴ１０１のソースはデータ配線１５に接続され、ゲートがゲート配線２に接続されている。フォトダイオード１００は、受光した光を電荷に変換する。変換されたフォトダイオード１００からの電荷を、データ配線１５は、ＴＦＴ１０１を介して読み出す。具体的には、ゲート配線２に供給されるゲート信号によって、ＴＦＴ１０１をＯＮしていく。これによって、各受光画素からの電荷がＴＦＴ１０１を介してデータ配線１５に読み出される。
【００４０】
続いて、アレイ基板の端子領域の構成について、図３を用いて説明する。図３は、実施の形態１に係るアレイ基板の端子部の構成例を示す断面図である。前述したように、フォトダイオード１００とＴＦＴ１０１とがアレイ状に配列された素子領域の外側には、端子領域が設けられている。ゲート配線２、データ配線１５、及びバイアス配線１６は、素子領域の外側まで引き出され、これらの引き出し配線は端子領域まで延在されている。そして、端子領域には、ゲート配線２のゲート端子、データ配線１５のデータ端子、バイアス配線１６のバイアス端子が配設されている。これらの端子は、各引き出し配線の端部近傍に形成されている。各端子は、表面側に露出しており、外部の配線に接続される。なお、各端子の外側には、ショートリング配線が形成されていてもよい。
【００４１】
図３（ａ）は、実施の形態１に係るアレイ基板の端子部の一構成例を示す断面図である。図３（ａ）において、第１パッシベーション膜８の上に、配線変換パターン２３が形成されている。この配線変換パターン２３は、下部電極１０と同じ層に形成されている。配線変換パターン２３上には、第２パッシベーション膜１４を貫通するコンタクトホールＣＨ４が形成されている。すなわち、第２パッシベーション膜１４の表面から、配線変換パターン２３に到達するコンタクトホールＣＨ４が形成されている。また、第２パッシベーション膜１４の上に、引き出し配線２４が形成されている。引き出し配線２４は、コンタクトホールＣＨ４を介して配線変換パターン２３に接続されている。配線変換パターン２３は、引き出し配線２４よりも基板端側に形成されている。
【００４２】
さらに、配線変換パターン２３上には、第２パッシベーション膜１４を貫通するコンタクトホールＣＨ５と、第３パッシベーション膜１８及び第４パッシベーション膜１９を貫通するコンタクトホールＣＨ６が形成されている。コンタクトホールＣＨ６は、上面視でコンタクトホールＣＨ５を内包するよう、コンタクトホールＣＨ５よりも大きく形成されている。これらコンタクトホールＣＨ５、ＣＨ６を介して配線変換パターン２３と接続する端子引き出し電極２２が、第４パッシベーション膜１９上に形成されている。端子引き出し電極２２は、コンタクトホールＣＨ５、ＣＨ６を覆うように設けられている。すなわち、端子引き出し電極２２は、コンタクトホールＣＨ５の底面から第４パッシベーション膜１９の表面まで延在するように配設されている。端子引き出し電極２２は、上面視でコンタクトホールＣＨ６を内包するよう、コンタクトホールＣＨ６よりも大きく形成されている。
【００４３】
端子引き出し電極２２は、コンタクトホールＣＨ５、ＣＨ６を介して配線変換パターン２３に接続されている。すなわち、端子引き出し電極２２は、配線変換パターン２３を介して引き出し配線２４と電気的に接続する。端子引き出し電極２２は、例えば、透明導電膜によって形成されている。端子引き出し電極２２は、配線変換パターン２３等との良好なコンタクトを得るため、導電膜と透明導電膜の積層膜としてもよい。このように、端子引き出し電極２２は、引き出し配線２４の端子パッドとして機能する。端子引き出し電極２２は、端子領域に形成され、それぞれの配線を外部と接続するための引き出し端子となる。引き出し配線２４は、例えば、データ配線１５から延在されたデータ配線１５の引き出し配線、又はバイアス配線１６から延在されたバイアス配線１６の引き出し配線とすることができる。配線変換パターン２３は、端子領域より外側でショートリング配線に接続されていてもよい。
【００４４】
図３（ｂ）は、実施の形態１に係るアレイ基板の端子部の別の構成例を示す断面図である。図３（ｂ）では、端子引き出し電極２２の形成される領域が図３（ａ）と異なっている。具体的には、端子引き出し電極２２は、コンタクトホールＣＨ６の内側において、コンタクトホールＣＨ５の底面から第２パッシベーション膜１４の表面まで延在するように配設されている。このように、端子引き出し電極２２が、コンタクトホールＣＨ６を覆わないで、コンタクトホールＣＨ５のみを覆うように設けられていてもよい。この構成では、端子引き出し電極２２は、上面視でコンタクトホールＣＨ６の内側のみに形成されるよう、コンタクトホールＣＨ６よりも小さく形成される。換言すると、端子引き出し電極２２のパターンよりも大きい寸法のコンタクトホールＣＨ６が形成される。
【００４５】
なお、配線変換パターン２３は、図３で示したように下部電極１０と同じ層によって形成される構成に限らず、例えばソース電極６及びドレイン電極７と同じ層など他の層によって形成される構成であってもよい。さらに、配線変換パターン２３は、１つの層によって形成される単層膜に限らず、複数層の導電膜の積層膜であってもよい。例えば、配線変換パターン２３が、ソース電極６及びドレイン電極７と同じ層からなる導電膜の上に、下部電極１０と同じ層からなる導電膜が積層された積層膜によって形成されていてもよい。
【００４６】
また、引き出し配線２４は、データ配線１５又はバイアス配線１６から延在された引き出し配線であると説明したが、ゲート絶縁膜３に設けられたコンタクトホールを介してゲート配線２と接続する、ゲート配線２の引き出し配線とすることもできる。このように引き出し配線２４がゲート配線２から引き出された引き出し配線である場合、引き出し配線２４を下部電極１０と同じ層、配線変換パターン２３をソース電極６及びドレイン電極７と同じ層によって形成した構成であってもよい。この場合は、ゲート絶縁膜３及び第１パッシベーション膜８を貫通するコンタクトホールを介してゲート配線２と引き出し配線２４とを接続し、第１パッシベーション膜８に設けられたコンタクトホールを介して引き出し配線２４と配線変換パターン２３とを接続する。
【００４７】
なお、図３では、各配線から引き出された引き出し配線２４を配線変換パターン２３に層変換してから端子引き出し電極２２に接続させた構成としたが、例えば各配線からそのまま層変換せずに端子引き出し電極２２直下まで延在させた引き回し配線を、直接、端子引き出し電極２２に接続させる構成など、その他の構成であってもよい。
【００４８】
このような構成のアレイ基板を用いて、公知の方法によりＸ線撮像装置等の光電変換装置を製造することができる。図４は、実施の形態１に係るアレイ基板を用いた光電変換装置及びＸ線撮像装置を説明するためのイメージ図である。例えば、図４（ａ）に示すように、第４パッシベーション膜１９上に、ＣｓＩ等からなるＸ線を可視光に変換するシンチレーター４１を蒸着し、図４（ｂ）に示すように、低ノイズアンプとＡ／Ｄコンバーターなどを有するデジタル回路４２、ＴＦＴ１０１を駆動するドライバー回路４３、及び電荷を読み出す読み出し回路４４を接続することにより、光電変換装置４５を作成することができる。そして、このような光電変換装置４５を用いて、図４（ｃ）に示すようなＸ線撮像装置を作成することができる。
【００４９】
次に、本実施の形態１に係るアレイ基板の製造方法について、図５〜図７を用いて説明する。図５〜図７は、実施の形態１に係るアレイ基板の製造工程を示した断面図である。なお、これらの図は、図２に対応する箇所における製造工程毎の断面図である。また、以下の製造工程は一例であって、下記態様に限定されるものではない。
【００５０】
まず、基板１上に、第１導電性薄膜をスパッタリング法等により成膜する。基板１には、ガラス等の透明な絶縁性の基板を用いることができる。第１導電性薄膜としては、アルミ（Ａｌ）を主成分とする金属を用いることができる。例えば、ＡｌＮｉＮｄ等のＮｉを含むＡｌ合金を第１導電性薄膜として形成する。第１導電性薄膜の膜厚は、１５０〜３００ｎｍとする。
【００５１】
現像液との反応を抑えるためにＡｌＮｉＮｄの上に、窒化したＡｌＮｉＮｄＮ層を形成してもよい。また、ＡｌＮｉＮｄの代わりに、ＡｌＮｉＳｉやＡｌＮｉＭｇ等の他のＡｌ−Ｎｉ合金を使用してもよい。また、Ａｌ系膜に代えて、低抵抗金属材料であるＣｕ若しくはＣｕ合金を用いてもよい。この場合にも、Ａｌと同様にスパッタリング法により成膜することができる。さらに、第１導電性薄膜として、データ配線１５やバイアス配線１６と同じ材料を用いてもよく、その場合は生産効率が向上する。本実施の形態１においては、この第１導電性薄膜がフォトダイオード１００の形成の際に露出しない構造となっている。そのため、第１導電性薄膜として、ダメージにそれほど強くないＡｌやＣｕを主成分とする金属を用いることができる。従って、低抵抗な配線を形成できるので、大型の光電変換装置を形成することが可能となる。
【００５２】
次に、第１のフォトリソグラフィー工程により、ゲート配線２、ゲート電極等を形成するためのレジストパターンを形成する。そして、エッチング工程において、例えば、燐酸・硝酸・酢酸の混酸を用いて第１導電性薄膜をパターニングして、ゲート配線２、ゲート電極等を形成する。ゲート電極の断面形状をテーパー形状にすると、後工程の膜形成における断線不良などを低減することができる。なお、エッチング液としては、燐酸、硝酸及び酢酸の混酸に限定されるものではない。また、ウエットエッチングに代えてドライエッチングを適用してもよい。
【００５３】
次に、これらゲート配線２、ゲート電極等を覆うように、ゲート絶縁膜３、半導体層４となる材料、及びオーミックコンタクト層５となる材料を、この順に成膜する。プラズマＣＶＤ法などにより、これらを基板１全面に成膜する。例えば、半導体層４となる材料にはａ−Ｓｉ：Ｈ、オーミックコンタクト層５となる材料にはｎ＋ａ−Ｓｉ：Ｈをそれぞれ用いることができる。ゲート絶縁膜３を膜厚２００〜４００ｎｍ、半導体層４となる膜を膜厚１００〜２００ｎｍ、オーミックコンタクト層５となる膜を膜厚２０〜５０ｎｍの範囲で成膜する。
【００５４】
なお、光電変換装置は、高い電荷読み出し効率が求められ、駆動能力の高いトランジスタが求められる。そのため、半導体層４となる膜を２ステップに分割して成膜し、トランジスタの高性能化を図ってもよい。その場合の成膜条件として、１層目は低速レートで良質な膜を形成し、残りを高速レートで成膜する。
【００５５】
次に、第２のフォトリソグラフィー工程により、半導体層４のパターンを得るためのレジストパターンを形成する。そして、エッチング工程で、半導体層４となる膜とオーミックコンタクト層５となる膜とを、アイランド状にパターニングする。これにより、半導体層４上にオーミックコンタクト層５となる膜が積層された島状の積層パターンが形成される。エッチングは、例えばＳＦ６とＨＣｌの混合ガスを用いたプラズマを用いて行う。なお、チャネルの断面形状をテーパー形状にすると、後工程の膜形成における断線不良等を低減することができる。なお、エッチングガスとしてＳＦ６とＨＣｌの混合ガスを例として挙げたが、この例に限定されるものではない。
【００５６】
次に、第３のフォトリソグラフィー工程により、基板周辺（不図示）のみを開口するレジストパターンを形成する。そして、基板１上の周辺領域（不図示）のゲート絶縁膜３をエッチング工程により除去する。エッチングは、例えばＣＦ４とＯ２の混合ガスのプラズマを用いてパターニングする。エッチングガスとしては、この例に限定されるものではない。
【００５７】
次に、ソース電極６、ドレイン電極７を形成するための第２導電性薄膜を成膜する。第２導電性薄膜の形成は、スパッタリング法等を用いて、Ｃｒなどの高融点金属膜を成膜することにより行う。膜厚は５０〜３００ｎｍとする。なお、第２導電性薄膜として適用可能な材料は、高融点金属膜に限らず、Ｓｉとのオーミックコンタクトがとれる金属であればよい。
【００５８】
次に、第４のフォトリソグラフィー工程により、ソース電極６とドレイン電極７を形成するためのレジストパターンを形成する。そして、エッチング工程において、例えば、硝酸セリウムアンモニウムと硝酸の混酸を用いて第２導電性薄膜をパターニングする。これにより、ソース電極６及びドレイン電極７が形成される。その後、形成した電極をマスクとして、例えばＳＦ６とＨＣｌの混合ガスを用いたプラズマを用いて、オーミックコンタクト層５となる膜のエッチングを行う。すなわち、島状にパターニングされたオーミックコンタクト層５となる膜のうち、ソース電極６又はドレイン電極７に覆われずに露出した部分をエッチングにより除去する。これにより、図５（ａ）に示すように、ソース電極６とドレイン電極７との間にチャネル領域が設けられた半導体層４及びオーミックコンタクト層５が形成される。
【００５９】
ここまでの工程で、４回のフォトリソグラフィー工程を実施しているが、シリコンアイランド化と、ソース電極６及びドレイン電極７の形成と、オーミックコンタクト層５のチャネルエッチ形成とを行う第２、第４のフォトリソグラフィー工程において、複数階調露光を利用してもよい。複数階調露光は、グレートーンマスク、ハーフトーンマスク等を用いた露光技術である。複数階調露光技術を用いることで、１回のフォトリソグラフィー工程でソース電極６、ドレイン電極７、半導体層４、及びオーミックコンタクト層５のパターンを形成することができる。これにより、使用するマスク数を減らすことができる。
【００６０】
なお、ソース電極６とドレイン電極７を形成するためのエッチング液として、硝酸セリウムアンモニウムと硝酸の混酸を挙げ、オーミックコンタクト層５のエッチングガスとしてＳＦ６とＨＣｌの混合ガスを挙げたが、エッチング液及びエッチングガスはこの限りではない。さらに、ＴＦＴの特性を向上させるために、後述する第１パッシベーション膜８を形成する前に、水素ガスを用いたプラズマ処理を行い、バックチャネル側、すなわち半導体層４の表面を荒らしてもよい。以上の工程により、ＴＦＴ１０１が形成される。
【００６１】
次に、プラズマＣＶＤ等の方法で、第１パッシベーション膜８を成膜する。第１パッシベーション膜８としては、誘電率の低い酸化珪素（ＳｉＯ２）膜を、膜厚２００〜４００ｎｍで形成する。
【００６２】
そして、第５のフォトリソグラフィー工程及びエッチング工程により、ドレイン電極７と下部電極１０とをコンタクトさせるためのコンタクトホールＣＨ１を形成する。エッチングには、例えば、ＣＦ４とＯ２の混合ガスのプラズマを用いることができる。これにより、図５（ｂ）に示す構成となる。
【００６３】
なお、エッチングガスにＣＦ４とＯ２の混合ガスを挙げたが、エッチングガスの種類はこの限りではない。また、第１パッシベーション膜８として酸化珪素の例を挙げたが、この限りではない。第１パッシベーション膜８として、ＳｉＮやＳｉＯＮ、あるいはこれらの積層膜を用いてもよく、この場合は、上記ガスに水素、窒素、ＮＨ３を加えて形成する。
【００６４】
続いて、フォトダイオード１００の下部電極１０となる第３導電性薄膜１０ａを、スパッタリング法等により成膜する。第３導電性薄膜１０ａは、Ｃｒ等の高融点金属膜等を用いることができる。第３導電性薄膜１０ａの膜厚は、５０〜２００ｎｍとする。
【００６５】
次に、プラズマＣＶＤ法により、光電変換層１１を形成するためのｎ型シリコン膜１１１、イントリンシックシリコン膜１１２、ｐ型シリコン膜１１３を成膜する。具体的には、ｎ型シリコン膜１１１として、Ｐドープしたアモルファスシリコン膜であるｎ型ａ−Ｓｉ膜、イントリンシックシリコン膜１１２としてノンドープのアモルファスシリコン膜であるｉ型ａ−Ｓｉ膜、ｐ型シリコン膜１１３としてＢドープしたアモルファスシリコン膜であるｐ型ａ−Ｓｉ膜を、真空状態を維持したまま、連続的に成膜する。ｎ型シリコン膜１１１の膜厚は５〜１００ｎｍ、イントリンシックシリコン膜１１２の膜厚は０．５〜２．０μｍ、ｐ型シリコン膜１１３の膜厚は１０〜８０ｎｍとすることが好ましい。
【００６６】
ｎ型シリコン膜１１１の成膜は、０．２〜１．０％のＰＨ３を、イントリンシックシリコン膜１１２の成膜条件のガスに混合した成膜ガスを用いて行う。また、ｐ型シリコン膜１１３の成膜は、０．２〜１．０％のＢ２Ｈ６を、イントリンシックシリコン膜１１２の成膜条件のガスに混合した成膜ガスを用いて行う。これにより、図５（ｃ）に示す構成となる。
【００６７】
ｐ型シリコン膜１１３は、イオンシャワードーピング方法、又はイオン注入方法により、イントリンシックシリコン膜１１２の上層部にＢを注入して形成してもよい。なお、イオン注入によりｐ型シリコン膜１１３を形成する場合には、それに先立ってイントリンシックシリコン膜１１２の表面に膜厚５〜４０ｎｍのＳｉＯ２膜を形成してもよい。これにより、Ｂを注入する際のダメージを軽減させることができる。この場合、イオン注入後にＳｉＯ２膜をＢＨＦ等により除去してもよい。
【００６８】
続いて、上部電極１２を形成するための第４導電性薄膜を成膜する。第４導電性薄膜として、ＩＴＯなどの透明導電膜をスパッタリング法等により成膜する。第４導電性薄膜の膜厚は、５０〜３００ｎｍとする。ここでは、基板の加熱を行わない条件下のもと、非結晶状態の透明導電膜を成膜するのが望ましい。
【００６９】
第４導電性薄膜の成膜後、第６のフォトリソグラフィー工程により、上部電極１２を得るためのレジストパターンを形成する。そして、エッチングにより、第４導電性薄膜をパターニングする。これにより、図６（ｄ）に示すように、後続の工程でパターニングされる光電変換層１１より加工マージン分以上小さい上部電極１２が形成される。
【００７０】
次に、本実施の形態１では、上部電極１２に覆われていない部分のｐ型シリコン膜１１３の表面に、化合物層２０を形成する。ここでは、熱処理を行って化合物層２０を形成する方法について説明する。具体的には、まず、化合物層２０を形成するための第５導電性薄膜を成膜する。第５導電性薄膜の成膜は、例えば、スパッタリング法等を用いて、Ｃｒなどの高融点金属膜を５０〜２００ｎｍ成膜することにより行う。その後、熱処理を行う。この熱処理により、上部電極１２を結晶化させるとともに、第５導電性薄膜とｐ型シリコン膜１１３とを反応させる。すなわち、熱処理は、上部電極１２の結晶化と、第５導電性薄膜とｐ型シリコン膜１１３との反応との両方を実現できる条件、例えば３００℃で行う。これにより、上部電極１２が非結晶透明導電膜から結晶性透明導電膜に変化するとともに、第５導電性薄膜と直接接している部分のｐ型シリコン膜１１３の表面層に、Ｓｉと金属の化合物からなる化合物層２０が形成される。
【００７１】
熱処理後、第５導電性薄膜のエッチングを行う。例えば、硝酸セリウムアンモニウムと硝酸の混酸を用いて第５導電性薄膜をエッチングする。これにより、第５導電性薄膜が除去され、図６（ｅ）に示すように、化合物層２０が表面に露出する。なお、ここでは、Ｓｉと化合物を形成する金属を第５導電性薄膜として成膜した後に熱処理を行って化合物層２０を形成したが、化合物層２０自体を第５導電性薄膜としてスパッタリング法等により成膜し、成膜した化合物層２０を追加のフォトリソグラフィー工程によりパターニングしてもよい。
【００７２】
ただし、前者の熱処理を行って化合物層２０を形成する方法は、化合物層２０の形成を透明導電膜の結晶化と同時に行うことができる。そのため、非結晶状態で成膜した後これを結晶化させた透明導電膜を上部電極１２として用いる場合に、工程数を削減できる。また、上部電極１２が結晶化されてから第５導電性薄膜のエッチングを行うことになるため、上部電極１２にダメージを与えることなく第５導電性薄膜を除去できる。従って、上部電極１２の透過率が低下するのを防止できる。これらのことから、前者の熱処理を行って化合物層２０を形成する方法は、非結晶状態で成膜した後これを結晶化させた透明導電膜を上部電極１２として用いる場合に好適である。
【００７３】
次いで、第７のフォトリソグラフィー工程により、光電変換層１１の形成領域にレジストパターンを形成する。ここでは、上部電極１２より一回り大きいレジストパターンを、上面視で上部電極１２を内包するように形成する。すなわち、上部電極１２のパターン端部と、上部電極１２のパターン端部近傍の化合物層２０とを覆うレジストパターンを形成する。そして、例えば、ＳＦ６とＨＣｌの混合ガスのプラズマを用いて、化合物層２０と、アモルファスシリコン層、すなわち、ｎ型シリコン膜１１１、イントリンシックシリコン膜１１２、及びｐ型シリコン膜１１３の３層と、をエッチングによりパターニングする。これにより、３層積層構造からなる光電変換層１１が形成されるとともに、化合物層２０が光電変換層１１の上面の周縁部において上部電極１２を囲う形状になる。なお、エッチングガスとしてＳＦ６とＨＣｌの混合ガスを挙げたが、一例であり、他のエッチングガスも好適に適用することができる。
【００７４】
その後、エッチングの際にマスクとして用いたレジストパターンをアッシング処理及び剥離処理により除去する。このうち、アッシング処理では、少なくともレジストパターンの変質層を除去する。このとき、本実施の形態１では、上部電極１２に覆われていない領域のアモルファスシリコン層（光電変換層１１）は化合物層２０が覆っているため、アッシングによるダメージを低減することができる。すなわち、従来の構成とは異なり、アッシング処理中、レジストパターンが後退した領域にアモルファスシリコン層が露出しなくなるため、光電変換層１１の端部にダメージが入り難い。従って、フォトダイオード１００のリーク電流を抑制することができる。このように、化合物層２０は、上部電極１２より外側の部分の光電変換層１１の上面を保護する保護膜となり、アモルファスシリコン層にダメージが入るのを抑止するダメージ抑止層として機能する。
【００７５】
次に、第８のフォトリソグラフィー工程により光電変換層１１のパターンより一回り大きいレジストパターンを形成し、第３導電性薄膜１０ａをパターニングする。これにより、図６（ｆ）に示すように、下部電極１０が形成される。なお、この際、端子領域の配線変換パターン２３も同時に形成する（図３参照）。以上の工程により、フォトダイオード１００が形成される。
【００７６】
次に、フォトダイオード１００を保護するための第２パッシベーション膜１４を成膜する。第２パッシベーション膜１４は、データ配線１５とバイアス配線１６にかかる付加容量を小さくするために、誘電率の低い酸化珪素膜を０．５〜１．５μｍの厚膜でＣＶＤ法若しくはスパッタ法等により成膜する。なお、第２パッシベーション膜１４の材料として酸化珪素膜を挙げたが、この限りではない。例えば、第２パッシベーション膜１４として、ＳｉＯ２／ＳｉＮ／ＳｉＯ２などの積層膜を形成してもよい。また、上述したＣＶＤ法若しくはスパッタ法等により成膜した絶縁膜の上に、ＳＯＧ（Spin On Glass）膜など塗布型の透明絶縁膜を積層して第２パッシベーション膜１４としてもよい。さらに、第２パッシベーション膜１４として、ＳＯＧ膜など塗布型の透明絶縁膜を単層で形成してもよい。
【００７７】
その後、第９のフォトリソグラフィー工程により、ソース電極６とデータ配線１５とを接続するコンタクトホールＣＨ２、及び上部電極１２とバイアス配線１６とを接続するコンタクトホールＣＨ３に対応するレジストパターンを形成する。そして、ＣＦ４とＡｒの混合ガスを用いたプラズマを用いて、コンタクトホールＣＨ２、ＣＨ３を開口する。これにより、図７（ｇ）に示す構成となる。
【００７８】
なお、この際、端子領域のコンタクトホールＣＨ４、ＣＨ５も同時に形成する（図３参照）。また、コンタクトホールの開口の際には、その断面がテーパー形状となるように加工すると上層の被覆性が向上し、断線等を低減することができる。
【００７９】
次に、データ配線１５、バイアス配線１６、遮光層１７、導電パターン２１を形成するために、第６導電性薄膜を成膜する。第６導電性薄膜としては、抵抗が低く、かつ耐熱性に優れ、かつ透明導電膜とのコンタクト特性に優れたＮｉを含むＡｌ合金を成膜する。例えば、第６導電性薄膜として、ＡｌＮｉＮｄを０．５〜１．５μｍの膜厚で成膜する。ＡｌＮｉＮｄの単層でもよい。また、ＡｌＮｉＮｄと、ＭｏやＭｏ合金、あるいはＣｒなどの高融点金属との積層でもよい。また、現像液との反応を抑えるために、ＡｌＮｉＮｄの上に、窒化したＡｌＮｉＮｄＮを形成してもよい。例えば、スパッタリング法により下地をＭｏ合金、その上に、ＡｌＮｉＮｄを連続成膜する。なお、上記ではＮｉを含むＡｌ合金を用いたが、低抵抗の配線構造であれば、Ｎｉを含むＡｌ合金に限定されるものではなく、透明導電膜とのコンタクト特性に優れた他の金属を用いてもよい。
【００８０】
次に、第１０のフォトリソグラフィー工程により、データ配線１５、バイアス配線１６、遮光層１７、引き出し配線２４に対応するレジストを形成する。ＡｌＮｉＮｄとＭｏの積層膜の場合は、例えば燐酸、硝酸、酢酸の混酸を用いてパターニングする。なお、エッチング液としては燐酸、硝酸及び酢酸の混酸を挙げたが、エッチング液の種類はこの限りではない。これにより、図７（ｈ）に示すように、ソース電極６と物理的及び電気的に接続されるデータ配線１５、上部電極１２と物理的及び電気的に接続されるバイアス配線１６が形成される。また、このとき同時に、ＴＦＴ１０１上に遮光層１７、端子領域に引き出し配線２４がそれぞれ形成される。
【００８１】
次に、データ配線１５、及びバイアス配線１６を保護するために、第３パッシベーション膜１８、第４パッシベーション膜１９を形成する。例えば、第３パッシベーション膜１８にＳｉＮを用い、第４パッシベーション膜１９に平坦化膜を用いる。これにより、図２に示す構成となる。
【００８２】
この後、第１１のフォトリソグラフィー工程により、端子との接続を取るためのコンタクトホールＣＨ６を形成するためのレジストパターンを端子領域に形成する。そして、ＣＦ４とＯ２の混合ガスのプラズマを用い、パターニングする。これにより、第３パッシベーション膜１８と第４パッシベーション膜１９を貫通するコンタクトホールＣＨ６が開口する（図３参照）。エッチングガスとしては、ＣＦ４とＯ２の混合ガスを挙げたが、用いるエッチングガスはこの限りではない。なお、第４パッシベーション膜１９として、感光性を持つ平坦化膜を用いてもよい。これにより、第１１のフォトリソグラフィー工程における第４パッシベーション膜１９のパターニングは、露光と現像処理によって行うことができる。
【００８３】
次に、端子引き出し電極２２となる導電膜を成膜する。電極材料は信頼性を確保するために、例えばアモルファスＩＴＯなどの透明導電膜を成膜する。次に、第１２のフォトリソグラフィー工程にて、端子形状のレジストパターンを形成する。例えば、シュウ酸を用いてエッチングすることで、端子引き出し電極２２を形成する。端子引き出し電極２２は、その後、アニールによりアモルファスＩＴＯを結晶化する。これにより、図３に示したように、コンタクトホールＣＨ５、又はコンタクトホールＣＨ５、ＣＨ６を介して配線変換パターン２３と接続される端子引き出し電極２２が形成される。なお、端子引き出し電極２２として、透明導電膜を用いたが、配線変換パターン２３との良好なコンタクトを得るために良好な導電膜と、透明導電膜との２層構造としてもよい。以上の工程を経て、本実施の形態１のアレイ基板が完成する。
【００８４】
このように、本実施の形態１では、上部電極１２の外側の部分のアモルファスシリコン層を覆う化合物層２０を形成してから、光電変換層１１となるアモルファスシリコン層をエッチングによりパターニングしている。これにより、アモルファスシリコン層のエッチングで用いたレジストパターンの少なくとも変質層を除去するためのアッシングで、化合物層２０が保護膜（ダメージ抑止層）となり、光電変換層１１のアッシングによるダメージを抑制することができる。従って、光電変換層１１の端部が受けるダメージを低減することができ、フォトダイオード１００のリーク電流を抑制できる。このように光入射の無い場合のノイズレベルを下げることで、Ｓ／Ｎ比の高い光変換装置を実現できる。
【００８５】
また、このようにして形成された化合物層２０は、上部電極１２の外側の部分の光電変換層１１の上面を保護する形状となり、これにより、ｐ型シリコン膜１１３の上部電極１２に覆われていない部分の抵抗を低くできる。従って、フォトダイオード１００のアノード周辺の電荷移動の応答性を向上でき、残像の少ない光電変換装置を実現することができる。これらのことから、本実施の形態１によれば、高い性能を有する光変換装置、及びその製造方法を提供することができる。
【００８６】
なお、実施の形態１では、第３のフォトリソグラフィー工程のパターンを用いて基板周辺のゲート絶縁膜３を除去する場合について例示的に説明をしたが、それに限定されるものではない。ソース電極６とドレイン電極７を形成した後に周辺のゲート絶縁膜３を除去してもよい。あるいは、オーミックコンタクト層５成膜後に基板周辺のオーミックコンタクト層５と半導体層４とゲート絶縁膜３とを同時に除去してもよい。また、コンタクトホールＣＨ１の形成工程において第１パッシベーション膜８とゲート絶縁膜３とを除去しても良い。この場合、ドレイン電極７のドライエッチダメージを少なくするエッチング条件で行うのが望ましい。さらに、本実施の形態１では、コンタクトホールＣＨ４、ＣＨ５をコンタクトホールＣＨ２、ＣＨ３の形成時に同時に形成したが、別の工程で形成してもよい。
【００８７】
また、実施の形態１では、第５導電性薄膜を除去するためのエッチングは、熱処理後、第７のフォトリソグラフィー工程前に行ったが、下部電極１０と第５導電性薄膜とがエッチング選択性をもつ材料の組み合わせである場合は、第５導電性薄膜を除去するためのエッチングを行うタイミングは第７のフォトリソグラフィー工程前でなくてもよい。このような材料の組み合わせは、例えば、下部電極１０としてＣｒ、第５導電性薄膜としてＭｏを用いる場合などである。これについて、図８を用いて説明する。図８は、実施の形態１の別の実施例に係るアレイ基板の製造工程を示した断面図である。図８は、図６（ｄ）の製造工程の後、図６（ｆ）の製造工程の前、に相当する一製造工程を示している。
【００８８】
この製造方法では、図６（ｄ）で示したように上部電極１２を形成した後、実施の形態１と同様、化合物層２０を形成するための第５導電性薄膜を成膜し、熱処理を行う。そして、そのあと第５導電性薄膜を除去するためのエッチングを行わずに、第７のフォトリソグラフィー工程を行う。すなわち、第５導電性薄膜の上にレジストパターンを形成し、第５導電性薄膜と、化合物層２０と、アモルファスシリコン層とをエッチングにより各々パターニングする。ここで、第５導電性薄膜が化合物層２０を覆っているため、エッチング時にレジストパターンが後退しても化合物層２０及びアモルファスシリコン層を第５導電性薄膜が保護する。従って、エッチングによる化合物層２０やアモルファスシリコン層へのダメージを回避できる。
【００８９】
エッチング後、アッシング処理及び剥離処理によりレジストパターンを除去すると、図８に示す構成となる。この段階では、図８に示すように、光電変換層１１上の上部電極１２と化合物層２０とを、第５導電性薄膜２１が覆う状態となっている。すなわち、ここでは化合物層２０と第５導電性薄膜２１とが、少なくとも上部電極１２より外側の部分の光電変換層１１の上面を保護する保護膜となる。そして、この保護膜がアモルファスシリコン層にダメージが入るのを抑止するダメージ抑止層として機能する。
【００９０】
その後、第５導電性薄膜２１を除去するためのエッチングを行うが、このエッチングは、第８のフォトリソグラフィー工程で形成したレジストパターンを用いた第３導電性薄膜１０ａのエッチングを行う前でも後でもよい。すなわち、光電変換層１１上の第５導電性薄膜２１を除去してから、第３導電性薄膜１０ａをパターニングして下部電極１０を形成してもよいし、第５導電性薄膜２１が光電変換層１１の上に設けられた状態のまま第３導電性薄膜１０ａをパターニングして下部電極１０を形成し、その後第５導電性薄膜２１を除去してもよい。これにより、図６（ｆ）に示した構成となる。
【００９１】
なお、第５導電性薄膜を除去する前に、光電変換層１１側面のダメージ修復処理を行ってもよい。ここでは、水素プラズマ雰囲気に基板１を暴露することにより、水素プラズマ処理を行う。上部電極１２が第５導電性薄膜に覆われている状態でダメージ修復処理を行うことができるので、上部電極１２が還元されることなく確実に光電変換層１１側面のダメージ修復を行うことができる。従って、フォトダイオード１００側面のリークパスを低減でき、フォトダイオード１００のリーク電流の更なる低減が可能となる。なお、ダメージ修復処理として水素プラズマ処理を行う場合は、光電変換層１１内部のＳｉ未結合手を水素終端することができるので、光電変換層１１内部のリークパス低減も可能である。
【００９２】
なお、本実施の形態１では、ｐ型シリコン膜１１３の膜厚として、リーク電流が少ない範囲である１０〜８０ｎｍを採用したが、１０ｎｍ以下の範囲とすることにより量子化効率を向上させることができることから、量子化効率を優先して１０ｎｍ以下の範囲を採用してもかまわない。更に、量子化効率の向上とリーク電流低減の両者が必要な場合には、適宜リーク電流を低減する別の手段などを組み合わせてもよい。
【００９３】
実施の形態２．
本実施の形態２に係るフォトセンサー（光電変換装置）について、図９及び図１０を用いて説明する。図９は、実施の形態２に係る光電変換装置に用いられるアレイ基板の構成を示す平面図である。図１０は、図９のX−X断面図である。本実施の形態２では、実施の形態１と異なる保護膜が上部電極１２からはみ出した部分の光電変換層１１の上面を保護するよう設けられていて、それ以外の構成については実施の形態１と同様であるため説明を省略する。
【００９４】
図９及び図１０において、本実施の形態２では、上部電極１２の外側の部分の光電変換層１１の上に、遮光性を有する導電性薄膜からなる遮光膜２５が設けられている。遮光膜２５は、Ｓｉ中に拡散しない金属、例えばＣｒ等によって形成されている。遮光膜２５は、上部電極１２上に開口部２５ａを有しており、枠状に形成されている。
【００９５】
そして、遮光膜２５は、光電変換層１１の端部を少なくとも覆っている。図９及び図１０では、遮光膜２５が、上部電極１２の外側の部分の光電変換層１１上から上部電極１２のパターン上まで延在され、上部電極１２の一部と重なるように形成されている場合について例示的に示したが、必ずしも重なる必要はない。ただし、電気的な面からは、遮光膜２５が上部電極１２と重なっている方が望ましい。なお、遮光膜２５の外形は、光電変換層１１の上面の外形と同一もしくは相似形状である。このように、遮光膜２５は、上部電極１２より外側の部分の光電変換層１１の上面を保護するよう設けられた保護膜である。
【００９６】
本実施の形態１のフォトダイオード１００には、上述したように遮光膜２５が設けられているので、ダメージの残りやすい領域である光電変換層１１の端部に入射する光を遮光することができる。これにより、ダメージの残りやすい領域である光電変換層１１の端部では、光入射時においても光による電荷が発生しなくなるため、電荷移動の応答速度が低下することを抑制できる。従って、残像の少ない光電変換装置を実現することができる。すなわち、ダメージを受けた光電変換層１１の端部では、変換された電荷がトラップされることで電荷移動の応答速度が低下するが、本実施の形態２では、入射する光を遮光膜２５により遮光することで、電荷自体をこの部分に発生させないようにし、電荷移動の応答速度が低下するのを抑制する。
【００９７】
次に、本実施の形態２に係るアレイ基板の製造方法について、図１１を用いて説明する。図１１は、実施の形態２に係るアレイ基板の製造工程を示した断面図である。なお、これらの図は、図１０に対応する箇所における製造工程毎の断面図である。また、以下の製造工程は一例であって、下記態様に限定されるものではない。本実施の形態２では、上部電極１２の形成後から第２パッシベーション膜１４形成前までの工程が実施の形態１と異なっているのみであり、それ以外の工程については実施の形態１と同様である。
【００９８】
すなわち、まず、実施の形態１と同様に、ＴＦＴ１０１を形成し（図６（ａ））、この上に第１パッシベーション膜８を形成する（図６（ｂ））。次に、実施の形態１と同様、第１パッシベーション膜８の上に、フォトダイオード１００の下部電極１０となる第３導電性薄膜１０ａを成膜する。さらに、この上に、実施の形態１と同様、光電変換層１１を形成するためのｎ−Ｓｉ膜１１１、ｉ−Ｓｉ膜１１２、及びｐ−Ｓｉ膜１１３を成膜する（図６（ｃ））。続いて、この上に、実施の形態１と同様、上部電極１２を形成する（図６（ｄ））。
【００９９】
次に、本実施の形態２では、遮光膜２５を形成するための第５導電性薄膜２１を成膜する。すなわち、遮光性を有する第５導電性薄膜２１を成膜する。第５導電性薄膜の成膜は、例えば、スパッタリング法等を用いて、Ｃｒなどの高融点金属膜を５０〜２００ｎｍ成膜することにより行う。その後、上部電極１２を結晶化させるために、例えば２３０℃の熱処理を行う。なお、本実施の形態２では、この熱処理で実施の形態１のようにＳｉと金属の化合物層２０を必ずしも形成する必要はなく、さらに上部電極１２が予め結晶化されている場合は熱処理自体を行う必要が無い。また、実施の形態１の別の実施例に係るアレイ基板の製造方法の様に、第５導電性薄膜２１が必ずしも下部電極１０とエッチング選択性を持つ必要もない。
【０１００】
次いで、第７のフォトリソグラフィー工程により、光電変換層１１の形成領域にレジストパターンを形成する。ここでは、実施の形態１と同様、上部電極１２より一回り大きいレジストパターンを、上部電極１２を内包するように形成する。そして、例えば、硝酸セリウムアンモニウムと硝酸の混酸を用いて、第５導電性薄膜２１をエッチングによりパターニングする。続いて、例えば、ＳＦ６とＨＣｌの混合ガスのプラズマを用いて、アモルファスシリコン層、すなわち、ｎ−Ｓｉ膜１１１、ｉ−Ｓｉ膜１１２、及びｐ−Ｓｉ膜１１３の３層と、をエッチングによりパターニングする。これにより、３層積層構造からなる光電変換層１１が形成されるとともに、第５導電性薄膜２１が光電変換層１１の上面と略同じ形状にパターニングされる。なお、エッチング液として、硝酸セリウムアンモニウムと硝酸の混酸、エッチングガスとして、ＳＦ６とＨＣｌの混合ガスを挙げたが、一例であり、他のエッチング液や他のエッチングガスも好適に適用することができる。
【０１０１】
その後、エッチングの際にマスクとして用いたレジストパターンをアッシング処理及び剥離処理により除去する。このとき、本実施の形態２では、第５導電性薄膜２１が、光電変換層１１の端部を少なくとも覆っているため、アッシングによりアモルファスシリコン層（光電変換層１１）の端部が受けるダメージを低減することができる。すなわち、従来の構成とは異なり、アッシング処理中、レジストパターンが後退した領域にアモルファスシリコン層が露出しなくなるため、光電変換層１１の端部にダメージが入り難い。従って、フォトダイオード１００のリーク電流を抑制することができる。このように、第５導電性薄膜２１は、上部電極１２より外側の部分の光電変換層１１の上面を保護する保護膜となり、アモルファスシリコン層にダメージが入るのを抑止するダメージ抑止層として機能する。レジストパターンが除去されると、図１１（ａ）示す構成となる。
【０１０２】
次に、第８のフォトリソグラフィー工程により光電変換層１１のパターンより一回り大きいレジストパターンを形成し、第３導電性薄膜１０ａをパターニングする。これにより、図１１（ｂ）に示すように、下部電極１０が形成される。なお、この際、端子領域の配線変換パターン２３も同時に形成する（図３参照）。
【０１０３】
続いて、第９のフォトリソグラフィー工程により、開口部２５ａを形成するためのレジストパターンを形成する。そして、このレジストパターンをマスクとして、第５導電性薄膜２１をエッチングし、開口部２５ａを開口する。これにより、図１１（ｃ）に示すように、開口部２５ａを有する枠状の遮光膜２５が形成され、上部電極１２が表面に露出する。以上の工程により、フォトダイオード１００が形成される。
【０１０４】
なお、光電変換層１１の形成後、開口部２５ａの形成前の状態（例えば図１１（ａ）や図１１（ｂ）の状態）で、水素プラズマ処理などのダメージ修復処理を行ってもよい。
すなわち、光電変換層１１を形成するためのレジストパターン除去後、上部電極１１を露出させる前に、パターニングされた光電変換層１１に対して水素プラズマ処理によるダメージ修復処理を行う。上部電極１２が第５導電性薄膜に覆われている状態でダメージ修復処理を行うことができるので、上部電極１２が還元されることなく確実に光電変換層１１側面のダメージ修復を行うことができる。さらに、遮光膜２５形成後、窒素プラズマ雰囲気、酸素プラズマ雰囲気に基板１を暴露してもよい。すなわち、パターニングされた光電変換層１１に対して、窒素、酸素、又はこれらの混合ガスのプラズマ処理によるクリーニング処理を行う。これにより、開口部２５ａの形成時に光電変換層１１の側壁に付着した汚染物等を除去できる。
【０１０５】
その後の工程、すなわち第２パッシベーション膜１４形成以降の工程については実施の形態１と同様であるため説明を省略する。ただし、本実施の形態２では、開口部２５ａを形成するためにフォトリソグラフィー工程を実施の形態１よりも１回多く行っている。そのため、これ以降に行われるフォトリソグラフィー工程は、例えば実施の形態１の第９のフォトリソグラフィー工程が本実施の形態２では第１０のフォトリソグラフィー工程となるように、数字が１つ繰り上がることになる。
【０１０６】
以上のように、本実施の形態２では、上部電極１２の上からアモルファスシリコン層を覆う第５導電性薄膜２１を形成してから、光電変換層１１となるアモルファスシリコン層をエッチングによりパターニングしている。これにより、アモルファスシリコン層のエッチングで用いたレジストパターンの少なくとも変質層を除去するためのアッシングで、第５導電性薄膜２１が保護膜（ダメージ抑止層）となり、光電変換層１１のアッシングによるダメージを抑制することができる。従って、実施の形態１と同様、光電変換層１１の端部が受けるダメージを低減することができ、フォトダイオード１００のリーク電流を抑制できる。このように光入射の無い場合のノイズレベルを下げることで、Ｓ／Ｎ比の高い光変換装置を実現できる。
【０１０７】
また、ダメージ抑止層として用いた第５導電性薄膜２１のうち、少なくとも上部電極１２の外側の部分を遮光膜２５として残すことによって、光電変換層１１のダメージ部に入射する光を遮光することができる。従って、フォトダイオード１００端部の電荷移動の応答性を向上でき、残像の少ない光電変換装置を実現することができる。これらのことから、本実施の形態２によれば、実施の形態１と同様、高い性能を有する光変換装置、及びその製造方法を提供することができる。
【０１０８】
さらに本実施の形態２では、第５導電性薄膜２１が下部電極１０とエッチング選択性が無くても製造プロセスが成り立つため、用いる材料の選択範囲が広がり、プロセス管理が容易な材料を選択することができる。下部電極１０と第５導電性薄膜２１とを同一の材料とすると、ターゲット種類の統一や装置構成の最小化が実現できるので、装置維持コスト等を削減できる。
【０１０９】
また、上部電極１２が第５導電性薄膜２１に覆われている状態でダメージ修復処理を行うことができるので、上部電極１２が還元されることなく確実に光電変換層１１側面のダメージ修復を行うことができる。従って、フォトダイオード１００側面のリークパスを低減でき、フォトダイオード１００のリーク電流の更なる低減が可能となる。さらに、上部電極１２を覆う第５導電性薄膜２１に開口部２５ａを形成する際に光電変換層１１の側壁に付着した汚染物等を、窒素プラズマ雰囲気、酸素プラズマ雰囲気に基板１を暴露することで除去できるので、リーク電流の更なる低減が可能となる。
【０１１０】
なお、上記実施の形態２では、開口部２５ａの形成工程で、開口部２５ａ内の第５導電性薄膜２１を全て除去する場合について説明したが、開口部２５ａ内に第５導電性薄膜２１を用いたパターンを形成してもよい。図１２は、実施の形態２の別の実施例に係るアレイ基板の製造工程を示した断面図である。図１２は、図１１（ｃ）に相当する一製造工程を示したものである。
【０１１１】
例えば、図１２に示すように、開口部２５ａの形成工程で、開口部２５ａ内にバイアス配線接続パターン２８を形成してもよい。ここで、バイアス配線接続パターン２８は、後の工程で第２パッシベーション膜８に設けられるコンタクトホールＣＨ３より加工マージン分大きいパターンで、このコンタクトホールＣＨ３を上面視で内包する位置に設けられたものである。
【０１１２】
この場合は、開口部２５ａを形成するためのレジストパターンを形成するフォトリソグラフィー工程で、バイアス配線接続パターン２８を形成するためのレジストパターンも形成しておく。その後、これらのレジストパターンをマスクとして第５導電性薄膜２１のエッチングを行う。これにより、図１２に示すように、開口部２５ａと、この開口部２５ａ内に位置するバイアス配線接続パターン２８とが形成される。
【０１１３】
このようにバイアス配線接続パターン２８を形成することで、コンタクトホールＣＨ３を形成する際、上部電極１２をバイアス配線接続パターン２８で保護することができる。よって、上部電極１２にピンホール等の欠陥があったとしても、その下層のｐ−Ｓｉ膜１１３に、コンタクトホールＣＨ３を形成するエッチングでダメージが発生することを防止できる。従って、フォトダイオード１００のリーク電流が増加するのを防止できる。
【０１１４】
また、上述の実施の形態２では、開口部２５ａの形成は、下部電極１０を形成してから行ったが、開口部２５ａを形成するタイミングは、下部電極１０の形成後でなくてもよい。これについて、図１３及び図１４を用いて説明する。以下では、バイアス配線接続パターン２８を設けない構成を例にとり、説明を行う。
【０１１５】
図１３は、実施の形態２のさらに別の実施例に係るアレイ基板の製造工程を示した断面図である。例えば、開口部２５ａの形成は、下部電極１０の形成前に行ってもよい。この場合は、図１１（ａ）で示したように光電変換層１１を形成した後、第５導電性薄膜２１に開口部２５ａを開口して遮光膜２５を形成する。これにより、図１３に示す構成となる。その後、第３導電性薄膜１０ａをパターニングして下部電極１０を形成し、図１１（ｃ）に示した構成とする。このように開口部２５ａを先に形成してから、下部電極１０を形成してもよい。すなわち、第８のフォトリソグラフィー工程により開口部２５ａを形成するためのレジストパターンを形成し、第５導電性薄膜２１をエッチングした後、第９のフォトリソグラフィー工程により下部電極１０を形成するためのレジストパターンを形成し、第３導電性薄膜１０ａをエッチングする。
【０１１６】
図１４は、実施の形態２のまたさらに別の実施例に係るアレイ基板の製造工程を示した断面図である。また、開口部２５ａの形成は、光電変換層１１の形成前に行うことも可能である。この場合は、図６（ｄ）で示したように上部電極１２を形成した後、実施の形態２と同様、遮光膜２５を形成するための第５導電性薄膜２１を成膜する。そして、第７のフォトリソグラフィー工程により、開口部２５ａを形成するためのレジストパターンを形成し、第５導電性薄膜２１をエッチングする。これにより、図１４に示すように、上部電極１２上に開口部２５ａが形成される。その後、第８のフォトリソグラフィー工程により光電変換層１１の形成領域にレジストパターンを形成し、第５導電性薄膜２１、ｎ−Ｓｉ膜１１１、ｉ−Ｓｉ膜１１２、及びｐ−Ｓｉ膜１１３をエッチングして光電変換層１１を形成する。そして、第９のフォトリソグラフィー工程により下部電極１０を形成するためのレジストパターンを形成し、第３導電性薄膜１０ａをエッチングすればよい。
【０１１７】
さらには、開口部２５ａの形成は、下部電極１０の形成と同時に行ってもよい。この場合は、同一のレジストパターンを用いて第５導電性薄膜２１と第３導電性薄膜１０ａの両方をエッチングし、開口部２５ａ及び下部電極１０を形成する。
【０１１８】
実施の形態３．
本実施の形態３に係るフォトセンサー（光電変換装置）について、図１５及び図１６を用いて説明する。図１５は、実施の形態３に係る光電変換装置に用いられるアレイ基板の構成を示す平面図である。図１６は、図１５のXVI−XVI断面図である。本実施の形態３では、実施の形態１、２と異なる保護膜が上部電極１２からはみ出した部分の光電変換層１１の上面を保護するよう設けられていて、それ以外の構成については実施の形態１、２と同様であるため説明を省略する。
【０１１９】
図１５及び図１６において、本実施の形態３では、上部電極１２の外側の部分の光電変換層１１の上に、Ｓｉ窒化膜などの窒素含有絶縁層２６が設けられている。この窒素含有絶縁層２６は、上部電極１２と重複しない部分の光電変換層１１の表面に形成されている。具体的には、上部電極１２に覆われていない部分の、ｐ−Ｓｉ膜１１３の表面層に、窒素含有絶縁層２６が形成されている。窒素含有絶縁層２６は、上面視で上部電極１２を囲むよう、光電変換層１１の上面の周縁部に設けられている。窒素含有絶縁層２６は、光電変換層１１の上面の端部近傍に設けられている。このように、窒素含有絶縁層２６は、上部電極１２より外側の部分の光電変換層１１の上面を保護するよう設けられた保護膜である。
【０１２０】
なお、図１５及び図１６のカッコ内に示すように、窒素含有絶縁層２６に代えて、Ｓｉ酸化膜などの酸素含有絶縁層２７が設けられていてもよい。この場合、酸素含有絶縁層２７には、この酸素含有絶縁層２７に囲まれている部分のｐ−Ｓｉ膜１１３（すなわち、上部電極１２との接触面近傍の領域）よりも、酸素元素量が多く含まれていることが望ましい。
【０１２１】
本実施の形態３のフォトダイオード１００には、上述したように窒素含有絶縁層２６、酸素含有絶縁層２７などの絶縁層が設けられているので、ダメージの残りやすい領域である光電変換層１１の端部では、光入射時においても光による電荷が発生しなくなる。従って、電荷移動の応答速度が低下することを抑制でき、残像の少ない光電変換装置を実現することができる。すなわち、ダメージを受けた光電変換層１１の端部では、変換された電荷がトラップされることで電荷移動の応答速度が低下するが、本実施の形態３では、表面層に絶縁層を形成することで、この部分に電荷自体を発生させないようにし、電荷移動の応答速度が低下するのを抑制する。
【０１２２】
次に、本実施の形態３に係るアレイ基板の製造方法について、図１７を用いて説明する。図１７は、実施の形態３に係るアレイ基板の製造工程を示した断面図である。なお、図１７は、図１６に対応する箇所における一製造工程の断面図である。また、以下の製造工程は一例であって、下記態様に限定されるものではない。本実施の形態３では、上部電極１２の形成後から第２パッシベーション膜１４形成前までの工程が実施の形態１、２と異なっているのみであり、それ以外の工程については実施の形態１と同様である。
【０１２３】
すなわち、まず、実施の形態１と同様に、ＴＦＴ１０１を形成し（図６（ａ））、この上に第１パッシベーション膜８を形成する（図６（ｂ））。次に、実施の形態１と同様、第１パッシベーション膜８の上に、フォトダイオード１００の下部電極１０となる第３導電性薄膜１０ａを成膜する。さらに、この上に、実施の形態１と同様、光電変換層１１を形成するためのｎ−Ｓｉ膜１１１、ｉ−Ｓｉ膜１１２、及びｐ−Ｓｉ膜１１３を成膜する（図６（ｃ））。続いて、この上に、実施の形態１と同様、上部電極１２を形成する（図６（ｄ））。
【０１２４】
次に、本実施の形態３では、上部電極１２に覆われていない部分のｐ−Ｓｉ膜１１３の表面に窒素含有絶縁層２６を形成するための絶縁膜化処理を行う。具体的には、例えば、窒素リッチの雰囲気中で熱処理を行う。この熱処理により、上部電極１２を結晶化させるとともに、上部電極１２に覆われていない領域のｐ−Ｓｉ膜１１３表面を窒化させる。すなわち、熱処理は、上部電極１２の結晶化と、ｐ−Ｓｉ膜１１３の窒化との両方を実現できる条件、例えば３００℃で行う。これにより、図１７に示すように、上部電極１２が非結晶透明導電膜から結晶性透明導電膜に変化するとともに、上部電極１２に覆われずに露出している部分のｐ−Ｓｉ膜１１３の表面層に、窒素含有絶縁層２６として数ｎｍのＳｉ窒化膜が形成される。
【０１２５】
次いで、第７のフォトリソグラフィー工程により、光電変換層１１の形成領域にレジストパターンを形成する。ここでは、実施の形態１と同様、上部電極１２より一回り大きいレジストパターンを、上部電極１２を内包するように形成する。すなわち、上部電極１２のパターン端部と、上部電極１２のパターン端部近傍の窒素含有絶縁層２６とを覆うレジストパターンを形成する。そして、例えば、ＳＦ６とＨＣｌの混合ガスのプラズマを用いて、窒素含有絶縁層２６と、アモルファスシリコン層、すなわち、ｎ−Ｓｉ膜１１１、ｉ−Ｓｉ膜１１２、及びｐ−Ｓｉ膜１１３の３層と、をエッチングによりパターニングする。これにより、３層積層構造からなる光電変換層１１が形成されるとともに、窒素含有絶縁層２６が光電変換層１１の上面の周縁部において上部電極１２を囲う形状になる。なお、エッチングガスとしてＳＦ６とＨＣｌの混合ガスを挙げたが、一例であり、他のエッチングガスも好適に適用することができる。
【０１２６】
その後、エッチングの際にマスクとして用いたレジストパターンをアッシング処理及び剥離処理により除去する。このとき、本実施の形態３では、上部電極１２に覆われていない領域のアモルファスシリコン層（光電変換層１１）は窒素含有絶縁層２６が覆っているため、アッシングによるダメージを低減することができる。すなわち、従来の構成とは異なり、アッシング処理中、レジストパターンが後退した領域にアモルファスシリコン層が露出しなくなるため、光電変換層１１の端部にダメージが入り難い。従って、フォトダイオード１００のリーク電流を抑制することができる。このように、窒素含有絶縁層２６は、上部電極１２より外側の部分の光電変換層１１の上面を保護する保護膜となり、アモルファスシリコン層にダメージが入るのを抑止するダメージ抑止層として機能する。
【０１２７】
次に、第８のフォトリソグラフィー工程により光電変換層１１のパターンより一回り大きいレジストパターンを形成し、第３導電性薄膜１０ａをパターニングする。これにより、下部電極１０が形成される。なお、この際、端子領域の配線変換パターン２３も同時に形成する（図３参照）。以上の工程により、フォトダイオード１００が形成される。
【０１２８】
その後の工程、すなわち第２パッシベーション膜１４形成以降の工程については実施の形態１と同様であるため説明を省略する。
【０１２９】
なお、窒素含有絶縁層２６に代えて酸素含有絶縁層２７を形成する場合は、上部電極１２形成後、上部電極１２に覆われていない部分のｐ−Ｓｉ膜１１３の表面に酸素含有絶縁層２７を形成するための絶縁膜化処理を行えばよい。例えば、酸素リッチの雰囲気で熱処理を行う。この熱処理により、上部電極１２を結晶化させるとともに、上部電極１２に覆われていない領域のｐ−Ｓｉ膜１１３表面を酸化させる。すなわち、熱処理は、上部電極１２の結晶化と、ｐ−Ｓｉ膜１１３の酸化との両方を実現できる条件、例えば３００℃で行う。これにより、図１７のカッコ内に示すように、上部電極１２が非結晶透明導電膜から結晶性透明導電膜に変化するとともに、上部電極１２に覆われずに露出している部分のｐ−Ｓｉ膜１１３の表面層に、酸素含有絶縁層２７として数ｎｍのＳｉ酸化膜が形成される。
【０１３０】
また、上記のように酸素リッチの雰囲気で熱処理を行うことで、上部電極１２の膜質も改善できる。この膜質改善効果により上部電極１２の仕事関数が低くなることで、ｐ−Ｓｉ膜１１３との障壁を低くできるため、空孔が取り出し易くなり、量子化効率の高い光変換装置を実現することが可能となる。なお、窒素含有絶縁層２６、酸素含有絶縁層２７等の絶縁層を形成するための絶縁膜化処理は、熱処理に限らず、プラズマ処理等の表面処理であってもよい。
【０１３１】
以上のように、本実施の形態３では、上部電極１２の外側の部分のアモルファスシリコン層の表面を絶縁膜化する処理を行ってから、光電変換層１１となるアモルファスシリコン層をエッチングによりパターニングしている。これにより、アモルファスシリコン層のエッチングで用いたレジストパターンの少なくとも変質層を除去するためのアッシングで、アモルファスシリコン層の表面に形成された絶縁層が保護膜（ダメージ抑止層）となり、光電変換層１１のアッシングによるダメージを抑制することができる。従って、実施の形態１と同様、従って、光電変換層１１の端部が受けるダメージを低減することができ、フォトダイオード１００のリーク電流を抑制できる。このように光入射の無い場合のノイズレベルを下げることで、Ｓ／Ｎ比の高い光変換装置を実現できる。
【０１３２】
また、このようにして形成された絶縁層は、上部電極１２の外側の部分の光電変換層１１の上面を保護する形状となり、これにより、光電変換層１１のダメージ部において電荷の発生をなくすことができる。従って、フォトダイオード１００端部の電荷移動の応答性を向上でき、残像の少ない光電変換装置を実現することができる。これらのことから、本実施の形態３によれば、実施の形態１と同様、高い性能を有する光変換装置、及びその製造方法を提供することができる。
【０１３３】
さらに、本実施の形態３では、上記ダメージ抑止層を、実施の形態１、２よりも少ないプロセス工数で簡易に形成することができるので、プロセスコストの削減が可能である。
【０１３４】
なお、窒素含有絶縁層２６、酸素含有絶縁層２７等の絶縁層を形成するための絶縁膜化処理を行うタイミングは、上述した第７のフォトリソグラフィー工程で形成前でなくてもよい。すなわち、ｎ−Ｓｉ膜１１１、ｉ−Ｓｉ膜１１２、及びｐ−Ｓｉ膜１１３の３層をパターニングし光電変換層１１とした状態で、絶縁膜化処理を行ってもよい。ただし、この絶縁膜化処理は、第２パッシベーション膜１４形成前に行う。
【０１３５】
例えば、第８のフォトリソグラフィー工程を行う前に、絶縁膜化処理を行うことができる。例えば、窒素リッチ又は酸素リッチの雰囲気中で３００℃の熱処理を行う。この熱処理により、上部電極１２を結晶化させるとともに、上部電極１２に覆われていない領域の光電変換層１１表面を数ｎｍ絶縁膜化する。これにより、光電変換層１１の上面の上部電極１２に覆われていない領域だけでなく、光電変換層１１の側面も絶縁膜化が可能である。
【０１３６】
すなわち、アモルファスシリコン層のエッチングプロセスにおいてダメージを受けた光電変換層１１の側面も、絶縁膜化できる。これにより、リーク経路を遮断できるとともに、光電変換層１１のダメージ部における電荷の発生をなくすことで、電荷のトラップによる応答速度の低下を抑制できる。
【０１３７】
なお、実施の形態３は、実施の形態２と組み合わせて用いることもできる。すなわち、上部電極１２より外側の部分の光電変換層１１の上面を保護するよう設けられた保護膜が、窒素含有絶縁層２６、酸素含有絶縁層２７等の絶縁層と、遮光膜２５とを含む積層膜であってもよい。このような保護膜を形成する場合は、絶縁層を形成した後に、遮光膜２５を形成するための工程を追加で行えばよい。これについて、図１８を用いて説明する。図１８は、実施の形態３の別の実施例に係るアレイ基板の製造工程を示した断面図である。
【０１３８】
上部電極１２の外側の部分のアモルファスシリコン層の表面を絶縁膜化する処理を行って図１７に示した構成とした後、遮光膜２５を形成するための第５導電性薄膜２１を成膜する。そして、次いで、第７のフォトリソグラフィー工程により、光電変換層１１の形成領域にレジストパターンを形成し、第５導電性薄膜２１をエッチングする。続いて、窒素含有絶縁層２６（または酸素含有絶縁層２７）とアモルファスシリコン層とをエッチングする。そして、エッチングの際にマスクとして用いたレジストパターンをアッシング処理及び剥離処理により除去する。
【０１３９】
その後、第５導電性薄膜２１に開口部２５ａを開口するためのエッチングを行うが、このエッチングは、第３導電性薄膜１０ａのエッチングを行う前でも後でもよい。例えば、第３導電性薄膜１０ａのエッチングを先に行う場合で説明すると、まず、第８のフォトリソグラフィー工程によりレジストパターンを形成し、第３導電性薄膜１０ａをパターニングする。これにより、図１８（ａ）に示すように、下部電極１０が形成される。
【０１４０】
続いて、第９のフォトリソグラフィー工程により、開口部２５ａを形成するためのレジストパターンを形成し、第５導電性薄膜２１をエッチングする。これにより、図１８（ｂ）に示すように、開口部２５ａを有する枠状の遮光膜２５が形成され、上部電極１２が表面露出する。このようにしてフォトダイオード１００を形成してもよい。
【０１４１】
なお、上記説明では、実施の形態２との組み合わせで開口部２５ａを形成したが、開口部２５ａを形成するための第９のフォトリソグラフィー工程を行わないで第５導電性薄膜２１をエッチングしてもよい。このとき第５導電性薄膜２１は、完全に除去されずに極薄膜として窒素含有絶縁層２６（または酸素含有絶縁層２７）表面に残存されてもよい。ここでの極薄膜は、光透過性を有する厚さの膜を指す。さらに、実施の形態２と同様、上部電極１２が第５導電性薄膜２１に覆われている状態で、水素プラズマ処理などのダメージ修復処理を行ってもよい。
【０１４２】
このような製造方法により、第５導電性薄膜２１に用いる材料の選択肢を広げることができる。これは、実施の形態１、２では、第５導電性薄膜２１として、Ｓｉ中に拡散しやすい金属、例えばＡｌ，Ｃｕ等を用いることができなかったが、生成した窒素含有絶縁層２６（または酸素含有絶縁層２７）がこれらの金属の拡散を抑制するからである。従って、第５導電性薄膜２１の成膜・除去プロセスの安定性を高めることができる。
【０１４３】
また、アモルファスシリコン層のエッチング時には、窒素含有絶縁層２６（または酸素含有絶縁層２７）が第５導電性薄膜２１に覆われているので、このときのエッチング条件として窒素含有絶縁層２６（または酸素含有絶縁層２７）との選択比が小さい条件を用いた場合であっても、アモルファスシリコン層のパターン端部にダメージを与えることがない。従って、アモルファスシリコン層エッチングのプロセス選択範囲を広くできる。
【０１４４】
また、窒素含有絶縁層２６（または酸素含有絶縁層２７）上に、第５導電性薄膜２１を部分的に、あるいは極薄膜として残すことで、前記領域上にも電界を印加できる。従って、窒素含有絶縁層２６（または酸素含有絶縁層２７）下の電荷の移動時間を短縮できる。さらに、上部電極１２が第５導電性薄膜２１に覆われている状態でクリーニング処理を行うことができるので、上部電極１２が還元されることなく確実に光電変換層１１側面のダメージ修復を行うことができる。従って、フォトダイオード１００側面のリークパスを低減でき、フォトダイオード１００のリーク電流の更なる低減が可能となる。
【０１４５】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態１〜３では、ボトムゲート型の逆スタガー構造ＴＦＴ１０１が形成された光電変換装置について説明したが、トップゲート型など他の構造のＴＦＴ１０１が設けられていてもよい。また、ＴＦＴ１０１は、アモルファスシリコンを用いた場合について説明したが、ポリシリコン等や、例えばＩＧＺＯ等の他の材料を用いて形成してもよい。
【０１４６】
また、実施の形態１〜３の説明においては、第１パッシベーション膜８に設けられたコンタクトホールＣＨ１を介して、フォトダイオード１００の下部電極１０とＴＦＴ１０１のドレイン電極７とを接続する場合について例示的に説明をしたが、フォトダイオード１００とＴＦＴ１０１の接続部分の構成は、この限りではない。
【０１４７】
例えば、ドレイン電極７をフォトダイオード１００の形成領域下まで延在し、このドレイン電極７の延在部をフォトダイオード１００の下部電極として機能させてもよい。具体的には、ドレイン電極７の延在部上の第１パッシベーション膜８に設けられたコンタクトホールＣＨ１内において、光電変換層１１をドレイン電極７の延在部上に直接接触させて配置させてもよい。
【０１４８】
さらに、上記構成のドレイン電極７の延在部と光電変換層１１との間に、下部電極１０がさらに形成されていてもよい。具体的には、ドレイン電極７の延在部上に設けられたコンタクトホールＣＨ１を覆うように下部電極１０を第３導電性薄膜１０ａによって形成し、この上に光電変換層１１を形成してフォトダイオード１００を配置させてもよい。
【符号の説明】
【０１４９】
１  基板、２  ゲート配線、３  ゲート絶縁膜、４  半導体層、
５  オーミックコンタクト層、６  ソース電極、７  ドレイン電極、
８  第１パッシベーション膜、１０  下部電極、１０ａ  第３導電性薄膜、
１１  光電変換層、１２  上部電極、１４  第２パッシベーション膜、
１５  データ配線、１６  バイアス配線、１７  遮光層、
１８  第３パッシベーション膜、１９第４パッシベーション膜、
２３  配線変換パターン、２４  引き出し配線、２５  遮光膜、
２５ａ  開口部、２６  窒素含有絶縁層、２７  酸素含有絶縁層、
２８  バイアス配線接続パターン、
４１  シンチレーター、４２  デジタル回路、４３  ドライバー回路、
４４  読み出し回路、４５  光電変換装置、
１００  フォトダイオード、１０１  薄膜トランジスタ（ＴＦＴ）、
１１１  ｎ型シリコン膜（ｎ−Ｓｉ膜）、
１１２  イントリンシックシリコン膜（ｉ−Ｓｉ膜）、
１１３  ｐ型シリコン膜（ｐ−Ｓｉ膜）、
ＣＨ１〜ＣＨ６、コンタクトホール
【図１】
0005537135.tif 000002
【図２】
0005537135.tif 000003
【図３】
0005537135.tif 000004
【図４】
0005537135.tif 000005
【図５】
0005537135.tif 000006
【図６】
0005537135.tif 000007
【図７】
0005537135.tif 000008
【図８】
0005537135.tif 000009
【図９】
0005537135.tif 000010
【図１０】
0005537135.tif 000011
【図１１】
0005537135.tif 000012
【図１２】
0005537135.tif 000013
【図１３】
0005537135.tif 000014
【図１４】
0005537135.tif 000015
【図１５】
0005537135.tif 000016
【図１６】
0005537135.tif 000017
【図１７】
0005537135.tif 000018
【図１８】
0005537135.tif 000019