(57)【特許請求の範囲】
【請求項１】
少なくとも１つのブリッジ回路と、
前記ブリッジ回路に含まれた第１の半導体スイッチ及びこの第１の半導体スイッチに直列接続された第２の半導体スイッチと、
前記第１の半導体スイッチ及び第２の半導体スイッチを制御するコントローラと、
を具備し、
前記第１の半導体スイッチは、第１の耐圧を有する第１のスイッチング素子と第１の逆並列ダイオードから成る第１の素子と、この第１の素子に直列接続され、前記第１の耐圧より低い第２の耐圧を有する第２のスイッチング素子と第２の逆並列ダイオードから成る第２の素子と、前記第１の素子及び第２の素子に並列接続された第１の還流ダイオードとを備え、
前記第２の半導体スイッチは、第３の耐圧を有する第３のスイッチング素子と第３の逆並列ダイオードから成る第３の素子と、この第３の素子に直列接続され、前記第３の耐圧より低い第４の耐圧を有する第４のスイッチング素子と第４の逆並列ダイオードから成る第４の素子と、前記第３の素子及び第４の素子に並列接続された第２の還流ダイオードとを備え、
前記第１の素子の正極側と前記第２の素子の正極側とが対向し若しくは前記第１の素子の負極側と前記第２の素子の正極側とが対向し、かつ、前記第３の素子の正極側と前記第４の素子の正極側とが対向し若しくは前記第３の素子の負極側と前記第４の素子の正極側とが対向し、
前記コントローラは、異常が検出されると、前記第１のスイッチング素子及び第３のスイッチング素子を強制的にオフにするとともに、前記第１の還流ダイオード及び第２の還流ダイオードに電流が流れないよう前記第２のスイッチング素子及び第４のスイッチング素子を制御することを特徴とする電力変換装置。
【請求項２】
少なくとも１つのブリッジ回路と、
前記ブリッジ回路に含まれた第１の半導体スイッチ及びこの第１の半導体スイッチに直列接続された第２の半導体スイッチと、
前記第１の半導体スイッチ及び第２の半導体スイッチを制御するコントローラと、
を具備し、
前記第１の半導体スイッチは、第１の耐圧を有する第１のスイッチング素子と第１の逆並列ダイオードから成る第１の素子と、この第１の素子に直列接続され、前記第１の耐圧より低い第２の耐圧を有する第２のスイッチング素子と第２の逆並列ダイオードから成る第２の素子と、前記第１の素子及び第２の素子に並列接続された第１の還流ダイオードとを備え、
前記第２の半導体スイッチは、第３の耐圧を有する第３のスイッチング素子と第３の逆並列ダイオードから成る第３の素子と、この第３の素子に直列接続され、前記第３の耐圧より低い第４の耐圧を有する第４のスイッチング素子と第４の逆並列ダイオードから成る第４の素子と、前記第３の素子及び第４の素子に並列接続された第２の還流ダイオードとを備え、
前記第１の素子の正極側と前記第２の素子の正極側とが対向し若しくは前記第１の素子の負極側と前記第２の素子の正極側とが対向し、かつ、前記第３の素子の正極側と前記第４の素子の正極側とが対向し若しくは前記第３の素子の負極側と前記第４の素子の正極側とが対向し、
前記コントローラは、前記第１の半導体スイッチがオフされると、デッドタイム期間が経過した後に前記第１の還流ダイオードに電流が流れないように、前記第２のスイッチング素子をオンに設定し、前記第２の半導体スイッチがオフされると、前記デッドタイム期間が経過した後に前記第２の還流ダイオードに電流が流れないように、前記第４のスイッチング素子をオンに設定することを特徴とする電力変換装置。
【請求項３】
少なくとも１つのブリッジ回路と、
前記ブリッジ回路に含まれた第１の半導体スイッチ及びこの第１の半導体スイッチに直列接続された第２の半導体スイッチと、
前記第１の半導体スイッチ及び第２の半導体スイッチを制御するコントローラと、
を具備し、
前記第１の半導体スイッチは、第１の耐圧を有する第１のスイッチング素子と第１の逆並列ダイオードから成る第１の素子と、この第１の素子に直列接続され、前記第１の耐圧より低い第２の耐圧を有する第２のスイッチング素子と第２の逆並列ダイオードから成る第２の素子と、前記第１の素子及び第２の素子に並列接続された第１の還流ダイオードとを備え、
前記第２の半導体スイッチは、第３の耐圧を有する第３のスイッチング素子と第３の逆並列ダイオードから成る第３の素子と、この第３の素子に直列接続され、前記第３の耐圧より低い第４の耐圧を有する第４のスイッチング素子と第４の逆並列ダイオードから成る第４の素子と、前記第３の素子及び第４の素子に並列接続された第２の還流ダイオードとを備え、
前記第１の還流ダイオード及び第２の還流ダイオードの温度を検出する温度検出手段を備え、
前記第１の素子の正極側と前記第２の素子の正極側とが対向し若しくは前記第１の素子の負極側と前記第２の素子の正極側とが対向し、かつ、前記第３の素子の正極側と前記第４の素子の正極側とが対向し若しくは前記第３の素子の負極側と前記第４の素子の正極側とが対向し、
前記コントローラは、前記温度検出手段によって検出された温度が所定の値を超えると、前記第１の還流ダイオード及び第２の還流ダイオードに電流が流れないように前記第２のスイッチング素子及び第４のスイッチング素子を制御することを特徴とする電力変換装置。
【請求項４】
少なくとも１つのブリッジ回路と、
前記ブリッジ回路に含まれた第１の半導体スイッチ及びこの第１の半導体スイッチに直列接続された第２の半導体スイッチと、
前記第１の半導体スイッチ及び第２の半導体スイッチを制御するコントローラと、
を具備し、
前記第１の半導体スイッチは、第１の耐圧を有する第１のスイッチング素子と第１の逆並列ダイオードから成る第１の素子と、この第１の素子に直列接続され、前記第１の耐圧より低い第２の耐圧を有する第２のスイッチング素子と第２の逆並列ダイオードから成る第２の素子と、前記第１の素子及び第２の素子に並列接続された第１の還流ダイオードとを備え、
前記第２の半導体スイッチは、第３の耐圧を有する第３のスイッチング素子と第３の逆並列ダイオードから成る第３の素子と、この第３の素子に直列接続され、前記第３の耐圧より低い第４の耐圧を有する第４のスイッチング素子と第４の逆並列ダイオードから成る第４の素子と、前記第３の素子及び第４の素子に並列接続された第２の還流ダイオードとを備え、
前記第１の還流ダイオード及び第２の還流ダイオードの電圧を検出する電圧検出手段及び前記第１の還流ダイオード及び第２の還流ダイオードを流れる電流を検出する電流検出手段を備え、
前記第１の素子の正極側と前記第２の素子の正極側とが対向し若しくは前記第１の素子の負極側と前記第２の素子の正極側とが対向し、かつ、前記第３の素子の正極側と前記第４の素子の正極側とが対向し若しくは前記第３の素子の負極側と前記第４の素子の正極側とが対向し、
前記コントローラは、前記電圧検出手段が検出した電圧又は前記電流検出手段が検出した電流に基づいて異常判定を行い、異常と判定された場合は、前記第２のスイッチング素子及び第４のスイッチング素子のオン状態を維持することを特徴とする電力変換装置。
【請求項５】
少なくとも１つのブリッジ回路と、
前記ブリッジ回路に含まれた第１の半導体スイッチ及びこの第１の半導体スイッチに直列接続された第２の半導体スイッチと、
前記第１の半導体スイッチ及び第２の半導体スイッチを制御するコントローラと、
を具備し、
前記第１の半導体スイッチは、第１の耐圧を有する第１のスイッチング素子と第１の逆並列ダイオードから成る第１の素子と、この第１の素子に直列接続され、前記第１の耐圧より低い第２の耐圧を有する第２のスイッチング素子と第２の逆並列ダイオードから成る第２の素子と、前記第１の素子及び第２の素子に並列接続された第１の還流ダイオードとを備え、
前記第２の半導体スイッチは、第３の耐圧を有する第３のスイッチング素子と第３の逆並列ダイオードから成る第３の素子と、この第３の素子に直列接続され、前記第３の耐圧より低い第４の耐圧を有する第４のスイッチング素子と第４の逆並列ダイオードから成る第４の素子と、前記第３の素子及び第４の素子に並列接続された第２の還流ダイオードとを備え、
前記第１の素子の正極側と前記第２の素子の正極側とが対向し若しくは前記第１の素子の負極側と前記第２の素子の正極側とが対向し、かつ、前記第３の素子の正極側と前記第４の素子の正極側とが対向し若しくは前記第３の素子の負極側と前記第４の素子の正極側とが対向し、
前記コントローラは、デッドタイム期間が経過すると、前記第２のスイッチング素子及び第４のスイッチング素子をオフからオンに切り換えることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力用スイッチング素子を用いて構成される電力変換装置に関する。
【背景技術】
【０００２】
従来、主回路のスイッチング素子に還流ダイオードが逆並列接続された構成の電力変換回路として、電圧駆動型スイッチング素子と逆並列ダイオードで構成された主素子に、電圧駆動型スイッチング素子と逆並列ダイオードとで構成された補助素子を直列接続し、さらに主素子と補助素子との直列接続に対して主素子と同等の耐電圧を有する高速還流ダイオードを逆並列接続して、ブリッジ回路の１アーム分の半導体スイッチを構成したものが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１４１１６７号公報
【特許文献２】特開２００６−１４１１６８号公報
【特許文献３】特開２００８−１９３８３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の電力変換回路では、負荷電流が過大になる、装置の温度が規定値以上となる等の原因により装置が異常停止してブリッジ回路の上下アームそれぞれの主素子に共にＯＦＦ信号が入力され、ゲートブロック状態となった時には、主素子に同期して補助素子にもＯＦＦ信号が入力され続けるため、各アームの補助素子に電流を流すことができず、高速還流ダイオードに主電流が流れ続ける。このゲートブロック時に流れる電流は、一相分のブリッジ回路において一方の半導体スイッチがＯＦＦしてから他方の半導体スイッチがＯＮするまでの時間、すなわちデッドタイム期間のみ電流が流れる通常の動作時に比べて平均値が大幅に増加し、これに伴い高速還流ダイオードから発生する損失すなわち発熱量も大幅に上昇する。したがって、高速還流ダイオードに関する冷却の設計も厳しくなる問題点があった。
【０００５】
本発明は、上記従来技術の課題に鑑みてなされたもので、異常停止時においても還流ダイオードの冷却が容易になる電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態の電力変換装置は、少なくとも１つのブリッジ回路と、前記ブリッジ回路に含まれた第１の半導体スイッチ及びこの第１の半導体スイッチに直列接続された第２の半導体スイッチと、前記第１の半導体スイッチ及び第２の半導体スイッチを制御するコントローラとを具備し、前記第１の半導体スイッチは、第１の耐圧を有する第１のスイッチング素子と第１の逆並列ダイオードから成る第１の素子と、この第１の素子に直列接続され、前記第１の耐圧より低い第２の耐圧を有する第２のスイッチング素子と第２の逆並列ダイオードから成る第２の素子と、前記第１の素子及び第２の素子に並列接続された第１の還流ダイオードとを備え、前記第２の半導体スイッチは、第３の耐圧を有する第３のスイッチング素子と第３の逆並列ダイオードから成る第３の素子と、この第３の素子に直列接続され、前記第３の耐圧より低い第４の耐圧を有する第４のスイッチング素子と第４の逆並列ダイオードから成る第４の素子と、前記第３の素子及び第４の素子に並列接続された第２の還流ダイオードとを備え、前記第１の素子の正極側と前記第２の素子の正極側とが対向し若しくは前記第１の素子の負極側と前記第２の素子の正極側とが対向し、かつ、前記第３の素子の正極側と前記第４の素子の正極側とが対向し若しくは前記第３の素子の負極側と前記第４の素子の正極側とが対向し、前記コントローラは、異常が検出されると、前記第１のスイッチング素子及び第３のスイッチング素子を強制的にオフにするとともに、前記第１の還流ダイオード及び第２の還流ダイオードに電流が流れないよう前記第２のスイッチング素子及び第４のスイッチング素子を制御することを特徴とする。
また実施形態の電力変換装置は、少なくとも１つのブリッジ回路と、前記ブリッジ回路に含まれた第１の半導体スイッチ及びこの第１の半導体スイッチに直列接続された第２の半導体スイッチと、前記第１の半導体スイッチ及び第２の半導体スイッチを制御するコントローラとを具備し、前記第１の半導体スイッチは、第１の耐圧を有する第１のスイッチング素子と第１の逆並列ダイオードから成る第１の素子と、この第１の素子に直列接続され、前記第１の耐圧より低い第２の耐圧を有する第２のスイッチング素子と第２の逆並列ダイオードから成る第２の素子と、前記第１の素子及び第２の素子に並列接続された第１の還流ダイオードとを備え、前記第２の半導体スイッチは、第３の耐圧を有する第３のスイッチング素子と第３の逆並列ダイオードから成る第３の素子と、この第３の素子に直列接続され、前記第３の耐圧より低い第４の耐圧を有する第４のスイッチング素子と第４の逆並列ダイオードから成る第４の素子と、前記第３の素子及び第４の素子に並列接続された第２の還流ダイオードとを備え、前記第１の素子の正極側と前記第２の素子の正極側とが対向し若しくは前記第１の素子の負極側と前記第２の素子の正極側とが対向し、かつ、前記第３の素子の正極側と前記第４の素子の正極側とが対向し若しくは前記第３の素子の負極側と前記第４の素子の正極側とが対向し、前記コントローラは、前記第１の半導体スイッチがオフされると、デッドタイム期間が経過した後に前記第１の還流ダイオードに電流が流れないように、前記第２のスイッチング素子をオンに設定し、前記第２の半導体スイッチがオフされると、前記デッドタイム期間が経過した後に前記第２の還流ダイオードに電流が流れないように、前記第４のスイッチング素子をオンに設定することを特徴とする。
また実施形態の電力変換装置は、少なくとも１つのブリッジ回路と、前記ブリッジ回路に含まれた第１の半導体スイッチ及びこの第１の半導体スイッチに直列接続された第２の半導体スイッチと、前記第１の半導体スイッチ及び第２の半導体スイッチを制御するコントローラとを具備し、前記第１の半導体スイッチは、第１の耐圧を有する第１のスイッチング素子と第１の逆並列ダイオードから成る第１の素子と、この第１の素子に直列接続され、前記第１の耐圧より低い第２の耐圧を有する第２のスイッチング素子と第２の逆並列ダイオードから成る第２の素子と、前記第１の素子及び第２の素子に並列接続された第１の還流ダイオードとを備え、前記第２の半導体スイッチは、第３の耐圧を有する第３のスイッチング素子と第３の逆並列ダイオードから成る第３の素子と、この第３の素子に直列接続され、前記第３の耐圧より低い第４の耐圧を有する第４のスイッチング素子と第４の逆並列ダイオードから成る第４の素子と、前記第３の素子及び第４の素子に並列接続された第２の還流ダイオードとを備え、前記第１の還流ダイオード及び第２の還流ダイオードの温度を検出する温度検出手段を備え、前記第１の素子の正極側と前記第２の素子の正極側とが対向し若しくは前記第１の素子の負極側と前記第２の素子の正極側とが対向し、かつ、前記第３の素子の正極側と前記第４の素子の正極側とが対向し若しくは前記第３の素子の負極側と前記第４の素子の正極側とが対向し、前記コントローラは、前記温度検出手段によって検出された温度が所定の値を超えると、前記第１の還流ダイオード及び第２の還流ダイオードに電流が流れないように前記第２のスイッチング素子及び第４のスイッチング素子を制御することを特徴とする。
また実施形態の電力変換装置は、少なくとも１つのブリッジ回路と、前記ブリッジ回路に含まれた第１の半導体スイッチ及びこの第１の半導体スイッチに直列接続された第２の半導体スイッチと、前記第１の半導体スイッチ及び第２の半導体スイッチを制御するコントローラとを具備し、前記第１の半導体スイッチは、第１の耐圧を有する第１のスイッチング素子と第１の逆並列ダイオードから成る第１の素子と、この第１の素子に直列接続され、前記第１の耐圧より低い第２の耐圧を有する第２のスイッチング素子と第２の逆並列ダイオードから成る第２の素子と、前記第１の素子及び第２の素子に並列接続された第１の還流ダイオードとを備え、前記第２の半導体スイッチは、第３の耐圧を有する第３のスイッチング素子と第３の逆並列ダイオードから成る第３の素子と、この第３の素子に直列接続され、前記第３の耐圧より低い第４の耐圧を有する第４のスイッチング素子と第４の逆並列ダイオードから成る第４の素子と、前記第３の素子及び第４の素子に並列接続された第２の還流ダイオードとを備え、前記第１の還流ダイオード及び第２の還流ダイオードの電圧を検出する電圧検出手段及び前記第１の還流ダイオード及び第２の還流ダイオードを流れる電流を検出する電流検出手段を備え、前記第１の素子の正極側と前記第２の素子の正極側とが対向し若しくは前記第１の素子の負極側と前記第２の素子の正極側とが対向し、かつ、前記第３の素子の正極側と前記第４の素子の正極側とが対向し若しくは前記第３の素子の負極側と前記第４の素子の正極側とが対向し、前記コントローラは、前記電圧検出手段が検出した電圧又は前記電流検出手段が検出した電流に基づいて異常判定を行い、異常と判定された場合は、前記第２のスイッチング素子及び第４のスイッチング素子のオン状態を維持することを特徴とする。
さらに実施形態の電力変換装置は、少なくとも１つのブリッジ回路と、前記ブリッジ回路に含まれた第１の半導体スイッチ及びこの第１の半導体スイッチに直列接続された第２の半導体スイッチと、前記第１の半導体スイッチ及び第２の半導体スイッチを制御するコントローラとを具備し、前記第１の半導体スイッチは、第１の耐圧を有する第１のスイッチング素子と第１の逆並列ダイオードから成る第１の素子と、この第１の素子に直列接続され、前記第１の耐圧より低い第２の耐圧を有する第２のスイッチング素子と第２の逆並列ダイオードから成る第２の素子と、前記第１の素子及び第２の素子に並列接続された第１の還流ダイオードとを備え、前記第２の半導体スイッチは、第３の耐圧を有する第３のスイッチング素子と第３の逆並列ダイオードから成る第３の素子と、この第３の素子に直列接続され、前記第３の耐圧より低い第４の耐圧を有する第４のスイッチング素子と第４の逆並列ダイオードから成る第４の素子と、前記第３の素子及び第４の素子に並列接続された第２の還流ダイオードとを備え、前記第１の素子の正極側と前記第２の素子の正極側とが対向し若しくは前記第１の素子の負極側と前記第２の素子の正極側とが対向し、かつ、前記第３の素子の正極側と前記第４の素子の正極側とが対向し若しくは前記第３の素子の負極側と前記第４の素子の正極側とが対向し、前記コントローラは、デッドタイム期間が経過すると、前記第２のスイッチング素子及び第４のスイッチング素子をオフからオンに切り換えることを特徴とする。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体スイッチの回路図。
【図２】第２の実施形態の半導体スイッチの回路図。
【図３】第３の実施形態の半導体スイッチの回路図。
【図４】第４の実施形態の半導体スイッチ制御装置の回路図。
【図５】第５の実施形態の半導体スイッチ制御装置の回路図。
【図６】第６の実施形態の半導体スイッチ制御装置の回路図。
【図７】第７の実施形態の半導体スイッチ制御装置の回路図。
【図８】第８の実施形態の半導体スイッチ制御装置の回路図。
【図９】第９の実施形態の電力変換装置の回路図。
【図１０】第１０の実施形態の電力変換装置の回路図。
【図１１】第１１の実施形態の電力変換回路素子の平面図及び斜視図。
【図１２】第１の実施形態の半導体スイッチにおける主素子ＯＦＦ、補助素子ＯＮの時の電流の流れを示す回路図、主素子、補助素子共にＯＦＦの時の電流の流れを示す回路図。
【発明を実施するための形態】
【０００８】
以下、実施形態を図に基づいて詳説する。尚、本明細書において、共通若しくは類似する回路構成要素については共通若しくは類似する符号を用いて説明する。
【０００９】
［第１の実施形態］
図１は、第１の実施形態の電力変換装置における１ブリッジ回路の上側アームの半導体スイッチ６ａを示している。半導体スイッチの回路構成は下側アームの半導体スイッチ６ｂについても同様であるので、ここでは上側アームの半導体スイッチ６ａについて説明する。また、上下アームの半導体スイッチを区別する必要がない場合には半導体スイッチ６として一般化して説明する。
【００１０】
本実施形態における半導体スイッチ６は、主素子３と補助素子５が直列に接続され、直列接続された主素子３と補助素子５の負極間に高速還流ダイオード４を逆並列に接続している。主素子３は、高耐圧の電圧駆動型スイッチング素子１ａと高耐圧の逆並列ダイオード２ａが並列に接続されて構成される。補助素子５は、主素子３に比して耐圧が低い電圧駆動型スイッチング素子１ｂと逆並列ダイオード２ｂが並列に接続されて構成される。主素子３の正極を正極端子７に、補助素子５の正極を負極端子８に接続している。本実施形態の半導体スイッチ６では、主素子３の制御端子１１と補助素子５の制御端子１２とを個別に設け、これによって主素子３と補助素子５を個別に制御するようにしている。図１において、９は主素子負極端子、１０は補助素子負極端子である。
【００１１】
次に、半導体スイッチ６の動作について説明する。まず、主電流が順方向、すなわち正極端子７から負極端子８に向かって流れているときについて説明する。主電流が順方向に流れているとき、主素子３の電圧駆動型スイッチング素子１ａと補助素子５の電圧駆動型スイッチング素子１ｂにＯＮ信号が入力されているため、電圧駆動型スイッチング素子１ａ、電圧駆動型スイッチング素子１ｂを通って電流が流れる。また図１２（ａ）の電流の流れ３１ａに示すように、主電流が逆方向、すなわち負極端子８から正極端子７に向かって流れているときについて説明する。主電流が逆方向に流れているとき、主素子３の電圧駆動型スイッチング素子１ａにＯＦＦ信号、補助素子５の電圧駆動型スイッチング素子１ｂにＯＮ信号が入力されているため、負極端子８から流入した主電流は、補助素子５の電圧駆動型スイッチング素子１ｂから主素子３の逆並列ダイオード２ａを通って正極端子７へと流れる。図１２（ｂ）の電流の流れ３１ｂに示すように、この主素子３の電圧駆動型スイッチング素子１ａをＯＦＦする際に、補助素子５も同期してＯＦＦした時の電流の流れについて説明する。主素子３の電圧駆動型スイッチング素子１ａをＯＦＦする際に、補助素子５も同期してＯＦＦすると、電流は補助素子５の電圧駆動型スイッチング素子１ｂを通れなくなる。その結果、電流は高速還流ダイオード４に転流することになる。この原理を、上アームの半導体スイッチ６ａと下アームの半導体スイッチ６ｂとで構成される一相分のブリッジ回路に適用すると、一方の半導体スイッチ６ａがＯＮしても、他方の（ＯＦＦする）半導体スイッチ６ｂにおいて、一旦、主電流が高速還流ダイオード３に転流してしまえば、逆並列ダイオード２ａに逆回復電流が流れることはなく、逆回復現象が効果的に抑制される。
【００１２】
一般的に、ダイオードに電流が流れると電流値に応じた電圧降下（ＯＮ電圧）が生じ、その電圧損失により熱が発生する。ＯＮ電圧は、流れる電流が大きいほど大きくなり、ＯＮ電圧が大きくなると発熱量も大きくなる。上記の一相分のブリッジ回路の通常動作において、高速還流ダイオード４に電流が流れるのは、一方の半導体スイッチ６ａがＯＦＦしてから他方の半導体スイッチがＯＮするまでの時間、すなわちデッドタイム期間である。そのため、高速還流ダイオード４と逆並列ダイオード２ａの平均順電流を比較すると、高速還流ダイオード４の平均順電流のほうが小さくなる。そのため、発生する発熱量も高速還流ダイオード４のほうが小さくなる。
【００１３】
次に、過大な負荷電流や装置温度が規定値を超えるなどの原因により、装置が異常停止した場合について説明する。この場合に、上下アームの半導体スイッチ６ａ，６ｂのスイッチング素子１ａ，１ｂに同時にＯＦＦ信号が入力されるならば、ゲートブロック状態となる。主素子３のスイッチング素子１ａと補助素子５のスイッチング素子１ｂに同時にＯＦＦ信号が入力され続ければ、補助素子５に電流を流すことができなくなり、高速還流ダイオード４に主電流が流れ続けることになる。このような場合は、デッドタイム期間のみ電流が流れる通常の動作時に比べ、高速還流ダイオード４に流れる平均電流値は大幅に増加し、それに伴い発生する発熱量も大幅に上昇することになり、素子の破損にも繋がる。
【００１４】
しかしながら、本実施形態の半導体スイッチ６の場合、主素子３のスイッチング素子１ａと補助素子５のスイッチング素子１ｂとに個別にゲート信号を与える制御端子１１，１２を設けている。そのため、ゲートブロック状態になった場合には、後述する実施形態の半導体スイッチ制御装置１８から主素子３のスイッチング素子１ａへＯＦＦ信号が出力され、補助素子５のスイッチング素子１ｂへＯＮ信号が出力されることによって、補助素子５のスイッチング素子１ｂをＯＮ状態に維持する制御が可能となる。この制御を行うことにより、負極８から正極７に流れる主電流は、ＯＮ状態の補助素子５のスイッチング素子１ｂを下から上に通り、主素子３の逆並列ダイオード２ａを順方向に流れ続ける。これにより、高速還流ダイオード４が比較的小容量のＳｉＣダイオードにて構成される場合にも、高速還流ダイオード４に電流が長時間流れることがなく、保護が可能となる。したがって、高速還流ダイオード４に関する冷却の設計も簡易なものとなる。
【００１５】
[第２の実施形態］
図２は、第２の実施形態の半導体スイッチ６Ａを示している。本実施形態の半導体スイッチ６Ａは、図１に示した第１の実施形態の半導体スイッチ６に対して、主素子３と補助素子５の位置を入れ替えたものであり、動作原理は第１の実施形態の半導体スイッチ６と同様である。
【００１６】
［第３の実施形態］
図３は、第３の実施形態の半導体スイッチ６Ｂを示している。本実施形態の半導体スイッチ６Ｂは、高速還流ダイオード４と補助素子５を直列に接続し、高速還流ダイオード４と補助素子５の直列接続に対して、主素子３を並列に接続した構成である。
【００１７】
本実施形態の半導体スイッチ６Ｂでは、補助素子５と高速還流ダイオード４とが直列に接続されているため、補助素子５がＯＮのときは高速還流ダイオード４に電流を流すことが可能で、補助素子５のＯＦＦにより高速還流ダイオード４の電流経路を遮断する。本実施形態も主素子３の制御端子１１と補助素子５の制御端子１２とを個別に設けており、主素子３と補助素子５を個別に制御することが可能である。ただし、本実施形態の場合、デッドタイム期間は主素子３をＯＦＦし、補助素子５はＯＮすることによって高速還流ダイオード４に電流を流す。そして、ゲートブロック状態では主素子３、補助素子５を同時にＯＦＦすることにより、主素子３の逆並列ダイオード２ａに主電流を流すことにより、高速還流ダイオード４を保護することができる。
【００１８】
［第４の実施形態］
図４は、第４の実施形態の半導体スイッチ制御装置を示している。本実施形態の半導体スイッチ制御装置１８は、第１の実施形態〜第３の実施形態の半導体スイッチ６，６Ａ，６Ｂのいずれかを制御する制御装置である。本実施形態では代表として図１に示した第１の実施形態の半導体スイッチ６を制御する場合について説明する。
【００１９】
ゲート信号発生回路５０は、主素子制御信号１６と補助素子制御信号１７を個別に生成する。主素子制御信号１６は電圧増幅回路１４ａにより、補助素子制御信号１７は電圧増幅回路４ｂにより増幅し、出力される。主素子３側の電圧増幅回路１４ａの出力は、抵抗１３ａを介して主素子制御端子１１に接続し、主素子３側の電圧増幅回路用電源１５ａの負極を主素子負極端子９に接続する。他方、補助素子５側の電圧増幅回路１４ｂの出力は、抵抗１３ｂを介して補助素子負極端子１２に接続し、補助素子５側の電圧増幅回路用電源１５ｂの負極を補助素子制御端子１０に接続する。
【００２０】
本実施形態の半導体スイッチ制御装置１８では、主素子制御信号１６と補助素子制御信号１７を個別に生成し、主素子制御端子１１と補助素子負極端子１２にそれぞれ出力している。そのため、半導体スイッチ制御装置１８の異常停止により主素子３がＯＦＦを持続した場合でも、補助素子５を個別に制御することで、主電流が高速還流ダイオード４に流れ続け高速還流ダイオード４が破損することを防ぐことが可能となる。すなわち、ゲートブロック状態になれば、主素子３のスイッチング素子１ａの制御端子１１にはＯＦＦ信号を与え、補助素子５のスイッチング素子１ｂの制御端子１２にはＯＮ信号を与えることによって補助素子５のスイッチング素子１ｂをＯＮ状態に維持させておく制御ができる。そして、この制御を行うことにより、負極８から正極７に流れる主電流は、ＯＮ状態の補助素子５のスイッチング素子１ｂを下から上に通り、さらに主素子３の逆並列ダイオード２ａを順方向に流れ続ける。これにより、ゲートブロック状態においてＳｉＣダイオードにて構成される比較的小容量の高速還流ダイオード４に大電流が長時間流れることがなく、その保護が行える。したがって、高速還流ダイオード４に関する冷却の設計も簡易なものとなる。
【００２１】
尚、本実施形態において、図４の半導体スイッチ６には図１に示した第１の実施形態の構成のものを示したが、これに代えて、図２に示した第２の実施形態の構成の半導体スイッチ６Ａを採用することができる。そしてその場合の制御は、上述したものと同様である。また、図１に示した半導体スイッチ６に代えて図３に示した第３の実施形態の構成の半導体スイッチ６Ｂを採用することもできる。そしてその場合の制御は、ゲートブロック状態の時、上記とは逆に主素子３、補助素子５を同時にＯＦＦさせることにより、主電流が負極８から逆並列ダイオード２ａを流れて正極７に行くように制御することになる。
【００２２】
［第５の実施形態］
図５は、第５の実施形態の半導体スイッチ制御装置を示している。本実施形態の半導体スイッチ制御装置１８Ａは、第４の実施形態に示した制御装置１８に対して、さらにロジック回路１９ａ，１９ｂと強制ＯＦＦ信号発生回路２０とを備えた構成である。
【００２３】
本実施形態の半導体スイッチ制御装置１８Ａは、通常の状態では、ゲート信号発生回路５０からロジック回路１９ａ，１９ｂに共通の制御信号２１を出力する。ロジック回路１９ａ，１９ｂは、通常状態で強制オフ（ＯＦＦ）信号発生回路５０から強制ＯＦＦ信号が入力されていない時には、主素子制御信号１６と補助素子制御信号１７に共通の制御信号２１を出力する。他方、電流検出器ＣＴにて検出される負荷電流が過大になり、装置の温度が規定値を超えるような異常が発生すれば、強制ＯＦＦ信号発生回路２０より強制ＯＦＦ信号２２を出力し、ロジック回路１９ａによって主素子３をＯＦＦ状態とする。同時に、ロジック回路１９ｂにより、主素子３の逆並列ダイオード２ａにＯＮ信号を与えてＯＮ状態にし、負極８からの主電流がこの補助素子５を通り、主素子３の逆並列ダイオード２ａを通して正極７に流れるようにする。
【００２４】
本実施形態の半導体スイッチ制御装置１８Ａでは、この機能により、装置の異常停止時に高速還流ダイオード４には電流が流れなくなるため、高速還流ダイオード４の電流分担を減らすことができる。
【００２５】
これにより、本実施形態にあっても、ゲートブロック状態においてＳｉＣダイオードにて構成される比較的小容量の高速還流ダイオード４に大電流が長時間流れることがなく、その保護が行える。したがって、高速還流ダイオード４に関する冷却の設計も簡易なものとなる。
【００２６】
尚、本実施形態において、図５の半導体スイッチ６には図１に示した第１の実施形態の構成のものを示したが、これに代えて、図２に示した第２の実施形態の構成の半導体スイッチ６Ａを採用することができる。そしてその場合の制御は、上述したものと同様である。また、図１に示した半導体スイッチ６に代えて図３に示した第３の実施形態の構成の半導体スイッチ６Ｂを採用することもできる。そしてその場合の制御は、ゲートブロック状態の時、主素子３、補助素子５を同時にＯＦＦさせることにより、主電流が負極８から逆並列ダイオード２ａを流れて正極７に行くように制御することになる。
【００２７】
また、本実施形態にあって、負荷電流が異常に大電流となった場合、負荷出力に急激な温度上昇が見られるので、電流検出器ＣＴに代えて温度センサを設置し、温度検出信号に基づいて強制ＯＦＦ信号発生回路２０が強制ＯＦＦ信号２２を出力するようにしてもよい。
【００２８】
［第６の実施形態］
図６は、第６の実施形態の半導体スイッチ制御装置を示している。本実施形態の半導体スイッチ制御装置１８Ｂは、第４の実施形態の半導体スイッチ制御装置１８に対して、補助素子制御側にロジック回路１９を設けている。ゲート信号発生回路５０からのゲート制御信号２１をそのまま主素子制御信号１６として主素子側電圧増幅器１４ａに与えている。それと同時に、ゲート制御信号２１をロジック回路１９に出力することで、ロジック回路１９より補助素子制御信号１７が出力され、この補助素子制御信号１７を補助素子側電圧増幅器１４ｂに与える構成である。
【００２９】
本実施形態の半導体スイッチ制御装置１８Ｂでは、主素子制御信号１６と共通するゲート制御信号２１をロジック回路１９に入力する。ロジック回路１９により、主素子制御信号１６がＯＦＦを出力する瞬間よりデッドタイム程度の期間（一相分のブリッジ回路において一方の半導体スイッチ６ａがＯＦＦしてから他方の半導体スイッチ６ｂがＯＮするまでの時間）のみ、高速還流ダイオード４に電流を流すモードにして補助素子制御信号１７を出力する制御を行う。それ以外の期間、この補助素子５はＯＮ状態に維持しておく。
【００３０】
これにより、本実施形態の半導体スイッチ制御装置１８Ｂでは、上記のデッドタイム程度の期間以外の期間では、主素子３の逆並列ダイオード２ａに電流が流せる状態となっているため、高速還流ダイオード４の電流分担を減らすことができる。これにより、第４の実施形態と同様に、ゲートブロック状態においてＳｉＣダイオードにて構成される比較的小容量の高速還流ダイオード４に大電流が長時間流れることがなく、その保護が行える。したがって、高速還流ダイオード４に関する冷却の設計も簡易なものとなる。
【００３１】
尚、本実施形態において、図６の半導体スイッチ６には図１に示した第１の実施形態の構成のものを示したが、これに代えて、図２に示した第２の実施形態の構成の半導体スイッチ６Ａを採用することができる。そしてその場合の制御は、上述したものと同様である。また、図１に示した半導体スイッチ６に代えて図３に示した第３の実施形態の構成の半導体スイッチ６Ｂを採用することもできる。そしてその場合の制御は、ゲートブロック状態の時、主素子３、補助素子５を同時にＯＦＦさせることにより、主電流が負極８から逆並列ダイオード２ａを流れて正極７に行くように制御することになる。
【００３２】
［第７の実施形態］
図７は、第７の実施形態の半導体スイッチ制御装置を示している。本実施形態の半導体スイッチ制御装置１８Ｃは、第４の実施形態に示した半導体スイッチ制御装置１８に対して、ゲート信号発生回路５０はゲート信号１６，１７を個別に出力する。そして、補助素子制御系統にロジック回路１９Ａが設けてあり、このロジック回路１９Ａの出力を補助素子制御信号１７′とし、また、高速還流ダイオード４の温度を検出する温度検出器３１を設けてその温度検出信号をロジック回路１９Ａに入力する構成である。
【００３３】
本実施形態の半導体スイッチ制御装置１８Ｃでは、通常時には、ゲート信号発生回路５０のゲート信号１６，１７をそのまま主素子制御信号１６、補助素子制御信号１７′として半導体スイッチ６の制御端子１１，１２それぞれに入力する。ゲートブロック状態の時には、第４の実施形態と同様に動作する。
【００３４】
一方、高速還流ダイオード４の温度が上昇して温度検出器３１の検出する温度値がある規定温度値を超えた場合、ロジック回路１９Ａは高速還流ダイオード４に電流を流さないような補助素子制御信号１７′を出力する。つまり、補助素子５をＯＮ状態にする制御信号１７′を出力する。この機能により、第４の実施形態と同様の効果に加えて、ゲートブロック状態での高速還流ダイオード４の保護と共に、何らかの原因で高速還流ダイオード４の温度が異常に上昇する場合にもその過熱を防ぐことができる。
【００３５】
［第８の実施形態］
図８は、第８の実施形態の半導体スイッチ制御装置を示している。本実施形態の半導体スイッチ制御装置１８Ｄは、図７に示した第７の実施形態における温度センサ３１に代えて、高速還流ダイオード４に流れる電流の電圧を検出する電圧検出器３２と電流を検出する電流検出器３３を設け、これらの電圧検出器３２、電流検出器３３の検出信号をロジック回路１９Ｂに入力する構成を特徴とする。
【００３６】
本実施形態にあって、通常時、ゲートブロック時の主素子３、補助素子５のＯＮ／ＯＦＦ制御は第４の実施形態と同様である。そして、さらに、次の保護動作をする。
【００３７】
第１の実施形態の半導体スイッチ６又は第２の実施形態の半導体スイッチ６Ａを用いた電力変換装置においては、高速還流ダイオード４がオープン破壊を起こした場合、補助素子５がＯＦＦしていると還流（整流）モードのときに電流が流れる経路がなくなる。そこで、高速還流ダイオード４の電圧と電流を電圧検出器３２と電流検出器３３でそれぞれ検出し、ロジック回路１９Ｂにおいて検出された電圧、電流値をもとに高速還流ダイオード４のオープン破壊を判定し、オープン破壊が発生したと判定した時に補助素子５を常にＯＮさせて電流が流れる経路を確保する。
【００３８】
尚、ロジック回路１９Ｂによるオープン破壊発生の判定ロジックは次である。ダイオードの特性上、正常時は順電圧がかかると電流が流れるのに対し、オープン破壊時は順電圧がかかっても電流は流れない。そこで、電圧検出器３２と電流検出器３３の検出信号に基づき、順電圧を検出しかつ電流値が０であったときに高速還流ダイオード４がオープン破壊を起こしたと判断する。
【００３９】
本実施形態の半導体スイッチ制御装置１８Ｄでは、電圧検出器３２、電流検出器３３により検出された電圧、電流値をもとに高速還流ダイオード４のオープン破壊を判定し、オープン破壊が発生したと判定した時には補助素子５を常にＯＮさせて電流が流れる経路を確保する。
【００４０】
［第９の実施形態］
図９は、第９の実施形態の電力変換装置を示している。本実施形態の電力変換装置は、第２の実施形態又は第３の実施形態の半導体スイッチ６Ａ又は６Ｂを２個直列接続して構成したブリッジ回路２４を１相以上備えた電力変換装置に対して、正極側直流母線２７に接続された半導体スイッチ６ａの主素子３の電圧増幅回路１４ａに対する電源と、負極側直流母線２８に接続された半導体スイッチ６ｂの補助素子５の電圧増幅回路１４ｂに対する電源とを１つの電源１５にて共通化した電力変換装置である。
【００４１】
ここで、第２の実施形態の半導体スイッチ６Ａの場合、上下の半導体スイッチ６Ａａ，６Ａｂを直列接続してブリッジ回路２４とする。また、第３の実施形態の半導体スイッチ６Ｂの場合、上下の半導体スイッチ６Ｂａ，６Ｂｂを直列接続してブリッジ回路２４とする。また、上側正極を７ａ、下側正極を７ｂとし、上側負極を８ａ、下側負極を８ｂとしている。さらに、２５は主電源である。
【００４２】
尚、図９では、簡略化のために左側の第１の相のブリッジ２４の上アームの半導体スイッチ６Ａａについてはその主素子３ａだけを示し、補助素子５ａの記述を省略しており、下アームの半導体スイッチ６Ａｂについてはその補助素子５ｂだけを示し、主素子３ｂの記述を省略している。
【００４３】
本実施形態の電力変換装置にあっては、通常のゲート制御動作、ゲートブロック状態の時の動作は上記の第４〜第６の実施形態の半導体スイッチ制御装置と同様であり、それにより同様の作用、効果が得られる。そして、本実施形態の電力変換装置では、主素子３、補助素子５それぞれの制御信号１６，１７に対する電圧増幅回路用電源１５を共通化することで回路が簡素化される。
【００４４】
［第１０の実施形態］
図１０は、第１０の実施形態の電力変換装置を示している。本実施形態の電力変換装置は、第２の実施形態又は第３の実施形態の半導体スイッチ６Ａ又は６Ｂを２個直列接続して構成したブリッジ回路２４を２相以上用いた電力変換装置に対して、正極側直流母線２７に接続された半導体スイッチ６ａの補助素子５の電圧増幅回路用電源１５ａを共通化し、また負極側直流母線２８に接続された半導体スイッチ６ｂの主素子３の電圧増幅回路用電源１５ｂを共通化した電力変換装置である。
【００４５】
ここで、第２の実施形態の半導体スイッチ６Ａの場合、第１のブリッジの上下の半導体スイッチ６Ａａ，６Ａｂを直列接続したブリッジ回路２４をブリッジ回路２４ａとし、別の上下の半導体スイッチ６Ａｃ，６Ａｄを直列接続したブリッジ回路２４をブリッジ回路２４ｂとしている。また、第３の実施形態の半導体スイッチ６Ｂの場合、上下の半導体スイッチ６Ｂａ，６Ｂｂを直列接続したブリッジ回路２４を２相並列接続してブリッジ回路２４ａ，２４ｂとする。そして、半導体スイッチ６Ａａ〜６Ａｄそれぞれの主素子３を主素子３ａ〜３ｄとし、補助素子５を５ａ〜５ｄとしている。また制御装置１８については、半導体スイッチ６ａ，６ｃそれぞれを制御する制御装置を制御装置１８ａ，１８ｃとし、半導体スイッチ６ｂ，６ｄそれぞれを制御する制御装置を制御装置１８ｃ，１８ｄとしている。さらに、２６ａ，２６ｂは出力端子である。
【００４６】
尚、図１０では、簡略化のために左側の第１の相のブリッジ２４ａの上アームの半導体スイッチ６Ａａについてはその補助素子５ａだけを示し、主素子３ａの記述を省略しており、下アームの半導体スイッチ６Ａｂについてはその主素子３ｂだけを示し、補助素子５ｂの記述を省略している。右側の第２の相のブリッジ２４ｂについても、上アームの半導体スイッチ６Ａｃについてはその補助素子５ｃだけを示し、主素子３ｃの記述を省略しており、下アームの半導体スイッチ６Ａｄについてはその主素子３ｄだけを示し、補助素子５ｄの記述を省略している。
【００４７】
本実施形態の電力変換装置にあっても、通常のゲート制御動作、ゲートブロック状態の時の動作は上記の第４〜第６の実施形態の半導体スイッチ制御装置と同様であり、それにより同様の作用、効果が得られる。そして、本実施形態では、第９の実施形態の電力変換装置と同様に、電圧増幅回路用電源１５ａ，１５ｂを共通化することで、回路が簡素化される。
【００４８】
［第１１の実施形態］
図１１は、第１１の実施形態のモジュール化を特徴とする電力変換回路素子を示している。本実施形態の電力変換回路素子は、半導体スイッチ６ａの主素子３ａ、還流ダイオード４ａ、補助素子５ａの半導体チップを一枚の基板２９ａ上に載せ、同様に半導体スイッチ６ｂの主素子３ｂ、還流ダイオード４ｂ、補助素子５ｂの半導体チップを一枚の基板２９ｂ上に載せて半導体スイッチ６ａ，６ｂそれぞれを構成し、さらにその複数枚の基板２９ａ，２９ｂを一つのパッケージ３０に入れ、モジュール型の素子としている。
【００４９】
本実施形態の電力変換回路素子では、各チップの同極端子はボンディングワイヤなどの導体で接続され、モジュール表面には正極端子７ｃ、負極端子８ｃ、主素子制御端子１１、補助素子制御端子１２、主素子負極端子９、補助素子負極端子１０を設けている。主素子制御端子１１、補助素子制御端子１２、主素子負極端子９、補助素子負極端子１０はそれぞれ主素子３、補助素子５を駆動するための制御信号を入力するための端子である。電力変換装置をモジュール型の素子とすることで、回路の簡素化や回路インダクタンスの低減が可能となる。
【符号の説明】
【００５０】
１ａ  電圧駆動型スイッチング素子
２ａ，２ｂ  逆並列ダイオード
３，３ａ〜３ｄ  主素子
４  高速還流ダイオード
５，５ａ〜５ｄ  補助素子
６，６Ａ，６Ｂ，  半導体スイッチ
７，７ａ，７ｂ  正極端子
８，８ａ，８ｂ  負極端子
９  主素子負極端子
１０  補助素子負極端子
１１  主素子制御端子
１２  補助素子制御端子
１３ａ，１３ｂ    抵抗
１４ａ，１４ｂ  電圧増幅回路
１５ａ，１５ｂ  電圧増幅回路用電源
１６  主素子制御信号
１７  補助素子制御信号
１８，１８ａ〜１８ｄ  制御装置
１９，１９ａ，１９ｂ  ロジック回路
２０  強制ＯＦＦ信号発生回路
２４，２４ａ，２４ｂ  ブリッジ回路
２５  主電源
２６  出力端子
２７  正側直流母線
２８  負側直流母線
２９  絶縁物基板
３０  パッケージ
３１  温度検出器
３２  電圧検出器
３３  電流検出器
５０  ゲート信号発生回路
【図１】
0005574845.tif 000002
【図２】
0005574845.tif 000003
【図３】
0005574845.tif 000004
【図４】
0005574845.tif 000005
【図５】
0005574845.tif 000006
【図６】
0005574845.tif 000007
【図７】
0005574845.tif 000008
【図８】
0005574845.tif 000009
【図９】
0005574845.tif 000010
【図１０】
0005574845.tif 000011
【図１１】
0005574845.tif 000012
【図１２】
0005574845.tif 000013