(57)【特許請求の範囲】
【請求項１】
絶縁基板上に第１の方向に延長されたゲート線及び前記ゲート線に接続されたゲート電極を含むゲート配線を形成し、
前記絶縁基板上に前記ゲート線と交差するように第２の方向に延長されたデータ線、前記データ線に接続されたソース電極及び前記ソース電極と離隔されて設けられるドレイン電極を含み、前記ゲート配線と絶縁されているデータ配線を形成し、
前記ゲート配線と前記データ線及び前記データ線に接続されたソース電極を含むデータ配線との上に各画素毎に前記ドレイン電極と接続された画素電極を形成し、
前記ゲート配線又は前記データ配線の形成は、
バリヤ膜を形成し、
前記バリヤ膜上に銅又は銅合金を含む銅導電膜を形成し、
前記銅導電膜上に銅窒化物を含む中間膜を形成し、
前記中間膜上にＩＺＯ、ＩＴＯ、アモルファスＩＴＯ、又はこれらの組み合わせを含むキャッピング膜を形成し、
前記キャッピング膜、前記中間膜及び前記銅導電膜をエッチングして下部の前記バリヤ膜を露出させ、
前記バリヤ膜をエッチングすること、
を含み、
前記バリヤ膜は、Ｔａ、Ｖ、Ｚｒ、Ｎｂ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ又はこれらの化合物を含むことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
前記中間膜の形成は、窒素を含む雰囲気下で銅をターゲットとしてスパッタリングすることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項３】
前記中間膜の形成は、前記銅導電膜の形成に連続して窒素を供給しながらｉｎ−ｓｉｔｕにおこなわれることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
【請求項４】
前記中間膜の厚さは、５ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項５】
前記中間膜は、０．００１ａｔｏｍ％以上５０ａｔｏｍ％以下の窒素を含有することを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項６】
前記キャッピング膜、前記中間膜及び前記銅導電膜のエッチングは、ウエットエッチングであることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項７】
前記キャッピング膜、前記中間膜及び前記銅導電膜のエッチングは、前記キャッピング膜、前記中間膜及び前記銅導電膜を一括的にエッチングすることを特徴とする請求項６に記載の薄膜トランジスタ基板の製造方法。
【請求項８】
前記バリヤ膜のエッチングは、ＨＣｌ、Ｃｌ２、Ｈ２、Ｏ２又はこれらの組み合わせを含むエッチングガスを使用してドライエッチングすることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項９】
前記データ配線の形成の前記バリヤ膜のエッチング後に前記エッチングされたバリヤ膜下部のオーミックコンタクト層をエッチングして下部の半導体層を露出させることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項１０】
前記オーミックコンタクト層のエッチングは、前記データ配線のバリヤ膜と連続的にエッチングすることを特徴とする請求項９に記載の薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線構造に係り、より詳しくは、銅又は銅合金を含む配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ基板は、マトリックス配列の画素を備える液晶表示装置又は有機ＥＬ表示装置などの基板として使用される。
【０００３】
液晶表示装置は、電極が形成されている二枚の基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過される光量を調節する装置であって、電極に伝達される画像信号を制御するためのスイッチング素子として薄膜トランジスタを使用する。
【０００４】
有機ＥＬ（ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置は、蛍光性有機物質を電気的に励起発光させて画像を表示する表示装置であって、それぞれの画素に発光のための電流を供給する駆動薄膜トランジスタとスイッチング薄膜トランジスタとを備える。
【０００５】
一方、液晶表示装置又は有機ＥＬ表示装置などの表示面積が次第に大型化されることによって、薄膜トランジスタと接続されるゲート線及びデータ線が長くなって配線の抵抗が増加するようになる。このような抵抗増加は、信号遅延などの問題を誘発するが、これを克服するためにはゲート線及びデータ線をできるだけ低い比抵抗を有する材料で形成する必要がある。
【０００６】
配線材料のうち低い比抵抗を有しながらも価格が低廉な物質としては、銅（Ｃｕ）を挙げることができる。銅は、比抵抗が約１．６７μΩｃｍに、約２．６５μΩｃｍであるアルミニウム（Ａｌ）に比べて比抵抗がずっと低い。従って、実際の工程で銅からなるゲート線及びデータ線を使用すれば、アルミニウムを使用した場合に比べて信号遅延などの問題が改善できる。
【０００７】
しかしながら、銅はガラスなどの絶縁基板又は半導体層などの下部構造物に関する接着性が不良であり、化学物質に関する耐化学性が脆弱であって後続工程で化学物質に露出される場合容易に酸化されるか、或いは腐蝕される。従って、銅単独配線を使用しにくく、下部にバリヤ膜と上部にキャッピング膜が備えられた多層膜の形態で使用することが一般である。しかしながら、このような多層膜をパターニングするためエッチング液を使用して一括エッチングする場合、多層膜下部に存在する、例えば半導体層にエッチング液に溶解された銅イオンが一部浸透して半導体層の特性を低下させることによって薄膜トランジスタの信頼度を落とすことがある。また、パターニング工程のウエットエッチング及びフォトレジスト膜除去工程時に、キャッピング膜と銅膜の界面で銅膜が選択的に腐蝕されてオーバーハングが形成されるなど配線の側面プロファイル不良が惹起されることがある。このようなオーバーハングなどは後続工程でクラックを誘発して配線の信頼性を低下させることができる。
【特許文献１】特開平９−２５８２４６号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の技術的課題は、パターニング工程時に良好な側面プロファイルを形成する配線構造を提供することにある。
【０００９】
本発明の他の技術的課題は、前述した構造を有する配線形成方法を提供することにある。
【００１０】
本発明のさらに他の技術的課題は、前述した配線構造を含む薄膜トランジスタ基板を提供することにある。
【００１１】
本発明のさらに他の技術的課題は、前述したような薄膜トランジスタ基板の製造方法を提供することにある。
【００１２】
本発明の技術的課題は、以上で言及した技術的課題に制限されず、また、以上で言及されないさらに他の技術的課題は、以下の記載から当業者にとって明確に理解できるものである。
【課題を解決するための手段】
【００１３】
前述した技術的課題を達成するための本発明の一実施形態による配線構造は、下部構造物上に形成されたバリヤ膜と、バリヤ膜上に形成された銅又は銅合金を含む銅導電膜と、銅導電膜上に形成された銅窒化物を含む中間膜と、中間膜上に形成されたキャッピング膜と、を含む。
【００１４】
前述した他の技術的課題を達成するための本発明の一実施形態による配線形成方法は、下部構造物上にバリヤ膜を形成し、バリヤ膜が形成されている下部構造物上に銅又は銅合金を含む銅導電膜を形成し、銅導電膜上に銅窒化物を含む中間膜を形成し、中間膜上にモリブデン又はモリブデン合金を含むキャッピング膜を形成し、キャッピング膜、中間膜及び銅導電膜をウエットエッチングして下部のバリヤ膜を露出させ、バリヤ膜をドライエッチングすることを含む。
【００１５】
前述したさらに他の技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板は、絶縁基板上に形成され、第１の方向に延長されたゲート線及びゲート線に接続されたゲート電極を含むゲート配線と、絶縁基板上にゲート配線と絶縁されて形成され、ゲート線と交差するように第２の方向に延長されたデータ線、データ線に接続されたソース電極及びソース電極と離隔されて設けられるドレイン電極を含むデータ配線と、ゲート配線とデータ配線上に各画素毎に形成され、ドレイン電極と接続された画素電極を含み、ゲート配線又はデータ配線は、下部構造物上に形成されたバリヤ膜と、バリヤ膜上に形成された銅又は銅合金を含む銅導電膜と、銅導電膜上に形成された銅窒化物を含む中間膜と、中間膜上に形成されたキャッピング膜と、を含む。
【００１６】
前述したさらに他の技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板の製造方法は、絶縁基板上に第１の方向に延長されたゲート線及びゲート線に接続されたゲート電極を含むゲート配線を形成し、絶縁基板上にゲート線と交差するように第２の方向に延長されたデータ線、データ線に接続されたソース電極及びソース電極と離隔されて設けられるドレイン電極を含み、ゲート配線と絶縁されているデータ配線を形成し、ゲート配線とデータ配線上に各画素毎にドレイン電極と接続された画素電極を形成し、ゲート配線又はデータ配線を形成する段階は、下部構造物上にバリヤ膜を形成し、バリヤ膜が形成されている下部構造物上に銅又は銅合金を含む銅導電膜を形成し、銅導電膜上に銅窒化物を含む中間膜を形成し、中間膜上にモリブデン又はモリブデン合金を含むキャッピング膜を形成し、キャッピング膜、中間膜及び銅導電膜をウエットエッチングして下部のバリヤ膜を露出させ、バリヤ膜をドライエッチングすることを含む。
【００１７】
その他実施形態の具体的な事項は、詳細な説明及び図面に記載されている。
【発明の効果】
【００１８】
本発明の一実施形態による配線構造及び配線形成方法によれば、下部構造物について銅導電膜の良好な接着力を維持しながらも、銅導電膜の化学的反応による酸化又は腐蝕を防止できる。また、パターニング工程で銅導電膜の選択的腐蝕によるオーバーハング現象を防止し、良好な側面プロファイルを形成することによって、低抵抗銅配線の信頼性を確保できる。
【００１９】
また、本発明の実施形態による薄膜トランジスタ基板及びその製造方法によれば、前述したようにゲート配線又はデータ配線の信頼性が確保されて信号特性がよくなり、画質が改善できる。
【発明を実施するための最良の形態】
【００２０】
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述する実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具体化されるものである。図面で層及び領域の大きさ及び相対的な大きさは、説明の明瞭性のため誇張されることがある。
【００２１】
素子又は層が他の素子又は層の「上」と指称されることは、他の素子又は層の真上だけではなく、中間に他の層又は他の素子を介在した場合を全て含む。反面、素子が「直接上」と指称される場合は、中間に他の素子又は層を介在しないことを示す。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。「及び／又は」は、言及された部材のそれぞれ及び一つ以上の全ての組み合わせを含む。
【００２２】
以下、添付した図面を参照して本発明の好適な一実施形態による配線構造及び配線形成方法を詳細に説明する。図１は、本発明の一実施形態による配線構造の断面図である。図２〜図４は、本発明の一実施形態による配線形成方法の工程段階別断面図である。
【００２３】
図１を参照すれば、下部構造物１上にバリヤ膜２ａを介在して銅導電膜２ｂが形成されている。銅導電膜２ｂの上部には、キャッピング膜２ｄが設けられ、銅導電膜２ｂとキャッピング膜２ｄとの間には中間膜２ｃが形成されている。
【００２４】
下部構造物１は、配線２などが形成される面を提供し、配線などを支持する。下部構造物１は、上部に形成される配線２とは異なる構成を有し、複数の構成要素、素子、層などが組み合わされた複合物だけではなく、一つの構成要素、素子、層などになった単一構造物を含む。例えば、ガラスなどの絶縁基板、アモルファスシリコンなどの半導体層、絶縁膜であってもよく、これに制限されない。
【００２５】
下部構造物１上には、銅又は銅合金を含む銅導電膜２ｂが設けられる。ここで、銅は薄膜状態で比抵抗が２．１μΩｃｍと低く、価格が低廉で低抵抗配線に使用することが好適である。
【００２６】
下部構造物１と銅導電膜２ｂとの間には、銅導電膜２ｂと下部構造物１の接着力を増進させ、銅イオンが下部構造物１に拡散されることを防止するバリヤ膜２ａが設けられる。銅は、下部構造物１との接着力が悪くて銅導電膜２ｂを積層してパターニングする過程で、形成されたものが密着しないか、或いは剥ける現象が発生できる。これを防止するため銅以外の異なる物質を含むバリヤ膜２ａが銅導電膜２ｂと下部構造物１との間に形成される。また、バリヤ膜２ａは、銅導電膜２ｂから銅イオンが、例えば半導体層のような下部構造物１に拡散することを防止して下部構造物１の特性を維持し、同時に下部構造物１の物質が銅導電膜２ｂに拡散することを防止して銅導電膜２ｂの比抵抗が増加されることを防止する。
【００２７】
一方、銅導電膜２ｂのパターニング工程は、ウエットエッチングでおこなわれるが、この時バリヤ膜２ａがエッチング液によってエッチングされれば、エッチング液に溶解されている銅イオンがバリヤ膜２ａ下部の露出された下部構造物１に浸透し、下部構造物１の特性が変わることがある。例えば、下部構造物１として半導体層を使用する場合、半導体特性が悪化して全体的な配線の信頼度が低下できる。従って、ここでのバリヤ膜２ａは、銅導電膜２ｂエッチング液によってエッチングされない物質、すなわち銅とのエッチング選択比が大きい物質を使用することが好ましい。例えばＣｒ、Ｔｉ、Ｔａ、Ｖ、Ｚｒ、Ｗ、Ｎｂ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ又はこれらの化合物を含むことができ、これに制限されない。一方、下部構造物１が一括エッチングによる銅イオンの浸透が大きく問題にならない物質、例えば絶縁基板などである場合には後述するキャッピング膜２ｄの場合のように銅導電膜２ｂなどと一括エッチングできる物質を使用しても差し支えない。
【００２８】
銅導電膜２ｂの上部には、銅導電膜２ｂが化学物質と反応して腐蝕することを防止するためのキャッピング膜２ｄが形成されている。例えば、銅導電膜２ｂのパターニング工程に使用されるエッチング液は、銅を酸化及び腐蝕させて比抵抗を増加させる。従って、銅導電膜２ｂが直接エッチング液などに露出されないように上部にキャッピング膜２ｄを配置する。この時、キャッピング膜は銅導電膜２ｂパターニング用エッチング液などに腐蝕されない、又は耐化学性が強い物質を使用するが、銅導電膜２ｂと一括エッチングされる物質を使用することが工程単純化の側面で有利である。このような条件を満足させる物質として例えば、モリブデン系列のＭｏ、ＭｏＮ、ＭｏＷ、ＭｏＴｉ、ＭｏＮｂ、ＭｏＺｒ又はＩＺＯ、ＩＴＯ、アモルファスＩＴＯなどの導電性酸化物がある。
【００２９】
一方、キャッピング膜２ｄが銅導電膜２ｂの直接上に形成される場合キャッピング膜２ｄと銅導電膜２ｂのエッチング工程又はフォトレジスト膜除去工程時キャッピング膜２ｄと銅導電膜２ｂの界面では銅とキャッピング膜２ｄを構成する物質（例えばＭｏ）間相互電子交換によるガルバニック腐蝕が起こる。従って、活性電位を有する銅の腐蝕速度が早くなり、界面での銅導電膜２ｂが選択的に腐蝕されてオーバーハングが形成される。このようなオーバーハングは後続工程でクラックなどを誘発して配線の信頼度を落とす。
【００３０】
前述したようなガルバニック腐蝕を防止するため図１に示すように、キャッピング膜２ｄと銅導電膜２ｂとの間には、銅導電膜２ｂとキャッピング膜２ｄの電子交換を妨害する中間層２ｃが挿入されている。中間層２ｃは、絶縁性を有してもよく、伝導性と絶縁性の中間形態である半絶縁性を有しても電子交換を相当部分阻害するのでガルバニック腐蝕によるオーバーハング現象を減少させる効果がある。このような中間層２ｃを構成する物質は、絶縁性又は半絶縁性を有する物質であれば差し支えないが、好ましくは、工程単純化の観点で下部の銅導電膜２ｂの物質と同様な系列の物質を使用できる。例えば、銅窒化物（ＣｕＮｘ）を含むことができる。好ましい銅窒化物の例としてはＣｕ３Ｎを挙げることができる。この時、中間膜が銅窒化物のみとして構成される必要はなく、銅窒化物と異なる物質、例えば銅を含んでも差し支えない。ここで、ガルバニック腐蝕を防止できる銅窒化物の含量を中間膜を構成する全体の元素について窒素の原子パーセント（ａｔｏｍｉｃ  ｐｅｒｃｅｎｔ）で示せば、０．００１ａｔｏｍ％以上５０ａｔｏｍ％以下であることがのぞましい。
【００３１】
中間膜２ｃの厚さは、中間膜の絶縁性の程度を考慮して決定できる。すなわち、中間膜に窒素の原子パーセントが相対的に高いか、或いは全体的に絶縁性を示す場合、比較的薄い厚さを有しても差し支えないが、窒素の原子パーセントが相対的に低いか、或いは全体的に半絶縁性乃至弱い導電性を帯びるようになれば、比較的厚く形成することが好ましい。例えば、約５ｎｍ以上１００ｎｍ以下の範囲で調節できる。
【００３２】
図１及び図２〜図５を参照して前述したような配線構造を有する配線の形成方法の一実施形態について説明する。
【００３３】
図２を参照すれば、先ずガラスなどの絶縁基板、半導体層、絶縁膜などの下部構造物１を準備する。続いて、下部構造物１上に、例えばＣｒ、Ｔｉ、Ｔａ、Ｖ、Ｚｒ、Ｗ、Ｎｂ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ又はこれらの化合物を含む物質を、例えばスパッタリングなどによって、蒸着バリヤ膜２ａを形成する。バリヤ膜２ａの厚さは、５ｎｍ以上５０ｎｍ以下、好ましくは、１０ｎｍ以上３０ｎｍ以下に形成する。
【００３４】
引き続き、バリヤ膜２ａ上に銅又は銅合金を、例えばスパッタリングなどに蒸着して銅導電膜２ｂを形成する。ここで、スパッタリングは、例えばチェンバー内に非活性気体であるアルゴン（Ａｒ）ガスを流入しながら、銅又は銅合金をターゲットとしてプラズマ状態のイオン化されたＡｒ＋（プラス）イオンを衝突させる方法からなる。銅導電膜２ｂの厚さは１００ｎｍ以上３００ｎｍ以下、好ましくは、１５０ｎｍ以上２５０ｎｍ以下に形成する。
【００３５】
続いて、同一なチェンバーでアルゴン気体の流入量を減少させ、窒素（Ｎ２）気体を流入させながらｉｎ−ｓｉｔｕに反応性スパッタリングを行う。窒素気体は、非活性気体であるアルゴン気体とは違って、プラズマ状態でイオン化されてターゲットに衝突する場合ターゲット原子と反応する。従って、銅又は銅合金をターゲットとする場合銅原子と化学反応して銅窒化物を形成する。このような銅窒化物が銅導電膜２ｂ上に蒸着されることによって中間膜２ｃが形成される。この時、全てのターゲット元素が窒素気体と反応することではない。従って、アルゴン気体と衝突した銅原子、窒素気体と衝突したが、反応しない銅原子などが蒸着されて銅窒化物と共に中間膜２ｃを構成するようになる。チェンバー内に存在するアルゴン気体と窒素気体は、９０：１０〜４０：６０の比率を有することがのぞましく、このような条件で中間膜２ｃの窒素含量は、０．００１ａｔｏｍ％〜５０ａｔｏｍ％の範囲を有することがのぞましい。中間膜２ｃの厚さは、約５ｎｍ以上１００ｎｍ以下の範囲で調節できる。
【００３６】
次に、中間膜２ｃの上部にアルゴン気体を用いたスパッタリングとしてキャッピング膜２ｄを形成する。ここで、キャッピング膜２ｄを構成する物質であるスパッタリングのターゲットとしては、下部の中間膜２ｃ及び銅導電膜２ｂを構成する銅系物質と一括ウエットエッチングが可能な物質、すなわちエッチング選択比が小さい物質を使用でき、例えばモリブデン系列のＭｏ、ＭｏＮ、ＭｏＷ、ＭｏＴｉ、ＭｏＮｂ、ＭｏＺｒ又は導電性酸化物であるＩＺＯ、ＩＴＯ、アモルファスＩＴＯなどを使用できる。これで、バリヤ膜２ａ、銅導電膜２ｂ、中間膜２ｃ及びキャッピング膜２ｄからなる４層多層膜が形成される。
【００３７】
図３を参照すれば、多層膜２上部にフォトレジストを塗布し、露光及び現像して配線を限定するフォトレジストパターン３を形成する。
【００３８】
引き続き、図４に示すように、フォトレジストパターン３をエッチングマスクとしてキャッピング膜２ｄ、中間膜２ｃ、銅導電膜２ｂを順次にエッチングしてバリヤ膜２ａを露出させる。ここでのエッチングは、ウエットエッチングに行われ、キャッピング膜２ｄ、中間膜２ｃ及び銅導電膜２ｂを同一なエッチング液を用いて一括的にエッチングできる。エッチング液としては、過酸化水素又は窒酸をベースとするエッチング液を使用でき、燐酸、酢酸などをさらに含むことができる。バリヤ膜２ａは、エッチング液によってエッチングがされにくく、下部構造物１を覆っていて、銅イオンなどが溶解されているエッチング液による下部構造物１攻撃（アタック）を防止できる。
【００３９】
次に、図５に示すように、続けてフォトレジストパターン３をマスクとしてバリヤ膜２ａをエッチングして下部構造物１を露出させる。ここでのエッチングは、ドライエッチングによっておこなわれ、ＨＣｌ、Ｃｌ２、Ｈ２、Ｏ２又はこれらの調合を含むエッチングガスを使用できる。
【００４０】
図１を参照すれば、フォトレジストパターン３を除去する。これで図１に示すような配線が形成される。ここでは、バリヤ膜２ａのエッチング時フォトレジストパターン３をエッチングマスクとしてドライエッチングした例を示したが、バリヤ膜２ａの上部膜ウエットエッチング後フォトレジストパターン３を除去し、上部膜パターンをエッチングマスクとしてドライエッチングすることによって配線を形成することも可能である。
【００４１】
一方、バリヤ膜２ａとして銅導電膜２ｂなどと一括的にエッチングされる物質を使用した場合には、前述したように二つ段階のエッチング工程に分離しなく、一括エッチングにてなすことができることは勿論である。
【００４２】
このように形成された配線２は、ウエットエッチング及びフォトレジスト膜除去工程において銅導電膜とキャッピング膜との間に介在されている中間膜が電子の移動を遮ってガルバニック腐蝕形成を抑制するので配線が側面腐蝕なしに鮮明に形成され、側面プロファイルにおいてオーバーハングなどが示されず、良好なテーパー角を有する。
【００４３】
以上説明した本発明の一実施形態による配線構造及び配線の形成方法は、液晶表示装置、有機ＥＬ表示装置などに使用される薄膜トランジスタ基板、半導体素子、半導体装置などに適用でき、その外にも精密な配線パターンが要求されるどんな分野にも適用可能である。以下、薄膜トランジスタ基板に適用された例を説明するが、これに制限されることではないことは明白である。
【００４４】
本明細書で使用される用語である「薄膜トランジスタ基板」は、薄膜トランジスタを少なくとも一つ含む基板を言い、薄膜トランジスタと基板との間に異なる構造物が介在されているか、或いはその上に異なる構造物が形成されていてもよい。
【００４５】
先ず、図６Ａ及び図６Ｂを参照して前述したような配線構造を含む本発明の一実施形態による薄膜トランジスタ基板について説明する。本発明の一実施形態による配線構造が同様に適用される部分については本実施形態が当業者に明確に類推又は理解できる範囲内で説明を省略するか、或いは簡略化することがある。図６Ａは、本発明の一実施形態による薄膜トランジスタ基板の配置図であり、図６Ｂは図６ＡのＢ−Ｂ´線によって切断した断面図である。
【００４６】
図６Ａ及び図６Ｂに示すように絶縁基板１０上にゲート信号を伝達する複数のゲート配線が形成されている。ゲート配線２２、２４、２６、２７、２８は、横方向に伸びているゲート線２２、ゲート線２２の端部に接続されていて外部からのゲート信号が印加されてゲート線に伝達するゲート端部２４、ゲート線２２に接続されて突起形態に形成された薄膜トランジスタのゲート電極２６、ゲート線２２と平行に形成されているストレージ（蓄積）電極２７及びストレージ（蓄積）電極線２８を含む。ストレージ電極線２８は、画素領域を横切って横方向伸びており、ストレージ電極線２８に比べて幅が広く形成されているストレージ電極２７が接続される。ストレージ電極２７は後述する画素電極８２と接続されたドレイン電極拡張部６７と重畳（オーバーラップ）されて画素の電荷保持能力を向上させるストレージキャパシタを構成する。このようなストレージ電極２７及びストレージ電極線２８の形及び配置などは多様な形態に変形でき、画素電極８２とゲート線２２の重畳に発生するストレージ容量が十分である場合は形成しなくともよい。
【００４７】
図６Ｂに示すように、ゲート配線２２、２４、２６、２７は、バリヤ膜２２１、２４１、２６１、２７１、銅（Ｃｕ）又は銅合金からなった銅導電膜２２２、２４２、２６２、２７２、銅窒化物を含む中間膜２２３、２４３、２６３、２７３及びキャッピング膜２２４、２４４、２６４、２７４の４層多層膜として形成されている。また、図面に直接示さないが、ストレージ電極線２８も他のゲート配線２２、２４、２６、２７と同様な多層膜の構造を有する。以下で説明される多層膜構造のゲート配線には、ストレージ電極線２８も含まれ、他のゲート配線２２、２４、２６、２７の多層構造上特徴が同様に適用される。
【００４８】
このような多層膜構造のゲート配線２２、２４、２６、２７、２８には前述したような本発明の一実施形態による配線構造が適用される。ここで、バリヤ膜２２１、２４１、２６１、２７１は、上部の銅導電膜２２２、２４２、２６２、２７２の絶縁基板１０についての接着を補助し、絶縁基板１０を構成する物質と銅導電膜２２２、２４２、２６２、２７２を構成する物質が相互拡散されないようにする。また銅導電膜２２２、２４２、２６２、２７２とキャッピング膜２２４、２４４、２６４、２７４との間に設けられる中間膜２２３、２４３、２６３、２７３は電子交換によるガルバニック腐蝕を防止する。一方、ゲート配線２２、２４、２６、２７、２８真下の絶縁基板１０は、一括エッチングによる銅イオンの浸透が大きく問題にならないため、バリヤ膜２２１、２４１、２６１、２７１をキャッピング膜２２４、２４４、２６４、２７４の場合のように銅導電膜２２２、２４２、２６２、２７２などと一括エッチングできる物質を使用してもよい。
【００４９】
基板１０、ゲート配線２２、２４、２６、２７、２８の上には、窒化シリコン（ＳｉＮｘ）などになったゲート絶縁膜３０が形成されている。
【００５０】
ゲート電極２６のゲート絶縁膜３０上部には水素化アモルファスシリコンなどの半導体からなった半導体層４０が島形に形成されており、半導体層４０の上部にはシリサイド又はｎ型不純物が高濃度にドーピングされたｎ＋水素化アモルファスシリコンなどの物質からなったオーミックコンタクト層５５、５６がそれぞれ形成されている。
【００５１】
オーミックコンタクト層５５、５６及びゲート絶縁膜３０上には、データ配線６２、６５、６６、６７、６８が形成されている。データ配線６２、６５、６６、６７、６８は縦方向に形成されてゲート線２２と交差して画素を限定するデータ線６２、データ線６２の分枝であり、オーミックコンタクト層５５の上部まで延長されているソース電極６５、データ線６２の一側端部に接続されて外部から画像信号が印加されるデータ端部６８、ソース電極６５と分離されており、ゲート電極２６又は薄膜トランジスタのチャネル部についてソース電極６５の反対側オーミックコンタクト層５６上部に形成されているドレイン電極６６及びドレイン電極６６から延長されてストレージ電極２７と重畳する広い面積のドレイン電極拡張部６７を含む。
【００５２】
このようなデータ配線６２、６５、６６、６７、６８は、ゲート配線２２、２４、２６、２７でのようにバリヤ膜６２１、６５１、６６１、６７１、６８１、銅（Ｃｕ）又は銅合金からなった銅導電膜６２２、６５２、６６２、６７２、６８２、銅窒化物を含む中間膜６２３、６５３、６６３、６７３、６８３及びキャッピング膜６２４、６５４、６６４、６７４、６８４の４層多層膜構造を有する。このような多層膜構造のデータ配線６２、６５、６６、６７、６８には、前述したような本発明の一実施形態による配線構造が適用される。ここでバリヤ膜６２１、６５１、６６１、６７１、６８１は、下部構造物、すなわちここではオーミックコンタクト層５５、５６とゲート絶縁膜３０についての銅導電膜６２２、６５２、６６２、６７２、６８２の接着力を補助し、オーミックコンタクト層５５、５６とゲート絶縁膜３０を構成する物質と銅導電膜６２２、６５２、６６２、６７２、６８２を構成する物質が相互拡散されないようにする。また、後続工程であるデータ配線６２、６５、６６、６７、６８のウエットエッチング工程、特にチャネル部のソース電極６５及びドレイン電極６６を形成するためのウエットエッチング工程時、エッチング液に溶解された銅イオンが薄膜トランジスタのチャネル部を構成する下部のオーミックコンタクト層５５、５６やその下部の半導体層４０まで浸透して薄膜トランジスタ特性が悪化されることを防止する。また、銅導電膜２２２、２４２、２６２、２７２とキャッピング膜２２４、２４４、２６４、２７４との間に中間膜２２３、２４３、２６３、２７３が設けられて電子交換によるガルバニック腐蝕を防止する。
【００５３】
ソース電極６５は、半導体層４０と少なくとも一部分が重畳され、ドレイン電極６６はゲート電極２６を中心にソース電極６５と対向し、半導体層４０と少なくとも一部分が重畳される。ここで、オーミックコンタクト層５５、５６は、その下部の半導体層４０と、その上部のソース電極６５及びドレイン電極６６の間に存在し、コンタクト抵抗を低める効果を果たす。
【００５４】
ドレイン電極拡張部６７は、ストレージ電極２７と重畳されるように形成されて、ストレージ電極２７とゲート絶縁膜３０を挟んでストレージ容量が形成される。ストレージ電極２７を形成しない場合ドレイン電極拡張部２７もまた形成しない。
【００５５】
ここでゲート電極２６、その上に形成された半導体層４０、オーミックコンタクト層５５、５６及びソース電極６５とドレイン電極６６が薄膜トランジスタを構成し、この時半導体層４０は薄膜トランジスタのチャネル部を構成する。本実施形態では、ゲート電極２６がチャネル部を含む半導体層４０の下部に存在する所謂「ボトムゲート」方式の薄膜トランジスタが採用されている。
【００５６】
データ配線６２、６５、６６、６７、６８及びこれらが覆われない半導体層４０の上部には保護膜７０が形成されている。保護膜７０は、例えば平坦化特性に優れ、感光性を有する有機物質、プラズマ化学気相蒸着（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）として形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、又は無機物質である窒化シリコン（ＳｉＮｘ）などで形成できる。また、保護膜７０を有機物質として形成する場合には、ソース電極６５とドレイン電極６６の間の半導体層４０が現れた部分に保護膜７０の有機物質が接触することを防止するために、有機膜の下部に窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯ２）からなる絶縁膜（図示せず）が追加的に形成されてもよい。
【００５７】
保護膜７０には、ドレイン電極拡張部６７及びデータ線端部６８をそれぞれ現すコンタクトホール７７、７８が形成されており、保護膜７０とゲート絶縁膜３０にはゲート線端部２４を現すコンタクトホール７４が形成されている。保護膜７０上には、コンタクトホール７７を通じてドレイン電極６６と電気的に接続され、画素に設けられる画素電極８２が形成されている。データ電圧が印加された画素電極８２は、上部表示板の共通電極と共に電気場を生成することによって画素電極８２と共通電極の間の液晶層の液晶分子の配列を制御する。
【００５８】
また、保護膜７０上には、コンタクトホール７４、７８を通じてそれぞれゲート端部２４及びデータ端部６８と接続されている補助ゲート端部８４及び補助データ端部８８が形成されている。画素電極８２と補助ゲート及びデータ端部８６、８８はＩＴＯからなっている。
【００５９】
前述したような本発明の一実施形態による薄膜トランジスタ基板は液晶表示装置などに適用されうる。
【００６０】
続けて、本発明の一実施形態による薄膜トランジスタ基板の製造方法について図６Ａ及び図６Ｂと、図７Ａ〜図１０Ｂを参照して詳細に説明する。本発明の一実施形態による配線形成方法が同様に適用される部分については本実施形態が当業者に明確に類推又は理解できる範囲内で説明を省略するか、或いは簡略化することがある。
【００６１】
先ず、図７Ａ及び図７Ｂに示すように、絶縁基板１０上にバリヤ膜２２１、２４１、２６１、２７１、銅又は銅合金を含む銅導電膜２２２、２４２、２６２、２７２、銅窒化物を含む中間膜２２３、２４３、２６３、２７３及びキャッピング膜２２４、２４４、２６４、２７４を、例えばスパッタリングなどの方法で順次に積層したゲート多層膜を形成する。続いて、ゲート多層膜の上部にゲート配線２２、２４、２６、２７、２８を限定するフォトレジストパターンを形成し、これをエッチングマスクとしてキャッピング膜２２４、２４４、２６４、２７４、中間膜２２３、２４３、２６３、２７３及び銅導電膜２２２、２４２、２６２、２７２を順次にウエットエッチングして下部のバリヤ膜２２１、２４１、２６１、２７１を露出する。次に、フォトレジストパターンをマスクとしてバリヤ膜２２１、２４１、２６１、２７１をドライエッチングし、フォトレジストパターンを除去する。これで、ゲート線２２、ゲート電極２６、ゲート端部２４、ストレージ電極２７及びストレージ電極線２８を含むゲート配線２２、２４、２６、２７、２８が完成される。このようなゲート配線２２、２４、２６、２７、２８形成方法としては、本発明の一実施形態による配線形成方法が同様に適用される。従って、完成されたゲート配線２２、２４、２６、２７、２８は、図１の実施形態で説明したようにウエットエッチング及びフォトレジスト膜除去工程において銅導電膜２２２、２４２、２６２、２７２とキャッピング膜２２４、２４４、２６４、２７４との間に介在されている中間膜２２３、２４３、２６３、２７３が電子の移動を遮ってガルバニック腐蝕形成を抑制するので配線が側面腐蝕なしに鮮明に形成され、側面プロファイルがオーバーハングなどを示さず良好なテーパー角を有する。
【００６２】
引き続き、図８Ａ及び図８Ｂに示すように、窒化シリコンなどになったゲート絶縁膜３０、真性アモルファスシリコン層及びドーピングされたアモルファスシリコン層を、例えば化学気相蒸着法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）を用いてそれぞれ１，５０ｎｍ以上５，００ｎｍ以下、５０ｎｍ以上２００ｎｍ以下、３０ｎｍ以上６０ｎｍ以下の厚さで連続蒸着し、真性アモルファスシリコン層とドーピングされたアモルファスシリコン層を写真エッチングしてゲート電極２４上部のゲート絶縁膜３０上に一部が島形の半導体層４０とドーピングされた半導体層５０を形成する。
【００６３】
引き続き、図９Ａ及び図９Ｂを参照すれば、ゲート絶縁膜３０及びオーミックコンタクト層５０上にスパッタリングなどの方法でバリヤ膜６２１、６５１、６６１、６７１、６８１、銅又は銅合金を含む銅導電膜６２２、６５２、６６２、６７２、６８２、銅窒化物を含む中間膜６２３、６５３、６６３、６７３、６８３及びキャッピング膜６２４、６５４、６６４、６７４、６８４を順次に積層したデータ多層膜を形成する。次に、データ多層膜の上部にデータ配線６２、６５、６６、６７、６８を限定するフォトレジストパターンを形成し、これをエッチングマスクとしてキャッピング膜６２４、６５４、６６４、６７４、６８４、中間膜６２３、６５３、６６３、６７３、６８３及び銅導電膜６２２、６５２、６６２、６７２、６８２を順次にウエットエッチングして下部のバリヤ膜６２１、６５１、６６１、６７１、６８１を露出する。その次に、フォトレジストパターンをマスクとしてバリヤ膜６２１、６５１、６６１、６７１、６８１をドライエッチングする。これで、ゲート線２２と交差するデータ線６２、データ線６２と接続されてゲート電極２６上部まで延長されているソース電極６５、データ線６２の一側端部に接続されているデータ端部６８、ソース電極６５と分離されており、ゲート電極２６を中心にソース電極６５と対向するドレイン電極６６及びドレイン電極６６から延長されてストレージ電極２７と重畳する広い面積のドレイン電極拡張部６７を含むデータ配線６２、６５、６６、６７、６８が完成される。以上説明されたデータ配線６２、６５、６６、６７、６８形成方法としては本発明の一実施形態による配線形成方法が同様に適用される。従って、完成されたデータ配線６２、６５、６６、６７、６８は、図１の実施形態で説明したようにウエットエッチング及びフォトレジスト膜除去工程において銅導電膜６２２、６５２、６６２、６７２、６８２とキャッピング膜６２４、６５４、６６４、６７４、６８４との間に介在されている中間膜６２３、６５３、６６３、６７３、６８３が電子の移動を遮ってガルバニック腐蝕形成を抑制するので配線が側面腐蝕なしに鮮明に形成され、側面プロファイルがオーバーハングなどを示さず良好なテーパー角を有する。
【００６４】
続いて、バリヤ膜６２１、６５１、６６１、６７１、６８１のドライエッチングに連続してデータ配線６２、６５、６６、６７、６８に覆わないドーピングされた半導体層５０をドライエッチングしてデータ配線６２、６５、６６、６７、６８をゲート電極２６を中心に両側にオーミックコンタクト層５５、５６を形成し、その間の半導体層４０を露出させる。この時、バリヤ膜６２１、６５１、６６１、６７１、６８１のエッチングに使用された気体をドーピングされた半導体層５０のドライエッチングにそのまま使用でき、エッチングガスを変えて連続的にエッチングしてもよい。これでゲート電極２６、その上に形成された半導体層４０、オーミックコンタクト層５５、５６及びソース電極６５とドレイン電極６６として構成され、ゲート電極２６が半導体層４０のチャネル部の下部に存在するボトムゲート方式の薄膜トランジスタが完成される。
【００６５】
次に、図１０Ａ及び図１０Ｂに示すように平坦化特性に優れ、感光性を有する有機物質、プラズマ化学気相蒸着として形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、又は無機物質である窒化シリコン（ＳｉＮｘ）などを単層又は複数層として形成して保護膜７０を形成する。
【００６６】
その次に、写真エッチング工程にゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲート端部２４、ドレイン電極拡張部６７及びデータ端部６８を現すコンタクトホール７４、７７、７８を形成する。この時、感光性を有する有機膜である場合には、写真工程のみにコンタクトホールを形成でき、ゲート絶縁膜３０と保護膜７０について実質的に同様なエッチング比を有するエッチング条件に実施することが好ましい。
【００６７】
また、図６Ａ及び図６Ｂに示すように、ＩＴＯ膜を蒸着し、写真エッチングしてコンタクトホール７７を通じてドレイン電極６６と接続される画素電極８２とコンタクトホール７４、７８を通じてゲート端部２４及びデータ端部６８とそれぞれ接続される補助ゲート端部８４及び補助データ端部８８を形成する。
【００６８】
本実施形態では、半導体層が島形に形成されており、データ配線と相異なるパターンを有する薄膜トランジスタ基板及びその製造方法について説明したが、半導体層とデータ配線が実質的に同様なパターンを有する薄膜トランジスタ基板及びその製造方法についても同様に適用できる。これについて図１１Ａ及び図１１Ｂを参照して説明する。図１１Ａは、本発明の一実施形態による薄膜トランジスタ基板の変形例の配置図である。図１１Ｂは、図１１ＡのＢ−Ｂ´線に沿って切断した断面図である。
【００６９】
図１１Ａ及び図１１Ｂに示すように本変形例では、半導体層４２、４４、４８とオーミックコンタクト層５２、５５、５６、５８がデータ配線６２、６５、６６、６７、６８と概して同様なパターンの線形に形成されていることを除外しては図６Ａ及び図６Ｂでと概して同様な構造を有する。但し、オーミックコンタクト層５２、５５、５６、５８は、データ配線６２、６５、６６、６７、６８と実質的に同様なパターンであるが、半導体層４４は、チャネル部で分離されず接続されている点が異なる。このような薄膜トランジスタ基板の製造方法は、相異なるマスクを使用して半導体層とデータ配線を形成した本発明の一実施形態とは違って、スリット又は半透過膜を含む一つのマスクを使用してデータ配線とオーミックコンタクト層及びデータ配線をパターニングする。その他の工程は、本発明の一実施形態による製造方法と実質的に同様であり、当業者の立場で容易に実施できるのでそれについての具体的な説明は省略する。
【００７０】
次に、図１２Ａ〜図１２Ｃを参照して本発明の他の実施形態による薄膜トランジスタ基板について説明する。本発明の他の実施形態による薄膜トランジスタ基板は、有機ＥＬ表示装置などに使用されるものであり、本発明の一実施形態による配線構造を含む。本実施形態では、本発明の一実施形態による配線構造が同様に適用される部分については当業者に明確に類推又は理解できる範囲内で説明を省略するか、或いは簡略化する。図１２Ａは本発明の他の実施形態による薄膜トランジスタ基板の配置図であり、図１２Ｂ及び図１２Ｃは、それぞれ図１２ＡのＢ−Ｂ´線及びＣ−Ｃ´線に沿って切断した断面図である。
【００７１】
絶縁基板１０上に酸化シリコン又は窒化シリコンなどになった遮断層１１が形成されており、遮断層１１上に多結晶シリコンなどになった第１及び第２の半導体層４０ａ、４０ｂが形成されている。第２の半導体層４０ｂには多結晶シリコンなどになったキャパシタ用半導体層４０ｃが接続されている。第１の半導体層４０ａは第１の薄膜トランジスタ部４０５ａ、４０６ａ、４０２ａを含んでおり、第２の半導体層４０ｂは第２の薄膜トランジスタ部４０５ｂ、４０６ｂ、４０２ｂを含む。第１の薄膜トランジスタ部４０５ａ、４０６ａ、４０２ａのソース領域４０５ａ（以下、「第１のソース領域」という。）とドレイン領域４０６ａ（以下、「第１のドレイン領域」という。）はｎ型不純物にドーピングされており、第２の薄膜トランジスタ部４０５ｂ、４０６ｂ、４０２ｂのソース領域４０５ｂ（以下、「第２のソース領域」という。）とドレイン領域４０６ｂ（以下、「第２のドレイン領域」という。）はｐ型不純物にドーピングされている。駆動条件によっては第１のソース領域４０５ａ及びドレイン領域４９０６ａがｐ型不純物にドーピングされ、第２のソース領域４０５ｂ及びドレイン領域４０６ｂがｎ型不純物にドーピングされてもよい。
【００７２】
半導体層４０ａ、４０ｂ、４０ｃ上には、酸化シリコン又は窒化シリコンなどになったゲート絶縁膜３０が形成されている。
【００７３】
ゲート絶縁膜３０上には、横方向に伸びているゲート線２２、ゲート線２２に接続されて突起形態に形成され、第１の薄膜トランジスタのチャネル部４０２ａと重畳する第１のゲート電極２６ａ、ゲート線２２とは分離されて形成され、第２の薄膜トランジスタのチャネル部４０２ｂと重畳する第２のゲート電極２６ｂ及び第２のゲート電極に接続され、下部のキャパシタ用半導体層４０Ｃと重畳されているストレージ電極２７を含むゲート配線２２、２６ａ、２６ｂ、２７が形成されている。
【００７４】
ゲート配線２２、２６ａ、２６ｂ、２７は、バリヤ膜２６１ａ、２６１ｂ、２７１、銅（Ｃｕ）又は銅合金からなった銅導電膜２６２ａ、２６２ｂ、２７２、銅窒化物を含む中間膜２６３ａ、２６３ｂ、２７３及びキャッピング膜２６４ａ、２６４ｂ、２７４の４層多層膜として形成されている。また、図面に直接示さないが、ゲート線２２も他のゲート配線２６ａ、２６ｂ、２７と同様な多層膜の構造を有する。以下で説明される多層膜構造のゲート配線にはゲート線２２も含まれ、他のゲート配線２６ａ、２６ｂ、２７の多層構造上特徴が同様に適用される。
【００７５】
このような多層膜構造のゲート配線２２、２６ａ、２６ｂ、２７には、本発明の一実施形態による配線構造が適用される。ここで、バリヤ膜２６１ａ、２６１ｂ、２７１は、上部の銅導電膜２６２ａ、２６２ｂ、２７２のゲート絶縁膜３０についての接着を補助し、絶縁基板１０を構成する物質と銅導電膜２６２ａ、２６２ｂ、２７２を構成する物質が相互拡散されないようにする。また、銅導電膜２６２ａ、２６２ｂ、２７２とキャッピング膜２６４ａ、２６４ｂ、２７４との間に設けられる中間膜２６３ａ、２６３ｂ、２７３は、電子交換によるガルバニック腐蝕を防止する。一方、ゲート配線２２、２６ａ、２６ｂ、２７真下のゲート絶縁膜３０は、一括エッチングによる銅イオンの浸透が大きく問題にならないので、バリヤ膜２６１ａ、２６１ｂ、２７１をキャッピング膜２６４ａ、２６４ｂ、２７４の場合のように銅導電膜２６２ａ、２６２ｂ、２７２などと一括エッチングできる物質を使用してもよい。
【００７６】
ゲート配線２２、２６ａ、２６ｂ、２７が形成されているゲート絶縁膜３０上には第１の層間絶縁膜７１が形成されている。
【００７７】
第１の層間絶縁膜７１上には、データ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂが形成されている。データ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂは縦方向に形成されてゲート線２２と交差して画素を限定するデータ線６２、駆動電圧を供給する駆動電圧線６３、データ線６２の分枝であり、コンタクトホール７５ａを通じて第１のソース領域４０５ａと接続されている第１のソース電極６５ａ、第１のソース電極６５ａと離隔されて設けられ、第１のドレイン領域４０６ａに接続されている第１のドレイン電極６６ａ、駆動電圧線６３の分枝であり、コンタクトホール７５ｂを通じて第２のソース領域４０６ａと接続されている第２のソース電極６５ｂ、第２のソース電極６５ｂと離隔されて設けられ、第２のドレイン領域４０６ｂと接続されている第２のドレイン電極６６ｂを含む。第１のドレイン電極６６ａは、第１の層間絶縁膜７１とゲート絶縁膜３０を貫通しているコンタクトホール７６ａ、７３を通じて第１のドレイン領域４０６ａ及び第２のゲート電極２６ｂと接触してこれらを互いに電気的に接続している。第２のドレイン電極６６ｂは、第１の層間絶縁膜７１とゲート絶縁膜３０を貫通しているコンタクトホール７６ｂを通じて第２のドレイン領域４０６ｂと接続されている。
【００７８】
このようなデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂは、ゲート配線２２、２６ａ、２６ｂ、２７でのようにバリヤ膜６２１、６３１、６５１ａ、６５１ｂ、６６１ａ、６６１ｂ、銅（Ｃｕ）又は銅合金からなった銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂ、銅窒化物を含む中間膜６２３、６３３、６５３ａ、６５３ｂ、６６３ａ、６６３ｂ及びキャッピング膜６２４、６３４、６５４ａ、６５４ｂ、６６４ａ、６６４ｂの４層多層膜構造を有する。
【００７９】
このような多層膜構造のデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂには、前述したような本発明の一実施形態による配線構造が適用される。ここで、バリヤ膜６２１、６３１、６５１ａ、６５１ｂ、６６１ａ、６６１ｂは、下部構造物、すなわちここでは半導体層４０５ａ、４０５ｂ、４０６ａ、４０６ｂと第１の層間絶縁膜７１についての銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂの接着力を補助し、半導体層４０５ａ、４０５ｂ、４０６ａ、４０６ｂと第１の層間絶縁膜７１を構成する物質と銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂを構成する物質が相互拡散されないようにする。また、銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂとキャッピング膜６２４、６３４、６５４ａ、６５４ｂ、６６４ａ、６６４ｂとの間に中間膜６２３、６３３、６５３ａ、６５３ｂ、６６３ａ、６６３ｂが設けられて電子交換によるガルバニック腐蝕を防止する。一方、データ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂ真下の半導体層４０５ａ、４０５ｂ、４０６ａ、４０６ｂはデータ配線が蒸着されるが、エッチングされない領域であり、第１の層間絶縁膜７１は、一括エッチングによる銅イオンの浸透が大きく問題にならないのでバリヤ膜６２１、６３１、６５１ａ、６５１ｂ、６６１ａ、６６１ｂをキャッピング膜６２４、６３４、６５４ａ、６５４ｂ、６６４ａ、６６４ｂの場合のように銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂなどと一括エッチングできる物質を使用してもよい。
【００８０】
ここで、半導体層４０ａ、４０ｂ、第１及び第２のゲート電極２６ａ、２６ｂ、第１及び第２のソース電極６５ａ、６５ｂ及び第１及び第２のドレイン電極６６ａ、６６ｂがそれぞれ第１及び第２の薄膜トランジスタを構成する。第１の薄膜トランジスタは、スイッチング薄膜トランジスタであり、第２の薄膜トランジスタは、駆動薄膜トランジスタである。本実施形態では、ゲート電極２６ａ、２６ｂがチャネル部４０２ａ、４０２ｂを含む半導体層４０ａ、４０ｂの上部に存在する所謂「トップゲート」方式の薄膜トランジスタが採用されている。
【００８１】
データ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂ上には、窒化シリコン、酸化シリコン又は有機絶縁物質などになった第２の層間絶縁膜７２が形成されており、第２の層間絶縁膜７２は、第２のドレイン電極６６ｂを現すコンタクトホール７２ｂを備える。
【００８２】
第２の層間絶縁膜７２の上部には、コンタクトホール７２ｂを通じて第２のドレイン電極６６ｂと接続されている画素電極８２が形成されている。画素電極８２は、アルミニウム（又はその合金）又は銀（又はその合金）などの反射性に優れた物質として形成できる。また、必要に応じては画素電極８２をＩＴＯ又はＩＺＯなどの透明な導電性物質として形成してもよい。前述したような画素電極８２を構成する物質は、表示装置が薄膜トランジスタ基板の下部方向に画像を表示するボトム放出方式であるか、又は上部方向に画像を表示するトップ放出方式であるか可否によって適切に選択できる。
【００８３】
第２の層間絶縁膜７２上部には、有機絶縁物質からなっており、有機発光セルを分離させるための隔壁９１が形成されている。隔壁９１は、黒色顔料を含む感光剤を露光、現像して形成することによって遮光膜の役割を果たすようにし、同時に形成工程も単純化できる。隔壁９１に取り囲まれた画素電極８２上の領域には有機発光層９２が形成されている。有機発光層９２は、赤色、緑色、青色のうちいずれか一つの光を発する有機物質からなり、赤色、緑色及び青色有機発光層９２が順序通り反復的に配置されている。
【００８４】
有機発光層９２と隔壁９１上には、バッファ層９５が形成されている。バッファ層９５は必要に応じて省略されてもよい。
【００８５】
バッファ層９５上には、共通電極１００が形成されている。共通電極１００は、ＩＴＯ又はＩＺＯなどの透明な導電性物質からなっている。もし画素電極８２がＩＴＯ又はＩＺＯなどの透明な導電性物質からなる場合には共通電極１００は、アルミニウム（又はその合金）又は銀（又はその合金）などの反射性がよい金属で形成してもよい。
【００８６】
前述したような本発明の他の実施形態による薄膜トランジスタ基板は、有機ＥＬ表示装置などに適用できる。
【００８７】
続けて、本発明の他の実施形態による薄膜トランジスタ基板の製造方法について図１２Ａ〜図１２Ｃ及び図１３Ａ〜図１８Ｃを参照して詳細に説明する。本実施形態で本発明の一実施形態による配線形成方法が同様に適用される部分については明確に類推又は理解できる範囲内で説明を省略するか、或いは簡略化することがある。
【００８８】
図１３Ａ〜図１３Ｃを参照すれば、基板１０の上部に酸化シリコンなどを蒸着して遮断層１１を形成し、遮断層１１上にＬＰＣＶＤ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などの方法でアモルファスシリコンを蒸着してパターニングする。続いて、例えばレーザーを照射するか、或いは熱を加えて多結晶シリコンとして結晶化する。これで、多結晶シリコンからなった半導体層４０ａ、４０ｂ、４０ｃが形成される。
【００８９】
図１４Ａ〜図１４Ｃを参照すれば、半導体層４０ａ、４０ｂ、４０ｃが形成された遮断層１１上に窒化シリコンなどを例えば、ＣＶＤを用いて蒸着してゲート絶縁膜３０を形成する。
【００９０】
次に、ゲート絶縁膜３０上にバリヤ膜２６１ａ、２６１ｂ、２７１、銅又は銅合金を含む銅導電膜２６２ａ，２６２ｂ、２７２、銅窒化物を含む中間膜２６３ａ、２６３ｂ、２７３及びキャッピング膜２６４ａ、２６４ｂ、２７４を、例えばスパッタリングなどの方法で順次に積層したゲート多層膜を形成する。
【００９１】
その次に、ゲート多層膜の上部に次いで、ゲート多層膜の上部に第１のゲート電極２６ａ及びゲート線２２を限定する第１のフォトレジストパターンを形成する。この時、第２の薄膜トランジスタのチャネル部４０２ｂ領域を含んで第２のゲート電極２６ｂ及びストレージ電極２７が形成される領域は、第１のフォトレジスト膜に覆われて保護される。続いて、第１のフォトレジストパターンをエッチングマスクとしてキャッピング膜２６４ａ、中間膜２６３ａ及び銅導電膜２６２ａを順次にウエットエッチングして下部のバリヤ膜２６１ａを露出する。続いて、第１のフォトレジストパターンをマスクとしてバリヤ膜２６１ａをドライエッチングする。
【００９２】
続けて、第１の薄膜トランジスタ部の半導体層４０ａにｎ型不純物イオンを注入して第１のゲート電極２６ａ下部のチャネル部４０２ａを限定し、第１のソース領域４０５ａ及び第１のドレイン領域４０６ａを形成する。次に、第１のフォトレジストパターンを除去する。これで、ゲート線２２、第１のゲート電極２６ａ及びチャネル部４０２ａ、第１のソース領域４０５ａと第１のドレイン領域４０６ａを備える半導体層４０ａが完成される。
【００９３】
引き続き、第２のゲート電極２６ｂ及びストレージ電極２７を限定する第２のフォトレジストパターンを形成する。この時、第１の薄膜トランジスタチャネル部４０２ａ領域を含んで第１のゲート電極２６ａ及びゲート線２２領域が第２のフォトレジスト膜に覆われて保護される。次に、第２のフォトレジストパターンをエッチングマスクとしてキャッピング膜２６４ｂ、２７４、中間膜２６３ｂ、２７３及び銅導電膜２６２ｂ、２７２を順次にウエットエッチングして下部のバリヤ膜２６１ｂ、２７１を露出する。その次に、第２のフォトレジストパターンをマスクとしてバリヤ膜２６１ａ、２６１ｂ、２７１をドライエッチングする。
【００９４】
続いて、第２の薄膜トランジスタ部の半導体層４０ｂにｐ型不純物を注入して第２のゲート電極２６ｂ下部のチャネル部４０２ｂを限定し、第２のソース領域４０５ｂ及び第２のドレイン領域４０６ｂを形成する。次に、第２のフォトレジストパターンを除去する。それで、第２のゲート電極２６ｂ、ストレージ電極２７及びチャネル部４０２ｂ、第２のソース領域４０５ｂと第２のドレイン領域４０６ｂを備える半導体層４０ｂが完成される。
【００９５】
前述したようなゲート配線２２、２６ａ、２６ｂ、２７形成方法には、本発明の一実施形態による配線形成方法が同様に適用できる。従って、完成されたゲート配線２２、２６ａ、２６ｂ、２７は、図１の実施形態で説明したようにウエットエッチング及びフォトレジスト膜除去工程において銅導電膜２６２ａ、２６２ｂ、２７２とキャッピング膜２６４ａ、２６４ｂ、２７４との間に介在されている中間膜２６３ａ、２６３ｂ、２７３が電子の移動を遮ってガルバニック腐蝕形成を抑制するので配線が側面腐蝕なしに鮮明に形成され、側面プロファイルがオーバーハングなどを示さず良好なテーパー角を有する。
【００９６】
図１５Ａ〜図１５Ｃを参照すれば、ゲート配線２２、２６ａ、２６ｂ、２７が形成されているゲート絶縁膜３０上に第１の層間絶縁膜７１を積層し、ゲート絶縁膜３０と共に写真エッチングして第１のソース領域４０５ａ、第１のドレイン領域４０６ａ、第２のソース領域４０５ｂ及び第２のドレイン領域４０６ｂをそれぞれ露出させるコンタクトホール７５ａ、７６ａ、７５ｂ、７６ｂと第２のゲート電極２６ｂの一部を露出させるコンタクトホール７３を形成する。
【００９７】
図１６Ａ〜図１６Ｃを参照すれば、第１の層間絶縁膜７１及びコンタクトホール７５ａ、７６ａ、７５ｂ、７６ｂによって露出された半導体層４０ａ、４０ｂ上にスパッタリングなどの方法でバリヤ膜６２１、６３１、６５１ａ、６５１ｂ、６６１ａ、６６１ｂ、銅又は銅合金を含む銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂ、銅窒化物を含む中間膜６２３、６３３、６５３ａ、６５３ｂ、６６３ａ、６６３ｂ及びキャッピング膜６２４、６３４、６５４ａ、６５４ｂ、６６４ａ、６６４ｂを順次に積層したデータ多層膜を形成する。次に、データ多層膜の上部にデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂを限定するフォトレジストパターンを形成し、これをエッチングマスクとしてキャッピング膜６２４、６３４、６５４ａ、６５４ｂ、６６４ａ、６６４ｂ、中間膜６２３、６３３、６５３ａ、６５３ｂ、６６３ａ、６６３ｂ及び銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂを順次にウエットエッチングして下部のバリヤ膜６２１、６３１、６５１ａ、６５１ｂ、６６１ａ、６６１ｂを露出する。その次に、フォトレジストパターンをマスクとしてバリヤ膜６２１、６３１、６５１ａ、６５１ｂ、６６１ａ、６６１ｂをドライエッチングする。これで、縦方向に形成されてゲート線２２と交差して画素を限定するデータ線６２、駆動電圧を供給する駆動電圧線６３、データ線６２の分枝であり、コンタクトホール７５ａを通じて第１のソース領域４０５ａと接続されている第１のソース電極６５ａ、第１のソース電極６５ａと離隔されて設けられ、コンタクトホール７６ａを通じて第１のドレイン領域４０６ａに接続されている第１のドレイン電極６６ａ、駆動電圧線６３の分子であり、コンタクトホール７５ｂを通じて第２のソース領域４０６ａと接続されている第２のソース電極６５ｂ、第２のソース電極６５ｂと離隔されて設けられ、コンタクトホール７６ｂを通じて第２のドレイン領域４０６ｂと接続されている第２のドレイン電極６６ｂを含むデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂが形成される。以上説明されたデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂ形成方法としては、本発明の一実施形態による配線形成方法が同様に適用される。従って、完成されたデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂは、図１の実施形態で説明したようにウエットエッチング及びフォトレジスト膜除去工程において銅導電膜６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂとキャッピング膜６２４、６３４、６５４ａ、６５４ｂ、６６４ａ、６６４ｂとの間に介在されている中間膜６２３、６３３、６５３ａ、６５３ｂ、６６３ａ、６６３ｂが電子の移動を遮ってガルバニック腐蝕形成を抑制するので配線が側面腐蝕なしに鮮明に形成され、側面プロファイルオーバーハングなどを示さず良好なテーパー角を有する。これで、半導体層４０ａ、４０ｂ、その上に形成されたゲート電極２６ａ、２６ｂ及びソース電極６５ａ、６５ｂとドレイン電極６６ａ、６６ｂとして構成され、ゲート電極２６ａ、２６ｂが半導体層４０ａ、４０ｂの上部に存在するトップゲート方式の第１及び第２の薄膜トランジスタが完成される。
【００９８】
続いて、図１７Ａ〜図１７Ｃに示すように第２の層間絶縁膜７２を積層し、パターニングして第２のドレイン電極６６ｂを現すコンタクトホール７２ｂを形成する。
【００９９】
次に、図１８Ａ〜図１８Ｃに示すようにアルミニウム（又はその合金）又は銀（又はその合金）のような反射性に優れた金属を積層し、パターニングして画素電極８２を形成する。
【０１００】
その次に、図１２Ａ〜図１２Ｃに示すように画素電極８２が形成されている第２の層間絶縁膜７２上に黒色顔料を含む有機膜を塗布し、露光及び現像して有機発光空間を除外した領域に充填されている隔壁９１を形成する。引き続き、有機発光空間には蒸着又はインクジェットプリンティングなどの方法で有機発光層９２を形成する。
【０１０１】
続けて、隔壁９１及び有機発光層９２上に伝導性有機物質を塗布してバッファ層９５を形成し、バッファ層９５上にＩＴＯ又はＩＺＯを蒸着して共通電極１００を形成する。ここで、画素電極８２はＩＴＯ、ＩＺＯなどの透明な又は導電物質として形成でき、この場合共通電極１００はアルミニウム（又はその合金）又は銀（又はその合金）のような反射性に優れた金属として形成する。
【０１０２】
以上説明した本発明の実施形態による薄膜トランジスタ基板及びその製造方法では、ゲート配線とデータ配線がバリヤ膜、銅又は銅合金を含む銅導電膜、銅窒化物を含む中間膜及びキャッピング膜の４層多層膜構造として形成された例を挙げるが、ゲート配線及びデータ配線のうちいずれか一つのみ４層多層膜として形成され、残りは当業者に公知の配線構造又は他の特別な配線構造として形成されてもよく、これもまた本発明の範囲に含まれる。
【０１０３】
また、本発明の一実施形態よる薄膜トランジスタ基板及びその製造方法は、ボトムゲート方式を採用して液晶表示装置に使用できる例を挙げたが、これに制限されなく、有機ＥＬ発光装置にも適用されうる。この場合、ボトムゲート方式の薄膜トランジスタが画素当たりスイッチ用と駆動用の二つずつ備えられることができる。また、本発明の他の実施形態による薄膜トランジスタ基板及びその製造方法では、トップゲート方式の薄膜トランジスタを採用して有機ＥＬ発光装置に適用された例を挙げたが、画素当たり一つの薄膜トランジスタを備える液晶表示装置用薄膜トランジスタ基板にも同様に適用できる。このようなトップゲート方式の液晶表示装置は、好ましくは、反射型液晶表示装置に使用できる。また、本発明に従う薄膜トランジスタ基板及びその製造方法は、前述した実施形態外にも色フィルター上に薄膜トランジスタアレイを形成するＣＯＡ（Ｃｏｌｏｒ  ｆｉｌｔｅｒ  Ｏｎ  Ａｒｒａｙ）構造にも容易に適用できる。その外にも多様な他の薄膜トランジスタ基板に適用でき、これについての具体的な説明は省略する。
【０１０４】
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではない。
【産業上の利用可能性】
【０１０５】
本発明は、低抵抗銅配線及び銅配線を含む薄膜トランジスタ基板を製造することに適用されうる。
【図面の簡単な説明】
【０１０６】
【図１】本発明の一実施形態による配線構造の断面図である。
【図２】本発明の一実施形態による配線形成方法の工程段階別断面図である。
【図３】本発明の一実施形態による配線形成方法の工程段階別断面図である。
【図４】本発明の一実施形態による配線形成方法の工程段階別断面図である。
【図５】本発明の一実施形態による配線形成方法の工程段階別断面図である。
【図６Ａ】本発明の一実施形態による薄膜トランジスタ基板の配置図である。
【図６Ｂ】図６ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図７Ａ】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図７Ｂ】図７ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図８Ａ】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図８Ｂ】図８ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図９Ａ】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図９Ｂ】図９ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図１０Ａ】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１０Ｂ】図１０ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図１１Ａ】本発明の一実施形態による薄膜トランジスタ基板の変形例の配置図である。
【図１１Ｂ】図１１ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図１２Ａ】本発明の他の実施形態による薄膜トランジスタ基板の配置図である。
【図１２Ｂ】図１２ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図１２Ｃ】図１２ＡのＣ−Ｃ´線に沿って切断した断面図である。
【図１３Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１３Ｂ】図１３ＡのＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１３Ｃ】図１３ＡのＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【図１４Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１４Ｂ】図１４ＡのＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１４Ｃ】図１４ＡのＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【図１５Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１５Ｂ】図１５ＡのＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１５Ｃ】図１５ＡのＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【図１６Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１６Ｂ】図１６ＡのＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１６Ｃ】図１６ＡのＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【図１７Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１７Ｂ】図１７ＡのＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１７Ｃ】図１７ＡのＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【図１８Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１８Ｂ】図１８Ａ のＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１８Ｃ】図１８ＡのＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【符号の説明】
【０１０７】
１０：絶縁基板
２２：ゲート線
２４：ゲート端部
２６：ゲート電極
２７：ストレージ電極
２８：ストレージ電極線
３０：ゲート絶縁膜
４０：半導体層
５５、５６：オーミックコンタクト層
６２：データ線
６５：ソース電極
６６：ドレイン電極
６７：ドレイン電極拡張部
６８：データ端部
７０：保護膜
８２：画素電極
【図１】
0005412026.tif 000002
【図２】
0005412026.tif 000003
【図３】
0005412026.tif 000004
【図４】
0005412026.tif 000005
【図５】
0005412026.tif 000006
【図６Ａ】
0005412026.tif 000007
【図６Ｂ】
0005412026.tif 000008
【図７Ａ】
0005412026.tif 000009
【図７Ｂ】
0005412026.tif 000010
【図８Ａ】
0005412026.tif 000011
【図８Ｂ】
0005412026.tif 000012
【図９Ａ】
0005412026.tif 000013
【図９Ｂ】
0005412026.tif 000014
【図１０Ａ】
0005412026.tif 000015
【図１０Ｂ】
0005412026.tif 000016
【図１１Ａ】
0005412026.tif 000017
【図１１Ｂ】
0005412026.tif 000018
【図１２Ａ】
0005412026.tif 000019
【図１２Ｂ】
0005412026.tif 000020
【図１２Ｃ】
0005412026.tif 000021
【図１３Ａ】
0005412026.tif 000022
【図１３Ｂ】
0005412026.tif 000023
【図１３Ｃ】
0005412026.tif 000024
【図１４Ａ】
0005412026.tif 000025
【図１４Ｂ】
0005412026.tif 000026
【図１４Ｃ】
0005412026.tif 000027
【図１５Ａ】
0005412026.tif 000028
【図１５Ｂ】
0005412026.tif 000029
【図１５Ｃ】
0005412026.tif 000030
【図１６Ａ】
0005412026.tif 000031
【図１６Ｂ】
0005412026.tif 000032
【図１６Ｃ】
0005412026.tif 000033
【図１７Ａ】
0005412026.tif 000034
【図１７Ｂ】
0005412026.tif 000035
【図１７Ｃ】
0005412026.tif 000036
【図１８Ａ】
0005412026.tif 000037
【図１８Ｂ】
0005412026.tif 000038
【図１８Ｃ】
0005412026.tif 000039