(57)【特許請求の範囲】
【請求項１】
交流電源により供給される電流のための電力整流回路であって、
−電源端子に接続される２つの別異のスイッチングアセンブリであって、少なくとも一つのスイッチングアセンブリは、カスケード状の複数のブーストセルというスイッチングセルを有するスイッチングアセンブリと、
−前記セルの第１入力端子と第１出力端子との間に接続されているダイオード、前記セルの第２入力端子と第２出力端子との間に接続されているスイッチング手段、及び、前記セルの２つの出力端子の間に接続されている容量を有する各ブーストセルと、
−１つのブーストセルの第１と第２の出力端子がそれぞれ、次のブーストセルの第１と第２の入力端子にカスケード状に接続され、構成されている、スイッチングアセンブリの前記複数のブーストセルと、
−１つの共通端子を持つスイッチングアセンブリの２つの終端ブーストセルの最終容量と、
前記複数のブーストセルの内の１つにおいて低インピーダンスの障害が検出された場合、前記スイッチング手段のアセンブリをブロックするように構成されたブロック手段と、
ブーストセルにおける低インピーダンス障害を検出するための手段であって、前記セルのブーストダイオードの障害を検出するためのスイッチング手段を起動させる制御信号の後、又は、前記スイッチング手段の障害を検出するためのスイッチング手段をブロックする制御信号の後、所定期間中に前記セルのスイッチング手段の端子電圧を検出するように構成されている低インピーダンス障害を検出するための手段と、を有する、回路。
【請求項２】
各スイッチングアセンブリが２つのブーストセルを有する請求項１に記載の回路。
【請求項３】
低周波の入力電流を整流するために、前記電源端子と前記スイッチングアセンブリの各々との間がそれぞれ接続されるように構成されている１対の整流手段を持つ、請求項１または請求項２に記載された回路。
【請求項４】
請求項１乃至３のいずれか一項に記載の複数の電力整流回路を有する、多相交流電源により供給される電流の電力整流システムであって、
前記複数の電力整流回路の各々が前記多相電流の各位相にそれぞれ接続された電源端子に接続され、前記複数の電力整流回路が同一終端容量を共有するように構成される、電力整流システム。
【請求項５】
請求項１乃至３のいずれか一項に記載の２つの電力整流回路を有する、交流電源から供給される電流の電力整流システムであって、
前記２つの電力整流回路が前記電源の各端子にそれぞれ接続され、前記２つの電力整流回路が同一終端容量を共有するように構成されている、電力整流システム。
【請求項６】
前記電源端子の各々と前記２つのスイッチングアセンブリの各入力との間に設けられた整流手段を除いて、前記２つの回路が組み合わされ、
所定のスイッチングアセンブリの入力に接続されている前記整流手段は、排他的で、電流の流れが反対方向である、請求項５に記載のシステム。
【請求項７】
交流電源により供給される電流信号のための電力整流方法であって、
−電源端子に接続される２つの別異のスイッチングアセンブリであって、少なくとも一つのスイッチングアセンブリは、カスケード状の複数のブーストセルというスイッチングセルを有するスイッチングアセンブリと、
−前記セルの第１入力端子と第１出力端子との間に接続されているダイオード、前記セルの第２入力端子と第２出力端子との間に接続されているスイッチング手段、及び、前記セルの２つの出力端子の間に接続されている容量を有する各ブーストセルと、
−１つのブーストセルの第１と第２の出力端子がそれぞれ、次のブーストセルの第１と第２の入力端子にカスケード状に接続され、構成されているスイッチングアセンブリの前記複数のブーストセルと、
−１の共通端子を持つアセンブリの２つの終端（terminal）ブーストセルの終端容量と、
前記複数のブーストセルの内の１つにおいて低インピーダンスの障害が検出された場合、前記スイッチング手段のアセンブリをブロックするように構成されたブロック手段と、
ブーストセルにおける低インピーダンス障害を検出するための手段であって、前記セルのブーストダイオードの障害を検出するためのスイッチング手段を起動させる制御信号の後、又は、前記スイッチング手段の障害を検出するためのスイッチング手段をブロックする制御信号の後、所定期間中に前記セルのスイッチング手段の端子電圧を検出するように構成されている低インピーダンス障害を検出するための手段と、を有する整流回路により実施され、
直流電圧を前記終端容量の端子に供給するように、前記スイッチング手段のそれぞれのシーケンシャル制御ステップを有する、方法。
【請求項８】
請求項１乃至６のいずれか一項に記載の装置又はシステムを有する航空機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力整流装置と方法、それに関連したシステム、そのような装置及び／又はシステムを有する航空機に関する。
【背景技術】
【０００２】
電力用回路を使って、電気エネルギーの変換及び制御を行う分野では、多くのアプリケーションが交流／直流（AC/DC）の整流機能を必要としている。AC側では、電力網の電圧と同位相の電流のサイン波サンプリングを行い、力率を最大１に近く最適化し、最適エネルギー効率を得る及び/又は電力網の品質基準を守っている。DC側では、この回路の出力を形成している。交流回路網のAC電源は、例えば、搭載ネットワークに電力を供給するための航空機に搭載された電力生成システムであることができる。これらは、フランス特許出願FR-2 881 896 及び FR-2 897 731に記載されている。
特に、DC段は、DC/DC 又は DC/ACコンバーター、例えばモータ−インバータアセンブリ又は非常用電源に電力を供給することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】フランス特許出願FR-2 881 896
【特許文献２】フランス特許出願FR-2 897 731
【特許文献３】フランス特許出願FR-2 809 548（後記）
【非特許文献】
【０００４】
【非特許文献１】"Three-Phase Power Factor Correction Circuits for Low-Cost Distributed Power Systems", Peter Mantovanelli Barbosa （本論文は、la faculte de the Virginia Polytechnic Institute and State University、Blacksburg, Virginiaで、2002.7.31に受理された）（後記）
【０００５】
パワーエレクトロニクス分野における技術開発により、パルス幅変調（ＰＷＭ）技術を使って、AC/DCコンバータ（整流装置）のパフォーマンスを改善することができた。これら回路は、電力半導体をベースにするものである。そのパルス変調により、交流網でサンプリングされた電力を制御することができる。これら回路を使うことにより、特に、他の変換器ＤＣ/ＤＣ又はＤＣ/ＡＣの電源供給のために、出力のＤＣ電圧を制御することができる。
【０００６】
現在知られている解決法は、２つの電圧レベルで変調するものである。そのため、ＡＣ側のインダクタンス値を大きくしなければならないし、重量が大きくなるという問題があった。
【０００７】
公知の解決方法は、電力インバーターとして、“標準化した”対称的スイッチセルを使う方法である。該セルは、ＰＷＭ発振回路により制御される２つのトランジスタ−ダイオードアセンブリ（dual transistor-diode）を備えている。例えば、直流電圧源Ｅにおける直列な２つのトランジスターダイオードが知られている。
【０００８】
このような回路は、汎用性があり、モジュール化できるという利点があるが、トランジスタやトランジスタに適用される電子制御が多数であるため、すぐに複雑になる。更に、これらシステムは、受動型ダイオード整流装置より信頼性が低い。又、構成部品が２倍あるために、かなり電力損失が大きい。部品は高周波スイッチングと部品の高電圧（産業界における部品の定格(rating)は、通常1200Ｖである）により、余分の損失を生むからである。
【０００９】
更に、これらシステムは２レベルの電圧に基づいてスイッチングを行う（即ち、交流から２つの直流電圧レベル（-Ｅ/２ＶとＥ/２Ｖ）を供給している）。これは、整流装置の入力において、Ｖ・秒に対応する（スイッチング周期Ｔdecで乗算される電圧Ｅに比例する、但しＥは直流電圧、Ｔdec（Fdec）はスイッチング周期（スイッチング周波数）を表す）交流の大きいインダクタンス値をもつ平滑インダクタンスを使うことを意味している。結果、重量と体積が極めて大きなものとなる。
【００１０】
従来の回路の、スイッチングセルでは、２つのトランジスタが直列に接続されていた。これらの内の１つのトランジスタが低インピーダンス（短絡）障害を起こすと、バスは短絡する。該バスには大きなエネルギー、特に数百ジュールが蓄積されているので、もしトランジスタに対し早急に保護を行わないと、このエネルギーは、ハウジングを爆発させる程大きなものとなりかねない。
【００１１】
保護が行われても、この障害は電力網にも、他の回路の隣接セルにも影響する可能性がある。このことは、障害回路部分を安全化し、緊急モードでエネルギー管理を行うためには、この回路に分離と冗長性のための装置を追加しなければならないことを意味している。
【００１２】
その結果、回路は、複雑で、更に高価で、シンプルな受動型ダイオード整流装置に比して、信頼性喪失（defiabilisation）のリスクがある構成になる。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
それゆえ、障害許容度のある整流回路も持ち、同時に安全で、インダクタンスに適用するボルト−秒から見て効率的で、低電圧定格のスイッチを使う必要性がある。
【００１４】
電力の可逆性（reversibilite）が要求されない場合、禁止される場合、不可能な場合（例えば、最初の供給電力網が電力の一方向の直流バスを提供するための交流タイプである場合）、上記の問題の一部は解消される。航空機に搭載されるネットワークの特徴は、交流発電機は航空機全体に電力を供給するという点である。
【００１５】
可逆性がないと、スイッチング回路は単純化される。(複数)スイッチングセルは、もはや電流について可逆ではない。単一のトランジスタと単一のダイオードしか有していない。従って、減少した数のトランジスタとトランジスタの制御手段しか有していない。これにより、コストが削減され、制御回路の障害のリスクが減り、電力損失は減る。従って、このような回路は、広範囲に亘る電力及び産業用電圧（例えば、300V乃至1200V、典型的には800V）を必要とするアプリケーション/装置に適合している。
【００１６】
こうして得られた回路は、PFC回路（"力率補正（Power Factor Correction ）"）、又は、サイン波サンプリング ブースト整流装置として公知のものである。
【００１７】
３相電源において、前記ブースト整流装置は、ベースとして、一つの又は２つのブースト回路に接続する、６ダイオードを持つ１つのブリッジ、又は、２又は４のダイオードを持つ整流装置の３つのブランチを使う。図１は、２つのダイオードの整流装置を持つダブルブースト回路である。これはＡＣの３電圧レベルを提供し、これにより、インダクタンスの大きさを表わすボルト-秒（volts-secondes）を２で割ることができる。この回路は、特に、Barbosa論文（"Three-Phase Power Factor Correction Circuits for Low-Cost Distributed Power Systems", Peter Mantovanelli Barbosa ； la faculte de the Virginia Polytechnic Institute and State University、Blacksburg, Virginia July 31, 2002, の論文）に記載されている。
【００１８】
２つの電流一方向性ブーストセル10、11の各々が、整流ダイオード13,14とインダクタンス15を介して、交流電源12に接続されている。各ブーストセルはダイオード100又は110、スイッチ102又は112、コンデンサー104又は114（直流電圧バスを規定している）で構成されている。以後、“ブーストセルの構成部品”及び“ブースト構成部品”を区別せず、ブーストダイオードと呼ぶ。
【００１９】
この回路は、トランジスタスイッチに対する制御命令の繰返し周波数に対応するスイッチング周波数Ｆdecで動作する。
【００２０】
この解決法により、入力インダクタ15のインダクタンスを低減させ、特に、第３レベルの出現（ＡＣでは、電圧レベル-E/2, 0 ，E/2が得られる）のおかげで、スイッチング回路が単純化される。これにより半減したインダクタンスを持つインダクタを使うことができる。
【００２１】
また、構成部品（ブーストダイオード及びトランジスタ）のアセンブリの耐電圧も半減され、これら構成部品の定格（rating：許容マージンを含め）も、1200Ｖから600Ｖに半減される。
【００２２】
図１の回路は、より高い安全性を目指す第１段階のものである。実際、２つのトランジスタの内の１つの障害はブーストダイオードにより直ちに隔離される。ＤＣバスの短絡は、このようなやり方で回避される。
【００２３】
しかし、障害はＡＣ相に伝播するので、ヒューズ又はサイリスタによる隔離が必要となる。
【００２４】
しかし、２つのブーストセルの内の１つの分離は、回路がＡＣの入力波の単一半周期の期間だけしか機能しないようにさせるものであることに留意すべきである。
【００２５】
この制限による解決法は、特にフランス特許出願FR 2 809 548に開示されている。それは、トポロジー的冗長性を導入し、多レベル（特別な場合、５レベルである）ブースト整流回路について説明している。図２ａと２ｂには、公知の整流回路のトポロジーを示す、同等な２つの概略図が示されている。
【００２６】
この回路は４つのブーストセル20乃至23を有している。セル20,21で構成される第１段は図１の回路と同一のトポロジー構成をとっている（整流ダイオード13,14が欠落しているが）。第２段（セル22,23）は、第１段と同一であり、第１段の後ろに追加されている。出力部に、AC側に全部で５出力電圧レベルを生成している：-E/2; -E/4; 0; E/4; E/2.
【００２７】
同一段をカスケードにすることにより、定格（rating）を２つ下げ、600Ｖの標準電圧を使うことができる。
【００２８】
第２段の存在により、スイッチング周波数を２倍の２.Fdecにすることができる。従って、ＡＣ網が高周波であり、インダクタンスに加えられるボルト‐秒の減少が、受動回路要素（特に入力インダクタンス15）のサイズの縮小を意味するならば、数百キロヘルツまでの周波数が使用可能であり、これにより、通過帯域を大きくすることができる。この縮小により、所定電源電圧に対し、回路要素に低電圧を印加することができる。従って、部品を小型化（経済的利益）又は同一定格でも、より高い電源電圧を許容することができる。
【００２９】
同様に、スイッチング周波数を大きくすることにより、ブーストセルにおける容量値を低減することができる。結果、回路に蓄えられるエネルギー量を小さくすることができる。従って、ブーストダイオードが破壊し、セルのトランジスタが容量の短絡をひき起すような場合、爆発の危険性は回避される。
【００３０】
更に、トランジスタが破壊するときでも、回路はブーストダイオードの存在により保護される。また、エネルギーはＡＣ電源へリサイクルされる。こうしてシステムのセキュリティは高まる。
【００３１】
この解決法によると、障害に対するトレランスがあるという利点がある。実際、トランジスタスイッチ（例えば、セル２０）が障害を起こした場合、他の段（ここではセル２２）はスイッチング周波数Fdecでスイッチングを続ける（なぜなら、セルが故障しても、電源電流の半サイクルの間はスイッチングを継続するからである）。スイッチが故障した場合、静的過電圧（ダイオード端子における）の50％、及び、ダイナミック過電圧（スイッチ/トランジスタの端子の）の100％と引き換えに、一つの出力電圧レベルが消失する。また、この障害により影響される上部又は下部に対し、単一スイッチング周波数が使われる。
【００３２】
この解決法において、ブーストセル20−23におけるダイオードは、セルの差電圧のトータルに対する、従って、E/2（第１段に対しE/4+E/4、第２段に対しE/2+E/2-E/4-E/4）に等しい定格電圧に対するサイズとならなければならないことが分かる。従って、産業界で使われる出力電圧800Ｖに対しては、少なくとも定格400Ｖ、又は、一般的にマージン込みで600Ｖの定格をもつダイオードを使用するとよい。
【００３３】
しかし、この解決法においては、スイッチが障害を起した場合、ブーストセルのダイオードは、静電圧で３Ｅ/４（＋50%）、即ち、上記例において600Ｖに、ダイナミック電圧でＥ/２（+100％）即ち400Ｖに、曝されるという問題がある。従って、セキュリティマージンを含め600Ｖの定格のダイオードの場合、回路は障害に対する耐性（tolerance）はない。従って、障害に対する耐性（tolerance）を得るために、少なくとも600Ｖ（即ちマージンがなしで）に対する部品のサイズにすることが必要である。特に、マージンを含め少なくとも800Ｖ、即ち、出力電圧Ｅ/２以上のためのダイオードのサイズにすることが必要である。
【００３４】
600Ｖの限界を回避するために、800乃至1200Ｖの定格電圧が必要であるが、ダイオードのスイッチング速度、電圧降下、電力ロスのパフォーマンスが犠牲になる。
【００３５】
更に、この構成の他の問題点は、スイッチングセルが１つのダイオード及び２対のトランジスタ/ダイオードを有していることにある。後者のうちの１つは静的である。これは、先行する回路と比べ、より高い寄生インダクタンスに導く。
【００３６】
このような問題点に対して、同一出力電圧に対し低い定格のダイオード、スイッチ（トランジスタ）を必要とするスイッチ/ダイオードの障害に内在的に（即ち、追加的回路のない）耐性のある電力整流回路を追求した。
【００３７】
本発明は、特に多レベルで、障害に対する耐性をもち、ブーストダイオードを有する（特に、１セル当たり、単一トランジスタと単一ダイオードを持つ）電圧整流回路を提供して、上記問題点を解決しようとするものである。
【００３８】
特に、他のブーストセルに内部障害が発生しても、ブーストセルが確実に切断（switch）し、これによりスイッチとダイオードの障害に対する耐性が保証される。
【００３９】
更に、本発明による回路により、電圧Ｅ/４（即ち、800Ｖの電圧源に対し200Ｖ）においてダイオードを動作させることができ、障害の際に、Ｅ/２の定格（即ち400Ｖ）、即ち出力電圧を要求することができる。従って、600Ｖの定格の部品を、動作マージンを以って使うことができる。
【課題を解決するための手段】
【００４０】
従って、本発明は、特に、交流電源により供給される電流信号（又は、波）のための電力整流回路を対象としており、次のものを有している。
−電源端子に接続される２つの別異のスイッチングアセンブリ：少なくとも一つのスイッチングアセンブリは、カスケード状に複数のスイッチングセル（前記ブーストセル）を有する、
−前記セルの第１入力端子と第１出力端子との間に接続されているダイオード、前記セルの第２入力端子と第２出力端子との間に接続されているスイッチング手段、及び、前記セルの２つの出力端子の間に接続されている容量とを有する各ブーストセル；
−１つのブーストセルの第１と第２出力端子がそれぞれ、次のブーストセルの第１と第２の入力端子にカスケード状に接続され、構成されているスイッチングアセンブリの複数ブーストセル、
−１の共通端子を持つアセンブリの（カスケードの）２つの最終ブーストセルの容量（複数)（即ち、最終容量として公知）。
【００４１】
特に、共通端子は各スイッチングアセンブリに対する第２出力である。
【００４２】
上記のセルの入出力の概念は、回路を流れる電流の向きと一致していない。特に、２つのスイッチングアセンブリが対称な構成であっても、スイッチングアセンブリの内の１つの流れは他のものの流れと反対であるからである。
【００４３】
“別異（distinct）”とは、各スイッチングアセンブリに対し、上位部分（第１スイッチングアセンブリ）と下位部分（第２スイッチングアセンブリ）の対応ブーストセル（即ち、図２ａ、２ｂの同一段）は共通部品を持っていないことを意味する。従って、（複数）アセンブリ間の構成部品に対する電圧ストレス(stress)はない。つまり、良好な閉じ込め（confinement）をもたらす。
【００４４】
スイッチングアセンブリの、この“別異”によって、図２ｂと比べ、回路の熱的結合を減少させることができる。実際、図２ｂでは、トランジスタ/ダイオードの２つのペア（その内の１つは静的である）は、それらが幾何学的に近接した方法で配置され、寄生インダクタンスを最小にすることが必要である。この場合、これら２つのペアの大きな熱的結合という問題があるが、これは本発明により解決される。
【００４５】
また、従来技術の回路とは対照的に、本発明により、上記実施例において、電圧Ｅ／４、即ち200Ｖの電圧下で、２×２セル構成のブーストセルにおいて、（複数）トランジスタスイッチと(複数）ダイオードを使うことができる。障害が起きた場合、ブーストセルのダイオードは、最大、Ｅ/２（即ち、出力電圧）の電圧下に置かれる。従って、公知の解決法と比べて、定格をファクタ２だけ低減させて、より電力ロスの少ない、より高速の部品を得ることができる。
【００４６】
スイッチング周波数と“ＡＣ電圧の数”は、特に、交錯したセルの数、即ち、段数とグループ数に応じて、増加する。従って、入力インダクタ（従って、そのサイズ）に印加するボルト-秒及びシリコンスイッチングボルト−アンペアVAを従来技術と比べて効率的に小さくすることができる。但し、シリコンスイッチングVAは端子電圧と、回路のセルのスイッチングトランジスタに流れる電流との積の和として定義される。
【００４７】
特に、２×２セル構成において、本発明を使うと、入力インダクタンス値を２乃至８のファクタ(factor)で割ることができ、シリコンスイッチングボルト−アンペアを２で割ることができるので、同じ数のトランジスタを使った（即ち、同じ複雑さの）従来の方法と比べ、最終的に、ロスを30％のオーダーで削減することができる。
【００４８】
このように、各スイッチングアセンブリは２つのブーストセルを含むことができる。この構成により、小さい入力インダクタンスと合理的なトランジスタ数との間で妥協を図ることができ、全蓄積エネルギーを制限することができる（Ｎ個のブーストセルが存在する場合と比較して；即ち、Ｎ≫２の場合、２Ｎ個の容量）。
【００４９】
また、スイッチングアセンブリが、ブーストセルを２以上含む可能性がある。トランジスタの数が大きくなると、平均して回路に蓄積されるエネルギー量が大きくなることは明らかである。したがって、通常、スイッチングアセンブリ当たり最大５つ（通常、２乃至３）のブーストセルが設けられる。
【００５０】
また、２つのスイッチングアセンブリの間で、セルの数が違う場合がある。この構成は、セル数が最も少ないアセンブリにおいて、いくつかのセルが故障する状況にも、対応していることに留意すべきである。特に、最小構成では、単一ブーストセルを持つスイッチングアセンブリと、２つのブーストセルを持つ別のスイッチングアセンブリから構成されている。従って、この回路は、同一アセンブリの２つのブーストセルの内の１つにおける故障に対し、耐性がある。また、これら２つの同一セルにおいて、定格を下げたダイオードをもつ（即ち、定格600V）。
【００５１】
しかし、平衡動作のためには、各スイッチングアセンブリのブーストセルの数は同一であることが望ましい。
【００５２】
回路を障害に対して強くするため、冗長度のあるセル又はアセンブリを使用することができる。特に、複数スイッチングアセンブリの内の１つ又は各アセンブリに冗長性のあるセルを１つ追加することができる。この冗長性のあるブーストセルは受動的（passive）である。つまり、他のセルが動作している間、standby状態（トランジスタスイッチが導通状態に維持された）である。１つのセルの故障が検出されたとき、故障セルは、前記冗長性セルで置き換えられる。
スイッチングアセンブリ内の後者の位置に基づいて、スイッチ制御信号を“スイッチングアセンブリ内で動作している各セルの位置”に合わせる（synchronize）ことが好ましい。
【００５３】
スイッチングアセンブリに対しても冗長性を考えることができる。多数のブーストセルが故障した時には、最初の２つのスイッチングアセンブリの内の１つで置き換えることができるので、切断は継続しない。例えば、スイッチを使って、一つのスイッチングアセンブリを冗長性のあるスイッチングアセンブリに切り替えることができる。
【００５４】
回路は整流手段を持つことができる。
【００５５】
１つの実施例において、整流手段は１対の整流手段を持っており、低周波の入力電流を整流するために、前記電源端子と前記各スイッチングアセンブリとの間がそれぞれ接続されている
【００５６】
別の実施例において、前記整流手段は各ブーストセルに（複数）整流ダイオードを設けるようにできる。これら整流ダイオードは、前記スイッチ手段と直列に接続されており、対応するブーストダイオード（即ち、同一セル）の方向と反対の方向に導通する。
【００５７】
前記最初の別の実施例に戻ると、ブーストセルは一方向に電流が流れるので（前記スイッチングアセンブリは同様に一方向であり、前記ブーストセルは“導通方向”に直列に配置されている）、この構成により交流電源の半周期（別のスイッチングアセンブリが動作する間の半周期）に供給される逆方向電流から各スイッチングアセンブリを保護することができる。このために、他のアセンブリがアクティブである間、スイッチングアセンブリのスイッチ手段（トランジスタ）が導通状態になるようにシステムを構成することができる。
【００５８】
特に、各整流手段はダイオードを１つ有している。該ダイオードは、特に、これが接続されているスイッチングアセンブリのダイオードと同じ導通方向に直列に配けられている。
【００５９】
他の実施例において、各整流手段は１つサイリスタを有している。該サイリスタは、特に、これが接続されているスイッチングアセンブリのダイオードと同じ導通方向に直列に設けられている。
【００６０】
サイリスタ使用することにより、このアセンブリの全セルにおいて障害がある場合には、（複数）スイッチングアセンブリの内の１つを分離することができる。
【００６１】
また、サイリスタには、特に、前記回路を有するシステムの起動時に、ブースト容量（複数）の予備充電期間に（2x2のセル構成においてE/2又はE/4で）電流の制御を行うことができるという利点がある。
【００６２】
これら整流手段は、該整流手段が接続されているスイッチングアセンブリの（複数）ダイオードと同じ導通方向に直列に設けることができる。
【００６３】
１実施例では、スイッチング手段はトランジスタを有している。
【００６４】
１実施例では、回路はブロック手段を有しており、（複数）ブーストセルの内の１つのブーストセルにおいて低インピーダンス障害が検出された場合、前記装置の全スイッチング手段をブロックすることができる。
【００６５】
特に、浮遊容量（各ブーストセルの出力における）又は、スイッチング手段について検出が行われる。
【００６６】
これら障害の検出は、一般的な問題に関係しており、上記の本発明の構成要素とは別に扱うことができる。
このことと以下の理由により、別の方法で、スイッチングセル（２スイッチが利用できない）における障害の検出法を保護することが考えることができる。
【００６７】
したがって、この回路は、ブーストセルにおける低インピーダンス障害を検出するための手段を有することができる。該手段は、“セルのブーストダイオードの障害を検出するためのスイッチング手段を起動させる制御信号の後”、又は、“前記スイッチング手段の障害を検出するためのスイッチング手段をブロックする制御信号の後”、所定の期間中に、前記セルのスイッチング手段の端子電圧を検出する。
【００６８】
特に、低インピーダンス障害を検出する前記手段は、電圧検出装置に接続したトランジスタ制御装置を有している。
【００６９】
本発明の１つの特徴によれば、前記回路は電源に接続する電源端子を有してもよい。
【００７０】
本発明は、多相の交流電源により供給される電流の電力整流システムを対象とする。該システムは、前記のように複数の電力整流回路を有するものであって、各電力整流回路は、多相電流の各位相に接続されている１の電源端子に接続するように構成されている。前記複数回路は終端容量を共有している。
【００７１】
このようにして、多相（一般的には２相又は３相）電流を整流するシステムを構成することができる。
【００７２】
本発明は、交流電源から供給される電流の電力整流システムを対象とする。該システムは、上記の対応する、２つの電力整流回路を有している。それぞれ、電源の各端子に接続され、前記システムにおいて、前記（複数）回路は同一終端容量を共有するように構成されている。
【００７３】
このようにして、電源端子における差電圧（tension differentielle）に基づいてシステムを構成することができる。
【００７４】
特に、整流回路の１つのセル及び他の回路の対応するセル（即ち、各整流回路において相対的に同一の位置を持つ）は、同一容量を共有するように構成することができる。
【００７５】
回路の部品数が多い実施例では、（複数）スイッチングアセンブリ間の整流手段及び２つの電源端子を除いて、前記２つの回路を組み合わせるように構成することができる。同一のスイッチングアセンブリに電流と反対方向に接続されている前記整流手段（複数）は、排他的（exclusive）である。
【００７６】
このようにして、差分回路（differential circuit）の部品数及び関連のロスは削減される。
【００７７】
勿論、電源に多相が使える場合、多相交流電源に対して、このシステムは上記のものと組み合わせることができる。特に、３相電源の場合、差分電圧構成(differential voltage configuration)は、上記の６つの整流回路が必要となる（３相の各相の差分電圧(differential voltage)に対して２回路）。これらは同一の２つの終端容量を共有する。
【００７８】
本発明は交流電源が供給する電流信号のための電力整流方法を対象とする。この方法は、次のものを有する整流回路により実現される。
−電源端子に接続される２つの別異のスイッチングアセンブリ：少なくとも一つのスイッチングアセンブリは、カスケード状に複数のスイッチングセル（ブーストセルとして公知の）を有する、
−前記セルの第１入力端子と第１出力端子との間に接続されているダイオード、前記セルの第２入力端子と第２出力端子との間に接続されているスイッチング手段、及び、前記セルの２つの出力端子の間に接続されている容量、とを有する各ブーストセル；
−１つのブーストセルの第１と第２の出力端子がそれぞれ、次のブーストセルの第１と第２の入力端子に接続され、カスケード状に構成されているスイッチングアセンブリの複数ブーストセル、
−前記容量端子（複数）、即ち、１の共通端子を持つアセンブリの２つの終端（terminal）ブーストセルの複数終端容量（終端容量として公知）。
前記方法は、直流電圧を終端容量の端子に供給するように各スイッチング手段のシーケンシャル制御ステップを有している。
【００７９】
１実施例において、前記方法は、少なくとも１つのブーストセルにおける低インピーダンス（または短絡）障害を検出するステップ、及び、この検出の後、ブーストセルの前記スイッチング手段をブロックするステップを含んでいる。このブロックは、スイッチの導通/開放位置と反対に、スイッチング手段をブロック/閉位置に変更することを意味する。以下に定義されるように、ブーストセルに関係する障害が所定数以上になると、ブロック手法を適用することができる。
【００８０】
１実施例において、別のスイッチングアセンブリが入力電流の半サイクル期間の間アクティブであるときに、このスイッチングアセンブリのスイッチング手段（複数）を導通状態にする。このようにして、トランジスタ端子における逆電圧印加が回避される。
【００８１】
必要に応じて、本方法は上記回路とシステム特性に関係するステップと手段を含むことができる。
【００８２】
本発明は、また、上記の構成のうちの１に基づく一つの装置又は一つのシステムを有する航空機を対象とする。
【００８３】
本発明の特徴と利点は、図面により示される好ましい実施例の説明によりより明らかになる。
【図面の簡単な説明】
【００８４】
【図１】従来の、ダブルブースト、３レベルAC/DC回路である。
【図２ａ】従来の多レベルＳＭＣの整流回路である。
【図２ｂ】従来の多レベルＳＭＣの整流回路である。
【図３ａ】本発明に基づく電力整流回路の一つの実施例である。
【図３ｂ】本発明に基づく電力整流回路の一つの実施例である。
【図４】複数スイッチ(トランジスタ)の内の１つのスイッチが低インピーダンス障害の場合の、図３の回路の電気的動作を示す。
【図５】１つのスイッチの低インピーダンス障害に続いて回路ブロックがある場合の、図３の回路の電気的動作を示す。
【図６】図３の回路を使う差分（differential）電力整流システムの例である。
【図６ｂｉｓ】図６の回路の特別な構成を示す。この回路において、部品の相互使用(mutualization)が最大に行われている。
【図７】図３の回路を使った３相電力の整流システムの一つの例である。
【図８ａ】図３のトランジスタの端子における低インピーダンス障害を検出する検出手段、及び、前記障害を検出するためのトランジスタ端子電圧を示す。
【図８ｂ】図３のトランジスタの端子における低インピーダンス障害を検出する検出手段、及び、前記障害を検出するためのトランジスタ端子電圧を示す。
【発明を実施するための形態】
【００８５】
上記したように、図３に示す整流回路30は、本発明の実施例である。この実施例は、図１のスイッチング回路「ダブル・ブースト３レベルAC/DC」に基づくものである。
【００８６】
重複した２×２セル（310a, 310b, 320a, 320b）を持つ整流装置の１例が示されている。この構成により、図１の回路と比べ、３から５レベルへ、スイッチング周波数をＦdecから２xＦdecに変えることができる。
【００８７】
図３の回路は、非差分電圧（une tension non differentielle en entree）に適用可能である。交流電流源12は入力インダクタンス15に接続しており、電力整流回路の電源端子31に接続している。
【００８８】
詳述すれば、図１の回路の２つのブーストセルに使って、回路30は２つの別異のスイッチングアセンブリ30ａ、30ｂから構成されている。それぞれ、整流手段（ここでは整流ダイオード32ａ、32ｂ）を介して電源端子31に接続されている。
【００８９】
アセンブリ30ａ、30ｂは、各々、一方向的であり、一方向にしか電流を流せない。なお、２つのアセンブリの電流の流れは、反対方向である。
【００９０】
整流ダイオード32ａ、32ｂではスイッチングアセンブリ30ａ、32ｂと同じ方向に導通している。前記ダイオードはそれぞれアセンブリ30ａ、32ｂに接続されている。
【００９１】
各スイッチアセンブリ30ｉは、少なくとも、２つのブーストセルから構成されている。ここでは、31Oiと 32Oi (i=a, b)である。それらは、ダイオード312i/322i、トランジスタにより制御される半導体スイッチ（interrupteur）314i/324iと容量316i/326iから構成されている。同じアセンブリ30ｉのダイオード312i/322iは同じ導通方向になるように構成されている。
【００９２】
段ｊの各セルは、次段ｊ+１のセルに接続されている。その際、セルｊ+１のダイオードとスイッチは、容量ｊの端子に接続されている。
【００９３】
段ｊのブーストセルは、別のスイッチアセンブリの同一段ｊのブーストセルと共通部分、又は、共通部品を持っていないことが分かる。この独立性により、複数セルの内の１セルの不具合に関連する電圧ストレスは、別のアセンブリの同一段ｊのセルに影響しない。
【００９４】
第１段のセルのダイオード312ｉとスイッチ314ｉは、整流ダイオード32ｉに接続されている。
【００９５】
最終段のセルの各容量326ｉ（ここでは段２）は、同一セルのスイッチ324ｉとの共通端子を介して、ＡＣ電源１２（図３の場合のように、非差分回路（circuit non differentiel）に対して）の中性点端子に接続されている。従って、これら容量326ｉ(終端容量として公知)は１の共通端子を有しており、直列に接続されている。
【００９６】
各スイッチアセンブリ30ｉは、終端コンデンサー326ｉの端子（ダイオード322ｉと共通）を介して、出力端子33ｉに接続されている。こうして、図示しない装置は出力端子３３ｉに接続され、電力の供給を受ける。産業界では、直流Ｅ＝800Ｖで動作する装置が頻繁に使用される。この値は次期の航空業界の標準として組み込まれる予定である。
【００９７】
制御スイッチ314iと324iは、１又は複数の（当業者に公知の）制御装置（図示しない；例えば、段ｊ毎に１つの装置）により制御される。２×２セルを持つ回路に対して、同一周波数の電源12のために、前記出願Fr2809548において説明されているものと同じような制御信号を使うことができる。従って、４つのスイッチ314iと324iを使った、４つの容量316iと326iの充／放電メカニズムについては、これ以上詳細に説明しない。
【００９８】
前記回路によれば、終端容量326ｉの共通端子において、ＡＣ電圧(-E/2, -E/4, E/4, E/2)及び０Ｖを得ることができる。
【００９９】
この例を２×Ｎセルを提供する回路に、容易に一般化することができる。その結果、この回路は本発明の基準に応えるものになる。しかしながら、２×５セルに限定される。それ以上では、大量の部品に直列に接続されたスイッチ314i, 324等に大きな損失が発生し、回路のパフォーマンスを悪化させるからである。
【０１００】
ＡＣ側の電圧は、２Ｎ+１の電圧レベルを示す：-E/2N, ..., -E/4, -E/2, 0, E/2, E/4, ..., E/2N.
【０１０１】
次に、図４を参照しつつ、本発明による回路の低インピーダンス障害に対する耐性（tolerance）について説明する。同図のグラフ40には、対応する入力インダクタンス15を通過する３相電源12の３相電流が示されている（ここでは、問題になっている回路の１つの相だけを注目する）。グラフ41は、障害セルの容量316ａの端子電圧を示している。また、グラフ42は、電力供給が無い状態（ｔ＝０）から障害後の安定状態（ｔ＝20ms）に至るまでの、回路の出力部における安定化した電力（つまり電圧；何故なら電流値は電源12により一定に保持されているから）を表している。
【０１０２】
トランジスタ314ａは低インピーダンスの障害状態になる。即ち、常時導通状態になる。図４では、この障害がＴ時に発生している。
【０１０３】
ダイオード312ａは直ちに直列接続となり、その端子に−Ｅ/４の電圧が現れる。ダイオード312ａはブロック状態（オフ）になり、直流ＤＣバスの障害を隔離する。従って、浮遊容量316ａの放電が進行し、関係するセル310ａだけが非動作になる。
【０１０４】
コンデンサー316ａは最終的に放電する。それらの端子電圧は、スイッチング期間徐々に低下し、Ｔ+Δｔにおいて、０になる。但し、Δｔは、問題の半サイクルの間に、障害を起こしたトランジスタを通って放電するために必要な時間である。実際には、この値は、主として、コンデンサー316ａの特性に依存する。この（制御されない）放電により解放されるエネルギーは回路網（電源12）に戻される。
【０１０５】
ダイオード312ａは、ブロック状態を維持し、障害を起こしたブーストセル310ａを隔離する。
【０１０６】
仮にスイッチ314ａが故障したとしても、ダイオード312ｂ端子に、実質的な電圧がないままでも、セル310ｂは正常に機能していることが分かった。
【０１０７】
障害セル310ａが隔離されると、ダイオード322ａに対しファクタ２に対応する過電圧を使って、交流電流のスイッチングが隣接セル320ａにおいて維持される。しかし、従来技術に較べ、初期に定格をファクタ２下げたために、最大定格がE/2（即ち、出力部に求められる最大電圧）に達するので、この過電圧は必ずしも必要なものではない。
【０１０８】
特に、電源12により供給される正電圧（交流電流の半サイクル期間）に関係する電流全部がこのブーストセル320ａにより扱われるので、結果、障害後も生存しているセル320ａに追加的にロードされる。
【０１０９】
ここでは、スイッチングアセンブリ30ｂがこの障害の影響を受けていないこと、及び、2Fdecで、２つのセル310ｂ、320ｂについて、動作を継続していることを注意すべきである。
【０１１０】
当然、コンデンサー316ａは隔離されており、回路30は４つの電圧（-E/2, -E/4, 0、E/2）で動作する。
【０１１１】
しかし、出力部での電力は、障害があるにも拘らず、比較的一定に保たれることが分かる（図４のグラフ42を参照）。特に、ｔ＋Δｔのときに、障害のために、共通端子31では電圧低下があり、前記インダクタンスの端子電圧の低下を介して、インダクタンスにおける電流増加を引き起こし、電力スパイクがもたらされるという事実に関係して、出力電力の局部的上昇があること（augmentation ponctuelle de la puissance）が分かった。
【０１１２】
障害セルの容量316ａは、放電し、障害セルのエネルギーを回路網に戻す。
【０１１３】
２つのスイッチングアセンブリ30bは異なっているから、２つのセル310ｂと320ｂの内の１における障害を許容することができる。一般的に、１のスイッチアセンブリの複数ブーストセルは、次々と障害を起こす可能性がある。しかし、少なくとも正常セルが存続している限り、該スイッチアセンブリは、電源電流の問題の半サイクルにおいてスイッチングを保証することができる。
【０１１４】
スイッチアセンブリ30iの複数セルのアセンブリの障害を軽減するために、低周波数の整流ダイオードの代りにサイリスタを使って、ゼロクロス時にスイッチアセンブリを自動的に切り離すことができる。こうすれば、出力部のバスの短絡を避けることができる。
【０１１５】
次に図５を使って、低インピーダンス障害の回路の応答の、別の実施例について説明する。この実施例は、例えば、スイッチの損失又は過電圧のために、特に障害により影響を受けたスイッチアセンブリ320ａの生存した１又は複数のダイオード324ａの過電圧ストレス（contrainte）が重大である時の実施例である。
【０１１６】
図５の左の図は回路を表し、右の図は、対応する入力インダクタンス15の端子における３相電流のグラフ50と障害セルの容量端子における電圧のグラフ51を表わしている。
【０１１７】
図４のように、回路30は、Ｔ時において、被制御トランジスタ（transistor commande）314aにおいて低インピーダンス障害（defaut）を受ける。
【０１１８】
この実施例では、障害は直ちに検出される。
【０１１９】
図８aには、電圧検出器81に接続されているトランジスタ制御回路80が示されている。電圧検出器81はブーストセルの内の１つにおける欠陥を検出するためのものである。被制御トランジスタの端子における電圧の動きを基にして、検出が行われる。この回路については、当業者に周知であるのでその構成については説明しない。
【０１２０】
図８ｂのグラフは、電流導通状態（83）へ変化させる制御信号及び電流通過阻止(bloquant)状態（84）へ変化させる制御信号の後、回路80-81を使って測定されるトランジスタ314ａの端子電圧を表わす（曲線82の左側太線は正常動作を表わす。細い線は誤動作を表わし、障害が検出される）。
【０１２１】
従来このように使用されてきたが、このシステムを使うと、被制御トランジスタ314ａが挿入されているブーストセルの第２構成部品の障害を検出することができる。この場合、ダイオード312ａの障害が検出される。
【０１２２】
詳述すると、ブロック（阻止）状態における、トラジスタ314ａの端子電圧はＶｃｅである。時刻83の時には、トランジスタは電流導通状態に変えられる。ブーストセルが正常に機能しているとき、電圧は０近くまで減少する（太線）。隣接ダイオード312ａの障害がある場合には、数μｓ後（典型的には5μｓ）、電圧はＶceまで上昇する。制御信号83の後、トランジスタ314ａの端子電圧が変化したか（正常動作）、又は変化しなかったか（ダイオードの障害動作）を、十数μｓ遅れて検出する。
【０１２３】
しかしながら、回路80の従来の使用方法では、トランジスタ314ａの障害を検出することはできない。特に、これら回路80は２つのトランジスタ（相互に監視する）を持つこれらセルにおいて一般的に使用されていたので必要性が無かったからである。
【０１２４】
対称的役割を持つ第２トランジスタがなく、トランジスタに対する検出の必要性がない場合、本発明の目的は、電流阻止状態84へ変更させる制御信号の後で、トランジスタ314ａの障害の検出を実行することである。
【０１２５】
図８ｂを見て分かるように、制御信号84以後、トランジスタの正常動作曲線（太線）は、Ｖｃｅのオーダーの端子電圧に近づいていく。
【０１２６】
これに対し、例えば、トランジスタに低インピーダンス障害のような障害がある場合、制御信号84以後、該トランジスタ314ａは端子電圧Ｖceを維持しない。端子電圧は０近くまで低下する（細線）。
【０１２７】
現象検出の遅れ時間は、約５μsである。電流阻止制御信号84を付与した後トランジスタの端子電圧に変化が無いかを見るために、約１０μsの検出期間を設けることができる。
【０１２８】
回路80を持つ各トランジスタ及び特別な検出論理回路を備えることにより、回路30の全てのトランジスタの障害を検出することが可能になる。
【０１２９】
障害が検出されると、図５において符号OFFで示しているように、スイッチの制御装置は回路30の全てのスイッチをブロックする。これから分かるように、１のダイオードの障害を検出対象とすることができる。
【０１３０】
図５のグラフ51に示されるように、回路30は単一のダイオード整流装置（ダイオードブリッジ）に対応している。
【０１３１】
この実施例は、１又は複数の検出に基づいて、動作しているスイッチを種々の方法でブロックすることにより、変更することができる。特に、全てのスイッチが阻止されるのは、スイッチアセンブリ30ｉにおける障害トランジスタの数が閾値に到達する時だけである。前記閾値は、理論的方法で定め、ダイオードに加えられる閾値電圧を決めることができる。その際、ブーストダイオードの定格と段数を同時に考慮しなければならない（なぜなら、障害により受ける過電圧は、段数に依存しており、同じスイッチングアセンブリにおける第２次障害により受ける過電圧に加算されるからである）。
【０１３２】
実際には、例えば３相（図７参照）等の多相電源を持つこの実施例が使われる。この場合、障害により影響される回路の全部の被制御スイッチ（同一位相）が阻止される。また、３相システムの出力電力は、特にＤＣバス制御を保護するために、（２つの）他の相の回路３０２、３０３により適正化される。
【０１３３】
図６を使って、差分アプローチ（approche differentielle）で、本発明の回路の使い方について説明する。
【０１３４】
差分電力整流システム（systeme redresseur de puissance differentiel ）60は、２つの回路（特に図３の回路と同一の）30、30′を備えている。その電源端子31、31′は入力インピーダンス15,15′に接続されている。これらインピーダンスは交流電源12の端子に接続されている。
【０１３５】
２つの回路30、30′は、共通に、出力容量326ａ、326ｂを有しており、端子33ａ、33ｂの間で、システム60の単一出力バスを形成している。
【０１３６】
共通出力容量を持つ（複数）スイッチアセンブリ（“対応する”スイッチアセンブリ（例えば、30ａ、30ａ′）と呼ぶ）は、電源（12）電流の半サイクル期間には、使用されないことが分かる。従って、対応する２つのアセンブリの構成部品を相互使用（mutualiser）させることを考えねばならない。この相互使用は１又は複数の構成部品を対象とすることができる。
【０１３７】
特に、別の実施例によれば、２つの回路30、30′の対応するブーストセルに対して、共通な容量（316a/b,316a′/b′)を使用すること、又は、対応する２つのセルの２つの容量316a/b,316a′/b′を並列に接続すること（これにより容量のサイズ（taille des capacites）を削減できる）が考えられる。
【０１３８】
相互使用の中間状態があるとしても、図６bisは、最大の相互使用のケースを表わしている。この構成においては、２つの回路30、30′のブーストセルが組合せられており、これにより、結果的に、ダイオードとトランジスタの数がかなり削減される。
【０１３９】
この図から分かるように、各スイッチングアセンブリ30-30'a, 30-30'bは、反対方向に位置している整流ダイオードを介して、同一端子により、２つの電源端子に接続されている。従って、同一スイッチアセンブリに接続されているダイオードは相互に排他的で（導通方向が反対）、前記スイッチアセンブリは、電源(１２)電流の２つの半サイクルの各々に対し、２つの整流ダイオードの各々を介して、連続的に使われている。
【０１４０】
この構成には、常に４つのトランジスタが連続して使われている。印加される制御信号は、これら異なるトランジスタの間で、90°（π/２）オフセットされている。
【０１４１】
前記したように、相互使用は部分的であってもよい。例えば、単一スイッチアセンブリが他の回路の対応するアセンブリと相互使用されてもよい。
【０１４２】
特に、こうして構成される差分システムは、4.Fdecに等しい制御周波数に対し９の電圧レベルを示す。
【０１４３】
次に、図７を使って、非差分的アプローチで、多相電源12（特に３相電源）の本発明の回路の使い方について説明する。
【０１４４】
３相電源の電力整流システム70は、３つの回路30１、30２、30３を有している。各々は図３のそれに類似しており、電源12の相12１、12２、12３に接続されている。
【０１４５】
３回路は、その端末容量326ａ及び326ｂを共通に有し、端子33ａと33ｂとの間でシステム70の単一出力バスを形成している。
【０１４６】
３つの回路の被制御スイッチの制御信号の変更は、類似している。特に、各３回路30１、30２、30３において同一の位置を持つスイッチ(複数)は、それぞれ電源の位相と同一角度だけ（ここでは２π/３）ずれている変調により制御される。
【０１４７】
同様に、図７のシステムの各位相に図６の回路の２分割を適用して、多相電源の差分電力整流システムを提供することができる：こうして６つの回路30１、30′１、30２、30′２、30３、30′３が得られる。
【０１４８】
本発明は、前記した実施例に限定されるものではない。
【図１】
0005421292.tif 000002
【図２ａ】
0005421292.tif 000003
【図２ｂ】
0005421292.tif 000004
【図３ａ】
0005421292.tif 000005
【図３ｂ】
0005421292.tif 000006
【図４】
0005421292.tif 000007
【図５】
0005421292.tif 000008
【図６】
0005421292.tif 000009
【図６ｂｉｓ】
0005421292.tif 000010
【図７】
0005421292.tif 000011
【図８ａ】
0005421292.tif 000012
【図８ｂ】
0005421292.tif 000013