(57)【特許請求の範囲】
【請求項１】
スナバ回路を伴う少なくとも１つの３レベルパルス幅変調インバータと、入力電圧の陽極、陰極および中央タップのための入力端子（１〜３）と、出力端子（４）とを有し、
前記パルス幅変調インバータは、前記陽極および前記陰極のための前記入力端子（１，３）に接続された少なくとも２つの外部スイッチング素子（Ｖ１、Ｖ４）と、前記外部端子（４）に接続された２つの内部スイッチング素子（Ｖ２、Ｖ３）とを有し、
前記スナバ回路は、少なくとも１つのコイル（Ｌ）と、２つのキャパシタ（Ｃｕ、Ｃｏ）と、同じ方向の極性の４つのダイオード（Ｄｈ１〜Ｄｈ４）を含む直列接続とにより形成され、
前記４つのダイオードのうちの外側の２つ（Ｄｈ１、Ｄｈ４）は、それぞれ、前記入力電圧の前記陽極および前記陰極のための前記入力端子（１、３）に直接に接続され、
前記４つのダイオードのうちの内側の２つ（Ｄｈ２、Ｄｈ３）の間の電気的接続は、一方が前記コイル（Ｌ）を介して前記入力電圧の前記中央タップのための前記入力端子（２）に接続され、他方が前記パルス幅変調インバータの中央橋枝に接続され、
前記２つのキャパシタ（Ｃｕ、Ｃｏ）は、それぞれ、一の端子によりそれぞれ前記直接接続においてそれぞれ隣接する前記４つのダイオードのうちの前記内側の２つ（Ｄｈ２、Ｄｈ３）および前記外側の２つ（Ｄｈ１、Ｄｈ４）の１つの間の電気的接続に接続され、他の端子により前記外部端子（４）に対して直接にまたは前記パルス幅変調インバータの前記２つの内部スイッチング素子（Ｖ２、Ｖ３）を介して接続されている
ことを特徴とする回路装置。
【請求項２】
前記３レベルパルス幅変調インバータは、３レベルスタックセルインバータとして構成されていることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記３レベルパルス幅変調インバータは、中性点クランプ形３レベルインバータとして構成されていることを特徴とする請求項１に記載の回路装置。
【請求項４】
前記３レベルパルス幅変調インバータは、中性点クランプ形３レベルインバータとして構成され、
前記中央橋枝は、直列接続されたダイオード（Ｄ７、Ｄ８）にそれぞれ並列に接続された２つのスイッチング素子（Ｖ５、Ｖ６）を有し、それを介して前記スナバ回路の前記４つのダイオードのうちの前記内側の２つ（Ｄｈ２、Ｄｈ３）の間の電気的接続が前記出力端子（４）に接続されている
ことを特徴とする請求項１に記載の回路装置。
【請求項５】
振動減衰のための前記スナバ回路の前記コイル（Ｌ）に並列接続された双極子（６）を有することを特徴とする請求項１〜請求項４のいずれか一項に記載の回路装置。
【請求項６】
前記スイッチング素子のパルス幅変調トリガを行うための制御装置を有することを特徴とする請求項１〜請求項５のいずれか一項に記載の回路装置。
【請求項７】
前記制御装置は、前記外部スイッチング素子をスイッチオンするための制御電圧の変化の間の、上昇フランクの勾配を減少する、１つ以上の構成要素を伴うスイッチング素子のためのドライバ回路を有することを特徴とする請求項６に記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スナバ回路を有する３レベルパルス幅変調インバータを少なくとも１つ有し、かつ、入力電圧の陽極、陰極および中央タップのための入力端子並びに出力端子を有する回路装置であって、パルス幅変調インバータが、入力電圧の陽極および陰極のための入力端子に接続された少なくとも２つの外部スイッチング素子と、出力端子に接続された２つの内部スイッチング素子とを有する。このような回路装置においては、スナバ回路が、パルス幅変調インバータのスイッチング損失を低減するように作用する。
【０００２】
パルス幅変調インバータは、調整可能な周波数（０〜約５００Ｈｚ）および調整可能な実効電圧値を伴う基本振動を有するパルス周波数（数ｋＨｚ〜２０ｋＨｚ超）から離れた１以上のパルス電圧を直流電源から生成する。パルス幅変調インバータには、たとえば駆動工学（ｄｒｉｖｅ  ｅｎｇｉｎｎｅｒｉｎｇ）や光起電技術（ｐｈｏｔｏｖｏｌｔａｉｃｓ）など、様々な技術分野の応用が要求される。駆動工学においては、誘導機（ｉｎｄｕｃｔｉｏｎ  ｍａｃｈｉｎｅ）（同期電動機および非同期電動機）を提供し、かつ、スピードの低損失調整を保証するために、３相パルス幅変調インバータが通常用いられる。光起電技術においては、ネットワークへの入力のために、電力インバータ（ｐｏｗｅｒ  ｉｎｖｅｒｔｅｒ）が要求される。
【０００３】
太陽発電機は、直流電流および直流電圧の形式の電気エネルギーを生成する。これを交流電流供給ネットワークにおいて使用可能にするためには、直流電圧または直流電流を、ネットワーク周波数（５０Ｈｚまたは６０Ｈｚ）のネットワークに同調した交流電圧またはネットワークに同調した交流電流に変換しなければならない。単相ネットワークのためには単相パルス幅変調インバータが用いられ、３相設計のものは３相交流電流ネットワークに用いられる。たとえば風力タービンのような発電機作動（ｇｅｎｅｒａｔｏｒ  ｏｐｅｒａｔｉｏｎ）における電気的駆動には、ネットワークのための比較可能な入力も要求される。パルス幅変調インバータの更なる応用領域は、いわゆる力率改善回路（ｐｏｗｅｒ  ｆａｃｔｏｒ  ｃｏｒｒｅｃｔｉｏｎ、ＰＦＣ）である。交流電流ネットワークからの電気エネルギーの除去時または交流電流ネットワークへの電気エネルギーの供給時において、力率の高いしたがって正弦性の高い電流が要求される場合、これは単相または３相のパルス幅変調インバータにより起こる。
【０００４】
パルス幅変調インバータのパルス出力電圧は、スイッチのオン／オフが可能な電力半導体の助けにより生成される。これは、電気スイッチとして動作し、かつ本発明の応用例においてスイッチング素子として参照される。電力半導体は、高電流および高電圧（１Ａを超え、かつ約２４Ｖを超える）の制御およびスイッチングができるよう設計された半導体素子である。パルス幅変調インバータにおいて使用可能な電力半導体の例として、たとえばＭＯＳＦＥＴ、ＪＦＥＴ、ＩＧＢＴ等のトランジスタや、たとえばＧＴＯ、ＩＧＣＴのような制御パルスによってスイッチオン／オフが可能なサイリスタがある。
【０００５】
いわゆる「ハード」スイッチング（“ｈａｒｄ”  ｓｗｉｔｃｈｉｎｇ）の場合、スイッチオンおよびスイッチオフの間に、電圧および電流の高い値、したがって極めて高い電力損失の瞬間的な値が同時に発生する。一秒間におけるスイッチオンおよびスイッチオフの回数（いわゆるスイッチング周波数）を乗算することで、スイッチング電力損失の平均値が得られる。スイッチング周波数が低い値（せいぜい約１ｋＨｚ）では、スイッチング電力損失はしばしば無視することができる。しかし、高い値（１０ｋＨｚ超）の場合、スイッチング電力損失が支配的となり、全体的な損失が増加し、効率が低下し、スイッチング周波数が極めて高い値である場合には、パルス幅変調インバータの能力（ｐｏｗｅｒ）を制限する。
【０００６】
しかしながら、多くの場合において、たとえばスイッチング周波数を超音波領域にシフトしてパルス幅変調インバータの動作中における可聴騒音を回避するためには、高いスイッチング周波数が望ましく、また、たとえば光起電パルス幅変調インバータの場合におけるネットワーク電流の歪み率（ｄｉｓｔｏｒｔｉｏｎ  ｆａｃｔｏｒ）を小さくするためには、高いスイッチング周波数が絶対に重要である。高いスイッチング周波数は、電流リップル（ｃｕｒｒｅｎｔ  ｒｉｐｐｌｅ）を低く保持するためにも、および／または、低誘導性高速３相交流モータ（ｌｏｗ−ｉｎｄｕｃｔｉｖｉｔｙ  ｈｉｇｈ−ｓｐｅｅｄ  ｔｈｒｅｅ−ｐｈａｓｅ  ａｃ  ｍｏｔｏｒｓ）の場合において高い制御運動を可能とするためにも、要求される。
【背景技術】
【０００７】
スイッチング損失を低減するための既知の可能な選択肢は、２レベルパルス幅変調インバータの代わりに、３レベルパルス幅変調インバータの使用にある。後者においては、２レベルパルス幅変調インバータの５０％程度のスイッチング損失しか生じないが、これは、３レベルパルス幅変調インバータにおいては、２レベルパルス幅変調インバータと比較して半分しかスイッチングの間における電圧ジャンプ（ｖｏｌｔａｇｅ  ｊｕｍｐ）が起こらないことによる。
【０００８】
スイッチング損失を低減するための他の可能な選択肢は、「ソフト」スイッチング（“ｓｏｆｔ”  ｓｗｉｔｃｈｉｎｇ）と総称されるものに含まれる。「ソフト」スイッチングの目的は、スイッチオンやスイッチオフの動作の間に電流および電圧の値が同時に高くなることを防止することにある。それにより、たとえスイッチング周波数が非常に高い値であっても、電流と電圧の積としての電力損失の瞬間的な値が小さく保持され、したがって、スイッチオンまたはスイッチオフのエネルギー損失の値およびスイッチング電力損失の平均値も小さく保持される。
【０００９】
「ソフト」スイッチングを実施するための技術には様々なものがあり、それらは、スナバ回路の類、擬似共振回路（ｑｕａｓｉ−ｒｅｓｏｎａｎｔ  ｃｉｒｃｕｉｔｓ）の類、および、共振回路の類に分けられる。
【００１０】
３レベルパルス幅変調インバータおよびスナバ回路を有する一般的な回路装置は、たとえば特許文献１に示すように既知である。この回路装置においては、電力半導体におけるスイッチング損失を顕著に低減できることは事実である。しかし、スナバ回路は損失を含む形で動作する、つまりスナバ回路はその部分的な損失を生成するものであり、その損失は一般に省かれた損失よりも大きい。したがって、効率の向上は不可能である。また、放電機能の時間関連のシーケンス（ｔｉｍｅ−ｒｅｌａｔｅｄ  ｓｅｑｕｅｎｃｅｓ  ｏｆ  ｔｈｅ  ｄｉｓｃｈａｒｇｅ  ｆｕｎｃｔｉｏｎ）は、負荷電流の瞬時値に大きく依存する。これはパルス制御処理を困難にする。
【００１１】
特許文献２に記載のように、擬似共振回路によって「ソフト」スイッチングが行われる３レベル整流器が知られている。擬似共振回路は、原理的に、スイッチング損失を減少させ、損失がない。しかし、擬似共振回路は、非常に複雑であり効果である。それゆえに、特許文献２では４つの電力半導体が再度負荷されており、パルス幅変調インバータ自体の電力半導体として同じ電流運搬能力（ｃｕｒｒｅｎｔ−ｃａｒｒｙｉｎｇ  ｃａｐａｃｉｔｙ）を有さなければならない。更に、（ここでは全体として８個の）電力半導体の制御は、非常に複雑である。ほんのわずかな誤制御が起こった場合であっても、その構成要素が破壊されることがある。
【００１２】
３レベルパルス幅変調インバータの「ソフト」スイッチングのための共振回路の例は、特許文献３に記載されている。しかし、この回路装置は、全体的な効率が低く、制御性における制限が大きい。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許第５９８２６４６号（ＵＳ５９８２６４６）
【特許文献２】独国公開第１９９４５８６４号（ＤＥ１９９４５８６４Ａ１）
【非特許文献】
【００１４】
【非特許文献１】Ｓ．Ｍｕｎｋ−Ｎｉｅｌｓｅｎ  ｅｔ  ａｌ．、“Ｃｏｍｐａｒｉｓｏｎ  ｏｆ  ｓｏｆｔ  ａｎｄ  ｈａｒｄ  ｓｗｉｔｃｈｉｎｇ  ｅｆｆｉｃｉｅｎｃｙ  ｉｎ  ａ  ｔｈｒｅｅ−ｌｅｖｅｌ  ｓｉｎｇｌｅ  ｐｈａｓｅ  ６０  ｋＷ  ｄｃ−ａｃ  ｃｏｎｖｅｒｔｅｒ”、Ａａｌｂｏｒｇ  Ｕｎｉｖｅｒｓｉｔｙ、Ｄｅｎｍａｒｋ、http://www.nsn.aau.dk/GetAsset.action?contentId=2375551&assetId=3519794（２０１０年２月１５日検索）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
このような背景技術に鑑み、本発明の目的は、原理的な問題として全てのスイッチング損失を完全に除去し、構成が単純であり、スイッチオン／オフを可能とする付加的な電力半導体が不要である、パルス幅変調インバータを有する回路装置を提供することにある。
【課題を解決するための手段】
【００１６】
この目的は、請求項１に係る回路装置により達成される。この回路装置の有利な実施形態は、従属請求項の内容であり、または以下の記載や実施形態の例から導かれる。
【００１７】
提案される回路装置は、スナバ回路を有する少なくとも１つの３レベルパルス幅変調インバータと、入力電圧の陽極、陰極および中央タップのための入力端子並びに出力端子を有し、パルス幅変調インバータのパルス出力電圧が印加（ｔａｐ）される。３レベルパルス幅変調インバータは既知の方法で設計され、つまり、３レベルパルス幅変調インバータは、入力電圧の陽極および陰極のための入力端子に接続された少なくとも２つの外部スイッチング素子と、出力端子に接続された２つの内部スイッチング素子とを有する。このような回路装置においては、スナバ回路が、パルス幅変調インバータのスイッチング損失を低減するように作用する。ここで、３レベルパルス幅変調インバータの既知のスイッチングトポロジー（ｓｗｉｔｃｈｉｎｇ  ｔｏｐｏｌｏｇｉｅｓ）を用いることができ、特に、いわゆる「３レベルスタックセル（Ｔｈｒｅｅ  Ｌｅｖｅｌ  Ｓｔａｃｋ  Ｃｅｌｌ）（３Ｌ−ＳＣ）」の形式、またはいわゆる「中性点クランプ形３レベルインバータ（Ｔｈｒｅｅ  Ｌｅｖｅｌ  Ｎｅｕｔｒａｌ  Ｐｏｉｎｔ  Ｃｌａｍｐｅｄ  Ｉｎｖｅｒｔｅｒ）（３Ｌ−ＮＰＣ）」の形式を用いることができる。
【００１８】
提案される回路装置は、スナバ回路が、少なくとも１つのコイルまたはチョーク（ｃｈｏｋｅ）と、２つのキャパシタと、同じ方向に極性付けられかつ直列に接続された４つのダイオードとにより形成されていることによって特徴付けられる。２つの外部ダイオードは、各々の場合において、入力電圧の陽極および陰極のための入力端子に直接に接続される。２つの内部ダイオードの間の電気的接続は、一方においてコイルを介して入力電圧の中央タップのための入力端子に接続され、他方においてパルス幅変調インバータの中央橋枝に接続される。回路装置の一実施形態において、２つのキャパシタは、各々の場合において、１つの内部ダイオードと直列接続においてこれに隣接する外部ダイオードとの間の直接的電気的接続のそれぞれに対して端子により直接に接続され、かつ、外部端子に対して他の端子により直接に接続される。他の実施形態では、特に３Ｌ−ＳＣとして設計された３レベルパルス幅変調インバータの場合において、２つのキャパシタは、各々の場合において、１つの内部ダイオードと直列接続においてこれに隣接する外部ダイオードとの間の直接的電気的接続のそれぞれに対して一の端子により直接に接続され、かつ、他の端子によりパルス幅変調インバータの内部スイッチング素子を介して外部端子に対して接続される。
【００１９】
本発明の応用において、回路装置の異なる素子の間の接続は常に電気的な接続を意味する。直接的な接続は、更なる容量性素子や誘導性素子、ダイオードが相互接続されて（ｉｎｔｅｒｃｏｎｅｃｔｅｄ）いないことを意味すると理解される。しかしながら、そのような接続はもちろんオーム抵抗を有していてもよい。本明細書の導入部において既に例示したように、スイッチング素子（バルブ（ｖａｌｖｅｓ）とも呼ばれる）は、提案されるスイッチオン／オフが可能な電力半導体の回路装置において使用することができる。
【００２０】
本回路装置は、単相３レベルパルス幅変調インバータとしても複相３レベルパルス幅変調インバータとしても設計することができる。３相出力電圧の生成を行うための回路装置である場合、回路装置は、各相について、相応して示されるスナバ回路を有する単相３レベルパルス幅変調インバータを有する。３つ全ての単相３レベルパルス幅変調インバータと、各スナバ回路は、同じ入力電圧に接続されるか、または同じ入力端子を共有するが、各相について異なる出力端子を有する。入力電圧はもちろん中間の回路電圧（ｉｎｔｅｒｍｅｄｉａｔｅ  ｃｉｒｃｕｉｔ  ｖｏｌｔａｇｅ）でもよい。
【００２１】
提案される回路装置では、全てのスイッチング損失が原理的に完全に除去される。好ましい実施形態におけるコイル、２つのキャパシタ及び４つのダイオードを有するスナバ回路の単純な構成により、この回路装置は、非常に良いコスト効率で製造でき、小さく、軽い。スイッチオン／オフを可能とする高価な電力半導体を付加的に設ける必要がなく、よって、高価な制御回路も必要がない。提案されるスナバ回路の放電機能の持続時間は、負荷電流に僅かな程度でのみ依存し、したがってパルス制御方法に好ましい。回路装置は、誤動作のリスクのないロバスト性およびエラー耐性制御（ｅｒｒｏｒ−ｔｏｌｅｒａｎｔ  ｃｏｎｔｒｏｌ）において更なる優位性を持つ。特に外部スイッチング素子が適切にトリガされるという付加的な拡張局面において、発生電圧パルスの勾配ｄｕ／ｄｔをｄｕ／ｄｔ＜１ｋＶ／μｓの非臨界値に容易に制限することができるので、回路装置は非常にＥＭＣ親和的（ＥＭＣ−ｆｒｉｅｎｄｌｙ）（ＥＭＣ：ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｃｏｍｐａｔｉｖｉｌｉｔｙ。電磁両立性）である。
【００２２】
提案される回路装置の好適な実施形態では、たとえば後述の実施形態の例においてより詳しく説明されるように、３レベルパルス幅変調インバータは、３Ｌ−ＳＣとして構成される。
【００２３】
提案される回路装置の拡張では、特にオーム的な特徴（ｏｈｍｉｃ  ｃｈａｒａｃｔｅｒｉｓｔｉｃ）を持つ双極子が、たとえばキャパシタと抵抗を含む直列接続の方法で、スナバ回路のコイルに並列で接続される。それにより、整流処理（ｃｏｍｍｕｔａｔｉｏｎ  ｐｒｏｃｅｓｓ）の終わりにおける可能な高周波数の振動を減衰することが可能である。この双極子はもちろん他の方式で実装されてもよい。
【００２４】
本明細書および後述の実施形態の例では、パルス幅変調インバータのスイッチング素子にトリガを与えるための制御装置について更に論ずることはない。このような制御装置の構成は、パルス幅変調インバータの従来技術から当業者にとって既知である。本回路装置の実施形態では、この制御装置は、２つの外部スイッチング素子のスイッチオンを目標の方式で緩和させるように具体化される。それにより、低いＥＭＣ負荷（ＥＭＣ  ｌｏａｄｓ）が得られる。
【００２５】
提案される回路装置は、図面と関連付けられた実施形態の例の助けとともに、以下において更に詳しく再度説明される。図面には次の事項が示されている。
【図面の簡単な説明】
【００２６】
【図１】従来技術により３Ｌ−ＳＣとして実現された３レベルパスル幅変調インバータの例を示す。
【図２】従来技術により３Ｌ−ＮＰＣとして実現された３レベルパスル幅変調インバータの例を示す。
【図３】提案される回路装置の実施形態の第１の例を示す。
【図４ａ】図３の回路装置による整流動作の例を示す。
【図４ｂ】図３の回路装置による整流動作の例を示す。
【図４ｃ】図３の回路装置による整流動作の例を示す。
【図４ｄ】図３の回路装置による整流動作の例を示す。
【図５】提案される回路装置の実施形態の第２の例を示す。
【図６】提案される回路装置の実施形態の第３の例を示す。
【図７】提案される回路装置の実施形態の第４の例を示す。
【図８】提案される回路装置のスナバ回路における双極子の構成の例を示す。
【発明を実施するための形態】
【００２７】
図１は、例として、従来技術による３Ｌ−ＳＣ形式の３レベルパルス幅変調インバータの実施形態を示す。このパルス幅変調インバータは、その上側橋枝が入力電圧の陽極のための入力端子１に接続され、その下側橋枝が入力電圧の陰極のための入力端子３に接続され、その中央橋枝が入力電圧の中央タップのための入力端子２に接続されている。それは、パルス出力電圧が出力端子４にタップ可能なように図示しない制御装置によってトリガされる（つまり、スイッチオン／オフされる）４つのスイッチング素子Ｖ１〜Ｖ４を有する。ダイオードＤ１〜Ｄ４は、スイッチング損失Ｖ１〜Ｖ４に非並列にそれぞれ接続されている。
【００２８】
図２は、従来技術による３Ｌ−ＮＰＣ形式の３レベルパルス幅変調インバータの例を示す。このパルス幅変調インバータにおいても同様に、上側橋枝、下側橋枝および中央橋枝は、入力電圧の陽極、陰極および中央タップのための入力端子１−３に接続されている。このパルス幅変調インバータも、各場合においてダイオードＤ１〜Ｄ４に非並列に接続された４つのスイッチング素子Ｖ１〜Ｖ４に加え、中央橋枝における２つの更なるダイオードＤ５、Ｄ６を有する。
【００２９】
図１および２の双方の実施形態は、高いスイッチング周波数での高い電力損失を精密に呈する「ハード」スイッチングパルス幅変調インバータを表す。これらスイッチング損失を回避するために、提案される回路装置においてはパルス幅変調インバータにスナバ回路が付加される。この関係で、図３は、図１の３レベルパルス幅変調インバータにスナバ回路が接続された、提案される回路装置の実施形態の第１の例を示す。後に示す他の実施形態と比較し、この実施形態は、最も単純な構成および最小の電力構成要素という優位性を持つ。
【００３０】
スナバ回路は、コイルＬと、２つのキャパシタＣｏおよびＣｕと、直列に同極で接続された４つのダイオードＤｈ１〜Ｄｈ４とを有する。２つの外部ダイオードＤｈ１およびＤｈ４の端子は、それぞれ直流電圧（入力電圧）の陽極および陰極のための入力端子１および３に直接に接続されている。キャパシタＣｏおよびＣｕは、それぞれ、一の端子が、内部ダイオードＤｈ２および隣接する外部ダイオードＤｈ１の間、および、内部ダイオードＤｈ３および隣接する外部ダイオードＤｈ４の間に電気的に接続され、他の端子が、回路装置（より正確にはパルス幅変調インバータ）の外部端子４に直接に電気的に接続される。入力電圧の中央タップのための入力端子２と中央橋枝（つまり、内部スイッチング素子Ｖ２およびｖ３（図１参照））の間の接続（スナバ回路無しに存在する）は、分離されている。コイルＬは、ここに挿入され、更に、中央橋枝と同様に、２つの内部ダイオードＤｈ２およびＤｈ３の間の接続に接続される。この回路を図３に示す。
【００３１】
そのような回路構成は、商業的に入手可能なモジュールにより非常に有利に製造可能であり、図３に破線で示されている。提案される回路装置は、各構成要素または部品アセンブリのための商業的なモジュールの入手可能性により、非常にコスト効率よく製造することができる。
【００３２】
３レベルパルス幅変調インバータは、以下において「上」、「中央」および「下」として参照される３つのいわゆるスイッチング状態（ｓｗｉｔｃｈｉｎｇ  ｓｔａｔｅｓ）を有し、それは、図３に示す上側、中央または下側橋枝を介した電流供給を意味するものとする。負荷電流は、これらスイッチング状態のそれぞれにおいて、正値または負値であり、特殊な場合には０である。その結果として、負荷電流＞０の場合、負荷電流＜０および負荷電流＝０の各場合において、これらスイッチング状態の間に、次のような複数の可能なスイッチング動作（整流（ｃｏｍｍｕｔａｔｉｏｎ）とも呼ばれる）が存在する：上側→中央、中央→上側、中央→下側、下側→中央、上側→下型、下側→上側。対称性により、このスイッチング状態の数を４つのスイッチング動作に減らすことができる（加えて負荷電流＝０の特殊な場合）。
【００３３】
0005395280.tif 000002
【００３４】
負荷電流＝０の特殊な場合は、負荷電流＞０の４つの場合に要約される。
【００３５】
0005395280.tif 000003
【００３６】
これら４つの整流は別様に進行する。それらは、各動作の間にスイッチング素子にて電圧および電流の高い値が同時には決して生じないという事実において共通する。よって、電圧と電流の積としての電力損失の瞬時値はせいぜい小さな値であり、スイッチング電力損失の平均値も小さく保持される。それにより、スイッチング損失の放電の望まれた効果が達成される。スナバ回路のキャパシタのためにスイッチング素子の電圧がせいぜい制限された勾配ｄｕ／ｄｔしか上昇しないこと、および／または、スナバ回路のコイルのためにスイッチング素子を通る電流がせいぜい制限された勾配ｄｉ／ｄｔしか上昇しないことから、放電効果が達成される。
【００３７】
例として、図４ａ〜４ｄの助けとともに、４つの整流のうちの１つ（上側→中央の整流の例）が定性的に後述される。これら図面の左側は、正負荷電流の場合における接続負荷５を有する提案される回路装置の各場合を示す。与えられた状態で発生する電流プロファイルは太線で示されている。これら図面の右側は、各場合についての、負荷における公称電圧のプロファイル（ｕ＿ｌｏａｄ＿ｎｏｍｉｎａｌ）、負荷における電圧の実際のプロファイル（ｕ＿ｌｏａｄ＿ａｃｔｕａｌ）、下側のキャパシタＣｕにおける電圧プロファイル（ｕ＿Ｃｕ）、コイルＬにおける電流プロファイル（ｉ＿Ｌ）、上側のスイッチング素子Ｖ１における電圧プロファイル（ｕ＿Ｖ１）、および、上側のスイッチング素子Ｖ１における電流プロファイル（ｉ＿Ｖ１）を示す。整流の各段階は破線の境界により示されている。
【００３８】
図４ａは、整流前の状態を示す。負荷電流は理想的に誘導的に与えられている（ｉｄｅａｌｌｙ  ｉｎｄｕｃｔｉｖｅｌｙ  ｉｍｐｒｅｓｓｅｄ）。よって、以下において「負荷電流＝一定」を適用する。
【００３９】
スイッチング素子Ｖ１は、トリガされ、この正負荷電流を運ぶ。スイッチング素子Ｖ２およびＶ４は遮断される。スイッチング素子Ｖ３もトリガされる（つまりスイッチオンされる）が、いずれの電流の運搬も未だ行わない。
【００４０】
下側キャパシタＣｕは、図示されているように、直流電圧が入力されるまで充電される。上側キャパシタＣｏは後述の整流には貢献せず、その電圧は０のままである。直流電圧の中央タップの経路、したがってコイルＬには、電流は流れない。
【００４１】
スイッチング素子Ｖ１が遮断されると同時にスイッチング素子Ｖ２がスイッチオンされることにより、整流が開始される。Ｖ３はスイッチオンのまま継続し、Ｖ４は遮断されたままである。
【００４２】
この関係で、図４ｂは整流の第１段階を示す。Ｖ１を流れる電流は突然なくなる。負荷電流は誘導的に与えられているので、それは流れ続けなければならない。それは、直流電圧の下半分、ダイオードＤｈ４およびキャパシタＣｕを経由する経路を見つける。よって、キャパシタＣｕの放電が始まる。Ｖ１を通る電流が０に降下した直後に、Ｖ１における電圧が非常に小さな値しかないことが重要である。それにより、スイッチオフの間に電流および電圧の値が同時に高くなることが回避される。
【００４３】
Ｖ１の遮断と同時にスイッチング素子Ｖ２がスイッチオンされるので、Ｖ２からの第２電流回路が、直列接続されたダイオードＤ２、コイルＬ、直流電圧の下半分、ダイオードＤｈ４およびキャパシタＣｕにより発生する。この電流回路は振動回路である。よって、正弦電流が（負方向に）コイルＬを流れ始める。
【００４４】
双方のサブ動作が重畳される。この整流の第１段階の終わりは、キャパシタＣｕが放電されたことにより生じる。ダイオードＤ４のために、それは逆の極性では充電されない。代わりに、電流がＣｕからこのダイオードＤ４に変化する。ｕ＿ｃｕ＝０と同時に、Ｌを通過する電流も０になる。しかし、これは何の重要性も持たない。
【００４５】
図４ｃは、整流の第２段階を示す。前と同様に、Ｖ２およびＶ３はスイッチオンであり、Ｖ１およびＶ４はスイッチオフである。Ｌを通過する電流は最初は継続的に０であり、負荷電流は完全にＤ４に流れる。しかし、直流電圧の下半分がコイルＬに存在するので、Ｌを通る電流が時間的に線形に増加し、これに対応してＤ４を通る電流が時間的に線形に減少する。整流の第２段階は、Ｄ４を通る電流が０になってＤ４が遮断されることにより終了する。
【００４６】
図４ｄは、最終的に、整流の後の状態を示す。前と同様に、Ｖ２およびＶ３はスイッチオンであるが、Ｖ２には電流はない。負荷電流は、Ｖ３および直列接続のダイオードＤ３を経由して流れる。Ｖ１およびＶ４は継続的に遮断されている。キャパシタＣｏおよびＣｕはともに放電され、それらの電圧は０である。現時点の負荷電流は、中央橋枝を経由して流れる。
【００４７】
異なる電流プロファイルが必然的に発生するが、更なる整流が同程度の方法にて進行する。しかし、これら整流のそれぞれにおいて、「ソフト」スイッチングが得られ、「ハード」スイッチングの場合と同様に、スイッチング素子Ｖ１〜Ｖ４およびダイオードＤ１〜Ｄ４での電圧および電流の高い値が同時に発生する。バルブＶ１〜Ｖ４およびダイオードＤ１〜Ｄ４における時間差により、電圧か電流のいずれかが上昇する。
【００４８】
したがって、この回路装置により、スイッチング損失はそのほとんどの部分が除去される。
【００４９】
そのような回路装置の具体化の例は、２×２７０Ｖ＝５４０Ｖの入力直流電圧、２５Ａ（ピーク値）に至る出力電流、および３．３ｋＶＡの電力の、単相（１０ｋＶＡに相当する）として構成される。以下の構成要素が用いられる。
パルス幅変調インバータ用
・２つのＩＧＢＴモジュール  ＳＥＭＩＫＲＯＮ社  ＳＫＭ５０ＧＢ１２Ｖタイプ
・１つのダイオードモジュール  ＳＥＭＩＫＲＯＮ  ＳＫＫＤ４２Ｆ１０００タイプ
スナバ回路用
・コイルＬ＝１４μＨ；フェライトコア  ＲＭ１４
・２つのキャパシタＣ＝３３ｎＦ；ＭＫＰ１０タイプ
・４つのダイオード  ＤＩＯＴＥＣ社  ＵＦ６００Ｍタイプ
【００５０】
本回路装置の動作のために、制御回路（ドライバ）が各スイッチング素子について用いられ、マイクロコントローラ制御がパルス幅変調信号を生成するために用いられる。そのような制御装置は従来技術として知られている。
【００５１】
図５は提案される回路装置の更なる例が示しており、３Ｌ−ＮＰＣインバータとしての３レベルパルス幅変調インバータが構成されている。このインバータは、それぞれ非並列に接続されたダイオードＤ１〜Ｄ４が伴われた４つのスイッチング素子Ｖ１〜Ｖ４を有する。更に、図５から分かるように、このインバータには２つの付加的なダイオードＤ５およびＤ６が設けられている。ここでも、スナバ回路は、図３に関連して詳細に説明したものと同様の構成および接続を有する。
【００５２】
しかしながら、この回路装置の場合、３Ｌ−ＮＰＣインバータの主要な優位性の１つが失われる。これは、全てのスイッチング素子が直流電圧の半分のためにのみ構成されなければならないことによる。３Ｌ−ＮＰＣインバータが提案されるスナバ回路に組み合わせられる場合、図５に示すように、２つの外部スイッチング素子Ｖ１およびＶ４は、全直流電圧のために構成されなければならない。
【００５３】
この後者の不利益は、図６に示すように、本回路装置の更なる実施形態で解消することができる。図から理解できるように、２つの更なるスイッチング素子Ｖ５およびＶ６（たとえばＩＧＢＴ）並びに２つの更なるダイオードＤ７およびＤ８は、この目的のために使用される。したがって、図３および５の実施形態と比較して、消費はかなり増加する。しかし、高い直流電圧にもかかわらず低コストの電圧階級１７００ＶのＩＧＢＴが使用できるので、この変形は中間的な電圧領域（たとえば入力直流電圧が約２０００〜３０００の間）において得策である。
【００５４】
ここにおいても、商業的に入手可能なモジュールで回路構造を製造できる可能性があり、これは図６において破線で示されている。
【００５５】
例示された本回路装置の３つの変形において、３Ｌ−ＳＣ形式の３レベルパルス幅変調インバータの実施形態による図３の第１の変形は、単純で低コストの構造という意味で最大の優位性を提供する。これは既に好ましい使用範囲を導いている。外部スイッチング素子が全直流電圧のために構成されなければならないので、後者は過度に高い値を前提とするものではない。約６００Ｖ〜約１２００Ｖの範囲が適当に採用される。この範囲において、たとえば１２００Ｖまたは１７００Ｖモジュールを用いることができ、多くの台数を高いコスト効率で製造することができる。この電圧範囲は、低電圧範囲の光起電性インバータおよび電気駆動（たとえばハイブリッド車の場合）において存在する。他の有用な範囲は、約３０００Ｖ〜約４０００Ｖの間である。この範囲においては、６５００Ｖの構成要素からなる使用が可能であり、たとえば中間的な電圧駆動（たとえば区間輸送および幹線鉄道）のために製造される。
【００５６】
図７は、提案される回路装置の更なる可能な実施形態を示し、３レベルパルス幅変調インバータに対するスナバ回路の連結の変形により特徴づけられる。出力端子４に対して２つのキャパシタＣｕおよびＣｏを直接に接続する代わりに、ここでは後者は２つの内部スイッチング素子Ｖ２およびＶ３を介して出力端子４に接続される。図から理解できるように、これは２つの付加的なダイオードを必要とする。この変形連結は、上述した整流には何の影響も及ぼさない。しかし、付加的な動作モードが得られる。２つの内部スイッチング素子Ｖ２およびＶ３が永続的に遮断される場合、スナバ回路は３レベルパルス幅変調インバータから分離される。そのとき３レベルパルス幅変調インバータが２レベルパルス幅変調インバータに移行し、２つの外部スイッチング素子Ｖ１およびＶ４だけがパルス幅変調の意味において交代的にスイッチオンされる。
【００５７】
この動作モードは、たとえば光起電性インバータの場合において得策である。曇天空（ｏｖｅｒｃａｓｔ  ｓｋｙ）の場合、後者はしばしば低い部分的な負荷領域にて動作される。ここでスナバ回路が動作している場合、たとえばコイルにおいて望ましくない損失が発生し、効率が低下する。ここで、スナバ回路を非動作状態とし、かつ「ハード」スイッチング２レベルパルス幅変調インバータとともに動作することがより好ましい。ここで例として提案される回路装置は、動作モードのそのような変化を可能とする。
【００５８】
本回路装置の可能な拡張において、部分的にオーム的な特性を伴う双極子６が、スナバ回路のコイルＬに並列に接続される。これは、たとえば、図８に示すように、キャパシタと抵抗の直列接続により達成される。スナバ回路のコイルＬは、（たとえばＩＧＢＴおよびダイオードによる）寄生容量を伴う整流の終わりにおいて振動回路を形成することができ、数ＭＨｚの高周波数振動を引き起こすことができる。これら振動は、電磁両立性の観点からは望ましくない。ここで提案される適当に構成された双極子の拡張によりこれら振動は減衰され、電磁両立性が増大する。
【００５９】
様々な応用のために、そして航空学における幾つかの応用例のために、出力電圧の電圧勾配ｄｕ／ｄｔを制限して、（たとえば５００Ｖ／μｓおよび１０００Ｖ／μｓまで）電磁両立性を増大させることが望ましい。提案される回路装置によれば、そのような制限は、全ての整流についてではなく、これら動作の半分程度ではあるが、既に部分的に達成されている。しかし、非常に単純な手段により、この制限は、回路装置の全体的な動作（つまり全ての整流）に拡張される。この目的のために、特に外部スイッチング素子Ｖ１およびＶ４のスイッチング動作が目的の方法で減速される。そうすると、パルス幅変調インバータのそのような動作は、特にＥＭＣ親和的（ＥＭＣ−ｆｒｉｅｎｄｌｙ）となる。各スイッチング素子のドライバにより付加的なディレイが容易に達成される。
【００６０】
出力電圧の電圧勾配ｄｕ／ｄｔは、この場合、ＩＧＢＴ、ＪＦＥＴまたはＭＯＳＦＥＴのトリガの性質によって減少する。後者は、たとえばオフ状態の−１５Ｖおよびオン状態の＋１５Ｖの制御電圧によってトリガされる。スイッチオンの間に−１５Ｖから＋１５Ｖへの制御電圧の移行が目的の方法で減速されると、出力電圧のｄｕ／ｄｔの値が降下する。
【００６１】
ハードスイッチングパルス幅変調インバータの場合、スイッチオン動作、つまり（既に負荷電流が最大限の）スイッチング素子での電圧の低下が全体的に長くかかり、したがってスイッチオンのエネルギー損失Ｅ＿ｏｎが非常に大きくなるので、これは不可能である。高いｄｕ／ｄｔが容認されなければならないか、ｄｕ／ｄｔを低減させるための高価なフィルタがパルス幅変調インバータとモータとの間に接続されなければならない。
【００６２】
この発明に係る回路の場合、スイッチング素子を通る電流が、コイルＬのために、制限されたｄｉ／ｄｔだけ上昇できるので、この減速が可能である。スイッチング素子での電圧はたとえば５００Ｖ／μｓに降下し、電流はたとえば３０Ａ／μｓに上昇する。完全に放電されたスイッチング動作と比較すると、わずかに高いエネルギー損失Ｅ＿ｏｎが生じるが、これは許容できる。ここでは高価なフィルタは不要である。
【００６３】
この減速の具体化は、適当な構成のオーム抵抗をドライバ回路とＩＧＢＴ等の制御接続との間に単純な方法で接続することによって実現可能である。その減速効果は、データシート（ゲート直列抵抗Ｒ＿Ｇａｔｅの関数としてのスイッチング回数の図）において特定される。
【００６４】
例示された回路装置の変形はもちろん可能であり、たとえば、図３および６に示された、スイッチング素子Ｖ２およびＶ５並びにそれに対してそれぞれ直列に接続されたダイオードＤ２およびＤ７の置き換え、および／または、スイッチング素子Ｖ３およびＶ６並びにそれに対してそれぞれ直列に接続されたダイオードＤ３およびＤ８の置き換えが可能である。いずれも、提案される回路装置の機能モードへの影響はない。しかし、使用可能な半導体モジュールのタイプに伴う優位性は生じる。
【００６５】
従来のパルス幅変調インバータと比較して、提案される回路装置は損失が小さく、したがって冷却材の必要量が低減する。更なる優位性としては、高い程度の効率性、電力の増加、および、スイッチング周波数の増大の可能性がある。
【符号の説明】
【００６６】
１  陽極用の入力端子
２  中央タップ用の入力端子
３  陰極用の入力端子
４  出力端子
５  負荷
６  双極子
Ｌ  スナバ回路のコイル
Ｃｏ、Ｃｕ  スナバ回路のキャパシタ
Ｄｈ１〜Ｄｈ４  スナバ回路のダイオード
Ｖ１〜Ｖ６  インバータのスイッチング素子
Ｄ１〜Ｄ８  インバータのダイオード
Ｕｄ  入力電圧
【図１】
0005395280.tif 000004
【図２】
0005395280.tif 000005
【図３】
0005395280.tif 000006
【図４ａ】
0005395280.tif 000007
【図４ｂ】
0005395280.tif 000008
【図４ｃ】
0005395280.tif 000009
【図４ｄ】
0005395280.tif 000010
【図５】
0005395280.tif 000011
【図６】
0005395280.tif 000012
【図７】
0005395280.tif 000013
【図８】
0005395280.tif 000014