(57)【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されたセラミック本体と、
前記複数の誘電体層上に交互に形成され、前記複数の誘電体層上に互いに重ならない第１及び第２のマージン部が設けられるようにそれぞれ少なくとも一つの辺に互いに重ならない少なくとも一つの第１及び第２の溝部を有し、少なくとも一つの辺が前記誘電体層のコーナーから露出される複数の第１及び第２の内部電極と、
前記セラミック本体の上下部にそれぞれ形成された上部及び下部カバー層と、
前記下部カバー層の下面に互いに離隔するように形成された第１及び第２の外部電極と、
上下に重なる複数の第２のマージン部の外周面に接して前記複数の第１の内部電極の露出部を連結し、下端部が前記第１の外部電極と電気的に連結された第１の連結電極と、
上下に重なる複数の第１のマージン部の外周面に接して前記複数の第２の内部電極の露出部を連結し、下端部が前記第２の外部電極と電気的に連結された第２の連結電極と、
前記セラミック本体と前記上部及び下部カバー層の前記第１及び第２の内部電極が露出される側面を覆うように形成された絶縁性サイド部と、
を含み、
前記セラミック本体と前記上部及び下部カバー層を合わせた厚さの１／２をＡ、前記下部カバー層の厚さをＢ、前記セラミック本体の厚さの１／２をＣと規定するとき、
前記セラミック本体の中心部が前記セラミック本体と前記上部及び下部カバー層を合わせた厚さの中心部から外れた比率、（Ｂ＋Ｃ）／Ａは１．０６≦（Ｂ＋Ｃ）／Ａ≦１．８の範囲を満足する積層セラミックキャパシタ。
【請求項２】
前記下部カバー層が前記上部カバー層よりも厚い厚さを有する、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記下部カバー層の厚さが５０〜４００μｍである、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記絶縁性サイド部は、絶縁性樹脂、絶縁性セラミック及び絶縁性樹脂とフィラーのうちから選択された少なくとも１種以上の材料からなる、請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記第１の溝部は前記第１の内部電極のコーナー部のうち少なくとも一つに形成され、前記第２の溝部は前記第２の内部電極のコーナー部のうち前記第１の溝部と重ならない他のコーナー部のうち少なくとも一つに形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記第１の溝部は前記第１の内部電極の一端面側の二つのコーナー部にそれぞれ一つずつ形成され、前記第２の溝部は前記第２の内部電極の他端面側の二つのコーナー部にそれぞれ一つずつ形成される、請求項５に記載の積層セラミックキャパシタ。
【請求項７】
前記第１及び第２の溝部は、対角線上に対向するように形成される、請求項５に記載の積層セラミックキャパシタ。
【請求項８】
前記第１及び第２の溝部は、前記第１及び第２の内部電極の対向する両短辺にそれぞれ形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項９】
前記第１及び第２の溝部は、前記第１及び第２の内部電極の対向する両側辺にそれぞれ形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項１０】
複数の誘電体層が積層されたセラミック本体と、
前記複数の誘電体層上に交互に形成され、前記複数の誘電体層上に互いに重ならない第１及び第２のマージン部が設けられるようにそれぞれ少なくとも一つの辺に互いに重ならない少なくとも一つの第１及び第２の溝部を有し、少なくとも一つの辺が前記誘電体層のコーナーから露出される複数の第１及び第２の内部電極と、
前記セラミック本体の上下部にそれぞれ形成された上部及び下部カバー層と、
前記下部カバー層の下面に互いに離隔するように形成された第１及び第２の外部電極と、
上下に重なる第２の溝部の内周面と接しないように前記第２のマージン部を垂直に貫通して前記複数の第１の内部電極を上下に連結し、下端部が前記下部カバー層を貫通して前記第１の外部電極と電気的に連結された第１のビア電極と、
上下に重なる第１の溝部の内周面と接しないように前記第１のマージン部を垂直に貫通して前記複数の第２の内部電極を上下に連結し、下端部が前記下部カバー層を貫通して前記第２の外部電極と電気的に連結された第２のビア電極と、
前記セラミック本体の前記第１及び第２の内部電極の露出される側面を覆うように形成された絶縁性サイド部と、
を含み、
前記セラミック本体と前記上部及び下部カバー層を合わせた厚さの１／２をＡ、前記下部カバー層の厚さをＢ、前記セラミック本体の厚さの１／２をＣと規定するとき、
前記セラミック本体の中心部が前記セラミック本体と前記上部及び下部カバー層を合わせた厚さの中心部から外れた比率、（Ｂ＋Ｃ）／Ａは１．０６≦（Ｂ＋Ｃ）／Ａ≦１．８の範囲を満足する積層セラミックキャパシタ。
【請求項１１】
前記下部カバー層が前記上部カバー層よりも厚い厚さを有する、請求項１０に記載の積層セラミックキャパシタ。
【請求項１２】
前記下部カバー層の厚さが５０〜４００μｍである、請求項１０に記載の積層セラミックキャパシタ。
【請求項１３】
前記絶縁性サイド部は、絶縁性樹脂、絶縁性セラミック及び絶縁性樹脂とフィラーのうちから選択された少なくとも１種以上の材料からなる、請求項１０に記載の積層セラミックキャパシタ。
【請求項１４】
前記第１の溝部は前記第１の内部電極のコーナー部のうち少なくとも一つに形成され、前記第２の溝部は前記第２の内部電極のコーナー部のうち前記第１の溝部と重ならない他のコーナー部のうち少なくとも一つに形成される、請求項１０に記載の積層セラミックキャパシタ。
【請求項１５】
前記第１の溝部は前記第１の内部電極の一端面側の二つのコーナー部にそれぞれ一つずつ形成され、前記第２の溝部は前記第２の内部電極の他端面側の二つのコーナー部にそれぞれ一つずつ形成される、請求項１４に記載の積層セラミックキャパシタ。
【請求項１６】
前記第１及び第２の溝部は、対角線上に対向するように形成される、請求項１４に記載の積層セラミックキャパシタ。
【請求項１７】
前記第１及び第２の溝部は、前記第１及び第２の内部電極の対向する両短辺にそれぞれ形成される、請求項１０に記載の積層セラミックキャパシタ。
【請求項１８】
前記第１及び第２の溝部は、前記第１及び第２の内部電極の対向する両側辺にそれぞれ形成される、請求項１０に記載の積層セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタに関する。
【背景技術】
【０００２】
セラミック材料を用いる電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型であり且つ高容量が保障され実装が容易であるという長所を有する。
【０００３】
このような長所により、積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）等の映像機器、コンピューター、個人携帯用端末機（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの多様な電子製品の回路基板に装着されて電気を充電又は放電させる役割を行う。
【０００４】
最近では、電子製品の小型化に伴い、電子製品に用いられる積層セラミックキャパシタの超小型化及び超高容量化も求められている。
【０００５】
このような積層セラミックキャパシタの超高容量化のためには、誘電体層及び内部電極の厚さを薄くし且つ誘電体層の積層数又は誘電率を増加させる方法、又は互いに異なる極性を有する内部電極の重なり面積を増加させる方法などが適用されることができる。
【０００６】
しかしながら、積層セラミックキャパシタの超小型化のための多様な構造変更により、上記方法のうち、誘電体層及び内部電極の厚さを薄くし且つ誘電体層の積層数又は誘電率を増加させる方法は適用が困難となる可能性がある。
【０００７】
したがって、キャパシタの超小型化の傾向に適い且つ製品の容量を高くするために、互いに異なる極性を有する内部電極の重なり面積を増加させる方法についての研究が求められている。
【０００８】
下記特許文献１は、セラミック積層体の下面に形成され第１及び第２の側面電極部材と連結される第１及び第２の連結電極部材にそれぞれ電気的に連結された第１及び第２の外部電極を開示している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】韓国特許第１０−２０１０−０１２２２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、互いに異なる極性を有する内部電極の重なり面積を増加させて製品を小型化すると共に製品の容量を増加させることができる積層セラミックキャパシタを提供することである。
【課題を解決するための手段】
【００１１】
本発明の一側面は、複数の誘電体層が積層されたセラミック本体と、上記複数の誘電体層上に交互に形成され、上記複数の誘電体層上に互いに重ならない第１及び第２のマージン部が設けられるようにそれぞれ少なくとも一つの辺に互いに重ならない少なくとも一つの第１及び第２の溝部を有し、少なくとも一つの辺が上記誘電体層のコーナーから露出される複数の第１及び第２の内部電極と、上記セラミック本体の上下部にそれぞれ形成された上部及び下部カバー層と、上記下部カバー層の下面に互いに離隔するように形成された第１及び第２の外部電極と、上下に重なる複数の第２のマージン部の外周面に接して上記複数の第１の内部電極の露出部を連結し、下端部が上記第１の外部電極と電気的に連結された第１の連結電極と、上下に重なる複数の第１のマージン部の外周面に接して上記複数の第２の内部電極の露出部を連結し、下端部が上記第２の外部電極と電気的に連結された第２の連結電極と、上記セラミック本体と上記上部及び下部カバー層の上記第１及び第２の内部電極が露出される側面を覆うように形成された絶縁性サイド部と、を含む積層セラミックキャパシタを提供する。
【００１２】
本発明の他の側面は、複数の誘電体層が積層されたセラミック本体と、上記複数の誘電体層上に交互に形成され、上記複数の誘電体層上に互いに重ならない第１及び第２のマージン部が設けられるようにそれぞれ少なくとも一つの辺に互いに重ならない少なくとも一つの第１及び第２の溝部を有し、少なくとも一つの辺が上記誘電体層のコーナーから露出される複数の第１及び第２の内部電極と、上記セラミック本体の上下部にそれぞれ形成された上部及び下部カバー層と、上記下部カバー層の下面に互いに離隔するように形成された第１及び第２の外部電極と、上下に重なる第２の溝部の内周面と接しないように上記第２のマージン部を垂直に貫通して上記複数の第１の内部電極を上下に連結し、下端部は上記下部カバー層を貫通して上記第１の外部電極と電気的に連結された第１のビア電極と、上下に重なる第１の溝部の内周面と接しないように上記第１のマージン部を垂直に貫通して上記複数の第２の内部電極を上下に連結し、下端部は上記下部カバー層を貫通して上記第２の外部電極と電気的に連結された第２のビア電極と、上記セラミック本体の上記第１及び第２の内部電極の露出される側面を覆うように形成された絶縁性サイド部と、を含む積層セラミックキャパシタを提供する。
【００１３】
本発明の一実施例において、上記下部カバー層が上記上部カバー層よりも厚い厚さを有することができる。
【００１４】
本発明の一実施例において、上記セラミック本体と上記上部及び下部カバー層を合わせた厚さの１／２をＡ、上記下部カバー層の厚さをＢ、上記セラミック本体の厚さの１／２をＣと規定するとき、上記セラミック本体の中心部が上記セラミック本体と上記上部及び下部カバー層を合わせた厚さの中心部から外れた比率、（Ｂ＋Ｃ）／Ａは１．０６≦（Ｂ＋Ｃ）／Ａ≦１．８の範囲を満足することができる。
【００１５】
本発明の一実施例において、上記下部カバー層の厚さは５０〜４００μｍであることができる。
【００１６】
本発明の一実施例において、上記絶縁性サイド部は、絶縁性樹脂、絶縁性セラミック及び絶縁性樹脂とフィラーのうちから選択された少なくとも１種以上の材料からなることができる。
【００１７】
本発明の一実施例において、上記第１の溝部は上記第１の内部電極のコーナー部のうち少なくとも一つに形成され、上記第２の溝部は上記第２の内部電極のコーナー部のうち上記第１の溝部と重ならない他のコーナー部のうち少なくとも一つに形成されることができる。
【００１８】
本発明の一実施例において、上記第１の溝部は上記第１の内部電極の一端面側の二つのコーナー部にそれぞれ一つずつ形成され、上記第２の溝部は上記第２の内部電極の他端面側の二つのコーナー部にそれぞれ一つずつ形成されることができる。
【００１９】
本発明の一実施例において、上記第１及び第２の溝部は、対角線上に対向するように形成されることができる。
【００２０】
本発明の一実施例において、上記第１及び第２の溝部は、上記第１及び第２の内部電極の対向する両短辺にそれぞれ形成されることができる。
【００２１】
本発明の一実施例において、上記第１及び第２の溝部は、上記第１及び第２の内部電極の対向する両側辺にそれぞれ形成されることができる。
【発明の効果】
【００２２】
本発明の一実施形態によると、第１及び第２の内部電極が、誘電体層の積層方向に沿って形成された第１及び第２の連結電極を介して最下面に形成された第１及び第２の外部電極とそれぞれ電気的に接続されることから、互いに異なる極性を有する内部電極の重なり面積を増加させるため、誘電体層及び内部電極の厚さを薄くし且つ誘電体層の積層数又は誘電率を増加させなくても製品の容量を増加させることができる効果がある。
【図面の簡単な説明】
【００２３】
【図１ａ】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図１ｂ】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図１ｃ】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図１ｄ】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図１ｅ】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図２ａ】本発明の他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図２ｂ】本発明の他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図２ｃ】本発明の他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図２ｄ】本発明の他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図３ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図３ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図３ｃ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図４ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図４ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図５ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図５ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図６ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図６ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図７ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図７ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図８ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図８ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図９ａ】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図９ｂ】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図９ｃ】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図９ｄ】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図９ｅ】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図１０ａ】本発明の他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１０ｂ】本発明の他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１０ｃ】本発明の他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１０ｄ】本発明の他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１１ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１１ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１１ｃ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１２ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１２ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１３ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１３ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１４ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１４ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１５ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１５ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１６ａ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図１６ｂ】本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【発明を実施するための形態】
【００２４】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２５】
図１ａから図１ｅを参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０、第１及び第２の内部電極１２１、１２２、上部及び下部カバー層１１２、１１３、第１及び第２の連結電極１４１、１４２、第１及び第２の外部電極１３１、１３２、及び絶縁性サイド部１５３を含む。
【００２６】
セラミック本体１１０は複数の誘電体層１１１を積層して形成され、この際、セラミック本体１１０の形状及び寸法と、誘電体層１１１の積層数が本実施形態に図示されたものに限定されるものではない。
【００２７】
また、セラミック本体１１０を形成する複数の誘電体層１１１は焼結された状態で隣接する誘電体層１１１間の境界が確認できない程度に一体化されることができる。
【００２８】
このような誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明がこれに限定されるものではない。
【００２９】
第１及び第２の内部電極１２１、１２２は、互いに異なる極性を有する一対の電極であり、複数の誘電体層１１１上に所定の厚さで導電性ペーストを印刷して誘電体層１１１の積層方向に沿って交互に形成されることができる。
【００３０】
上記導電性ペーストの印刷方法としてはスクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明がこれに限定されるものではない。
【００３１】
このような第１及び第２の内部電極１２１、１２２は、誘電体層１１１の積層方向に沿って誘電体層１１１上に互いに重ならない位置で第１及び第２のマージン部１１４、１１５が設けられるようにそれぞれ少なくとも一つの辺に少なくとも一つの第１及び第２の溝部１２３、１２４を有することができる。
【００３２】
この際、第１及び第２の内部電極１２１、１２２の重なり（ｏｖｅｒｌａｐ）面積はキャパシタの容量形成に寄与する部分であり、本実施形態では第１及び第２の内部電極１２１、１２２において第１及び第２の溝部１２３、１２４を除いた部分が誘電体層１１１のコーナーから露出されることができる。
【００３３】
したがって、誘電体層１１１上に形成された第１及び第２の内部電極１２１、１２２の形成される面積をできる限り大きくして第１及び第２の内部電極１２１、１２２の重なり面積を増加させることができる。
【００３４】
即ち、第１及び第２の外部電極１３１、１３２に所定の電圧を印加すると、第１及び第２の連結電極１４１、１４２を通して第１及び第２の内部電極１２１、１２２の間に電荷が蓄積される。この際、積層セラミックキャパシタ１００の静電容量は第１及び第２の内部電極１２１、１２２の重なり面積と比例するため、既存の誘電体層と内部電極の厚さを薄くし且つ誘電体層の積層数又は誘電率を増加させる方法を適用しなくてもキャパシタの静電容量を増加させることができる。
【００３５】
本実施形態では、第１及び第２の内部電極１２１、１２２の前方側の辺が誘電体層１１１のコーナーから露出され、他の三つの辺が誘電体層１１１の内側にマージン部を有するように形成されたことを図示して説明している。これにより、絶縁性サイド部１５３はセラミック本体１１０の前方面のみに一つが形成されることができる。
【００３６】
しかしながら、本発明はこれに限定されず、図２ａから図２ｄに示されたように、第１及び第２の内部電極１２１、１２２の前後方側の辺が誘電体層１１１のコーナーから露出されるようにし、誘電体層１１１の左右にマージン部が設けられるようにすることができる。これにより、絶縁性サイド部１５３、１５４はセラミック本体１１０の前後方面にそれぞれ一つずつ形成されることができる。
【００３７】
また、図３ａから図３ｃに示されたように、第１及び第２のマージン部１１４、１１５を除いて第１及び第２の内部電極１２１、１２２の四つのすべての辺が誘電体層１１１のコーナーから露出されるように形成されることができる。
【００３８】
この場合、絶縁性サイド部１５１、１５２、１５３、１５４は、第１及び第２の内部電極１２１、１２２の露出される部分をすべて覆うようにセラミック本体１１０の四つのすべての側面に形成されることができる。
【００３９】
一方、本実施形態では、第１及び第２の溝部１２３、１２４が第１及び第２の内部電極１２１、１２２の前方の辺の両端のコーナー部にそれぞれ形成され、これに対応して第１及び第２のマージン部１１４、１１５が第１及び第２の内部電極１２１、１２２が形成されたそれぞれの誘電体層１１１の前方の辺の両端のコーナー部に形成されたことを図示している。
【００４０】
しかしながら、本発明の第１及び第２の溝部と第１及び第２のマージン部の位置は必要に応じて多様に変わることができ、本発明がこれに限定されるものではない。
【００４１】
上記第１及び第２の溝部と第１及び第２のマージン部の多様な実施例については、以下の本発明の他の実施例に関連した図面と共に具体的に説明する。
【００４２】
第１の連結電極１４１は、誘電体層１１１の積層方向に沿って配置された複数の第２のマージン部１１５の外周面に上下に接することにより、複数の第１の内部電極１２１における誘電体層１１１のコーナーから露出された部分を上下に連結することができる。
【００４３】
第２の連結電極１４２は、誘電体層１１１の積層方向に沿って配置された複数の第１のマージン部１１４の外周面に上下に接することにより、複数の第２の内部電極１２２における誘電体層１１１のコーナーから露出された部分を上下に連結することができる。
【００４４】
即ち、第１及び第２の連結電極１４１、１４２は、最上部に位置した第１及び第２の内部電極１２１、１２２から最下部に位置した第１及び第２の内部電極１２１、１２２までのセラミック本体１１０に積層された複数の第１及び第２の内部電極１２１、１２２をそれぞれ電気的に連結し、下端部が下部カバー層１１３の下側に露出されるように長く伸びることができる。
【００４５】
第１及び第２の外部電極１３１、１３２は、下部カバー層１１３の下面に互いに離隔するように形成され、前述した第１及び第２の連結電極１４１、１４２の下側に露出された下端部に接してそれぞれ電気的に連結されることができる。
【００４６】
絶縁性サイド部１５１、１５２、１５３、１５４は、セラミック本体１１０と上部及び下部カバー層１１２、１１３の少なくとも一側面に、複数の第１及び第２の内部電極１２１、１２２における誘電体層１１１のコーナーから露出された部分と第１及び第２の連結電極１４１、１４２を覆って絶縁させるように形成される。
【００４７】
絶縁性サイド部１５１、１５２、１５３、１５４は、絶縁性樹脂、絶縁性セラミック及び絶縁性樹脂とフィラーのうちから選択された少なくとも１種以上の材料からなることができる。
【００４８】
このような絶縁性サイド部１５１、１５２、１５３、１５４は、キャパシタ本体１０５（セラミック本体と上部及び下部カバー層を合わせた部分をいう）の耐久性を高くし所定厚さのマージンを確保してキャパシタの信頼性を向上させる役割を行うことができる。
【００４９】
この際、絶縁性サイド部１５１、１５２、１５３、１５３はセラミック本体１１０の形成後に形成されるため、第１及び第２の内部電極１２１、１２２の絶縁性及びキャパシタの信頼性が維持される範囲内で厚さを減少させて製品のサイズを最小化させることができる。
【００５０】
このような絶縁性サイド部１５１、１５２、１５３、１５４は、セラミック本体１１０と上部及び下部カバー層１１２、１１３の側面を非伝導性物質でモールドして形成するか、又はセラミック本体１１０と上部及び下部カバー層１１２、１１３を取り囲む側面に別途のセラミックシートを必要な個数分だけ付着して形成することができるが、本発明がこれに限定されるものではない。
【００５１】
上部及び下部カバー層１１２、１１３は、セラミック本体１１０の上下部にそれぞれ形成され、内部電極を含まないことを除いては誘電体層１１１と同一の材質及び構成を有することができる。この上部及び下部カバー層１１２、１１４は、基本的には、物理的又は化学的ストレスによる第１及び第２の内部電極１２１、１２２の損傷を防止する役割を行うことができる。
【００５２】
図４ａ及び図４ｂを参照すると、下部カバー層１１３'は、上部カバー層１１２に比べてセラミックシートの積層数を増やすことにより、より厚い厚さを有することができる。
【００５３】
積層セラミックキャパシタ１００をハンダ付け（図示せず）によって印刷回路基板（図示せず）上に実装し、第１及び第２の外部電極１３１、１３２に極性の異なる電圧を印加すると、誘電体層１１１の逆圧電効果（Ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によってセラミック本体１１０は誘電体層１１１の積層方向に膨張と収縮をし、第１及び第２の外部電極１３１、１３２の長さ方向の両端部はポアソン効果（Ｐｏｉｓｓｏｎ  ｅｆｆｅｃｔ）によってキャパシタ本体１０５の厚さ方向の膨張と収縮とは逆に、収縮と膨張をするようになる。
【００５４】
ここで、セラミック本体１１０の中心部は、第１及び第２の外部電極１３１、１３２の長さ方向の両端部において最大に膨張及び収縮される部分であり、音響ノイズ発生の原因となる。
【００５５】
本実施形態では、音響ノイズを減少させるために、セラミック本体１１０の中心部がキャパシタ本体１０５の中心部から外れた比率を規定した。
【００５６】
セラミック本体１１０と上下部カバー層１１２、１１３'を合わせた全部分をキャパシタ本体１０５と規定し、このキャパシタ本体１０５の厚さの１／２をＡ、下部カバー層１１３'の厚さをＢ、セラミック本体１１０の厚さの１／２をＣ、上部カバー層１１２の厚さをＤと規定した。
【００５７】
本実施形態では、セラミック本体１１０の中心部がキャパシタ本体１０５の中心部から外れた比率、（Ｂ＋Ｃ）／Ａは１．０６≦（Ｂ＋Ｃ）／Ａ≦１．８の範囲を満足することができる。このような範囲を満足すると、積層セラミックキャパシタ１００の最大変位はセラミック本体１１０を中心にキャパシタ本体１０５の中心部の上部となるため、ハンダ付け（図示せず）により印刷回路基板（図示せず）に伝達される変位量が減少して音響ノイズを減少させることができる。
【００５８】
図５ａ及び図５ｂは、本発明の他の実施例による積層セラミックキャパシタを概略的に示したものである。
【００５９】
図５ａ及び図５ｂを参照すると、第１の溝部１２３は第１の内部電極１２１の左側の二つのコーナー部にそれぞれ一つずつ形成され、第２の溝部１２４は第２の内部電極１２２の右側の二つのコーナー部にそれぞれ一つずつ形成されることができる。
【００６０】
この際、誘電体層１１１の第１及び第２のマージン部１１４、１１５は、第１及び第２の溝部１２３、１２４に対応するように、誘電体層１１１の両端面のコーナー部に対向して二つが形成されることができる。
【００６１】
また、第１及び第２の連結電極１４１、１４２はそれぞれセラミック本体１１０の前方側の面において第２及び第１のマージン部１１５、１１４にそれぞれ上下に接することにより上下に重なる複数の第１及び第２の内部電極１２１、１２２を上下に電気的に連結することができる。
【００６２】
ここで、セラミック本体１１０の誘電体層１１１と、第１及び第２の内部電極１２１、１２２と、上部及び下部カバー層１１２、１１３の構造は、前述した実施形態と類似するため、具体的な説明は省略する。
【００６３】
図６ａ及び図６ｂは、本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示したものである。
【００６４】
図６ａ及び図６ｂを参照すると、第１及び第２の溝部１２３、１２４は、第１及び第２の内部電極１２１、１２２のコーナー部に対角線上に対向するように形成されることができる。
【００６５】
この際、誘電体層１１１の第１及び第２のマージン部１１４、１１５は、第１及び第２の溝部１２３、１２４に対応するように、誘電体層１１１のコーナー部に対角線上に対向するように形成されることができる。
【００６６】
また、第１及び第２の連結電極１４１、１４２はそれぞれセラミック本体１１０の両側面において第２及び第１のマージン部１１５、１１４にそれぞれ上下に接することにより上下に重なる複数の第１及び第２の内部電極１２１、１２２を上下に電気的に連結することができる。
【００６７】
ここで、セラミック本体１１０の誘電体層１１１と第１及び第２の内部電極１２１、１２２と、上部及び下部カバー層１１２、１１３と第１及び第２の外部電極１３１、１３２の構造は、前述した実施形態と類似するため、具体的な説明は省略する。
【００６８】
図７ａ及び図７ｂは、本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示したものである。
【００６９】
図７ａ及び図７ｂを参照すると、第１及び第２の溝部１２３、１２４は、第１及び第２の内部電極１２１、１２２の長さ方向の両短辺に対向するように形成されることができる。
【００７０】
この際、誘電体層１１１の第１及び第２のマージン部１１４、１１５は、第１及び第２の溝部１２３、１２４に対応するように、誘電体層１１１の長さ方向の両端面の付近に対向して形成されることができる。
【００７１】
また、第１及び第２の連結電極１４１、１４２はそれぞれセラミック本体１１０の両端面において第２及び第１のマージン部１１５、１１４にそれぞれ上下に接することにより上下に重なる複数の第１及び第２の内部電極１２１、１２２を上下に電気的に連結することができる。
【００７２】
ここで、セラミック本体１１０の誘電体層１１１と第１及び第２の内部電極１２１、１２２と、上部及び下部カバー層１１２、１１３と第１及び第２の外部電極１３１、１３２の構造は、前述した実施形態と類似するため、具体的な説明は省略する。
【００７３】
図８ａ及び図８ｂは、本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示したものである。
【００７４】
図８ａ及び図８ｂを参照すると、第１及び第２の溝部１２３、１２４は、第１及び第２の内部電極１２１、１２２の幅方向の両側辺に対向するように形成されることができる。
【００７５】
この際、誘電体層１１１の第１及び第２のマージン部１１４、１１５は、第１及び第２の溝部１２３、１２４に対応するように、誘電体層１１１の幅方向の両側面の付近に対向して形成されることができる。
【００７６】
また、第１及び第２の連結電極１４１、１４２はそれぞれセラミック本体１１０の両側面において第２及び第１のマージン部１１５、１１４にそれぞれ上下に接することにより上下に重なる複数の第１及び第２の内部電極１２１、１２２を上下に電気的に連結することができる。
【００７７】
この際、第１及び第２の外部電極１３１、１３２は、第１及び第２の連結電極１４１、１４２に対応するように、下部カバー層１１３の下面に誘電体層１１１の幅方向に互いに離隔して並んで形成されることができる。
【００７８】
ここで、セラミック本体１１０の誘電体層１１１と第１及び第２の内部電極１２１、１２２と、上部及び下部カバー層１１２、１１３と第１及び第２の外部電極１３１、１３２の構造は、前述した実施形態と類似するため、具体的な説明は省略する。
【００７９】
図９ａから図９ｅは、本発明の他の側面による積層セラミックキャパシタ１００'を示したものである。
【００８０】
ここで、セラミック本体１１０の誘電体層１１１と、第１及び第２の内部電極１２１、１２２と、上部及び下部カバー層１１２、１１３と第１及び第２の外部電極１３１、１３２の構造は、前述した実施形態と類似するため、具体的な説明は省略し、第１及び第２の連結電極と対応する構成要素として第１及び第２のビア電極１４３、１４４の構造についてのみ具体的に説明する。
【００８１】
図９ａから図９ｅを参照すると、第１のビア電極１４３は、第２の内部電極１２２に形成された第２の溝部１２４の内周面と接しないように上下に重なる第２のマージン部１１５及び下部カバー層１１３を垂直に通過して複数の第１の内部電極１２１を上下に連結することができる。
【００８２】
また、第２のビア電極１４４は、第１の内部電極１２１に形成された第１の溝部１２３の内周面と接しないように上下に重なる第１のマージン部１１４及び下部カバー層１１３を垂直に通過して複数の第２の内部電極１２２を上下に連結することができる。
【００８３】
この際、第１及び第２のマージン部１１４、１１５には、第２及び第１のビア電極１４４、１４３が貫通するように第１及び第２の貫通孔１２６、１２７がそれぞれ形成されることができる。この貫通孔は、内部電極においてマージン部と対向する位置と、上部カバー層１１２及び下部カバー層１１３の対応する位置にも垂直に形成され、キャパシタ本体を垂直に貫通連結するように構成される。
【００８４】
したがって、第１及び第２のビア電極１４３、１４４は、最上部に位置した第１及び第２の内部電極１２１、１２２から最下部に位置した第１及び第２の内部電極１２１、１２２までのセラミック本体１１０に積層された複数の第１及び第２の内部電極１２１、１２２をそれぞれ電気的に連結し、下端部が第１及び第２の外部電極１３１、１３２に接してそれぞれ電気的に連結されることができる。
【００８５】
本実施形態では、第１及び第２の内部電極１２１、１２２の前方側の辺が誘電体層１１１のコーナーから露出され、他の三つの辺が誘電体層１１１の内側にマージン部を有するように形成されたことを図示して説明している。これにより、絶縁性サイド部１５３は、セラミック本体１１０の前方面のみに一つが形成されることができる。
【００８６】
しかしながら、本発明はこれに限定されず、図１０ａから図１０ｄに示されたように、第１及び第２の内部電極１２１、１２２の前後方側の辺が誘電体層１１１のコーナーから露出されるようにし、誘電体層１１１の左右にマージン部が設けられるようにすることができる。これにより、絶縁性サイド部１５３、１５４は、セラミック本体１１０の前後方面にそれぞれ一つずつ形成されることができる。
【００８７】
また、図１１ａから図１１ｃに示されたように、第１及び第２のマージン部１１４、１１５を除いて第１及び第２の内部電極１２１、１２２の四つのすべての辺が誘電体層１１１のコーナーから露出されるように形成されることができる。この場合、絶縁性サイド部１５１、１５２、１５３、１５４は、第１及び第２の内部電極１２１、１２２の露出される部分をすべて覆うようにセラミック本体１１０の四つのすべての側面に形成されることができる。
【００８８】
図１２ａ及び図１２ｂを参照すると、下部カバー層１１３'は、上部カバー層１１２に比べてセラミックシートの積層数を増やすことにより、より厚い厚さを有することができる。
【００８９】
図１３ａ及び図１３ｂは本発明の他の実施例による積層セラミックキャパシタを概略的に示したものである。
【００９０】
図１３ａ及び図１３ｂを参照すると、第１の溝部１２３は第１の内部電極１２１の左側の二つのコーナー部にそれぞれ一つずつ形成され、第２の溝部１２４は第２の内部電極１２２の右側の二つのコーナー部にそれぞれ一つずつ形成されることができる。
【００９１】
この際、誘電体層１１１の第１及び第２のマージン部１１４、１１５は、第１及び第２の溝部１２３、１２４に対応するように、誘電体層１１１の両端面のコーナー部に対向して二つが形成されることができる。
【００９２】
第１及び第２のマージン部１１４、１１５には、第２及び第１のビア電極１４４、１４３が貫通するように第１及び第２の貫通孔１２６、１２７がそれぞれ形成される。この貫通孔は、内部電極においてマージン部と対応する位置と、上部カバー層１１２及び下部カバー層１１３の対応する位置にも垂直に形成され、キャパシタ本体を垂直に貫通して連結するように構成されることができる。
【００９３】
したがって、第１及び第２のビア電極１４３、１４４は、最上部に位置した第１及び第２の内部電極１２１、１２２から最下部に位置した第１及び第２の内部電極１２１、１２２までのセラミック本体１１０に上下に積層された複数の第１及び第２の内部電極１２１、１２２をそれぞれ上下に電気的に連結し、下端部が第１及び第２の外部電極１３１、１３２に接してそれぞれ電気的に連結されることができる。
【００９４】
ここで、セラミック本体１１０の誘電体層１１１と、第１及び第２の内部電極１２１、１２２と、上部及び下部カバー層１１２、１１３の構造は、前述した実施形態と類似するため、具体的な説明は省略する。
【００９５】
図１４ａ及び図１４ｂは、本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示したものである。
【００９６】
図１４ａ及び図１４ｂを参照すると、第１及び第２の溝部１２３、１２４は、第１及び第２の内部電極１２１、１２２のコーナー部に対角線上に対向するように形成されることができる。
【００９７】
この際、誘電体層１１１の第１及び第２のマージン部１１４、１１５は、第１及び第２の溝部１２３、１２４に対応するように、誘電体層１１１のコーナー部に対角線上に対向して形成されることができる。
【００９８】
第１及び第２のマージン部１１４、１１５には、第２及び第１のビア電極１４４、１４３が貫通するように第１及び第２の貫通孔１２６、１２７がそれぞれ形成される。この貫通孔は、内部電極においてマージン部と対応する位置と、上部カバー層１１２及び下部カバー層１１３の対応する位置にも垂直に形成され、キャパシタ本体を垂直に貫通して連結するように構成されることができる。
【００９９】
したがって、第１及び第２のビア電極１４３、１４４は、最上部に位置した第１及び第２の内部電極１２１、１２２から最下部に位置した第１及び第２の内部電極１２１、１２２までのセラミック本体１１０に上下に積層された複数の第１及び第２の内部電極１２１、１２２をそれぞれ上下に電気的に連結し、下端部が第１及び第２の外部電極１３１、１３２に接してそれぞれ電気的に連結されることができる。
【０１００】
また、第１及び第２の連結電極１４１、１４２はそれぞれセラミック本体１１０の両側面において第２及び第１のマージン部１１５、１１４にそれぞれ上下に接することにより上下に重なる複数の第１及び第２の内部電極１２１、１２２を上下に電気的に連結することができる。
【０１０１】
ここで、セラミック本体１１０の誘電体層１１１と第１及び第２の内部電極１２１、１２２と、上部及び下部カバー層１１２、１１３と第１及び第２の外部電極１３１、１３２の構造は、前述した実施形態と類似するため、具体的な説明は省略する。
【０１０２】
図１５ａ及び図１５ｂは、本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示したものである。
【０１０３】
図１５ａ及び図１５ｂを参照すると、第１及び第２の溝部１２３、１２４は、第１及び第２の内部電極１２１、１２２の長さ方向の両短辺に対向するように形成されることができる。
【０１０４】
この際、誘電体層１１１の第１及び第２のマージン部１１４、１１５は、第１及び第２の溝部１２３、１２４に対応するように、誘電体層１１１の長さ方向の両端面の付近に対向して形成されることができる。
【０１０５】
第１及び第２のマージン部１１４、１１５には、第２及び第１のビア電極１４４、１４３が貫通するように第１及び第２の貫通孔１２６、１２７がそれぞれ形成される。この貫通孔は、内部電極においてマージン部と対応する位置と、上部カバー層１１２及び下部カバー層１１３の対応する位置にも垂直に形成され、キャパシタ本体を垂直に貫通して連結するように構成されることができる。
【０１０６】
したがって、第１及び第２のビア電極１４３、１４４は、最上部に位置した第１及び第２の内部電極１２１、１２２から最下部に位置した第１及び第２の内部電極１２１、１２２までのセラミック本体１１０に上下に積層された複数の第１及び第２の内部電極１２１、１２２をそれぞれ上下に電気的に連結し、下端部が第１及び第２の外部電極１３１、１３２に接してそれぞれ電気的に連結されることができる。
【０１０７】
ここで、セラミック本体１１０の誘電体層１１１と第１及び第２の内部電極１２１、１２２と、上部及び下部カバー層１１２、１１３と第１及び第２の外部電極１３１、１３２の構造は、前述した実施形態と類似するため、具体的な説明は省略する。
【０１０８】
図１６ａ及び図１６ｂは、本発明のさらに他の実施例による積層セラミックキャパシタを概略的に示したものである。
【０１０９】
図１６ａ及び図１６ｂを参照すると、第１及び第２の溝部１２３、１２４は、第１及び第２の内部電極１２１、１２２の幅方向の両側辺に対向するように形成されることができる。
【０１１０】
この際、誘電体層１１１の第１及び第２のマージン部１１４、１１５は、第１及び第２の溝部１２３、１２４に対応するように、誘電体層１１１の幅方向の両側面の付近に対向して形成されることができる。
【０１１１】
第１及び第２のマージン部１１４、１１５には、第２及び第１のビア電極１４４、１４３が貫通するように第１及び第２の貫通孔１２６、１２７がそれぞれ形成される。この貫通孔は、内部電極においてマージン部と対応する位置と、上部カバー層１１２及び下部カバー層１１３の対応する位置にも垂直に形成され、キャパシタ本体を垂直に貫通して連結するように構成されることができる。
【０１１２】
したがって、第１及び第２のビア電極１４３、１４４は、最上部に位置した第１及び第２の内部電極１２１、１２２から最下部に位置した第１及び第２の内部電極１２１、１２２までのセラミック本体１１０に上下に積層された複数の第１及び第２の内部電極１２１、１２２をそれぞれ上下に電気的に連結し、下端部が第１及び第２の外部電極１３１、１３２に接してそれぞれ電気的に連結されることができる。
【０１１３】
この際、第１及び第２の外部電極１３１、１３２は、第１及び第２の連結電極１４１、１４２に対応するように、下部カバー層１１３の下面に誘電体層１１１の幅方向に互いに離隔して並んで形成されることができる。
【０１１４】
ここで、セラミック本体１１０の誘電体層１１１と第１及び第２の内部電極１２１、１２２と、上部及び下部カバー層１１２、１１３と第１及び第２の外部電極１３１、１３２の構造は、前述した実施形態と類似するため、具体的な説明は省略する。
【０１１５】
下記表１は、第１及び第２の連結電極１４１、１４２を適用した積層セラミックキャパシタ１００において上部カバー層１１２と下部カバー層１１３の厚さによる音響ノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）のサイズを示したものであり、下記表２は、第１及び第２のビア電極１４３、１４４を適用した積層セラミックキャパシタ１００'において上部カバー層１１２と下部カバー層１１３の厚さによる音響ノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）のサイズを示したものである。
【０１１６】
【表１】
0005574303.tif 000002
【０１１７】
【表２】
0005574303.tif 000003
【０１１８】
上記表１及び表２を参照すると、下部カバー層の厚さが５０〜４００μｍの範囲のときに音響ノイズが大きく減少するため、振動低減のための好ましい下部カバー層の厚さは５０〜４００μｍであることが分かる。
【０１１９】
なお、積層セラミックキャパシタは、
複数の誘電体層が積層されたセラミック本体と、
複数の誘電体層の積層方向に沿って、複数の誘電体層上に交互に形成された第１の内部電極及び第２の内部電極と、
セラミック本体の積層方向の一方側に形成された第１カバー層、及びセラミック本体の積層方向の他方側に形成された第２カバー層と、
第１カバー層の積層方向の一方側の面に形成され、互いに離隔する第１の外部電極及び第２の外部電極と、
積層方向に重なる複数の第２のマージン部の外周面に接して複数の第１の内部電極の露出部を連結するとともに、積層方向の一方側の端部が第１の外部電極と電気的に連結された第１の連結電極と、
積層方向に重なる複数の第１のマージン部の外周面に接して複数の第２の内部電極の露出部を連結するとともに、積層方向の一方側の端部が第２の外部電極と電気的に連結された第２の連結電極と、
セラミック本体、第１カバー層及び第２カバー層の第１の内部電極及び第２の内部電極が露出される面を覆うように形成された絶縁性サイド部と
を備えてよい。
【０１２０】
また、積層セラミックキャパシタは、
複数の誘電体層が積層されたセラミック本体と、
複数の誘電体層の積層方向に沿って、複数の誘電体層上に交互に形成された第１の内部電極及び第２の内部電極と、
セラミック本体の積層方向の一方側に形成された第１カバー層、及びセラミック本体の積層方向の他方側に形成された第２カバー層と、
第１カバー層の積層方向の一方側の面に形成され、互いに離隔する第１の外部電極及び第２の外部電極と、
積層方向に重なる第２の溝部の内周面と接しないように第２のマージン部を積層方向に貫通して複数の第１の内部電極を積層方向に連結し、積層方向の一方側の端部が第１カバー層を貫通して第１の外部電極と電気的に連結された第１のビア電極と、
積層方向に重なる第１の溝部の内周面と接しないように第１のマージン部を積層方向に貫通して複数の第２の内部電極を積層方向に連結し、積層方向の一方側の端部が第１カバー層を貫通して第２の外部電極と電気的に連結された第２のビア電極と、
セラミック本体の第１の内部電極及び第２の内部電極の露出される面を覆うように形成された絶縁性サイド部と
を備えてよい。
【０１２１】
また、下部カバー層１１３は第１カバー層の一例であってよく、上部カバー層１１２は第２カバー層の一例であってよい。
【０１２２】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１２３】
１００、１００'  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１１２  上部カバー層
１１３、１１３'  下部カバー層
１１４、１１５  第１及び第２のマージン部
１２１、１２２  第１及び第２の内部電極
１２３、１２４  第１及び第２の溝部
１２６、１２７  第１及び第２の貫通孔
１３１、１３２  第１及び第２の外部電極
１４１、１４２  第１及び第２の連結電極
１４３、１４４  第１及び第２のビア電極
１５１、１５２、１５３、１５４  絶縁性サイド部
【図１ａ】
0005574303.tif 000004
【図１ｂ】
0005574303.tif 000005
【図１ｃ】
0005574303.tif 000006
【図１ｄ】
0005574303.tif 000007
【図１ｅ】
0005574303.tif 000008
【図２ａ】
0005574303.tif 000009
【図２ｂ】
0005574303.tif 000010
【図２ｃ】
0005574303.tif 000011
【図２ｄ】
0005574303.tif 000012
【図３ａ】
0005574303.tif 000013
【図３ｂ】
0005574303.tif 000014
【図３ｃ】
0005574303.tif 000015
【図４ａ】
0005574303.tif 000016
【図４ｂ】
0005574303.tif 000017
【図５ａ】
0005574303.tif 000018
【図５ｂ】
0005574303.tif 000019
【図６ａ】
0005574303.tif 000020
【図６ｂ】
0005574303.tif 000021
【図７ａ】
0005574303.tif 000022
【図７ｂ】
0005574303.tif 000023
【図８ａ】
0005574303.tif 000024
【図８ｂ】
0005574303.tif 000025
【図９ａ】
0005574303.tif 000026
【図９ｂ】
0005574303.tif 000027
【図９ｃ】
0005574303.tif 000028
【図９ｄ】
0005574303.tif 000029
【図９ｅ】
0005574303.tif 000030
【図１０ａ】
0005574303.tif 000031
【図１０ｂ】
0005574303.tif 000032
【図１０ｃ】
0005574303.tif 000033
【図１０ｄ】
0005574303.tif 000034
【図１１ａ】
0005574303.tif 000035
【図１１ｂ】
0005574303.tif 000036
【図１１ｃ】
0005574303.tif 000037
【図１２ａ】
0005574303.tif 000038
【図１２ｂ】
0005574303.tif 000039
【図１３ａ】
0005574303.tif 000040
【図１３ｂ】
0005574303.tif 000041
【図１４ａ】
0005574303.tif 000042
【図１４ｂ】
0005574303.tif 000043
【図１５ａ】
0005574303.tif 000044
【図１５ｂ】
0005574303.tif 000045
【図１６ａ】
0005574303.tif 000046
【図１６ｂ】
0005574303.tif 000047