(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体から成る基板の上面に前記第１導電型の不純物を注入して、前記基板の内部にチャネル領域を形成する第１工程と、
前記基板の前記上面であり前記チャネル領域の直上となる位置に、ゲート絶縁膜を介してゲート電極を形成する第２工程と、
前記基板の前記上面であり前記ゲート電極を挟むそれぞれの位置に、前記第１導電型とは異なる第２導電型の不純物をそれぞれ注入して、前記基板の内部に電荷蓄積領域及び読出領域をそれぞれ形成する第３工程と、
前記基板の前記上面に前記第１導電型の不純物を注入して、前記基板の内部であり前記基板の前記上面と前記電荷蓄積領域との間となる位置に中間領域を形成する第４工程と、
前記ゲート電極の側面にサイドウォールを形成した後、前記基板の前記上面に前記第１導電型の不純物を注入して、前記基板の内部であり前記基板の前記上面と前記電荷蓄積領域との間となる位置にシールド領域を形成する第５工程と、を備え、
前記第３工程で、前記電荷蓄積領域を形成する際に、前記基板の前記上面に対して垂直な方向から所定の角度だけ傾斜させた注入方向から、前記第２導電型の不純物を注入することで、前記ゲート電極の直下まで延びて前記チャネル領域の下端に接する前記電荷蓄積領域を形成し、
前記第４工程で、前記基板の前記上面であり前記ゲート電極の直下に隣接する位置に前記第１導電型の不純物を注入し、前記第５工程で、前記基板の前記上面であり前記サイドウォールの直下に隣接する位置に前記第１導電型の不純物を注入することで、前記基板の内部であり前記チャネル領域及び前記シールド領域の間となる位置であり、かつ、前記サイドウォールの直下となる位置に、前記チャネル領域及び前記シールド領域のそれぞれに接する前記中間領域を形成し、
前記中間領域における前記第１導電型の不純物の濃度を、前記シールド領域における前記第１導電型の不純物の濃度よりも小さくすることを特徴とする固体撮像素子の製造方法。
【請求項２】
前記中間領域における前記第１導電型の不純物の濃度が、前記チャネル領域における前記第１導電型の不純物の濃度よりも大きいことを特徴とする請求項１に記載の固体撮像素子の製造方法。
【請求項３】
前記シールド領域における前記第１導電型の不純物の濃度が、１×１０１８ｃｍ−３以上かつ１×１０１９ｃｍ−３以下であり、
前記中間領域における前記第１導電型の不純物の濃度が、３×１０１７ｃｍ−３以上かつ３×１０１８ｃｍ−３以下であり、
前記チャネル領域における前記第１導電型の不純物の濃度が、３×１０１６ｃｍ−３以上かつ３×１０１７ｃｍ−３以下であることを特徴とする請求項２に記載の固体撮像素子の製造方法。
【請求項４】
前記電荷蓄積領域の、前記ゲート電極の直下に延びる部分の長さが、５０ｎｍ以上かつ２５０ｎｍ以下であることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像素子の製造方法。
【請求項５】
前記チャネル領域が、前記電荷蓄積領域に接する第１チャネル領域と、前記読出領域及び前記第１チャネル領域に接する第２チャネル領域と、から成り、
前記第２チャネル領域が、前記第１チャネル領域よりも、前記基板の前記上面から離れた位置まで拡がって形成されることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサやＣＣＤ（Charge Coupled Device）イメージセンサなどに代表される固体撮像素子や、固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの固体撮像素子が、デジタルビデオカメラやデジタルスチルカメラなどの撮像装置や、スキャナ、ファクシミリ、カメラ付き携帯電話機などの撮像機能を備えた様々な電子機器に搭載されている。例えば、固体撮像素子は、基板中に形成されるフォトダイオードの光電変換により生成した電荷を、フォトダイオードの一部を成す電荷蓄積領域に蓄積するとともに、当該電荷蓄積領域から所定のタイミングで読出領域に読み出した電荷に基づいて、画像データを構成する信号を生成する。
【０００３】
このような固体撮像素子では、光の入射によらずに発生する電荷が原因となって発生する、暗電流及び白傷（多量の暗電流によって白色の信号が生成される現象）が問題となる。暗電流及び白傷は、主として、基板の上面（電荷蓄積領域や読出領域などの各種領域が形成される方の面、以下同じ）の界面準位から、電荷蓄積領域に電荷が供給されることで発生する。そこで、電荷蓄積領域とは異なる導電型の不純物から成るシールド領域を、基板の上面と電荷蓄積領域との間に形成することで、基板の上面の界面準位から電荷蓄積領域への電荷の供給を抑制して、暗電流及び白傷の発生を抑制することが行なわれている。
【０００４】
しかしながら、上記のようなシールド領域を基板に形成すると、電荷蓄積領域から読出領域に電荷を読み出す際に、電荷がシールド領域を通ることになる。このとき、シールド領域のポテンシャルは、電荷蓄積領域のポテンシャルと比較して格段に大きくなるため、電荷蓄積領域から読出領域への電荷の読出効率が悪くなる。そして、多量の電荷が読み出せずに電荷蓄積領域に残った場合、当該電荷が次回の光電変換で蓄積される電荷と混ざることで、画像データに残像が生じるため、問題となる。
【０００５】
そこで、特許文献１では、ゲート電極の直下にチャネル領域が形成されるとともに、電荷蓄積領域の一部がゲート電極の直下まで延びてチャネル領域に接する固体撮像素子が、提案されている。この固体撮像素子について、以下図面を参照して説明する。なお、以下説明する固体撮像素子は、ｐ型の基板中にｎ型の電荷蓄積領域を備えるものであり、当該電荷蓄積領域が電子を蓄積するものである。
【０００６】
図１０は、従来の固体撮像素子の構造及びポテンシャルを示す図である。図１０（ａ）は、固体撮像素子の断面を示す図であり、図中の破線の矢印は、電荷蓄積領域１０４に蓄積した電子を読出領域１０５に読み出すとき（読出時）における電子の経路（読出経路）を示したものである。図１０（ｂ）は、電荷蓄積領域１０４に電子を蓄積するとき（蓄積時）における、読出経路上のポテンシャルを示したものである。図１０（ｃ）は、読出時における、読出経路上のポテンシャルを示したものである。
【０００７】
図１０（ａ）に示すように、固体撮像素子１００は、ｐ型の基板１０１と、基板１０１の上面１０１ａに形成されるゲート絶縁膜１０２と、ゲート絶縁膜１０２上に形成されるゲート電極１０３と、基板１０１の内部であり基板１０１の上面１０１ａから離間した位置に形成されるｎ型の電荷蓄積領域１０４と、基板１０１の内部でありゲート電極１０３を挟んで電荷蓄積領域１０４の反対側となる位置に形成されるｎ型の読出領域１０５と、基板１０１の内部でありゲート電極１０３の直下となる位置に形成されるｐ型の第１チャネル領域１０６及び第２チャネル領域１０７と、基板１０１の内部であり基板１０１の上面１０１ａと電荷蓄積領域１０４との間となる位置に形成されるｐ型のシールド領域１０８と、上記各部１０２〜１０８が形成される基板１０１の素子領域の周囲に形成されるＳＴＩ（Shallow Trench Isolation）などから成る素子分離部１０９と、を備える。
【０００８】
さらに、この固体撮像素子１００では、電荷蓄積領域１０４の一部を、ゲート電極１０３の直下まで延ばして、第１チャネル領域１０６の下端に接するようにする。また、第１チャネル領域１０６におけるｐ型不純物の濃度が、シールド領域１０８におけるｐ型不純物の濃度よりも小さく、第２チャネル領域１０７におけるｐ型不純物の濃度よりも大きくなるようにする。
【０００９】
この固体撮像素子１００では、電子の読出経路が、電荷蓄積領域１０４から、第１チャネル領域１０６及び第２チャネル領域１０７を通過して、読出領域１０５に至るものとなる。これにより、電荷蓄積領域１０４のポテンシャルと読出経路上のポテンシャルとの差が低減されるため、図１０（ｃ）に示す読出時における、電荷蓄積領域１０４から読出領域１０５への電子の読出効率を、改善することが可能になる。さらに、第１チャネル領域１０６から第２チャネル領域１０７にかけて低くなるようなポテンシャルの傾斜が形成されるため、図１０（ｂ）に示す蓄積時において、ゲート電極１０３の直下の界面準位から供給された電荷を、所定の電位にリセットされている読出領域１０５へ、効率良く排出することが可能になる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第４３１３７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１で提案されている固体撮像素子では、読出経路の一部を成す第１チャネル領域１０６に、ｐ型不純物の濃度が大きいシールド領域１０８が隣接する。そのため、図１０（ｂ）及び図１０（ｃ）に示すように、第１チャネル領域１０６のポテンシャルが局所的に増大して、ポテンシャル障壁Ｂが形成される。そして、図１０（ｃ）に示す読出時において、このポテンシャル障壁Ｂを超えることができなかった電子は、電荷蓄積領域１０４に残り、画像データに残像を生じさせるため、問題となる。
【００１２】
なお、電荷蓄積領域１０４を、図１０（ａ）に示す状態よりもさらに読出領域１０５側へ延ばせば（ゲート電極１０３の直下に潜り込ませる電荷蓄積領域１０４を、さらに長くすれば）、読出経路に対するシールド領域１０８の影響を小さくすることができるため、上記のポテンシャル障壁Ｂを低減することが可能になる。
【００１３】
しかしながら、電荷蓄積領域１０４を読出領域１０５に向かって十分に延ばして形成するためには、ゲート電極１０３を基板１０１の上面１０１ａ上に形成するよりも前に、基板１０１の内部に電荷蓄積領域１０４を形成する必要がある。この場合、ゲート電極１０３及び電荷蓄積領域１０４のそれぞれの形成時におけるアライメント（位置合わせ）のばらつきによって、固体撮像素子１００内でゲート電極１０３に対する電荷蓄積領域１０４の相対的な位置がばらついてしまう。そして、このようなばらつきが生じると、固体撮像素子１００内の各画素で上記のポテンシャル障壁Ｂの高さがばらつき、固体撮像素子１００内の各画素で残像がばらついて発生するため、問題となる。
【００１４】
そこで、本発明は、暗電流及び白傷の発生を抑制するとともに残像の発生をも抑制した固体撮像素子と、当該固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明は、第１導電型の半導体から成る基板と、前記基板の上面に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、前記第１導電型とは異なる第２導電型の半導体から成り、前記基板の内部であり前記基板の前記上面から離間した位置に形成される電荷蓄積領域と、前記第２導電型の半導体から成り、前記基板の内部であり前記ゲート電極を挟み前記電荷蓄積領域の反対側となる位置に形成される読出領域と、前記第１導電型の半導体から成り、前記基板の内部であり前記ゲート電極の直下となる位置に形成されるチャネル領域と、前記第１導電型の半導体から成り、前記基板の内部であり前記基板の前記上面と前記電荷蓄積領域との間となる位置に形成されるシールド領域と、前記第１導電型の半導体から成り、前記基板の内部であり前記基板の前記上面と前記電荷蓄積領域との間となる位置に形成される中間領域と、を備え、前記電荷蓄積領域は、前記基板の内部で前記ゲート電極の直下まで延びて、前記チャネル領域の下端に接し、前記中間領域は、前記基板の内部であり前記チャネル領域及び前記シールド領域の間となる位置に形成されて、前記チャネル領域及び前記シールド領域のそれぞれに接し、前記中間領域における前記第１導電型の不純物の濃度が、前記シールド領域における前記第１導電型の不純物の濃度よりも小さいことを特徴とする固体撮像素子を提供する。
【００１６】
この固体撮像素子によれば、シールド領域及びチャネル領域の間に、第１導電型の不純物の濃度がシールド領域よりも小さい中間領域が形成される。そのため、チャネル領域におけるポテンシャル障壁を低減することが可能になる。
【００１７】
なお、「第１導電型の基板」とは、素子構造が形成される部分が第１導電型の半導体から成る基板を示したものであり、全体が第１導電型の半導体から成る基板のみに限られず、ウェルが第１導電型の半導体から成る基板（例えば、全体が第２導電型の半導体から成る基板に、第１導電型の不純物を注入して、第１導電型の半導体から成るウェルが形成された基板）も当然に含まれる。
【００１８】
さらに、上記特徴の固体撮像素子において、前記中間領域における前記第１導電型の不純物の濃度が、前記チャネル領域における前記第１導電型の不純物の濃度よりも大きいと、好ましい。
【００１９】
この固体撮像素子によれば、ゲート電極及びゲート絶縁膜の形成時のエッチングにより、ゲート電極の直下（チャネル領域の直上）を除いて基板の上面がダメージを受け、界面準位の密度が高くなったとしても、チャネル領域よりも第１導電型の不純物の濃度が大きい中間領域を設けることで、暗電流及び白傷の原因となる電子の供給を抑制することが可能になる。
【００２０】
さらに、上記特徴の固体撮像素子において、前記シールド領域における前記第１導電型の不純物の濃度が、１×１０１８ｃｍ−３以上かつ１×１０１９ｃｍ−３以下であり、前記中間領域における前記第１導電型の不純物の濃度が、３×１０１７ｃｍ−３以上かつ３×１０１８ｃｍ−３以下であり、前記チャネル領域における前記第１導電型の不純物の濃度が、３×１０１６ｃｍ−３以上かつ３×１０１７ｃｍ−３以下であると、好ましい。
【００２１】
この固体撮像素子によれば、シールド領域における第１導電型の不純物の濃度が十分に大きくなるため、基板の上面に形成される界面準位から電荷蓄積領域に対して暗電流及び白傷の原因となる電子が供給されることを、抑制することが可能になる。また、チャネル領域における第１導電型の不純物の濃度が十分に小さくなるため、読出時に電子を効率良く読み出すことが可能になる。さらに、中間領域における第１導電型の不純物の濃度が好適な大きさとなるため、チャネル領域におけるポテンシャル障壁を効果的に低減するとともに、暗電流及び白傷の原因となる電子の供給を効果的に抑制することが可能になる。
【００２２】
さらに、上記特徴の固体撮像素子において、前記電荷蓄積領域の、前記ゲート電極の直下に延びる部分の長さが、５０ｎｍ以上かつ２５０ｎｍ以下であると、好ましい。
【００２３】
この固体撮像素子によれば、ゲート電極を形成した後に、基板の上面に第２導電型の不純物を注入することで、電荷蓄積領域を形成することが可能になる。即ち、ゲート電極の形成前に基板の上面に第２導電型の不純物を注入して電荷蓄積領域を形成することを、不要にすることが可能になる。したがって、固体撮像素子内でゲート電極に対する電荷蓄積領域の相対的な位置がばらつくことを、抑制することが可能になる。
【００２４】
さらに、上記特徴の固体撮像素子において、前記ゲート電極の側面に形成されるサイドウォールを、さらに備え、前記基板の内部であり前記サイドウォールの直下となる位置に、前記中間領域が形成されると、好ましい。
【００２５】
この固体撮像素子によれば、ゲート電極に対して自己整合的に中間領域を形成するとともに、サイドウォールに対して自己整合的にシールド領域を形成することが可能になり、チャネル領域に対する中間領域及びシールド領域の相対的な位置関係のばらつきを、抑制することが可能になる。そのため、チャネル領域におけるポテンシャル障壁を精度良く低減して、固体撮像素子内の各画素において残像がばらついて発生することを、防止することが可能になる。
【００２６】
さらに、上記特徴の固体撮像素子において、前記チャネル領域が、前記電荷蓄積領域に接する第１チャネル領域と、前記読出領域及び前記第１チャネル領域に接する第２チャネル領域と、から成り、前記第２チャネル領域が、前記第１チャネル領域よりも、前記基板の前記上面から離れた位置まで拡がって形成されると、好ましい。
【００２７】
この固体撮像素子によれば、基板の内部において、電荷蓄積領域側の第１チャネル領域よりも深くなるように、読出領域側の第２チャネル領域が形成される。そのため、電荷蓄積領域と読出領域との間のパンチスルーを、抑制することが可能になる。
【００２８】
また、本発明は、第１導電型の半導体から成る基板の上面に前記第１導電型の不純物を注入して、前記基板の内部にチャネル領域を形成する第１工程と、前記基板の前記上面であり前記チャネル領域の直上となる位置に、ゲート絶縁膜を介してゲート電極を形成する第２工程と、前記基板の前記上面であり前記ゲート電極を挟むそれぞれの位置に、前記第１導電型とは異なる第２導電型の不純物をそれぞれ注入して、前記基板の内部に電荷蓄積領域及び読出領域をそれぞれ形成する第３工程と、前記基板の前記上面に前記第１導電型の不純物を注入して、前記基板の内部であり前記基板の前記上面と前記電荷蓄積領域との間となる位置に中間領域を形成する第４工程と、前記基板の前記上面に前記第１導電型の不純物を注入して、前記基板の内部であり前記基板の前記上面と前記電荷蓄積領域との間となる位置にシールド領域を形成する第５工程と、を備え、前記第３工程で、前記電荷蓄積領域を形成する際に、前記基板の前記上面に対して垂直な方向から所定の角度だけ傾斜させた注入方向から、前記第２導電型の不純物を注入することで、前記ゲート電極の直下まで延びて前記チャネル領域の下端に接する前記電荷蓄積領域を形成し、前記第４工程で、前記基板の前記上面であり前記ゲート電極の直下に隣接する位置に前記第１導電型の不純物を注入し、前記第５工程で、前記基板の前記上面であり前記ゲート電極の直下から離間した位置に前記第１導電型の不純物を注入することで、前記基板の内部であり前記チャネル領域及び前記シールド領域の間となる位置に、前記チャネル領域及び前記シールド領域のそれぞれに接する前記中間領域を形成し、前記中間領域における前記第１導電型の不純物の濃度を、前記シールド領域における前記第１導電型の不純物の濃度よりも小さくすることを特徴とする固体撮像素子の製造方法を提供する。
【００２９】
この固体撮像素子の製造方法によれば、シールド領域及びチャネル領域の間に、第１導電型の不純物の濃度がシールド領域よりも小さい中間領域が形成されることで、チャネル領域におけるポテンシャル障壁が低減された固体撮像素子を、製造することが可能になる。さらに、この固体撮像素子の製造方法によれば、基板内部の各領域を、ゲート電極に対して自己整合的に形成することが可能になる。
【発明の効果】
【００３０】
上記特徴の固体撮像素子によれば、暗電流及び白傷を抑制するためのシールド領域を設けながらも、チャネル領域におけるポテンシャル障壁を低減することが可能になる。そのため、暗電流及び白傷の発生を抑制するとともに、残像の発生をも抑制することが可能になる。また、上記特徴の固体撮像素子の製造方法によれば、暗電流及び白傷の発生を抑制するとともに、残像の発生をも抑制することが可能な固体撮像素子を、相対的な位置ずれを抑制して精度良く製造することが可能になる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態に係る固体撮像素子の構造例及びポテンシャル例を示す断面図。
【図２】本発明の実施形態に係る固体撮像素子の製造方法例を示す断面図。
【図３】本発明の実施形態に係る固体撮像素子の製造方法例を示す断面図。
【図４】本発明の実施形態に係る固体撮像素子の製造方法例を示す断面図。
【図５】本発明の実施形態に係る固体撮像素子の製造方法例を示す断面図。
【図６】本発明の実施形態に係る固体撮像素子の製造方法例を示す断面図。
【図７】本発明の実施形態に係る固体撮像素子の製造方法例を示す断面図。
【図８】本発明の実施形態に係る固体撮像素子の製造方法例を示す断面図。
【図９】本発明の実施形態に係る固体撮像素子の製造方法例を示す断面図。
【図１０】従来の固体撮像素子の構造及びポテンシャルを示す図。
【発明を実施するための形態】
【００３２】
＜固体撮像素子の構造例＞
本発明の実施形態に係る固体撮像素子の構造例について、図面を参照して説明する。ただし、以下では説明の具体化のため、ＣＭＯＳイメージセンサである固体撮像素子が、ｐ型の基板中にｎ型の電荷蓄積領域を備えるものであり、当該電荷蓄積領域が電子を蓄積する場合について例示する。なお、「ｐ型の基板」とは、素子構造が形成される部分がｐ型である基板を示したものであり、全体がｐ型である基板のみに限られず、ウェルがｐ型である基板（例えば、全体がｎ型となる基板にｐ型の不純物を注入してｐ型のウェルが形成された基板）も当然に含まれる。ただし、以下の説明において参照する各図では、基板の全体がｐ型であるかのように図示するものとする。
【００３３】
また、基板の材料として、シリコンを用いることができる。この場合、ｐ型の不純物として、ホウ素などを用いることができる。またこの場合、ｎ型の不純物として、リンやヒ素などを用いることができる。さらに、これらの不純物は、例えばイオン注入などの方法を用いることで、基板内に注入することが可能である。なお、以下では説明の具体化のため、基板がシリコンから成る場合について例示する。
【００３４】
図１は、本発明の実施形態に係る固体撮像素子の構造例及びポテンシャル例を示す断面図である。図１（ａ）は、固体撮像素子の断面を示す図であり、図中の破線の矢印は、電荷蓄積領域５に蓄積した電子を読出領域６に読み出すとき（読出時）における電子の経路（読出経路）を示したものである。図１（ｂ）は、電荷蓄積領域５に電子を蓄積するとき（蓄積時）における、読出経路上のポテンシャルを示したものである。図１（ｃ）は、読出時における、読出経路上のポテンシャルを示したものである。
【００３５】
図１（ａ）に示すように、固体撮像素子１は、ｐ型の基板２と、基板２の上面２ａに形成されるゲート絶縁膜３と、ゲート絶縁膜３上に形成されるゲート電極４と、基板２の内部であり基板２の上面２ａから離間した位置に形成されるｎ型の電荷蓄積領域５と、基板２の内部でありゲート電極４を挟み電荷蓄積領域５の反対側となる位置に形成されるｎ型の読出領域６と、基板２の内部でありゲート電極４の直下となる位置に形成されるｐ型の第１チャネル領域７及び第２チャネル領域８と、基板２の内部であり基板２の上面２ａと電荷蓄積領域５との間となる位置に形成されるｐ型のシールド領域９と、基板２の内部であり基板２の上面２ａと電荷蓄積領域５との間となる位置に形成されるｐ型の中間領域１０と、ゲート電極４の側面に形成されるサイドウォール１１，１２と、上記各部３〜１２が形成される基板２の素子領域の周囲に形成されるＳＴＩなどから成る素子分離部１３と、を備える。
【００３６】
ゲート絶縁膜３は、例えば酸化シリコンから成り、ゲート電極４は、例えばポリシリコンから成る。また、ゲート電極４の膜厚は、例えば１００ｎｍ以上かつ２５０ｎｍ以下である。
【００３７】
電荷蓄積領域５は、ｎ型不純物の濃度が、例えば１×１０１７ｃｍ−３以上かつ１×１０１８ｃｍ−３以下であり、読出領域６におけるｎ型不純物の濃度よりも小さい。また、電荷蓄積領域５は、基板２の内部でゲート電極４の直下まで延びて、第１チャネル領域７の下端に接する。このゲート電極４の直下に延びる部分が存在する事により、この部分を介して電荷蓄積領域５から第１チャネル領域７に電子を読み出す読出経路が形成される。この電荷蓄積領域５の、ゲート電極４の直下に延びる部分の長さは、５０ｎｍ以上かつ２５０ｎｍ以下である。より好ましくは、１００ｎｍ以上かつ２００ｎｍ以下である。
【００３８】
電荷蓄積領域５の、ゲート電極４の直下に延びる部分の長さが上記の値であれば、ゲート電極４を形成した後に、基板２の上面２ａにｎ型不純物を注入することで、電荷蓄積領域５を形成することが可能になる（詳細については後述の製造方法例において説明する）。即ち、ゲート電極４の形成前に基板２の上面２ａにｎ型不純物を注入して電荷蓄積領域５を形成することを、不要にすることが可能になる。したがって、固体撮像素子１内の各画素において、ゲート電極４に対する電荷蓄積領域５の相対的な位置がばらつくことを、抑制することが可能になる。
【００３９】
第１チャネル領域７は、基板２の内部で電荷蓄積領域５に接する位置に形成される。また、第２チャネル領域８は、基板２の内部で読出領域６及び第１チャネル領域７に接する位置に形成される。また、第２チャネル領域８は、第１チャネル領域７よりも、基板２の上面２ａから離れた位置まで拡がって形成される。このように、基板２の内部において、電荷蓄積領域５側の第１チャネル領域７よりも深くなるように、読出領域６側の第２チャネル領域８を形成すると、電荷蓄積領域５と読出領域６との間のパンチスルーを、抑制することが可能になる。
【００４０】
中間領域１０は、基板２の内部であり第１チャネル領域７及びシールド領域９の間となる位置に形成されて、第１チャネル領域７及びシールド領域９のそれぞれに接する。また、中間領域１０は、基板２の内部であり、ゲート電極４の電荷蓄積領域５側の側面に形成されたサイドウォール１１の直下となる位置に形成される。なお、サイドウォール１１，１２は、例えば酸化シリコンまたは窒化シリコン、あるいはこれらを積層したものから成る。また、サイドウォール１２は、ゲート電極４の読出領域６側の側面に形成されたものである。
【００４１】
中間領域１０におけるｐ型不純物の濃度は、シールド領域９におけるｐ型不純物の濃度よりも小さく、第１チャネル領域７及び第２チャネル領域８におけるｐ型不純物の濃度よりも大きくなっている。具体的に例えば、中間領域１０におけるｐ型不純物の濃度が、３×１０１７ｃｍ−３以上かつ３×１０１８ｃｍ−３以下であり、シールド領域９におけるｐ型不純物の濃度が、１×１０１８ｃｍ−３以上かつ１×１０１９ｃｍ−３以下であり、第１チャネル領域７及び第２チャネル領域８におけるｐ型不純物の濃度が、３×１０１６ｃｍ−３以上かつ３×１０１７ｃｍ−３以下である。
【００４２】
固体撮像素子１では、基板２の上面２ａに形成される界面準位から電荷蓄積領域５に対して暗電流及び白傷の原因となる電子が供給されることを抑制するために、シールド領域９におけるｐ型不純物の濃度を、上記値のように十分に大きくする必要がある。一方、読出時に電子を効率良く読み出すために、第１チャネル領域７及び第２チャネル領域８におけるｐ型不純物の濃度を、上記値のように十分に小さくする必要がある。そのため、図１０を参照して説明したように、シールド領域１０８と第１チャネル領域１０６とを隣接させた構造にすると、シールド領域１０８の影響によって第１チャネル領域１０６にポテンシャル障壁Ｂが形成され、画像データに残像が生じることになる。
【００４３】
そこで、本発明の実施形態に係る固体撮像素子１では、シールド領域９及び第１チャネル領域７の間に、ｐ型不純物の濃度がシールド領域９よりも小さい中間領域１０を形成する。これにより、図１（ｂ）及び図１（ｃ）に示すように、第１チャネル領域７におけるポテンシャル障壁Ｂ（図１０参照）を低減することが可能になる。特に、中間領域１０におけるｐ型不純物の濃度を、上記値にすることで、第１チャネル領域７におけるポテンシャル障壁Ｂ（図１０参照）を効果的に低減することが可能になる。
【００４４】
以上より、本発明の実施形態に係る固体撮像素子１では、暗電流及び白傷を抑制するためのシールド領域９を設けながらも、第１チャネル領域７におけるポテンシャル障壁Ｂ（図１０参照）を低減することが可能になる。そのため、暗電流及び白傷の発生を抑制するとともに、残像の発生をも抑制することが可能になる。
【００４５】
また、上記のように、中間領域１０におけるｐ型不純物の濃度は、第１チャネル領域７及び第２チャネル領域８におけるｐ型不純物の濃度よりも大きくすると、好ましい。詳細については後述の製造方法例において説明するが、ゲート電極４及びゲート絶縁膜３を形成するためにはエッチングが必要であり、当該エッチングを行うと、ゲート電極４の直下を除いて基板２の上面２ａがダメージを受けるため、界面準位の密度が高くなる。即ち、ゲート電極４の直下（第１チャネル領域７及び第２チャネル領域８の直上）となる基板２の上面２ａよりも、それ以外（中間領域１０や電荷蓄積領域５の直上）の基板２の上面２ａの方が、暗電流及び白傷の原因となる電子を供給し易くなる。したがって、中間領域１０におけるｐ型不純物の濃度を、第１チャネル領域７及び第２チャネル領域８におけるｐ型不純物の濃度よりも大きくすることで、暗電流及び白傷の原因となる電子の供給を抑制することが可能になる。特に、中間領域１０におけるｐ型不純物の濃度を、上記値にすることで、暗電流及び白傷の原因となる電子の供給を効果的に抑制することが可能になる。
【００４６】
なお、図１（ａ）では特に図示していないが、電荷蓄積領域５の直上となる基板２の上面２ａに、例えば酸化シリコンなどから成る層間絶縁膜を介して、カラーフィルタやマイクロレンズなどの光学部材を設けてもよい。即ち、固体撮像素子１を、表面照射型のＣＭＯＳイメージセンサとしてもよい。また、これとは反対に、基板２の上面２ａとは反対側の面に、例えば酸化シリコンなどから成る層間絶縁膜を介して、カラーフィルタやマイクロレンズなどの光学部材を設けてもよい。即ち、固体撮像素子１を、裏面照射型のＣＭＯＳイメージセンサとしてもよい。いずれのＣＭＯＳイメージセンサであっても、光学部材を通過した光は、電荷蓄積領域５及び基板２から成るフォトダイオードで光電変換され、それによって生じた電子が、電荷蓄積領域５に蓄積される。
【００４７】
＜固体撮像素子の製造方法例＞
次に、図１（ａ）に示した固体撮像素子１の製造方法例について、図２〜９を参照して説明する。図２〜９は、本発明の実施形態に係る固体撮像素子の製造方法例を示す断面図である。
【００４８】
最初に、図２に示すように、素子分離部１３を形成した基板２の上面２ａに対して、フォトリソグラフィ等によりレジストＲ１を形成する。このレジストＲ１は、最終的に読出領域６及び第２チャネル領域８が形成される位置（図１参照）の直上が開口している。そして、このレジストＲ１をマスクとしてｐ型不純物の注入を行うことで、第２チャネル領域８を形成する。また、この後、レジストＲ１を除去する。
【００４９】
次に、図３に示すように、基板２の上面２ａに対して、フォトリソグラフィ等によりレジストＲ２を形成する。このレジストＲ２は、最終的に第１チャネル領域７、シールド領域９及び中間領域１０が形成される位置（図１参照）の直上が開口している。そして、このレジストＲ２をマスクとしてｐ型不純物の注入を行うことで、第１チャネル領域７を形成する。また、この後、レジストＲ２を除去する。
【００５０】
次に、図４に示すように、基板２の上面２ａであり、最終的に第１チャネル領域７及び第２チャネル領域８が形成される位置（図１参照）の直上となる位置に、ゲート絶縁膜３を介してゲート電極４を形成する。例えばこのとき、基板２の上面２ａを熱酸化して酸化シリコン膜を形成し、さらにその上にＣＶＤ（Chemical Vapor Deposition）等によりポリシリコン膜を形成する。そして、最終的にゲート電極４となる部分（図１参照）の上面に対して、フォトリソグラフィ等によりレジストを形成し、さらにドライエッチングを行うことで、ポリシリコン膜及び酸化シリコン膜を選択的に除去して、ゲート絶縁膜３及びゲート電極４を形成する。また、この後、レジストを除去する。
【００５１】
次に、図５に示すように、基板２の上面２ａ及びゲート電極４に対して、フォトリソグラフィ等によりレジストＲ３を形成する。このレジストＲ３は、最終的に電荷蓄積領域５が形成される位置（図１参照）の直上が、開口したものとなっている。そして、このレジストＲ３及びゲート電極４をマスクとしてｎ型不純物の注入を行うことで、電荷蓄積領域５を形成する。
【００５２】
ただしこのとき、基板２の上面２ａに対して垂直な方向から、所定の角度（例えば、３度以上１０度以下）だけゲート電極４から遠ざかるように傾斜させた注入方向から、ｎ型不純物の注入を行う。これにより、ゲート電極４の直下まで延びて第１チャネル領域７の下端に接する電荷蓄積領域５を、ゲート電極４に対して自己整合的に形成する。また、この後、レジストＲ３を除去する。
【００５３】
電荷蓄積領域５は、上記のｎ型不純物の注入後、任意のタイミングで行われる熱処理によって周囲に拡がり（ｎ型不純物が拡散し）、最終的にゲート電極４の直下に延びる部分の長さが、上述した５０ｎｍ以上かつ２５０ｎｍ以下の長さになる。なお、ｎ型不純物を注入した直後の時点における、電荷蓄積領域５がゲート電極４の直下に延びる部分の長さは、例えば５ｎｍ以上５０ｎｍ以下である。
【００５４】
次に、図６に示すように、基板２の上面２ａ及びゲート電極４に対して、フォトリソグラフィ等によりレジストＲ４を形成する。このレジストＲ４は、最終的に読出領域６が形成される位置（図１参照）の直上が、開口したものとなっている。そして、このレジストＲ４及びゲート電極４をマスクとしてｎ型不純物の注入を行うことで、読出領域６を、ゲート電極４に対して自己整合的に形成する。また、この後、レジストＲ４を除去する。
【００５５】
次に、図７に示すように、基板２の上面２ａ及びゲート電極４に対して、フォトリソグラフィ等によりレジストＲ５を形成する。このレジストＲ５は、最終的にシールド領域９及び中間領域１０が形成される位置（図１参照）の直上が、開口したものとなっている。そして、このレジストＲ５及びゲート電極４をマスクとしてｐ型不純物の注入を行うことで、中間領域１０を、ゲート電極４に対して自己整合的に形成する。また、この後、レジストＲ５を除去する。
【００５６】
次に、図８に示すように、ゲート電極４の側面に対して、サイドウォール１１，１２を形成する。例えばこのとき、基板２の上面２ａ上の全面に対して、ＣＶＤ等により酸化シリコンまたは窒化シリコン、あるいはこれらを積層したものから成る膜を形成する。そして、当該膜の全面に対してドライエッチングを行い、エッチングされ難い基板２の上面２ａ及びゲート電極４の側面が成す段差部分に当該膜を選択的に残すことで、サイドウォール１１，１２を形成する。即ち、サイドウォール１１，１２を、ゲート電極４に対して自己整合的に形成する。
【００５７】
次に、図９に示すように、基板２の上面２ａ及びゲート電極４に対して、フォトリソグラフィ等によりレジストＲ６を形成する。このレジストＲ６は、最終的にシールド領域９が形成される位置（図１参照）の直上が、開口したものとなっている。そして、このレジストＲ６、ゲート電極４及びサイドウォール１１をマスクとしてｐ型不純物の注入を行うことで、シールド領域９を、サイドウォール１１に対して自己整合的に形成する。また、この後、レジストＲ６を除去する。
【００５８】
以上の固体撮像素子１の製造方法では、基板２内部の各領域５、６、９、１０を、ゲート電極４に対して自己整合的に形成することが可能になる。そのため、暗電流及び白傷の発生を抑制するとともに、残像の発生をも抑制することが可能な固体撮像素子１を、相対的な位置ずれを抑制して精度良く製造することが可能になる。
【００５９】
特に、図７に示すようにゲート電極４に対して自己整合的に中間領域１０を形成するとともに、図９に示すようにサイドウォール１１に対して自己整合的にシールド領域９を形成することで、第１チャネル領域７に対する中間領域１０及びシールド領域９の相対的な位置関係のばらつきを、抑制することが可能になる。そのため、第１チャネル領域７におけるポテンシャル障壁Ｂ（図１０参照）を精度良く低減して、固体撮像素子１内の各画素において残像がばらついて発生することを、防止することが可能になる。
【００６０】
なお、図２及び図３において、第１チャネル領域７よりも先に第２チャネル領域８を形成する場合について例示したが、第２チャネル領域８よりも先に第１チャネル領域７を形成してもよい。また、図４及び図５において、読出領域６よりも先に電荷蓄積領域５を形成する場合について例示したが、電荷蓄積領域５よりも先に読出領域６を形成してもよい。
【００６１】
＜変形等＞
図１〜９において、基板２の内部でありゲート電極４の直下となる位置に、第１チャネル領域７及び第２チャネル領域８が形成される構造である固体撮像素子１と、当該固体撮像素子１の製造方法とについて例示したが、基板２の内部でありゲート電極４の直下となる位置に、１つのチャネル領域のみが形成される構造としてもよい。
【００６２】
また、図１〜９では、ｎ型の電荷蓄積領域５において電子を蓄積する固体撮像素子１について例示したが、基板２及び基板２内部の各領域５〜１０のｐ型及びｎ型のそれぞれを、逆にしてもよい。この場合、固体撮像素子１は、ｐ型の電荷蓄積領域５において正孔を蓄積するものとなる。
【００６３】
ただし、この場合であっても、中間領域１０におけるｎ型不純物の濃度が、シールド領域９におけるｎ型導電型の不純物の濃度よりも小さくなるものとする。また、中間領域１０におけるｎ型不純物の濃度が、第１チャネル領域７及び第２チャネル領域８におけるｎ型不純物の濃度よりも大きくなるものとすると、好ましい。
【００６４】
具体的に例えば、中間領域１０におけるｎ型不純物の濃度が、３×１０１７ｃｍ−３以上かつ３×１０１８ｃｍ−３以下であり、シールド領域９におけるｎ型不純物の濃度が、１×１０１８ｃｍ−３以上かつ１×１０１９ｃｍ−３以下であり、第１チャネル領域７及び第２チャネル領域８におけるｎ型不純物の濃度が、３×１０１６ｃｍ−３以上かつ３×１０１７ｃｍ−３以下であると、好ましい。
【００６５】
本発明の実施形態に係る固体撮像素子１及び当該固体撮像素子１の製造方法の説明として、固体撮像素子１がＣＭＯＳイメージセンサである場合について例示したが、本発明は、ＣＭＯＳイメージセンサに限られず、ＣＣＤイメージセンサなどの他の固体撮像素子に対しても、適用可能である。
【産業上の利用可能性】
【００６６】
本発明に係る固体撮像素子及び固体撮像素子の製造方法は、例えば撮像機能を有する各種電子機器に搭載されるＣＭＯＳイメージセンサやＣＣＤイメージセンサ等に、好適に利用され得る。
【符号の説明】
【００６７】
１      ：  固体撮像素子
２      ：  基板
２ａ    ：  上面
３      ：  ゲート絶縁膜
４      ：  ゲート電極
５      ：  電荷蓄積領域
６      ：  読出領域
７      ：  第１チャネル領域
８      ：  第２チャネル領域
９      ：  シールド領域
１０    ：  中間領域
１１    ：  サイドウォール
１２    ：  サイドウォール
１３    ：  素子分離部
【図１】
0005458135.tif 000002
【図２】
0005458135.tif 000003
【図３】
0005458135.tif 000004
【図４】
0005458135.tif 000005
【図５】
0005458135.tif 000006
【図６】
0005458135.tif 000007
【図７】
0005458135.tif 000008
【図８】
0005458135.tif 000009
【図９】
0005458135.tif 000010
【図１０】
0005458135.tif 000011