(57)【特許請求の範囲】
【請求項１】
発光ダイオードを持つ画面の画素の制御用制御回路であって、演算増幅器（１１）を持ち、この演算増幅器の第１の入力端（１２）に、発光ダイオードの駆動トランジスタを通る電流に関係する測定信号（Ｕｍｅｓｓ）が印加可能であり、この演算増幅器の第２の入力端（１３）に、接続される複数のコンデンサから成る回路網（１５′）が接続され、演算増幅器（１１）の第２の入力端（１３）と出力端（１６）との間に、少なくとも１つのコンデンサ（Ｃ）が接続され、回路網（１５′）が、ディジタル目標値信号を印加可能な複数の入力端（Ｕ１〜Ｕｎ）を持ち、演算増幅器（１１）の出力端（１６）が画素のデータ線路に接続されている、制御回路。
【請求項２】
0005467562.tif 000002
あり、回路網（１５′）により２進に重み付けされることを特徴とする、請求項１に記載の制御回路。
【請求項３】
0005467562.tif 000003
又は２に記載の制御回路。
【請求項４】
0005467562.tif 000004
制御回路。
【請求項５】
電流−電圧変換器が接続されるコンデンサであることを特徴とする、請求項３に記載の制御回路。
【請求項６】
制御回路が多結晶半導体に基く薄膜トランジスタを持っていることを特徴とする、請求項１〜５の１つに記載の制御回路。
【請求項７】
演算増幅器が大きい寸法の薄膜トランジスタを持っていることを特徴とする請求項６に記載の制御回路。
【請求項８】
制御回路が、画面の画素と共に同じ基板上に集積されていることを特徴とする、請求項１〜７の１つに記載の制御回路。
【請求項９】
制御回路が、画面の列駆動回路のために必要な列選択レジスタのような別の回路部分及びデータバスと共に、半導体チップ又は基板上に集積されていることを特徴とする、請求項１〜８の１つに記載の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、発光ダイオードを持つ画面の画素の制御用制御回路に関する。
【背景技術】
【０００２】  発光ダイオード（ＬＥＤ）特に有機発光ダイオード（ＯＬＥＤ）を持つ高解像度の画面は、一般にＬＥＤの能動制御を必要とし、そのため画素毎に少なくとも２つのトランジスタが必要である。その際トランジスタのうち第１のトランジスタはデータ電圧用開閉器として作用し、第２のトランジスタはＬＥＤ用の電流ドライバとして作用する。ＬＥＤを流れる電流は電流を駆動するトランジスタのドレーン電流に一致し、このドレーン電流はこのトランジスタのゲート電圧の関数である。【０００３】  トランジスタは一般に薄膜トランジスタとして実現され、そのパラメータは製造条件により大きい変動を受け、特にトランジスタの閾値電圧及び電荷担体移動度は大きい不均質性を持っている。それに伴うＬＥＤドライバ電流の空間的変動は、画面輝度の有害な空間的不均質性を生じる。【０００４】  この問題を除去するためドイツ連邦共和国特許第１０２５４５１１号明細書において、電流測定結果に関係する電圧信号を画素のデータ線路へ与え、それによりＬＥＤを流れる電流を所望の値に制御する電流測定兼電圧制御回路へダイオード駆動電流を供給することが提案されている。しかしこの制御の回路技術的実現は示されていない。【０００５】  カナダ国特許出願公開第２４４３２００６号明細書から、演算増幅器を持つアクティブマトリクスディスプレイ用帰還回路が公知であり、この演算増幅器の入力端の１つにアナログ電圧信号が印加されるが、この電圧信号をどのように発生するかは記載されていない。【０００６】  更にＡｓｈｔｉａｎｉ  ｕｎｄ  Ｎａｔｈａｎ，“Ａ  Ｄｒｉｖｉｎｇ  Ｓｃｈｅｍｅ  ｆｏｒ  ａｃｔｉｖｅ−Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ  Ｄｉｓｐｌａｙｓ  Ｂａｓｅｄ  ｏｎ  Ｃｕｒｒｅｎｔ  Ｆｅｅｄｂａｃｋ”，  Ｊｏｕｒｎａｌ  ｏｆ  Ｄｉｓｐｌａｙ  Ｔｅｃｈｎｏｌｏｇｙ，  Ｖｏｌ．５，  Ｎｒ．７，  Ｓ．２５７−２６４，２００９には、電流帰還回路が記載されているが、補償回路用データ信号としてアナログ電流を必要とし、それにより高い回路技術費用が必要になる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】  本発明の基礎になっている課題は、回路技術的に少ない費用で実現されかつ高い信頼性を示すＬＥＤを持つ画素の制御用制御回路を提供することである。
【課題を解決するための手段】
【０００８】  この課題は、発光ダイオードを持つ画面の画素の制御用制御回路が演算増幅器を持ち、この演算増幅器の第１の入力端に、発光ダイオードの駆動トランジスタを通る電流に関係する測定信号が印加可能であり、この演算増幅器の第２の入力端に、接続される複数のコンデンサから成る回路網が接続され、演算増幅器の第２の入力端と出力端との間に、少なくとも１つのコンデンサが接続され、回路網が、ディジタル目標値信号を印加可能な複数の入力端を持ち、演算増幅器の出力端が画素のデータ線路に接続されていることによって解決される。【０００９】  本発明による制御回路は、それがＬＥＤの駆動トランジスタを通る電流を帰還して、データ電圧制御を可能にするだけでなく、更にディジタルデータ語を目標値として受入れ、必要なディジタル−アナログ変換を行うことができる、という点ですぐれている。回路技術的費用は、公知の解決策に比較して非常に少ない。第２の入力端に接続されるコンデンサは、演算増幅器が純粋な比較器として動作して、入力側の小さい差電圧でも出力端で十分に出力するのを防止する。望ましい寄生容量により生じる制御対象の完成のため、演算増幅器のこのような挙動は、出力側の強い行き過ぎを生じることになる。それにより制御回路は不安定になる可能性がある。これに反し本発明により設けられるコンデンサは、行の書込みのため画像において利用可能な時間内に、演算増幅器の出力端に定常状態が確実に得られるようにする。コンデンサにより制御回路は、まず積分特性を得て、それにより行き過ぎが少なくとも著しく減少される。コンデンサが演算増幅器の第２の入力端と出力端との間に設けられていると有利である。行き過ぎの問題を更に少なくするために、複数のコンデンサを設けることも当然可能である。【００１０】  回路網の入力端にディジタル電圧信号が印加可能であり、回路網により２進に重み付けされると、別の利点が生じる。ディジタル目標値を２進符号で符号化すると、制御回路は特に強固である。ディジタル−アナログ変換用回路網は比較的簡単な構造を持つことができる。【００１１】  制御回路の好ましい構成では、測定信号が、発光ダイオードの駆動トランジスタの電流信号から電流−電圧変換により形成される。ＬＥＤを流れる電流を電圧信号に変換することにより、回路の構造を比較的簡単に保つことができる。電流−電圧変換のため、例えば抵抗を使用することができる。【００１２】  演算増幅器の第２の入力端の前に接続される能動又は受動構成要素から成る回路網箱は異なるように構成することができる。回路の好ましい実施形態では、回路網が抵抗を持ち、かつ完全に抵抗から形成することもできる。しかし回路網に接続されるコンデンサを設けることも可能である。電流−電圧変換器も、接続されるコンデンサとして実現することができる。抵抗を接続されるコンデンサに代えると、部分的に必要な高いインピーダンス値の一層簡単で面に関して有利な実現が可能にある。抵抗を接続されるコンデンサに代える際積分回路に生じる不安定さは、本発明による制御回路では問題とならない。なぜならば、制御回路におけるこれらの不安定さは画素回路を介して補償されるからである。【００１３】  回路の特に有利な構成では、制御回路が多結晶半導体例えばシリコンに基く薄膜トランジスタを持つことができる。それにより制御回路は本来の画素回路と同じ技術で製造される。これは、回路を画面の画素と共に同じ基板上に集積するのを簡単にする。しかし回路を別個の集積回路として構成して、画面に結合することももちろん可能である。【００１４】  制御回路を薄膜トランジスタで実現する際、演算増幅器のため特に演算増幅器の入力段のために、なるべく大きい寸法の薄膜トランジスタを使用することができる。演算増幅器の薄膜トランジスタの間のパラメータばらつきは、多数の結晶半導体粒について平均化することにより、少数の半導体粒しか持たない小面積トランジスタより一層よく減少することができる。【００１５】  制御回路が、ＬＥＤ画面の列駆動回路のために必要な列選択レジスタのような別の回路部分及びデータバスと共に、共通な半導体チップ又は基板上に集積されていると、別の利点が得られる。こうして画面の外部構成要素及びリード線の数が著しく減少される。【００１６】  本発明による制御回路の好ましい実施例が、図面に基いて以下に詳細に説明される。
【図面の簡単な説明】
【００１７】
【図１】制御回路の回路図を示す。
【図２】コンデンサを接続される複数のコンデンサを持つ本発明による制御回路の実施例の回路図を示す。
【発明を実施するための形態】
【００１８】  図１は、発光ダイオードを持つ画素回路１０のための制御回路を示し、この画素回路１０は、例えばドイツ連邦共和国特許第１０２５４５１１号明細書に開示されている３つの薄膜トランジスタを持つ回路であってよい。本発明による制御回路は、駆動薄膜トランジスタの製造の変動により生じるダイオード電流の変動を補償して、画面全体にわたってできるだけ均一な輝度が生じるようにする、という課題を持っている。そのため制御回路は演算増幅器１１を持ち、この増幅器の第１の入力端１２に、ＬＥＤの駆動トランジスタを通って流れる電流に相当する測定信号が印加される。従って入力端１２は画素回路１０の出力端１４に接続されている。画素回路１０の出力電流Ｉｏｕｔは、抵抗Ｒｕにより電圧信号Ｕｍｅｓｓに変換される。
【００１９】  演算増幅器１１の第２の入力端１３には、受動構成要素から成る回路網１５が設けられ、図１に示される例における受動構成要素は抵抗Ｒ０〜Ｒｎである。回路網１５はｎ個の入力端を持ち、例えば２進に重み付けされる電圧値Ｕ１〜Ｕｎの形のディジタル目標値信号をこれらの入力端へ印加することができる。回路網１５により、ディジタルデータ語が演算増幅器１１の入力端でアナログ電圧信号に変換され、この電圧信号が演算増幅器１１において入力端１２の測定電圧信号Ｕｍｅｓｓと比較される。入力端１２及び１３の電圧信号の差は、演算増幅器１１により、画素回路１０の入力端でもある演算増幅器１１の出力端１６における適当な出力信号Ｕｏｕｔの発生によって補償される。演算増幅器１１の入力端１３の電圧は、回路網１５の入力端Ｕ１〜Ｕｎのディジタルデータ語に関係するだけでなく、演算増幅器１１の入力端１３と出力端１６との間に設けられているコンデンサＣの充電状態にも関係する。コンデンサＣは、演算増幅器１１の出力端１６における行き過ぎを減少する。コンデンサＣにより、制御回路全体が、行き過ぎを減少する近似的な積分特性を得る。演算増幅器１１の発生される出力信号Ｕｏｕｔは、画素回路１０のデータ線路へ与えられ、それにより駆動トランジスタを通る電流を所望のように再制御する。
【００２０】    本発明による制御回路の図２に示す実施例は、接続される複数のコンデンサにより実現されている受動構成要素から成る回路網１５′の構成を除いて、図１に一致している。回路網１５′の４つの入力端Ｕ１〜Ｕ４には、２進に符号化される目標電圧値信号として２進に重み付けされる電圧値が印加され、この２進に符号化される目標電圧値信号は、回路網１５′により演算増幅器１１の入力端１３におけるアナログ電圧信号に変換される。
【図１】
0005467562.tif 000005
【図２】
0005467562.tif 000006