(57)【特許請求の範囲】
【請求項１】
イオン埋め込みプロセスの間に基板中の不要な二次ドーパントを最小限にする方法であって、
ａ．前記プロセスの第１の部分の間に第１の温度で前記基板に分子イオンを埋め込み、前記分子イオンを、前記基板との衝突により、所望の一次ドーパントおよび不要な二次ドーパントに分ける工程、および
ｂ．前記埋め込みプロセスの第２の部分の間に前記基板の温度を上昇させ、前記不要な二次ドーパントを前記基板の表面から拡散させる工程、
を備えることを特徴とする方法。
【請求項２】
前記第１の温度が室温未満である、請求項１に記載の方法。
【請求項３】
前記第１の温度が−１００℃と−１０℃との間である、請求項２に記載の方法。
【請求項４】
前記温度が室温を超えて上昇する、請求項１に記載の方法。
【請求項５】
前記温度が１００℃を超えた温度まで上昇する、請求項４に記載の方法。
【請求項６】
埋め込みプロセスの間にイオンを基板に埋め込むための方法であって、
ａ．一定でない温度プロファイルを作製する工程、
ｂ．第１の温度で前記イオン埋め込みプロセスの第１の部分を前記基板に埋め込む工程、および
ｃ．第２の温度で前記イオン埋め込みプロセスの第２の部分を前記基板に埋め込む工程、
を備え、
前記プロファイルが正弦曲線である、ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
イオン埋め込み装置は、半導体ウェハーの製造において、一般的に使用されている。イオン源はイオンビームを生成するために使用され、生成されたイオンビームはウェハーに向けられる。イオンがウェハーに突き当たるため、イオンはウェハーの特定の領域をドープする。ドープされた領域の構成がそれらの機能性を規定し、導電性の配線の使用を通じて、これらのウェハーは複合回路に変えられる。
【背景技術】
【０００２】
典型的なイオン埋め込み装置１００のブロック図を図１に示す。イオン源１１０は所望の種類のイオンを発生する。ある実施例では、これらの種類は原子イオンであり、高い埋め込みエネルギーに最も適合する。他の実施例では、これらの種類は分子イオンであり、低い埋め込みエネルギーに最も適合する。これらのイオンはビームとなり、ソースフィルター１２０を通過する。ソースフィルターは、好ましくは、イオン源の近くに位置する。ビーム中でのイオンは、所定のエネルギーレベルまで、カラム１３０において加速／原則される。分解開口１４５を有する、質量分析機の磁石１４０は、イオンビームから不要な成分を除去するために使用され、イオンビーム１５０が、分解開口１４５を通過することで、所定のエネルギーと質量特性を有するようになる。
【０００３】
ある実施例において、イオンビーム１５０はスポットビームとなる。このシナリオでは、イオンビームは、静電スキャナーあるいは磁気スキャナーのいずれかであるスキャナー１６０を通過し、イオンビーム１５０を偏向させて、スキャンしたビーム１５５−１５７を生成する。ある実施例では、スキャナー１６０は、スキャン装置と連通する別のスキャンプレートを備える。スキャン装置は、振幅および周波数の成分を有するサイン波形、鋸歯状波形または三角波形のようなスキャン電圧波形を生成し、生成したスキャン電圧波形はスキャンプレートへ印加される。好適な実施例において、スキャンする波形は三角波形（一定の傾斜）に大変近似した形状であり、スキャンされたビームをほぼ同じ時間の間すべての位置で残している。三角形からのずれは、ビームを均一にするために使用される。結果として生じる電界が、図１に示すように、イオンビームを分岐させる。
【０００４】
他の実施例において、イオンビーム１５０はリボンビームである。そのような実施例において、リボンビームはすでに適当に形作られているため、スキャナーは必要ない。
【０００５】
角度補正機１７０は、発散イオンビーム１５５−１５７を、実質的に平行な軌道を有する一連のビームに偏向する。好ましくは、角度補正機１７０は、そこを通ってイオンビームが通過するギャップを形成するためにスペースをあけて配置された、磁気コイルおよび磁極片を備えている。コイルはギャップ内に磁界を生成するよう付勢され、印加された磁界の強度および方向に従って、イオンビームを偏向する。磁界は、磁気コイルを通る電流を変えることで調整される。また、平行化レンズのような他の構成を、この機能を実施するために、利用することができる。
【０００６】
角度補正機１７０に続いて、スキャンされたビームはワークピース１８５を目標とする。ワークピース１７５はワークピース支持台に装着されている。ワークピース支持台は種々の角度の動きを提供する。
【０００７】
ワークピース支持台は、イオンビームによって適切に埋め込まれるように、ウェハーを位置決めするとともにウェハーの方向を定めるために使用される。効果的にウェハーを位置決めするために、多くのワークピース支持台はプラテンとして知られている、その上にワークピースを置くための円形表面を使用する。しばしば、プラテンは、ワークピースを所定の位置に保持するために静電気力を利用する。静電チャックとして知られているように、プラテン上に強い静電気力を生成することによって、ワークピースまたはウェハーは、機械的な締め付け装置なしで、位置決めされる。このことは、ウェハーは埋め込み後締め付けを解除する必要がないため、コンタミネーションを最小限とし、また、サイクル時間を改良する。これらのチャックは、ウェハーを位置決めして保持するために、通常、クーロン力またはジョンソン・ラベック力のいずれかの力を使用する。
【０００８】
ワークピース支持台は、通常、ワークピースを１つあるいはそれ以上の方向に移動させることができる。例えば、イオン埋め込みにおいて、イオンビームは、通常、高さよりも広い幅を有する、スキャンビームまたはリボンビームである。ビームの幅をｘ軸として規定すると仮定すると、ビームの高さはｙ軸として規定され、ビームの運動経路がｚ軸として規定される。ビームの幅は、通常、ワークピースがｘ方向に移動しないよう、ワークピースよりも広い。しかしながら、ワークピースの全体をビームにさらすために、ワークピースをｙ軸に沿って移動させることは一般的なことである。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
温度、特に、そこに特定のイオンまたは種が埋め込まれる基板の温度は、イオン埋め込みにおいて重要な役目を果たす。多くのイオン埋め込みが室温で行われるが、他の温度で埋め込みを実施することに利益がある。
【００１０】
例えば、低温での埋め込みは、残留（ＥＯＲ）欠陥の数を減少することが知られている。イオンが基板に埋め込まれるとき、イオンはある深さまで浸透する。この領域内において、埋め込まれたイオンは、シリコンのような基板の一般的な結晶構造を、アモルファス構造に変化させる役目をする。イオンが到達しないこれらの基板の深さは、結晶構造として残存する。そのため、アモルファス／結晶界面として知られている、２つの領域間の界面が存在する。アモルファス領域の下部であって、この界面の近傍に、高濃度の隙間を含む領域がある。基板が埋め込み後アニールされて、ドーパントが活性化され、この領域が再結晶化されたとき、残留する非均質性が残留欠陥を引き起こす。これらの欠陥は残留（ＥＯＲ）欠陥と呼ばれている。これらの欠陥は、転位や積層欠陥の形をとることができる。
【００１１】
これらのＥＯＲ欠陥は、ソース領域またはドレイン領域に存在すると、最終製品としての半導体部品の性能に悪影響を与える、接合漏れを引き起こす。上述したように、低温でのイオン埋め込みは、ＥＯＲ欠陥の発生を減少させ、部品の性能を向上させる。この特徴は、ソース領域およびドレイン領域の深さが非常に小さい極浅接合において、特に重要である。
【００１２】
また、高温（室温よりも高い温度）に維持された基板へのイオン埋め込みまたはイオンドーピングは、利益を有する。埋め込みで起こる結晶材料のアモルファス化は、低減される。これは、イオンがエピタキシャル成長した基板に埋め込まれる応用例において、好ましい。アモルファス化は、ドープされたエピ基板に内在する特性を破壊する傾向がある。高い温度での埋め込みは、埋め込み線量がアモルファス化のしきい値未満のとき、利益を有する。基板の全体の残留損傷は、そのような埋め込みが高温で行われたとき、減少する。そのような低温度の埋め込みに対して、加熱状態での埋め込みは、良好なドーパントの活性および減少した損傷のため低いシート抵抗となり、抵抗率を低下させることができる「過度拡散」の量を減少させる結果となる。
【００１３】
しかしながら、これらの温度での埋め込みモードのそれぞれは、不利益な点もある。不利益を最小限とし、各温度での埋め込みの利益を最大限に発揮する埋め込み方法は、大変有益であろう。
【課題を解決するための手段】
【００１４】
先行技術の問題は、本発明の開示で記載されたイオン埋め込み方法によって解消される。本発明の開示は、プロセス中の基板の温度を変更することを含むイオン打ち込みの方法を提供する。この変更は、基板の特性に影響を与え、ＥＯＲ欠陥を最小限とするために、二次ドーパントを選択的に分離するとともに拡散させるために、アモルファス領域を最大化または最小化するために、および、他の半導体パラメータを変えるために、使用することができる。ある特定の実施例において、温度を変更したイオン埋め込みの組合せが使用される。高温度でもイオン埋め込みは、一般の基本処理とともに、および、低い温度でのイオン埋め込みとともに、順に使用される。温度の変更は、不利益な二次ドーパント効果を軽減させるために、プロセスの最初または最後で使われる。
【図面の簡単な説明】
【００１５】
【図１】図１は、従来のイオン打ち込み装置を示す。
【図２】図２は、ＢＦ２が基板に埋め込まれた後のイオン濃度を表すグラフである。
【図３】図３は、低温でＢＦ２が基板に埋め込まれた後のイオン濃度を表すグラフである。
【図４】図４は、一実施例で使用された典型的な温度プロファイルを示す。
【図５】図５は、図４に示された温度プロファイルを使用してＢＦ２が基板に埋め込まれた後のイオン濃度を表すグラフである。
【図６Ａ】図６Ａは、他の実施例で使用された種々の温度プロファイルを示す。
【図６Ｂ】図６Ｂは、他の実施例で使用された種々の温度プロファイルを示す。
【図６Ｃ】図６Ｃは、他の実施例で使用された種々の温度プロファイルを示す。
【図６Ｄ】図６Ｄは、他の実施例で使用された種々の温度プロファイルを示す。
【図６Ｅ】図６Ｅは、他の実施例で使用された種々の温度プロファイルを示す。
【発明を実施するための形態】
【００１６】
上述したように、温度はイオン埋め込みにおいて重要な役目を果たす。多くのイオン埋め込みが室温あるいは室温に近い温度で実行されるが、高温度または低温度で埋め込みを実行することに利益がある。例えば、低温イオン埋め込みは、多くの応用例において、例えば、結晶シリコンウェハーにおける極浅接合を生成する際、利益がある。高温は、アモルファス化を減少するためのゲルマニウムエピ層を埋め込むときに、有用である。
【００１７】
本発明の記載は、埋め込み中における複数の温度の使用が下層の半導体装置の品質および性能を向上させる各種の実施例を開示している。当業者であれば、以下の記載が開示された方法の利用可能な使用の一部分を示しており、他の使用も開示の範囲内において考慮されることは自明である。
【００１８】
極浅接合（ＵＳＪ）は、現在の半導体プロセスにおいてますます重要となっている。以前は、Ｂ＋のような原子イオンが基板の領域をドープするために使用されていた。しかしながら、極浅接合では、要求されるビームのエネルギーレベルは低い。このような低いエネルギーレベルは、イオンビーム中において、空間電荷効果の結果となる。これらの効果に対向するために、重い分子イオンが使用されるが、分子イオンは、格子との増加する核衝突のため、深くまで基板に浸透しない。高いエネルギーレベルが使用されるため、空間電荷効果は最小限となる。そのため、Ｂ＋のような原子イオンを埋め込む代わりに、ＢＦ２＋、ＢＦ３＋、ＣＢＨ、Ｂ６Ｈ１０またはＰＨ３のような分子イオンが使用される。
【００１９】
これらの分子イオンは、より浅いレベルでイオン化を実行するが、いくつかの問題がある。これらの分子イオンの使用は、埋め込まれた二次ドーパントを導く。例えば、ＢＦ２＋が埋め込まれる場合、この分子は基板との衝突で分離し、それにより、ＢＦ＋、Ｂ＋およびＦ−のような二次ドーパントを発生する。同様の結果が、他の分子イオンを使用したときにも生じる。例えば、ＰＨ３はＨ−を含む二次イオンを生成する。これらの二次ドーパントは有害な影響を有する。例えば、極めて反応性に富むフッ素は、接合金属を腐食する。他の場合、フッ素と水素とが、所定のドーパントの活性化効果を減少させる複合体を形成する。また、フッ素および水素は、接合部におけるひずみ緩和の役目をする。特に、ＳｉＧｅソース／ドレインがＢＦ２で埋め込まれるとき、アモルファス化およびフッ素イオンの受け入れの結果としてひずみをなくす。最終的に、フッ素および水素のような、所定のドーパントと二次ドーパントとの間の競争のため、分離および拡散の傾向が変わる。ある場合、これが高い抵抗率を導く。
【００２０】
これらの二次ドーパントの影響は、図２に記載されている。この図において、基板はＢＦ２＋で埋め込まれている。分子イオンは基板内の構造体と衝突するため、分子イオンは上述したように壊れる。このグラフは、この埋め込みの結果として得られる２つのキーとなるドーパント、すなわち、ホウ素およびフッ素を示している。垂直の軸が各ドーパントの濃度を示しており、水平の軸が基板内の深さを示している。言い換えると、ｙ軸は基板の上面を表し、基板の深さはｘ軸に沿って右側へ移動することで増加する。このグラフは２つのラインを有し、第１の実線は所望のドーパントであるホウ素を示す。予想されるように、ホウ素の濃度は、基板の上面の下にそのピークを有する釣鐘曲線に近似する。第２の点線は、二次ドーパントであるフッ素を示す。ホウ素と異なり、フッ素イオンは２つのエリアで濃縮される。グラフの左上において、フッ素濃度の第１の急な山形が基板の表面近傍で生じ、ここではシリコンの結晶構造に多くの欠陥があることが知られている。第２の急な山形は基板のより深い箇所で生じる。この急な山形は、ＥＯＲ欠陥が基板中に見つかる領域に対応している。この場合、フッ素イオンはＥＯＲ欠陥を「飾る」と言われている。フッ素イオンは、構造体中の欠陥によりこれらの位置に引き付けられ、多くの隙間を生成し、フッ素イオンがその後その隙間を塞ぐ。
【００２１】
上述したように、低温でのイオン埋め込みはＥＯＲ欠陥の発生を減少するとして知られており、ＵＳＪの製造に一般的に使用されている。０℃未満の場合、好ましくは−１０℃と−１００℃との間の温度の場合のように、より低い温度において、アモルファス化の品質および厚さは改良され、そのため、ＥＯＲ欠陥は減少する。
【００２２】
図３は、低温イオン埋め込み後の基板におけるホウ素およびフッ素の濃度を示す。ホウ素の濃度カーブが温度の変化によって影響を受けていないことに注意のこと。しかしながら、フッ素イオン分布は大きく影響を受けている。予想されたように、ＥＯＲ欠陥が低温度の埋め込みによってほとんど除去されているため、基板中の浅い位置に位置するフッ素イオンがほとんど存在しない。このことは漏れを減少し、これは大変有利である。しかしながら、基板の表面近傍のフッ素イオンの濃度はかなり増加している。フッ素イオンは基板中の欠陥に引き付けられるため、フッ素イオンは、表面が欠陥の歩丼とすべてが存在する位置であるため、表面に凝集する。
【００２３】
残念ながら、特に基板の表面あるいは近傍のフッ素は、集積回路製造の工程中金属接触の集積化にとって不利益をもたらす。フッ素は大変腐食性であるため、接触金属を腐食する。そのため、低温での埋め込みは、装置の性能を増加させるが、逆に、装置の信頼性に悪影響を与える。また、フッ素による金属の腐食は、金属の抵抗の増加となり、装置の性能を低下する。
【００２４】
ある実施例において、イオン埋め込みが実施される温度をプロセス中低温から高温に変化させている。図４は吸収量、埋め込み時間および温度を表すグラスを示している。ライン１０は基板に適用された合計吸収量を示している。ライン１１は、埋め込み中のプラテンの温度を示しており、間接的に基板自体の温度をコントロールする。右側の垂直軸はこの実施例で使用するスケールを示している。この実施例において、プラテン、そのため、基板は、−６０℃のような十分に低い温度まで冷却される。イオン埋め込みプロセスの一部分は、この温度で実行される。上述したように、この温度は、基板のアモルファス化を改良し、ＥＯＲ欠陥の数を最小限にする。プロセス中の例えば７５％完了した時点において、プラテン、そのため、基板の温度は、例えば３００℃まで上昇する。この温度において、表面に凝集して捕集されたフッ素イオンは、基板から周囲環境に拡散し、それにより、基板中に残留するフッ素がかなり減少する。図４は３００℃の高温を示しているが、この温度は本発明の開示が要求する温度ではない。例えば、水素およびフッ素ガスは、３００℃よりかなり低い例えば１００℃以下の温度でより一層の拡散を示す。
【００２５】
図５は、図３に示された温度プロファイルをしようして埋め込ました基板中のホウ素およびフッ素の濃度のグラフを表している。この場合も、ホウ素濃度の温度の変化による影響は少ない。しかしながら、フッ素濃度はかなり変わっている。増加した深さで、フッ素濃度は図３に示したものと酷似している。しかしながら、基板表面近傍の深さが浅いところでは、周囲環境へのフッ素の拡散のため、フッ素のプロファイルは大変異なっている。拡散速度は基板からの距離に関連するため、フッ素濃度は、深さが深くなるにつれて徐々に増加し、その後、図３のプロファイルに従って減少する。このプロファイルは、増加する表面フッ素濃度という問題がなく、低温埋め込み（すなわち、良好なアモルファス化、制限されたＥＯＲ欠陥）の効果を有している。
【００２６】
図４は、低温と高温との間の一定の傾斜を示しているが、本発明の開示はこの構成に限定されない。例えば、温度は、全埋め込みプロセス中傾斜していても良い。あるいは、温度の変化は、より急峻（すなわちライン１１に対しより急なスロープ）でも良く、より緩やか（すなわちライン１１に対しより緩やかなスロープ）でも良い。
【００２７】
イオン埋め込み中変化する温度プロファイルを使用する概念は、付加的な応用を有している。例えば、他の実施例において、まず高温でのイオン埋め込みを実施し、それに続いて、低温でのイオン埋め込みを実施する。この組合せは、アモルファスの生成を最小限にすることが望ましい場合、有用である。一つの例は、最新のＩＣのソースおよびドレイン領域のドーピング／埋め込みである。トランジスタにおける最新のソースおよびドレイン領域（Ｓ／Ｄ）は、エピタキシャル成長する。このエピ−成長の間、これらの領域は、エピタキシャルプロセス内においてその場でドープされる。Ｐ−ＭＯＳＦＥＴＳはゲルマニウムをドープしたＳ／Ｄを有しており、Ｎ−ＭＯＳＦＥＴＳはカーボンをドープしたＳ／Ｄを有している。これは、ドープされた格子内のひずみを可能とするためである。原子（Ｓｉ−Ｇｅ−Ｃ）の大きさのミスマッチ、および、結合の長さのため、誘発したひずみは、トランジスタのチャンネルに応力を与える。この応力は、キャリヤの移動性を増進し、それにより、トランジスタの性能も増進する。Ｓ／Ｄ領域は、抵抗率を減少するために、付加的なドーピングを必要とする。これらの埋め込みの間、これらの領域における応力を維持するために、Ｇｅ−またはＣ−をドープしたＳ／Ｄ領域のダメージを最小にすることが好ましい。そのような場合、上昇した／高温の温度での埋め込みは、埋め込んだ領域のアモルファス化が大変少ないため、有用である。さらにまた、一部分（埋め込みの後部に向かう部分）が低温度で実施される場合、基板の表面はほとんど欠陥を有していない。低温での埋め込みは、本質的に、表面でほとんど欠陥を発生しない。このことが、ケイ素化合物内での欠陥生成、または、ＩＣの連続するプロセス中での接触形成、を減少させる。上述した例では、エピタキシャル成長したシリコンでも効果を記載したが、同様の効果は、多結晶シリコン、高い誘電率を有する材料（ｈｉｇｈ−ｋ材料）、金属および誘電体のような、他の材料でも達成される。
【００２８】
イオン埋め込み中に、変化した温度プロファイルを必要とする他の実施例は、また、本発明の範囲内である。例えば、図６Ａ−Ｅに示されたような温度プロファイルは、応用例でも使用することができる。これらのプロファイルは、ステップ関数、放物曲線および逆放物曲線、双曲線およびランプ関数を含む。
【００２９】
ここで記載される温度の変更は、複数の方法を使用して実施することができる。ある実施例では、イオン埋め込みプロセスは、２つあるいはそれ以上の独立した埋め込みプロセスに分離される。例えば、図４に示したプロファイルは、サイクルの一部分に対して公知の低温埋め込み技術を使用して基板に埋め込むことによって、達成することができる。この方法は、不連続な温度プロファイル、および、２つの温度での埋め込み間の付加的な追加時間、の結果となる。
【００３０】
基板の温度を変更する第２の方法は、その上に基板が置かれるプラテンの温度コントロールを通じて行われる。ある実施例において、気体または液体からなる流体をプラテンを通って通過させるために使用される導管が、プラテン内に存在する。流体のタイプおよびその温度に従って、この行動はプラテンを冷却したり加熱したりする。例えば、図４に示す埋め込み中、液体窒素などの冷媒を、埋め込みプロセスの最初の部分の間、導管を通って通過させることができる。温度の傾斜は、埋め込み物からの熱で基板およびプラテンを温めることによって達成される。水のような第２の流体を、その後その最大温度を維持するように、プラテンを通って通過させる。
【００３１】
基板の温度を変更する第３の方法は、プラテンの温度を上昇させるために、ＩＲランプまたはレーザーの様な外部加熱装置の使用を含む。加熱は、電源を入れることでプラテンそのためウェハー基板を加熱する、プラテンに埋め込まれた抵抗加熱装置を通して、達成することができる。あるいは、加熱は、誘導結合された加熱装置をしようして実施することもできる。このシナリオでは、冷媒は、上述した埋め込みの最初の部分の間、プラテンを通って通過する。しかしながら、温度上昇は、加熱装置により基板の表面を暖めることにより、達成される。加熱装置の使用時には、プラテンを通る流体の流れは停止される。
【００３２】
他の実施例において、加熱装置および冷媒は、所望の温度の傾斜を得るために同時に使用される。例えば、急な温度傾斜では、加熱装置をしようし、プラテンを通る流体の流れを中止する。より緩やかな温度の傾斜では、加熱装置を使用し、プラテンを通る流体の流れを、同じ温度またはコントロールした変更した温度で、連続する。
【図１】
0005543473.tif 000002
【図２】
0005543473.tif 000003
【図３】
0005543473.tif 000004
【図４】
0005543473.tif 000005
【図５】
0005543473.tif 000006
【図６Ａ】
0005543473.tif 000007
【図６Ｂ】
0005543473.tif 000008
【図６Ｃ】
0005543473.tif 000009
【図６Ｄ】
0005543473.tif 000010
【図６Ｅ】
0005543473.tif 000011