(57)【特許請求の範囲】
【請求項１】
ＤＣ電圧入力をＡＣ電圧出力に変換するように構成された複数の異なるブリッジ回路と、
インダクタと、
前記複数の異なるブリッジ回路から出力される平均電圧を推定し、前記複数の異なるブリッジ回路から出力される電流を制御し、
前記推定された平均出力電圧を供給するために必要なブリッジ回路の個数を特定し、
次のスイッチング期間中に前記特定されたブリッジ回路を制御して、前記推定された平均出力電圧に対応する合成インバータ出力電圧を生成するように構成されたプロセッサと、を備え、
Ｔｐｅｒｉｏｄをスイッチング期間［ｎ，ｎ＋１］、
Ｖｏｐ＿ａｖ［ｎ］を前記スイッチング期間［ｎ，ｎ＋１］における前記平均出力電圧、
Ｖｇｒｉｄ＿ａｖ［ｎ］を前記スイッチング期間［ｎ，ｎ＋１］における平均グリッド電圧、
Ｉｌｏａｄ［ｎ］をサンプリング点［ｎ］において測定された前記インダクタを流れる負荷電流、
Ｉｒｅｆ［ｎ＋１］をサンプリング点［ｎ＋１］における基準電流、
Ｌを前記インダクタのフィルタインダクタンスとすると、
前記平均出力電圧が、
0005421904.tif 000007
により推定されることを特徴とするステップ波電力変換装置。
【請求項２】
前記プロセッサは、さらに
前記推定された出力電圧と等しいかまたはこれをちょうど超えるブリッジ回路の合成出力電圧を特定し、
前記推定された平均出力電圧を超える前記合成出力電圧があればそれに比例して前記次のスイッチング期間に対するデューティーレイシオを決定し、
前記特定されたブリッジ回路のうちの１つを除くすべてを前記次のスイッチング期間の全期間でオンにし、前記特定されたブリッジ回路の残りを前記特定されたデューティーレイシオに従い前記次のスイッチング期間中オンにするように構成されている、
請求項１に記載のステップ波電力変換装置。
【請求項３】
前記ブリッジ回路の残りは、前記特定されたデューティーレイシオに従い前記次のスイッチング期間中パルス幅変調される、
請求項２に記載のステップ波電力変換装置。
【請求項４】
前記プロセッサは、さらに
特定されなかった残りのブリッジ回路を前記次のスイッチング期間中分路するように構成されている、
請求項１に記載のステップ波電力変換装置。
【請求項５】
前記複数の異なるブリッジ回路とグリッド電圧との間に接続される１以上の変圧器をさらに備えた、請求項１に記載のステップ波電力変換装置。
【請求項６】
前記インダクタは、前記ブリッジ回路と前記１以上の変圧器の対応する一次巻線との間に接続されている請求項５に記載のステップ波電力変換装置。
【請求項７】
前記推定された平均出力電圧は、測定された負荷電流を基準電流に追従させるために算出される、請求項１に記載のステップ波電力変換装置。
【請求項８】
前記ブリッジ回路のそれぞれは、それぞれ直接に配置され、ＤＣ入力電圧の両端に接続される２つのゲート対を備え、前記ブリッジ回路のそれぞれについて、対応する変圧器の一次巻線の第１の端部は、前記２つのゲート対のうちの第１のゲート対の間に接続され、前記一次巻線の第２の端部は、前記２つのゲート対のうちの第２のゲート対の間に接続される、請求項１に記載のステップ波電力変換装置。
【請求項９】
インダクタを備えるパワーインバータ内の複数の異なるブリッジ回路を用いて１以上のＤＣ電圧源を電力網に接続するためにＡＣ電圧に変換し、
スイッチング期間に対して測定された電力網電圧および測定されたインバータ負荷電流に従い、前記インバータに対して次のスイッチング期間中の出力電圧を予測し、
次のスイッチング期間に対して前記予測された出力電圧を実質的に生成するためにどのブリッジ回路が必要となるかを特定し、
前記特定されたブリッジ回路を作動させ、特定されなかったブリッジ回路に対して出力を分路（shunting）し、実質的に前記予測された出力電圧を出力する方法であって、
Ｔｐｅｒｉｏｄをスイッチング期間［ｎ，ｎ＋１］、
Ｖｏｐ＿ａｖ［ｎ］を前記スイッチング期間［ｎ，ｎ＋１］における前記平均出力電圧、
Ｖｇｒｉｄ＿ａｖ［ｎ］を前記スイッチング期間［ｎ，ｎ＋１］における平均グリッド電圧、
Ｉｌｏａｄ［ｎ］をサンプリング点［ｎ］において測定された前記インダクタを流れる負荷電流、
Ｉｒｅｆ［ｎ＋１］をサンプリング点［ｎ＋１］における基準電流、
Ｌを前記インダクタのフィルタインダクタンスとすると、
前記平均出力電圧が、
0005421904.tif 000008
により推定されることを特徴とする方法。
【請求項１０】
さらに、次のスイッチング期間の終了時のインバータ負荷電流値が実質的にそのスイッチング期間の終了時の基準電流値に等しくなるように、前記予測された出力電圧を算出する、請求項９に記載の方法。
【請求項１１】
さらに、
各スイッチング期間に対して前記出力電圧を繰り返し予測し、
各スイッチング期間に対して繰り返し予測された前記出力電圧を実質的に生成するためにどのブリッジ回路が必要となるかを繰り返し特定し、
各スイッチング期間に対して前記繰り返し特定されたブリッジ回路を作動させて実質的に前記繰り返し予測された出力電圧を生成する、
請求項９に記載の方法。
【請求項１２】
さらに、
前記特定されたブリッジ回路に対して前記合成出力電圧を算出し、
前記予測された出力電圧を超える前記合成出力電圧があればそれに従ってデューティーレイシオを算出し、
前記算出されたデューティーレイシオに比例して前記特定されたブリッジ回路の１つを前記次のスイッチング期間中オンにする、
請求項９に記載の方法。
【請求項１３】
前記特定されたブリッジ回路の１つからパルス幅変調された出力電圧を前記次のスイッチング期間中生成し、他の特定されたブリッジ回路に対して一定の正または負の出力電圧を前記次のスイッチング期間中生成する、請求項１２に記載の方法。
【請求項１４】
さらに、個々のブリッジ回路からの前記出力電圧を合成する前に前記個々のブリッジ回路から出力された電流をフィルタする、請求項９に記載の方法。
【請求項１５】
１以上の変圧器が、対応するブリッジ回路に接続される異なる一次巻線と、前記電力網に接続される１以上の二次巻線とを含み、さらに、前記出力電圧を前記１以上の変圧器の対応する一次巻線に供給する前に前記ブリッジ回路から出力される電流をフィルタする、請求項１４の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、「新しいインバータトポロジ」という名称で２００７年６月４日に提出された米国仮出願第６０／９４１，９３９号および「マルチレベル電力網接続型インバータのためのロバスト電流制御ＰＷＭ方式」という名称で２００７年６月１３日に提出された米国仮出願第６０／９４３，８１８号に基づく優先権を主張する。これらの出願の内容はすべて参照により本願の一部をなす。
【０００２】
本出願は概して電力変換に関するものである。
【背景技術】
【０００３】
ＤＣ電圧をステップ波ＡＣ出力に変換するステップ波電力変換装置としては様々なものが存在する。ステップ波電力変換装置は、ステップ波出力の各ステップに対して異なる変圧器を用いている。これらの異なる変圧器の一次巻線は、ブリッジ回路を介してＤＣ電源に電気的に接続される。ブリッジ回路のゲートにより一次巻線を流れる電流を制御して二次巻線から出力されるＡＣのステップを生成する。
【０００４】
残念なことに、ステップ波電力変換装置は、サイズが大きく、ステップごとに複数の変圧器を必要とするものである。また、ＡＣ出力におけるステップの総数は、出力を生成するために使用される変圧器の数に直接対応している。三相ＡＣ波形出力においてより良い解決策を得るためには、電力変換装置にさらに多くの変圧器を加えなければならず、さらにその大きさが増してしまう。
【０００５】
電力変換装置のもう１つの短所は、ＡＣ波形出力を形成するために単に正および／または負のブロックステップを加える結果、ステップ波ＡＣ出力が一般的に塊状になりがちである点である。多くの用途においては塊状のＡＣ波形であっても許されるが、綿密に調整されたＡＣ電源を用いて電力を供給するとより良く機能し、より長持ちするコンピュータやテレビなど多くの近代的な電子機器における使用に対しては、塊状のＡＣ波形は望ましいものとは言えない。
【０００６】
インバータパワー特性にとって電流制御は重要である。電圧型インバータ（ＶＳＩ）の電流を調整するために使用される主要な３つの技術は、ヒステリシス、ランプ比較、および予測電流制御である。ヒステリシス電流コントローラは、基準に対して負荷電流を比較する際にヒステリシスを利用する。ランプ比較コントローラは、誤差電流信号を三角搬送波と比較し、インバータゲートパルスを生成する。予測コントローラは、測定された電流を基準電流に追従させるために必要なインバータ電圧を算出する。
【０００７】
予測コントローラは、歪みを最小限にしつつ、より正確な電流制御ができるという利点を有しており、デジタルプラットフォーム上で十分に実現することも可能である。他方で、予測コントローラは、より多くの計算資源を必要とし、またシステムパラメータについての深い知識を必要とし、負荷パラメータの誤った同定に影響を受けやすい。また、予測電流制御方式のなかにはステップ波インバータ用に設計されていないものもある。
【図面の簡単な説明】
【０００８】
【図１】図１は、単相グリッド接続フルブリッジ電圧型インバータの模式図である。
【図２】図２は、スイッチング期間に対するサンプリング点を示す図である。
【図３】図３は、単相グリッド接続ステップ波インバータの模式図である。
【図４】図４は、図３に示されるステップ波インバータにより生成される電圧波形の模式図である。
【図５Ａ】図５Ａおよび図５Ｂは、図３に示されるステップ波インバータを用いてどのように予測電流制御が行われるかを示すフロー図である。
【図５Ｂ】図５Ａおよび図５Ｂは、図３に示されるステップ波インバータを用いてどのように予測電流制御が行われるかを示すフロー図である。
【図６】図６は、ステップ波変換装置における変圧器の一次側および二次側の電圧波形を示している。
【図７】図７は、ステップ波変換装置における変圧器の一次側および二次側における１つの電圧パルスを示している。
【図８】図８は、一次側電流フィルタリングインダクタを有する単相グリッド接続ステップ波インバータの模式図である。
【図９】図９は、一次側インダクタを対応する変圧器と一体化した他の実施形態を示している。
【図１０】図１０は、単一の変圧器と複数の一次側インダクタとを用いたステップ波インバータの他の実施形態を示している。
【発明を実施するための形態】
【０００９】
マルチレベルグリッド接続インバータのための電流制御パルス幅変調（ＰＷＭ）方式
新規な電流制御予測方式は、マルチレベル電力網接続インバータを用いて行われる。この予測方式は、複数のブリッジの出力を組み合わせてマルチレベル出力波形を得るＨブリッジを利用する任意のマルチレベルインバータトポロジとともに使用することができる。例えば、この予測方式は、カスケード式マルチレベル電圧型インバータとともに使用することができ、また、互いに分離したフルブリッジの出力を変圧器を介して合成するインバータとともに使用することもできる。すなわち、この電流制御予測方式は、２００１年３月６日に発行された米国特許第６，１９８，１７８号に記載されたステップ波パワー変換装置トポロジを用いて実現することができる。この特許の内容はすべて参照により本願の一部をなす。
【００１０】
単相フルブリッジ電圧型インバータ
図１は、単相フルブリッジインバータ１０を示すものである。２対のトランジスタスイッチＳ１／Ｓ２およびＳ３／Ｓ４は、それぞれ直流（ＤＣ）電圧源ＶＤＣの両端に直列に接続されている。ダイオードＤ１〜Ｄ４は、それぞれ対応するトランジスタスイッチＳ１〜Ｓ４の両端に接続されている。トランジスタＳ１〜Ｓ４は、デジタル信号プロセッサ（ＤＳＰ）１２により制御され、フルブリッジインバータ１０の出力電圧Ｖｏｐを生成するために用いられる。インダクタＬは、トランジスタ対Ｓ３／Ｓ４の中間部と電源電圧グリッド（Ｖｇｒｉｄ）の第１極とに接続される。電源グリッドの第２極は、トランジスタ対Ｓ１／Ｓ２の中間部に接続される。負荷電流Ｉｌｏａｄは、インダクタＬを通ってＶｏｐからＶｇｒｉｄに流れる。
【００１１】
パワートランジスタＳ１〜Ｓ４は、ＤＳＰ１２によりオンおよびオフされ、＋ＶＤＣ、０、または−ＶＤＣに等しい出力電圧Ｖｏｐを生成する。例えば、トランジスタＳ３およびＳ２をオンにし、トランジスタＳ１およびＳ４をオフにすると、出力電圧Ｖｏｐ＝＋ＶＤＣが生成される。トランジスタＳ１およびＳ４をオンにし、トランジスタＳ２およびＳ３をオフにすると、出力電圧Ｖｏｐ＝−ＶＤＣが生成される。トランジスタＳ１およびＳ３を同時にオンにし、トランジスタＳ２およびＳ４を同時にオンにすると、ブリッジ出力電圧Ｖｏｐ＝０が生成される。ゼロ出力電圧Ｖｏｐ＝０のときは、インバータ１０の分路（shunting）とも呼ばれる。
【００１２】
図１に示される簡易接続図から、インバータの負荷電流（Ｉｌｏａｄ）は、Ｖｇｒｉｄをグリッド電圧、Ｖｏｐをインバータ出力電圧、Ｌをフィルタインダクタンスとすると、以下の等式で決定される。
【００１３】
【数１】
0005421904.tif 000002
（１）
【００１４】
図１のインバータ１０が一定のスイッチング周波数で動作しているとすると、スイッチング期間は、一定値Ｔｐｅｒｉｏｄである。Ｖｏｐ＿ａｖ［ｎ］およびＶｇｒｉｄ＿ａｖ［ｎ］をそれぞれスイッチング期間［ｎ，ｎ＋１］にわたる平均インバータ出力電圧および平均グリッド電圧とし、Ｉｌｏａｄ［ｎ＋１］、Ｉｌｏａｄ［ｎ］をそれぞれサンプリング点［ｎ＋１］および［ｎ］で測定された負荷電流とすると、スイッチング期間［ｎ，ｎ＋１］において、等式（１）は以下のような離散形に書くことができる。
【００１５】
【数２】
0005421904.tif 000003
（２）
【００１６】
改良された予測制御方法の制御原理が図２に示されている。サンプリング点（点Ａ）は、制御点（点Ｂ）よりも制御遅延の時間だけ手前に設定されている。サンプリング点と制御点との間の遅延が非常に短いので、サンプリング点［ｎ］（点Ａ）においてサンプリングされたグリッド電圧とインバータ電流が、制御点［ｎ］（点Ｂ）における値と等しいと仮定することができる。このため、要求されているインバータの出力電圧をコントローラが予測するために、電流Ｉｌｏａｄ［ｎ］の測定値およびグリッド電圧Ｖｇｒｉｄ＿ａｖ［ｎ］を利用することができる。予測制御アルゴリズムは、スイッチング期間［ｎ，ｎ＋１］にわたる予測平均出力電圧に対して以下の式を与える。
【００１７】
【数３】
0005421904.tif 000004
（３）
【００１８】
上述したように、等式（１）に示された予測制御の１つの目的は、測定された電流Ｉｌｏａｄを基準電流Ｉｒｅｆに追従させるのに必要なインバータ電圧を算出することである。すなわち、ＤＳＰ１２は、［ｎ−１］および［ｎ］の時点でサンプリングされた値を使用し、スイッチング期間［ｎ，ｎ＋１］の最後に負荷電流Ｉｌｏａｄ［ｎ＋１］が基準電流Ｉｒｅｆ［ｎ＋１］に等しくなるようにする。
【００１９】
ブリッジに対するデューティーレイシオＤ［ｎ］は、以下の式により算出される。
【００２０】
【数４】
0005421904.tif 000005
（４）
【００２１】
マルチブリッジインバータ処理を行うステップ波電力変換装置
図３は、単相出力電圧２２に対してＮ個のフルブリッジ１５（ブリッジ＃１〜ブリッジ＃Ｎ）を有するステップ波インバータ２０を示している。各フルブリッジ１５は、ＤＣ源１４から電力の供給を受ける。各ブリッジ１５のスイッチングは、ＤＳＰ１２により他のブリッジとは独立して制御され、各ブリッジ＃１〜ブリッジ＃Ｎの出力は、対応する変圧器Ｔ１〜ＴＮにそれぞれ供給される。各変圧器１６の出力電圧比は１：Ｒである。変換装置２０の合成出力電圧２２は、インダクタンスフィルタ８２を介して負荷８４に供給される。負荷８４の両端にはキャパシタンスフィルタ８０が接続されている。
【００２２】
図３および図４を参照すると、変圧器Ｔ１〜ＴＮの二次巻線１６Ａは直列に接続され、マルチレベル出力電圧２２を生成している。Ｎ個のブリッジ１５を有するインバータ２０について、出力電圧２２として（２Ｎ＋１）個の出力レベルが得られる。図３のそれぞれの変圧器１６の二次巻線１６Ａにおける出力電圧２２の大きさは（Ｒ＊ＶＤＣ）によって得られる。また、図４にも示されているように、ブリッジ回路１５のうちの１つからの出力電圧は、スイッチング期間デューティーサイクルの異なる比率でパルス幅変調（ＰＷＭ）されている。
【００２３】
例えば、１つ目の正の出力レベルＶｄ，１は、単一のブリッジ回路１５が、対応するＤＣ入力電圧１４をパルス幅変調し、出力電圧２２の第１の正のステップを形成することを表していると考えられる。２つ目の正の出力レベルＶｄ，２は、２つのブリッジ回路１５がそれぞれ出力１８において正の電圧ＶＤＣを出力し、インバータ出力電圧２２の第２の正のステップを形成することを表していると考えられる。２つのブリッジ回路のうちの一方は、電圧２２の第２のステップ全体に対して正の出力電圧ＶＤＣを生成し、２つのブリッジ回路１６のうちの他方はＶＤＣをパルス幅変調している。同様に、負の出力レベル−Ｖｄ，１は、単一のブリッジ回路１５がＶＤＣを負の方向にパルス幅変調していることを表していると考えられる。２つ目の負の出力レベル−Ｖｄ，２は、２つのブリッジ回路１５がそれぞれブリッジ出力１８にＶＤＣを負の方向で接続していることを表していると考えられ、一方のブリッジ１５が−ＶＤＣを出力し、他方のブリッジ１５が第２の負のステップ全体に対して−ＶＤＣをパルス幅変調している。
【００２４】
図３の変圧器Ｔ１〜ＴＮの二次巻線１６Ａの出力２２で見られる出力電圧レベルが以下の等式により与えられる。負の値は、ＶＤＣにより与えられた出力電圧をブリッジ１５が反転させることにより生成される。
【００２５】
【数５】
0005421904.tif 000006
（５）
【００２６】
変圧器Ｔ１〜ＴＮを用いないインバータトポロジもあることは理解されるべきである。例えば、各ブリッジ回路１５が、その出力電圧１８を図１に示されるような負荷またはＶｇｒｉｄ８４に直接接続する場合がある。変圧器１６を用いないカスケード式電圧型インバータについては、Ｒ＝１を代入することにより上記等式を修正することができる。
【００２７】
図５Ａおよび図５Ｂは、Ｎ個のブリッジ、すなわち（２Ｎ＋１）個のレベルを有する、図３に示されるマルチレベルインバータ構成に予測電流制御がどのように拡張されるのかを示している。また、図５Ａおよび図５Ｂのフロー図では、異なるブリッジ＃１〜＃Ｎについてインバータスイッチング期間中のデューティーレイシオを算出している。
【００２８】
処理５０においてＤＳＰ１２は、次のスイッチング期間［ｎ，ｎ＋１］における平均出力電圧Ｖｏｐ＿ａｖ［ｎ］を上記等式（３）を用いて予測する。処理５２において、予測された出力電圧Ｖｏｐ＿ａｖ［ｎ］の符号がＤＳＰ１２により決定される。処理５４，６０，６６，および７２において、Ｖｏｐ＿ａｖ［ｎ］の大きさが、等式（５）で記載される異なるインバータ出力電圧レベルと比較される。例えば、ＤＳＰ１２は、推定された出力電圧Ｖｏｐ＿ａｖ［ｎ］と等しいかこれをちょうど超える出力電圧２２を生成するために作動させる必要のあるブリッジ回路の個数を決定する。換言すれば、Ｖｏｐ＿ａｖ［ｎ］が合成出力電圧２２以下になるまで、異なるブリッジ回路１５からの電圧が増加的に合成される。
【００２９】
その後、処理５８，６４，７０，または７６において、次のスイッチング期間についてブリッジ回路１５の特定の組み合わせの１つに対してデューティーレイシオが算出される。記号Ｄ１，Ｄ２．．．ＤＮは、それぞれブリッジ＃１、ブリッジ＃２．．．ブリッジ＃Ｎに対するデューティーレイシオを表している。
【００３０】
例えば、処理５４において、ＤＳＰ１２は、単一のブリッジ回路１５から出力された電圧Ｖｄ，１とＶｏｐ＿ａｖ［ｎ］の大きさを比較する。Ｖｏｐ＿ａｖ［ｎ］がＶｄ，１以下である場合には、処理５６においてデューティーレイシオ電圧がＶ０＝｜Ｖｏｐ＿ａｖ［ｎ］｜に設定される。これに伴い、処理５８において、単一のブリッジ回路１５に対する次のスイッチング期間［ｎ，ｎ＋１］中のデューティーレイシオが、Ｖ０とブリッジ＃１からの出力電圧との比（Ｄ１［ｎ］＝Ｘ＊（Ｖ０／Ｖｄ，１））に設定される。Ｖｏｐ＿ａｖ［ｎ］がＶｄ，１未満である場合、残ったブリッジ回路＃２．．．ブリッジ＃Ｎは、そのＤＣ入力電圧１４を分路（shunt）する。換言すれば、ブリッジ＃２．．．ブリッジ＃Ｎについての対応するデューティーサイクルＤ２［ｎ］、Ｄ３［ｎ］、．．．ＤＮ［ｎ］が０Ｖに分路（shunted）される。
【００３１】
処理５４において、推定された出力電圧Ｖｏｐ＿ａｖ［ｎ］がＶｄ，１よりも大きい場合には、処理６０において、Ｖｏｐ＿ａｖ［ｎ］が２つのブリッジ回路１５からの合成出力電圧Ｖｄ，２と比較される。Ｖｏｐ＿ａｖ［ｎ］がＶｄ，２以下である場合には、処理６２においてＶｏ＝｜Ｖｏｐ＿ａｖ［ｎ］｜−Ｖｄ，１とされる。処理５４においてＶｏｐ＿ａｖ［ｎ］がＶｄ，１よりも大きかったので、処理６４において、ブリッジ回路＃１に対するデューティーサイクルＤ１［ｎ］がＤ１［ｎ］＝Ｘ＊１に設定される。換言すれば、１つ目のブリッジ回路＃１が次のスイッチング期間［ｎ，ｎ＋１］の全期間でオンにされる。
【００３２】
ブリッジ回路＃２に対するデューティーサイクルＤ２［ｎ］は、ＤＳＰ１２により比Ｄ２［ｎ］＝Ｘ＊（Ｖｏ／Ｖｄ，１）となるように設定される。Ｖｏｐ＿ａｖ［ｎ］はＶｄ，２以下であるので、ブリッジ＃３，ブリッジ＃４．．．ブリッジ＃Ｎに対するデューティーサイクルＤ３［ｎ］，Ｄ４［ｎ］，．．．，ＤＮ［ｎ］は、それぞれＤ３［ｎ］，Ｄ４［ｎ］，．．．，ＤＮ［ｎ］＝０となるように次のスイッチング期間［ｎ，ｎ＋１］において分路（shunted）される。処理６６および７２において、Ｖｏｐ＿ａｖ［ｎ］の値に基づき、合成インバータ出力電圧がＶｏｐ＿ａｖ［ｎ］を超えたと判断されるまで各スイッチング期間において同様の電圧比較をしてもよい。処理６８／７０、７４／７６、または７８において、それぞれデューティーサイクルの算出が同様に行われる。
【００３３】
図５Ａおよび図５Ｂにおいてなされる処理により、電力網に接続されたインバータに対するＤＳＰ電流制御が改善される。これらの処理は、Ｈ−ブリッジを用いる任意のマルチレベルインバータトポロジとともに用いることができ、これらの処理により、マルチレベル出力波形を得るためにブリッジの出力を追加することができる。例えば、図５Ａおよび図５Ｂにおける処理は、カスケード式マルチレベル電圧型インバータとともに使用することができ、また、互いに分離したフルブリッジの出力を変圧器を介して合成するインバータとともに使用することもできる。
【００３４】
この電流制御方式は、テキサス・インスツルメンツＴＭＳ３２０Ｆ２４０７ＡＤＳＰを用いた４つのＨ−ブリッジを有するステップ波インバータに対して実施することができる。もちろん、他の任意のプログラマブルコントローラ１２を用いることもできる。図５における処理を行うのに必要な総計算時間を測定したところ、１１マイクロ秒未満であった。マルチレベル電流制御に対するこの計算時間は、単一のブリッジ予測処理に対して測定された１０マイクロ秒の時間遅延と同じである。
【００３５】
誘導性フィルタリング
新しい誘導性フィルタリングトポロジにより、複数のＨ−ブリッジおよび磁性部品を用いたインバータのクラスが改善される。この新しいトポロジとその利点を、図３に示されるようなＮ個のブリッジを有する単相電力網接続型ステップ波変換装置との関連で説明する。図３のステップ波変換装置２０における変圧器１６に対応する波形が図６および図７に示されている。
【００３６】
図６における電圧波形２５０は、図３の一次側１６Ｂで受ける電圧であり、図６における電圧波形２５２は、図３の対応するＨ−ブリッジ１５に接続された変圧器１６のうちの１つの二次側１６Ｂから出力された電圧である。ＡＣグリッドの時間スケールは、６０ヘルツグリッドに対して１６．６ミリ秒である。図６において、ＶＤＣの大きさのＤＣ源１４に対して、変圧器１６の一次側１６Ｂでは、パルス幅変調（ＰＷＭ）されたＶＤＣの大きさの波形が得られ、変圧器１６の二次側に対する一次側の巻数比をＲとするとＶＤＣ＊Ｒの大きさで同じ波形が二次側１６Ａに加えられることがわかる。
【００３７】
図６のＰＷＭ波形２５０および２５２は、変圧器１６および電力変換装置２０の両方の設計および処理に対するいくつかの問題を示している。まず、スイッチング波形は典型的に数キロヘルツのオーダーであり、変圧器１６において高い音響雑音を生じ得る。第二に、ＰＷＭ処理により、変換装置２０が高い電磁雑音を生じる。これは、一次側および二次側波形２５０および２５２に対して単一のパルス２５４および２５６の立ち上がり端がそれぞれ示されている図７に示されている。
【００３８】
一次側電圧２５４ははっきりしたステップ２５４であるが、二次側電圧のステップ２５６は、数百キロヘルツから数メガヘルツのオーダーの高周波振幅２６０となっていることがわかる。この高周波リンギング（ringing）２６０は、変換装置２０により生成される電磁干渉（ＥＭＩ）の一因となる高周波ノイズを生じる。このＥＭＩノイズの生成を制御することは非常に難しく、グリッドに入るＥＭＩを低減する最良の方法の１つは、高価でかさばるＥＭＩフィルタを用いてＥＭＩを減衰させることである。図６に示されるＰＷＭ処理も変圧器１６を飽和させる（saturate）傾向がある。
【００３９】
これらの問題に着目し、新しい電力変換装置トポロジは、複数のブリッジおよび変圧器という基本的な思想はそのままに、上述した問題を解決するものである。以下、この電力変換装置トポロジについて電力網接続の用途に関して述べるが、このトポロジはスタンドアロン型インバータの用途にも用いることができる。
【００４０】
図８は、複数のフルブリッジ（またはＨ−ブリッジ）１５を用いたインバータ１００を示している。ブリッジ＃１〜ブリッジ＃Ｎの出力ＯＰ＿１〜ＯＰ＿Ｎは、それぞれ対応するインダクタＬ１〜ＬＮを介して対応する変圧器Ｔ１〜ＴＮに接続されている。変圧器１６の二次巻線１６Ａは、互いに直列に接続されている。一例として、各インダクタ１７は、およそ０．２５〜１．０ヘンリーである。
【００４１】
先に図３に示されたＤＳＰ１２は、各ブリッジ＃１〜ブリッジ＃Ｎにおいて異なるパワートランジスタ１１０を独立して切り替えるために使用され、図６において述べたようなパルス幅変調を使用することができる。インバータ１００がＡＣ負荷に電力を供給するオフグリッド（off-grid）の用途においては、位相シフトキャリアＰＷＭ（ＰＳＣＰＷＭ）を用いることができる。また、インバータ１００がＡＣ電流を電力網に注入する電力網接続型処理に対しては、図１〜図５において述べたような電流制御方式を使用することもできる。
【００４２】
Ｎ個のフルブリッジ１５とＮ個の変圧器１６による電力網接続の用途については、Ｎ個の二次巻線１６Ａにグリッド電圧１０２が等しく分配されることがわかる。このため、二乗平均（ＲＭＳ）グリッド電圧Ｖｇｒｉｄに対して、各二次巻線１６ＡではＶｇｒｉｄ／Ｎとなり、各一次側電圧はＶｇｒｉｄ／（Ｎ＊Ｒ）となる。
【００４３】
巻線電圧は、図６および図７に示されるステップ波変換装置についてのＰＷＭ波形と比べると、正弦的に変化する。このように、図８におけるトポロジは、巻線１６Ａおよび１６Ｂの両端に正弦電圧を印加することにより、ＰＷＭの下での変圧器処理の欠点を解消することができる。すなわち、図８における変圧器１６の音響雑音が著しく低減され、リンギングにより生じたＥＭＩノイズもなくなる。正弦的な処理であるため、変圧器Ｔ１〜ＴＮを従来の方法で設計することができ、ＰＷＭ処理について特別な考慮をする必要もない。
【００４４】
図９は、同一のアセンブリ１２０においてどのようにインダクタＬ１〜ＬＮをそれぞれ変圧器Ｔ１〜ＴＮと一体化するのかを示している。必要とされるフィルタインダクタンスＬを変圧器Ｔの磁性コア構造に組み込むことにより磁性構成要素を一体化することができる。この方式によれば、それぞれ、一体化されたインダクタンスＬを有する変圧器ＴからなるＮ個の磁性構成要素となる。アセンブリ１２０をそれぞれ、インダクタンスＬとこれに対応する変圧器Ｔとを同一の格納容器またはアセンブリに含むように製造してもよい。
【００４５】
図１０は、単一の変圧器１２５と複数のインダクタＬ１〜ＬＮとを用いることにより、提案されたトポロジを実現する他の実施方法を示している。この方式によれば、変圧器１２５の構成は、１つの二次巻線１３０と、それぞれブリッジ回路１５の１つに対応する複数の一次巻線１３２とからなる。図１０に示されたトポロジによれば、Ｎ個のインダクタＬ１〜ＬＮと１つの変圧器１２５となる。必要とされるインダクタンスＬ１〜ＬＮを一体化するように単一の変圧器１２５を構成することができ、この場合には電力変換装置内には１つだけの磁性構成要素となる。
【００４６】
一次側１３２にインダクタＬ１〜ＬＮを用いることにより、異なるブリッジ＃１〜＃Ｎを効果的に分離し、同一の変圧器１２５に接続されていても各ブリッジ１５を独立して動作させることができる。上述したように、インダクタＬ１〜ＬＮの位置により、変圧器１２５の二次側１３０を直接グリッド１０２に接続させることもできる。
【００４７】
上述したステップ波電力変換装置（ＳＷＰＣ）は、電力を単一のＤＣ源からＡＣ電力に変換するだけにとどまらず広い範囲で利用される。そのような利用方法の１つとして、それぞれの電源が最適な効率で動作できるようにこれらを分離しつつ、単一のＳＷＰＣを介して複数の電源を統合、一体化、および管理制御することが挙げられる。ＳＷＰＣに接続される電源には、ディーゼルまたはガス発電機、風力タービン、太陽（ＰＶ）電池アレイ、水力発電機、電池、ガスタービン発電機、燃料電池などが含まれる。
【００４８】
さらに他の利用方法としては、バックアップ電源供給システムを構成する電源の統合、分離、および管理をはじめとしたバックアップ電源供給におけるものが挙げられる。他の利用方法としては、分散型発電モードで設置された発電機の電力を管理することが挙げられる。他の利用方法としては、グリッド端およびインライン電圧および電力品質調整が挙げられる。さらなる利用方法としては、標準的な６０Ｈｚまたはカスタマイズされた周波数調整、要求に応じてグリッドまたはオフグリッド負荷に無効電力を供給できること、および各用途について必要に応じてカスタマイズされ最適化されたプログラマブルマイクロプロセッサコントローラを設けることが挙げられる。
【００４９】
これまでに挙げられた図は、本願の好ましい実施例およびそのような実施例の動作を例示しているものである。これらの図において、ボックスのサイズは種々の物理的な構成要素のサイズを表すことを意図しているものではない。同じ要素が複数の図面に表れているが、同じ要素が表れるすべての図面において同一の参照符号がその要素を示すために用いられている。
【００５０】
種々のユニットのうち、当業者に実施例を理解させるために必要な部分のみが図示され説明されている。示されていない部分および要素は、従来からあるものであり、技術的に周知なものである。
【００５１】
上述したシステムは、その処理の一部または全部を行う専用のプロセッサシステム、マイクロコントローラ、プログラマブル論理機構、またはマイクロプロセッサを利用することができる。上述した処理の一部をソフトウェアで実現し、他の処理をハードウェアで実現してもよい。
【００５２】
便宜上、上記処理は、相互に接続された種々の機能ブロックまたは別個のソフトウェアモジュールとして述べられているが、これは必ずしも必要ではなく、これらの機能ブロックまたはモジュールを、境界のはっきりしない単一の論理機構、プログラムまたは処理に等価的にまとめる場合もある。いずれにしても、機能ブロックおよびソフトウェアモジュールまたはフレキシブルインタフェイスの特徴は、単独で、または他のハードウェアまたはソフトウェア処理との組み合わせで実現することができる。
【００５３】
本発明の原理を好ましい実施形態において述べてきたが、そのような原理を逸脱することなく本発明の構成および詳細を変更できることは明らかである。特許の請求は、次の請求項の精神および範囲に含まれるすべての修正例および変更例についてなされるものである。
【図１】
0005421904.tif 000009
【図２】
0005421904.tif 000010
【図３】
0005421904.tif 000011
【図４】
0005421904.tif 000012
【図５Ａ】
0005421904.tif 000013
【図５Ｂ】
0005421904.tif 000014
【図６】
0005421904.tif 000015
【図７】
0005421904.tif 000016
【図８】
0005421904.tif 000017
【図９】
0005421904.tif 000018
【図１０】
0005421904.tif 000019