(57)【特許請求の範囲】
【請求項１】
第１の端子と、第２の端子と、第１の回路と、第２の回路と、第３の回路とを有し、
前記第１の回路は、無線通信により前記第１の端子及び前記第２の端子を介して、電力が与えられ、
前記第１の回路は、前記第２の回路を保護する機能を有し、
前記第３の回路は、容量を有し、
前記第１の回路は、前記電力の大きさに従って抵抗値が変化する機能を有する第１の素子を有し、
前記第１の素子は、第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、前記第１の端子と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記第２の回路と電気的に接続され、
前記第１のトランジスタのゲートは、前記容量の第１の電極と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記第１の端子と電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第２の回路と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２の端子と電気的に接続され、
前記第２のトランジスタのゲートは、前記容量の第２の電極と電気的に接続されていることを特徴とする半導体装置。
【請求項２】
第１の端子と、第２の端子と、第１の回路と、第２の回路と、第３の回路とを有し、
前記第１の回路は、無線通信により前記第１の端子及び前記第２の端子を介して、電力が与えられ、
前記第１の回路は、前記第２の回路を保護する機能を有し、
前記第３の回路は、第３のトランジスタと、第４のトランジスタと、容量とを有し、
前記第１の回路は、前記電力の大きさに従って抵抗値が変化する機能を有する第１の素子を有し、
前記第１の素子は、第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、前記第１の端子と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記第２の回路と電気的に接続され、
前記第１のトランジスタのゲートは、前記容量の第１の電極と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記第１の端子と電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第２の回路と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２の端子と電気的に接続され、
前記第２のトランジスタのゲートは、前記容量の第２の電極と電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、前記第４のトランジスタのソース及びドレインの一方と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第２の回路と電気的に接続され、
前記第４のトランジスタのソース及びドレインの他方は、前記容量の第２の電極と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
第１の端子と、第２の端子と、第１の回路と、第２の回路と、第３の回路とを有し、
前記第１の回路は、無線通信により前記第１の端子及び前記第２の端子を介して、電力が与えられ、
前記第１の回路は、前記第２の回路を保護する機能を有し、
前記第３の回路は、第３のトランジスタと、第４のトランジスタと、容量と、第１の抵抗と、第２の抵抗とを有し、
前記第１の回路は、前記電力の大きさに従って抵抗値が変化する機能を有する第１の素子を有し、
前記第１の素子は、第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、前記第１の端子と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記第２の回路と電気的に接続され、
前記第１のトランジスタのゲートは、前記容量の第１の電極と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記第１の端子と電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第２の回路と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２の端子と電気的に接続され、
前記第２のトランジスタのゲートは、前記容量の第２の電極と電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、前記第４のトランジスタのソース及びドレインの一方と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第２の回路と電気的に接続され、
前記第４のトランジスタのソース及びドレインの他方は、前記容量の第２の電極と電気的に接続され、
前記第１の抵抗の一方の端子は、前記第２の回路と電気的に接続され、
前記第１の抵抗の他方の端子は、前記第３のトランジスタのゲートと電気的に接続され、
前記第２の抵抗の一方の端子は、前記第１の抵抗の他方の端子と電気的に接続され、
前記第２の抵抗の他方の端子は、前記容量の第２の電極と電気的に接続されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記第１のトランジスタと前記第２のトランジスタの少なくとも一つは、化合物半導体を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は無線通信によりデータの送受信を行う半導体装置に関する。さらに、無線通信に
おいて大電力を受信した場合に半導体装置の素子の特性劣化や破壊を防止することができ
る半導体装置に関する。
【背景技術】
【０００２】
近年、無線通信システムでは応答範囲を拡大するためにリーダ／ライタからＲＦタグへの
電力供給効率を高める研究開発が盛んである。
【０００３】
一般に電力は、電力が放射される地点から観測地点までの距離の二乗に比例して減衰する
。つまり、リーダ／ライタとＲＦタグ間の距離（以下、通信距離という）が近いほどＲＦ
タグに印加される電力は大きく、通信距離が遠いほどＲＦタグに印加される電力は小さい
。
【０００４】
通信距離が遠い場合など、ＲＦタグが受信できる電力が小さい場合であっても正常な通信
をするための一つの手段として、ＲＦタグの消費電力を低減することが求められている。
ＲＦタグの低消費電力化を実現するため、低電圧で駆動するトランジスタを用いることが
多くなってきた。
【０００５】
一方、通信距離が近い場合など、ＲＦタグが受信できる電力が大きい場合にも安定した通
信を行えるように研究開発がすすめられている。（たとえば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３６８６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に記載されているように、入力端子間においてアンテナ回
路と並列に接続されている可変抵抗回路を用いてＱ値を変化させる方法では、通信距離が
近い場合、素子に大電流を流すことによってＲＦタグから送信される信号を読みやすくし
ているので、ＲＦタグ内部の素子に大きな負担がかかっているという問題がある。
【０００８】
また、たとえば、リーダ／ライタとＲＦタグが接触しているときなど通信距離が非常に短
い場合やリーダ／ライタとＲＦタグ間の距離を急に近づけた場合、ＲＦタグは非常に大き
な電力を受信してしまう。特に、低電圧で駆動するトランジスタによって構成された半導
体集積回路を用いたＲＦタグは、大電力を供給されると、素子の特性の劣化または素子の
破壊が起こりやすい。
【０００９】
ＲＦタグが大電力を受信したことによって、ＲＦタグ内部において素子の特性の劣化また
は素子の破壊が起こった結果、ＲＦタグ内部の回路が正常に機能せず、誤作動を起こすこ
とがある。最悪の場合動作しなくなってしまうこともあり得る。
【００１０】
大電力印加による素子の特性の劣化や素子の破壊を防ぐための効果的な手段として、半導
体装置の入力端子にヒューズを接続する方法があるが、ＲＦタグのような低消費電力で動
作する回路の場合、電力の損失が大きくなってしまうため、あまり採用されない。
【００１１】
本発明は、以上のような問題を鑑みてなされたものであり、通信距離が非常に短い場合や
リーダ／ライタとＲＦタグ間の距離を急に近づけた場合にも素子の特性の劣化、素子の破
壊を防ぐことができ、なおかつ電力の損失を抑え、広範囲にわたって通信ができる半導体
装置の提供を課題とする。
【００１２】
さらに本発明は、通信距離が非常に短い場合やリーダ／ライタとＲＦタグ間の距離を急に
短くした場合にも素子の特性の劣化、素子の破壊を防ぐことができ、なおかつ電力の損失
を抑え、広範囲にわたって通信ができる半導体装置の提供を課題とする。
【課題を解決するための手段】
【００１３】
本発明は、半導体装置の入力側に保護回路を設け、アンテナ回路が受信した電力を該保護
回路が受け取るようにする。保護回路は入力される電力の大きさに従ってその抵抗値が変
化する可変抵抗素子を用いる。そして該可変抵抗素子は、半導体装置の入力端子と、保護
回路の後段の回路との間において直列に接続される。
【００１４】
アンテナから電力が半導体装置に入力されると、該電力は保護回路に入力される。保護回
路が有する可変抵抗素子は、入力される電力が大きいほどその抵抗値が高くなり、入力さ
れる電力が小さいほどその抵抗値が低くなる。可変抵抗素子の抵抗値が低いままの場合、
入力された電力は該可変抵抗素子であまり消費されることなく後段の回路に出力される。
逆に可変抵抗素子の抵抗値が高くなると、該可変抵抗素子は半導体装置の入力端子と、保
護回路の後段の回路との間において直列に接続されているので、入力された電力が該可変
抵抗素子で消費される。よって保護回路の後段の回路には、半導体装置に入力された電力
よりも、より小さい電力が入力される。
【００１５】
また可変抵抗素子の抵抗値が高くなることで、アンテナと半導体装置の間においてインピ
ーダンスのマッチングが取れなくなり、反射により半導体装置に入力される電力自体を小
さくすることができる。
【００１６】
なお本発明では、交流を直流に変換するための整流回路部、信号の復調を行う復調回路部
、信号の変調を行う変調回路部など、半導体装置の入力側または出力側に設けられている
回路において、半導体素子として可変抵抗素子を用い、該可変抵抗素子を保護回路として
機能させても良い。
【００１７】
本発明において可変抵抗素子とは、入力される電力の大きさに従って抵抗値が変化する半
導体素子全般を指す。例えば、トランジスタ、ショットキーバリアダイオードなどを、可
変抵抗素子として用いることができる。また入力される電力に従って抵抗値が変化しない
抵抗であっても、該抵抗を複数用い、スイッチング素子で該抵抗の接続を切り替えること
で、可変抵抗素子として機能させることも可能である。また、可変抵抗素子として、複数
のトランジスタを用いてもよい。前記複数のトランジスタは直列に接続されている。また
、前記複数のトランジスタがそれぞれ有するゲート電極は全て接続されている。
【発明の効果】
【００１８】
本発明を用いることで、リーダ／ライタと半導体装置が接触しているときなど通信距離が
非常に短い場合や、リーダ／ライタと半導体装置間の距離を急に近づけた場合には、アン
テナ回路からの電力供給を制限することができ、半導体装置素子の劣化や破壊を防ぐこと
ができる。よって、半導体装置において安定した通信を行うことが可能となり、信頼性の
向上につながる。さらに、内蔵バッテリーより安定した電源を供給することができるため
、アンテナ回路からの電力供給を制限している間も半導体装置を正常動作させることが可
能である。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態を示すブロック図。
【図２】本発明第１の実施例の一構成例を示すブロック図。
【図３】本発明第１の実施例にかかる保護回路の一構成例を示す図。
【図４】本発明第１の実施例にかかるバッテリーを制御するためのフローチャート。
【図５】本発明の半導体装置の作製方法を示す図。
【図６】本発明の半導体装置の作製方法を示す図。
【図７】本発明の半導体装置の作製方法を示す図。
【図８】本発明の半導体装置の作製方法を示す図。
【図９】本発明の半導体装置の作製方法を示す図。
【図１０】本発明の半導体装置及び半導体装置の利用形態を示す図。
【図１１】本発明の半導体装置及び半導体装置の利用形態を示す図。
【図１２】本発明の半導体装置及び半導体装置の利用形態を示す図。
【図１３】本発明第２の実施例にかかる保護回路の一構成例を示す図。
【発明を実施するための形態】
【００２０】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態
様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施
の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するため
の全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り
返しの説明は省略する。
【００２１】
本明細書において接続されているとは、電気的に接続されていることをいう。
【００２２】
本明細書においてバッテリーとは、充電することで連続使用時間を回復できる電池のこと
をいう。
【００２３】
本明細書においてトランジスタは、様々な形態のトランジスタを適用させることができる
。よって、適用可能なトランジスタの種類に限定はない。したがって、非結晶シリコンや
多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半
導体基板やＳＯＩ基板を用いて形成されるトランジスタ、接合型トランジスタ、バイポー
ラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用いたトランジスタ
、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適
用することができる。なお、非単結晶半導体膜には水素またはハロゲンが含まれていても
良い。また、トランジスタが配置されている基板の種類は様々なものを用いることができ
、特定のものに限定されることはない。したがって、たとえば、単結晶半導体基板、ＳＯ
Ｉ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板などに配置
することができる。また、ある基板でトランジスタを形成した後、別の基板にトランジス
タを移動させて配置するようにしても良い。
【００２４】
また、回路を同一基板上に形成することにより、部品点数を減らしてコストを削減し、他
回路部品との接続点数を減らして信頼性を向上させることができる。あるいは、回路の一
部がある基板上に形成されており、回路の別の一部が別基板上に形成されていても良い。
つまり、回路のすべてが同じ基板上に形成されていなくても良い。たとえば、回路の一部
はガラス基板上にトランジスタを用いて形成し、回路の別の一部は単結晶半導体基板上に
形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続してガラス基板
上に配置しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎ
ｄｉｎｇ）やプリント基板を用いてガラス基板と接続しても良い。このように、回路の一
部が同じ基板上に形成されていることにより、部品点数を減らしてコストを削減する、回
路と部品との接続点数を減らして、信頼性を向上させることができる。また、駆動電圧が
高い部分や駆動周波数の高い部分を同じ基板上に形成しないようにすれば、消費電力の増
大を防ぐことができる。
【００２５】
本発明の半導体装置に適用するトランジスタの構成として、たとえば、ゲート本数が２本
以上になっているマルチゲート構造を用いても良い。マルチゲート構造にすることにより
、オフ電流を低減する、トランジスタの耐圧性を向上させて信頼性を良くする、飽和領域
で動作するときに、ソース端子とドレイン端子の間の電圧が変化してもソース端子とドレ
イン端子の間の電流はあまり変化せず、フラットな特性にすることができる。また、チャ
ネルの上下にゲート電極が配置されている構造でも良い。チャネルの上下にゲート電極が
配置されている構造にすることにより、チャネル形成領域が増えるため、電流量を大きく
する、空乏層ができやすくなってＳ値を良くすることができる。また、トランジスタの構
造は、チャネルの上にゲート電極が配置されている構造、チャネルの下にゲート電極が配
置されている構造、正スタガ構造、逆スタガ構造、いずれの構造でも良い。チャネル形成
領域が複数の領域に分かれていても良いし、複数の各チャネル形成領域を間に挟んでいる
ソース領域とドレイン領域が並列に接続されていても良いし、直列に接続されていても良
い。また、チャネル形成領域（もしくはその一部）にソース電極やドレイン電極が重なっ
ていても良い。チャネル形成領域（もしくはその一部）にソース電極やドレイン電極が重
なっている構造にすることにより、チャネルの一部に電荷がたまり、動作が不安定になる
のを防ぐことができる。また、ソース領域およびドレイン領域にＬＤＤ領域があっても良
い。ＬＤＤ領域を設けることにより、オフ電流を低減する、トランジスタの耐圧性を向上
させて信頼性を良くする、飽和領域で動作するときにソース端子とドレイン端子の間の電
圧が変化してもソース端子とドレイン端子の間の電流はあまり変化せず、フラットな特性
にすることができる。
【００２６】
本発明の実施の形態について図１を用いて説明する。
【００２７】
本発明の実施の形態にかかる半導体装置は、少なくとも２つの入出力端子を有する。本明
細書では一方をＩＮ１、他方をＩＮ２と呼ぶ。
【００２８】
実施の形態にかかる半導体装置は、通常は導電性が高く、電気信号にしたがって抵抗値を
変化させることのできる可変抵抗素子を用いた保護回路００１を有する。保護回路００１
はその入力端子と出力端子の間に、前記可変抵抗素子が直列に接続されている。そして前
記電気信号に従って、前記入力端子と前記出力端子間の抵抗値を変化させることができる
。さらに本発明の半導体装置は、保護回路００１を制御するための保護回路制御回路部０
０９と、交流を直流に整流するための整流回路部００２と、整流された電圧を安定化する
ための電源制御回路部００７と、バッテリー００６と、バッテリー００６の充放電機構を
制御するための充放電制御回路部００５と、負荷回路部００８を有する。
【００２９】
保護回路制御回路部００９は、外部から入力される電力（入力電力）を検出するための検
出部００３と、比較回路部００４を有する。
【００３０】
本明細書では、整流回路部００２において整流された電圧をＳＯＵＲＣＥ１と呼ぶ。また
、外部からの入力電圧を検出するための検出部００３において検出された電圧をＳＯＵＲ
ＣＥ２と呼ぶ。また、バッテリー００６から放電される電圧をＳＯＵＲＣＥ３と呼ぶ。
【００３１】
整流回路部００２は、ＩＮ１より保護回路００１を介して交流電圧が入力されると、前記
交流電圧を直流電圧へ変換する。本明細書では、整流回路部００２において交流から直流
へ変換することを整流するという。
【００３２】
整流回路部００２は、ＳＯＵＲＣＥ１を保護回路制御回路部００９と電源制御回路部００
７へ出力する。
【００３３】
電源制御回路部００７は、ＳＯＵＲＣＥ１が入力されると、ＳＯＵＲＣＥ１を安定化し、
負荷回路部００８へ供給する。また、電源制御回路部００７は、基準となる電圧ＲＥＦを
決定し、比較回路部００４へ出力する。また電源制御回路部００７は、バッテリー００６
より放電されたＳＯＵＲＣＥ３を安定化し、負荷回路部００８へ供給する。
【００３４】
保護回路制御回路部００９は外部からの入力電圧を検出するための検出部００３において
ＳＯＵＲＣＥ１を検出すると、検出結果をＳＯＵＲＣＥ２として比較回路部００４へ出力
する。比較回路部００４は、前記ＳＯＵＲＣＥ２と電源制御回路部００７より入力された
基準電圧ＲＥＦとを比較し、比較結果を保護回路００１と充放電制御回路部００５へ出力
する。
【００３５】
ＳＯＵＲＣＥ２が基準電圧ＲＥＦと同じ、またはより小さいとき、比較回路部００４は保
護回路００１が有する可変抵抗素子の抵抗値を低いまま保つように制御する。ＳＯＵＲＣ
Ｅ２が基準電圧ＲＥＦより大きいとき、比較回路部００４は保護回路００１が有する可変
抵抗素子の抵抗値を高くするように制御する。
【００３６】
保護回路００１が有する可変抵抗素子の抵抗値が非常に低いとき、ＳＯＵＲＣＥ１はＩＮ
１に入力された入力電圧をそのまま反映した大きさである。一方、保護回路００１が有す
る可変抵抗素子の抵抗値が高いとき、ＩＮ１より入力された入力電圧は保護回路００１が
有する可変抵抗素子で消費されてしまうので、保護回路００１が有する可変抵抗素子の抵
抗値が低いときに比べて整流回路部００２へ入力される電圧は小さくなる。
【００３７】
本実施の形態を用いることで、ＩＮ１に入力される入力電力が必要以上に大きかった場合
、余剰電力を保護回路００１において消費することができるので、大電力印加による半導
体装置内部の素子の特性の劣化や半導体装置内部の素子の破壊を防ぐことができる。
【００３８】
また、外部から観測した場合、保護回路００１が有する可変抵抗素子の抵抗値が非常に低
いときと保護回路００１が有する可変抵抗素子の抵抗値が高いときとでは、入力インピー
ダンスが違って見える。
【００３９】
一般に、ある入力インピーダンスのとき外部から供給された電力をもっとも効率良く利用
できるように半導体装置を設計した場合、前記半導体装置に他の回路を接続して入力イン
ピーダンスを変えてしまうと、外部から供給された電力を利用できる効率は悪くなる。
【００４０】
本実施の形態においてもこの性質を利用し、保護回路００１が有する可変抵抗素子の抵抗
値が非常に低いときに外部から供給された電力をもっとも効率良く利用できるように設計
しておき、可変抵抗素子の抵抗値が高いときは可変抵抗素子の抵抗値が非常に低いときに
くらべて外部から供給された電力を利用できる効率が悪くなるようにする。
【００４１】
本実施の形態を用いることで、ＩＮ１に入力される入力電力の大きさによって、入力イン
ピーダンスを制御し、半導体装置内部へ伝達される電力を制限できるので、大電力印加に
よる半導体装置内部の素子の特性を劣化や半導体装置内部の素子の破壊を防ぐことができ
る。
【００４２】
ここで、保護回路００１が有する可変抵抗素子の抵抗値が高く、ＳＯＵＲＣＥ１が小さす
ぎて電源制御回路部００７を正常に駆動できなかった場合、充放電制御回路部００５はバ
ッテリー００６を放電させる。バッテリー００６が放電したＳＯＵＲＣＥ３は充放電制御
回路部００５を介して電源制御回路部００７へ出力される。電源制御回路部００７はＳＯ
ＵＲＣＥ３を安定化し、負荷回路部００８へ供給する。
【００４３】
本実施の形態を用いることで、半導体装置内部へ伝達される電力が小さすぎた場合にも、
バッテリー００６から電力を補填することができるので、半導体装置内部の素子の特性を
劣化させたり、半導体装置内部の素子を破壊させたりすることなく半導体装置を正常動作
させることができる。
【００４４】
なお実施の形態では、検出部００３において入力電圧を検出し、電源制御回路部００７に
おいて決定される基準電圧ＲＥＦと比較する場合について述べたが、検出部００３におい
て入力電流を検出し、電源制御回路部００７において決定される基準電流ＲＥＦと比較す
るような構成にしてもよい。
【実施例１】
【００４５】
次に、本発明の半導体装置の構成について図２を用いて説明する。
【００４６】
半導体装置１００に、リーダ／ライタと無線通信するためのアンテナ回路１１５が接続さ
れている。本実施例ではアンテナ回路をその構成に含まない半導体装置の構成について説
明するが、半導体装置がアンテナ回路をその構成に含んでいても良い。
【００４７】
本実施例の半導体装置１００は、通常は導電性が高く、電気信号にしたがって抵抗値を変
化させることのできる可変抵抗素子を有する保護回路１０１ａ乃至１０１ｃと、電源回路
部１１７と、ロジック回路部１１０と、ロジック回路部１１０へ供給するクロックを生成
するためのクロック生成回路部１０６と、アンテナ回路１１５が受信したリーダ／ライタ
からの無線通信データを復調するための復調回路部１０７と、ロジック回路部１１０から
出力されたデータを変調するための変調回路部１１４と、バッテリー１０５とを有する。
【００４８】
さらに電源回路部１１７は、保護回路１０１ａ乃至１０１ｃを制御するための保護回路制
御回路部１０２と、交流を直流へ変換するための整流回路部１０３と、安定した電力を半
導体装置１００の内部回路へ供給するための電源制御回路部１０４と、バッテリー１０５
の充放電を制御するための充放電制御回路部１１６と、を有する。バッテリー１０５は、
リーダ／ライタから電波を受信している間に充電され、充放電制御回路部１１６の要求に
応じて放電する。
【００４９】
保護回路制御回路部１０２は、入力電圧を検出する検出部と、電源制御回路部１０４にお
いて生成された基準電圧ＲＥＦと比較するための比較回路部とを有する。
【００５０】
ロジック回路部１１０は、復調回路部１０７で復調されたデータを復号化するための復号
化回路部１０８と、復号された命令を判定するための判定回路部１０９と、半導体装置１
００の個体識別用データや追記された情報を格納するための記憶装置（以下、メモリとい
う）１１２と、メモリ１１２を制御するためのメモリコントローラ１１１と、メモリコン
トローラ１１１を介してメモリ１１２から出力されたデータを符号化するための符号化回
路部１１３と、を有する。なお本発明の半導体装置が有するロジック回路部１１０の構成
は、図２に示した構成に限定されない。半導体装置の機能に合わせて、ロジック回路部１
１０の構成を適宜変更することは可能である。
【００５１】
また、保護回路１０１ａ乃至１０１ｃが有する可変抵抗素子には、たとえばショットキー
バリアダイオードなどのように、素子に流れる電流量の増加により自己発熱し抵抗値が高
くなるような特性を持つ素子を用いることもできる。ショットキーバリアダイオードなど
の整流機能を有する素子を整流回路部１０３の構成要素として用いる場合、保護回路１０
１ａ乃至１０１ｃは配置しなくても良い。保護回路１０１ａ乃至１０１ｃを配置しない場
合、保護回路制御回路部１０２を用いなくとも良い。
【００５２】
半導体装置１００は、外部との接続のために少なくとも２つの入出力端子を有している。
本明細書において２つの入出力端子のうち、一方をＩＮ１、他方をＩＮ２と呼ぶ。半導体
装置１００は、ＩＮ１がアンテナ回路の＋Ｖ端子と接続され、ＩＮ２がアンテナ回路の−
Ｖ端子と接続されている。
【００５３】
整流回路部１０３は、アンテナ回路１１５を介して交流電圧が入力され、電源制御回路部
１０４と充放電制御回路部１１６へ直流電圧を出力する。整流回路部１０３と、アンテナ
回路１１５との間に保護回路１０１ａが設けられている。
【００５４】
保護回路１０１ａとしてトランジスタを１つ用いる場合、該トランジスタのソース電極と
ドレイン電極は、いずれか一方がＩＮ１に接続され、他方が整流回路部１０３に接続され
る。また該トランジスタのゲート電極は保護回路制御回路部１０２に接続される。
【００５５】
復調回路部１０７は、アンテナ回路１１５を介して入力された無線通信データを復調し、
復調したデータをロジック回路部１１０内の復号化回路部１０８へ出力する。復調回路部
１０７と、アンテナ回路１１５との間に保護回路１０１ｂが設けられている。
【００５６】
保護回路１０１ｂとしてトランジスタを１つ用いる場合、該トランジスタのソース電極と
ドレイン電極は、いずれか一方がＩＮ１に接続され、他方が復調回路部１０７に接続され
る。また該トランジスタのゲート電極は保護回路制御回路部１０２に接続される。
【００５７】
変調回路部１１４は、ロジック回路部１１０内の符号化回路部１１３において符号化され
たデータを用いてリーダ／ライタからの電波を変調し、アンテナ回路１１５を介して符号
化されたデータをリーダ／ライタへ送信する。変調回路部１１４と、アンテナ回路１１５
との間に保護回路１０１ｃが設けられている。
【００５８】
保護回路１０１ｃとしてトランジスタを１つ用いる場合、該トランジスタのソース電極と
ドレイン電極は、いずれか一方がＩＮ１に接続され、他方が変調回路部１１４に接続され
る。また該トランジスタのゲート電極は保護回路制御回路部１０２に接続される。
【００５９】
ロジック回路部１１０は、電源制御回路部１０４から電力を供給され、クロック生成回路
部１０６からクロックが入力される。またロジック回路部１１０は、復調回路部１０７に
おいて復調されたデータが入力され、ロジック回路部１１０内の復号化回路部１０８にて
復号し、判定回路部１０９へ出力する。判定回路部１０９は復号されたデータが入力され
ると、該復号されたデータを解読した結果を判定し実行する。メモリコントローラ１１１
は、判定回路部１０９の判定結果を受け、メモリ１１２内に格納されたデータを出力させ
る。符号化回路部１１３は、メモリ１１２より出力されたデータを符号化し、変調回路部
１１４へ出力する。
【００６０】
電源制御回路部１０４は、整流回路部１０３において整流された電圧または電流が入力さ
れ、該電圧または電流を安定化させ、他の回路部へ供給する。また電源制御回路部１０４
は、基準となる電圧（基準電圧）ＶＲＥＦを決定し、保護回路制御回路部１０２へ出力す
る。なお本実施例では、入力電力を電圧として検出する場合について説明するが、これに
限らず、入力電力を電流として検出して用いても良い。本実施例では入力電力を電圧とし
て検出する場合を例に挙げているので、基準電力ＲＥＦの一つである基準電圧ＶＲＥＦを
用いる。入力電力を電流として検出する場合は、基準電力ＲＥＦの一つである基準電流Ｃ
ＲＥＦを用いれば良い。
【００６１】
充放電制御回路部１１６は、整流回路部１０３において整流された直流電圧が入力され、
入力された直流電圧を安定化し、バッテリー１０５へ供給する。充放電制御回路部１１６
は、バッテリー１０５の充電容量を検出し、過充電のないように制御する機能を有するこ
とが好ましい。バッテリー１０５は、充放電制御回路部１１６を介して、直流電圧が入力
され充電される。また、バッテリー１０５は、充放電制御回路部１１６の要求に応じて放
電する。
【００６２】
リーダ／ライタから半導体装置１００に電力が供給されていないとき、保護回路１０１ａ
乃至１０１ｃはすべて可変抵抗素子の抵抗値が非常に低く、導通状態である。半導体装置
１００に電力が供給されると、整流回路部１０３において受信した交流電圧を直流電圧に
変換する。整流回路部１０３において変換された直流電圧は電源制御回路部１０４と充放
電制御回路部１１６へ供給される。
【００６３】
整流回路部１０３において整流された電圧または電流は、保護回路制御回路部１０２に入
力される。なお本実施例では、整流後の電圧とＩＮ２の電圧の差を、整流後電圧ＶＩＮと
呼ぶ。整流後電圧ＶＩＮは、実施の形態におけるＳＯＵＲＣＥ１に相当する。保護回路制
御回路部１０２に整流後電圧ＶＩＮが入力されると、保護回路制御回路部１０２が有する
検出部において整流後電圧ＶＩＮが検出される。検出部は検出した整流後電圧ＶＩＮを、
電圧ＶＩＮ２に変換して比較回路部に入力する。電圧ＶＩＮ２は実施の形態におけるＳＯ
ＵＲＣＥ２に相当する。また保護回路制御回路部１０２には、電源制御回路部１０４にお
いて生成された基準電圧ＶＲＥＦが入力される。比較回路部は電圧ＶＩＮ２と基準電圧Ｖ
ＲＥＦとを比較し、どちらの電圧が大きいかについて判定を保護回路１０１ａ乃至１０１
ｃへ出力する。
【００６４】
保護回路制御回路部１０２における比較の結果、検出結果の電圧（ＶＩＮ２）より基準電
圧（ＶＲＥＦ）が大きいとき、保護回路１０１ａ乃至１０１ｃはすべて導通状態のままで
あり、半導体装置は通常の動作をする。
【００６５】
通常動作時、半導体装置１００は、リーダ／ライタから送信された電波をアンテナ回路１
１５で受信すると、復調回路部１０７において受信した無線データを復調し、復号化回路
部１０８へ出力する。復調されたデータは復号化回路部１０８にて復号され、判定回路部
１０９へ出力される。判定回路部１０９は復号されたデータを解読し、解読した結果を判
定し実行する。メモリコントローラ１１１は、判定回路部１０９の判定結果を受け、メモ
リ１１２内に格納されたデータを出力させる。符号化回路部１１３は、メモリ１１２より
出力されたデータを符号化し、変調回路部１１４へ出力する。符号化回路部１１３にて符
号化されたデータは変調回路部１１４において変調され、アンテナ回路１１５を介してリ
ーダ／ライタへ送信される。
【００６６】
保護回路制御回路部１０２における判定の結果、検出結果の電圧（ＶＩＮ２）より基準電
圧（ＶＲＥＦ）が小さいとき、保護回路１０１ａ乃至１０１ｃが有する可変抵抗素子は抵
抗値が高くなるように制御される。つまり、半導体装置１００の入力部の直列抵抗成分が
大きくなる。
【００６７】
アンテナ回路１１５と整流回路部１０３間、アンテナ回路１１５と復調回路部１０７間お
よびアンテナ回路１１５と変調回路部１１４間の抵抗値がそれぞれ高くなることで、半導
体装置１００内部へ流れ込む電流量は制限される。素子へ流れる電流量を制限することで
、素子の特性の劣化、素子の破壊を防ぐことができる。
【００６８】
また、半導体装置１００の入力部の直列抵抗成分が大きくなることでアンテナ回路１１５
とのインピーダンス整合が合わなくなり、電力の伝送効率が悪くなる。つまり、アンテナ
回路１１５が大電力を受信しても半導体装置１００内部の素子へ大電力が印加されること
はない。よって、半導体装置１００内部における素子の劣化、破壊の危険性が少なくなる
。
【００６９】
保護回路１０１ａが有する可変抵抗素子の抵抗値を制御する方法ついて、図３を用いて説
明する。図３では、本実施例にかかる半導体装置１００のうち、保護回路１０１ａと、保
護回路制御回路部１０２と、整流回路部１０３と、電源制御回路部１０４とを示しており
、特に保護回路１０１ａと保護回路制御回路部１０２の具体的な回路構成の一例を示して
いる。
【００７０】
図３において保護回路１０１ａは、トランジスタ３０１とトランジスタ３０２とを可変抵
抗素子として有する。トランジスタ３０１は、ソース電極及びドレイン電極のうち、いず
れか一方がＩＮ１に接続され、他方が整流回路部１０３に接続されている。またトランジ
スタ３０１のゲート電極は保護回路制御回路部１０２に接続されている。トランジスタ３
０２は、ソース電極及びドレイン電極のうち、いずれか一方がＩＮ１に接続され、他方が
整流回路部１０３に接続されている。またトランジスタ３０２のゲート電極はＩＮ２に接
続されている。
【００７１】
保護回路制御回路部１０２は、抵抗Ｒ１および抵抗Ｒ２を有する検出部１２１と、ｐチャ
ネル型のトランジスタ３０３、ｎチャネル型のトランジスタ３０４及び位相補償容量３０
５を有する比較回路部１２２とを有する。
【００７２】
抵抗Ｒ１と抵抗Ｒ２とは、整流回路部１０３の出力である整流後電圧ＶＩＮが与えられる
ノードＮ１と、ＩＮ２の間において順に直列に接続されている。トランジスタ３０３は、
ソース電極及びドレイン電極のうち、いずれか一方がノードＮ１に接続され、他方がトラ
ンジスタ３０４のソース電極及びドレイン電極のうち、いずれか一方に接続されている。
トランジスタ３０３のゲート電極は、抵抗Ｒ１と抵抗Ｒ２の間のノードＮ２に接続されて
いる。ノードＮ２の電圧は検出結果の電圧ＶＩＮ２に相当する。トランジスタ３０４は、
ソース電極及びドレイン電極のうち、他方がＩＮ２に接続され、ゲート電極には電源制御
回路部１０４において決定された基準電圧ＶＲＥＦが入力されている。
【００７３】
位相補償容量３０５は、トランジスタ３０１のゲート電極、トランジスタ３０３のソース
電極及びドレイン電極のうち、他方及びトランジスタ３０４のソース電極及びドレイン電
極のうち、いずれか一方が接続されているノードＮ３と、ＩＮ２との間に設けられている
。
【００７４】
整流回路部１０３はＩＮ１およびＩＮ２より保護回路１０１ａを介して交流電圧が入力さ
れ、直流電圧を保護回路制御回路部１０２に供給する。
【００７５】
トランジスタ３０１のゲート電極にかかる電位、すなわちノードＮ３の電位は、トランジ
スタ３０３の動作によって決まる。つまり、トランジスタ３０４が飽和領域で動作しかつ
トランジスタ３０３がオフの場合、ノードＮ３の電位はＩＮ２の電位とほぼ同電位となる
。また、トランジスタ３０４が飽和領域で動作しかつトランジスタ３０３がオンの場合、
ノードＮ３にトランジスタ３０３から電流が流れ込み、ノードＮ３の電位は高くなる。ノ
ードＮ３の電位が高くなるとトランジスタ３０１は動作しない。つまり、トランジスタ３
０１に電流を流さなくすることで、保護回路１０１ａの入力抵抗を大きくすることができ
る。
【００７６】
トランジスタ３０３は、ノードＮ２の電位とノードＮ１の電位差によって動作する。たと
えば、入力電力が大きくなりノードＮ１の電位が高くなると、ノードＮ１とノードＮ２の
電位差は大きくなる。ノードＮ１とノードＮ２の電位差がトランジスタ３０３のしきい値
より大きくなると、トランジスタ３０３は電流を流すので、ノードＮ３の電位は高くなる
。
【００７７】
ノードＮ１とノードＮ２の電位差は、抵抗Ｒ１と抵抗Ｒ２の比によって決定される。抵抗
Ｒ１と抵抗Ｒ２の大きさは、整流後電圧ＶＩＮが所定値以上になったとき、ノードＮ１と
ノードＮ２の間の電位差がトランジスタ３０３のしきい値より大きくなるような値に決定
する。
【００７８】
入力端子に保護回路１０１ａ乃至１０１ｃなどを追加すると、入力損失が大きくなり、ノ
ードＮ１に充分な電圧を生成することができないことがある。しかし、本実施例では充放
電制御回路部１１６を介してバッテリー１０５より電力を補填することができるため、ノ
ードＮ１に充分な電圧を生成することができない場合にも安定した通信を行うことができ
る。
【００７９】
次に、充放電制御回路部１１６がバッテリー１０５を制御する手順ついて、図４を用いて
説明する。
【００８０】
充放電制御回路部１１６は、整流後電圧ＶＩＮとバッテリー１０５の充電容量を監視する
機能を有する。また充放電制御回路部１１６は、バッテリー１０５へ供給される電源を安
定化させる機能を有する。
【００８１】
充放電制御回路部１１６は、整流後電圧ＶＩＮをモニタし、電源制御回路部１０４を安定
して動作させるのに充分な電圧（最低動作電圧）を満たしている否かを判断する（４０１
）。次に最低動作電圧を満たしている場合（Ｙｅｓ）と満たしていない場合（Ｎｏ）のそ
れぞれにおいて、バッテリー１０５の充電容量をモニタし、充電容量が足りているか否か
を判断する（４０２、４０５）。
【００８２】
整流後電圧ＶＩＮが最低動作電圧と同じか最低動作電圧より大きい、すなわち４０１にお
いて最低動作電圧を満たしている（Ｙｅｓ）と判断された場合であって、なおかつ４０２
においてバッテリー１０５の充電容量が不足している（Ｎｏ）と判断された場合、充放電
制御回路部１１６は、バッテリー１０５の充電を行う（４０４）。バッテリー１０５を充
電している間も電源制御回路部１０４に所定の電源が供給され続けている間は、半導体装
置は通常動作時と同様に動作することができる。
【００８３】
また、整流後電圧ＶＩＮが最低動作電圧と同じか最低動作電圧より大きい、すなわち４０
１において最低動作電圧を満たしている（Ｙｅｓ）と判断された場合であって、なおかつ
４０２においてバッテリー１０５の充電容量が足りている（Ｙｅｓ）と判断された場合、
充放電制御回路部１１６は、バッテリー１０５を過充電しないように、バッテリー１０５
の充電を行わない（４０３）。整流後電圧ＶＩＮが最低動作電圧と同じか最低動作電圧よ
り大きい場合、半導体装置は通常動作できる。
【００８４】
一方、整流後電圧ＶＩＮが最低動作電圧より小さい、すなわち４０１において最低動作電
圧を満たしていない（Ｎｏ）と判断された場合であって、なおかつ４０５においてバッテ
リー１０５の充電容量が足りている（Ｙｅｓ）と判断された場合、充放電制御回路部１１
６は、バッテリー１０５の放電を行う（４０７）。放電された電力は、充放電制御回路部
１１６を介して電源制御回路部１０４へ供給される。電源制御回路部１０４に所定の電力
が供給され続けている間は、半導体装置は通常動作時と同様に動作することができる。
【００８５】
また、整流後電圧ＶＩＮが最低動作電圧より小さい、すなわち４０１において最低動作電
圧を満たしていない（Ｎｏ）と判断された場合であって、なおかつ４０５においてバッテ
リー１０５の充電容量が不足している（Ｎｏ）と判断された場合、充放電制御回路部１１
６は、バッテリー１０５の放電を行わない（４０６）。
【００８６】
本発明を用いることで、通信距離が短く大電力を受信した場合でも、素子の特性の劣化、
素子の破壊を防ぐことができる。また、本発明を用いることで、入力部の損失が大きい場
合にも安定した通信を行うことができる。
【実施例２】
【００８７】
本実施例では、上記実施例１で示した半導体装置の保護回路が有する可変抵抗素子の抵抗
値を制御する方法ついて、図１３を用いて説明する。図１３では、上記実施例１にかかる
半導体装置１００のうち、保護回路１０１ａと、保護回路制御回路部１０２と、整流回路
部１０３と、電源制御回路部１０４とを示しており、特に保護回路１０１ａと保護回路制
御回路部１０２の具体的な回路構成の一例を示している。
【００８８】
図１３において保護回路１０１ａは、保護回路１３０１ａ乃至保護回路１３０１ｃを有す
る。本実施例では、保護回路を３つ接続する例について説明したが、これに限らず任意の
個数の保護回路を設けることができる。
【００８９】
図１３において保護回路１３０１ａは、トランジスタ１３０２ａとトランジスタ１３０３
ａとを可変抵抗素子として有する。トランジスタ１３０２ａは、ソース電極及びドレイン
電極のうち、いずれか一方がＩＮ１に接続され、他方が整流回路部１０３に接続されてい
る。またトランジスタ１３０２ａのゲート電極は保護回路制御回路部１０２ａに接続され
ている。トランジスタ１３０３ａは、ソース電極及びドレイン電極のうち、いずれか一方
がＩＮ１に接続され、他方が整流回路部１０３に接続されている。またトランジスタ１３
０３ａのゲート電極はＩＮ２に接続されている。
【００９０】
保護回路制御回路部１０２ａは、抵抗Ｒ１ａおよび抵抗Ｒ２ａを有する検出部と、ｐチャ
ネル型のトランジスタ３０３ａ、ｎチャネル型のトランジスタ３０４ａ及び位相補償容量
３０５ａを有する比較回路部とを有する。
【００９１】
抵抗Ｒ１ａと抵抗Ｒ２ａとは、整流回路部１０３の出力が与えられるノードＮ１と、ＩＮ
２の間において順に直列に接続されている。トランジスタ３０３ａは、ソース電極及びド
レイン電極のうち、いずれか一方がノードＮ１に接続され、他方がトランジスタ３０４ａ
のソース電極及びドレイン電極のうち、いずれか一方に接続されている。トランジスタ３
０３ａのゲート電極は、抵抗Ｒ１ａと抵抗Ｒ２ａの間のノードＮ２ａに接続されている。
トランジスタ３０４ａは、ソース電極及びドレイン電極のうち、他方がＩＮ２に接続され
、ゲート電極には電源制御回路部１０４において決定された基準電圧ＶＲＥＦが入力され
ている。
【００９２】
位相補償容量３０５ａは、トランジスタ１３０２ａのゲート電極、トランジスタ３０３ａ
のソース電極及びドレイン電極のうち、他方及びトランジスタ３０４ａのソース電極及び
ドレイン電極のうち、いずれか一方が接続されているノードＮ３１と、ＩＮ２との間に設
けられている。
【００９３】
また図１３において保護回路１３０１ｂは、トランジスタ１３０２ｂとトランジスタ１３
０３ｂとを可変抵抗素子として有する。トランジスタ１３０２ｂは、ソース電極及びドレ
イン電極のうち、いずれか一方がＩＮ１に接続され、他方が整流回路部１０３に接続され
ている。またトランジスタ１３０２ｂのゲート電極は保護回路制御回路部１０２ｂに接続
されている。トランジスタ１３０３ｂは、ソース電極及びドレイン電極のうち、いずれか
一方がＩＮ１に接続され、他方が整流回路部１０３に接続されている。またトランジスタ
１３０３ｂのゲート電極はＩＮ２に接続されている。
【００９４】
保護回路制御回路部１０２ｂは、抵抗Ｒ１ｂおよび抵抗Ｒ２ｂを有する検出部と、ｐチャ
ネル型のトランジスタ３０３ｂ、ｎチャネル型のトランジスタ３０４ｂ及び位相補償容量
３０５ｂを有する比較回路部とを有する。
【００９５】
抵抗Ｒ１ｂと抵抗Ｒ２ｂとは、整流回路部１０３の出力が与えられるノードＮ１と、ＩＮ
２の間において順に直列に接続されている。トランジスタ３０３ｂは、ソース電極及びド
レイン電極のうち、いずれか一方がノードＮ１に接続され、他方がトランジスタ３０４ｂ
のソース電極及びドレイン電極のうち、いずれか一方に接続されている。トランジスタ３
０３ｂのゲート電極は、抵抗Ｒ１ｂと抵抗Ｒ２ｂの間のノードＮ２ｂに接続されている。
トランジスタ３０４ｂは、ソース電極及びドレイン電極のうち、他方がＩＮ２に接続され
、ゲート電極には電源制御回路部１０４において決定された基準電圧ＶＲＥＦが入力され
ている。
【００９６】
位相補償容量３０５ｂは、トランジスタ１３０２ｂのゲート電極、トランジスタ３０３ｂ
のソース電極及びドレイン電極のうち、他方及びトランジスタ３０４ｂのソース電極及び
ドレイン電極のうち、いずれか一方が接続されているノードＮ３２と、ＩＮ２との間に設
けられている。
【００９７】
また図１３において保護回路１３０１ｃは、トランジスタ１３０２ｃとトランジスタ１３
０３ｃとを可変抵抗素子として有する。トランジスタ１３０２ｃは、ソース電極及びドレ
イン電極のうち、いずれか一方がＩＮ１に接続され、他方が整流回路部１０３に接続され
ている。またトランジスタ１３０２ｃのゲート電極は保護回路制御回路部１０２ｃに接続
されている。トランジスタ１３０３ｃは、ソース電極及びドレイン電極のうち、いずれか
一方がＩＮ１に接続され、他方が整流回路部１０３に接続されている。またトランジスタ
１３０３ｃのゲート電極はＩＮ２に接続されている。
【００９８】
保護回路制御回路部１０２ｃは、抵抗Ｒ１ｃおよび抵抗Ｒ２ｃを有する検出部と、ｐチャ
ネル型のトランジスタ３０３ｃ、ｎチャネル型のトランジスタ３０４ｃ及び位相補償容量
３０５ｃを有する比較回路部とを有する。
【００９９】
抵抗Ｒ１ｃと抵抗Ｒ２ｃとは、整流回路部１０３の出力が与えられるノードＮ１と、ＩＮ
２の間において順に直列に接続されている。トランジスタ３０３ｃは、ソース電極及びド
レイン電極のうち、いずれか一方がノードＮ１に接続され、他方がトランジスタ３０４ｃ
のソース電極及びドレイン電極のうち、いずれか一方に接続されている。トランジスタ３
０３ｃのゲート電極は、抵抗Ｒ１ｃと抵抗Ｒ２ｃの間のノードＮ２ｃに接続されている。
トランジスタ３０４ｃは、ソース電極及びドレイン電極のうち、他方がＩＮ２に接続され
、ゲート電極には電源制御回路部１０４において決定された基準電圧ＶＲＥＦが入力され
ている。
【０１００】
位相補償容量３０５ｃは、トランジスタ１３０２ｃのゲート電極、トランジスタ３０３ｃ
のソース電極及びドレイン電極のうち、他方及びトランジスタ３０４ｃのソース電極及び
ドレイン電極のうち、いずれか一方が接続されているノードＮ３３と、ＩＮ２との間に設
けられている。
【０１０１】
整流回路部１０３はＩＮ１およびＩＮ２より保護回路１０１ａを介して交流電圧が入力さ
れ、直流電圧を保護回路制御回路部１０２ａに供給する。
【０１０２】
トランジスタ１３０２ａのゲート電極にかかる電位、すなわちノードＮ３１の電位は、ト
ランジスタ３０３ａの動作によって決まる。つまり、トランジスタ３０４ａが飽和領域で
動作しかつトランジスタ３０３ａがオフの場合、ノードＮ３１の電位はＩＮ２の電位とほ
ぼ同電位となる。また、トランジスタ３０４ａが飽和領域で動作しかつトランジスタ３０
３ａがオンの場合、ノードＮ３１にトランジスタ３０３ａから電流が流れ込み、ノードＮ
３１の電位は高くなる。ノードＮ３１の電位が高くなるとトランジスタ１３０２ａは動作
しない。つまり、トランジスタ１３０２ａに電流を流さなくすることで、保護回路１３０
１ａの入力抵抗を大きくすることができる。
【０１０３】
トランジスタ１３０３ａは、ノードＮ２ａの電位とノードＮ１の電位差によって動作する
。たとえば、入力電力が大きくなりノードＮ１の電位が高くなると、ノードＮ１とノード
Ｎ２ａの電位差は大きくなる。ノードＮ１とノードＮ２ａの電位差がトランジスタ３０３
ａのしきい値より大きくなると、トランジスタ３０３ａは電流を流すので、ノードＮ３１
の電位は高くなる。
【０１０４】
ノードＮ１とノードＮ２ａの電位差は、抵抗Ｒ１ａと抵抗Ｒ２ａの比によって決定される
。抵抗Ｒ１ａと抵抗Ｒ２ａの大きさは、整流後電圧ＶＩＮが所定値以上になったとき、ノ
ードＮ１とノードＮ２ａの間の電位差がトランジスタ３０３ａのしきい値より大きくなる
ような値に決定する。
【０１０５】
このように、保護回路１３０１ａは保護回路制御回路部１０２ａによって制御される。同
様に、保護回路１３０１ｂは保護回路制御回路部１０２ｂによって制御され、保護回路１
３０１ｃは保護回路制御回路部１０２ｃによって制御される。
【０１０６】
保護回路制御回路部１０２ａ乃至１０２ｃは、抵抗Ｒ１ａと抵抗Ｒ２ａ、抵抗Ｒ１ｂと抵
抗Ｒ２ｂ、抵抗Ｒ１ｃと抵抗Ｒ２ｃの比がそれぞれ異なる。つまり、トランジスタ１３０
２ａ乃至トランジスタ１３０２ｃがオンする電位を変えることができる。したがって、入
力電圧に応じて保護回路１３０１ａ乃至１３０１ｃをオンする電位を変えることができる
。さらには、入力電圧に応じて入力抵抗を変化させることができる。
【０１０７】
図１３において、保護回路制御回路部１０２ａ乃至１０２ｃは、トランジスタ１３０３ａ
乃至トランジスタ１３０３ｃを個別にもうけた場合の構成例を示したが、これに限らず、
トランジスタ１３０３ａ乃至トランジスタ１３０３ｃは共有させることも可能である。
【０１０８】
本実施例では、保護回路制御回路部１０２ａ乃至１０２ｃを個別にもうけた場合の構成例
を示したが、これに限らず、保護回路制御回路部１０２ａ乃至１０２ｃに全く同じ回路構
成を用い、電源制御回路部１０４において決定されるＶＲＥＦを複数設定することで、ト
ランジスタ１３０２ａ乃至トランジスタ１３０２ｃがオンする電位を変えることもできる
。トランジスタ１３０２ａ乃至トランジスタ１３０２ｃがオンする電位を変えることがで
きれば、保護回路１３０１ａ乃至１３０１ｃをオンする電位を変えることができる。つま
り、入力電圧に応じて入力抵抗を変化させることができる。
【０１０９】
本発明を用いることで、通信距離が短く大電力を受信した場合でも、素子の特性の劣化、
素子の破壊を防ぐことができる。
【実施例３】
【０１１０】
本実例では、上記実施例１で示した半導体装置の作製方法の一例に関して、図面を参照し
て説明する。本実施例においては、アンテナ回路、半導体装置を同じ基板上に設ける構成
について説明する。なお、同一基板上にアンテナ回路、半導体装置を形成し、半導体装置
を構成するトランジスタを薄膜トランジスタとすることで、小型化を図ることができる。
【０１１１】
まず、図５（Ａ）に示すように、基板１９０１の一表面に絶縁膜１９０２を介して剥離層
１９０３を形成し、続けて下地膜として機能する絶縁膜１９０４と半導体膜１９０５（例
えば、非晶質珪素を含む膜）を積層して形成する。なお、絶縁膜１９０２、剥離層１９０
３、絶縁膜１９０４および半導体膜１９０５は、連続して形成することができる。
【０１１２】
なお、基板１９０１は、ガラス基板、石英基板、金属基板（例えばステンレス基板など）
、セラミック基板、Ｓｉ基板等の半導体基板から選択されるものである。他にもプラスチ
ック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（
ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもで
きる。なお、本工程では、剥離層１９０３は、絶縁膜１９０２を介して基板１９０１の全
面に設けているが、必要に応じて、基板１９０１の全面に剥離層を設けた後に、フォトリ
ソグラフィ法により選択的に設けてもよい。
【０１１３】
また、絶縁膜１９０２、絶縁膜１９０４は、ＣＶＤ法やスパッタリング法等を用いて、酸
化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸
化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶
縁膜１９０２、１９０４を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコ
ン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第
１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜
を形成してもよい。絶縁膜１９０２は、基板１９０１から剥離層１９０３又はその上に形
成される素子に不純物元素が混入するのを防ぐブロッキング層として機能し、絶縁膜１９
０４は基板１９０１、剥離層１９０３からその上に形成される素子に不純物元素が混入す
るのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する
絶縁膜１９０２、１９０４を形成することによって、基板１９０１からＮａなどのアルカ
リ金属やアルカリ土類金属が、剥離層１９０３から剥離層に含まれる不純物元素がこの上
に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１９０１として石
英を用いるような場合には絶縁膜１９０２、１９０４を省略してもよい。
【０１１４】
また、剥離層１９０３は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができ
る。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タン
タル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（
Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、
オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または当該元素を主成分と
する合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これら
の材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することがで
きる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰
囲気化またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ２Ｏ雰囲気下
における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化
物を設けることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングス
テン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン
膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場
合、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ
２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場
合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの
値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよ
い。他にも、例えば、金属膜（例えば、タングステン）を形成した後に、当該金属膜上に
スパッタ法で酸化珪素（ＳｉＯ２）等の絶縁膜を設けると共に、金属膜上に金属酸化物（
例えば、タングステン上にタングステン酸化物）を形成してもよい。また、プラズマ処理
として、例えば上述した高密度プラズマ処理を行ってもよい。また、金属酸化膜の他にも
、金属窒化物や金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下または
窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。
【０１１５】
また、半導体膜１９０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等によ
り、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
【０１１６】
次に、半導体膜１９０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射
と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を
用いる熱結晶化法とを組み合わせた方法等により半導体膜１９０５の結晶化を行ってもよ
い。その後、図５（Ｂ）に示すように、得られた結晶質半導体膜を所望の形状にエッチン
グして、結晶化した結晶質半導体膜１９０５ａ〜１９０５ｆを形成し、当該半導体膜１９
０５ａ〜１９０５ｆを覆うようにゲート絶縁膜１９０６を形成する。
【０１１７】
なお、ゲート絶縁膜１９０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン
、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン
（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜
１９０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、
第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜
として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよ
い。
【０１１８】
結晶質半導体膜１９０５ａ〜１９０５ｆの作製工程の一例を以下に簡単に説明すると、ま
ず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に
、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた
後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０
℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォト
リソグラフィ法を用いることよって結晶質半導体膜１９０５ａ〜１９０５ｆを形成する。
なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで
非晶質半導体膜の結晶化を行ってもよい。
【０１１９】
なお、結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレー
ザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることが
できる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エ
キシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍ
ｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ
２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔ
ｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレ
ーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファ
イアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振さ
れるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本
波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得る
ことができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（
５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパ
ワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）
が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。な
お、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、Ｇ
ｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、
ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのう
ち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、ま
たはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑ保護回路動作
やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせる
ことも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導
体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射
される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中に
おいて固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成
長した結晶粒を得ることができる。
【０１２０】
また、ゲート絶縁膜１９０６は、半導体膜１９０５ａ〜１９０５ｆに対し前述の高密度プ
ラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ
、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素など
の混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ
波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高
密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカ
ル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化すること
ができる。
【０１２１】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍ
の絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜
と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラ
ズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは
窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくする
ことができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため
、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表
面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一
性が良く、界面準位密度が低い絶縁膜を形成することができる。
【０１２２】
なお、ゲート絶縁膜１９０６は、高密度プラズマ処理によって形成される絶縁膜のみを用
いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリ
コン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度
プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジス
タは、特性のばらつきを小さくすることができる。
【０１２３】
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレ
ーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜１９０５ａ
〜１９０５ｆは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチ
ャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせて
トランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく
、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａ
ｎｓｉｓｔｏｒ）を得ることができる。
【０１２４】
次に、ゲート絶縁膜１９０６上に、第１の導電膜と第２の導電膜とを積層して形成する。
ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの
厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜
と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデ
ン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等か
ら選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成す
る。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料に
より形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル
膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブ
デン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電
膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。
また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデ
ン膜の積層構造を採用するとよい。
【０１２５】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲ
ート線を形成するためのエッチング処理を行って、半導体膜１９０５ａ〜１９０５ｆの上
方にゲート電極１９０７を形成する。ここでは、ゲート電極１９０７として、第１の導電
膜１９０７ａと第２の導電膜１９０７ｂの積層構造で設けた例を示している。
【０１２６】
次に、図５（Ｃ）に示すように、ゲート電極１９０７をマスクとして半導体膜１９０５ａ
〜１９０５ｆに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素
を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択
的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元素と
しては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素とし
ては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる
。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１５〜１×１
０１９／ｃｍ３の濃度で含まれるように半導体膜１９０５ａ〜１９０５ｆに選択的に導入
し、ｎ型を示す不純物領域１９０８を形成する。また、ｐ型を付与する不純物元素として
ボロン（Ｂ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように選択
的に半導体膜１９０５ｃ、１９０５ｅに導入し、ｐ型を示す不純物領域１９０９を形成す
る。
【０１２７】
続いて、ゲート絶縁膜１９０６とゲート電極１９０７を覆うように、絶縁膜を形成する。
絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素
の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して
形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッ
チングして、ゲート電極１９０７の側面に接する絶縁膜１９１０（サイドウォールともよ
ばれる）を形成する。絶縁膜１９１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａ
ｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【０１２８】
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１
９０７および絶縁膜１９１０をマスクとして用いて、半導体膜１９０５ａ、１９０５ｂ、
１９０５ｄ、１９０５ｆにｎ型を付与する不純物元素を高濃度に添加して、ｎ型を示す不
純物領域１９１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を
用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜１９０５ａ
、１９０５ｂ、１９０５ｄ、１９０５ｆに選択的に導入し、不純物領域１９０８より高濃
度のｎ型を示す不純物領域１９１１を形成する。
【０１２９】
以上の工程により、図５（Ｄ）に示すように、ｎチャネル型薄膜トランジスタ１９００ａ
、１９００ｂ、１９００ｄ、１９００ｆとｐチャネル型薄膜トランジスタ１９００ｃ、１
９００ｅが形成される。
【０１３０】
なお、ｎチャネル型薄膜トランジスタ１９００ａは、ゲート電極１９０７と重なる半導体
膜１９０５ａの領域にチャネル形成領域が形成され、ゲート電極１９０７及び絶縁膜１９
１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１９１１が形
成され、絶縁膜１９１０と重なる領域であってチャネル形成領域と不純物領域１９１１の
間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トラン
ジスタ１９００ｂ、１９００ｄ、１９００ｆも同様にチャネル形成領域、低濃度不純物領
域及び不純物領域１９１１が形成されている。
【０１３１】
また、ｐチャネル型薄膜トランジスタ１９００ｃは、ゲート電極１９０７と重なる半導体
膜１９０５ｃの領域にチャネル形成領域が形成され、ゲート電極１９０７と重ならない領
域にソース領域又はドレイン領域を形成する不純物領域１９０９が形成されている。また
、ｐチャネル型薄膜トランジスタ１９００ｅも同様にチャネル形成領域及び不純物領域１
９０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ１９００ｃ、
１９００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ
領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成とし
てもよい。
【０１３２】
次に、図６（Ａ）に示すように、半導体膜１９０５ａ〜１９０５ｆ、ゲート電極１９０７
等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ
１９００ａ〜１９００ｆのソース領域又はドレイン領域を形成する不純物領域１９０９、
１９１１と電気的に接続する導電膜１９１３を形成する。絶縁膜は、ＣＶＤ法、スパッタ
リング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒
化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ
等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶
縁膜を２層で設け、１層目の絶縁膜１９１２ａとして窒化酸化珪素膜で形成し、２層目の
絶縁膜１９１２ｂとして酸化窒化珪素膜で形成する。また、導電膜１９１３は、半導体膜
１９０５ａ〜１９０５ｆのソース電極又はドレイン電極を形成する。
【０１３３】
なお、絶縁膜１９１２ａ、１９１２ｂを形成する前、または絶縁膜１９１２ａ、１９１２
ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に
添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。
加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
【０１３４】
また、導電膜１９１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）
、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッ
ケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）
、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの
元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニ
ウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材
料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む
合金材料に相当する。導電膜１９１３は、例えば、バリア膜とアルミニウムシリコン膜と
バリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積
層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、
又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコン
は抵抗値が低く、安価であるため、導電膜１９１３を形成する材料として最適である。ま
た、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロック
の発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜
を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化
膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０１３５】
次に、導電膜１９１３を覆うように、絶縁膜１９１４を形成し、当該絶縁膜１９１４上に
、半導体膜１９０５ａ、１９０５ｆのソース電極又はドレイン電極を形成する導電膜１９
１３とそれぞれ電気的に接続する導電膜１９１５ａ、１９１５ｂを形成する。また、半導
体膜１９０５ｂ、１９０５ｅのソース電極又はドレイン電極を形成する導電膜１９１３と
それぞれ電気的に接続する導電膜１９１６ａ、１９１６ｂを形成する。なお、導電膜１９
１５ａ、１９１５ｂと導電膜１９１６ａ、１９１６ｂは同一の材料で同時に形成してもよ
い。導電膜１９１５ａ、１９１５ｂと導電膜１９１６ａ、１９１６ｂは、上述した導電膜
１９１３で示したいずれかの材料を用いて形成することができる。
【０１３６】
続いて、図６（Ｂ）に示すように、導電膜１９１６ａ、１９１６ｂにアンテナとして機能
する導電膜１９１７ａ、１９１７ｂが電気的に接続されるように形成する。
【０１３７】
なお、絶縁膜１９１４は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化
珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘ
Ｏｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカー
ボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、
ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料か
らなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ
−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結
合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキ
ル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる
。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１３８】
また、導電膜１９１７ａ、１９１７ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷
やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性
材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ
）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タ
ンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分と
する合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１３９】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１９１７ａ、１９１７
ｂを形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または
分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電
体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ
）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）
等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用い
ることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、
溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いる
ことができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、
導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例
えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上
１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化
させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒
子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はん
だや鉛フリーはんだは、低コストであるといった利点を有している。
【０１４０】
また、導電膜１９１５ａ、１９１５ｂは、後の工程においてバッテリーと電気的に接続さ
れる配線として機能しうる。また、アンテナとして機能する導電膜１９１７ａ、１９１７
ｂを形成する際に、導電膜１９１５ａ、１９１５ｂに電気的に接続するように別途導電膜
を形成し、当該導電膜をバッテリーに接続する配線として利用してもよい。
【０１４１】
次に、図６（Ｃ）に示すように、導電膜１９１７ａ、１９１７ｂを覆うように絶縁膜１９
１８を形成した後、薄膜トランジスタ１９００ａ〜１９００ｆ、導電膜１９１７ａ、１９
１７ｂ等を含む層（以下、「素子形成層１９１９」と記す）を基板１９０１から剥離する
。ここでは、レーザー光（例えばＵＶ光）を照射することによって、薄膜トランジスタ１
９００ａ〜１９００ｆを避けた領域に開口部を形成後、物理的な力を用いて基板１９０１
から素子形成層１９１９を剥離することができる。また、基板１９０１から素子形成層１
９１９を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層１９０３を選
択的に除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン化合物を含む気
体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ
３）を使用する。そうすると、素子形成層１９１９は、基板１９０１から剥離された状態
となる。なお、剥離層１９０３は、全て除去せず一部分を残存させてもよい。こうするこ
とによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮すること
が可能となる。また、剥離層１９０３の除去を行った後にも、基板１９０１上に素子形成
層１９１９を保持しておくことが可能となる。また、素子形成層１９１９が剥離された基
板１９０１を再利用することによって、コストの削減をすることができる。
【０１４２】
絶縁膜１９１８は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（
ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）
（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）
等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾ
シクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる
単層または積層構造で設けることができる。
【０１４３】
本実施例では、図７（Ａ）に示すように、レーザー光の照射により素子形成層１９１９に
開口部を形成した後に、当該素子形成層１９１９の一方の面（絶縁膜１９１８の露出した
面）に第１のシート材１９２０を貼り合わせた後、基板１９０１から素子形成層１９１９
を剥離する。
【０１４４】
次に、図７（Ｂ）に示すように、素子形成層１９１９の他方の面（剥離により露出した面
）に、第２のシート材１９２１を貼り合わせた後、加熱処理と加圧処理の一方又は両方を
行って第２のシート材１９２１を貼り合わせる。第１のシート材１９２０、第２のシート
材１９２１として、ホットメルトフィルム等を用いることができる。
【０１４５】
また、第１のシート材１９２０、第２のシート材１９２１として、静電気等を防止する帯
電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。
帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯
電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設け
られたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面
に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な
材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側にな
るように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお
、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯
電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤
や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。ま
た、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をも
つ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィル
ムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることが
できる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部か
らの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
【０１４６】
なお、バッテリーは、導電膜１９１５ａ、１９１５ｂに接続して形成されるが、バッテリ
ーとの接続は、基板１９０１から素子形成層１９１９を剥離する前（図６（Ｂ）又は図６
（Ｃ）の段階）に行ってもよいし、基板１９０１から素子形成層１９１９を剥離した後（
図７（Ａ）の段階）に行ってもよいし、素子形成層１９１９を第１のシート材及び第２の
シート材で封止した後（図７（Ｂ）の段階）に行ってもよい。以下に、素子形成層１９１
９とバッテリーを接続して形成する一例を図８、図９を用いて説明する。
【０１４７】
図６（Ｂ）において、アンテナとして機能する導電膜１９１７ａ、１９１７ｂと同時に導
電膜１９１５ａ、１９１５ｂにそれぞれ電気的に接続する導電膜１９３１ａ、１９３１ｂ
を形成する。続けて、導電膜１９１７ａ、１９１７ｂ、導電膜１９３１ａ、１９３１ｂを
覆うように絶縁膜１９１８を形成した後、導電膜１９３１ａ、１９３１ｂの表面が露出す
るように開口部１９３２ａ、１９３２ｂを形成する。その後、図８（Ａ）に示すように、
レーザー光の照射により素子形成層１９１９に開口部を形成した後に、当該素子形成層１
９１９の一方の面（絶縁膜１９１８の露出した面）に第１のシート材１９２０を貼り合わ
せた後、基板１９０１から素子形成層１９１９を剥離する。
【０１４８】
次に、図８（Ｂ）に示すように、素子形成層１９１９の他方の面（剥離により露出した面
）に、第２のシート材１９２１を貼り合わせた後、素子形成層１９１９を第１のシート材
１９２０から剥離する。従って、ここでは第１のシート材１９２０として粘着力が弱いも
のを用いる。続けて、開口部１９３２ａ、１９３２ｂを介して導電膜１９３１ａ、１９３
１ｂとそれぞれ電気的に接続する導電膜１９３４ａ、１９３４ｂを選択的に形成する。
【０１４９】
導電膜１９３４ａ、１９３４ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラ
ビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料に
より形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅
（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル
（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合
金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１５０】
なお、ここでは、基板１９０１から素子形成層１９１９を剥離した後に導電膜１９３４ａ
、１９３４ｂを形成する例を示しているが、導電膜１９３４ａ、１９３４ｂを形成した後
に基板１９０１から素子形成層１９１９の剥離を行ってもよい。
【０１５１】
次に、図９（Ａ）に示すように、基板上に複数の素子を形成している場合には、素子形成
層１９１９を素子ごとに分断する。分断は、レーザー照射装置、ダイシング装置、スクラ
イブ装置等を用いることができる。ここでは、レーザー光を照射することによって１枚の
基板に形成された複数の素子を各々分断する。
【０１５２】
次に、図９（Ｂ）に示すように、分断された素子をバッテリーの接続端子と電気的に接続
する。ここでは、素子形成層１９１９に設けられた導電膜１９３４ａ、１９３４ｂと基板
１９３５上に設けられたバッテリーの接続端子となる導電膜１９３６ａ、１９３６ｂとを
それぞれ接続する。ここで、導電膜１９３４ａと導電膜１９３６ａとの接続、又は導電膜
１９３４ｂと導電膜１９３６ｂとの接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔ
ｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎ
ｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等の接着性を有する材料を
介して圧着させることにより電気的に接続する場合を示している。ここでは、接着性を有
する樹脂１９３７に含まれる導電性粒子１９３８を用いて接続する例を示している。また
、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合
等を用いて接続を行うことも可能である。
【０１５３】
バッテリーが素子より大きい場合には、図８、図９に示したように、一枚の基板上に複数
の素子を形成し、当該素子を分断後にバッテリーと接続することによって、一枚の基板に
作り込める素子の数を増やすことができるため、半導体装置をより低コストで作製するこ
とが可能となる。
【０１５４】
以上の工程により、半導体装置を作製することができる。なお、本実施例では、基板上に
薄膜トランジスタ等の素子を形成した後に剥離する工程を示したが、剥離を行わずそのま
ま製品としてもよい。また、ガラス基板上に薄膜トランジスタ等の素子を設けた後に、当
該ガラス基板を素子が設けられた面と反対側から研磨することにより、又はＳｉ等の半導
体基板を用いてＭＯＳ型のトランジスタを形成した後に当該半導体基板を研磨することに
よって、半導体装置の薄膜化、小型化を行うことができる。
【０１５５】
なお、本実施例は、本明細書中の実施の形態、または他の実施例と組み合わせて実施する
ことが可能である。
【実施例４】
【０１５６】
本実施例では、上記実施例１、実施例２で示した無線で情報の送受信が可能な半導体装置
の利用形態の一例である半導体装置の用途について説明する。半導体装置は、例えば、紙
幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類
（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等
）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電
子機器等の商品や荷物の荷札等の物品に設けることができ、いわゆるＩＤラベル、ＩＤタ
グ、ＩＤカードとして使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装
置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び
携帯電話等を指す。以下に、図１０を参照して、本発明の応用例、及びそれらを付した商
品の一例について説明する。
【０１５７】
図１０（Ａ）は、本発明に係る半導体装置の完成品の状態の一例である。ラベル台紙３０
０１（セパレート紙）上に、半導体装置３００２を内蔵した複数のＩＤラベル３００３が
形成されている。ＩＤラベル３００３は、ボックス３００４内に収納されている。また、
ＩＤラベル３００３上には、その商品や役務に関する情報（商品名、ブランド、商標、商
標権者、販売者、製造者等）が記されている。一方、内蔵されている半導体装置には、そ
の商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権
等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、半導
体装置内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、
販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期
、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことがで
き、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができ
る。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側から
は書換え、消去等ができない仕組みになっている。なお、半導体装置に表示部を設けこれ
らの情報を表示できる構成としてもよい。
【０１５８】
図１０（Ｂ）は、半導体装置３０１２を内蔵したラベル状の半導体装置３０１１を示して
いる。半導体装置３０１１を商品に備え付けることにより、商品管理が容易になる。例え
ば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握す
ることができる。このように、半導体装置を備えることにより、所謂トレーサビリティに
優れた商品を流通させることができる。
【０１５９】
図１０（Ｃ）は、半導体装置３０２２を内包したＩＤカード３０２１の完成品の状態の一
例である。上記ＩＤカード３０２１としては、キャッシュカード、クレジットカード、プ
リペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆる
カード類が含まれる。また、ＩＤカード３０２１の表面に表示部を設け様々な情報を表示
させる構成としてもよい。
【０１６０】
図１０（Ｄ）は、無記名債券３０３１の完成品の状態を示している。無記名債券３０３１
には、半導体装置３０３２が埋め込まれており、その周囲は樹脂によって成形され、半導
体装置を保護している。ここで、該樹脂中にはフィラーが充填された構成となっている。
無記名債券３０３１は、本発明に係る半導体装置と同じ要領で作成することができる。な
お、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、
ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定
されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明
の半導体装置３０３２を設けることにより、認証機能を設けることができ、この認証機能
を活用すれば、偽造を防止することができる。
【０１６１】
図１０（Ｅ）は半導体装置３０４２を内包したＩＤラベル３０４１を貼付した書籍３０４
３を示している。本発明の半導体装置３０４２は、表面に貼ったり、埋め込んだりして、
物品に固定される。図１０（Ｅ）に示すように、本なら紙に埋め込んだり、有機樹脂から
なるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半
導体装置３０４２は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品
自体のデザイン性を損なうことがない。
【０１６２】
また、ここでは図示しないが、包装用容器類、記録媒体、身の回り品、食品類、衣類、生
活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシス
テムの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や
盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生
き物の識別を容易に行うことができる。例えば、家畜等の生き物に半導体装置を埋め込む
ことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０１６３】
図１１（Ａ）、（Ｂ）は、本発明に係る半導体装置を含んだＩＤラベル２５０２を貼付し
た書籍２７０１、及びペットボトル２７０２を示している。本発明に用いられる半導体装
置は非常に薄いため、上記書籍等の物品にＩＤラベルを搭載しても、機能、デザイン性を
損ねることがない。更に、非接触型薄膜集積回路装置の場合、アンテナ回路とチップを一
体形成でき、曲面を有する商品に直接転写することが容易になる。
【０１６４】
図１１（Ｃ）は、果物類２７０５の生鮮食品に、直接半導体装置を含んだＩＤラベル２５
０２を貼り付けた状態を示している。また、図１１（Ｄ）は、包装用フィルム類によって
、野菜類２７０４の生鮮食品を包装した一例を示している。また、なお、チップ２５０１
を商品に貼り付けた場合、剥がされる可能性があるが、包装用フィルム類によって商品を
くるんだ場合、包装用フィルム２７０３類を剥がすのは困難であるため、防犯対策上多少
のメリットはある。なお、上述した商品以外にも、あらゆる商品に、本発明に係る半導体
装置を利用することができる。
【０１６５】
また本発明の半導体装置にセンサー部を設けることで、様々な情報を検出することもでき
る。人間や動物等にセンサー部を搭載した半導体装置を携帯させることによって、生体情
報や健康状態等の様々な情報を場所を問わず半永久的に測定することが可能となる。以下
に、センサー部が設けられた半導体装置の使用形態の具体例について図面を参照して説明
する。
【０１６６】
センサー部に温度を検出する素子が設けられた半導体装置５５２を動物５５１に埋め込み
、動物５５１付近に設けられたえさ箱等にリーダ／ライタ５５３を設ける（図１２（Ａ）
）。そして、間欠的にセンサー部を動作させ測定した情報を半導体装置５５２に記憶させ
ておく。その後、リーダ／ライタ５５３を用いて、半導体装置５５２により検出される動
物５５１の体温等の情報を定期的に読み取ることにより、動物５５１の健康状態を監視し
管理することができる。この場合、半導体装置５５２に設けられたバッテリーの充電はリ
ーダ／ライタ５５３からの電磁波を利用して行う。
【０１６７】
また、センサー部にガス等の気体成分を検出する素子を含む半導体装置５５６を食品５５
５に設け、包装紙や陳列棚にリーダ／ライタ５５７を設ける（図１２（Ｂ））。そして、
間欠的にセンサー部を動作させ測定した情報を半導体装置５５６に記憶させておく。その
後、リーダ／ライタ５５７を用いて、半導体装置５５６により検出される情報を定期的に
読み取ることにより、食品５５５の鮮度を管理することができる。
【０１６８】
また、センサー部に光を検出する素子を含む半導体装置５６２を植物５６１に設け、植物
５６１の植木鉢等にリーダ／ライタ５６３を設ける（図１２（Ｃ））。そして、間欠的に
センサー部を動作させ測定した情報を半導体装置５６２に記憶させておく。その後、リー
ダ／ライタ５６３を用いて、半導体装置５６２により検出される情報を定期的に読み取る
ことで、日照時間の情報を得ると共に、花の開花時期や出荷時期の情報を正確に予想する
ことができる。特に、光を検出する素子を含む半導体装置５６２においては、同時に太陽
電池を設けることによって、リーダ／ライタ５６３からの電磁波による電力供給とあわせ
て、外部からの光によって半導体装置５６２に設けられたバッテリーの充電を行うことが
可能となる。
【０１６９】
また、センサー部に圧力を検出する素子を含む半導体装置５６５を人体の腕に貼り付ける
かもしくは埋め込んで設ける（図１２（Ｄ））。そして、間欠的にセンサー部を動作させ
測定した情報を半導体装置５６５に記憶させておく。その後、リーダ／ライタを用いて、
半導体装置５６５により検出される情報を読み取れば、血圧、脈拍等の情報を得ることが
できる。
【０１７０】
なお、上述した商品以外にも、あらゆる商品に、本発明の半導体装置を利用することがで
きる。
【符号の説明】
【０１７１】
００１    保護回路
００２    整流回路部
００３    検出部
００４    比較回路部
００５    充放電制御回路部
００６    バッテリー
００７    電源制御回路部
００８    負荷回路部
００９    保護回路制御回路部
１００    半導体装置
１０２    保護回路制御回路部
１０３    整流回路部
１０４    電源制御回路部
１０５    バッテリー
１０６    クロック生成回路部
１０７    復調回路部
１０８    復号化回路部
１０９    判定回路部
１１０    ロジック回路部
１１１    メモリコントローラ
１１２    メモリ
１１３    符号化回路部
１１４    変調回路部
１１５    アンテナ回路
１１６    充放電制御回路部
１１７    電源回路部
１２１    検出部
１２２    比較回路部
３０１    トランジスタ
３０２    トランジスタ
３０３    トランジスタ
３０４    トランジスタ
３０５    位相補償容量
５５１    動物
５５２    半導体装置
５５３    リーダ／ライタ
５５５    食品
５５６    半導体装置
５５７    リーダ／ライタ
５６１    植物
５６２    半導体装置
５６３    リーダ／ライタ
５６５    半導体装置
１０１ａ    保護回路
１０１ｂ    保護回路
１０１ｃ    保護回路
１０２ａ    保護回路制御回路部
１０２ｂ    保護回路制御回路部
１０２ｃ    保護回路制御回路部
１９０１    基板
１９０２    絶縁膜
１９０３    剥離層
１９０４    絶縁膜
１９０５    半導体膜
１９０６    ゲート絶縁膜
１９０７    ゲート電極
１９０８    不純物領域
１９０９    不純物領域
１９１０    絶縁膜
１９１１    不純物領域
１９１３    導電膜
１９１４    絶縁膜
１９１８    絶縁膜
１９１９    素子形成層
１９２０    シート材
１９２１    シート材
１９３５    基板
１９３７    樹脂
１９３８    導電性粒子
２５０１    チップ
２５０２    ＩＤラベル
２７０１    書籍
２７０２    ペットボトル
２７０３    包装用フィルム
２７０４    野菜類
２７０５    果物類
３００１    ラベル台紙
３００２    半導体装置
３００３    ＩＤラベル
３００４    ボックス
３０１１    半導体装置
３０１２    半導体装置
３０２１    ＩＤカード
３０２２    半導体装置
３０２ａ    トランジスタ
３０３１    無記名債券
３０３２    半導体装置
３０３ａ    トランジスタ
３０３ｂ    トランジスタ
３０３ｃ    トランジスタ
３０４１    ＩＤラベル
３０４２    半導体装置
３０４３    書籍
３０４ａ    トランジスタ
３０４ｂ    トランジスタ
３０４ｃ    トランジスタ
３０５ａ    位相補償容量
３０５ｂ    位相補償容量
３０５ｃ    位相補償容量
１３０１ａ    保護回路
１３０１ｂ    保護回路
１３０１ｃ    保護回路
１３０２ａ    トランジスタ
１３０２ｂ    トランジスタ
１３０２ｃ    トランジスタ
１３０３ａ    トランジスタ
１３０３ｂ    トランジスタ
１３０３ｃ    トランジスタ
１９００ａ    薄膜トランジスタ
１９００ｂ    薄膜トランジスタ
１９００ｃ    薄膜トランジスタ
１９００ｄ    薄膜トランジスタ
１９００ｅ    薄膜トランジスタ
１９０５ａ    半導体膜
１９０５ｂ    半導体膜
１９０５ｃ    半導体膜
１９０７ａ    導電膜
１９０７ｂ    導電膜
１９１２ａ    絶縁膜
１９１２ｂ    絶縁膜
１９１５ａ    導電膜
１９１６ａ    導電膜
１９１７ａ    導電膜
１９１７ｂ    導電膜
１９３１ａ    導電膜
１９３２ａ    開口部
１９３４ａ    導電膜
１９３４ｂ    導電膜
１９３６ａ    導電膜
１９３６ｂ    導電膜
【図１】
0005604567.tif 000002
【図２】
0005604567.tif 000003
【図３】
0005604567.tif 000004
【図４】
0005604567.tif 000005
【図５】
0005604567.tif 000006
【図６】
0005604567.tif 000007
【図７】
0005604567.tif 000008
【図８】
0005604567.tif 000009
【図９】
0005604567.tif 000010
【図１０】
0005604567.tif 000011
【図１１】
0005604567.tif 000012
【図１２】
0005604567.tif 000013
【図１３】
0005604567.tif 000014