(57)【特許請求の範囲】
【請求項１】
基板上のゲート電極層と、
前記ゲート電極層を覆って設けられた第１の絶縁層と、
前記第１の絶縁層上に、離間して設けられた第２の絶縁層及び第３の絶縁層と、
前記第２の絶縁層上に接して設けられた第１の微結晶半導体層と、
前記第３の絶縁層上に接して設けられた第２の微結晶半導体層と、
少なくとも、前記第２及び第３の絶縁層の間に位置する前記第１の絶縁層、前記第２及び第３の絶縁層、及び前記第１及び第２の微結晶半導体層を覆う非晶質半導体層と、
前記非晶質半導体層上に、離間して設けられた第１及び第２の不純物半導体層と、を有し、
前記第１及び第２の微結晶半導体層の少なくとも一部は、前記第１の絶縁層を介して前記ゲート電極層と重なっており、
前記第１及び第２の不純物半導体層の少なくとも一部は、前記非晶質半導体層を介して前記ゲート電極層と重なっており、
前記第２及び第３の絶縁層は、前記第１の絶縁層と異なる絶縁材料からなることを特徴とする薄膜トランジスタ。
【請求項２】
請求項１において、
前記非晶質半導体層は、前記第２及び第３の絶縁層の間において、前記第１の絶縁層と接することを特徴とする薄膜トランジスタ。
【請求項３】
請求項１又は請求項２において、
前記第１の絶縁層は、窒化シリコンを含み、前記第２及び第３の絶縁層は、酸化窒化シリコンを含むことを特徴とする薄膜トランジスタ。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１の絶縁層は、前記第２及び第３の絶縁層と接する領域において第１の膜厚を有し、前記第２及び第３の絶縁層と接しない領域において第２の膜厚を有し、前記第１の膜厚は、前記第２の膜厚よりも大きいことを特徴とする薄膜トランジスタ。
【請求項５】
請求項４において、
前記第１及び第２の微結晶半導体層の側面と前記第２及び第３の絶縁層の側面は、概略一致していることを特徴とする薄膜トランジスタ。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記微結晶半導体層の電気伝導度が１×１０-5Ｓ・ｃｍ-1以上５×１０-2Ｓ・ｃｍ-1以下であることを特徴とする薄膜トランジスタ。
【請求項７】
請求項１乃至請求項５のいずれか一において、
前記第１及び第２の微結晶半導体層には、ドナーとなる不純物元素が添加されていることを特徴とする薄膜トランジスタ。
【請求項８】
請求項７において、
前記微結晶半導体層における前記不純物元素の濃度は、２×１０18ｃｍ-3以上５×１０18ｃｍ-3以下であることを特徴とする薄膜トランジスタ。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記非晶質半導体層は非晶質シリコン層であることを特徴とする薄膜トランジスタ。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記非晶質半導体層は、フッ素又は塩素を含むことを特徴とする薄膜トランジスタ。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記基板は、ガラス基板、セラミック基板、プラスチック基板、表面に絶縁層が設けられた金属基板のいずれかであることを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関する。
【背景技術】
【０００２】
電界効果トランジスタの一種として、絶縁表面を有する基板上に設けられた半導体層がチャネル形成領域となる薄膜トランジスタが知られている。薄膜トランジスタに用いられる半導体層として、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いる技術が開示されている（特許文献１乃至特許文献５を参照）。薄膜トランジスタは、例えば液晶テレビジョン装置に用いられ、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−０５３２８３号公報
【特許文献２】特開平５−１２９６０８号公報
【特許文献３】特開２００５−０４９８３２号公報
【特許文献４】特開平７−１３１０３０号公報
【特許文献５】特開２００５−１９１５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
非晶質シリコン層がチャネル形成領域となる薄膜トランジスタは、電界効果移動度が低く、オン電流が低いといった問題がある。一方、微結晶シリコン層がチャネル形成領域となる薄膜トランジスタは、非晶質シリコン層がチャネル形成領域となるものと比較して電界効果移動度は高いものの、オン電流とともにオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。
【０００５】
多結晶シリコン層がチャネル形成領域となる薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られる。そのため、多結晶シリコン層を用いた薄膜トランジスタは、画素に設けられるスイッチング用のトランジスタのみならず、高速動作が要求されるドライバ回路を構成するトランジスタとしても用いることができる。
【０００６】
しかし、多結晶シリコン層がチャネル形成領域となる薄膜トランジスタの作製工程は、半導体層の結晶化工程が必要なため、上記した非晶質シリコン層又は微結晶シリコン層を用いた薄膜トランジスタの作製工程に比べて製造コストが高いことが問題である。また、半導体層の結晶化のためにレーザアニール技術を用いると、レーザビームの照射面積が小さいため、大画面の液晶パネルを効率良く生産することができないという問題がある。
【０００７】
ところで、表示パネルの製造に用いられているガラス基板は、第３世代（例えば、５５０ｍｍ×６５０ｍｍ）、第４世代（例えば、６８０ｍｍ×８８０ｍｍ）、第５世代（例えば、１０００ｍｍ×１２００ｍｍ）、第６世代（例えば、１５００ｍｍ×１８００ｍｍ）、第７世代（例えば、１９００ｍｍ×２２００ｍｍ）、第８世代（例えば、２２００ｍｍ×２４００ｍｍ）と年々大型化が進んでおり、今後は第９世代（例えば、２４００ｍｍ×２８００ｍｍ）、第１０世代（例えば、２８００ｍｍ×３０００ｍｍ）へと大面積化が更に進むものと予測されている。しかし、大面積のガラス基板上に、高速動作が可能な薄膜トランジスタ（例えば、上記の多結晶シリコン層を用いた薄膜トランジスタ）を高い生産性で作製することができる技術は依然として確立されていない。大面積基板上に高速動作が可能な薄膜トランジスタを作製する技術として、微結晶シリコンがチャネル形成領域となる薄膜トランジスタの技術開発が進められているが、その特性はまだ十分なものとはいえない。
【０００８】
そこで、本発明の一態様は、薄膜トランジスタのオン電流及びオフ電流に係る上記の問題点を解決することを課題とする。また、本発明の一態様は、高速動作が可能な薄膜トランジスタを提供することをも課題とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、ゲート電極層と、前記ゲート電極層を覆って設けられた第１の絶縁層と、前記ゲート電極層と少なくとも一部が重畳し、ソース領域及びドレイン領域を形成する離間して設けられた一対の不純物半導体層と、前記第１の絶縁層上に、前記ゲート電極層及び前記一対の不純物半導体層と少なくとも一部が重畳するようにチャネル長方向に離間して設けられた一対の第２の絶縁層と、前記第２の絶縁層上に接して離間して設けられた一対の微結晶半導体層と、前記第１の絶縁層、前記一対の第２の絶縁層及び前記一対の微結晶半導体層を覆って、前記一対の微結晶半導体層間に延在する非晶質半導体層と、を有し、前記第１の絶縁層は窒化シリコン層であり、前記一対の第２の絶縁層は酸化窒化シリコン層であることを特徴とする薄膜トランジスタである。
【００１０】
本発明の一態様は、ゲート電極層と、前記ゲート電極層を覆って設けられた第１の絶縁層と、前記第１の絶縁層上に少なくとも一部が接するように設けられた非晶質半導体層と、前記非晶質半導体層上に離間して設けられた、ソース領域及びドレイン領域を形成する一対の不純物半導体層と、前記第１の絶縁層と前記非晶質半導体層との間に設けられ、前記一対の不純物半導体層と少なくとも一部が重畳し、離間して設けられた一対の微結晶半導体層と、前記第１の絶縁層上に前記微結晶半導体層と接して離間して設けられた一対の第２の絶縁層と、を有し、前記第１の絶縁層は窒化シリコン層であり、前記一対の第２の絶縁層は酸化窒化シリコン層であることを特徴とする薄膜トランジスタである。
【００１１】
本発明の一態様は、ゲート電極層と、前記ゲート電極層を覆って設けられた第１の絶縁層と、前記ゲート電極層と少なくとも一部が重畳し、離間して設けられた一対の微結晶半導体層と、前記第１の絶縁層及び前記一対の微結晶半導体層と接して離間して設けられた一対の第２の絶縁層と、少なくとも前記一対の微結晶半導体層を覆って設けられた非晶質半導体層と、前記非晶質半導体層上に離間して設けられた、ソース領域及びドレイン領域を形成する一対の不純物半導体層と、を有し、前記一対の微結晶半導体層の間には前記非晶質半導体層が延在して設けられ、前記第１の絶縁層は窒化シリコン層であり、前記第２の絶縁層は酸化窒化シリコン層であることを特徴とする薄膜トランジスタである。
【００１２】
従来の一般的な薄膜トランジスタでは、ソース領域とドレイン領域の間のキャリア（電子又は正孔）の流れを、ゲート電極に印加する電圧（ゲート電極の電位とソース領域の電位との電位差）によって制御し、前記キャリアはソース領域からドレイン領域まで半導体層中を流れる。しかし、上記構成の薄膜トランジスタでは、ソース領域とドレイン領域の間を流れるキャリアが、ゲート電極層と重畳して設けられた微結晶半導体層中と、該微結晶半導体層上からチャネル長方向に延在して設けられた非晶質半導体層中を流れる。
【００１３】
上記構成の薄膜トランジスタにおいて、微結晶半導体層は、薄膜トランジスタのチャネル長方向の全域に渡って設けられているのではなく、離間して設けられており、これらの微結晶半導体層の間には非晶質半導体層を有する。すなわち、上記構成の薄膜トランジスタでは、ソース領域とドレイン領域の間のチャネル長方向の一定距離においては、チャネルを流れるキャリアが非晶質半導体層を流れるように構成されている。
【００１４】
上記構成の薄膜トランジスタにおいて、第１の絶縁層は窒化シリコン層であり、第２の絶縁層は酸化窒化シリコン層である。すなわち、キャリアが流れる領域において、非晶質半導体層に接して該非晶質半導体層の下に窒化シリコン層が設けられ、微結晶半導体層に接して該微結晶半導体層の下に酸化窒化シリコン層が設けられている。これは、次の２つの問題を避けるためである。
【００１５】
第１の問題は、非晶質半導体層のゲート絶縁膜を酸化窒化シリコンにより形成すると、トランジスタのしきい値電圧が正電位側にシフトし、更にはサブスレッショルド係数（Ｓ値ともいう。）が大きくなることである。
【００１６】
第２の問題は、窒化シリコン層上に微結晶半導体層を形成することは困難であり、形成できたとしても結晶性が低い。
【００１７】
上記構成の薄膜トランジスタにおいて、微結晶半導体層のドナー濃度は可能な限り高くすることが好ましい。微結晶半導体層のドナー濃度を高めることで電界効果移動度を高めることができ、高速な動作が可能となるからである。
【００１８】
なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００１９】
上記構成の薄膜トランジスタにおいて、前記第１の絶縁層は、前記第２の絶縁層と重畳する領域では膜厚が厚くなるように形成されていることが好ましく、前記微結晶半導体層の側面と前記第２の絶縁層の側面は概略一致しているとよい。これは、第２の絶縁層と微結晶半導体層を一のエッチング工程によりパターニングし、また、第１の絶縁層と第２の絶縁層の主成分の多くが一致するためである。
【００２０】
なお、微結晶半導体層の電気伝導度は１×１０−５Ｓ・ｃｍ−１以上５×１０−２Ｓ・ｃｍ−１以下であり、非晶質半導体層の電気伝導度は微結晶半導体層よりも低い。微結晶半導体層のドナー濃度は、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。一対の微結晶半導体層は、少なくとも薄膜トランジスタのチャネル長方向に延在し、前記した電気伝導度を有することで高いオン電流を生じさせる。一方、チャネル形成領域に延在し、所謂オフセット領域を形成する非晶質半導体層は、オフ電流の低減に寄与する。なお、オフセット領域は、離間して設けられた一対の微結晶半導体層の間に形成される。
【００２１】
なお、不純物半導体とは、電気伝導に寄与するキャリアの大多数が、添加された一導電型の不純物元素から供給される半導体をいう。一導電型の不純物元素は、キャリアとして電子を供給するドナー又は正孔を供給するアクセプタとなり得る元素であり、ドナーとして代表的には周期表第１５族元素が挙げられ、アクセプタとして代表的には周期表第１３族元素が挙げられる。微結晶半導体層の移動度を向上させるためには、ドナーとなる不純物元素を添加することが好ましい。
【００２２】
なお、微結晶半導体とは、例示的には結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下であり、電気伝導度が概略１０−７Ｓ・ｃｍ−１から１０−４Ｓ・ｃｍ−１である半導体であって、価電子制御により１０１Ｓ・ｃｍ−１程度にまで高められる半導体をいう。ただし、微結晶半導体の概念は、前記した結晶粒径及び電気伝導度の値のみに限定されるものではなく、同等の物性値を有するものであれば必ずしも上記した結晶粒径等に限定されるものではない。
【００２３】
なお、非晶質半導体とは、結晶構造を有さない（原子の配列に長距離秩序を有さない）半導体をいう。非晶質半導体としては、例えば非晶質シリコンを用いることができる。なお、非晶質シリコンには水素等が含まれていてもよい。
【００２４】
なお、「オン電流」とは、チャネル形成領域に電流を流すためにゲート電極に適切なゲート電圧を印加した時（即ち、薄膜トランジスタがオン状態の時）に、ソース領域とドレイン領域との間、即ちチャネル形成領域を流れる電流をいう。なお、ここでオン状態とは、ゲート電圧（ゲート電極の電位とソース領域の電位との電位差）がトランジスタのしきい値電圧を超えた状態をいう。
【００２５】
また、「オフ電流」とは、薄膜トランジスタのゲート電圧がしきい値電圧より低い場合（即ち、薄膜トランジスタがオフ状態の時）に、ソース領域とドレイン領域との間、即ちチャネル形成領域を流れる電流をいう。
【発明の効果】
【００２６】
微結晶半導体層を複数設けてこれらを離間させ、更にはソース領域とドレイン領域との間のチャネル長方向の一定距離において、チャネル形成領域を流れるキャリアが非晶質半導体層を流れる構成とすることで、オン電流が高く、オフ電流が低い、スイッチング特性に優れた薄膜トランジスタとすることができる。
【００２７】
微結晶半導体層と接する絶縁層として酸化窒化シリコン層を設けることで、結晶性の高い半導体層を形成することができる。
【００２８】
非晶質半導体層と接する絶縁層として窒化シリコン層を設け、且つ微結晶半導体層と接する絶縁層として酸化窒化シリコン層を設けることで、サブスレッショルド係数が小さく、しきい値電圧がシフトしない（又はしきい値電圧のシフトが小さい）電気的特性が良好な薄膜トランジスタとすることができる。
【図面の簡単な説明】
【００２９】
【図１】薄膜トランジスタを説明する図。
【図２】薄膜トランジスタの作製方法を説明する図。
【図３】薄膜トランジスタの作製方法を説明する図。
【図４】薄膜トランジスタの作製方法を説明する図。
【図５】薄膜トランジスタの作製方法を説明する図。
【図６】薄膜トランジスタの作製方法を説明する図。
【図７】薄膜トランジスタの作製方法を説明する図。
【図８】薄膜トランジスタの作製方法を説明する図。
【図９】薄膜トランジスタについての電気的特性の測定結果を示す図。
【図１０】薄膜トランジスタに用いる微結晶半導体層のラマンスペクトルを示す図。
【図１１】薄膜トランジスタに用いる微結晶半導体層の断面ＴＥＭ像を示す図。
【図１２】薄膜トランジスタに用いる微結晶半導体層の平面ＴＥＭ像を示す図。
【発明を実施するための形態】
【００３０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。また、便宜上、絶縁層は上面図には表さない場合がある。
【００３１】
（実施の形態１）
本実施の形態では、本発明の一態様である薄膜トランジスタの構造の一例について、図１を参照して説明する。
【００３２】
図１（Ａ）に示す薄膜トランジスタは、基板１００上にゲート電極層１０５を有し、ゲート電極層１０５上に第１の絶縁層１０７ａを有し、第１の絶縁層１０７ａ上に、離間して設けられた第２の絶縁層１０７ｂａ及び第２の絶縁層１０７ｂｂを有し、第２の絶縁層１０７ｂａ及び第２の絶縁層１０７ｂｂのそれぞれの上に接して、離間して設けられた微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂを有し、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂのそれぞれの上に離間して設けられたバッファ層１１１ａ及びバッファ層１１１ｂを有する。バッファ層１１１ａと微結晶半導体層１０９ａと第２の絶縁層１０７ｂａとは略重畳して設けられ、バッファ層１１１ｂと微結晶半導体層１０９ｂと第２の絶縁層１０７ｂｂとは略重畳して設けられている。また、第２の絶縁層１０７ｂａ、第２の絶縁層１０７ｂｂ、微結晶半導体層１０９ａ、微結晶半導体層１０９ｂ、バッファ層１１１ａ及びバッファ層１１１ｂの側面及び上面を覆って、非晶質半導体層１１３が設けられている。非晶質半導体層１１３上には、一導電型を付与する不純物元素が添加された一対の不純物半導体層１１５ａ及び不純物半導体層１１５ｂが設けられている。不純物半導体層１１５ａ及び不純物半導体層１１５ｂは、ソース領域とドレイン領域を形成する。また、不純物半導体層１１５ａ及び不純物半導体層１１５ｂ上には配線層１１７ａ及び配線層１１７ｂが設けられている。
【００３３】
微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂは、その電気伝導度が０．９〜２Ｓ・ｃｍ−１の範囲であることが好ましい。
【００３４】
なお、微結晶半導体は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を含む半導体である。一般に、微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であって、粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状または針状結晶が基板表面に対して法線方向に成長しているものである。また、微結晶半導体では、電気伝導度が概略１０−７Ｓ・ｃｍ−１から１０−４Ｓ・ｃｍ−１であるものが、価電子制御により１０１Ｓ・ｃｍ−１程度にまで高められる。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素又はハロゲンを少なくとも１原子％又はそれ以上含ませるとよい。さらに、ヘリウム、アルゴン、クリプトン又はネオン等の希ガス元素を含ませて格子歪みをさらに助長させることで、結晶の安定性が増し、良好な微結晶半導体層が得られる。このような微結晶半導体層に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。ただし、微結晶半導体の概念は前記した結晶粒径、電気伝導度の値のみに固定されるものではなく、同等の物性値を有するものであれば、上記した粒径等に限定されるものではない。
【００３５】
微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂの厚さは５ｎｍ以上５０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下となるように形成すればよい。
【００３６】
微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂは、十分なオン電流を得るためにドナーとなる不純物元素が添加されていることが好ましい。この場合、酸素濃度及び窒素濃度は、ドナーとなる不純物元素の濃度の１０倍未満、代表的には３×１０１９ｃｍ−３未満、好ましくは３×１０１８ｃｍ−３未満、炭素の濃度を３×１０１８ｃｍ−３以下とするとよい。微結晶半導体層中への欠陥の生成を抑えるためである。また、酸素又は窒素が微結晶半導体層中に存在すると、半導体の結晶化が阻害される。このため、ドナーとなる不純物元素を添加した半導体層が微結晶半導体層の場合には、微結晶半導体層中の酸素濃度及び窒素濃度を低く抑え、且つドナーとなる不純物元素を添加することで、微結晶半導体層の結晶性を高くすることができる。
【００３７】
また、微結晶半導体層に、アクセプタとなる不純物元素を、成膜と同時に、或いは成膜後に添加することで、形成するトランジスタのしきい値電圧の制御をすることが可能となる。アクセプタとなる不純物元素として、代表的にはボロンが挙げられ、Ｂ２Ｈ６、ＢＦ３等の不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化シリコンに混入させると良い。そしてボロンの濃度は、ドナーとなる不純物元素の１０分の１程度、例えば１×１０１４〜６×１０１６ｃｍ−３とすると良い。
【００３８】
バッファ層１１１ａ及びバッファ層１１１ｂは、非晶質半導体を用いて形成する。または、フッ素又は塩素等のハロゲンが添加された非晶質半導体を用いる。バッファ層１１１ａ及びバッファ層１１１ｂの厚さは３０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍとするとよい。非晶質半導体としては、アモルファスシリコンが挙げられる。
【００３９】
なお、バッファ層１１１ａ及びバッファ層１１１ｂの側面を基板に対して３０〜６０°のテーパー形状とすることで、当該微結晶半導体層を結晶成長の核として、微結晶半導体層と非晶質半導体層との界面近傍における微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂの結晶性を高めることができる。そのため、薄膜トランジスタの高速動作が可能となり、オン電流を高くすることができる。
【００４０】
バッファ層１１１ａ及びバッファ層１１１ｂとして、非晶質半導体層、更には水素、窒素又はハロゲンを含む非晶質半導体層を形成することで、微結晶半導体層が有する結晶粒表面の自然酸化を防止することが可能である。特に、微結晶半導体層において、非晶質半導体と微結晶粒が接する領域では、応力が集中し、亀裂が入りやすい。この亀裂が酸素に触れると結晶粒は酸化され、酸化シリコン層が形成される。しかしながら、ドナーとなる不純物元素を添加した半導体層の表面にバッファ層１１１ａ及びバッファ層１１１ｂを形成することで、微結晶粒の酸化を防止することができる。このため、キャリアが捕獲される欠陥を低減し、またはキャリアの進行を妨げる領域を小さくすることができる。そのため、薄膜トランジスタの高速動作が可能となり、オン電流を高めることができる。
【００４１】
第２の絶縁層１０７ｂａ及び第２の絶縁層１０７ｂｂは、酸化窒化シリコンにより形成する。第２の絶縁層１０７ｂａ及び第２の絶縁層１０７ｂｂを酸化窒化シリコンにより形成することで、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂが酸化窒化シリコン層に接して設けられるため、結晶性を高くすることができる。なお、第２の絶縁層１０７ｂａ及び第２の絶縁層１０７ｂｂは５ｎｍ〜２０ｎｍで形成するとよく、好ましくは１０ｎｍ〜１５ｎｍで形成する。エッチングにおける制御の困難さの回避や、良好な電気的特性を得るためである。
【００４２】
更には、第２の絶縁層１０７ｂａ及び第２の絶縁層１０７ｂｂを酸化窒化シリコンにより形成することで、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂの結晶性が向上する。図１０（Ａ）は、微結晶半導体層のラマンピークを示し、図１０（Ｂ）は図１０（Ａ）を最大値で規格化したラマンピークを示す。ここで、微結晶半導体層は、一導電型を付与する不純物元素を添加せずして形成したものであり、微結晶半導体層の下に接して形成される層以外の条件は等しくしたものである。スペクトル１７０ａ及びスペクトル１７１ａは酸化窒化シリコン層上に形成した微結晶半導体層のラマンピークを示し、スペクトル１７０ｂ及びスペクトル１７１ｂは窒化シリコン層上に形成した微結晶半導体層のラマンピークを示す。
【００４３】
図１１は、図１０にラマンピークを示したものの断面を透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ。以下、ＴＥＭという。）により観察した像を示す。図１１（Ａ）は、窒化シリコン層上に微結晶半導体層を形成して、これらの界面を観察した断面ＴＥＭ像（２００万倍）を示す。図１１（Ｂ）は、酸化窒化シリコン層上に微結晶半導体層を形成して、これらの界面を観察した断面ＴＥＭ像（１００万倍）を示す。
【００４４】
図１２は、図１０にラマンピークを示したものの平面をＴＥＭにより観察した像を示す。図１２（Ａ）は、窒化シリコン層上に微結晶半導体層を形成して、この微結晶半導体層を観察した平面ＴＥＭ像（５０万倍）を示す。図１２（Ｂ）は、酸化窒化シリコン層上に微結晶半導体層を形成して、この微結晶半導体層を観察した平面ＴＥＭ像（５０万倍）を示す。
【００４５】
図１０乃至図１２から、窒化シリコン層上に形成した微結晶半導体層と比べて、酸化窒化シリコン層上に形成した微結晶半導体層は高い結晶性を有することがわかる。また、図１１及び図１２から、窒化シリコン層上に形成した微結晶半導体層と比べて、酸化窒化シリコン層上に形成した微結晶半導体層では結晶粒が密に形成されていることがわかる。
【００４６】
また、第２の絶縁層１０７ｂａ及び第２の絶縁層１０７ｂｂと接する領域において、第１の絶縁層１０７ａは膜厚が大きい。これは、バッファ層１１１ａ及びバッファ層１１１ｂと、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂと、第２の絶縁層１０７ｂａ及び第２の絶縁層１０７ｂｂを一のエッチング工程によりパターニングするためである。
【００４７】
なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００４８】
非晶質半導体層１１３は、アモルファスシリコンにより形成する。また、非晶質半導体層１１３にフッ素又は塩素等が含まれていても良い。また、非晶質半導体層１１３にリンが含まれる場合には、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂよりも低濃度とするとよい。また、配線と重畳する非晶質半導体層１１３の厚さは５０ｎｍ以上５００ｎｍ未満とする。
【００４９】
非晶質半導体層１１３は、微結晶半導体層１０９ａ、微結晶半導体層１０９ｂ、バッファ層１１１ａ及びバッファ層１１１ｂの側面を覆う。また、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂの周縁部において、第１の絶縁層１０７ａと非晶質半導体層１１３が接する。このような構造とすることにより、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂと、不純物半導体層１１５ａ及び不純物半導体層１１５ｂとが接しないため、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂと、不純物半導体層１１５ａ及び不純物半導体層１１５ｂとの間で生じるリーク電流を低減することができる。
【００５０】
また、非晶質半導体層１１３に微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂよりも低濃度でリンを添加すると、トランジスタのしきい値電圧の変動を抑制することが可能である。
【００５１】
基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを適用しても良い。基板１００がマザーガラスの場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）、第２世代（例えば、４００ｍｍ×５００ｍｍ）、第３世代（例えば、５５０ｍｍ×６５０ｍｍ）、第４世代（例えば、６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（例えば、１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代（例えば、１５００ｍｍ×１８００ｍｍ）、第７世代（例えば、１９００ｍｍ×２２００ｍｍ）、第８世代（例えば、２１６０ｍｍ×２４６０ｍｍまたは２２００ｍｍ×２４００ｍｍ）のものを用いることができるのみならず、第９世代（例えば、２４００ｍｍ×２８００ｍｍまたは２４５０ｍｍ×３０５０ｍｍ）、第１０世代（例えば、２９５０ｍｍ×３４００ｍｍまたは２８００ｍｍ×３０００ｍｍ）のものをも用いることができる。
【００５２】
ゲート電極層１０５は、導電性材料により設ければよく、例えば金属材料により形成すればよい。用いることのできる金属材料としては、例えば、アルミニウム、クロム、チタン、タンタル、モリブデン、銅等が挙げられる。ゲート電極層１０５は、例えば、アルミニウム又はアルミニウムをバリア金属により挟んだ構造の積層膜によって形成されることが好ましい。バリア金属としては、チタン、モリブデン又はクロム等の高融点金属が適用される。バリア金属はアルミニウムのヒロック防止及び酸化防止を目的として設けられるものである。
【００５３】
ゲート電極層１０５はゲート配線を構成するため、厚さ５０ｎｍ以上３００ｎｍ以下で形成するとよい。ゲート電極層１０５の厚さを５０ｎｍ以上１００ｎｍ以下とすることで、後に形成される半導体層や配線の段切れ防止が可能である。また、ゲート電極層１０５の厚さを１５０ｎｍ以上３００ｎｍ以下とすることで、ゲート配線の低抵抗化及び大面積化が可能である。
【００５４】
なお、ゲート電極層１０５上に半導体層及び絶縁層を設けるため、段切れ防止のために、ゲート電極層１０５は端部をテーパー形状に加工することが好ましい。なお、ゲート電極層１０５はゲート配線のみならず容量配線も構成することができる。
【００５５】
第１の絶縁層１０７ａは窒化シリコンにより形成する。第１の絶縁層１０７ａを窒化シリコンにより形成することで、次の利点がある。まず、第１の絶縁層１０７ａは、非晶質半導体層１１３のゲート絶縁層として機能するため、薄膜トランジスタのサブスレッショルド係数を小さくすることができる。また、基板１００に含まれるナトリウム等の不純物元素が、微結晶半導体層１０９ａ、微結晶半導体層１０９ｂ、バッファ層１１１ａ、バッファ層１１１ｂ及び非晶質半導体層１１３への侵入することを防止できる。更には、ゲート電極層１０５の酸化を防止することが可能である。
【００５６】
また、第１の絶縁層１０７ａは、厚さ５０〜１５０ｎｍで形成することが好ましい。ゲート電極層１０５はスパッタリング法により形成することが一般的であり、その表面に凹凸を生じることが多い。第１の絶縁層１０７ａを５０〜１５０ｎｍの厚さとすることで、この凹凸による被覆率の低減を緩和することが可能となる。
【００５７】
従って、第１の絶縁層１０７ａを厚さ５０〜１５０ｎｍの窒化シリコンで形成することにより、後に形成される薄膜トランジスタの電気的特性を向上させることができる。
【００５８】
ｎ型の薄膜トランジスタを形成する場合には、一対の不純物半導体層１１５ａ及び不純物半導体層１１５ｂには、不純物元素として、例えばリンを添加すれば良く、形成に用いる水素化シリコンにＰＨ３等の不純物気体を加えて形成すれば良い。また、ｐ型の薄膜トランジスタを形成する場合には、不純物元素として、例えばボロンを添加すれば良く、形成に用いる水素化シリコンにＢ２Ｈ６等の不純物気体を加えて形成すれば良い。リン又はボロンの濃度を１×１０１９〜１×１０２１ｃｍ−３とすると、配線層１１７ａ及び配線層１１７ｂとオーミックコンタクトすることが可能となり、一対の不純物半導体層１１５ａ及び不純物半導体層１１５ｂは、ソース領域及びドレイン領域として機能する。一対の不純物半導体層１１５ａ及び不純物半導体層１１５ｂは、微結晶半導体又は非晶質半導体で形成することができる。一対の不純物半導体層１１５ａ及び不純物半導体層１１５ｂは１０ｎｍ以上１００ｎｍ以下、好ましくは３０ｎｍ以上５０ｎｍ以下の厚さで形成するとよい。一対の不純物半導体層１１５ａ及び不純物半導体層１１５ｂの厚さを薄くすることで、形成時のスループットが向上する。
【００５９】
配線層１１７ａ及び配線層１１７ｂは、導電性材料により設ければよく、例えば金属材料により形成すればよい。例えば、アルミニウム、アルミニウムに耐熱性向上元素が添加されたもの、若しくはアルミニウムにヒロック防止元素が添加されたもの（以下、これらをアルミニウム合金とよぶ。）を単層でまたは積層して形成することが好ましい。ここで、耐熱性向上元素又はヒロック防止元素としては、銅、シリコン、チタン、ネオジム、スカンジウム又はモリブデン等が挙げられる。また、不純物半導体層と接する側の層を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物で形成し、その上にアルミニウム又はアルミニウム合金を形成した積層構造としても良い。更には、アルミニウム又はアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン又はこれらの窒化物で挟んだ積層構造としてもよい。例えば、チタン層上にアルミニウム層を設け、該アルミニウム層上にチタン層を設けた積層の導電層を用いることができる。
【００６０】
なお、ゲート電極層１０５を形成する材料として挙げたものは配線層１１７ａの形成に用いることが可能であり、配線層１１７ａ及び配線層１１７ｂを形成する材料として挙げたものはゲート電極層１０５の形成に用いることが可能である。
【００６１】
また、図１（Ａ）に示す薄膜トランジスタでは、非晶質半導体層１１３が配線層１１７ａ及び配線層１１７ｂと接さず、バッファ層１１１ａ、及びバッファ層１１１ｂ上に一対の不純物半導体層１１５ａ及び不純物半導体層１１５ｂを介して配線層１１７ａ及び配線層１１７ｂが設けられた構造を示しているが、図１（Ｂ）に示すように、非晶質半導体層１１３の側面が配線層１１７ａ及び配線層１１７ｂと接する構造としてもよい。
【００６２】
また、本実施の形態で示す薄膜トランジスタは、第１の薄膜トランジスタ１０１、第２の薄膜トランジスタ１０２及び第３の薄膜トランジスタ１０３が直列に接続されたものである。第１の薄膜トランジスタ１０１は、ゲート電極層１０５、第１の絶縁層１０７ａ及び第２の絶縁層１０７ｂａ、微結晶半導体層１０９ａ、バッファ層１１１ａ、非晶質半導体層１１３、不純物半導体層１１５ａ、並びに配線層１１７ａで構成される。第２の薄膜トランジスタ１０２は、ゲート電極層１０５、第１の絶縁層１０７ａ、非晶質半導体層１１３で構成される。第３の薄膜トランジスタ１０３は、ゲート電極層１０５、第１の絶縁層１０７ａ及び第２の絶縁層１０７ｂｂ、微結晶半導体層１０９ｂ、バッファ層１１１ｂ、非晶質半導体層１１３、不純物半導体層１１５ｂ並びに配線層１１７ｂで構成される。
【００６３】
第２の薄膜トランジスタ１０２は、非晶質半導体層をチャネル形成領域に用いた薄膜トランジスタである。第１の薄膜トランジスタ１０１及び第３の薄膜トランジスタ１０３では、キャリアが流れる領域は、微結晶半導体層１０９ａ、微結晶半導体層１０９ｂである。微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂは、電気伝導度が０．９〜２Ｓ・ｃｍ−１であり、通常の非晶質半導体層及び微結晶半導体層と比較して抵抗率が低い。このため、ゲート電極層１０５に、第２の薄膜トランジスタ１０２のしきい値電圧未満の正電圧が印加されている状態でも、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂに多数のキャリアが誘起された状態となる。第２の薄膜トランジスタ１０２のしきい値電圧以上の正電圧がゲート電極層１０５に印加されると、第２の薄膜トランジスタ１０２がオンとなり、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂに誘起されていた多数のキャリアが、第１の薄膜トランジスタ１０１の配線層１１７ａ又は第３の薄膜トランジスタ１０３の配線層１１７ｂへ流れる。
【００６４】
本実施の形態の薄膜トランジスタのチャネル長Ｌは、微結晶半導体層１０９ａと微結晶半導体層１０９ｂとの距離ａ、不純物半導体層１１５ａの端部と微結晶半導体層１０９ａの端部との距離ｂ、及び不純物半導体層１１５ｂと微結晶半導体層１０９ｂとの距離ｃの和である。チャネル長Ｌに対して、微結晶半導体層１０９ａと微結晶半導体層１０９ｂとの距離ａを短くし、不純物半導体層１１５ａの端部と微結晶半導体層１０９ａの端部との距離ｂを長くし、不純物半導体層１１５ｂと微結晶半導体層１０９ｂとの距離ｃを長くすることで、オン電流が高くなり、移動度も高くなる。
【００６５】
また、本実施の形態に示す薄膜トランジスタにおいて、微結晶半導体層１０９ａ、微結晶半導体層１０９ｂは、同一のフォトマスクを用いて形成されたレジストマスクによりエッチングされる。このため、フォトマスクをサブミクロンレベルの精度でアライメントすることを必要としないため、微結晶半導体層１０９ａと微結晶半導体層１０９ｂとの距離ａのばらつきはかなり小さいものとすることができ、露光装置の解像限界程度の距離にすることができる。また、位相シフトマスクを用いることで、露光装置の解像限界以下の距離にすることもできる。微結晶半導体層１０９ａと微結晶半導体層１０９ｂとの間は、正のゲート電圧を印加したときに第２の薄膜トランジスタ１０２のチャネル形成領域として機能するが、上記の通りばらつきを小さくすることができるため、基板面内において各トランジスタの電気的特性のばらつきを小さくすることができる。
【００６６】
なお、位相シフトマスクを用いる等の手段により第２の薄膜トランジスタ１０２のチャネル長（すなわち、距離ａ）を短くすることが可能であるが、距離ａを小さくするには第２の薄膜トランジスタ１０２において短チャネル効果が生じないように、ゲート絶縁層となる第１の絶縁層１０７ａを薄く形成すればよい。
【００６７】
一方、ゲート電極層１０５に負の電圧を印加すると、微結晶半導体層１０９ａ、微結晶半導体層１０９ｂにはキャリアが誘起されたとしても、第２の薄膜トランジスタ１０２がオフであるため、電流の流れを妨げることができる。第２の薄膜トランジスタ１０２は非晶質半導体層により形成され、更にはリークパス等も生じにくいため、オフ電流を小さくすることができる。
【００６８】
以上説明したように、オン電流及び移動度が高く、オフ電流の小さい薄膜トランジスタを得ることができる。更には、本実施の形態にて説明した薄膜トランジスタは、サブスレッショルド係数が小さく、しきい値電圧がシフトせず又はしきい値電圧のシフトが小さい、電気的特性が良好なものである。
【００６９】
なお、ソース領域とドレイン領域とを繋ぐ非晶質半導体層１１３の表面（バックチャネル）は凹凸形状を有し、ソース領域とドレイン領域との間の距離が長くなっている。そのため、ソース領域とドレイン領域との間の非晶質半導体層１１３の表面を流れるリーク電流の経路が長くなる。従って、ソース領域とドレイン領域との間で、非晶質半導体層１１３の表面に流れるリーク電流を低減することができ、オフ電流を小さくすることができる。
【００７０】
更には、ゲート電極層１０５と、不純物半導体層１１５ａ及び不純物半導体層１１５ｂとの間には、絶縁層のほかに非晶質半導体層１１３が設けられており、ゲート電極層１０５と、不純物半導体層１１５ａ及び不純物半導体層１１５ｂとの間隔を広くとることができる。このため、ゲート電極層１０５と、不純物半導体層１１５ａ及び不純物半導体層１１５ｂとの間に生じる寄生容量の発生を低減することができる。
【００７１】
（実施の形態２）
本実施の形態では、図１（Ａ）に示す薄膜トランジスタの作製方法について、図２乃至図５を参照して説明する。
【００７２】
非晶質半導体層又は微結晶半導体層を有する薄膜トランジスタは、ｐ型よりもｎ型の方が電界効果移動度が高く、駆動回路に用いるのに適している。また、同一の基板上に形成する薄膜トランジスタは全て同じ極性とすると、工程数が少なくなり好ましい。従って、本実施の形態ではｎ型の薄膜トランジスタの作製方法について説明する。ただし、ｐ型の薄膜トランジスタであっても同様に作製することが可能である。
【００７３】
図３は図２のＡ−Ｂにおける断面図を示し、図４はＣ−Ｄにおける断面図を示す。
【００７４】
まず、基板１００上に導電層１０４を形成する（図３（Ａ）及び図４（Ａ）を参照）。導電層１０４としては、実施の形態１において列挙した、ゲート電極層１０５の材料を用いて形成することができる。導電層１０４は、スパッタリング法、ＣＶＤ法、めっき法、印刷法又は液滴吐出法等を用いて形成する。
【００７５】
次に、導電層１０４上にレジストを塗布した後、第１のフォトマスクを用いたフォトリソグラフィ工程によってレジストマスクを形成する。このレジストマスクを用いて導電層１０４を所望の形状にエッチングし、ゲート電極層１０５を形成する。その後、レジストマスクを除去する。
【００７６】
次に、基板１００及びゲート電極層１０５上に第１の絶縁層１０７ａを形成する。第１の絶縁層１０７ａとしては、実施の形態１と同様に窒化シリコンを用いて形成することができる。第１の絶縁層１０７ａは、ＣＶＤ法又はスパッタリング法等を用いて形成する。
【００７７】
次に、第１の絶縁層１０７ａ上に第２の絶縁層１０７ｂ、微結晶半導体層１０８及びバッファ層１１０を積層して形成する（図３（Ｂ）及び図４（Ｂ）を参照）。微結晶半導体層１０８には実施の形態１と同様にドナーとなる不純物元素を添加することが好ましい。微結晶半導体層１０８の形成方法について以下に説明する。
【００７８】
微結晶半導体層１０８は、プラズマＣＶＤ装置の反応室内において、シリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成することができる。シリコンを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは５０〜２００倍として希釈することで微結晶半導体層を形成することができる。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。また、上記原料ガスと共に、リン、ヒ素、アンチモン等を含む気体を混合すると、ドナーとなる不純物元素を添加することができる。ここでは、シランと、水素と希ガスとの混合ガス（または水素と希ガスとのいずれかでもよい。）にフォスフィンを混合して、グロー放電プラズマにより、リンを含む微結晶シリコン層を形成する。
【００７９】
ここで、グロー放電プラズマの生成は、例えば、１ＭＨｚから２０ＭＨｚ（代表的には１３．５６ＭＨｚ）の高周波電力、または２０ＭＨｚより大きく１２０ＭＨｚ程度まで（代表的には２７．１２ＭＨｚ、６０ＭＨｚ）の高周波電力を印加することで行うことができる。
【００８０】
また、シリコンを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６等がある。
【００８１】
なお、ドナーとなる不純物元素の添加は、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂに直接行わず、第２の絶縁層１０７ｂにドナーとなる不純物元素を含ませて形成してもよい。または、第１の絶縁層１０７ａにドナーとなる不純物元素を含ませてもよい。第１の絶縁層１０７ａ及び第２の絶縁層１０７ｂの双方にドナーとなる不純物元素を含ませてもよい。
【００８２】
または、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂの形成に際してドナーとなる不純物元素を含ませた上で、更に第１の絶縁層１０７ａ及び第２の絶縁層１０７ｂにドナーとなる不純物元素を含ませてもよい。
【００８３】
第１の絶縁層１０７ａとしてドナーとなる不純物元素が添加された絶縁層を形成するには、絶縁層の原料ガスに、ドナーとなる不純物元素を含む気体を混合させて絶縁層を形成すればよい。例えば、シラン、アンモニア及びフォスフィンを用いたプラズマＣＶＤ法によりリンを含む窒化シリコンを形成することができる。また、第２の絶縁層１０７ｂとしてドナーとなる不純物元素が添加された絶縁層を形成するには、シラン、一酸化二窒素、アンモニア及びフォスフィンを用いたプラズマＣＶＤ法により、リンを含む酸化窒化シリコン層を形成することができる。
【００８４】
または、これらを形成する前に、反応室内にドナーとなる不純物元素を含む気体を流し、基板１００の表面及び反応室内壁にドナーとなる不純物元素を吸着させておいてもよい。その後、これらの形成を行うことで、ドナーとなる不純物元素を取り込みつつ半導体層を形成することができる。
【００８５】
また、第２の絶縁層１０７ｂの表面をプラズマ処理するとよい。これは、代表的には、水素プラズマ、アンモニアプラズマ、Ｈ２Ｏプラズマ、ヘリウムプラズマ、アルゴンプラズマ又はネオンプラズマ等のプラズマを第２の絶縁層１０７ｂの表面に曝すことにより行うことができる。この結果、第２の絶縁層１０７ｂの表面に生じる欠陥を低減することができる。この処理により、第２の絶縁層１０７ｂの表面のダングリングボンドを終端することができるからである。
【００８６】
次に、バッファ層１１０を形成する。バッファ層１１０は非晶質半導体層により形成する。非晶質半導体層の形成はシリコンを含む堆積性気体を用いたプラズマＣＶＤ法によればよい。または、シリコンを含む堆積性気体を、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素で希釈することで非晶質半導体層を形成することができる。シリコンを含む堆積性気体の流量に対して、水素の流量を０〜５０倍、好ましくは０〜１０倍、更に好ましくは２〜５倍として希釈することで非晶質半導体層を形成することができる。また、シランガスの流量の１〜１０倍、好ましくは１〜５倍の流量の水素を用いることで、水素を含む非晶質半導体層を形成することができる。また、形成ガス中に、フッ素又は塩素等のハロゲンを添加してもよい。
【００８７】
また、非晶質半導体層は、シリコンのターゲットを用いて水素又は希ガス中でスパッタリングを行うことでも形成することができる。
【００８８】
また、バッファ層１１０は、プラズマＣＶＤ法により３００℃〜４００℃の温度で形成することが好ましい。この処理により水素が微結晶半導体層１０８に供給され、微結晶半導体層１０８を水素化した場合と同等の効果が得られる。すなわち、ドナーとなる不純物元素を添加した半導体層上に上記条件でバッファ層１１０を形成することにより、微結晶半導体層１０８に水素を拡散させて、ダングリングボンドを終端することができる。
【００８９】
また、バッファ層１１０を設けることで、微結晶半導体層に含まれる結晶粒の表面の自然酸化を防止することが可能である。バッファ層１１０には水素、窒素又はハロゲンを含ませてもよい。特に、非晶質半導体層と微結晶半導体層の結晶粒が接する領域では、局所的な応力により亀裂が入りやすい。この亀裂が酸素に触れると結晶粒は酸化され、酸化シリコン層が形成される。しかしながら、バッファ層１１０を設けることで、微結晶半導体層に含まれる微結晶粒の酸化を防ぐことができる。また、バッファ層１１０の膜厚を厚くすると、薄膜トランジスタの耐圧が高くなり、高電圧により、薄膜トランジスタが劣化することを防止することができる。
【００９０】
次に、バッファ層１１０上にレジストを塗布した後、第２のフォトマスクを用いたフォトリソグラフィ工程によりレジストマスクを形成する。このレジストマスクを用いて、バッファ層１１０及び微結晶半導体層１０８を所望の形状にエッチングすることで、薄膜トランジスタを形成する領域において、離間して設けられた第２の絶縁層１０７ｂａと第２の絶縁層１０７ｂｂ、離間して設けられた微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂ、並びに離間して設けられたバッファ層１１１ａ及びバッファ層１１１ｂを形成する（図３（Ｃ）及び図４（Ｃ）を参照）。この後、レジストマスクを除去する。
【００９１】
レジストマスクを除去した後に、バッファ層１１１ａ及びバッファ層１１１ｂをマスクとして用いて第２の絶縁層１０７ｂをエッチングし、第２の絶縁層１０７ｂａ及び第２の絶縁層１０７ｂｂを形成する。この工程により、第２の絶縁層１０７ｂのみならずバッファ層１１１ａ及びバッファ層１１１ｂと重畳しない領域の第１の絶縁層１０７ａの一部をもエッチングされる。
【００９２】
次に、非晶質半導体層１１２、及び一導電型を付与する不純物元素が添加された不純物半導体層１１４を形成する。
【００９３】
非晶質半導体層１１２は、バッファ層１１０と同様の材料及び同様の形成方法により形成することができる。
【００９４】
なお、非晶質半導体層１１２を形成する際には、プラズマＣＶＤ装置の反応室内壁に窒化酸化シリコン層、窒化シリコン層、酸化シリコン層及び酸化窒化シリコン層のいずれかをプリコートした後に、シリコンを含む堆積性気体の流量に対して、水素の流量を０〜５０倍、好ましくは０〜１０倍、更に好ましくは２〜５倍に希釈して半導体層を形成すると、膜中に反応室内壁に存在する酸素及び窒素等を取り込みつつ膜が堆積するため、結晶化させずに緻密な非晶質半導体層を形成することができる。ただし、非晶質半導体層１１２中の一部に微結晶粒が含まれていてもよい。
【００９５】
本実施の形態では、ｎ型の薄膜トランジスタを形成するため、一導電型を付与する不純物元素が添加された不純物半導体層１１４は、シリコンを含む堆積性ガスと、フォスフィンガスとを用いたプラズマＣＶＤ法により形成することができる。また、ｐチャネル型の薄膜トランジスタを形成する場合には、シリコンを含む堆積性気体と、ジボランとを用いたプラズマＣＶＤ法により形成することができる。
【００９６】
微結晶半導体層１０８、バッファ層１１０、非晶質半導体層１１２及び不純物半導体層１１５ａの形成工程においてグロー放電プラズマの生成は、例えば、１ＭＨｚから２０ＭＨｚ（代表的には１３．５６ＭＨｚ）の高周波電力、または２０ＭＨｚより大きく１２０ＭＨｚ程度（代表的には２７．１２ＭＨｚ、６０ＭＨｚ）までの高周波電力を印加することで行うことができる。
【００９７】
導電層１１６としては、実施の形態１において列挙した、配線層１１７ａ及び配線層１１７ｂの材料を用いて形成することができる。導電層１１６は、ＣＶＤ法やスパッタリング法、印刷法又は液滴吐出法等を用いて形成する。なお、図３においては導電層１１６を単層で形成しているが、実施の形態１と同様に複数の導電層を積層して形成してもよい。
【００９８】
次に、導電層１１６上にレジストを塗布する。レジストは、ポジ型レジストまたはネガ型レジストを用いることができる。ここでは、ポジ型レジストを用いた場合について説明する。
【００９９】
次に、第３のフォトマスクとして多階調マスクを用いて、レジストに光を照射した後現像することで、レジストマスク１１９を形成する（図３（Ｄ）及び図４（Ｄ）を参照）。
【０１００】
レジストマスク１１９は、一般的な多階調マスクを用いることで形成することができる。ここで、多階調マスクについて図５を参照して以下に説明する。
【０１０１】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクをいい、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
【０１０２】
図５（Ａ）及び図５（Ｂ）は、代表的な多階調マスクの断面図を示す。図５（Ａ）にはグレートーンマスク１４０を示し、図５（Ｂ）にはハーフトーンマスク１４５を示す。
【０１０３】
図５（Ａ）に示すグレートーンマスク１４０は、透光性を有する基板１４１上に遮光膜により形成された遮光部１４２、及び遮光膜のパターンにより設けられた回折格子部１４３で構成されている。
【０１０４】
回折格子部１４３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドット又はメッシュ等を有することで、光の透過量を制御する。なお、回折格子部１４３に設けられるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
【０１０５】
透光性を有する基板１４１としては、石英等を用いることができる。遮光部１４２及び回折格子部１４３を構成する遮光膜は、金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【０１０６】
グレートーンマスク１４０に露光するための光を照射した場合、図５（Ａ）に示すように、遮光部１４２に重畳する領域における透光率は０％となり、遮光部１４２又は回折格子部１４３が設けられていない領域における透光率は１００％となる。また、回折格子部１４３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドット又はメッシュの間隔等により調整可能である。
【０１０７】
図５（Ｂ）に示すハーフトーンマスク１４５は、透光性を有する基板１４６上に半透光膜により形成された半透光部１４７、及び遮光膜により形成された遮光部１４８で構成されている。
【０１０８】
半透光部１４７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の膜を用いて形成することができる。遮光部１４８は、グレートーンマスクの遮光膜と同様の金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【０１０９】
ハーフトーンマスク１４５に露光するための光を照射した場合、図５（Ｂ）に示すように、遮光部１４８に重畳する領域における透光率は０％となり、遮光部１４８又は半透光部１４７が設けられていない領域における透光率は１００％となる。また、半透光部１４７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類又は形成する膜厚等により、調整可能である。
【０１１０】
多階調マスクを用いて露光して現像を行うことで、膜厚の異なる領域を有するレジストマスクを形成することができる。
【０１１１】
次に、レジストマスク１１９により、非晶質半導体層１１２、一導電型を付与する不純物が添加された不純物半導体層１１４、及び導電層１１６をエッチングして分離する。この結果、非晶質半導体層１２１、一導電型を付与する不純物が添加された不純物半導体層１２３、及び導電層１２５を形成することができる（図３（Ｅ）及び図４（Ｅ）を参照）。
【０１１２】
次に、レジストマスク１１９をアッシングする。レジストマスク１１９のアッシングにより、レジストマスクの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のレジスト（ゲート電極層１０５の一部と重畳する領域）は除去され、図３（Ｅ）に示すように、分離されたレジストマスク１２７を形成することができる。
【０１１３】
次に、レジストマスク１２７を用いて、導電層１２５をエッチングして分離することで、配線層１１７ａ及び配線層１１７ｂを形成することができる。レジストマスク１２７を用いて導電層１２５をウエットエッチングすると、導電層１２５の端部が選択的にエッチングされる。この結果、レジストマスク１２７より面積の小さい配線層１１７ａ及び配線層１１７ｂを形成することができる。
【０１１４】
ゲート電極層１０５と配線層１１７ａの交差部（図２のＣ―Ｄ断面の位置）においては、第１の絶縁層１０７ａの他に、第２の絶縁層１０７ｂｃ、微結晶半導体層１０９ｃ、バッファ層１１１ｃ、及び非晶質半導体層１２１が形成されることで、ゲート電極層１０５と配線層１１７ａの間隔を広げることができる。このため、ゲート電極層１０５と配線層１１７ａが交差する領域での寄生容量を低減することができる。
【０１１５】
次に、レジストマスク１２７を用いて、一導電型を付与する不純物元素が添加された、不純物半導体層１２３をエッチングして、一対の不純物半導体層１１５ａ及び不純物半導体層１１５ｂを形成する。なお、このエッチング工程において、非晶質半導体層１２１の一部もエッチングされ、非晶質半導体層１１３が形成される。
【０１１６】
なお、ここでは、配線層１１７ａ及び配線層１１７ｂの端部と、不純物半導体層１１５ａ及び不純物半導体層１１５ｂの端部は一致せず、配線層１１７ａ及び配線層１１７ｂの端部の外側に、不純物半導体層１１５ａ及び不純物半導体層１１５ｂの端部が形成される。その後、レジストマスク１２７を除去する。
【０１１７】
なお、レジストマスク１２７の除去後に、Ｈ２Ｏプラズマ処理を行うとよい。ここで、Ｈ２Ｏプラズマ処理は、代表的には、気化した水をプラズマで放電してラジカルを生成させ、このラジカルを被照射面に照射することにより行うことができる。非晶質半導体層１１３、一対の不純物半導体層１１５ａ及び不純物半導体層１１５ｂ、並びに配線層１１７ａ及び配線層１１７ｂに対してＨ２Ｏプラズマ処理を行うことで、薄膜トランジスタの高速動作が可能であり、オン電流を更に高めることができる。また、オフ電流を低減することができる。なお、これに限定されず、バックチャネル部に対してレジストマスクの残渣を除去することなどを目的として様々な処理を行ってもよい。
【０１１８】
以上の工程により、図１（Ａ）に示す薄膜トランジスタを作製することができる。以上説明したように作製した薄膜トランジスタは、オフ電流が低く、オン電流が高く、高速動作が可能である。また、この薄膜トランジスタを画素電極のスイッチング素子として有する素子基板を作製することができる。なお、本実施の形態においては、通常の逆スタガ型の薄膜トランジスタの作製方法と比較して、導電層及びバッファ層を所定の形状にエッチングするため、使用するフォトマスクの枚数が１枚増えることになる。しかし、非晶質半導体層、不純物半導体層、及び配線層を所定の形状にエッチングするためのフォトマスクに多階調マスクを用いているため、多階調マスクを用いることなく作製する従来の薄膜トランジスタの作製方法と比べると、全体としてはマスク枚数を増加させることなく薄膜トランジスタを作製することができる。
【０１１９】
（実施の形態３）
本実施の形態では、図１（Ｂ）に示す薄膜トランジスタの作製方法について、図６乃至図８を参照して説明する。図７は図６のＡ−Ｂにおける断面図を示し、図８はＣ−Ｄにおける断面図を示す。
【０１２０】
まず、実施の形態２と同様にゲート電極層１０５を形成する。次に、ゲート電極層１０５及び基板１００上に第１の絶縁層１０７ａを形成する。なお、図７では第１の絶縁層１０７ａを単層で形成しているが、実施の形態１にて説明したように複数の絶縁層を積層して形成してもよい。その後、実施の形態２と同様に第１の絶縁層１０７ａ上に、離間して設けられた第２の絶縁層１０７ｂａと第２の絶縁層１０７ｂｂ、離間して設けられた微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂ、並びに離間して設けられたバッファ層１１１ａ及びバッファ層１１１ｂを順に積層する。次に、バッファ層１１０上にレジストを塗布する。次に、フォトリソグラフィ工程により形成したレジストマスクを用いて、微結晶半導体層１０８、及びバッファ層１１０をエッチングして、微結晶半導体層１０９ａ、微結晶半導体層１０９ｂ、バッファ層１１１ａ及びバッファ層１１１ｂを形成する。
【０１２１】
次に、非晶質半導体層１１２及び不純物半導体層１１４を形成する（図７（Ａ）及び図８（Ａ）を参照）。
【０１２２】
次に、不純物半導体層１１４上にレジストを塗布した後、フォトリソグラフィ工程を用いて形成したレジストマスクにより、不純物半導体層１１４及び非晶質半導体層１１２を所望の形状にエッチングして、薄膜トランジスタを形成する領域において、非晶質半導体層１５２ａ及び不純物半導体層１５４ａを形成する（図７（Ｂ）を参照）。また、ゲート配線とソース配線が交差する領域において、非晶質半導体層１５２ｂ及び不純物半導体層１５４ｂを形成する（図８（Ｂ）を参照）。その後、レジストマスクを除去する。なお、微結晶半導体層１０９ａ及び微結晶半導体層１０９ｂの側面が非晶質半導体層１５２ａに覆われる。
【０１２３】
次に、導電層１１６を形成する（図７（Ｃ）及び図８（Ｃ）を参照）。
【０１２４】
次に、導電層１１６上にレジストを塗布した後、フォトリソグラフィ工程を用いて形成したレジストマスクを用いて導電層１１６を所望の形状にエッチングして、配線層１５６ａ及び配線層１５６ｂを形成する（図７（Ｄ）及び図８（Ｄ）を参照）。
【０１２５】
ゲート電極層１０５及び配線層１５６ｂの交差部においては、第１の絶縁層１０７ａの他に、微結晶半導体層１０９ｃ、バッファ層１１１ｃ、及び非晶質半導体層１５２ｂが形成され、ゲート電極層１０５と配線層１５６ｂとの間隔を広くとることができる。このため、ゲート電極層１０５と配線層１５６ｂが交差する領域での寄生容量を低減することができる。なお、図８はゲート電極層１０５及び配線層１５６ｂの交差部における作製方法を示したものである。
【０１２６】
次に、レジストマスクを用いて一導電型を付与する不純物元素が添加された不純物半導体層１５４ａをエッチングし、不純物半導体層１５８ａ及び不純物半導体層１５８ｂを形成する。また、このエッチング工程により、非晶質半導体層１５２ａもエッチングされて、一部がエッチングされて凹部を有する非晶質半導体層１６０が形成される。このように、ソース領域及びドレイン領域の形成工程と、非晶質半導体層１６０の凹部とを同一の工程で形成することができる。その後、レジストマスクを除去する。
【０１２７】
また、レジストマスクの除去後に、Ｈ２Ｏプラズマ処理を行うとよい。Ｈ２Ｏプラズマ処理は、代表的には、気化した水をプラズマで放電してラジカルを生成させ、このラジカルを被照射面に照射することにより行うことができる。非晶質半導体層１６０、不純物半導体層１５８ａ及び不純物半導体層１５８ｂ、並びに配線層１５６ａ及び配線層１５６ｂに対してＨ２Ｏプラズマ処理を行うことで、薄膜トランジスタの高速動作が可能であり、オン電流を更に高めることができる。また、オフ電流を低減することができる。なお、これに限定されず、バックチャネル部に対してレジストマスクの残渣を除去することなどを目的として様々な処理を行ってもよい。
【０１２８】
以上の工程により、図１（Ｂ）に示す薄膜トランジスタを作製することができる。
【０１２９】
以上により、オフ電流が低く、オン電流が高く、高速動作が可能である薄膜トランジスタを作製することができる。また、当該薄膜トランジスタを画素電極のスイッチング素子として有する素子基板を作製することができる。なお、全体で用いるフォトマスクの数については実施の形態２と同様のことがいえる。
【実施例１】
【０１３０】
本実施例では、実施の形態１にて説明した薄膜トランジスタのＩ−Ｖ特性（ドレイン電圧を一定としたときのゲート電圧の変化に対するドレイン電流の変化）の測定結果について説明する。なお、ゲート電圧とは、ソースの電位を基準としたゲートの電位との電位差をいう。ドレイン電圧とは、ソースの電位を基準としたドレインの電位との電位差をいう。ドレイン電流とは、ソースとドレインの間に流れる電流をいう。
【０１３１】
本実施例では、基板としてガラス基板を用いた。ゲート電極層は約１５０ｎｍのモリブデン層をスパッタリング法により形成し、第１の絶縁層としては約３００ｎｍの窒化シリコン層を、第２の絶縁層としては約１０ｎｍの酸化窒化シリコン層をそれぞれＣＶＤ法により形成した。微結晶半導体層としては約２０ｎｍの微結晶シリコン層をＣＶＤ法により形成した。バッファ層としては約２０ｎｍの非晶質シリコン層をＣＶＤ法により形成した。非晶質半導体層としては約７０ｎｍの非晶質シリコン層をＣＶＤ法により形成した。不純物半導体層としては約５０ｎｍのリンを含む非晶質シリコン層をＣＶＤ法により形成した。配線層としては、約３００ｎｍのモリブデン層をスパッタリング法により形成した。配線層上には約３００ｎｍの窒化シリコン層をＣＶＤ法により形成し、保護層とした。
【０１３２】
なお、上記の層の形成において、スパッタリング法は、チャンバー内の圧力を０．３Ｐａとしたアルゴン雰囲気中で行った。また、ＣＶＤ法においては、温度を概ね２８０℃とした。
【０１３３】
微結晶半導体層は、シランガスの流量を約１０ｓｃｃｍ、水素で約２０倍に希釈したフォスフィンの流量を約３０ｓｃｃｍ、水素の流量を約１５００ｓｃｃｍとして形成した。
【０１３４】
非晶質半導体層は、まず基板をアンモニア雰囲気中に６０秒間曝し、その後シランの流量を１０ｓｃｃｍ、水素の流量を１５００ｓｃｃｍとして形成した後、シランの流量を２８０ｓｃｃｍ、水素の流量を３００ｓｃｃｍとして形成した。
【０１３５】
図９は、ドレイン電圧（ソースとドレインとの間の電位差）が１Ｖのときのゲート電圧（横軸）とドレイン電流（縦軸）を示し、このときの移動度についても併せて示している。
【０１３６】
図９に示すように、本発明の一態様である薄膜トランジスタはオン電流が高く、オフ電流が低く、移動度が高いスイッチング特性に優れたものとなる。
【符号の説明】
【０１３７】
１００    基板
１０１    第１の薄膜トランジスタ
１０２    第２の薄膜トランジスタ
１０３    第３の薄膜トランジスタ
１０４    導電層
１０５    ゲート電極層
１０７ａ    第１の絶縁層
１０７ｂ    第２の絶縁層
１０７ｂａ    第２の絶縁層
１０７ｂｂ    第２の絶縁層
１０７ｂｃ    第２の絶縁層
１０８    微結晶半導体層
１０９ａ    微結晶半導体層
１０９ｂ    微結晶半導体層
１０９ｃ    微結晶半導体層
１１０    バッファ層
１１１ａ    バッファ層
１１１ｂ    バッファ層
１１１ｃ    バッファ層
１１２    非晶質半導体層
１１３    非晶質半導体層
１１４    不純物半導体層
１１５ａ    不純物半導体層
１１５ｂ    不純物半導体層
１１６    導電層
１１７ａ    配線層
１１７ｂ    配線層
１１９    レジストマスク
１２１    非晶質半導体層
１２３    不純物半導体層
１２５    導電層
１２７    レジストマスク
１４０    グレートーンマスク
１４１    基板
１４２    遮光部
１４３    回折格子部
１４５    ハーフトーンマスク
１４６    基板
１４７    半透光部
１４８    遮光部
１５２ａ    非晶質半導体層
１５２ｂ    非晶質半導体層
１５４ａ    不純物半導体層
１５４ｂ    不純物半導体層
１５６ａ    配線層
１５６ｂ    配線層
１５８ａ    不純物半導体層
１５８ｂ    不純物半導体層
１６０    非晶質半導体層
１７０ａ    スペクトル
１７０ｂ    スペクトル
１７１ａ    スペクトル
１７１ｂ    スペクトル
【図１】
0005395471.tif 000002
【図２】
0005395471.tif 000003
【図３】
0005395471.tif 000004
【図４】
0005395471.tif 000005
【図５】
0005395471.tif 000006
【図６】
0005395471.tif 000007
【図７】
0005395471.tif 000008
【図８】
0005395471.tif 000009
【図９】
0005395471.tif 000010
【図１０】
0005395471.tif 000011
【図１１】
0005395471.tif 000012
【図１２】
0005395471.tif 000013