(57)【特許請求の範囲】
【請求項１】
２本のデータ線を一組とする複数組のデータ線と複数本のゲート線とがそれぞれ交差する交差部に設けられており、
対向する画素駆動電極と共通電極との間に液晶層が挟持された液晶素子と、
一組の前記２本のデータ線の一方を介して供給される正極性映像信号をサンプリングして一定期間保持する第１のサンプリング及び保持手段と、
一組の前記２本のデータ線の他方を介して供給される負極性映像信号をサンプリングして一定期間保持する第２のサンプリング及び保持手段と、
前記第１のサンプリング及び保持手段に保持された正極性映像信号電圧と前記第２のサンプリング及び保持手段に保持された負極性映像信号電圧とを、垂直走査期間より短い所定周期で切り替えて前記画素駆動電極に印加するスイッチング手段と、
をそれぞれ備える複数の画素と、
最小値及び最大値の一方から他方まで連続的に１水平走査期間で変化し、かつ、互いにレベル変化方向が逆に設定された正極性用ランプ信号と負極性用ランプ信号とを発生するランプ信号発生手段と、
前記デジタル映像信号の１ラインの各画素の値と、１水平走査期間内で最小階調値から最大階調値まで単調的に変化して一巡するカウンタ値とを画素単位で比較し、比較結果が一致した画素に接続された一組の前記データ線に、前記一致時における前記正極性用ランプ信号と前記負極性用ランプ信号の電位をそれぞれ前記正極性映像信号及び負極性映像信号として出力し、前記画素の前記第１及び第２のサンプリング及び保持手段にサンプリングして保持させることを、前記デジタル映像信号のライン単位で行うＤＡ変換手段と、
前記複数の画素内の前記液晶素子の共通電極に対し、前記スイッチング手段による前記正極性映像信号電圧の前記画素駆動電極電圧の印加期間は第１の電圧を生成して印加し、前記負極性映像信号電圧の前記画素駆動電極電圧の印加期間は第２の電圧を生成して印加する共通電極電圧生成手段と
を有し、前記共通電極電圧生成手段は、
前記ＤＡ変換手段により所望の前記画素に対して出力される前記正極性用ランプ信号の電位と、前記負極性用ランプ信号の電位とが等しくなるときの階調の映像データを選択し、選択したその映像データを前記デジタル映像信号として入力した状態で得られる前記複数の画素からの光が少なくとも最小照度となる共通電極の直流電位を検出した後、前記直流電位に関連した電位に対して前記正極性用ランプ信号及び前記負極性用ランプ信号の最大値と最小値との中間値だけ低い値から一定値ずつ段階的に低くする第３の電圧と、前記中間値だけ高い値から前記一定値ずつ段階的に高くする第４の電圧とを交互に切り替えて前記所定周期の方形波として前記液晶素子の前記共通電極に印加した状態で最大階調の映像データと最小階調の映像データを順次に入力したときの前記複数の画素からの光の照度を測定することを、前記正極性用ランプ信号及び前記負極性用ランプ信号の最大値を一定電圧ずつ段階的に変化させて許容最大値に達するまで繰り返し、それにより得られた最大階調の映像データ入力時の第１の測定照度と最小階調の映像データ入力時の第２の測定照度との比が最大となるときの前記第３の電圧と前記第４の電圧とが、前記第１の電圧と前記第２の電圧として予め設定されていることを特徴とする液晶表示装置。
【請求項２】
前記共通電極電圧生成手段は、前記直流電位に関連した電位として、前記複数の画素からの光が１番低い照度時の前記共通電極の第１の直流電位と、２番目に低い照度時の前記共通電極の第２の直流電位との平均値を用いることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
２本のデータ線を一組とする複数組のデータ線と複数本のゲート線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素駆動電極と共通電極との間に液晶層が挟持された液晶素子と、
一組の前記２本のデータ線の一方を介して供給される正極性映像信号をサンプリングして一定期間保持する第１のサンプリング及び保持手段と、
一組の前記２本のデータ線の他方を介して供給される負極性映像信号をサンプリングして一定期間保持する第２のサンプリング及び保持手段と、
前記第１のサンプリング及び保持手段に保持された正極性映像信号電圧と前記第２のサンプリング及び保持手段に保持された負極性映像信号電圧とを、垂直走査期間より短い所定周期で切り替えて前記画素駆動電極に印加するスイッチング手段と、
をそれぞれ備え、
最小値及び最大値の一方から他方まで連続的に１水平走査期間で変化し、かつ、互いにレベル変化方向が逆に設定された正極性用ランプ信号と負極性用ランプ信号とを発生するランプ信号発生手段と、
前記デジタル映像信号の１ラインの各画素の値と、１水平走査期間内で最小階調値から最大階調値まで単調的に変化して一巡するカウンタ値とを画素単位で比較し、比較結果が一致した画素に接続された一組の前記データ線に、前記一致時における前記正極性用ランプ信号と前記負極性用ランプ信号の電位をそれぞれ前記正極性映像信号及び負極性映像信号として出力し、前記画素の前記第１及び第２のサンプリング及び保持手段にサンプリングして保持させることを、前記デジタル映像信号のライン単位で行うＤＡ変換手段と
を有する液晶表示装置の前記複数の画素内の前記液晶素子の共通電極へ印加する共通電極電圧を設定する方法であって、
前記ＤＡ変換手段により所望の前記画素に対して出力される前記正極性用ランプ信号の電位と、前記負極性用ランプ信号の電位とが等しくなるときの階調の映像データを選択する第１のステップと、
前記第１のステップで選択した映像データを前記デジタル映像信号として入力した状態で得られる前記複数の画素からの光が少なくとも最小照度となる共通電極の直流電位を検出する第２のステップと、
前記第２のステップで検出した直流電位に関連した電位に対して前記正極性用ランプ信号及び前記負極性用ランプ信号の最大値と最小値との中間値だけ低い値から一定値ずつ段階的に低くする第１の電圧と、前記中間値だけ高い値から前記一定値ずつ段階的に高くする第２の電圧とを交互に切り替えて前記所定周期の方形波として前記液晶素子の前記共通電極に印加した状態で最大階調の映像データと最小階調の映像データを順次に入力したときの前記複数の画素からの光の照度を測定する第３のステップと、
前記正極性用ランプ信号及び前記負極性用ランプ信号の最大値を一定電圧上昇させて前記第１乃至第３のステップを繰り返すことを、前記最大値が許容最大値に達するまで繰り返す第４のステップと、
前記第４のステップによる前記第１乃至第３のステップの繰り返し処理終了後に、前記第３のステップで測定して得られた最大階調の映像データ入力時の第１の測定照度と最小階調の映像データ入力時の第２の測定照度との比が最大となるときの前記第１の電圧と前記第２の電圧とを、前記所定周期の方形波である前記共通電極電圧のローレベルとハイレベルとして設定する第５のステップと、
を含むことを特徴とする液晶表示装置の共通電極電圧設定方法。
【請求項４】
前記第３のステップは、前記第２のステップで検出した直流電位に関連した電位として、前記複数の画素からの光が１番低い照度時の前記共通電極の第１の直流電位と、２番目に低い照度時の前記共通電極の第２の直流電位との平均値を用いることを特徴とする請求項３記載の液晶表示装置の共通電極電圧設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその共通電極電圧設定方法に係り、特にアナログ駆動方式とデジタル駆動方式の長所を併せ持つ第三の駆動方式のアクティブマトリクス型の液晶表示装置及びその共通電極電圧設定方法に関する。
【背景技術】
【０００２】
近年、プロジェクタ装置やプロジェクションテレビには画像を投影するための中心部品としてＬＣＯＳ（Liquid Crystal on Silicon）型の液晶表示装置が多く用いられている。このＬＣＯＳ型の液晶表示装置は、透明電極、液晶層、マトリクス状に配置された反射電極、及びシリコン基板上に液晶駆動回路が形成された液晶駆動素子などが重なった構造を有しており、家庭用、事務用、及び産業用の情報表示端末における液晶プロジェクタやプロジェクションテレビなどに広く用いられている。
【０００３】
従来の液晶表示装置は、複数本のデータ線（列信号線）と複数本のゲート線（行走査線）との各交差部にそれぞれ画素がマトリクス状に配置されている。各画素は、図１１に示すように、画素選択トランジスタＱ、信号保持容量Ｃs、及び反射電極ＰＥを備えている。画素選択トランジスタＱは、ゲートがゲート線（行走査線）Ｇに接続され、ドレインがデータ線（列信号線）Ｄに接続されている。また、図１１に示すように、液晶素子ＬＣは、対向する反射電極（画素駆動電極）ＰＥと対向電極（共通電極）ＣＥとの間に液晶表示体（液晶層）ＬＣＭが挟持された構成とされている。
【０００４】
液晶素子ＬＣは、共通電極ＣＥに固定電圧Ｖcomが印加され、反射電極（画素駆動電極）ＰＥに映像信号に応じた様々な電圧が供給されることで、液晶表示体ＬＣＭの光変調率を制御し、映像として表示する。普通、液晶素子ＬＣは交流駆動した方が信頼性の長期安定化が図れることから、共通電極ＣＥの固定電圧Ｖcomに対して、反射電極（画素駆動電極）ＰＥには映像信号に応じて光の変調率が同じになるような正側と負側の電圧を交互に与えて交流駆動を行っている。
【０００５】
場合によっては、映像信号のダイナミックレンジ縮小などの目的で、正側と負側の電圧で駆動するタイミングに合わせて、対向電極の電圧を切り替えたりする応用例もあるが、基本的な考え方は同じである。
【０００６】
従来の液晶表示装置においては、通常、各画素への映像信号の書き込みは１フレームに１回行われ、１フレーム毎に交互に、共通電極ＣＥに対して正側と負側の映像信号を信号保持容量Ｃsに書き込んだ後、その保持電圧を反射電極（画素駆動電極）ＰＥに印加して液晶素子ＬＣを交流駆動することになる。なお、この場合の書き込み周波数の２倍の周波数で液晶を交流駆動する倍速駆動の例もあるが、周波数としては、６０Ｈｚが１２０Ｈｚになる程度であり、いずれにしても高い周波数ではない。
【０００７】
一方、液晶素子に対しては、より高い周波数で交流駆動することで、反射電極（画素駆動電極）ＰＥと共通電極ＣＥとの間の直流分をゼロにできれば、焼き付き防止など信頼性の向上につながり、画像の表示品質も高まる。
【０００８】
これまで、画素選択トランジスタの寄生容量に起因するフィードスルーへの対策（例えば、特許文献１参照）や保持容量のリーク対策（例えば、特許文献２参照）など、書き込まれた信号分の劣化を防止する方法が開示されている。しかしながら、液晶をより高い周波数で交流駆動する取り組みはあまり検討されてこなかったようである。
【０００９】
なお、同一の走査線に接続された複数個の画素毎に、各画素の保持容量をその走査線に対応する保持容量線と隣接する走査線に対応する別の保持容量線とに交互に接続し、画素駆動電極と対向電極の間の直流分を補償するための補償電圧を、保持容量線毎に反転させて与えることにより、共通電極線や共通電極の電位変動等に起因する画質劣化の発生を防止するようにした液晶表示装置は従来知られている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−１０８９７号公報
【特許文献２】特開２００２−２５０９３８号公報
【特許文献３】特開２００４−３５４７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
前述したように、液晶素子の焼き付き防止などの信頼性を高める手段として、高い周波数で液晶素子を交流駆動することが望ましいが、画素への書き込み時間などの制約から対向電極電圧に対して正側と負側の映像信号を交互に高速に書き込むことは難しく、従来は交流駆動の周波数はフレームレートあるいはその２倍ぐらいの周波数でしか行われていない。
【００１２】
また、特許文献３記載の液晶表示装置では、補償電圧はフレーム毎にしか極性反転ができず、また、画像信号電圧は共通電極の電圧Ｖcomに対して正側と負側の２種類の電圧が必要である。
【００１３】
なお、液晶素子の駆動方法としては、主に振幅変調を用いたアナログ駆動方式及びパルス幅変調を用いたデジタル駆動方式の２つがある。アナログ駆動方式は連続した階調表現に優れている長所を持つが、高精度な電気的調整が必要な点や、液晶素子の高周波駆動が難しいために液晶素子の長期信頼性の点では課題を持つ。一方、デジタル駆動方式は、アナログ方式と比較して電気的な調整が簡単である、高周波駆動を行うために液晶素子の長期信頼性を向上させる事が可能、といった長所を持つが、連続した階調表現では劣る。
【００１４】
そこで、振幅変調による連続的な階調表現と液晶素子の高周波駆動による長期信頼性との両立を可能とする、上記のアナログ駆動方式とデジタル駆動方式の長所を併せ持つ第三の駆動方式が望まれている。この第三の駆動方式では、液晶素子のＤＣオフセットに起因する共通電極電圧の中心電位と、正極性用及び負極性用ランプ信号の反転中心電位とが不一致により、最大のコントラストを得ることが困難となる。
【００１５】
本発明は以上の点に鑑みなされたもので、液晶素子をフレームレートの２倍以上の高周波数で交流駆動すると共に、第三の駆動方式における液晶素子のＤＣオフセットにより起因する共通電極電圧の中心電位と、正極性用及び負極性用ランプ信号の反転中心電位との不一致を補正して、最大のコントラストを得ることができる液晶表示装置及びその共通電極電圧設定方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明の液晶表示装置は、２本のデータ線を一組とする複数組のデータ線と複数本のゲート線とがそれぞれ交差する交差部に設けられており、
対向する画素駆動電極と共通電極との間に液晶層が挟持された液晶素子と、一組の２本のデータ線の一方を介して供給される正極性映像信号をサンプリングして一定期間保持する第１のサンプリング及び保持手段と、一組の２本のデータ線の他方を介して供給される負極性映像信号をサンプリングして一定期間保持する第２のサンプリング及び保持手段と、第１のサンプリング及び保持手段に保持された正極性映像信号電圧と第２のサンプリング及び保持手段に保持された負極性映像信号電圧とを、垂直走査期間より短い所定周期で切り替えて画素駆動電極に印加するスイッチング手段と、をそれぞれ備える複数の画素と、
最小値及び最大値の一方から他方まで連続的に１水平走査期間で変化し、かつ、互いにレベル変化方向が逆に設定された正極性用ランプ信号と負極性用ランプ信号とを発生するランプ信号発生手段と、デジタル映像信号の１ラインの各画素の値と、１水平走査期間内で最小階調値から最大階調値まで単調的に変化して一巡するカウンタ値とを画素単位で比較し、比較結果が一致した画素に接続された一組のデータ線に、一致時における正極性用ランプ信号と負極性用ランプ信号の電位をそれぞれ正極性映像信号及び負極性映像信号として出力し、画素の第１及び第２のサンプリング及び保持手段にサンプリングして保持させることを、デジタル映像信号のライン単位で行うＤＡ変換手段と、複数の画素内の液晶素子の共通電極に対し、スイッチング手段による正極性映像信号電圧の画素駆動電極電圧の印加期間は第１の電圧を生成して印加し、負極性映像信号電圧の画素駆動電極電圧の印加期間は第２の電圧を生成して印加する共通電極電圧生成手段とを有し、共通電極電圧生成手段は、
ＤＡ変換手段により所望の画素に対して出力される正極性用ランプ信号の電位と、負極性用ランプ信号の電位とが等しくなるときの階調の映像データを選択し、選択したその映像データをデジタル映像信号として入力した状態で得られる複数の画素からの光が少なくとも最小照度となる共通電極の直流電位を検出した後、直流電位に関連した電位に対して正極性用ランプ信号及び負極性用ランプ信号の最大値と最小値との中間値だけ低い値から一定値ずつ段階的に低くする第３の電圧と、中間値だけ高い値から一定値ずつ段階的に高くする第４の電圧とを交互に切り替えて所定周期の方形波として液晶素子の共通電極に印加した状態で最大階調の映像データと最小階調の映像データを順次に入力したときの複数の画素からの光の照度を測定することを、正極性用ランプ信号及び負極性用ランプ信号の最大値を一定電圧ずつ段階的に変化させて許容最大値に達するまで繰り返し、それにより得られた最大階調の映像データ入力時の第１の測定照度と最小階調の映像データ入力時の第２の測定照度との比が最大となるときの第３の電圧と第４の電圧とが、第１の電圧と第２の電圧として予め設定されていることを特徴とすることを特徴とする。
【００１７】
また、本発明の液晶表示装置は、上記の共通電極電圧生成手段が、直流電位に関連した電位として、複数の画素からの光が１番低い照度時の共通電極の第１の直流電位と、２番目に低い照度時の共通電極の第２の直流電位との平均値を用いることを特徴とする。
【００１８】
また、上記の目的を達成するため、本発明の液晶表示装置の共通電極電圧設定方法は、２本のデータ線を一組とする複数組のデータ線と複数本のゲート線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素駆動電極と共通電極との間に液晶層が挟持された液晶素子と、一組の２本のデータ線の一方を介して供給される正極性映像信号をサンプリングして一定期間保持する第１のサンプリング及び保持手段と、一組の２本のデータ線の他方を介して供給される負極性映像信号をサンプリングして一定期間保持する第２のサンプリング及び保持手段と、第１のサンプリング及び保持手段に保持された正極性映像信号電圧と第２のサンプリング及び保持手段に保持された負極性映像信号電圧とを、垂直走査期間より短い所定周期で切り替えて画素駆動電極に印加するスイッチング手段と、をそれぞれ備え、
最小値及び最大値の一方から他方まで連続的に１水平走査期間で変化し、かつ、互いにレベル変化方向が逆に設定された正極性用ランプ信号と負極性用ランプ信号とを発生するランプ信号発生手段と、デジタル映像信号の１ラインの各画素の値と、１水平走査期間内で最小階調値から最大階調値まで単調的に変化して一巡するカウンタ値とを画素単位で比較し、比較結果が一致した画素に接続された一組のデータ線に、一致時における正極性用ランプ信号と負極性用ランプ信号の電位をそれぞれ正極性映像信号及び負極性映像信号として出力し、画素の第１及び第２のサンプリング及び保持手段にサンプリングして保持させることを、デジタル映像信号のライン単位で行うＤＡ変換手段とを有する液晶表示装置の複数の画素内の液晶素子の共通電極へ印加する共通電極電圧を設定する方法であって、
ＤＡ変換手段により所望の画素に対して出力される正極性用ランプ信号の電位と、負極性用ランプ信号の電位とが等しくなるときの階調の映像データを選択する第１のステップと、第１のステップで選択した映像データをデジタル映像信号として入力した状態で得られる複数の画素からの光が少なくとも最小照度となる共通電極の直流電位を検出する第２のステップと、第２のステップで検出した直流電位に関連した電位に対して正極性用ランプ信号及び負極性用ランプ信号の最大値と最小値との中間値だけ低い値から一定値ずつ段階的に低くする第１の電圧と、中間値だけ高い値から一定値ずつ段階的に高くする第２の電圧とを交互に切り替えて所定周期の方形波として液晶素子の共通電極に印加した状態で最大階調の映像データと最小階調の映像データを順次に入力したときの複数の画素からの光の照度を測定する第３のステップと、正極性用ランプ信号及び負極性用ランプ信号の最大値を一定電圧上昇させて第１乃至第３のステップを繰り返すことを、最大値が許容最大値に達するまで繰り返す第４のステップと、第４のステップによる第１乃至第３のステップの繰り返し処理終了後に、第３のステップで測定して得られた最大階調の映像データ入力時の第１の測定照度と最小階調の映像データ入力時の第２の測定照度との比が最大となるときの第１の電圧と第２の電圧とを、所定周期の方形波である共通電極電圧のハイレベルとローレベルとして設定する第５のステップと、を含むことを特徴とする。
【００１９】
更に、上記の目的を達成するため、本発明の液晶表示装置の共通電極電圧設定方法は、第３のステップが、第２のステップで検出した直流電位に関連した電位として、複数の画素からの光が１番低い照度時の共通電極の第１の直流電位と、２番目に低い照度時の共通電極の第２の直流電位との平均値を用いることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、液晶素子をフレームレートの２倍以上の高周波数で交流駆動すると共に、アナログ駆動方式とデジタル駆動方式の長所を併せ持つ第三の駆動方式における液晶素子のＤＣオフセットにより起因する共通電極電圧の中心電位と、正極性用及び負極性用ランプ信号の反転中心電位との不一致を補正して、最大のコントラストを得ることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の液晶表示装置の一実施の形態の構成図である。
【図２】図１中の画素の一例の等価回路図である。
【図３】図２の動作説明用タイミングチャートである。
【図４】正極性映像信号と負極性映像信号の一例の説明図である。
【図５】図１の動作説明用タイミングチャートである。
【図６】入力信号レベルのみに着目した場合のＤＣバランスの概念図である。
【図７】液晶表示装置のＤＣオフセットによりＤＣバランスが崩れた場合を示す概念図である。
【図８】本発明で用いる基準ランプ電圧の中心電位調整システムの一実施の形態のシステム構成図である。
【図９】図８の動作説明用フローチャート及びランプ電圧の定義を説明する図である。
【図１０】図８の中心電位調整システムによる、液晶表示装置のＤＣオフセットを考慮した、反転中心電位の検出方法を説明する図である。
【図１１】従来の液晶表示装置における液晶素子の一例の構成図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２３】
図１は、本発明になる液晶表示装置の一実施の形態の構成図を示す。同図に示すように、本実施の形態の液晶表示装置１００は、シフトレジスタ回路１０１ａ及び１０１ｂと、１ラインラッチ回路１０２と、コンパレータ１０３と、階調カウンタ１０４と、アナログスイッチ１０５と、水平方向にｍ個、垂直方向にｎ個それぞれマトリクス状に配置された画素１０６と、タイミング発生器１０７と、極性切り替え制御回路１０８と、垂直シフトレジスタ及びレベルシフタ１０９と、インバータＩＮＶと、２個のＡＮＤ回路ＡＮＤ−１及びＡＮＤ−２を一組とするｎ組のＡＮＤ回路とから構成される。更に、液晶表示装置１００は、ランプ信号発生器１１０と共通電極電圧生成回路１１１とを備えている。
【００２４】
シフトレジスタ回路１０１ａ及び１０１ｂ、１ラインラッチ回路１０２、コンパレータ１０３、及び階調カウンタ１０４からなる水平ドライバ回路は、アナログスイッチ１０５と共にデータ線駆動回路を構成している。なお、コンパレータ１０３は、図１では図示の簡単のために一つのブロックで示しているが、実際には各画素列毎に設けられている。
【００２５】
図１に示すアナログスイッチ１０５は、各画素列毎に正極性用及び負極性用の２つ１組のサンプリング用アナログスイッチが配置された構成である。図１に示す画素１０６は、２本を一組とするｍ組のデータ線（Ｄ1+とＤ1-、・・・、Ｄm+とＤm-）と、ｎ本のゲート線（Ｇ１、・・・、Ｇｎ）との交差部に配置されている。これらｎ・ｍ個の画素１０６は、それぞれ例えば図２に示す構成とされている。
【００２６】
図２は本発明になる液晶表示装置における一画素の一例の等価回路図を示す。同図において、画素１０６は、正極性、負極性の画素信号を書き込むための画素選択トランジスタＱ１及びＱ２と、各々の極性の画像信号電圧を並列的に保持する独立した２つの保持容量Ｃ１及びＣ２と、トランジスタＱ３〜Ｑ６、Ｑ９及びＱ１０と、反射電極（以下、画素駆動電極という）ＰＥ等からなる図１１に示した液晶素子と同じ構成の液晶素子ＬＣとからなる。
【００２７】
トランジスタＱ３、Ｑ４はインピーダンス変換用ソースフォロワ回路を構成している。また、トランジスタＱ３のソースにドレインが接続されたトランジスタＱ５と、トランジスタＱ４のソースにドレインが接続されたトランジスタＱ６とは、それぞれスイッチングトランジスタである。トランジスタＱ５及びＱ６の各ソースは液晶素子ＬＣの画素駆動電極ＰＥに接続されている。トランジスタＱ９は、ソースフォロワ・バッファを形成する定電流負荷用トランジスタで、極性切り替えスイッチングトランジスタＱ５、Ｑ６の後段、すなわち画素駆動電極ＰＥのノードに配置され、正極性・負極性のソースフォロワ回路双方の負荷として共通に機能する。
【００２８】
画素部データ線は、各画素について正極性用データ線Ｄ+、負極性用データ線Ｄ-の２本一組で構成され、図示しないデータ線駆動回路でサンプリングされた互いに極性の異なる映像信号が供給される。画素選択トランジスタＱ１、Ｑ２の各ドレイン端子は各々正極性用データ線Ｄｉ+（図１のＤ1+〜Ｄm+のいずれか１本）、負極性用データ線Ｄｉ-（図１のＤ1-〜Ｄm-のいずれか１本）に接続され、各ゲート端子は同一行について行走査線Ｇj（図１のゲート線Ｇ１〜Ｇnのいずれか１本に相当）に接続されている。
【００２９】
更に、画素駆動電極ＰＥと正極性の映像信号書き込み用データ線Ｄi+の間に検査用スイッチング手段として、トランジスタＱ１０が設けられている。同じ行にある画素回路内の各トランジスタＱ１０は、読み出し制御端子であるゲートが読み出し用スイッチの選択線ＲＤに共通配線されている。この選択線ＲＤを介してトランジスタＱ１０のゲートに印加される選択制御信号は、通常の画像表示モード（画素書き込みモード）時には全画素行のトランジスタＱ１０をオフ状態に制御し、画素検査モード（画素読み出しモード）時には検査対象の画素行のトランジスタＱ１０を順次オンとする。ここで、画素検査モードは、複数の画素がマトリクス状に配置された画素部から１画素ずつ画素値をデータ線に読み出して、１画素ずつ欠陥の有無を検査するモードである。従って、画素検査モードでは、データ線には書き込み用映像信号は入力されず、画素部が読み出しモードとされる。
【００３０】
このような画素検査モードでの行選択手段は、映像信号の書き込みと同様に、シフトレジスタで構成される垂直方向駆動回路と同様な構成で実現される。また、信号書き込み用の垂直方向駆動回路のシフトレジスタを上記画素検査モードの行選択手段と共用することも可能である。
【００３１】
図１に戻って説明する。画素１０６は、垂直方向にｎ行設けられ、水平方向にはｍ列設けられている。１行目のｍ個の画素１０６にはゲート線Ｇ１と、読み出し用スイッチの選択線ＲＤ１とが共通に接続されている。ｎ行目のｍ個の画素１０６にはゲート線Ｇｎと、読み出し用スイッチの選択線ＲＤｎとが共通に接続されている。他の各行ｉのｍ個の画素１０６も同様に、各画素行毎に、ゲート線Ｇｉと読み出し用スイッチの選択線ＲＤｉとが共通に接続されている。
【００３２】
ＡＮＤ回路１−１は、制御端子ＷＴ/ＲＤからの選択制御信号と、垂直シフトレジスタ及びレベルシフタ１０９の１行目の出力端子からの垂直方向駆動信号とを論理積演算してゲート線Ｇ１へ出力する。ＡＮＤ回路１−２は、制御端子ＷＴ/ＲＤからの選択制御信号をインバータＩＮＶで論理反転した信号と、垂直シフトレジスタ及びレベルシフタ１０９の１行目の出力端子からの垂直方向駆動信号とを論理積演算して読み出し用スイッチの選択線ＲＤ１へ出力する。
【００３３】
ＡＮＤ回路ｎ−１は、制御端子ＷＴ/ＲＤからの選択制御信号と、垂直シフトレジスタ及びレベルシフタ１０９のｎ行目の出力端子からの垂直方向駆動信号とを論理積演算してゲート線Ｇｎへ出力する。ＡＮＤ回路ｎ−２は、制御端子ＷＴ/ＲＤからの選択制御信号をインバータＩＮＶで論理反転した信号と、垂直シフトレジスタ及びレベルシフタ１０９のｎ行目の出力端子からの垂直方向駆動信号とを論理積演算して読み出し用スイッチの選択線ＲＤｎへ出力する。
【００３４】
他の画素行ｉの各画素回路も同様に、上記選択制御信号と垂直シフトレジスタ及びレベルシフタ１０９のｉ行目の出力端子からの垂直方向駆動信号とを論理積演算してゲート線Ｇｉへ出力するＡＮＤ回路と、上記選択制御信号をインバータＩＮＶで論理反転した信号と、垂直シフトレジスタ及びレベルシフタ１０９のｉ行目の出力端子からの垂直方向駆動信号とを論理積演算して読み出し用スイッチの選択線ＲＤｉへ出力するＡＮＤ回路に接続されている。これらの選択線ＲＤ１〜ＲＤｉは、同じ画素行の画素１０６内の図２に示したトランジスタＱ１０のゲートに接続されている。
【００３５】
また、制御端子ＷＴ/ＲＤは、通常の画像表示モード時（画素書き込みモード）時にはハイレベルの選択制御信号が供給され、画素検査モード（画素読み出しモード）時には、ローレベルの選択制御信号が供給される。垂直シフトレジスタ及びレベルシフタ１０９の各出力段に構成したＡＮＤゲート（ＡＮＤ１−１、ＡＮＤ１−２、・・・、ＡＮＤｎ−１、ＡＮＤｎ−２）のゲート機能により、通常の画像表示モード（画素書き込みモード）時にはゲート線Ｇ１、・・・、Ｇｎ等に順次選択パルスが出力される。
【００３６】
一方、画素検査モード（画素読み出しモード）時は、ＡＮＤゲート（ＡＮＤ１−１、ＡＮＤ１−２、・・・、ＡＮＤｎ−１、ＡＮＤｎ−２）のゲート機能により、読み出し用スイッチの選択線ＲＤ１、・・・、ＲＤｎに順次選択パルスが出力される。これにより、制御端子ＷＴ/ＲＤを介して入力される選択制御信号によって、垂直シフトレジスタ及びレベルシフタ１０９を共用してモード切り替えを行うことができる。
【００３７】
上記の画素検査モードでは、選択された画素行における画素１０６内の図２に示したトランジスタＱ１０が、読み出し用スイッチの選択線ＲＤを介してゲートに印加される選択パルスによりオンされる。これにより、画素駆動電極ＰＥとデータ線間が導通状態となり、画素駆動電極電圧がデータ線に出力される。このとき、画素検査モードでの選択行の画素回路のバッファアンプ（の負荷素子）をアクティブとし、極性切り替え制御スイッチＱ５、Ｑ６のどちらか一方をオンとすると、その期間画素駆動電極はバッファ出力で駆動された状態となり、画素駆動電極に印加されている駆動電圧を電圧出力として信号線側に読み出すことが可能である。
【００３８】
データ線側に読み出された画素駆動電極電圧は、図１の水平ドライバ回路を駆動することによって、アナログスイッチ１０５を介して映像データ共通入力端子（図１の例ではRef_Ramp（＋））に時系列信号として出力される。この時系列信号を検出することで画素回路の検査（画素欠陥の検出）を行うことができる。
【００３９】
従来のアクティブマトリクス型液晶表示装置では保持容量に保持した電荷の形で保持した電圧で画素を駆動する方式であるため、画素読み出し検査は電荷移動時の微小な電流変化を検出する高精度な検出アンプなどが要求されるのに対し、本実施形態による画素回路とその検査・読み出し手段の組み合わせでは、画素駆動電極の電圧、すなわちバッファアンプ出力により低出力インピーダンスで駆動される画素駆動電極の電圧そのものを読み出せる構成であるため、画素の欠陥検出や画素特性の検出をより容易に行うことができる。
【００４０】
次に、この画素１０６の交流駆動制御の概要について図３のタイミングチャートと共に説明する。図３（Ａ）は、垂直同期信号ＶＤを示し、図３（Ｂ）は、図２の画素１０６におけるトランジスタＱ７のゲートに印加される配線Ｂの負荷特性制御信号を示す。また、図３（Ｃ）は、上記画素１０６における正極性側駆動電圧を転送するスイッチングトランジスタＱ５のゲートに印加される配線Ｓ+のゲート制御信号、同図（Ｄ）は、上記画素１０６における負極性側駆動電圧を転送するスイッチングトランジスタＱ６のゲートに印加される配線Ｓ-のゲート制御信号の各信号波形を示す。
【００４１】
なお、図４は、画素に書込まれる正極性映像信号Iと、負極性映像信号IIの黒レベルから白レベルまでの関係を示す。正極性映像信号Iは、レベルが最小のとき黒レベル、最大のとき白レベルであるのに対し、負極性映像信号IIは、レベルが最小のとき白レベル、最大のとき黒レベルである。正極性映像信号Iと負極性映像信号IIの反転中心は、IIIで示される。
【００４２】
図４では、正極性映像信号Iは、レベルが最小のとき黒レベル、最大のとき白レベルで、負極性映像信号IIは、レベルが最小のとき白レベル、最大のとき黒レベルの場合を示しているが、本発明の液晶表示装置の画素回路では、正極性映像信号Iは、レベルが最小のとき白レベル、最大のとき黒レベルで、負極性映像信号IIは、レベルが最小のとき黒レベル、最大のとき白レベルであってもよい。
【００４３】
図２において、図３（Ｃ）に示す配線Ｓ+のゲート制御信号がハイレベルの期間、正極性側スイッチングトランジスタＱ５がオンとなり、この期間に配線Ｂに供給される負荷特性制御信号を図３（Ｂ）に示すようにハイレベルとすると、ソースフォロワ・バッファ回路がアクティブとなり、画素駆動電極ＰＥノードが正極性の映像信号レベルに充電される。画素駆動電極ＰＥの電位が完全に充電された状態となった時点で、配線Ｂの負荷特性制御信号をローレベルとし、かつ、そのとき配線Ｓ+のゲート制御信号もローレベルに切り替えると、画素駆動電極ＰＥはフローティングとなり、液晶容量に正極性駆動電圧が保持される。
【００４４】
一方、図３（Ｄ）に示す配線Ｓ-のゲート制御信号がハイレベルの期間、負極性側スイッチングトランジスタＱ６がオンとなり、この期間に配線Ｂに供給される負荷特性制御信号を同図（Ｂ）に示すようにハイレベルとすると、ソースフォロワ・バッファ回路がアクティブとなり、画素駆動電極ＰＥノードが負極性の映像信号レベルに充電される。画素駆動電極ＰＥの電位が完全に充電された状態となった時点で、配線Ｂの負荷特性制御信号をローレベルとし、かつ、そのとき配線Ｓ-のゲート制御信号もローレベルに切り替えると、画素駆動電極ＰＥはフローティングとなり、液晶容量に負極性駆動電圧が保持される。
【００４５】
以下、上記のスイッチングトランジスタＱ５及びＱ６を交互にオンとするスイッチングに同期して、定電流負荷トランジスタＱ７を間欠的にアクティブとする動作を繰り返すことで液晶素子の画素駆動電極ＰＥには正極性と負極性の各映像信号で交流化された駆動電圧ＶＰＥが図３（Ｅ）に示すように印加される。
【００４６】
本実施の形態では、保持電荷を直接画素駆動部に転送するのではなく、ソースフォロワ・バッファ回路を介して電圧を供給する構成のため、正負極性での繰り返し充放電を行っても電荷の中和の問題はなく、極性切り替えを多数回行っても電圧レベルの減衰がない駆動が実現できる。
【００４７】
また、図３（Ｆ）に示すＶcomは、液晶表示装置の対向基板に形成した共通電極ＣＥに印加する電圧を表している。液晶表示体ＬＣＭの実質的な交流駆動電圧は、この共通電極ＣＥの印加電圧Ｖcomと画素駆動電極ＰＥの印加電圧との差電圧である。本実施の形態では、共通電極電圧生成回路１１１は、図３（Ｆ）に示すように、画素駆動電極電位の反転基準レベルＶcとほぼ等しい基準レベルに対して、画素極性切り替えと同期して反転する対称方形波を共通電極電圧Ｖcomとして生成して共通電極ＣＥに印加する。これにより、共通電極ＣＥの印加電圧Ｖcomと画素駆動電極ＰＥの印加電圧との電位差の絶対値が常に同一となり、液晶表示体ＬＣＭには図３（Ｇ）に示すような直流成分のない交流電圧ＶＬＣが印加される。
【００４８】
このように、本実施の形態は、共通電極ＣＥの印加電圧を画素駆動電極ＰＥと逆相で切り替えることによって、画素（ＰＥ）側の駆動電圧の振幅を１/２程度以下に低減できる。これより、画素回路や周辺走査回路を構成するトランジスタの必要耐圧が大幅に低減され、特殊な高耐圧構造、プロセスの適用が不要となり、通常のロジック用プロセスが適用できるため、製造コストが低減できる。また、本実施の形態では、上記のように低耐圧、小型トランジスタで画素回路などの駆動部が構成できるため、より高画素密度の液晶表示装置が実現でき、トランジスタ耐圧の低減により単位チャンネル幅あたりの駆動能力の高いトランジスタの採用が可能となるため、高速駆動動作への対応が容易となる、という効果が得られる。
【００４９】
本実施の形態では、配線Ｓ+、Ｓ-に交互に供給されるゲート制御信号は、スイッチングトランジスタＱ５、Ｑ６を交互にオン状態として画素駆動部に正極性、負極性に反転する液晶駆動信号を与えることができる。従来のアクティブマトリクス型液晶表示装置では、垂直走査周期でしか極性反転を実現できなかったのに対し、本実施の形態では画素回路そのものに極性反転機能を備えており、これを高速で制御することにより、垂直走査周波数の制約のない、高い周波数での交流駆動が可能である。
【００５０】
再び図１に戻って説明する。図１に示す極性切り替え制御回路１０８は、タイミング発生器１０７からのタイミング信号に基づいて、前述した配線Ｓ+に正極性用ゲート制御信号、配線Ｓ-に負極性用ゲート制御信号、配線Ｂに負荷特性制御信号をそれぞれ出力する。通常の画像表示モード（画素書き込みモード）時にはハイレベルの選択制御信号が供給され、画素検査モード（画素読み出しモード）時には、ローレベルの選択制御信号が供給される。従って、垂直シフトレジスタ及びレベルシフタ１０９の各出力段に構成したＡＮＤゲート（ＡＮＤ１−１、ＡＮＤ１−２、・・・、ＡＮＤｎ−１、ＡＮＤｎ−２）のゲート機能により、通常の画像表示モード（画素書き込みモード）時にはゲート線Ｇ１〜Ｇｎに対してゲート信号を１水平走査周期で順次出力して、ゲート線Ｇ１〜Ｇｎを１水平走査周期で順次選択する。
【００５１】
次に、図１の通常の画像表示モード時（画素書き込みモード）時の動作について、図５のタイミングチャートを併せ参照して説明する。図１において、図５（Ａ）に示す水平同期信号ＨＤに同期した、同図（Ｂ）に示すＮビット（Ｎは２以上の自然数）の画素データ（DATA）が時系列的に合成されたデジタル映像信号は、後述する補正階調加算部１１３を通してシフトレジスタ回路１０１ａ、１０１ｂに入力されて１ライン分のデータとして順次展開され、１ライン分の展開が終了した時点で、１ラインラッチ回路１０２でラッチされる。
【００５２】
なお、図５（Ｂ）に示す画素データ(DATA)のうち、白地の一つ置きに示す水平方向の偶数列画素データDATA（even）がシフトレジスタ回路１０１ａに供給され、斜線を付した残りの一つ置きに示す水平方向の奇数列画素データDATA（odd）がシフトレジスタ回路１０１ｂに供給される。これは、高解像度パネルでの高速動作への対応を容易とするためである。
【００５３】
１ラインラッチ回路１０２は、シフトレジスタ回路１０１ａから出力される奇数列画素データDATA（odd）と、シフトレジスタ回路１０１ｂから出力される偶数列画素データDATA（even）とからなる同じラインの１ライン期間の画素データDATAを図５（Ｄ）に模式的に示すように保持した後、各画素列のコンパレータ１０３の第１のデータ入力部に供給する。
【００５４】
階調カウンタ１０４は、図５（Ｅ）に示すクロックCount-CKをカウントして、同図（Ｆ）に示すように複数の階調値が水平走査期間内で最小値から最大値まで順次に変化する基準階調データＣ-outを水平走査期間毎に出力し、各画素列のコンパレータ１０３の第２のデータ入力部に供給する。コンパレータ１０３は、第１のデータ入力部の入力画素データDATAの値と第２のデータ入力部の入力基準階調データＣ-outの値（階調値）とを比較し、両者の値が一致したタイミングで一致パルスを生成して出力する。
【００５５】
アナログスイッチ１０５を構成する正極性用及び負極性用の２つ１組のサンプリング用アナログスイッチのうち、正極性用のサンプリング用アナログスイッチは、入力側共通配線にランプ信号発生器１１０から正極性用ランプ信号である基準ランプ電圧Ref_Ramp(+)が印加される。一方、負極性用のサンプリング用アナログスイッチは、入力側共通配線にランプ信号発生器１１０から負極性用ランプ信号である基準ランプ電圧Ref_Ramp(-)が印加される。上記の基準ランプ電圧Ref_Ramp(+)及びRef_Ramp(-)は、図４に示した正極性映像信号I及び負極性映像信号IIに相当する。
【００５６】
上記の基準ランプ電圧Ref_Ramp(+)及びRef_Ramp(-)のうち、Ref_Ramp(+)は、図５（Ｉ）に示すように水平走査期間周期で映像の黒レベルから白レベルにレベルが上昇する方向に変化する周期的な掃引信号である。一方、上記の基準ランプ電圧Ref_Ramp(-)は、図５（Ｊ）に示すように水平走査期間周期で映像の黒レベルから白レベルにレベルが減少する方向に変化する周期的な掃引信号である。従って、基準ランプ電圧Ref_Ramp(+)とRef_Ramp(‐)は、所定の基準電位について反転関係となっている。
【００５７】
アナログスイッチ１０５は、図５（Ｇ）に示すSW-Start信号を受け、水平走査期間の開始時点で一斉にオンとなった後、コンパレータ１０３から一致パルスを受けた時点でオフに移行するように開閉制御される。
【００５８】
図５のタイミングチャートでは、一例として階調レベルkの画素データDATAに対応した画素列のアナログスイッチ１０５の開閉タイミングを、同図（Ｈ）に示す波形SPkとして図示している。その結果、上記画素列のアナログスイッチ１０５を構成する正極性用及び負極性用の２つ１組のサンプリング用アナログスイッチが、上記一致パルスを受けて同時にオフした時点の基準ランプ電圧Ref_Ramp(+)とRef_Ramp(‐)の対応レベル（図５（Ｉ）、（Ｊ）の点Ｐ、点Ｑ）が、同時にサンプリングされて、その画素列の画素データ線D(＋）、D(‐）に出力される。この図５（Ｉ）、（Ｊ）の点Ｐ、点Ｑの基準ランプ電圧レベルは、階調レベルkの画素データDATAをデジタル−アナログ変換して得られたアナログ電圧である。
【００５９】
アナログスイッチ１０５は、各水平走査期間の始めにすべてが強制的にオンとされるが、オフになるタイミング、すなわち基準ランプ電圧をサンプル・ホールドするタイミングはそのときに表示しようとする絵柄によって対応して設けられた画素毎に異なり、すべて同時の時もあれば別々のときもある。オフになる順序も固定されているわけではなく、絵柄によってその都度オフの順番は異なる。このような本実施の形態の液晶表示装置１００では、ランプ信号を用いたＤＡ変換方式の動作により直線性が良いなどの特長がある。
【００６０】
ところで、図５（Ｉ）、（Ｊ）と共に説明したように、上記の基準ランプ電圧Ref_Ramp(+)及びRef_Ramp(-)は、所定の基準電位について反転関係となっている。図６は、入力信号レベルのみに着目した場合のＤＣバランスの概念図を示す。正極性の基準ランプ電圧Ref_Ramp(+)は、図６（ａ）にIVで示すように黒レベルから時間の経過と共に白レベルに電位が上昇する波形である。また、負極性の基準ランプ電圧Ref_Ramp(-)は、図６（ｂ）にVで示すように黒レベルから時間の経過と共に白レベルに電位が減少する波形である。そして、これら２つの基準ランプ電圧Ref_Ramp(+)及びRef_Ramp(-)は、それらの中心電位が、図６（ａ）、（ｂ）にＶce(cen)で示す共通電極電圧の中心電位にそれぞれ一致する反転関係になされている。
【００６１】
これにより、図６（ａ）、（ｂ）に示すように、基準ランプ電圧Ref_Ramp(+)の共通電極電圧Ｖce(+)に対する電位ΔＶk(+)の絶対値と、基準ランプ電圧Ref_Ramp(-)の共通電極電圧Ｖce(-)に対する電位ΔＶk(-)の絶対値とは等しくなる。
【００６２】
なお、図６（ａ）、（ｂ）において、任意階調ｋの映像データ入力時に基準ランプ電圧Ref_Ramp(+)を用いてＤＡ変換して得られた正極性の画素電圧をＶk(+)、基準ランプ電圧Ref_Ramp(-)を用いてＤＡ変換して得られた負極性の画素電圧をＶk(-)とすると、図２に示した画素回路中のトランジスタＱ３及びＱ４の入出力特性の影響を受け、画素の出力電圧は入力される画素電圧に対して、トランジスタＱ３及びＱ４の各閾値電圧Ｖthだけ上昇する。
【００６３】
そのため、後述する図９（ｂ）に示すように、基準ランプ電圧Ref_Ramp(+)及びRef_Ramp(-)の最大値をＶＨ、最小値をＶＬとしたとき、図６（ａ）、（ｂ）に示すように、Ｖthだけ最大値と最小値が上昇する。また、Ｖk(+)及びＶk(-)共に、最大出力電圧は液晶パネルの電源電圧ＶＤＤとなる。
【００６４】
実際に液晶素子ＬＣの駆動電圧を最適設定する場合に、入力信号レベルにおいて、駆動信号の対称性を図っている。しかしながら、画素駆動電極ＰＥ、共通電極ＣＥ、液晶材料、配向膜から形成される反射型液晶素子においては、液晶素子ＬＣが異種基板材料により構成されることに起因したＤＣオフセットが発生することが知られている(例えば、Minhua etal,“Reflective Nematic LC Devices for LCOS Applications”,SID2000_IBM発表資料)。
【００６５】
このため、図７に示すように上記の基準ランプ電圧Ref_Ramp(+)及びRef_Ramp(-)の、所定の基準電位についての反転関係が崩れてしまう。すなわち、正極性の基準ランプ電圧Ref_Ramp(+)は、図７（ａ）にVIで示し、また、負極性の基準ランプ電圧Ref_Ramp(-)は、図７（ｂ）にVIIで示すように、それらの中心電位が、ＤＣオフセットにより共通電極電圧の中心電位Ｖce(cen)と不一致となり、両者の対称性が崩れてしまうことがある。
【００６６】
これにより、図７（ａ）、（ｂ）に示すように、任意階調ｋの映像データ入力時にＤＡ変換して得られる基準ランプ電圧Ref_Ramp(+)の共通電極電圧Ｖce(+)に対する電位ΔＶk(+)の絶対値と、基準ランプ電圧Ref_Ramp(-)の共通電極電圧Ｖce(-)に対する電位ΔＶk(-)の絶対値とが不一致となる。この結果、液晶層ＬＣＭに対してＤＣ成分が印加されることになり、焼付きや液晶材料劣化による長期信頼性の低下を招く。しかも、このＤＣオフセットは液晶表示装置の製造過程において個別に液晶素子ＬＣに蓄積されるため、ＤＣオフセット量は液晶素子ＬＣ毎に異なる値を持つ。
【００６７】
そこで、本実施の形態では、上記のＤＣオフセットによる影響を低減又は除去するために、基準ランプ電圧Ref_Ramp(+)及びRef_Ramp(-)の反転中心電位の調整システムを備えて、反転中心電位を調整することができるようにしたものである。
【００６８】
次に、この本実施の形態の動作について、図８及び図９等と共に説明する。図８は、基準ランプ電圧の中心電位調整システムの一実施の形態のシステム構成図、図９（ａ）は、図８の動作説明用フローチャートを示す。
【００６９】
図８において、基準ランプ電圧の中心電位調整システム１５０は、基準ランプ電圧生成回路１５１と、共通電極電圧生成回路１１１と、中心電位検出用回路１５３と、光源１５４と、偏光ビームスプリッタ１５５と、投射レンズ１５６と、照度計１５７と、データ処理用パーソナルコンピュータ（以下、パソコン）１５８とを有し、図１に示した液晶表示装置１００に接続されている。
【００７０】
基準ランプ電圧生成回路１５１は、前述した基準ランプ電圧Ref_Ramp(+)とRef_Ramp(‐)とを生成する回路で、図１に示したランプ信号発生器１１０を用いることもできるし、ランプ信号発生器１１０とは別に設けてもよい。共通電極電圧生成回路１１１は、図１に示した共通電極電圧生成回路１１１である。
【００７１】
中心電位検出用回路１５３は、可変抵抗ＶＲとセレクタＳＥＬとからなる。セレクタＳＥＬは、基準ランプ電圧の中心電位検出時は可変抵抗ＶＲからの可変電圧を選択して出力し、通常の画像表示モード時には共通電極電圧生成回路１１１からの共通電極電圧Ｖcomを選択して出力する。
【００７２】
液晶表示装置１００は、基準ランプ電圧生成回路１５１からの基準ランプ電圧Ref_Ramp(+)とRef_Ramp(-)とが、基準ランプ電圧入力端子に入力されると共に、中心電位検出用回路１５３からの電圧が、共通電極電圧入力端子（ＩＴＯ端子）を介して全部の画素１０６内の液晶素子ＬＣの共通電極ＣＥに入力される。
【００７３】
光源１５４は、任意の波長の例えば直線偏光を発光する。偏光ビームスプリッタ１５４は、光源１５４からの光を反射して液晶表示装置１００の各画素１０６に入射し、各画素１０６において偏光面が回転されて反射された反射光を透過する。投射レンズ１５６は、偏光ビームスプリッタ１５５を透過した上記反射光を照度計１５７に投射する。照度計１５７は、投射レンズ１５６からの入射光の照度を測定し、その測定結果をデータ処理用パソコン１５８は、照度計１５７の照度測定結果に基づいて、後述する所定のデータ処理を行う。
【００７４】
次に、この基準ランプ電圧の中心電位調整システム１５０の動作について、図９（ａ）のフローチャート等と共に説明する。
【００７５】
まず、図９（ｂ）に示すように、白レベルを示す基準ランプ電圧Ref_Ramp(+)の最大値及び基準ランプ電圧Ref_Ramp(-)の最小値をＶＨ、黒レベルを示す基準ランプ電圧Ref_Ramp(+)の最小値及び基準ランプ電圧Ref_Ramp(-)の最大値をＶＬとすると、
ＶＨ＝ＶＬ＝ＧＮＤ＋（（ＶＤＤ−ＧＮＤ）／１０）        （１）
として、基準ランプ電圧生成回路１５１から液晶表示装置１００の基準ランプ電圧入力端子に入力する（ステップＳ１）。
【００７６】
続いて、上記のＶＨを（ＶＤＤ−ＧＮＤ）／１００だけ増加させた後（ステップＳ２）、最小の階調（ｋ＝０）の映像データ（以下、「階調データ」ともいう）を液晶表示装置１００の映像データ入力端子に入力する（ステップＳ３）。続いて、液晶表示装置１００内の所望の画素にて階調ｋの映像データをＤＡ変換して得られる正極性の基準ランプ電圧Ref_Ramp(+)の電位Ｖk(+)と、負極性の基準ランプ電圧Ref_Ramp(-)の電位Ｖk(-)とが等しくなるまで、液晶表示装置１００に入力する映像データの階調ｋを「１」ずつ増加させていく（ステップＳ４、Ｓ５）。
【００７７】
こうして、図１０に示すように、VIIIで示す正極性の基準ランプ電圧Ref_Ramp(+)の電位Ｖk(+)と、IXで示す負極性の基準ランプ電圧Ref_Ramp(-)の電位Ｖk(-)とが等しくなるときの階調の映像データを選択する。
【００７８】
続いて、選択した階調の映像データを液晶表示装置１００に入力しつつ、以下のステップでは、共通電極の直流電圧Ｖcedcを変化させながら照度計１５７で照度を測定し、最小照度となる共通電極の直流電圧Ｖcedcを検出する。
【００７９】
すなわち、まず、可変抵抗ＶＲを可変して、セレクタＳＥＬにより選択される可変抵抗ＶＲからの共通電極の直流電圧ＶcedcをＧＮＤに設定して液晶表示装置１００の共通電極電圧入力端子（ＩＴＯ端子）に供給する（ステップＳ６）。続いて、可変抵抗ＶＲを可変して、共通電極の直流電圧Ｖcedcを（ＶＤＤ−ＧＮＤ）／１００だけ増加させて液晶表示装置１００の共通電極電圧入力端子に供給する（ステップＳ７）。このときの液晶表示装置１００の各画素１０６で反射された光源１５４からの反射光が、偏光ビームスプリッタ１５５を透過し、投射レンズ１５６により照度計１５７に照射されてその照度が測定され、その測定結果がデータ処理用パソコン１５８内のファイルへ出力される（ステップＳ８）。
【００８０】
データ処理用パソコン１５８は、照度計１５７の照度結果が、次式
Ｖcedc＝ＶＤＤ＋ＬＣＶth          （２）
を満足するかどうかを判定する（ステップＳ９）。ここで、図９（ｂ）に示したように、（２）式中のＶＤＤは液晶パネルの電源電圧（素子電源電圧）であり、ＬＣＶthは液晶素子の閾値電圧（黒電圧）である。（２）式は、共通電極の直流電圧Ｖcedcが最小照度であることを示す。（２）式を満足しない場合は、満足するまで、共通電極の直流電圧Ｖcedcを（ＶＤＤ−ＧＮＤ）／１００ずつ増加させていき、判定を行う（ステップＳ６〜Ｓ９）。
【００８１】
このようにして検出された、最小照度が得られる共通電極の直流電圧Ｖcedcは、液晶素子ＬＣの要因で発生するＤＣオフセットを考慮した、方形波の共通電極電圧Ｖcomの中心電位Ｖce(cen)となることが明らかである。しかし、厳密には、液晶素子ＬＣには、最小の液晶駆動電圧で最小照度になるものと、僅かに液晶駆動電圧が掛かった状態（この状態のときの液晶駆動電圧をＬＣＶthとする）において最小照度になるものとの、２種類がある。
【００８２】
そこで、次に、中心電位検出用回路１５３は、１番低い照度時のＶcedcと２番目に低い照度時のＶcedcとの平均値をＶce(cen)とし、その平均値を用いて次式
Ｖce(+)＝Ｖce(cen)−（ＶＨ−ＶＬ）／２          （３ａ）
Ｖce(-)＝Ｖce(cen)＋（ＶＨ−ＶＬ）／２          （３ｂ）
で表されるＶce(+)とＶce(-)とを映像データの極性切替周期である所定周期で交互に液晶表示装置１００の共通電極電圧入力端子に入力する（ステップＳ１０）。
【００８３】
続いて、中心電位検出用回路１５３は、次式
Ｖce(+)＝Ｖce(+)−（ＶＤＤ−ＧＮＤ）／１００    （４ａ）
Ｖce(-)＝Ｖce(-)＋（ＶＤＤ−ＧＮＤ）／１００    （４ｂ）
で表されるＶce(+)とＶce(-)とを、上記所定周期で交互に液晶表示装置１００の共通電極電圧入力端子に入力する（ステップＳ１１）。（４ａ）式及び（４ｂ）式の右辺のＶce(+)、Ｖce(-)は、最初は（３ａ）式及び（３ｂ）式により平均値Ｖce(cen)を用いて算出された共通電極電圧のＶce(+)とＶce(-)である。ただし、（４ａ）式及び（４ｂ）式の右辺のＶce(+)、Ｖce(-)は、ステップＳ１３でＮＯの判断がされた場合は、その直前のステップＳ１１で算出されたＶce(+)、Ｖce(-)である。
【００８４】
そして、（４ａ）式により算出されたＶce(+)をローレベルとし、（４ｂ）式により算出されたＶce(-)をハイレベルとする所定周期の対称方形波が共通電極に入力されている状態の液晶表示装置１００の映像データ入力端子に、まず最小階調の映像データを入力して、そのときの液晶表示装置１００からの反射光の照度を照度計１５７により測定し、その測定結果をデータ処理用パソコン１５８へ出力する。続いて、上記の状態の液晶表示装置１００の映像データ入力端子に、最大階調の映像データを入力して、そのときの液晶表示装置１００からの反射光の照度を照度計１５７により測定し、その測定結果をデータ処理用パソコン１５８へ出力する（以上、ステップＳ１２）。
【００８５】
続いて、データ処理用パソコン１５８は、共通電極電圧Ｖce(-)が次式
Ｖce(-)＝ＶＤＤ＋ＬＣＶth          （５）
を満足するかどうか判定する（ステップＳ１３）。
【００８６】
液晶表示装置１００が、僅かに液晶駆動電圧が掛かった状態（この状態のときの液晶駆動電圧をＬＣＶthとする）において最小照度になる液晶素子ＬＣを用いた装置である場合、基準ランプ電圧の最大値ＶＨ（＝ＶＤＤ−Ｖth）の設定にしたときに最小照度を得るためには、Ｖce(-)はＶＨよりも僅かに高い電圧ＬＣＶthにする必要がある。ステップＳ１３の（５）式を用いた判定は、この条件を満足するかどうかを判定している。なお、電圧ＬＣＶthは、調整対象の液晶表示装置の物理的特性を考慮して予め決定することができる。
【００８７】
（５）式を満足しない場合は、満足するまでステップＳ１１〜Ｓ１３の処理を繰り返す。すなわち、中心電位検出用回路１５３は、正極性映像データ入力時の共通電極電圧Ｖce(+)を（ＶＤＤ−ＧＮＤ）／１００で表される電位ずつ段階的に低下させ、負極性映像データ入力時の共通電極電圧Ｖce(-)を（ＶＤＤ−ＧＮＤ）／１００で表される電位ずつ段階的に増加させる。そして、中心電位検出用回路１５３は、変化後の共通電極電圧を液晶表示装置１００に入力している状態で、最小階調の映像データ入力時と最大階調の映像データ入力時のそれぞれにおける液晶表示装置１００からの反射光の照度を測定することを繰り返す。
【００８８】
ステップＳ１３により負極性の共通電極電圧Ｖce(-)が（ＶＤＤ＋ＬＣＶth）に等しいと判定されると、続いて、データ処理用パソコン１５８は、基準ランプ電圧の最大値ＶＨが（ＶＤＤ−Ｖth）に等しいかどうか判定する（ステップＳ１４）。基準ランプ電圧の最大値ＶＨは、前述したように、トランジスタＱ３及びＱ４の入出力特性の影響を受け、液晶表示装置１００の駆動上の制約から（ＶＤＤ−Ｖth）より大きくできないためである。
【００８９】
基準ランプ電圧の最大値ＶＨが許容最大値である（ＶＤＤ−Ｖth）に等しくない場合は、ステップＳ２に戻る。このようにして、ステップＳ１４の等式が満足されるまで、
ＶＨ≦ＶＤＤ−Ｖth          （６）
の範囲で、ステップＳ２〜Ｓ１３の処理を繰り返す。
【００９０】
そして、ステップＳ１４で基準ランプ電圧の最大値ＶＨが許容最大値（ＶＤＤ−Ｖth）に等しいと判定されると、（最大階調時の照度）／（最小階調時の照度）で表される照度比が最大となるときの、ＶＨ、ＶＬ、Ｖce(+)、Ｖce(-)を最適電圧と決定する（ステップＳ１５）。ステップＳ１５における（最大階調時の照度）／（最小階調時の照度）で表される照度比が最大の場合とは、最大のコントラストが得られる場合のことである。
【００９１】
このように、本実施の形態の基準ランプ電圧の反転中心電位の調整システムによれば、ＤＣオフセットが存在しても、最大コントラストが得られる最適なＶＨ、ＶＬ、Ｖce(+)、Ｖce(-)を決定することができる。
【００９２】
また、中心電位Ｖce(cen)検出のための中心電位検出用回路は、図８に１５３で示したように、直流電圧を可変出力できる可変抵抗ＶＲを用いた簡単な構成であればよいため、その実装には特殊な部品なども必要としないため低コストで済む。また、本実施の形態によれば、この中心電位Ｖce(cen)を基準としたＶＨ、ＶＬ、Ｖce(+)、Ｖce(-)の調整アルゴリズムを確立でき、調整の簡素化の上で非常に大きなメリットを得ることができる。
【００９３】
図１のランプ信号発生器１１０は、ステップＳ１５で最適電圧として決定された最大値ＶＨから最小値ＶＬまで１水平走査期間内で連続的にレベル変化する基準ランプ電圧Ref_Ramp(+)及びRef_Ramp(-)を液晶表示装置１００の基準ランプ電圧入力端子に入力する。また、図１及び図８に示した共通電極電圧生成回路１１１は、ステップＳ１５で最適電圧として決定されたＶce(+)をローレベル、Ｖce(-)をハイレベルとし、かつ、１垂直走査期間より短い所定周期の対称方形波を生成し、それを共通電極電圧Ｖcomとして液晶表示装置１００の共通電極電圧入力端子に入力する。
【００９４】
これにより、液晶素子ＬＣのＤＣオフセットにより起因する共通電極電圧の中心電位Ｖce(cen)と、基準ランプ電圧Ref_Ramp(+)及びRef_Ramp(-)の最大値ＶＨと最小値ＶＬとの間の反転中心電位との不一致は補正され、最大のコントラストを得ることができる。
【００９５】
なお、本発明は上記の実施の形態に限定されるものではなく、例えば画素１０６の回路は、図２の回路に限定されるものではなく、例えば図２中のトランジスタＱ１０を削除すると共に図１中のＡＮＤ回路やインバータＩＮＶを削除した構成でもよい。また、上記の実施の形態のアルゴリズムでは、最小照度と液晶駆動電圧との関係が異なる２種類の液晶素子にそれぞれ対応するように説明したが、どちらか一種類の液晶素子にのみ対応するようなアルゴリズムとしてもよい。
【符号の説明】
【００９６】
１００  液晶表示装置
１０１ａ、１０１ｂ  シフトレジスタ回路
１０２  １ラインラッチ回路
１０３  コンパレータ
１０４  階調カウンタ
１０５  アナログスイッチ
１０６  画素
１０７  タイミング発生器
１０８  極性切り替え制御回路
１０９  垂直シフトレジスタ／レベルシフタ
１１０  ランプ信号発生器
１５０  基準ランプ電圧の中心電位調整システム
１５１  基準ランプ電圧生成回路
１５３  中心電位検出用回路
１５４  光源
１５５  偏光ビームスプリッタ
１５６  投射レンズ
１５７  照度計
１５８  データ処理用パーソナルコンピュータ（パソコン）
Ｄ1+〜Ｄm+、Ｄi+、Ｄ1-〜Ｄm-、Ｄi-  データ線
Ｇ1〜Ｇn、Ｇj  ゲート線
Ｂ  負荷特性制御信号線
Ｓ+、Ｓ-  ゲート制御信号線
ＰＥ  画素駆動電極
ＣＥ  共通電極
ＬＣＭ  表示体（液晶層）
ＬＣ  液晶素子
Ｑ１、Ｑ２  画素選択トランジスタ
Ｑ３、Ｑ４  ソースフォロワトランジスタ
Ｑ５、Ｑ６  スイッチングトランジスタ
Ｑ９  定電流負荷用トランジスタ
Ｃ１、Ｃ２  信号保持容量
【図１】
0005407653.tif 000002
【図２】
0005407653.tif 000003
【図３】
0005407653.tif 000004
【図４】
0005407653.tif 000005
【図５】
0005407653.tif 000006
【図６】
0005407653.tif 000007
【図７】
0005407653.tif 000008
【図８】
0005407653.tif 000009
【図９】
0005407653.tif 000010
【図１０】
0005407653.tif 000011
【図１１】
0005407653.tif 000012