(57)【特許請求の範囲】
【請求項１】
基板上に、画素回路が配列形成された表示部と、前記表示部の配線に接続された保護回路とを備え、
前記保護回路が、ゲート及び第１端子間を短絡することでダイオード接続されたトランジスタと、前記トランジスタを覆う絶縁層と、前記絶縁層上における前記トランジスタの少なくともチャネル領域と対向する領域に形成されるとともに前記トランジスタの前記ゲート及び第１端子に電気的に接続された遮光層とを有し、
前記遮光層が前記トランジスタの外方に延出された延出部を有しており、
前記延出部と、前記トランジスタの前記ゲート及び前記第１端子に接続された導電部材と、前記絶縁層とにより容量素子が形成されていることを特徴とするアクティブマトリクス基板。
【請求項２】
前記チャネル領域上の前記絶縁層が無機絶縁膜と有機絶縁膜の積層構造を有する一方、前記延出部が形成された領域の前記絶縁層が無機絶縁膜のみからなることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記遮光層が光反射性の金属膜からなり、前記金属膜と前記ゲート及び前記第１端子とが、前記金属膜に積層された透明導電膜を介して接続されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項４】
前記トランジスタが逆スタガ型であり、少なくとも前記チャネル領域上の前記絶縁層が有機絶縁膜を含むことを特徴とする請求項１から３のいずれか１項に記載のアクティブマトリクス基板。
【請求項５】
前記保護回路に、前記トランジスタのゲートに接続された電極と、前記トランジスタの第１端子に接続された電極と、前記トランジスタのゲート絶縁膜を延出してなる絶縁膜と、を有する容量素子が設けられていることを特徴とする請求項１から４のいずれか１項に記載のアクティブマトリクス基板。
【請求項６】
基板上に、画素回路が配列形成された表示部と、前記表示部の配線に接続された保護回路とを備え、
前記保護回路が、ゲート及び第１端子間を短絡することでダイオード接続されたトランジスタと、前記トランジスタを覆う絶縁層と、前記絶縁層上における前記トランジスタの少なくともチャネル領域と対向する領域に形成されるとともに前記トランジスタの前記ゲート及び第１端子に電気的に接続された遮光層とを有し、
前記保護回路に、前記トランジスタのゲートに接続された電極と、前記トランジスタの第１端子に接続された電極と、前記トランジスタのゲート絶縁膜を延出してなる絶縁膜と、を有する容量素子が設けられていることを特徴とするアクティブマトリクス基板。
【請求項７】
請求項１から６のいずれか１項に記載のアクティブマトリクス基板を備えたことを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板、電気光学装置、及び電子機器に関するものである。
【背景技術】
【０００２】
液晶装置などの電気光学装置において、基板上に検査回路や保護回路を備えるとともに、これら検査回路及び保護回路に対する光入射を防止する遮光膜が形成された構成が知られている。
例えば特許文献１記載の液晶装置では、一方の基板に検査回路が形成され、他方の基板に上記検査回路と平面視で重なるようにブラックマトリクスが形成されていた。また特許文献２記載の液晶装置では、一方の基板に保護回路が形成され、他方の基板に保護回路と平面視で重なるようにブラックマトリクスが形成されていた。さらに特許文献３記載の液晶装置では、一方の基板に検査回路が形成されるとともに、この検査回路と基板との間に遮光膜が形成されていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３３８３７６号公報
【特許文献２】特開２００８−２０７７２号公報
【特許文献３】特開２００６−３９２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１，２記載の発明では、一方の基板に形成された回路を他方の基板に形成されたブラックマトリクスで遮光する構成であったため、一対の基板に相対的な位置ずれが生じた場合や、光が斜め方向から入射した場合に十分な遮光性能が得られず、回路における漏れ電流が増加し、消費電力の増大や表示の不具合を生じるおそれがあった。また、有機ＥＬ装置や電気泳動表示装置などのように対向基板にブラックマトリクスを設けない電気光学装置には適用できない構成であった。
また、特許文献３記載の発明では、遮光膜が形成されている側における遮光性には問題はないが、基板と反対側から回路に入射する光については何ら考慮されていなかった。
【０００５】
本発明は、上記従来技術の問題点に鑑み成されたものであって、良好な遮光性を有する保護回路を備え、表示品質の高い電気光学装置を構成し得るアクティブマトリクス基板、及び表示品質に優れた電気光学装置を提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明のアクティブマトリクス基板は、基板上に、画素回路が配列形成された表示部と、前記表示部の配線に接続された保護回路とを備え、前記保護回路が、ゲート及び第１端子間を短絡することでダイオード接続されたトランジスタと、前記トランジスタを覆う絶縁層と、前記絶縁層上における前記トランジスタの少なくともチャネル領域と対向する領域に形成されるとともに前記トランジスタの前記ゲート及び第１端子に電気的に接続された遮光層とを有し、前記遮光層が前記トランジスタの外方に延出された延出部を有しており、前記延出部と、前記トランジスタの前記ゲート及び前記第１端子に接続された導電部材と、前記絶縁層とにより容量素子が形成されていることを特徴とする。
また、アクティブマトリクス基板は、基板上に、画素回路が配列形成された表示部と、前記表示部の配線に接続された保護回路とを備え、前記保護回路が、ゲート及び第１端子間を短絡することでダイオード接続されたトランジスタと、前記トランジスタを覆う絶縁層と、前記絶縁層上における前記トランジスタの少なくともチャネル領域と対向する領域に形成されるとともに前記トランジスタの前記ゲート及び第１端子に電気的に接続された遮光層とを有し、前記保護回路に、前記トランジスタのゲートに接続された電極と、前記トランジスタの第１端子に接続された電極と、前記トランジスタのゲート絶縁膜を延出してなる絶縁膜と、を有する容量素子が設けられていることを特徴とすることを特徴とする。
【０００７】
この構成によれば、トランジスタのチャネル領域と対向する絶縁層上の領域に遮光層が形成されているので、基板と反対側から保護回路への光入射を効果的に防止することができる。これにより、入射光による漏れ電流が抑制され、消費電力が小さく、表示品質の高い電気光学装置を構成できるアクティブマトリクス基板となる。
また、アクティブマトリクス基板とともに用いられる対向基板に、保護回路を遮光するためのブラックマトリクスが不要であるため、ブラックマトリクスと保護回路との位置合わせも当然に不要になり、簡便な工程で電気光学装置を形成できるアクティブマトリクス基板となる。
【０００８】
前記遮光層が前記トランジスタの外方に延出された延出部を有しており、前記延出部と、前記トランジスタのゲート及びソースの少なくとも一方に接続された導電部材と、前記絶縁層とにより容量素子が形成されている構成としてもよい。
このような構成とすれば、遮光層と導電部材（配線や電極）とを用いて容量素子を形成できるので、保護回路への容量素子の実装を効率良く行うことができる。
【０００９】
前記遮光層が光反射性の金属膜からなり、前記金属膜と前記ゲート又は前記ソースとが、前記金属膜に積層された透明導電膜を介して接続されていることが好ましい。
このような構成とすれば、アクティブマトリクス基板の画素形成領域において典型的に用いられる光反射性の金属膜が形成される配線層と、透明導電膜が形成される配線層とを利用して保護回路を形成することができる。また、金属膜からなる遮光層が透明導電膜を介してゲート又はソースに接続されるため、遮光層の電位が不定になるのを回避できる。さらに、光反射性の金属膜は配線層間のコンタクトには不適な材料であり、コンタクトに利用する場合には他の金属材料で被覆する必要があるが、本発明では配線層間のコンタクトに透明導電膜を用い、この透明導電膜と遮光層とを接続しているため、遮光層を構成する光反射性の金属膜に他の金属膜を被覆する必要が無く、簡便な工程で製造することができるアクティブマトリクス基板となる。
【００１０】
前記トランジスタが逆スタガ型であり、少なくとも前記チャネル領域上の前記絶縁層が有機絶縁膜を含むことが好ましい。
この構成によれば、基板側からトランジスタのチャネル領域に光が入射するのをゲート電極によって遮断することができ、トランジスタをより確実に遮光することができる。一方、逆スタガ型構造とすると、チャネル領域と遮光層とが絶縁層を介して対向する構成となるため、遮光層に電位が入力されたときに遮光層がゲート電極としてチャネル領域に作用し、保護回路のしきい値電圧が低下するおそれがある。この点、本構成によれば、チャネル領域上に有機絶縁膜が形成されているため、遮光層の電圧がゲート電圧として入力されるのを緩和することができる。
【００１１】
前記チャネル領域上の前記絶縁層が無機絶縁膜と有機絶縁膜の積層構造を有する一方、前記延出部が形成された領域の前記絶縁層が無機絶縁膜のみからなることも好ましい。
このような構成とすれば、トランジスタのしきい値電圧の低下を効果的に防止でき、かつ延出部に形成される容量素子の容量を大きくすることができる。
【００１２】
前記保護回路に、前記トランジスタのゲートに接続された電極と、前記トランジスタのソースに接続された電極と、前記トランジスタのゲート絶縁膜を延出してなる絶縁膜と、を有する容量素子が設けられていることが好ましい。
この構成によれば、製造工程においてトランジスタのソース・ゲート間が接続されていない段階から、上記容量素子とトランジスタの寄生容量との容量比によって保護回路を動作させることが可能になる。したがって、製造工程の早い段階から画素回路を保護することができる保護回路を備えた構成となる。
【００１３】
本発明の電気光学装置は、先に記載のアクティブマトリクス基板を備えたことを特徴とする。
この構成によれば、表示品質に優れた電気光学装置を提供することができる。
【００１４】
本発明の電子機器は、先に記載の電気光学装置を備えたことを特徴とする。
この構成によれば、表示品質に優れた表示手段を具備した電子機器を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施形態に係るアクティブマトリクス基板の電気的構成を示す回路図。
【図２】図１の一部領域をより詳細に示す回路図。
【図３】実施形態に係る保護回路の平面図。
【図４】図３のＡ−Ａ’線に沿うアクティブマトリクス基板の断面図。
【図５】アクティブマトリクス基板の画素の平面図。
【図６】図５のＢ−Ｂ’線に沿うアクティブマトリクス基板の断面図。
【図７】電気光学装置の複数の構成例を示す図。
【図８】電子機器の一例を示す図。
【図９】電子機器の一例を示す図。
【図１０】電子機器の一例を示す図。
【発明を実施するための形態】
【００１６】
以下、図面を用いて本発明に係るアクティブマトリクス基板及び電気光学装置並びに電子機器の実施の形態について説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。
【００１７】
（アクティブマトリクス基板）
図１は、本発明に係るアクティブマトリクス基板１０の電気的構成を示す回路図である。図２は、図１の領域１０ａについてより詳細に示す回路図である。
アクティブマトリクス基板１０は、複数の画素１９を縦横に配列してなる画素形成領域１１０と、画素形成領域１１０を取り囲んで形成された大略矩形枠状のシールド配線９０と、シールド配線９０の一辺に沿って設けられた第１の端子領域１１１と、第１の端子領域１１１が形成された辺と隣り合う辺に沿って設けられた第２の端子領域１１２と、を備えている。
【００１８】
画素形成領域１１０には、複数の画素１９が平面視マトリクス状に配列されている。画素形成領域１１０内には、互いに交差する方向に延びる複数のデータ線１６と、複数の容量線１７及び複数の走査線１８とが形成されている。容量線１７は走査線１８に沿う方向に延びている。データ線１６と走査線１８との交差部近傍に画素１９が形成されており、各々の画素１９はデータ線１６、容量線１７、及び走査線１８と接続されている。
【００１９】
ここで、図２に示すように、画素形成領域１１０内に形成された画素１９には、ＴＦＴ（薄膜トランジスタ）６０と、ＴＦＴ６０のドレインに接続された画素電極９と、ＴＦＴ６０と画素電極９との間に一方の電極（容量電極７０ａ）を接続された保持容量７０とが設けられている。画像信号が供給されるデータ線１６は、ＴＦＴ６０のソースに接続されており、走査線１８はＴＦＴ６０のゲートに接続されている。保持容量７０の他方の電極（容量電極７０ｂ）は容量線１７に接続されている。
【００２０】
図１に戻り、データ線１６は、画素形成領域１１０の外側に延出されており、その一方の端部には外部接続端子１０４が接続されている。外部接続端子１０４と反対側の辺縁側へ延出されたデータ線１６の他方の端部には、保護回路７２が接続されている。保護回路７２は共通配線８２と接続されており、共通配線８２はその両端に接続された保護回路７１を介してシールド配線９０と接続されている。
また、データ線１６の外部接続端子１０４側へ延びる部位に保護回路７３が接続され、保護回路７３にはさらに共通配線８３と接続されている。共通配線８３は、その両端に接続された保護回路７４を介してシールド配線９０と接続されている。
【００２１】
走査線１８は、画素形成領域１１０の外側に延出されており、その一方の端部には外部接続端子１０２が接続されている。外部接続端子１０２と反対側の辺縁側へ延出された走査線１８の他方の端部には、保護回路７６が接続されている。保護回路７６には共通配線８４が接続されており、共通配線８４はその両端に接続された保護回路７５を介してシールド配線９０と接続されている。
また、走査線１８の外部接続端子１０２側へ延びる部位に保護回路７７が接続され、保護回路７７はさらに共通配線８５と接続されている。共通配線８５は、その両側に接続された保護回路７８を介してシールド配線９０と接続されている。
【００２２】
容量線１７は、画素形成領域１１０から走査線１８に沿う方向に延出され、その両端がシールド配線９０に接続されている。また、シールド配線９０には、外部接続端子１０３、１０５が接続されており、これらの外部接続端子１０３、１０５を介した電位入力が可能である。
本実施形態の場合、シールド配線９０は、一方の外部接続端子１０５（１０５ａ）から延びて画素形成領域１１０を回り込み、他方の外部接続端子１０５（１０５ｂ）に到る枠状に形成されている。各々の外部接続端子１０５の近傍において、シールド配線９０と共通配線８３とが保護回路７４を介して接続されており、シールド配線９０と２つの保護回路７４と共通配線８３とにより形成される回路が、画素形成領域１１０を取り囲んで配置されている。
【００２３】
次に、保護回路７１〜７８について図２を参照して説明する。
図２に示すように、保護回路７１は、ダイオード接続したＭＯＳトランジスタである第１のダイオード７１ａ及び第２のダイオード７１ｂを、互いに逆向きに並列接続してなる構成を備えている。すなわち、第１のダイオード７１ａのアノードと第２のダイオード７１ｂのカソードとがシールド配線９０に接続され、第１のダイオード７１ａのカソードと第２のダイオード７１ｂとが共通配線８２に接続されている。また、保護回路７８も第１のダイオード７８ａと第２のダイオード７８ｂとを有しており、同様にシールド配線９０と共通配線８５との間に介挿されている。
なお、図２には、保護回路７１、７８のみが示されているが、シールド配線９０と共通配線８３との間に介挿される保護回路７４、及び、シールド配線９０と共通配線８４との間に介挿される保護回路７５も保護回路７１、７８と同様の構成である。
【００２４】
一方、保護回路７２は、２つのダイオードを互いに逆向きに並列接続してなる単位回路７２Ａ、７２Ｂを直列に接続した構成を備えている。単位回路７２Ａと共通配線８２とが接続され、単位回路７２Ｂとデータ線１６とが接続されている。また、保護回路７７も単位回路７７Ａ、７７Ｂを直列に接続した構成であり、同様に共通配線８５と走査線１８との間に介挿されている。
各々の単位回路７２Ａ、７２Ｂ、７７Ａ、７７Ｂは、保護回路７１と同様の回路構成であるが、保護回路７２は１本のデータ線１６に対応して設けられるため、単位回路７２Ａ等を構成するトランジスタには、保護回路７１を構成するトランジスタよりも幅や長さが小さいものが用いられる。
なお、図２には、保護回路７２、７７のみが示されているが、データ線１６と共通配線８３との間に介挿される保護回路７３、及び、走査線１８と共通配線８４との間に介挿される保護回路７６も保護回路７２、７７と同様の構成である。
【００２５】
上記構成を備えた保護回路７１〜７８は、電流・電圧特性において双方向に非線形性を有する。つまり、各保護回路において、ダイオードは低電圧印加時に高インピーダンスとなり、高電圧印加時に低インピーダンス状態となって静電気を共通配線８２〜８４やシールド配線９０へ流す。これにより、画素形成領域１１０のＴＦＴ６０を静電気から保護する。
また、本実施形態では、各ダイオードが実質的にトランジスタであるため電流を流す能力が大きく、静電気を高速に吸収できることから高い静電保護能力が得られる。
【００２６】
次に、保護回路７１〜７８の具体例について、図３及び図４に示す保護回路７１を参照しつつ説明する。
図３は、保護回路７１の平面図であり、図４は、図３のＡ−Ａ’線に沿う位置におけるアクティブマトリクス基板１０の断面図である。
【００２７】
図３及び図４に示す保護回路７１は、ＴＦＴのソース−ゲート間を短絡してなる第１のダイオード７１ａと第２のダイオード７１ｂとを互いに逆向きに接続した構成を備えている。保護回路７１には、配線１８１と共通配線８２とが接続されている。配線１８１はシールド配線９０（図２参照）に接続される配線であり、共通配線８２は、配線１８２を介して保護回路７２（図２参照）に接続される配線である。
【００２８】
第１のダイオード７１ａは、半導体層１７１ａと、半導体層１７１ａの下層側（基板Ｐ側）に設けられたゲート電極１７４ａと、半導体層１７１ａと接続されたソース電極１７２ａ、ドレイン電極１７３ａと、ソース電極１７２ａ及びゲート電極１７４ａと接続された透明電極１７６ａと、遮光層１７５ａと、を備えている。
【００２９】
ソース電極１７２ａは、平面視略矩形状に形成された容量電極１７７ａを介して配線１８１と接続されるとともに、後述する第２のダイオード７１ｂのドレイン電極１７３ｂと接続されている。容量電極１７７ａは、ゲート電極１７４ａと平面視で重なる領域に形成され、ゲート電極１７４ａとともに容量素子Ｃ１を形成している。ドレイン電極１７３ａは、共通配線８２と接続されるとともに、第２のダイオード７１ｂのソース電極１７２ｂと接続されている。
透明電極１７６ａは、それぞれコンタクトホールＨ１、Ｈ２を介してソース電極１７２ａ及びゲート電極１７４ａと接続され、ソース電極１７２ａとゲート電極１７４ａとを短絡している。透明電極１７６及び遮光層１７５ａは、半導体層１７１ａを平面視で覆うとともに、容量電極１７７ａを平面視で覆う領域にまで延出されている。容量電極１７７ａと重なる部分が遮光層１７５ａの延出部である。
【００３０】
第２のダイオード７１ｂは、半導体層１７１ｂと、半導体層１７１ｂの下層側（基板Ｐ側）に設けられたゲート電極１７４ｂと、半導体層１７１ｂと接続されたソース電極１７２ｂ、ドレイン電極１７３ｂと、ソース電極１７２ｂ及びゲート電極１７４ｂと接続された透明電極１７６ｂと、遮光層１７５ｂと、を備えている。
【００３１】
ソース電極１７２ｂは、平面視略矩形状に形成された容量電極１７７ｂを介して共通配線８２と接続されるとともに、第１のダイオード７１ａのドレイン電極１７３ａと接続されている。容量電極１７７ｂは、ゲート電極１７４ｂと平面視で重なる領域に形成され、ゲート電極１７４ｂとともに容量素子Ｃ２を形成している。ドレイン電極１７３ｂは、第１のダイオード７１ａのソース電極１７２ａと接続されている。
透明電極１７６ｂは、それぞれコンタクトホールＨ３、Ｈ４を介してソース電極１７２ｂ及びゲート電極１７４ｂと接続され、ソース電極１７２ｂとゲート電極１７４ｂとを短絡している。透明電極１７６ｂ及び遮光層１７５ｂは、半導体層１７１ｂを平面視で覆うとともに、容量電極１７７ｂを平面視で覆う領域にまで延出されている。容量電極１７７ｂと重なる部分が遮光層１７５ｂの延出部である。
【００３２】
図４に示す断面構造をみると、基板Ｐ上にゲート電極１７４ｂが形成されており、ゲート電極１７４ｂを覆うようにゲート絶縁膜４３が形成されている。図４左側の部位において、ゲート電極１７４ｂと平面的に重なる位置のゲート絶縁膜４３上に半導体層１７１ｂ（アモルファスシリコン層及びＮ＋シリコン層）が形成されており、この半導体層１７１ｂの両側から乗り上げるようにしてソース電極１７２ｂとドレイン電極１７３ｂとが形成されている。ソース電極１７２ｂ及びドレイン電極１７３ｂを覆ってパッシベーション膜４４が形成されている。また、図４右側の部位において、ゲート電極１７４ｂと平面的に重なる位置のゲート絶縁膜４３上に容量電極１７７ｂが形成されており、かかる位置に容量素子Ｃ２が形成されている。容量電極１７７ｂ上にはパッシベーション膜４４が形成されている。
【００３３】
パッシベーション膜４４上の半導体層１７１ｂを覆う領域に、アクリル樹脂等の有機材料からなる平坦化膜４５が形成されている。平坦化膜４５上とパッシベーション膜４４上とにわたってアルミニウムや銀などからなる遮光層１７５ｂが形成されており、遮光層１７５ｂを覆う領域にＩＴＯ（インジウム錫酸化物）等の透明導電材料からなる透明電極１７６ｂが形成されている。
遮光層１７５ｂの非形成領域において、パッシベーション膜４４を貫通してソース電極１７２ｂに達するコンタクトホールＨ３が形成され、パッシベーション膜４４及びゲート絶縁膜４３を貫通してゲート電極１７４ｂに達するコンタクトホールＨ４が形成されている。そして、これらのコンタクトホールＨ３、Ｈ４を介して、透明電極１７６ｂとソース電極１７２ｂ及びゲート電極１７４ｂが接続されている。
【００３４】
なお、本実施形態の場合、容量素子Ｃ２の形成領域において、パッシベーション膜４４上に平坦化膜４５は形成されておらず、パッシベーション膜４４上に遮光層１７５ｂと透明電極１７６ｂとが積層されている。この構成によれば、容量素子Ｃ２上において遮光層１７５ｂとパッシベーション膜４４と容量電極１７７ｂとにより形成される容量を大きくすることができる。
【００３５】
また本実施形態では、保護回路７１を例示して説明したが、他の保護回路７２〜７８についても図３及び図４に示したものと同様の構成を採用することができる。
【００３６】
次に、図５及び図６はアクティブマトリクス基板１０の画素構成を示す図である。図５は、アクティブマトリクス基板１０における１画素の平面図である。図６は、図５のＢ−Ｂ’線に沿う位置におけるアクティブマトリクス基板１０の断面図である。
【００３７】
図５に示すように、アクティブマトリクス基板１０の画素形成領域には、互いに交差する方向に延びる複数の走査線１８と複数のデータ線１６とが形成されている。図５において、隣り合う２本の走査線１８と隣り合う２本のデータ線１６とに囲まれた平面視矩形状の領域が画素領域（画素１９）である。
画素１９には、ＩＴＯ（インジウム錫酸化物）等の透明導電材料からなる平面視略矩形状の画素電極９と、アルミニウム等の反射性を有する金属からなる反射電極９０と、画素電極９と保持容量７０を介して接続されたＴＦＴ６０と、が形成されている。
【００３８】
ＴＦＴ６０は、アモルファスシリコン（ａ−Ｓｉ）からなる半導体層３３と、半導体層３３の下層側（基板Ｐ側）に設けられたゲート電極１８ａ、１８ｂと、半導体層３３の上層側に設けられたソース電極３４と、ドレイン電極３５と、接続電極３６と、を備えている。
ゲート電極１８ａ、１８ｂは、走査線１８の一部を画素電極９側に分岐して形成されている。ゲート電極１８ａ、１８ｂと重なるように半導体層３３が形成されている。ソース電極３４は、データ線１６の一部を走査線１８に沿う方向に分岐して形成されており、半導体層３３（ソース領域）と接続されている。ドレイン電極３５は一方の端部を半導体層３３（ドレイン領域）に接続され、他方の端部を容量電極７０ａに接続されている。ゲート電極１８ａ、１８ｂ間に形成された矩形状の接続電極３６は、各々のゲート電極１８ａ、１８ｂに対応して形成されたトランジスタ同士を接続している。
上記構成の画素１９において、走査線１８から入力される選択信号によりＴＦＴ６０が所定期間だけオン状態とされることで、データ線１６から供給される画像信号が保持容量７０を介して画素電極９に書き込まれる。
【００３９】
保持容量７０は、画素領域内に形成された平面視略Ｌ形の容量電極７０ａ、７０ｂと、これらの間に形成された絶縁膜（ゲート絶縁膜）とにより構成された容量素子である。容量電極７０ａはＴＦＴ６０のドレイン電極３５と接続されるとともに、コンタクトホールＨ５を介して画素電極９と接続されている。容量電極７０ｂは走査線１８と平行に延びる容量線１７と接続されている。
【００４０】
図６に示す断面構造を見ると、基板Ｐ上にゲート電極１８ａ、１８ｂと、容量電極７０ｂとが形成されている。ゲート電極１８ａ、１８ｂ及び容量電極７０ｂを覆ってゲート絶縁膜４３が形成されている。ゲート電極１８ａ、１８ｂ上に位置するゲート絶縁膜４３上に半導体層３３が形成されており、半導体層３３上の一部領域を含むゲート絶縁膜４３上に、ソース電極３４、ドレイン電極３５、接続電極３６、及び容量電極７０ａが形成されている。上記の構成要素により形成されたＴＦＴ６０及び保持容量７０を覆って、パッシベーション膜４４が形成されている。パッシベーション膜４４上には平坦化膜４５が形成され、平坦化膜４５上に反射電極９０及び画素電極９が形成されている。画素電極９は、平坦化膜４５とパッシベーション膜４４とを貫通して容量電極７０ａに達するコンタクトホールＨ５を介して容量電極７０ａと接続されている。
【００４１】
図４に示した保護回路７１と、図６の画素１９の構成とを比較すると、保護回路７１のゲート電極１７４ａ、１７４ｂは、ＴＦＴ６０のゲート電極１８ａ、１８ｂと同層に位置している。また、保護回路７１のソース電極１７２ａ、１７２ｂ、ドレイン電極１７３ａ、１７３ｂ、及び容量電極１７７ａ、１７７ｂは、ＴＦＴ６０のソース電極３４（データ線１６）、ドレイン電極３５、容量電極７０ａと同層に位置している。さらに、保護回路７１の遮光層１７５ａ、１７５ｂは、画素１９の反射電極９０と同層に位置しており、保護回路７１の透明電極１７６ａ、１７６ｂは、画素１９の画素電極９と同層に位置している。
したがって、本実施形態の保護回路７１は、アクティブマトリクス基板１０の製造工程において、画素形成領域１１０の画素１９と同工程で同時に形成することができる。
【００４２】
以上に説明した本実施形態のアクティブマトリクス基板１０では、ＴＦＴ６０とシールド配線９０との間に接続された保護回路７１を構成する第１のダイオード７１ａ及び第２のダイオード７１ｂに、半導体層１７１ａ、１７１ｂのチャネル領域を平面視で覆う遮光層１７５ａ、１７５ｂが形成されている。これにより、アクティブマトリクス基板１０単体で保護回路７１への光入射を防止することができ、入射光による漏れ電流が抑制され、消費電力が小さく、表示品質の高い電気光学装置を構成できるものとなる。
【００４３】
本実施形態のアクティブマトリクス基板１０は、特に、アクティブマトリクス基板１０と貼り合わされる対向基板にブラックマトリクスが形成されない電気光学装置（有機ＥＬ装置や電気泳動表示装置など）に好適に用いることができる。また、ブラックマトリクスが形成された対向基板と組み合わせる場合においても、保護回路７１〜７８に対してブラックマトリクスを位置合わせする必要がないため基板の位置ずれによる遮光不良が生じることはない。さらに保護回路７１〜７８を構成するトランジスタのチャネル領域と遮光層とが近接して配置されているため、保護回路７１〜７８に対して斜め方向（基板主面の法線と０°を超えて９０°未満の角度を成す方向）から入射する光も確実に遮断することができる。
【００４４】
また本実施形態の場合、ＴＦＴ６０の反射電極９０と同層に形成される遮光層１７５ａ（１７５ｂ）は、半導体層１７１ａ（１７１ｂ）上の平坦化膜４５上に選択的に形成されており、コンタクトホールＨ３、Ｈ４内には形成されていない。このような構成とすることで、第１のダイオード７１ａ及び第２のダイオード７１ｂにおけるソース・ゲート間の接続をより簡便に行うことができる。
つまり、遮光層１７５ａ（１７５ｂ）を構成するアルミニウムや銀などの光反射性の金属膜は配線層間の接続には不適なものであるため、これらの金属からなる遮光層１７５ａ（１７５ｂ）をソース電極１７２ａ（１７２ｂ）、ゲート電極１７４ａ（１７４ｂ）と接続させる場合には、アルミニウムや銀などからなる金属膜の表面をモリブデンやタングステン、窒化チタンなどにより覆う必要がある。
これに対して本実施形態では、遮光層１７５ａ（１７５ｂ）を半導体層１７１ａ（１７１ｂ）上に選択的に形成し、遮光層１７５ａ（１７５ｂ）上に積層した透明電極１７６ａ（１７６ｂ）によってソース電極１７２ａ（１７２ｂ）とゲート電極１７４ａ（１７４ｂ）とを接続している。したがって、遮光層１７５ａ（１７５ｂ）を構成する光反射性の金属膜にモリブデン等からなる層を被覆する必要が無く、簡便な工程で製造することができる。
【００４５】
また、遮光層１７５ａ（１７５ｂ）は、平坦化膜４５を介して半導体層１７１ａ（１７１ｂ）から離間された位置に形成されている。本実施形態の場合、遮光層１７５ａ（１７５ｂ）は、その電位が不定（浮遊電位）とならないように、透明電極１７６ａ（１７６ｂ）を介してソース電極１７１ａ（１７１ｂ）及びゲート電極１７４ａ（１７４ｂ）と接続されている。そのため、動作時にシールド配線９０から電圧が印加されたときに、半導体層１７１ａ（１７１ｂ）と重なる位置において遮光層１７５ａ（１７５ｂ）がＴＦＴのゲート電極として機能する。
しかし、この遮光層１７５ａ（１７５ｂ）を介して入力されるゲート電圧は、第１のダイオード７１ａ及び第２のダイオード７１ｂのしきい値電圧を低下させるため、保護回路７１の動作上好ましいものではない。そこで本実施形態では、画素１９と同様の平坦化膜４５を半導体層１７１ａ（１７１ｂ）上に形成し、その上に遮光層１７５ａ（１７５ｂ）を形成することで、遮光層１７５ａ（１７５ｂ）からのゲート電圧の入力を低減している。
【００４６】
また本実施形態の場合、第１のダイオード７１ａ及び第２のダイオード７１ｂは、半導体層１７１ａ、１７１ｂと基板Ｐとの間にゲート電極１７４ａ、１７４ｂが形成された逆スタガ構造であるため、基板Ｐ側から第１のダイオード７１ａ及び第２のダイオード７１ｂに入射する光についても、ゲート電極１７４ａ、１７４ｂにより遮断することができる。
なお、第１のダイオード７１ａ及び第２のダイオード７１ｂがスタガ型構造である場合等には、半導体層１７１ａ、１７１ｂと基板Ｐとの間の配線層に別途遮光層を設ければよい。
【００４７】
また本実施形態の保護回路７１は、第１のダイオード７１ａと第２のダイオード７１ｂとを互いに逆向きに接続したものとなっており、さらに容量電極１７７ａ（１７７ｂ）とゲート電極１７４ａ（１７４ｂ）とを電極とする容量素子Ｃ１（Ｃ２）が接続されたものとなっている。
通常、ＴＦＴのソース・ゲート間を短絡したダイオードは、ソースとゲートとを接続しなければ保護回路として動作しないが、図５及び図６に示す保護回路７１では、透明電極１７６ａ、１７６ｂを設けない状態であっても、容量素子Ｃ１とＴＦＴの寄生容量との容量比により第１のダイオード７１ａが動作可能であり、容量素子Ｃ２とＴＦＴの寄生容量との容量比により第２のダイオード７１ｂが動作可能である。
【００４８】
すなわち、保護回路７１と画素１９とを同一工程で同時に形成する場合に、保護回路７１の第１のダイオード７１ａ及び第２のダイオード７１ｂは、ソース電極１７２ａ（１７２ｂ）、ドレイン電極１７３ａ（１７３ｂ）、及び容量電極１７７ａ（１７７ｂ）までの配線層が形成されていれば、透明電極１７６ａ（１７６ｂ）によってソース・ゲート間が接続されていなくても、上記した容量比に基づいて保護回路として動作させることができる。したがって、画素形成領域１１０にＴＦＴ６０が形成された時点から保護回路７１を動作させることができ、効果的にＴＦＴ６０を保護することができる。
【００４９】
（電気光学装置）
次に、本発明に係る電気光学装置の複数の構成について、図７を参照しつつ説明する。
【００５０】
＜電気泳動表示装置＞
図７（ａ）は、本発明の電気光学装置の一例である電気泳動表示装置を示す断面図である。
電気泳動表示装置２００は、上記実施形態のアクティブマトリクス基板１０と、対向基板２０との間に、電気泳動素子２５を挟持してなる構成を備えている。
対向基板２０は、ガラスやプラスチックからなる透明基板２１と、透明基板２１上に形成されたＩＴＯ等の透明導電膜からなる共通電極２２とを備えている。電気泳動素子２５は、共通電極２２上に平面的に配列された複数のマイクロカプセル８０と、マイクロカプセル８０を共通電極２２上に固着させるバインダー３０とを有する。マイクロカプセル８０は、球状の壁膜の内部に、例えば白色粒子と黒色粒子と分散媒とを封入した構成である。そして、電気泳動素子２５と、アクティブマトリクス基板１０とは、接着剤層３１を介して接着されている。
【００５１】
なお、電気泳動素子２５は、あらかじめ対向基板２０側に形成され、接着剤層３１までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層３１の表面に保護用の剥離シートが貼り付けられた状態で取り扱われる。そして、別途製造されたアクティブマトリクス基板１０に対して、剥離シートを剥がした当該電気泳動シートを貼り付けることによって、表示部を形成する。このため、接着剤層３１は画素電極９側のみに存在することになる。
【００５２】
上記構成を備えた電気泳動表示装置２００では、その素子基板に先の実施形態のアクティブマトリクス基板１０が用いられているので、対向基板２０側から保護回路７１〜７８に光が入射するのを防止でき、入射光による漏れ電流が抑制され、消費電力が小さく、表示品質の高い電気泳動表示装置となる。
【００５３】
特に本実施形態のように対向基板２０と電気泳動素子２５と接着剤層３１とが電気泳動シートとして取り扱われる場合には、通常は対向基板２０上にはブラックマトリクスが形成されない。本発明に係るアクティブマトリクス基板１０は、保護回路７１〜７８の遮光構造が基板Ｐ上に形成されているため、このような対向基板２０との組み合わせて用いるのに好適である。
【００５４】
＜有機ＥＬ（エレクトロルミネッセンス）装置＞
図７（ｂ）は、本発明の電気光学装置の一例である有機ＥＬ装置を示す断面図である。
有機ＥＬ装置３００は、上記実施形態のアクティブマトリクス基板１０上に、画素電極９毎に領域を区画する隔壁４６と、隔壁４６に囲まれた画素電極９上の領域に形成された有機機能層４７と、有機機能層４７及び隔壁４６を覆って形成された共通電極４８と、接着剤層４９と、封止基板５０と、を備えている。
【００５５】
隔壁４６は無機絶縁膜又は有機絶縁膜、あるいはこれらを積層した絶縁膜からなり、画素電極９上に形成される有機機能層４７同士を区画する機能を奏する。有機絶縁膜としては、例えば光硬化性のアクリル樹脂やポリイミド樹脂等を用いることができ、無機絶縁膜としてはシリコン酸化物、シリコン窒化物等を用いることができる。
【００５６】
有機機能層４７は、少なくとも有機発光層を含んでおり、典型的には、画素電極９側から順に、正孔注入層と、有機発光層とを積層した構成である。正孔注入層には、例えばＰＥＤＯＴ／ＰＳＳなどの導電性高分子材料を用いることができる。有機発光層は、その形成材料の違いにより、それぞれ赤色光、緑色光、青色光を射出可能に構成され、赤、緑、青の３色の光によりフルカラー表示の１画素が構成される。
正孔注入層と有機発光層との間にさらに正孔輸送層を形成してもよい。
【００５７】
共通電極４８は、複数の有機機能層４７上にわたって形成されており、例えば陰極層と共振層とを積層した構成である。
陰極層は仕事関数の低い（例えば５ｅＶ以下）材料を用いて形成され、例えばカルシウムやマグネシウム、ナトリウム、ストロンチウム、バリウム、リチウム、あるいはこれらの化合物であるフッ化カルシウム等の金属フッ化物や酸化リチウム等の金属酸化物、アセチルアセトナトカルシウム等の有機金属錯体等を用いることができる。
共振層は金属材料からなる層であり、例えばマグネシウム銀の共蒸着膜を用いることができる。マグネシウムと銀との共蒸着比率は例えば体積比で１０：１である。共振層は、有機機能層４７から発せられた光の一部を反射し一部を透過する半透過膜である。共振層は、アクティブマトリクス基板１０上に形成された反射電極９０（図５参照）との間で光を共振させる光共振構造を構成し、反射電極９０と共振層との間の光学的距離に対応した共振条件を満たす光のみが増幅されて取り出される。
【００５８】
接着剤層４９は、例えばエポキシ樹脂等の透明樹脂からなり、ガラスやプラスチックからなる透明基板である封止基板５０をアクティブマトリクス基板１０に固着させるとともに、有機機能層４７への水分等の侵入を防止する機能を奏する。なお、共通電極４８と接着剤層４９との間に、シリコン酸化物やシリコン窒化物、シリコン酸化窒化物からなる無機絶縁膜を形成してもよい。
【００５９】
上記構成を備えた有機ＥＬ装置３００によれば、その素子基板に先の実施形態のアクティブマトリクス基板１０が用いられているので、封止基板５０側から保護回路７１〜７８に光が入射するのを防止でき、入射光による漏れ電流が抑制され、消費電力が小さく、表示品質の高い有機ＥＬ装置となる。
封止基板５０には通常ブラックマトリクスが形成されないため、保護回路７１〜７８の遮光構造が基板Ｐ上に形成されている本発明に係るアクティブマトリクス基板１０が好適に用いられる。
【００６０】
＜液晶装置＞
図７（ｃ）は、本発明の電気光学装置の一例である液晶装置を示す断面図である。
液晶装置４００は、上記実施形態のアクティブマトリクス基板１０と、対向基板４０との間に、液晶層５５を挟持した構成を備えている。
対向基板４０は、ガラスやプラスチック等からなる透明基板５１と、透明基板５１の液晶層５５側に順に形成された共通電極５２及び配向膜５３とを有する。また、アクティブマトリクス基板１０の画素電極９上にも配向膜５４が形成されている。
【００６１】
液晶装置の構成としては、公知のアクティブマトリクス型液晶装置の任意の構成が適用できる。例えば、液晶の配向形態としてはＴＮ型、ＶＡＮ型、ＳＴＮ型、強誘電型、反強誘電型等の種々の公知の形態が採用できる。また、アクティブマトリクス基板１０及び対向基板４０のいずれかにカラーフィルタを配置してカラー表示を行なわせてもよい。さらに、アクティブマトリクス基板１０上に反射膜を形成して反射型の液晶装置を構成してもよく、この反射膜に開口部やスリット等の透光部を形成して、半透過反射型の液晶装置を構成してもよい。
【００６２】
上記構成を備えた液晶装置４００によれば、その素子基板に先の実施形態のアクティブマトリクス基板１０が用いられているので、対向基板４０側から保護回路７１〜７８に光が入射するのを防止でき、入射光による漏れ電流が抑制され、消費電力が小さく、表示品質の高い液晶装置となる。
【００６３】
（電子機器）
次に、上記実施形態の電気光学装置（電気泳動表示装置２００、有機ＥＬ装置３００、液晶装置４００）を、電子機器に適用した場合について説明する。
図８は、腕時計１０００の正面図である。腕時計１０００は、時計ケース１００２と、時計ケース１００２に連結された一対のバンド１００３とを備えている。
時計ケース１００２の正面には、上記各実施形態の電気光学装置からなる表示部１００５と、秒針１０２１と、分針１０２２と、時針１０２３とが設けられている。時計ケース１００２の側面には、操作子としての竜頭１０１０と操作ボタン１０１１とが設けられている。竜頭１０１０は、ケース内部に設けられる巻真（図示は省略）に連結されており、巻真と一体となって多段階（例えば２段階）で押し引き自在、かつ、回転自在に設けられている。表示部１００５では、背景となる画像、日付や時間などの文字列、あるいは秒針、分針、時針などを表示することができる。
【００６４】
図９は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気光学装置を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。
【００６５】
図１０は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【００６６】
以上の腕時計１０００、電子ペーパー１１００、及び電子ノート１２００によれば、本発明に係る電気光学装置が採用されているので、動作信頼性に優れ、表示品質の高い表示部を備えた電子機器となる。
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気光学装置は好適に用いることができる。
【符号の説明】
【００６７】
９  画素電極、１０  アクティブマトリクス基板、１６  データ線、１７  容量線、１８  走査線、１８ａ、１８ｂ  ゲート電極、１９  画素、３３  半導体層、３４  ソース電極、３５  ドレイン電極、３６  接続電極、４３  ゲート絶縁膜、４４  パッシベーション膜（無機絶縁膜）、４５  平坦化膜（有機絶縁膜）、６０  ＴＦＴ、７０  保持容量、７０ａ，７０ｂ，１７７ａ，１７７ｂ  容量電極、７１〜７８  保護回路、７１ａ  第１のダイオード、７１ｂ  第２のダイオード、８２〜８５  共通配線、９０  シールド配線、２００  電気泳動表示装置、３００  有機ＥＬ装置、４００  液晶装置
【図１】
0005407638.tif 000002
【図２】
0005407638.tif 000003
【図３】
0005407638.tif 000004
【図４】
0005407638.tif 000005
【図５】
0005407638.tif 000006
【図６】
0005407638.tif 000007
【図７】
0005407638.tif 000008
【図８】
0005407638.tif 000009
【図９】
0005407638.tif 000010
【図１０】
0005407638.tif 000011