(57)【特許請求の範囲】
【請求項１】
複数の画素部をマトリクス状に配置した有機ＥＬ表示装置であって、
前記複数の画素部の各々は、
第１電極と第２電極とを有する発光素子と、
電圧を保持するためのコンデンサと、
ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記コンデンサの第２電極に接続され、前記コンデンサに保持された電圧に応じた駆動電流を前記発光素子に流すことにより前記発光素子を発光させる駆動トランジスタであって、所定のバイアス電圧が供給されることにより前記駆動トランジスタを非導通とするバックゲート電極を備えた駆動トランジスタと、
前記発光素子を介して、前記駆動トランジスタのソース電極に電気的に接続された第１電源線と、
前記駆動トランジスタのドレイン電極に電気的に接続された第２電源線と、
前記第１電源線とは異なる電源線であって前記コンデンサの第２電極に所定の基準電圧を設定する第３電源線と、
信号電圧を供給するためのデータ線と、
一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第１電極に接続され、前記データ線と前記コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、
一方の端子が前記コンデンサの第２電極に接続され、他方の端子が前記第３電源線に接続され、前記コンデンサの第２電極と前記第３電源線との導通及び非導通を切り換える第２スイッチング素子と、
前記バックゲート電極に印加される前記所定のバイアス電圧を供給するバイアス線とを備え、
前記有機ＥＬ表示装置は、さらに、
前記第１スイッチング素子の制御、前記第２スイッチング素子の制御、及び前記バックゲート電極への前記バイアス電圧の供給制御を実行する駆動回路を備え、
前記所定のバイアス電圧は、前記駆動トランジスタの閾値電圧の絶対値を前記駆動トランジスタのゲート電極及びソース電極間の電位差よりも大きくするための電圧であり、
前記駆動回路は、
前記所定のバイアス電圧を前記バックゲート電極に印加することにより、前記駆動トランジスタの閾値電圧を前記ゲート電極及びソース電極間の電位差よりも大きくして前記駆動トランジスタを非導通とし、
前記所定のバイアス電圧を印加している期間内に前記第１スイッチング素子及び前記第２スイッチング素子を導通させて、前記駆動トランジスタを非導通とした状態で、前記コンデンサの第２電極に前記所定の基準電圧を設定しつつ前記コンデンサの第１電極に前記信号電圧を供給する、
有機ＥＬ表示装置。
【請求項２】
前記有機ＥＬ表示装置は、さらに、
マトリクス状に配置された前記複数の画素部を含む表示部の外周に配置され、所定の固定電位を前記表示部に供給する基幹電源線を含み、
前記第２電源線は、
マトリクス状に配置された複数の画素部の各行および各列に対応して、前記基幹電源線から分岐して網目状に設けられている、
請求項１に記載の有機ＥＬ表示装置。
【請求項３】
前記駆動トランジスタの閾値電圧を前記ゲート電極及びソース電極間の電位差よりも大きくするための前記所定のバイアス電圧とは、
各画素部に含まれる前記発光素子を最大階調で発光させるために必要な所定の信号電圧が前記駆動トランジスタのゲート電極に印加されたときに、前記駆動トランジスタの閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくするように設定された電圧である、
請求項１又は請求項２に記載の有機ＥＬ表示装置。
【請求項４】
前記有機ＥＬ表示装置は、さらに、
前記第１スイッチング素子の導通及び非導通を制御する信号を供給する第１走査線と、
前記第２スイッチング素子の導通及び非導通を制御する信号を供給する第２走査線と、を備える、
請求項１乃至請求項３のいずれか１項に記載の有機ＥＬ表示装置。
【請求項５】
前記第３電源線及び前記バイアス線は、マトリクス状に配置された複数の画素部の各行に対応して配置され、
一の行に対応して配置された第３電源線と、前記一の行の前の行に対応して配置されたバイアス線とは共用されている、
請求項１乃至請求項４のいずれか１項に記載の有機ＥＬ表示装置。
【請求項６】
前記駆動回路は、
前記一の行の前の行に配置された各画素部に含まれる前記駆動トランジスタを、前記第３電源線と共用の前記バイアス線を介して前記所定の基準電圧を供給して導通状態としつつ、前記一の行に配置された各画素部に含まれるコンデンサの第２電極に、前記バイアス線と共用の前記第３電源線を介して前記所定の基準電圧を設定する、
請求項５に記載の有機ＥＬ表示装置。
【請求項７】
前記駆動回路は、
前記一の行の前の行に配置された各画素部に含まれる前記駆動トランジスタを、前記第３電源線と共用の前記バイアス線を介して前記所定のバイアス電圧を供給して非導通状態としつつ、前記第２スイッチング素子を非導通として、前記一の行に配置された各画素部に含まれるコンデンサの第２電極に、前記バイアス線と共用の前記第３電源線を介して前記所定のバイアス電圧を書き込まない、
請求項６に記載の有機ＥＬ表示装置。
【請求項８】
前記第１走査線と前記第２走査線とを共通の制御線とする、
請求項４に記載の有機ＥＬ表示装置。
【請求項９】
前記第１スイッチング素子と前記駆動トランジスタとを互いに逆の極性のトランジスタで構成し、
前記バックゲート電極に前記所定のバイアス電圧を供給している期間と、前記コンデンサの第１電極に前記信号電圧を供給している期間とを同じとし、
前記第１走査線と前記バイアス線とを共通の制御線とする、
請求項４に記載の有機ＥＬ表示装置。
【請求項１０】
前記駆動トランジスタはＮ型トランジスタである、
請求項１乃至請求項９のいずれか１項に記載の有機ＥＬ表示装置。
【請求項１１】
前記第３電源線から供給される前記所定の基準電圧は前記第１電源線の電位以下とする、
請求項１０に記載の有機ＥＬ表示装置。
【請求項１２】
前記駆動回路は、
前記コンデンサの第１電極に前記信号電圧を供給した後、前記第１スイッチング素子を非導通とし、
前記所定のバイアス電圧よりも大きな電位を前記バックゲート電極に供給して前記駆動トランジスタの閾値電圧を前記ゲート電極及び前記ソース電極の間の電位差よりも小さくすることで前記駆動トランジスタを導通状態とし、
前記コンデンサに保持されている電圧に対応する駆動電流を前記発光素子に流して前記発光素子を発光させる、
請求項１０に記載の有機ＥＬ表示装置。
【請求項１３】
前記駆動トランジスタはＰ型トランジスタである、
請求項１乃至請求項９のいずれか１項に記載の有機ＥＬ表示装置。
【請求項１４】
前記第３電源線から供給される前記所定の基準電位は前記第１電源線の電位以上とする、
請求項１３に記載の有機ＥＬ表示装置。
【請求項１５】
前記駆動回路は、
前記コンデンサの第１電極に前記信号電圧を供給した後、前記第１スイッチング素子をオフし、
前記所定のバイアス電圧よりも小さな電位を前記バックゲート電極に供給して前記駆動トランジスタの閾値電圧を前記ゲート電極及び前記ソース電極の間の電位差よりも小さくすることで前記駆動トランジスタを導通状態とし、
前記コンデンサに保持されている電圧に対応する駆動電流を前記発光素子に流して前記発光素子を発光させる、
請求項１３に記載の有機ＥＬ表示装置。
【請求項１６】
第１電極と第２電極とを有する発光素子と、
電圧を保持するためのコンデンサと、
ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記コンデンサの第２電極に接続され、前記コンデンサに保持された電圧に応じた駆動電流を前記発光素子に流すことにより前記発光素子を発光させる駆動トランジスタであって、所定のバイアス電圧が供給され、前記所定のバイアス電圧に応じて前記駆動トランジスタを非導通とするバックゲート電極を備えた駆動トランジスタと、
前記発光素子を介して、前記駆動トランジスタのソース電極に電気的に接続された第１電源線と、
前記駆動トランジスタのドレイン電極に電気的に接続された第２電源線と、
前記第１電源線とは異なる電源線であって前記コンデンサの第２電極に所定の基準電圧を設定する第３電源線と、
信号電圧を供給するためのデータ線と、
一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第１電極に接続され、前記データ線と前記コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、
前記コンデンサの第２電極と前記第３電源線との間に設けられ前記コンデンサの第２電極と前記第３電源線との導通及び非導通を切り換える第２スイッチング素子と、
前記バックゲート電極に印加される前記所定のバイアス電圧を供給するバイアス線と、を備える有機ＥＬ表示装置の制御方法であって、
前記所定のバイアス電圧は、前記駆動トランジスタの閾値電圧を前記駆動トランジスタのゲート電極及びソース電極間の電位差よりも大きくするための電圧であり、
前記所定のバイアス電圧を前記バックゲート電極に印加することにより、前記駆動トランジスタの閾値電圧を前記ゲート電極及びソース電極間の電位差よりも大きくして前記駆動トランジスタを非導通とし、
前記所定のバイアス電圧を印加している期間内に前記第１スイッチング素子及び前記第２スイッチング素子をオンして、前記駆動電流を非導通とした状態で、前記コンデンサの第２電極に前記所定の基準電圧を設定し、前記信号電圧を前記コンデンサの第１電極に供給させる、
有機ＥＬ表示装置の制御方法。
【請求項１７】
複数の画素部をマトリクス状に配置した有機ＥＬ表示装置であって、
前記複数の画素部の各々は、
第１電極と第２電極とを有する発光素子と、
電圧を保持するためのコンデンサと、
ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記コンデンサの第２電極に接続され、前記コンデンサに保持された電圧に応じた駆動電流を前記発光素子に流すことにより前記発光素子を発光させる駆動トランジスタであって、所定のバイアス電圧が供給され、前記所定のバイアス電圧に応じて前記駆動トランジスタを非導通とするバックゲート電極を備えた駆動トランジスタと、
前記発光素子を介して、前記駆動トランジスタのソース電極に電気的に接続された第１電源線と、
前記駆動トランジスタのドレイン電極に電気的に接続された第２電源線と、
前記第１電源線とは異なる電源線であって前記コンデンサの第１電極に所定の基準電圧を設定する第３電源線と、
信号電圧を供給するためのデータ線と、
一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第２電極に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第１スイッチング素子と、
一方の端子が前記コンデンサの第１電極に接続され、他方の端子が前記第３電源線に接続され、前記コンデンサの第１電極と前記第３電源線との導通及び非導通を切り換える第２スイッチング素子と、
前記バックゲート電極に印加される前記所定のバイアス電圧を供給するバイアス線とを備え、
前記有機ＥＬ表示装置は、さらに、
前記第１スイッチング素子の制御、前記第２スイッチング素子の制御、及び前記バックゲート電極への前記バイアス電圧の供給制御を実行する駆動回路を備え、
前記所定のバイアス電圧は、前記駆動トランジスタの閾値電圧の絶対値を前記駆動トランジスタのゲート電極及びソース電極間の電位差よりも大きくするための電圧であり、
前記駆動回路は、
前記所定のバイアス電圧を前記バックゲート電極に印加することにより、前記駆動トランジスタの閾値電圧を前記ゲート電極及びソース電極間の電位差よりも大きくして前記駆動トランジスタを非導通とし、
前記所定のバイアス電圧を印加している期間内に前記第１スイッチング素子及び前記第２スイッチング素子を導通させて、前記駆動トランジスタを非導通とした状態で、前記コンデンサの第１電極に前記所定の基準電圧を設定しつつ前記コンデンサの第２電極に前記信号電圧を供給する、
有機ＥＬ表示装置。
【請求項１８】
前記有機ＥＬ表示装置は、さらに、
マトリクス状に配置された前記複数の画素部を含む表示部の外周に配置され、所定の固定電位を前記表示部に供給する基幹電源線を含み、
前記第２電源線は、
マトリクス状に配置された複数の画素部の各行および各列に対応して、前記基幹電源線から分岐して網目状に設けられている、
請求項１７に記載の有機ＥＬ表示装置。
【請求項１９】
前記駆動トランジスタの閾値電圧を前記ゲート電極及びソース電極間の電位差よりも大きくするための前記所定のバイアス電圧とは、
各画素部に含まれる前記発光素子を最大階調で発光させるために必要な所定の信号電圧が前記駆動トランジスタのゲート電極に印加されたときに、前記駆動トランジスタの閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくするように設定された電圧である、
請求項１７又は請求項１８に記載の有機ＥＬ表示装置。
【請求項２０】
前記有機ＥＬ表示装置は、さらに、
前記第１スイッチング素子の導通及び非導通を制御する信号を供給する第１走査線と、
前記第２スイッチング素子の導通及び非導通を制御する信号を供給する第２走査線と、を備える、
請求項１７乃至請求項１９のいずれか１項に記載の有機ＥＬ表示装置。
【請求項２１】
前記第３電源線及び前記バイアス線は、マトリクス状に配置された複数の画素部の各行に対応して配置され、
一の行に対応して配置された第３電源線と、前記一の行の前の行に対応して配置されたバイアス線とは共用されている、
請求項１７乃至請求項２０のいずれか1項に記載の有機ＥＬ表示装置。
【請求項２２】
前記駆動回路は、
前記一の行の前の行に配置された各画素部に含まれる前記駆動トランジスタを、前記第３電源線と共用の前記バイアス線を介して前記所定の基準電圧を供給して導通状態としつつ、前記一の行に配置された各画素部に含まれるコンデンサの第１電極に、前記バイアス線と共用の前記第３電源線を介して前記所定の基準電圧を設定する、
請求項２１に記載の有機ＥＬ表示装置。
【請求項２３】
前記駆動回路は、
前記一の行の前の行に配置された各画素部に含まれる前記駆動トランジスタを、前記第３電源線と共用の前記バイアス線を介して前記所定のバイアス電圧を供給して非導通状態としつつ、前記第２スイッチング素子を非導通として、前記一の行に配置された各画素部に含まれるコンデンサの第１電極に、前記バイアス線と共用の前記第３電源線を介して前記所定のバイアス電圧を書き込まない、
請求項２２に記載の有機ＥＬ表示装置。
【請求項２４】
前記第１走査線と前記第２走査線とを共通の制御線とする、
請求項２０に記載の有機ＥＬ表示装置。
【請求項２５】
前記第１スイッチング素子と前記駆動トランジスタとを互いに逆の極性のトランジスタで構成し、
前記バックゲート電極に前記所定のバイアス電圧を供給している期間と、前記コンデンサの第２電極に前記信号電圧を供給している期間とを同じとし、
前記第１走査線と前記バイアス線とを共通の制御線とする、
請求項２０に記載の有機ＥＬ表示装置。
【請求項２６】
前記駆動トランジスタはＮ型トランジスタである、
請求項１７乃至請求項２５のいずれか１項に記載の有機ＥＬ表示装置。
【請求項２７】
前記データ線から供給される前記信号電圧の最大値は前記第１電源線の電位以下とする、
請求項２６に記載の有機ＥＬ表示装置。
【請求項２８】
前記駆動回路は、
前記コンデンサの第２電極に前記信号電圧を供給した後、前記第１スイッチング素子を非導通とし、
前記所定のバイアス電圧よりも大きな電位を前記バックゲート電極に供給して前記駆動トランジスタの閾値電圧を前記ゲート電極及び前記ソース電極の間の電位差よりも小さくすることで前記駆動トランジスタを導通状態とし、
前記コンデンサに保持されている電圧に対応する駆動電流を前記発光素子に流して前記発光素子を発光させる、
請求項２６に記載の有機ＥＬ表示装置。
【請求項２９】
前記駆動トランジスタはＰ型トランジスタである、
請求項１７乃至請求項２５のいずれか１項に記載の有機ＥＬ表示装置。
【請求項３０】
前記データ線から供給される前記信号電圧の最小値は前記第１電源線の電位以上とする、
請求項２９に記載の有機ＥＬ表示装置。
【請求項３１】
前記駆動回路は、
前記コンデンサの第２電極に前記信号電圧を供給した後、前記第１スイッチング素子を非導通とし、
前記所定のバイアス電圧よりも小さな電位を前記バックゲート電極に供給して前記駆動トランジスタの閾値電圧を前記ゲート電極及び前記ソース電極の間の電位差よりも小さくすることで前記駆動トランジスタを導通状態とし、
前記コンデンサに保持されている電圧に対応する駆動電流を前記発光素子に流して前記発光素子を発光させる、
請求項２９に記載の有機ＥＬ表示装置。
【請求項３２】
第１電極と第２電極とを有する発光素子と、
電圧を保持するためのコンデンサと、
ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記コンデンサの第２電極に接続され、前記コンデンサに保持された電圧に応じた駆動電流を前記発光素子に流すことにより前記発光素子を発光させる駆動トランジスタであって、所定のバイアス電圧が供給され、前記所定のバイアス電圧に応じて前記駆動トランジスタを非導通とするバックゲート電極を備えた駆動トランジスタと、
前記発光素子を介して、前記駆動トランジスタのソース電極に電気的に接続された第１電源線と、
前記駆動トランジスタのドレイン電極に電気的に接続された第２電源線と、
前記第１電源線とは異なる電源線であって前記コンデンサの第１電極に所定の基準電圧を設定する第３電源線と、
信号電圧を供給するためのデータ線と、
一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第２電極に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第１スイッチング素子と、
前記コンデンサの第１電極と前記第３電源線との間に設けられ前記コンデンサの第１電極と前記第３電源線との導通及び非導通を切り換える第２スイッチング素子と、
前記バックゲート電極に印加される前記所定のバイアス電圧を供給するバイアス線と、を備える有機ＥＬ表示装置の制御方法であって、
前記所定のバイアス電圧は、前記駆動トランジスタの閾値電圧を前記駆動トランジスタのゲート電極及びソース電極間の電位差よりも大きくするための電位であり、
前記所定のバイアス電圧を前記バックゲート電極に印加することにより、前記駆動トランジスタの閾値電圧を前記ゲート電極及びソース電極間の電位差よりも大きくして前記駆動トランジスタを非導通とし、
前記所定のバイアス電圧を印加している期間内に前記第１スイッチング素子及び前記第２スイッチング素子をオンして、前記駆動トランジスタを非導通とした状態で、前記コンデンサの第１電極に前記所定の基準電圧を設定し、前記信号電圧を前記コンデンサの第２電極に供給させる、
有機ＥＬ表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いたアクティブマトリクス方式の有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ表示装置は、発光素子及びこの発光素子を駆動するための駆動素子を含む画素部をマトリクス状に配置した表示部を有し、表示部に含まれる各画素部に対応して複数の走査線及び複数のデータ線が配置されている。例えば、各画素部を２個のトランジスタ及び１個のコンデンサで構成し、駆動素子のソース電極に電気的に接続された高電位側の電源線を、走査線に平行な方向及び垂直な方向の両方に網目状に配置する場合、コンデンサの第１電極に駆動素子のゲート電極が接続され、コンデンサの第２電極に駆動素子のソース電極が接続される（例えば、特許文献１参照）。この場合、コンデンサの第１電極に信号電圧が供給され、ソース電極に接続されているコンデンサの第２電極の電位は高電位側の電源線の電位によって決定される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１０８２５２号公報
【特許文献２】特開２００９−２７１３２０号公報
【特許文献３】特開２００９−６９５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記従来の技術では以下のような問題が生じていた。
【０００５】
即ち、走査線に平行な各ラインのうち発光動作を行っているラインでは、第１電源線に電流が流れることにより電圧降下が生じて電位が変動する。このとき、発光動作を行っているラインに隣接するラインの各画素部に、映像信号に対応する信号電圧を書き込む場合、第１電源線は網目状に配置されているので、走査線に垂直な方向に沿って設けられた配線を介して、発光動作を行っているラインに配置された第１電源線の電圧降下の影響が、信号電圧の書き込み動作を行っているラインに配置された第１電源線に伝わる。言い換えると、走査線に垂直な方向に配置された第１電源線を介して、走査線に平行な方向に配置され発光動作を行っているラインに対応する第１電源線の電圧降下が、走査線に平行な方向に配置され信号電圧の書き込み動作を行っているラインに対応する第１電源線に伝播する。その結果、信号電圧の書き込み動作を行っているラインに対応し、走査線に平行な方向に配置された第１電源線の電位が変動する。
【０００６】
さらに、発光動作を行っているラインにおいて、表示部の中央に向かって電圧降下の影響が大きくなるため、信号電圧の書き込み動作を行っているラインに配置された各画素部に第１電源線から供給される電位にばらつきが生じる。
【０００７】
このように、第１電源線の電位が電圧降下により低下している場合にコンデンサの第１電極に信号電圧の書き込みを行うと、コンデンサの第２電極の電位が低下した状態でコンデンサの第１電極に信号電圧が供給されるので、コンデンサには所望の電圧値よりも小さな電圧が保持される。また、コンデンサに保持される電圧が各画素部間でばらつく。その結果、表示部から発光される輝度が低下するともに表示部に輝度ムラが発生し、表示部を所望の輝度で発光させることができないという問題が生じる。
【０００８】
また、信号電圧の書き込み期間中に、駆動素子が導通状態となって駆動素子の駆動電流が流れる場合がある。この場合、信号電圧の書き込み期間中に駆動電流が第１電源線を介して流れることにより第１電源線の電位が変動する。その結果、コンデンサには所望の電圧値よりも小さな電圧が保持される。
【０００９】
かかる問題を解決するために、第１電源線及び、第２電源線のいずれか一方、もしくは両方の電源線を走査線に平行なライン毎に走査し、発光素子の発光動作時と信号電圧の書き込み時とで駆動素子の導通、非導通状態を切り換えることで、コンデンサに所望の電圧値を書き込む方法がある（例えば、特許文献２参照）。この方法では、発光動作時には、発光素子に順バイアスが印加される向きに第１電源線及び第２電源線の電位を制御し、一方、信号電圧の供給期間には、発光素子に順バイアスが印加されないように第１電源線及び第２電源線の電位を制御する。これによって、信号電圧の供給期間内に第１電源線を介して発光素子に流れる駆動電流を防止できる。
【００１０】
しかしながら、この場合、第１電源線及び第２電源線の電位を変動させるための専用ドライバが別途必要となり、コスト高を招くという問題がある。
【００１１】
一方、第１電源線及び第２電源線と発光素子との間に別途スイッチ用のトランジスタを設け、信号電圧の供給期間内にこのトランジスタをオフすることで信号電圧の供給期間内の駆動電流を防止する方法もある（例えば、特許文献３参照）。しかしながら、この方法では、別途スイッチ用のトランジスタを設ける分だけ画素部を構成する素子の点数及びトランジスタを制御する為の配線が増加し、製造工程において歩留まりが低下するとともに電源部から供給する電源電圧が大きくなり消費電力の増加を招くという問題がある。
【００１２】
本発明は、上記課題に鑑みてなされたものであって、表示部に含まれる各画素部の構成を簡素化しつつ表示部を所望の輝度で発光させることができる有機ＥＬ表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の一態様に係る有機ＥＬ表示装置は、複数の画素部をマトリクス状に配置した有機ＥＬ表示装置であって、前記複数の画素部の各々は、第１電極と第２電極とを有する発光素子と、電圧を保持するためのコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記コンデンサの第２電極に接続され、前記コンデンサに保持された電圧に応じた駆動電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子であって、所定のバイアス電圧が供給されることにより前記駆動素子を非導通とするバックゲート電極を備えた駆動素子と、前記発光素子を介して、前記駆動素子のソース電極に電気的に接続された第１電源線と、前記駆動素子のドレイン電極に電気的に接続された第２電源線と、前記第１電源線とは異なる電源線であって前記コンデンサの第２電極に所定の基準電圧を設定する第３電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第１電極に接続され、前記データ線と前記コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、一方の端子が前記コンデンサの第２電極に接続され、他方の端子が前記第３電源線に接続され、前記コンデンサの第２電極と前記第３電源線との導通及び非導通を切り換える第２スイッチング素子と、前記バックゲート電極に印加される前記所定のバイアス電圧を供給するバイアス線とを備え、前記有機ＥＬ表示装置は、さらに、前記第１スイッチング素子の制御、前記第２スイッチング素子の制御、及び前記バックゲート電極への前記バイアス電圧の供給制御を実行する駆動回路を備え、前記所定のバイアス電圧は、前記駆動素子の閾値電圧の絶対値を前記駆動素子のゲート電極及びソース電極間の電位差よりも大きくするための電圧であり、前記駆動回路は、前記所定のバイアス電圧を前記バックゲート電極に印加することにより、前記駆動素子の閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくして前記駆動素子を非導通とし、前記所定のバイアス電圧を印加している期間内に前記第１スイッチング素子及び前記第２スイッチング素子を導通させて、前記駆動素子を非導通とした状態で、前記コンデンサの第２電極に前記所定の基準電圧を設定しつつ前記コンデンサの第１電極に前記信号電圧を供給する。
【発明の効果】
【００１４】
上述のように、前記コンデンサの第２電極を前記駆動素子のソース電極に電気的に接続された前記第１電源線に接続した場合、前記コンデンサの第２電極の電位が前記第１電源線の電圧降下の影響を受ける。その結果、前記信号電圧の供給時に前記コンデンサに保持される電圧も変動する。
【００１５】
そこで、本態様では、前記第１電源線とは異なる電源線であって前記コンデンサの第２電極に所定の基準電圧を設定する第３電源線を設けた。そして、前記コンデンサの固定電位側である第２電極を前記第３電源線に接続した。これにより、前記信号電圧の書き込み期間中、前記コンデンサの第２電極には前記第３電源線が接続されるので、コンデンサの第２電極の電位に対する前記第１電源線の電圧降下の影響を防ぐことができ、前記コンデンサに保持される電圧の変動を防止できる。
【００１６】
その上で、本態様では、前記バックゲート電極を用いて前記駆動素子の駆動電流を停止し、前記駆動電流を停止させた状態で、前記コンデンサの第２電極に前記所定の基準電圧を設定し、前記信号電圧を前記コンデンサの第１電極に供給する。これにより、前記駆動電流を停止させた状態で、前記コンデンサの第２電極に前記所定の基準電圧を設定しつつ前記信号電圧を前記コンデンサの第１電極に供給するので、前記信号電圧の供給期間中に前記駆動電流が流れることによる前記コンデンサの第２電極の電位の変動を防止できる。その結果、前記コンデンサに所望の電圧を保持させることができ、前記表示部に含まれる各画素部を所望の輝度で発光させることができる。
【００１７】
ここで、本態様では、前記バックゲート電極を、前記駆動素子の導通及び非導通を切り換えるためのスイッチとして用いている。前記所定のバイアス電圧は前記駆動素子のゲート電極及びソース電極間の電位差よりも前記駆動素子の閾値電圧を大きくするための電圧である。前記バイアス電圧の供給制御により、前記駆動素子の導通及び非導通の切り換えを制御することで、前記バックゲート電極をスイッチ素子として用いることができるので、前記信号電圧の書き込み期間中に前記駆動電流を遮断するためのスイッチ素子を別途設ける必要がなくなる。その結果、各画素部の回路構成を簡素化でき、製造コストを削減することができる。
【００１８】
つまり、本発明によれば、表示部に含まれる各画素部の構成を簡素化しつつ表示部を所望の輝度で発光させることができる有機ＥＬ表示装置を実現する。
【図面の簡単な説明】
【００１９】
【図１】図１は、実施の形態１に係る有機ＥＬ表示装置の構成を示すブロック図である。
【図２】図２は、発光画素の詳細な回路構成を示す回路図である。
【図３】図３は、駆動トランジスタのＶｇｓ−Ｉｄ特性の一例を示すグラフである。
【図４Ａ】図４Ａは、最大階調での発光時の発光画素の状態を模式的に示す図である。
【図４Ｂ】図４Ｂは、信号電圧書き込み時の発光画素の状態を模式的に示す図である。
【図５】図５は、有機ＥＬ表示装置の動作を示すタイミングチャートである。
【図６】図６は、実施の形態１の変形例に係る有機ＥＬ表示装置の構成を示すブロック図である。
【図７】図７は、発光画素の詳細な回路構成を示す回路図である。
【図８】図８は、有機ＥＬ表示装置の動作を示すタイミングチャートである。
【図９】図９は、実施の形態２に係る有機ＥＬ表示装置の構成を示すブロック図である。
【図１０】図１０は、発光画素の詳細な回路構成を示す回路図である。
【図１１】図１１は、駆動トランジスタのＶｇｓ−Ｉｄ特性の他の一例を示すグラフである。
【図１２Ａ】図１２Ａは、最大階調での発光時の発光画素の状態を模式的に示す図である。
【図１２Ｂ】図１２Ｂは、信号電圧書き込み時の発光画素の状態を模式的に示す図である。
【図１３】図１３は、実施の形態２に係る有機ＥＬ表示装置の動作を示すタイミングチャートである。
【図１４】図１４は、実施の形態２の変形例に係る有機ＥＬ表示装置の動作を示すタイミングチャートである。
【図１５】図１５は、実施の形態３に係る有機ＥＬ表示装置が有する発光画素の詳細な回路構成を示す回路図である。
【図１６Ａ】図１６Ａは、最大階調での発光時の発光画素の状態を模式的に示す図である。
【図１６Ｂ】図１６Ｂは、信号電圧書き込み時の発光画素の状態を模式的に示す図である。
【図１７】図１７は、実施の形態３の変形例に係る有機ＥＬ表示装置が有する発光画素の詳細な構成を示す回路図である。
【図１８Ａ】図１８Ａは、最大階調での発光時の発光画素の状態を模式的に示す図である。
【図１８Ｂ】図１８Ｂは、信号電圧書き込み時の発光画素の状態を模式的に示す図である。
【図１９Ａ】図１９Ａは、駆動トランジスタをＰ型トランジスタとした場合の、発光画素の回路構成の一例を示す図である。
【図１９Ｂ】図１９Ｂは、駆動トランジスタをＰ型トランジスタとした場合の、発光画素の回路構成の他の一例を示す図である。
【図２０】図２０は、本発明の有機ＥＬ表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００２０】
請求項１記載の態様の有機ＥＬ表示装置は、複数の画素部をマトリクス状に配置した有機ＥＬ表示装置であって、前記複数の画素部の各々は、第１電極と第２電極とを有する発光素子と、電圧を保持するためのコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記コンデンサの第２電極に接続され、前記コンデンサに保持された電圧に応じた駆動電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子であって、所定のバイアス電圧が供給されることにより前記駆動素子を非導通とするバックゲート電極を備えた駆動素子と、前記発光素子を介して、前記駆動素子のソース電極に電気的に接続された第１電源線と、前記駆動素子のドレイン電極に電気的に接続された第２電源線と、前記第１電源線とは異なる電源線であって前記コンデンサの第２電極に所定の基準電圧を設定する第３電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第１電極に接続され、前記データ線と前記コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、一方の端子が前記コンデンサの第２電極に接続され、他方の端子が前記第３電源線に接続され、前記コンデンサの第２電極と前記第３電源線との導通及び非導通を切り換える第２スイッチング素子と、前記バックゲート電極に印加される前記所定のバイアス電圧を供給するバイアス線とを備え、前記有機ＥＬ表示装置は、さらに、前記第１スイッチング素子の制御、前記第２スイッチング素子の制御、及び前記バックゲート電極への前記バイアス電圧の供給制御を実行する駆動回路を備え、前記所定のバイアス電圧は、前記駆動素子の閾値電圧の絶対値を前記駆動素子のゲート電極及びソース電極間の電位差よりも大きくするための電圧であり、前記駆動回路は、前記所定のバイアス電圧を前記バックゲート電極に印加することにより、前記駆動素子の閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくして前記駆動素子を非導通とし、前記所定のバイアス電圧を印加している期間内に前記第１スイッチング素子及び前記第２スイッチング素子を導通させて、前記駆動素子を非導通とした状態で、前記コンデンサの第２電極に前記所定の基準電圧を設定しつつ前記コンデンサの第１電極に前記信号電圧を供給する。
【００２１】
上述のように、前記コンデンサの第２電極を前記駆動素子のソース電極に電気的に接続された前記第１電源線にした場合、前記コンデンサの第２電極の電位が前記第１電源線の電圧降下の影響を受ける。その結果、前記信号電圧の供給時に前記コンデンサに保持される電圧も変動する。
【００２２】
そこで、本態様では、前記第１電源線とは異なる電源線であって前記コンデンサの第２電極に所定の基準電圧を設定する第３電源線を設けた。そして、前記コンデンサの固定電位側である第２電極を前記第３電源線に接続した。これにより、前記信号電圧の書き込み期間中、前記コンデンサの第２電極には前記第３電源線が接続されるので、コンデンサの第２電極の電位に対する前記第１電源線の電圧降下の影響を防ぐことができ、前記コンデンサに保持される電圧の変動を防止できる。
【００２３】
その上で、本態様では、前記バックゲート電極を用いて前記駆動素子の駆動電流を停止し、前記駆動電流を停止させた状態で、前記コンデンサの第２電極に前記所定の基準電圧を設定し、前記信号電圧を前記コンデンサの第１電極に供給する。これにより、前記駆動電流を停止させた状態で、前記コンデンサの第２電極に前記所定の基準電圧を設定しつつ前記信号電圧を前記コンデンサの第１電極に供給するので、前記信号電圧の供給期間中に前記駆動電流が流れることによる前記コンデンサの第２電極の電位の変動を防止できる。その結果、前記コンデンサに所望の電圧を保持させることができ、前記表示部に含まれる各画素部を所望の輝度で発光させることができる。
【００２４】
ここで、本態様では、前記バックゲート電極を、前記駆動素子の導通及び非導通を切り換えるためのスイッチとして用いている。前記所定のバイアス電圧は前記駆動素子のゲート電極及びソース電極間の電位差よりも前記駆動素子の閾値電圧を大きくするための電圧である。前記バイアス電圧の供給制御により、前記駆動素子の導通及び非導通の切り換えを制御することで、前記バックゲート電極をスイッチ素子として用いることができるので、前記信号電圧の書き込み期間中に前記駆動電流を遮断するためのスイッチ素子を別途設ける必要がなくなる。その結果、各画素部の回路構成を簡素化でき、製造コストを削減することができる。
【００２５】
つまり、本態様によれば、表示部に含まれる各画素部の構成を簡素化しつつ表示部を所望の輝度で発光させることができる有機ＥＬ表示装置を実現する。
【００２６】
請求項２記載の態様の有機ＥＬ表示装置によれば、前記有機ＥＬ表示装置は、さらに、マトリクス状に配置された前記複数の画素部を含む表示部の外周に配置され、所定の固定電位を前記表示部に供給する基幹電源線を含み、前記第２電源線は、マトリクス状に配置された複数の画素部の各行および各列に対応して、前記基幹電源線から分岐して網目状に設けられている。
【００２７】
本態様によると、マトリクス状に配置された複数の画素部の各行及び各列に対応させて第２電源線を網目状に配置する。これにより、各列に沿った第２電源線を配置せず、各行に沿って第２電源線を基幹電源線から分岐して１本ずつ設ける場合に比べて、各列に沿って配置された第２電源線の分だけ複数の第２電源線の抵抗の総和が小さくなる。よって、本態様によると、第２電源線で生じる電圧降下量は小さくなる。そのため、電源部から供給する固定電位を小さくすることができ、消費電力を低減することができる。
【００２８】
請求項３記載の態様の有機ＥＬ表示装置によれば、前記駆動素子の閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくするための前記所定のバイアス電圧とは、各画素部に含まれる前記発光素子を最大階調で発光させるために必要な所定の信号電圧が前記駆動素子のゲート電極に印加されたときに、前記駆動素子の閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくするように設定された電圧である。
【００２９】
本態様によると、前記所定のバイアス電圧を、各画素部に含まれる前記発光素子をおいて最大階調で発光させるために必要な所定の信号電圧が前記駆動素子のゲート電極に印加されたときに、前記駆動素子の閾値電圧が前記ゲート電極及びソース電極間の電位差よりも大きくなるように設定する。このように前記バイアス電圧を設定することによって、全ての表示階調において、前記駆動素子の閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくすることができる。その結果、前記信号電圧の書き込みを行う際に、前記駆動素子を確実に非導通として、前記駆動電流を停止させることができる。
【００３０】
請求項４記載の態様の有機ＥＬ表示装置によれば、さらに、前記第１スイッチング素子の導通及び非導通を制御する信号を供給する第１走査線と、前記第２スイッチング素子の導通及び非導通を制御する信号を供給する第２走査線と、を備える。
【００３１】
請求項５記載の態様の有機ＥＬ表示装置によれば、前記第３電源線及び前記バイアス線は、マトリクス状に配置された複数の画素部の各行に対応して配置され、一の行に対応して配置された第３電源線と、前記一の行の前の行に対応して配置されたバイアス線とは共用されている。
【００３２】
本態様によると、一の行に配置された各画素に含まれる第３電源線と、前記一の行の前の行に配置された各画素に含まれるバイアス線とを共用する。これにより、駆動素子のバックゲートを用いてオンオフすることによりＴＦＴを削減した上に、さらに、配線の本数まで削減できる。そのため、回路構成を大幅にコンパクトにして、電圧降下による影響を防止できる。
【００３３】
請求項６記載の態様の有機ＥＬ表示装置によれば、前記駆動回路は、前記一の行の前の行に配置された各画素部に含まれる前記駆動素子を、前記第３電源線と共用の前記バイアス線を介して前記所定の基準電圧を供給して導通状態としつつ、前記一の行に配置された各画素部に含まれるコンデンサの第２電極に、前記バイアス線と共用の前記第３電源線を介して前記所定の基準電圧を設定する。
【００３４】
本態様によると、前記一の行の前の行に配置された各画素部では発光期間であり、一方、一の行に配置された各画素部では非発光期間である。そのため、一の行に配置された各画素に含まれる第３電源線と、前記一の行の前の行に配置された各画素に含まれるバイアス線とを共用した場合、前記一の行に配置された各画素部に含まれるコンデンサの第２電極には、前記バイアス線と共用の前記第３電源線を介して、前記所定の基準電圧ではなく、前記所定のバイアス電圧が書き込まれることになる。その際、前記データ線から供給される信号電圧の範囲を、前記所定のバイアス電圧と前記所定の基準電圧の電圧差だけオフセットさせれば、前記コンデンサに所望の電圧を保持させることができる。従って、前記一の行に配置された各画素部の非発光期間において前記第３電源線と共用の前記バイアス線を介して前記一の行に配置された各画素部に含まれるコンデンサの第２電極に前記所定のバイアス電圧を供給しても動作上の影響はない。
【００３５】
請求項７記載の態様の有機ＥＬ表示装置によれば、前記駆動回路は、前記一の行の前の行に配置された各画素部に含まれる前記駆動素子を、前記第３電源線と共用の前記バイアス線を介して前記所定のバイアス電圧を供給して非導通状態としつつ、前記第２スイッチング素子を非導通として、前記一の行に配置された各画素部に含まれるコンデンサの第２電極に、前記バイアス線と共用の前記第３電源線を介して前記所定のバイアス電圧を書き込まない。
【００３６】
本態様によると、前記一の行の前の行に配置された各画素部では非発光期間であり、一方、前記一の行に配置された各画素部では発光期間である。そのため、一の行に配置された各画素に含まれる第３電源線と、前記一の行の前の行に配置された各画素に含まれるバイアス線とを共用した場合であっても、前記第２スイッチング素子を非導通として、前記一の行に配置された各画素部に含まれるコンデンサの第２電極に、前記バイアス線と共用の前記第３電源線を介して前記所定のバイアス電圧が書き込まれないようにすれば、前記駆動素子のソース電極の電位が変動することはない。その結果、前記一の行に配置された各画素部の発光に影響を与えることはない。
【００３７】
請求項８記載の態様の有機ＥＬ表示装置によれば、前記第１走査線と前記第２走査線とを共通の制御線とする。
【００３８】
本態様によると、前記第1スイッチング素子を走査する第１走査線と前記第２スイッチング素子を走査する前記第２走査線とを共通の制御線としてもよい。
【００３９】
請求項９記載の態様の有機ＥＬ表示装置によれば、前記第１スイッチング素子と前記駆動素子とを互いに逆の極性のトランジスタで構成し、前記バックゲート電極に前記所定のバイアス電圧を供給している期間と、前記コンデンサの第１電極に前記信号電圧を供給している期間とを同じとし、前記第１走査線と前記バイアス線とを共通の制御線とする。
【００４０】
本態様によると、前記第１スイッチング素子と前記駆動素子とを互いに極性が逆のトランジスタで構成し、前記バックゲート電極に前記所定のバイアス電圧を供給している期間と、前記コンデンサの第１電極に前記信号電圧を供給している期間とを同じとする。この場合、前記第１スイッチング素子に供給される信号の極性が反転し、前記極性が前記バックゲート電極の極性と同じになるので、前記走査線と前記バイアス線とを共通の制御線とすることができる。そのため、前記表示部の配線数を削減することができ、回路構成を簡素化できる。
【００４１】
請求項１０記載の態様の有機ＥＬ表示装置によれば、前記駆動素子はＮ型トランジスタである。
【００４２】
請求項１１記載の態様の有機ＥＬ表示装置によれば、前記第３電源線から供給される前記所定の基準電圧は前記第１電源線の電位以下とする。
【００４３】
本態様によると、前記駆動素子がＮ型トランジスタの場合、前記第３電源線から供給される所定の基準電圧の電圧値を、前記第１電源線の電位以下となるように設定する。これにより、前記コンデンサの第２電極に前記所定の基準電圧を設定しているときに、前記発光素子の第１電極の電位は前記発光素子の第２電極の電位以下となるので、前記第３電源線から前記発光素子に流れる電流を防止できる。その結果、前記コンデンサに前記信号電圧を供給している期間に不要な発光が生じてコントラストが低下することを防ぐことが出来る。
【００４４】
請求項１２記載の態様の有機ＥＬ表示装置によれば、前記駆動回路は、前記コンデンサの第１電極に前記信号電圧を供給した後、前記第１スイッチング素子を非導通とし、前記所定のバイアス電圧よりも大きな電位を前記バックゲート電極に供給して前記駆動素子の閾値電圧の絶対値を前記ゲート電極及び前記ソース電極の間の電位差よりも小さくすることで前記駆動素子を導通状態とし、前記コンデンサに保持されている電圧に対応する駆動電流を前記発光素子に流して前記発光素子を発光させる。
【００４５】
本態様によると、前記駆動素子がＮ型トランジスタの場合、前記コンデンサの第１電極に前記信号電圧を供給した後、前記所定のバイアス電圧よりも大きな電位である逆バイアス電圧を前記バックゲート電極に供給する。その結果、前記駆動素子を非導通状態から導通状態へと遷移させて、前記コンデンサに保持されている電圧に対応する駆動電流を流して前記発光素子を発光させる。
【００４６】
これにより、前記信号電圧の書き込み期間中に前記駆動電流が流れることによる電圧降下の発生を防止できるので、前記コンデンサに所望の電圧を保持することができる。その結果、前記駆動素子は前記所望の電圧に対応する前記駆動電流を流して前記発光素子を発光させることができる。
【００４７】
請求項１３記載の態様の有機ＥＬ表示装置によれば、前記駆動素子はＰ型トランジスタである。
【００４８】
請求項１４記載の態様の有機ＥＬ表示装置によれば、前記第３電源線から供給される前記所定の基準電圧は前記第１電源線の電位以上とする。
【００４９】
本態様によると、前記駆動素子がＰ型トランジスタの場合、前記第３電源線から供給される所定の基準電圧の電圧値を、前記第１電源線の電位以上となるように設定する。これにより、前記コンデンサの第２電極に前記所定の基準電圧を設定しているときに、前記発光素子の第２電極の電位は前記発光素子の第１電極の電位以上となるので、前記発光素子から第３電源線に流れる電流を防止できる。その結果、前記コンデンサに前記信号電圧を供給している期間に不要な発光が生じてコントラストが低下することを防ぐことが出来る。
【００５０】
請求項１５記載の態様の有機ＥＬ表示装置によれば、前記駆動回路は、前記コンデンサの第１電極に前記信号電圧を供給した後、前記コンデンサの第１電極に前記信号電圧を供給した後、前記第１スイッチング素子をオフし、前記所定のバイアス電圧よりも小さな電位を前記バックゲート電極に供給して前記駆動素子の閾値電圧の絶対値を前記ゲート電極及び前記ソース電極の間の電位差よりも小さくすることで前記駆動素子を導通状態とし、前記コンデンサに保持されている電圧に対応する駆動電流を前記発光素子に流して前記発光素子を発光させる。
【００５１】
本態様によると、前記駆動素子がＮ型トランジスタの場合、前記コンデンサの第１電極に前記信号電圧を供給した後、前記所定のバイアス電圧よりも大きな電位である逆バイアス電圧を前記バックゲート電極に供給する。そして、前記バックゲート電極への前記バイアス電圧の供給を停止させることにより前記駆動素子を非導通状態から導通状態へと遷移させて、前記コンデンサに保持されている電圧に対応する駆動電流を流して前記発光素子を発光させる。
【００５２】
これにより、前記信号電圧の書き込み期間中に、前記第１電源線に前記駆動電流が流れることによる電圧降下を防止できるので、前記コンデンサに所望の電圧を保持することができる。その結果、前記駆動素子は前記所望の電圧に対応する前記駆動電流を流して前記発光素子を発光させることができる。
【００５３】
請求項１６記載の態様の有機ＥＬ表示装置の制御方法によれば、第１電極と第２電極とを有する発光素子と、電圧を保持するためのコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記コンデンサの第２電極に接続され、前記コンデンサに保持された電圧に応じた駆動電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子であって、所定のバイアス電圧が供給され、前記所定のバイアス電圧に応じて前記駆動素子を非導通とするバックゲート電極を備えた駆動素子と、前記発光素子を介して、前記駆動素子のソース電極に電気的に接続された第１電源線と、前記駆動素子のドレイン電極に電気的に接続された第２電源線と、前記第１電源線とは異なる電源線であって前記コンデンサの第２電極に所定の基準電圧を設定する第３電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第１電極に接続され、前記データ線と前記コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、前記コンデンサの第２電極と前記第３電源線との間に設けられ前記コンデンサの第２電極と前記第３電源線との導通及び非導通を切り換える第２スイッチング素子と、前記バックゲート電極に印加される前記所定のバイアス電圧を供給するバイアス線と、を備える有機ＥＬ表示装置の制御方法であって、前記所定のバイアス電圧は、前記駆動素子の閾値電圧の絶対値を前記駆動素子のゲート電極及びソース電極間の電位差よりも大きくするための電圧であり、前記所定のバイアス電圧を前記バックゲート電極に印加することにより、前記駆動素子の閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくして前記駆動素子を非導通とし、前記所定のバイアス電圧を印加している期間内に前記第１スイッチング素子及び前記第２スイッチング素子をオンして、前記駆動電流を非導通とした状態で、前記コンデンサの第２電極に前記所定の基準電圧を設定し、前記信号電圧を前記コンデンサの第１電極に供給させる。
【００５４】
請求項１７記載の態様の有機ＥＬ表示装置によれば、複数の画素部をマトリクス状に配置した有機ＥＬ表示装置であって、前記複数の画素部の各々は、第１電極と第２電極とを有する発光素子と、電圧を保持するためのコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記コンデンサの第２電極に接続され、前記コンデンサに保持された電圧に応じた駆動電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子であって、所定のバイアス電圧が供給され、前記所定のバイアス電圧に応じて前記駆動素子を非導通とするバックゲート電極を備えた駆動素子と、前記発光素子を介して、前記駆動素子のソース電極に電気的に接続された第１電源線と、前記駆動素子のドレイン電極に電気的に接続された第２電源線と、前記第１電源線とは異なる電源線であって前記コンデンサの第１電極に所定の基準電圧を設定する第３電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第２電極に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第１スイッチング素子と、一方の端子が前記コンデンサの第１電極に接続され、他方の端子が前記第３電源線に接続され、前記コンデンサの第１電極と前記第３電源線との導通及び非導通を切り換える第２スイッチング素子と、前記バックゲート電極に印加される前記所定のバイアス電圧を供給するバイアス線とを備え、前記有機ＥＬ表示装置は、さらに、前記第１スイッチング素子の制御、前記第２スイッチング素子の制御、及び前記バックゲート電極への前記バイアス電圧の供給制御を実行する駆動回路を備え、前記所定のバイアス電圧は、前記駆動素子の閾値電圧の絶対値を前記駆動素子のゲート電極及びソース電極間の電位差よりも大きくするための電圧であり、前記駆動回路は、前記所定のバイアス電圧を前記バックゲート電極に印加することにより、前記駆動素子の閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくして前記駆動素子を非導通とし、前記所定のバイアス電圧を印加している期間内に前記第１スイッチング素子及び前記第２スイッチング素子を導通させて、前記駆動素子を非導通とした状態で、前記コンデンサの第１電極に前記所定の基準電圧を設定しつつ前記コンデンサの第２電極に前記信号電圧を供給する。
【００５５】
請求項１８記載の態様の有機ＥＬ表示装置によれば、前記有機ＥＬ表示装置は、さらに、マトリクス状に配置された前記複数の画素部を含む表示部の外周に配置され、所定の固定電位を前記表示部に供給する基幹電源線を含み、前記第２電源線は、マトリクス状に配置された複数の画素部の各行および各列に対応して、前記基幹電源線から分岐して網目状に設けられている。
【００５６】
請求項１９記載の態様の有機ＥＬ表示装置によれば、前記駆動素子の閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくするための前記所定のバイアス電圧とは、各画素部に含まれる前記発光素子を最大階調で発光させるために必要な所定の信号電圧が前記駆動素子のゲート電極に印加されたときに、前記駆動素子の閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくなるように設定された電圧である。
【００５７】
請求項２０記載の態様の有機ＥＬ表示装置によれば、前記有機ＥＬ表示装置は、さらに、前記第１スイッチング素子の導通及び非導通を制御する信号を供給する第１走査線と、前記第２スイッチング素子の導通及び非導通を制御する信号を供給する第２走査線と、を備える。
【００５８】
請求項２１記載の態様の有機ＥＬ表示装置によれば、前記第３電源線及び前記バイアス線は、マトリクス状に配置された複数の画素部の各行に対応して配置され、一の行に対応して配置された第３電源線と、前記一の行の前の行に対応して配置されたバイアス線とは共用されている。
【００５９】
請求項２２記載の態様の有機ＥＬ表示装置によれば、前記駆動回路は、前記一の行の前の行に配置された各画素部に含まれる前記駆動素子を、前記第３電源線と共用の前記バイアス線を介して前記所定の基準電圧を供給して導通状態としつつ、前記一の行に配置された各画素部に含まれるコンデンサの第１電極に、前記バイアス線と共用の前記第３電源線を介して前記所定の基準電圧を設定する。
【００６０】
請求項２３記載の態様の有機ＥＬ表示装置によれば、前記駆動回路は、前記一の行の前の行に配置された各画素部に含まれる前記駆動素子を、前記第３電源線と共用の前記バイアス線を介して前記所定のバイアス電圧を供給して非導通状態としつつ、前記第２スイッチング素子を非導通として、前記一の行に配置された各画素部に含まれるコンデンサの第１電極に、前記バイアス線と共用の前記第３電源線を介して前記所定のバイアス電圧を書き込まない。
【００６１】
請求項２４記載の態様の有機ＥＬ表示装置によれば、前記第１走査線と前記第２走査線とを共通の制御線とする。
【００６２】
請求項２５記載の態様の有機ＥＬ表示装置によれば、前記第１スイッチング素子と前記駆動素子とを互いに逆の極性のトランジスタで構成し、前記バックゲート電極に前記所定のバイアス電圧を供給している期間と、前記コンデンサの第１電極に前記信号電圧を供給している期間とを同じとし、前記第１走査線と前記バイアス線とを共通の制御線とする。
【００６３】
請求項２６記載の態様の有機ＥＬ表示装置によれば、前記駆動素子はＮ型トランジスタである。
【００６４】
請求項２７記載の態様の有機ＥＬ表示装置によれば、前記データ線から供給される前記信号電圧の最大値は前記第１電源線の電位以下とする。
【００６５】
これにより、駆動素子がＮ型トランジスタの場合、信号電圧が書き込まれているときに、前記データ線から前記発光素子に流れる電流を防止できる。よって、信号電圧の書き込み中に、発光素子を確実に消光できる。
【００６６】
請求項２８記載の態様の有機ＥＬ表示装置によれば、前記駆動回路は、前記コンデンサの第２電極に前記信号電圧を供給した後、前記第１スイッチング素子を非導通とし、前記所定のバイアス電圧よりも大きな電位を前記バックゲート電極に供給して前記駆動素子の閾値電圧の絶対値を前記ゲート電極及び前記ソース電極の間の電位差よりも小さくすることで前記駆動素子を導通状態とし、前記コンデンサに保持されている電圧に対応する駆動電流を前記発光素子に流して前記発光素子を発光させる。
【００６７】
請求項２９記載の態様の有機ＥＬ表示装置によれば、前記駆動素子はＰ型トランジスタである。
【００６８】
請求項３０記載の態様の有機ＥＬ表示装置によれば、前記データ線から供給される前記信号電圧の最小値は前記第１電源線の電位以上とする。
【００６９】
これにより、駆動素子がＰ型トランジスタの場合、信号電圧が書き込まれているときに、前記発光素子から前記データ線に流れる電流を防止できる。よって、信号電圧の書き込み中に、発光素子を確実に消光できる。
【００７０】
請求項３１記載の態様の有機ＥＬ表示装置によれば、前記駆動回路は、前記コンデンサの第２電極に前記信号電圧を供給した後、前記第１スイッチング素子を非導通とし、前記所定のバイアス電圧よりも小さな電位を前記バックゲート電極に供給して前記駆動素子の閾値電圧の絶対値を前記ゲート電極及び前記ソース電極の間の電位差よりも小さくすることで前記駆動素子を導通状態とし、前記コンデンサに保持されている電圧に対応する駆動電流を前記発光素子に流して前記発光素子を発光させる。
【００７１】
請求項３２記載の態様の有機ＥＬ表示装置の制御方法によれば、第１電極と第２電極とを有する発光素子と、電圧を保持するためのコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記コンデンサの第２電極に接続され、前記コンデンサに保持された電圧に応じた駆動電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子であって、所定のバイアス電圧が供給され、前記所定のバイアス電圧に応じて前記駆動素子を非導通とするバックゲート電極を備えた駆動素子と、前記発光素子を介して、前記駆動素子のドレイン電極に電気的に接続された第１電源線と、前記駆動素子のソース電極に電気的に接続された第２電源線と、前記第１電源線とは異なる電源線であって前記コンデンサの第１電極に所定の基準電圧を設定する第３電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第２電極に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第１スイッチング素子と、前記コンデンサの第１電極と前記第３電源線との間に設けられ前記コンデンサの第１電極と前記第３電源線との導通及び非導通を切り換える第２スイッチング素子と、前記バックゲート電極に印加される前記所定のバイアス電圧を供給するバイアス線と、を備える有機ＥＬ表示装置の制御方法であって、前記所定のバイアス電圧は、前記駆動素子の閾値電圧の絶対値を前記駆動素子のゲート電極及びソース電極間の電位差よりも大きくするための電位であり、前記所定のバイアス電圧を前記バックゲート電極に印加することにより、前記駆動素子の閾値電圧の絶対値を前記ゲート電極及びソース電極間の電位差よりも大きくして前記駆動素子を非導通とし、前記所定のバイアス電圧を印加している期間内に前記第１スイッチング素子及び前記第２スイッチング素子をオンして、前記駆動電流を非導通とした状態で、前記コンデンサの第１電極に前記所定の基準電圧を設定し、前記信号電圧を前記コンデンサの第２電極に供給させる。
【００７２】
以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。
【００７３】
（実施の形態１）
以下、本発明の実施の形態１について、図面を用いて説明する。
【００７４】
図１は、本実施の形態に係る有機ＥＬ表示装置の構成を示すブロック図である。
【００７５】
同図に示す有機ＥＬ表示装置１００は、書き込み駆動回路１１０と、データ線駆動回路１２０と、バイアス電圧制御回路１３０と、基準電源１４０と、直流電源１５０と、表示パネル１６０とを備える。ここで、表示パネル１６０は、ｎ行×ｍ列（ｎ、ｍは自然数）の行列状に配置された複数の発光画素１７０が配置された表示部１８０と、表示部１８０の外周に配置され、所定の固定電位Ｖｄｄを表示部１８０に供給する基幹電源線１９０とを有し、書き込み駆動回路１１０、データ線駆動回路１２０、バイアス電圧制御回路１３０、基準電源１４０及び直流電源１５０に接続されている。
【００７６】
図２は、発光画素１７０の詳細な回路構成を示す回路図である。
【００７７】
同図に示す発光画素１７０は、本発明の画素部であって、第１電源線１６１、第２電源線１６２、基準電源線１６３、走査線１６４、バイアス配線１６５及びデータ線１６６と、走査トランジスタ１７１と、リセットトランジスタ１７２と、駆動トランジスタ１７３と、コンデンサ１７４と、発光素子１７５とを備える。なお、図２に示す発光画素１７０は、ｋ行、ｊ列（１≦ｋ≦ｎ、１≦ｊ≦ｍ）の発光画素１７０を例に示しているが、他の発光画素も同様の構成を有する。
【００７８】
以下、図１及び図２に記載した各構成要素について、その接続関係及び機能を説明する。
【００７９】
書き込み駆動回路１１０は、複数の発光画素１７０の行ごとに対応して設けられた複数の走査線１６４に接続され、複数の走査線１６４に走査パルスＳＣＡＮ（１）〜ＳＣＡＮ（ｎ）を供給することにより、複数の発光画素１７０を行単位で順次走査する。この走査パルスＳＣＡＮ（１）〜ＳＣＡＮ（ｎ）は、走査トランジスタ１７１のオン及びオフを制御する信号である。
【００８０】
データ線駆動回路１２０は、複数の発光画素１７０の列ごとに対応して設けられた複数のデータ線１６６に接続され、複数のデータ線１６６にデータ線電圧ＤＡＴＡ（１）〜ＤＡＴＡ（ｍ）を供給する。各データ線電圧ＤＡＴＡ（１）〜ＤＡＴＡ（ｍ）は、対応する列の発光素子１７５の発光輝度に対応する信号電圧を時分割で含む。つまり、データ線駆動回路１２０は、複数のデータ線１６６に信号電圧を供給する。なお、データ線駆動回路１２０とバイアス電圧制御回路１３０とは、本発明の駆動回路に相当する。
【００８１】
バイアス電圧制御回路１３０は、複数の発光画素１７０の行ごとに対応して設けられた複数のバイアス配線１６５に接続され、複数のバイアス配線１６５にバックゲートパルスＢＧ（１）〜ＢＧ（ｎ）を供給することにより、複数の発光画素１７０の閾値電圧を行単位で制御する。言い換えると、複数の発光画素１７０の導通及び非導通を行単位で切り換える。なお、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）により発光画素１７０の閾値電圧が制御されることについては後述する。
【００８２】
基準電源１４０は、基準電源線１６３に接続され、基準電圧Ｖｒｅｆを基準電源線１６３に供給する。
【００８３】
直流電源１５０は、基幹電源線１９０を介して第２電源線１６２に接続され、基幹電源線１９０に固定電位Ｖｄｄを供給する。例えば、固定電位Ｖｄｄは１５Ｖである。
【００８４】
第１電源線１６１は、本発明の第１電源線であって、発光素子１７５を介して駆動トランジスタ１７３のソース電極に接続されている。この第１電源線１６１は、例えば電位が０Ｖのグランド線である。
【００８５】
第２電源線１６２は、本発明の第２電源線であって、直流電源１５０及び駆動トランジスタ１７３のドレイン電極に接続されている。この第２電源線は、例えば、行列状に配置された複数の発光画素１７０の各行及び各列に対応して、基幹電源線１９０から分岐して網目状に設けられている。
【００８６】
基準電源線１６３は、本発明の第３電源線であって、基準電源１４０と、リセットトランジスタ１７２のソース電極及びドレイン電極の一方の電極とに接続され、基準電源１４０から基準電圧Ｖｒｅｆが供給される。この基準電圧Ｖｒｅｆは、例えば０Ｖである。
【００８７】
走査線１６４は、複数の発光画素１７０の行ごとに対応して共通に設けられ、書き込み駆動回路１１０と、対応する発光画素１７０が有する走査トランジスタ１７１のゲート電極に接続されている。
【００８８】
バイアス配線１６５は、複数の発光画素１７０の行ごとに対応して共通に設けられ、バイアス電圧制御回路１３０と、対応する発光画素１７０が有する駆動トランジスタ１７３のバックゲート電極ＢＧに接続されている。
【００８９】
データ線１６６は、複数の発光画素１７０の列ごとに対応して共通に設けられ、データ線駆動回路１２０からデータ線電圧ＤＡＴＡ（１）〜ＤＡＴＡ（ｍ）が供給される。
【００９０】
走査トランジスタ１７１は、本発明の第１スイッチング素子であり、一方の端子がデータ線１６６に接続され、他方の端子がコンデンサ１７４の第１電極に接続され、データ線１６６とコンデンサ１７４の第１電極との導通及び非導通を切り換える。具体的には、走査トランジスタ１７１は、ゲート電極が走査線１６４に接続され、ソース電極及びドレイン電極の一方がデータ線１６６に接続され、ソース電極及びドレイン電極の他方がコンデンサ１７４の第１電極に接続されている。そして、書き込み駆動回路１１０から走査線１６４を介してゲート電極に供給される走査パルスＳＣＡＮ（ｋ）に応じてデータ線１６６とコンデンサ１７４の第１電極との導通及び非導通を切り換える。
【００９１】
リセットトランジスタ１７２は、本発明の第２スイッチング素子であり、一方の端子がコンデンサ１７４の第２電極に接続され、他方の端子が基準電源線１６３に接続され、コンデンサ１７４の第２電極と基準電源線１６３との導通及び非導通を切り換える。具体的には、リセットトランジスタ１７２は、ゲート電極が走査線１６４を介して書き込み駆動回路１１０に接続され、ソース電極及びドレイン電極の一方が基準電源線１６３に接続され、ソース電極及びドレイン電極の他方がコンデンサ１７４の第２電極に接続されている。そして、書き込み駆動回路１１０から走査線１６４を介してゲート電極に供給される走査パルスＳＣＡＮ（ｋ）に応じて基準電源線１６３とコンデンサ１７４の第２電極との導通及び非導通を切り換える。
【００９２】
駆動トランジスタ１７３は、本発明の駆動素子であり、ソース電極Ｓ、ドレイン電極Ｄ、ゲート電極Ｇ及びバックゲート電極ＢＧを有し、ゲート電極Ｇがコンデンサ１７４の第１電極に接続され、ソース電極Ｓがコンデンサ１７４の第２電極に接続され、コンデンサ１７４に保持された電圧に応じた駆動電流を発光素子１７５に流すことにより発光素子１７５を発光させ、バックゲート電極ＢＧに所定のバイアス電圧が供給されることにより駆動トランジスタ１７３を非導通とする。つまり、駆動トランジスタ１７３は、コンデンサ１７４に保持された電圧に応じたドレイン電流である駆動電流を発光素子１７５に供給する。この駆動トランジスタ１７３の詳細な説明は後述する。
【００９３】
コンデンサ１７４は、発光画素１７０の発光素子１７５の発光輝度に対応する電圧を保持するためのコンデンサである。具体的には、コンデンサ１７４は、第１電極及び第２電極を有し、第１電極が駆動トランジスタ１７３のゲート電極及び走査トランジスタ１７１のソース電極及びドレイン電極の他方に接続され、第２電極が駆動トランジスタ１７３のソース電極と、リセットトランジスタ１７２のソース電極及びドレイン電極の他方とに接続されている。つまり、コンデンサ１７４の第１電極は、走査トランジスタ１７１が導通したときにデータ線１６６に供給されているデータ線電圧ＤＡＴＡ（ｊ）が設定される。一方、コンデンサ１７４の第２電極は、リセットトランジスタ１７２が導通状態のときに基準電源線１６３の固定電位である基準電圧Ｖｒｅｆが設定され、リセットトランジスタ１７２が導通から非導通へと切り換わったときに基準電源線１６３から切り離される。言い換えると、コンデンサ１７４の第２電極は固定電位側の電極である。
【００９４】
発光素子１７５は、第１電極と第２電極を有し、駆動トランジスタ１７３から供給されるドレイン電流により発光する発光素子であり、例えば、有機ＥＬ発光素子である。例えば、第１電極は発光素子１７５のアノードであり、第２電極は発光素子１７５のカソードである。
【００９５】
走査トランジスタ１７１及びリセットトランジスタ１７２は、例えばＰ型薄膜トランジスタ（Ｐ型ＴＦＴ）であり、駆動トランジスタ１７３はＮ型薄膜トランジスタ（Ｎ型ＴＦＴ）である。
【００９６】
次に、上述した駆動トランジスタ１７３の特性について説明する。
【００９７】
図３は、駆動トランジスタ１７３のゲート−ソース間電圧に対するドレイン電流特性（Ｖｇｓ−Ｉｄ特性）の一例を示すグラフである。
【００９８】
同図の横軸は、駆動トランジスタ１７３のゲート−ソース間電圧Ｖｇｓを示し、同図の縦軸は、駆動トランジスタ１７３のドレイン電流Ｉｄを示す。具体的には、横軸は、駆動トランジスタ１７３のソース電極の電圧を基準としたゲート電極の電圧を示し、ゲート電極の電圧がソース電極の電圧より高い場合に正、低い場合に負となる。
【００９９】
同図には、異なる複数のバックゲート電圧に対応するＶｇｓ−Ｉｄ特性が示されており、具体的には、駆動トランジスタ１７３のバックゲート−ソース間電圧Ｖｂｓを−８Ｖ、−４Ｖ、０Ｖ、４Ｖ、８Ｖ、１２Ｖとした場合のＶｇｓ−Ｉｄ特性が示されている。ここで、駆動トランジスタ１７３のバックゲート−ソース間電圧Ｖｂｓは、駆動トランジスタ１７３のソース電極の電圧を基準としたバックゲート電極の電圧を示し、バックゲート電極の電圧がソース電極の電圧より高い場合に正、低い場合に負となる。
【０１００】
図３に示すＶｇｓ−Ｉｄ特性から、Ｖｇｓが同じ場合であってもＶｂｓに応じてＩｄが異なることが分かる。ここで例えば、ドレイン電流Ｉｄが１００ｐＡ以下の場合、駆動トランジスタ１７３は非導通、ドレイン電流が１μＡ以上の場合、駆動トランジスタ１７３は導通しているとする。例えば、Ｖｇｓ＝６Ｖの場合、Ｖｂｓ＝−８Ｖ、−４Ｖの場合はＩｄが１００ｐＡ以下であるので、駆動トランジスタ１７３は非導通となる。また、同様にＶｇｓ＝６ＶであってもＶｂｓ＝４Ｖ、８Ｖ、１２Ｖの場合はＩｄが１μＡ以上となるので、駆動トランジスタ１７３は導通となる。
【０１０１】
これに対し、Ｖｇｓ＝２Ｖの場合、Ｖｂｓ＝−８Ｖ、−４Ｖ、０Ｖの場合はＩｄが１００ｐＡ以下であるので、駆動トランジスタ１７３は非導通となる。また、同様にＶｇｓ＝２Ｖであっても、Ｖｂｓ＝１２Ｖの場合はＩｄが１μＡ以上となるので、駆動トランジスタ１７３は導通となる。
【０１０２】
このように、駆動トランジスタ１７３は、Ｖｇｓが同じであっても、Ｖｂｓに応じて導通と非導通とが切り換わる。つまり、駆動トランジスタ１７３は、Ｖｂｓに応じて閾値電圧が変化する。具体的には、Ｖｂｓが低くなるほど、閾値電圧が高くなる。よって、駆動トランジスタ１７３は、ゲート−ソース間電圧が同じであっても、バイアス配線１６５を介してバイアス電圧制御回路１３０から供給されるバックゲートパルスＢＧ（１）〜ＢＧ（ｎ）に応じて導通及び非導通が切り換えられる。
【０１０３】
なお、駆動トランジスタ１７３の導通及び非導通を区別する電流量は、駆動トランジスタ１７３が組み込まれる回路によって規定され、上記の例に限らない。具体的には、駆動トランジスタ１７３が導通しているとは、駆動トランジスタ１７３のゲート−ソース間電圧が最大階調に対応する電圧の場合に、当該最大階調に対応するドレイン電流を供給可能な状態である。一方、駆動トランジスタ１７３が非導通であるとは、駆動トランジスタ１７３のゲート−ソース間電圧が最大階調に対応する電圧の場合に、ドレイン電流が許容電流以下となっている状態である。
【０１０４】
許容電流とは、第１電源線１６１に電圧降下が生じない程度のドレイン電流の最大値である。言い換えると、発光画素１７０に許容電流が流れても、その許容電流の電流量は十分に小さいので、第１電源線１６１に生じる電圧降下が十分に小さく影響はない。
【０１０５】
ここで、バイアス電圧制御回路１３０から供給されるバックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のハイレベル電圧及びローレベル電圧の電圧値の決定について説明する。
【０１０６】
発光画素１７０の駆動トランジスタ１７３に要求される条件として、以下の２点が挙げられる。
【０１０７】
（条件i）最大階調での発光時に、最大階調に対応したドレイン電流を発光素子１７５に供給する。
【０１０８】
（条件ii）信号電圧の書き込み時に、発光素子１７５に供給するドレイン電流を許容電流以下とする。
【０１０９】
例えば、最大階調に対応したドレイン電流を３μＡ、書き込み期間の許容電流を１００ｐＡとする。
【０１１０】
以下、図３に示したＶｇｓ−Ｉｄ特性を用いて、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のハイレベル電圧及びローレベル電圧の電圧値の決定について説明する。
【０１１１】
まず、発光時のバックゲート−ソース間電圧の特性として、Ｖｂｓ＝８Ｖを選択する。
【０１１２】
次に、最大階調での発光時のゲート−ソース間電圧を決定する。具体的には、最大階調に対応したドレイン電流Ｉｄは３μＡであるので、上述したようにＶｂｓ＝８Ｖを選択すると、Ｖｇｓ＝５．６Ｖと決まる。
【０１１３】
次に、信号電圧の書き込み時に、ドレイン電流Ｉｄを許容電流以下とするようなバックゲート−ソース間電圧Ｖｂｓを選択する。ここで、ドレイン電流Ｉｄは、いかなる階調に対応する信号電圧が発光画素１７０に書き込まれた場合であっても、許容電流以下となることが要求される。発光素子１７５の発光輝度の階調は、コンデンサ１７４に保持された電圧が大きいほど高くなる。よって、最大階調に対応する信号電圧に対応する電圧をコンデンサ１７４が保持していても、ドレイン電流Ｉｄが許容電流以下でなければならない。例えば、最大階調に対応する信号電圧を発光画素１７０に書き込んだときにコンデンサ１７４が保持する電圧は、上述した最大階調で発光したときの駆動トランジスタ１７３のゲート−ソース間電圧である５．６Ｖである。
【０１１４】
Ｖｇｓ＝５．６Ｖのときにドレイン電流Ｉｄが１００ｐＡ以下となるバックゲート−ソース間電圧Ｖｂｓは、Ｖｂｓ≦−４Ｖである。したがって、信号電圧書き込み時のバックゲート−ソース間電圧ＶｂｓとしてＶｂｓ＝−４Ｖを選択する。
【０１１５】
以上のように、発光時のバックゲート−ソース間電圧がＶｂｓ＝８Ｖ、書き込み時のバックゲート−ソース間電圧がＶｂｓ＝−４Ｖと決定される。
【０１１６】
ところで、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のハイレベル電圧は、発光時のバックゲート−ソース間電圧にソース電位を足し合わせた電圧である。一方、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のローレベル電圧は、書き込み時のバックゲート−ソース間電圧にソース電位を足し合わせた電圧である。そこで、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のハイレベル電圧とローレベル電圧を決定するためには、駆動トランジスタ１７３のソース電位を考慮しなければならない。
【０１１７】
図４Ａは、最大階調での発光時の発光画素１７０の状態を模式的に示す図である。図４Ｂは、信号電圧書き込み時の発光画素１７０の状態を模式的に示す図である。
【０１１８】
図４Ａに示す最大階調での発光時に、上述のようにドレイン電流Ｉｄ＝３μＡの場合、駆動トランジスタ１７３のソース電位Ｖｓは６Ｖとなる。ソース電位Ｖｓが６Ｖの場合、図３に示したＶｂｓ＝８Ｖ相当の特性を得るためのバックゲート電位Ｖｂは、Ｖｂ＝Ｖｓ＋ＶｂｓよりＶｂ＝１４Ｖと決定される。つまり、バックゲートパルスＢＧ（１）〜バックゲートパルスＢＧ（ｎ）のハイレベル電圧は１４Ｖと決定される。
【０１１９】
一方、図４Ｂに示す信号電圧書き込み時には、リセットトランジスタ１７２が導通することにより、駆動トランジスタ１７３のソースはリセットトランジスタ１７２を介して基準電源線１６３と接続されている。よって、駆動トランジスタ１７３のソース電位は基準電圧Ｖｒｅｆである０Ｖとなっている。ソース電位が０Ｖの場合、図３に示したＶｂｓ＝−４Ｖ相当の特性を得るためのバックゲート電位Ｖｂは、Ｖｂ＝Ｖｓ＋ＶｂｓよりＶｂ＝−４Ｖと決定される。つまり、バックゲートパルスＢＧ（１）〜バックゲートパルスＢＧ（ｎ）のローレベル電圧は−４Ｖと決定される。
【０１２０】
以上のように、図３に示したＶｂｓ毎のＶｇｓ−Ｉｄ特性を用いて、（条件i）最大階調での発光時に最大階調に対応した３μＡのドレイン電流を発光素子１７５に供給するようなバックゲート−ソース間電圧Ｖｂｓから、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のハイレベル電圧は１４Ｖと決定される。また、（条件ii）信号電圧の書き込み時に、発光素子１７５に供給するドレイン電流を許容電流以下とするようなバックゲート−ソース間電圧Ｖｂｓから、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のローレベル電圧は−４Ｖと決定される。つまり、バイアス電圧制御回路１３０は、ハイレベル電圧が１４Ｖ、ローレベル電圧が−４Ｖ、振幅が１８ＶのバックゲートパルスＢＧ（１）〜ＢＧ（ｎ）をバイアス配線１６５に供給する。
【０１２１】
なお、駆動トランジスタ１７３のソース電位はドレイン電流Ｉｄの大きさに応じて変化する。具体的には、上述したように最大階調（例えば、階調値２５５）での発光時には駆動トランジスタ１７３のソース電位は６Ｖであるが、例えば、階調値１での発光時には駆動トランジスタ１７３のソース電位は２Ｖとなる。よって、階調値１で発光している発光画素１７０の駆動トランジスタ１７３のＶｇｓ−Ｉｄ特性は、Ｖｂｓ＝１２Ｖ相当となる。
【０１２２】
以上のように構成された有機ＥＬ表示装置１００は、第１電源線１６１とは異なる電源線であってコンデンサ１７４の第２電極に所定の基準電圧Ｖｒｅｆを設定する基準電源線１６３を設けた。そして、コンデンサ１７４の固定電位側である第２電極を基準電源線１６３に接続した。これにより、例えば、走査トランジスタ１７１を導通してコンデンサ１７４の第１電極に信号電圧を書き込む期間中に、リセットトランジスタ１７２を導通状態とすれば、コンデンサ１７４の第２電極には基準電源線１６３が接続されるので、コンデンサ１７４に保持される電圧に対する第１電源線１６１の電圧降下の影響を防止でき、前記コンデンサに保持される電圧の変動を防止できる。
【０１２３】
その上で、例えば、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）により発光画素１７０の閾値電圧を制御することで、駆動トランジスタ１７３のドレイン電流Ｉｄである駆動電流を停止し、駆動電流を停止させた状態で、コンデンサ１７４の第２電極に所定の基準電圧Ｖｒｅｆを設定し、コンデンサ１７４の第１電極に信号電圧を書き込む。これにより、コンデンサ１７４の第１電極に信号電圧を書き込む期間に、駆動電流が流れることによりコンデンサ１７４の第２電極の電位の変動を防止することが可能になる。つまり、第１電源線１６１の電圧降下の影響を受けることなく、コンデンサ１７４に所望の電圧を保持することが可能となり、表示部に含まれる各発光画素１７０を所望の輝度で発光させることが可能となる。
【０１２４】
ここで、本実施の形態に係る有機ＥＬ表示装置１００では、駆動トランジスタ１７３のバックゲート電極を、駆動トランジスタ１７３の導通及び非導通を切り換えるためのスイッチとして用いている。
【０１２５】
言い換えると、バイアス電圧制御回路１３０は、バイアス配線１６５を介してバックゲート電極に供給するバックゲートパルスＢＧ（１）〜ＢＧ（ｎ）により、駆動トランジスタ１７３の閾値電圧を制御する。具体的には、バイアス電圧制御回路１３０は、書き込み駆動回路１１０が走査トランジスタ１７１を導通させてコンデンサ１７４の第１電極にデータ線１６６から信号電圧を書き込む期間中に、駆動トランジスタ１７３のドレイン電流が停止するようなバックゲートパルスＢＧ（１）〜ＢＧ（ｎ）を供給する。なお、駆動トランジスタ１７３のドレイン電流が停止するとは、ドレイン電流が許容電流以下となることである。
【０１２６】
つまり、駆動トランジスタ１７３のドレイン電流が停止するようなバックゲートパルスＢＧ（１）〜ＢＧ（ｎ）の電圧は、信号電圧の書き込み期間中に、駆動トランジスタ１７３のゲート−ソース間電圧よりも駆動トランジスタ１７３の閾値電圧を大きくするための電圧である。以降、本明細書において、駆動トランジスタ１７３のドレイン電流が停止するようなバックゲートパルスＢＧ（１）〜ＢＧ（ｎ）の電圧を、バイアス電圧として記載する場合がある。
【０１２７】
本実施の形態に係る有機ＥＬ表示装置１００は、バイアス電圧制御回路１３０から供給されるバックゲートパルスＢＧ（１）〜ＢＧ（ｎ）により、駆動トランジスタ１７３の導通及び非導通を切り換えることができる。言い換えると、バイアス電圧の供給制御により、駆動トランジスタ１７３の導通及び非導通の切り換えを制御することで、バックゲート電極をスイッチ素子として用いることができるので、信号電圧の書き込み期間中にドレイン電流を遮断するためのスイッチ素子を別途設ける必要がなくなる。その結果、発光画素１７０の回路構成を簡素化でき、製造コストを削減することができる。
【０１２８】
次に、上述した有機ＥＬ表示装置１００の動作について説明する。
【０１２９】
図５は、実施の形態１に係る有機ＥＬ表示装置１００の動作を示すタイミングチャートであり、具体的には、図２に示したｋ行、ｊ列の発光画素１７０の動作を中心に示している。同図において、横軸は時刻を示し、縦方向には上から順に、ｊ列の発光画素１７０のデータ線１６６に供給されるデータ線電圧ＤＡＴＡ（ｊ）、ｋ−１行の発光画素１７０の走査線１６４に供給される走査パルスＳＣＡＮ（ｋ−１）、ｋ−１行の発光画素１７０のバイアス配線１６５に供給されるバックゲートパルスＢＧ（ｋ−１）が示され、さらに、ｋ行及びｋ＋１行の発光画素に供給される走査パルスＳＣＡＮ（ｋ）、バックゲートパルスＢＧ（ｋ）、走査パルスＳＣＡＮ（ｋ＋１）、バックゲートパルスＢＧ（ｋ＋１）が示されている。
【０１３０】
ここで、例えば、最大階調の信号電圧に対応するデータ線電圧ＶＤＨを５．６Ｖ、最低階調（例えば、階調値０）の信号電圧に対応するデータ線電圧ＶＤＬを０Ｖとする。例えば、また、走査パルスＳＣＡＮ（１）〜ＳＣＡＮ（ｎ）のハイレベル電圧ＶＧＨを２０Ｖ、ローレベル電圧ＶＧＬを−５Ｖとする。また、図３を用いて決定したように、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のハイレベル電圧ＢＧＨを１４Ｖ、ローレベル電圧ＢＧＬを−４Ｖとする。
【０１３１】
時刻ｔ０より前において、走査パルスＳＣＡＮ（ｋ）及びバックゲートパルスＢＧ（ｋ）はハイレベルであるので、ｋ行の発光画素１７０は直前のフレーム期間の信号電圧に応じて発光している。
【０１３２】
次に、時刻ｔ０において、バックゲートパルスＢＧ（ｋ）がハイレベルからローレベルへと切り換わることにより、駆動トランジスタ１７３のバックゲート電位はＶｂ＝１４ＶからＶｂ＝−４Ｖへと低下する。つまり、駆動トランジスタ１７３の閾値電圧は、最大階調に対応する信号電圧が発光画素１７０に書き込まれても、駆動トランジスタ１７３のドレイン電流が許容電流以下となるような値とする。言い換えると、最大階調に対応する信号電圧が発光画素１７０に書き込まれた場合にコンデンサ１７４に保持される電圧よりも、駆動トランジスタ１７３の閾値電圧が大きくなるようにする。
【０１３３】
次に、時刻ｔ１において、走査パルスＳＣＡＮ（ｋ）がハイレベルからローレベルへと切り換わることにより、走査トランジスタ１７１がオンする。これにより、データ線１６６とコンデンサ１７４の第１電極とが導通することにより、コンデンサ１７４の第１電極にデータ線電圧ＤＡＴＡ（ｊ）が供給される。また、このとき、同時にリセットトランジスタ１７２がオンする。これにより、基準電源線１６３とコンデンサ１７４の第２電極とが導通する。基準電源線１６３の基準電圧Ｖｒｅｆは０Ｖであるので、コンデンサ１７４の第２電極の電位は０Ｖとなる。
【０１３４】
ここで、例えばデータ線電圧ＤＡＴＡ（ｊ）が５．６Ｖとすると、図４Ｂに示すようにバックゲート−ソース間の電圧はＶｂｓ＝−４Ｖ、ゲート−ソース間の電圧はＶｇｓ＝５．６Ｖとなる。ここで、図３に示すようにＶｂｓ＝−４ＶのＶｇｓ−Ｉｄ特性より、Ｖｇｓ＝５．６Ｖに対応するドレイン電流Ｉｄは１００ｐＡとなる。よって、ドレイン電流Ｉｄは許容電流以下であるので、書き込み時に第１電源線１６１の電圧降下を十分に抑制できる。これにより、第１電源線１６１の電圧降下の影響を受けずに、コンデンサ１７４に信号電圧に応じた電圧を保持させることができる。
【０１３５】
次に、時刻ｔ２において走査パルスＳＣＡＮ（ｋ）がローレベルからハイレベルへと切り換わることにより、走査トランジスタ１７１及びリセットトランジスタ１７２がオフする。これにより、コンデンサ１７４は、時刻ｔ２の直前の電圧を保持する。つまり、コンデンサ１７４は、第１電源線１６１の電圧降下の影響を受けずに信号電圧に応じた電圧を保持する。
【０１３６】
つまり、時刻ｔ１〜ｔ２は信号電圧の書き込み期間である。この信号電圧の書き込み期間において、バックゲートパルスＢＧ（ｋ）は継続してローレベルであるので、最大階調に対応する信号電圧をコンデンサ１７４の第１電極に供給しても駆動トランジスタ１７３のドレイン電流Ｉｄが許容電流以下となる。よって、ドレイン電流Ｉｄを停止させた状態で、コンデンサ１７４の第２電極にＶｒｅｆ＝０Ｖを供給するので、コンデンサ１７４の第２電極にドレイン電流Ｉｄが流れ込むことにより、信号電圧の書き込み期間中にコンデンサ１７４の第２電極の電位の変動を防止できる。
【０１３７】
なお、信号電圧は、階調が大きくなるにつれて高くなるので、最大階調以外に対応する信号電圧をコンデンサ１７４の第１電極に供給しても駆動トランジスタ１７３のドレイン電流Ｉｄが許容電流以下となることは明白である。
【０１３８】
次に、時刻ｔ３において、バックゲートパルスＢＧ（ｋ）がローレベルからハイレベルへと切り換わることにより、駆動トランジスタ１７３のバックゲート電位はＶｂ＝−４ＶからＶｂ＝１２Ｖへと上昇する。よって、駆動トランジスタ１７３の閾値電圧が低下し、信号電圧に対応するコンデンサ１７４に保持された電圧に応じたドレイン電流Ｉｄが供給されることにより、発光素子１７５の発光が開始される。例えば、信号電圧が５．６Ｖの場合、コンデンサ１７４に保持された電圧は、信号電圧と基準電圧Ｖｒｅｆ（例えば、０Ｖ）との差分である５．６Ｖであり、図３に示すようにドレイン電流Ｉｄは３μＡとなり、発光素子１７５は最大階調に対応した輝度で発光する。
【０１３９】
その後、時刻ｔ３〜ｔ４において、バックゲートパルスＢＧ（ｋ）は、継続してハイレベルであるので、発光素子１７５は継続して発光する。つまり、時刻ｔ３〜ｔ４は、発光期間である。
【０１４０】
次に、時刻ｔ５において、時刻ｔ１と同様に、走査パルスＳＣＡＮ（ｋ）がハイレベルからローレベルへと切り換わることにより、走査トランジスタ１７１がオンする。これにより、データ線１６６とコンデンサ１７４の第１電極とが導通することにより、コンデンサ１７４の第１電極にデータ線電圧ＤＡＴＡ（ｊ）が供給される。また、このとき、同時にリセットトランジスタ１７２がオンする。これにより、基準電源線１６３とコンデンサ１７４の第２電極とが導通する。基準電源線１６３の基準電圧Ｖｒｅｆは０Ｖであるので、コンデンサ１７４の第２電極の電位は０Ｖとなる。
【０１４１】
上述した時刻ｔ１〜ｔ５は、有機ＥＬ表示装置１００の１フレーム期間に相当し、時刻ｔ５以降も時刻ｔ１〜ｔ５と同様の動作が繰り返し実行される。
【０１４２】
このように、有機ＥＬ表示装置１００は、バックゲートパルスＢＧ（ｋ）をローレベルとして駆動トランジスタ１７３のドレイン電流を許容電流以下とした状態で、コンデンサ１７４の第２電極に基準電圧（Ｖｒｅｆ＝０Ｖ）を設定し、さらに、信号電圧をコンデンサ１７４の第１電極に供給する。これにより、ドレイン電流を停止させた状態で、コンデンサ１７４の第２電極に基準電圧を設定し、コンデンサ１７４の第１電極に信号電圧を供給するので、信号電圧の書き込み期間中にドレイン電流Ｉｄが流れることによりコンデンサ１７４の第２電極の電位の変動を防止できる。その結果、時刻ｔ３〜ｔ４の発光期間において、発光画素１７０は所望の発光輝度で発光できる。なお、駆動トランジスタ１７３のドレイン電流が許容電流以下のとき、当該駆動トランジスタ１７３は実質的に非導通である。
【０１４３】
以上のように、本実施の形態に係る有機ＥＬ表示装置１００は、複数の発光画素１７０をマトリクス状に配置した有機ＥＬ表示装置であって、複数の発光画素１７０の各々は、第１電極と第２電極とを有する発光素子１７５と、電圧を保持するためのコンデンサ１７４と、ゲート電極がコンデンサ１７４の第１電極に接続され、ソース電極が前記コンデンサ１７４の第２電極に接続され、前記コンデンサ１７４に保持された電圧に応じたドレイン電流Ｉｄを前記発光素子１７５に流すことにより前記発光素子１７５を発光させる駆動トランジスタ１７３であって、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のローレベル電圧ＢＧＬが供給され、ローレベル電圧ＢＧＬに応じて前記駆動トランジスタ１７３を非導通とするバックゲート電極を備えた駆動トランジスタ１７３と、発光素子１７５を介して、駆動トランジスタ１７３のソース電極に電気的に接続された第１電源線１６１と、駆動トランジスタ１７３のドレイン電極に電気的に接続された第２電源線１６２と、第１電源線１６１とは異なる電源線であってコンデンサ１７４の第２電極に所定の基準電圧Ｖｒｅｆを設定する基準電源線１６３と、信号電圧を供給するためのデータ線１６６と、一方の端子がデータ線１６６に接続され、他方の端子がコンデンサ１７４の第１電極に接続され、データ線１６６とコンデンサ１７４の第１電極との導通及び非導通を切り換える走査トランジスタ１７１と、一方の端子がコンデンサ１７４の第２電極に接続され、他方の端子が基準電源線１６３に接続され、コンデンサ１７４の第２電極と基準電源線１６３との導通及び非導通を切り換えるリセットトランジスタ１７２と、バックゲート電極に印加されるローレベル電圧ＢＧＬを供給するバイアス線とを備え、有機ＥＬ表示装置は、さらに、走査トランジスタ１７１の制御、リセットトランジスタ１７２の制御、及びバックゲート電極へのバイアス電圧の供給制御を実行する書き込み駆動回路１１０及びバイアス電圧制御回路１３０を備え、ローレベル電圧ＢＧＬは、駆動トランジスタ１７３の閾値電圧の絶対値を駆動トランジスタ１７３のゲート電極及びソース電極間の電位差よりも大きくするための電圧であり、バイアス電圧制御回路１３０は、ローレベル電圧ＢＧＬをバックゲート電極に印加することにより、駆動トランジスタ１７３の閾値電圧をゲート電極及びソース電極間の電位差よりも大きくして駆動トランジスタ１７３を非導通とし、ローレベル電圧ＢＧＬを印加している期間内に走査トランジスタ１７１及びリセットトランジスタ１７２を導通させて、駆動トランジスタ１７３を非導通とした状態で、コンデンサ１７４の第２電極に所定の基準電圧Ｖｒｅｆを設定しつつコンデンサ１７４の第１電極に信号電圧を供給する。
【０１４４】
仮に、コンデンサ１７４の第２電極が第１電源線１６１に直接接続されている場合、第１電源線１６１の電圧降下の影響を受けコンデンサ１７４に保持される電圧も変動する。
【０１４５】
そこで、本実施の形態では、第１電源線１６１とは異なる電源線であってコンデンサ１７４の第２電極に所定の基準電圧Ｖｒｅｆを設定する基準電源線１６３を設けた。そして、コンデンサ１７４の固定電位側である第２電極を第１電源線１６１から切り離し、基準電源線１６３に接続した。これにより、信号電圧の書き込み期間中、コンデンサ１７４の第２電極には基準電源線１６３が接続されるので、コンデンサ１７４の第２電極に対する第１電源線１６１の電圧降下の影響を防止でき、コンデンサ１７４に保持される電圧の変動を防止できる。
【０１４６】
その上で、本実施の形態では、バックゲート電極を用いて駆動トランジスタ１７３のドレイン電流Ｉｄを停止し、駆動電流Ｉｄを停止させた状態で、コンデンサ１７４の第２電極に所定の基準電圧Ｖｒｅｆを設定し、信号電圧をコンデンサ１７４の第１電極に供給する。これにより、ドレイン電流Ｉｄを停止させた状態で、コンデンサ１７４の第２電極に所定の基準電圧Ｖｒｅｆを設定しつつ信号電圧をコンデンサ１７４の第１電極に供給するので、信号電圧の供給期間中にドレイン電流Ｉｄが流れ、信号電圧の供給期間中にコンデンサ１７４の第２電極の電位の変動を防止できる。その結果、コンデンサ１７４に所望の電圧を保持させることができ、表示部に含まれる各発光画素１７０を所望の輝度で発光させることができる。
【０１４７】
ここで、本実施の形態では、駆動トランジスタ１７３のバックゲートを、駆動トランジスタ１７３の導通及び非導通を切り換えるためのスイッチとして用いている。バックゲート電極に印加されるローレベル電圧ＢＧＬは、駆動トランジスタ１７３のゲート電極及びソース電極間の電位差よりも駆動トランジスタ１７３の閾値電圧を大きくするための電位である。バイアス電位の供給制御により、駆動トランジスタ１７３の導通及び非導通の切り換えを制御することで、バックゲート電極をスイッチ素子として用いることができるので、信号電圧の書き込み期間中に駆動電流を遮断するためのスイッチ素子を別途設ける必要がなくなる。
【０１４８】
つまり、駆動トランジスタ１７３は、駆動トランジスタ１７３のバックゲートに供給されるバックゲートパルスＢＧ（ｋ）に応じて導通及び非導通が切り換わる。具体的には、バックゲートパルスＢＧ（ｋ）のローレベル電圧（ＢＧＬ＝−４Ｖ）は、駆動トランジスタ１７３のゲート−ソース間電圧よりも駆動トランジスタ１７３の閾値電圧を大きくするための電位である。一方、バックゲートパルスＢＧ（ｋ）のハイレベル電圧（ＢＧＨ＝１４Ｖ）は、駆動トランジスタ１７３のゲート−ソース間電圧よりも駆動トランジスタ１７３の閾値電圧を小さくするための電位である。よって、有機ＥＬ表示装置１００は、バックゲートパルスＢＧ（ｋ）により駆動トランジスタ１７３の導通及び非導通の切り換えを制御できる。つまり、駆動トランジスタ１７３のバックゲートをスイッチ素子の代わりに用いている。
【０１４９】
したがって、有機ＥＬ表示装置１００は、信号電圧の書き込み期間中のドレイン電流Ｉｄを遮断するためのスイッチ素子を別途設けることなく、発光画素を所望の発光輝度で発光させることができる。
【０１５０】
つまり、本実施の形態に係る有機ＥＬ表示装置１００は、表示部１８０に含まれる各発光画素１７０の構成を簡素化しつつ表示部１８０を所望の輝度で発光させることができる。
【０１５１】
また、基幹電源線１９０は表示部１８０の外周に配置され、第２電源線１６２は複数の発光画素１７０の各行及び各列に対応して、基幹電源線１９０から分岐して網目状に設けられている。なお、表示部１８０の外周とは、マトリクス状に配置された複数の発光画素１７０を含む領域のうち最小となる領域と、表示パネル１６０の外縁との間の領域である。
【０１５２】
これにより、各列に沿った第２電源線１６２を配置せず、各行に沿って第２電源線１６２を基幹電源線１９０から分岐して１本ずつ設ける場合に比べて、各列に沿って配置された第２電源線１６２の分だけ複数の第２電源線１６２の抵抗の総和が小さくなる。よって、本実施の形態によると、第２電源線１６２で生じる電圧降下量は小さくなる。そのため、直流電源１５０から供給する固定電位Ｖｄｄを小さくすることができ、消費電力を低減することができる。
【０１５３】
また、有機ＥＬ表示装置１００は、図５の時刻ｔ１〜ｔ２において、コンデンサ１７４の第１電極に信号電圧を供給した後、時刻ｔ２において走査トランジスタ１７１を非導通とする。そして時刻ｔ３において、バックゲートパルスＢＧ（ｋ）のローレベル電圧（ＢＧＬ＝−４Ｖ）よりも大きなバックゲートパルスＢＧ（ｋ）のハイレベル電圧（ＢＧＨ＝１４Ｖ）をバックゲート電極に供給して駆動トランジスタ１７３の閾値電圧をゲート−ソース間電圧よりも小さくすることで駆動トランジスタ１７３を導通状態とし、コンデンサ１７４に保持されている電圧に対応するドレイン電流Ｉｄを発光素子１７５に流して発光素子１７５の発光を開始する。
【０１５４】
つまり、本実施の形態のように駆動トランジスタ１７３がＮ型トランジスタの場合、コンデンサ１７４の第１電極に信号電圧を供給した後、所定のバイアス電圧であるバックゲートパルスＢＧ（ｋ）のローレベル電圧よりも大きな電圧の逆バイアス電圧であるバックゲートパルスＢＧ（ｋ）のハイレベル電圧を駆動トランジスタ１７３のバックゲート電極に供給する。その結果、駆動トランジスタ１７３を非導通状態から導通状態へと遷移させて、コンデンサ１７４に保持されている電圧に対応するドレイン電流Ｉｄを流して発光素子１７５を発光させる。
【０１５５】
これにより、信号電圧の書き込み期間中にドレイン電流Ｉｄが流れることによる電圧降下の発生を防止できるので、コンデンサ１７４に所望の電圧を保持することができる。その結果、駆動トランジスタ１７３は所望の電圧に対応するドレイン電流Ｉｄを流して発光素子１７５を発光させることができる。
【０１５６】
また、走査トランジスタ１７１及びリセットトランジスタ１７２とは、共通の走査線１６４を介して供給される走査パルスＳＣＡＮ（１）〜ＳＣＡＮ（ｎ）により導通及び非導通が切り換えられる。これにより、表示部１８０の配線数を削減することができ、回路構成を簡素化できる。
【０１５７】
また、基準電源線１６３から供給される基準電圧Ｖｒｅｆは、第１電源線の電位以下である。
【０１５８】
これにより、コンデンサ１７４の第２電極に基準電圧Ｖｒｅｆを設定しているときに、発光素子１７５のアノードの電位はカソードの電位以下となるので、基準電源線１６３から発光素子１７５に流れる電流を防止できる。その結果、信号電圧を書き込んでいる期間に不要な発光が生じてコントラストが低下することを防ぐことが出来る。なお、上記説明では基準電圧Ｖｒｅｆが０Ｖ、第１電源線の電位が０Ｖ、を例に挙げて説明したが、基準電圧Ｖｒｅｆは第１電源線の電位以下であればよく、上記の例に限らない。
【０１５９】
（実施の形態１の変形例）
本変形例に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１００とほぼ同じであるが、駆動トランジスタ１７３のバックゲートに所定のバイアス電位を供給している期間と、コンデンサ１７４の第１電極に信号電圧を供給している期間とを同じとし、走査線１６４とバイアス線とを共通の制御線とした点が異なる。
【０１６０】
以下、実施の形態１の変形例について、実施の形態１と異なる点を中心に図面を用いて具体的に説明する。
【０１６１】
図６は、本変形例に係る有機ＥＬ表示装置の構成を示すブロック図であり、図７は、本変形例に係る有機ＥＬ表示装置が有する発光画素の詳細な回路構成を示す回路図である。
【０１６２】
図６に示すように、本変形例に係る有機ＥＬ表示装置２００は、図１に示した実施の形態１に係る有機ＥＬ表示装置１００と比較してバイアス電圧制御回路１３０およびバイアス配線１６５を備えず、発光画素１７０に代わり発光画素２７０を備える。また、有機ＥＬ表示装置２００は、表示パネル１６０に代わり、複数の発光画素２７０が配置された表示部２８０を含む表示パネル２６０を備える。
【０１６３】
図７に示すように、発光画素２７０は、発光画素１７０と比較して、駆動トランジスタ１７３のバックゲート電極が走査線１６４に接続されている。つまり、本変形例に係る有機ＥＬ表示装置２００は、実施の形態１に係る有機ＥＬ表示装置１００と比較して、バイアス配線１６５がないので配線数を削減でき、回路構成を簡素化できる。
【０１６４】
図８は、実施の形態１の変形例に係る有機ＥＬ表示装置２００の動作を示すタイミングチャートである。具体的には、図６に示したｋ行、ｊ列の発光画素２７０の動作を中心に示している。
【０１６５】
まず、時刻ｔ２１において、走査パルスＳＣＡＮ（ｋ）がハイレベルからローレベルへと切り換わることにより、走査トランジスタ１７１及びリセットトランジスタ１７２がオンする。
【０１６６】
ここで、走査パルスＳＣＡＮ（ｋ）のハイレベル電圧ＶＧＨは２０Ｖ、ローレベル電圧ＶＧＬは−５Ｖである。よって、走査パルスＳＣＡＮ（ｋ）がハイレベルからローレベルへと切り換わることにより、駆動トランジスタ１７３のバックゲート電位はＶｂ＝２０ＶからＶｂ＝−５Ｖへと低下する。つまり、駆動トランジスタ１７３の閾値電圧は、最大階調に対応する信号電圧が発光画素２７０に書き込まれても、駆動トランジスタ１７３のドレイン電流が許容電流以下となるような値となる。言い換えると、走査パルスＳＣＡＮ（ｋ）のローレベル電圧ＶＧＬは、最大階調に対応する信号電圧が発光画素２７０に書き込まれた場合にコンデンサ１７４に保持される電圧よりも、駆動トランジスタ１７３の閾値電圧が大きくなるような電圧である。
【０１６７】
つまり、本変形例に係る有機ＥＬ表示装置２００は、実施の形態１に係る有機ＥＬ表示装置１００のように、駆動トランジスタ１７３のバックゲートの電位を所定のバイアス電位にするためのバイアス配線１６５を設けず、走査線１６４に供給される走査パルスＳＣＡＮ（ｋ）のローレベル電圧ＶＧＬを所定のバイアス電位として利用している。
【０１６８】
次に、時刻ｔ２２において、走査パルスＳＣＡＮ（ｋ）がローレベルからハイレベルへと切り換わることにより、走査トランジスタ１７１及びリセットトランジスタ１７２がオフする。
【０１６９】
つまり、時刻ｔ２１〜ｔ２２は信号電圧の書き込み期間である。この信号電圧の書き込み期間において、駆動トランジスタ１７３のバックゲートに供給される電圧は継続して走査パルスＳＣＡＮ（ｋ）のローレベル電圧ＶＧＬであるので、最大階調に対応する信号電圧をコンデンサ１７４の第１電極に供給しても駆動トランジスタ１７３のドレイン電流Ｉｄが許容電流以下となる。よって、本変形例に係る有機ＥＬ表示装置２００は、実施の形態１に係る有機ＥＬ表示装置１００と同様に、信号電圧の書き込み期間中、コンデンサ１７４の第２電極の電位の変動を防止できる。
【０１７０】
ところで、時刻ｔ２２において、走査パルスＳＣＡＮ（ｋ）のハイレベル電圧（ＶＧＨ＝２０Ｖ）が供給された場合の、駆動トランジスタ１７３のバックゲート電位Ｖｂは２０Ｖとなる。実施の形態１において述べたように、発光素子１７５が最大階調で発光している場合の駆動トランジスタ１７３のソース電位は６Ｖであるので、発光素子１７５が最大階調で発光している場合の駆動トランジスタ１７３のバックゲート−ソース間電圧Ｖｂｓは１４Ｖとなる。よって、図３に示したＶｇｓ−Ｉｄ特性より、駆動トランジスタ１７３に要求される条件である（条件ｉ）最大階調での発光時に、最大階調に対応したドレイン電流を発光素子１７５に供給する、を満たすことができる。
【０１７１】
つまり、本変形例に係る有機ＥＬ表示装置２００は、走査線１６４に供給される走査パルスＳＣＡＮ（ｋ）のハイレベル電圧ＶＧＨを、最大階調に対応したドレイン電流Ｉｄを流すバックゲート−ソース間電圧を得るためのバックゲート電位として利用している。
【０１７２】
次に、時刻ｔ２３において、時刻ｔ２１と同様に、走査パルスＳＣＡＮ（ｋ）がハイレベルからローレベルへと切り換わることにより、走査トランジスタ１７１及びリセットトランジスタ１７２がオンする。また、駆動トランジスタ１７３のバックゲート電位はＶｂ＝２０ＶからＶｂ＝−５Ｖへと低下する。
【０１７３】
上述した時刻ｔ２１〜ｔ２３は、有機ＥＬ表示装置１００の１フレーム期間に相当し、時刻ｔ２３以降も時刻ｔ２１〜ｔ２３と同様の動作が繰り返し実行される。
【０１７４】
以上のように、本変形例に係る有機ＥＬ表示装置２００は、実施の形態１に係る有機ＥＬ表示装置１００と比較して、駆動トランジスタ１７３のバックゲートに所定のバイアス電位（ＶＧＬ＝−５Ｖ）を供給している期間と、コンデンサ１７４の第１電極に信号電圧を供給している期間とを同じとし、走査線１６４とバイアス配線１６５とを共通の制御線としてした。つまり、走査線１６４は、実施の形態１と比較してさらに、駆動トランジスタ１７３のバックゲートに接続されている。
【０１７５】
（実施の形態２）
実施の形態２に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１００とほぼ同じであるが、一の行に対応して配置された基準電源線と、当該一の行の前の行に対応して配置されたバイアス配線とが共用されている点が異なる。以下、本実施の形態に係る有機ＥＬ表示装置について、実施の形態１に係る有機ＥＬ表示装置１００と異なる点を中心に述べる。
【０１７６】
図９は、実施の形態２に係る有機ＥＬ表示装置の構成を示すブロック図である。
【０１７７】
同図に示す有機ＥＬ表示装置３００は、図１に示す有機ＥＬ表示装置１００と比較して、一の行に配置された複数の発光画素３７０が前の行の発光画素３７０に対応して配置されたバイアス配線１６５と接続されている点と、基準電圧Ｖｒｅｆを供給する基準電源１４０を備えない点と、ダミーバイアス配線３６５を備える点とが異なる。また、有機ＥＬ表示装置３００は、表示パネル１６０に代わり、複数の発光画素３７０が配置された表示部３８０を含む表示パネル３６０を備える。
【０１７８】
ダミーバイアス配線３６５は、複数の発光画素３７０の最前行に配置された発光画素３７０に接続され、バイアス配線１６５と同様にバイアス電圧制御回路１３０により、バックゲートパルスＢＧ（１）を１水平期間早めたバックゲートパルスＢＧ（０）が供給される。
【０１７９】
図１０は、図９に示した発光画素３７０の詳細な回路構成を示す回路図である。なお、同図に示す発光画素３７０はｋ行ｊ列に設けられた発光画素３７０であり、同図には、ｋ−１行ｊ列の発光画素３７０の構成の一部と、ｋ＋１行ｊ列の発光画素３７０の構成の一部も示されている。
【０１８０】
同図に示す発光画素３７０は、図２に示す発光画素１７０と比較して、リセットトランジスタ１７２が前の行の発光画素３７０に対応して配置されたバイアス配線１６５に接続されている点と、基準電圧Ｖｒｅｆが供給されている基準電源線１６３を備えない点が異なる。
【０１８１】
言い換えると、一の行に対応して配置された基準電源線と、当該一の行の前の行に対応して配置されたバイアス配線１６５とは共用されている。
【０１８２】
これにより、本実施の形態に係る有機ＥＬ表示装置３００は、実施の形態１に係る有機ＥＬ表示装置１００と比較して、配線本数を削減できるので、回路構成を大幅に簡素化できる。
【０１８３】
ここで、バイアス電圧制御回路１３０から供給されるバックゲートパルスＢＧ（０）〜ＢＧ（ｎ）のハイレベル電圧及びローレベル電圧の電圧値の決定について説明する。
【０１８４】
発光画素３７０の駆動トランジスタ１７３に要求される条件としては、実施の形態１で説明した（条件i）及び（条件ii）が挙げられる。また、最大階調に対応したドレイン電流、書き込み期間の許容電流も、実施の形態１と同様に、それぞれ３μＡ、１００ｐＡとする。
【０１８５】
図１１は、駆動トランジスタ１７３のゲート−ソース間電圧に対するドレイン電流特性（Ｖｇｓ−Ｉｄ特性）の他の一例を示すグラフである。同図に示すＶｇｓ−Ｉｄ特性は、図３に示すＶｇｓ−Ｉｄ特性と比較して、Ｖｇｓの範囲と、バックゲート−ソース間電圧Ｖｂｓが異なる。具体的には、バックゲート−ソース間電圧Ｖｂｓを−２２Ｖ、−１８Ｖ、−１４Ｖ、−１０Ｖ、−６Ｖ、−２Ｖとした場合のＶｇｓ−Ｉｄ特性が示されている。
【０１８６】
以下、図１１に示したＶｇｓ−Ｉｄ特性を用いて、バックゲートパルスＢＧ（０）〜ＢＧ（ｎ）のハイレベル電圧及びローレベル電圧の電圧値の決定について説明する。なお、決定手順は実施の形態１と同じであり、ここでは詳しい説明を省略する。
【０１８７】
まず、発光時のバックゲート−ソース間電圧の特性として、Ｖｂｓ＝−６Ｖを選択する。
【０１８８】
次に、最大階調での発光時のゲート−ソース間電圧を決定する。具体的には、最大階調に対応したドレイン電流Ｉｄは３μＡであるので、上述したようにＶｂｓ＝−６Ｖを選択すると、Ｖｇｓ＝１１．６Ｖと決まる。
【０１８９】
次に、信号電圧の書き込み時に、ドレイン電流Ｉｄを許容電流以下とするようなバックゲート−ソース間電圧Ｖｂｓを選択する。ここで、ドレイン電流Ｉｄは、いかなる階調に対応する信号電圧が発光画素３７０に書き込まれた場合であっても、許容電流以下となることが要求される。Ｖｇｓ＝１１．６Ｖのときにドレイン電流Ｉｄが１００ｐＡ以下となるバックゲート−ソース間電圧Ｖｂｓは、Ｖｂｓ≦−１８Ｖである。したがって、信号電圧書き込み時のバックゲート−ソース間電圧ＶｂｓとしてＶｂｓ＝−１８Ｖを選択する。
【０１９０】
以上のように、発光時のバックゲート−ソース間電圧がＶｂｓ＝−６Ｖ、書き込み時のバックゲート−ソース間電圧がＶｂｓ＝−１８Ｖと決定される。
【０１９１】
ところで上述したように、バックゲートパルスＢＧ（０）〜ＢＧ（ｎ）のハイレベル電圧は、発光時のバックゲート−ソース間電圧にソース電位を足し合わせた電圧である。また、バックゲートパルスＢＧ（０）〜ＢＧ（ｎ）のローレベル電圧は、書き込み時のバックゲート−ソース間電圧にソース電位を足し合わせた電圧である。そこで、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のハイレベル電圧とローレベル電圧を決定するためには、駆動トランジスタ１７３のソース電位を考慮しなければならない。
【０１９２】
図１２Ａは、最大階調での発光時の発光画素３７０の状態を模式的に示す図である。図１２Ｂは、信号電圧書き込み時の発光画素３７０の状態を模式的に示す図である。
【０１９３】
図１２Ａに示す最大階調での発光時に、上述のようにドレイン電流Ｉｄ＝３μＡの場合、駆動トランジスタ１７３のソース電位Ｖｓは６Ｖとなる。ソース電位Ｖｓが６Ｖの場合、図１１に示したＶｂｓ＝−６Ｖ相当の特性を得るためのバックゲート電位Ｖｂは、Ｖｂ＝Ｖｓ＋ＶｂｓよりＶｂ＝０Ｖと決定される。つまり、バックゲートパルスＢＧ（０）〜バックゲートパルスＢＧ（ｎ）のハイレベル電圧は０Ｖと決定される。
【０１９４】
一方、図１２Ｂに示す信号電圧書き込み時には、リセットトランジスタ１７２が導通することにより、駆動トランジスタ１７３のソースはリセットトランジスタ１７２を介して前の行に対応して配置されたバイアス配線１６５と接続されている。よって、駆動トランジスタ１７３のソース電位は、ｋ行の発光画素３７０への信号電圧書き込み期間においてｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５の電位となる。
【０１９５】
ここで、ｋ行の発光画素３７０の信号電圧書き込み期間において、ｋ−１行の発光画素３７０への信号電圧の書き込みは終了しているので、バックゲートパルスＢＧ（ｋ−１）はハイレベルとなっている。つまり、ｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５の電圧は、０Ｖとなっている。
【０１９６】
したがって、ｋ行の発光画素３７０の駆動トランジスタ１７３のソース電位は、０Ｖとなる。ソース電位が０Ｖの場合、図１１に示したＶｂｓ＝−１８Ｖ相当の特性を得るためのバックゲート電位Ｖｂは、Ｖｂ＝Ｖｓ＋ＶｂｓよりＶｂ＝−１８Ｖと決定される。つまり、バックゲートパルスＢＧ（０）〜バックゲートパルスＢＧ（ｎ）のローレベル電圧は−１８Ｖと決定される。
【０１９７】
以上のように、図１１に示したＶｂｓ毎のＶｇｓ−Ｉｄ特性を用いて、（条件i）最大階調での発光時に最大階調に対応した３μＡのドレイン電流を発光素子１７５に供給するようなバックゲート−ソース間電圧Ｖｂｓから、バックゲートパルスＢＧ（０）〜ＢＧ（ｎ）のハイレベル電圧は０Ｖと決定される。また、（条件ii）信号電圧の書き込み時に、発光素子１７５に供給するドレイン電流Ｉｄを許容電流以下とするようなバックゲート−ソース間電圧Ｖｂｓから、バックゲートパルスＢＧ（０）〜ＢＧ（ｎ）のローレベル電圧は−１８Ｖと決定される。つまり、本実施の形態において、バイアス電圧制御回路１３０は、ハイレベル電圧が０Ｖ、ローレベル電圧が−１８Ｖ、振幅が１８ＶのバックゲートパルスＢＧ（０）〜ＢＧ（ｎ）をバイアス配線１６５及びダミーバイアス配線３６５に供給する。
【０１９８】
次に、上述した有機ＥＬ表示装置３００の動作について説明する。
【０１９９】
図１３は、実施の形態２に係る有機ＥＬ表示装置３００の動作を示すタイミングチャートであり、具体的には、図１０に示したｋ行、ｊ列の発光画素３７０の動作を中心に示している。同図において、横軸は時刻を示し、縦方向には上から順に、ｊ列の発光画素３７０のデータ線１６６に供給されるデータ線電圧ＤＡＴＡ（ｊ）、ｋ−１行の発光画素３７０の走査線１６４に供給される走査パルスＳＣＡＮ（ｋ−１）、ｋ−１行の発光画素３７０のバイアス配線１６５に供給されるバックゲートパルスＢＧ（ｋ−１）が示され、さらに、ｋ行及びｋ＋１行の発光画素に供給される走査パルスＳＣＡＮ（ｋ）、バックゲートパルスＢＧ（ｋ）、走査パルスＳＣＡＮ（ｋ＋１）、バックゲートパルスＢＧ（ｋ＋１）が示されている。
【０２００】
ここで、例えば、最大階調の信号電圧に対応するデータ線電圧ＶＤＨを１１．６Ｖ、最低階調の信号電圧に対応するデータ線電圧ＶＤＬを６Ｖとする。また、走査パルスＳＣＡＮ（１）〜ＳＣＡＮ（ｎ）のハイレベル電圧ＶＧＨを２０Ｖ、ローレベル電圧ＶＧＬを−５Ｖとする。また、図１１を用いて決定したように、バックゲートパルスＢＧ（０）〜ＢＧ（ｎ）のハイレベル電圧ＢＧＨを０Ｖ、ローレベル電圧ＢＧＬを−１８Ｖとする。
【０２０１】
時刻ｔ３０より前において、走査パルスＳＣＡＮ（ｋ）及びバックゲートパルスＢＧ（ｋ）はハイレベルであるので、ｋ行の発光画素３７０は直前のフレーム期間の信号電圧に応じて発光している。
【０２０２】
次に、時刻ｔ３０において、バックゲートパルスＢＧ（ｋ）がハイレベルからローレベルへと切り換わることにより、駆動トランジスタ１７３のバックゲート電位はＶｂ＝０ＶからＶｂ＝−１８Ｖへと低下する。よって、最大階調に対応する信号電圧が発光画素３７０に書き込まれた場合にコンデンサ１７４に保持される電圧よりも、駆動トランジスタ１７３の閾値電圧が大きくなるようにする。
【０２０３】
次に、時刻ｔ３１において、走査パルスＳＣＡＮ（ｋ）がハイレベルからローレベルへと切り換わることにより、走査トランジスタ１７１がオンする。これにより、データ線１６６とコンデンサ１７４の第１電極とが導通することにより、コンデンサ１７４の第１電極にデータ線電圧ＤＡＴＡ（ｊ）が供給される。また、このとき、同時にリセットトランジスタ１７２がオンする。これにより、ｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５とコンデンサ１７４の第２電極とが導通する。ｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５にはバックゲートパルスＢＧ（ｋ−１）が供給されている。時刻ｔ３１において、バックゲートパルスＢＧ（ｋ−１）の電位は−１８Ｖであるので、コンデンサ１７４の第２電極の電位は−１８Ｖとなる。
【０２０４】
その後、時刻ｔ３２において、バックゲートパルスＢＧ（ｋ−１）がローレベルからハイレベルへと切り換わることにより、ｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５の電位は−１８Ｖから０Ｖへと切り換わる。よって、コンデンサ１７４の第２電極の電位も−１８Ｖから０Ｖへと切り換わる。
【０２０５】
したがって、実施の形態１と同様に、最大階調に対応する信号電圧が書き込まれた場合であっても、図１１に示すＶｂｓ＝−１８ＶのＶｇｓ−Ｉｄ特性より、ドレイン電流Ｉｄは許容電流以下であるので、書き込み時に第１電源線１６１の電圧降下を十分に抑制できる。これにより、第１電源線１６１の電圧降下の影響を受けずに、コンデンサ１７４に信号電圧に応じた電圧を保持させることができる。
【０２０６】
次に、時刻ｔ３３において走査パルスＳＣＡＮ（ｋ）がローレベルからハイレベルへと切り換わることにより、走査トランジスタ１７１及びリセットトランジスタ１７２がオフする。これにより、コンデンサ１７４は、時刻ｔ３３の直前の電圧を保持する。つまり、コンデンサ１７４は、第１電源線１６１の電圧降下の影響を受けずに信号電圧に応じた電圧を保持する。
【０２０７】
言い換えると、コンデンサ１７４に保持される電圧は、走査パルスＳＣＡＮ（ｋ）をローレベルからハイレベルへと切り換えたときに、コンデンサ１７４の第１電極に供給されている電圧と、コンデンサ１７４の第２電極に供給されている電圧により確定する。よって、本実施の形態に係る有機ＥＬ表示装置３００では、走査パルスＳＣＡＮ（ｋ）がローレベルからハイレベルへと切り換わる時刻ｔ３３に、バックゲートＢＧ（ｋ−１）がハイレベルとなっていることによりｋ−１行の発光画素３７０に対応するバイアス配線１６５の電位が０Ｖであることが必須である。
【０２０８】
次に、時刻ｔ３４において、バックゲートパルスＢＧ（ｋ）がローレベルからハイレベルへと切り換わることにより、駆動トランジスタ１７３のバックゲート電位はＶｂ＝−１８ＶからＶｂ＝０Ｖへと上昇する。よって、駆動トランジスタ１７３の閾値電圧が低下し、信号電圧に対応するコンデンサ１７４に保持された電圧に応じたドレイン電流Ｉｄが供給されることにより、発光素子１７５の発光が開始される。
【０２０９】
その後、時刻ｔ３４〜ｔ３５において、バックゲートパルスＢＧ（ｋ）は、継続してハイレベルであるので、発光素子１７５は継続して発光する。
【０２１０】
次に、時刻ｔ３５において、時刻ｔ３１と同様に、バックゲートパルスＢＧ（ｋ）がハイレベルからローレベルへと切り換わることにより、駆動トランジスタ１７３のバックゲート電位はＶｂ＝０ＶからＶｂ＝−１８Ｖへと低下する。よって、最大階調に対応する信号電圧が発光画素３７０に書き込まれた場合にコンデンサ１７４に保持される電圧よりも、駆動トランジスタ１７３の閾値電圧が大きくなるようにする。
【０２１１】
上述した時刻ｔ３０〜ｔ３５は、有機ＥＬ表示装置３００の１フレーム期間に相当し、時刻ｔ３５以降も時刻ｔ３０〜ｔ３５と同様の動作が繰り返し実行される。
【０２１２】
以上のように、本実施の形態に係る有機ＥＬ表示装置３００は、実施の形態１に係る有機ＥＬ表示装置１００と比較して、ｋ行の発光画素３７０のリセットトランジスタ１７２が基準電源線１６３に代わり、ｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５と接続されている。つまり、ｋ行の発光画素３７０に対応して配置された基準電源線１６３と、ｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５とが共有されている。
【０２１３】
これにより、有機ＥＬ表示装置３００は、有機ＥＬ表示装置１００と比較して、さらに配線数を削減できるので、回路構成を大幅にコンパクトにできる。
【０２１４】
また、有機ＥＬ表示装置３００は、ｋ行の発光画素３７０に対応して配置された走査線１６４に供給される走査パルスＳＣＡＮ（ｋ）をローレベルからハイレベルに切り換えるとき（時刻ｔ３３）に、ｋ-１行の発光画素３７０に対応して配置されたバイアス配線１６５に供給されるバックゲートパルスＢＧ（ｋ−１）をハイレベルとすることで、コンデンサ１７４の第２電極に、実施の形態１に係る有機ＥＬ表示装置１００と同様に、０Ｖを設定する。言い換えると、ｋ−１行に対応して配置された発光画素３７０に含まれる駆動トランジスタ１７３を、ｋ−１行に対応して配置されたバイアス配線１６５を介して所定の基準電圧を供給して導通状態としつつ、ｋ行に配置された発光画素３７０に含まれるコンデンサ１７４の第２電極に、ｋ−１行に対応して配置されたバイアス配線１６５を介して所定の基準電圧Ｖｒｅｆを設定する。
【０２１５】
時刻ｔ３３は、ｋ−１行の発光画素３７０では発光期間であり、一方、ｋ行の発光画素３７０では非発光期間である。そのため、ｋ行の発光画素３７０に含まれるリセットトランジスタ１７２を、図１及び２に示す基準電源線１６３に代わり、ｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５に接続しても、動作上の影響はない。つまり、ｋ−１行の発光画素３７０を非発光期間とする際にバイアス配線１６５を介して所定のバイアス電圧を供給してｋ行の発光画素３７０の駆動トランジスタ１７３を導通状態とするので、ｋ−１行の発光画素３７０の発光期間においてｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５を介して、ｋ行の発光画素３７０のコンデンサ１７４の第２電極に所定の基準電圧Ｖｒｅｆを設定しても動作上の影響はない。
【０２１６】
また、有機ＥＬ表示装置３００は、ｋ−１行に配置された発光画素３７０に含まれる駆動トランジスタ１７３を、ｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５を介して所定のバイアス電圧を供給して非導通状態としつつ、ｋ行に配置された発光画素３７０に含まれるリセットトランジスタ１７２を非導通として、ｋ行に配置された発光画素３７０に含まれるコンデンサ１７４の第２電極に、ｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５を介して所定のバイアス電圧を書き込まない。
【０２１７】
ｋ−１行に配置された発光画素３７０では非発光期間であり、一方、ｋ行に配置された発光画素３７０では発光期間である。そのため、ｋ行の発光画素３７０に含まれるリセットトランジスタ１７２を、図１及び２に示す基準電源線１６３に代わり、ｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５に接続しても、動作上の影響はない。つまり、ｋ行に配置された発光画素３７０に含まれるリセットトランジスタ１７２を非導通として、ｋ行に配置された発光画素３７０に含まれるコンデンサ１７４の第２電極に、ｋ−１行のバイアス配線１６５から所定のバイアス電圧であるＶＧＬ＝−１８Ｖが書き込まないようにすれば、ｋ行に配置されたコンデンサ１７４の第２電極に設定された所定の基準電圧が変動することはない。その結果、ｋ−１行に配置された発光画素３７０の発光に影響を与えることはない。
【０２１８】
（実施の形態２の変形例）
実施の形態２の変形例に係る有機ＥＬ表示装置は、実施の形態２に係る有機ＥＬ表示装置３００とほぼ同じであるが、バックゲートパルスＢＧ（０）〜ＢＧ（ｎ）のローレベルからハイレベルへと切り換わるタイミングが異なる。
【０２１９】
図１４は、本変形例に係る有機ＥＬ表示装置の動作を示すタイミングチャートである。
【０２２０】
同図に示すように、本変形例に係る有機ＥＬ表示装置の動作は、図１３に示す実施の形態２に係る有機ＥＬ表示装置３００の動作と比較して、バックゲートパルスＢＧ（０）〜ＢＧ（ｋ）がローレベルからハイレベルへと切り換わる時刻が異なる。以下、図１３に示す実施の形態２に係る有機ＥＬ表示装置３００の動作と異なる点を中心に説明する。
【０２２１】
時刻ｔ４０は、図１３の時刻ｔ３０に対応し、バックゲートパルスＢＧ（ｋ）がハイレベルからローレベルへと切り換わる。
【０２２２】
次に、時刻ｔ４１において、走査パルスＳＣＡＮ（ｋ）がハイレベルからローレベルへと切り換わることにより、走査トランジスタ１７１がオンする。この時刻ｔ４１において、図１３の時刻ｔ３１と比較して、さらに、ｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５に供給されるバックゲートパルスＢＧ（ｋ−１）がローレベルからハイレベルへと切り換わる。
【０２２３】
次に、時刻ｔ４２において、走査パルスＳＣＡＮ（ｋ）がローレベルからハイレベルへと切り換わり、同時に、バックゲートパルスＢＧ（ｋ）もローレベルからハイレベルへと切り換わる。
【０２２４】
図１３に示す実施の形態２に係る有機ＥＬ表示装置３００の動作タイミングでは、時刻ｔ３１において走査パルスＳＣＡＮ（ｋ）がローレベルとなり信号電圧の書き込みが開始されても、リセットトランジスタ１７２を介して接続されたｋ−１行の発光画素３７０に対応して配置されたバイアス配線１６５に供給されているバックゲートパルスＢＧ（ｋ−１）がローレベルとなっている。そして、バックゲートパルスＢＧ（ｋ−１）は時刻ｔ３２において、ローレベルからハイレベルへと切り換わることにより、ｋ行の発光画素３７０のコンデンサ１７４の第２電極に所定の基準電圧である０Ｖが供給される。言い換えると、時刻ｔ３１〜ｔ３２においては、コンデンサ１７４に信号電圧に対応する電圧を書き込むことはできない。
【０２２５】
つまり、実施の形態２に係る有機ＥＬ表示装置３００では、時刻ｔ３２〜ｔ３３までの時間Δｔ１が実際の信号電圧書き込み期間に相当する。
【０２２６】
これに対し、図１４に示す本変形例に係る有機ＥＬ表示装置では、時刻ｔ４１において走査パルスＳＣＡＮ（ｋ）がハイレベルからローレベルに切り換わるときに、同時にバックゲートパルスＢＧ（ｋ−１）がローレベルからハイレベルへと切り換わるので、時刻ｔ４１からコンデンサ１７４の第２電極に所定の基準電圧である０Ｖが供給される。
【０２２７】
つまり、本変形例に係る有機ＥＬ表示装置では、時刻ｔ４１〜ｔ４２までの時間Δｔ２が実際の信号書き込み期間に相当する。
【０２２８】
走査パルスＳＣＡＮ（ｋ）がローレベルとなっている期間を一定とすると、Δｔ１＜Δｔ２となる。よって、本変形例に係る有機ＥＬ表示装置は、実施の形態２に係る有機ＥＬ表示装置３００と比較して、信号電圧の書き込み期間を長く確保できる。
【０２２９】
以上のように、本変形例に係る有機ＥＬ表示装置は、実施の形態２に係る有機ＥＬ表示装置３００と比較して、走査パルスＳＣＡＮ（ｋ）がハイレベルからローレベルへと切り換わるタイミングと、バックゲートパルスＢＧ（ｋ−１）がローレベルからハイレベルへと切り換わるタイミングとが同時である。
【０２３０】
これにより、本変形例に係る有機ＥＬ表示装置は、実施の形態２に係る有機ＥＬ表示装置３００と比較して、実際の信号電圧の書き込み期間を長く確保できる。
【０２３１】
（実施の形態３）
実施の形態３に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１００と比較してほぼ同じであるが、第１スイッチング素子の一方の端子がデータ線に接続され、第１スイッチング素子の他方の端子がコンデンサの第２電極に接続されている点と、第２スイッチング素子の一方の端子がコンデンサの第１電極に接続され、第２スイッチング素子の他方の端子が第３基準電源線に接続されている点が異なる。以下、本実施の形態に係る有機ＥＬ表示装置について、実施の形態１に係る有機ＥＬ表示装置１００と異なる点を中心に述べる。
【０２３２】
図１５は、本実施の形態に係る有機ＥＬ表示装置が有する発光画素の詳細な回路構成を示す回路図である。
【０２３３】
同図に示す発光画素４７０は、図２に示す実施の形態１に係る有機ＥＬ表示装置が有する発光画素１７０と比較して、走査トランジスタ１７１に代わり走査トランジスタ４７１を有し、リセットトランジスタ１７２に代わりリセットトランジスタ４７２を備える。
【０２３４】
走査トランジスタ４７１は、本実施の形態において本発明の第１スイッチング素子であり、一方の端子がデータ線１６６に接続され、他方の端子がコンデンサ１７４の第２電極に接続され、データ線１６６とコンデンサ１７４の第２電極との導通及び非導通を切り換える。具体的には、走査トランジスタ４７１は、ゲート電極が走査線１６４に接続され、ソース電極及びドレイン電極の一方がデータ線１６６に接続され、ソース電極及びドレイン電極の他方がコンデンサ１７４の第２電極に接続されている。つまり、走査トランジスタ４７１は、図２に示す走査トランジスタ１７１と比較して、書き込み駆動回路１１０から走査線１６４を介してゲート電極に供給される走査パルスＳＣＡＮ（ｋ）に応じてデータ線１６６とコンデンサ１７４の第２電極との導通及び非導通を切り換える点が異なる。
【０２３５】
リセットトランジスタ４７２は、本実施の形態において本発明の第２スイッチング素子であり、一方の端子がコンデンサ１７４の第１電極に接続され、他方の端子が基準電源線１６３に接続され、コンデンサ１７４の第１電極と、基準電源線１６３との導通及び非導通を切り換える。具体的には、リセットトランジスタ４７２は、ゲート電極が走査線１６４を介して書き込み駆動回路１１０に接続され、ソース電極及びドレイン電極の一方が基準電源線１６３に接続され、ソース電極及びドレイン電極の他方がコンデンサ１７４の第１電極に接続されている。つまり、リセットトランジスタ４７２は、図２に示すリセットトランジスタ１７２と比較して、書き込み駆動回路１１０から走査線１６４を介してゲート電極に供給される走査パルスＳＣＡＮ（ｋ）に応じて基準電源線１６３とコンデンサ１７４の第１電極との導通及び非導通を切り換える点が異なる。
【０２３６】
このように、本実施の形態に係る有機ＥＬ表示装置が有する発光画素４７０は、実施の形態１に係る有機ＥＬ表示装置１００が有する発光画素１７０と比較して、コンデンサ１７４の第１電極及び第２電極のうち、駆動トランジスタ１７３のソース電極と接続されている第２電極に、データ線１６６及び走査トランジスタ４７１を介して供給される信号電圧が供給される。一方、駆動トランジスタ１７３のゲート電極と接続されている第１電極には、基準電源線１６３及びリセットトランジスタ４７２を介して供給される基準電圧Ｖｒｅｆが供給される。
【０２３７】
次に、このように構成された発光画素４７０にバイアス電圧制御回路１３０から供給されるバックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のハイレベル電圧及びローレベル電圧の電圧値の決定について説明する。
【０２３８】
発光画素４７０の駆動トランジスタ１７３に要求される条件としては、実施の形態１で説明した（条件i）及び（条件ii）が挙げられる。また、最大階調に対応したドレイン電流、書き込み期間の許容電流も、実施の形態１と同様に、それぞれ３μＡ、１００ｐＡとする。
【０２３９】
ただし、本実施の形態では、コンデンサ１７４の第２電極に信号電圧を書き込むので、実施の形態１と比較して、最大階調の信号電圧に対応するデータ線電圧ＶＤＨと、最低階調の信号電圧に対応するデータ線電圧ＶＤＬの絶対値が反転する。具体的には、ＶＤＨ＝−５・６Ｖ、ＶＤＬ＝０Ｖである。言い換えると、データ線電圧ＤＡＴＡ（ｊ）は、ＶＤＬ＝０Ｖの場合に最大値の０Ｖとなり、ＶＤＨ＝−５．６Ｖの場合に最小値の−５．６Ｖとなる。
【０２４０】
図１６Ａは、最大階調での発光時の発光画素４７０の状態を模式的に示す図である。図１６Ｂは、信号電圧書き込み時の発光画素４７０の状態を模式的に示す図である。
【０２４１】
図１６Ａに示す最大階調での発光時に、上述のようにドレイン電流Ｉｄ＝３μＡの場合、駆動トランジスタ１７３のソース電位Ｖｓは６Ｖとなる。ソース電位Ｖｓが６Ｖの場合、図３に示したＶｂｓ＝８Ｖ相当の特性を得るためのバックゲート電位Ｖｂは、Ｖｂ＝Ｖｓ＋ＶｂｓよりＶｂ＝１４Ｖと決定される。つまり、本実施の形態では、バックゲートパルスＢＧ（１）〜バックゲートパルスＢＧ（ｎ）のハイレベル電圧は１４Ｖと決定される。
【０２４２】
一方、図１６Ｂに示す信号電圧書き込み時には、リセットトランジスタ４７２が導通することにより、駆動トランジスタ１７３のゲートはリセットトランジスタ４７２を介して基準電源線１６３と接続されている。よって、駆動トランジスタ１７３のゲート電位は基準電圧Ｖｒｅｆである０Ｖとなっている。また、駆動トランジスタ１７３のソース電位は、最大階調の信号電圧に対応するので、Ｖｓ＝−５．６Ｖとなっている。ソース電位が−５．６Ｖの場合、図３に示したＶｂｓ＝−４Ｖ相当の特性を得るためのバックゲート電位Ｖｂは、Ｖｂ＝Ｖｓ＋ＶｂｓよりＶｂ＝−９．６Ｖと決定される。つまり、バックゲートパルスＢＧ（１）〜バックゲートパルスＢＧ（ｎ）のローレベル電圧は−９．６Ｖと決定される。
【０２４３】
以上のように、図３に示したＶｂｓ毎のＶｇｓ−Ｉｄ特性を用いて、（条件i）最大階調での発光時に最大階調に対応した３μＡのドレイン電流を発光素子１７５に供給するようなバックゲート−ソース間電圧Ｖｂｓから、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のハイレベル電圧は１４Ｖと決定される。また、（条件ii）信号電圧の書き込み時に、発光素子１７５に供給するドレイン電流Ｉｄを許容電流以下とするようなバックゲート−ソース間電圧Ｖｂｓから、バックゲートパルスＢＧ（１）〜ＢＧ（ｎ）のローレベル電圧は−９．６Ｖと決定される。つまり、本実施の形態において、バイアス電圧制御回路１３０は、ハイレベル電圧が１４Ｖ、ローレベル電圧が−９．６Ｖ、振幅が２３．６ＶのバックゲートパルスＢＧ（１）〜ＢＧ（ｎ）をバイアス配線１６５に供給する。なお、発光画素４７０を有する本実施の形態に係る有機ＥＬ表示装置の動作は、図５に示す有機ＥＬ表示装置１００の動作と同様である。
【０２４４】
以上のように、発光画素４７０を備える本実施の形態に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１００と比較して、コンデンサ１７４の第１電極及び第２電極のうち、駆動トランジスタ１７３のソース電極と接続されている第２電極に、データ線１６６及び走査トランジスタ４７１を介して供給される信号電圧が供給される。一方、駆動トランジスタ１７３のゲート電極と接続されている第１電極には、基準電源線１６３及びリセットトランジスタ４７２を介して供給される基準電圧Ｖｒｅｆが供給される。ここで、所定のバイアス電位である−１０Ｖを駆動トランジスタ１７３のバックゲート電極に印加することにより、駆動トランジスタ１７３の閾値電圧をゲート電極及びソース電極間の電位差よりも大きくすることにより駆動トランジスタ１７３を非導通とし、所定のバイアス電圧を印加している期間内に走査トランジスタ４７１及びリセットトランジスタ４７２を導通して、コンデンサ１７４の第１電極に基準電圧Ｖｒｅｆを設定し、信号電圧をコンデンサ１７４の第２電極に供給する。
【０２４５】
これにより、実施の形態３に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１００と同様の効果を奏する。
【０２４６】
なお、本実施の形態では、コンデンサ１７４の第２電極へ信号電圧を供給するときに、データ線１６６から供給される信号電圧の最大値は第１電源線１６１の電位以下とする。これにより、コンデンサ１７４の第２電極に信号電圧を供給しているときに、発光素子１７５のアノードの電位はカソードの電位以下となるので、基準電源線１６３から発光素子１７５に流れる電流を防止できる。
【０２４７】
その結果、信号電圧を書き込んでいる期間に不要な発光が生じてコントラストが低下することを防ぐことができる。なお、上記説明では信号電圧を−５．６Ｖ〜０Ｖ、第１電源線１６１の電位を０Ｖとして説明したが、信号電圧は第１電源線１６１の電位以下であればよく、上記の例に限らない。
【０２４８】
（実施の形態３の変形例）
本変形例に係る有機ＥＬ表示装置が有する発光画素は、実施の形態３に係る有機ＥＬ表示装置が有する発光画素４７０とほぼ同じであるが、リセットトランジスタ４７２のソース及びドレインの一方が基準電源線１６３に代わり、前の行の発光画素５７０に対応して配置されたバイアス配線１６５に接続されている点が異なる。つまり、本変形例に係る有機ＥＬ表示装置は、実施の形態２に係る有機ＥＬ表示装置３００と実施の形態３に係る有機ＥＬ表示装置との組み合わせである。
【０２４９】
図１７は、本変形例に係る有機ＥＬ表示装置が有する発光画素５７０の詳細な構成を示す回路図である。
【０２５０】
同図に示すように、発光画素５７０が有するリセットトランジスタ４７２は、図１０に示したリセットトランジスタ１７２と同様に、前の行の発光画素５７０に対応して配置されたバイアス配線１６５に接続されている。
【０２５１】
次に、このように構成された発光画素５７０にバイアス電圧制御回路１３０から供給されるバックゲートパルスＢＧ（０）〜ＢＧ（ｎ）のハイレベル電圧及びローレベル電圧の電圧値の決定について説明する。
【０２５２】
発光画素５７０の駆動トランジスタ１７３に要求される条件としては、実施の形態１で説明した（条件i）及び（条件ii）が挙げられる。また、最大階調に対応したドレイン電流、書き込み期間の許容電流も、実施の形態１と同様に、それぞれ３μＡ、１００ｐＡとする。
【０２５３】
また、最大階調の信号電圧に対応するデータ線電圧ＶＤＨと、最低階調の信号電圧に対応するデータ線電圧ＶＤＬは、実施の形態２と正負が反転した電圧であるＶＤＨ＝−１１・６Ｖ、ＶＤＬ＝−６Ｖとする。
【０２５４】
図１８Ａは、最大階調での発光時の発光画素５７０の状態を模式的に示す図である。図１８Ｂは、信号電圧書き込み時の発光画素５７０の状態を模式的に示す図である。
【０２５５】
図１８Ａに示す最大階調での発光時に、上述のようにドレイン電流Ｉｄ＝３μＡの場合、駆動トランジスタ１７３のソース電位Ｖｓは６Ｖとなる。ソース電位Ｖｓが６Ｖの場合、図１１に示したＶｂｓ＝−６Ｖ相当の特性を得るためのバックゲート電位Ｖｂは、Ｖｂ＝Ｖｓ＋ＶｂｓよりＶｂ＝０Ｖと決定される。つまり、本実施の形態では、バックゲートパルスＢＧ（０）〜バックゲートパルスＢＧ（ｎ）のハイレベル電圧は０Ｖと決定される。
【０２５６】
一方、図１８Ｂに示す信号電圧書き込み時には、リセットトランジスタ４７２が導通することにより、駆動トランジスタ１７３のゲートはリセットトランジスタ４７２を介して前の行に対応して配置されたバイアス配線１６５と接続されている。よって、駆動トランジスタ１７３のゲート電位は、ｋ行の発光画素５７０への信号電圧書き込み期間においてｋ−１行の発光画素５７０に対応して配置されたバイアス配線１６５の電位となる。
【０２５７】
ここで、ｋ行の発光画素５７０の信号電圧書き込み期間において、ｋ−１行の発光画素５７０への信号電圧の書き込みは終了しているので、バックゲートパルスＢＧ（ｋ−１）はハイレベルとなっている。つまり、ｋ−１行の発光画素５７０に対応して配置されたバイアス配線１６５の電位は、０Ｖとなっている。
【０２５８】
したがって、ｋ行の発光画素５７０の駆動トランジスタ１７３のゲート電位は、０Ｖとなる。ソース電位が−１１．６Ｖの場合、図１１に示したＶｂｓ＝−１８Ｖ相当の特性を得るためのバックゲート電位Ｖｂは、Ｖｂ＝Ｖｓ＋ＶｂｓよりＶｂ＝−２９．６Ｖと決定される。つまり、バックゲートパルスＢＧ（０）〜バックゲートパルスＢＧ（ｎ）のローレベル電圧は−２９．６Ｖと決定される。つまり、本変形例において、バイアス電圧制御回路１３０は、ハイレベル電圧が０Ｖ、ローレベル電圧が−２９．６Ｖ、振幅が２９．６ＶのバックゲートパルスＢＧ（０）〜ＢＧ（ｎ）をバイアス配線１６５及びダミーバイアス配線３６５に供給する。
【０２５９】
なお、発光画素５７０を有する本変形例に係る有機ＥＬ表示装置の動作は、図１３に示す実施の形態２に係る有機ＥＬ表示装置の動作、又は、図１４に示す実施の形態２の変形例に係る有機ＥＬ表示装置の動作と同様である。
【０２６０】
以上のように、発光画素５７０を備える実施の形態３の変形例に係る有機ＥＬ表示装置は、実施の形態３に係る有機ＥＬ表示装置と比較して、ｋ行の発光画素５７０のリセットトランジスタ４７２が基準電源線１６３に代わり、ｋ−１行の発光画素５７０に対応して配置されたバイアス配線１６５と接続されている。つまり、ｋ行の発光画素５７０に対応して配置された基準電源線１６３と、ｋ−１行の発光画素５７０に対応して配置されたバイアス配線１６５とが共有されている。
【０２６１】
これにより、本変形例に係る有機ＥＬ表示装置は、実施の形態３に係る有機ＥＬ表示装置と比較して、さらに配線数を削減できるので、回路構成を大幅にコンパクトにできる。
【０２６２】
以上、本発明の実施の形態及び変形例に基づいて説明したが、本発明は、これら実施の形態及び変形例に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態及び変形例に施したものや、異なる実施の形態及び変形例における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【０２６３】
例えば、上記説明では、走査トランジスタ及びリセットトランジスタをゲート電極に印加されているパルスがローレベルのときに導通するＰ型トランジスタとし、駆動トランジスタをゲート電極に印加されているパルスがハイレベルのときにオンするＮ型トランジスタとしたが、これらを逆の極性のトランジスタで構成し、走査線１６４及びバイアス配線１６５の極性を反転させて、例えば図１９Ａ及び図１９Ｂに示すような回路構成としてもよい。
【０２６４】
駆動トランジスタ１７３をＰ型トランジスタで実現して図１９Ａのような回路構成とする場合、第３電源線から供給される所定の基準電位Ｖｒｅｆは、第１電源線の電位以上が望ましい。これにより、駆動トランジスタ１７３をＰ型トランジスタとした場合でも、コンデンサ１７４の第２電極に基準電位Ｖｒｅｆを設定しているときに、発光素子１７５のアノードの電位は発光素子のカソードの電位以下となるので、発光素子１７５から基準電源線１６３に流れる電流を防止できる。
【０２６５】
一方、駆動トランジスタ１７３をＰ型トランジスタで実現して図１９Ｂのような回路構成とする場合、データ線１６６から供給される信号電圧の最小値は第１電源線の電位以上が望ましい。これにより、信号電圧の書き込み中に発光素子１７５からデータ線１６６に流れる電流を防止できる。よって、信号電圧の書き込み中に、発光素子１７５を確実に消光できる。
【０２６６】
また、駆動トランジスタ１７３の極性は、走査トランジスタ１７１及びリセットトランジスタ１７２の極性と同じでもよい。
【０２６７】
また、駆動トランジスタ、走査トランジスタ及びリセットトランジスタは、ＴＦＴであるとしたが、例えば接合型の電界効果トランジスタであってもよい。また、これらのトランジスタは、ベース、コレクタ及びエミッタを有するバイポーラトランジスタであってもよい。
【０２６８】
また、上記各実施の形態では、基準電源１４０と直流電源１５０とを別としたが、基準電源１４０及び直流電源１５０に代わり、複数の電圧を出力する１つの電源を設けてもよい。
【０２６９】
また、上記各実施の形態では、第１電源線１６１をグランド線としたが、第１電源線１６１が直流電源１５０に接続され、０Ｖ以外の電位（例えば、１Ｖ）が供給されてもよい。さらに、この第１電源線１６１は、網目状に形成されていても、ベタ膜状に形成されていてもよい。
【０２７０】
また、第２電源線１６２は網目状に形成されていても（二次元配線）、走査線の配線方向及びデータ線の配線方向のいずれか１方と平行な方向に形成されていても（一次元配線）、ベタ膜状に形成されていてもよい。
【０２７１】
また、上記各実施の形態では、走査トランジスタ及びリセットトランジスタは、共通の走査線を介して供給される走査パルスＳＣＡＮ（１）〜ＳＣＡＮ（ｎ）により導通及び非導通が切り換えられていたが、走査トランジスタの導通及び非導通を制御する信号を供給するための配線である第１走査線と、リセットトランジスタの導通及び非導通を制御する信号を供給するための配線である第２走査線とを、独立に設けてもよい。
【０２７２】
また、例えば、本発明に係る有機ＥＬ表示装置は、図２０に記載されたような薄型フラットＴＶに内蔵される。本発明に係る有機ＥＬ表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。
【産業上の利用可能性】
【０２７３】
本発明は、とりわけアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
【符号の説明】
【０２７４】
１００、２００、３００    有機ＥＬ表示装置
１１０    書き込み駆動回路
１２０    データ線駆動回路
１３０    バイアス電圧制御回路
１４０    基準電源
１５０    直流電源
１６０、２６０、３６０    表示パネル
１６１    第１電源線
１６２    第２電源線
１６３    基準電源線
１６４    走査線
１６５    バイアス配線
１６６    データ線
１７０、２７０、３７０、４７０、５７０    発光画素
１７１、４７１    走査トランジスタ
１７２、４７２    リセットトランジスタ
１７３    駆動トランジスタ
１７４    コンデンサ
１７５    発光素子
１８０、２８０、３８０    表示部
１９０    基幹電源線
３６５    ダミーバイアス配線
【図１】
0005560206.tif 000002
【図２】
0005560206.tif 000003
【図３】
0005560206.tif 000004
【図４Ａ】
0005560206.tif 000005
【図４Ｂ】
0005560206.tif 000006
【図５】
0005560206.tif 000007
【図６】
0005560206.tif 000008
【図７】
0005560206.tif 000009
【図８】
0005560206.tif 000010
【図９】
0005560206.tif 000011
【図１０】
0005560206.tif 000012
【図１１】
0005560206.tif 000013
【図１２Ａ】
0005560206.tif 000014
【図１２Ｂ】
0005560206.tif 000015
【図１３】
0005560206.tif 000016
【図１４】
0005560206.tif 000017
【図１５】
0005560206.tif 000018
【図１６Ａ】
0005560206.tif 000019
【図１６Ｂ】
0005560206.tif 000020
【図１７】
0005560206.tif 000021
【図１８Ａ】
0005560206.tif 000022
【図１８Ｂ】
0005560206.tif 000023
【図１９Ａ】
0005560206.tif 000024
【図１９Ｂ】
0005560206.tif 000025
【図２０】
0005560206.tif 000026