(57)【特許請求の範囲】
【請求項１】
シフトレジスタ回路を有し、
前記シフトレジスタ回路は、第１乃至第４のトランジスタを有し、
前記第１乃至第４のトランジスタは、同じ極性であり、
前記第１及び第２のトランジスタのそれぞれは、酸化物半導体と、ゲート電極と、ゲート絶縁層と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートには、第１の信号が入力され、
前記第４のトランジスタのゲートには、第２の信号が入力され、
前記第１の信号の振幅電圧は、前記第１のトランジスタのソース又はドレインの他方と前記第２のトランジスタのソース又はドレインの他方との電位差よりも大きい値を有し、
前記第２の信号の振幅電圧は、前記第１のトランジスタのソース又はドレインの他方と前記第２のトランジスタのソース又はドレインの他方との電位差よりも大きい値を有することを特徴とする半導体装置。
【請求項２】
シフトレジスタ回路を有し、
前記シフトレジスタ回路は、第１乃至第５のトランジスタを有し、
前記第１乃至第５のトランジスタは、同じ極性であり、
前記第１及び第２のトランジスタのそれぞれは、酸化物半導体と、ゲート電極と、ゲート絶縁層と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートには、第１の信号が入力され、
前記第４のトランジスタのゲートには、第２の信号が入力され、
前記第５のトランジスタのゲートには、前記第２の信号が入力され、
前記第１の信号の振幅電圧は、前記第１のトランジスタのソース又はドレインの他方と前記第２のトランジスタのソース又はドレインの他方との電位差よりも大きい値を有し、
前記第２の信号の振幅電圧は、前記第１のトランジスタのソース又はドレインの他方と前記第２のトランジスタのソース又はドレインの他方との電位差よりも大きい値を有することを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記酸化物半導体は、結晶を有することを特徴とする半導体装置。
【請求項４】
駆動回路と、
画素と、を有し、
前記駆動回路は、請求項１乃至請求項３のいずれか一項に記載の半導体装置を有することを特徴とする表示装置。
【請求項５】
表示部と、
操作キー、受像部、筐体又はキーボードと、を有し、
前記表示部は、請求項４に記載の表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路（シフトレジスタ回路ともいう）に関する。または、画素部と同じ基
板に形成される駆動回路を有する表示装置に関する。または、当該表示装置を具備する電
子機器に関する。
【背景技術】
【０００２】
表示装置は、液晶テレビなどの大型表示装置の普及に伴い、より付加価値の高い製品が求
められており、開発が進められている。特に、チャネル領域が非晶質半導体、特に酸化物
半導体によって構成される薄膜トランジスタ（ＴＦＴ）を用いて、画素部と同じ基板に走
査線駆動回路などの駆動回路を構成する技術は、活発に開発が進められている。
【０００３】
駆動回路の構成としては、例えば特許文献１（第２図等参照）に記載のスタティック型の
シフトレジスタ回路がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６４−８９８１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スタティック型のシフトレジスタ回路では、スイッチとして機能する薄膜トランジスタ、
及びインバータ回路（反転回路ともいう）によって構成される。薄膜トランジスタ、及び
インバータ回路を構成するトランジスタに、酸化物半導体を半導体層に用いることは、電
界効果移動度が高いといった電気的特性に優れているといった点で、採用することの利点
が大きい。一方で、酸化物半導体は外因性の不純物が添加されなくても、酸素が抜けた空
孔欠陥によりしきい値電圧の変動が生じ、酸化物半導体を半導体層に用いる薄膜トランジ
スタが、ディプレッション型（ノーマリーオンともいう）になることもある。
【０００６】
そこで本発明の一態様は、チャネルが酸化物半導体によって構成される等によりノーマリ
ーオンとなった薄膜トランジスタを単極性の駆動回路に用いる際、回路内の誤動作を低減
できる駆動回路を提供することを課題の一とする。
【課題を解決するための手段】
【０００７】
本発明の一態様は、第１のトランジスタ及び第２のトランジスタを有するインバータ回
路と、第３のトランジスタを有するスイッチと、を含むスタティックのシフトレジスタ回
路を有し、前記第１のトランジスタ乃至前記第３のトランジスタは、酸化物半導体を有す
る半導体層を有し、且つディプレッション型のトランジスタであり、前記第３のトランジ
スタを駆動するクロック信号の振幅電圧は、前記インバータ回路を駆動するための電源電
圧より大きい駆動回路である。
【０００８】
本発明の一態様は、第１のトランジスタ及び第２のトランジスタを有するインバータ回路
と、第３のトランジスタを有するスイッチと、を含むスタティックのシフトレジスタ回路
と、前記シフトレジスタ回路の出力端子にはデマルチプレクサ回路を有し、前記第１のト
ランジスタ乃至前記第３のトランジスタは、酸化物半導体を有する半導体層を有し、且つ
ディプレッション型のトランジスタであり、前記第１のトランジスタを駆動するクロック
信号の振幅電圧は、前記インバータ回路を駆動するための電源電圧より大きく、前記デマ
ルチプレクサ回路の出力端子には、当該出力端子の電位を固定するための第４のトランジ
スタはそれぞれ設けられている駆動回路である。
【０００９】
本発明の一態様において、前記クロック信号は、第１のクロック信号、及び第２のクロッ
ク信号であり、前記第２のクロック信号は、前記第１のクロック信号の反転信号である駆
動回路でもよい。
【００１０】
本発明の一態様において、前記第１のトランジスタのＬ／Ｗ比は、前記第２のトランジス
タのＬ／Ｗ比より大きい駆動回路でもよい。
【００１１】
本発明の一態様において、前記第１のトランジスタの半導体層の膜厚は、前記第２のトラ
ンジスタの半導体層の膜厚より大きい駆動回路でもよい。
【００１２】
本発明の一態様において、前記デマルチプレクサ回路を構成する第５のトランジスタのＬ
／Ｗ比は、前記第４のトランジスタのＬ／Ｗ比より小さい駆動回路でもよい。
【００１３】
本発明の一態様において、前記第４のトランジスタは、ゲートは高電源電位が供給される
配線に電気的に接続され、第１端子は低電源電位が供給される配線に電気的に接続され、
第２端子は前記デマルチプレクサ回路の出力端子に電気的に接続されている駆動回路でも
よい。
【００１４】
本発明の一態様において、前記第１乃至前記第４のトランジスタは、ｎチャネル型のトラ
ンジスタである駆動回路でもよい。
【発明の効果】
【００１５】
本発明の一態様により、チャネルが酸化物半導体によって構成される等によりノーマリー
オンとなった薄膜トランジスタを単極性の駆動回路に用いる際、回路内の誤動作を低減で
きる駆動回路を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】駆動回路の一例を示す図。
【図２】インバータ回路、スイッチ、各信号の波形の一例を示す図。
【図３】インバータ回路の上面図の一例を示す図。
【図４】駆動回路の一例を示す図。
【図５】駆動回路の一例を示す図。
【図６】駆動回路のタイミングチャートの一例を示す図。
【図７】インバータ回路の上面図の一例を示す図。
【図８】インバータ回路の断面図の一例を示す図。
【図９】表示装置の一例を示す図。
【図１０】電子機器の一例を示す図。
【図１１】駆動回路の一例を示す図。
【図１２】駆動回路のタイミングチャートの一例を示す図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本
発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【００１８】
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、明
瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定
されない。
【００１９】
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは２以上の自然数）という用語
は、構成要素の混同を避けるために付したものであり、数的に限定するものではないこと
を付記する。
【００２０】
（実施の形態１）
本実施の形態では、まず、複数段のパルス出力回路を有するスタティック型のシフトレ
ジスタ回路である駆動回路の構成について図面を参照して説明する。本実施の形態で示す
駆動回路では、スイッチとして機能する薄膜トランジスタ、及びインバータ回路（反転回
路ともいう）によって構成される。
【００２１】
本実施の形態で示す駆動回路１００は、第１のクロック信号（ＣＬＫ１）を供給する配
線１０１、第２のクロック信号（ＣＬＫ２）を供給する配線１０２、複数段にわたって設
けられるパルス出力回路１０３、スタートパルス（ＳＰ、前段信号、または入力信号とも
いう）を供給する配線１０４を有している。また、本実施の形態の駆動回路は、一例とし
て、ｏｕｔ１乃至ｏｕｔＮ列分のパルス信号を出力するものとして説明する。なお、他に
も走査方向を切り替えるための走査方向切り替え信号等を入力する構成としても良い。ま
た本実施の形態では、クロック信号として第１のクロック信号（ＣＬＫ１）、第２のクロ
ック信号（ＣＬＫ２）の２相のクロック信号により駆動する例を示すが、２相以外のクロ
ック信号の入力により駆動回路を駆動する構成としてもよい。
【００２２】
図１（Ａ）に示す駆動回路がゲート線側駆動回路であれば、例えば、バッファ回路等がパ
ルス出力回路の各出力端子に設けられる構成となる。また図１（Ａ）に示す駆動回路が信
号線側駆動回路であれば、例えば、映像信号をサンプリングするためのサンプリングスイ
ッチ、ラッチ回路等がパルス出力回路の各出力端子に設けられる構成となる。
【００２３】
なお駆動回路１００を構成する各トランジスタの半導体層には、酸化物半導体を用いるこ
とが好適である。酸化物半導体をトランジスタの半導体層として用いることにより、アモ
ルファスシリコン等のシリコン系半導体材料と比較して電界効果移動度を高めることが出
来る。なお酸化物半導体としては、例えば、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）
なども用いることができる。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
【００２４】
なお酸化物半導体としてＩｎＭＯ３（ＺｎＯ）ｘ（ｘ＞０）で表記される薄膜を用いるこ
とができる。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン
（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例
えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の
上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれ
る金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属
の酸化物が含まれているものがある。例えば、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−
Ｏ系非単結晶膜を用いることができる。
【００２５】
酸化物半導体（ＩｎＭＯ３（ＺｎＯ）ｘ（ｘ＞０）膜）としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非
単結晶膜のかわりに、Ｍを他の金属元素とするＩｎＭＯ３（ＺｎＯ）ｘ（ｘ＞０）膜を用
いてもよい。また、酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−
Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ
−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。
【００２６】
なお、薄膜トランジスタは、ゲート端子と、ドレイン端子と、ソース端子とを含む少なく
とも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有
しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る
。本明細書においては、高電源電位Ｖｄｄを供給するための配線側に接続される端子をド
レイン端子、低電源電位Ｖｓｓが供給される側に接続される端子をソース端子として説明
することとする。なお、ソース端子とドレイン端子を、第１端子、第２端子と表記する場
合がある。
【００２７】
なお、薄膜トランジスタの構成は、様々な形態をとることができ、特定の構成に限定され
ない。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。
【００２８】
また、チャネル領域の上下にゲート電極が配置されている構造を適用することができる。
なお、チャネル領域の上下にゲート電極が配置される構成にすることにより、複数の薄膜
トランジスタが並列に接続されたような構成とすることも可能である。
【００２９】
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接
続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続さ
れている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回
路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係
、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続
関係以外のものも含むものとする。
【００３０】
次いで、パルス出力回路１０３の構成について図１（Ｂ）に示す。パルス出力回路１０３
は、一例として、スタートパルスＳＰが入力される端子に接続された第１のスイッチ１１
１と、第１のスイッチ１１１を介して入力される信号を反転して出力する第１のインバー
タ回路１１２と、第１のインバータ回路１１２で反転された信号を反転して出力する第２
のインバータ回路１１３と、第２のインバータ回路１１３で反転された信号が入力される
端子に接続された第２のスイッチ１１４と、第１のインバータ回路１１２で反転された信
号が出力される端子に接続された第３のスイッチ１１５と、第３のスイッチ１１５を介し
て入力される信号を反転して出力する第３のインバータ回路１１６と、第３のインバータ
回路１１６で反転された信号を反転して出力する第４のインバータ回路１１７と、第４の
インバータ回路１１７で反転された信号が入力される端子に接続された第４のスイッチ１
１８と、で構成される。図１（Ｂ）に示した回路図において、点線で示したブロックが１
段分のパルス信号を出力するパルス出力回路１０３であり、図１（Ａ）のシフトレジスタ
は、Ｎ段（Ｎは２以上の自然数）のパルス出力回路によって構成されている。Ｎ段のパル
ス出力回路からは、それぞれの第３のインバータ回路１１６の出力端子より、出力信号ｏ
ｕｔ１乃至ｏｕｔＮが出力される。
【００３１】
なお、上記説明した第１のスイッチ１１１及び第４のスイッチ１１８では、第１のクロッ
ク信号ＣＬＫ１によってオン（導通）またはオフ（非導通）が制御され、第２のスイッチ
１１４及び第３のスイッチ１１５では、第２のクロック信号ＣＬＫ２によってオンまたは
オフが制御されるように、配線１０１または配線１０２と接続される。
【００３２】
次いで、図１（Ｂ）に用いる第１のインバータ回路１１２乃至第４のインバータ回路１１
７の回路構成について、図２に一例を示す。半導体層を酸化物半導体で構成することによ
り、図２（Ａ）、（Ｂ）に示すように単極性の薄膜トランジスタで構成されるインバータ
回路となる。図２（Ａ）に示すインバータ回路１２０は、第１のトランジスタ１２１、第
２のトランジスタ１２３で構成されている。第１のトランジスタ１２１は、第１端子（こ
こではドレイン端子）が高電源電位Ｖｄｄを供給する配線１２２に接続され、第２端子（
ここではソース端子）が第１のトランジスタ１２１のゲートに接続され、当該端子がイン
バータ回路１２０の出力端子となる。また第２のトランジスタ１２３は、第１端子（ここ
ではドレイン端子）が第１のトランジスタ１２１の第２端子及びゲートに接続され、第２
端子（ここではソース端子）が低電源電位Ｖｓｓを供給する配線１２４に接続され、ゲー
トがインバータ回路１２０の入力端子となる。
【００３３】
また、図２（Ａ）とは異なる構成のインバータ回路について図２（Ｂ）に示す。図２（Ｂ
）に示すインバータ回路１３０は、第１のトランジスタ１３１、第２のトランジスタ１３
２で構成されている。第１のトランジスタ１３１は、第１端子（ここではドレイン端子）
が高電源電位Ｖｄｄを供給する配線１２２及び第１のトランジスタ１３１のゲートに接続
され、第２端子（ここではソース端子）がインバータ回路１３０の出力端子となる。また
第２のトランジスタ１３２は、第１端子（ここではドレイン端子）が第１のトランジスタ
１３１の第２端子に接続され、第２端子（ここではソース端子）が低電源電位Ｖｓｓを供
給する配線１２４に接続され、ゲートがインバータ回路１３０の入力端子となる。
【００３４】
なお高電源電位とは、基準電位より高い電位のことであり、低電源電位とは基準電位以下
の電位のことをいう。なお高電源電位及び低電源電位ともに、トランジスタが動作できる
程度の電位、すなわち高電源電位がゲートに印加されることで理想的なトランジスタ（し
きい値電圧が’０Ｖ’）がオン状態となり、低電源電位が印加されることで理想的なトラ
ンジスタがオフ状態となる電位であることが望ましい。
【００３５】
なお、電圧とは、ある電位と、基準電位との電位差のことを示す場合が多い。よって、電
圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。
【００３６】
次いで、図１（Ｂ）に用いる第１のスイッチ１１１乃至第４のスイッチ１１８の回路構成
について、一例を示す。図２（Ｃ）に示すようにスイッチは、半導体層が酸化物半導体で
構成されるトランジスタ１４０（第３のトランジスタということもある）で構成される。
図２（Ｃ）に示すスイッチとして機能するトランジスタ１４０は、第１端子（ソース端子
またはドレイン端子の一方）がスイッチの入力端子ＩＮとなり、第２端子（ソース端子ま
たはドレイン端子の他方）がスイッチの出力端子ＯＵＴとなり、ゲートには配線１０１ま
たは配線１０２より供給される第１のクロック信号ＣＬＫ１または第２のクロック信号Ｃ
ＬＫ２（図２（Ｃ）では一例として第１のクロック信号ＣＬＫ１を示す）によりオン又は
オフが制御される。
【００３７】
次いで、図２（Ａ）乃至（Ｃ）で示す各回路に入力される高電源電位Ｖｄｄ、低電源電位
Ｖｓｓ、及び第１のクロック信号ＣＬＫ１の電圧の振幅について模式的に示した図を図２
（Ｄ）に示す。図２（Ｄ）には、縦軸に電位について示し、波形１４１は、第１のクロッ
ク信号ＣＬＫ１について示したものであり、波形１４２は高電源電位Ｖｄｄについて示し
たものであり、波形１４３は低電源電位Ｖｓｓについて示したものであり、波形１４４は
スタートパルスＳＰについて示したものである。
【００３８】
また図２（Ｅ）では、第１のクロック信号ＣＬＫ１の電圧の振幅の代わりに、第２のクロ
ック信号ＣＬＫ２の電圧の振幅を示した図に相当する。図２（Ｅ）には、図２（Ｄ）と同
様に、縦軸に電位について示し、波形１４５は、第２のクロック信号ＣＬＫ２について示
したものであり、波形１４２は高電源電位Ｖｄｄについて示したものであり、波形１４３
は低電源電位Ｖｓｓについて示したものであり、波形１４４はスタートパルスＳＰについ
て示したものである。なお第２のクロック信号ＣＬＫ２は、第１のクロック信号ＣＬＫ１
の反転信号に相当する。
【００３９】
図２（Ｄ）、（Ｅ）で示すように、第１のクロック信号ＣＬＫ１、及び第２のクロック信
号ＣＬＫ２の電圧振幅は、Ｈレベル信号ＶＨからＬレベル信号ＶＬとなる。また高電源電
位Ｖｄｄの電位、低電源電位Ｖｓｓの電位、及びスタートパルスＳＰの電圧振幅は、Ｌレ
ベル信号ＶＬより大きいＶｓｓからＨレベル信号ＶＨより小さいＶｄｄとなる。
【００４０】
半導体層を酸化物半導体で構成する第１のインバータ回路１１２乃至第４のインバータ回
路１１７では、各トランジスタがノーマリーオンである場合、貫通電流が大きくなること
により、消費電力が増加することとなる。そのため、高電源電位Ｖｄｄ及び低電源電位Ｖ
ｓｓ、及びスタートパルスＳＰの振幅電圧を予め小さく設定しておくことにより、消費電
力を低減することができる。また一方で、第１のスイッチ１１１乃至第４のスイッチ１１
８では、誤動作の低減される駆動回路とするために、オンまたはオフの状態を確実に保持
することが求められる。そのため、第１のクロック信号ＣＬＫ、及び第２のクロック信号
ＣＬＫ２の電圧振幅をインバータ回路の電源電圧より大きな電圧振幅とすることにより、
より確実に第１のスイッチ１１１乃至第４のスイッチ１１８のオンまたはオフの状態を保
持することができる。
【００４１】
なお、図２（Ａ）で説明した第１のインバータ回路１１２乃至第４のインバータ回路１１
７を構成する第１のトランジスタ１２１、及び第２のトランジスタ１２３がノーマリーオ
ンの場合、配線１２２及び配線１２４に供給する電源電位の電圧を小さくしても、消費電
力が増加することとなる。そのため、酸化物半導体を半導体層に用いたトランジスタでイ
ンバータ回路を構成する際には、第２のトランジスタ１２３の抵抗値を、第１のトランジ
スタ１２１よりも高くなるように予めすることが好ましい。すなわち第２のトランジスタ
１２３のＬ／Ｗ比を、第１のトランジスタ１２１のＬ／Ｗ比より大きくすることが好まし
い。
【００４２】
具体的に、第２のトランジスタ１２３のＬ／Ｗ比を、第１のトランジスタ１２１のＬ／Ｗ
比より大きくしたインバータ回路１２０の上面図を図３に示す。図３に示すインバータ回
路１２０では、高電源電位Ｖｄｄを供給する配線１２２、低電源電位Ｖｓｓを供給する配
線１２４、第１のトランジスタ１２１、第２のトランジスタ１２３、第１のトランジスタ
１２１のゲート配線２０１、第２のトランジスタ１２３のゲート配線２０２、第１のトラ
ンジスタ１２１の半導体層２０３、第２のトランジスタ１２３の半導体層２０４、第１の
トランジスタ１２１のソース端子及び第２のトランジスタ１２３のドレイン端子となる配
線２０５について示している。各配線の接続については、図２（Ａ）と同様であり、例え
ば、ゲート配線２０１と配線２０５はコンタクトホールを介して接続されるといった構造
となる。なおゲート配線２０２はインバータ回路１２０の入力端子ＩＮとなり、配線２０
５がインバータ回路１２０の出力端子となる。
【００４３】
なお、第２のトランジスタ１２３の半導体層の膜厚を、第１のトランジスタ１２１の半導
体層の膜厚より小さくする構成としてもよい。当該構成とすることにより上述の抵抗値を
異ならせることができるため、好ましい。なおゲート長Ｌはトランジスタのゲートと半導
体層が重なる領域でのソース、ドレイン間の長さに相当し、ゲート幅Ｗはトランジスタの
ゲートと半導体層が重なる領域でのソース、ドレイン間の幅に相当する。従って、Ｌ／Ｗ
比は、ゲート長とゲート幅の比に相当する。
【００４４】
なお、本実施の形態では、酸化物半導体を半導体層に用いる薄膜トランジスタの例につい
て説明したが、本実施の形態で開示する構成は、駆動回路を構成する薄膜トランジスタが
ノーマリーオンでも動作することができるというものである。従って、例えば、非晶質シ
リコンで形成される半導体層において、意図的または非意図的にｎ型の導電性を付与する
不純物が含まれることによってノーマリーオンとして動作するトランジスタにも、用いる
ことができる。また、チャネル領域を形成する半導体層のゲート絶縁膜とは反対側（バッ
クチャネル側）に電荷が蓄積されることによって寄生チャネルが形成され、ノーマリーオ
ンとして動作するトランジスタにおいても適用可能である。
【００４５】
本実施の形態の構成とすることによって、単極性の駆動回路を構成するトランジスタがノ
ーマリーオンであってもトランジスタのオンまたはオフをとることができる。そのため、
ノーマリーオンであっても、確度が高く誤動作を低減することのできる駆動回路とするこ
とができる。
【００４６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【００４７】
（実施の形態２）
本実施の形態では、上記実施の形態１で説明した駆動回路の構成に加え、デマルチプレク
サ回路をパルス出力回路の各出力端子に設ける駆動回路の構成について図面を参照して説
明する。実施の形態１の駆動回路の構成である、スイッチとして機能する薄膜トランジス
タ、及びインバータ回路によって構成される駆動回路に、本実施の形態で説明する構成を
付加することでさらなる低消費電力化が図ることができ好適である。
【００４８】
図４に示す本実施の形態の駆動回路４００は、第１のクロック信号（ＣＬＫ１）を供給
する配線４０１、第２のクロック信号（ＣＬＫ２）を供給する配線４０２、複数段にわた
って設けられるパルス出力回路４０３、スタートパルス（ＳＰ、または入力信号ともいう
）を供給する配線４０４を有している。本実施の形態の駆動回路は、ｏｕｔ１乃至ｏｕｔ
Ｎ列分のパルス信号を出力する各出力端子に、デマルチプレクサ回路４０５を有する。そ
して、デマルチプレクサ回路４０５では、Ｍ個（２以上の自然数）の異なるタイミングの
信号を生成した上で、出力端子にあたる配線４０６よりＮ×Ｍ列分のパルス信号を出力す
る。
【００４９】
つまり、上記実施の形態１で説明したパルス出力回路の段数Ｎ段をＮ／Ｍ段に削減するこ
とができる。その結果、駆動回路を駆動するためのクロック信号の周波数の低減も図るこ
とができる。そのため、ノーマリーオンで構成されるトランジスタを用いても消費電極を
大幅に削減することができる。
【００５０】
デマルチプレクサ回路４０５は、スタティック型のシフトレジスタ回路の出力信号ｏｕｔ
１乃至ｏｕｔＮとデマルチプレクサ回路の制御信号との論理和を取ることで、配線４０６
でのＨレベル信号ＶＨとＬレベル信号ＶＬとでなる複数のパルス信号を生成する回路であ
る。デマルチプレクサ回路４０５によって、配線はＨレベル信号が供給される配線と短絡
する状態、Ｌレベル信号が供給される配線と短絡する状態、電気的に浮遊状態（フローテ
ィング）となるように設定する。そして当該デマルチプレクサ回路４０５を構成するトラ
ンジスタもノーマリーオンで構成されていても、誤動作が低減できる回路とすることがで
きる構成である。
【００５１】
具体的なデマルチプレクサ回路の構成について、図５を用いて説明する。なお、図５に示
すデマルチプレクサ回路４０５は、一つの入力信号及び複数の制御信号より、複数の異な
るタイミングの信号（ここでは４つ）を生成する回路である。
【００５２】
デマルチプレクサ回路４０５の具体的な一例としては、第１のトランジスタ５０１、第２
のトランジスタ５０２、第３のトランジスタ５０３、第４のトランジスタ５０４、第５の
トランジスタ５０５、第６のトランジスタ５０６、第７のトランジスタ５０７、第８のト
ランジスタ５０８、第９のトランジスタ５０９、第１０のトランジスタ５１０、第１１の
トランジスタ５１１、第１２のトランジスタ５１２、第１３のトランジスタ５１３、第１
４のトランジスタ５１４、Ｈレベル信号を供給するための配線５１５及び配線５１７、Ｌ
レベル信号を供給するための配線５１６及び配線５１８を有する構成となる。第３のトラ
ンジスタ５０３は、第１の制御信号ＭＵＸ１がゲートに印加されることでオン又はオフが
制御される。第４のトランジスタ５０４は、第２の制御信号ＭＵＸ２がゲートに印加され
ることでオン又はオフが制御される。第５のトランジスタ５０５は、第３の制御信号ＭＵ
Ｘ３がゲートに印加されることでオン又はオフが制御される。第６のトランジスタ５０６
は、第４の制御信号ＭＵＸ４がゲートに印加されることでオン又はオフが制御される。第
７のトランジスタ５０７は、第１の反転制御信号ＭＵＸ１Ｂがゲートに印加されることで
オン又はオフが制御される。第８のトランジスタ５０８は、第２の反転制御信号ＭＵＸ２
Ｂがゲートに印加されることでオン又はオフが制御される。第９のトランジスタ５０９は
、第３の反転制御信号ＭＵＸ３Ｂがゲートに印加されることでオン又はオフが制御される
。第１０のトランジスタ５１０は、第４の反転制御信号ＭＵＸ４Ｂがゲートに印加される
ことでオン又はオフが制御される。第１のトランジスタ５０１の第１端子は配線５１５に
接続され、ゲートは駆動回路４００の出力端子に接続される。第２のトランジスタ５０２
の第１端子は配線５１６に接続され、ゲートは第１のトランジスタ５０１と同じ駆動回路
４００の出力端子に接続される。第３のトランジスタ５０３の第１端子は、第１のトラン
ジスタ５０１の第２端子に接続され、第２端子は配線Ｇ１に接続される。第４のトランジ
スタ５０４の第１端子は、第１のトランジスタ５０１の第２端子に接続され、第２端子は
配線Ｇ２に接続される。第５のトランジスタ５０５の第１端子は、第１のトランジスタ５
０１の第２端子に接続され、第２端子は配線Ｇ３に接続される。第６のトランジスタ５０
６の第１端子は、第１のトランジスタ５０１の第２端子に接続され、第２端子は配線Ｇ４
に接続される。第７のトランジスタ５０７の第１端子は、第２のトランジスタ５０２の第
２端子に接続され、第２端子は配線Ｇ１に接続される。第８のトランジスタ５０８の第１
端子は、第２のトランジスタ５０２の第２端子に接続され、第２端子は配線Ｇ２に接続さ
れる。第９のトランジスタ５０９の第１端子は、第２のトランジスタ５０２の第２端子に
接続され、第２端子は配線Ｇ３に接続される。第１０のトランジスタ５１０の第１端子は
、第２のトランジスタ５０２の第２端子に接続され、第２端子は配線Ｇ４に接続される。
第１１のトランジスタ５１１の第１端子は配線Ｇ１に接続され、ゲートは配線５１７に接
続され、第２端子は配線５１８に接続される。第１２のトランジスタ５１２の第１端子は
配線Ｇ２に接続され、ゲートは配線５１７に接続され、第２端子は配線５１８に接続され
る。第１３のトランジスタ５１３の第１端子は配線Ｇ３に接続され、ゲートは配線５１７
に接続され、第２端子は配線５１８に接続される。第１４のトランジスタ５１４の第１端
子は配線Ｇ４に接続され、ゲートは配線５１７に接続され、第２端子は配線５１８に接続
される。
【００５３】
なお図５のデマルチプレクサ回路４０５において、第１のトランジスタ５０１乃至第１０
のトランジスタ５１０にＬ／Ｗ比は、第１１のトランジスタ５１１乃至第１４のトランジ
スタ５１４より小さくなるように設計する。換言すれば、第１のトランジスタ５０１乃至
第１０のトランジスタ５１０の電流供給能力は、第１１のトランジスタ５１１乃至第１４
のトランジスタ５１４の電流供給能力より高くなるように設計する。
【００５４】
具体的には、酸化物半導体を半導体層に用いたトランジスタでデマルチプレクサ回路を構
成する際には、第１１のトランジスタ５１１乃至第１４のトランジスタ５１４の抵抗値を
、第１のトランジスタ５０１乃至第１０のトランジスタ５１０よりも高くなるように予め
することが好ましい。すなわち第１１のトランジスタ５１１乃至第１４のトランジスタ５
１４のＬ／Ｗ比を、第１のトランジスタ５０１乃至第１０のトランジスタ５１０のＬ／Ｗ
比より大きくすることが好ましい。なお、第１１のトランジスタ５１１乃至第１４のトラ
ンジスタ５１４の半導体層の膜厚を、第１のトランジスタ５０１乃至第１０のトランジス
タ５１０の半導体層の膜厚より小さくする構成としてもよい。当該構成とすることにより
上述の抵抗値を異ならせることができるため、好ましい。
【００５５】
図５において、配線Ｇ１乃至Ｇ４が、第１のトランジスタ５０１乃至第１０のトランジス
タ５１０により供給されるＨレベル信号ＶＨであるときは、第１のトランジスタ５０１乃
至第１０のトランジスタ５１０の電流供給能力が、第１１のトランジスタ５１１乃至第１
４のトランジスタ５１４の電流供給能力より高くしておくことで、配線Ｇ１乃至Ｇ４をＨ
レベル信号ＶＨにすることができる。また第１１のトランジスタ５１１及び第１４のトラ
ンジスタ５１４は、配線Ｇ１乃至Ｇ４がフローティングとなる期間、Ｈレベル信号ＶＨが
ゲートに印加されることで配線Ｇ１乃至Ｇ４をＬレベル信号ＶＬに保持することができる
。すなわち、第１１のトランジスタ５１１及び第１４のトランジスタ５１４は、配線Ｇ１
乃至Ｇ４がＨレベル信号ＶＨの電位以外の期間に、Ｌレベル信号の電位を保持するための
機能を有する。なお、第１１のトランジスタ５１１乃至第１４のトランジスタ５１４の各
トランジスタは、駆動回路４００のインバータ回路を構成する第１のトランジスタ及び第
２のトランジスタ、駆動回路４００のスイッチを構成する第３のトランジスタに倣って、
第４のトランジスタと呼ぶこともある。また第１のトランジスタ５０１乃至第１０のトラ
ンジスタ５１０の各トランジスタは、駆動回路４００のインバータ回路を構成する第１の
トランジスタ及び第２のトランジスタ、駆動回路４００のスイッチを構成する第３のトラ
ンジスタ、先述の第４のトランジスタに倣って、第５のトランジスタと呼ぶこともある。
【００５６】
前述のように、デマルチプレクサ回路４０５を構成する各トランジスタもノーマリーオン
の場合、フローティング状態となる期間のリーク電流等で、Ｌレベル信号ＶＬの電位を保
持できないことがあり得る。図５の回路構成とすることにより、配線Ｇ１乃至Ｇ４にリー
ク電流があってもＬレベル信号の電位を保持することができるため誤動作を低減すること
ができる。
【００５７】
次いで、図５の動作について図６にタイミングチャートを示し、説明する。図６に示す信
号は、駆動回路４００に供給される第１のクロック信号ＣＬＫ１、第２のクロック信号Ｃ
ＬＫ２、駆動回路４００から出力される出力信号ｏｕｔ１、出力信号ｏｕｔ２、出力信号
ｏｕｔ３、及び出力信号ｏｕｔ４、並びに図５における第１の制御信号ＭＵＸ１、第２の
制御信号ＭＵＸ２、第３の制御信号ＭＵＸ３、第４の制御信号ＭＵＸ４、第１の反転制御
信号ＭＵＸ１Ｂ、第２の反転制御信号ＭＵＸ２Ｂ、第３の反転制御信号ＭＵＸ３Ｂ、第４
の反転制御信号ＭＵＸ４Ｂ、デマルチプレクサ回路４０５から出力される出力信号ＧＯＵ
Ｔ１、出力信号ＧＯＵＴ２、出力信号ＧＯＵＴ３について示したものである。
【００５８】
図６に示すように、第１のクロック信号ＣＬＫ１及び第２のクロック信号ＣＬＫ２に応じ
て、パルス信号として出力信号ｏｕｔ１乃至ｏｕｔ４が順次出力されることとなる。ｏｕ
ｔ１のパルス信号は、第１の制御信号ＭＵＸ１、第２の制御信号ＭＵＸ２、第３の制御信
号ＭＵＸ３、第４の制御信号ＭＵＸ４と論理和をとることで、配線Ｇ１乃至Ｇ３よりパル
ス信号ＧＯＵＴ１、ＧＯＵＴ２、ＧＯＵＴ３を順次得るものとなる。なお、第１の反転制
御信号ＭＵＸ１Ｂ、第２の反転制御信号ＭＵＸ２Ｂ、第３の反転制御信号ＭＵＸ３Ｂ、第
４の反転制御信号ＭＵＸ４Ｂは、第１の制御信号ＭＵＸ１、第２の制御信号ＭＵＸ２、第
３の制御信号ＭＵＸ３、第４の制御信号ＭＵＸ４の逆位相となる信号である。
【００５９】
また第１の反転制御信号ＭＵＸ１Ｂ、第２の反転制御信号ＭＵＸ２Ｂ、第３の反転制御信
号ＭＵＸ３Ｂ、第４の反転制御信号ＭＵＸ４Ｂの代わりに、出力信号ｏｕｔ１の反転信号
に相当する反転出力信号ｏｕｔ１Ｂを用いても同様の出力信号を配線Ｇ１乃至Ｇ４より得
ることができる。図１１に具体例として回路構成について示す。なお、図１１に示すデマ
ルチプレクサ回路４５０は、図５と同様に、一つの入力信号及び複数の制御信号より、複
数の異なるタイミングの信号（ここでは４つ）を生成する回路である。
【００６０】
デマルチプレクサ回路４５０の具体的な一例としては、第１のトランジスタ４５１、第２
のトランジスタ４５２、第３のトランジスタ４５３、第４のトランジスタ４５４、第５の
トランジスタ４５５、第６のトランジスタ４５６、第７のトランジスタ４５７、第８のト
ランジスタ４５８に、Ｌレベル信号ＶＬを供給するための配線４５９、反転出力信号ＯＵ
Ｔ１Ｂを出力するインバータ回路４６０を有する構成となる。また第１の制御信号ＭＵＸ
１を供給するための配線４６１、第２の制御信号ＭＵＸ２を供給するための配線４６２、
第３の制御信号ＭＵＸ３を供給するための配線４６３、第４の制御信号ＭＵＸ４を供給す
るための配線４６４を有する。第１のトランジスタ４５１の第１端子は配線４６１に接続
され、ゲートは駆動回路４００の出力端子に接続され、第２端子は配線Ｇ１に接続される
。第２のトランジスタ４５２の第１端子は配線４６２に接続され、ゲートは駆動回路４０
０の出力端子に接続され、第２端子は配線Ｇ２に接続される。第３のトランジスタ４５３
の第１端子は配線４６３に接続され、ゲートは駆動回路４００の出力端子に接続され、第
２端子は配線Ｇ３に接続される。第４のトランジスタ４５４の第１端子は配線４６４に接
続され、ゲートは駆動回路４００の出力端子に接続され、第２端子は配線Ｇ４に接続され
る。また、インバータ回路４６０の入力端子は、駆動回路４００の出力端子に接続される
。また、第５のトランジスタ４５５の第１端子は配線４５９に接続され、ゲートはインバ
ータ回路４６０の出力端子に接続され、第２端子は配線Ｇ１に接続される。第６のトラン
ジスタ４５６の第１端子は配線４５９に接続され、ゲートはインバータ回路４６０の出力
端子に接続され、第２端子は配線Ｇ２に接続される。第７のトランジスタ４５７の第１端
子は配線４５９に接続され、ゲートはインバータ回路４６０の出力端子に接続され、第２
端子は配線Ｇ３に接続される。第８のトランジスタ４５８の第１端子は配線４５９に接続
され、ゲートはインバータ回路４６０の出力端子に接続され、第２端子は配線Ｇ４に接続
される。
【００６１】
また図６に対応して、図１１での各信号のタイミングチャート図を図１２に示す。図１２
に示すように図６と同じ出力信号を得られることがわかる。
【００６２】
なお図１１のデマルチプレクサ回路４５０において、第１のトランジスタ４５１乃至第４
のトランジスタ４５４にＬ／Ｗ比は、第５のトランジスタ４５５乃至第８のトランジスタ
４５８より小さくなるように設計する。換言すれば、第１のトランジスタ４５１乃至第４
のトランジスタ４５４の電流供給能力は、第５のトランジスタ４５５乃至第８のトランジ
スタ４５８の電流供給能力より高くなるように設計する。
【００６３】
具体的には、酸化物半導体を半導体層に用いたトランジスタでデマルチプレクサ回路を構
成する際には、第５のトランジスタ４５５乃至第８のトランジスタ４５８の抵抗値を、第
１のトランジスタ４５１乃至第４のトランジスタ４５４よりも高くなるように予めするこ
とが好ましい。すなわち第５のトランジスタ４５５乃至第８のトランジスタ４５８のＬ／
Ｗ比を、第１のトランジスタ５０１乃至第４のトランジスタ４５４のＬ／Ｗ比より大きく
することが好ましい。なお、第５のトランジスタ４５５乃至第８のトランジスタ４５８の
半導体層の膜厚を、第１のトランジスタ４５１乃至第４のトランジスタ４５４の半導体層
の膜厚より小さくする構成としてもよい。当該構成とすることにより上述の抵抗値を異な
らせることができるため、好ましい。なお、第５のトランジスタ４５５乃至第８のトラン
ジスタ４５８の各トランジスタは、駆動回路４００のインバータ回路を構成する第１のト
ランジスタ及び第２のトランジスタ、駆動回路４００のスイッチを構成する第３のトラン
ジスタに倣って、第４のトランジスタと呼ぶこともある。また第１のトランジスタ４５１
乃至第４のトランジスタ４５４の各トランジスタは、駆動回路４００のインバータ回路を
構成する第１のトランジスタ及び第２のトランジスタ、駆動回路４００のスイッチを構成
する第３のトランジスタ、先述の第４のトランジスタに倣って、第５のトランジスタと呼
ぶこともある。
【００６４】
図１１、図１２に示すように、反転出力信号ｏｕｔ１Ｂをデマルチプレクサ回路４０５に
用いることにより、入力する信号数の低減を図ることができる。そして信号数の低減に伴
う配線の引き回し面積の削減による省スペース化を図ることができるため、駆動回路の小
型化、及び低消費電力化を図ることができる。
【００６５】
本実施の形態の構成とすることによって、単極性の駆動回路を構成するトランジスタがノ
ーマリーオンであってもトランジスタのオンまたはオフをとることができる。そのため、
ノーマリーオンであっても、確度が高く誤動作を低減することのできる駆動回路とするこ
とができる。
【００６６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【００６７】
（実施の形態３）
本実施の形態では、上記実施の形態で説明した駆動回路の作製工程、特に酸化物半導体層
を半導体層に具備する薄膜トランジスタの上面図及び断面図について説明する。また本実
施の形態で説明する駆動回路を具備する表示装置では、液晶表示装置に適用することがで
きる。なお他にも、有機ＥＬ等の発光素子を具備する表示装置に適用することができる。
また、上記実施の形態で説明した駆動回路は電気泳動素子を具備する電子ペーパーの駆動
回路として適用することが可能である。なお、表示装置の駆動回路に限らず、光センサ用
駆動回路等の他の装置にも適用可能である。
【００６８】
図７は、上記実施の形態１の図３で説明した第１のトランジスタ１２１及び第２のトラン
ジスタ１２３で構成されるインバータ回路１２０の上面図である。図８は、第１のトラン
ジスタ１２１及び第２のトランジスタ１２３の断面図である。また、図８に示す第１のト
ランジスタ１２１及び第２のトランジスタ１２３の断面図は、図７に示すインバータ回路
１２０の上面図における線分Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’に対応している。なお本実施
の形態においては特に半導体層を酸化物半導体で形成する際の薄膜トランジスタの形成方
法の一例について説明する。
【００６９】
まず、基板９０１に下地膜９０２を成膜する。次いで下地膜９０２上に導電膜を形成した
後、フォトリソグラフィ工程によりゲート電極層９０３Ａ、９０３Ｂを形成する。
【００７０】
なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００７１】
ゲート電極層９０３Ａ、９０３Ｂを形成する導電膜としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、
Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組
み合わせた合金膜等が挙げられる。
【００７２】
また、基板９０１としてガラス基板用いる際は、後の加熱処理の温度が高い場合には、歪
み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシ
リケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材
料が用いられている。
【００７３】
下地膜９０２は、基板９０１からの不純物元素の拡散を防止する機能があり、窒化珪素膜
、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による
積層構造により形成することができる。
【００７４】
次いで、ゲート電極層９０３Ａ、９０３Ｂ上にゲート絶縁層９０４を形成する。
【００７５】
ゲート絶縁層９０４は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することが
できる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法に
より酸化窒化珪素層を形成すればよい。
【００７６】
次いで、フォトリソグラフィ工程によりゲート絶縁層９０４を選択的にエッチングしてゲ
ート電極層９０３Ｂに達するコンタクトホールを形成する。
【００７７】
次いで、ゲート絶縁層９０４上に、酸化物半導体膜を形成する。酸化物半導体膜の形成後
に脱水化または脱水素化のための加熱処理を行っても酸化物半導体膜を非晶質な状態とす
る際には、膜厚を５０ｎｍ以下と薄くすることが好ましい。
【００７８】
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ
−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−
Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓ
ｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。また、酸化物半導体膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸
素雰囲気下においてスパッタ法により形成することができる。
【００７９】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔ％］）
を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）
電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜する。なお、パルス直流
（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
【００８０】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属導電膜を成膜する
場合に用いられる。
【００８１】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
【００８２】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
【００８３】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
【００８４】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層９０４の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改
質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いても
よい。
【００８５】
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層９０５Ａ
、９０５Ｂに加工する。また、島状の酸化物半導体層９０５Ａ、９０５Ｂを形成するため
のレジストマスクをインクジェット法で形成してもよい。
【００８６】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う加
熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上基板の歪み点以下
とする。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃以下で
あれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の
一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処
理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸
化物半導体層を得る。本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う
加熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱
温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定
されず、希ガス（ヘリウム、ネオン、アルゴン等）下において脱水化または脱水素化を行
う。なお、加熱条件によっては、酸化物半導体の結晶化率が９０％以上、または８０％以
上となる場合がある。
【００８７】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ
Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
【００８８】
次いで、ゲート絶縁層９０４及び酸化物半導体層９０５Ａ、９０５Ｂ上に、導電膜を形成
した後、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを
行って電極層９０６を形成する。導電膜としては、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、
Ｔａ、から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み
合わせた合金等を用いる。導電膜は、上述した元素を含む単層に限定されず、二層以上の
積層を用いることができる。なお図８では、酸化物半導体層上に接する導電膜のみを選択
的に除去することとなる。従って、酸化物半導体層上に接する導電膜のみを選択的に除去
するため、アルカリ性のエッチャントとしてアンモニア過水（３１重量％過酸化水素水：
２８重量％アンモニア水：水＝５：２：２）などを用いれば、導電膜を選択的に除去し、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体からなる酸化物半導体層を残存させることができる
。
【００８９】
次いで、ゲート絶縁層９０４、酸化物半導体層９０５Ａ、９０５Ｂ、電極層９０６上に絶
縁層９０７を形成する。絶縁層９０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタリ
ング法など、酸化物絶縁膜に水、水素等の不純物を混入させない方法を適宜用いて形成す
ることができる。酸化物半導体層９０５Ａ、９０５Ｂに接して形成する絶縁層９０７は、
水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することを
ブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニ
ウム膜、または酸化窒化アルミニウムなどを用いる。
【００９０】
以上の工程により、第１のトランジスタ１２１、第２のトランジスタ１２３を作製するこ
とができる。
【００９１】
なお、図８に示す第１のトランジスタ１２１及び第２のトランジスタ１２３は、酸化物半
導体を半導体層に用いたボトムゲート型のＴＦＴである。しかし、これに限定されず、ト
ップゲート型のＴＦＴでも良い。
【００９２】
本実施の形態の構成とすることによって、駆動回路を構成するトランジスタがノーマリー
オンであってもトランジスタがオン状態またはオフ状態をとることができる。そのため、
ノーマリーオンであっても、確度が高く誤動作を低減することのできる駆動回路とするこ
とができる。
【００９３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【００９４】
（実施の形態４）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。画素部に配置する薄膜トランジスタは
、実施の形態３と同様に形成すればよい。
【００９５】
アクティブマトリクス型表示装置のブロック図の一例を図９（Ａ）に示す。表示装置の基
板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動
回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が
信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５
３０２、及び走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線
との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また
、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉ
ｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともい
う）に接続されている。
【００９６】
図９（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号
線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、
外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また
、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接
続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減ら
すことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【００９７】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＬＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回
路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（ス
タートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＬＫ２）を供給する。信
号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用
クロック信号（ＳＣＬＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう
）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた
複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＬＫＢ）とともに供
給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動
回路５３０３との一方を省略することが可能である。
【００９８】
図９（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２
の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動
回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構
成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄膜
トランジスタによって、基板５３００に形成する駆動回路を構成することができる。した
がって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図
ることができる。
【００９９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１００】
（実施の形態５）
本実施形態においては、上記実施の形態で説明した表示装置を表示部に具備する電子機器
の例について説明する。
【０１０１】
上記実施の形態の各々の図で述べた内容（一部でもよい）を様々な電子機器に適用するこ
とができる。具体的には、電子機器の表示部に適用することができる。そのような電子機
器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシ
ステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等
）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  
Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた
装置）などが挙げられる。
【０１０２】
図１０（Ａ）はディスプレイであり、筐体１２１１、支持台１２１２、表示部１２１３を
含む。図１０（Ａ）に示すディスプレイは、様々な情報（静止画、動画、テキスト画像な
ど）を表示部に表示する機能を有する。なお、図１０（Ａ）に示すディスプレイが有する
機能はこれに限定されず、様々な機能を有することができる。
【０１０３】
図１０（Ｂ）はカメラであり、本体１２３１、表示部１２３２、受像部１２３３、操作キ
ー１２３４、外部接続ポート１２３５、シャッターボタン１２３６を含む。図１０（Ｂ）
に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。なお、
図１０（Ｂ）に示すカメラが有する機能はこれに限定されず、様々な機能を有することが
できる。
【０１０４】
図１０（Ｃ）はコンピュータであり、本体１２５１、筐体１２５２、表示部１２５３、キ
ーボード１２５４、外部接続ポート１２５５、ポインティングデバイス１２５６を含む。
図１０（Ｃ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を
表示部に表示する機能を有する。なお、図１０（Ｃ）に示すコンピュータが有する機能は
これに限定されず、様々な機能を有することができる。
【０１０５】
本実施形態の表示部に上記実施の形態で説明した表示装置を用いる構成とすることで、上
述の図１０（Ａ）乃至図１０（Ｃ）の駆動回路を構成するトランジスタがノーマリーオン
であってもトランジスタがオン状態またはオフ状態をとることができる。そのため、ノー
マリーオンであっても、確度が高く誤動作を低減することのできる駆動回路とすることが
できる。また、駆動回路のクロック信号の周波数の低減を行うことで、低消費電力化を図
ることも可能である。
【０１０６】
本実施の形態は他の実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０１０７】
１００    駆動回路
１０１    配線
１０２    配線
１０３    パルス出力回路
１０４    配線
１１１    第１のスイッチ
１１２    第１のインバータ回路
１１３    第２のインバータ回路
１１４    第２のスイッチ
１１５    第３のスイッチ
１１６    第３のインバータ回路
１１７    第４のインバータ回路
１１８    第４のスイッチ
１２０    インバータ回路
１２１    第１のトランジスタ
１２２    配線
１２３    第２のトランジスタ
１２４    配線
１３０    インバータ回路
１３１    第１のトランジスタ
１３２    第２のトランジスタ
１４０    トランジスタ
１４１    波形
１４２    波形
１４３    波形
１４４    波形
１４５    波形
２０１    ゲート配線
２０２    ゲート配線
２０３    半導体層
２０４    半導体層
２０５    配線
４００    駆動回路
４０１    配線
４０２    配線
４０３    パルス出力回路
４０４    配線
４０５    デマルチプレクサ回路
４０６    配線
５０１    第１のトランジスタ
５０２    第２のトランジスタ
５０３    第３のトランジスタ
５０４    第４のトランジスタ
５０５    第５のトランジスタ
５０６    第６のトランジスタ
５０７    第７のトランジスタ
５０８    第８のトランジスタ
５０９    第９のトランジスタ
５１０    第１０のトランジスタ
５１１    第１１のトランジスタ
５１２    第１２のトランジスタ
５１３    第１３のトランジスタ
５１４    第１４のトランジスタ
５１５    配線
５１６    配線
５１７    配線
５１８    配線
９０１    基板
９０２    下地膜
９０４    ゲート絶縁層
９０６    電極層
９０７    絶縁層
１２１１    筐体
１２１２    支持台
１２１３    表示部
１２３１    本体
１２３２    表示部
１２３３    受像部
１２３４    操作キー
１２３５    外部接続ポート
１２３６    シャッターボタン
１２５１    本体
１２５２    筐体
１２５３    表示部
１２５４    キーボード
１２５５    外部接続ポート
１２５６    ポインティングデバイス
５３００    基板
５３０１    画素部
５３０２    走査線駆動回路
５３０３    走査線駆動回路
５３０４    信号線駆動回路
５３０５    タイミング制御回路
９０３Ａ    ゲート電極層
９０３Ｂ    ゲート電極層
９０５Ａ    酸化物半導体層
４５０    デマルチプレクサ回路
４５１    第１のトランジスタ
４５２    第２のトランジスタ
４５３    第３のトランジスタ
４５４    第４のトランジスタ
４５５    第５のトランジスタ
４５６    第６のトランジスタ
４５７    第７のトランジスタ
４５８    第８のトランジスタ
４５９    配線
４６０    インバータ回路
４６１    配線
４６２    配線
４６３    配線
４６４    配線
【図１】
0005611391.tif 000002
【図２】
0005611391.tif 000003
【図３】
0005611391.tif 000004
【図４】
0005611391.tif 000005
【図５】
0005611391.tif 000006
【図６】
0005611391.tif 000007
【図７】
0005611391.tif 000008
【図８】
0005611391.tif 000009
【図９】
0005611391.tif 000010
【図１０】
0005611391.tif 000011
【図１１】
0005611391.tif 000012
【図１２】
0005611391.tif 000013