(57)【特許請求の範囲】
【請求項１】
主放電のための一対の主電極（Ｅ１，Ｅ２）が放電空間（Ｄｓ）内に対向配置されるとともに、前記放電空間（Ｄｓ）に接しないように始動電極（Ｅｔ）が設けられた放電ランプ（Ｌｄ）をフラッシュ放電によって点灯するための放電ランプ点灯装置であって、
前記放電ランプ（Ｌｄ）に放電を生じせしめるための電荷を蓄積する主コンデンサ（Ｃｚ）と、
前記主コンデンサ（Ｃｚ）に電荷を充電するための充電回路（Ｕｘ）と、
前記主コンデンサ（Ｃｚ）に充電された電荷を前記放電ランプ（Ｌｄ）を介して放電する経路の途中に介挿された主スイッチ素子（Ｑｚ）及びインダクタ（Ｌｆ）と、
前記インダクタ（Ｌｆ）と前記放電ランプ（Ｌｄ）との直列回路に対して並列に接続したダイオード（Ｄｆ）と、
主ゲート信号（Ｓｚ）を受信することにより前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態とを制御駆動する主ゲート駆動回路（Ｇｚ）と、
前記放電ランプ（Ｌｄ）にシマー電流を流すことのできるシマー電流供給回路（Ｕｙ）と、
始動信号（Ｓｔ）を受信することにより前記始動電極（Ｅｔ）に高電圧を印加する始動回路（Ｕｔ）と、
前記主ゲート信号（Ｓｚ）と前記始動信号（Ｓｔ）とを生成する放電シーケンス制御回路（Ｕｚ）とを有し、
前記放電ランプ（Ｌｄ）の点灯に際しては、前記放電シーケンス制御回路（Ｕｚ）は、前記始動信号（Ｓｔ）を出力し、前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態の交互繰り返しに対応する前記主ゲート信号（Ｓｚ）のシーケンスを生成するものであって、
前記始動信号（Ｓｔ）の出力に先立っては、前記主ゲート信号（Ｓｚ）を前記主スイッチ素子（Ｑｚ）のオン状態に対応する状態にして待機し、前記始動信号（Ｓｔ）を出力した時点から、前記シーケンスの制御を開始する放電ランプ点灯装置であり、
前記放電シーケンス制御回路（Ｕｚ）は、前記主スイッチ素子（Ｑｚ）についての、それぞれ順に実現するオン状態継続期間情報Ｔ１'，Ｔ２'，…，Ｔｎ−１' ，Ｔｎ'と、前記オン状態のそれぞれの後に、それぞれ順に実現するオフ状態継続期間情報Ｘ１'，Ｘ２'，… ，Ｘｎ−１'とを記憶する主ゲートシーケンスメモリを有しており、前記オン状態継続期間情報Ｔ１'，Ｔ２'，…，Ｔｎ−１'，Ｔｎ' と前記オフ状態継続期間情報Ｘ１'，Ｘ２'，…，Ｘｎ−１'とを前記主ゲートシーケンスメモリからそれぞれ順に交互に読み出し、読み出した情報に基づく、オン状態継続期間とオフ状態継続期間とを交互に繰り返す前記主ゲート信号（Ｓｚ）を生成するものであることを特徴とする放電ランプ点灯装置。
【請求項２】
主放電のための一対の主電極（Ｅ１，Ｅ２）が放電空間（Ｄｓ）内に対向配置されるとともに、前記放電空間（Ｄｓ）に接しないように始動電極（Ｅｔ）が設けられた放電ランプ（Ｌｄ）をフラッシュ放電によって点灯するための放電ランプ点灯装置であって、
前記放電ランプ（Ｌｄ）に放電を生じせしめるための電荷を蓄積する主コンデンサ（Ｃｚ）と、
前記主コンデンサ（Ｃｚ）に電荷を充電するための充電回路（Ｕｘ）と、
前記主コンデンサ（Ｃｚ）に充電された電荷を前記放電ランプ（Ｌｄ）を介して放電する経路の途中に介挿された主スイッチ素子（Ｑｚ）及びインダクタ（Ｌｆ）と、
前記インダクタ（Ｌｆ）と前記放電ランプ（Ｌｄ）との直列回路に対して並列に接続したダイオード（Ｄｆ）と、
主ゲート信号（Ｓｚ）を受信することにより前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態とを制御駆動する主ゲート駆動回路（Ｇｚ）と、
前記放電ランプ（Ｌｄ）にシマー電流を流すことのできるシマー電流供給回路（Ｕｙ）と、
始動信号（Ｓｔ）を受信することにより前記始動電極（Ｅｔ）に高電圧を印加する始動回路（Ｕｔ）と、
前記主ゲート信号（Ｓｚ）と前記始動信号（Ｓｔ）とを生成する放電シーケンス制御回路（Ｕｚ）とを有し、
前記放電ランプ（Ｌｄ）の点灯に際しては、前記放電シーケンス制御回路（Ｕｚ）は、前記始動信号（Ｓｔ）を出力し、前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態の交互繰り返しに対応する前記主ゲート信号（Ｓｚ）のシーケンスを生成するものであって、
前記始動信号（Ｓｔ）の出力に先立っては、前記主ゲート信号（Ｓｚ）を前記主スイッチ素子（Ｑｚ）のオフ状態に対応する状態にして待機し、前記始動信号（Ｓｔ）の出力の後は、シマー電流が流れた状態において前記シーケンスの制御を開始する放電ランプ点灯装置であり、
前記放電シーケンス制御回路（Ｕｚ）は、前記主スイッチ素子（Ｑｚ）についての、それぞれ順に実現するオン状態継続期間情報Ｔ１'，Ｔ２'，…，Ｔｎ−１' ，Ｔｎ'と、前記オン状態のそれぞれの後に、それぞれ順に実現するオフ状態継続期間情報Ｘ１'，Ｘ２'，… ，Ｘｎ−１'とを記憶する主ゲートシーケンスメモリを有しており、前記オン状態継続期間情報Ｔ１'，Ｔ２'，…，Ｔｎ−１'，Ｔｎ' と前記オフ状態継続期間情報Ｘ１'，Ｘ２'，…，Ｘｎ−１'とを前記主ゲートシーケンスメモリからそれぞれ順に交互に読み出し、読み出した情報に基づく、オン状態継続期間とオフ状態継続期間とを交互に繰り返す前記主ゲート信号（Ｓｚ） を生成するものであることを特徴とする放電ランプ点灯装置。
【請求項３】
前記放電シーケンス制御回路（Ｕｚ）は、前記主コンデンサ（Ｃｚ）に蓄積された電荷が放電されて放電ランプ（Ｌｄ）の電流が停止するよう、前記主スイッチ素子（Ｑｚ）の最後のオン状態の期間を十分長くした前記シーケンスを生成することを特徴とする請求項１から２に記載の放電ランプ点灯装置。
【請求項４】
前記放電ランプ（Ｌｄ）に流れる電流を検出して、ランプ電流検出信号（Ｓｆｉ）を生成するためのランプ電流検出手段（Ｆｉ）を有し、前記放電シーケンス制御回路（Ｕｚ）は、前記主コンデンサ（Ｃｚ）に蓄積された電荷が放電されて前記ランプ電流検出信号（Ｓｆｉ）が停止するまで前記主スイッチ素子（Ｑｚ）の最後のオン状態の期間を維持した前記シーケンスを生成することを特徴とする請求項１から２に記載の放電ランプ点灯装置。
【請求項５】
主放電のための一対の主電極（Ｅ１，Ｅ２）が放電空間（Ｄｓ）内に対向配置されるとともに、前記放電空間（Ｄｓ）に接しないように始動電極（Ｅｔ）が設けられた放電ランプ（Ｌｄ）をフラッシュ放電によって点灯するための放電ランプ点灯装置であって、
前記放電ランプ（Ｌｄ）に放電を生じせしめるための電荷を蓄積する主コンデンサ（Ｃｚ）と、
前記主コンデンサ（Ｃｚ）に電荷を充電するための充電回路（Ｕｘ）と、
前記主コンデンサ（Ｃｚ）に充電された電荷を前記放電ランプ（Ｌｄ）を介して放電する経路の途中に介挿された主スイッチ素子（Ｑｚ）及びインダクタ（Ｌｆ）と、
前記インダクタ（Ｌｆ）と前記放電ランプ（Ｌｄ）との直列回路に対して並列に接続したダイオード（Ｄｆ）と、
主ゲート信号（Ｓｚ）を受信することにより前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態とを制御駆動する主ゲート駆動回路（Ｇｚ）と、
シマー制御信号（Ｓｙ）を受信することにより活性化される、前記放電ランプ（Ｌｄ）にシマー電流を流すことのできるシマー電流供給回路（Ｕｙ）と、
始動信号（Ｓｔ）を受信することにより前記始動電極（Ｅｔ）に高電圧を印加する始動回路（Ｕｔ）と、
前記主ゲート信号（Ｓｚ）と前記シマー制御信号（Ｓｙ）と前記始動信号（Ｓｔ）とを生成する放電シーケンス制御回路（Ｕｚ）とを有し、
前記放電ランプ（Ｌｄ）の点灯に際しては、前記放電シーケンス制御回路（Ｕｚ）は、前記シマー電流供給回路（Ｕｙ）が活性化されるよう前記シマー制御信号（Ｓｙ）を出力し、前記始動信号（Ｓｔ）を出力し、前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態の交互繰り返しに対応する前記主ゲート信号（Ｓｚ）のシーケンスを生成するものであって、
前記シーケンスの終了の前または後において前記シマー制御信号（Ｓｙ）を停止する放電ランプ点灯装置であり、
前記放電シーケンス制御回路（Ｕｚ）は、前記主スイッチ素子（Ｑｚ）についての、それぞれ順に実現するオン状態継続期間情報Ｔ１'，Ｔ２'，…，Ｔｎ−１' ，Ｔｎ'と、前記オン状態のそれぞれの後に、それぞれ順に実現するオフ状態継続期間情報Ｘ１'，Ｘ２'，… ，Ｘｎ−１'とを記憶する主ゲートシーケンスメモリを有しており、前記オン状態継続期間情報Ｔ１'，Ｔ２'，…，Ｔｎ−１'，Ｔｎ' と前記オフ状態継続期間情報Ｘ１'，Ｘ２'，…，Ｘｎ−１'とを前記主ゲートシーケンスメモリからそれぞれ順に交互に読み出し、読み出した情報に基づく、オン状態継続期間とオフ状態継続期間とを交互に繰り返す前記主ゲート信号（Ｓｚ） を生成するものであることを特徴とする放電ランプ点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体や薄膜トランジスタなどの製造工程に用いられる加熱装置・アニール装置等において利用可能なフラッシュ放電ランプを点灯するための放電ランプ点灯装置に関する。
【背景技術】
【０００２】
従来より半導体ウェハの表面のイオン注入や不純物活性化のために、フラッシュランプを応用して基板を急速加熱する技術が知られている（特許文献１）。
また、フラッシュランプを応用した急速加熱に、ハロゲンランプ等を用いた予備加熱を併用する技術が知られている（特許文献２）。
基板の加熱にフラッシュランプを用いることの利点は、加熱が急速に行われ、短時間で処理を完了させることができるため、活性化させる不純物の、半導体の深さ方向への余計な拡散を抑制できる点にある。
【０００３】
一般的なフラッシュランプには、フラッシュ放電発光、すなわち主放電のための一対の主電極（Ｅ１，Ｅ２）が放電空間（Ｄｓ）内に対向配置され、また前記放電空間（Ｄｓ）に接しない、ランプバルブの外側に始動電極（Ｅｔ）が設けられている。
その点灯回路は、主放電のための放電電荷を蓄積する主コンデンサ（Ｃｚ）と、前記主コンデンサに電荷を充電するための充電回路（Ｕｘ）と、前記始動電極（Ｅｔ）に高電圧を印加する始動回路（Ｕｔ）とを有する。
ランプの前記主電極（Ｅ１，Ｅ２）のそれぞれは前記主コンデンサ（Ｃｚ）の両端子に接続され、前記主コンデンサ（Ｃｚ）の充電の完了した状態で前記始動回路（Ｕｔ）を活性化すると、前記始動電極（Ｅｔ）に高電圧が印加され、ランプの前記放電空間（Ｄｓ）内において誘電体バリア放電が発生し、この放電によって生じたプラズマに導かれて前記主電極（Ｅ１，Ｅ２）の間で主放電を発生させ、ランプを点灯することができる。
【０００４】
主放電が開始すると、前記主コンデンサに蓄積されたエネルギーがランプで解放されるため、前記主コンデンサの電圧は減少して行くが、通常は、前記主コンデンサとランプとを接続する経路にインダクタを介挿することにより、主放電の開始後のランプ電流の増加率が所望の範囲に規定されるようにしているため、ランプ電流は徐々に増加し、ピークを迎え、徐々に減少して行く。
前記主コンデンサからランプに印加される電圧が放電維持できる下限電圧値を下回ると、あるいはランプに流れる電流が放電維持できる下限電流値を下回ると、放電が停止し、ランプが消灯する。
【０００５】
このようなフラッシュランプを用いた基板加熱の活用のため、加熱装置・アニール装置に対する工夫・改善に向けた様々な提案が行われている。
例えば、ランプの長寿命化を目的として、主放電の直前に、重力下方側でシマー放電を発生させ、発光管内の熱対流で、放電が発光管軸近傍にまで浮き上がった時に、スイッチング手段によってシマー放電用抵抗を短絡して、主放電を発生させるようにすることにより、発光管の内壁またはその近傍に主放電電流が流れることを抑制し、発光管の白濁や破損を防止する技術が提案されている（特許文献３）。
【０００６】
また、加熱時間を短くするために、フラッシュランプの発光の立上りを急峻にして行くと、基板の温度上昇が急峻化することにより、基板の底面と表面の温度差によって発生する熱歪が原因で、基板の変形や割れを起こす問題があり、この問題を回避することのできる技術が提案されている（特許文献４）。
この技術は、基板の表面温度を目標温度まで一気に上昇させるのではなく、一旦目標温度より低い第２の温度まで上昇させて短時間その温度に保持したり、昇温レートを抑制しながら温度を上昇させ、その後、目標温度まで上昇させるような処理が望ましいことを見出し、その実現のために、フラッシュランプに直列に半導体スイッチ２５を接続し、フラッシュランプのトリガ後に、前記半導体スイッチ２５を少なくとも一回、オン・オフさせた後、前記半導体スイッチ２５を一回のみオンにすることにより、フラッシュランプに流れる電流波形を操作するものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−１９８３２２号
【特許文献２】特表２００５ー５２７９７２号
【特許文献３】特開２００９−１６４０８０号
【特許文献４】特開２００９−１６４２０１号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記特許文献４に記載の技術においては、所望のランプ電流波形を実現できない場合があるという欠点があった。
それは、ランプ電流の低い期間を設定した場合、ランプの製造バラツキや温度条件、前記半導体スイッチ２５のオン・オフのタイミングのゆらぎなどに起因して、その期間内に、ランプにおいて放電維持できる下限電流値を下回ると、放電が途切れ、消灯してしまう可能性がある点に起因している。
【０００９】
もし、ランプが消灯してしまったときに、それを再点灯するためには、ランプが消灯したことを検知し、前記始動回路（Ｕｔ）を活性化するための信号を出力し、それを受けた前記始動回路（Ｕｔ）が動作を開始して高電圧を発生し始め、印加された高電圧により、ランプの前記放電空間（Ｄｓ）内において誘電体バリア放電が発生し、前記主電極（Ｅ１，Ｅ２）の間の主放電が導かれるのを待つ必要があるため、再点灯の実現までに相当な時間遅れが生ずる上に、前記始動回路（Ｕｔ）が高電圧を発生してから、実際に放電が開始するまでのタイミングのバラツキが生じるために、基板処理における加熱プログラムに悪影響を及ぼしてしまう。
【００１０】
したがって、前記下限電流値に対して十分に余裕のある電流値までしかランプ電流を低くすることができず、ランプ電流波形の設計・設定において制約が生じていた。
【００１１】
本発明が解決しようとする課題は、ランプ電流を低く設定する際に、ランプにおいて放電維持できる下限電流値に対して、十分過ぎる余裕を持たせる必要が無く、ランプ電流波形の設計・設定の自由度を高めることを達成した放電ランプ点灯装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明における第１の発明の放電ランプ点灯装置は、主放電のための一対の主電極（Ｅ１，Ｅ２）が放電空間（Ｄｓ）内に対向配置されるとともに、前記放電空間（Ｄｓ）に接しないように始動電極（Ｅｔ）が設けられた放電ランプ（Ｌｄ）をフラッシュ放電によって点灯するための放電ランプ点灯装置であって、前記放電ランプ（Ｌｄ）に放電を生じせしめるための電荷を蓄積する主コンデンサ（Ｃｚ）と、前記主コンデンサ（Ｃｚ）に電荷を充電するための充電回路（Ｕｘ）と、前記主コンデンサ（Ｃｚ）に充電された電荷を前記放電ランプ（Ｌｄ）を介して放電する経路の途中に介挿された主スイッチ素子（Ｑｚ）と、主ゲート信号（Ｓｚ）を受信することにより前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態とを制御駆動する主ゲート駆動回路（Ｇｚ）と、前記放電ランプ（Ｌｄ）にシマー電流を流すことのできるシマー電流供給回路（Ｕｙ）と、始動信号（Ｓｔ）を受信することにより前記始動電極（Ｅｔ）に高電圧を印加する始動回路（Ｕｔ）と、前記主ゲート信号（Ｓｚ）と前記始動信号（Ｓｔ）とを生成する放電シーケンス制御回路（Ｕｚ）とを有し、前記放電ランプ（Ｌｄ）の点灯に際しては、前記放電シーケンス制御回路（Ｕｚ）は、前記始動信号（Ｓｔ）を出力し、前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態の交互繰り返しに対応する前記主ゲート信号（Ｓｚ）のシーケンスを生成するものであって、前記始動信号（Ｓｔ）の出力に先立っては、前記主ゲート信号（Ｓｚ）を前記主スイッチ素子（Ｑｚ）のオン状態に対応する状態にして待機し、前記始動信号（Ｓｔ）を出力した時点から、前記シーケンスの制御を開始することを特徴とするものである。
【００１３】
第２の発明の放電ランプ点灯装置は、主放電のための一対の主電極（Ｅ１，Ｅ２）が放電空間（Ｄｓ）内に対向配置されるとともに、前記放電空間（Ｄｓ）に接しないように始動電極（Ｅｔ）が設けられた放電ランプ（Ｌｄ）をフラッシュ放電によって点灯するための放電ランプ点灯装置であって、前記放電ランプ（Ｌｄ）に放電を生じせしめるための電荷を蓄積する主コンデンサ（Ｃｚ）と、前記主コンデンサ（Ｃｚ）に電荷を充電するための充電回路（Ｕｘ）と、前記主コンデンサ（Ｃｚ）に充電された電荷を前記放電ランプ（Ｌｄ）を介して放電する経路の途中に介挿された主スイッチ素子（Ｑｚ）と、主ゲート信号（Ｓｚ）を受信することにより前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態とを制御駆動する主ゲート駆動回路（Ｇｚ）と、前記放電ランプ（Ｌｄ）にシマー電流を流すことのできるシマー電流供給回路（Ｕｙ）と、始動信号（Ｓｔ）を受信することにより前記始動電極（Ｅｔ）に高電圧を印加する始動回路（Ｕｔ）と、前記主ゲート信号（Ｓｚ）と前記始動信号（Ｓｔ）とを生成する放電シーケンス制御回路（Ｕｚ）とを有し、前記放電ランプ（Ｌｄ）の点灯に際しては、前記放電シーケンス制御回路（Ｕｚ）は、前記始動信号（Ｓｔ）を出力し、前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態の交互繰り返しに対応する前記主ゲート信号（Ｓｚ）のシーケンスを生成するものであって、前記始動信号（Ｓｔ）の出力に先立っては、前記主ゲート信号（Ｓｚ）を前記主スイッチ素子（Ｑｚ）のオフ状態に対応する状態にして待機し、前記始動信号（Ｓｔ）の出力の後は、シマー電流が流れた状態において前記シーケンスの制御を開始することを特徴とするものである。
【００１４】
第３の発明の放電ランプ点灯装置は、第１から２の発明において、前記放電シーケンス制御回路（Ｕｚ）は、前記主コンデンサ（Ｃｚ）に蓄積された電荷が放電されて放電ランプ（Ｌｄ）の電流が停止するよう、前記主スイッチ素子（Ｑｚ）の最後のオン状態の期間を十分長くした前記シーケンスを生成することを特徴とするものである。
【００１５】
第４の発明の放電ランプ点灯装置は、第１から２の発明において、前記放電ランプ（Ｌｄ）に流れる電流を検出して、ランプ電流検出信号（Ｓｆｉ）を生成するためのランプ電流検出手段（Ｆｉ）を有し、前記放電シーケンス制御回路（Ｕｚ）は、前記主コンデンサ（Ｃｚ）に蓄積された電荷が放電されて前記ランプ電流検出信号（Ｓｆｉ）が停止するまで前記主スイッチ素子（Ｑｚ）の最後のオン状態の期間を維持した前記シーケンスを生成することを特徴とするものである。
【００１６】
第５の発明の放電ランプ点灯装置は、主放電のための一対の主電極（Ｅ１，Ｅ２）が放電空間（Ｄｓ）内に対向配置されるとともに、前記放電空間（Ｄｓ）に接しないように始動電極（Ｅｔ）が設けられた放電ランプ（Ｌｄ）をフラッシュ放電によって点灯するための放電ランプ点灯装置であって、前記放電ランプ（Ｌｄ）に放電を生じせしめるための電荷を蓄積する主コンデンサ（Ｃｚ）と、前記主コンデンサ（Ｃｚ）に電荷を充電するための充電回路（Ｕｘ）と、前記主コンデンサ（Ｃｚ）に充電された電荷を前記放電ランプ（Ｌｄ）を介して放電する経路の途中に介挿された主スイッチ素子（Ｑｚ）と、主ゲート信号（Ｓｚ）を受信することにより前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態とを制御駆動する主ゲート駆動回路（Ｇｚ）と、シマー制御信号（Ｓｙ）を受信することにより活性化される、前記放電ランプ（Ｌｄ）にシマー電流を流すことのできるシマー電流供給回路（Ｕｙ）と、始動信号（Ｓｔ）を受信することにより前記始動電極（Ｅｔ）に高電圧を印加する始動回路（Ｕｔ）と、前記主ゲート信号（Ｓｚ）と前記シマー制御信号（Ｓｙ）と前記始動信号（Ｓｔ）とを生成する放電シーケンス制御回路（Ｕｚ）とを有し、前記放電ランプ（Ｌｄ）の点灯に際しては、前記放電シーケンス制御回路（Ｕｚ）は、前記シマー電流供給回路（Ｕｙ）が活性化されるよう前記シマー制御信号（Ｓｙ）を出力し、前記始動信号（Ｓｔ）を出力し、前記主スイッチ素子（Ｑｚ）のオン状態とオフ状態の交互繰り返しに対応する前記主ゲート信号（Ｓｚ）のシーケンスを生成するものであって、前記シーケンスの終了の前または後において前記シマー制御信号（Ｓｙ）を停止することを特徴とするものである。
【００１７】
第６の発明の放電ランプ点灯装置は、第１から５の発明において、前記放電シーケンス制御回路（Ｕｚ）は、前記主スイッチ素子（Ｑｚ）についての、それぞれ順に実現するオン状態継続期間情報Ｔ１’，Ｔ２’，…，Ｔｎ−１’，Ｔｎ’と、前記オン状態のそれぞれの後に、それぞれ順に実現するオフ状態継続期間情報Ｘ１’，Ｘ２’，…，Ｘｎ−１’とを記憶する主ゲートシーケンスメモリを有しており、前記オン状態継続期間情報Ｔ１’，Ｔ２’，…，Ｔｎ−１’，Ｔｎ’と前記オフ状態継続期間情報Ｘ１’，Ｘ２’，…，Ｘｎ−１’とを前記主ゲートシーケンスメモリからそれぞれ順に交互に読み出し、読み出した情報に基づく、オン状態継続期間とオフ状態継続期間とを交互に繰り返す前記主ゲート信号（Ｓｚ）を生成するものであることを特徴とするものである。
【００１８】
第７の発明の放電ランプ点灯装置は、第１から５の発明において、前記放電ランプ（Ｌｄ）に流れる電流を検出して、ランプ電流検出信号（Ｓｆｉ）を生成するためのランプ電流検出手段（Ｆｉ）を有し、前記放電ランプ（Ｌｄ）に流れる電流値に関する目標波形信号であるランプ電流目標信号（Ｓｇｉ）を生成する電流目標信号生成回路（Ｕｇ）を有し、前記放電シーケンス制御回路（Ｕｚ）は、前記ランプ電流目標信号（Ｓｇｉ）と前記ランプ電流検出信号（Ｓｆｉ）とを比較し、両者の差異が小さくなるよう、パルス幅変調によって前記主スイッチ素子（Ｑｚ）についての、それぞれ順に実現するオン状態継続期間（Ｔ１，Ｔ２，…，Ｔｎ−１，Ｔｎ）の情報と、前記オン状態のそれぞれの後に、それぞれ順に実現するオフ状態継続期間（Ｘ１，Ｘ２，…，Ｘｎ−１）の情報と生成し、オン状態継続期間とオフ状態継続期間とを交互に繰り返す前記主ゲート信号（Ｓｚ）を生成するものであることを特徴とするものである。
【発明の効果】
【００１９】
本発明を適用することにより、ランプ電流を低く設定する際に、ランプにおいて放電維持できる下限電流値に対して、十分過ぎる余裕を持たせる必要が無く、ランプ電流波形の設計・設定の自由度を高めることを達成した放電ランプ点灯装置を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の放電ランプ点灯装置の実施例の一形態を簡略化して示すブロック図を表す。
【図２】本発明の放電ランプ点灯装置の実施例の一形態の簡略化されたタイミング図を表す。
【図３】本発明の放電ランプ点灯装置の実施例の一形態を簡略化して示すブロック図を表す。
【図４】本発明の放電ランプ点灯装置の実施例の一形態の簡略化されたタイミング図を表す。
【図５】本発明の放電ランプ点灯装置の実施例の一部の一形態の簡略化された構成を表す。
【図６】本発明の放電ランプ点灯装置の実施例の一部の一形態の簡略化された構成を表す。
【図７】本発明の放電ランプ点灯装置の実施例の一部の一形態の簡略化された構成を表す。
【発明を実施するための最良の形態】
【００２１】
先ず本発明の放電ランプ点灯装置の実施例の一形態を簡略化して示すブロック図である図１、および本発明の放電ランプ点灯装置の実施例の一形態の簡略化されたタイミング図である図２を用いて説明する。
図２において、（ａ）は始動信号（Ｓｔ）、（ｂ）は主ゲート信号（Ｓｚ）、（ｃ）は放電ランプ（Ｌｄ）に流れるランプ電流（ＩＬ）を表す。
【００２２】
放電ランプ（Ｌｄ）に放電発光を生じせしめるための電荷を蓄積する主コンデンサ（Ｃｚ）の両端子には、これに電荷を充電するための充電回路（Ｕｘ）が接続される。
なお、前記主コンデンサ（Ｃｚ）に蓄積された電荷を放電して、自然にフラッシュ点灯を終了させるため、所定電圧までの前記主コンデンサ（Ｃｚ）への充電が完了すると、前記充電回路（Ｕｘ）は動作を停止する。その時、前記主コンデンサ（Ｃｚ）から前記充電回路（Ｕｘ）に向けて電流が逆流することを防止するため、また、前記主コンデンサ（Ｃｚ）およびその後段から成るフラッシュランプモジュール（Ｕｍ）の複数個を１個の前記充電回路（Ｕｘ）で充電できるよう、前記フラッシュランプモジュール（Ｕｍ）の充電電流の入り口には、ダイオード（Ｄｘ）を設けることが望ましい。
この場合、各フラッシュランプモジュール（Ｕｍ）のノード（Ｎ１０，Ｎ１２）を前記充電回路（Ｕｘ）に接続すればよい。
【００２３】
また前記主コンデンサ（Ｃｚ）の両端子には、前記放電ランプ（Ｌｄ）とＩＧＢＴなどを使用した主スイッチ素子（Ｑｚ）とを直列に接続した回路が接続される。
前記主スイッチ素子（Ｑｚ）は、主ゲート駆動回路（Ｇｚ）を介して、主ゲート信号（Ｓｚ）によってオン状態またはオフ状態に制御される。
前記放電ランプ（Ｌｄ）のバルブの外側に、放電空間（Ｄｓ）に接しないように設けられた始動電極（Ｅｔ）には、始動信号（Ｓｔ）を受けて高電圧を発生する始動回路（Ｕｔ）が接続されている。
前記主ゲート信号（Ｓｚ）および前記始動信号（Ｓｔ）は、放電シーケンス制御回路（Ｕｚ）によって生成される。
なお、前記図２においては、前記主ゲート信号（Ｓｚ）がハイレベルのときに前記主スイッチ素子（Ｑｚ）がオン状態、前記主ゲート信号（Ｓｚ）がローレベルのときに前記主スイッチ素子（Ｑｚ）がオフ状態になるものとして記載してある。
また、前記始動信号（Ｓｔ）がハイレベルのときに前記始動回路（Ｕｔ）を活性化するものとして記載してある。
【００２４】
前記放電シーケンス制御回路（Ｕｚ）は、前記主スイッチ素子（Ｑｚ）がオン状態になるよう、前記主ゲート信号（Ｓｚ）を出力した状態で、時点（ｔｓ）において前記始動信号（Ｓｔ）を活性化することにより、前記始動回路（Ｕｔ）が高電圧を発生し、該高電圧が前記始動電極（Ｅｔ）に印加される。
印加された高電圧は、前記放電ランプ（Ｌｄ）のバルブ壁を介して前記放電空間（Ｄｓ）内において誘電体バリア放電が発生する。
前記主スイッチ素子（Ｑｚ）はオン状態にされているから、前記放電ランプ（Ｌｄ）主電極（Ｅ１，Ｅ２）の間には、前記主コンデンサ（Ｃｚ）の充電電圧がそのまま印加されているため、誘電体バリア放電によって生じたプラズマに導かれて時点（ｔｉ）において前記主電極（Ｅ１，Ｅ２）の間で主放電が開始する。
【００２５】
発生した主放電電流の立上りの速さを制限するために、インダクタ（Ｌｆ）が前記放電ランプ（Ｌｄ）に直列に接続されており、前記インダクタ（Ｌｆ）は磁気エネルギーを蓄積しながら、前記図２に記載のように、ランプ電流（ＩＬ）はゆっくりと上昇して行く。  
ランプ電流が上昇して行く途中の時点（ｔｆ１）において、前記主ゲート信号（Ｓｚ）をローレベルに切換え、前記主スイッチ素子（Ｑｚ）をオフ状態にすると、前記主コンデンサ（Ｃｚ）からランプに供給される電流が切断される。
ただし、前記インダクタ（Ｌｆ）には磁気エネルギーが蓄積されているため、電流経路を急に切断しようとすると、電流を流し続ける方向の高電圧が前記インダクタ（Ｌｆ）に発生してしまうため、前記インダクタ（Ｌｆ）と前記放電ランプ（Ｌｄ）との直列回路に対して並列にダイオード（Ｄｆ）を接続してある。
このダイオードの働きにより、前記主スイッチ素子（Ｑｚ）がオフ状態になると、前記インダクタ（Ｌｆ）と前記放電ランプ（Ｌｄ）と前記ダイオード（Ｄｆ）とからなる閉ループができ、この閉ループをランプ電流が還流しながら前記インダクタ（Ｌｆ）に蓄積された磁気エネルギーが解放されて行くため、前記図２に記載のように、ランプ電流（ＩＬ）はゆっくりと下降して行く。
【００２６】
さらに、ランプ電流が下降して行く途中の時点（ｔｇ２）において、前記主ゲート信号（Ｓｚ）をハイレベルに切換え、前記主スイッチ素子（Ｑｚ）をオン状態にすると、前記主コンデンサ（Ｃｚ）からランプへの電流供給が再開され、ランプ電流（ＩＬ）はゆっくりと上昇して行く。
このようにして、前記主スイッチ素子（Ｑｚ）に関するオン状態継続期間（Ｔ１，Ｔ２，Ｔ３，…）とオフ状態継続期間（Ｘ１，Ｘ２，…）との比率（またはデューティサイクル比）が適当な値になるような、前記主ゲート信号（Ｓｚ）のシーケンスとすることにより、前記図２の（ｃ）に２点鎖線で表した、想定するランプ電流目標波形（Ｉｇ）に対して、鋸歯状波的に上下しながら、それを近似的に実現することができる。
【００２７】
前記図１の放電ランプ点灯装置においては、前記主スイッチ素子（Ｑｚ）がオフ状態であってもシマー電流が流せるよう、前記主スイッチ素子（Ｑｚ）に対して並列的にシマー電流供給回路（Ｕｙ）を設けてある。
該シマー電流供給回路（Ｕｙ）は、例えば抵抗から構成されており、前記主コンデンサ（Ｃｚ）のプラス側端子から、これに接続された前記放電ランプ（Ｌｄ）と前記シマー電流供給回路（Ｕｙ）とを通じて、前記主コンデンサ（Ｃｚ）のマイナス側端子へ流れる電流経路が形成され、したがって、前記主スイッチ素子（Ｑｚ）がオフ状態になっている場合おいても、前記主コンデンサ（Ｃｚ）から微弱な電流、すなわちシマー電流を前記放電ランプ（Ｌｄ）に流すことができる。
そのため、例えば、前記図２の（ｃ）に記載の前記ランプ電流目標波形（Ｉｇ）が低く設定してある期間において、ランプの製造バラツキや温度条件、前記半導体スイッチ２５のオン・オフのタイミングのゆらぎなどに起因して、その期間内に、ランプにおいて放電維持できる下限電流値を下回ると、放電が途切れ、消灯してしまう問題の発生を防止することができる。
【００２８】
もし仮に、前記シマー電流供給回路（Ｕｙ）が存在しなかった場合は、ランプにおいて放電維持できる下限電流値を下回ると、前記図２の（ｃ）に記載のように、時点（ｔｅ）において放電が途切れ、電流波形（Ｉｏｆｆ）のように消灯してしまうものが、前記シマー電流供給回路（Ｕｙ）が存在することにより、その電流供給能力、すなわち、これが抵抗である場合はその抵抗値と、前記放電ランプ（Ｌｄ）と、その時点における前記主コンデンサ（Ｃｚ）の電圧によって決まる値のシマー電流（ＩＬｙ）が、最低でも確保され、放電を継続することができる。
そして、時点（ｔｇ３）において前記主ゲート信号（Ｓｚ）がハイレベルに切換わり、前記主スイッチ素子（Ｑｚ）がオン状態になると、シマー放電から主放電に復帰し、ランプ電流（ＩＬ）はゆっくりと上昇して行く。
【００２９】
ここで着目すべきは、前記主ゲート信号（Ｓｚ）のシーケンスの途中において、前記したような、ランプにおいて放電維持できる下限電流値を下回ろうとするような現象が起こらない場合は、この放電ランプ点灯装置においては、始動回路（Ｕｔ）が高電圧を発生してフラッシュ放電発光が開始し、近似的に前記ランプ電流目標波形（Ｉｇ）のランプ電流が流れ、前記主コンデンサ（Ｃｚ）に蓄積された電荷が尽きて、前記主コンデンサからランプに印加される電圧が放電維持できる下限電圧値を下回ると、自然にランプに流れる電流が放電維持できる下限電流値を下回り、放電が停止してランプが消灯する、という動作を行うものであって、シマー電流が流れることがない点である。
つまり、本発明の放電ランプ点灯装置を使用すれば、このような正常な動作形態においては、従来から蓄積された基板加熱処理に関する知見がそのまま利用可能であることが判る。
【００３０】
さらに、本発明は、前記したような、意図せずに消灯してしまう場合のみならず、ランプ電流波形の設計・設定の自由度の一つとして、意図的な短時間の実質的消灯期間を設けたい場合についても、有効に利用可能である。
前記主スイッチ素子（Ｑｚ）のオフ状態への遷移から、前記放電ランプ（Ｌｄ）に直列に挿入された前記インダクタ（Ｌｆ）の作用によって流れる誘導電流が、ランプが放電維持できる下限電流値を下回り、もし前記シマー電流供給回路（Ｕｙ）が無かったならば、放電の途切れが生じたであろう時点までに要する時間以上の継続期間を有する前記主スイッチ素子（Ｑｚ）のオフ状態に対応する前記主ゲート信号（Ｓｚ）の期間、すなわち誘導緩和時間超過オフ期間が、前記放電シーケンス制御回路（Ｕｚ）が生成する前記主ゲート信号（Ｓｚ）のシーケンスのなかに、１個以上含まれるようにした場合、前記放電ランプ（Ｌｄ）の放電は、前記誘導緩和時間超過オフ期間において確実に主放電が途切れてシマー放電に至る。
そして、前記誘導緩和時間超過オフ期間が満了して、主放電を再開する場合には、前記始動回路（Ｕｔ）を働かせる必要が無く、したがって前記したような、前記始動回路（Ｕｔ）が高電圧を発生してから、実際に放電が開始するまでのタイミングのバラツキが生じる問題を免れることができる。
なお、この場合、記載の実質的消灯期間は、実際にはシマー放電が存在するが、シマー放電を微弱にすれば、基板加熱の観点から、実質的に消灯期間と同等にすることができる。  
【００３１】
なお、前記図２において、前記始動信号（Ｓｔ）を活性化する前記時点（ｔｓ）と、主放電が開始する、前記時点（ｔｉ）とが一致しないのは、前記したように前記始動信号（Ｓｔ）により活性化された前記始動回路（Ｕｔ）が動作を開始して高電圧を発生し始め、印加された高電圧により、ランプの前記放電空間（Ｄｓ）内において誘電体バリア放電が発生し、前記主電極（Ｅ１，Ｅ２）の間の主放電が導かれるまでに、相当な時間遅れが生ずるからである。
また、前記始動回路（Ｕｔ）が高電圧を発生してから、実際に放電が開始するまでのタイミングのバラツキが生じる。
【００３２】
したがって、本実施例の放電ランプ点灯装置においては、前記放電ランプ（Ｌｄ）に流れる電流を検出して、ランプ電流検出信号（Ｓｆｉ）を生成するためのランプ電流検出手段（Ｆｉ）を有し、前記ランプ電流検出信号（Ｓｆｉ）に基づいて主放電が開始する前記時点（ｔｉ）を検知し、該時点より前記主ゲート信号（Ｓｚ）の前記シーケンスを開始するように構成することが望ましい。
なお、本発明の放電ランプ点灯装置に関して用いているシマー放電、シマー電流という用語は、一般的なフラッシュランプの点灯技術におけるシマー放電、シマー電流と意味的に全く同一という訳ではないが、概念的に類似しているため、便宜上同じ用語を用いている。
【００３３】
なお、前記放電ランプ（Ｌｄ）と前記インダクタ（Ｌｆ）、前記主スイッチ素子（Ｑｚ）、前記シマー電流供給回路（Ｕｙ）の接続方法については、前記図１に記載のものに限定されない。
例えば、本発明の放電ランプ点灯装置の実施例の一形態を簡略化して示すブロック図である図３に記載の接続方法のように、前記インダクタ（Ｌｆ）を前記主コンデンサ（Ｃｚ）の端子側、前記放電ランプ（Ｌｄ）を前記主スイッチ素子（Ｑｚ）側としたり、あるいは、前記シマー電流供給回路（Ｕｙ）を前記主スイッチ素子（Ｑｚ）に並列接続したりするなど、回路設計的、あるいは部品選択的の観点から、適当な接続の仕方を選ぶことができる。
【００３４】
次に本発明の放電ランプ点灯装置の実施例の一形態の簡略化されたタイミング図である図４を用いて説明する。
前記図２と同様に、図４において、（ａ）は始動信号（Ｓｔ）、（ｂ）は主ゲート信号（Ｓｚ）、（ｃ）は放電ランプ（Ｌｄ）に流れるランプ電流（ＩＬ）を表す。
【００３５】
本図の実施形態においては、前記図２のものと相違して、前記放電シーケンス制御回路（Ｕｚ）は、前記主スイッチ素子（Ｑｚ）がオフ状態になるよう、前記主ゲート信号（Ｓｚ）を出力した状態で待機し、時点（ｔｓ）において前記始動信号（Ｓｔ）を活性化する。
前記始動回路（Ｕｔ）が高電圧を発生し、該高電圧が前記始動電極（Ｅｔ）に印加されて、前記放電空間（Ｄｓ）内において誘電体バリア放電が発生する。
前記放電ランプ（Ｌｄ）の前記主電極（Ｅ１，Ｅ２）の間には、前記主コンデンサ（Ｃｚ）の充電電圧が印加されているため、誘電体バリア放電によって生じたプラズマに導かれて時点（ｔｙ）において前記主電極（Ｅ１，Ｅ２）の間で放電が開始するが、前記主スイッチ素子（Ｑｚ）はオフ状態にされているため、ランプに流れる電流は、前記シマー電流供給回路（Ｕｙ）を介して流れるシマー電流（ＩＬｙ）になる。
【００３６】
前記放電シーケンス制御回路（Ｕｚ）は、シマー電流（ＩＬｙ）が流れている状態において、時点（ｔｉ）において前記主スイッチ素子（Ｑｚ）がオン状態になるように、前記主ゲート信号（Ｓｚ）の出力を開始する。
このときは、既にシマー電流が流れているため、大きな時間遅れ無しに、前記放電ランプ（Ｌｄ）に主放電が開始する。
このようにして、前記主スイッチ素子（Ｑｚ）に関するオン状態継続期間（Ｔ１，Ｔ２，Ｔ３，…）とオフ状態継続期間（Ｘ１，Ｘ２，…）との比率（またはデューティサイクル比）が適当な値になるような、前記主ゲート信号（Ｓｚ）のシーケンスとすることにより、前記図２のものと同様に、ランプ電流目標波形（Ｉｇ）を近似的に実現することができる。
その際、同様に、前記ランプ電流目標波形（Ｉｇ）が低く設定してある期間において、ランプの製造バラツキや温度条件、前記半導体スイッチ２５のオン・オフのタイミングのゆらぎなどに起因して、その期間内に、ランプにおいて放電維持できる下限電流値を下回ると、放電が途切れ、消灯してしまう問題の発生を防止することができる。
【００３７】
シマー放電を利用したフラッシュランプ光源は、例えば高速のトナープリンタの定着やストロボスコープなどの用途において、従来より使用されているが、これらの用途の場合に比べ、本発明のような半導体や薄膜トランジスタなどの製造工程に用いられる加熱装置・アニール装置等において利用される放電ランプ点灯装置の場合は、主放電、すなわちフラッシュ発光の頻度が低い。
そのため、このような状況においては、主放電と主放電との間の期間において、延々とシマー放電を継続しても利益が無く、さらに、ランプの前記主電極（Ｅ１，Ｅ２）の材料・構造にもよるが、ランプの寿命の点で望ましくない。
【００３８】
したがって、シマー放電は、前記したような、主放電の直前の短期間、もしくは、前記したような、放電が途切れようとしたときに、放電を維持して消灯を防止する際、もしくは、前記したような、ランプ電流波形の設計・設定の自由度の一つとしての、意図的な短時間の実質的消灯期間に限定して発生させることが有利である。
このようなシマー放電の限定は、簡単には、前記主ゲート信号（Ｓｚ）のシーケンスを、前記主コンデンサ（Ｃｚ）に蓄積された電荷が放電されて放電ランプ（Ｌｄ）の電流が停止するよう、前記主スイッチ素子（Ｑｚ）の最後のオン状態の期間を十分長くすることでこれを実現することができる。
この様子を前記図４においては、十分に長い最後の前記主ゲート信号（Ｓｚ）のオン状態継続期間（Ｔｎ）により、時点（ｔｄ）において前記放電ランプ（Ｌｄ）の電流が停止するとして描いてある。
【００３９】
あるいは、さらに動作を確実化するために、前記放電ランプ（Ｌｄ）に流れる電流を検出して、ランプ電流検出信号（Ｓｆｉ）を生成するためのランプ電流検出手段（Ｆｉ）を設けておき、前記主コンデンサ（Ｃｚ）に蓄積された電荷が放電されて前記ランプ電流検出信号（Ｓｆｉ）が停止するまで前記主スイッチ素子（Ｑｚ）の最後のオン状態の期間を維持して終わるように前記主ゲート信号（Ｓｚ）のシーケンスを組むことでこれを実現することができる。
【００４０】
前記したシマー放電の限定は、前記したように、前記主コンデンサ（Ｃｚ）に蓄積された電荷が尽きるのを待つのではなく、シマー電流供給回路（Ｕｙ）が、シマー制御信号（Ｓｙ）を受信することにより活性化されるものとすることにより、能動的にこれを実現することができる。
このためのシマー電流供給回路（Ｕｙ）の構成について本発明の放電ランプ点灯装置の実施例の一部の一形態の簡略化された構成である図５を用いて説明する。
本図の回路は、記載のノード（Ｎ２０，Ｎ２１）が、前記図１や図３の構成において、記載した、同じ記号のノードに対応するよう配置される。
【００４１】
前記主スイッチ素子（Ｑｚ）がオフ状態であってもシマー電流が流せるよう、前記主スイッチ素子（Ｑｚ）に対して並列的に接続される抵抗（Ｒｙ）に対し、直列に、ＩＧＢＴなどを使用したスイッチ素子（Ｑｙ）を挿入して、シマー電流を遮断することができるようにしてある。
前記スイッチ素子（Ｑｙ）は、ゲート駆動回路（Ｇｙ）を介して、前記シマー制御信号（Ｓｙ）によってオン状態またはオフ状態に制御され、前記スイッチ素子（Ｑｙ）がオン状態のときに、前記シマー電流供給回路（Ｕｙ）は活性状態となる。
前記放電シーケンス制御回路（Ｕｚ）は前記シマー制御信号（Ｓｙ）を活性化し、前記主ゲート信号（Ｓｚ）のシーケンスの終了の直前または直後において前記シマー制御信号（Ｓｙ）を停止させる。
なお、１個の前記スイッチ素子（Ｑｙ）および前記ゲート駆動回路（Ｇｙ）の組によって、複数個の前記フラッシュランプモジュール（Ｕｍ）のシマー電流を制御することができる。
その場合は、抵抗（Ｒｙ）は、各フラッシュランプモジュール（Ｕｍ）毎に設ける。
【００４２】
前記図５の前記シマー電流供給回路（Ｕｙ）の場合、シマー電流のエネルギー供給源は前記主コンデンサ（Ｃｚ）に蓄積された電荷であるから、主放電開始後は、前記主コンデンサ（Ｃｚ）の電圧は下降の一途を辿る。
したがって、前記シマー電流供給回路（Ｕｙ）のシマー電流供給能力も下降の一途を辿るため、放電の途切れを防止する能力が、主放電開始直後は強いが、後になるほど弱くなるという欠点を有することが判る。
【００４３】
ここでは、この欠点を回避したシマー電流供給回路（Ｕｙ）の構成について本発明の放電ランプ点灯装置の実施例の一部の一形態の簡略化された構成である図６を用いて説明する。
本図のシマー電流供給回路（Ｕｙ）は、その出力のノード（Ｎ３１，Ｎ３２）を放電ランプ（Ｌｄ）の主電極（Ｅ１，Ｅ２）に接続する形式のものである。
なお、本図における放電ランプ（Ｌｄ）や主スイッチ素子（Ｑｚ）、インダクタ（Ｌｆ）、ダイオード（Ｄｆ）の配置は、前記図１に記載の構成に対応させてあるが、それに限定されず、本図のシマー電流供給回路（Ｕｙ）は、前記図３に記載の構成やその他の構成の放電ランプ点灯装置に適用可能である。
【００４４】
昇圧トランス（Ｔｙ）の１次側巻線（Ｌｐ）を駆動するためのインバータ（Ｕｖ）は、例えばフルブリッジやハーフブリッジなどの回路によって構成され、該インバータ（Ｕｖ）は、シマー制御信号（Ｓｙ）によって活性化・非活性化、すなわち動作・停止の制御が行われる。
前記昇圧トランス（Ｔｙ）の２次側巻線（Ｌｓ）には、直列にコンデンサ（Ｃｙ１）が接続され、これらに並列にダイオード（Ｄｙ１）、およびダイオード（Ｄｙ２）とコンデンサ（Ｃｙ２）の直列回路が接続されることにより、前記コンデンサ（Ｃｙ２）に前記２次側巻線（Ｌｓ）の尖頭電圧の２倍の電圧が現れる。いわゆる倍電圧整流回路を構成している。
主放電が生じると、この倍電圧整流回路をランプから切り離すためのダイオード（Ｄｙ３）と、安定したシマー電流を流すための抵抗（Ｒｙ１）とを介してこの倍電圧整流回路の出力電圧が、前記放電ランプ（Ｌｄ）に印加されることにより、前記放電ランプ（Ｌｄ）にシマー電流を流すことができる。
【００４５】
前記放電シーケンス制御回路（Ｕｚ）は前記シマー制御信号（Ｓｙ）の活性化、前記始動信号（Ｓｔ）の活性化、前記主ゲート信号（Ｓｚ）の出力を行って主放電を開始させ、前記主ゲート信号（Ｓｚ）のシーケンスの終了の直前または直後において前記シマー制御信号（Ｓｙ）を非活性化し、前記インバータ（Ｕｖ）の動作を停止させて、シマー放電を停止させることができる。
そして、本図のシマー電流供給回路（Ｕｙ）においては、前記インバータ（Ｕｖ）の動作は、前記主コンデンサ（Ｃｚ）の電圧とは独立に制御できるから、前記した、放電の途切れを防止する能力が、主放電開始直後は強いが、後になるほど弱くなるという欠点を回避した放電ランプ点灯装置が実現できることが判る。
【００４６】
なお、１個の前記倍電圧整流回路によって、複数個の前記フラッシュランプモジュール（Ｕｍ）のランプにシマー電流を供給することができる。
その場合は、前記ダイオード（Ｄｙ３）および前記抵抗（Ｒｙ１）は、各フラッシュランプモジュール（Ｕｍ）毎に設ける。
【００４７】
ここでは、トランスの２次側に倍電圧整流回路を構成する例を記載したが、それを多段に接続して、いわゆるコッククロフト・ウォルトン回路を構成して多倍整流するものや、倍電圧整流しないダイオードブリッジを用いるものなど、回路設計的、あるいは部品選択的の観点から、適当な回路を利用することができる。
【００４８】
前記図２に記載の、ランプ電流目標波形（Ｉｇ）を近似的に実現するために、前記主スイッチ素子（Ｑｚ）に関するオン状態継続期間（Ｔ１，Ｔ２，Ｔ３，…）とオフ状態継続期間（Ｘ１，Ｘ２，…）との比率（またはデューティサイクル比）が適当な値になるような、前記主ゲート信号（Ｓｚ）のシーケンスとすることを説明したが、具体的に、そのような前記主ゲート信号（Ｓｚ）のシーケンスを生成するための構成として、前記放電シーケンス制御回路（Ｕｚ）に主ゲートシーケンスメモリを具備し、事前に前記主スイッチ素子（Ｑｚ）のオン状態継続期間情報Ｔ１’，Ｔ２’，…，Ｔｎ−１’，Ｔｎ’と、オフ状態継続期間情報Ｘ１’，Ｘ２’，…，Ｘｎ−１’とを記憶しておき、ランプの点灯時は、これら情報を前記主ゲートシーケンスメモリからそれぞれ順に交互に読み出し、前記主ゲート信号（Ｓｚ）を生成するものとすることができる。
ここで、前記主ゲートシーケンスメモリに記憶するオン状態・オフ状態継続期間情報としては、例えば、一定時間毎にカウント値をインクリメントする、前記主ゲート信号（Ｓｚ）のハイ・ロー制御用タイマカウンタのカウント上限値を記憶しておくようにするとよい。
【００４９】
前記放電シーケンス制御回路（Ｕｚ）は、前記主ゲートシーケンスメモリから読み出したオン状態継続期間カウント上限値Ｔｉ’をレジスタにロードするとともに、タイマカウンタをゼロリセットし、前記主ゲート信号（Ｓｚ）をハイレベルにセットした上で、一定時間毎にタイマカウンタのカウント値をインクリメントしてゆき、カウント値が前記オン状態継続期間カウント上限値Ｔｉ’に一致したことを検知すると、前記放電シーケンス制御回路（Ｕｚ）は、前記主ゲート信号（Ｓｚ）をローレベルにセットした上で、前記主ゲートシーケンスメモリから読み出したオフ状態継続期間カウント上限値Ｘｉ’をレジスタにロードするとともに、タイマカウンタをゼロリセットし、一定時間毎にタイマカウンタのカウント値をインクリメントしてゆき、カウント値が前記オン状態継続期間カウント上限値Ｘｉ’に一致したことを検知すると、前記放電シーケンス制御回路（Ｕｚ）は、次のオン状態継続期間カウント上限値Ｔｉ＋１’に関する同様処理に戻る、という処理ループを、最初のオン状態継続期間カウント上限値Ｔ１から初めて、最後のオン状態継続期間カウント上限値Ｔｎまで行うように前記放電シーケンス制御回路（Ｕｚ）を構成することにより、前記した前記主ゲート信号（Ｓｚ）の生成を実現することができる。
【００５０】
なお、前記主ゲートシーケンスメモリに記憶する具体的なオン状態・オフ状態継続期間情報は、実際のランプ電流波形を観測しながら、それが、ランプ電流目標波形（Ｉｇ）の上下を振動する形で生成されるよう、試行錯誤によって決定すればよい。
【００５１】
前記主ゲートシーケンスメモリに記憶する情報が固定であると、ランプの特性バラツキや前記充電回路（Ｕｘ）の充電電圧のバラツキなどの影響を受ける欠点がある。
以下において、ランプ電流を実時間で測定し、フィードバック制御によって前記主ゲート信号（Ｓｚ）のシーケンスを生成するシマー電流供給回路（Ｕｙ）の構成について本発明の放電ランプ点灯装置の実施例の一部の一形態の簡略化された構成である図７を用いて説明する。
本図の回路は、記載のノード（Ｎ２０，Ｎ２１）が、前記図１や図３の構成において、記載した、同じ記号のノードに対応するよう配置される。
【００５２】
前記放電ランプ（Ｌｄ）に流れる電流経路に設けた、例えばシャント抵抗（Ｒｉ）などの電流検出素子と作動増幅器（Ａｉ）などを用いて構成したランプ電流検出手段（Ｆｉ）によりランプ電流検出信号（Ｓｆｉ）を生成する。
また、電流目標信号生成回路（Ｕｇ）は、前記放電ランプ（Ｌｄ）に流れる電流値に関する目標波形信号であるランプ電流目標信号（Ｓｇｉ）を生成する。
前記放電シーケンス制御回路（Ｕｚ）は、前記ランプ電流目標信号（Ｓｇｉ）と前記ランプ電流検出信号（Ｓｆｉ）とを比較し、両者の差異が小さくなるよう、パルス幅変調によって前記主スイッチ素子（Ｑｚ）に関するオン状態継続期間（Ｔ１，Ｔ２，…，Ｔｎ−１，Ｔｎ）と、オフ状態継続期間（Ｘ１，Ｘ２，…，Ｘｎ−１）とをフィードバック的に決定して前記主ゲート信号（Ｓｚ）を生成する。
なお、前記電流目標信号生成回路（Ｕｇ）が前記ランプ電流目標信号（Ｓｇｉ）を時系列的に生成するための、前記主ゲート信号（Ｓｚ）のシーケンスの開始タイミング信号が必要であるが、本図においては省略してある。
【００５３】
本明細書に記載の回路構成は、本発明の放電ランプ点灯装置の動作や機能、作用を説明するために、必要最少限のものを記載したものである。  したがって、説明した回路構成や動作の詳細事項、例えば、信号の極性であるとか、具体的な回路素子の選択や追加、省略、或いは素子の入手の便や経済的理由に基づく変更などの創意工夫は、実際の装置の設計時に遂行されることを前提としている。
【００５４】
とりわけ前記放電シーケンス制御回路（Ｕｚ）や、その周辺回路である、前記主ゲートシーケンスメモリや前記電流目標信号生成回路（Ｕｇ）、前記タイマカウンタなどの機能ブロックについては、放電ランプ点灯装置の実際の構成において、必ずしも、それぞれ独立して別個に存在させる必要は無く、例えば、これらの機能ブロックの幾つかを、マイクロプロセッサやデジタルシグナルプロセッサの中のソフトウェア的な機能として実現するように構成しても構わない。
その場合は、例えば前記ランプ電流検出信号（Ｓｆｉ）や前記ランプ電流目標信号（Ｓｇｉ）、前記タイマカウンタのカウント値などの信号は、マイクロプロセッサやデジタルシグナルプロセッサにおけるディジタル的な信号または変数の値として実現され、アナログ的な電圧信号や電流信号としては存在しないことになるが、このような構成も本発明の形態の一つである。
【００５５】
また、前記した、オン状態継続期間情報Ｔ１’，Ｔ２’，…，Ｔｎ−１’，Ｔｎ’やオフ状態継続期間情報Ｘ１’，Ｘ２’，…，Ｘｎ−１’などを、ＦＬＡＳＨメモリなどを用いた不揮発性メモリや、放電ランプ点灯装置との通信手段を有する本体装置に保持する、あるいは、前記ランプ電流検出手段（Ｆｉ）を、磁気的手段を利用した電流プローブなどで実現するなどの工夫により機能・性能向上を図ることは、放電ランプ点灯装置の設計の自由度の範囲内で実現できる。
【００５６】
さらに、過電圧や過電流、過熱などの破損要因からＩＧＢＴ等のスイッチ素子などの回路素子を保護するための機構、または、給電装置の回路素子の動作に伴って発生する放射ノイズや伝導ノイズの発生を低減したり、発生したノイズを外部に出さないための機構、例えば、スナバ回路やバリスタ、クランプダイオード、（パルスバイパルス方式を含む）電流制限回路、コモンモードまたはノーマルモードのノイズフィルタチョークコイル、ノイズフィルタコンデンサなどは、必要に応じて、実施例に記載の回路構成の各部に追加されることを前提としている。
本発明になる放電ランプ点灯装置の構成は、本明細書に記載の回路方式のものに限定されるものではない。
【産業上の利用可能性】
【００５７】
本発明は、半導体や薄膜トランジスタなどの製造工程に用いられる加熱装置・アニール装置等において利用可能である。
【符号の説明】
【００５８】
Ａｉ      作動増幅器
Ｃｙ１    コンデンサ
Ｃｙ２    コンデンサ
Ｃｚ      主コンデンサ
Ｄｆ      ダイオード
Ｄｓ      放電空間
Ｄｘ      ダイオード
Ｄｙ１    ダイオード
Ｄｙ２    ダイオード
Ｄｙ３    ダイオード
Ｅ１      主電極
Ｅ２      主電極
Ｅｔ      始動電極
Ｆｉ      ランプ電流検出手段
Ｇｙ      ゲート駆動回路
Ｇｚ      主ゲート駆動回路
ＩＬ      ランプ電流
ＩＬｙ    シマー電流
Ｉｇ      ランプ電流目標波形
Ｉｏｆｆ  電流波形
Ｌｄ      放電ランプ
Ｌｆ      インダクタ
Ｌｐ      １次側巻線
Ｌｓ      ２次側巻線
Ｎ１０    ノード
Ｎ１２    ノード
Ｎ２０    ノード
Ｎ２１    ノード
Ｎ２２    ノード
Ｎ３１    ノード
Ｎ３２    ノード
Ｑｙ      スイッチ素子
Ｑｚ      主スイッチ素子
Ｒｉ      シャント抵抗
Ｒｙ      抵抗
Ｒｙ１    抵抗
Ｓｆｉ    ランプ電流検出信号
Ｓｇｉ    ランプ電流目標信号
Ｓｔ      始動信号
Ｓｙ      シマー制御信号
Ｓｚ      主ゲート信号
Ｔ１      オン状態継続期間
Ｔ２      オン状態継続期間
Ｔ３      オン状態継続期間
Ｔｎ      オン状態継続期間
Ｔｎ−１  オン状態継続期間
Ｔｙ      昇圧トランス
Ｕｇ      電流目標信号生成回路
Ｕｍ      フラッシュランプモジュール
Ｕｔ      始動回路
Ｕｖ      インバータ
Ｕｘ      充電回路
Ｕｙ      シマー電流供給回路
Ｕｚ      放電シーケンス制御回路
Ｘ１      オフ状態継続期間
Ｘ２      オフ状態継続期間
Ｘｎ−１  オフ状態継続期間
ｔ        時刻
ｔｄ      時点
ｔｅ      時点
ｔｆ１    時点
ｔｇ２    時点
ｔｇ３    時点
ｔｉ      時点
ｔｓ      時点
ｔｙ      時点
【図１】
0005604955.tif 000002
【図２】
0005604955.tif 000003
【図３】
0005604955.tif 000004
【図４】
0005604955.tif 000005
【図５】
0005604955.tif 000006
【図６】
0005604955.tif 000007
【図７】
0005604955.tif 000008