(57)【特許請求の範囲】
【請求項１】
光電変換された信号電荷を蓄積するフォトダイオードが行列状に配置された裏面照射型固体撮像装置に於いて、入射光とは反対側に露出した前記フォトダイオード上部に、絶縁膜を介しＭＯＳ型の蓄積ゲートを形成し、前記フォトダイオードは、入射光と直交する面方向に延びる前記フォトダイオードとは反対導電系の不純物領域にて、蓄積ゲート側の第１のフォトダイオードと入射光面側の第２のフォトダイオードの2層構造に分離した積層型フォトダイオードとを備え、さらに前記蓄積ゲートに隣接して転送ゲートを形成し、
前記積層型フォトダイオードは、前記蓄積ゲートにパルス電圧を印加することにより、前記積層型のフォトダイオード間で信号電荷を転送することを特徴とする固体撮像装置。

【請求項２】
光電変換された信号電荷を蓄積するフォトダイオードが行列状に配置された裏面照射型固体撮像装置に於いて、入射光とは反対側に露出した前記フォトダイオード上部に、絶縁膜を介しＭＯＳ型の蓄積ゲートを形成し、前記フォトダイオードは、前記フォトダイオードは、入射光と直交する面方向に延び、かつ前記フォトダイオードとは反対導電系で、かつ入射光側の表面からの位置の異なる複数の不純物領域にて、前記フォトダイオードを3層以上に分離した積層型フォトダイオードとを備え、さらに前記蓄積ゲートに隣接して転送ゲートを形成し、
前記積層型フォトダイオードは、前記蓄積ゲートにパルス電圧を印加することにより、前記積層型のフォトダイオード間で信号電荷を転送することを特徴とする固体撮像装置。

【請求項３】
光電変換された信号電荷を蓄積するフォトダイオードが行列状に配置された裏面照射型固体撮像装置に於いて、入射光とは反対側に露出した前記フォトダイオード上部に、絶縁膜を介しＭＯＳ型の蓄積ゲートを形成し、前記フォトダイオードは、入射光と直交する面方向に延びる前記フォトダイオードとは反対導電系の不純物領域にて、蓄積ゲート側の第１のフォトダイオードと入射光面側の第２のフォトダイオードの2層構造に分離した積層型フォトダイオードとを備え、さらに前記蓄積ゲートに隣接して転送ゲートを形成し、
前記行列上に配置した複数の積層型フォトダイオードに対応した複数の蓄積ゲートに同時に一斉にパルス電圧を印加して、入射光側の第２のフォトダイオードから蓄積ゲート側の第１のフォトダイオードへの信号電荷の転送を前記複数のフォトダイオードに於いて同時に行い、前記第１のフォトダイオードから行毎に各転送ゲートを動作して順次信号電荷の読出しを行うことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面照射型固体撮像装置の構造及びその動作方法に関する。
【背景技術】
【０００２】
固体撮像装置はＣＣＤセンサに代表される電荷転送型固体撮像素子と、ＣＭＯＳセンサに代表されるＸ‐Ｙアドレス型固体撮像素子とに大別される。以下の説明では固体撮像装置としてはＣＭＯＳセンサに付き説明する。近年多画素化に伴う画素サイズの縮小と高感度化を両立させるために、裏面照射型のＣＭＯＳセンサタイプが急速に主流になりつつある。ＣＭＯＳセンサの各画素セルは、入射光に応じた信号電荷を発生する光電変換部（以下画素と称す）と、この光電変換部の信号電荷を信号電圧に変換して増幅する増幅部を備えている。
【０００３】
裏面照射型のＣＭＯＳセンサの構造としては、ＣＭＯＳセンサのウエハ工程が完了した後に、ＣＭＯＳセンサウエハを基板支持材に貼り付け、センサ裏面より薄膜化し、裏面に色フィルタを形成して完成する。これらの構造及び製造方法の一例を特許文献１に示す。
【０００４】
この様な裏面照射型のＣＭＯＳセンサでは、光電変換を行う画素部はフォトダイオードで形成され、シリコン界面の影響による暗時出力を抑制する為、フォトダイオードとは反対導電系の不純物領域でシールドされている。このためフォトダイオードの電位は外部よりコントロール出来ない。フォトダイオードで蓄積された電荷の読み出しは、フォトダイオードと隣接されて設けられているトランスファーゲート下の電位を変化させて行なう。画素サイズの縮小と共にフォトダイオードで蓄積できる信号電荷量の減少による画質の劣化が問題となってきた。
【０００５】
一方、通称Ｆｏｖｅｏｎセンサと呼ばれる、積層型フォトダイオード型のイメージセンサが知られている（特許文献２）。このセンサは入射光の波長に対応した信号電荷を、深さ方向の異なる位置に存在するフォトダイオードに光電変換し蓄積させ、入射光の波長に対応する信号電荷を独立に読み出すための独立に読み出し経路を持った構造である。独立読み出し経路を各セルに設ける為に、セルの微細化を阻害する問題点が有った。
【０００６】
同様な構造で、色の３原色である、R（赤）、G（緑）、B（青）をそれぞれの深さのフォトダイオードに対応させた積層型フォトダイオード型のイメージセンサの構造を特許文献３に示す。この構造でも、入射光の波長に対応した信号電荷を独立に読み出す為に、読み出し経路を作る必要が有り、同様にセルの微細化を阻害する問題点が有った。因みに特許文献３は本出願人より提案されたものである。
【０００７】
ＣＣＤセンサに於いては、信号電荷を転送する為のＣＣＤレジスタが存在する為、同時性を持たせたグローバルシャッターは容易であるが、ＣＭＯＳセンサに於いては、順次画素信号を読み出していくローリングシャッターモードとなり、グローバルシャッターが実現できない。この為、ＣＭＯＳセンサでは動きの有る被写体に対し、画像が歪むという、所謂ローリングシャッター歪が発生してしまう問題点が有る。このローリングシャッター歪を防止するためには、新たに一次的な蓄積領域を横方向に隣接して追加する必要が有り、画素サイズが大きくなってしまう問題が有った。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−３１７８５公報
【特許文献２】ＵＳ５９６５８７５
【特許文献３】特開平７−７４３４０公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、裏面照射型固体撮像装置に於いて、フォトダイオードでの蓄積電荷量を増大する。感度アップを図る。新たな読み出し経路を不要にした積層型フォトダイオード型のイメージセンサを提供する。更には、横方向に隣接した蓄積部分を設けることなく、グローバルシャッターを実現する。これらの特徴を有した固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の裏面照射型固体撮像装置（以下裏面照射型のＣＭＯＳセンサで説明する）では、光電変換を行う画素部のフォトダイオードの入射光照射側の表面は、特許文献１の図４に示す様に、フォトダイオードとは反対導電系の不純物領域でシールドされている。一方、信号電荷読み出し側の表面には、ゲート絶縁膜を介在し、ＭＯＳ型構造となる蓄積ゲートを備える。蓄積ゲートに印加する電圧を変化させることにより、フォトダイオードの電位を制御することが出来る。
【００１１】
上記課題を解決するために、更に本発明の裏面照射型のＣＭＯＳセンサでは、光電変換を行う画素部のフォトダイオードの厚み方向の途中領域に、フォトダイオードとは反対導電系の不純物領域を設け、フォトダイオードを上下方向に分離させた複数の領域（以下積層型フォトダイオードと呼ぶ）を形成する。これにより、例えば入射光の波長により発生した信号電荷を独立して蓄積し、積層型フォトダイオードに蓄積された信号電荷を独立して読み出したり、蓄積ゲートに印加する電圧により、上下方向に積層されたフォトダイオード間を電荷の転送を制御したりすることが出来る。
【発明の効果】
【００１２】
本発明によれば、裏面照射型のＣＭＯＳセンサに於いて、フォトダイオードでの蓄積電荷量を増大できる。上下方向のフォトダイオード間の電荷の転送を蓄積ゲートでコントロールできるため、新たな読み出し経路を不要にした積層フォトダイオード型のイメージセンサを提供できる。更には、横方向に隣接した蓄積部分を設けることなく、グローバルシャッターを実現する固体撮像装置を提供できる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の第１実施形態に係る裏面照射型のＣＭＯＳセンサの概略構造図。
【図２】図２は、図１の実施例１のＡＡ’の断面構造図と各領域に対応した電位井戸分布の図。
【図３】図３は、図２の電位井戸に信号電荷が蓄積された様子を示す図。
【図４】図４は、図１の実施例１のＢＢ’の断面構造図と各領域に対応した電位井戸分布の図。
【図５】図５は、図４に示す電位井戸分布で、信号電荷の読み出し方法を説明する図。
【図６】図６は、本発明の第２実施形態に係る裏面照射型のＣＭＯＳセンサの概略構造図。
【図７】図７は、図６の実施例２のＡＡ’の断面構造図と各領域に対応した電位井戸分布の図。
【図８】図８は、図７に示す電位井戸分布で、積層型フォトダイオード間の信号電荷の転送方法を説明する図。
【図９】図９は、図７の実施例２のＢＢ’の断面構造図と各領域に対応した電位井戸分布の図。
【図１０】図１０は、図９に示す電位井戸分布で、信号電荷の読み出し方法を説明する図。
【図１１】図１１は、図８、１０に示す電荷の転送方法を組み合わせ、積層型フォトダイオード間の信号電荷の転送シーケンスを説明する図。
【図１２】図１２は、本発明の第２実施形態に係る裏面照射型のＣＭＯＳセンサにてグローバルシャッターモードを実現する駆動タイミングを説明する図。
【図１３】図１３は、図１２のタイミングで、積層型フォトダイオード間の信号電荷の転送シーケンス、及びフローティングジャンクションへの読み出しシーケンスを説明する図。
【図１４】図１４は、本発明の第３実施形態に係る裏面照射型のＣＭＯＳセンサの概略構造図。
【図１５】図１５は、本発明の第３実施形態に係る裏面照射型のＣＭＯＳセンサの変形例
【図１６】図１６は、本発明の第４実施形態に係る裏面照射型のＣＭＯＳセンサの概略構造図。
【図１７】図１７は、図１６のＡＡ’の断面構造図と各領域に対応した電位井戸分布の図。
【図１８】図１８は、図１７に示す本発明の第４実施形態に係る裏面照射型のＣＭＯＳセンサの積層型フォトダイオード電位井戸分布で、複数の積層型フォトダイオード間の信号電荷の転送方法を説明する図。
【図１９】図１９は、図１６に示す本発明の第４実施形態に係る裏面照射型のＣＭＯＳセンサの各積層型フォトダイオードに於ける分光感度特性の一例を説明する図。
【図２０】図２０は、図１９の各積層型フォトダイオードの分光感度特性より信号処理を行うことにより得られたカラー信号の分光特性を示す図
【図２１】図２１は、図９に示す電位井戸分布で、積層フォトダイオードの電位井戸の深さを変え、光量が小さい場合と大きい場合の信号電荷の読み出し方法を説明する図。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態に係る裏面照射型のＣＭＯＳセンサの構造及び動作方法について図面を参照しながら説明する。以下説明内において同一部分には同一の符号及び処理名を付し、最初にその詳細な説明をし、重複する同一部分の説明は省略する。また図中の説明に於いては略号で示す。
＜第一の実施形態＞
【００１５】
図１は、本発明の第一の実施形態に係るＣＭＯＳセンサの一例を示す概略構成図であり、画素部の構造の一例を示す断面図である。図において、ＣＭＯＳセンサを基板支持材１の上に配線層を下向きに貼り合わせ、ＣＭＯＳセンサのウェハの裏面よりＣＭＰ(Chemical Mechanical Polishing)又はエッチングによって薄膜化することにより、５〜１０μｍ程度の厚さのセンサ層２が形成される。センサ層２上には色フィルタ層３が形成されている。
【００１６】
センサ層２はＰｗｅｌｌ層４の中に、フォトダイオード５で形成される画素部が配置されている。フォトダイオード５（以下図中ではＰＤと略す）の上部はフォトダイオードとは反対導電系の不純物領域６（以下表面シールド層と呼ぶ）でシールドされている。この表面シールド層６はゼロ電位に保たれており、シリコン界面の影響による暗時出力の劣化を抑制する構造となっている。フォトダイオード５はＰｗｅｌｌ層４にて素子分離されている。Ｐｗｅｌｌ層４はゼロ電位に保たれた表面シールド層と連結され素子分離を行う。更に素子分離を強化するためにＰｗｅｌｌ層４内に素子分離領域を別に形成しても良い。
【００１７】
図１のフォトダイオード５の下部（配線側）の表面には、ゲート絶縁膜７を介しＭＯＳトランジスタゲート（以下蓄積ゲート８と呼ぶ）がフォトダイオード５領域を覆うように全面にあり、蓄積ゲート８には隣接して転送ゲート９があり、転送ゲート９に隣接してフローティングジャンクション１０が設けられている。フローティングジャンクション１０では信号電荷量の検出を行い、出力回路（図示せず）を介し垂直信号線（図示せず）、水平信号線（図示せず）を介し外部に出力する。蓄積ゲート８や転送ゲート９上には絶縁膜７’を介し、配線層１１が形成され、ゲートの駆動や信号線、電源線として使われる。
【００１８】
図１のフォトダイオード５の上部（入射光側）の表面には、表面シールド層６を介して色フィルタ層３が形成される。色フィルタ層３は、各画素に対応し形成された色フィルタ１２、透明層１３、マイクロレンズ１４で構成される。入射光１５はマイクロレンズ１４を経てフォトダイオード５に集光される。
【００１９】
図１のＡ-Ａ’断面に於けるフォトダイオード５の構造を図２（ａ）に示し、それに沿った電位井戸のプロファイルを図２（ｂ）、（ｃ）に示す。図中、図１と同等部分には同一符号を付して示している。蓄積ゲート（以下図中ではＳＴと略す）８に負電圧印加時と正電圧印加時の電位井戸を図２（ｂ）、図２（ｃ）にそれぞれ示す。図中蓄積ゲートの電位も併せて示している。表面シールド層６の電位はゼロとし、ゼロ電位レベルを破線で示す。
【００２０】
図２（ｂ）に示す様に、蓄積ゲート８を十分負電圧（例えば-1〜-2V）にすると、シリコン界面の電位はゼロとなる。これ以上に負電圧の絶対値を大きくしても、界面に周辺部の素子分離のＰｗｅｌｌ領域（表面シールド層と連結されゼロ電位に保たれている）より正孔が注され、フォトダイオード５の配線側の表面（図２（ａ）では左側の表面）のシリコン界面の電位はゼロのままキープされる。この状態を表面ピンニングと呼ぶ。この状態になるとシリコン界面の影響を受けず、フォトダイオード５での暗時出力（暗電流）は抑制される。フォトダイオード５の入射光側の表面（図２（ａ）では右側の表面）部分は、ゼロ電位に保たれた表面シールド層６と接触している。
【００２１】
図２（ｃ）に示す様に、蓄積ゲート８を正電圧（例えば微細画素1.1umのセンサでは2.8〜3.6V）にすると、フォトダイオード５の配線側の表面（図２（ａ）左側の表面）の電位は深くなる。フォトダイオード５の入射光側の表面（図２（ａ）右側の表面）部分は、ゼロ電位に保たれた表面シールド層６と接触しているため、蓄積ゲート８の正電圧が大きくなっても、表面シールド層６のゼロ電位の影響を受け変化は小さい。この様にフォトダイオード５の電位の井戸は蓄積ゲートに印加する電圧（0〜3.6V）で決まるが、電位井戸のプロファイルは、蓄積ゲートに印加する電圧（0〜3.6V）とゼロ電位に保たれた表面シールドの電位の加減で飽和信号量を制御することができる。蓄積ゲートが正電圧状態ではシリコン界面の影響を受けフォトダイオード５での暗時出力（暗電流）は増大するが飽和信号量を大きくしたい明るい撮影シーンのため画質に影響しない。明るい撮影シーンでは、光ショットノイズが支配的になる。
【００２２】
図３は、図２に示すフォトダイオード５の電位井戸で信号電荷がどれだけ蓄積できるかを模式的に示した図である。蓄積ゲート８の電位が負電圧（例えば-1〜-2V）と正電圧（例えば2.8〜3.6V）の図２（ｂ）、図２（ｃ）に対応し、それぞれ図３（ａ）、図３（ｂ）に示す様にフォトダイオード５にて蓄積出来る電荷量を約4倍と大きくできる。即ち蓄積ゲート８の電位を正電圧で大きくすると、電位の井戸が深くなり、蓄積できる信号電荷量が増える。この様にフォトダイオード５の電位をゲート電圧で変化でき、これに伴いフォトダイオード５で蓄積できる信号電荷量を大きく出来るところが、従来例との大きな違いである。フォトダイオード５の電位井戸に蓄積される信号電荷の量を、水位に見立てハッチングで示す。以下の図面では同様な表現を採用する。
【００２３】
また蓄積ゲート８とフォトダイオード５間はＭＯＳキャパシタ容量で結合されている、これは従来例でフォトダイオードの配線側の表面がフォトダイオードと反対導電系の不純物領域でシールドされている構造のジャンクション容量に比べ、単位面積当たりの蓄積信号電荷量を増やすことが出来る。これも従来例と比べた本発明のメリットである。
【００２４】
本発明の第一実施形態である図１のＢ-Ｂ’断面に於けるフォトダイオード５、転送ゲート（以下図中ではＴＧと略す）９とフローティングジャンクション１０の構造を図４（ａ）に示し、それに沿った電位井戸のプロファイルを図４（ｂ）、（ｃ）に示す。図４（ｂ）は、蓄積ゲート８に負電圧（例えば-1〜-2V）を印加し、転送ゲート９に負電圧またはゼロ電圧を印加した場合（図中ではＴＧ  ＯＦＦと表現する）の電位井戸プロファイルであり、図４（ｃ）は、蓄積ゲート８を負電圧（例えば-1〜-2V）に保ったまま、転送ゲート９に正電圧（例えば2.8〜3.6V）を印加した場合（図中ではＴＧ  ＯＮと表現する）の電位井戸プロファイルである。図中フローティングジャンクションの電位も併せて表示している。
【００２５】
図４（ｂ）に示す様に、蓄積ゲート８に負電圧（例えば-1〜-2V）を印加し、転送ゲート９に負電圧またはゼロ電圧を印加した場合（ＴＧ  ＯＦＦ）では、光電変換し発生した信号電荷は、蓄積ゲート８下のフォトダイオード５に蓄積される。次に図４（ｃ）に示す様に、蓄積ゲート８を負電圧に保ったまま、転送ゲート９に正電圧（例えば2.8〜3.6V）を印加し（ＴＧ  ＯＮ）転送ゲート下の電位井戸を深くすると、蓄積ゲート８下のフォトダイオード５に蓄積された信号電荷は転送ゲート９下を転送され、フローティングジャンクション１０に流入する。（電荷の流れに付いては図４では図示されていない。）この転送の直前にフローティングジャンクションを一定電位にＲｅｓｅｔする動作は当然行っておく。
【００２６】
図５（ａ）〜（ｃ）は、図４（ａ）に示す蓄積ゲート８下のフォトダイオード５、転送ゲート９、フローティングジャンクション１０に沿っての電位井戸で、信号電荷が蓄積、転送される様子を模式的に示した図である。図５（ａ）では転送ゲート９に負電圧（例えば-1〜-2V）またはゼロ電圧を印加し、蓄積ゲート８を正電圧（例えば2.8〜3.6V）（図中ではＴＧ  ＯＦＦ／ＳＴ正電圧と表現している）にしてフォトダイオード５の電位の井戸を深くした状態の電荷が蓄積されている様子を示した図であり、図３（ｂ）に示す様に、図３（ａ）よりフォトダイオード５での蓄積電荷量を増やすことが出来る。
【００２７】
蓄積ゲート８の電圧を正電圧から負電圧へ下げて行きつつ、転送ゲート９に印加される電圧をゼロから正電圧側に徐々に高め、転送ゲート９下の電位を深くしていくと（図中ではＴＧ  Ｈａｌｆ  ＯＮ／ＳＴ
正電圧⇒負電圧と表現している）、フォトダイオード５で蓄積された信号電荷が、転送ゲート９からフローティングジャンクション１０に転送される。この過渡状態の様子を図５（ｂ）に示す。更に蓄積ゲート８の電圧を負電圧にし、転送ゲート９に正電圧を印加し（図中ではＴＧ  ＯＮ／ＳＴ負電圧と表現している）フォトダイオード５で蓄積された信号電荷は全てフローティングジャンクション１０に転送される。この様子が図５（ｃ）に示される。
【００２８】
従来例では蓄積電荷量を増やすためにフォトダイオードを深くすると、フォトダイオードからの完全読み出しが出来辛くなり、残像問題が生ずる問題が有った。これを避けるためには転送ゲートに印加する読み出しパルス振幅を大きくする必要が有るが、パルス振幅の増加の為に、新たに増幅回路を設ける必要が有り、また誘導ノイズが増える問題が有った。
【００２９】
一方、本発明の構造では、フォトダイオード５の電位を蓄積ゲート８に印加する電圧（例えば転送ゲートと同じ2.8〜3.6V）で制御することが出来る。このため、図５（ａ）〜（ｃ）の説明の様に、蓄積ゲート８と転送ゲート９に印加するパルス電圧を同期して変化させることにより、転送ゲート９に印加するパルス振幅を増やすことなく、フォトダイオード５からフローティングジャンクション１０への信号電荷の転送を行う事が出来る。このため増幅回路は不要で、また誘導ノイズも抑えて、フォトダイオード５に蓄積できる信号電荷量を増やすことが出来る。特にフォトダイオード５の領域を全面覆うように蓄積ゲート８を形成することで大幅に信号電荷量を増加できる。これも従来例と比べた本発明のメリットである。
【００３０】
図６は、本発明の第二の実施形態に係るＣＭＯＳセンサの一例を示す概略構成図であり、画素部の構造の一例を示す断面図である。図１との相違点は、フォトダイオード５の厚み方向の途中領域に、フォトダイオードとは反対導電系の不純物領域１６を設け、フォトダイオードを上下方向に分離させた複数の領域（以下積層型フォトダイオードと呼ぶ）を形成する構造にしたことである。積層型フォトダイオードを図１のフォトダイオード５と区別し、蓄積ゲート側のフォトダイオード５’と入射光側のフォトダイオード５‘’と称する。以下図中では更にＰＤ１、ＰＤ２と表記する。
【００３１】
図６で上下方向に積層型フォトダイオード５’、５‘’を分離するための不純物領域１６は、以下の説明ではバリア領域１６と呼ぶことにする。バリア領域１６の不純物濃度としては、積層型フォトダイオード５’、５‘’で蓄積される信号電荷の電気的な分離をするための十分な濃さと、蓄積ゲートの電圧変化でこの障壁部分の電位バリアが解消される程度の薄さとを兼ね備えた濃度とする。図６では不純物領域１６は横方向に連続し形成された図にしているが、画素毎に独立した構成にしても構わない。
【００３２】
図６のＡ-Ａ’断面に於ける積層型フォトダイオード５’、５‘’の構造を図７（ａ）に示し、それに沿った電位井戸のプロファイルを図７（ｂ）、（ｃ）に示す。蓄積ゲート８に負電圧印加時と正電圧印加時の電位井戸を図７（ｂ）、図２（ｃ）にそれぞれ示し、図中ではＳＴ負電圧、ＳＴ正電圧と表現している。図中Ｐｗｅｌｌ及び表面シールド層６の電位はゼロとし、ゼロ電位レベルを破線で示す。
【００３３】
図７（ｂ）に示す様に、蓄積ゲート８を十分負電圧にすると、表面ピンニング状態になり積層型フォトダイオード５’のシリコン界面の電位はゼロとなる（この状況は図２（ｂ）と同様である）。この状態になるとシリコン界面の影響を受けず、積層型フォトダイオード５’の暗時出力は抑制される。一方、積層型フォトダイオード５‘’の入射光側の表面（図７（ａ）では右側の表面）部分は、ゼロ電位に保たれた表面シールド層６と接触している。この状態での積層型フォトダイオード５’、５‘’とバリア領域１６での電位井戸のプロファイルとしては、図７（ｂ）の様になり、バリア領域１６の電位障壁で積層型フォトダイオード５’、５‘’の電位井戸が分離された状態になる。
【００３４】
図６に示す様にバリア領域１６はゼロ電位に保持された素子分離のＰｗｅｌｌ層に連結されているが、深さ方向の厚さが薄いのと、不純物濃度を薄くしているために、上下に有る積層型フォトダイオード５’、５‘’からバリア領域へ延びる空乏層が連結すると、バリア領域１６の電位はゼロから浮き、図７（ｂ）の様になる。この状態をパンチスルー状態と呼ぶ。このようになるとバリア領域１６の電位は、その両側に有る積層型フォトダイオード５’、５‘’の電位プロファイルで決まる。図７（ｂ）では蓄積ゲート８は負電圧（図中ではＳＴ負電圧と表現している）にしている。
【００３５】
積層型フォトダイオード５‘’の入射光側の表面（図７（ａ）では右側の表面）部分は、ゼロ電位に保たれた表面シールド層６と接触している。一方、蓄積ゲート８を正電圧（図中ではＳＴ正電圧と表現している）にすると、積層型フォトダイオード５’の電位井戸は深くなる。これに伴いバリア領域１６の電位障壁は図７（ｃ）に示す様に大幅に小さくし、電荷の転送を妨げない様にすることが出来る。
【００３６】
図８（ａ）、（ｂ）は、積層型フォトダイオード５’、５‘’間で電荷がどの様に転送されるかを説明する図である。図８（ａ）は、図７（ｂ）に示す様に、転送ゲート９に負電圧またはゼロ電圧を印加した状態で、蓄積ゲート８に負電圧を印加し（図中ではＳＴ負電圧／（ＴＧ  ＯＦＦ）と表現している）、積層型フォトダイオード５’（図中のＰＤ１）には信号電荷が蓄積されておらず、一方の積層型フォトダイオード５‘’（図中のＰＤ２）には信号電荷が蓄積された状態である。
【００３７】
図８（ｂ）は積層型フォトダイオード５‘’（図中のＰＤ２）の信号電荷が、一方の積層型フォトダイオード５’（図中のＰＤ１）へ転送される様子を示した図である。転送ゲート９に負電圧またはゼロ電圧を印加した状態で、蓄積ゲート８に正電圧を印加し（図中ではＳＴ正電圧／（ＴＧ  ＯＦＦ）と表現している）、積層型フォトダイオード５’（図中のＰＤ１）の電位井戸を深くする。この際に、バリア領域１６の電位障壁を図７（ｃ）に示す様に、電荷の転送を妨げない様な状態にすることで、積層型フォトダイオード５‘’に蓄積された信号電荷は、障壁であったバリア領域１６を経て、積層型フォトダイオード５’へ転送される。
【００３８】
本発明の第二実施形態である図６のＢ-Ｂ’断面に於ける積層型フォトダイオード５’、５‘’、転送ゲート９とフローティングジャンクション１０の構造を図９（ａ）に示し、それに沿った電位井戸のプロファイルを図９（ｂ）、（ｃ）に示す。図９（ｂ）は、蓄積ゲート８に負電圧を印加し、転送ゲート９に負電圧またはゼロ電圧を印加した場合（図中ではＴＧ  ＯＦＦ／（ＳＴ負電圧）と表現している）の電位井戸プロファイルであり、図９（ｃ）は、蓄積ゲート８を負電圧に保ったまま、転送ゲート９に正電圧を印加した場合（図中ではＴＧ  ＯＮ／（ＳＴ負電圧）と表現している）の電位井戸プロファイルである。図中フローティングジャンクションの電位も併せて表示している。
【００３９】
図１０（ａ）に示す様に、蓄積ゲート８に負電圧を印加し、転送ゲート９に負電圧またはゼロ電圧を印加した場合（図中ではＴＧ  ＯＦＦ／（ＳＴ負電圧）と表現している）では、光電変換し発生した信号電荷は、蓄積ゲート８下の積層型フォトダイオード５’、５‘’に蓄積される。
【００４０】
次に図１０（ｂ）に示す様に、蓄積ゲート８を負電圧に保ったまま、転送ゲート９に正電圧を印加し、転送ゲート９下の電位井戸を深くすると（図中ではＴＧ  ＯＮ／（ＳＴ負電圧）と表現している）、蓄積ゲート８下の積層型フォトダイオード５’、５‘’に蓄積された信号電荷の内、積層型フォトダイオード５’
の信号電荷は、転送ゲート９下を転送され、フローティングジャンクション１０に流入する。一方、積層型フォトダイオード５‘’の信号電荷はバリア領域１６の電位障壁によりそのままの状態で保持される。
【００４１】
図１１（ａ）〜（ｄ）は、積層型フォトダイオード５’、５‘’間で電荷がどの様に転送されるかを説明する図である。図１０（ａ）と同様に、蓄積ゲート８に負電圧を印加し、転送ゲート９に負電圧またはゼロ電圧を印加した場合（図中ではＳＴ負電圧／ＴＧ  ＯＦＦと表現している）で、光電変換し発生した信号電荷が、蓄積ゲート８下の積層型フォトダイオード５’、５‘’にそれぞれ蓄積されている状態を図１１（ａ）に示す。
【００４２】
図１０（ｂ）で示される様に、積層型フォトダイオード５’ （図中のＰＤ１）に蓄積された信号電荷が、転送ゲート９を開くことにより、フローティングジャンクション１０に流入され、積層型フォトダイオード５’
には電荷が無くなり、しかる後に、転送ゲート９を閉じた（図中ではＳＴ負電圧／ＴＧ  ＯＮ⇒ＯＦＦと表現している）状態を図１１（ｂ）に示す。積層型フォトダイオード５‘’の信号電荷はバリア領域１６の電位障壁によりそのままの状態で保持される。
【００４３】
図８（ｂ）で示される様に、転送ゲート９には負電圧またはゼロ電圧を印加したままの状態で、蓄積ゲート８に正電圧を印加し、積層型フォトダイオード５‘’に蓄積された信号電荷を、障壁であったバリア領域１６を経て、積層型フォトダイオード５’へ転送させる。その後に蓄積ゲート８を負電圧に戻した（図中ではＳＴ正電圧⇒負電圧／ＴＧ  ＯＦＦと表現している）状態を図１１（ｃ）に示す。
【００４４】
図１０（ｂ）に示す様に、蓄積ゲート８を負電圧に保ったまま、蓄積ゲート８下の積層型フォトダイオード５’（図中ＰＤ１）に蓄積された信号電荷を、転送ゲート９に正電圧を印加し電位井戸を深くし、フローティングジャンクション１０にさせ、しかる後に転送ゲート９を閉じた（図中ではＳＴ負電圧／ＴＧ  ＯＮ⇒ＯＦＦと表現している）後の状態を図１１（ｄ）にて示している。この様にして、積層型フォトダイオード５’、５‘’に蓄積された信号電荷を独立して読み出すことが出来る。
【００４５】
上記の図１０（ｂ）、図１１（ｂ）の説明に於いて、積層型フォトダイオード５’からの信号電荷の読み出しの際に、蓄積ゲート８には負電圧を印加した状態で、転送ゲート９に正電圧を印加し、信号電荷をフローティングジャンクション１０に転送すると説明していた。この転送に際には蓄積ゲート８には負電圧を印加する必要は無く、積層型フォトダイオード５’、５‘’間で電荷転送が発生しない程度の正電圧を印加し、図５（ａ）〜（ｃ）で示される様に、転送ゲートの電圧変化と同期し、蓄積ゲート８の電圧を変化させても良い。
【００４６】
図１２は、図６に示す本発明の第二の実施形態に係るＣＭＯＳセンサの積層型フォトダイオード構造を用い、グローバルシャッター機能を実現するための駆動タイミングを示す図である。図入射光側のフォトダイオード５‘’（ＰＤ２）及び、蓄積ゲート側のフォトダイオード５’（ＰＤ１）の信号電荷量の時間変化を図１２（ａ）、（ｂ）に示す。
【００４７】
図１２（ａ）は入射光側のフォトダイオード５‘’（ＰＤ２）での信号電荷量の時間変化を示している。入射光により光電変換され蓄積された信号電荷量は、時間の経過と共に増加して行く。次に光電変換期間が完了後、図８で示す様に蓄積ゲートに正電圧を印加し、入射光側のフォトダイオード５‘’（ＰＤ２）より、蓄積ゲート側のフォトダイオード５’（ＰＤ１）へ信号電荷の転送を行う。この信号電荷の転送は入射光側のフォトダイオード５‘’（ＰＤ２）の全ての画素にて同時に行い、図中ではＧｒｏｂａｌ  Ｓｈｕｔｔｅｒとリンクさせ、Ｇｒｏｂａｌ  Ｓｈｉｆｔと表現されている。
【００４８】
図１２（ｂ）は蓄積ゲート側のフォトダイオード５’（ＰＤ１）での信号電荷量の時間変化を示している。Ｇｒｏｂａｌ  ＳｈｉｆｔにてＰＤ２より転送されてきた信号電荷は、一時的に蓄積（図中Ｓｔｏｒａｇｅと記載されている）され、転送ゲートを開くことで、図１０（ｂ）の様にフローティングジャンクションに読み出される（図中Ｒｅａｄ  Ｏｕｔと記載されている）。この読み出しのタイミングは通常のＣＭＯＳセンサの読み出しと同様に、画素の水平走査ライン毎に端から行われ、画素の水平走査ラインの端からの位置に依り異なる。
【００４９】
図１２（ｂ）には、ＰＤ１での蓄積電荷量（Ｇｒｏｂａｌ  Ｓｈｉｆｔにて転送されてきたＰＤ２の信号電荷量）以外に、ＰＤ１にて発生する入射光の赤外光成分の光電変換分も示されている。これの時間変化は図中で一点鎖線にて示されており、それの光電変換期間はＲｅａｄ  Ｏｕｔから次のＲｅａｄ  Ｏｕｔまでの時間であり、ＰＤ２の光電変換期間と等しい。
【００５０】
ＰＤ１からの読み出し電荷量は、ＰＤ１での蓄積電荷量（Ｇｒｏｂａｌ  Ｓｈｉｆｔにて転送されてきたＰＤ２の信号電荷量）とＰＤ１にて光電変換された電荷量との合計である。光電変換期間は両者とも同じであるが、光電変換のタイミングは画素の水平走査ライン位置に依りずれている。この様に出力画像は、可視光成分でＰＤ２にて光電変換された分はＧｒｏｂａｌ  Ｓｈｕｔｔｅｒ画像と、ＰＤ１にて赤外光成分により光電変換された分はＲｏｌｌｉｎｇ  Ｓｈｕｔｔｅｒ画像との合成画像となる。
【００５１】
一般的にカラーカメラでは人間の視感度に合わせるため赤外カットフィルタを装着するのが普通である。一般的な６５０ｎｍ以上をカットするフィルタの場合には、バリア領域の深さが５ｕｍ程度の場合に、フォトダイオード５’（ＰＤ１）で発生する電荷量は６５０ｎｍでも２割程度である。この間の事情は特許文献３の図３より推定した。
【００５２】
入射光の赤外光成分により光電変換されたＰＤ１での電荷量は上記の説明の様に、Ｒｏｌｌｉｎｇ  Ｓｈｕｔｔｅｒ画像となる。この成分を減らすためには、Ｇｒｏｂａｌ  Ｓｈｉｆｔの直前に転送ゲートを開くことにより、ＰＤ１にて蓄積されている電荷をフローティングジャンクションに捨てることができる。但し、この場合でもＧｒｏｂａｌ  ＳｈｉｆｔからＲｅａｄ  ＯｕｔまでのＳｔｏｒａｇｅ期間にＰＤ１で光電変換により発生した電荷は残る。
【００５３】
図１２に示す、グローバルシャッター機能を実現するための駆動タイミングにおいて、入射光側のフォトダイオード５‘’（ＰＤ２）及び、蓄積ゲート側のフォトダイオード５’（ＰＤ１）の信号電荷量の変化を図１３（ａ）、（ｂ）に示す。Ｇｒｏｂａｌ  Ｓｈｉｆｔの直前に転送ゲートを開き、図１０（ｂ）に示す様に、ＰＤ１で光電変換し蓄積されていた電荷を捨て去る（図中Ｒｅｓｅｔと表現されている）。しかる後に、転送ゲートを閉じた状態の電荷分布を図１３（ａ）に示す。この状態では、ＰＤ２に光電変換した信号電荷はそのまま蓄積されている。
【００５４】
次に、図１３（ｂ）に示す様に、蓄積ゲートに正電圧を印加し、Ｇｒｏｂａｌ  Ｓｈｉｆｔを行い、ＰＤ２からＰＤ１への信号電荷の転送された状態を示す。ここで転送ゲートは閉じたまま（ＴＧ  ＯＦＦ）の状態にしておく。
【００５５】
次に、図１３（ｃ）に示す様に、蓄積ゲートを負電圧に戻し、ＰＤ２での入射光の光電変換と、ＰＤ１での信号電荷の蓄積（図中Ｉｎｔｅｇｒａｔｉｏｎと記載している）を行う。転送ゲートは閉じたまま（ＴＧ  ＯＦＦ）である。
【００５６】
次にＲｅａｄ  Ｏｕｔのタイミングで、図１０（ｂ）で示す様に転送ゲートを開き、ＰＤ１にて蓄積されている電荷をフローティングジャンクションに転送する。但し、この場合でもＧｒｏｂａｌ  ＳｈｉｆｔからＲｅａｄ  ＯｕｔまでのＳｔｏｒａｇｅ期間にＰＤ１で光電変換により発生した電荷は加算される。一方ＰＤ２では光電変換がＧｒｏｂａｌ  Ｓｈｉｆｔ完了しバリアが形成されたタイミングから継続して行われている。
＜第三の実施形態＞
【００５７】
図１４は、本発明の第三の実施形態に係るＣＭＯＳセンサの一例を示す概略構成図であり、画素部の構造の一例を示す断面図である。図６との相違点は、フォトダイオード５’
、５‘’を分離するバリア領域１６の厚み方向の位置を変化させた構成に有る。積層型フォトダイオードは図６と同様に、蓄積ゲート側のフォトダイオード５’と入射光側のフォトダイオード５‘’と称し、図中でも同様にＰＤ１、ＰＤ２と表記している。
【００５８】
図１４で上下方向に積層型フォトダイオード５’、５‘’を分離するためのバリア領域１６の厚み方向の位置が変わることにより、入射光側の積層型フォトダイオード５‘’（ＰＤ２）での分光感度特性を変化することが出来る。入射光側の積層型フォトダイオード５‘’上の表面シールド層６の界面（シリコン最上部）から、バリア領域１６の電位が最も浅くなった位置（図１１の中央の図中（Ｂ）で示す縦破線位置）までの距離に対し、積層型フォトダイオード５’にて光電変換され蓄積される電荷量は入射光の波長により変化し、距離が増すことにより長波長側の感度が向上して行く。このシリコン表面からの深さを変えた分光感度特性の定量的なシミュレーションとしては、特許文献３の図４に示される。
【００５９】
図１４で上下方向に積層型フォトダイオード５’、５‘’を分離するためのバリア領域１６の厚み方向の位置が変わることにより、蓄積ゲート側の積層型フォトダイオード５’（ＰＤ１）での分光感度特性も同様に変化することが出来る。バリア領域１６の電位が最も浅くなった位置（図１１の中央の図中（Ｂ）で示す縦破線位置）から、蓄積ゲート側の積層型フォトダイオード５’のシリコン界面までの距離に対し、積層型フォトダイオード５’にて光電変換され蓄積される電荷量は入射光の波長により変化し、距離が増すことにより短波長側の感度が向上して行く。このシリコン表面から光電変換し蓄積される領域の深さを変えたフォトダイオードの分光感度特性の定量的なシミュレーションの例を、特許文献３の図５，６に示される。
【００６０】
図１４で上下方向に積層型フォトダイオード５’、５‘’を分離するためのバリア領域１６の厚み方向の位置が各画素で変化させることにより、各画素の蓄積ゲート側の積層型フォトダイオード５’（ＰＤ１）と入射光側の積層型フォトダイオード５‘’（ＰＤ２）の分光感度特性を、画素毎に変化することが出来る。図１４では各画素上には各色の色フィルタ１２が形成されているが、各画素の色フィルタ１２の分光に応じて、積層型フォトダイオード５’、５‘’を分離するためのバリア領域１６の厚み方向の位置を変化させることで、色フィルタの分光特性と、各画素の積層型フォトダイオード５’、５‘’の分光特性の組み合わせにて、各色の積層型フォトダイオード５’、５‘’から取り出される分光特性の所定分光特性への合わせ込み自由度を増やすことが出来る。
【００６１】
図１４では、積層型フォトダイオード５’ 、５‘’の上部には、各色の色フィルタ１２が形成されていたが、図１５に示す様に色フィルタを省略し、分離するバリア領域１６の厚み方向の位置を画素毎に変化させることにより、各画素の積層型フォトダイオード５’
、５‘’の分光特性を変化し、色フィルタ無しでも可視域での色情報、及び赤外領域での光学情報を得られる。
＜第四の実施形態＞
【００６２】
図１６は、本発明の第四の実施形態に係るＣＭＯＳセンサの一例を示す概略構成図であり、画素部の構造の一例を示す断面図である。図６との相違点は、バリア領域１６が１枚増え、バリア領域１６’と１６‘’と２枚になっていることで、これに伴い積層型フォトダイオードも３層になり、積層型フォトダイオード５’
、５‘’、５‘’’が厚み方向に存在していることである。この構造は特許文献３の図１，２に類似である。図１６で示される積層型フォトダイオード５’ 、５‘’、５‘’’による画素の構造は、深さ方向の位置の異なる３つのフォトダイオードから色信号を取得する方式の特許文献３の図１に示す固体撮像装置と類似である。
【００６３】
図１６に示す３層の積層型フォトダイオード５’ 、５‘’、５‘’’と、特許文献３の図１に示す３層のフォトダイオードの大きな違いは、各フォトダイオードにて光電変換され発生蓄積された信号電荷の読み出し方法に有る。即ち特許文献３の固体撮像装置においては、フォトダイオードから信号電荷を読み出す経路が、特許文献３の図１、図８に示す様にそれぞれ独立してあるが、図１６に示す本発明に於いては、読み出しの為の独立した経路を持たない。次に図１４に示す本発明の信号電荷の読み出し方法に付いて次に説明する。
【００６４】
図１６のＡ-Ａ’断面に於けるバリア領域１６’、１６‘’及び、積層型フォトダイオード５’、５‘’
、５‘’’の構造を図１７（ａ）に示し、それぞれの領域に対応した電位井戸のプロファイルを図１７（ｂ）、（ｃ）に示す。蓄積ゲート８に負電圧を印加時した状態で、光電変換前後に対応し、積層型フォトダイオード５’（ＰＤ１）、５‘’（ＰＤ２）
、５‘’’（ＰＤ３）に信号電荷が蓄積される前（図１７（ｂ））と、光電変換し信号電荷が蓄積された後（図１７（ｃ））の電位井戸と、信号電荷の蓄積状況をそれぞれ示している。
【００６５】
図１７（ｂ）に示す様に、蓄積ゲート８を十分負電圧にすると、表面ピンニング状態になり積層型フォトダイオード５’のシリコン界面の電位はゼロとなる（この状況は図７（ｂ）と同様である）。一方、積層型フォトダイオード５‘’の入射光側の表面（図１７（ａ）では右側の表面）部分は、ゼロ電位に保たれた表面シールド層６と接触している。この状態での積層型フォトダイオード５’、５‘’
、５‘’’とバリア領域１６’、１６‘’での電位井戸のプロファイルとしては、図１７（ｂ）の様になり、バリア領域１６’、１６‘’の電位障壁により、積層型フォトダイオード５’、５‘’
、５‘’’の電位井戸が分離された状態になる。図１７（ａ）には表面シールド層６側のシリコン界面を基準として、蓄積ゲート側のシリコン界面までの距離をＸ１とし、バリア領域１６’、１６‘’での電位井戸の最も浅い位置までの距離を、それぞれＸ２、Ｘ３として表現されている。
【００６６】
図１７（ｂ）に示した電位井戸のプロファイルでは、表面シールド層側より侵入した入射光により光電変換し発生した信号電荷は、積層型フォトダイオード５’、５‘’
、５‘’’の電位井戸に図１７（ｃ）の様に蓄積される。表面シールド層表面からの深さに応じて、各積層型フォトダイオード５’、５‘’ 、５‘’’にて発生蓄積される信号電荷量は、入射光の分光スペクトルにより異なる。即ち、入射光に短波長成分（青色）が多いと、表面シールド側の積層型フォトダイオード５‘’’（ＰＤ３）に蓄積される信号電荷量が増え、入射光に長波長成分（赤色）が多いと、蓄積ゲート側の積層型フォトダイオード５’（ＰＤ１）に蓄積される信号電荷量が増える。また入射光に中波長成分（緑色）が多いと、蓄積ゲート側の積層型フォトダイオード５‘’
（ＰＤ２）に蓄積される信号電荷量が増える。
【００６７】
図１８（ａ）〜（ｅ）は、積層型フォトダイオード５’、５‘’ 、５‘’’間で電荷がどの様に転送されるかを説明する図である。図１７（ｃ）の状態、即ち、蓄積ゲート８に負電圧を印加し、転送ゲート９に負電圧またはゼロ電圧を印加した場合で、光電変換し発生した信号電荷が、蓄積ゲート８下の積層型フォトダイオード５’、５‘’
５‘’’にそれぞれ蓄積されている状態を初期状態とする。
【００６８】
図１７（ｃ）の初期状態から、転送ゲート（図示せず）を開くことにより、積層型フォトダイオード５’ （図中のＰＤ１）に蓄積された信号電荷は、フローティングジャンクション１０（図示せず）に流入され、積層型フォトダイオード５’
には電荷が無くなる。これは、図１０（ａ）、（ｂ）に示すシーケンスと同じである。しかる後に、転送ゲートを閉じた（図中ではＳＴ負電圧／ＴＧ  ＯＮ⇒ＯＦＦと表現している）状態を図１８（ａ）に示す。積層型フォトダイオード５‘’
５‘’’ の信号電荷はバリア領域１６’、１６‘’の電位障壁によりそのままの状態で保持される。これは図１１（ｂ）で示したシーケンスと類似である。
【００６９】
図８（ｂ）で示されるのと同様に、転送ゲート９には負電圧またはゼロ電圧を印加したままの状態で、蓄積ゲート８に正電圧を印加し、積層型フォトダイオード５‘’に蓄積された信号電荷を、障壁であったバリア領域１６’を経て、積層型フォトダイオード５’へ転送させる。この状態を図１８（ｂ）に示す。ここで重要なことは、蓄積ゲート８に正電圧値は、バリア領域１６’の電位障壁は無くすものの、バリア領域１６‘’の電位障壁は保ち、積層型フォトダイオード
５‘’’ に蓄積された信号電荷はそのまま保持させることである。図１８（ｂ）では、ＳＴ負電圧⇒Ｌｏｗ正電圧／ＴＧ  ＯＦＦと示している。
【００７０】
次に、蓄積ゲート８を負電圧に戻し、蓄積ゲート８下の積層型フォトダイオード５’（図中ＰＤ１）に転送蓄積されたＰＤ２で発生した信号電荷を、転送ゲート９（図示せず）に正電圧を印加し電位井戸を深くし、フローティングジャンクション１０にさせ、しかる後に転送ゲート９を閉じた（図中ではＳＴ負電圧／ＴＧ  ＯＮ⇒ＯＦＦと表現している）後の状態を図１８（ｃ）にて示している。
【００７１】
図８（ｂ）で示されるのと同様に、転送ゲート９には負電圧またはゼロ電圧を印加したままの状態で、蓄積ゲート８に正電圧を印加し、積層型フォトダイオード５‘’’に蓄積された信号電荷を、障壁であったバリア領域１６’
バリア領域１６‘’を経て、積層型フォトダイオード５’へ転送させる。この状態を図１８（ｄ）に示す。ここで重要なことは、蓄積ゲート８に正電圧値は、バリア領域１６’と
バリア領域１６‘’の電位障壁を共に無くすような高電圧にすることである。図１８（ｄ）では、図１８（ｂ）と区別して、ＳＴ負電圧⇒Ｈｉｇｈ正電圧／ＴＧ  ＯＦＦと示している。
【００７２】
最後に、蓄積ゲート８を負電圧に戻し、蓄積ゲート８下の積層型フォトダイオード５’（図中ＰＤ１）に転送蓄積されたＰＤ３で発生した信号電荷を、転送ゲート９（図示せず）に正電圧を印加し電位井戸を深くし、フローティングジャンクション１０にさせ、しかる後に転送ゲート９を閉じた（図中ではＳＴ負電圧／ＴＧ  ＯＮ⇒ＯＦＦと表現している）後の状態を図１８（ｅ）にて示している。これは図１７（ｂ）の光電変換前の状態であり、Ｉｎｉｔｉａｌ状態と図中表記した。この様にして、積層型フォトダイオード５’、５‘’
５‘’’に蓄積された信号電荷を独立して読み出すことが出来る。
【００７３】
上記の図１８（ｃ）、図１８（ｅ）の説明に於いて、積層型フォトダイオード５’からの信号電荷の読み出しの際に、蓄積ゲート８には負電圧を印加した状態で、転送ゲート９に正電圧を印加し、信号電荷をフローティングジャンクション１０に転送すると説明していた。この転送に際には蓄積ゲート８は負電圧に戻してから転送ゲートを開く必要は無く、最初に転送ゲートを開いた状態にして、蓄積ゲートの電圧を負電圧に戻していく過程で、積層型フォトダイオード５’からフローティングジャンクション１０への電荷の転送を行っても良い。また、図５（ａ）〜（ｃ）の説明の様に、蓄積ゲート８と転送ゲート９に印加するパルス電圧を同期して変化させることにより、フローティングジャンクション１０への信号電荷の転送を行っても良い。
【００７４】
図１７（ａ）に示した、表面シールド層６側のシリコン界面を基準とした、の具体的な寸法イメージとしては、特許文献３の図６に示す様に、Ｘ１＝８ｕｍ、Ｘ２＝４ｕｍ、Ｘ＝１ｕｍとした場合の、積層型フォトダイオード５’（ＰＤ１）、５‘’（ＰＤ２）
５‘’’（ＰＤ３）での分光感度特性は図１９の様になる。この算出に用いた数式は特許文献３の（数３）である。
【００７５】
図１９に示した、積層型フォトダイオード５’（ＰＤ１）、５‘’（ＰＤ２） ５‘’’（ＰＤ３）での分光感度特性に信号処理を行うことにより得られたカラー信号の分光特性を図２０に示す。これは特許文献３の図７に示された分光波形と同じである。
【００７６】
以上の説明では、蓄積ゲート８の材質に関しては特に触れてはいなかったが、通常ゲート材料として使用される多結晶シリコン以外に、金属シリサイドでも良く、更には金属材料でも良い。金属材料は一般的に入射光に対し反射率が高く、本発明の構造では、蓄積ゲートまで侵入した入射光は、蓄積ゲートの金属膜で反射され、再度フォトダイオードに入射され、赤外光の感度アップを図る事が出来る。
【００７７】
以上の説明でも述べたように、本発明の構造では、蓄積ゲート８に印加する電圧により、入射光の侵入方向に配置された、積層型フォトダイオード間の信号電荷の転送をコントロールし、同じ読み出し用の転送ゲートを経て、フローティングジャンクションに読み出しが出来るため、特許文献２及び３に示す従来例の様に独立した読み出し経路を設ける必要が無く、画素セルの集積化に大きなメリットをもたらす。
【００７８】
バリア領域の位置に依り、積層型フォトダイオードの分光感度特性を制御できることで、本発明は新たな付加価値をもたらす。即ち、図６若しくは図１４に示す様に色フィルタと組み合わせることで、色フィルタの分光特性と積層型フォトダイオードの分光特性の組み合わせになり、赤外カットフィルタを外したカラーセンサを提供できる。
【００７９】
また図１５若しくは図１６に示す様に色フィルタを外しても、積層型フォトダイオードの分光感度特性が異なり、カラーの撮像画像が得られる。即ち１画素セルで３原色の情報を得ることが出来、更には、読み出し経路を新たに横方向に設置する必要が無いので、セルサイズの縮小が容易であり、素子のチップサイズの縮小に大いに貢献する。
【００８０】
図１６に示す第四の実施形態では、バリア領域は２つ迄で説明したが、３つ以上のバリア領域でフォトダイオードを分離し、４つ以上の積層型フォトダイオードを形成することも可能である。
＜第五の実施形態＞
【００８１】
本発明の第二の実施形態である図６のＢ-Ｂ’断面に於ける積層型フォトダイオード５’、５‘’、転送ゲート９とフローティングジャンクション１０の構造は図９（ａ）に示され、それに沿った電位井戸のプロファイルが図９（ｂ）、（ｃ）に示されているが、積層型フォトダイオード５’、５‘の電位井戸はほぼ同じになっていた。この電位井戸を蓄積ゲート側のフォトダイオード５’（ＰＤ１）を深くし、入射光側のフォトダイオード５‘’（ＰＤ２）を浅くした電位井戸のプロファイルを図２１（ａ）〜（ｃ）に示す。ここでバリア領域１６の電位障壁はゼロ電位より深くしておく。
【００８２】
図２１（ａ）は入射光量が小さい場合を示してあり、積層型フォトダイオード５’、５‘の双方に信号電荷は蓄積されるが、蓄積ゲート側のフォトダイオード５’（ＰＤ１）は主として赤外光に対応した電荷であり、赤外カットフィルタが設置された通常の撮像系では発生電荷量はフォトダイオード５‘’（ＰＤ２）に比べ少ない。
【００８３】
入射光量が小さい場合には、可視光領域の光電変換電荷量は主としてフォトダイオード５‘’（ＰＤ２）に蓄積される。この場合の読み出しとしては、図２１（ｂ）に示す様に、転送ゲートＴＧを開くことにより、蓄積ゲート側のフォトダイオード５’（ＰＤ１）に蓄積された電荷をフローティングジャンクションより外部に捨てる。具体的にはフローティングジャンクションに隣接したリセットゲート（図示せず）からリセットドレイン（図示せず）に捨てられる。次に、図８（ｂ）に示す様に蓄積ゲートに正電圧を印加し、フォトダイオード５‘’（ＰＤ２）よりフォトダイオード５’（ＰＤ１）に電荷を転送し、転送ゲートよりフローティングジャンクションへ転送させ電荷の読み出しを行う。
【００８４】
図２１（ｃ）は入射光量が大きい場合を示してある。入射光側のフォトダイオード５‘’（ＰＤ２）で発生し積層できなくなった電荷は、バリア領域の電位障壁を乗り越えて、蓄積ゲート側のフォトダイオード５’（ＰＤ１）に溢れ蓄積される。光電変換後は、蓄積ゲートに正電圧を印加し、フォトダイオード５‘’（ＰＤ２）よりフォトダイオード５’（ＰＤ１）に電荷を転送し、フォトダイオード５’（ＰＤ１）に蓄積されていた電荷と合流させ、転送ゲートを開くことにより、フローティングジャンクションへ転送させ、合体した電荷の読み出しを行う。
【００８５】
この電荷の合体は、蓄積ゲート側のフォトダイオード５’（ＰＤ１）で上記の様に行っても良いが、転送ゲートを開くことで、フォトダイオード５’（ＰＤ１）の電荷をフローティングジャンクションへ転送させた後に、蓄積ゲートに正電圧を印加し、フォトダイオード５‘’（ＰＤ２）よりフォトダイオード５’（ＰＤ１）に電荷を転送し、再度、転送ゲートを開いて、フローティングジャンクションで電荷の合体を行っても良い。
【００８６】
上記入射光量が小さい場合には、可視光領域の光電変換と電荷蓄積はフォトダイオード５‘’（ＰＤ２）のみで行う。この為フォトダイオード５‘’（ＰＤ２）でのリーク電流のみが重畳され、フォトダイオード５’（ＰＤ１）のリーク電流は重畳されず、Ｓ／Ｎ劣化が抑えられる。一方、入射光量が大きい場合には、電荷蓄積はフォトダイオード５‘’（ＰＤ２）、５’（ＰＤ１）の双方に蓄積され、双方のリーク電流も重畳されるが、信号電荷量が大きい為に、本来のＳ／Ｎとなる。
【００８７】
以上の説明では、蓄積ゲート側の積層型フォトダイオードからの信号電荷の読み出しは、同一の転送ゲートを経由しフローティングジャンクションより読み出しをしていたが、蓄積ゲート側の積層型フォトダイオードに複数の転送ゲートを設け、積層型フォトダイオードの層順番により、転送方向を変えても良いし、隣接の画素からの信号電荷をフローティングジャンクションで合流させても良い。
【００８８】
以上の説明では、入射光側の積層型フォトダイオード表面はゼロ電位に保たれた表面シールド層で覆われていたが、この表面シールド層の代わりに、ゲート構造でも良い。この場合のゲート材料としては、入射光の吸収を抑えた透明電極材料を使用することが望ましい。この透明電極構造では、表面ピンニング状態にするため、信号電荷の蓄積状態では負電圧印加が望ましいが、転送状態では、パルスを印加し、積層フォトダイオード間の転送をアシストする事も可能である。
【００８９】
以上の説明では、ＣＭＯＳセンサで説明を行ってきたが、本発明はＣＣＤセンサでも同様のフォトダイオード構造を採ることが可能である。
【符号の説明】
【００９０】
１  基板支持材
２  センサ層
３  色フィルタ層
４  Ｐｗｅｌｌ層
５  フォトダイオード（ＰＤ）
５’、５‘’、５‘’’    積層型フォトダイオード（ＰＤ１、ＰＤ２、ＰＤ３）
６  表面シールド層
７、７’  ゲート絶縁膜
８  蓄積ゲート（ＳＴ）
９  転送ゲート（ＴＧ）
１０  フローティングジャンクション
１１  配線層
１２  色フィルタ
１３  透明層
１４  マイクロレンズ
１５  入射光
１６、１６’、１６‘’  バリア領域
【要約】
【課題】  フォトダイオードの蓄積電荷量を増大させ、積層型フォトダイオードの読み出し経路を簡便にした裏面照射型固体撮像装置を提供する。
【解決手段】  裏面照射型固体撮像装置のフォトダイオードを蓄積ゲート構造にすることで蓄積電荷量や感度を増大させる。また入射光方向にフォトダイオードを分離するバリア領域を設け、蓄積ゲートに印加するパルス電圧で、バリア領域の障壁高さを制御することで、入射方向に分離された積層型フォトダイオード間の信号電荷の転送を制御し、積層型フォトダイオードの読み出しを簡便にする。この構造により、集積度を落とすことなくグローバルシャッターを行ったり、色フィルタを用いることなくフォトダイオードの分光感度特性を変えたり、Ｓ／Ｎ改善を行ったり、することが出来る。
【選択図】      図６【図１】
0005604703.tif 000002
【図２】
0005604703.tif 000003
【図３】
0005604703.tif 000004
【図４】
0005604703.tif 000005
【図５】
0005604703.tif 000006
【図６】
0005604703.tif 000007
【図７】
0005604703.tif 000008
【図８】
0005604703.tif 000009
【図９】
0005604703.tif 000010
【図１０】
0005604703.tif 000011
【図１１】
0005604703.tif 000012
【図１２】
0005604703.tif 000013
【図１３】
0005604703.tif 000014
【図１４】
0005604703.tif 000015
【図１５】
0005604703.tif 000016
【図１６】
0005604703.tif 000017
【図１７】
0005604703.tif 000018
【図１８】
0005604703.tif 000019
【図１９】
0005604703.tif 000020
【図２０】
0005604703.tif 000021
【図２１】
0005604703.tif 000022