(57)【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を所定の電圧に変換して出力電圧として出力端子に接続された負荷に供給する電源回路と、該電源回路の前記出力電圧を電源にして二次電池の充電を行う充電回路とを備えた充電制御装置において、
前記電源回路は、
前記負荷及び前記充電回路に出力する出力電流の検出を行う出力電流検出回路部と、
前記出力電流を所定の出力電流制限値に制限する出力電流制限回路部と、
を備え、
前記充電回路は、
前記二次電池に供給される充電電流の検出を行う充電電流検出回路部と、
前記充電電流を所定の充電電流値に設定する充電電流設定回路部と、
を備え、
前記充電電流設定回路部は、所定の充電電流制限値と前記充電電流検出回路部で検出された充電電流の和から、前記出力電流検出回路部で検出された前記出力電流を減じた電流値未満になるように、前記所定の充電電流値を設定することを特徴とする充電制御装置。
【請求項２】
前記充電回路は、前記充電電流を所定の最大充電電流値に制限する充電電流制限回路部を備えることを特徴とする請求項１記載の充電制御装置。
【請求項３】
前記充電電流制限回路部は、外部から入力された信号に応じて前記最大充電電流値を設定することを特徴とする請求項２記載の充電制御装置。
【請求項４】
入力端子に入力された入力電圧を所定の電圧に変換して出力電圧として出力端子に接続された負荷に供給する電源回路と、該電源回路の前記出力電圧を電源にして二次電池の充電を行う充電回路とを備えた充電制御装置において、
前記電源回路は、
前記負荷及び前記充電回路に出力する出力電流の検出を行う出力電流検出回路部と、
前記出力電流を所定の出力電流制限値に制限する出力電流制限回路部と、
を備え、
前記充電回路は、
前記二次電池に供給される充電電流の検出を行う充電電流検出回路部と、
前記充電電流を所定の充電電流値に設定する充電電流設定回路部と、
を備え、
前記充電電流設定回路部は、所定の充電電流制限値と前記充電電流検出回路部で検出された充電電流の和から、前記出力電流検出回路部で検出された前記出力電流を減じた電流値と、外部から入力された信号に応じて設定される最大充電電流値とのいずれか小さい方を前記所定の充電電流値に設定することを特徴とする充電制御装置。
【請求項５】
前記充電電流設定回路部は、前記二次電池の種類、前記二次電池の電池電圧及び前記二次電池の温度のデータが前記外部からの信号として入力されることを特徴とする請求項３又は４記載の充電制御装置。
【請求項６】
前記充電電流設定回路部は、前記所定の充電電流制限値が前記所定の出力電流制限値未満になるように設定されることを特徴とする請求項１、２、３、４又は５記載の充電制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次電池の充電制御装置に関し、特に電流制限のある電源から、負荷への給電と二次電池への充電を効率的に行うことのできる充電制御装置に関する。
【背景技術】
【０００２】
一般的に、ノートパソコンや携帯電話等の携帯機器の電源には、充電可能な二次電池が使用されている。これらの二次電池の充電には、ＡＣアダプタが接続された携帯機器を介して行う方式が多くとられており、ＡＣアダプタが接続されている間は、二次電池への充電が行われると共に、携帯機器内の各負荷にもＡＣアダプタから電力供給されている。
しかし、通常、ＡＣアダプタの電流出力能力は、携帯機器内の各負荷で消費される最大電流値、又は該最大電流値よりもやや大きい程度に設定されているため、携帯機器が使用されている間は、二次電池の充電に使用される電流量は十分であるとは言えなかった。
【０００３】
このため、負荷電流に応じて二次電池の充電電流を変更する技術が開発されており、第１の従来技術としては、電流制限機能が備わった定電圧ＡＣアダプタから、負荷の状況によって変化する負荷電流と充電電流を供給し、ＡＣアダプタの出力電圧が最低許容出力電圧以下に低下しない範囲で充電電流が最大になるように制御する方法と、負荷電流と充電電流との和が、ＡＣアダプタの定電圧領域を外れないように充電電流を制御する方法があった（例えば、特許文献１参照。）。
また、第２の従来技術としては、負荷電流と電池電流との差に基づいて充電電流を制御し、負荷電流と充電電流との和が、電源の電流制限内になるように制御するものがあった（例えば、特許文献２参照。）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、前記のような従来技術では、負荷電流と充電電流の合計が、常にＡＣアダプタの電流制限と一致するように充電電流を制御しているため、通常の使用状態においてＡＣアダプタの電流出力能力に余裕がなく、負荷電流が急激に増加した場合には、充電電流の減少が間に合わなくなって、ＡＣアダプタの出力電圧が大きく低下し、機器の動作に支障をきたす恐れがあった。
また、ＡＣアダプタの電流供給能力が十分に大きい場合は、充電電流が大きくなり過ぎて、二次電池の最大充電電流値を超えてしまうという問題があった。
更に、二次電池が過放電している場合や、電池温度が高い場合には、通常の大電流による充電を行うと電池寿命を縮めてしまうため充電電流を減らす必要があるが、従来の方式ではこのようなことが考慮されていなかった。
【０００５】
本発明は、このような問題を解決するためになされたものであり、二次電池への充電を行っているときは、負荷電流と充電電流の合計がＡＣアダプタの許容電流値未満になるように充電電流を制御することができ、ＡＣアダプタの電流供給能力に余裕があっても、充電電流を電池の状態に応じた最大充電可能電流値以下に設定することができる充電制御装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る充電制御装置は、入力端子に入力された入力電圧を所定の電圧に変換して出力電圧として出力端子に接続された負荷に供給する電源回路と、該電源回路の前記出力電圧を電源にして二次電池の充電を行う充電回路とを備えた充電制御装置において、
前記電源回路は、
前記負荷及び前記充電回路に出力する出力電流の検出を行う出力電流検出回路部と、
前記出力電流を所定の出力電流制限値に制限する出力電流制限回路部と、
を備え、
前記充電回路は、
前記二次電池に供給される充電電流の検出を行う充電電流検出回路部と、
前記充電電流を所定の充電電流値に設定する充電電流設定回路部と、
を備え、
前記充電電流設定回路部は、所定の充電電流制限値と前記充電電流検出回路部で検出された充電電流の和から、前記出力電流検出回路部で検出された前記出力電流を減じた電流値未満になるように、前記所定の充電電流値を設定するものである。
【０００７】
また、前記充電回路は、前記充電電流を所定の最大充電電流値に制限する充電電流制限回路部を備えるようにした。
【０００８】
この場合、前記充電電流制限回路部は、外部から入力された信号に応じて前記最大充電電流値を設定するようにしてもよい。
【０００９】
また、この発明に係る充電制御装置は、入力端子に入力された入力電圧を所定の電圧に変換して出力電圧として出力端子に接続された負荷に供給する電源回路と、該電源回路の前記出力電圧を電源にして二次電池の充電を行う充電回路とを備えた充電制御装置において、
前記電源回路は、
前記負荷及び前記充電回路に出力する出力電流の検出を行う出力電流検出回路部と、
前記出力電流を所定の出力電流制限値に制限する出力電流制限回路部と、
を備え、
前記充電回路は、
前記二次電池に供給される充電電流の検出を行う充電電流検出回路部と、
前記充電電流を所定の充電電流値に設定する充電電流設定回路部と、
を備え、
前記充電電流設定回路部は、所定の充電電流制限値と前記充電電流検出回路部で検出された充電電流の和から、前記出力電流検出回路部で検出された前記出力電流を減じた電流値と、外部から入力された信号に応じて設定される最大充電電流値とのいずれか小さい方を前記所定の充電電流値に設定するものである。
【００１０】
具体的には、前記充電電流設定回路部は、前記二次電池の種類、前記二次電池の電池電圧及び前記二次電池の温度のデータが前記外部からの信号として入力されるようにした。
【００１１】
また、前記充電電流設定回路部は、前記所定の充電電流制限値が前記所定の出力電流制限値未満になるように設定されるようにした。
【発明の効果】
【００１２】
本発明の充電制御装置によれば、負荷に供給する負荷電流と二次電池に供給する充電電流との和を常に電源回路における所定の出力電流制限値未満に保つようにしたことから、前記負荷電流が急激に増加したような場合にも、電源回路の出力電圧が急激に低下することがなく、負荷に安定した電圧を供給することができる。
更に、電源回路は所定の出力電流制限値までの電流の供給が可能であり、電源回路の出力電流制限値を小さくしてしまうことをなくすことができる。
【００１３】
また、充電電流の最大値を設定するようにしたことから、電源回路の所定の出力電流制限値がどのように大きくなっても、充電電流が二次電池の充電可能な最大電流値を超えることをなくすことができる。
更に、最大充電電流値を変更可能にし、二次電池の種類、電池電圧、電池温度等に応じて変更するようにした。このようなことから、例えば、二次電池が過放電状態の場合は、最大充電電流値を小さく設定することで、小さな充電電流による予備充電が可能になり、電池温度が上昇した場合にも、最大充電電流値を低下させることにより、二次電池の劣化を抑えることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施の形態における充電制御装置の回路例を示した図である。
【図２】本発明の第２の実施の形態における充電制御装置の回路例を示した図である。
【図３】本発明の第３の実施の形態における充電制御装置の回路例を示した図である。
【発明を実施するための形態】
【００１５】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における充電制御装置の回路例を示した図である。
図１において、充電制御装置１は、負荷６に電源の供給を行う電源回路２、及び接続端子Ｔ１に接続された二次電池７の充電を行う充電回路３で構成されている。電源回路２は、ＡＣアダプタ５から入力端子ＩＮに入力された入力電圧ＶＣＨＧを所定の定電圧に変換して、出力電圧ＶＳＹＳとして充電回路３に出力すると共に出力端子ＯＵＴに接続された負荷６に出力するシリーズレギュレータをなしている。
【００１６】
電源回路２は、演算増幅回路１１，１２、所定の第１参照電圧ＣＶＲＥＦ１を生成して出力する第１参照電圧生成回路１３、所定の第２参照電圧ＣＣＲＥＦ１を生成して出力する第２参照電圧生成回路１４、ＰＭＯＳトランジスタＭ１１〜Ｍ１７、ＮＭＯＳトランジスタＭ１８〜Ｍ２０、及び抵抗Ｒ１１〜Ｒ１４で構成されている。
入力端子ＩＮと出力端子ＯＵＴとの間にはＰＭＯＳトランジスタＭ１１が接続されており、出力端子ＯＵＴと接地電圧ＧＮＤとの間に抵抗Ｒ１１及びＲ１２が直列に接続されている。抵抗Ｒ１１及びＲ１２は、出力電圧ＶＳＹＳを分圧して帰還電圧ＣＶＭＯＮＩ１を生成し出力する。
【００１７】
演算増幅回路１１において、非反転入力端には第１参照電圧ＣＶＲＥＦ１が、反転入力端には帰還電圧ＣＶＭＯＮＩ１がそれぞれ入力されている。入力端子ＩＮとＰＭＯＳトランジスタＭ１１のゲートとの間にはＰＭＯＳトランジスタＭ１４とＭ１５が並列に接続されており、演算増幅回路１１の出力端はＰＭＯＳトランジスタＭ１４のゲートに接続されている。
一方、ＰＭＯＳトランジスタＭ１６及びＭ１７はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＭ１６及びＭ１７において、各ソースは入力端子ＩＮにそれぞれ接続され、各ゲートは接続されて該接続部がＰＭＯＳトランジスタＭ１７のドレインに接続されている。
【００１８】
ＰＭＯＳトランジスタＭ１７のドレインと接地電圧ＧＮＤとの間には、ＮＭＯＳトランジスタＭ２０と抵抗Ｒ１４が直列に接続され、ＮＭＯＳトランジスタＭ２０と抵抗Ｒ１４との接続部は演算増幅回路１２の反転入力端に接続されている。演算増幅回路１２の非反転入力端には第２参照電圧ＣＣＲＥＦ１が入力され、演算増幅回路１２の出力端はＮＭＯＳトランジスタＭ２０のゲートに接続されている。
また、ＮＭＯＳトランジスタＭ１８及びＭ１９はカレントミラー回路を形成しており、ＮＭＯＳトランジスタＭ１８及びＭ１９において、各ソースは接地電圧ＧＮＤにそれぞれ接続され、各ゲートは接続されて該接続部がＮＭＯＳトランジスタＭ１８のドレインに接続されている。ＰＭＯＳトランジスタＭ１６のドレインがＮＭＯＳトランジスタＭ１９のドレインに接続され、該接続部はＰＭＯＳトランジスタＭ１５のゲートに接続されている。
【００１９】
入力端子ＩＮとＮＭＯＳトランジスタＭ１８のドレインとの間にはＰＭＯＳトランジスタＭ１３が接続されており、ＰＭＯＳトランジスタＭ１３のゲートはＰＭＯＳトランジスタＭ１１のゲートに接続されている。また、入力端子ＩＮと接地電圧ＧＮＤとの間には、ＰＭＯＳトランジスタＭ１２と抵抗Ｒ１３が直列に接続されており、ＰＭＯＳトランジスタＭ１２と抵抗Ｒ１３との接続部は、充電回路３に接続されている。
【００２０】
次に、充電回路３は、演算増幅回路３１，３２、ＰＭＯＳトランジスタＭ３１〜Ｍ３７、ＮＭＯＳトランジスタＭ３８〜Ｍ４０、抵抗Ｒ３１〜Ｒ３４、加算器３３、減算器３４、所定の第３参照電圧ＣＶＲＥＦ２を生成して出力する第３参照電圧生成回路３５及び所定の制限電流信号Ｖｌｉｍを生成して出力する制限電流信号生成回路３６で構成されている。
出力電圧ＶＳＹＳと接続端子Ｔ１との間にはＰＭＯＳトランジスタＭ３１が接続されており、接続端子Ｔ１と接地電圧ＧＮＤとの間に抵抗Ｒ３１及びＲ３２が直列に接続されている。抵抗Ｒ３１及びＲ３２は、接続端子Ｔ１の電圧、すなわち二次電池７の電池電圧ＶＢＡＴを分圧して帰還電圧ＣＶＭＯＮＩ２を生成し出力する。
【００２１】
演算増幅回路３１において、非反転入力端には第３参照電圧ＣＶＲＥＦ２が、反転入力端には帰還電圧ＣＶＭＯＮＩ２がそれぞれ入力されている。出力電圧ＶＳＹＳとＰＭＯＳトランジスタＭ３１のゲートとの間にはＰＭＯＳトランジスタＭ３４とＭ３５が並列に接続されており、演算増幅回路３１の出力端はＰＭＯＳトランジスタＭ３４のゲートに接続されている。
一方、ＰＭＯＳトランジスタＭ３６及びＭ３７はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＭ３６及びＭ３７において、各ソースは出力電圧ＶＳＹＳにそれぞれ接続され、各ゲートは接続されて該接続部がＰＭＯＳトランジスタＭ３７のドレインに接続されている。
【００２２】
ＰＭＯＳトランジスタＭ３７のドレインと接地電圧ＧＮＤとの間には、ＮＭＯＳトランジスタＭ４０と抵抗Ｒ３４が直列に接続され、ＮＭＯＳトランジスタＭ４０と抵抗Ｒ３４との接続部は演算増幅回路３２の反転入力端に接続されている。演算増幅回路３２の非反転入力端には減算器３４から出力された第４参照電圧ＣＣＲＥＦ２が入力され、演算増幅回路３２の出力端はＮＭＯＳトランジスタＭ４０のゲートに接続されている。
また、ＮＭＯＳトランジスタＭ３８及びＭ３９はカレントミラー回路を形成しており、ＮＭＯＳトランジスタＭ３８及びＭ３９において、各ソースは接地電圧ＧＮＤにそれぞれ接続され、各ゲートは接続されて該接続部がＮＭＯＳトランジスタＭ３８のドレインに接続されている。ＰＭＯＳトランジスタＭ３６のドレインがＮＭＯＳトランジスタＭ３９のドレインに接続され、該接続部はＰＭＯＳトランジスタＭ３５のゲートに接続されている。
【００２３】
出力電圧ＶＳＹＳとＮＭＯＳトランジスタＭ３８のドレインとの間にはＰＭＯＳトランジスタＭ３３が接続されており、ＰＭＯＳトランジスタＭ３３のゲートはＰＭＯＳトランジスタＭ３１のゲートに接続されている。また、出力電圧ＶＳＹＳと接地電圧ＧＮＤとの間には、ＰＭＯＳトランジスタＭ３２と抵抗Ｒ３３が直列に接続されており、ＰＭＯＳトランジスタＭ３２と抵抗Ｒ３３との接続部は、加算器３３の第１入力端ＩＮａ１に接続され、加算器３３の第２入力端ＩＮａ２には制限電流信号Ｖｌｉｍが入力されている。加算器３３の出力端ＯＵＴａは減算器３４の第２入力端ＩＮｂ２に接続され、減算器３４の第１入力端ＩＮｂ１はＰＭＯＳトランジスタＭ１２と抵抗Ｒ１３との接続部に接続されており、減算器３４の出力端ＯＵＴｂから第４参照電圧ＣＣＲＥＦ２が出力される。
【００２４】
このような構成において、まず、電源回路２の動作について説明する。
演算増幅回路１１は、帰還電圧ＣＶＭＯＮＩ１が第１参照電圧ＣＶＲＥＦ１に等しくなるように、ＰＭＯＳトランジスタＭ１４のゲート電圧を制御する。このため、ＰＭＯＳトランジスタＭ１１のドレイン電流である出力電流（負荷電流ＩＳ＋充電電流ＩＢ）が所定の出力電流制限値以下である場合は、出力電圧ＶＳＹＳは定電圧になり、該電圧が負荷６と充電回路３にそれぞれ供給される。演算増幅回路１２、第２参照電圧生成回路１４、ＰＭＯＳトランジスタＭ１３，Ｍ１５〜Ｍ１７、ＮＭＯＳトランジスタＭ１８〜Ｍ２０及び抵抗Ｒ１４は、出力電流（ＩＳ＋ＩＢ）を所定の出力電流制限値に抑える出力電流制限回路部を構成している。
【００２５】
演算増幅回路１２は、ＮＭＯＳトランジスタＭ２０のソース電圧が、第２参照電圧ＣＣＲＥＦ１に等しくなるようにＮＭＯＳトランジスタＭ２０のゲート電圧を制御する。このため、ＮＭＯＳトランジスタＭ２０のドレイン電流は、第２参照電圧ＣＣＲＥＦ１を抵抗Ｒ１４の抵抗値ｒ１４で除した定電流になる。該電流は、ＰＭＯＳトランジスタＭ１７及びＭ１６のカレントミラー回路で折り返されてＮＭＯＳトランジスタＭ１９のドレイン電流になる。また、ＰＭＯＳトランジスタＭ１１及びＭ１３は、各ソースが接続されると共に各ゲートが接続されているため、ＰＭＯＳトランジスタＭ１３のドレイン電流はＰＭＯＳトランジスタＭ１１のドレイン電流、すなわち出力電流（ＩＳ＋ＩＢ）に比例した電流になる。ＰＭＯＳトランジスタＭ１３のドレイン電流は、ＮＭＯＳトランジスタＭ１８のドレイン電流になり、すなわち、ＰＭＯＳトランジスタＭ１１のドレイン電流である出力電流（ＩＳ＋ＩＢ）が増加するとＮＭＯＳトランジスタＭ１８のドレイン電流が増加することになる。
【００２６】
更に、ＮＭＯＳトランジスタＭ１８及びＭ１９もカレントミラー回路を構成しているため、ＮＭＯＳトランジスタＭ１８のドレイン電流がＮＭＯＳトランジスタＭ１９のドレイン電流よりも大きくなると、ＮＭＯＳトランジスタＭ１９のドレイン電圧が低下して、ＰＭＯＳトランジスタＭ１５のゲート電圧を引き下げる。このようなことから、ＰＭＯＳトランジスタＭ１５のオン抵抗が減少してＰＭＯＳトランジスタＭ１１のゲート電圧を低下させる。このようなフィードバック動作によって、ＰＭＯＳトランジスタＭ１１のドレイン電流（出力電流）はＮＭＯＳトランジスタＭ２０のドレイン電流に比例した定電流に制限される。該定電流が電源回路２における前記所定の出力電流制限値であり、電源回路２は、該所定の出力電流制限値以上の電流を供給することはできない。なお、本第１の実施の形態では、該所定の出力電流制限値をＮＭＯＳトランジスタＭ２０のドレイン電流の１０００倍程度に設定するようにしている。
【００２７】
しかし、電源回路２の出力電流が前記所定の出力電流制限値以下である場合は、ＮＭＯＳトランジスタＭ１９のドレイン電圧は入力電圧ＶＣＨＧの近傍まで上昇しているため、ＰＭＯＳトランジスタＭ１５はオフしている。このようなことから、ＰＭＯＳトランジスタＭ１４によって、ＰＭＯＳトランジスタＭ１３とＭ１１の各ゲート電圧がそれぞれ制御され、前記のように、出力電圧ＶＳＹＳが定電圧になるように制御される。ＰＭＯＳトランジスタＭ１２と抵抗Ｒ１３は出力電流検出回路部を構成しており、ＰＭＯＳトランジスタＭ１２及びＭ１１は、各ソースが接続されると共に各ゲートが接続されているため、ＰＭＯＳトランジスタＭ１２のドレイン電流はＰＭＯＳトランジスタＭ１１のドレイン電流（出力電流）に比例する。ＰＭＯＳトランジスタＭ１２のドレイン電流は、抵抗Ｒ１３で電圧に変化され、モニタ電圧ＩＭＯＮＩ１として充電回路３の減算器３４の第１入力端ＩＮｂ１に入力される。
【００２８】
次に、充電回路３の動作について説明する。
充電回路３は電源回路２と同様の動作を行う。すなわち、二次電池７の電池電圧ＶＢＡＴが小さくて、電池電圧ＶＢＡＴを抵抗Ｒ３１及びＲ３２で分圧した帰還電圧ＣＶＭＯＮＩ２が第３参照電圧ＣＶＲＥＦ２よりも小さい場合は、二次電池７は、減算器３４から出力される第４参照電圧ＣＣＲＥＦ２を抵抗Ｒ３４の抵抗値ｒ３４で除した電流値に比例した所定の充電電流値で定電流充電される。
二次電池７への充電が進んで電池電圧ＶＢＡＴが大きくなり、帰還電圧ＣＶＭＯＮＩ２が第３参照電圧ＣＶＲＥＦ２になると、電池電圧ＶＢＡＴは第３参照電圧ＣＶＲＥＦ２と抵抗Ｒ３１，Ｒ３２の各抵抗値で決まる定電圧になるため、二次電池７への充電動作は定電圧充電になる。このときの充電電流は、前記所定の充電電流値よりも小さくなる。
【００２９】
なお、演算増幅回路３２、ＰＭＯＳトランジスタＭ３３，Ｍ３５〜Ｍ３７、ＮＭＯＳトランジスタＭ３８〜Ｍ４０、抵抗Ｒ３４、加算器３３、減算器３４及び制限電流信号生成回路３６は、二次電池７への充電電流を所定の充電電流値に設定する充電電流設定回路部をなし、ＰＭＯＳトランジスタＭ３２及び抵抗Ｒ３３は充電電流検出回路部をなしている。
【００３０】
次に、第４参照電圧ＣＣＲＥＦ２を生成する動作について説明する。
加算器３３の第１入力端ＩＮａ１には、充電電流ＩＢに比例した電流を電圧に変換したモニタ電圧ＩＭＯＮＩ２が入力され、加算器３３の第２入力端ＩＮａ２には、制限電流信号Ｖｌｉｍが入力されている。制限電流信号Ｖｌｉｍは、電源回路２の出力電流が所定の出力電流制限値に達したときに出力されるモニタ電圧ＩＭＯＮＩ１よりもやや小さい電圧になるように設定されている。加算器３３は、第１入力端ＩＮａ１及び第２入力端ＩＮａ２に対応して入力されたモニタ電圧ＩＭＯＮＩ２及び制限電流信号Ｖｌｉｍを加算した信号を出力し、減算器３４の第２入力端ＩＮｂ２に出力する。
【００３１】
減算器３４の第１入力端ＩＮｂ１には、電源回路２の出力電流に比例した電流を電圧に変換したモニタ電圧ＩＭＯＮＩ１が入力されている。減算器３４は、第２入力端ＩＮｂ２に入力された電圧から第１入力端ＩＮｂ１に入力された電圧を減じた電圧を第４参照電圧ＣＣＲＥＦ２として出力する。このため、第４参照電圧ＣＣＲＥＦ２は、下記（１）式のようになる。
ＣＣＲＥＦ２＝Ｖｌｉｍ＋ＩＭＯＮＩ２−ＩＭＯＮＩ１………………（１）
モニタ電圧ＩＭＯＮＩ２は出力電流（ＩＳ＋ＩＢ）に比例した電圧であり、モニタ電圧ＩＭＯＮＩ１は充電電流ＩＢに比例した電圧であることから、電圧（ＩＭＯＮＩ２−ＩＭＯＮＩ１）は負荷電流ＩＳに比例した電圧を示している。
【００３２】
すなわち、前記（１）式の右辺は、所定の出力電流制限値よりもやや小さい制限電流信号Ｖｌｉｍで決まる充電電流制限値から負荷電流ＩＳを引いた電流値を示している。
このような電流値で、二次電池７を定電流充電することから、負荷電流ＩＳと充電電流ＩＢの和は、常に、電源回路２の所定の出力電流制限値未満に保たれることになる。なお、本第１の実施の形態では、制限電流信号Ｖｌｉｍで決まる電流値を、所定の出力電流制限値の約９５％になるように設定している。
【００３３】
このように、本第１の実施の形態における充電制御装置は、負荷電流ＩＳと充電電流ＩＢの和を常に電源回路２の所定の出力電流制限値未満になるようにしたことから、負荷電流ＩＳが急激に増加したような場合にも、電源回路２の出力電圧ＶＳＹＳが急激に低下することがなく、負荷６に安定した電圧を供給することができる。
更に、負荷６には所定の出力電流制限値までの電流の供給が可能となり、負荷電流ＩＳが制限電流信号Ｖｌｉｍで決まる充電電流制限値以上になると、充電電流ＩＢを０Ａにすることができる。
【００３４】
第２の実施の形態．
図１の充電回路３に充電電流制限回路を追加するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態における充電制御装置の回路例を示した図であり、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する共に図１との相違点のみ説明する。
図２における図１との相違点は、図１の充電回路３に、充電電流制限回路４０を追加したことにあり、これに伴って図１の充電回路３を充電回路３ａに、図１の充電制御装置１を充電制御装置１ａにした。
【００３５】
図２において、充電制御装置１ａは、電源回路２、及び接続端子Ｔ１に接続された二次電池７の充電を行う充電回路３ａで構成されている。電源回路２は、ＡＣアダプタ５から入力端子ＩＮに入力された入力電圧ＶＣＨＧを所定の定電圧に変換して、出力電圧ＶＳＹＳとして充電回路３ａに出力すると共に出力端子ＯＵＴに接続された負荷６に出力するシリーズレギュレータをなしている。
充電回路３ａは、演算増幅回路３１，３２、ＰＭＯＳトランジスタＭ３１〜Ｍ３７、ＮＭＯＳトランジスタＭ３８〜Ｍ４０、抵抗Ｒ３１〜Ｒ３４、加算器３３、減算器３４、第３参照電圧生成回路３５、制限電流信号生成回路３６及び充電電流制限回路４０で構成されている。なお、充電電流制限回路４０は充電電流制限回路部をなす。
【００３６】
充電電流制限回路４０は、演算増幅回路４１、所定の第５参照電圧ＣＣＲＥＦ３を生成して出力する第５参照電圧生成回路４２、ＰＭＯＳトランジスタＭ４１〜Ｍ４４、ＮＭＯＳトランジスタＭ４５〜Ｍ４７及び抵抗Ｒ４１で構成されている。
演算増幅回路４１において、非反転入力端には第５参照電圧ＣＣＲＥＦ３が入力され、反転入力端はＮＭＯＳトランジスタＭ４７のソースに接続されると共に抵抗Ｒ４１を介して接地電圧ＧＮＤに接続されており、出力端はＮＭＯＳトランジスタＭ４７のゲートに接続されている。
【００３７】
ＮＭＯＳトランジスタＭ４７のドレインはＰＭＯＳトランジスタＭ４４のドレインに接続されている。ＰＭＯＳトランジスタＭ４３及びＭ４４はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＭ４３及びＭ４４において、各ソースは出力電圧ＶＳＹＳにそれぞれ接続され、各ゲートは接続され該接続部はＰＭＯＳトランジスタＭ４４のドレインに接続されている。また、ＰＭＯＳトランジスタＭ４３のドレインはＮＭＯＳトランジスタＭ４６のドレインとＰＭＯＳトランジスタＭ４２のゲートにそれぞれ接続されている。ＮＭＯＳトランジスタＭ４５及びＭ４６はカレントミラー回路を形成しており、ＮＭＯＳトランジスタＭ４５及びＭ４６において、各ソースはそれぞれ接地電圧ＧＮＤに接続されており、各ゲートは接続され該接続部はＮＭＯＳトランジスタＭ４５のドレインに接続されている。
【００３８】
ＮＭＯＳトランジスタＭ４５のドレインはＰＭＯＳトランジスタＭ４１のドレインに接続されており、ＰＭＯＳトランジスタＭ４１のソースは出力電圧ＶＳＹＳに接続され、ＰＭＯＳトランジスタＭ４１のゲートはＰＭＯＳトランジスタＭ３１のゲートに接続されている。ＰＭＯＳトランジスタＭ４２のソースは、出力電圧ＶＳＹＳに接続され、ＰＭＯＳトランジスタＭ４２のドレインはＰＭＯＳトランジスタＭ３１のゲートに接続されている。このように、充電電流制限回路４０は、図１の出力電流制限回路部と同様の回路構成をなし同様の動作を行う。
【００３９】
充電電流制限回路４０は、充電電流ＩＢを、第５参照電圧ＣＣＲＥＦ３を抵抗Ｒ４１の抵抗値ｒ４１で除した定電流に比例した最大充電電流値以下に抑える。
また、充電回路３ａには、前記第１の実施の形態で説明したような、充電電流ＩＢを所定の充電電流値に制御する充電電流設定回路が設けられているため、充電電流ＩＢは、充電電流制限回路４０と該充電電流設定回路で設定された各充電電流値の内、小さい方の電流値に設定される。
【００４０】
このように、本第２の実施の形態における充電制御装置は、前記第１の実施の形態と同様の効果を得ることができると共に、充電電流ＩＢの最大値を設定するようにしたことから、電源回路２の所定の出力電流制限値がどのように大きくなっても、充電電流ＩＢが二次電池７の充電可能な最大電流値を超えることをなくすことができるため、電源回路２の電流容量を自由に選択することができる。
【００４１】
第３の実施の形態．
前記第１の実施の形態における充電回路３において、減算器３４からの出力電圧Ｖ１、又は二次電池７の種類、電池電圧及び電池温度等に関するデータＤＡＴＡに応じて生成した電圧ＣＣＲＥＦ４のいずれか一方を第４参照電圧ＣＣＲＥＦ２として演算増幅回路３２に出力するようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図３は、本発明の第３の実施の形態における充電制御装置の回路例を示した図であり、図３では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する共に図１との相違点のみ説明する。
【００４２】
図３における図１との相違点は、図１の充電回路３に、セレクタ５１、ＤＡコンバータ５２及びＣＰＵ５３を追加したことにあり、これに伴って図１の充電回路３を充電回路３ｂに、図１の充電制御装置１を充電制御装置１ｂにした。
図３において、充電制御装置１ｂは、電源回路２、及び接続端子Ｔ１に接続された二次電池７の充電を行う充電回路３ｂで構成されている。電源回路２は、ＡＣアダプタ５から入力端子ＩＮに入力された入力電圧ＶＣＨＧを所定の定電圧に変換して、出力電圧ＶＳＹＳとして充電回路３ｂに出力すると共に出力端子ＯＵＴに接続された負荷６に出力するシリーズレギュレータをなしている。
【００４３】
充電回路３ｂは、演算増幅回路３１，３２、ＰＭＯＳトランジスタＭ３１〜Ｍ３７、ＮＭＯＳトランジスタＭ３８〜Ｍ４０、抵抗Ｒ３１〜Ｒ３４、加算器３３、減算器３４、第３参照電圧生成回路３５、制限電流信号生成回路３６、セレクタ５１、ＤＡコンバータ５２及びＣＰＵ５３で構成されている。
なお、図３では、演算増幅回路３２、ＰＭＯＳトランジスタＭ３３，Ｍ３５〜Ｍ３７、ＮＭＯＳトランジスタＭ３８〜Ｍ４０、抵抗Ｒ３４、加算器３３、減算器３４、制限電流信号生成回路３６、セレクタ５１、ＤＡコンバータ５２及びＣＰＵ５３は、二次電池７への充電電流を所定の充電電流値に設定する充電電流設定回路部をなす。
【００４４】
ＣＰＵ５３には、二次電池７の種類、電池電圧及び電池温度等に関するデータＤＡＴＡが入力されており、ＣＰＵ５３は、入力されたデータＤＡＴＡを元に、現在の二次電池７の状態から充電可能な最大充電電流値のデータをＤＡコンバータ５２に出力する。ＤＡコンバータ５２は、入力されたデジタルデータをアナログ電圧に変換し、電圧ＣＣＲＥＦ４としてセレクタ５１の第２入力端ＩＮｃ２に出力する。また、セレクタ５１の第１入力端ＩＮｃ１には、減算器３４から出力された電圧Ｖ１が入力されており、該電圧Ｖ１は図１における第４参照電圧ＣＣＲＥＦ２と同じである。セレクタ５２は、第１入力端ＩＮｃ１及び第２入力端ＩＮｃ２に対応して入力された電圧Ｖ１と電圧ＣＣＲＥＦ４の内、充電電流値が小さくなる方の電圧を第４参照電圧ＣＣＲＥＦ２として出力する。
【００４５】
電圧Ｖ１は、前記（１）式の右辺と同じものであり、負荷電流ＩＳに応じて変化する所定の充電電流値を示している。すなわち、本第３の実施の形態では、前記所定の充電電流値がＤＡコンバータ５２から出力される充電電流制限値よりも大きい場合は、該充電電流制限値によって二次電池７の充電が行われ、前記所定の充電電流値がＤＡコンバータ５２から出力される充電電流制限値よりも小さい場合は、前記所定の充電電流値で充電が行われることになる。
【００４６】
このように、本第３の実施の形態における充電制御装置は、前記第１の実施の形態と同様の効果を得ることができると共に、例えば、二次電池７が過放電状態である場合は、前記充電電流制限値を小さく設定することにより、小さな充電電流による予備充電が可能になり、電池温度が上昇した場合にも、充電電流制限値を低下させることにより、二次電池７の劣化を抑えることができる。
【００４７】
なお、前記説明では、図１の回路構成に対してセレクタ５１、ＤＡコンバータ５２及びＣＰＵ５３を追加した場合を例にして説明したが、これは一例であり、図２の回路構成に対してセレクタ５１、ＤＡコンバータ５２及びＣＰＵ５３を追加するようにしてもよく、このようにした場合、前記第２の実施の形態と同様の効果を得ることができると共に、前記第３の実施の形態で追加して得られる前記のような効果を得ることができる。また、このようにした場合、第５参照電圧ＣＣＲＥＦ３の代わりに、演算増幅回路４１の非反転入力端に電圧ＣＣＲＥＦ４を入力するようにしてもよく、このようにした場合においても図３の場合と同様の効果を得ることができる。
【符号の説明】
【００４８】
１  充電制御装置
２  電源回路
３  充電回路
５  ＡＣアダプタ
６  負荷
７  二次電池
１１，１２，３１，３２，４１  演算増幅回路
１３  第１参照電圧生成回路
１４  第２参照電圧生成回路
３３  加算器
３４  減算器
３５  第３参照電圧生成回路
３６  制限電流信号生成回路
４０  充電電流制限回路
４２  第５参照電圧生成回路
５１  セレクタ
５２  ＤＡコンバータ
５３  ＣＰＵ
Ｍ１１〜Ｍ１７，Ｍ３１〜Ｍ３７，Ｍ４１〜Ｍ４４  ＰＭＯＳトランジスタ
Ｍ１８〜Ｍ２０，Ｍ３８〜Ｍ４０，Ｍ４５〜Ｍ４７  ＮＭＯＳトランジスタ
Ｒ１１〜Ｒ１４，Ｒ３１〜Ｒ３４，Ｒ４１  抵抗
【先行技術文献】
【特許文献】
【００４９】
【特許文献１】特開２００４−１６６４９８号公報
【特許文献２】特開２００６−１９１７９６号公報
【図１】
0005407684.tif 000002
【図２】
0005407684.tif 000003
【図３】
0005407684.tif 000004