(57)【特許請求の範囲】
【請求項１】
送信用の高周波信号を増幅し、送信ノードに向けて出力する電力増幅回路と、
前記送信ノードをアンテナに接続する第１トランジスタと、
前記送信ノードを第１電源電圧に短絡する第２トランジスタと、
前記第１電源電圧よりも高い第２電源電圧と前記第１電源電圧よりも低い第３電源電圧を生成し、前記第２電源電圧か前記第３電源電圧の値を持つ制御信号を前記第１および第２トランジスタにそれぞれ印加することで、前記第１および第２トランジスタのオン・オフを制御する制御回路ブロックとを備え、
前記制御回路ブロックは、送信動作モードが指示された際に前記第１トランジスタをオンに、前記第２トランジスタをオフに制御し、前記送信動作モードに続いて省電力動作モードが指示された際に、第１期間、前記第１トランジスタをオフに、前記第２トランジスタをオンに制御し、その後に前記第２および第３電源電圧の生成を停止することを特徴とする高周波モジュール。
【請求項２】
請求項１記載の高周波モジュールにおいて、
前記第１および第２トランジスタは、ｎチャネル型のＭＩＳトランジスタであり、
前記第１電源電圧は、接地電源電圧であり、
前記第２電源電圧は、正の電源電圧であり、
前記第３電源電圧は、負の電源電圧であることを特徴とする高周波モジュール。
【請求項３】
請求項２記載の高周波モジュールにおいて、
前記制御回路ブロックは、
前記第２電源電圧と前記第１電源電圧の間で動作する第１ドライバ回路と、
前記第１電源電圧と前記第３電源電圧の間で動作する第２ドライバ回路と、
前記第１ドライバ回路の出力ノードと前記第１トランジスタの制御入力ノードの間に挿入され、前記第１ドライバ回路が前記第２電源電圧を出力する際にオンに駆動され、前記第１電源電圧を出力する際にオフに駆動される第１スイッチ回路と、
前記第２ドライバ回路の出力ノードと前記第１トランジスタの前記制御入力ノードの間に挿入され、前記第２ドライバ回路が前記第３電源電圧を出力する際にオンに駆動され、前記第１電源電圧を出力する際にオフに駆動される第２スイッチ回路と、
前記第２電源電圧と前記第１電源電圧の間で動作する第３ドライバ回路と、
前記第１電源電圧と前記第３電源電圧の間で動作する第４ドライバ回路と、
前記第３ドライバ回路の出力ノードと前記第２トランジスタの制御入力ノードの間に挿入され、前記第３ドライバ回路が前記第２電源電圧を出力する際にオンに駆動され、前記第１電源電圧を出力する際にオフに駆動される第３スイッチ回路と、
前記第４ドライバ回路の出力ノードと前記第２トランジスタの前記制御入力ノードの間に挿入され、前記第４ドライバ回路が前記第３電源電圧を出力する際にオンに駆動され、前記第１電源電圧を出力する際にオフに駆動される第４スイッチ回路とを有することを特徴とする高周波モジュール。
【請求項４】
請求項２記載の高周波モジュールにおいて、
前記第１期間は、７μｓよりも短いことを特徴とする高周波モジュール。
【請求項５】
送信用の高周波信号を増幅し、送信ノードに向けて出力する電力増幅回路と、
前記送信ノードをアンテナに接続する第１トランジスタと、
前記送信ノードを第１電源電圧に短絡する第２トランジスタと、
前記第１電源電圧よりも高い第２電源電圧を生成する第１電源電圧生成回路と、
前記第１電源電圧よりも低い第３電源電圧を生成する第２電源電圧生成回路と、
前記第２および第３電源電圧が供給され、前記第２電源電圧か前記第３電源電圧の値を持つ制御信号を前記第１および第２トランジスタにそれぞれ印加することで、前記第１および第２トランジスタのオン・オフを制御するレベルシフト回路部と、
入力された第１命令に応じて送信動作モード、アイソレーション動作モード、および省電力動作モードを含む複数の動作モードを切り替え、各動作モードに応じて前記レベルシフト回路部の制御と前記第１および第２電源電圧生成回路の活性化および非活性化の制御を行う制御回路とを備え、
前記制御回路は、
前記送信動作モードの際に、前記第１および第２電源電圧生成回路を活性化すると共に前記レベルシフト回路部を用いて前記第１トランジスタをオンに、前記第２トランジスタをオフにそれぞれ制御し、前記アイソレーション動作モードの際に、前記第１および第２電源電圧生成回路を活性化すると共に前記レベルシフト回路部を用いて前記第１トランジスタをオフに、前記第２トランジスタをオンにそれぞれ制御し、前記省電力動作モードの際に、前記第１および第２電源電圧生成回路を非活性化し、
前記第１命令によって前記送信動作モードから前記省電力動作モードへの遷移が指示された際、前記送信動作モードの後に前記アイソレーション動作モードを第１期間実行し、その後に前記省電力動作モードへ遷移することを特徴とする高周波モジュール。
【請求項６】
請求項５記載の高周波モジュールにおいて、
前記第１および第２トランジスタは、ｎチャネル型のＭＩＳトランジスタであり、
前記第１電源電圧は、接地電源電圧であり、
前記第２電源電圧は、正の電源電圧であり、
前記第３電源電圧は、負の電源電圧であることを特徴とする高周波モジュール。
【請求項７】
請求項６記載の高周波モジュールにおいて、
前記第２電源電圧生成回路は、前記第２電源電圧を用いて前記第３電源電圧を生成することを特徴とする高周波モジュール。
【請求項８】
請求項７記載の高周波モジュールにおいて、
前記制御回路は、
前記省電力動作モードへの遷移を表す前記第１命令を検出する検出回路と、
前記検出回路からの検出信号を前記第１期間遅延させる遅延回路とを備え、
前記第１電源電圧生成回路は、前記遅延回路の出力信号に基づいて活性化・非活性化が制御されることを特徴とする高周波モジュール。
【請求項９】
請求項８記載の高周波モジュールにおいて、
前記遅延回路は、抵抗と容量の時定数を用いて前記第１期間を設定するように構成されていることを特徴とする高周波モジュール。
【請求項１０】
請求項８記載の高周波モジュールにおいて、
前記第１期間は、７μｓよりも短いことを特徴とする高周波モジュール。
【請求項１１】
請求項６記載の高周波モジュールにおいて、
前記レベルシフト回路部は、
前記第２電源電圧と前記第１電源電圧の間で動作する第１ドライバ回路と、
前記第１電源電圧と前記第３電源電圧の間で動作する第２ドライバ回路と、
前記第１ドライバ回路の出力ノードと前記第１トランジスタの制御入力ノードの間に挿入され、前記第１ドライバ回路が前記第２電源電圧を出力する際にオンに駆動され、前記第１電源電圧を出力する際にオフに駆動される第１スイッチ回路と、
前記第２ドライバ回路の出力ノードと前記第１トランジスタの前記制御入力ノードの間に挿入され、前記第２ドライバ回路が前記第３電源電圧を出力する際にオンに駆動され、前記第１電源電圧を出力する際にオフに駆動される第２スイッチ回路と、
前記第２電源電圧と前記第１電源電圧の間で動作する第３ドライバ回路と、
前記第１電源電圧と前記第３電源電圧の間で動作する第４ドライバ回路と、
前記第３ドライバ回路の出力ノードと前記第２トランジスタの制御入力ノードの間に挿入され、前記第３ドライバ回路が前記第２電源電圧を出力する際にオンに駆動され、前記第１電源電圧を出力する際にオフに駆動される第３スイッチ回路と、
前記第４ドライバ回路の出力ノードと前記第２トランジスタの前記制御入力ノードの間に挿入され、前記第４ドライバ回路が前記第３電源電圧を出力する際にオンに駆動され、前記第１電源電圧を出力する際にオフに駆動される第４スイッチ回路とを有することを特徴とする高周波モジュール。
【請求項１２】
請求項１１記載の高周波モジュールにおいて、
前記第１スイッチ回路は、ゲートに前記第１電源電圧が印加され、ソースが前記第１ドライバ回路の出力ノードに接続されるｐチャネル型のＭＩＳトランジスタであり、
前記第２スイッチ回路は、ゲートに前記第１電源電圧が印加され、ソースが前記第２ドライバ回路の出力ノードに接続されるｎチャネル型のＭＩＳトランジスタであり、
前記第３スイッチ回路は、ゲートに前記第１電源電圧が印加され、ソースが前記第３ドライバ回路の出力ノードに接続されるｐチャネル型のＭＩＳトランジスタであり、
前記第４スイッチ回路は、ゲートに前記第１電源電圧が印加され、ソースが前記第４ドライバ回路の出力ノードに接続されるｎチャネル型のＭＩＳトランジスタであり、
前記第１〜第４スイッチ回路を構成するトランジスタは、エンハンスメント型の特性を備え、
前記第１および第２トランジスタは、ディプレッション型の特性を備えることを特徴とする高周波モジュール。
【請求項１３】
配線基板と、
前記配線基板上に実装された第１半導体チップと、
前記配線基板上に実装され、ＳＯＩ基板からなる第２半導体チップとを含み、
前記第１半導体チップは、
バイアスを生成するバイアス回路と、
入力された送信用の高周波信号を前記バイアスに応じたゲインで増幅し、送信ノードに向けて出力する電力増幅回路と、
正の電源電圧を生成する第１電源電圧生成回路と、
入力された第１命令に応じて送信動作モード、アイソレーション動作モード、および省電力動作モードを含む複数の動作モードを切り替え、各動作モードに応じた第１制御信号を出力すると共に前記第１電源電圧生成回路の活性化および非活性化を制御する制御回路とを備え、
前記第２半導体チップは、
前記送信ノードをアンテナに接続する第１トランジスタと、
前記送信ノードを接地電源電圧に短絡する第２トランジスタと、
前記アンテナで受信した受信用の高周波信号を受信ノードに伝送する第３トランジスタと、
前記受信ノードを接地電源電圧に短絡する第４トランジスタと、
前記正の電源電圧を用いて負の電源電圧を生成する第２電源電圧生成回路と、
前記正の電源電圧および前記負の電源電圧が供給され、前記第１制御信号に応じて前記正の電源電圧か前記負の電源電圧の値を持つ第２制御信号を前記第１〜第４トランジスタにそれぞれ印加することで、前記第１〜第４トランジスタのオン・オフを制御するレベルシフト回路部とを備え、
前記制御回路は、前記送信動作モードの際に、前記第１電源電圧生成回路を活性化すると共に第１論理情報を持つ前記第１制御信号を出力し、前記アイソレーション動作モードの際に、前記第１電源電圧生成回路を活性化すると共に第２論理情報を持つ前記第１制御信号を出力し、前記省電力動作モードの際に、前記第１電源電圧生成回路を非活性化すると共に第３論理情報を持つ前記第１制御信号を出力し、
前記レベルシフト回路部は、前記第１論理情報に応じて前記第１および第４トランジスタをオンに、前記第２および第３トランジスタをオフにそれぞれ制御し、前記第２論理情報に応じて前記第１および第３トランジスタをオフに、前記第２および第４トランジスタをオンにそれぞれ制御し、
前記制御回路は、前記第１命令によって前記送信動作モードから前記省電力動作モードへの遷移が指示された際、前記送信動作モードの後に前記アイソレーション動作モードを第１期間実行し、その後に前記省電力動作モードへ遷移することを特徴とする高周波モジュール。
【請求項１４】
請求項１３記載の高周波モジュールにおいて、
前記バイアス回路は、前記第１命令によって前記省電力動作モードへの遷移が指示された際、前記バイアスの生成を停止することを特徴とする高周波モジュール。
【請求項１５】
請求項１４記載の高周波モジュールにおいて、
前記第１電源電圧生成回路は、負帰還構成のアンプ回路を用いて前記正の電源電圧を生成し、
前記第２電源電圧生成回路は、前記正の電源電圧によって生成されたクロック信号を用いて第１容量に電荷の蓄積を行うことで前記負の電源電圧を生成することを特徴とする高周波モジュール。
【請求項１６】
請求項１５記載の高周波モジュールにおいて、
前記制御回路は、
前記省電力動作モードへの遷移を表す前記第１命令を検出する検出回路と、
前記検出回路からの検出信号を前記第１期間遅延させる遅延回路とを備え、
前記第１電源電圧生成回路は、前記遅延回路の出力信号に基づいて活性化・非活性化が制御されることを特徴とする高周波モジュール。
【請求項１７】
請求項１６記載の高周波モジュールにおいて、
前記遅延回路は、抵抗と容量の時定数を用いて前記第１期間を設定するように構成されていることを特徴とする高周波モジュール。
【請求項１８】
請求項１４記載の高周波モジュールにおいて、
前記レベルシフト回路部は、
前記正の電源電圧と前記接地電源電圧の間で動作する第１ドライバ回路と、
前記接地電源電圧と前記負の電源電圧の間で動作する第２ドライバ回路と、
前記第１ドライバ回路の出力ノードと前記第１トランジスタの制御入力ノードの間に挿入され、前記第１ドライバ回路が前記正の電源電圧を出力する際にオンに駆動され、前記接地電源電圧を出力する際にオフに駆動される第１スイッチ回路と、
前記第２ドライバ回路の出力ノードと前記第１トランジスタの前記制御入力ノードの間に挿入され、前記第２ドライバ回路が前記負の電源電圧を出力する際にオンに駆動され、前記接地電源電圧を出力する際にオフに駆動される第２スイッチ回路と、
前記正の電源電圧と前記接地電源電圧の間で動作する第３ドライバ回路と、
前記接地電源電圧と前記負の電源電圧の間で動作する第４ドライバ回路と、
前記第３ドライバ回路の出力ノードと前記第２トランジスタの制御入力ノードの間に挿入され、前記第３ドライバ回路が前記正の電源電圧を出力する際にオンに駆動され、前記接地電源電圧を出力する際にオフに駆動される第３スイッチ回路と、
前記第４ドライバ回路の出力ノードと前記第２トランジスタの前記制御入力ノードの間に挿入され、前記第４ドライバ回路が前記負の電源電圧を出力する際にオンに駆動され、前記接地電源電圧を出力する際にオフに駆動される第４スイッチ回路とを有することを特徴とする高周波モジュール。
【請求項１９】
請求項１８記載の高周波モジュールにおいて、
前記第１スイッチ回路は、ゲートに前記接地電源電圧が印加され、ソースが前記第１ドライバ回路の出力ノードに接続されるｐチャネル型のＭＩＳトランジスタであり、
前記第２スイッチ回路は、ゲートに前記接地電源電圧が印加され、ソースが前記第２ドライバ回路の出力ノードに接続されるｎチャネル型のＭＩＳトランジスタであり、
前記第３スイッチ回路は、ゲートに前記接地電源電圧が印加され、ソースが前記第３ドライバ回路の出力ノードに接続されるｐチャネル型のＭＩＳトランジスタであり、
前記第４スイッチ回路は、ゲートに前記接地電源電圧が印加され、ソースが前記第４ドライバ回路の出力ノードに接続されるｎチャネル型のＭＩＳトランジスタであり、
前記第１〜第４スイッチ回路を構成するトランジスタは、エンハンスメント型の特性を備え、
前記第１および第２トランジスタは、ディプレッション型の特性を備えたｎチャネル型のＭＩＳトランジスタであることを特徴とする高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンテナスイッチ回路を含んだ高周波モジュールに関し、特に、省電力機能を備えた無線通信向けの高周波モジュールに適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１には、ＳＯＩ（Silicon on Insulator）基板上のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いたＲＦスイッチ回路が示されている。当該ＭＯＳＦＥＴのオン・オフは、正・負電圧の制御信号を用いて行われる。また、特許文献２には、高周波モジュール中のスイッチング素子をＨＥＭＴ素子で形成した構成が示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第６８０４５０２号明細書
【特許文献２】特開２００５−１５９１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
携帯電話機を代表とする無線通信機器では、アンテナと送信系・受信系回路との接続を制御する高周波スイッチ回路や、送信系回路の一部であり高周波スイッチ回路に向けて高周波信号を出力する高周波電力増幅回路（パワーアンプ回路）等を備えた高周波モジュール（ＲＦモジュール）が広く用いられる。高周波スイッチ回路は、例えば、ＧＳＭ（Global System for Mobile Communications）等のＴＤＤ（Time Division Duplex）方式を用いる場合で送信と受信を切り替える際や、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）等を含めて複数のバンドに対応した所謂マルチバンド方式の携帯電話機において各バンドを選択する際などで必要となる。このような高周波モジュールは、無線通信機器の中でも特に面積や電力を要する場合であるため、通信性能に加えて小型化や省電力化への要求が強い。
【０００５】
図２０（ａ）は、本発明の前提として検討した高周波モジュールにおいて、その高周波スイッチ回路周りの構成例を示す回路図であり、図２０（ｂ）は、図２０（ａ）における送信時の動作例を示す説明図である。図２０（ａ）に示す高周波スイッチ回路ＲＦＳＷは、例えば、４個のスイッチ用トランジスタＴＳＷ１〜ＴＳＷ４を備えている。ＴＳＷ２とＴＳＷ３の一端は、アンテナＡＮＴに共通接続され、ＴＳＷ２の他端はＴＳＷ１の一端に、ＴＳＷ３の他端はＴＳＷ４の一端にそれぞれ接続される。ＴＳＷ１とＴＳＷ４の他端は、接地電源電圧ＧＮＤ（０Ｖ）に接続される。スイッチ制御回路ＳＷＣＴＬは、制御信号ＯＵＴ１，ＯＵＴ１Ｂ，ＯＵＴ２Ｂ，ＯＵＴ２を用いてＴＳＷ１〜ＴＳＷ４のオン・オフをそれぞれ制御する。
【０００６】
送信時には、ＴＳＷ２，ＴＳＷ４がオンに、ＴＳＷ１，ＴＳＷ３がオフにそれぞれ制御され、送信ノードＴＸからの高周波信号が結合容量ＣｔｘならびにＴＳＷ２を介してＡＮＴに送信される。この際に、ＴＳＷ４がオンに制御されることで、ＴＳＷ３とＴＳＷ４の接続ノードＮ１１が低インピーダンスでＧＮＤに接続される。したがって、このＡＮＴに送信された高周波信号が仮にオフ状態のＴＳＷ３（例えばソース・ドレイン間のオフ容量）を介して漏洩した場合にも、この漏洩信号をＮ１１で反射させることができる。一方、受信時には、ＴＳＷ１，ＴＳＷ３がオンに、ＴＳＷ２，ＴＳＷ４がオフにそれぞれ制御され、ＡＮＴによって受信された高周波信号がＴＳＷ３ならびに結合容量Ｃｒｘを介して受信ノードＲＸに伝送される。この際に、ＴＳＷ１がオンに制御されることで、ＴＳＷ１とＴＳＷ２の接続ノードＮ１０が低インピーダンスでＧＮＤに接続される。したがって、このＡＮＴによって受信された高周波信号が仮にオフ状態のＴＳＷ２（例えばソース・ドレイン間のオフ容量）を介して漏洩した場合にも、この漏洩信号をＮ１０で反射させることができる。
【０００７】
また、例えば送信時において、接続ノードＮ１０は、ＴＳＷ１内のソース（ｓ）−ドレイン（ｄ）間に備わっている高抵抗素子（図示せず）を介して０Ｖレベルにバイアスされているため、Ｎ１０では、図２０（ｂ）に示すように、送信用の高周波信号ＲＦｔｘに伴う数Ｖレベルの振幅が０Ｖを中心として生じることになる。仮にＴＳＷ１のしきい値電圧が０Ｖ近辺であり、ＴＳＷ１のゲート（ｇ）への制御信号ＯＵＴ１（ゲート電圧）が０Ｖであった（すなわちＴＳＷ１が浅いオフ状態であった）とすると、Ｎ１０が負電圧の際にＴＳＷ１が誤ってオンとなり、ＲＦｔｘに波形歪み（ＧＮＤへのクリップ）が生じる恐れがある。また、送信時、オフに制御されているＴＳＷ３も、同様の現象により誤ってオンとなる恐れがある。この場合もＲＦｔｘにおける波形歪みの発生や、受信側のアイソレーション特性の低下が懸念される。ＲＦｔｘの波形歪みは、高調波歪みを伴い、他の通信機器に対する妨害波となり得る。そこで、このような事態を防止するため、ＴＳＷ１〜ＴＳＷ４をオフに制御する際には、ＴＳＷ１〜ＴＳＷ４を深いオフ状態に制御する仕組みが必要となる。
【０００８】
この深いオフ状態を実現する仕組みとして、例えば昇圧回路を用いる方式や負電圧を用いる方式が挙げられる。図２１は、図２０（ａ）のより詳細な構成例を示す回路図であり、昇圧回路を用いる方式の一例を示すものである。図２２は、図２１における各スイッチ用トランジスタのデバイス構造例を示す断面図である。図２１に示す高周波スイッチ回路ＲＦＳＷａでは、前述した４個のスイッチ用トランジスタＴＳＷ１〜ＴＳＷ４が、それぞれ、ｐＨＥＭＴ(pseudomorphic High Electron Mobility Transistor)素子からなるトランジスタＨＴ１〜ＨＴ４によって構成される。ｐＨＥＭＴ素子は、例えば、図２２に示すように、ＧａＡｓ等の半導体基板ＳＵＢ上に、チャネル層ＣＨが形成され、ＣＨ上にゲート電極ＧＴ形成されると共に、ＧＴの両サイドにおけるＣＨ上に層間膜ＬＹおよびキャップ層ＣＡＰを介してソース電極ＳＣおよびドレイン電極ＤＲが形成された構造となっている。ＣＨは、例えば、ＩｎＧａＡｓ等の電子走行層にｎ＋−ＡｌＧａＡｓ等の電子供給層が積層された構造となっており、ＬＹやＣＡＰは、例えば、それぞれｎ＋−ＧａＡｓ等で構成される。
【０００９】
このようなｐＨＥＭＴ素子は、比較的高いデバイス耐圧を持つ。そこで、図２１の例では、送信ノードＴＸとＨＴ２のゲートとの間に昇圧回路ＶＢＳＴを設け、これによって、送信時にオフに駆動されるＨＴ１，ＨＴ３を深いオフ状態に駆動する。具体的に説明すると、送信時には、アンテナ制御回路ＡＮＴＣＴＬ内のドライバ回路ＤＶ１０がノードＮ１２に‘Ｈ’レベルを出力し、ドライバ回路ＤＶ１１がノードＮ１３に‘Ｌ’レベルを出力する。ＤＶ１０，ＤＶ１１は、電源電圧ＶＳＷ（例えば３Ｖ程度）と接地電源電圧ＧＮＤ（０Ｖ）によって動作し、‘Ｈ’レベルは３Ｖ程度、‘Ｌ’レベルは０Ｖとなる。Ｎ１２の電圧（３Ｖ程度）は、抵抗素子を介してＨＴ２のゲートに印加されるが、この抵抗素子の両端間において、ＶＢＳＴによる昇圧が行われ、昇圧された電圧がＨＴ２のゲートに印加される。
【００１０】
ＶＢＳＴにおいて、送信ノードＴＸへの高周波信号ＲＦｔｘが負電圧の際には、ダイオードＤｂ１がオン、Ｄｂ２がオフとなることから容量Ｃｂ２のＤｂ１側に負電荷が蓄えられ、逆に、ＲＦｔｘが正電圧の際には、Ｄｂ１がオフ、Ｄｂ２がオンとなることからＣｂ２のＤｂ２側に正電荷が蓄えられる。したがって、ＲＦｔｘでの正負電圧の繰り返しに伴いＣｂ２のＤｂ２側にＮ１２の電圧（３Ｖ程度）を昇圧した電圧（例えば６Ｖ程度）が生成され、この電圧がＨＴ２のゲートに印加される。この際に、この昇圧された電圧は、ＨＴ１のソース（およびこれと高抵抗素子で接続されたドレイン）に印加され、また、ＨＴ２のゲート−ソース（ドレイン）間における順方向のショットキー接合を介してＨＴ３のソース（およびこれと高抵抗素子で接続されたドレイン）にも印加される。ＨＴ１は、ゲートがＧＮＤに接続されているため、ゲート−ソース間電位が例えば−６．０Ｖ程度となり、深いオフ状態に駆動される。ＨＴ３は、ゲートがＮ１３によって０Ｖに駆動され、ソースが前述したショットキー接合の順方向電圧降下を経て例えば５．３Ｖ程度に駆動されるため、ゲート−ソース間電位が−５．３Ｖ程度となり、深いオフ状態に駆動される。
【００１１】
しかしながら、このようなｐＨＥＭＴ素子と昇圧回路を組み合わせた高周波スイッチ回路ＲＦＳＷａは、高周波モジュールの小型化や低コスト化等には不向きと言える。すなわち、ｐＨＥＭＴ素子は、図２２に示したように特殊なデバイス構造を有するため、ＭＯＳＦＥＴを代表とする一般的な回路との集積化が困難であることから小型化の妨げとなり、比較的高い製造コストも必要とされる。そこで、集積化や低コスト化に有益な例えばＳＯＩ基板上のＭＯＳＦＥＴを用いて高周波スイッチ回路を実現することが考えられる。ただし、ＭＯＳＦＥＴを用いる場合、通常、ｐＨＥＭＴ素子に比べてデバイス耐圧が低いため、前述したような昇圧回路を用いる方式の適用は好ましくない。そこで、ＭＯＳＦＥＴの場合には、負電圧生成回路を組み合わせ、ゲートに負電圧を印加することでＭＯＳＦＥＴを深いオフ状態に駆動する方式を用いることが望ましい。
【００１２】
ただし、このような負電圧方式を用いた場合、省電力制御を行う際に新たな問題が生じる恐れがある。前述したようにＲＦモジュールには省電力化が求められるため、例えば、送信も受信も行わない期間ではＲＦモジュールを省電力動作モード（スリープモード）で動作させることが望ましい。例えば、図２０において、スリープモードの間は、アンテナＡＮＴから不要な電波を放出しないように、特に送信ノードＴＸとＡＮＴの間のアイソレーション特性を十分に確保する必要がある。その一方で、当該モードにより十分な省電力化を図るためには、電源電圧の生成ならびに供給を停止することが必要とされる。
【００１３】
図２１の構成例では、スリープモードの期間、アンテナ制御回路ＡＮＴＣＴＬから何らかの手段で‘Ｌ’レベル（ＧＮＤレベル）を出力させれば、例えばディプレッション型のｐＨＥＭＴ素子であるＨＴ１（図２０のＴＳＷ１）をオンに制御できる。その結果、送信ノードＴＸをＧＮＤにバイアスできるため、アイソレーション特性を確保することが可能となる。しかしながら、負電圧方式を用いた場合、‘Ｌ’レベルを定める負電圧生成回路の動作が停止しているため、図２０のＴＳＷ１のゲートレベルは不定となる。なお、詳細は後述するが、実際には、このゲートレベルはハイインピーダンス等になり得るため、ＴＳＷ１をオンに制御できない恐れがあり、その結果、アイソレーション特性の低下が生じ得る。
【００１４】
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、信頼性が高い省電力モードを実現可能な高周波モジュールを提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１６】
本実施の形態による高周波モジュールは、電力増幅回路と、第１および第２トランジスタと、制御回路ブロックとを備える。電力増幅回路は、送信用の高周波信号を増幅し、送信ノードに向けて出力する。第１トランジスタは、送信ノードをアンテナに接続し、第２トランジスタは、送信ノードを第１電源電圧に短絡する。制御回路ブロックは、第１電源電圧よりも高い第２電源電圧と第１電源電圧よりも低い第３電源電圧を生成し、第２電源電圧か第３電源電圧の値を持つ制御信号を第１および第２トランジスタにそれぞれ印加することで、それらのオン・オフを制御する。ここで、制御回路ブロックは、送信動作モードが指示された際に第１トランジスタをオンに、第２トランジスタをオフに制御し、送信動作モードに続いて省電力動作モードが指示された際に、第１期間、第１トランジスタをオフに、第２トランジスタをオンに制御し、その後に第２および第３電源電圧の生成を停止することが特徴となっている。
【００１７】
これにより、第２および第３電源電圧の値が不定となる省電力動作モードの際に、第１トランジスタのオフ状態、第２トランジスタのオン状態を維持することができ、アイソレーション特性の向上が図れる。その結果、信頼性が高い省電力動作モードが実現可能になる。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、高周波モジュールにおいて信頼性が高い省電力動作モードが実現可能になる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施の形態による高周波モジュールにおいて、その主要部の概略構成例ならびに動作例を示す回路図である。
【図２】図１の比較例となる概略構成例ならびに動作例を示す図である。
【図３】本発明の一実施の形態による高周波モジュールにおいて、その全体構成の一例を示すブロック図である。
【図４】図３の高周波モジュールの概略的な外形例を示す平面図である。
【図５】図３における高出力電力増幅回路の概略的な構成例を示す回路図である。
【図６】図３におけるアンテナスイッチの詳細な構成例を示すブロック図である。
【図７】図６のアンテナスイッチにおける発振回路、負電圧生成回路、容量切り替え回路の概略的な構成例を示す回路図である。
【図８】図７の概略的な動作例を示す波形図である。
【図９】図６のアンテナスイッチにおける高周波スイッチ回路の詳細な構成例を示す回路図である。
【図１０】図９の高周波スイッチ回路において、その各スイッチ用トランジスタのデバイス構造例を示す断面図である。
【図１１】図１０のスイッチ用トランジスタにおける電気的特性の一例を示す図である。
【図１２】図３の高周波モジュールにおいて、そのアンテナ制御回路の概略的な構成例を示すブロック図である。
【図１３】（ａ）、（ｂ）は、図１２のアンテナ制御回路において、その遅延回路のそれぞれ異なる詳細な構成例を示す回路図である。
【図１４】図１２のアンテナ制御回路において、その制御ロジック回路の詳細な動作例を示す真理値表である。
【図１５】図１４に関連する特徴的な動作例を抽出したものであり、（ａ）は状態遷移図、（ｂ）は動作波形図である。
【図１６】図６のアンテナスイッチにおいて、そのレベルシフト回路ブロック内の各レベルシフト回路の詳細な構成例を示す回路図である。
【図１７】図１６のレベルシフト回路において、その出力電圧の実際の遷移例を示すものであり、（ａ）は図１の動作例を用いた場合、（ｂ）はその比較例として図２の動作例を用いた場合を示すものである。
【図１８】本発明の一実施の形態による高周波モジュールにおいて、それを適用した無線通信システムの構成例を示すブロック図である。
【図１９】図１６のレベルシフト回路の比較例を示す回路図である。
【図２０】（ａ）は、本発明の前提として検討した高周波モジュールにおいて、その高周波スイッチ回路周りの構成例を示す回路図であり、（ｂ）は、（ａ）における送信時の動作例を示す説明図である。
【図２１】図２０（ａ）のより詳細な構成例を示す回路図であり、昇圧回路を用いる方式の一例を示すものである。
【図２２】図２１における各スイッチ用トランジスタのデバイス構造例を示す断面図である。
【発明を実施するための形態】
【００２０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２２】
また、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
《高周波モジュールの主要部の概略（本実施の形態の基本概念）》
図１は、本発明の一実施の形態による高周波モジュールにおいて、その主要部の概略構成例ならびに動作例を示す回路図である。図２は、図１の比較例となる概略構成例ならびに動作例を示す図である。まず、図２においては、高周波モジュールに含まれるアンテナ制御回路ＡＮＴＣＴＬ、レベルシフト回路ＬＳ、ならびに高周波（ＲＦ）スイッチ回路ＲＦＳＷの主要部の概略回路構成と、当該高周波モジュールを送信動作モードＴＸＭＤから省電力動作モード（スリープモード）ＳＬＰＭＤに切り替えた際の回路状態が示されている。図２に示すＡＮＴＣＴＬ，ＬＳ，ＲＦＳＷは、例えば、同一のＳＯＩ基板上に形成される。
【００２４】
高周波スイッチ回路ＲＦＳＷは、前述した図２０と同様に、スイッチ用トランジスタＴＳＷ１，ＴＳＷ２と、送信用の結合容量Ｃｔｘを含んでいる。ＴＳＷ１，ＴＳＷ２は、ここでは、ｎ型のＭＯＳトランジスタであり、Ｃｔｘは、例えば、ＭＩＭ（Metal Insulator Metal）容量等である。Ｃｔｘは、送信ノードＴＸとノードＮ１の間に接続される。ＴＳＷ１は、シャント用トランジスタとして機能し、Ｎ１と接地電源電圧ＧＮＤの間にソース・ドレイン経路を備える。ＴＳＷ２は、スルー用トランジスタとして機能し、Ｎ１とアンテナＡＮＴの間にソース・ドレイン経路を備える。
【００２５】
レベルシフト回路ＬＳは、ＴＳＷ１のゲートを駆動するドライバ回路ブロックＤＶＢＫｓと、ＴＳＷ２のゲートを駆動するドライバ回路ブロックＤＶＢＫｔを含んでいる。ＤＶＢＫｓは、スイッチ回路ＳＷｓ１，ＳＷｓ２と、ドライバ回路ＤＶｓ１，ＤＶｓ２を備えている。ＳＷｓ１，ＳＷｓ２は、一端がＴＳＷ１のゲートに共通に接続され、ＳＷｓ１の他端はＤＶｓ１の出力ノードに、ＳＷｓ２の他端はＤＶｓ２の出力ノードにそれぞれ接続される。ＤＶｓ１は、電源電圧ＶＳＷと接地電源電圧ＧＮＤで動作し、ＡＮＴＣＴＬからの入力信号（例えばＶＳＷレベル／ＧＮＤレベル間の信号）に応じてＶＳＷレベルかＧＮＤレベル（０Ｖ）の出力を行う。ＤＶｓ２は、接地電源電圧ＧＮＤと負の電源電圧（−ＶＳＳ）で動作し、ＡＮＴＣＴＬからの入力信号に応じてＧＮＤレベル（０Ｖ）か−ＶＳＳレベルの出力を行う。ＶＳＷの値は、例えば３．１Ｖ等であり、−ＶＳＳの値は、例えば−２．６Ｖ等である。
【００２６】
ＤＶＢＫｔも、ＤＶＢＫｓと同様に、スイッチ回路ＳＷｔ１，ＳＷｔ２と、ドライバ回路ＤＶｔ１，ＤＶｔ２を備えている。ＳＷｔ１，ＳＷｔ２は、一端がＴＳＷ２のゲートに共通に接続され、ＳＷｔ１の他端はＤＶｔ１の出力ノードに、ＳＷｔ２の他端はＤＶｔ２の出力ノードにそれぞれ接続される。ＤＶｔ１は、ＶＳＷとＧＮＤで動作し、ＡＮＴＣＴＬからの入力信号に応じてＶＳＷレベルかＧＮＤレベルの出力を行う。ＤＶｔ２は、ＧＮＤと−ＶＳＳで動作し、ＡＮＴＣＴＬからの入力信号に応じてＧＮＤレベルか−ＶＳＳレベルの出力を行う。
【００２７】
このように、ＤＶＢＫｓ，ＤＶＢＫｔのそれぞれは、ＡＮＴＣＴＬからの例えばＶＳＷレベル／ＧＮＤレベル間の入力信号を、ＶＳＷレベル／−ＶＳＳレベル間の信号にレベル変換する回路となっている。ここで、ドライバ回路ＤＶｓ１，ＤＶｓ２，ＤＶｔ１，ＤＶｔ２やスイッチ回路ＳＷｓ１，ＳＷｓ２，ＳＷｔ１，ＳＷｔ２は、実際にはＳＯＩ基板上のＭＯＳトランジスタ等によって構成される。ＭＯＳトランジスタを用いる場合、デバイス耐圧の点から、例えば、ＶＳＷレベル／−ＶＳＳレベル間で動作する１個のドライバ回路でレベル変換を実現することが困難な場合がある。
【００２８】
この場合、ＶＳＷレベル／−ＶＳＳレベルの約半分の電位差で動作する２個のドライバ回路（例えばＤＶｓ１とＤＶｓ２）を設け、それぞれの出力をスイッチ回路（例えばＳＷｓ１とＳＷｓ２）を介して適宜合成する構成とすることが望ましい。この際に、ＳＷｓ１とＳＷｓ２は相補的に動作し、ＳＷｔ１とＳＷｔ２は相補的に動作する。例えば、ＴＳＷ１をオンに駆動する際にはＳＷｓ１がオン、ＳＷｓ２がオフに駆動されることでＤＶｓ１からのＶＳＷレベルが伝達され、逆に、ＴＳＷ１をオフに駆動する際にはＳＷｓ１がオフ、ＳＷｓ２がオンに駆動されることでＤＶｓ２からの−ＶＳＳレベルが伝達される。
【００２９】
図２に示すように、送信動作モードＴＸＭＤの際には、ＳＷｓ１はオフ、ＳＷｓ２はオンに制御され、その結果、ＴＳＷ１は、ゲートに−ＶＳＳレベルが印加され、深いオフ状態となる。一方、ＳＷｔ１はオン、ＳＷｔ２はオフに制御され、その結果、ＴＳＷ２は、ゲートにＶＳＷレベルが印加され、オン状態となる。ここで、このＴＸＭＤの直後にスリープモードＳＬＰＭＤへの移行命令を受けた場合を想定する。ＳＬＰＭＤとは、簡単に言うと、電源の供給を停止することで省電力化を図るモードであり、これに伴い電源電圧ＶＳＷおよび負の電源電圧（−ＶＳＳ）は共に不定となる。ＳＷｓ１，ＳＷｓ２，ＳＷｔ１，ＳＷｔ２は、例えば、ＶＳＷレベルとＧＮＤレベルの電位差、あるいはＧＮＤレベルと−ＶＳＳレベルの電位差を用いてオンに駆動することができるが、ＶＳＷおよび−ＶＳＳが不定（通常は共にＧＮＤレベルに近づいていく）となると、電位差が減少し共にオフ状態になる。そうすると、ＴＳＷ１，ＴＳＷ２のゲートは、ハイインピーダンスとなり、ＴＸＭＤの際のＴＳＷ１のオフレベル（−ＶＳＳレベル）ならびにＴＳＷ２のオンレベル（ＶＳＷレベル）がＴＳＷ１，ＴＳＷ２のゲート容量Ｃｇ１，Ｃｇ２によって保持される。その結果、ＳＬＰＭＤの際のアイソレーション特性を十分に確保できない事態が生じ得る。
【００３０】
そこで、本実施の形態による高周波モジュールでは、図１に示すように、ＴＸＭＤの直後にＳＬＰＭＤへの移行命令を受けた場合に、一旦アイソレーション動作モードＩＳＯＭＤへ移行し、一定の待ち時間（Ｔｗａｉｔ）を経たのちにＳＬＰＭＤへ移行する（すなわち電源の供給を停止する）ことが特徴となっている。図１において、高周波モジュールの各回路構成ならびにＴＸＭＤおよびＳＬＰＭＤにおける各回路状態は、図２の場合と同様である。ＩＳＯＭＤの際には、ＳＷｓ１はオン、ＳＷｓ２はオフに制御され、その結果、ＴＳＷ１は、ゲートにＶＳＷレベルが印加され、オン状態となる。一方、ＳＷｔ１はオフ、ＳＷｔ２はオンに制御され、その結果、ＴＳＷ２は、ゲートに−ＶＳＳレベルが印加され、深いオフ状態となる。この状態でＴｗａｉｔを経過したのちＳＬＰＭＤへ移行すると、図２の場合と異なり、ＩＳＯＭＤの際のＴＳＷ１のオンレベル（ＶＳＷレベル）ならびにＴＳＷ２のオフレベル（−ＶＳＳレベル）がＴＳＷ１，ＴＳＷ２のＣｇ１，Ｃｇ２によって保持される。
【００３１】
これにより、スリープモードＳＬＰＭＤの際のアイソレーション特性を十分に確保することが可能となる。すなわち、仮に、何らかの要因によって送信ノードＴＸに微弱な電波が伝送された場合にも、この微弱な電波を、低インピーダンスでＧＮＤに接続されたノードＮ１において反射あるいは吸収されることができる。また、これに加えて、ＴＳＷ２をオフ状態に保つことができる。これらの結果、この微弱な電波は、アンテナＡＮＴには殆ど到達せず、スリープモードの期間で、ＡＮＴから不要な電波（他の通信機器への妨害波）が放出される事態を防止することが可能となる。なお、ここでは、ＳＬＰＭＤの際に、各スイッチ回路ＳＷｓ１，ＳＷｓ２，ＳＷｔ１，ＳＷｔ２はオフ状態としたが、実際には、ＳＬＰＭＤに移行する直前のオン・オフ状態がある程度持続されることもある。例えば、−ＶＳＳ又はＶＳＷの値が電源容量等によってある程度持続される場合には、各スイッチ回路をオンに駆動する電位差（ＶＳＷとＧＮＤ、あるいはＧＮＤと−ＶＳＳ）も持続される。ただし、この場合においても、図２の場合にはＴＸＭＤの状態が持続され、図１の場合にはＩＳＯＭＤの状態が持続されることになるため、前述した効果と同様の効果が得られる。
【００３２】
《高周波モジュールの全体構成》
図３は、本発明の一実施の形態による高周波モジュールにおいて、その全体構成の一例を示すブロック図である。ここでは、一例として、２種類のバンド（ロウバンド、ハイバンドと称す）に対応した高周波モジュールを示している。ロウバンドとは、例えば、略８２４ＭＨｚ〜略９１５ＭＨｚの送信周波数と、略８６９ＭＨｚ〜略９６０ＭＨｚの受信周波数を持つＧＳＭ（Global System for Mobile Communications）用のバンドである。ハイバンドとは、例えば、略１７１０ＭＨｚ〜略１９１０ＭＨｚの送信周波数と、略１８０５ＭＨｚ〜略１９９０ＭＨｚの受信周波数を持つＤＣＳ（Digital Cellular System）用のバンドである。
【００３３】
図３に示す高周波モジュールＲＦＭＤＬは、高出力電力増幅回路ブロックＨＰＡＢＫ、アンテナスイッチＡＮＴＳＷ、インピーダンス整合回路ＭＣＨ１，ＭＣＨ２、電力検出回路（カプラ）ＣＰＬ１，ＣＰＬ２、ロウパスフィルタＬＰＦ１，ＬＰＦ２を備えている。ＨＰＡＢＫは、ロウバンド用の高出力電力増幅回路ＨＰＡ１と、ハイバンド用の高出力電力増幅回路ＨＰＡ２と、全体制御回路ＲＦＣＴＬと、自動パワー制御回路ＡＰＣを備えている。ここでは、ＨＰＡ１は順に縦続接続された３段の電力増幅回路ＰＡ１１〜ＰＡ１３から構成され、ＨＰＡ２も順に縦続接続された３段の電力増幅回路ＰＡ２１〜ＰＡ２３から構成される。
【００３４】
ＨＰＡ１は、ＲＦＭＤＬ外部（例えば、送信用のミキサ回路等（図示せず））からの入力信号Ｐｉｎ１を増幅し、その出力信号が、ＭＣＨ１，ＣＰＬ１，ＬＰＦ１を介して送信ノードＴＸ１に伝送される。ＭＣＨ１は、ＨＰＡ１の出力信号をＴＸ１に向けて低損失で伝送するためのインピーダンス整合を行い、ＣＰＬ１は、ＨＰＡ１の出力信号の電力値を検出し、ＬＰＦ１は、ＨＰＡ１の出力信号に生じ得る不要な高調波成分（例えば２次高調波、３次高調波）を除去する。同様に、ＨＰＡ２は、ＲＦＭＤＬ外部からの入力信号Ｐｉｎ２を増幅し、その出力信号が、ＭＣＨ２，ＣＰＬ２，ＬＰＦ２を介して送信ノードＴＸ２に伝送される。ＭＣＨ２は、ＨＰＡ２の出力信号に対してインピーダンス整合を行い、ＣＰＬ２は、ＨＰＡ２の出力信号の電力値を検出し、ＬＰＦ２は、ＨＰＡ２の出力信号における不要な高調波成分を除去する。
【００３５】
全体制御回路ＲＦＣＴＬは、アンテナ制御回路ＡＮＴＣＴＬと、バイアス生成回路ＶＢＳＧＥＮを備えている。ＶＢＳＧＥＮは、ＨＰＡ１，ＨＰＡ２にバイアス電圧（又はバイアス電流）を供給することでＨＰＡ１，ＨＰＡ２のゲイン（電力増幅率）を制御する。この際に、自動パワー制御回路ＡＰＣは、ＣＰＬ１，ＣＰＬ２によって検出されたＨＰＡ１，ＨＰＡ２の出力電力値と、ＲＦＭＤＬ外部のベースバンドユニットＢＢＵから入力された電力指示信号（Ｖｒａｍｐ）とを比較し、その比較結果をＶＢＳＧＥＮに通知する。ＶＢＳＧＥＮは、この比較結果に基づいて、ＨＰＡ１，ＨＰＡ２の出力電力値がＶｒａｍｐで指示された値となるようにバイアス電圧（又はバイアス電流）の大きさを制御する。ＡＮＴＣＴＬは、外部からバッテリ電源ＶＢＡＴが供給され、ＢＢＵから入力された動作モード設定信号ＭＳＥＴに応じて、アンテナスイッチＡＮＴＳＷに向けて電源電圧ＶＳＷを供給すると共にアンテナ制御信号Ｓａ，Ｓｂ，Ｓｃを出力する。
【００３６】
ＡＮＴＳＷは、ＡＮＴＣＴＬからの電源電圧ＶＳＷならびにアンテナ制御信号Ｓａ，Ｓｂ，Ｓｃの組み合わせに応じて内部のスイッチを制御する。例えば、ロウバンドを用いた通信を行う際には、送信ノードＴＸ１又は受信ノードＲＸ１をアンテナＡＮＴに接続し、ハイバンドを用いた通信を行う際には、送信ノードＴＸ２又は受信ノードＲＸ２をＡＮＴに接続する。なお、ここでは、ロウバンドの信号およびハイバンドの信号をＡＮＴに直接接続する構成例としたが、例えばＡＮＴＳＷからダイプレクサを介してＡＮＴに接続するような構成例としてもよい。この場合、ダイプレクサは、例えば、ロウバンド側を通過させると共にハイバンド側を阻止するロウパスフィルタと、その逆の動作を行うハイパスフィルタを備える。
【００３７】
図４は、図３の高周波モジュールＲＦＭＤＬの概略的な外形例を示す平面図である。ＲＦＭＤＬは、複数の配線層を含んだ配線基板（例えばセラミック基板やガラスエポキシ基板等）ＰＣＢ上に、２個の半導体チップＣＰ１，ＣＰ２や、各種受動部品（容量、インダクタ或いは抵抗等）ＰＥが実装され、それらが配線層で適宜接続された構成となっている。ＣＰ１は、例えばシリコン基板上でＣＭＯＳ製造プロセスを用いて形成された高出力電力増幅回路ブロックＨＰＡＢＫを備えている。ＨＰＡ１，ＨＰＡ２は、例えばＬＤ（Laterally Diffused）構造のパワーＭＯＳトランジスタ（ＬＤＭＯＳＦＥＴ）で構成される。ＣＰ２は、例えばＳＯＩ基板上に形成されたアンテナスイッチＡＮＴＳＷを備えている。ＡＮＴＳＷは、具体的には、ＭＯＳトランジスタやＭＩＭ（Metal Insulator Metal）容量等によって構成される。ＰＥは、例えばＳＭＤ（Surface Mount Device）型の部品等である。このＰＥは、インピーダンス整合回路ＭＣＨ１，ＭＣＨ２、カプラＣＰＬ１，ＣＰＬ２、およびロウパスフィルタＬＰＦ１，ＬＰＦ２を構成する。ただし、インピーダンス整合回路、カプラ、ロウパスフィルタを構成する一部の受動部品は、配線基板上の配線層や絶縁層を用いて形成される場合もある。
【００３８】
図３および図４に示した高周波モジュールＲＦＭＤＬは、ベースバンドユニットＢＢＵからの動作モード設定信号ＭＳＥＴに応じて、送信動作モードや受信動作モード等に加えて省電力動作モード（スリープモード）に設定される。省電力動作モードに設定された際、ＲＦＭＤＬは、例えば、自動パワー制御回路ＡＰＣの動作や、バイアス生成回路ＶＢＳＧＥＮでのバイアス電圧（又はバイアス電流）の生成動作を停止する。この際には、アンテナ制御回路ＡＮＴＣＴＬがＭＳＥＴの内容を判別し、ＡＰＣやＶＢＳＧＥＮに適宜制御信号を出力することで、ＡＰＣやＶＢＳＧＥＮは省電力動作モードに設定されたことを認識する。また、省電力動作モードに設定された際、ＡＮＴＣＴＬは、ＡＮＴＳＷに向けた電源電圧ＶＳＷの生成ならびに供給を停止すると共に、バッテリ電源ＶＢＡＴを用いてアンテナ制御信号Ｓａ，Ｓｂ，ＳｃをＧＮＤレベル（０Ｖ）に固定する。
【００３９】
《高出力電力増幅回路の詳細例》
図５は、図３における高出力電力増幅回路ＨＰＡ（ＨＰＡ１，ＨＰＡ２）の概略的な構成例を示す回路図である。ここでは、ＨＰＡ１を例とするが、ＨＰＡ２も同様の構成例となる。図５において、電力増幅回路ＰＡ１１は、ソースが接地電源電圧ＧＮＤに接続されたＭＯＳトランジスタ（ここでは、ＬＤ（Laterally Diffused）構造のｎチャネル型パワーＭＯＳトランジスタ（ｎチャネル型ＬＤＭＯＳＦＥＴ））Ｍ１と、Ｍ１のドレインと電源電圧ＶＤＤの間に設けられた負荷回路（ここではインダクタＬ１）を備える。同様に、ＰＡ１２は、ソース接地のＭＯＳトランジスタＭ２ならびにインダクタＬ２を備え、ＰＡ１３は、ソース接地のＭＯＳトランジスタＭ３ならびにインダクタＬ３を備える。
【００４０】
Ｍ１のゲートには、入力信号Ｐｉｎ１が入力されると共に、バイアス生成回路ＶＢＳＧＥＮから抵抗Ｒ１（交流カット（低減）用の高抵抗素子）を介してバイアス電圧Ｖｇｓ１が印加される。Ｍ２のゲートには、Ｍ１のドレインからの出力信号が直流カット用の容量Ｃ１を介して入力されると共に、Ｍ１と同様にＶＢＳＧＥＮから抵抗Ｒ２を介してバイアス電圧Ｖｇｓ２が印加される。Ｍ３のゲートには、Ｍ２のドレインからの出力信号が直流カット用の容量Ｃ２を介して入力されると共に、Ｍ１と同様にＶＢＳＧＥＮから抵抗Ｒ３を介してバイアス電圧Ｖｇｓ３が印加される。ここで、スリープモードに設定された際には、例えば、Ｖｇｓ１〜Ｖｇｓ３が０Ｖに設定される。これに伴いＭ１〜Ｍ３はカットオフ状態に固定され、ＨＰＡ１には、定常電流が流れなくなる。
【００４１】
このように、スリープモードに設定された際、ＨＰＡ１は、バイアスが供給されないため、理想的には増幅動作を行わず、出力動作も行わない。ただし、実際には、ＨＰＡ１の寄生容量等に起因して、何らかの出力動作がある程度行われる場合がある。すなわち、ＨＰＡ１は、比較的大きなサイズのトランジスタで形成されるため、その寄生容量も大きく、高周波ノイズ等が低インピーダンスで出力側に伝送される恐れがある。また、ＨＰＡ１は、前述したような容量成分ならびにインダクタンス成分を多く備えていることから、スリープモードに移行した過渡期等において、寄生発振等が生じる恐れもある。したがって、その後段のアンテナスイッチＡＮＴＳＷにおいて、送信ノードＴＸとアンテナＡＮＴとの間のアイソレーション特性を十分に確保することが望ましい。
【００４２】
なお、高周波モジュールＲＦＭＤＬの消費電力は、通常動作時（例えば送信動作モード時）には約３０ｄＢｍ（Ｗ）等となり得るが、前述したようなスリープモード時には−５０ｄＢｍ（Ｗ）等に低減される。例えば携帯電話機を代表とするバッテリ駆動の機器では、このようなスリープモードも用いることで、バッテリの持続時間を長くすることができる。また、図３等では、２種類のバンド（ロウバンド、ハイバンド）に対応したＲＦＭＤＬの構成例を示したが、勿論これに限定されず、１種類のバンドに対応した構成や、またはＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）用やＬＴＥ（Long Term Evolution）用のバンド等も含めて３種類以上のバンドに対応した構成であってもよい。
【００４３】
《アンテナスイッチの詳細例》
図６は、図３におけるアンテナスイッチＡＮＴＳＷの詳細な構成例を示すブロック図である。図６に示すアンテナスイッチＡＮＴＳＷは、発振回路ＯＳＣ、負電圧生成回路ＶＳＳＧＥＮ、容量切り替え回路ＣＳＷＢＫ、リセット回路ＲＳＴ、デコーダ回路ＤＥＣ、レベルシフト回路ブロックＬＳＢＫ、高周波スイッチ回路ＲＦＳＷ、ならびに容量Ｃ１を備えている。ＯＳＣは、図３のアンテナ制御回路ＡＮＴＣＴＬからの電源電圧ＶＳＷを用いてクロック信号ＣＬＫを生成する。ＶＳＳＧＥＮは、ＣＬＫを用いてＣ１等に負の電源電圧（−ＶＳＳ）を生成する。ＲＳＴは、電源電圧ＶＳＷの立ち上がりを検出し、ＣＬＫの数サイクルの間でリセット信号ＲＳ１を活性化する。ＣＳＷＢＫは、ＲＳ１の状態に応じてＣ１と例えば外部に設けられた容量Ｃ２とを並列接続するか否か等を制御する。また、ＯＳＣも、ＲＳ１の状態に応じて発振周波数の切り替えを行う。なお、このＲＳ１関連の詳細に関しては以降にて説明する。
【００４４】
デコーダ回路ＤＥＣは、図３のアンテナ制御回路ＡＮＴＣＴＬからの電源電圧ＶＳＷならびにアンテナ制御信号Ｓａ，Ｓｂ，Ｓｃを受け、これらの状態に応じた複数（ここでは４本）のスイッチ制御信号Ｓｓｗ［１］〜Ｓｓｗ［４］を生成し、レベルシフト回路ブロックＬＳＢＫに向けて出力する。ＬＳＢＫは、複数（ここでは４個）のレベルシフト回路ＬＳ［１］〜ＬＳ［４］を備え、各レベルシフト回路ＬＳ［ｎ］（ｎ＝１〜４）は、ＤＥＣから入力されたＶＳＷ〜ＧＮＤ振幅のスイッチ制御信号Ｓｓｗ［ｎ］をＶＳＷ〜−ＶＳＳ振幅の信号に変換すると共に、その両極性の信号を出力する。
【００４５】
具体的には、ＬＳ［１］は、ＶＳＷ〜ＧＮＤ振幅のＳｓｗ［１］を受けて、ＶＳＷ〜−ＶＳＳ振幅のスイッチオンオフ信号（ロウバンド送信時のシャント用信号）ＴＸＬＢＳを出力すると共に、その反転信号となるスイッチオンオフ信号（ロウバンド送信時のスルー用信号）ＴＸＬＢＴを出力する。同様に、ＬＳ［２］は、Ｓｓｗ［２］を受けてスイッチオンオフ信号ＲＸＬＢＳ，ＲＸＬＢＴを出力し、ＬＳ［３］は、Ｓｓｗ［３］を受けてスイッチオンオフ信号ＴＸＨＢＳ，ＴＸＨＢＴを出力し、ＬＳ［４］は、Ｓｓｗ［４］を受けてスイッチオンオフ信号ＲＸＨＢＳ，ＲＸＨＢＴを出力する。ＲＸＬＢＳ及びＲＸＬＢＴは、それぞれロウバンド受信時のシャント用信号及びその反転信号となるスルー用信号である。ＴＸＨＢＳ及びＴＸＨＢＴは、それぞれハイバンド送信時のシャント用信号及びその反転信号となるスルー用信号である。ＲＸＨＢＳ及びＲＸＨＢＴは、それぞれハイバンド受信時のシャント用信号及びその反転信号となるスルー用信号である。高周波スイッチ回路ＲＦＳＷは、これらのスイッチオンオフ信号に応じて内部のスイッチ用トランジスタのオン・オフを制御し、送信ノードＴＸ１，ＴＸ２および受信ノードＲＸ１，ＲＸ２とアンテナＡＮＴとの接続関係を適宜制御する。
【００４６】
図７は、図６のアンテナスイッチＡＮＴＳＷにおける発振回路ＯＳＣ、負電圧生成回路ＶＳＳＧＥＮ、容量切り替え回路ＣＳＷＢＫの概略的な構成例を示す回路図である。図７において、発振回路ＯＳＣは、特に限定はされないが、ここではＲＣ型の発振回路となっており、その発振周波数を帰還経路に備わった抵抗Ｒｆ１，Ｒｆ２および容量Ｃｆの値によって設定可能な構成となっている。Ｒｆ２にはスイッチＳＷｆが直列に接続され、このＲｆ２およびＳＷｆがＲｆ１と並列に接続される。したがって、ＳＷｆがオフの際には、Ｒｆ１×Ｃｆの時定数に基づいて相対的に低い周波数のクロック信号ＣＬＫが生成され、ＳＷｆがオンの際には、（Ｒｆ１・Ｒｆ２／（Ｒｆ１＋Ｒｆ２））×Ｃｆの時定数に基づいて相対的に高い周波数のＣＬＫが生成される。
【００４７】
負電圧生成回路ＶＳＳＧＥＮは、特に限定はされないが、ここでは一端にＣＬＫが入力される容量Ｃ３と、Ｃ３の他端とＧＮＤの間に接続されたスイッチＳＷｃ１と、Ｃ３の他端と容量Ｃ１の一端の間に接続されたスイッチＳＷｃ２を含んだチャージポンプ回路となっている。Ｃ１の他端はＧＮＤに接続される。ＣＬＫが‘Ｈ’レベル（ＶＳＷレベル）の際には、ＳＷｃ１がオン、ＳＷｃ２がオフに駆動され、これに伴いＣ３のＯＳＣ側及びＳＷｃ２側にそれぞれＶＳＷレベルに応じた正電荷及び負電荷が蓄積される。一方、ＣＬＫが‘Ｌ’レベル（ＧＮＤレベル）の際には、ＳＷｃ１がオフ、ＳＷｃ２がオンに駆動され、これに伴いＣ３のＳＷｃ２側に蓄積された負電荷が容量Ｃ１に転送される。Ｃ１，Ｃ３は、例えばＭＩＭ容量であり、一般的にはＣ１＞Ｃ３である。このＣＬＫの‘Ｈ’レベル期間と‘Ｌ’レベル期間を繰り返すことで、理想的にはＣ１のＳＷｃ２側に−ＶＳＷレベルの負の電源電圧（−ＶＳＳ）を生成可能になる。
【００４８】
容量切り替え回路ＣＳＷＢＫは、容量Ｃ２の一端をＶＳＷに接続するかＧＮＤに接続するかを選択するセレクタ回路ＳＥＬ１と、Ｃ２の他端をＧＮＤに接続するかＣ１のＳＷｃ２側のノードに接続するかを選択するセレクタ回路ＳＥＬ２を備えている。Ｃ２は、例えばＣ１よりも大きな容量値を持ち、ＳＭＤ型の外部部品等として実装される。リセット回路ＲＳＴは、電源電圧ＶＳＷの立ち上がりを検出し、ＣＬＫの数サイクルの間でリセット信号ＲＳ１を活性化する。ＣＳＷＢＫ内のＳＥＬ１，ＳＥＬ２は、このＲＳ１の状態に応じて選択先が定められ、ＯＳＣ内のＳＷｆは、このＲＳ１の状態に応じてオン・オフが制御される。
【００４９】
図８は、図７の概略的な動作例を示す波形図である。図８に示すように、電源電圧ＶＳＷが立ち上がると、リセット回路（パワーオンリセット回路）ＲＳＴが、クロック信号ＣＬＫの複数サイクル（ここでは２サイクル）の期間で‘Ｈ’パルスのリセット信号ＲＳ１を出力する。このＲＳ１の‘Ｈ’パルス期間において、発振回路ＯＳＣはスイッチＳＷｆのオンに伴い相対的に高い周波数のＣＬＫを生成し、容量切り替え回路ＣＳＷＢＫは、セレクタ回路ＳＥＬ１，ＳＥＬ２を用いて容量Ｃ２の一端をＶＳＷに、他端をＧＮＤに接続する。したがって、この期間では、負電圧生成回路ＶＳＳＧＥＮが相対的に高い周波数のＣＬＫを用いて比較的小さい容量Ｃ１に負電圧を生成するため、その負電圧の立下り期間を短縮することが可能になる。
【００５０】
一方、ＲＳ１が‘Ｈ’レベルから‘Ｌ’レベルに遷移すると、ＯＳＣはＳＷｆのオフに伴い相対的に低い周波数のＣＬＫを生成し、ＣＳＷＢＫはＳＥＬ１，ＳＥＬ２を介してＣ２の両端を容量Ｃ１の両端に並列に接続する。前述したＲＳ１の‘Ｈ’パルス期間では、Ｃ１の容量値が小さいことや、相対的に高い周波数のＣＬＫを用いていることから、ＶＳＳＧＥＮによって生成される負の電源電圧（−ＶＳＳ）に大きなリップルが生じてしまう恐れがある。そこで、このＲＳ１の‘Ｌ’レベル遷移後の期間では、Ｃ１にＣ２を加えることで容量値を大きくし、更に、相対的に低い周波数のＣＬＫを用いることでリップルの低減等が図れる。なお、Ｃ１とＣ２を並列接続する際に、予めＲＳ１の‘Ｈ’パルス期間でＣ２の両端にはＣ１の電圧極性と整合するようにＶＳＷレベルの電荷が充電されているため、この並列接続に伴う電圧変動も低減できる。このように、図７のような構成例ならびに図８のような動作例を用いることで、例えば、スリープモードから通常動作モードへの復帰に伴う電源電圧ＶＳＷの立ち上がりに応じて、負の電源電圧（−ＶＳＳ）を高速に生成ならびに安定化させることができ、スリープモードからの復帰に要する期間を短縮可能になる。
【００５１】
《高周波スイッチ回路の詳細例》
図９は、図６のアンテナスイッチＡＮＴＳＷにおける高周波スイッチ回路ＲＦＳＷの詳細な構成例を示す回路図である。図６に示す高周波スイッチ回路ＲＦＳＷは、所謂ＳＰＤＴ（Single Pole Double Throw）と呼ばれるスイッチ部を２個（ＳＰＤＴ１，ＳＰＤＴ２）備えている。スイッチ部ＳＰＤＴ１は、図６におけるロウバンド側（送信ノードＴＸ１，受信ノードＲＸ１）に対応して設けられ、スイッチ部ＳＰＤＴ２は、図６におけるハイバンド側（送信ノードＴＸ２，受信ノードＲＸ２）に対応して設けられる。
【００５２】
ＳＰＤＴ１は、例えば、４個のスイッチ用トランジスタＴＳＷ１ａ〜ＴＳＷ４ａと、２個の結合容量Ｃｔｘ１，Ｃｒｘ１を備えている。ここでは、ＴＳＷ１ａ〜ＴＳＷ４ａのそれぞれは、ｎチャネル型のＭＯＳトランジスタである。スイッチ用トランジスタは、高速動作が要求されるため、ｐチャネル型よりもｎチャネル型を用いる方が望ましい。ＴＳＷ２ａは、ロウバンド送信時のスルー用トランジスタであり、そのソース・ドレインの一端は、アンテナＡＮＴに接続され、他端はノードＮ１０ａに接続され、ゲートが図６で述べたスイッチオンオフ信号（ロウバンド送信時のスルー用信号）ＴＸＬＢＴで駆動される。ＴＳＷ１ａは、ロウバンド送信時のシャント用トランジスタであり、そのソース・ドレインの一端は、ノードＮ１０ａに接続され、他端は接地電源電圧ＧＮＤに接続され、ゲートが図６で述べたスイッチオンオフ信号（ロウバンド送信時のシャント用信号）ＴＸＬＢＳで駆動される。Ｃｔｘ１は、送信ノードＴＸ１とＮ１０ａの間に設けられる。
【００５３】
ＴＳＷ３ａは、ロウバンド受信時のスルー用トランジスタであり、そのソース・ドレインの一端は、ＡＮＴに接続され、他端はノードＮ１１ａに接続され、ゲートが図６で述べたスイッチオンオフ信号（ロウバンド受信時のスルー用信号）ＲＸＬＢＴで駆動される。ＴＳＷ４ａは、ロウバンド受信時のシャント用トランジスタであり、そのソース・ドレインの一端は、Ｎ１１ａに接続され、他端はＧＮＤに接続され、ゲートが図６で述べたスイッチオンオフ信号（ロウバンド受信時のシャント用信号）ＲＸＬＢＳで駆動される。Ｃｒｘ１は、受信ノードＲＸ１とＮ１１ａの間に設けられる。また、ＴＳＷ１ａ〜ＴＳＷ４ａのそれぞれは、ソース・ドレイン間が高抵抗素子によって接続されている。したがって、例えばＴＳＷ２ａ，ＴＳＷ３ａは、ソース（およびドレイン）がＴＳＷ１ａ，ＴＳＷ４ａの高抵抗素子ならびにＴＳＷ２ａ，ＴＳＷ３ａの高抵抗素子を介してＧＮＤレベルにバイアスされ、このＧＮＤレベルを基準としたゲート電圧の値によってオン・オフが制御される。
【００５４】
なお、ＴＳＷ１ａ〜ＴＳＷ４ａのそれぞれは、ここでは１個のトランジスタとして示されているが、実際には、ソース・ドレイン間が直列接続されると共にゲートが共通に接続された複数のトランジスタで構成されてもよい。複数のトランジスタで構成された場合、１個の場合と比べてソース・ドレイン間の耐圧確保が容易となる。また、オフ状態時にはソース・ドレイン間のオフ容量が直列接続されることになるため、１個の場合と比べてオフ容量を小さくでき、ソース・ドレイン間のカップリングによる信号漏れを低減することが可能となる。ただし、直列接続を用いた場合、オン状態時にソース・ドレイン間のオン抵抗（すなわち挿入損失）が増大する恐れがあるため、これらのトレードオフとなる。
【００５５】
一方、スイッチ部ＳＰＤＴ２も、ＳＰＤＴ１と同様に、例えば、４個のスイッチ用トランジスタＴＳＷ１ｂ〜ＴＳＷ４ｂと、２個の結合容量Ｃｔｘ２，Ｃｒｘ２を備えている。ここでは、ＴＳＷ１ｂ〜ＴＳＷ４ｂのそれぞれは、ｎチャネル型のＭＯＳトランジスタである。ＴＳＷ２ｂは、ハイバンド送信時のスルー用トランジスタであり、そのソース・ドレインの一端は、ＡＮＴに接続され、他端はノードＮ１０ｂに接続され、ゲートが図６で述べたスイッチオンオフ信号（ハイバンド送信時のスルー用信号）ＴＸＨＢＴで駆動される。ＴＳＷ１ｂは、ハイバンド送信時のシャント用トランジスタであり、そのソース・ドレインの一端は、Ｎ１０ｂに接続され、他端はＧＮＤに接続され、ゲートが図６で述べたスイッチオンオフ信号（ハイバンド送信時のシャント用信号）ＴＸＨＢＳで駆動される。Ｃｔｘ２は、送信ノードＴＸ２とＮ１０ｂの間に設けられる。
【００５６】
ＴＳＷ３ｂは、ハイバンド受信時のスルー用トランジスタであり、そのソース・ドレインの一端は、ＡＮＴに接続され、他端はノードＮ１１ｂに接続され、ゲートが図６で述べたスイッチオンオフ信号（ハイバンド受信時のスルー用信号）ＲＸＨＢＴで駆動される。ＴＳＷ４ｂは、ハイバンド受信時のシャント用トランジスタであり、そのソース・ドレインの一端は、Ｎ１１ｂに接続され、他端はＧＮＤに接続され、ゲートが図６で述べたスイッチオンオフ信号（ハイバンド受信時のシャント用信号）ＲＸＨＢＳで駆動される。Ｃｒｘ２は、受信ノードＲＸ２とＮ１１ｂの間に設けられる。なお、ＴＳＷ１ｂ〜ＴＳＷ４ｂのそれぞれは、ソース・ドレイン間が高抵抗素子によって接続され、また、ＴＳＷ１ａ〜ＴＳＷ４ａの場合と同様に、複数のトランジスタで構成されてもよい。
【００５７】
図１０は、図９の高周波スイッチ回路ＲＦＳＷにおいて、その各スイッチ用トランジスタのデバイス構造例を示す断面図である。図１０に示すスイッチ用トランジスタＴＳＷ（ＴＳＷ１ａ〜ＴＳＷ４ａ，ＴＳＷ１ｂ〜ＴＳＷ４ｂ）は、ＳＯＩ基板上に形成されたｎチャネル型ＭＯＳトランジスタとなっている。図１０においては、シリコン等の半導体基板ＳＵＢ上に、絶縁膜ＩＳＬが形成され、その上にボディー領域ＢＤが形成されると共に、その両隣に拡散層ＤＦＬｓならびに拡散層ＤＦＬｄが形成される。更に、ＤＦＬｓの隣には拡散層ＤＦＨｓが形成され、ＤＦＬｄの隣には拡散層ＤＦＨｄが形成される。ＤＦＬｓ，ＤＦＨｓは、ソースＳＣの一部となり、ＤＦＬｄ，ＤＦＨｄは、ドレインＤＲの一部となる。ＢＤは、例えばｐ型の不純物を持つ半導体領域であり、ＤＦＬｓ，ＤＦＨｓ，ＤＦＬｄ，ＤＦＨｄは、例えばｎ型の不純物を持つ半導体領域である。ここで、ＤＦＬｓ，ＤＦＬｄは、ＤＦＨｓ，ＤＦＨｄに比べて不純物密度が低くなっており、これによってデバイス耐圧の向上等を実現している。
【００５８】
ボディー領域ＢＤの上には、例えば酸化シリコン等のゲート絶縁膜ＧＯＸを介してゲート電極ＧＴが形成される。ＧＴは、例えば、ＧＯＸ上に形成されたポリシリコン層ＧＰと、その上層に形成され、ＧＴを低抵抗化するためのシリサイド層（例えばコバルトシリサイド）ＳＬとを備えている。ＧＴの両隣であり、拡散層ＤＦＬｓ，ＤＦＬｄの上部に位置する領域には、絶縁膜となるサイドウォールＳＤＷが形成される。また、ＤＦＨｓ，ＤＦＨｄの上層には、それぞれ、シリサイド層（例えばコバルトシリサイド）ＳＬｓ，ＳＬｄが形成される。ＳＬｓの上部には、プラグＰＬＧｓを介して配線層ＭＬｓが形成され、ＳＬｄの上部には、プラグＰＬＧｄを介して配線層ＭＬｄが形成される。ＳＬｓ，ＰＬＧｓ，ＭＬｓは、ソースＳＣの一部となり、ＳＬｄ，ＰＬＧｄ，ＭＬｄは、ドレインＤＲの一部となる。ＰＬＧｓ，ＰＬＧｄは、チタン／窒化チタンおよびタングステン等であり、ＭＬｓ，ＭＬｄは、チタン／窒化チタンとアルミニウムの積層膜等である。
【００５９】
図１１は、図１０のスイッチ用トランジスタにおける電気的特性の一例を示す図である。図１１には、ゲート−ソース間電圧Ｖｇｓと、ドレイン−ソース間電流Ｉｄｓの関係が示されている。ここでは、特に限定はされないが、スイッチ用トランジスタＴＳＷとして、ディプレッション型の特性を持つｎチャネル型ＭＯＳトランジスタを用いている。そのしきい値電圧Ｖｔｈは、例えば−０．５Ｖ程度である。例えば、図２０（ｂ）に示したように、送信時の高周波信号ＲＦｔｘとして０Ｖを基準に±１．２Ｖ程度の振幅が生じた場合、−１．２Ｖ時にＴＳＷがオフ状態を保つためにはゲートに−２．０Ｖ程度（この場合Ｖｇｓ＝−０．８Ｖ）以下の負電圧を印加する必要がある。本実施の形態では、オフ状態時の負電圧（図６のＶＳＳＧＥＮによって生成される負の電源電圧−ＶＳＳ）を、しきい値電圧Ｖｔｈのばらつきに伴うマージンの確保（より低い方が望ましい）と、デバイス耐圧に伴うマージンの確保（より高い方が望ましい）のトレードオフから、−２．６Ｖ等に設定している。
【００６０】
《アンテナ制御回路の詳細例（本実施の形態の特徴的な構成）》
図１２は、図３の高周波モジュールＲＦＭＤＬにおいて、そのアンテナ制御回路ＡＮＴＣＴＬの概略的な構成例を示すブロック図である。図１２に示すアンテナ制御回路ＡＮＴＣＴＬは、制御ロジック回路ＬＧＣ、アンテナスイッチ用バッファ回路ＳＷＢＦ、アンテナスイッチ用電源電圧生成回路ＶＳＷＲＥＧに加えてアンド演算回路ＡＤ１および遅延回路ＤＬＹを備えている。ＬＧＣは、バッテリ電源ＶＢＡＴによって動作し、図３のベースバンドユニットＢＢＵから入力された動作モード設定信号ＭＳＥＴに対してデコード処理等を行い、ＳＷＢＦに向けて出力信号を生成する。ここでは、ＭＳＥＴは、送信イネーブル信号ＴＸ＿ＥＮ、送信スイッチイネーブル信号ＴＸ＿ＳＷ＿ＥＮ、バンド選択信号ＢＡＮＤで構成される。
【００６１】
アンテナスイッチ用電源電圧生成回路ＶＳＷＲＥＧは、所謂電源レギュレータ回路であり、ＶＢＡＴによって動作し、電源電圧ＶＳＷ（例えば３．０Ｖ）を生成する。ＶＳＷＲＥＧは、特に限定はされないが、ここでは、参照電圧生成回路（バンドギャップリファレンス回路）ＢＧＲと、アンプ回路ＡＭＰｖと、帰還抵抗Ｒｖ１，ＲＶ２を備えている。ＡＭＰｖの正極入力ノードにはＢＧＲからの固定電圧Ｖｒｅｆが入力され、負極入力ノードにはＡＭＰｖの出力電圧をＲｖ１とＲｖ２で抵抗分圧した電圧が入力される。Ｒｖ１，Ｒｖ２の分圧比を適宜調整することで、ＡＭＰｖは、３．０Ｖ等のＶＳＷ（＝｛（Ｒｖ１＋Ｒｖ２）／Ｒｖ２｝×Ｖｒｅｆ）を出力する。ここで、ＶＳＷＲＥＧは、電源生成イネーブル信号ＶＳＷＥＮの状態に応じて、ＶＳＷの生成動作を行うか否かを制御可能な構成となっている。これは、特に限定はされないが、ＡＭＰｖの活性化・非活性化（例えばバイアスの供給有無等）を制御することなどで容易に実現可能である。
【００６２】
アンテナスイッチ用バッファ回路ＳＷＢＦは、例えば、ＶＳＷＲＥＧからのＶＳＷによって動作する複数のインバータ回路等を含み、ＬＧＣからのＶＢＡＴ〜ＧＮＤ振幅の出力信号をレベル変換し、ＶＳＷ〜ＧＮＤ振幅のアンテナ制御信号Ｓａ，Ｓｂ，Ｓｃを出力する。アンド演算回路ＡＤ１は、ＶＢＡＴによって動作し、ＴＸ＿ＥＮ，ＴＸ＿ＳＷ＿ＥＮ，ＢＡＮＤを３入力としてアンド演算を行う。ＡＤ１は、詳細は後述するが、スリープ命令の検出回路として機能する。遅延回路ＤＬＹは、ＶＢＡＴによって動作し、ＡＤ１の出力信号を所定の期間遅延させ、電源生成イネーブル信号ＶＳＷＥＮを出力する。
【００６３】
図１３（ａ）、（ｂ）は、図１２のアンテナ制御回路ＡＮＴＣＴＬにおいて、その遅延回路ＤＬＹのそれぞれ異なる詳細な構成例を示す回路図である。図１３（ａ）に示す遅延回路ＤＬＹ１は、ｎチャネル型ＭＯＳトランジスタＭＮ１０、抵抗Ｒｄ、容量Ｃｄ、およびインバータ回路ＩＶ１０を備えている。ＭＮ１０は、ソースがＧＮＤに、ドレインがＩＶ１０の入力ノードにそれぞれ接続され、Ｒｄは、一端がＶＢＡＴに、他端がＩＶ１０の入力ノードにそれぞれ接続され、Ｃｄは、一端がＧＮＤに、他端がＩＶ１０の入力ノードにそれぞれ接続される。図１２のＡＤ１の出力信号が‘Ｈ’レベルから‘Ｌ’レベルに遷移した際には、ＲｄとＣｄの時定数によって定まる期間（Ｔｗａｉｔ）を経過したのちＩＶ１０の出力が‘Ｈ’レベルから‘Ｌ’レベルに遷移する。逆に、ＡＤ１の出力信号が‘Ｌ’レベルから‘Ｈ’レベルに遷移した際には、Ｔｗａｉｔよりも十分に短い期間の後にＩＶ１０の出力が‘Ｌ’から‘Ｈ’レベルに遷移する。
【００６４】
一方、図１３（ｂ）に示す遅延回路ＤＬＹ２は、ＶＢＡＴによって動作し、順に縦続接続された複数段のインバータ回路ＩＶｄ［１］，ＩＶｄ［２］，…，ＩＶｄ［ｎ］（ｎは偶数）で構成される。ＡＤ１の出力信号が‘Ｈ’レベルから‘Ｌ’レベルに、又は‘Ｌ’レベルから‘Ｈ’レベルに遷移した際には、それぞれ、ＩＶｄ［１］〜ＩＶｄ［ｎ］の遅延時間で定まる期間（Ｔｗａｉｔ）を経過したのちＩＶｄ［ｎ］の出力が‘Ｈ’レベルから‘Ｌ’レベルに、又は‘Ｌ’レベルから‘Ｈ’レベルに遷移する。
【００６５】
これにより、図１２に示したアンテナ制御回路ＡＮＴＣＴＬでは、ＢＢＵからの動作モード設定信号ＭＳＥＴ｛ＴＸ＿ＥＮ，ＴＸ＿ＳＷ＿ＥＮ，ＢＡＮＤ｝が｛‘Ｌ’，‘Ｌ’，‘Ｌ’｝以外の組み合わせから｛‘Ｌ’，‘Ｌ’，‘Ｌ’｝に遷移した際に、Ｔｗａｉｔの期間を経過したのちＶＳＷＥＮが‘Ｈ’レベルから‘Ｌ’レベルに遷移することになる。ＶＳＷＲＥＧは、ＶＳＷＥＮが‘Ｈ’レベルの際には電源電圧ＶＳＷの生成動作を行い（すなわち活性化され）、‘Ｌ’レベルの際にはＶＳＷの生成動作を停止する（すなわち非活性化される）。逆に、｛ＴＸ＿ＥＮ，ＴＸ＿ＳＷ＿ＥＮ，ＢＡＮＤ｝が｛‘Ｌ’，‘Ｌ’，‘Ｌ’｝から｛‘Ｌ’，‘Ｌ’，‘Ｌ’｝以外の組み合わせに遷移した際には、少なくともＴｗａｉｔ以内の期間を経過したのちＶＳＷＥＮが‘Ｌ’レベルから‘Ｈ’レベルに遷移することになる。
【００６６】
図１４は、図１２のアンテナ制御回路ＡＮＴＣＴＬにおいて、その制御ロジック回路ＬＧＣの詳細な動作例を示す真理値表である。ここでは、制御ロジック回路ＬＧＣの動作例に加えて、その出力に応じて生成される図６のスイッチオンオフ信号の状態（すなわち図６のデコーダ回路ＤＥＣの動作例に相当）も併せて示されている。例えば、ベースバンドユニットＢＢＵは、動作モード設定信号ＭＳＥＴ｛ＴＸ＿ＥＮ，ＴＸ＿ＳＷ＿ＥＮ，ＢＡＮＤ｝を｛‘１’，‘１’，‘０’｝とすることでロウバンド側の送信動作モードＴＸＭＤ１（ＬＢ）を指示する。これを受けて、ＡＮＴＣＴＬは、電源電圧ＶＳＷを生成ならびに供給し（ＶＳＷ＝‘１’とする）、制御ロジック回路ＬＧＣを用いて｛Ｓｃ，Ｓｂ，Ｓａ｝に｛‘０’，‘０’，‘１’｝を出力する。これを受けて、図６のアンテナスイッチＡＮＴＳＷは、８本のスイッチオンオフ信号の内、ＴＸＬＢＴ，ＴＸＨＢＳ，ＲＸＨＢＳ，ＲＸＬＢＳをＶＳＷレベル（‘Ｈ’）に駆動し、残りの４本を−ＶＳＳレベル（‘Ｌ’）に駆動する。これによって、図９におけるロウバンド送信時のスルー用トランジスタ（ＴＳＷ２ａ）がオンに駆動される共に残りのスルー用トランジスタがオフに駆動され、また、ロウバンド送信時のシャント用トランジスタ（ＴＳＷ１ａ）がオフに駆動される共に残りのシャント用トランジスタがオンに駆動される。
【００６７】
図１４において、その他の動作モード（ＬＢ  ＩＳＯＭＤ，ＨＢ  ＩＳＯＭＤ，ＴＸＭＤ２（ＨＢ），ＲＸＭＤ２（ＨＢ），ＲＸＭＤ１（ＬＢ），ＩＳＯＭＤ）に関しても、ＴＸＭＤ１（ＬＢ）の場合と同様に、ＢＢＵからの｛ＴＸ＿ＥＮ，ＴＸ＿ＳＷ＿ＥＮ，ＢＡＮＤ｝の組み合わせによって動作モードが指示され、これに応じたスイッチオンオフ信号が生成される。「ＬＢ  ＩＳＯＭＤ」、「ＨＢ  ＩＳＯＭＤ」、および「ＩＳＯＭＤ」は、それぞれ、ロウバンド用のアイソレーション動作モード、ハイバンド用のアイソレーション動作モード、および通常のアイソレーション動作モード（アイドルモード）である。そのいずれの動作モードにおいても、図９における全てのスルー用トランジスタがオフに駆動され、全てのシャント用トランジスタがオンに駆動される。
【００６８】
ＴＸＭＤ２（ＨＢ）は、ハイバンド用の送信動作モードであり、図９におけるハイバンド送信時のスルー用トランジスタ（ＴＳＷ２ｂ）がオンに駆動されると共に残りのスルー用トランジスタがオフに駆動され、ハイバンド送信時のシャント用トランジスタ（ＴＳＷ１ｂ）がオフに駆動されると共に残りのシャント用トランジスタがオンに駆動される。ＲＸＭＤ２（ＨＢ）は、ハイバンド用の受信動作モードであり、図９におけるハイバンド受信時のスルー用トランジスタ（ＴＳＷ３ｂ）がオンに駆動されると共に残りのスルー用トランジスタがオフに駆動され、ハイバンド受信時のシャント用トランジスタ（ＴＳＷ４ｂ）がオフに駆動されると共に残りのシャント用トランジスタがオンに駆動される。ＲＸＭＤ１（ＬＢ）は、ロウバンド用の受信動作モードであり、図９におけるロウバンド受信時のスルー用トランジスタ（ＴＳＷ３ａ）がオンに駆動されると共に残りのスルー用トランジスタがオフに駆動され、ロウバンド受信時のシャント用トランジスタ（ＴＳＷ４ａ）がオフに駆動されると共に残りのシャント用トランジスタがオンに駆動される。
【００６９】
一方、ＢＢＵは、｛ＴＸ＿ＥＮ，ＴＸ＿ＳＷ＿ＥＮ，ＢＡＮＤ｝を｛‘０’，‘０’，‘０’｝とすることで省電力動作モード（スリープモード）ＳＬＰＭＤを指示する（スリープ命令を発行する）。これを受けて、ＡＮＴＣＴＬは、電源電圧ＶＳＷの生成ならびに供給を停止し（ＶＳＷ＝‘０’とする）、制御ロジック回路ＬＧＣを用いて｛Ｓｃ，Ｓｂ，Ｓａ｝に｛‘０’，‘０’，‘０’｝を出力する。これを受けて、図６のアンテナスイッチＡＮＴＳＷでは、８本のスイッチオンオフ信号がハイインピーダンス状態となる。ただし、この際に図１２のアンテナ制御回路ＡＮＴＣＴＬを用いると、ＢＢＵからスリープ命令が発行された際に、ＬＧＣによって｛Ｓｃ，Ｓｂ，Ｓａ｝は即座に｛‘０’，‘０’，‘０’｝となるが、電源電圧ＶＳＷは前述したようにスリープ命令の発行から一定の期間（Ｔｗａｉｔ）経過後に立ち下がることになる。したがって、この一定の期間（Ｔｗａｉｔ）では、｛ＶＳＷ，Ｓｃ，Ｓｂ，Ｓａ｝＝｛‘１’，‘０’，‘０’，‘０’｝となるため、実際にはアイソレーション動作モードＩＳＯＭＤとして動作し、Ｔｗａｉｔ経過後にスリープモードＳＬＰＭＤに遷移することになる。これによって、図１で述べた動作が容易に実現可能になる。
【００７０】
なお、図１２において、スリープモードＳＬＰＭＤの際、制御ロジック回路ＬＧＣは、バッテリ電源ＶＢＡＴを用いて３本の‘Ｈ’レベル（ＶＢＡＴレベル）信号を出力し、これらがスイッチバッファ回路ＳＷＢＦ内のインバータ回路によって反転された結果、｛Ｓｃ，Ｓｂ，Ｓａ｝として｛‘０’，‘０’，‘０’｝が出力される。この際に、ＳＷＢＦでは、Ｔｗａｉｔ経過後にＶＳＷの供給が停止するが、この場合であっても‘Ｈ’レベルの入力が継続しているため、ＧＮＤレベルとなる｛‘０’，‘０’，‘０’｝の出力は確実に行われる。また、本実施の形態では、図１４において電源電圧ＶＳＷの生成および供給が行われる動作モード（すなわちスリープモードＳＬＰＭＤ以外の動作モード）を通常動作モードと呼ぶことにする。
【００７１】
図１５は、図１４に関連する特徴的な動作例を抽出したものであり、（ａ）は状態遷移図、（ｂ）は動作波形図である。図１５（ａ）に示すように、本実施の形態による高周波モジュールＲＦＭＤＬでは、ロウバンド又はハイバンドの送信動作モードＴＸＭＤ１（ＬＢ）又はＴＸＭＤ２（ＨＢ）の状態でスリープ命令を受けた際に、一時的にアイソレーション動作モードＩＳＯＭＤに移行し、当該モードでＴｗａｉｔの期間を経過したのちスリープモードＳＬＰＭＤへ移行する。図１５（ｂ）では、例えばＴＸＭＤ１（ＬＢ）の状態でスリープ命令を受けた際の各種動作波形例が示されている。ＢＢＵは、動作モード設定信号ＭＳＥＴ｛ＴＸ＿ＥＮ，ＴＸ＿ＳＷ＿ＥＮ，ＢＡＮＤ｝を｛‘１’，‘１’，‘０’｝から｛‘０’，‘０’，‘０’｝に遷移させることで、送信動作モードからスリープモードへの移行を指示する。
【００７２】
このスリープ命令を受けて、図１２のアンテナ制御回路ＡＮＴＣＴＬでは、制御ロジック回路ＬＧＣおよびスイッチバッファ回路ＳＷＢＦを介してアンテナ制御信号｛Ｓａ，Ｓｂ，Ｓｃ｝が｛‘１’，‘０’，‘０’｝から｛‘０’，‘０’，‘０’｝に遷移する。一方、電源電圧ＶＳＷの非活性化（電源生成イネーブル信号ＶＳＷＥＮの‘Ｈ’レベルから‘Ｌ’レベルへの遷移）は、スリープ命令の発行から一定の期間（Ｔｗａｉｔ）を経て行われる。これによって、Ｔｗａｉｔの期間でアイソレーション動作モードＩＳＯＭＤが行われたのち、スリープモードＳＬＰＭＤへの遷移が行われる。
【００７３】
ここで、Ｔｗａｉｔの期間（すなわち図１２の遅延回路ＤＬＹの遅延時間）は、例えば３．８μｓとなっている。これは、図１３（ａ）の構成例を用いる場合、例えば抵抗Ｒｄを数百ｋΩ、容量Ｃｄを１０ｐＦ程度に設定することで実現できる。ここでは、スリープ命令の発行から実際にスリープモードＳＬＰＭＤに移行するまでの立ち下がり時間を６．９μｓ以下に規定しており、逆に、通常動作モードへの復帰命令が発行されてから実際に当該モードに移行するまでの立ち上がり時間を特性確保のため５μｓ以下に規定している。この際に、前述したように、図１３（ａ）のＤＬＹ１を用いた場合には、立ち上がりの際の遅延は殆ど生じない。したがって、この規定を満たすため、ＤＬＹの遅延時間は、少なくともこの７μｓ程度（６．９μｓ）よりも短い必要があるが、短すぎるとＩＳＯＭＤへの切り替えが不十分となる。そこで、３．８μｓ等に設定することで、図１３（ａ）、（ｂ）に示したようなＤＬＹ１，ＤＬＹ２のばらつきや、図１２のＶＳＷＲＥＧの立ち下がり時間等を考慮しても、当該規定を十分に満たすことが可能となり、ＩＳＯＭＤへの切り替えも十分となる。
【００７４】
また、例えばＧＳＭ規格等では、ＴＤＭＡ（Time Division Multiple Access）方式が用いられており、タイムスロットと呼ばれる期間を単位として各種動作モードの切り替えが行われる。１スロットの期間は５７７μｓであり、少なくともこの１スロット以上の期間で、ＳＬＰＭＤが継続的に実行されることになる。ここでは、３．８μｓの期間でＩＳＯＭＤを実行しており、この期間では、図１０に示したｎチャネル型ＭＯＳトランジスタのゲート容量が、ＶＳＷレベル（オンレベル）あるいは−ＶＳＳレベル（オフレベル）に充放電される。その後、ＳＬＰＭＤに移行すると、当該ゲートは例えばハイインピーダンス状態となり、オンレベルあるいはオフレベルが当該ゲート容量によって保持される。
【００７５】
ここで、ゲート容量Ｃｇの値は、ゲート絶縁膜ＧＯＸの単位面積当たりの容量値Ｃｏｘと、ゲート長Ｌおよびゲート幅Ｗを用いてほぼＣｏｘ・Ｌ・Ｗで定めることができる。通常、高周波スイッチ回路ＲＦＳＷ用のスイッチ用トランジスタＴＳＷでは、オン抵抗を低減する目的等からトランジスタサイズ（例えばゲート幅Ｗ）が大きく形成されるため、ゲート容量Ｃｇの値は大きくなる。したがって、このＣｇを３．８μｓの期間で十分に充放電することで、ＳＬＰＭＤが１スロット以上の期間で継続的に実行された場合にも、オンレベルまたはオフレベルをある程度の期間維持することが可能となる。本発明者等の検討によれば、例えば、シャント用ＳＷのトランジスタサイズ４８０μｍ、ゲート容量０．１ｐＦで４ｍｓ程度の期間維持することができ、この値は実使用上では十分な値と言える。
【００７６】
《レベルシフト回路の詳細例》
図１６は、図６のアンテナスイッチＡＮＴＳＷにおいて、そのレベルシフト回路ブロックＬＳＢＫ内の各レベルシフト回路ＬＳ［ｎ］の詳細な構成例を示す回路図である。図１６のレベルシフト回路ＬＳ［ｎ］（ｎ＝１〜４）は、レベルシフト段ＬＳＳＧと、出力段ＯＴＳＧから構成される。ＬＳＳＧは、電圧降下部ＶＤＣと、バッファ回路ＢＦｐ，ＢＦｎを備えている。ＢＦｐは、電源電圧ＶＳＷとＧＮＤによって動作し、デコーダ回路ＤＥＣから出力されたＶＳＷ〜ＧＮＤ振幅のスイッチ制御信号Ｓｓｗ［ｎ］を入力として、ノードＮｉｎｐにＶＳＷ〜ＧＮＤ振幅の信号を出力する。ＢＦｎは、ＧＮＤと負の電源電圧（−ＶＳＳ）によって動作し、Ｓｓｗ［ｎ］がＶＤＣを介して入力され、ノードＮｉｎｎにＧＮＤ〜−ＶＳＳ振幅の信号を出力する。
【００７７】
ＶＤＣは、例えば、それぞれダイオード接続（ゲート−ドレイン間短絡）された複数のｎチャネル型ＭＯＳトランジスタＭＮｄ［１］〜ＭＮｄ［ｍ］と、電流源ＩＳ１を備えている。ＭＮｄ［１］〜ＭＮｄ［ｍ］は、Ｓｓｗ［ｎ］の入力ノードとＢＦｎの入力ノードの間に順に直列接続され、ＩＳ１は、ＢＦｎの入力ノードと−ＶＳＳの間に設けられる。これによって、ＶＤＣは、Ｓｓｗ［ｎ］の振幅を、およそＭＮｄ［１］〜ＭＮｄ［ｍ］のしきい値電圧を合算した分だけ降下させ、ＢＦｎの入力ノードにおよそＧＮＤ〜−ＶＳＳ振幅の信号を生成する。
【００７８】
出力段ＯＴＳＧは、ここでは、高周波スイッチ回路ＲＦＳＷに向けて制御信号ＯＵＴ［ｎ］を出力する回路ブロックＯＴＴと、ＯＵＴ［ｎ］を反転した制御信号ＯＵＴＢ［ｎ］を出力する回路ブロックＯＴＢを備えている。例えばｎ＝１として図６のＬＳ［１］の場合、ＯＵＴ［１］，ＯＵＴＢ［１］は、それぞれＴＸＬＢＴ，ＴＸＬＢＳに該当する。回路ブロックＯＴＢは、インバータ回路ＩＶｐ０〜ＩＶｐ２，ＩＶｎ０〜ＩＶｎ２と、ｐチャネル型ＭＯＳトランジスタＭＰｐ１，ＭＰｐ２，ＭＰｎ１と、ｎチャネル型ＭＯＳトランジスタＭＮｎ１，ＭＮｎ２，ＭＮｐ１を備えている。ＩＶｐ０〜ＩＶｐ２，ＭＰｐ１，ＭＰｐ２，ＭＮｐ１は、ＧＮＤ〜ＶＳＷ振幅の回路系（第１出力回路ＯＴＰ）となり、ＩＶｎ０〜ＩＶｎ２，ＭＮｎ１，ＭＮｎ２，ＭＰｎ１は、−ＶＳＳ〜ＧＮＤ振幅の回路系（第２出力回路ＯＴＮ）となる。なお、ＭＰｐ１，ＭＰｐ２，ＭＰｎ１およびＭＮｎ１，ＭＮｎ２，ＭＮｐ１のそれぞれは、ここではエンハンスメント型の特性を備えるものとする。
【００７９】
ＧＮＤ〜ＶＳＷ振幅の回路系（ＯＴＰ）において、ＩＶｐ０は、ノードＮｉｎｐを入力として反転動作を行う。ＩＶｐ１は、ＩＶｐ０の出力を受けて反転動作を行ったのちＭＰｐ１のゲートを制御し、ＩＶｐ２は、ＩＶｐ０の出力を受けて反転動作を行ったのちＭＮｐ１のゲートを制御する。ＭＰｐ１，ＭＮｐ１は、ＶＳＷとＧＮＤの間にソース・ドレイン経路が直列接続され、その共通接続ノード（ドレインノード）Ｎｐｐが、ゲートをＧＮＤとするＭＰｐ２のソースに接続される。そして、ＭＰｐ２のドレインからＯＵＴＢ［ｎ］が出力される。一方、−ＶＳＳ〜ＧＮＤ振幅の回路系（ＯＴＮ）においてもほぼ同様に、ＩＶｎ０はノードＮｉｎｎを入力として反転動作を行う。ＩＶｎ１は、ＩＶｎ０の出力を受けて反転動作を行ったのちＭＰｎ１のゲートを制御し、ＩＶｎ２は、ＩＶｎ０の出力を受けて反転動作を行ったのちＭＮｎ１のゲートを制御する。ＭＰｎ１，ＭＮｎ１は、ＧＮＤと−ＶＳＳの間にソース・ドレイン経路が直列接続され、その共通接続ノード（ドレインノード）Ｎｎｎが、ゲートをＧＮＤとするＭＮｎ２のソースに接続される。そして、ＭＮｎ２のドレインからＯＵＴＢ［ｎ］が出力される。
【００８０】
これにより、ＧＮＤ〜ＶＳＷ振幅の回路系（ＯＴＰ）においては、ノードＮｉｎｐが‘Ｌ’レベル（ＧＮＤレベル）の場合、ＭＰｐ１，ＭＰｐ２を介してＯＵＴＢ［ｎ］がＶＳＷレベルとなり、Ｎｉｎｐが‘Ｈ’レベル（ＶＳＷレベル）の場合、ＭＮｐ１がオン、ＭＰｐ２がオフとなるためＯＵＴＢ［ｎ］はハイインピーダンスとなる。その逆に、−ＶＳＳ〜ＧＮＤ振幅の回路系（ＯＴＮ）においては、ノードＮｉｎｎが‘Ｌ’レベル（−ＶＳＳレベル）の場合、ＭＮｎ２がオフとなるためＯＵＴＢ［ｎ］はハイインピーダンスとなり、Ｎｉｎｎが‘Ｈ’レベル（ＧＮＤレベル）の場合、ＭＮｎ１，ＭＮｎ２を介してＯＵＴＢ［ｎ］が−ＶＳＳレベルとなる。したがって、ＯＵＴＢ［ｎ］として、−ＶＳＳ〜ＶＳＷ振幅の信号が生成される。
【００８１】
回路ブロックＯＴＴは、インバータ回路ＩＶｐ１’，ＩＶｐ２’，ＩＶｎ１’，ＩＶｎ２’と、ｐチャネル型ＭＯＳトランジスタＭＰｐ１’，ＭＰｐ２’，ＭＰｎ１’と、ＮＭＯＳトランジスタＭＮｎ１’，ＭＮｎ２’，ＭＮｐ１’を備えている。ＯＴＴは、前述したＯＴＢにおいて入力部分に備わったインバータ回路ＩＶｐ０，ＩＶｎ０が存在しないことを除いてＯＴＢと同様の構成を持ち、同様の動作を行う。すなわち、ＩＶｐ１’，ＩＶｐ２’の入力は、ＩＶｐ０を介さずにノードＮｉｎｐが直接接続され、ＩＶｎ１’，ＩＶｎ２’の入力も、ＩＶｎ０を介さずにノードＮｉｎｎが直接接続される。これによって、ＯＴＴは、ＯＵＴＢ［ｎ］と極性が異なる制御信号ＯＵＴ［ｎ］を出力する。
【００８２】
図１７は、図１６のレベルシフト回路ＬＳ［ｎ］において、その出力電圧の実際の遷移例を示すものであり、（ａ）は図１の動作例を用いた場合、（ｂ）はその比較例として図２の動作例を用いた場合を示すものである。まず、比較例となる図１７（ｂ）では、送信動作モードＴＸＭＤ→スリープモードＳＬＰＭＤと遷移させた場合のシャント用トランジスタ（図１、図２のＴＳＷ１）のゲート電圧（図１６のＯＵＴＢ［ｎ］に該当）およびスルー用トランジスタ（ＴＳＷ２）のゲート電圧（ＯＵＴ［ｎ］に該当）が示されている。ＴＸＭＤの期間、ＯＵＴＢ［ｎ］は、図１６のＭＮｎ１，ＭＮｎ２のオン及びＭＰｎ１のオフに伴い−ＶＳＳレベル（例えば−２．６Ｖ等）となり、シャント用トランジスタはオフに駆動される。ここで、ＴＸＭＤからＳＬＰＭＤに遷移すると、図６、図７の負電圧生成回路ＶＳＳＧＥＮによる−ＶＳＳの生成動作が停止する。しかしながら、この−ＶＳＳの電圧は、図６、図７の容量Ｃ１，Ｃ２によってある程度の時間保持されるため、ＯＵＴＢ［ｎ］は、ゲートがＧＮＤレベルとなっているＭＮｎ１，ＭＮｎ２を介してほぼ−ＶＳＳレベルを維持することになる。
【００８３】
また、ＴＸＭＤの期間、ＯＵＴ［ｎ］は、ＭＰｐ１’，ＭＰｐ２’のオンおよびＭＮｐ１’のオフに伴いＶＳＷレベル（例えば３．１Ｖ等）となり、スルー用トランジスタはオンに駆動される。ここで、ＴＸＭＤからＳＬＰＭＤに遷移すると、ＶＳＷの供給が停止（ＶＳＷが０Ｖに向けて低下）し、ＭＰｐ１’を介してノードＮｐｐ’の電位が低下し、ＭＰｐ２’を介してＯＵＴ［ｎ］の電位も低下する。これに伴いＭＰｐ１’，ＭＰｐ２’のゲート・ソース間の電位差Ｖｇｓが小さくなり、Ｎｐｐ’およびＯＵＴ［ｎ］の電圧がＭＰｐ１’，ＭＰｐ２’のしきい値電圧Ｖｔｈｐ’（例えば０．７Ｖ等）付近まで低下する。Ｎｐｐ’およびＯＵＴ［ｎ］の電圧がＶｔｈｐ’よりも低下すると、ＭＰｐ１’，ＭＰｐ２’はオフ状態となるため、ＯＵＴ［ｎ］は、ハイインピーダンス状態となり、このＶｔｈｐ’付近の電圧レベルを維持することになる。したがって、ＳＬＰＭＤの期間、シャント用トランジスタはＯＵＴＢ［ｎ］の−ＶＳＳレベルに伴いオフ状態を維持し、スルー用トランジスタ（ディプレッション型）はＯＵＴ［ｎ］のほぼＶｔｈｐ’レベルに伴いオン状態を維持するため、アイソレーション特性の低下が生じ得る。
【００８４】
一方、本実施の形態となる図１７（ａ）では、ＴＸＭＤ→アイソレーション動作モードＩＳＯＭＤ→ＳＬＰＭＤの順に遷移が行われる。ＩＳＯＭＤの期間、ＯＵＴＢ［ｎ］は、ＭＰｐ１，ＭＰｐ２のオンおよびＭＮｐ１のオフに伴いＶＳＷレベル（例えば３．１Ｖ等）となり、シャント用トランジスタはオンに駆動される。ここで、ＩＳＯＭＤからＳＬＰＭＤに遷移すると、ＶＳＷの供給が停止（ＶＳＷが０Ｖに向けて低下）し、ＭＰｐ１を介してノードＮｐｐの電位が低下し、ＭＰｐ２を介してＯＵＴＢ［ｎ］の電位も低下する。これに伴いＭＰｐ１，ＭＰｐ２のゲート・ソース間の電位差Ｖｇｓが小さくなり、ＮｐｐおよびＯＵＴＢ［ｎ］の電圧がＭＰｐ１，ＭＰｐ２のしきい値電圧Ｖｔｈｐ（例えば０．７Ｖ等）付近まで低下する。ＮｐｐおよびＯＵＴＢ［ｎ］の電圧がＶｔｈｐよりも低下すると、ＭＰｐ１，ＭＰｐ２はオフ状態となるため、ＯＵＴＢ［ｎ］は、ハイインピーダンス状態となり、このＶｔｈｐ付近の電圧レベルを維持することになる。
【００８５】
また、ＩＳＯＭＤの期間、ＯＵＴ［ｎ］は、図１６のＭＮｎ１’，ＭＮｎ２’のオン及びＭＰｎ１’のオフに伴い−ＶＳＳレベル（例えば−２．６Ｖ等）となり、スルー用トランジスタはオフに駆動される。ここで、ＩＳＯＭＤからＳＬＰＭＤに遷移すると、図６、図７のＶＳＳＧＥＮによる−ＶＳＳの生成動作が停止する。しかしながら、この−ＶＳＳの電圧は、図６、図７のＣ１，Ｃ２によってある程度の時間保持されるため、ＯＵＴ［ｎ］は、ゲートがＧＮＤレベルとなっているＭＮｎ１’，ＭＮｎ２’を介してほぼ−ＶＳＳレベルを維持することになる。したがって、ＳＬＰＭＤの期間、シャント用トランジスタ（ディプレッション型）はＯＵＴＢ［ｎ］のほぼＶｔｈｐレベルに伴いオン状態を維持し、スルー用トランジスタはＯＵＴ［ｎ］の−ＶＳＳレベルに伴いオフ状態を維持する。これによってアイソレーション特性の向上が実現可能となる。
【００８６】
《無線通信システムの全体構成》
図１８は、本発明の一実施の形態による高周波モジュールにおいて、それを適用した無線通信システムの構成例を示すブロック図である。図１８では、無線通信システムの一例として携帯電話システムが示されている。図１８の携帯電話システムは、ベースバンドユニットＢＢＵ、高周波システム部ＲＦＳＹＳ、アンテナＡＮＴ、スピーカＳＰＫ、およびマイクＭＩＣを備えている。ＢＢＵは、例えば、ＳＰＫやＭＩＣで用いるアナログ信号をデジタル信号に変換したり、通信に伴う様々なデジタル信号処理（変調、復調、デジタルフィルタ処理等）を行ったり、通信に伴う各種制御信号の出力等を行う。この各種制御信号の中には、前述した送信・受信等の各種動作モードを切り替える動作モード設定信号ＭＳＥＴや、送信電力を指示する電力指示信号Ｖｒａｍｐが含まれている。
【００８７】
ＲＦＳＹＳは、高周波信号処理部ＲＦＢＫと、ＳＡＷ（Surface Acoustic Wave）フィルタと、高周波モジュールＲＦＭＤＬを備えている。ＲＦＢＫは、例えば送信用ミキサ回路、受信用ミキサ回路、ロウノイズアンプ回路等を含み、主にＢＢＵで用いるベースバンド信号と、ＲＦＭＤＬで用いる高周波信号との間で周波数変換（アップコンバート、ダウンコンバート）等を行う。ＲＦＭＤＬは、例えば、一つのモジュール配線基板で実現され、当該基板上に、高出力電力増幅回路ブロックＨＰＡＢＫ、カプラＣＰＬ、ロウパスフィルタＬＰＦ、アンテナスイッチＡＮＴＳＷ等が実装されている。ＨＰＡＢＫやＡＮＴＳＷは、図４等で述べたように、例えばそれぞれ一つの半導体チップで実現される。
【００８８】
ＨＰＡＢＫは、ＲＦＢＫの送信用ミキサ回路等から出力された送信信号を増幅する高出力電力増幅回路ＨＰＡと、その送信電力を制御する自動パワー制御回路ＡＰＣを備えている。カプラＣＰＬは、ＨＰＡの送信電力を検出し、その検出結果をＡＰＣに出力する。ＡＰＣは、ＢＢＵから通知されたＶｒａｍｐとＣＰＬによる検出結果に基づいてＨＰＡの制御を行う。ＬＰＦは、ＨＰＡの送信信号に対してフィルタリングやインピーダンス整合等を行い、ＡＮＴＳＷに出力する。ＡＮＴＳＷは、ＢＢＵからのＭＳＥＴに基づいてスイッチの切り替えを行い、ＬＰＦからの送信用高周波信号（ＲＦｔｘ）をアンテナＡＮＴに伝送し、ＡＮＴからの受信用高周波信号（ＲＦｒｘ）をＳＡＷフィルタに伝送する。ＳＡＷフィルタは、ＲＦｒｘから必要な帯域のみを抽出し、ＲＦＢＫに出力する。ＲＦＢＫは、このＳＡＷフィルタからの受信信号をロウノイズアンプ回路で増幅し、受信用ミキサ回路によってベースバンド信号に変換する。
【００８９】
《レベルシフト回路の比較例》
図１９は、図１６のレベルシフト回路の比較例を示す回路図である。図１６では、デバイス耐圧が低いＭＯＳトランジスタを用いる場合のレベルシフト回路の構成例を示したが、仮にデバイス耐圧が高いＭＯＳトランジスタを使用可能な場合には、図１９に示すような、クロスカップル型のレベルシフト回路等を使用することも可能である。図１９に示すレベルシフト回路は、ｐチャネル型ＭＯＳトランジスタＭＰ２１，ＭＰ２２と、ｎチャネル型ＭＯＳトランジスタＭＮ２１，ＭＮ２２と、インバータ回路ＩＶ２０を備えている。ＭＰ２１，ＭＰ２２は、ソースが電源電圧ＶＳＷに共通接続され、ＭＰ２１のドレインはＭＮ２１のドレインに、ＭＰ２２のドレインはＭＮ２２のドレインにそれぞれ接続される。ＭＮ２１，ＭＮ２２は、ソースが負の電源電圧（−ＶＳＳ）に共通接続されると共にクロスカップル接続（一方のゲートが他方のドレインに接続）が行われている。ＭＰ２１のゲートはスイッチ制御信号Ｓｓｗによって制御され、ＭＰ２２のゲートは、ＩＶ２０によるＳｓｗの反転信号によって制御される。なお、ＩＶ２０は、ＶＳＷとＧＮＤ間で動作する。
【００９０】
このような構成例を用いると、Ｓｓｗの論理レベルに応じて、ＭＰ２２（ＭＮ２２）のドレインにＶＳＷ〜−ＶＳＳ振幅の制御信号ＯＵＴを生成でき、ＭＰ２１（ＭＮ２１）のドレインにその反対極性の制御信号ＯＵＴＢを生成できる。この場合、各ＭＯＳトランジスタのゲート−ソース間およびソース−ドレイン間にはＶＳＷ〜−ＶＳＳ振幅の信号が印加されるため、各ＭＯＳトランジスタには高いデバイス耐圧が必要とされる。したがって、例えばＳＯＩ基板等のようにデバイス耐圧の確保が容易でない場合には、図１６の構成例を用いることが望ましい。ただし、仮に図１９のような構成例を適用可能な場合であっても、図１等に述べた動作例を用いることが有益となる。
【００９１】
すなわち、仮に、ＯＵＴがＶＳＷレベル、ＯＵＴＢが−ＶＳＳレベルの状態で、ＶＳＷおよび−ＶＳＳの供給が停止された場合を想定する。この場合、ＯＵＴの電圧がＭＰ２２を介して低下し、それがＭＰ２２のしきい値電圧に達した際にＭＰ２２がオフとなり、ＯＵＴは、ハイインピーダンス状態になると共にほぼ当該しきい値電圧の値を保持する。一方、ＯＵＴＢの電圧は、−ＶＳＳが前述した容量Ｃ１，Ｃ２によってある程度保持され、ＭＮ２１のゲートにＯＵＴの電圧（ほぼＭＰ２２のしきい値電圧）が供給されることから、オン状態のＭＮ２１を介してほぼ−ＶＳＳを保持する。このように、スリープモードの直前におけるスイッチ用トランジスタＴＳＷのゲートレベルがＶＳＷレベルの場合には、その後、ほぼしきい値電圧レベルが保持され、−ＶＳＳレベルの場合には、その後、その値が保持されることから、図１６および図１７の場合と同様なことが言える。
【００９２】
ただし、仮に負の電源電圧（−ＶＳＳ）が早期に０Ｖとなる場合（例えば電源容量が小さい場合やスリープモードの継続時間が長くなった場合など）では、図１６と図１９の構成例で動作が異なる。図１９の構成例の場合、ＴＳＷのゲートは、−ＶＳＳレベルから０Ｖレベルに遷移する。一方、図１６の構成例の場合、ＴＳＷのゲートは、ＭＮｎ２，ＭＮｎ２’のしきい値電圧をＶｔｈｎとすると、−ＶＳＳレベルから−Ｖｔｈｎレベルに達した際にハイインピーダンス状態となり、−Ｖｔｈｎレベルを保持する。したがって、ディプレッション型のＴＳＷを用いる場合、図１９の構成例を用いると、スリープモードの期間でスルー用のトランジスタがオフ状態からオン状態に遷移する恐れがあるが、図１６の構成例を用いると、スルー用のトランジスタのオフ状態もある程度維持できる。
【００９３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００９４】
例えば、前述した実施の形態では、図１２に示したように、図１の動作例をアンテナ制御回路ＡＮＴＣＴＬ内にスリープ命令検出回路（ＡＤ１）および遅延回路ＤＬＹを挿入することで実現したが、その実現方式は適宜変更可能である。例えば、図１２の制御ロジック回路ＬＧＣをステートマシーン等で構成し、このステートマシーンの中で図１５（ａ）のような状態遷移を実現することも可能である。また、場合によっては、ベースバンドユニットＢＢＵの中で、送信動作モードからスリープモードへの遷移を、送信動作モードからアイソレーション動作モードを介してスリープモードに遷移するように変換することも可能である。ただし、この場合、高周波モジュールＲＦＭＤＬに特定のＢＢＵを組み合わせる必要があり、ＲＦＭＤＬに対するＢＢＵの組み合わせを任意とするためにはＲＦＭＤＬ内に当該変換機能を持たせる方が望ましい。
【００９５】
また、ここでは、アンテナスイッチＡＮＴＳＷをＳＯＩ基板上に形成したが、例えばＳＯＳ（Silicon on Sapphire）基板上に形成すること等も可能である。更に、ここでは、高出力電力増幅回路ブロックＨＰＡＢＫとアンテナスイッチＡＮＴＳＷを別チップで実現したが、更なる高集積化にため、場合によっては同一の半導体チップで実現することも可能である。また、ここでは、高出力電力増幅回路ＨＰＡをＬＤＭＯＳＦＥＴで形成したが、勿論、ＨＢＴ（Hetero Junction Bipolar Transistor）などで形成することも可能である。
【符号の説明】
【００９６】
−ＶＳＳ，ＶＳＷ，ＶＤＤ  電源電圧
ＡＤ  アンド演算回路
ＡＭＰ  アンプ回路
ＡＮＴ  アンテナ
ＡＮＴＣＴＬ  アンテナ制御回路
ＡＮＴＳＷ  アンテナスイッチ
ＡＰＣ  自動パワー制御回路
ＢＢＵ  ベースバンドユニット
ＢＤ  ボディー領域
ＢＦ  バッファ回路
ＢＧＲ  参照電圧生成回路
Ｃ  容量
ＣＡＰ  キャップ層
ＣＨ  チャネル層
ＣＰ  半導体チップ
ＣＰＬ  電力検出回路
ＣＳＷＢＫ  容量切り替え回路
Ｄ  ダイオード
ＤＥＣ  デコーダ回路
ＤＦＨ，ＤＦＬ  拡散層
ＤＬＹ  遅延回路
ＤＲ  ドレイン
ＤＶ  ドライバ回路
ＤＶＢＫ  ドライバ回路ブロック
ＧＮＤ  接地電源電圧
ＧＯＸ  ゲート絶縁膜
ＧＰ  ポリシリコン層
ＧＴ  ゲート電極
ＨＰＡ  高出力電力増幅回路
ＨＰＡＢＫ  高出力電力増幅回路ブロック
ＨＴ  トランジスタ
ＩＳ  電流源
ＩＳＬ  絶縁膜
ＩＳＯＭＤ  アイソレーション動作モード
ＩＶ  インバータ回路
Ｌ  インダクタ
ＬＧＣ  制御ロジック回路
ＬＰＦ  ロウパスフィルタ
ＬＳ  レベルシフト回路
ＬＳＢＫ  レベルシフト回路ブロック
ＬＳＳＧ  レベルシフト段
ＬＹ  層間膜
Ｍ  ＭＯＳトランジスタ
ＭＣＨ  インピーダンス整合回路
ＭＩＣ  マイク
ＭＬ  配線層
ＭＮ  ｎチャネル型ＭＯＳトランジスタ
ＭＰ  ｐチャネル型ＭＯＳトランジスタ
ＭＳＥＴ  動作モード設定信号
Ｎ  ノード
ＯＳＣ  発振回路
ＯＴＢ，ＯＴＴ  回路ブロック
ＯＴＰ，ＯＴＮ  出力回路
ＯＴＳＧ  出力段
ＰＡ  電力増幅回路
ＰＣＢ  モジュール配線基板
ＰＥ  受動部品
ＰＬＧ  プラグ
Ｒ  抵抗
ＲＦＢＫ  高周波信号処理部
ＲＦＣＴＬ  全体制御回路
ＲＦＭＤＬ  高周波モジュール
ＲＦＳＷ  高周波スイッチ回路
ＲＦＳＹＳ  高周波システム部
ＲＳＴ  リセット回路
ＲＸ  受信ノード
ＳＣ  ソース
ＳＤＷ  サイドウォール
ＳＥＬ  セレクタ回路
ＳＬ  シリサイド層
ＳＬＰＭＤ  スリープモード
ＳＰＤＴ  スイッチ部
ＳＰＫ  スピーカ
ＳＵＢ  半導体基板
ＳＷ  スイッチ回路
ＳＷＢＦ  アンテナスイッチ用バッファ回路
ＴＳＷ  スイッチ用トランジスタ
ＴＸ  送信ノード
ＴＸＭＤ  送信動作モード
ＶＢＡＴ  バッテリ電源
ＶＢＳＧＥＮ  バイアス生成回路
ＶＢＳＴ  昇圧回路
ＶＤＣ  電圧降下部
ＶＳＳＧＥＮ  負電圧生成回路
ＶＳＷＲＥＧ  アンテナスイッチ用電源電圧生成回路
【図１】
0005467979.tif 000002
【図２】
0005467979.tif 000003
【図３】
0005467979.tif 000004
【図４】
0005467979.tif 000005
【図５】
0005467979.tif 000006
【図６】
0005467979.tif 000007
【図７】
0005467979.tif 000008
【図８】
0005467979.tif 000009
【図９】
0005467979.tif 000010
【図１０】
0005467979.tif 000011
【図１１】
0005467979.tif 000012
【図１２】
0005467979.tif 000013
【図１３】
0005467979.tif 000014
【図１４】
0005467979.tif 000015
【図１５】
0005467979.tif 000016
【図１６】
0005467979.tif 000017
【図１７】
0005467979.tif 000018
【図１８】
0005467979.tif 000019
【図１９】
0005467979.tif 000020
【図２０】
0005467979.tif 000021
【図２１】
0005467979.tif 000022
【図２２】
0005467979.tif 000023