(57)【特許請求の範囲】
【請求項１】
一対のチャンネルの音声信号の各々を増幅して出力信号を出力する第１及び第２増幅部と、
前記一対のチャンネルと異なるチャネルの音声信号を増幅して出力信号を出力する第３増幅部と、
前記第１及び第２増幅部に対して待機又は動作を指示する制御信号を前記第１及び第２増幅部に入力し、前記第３増幅部に対して待機又は動作を指示する制御信号を前記第３増幅部に入力する制御部とを備え、
前記第１〜第３増幅部の各々は、
前記制御部から待機又は動作を指示する制御信号が入力された場合、前記音声信号をスイッチング信号に変調する変調回路と、
前記出力信号を出力する出力段回路と、
前記制御部から動作を指示する制御信号が入力された場合、前記スイッチング信号に応答して前記出力段回路を駆動し、前記制御部から待機を指示する制御信号が入力された場合、前記出力段回路の駆動を停止する駆動回路と、
前記第１〜第３増幅部の各々で発生した異常を検出する異常検出回路と、
前記動作を指示する制御信号が前記制御部から入力されているときに前記異常検出回路により異常が検出された場合、異常が発生したことを示すプロテクト信号を生成して前記制御部に出力し、前記待機を指示する制御信号が入力されている場合、前記異常検出回路により異常が検出されているか否かに関わらず、前記プロテクト信号を生成しないインタフェース回路とを備える、増幅装置。
【請求項２】
請求項１に記載の増幅装置であって、
前記変調回路と、前記駆動回路と、前記異常検出回路とは、集積回路として実装され、
前記異常検出回路は、前記集積回路で発生する異常を検出し、
前記集積回路は、
前記インタフェース回路に接続される制御端子と、
前記異常検出回路により前記集積回路の異常が検出された場合、前記制御端子の電圧を第１電圧範囲に制御し、前記異常検出回路により前記集積回路の異常が検出されていない場合、前記変調回路及び前記駆動回路を動作させ、前記制御端子の電圧を第２電圧範囲に制御し、前記制御端子の電圧が第３電圧範囲である場合、前記変調回路を動作させ、前記駆動回路を停止させる電圧制御回路とを備え、
前記インタフェース回路は、前記動作を指示する制御信号が前記制御部から入力されているときに前記制御端子の電圧が前記第１電圧範囲となった場合、前記プロテクト信号を生成し、前記待機を指示する制御信号が入力されている場合、前記第３電圧範囲の電圧を前記制御端子に入力する、増幅装置。
【請求項３】
請求項２に記載の増幅装置であって、
前記インタフェース回路は、
前記プロテクト信号を出力するプロテクト信号出力端子と、
前記制御信号が入力されるベースと、前記第３電圧範囲の電圧が入力されるエミッタと、前記制御端子に接続されるコレクタとを備える第１トランジスタと、
前記制御信号が入力され、前記制御端子に接続されるベースと、前記第３電圧範囲の電圧が入力されるエミッタと、正電源に接続されるコレクタとを備える第２トランジスタと、
前記正電源及び前記第２トランジスタのコレクタに接続されるベースと、前記第３電圧範囲の電圧が入力され、前記第２トランジスタのエミッタに接続されるエミッタと、前記プロテクト信号出力端子に接続されるコレクタとを備える第３トランジスタとを備える、増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅装置に関し、さらに詳しくは、複数のチャネルの音声信号を増幅する増幅装置に関する。
【背景技術】
【０００２】
サラウンド方式の音声信号は、複数のチャネルを有する。デジタルアンプには、各チャネルの音声信号をそれぞれ増幅することができる機種が存在する。このようなデジタルアンプは、各チャネルに対応する増幅部を有しており、各増幅部は、対応するチャネルの音声信号（アナログ信号）をデジタル信号に変調して増幅する。
【０００３】
サラウンド方式のチャネル数は、２．１ｃｈ〜７．１ｃｈと様々であるため、デジタルアンプは、全てのチャネルの音声信号を増幅しない場合がある。このため、デジタルアンプは、使用しないチャネルに対応する増幅部が音声信号を増幅しないように制御する必要がある。
【０００４】
各チャネルの増幅部は、アナログ信号（音声信号）から変調されたデジタル信号を増幅するために、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用する。ＭＯＳＦＥＴを駆動するための駆動ＩＣが、様々なベンダから提供されている。非特許文献１は、インターナショナル・レクティファイアー社製の駆動ＩＣ「ＩＲＳ２０９２」を開示している。
【０００５】
特許文献１には、複数のチャネルのうち、増幅すべきチャネルを設定できる増幅器が記載されている。特許文献１において、増幅器は、ＤＳＰ（Digital Signal Processor）と、複数の増幅部とを含む。複数の増幅部は、各チャネルに対応し、ＰＷＭ（pulse width modulation）モジュレータ及びスイッチング部を含む。ＤＳＰは、デジタル信号及びキャリア周波数を、使用されるチャネルに対応する増幅部に入力し、キャリア周波数のみを、使用されないチャネルに対応する増幅部に入力する。あるいは、ＤＳＰは、ＰＷＭモジュレータ及びスイッチング部をオフにするための信号を、使用されないチャネルに対応する増幅部に入力する。
【０００６】
特許文献１において、ＤＳＰが、使用されないチャネルに対応する増幅部にキャリア周波数を入力する場合、使用されないチャネルに対応する増幅部において、スイッチング部は、増幅を継続する。この結果、不要な輻射が発生し、消費電力が増加する。
【０００７】
ＰＷＭモジュレータは、電源を投入してから動作が安定するまでに時間を要する。使用されないチャネルに対応する増幅部が増幅を再開する場合、この増幅部は、ＰＷＭモジュレータが安定的に動作できるようになるまで、音声信号を増幅することができない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−６０２６９号公報
【非特許文献】
【０００９】
【非特許文献１】「Application Note AN-1138 IRS2092(S) Functional Description」、平成２４年７月１８日検索、インターネット＜ＵＲＬ：http://www.irf.com/technical-info/appnotes/an-1138.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、消費電力を削減できるとともに、使用されるチャネルの信号の増幅を速やかに開始することができる増幅装置を提供することである。
【課題を解決するための手段及び効果】
【００１１】
本発明の増幅装置は、第１〜第３の増幅部と、制御部とを備える。第１及び第２の増幅部は、一対のチャンネルの音声信号の各々を増幅して出力信号を出力する。第３増幅部は、一対のチャンネルと異なるチャネルの音声信号を増幅して出力信号を出力する。制御部は、第１及び第２増幅部に対して待機又は動作を指示する制御信号を第１及び第２増幅部に入力し、第３増幅部に対して待機又は動作を指示する制御信号を第３増幅部に入力する。第１〜第３増幅部の各々は、変調回路と、出力段回路と、駆動回路とを備える。変調回路は、制御部から待機又は動作を指示する制御信号が入力された場合、音声信号をスイッチング信号に変調する。出力段回路は、出力信号を出力する。駆動回路は、制御部から動作を指示する制御信号が入力された場合、スイッチング信号に応答して出力段回路を駆動し、制御部から待機を指示する制御信号が入力された場合、出力段回路の駆動を停止する。
【００１２】
本発明によれば、制御部は、第１及び第２増幅部に対して待機又は動作を指示する制御信号を第１及び第２増幅部に入力し、第３増幅部に対して待機又は動作を指示する制御信号を第３増幅部に入力する。第１〜第３増幅部の各々が、待機を指示する制御信号が制御部から入力されることにより待機中であるとき、第１〜第３増幅部の各々において、変調回路が動作し、駆動回路が出力段回路の駆動を停止する。これにより、第１〜第３増幅部の各々は、待機中であるときに、消費電力を削減できるとともに、出力段回路からの不要輻射を削減できる。また、変調回路が、第１〜第３増幅部の各々が待機中であっても動作を継続しているため、駆動回路は、動作を指示する制御信号が入力された場合、スイッチング信号に応答した出力段回路の駆動を速やかに開始できる。したがって、第１〜第３増幅部の各々は、動作を指示する制御信号が入力された場合、速やかに増幅を開始できる。
【００１３】
好ましくは、第１〜第３増幅部の各々はさらに、異常検出回路と、インタフェース回路とを備える。異常検出回路は、第１〜第３増幅部の各々で発生した異常を検出する。インタフェース回路は、動作を指示する制御信号が制御部から入力されているときに異常検出回路により異常が検出された場合、異常が発生したことを示すプロテクト信号を生成して制御部に出力し、待機を指示する制御信号が入力されている場合、異常検出回路により異常が検出されているか否かに関わらず、プロテクト信号を生成しない。
【００１４】
本発明によれば、第１〜第３増幅部の各々が待機中であるときに、異常が発生したことを示すプロテクト信号が制御部に出力されることがないため、増幅装置の誤作動を防止することができる。
【００１５】
好ましくは、変調回路と、駆動回路と、異常検出回路とは、集積回路として実装される。異常検出回路は、集積回路で発生する異常を検出する。集積回路は、制御端子と、電圧制御回路とを備える。制御端子は、インタフェース回路に接続される。電圧制御回路は、異常検出回路により集積回路の異常が検出された場合、制御端子の電圧を第１電圧範囲に制御し、異常検出回路により集積回路の異常が検出されていない場合、変調回路及び駆動回路を動作させ、制御端子の電圧を第２電圧範囲に制御し、制御端子の電圧が第３電圧範囲である場合、変調回路を動作させ、駆動回路を停止させる。第３電圧範囲は、第１電圧範囲よりも高く、かつ、第２電圧範囲よりも低い、所定の電圧値の範囲である。インタフェース回路は、動作を指示する制御信号が制御部から入力されているときに制御端子の電圧が第１電圧範囲となった場合、プロテクト信号を生成し、待機を指示する制御信号が入力されている場合、第３電圧範囲の電圧を制御端子に入力する。
【００１６】
本発明によれば、変調回路と、駆動回路と、異常検出回路とは、集積回路として実装され、集積回路の制御端子が、インタフェース回路に接続される。集積回路において、電圧制御回路は、集積回路の異常が検出された場合、制御端子の電圧を第１電圧範囲に制御し、制御端子の電圧が第３電圧範囲である場合、電圧制御回路は、変調回路を動作させ、駆動回路を動作させる。インタフェース回路は、待機を指示する制御信号が入力されている場合、第３電圧範囲の電圧を制御端子に入力する。これにより、制御端子の電圧は、待機を指示する信号が制御部からインタフェース回路に入力されている場合、第３電圧範囲に維持される。すなわち、待機を指示する信号が制御部から入力されている場合、インタフェース回路は、集積回路で異常が発生しても、プロテクト信号を生成しない。変調回路と駆動回路とが集積回路として実装されている場合であっても、待機を指示する制御信号がインタフェース回路に入力されているときに、プロテクト信号が制御部に出力されることを防止できる。
【００１７】
好ましくは、インタフェース回路は、プロテクト信号出力端子と、第１トランジスタと、第２トランジスタと、第３トランジスタとを備える。プロテクト信号出力端子は、プロテクト信号を出力する。第１トランジスタは、制御信号が入力されるベースと、第３電圧範囲の電圧が入力されるエミッタと、制御端子に接続されるコレクタとを備える。第２トランジスタは、制御信号が入力され、制御端子に接続されるベースと、第３電圧範囲の電圧が入力されるエミッタと、正電源に接続されるコレクタとを備える。第３トランジスタは、正電源及び第２トランジスタのコレクタに接続されるベースと、第３電圧範囲の電圧が入力され、第２トランジスタのエミッタに接続されるエミッタと、プロテクト信号出力端子に接続されるコレクタとを備える。
【００１８】
本発明によれば、第１〜第３のトランジスタを用いることにより、インタフェース回路を作成することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態による増幅装置の構成を示す機能ブロック図である。
【図２】図１に示す後段増幅部の構成を示す機能ブロック図である。
【図３】図２に示すインタフェース回路の構成を示す回路図である。
【図４】図２に示す集積回路の動作電圧を示すグラフである。
【図５】図３に示す制御信号の電圧の変化と、ＣＳＤ端子の電圧の変化と、プロテクト信号の電圧の変化とを示すグラフである。
【発明を実施するための形態】
【００２０】
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
【００２１】
｛増幅装置１００の構成｝
図１は、本発明の実施の形態による増幅装置１００の機能ブロック図である。増幅装置１００は、サラウンド方式の５．１チャネルのアナログ音声信号をチャネルごとに増幅するデジタルアンプである。
【００２２】
増幅装置１００は、例えば、フロントスピーカのみの使用を指示された場合、フロントスピーカに対応するアナログ音声信号を増幅し、サラウンドスピーカ、センタスピーカ及びサブウーファースピーカに対応するアナログ音声信号の増幅を停止する。増幅装置１００は、フロントスピーカに加えて、サブウーファースピーカの使用を指示された場合、サブウーファースピーカに対応するアナログ音声信号を増幅する。つまり、ユーザは、フロントスピーカ、サラウンドスピーカ、センタスピーカ、サブウーファースピーカごとに、増幅対象のアナログ音声信号を指定することができる。
【００２３】
図１を参照して、増幅装置１００は、増幅部１１〜１６と、制御部１７とを備える。制御部１７は、増幅部１１〜１６を制御する。
【００２４】
増幅部１１は、フロントレフトのアナログ音声信号２１ａを増幅して、アナログ音声信号２１ｃを出力する。増幅部１２は、フロントライトのアナログ音声信号２２ａを増幅して、アナログ音声信号２２ｃを出力する。増幅部１３は、サラウンドレフトのアナログ音声信号２３ａを増幅して、アナログ音声信号２３ｃを出力する。増幅部１４は、サラウンドライトのアナログ音声信号２４ａを増幅して、アナログ音声信号２４ｃを出力する。増幅部１５は、センタのアナログ音声信号２５ａを増幅して、アナログ音声信号２５ｃを出力する。増幅部１６は、サブウーファーのアナログ音声信号２６ａを増幅して、アナログ音声信号２６ｃを出力する。
【００２５】
増幅部１１は、前段増幅部１１ａと、後段増幅部１１ｂとを備える。前段増幅部１１ａは、アナログ音声信号２１ａを反転増幅して、アナログ音声信号２１ｂを出力する。後段増幅部１１ｂは、前段増幅部１１ａから出力されたアナログ音声信号２１ｂを反転増幅して、アナログ音声信号２１ｃを出力する。後段増幅部１１ｂは、アナログ音声信号２１ｂをＰＷＭ方式又はＰＤＭ（Pulse Density Modulation）方式で変調して増幅する。
【００２６】
増幅部１２〜１６は、増幅部１１と同様の構成である。増幅部１２〜１６は、前段増幅部１２ａ〜１６ａと、後段増幅部１２ｂ〜１６ｂとをそれぞれ備える。前段増幅部１２ａ〜１６ａは、アナログ音声信号２２ａ〜２６ａを反転増幅して、アナログ音声信号２２ｂ〜２６ｂを出力する。後段増幅部１２ｂ〜１６ｂは、前段増幅部１２ａ〜１６ａから出力されたアナログ音声信号２２ｂ〜２６ｂを反転増幅して、アナログ音声信号２２ｃ〜２６ｃを出力する。後段増幅部１２ｂ〜１６ｂは、アナログ音声信号２２ｂ〜２６ｂをＰＷＭ方式又はＰＤＭ方式で変調して増幅する。
【００２７】
後段増幅部１１ｂ，１２ｂは、制御信号線３１を介して制御部１７に接続される。後段増幅部１３ｂ，１４ｂは、制御信号線３２を介して制御部１７に接続される。後段増幅部１５ｂは、制御信号線３３を介して制御部１７に接続される。後段増幅部１６ｂは、制御信号線３４を介して制御部１７に接続される。
【００２８】
これにより、制御部１７は、増幅部１１〜１６の動作を制御することができる。例えば、ユーザが、増幅装置１００を操作して、フロントスピーカのみの使用を指示した場合、制御部１７は、制御信号線３１を介して、動作を指示する制御信号を後段増幅部１１ｂ，１２ｂに入力する。一方、制御部１７は、制御信号線３２〜３４を介して、待機を指示する制御信号を後段増幅部１３ｂ〜１６ｂに入力する。このように、制御部１７は、ユーザの指示に応じて、フロントスピーカに対応する後段増幅部１１ｂ，１２ｂ、サラウンドスピーカに対応する後段増幅部１３ｂ，１４ｂ、センタスピーカに対応する後段増幅部１５ｂ、サブウーファースピーカに対応する後段増幅部１６ｂを個別に制御することができる。後段増幅部１１ｂ〜１６ｂの制御の詳細については、後述する。
【００２９】
後段増幅部１１ｂ〜１６ｂは、プロテクト信号線４１〜４６を介して制御部１７に接続される。プロテクト信号線４１〜４６は、後段増幅部１１ｂ〜１６ｂから出力されるプロテクト信号を制御部１７に入力するために用いられる。プロテクト信号は、後段増幅部で異常が発生しているか否かを示す信号である。制御部１７は、後段増幅部１１ｂ〜１６ｂのいずれかから、異常が発生したことを示すプロテクト信号が入力された場合、増幅装置１００をシャットダウンする。
【００３０】
｛後段増幅部の構成｝
図２は、後段増幅部１１ｂの構成を示す機能ブロック図である。以下、図２を参照して、フロントレフトのスピーカに接続される後段増幅部１１ｂの構成を詳しく説明する。後段増幅部１２ｂ〜１６ｂの構成は、後段増幅部１１ｂと同じであるため、説明を省略する。
【００３１】
後段増幅部１１ｂは、インタフェース回路５１と、変調回路５２と、駆動回路５３と、出力段回路５４と、ローパスフィルタ５５とを備える。変調回路５２及び駆動回路５３は、集積回路（ＩＣ：Integrated Circuit）５０として実装される。集積回路５０として、インターナショナル・レクティファイアー社により提供されるデジタル・オーディオ・アンプ駆動ＩＣ「ＩＲＳ２０９２」が用いることができる。以下、デジタル・オーディオ・アンプ駆動ＩＣを、単に「駆動ＩＣ」と呼ぶ。
【００３２】
インタフェース回路５１は、制御信号線３１及びプロテクト信号線４１に接続される。インタフェース回路５１は、待機を指示する制御信号６１が制御信号線３１から入力された場合、集積回路５０を待機状態に移行させる。インタフェース回路５１は、集積回路５０に異常が発生したか否かを示すプロテクト信号６２をプロテクト信号線４１に出力する。
【００３３】
変調回路５２は、後段増幅部１１ｂに入力されたアナログ音声信号２１ｂを、ＰＷＭ方式又はＰＤＭ方式を用いてスイッチング信号２１ｄに変調する。スイッチング信号２１ｄは、駆動回路５３に供給される。駆動回路５３は、変調回路５２から供給されるスイッチング信号２１ｄに応答して、出力段回路５４を駆動する。駆動回路５３は、出力段回路５４が備えるＭＯＳＦＥＴ（図示省略）を制御するためのゲートドライバ回路である。出力段回路５４が駆動回路５３により駆動されることにより、スイッチング形式の出力信号２１ｅが、出力段回路５４から出力される。ローパスフィルタ５５は、出力段回路５４から供給される出力信号２１ｅをアナログ音声信号２１ｃに変換する。
【００３４】
集積回路５０は、変調回路５２及び駆動回路５３の他に、異常検出回路５６と、電圧制御回路５７とを備える。異常検出回路５６は、集積回路５０で発生した異常を検出する。電圧制御回路５７は、集積回路５０の制御端子の電圧を制御するとともに、変調回路５２及び駆動回路５３の動作を制御する。駆動ＩＣ「ＩＲＳ２０９２」において、制御端子は、ＣＳＤ端子である。
【００３５】
｛インタフェース回路５１の構成｝
図３は、インタフェース回路５１の構成を示す回路図である。図３を参照して、インタフェース回路５１に接続される集積回路５０の端子について説明する。
【００３６】
集積回路５０の周囲に記載されている番号は、駆動ＩＣ「ＩＲＳ２０９２」の端子番号を示す。図３では、ＶＡＡ端子５０１、ＧＮＤ端子５０２、ＣＳＤ端子５０３、ＶＳＳ端子５０４に接続される回路素子のみを表示し、ＩＲＳ２０９２のその他の端子の接続の表示を省略している。
【００３７】
ＶＡＡ端子５０１は、プラス側の電圧を入力するための端子であり、正電源５３１に接続される。ＧＮＤ端子５０２は、集積回路５０の基準電圧を決める端子であり、接地される。ＣＳＤ端子５０３は、集積回路５０の動作を制御する信号を入力するための制御端子である。ＶＳＳ端子５０４は、マイナスの電圧を入力するための端子であり、負電源５３２に接続される。
【００３８】
ＩＮ端子５０５は、アナログ音声信号２１ｂを入力するための端子である。ＨＯ端子５０６は、出力段回路５４が備える２つのＭＯＳＦＥＴ（図示省略）のうち、一方のＭＯＳＦＥＴのゲートに接続される。ＬＯ端子５０７は、他方のＭＯＳＦＥＴのゲートに接続される。
【００３９】
次に、インタフェース回路５１の構成を説明する。インタフェース回路５１は、制御信号入力端子５１１と、プロテクト信号出力端子５１２と、トランジスタ５１３〜５１５と、抵抗５１６〜５１９と、コンデンサ５２１〜５２５と、電解コンデンサ５２６〜５２８とを備える。
【００４０】
制御信号入力端子５１１は、制御信号線３１に接続される。制御信号入力端子５１１は、抵抗５１６を介して、トランジスタ５１３のベースに接続され、抵抗５１７を介して、トランジスタ５１４のベースに接続される。
【００４１】
トランジスタ５１３のベースは、コンデンサ５２５を介して、トランジスタ５１３のエミッタに接続される。トランジスタ５１３のエミッタは、ＧＮＤ端子５０２に接続される。トランジスタ５１３のコレクタは、ＣＳＤ端子５０３に接続される。
【００４２】
トランジスタ５１４のベースは、抵抗５１８を介してＣＳＤ端子５０３に接続され、コンデンサ５２１を介してトランジスタ５１４のエミッタに接続される。トランジスタ５１４のエミッタは、ＧＮＤ端子５０２に接続される。トランジスタ５１４のコレクタは、抵抗５１９を介してＶＡＡ端子５０１及び正電源５３１に接続される。
【００４３】
トランジスタ５１５のベースは、トランジスタ５１４のコレクタに接続され、コンデンサ５２２を介してトランジスタ５１５のエミッタに接続される。トランジスタ５１５のエミッタは、ＧＮＤ端子５０２に接続される。トランジスタ５１５のコレクタは、プロテクト信号出力端子５１２に接続される。プロテクト信号出力端子５１２は、抵抗５３０を介して、プロテクト信号線４１に接続される。
【００４４】
コンデンサ５２４及び電解コンデンサ５２６は、ＶＡＡ端子５０１とＧＮＤ端子５０２との間に並列に接続される。コンデンサ５２３及び電解コンデンサ５２７は、ＧＮＤ端子５０２とＶＳＳ端子５０４との間に並列に接続される。
【００４５】
電解コンデンサ５２８は、ＣＳＤ端子５０３とＶＳＳ端子５０４の間に接続される。
【００４６】
｛後段増幅部１１ｂの制御｝
以下、制御部１７による後段増幅部１１ｂの制御について説明する。
【００４７】
制御部１７は、制御信号線３１を介して、制御信号６１を後段増幅部１１ｂに入力することにより、後段増幅部１１ｂの動作を制御する。具体的には、制御部１７は、待機を指示する制御信号６１を後段増幅部１１ｂに入力して、集積回路５０を待機状態に移行させる。制御部１７は、動作を指示する制御信号６１を後段増幅部１１ｂに入力することにより、集積回路５０の待機状態をインタフェース回路５１に解除させる。インタフェース回路５１は、動作を指示する制御信号６１が入力されているときに集積回路５０で異常が発生した場合、異常が発生したことを示すプロテクト信号６２を生成する。
【００４８】
集積回路５０の待機状態及び動作状態について説明する。待機状態の集積回路５０では、変調回路５２が動作し、駆動回路５３が停止する。変調回路５２は、入力されるアナログ音声信号２１ｂをスイッチング信号２１ｄに変調する。しかし、駆動回路５３が停止しているため、出力段回路５４が動作せず、出力信号２１ｅが出力段回路５４から出力されない。
【００４９】
動作状態の集積回路５０では、変調回路５２及び駆動回路５３が動作する。出力段回路５４が、駆動回路５３により駆動されることにより、出力信号２１ｅをローパスフィルタ５５に出力する。この結果、フロントレフトのスピーカ（図示省略）は、アナログ音声信号２１ｃに応じて音声を出力することができる。
【００５０】
制御部１７は、フロントレフトのスピーカを使用しない場合、待機を指示する制御信号６１を後段増幅部１１ｂに出力することにより、集積回路５０を待機状態に移行させる。待機状態において、電圧制御回路５７は、駆動回路５３を停止させる。これにより、駆動回路５３が出力段回路５４の駆動を停止するため、アナログ音声信号２１ｃが後段増幅部１１ｂに入力されても、出力信号２１ｅが、出力段回路５４から出力されない。このため、フロントレフトのスピーカを使用しない場合、後段増幅部１１ｂの消費電力を削減でき、出力段回路５４からの不要輻射を削減できる。
【００５１】
制御部１７は、フロントレフトのスピーカを使用する場合、動作を指示する制御信号６１をインタフェース回路５１に入力する。インタフェース回路５１は、集積回路５０の待機状態を解除する。集積回路５０は、待機状態から動作状態に移行することが可能となる。具体的には、電圧制御回路５７が駆動回路５３を動作させることにより、駆動回路５３は、出力段回路５４の駆動を開始する。変調回路５２が待機状態から継続して動作しているため、駆動回路５３は、変調回路５２から供給されるスイッチング信号２１ｄに応答した出力段回路５４の駆動を、速やかに開始することができる。したがって、後段増幅部１１ｂは、アナログ音声信号２１ｂの増幅を速やかに開始できる。
【００５２】
｛ＣＳＤ端子５０３の電圧の変化｝
図４は、ＣＳＤ端子５０３の電圧ＶＣＳＤと、集積回路５０の動作との関係を示すグラフである。図４を参照して、電圧ＶＣＳＤは、変調回路５２及び駆動回路５３の動作のオン／オフに対応する。
【００５３】
図４において、縦軸は、電圧ＶＣＳＤを示す。横軸は、集積回路５０の動作を示す。ＶＧＮＤは、ＧＮＤ端子５０２の電圧（基準電圧）である。ＶＰは、正電源５３１の電圧である。ＶＮは、負電源５３２の電圧である。
【００５４】
電圧ＶＣＳＤがＶＮ〜Ｖｔｈ２の範囲内にある場合、集積回路５０は、変調回路５２及び駆動回路５３の動作が停止するオフ状態にある。
【００５５】
電圧ＶＣＳＤがＶｔｈ２〜Ｖｔｈ１の範囲内にある場合、集積回路５０において、変調回路５２が動作し、駆動回路５３が停止する。つまり、電圧ＶＣＳＤをＶｔｈ２〜Ｖｔｈ１の範囲の電圧（待機電圧）に制御することにより、後段増幅部１１ｂを待機状態に移行させることができる。
【００５６】
電圧ＶＣＳＤがＶｔｈ１〜ＶＰである場合、集積回路５０において、変調回路５２及び駆動回路５３の両者が動作する。つまり、電圧ＶＣＳＤが、Ｖｔｈ１〜ＶＰの範囲にある場合、集積回路５０は、動作状態にある。
【００５７】
また、異常検出回路５６が集積回路５０の異常を検出した場合、電圧制御回路５７が、電解コンデンサ５２８から電荷を引き抜くことにより、電圧ＶＣＳＤをＶＮまで低下させる。つまり、インタフェース回路５１は、トランジスタ５１４がオフとなり、電圧ＶＣＳＤがＶｔｈ２〜Ｖｔｈ１の範囲内の所定値となった場合、異常が発生したことを示すプロテクト信号６２を出力する。
【００５８】
｛インタフェース回路５１の動作｝
インタフェース回路５１は、待機を指示する制御信号６１が制御信号入力端子５１１に入力された場合、電圧ＶＣＳＤを制御する。以下、特に説明のない限り、集積回路５０の異常が検出されていない場合を説明する。
【００５９】
図５は、制御信号６１の電圧、プロテクト信号６２の電圧及び電圧ＶＣＳＤの変化を示すグラフである。時刻ｔ０において、制御部１７は、待機を指示する制御信号６１を後段増幅部１１ｂに出力する。待機を指示する制御信号６１の電圧は、ＶＨである。プロテクト信号６２の電圧は、集積回路５０で異常が発生していないことを示すＶＨである。
【００６０】
図３及び図５を参照して、制御信号６１の電圧がＶＨであるとき、トランジスタ５１３がオンされる。トランジスタ５１３がオンされることにより、ＣＳＤ端子５０３がトランジスタ５１３を介してＧＮＤ端子５０２に短絡される。この結果、電圧ＶＣＳＤは、基準電圧（ＶＧＮＤ）となる。基準電圧が、Ｖｔｈ２〜Ｖｔｈ１の範囲内であるため、集積回路５０は、変調回路５２が動作し、駆動回路５３が停止する待機状態に移行する。このように、インタフェース回路５１は、待機を指示する制御信号６１が制御部１７から入力された場合、変調回路５２を動作させ、駆動回路５３を停止させるための待機電圧をＣＳＤ端子５０３に入力する。
【００６１】
制御信号６１の電圧がＶＨであるとき、トランジスタ５１４が、トランジスタ５１３と同様にオンされる。ＶＡＡ端子５０１が、トランジスタ５１４及び抵抗５１９を介してＧＮＤ端子５０２に接続されるため、正電源５３１の電圧ＶＰが、トランジスタ５１５のベースに入力されない。この結果、トランジスタ５１５がオフされるため、プロテクト信号出力端子５１２の電圧（プロテクト信号６２の電圧）は、集積回路５０で異常が発生していないことを示すＶＨとなる。
【００６２】
したがって、待機を指示する制御信号６１がインタフェース回路５１に入力されている場合、インタフェース回路５１は、異常検出回路５６により集積回路５０の異常が検出されたとしても、集積回路５０で異常が発生したことを示すプロテクト信号６２を生成しない。ＣＳＤ端子５０３がＧＮＤ端子５０２に短絡されているため、電圧ＶＣＳＤは、集積回路５０で異常が発生しても、集積回路５０で異常が発生したことを示すＶＮに低下することがないためである。フロントレフトのスピーカを使用していないときに、異常が発生したことを示すプロテクト信号６２が後段増幅部１１ｂから出力されないため、増幅装置１００の誤作動を防止できる。
【００６３】
次に、時刻ｔ１において、制御部１７が、後段増幅部１１ｂの動作を指示する制御信号６１を制御信号入力端子５１１に入力する。動作を指示する制御信号６１の電圧は、ＶＬである。制御信号入力端子５１１の電圧がＶＬとなるため、トランジスタ５１３が、オフされる。ＣＳＤ端子５０３がＧＮＤ端子５０２に接続された状態が解除される。この結果、電圧制御回路５７の定電流源（図示省略）が、ＣＳＤ端子５０３とＶＳＳ端子５０４との間に接続された電解コンデンサ５２８に電荷を供給することが可能となる。電解コンデンサ５２８に電荷がチャージされることにより、電圧ＶＣＳＤは、ＶＰ（動作電圧）まで上昇する。電圧ＶＣＳＤがＶＰまで上昇することにより、集積回路５０は、動作状態に移行する。このように、インタフェース回路５１は、動作を指示する制御信号６１が入力された場合、ＣＳＤ端子５０３の短絡を解除する。これにより、電圧制御回路５７は、ＣＳＤ端子５０３の電圧を制御することが可能となる。
【００６４】
トランジスタ５１４のベースには、ＶＰまで上昇した電圧ＶＣＳＤが入力されるため、トランジスタ５１４のオンと、トランジスタ５１５のオフとが継続される。トランジスタ５１５が、時刻ｔ０から継続してオフの状態にあるため、プロテクト信号出力端子５１２の電圧は、異常が発生していないことを示すＶＨのままである。
【００６５】
次に、時刻ｔ２において、異常検出回路５６が集積回路５０の異常を検出したと仮定する。この場合、トランジスタ５１３のオフは継続される。電圧制御回路５７内部の定電流源は、電解コンデンサ５２８から電荷を引き抜く。電荷が電解コンデンサ５２８から引き抜かれることにより、電圧ＶＣＳＤは、時刻ｔ３に、ＶＮまで低下する。
【００６６】
電圧ＶＣＳＤがＶNまで低下することにより、トランジスタ５１４がオフされ、トランジスタ５１５のベースに、正電源５３１の電圧ＶＰが入力される。トランジスタ５１５がオンされた場合、抵抗５３０がプルダウン抵抗として機能するため、プロテクト信号出力端子５１２の電圧がＶＨから、異常が発生したことを示すＶＬに下降する。異常が発生したことを示すプロテクト信号６２が制御部１７に入力されるため、制御部１７は、後段増幅部１１ｂで異常が発生したと判断し、増幅装置１００の電源をオフする。これにより、増幅装置１００を保護することができる。
【００６７】
以上説明したように、増幅装置１００において、後段増幅部１１ｂは、待機を指示する制御信号６１が制御部１７から入力された場合、変調回路５２を動作させ、駆動回路５３による出力段回路５４の駆動を停止させる。フロントレフトのチャネルを使用しない場合、出力段回路５４が駆動しないため、消費電力及び不要輻射を削減することができる。また、動作を指示する制御信号６１が後段増幅部１１ｂに制御部１７から入力された場合、駆動回路５３は、スイッチング信号２１ｄに応答した出力段回路５４の駆動を速やかに開始することができる。
【００６８】
上記実施の形態では、変調回路５２及び駆動回路５３が集積回路５０として実装されている例を説明したが、これに限られない。変調回路５２、駆動回路５３及び出力段回路５４が集積回路５０として実装されてもよい。変調回路５２及び駆動回路５３が、集積回路５０として実装されていなくてもよい。つまり、後段増幅部１１ｂは、待機を指示する制御信号６１が制御部１７から入力された場合、変調回路５２を動作させ、駆動回路５３による出力段回路５４の駆動を停止させればよい。
【００６９】
上記実施の形態では、増幅部１１〜１６が、前段増幅部１１ａ〜１６ａと後段増幅部１１ｂ〜１６ｂとを備える例を説明したが、これに限られない。後段増幅部１１ｂ〜１６ｂが、アナログ音声信号２１ｂ〜２６ｂを非反転増幅する場合、増幅部１１〜１６は、前段増幅部１１ａ〜１６ａを備えなくてもよい。
【００７０】
上記実施の形態では、変調回路５２がＰＷＭ方式またはＰＤＭ方式によりアナログ音声信号２１ｂをスイッチング信号２１ｄに変調する例を説明したがこれに限られない。変調回路５２に供給される音声信号は、アナログ音声信号２１ｂではなく、デジタル音声信号であってもよい。すなわち、変調回路５２は、音声信号をスイッチング信号に変調する回路であればよい。
【００７１】
上記実施の形態では、増幅装置１００が、最大で５．１チャネルの音声信号を増幅することができる例を説明したが、これに限られない。増幅装置１００は、各々のチャネルに対応した音声信号をスイッチング信号に変換して増幅する複数の後段増幅部を備えていればよい。
【００７２】
上記実施の形態では、待機を指示する制御信号６１がインタフェース回路５１に入力された場合、ＣＳＤ端子５０３をＧＮＤ端子５０２に接続することにより、ＶＣＳＤを待機電圧に制御する例を説明したが、これに限られない。例えば、待機電圧を供給する電源（待機指示電源）を後段増幅部１１ｂに設けてもよい。また、待機指示電源により供給される電圧は、Ｖｔｈ２〜Ｖｔｈ１の範囲内の所定値であればよい。インタフェース回路５１は、待機を指示する制御信号６１が入力された場合、待機指示電源をＣＳＤ端子５０３に接続する。つまり、インタフェース回路５１は、待機を指示する制御信号６１が入力された場合、待機電圧をＣＳＤ端子５０３に入力すればよい。同様に、インタフェース回路５１は、動作を指示する制御信号が入力された場合、動作電圧をＣＳＤ端子５０３に維持すればよい。
【００７３】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【符号の説明】
【００７４】
１００ 増幅装置
１１〜１６  増幅部
１１ａ〜１６ａ  前段増幅部
１１ｂ〜１６ｂ  後段増幅部
２１ａ〜２６ａ，２１ｂ〜２６ｂ，２１ｃ〜２６ｃ  アナログ音声信号
２１ｄ〜２６ｄ  スイッチング信号
３１〜３４  制御信号線
４１〜４６  プロテクト信号線
５０  集積回路
５１  インタフェース回路
５２  変調回路
５３  駆動回路
５４  増幅回路
５６  異常検出回路
５７  電圧制御回路
６１  制御信号
６２  プロテクト信号
５１３〜５１５  トランジスタ
【図１】
0005464245.tif 000002
【図２】
0005464245.tif 000003
【図３】
0005464245.tif 000004
【図４】
0005464245.tif 000005
【図５】
0005464245.tif 000006