(57)【特許請求の範囲】
【請求項１】
複数の走査線にそれぞれ接続された複数の画素列を有するとともに、第１の端子がデータ線に結合され、第２の端子が保持キャパシタの第１の端子および液晶キャパシタの第１の端子に接続されたトランジスタを画素毎に有し、保持キャパシタの第２の端子と液晶キャパシタの第２の端子とが、下部基板の共通電極と上部基板の共通電極とにそれぞれ結合された液晶表示パネルを駆動する方法であって、
前記液晶表示パネルの第１の走査線の画素列によって表示しようとする目標階調レベルに対応する第１の原画素データを受け取る工程と、
前記液晶表示パネルの前記第１の走査線の隣の第２の走査線の画素列によって表示しようとする目標階調レベルに対応する第２の原画素データを受け取る工程と、
前記第１の原画素データに対応する第１の原画素電圧の平均値と、前記第２の原画素データに対応する第２の原画素電圧の平均値との間の差を決定する工程と、
前記決定した差と、前記第２の走査線の画素列の全画素の保持キャパシタの静電容量と液晶キャパシタの静電容量との和に基づいて、補正電圧を決定する工程と、
前記補正電圧に少なくとも部分的に基づいて、前記第２の走査線の対象画素によって表示しようとする前記目標階調レベルに対応する前記第２の原画素電圧を調節する工程と、
前記データ線に接続されたデータドライバによって、前記調節された第２の原画素電圧を前記対象画素に印加して前記目標階調レベルを表示する工程と、
を含み、
前記補正電圧は、さらに、前記対象画素の前記液晶表示パネル上における位置に基づいて決定され、
隣り合う画素列における原画素電圧の平均値間の差の絶対値が同一である時は、ｍ及びｎは正の整数であって、ｍはｎよりも小さいとすると、前記液晶表示パネルのｍ番目の走査線の対象画素に対する補正電圧の大きさは、前記液晶表示パネルｎ番目の走査線の対象画素に相当する補正電圧の大きさよりも小さくされ、ここで、前記ｍ番目の走査線の前記データドライバからの距離は、前記ｎ番目の走査線の前記データドライバからの距離よりも短く、
前記第２の原画素データに対応する第２の原画素電圧の平均値が、前記第１の原画素データに対応する第１の原画素電圧の平均値よりも低い時は、前記調節された第２の原画素電圧は、前記対象画素に対する第２の原画素電圧と補正電圧との差に応じて決定され、
前記第２の原画素データに対応する第２の原画素電圧の平均値が、前記第１の原画素データに対応する第１の原画素電圧の平均値よりも高い時は、前記調節された第２の原画素電圧は、前記対象画素に対する第２の原画素電圧と補正電圧との和に応じて決定される、
ことを特徴とする方法。
【請求項２】
複数の走査線にそれぞれ接続された複数の画素列を有するとともに、第１の端子がデータ線に結合され、第２の端子が保持キャパシタの第１の端子および液晶キャパシタの第１の端子に接続されたトランジスタを画素毎に有し、保持キャパシタの第２の端子と液晶キャパシタの第２の端子とが、下部基板の共通電極と上部基板の共通電極とにそれぞれ結合された液晶表示パネルと、
前記複数の走査線に接続され、前記複数の画素列を画素列毎に走査する走査ドライバと、
第１の画素列の全画素の原画素データに対応する原画素電圧の平均値と、前記第１の画素列の隣の第２の画素列の全画素の原画素データに対応する原画素電圧の平均値との間の絶対差と、前記第２の画素列の全画素の保持キャパシタの静電容量と液晶キャパシタの静電容量との和に基づいて補正電圧を決定し、前記第２の画素列の対象画素の原画素電圧および前記補正電圧に基づいて前記対象画素への調節された画素電圧を決定し、前記調節された画素電圧に対応する調節された画素データを出力するタイミングコントローラと、
前記調節された画素データに基づいて、前記調節された画素電圧を前記対象画素に出力するデータドライバと、
を備え、
前記補正電圧は、さらに、前記対象画素の前記液晶表示パネル上における位置に基づいて決定され、
隣り合う画素列における原画素電圧の平均値間の差の絶対値が同一である時は、ｍ及びｎは正の整数であって、ｍはｎよりも小さいとすると、前記タイミングコントローラは、前記液晶表示パネルのｍ番目の画素列の対象画素に対する補正電圧の大きさを、前記液晶表示パネルｎ番目の列の対象画素に相当する補正電圧の大きさよりも小さくし、ここで、前記ｍ番目の走査線の前記データドライバからの距離は、前記ｎ番目の走査線の前記データドライバからの距離よりも短く、
前記第２の画素列の全画素の原画素電圧の平均値が、前記第１の画素列の全画素の原画素電圧の平均値よりも低い時は、前記タイミングコントローラは、前記対象画素に対する原画素電圧と補正電圧との差に応じて、前記調節された画素電圧を決定し、
前記第２の画素列の全画素の原画素電圧の平均値が、前記第１の画素列の全画素の原画素電圧の平均値よりも高い時は、前記タイミングコントローラは、前記対象画素に対する原画素電圧と補正電圧との和に応じて、前記調節された画素電圧を決定する、
ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して液晶表示装置（ＬＣＤ）およびその駆動方法に関し、特にクロストークを抑制できるＬＣＤおよびその駆動方法に関する。
【背景技術】
【０００２】
ＬＣＤ技術の分野では、ＬＣＤパネルに表示される画像の質が、画素の共通電極における電圧のオフセットから生じるクロストーク現象によって、悪影響を受けることがある。クロストーク現象の作用を例示するため、従来のＬＣＤによって表示しようとする画像の一例を示す図１Ａ（従来技術）を考察する。図１Ｂおよび１Ｃ（従来技術）は、図１Ａの画像の領域１０および領域２０における画素によって表示されるはずの階調レベルを示している。図１Ｄ（従来技術）は、従来のＬＣＤによって実際に表示された画像を示している。図１Ｄに見られるように、表示された画像の領域１２１および領域１２２の表示された階調レベルは、表示されるはずであった階調レベルに正確に一致していない。図１Ｄにしめす表示された階調レベルの質低下は、クロストーク現象によるものである。
【０００３】
図２（従来技術）は、ＬＣＤの画素を表す回路図である。図２に示すように、画素は、トランジスタ２１０、保持キャパシタＣｓｔ、液晶キャパシタＣＬＣを含んでいる。トランジスタ２１０は、データ線２４０に結合された第１の端子と、保持キャパシタＣｓｔの第１の端子および液晶キャパシタＣＬＣの第１の端子のそれぞれに接続された第２の端子とを有している。保持キャパシタＣｓｔの第２の端子と液晶キャパシタＣＬＣの第２の端子とは、下部基板の共通電極２２０と上部基板の共通電極２３０（つまり、透明電極（ＩＴＯ））とにそれぞれ結合されている。寄生キャパシタがデータ線と共通電極との間に形成されており、寄生キャパシタＣｘｄがデータ線２４０と共通電極２２０との間に形成され、寄生キャパシタＣｘｕがデータ線２５０と共通電極２３０との間に形成されている。これらの寄生キャパシタの形成は、クロストーク現象の発生の一因となる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
具体的に言うと、寄生キャパシタＣｘｄの第１の端子および寄生キャパシタＣｘｕの第１の端子における電圧が変動した時などのように、データ線２４０およびデータ線２５０に電圧の変動が生じた時、寄生キャパシタＣｘｄの第２の端子および寄生キャパシタＣｘｕの第２の端子における電圧レベル（つまり、共通電極２２０および共通電極２１０における共通電圧のレベル）が、これとともに変動する。その結果、トランジスタ２１０がオンした際、保持キャパシタＣｓｔおよび液晶キャパシタＣＬＣに保持された電圧がオフセットされるため、画素によって実際に表示される階調レベルは、所望の階調レベルに対して相違する。例えば、図１Ａの画像を表示しようとする場合、ＬＣＤはその代わりに図１Ｄの画像を形成し得る。図１Ｄに示すように、領域１２１および領域１２２は、図１Ａの画像のものとは異なる明るさレベルおよび色調を有しているため、画質は悪い。このような画質の低下は、いわゆるクロストーク現象の結果である。
【課題を解決するための手段】
【０００５】
本発明の実施形態では、ＬＣＤシステムが、共通電極における電圧のいかなるオフセットをも補償する方法で画素に印加される電圧を調節することにより、クロストーク現象に対処している。この補償の仕組みによれば、液晶分子によって認識される電圧が、画素に求められる階調レベルを示す電圧に、より密に一致する。本発明の実施形態によれば、概して、隣り合う画素列における画素の原画素データ（つまり、画素によって表示しようとする目標階調レベル）に相当する原画素電圧の平均値が相互に異なる時、ＬＣＤシステムは画素列の画素のそれぞれの画素電圧を調節し、クロストーク現象によって生じた共通電極の電圧のオフセットを補償する。
本明細書は、複数の走査線にそれぞれ接続された複数の画素列を有するとともに、第１の端子がデータ線に結合され、第２の端子が保持キャパシタの第１の端子および液晶キャパシタの第１の端子に接続されたトランジスタを画素毎に有し、保持キャパシタの第２の端子と液晶キャパシタの第２の端子とが、下部基板の共通電極と上部基板の共通電極とにそれぞれ結合された液晶表示パネルを駆動する方法を開示する。この方法は、前記液晶表示パネルの第１の走査線の画素列によって表示しようとする目標階調レベルに対応する第１の原画素データを受け取る工程と、前記液晶表示パネルの前記第１の走査線の隣の第２の走査線の画素列によって表示しようとする目標階調レベルに対応する第２の原画素データを受け取る工程と、前記第１の原画素データに対応する第１の原画素電圧の平均値と、前記第２の原画素データに対応する第２の原画素電圧の平均値との間の差を決定する工程と、前記決定した差と、前記第２の走査線の画素列の全画素の保持キャパシタの静電容量と液晶キャパシタの静電容量との和に基づいて、補正電圧を決定する工程と、前記補正電圧に少なくとも部分的に基づいて、前記第２の走査線の対象画素によって表示しようとする前記目標階調レベルに対応する前記第２の原画素電圧を調節する工程と、前記データ線に接続されたデータドライバによって、前記調節された第２の原画素電圧を前記対象画素に印加して前記目標階調レベルを表示する工程とを含む。前記補正電圧は、さらに、前記対象画素の前記液晶表示パネル上における位置に基づいて決定される。
隣り合う画素列における原画素電圧の平均値間の差の絶対値が同一である時は、ｍ及びｎは正の整数であって、ｍはｎよりも小さいとすると、前記液晶表示パネルのｍ番目の走査線の対象画素に対する補正電圧の大きさは、前記液晶表示パネルｎ番目の走査線の対象画素に相当する補正電圧の大きさよりも小さくされる。ここで、前記ｍ番目の走査線の前記データドライバからの距離は、前記ｎ番目の走査線の前記データドライバからの距離よりも短いものとする。前記第２の原画素データに対応する第２の原画素電圧の平均値が、前記第１の原画素データに対応する第１の原画素電圧の平均値よりも低い時は、前記調節された第２の原画素電圧は、前記対象画素に対する第２の原画素電圧と補正電圧との差に応じて決定される。前記第２の原画素データに対応する第２の原画素電圧の平均値が、前記第１の原画素データに対応する第１の原画素電圧の平均値よりも高い時は、前記調節された第２の原画素電圧は、前記対象画素に対する第２の原画素電圧と補正電圧との和に応じて決定される。
本明細書はまた、液晶表示装置を開示する。この液晶表示装置は、複数の走査線にそれぞれ接続された複数の画素列を有するとともに、第１の端子がデータ線に結合され、第２の端子が保持キャパシタの第１の端子および液晶キャパシタの第１の端子に接続されたトランジスタを画素毎に有し、保持キャパシタの第２の端子と液晶キャパシタの第２の端子とが、下部基板の共通電極と上部基板の共通電極とにそれぞれ結合された液晶表示パネルと、前記複数の走査線に接続され、前記複数の画素列を画素列毎に走査する走査ドライバと、前記第１の画素列の全画素の原画素データに対応する原画素電圧の平均値と、前記第２の画素列の全画素の原画素データに対応する原画素電圧の平均値との間の絶対差と、前記第２の画素列の全画素の保持キャパシタの静電容量と液晶キャパシタの静電容量との和に基づいて補正電圧を決定し、前記第２の画素列の対象画素の原画素電圧および前記補正電圧に基づいて前記対象画素への調節された画素電圧を決定し、前記調節された画素電圧に対応する調節された画素データを出力するタイミングコントローラと、前記調節された画素データに基づいて、前記調節された画素電圧を前記対象画素に出力するデータドライバと、を備える。前記補正電圧は、さらに、前記対象画素の前記液晶表示パネル上における位置に基づいて決定される。
隣り合う画素列における原画素電圧の平均値間の差の絶対値が同一である時は、ｍ及びｎは正の整数であって、ｍはｎよりも小さいとすると、前記タイミングコントローラは、前記液晶表示パネルのｍ番目の画素列の対象画素に対する補正電圧の大きさを、前記液晶表示パネルｎ番目の列の対象画素に相当する補正電圧の大きさよりも小さくする。ここで、前記ｍ番目の走査線の前記データドライバからの距離は、前記ｎ番目の走査線の前記データドライバからの距離よりも短いものとする。前記第２の画素列の全画素の原画素電圧の平均値が、前記第１の画素列の全画素の原画素電圧の平均値よりも低い時は、前記タイミングコントローラは、前記対象画素に対する原画素電圧と補正電圧との差に応じて、前記調節された画素電圧を決定する。前記第２の画素列の全画素の原画素電圧の平均値が、前記第１の画素列の全画素の原画素電圧の平均値よりも高い時は、前記タイミングコントローラは、前記対象画素に対する原画素電圧と補正電圧との和に応じて、前記調節された画素電圧を決定する。
【図面の簡単な説明】
【０００６】
【図１Ａ】従来のＬＣＤによって表示しようとする画像の一例を示している（従来技術）。
【図１Ｂ】領域１０において表示される画素の階調レベルを示している（従来技術）。
【図１Ｃ】領域２０において表示される画素の階調レベルを示している（従来技術）。
【図１Ｄ】従来のＬＣＤによって実際に表示された画像を示している（従来技術）。
【図２】ＬＣＤの一画素の回路図である（従来技術）。
【図３】本発明の実施形態による典型的なＬＣＤシステムを示すブロック図である。
【図４】本発明の別の実施形態による典型的なＬＣＤシステムを示すブロック図である。
【図５】本発明の実施形態による、図４のＬＣＤの典型的な駆動方法を示すフローチャートである。
【図６Ａ】本発明の一例による、タイミングコントローラ４１０に入力された原画素データを示している。
【図６Ｂ】図６Ａの原画素データに相当する原画素電圧が図４の各画素に直接入力された際の第１のデータ線Ｄｔ（１）、第２のデータ線Ｄｔ（２）、共通電圧Ｖｃｏｍの電圧変動の波形を示している。
【図７Ａ】本発明の一例による、対象画素のトランジスタが作動し、共通電圧が正しいレベルよりも高い時の、正および負の原画素電圧Ｖｉ２と共通電圧との関係を図示している。
【図７Ｂ】本発明の一例による、対象画素のトランジスタが作動し、共通電圧のレベルが正しいレベルよりも低い時の、正および負の原画素電圧Ｖｉ２と共通電圧との関係を図示している。
【図８Ａ】本発明の一例による、ＬＣＤパネルの典型的な参照表に相当する補正電圧指数と補正電圧との関係をそれぞれ示している。
【図８Ｂ】本発明の一例による、図８Ａのパネルと異なるＬＣＤパネルの典型的な参照表に相当する補正電圧指数と補正電圧との関係をそれぞれ示している。
【図９】本発明の一例による、図４のデータドライバから出力された駆動電圧と階調レベルとの関係、駆動電圧からフィードスルー電圧を減じることにより得られた原画素電圧と階調レベルとの関係を示している。
【図１０】本発明の実施形態による典型的なＬＣＤシステムのブロック図を示している。
【図１１】本発明の一実施形態による典型的なＬＣＤシステムの概略図を示している。
【図１２】本発明の別の実施形態による典型的なＬＣＤシステムである。
【図１３】図１２のシステムで使用され得るガンマ発生回路の典型的な実施形態である。
【図１４】図１２のシステムで使用され得るガンマ発生回路の別の典型的な実施形態である。
【発明を実施するための形態】
【０００７】
図３は、本発明の実施形態によるＬＣＤシステム３００を示すブロック図である。ＬＣＤシステム３００は、タイミングコントローラ３１０、データドライバ３２０、走査ドライバ３３０、ＬＣＤパネル３４０、データ線３５１、３５２、走査線３６１、３６２を含んでいる。ＬＣＤパネル３４０は、画素３４１、３４２、３４３、３４４を含んでいる。
【０００８】
画素３４１は、走査線３６１およびデータ線３５１に電気的に接続されている。画素３４２は、走査線３６２およびデータ線３５１に電気的に接続されている。画素３４３は、走査線３６１およびデータ線３５２に電気的に接続されている。画素３４４は、走査線３６２およびデータ線３５２に電気的に接続されている。走査ドライバ３３０は、画素３４１〜３４４を制御する。
【０００９】
例示として、タイミングコントローラ３１０は、画素３４１〜３４４によって表示しようとする目標階調レベルに相当する原画素データＤ１〜Ｄ４（図示せず）を受け取る。本例では、画素３４１、３４３は、走査線３６１（つまり、第１の画素列）上にあり、画素３４２、３４４は走査線３６２（つまり、第１の画素列の隣りの第２の画素列）上にある。タイミングコントローラ３１０は、原画素データＤ１〜Ｄ４に基づいて調節された画素データＤ１’〜Ｄ４’（図示せず）を出力する。データドライバ３２０は調節された画素データＤ１’〜Ｄ４’を受け取り、Ｄ１’およびＤ４’に相当する調節された画素電圧Ｖ１’〜Ｖ４’（図示せず）を画素３４１〜３４４にそれぞれ出力する。
【００１０】
本例では、原画素データＤ１、Ｄ２は相互に異なり、原画素データＤ３、Ｄ４は略同一である。原画素データＤ１、Ｄ２が相互に異なり、原画素データＤ３、Ｄ４が略同一である時、走査線３６１に位置する画素３４１、３４３によって表示しようとする原画素データＤ１、Ｄ３に相当する原画素電圧の平均値は、走査線３６２に位置する画素３４２、３４４によって表示しようとする原画素データＤ２、Ｄ４に相当する原画素電圧の平均値と異なる。その結果、以下により詳細に説明するようなクロストーク現象が発生し得る。クロストーク現象に対処するため、タイミングコントローラ３１０は、調節された画素データＤ１’、Ｄ２’が相互に異なり、調節された画素データＤ３’、Ｄ４’が相互に異なるように原画素データＤ１〜Ｄ４を調節する。これにより、共通電圧のオフセットを補償でき、クロストーク現象による画質の低下を改善し得る。
【００１１】
本発明の実施形態において、図３をなお参照すると、原画素データＤ１〜Ｄ４はそれぞれが画素３４１〜３４４によって表示しようとする階調レベルである。しかし、タイミングコントローラ３１０は、原画素データＤ１〜Ｄ４をデータドライバ３２０に直接出力せず、初めにクロストーク現象を補償するために原画素データＤ１〜Ｄ４を調節し、その後調節された画素データＤ１’〜Ｄ４’をデータドライバ３２０に出力する。データドライバ３２０は、調節された画素データＤ１’〜Ｄ４’に相当する調節された画素電圧を画素３４１〜３４４に出力する。
【００１２】
図４は、本発明の別の実施形態によるＬＣＤシステムのブロック図である。図４では、ＬＣＤシステムは、タイミングコントローラ４１０、データドライバ４２０、走査ドライバ４３０、ＬＣＤパネル４４０、データ線Ｄｔ（１）〜Ｄｔ（Ｎ）、走査線Ｓｃ（１）〜Ｓｃ（Ｍ）を含み、ここで、ＭおよびＮは、走査線の総数およびデータ線の総数にそれぞれ相当する１より大きい正の整数である。図４に示すように、ＬＣＤパネル４４０は、それぞれが多数の画素を含む多数の画素列を含んでいる。
【００１３】
図５は、本発明の実施形態による図４のＬＣＤシステムの典型的な駆動方法を示すフローチャートである。本実施形態の駆動方法は、調節された画素電圧を対象画素に出力するように適応されている。本実施形態の駆動方法の一例を、ＬＣＤパネル４４０の第２の走査線Ｓｃ（２）に電気的に接続された画素列４６０における典型的な対象画素４６１を参照して説明する。
【００１４】
図５に示すように、工程５１０では、タイミングコントローラ４１０は、第１の走査線Ｓｃ（１）上の各画素によって表示しようとする階調レベル（つまり、画素列４５０の各画素によって表示しようとする目標階調レベル）に対応する複数の原画素データＤｉ１（図示せず）を受け取るとともに、走査線Ｓｃ（２）上の各画素によって表示しようとする階調レベル（つまり、画素列４６０の各画素によって表示しようとする目標階調レベル）に対応する複数の原画素データＤｉ２（図示せず）を受け取る。
【００１５】
工程５２０では、タイミングコントローラ４１０は、原画素データＤｉ１に対応する原画素電圧Ｖｉ１（図示せず）の平均値と、原画素データＤｉ２に対応する原画素電圧Ｖｉ２（図示せず）の平均値との間の差の絶対値に基づいて、補正電圧指数Ｉｄｘ（図示せず）を決定する。例えば、各画素列が１９２０個の画素を含む場合、ある画素列の全画素の原画素電圧の和を１９２０で割り、その画素列の原画素電圧の平均値を得る。２つの画素列の平均電圧間の差の絶対値がこのように算出され、差の絶対値に対応する補正電圧指数Ｉｄｘが得られる。
【００１６】
工程５３０では、タイミングコントローラ４１０は、参照表Ｔｒ（図示せず）を参照し、補正電圧指数Ｉｄｘに対応する補正電圧Ｖａ（図示せず）を得る。次に、工程５４０で、タイミングコントローラ４１０は、対象画素４６１の原画素電圧Ｖｉ２および補正電圧Ｖａに基づき、調節された画素電圧Ｖｏを決定する。データドライバ４２０は、調節された画素電圧Ｖｏを対象画素４６１に出力する。
【００１７】
本実施形態の駆動方法は、ＬＣＤシステムのクロストーク現象を低減し得る。クロストーク現象の原因および本実施形態の駆動方法の原理を、以下の限定されない一例において説明する。本例では、ＬＣＤパネルは列反転ＬＣＤであり、原画素データは０〜２５５の階調レベルであり、０〜２５５の正の階調レベル（以下、＋０〜＋２５５とする）に対応する正の原画素電圧は６Ｖから１２Ｖまでであり、０〜２５５の負の階調レベル（以下、−０〜−２５５とする）に対応する負の原画素電圧は６Ｖから０Ｖまでであり、共通電圧Ｖｃｏｍ（つまり、共通電極の電圧）（図示せず）のレベルは６Ｖである。
【００１８】
図６Ａは、本実施形態において、タイミングコントローラ４１０に入力される原画素データの一例を示している。原画素データに対応する画素電圧は、括弧書きによって示されている。図６Ａに示すように、画素列４５０に対する原画素データＤｉ１は、階調レベルが交互に＋２５５又は−０となっており、それぞれに対応する原画素電圧Ｖｉ１は、１２Ｖ又は６Ｖとなる。画素列４６０に対する原画素データＤｉ２は、階調レベルが交互に＋０又は−２５５になっており、それぞれに対応する原画素電圧Ｖｉ２は、６Ｖ又は０Ｖのとなる。
【００１９】
図６Ｂは、図６Ａの原画素データに対応する原画素電圧が、図４の各画素に直接入力された際の第１のデータ線Ｄｔ（１）、第２のデータ線Ｄｔ（２）、共通電圧Ｖｃｏｍの電圧変動の波形を示している。図６Ｂにおいて、曲線６１０は第１のデータ線Ｄｔ（１）における電圧波形を表示し、曲線６２０は第２のデータ線Ｄｔ（２）における電圧波形を表示し、曲線６３０は共通電極の共通電圧Ｖｃｏｍの電圧波形を表している。
【００２０】
図６Ａおよび図６Ｂに示すように、各データ線は、時間間隔Ｔａにおいて、原画素データＤｉ１のそれぞれに対応する原画素電圧Ｖｉ１を、画素列４５０に直接送ると考える。この場合、各データ線の電圧は、６Ｖから１２Ｖまで増大するか、あるいは、０Ｖから６Ｖまで増大する。例えば、図６Ｂに示すように、時間間隔Ｔａ１において、曲線６１０は６Ｖから１２Ｖまで増大し、曲線６２０は０Ｖから６Ｖまで増大する。つまり、時間間隔Ｔａ１において、データ線Ｄｔ（１）の電圧は、階調レベル＋２５５の原画素データＤｉ１に対応する画素電圧であり、データ線Ｄｔ（２）の電圧は、階調レベル−０の原画素データＤｉ１に相当する画素電圧である。
【００２１】
図２に示すように、寄生キャパシタＣｘｄ、Ｃｘｕは、各データ線と、下部基板２２０および上部基板２３０の共通電極との間に形成されている。キャパシタは一般に、２つの端子の間で電圧を保持する性質を有している。このため、寄生キャパシタの一方の端子における電圧（つまり、データ線の電圧）が上方にまたは下方に変動すると、寄生キャパシタの他方の端子における電圧（つまり、共通電極の共通電圧のレベル）についても、それとともに上方にまたは下方に変動する。このように、各データ線の電圧は、下部基板および上部基板の共通電圧のレベルに影響を及ぼす。
【００２２】
時間間隔Ｔａ１では、各データ線の電圧は６Ｖから１２Ｖまで増大するか、または０Ｖから６Ｖまで増大する。つまり、画素列４５０における原画素電圧の平均値は６Ｖよりも大きく、９Ｖに等しいと考えられる。このため、概して、各データ線の電圧が変動した際、時間間隔Ｔａの時間間隔Ｔａ１と時間間隔Ｔａ２との間の接続部において、共通電極の共通電圧Ｖｃｏｍのレベルは、曲線６３０に示すように、６Ｖよりも高く、９Ｖに近い値となる。
【００２３】
同様に、時間間隔Ｔｂでは、各データ線は、原画素データＤｉ２に対応する原画素電圧Ｖｉ２を、画素列４６０の各画素に出力する。図６Ａに示すように、原画素データＤｉ２は、階調レベルが＋０と−２５５とで交互になっている。このため、各データ線の電圧は１２Ｖから６Ｖまで低下するか、あるいは、６Ｖから０Ｖまで低下する。つまり、時間間隔Ｔｂでは、全データ線における原画素電圧の平均値は６Ｖよりも小さく、３Ｖであると考えられる。例えば、曲線６１０に示すように、時間間隔Ｔｂでは、データ線Ｄｔ（１）の電圧は、階調レベル＋０に対応する原画素電圧であり、６Ｖに等しい。曲線６２０に示すように、時間間隔Ｔｂでは、データ線Ｄｔ（２）の電圧は、階調レベル−２５５に対応する原画素電圧であり、０Ｖに等しい。このため、全体として、曲線６３０に示すように、各データ線の電圧が変化した際の時間間隔Ｔｂの時間間隔Ｔｂ１と時間間隔Ｔｂ２との間の接続部では、共通電極の共通電圧Ｖｃｏｍのレベルが影響を受け、これにより６Ｖよりも小さくなり３Ｖに近くなる。
【００２４】
一般に、共通電極２２０、２３０は、いずれも外部の共通電圧源に電気的に接続されている。このため、共通電圧Ｖｃｏｍのレベルがオフセットされた時、外部の共通電圧源は共通電圧Ｖｃｏｍを調節して正しいレベルに戻すことができる。このため、曲線６３０に示すように、共通電圧Ｖｃｏｍのレベルは、時間間隔Ｔａの時間間隔Ｔａ２の後期、および時間間隔Ｔｂの時間間隔Ｔｂ２の後期で、６Ｖに戻る。
【００２５】
図６Ｂに示すように、時間間隔Ｔａにおける全データ線の原画素電圧Ｖｉ１の平均値は、時間間隔Ｔｂにおける全データ線の原画素電圧Ｖｉ２の平均値よりも大きい。このため、共通電圧Ｖｃｏｍのレベルは、６Ｖよりも高いレベルから６Ｖよりも低いレベルに変化する。例えば、共通電圧Ｖｃｏｍのレベルは、画素列４５０の原画素データＤｉ１に対応する約９Ｖの画素電圧平均値から、画素列４６０の原画素データＤｉ２に対応する約３Ｖの画素電圧平均値にオフセットされる。
【００２６】
このように、隣り合う画素列４５０、４６０に対して受け取った原画素データに対応する原画素電圧の平均値が同一でない場合、共通電圧のレベルがオフセットされる。この結果、原画素データに対応する原画素電圧が各画素に直接入力される場合、共通電圧は６Ｖの正しいレベルに維持することができない。本例からさらにわかるように、時間間隔Ｔａから時間間隔Ｔｂまでの共通電圧Ｖｃｏｍのオフセットは、隣り合う画素列４５０、４６０の原画素データに対応する原画素電圧の平均値間の差の絶対値に関係している。
【００２７】
さらに説明すると、図２の画素回路において、例えば、画素のトランジスタ２１０がオンし、共通電圧Ｖｃｏｍのレベルが正しくない場合、保持キャパシタＣｓｔおよび液晶キャパシタＣＬＣに保持された電圧は、目標の階調レベルに相当する所定の値ではなくなる。このため、画素は、目標の階調レベルを表示できない。
【００２８】
本実施形態の駆動方法を、図７Ａおよび図７Ｂを参照して詳細にさらに説明する。図７Ａは、対象画素４６１のトランジスタが作動し、共通電圧Ｖｃｏｍが６Ｖの正しいレベルよりも高い場合の、正および負の原画素電圧Ｖｉ２と共通電圧Ｖｃｏｍとの関係を示す概略図である。
【００２９】
一例として、タイミングコントローラ４１０が、＋２５５の正の階調レベルに対応する画素データをデータドライバ４２０に出力した場合、データドライバ４２０から出力される画素電圧は１２Ｖとなる。共通電圧Ｖｃｏｍが６Ｖの正しいレベルである場合、対象画素４６１の保持キャパシタおよび液晶キャパシタに保持される電圧は６Ｖである。したがって、対象画素４６１の液晶分子は、保持キャパシタに保持された６Ｖの電圧を感知し、対象画素４６１は２５５の階調レベルの明るさを表示する。
【００３０】
しかし、共通電圧Ｖｃｏｍがクロストーク現象により上方にオフセットされた（例えば、図７Ａに示すように、共通電圧Ｖｃｏｍが７Ｖにオフセットされた）時、タイミングコントローラ４１０が＋２５５の正の階調レベルに相当する画素データをなお出力し、データドライバ４２０が１２Ｖの画素電圧をなお出力した場合、対象画素４６１の保持キャパシタおよび液晶キャパシタに保持される電圧は５Ｖのみである。したがって、液晶分子に実際に印加される電圧は、＋２５５の階調レベルに対応する電圧よりも低い５Ｖのみであるため、対象画素４６１によって表示される明るさは＋２５５の階調レベルよりも低くなる。このため、共通電圧Ｖｃｏｍが正の方向にオフセットされ、対象画素の原画素データが正の階調レベルである時、原画素データに対応する画素電圧はより高く調節される必要がある。この調節の結果として、キャパシタＣｓｔ、ＣＬＣにかけての電圧は約６Ｖとなる。
【００３１】
一方、タイミングコントローラ４１０が負の階調レベルに対応する画素データ（例えば、−２５５のレベルの画素データ）をデータドライバ４２０に出力した場合、データドライバ４２０から出力される画素電圧は０Ｖである。同様に、共通電圧Ｖｃｏｍが６Ｖの正しいレベルである時、画素４６１の保持キャパシタおよび液晶キャパシタに保持される電圧は６Ｖである。つまり、画素４６１の液晶分子は６Ｖの電圧を感知する。このため、画素４６１は、−２５５の階調レベルに相当する明るさを表示する。
【００３２】
しかし、共通電圧Ｖｃｏｍが、クロストーク現象により、上方に、例えば７Ｖにオフセットされた時、タイミングコントローラ４１０が−２５５の負の階調レベルに相当する画素データをなお出力し、データドライバ４２０が０Ｖの画素電圧をなお出力した場合、保持キャパシタおよび液晶キャパシタに保持される電圧は７Ｖである。このため、液晶分子に実際に印加される電圧は、−２５５の階調レベルに相当する電圧を上回る７Ｖである。これにより、対象画素４６１によって表示される明るさは、負の階調レベル−２５５よりも高くなる。このため、共通電圧Ｖｃｏｍが正の方向にオフセットされ、対象画素の原画素データが負の階調レベルである時、原画素データに対応する画素電圧はより高く調節される必要がある（例えば、０Ｖではなく１Ｖ）。そのように調節することによって、調節された画素電圧と共通電圧との間の電圧は、目標の階調レベルに相当する画素電圧（つまり、６Ｖ）に近くなる。
【００３３】
原画素電圧Ｖｉ２の平均値が、原画素電圧Ｖｉ１の平均値よりも高い時、共通電圧Ｖｃｏｍのレベルは上方にオフセットする。そして、このオフセットの程度は、原画素電圧Ｖｉ１の平均値とＶｉ２の平均値の間の差の絶対値に関係している。このため、原画素電圧Ｖｉ２の平均値が原画素電圧Ｖｉ１の平均値よりも高い時は、原画素データＤｉ２に対応する原画素電圧Ｖｉ２に、補正電圧Ｖａ（つまり、これは、原画素電圧Ｖｉ１、Ｖｉ２の平均値間の差の絶対値に相当する）に加算し、調節された画素電圧Ｖｏを生成することによって、画素は所望の階調レベルを表示することが可能となる。
【００３４】
このため、本発明の実施形態に従い、図５を再度参照すると、工程５２０において、タイミングコントローラ４１０は、原画素電圧Ｖｉ１、Ｖｉ２の平均値間の差の絶対値を算出し、それに基づいて補正電圧指数Ｉｄｘを決定する。次に、工程５３０において、タイミングコントローラ４１０は参照表Ｔｒを参照し、補正電圧指数Ｉｄｘに相当する補正電圧Ｖａを得る。従って、補正電圧Ｖａは、原画素データＤｉ２、Ｄｉ１に対応する原画素電圧の平均値間の差の絶対値に関係している。つまり、補正電圧Ｖａは、時間間隔Ｔａ、Ｔｂにおける共通電圧Ｖｃｏｍのオフセットの量に関係している。次に、工程５４０において、タイミングコントローラ４１０は、対象画素４６１の原画素電圧Ｖｉ２と補正電圧Ｖａとの和を算出することにより、調節された画素電圧Ｖｏを生成する。データドライバ４２０は、調節された画素電圧Ｖｏを出力し、共通電圧Ｖｃｏｍの上方へのオフセットを補償する。
【００３５】
図７Ｂは、対象画素４６１のトランジスタが作動し、共通電圧Ｖｃｏｍのレベルが６Ｖの正しいレベルよりも低い時の、正および負の原画素電圧Ｖｉ２と共通電圧Ｖｃｏｍとの関係を示す概略図である。
【００３６】
図７Ａとは反対に、共通電圧Ｖｃｏｍのレベルがクロストーク現象によって下方にオフセットしている時（図７Ｂに示すように、共通電圧Ｖｃｏｍのレベルが５Ｖにオフセットされていると考える）、タイミングコントローラ４１０が＋２５５の正の階調レベルに対応する画素データを直接出力し、データドライバ４２０が１２Ｖの画素電圧をなお出力した場合、液晶分子に実際に印加される電圧は、＋２５５の正の階調レベルに対応する電圧よりも高くなる。このため、対象画素によって表示される明るさは、２５５の階調レベルよりも高くなる。したがって、共通電圧Ｖｃｏｍが下方にオフセットし、対象画素の原画素データが正の階調レベルを有する時、原画素データに対応する画素電圧は、より低くなるように調節される必要がある。その結果、調節された画素データに対応する調節された画素電圧と共通電圧との間の電圧は６Ｖに近くなる。
【００３７】
図７Ｂをなお参照すると、共通電圧Ｖｃｏｍが５Ｖへと下方にオフセットしている時、タイミングコントローラ４１０が−２５５の負の階調レベルに対応する画素データを出力し、データドライバ４２０がこれに従い０Ｖの画素電圧を出力した場合、保持キャパシタおよび液晶キャパシタに保持される電圧は５Ｖとなる。このため、液晶分子に実際に印加される電圧は、−２５５の階調レベルに相当する６Ｖの電圧よりも低い５Ｖとなり、これにより、対象画素４６１によって表示される明るさは２５５の階調レベルよりも低くなる。したがって、共通電圧Ｖｃｏｍが下方にオフセットし、対象画素の原画素データが負の階調レベルである時、原画素データに対応する画素電圧はより低くなるように調節されなければならない。これにより、調節された画素電圧と共通電圧との間の電圧は６Ｖに近くなる。
【００３８】
原画素電圧Ｖｉ２の平均値が、原画素電圧Ｖｉ１の平均値よりも低い時、共通電圧Ｖｃｏｍは下方にオフセットする。そして、このオフセットの程度は、原画素電圧Ｖｉ１の平均値とＶｉ２の平均値の間の差の絶対値に関係している。このため、原画素電圧Ｖｉ２の平均値が原画素電圧Ｖｉ１の平均値よりも低い時、タイミングコントローラ４１０は、原画素データＤｉ２に対応する原画素電圧Ｖｉ２から補正電圧Ｖａを減じ、調節された画素電圧Ｖｏを得る（工程５４０に示すように）。これに応じ、データドライバ４２０は調節された画素電圧Ｖｏ（原画素電圧Ｖｉ２よりも低い）を出力し、共通電圧Ｖｃｏｍのオフセットを補償する。
【００３９】
簡潔に述べると、画素列４５０、４６０に対する原画素データＤｉ１、Ｄｉ２によって共通電圧Ｖｃｏｍが上昇する場合、本実施形態の駆動方法は、対象画素の原画素データが正の極性であるのか負の極性であるのかに関係なく、原画素電圧Ｄｉ２に補正電圧Ｖａを加算する。また、画素列４５０、４６０に対する原画素データＤｉ１、Ｄｉ２によって共通電圧Ｖｃｏｍが低下する場合、本実施形態の駆動方法は、対象画素の原画素データが正の極性であるのか負の極性であるのかに関係なく、原画素電圧Ｄｉ２から補正電圧Ｖａを減じる。
【００４０】
上述のように、補正電圧Ｖａは、クロストーク現象による共通電圧Ｖｃｏｍのオフセットの量に関係している。対象画素４６１が調節後の画素電圧Ｖｏを受け取った時、対象画素４６１の保持キャパシタＣｓｔおよび液晶キャパシタＣＬＣに保持される電圧は、データ線に印加された調節後の画素電圧とオフセットした共通電圧Ｖｃｏｍとの間の電圧となる。調節により、キャパシタＣｓｔ、ＣＬＣによって保持された電圧は、調節がなされない従来の駆動方法と比較して、対象画素４６１が正または負の階調レベルのそれぞれを表示するのに求められる電圧により近くなる。
【００４１】
上述の実施形態などのような一実施形態によれば、参照表Ｔｒは、隣り合う画素列における原画素電圧の平均値間の差の絶対値に対応する補正電圧指数Ｉｄｘと補正電圧Ｖａとの関係を記録している。補正電圧指数Ｉｄｘは、補正電圧Ｖａに実質的に正比例している。補正電圧指数が第１の範囲にある時、補正電圧は第１の範囲に対応する第２の範囲にある。本実施形態では、参照表Ｔｒにおける各補正電圧指数と補正電圧との関係は、特定のＬＣＤパネルに対する実験的計測によって得られ得る。または、参照表Ｔｒの値は、代表的なＬＣＤパネルの計測に基づいたものでもよく、補外法、補間法、またはこれらの組み合わせによって決定したものでもよい。
【００４２】
図８Ａおよび８Ｂは、本発明の一例による２つの異なるＬＣＤパネルの参照表に対応する、補正電圧指数Ｉｄｘと補正電圧Ｖａとの関係をそれぞれ示している。図８Ａおよび図８Ｂでは、横軸は補正電圧指数（ボルト（Ｖ））を表し、縦軸は補正電圧（ミリボルト（ｍＶ））を表している。本例では、図８Ａおよび８Ｂのグラフは、２つのＬＣＤパネルの実験的計測によって得られたものでる。
【００４３】
図８Ａおよび８Ｂに示すように、補正電圧指数Ｉｄｘは、補正電圧Ｖａに実質的に正比例している。つまり、隣り合う画素列における原画素電圧の平均値間の差の絶対値が増大すると、原画素データの調節する必要のある量もまた増大することになり、一部の実施形態では正比例して増大する。図８Ａに示すように、例えば、補正電圧指数Ｉｄｘが１Ｖから２Ｖまでである時、補正電圧Ｖａは１２５ｍＶから２４０ｍＶまでである。
【００４４】
一部の実施形態では、タイミングコントローラ４１０は、ＬＣＤパネル４４０の列の番号に基づいて、複数の表のなかから１つを参照表Ｔｒとして選択してもよい。一般に、ＬＣＤパネルの下部に位置するＬＣＤパネルの画素列は、クロストーク現象の影響を最も多大に受ける。その結果、隣り合う画素列における原画素電圧の平均値間の差の絶対値が同一である（つまり、補正電圧指数が同一である）時、ＬＣＤパネルの下部に位置する画素列の共通電圧のオフセットはより大きくなる。このため、同一の補正電圧指数については、パネル４４０の下部に位置する対象画素に必要とされる電圧調節量は、パネル４４０の別の部分の画素に必要とされる電圧調節量よりも大きい。
【００４５】
例えば、本発明の一実施形態では、タイミングコントローラ４１０は、３つの候補となる参照表から選択し得る。第１の表は、対象画素がＬＣＤパネルの走査線Ｓｃ（１）〜Ｓｃ（Ｍ／３）のうち１つに電気的に接続された画素である場合に、参照表Ｔｒ１として選択され、第２の表は、対象画素がＬＣＤパネルの走査線Ｓｃ（Ｍ／３＋１）〜Ｓｃ（２Ｍ／３）のうち１つに電気的に接続された画素である場合に参照表Ｔｒ２として選択され、第３の表は、対象画素がＬＣＤパネルの走査線Ｓｃ（２Ｍ／３＋１）〜Ｓｃ（Ｍ）のうち１つに電気的に接続された画素である場合に、参照表Ｔｒ３として選択され、ここでＭはＬＣＤパネルの画素列の総数である。第１の表で特定の補正電圧指数に対応する補正電圧は、第２の表でその補正電圧指数に対応する補正電圧よりも小さい。同様に、第２の表でその補正電圧指数に対応する補正電圧は、第３の表でその補正電圧指数に相当する補正電圧よりも小さい。
【００４６】
また、互いに異なる画素列に対応付けて参照表を作ることも可能である。１９２０×１０８０の解像度を有するＬＣＤパネルを一例として挙げると、１０８０画素列の第１の部分（例えば、６４列）に対応する参照表を作ってもよく、対応する参照表を持たない他の画素列の補正電圧は、ＬＣＤパネルにかけての液晶キャパシタの変動の既知の参照表および一般の知識に従った補間法又は補外法によって得ることができる。
【００４７】
また、図８Ａおよび８Ｂの例に示すように、補正電圧指数Ｉｄｘは、補正電圧Ｖａに対して一定の関係を有している（例えば、実質的に正比例する）。このため、補正電圧指数と補正電圧との関係を表す一般方程式を得ることができる。これにより、参照表を用いる代わりに、補正電圧指数を決定し、その後適切な方程式を用いることにより、ある画素に対応する補正電圧を得ることができる。
【００４８】
以上に説明した実施形態では、タイミングコントローラ４１０は、画素列４５０、４６０の原画素データに対応する平均値間の差の絶対値に基づいて、画素４６１の原画素データの補正電圧Ｖａを決定する。別の実施形態では、タイミングコントローラ４１０は、異なるパラメータまたは追加のパラメータに基づいて補正電圧Ｖａを決定してもよい。例えば、一実施形態では、タイミングコントローラ４１０は参照表Ｔｒ’（図示せず）を参照し、補正電圧指数と、対象画素４６１が位置する画素列４６０の等価静電容量の和との両方に基づいて、補正電圧Ｖａを得てもよい。
【００４９】
このような実施形態では、参照表Ｔｒ’は、等価静電容量と、補正電圧Ｖａと、隣り合う画素列における原画素電圧の平均値間の差の絶対値との関係を記録している。本実施形態では、参照表Ｔｒ’は、実験的計測によって得られる。他の実施形態では、参照表Ｔｒ’の値は、代表的なＬＣＤパネルの計測に基づいたものでもよく、補外法、補間法、またはこれらの組み合わせにより決定してもよい。
【００５０】
本実施形態による等価静電容量を追加して参照する理由を、以下の例で説明する。図２を参照すると、共通電極２２０、２３０は、共通電圧源（図示せず）に外部で接続されている。このため、共通電圧Ｖｃｏｍがオフセットされると、外部で接続された共通電圧源は、共通電圧Ｖｃｏｍを調節して正しいレベルに戻そうとする。しかし、共通電極の等価ＲＣの作用が増大すると、共通電圧源が共通電圧Ｖｃｏｍを正しいレベルに戻す時間が同様に増大する。つまり、対象画素４６１が位置する画素列４６０の等価静電容量が増大すると、共通電圧Ｖｃｏｍはよりゆっくりと正しいレベルに戻される。これを補償するために、タイミングコントローラ４１０は参照表Ｔｒ’を参照し、画素列４６０の等価静電容量と対応する画素列４５０、４６０の補正電圧指数Ｉｄｘとの両方に基づいた対象画素４６１に対する補正電圧Ｖａを得る。本例では、画素列４６０の等価静電容量は、参照表Ｔｒ’の補正電圧に正比例する。また、参照表Ｔｒ’の各補正電圧指数と補正電圧との関係は、実験的計測によって得られるものであってもよい。または、参照表Ｔｒ’の値は、代表的なＬＣＤパネルの計測に基づいたものでもよく、補外法、補間法、またはこれらの組み合わせによって得られたものでもよい。
【００５１】
本例では、画素列４６０における等価静電容量の和とは、画素列４６０の全画素の保持キャパシタＣｓｔの静電容量と液晶キャパシタＣＬＣの静電容量との和である。画素列４６０において、全画素の保持キャパシタＣｓｔの静電容量は一定であり、各画素の液晶キャパシタＣＬＣの静電容量は各画素の液晶分子に印加された電圧に対応する。本実施形態では、タイミングコントローラ４１０は、画素列４６０の各画素の原画素データに従って、各画素の液晶キャパシタＣＬＣの静電容量を決定する。図６Ａの画素列４６０の原画素データＤｉ２を一例に挙げると、＋２５５の階調レベルを有する原画素データに対応する液晶キャパシタＣＬＣの静電容量は０．５ピコファラド（ｐＦ）であり、＋０の階調レベルを有する原画素データに対応する液晶キャパシタの静電容量は０．３ｐＦである。タイミングコントローラ４１０は、画素列４６０の各画素の保持キャパシタＣｓｔの静電容量と液晶キャパシタＣＬＣの静電容量を合計し、画素列４６０の等価静電容量を得る。
【００５２】
簡潔に言うと、以上に説明した実施形態では、タイミングコントローラ４１０は、隣り合う画素列における画素の原画素データに対応する原画素電圧の平均値間の差の絶対値を算出することにより補正電圧指数を決定するとともに、対象画素が位置する画素列の各画素の保持キャパシタＣｓｔの静電容量と原画素データに対応する液晶キャパシタＣＬＣの静電容量に従って、対象画素が位置する画素列の等価静電容量を求め、補正電圧指数および等価静電容量に基づいて参照表Ｔｒ’を参照し、対象画素に対する補正電圧を得る。本実施形態では、タイミングコントローラ４１０は、対象画素の原画素電圧に補正電圧を加算するか、または対象画素の原画素電圧から補正電圧を減じて、先に説明した方法と同一の方法で、対象画素の調節された画素電圧を得る。
【００５３】
上述の他の実施形態と同様に、タイミングコントローラ４１０は、対象画素が位置するＬＣＤパネル４４０の列の番号に従って、多数の表のうちの１つを参照表Ｔｒ’として選択してもよい。
【００５４】
一部の実施形態では、他の現象が対象画素に供給される実際の電圧に影響を及ぼすことがある。一例として、データ線を対象画素に物理的に接続したことにより生じるフィードスルー作用が、各データ線によって出力される実際の電圧に影響を及ぼすことがある。例えば、対象画素に印加された実際の電圧は、実際には、データドライバ３２０によって出力された電圧よりも小さいことがある。共通電圧Ｖｃｏｍのオフセット量はデータ線の電圧に関係するため、フィードスルー作用は、クロストーク現象による共通電圧Ｖｃｏｍのオフセット量にも影響を及ぼす。このため、各画素の原画素データに対応する原画素電圧を、以下に説明する有効画素電圧、即ち、上述の実施形態において各画素の原画素データに応じてデータドライバ４２０が出力する電圧から、各画素の原画素データに対応するフィードスルー電圧を減じることにより得られる有効画素電圧とするとよい。それにより、フィードスルー作用についても、調節された出力電圧Ｖｏを決定する際に考慮される。
【００５５】
一例として、図９は、図４のデータドライバ４２０から出力された駆動電圧と、階調レベルと、駆動電圧からフィードスルー電圧を減じることにより得られた原画素電圧との関係を示している。図９において、横軸は階調レベルを表し、縦軸は電圧を表している。図９では、曲線９０１は、様々な階調レベルとデータドライバ３２０から出力される駆動電圧との関係を示しており、曲線９０２は、各階調レベルと、駆動電圧から各階調レベルに対応するフィードスルー電圧を減じることにより得られた有効画素電圧との関係を示している。共通電圧Ｖｃｏｍは、曲線９０２に基づいて決定される。曲線９０２のように変換された有効画素電圧は、画素回路の保持キャパシタＣｓｔおよび液晶キャパシタＣＬＣに実際に印加される電圧である。本発明の一部の実施形態では、曲線９０２に示すように画素の原画素データから得られた有効画素電圧は、各画素の原画素データに相当する原画素電圧として用いられることが好ましい。このため、得られた補正電圧は、共通電圧の実際のオフセットにより近くなることができる。
【００５６】
上述の実施形態では、画素列４６０に位置する対象画素４６１について駆動方法を説明した。ＬＣＤパネル４４０の他の画素についての駆動方法は、画素４６１についてのものと同一であるため、その詳細な説明は省略する。
【００５７】
図１０は、本発明の実施形態による典型的なＬＣＤシステムのブロック図を示しており、Ｎ番目の画素列における調節された画素データの決定方法を一例として図示している。原画素データが読み込まれた後、原画素データに対応する有効画素電圧が変換ユニット１１１を介して得られ、その有効画素電圧がラインバッファ１１４に保持される。また、原画素データに対応する原画素電圧が変換ユニット１１２を介して得られ、原画素データに対応する液晶キャパシタの静電容量が変換ユニット１１３を介して得られる。その後、加算器１１５およびバッファメモリセル１１６によって、Ｎ番目の画素列の全画素電圧の和が算出される。また、バッファメモリセル１１７には、（Ｎ−１）番目の画素列（つまり、前の画素列）の全画素電圧の和が保持されている。そして、加算器１１８およびバッファメモリセル１１９によって、Ｎ番目の画素列における等価静電容量の和が算出される。補正画素電圧発生ユニット１３１は、これらの値を入力して対応する補正電圧を決定するものであり、Ｎ番目の画素列の全画素電圧の和と（Ｎ−１）番目の画素列の全画素電圧の和との間の差の絶対値と、Ｎ番目の画素列の等価静電容量の和に基づいて、参照表１３２を参照することにより補正電圧を得る。次に、調節画素電圧発生ユニット１３３は、ラインバッファ１１４に保持された有効画素電圧を読み込み、補正電圧をさらに調節した画素電圧を得る。その後、変換ユニット１３４は、調節された画素電圧を、調節された画素データとして変換する。
【００５８】
各データ線の電圧が変化した際、ＬＣＤの共通電極の共通電圧は影響を受け、これによりオフセットされる。各データ線が画素列に画素電圧を出力した際、共通電圧のオフセットは、この画素列と隣の前の画素列における原画素データに対応する原画素電圧の平均値間の差の絶対値に関係している。
また、外部共通電圧源は、走査された画素列における等価静電容量の和に関係する速度で、共通電圧をオフセットレベルから正しいレベルに補正する。そのことから、本発明の実施形態によるＬＣＤでは、前記した差の絶対値と、等価静電容量の和の両者に基づいて参照表から補正電圧を決定し、共通電圧のオフセットが効果的に補償されることができるように、補正電圧に基づいて原画素データを調節する。これにより、各画素の液晶キャパシタおよび保持キャパシタに保持される電圧は、各画素によって表示しようとする目標階調レベル（つまり、原画素データが必要とする電圧）を満たすことができ、ＬＣＤのクロストーク現象は効果的に低減できる。
【００５９】
本発明の別の実施形態では、図１１に示すように、ＬＣＤシステムは、クロストーク現象によって生じた共通電極の電圧オフセットを補償するためのガンマ発生回路を含み得る。図１１のガンマ発生器は、各端部が可変電圧源７１０、７１１にそれぞれ接続された一連の抵抗列を含んでいる。この実施形態において、可変電圧源７１０は、補正電圧、補償電圧Ｖｃｏｍｐｅｎｓａｔｅ、基準電圧Ｖｒｅｆに基づいて、一連の抵抗列の一端に調節された電圧を供給する。可変電圧源７１１は、補正電圧、補償電圧Ｖｃｏｍｐｅｎｓａｔｅ、接地電位に基づいて、一連の抵抗列の他端に調節された電圧を供給する。一部の実施形態では、補正電圧、補償電圧Ｖｃｏｍｐｅｎｓａｔｅは、上述の方法で（つまり、隣り合う画素列における平均電圧間の差に基づいて）作られる。図１１に示すように、ガンマ発生器は、ガンマ電圧ＧＭＡ１〜ＧＭＡ１０をデータドライバ（例えば、図１２のデータドライバ８０３）に供給する。ガンマ電圧に基づき、データドライバは、相当する画素電圧を発生させる。このようにして、補正電圧に基づいて可変電圧源７１０、７１１を調節すると、クロストーク現象により生じた共通電極の電圧オフセットを補償することになる。
【００６０】
図１２は、本発明の別の実施形態による典型的なＬＣＤシステムを示している。ここで、ＬＣＤシステムは、図２に示したものと同様の画素回路を有する複数の画素を有するＬＣＤパネル８０３を含んでいる。複数のデータドライバ８０３は、ビデオ源（不図示）からの画像データ信号およびプリント回路基板８０１に位置するガンマ発生器８０５からの複数のガンマ電圧ＧＭＡ１〜ＧＭＡ１０に従って、複数の画素に駆動電圧信号を供給する。プリント回路基板８０１には、パネル８０２の上部基板または下部基板の共通電極に定電圧を供給する電圧電源として機能するＶＣＯＭバッファがある。本実施形態では、信号ＶＡが共通電極の変動に基づいて生成され、ガンマ発生器に入力として供給される。一部の実施形態では、信号ＶＡは、上部基板上の共通電極からのフィードバック信号ＶＣＯＭであり得る。他の実施形態では、信号ＶＡは、下部基板上の共通電極からのフィードバック信号ＶＳＴである。図１２の例に示すように、信号ＶＡはバッファとして機能する演算増幅器８０６と、低域フィルタとして機能する抵抗器８０７とを通過し、その後ガンマ発生器８０５に入力として供給される。
【００６１】
図１３および図１４は、図１２のガンマ発生器８０５の２つの典型的な回路をそれぞれ示している。図１３のガンマ発生器は、基準電圧源ＶＲＥＦおよび接地電位にそれぞれ接続された端部を有する一連の抵抗列を含んでいる。本例では、ガンマ発生器は、１０のガンマ電圧ＧＭＡ１〜ＧＭＡ１０を供給する１０個の接続点を含んでいる。図１３および図１４に示すように、ＧＭＡ１〜ＧＭＡ５は正の極性の階調レベルに相当し、ＧＭＡ６〜ＧＭＡ１０は負の極性の階調レベルに相当する。複数の抵抗器Ｒの各抵抗は、所望のガンマ電圧に基づいて選択され得るものであり、ガンマ発生器が実装される特定の適用により、同一の値であることもあり、異なる値であることもある。フィードバック信号ＶＡはそれぞれ、複数のキャパシタＣを介して接続点のそれぞれに連結されている。
【００６２】
図１４のガンマ発生器は、ガンマ電圧ＧＭＡ１、ＧＭＡ５、ＧＭＡ６、ＧＭＡ１０を供給する接続点がキャパシタＣを介してフィードバック信号ＶＡに連結されていないことを除き、図１３のものと同様である。本実施形態では、純黒／純白の階調レベル用のガンマ電圧、ＧＭＡ１、ＧＭＡ５、ＧＭＡ６、ＧＭＡ１０はフィードバック信号ＶＡに基づいて調節されないため、純黒階調レベルおよび純白階調レベルはフィードバック信号によって影響されない。
【００６３】
他の実施形態では、図１３および図１４のガンマ発生器の抵抗ストリングの端部の一方または両方が、図１１に示したものと同様の方法で調節可能な電圧源（固定電圧源ＶＲＥＦおよび接地ではなく）に結合されて、クロストーク現象の補償に柔軟性を追加してもよい。
【００６４】
本発明は、例により、好適な実施形態の観点から説明したが、本発明はこれに限定されないことが理解されるものとする。逆に、種々の変形例および同様の構成および手順が含まれることを意図するものであり、このため、添付の請求項の範囲はこのような変形例および同様の構成および手順をすべて含むように最も広い解釈がなされるべきである。
【符号の説明】
【００６５】
１０、２０：領域
１１１、１１２、１１３：変換ユニット
１１４：ラインバッファ
１１５：加算器
１１６、１１７、１１９：バッファメモリセル
１１８：加算器
１２１、１２２：領域
１３１：補正画素電圧発生ユニット
１３２：参照表
１３３：調節された画素電圧の発生ユニット
１３４：変換ユニット
２１０：トランジスタ
２２０、２３０：共通電極
２４０、２５０：データ線
３００：ＬＣＤシステム
３１０：タイミングコントローラ
３２０：データドライバ
３３０：走査ドライバ
３４０：ＬＣＤパネル
３４１、３４２、３４３、３４４：画素
３５１、３５２：データ線
３６１、３６２：走査線
４１０：タイミングコントローラ
４２０：データドライバ
４３０：走査ドライバ
４４０：ＬＣＤパネル
４５０、４６０：画素列
４６１：対象画素
６１０、６２０、６３０：曲線
７１０、７１１：可変電圧源
８０１：プリント回路基板
８０２：ＬＣＤパネル
８０３：データドライバ
８０４：ＶＣＯＭバッファ
８０５：ガンマ発生器
８０６：演算増幅器
８０７：抵抗器
９０１、９０２：曲線
Ｃｘｄ、Ｃｘｕ：寄生キャパシタ
Ｃｓｔ：保持キャパシタ
ＣＬＣ：液晶キャパシタ
Ｄｉ１、Ｄｉ２：原画素データ
Ｔａ：時間間隔
Ｔａ１、Ｔａ２：時間間隔
Ｔｂ：時間間隔
Ｔｂ１、Ｔｂ２：時間間隔
ＧＭＡ１〜ＧＭＡ１０：ガンマ電圧
ＶＡ：信号
Ｒ：抵抗器
Ｃ：キャパシタ
Ｖｒｅｆ：基準電圧
ＶＲＥＦ：基準電圧源
Ｓｃ（１）〜Ｓｃ（Ｍ）：第１の走査線
Ｄｔ（１）〜Ｄｔ（Ｎ）：第１のデータ線
【図１Ａ】
0005416999.tif 000002
【図１Ｂ】
0005416999.tif 000003
【図１Ｃ】
0005416999.tif 000004
【図１Ｄ】
0005416999.tif 000005
【図２】
0005416999.tif 000006
【図３】
0005416999.tif 000007
【図４】
0005416999.tif 000008
【図５】
0005416999.tif 000009
【図６Ａ】
0005416999.tif 000010
【図６Ｂ】
0005416999.tif 000011
【図７Ａ】
0005416999.tif 000012
【図７Ｂ】
0005416999.tif 000013
【図８Ａ】
0005416999.tif 000014
【図８Ｂ】
0005416999.tif 000015
【図９】
0005416999.tif 000016
【図１０】
0005416999.tif 000017
【図１１】
0005416999.tif 000018
【図１２】
0005416999.tif 000019
【図１３】
0005416999.tif 000020
【図１４】
0005416999.tif 000021