(57)【特許請求の範囲】
【請求項１】
複数のデータ線を各々が含む複数のデータ線群と、
各々のデータ線に対応して配置される電気光学素子と、
前記データ線群に対応して設けられ、シングルエンド形式の画像信号に応じたデータ信号を当該データ線群の前記データ線に供給する２つの駆動回路と、前記２つの駆動回路の間に配置されて前記データ信号を中継する信号中継部と、が直列に接続されるデータ線駆動回路と、
前記データ線駆動回路に対応して設けられ、入力される差動形式の画像信号を前記シングルエンド形式の画像信号に変換したうえで対応する前記データ線駆動回路へ供給する変換回路と、
前記差動形式の画像信号を他の基板に転送する差動信号転送部と、を具備する第１基板と、
前記データ線群と、前記電気光学素子と、前記データ線駆動回路と、前記変換回路と、を具備する第２基板と、
を有し、
制御回路から出力される前記差動形式の画像信号が、前記第１基板に実装される第１配線基板に設けられる第１画像信号線を介して前記第１基板の前記変換回路および前記差動信号転送部に入力されるとともに、前記差動信号転送部から前記第１基板および前記第２基板に実装される第２配線基板に設けられる第２画像信号線を介して前記第２基板の前記変換回路に入力される、
電気光学装置。
【請求項２】
前記第１基板の複数の前記変換回路は、前記第１画像信号線に対して並列に接続され、前記第２基板の複数の前記変換回路は、前記第２画像信号線に対して並列に接続される、
請求項１に記載の電気光学装置。
【請求項３】
前記データ線駆動回路の前記信号中継部は、前段の前記駆動回路から転送された前記データ信号の波形を整形し、次段の前記駆動回路に転送する、
請求項１に記載の電気光学装置。
【請求項４】
請求項１から請求項３の何れかに記載の電気光学装置を具備した電子機器。
【請求項５】
複数のデータ線を各々が含む複数のデータ線群と、各々のデータ線に対応して配置される電気光学素子と、前記データ線群に対応して設けられ、シングルエンド形式の画像信号に応じたデータ信号を当該データ線群の前記データ線に供給するデータ線駆動回路と、を具備する第１基板および第２基板を有する電気光学装置の駆動方法であって、
前記データ線駆動回路は、前記データ信号を対応する前記データ線群の前記データ線に供給する２つの駆動回路と、前記２つの駆動回路の間に配置されて前記データ信号を中継する信号中継部と、が直列に接続される構成を有し、
前記第１基板に設けられる変換回路が、制御回路から出力される差動形式の画像信号を前記第１基板に実装される第１配線基板に設けられる第１画像信号線を介して入力し、前記差動形式の画像信号を前記シングルエンド形式の画像信号に変換したうえで対応する前記第１基板の前記データ線駆動回路へ供給し、
前記第１基板に設けられる差動信号転送部が、前記制御回路から出力される前記差動形式の画像信号を入力し、前記第１基板および前記第２基板に実装される第２配線基板に設けられる第２画像信号線を介して前記第２基板の変換回路に供給し、
前記第２基板の変換回路が、前記差動形式の画像信号を前記シングルエンド形式の画像信号に変換したうえで対応する前記第２基板の前記データ線駆動回路へ供給する、
電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子を用いた電気光学装置、電子機器および電気光学装置の駆動方法に関する。
【背景技術】
【０００２】
従来、直列に接続された複数のデータ線駆動回路を液晶などの電気光学素子の駆動に利用する電気光学装置が各種提案されている。例えば、特許文献１の液晶表示装置においては、複数のデータ線駆動回路の各々は直列に接続（カスケード接続）されるとともに、伝送される信号の波形を整形するためのバッファ回路が複数のデータ線駆動回路の各々の間に介在する。制御回路から出力される差動形式の画像データ信号（例えばＬＶＤＳ信号からなる画像信号）は差動レシーバにてシングルエンド形式の画像信号（例えばＣＭＯＳ信号からなる画像信号）に変換されたうえで各データ線駆動回路に順次転送される。
【特許文献１】特開２００５―２８４２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１においては、各データ線駆動回路の各々の間にはシングルエンド形式の画像信号を伝送するための伝送線路が設けられるが、これらの伝送線路はガラスなどで形成された基板上に設けられるために抵抗値が高い。このため、複数のデータ線駆動回路の各々の間にバッファ回路を介在させても、各データ線駆動回路に伝送される信号が遅延するという問題があった。
以上の事情に鑑みて、本発明は、電気光学素子の駆動に用いられる回路に伝送される信号の遅延を抑制するという課題の解決を目的としている。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る電気光学装置は、複数のデータ線を各々が含む複数のデータ線群と、各々のデータ線に対応して配置される電気光学素子と、データ線群に対応して設けられ、シングルエンド形式の画像信号に応じたデータ信号を当該データ線群のデータ線に供給する複数の駆動回路と、駆動回路の間に配置されてデータ信号を中継する信号中継部と、が直列に接続されるデータ線駆動回路と、データ線駆動回路に対応して設けられ、入力される差動形式の画像信号をシングルエンド形式の画像信号に変換したうえで対応するデータ線駆動回路へ供給する変換回路と、差動形式の画像信号を他の基板に転送する差動信号転送部と、を具備する第１基板と、データ線群と、電気光学素子と、データ線駆動回路と、変換回路と、を具備する第２基板と、を有し、制御回路から出力される差動形式の画像信号が、第１基板に実装される第１配線基板に設けられる第１画像信号線を介して第１基板の変換回路および差動信号転送部に入力されるとともに、差動信号転送部から第１基板および第２基板に実装される第２配線基板に設けられる第２画像信号線を介して第２基板の変換回路に入力される。
【０００５】
この態様によれば、複数のデータ線駆動回路の各々は、当該データ線駆動回路に対応する変換回路からシングルエンド形式の画像信号の供給を受けるから、各データ線駆動回路の各々の間にシングルエンド形式の画像信号を伝送するための伝送線路を設ける必要は無い。すなわち、複数のデータ線駆動回路が直列に接続される態様に比べて、各データ線駆動回路に伝送される信号が遅延することを抑制できる。
【０００６】
また、画像信号線はフレキシブルプリント基板（Flexible Printed Circuit）などに設けられるから、理想的な伝送線路上で高速かつ信頼性の高いデータ伝送が可能である。また、複数のデータ線駆動回路が直列に接続される態様に比べて、各データ線駆動回路に伝送される信号が遅延することを抑制できるという利点がある。
【０００８】
また、第１基板には差動信号転送部が設けられるから、第２基板の変換回路に供給される差動形式の画像信号の波形に鈍りが発生することを抑制できるという利点がある。
【００１１】
また、本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成する構成の画像形成装置（印刷装置）においては、像担持体を露光する手段（いわゆる露光ヘッド）として本発明の電気光学装置を採用することもできる。
【００１６】
次に、本発明に係る電気光学装置の駆動方法は、複数のデータ線を各々が含む複数のデータ線群と、各々のデータ線に対応して配置される電気光学素子と、データ線群に対応して設けられ、シングルエンド形式の画像信号に応じたデータ信号を当該データ線群のデータ線に供給するデータ線駆動回路と、を具備する第１基板および第２基板を有する電気光学装置の駆動方法であって、第１基板に設けられる変換回路が、制御回路から出力される差動形式の画像信号を第１基板に実装される第１配線基板に設けられる第１画像信号線を介して入力し、差動形式の画像信号をシングルエンド形式の画像信号に変換したうえで対応する第１基板のデータ線駆動回路へ供給し、第１基板に設けられる差動信号転送部が、制御回路から出力される差動形式の画像信号を入力し、第１基板および第２基板に実装される第２配線基板に設けられる第２画像信号線を介して第２基板の変換回路に供給し、第２基板の変換回路が、差動形式の画像信号をシングルエンド形式の画像信号に変換したうえで対応する第２基板のデータ線駆動回路へ供給する。
【発明を実施するための最良の形態】
【００１７】
＜Ａ：第１実施形態＞
図１は、本実施形態に係る電気光学装置１０の構成を示すブロック図である。この電気光学装置１０は、画像を表示するための手段として各種の電子機器に採用される装置であり、複数の画素回路Ｐが面状に配列された画素アレイ部１００と、各画素回路Ｐを駆動する走査線駆動回路２０およびデータ線駆動回路３０ａ、３０ｂ、３０ｃと、制御回路４０とを有する。本実施形態においては、図１に示すように、画素アレイ部１００と走査線駆動回路２０とデータ線駆動回路３０ａ、３０ｂ、３０ｃとはガラスで形成される基板１１上に配置される。走査線駆動回路２０およびデータ線駆動回路３０ａ、３０ｂ、３０ｃは基板１１上に形成される複数の薄膜トランジスタで構成される（いわゆるシステム・オン・グラス（ＳＯＧ）方式）。
【００１８】
図１に示すように、画素アレイ部１００には、Ｘ方向に延在するｍ本の走査線１０２と、Ｘ方向に直交するＹ方向に延在する３ｎ本のデータ線１０４とが設けられる（ｍおよびｎは自然数）。各画素回路Ｐは、走査線１０２とデータ線１０４との交差に対応する位置に配置される。従って、これらの画素回路Ｐは縦ｍ行×横３ｎ列のマトリクス状に配列する。各画素回路Ｐは、間隔をあけて対向する画素電極および対向電極と両者間の液晶とで構成される液晶素子を含む。
【００１９】
走査線駆動回路２０は、ｍ本の走査線１０２の各々を順次選択（複数の画素回路Ｐを行単位で選択）する回路である。
【００２０】
図１に示すように、本実施形態においては、３ｎ本のデータ線１０４は、ｎ本のデータ線１０４を各々が含む３つのデータ線群Ｕ１、Ｕ２、Ｕ３に区分される。データ線群Ｕ１は、左から数えて１、２、・・・、ｎ番目のデータ線１０４から構成される。データ線群Ｕ２は、左から数えてｎ＋１、ｎ＋２、・・・、２ｎ番目のデータ線１０４から構成される。データ線群Ｕ３は、左から数えて２ｎ＋１、２ｎ＋２、・・・、３ｎ番目のデータ線１０４から構成される。本実施形態においては、データ線群Ｕ１〜Ｕ３の各々に対応してデータ線駆動回路３０ａ、３０ｂ、３０ｃが設けられる。データ線駆動回路３０ａはデータ線群Ｕ１に対応し、データ線駆動回路３０ｂはデータ線群Ｕ２に対応し、データ線駆動回路３０ｃは、データ線群Ｕ３に対応するという具合である。
【００２１】
データ線駆動回路３０ａ、３０ｂ、３０ｃは、当該データ線駆動回路３０に対応するデータ線群Ｕの各データ線１０４にデータ信号ｄを供給する。例えばデータ線駆動回路３０ａは、データ線群Ｕ１における各データ線１０４にデータ信号ｄを供給する。図１に示すように、第ｊ列目（１≦ｊ≦３ｎ）のデータ線１０４に供給されるデータ信号ｄをｄｊと表記する。第ｊ列目のデータ線１０４に供給されるデータ信号ｄｊは、走査線駆動回路２０が選択した走査線１０２に対応する１行分の３ｎ個の画素回路Ｐのうち当該データ線１０４に接続された画素回路Ｐの階調に応じて電圧値が指定された信号である。
【００２２】
図１に示すように、基板１１上には、データ線駆動回路３０ａ、３０ｂ、３０ｃの各々に対応する変換回路５０ａ、５０ｂ、５０ｃが配置される。変換回路５０ａはデータ線駆動回路３０ａに対応し、変換回路５０ｂはデータ線駆動回路３０ｂに対応し、変換回路５０ｃはデータ線駆動回路３０ｃに対応するという具合である。
【００２３】
制御回路４０は、画像信号ＤＬおよび制御信号ＣLを出力する。画像信号Ｄは、各画素回路Ｐの階調を時分割で指定する信号である。制御信号Ｃは、各データ線駆動回路３０の動作を制御する信号である（例えばスタートパルス信号やクロック信号など）。本実施形態においては、制御回路４０が出力する画像信号ＤＬおよび制御信号ＣLは差動形式の信号である（例えばＬＶＤＳ（Low Voltage Differential Signal）信号）。差動形式の信号とは、２つの信号の電位差で信号レベルが決定される信号である。
【００２４】
制御回路４０が出力する差動形式の画像信号ＤＬおよび制御信号ＣLは、差動信号伝送線路６０を介して変換回路５０ａ、５０ｂ、５０ｃに供給される。差動信号伝送線路６０は、基板１１に実装されるフレキシブルプリント基板（Flexible Printed Circuit、以下「ＦＰＣ」という）７０に設けられる。図１に示すように、変換回路５０ａ、５０ｂ、５０ｃは、ＦＰＣ７０上の差動信号伝送線路６０に対して並列に接続される。
【００２５】
変換回路５０ａ、５０ｂ、５０ｃは、差動信号伝送線路６０から供給される差動形式の画像信号ＤＬおよび制御信号ＣLをシングルエンド形式の画像信号ＤＳおよび制御信号ＣＳに変換したうえで対応するデータ線駆動回路３０へ供給する。シングルエンド形式の信号とは、基準電位（例えば接地電位０Ｖ）に対する信号の電圧レベルで信号のハイレベルおよびローレベルが決まる信号（例えばＣＭＯＳ信号）である。
【００２６】
図２は、データ線駆動回路３０ａの詳細な構成を示すブロック図である。データ線駆動回路３０ａ、３０ｂ、３０ｃは同一の構成であるから、ここでは、データ線駆動回路３０ａを例にして説明する。図２に示すように、データ線駆動回路３０ａは、ｎ個の出力回路Ｐ（Ｐ１、Ｐ２、・・・、Ｐｎ）と、取込指示回路３１とを有する。ｎ個の出力回路Ｐは、データバス３２に共通に接続される。データバス３２には、変換回路５０ａからシングルエンド形式の画像信号ＤＳが供給される。左から数えてｉ番目（１≦ｉ≦ｎ）の出力回路Ｐｉの出力側には左から数えてｉ列目のデータ線１０４が接続される。
【００２７】
取込指示回路３１には、変換回路５０ａからシングルエンド形式の制御信号ＣＳが供給される。取込指示回路３１は、制御信号ＣＳに応じて取込指示信号Ｓ（Ｓ１〜Ｓｎ）を各出力回路Ｐに供給する。各出力回路Ｐは、当該出力回路Ｐに対応する取込指示信号Ｓが取込指示回路３１から供給されると、画像信号ＤＳをデータバス３２から取り込む。そして、各出力回路Ｐは、取り込んだデジタルデータの画像信号ＤＳに応じたアナログのデータ信号ｄ（例えば電圧）を生成して対応するデータ線１０４に供給する。各出力回路Ｐで生成されたデータ信号ｄは、選択された走査線１０２とデータ線駆動回路３０ａに対応する各データ線１０４との交差に対応して配置された画素回路Ｐに供給され、各画素回路Ｐに含まれる液晶素子は当該画素回路Ｐに供給されるデータ信号ｄに応じた輝度で発光する。
【００２８】
なお、各データ線駆動回路３０の取込指示回路３１が当該データ線駆動回路３０におけるｎ個の出力回路Ｐに対して取込指示信号Ｓを供給する期間は重複しない。例えば、初段のデータ線駆動回路３０ａの取込指示回路３１がデータ線駆動回路３０ａにおけるｎ個の出力回路Ｐに対して取込指示信号Ｓを供給している期間は、２段目以降のデータ線駆動回路３０の取込指示回路３１は当該データ線駆動回路３０におけるｎ個の出力回路Ｐに対して取込指示信号Ｓの供給を行わない。そして、初段のデータ線駆動回路３０ａのｎ個の出力回路Ｐが対応する画像信号Ｄの取り込みを完了すると、次段のデータ線駆動回路３０ｂの取込指示回路３１がデータ線駆動回路３０ｂにおけるｎ個の出力回路Ｐに対して取込指示信号Ｓの供給を開始するという具合である。
【００２９】
図３は、ひとつの変換回路５０の出力側に複数のデータ線駆動回路３０が直列に接続されるとともに、複数のデータ線駆動回路３０の各々の間にバッファ回路８０が介在する態様（以下「対比例」という）を示すブロック図である。対比例においては、制御回路４０から供給される差動形式の画像信号ＤＬおよび制御信号ＣＬは変換回路５０にてシングルエンド形式の画像信号ＤＳおよび制御信号ＣＳに変換されたうえで初段のデータ線駆動回路３０ａに供給され、初段のデータ線駆動回路３０ａから２段目以降のデータ線駆動回路３０に順次転送されていく。対比例においては、画像信号ＤＳおよび制御信号ＣＳを伝送するための伝送線路を各データ線駆動回路３０の各々の間に設ける必要があるが、これらの伝送線路はガラスで形成された基板１１上に設けられるために抵抗値が高い。このため、複数のデータ線駆動回路３０の各々の間にバッファ回路８０を介在させても、各データ線駆動回路３０に伝送される信号が遅延するという問題が発生する。
【００３０】
これに対して、本実施形態においては、図１に示すように、複数のデータ線駆動回路３０ａ、３０ｂ、３０ｃの各々に対応して複数の変換回路５０ａ、５０ｂ、５０ｃが設けられ、複数の変換回路５０の各々は、当該変換回路５０に対応するデータ線駆動回路３０に対応する画素回路Ｐの階調を指定する差動形式の画像信号ＤＬをシングルエンド形式の画像信号ＤＳに変換したうえで対応するデータ線駆動回路３０に供給する。本実施形態においては、複数のデータ線駆動回路３０の各々は、当該データ線駆動回路３０に対応する変換回路５０から画像信号ＤＳおよび制御信号ＣＳの供給を受けるから、対比例とは異なり、画像信号ＤＳおよび制御信号ＣＳを伝送するための伝送線路を複数のデータ線駆動回路３０の各々の間に設ける必要がない。これにより、各データ線駆動回路３０に供給される画像信号ＤＳおよび制御信号ＣＳが遅延することを対比例に比べて抑制できるという利点がある。また、本実施形態において、差動形式の画像信号ＤＬおよび制御信号ＣＬが供給される差動信号伝送線路６０は、基板１１に実装されるＦＰＣ７０上に設けられるから、理想的な伝送線路上で高速かつ信頼性の高いデータ伝送が可能である。
【００３１】
＜Ｂ：第２実施形態＞
図４は、本発明の第２実施形態に係る電気光学装置１０の構成を示すブロック図である。
図４に示すように、本実施形態においては、４ｎ本のデータ線１０４が２ｎ本のデータ線１０４を１単位とするデータ線群Ｕ１、Ｕ２に区分されるとともに、データ線群Ｕ１、Ｕ２の各々に対応してデータ線駆動回路３０ａ、３０ｂが設けられる。データ線駆動回路３０ａはデータ線群Ｕ１に対応し、データ線駆動回路３０ｂはデータ線群Ｕ２に対応する。また、図４に示すように、変換回路５０ａがデータ線駆動回路３０ａに対応して設けられ、変換回路５０ｂがデータ線駆動回路３０ｂに対応して設けられる。制御回路４０が出力する差動形式の画像信号ＤＬおよび制御信号ＣLは、差動信号伝送線路６０を介して変換回路５０ａ、５０ｂに供給される。差動信号伝送線路６０は、基板１１に実装されるＦＰＣ７０に設けられる。図４に示すように、変換回路５０ａおよび５０ｂは、ＦＰＣ７０上の差動信号伝送線路６０に対して並列に接続される。
【００３２】
図４に示すように、データ線駆動回路３０ａは、変換回路５０ａの出力側に直列に接続される駆動回路３２ａおよび駆動回路３２ｂと、駆動回路３２ａと駆動回路３２ｂとの間に介在するバッファ回路３４ａとを含む。駆動回路３２ａは、１列目のデータ線１０４からｎ列目のデータ線１０４に対応し、駆動回路３２ｂは、ｎ＋１列目のデータ線１０４から２ｎ列目のデータ線１０４に対応する。制御回路４０から出力される差動形式の画像信号ＤＬおよび制御信号ＣＬは変換回路５０ａにてシングルエンド形式の画像信号ＤＳおよび制御信号ＣＳに変換されて初段の駆動回路３２ａに供給され、初段の駆動回路３２ａからバッファ回路３４ａを介して次段の駆動回路３２ｂへ転送される。バッファ回路３４ａは、画像信号ＤＳおよび制御信号ＣＳの波形を整形する手段である。なお、駆動回路３２ａの構成は、図２に示すデータ線駆動回路３０ａの構成と同様である。
【００３３】
同様に、データ線駆動回路３０ｂは、変換回路５０ｂの出力側に直列に接続される駆動回路３２ｃおよび駆動回路３２ｄと、駆動回路３２ｃと駆動回路３２ｄとの間に介在するバッファ回路３４ｂとを含む。駆動回路３２ｃは、２ｎ＋１列目のデータ線１０４から３ｎ列目のデータ線１０４に対応し、駆動回路３２ｄは、３ｎ＋１列目のデータ線１０４から４ｎ列目のデータ線１０４に対応する。制御回路４０から出力される差動形式の画像信号ＤＬおよび制御信号ＣＬは変換回路５０ｂにてシングルエンド形式の画像信号ＤＳおよび制御信号ＣＳに変換されて初段の駆動回路３２ｃに供給され、初段の駆動回路３２ｃからバッファ回路３４ｂを介して次段の駆動回路３２ｄへ転送される。
【００３４】
本実施形態においても、第１実施形態と同様、複数のデータ線駆動回路３０同士が直列に接続されないから、画像信号ＤＳおよび制御信号ＣＳを伝送するための伝送線路を複数のデータ線駆動回路３０の各々の間に設ける必要がない。これにより、各データ線駆動回路３０に供給される画像信号ＤＳおよび制御信号ＣＳが遅延することを対比例に比べて抑制できるという利点がある。
【００３５】
＜Ｃ：第３実施形態＞
図５は、本発明の第３実施形態に係る電気光学装置１０の構成を示すブロック図である。図５に示すように、本実施形態に係る電気光学装置１０は、第１の表示体１３と第２の表示体１５とを含む。第１の表示体１３は、画素アレイ部１００ａと、走査線駆動回路２０ａと、データ線駆動回路３０ａと、変換回路５０ａと、差動信号転送回路９０とが第１の基板１１ａ上に設けられる構成である。画素アレイ部１００ａに配置された２ｎ本のデータ線１０４はｎ本のデータ線１０４を１単位とするデータ線群Ｕ１、Ｕ２に区分される。
【００３６】
データ線駆動回路３０ａは、変換回路５０ａの出力側に直列に接続される駆動回路３６ａおよび駆動回路３６ｂと、駆動回路３６ａと駆動回路３６ｂとの間に介在するバッファ回路３８ａとを含む。駆動回路３６ａは、データ線群Ｕ１の各データ線１０４にデータ信号ｄを供給し、駆動回路３６ｂは、データ線群Ｕ２の各データ線１０４にデータ信号ｄを供給する。制御回路４０から出力される差動形式の画像信号ＤＬおよび制御信号ＣＬは変換回路５０ａにてシングルエンド形式の画像信号ＤＳおよび制御信号ＣＳに変換されて初段の駆動回路３６ａに供給され、初段の駆動回路３６ａからバッファ回路３８ａを介して次段の駆動回路３２ｂへ転送される。なお、駆動回路３６の構成は、図２に示すデータ線駆動回路３０の構成と同様である。
【００３７】
図５に示すように、第２の表示体１５は、画素アレイ部１００ｂと、走査線駆動回路２０ｂと、データ線駆動回路３０ｂと、変換回路５０ｂとが第２の基板１１ｂ上に設けられる構成である。画素アレイ部１００ｂに配置された２ｎ本のデータ線１０４はｎ本のデータ線１０４を１単位とするデータ線群Ｕ３、Ｕ４に区分される。データ線駆動回路３０ｂは、変換回路５０ｂの出力側に直列に接続される駆動回路３６ｃおよび駆動回路３６ｄと、駆動回路３６ｃと駆動回路３６ｄとの間に介在するバッファ回路３８ｂとを含む。駆動回路３６ｃは、データ線群Ｕ３の各データ線１０４にデータ信号ｄを供給し、駆動回路３６ｄは、データ線群Ｕ４の各データ線１０４にデータ信号ｄを供給する。
【００３８】
第１の基板１１ａ上に設けられた差動信号転送回路９０は、制御回路４０から出力される差動形式の画像信号ＤＬおよび制御信号ＣＬを第２の表示体１５へ転送する手段である。図５に示すように、制御回路４０から出力される画像信号ＤＬおよび制御信号ＣＬは、差動信号伝送線路６０を介して差動信号転送回路９０に供給され、差動信号転送回路９０から第２の差動信号伝送線路６１を介して第２の基板１１ｂ上の変換回路５０ｂに供給される。第２の差動信号伝送線路６１は、第１の基板１１ａおよび第２の基板１１ｂに実装される第２のＦＰＣ７１に設けられる。
【００３９】
第２の差動信号伝送線路６１を介して第２の基板１１ｂへ供給される差動形式の画像信号ＤＬおよび制御信号ＣＬは、第２の基板１１ｂ上の変換回路５０ｂにてシングルエンド形式の画像信号ＤＳおよび制御信号ＣＳに変換されて初段の駆動回路３６ｃに供給され、初段の駆動回路３６ｃからバッファ回路３８ｂを介して次段の駆動回路３６ｄへ転送される。
【００４０】
図６は、第１の基板１１上に差動信号転送回路９０を設けずに、制御回路４０から出力される差動形式の画像信号ＤＬおよび制御信号ＣＬが差動信号伝送線路６０を介して第２の基板１１ｂ上の変換回路５０ｂに供給される態様（以下「対比例２」という）を示すブロック図である。図６に示すように、対比例２においては、差動信号伝送線路６０が設けられるＦＰＣ７０が第１の基板１１ａおよび第２の基板１１ｂに実装される。
【００４１】
図６に示す対比例２の構成では、制御回路４０から第２の基板１１ｂ上の変換回路５０ｂに至る差動信号伝送線路６０の線路長は、制御回路４０から第１の基板１１ａ上の変換回路５０ａに至る差動信号伝送線路６０の線路長よりも大きいから、線路抵抗も大きい。従って、制御回路４０から第２の基板１１ｂ上の変換回路５０ｂに至る差動信号伝送線路６０に付随する抵抗や容量に起因して、第２の基板１１上の変換回路５０ｂに供給される画像信号ＤＬおよび制御信号ＣＬの波形に鈍りが発生するという問題が起こる。また、画像信号ＤＬおよび制御信号ＣＬの波形の鈍りを解消するためには、制御回路４０の出力値を増大させる必要があるため、制御回路４０の負荷が増大してしまうという問題もある。
【００４２】
これに対して、本実施形態においては、制御回路４０から出力される差動形式の画像信号ＤＬおよび制御信号ＣＬを第２の表示体１５へ転送する差動信号転送回路９０が第１の基板１１ａ上に設けられることにより、制御回路４０の出力値を増大させることなく、第２の基板１１ｂ上の変換回路５０ｂへ供給される画像信号ＤＬおよび制御信号ＣＬの波形が鈍ることを抑制できる。従って、本実施形態によれば、制御回路４０から第２の基板１１上の変換回路５０ｂへ供給される画像信号ＤＬおよび制御信号ＣＬの波形の鈍りを対比例２に比べて抑制できるとともに、制御回路４０の負荷を対比例２に比べて軽減できるという利点がある。
【００４３】
＜Ｄ：第４実施形態＞
図７は、本発明の第４実施形態に係る電気光学装置１０の構成を示すブロック図である。
図７に示すように、変換回路５０ａから供給されるシングルエンド形式の画像信号ＤＳおよび制御信号ＣＳを第２の基板１１ｂのデータ線駆動回路３０ｂへ転送するシングルエンド信号転送回路９２が第１の基板１１ａに設けられ、第２の基板１１ｂには変換回路５０が設けられない点で上述の第３実施形態と異なる。その他の構成は第３実施形態の構成と同じであるから、重複する部分については説明を省略する。
【００４４】
図７に示すように、シングルエンド信号転送回路９２は、変換回路５０ａの出力側に設けられる。シングルエンド信号転送回路９２は、変換回路５０ａから供給されるシングルエンド形式の画像信号ＤＳおよび制御信号ＣＳをシングルエンド信号伝送線路６２に供給する。シングルエンド信号転送回路９２からシングルエンド信号伝送線路６２に供給された画像信号ＤＳおよび制御信号ＣＳは、第２の基板１１ｂ上の初段の駆動回路３６ｃに供給され、初段の駆動回路３６ｃからバッファ回路３８ｂを介して次段の駆動回路３６ｄへ転送される。図７に示すように、シングルエンド信号伝送線路６２は、第１の基板１１ａおよび第２の基板１１ｂに実装される第３のＦＰＣ７２上に設けられる。
【００４５】
本実施形態においては、制御回路４０から出力される差動形式の画像信号ＤＬおよび制御信号ＣＬは第１の基板１１ａ上の変換回路５０ａにてシングルエンド形式の画像信号ＤＳおよび制御信号ＣＳに変換され、変換後の画像信号ＤＳおよび制御信号ＣＳがシングルエンド信号転送回路９２を介して第２の基板１１ｂにおける駆動回路３６に供給されるから、第３実施形態と異なり、第２の基板１１ｂ上に変換回路５０を設ける必要が無い。従って、本実施形態によれば、第３実施形態に比べて構成が簡素化されるという利点がある。
【００４６】
＜Ｅ：変形例＞
本発明は上述した各実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００４７】
（１）変形例１
データ線群Ｕの数、データ線駆動回路３０の数および変換回路５０の数は任意である。また、ひとつのデータ線群Ｕに含まれるデータ線１０４の本数も任意である。要するに、本発明の具体的な形態においては、複数のデータ線１０４を各々が含む複数のデータ線群Ｕの各々に対応して複数のデータ線駆動回路３０が設けられるとともに、複数のデータ線駆動回路３０の各々に対応する複数の変換回路５０が設けられる態様であればよい。
【００４８】
（２）変形例２
第２実施形態においては、データ線駆動回路３０ａ、３０ｂの各々は、２つの駆動回路３２と、２つの駆動回路３２の間に介在するひとつのバッファ回路３４とを備える態様が例示されているが、データ線駆動回路３０に含まれる駆動回路３２およびバッファ回路３４の数は任意である。また、第２実施形態においては、駆動回路３２の間にバッファ回路３４が介在する態様が例示されているが、複数の駆動回路３２の各々の間に設けられてシングルエンド形式の信号を各駆動回路３２に伝送する信号中継手段の態様は任意である。
【００４９】
（３）変形例３
第３実施形態および第４実施形態では、ひとつの変換回路５０について、複数の駆動回路３６が設けられる態様が例示されているが、例えば第１実施形態の構成と同様に、複数の駆動回路３６ごとに変換回路５０を配置した態様とすることもできる。この態様によれば、ひとつの基板１１上に配置された複数の駆動回路３６の各々の間に画像信号ＤＳおよび制御信号ＣＳを伝送するための伝送線路を設ける必要がないから、各駆動回路３６に供給される画像信号ＤＳおよび制御信号ＣＳが遅延することを第３実施形態および第４実施形態に比べて抑制できるという利点がある。
【００５０】
（４）変形例４
上述の各実施形態においては、各画素回路Ｐが液晶素子を含む態様が例示されているが、これに限らず、各画素回路Ｐに含まれる電気光学素子は任意に変更が可能である。例えば、各画素回路Ｐが有機発光ダイオード素子を含む態様とすることもできるし、無機発光ダイオードやＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を含む態様とすることもできる。
【００５１】
＜Ｆ：応用例＞
次に、本発明に係る電気光学装置１０を利用した電子機器について説明する。図８は、以上に説明した何れかの形態に係る電気光学装置１０を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての電気光学装置１０と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置１０は電気光学素子１１にＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
【００５２】
図９に、実施形態に係る電気光学装置１０を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての電気光学装置１０を備える。スクロールボタン３００２を操作することによって、電気光学装置１０に表示される画面がスクロールされる。
【００５３】
図１０に、実施形態に係る電気光学装置１０を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての電気光学装置１０を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１０に表示される。
【００５４】
なお、本発明に係る電気光学装置が適用される電子機器としては、図８から図１０に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電気光学装置は利用される。
【図面の簡単な説明】
【００５５】
【図１】第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】第１実施形態に係るデータ線駆動回路の詳細な構成を示す図である。
【図３】対比例に係る電気光学装置の構成を示すブロック図である。
【図４】第２実施形態に係る電気光学装置の構成を示すブロック図である。
【図５】第３実施形態に係る電気光学装置の構成を示すブロック図である。
【図６】対比例２に係る電気光学装置の構成を示すブロック図である。
【図７】第４実施形態に係る電気光学装置の構成を示すブロック図である。
【図８】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図９】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１０】本発明に係る電子機器の具体的な形態を示す斜視図である。
【符号の説明】
【００５６】
１０……電気光学装置、１１……基板、２０……走査線駆動回路、３０……データ線駆動回路、３２……駆動回路、３４……バッファ回路、３６……駆動回路、３８……バッファ回路、４０……制御回路、５０……変換回路、６０……差動信号伝送線路、７０……ＦＰＣ、８０……バッファ回路、１０４……データ線、Ｃ……制御信号、Ｄ……画像信号、ｄ……データ信号、Ｐ……画素回路、Ｕ……データ線群。
【図１】
0005467568.tif 000002
【図２】
0005467568.tif 000003
【図３】
0005467568.tif 000004
【図４】
0005467568.tif 000005
【図５】
0005467568.tif 000006
【図６】
0005467568.tif 000007
【図７】
0005467568.tif 000008
【図８】
0005467568.tif 000009
【図９】
0005467568.tif 000010
【図１０】
0005467568.tif 000011