(57)【特許請求の範囲】
【請求項１】
基板上に形成された柱状の突起電極であって、前記突起電極の側面及び底面に配置された導電性薄膜金属と、前記導電性薄膜金属をシードとして、電解メッキにより導電性金属を成長させて形成された、上面に窪みを有する柱状の導電性金属物と、を有する突起電極と、
前記窪みに埋め込まれたフラックスと、
前記突起電極の外側の前記基板上に形成され、前記突起電極を前記突起電極上面まで埋め込む接着材と、を有する電子部品。
【請求項２】
前記フラックスは、前記接着材と化学反応を起こして前記接着材を硬化させることを特徴とする請求項１記載の電子部品。
【請求項３】
基板上に形成された柱状の突起電極と、前記突起電極の外側の前記基板上に形成され、前記突起電極を前記突起電極上面まで埋め込む接着材と、を有する第１の電子部品及び第２の電子部品を、互いの前記突起電極を接合して形成される電子機器において、
前記第１又は第２の電子部品の少なくとも一方の前記突起電極は、前記突起電極の側面及び底面に配置された導電性薄膜金属と、前記導電性薄膜金属をシードとして、電解メッキにより導電性金属を成長させて形成された、上面に窪みを有する柱状の導電性金属物と、を有し、
前記第１及び第２の電子部品の間を充填する前記接着材と、
前記突起電極の接合面の周囲に形成された、フラックスと化学反応を起こして硬化した前記接着材からなる硬化反応部と、を有することを特徴とする電子機器。
【請求項４】
基板上に絶縁性のレジストを形成する工程と、
前記レジストに、前記突起電極を画定し、底面に前記基板上面を表出する開口を形成する工程と、
前記レジストの上面、前記開口の側壁面及び前記開口の底面を被覆する導電性薄膜からなるシード層を形成する工程と、
前記シード層をシードとする電解めっきにより、前記シード層上に層状に形成された前記開口内に窪みを有するめっき金属の層を形成する工程と、
前記窪みをフラックスで充填する工程と、
前記フラックス、前記めっき金属、前記シード層及び前記レジストを、上面から前記突起電極の高さまで前記基板上面に平行に除去する工程と、を有することを特徴とする電子部品の製造方法。
【請求項５】
基板上に形成された突起電極と、前記突起電極の外側の前記基板上に形成され、前記突起電極を前記突起電極上面まで埋め込む接着材と、を有する第１の電子部品及び第２の電子部品を、フリップチップボンディングにより互いの前記突起電極を接合して形成する電子機器の製造方法において、
前記第１又は第２の電子部品の少なくとも一方として、フラックスが充填されている窪みを前記突起電極の上面に有する電子部品を準備する工程と、
次いで、互いの前記突起電極を突き合わせて仮付けされた前記第１及び第２の電子部品を、減圧チャンバー内に収容する工程と、
前記減圧チャンバー内の気圧を徐々に減圧する工程と、
前記減圧する工程の期間中、前記減圧チャンバー内の温度をボンディング温度まで上昇する工程と、
前記減圧チャンバー内の温度が前記接着材の軟化温度に達する前に、前記第１及び第２の電子部品を圧接する押圧をフリップチップボンディング圧まで印加する工程と、を有することを特徴とする電子機器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品、電子機器、及び、それらの製造方法に関する。
【背景技術】
【０００２】
フリップチップボンディングは、電子部品を組み立てて製造される電子機器、例えば半導体素子あるいは回路基板を用いた電子機器の組み立てに広く利用されている。しかし、電子部品の小型化に伴い、ボンディングされた電子部品の対向面間の隙間が狭くなり、また、ボンディング用突起電極の配列ピッチも狭くなっている。このため、ボンディング後に電子部品の隙間に接着材を注入することは困難になっている。
【０００３】
かかる困難を解消するため、先アンダーフィル方式が採用されている。
【０００４】
図１２は従来の電子部品及び電子機器の断面図であり、先アンダーフィル方式でフリップチップボンディングされる電子部品及び先アンダーフィル方式のフリップチップボンディングにより組み立てられる電子機器を表している。なお、図１２（ａ）及び（ｂ）はそれぞれ半導体素子及び回路基板を、図１２（ｃ）はそれらの半導体素子及び回路基板を用いて組み立てられた電子機器を表している。
【０００５】
図１２（ａ）及び（ｂ）を参照して、従来の半導体素子１１０又は回路基板１２０は、それぞれ半導体回路及び配線が形成された基板１１１、１２１上に、熱硬化性樹脂からなる接着材１１２、１２２により周囲を埋め込まれた突起電極１１４、１２４が形成されている。この突起電極１１４、１２４は、電界めっきのシードとされた導電性薄膜からなるシード層を介して基板１１１、１２１に形成される。
【０００６】
図１２（ｃ）を参照して、従来の電子機器１３０は、半導体素子１１０及び回路基板１２０を互いの突起電極１１４、１２４の先端を突き合わせてフリップチップボンディングすることにより製造される。このとき、突起電極１１４、１２４は固相拡散又は溶着により接合され、接着材１１２、１２２はボンディングの際に加熱され融合して一体化し、その後熱硬化して接着材１３２となる。
【０００７】
上述の先アンダーフィル方式のフリップチップボンディングは、突起電極１１４、１２４間に予め接着材１１２、１２２が充填されているため、電子部品（例えば、半導体素子１１０及び回路基板１２０）の隙間又は突起電極１１４、１２４間のピッチが狭くても電子部品間の隙間は接着材１３２により確実に充填される。このため、隙間にボイドを発生させない確実なフリップチップボンディングが実現される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−２４３５０２号公報
【特許文献２】特開２００１−６８５５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように、突起電極をフリップチップボンディングにより接合した後に、接合された電子部品の隙間に接着材を注入する従来の電子機器では、高さが低くかつピッチが狭い突起電極を有する電子部品を用いた場合、突起電極間への接着材の注入が難しく、接合した電子部品間の隙間が接着材で完全には埋め込まれずボイドを生ずることがあり、電子機器の信頼性を低下させていた。
【００１０】
上述した予め突起電極を接着材で埋め込んだ先アンダーフィル方式の電子部品を用いた電子機器は、電子部品間を完全に接着材で埋め込むことができるので、高い信頼性を有する。しかし、この先アンダーフィル方式の電子部品を用いると、以下に説明するように、突起電極間の接続不良を生ずることがある。
【００１１】
図１３は、従来の電子機器の問題点を説明するための断面図であり、図１２に示す従来の電子機器１３０の突起電極の接合部を表している。なお、図１３（ａ）は突起電極の接合面１３６に垂直な断面を表し、図１３（ｂ）は突起電極の接合面１３６の欠陥を接合面１３６に平行な断面により表している。
【００１２】
図１３を参照して、従来の電子機器１３０では、突起電極１１４、１２４の接合面１３６に絶縁性皮膜１３５が形成され、突起電極１１４、１２４間の接合不良を引き起こすことがある。この絶縁性皮膜１３５は、フリップチップボンディングの際に加熱されて軟化した接着材が突起電極の接合面１３６に浸入して硬化することにより形成される。或いは、突起電極の表面に自然酸化膜が形成されることによっても生成される。
【００１３】
かかる絶縁性皮膜１３５が形成された電子機器は、電気的特性が劣化するのみならず、フリップチップボンディングの信頼性をも損なわれる。
【００１４】
本発明は、フリップチップボンディング用の突起電極を接着材で埋め込んだ先アンダーフィル方式の電子部品、それらの電子部品を用いた電子機器、及び、それらの製造方法に関し、フリップチップボンディングにより接合された突起電極の接合面に、絶縁性皮膜が形成されることを防止することができる電子部品、電子機器及びそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するための本発明は、本発明の一観点によれば、基板上に形成されたフリップチップボンディング用の突起電極と、前記突起電極の上面に形成された窪みと、前記窪みに埋め込まれたフラックスと、前記突起電極の外側の前記基板上に形成され、前記突起電極を前記突起電極上面まで埋め込む接着材と、を有する電子部品として提供される。
【００１６】
また、本発明の他の観点によると、基板上に形成されたフリップチップボンディング用の突起電極と、前記突起電極の外側の前記基板上に形成され、前記突起電極を前記突起電極上面まで埋め込む接着材と、を有する第１の電子部品及び第２の電子部品を、フリップチップボンディングにより互いの前記突起電極を接合して形成する電子機器の製造方法において、前記第１又は第２の電子部品の少なくとも一方として、フラックスが充填されている窪みを前記突起電極の上面に有する電子部品を準備する工程と、次いで、互いの前記突起電極を突き合わせて仮付けされた前記第１及び第２の電子部品を、減圧チャンバー内に収容する工程と、前記減圧チャンバー内の気圧を徐々に減圧する工程と、前記減圧する工程の期間中、前記減圧チャンバー内の温度をボンディング温度まで上昇する工程と、前記減圧チャンバー内の温度が前記接着材の軟化温度に達する前に、前記第１及び第２の電子部品を圧接する押圧をフリップチップボンディング圧まで印加する工程と、を有することを特徴とする電子機器の製造方法として提供される。
【発明の効果】
【００１７】
本発明によれば、突起電極の接合面に開口する窪みの中にフラックスが充填されているので、フリップチップボンディングの際の加熱によりフラックスが蒸発ないし昇華して接合面に浸透するので、接合面に形成された自然酸化膜が除去される。また、フラックスの蒸気圧により接合面への軟化した接着材の浸入が阻止される。従って、接合面への絶縁性皮膜の形成が防止され、信頼性の高いフリップチップボンディングが実現される。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態の電子部品断面図
【図２】本発明の第１実施形態の突起電極平面図
【図３】本発明の第１実施形態の電子機器断面図
【図４】本発明の第１実施形態の突起電極接続部の断面図
【図５】本発明の第１実施形態で用いられた半導体素子の製造工程断面図
【図６】本発明の第１実施形態の回路基板の製造工程断面図
【図７】本発明の第１実施形態の電子機器の製造工程断面図
【図８】本発明の第１実施形態の電子機器の製造工程シーケンス図
【図９】本発明の第２実施形態の半導体素子断面図
【図１０】本発明の第２実施形態の電子機器断面図
【図１１】本発明の第３実施形態の電子機器断面図
【図１２】従来の電子部品及び電子機器の断面図
【図１３】従来の電子機器の問題点を説明するための断面図
【発明を実施するための形態】
【００１９】
本発明の第１実施形態は、回路基板として本発明の電子部品を用い、半導体素子として従来の電子部品を用いて製造される電子機器に関する。
【００２０】
図１は本発明の第１実施形態の電子部品断面図であり、第１実施形態で用いられた電子部品の突起電極の構造を表している。ここで、図１（ｂ）は本第１実施形態の第１の電子部品として準備された回路基板２０であり、図１（ａ）は第２の電子部品として準備された従来の先アンダーフィル方式の半導体素子１１０を表している。図２は本発明の第１実施形態の突起電極平面図であり、回路基板２０の突起電極の平面形状を表している。
【００２１】
図１（ｂ）を参照して、本第１実施形態の回路基板２０は、基板２１として例えば多層配線基板が用いられ、その基板２１上面に回路基板２０の配線に接続する突起電極２４が、例えば格子状に配列されて形成されている。
【００２２】
突起電極２４は、導電性金属の突起からなり、その上面にフリップチップボンディングに必要な平坦面が形成されている。かかる突起電極２４は、柱状、例えば図２（ａ）及び（ｂ）に示す角柱状又は円柱状とすることができる。さらに、上面を平坦に押しつぶしたボールバンプを用いてもよい。なお、本第１実施形態の突起電極２４の側面及び底面は、電解めっきのシードとなる導電性金属のシード層２３により被覆されているが、このシード層２３は電解めっきにより突起電極２４を製造する際に用いられたもので、他の方法により上面に窪み２６を有する突起電極２４を製造する場合は省略することができる。
【００２３】
突起電極２４の上面には、窪み２６が形成されており、その窪み２６の中にフラックス２５が充填されている。フラックス２５は、フリップチップボンディングの際の加熱により蒸発ないし昇華して、突起電極２４の表面に形成された自然酸化膜を除去する。さらに、このフラックス２５は、接着材２２と硬化反応を起こすものであることが好ましい。硬化反応を起こすフラックスを用いることで、後述するように、蒸発ないし昇華したフラックス２５が接合面（突起電極２４上面の接合領域）の周囲近傍の接着材３２（図３参照）中に滲出して、接合面の周囲を取り巻くように接着材３２を硬化させる。このため、溶融した接着材３２の接合面への侵入が阻止される。
【００２４】
突起電極２４の周囲に表出する基板２１上面には、絶縁性の熱硬化性樹脂からなる接着材２２が突起電極２４の高さとほぼ同じ厚さで形成されている。即ち、接着材２２は、突起電極２４とほぼ同じ高さで、突起電極２４の外側を平坦に埋め込んでいる。従って、突起電極２４上面と接着材２２上面とは実質的に平坦面を形成する。
【００２５】
本第１実施形態で用いられる第２の電子部品は、図１２を参照して説明した従来の半導体素子１１０と同様であり、以下説明を簡明にするため、上述した本発明にかかる回路基板２０との差異のみを説明する。
【００２６】
本第１実施形態の半導体素子１１０（第２の電子部品）は、基板１１１として、主面（図１（ａ）では下面）に半導体集積回路が形成された半導体基板１１１を用いた。この半導体基板１１１の主面上に、シード層１１３を介して電解めっきにより製造された突起電極１１４が形成されている。通常、この突起電極１１４の側面にはシード層１１３は形成されない。なお、電解メッキ以外の方法で突起電極１１４を製造する場合は、シード層は省略してしもよい。
【００２７】
突起電極１１４は、上面に平坦面を有し、上述の回路基板２０の突起電極２４と同様に、例えば柱状又は上面が平坦なボールバンプ形状に形成される。また、回路基板２０と同様に、突起電極１１４の外側に表出する基板１１１上に、突起電極１１４を上面まで平坦に埋め込む接着材１１４が設けられる。
【００２８】
しかし、突起電極１１４の上面には、回路基板２０の突起電極２４と異なり、フラックスを充填するための窪みは形成されない。なお、突起電極１１４の上面（接続面）全体が、回路基板２０の突起電極２４の上面内で接合するように、突起電極１１４は突起電極２４より上面が小さく形成されることが好ましい。
【００２９】
以下、上述した半導体素子１１０（第２の電子部品）及び回路基板２０（第１の電子部品）を、それらの製造工程を通して詳細に説明する。
【００３０】
図５は本発明の第１実施形態で用いられた半導体素子の製造工程断面図であり、従来の先アンダーフィル方式の半導体素子の製造工程を表している。
【００３１】
第１実施形態の半導体素子１０は、従来の先アンダーフィル方式の半導体素子と同様にして製造される。即ち，図５（ａ）を参照して、まず、集積回路が形成された半導体基板１１１上に導電性薄膜、例えばＴｉ薄膜上にＣｕ薄膜が積層された例えば厚さ２００ｎｍのシード層１１３を、例えばスパッタを用いて形成する。
【００３２】
次いで、シード層１１３上全面に、例えば厚さ１０〜１５μｍの感光性レジスト４１をスピン塗布する。その後、レジスト４１を露光・現像して、レジスト４１に格子状に配列された開口４２を開設する。この開口４２は、突起電極１１４を画定するもので、例えば辺長２０μｍの正方形パターンを有し、例えばピッチ間隔が５０μｍの格子状に配列される。
【００３３】
次いで、図５（ｂ）を参照して、レジスト４１に開設された開口４２の底面に表出するシード層１１３をシードとして、電解メッキにより導電性金属、例えばＣｕからなるめっき金属１１４ａを開口４２内に形成する。
【００３４】
次いで、図５（ｃ）を参照して、レジスト４１を除去し、さらにめっき金属１１４ａの外側に表出するシード層１１３をエッチングして除去する。これにより、基板１１１上にシード層１１３を介して形成されためっき金属１１４ａが、格子状に残される。
【００３５】
次いで、図５（ｄ）を参照して、基板１１１上全面に、メッキ金属１１４ａを埋め込み被覆する接着材１１２を例えばスピンコート或いは印刷により塗布する。その後、オーブン内で例えば８５℃で３０分間のプリペークを行い、接着材１１２を半硬化状態にした。この接着材１１２として、熱硬化性樹脂、例えばエポキシ系の封止樹脂を用いることができる。また、回路基板２０の接着材２２として用いられる絶縁性の感光性熱硬化性樹脂、例えばエポキシ樹脂、ポリイミド樹脂又はベンゾシクロブテンを用いてもよい。このように、半導体素子１１０（第２の電子部品）と回路基板２０（第１の電子部品）の接着材１１２、２２を同一材料とすると、接着材１１２、２２が容易に均一に融合するので、第１及び第２の電子部品間の接着が確実になされる。
【００３６】
次いで、基板１１１の上方から接着材１１２及びメッキ金属１１４ａの上部を、基板１１１上面に平行に接着材１１２の厚さが予定された突起電極の高さになるまで除去する。これにより、図５（ｅ）を参照して、高さが例えば５〜７μの突起電極１１４と、その外側をほぼ同じ高さ（厚さ）で埋め込む接着材１１２とを備えた半導体素子１１０が製造される。なお、接着材１１２及びメッキ金属１１４ａの上部の除去は、例えば単結晶ダイヤモンドバイトを用いてなすことができる。
【００３７】
次に、本発明の第１実施形態に用いる回路基板２０（第１の電子部品）の製造工程を説明する。
【００３８】
図６は本発明の第１実施形態の回路基板の製造工程断面図であり、フラックスを充填した窪みを有する突起電極を備えた回路基板の製造工程を表している。
図６（ａ）を参照して、本第１実施形態の回路基板２０の製造では、まず、多層配線基板２１上に、絶縁性の感光性熱硬化性樹脂、例えばエポキシ、ポリイミド又はベンゾシクロブテンからなる接着材２２を、例えば厚さ１０〜１５μｍにスピン塗布する。その後、８５℃で３０分間プリベークして、接着材２２を半硬化状態とする。
【００３９】
次いで、接着材２２を露光、現像して、接着材２２に突起電極２４を画定する開口４２を開設する。この開口４２は、例えば辺長２５μｍの正方形パターンを有し、例えばピッチ間隔が５０μｍの格子状に配列される。この開口４２の配列は、上述した半導体素子１１０の突起電極１１４の配列に合わせた。また、開口４２の底面（即ち基板２１の上面）には、基板２１内の配線が表出する。
【００４０】
次いで、図６（ｂ）を参照して、基板２１上全面にＴｉ及びＣｕを順次スパッタして、接着材２２の上面、開口４２の側面及び開口４２の底面に表出する基板２１上面を被覆する例えば厚さ２００ｎｍのＴｉ／Ｃｕ積層膜からなるシード層２３を形成する。
【００４１】
次いで、図６（ｃ）を参照して、シード層２３をシードとして用いる電解メッキにより、シード層２３上全面に導電性金属、例えばＣｕのめっき金属２４ａを形成する。このめっき金属２４ａはシード層２３上全面にほぼ一様な厚さに形成される。従って、開口４２の側面及び底面上に（薄いシード層２３を介して）めっき金属２４ａが一様な厚さで形成され、その結果、開口４２中央部のめっき金属２４ａ上面が凹み窪み２６が形成される。この窪み２６の平面形状の大きさは、めっき金属２４ａの厚さにより制御することができ、例えば窪み２６が辺長３〜５μｍの正方形平面形状となるように制御される。
【００４２】
次いで、図６（ｄ）を参照して、ディスペンサを用いてフラックス２５をめっき金属２４ａの上面に形成された窪み２６に充填する。本第１実施形態ではフラックス２５として無水コハク酸を用いた。ディスペンサは、無水コハク酸をその融点１２０℃に加熱し、液状として窪み２６に注入する。ディスペンサを用いることで、フラックス２５を窪み２６の中とその周辺に盛り上がるように注入でき、スピン塗布に較べてフラックス２５の使用量を節約することができる。もちろん、フラックス２５をスピン塗布しても差し支えない。この窪み２６に注入されたフラックス２５は、室温中で固化する。
【００４３】
フラックス２５は、めっき金属２４ａ材料、即ち突起電極２４材料の表面に形成される自然酸化膜を除去するもので、突起電極２４材料に合わせて適切なフラックス２５を選択する。さらにフラックス２５は、半導体素子１１０のエポキシ樹脂からなる接着材１２と化学反応してエポキシ樹脂を硬化させることが好ましい。
【００４４】
かかるフラックスとして、有機酸、有機酸塩、アミン、アミン化合物、高級アルコールあるいは合成ロジンを用いることができ、なかでも有機酸無水物がこのましい。例えばＣｕ突起電極２４に対してはカルボン酸無水物、例えば無水コハク酸をフラックス２５として用いることが好ましい。無水コハク酸は、各種金属の自然酸化膜を除去するフラックスとしての機能を有する他、エポキシ樹脂からなる接着剤１２と化学反応して硬化させる。加えて、無水コハク酸は、エポキシ樹脂の軟化温度では昇華する。これら無水コハク酸の物性が、とくに本発明のフラックスとして使用されるに好適な理由は、後述する電子機器３０の製造工程において詳細に説明する。無水コハク酸の他に、自然酸化膜を除去しかつ接着材１２を硬化促進させるフラックスを用いることができ、酸無水物、例えばテトラヒドロフタル酸無水物又はヘキサヒドロフタル酸無水物、或いはアミン化合物を用いることができる。
【００４５】
次いで、図６（ｄ）中に示す一点鎖線ＡＢを参照して、単結晶ダイヤモンドバイトを用いて、フラックス２５、めっき金属２４ａ及びシード層を、基板２１上面に平行に基板２１上面から高さ５〜７μｍの一点鎖線ＡＢの位置まで除去する。なお、除去された面の高さ（一点鎖線ＡＢの高さ）は、フラックス２５が窪み２６内に残る高さ、言い換えれば窪み２６の底部が残るように設定される。
【００４６】
その結果、図６（ｅ）を参照して、基板２１上に、めっき金属２４ａからなる高さ５〜７μｍの突起電極２４と、突起電極２４の周囲を平坦に埋め込む接着剤２２と、突起電極２４の上面に形成された窪み２６の中に充填されたフラックス２６とを備えた本発明の第１実施形態の回路基板２０が製造される。
【００４７】
次に、本発明の第１実施形態の電子機器について説明する。
【００４８】
図３は本発明の第１実施形態の電子機器断面図であり、上述した本発明の第１実施形態の回路基板２０上に、従来の半導体素子１１０をフリップチップボンディングした電子機器の接合構造を表している。
【００４９】
図３を参照して、本発明の第１実施形態の電子機器３０は、第１の電子部品として上述した回路基板２０を用い、その上に第２の電子部品として上述した半導体素子１１０をフリップチップボンディングにより接合して組み立てたものである。
【００５０】
回路基板２０（第１の電子部品）と半導体素子１１０（第２の電子部品）とは、互いの突起電極２４、１１４の先端を突き合わせて接合されている。そして、回路基板２０及び半導体素子１１０の基板２１、１１１に挟まれた隙間は、突起電極２４、１１４の周囲を埋め込む接着剤３２により充填されている。なお、この接着剤３２は、回路基板２０及び半導体素子１１０の接着剤２２、１１２が融合して形成されたものである。
【００５１】
図４は、本発明の第１実施形態の突起電極接続部の断面図であり、第１実施形態の電子機器３０の突起電極２４、１１４の接合部を表している。なお、図４（ａ）は突起電極接続部の基板２１、１１１上面に垂直な断面を、及び図４（ｂ）は突起電極接続部を基板２１、１１１の上面の垂直方向から見た図である。
【００５２】
図４（ａ）及び（ｂ）を参照して、第１実施形態の電子機器３０では、半導体素子１１０及び回路基板２０の突起電極１１４、２４が互いに先端を密接させた状態で固相拡散又は溶着により接合されている。半導体素子１１０の突起電極１１４の先端面は、回路基板２０の突起電極２４の先端面（上面）より大きいので、接合された突起電極１１４、２４は凸字型の形状となる。
【００５３】
回路基板２０の突起電極２４の上面に設けられた窪み２６は、接合の際に窪み２６に充填されたフラックス２５が蒸発ないし昇華して空洞２６ａとなっている。そして、回路基板２０の突起電極２４の上面と、その上面に接合されたに半導体素子１１０の突起電極１１４の周囲、即ち接合面の周囲を取り巻くように硬化反応部３１が形成されている。この硬化反応部３１は、蒸発ないし昇華したフラックス２５が接合面から滲出して接着剤３２と硬化反応することにより形成される。なお、接着剤と硬化反応しないフラックス２５を用いた場合は、当然、硬化反応部３１は形成されない。
【００５４】
以下、電子機器３０の製造工程を通して本発明の第１実施形態の電子機器をさらに詳細に説明する。
【００５５】
図７は本発明の第１実施形態の電子機器の製造工程断面図であり、フリップチップボンディング工程を表している。図８は本発明の第１実施形態の電子機器の製造工程シーケンス図であり、ボンディング装置のシーケンスを表している。なお、図８中の温度、気圧及び押圧は、それぞれチャンバー内の温度、気圧及び押圧の経過を表している。
【００５６】
本発明の第１実施形態の電子機器３０の製造工程（組立工程）では、まず図７（ａ）を参照して、フリップチップボンディング装置を用いて、上述した回路基板２０上に、上述した半導体素子１１０を突起電極２４と突起電極１１４とが互いに当接するように位置合わせして載置し、その後、１００℃に加熱して突起電極当たり１ｇｆの荷重を５秒間印加して仮付けした。
【００５７】
次いで、図７（ｂ）を参照して、仮付けされた回路基板２０と半導体素子１１０とからなる仮付け体を、減圧チャンバー６１内に収容する。このチャンバー６１は、フリップチップボンディングに必要な加熱装置及び加圧装置の他、排気口６２につながる真空排気装置を具備する。
【００５８】
次いで、チャンバー６１内を１気圧の還元性気体で置換した後、回路基板２０と半導体素子１１０とを圧接する突起電極当たり３ｇｆの押圧６３（半導体素子１１０を回路基板２０上に押し付ける圧力）を印加する。同時に、チャンバー６１内を排気し始めると共に、チャンバー６１内を加熱し昇温を開始する。
【００５９】
その結果、図８を参照して、チャンバー６１内気圧は当初の１気圧（７６０Ｔｏｒｒ）から徐々に減圧し、３０分後には例えは０．１Ｔｏｒｒに達する。また、チャンバー６１内温度は、当初の室温（２５℃）から一定速度で昇温し、略１５分後には１００℃を超え、３０分後には例えは２００℃に達する。
【００６０】
チャンバー６１内温度が１００℃に達する前、例えは１０分間を経過した時に、押圧６３を突起電極当たり１０ｇｆに増圧する。この時点以前では、チャンバー６１内温度は１００℃以下であり、半硬化状態の接着剤２２、１１２は軟化しない。従って、押圧を増圧する前に、突起電極２４と突起電極１１４との間に軟化した接着材２２、１１２が侵入することはない。
【００６１】
次いで、図７（ｃ）及び図８を参照して、ほぼ１５分を経過し減圧下で温度が１００℃を超えると、フラックス２５の無水コハク酸が昇華し始め、フラックス２５の蒸気が仮付けされた突起電極２４、１１４の接合面（仮付け面）に浸潤する。フラックス２５の蒸発又は昇華につれ、窪み２６の一部が空洞２６ａとなる。さらに、１２０℃を超えると半硬化状態の接着材２２、１１２は軟化、溶融する、このとき、接合面（仮付け面）の隙間はフラックス２５の蒸気に満たされ、チャンバー６１内の気圧より高圧に保持される。このため、軟化ないし溶融した接着材２２、１１２の接合面（仮付け面）への侵入が阻止される。
【００６２】
さらに時間の経過とともに、接合面（仮付け面）に浸潤したフラックス２５の蒸気が接合面の周辺から滲出し接合面（仮付け面）周辺近傍の接着材１１２中に浸透し、接着材１１２と化学反応を起こして、接合面（仮付け面）の周囲に接合面の外周を環状に取り巻く硬化反応部３１が形成される。この硬化反応部３１は、軟化、溶融した接着材２２、１１２が接合面（仮付け面）の外側から接合面（仮付け面）へ侵入することを阻止する。
【００６３】
このように、本第１実施形態の電子機器３０のフリップチップボンディングによる製造工程では、接着材２２、１１２が軟化、溶融しても、接合面の隙間を満たすフラックス２５の蒸気圧が高く、また、接合面の周囲に硬化反応部３１が形成されるため、接合面に軟化ないし溶融した接着材２２、１１２が侵入しない。
【００６４】
なお、接合面（仮付け面）に浸潤したフラックス２５の蒸気は、通常のフラックスと同様に接合面の突起電極２４、１１４表面に形成された自然酸化膜を除去する。従って、接合面に自然酸化膜が残らない。
【００６５】
上述したように、本第１実施形態の電子機器３０では、突起電極２４、１１４の接合面（仮付け面）に接着材３２が侵入せず又自然酸化膜も除去されるから、接合面に接着材又は自然酸化膜からなる絶縁性皮膜１３５（図１３参照）が形成されない。このため、信頼性の高いフリップチップボンディングが実現される。
【００６６】
次いで、図７（ｄ）及び図８を参照して、経過が３０分経過した時点で、チャンバー内の温度及び気圧はそれぞれ２００℃及び０．１Ｔｏｏｒに到達した。その後、チャンバー内の温度及び気圧をそのままに３０分間保持した。なお、押圧は突起電極当たり１０ｇｆを維持する。
【００６７】
この２００℃に３０分間保持する間に、Ｃｕからなる突起電極２４と突起電極１１４とは、接合面を介して互いに固相拡散して強固に接合する。なお、突起電極２４、１１４のがＳｎ合金等の低融点金属からなる場合は、一方又は双方が溶融して合金を形成し接合する。そして、昇温開始からこの期間を経過するまでの間に、半導体素子１１０及び回路基板２０の接着材１１２、２２は溶融し一体の接着剤３２となったのち熱硬化する。なお、既述のように、接着材１１２、２２はチャンバー６１内温度がほぼ１２０℃以上に達してときから溶融し始め、２００℃で３０分間保持する間に接着材３２が熱硬化する。この工程を経て、本第１実施形態の電子機器３０が製造された。
【００６８】
接着材３２が熱硬化した後、例えば経過時間が６０分間を過ぎたとき、チャンバー６１内の加熱を停止し温度を降下し始める。温度を降下から、例えは１０分遅れて、チャンバー内に還元性気体を投入してチャンバー内気圧を大気圧に戻した。次いで、冷却後、例えば温度降下開始時から４５分後に、押圧６３を除去し、チャンバー６１内から電子機器３０をとりだした。
【００６９】
本発明の第二実施形態は、半導体素子として本発明の電子部品を用い、回路基板として従来の電子部品を用いた電子機器に関する。
【００７０】
図９は本発明の第２実施形態の電子部品断面図であり、図９（ａ）は本第２実施形態で用いられた半導体素子を、図９（ｂ）は本第２実施形態で用いられた回路基板を表している。
【００７１】
図９（ａ）を参照して、本第２実施形態の半導体素子１０は、第１実施形態の半導体素子１１０の突起電極１１４に代えて、第１実施形態の回路基板２０の突起電極２４と同様の構造の突起電極１４を有する。その他は第１実施形態の半導体素子１１０と同様である。
【００７２】
即ち、半導体素子１０は、集積回路が形成されか半導体基板１１の上面に格子状に突起電極１４が配列され、その突起電極１４の外側を埋め込む接着材１２が半導体基板１１上に形成されている。この突起電極１４の平面パターンは第１実施形態の半導体素子１１０の突起電極１１４と同じ大きさとした。そして、突起電極１４の上面に形成された窪み１６にフラックス１５が充填されている。また、突起電極１４の側面及び底面にシード層１３が設けられている。これらは、半導体基板１１と配線基板２１との違い及び突起電極１４の大きさの違いを除き、構造及び材料ともに第１実施形態の回路基板２０と同じである。
【００７３】
かかる半導体素子１０は、半導体基板１１上に図６を参照して説明した第１実施形態の回路基板２０と同様の工程で製造することがてきる。
【００７４】
図９（ｂ）を参照して、本第２実施形態の回路基板は、第１実施形態の回路基板２０のフラックス２５を有する突起電極２４に代えて、第１実施形態の半導体素子１１０の突起電極１１４と同様の構造の突起電極１４を有する。その他は第１実施形態の回路基板２０と同様である。
【００７５】
即ち、回路基板１２０は、配線基板１２１の上面に格子状に突起電極１２４が配列され、その突起電極１２４の外側を埋め込む接着材１１２が配線基板１２１上に形成されている。この突起電極１２４の平面パターンは第１実施形態の回路基板２０の突起電極２４と同じ大きさとした。そして、突起電極１２４底面にシード層１２３が設けられている。これらは、配線基板１２１と半導体基板１２１との違い及び突起電極１２４の大きさの違いを除き、構造及び材料ともに、図１２を参照して説明した従来の回路基板１２４と同じである。
【００７６】
かかる回路基板１２０は、配線基板１２１上に図５を参照して説明した第１実施形態の半導体素子１１０と同様の工程で製造することがてきる。
【００７７】
図１０は本発明の第２実施形態の電子機器断面図であり、図９に示す半導体素子１及び回路基板１２０をフリップチップボンディングして組み立てられた電子機器を表している。
【００７８】
図１０を参照して、本第２実施形態の電子機器３６は、半導体素子１０の突起電極１４の先端（図１０では下端）に形成された窪み１６に充填されていたフラックス１５が蒸発・昇華し、空洞１６ａとなる。他方、回路基板１２０の上面は平坦面が維持される。これらの点を除き、本第２実施形態の電子機器３６は、第１実施形態の電子機器３０と同様である。
【００７９】
即ち、半導体素子１０及び回路基板１２０の突起電極１４、１２４はその先端で接合され、半導体基板１１と配線基板１２１との隙間は接着材１２、１２２が融合して形成された接着材３２により充填されている。そして、接合された突起電極１４、１２４の接合面の周囲に硬化反応部３１が形成されている。なお、接着材を硬化させないフラックスを使用する場合は、この硬化反応部３１は形成されない。
【００８０】
かかる回路基板１２１は、半導体基板１２１上に図５を参照して説明した第１実施形態の電子機器３０と同様の工程で製造することがてきる。
【００８１】
本発明の第三実施形態は、半導体素子及び回路基板ともに本発明の電子部品を用いた電子機器に関する。
【００８２】
図１１は本発明の第３実施形態の電子機器断面図であり、接続された突起電極の構造を表している。
【００８３】
図１１を参照して、本発明の第三実施形態の電子機器３７は、第１実施形態の回路基板２０と第２実施形態の半導体素子１０とをフリップチップボンディングにより接続して組み立てられる。
【００８４】
本第三実施形態の電子機器３７では、突起電極２４、１４の接合面に、回路基板２０及び半導体素子１０の両方の突起電極２４、１４の先端に形成された窪み２６、１６が空洞２６ａ、１６ａとなり、これら空洞２６ａ、１６ａがつながり一つの空洞を形成している。その他は、本第三実施形態の電子機器３７は第１及び第２実施形態の電子機器と同様である。その製造も、第１実施形態の電子機器３０と同様のフリップチップボンディング工程によりなされる。
【産業上の利用可能性】
【００８５】
本発明をフリップチップボンディングにより製造される電子機器に適用することで、絶縁不良の発生が抑制された信頼性の高い接続構造を有する電子機器が実現される。
【符号の説明】
【００８６】
１０、１１０  半導体素子（電子部品）
１１、２１、１１１、１２１  基板
２０、１２０  回路基板（電子部品）
１２、２２、３２、１１２、１２２、１３２  接着材
１３、２３、１１３、１２３  シード層
１４、２４、１１４、１２４  突起電極
２４ａ、１１４ａ  めっき金属
１５、２５  フラックス
１６、２６  窪み
１６ａ、２６ａ  空洞
３０、３６、３７、１３０  電子機器
３１  硬化反応部
４１  レジスト
４２  開口
６１  チャンバー
６２  排気口
６３  押圧
１３５  絶縁性皮膜
１３６  接合面
【図８】
0005604937.tif 000002
【図１】
0005604937.tif 000003
【図２】
0005604937.tif 000004
【図３】
0005604937.tif 000005
【図４】
0005604937.tif 000006
【図５】
0005604937.tif 000007
【図６】
0005604937.tif 000008
【図７】
0005604937.tif 000009
【図９】
0005604937.tif 000010
【図１０】
0005604937.tif 000011
【図１１】
0005604937.tif 000012
【図１２】
0005604937.tif 000013
【図１３】
0005604937.tif 000014