(57)【特許請求の範囲】
【請求項１】
平面形状が四辺形からなる上面、前記上面に形成された複数のボンディングリード、前記上面とは反対側の下面、および前記下面に形成された複数のランドを有する配線基板と、
平面形状が四辺形からなる表面、前記表面に形成された複数のボンディングパッド、および前記表面とは反対側の裏面を有し、前記配線基板の前記上面に搭載された半導体チップと、
前記複数のボンディングパッドと前記複数のボンディングリードとをそれぞれ電気的に接続する複数のワイヤと、
前記半導体チップおよび前記複数のワイヤを封止する封止体と、を含み、
前記複数のボンディングリードは、平面視において前記配線基板の前記上面の第１基板辺に沿って配置された複数の１列目ボンディングリードと、平面視において前記配線基板の前記上面の前記第１基板辺に沿って配置され、かつ前記複数の１列目ボンディングリードと前記第１基板辺との間に配置された複数の２列目ボンディングリードとを有しており、
前記複数のボンディングパッドは、平面視において前記半導体チップの前記表面の第１チップ辺に沿って配置された複数の１列目ボンディングパッドと、平面視において前記半導体チップの前記表面の前記第１チップ辺に沿って配置され、かつ前記複数の１列目ボンディングパッドよりも前記表面の中央部側に配置された複数の２列目ボンディングパッドとを有しており、
前記半導体チップは、前記半導体チップの前記第１チップ辺が前記配線基板の前記第１基板辺と隣り合って並ぶように、前記配線基板の前記上面に搭載され、
前記複数のワイヤは、前記複数の１列目ボンディングパッドと前記複数の１列目ボンディングリードとをそれぞれ電気的に接続する複数の第１ワイヤと、前記複数の２列目ボンディングパッドと前記複数の２列目ボンディングリードとをそれぞれ電気的に接続する複数の第２ワイヤとを有しており、
前記複数の第２ワイヤは、前記複数の第１ワイヤよりも前記配線基板の前記上面から遠い部分を有しており、
前記複数の第２ワイヤのうち、前記半導体チップの前記第１チップ辺の両端部に配置されたボンディングパッドに接続された端部用ワイヤの径は、前記複数の第１ワイヤ、および前記複数の第２ワイヤのうちの前記端部用ワイヤ以外のワイヤのそれぞれの径よりも太いことを特徴とする半導体装置。
【請求項２】
前記端部用ワイヤの長さは、前記複数の第１ワイヤ、および前記複数の第２ワイヤのうちの前記端部用ワイヤ以外のワイヤの長さよりも長いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ワイヤは、金からなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体チップの前記表面に形成された前記複数の１列目ボンディングパッドと、前記複数の２列目ボンディングパッドは、平面視において、前記半導体チップの前記第１チップ辺に沿って千鳥状に配置されていることを特徴とする請求項１、２または３に記載の半導体装置。
【請求項５】
前記配線基板の前記下面に形成された前記複数のランドのそれぞれには、外部接続端子を構成するボール電極が電気的に接続されていることを特徴とする請求項１、２、３または４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、配線基板とその主面上に搭載された半導体チップとをワイヤによって電気的に接続する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特許文献１（特開２００５−１９１４４７号公報）には、配線基板と、この配線基板の主面上に搭載した半導体チップ（以下、単にチップという）とをワイヤ（ボンディングワイヤ）で電気的に接続する半導体装置が開示されている。
【０００３】
上記配線基板上に搭載されるチップの主面には、電源系のパッド（ボンディングパッド）および信号入出力系のパッドを含む複数のパッドが２列、かつ千鳥状に配置されている。電源系パッドの幅は、信号入出力系パッドの幅よりも大きく、かつ電源系パッドに接続されるワイヤの径は、信号入出力系パッドに接続されるワイヤの径よりも太い。また、２列に配置されたパッドのうち、チップの内側の列のパッドに接続されるワイヤと外側の列のパッドに接続されるワイヤとでループの高さを変え、ループの低いワイヤをボンディングした後にループの高いワイヤをボンディングすることにより、隣り合うワイヤ同士の接触を防いでいる。
【０００４】
特許文献２（特開２００３−３３８５１９号公報）には、特許文献１と同じく、チップの主面のパッドを２列、かつ千鳥状に配置した半導体装置が開示されている。この半導体装置は、チップのパッドと配線基板の接続部とを電気的に接続する複数本のワイヤのうち、互いに隣り合う第１および第２のワイヤにおいて、第２のワイヤのループ高さを第１のワイヤのループ高さよりも高くし、かつ第２のワイヤの一端部を、第１のワイヤの一端部よりもチップの一辺から遠く離れた位置でパッドに接続している。また、第２のワイヤの他端部は、第１のワイヤの他端部よりもチップの一辺から遠く離れた位置で配線基板の接続部に接続している。
【０００５】
特許文献３（特開平０５−２４３３０７号公報）は、チップのパッドとリードフレームのリードとを電気的に接続する複数本のワイヤのうち、チップのコーナー部近傍に位置するワイヤ（他のワイヤに比べてワイヤ長が長いワイヤ）を、剛性の高いワイヤあるいは径の太いワイヤで構成することにより、チップとワイヤを樹脂で封止する際のワイヤの変形（ワイヤ流れ）を防止する技術を開示している。
【０００６】
特許文献４（特開平０８−２３６５６４号公報）は、チップのパッドとリードフレームのリードとを接続する複数本のワイヤの径を、チップの主面に配置されたパッドの位置に応じて変えることにより、ワイヤ流れを防止する技術を開示している。具体的には、チップのコーナー部近傍のパッドに接続されるワイヤの径を他のワイヤの径よりも太くする技術、あるいはモールド金型に注入される樹脂の流れ界面に沿った方向に結線されたワイヤの径を、上記界面とクロスする方向に結線されたワイヤの径よりも太くする技術などが採用されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１９１４４７号公報
【特許文献２】特開２００３−３３８５１９号公報
【特許文献３】特開平０５−２４３３０７号公報
【特許文献４】特開平０８−２３６５６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体装置の高機能化・多機能化に伴い、集積回路の外部接続端子を構成するチップのボンディングパッド（電極パッド）数が増加の一途を辿っている。また、その一方で、半導体装置の小型化の要求も存在する。
【０００９】
そのため、ワイヤを介して上記ボンディングパッド（電極パッド）と配線基板のボンディングリード（電極パッド）を電気的に接続する半導体装置においては、各電極パッドのピッチを狭くする傾向にあり、これにより、複数本のワイヤのうちの互いに隣り合うワイヤ間の距離が短くなり、樹脂封止工程においてワイヤ同士が接触するショート不良が発生し易くなってきた。
【００１０】
隣り合うワイヤ同士のショートを防止する対策としては、例えば前記特許文献１および特許文献２のように、チップのボンディングパッドを複数列（例えば２列）に亘って、かつ千鳥状に配置したり、隣り合うワイヤのループ高さを交互に変えたりすることによって、隣り合うワイヤ間の距離を広くする方法が有効とされている。また、特許文献２のように、隣り合うボンディングパッドにおいて、ワイヤが接続される位置をワイヤの延在方向に沿って互いにずらすことによって、隣り合うワイヤ間の距離を広くする方法も有効とされている。
【００１１】
しかし、本発明者の検討によれば、チップにおけるワイヤの接続箇所（ボンディングパッド）を千鳥状に配置したり、ワイヤのループ高さを交互に変えたりすることによって、隣り合うワイヤ間の距離を広くしたとしても、ワイヤのショート不良が発生することが判明した。これは、上記した電極パッド数の増加および電極パッドの狭ピッチ化に伴い、隣り合うワイヤ間の距離を充分に確保することが困難になったためである。ここで、ワイヤのショートとは、ワイヤ同士が完全に接触している場合だけでなく、ワイヤ同士が完全には接触していないが、極めて近接している状態で生じるワイヤ間のリークも含んでいる。なお、このリークは、一般にワイヤ間の距離がワイヤの径以下まで近接したときに発生する現象である。
【００１２】
そこで、上記不良の原因について本発明者が検討したところ、複数のボンディングパッドのうち、平面形状が四角形からなるチップのコーナー部（角部）またはその近傍に配置されたボンディングパッドに接続されるワイヤであって、かつ最も上段側に位置するように（すなわち、ループ高さが最も高くなるように）形成されたワイヤにおいて不良が発生し易いことが明らかとなった。
【００１３】
この現象を図３７〜図４２を用いて説明する。図３７は、配線基板５０の上面にチップ５１を搭載し、配線基板５０のボンディングリード５２とチップ５１のボンディングパッド５３をワイヤ５４で電気的に接続した半導体装置の一例を示す平面図である。この半導体装置は、チップ５１のボンディングパッド５３を２列、かつ千鳥状に配置すると共に、配線基板５０のボンディングリード５２を２列、かつ千鳥状に配置している。また、この半導体装置は、図３８（図３７のＧ−Ｇ線断面図）に示すように、チップ５１の外側の列のボンディングパッド５３とチップ５１に近い列のボンディングリード５２を低ループのワイヤ５４で接続し、チップ５１の内側の列のボンディングパッド５３とチップ５１から離れた列のボンディングリード５２を高ループのワイヤ５４で接続している。
【００１４】
図３９は、上記配線基板５０上のチップ５１およびワイヤ５４を樹脂封止するために、配線基板５０をモールド金型５５に装着し、ゲート５６を通じてキャビティ５７内に溶融状態の封止樹脂５８を注入したときの断面図である。また、図４０は、チップ５１のコーナー部近傍における上記封止樹脂５８の流れ方向を矢印で示した要部平面図である。
【００１５】
モールド金型５５のキャビティ５７内に注入された封止樹脂５８がチップ５１のコーナー部近傍に達すると、図４０に示すように、チップ５１のコーナー部近傍に配置されたボンディングパッド５３に接続されているワイヤ５４のうち、チップ５１の内側の列のボンディングパッド５３とチップ５１から離れた列のボンディングリード５２を接続する高ループのワイヤ５４ｈが、配線基板５０の上面に水平な面内において矢印方向に変形する。
【００１６】
これは、チップ５１と配線基板５０とを接続する複数本のワイヤ５４のうち、チップ５１のコーナー部近傍のボンディングパッド５３に接続されるワイヤ５４のワイヤ長が、チップの他の領域のボンディングパッド５３に接続されるワイヤ５４のワイヤ長よりも長い。また、高ループのワイヤ５４（チップ５１の内側の列のボンディングパッド５３とチップ５１から離れた列のボンディングリード５２を接続するワイヤ５４）のワイヤ長が、低ループのワイヤ５４（チップ５１の外側の列のボンディングパッド５３とチップ５１に近い列のボンディングリード５２を接続するワイヤ５４）のワイヤ長よりも長い。そのため、チップ５１のコーナー部近傍に配置された高ループのワイヤ５４ｈは、ワイヤ長が最も長く、最も変形し易いことが原因である。
【００１７】
また、キャビティ５７内に注入された溶融状態の封止樹脂５８は、ワイヤ５４に対して横方向（配線基板５０の上面に水平な方向）の圧力を及ぼすだけでなく、縦方向（配線基板５０の上面に垂直な方向）の圧力も及ぼす。そのため、チップ５１のコーナー部近傍に配置された高ループのワイヤ５４ｈは、横方向（図４０の矢印方向）に変形するだけでなく、下向きの方向にも変形する。その結果、図４１（図４０のＨ−Ｈ線断面図）に示すように、チップ５１のコーナー部近傍に配置された高ループのワイヤ５４ｈと、このワイヤ５４ｈに隣接する低ループのワイヤ５４、すなわちワイヤ５４ｈの斜め下方に位置するワイヤ５４との間でショート不良が発生する。
【００１８】
なお、ここではワイヤ５４のループを２段（高ループおよび低ループ）にした場合について説明したが、例えば図４２に示すように、ワイヤ５４のループを３段（高ループ、中ループおよび低ループ）にした場合においても、上記と同様の理由により、チップ５１のコーナー部近傍に配置された高ループのワイヤ５４ｈと、このワイヤ５４ｈに隣接する中ループのワイヤ５４ｍとの間でショートが発生する。すなわち、一般に、ワイヤのループを多段にした場合は、チップのコーナー部近傍に配置された複数本のワイヤのうち、最も上段側に位置する、ワイヤ長が最も長いワイヤと、このワイヤに隣接する１段下のワイヤとの間でショートが発生する。
【００１９】
このように、チップのボンディングパッドを千鳥状に配置したり、ワイヤのループ高さを交互に変えたりすることによって、隣り合うワイヤ間の距離を広くする従来技術は、ワイヤのループを多段にした場合、チップのコーナー部近傍に配置されたワイヤ同士のショートを有効に防止することができない。
【００２０】
なお、前記特許文献３、４には、樹脂封止の際のワイヤの変形に起因するショート不良（ワイヤ流れ）を防ぐ対策として、ワイヤ流れが起き易いワイヤの径を他のワイヤの径よりも太くする技術が記載されている。しかし、これらの特許文献３、４は、いずれもワイヤのループを多段にする半導体装置を対象としたものではない。換言すれば、ワイヤを複数段に亘って形成する場合において、ワイヤ流れが特に発生し易い箇所を特定できていない。
【００２１】
本発明の目的は、配線基板とその主面上に搭載された一個のチップをワイヤによって電気的に接続する半導体装置において、ワイヤのループを多段にした場合に生じる隣接ワイヤ間のショートを抑制する技術を提供することにある。
【００２２】
本発明の他の目的は、チップと配線基板とを電気的に接続するワイヤの消費量を節減する技術を提供することにある。
【００２３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２５】
本発明の好ましい一態様である半導体装置は、配線基板に形成された複数のボンディングリードとチップに形成された複数のボンディングパッドとをそれぞれワイヤで電気的に接続した半導体装置であって、
前記複数のボンディングリードは、平面視において前記配線基板の上面の第１基板辺に沿って配置された複数の１列目ボンディングリードと、平面視において前記配線基板の前記上面の前記第１基板辺に沿って配置され、かつ前記複数の１列目ボンディングリードと前記第１基板辺との間に配置された複数の２列目ボンディングリードとを有しており、
前記複数のボンディングパッドは、平面視において前記チップの前記表面の第１チップ辺に沿って配置された複数の１列目ボンディングパッドと、平面視において前記チップの前記表面の前記第１チップ辺に沿って配置され、かつ前記複数の１列目ボンディングパッドよりも前記表面の中央部側に配置された複数の２列目ボンディングパッドとを有しており、
前記複数の２列目ボンディングパッドと前記複数の２列目ボンディングリードとをそれぞれ電気的に接続する前記複数の第２ワイヤのうち、前記チップの前記表面における角部に配置されたボンディングパッドに接続された角部用ワイヤの径は、前記複数の第１ワイヤ、および前記複数の第２ワイヤのうちの前記角部用ワイヤ以外のワイヤのそれぞれの径よりも太い。
【発明の効果】
【００２６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００２７】
上記した本発明の好ましい一態様によれば、配線基板とその主面上に搭載された一個のチップをワイヤによって電気的に接続する半導体装置において、ワイヤのループを多段にした場合に生じる隣接ワイヤ間のショートを抑制することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１である半導体装置の内部構造を示す平面図である。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】図１のＢ−Ｂ線に沿った断面図である。
【図４】図１に示す半導体装置の裏面を示す平面図である。
【図５】本発明の実施の形態１である半導体装置の配線基板の上面を示す平面図である。
【図６】図５に示す配線基板の一部を示す拡大平面図である。
【図７】本発明の実施の形態１である半導体装置の配線基板の一部を示す拡大断面図である。
【図８】本発明の実施の形態１である半導体装置の配線基板の下面を示す平面図である。
【図９】本発明の実施の形態１である半導体装置の配線基板に搭載されたチップの表面を示す平面図である。
【図１０】本発明の実施の形態１である半導体装置の配線基板に搭載されたチップの一部の拡大断面図である。
【図１１】本発明の実施の形態１である半導体装置の製造方法の一例を工程順に示すフロー図である。
【図１２】本発明の実施の形態１である半導体装置の製造に用いる大型配線基板の上面を示す平面図である。
【図１３】本発明の実施の形態１である半導体装置の製造に用いる大型配線基板の下面を示す平面図である。
【図１４】本発明の実施の形態１である半導体装置の製造に用いる半導体ウエハの平面図である。
【図１５】本発明の実施の形態１である半導体装置の製造方法を示す大型配線基板の平面図である。
【図１６】図１５に続く半導体装置の製造方法を示す大型配線基板の一部拡大平面図である。
【図１７】図１６に続く半導体装置の製造方法を示す大型配線基板の一部拡大平面図である。
【図１８】図１７のＣ−Ｃ線に沿った断面図である。
【図１９】図１７に続く半導体装置の製造方法を示す大型配線基板の一部拡大平面図である。
【図２０】図１９のＤ−Ｄ線に沿った断面図である。
【図２１】図１９に続く半導体装置の製造方法を示す大型配線基板の一部拡大平面図である。
【図２２】図２１のＥ−Ｅ線に沿った断面図である。
【図２３】図２１に続く半導体装置の製造方法を示す成形金型および大型配線基板の平面図である。
【図２４】図２３のＦ−Ｆ線に沿った断面図である。
【図２５】図２３に続く半導体装置の製造方法を示す成形金型および大型配線基板の平面図である。
【図２６】図２５に続く半導体装置の製造方法を示す成形金型および封止樹脂の平面図である。
【図２７】図２６に続く半導体装置の製造方法を示す大型配線基板の一部断面図である。
【図２８】図２７に続く半導体装置の製造方法を示す大型配線基板の一部断面図である。
【図２９】本発明の実施の形態２である半導体装置の製造方法を示す大型配線基板の一部断面図である。
【図３０】図２９に続く半導体装置の製造方法を示す大型配線基板の一部断面図である。
【図３１】図３０に続く半導体装置の製造方法を示す大型配線基板の一部断面図である。
【図３２】図３１に続く半導体装置の製造方法を示す大型配線基板の一部断面図である。
【図３３】図３２に続く半導体装置の製造方法を示す大型配線基板の一部断面図である。
【図３４】図２３および図２４に示す成形金型のキャビティに注入された封止樹脂の流れを説明する一部平面図である。
【図３５】本発明の変形例である半導体装置を示す成形金型および大型配線基板の一部平面図である。
【図３６】本発明の変形例である半導体装置を示す成形金型および大型配線基板の一部平面図である。
【図３７】本発明者が検討した従来技術の問題点を説明する平面図である。
【図３８】図３７のＧ−Ｇ線に沿った断面図である。
【図３９】本発明者が検討した従来技術の問題点を説明する断面図である。
【図４０】本発明者が検討した従来技術の問題点を説明する要部平面図である。
【図４１】図４０のＨ−Ｈ線に沿った断面図である。
【図４２】本発明者が検討した従来技術の問題点を説明する要部断面図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。
【００３０】
（実施の形態１）
＜半導体装置＞
図１は、本実施の形態１の半導体装置の内部構造を示す平面図、図２は、図１のＡ−Ａ線に沿った断面図、図３は、図１のＢ−Ｂ線に沿った断面図、図４は、図１に示す半導体装置の裏面を示す平面図である。なお、図１には、封止樹脂の図示が省略されている。
【００３１】
本実施の形態１の半導体装置は、配線基板１の上面（表面、チップ搭載面）に一個のチップ３を搭載し、この配線基板１の下面（裏面、マザーボード実装面）に複数個の半田ボール７を接続した個片モールド型のＢＧＡ（Ball Grid Array）である。
【００３２】
上記チップ３は、その裏面（第２主面）を配線基板１の上面と対向させた状態で配線基板１の中央部（チップ搭載領域）に搭載されている。すなわち、チップ３は、いわゆるフェイスアップ実装方式によって配線基板１の上面に実装されている。チップ３の表面（第１主面）の周辺部には複数のボンディングパッド（電極パッド）４が形成されている。また、チップ３の裏面は、エポキシ系の熱硬化性樹脂などからなる接着剤（接着層）５を介して配線基板１の上面に固定されている。
【００３３】
上記配線基板１の上面の周辺部には、複数のボンディングリード（電極パッド）２がチップ３を囲むように形成されている。そして、これらのボンディングリード２と上記チップ３の表面のボンディングパッド４は、金（Ａｕ）からなるワイヤ（ボンディングワイヤ）６、６ｂを介して電気的に接続されている。さらに、上記ボンディングリード２、チップ３およびワイヤ６、６ｂは、配線基板１の上面全体を覆う封止樹脂（封止体）８によって封止されている。封止樹脂８は、シリカフィラーを含んだエポキシ系熱硬化性樹脂などからなる。
【００３４】
＜配線基板＞
図５は、配線基板１の上面を示す平面図、図６は、図５の一部（１個のボンディングリード２およびその近傍の領域）を示す拡大平面図、図７は、配線基板１の一部を示す拡大断面図、図８は、配線基板１の下面を示す平面図である。
【００３５】
配線基板（インターポーザ基板）１は、複数層（例えば５層）の配線２Ｌおよび絶縁層１２を交互に積層した多層配線基板である。配線２Ｌは、例えば銅（Ｃｕ）膜からなり、絶縁層１２は、例えばエポキシ樹脂を含浸させたガラス繊維または炭素繊維からなる。また、配線基板１の上面および下面には、配線２Ｌを保護するための絶縁膜であるソルダレジスト１３が形成されている。
【００３６】
図５に示すように、四角形状（四辺形状）の平面形状を有する配線基板１の上面の中央部には、四角形状の平面形状を有するチップ搭載領域１４が設けられている。チップ搭載領域１４は、１個のチップ３がフェイスアップ実装方式によって実装される領域である（図１〜図３参照）。また、配線基板１の上面の周辺部（チップ搭載領域１４の外側の領域）には、複数のボンディングリード２が形成されている。これらのボンディングリード２は、チップ搭載領域１４の各辺に沿って２列、かつ千鳥状に配置されている。
【００３７】
図６および図７に示すように、上記ボンディングリード２は、配線基板１に形成された複数層の配線２Ｌのうち、最上層の配線２Ｌと一体に構成されている。すなわち、最上層の配線２Ｌのうち、ソルダレジスト１３で被覆されていない部分がボンディングリード２を構成している。また、ボンディングリード２は、最上層の配線２Ｌを構成する銅膜の表面にニッケル（Ｎｉ）および金のメッキ層（図示せず）を形成した構成になっている。図７に示すように、ボンディングリード２は、配線基板１の内部に形成された複数層の配線２Ｌおよびそれらを接続するビアホール１５を介して、配線基板１の下面のランド１６に電気的に接続されている。
【００３８】
図８に示すように、配線基板１の下面には、図２、図３に示した半田ボール７を接続するための電極パッドである複数のランド１６がアレイ状（マトリクス状）に配置されている。ランド１６は、配線２Ｌと同じ材料（銅膜）で構成されており、その表面にはニッケルおよび金のメッキ層（図示せず）が形成されている。
【００３９】
配線基板１のランド１６に接続される半田ボール７は、半導体装置（ＢＧＡ）を実装基板（マザーボード）に電気的に接続するための外部接続端子を構成している。すなわち、半導体装置（ＢＧＡ）は、半田ボール７を介して実装基板（マザーボード）に実装されるので、配線基板１は、チップ３を実装基板（マザーボード）に接続するためのインターポーザ基板として機能する。
【００４０】
上記半田ボール７は、例えば鉛（Ｐｂ）を実質的に含有しない、いわゆる鉛フリー半田によって構成されている。鉛フリー半田としては、錫（Ｓｎ）、錫−ビスマス（Ｂｉ）合金、錫−銅−銀（Ａｇ）合金などを挙げることができる。
【００４１】
＜半導体チップ＞
図９は、上記配線基板１に搭載されるチップ３の表面を示す平面図、図１０は、チップ３の一部の拡大断面図である。
【００４２】
図９に示すように、チップ３は、四角形状の平面形状を有する単結晶シリコン基板からなり、その内部にはマイコンなどの集積回路（図示せず）が形成されている。また、チップ３の表面の周辺部には、上記集積回路の外部接続端子を構成する複数のボンディングパッド４が形成されている。これらのボンディングパッド４は、四角形状のチップ３の各辺に沿って２列、かつ千鳥状に配置されている。チップ３の最表面には、上記集積回路を保護する表面保護膜（パッシベーション膜）３０が形成されている。表面保護膜３０は、例えば酸化シリコン膜と窒化シリコン膜とを積層した絶縁膜からなる。
【００４３】
上記チップ３の断面の一部を図１０に示す。図１０に示すように、チップ３の裏面には、例えばｐ型の導電性を有するシリコン基板３Ｐが露出している。このシリコン基板３Ｐには、ｐ型ウエル３１および素子分離溝３２が形成されており、ｐ型ウエル３２には、ｎチャネル型ＭＯＳトランジスタ（Ｑｎ）が形成されている。なお、実際のシリコン基板３Ｐには、さらにｐチャネル型ＭＯＳトランジスタ、抵抗素子、容量素子など、集積回路（マイコン）を構成する他の半導体素子も形成されているが、それらの図示は省略する。
【００４４】
上記ｎチャネル型ＭＯＳトランジスタ（Ｑｎ）の上部には、半導体素子間を接続する配線が形成されている。半導体素子間を接続する配線は、一般に３層〜１０層程度の多層配線構造を有しているが、図１０には、多層配線の一例として、アルミニウム（Ａｌ）合金を主体とする金属膜で構成された３層配線（第１層Ａｌ配線３３、第２層Ａｌ配線３４、第３層Ａｌ配線３５）が示されている。また、ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）と第１層Ａｌ配線３３との間、第１層Ａｌ配線３３と第２層Ａｌ配線３４との間、および第２層Ａｌ配線３４と第３層Ａｌ配線３５との間には、それぞれ酸化シリコン膜などからなる層間絶縁膜３６、３７、３８が形成されている。そして、第３層Ａｌ配線３５のうち、チップ３の最表面を覆う表面保護膜３０の開口３９から露出した部分が前記ボンディングパッド４を構成している。
【００４５】
＜ボンディングワイヤ＞
次に、配線基板１のボンディングリード２とチップ３のボンディングパッド４を電気的に接続するワイヤ６について説明する。
【００４６】
図１〜図３に示すように、本実施の形態１の半導体装置（ＢＧＡ）は、チップ３の各辺に沿って２列、かつ千鳥状に配置された複数のボンディングパッド４に接続されるワイヤ６のループを複数段にする多段ループ構造を採用している。
【００４７】
すなわち、本実施の形態１では、チップ３の各辺に沿って２列、かつ千鳥状に配置された複数のボンディングパッド４のうち、外側の列のボンディングパッド４と、配線基板１の各辺に沿って２列、かつ千鳥状に配置された複数のボンディングリード２のうち、内側の列（チップ３に近い列）のボンディングリード２とを低ループのワイヤ６で接続する。また、チップ３の内側の列（チップ３の中央に近い列）のボンディングパッド４と、配線基板１の外側の列（チップ３から遠い列、すなわち配線基板１の辺に近い列）のボンディングリード２とを高ループのワイヤ６で接続する。
【００４８】
なお、本実施の形態１および後述する実施の形態２では、チップ３の各辺に沿って２列に配置された複数のボンディングパッド４のうち、低ループのワイヤ（第１ワイヤ）６が接続される外側の列のボンディングパッド４を１列目のボンディングパッド４と定義し、高ループのワイヤ（第２ワイヤ）６が接続される内側の列のボンディングパッド４を２列目のボンディングパッド４と定義する。
【００４９】
また、配線基板１の各辺に沿って２列に配置された複数のボンディングリード２のうち、低ループのワイヤ（第１ワイヤ）６が接続される内側の列のボンディングリード２を１列目のボンディングリード２と定義し、高ループのワイヤ（第２ワイヤ）６が接続される外側の列のボンディングリード２を２列目のボンディングリード２と定義する。すなわち、低ループのワイヤ６を介してチップ３の１列目のボンディングパッド４に電気的に接続されるボンディングリード２を１列目のボンディングリード２と定義し、高ループのワイヤ６を介してチップ３の２列目のボンディングパッド４に電気的に接続されるボンディングリード２を２列目のボンディングリード２と定義する。
【００５０】
また、本発明において多段ループ構造と言う場合は、図１〜図３に示す２段（高ループおよび低ループ）のループ構造だけでなく、３段以上のループ構造も含んでいるが、本実施の形態１では、説明および図示を簡単にするために、２段ループ構造を採用した場合について説明する。
【００５１】
また、図１および図３に示すように、本実施の形態１の半導体装置（ＢＧＡ）は、チップ３のボンディングパッド４と配線基板１のボンディングリード２とを電気的に接続する複数本のワイヤ６のうち、チップ３のコーナー部（角部）に最も近い位置、換言するとチップ３の各辺の両端部に配置された２列目のボンディングパッド４に接続される８本の高ループのワイヤ６ｂの径を、その他のワイヤ６の径よりも太くする。すなわち、チップ３のボンディングパッド４と配線基板１のボンディングリード２を電気的に接続する複数本のワイヤ６のうち、ワイヤ長が最も長いワイヤ６ｂの径を、その他のワイヤ６の径よりも太くする。ここで、太いワイヤ６ｂの直径は、例えば２０μｍであり、その他のワイヤ６の直径は、高ループ、低ループ共に、例えば直径１８μｍである。
【００５２】
このように、本実施の形態１の半導体装置（ＢＧＡ）は、チップ３のコーナー部（角部）に最も近い位置に配置された２列目のボンディングパッド４に接続される、ワイヤ長が最も長いワイヤ（角部用ワイヤ、端部用ワイヤ）６ｂの径を、その他のワイヤ６の径よりも太くすることによって、後述するモールド工程でのワイヤ流れを抑制する。
【００５３】
＜半導体装置の製造方法＞
次に、上記のような構成を有する本実施の形態１の半導体装置（ＢＧＡ）の製造方法について説明する。図１１は、半導体装置（ＢＧＡ）の製造方法の一例を工程順に示すフロー図である。
【００５４】
１．基板およびチップ準備工程：
図１２は、半導体装置の製造に用いる大型配線基板の上面（チップ搭載面）を示す平面図、図１３は、この大型配線基板の下面を示す平面図である。
【００５５】
大型配線基板２０は、長方形（四辺形）の枠部２１とその内側に設けられた複数のデバイス領域２２とを備えている。ここで、デバイス領域２２とは、図１２および図１３の二点鎖線で示す仮想的なダイシングラインＤＬによって区画された、平面形状が四角形状の領域である。
【００５６】
大型配線基板２０は、前記配線基板１の母体となる多層配線基板であり、上記ダイシングラインＤＬに沿って大型配線基板２０を切断（ダイシング）、個片化することにより、複数個の配線基板１が得られる構成になっている。大型配線基板２０に設けるデバイス領域２２の数は特に限定されないが、例えば図１２および図１３に示す大型配線基板２０の場合は、２行×４列のデバイス領域２２を備えているので、この大型配線基板２０から２×４＝８個の配線基板１が得られる。なお、大型配線基板２０は、ＭＡＰ（Mold Array Package）基板あるいはマルチ配線基板などと呼ばれることもある。
【００５７】
大型配線基板２０の上面において、複数のデバイス領域２２のそれぞれの中央部には、四角形状のチップ搭載領域１４が設けられており、チップ搭載領域１４の外側には、チップ搭載領域１４の各辺に沿って２列、かつ千鳥状に配置された複数のボンディングリード２が形成されている。また、大型配線基板２０の下面において、複数のデバイス領域２２のそれぞれには、複数のランド１６がアレイ状（マトリクス状）に形成されている。デバイス領域２２の断面構造は、図７に示した配線基板１の断面構造と同一である。従って、大型配線基板２０に設けられた８個のデバイス領域２２のそれぞれは、１個の配線基板１と同一の構造を有している。
【００５８】
また、上記大型配線基板２０を準備する工程と並行し、図１４に示す半導体ウエハ３Ｗを切断（ダイシング）、個片化することによって、複数個のチップ３を準備する。半導体ウエハ３Ｗに区画されたアレイ状の領域（チップ領域）のそれぞれには、マイコンなどの集積回路が形成されているが、この集積回路は、通常のウエハプロセス（前工程）によって形成することができるので、その詳細な説明は省略する。
【００５９】
２．ダイボンディング工程：
半導体装置（ＢＧＡ）を製造するには、まず、図１５に示すように、大型配線基板２０の上面に設けられた各デバイス領域２２のチップ搭載領域１４に接着剤５を供給した後、図１６（大型配線基板２０の一部を拡大して示す平面図）に示すように、各デバイス領域２２の中央部（接着剤５が供給されたチップ搭載領域１４）にチップ３を搭載する。チップ３の搭載は、チップ３の裏面を大型配線基板２０の上面と対向させるフェイスアップ実装方式によって行う。その後、大型配線基板２０を加熱し、接着剤５を硬化させることによって、各チップ３を大型配線基板２０の上面に固定する。
【００６０】
３．ワイヤボンディング工程：
次に、図１７（大型配線基板２０のデバイス領域２２を拡大して示す平面図）および図１８（図１７のＣ−Ｃ線断面図）に示すように、大型配線基板２０の各デバイス領域２２に搭載されたチップ３の１列目のボンディングパッド４と、各デバイス領域２２に形成された１列目のボンディングリード２を低ループのワイヤ６によって電気的に接続する。このワイヤ６のボンディングは、熱と超音波を利用した周知のボールボンディング法によって行い、かつボンディングパッド４側を第１ボンディングとし、ボンディングリード２側を第２ボンディングとする正ボンディング方式を採用する。すなわち、最初にワイヤ６の先端部にボール部を形成し、このボール部をボンディングパッド４に接続した後、ワイヤ６の他端をボンディングリード２に接続する。このとき使用するワイヤ６の直径は、例えば１８μｍである。
【００６１】
次に、図１９（大型配線基板２０の一つのデバイス領域２２を拡大して示す平面図）および図２０（図１９のＤ−Ｄ線断面図）に示すように、大型配線基板２０の各デバイス領域２２に搭載されたチップ３の２列目のボンディングパッド４と、各デバイス領域２２に形成された２列目のボンディングリード２を高ループのワイヤ６によって電気的に接続する。但し、このとき、チップ３のコーナー部（角部）に最も近い位置に配置された２列目のボンディングパッド４、およびこれらのボンディングパッド４に対応する２列目のボンディングリード２にはワイヤ６を接続しない。
【００６２】
上記高ループのワイヤ６のボンディングには、前記低ループのワイヤ６のボンディングに使用したものと同一のワイヤボンダーを使用する。また、この場合も、ボンディングパッド４側を第１ボンディングとし、ボンディングリード２側を第２ボンディングとする正ボンディング方式を採用する。高ループのワイヤ６の直径は、前記低ループのワイヤ６と同一（例えば１８μｍ）である。
【００６３】
次に、図２１（大型配線基板２０の一つのデバイス領域２２を拡大して示す平面図）および図２２（図２１のＥ−Ｅ線断面図）に示すように、チップ３のコーナー部に最も近い位置に配置された２列目のボンディングパッド４と、これらのボンディングパッド４に対応する２列目のボンディングリード２を、上記ワイヤ６よりも径が太く、かつ高ループのワイヤ６ｂによって電気的に接続する。
【００６４】
この場合も、ボンディングパッド４側を第１ボンディングとし、ボンディングリード２側を第２ボンディングとする正ボンディング方式を採用するが、径の太いワイヤ６ｂのボンディングには、径の細いワイヤ６のボンディングに使用したものとは異なるワイヤボンダーを使用する。径の太いワイヤ６ｂの直径は、例えば２０μｍである。
【００６５】
４．モールド工程：
次に、上記ワイヤボンディング工程が完了した大型配線基板２０を図２３および図２４に示す成形金型４０に装着する。図２３は、本実施の形態１で使用する成形金型４０およびこの成形金型４０に装着された大型配線基板２０を示す平面図、図２４は、図２３のＦ−Ｆ線に沿った断面図である。
【００６６】
成形金型４０は、内面にキャビティ４５が設けられた上型４１、およびこの上型４１に対向する下型４２を有している。また、大型配線基板２０は、その上面がキャビティ４５内に位置するように下型４２の上面に固定される。成形金型４０のキャビティ４５は、四角形状の平面形状を有しており、上型４１の長辺の一方には、キャビティ４５内に溶融状態の樹脂（封止樹脂８）を供給するための複数のゲート４３が設けられている。また、上型４１の上記長辺に対向するもう一方の長辺には、キャビティ４５内のガスを排出するための複数のエアベント４４が設けられている。すなわち、この成形金型４０は、四角形状のキャビティ４５の一辺側から、この一辺と対向する他辺側に向かって溶融状態の樹脂を注入する、いわゆるサイドゲート方式を採用している。
【００６７】
また、図２３に示すように、成形金型４０に大型配線基板２０を装着したとき、四角形状の大型配線基板２０の長辺は、前記ゲート４３およびエアベント４４が設けられた上型４１の長辺と平行になり、大型配線基板２０の短辺は、上型４１の短辺と平行になる。また、大型配線基板２０の各デバイス領域２２に搭載された四角形のチップ３の４辺のうちの２辺は、上型４１の長辺に対して平行となり、残りの２辺は、上型４１の長辺に対して直角となる。換言すると、チップ３の４辺のうちの２辺は、キャビティ４５内に注入される樹脂の流れ方向に対して平行となり、残りの２辺は、樹脂の流れ方向に対して直角となる。
【００６８】
次に、図２５および図２６に示すように、上記複数のゲート４３を通じてキャビティ４５内に溶融状態の封止樹脂８を注入することによって、大型配線基板２０の上面に搭載された全てのチップ３およびそれらに接続された全てのワイヤ６、６ｂを封止樹脂８で一括モールドする。ここで、図２５は、ゲート４３からキャビティ４５内に注入された直後の封止樹脂８の流れを示す平面図である。また、図２６は、その後、キャビティ４５内が封止樹脂８によって完全に充填された状態を示す平面図である。
【００６９】
前述したように、モールド工程に先立つワイヤボンディング工程では、大型配線基板２０の各デバイス領域２２に搭載されたチップ３のコーナー部に最も近い位置に配置された２列目のボンディングパッド４と、これらのボンディングパッド４に対応する２列目のボンディングリード２を、他のワイヤ６よりも径が太い、従って剛性が高いワイヤ６ｂで電気的に接続する（図２１、図２２参照）。すなわち、本実施の形態１では、チップ３のボンディングパッド４と大型配線基板２０のボンディングリード２を電気的に接続する複数のワイヤ６、６ｂのうち、ワイヤ長が最も長いワイヤ（角部用ワイヤ）６ｂの径を他のワイヤ６の径よりも太くする。
【００７０】
これにより、成形金型４０のキャビティ４５内に封止樹脂８を注入した際、ワイヤ長が最も長く、従って、最も変形し易いワイヤ（角部用ワイヤ）６ｂの変形（横方向および縦方向の変形）が抑制されるので、このワイヤ６ｂとこのワイヤ６ｂに隣接する低ループのワイヤ６との間のショートが抑制される。
【００７１】
５．ボールマウント工程：
次に、図２７に示すように、大型配線基板２０の下面に形成された複数のランド１６のそれぞれに半田ボール７を接続する。
【００７２】
６．個片化工程：
次に、図２８に示すように、ダイシングブレード２３を用いて大型配線基板２０およびその上面全体を覆う封止樹脂８を切断（ダイシング）、個片化する。大型配線基板２０および封止樹脂８の切断は、図１２および図１３に示したダイシングラインＤＬに沿って行う。ここまでの工程により、前記図１〜図４に示した本実施の形態１の半導体装置（ＢＧＡ）が完成する。
【００７３】
このように、本実施の形態１によれば、チップ３のコーナー部に最も近い位置に配置された、ワイヤ長が最も長いワイヤ（角部用ワイヤ）６ｂがモールド時の封止樹脂８の流圧によって変形（ワイヤ流れ）することを抑制することができる。これにより、ワイヤ（角部用ワイヤ）６ｂとこのワイヤ６ｂに隣接する低ループのワイヤ６との間のショートを抑制することができるので、半導体装置（ＢＧＡ）の信頼性および製造歩留まりを向上させることができる。
【００７４】
また、本実施の形態１では、配線基板１の２列目のボンディングパッド４とチップ３の２列目のボンディングパッド４を接続する高ループのワイヤ６、６ｂのうち、ワイヤ長が最も長いワイヤ（角部用ワイヤ）６ｂの径のみを太くする。これにより、全ての高ループのワイヤ６、６ｂの径を低ループのワイヤ６の径よりも太くする場合に比べてワイヤ６、６ｂの消費量を節減することができる。従って、特に、ワイヤ６、６ｂの材料として高価な金を使用した場合には、半導体装置（ＢＧＡ）の材料コストを顕著に低減することができる。
【００７５】
（実施の形態２）
前記実施の形態１では、配線基板１のボンディングパッド４とチップ３のボンディングパッド４を接続する複数のワイヤ６、６ｂのうち、ワイヤ長が最も長いワイヤ（角部用ワイヤ）６ｂの径を他のワイヤ６の径より太くすることにより、隣接ワイヤ６、６ｂ間のショートを抑制した。これに対し、本実施の形態２では、径の細いワイヤ６のみを使用し、ワイヤボンディング方法を変更することによって、隣接ワイヤ６、６間のショートを抑制する。なお、本実施の形態２で使用するワイヤ６の材料は、前記実施の形態１と同じく金である。また、ワイヤ６の直径は、例えば１８μｍである。以下、図２９〜図３３を参照しながら、本実施の形態２のワイヤボンディング方法について説明する。
【００７６】
図２９は、ダイボンディング工程が完了した大型配線基板２０の一部（図１２および図１３に示した８つのデバイス領域２２の一つ）を示す断面図である。本実施の形態２のダイボンディング工程は、前記実施の形態１のダイボンディング工程と同じであるため、その説明は省略する。
【００７７】
次に、上記大型配線基板２０の上面に搭載されたチップ３の１列目のボンディングパッド４と、大型配線基板２０の上面に形成された１列目のボンディングリード２とを低ループのワイヤ６によって電気的に接続する。このワイヤ６のボンディングは、熱と超音波を利用した周知のボールボンディング法によって行うが、本実施の形態２では、まず、図３０に示すように、チップ３の１列目のボンディングパッド４に金の突起電極９を接続する。すなわち、最初にワイヤ６の先端部にボール部を形成し、このボール部を１列目のボンディングパッド４に接続した後、ワイヤ６を切断することによって、１列目のボンディングパッド４上に上記ボール部からなる突起電極９を形成する。
【００７８】
次に、図３１に示すように、ワイヤ６の一端（ボール部）を１列目のボンディングリード２に接続した後、キャピラリ１０を１列目のボンディングパッド４上に移動し、図３２に示すように、ワイヤ６の他端を突起電極９に接続する。
【００７９】
このようにして、チップ３の１列目のボンディングパッド４と、大型配線基板２０の１列目のボンディングリード２とを全て低ループのワイヤ６で電気的に接続した後、図３３に示すように、チップ３の２列目のボンディングパッド４と、大型配線基板２０の２列目のボンディングリード２を高ループのワイヤ６によって電気的に接続する。高ループのワイヤ６のボンディングは、前記実施の形態１と同じように、ボンディングパッド４側を第１ボンディングとし、ボンディングリード２側を第２ボンディングとする正ボンディング方式によって行う。高ループのワイヤ６の直径は、チップ３のコーナー部に最も近い位置に配置された２列目のボンディングパッド４に接続される高ループのワイヤ６を含めて、全て低ループのワイヤ６と同じ（例えば１８μｍ）にする。
【００８０】
このように、本実施の形態２では、チップ３の１列目のボンディングパッド４と、大型配線基板２０の１列目のボンディングリード２とを低ループのワイヤ６で電気的に接続する際、逆ボンディング（リバースボンディング）方式を採用する。これにより、図３３に示すように、低ループのワイヤ６のループ高さが前記実施の形態１の方法（正ボンディング方式）で形成した低ループのワイヤ６に比べて低くなるので、高ループのワイヤ６とこれに隣接する低ループのワイヤ６との距離（垂直方向の距離）が長くなる。
【００８１】
従って、チップ３のコーナー部に最も近い位置に配置された２列目のボンディングパッド４に接続された高ループのワイヤ６（ワイヤ長が最も長いワイヤ６）がモールド工程で変形したとしても、隣接する低ループのワイヤ６とのショートを抑制することができる。
【００８２】
また、チップ３の１列目のボンディングパッド４と、大型配線基板２０の１列目のボンディングリード２とを低ループのワイヤ６で電気的に接続する際、予め１列目のボンディングパッド４上に突起電極９を形成しておくことにより、ループ高さが極めて低いワイヤ６と１列目のボンディングパッド４との接続信頼性を向上させることができる。さらに、ワイヤ６と１列目のボンディングパッド４との間に介在する突起電極９がボンディングの衝撃を緩和・吸収するので、チップ３に形成された集積回路へのボンディングダメージを抑制することができる。
【００８３】
（変形例）
前記実施の形態１では、大型配線基板２０の上面に搭載された全てのチップ３において、チップ３のコーナー部（角部）に最も近い位置（チップ３の各辺の両端部）に配置された高ループのワイヤ（角部用ワイヤ）６ｂの径を、その他のワイヤ６の径よりも太くしたが、本発明は、これに限定されるものではない。
【００８４】
例えば図２３および図２４に示すサイドゲート方式の成形金型４０を用いて大型配線基板２０上のチップ３およびワイヤ６、６ｂを樹脂封止する場合は、図２４に示すように、チップ３の表面から上型４１の下面までの距離が、大型配線基板２０の上面から上型４１の下面までの距離よりも短くなる。換言すると、チップ３の表面と上型４１の下面との隙間は、大型配線基板２０の上面と上型４１の下面との隙間よりも狭くなる。
【００８５】
そのため、図２５に示すように、ゲート４３を通じてキャビティ４５内に封止樹脂８を注入すると、チップ３の表面と上型４１の下面との隙間を流れる封止樹脂８の速度は、大型配線基板２０の上面と上型４１の下面との隙間を流れる封止樹脂８の速度よりも遅くなる。
【００８６】
その結果、図３４に示すように、チップ３のコーナー部のうち、成形金型４０のエアベント４４に近い側に位置する２つのコーナー部では、高ループのワイヤ（角部用ワイヤ）６ｂに対して横方向（矢印方向）から封止樹脂８の強い流圧が加わる。すなわち、サイドゲート方式の成形金型４０を用いて大型配線基板２０上のチップ３およびワイヤ６、６ｂを樹脂封止する場合は、チップ３の４つのコーナー部（四隅）近傍に配置された高ループのワイヤ（角部用ワイヤ）６ｂのうち、ゲート４３に近い側に位置する２つのコーナー部近傍に配置されたワイヤ６ｂよりも、エアベント４４に近い側に位置する２つのコーナー部近傍に配置されたワイヤ６ｂの方がより変形し易い。
【００８７】
そこで、図３５に示すように、大型配線基板２０の上面に搭載された全てのチップ３において、エアベント４４に近い側に位置する２つのコーナー部近傍に配置された高ループのワイヤ（角部用ワイヤ）６ｂの径のみを太くし、その他のワイヤ６の径は細くしてもよい。
【００８８】
また、図３４で説明した高ループのワイヤ（角部用ワイヤ）６ｂに加わる封止樹脂８の流圧は、大型配線基板２０の上面に搭載されたチップ３のうち、ゲート４３に近い行に位置するチップ３よりもエアベント４４に近い行に位置するチップ３の方が大きい。
【００８９】
そこで、図３６に示すように、エアベント４４に近い行に位置するチップ３は、エアベント４４に近い側に位置する２つのコーナー部近傍に配置された高ループのワイヤ（角部用ワイヤ）６ｂの径のみを太くし、ゲート４３に近い行に位置するチップ３は、全てのワイヤ６の径を細くしてもよい。
【００９０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９１】
前記実施の形態１、２では、チップ３のコーナー部に最も近い位置に配置されているワイヤ（角部用ワイヤ）６ｂの径を他のワイヤ６の径よりも太くしたが、これに限定されるものではなく、さらに、上記ワイヤ（角部用ワイヤ）６ｂに隣接する高ループのワイヤの径を角部用ワイヤ６ｂの径と同じにしてもよい。すなわち、チップ３の２列目のボンディングパッド４に接続される径の太いワイヤ６ｂの数は、９本以上であってもよい。
【００９２】
前記実施の形態１、２では、２段ループ構造を採用した半導体装置について説明したが、３段以上の多段ループ構造を採用した半導体装置にも適用できることは勿論である。この場合は、チップのコーナー部近傍に配置された複数本のワイヤのうち、最も上段側に位置するワイヤ（ループ高さが最大のワイヤ）の径をその他のワイヤの径よりも太くすればよい。
【００９３】
前記実施の形態１、２では、金のワイヤを使用したが、銅のワイヤを使用してもよい。
【００９４】
前記実施の形態１、２では、配線基板の上面にチップを搭載する半導体装置について説明したが、リードフレームの上面にチップを搭載し、リードフレームのリードとチップのボンディングワイヤを多段ループ構造のワイヤで電気的に接続する半導体装置に適用することもできる。
【産業上の利用可能性】
【００９５】
本発明は、配線基板とその上面に搭載した半導体チップとをワイヤによって電気的に接続する半導体装置に利用することができる。
【符号の説明】
【００９６】
１  配線基板
２  ボンディングリード（電極パッド）
２Ｌ  配線
３  半導体チップ
３Ｐ  シリコン基板
３Ｗ  半導体ウエハ
４  ボンディングパッド（電極パッド）
５  接着剤
６、６ｂ  ワイヤ（ボンディングワイヤ）
７  半田ボール
８  封止樹脂
９  突起電極
１０  キャピラリ
１２  絶縁層
１３  ソルダレジスト
１４  チップ搭載領域
１５  ビアホール
１６  ランド
２０  大型配線基板
２１  枠部
２２  デバイス領域
２３  ダイシングブレード
３０  表面保護膜
３１  ｐ型ウエル
３２  素子分離溝
３３  第１層Ａｌ配線
３４  第２層Ａｌ配線
３５  第３層Ａｌ配線
３６、３７、３８  層間絶縁膜
３９  開口
４０  成形金型
４１  上型
４２  下型
４３  ゲート
４４  エアベント
４５  キャビティ
５０  配線基板
５１  半導体チップ
５２  ボンディングリード
５３  ボンディングパッド
５４、５４ｈ、５４ｍ  ワイヤ
５５  モールド金型
５６  ゲート
５７  キャビティ
５８  封止樹脂
ＤＬ  ダイシングライン
Ｑｎ  ｎチャネル型ＭＯＳＦＥＴ
【図１】
0005467959.tif 000002
【図２】
0005467959.tif 000003
【図３】
0005467959.tif 000004
【図４】
0005467959.tif 000005
【図５】
0005467959.tif 000006
【図６】
0005467959.tif 000007
【図７】
0005467959.tif 000008
【図８】
0005467959.tif 000009
【図９】
0005467959.tif 000010
【図１０】
0005467959.tif 000011
【図１１】
0005467959.tif 000012
【図１２】
0005467959.tif 000013
【図１３】
0005467959.tif 000014
【図１４】
0005467959.tif 000015
【図１５】
0005467959.tif 000016
【図１６】
0005467959.tif 000017
【図１７】
0005467959.tif 000018
【図１８】
0005467959.tif 000019
【図１９】
0005467959.tif 000020
【図２０】
0005467959.tif 000021
【図２１】
0005467959.tif 000022
【図２２】
0005467959.tif 000023
【図２３】
0005467959.tif 000024
【図２４】
0005467959.tif 000025
【図２５】
0005467959.tif 000026
【図２６】
0005467959.tif 000027
【図２７】
0005467959.tif 000028
【図２８】
0005467959.tif 000029
【図２９】
0005467959.tif 000030
【図３０】
0005467959.tif 000031
【図３１】
0005467959.tif 000032
【図３２】
0005467959.tif 000033
【図３３】
0005467959.tif 000034
【図３４】
0005467959.tif 000035
【図３５】
0005467959.tif 000036
【図３６】
0005467959.tif 000037
【図３７】
0005467959.tif 000038
【図３８】
0005467959.tif 000039
【図３９】
0005467959.tif 000040
【図４０】
0005467959.tif 000041
【図４１】
0005467959.tif 000042
【図４２】
0005467959.tif 000043