(57)【特許請求の範囲】
【請求項１】
第１導電形の第１半導体層と、前記第１半導体層の第１部分の上に設けられた発光層と、前記発光層の上に設けられた第２導電形の第２半導体層と、を含む発光部と、
前記第１半導体層の第２部分の上に設けられ前記第１半導体層と電気的に接続された第１電極と、
前記第２半導体層の上に設けられ前記第２半導体層と電気的に接続された第２電極と、
前記第１電極に電気的に接続され前記第１半導体層から前記第２半導体層に向かう第１方向に延びる第１金属ピラーと、
前記第２電極に電気的に接続され前記第１方向に延びる第２金属ピラーと、
前記第１金属ピラーの端部及び前記第２金属ピラーの端部を露呈させて前記第１金属ピラー及び前記第２金属ピラーを封止する封止部と、
前記第１半導体層よりも下に設けられ、前記第１方向にみたときに、少なくとも一部が前記発光部と重ならない整流部を含む整流素子部と、
前記第１電極と前記整流部の一端とを電気的に接続する第１配線と、
前記第２電極と前記整流部の他端とを電気的に接続する第２配線と、
を備え、
前記整流部は、前記第１方向にみたときに前記発光部を囲む半導体発光素子。
【請求項２】
前記整流部は、
前記第２配線と電気的に接続され前記第１導電形の第１半導体部と、
前記第１配線と電気的に接続され前記第２導電形で前記第１半導体部と接合された第２半導体部と、
を含む請求項１記載の半導体発光素子。
【請求項３】
前記整流部は、ツェナーダイオードである請求項２記載の半導体発光素子。
【請求項４】
前記整流部は、
前記第２配線と電気的に接続され前記第１導電形の半導体部と、
前記第１配線と電気的に接続され前記半導体部に接合された金属部と、
を含むショットキーバリアダイオードである請求項１記載の半導体発光素子。
【請求項５】
前記第１半導体層の上面の前記第１方向に対して垂直な第２方向に沿う長さは、前記第１半導体層の下面の前記第２方向に沿う長さよりも短い請求項１〜４のいずれか１つに記載の半導体発光素子。
【請求項６】
前記整流部の上面は、前記第１方向において前記第１半導体層の下面と同じ高さである請求項１〜５のいずれか１つに記載の半導体発光素子。
【請求項７】
前記第１半導体層の下に設けられ、前記発光部及び前記整流部を覆い、前記発光部から放出される光の少なくとも一部を吸収し、前記光の波長とは異なる波長を有する光を放出する波長変換層を、さらに備えた請求項１〜６のいずれか１つに記載の半導体発光素子。
【請求項８】
半導体基板の上に、第１導電形の第１半導体膜と、前記第１半導体膜の上に設けられた発光膜と、前記発光膜の上に設けられ第２導電形の第２半導体膜と、を含む積層母体の一部を除去することにより、前記第１半導体膜から形成された第１半導体層と、前記発光膜から形成され前記第１半導体層の第１部分の上に設けられた発光層と、前記第２半導体膜から形成され前記発光層の上に設けられた第２半導体層と、を含む発光部を形成するとともに、前記半導体基板の上面の一部を露呈させる工程と、
前記上面の露呈させた部分に、前記第１半導体層よりも下に設けられ、前記第１半導体層から前記第２半導体層に向かう第１方向にみたときに、少なくとも一部が前記発光部と重ならない整流部を含む整流素子部を形成する工程と、
前記第１半導体層の第２部分の上に設けられ前記第１半導体層と電気的に接続された第１電極を形成し、前記第２半導体層の上に設けられ前記第２半導体層と電気的に接続された第２電極を形成する工程と、
前記第１電極と前記整流部の一端とを第１配線によって電気的に接続し、前記第２電極と前記整流部の他端とを第２配線によって電気的に接続する工程と、
前記第１電極に電気的に接続され前記第１方向に延びる第１金属ピラーを形成し、前記第２電極に電気的に接続され前記第１方向に延びる第２金属ピラーを形成する工程と、
前記第１金属ピラーの端部及び前記第２金属ピラーの端部を露呈させて、前記第１金属ピラー及び前記第２金属ピラーを封止する封止部を形成する工程と、
を備えた半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
発光ダイオードなどの半導体発光素子が普及している。半導体発光素子と、ダイオードなどの整流素子と、を並列に接続し、ＥＳＤ（Electrostatic Discharge：静電気放電）などに起因する逆方向の過電圧から半導体発光素子を保護する構成がある。
【０００３】
しかしながら、整流素子を設けると装置の全体のサイズが大型化する。装置の大きさを変えないで整流素子を設けると、発光面積が小さくなり、光量が低下する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２２８９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、過電圧から保護した、高輝度で小型の半導体発光素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態によれば、発光部と、第１電極と、第２電極と、第１金属ピラーと、第２金属ピラーと、封止部と、整流素子部と、第１配線と、第２配線と、を備えた半導体発光素子が提供される。前記発光部は、第１半導体層と、発光層と、第２半導体層と、を含む。前記第１半導体層は、第１導電形である。前記発光層は、前記第１半導体層の第１部分の上に設けられる。前記第２半導体層は、前記発光層の上に設けられる。前記第２半導体層は、第２導電形である。前記第１電極は、前記第１半導体層の第２部分の上に設けられ、前記第１半導体層と電気的に接続される。前記第２電極は、前記第２半導体層の上に設けられ、前記第２半導体層と電気的に接続される。前記第１金属ピラーは、前記第１電極に電気的に接続される。前記第１金属ピラーは、前記第１半導体層から前記第２半導体層に向かう第１方向に延びる。前記第２金属ピラーは、前記第２電極に電気的に接続される。前記第２金属ピラーは、前記第１方向に延びる。前記封止部は、前記第１金属ピラーの端部及び前記第２金属ピラーの端部を露呈させて前記第１金属ピラー及び前記第２金属ピラーを封止する。前記整流素子部は、整流部を含む。前記整流部は、前記第１半導体層よりも下に設けられる。整流部の少なくとも一部は、前記第１方向にみたときに前記発光部と重ならない。前記第１配線は、前記第１電極と前記整流部の一端とを電気的に接続する。前記第２配線は、前記第２電極と前記整流部の他端とを電気的に接続する。前記整流部は、前記第１方向にみたときに前記発光部を囲む。
【図面の簡単な説明】
【０００７】
【図１】図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を示す模式図である。
【図２】第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。
【図３】第１の実施形態に係る半導体発光素子を示す等価回路図である。
【図４】図４（ａ）〜図４（ｃ）は、第１の実施形態に係る半導体発光素子の製造方法を示す模式的断面図である。
【図５】図５（ａ）〜図５（ｃ）は、第１の実施形態に係る半導体発光素子の製造方法を示す模式的断面図である。
【図６】図６（ａ）〜図６（ｃ）は、第１の実施形態に係る半導体発光素子の製造方法を示す模式的断面図である。
【図７】図７（ａ）〜図７（ｃ）は、第１の実施形態に係る半導体発光素子の製造方法を示す模式的断面図である。
【図８】図８（ａ）〜図８（ｃ）は、第１の実施形態に係る半導体発光素子の製造方法を示す模式的断面図である。
【図９】第１の実施形態に係る別の半導体発光素子を示す模式的上面図である。
【図１０】第１の実施形態に係る別の半導体発光素子を示す等価回路図である。
【図１１】第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。
【図１２】図１２（ａ）〜図１２（ｃ）は、第２の実施形態に係る半導体発光素子を示す模式図である。
【図１３】第２の実施形態に係る半導体発光素子を示す等価回路図である。
【図１４】実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。
【発明を実施するための形態】
【０００８】
（第１の実施形態）  
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子の構成を例示する模式図である。  
図１（ａ）は、模式的断面図であり、図１（ｂ）は、模式的上面図である。図１（ａ）は、図１（ｂ）のＡ１−Ａ２線断面を模式的に示す。  
図１（ａ）及び図１（ｂ）に表したように、本実施形態に係る半導体発光素子１１０は、発光部１０と、第１電極１２と、第２電極１４と、整流素子部１６と、第１配線１８と、第２配線２０と、第１金属ピラー２２と、第２金属ピラー２４と、封止部２６と、を備える。図１（ｂ）では、図を見やすくするために、第１金属ピラー２２、第２金属ピラー２４及び封止部２６などの一部の構成を省略している。
【００１０】
発光部１０は、第１半導体層３０と、発光層３２と、第２半導体層３４と、を含む。  
第１半導体層３０は、第１部分３６と、第２部分３８と、を有する。第２部分３８は、第１部分３６と並置される。第１半導体層３０は、第１導電形を有する。
【００１１】
発光層３２は、第１部分３６の上に設けられる。第１部分３６は、第１半導体層３０のうちで、発光層３２と対向している部分である。第２部分３８は、第１半導体層３０のうちで、発光層３２と対向していない部分である。
【００１２】
第２半導体層３４は、発光層３２の上に設けられる。第２半導体層３４は、第２導電形を有する。第２導電形は、第１導電形とは異なる導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態はこれに限らず、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形であり、第２導電形がｐ形である場合として説明する。
【００１３】
第１半導体層３０、発光層３２及び第２半導体層３４は、例えば、窒化物半導体を含む。第１半導体層３０は、例えば、ｎ形クラッド層を形成するためのバッファー層およびｎ形クラッド層を含む。第２半導体層３４は、例えば、ｐ形クラッド層を含む。発光層３２は、例えば、単一量子井戸（ＳＱＷ：Single Quantum Well）構成、または、多重量子井戸（ＭＱＷ：Multi Quantum Well）構成を有する。
【００１４】
単一量子井戸構成を有する発光層３２は、例えば、２つの障壁層と、障壁層どうしの間に設けられた井戸層と、を含む。多重量子井戸構成を有する発光層３２は、例えば、３つ以上の障壁層と、障壁層どうしのそれぞれの間に設けられた井戸層と、を含む。障壁層には、例えば、ＧａＮの化合物半導体が用いられる。井戸層には、例えば、ＩｎＧａＮの化合物半導体が用いられる。障壁層がＩｎを含む場合は、障壁層におけるＩｎの組成比は、井戸層におけるＩｎの組成比よりも低くする。
【００１５】
例えば、基板上に、第１半導体層３０、発光層３２及び第２半導体層３４が、この順で結晶成長され、発光部１０となる積層結晶膜が形成される。この積層結晶膜の一部が、第２半導体層３４の側から、第１半導体層３０に到達するまで除去される。これにより、第１半導体層３０の一部（第２部分３８）が露呈し、第１部分３６の上に発光層３２及び第２半導体層３４が残る。これにより、発光部１０が形成される。第２部分３８は、第１部分３６とＸ−Ｙ平面内で並置される。発光部１０は、例えば、基板上に結晶成長された後に、基板から分離される。
【００１６】
ここで、第１半導体層３０から第２半導体層３４に向かう第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。この例では、例えば、Ｚ軸方向は、第１半導体層３０の上面３０ａ及び第１半導体層３０の下面３０ｂに対して垂直である。上面３０ａ及び下面３０ｂは、Ｚ軸方向に対して厳密に垂直でなくてもよい。
【００１７】
半導体発光素子１１０は、Ｚ軸方向にみて矩形状をしている。この例では、第１方向に対して垂直な第２方向が、Ｘ軸方向と平行である。第１方向及び第２方向に対して垂直な第３方向が、Ｙ軸方向と平行である。半導体発光素子１１０のＸ軸方向の幅（Ｘ軸方向に沿う長さ）は、例えば、０．２ｍｍ以上３ｍｍ以下である。この例では、例えば、０．６ｍｍである。半導体発光素子１１０のＹ軸方向の幅（Ｙ軸方向に沿う長さ）は、例えば、０．２ｍｍ以上３ｍｍ以下である。この例では、例えば、０．６ｍｍである。但し、第２方向は、Ｘ軸方向に限らず、Ｚ軸方向に対して垂直な任意の方向でよい。
【００１８】
第１半導体層３０の厚さ（Ｚ軸方向に沿う長さ）は、例えば、０．１μｍ以上１０μｍ以下である。この例では、第１半導体層３０の厚さは、例えば、５μｍである。発光層３２の厚さは、例えば、５ｎｍ以上１００ｎｍ以下である。この例では、発光層３２の厚さは、例えば、１０ｎｍである。第２半導体層３４の厚さは、例えば、５ｎｍ以上３００ｎｍ以下である。この例では、第２半導体層３４の厚さは、例えば、１００ｎｍである。
【００１９】
第１半導体層３０は、Ｚ軸方向にみて矩形状をしている。第１半導体層３０のＸ軸方向の幅は、例えば、５５０μｍ以上７００μｍ以下である。この例では、第１半導体層３０のＸ軸方向の幅は、例えば、６００μｍである。第１半導体層３０のＹ軸方向の幅は、例えば、５５０μｍ以上７００μｍ以下である。この例では、第１半導体層３０のＹ軸方向の幅は、例えば、６００μｍである。
【００２０】
図２は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。  
図２は、発光部１０の構成を例示している。  
図２に表したように、第１半導体層３０の上面３０ａのＸ軸方向に沿う長さｄ１は、第１半導体層３０の下面３０ｂのＸ軸方向に沿う長さｄ２よりも短い。また、第１半導体層３０の上面３０ａのＹ軸方向に沿う長さは、第１半導体層３０の下面３０ｂのＹ軸方向に沿う長さよりも短い。言い換えると、上面３０ａの面積は、下面３０ｂの面積よりも狭い。これにより、第１半導体層３０の側面３０ｓは、Ｚ軸方向に対して傾斜している。第１半導体層３０の側面３０ｓの形状は、四角錐台状の側面の形状を有する。すなわち、第１半導体層３０は、いわゆるメサ型である。
【００２１】
発光層３２及び第２半導体層３４の側面も、Ｚ軸方向に対して傾斜している。発光部１０の上面（例えば、第２半導体層３４の上面３４ａ）のＸ軸方向に沿う長さは、発光部３０の下面（第１半導体層３０の下面３０ｂ）のＸ軸方向に沿う長さよりも短い。発光部１０の上面のＹ軸方向に沿う長さは、発光部１０の下面のＹ軸方向に沿う長さよりも短い。
【００２２】
第１電極１２は、第２部分３８の上に設けられ、第１半導体層３０と電気的に接続される。すなわち、第１電極１２は、第１半導体層３０の露呈した一部の上に設けられる。第２電極１４は、第２半導体層３４の上に設けられ、第２半導体層３４と電気的に接続される。第１電極１２及び第２電極１４には、例えば、金属材料などの導電性を有する材料が用いられる。第１電極１２及び第２電極１４は、例えば、１つの材料を用いた単層構造でもよいし、複数の材料を用いた積層構造でもよい。
【００２３】
整流素子部１６は、第３電極４０と、第４電極４２と、整流部４４と、を含む。  
整流部４４は、第３電極４０と第４電極４２との間の一方の方向（例えば順方向）に電流を流す。整流部４４は、第３電極４０と第４電極４２との間の一方の方向には電流を流れやすくし、第３電極４０と第４電極４２との間の他方の方向（例えば逆方向）には電流を流れにくくする。例えば、整流部４４においては、逆方向には電流が流れない。または、整流部４４において、逆方向に流れる電流は、順方向に流れる電流よりも小さい。この例では、例えば、第３電極４０から第４電極４２に向かう方向に電流を流す。
【００２４】
整流部４４は、第１半導体層３０の下面３０ｂよりも下で、かつＺ軸方向において発光部１０と重ならない位置に設けられる。整流部４４の上面４４ａは、例えば、Ｚ軸方向において第１半導体層３０の下面３０ｂと実質的に同じ高さである。
【００２５】
整流部４４は、例えば、第１半導体部４６と、第２半導体部４８と、を含む。  
第１半導体部４６は、例えば、ｐ形半導体膜５０と、ｐ形半導体膜５０の上に設けられたｎ形半導体膜５１と、ｎ形半導体膜５１の上に設けられたｎ＋半導体膜５２と、を含む。第２半導体部４８は、ｐ形半導体膜５４と、ｐ形半導体膜５４の上に設けられたｎ形半導体膜５５と、ｎ形半導体膜５５の上に設けられたｐ＋半導体膜５６と、を含む。
【００２６】
第２半導体部４８のｐ＋半導体膜５６は、第１半導体部４６のｎ＋半導体膜５２とｐｎ接合する。すなわち、整流部４４は、ｎ＋半導体膜５２とｐ＋半導体膜５６とのｐｎ接合によって整流機能を形成するダイオードＤＩ（図３参照）である。
【００２７】
第３電極４０は、第２半導体部４８の上に設けられる。第３電極４０は、ｐ＋半導体膜５６と電気的に接続される。第４電極４２は、第１半導体部４６の上に設けられる。第４電極４２は、ｎ＋半導体膜５２と電気的に接続される。第３電極４０及び第４電極４２には、導電性を有する材料が用いられる。
【００２８】
整流部４４のＺ軸方向にみた形状は、発光部１０を囲む環状である。  
第１半導体部４６は、Ｙ軸方向に沿って延びる第１本体部４６ａと、第１本体部４６ａの一端からＸ軸方向に突出した第１突出部４６ｂと、第１本体部４６ａの他端からＸ軸方向に突出した第２突出部４６ｃと、を有する。  
第２半導体部４８は、Ｙ軸方向に沿って延びる第２本体部４８ａと、第２本体部４８ａの一端からＸ軸方向に突出し、第１突出部４６ｂの端部に接する第３突出部４８ｂと、第２本体部４８ａの他端からＸ軸方向に突出し、第２突出部４６ｃの端部に接する第４突出部４８ｃと、を有する。
【００２９】
第１半導体部４６及び第２半導体部４８は、第１突出部４６ｂと第３突出部４８ｂとの接触部分、及び、第２突出部４６ｃと第４突出部４８ｃとの接触部分において、ｎ＋半導体膜５２とｐ＋半導体膜５６とのｐｎ接合を形成する。
【００３０】
整流部４４の厚さ（Ｚ軸方向における上面４４ａからの深さ）は、例えば、１０μｍ以上１００μｍ以下である。この例では、整流部４４の厚さは、例えば、３０μｍである。第１本体部４６ａのＸ軸方向の幅ｄ３及び第２本体部４８ａのＸ軸方向の幅ｄ４は、例えば、５μｍ以上１００μｍ以下である。この例では、ｄ３及びｄ４は、例えば、５０μｍである。
【００３１】
発光部１０の上には、例えば、絶縁膜６０が設けられる。絶縁膜６０は、第１電極１２及び第２電極１４以外の部分を覆い、発光部１０のうちの第１電極１２及び第２電極１４以外の部分を電気的に絶縁する。絶縁膜６０には、例えば、ＳｉＯ２、ＳｉＮ、リン・シリケート・ガラス（ＰＳＧ）、及び、ボロン・リン・シリケート・ガラス（ＢＰＳＧ）などの無機材料が用いられる。絶縁膜６０の厚さは、例えば、約４００ｎｍである。絶縁膜６０の形成には、例えば、ＣＶＤ、蒸着及びスパッタなどが用いられる。
【００３２】
第１配線１８及び第２配線２０は、発光部１０及び絶縁膜６０の上に設けられる。第１配線１８は、第１電極１２と、整流部４４の電気的な一端である第３電極４０と、を電気的に接続する。これにより、第１電極１２、第１配線１８及び第３電極４０を介して、ｎ形である第１半導体層３０と、第２半導体部４８のｐ＋半導体膜５６と、が、電気的に接続される。第２配線２０は、第２電極１４と、整流部４４の電気的な他端である第４電極４２と、を電気的に接続する。これにより、第２電極１４、第２配線２０及び第４電極４２を介して、ｐ形である第２半導体層３４と、第１半導体部４６のｎ＋半導体膜５２と、が、電気的に接続される。
【００３３】
第１配線１８及び第２配線２０の上には、例えば、絶縁膜６２が設けられる。絶縁膜６２は、第１半導体層３０や第２半導体層３４などによる凹凸を埋め、発光部１０及び整流素子部１６の上に平坦面６２ａを形成する。絶縁膜６２には、例えば、ＳｉＯ２、ＳｉＮ、ＰＳＧ及びＢＰＳＧなどの無機膜や、ポリイミド、ＰＢＯ、ＢＣＢ、フッ素樹脂、エポキシ樹脂、フェノール樹脂などの有機膜が用いられる。
【００３４】
絶縁膜６２の上には、例えば、第１導電膜６４及び第２導電膜６６が設けられる。第１導電膜６４は、コンタクト部６４ａを介して第１配線１８と電気的に接続される。第２導電膜６６は、複数のコンタクト部６６ａを介して第２配線２０と電気的に接続される。
【００３５】
第１金属ピラー２２は、Ｚ軸方向に延びる柱状である。第１金属ピラー２２は、第１導電膜６４の上に設けられ、第１導電膜６４に電気的に接続される。これにより、第１金属ピラー２２から第１導電膜６４と第１配線１８と第１電極１２とを介して第１半導体層３０へと至る電気的な経路が形成される。
【００３６】
第２金属ピラー２４は、Ｚ軸方向に延びる柱状である。第２金属ピラー２４は、第２導電膜６６の上に設けられ、第２導電膜６６に電気的に接続される。これにより、第２金属ピラー２４から第２導電膜６６と第２配線２０と第２電極１４とを介して第２半導体層３４へと至る電気的な経路が形成される。
【００３７】
第１金属ピラー２２及び第２金属ピラー２４は、半導体発光素子１１０と外部の機器との電気的な接続に用いられる。この例では、第１金属ピラー２２が、ｎ側のカソードであり、第２金属ピラー２４が、ｐ側のアノードである。半導体発光素子１１０の使用時には、第１金属ピラー２２が負、第２金属ピラー２４が正となるように、第１金属ピラー２２と第２金属ピラー２４との間に電圧を印加する。これにより、発光部１０に順方向の電圧が加わり、発光層３２から光が放出される。なお、第１金属ピラー２２及び第２金属ピラー２４は、１つに限らず複数でもよい。
【００３８】
半導体発光素子１１０では、第１半導体層３０の下面３０ｂが、光取り出し面となる。すなわち、この例では、発光層３２から放出される光は、下面３０ｂから半導体発光素子１１０の外部に出射する。下面３０ｂには、例えば、ウエットエッチング処理やドライエッチング処理などによるフロスト処理により、微小な凹凸３０ｃが設けられる。凹凸３０ｃは、発光層３２から放出された光の下面３０ｂでの全反射を抑制する。これにより、光取り出し効率が向上する。
【００３９】
封止部２６は、第１金属ピラー２２の端部２２ａ及び第２金属ピラー２４の端部２４ａを露呈させて、第１金属ピラー２２及び第２金属ピラー２４を封止する。第１金属ピラー２２の端部２２ａは、第１金属ピラー２２の第１導電膜６４とは反対側の端である。第２金属ピラー２４の端部２４ａは、第２金属ピラー２４の第２導電膜６６とは反対側の端である。封止部２６は、第１金属ピラー２２の側面を覆い、第２金属ピラー２４の側面を覆う。これにより、封止部２６は、第１金属ピラー２２及び第２金属ピラー２４を保護する。また、封止部２６は、発光部１０や整流素子部１６などを支持する。封止部２６には、例えば、エポキシ樹脂などの絶縁性の樹脂が用いられる。封止部２６は、例えば、石英フィラーやアルミナフィラーなどを含むことができる。これにより、封止部２６の熱伝導性が向上し、放熱性を高めることができる。
【００４０】
第１半導体層３０の下には、波長変換層６８が設けられる。波長変換層６８は、第１半導体層３０の下側において、発光部１０及び整流部４４を覆う。波長変換層６８は、例えば、発光部１０の発光光の少なくとも一部を吸収し、発光光の波長とは異なる波長の光を放出する。すなわち、波長変換層６８は、発光部１０から放出された光の波長を変換する。波長変換層６８には、例えば、蛍光体層が用いられる。ここで言う蛍光体層は、蛍光体単体の膜でもよいし、蛍光体を分散させた樹脂膜でもよい。波長変換層６８は、例えば、放出する光の波長が異なる複数の蛍光体層の積層体としてもよい。発光部１０の発光光は、例えば、紫外光、紫色光または青色光であり、波長変換層６８から放出される光は、黄色光または赤色光である。波長変換層６８から放出される光と、発光光と、の合成光は、例えば、実質的に白色光である。
【００４１】
図３は、第１の実施形態に係る半導体発光素子の構成を例示する等価回路図である。  
図３に表したように、発光部１０は、例えば、発光ダイオードである。整流部４４は、例えば、ダイオードＤＩである。半導体発光素子１１０では、第１配線１８を介して、ｎ形の第１半導体層３０と、第２半導体部４８のｐ＋半導体膜５６と、が、電気的に接続される。また、半導体発光素子１１０では、第２配線２０を介して、ｐ形の第２半導体層３４と、第１半導体部４６のｎ＋半導体膜５２と、が、電気的に接続される。これにより、整流部４４は、発光部１０と、逆方向に並列に接続される。
【００４２】
整流部４４の順方向降下電圧は、例えば、発光部１０において許容される最大の逆方向の電圧（以下、逆方向耐電圧）よりも低い。また、整流部４４の逆方向耐電圧は、動作時に発光部１０に印加する順方向電圧よりも高い。
【００４３】
整流部４４は、ＥＳＤなどに起因して半導体発光素子１１０に逆方向の過電圧（発光部１０の逆方向耐電圧を超える電圧）が印加された場合に導通する。整流部４４は、導通した場合に、発光部１０に加わる逆方向の電圧の最大値を、整流部４４の順方向電圧以下にする。これにより、半導体発光素子１１０においては、逆方向の過電圧から発光部１０が保護される。
【００４４】
例えば、整流素子部１６（整流部４４）を発光部１０とは別に設けると、半導体発光素子が大型化する。一方、半導体発光素子の大きさを変えないで整流素子部１６（整流部４４）を設けた場合には、発光部１０の発光領域の面積が小さくなる。その結果、半導体発光素子の輝度が低下する。これに対して、本実施形態に係る半導体発光素子１１０では、逆方向の過電圧から発光部１０を保護しつつ、高輝度で小型の半導体発光素子が提供できる。
【００４５】
半導体発光素子１１０において、整流部４４により、発光光の配向性を調整することができる。このとき、この観点で、整流部４４の形状や大きさや厚さを設計しても良い。例えば、整流部４４の第１本体部４６ａ及び第２本体部４８ａのＹ軸方向の長さや、突出部４６ｂ及び第２突出部４６ｃのＸ軸方向の長さや、第３突出部４８ｂ及び第４突出部４８ｃのＸ軸方向の長さなどを調整する。
【００４６】
以下、半導体発光素子１１０の製造方法の例を説明する。  
図４（ａ）〜図４（ｃ）、図５（ａ）〜図５（ｃ）、図６（ａ）〜図６（ｃ）、図７（ａ）〜図７（ｃ）及び、図８（ａ）〜図８（ｃ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。  
図４（ａ）に表したように、例えば、ｐ形の半導体基板８０の上面８０ａ上に、第１半導体層３０となる第１半導体膜８１と、発光層３２となる発光膜８２と、第２半導体層３４となる第２半導体膜８３と、を、この順に積層し、積層母体８４を形成する。積層母体８４は、第１半導体膜８１、発光膜８２及び第２半導体膜８４を含む。積層母体８４は、半導体基板８０と第１半導体膜８１との間に設けられたバッファ層をさらに含んでも良い。バッファ層は、例えば、半導体基板８０との格子整合および応力緩和の機能を有する。半導体基板８０には、例えば、シリコン基板が用いられる。半導体基板８０は、ｎ形でもよいし、ドープ無しでもよい。ドープ無しの場合、半導体基板８０には、例えば、｛１１１｝面の真性半導体が用いられる。ドープ無しの半導体基板８０にドーピングを行ってｐ形またはｎ形としてもよい。第１半導体膜８１、発光膜８２及び第２半導体膜８３の形成には、例えば、有機金属気層成長（ＭＯＣＶＤ）法が用いられる。例えば、シリコン基板上に、窒化物半導体を含む結晶層がエピタキシャル成長される。
【００４７】
図４（ｂ）に表したように、例えば、リソグラフィ処理及びエッチング処理により、積層母体８４の一部を除去する。第１半導体膜８１の一部を除去し、第１半導体膜８１から第１半導体層３０を形成する。発光膜８２の一部を除去し、発光膜８２から発光層３２を形成する。第２半導体膜８３の一部を除去し、第２半導体膜８３から第２半導体層３４を形成する。これにより、半導体基板８０の上に、発光部１０を形成する。エッチング処理の条件により、発光部１０の側面をメサ型にすることができる。
【００４８】
積層母体８４の加工（発光部１０の形成）の際に、発光部１０の周囲に露呈部８５を形成する。露呈部８５は、半導体基板８０の上面８０ａの一部を露呈させる。露呈部８５は、例えば、発光部１０の周囲を囲う環状に形成される。
【００４９】
図４（ｃ）に表したように、例えば、成膜処理、リソグラフィ処理及びエッチング処理により、発光部１０の上に、絶縁膜６０を形成する。
【００５０】
図５（ａ）に表したように、露呈部８５の部分に不純物を注入することにより、整流部４４の第１半導体部４６のｎ形半導体膜５１と、整流部４４の第２半導体部４８のｎ形半導体膜５５と、を半導体基板８０に形成する。
【００５１】
図５（ｂ）に表したように、露呈部８５の部分に再び不純物を注入することにより、ｎ形半導体膜５１の上にｎ＋半導体膜５２を形成し、ｎ形半導体膜５５の上にｐ＋半導体膜５６を形成する。これにより、ｎ＋半導体膜５２とｐ＋半導体膜５６とをｐｎ接合させ、整流部４４となるダイオードＤＩを半導体基板８０に形成する。
【００５２】
図５（ｃ）に表したように、第１半導体層３０の第２部分３８の上に、第１電極１２を形成する。第２半導体層３４の上に、第２電極１４を形成する。ｐ＋半導体膜５６の上に、第３電極４０を形成する。ｎ＋半導体膜５２の上に、第４電極４２を形成する。これらの電極の形成は、互いに同時に形成することができる。
【００５３】
図６（ａ）に表したように、発光部１０及び絶縁膜６０の上に、第１電極１２と第３電極４０とを電気的に接続する第１配線１８を形成する。また、発光部１０及び絶縁膜６０の上に、第２電極１４と第４電極４２とを電気的に接続する第２配線２０を形成する。第１配線１８の形成は、例えば、第２配線２０の形成と同時に実施することができる。
【００５４】
第１半導体層３０の側面３０ｓ、発光層３２の側面３２ｓ、及び、第２半導体層３４の側面３４ｓ、は、Ｚ軸方向に対して傾斜している。これにより、例えば、第１配線１８、第２配線２０及び絶縁膜６０が、Ｚ軸方向からＸ−Ｙ平面の方向に屈曲する部分で、途切れてしまうことを抑制することができる。
【００５５】
図６（ｂ）に表したように、半導体基板８０の上の全体に絶縁膜６２を形成する。これにより、発光部１０などによる凹凸を埋め、発光部１０の上に平坦面６２ａを形成する。絶縁膜６２に、第１配線１８の一部を露呈させる貫通孔６２ｂと、第２配線２０の一部を露呈させる複数の貫通孔６２ｃと、を形成する。
【００５６】
図６（ｃ）に表したように、絶縁膜６２の上に、第１導電膜６４及び第２導電膜６６を形成する。第１導電膜６４の形成では、絶縁膜６２の貫通孔６２ｂに導電性材料を埋め込むことにより、コンタクト部６４ａを形成する。これにより、コンタクト部６４ａを介して第１配線１８と第１導電膜６４とが電気的に接続される。第２導電膜６６の形成では、絶縁膜６２の複数の貫通孔６２ｃに導電性材料を埋め込むことにより、複数のコンタクト部６６ａを形成する。これにより、複数のコンタクト部６６ａを介して第２配線２０と第２導電膜６６とが電気的に接続される。
【００５７】
図７（ａ）に表したように、第１導電膜６４の上に、第１金属ピラー２２を形成する。第２導電膜６６の上に、第２金属ピラー２４を形成する。  
図７（ｂ）に表したように、絶縁膜６２、第１金属ピラー２２及び第２金属ピラー２４を覆うように、樹脂膜８６を形成する。
【００５８】
図７（ｃ）に表したように、半導体基板８０の一部を除去することにより、整流部４４を形成する。半導体基板８０の除去では、例えば、研削加工やウェットエッチング、または、ドライエッチングなどによって半導体基板８０の下面８０ｂ側から半導体基板８０を削り、半導体基板８０を薄くする。この後、例えば、リソグラフィ処理及びエッチング処理により、半導体基板８０をパターニングする。半導体基板８０の残った部分が、第１半導体部４６のｐ形半導体膜５０、及び、第２半導体部４８のｐ形半導体膜５４、となる。これにより、第１半導体層３０の下面３０ｂよりも下で、かつＺ軸方向において発光部１０と重ならない位置に、整流部４４が形成される。この際、半導体基板８０の研削加工やパターニングの調整により、例えば、半導体発光素子１１０の配向性を制御することができる。
【００５９】
第１半導体層３０の下面３０ｂよりも下で、かつＺ軸方向において発光部１０と重ならない位置に整流部４４を形成することで、半導体発光素子１１０において、整流部４４を効率よく配置することができる。これにより、整流部４４を設けた場合にも、半導体発光素子１１０のパッケージサイズが大きくなってしまうことを防ぐことができる。さらに、半導体発光素子１１０のパッケージサイズを同一とした場合の、光量の低下を抑えることができる。
【００６０】
この例では、半導体基板８０の上面８０ａ上に第１半導体層３０を含む積層母体８４を形成し、半導体基板８０の上面８０ａに不純物を注入することによって整流部４４を形成している。これにより、整流部４４の上面４４ａは、Ｚ軸方向において第１半導体層３０の下面３０ｂと実質的に同じ高さとなる。従って、整流部４４を設けることによって半導体発光素子１１０の厚みが増してしまうことも抑えることができる。
【００６１】
また、この例では、窒化物半導体を含む積層母体８４を結晶成長させるための半導体基板８０に整流部４４を形成している。これにより、整流部４４の追加にともなう半導体発光素子１１０のコスト増を抑えることができる。この例では、半導体基板８０にシリコン基板を用いているが、半導体基板８０は、シリコン基板に限らない。半導体基板８０は、例えば、窒化物半導体を結晶成長させることができる任意の半導体基板でよい。
【００６２】
図８（ａ）に表したように、整流部４４の形成によって露呈された第１半導体層３０の下面３０ｂに対し、例えば、フロスト処理を施すことにより、微小な凹凸３０ｃを下面３０ｂに形成する。
【００６３】
図８（ｂ）に表したように、第１半導体層３０の下に、波長変換層６８を形成する。  
図８（ｃ）に表したように、例えば、研削加工などによって上側から樹脂膜８６を研削する。これにより、第１金属ピラー２２の端部２２ａ及び第２金属ピラー２４の端部２４ａを露呈させ、樹脂膜８６から封止部２６を形成する。  
以上により、半導体発光素子１１０が完成する。
【００６４】
本実施形態において、第１電極１２と第３電極４０とは、例えば、コンタクト部６４ａとなる導電膜（例えば第１導電膜６４）を介して、互いに電気的に接続されてもよい。第２電極１４と第４電極４２とは、例えば、コンタクト部６６ａとなる導電膜（例えば第２導電膜６６）を介して、互いに電気的に接続されてもよい。すなわち、第１配線１８及び第２配線２０を用いないで、これらの接続を行っても良い。これにより、製造工程が簡略化できる。
【００６５】
図９は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的上面図である。  
図９は、図１（ｂ）に相当する模式的上面図である。  
図９に表したように、本実施形態に係る別の半導体発光素子１２０においては、第３電極４０は、第４電極４２と、例えば、Ｙ軸方向においてずれた位置に配置されている。これ以外は、半導体発光素子１１０と同様とすることができるので説明を省略する。
【００６６】
既に説明した半導体発光素子１１０においては、第３電極４０は、第４電極４２とＸ軸方向に並ぶ。このように、実施形態において、第３電極４０と第４電極４２との配置は任意である。
【００６７】
図１０は、第１の実施形態に係る別の半導体発光素子の構成を例示する等価回路図である。  
図１０に表したように、本実施形態に係る別の半導体装置１３０においては、整流部４４として、ツェナーダイオードＺＤが用いられる。ツェナーダイオードＺＤにおいては、逆方向に降伏電圧を超える電圧が加わった場合に、逆方向に一定の電流が流れる。
【００６８】
ツェナーダイオードＺＤの降伏電圧は、例えば、動作時に発光部１０に印加する順方向電圧よりも高くする。ツェナーダイオードＺＤの降伏電圧は、例えば、発光部１０において許容される最大の順方向の電圧よりも低くする。これにより、発光部１０に対して順方向の過電圧が加わった場合に、ツェナーダイオードＺＤが導通する。整流部４４としてツェナーダイオードＺＤを用いることで、順方向の過電圧から発光部１０を保護することができる。
【００６９】
ツェナーダイオードＺＤは、例えば、ｎ＋半導体膜５２及びｐ＋半導体膜５６の不純物濃度を調整することによって形成することができる。
【００７０】
図１１は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。  
図１１は、図１（ａ）に相当する模式的断面図である。  
図１１に表したように、本実施形態に係る別の半導体発光素子１４０においては、整流部４４の一部が、Ｚ軸方向にみたときに、発光部１０と重なっている。既に説明した半導体発光素子１１０においては、Ｚ軸方向において整流部４４の全部が発光部１０と重ならない。実施形態においては、Ｚ軸方向にみたときに、整流部４４の少なくとも一部が発光部１０と重ならない。
【００７１】
（第２の実施形態）  
図１２（ａ）〜図１２（ｃ）は、第２の実施形態に係る半導体発光素子の構成を例示する模式図である。  
図１２（ａ）は、模式的上面図であり、図１２（ｂ）及び図１２（ｃ）は、模式的断面図である。また、図１２（ｂ）は、図１２（ａ）のＢ１−Ｂ２線断面を模式的に示す。図１２（ｃ）は、図１２（ａ）のＣ１−Ｃ２線断面を模式的に示す。  
図１２（ａ）に表したように、半導体発光素子１５０の整流部４４は、Ｚ軸方向にみた形状が、矩形状である。整流部４４のＺ軸方向における上面４４ａからの厚さ（Ｚ軸方向に沿う長さ）は、例えば、１０μｍ以上１００μｍ以下である。この例では、整流部４４の厚さは、例えば、３０μｍである。整流部４４のＸ軸方向の幅ｄ５は、例えば、１０μｍ以上１００μｍ以下である。この例では、ｄ５は、例えば、５０μｍである。整流部４４のＹ軸方向の幅ｄ６は、例えば、２０μｍ以上２００μｍ以下である。この例では、ｄ６は、例えば、１００μｍである。
【００７２】
整流部４４は、金属部１５２と、半導体部１５４と、を含む。  
図１２（ｂ）に表したように、金属部１５２の上には、第３電極４０が設けられる。金属部１５２は、第３電極４０、第１配線１８及び第１電極１２を介して、第１半導体層３０と電気的に接続される。
【００７３】
図１２（ｃ）に表したように、半導体部１５４は、ｐ形半導体膜１５５と、ｐ形半導体膜１５５の上に設けられたｎ形半導体膜１５６と、ｎ形半導体膜１５６の上に設けられたｎ＋半導体膜１５７と、を含む。ｎ＋半導体膜１５７の上には、第４電極４２が設けられる。ｎ＋半導体膜１５７は、第４電極４２、第２配線２０及び第２電極１４を介して、第２半導体層３４と電気的に接続される。また、ｎ＋半導体膜１５７は、金属部１５２とショットキー接合している。
【００７４】
図１３は、第２の実施形態に係る半導体発光素子の構成を例示する等価回路図である。  図１３に表したように、整流部４４は、金属部１５２と半導体部１５４とがショットキー接合したショットキーバリアダイオードＳＤである。半導体発光素子１５０では、第１配線１８を介して、ｎ形の第１半導体層３０と、金属部１５２と、が、電気的に接続される。また、半導体発光素子１５０では、第２配線２０を介して、ｐ形の第２半導体層３４と、半導体部１５４のｎ＋半導体膜１５７と、が、電気的に接続される。これにより、整流部４４は、発光部１０と、逆方向に並列に接続される。
【００７５】
整流部４４としてショットキーバリアダイオードＳＤを用いた半導体発光素子１５０においても、過電圧から発光部を保護した、高輝度で小型の半導体発光素子が提供できる。
【００７６】
半導体装置１５０を製造する場合には、絶縁膜６０を形成した後、図４（ｃ）に表したように、例えば、半導体基板８０の上面８０ａの露呈した部分に、不純物を注入して半導体部１５４を形成する。この後、例えば、半導体基板８０の上面８０ａの露呈した部分に、エッチング処理を行い、矩形状の穴を形成する。そして、例えば、その穴に導電性材料を埋め込むことにより、金属部１５２を形成する。以下、半導体装置１１０と同様手順により、半導体装置１５０を製造できる。
【００７７】
半導体装置１５０では、ショットキーバリアダイオードＳＤのＺ軸方向にみた形状は、矩形状である。実施形態において、Ｚ軸方向にみたショットキーバリアダイオードＳＤの形状は、発光部１０を囲む環状でも良い。なお、半導体装置１１０において、Ｚ軸方向にみたダイオードＤＩの形状は、矩形状でもよい。
【００７８】
図１４は、実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。  
図１４に表したように、実施形態に係る半導体発光素子の製造方法は、積層母体８４を形成するステップＳ１１０を含む。本方法は、積層母体８４の一部を除去することにより、発光部１０を形成するとともに、半導体基板８０の上面８０ａの一部を露呈させるステップＳ１２０をさらに含む。本方法は、整流部４４を含む整流素子部１６を形成するステップＳ１３０をさらに含む。本方法は、第１電極１２を形成し、第２電極１４を形成するステップＳ１４０をさらに含む。本方法は、第１電極１２と整流部４４の一端とを電気的に接続し、第２電極１４と整流部４４の他端とを電気的に接続するステップＳ１５０をさらに含む。本方法は、第１金属ピラー２２を形成し、第２金属ピラー２４を形成するステップＳ１６０をさらに含むことができる。本方法は、封止部２６を形成するステップＳ１７０をさらに含む。上記のステップＳ１１０〜Ｓ１７０の順番は、技術的に可能な範囲で入れ替えることが可能である。また、技術的に可能な範囲で、複数の工程を同時に実施しても良い。
【００７９】
ステップＳ１１０では、例えば、図４（ａ）に関して説明した工程を実施する。ステップＳ１２０では、例えば、図４（ｂ）に関して説明した工程を実施する。ステップＳ１３０では、例えば、図５（ａ）及び図５（ｂ）に関して説明した工程を実施する。ステップＳ１４０では、例えば、図５（ｃ）に関して説明した工程を実施する。ステップＳ１５０では、例えば、図６（ａ）に関して説明した工程を実施する。ステップＳ１６０では、例えば、図７（ａ）に関して説明した工程を実施する。ステップＳ１７０では、例えば、図８（ｂ）に関して説明した工程を実施する。これにより、過電圧から保護した、高輝度で小型の半導体発光素子が製造される。
【００８０】
実施形態によれば、過電圧から保護した、高輝度で小型の半導体発光素子及びその製造方法が提供される。
【００８１】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【００８２】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
【００８３】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる、第１半導体層、発光層、第２半導体層、発光部、第１電極、第２電極、第１金属ピラー、第２金属ピラー、封止部、整流部、整流素子部、第１配線、第２配線、第１半導体部、第２半導体部、半導体部、金属部、波長変換層及び積層母体などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００８４】
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００８５】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００８６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８７】
１０…発光部、  １２…第１電極、  １４…第２電極、  １６…整流素子部、  １８…第１配線、  ２０…第２配線、  ２２…第１金属ピラー、  ２２ａ…端部、  ２４…第２金属ピラー、  ２４ａ…端部、  ２６…封止部、  ３０…第１半導体層、  ３０ａ…上面、  ３０ｂ…下面、  ３０ｃ…凹凸、  ３０ｓ…側面、  ３２…発光層、  ３２ａ…上面、  ３２ｂ…下面、  ３２ｓ…側面、  ３４…第２半導体層、  ３４ａ…上面、  ３４ｂ…下面、  ３４ｓ…側面、  ３６…第１部分、  ３８…第２部分、  ４０…第３電極、  ４２…第４電極、  ４４…整流部、  ４４ａ…上面、  ４６…第１半導体部、  ４６ａ…第１本体部、  ４６ｂ…第１突出部、  ４６ｃ…第２突出部、  ４８…第２半導体部、  ４８ａ…第２本体部、  ４８ｂ…第３突出部、  ４８ｃ…第４突出部、  ５０…ｐ形半導体膜、  ５１…ｎ形半導体膜、  ５２…ｎ＋半導体膜、  ５４…ｐ形半導体膜、  ５５…ｎ形半導体膜、  ５６…ｐ＋半導体膜、  ６０…絶縁膜、  ６２…絶縁膜、  ６４…第１導電膜、  ６４ａ…コンタクト部、  ６６…第２導電膜、  ６６ａ…コンタクト部、  ６８…波長変換層、  ８０…半導体基板、  ８０ａ…上面、  ８１…第１半導体膜、  ８２…発光膜、  ８３…第２半導体膜、  ８４…積層母体、  ８５…露呈部、  ８６…樹脂膜、  １１０、１２０、１３０、１４０、１５０…半導体発光素子、  １５２…金属部、  １５４…半導体部、  １５５…ｐ形半導体膜、  １５６…ｎ形半導体膜、  １５７…ｎ＋半導体膜、  ＤＩ…ダイオード、  ＳＤ…ショットキーバリアダイオード、  ＺＤ…ツェナーダイオード
【図１】
0005543514.tif 000002
【図２】
0005543514.tif 000003
【図３】
0005543514.tif 000004
【図４】
0005543514.tif 000005
【図５】
0005543514.tif 000006
【図６】
0005543514.tif 000007
【図７】
0005543514.tif 000008
【図８】
0005543514.tif 000009
【図９】
0005543514.tif 000010
【図１０】
0005543514.tif 000011
【図１１】
0005543514.tif 000012
【図１２】
0005543514.tif 000013
【図１３】
0005543514.tif 000014
【図１４】
0005543514.tif 000015