(57)【特許請求の範囲】
【請求項１】
スイッチングレギュレータを構成しインダクタの充電を行うスイッチングトランジスタに印加された静電気をクランプして、該スイッチングトランジスタを静電気から保護する静電保護回路において、
前記スイッチングトランジスタに並列に接続されたクランプ素子と、
前記静電気の検出を行い、該静電気が所定値を超えると該クランプ素子をオンさせて前記スイッチングトランジスタに印加された電圧をクランプさせる静電気検出回路部と、
を備え、
前記静電気検出回路部は、外部から入力されたイネーブル信号に応じて動作を停止して前記クランプ素子をオフさせて遮断状態にすることを特徴とする静電保護回路。
【請求項２】
前記静電気検出回路部は、前記スイッチングトランジスタの両端に印加された電圧を検出することを特徴とする請求項１記載の静電保護回路。
【請求項３】
前記クランプ素子は、ＭＯＳトランジスタで構成されることを特徴とする請求項１又は２記載の静電保護回路。
【請求項４】
スイッチングレギュレータを構成しインダクタの充電を行うスイッチングトランジスタに並列に接続されたクランプ素子を使用して該スイッチングトランジスタに印加された静電気をクランプし、該スイッチングトランジスタを静電気から保護する静電保護回路の動作制御方法において、
外部から入力されたイネーブル信号が動作を開始することを示すと、
前記静電気の検出を行い、
該静電気が所定値を超えると前記クランプ素子をオンさせて前記スイッチングトランジスタに印加された電圧をクランプさせ、
前記イネーブル信号が動作を停止することを示すと、
動作を停止して前記クランプ素子をオフさせ遮断状態にすることを特徴とする静電保護回路の動作制御方法。
【請求項５】
前記スイッチングトランジスタの両端に印加された電圧を検出して前記静電気の検出を行うことを特徴とする請求項４記載の静電保護回路の動作制御方法。
【請求項６】
外部から入力されたイネーブル信号に応じて作動し、入力端子に入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
前記スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチングトランジスタによる該インダクタへの充電が停止すると該インダクタの放電を行う整流素子と、
前記出力電圧が前記所定の電圧になるように、前記スイッチングトランジスタに対するスイッチング制御を行う制御回路と、
前記スイッチングトランジスタに印加された静電気をクランプして、該スイッチングトランジスタを静電気から保護する静電保護回路と、
を有し、
前記静電保護回路は、
前記スイッチングトランジスタに並列に接続されたクランプ素子と、
前記静電気の検出を行い、該静電気が所定値を超えると該クランプ素子をオンさせて前記スイッチングトランジスタに印加された電圧をクランプさせる静電気検出回路部と、
を備え、
前記静電気検出回路部は、前記イネーブル信号に応じて動作を停止して前記クランプ素子をオフさせて遮断状態にすることを特徴とするスイッチングレギュレータ。
【請求項７】
前記静電気検出回路部は、前記スイッチングトランジスタの両端に印加された電圧を検出することを特徴とする請求項６記載のスイッチングレギュレータ。
【請求項８】
前記クランプ素子は、ＭＯＳトランジスタで構成されることを特徴とする請求項６又は７記載のスイッチングレギュレータ。
【請求項９】
前記スイッチングトランジスタはＬＤＭＯＳトランジスタであることを特徴とする請求項６、７又は８記載のスイッチングレギュレータ。
【請求項１０】
制御電極に入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
前記スイッチングトランジスタのスイッチングによって入力端子に入力された入力電圧による充電が行われるインダクタと、
前記スイッチングトランジスタによる該インダクタへの充電が停止すると該インダクタの放電を行う整流素子と、
前記スイッチングトランジスタに並列に接続されたクランプ素子と、
を備え、
出力端子から出力する出力電圧が所定の電圧になるように、前記スイッチングトランジスタに対するスイッチング制御を行って、前記入力端子に入力された入力電圧を所定の電圧に変換して前記出力端子から出力するスイッチングレギュレータの静電保護方法において、
外部から入力されたイネーブル信号が前記スイッチングレギュレータの動作を停止することを示すと、
前記スイッチングトランジスタに印加された静電気の検出を行い、
該静電気が所定値を超えると前記クランプ素子をオンさせて前記スイッチングトランジスタに印加された電圧をクランプさせ、
前記イネーブル信号が前記スイッチングレギュレータの動作を開始することを示すと、
前記クランプ素子をオフさせて遮断状態にし前記スイッチングトランジスタに対する静電保護動作を停止することを特徴とするスイッチングレギュレータの静電保護方法。
【請求項１１】
前記スイッチングトランジスタの両端に印加された電圧を検出して前記静電気の検出を行うことを特徴とする請求項１０記載のスイッチングレギュレータの静電保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＤＭＯＳトランジスタの静電保護回路に関し、特にスイッチング素子にＬＤＭＯＳトランジスタを使用したスイッチングレギュレータに使用する静電保護回路に関する。
【背景技術】
【０００２】
従来、比較的高電圧を出力するスイッチングレギュレータを構成する場合、高耐圧でオン抵抗が小さいＬＤＭＯＳトランジスタをスイッチング素子に使用して高効率を得ていた（例えば、特許文献１参照。）。
しかし、高耐圧素子は一般にＥＳＤに対して自己保護能力が低く、ブレークダウン耐圧が小さいため保護素子による静電保護が難しかった。特に、ＬＤＭＯＳトランジスタはこのような傾向が顕著であり、ＬＤＭＯＳトランジスタの静電保護耐圧を向上させるとオン抵抗も大きくなり、静電保護耐圧とオン抵抗がトレードオフの関係になっていた。このため、ＬＤＭＯＳトランジスタをスイッチングレギュレータのスイッチング素子に使用した場合、静電保護耐圧を確保した上でオン抵抗を小さくするには、スイッチングトランジスタの面積を大きくしなくてはならず、ＩＣ化を図る際にＩＣチップが大きくなる等のデメリットが大きかった。
【０００３】
そこで、アクティブ素子を使用した静電保護回路が考えられており、図３は、このような静電保護回路の回路例を示した図である（例えば、特許文献２参照。）。
図３の静電保護回路は、内部回路１３０を静電気から保護するためのものであり、ダイオードＤ１３１、Ｄ１３２、ＮＭＯＳトランジスタＭ１３１、コンデンサＣ１３１及びＣ１３２で構成されている。
図３において、入力端子に静電気が印加されていない場合は、ＮＭＯＳトランジスタＭ１３１のゲート電圧ＶｘがＮＭＯＳトランジスタＭ１３１のしきい値電圧よりも十分に小さい電圧になるようにコンデンサＣ１３１とＣ１３２の各容量がそれぞれ設定されている。
【０００４】
入力端子に負のサージ電圧をなす静電気が印加されると、ダイオードＤ１３２がオンし、電源端子Ｔ２の電圧が急激に低下する。すると、ＮＭＯＳトランジスタＭ１３１のソース電圧が大きく低下するが、ＮＭＯＳトランジスタＭ１３１のゲート電圧の低下は該ソース電圧の低下よりも小さいため、ＮＭＯＳトランジスタＭ１３１のゲート−ソース間電圧がしきい値電圧を超える。この結果、ＮＭＯＳトランジスタＭ１３１がオンし、前記静電気によるサージ電流はＮＭＯＳトランジスタＭ１３１に流れてＮＭＯＳトランジスタＭ１３１で消費される。このため、内部回路１３０の電源電圧の上昇は大幅に抑制され、内部回路１３０をサージ電圧から保護することができる。
【０００５】
図４は、昇圧型スイッチングレギュレータのスイッチングトランジスタに図３で示すようなアクティブタイプの静電保護回路を設けた場合の回路例を示した図である。図４では、１１０が昇圧型スイッチングレギュレータを、１２０が静電気検出回路を、Ｍ１０２がクランプ素子をそれぞれ示している。
昇圧型スイッチングレギュレータ１１０のスイッチングトランジスタＭ１０１には、Ｎチャネル型のＬＤＭＯＳトランジスタを使用しており、スイッチングトランジスタＭ１０１が被保護素子である。静電気検出回路１２０とＮＭＯＳトランジスタで構成されたクランプ素子Ｍ１０２とで静電保護回路が構成されている。
【０００６】
スイッチングレギュレータ１１０が作動していない状態では、インダクタＬ１０１とスイッチングトランジスタＭ１０１との接続部ＬＸの電圧ＶＬＸはほぼ入力電圧Ｖｉｎと等しくなっている。このような状態では、コンデンサＣ１２１の両端電圧は電圧ＶＬＸに等しくなり、インバータ回路１２１の入力端はローレベルになる。この結果、インバータ回路１２２の出力端はローレベルになるためクランプ素子Ｍ１０２はオフしている。
スイッチングレギュレータ１１０に静電気が印加され、スイッチングトランジスタＭ１０１のソース−ドレイン間の電圧が急上昇すると、コンデンサＣ１２１を介して抵抗Ｒ１２１に電流が流れ、抵抗Ｒ１２１の両端に電圧降下が発生してインバータ回路１２１の入力電圧が上昇する。
【０００７】
インバータ回路１２１において、入力電圧がしきい値電圧Ｖｔｈを超えると、出力信号の信号レベルが反転してローレベルになる。該出力信号がインバータ回路１２２で更に信号レベルが反転されるため、クランプ素子Ｍ１０２のゲート電圧がハイレベルになり、クランプ素子Ｍ１０２がオンする。すると、スイッチングトランジスタＭ１０１に印加された静電気がクランプ素子Ｍ１０２内で消費されるため、電圧ＶＬＸが低下して電圧ＶＬＸが大きく上昇することを防止できる。図４では、接続部ＬＸの電圧ＶＬＸがインバータ回路１２１のしきい値電圧Ｖｔｈ以上に急変した場合にクランプ素子Ｍ１０２がオンするため、スイッチングトランジスタＭ１０１に印加される電圧は、入力電圧Ｖｉｎにインバータ回路１２１のしきい値電圧Ｖｔｈを加算した電圧にクランプされる。
【０００８】
図５は、図４の昇圧型スイッチングレギュレータ１１０が作動している場合の接続部ＬＸの電圧ＶＬＸと、スイッチングトランジスタＭ１０１及びクランプ素子Ｍ１０２のオン／オフ状態を示したタイミングチャートである。図５では、１点鎖線で示したスイッチングトランジスタＭ１０１の動作波形は、正常にスイッチングレギュレータ１１０が作動した場合を示している。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、以下に説明するように、静電保護回路を追加したことによって不具合が発生し、スイッチングトランジスタＭ１０１が図５の１点鎖線で示したような動作にはならないという問題があった。
昇圧型スイッチングレギュレータ１１０が動作を開始すると、時刻ｔ１でスイッチングトランジスタＭ１０１がオフし、インダクタＬ１０１に充電されたエネルギーによって接続部ＬＸの電圧ＶＬＸが急激に上昇する。電圧ＶＬＸが上昇すると、前記のように、コンデンサＣ１２１を介して抵抗Ｒ１２１に電流が供給され抵抗Ｒ１２１に電圧降下が発生する。該電圧降下がインバータ回路１２１のしきい値電圧Ｖｔｈを超えると、クランプ素子Ｍ１０２がオンして電圧ＶＬＸの上昇が停止する。このため、電圧ＶＬＸは、本来２３Ｖ程度まで上昇するはずが、図５で示しているように９〜１０Ｖ程度までしか上昇しない。この結果、出力電圧Ｖｏが正常な電圧まで立ち上がらないため、スイッチングトランジスタＭ１０１のオン／オフのタイミングが大きくずれてしまい、昇圧型スイッチングレギュレータ１１０が正常な動作をしなくなっていた。
【００１０】
本発明は、このような問題を解決するためになされたものであり、スイッチングトランジスタに静電保護回路を設けても、スイッチングレギュレータを正常に作動させることができる静電保護回路、静電保護回路の動作制御方法、静電保護回路を使用したスイッチングレギュレータ及びスイッチングレギュレータの静電保護方法を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る静電保護回路は、スイッチングレギュレータを構成しインダクタの充電を行うスイッチングトランジスタに印加された静電気をクランプして、該スイッチングトランジスタを静電気から保護する静電保護回路において、
前記スイッチングトランジスタに並列に接続されたクランプ素子と、
前記静電気の検出を行い、該静電気が所定値を超えると該クランプ素子をオンさせて前記スイッチングトランジスタに印加された電圧をクランプさせる静電気検出回路部と、
を備え、
前記静電気検出回路部は、外部から入力されたイネーブル信号に応じて動作を停止して前記クランプ素子をオフさせて遮断状態にするものである。
【００１２】
具体的には、前記静電気検出回路部は、前記スイッチングトランジスタの両端に印加された電圧を検出するようにした。
【００１３】
また、前記クランプ素子は、ＭＯＳトランジスタで構成されるようにした。
【００１５】
また、この発明に係る静電保護回路の動作制御方法は、スイッチングレギュレータを構成しインダクタの充電を行うスイッチングトランジスタに並列に接続されたクランプ素子を使用して該スイッチングトランジスタに印加された静電気をクランプし、該スイッチングトランジスタを静電気から保護する静電保護回路の動作制御方法において、
外部から入力されたイネーブル信号が動作を開始することを示すと、
前記静電気の検出を行い、
該静電気が所定値を超えると前記クランプ素子をオンさせて前記スイッチングトランジスタに印加された電圧をクランプさせ、
前記イネーブル信号が動作を停止することを示すと、
動作を停止して前記クランプ素子をオフさせ遮断状態にするようにした。
【００１６】
具体的には、前記スイッチングトランジスタの両端に印加された電圧を検出して前記静電気の検出を行うようにした。
【００１７】
また、この発明に係るスイッチングレギュレータは、外部から入力されたイネーブル信号に応じて作動し、入力端子に入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
前記スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチングトランジスタによる該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記イネーブル信号に応じて作動し、前記出力電圧が前記所定の電圧になるように、前記スイッチングトランジスタに対するスイッチング制御を行う制御回路と、
前記スイッチングトランジスタに印加された静電気をクランプして、該スイッチングトランジスタを静電気から保護する静電保護回路と、
を有し、
前記静電保護回路は、
前記スイッチングトランジスタに並列に接続されたクランプ素子と、
前記静電気の検出を行い、該静電気が所定値を超えると該クランプ素子をオンさせて前記スイッチングトランジスタに印加された電圧をクランプさせる静電気検出回路部と、
を備え、
前記静電気検出回路部は、前記イネーブル信号に応じて動作を停止して前記クランプ素子をオフさせて遮断状態にするものである。
【００１８】
具体的には、前記静電気検出回路部は、前記スイッチングトランジスタの両端に印加された電圧を検出するようにした。
【００１９】
また、前記クランプ素子は、ＭＯＳトランジスタで構成されるようにした。
【００２０】
また、前記スイッチングトランジスタはＬＤＭＯＳトランジスタであるようにした。
【００２１】
また、この発明に係るスイッチングレギュレータの静電保護方法は、制御電極に入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
前記スイッチングトランジスタのスイッチングによって入力端子に入力された入力電圧による充電が行われるインダクタと、
前記スイッチングトランジスタによる該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記スイッチングトランジスタに並列に接続されたクランプ素子と、
を備え、
出力端子から出力する出力電圧が所定の電圧になるように、前記スイッチングトランジスタに対するスイッチング制御を行って、前記入力端子に入力された入力電圧を所定の電圧に変換して前記出力端子から出力するスイッチングレギュレータの静電保護方法において、
外部から入力されたイネーブル信号が前記スイッチングレギュレータの動作を停止することを示すと、
前記スイッチングトランジスタに印加された静電気の検出を行い、
該静電気が所定値を超えると前記クランプ素子をオンさせて前記スイッチングトランジスタに印加された電圧をクランプさせ、
前記イネーブル信号が前記スイッチングレギュレータの動作を開始することを示すと、
前記クランプ素子をオフさせて遮断状態にし前記スイッチングトランジスタに対する静電保護動作を停止するようにした。
【００２２】
具体的には、前記スイッチングトランジスタの両端に印加された電圧を検出して前記静電気の検出を行うようにした。
【発明の効果】
【００２３】
本発明の静電保護回路、静電保護回路の動作制御方法、静電保護回路を使用したスイッチングレギュレータ及びスイッチングレギュレータの静電保護方法によれば、静電気の検出を行い、該静電気が所定値を超えるとクランプ素子をオンさせて被保護素子、例えばスイッチングレギュレータの場合スイッチングトランジスタに印加された電圧をクランプさせる動作を、外部から入力されたイネーブル信号に応じて停止し前記クランプ素子をオフさせて遮断状態にするようにした。このようなことから、イネーブル信号に応じてスイッチングレギュレータが作動している間は、静電保護動作を禁止することができ、スイッチングトランジスタの保護にアクティブタイプの静電保護回路を使用することができるため、スイッチングトランジスタに高耐圧でオン抵抗の小さいＬＤＭＯＳトランジスタを使用することができ、ＩＣのチップサイズの増加を抑え、しかもスイッチングレギュレータの効率を向上させることができる。
【００２４】
また、イネーブル信号に応じてオン／オフ制御されるクランプ素子によってスイッチングトランジスタのソース−ドレイン間電圧をクランプするようにしたことから、該イネーブル信号に応じてスイッチングレギュレータが作動している間は、クランプ素子を強制的にオフさせることができ、新たな制御信号を追加する必要がなく、しかもきわめて簡単な回路で静電保護動作を禁止させることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施の形態における静電保護回路の回路例を示した図である。
【図２】図１のＤＣ−ＤＣコンバータ１の動作例を示したタイミングチャートである。
【図３】従来の静電保護回路の回路例を示した図である。
【図４】従来の静電保護回路を使用した昇圧型スイッチングレギュレータの回路例を示した図である。
【図５】図４の昇圧型スイッチングレギュレータ１１０の動作例を示したタイミングチャートである。
【発明を実施するための形態】
【００２６】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における静電保護回路の回路例を示した図であり、図１では、昇圧型スイッチングレギュレータに使用した場合を例にして示している。
図１において、ＤＣ−ＤＣコンバータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の電圧に昇圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷５０に出力する非同期整流方式の昇圧型スイッチングレギュレータをなしている。
【００２７】
ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉｎを前記所定の電圧に昇圧して出力端子ＯＵＴから出力するスイッチングレギュレータ２と、ＮＭＯＳトランジスタからなるクランプ素子Ｍ２及び静電気検出回路３からなる静電保護回路４とを備えている。また、スイッチングレギュレータ２は、Ｎチャネル型のＬＤＭＯＳトランジスタからなるスイッチングトランジスタＭ１、整流ダイオードＤ１、インダクタＬ１、出力コンデンサＣｏ、出力電圧Ｖｏｕｔに比例した帰還電圧Ｖｆｂを生成して出力する帰還回路１１、帰還電圧ＶｆｂをＰＷＭ変調してパルス信号Ｓｐｗｍを生成し出力するＰＷＭ回路１２、及びパルス信号Ｓｐｗｍに応じてスイッチングトランジスタＭ１のスイッチング制御を行うドライブ回路１３を備えている。
【００２８】
静電気検出回路３は、ＮＭＯＳトランジスタＭ３、インバータ回路２１，２２、コンデンサＣ２１及び抵抗Ｒ２１で構成されている。
なお、静電気検出回路３は静電気検出回路部をなし、整流ダイオードＤ１は整流素子を、帰還回路１１、ＰＷＭ回路１２及びドライブ回路１３は制御回路をなす。また、ＤＣ−ＤＣコンバータ１において、出力コンデンサＣｏを除く各回路は１つのＩＣに集積されるようにしてもよく、この場合、入力端子ＩＮ、出力端子ＯＵＴ及び接地端子ＧＮＤは該ＩＣの接続端子をそれぞれなし、場合によっては、前記ＩＣはイネーブル信号ＥＮが入力される入力端子をも備えるようにしてもよい。
【００２９】
入力端子ＩＮと、接地電圧に接続されている接地端子ＧＮＤとの間にはインダクタＬ１とスイッチングトランジスタＭ１が直列に接続されており、インダクタＬ１とスイッチングトランジスタＭ１との接続部をＬＸとする。接続部ＬＸには整流ダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは出力端子ＯＵＴに接続されている。帰還回路１１には出力電圧Ｖｏｕｔが入力されており、ＰＷＭ回路１２には帰還回路１１からの帰還電圧Ｖｆｂが入力されている。また、ドライブ回路１３にはＰＷＭ回路１２からのパルス信号Ｓｐｗｍが入力されており、ドライブ回路１３の出力端はスイッチングトランジスタＭ１のゲートに接続されている。
【００３０】
一方、スイッチングトランジスタＭ１にはクランプ素子Ｍ２が並列に接続され、クランプ素子Ｍ２のゲートと接地端子ＧＮＤとの間にはＮＭＯＳトランジスタＭ３が接続されており、ＮＭＯＳトランジスタＭ３のゲートには外部からのイネーブル信号ＥＮが入力されている。また、接続部ＬＸと接地端子ＧＮＤとの間にはコンデンサＣ２１と抵抗Ｒ２１が直列に接続され、コンデンサＣ２１と抵抗Ｒ２１との接続部はインバータ回路２１の入力端に、インバータ２１の出力端はインバータ回路２２の入力端に、インバータ回路２２の出力端はクランプ素子Ｍ２のゲートに接続されている。また、詳細な接続を省略しているが、イネーブル信号ＥＮはスイッチングレギュレータ２にも入力されており、スイッチングレギュレータ２は、イネーブル信号ＥＮに応じて作動又は動作の停止を行い、例えば、イネーブル信号ＥＮに応じて、帰還回路１１、ＰＷＭ回路１２及びドライブ回路１３からなる制御回路が作動又は動作の停止を行う。
【００３１】
このような構成において、スイッチングレギュレータ２では、出力電圧Ｖｏｕｔが大きくなると、ＰＷＭ回路１２からのパルス信号Ｓｐｗｍのパルス幅が変化してスイッチングトランジスタＭ１がオンする時間が短くなり、それに応じて出力電圧Ｖｏｕｔが低下するように制御する。また、スイッチングレギュレータ２では、出力電圧Ｖｏｕｔが小さくなると、ＰＷＭ回路１２からのパルス信号Ｓｐｗｍのパルス幅が変化してスイッチングトランジスタＭ１がオンする時間が長くなり、それに応じて出力電圧Ｖｏｕｔが上昇するように制御する。スイッチングレギュレータ２は、このような動作を繰り返して、出力電圧Ｖｏｕｔを設定された電圧で一定になるように制御する。
【００３２】
スイッチングレギュレータ２が作動していない状態では、接続部ＬＸの電圧ＶＬＸはほぼ入力電圧Ｖｉｎと等しくなっている。このような状態では、コンデンサＣ２１の両端電圧は電圧ＶＬＸと等しくなり、インバータ回路２１の入力端はローレベルになる。この結果、インバータ回路２２の出力端はローレベルになるためクランプ素子Ｍ２はオフして遮断状態になっている。
スイッチングレギュレータ２に静電気が印加され、スイッチングトランジスタＭ１のソース−ドレイン間の電圧が急上昇すると、コンデンサＣ２１を介して抵抗Ｒ２１に電流が流れ、抵抗Ｒ２１の両端に電圧降下が発生してインバータ回路２１の入力電圧が上昇する。
【００３３】
インバータ回路２１において、入力された電圧がしきい値電圧Ｖｔｈを超えると、出力端から出力される出力信号の信号レベルが反転してローレベルになる。該出力信号がインバータ回路２２で更に信号レベルが反転されるため、クランプ素子Ｍ２のゲート電圧がハイレベルになり、クランプ素子Ｍ２がオンする。すると、クランプ素子Ｍ２に印加された静電気がクランプ素子Ｍ２内で消費されるため、電圧ＶＬＸが低下して電圧ＶＬＸが大きく上昇することを防止できる。図１では、電圧ＶＬＸがインバータ回路２１のしきい値電圧Ｖｔｈ以上に急変した場合にクランプ素子Ｍ２がオンするため、スイッチングトランジスタＭ１に印加される電圧は、入力電圧Ｖｉｎにインバータ回路２１のしきい値電圧Ｖｔｈを加算した電圧にクランプされる。
【００３４】
ここで、イネーブル信号ＥＮはスイッチングレギュレータ２の動作を制御するための信号であり、イネーブル信号ＥＮがハイレベルの場合にスイッチングレギュレータ２は作動し、イネーブル信号ＥＮがローレベルになるとスイッチングレギュレータ２は動作を停止する。
イネーブル信号ＥＮがローレベルである場合は、ＮＭＯＳトランジスタＭ３がオフして遮断状態になり、このような状態ではクランプ素子Ｍ２は前記のような動作制御が行われる。
イネーブル信号ＥＮがハイレベルになると、スイッチングレギュレータ２が動作を開始すると共にＮＭＯＳトランジスタＭ３がオンして導通状態になってクランプ素子Ｍ２のゲート−ソース間をショートさせる。このため、クランプ素子Ｍ２は、オフして遮断状態になってスイッチングレギュレータ２の動作に影響を与えなくなる。
【００３５】
図２は、図１のスイッチングレギュレータ２が作動している場合の電圧ＶＬＸの波形例と、スイッチングトランジスタＭ１及びクランプ素子Ｍ２のオン／オフ状態の例を示したタイミングチャートである。
図２において、スイッチングトランジスタＭ１がターンオフするタイミングで、インダクタＬ１に充電されたエネルギーにより、電圧ＶＬＸが急上昇する。すると、コンデンサＣ２１を介して抵抗Ｒ２１に電流が供給され、抵抗Ｒ２１に電圧降下が発生し、該電圧降下がインバータ回路２１のしきい値電圧Ｖｔｈを超えるとインバータ回路２１の出力信号の信号レベルが反転してローレベルになる。しかし、インバータ回路２２の出力端は、ＮＭＯＳトランジスタＭ３によってローレベルに固定されているため、クランプ素子Ｍ２のゲートがハイレベルになることができず、クランプ素子Ｍ２はオフしたままである。
【００３６】
クランプ素子Ｍ２がオフ状態を保つため、電圧ＶＬＸはスイッチングトランジスタＭ１で制御され、更にスイッチングトランジスタＭ１は帰還回路１１、ＰＷＭ回路１２及びドライブ回路１３によって制御される。図２から分かるように、電圧ＶＬＸは、例えば定格出力電圧Ｖｏｕｔを出力するための電圧である約２３Ｖまで上昇し、クランプ素子Ｍ２の影響を受けないため、スイッチングレギュレータ２は通常の昇圧動作を繰り返して行う。
次に、スイッチングレギュレータ２が作動しているときに静電気が印加された場合について説明する。
スイッチングトランジスタＭ１がオン状態のときに静電気が印加されると、スイッチングトランジスタＭ１によって該静電気が瞬時に消費されてしまうため問題になることはない。
【００３７】
スイッチングトランジスタＭ１がオフ状態のときに静電気が印加されると、ダイオードＤ１を介して出力端子ＯＵＴに接続されている出力コンデンサＣｏと負荷５０によって該静電気が消費される。通常、出力コンデンサＣｏの容量は、印加される静電気の電気量に対して遥かに大きいため、電圧ＶＬＸの上昇はわずかでありスイッチングトランジスタＭ１が破壊されることはない。
このように、スイッチングレギュレータ２が作動していない場合は、静電気検出回路３及びクランプ素子Ｍ２からなる静電保護回路４が作動するようにしてスイッチングトランジスタＭ１に高電圧が印加されることを防止することができる。また、スイッチングレギュレータ２が作動している場合は、クランプ素子Ｍ２がオフしていても、イッチングトランジスタＭ１や、出力コンデンサＣｏと負荷５０等で静電気が消費されてしまうため、やはりスイッチングトランジスタＭ１が破壊することはない。
【００３８】
前記のように、本第１の実施の形態における静電保護回路は、イネーブル信号ＥＮに応じてスイッチングレギュレータ２が作動している間は、静電保護回路４の動作を禁止するようにしたことから、スイッチングトランジスタＭ１の静電保護回路としてアクティブタイプの静電保護回路を使用することができるため、スイッチングトランジスタＭ１に、高耐圧でオン抵抗が小さくしかも素子サイズの小さいＬＤＭＯＳトランジスタを使用することができ、ＩＣのチップサイズの増加を抑え、しかもスイッチングレギュレータ２の効率を向上させることができる。
【００３９】
また、静電保護回路４は、クランプ素子Ｍ２によってスイッチングトランジスタＭ１のソース−ドレイン間電圧をクランプするようにし、イネーブル信号ＥＮによってスイッチングレギュレータ２が作動している間は、クランプ素子Ｍ２を強制的にオフさせるようにしたことから、新たな制御信号を追加する必要がなく、更にきわめて簡単な回路で静電保護回路の動作を禁止させることができる。
【００４０】
なお、前記説明では、スイッチングレギュレータ２が非同期整流方式の昇圧型である場合を例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、降圧型や昇降圧型のスイッチングレギュレータに対して適用することができ、更に同期整流方式のスイッチングレギュレータにも適用することができる。
【符号の説明】
【００４１】
１  ＤＣ−ＤＣコンバータ
２  スイッチングレギュレータ
３  静電気検出回路
４  静電保護回路
１１  帰還回路
１２  ＰＷＭ回路
１３  ドライブ回路
２１，２２  インバータ回路
５０  負荷
Ｍ１  スイッチングトランジスタ
Ｍ２，Ｍ３  ＮＭＯＳトランジスタ
Ｌ１  インダクタ
Ｄ１  整流ダイオード
Ｃｏ  出力コンデンサ
Ｃ２１  コンデンサ
Ｒ２１  抵抗
【先行技術文献】
【特許文献】
【００４２】
【特許文献１】特開２００８−２７７７１９号公報
【特許文献２】特許第３５２６８５３号公報
【図１】
0005458739.tif 000002
【図２】
0005458739.tif 000003
【図３】
0005458739.tif 000004
【図４】
0005458739.tif 000005
【図５】
0005458739.tif 000006