(57)【特許請求の範囲】
【請求項１】
積み重ねられた複数のコンデンサ素子と、
前記複数のコンデンサ素子を収納するパッケージとを有するデバイスであって、
前記コンデンサ素子は、それぞれ、板状の導電性の基体と、
前記基体の両面に誘電特性を有する層を少なくとも挟んで形成された電極層であって、前記基体を貫通する孔および／または前記基体の側面に設けられた接続層により電気的に接続された電極層と、
前記基体の一方の面の端の少なくとも一部が露出した第１の接続電極部と、
前記電極層の少なくとも一部により形成される第２の接続電極部と、
前記基体の他方の面の前記第１の接続電極部に対峙する部分に設けられた絶縁層とを含み、
前記複数のコンデンサ素子は、
前記基体の前記一方の面が長方形の第１のコンデンサ素子と、
前記第１のコンデンサ素子に積み重ねられた第２のコンデンサ素子であって、前記基体の面積が前記第１のコンデンサ素子の前記基体の面積より小さい第２のコンデンサ素子とを含み、前記第２のコンデンサ素子は、前記第１のコンデンサ素子の前記基体の前記一方の面の前記第１の接続電極部を除いた部分に、その全体が積み重ねられ、前記第２のコンデンサ素子の前記第１の接続電極部は、前記絶縁層を介して前記第１のコンデンサ素子に、その全体が積み重ねられ、
前記第１のコンデンサ素子の前記第１の接続電極部と前記第２のコンデンサ素子の前記第１の接続電極部とが前記第１のコンデンサ素子の長手方向の同サイドまたは逆サイドに現れており、
当該デバイスは、さらに、
前記第１のコンデンサ素子の前記第１の接続電極部に電気的に接続された第１の接続端子部と、
前記第２のコンデンサ素子の前記第１の接続電極部に電気的に接続された第２の接続端子部と、
前記第１のコンデンサ素子の前記電極層に電気的に接続された基準電圧用の接続端子部と、
前記第１のコンデンサ素子の前記第１の接続電極部と前記第１の接続端子部とを接続する第１のボンディングワイヤと、
前記第２のコンデンサ素子の前記第１の接続電極部と前記第２の接続端子部とを接続する第２のボンディングワイヤとを有し、
前記パッケージは前記第１のコンデンサ素子の前記長手方向が長い矩形であり、前記第１の接続端子部および前記第２の接続端子部は、前記パッケージの長手方向の辺に現れている、デバイス。
【請求項２】
請求項１において、前記基体は弁作用を備えた弁作用基体であり、前記電極層は、誘電体酸化被膜を含む前記誘電特性を有する層と、固体電解質層とを介して積層されている、デバイス。
【請求項３】
請求項２において、前記第１のコンデンサ素子の前記誘電体酸化被膜の厚みと、前記第２のコンデンサ素子の前記誘電体酸化被膜の厚みとが異なる、デバイス。
【請求項４】
請求項１ないし３のいずれかにおいて、
前記基準電圧用の接続端子部は、前記パッケージの前記長手方向の辺に現れている、デバイス。
【請求項５】
請求項１ないし３のいずれかにおいて、
前記基準電圧用の接続端子部は前記長手方向と直交する短手方向の辺に現れている、デバイス。
【請求項６】
請求項１ないし５のいずれかに記載のデバイスが実装されたプリント配線板。
【請求項７】
請求項６に記載のプリント配線板を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に採用されるコンデンサおよびそれを内蔵した実装用のデバイスに関するものである。
【背景技術】
【０００２】
特許文献１には、表面に誘電体酸化皮膜層を有する平板状の弁作用金属板の一方側に陽極部を、他方側に固体電解質層、陰極引出層からなる陰極部を形成したコンデンサ素子基板を複数枚積層する積層型固体電解コンデンサにおいて、コンデンサ素子基板の陽極部が陰極部を中心に対向するように交互に積層することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１１６０６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子機器の高周波化に伴って電子部品の一つであるコンデンサには、ノイズ除去や過渡応答性に優れた性能を得るために、広い周波数帯域で低インピーダンスにできることが要望されている。
【課題を解決するための手段】
【０００５】
本発明の一態様は、積み重ねられた複数のコンデンサ素子を有するデバイスである。それぞれのコンデンサ素子は、板状の導電性の基体と、基体の両面に誘電特性を有する層を少なくとも挟んで形成された電極層であって、基体を貫通する孔および／または基体の側面に設けられた接続層により電気的に接続された電極層とを含み、基体の一方の面（たとえば表面または上面）の端の少なくとも一部が露出して第１の接続電極部となり、電極層の少なくとも一部が第２の接続電極部となっている。さらに、これら複数のコンデンサ素子は、第１のコンデンサ素子と、第１のコンデンサ素子に積み重ねられた第２のコンデンサ素子であって、基体の面積が第１のコンデンサ素子の基体の面積より小さい第２のコンデンサ素子とを含む。
【０００６】
このデバイスは、基本的構成が同一で、電極層が基体を貫通する孔および／または基体の側面に設けられた接続層により接続された低ＥＳＲ（等価直列抵抗）のコンデンサ素子であって、基体の面積が異なり、静電容量が異なる第１および第２のコンデンサ素子を含み、それぞれのコンデンサ素子は、第１の接続電極部を含む。したがって、複数の異なる静電容量成分（コンデンサ成分）を含むデバイスを提供することができ、広い周波数帯域でインピーダンスを低くすることが可能となる。さらに、これら第１および第２のコンデンサ素子は積み重ねることにより電極層同士が電気的に接続される。このため、簡易な構成で複数の異なるコンデンサ成分を備えたデバイスまたはコンデンサデバイスを提供できる。
【０００７】
第２のコンデンサ素子は、第１のコンデンサ素子の基体の一方の面の第１の接続電極部を除いた部分に積み重ねられている。デバイスにする際に、ボンディングワイヤなどにより第１のコンデンサ素子の第１の接続電極部を接続端子部に接続しやすい。
【０００８】
第１のコンデンサ素子の第１の接続電極部と、第２のコンデンサ素子の第１の接続電極部とが当該デバイスの同サイド（同じ端側）または異なるサイドに現れている。複数の接続電極部が同サイドに現れているので、デバイスにする際に、ボンディングワイヤなどを接続しやすい。
【０００９】
さらに、基体の他方の面(たとえば裏面または下面)の第１の接続電極部に対峙する部分に絶縁層が設けられている。第１の接続電極部は一方の面のみに現れ、反対側の面は絶縁される。このため、第１のコンデンサ素子の一方の面に、第２のコンデンサ素子の他方の面が接触するように、第１および第２のコンデンサ素子を積み重ねることにより基体同士は絶縁でき、電極層同士を電気的に接続できる。
【００１０】
第１のコンデンサ素子の第１の接続電極部と、第２のコンデンサ素子の第１の接続電極部とが当該デバイスの逆サイド（異なる端側）に現れていてもよい。デバイスにする際に、異なるコンデンサ成分を流れる電流方向を変えたり、貫通型になるように接続端子部を配置することが容易であり、さらにＥＳＬ（等価直列インダクタンス）を低くすることができる。
【００１１】
第１のコンデンサ素子の基体の一方の面は長方形であり、基体の一方の面の長手方向の一方の端が第１の接続電極部として現れている。これにより、コンパクトで大きな静電容量を確保しやすい。
【００１２】
また、典型的な第１および第２のコンデンサ素子は固体電解コンデンサ素子である。固体電解コンデンサ素子は、基体は弁作用を備えた弁作用基体であり、電極層は、誘電体酸化被膜を含む誘電特性を有する層および固体電解質層を介して積層されている。
【００１３】
デバイスは、第１のコンデンサ素子の誘電体酸化被膜の厚みと、第２のコンデンサ素子の誘電体酸化被膜の厚みとが異なっていてもよい。誘電体層である誘電体酸化被膜の厚みを変えることにより、静電容量をさらに制御することできる。
【００１４】
本発明は、上記に記載の複数のコンデンサ素子と、第１のコンデンサ素子の第１の接続電極部に電気的に接続された第１の接続端子部と、第２のコンデンサ素子の第１の接続電極部に電気的に接続された第２の接続端子部と、第１のコンデンサ素子の電極層に電気的に接続された基準電圧用、たとえば、接地電圧用の接続端子部とを有するデバイスである。異なるコンデンサ成分を備え、広い周波数帯域でインピーダンスの低い表面実装用のデバイスを提供できる。
【００１５】
デバイスは、第１のコンデンサ素子の第１の接続電極部と第１の接続端子部とを接続する第１のボンディングワイヤと、第２のコンデンサ素子の第１の接続電極部と第２の接続端子部とを接続する第２のボンディングワイヤとをさらに有する。また、第１の接続端子部および第２の接続端子部は電気的に接続されていてもよい。
【００１６】
デバイスは、複数のコンデンサ素子を収納する方形（立方体状あるいは直方体状）のパッケージを有し、第１の接続端子部および第２の接続端子部は、パッケージの長手方向の辺に現れている。特に、第１のコンデンサ素子の基体の一方の面は長方形で、パッケージは矩形（直方体状）であり、第１のコンデンサ素子の基体の一方の面の長手方向の一方の端が第１の接続電極部として現れ、第１の接続端子部および第２の接続端子部は、パッケージの長手方向に延びた辺に現れている。
【００１７】
第１のコンデンサ素子の基体の一方の面の長手方向の一方の端が第１の接続電極部となる配置を採用することにより、基体の電極層により覆われる面積を拡大して静電容量を大きくできる。それとともに、第１のコンデンサ素子の長手方向と直交する方向に短手方向に電流が流れるデバイスとなるので、電流経路を太く短くできる。このため、大容量であるとともに低ＥＳＲおよび低ＥＳＬのデバイスを提供できる。第１の接続端子部および第２の接続端子部を対峙する辺に配置してもよく、第１のコンデンサ素子および第２のコンデンサ素子に流れる電流の方向を変えることができるので、さらに低ＥＳＬのデバイスを提供できる。
【００１８】
また、第１の接続端子部および第２の接続端子部がパッケージの第１の方向に現れ、基準電圧用の接続端子部が第１の方向と直交する第２の方向に現れていてもよい。低ＥＳＬの貫通型デバイスであって、異なるコンデンサ成分を含むデバイスを提供できる。
【００１９】
また、本発明の異なる態様の一つは、上記デバイスが実装されたプリント配線板、およびそのプリント配線板を有する電子機器である。
【図面の簡単な説明】
【００２０】
【図１】デバイスの概要を示す斜視図。
【図２】デバイスを、モールド樹脂を除いた状態で示す斜視図。
【図３】デバイスをリードフレームとコンデンサ素子に展開した図。
【図４】デバイスを、モールド樹脂を除いた状態で示す平面図。
【図５】デバイスを、モールド樹脂を除いた状態で示す底面図。
【図６】デバイスを、モールド樹脂を除いた状態で示す背面図。
【図７】コンデンサ素子の構造を示す断面図。
【図８】コンデンサ素子が積み重ねられた様子を示す断面図。
【図９】デバイスを搭載したプリント配線板の一部を示す平面図。
【図１０】デバイスを含む回路を示すブロック図。
【図１１】図１１（ａ）はデバイスの各容量のインピーダンスカーブを示し、図１１（ｂ）はデバイスの合成されたインピーダンスカーブを示し、図１１（ｃ）は従来の方法によるインピーダンスカーブとの比較を示す。
【図１２】図１２（ａ）は従来の接続方法を示し、図１２（ｂ）は各コンデンサのインピーダンスカーブを示し、図１２（ｃ）は合成されたインピーダンスカーブを示す。
【図１３】図１３（ａ）はデバイスの異なる適用例を示すブロック図、図１３（ｂ）はデバイスのさらに異なる適用例を示すブロック図。
【図１４】コンデンサ素子の配置を説明する図であり、図１４（ａ）は従来の一例、図１４（ｂ）は異なる配置の例、図１４（ｃ）はさらに異なる配置の例。
【図１５】異なるデバイスを、モールド樹脂を除いた状態で示す平面図。
【図１６】図１５のデバイスを、モールド樹脂を除いた状態で示す側面図。
【図１７】さらに異なるデバイスを、モールド樹脂を除いた状態で示す平面図。
【図１８】図１７のデバイスを、モールド樹脂を除いた状態で示す底面図。
【図１９】図１７のデバイスを、モールド樹脂を除いた状態で示す側面図。
【図２０】異なるコンデンサ素子の構造を示す断面図。
【発明を実施するための形態】
【００２１】
図１に、本発明に係るコンデンサを含むデバイスの一例を示している。このデバイス１は、コンデンサ２０と、コンデンサ２０に接続されたリードフレーム１０と、コンデンサ２０を収容し表面にリードフレーム１０の一部が露出したパッケージ５０とを有する。パッケージ５０は、コンデンサ２０を収容した状態で全体が方形または矩形（直方体）となるように成形された外装用の樹脂（モールド樹脂）５９により構成され、表面実装用のコンデンサデバイス１の外観を形成している。以降では、このデバイス１の長手方向を方向Ｘ、長手方向Ｘに直交する短手方向を方向Ｙとして説明する。
【００２２】
図２に、デバイス１のモールド樹脂５９を除いた状態を示している。図３に、リードフレーム１０と、コンデンサ２０とを分離した状態を示している。さらに、図４、図５および図６に、デバイス１のモールド樹脂５９を除いた状態の平面図、側面図および底面図を示している。デバイス１のリードフレーム１０の素材としては、銅系素材、鉄系素材などの機械的強度、電気伝導度、熱伝導度、耐食性などに優れたものが用いられる。リードフレーム１０は、第１〜第３の陽極端子部（陽極リード）１１〜１３と、第１〜第３の陰極端子部（陰極リード、接地電圧用の端子部）１５〜１７とを含む。
【００２３】
コンデンサ２０は、第１のコンデンサ素子２１と、第１のコンデンサ素子２１に積み重なるように配置された第２のコンデンサ素子２２および第３のコンデンサ素子２３とを含む。これらのコンデンサ素子２１、２２および２３は固体電解コンデンサ（固体電解コンデンサ素子）であり、基本的な構成は共通し、それぞれの基体３３の面積（典型的には表面３３ａの面積）Ｓ１、Ｓ２およびＳ３が異なる。このコンデンサ２０では、第１のコンデンサ素子２１の基体３３の面積Ｓ１が最も大きく、第２のコンデンサ素子２２の基体３３の面積Ｓ２、第３のコンデンサ素子２３の基体３３の面積Ｓ３の順で小さくなっている。
【００２４】
図７に、第１のコンデンサ素子２１の構成を代表して断面により示している。コンデンサ素子２１は全体が平板状であり、長方形にカットされた板状または薄膜状の弁作用基体３３を有する。弁作用基体３３はエッチングなどにより多孔質化（拡面化）が施された第１の面（一方の面、表面）３３ａおよび第２の面（他方の面、裏面）３３ｂを含む。この例では、リードフレーム１０に面した側を第２の面（裏面）３３ｂとして参照している。これらの面３３ａおよび３３ｂは上下逆転してもよく、左右に面していてもよい。
【００２５】
基体３３の表面（一方の面）３３ａには、誘電体酸化被膜３４ａ、固体電解質層３５ａ、および電極層３６ａがこの順番に積層されている。基体３３の裏面（他方の面）３３ｂにも、同様に、誘電体酸化被膜３４ｂ、固体電解質層３５ｂ、および電極層３６ｂが順次積層されている。弁作用基体３３としては、エッチドアルミニウム箔、タンタル焼結体、ニオブ焼結体またはチタン焼結体があげられる。表面実装用の薄型のデバイス１には、エッチドアルミニウム箔を用いたコンデンサ素子が好適である。
【００２６】
誘電体酸化被膜３４ａおよび３４ｂは、基体３３がエッチドアルミニウム箔であれば、その表面に形成された酸化アルミニウムである。固体電解質層３５ａおよび３５ｂは、ポリピロール、ポリチオフェン、ポリアニリン等の導電性高分子を電解重合、化学重合などにより誘電体酸化被膜３４ａおよび３４ｂの上にそれぞれ積層させることにより形成できる。電極層３６ａおよび３６ｂの一例は、固体電解質層３５ａおよび３５ｂの上にそれぞれ積層された導電性ペーストである。電極層３６ａおよび３６ｂは陰極を構成し、その一部は接続電極部（第２の接続電極部、陰極）３２となる。基体３３と電極層３６ａおよび３６ｂとの間に形成される誘電特性を有する、または良好に発揮させるための層は、誘電体酸化被膜３４ａおよび３４ｂ、固体電解質層３５ａおよび３５ｂに限定されず、接触抵抗を低減させるために固体電解質層３５ａ、電極層３６ａの間に積層される高導電性のグラファイト層などを含んでいてもよい。
【００２７】
なお、本明細書において陰極として機能するように記載している電極層３６ａおよび３６ｂは見かけ上の陰極であって、固体電解質層３５ａおよび３５ｂが真の陰極として機能する役割を担っている。従って、誘電体酸化被膜３４ａおよび３４ｂが誘電体特性を有する層である。以下においても同様である。また、以降において、電極層３６ａおよび３６ｂを陰極３２として参照する。
【００２８】
さらに、基体３３の表面３３ａには、電極層３６ａの周縁３６ｃを全周にわたり覆う第１の絶縁層３９ａが形成されている。また、基体３３の裏面３３ｂには、電極層３６ｂの周縁３６ｃを全周にわたり覆う第２の絶縁層３９ｂが形成されている。基体３３の表面３３ａの長手方向Ｘの一方の端（縁）３１は第１の絶縁層３９ａの外周側に現れ（露出し）、コンデンサ素子２１の接続電極部（第１の接続電極部、陽極）３１となっている。絶縁層３９ａおよび３９ｂの一例は、ポリイミド樹脂、エポキシ樹脂などの絶縁性の樹脂からなる膜である。裏面３３ｂの絶縁層３９ｂは陽極３１の裏側まで伸び、陽極３１の裏側をカバーする絶縁層３９ｃとなっている。また、基体３３の側面も絶縁層３９ｄにより覆われている。
【００２９】
コンデンサ素子２１は、さらに、弁作用基体３３を貫通する貫通孔（スルーホール）３７を含む。これらの貫通孔３７の内周面３７ａには、弁作用基体３３に接する側から誘電体酸化被膜３４ｃおよび固体電解質層３５ｃが順次積層され、さらに、貫通孔３７には、銀ペーストなどの導電性ペーストが充填され、貫通電極３８が形成されている。貫通孔３７の内周面３７ａであっても、電解重合などの方法により基体３３の表面とともに固体電解質層３５ｃを形成でき、コンデンサの容量として寄与させることができる。それとともに、貫通電極３８が電極層３６ａおよび３６ｂとを電気的に接続する接続層として機能する。
【００３０】
コンデンサ素子２１〜２３に設けられる貫通電極３８は、１または２に限らず３以上であってもよい。貫通電極３８を設けることにより陽極（第１の接続電極部）３１および陰極（第２の接続電極部）３２の間の電流経路を短縮できる。このため、低ＥＳＲおよび低ＥＳＬのコンデンサ素子２１〜２３を提供できる。
【００３１】
コンデンサ素子２１〜２３に含まれる誘電体酸化被膜３４ａおよび３４ｂの厚みは、コンデンサ素子２１〜２３のそれぞれで異なる。最も面積の大きな第１のコンデンサ素子２１の誘電体酸化被膜３４ａおよび３４ｂの厚みｔ１は、たとえば、４ｎｍであり、第２のコンデンサ素子２２の誘電体酸化被膜３４ａおよび３４ｂの厚みｔ２は、たとえば、１４ｎｍであり、第３のコンデンサ素子２３の誘電体酸化被膜３４ａおよび３４ｂの厚みｔ３は、たとえば、７０ｎｍである。コンデンサ素子の厚みはこれらに限定されない。このような厚みの異なるコンデンサ素子２１〜２３は、誘電体酸化被膜３４ａおよび３４ｂを形成する際の電圧（基体の化成電圧）を変えることで容易に製造できる。
【００３２】
コンデンサ素子２１〜２３の誘電体酸化被膜３４ａおよび３４ｂの厚みを変えることによりコンデンサ素子２１〜２３の容量を変えることができる。コンデンサ素子の容量は概ね面積Ｓ１〜Ｓ３に比例し、誘電体酸化被膜３４ａおよび３４ｂの厚みｔ１〜ｔ３に反比例する。したがって、容量の差が１：数１００程度あるいはそれ以上の複数のコンデンサ素子を１つのデバイス１に組み込むことができる。たとえば、容量２００μＦの第１のコンデンサ素子２１と、容量４０μＦの第２のコンデンサ素子２２と、容量１μＦの第３のコンデンサ素子２３とを含むデバイス１を提供できる。
【００３３】
さらに、コンデンサ素子２１〜２３の誘電体酸化被膜３４ａおよび３４ｂを変えることによりコンデンサ素子２１〜２３の耐圧（定格電圧）を変えることができる。コンデンサ素子の定格電圧は概ね誘電体酸化被膜３４ａおよび３４ｂの厚みｔ１〜ｔ３に反比例する。したがって、定格電圧の差が１：数１０程度あるいはそれ以上の複数のコンデンサ素子を１つのデバイス１に組み込むことができる。たとえば、定格電圧２Ｖの第１のコンデンサ素子２１と、定格電圧６．３Ｖの第２のコンデンサ素子２２と、定格電圧２５Ｖの第３のコンデンサ素子２３とを含むデバイス１を提供できる。
【００３４】
図８に、コンデンサ素子２１〜２３が積み重ねられた状態を断面図により示している。上述したように、これらのコンデンサ素子２１、２２および２３の基本的構成は、表面３３ａおよび裏面３３ｂに陰極３２が現れ、それらの陰極３２は貫通電極３８により接続され、長手方向の一方の端に陽極３１が現れ、さらに、表面３３ａおよび裏面３３ｂの陰極３２の周囲および陽極３１の裏面が絶縁層３９ａ〜３９ｄにより覆われているというものである。このため、コンデンサ素子２１、２２および２３を積み重ねることにより、それぞれの素子２１〜２３の陰極３２を直に、または導電性ペーストなどを介して電気的に接続することができ、これらのコンデンサ素子２１〜２３を並列に接続できる。図８に示した例では、陰極３２の間に導電性ペースト４９を挟み、陰極同士を電気的に接続している。
【００３５】
さらに、コンデンサ素子２１、２２および２３の基体３３の表面３３ａの面積Ｓ１、Ｓ２およびＳ３が異なる。このため、それぞれのコンデンサ素子２１、２２および２３の陽極３１が上側（表面３３ａの側）に重なるコンデンサ素子２２および２３により隠されないようにコンデンサ素子２１〜２３を積み重ねることができる。このデバイス１においては、最も面積の大きな第１のコンデンサ素子２１がデバイス１の主たる寸法を決定しており、第１のコンデンサ素子２１の長手方向Ｘとデバイス１の長手方向Ｘとが一致している。第１のコンデンサ素子２１の上に、次に面積の大きな第２のコンデンサ素子２２が、第１のコンデンサ素子２１の陽極３１を除いた部分、すなわち、第１のコンデンサ素子２１の表面３３ａの陰極３２の上に、陰極３２同士が重なるように搭載されている。また、最も面積の小さな第３のコンデンサ素子２３が、第１のコンデンサ素子２１の表面３３ａの陰極３２の上に、第２のコンデンサ素子２２と並び、しかしながら、第３のコンデンサ素子２３の長手方向が第１のコンデンサ素子２１の長手方向Ｘと直交するように積み重ねられている。すなわち、第３のコンデンサ素子２３は、その長手方向がデバイス１の短手方向Ｙに沿うように配置されている。
【００３６】
第１のコンデンサ素子２１の陽極３１は、デバイス１の長手方向Ｘの一方の端に現れており、第２のコンデンサ素子２２の陽極３１は、第１のコンデンサ素子２１の陽極３１と並んで、デバイス１の同サイド（同じ端側）に、デバイス１の長手方向Ｘの一方の端から若干後退した位置に現れている。また、第３のコンデンサ素子２３の陽極３１は、第２のコンデンサ素子２２の陽極３１とは長手方向Ｘの反対側（逆サイド）の短手方向Ｙの端に現れている。したがって、デバイス１においては、３つのコンデンサ素子２１〜２３が、それぞれの陽極３１に、デバイス１の上方からアクセスできるように積み重ねられている。３つのコンデンサ素子２１〜２３が積み重ねられることにより、第２および第３のコンデンサ素子２２および２３の裏面３３ｂの陰極３２は、第１のコンデンサ素子２１の表面３３ａの陰極３２に電気的に接触する。電気的な接触をさらに確実に確保するために、これらのコンデンサ素子２１〜２３の陰極３２同士の間に導電性ペーストを挟み込んでもよい。
【００３７】
一方、それぞれのコンデンサ素子２１〜２３の陽極３１の裏面３３ｂの側は絶縁層３９ｃにより覆われている。このため、コンデンサ素子２１〜２３の陽極３１はコンデンサ素子２１〜２３を積み重ねても陽極３１同士あるいは陽極３１と陰極３２とが電気的に接続されることはない。したがって、３つのコンデンサ素子２１〜２３を積み重ねることにより、陰極３２が接続され、陽極３１がオープンになったコンデンサ２０を形成することができる。
【００３８】
図２に示すように、デバイス１（コンデンサ２０）においては、第１のコンデンサ素子２１の陽極３１が、金線、銅線、アルミニウム線などの導電性の金属ワイヤー（第１のボンディングワイヤ）４１によりリードフレーム１０の第１の陽極端子部（第１の接続端子部、陽極リード）１１に電気的に接続されている。また、第２のコンデンサ素子２２の陽極３１が第２のボンディングワイヤ４２によりリードフレーム１０の第２の陽極端子部（第２の接続端子部、陽極リード）１２に電気的に接続されている。さらに、第３のコンデンサ素子２３の陽極３１が第３のボンディングワイヤ４３によりリードフレーム１０の第３の陽極端子部（第３の接続端子部、陽極リード）１３に電気的に接続されている。
【００３９】
一方、リードフレーム１０の第１〜第３の陰極端子部（基準電圧用の接続端子部、陰極リード）１５〜１７は、第１のコンデンサ素子２１の裏面３３ｂの陰極３２に電気的および機械的に接続されている。第１〜第３の陰極リード１５〜１７は、通常、回路の接地側（接地回路）に接続され、基準電圧（接地電圧）が印加される。
【００４０】
デバイス１においては、コンデンサ素子２１〜２３、ボンディングワイヤ４１〜４３およびリードフレーム１０が外装用の樹脂（モールド樹脂）５９により覆われ、パッケージングされる。ただし、リードフレーム１０の外部接続する部分はモールド樹脂５９には覆われない。モールド樹脂５９としては、エポキシ樹脂などの封止樹脂があげられる。モールド樹脂によるパッケージ５０の外側にはリードフレーム１０の陽極リード１１〜１３および陰極リード１５〜１７が現れる。パッケージ５０の外側に現れるリード１１〜１３および１５〜１７の端は、パッケージ５０に沿って下側（裏側）に曲げられており、デバイス１は回路基板などに搭載する表面実装用のデバイスとして使用される。
【００４１】
このデバイス１においては、図６に示すように、パッケージ５０が矩形（直方体）であり、陽極リード１１〜１３がパッケージ５０の長手方向Ｘに延びた一方の辺５１に並んで形成され、接地用の陰極リード１５〜１７がパッケージ５０の長手方向Ｘに延びた他方の辺５２に並んで形成されている。したがって、陽極リード１１〜１３および陰極リード１５〜１７がパッケージ５０の長手方向Ｘに延びた対峙する２辺５１および５２に現れている。
【００４２】
図９に、コンデンサ２０を含むデバイス１が搭載されたプリント配線板の一部を模式的に示している。また、図１０は、デバイス１を含む電源回路のブロック図である。プリント配線板（プリント基板）９は、たとえば、パーソナルコンピュータなどの電子機器のマザーボードである。プリント配線板９にはＣＰＵ３と電源ブロック（図９には不図示）２とが搭載され、接地回路５と、電源ブロック２からＣＰＵ３とを接続する電源回路４との間にデバイス１が並列に接続されている。このデバイス１はデカップリングコンデンサあるいはバイパスコンデンサとして機能する。
【００４３】
さらに、このデバイス１は、基体３３の表面積Ｓ１、Ｓ２およびＳ３が異なり、並列に接続された３つのコンデンサ素子２１〜２３を含む。これらのコンデンサ素子２１〜２３は表面積Ｓ１、Ｓ２およびＳ３が異なるので、表面積Ｓ１、Ｓ２およびＳ３にほぼ比例して、それぞれの静電容量（コンデンサ容量）Ｃ１、Ｃ２およびＣ３が異なる。さらに、それぞれのコンデンサ素子２１〜２３は表面３３ａおよび裏面３３ｂの陰極３２が貫通電極３８により接続されており、陽極３１から陰極３２に至る電流経路が短く、また、電流の流れる方向が多様になる。したがって、それぞれのコンデンサ素子２１〜２３は低ＥＳＲおよび低ＥＳＬである。このため、デバイス１の陽極端子（陽極リード）１１、１２および１３を電源回路４に接続し、陰極端子１５、１６および１７を接地回路５に接続することにより、低ＥＳＲおよび低ＥＳＬの容量の異なる素子２１〜２３が並列に接続される。したがって、デバイス１を電源回路に採用することにより、広い周波数帯域でインピーダンスを低くすることができ、広範囲の周波数のノイズを除去することができる。
【００４４】
図１１（ａ）〜（ｃ）に広い周波数帯で低インピーダンスが実現される様子を模式的に示している。図１１（ａ）に示すような大容量の第１のコンデンサ素子２１の容量Ｃ１のインピーダンスカーブ６１と、中容量の第２のコンデンサ素子２２の容量Ｃ２のインピーダンスカーブ６２と、小容量の第３のコンデンサ素子２３の容量Ｃ３のインピーダンスカーブ６３が合成され、図１１（ｂ）に示すような広い周波数帯で（ブロードな）低いインピーダンスをもったインピーダンスカーブ６４を再現できる。
【００４５】
図１２（ａ）に示すように、従来、このような特性を得るためには複数の容量の異なるコンデンサデバイス２９ａ〜２９ｃを並列に接続することが必要であった。複数の容量の異なるコンデンサデバイス２９ａ〜２９ｃは、サイズが異なり、さらには、タイプが異なるコンデンサ（たとえば、タンタルコンデンサ、セラミックコンデンサなど）の組み合わせになる。このため、容量が異なるだけではなく、ＥＳＲおよびＥＳＬも異なり、図１２（ｂ）に示すようにＥＳＬは一致しない。したがって、図１２（ｃ）に示すように、合成されたインピーダンスカーブ６９は、変曲点が複数発生する。電気的にはＬＣ共振が発生してしまうことになる。
【００４６】
一方、図１１（ｂ）に示すように、デバイス１は容量特性の異なるコンデンサ素子２１〜２３を１つのパッケージに収納しているので、容量特性を除く他の特性、すなわち、ＥＳＬおよびＥＳＲは同じになる。このため、図１１（ｃ）に比較して示しているように、インピーダンスカーブ６９よりも広域周波数にわたり特性変化の少ない低インピーダンス特性を示すインピーダンスカーブ６４が得られる。したがって、ＬＣ共振の発生の少ない、フラットなインピーダンス特性を発現するデバイス１を提供できる。
【００４７】
さらに、１つのデバイス１で複数の容量特性を備えたデバイスを提供できるので、複数の容量特性を得るためのデバイスの実装に要するスペースを縮小でき、従来多数のコンデンサを搭載していた用途を１つまたは数少ないデバイス１により置き換えることができる。このため、コンパクト化が進んでいるノート型のパーソナルコンピュータなどの情報処理端末や、携帯電話、ＰＤＡなどの携帯型の情報処理端末などの電子機器に好適である。
【００４８】
図１３は、デバイス１の異なる用途の幾つかの例を示している。図１３（ａ）は、複数の電圧ラインを備えた半導体３ａの電源系統に、１または数少ないデバイス１でデカップリングコンデンサあるいはバイパスコンデンサとしての機能を付加できることを示している。複数の電源ブロック（スイッチング電源）２ａ、２ｂおよび２ｃを備えた電子機器あるいはプリント配線板において、複数の電圧ライン（電圧回路）４ａ、４ｂおよび４ｃのそれぞれに、デバイス１のそれぞれのコンデンサ素子２１、２２および２３を接続することが可能である。上述したようにデバイス１は定格電圧の異なる複数のコンデンサ素子２１〜２３を含む。したがって、デバイス１は複数電圧に対応できる。また、同一の電圧ラインであっても、複数の電力を供給させるラインがある場合に、デバイス１は、それぞれの電力ラインに適応できる。
【００４９】
図１３（ｂ）は、π型フィルターに適応した例である。コンデンサ素子を含む既存のπ型フィルターは、デバイス内にコイル成分（インダクタ）を配置しているため回路適応性に乏しいという欠点を含んでいた。これに対し、デバイス１であれば、直列に配列されるコイル成分Ｌ１、Ｌ２およびＬ３をプリント配線板などにおいて実装可能な開放系にできる。このため、コイル成分Ｌ１、Ｌ２およびＬ３を回路パターンの配線幅、配線長、あるいはインダクタデバイスにより自由に配置でき、実装される回路に適したπ型フィルター６を構成できる。
【００５０】
さらに、デバイス１においては、大容量のコンデンサ素子２１の陽極（第１の接続電極部）３１を長手方向Ｘの端に配置し、第１から第３の陽極端子（第１から第３の接続端子部、）１１〜１３および第１から第３の陰極端子（第１から第３の基準電圧用の接続端子部）１５〜１７をパッケージ５０の長手方向Ｘに延びた２つの辺５１および５２に配置している。したがって、デバイス１においては、大容量のコンデンサ素子２１の陽極３１に対する陰極３２の方向（対峙する方向、長手方向）Ｘと、陽極端子１１〜１３に対する陰極端子１５〜１７の方向（対峙する方向、短手方向）Ｙとが直交している。このため、デバイス１においては短手方向Ｙが電流経路となるのでＥＳＬおよびＥＳＲをさらに小さくでき、陰極３２の延びる方向を長手方向Ｘにできるのでコンデンサ素子２１の容量を拡大できる。
【００５１】
図１４に従来の固体電解コンデンサ素子を含むデバイスとの比較を模式的に示している。図１４（ａ）は、従来の固体電解コンデンサ素子７５の一例を示している。この素子７５は全体が長方形（直方体）であり、陽極７１が長手方向Ｘの一方の端に現れており、陽極端子７３および陰極７４は長手方向Ｘに対峙している。したがって、陰極７２をアレンジするために素子７５の長手方向Ｘの長さ（Ｌ寸法）を利用でき、陰極７２の面積を大きく確保できる。このため、大容量のコンデンサ素子７５を得ることができる。陽極端子７３および陰極端子７４も長手方向Ｘに対峙して配置されている。素子７５の陽極７１と陽極端子７３とはリードまたはボンディングワイヤ７９により電気的に接続され、陰極７２と陰極端子７４とは直に、または導電性ペーストにより電気的に接続される。この素子７５においては、素子７５の長手方向Ｘが電流経路となる。
【００５２】
素子７５を低ＥＳＬ化する１つの方法は、接続時に電流がループするループ長を短縮することである。したがって、電流経路を長手方向Ｘから短手方向Ｙにすることが好ましい。図１４（ｂ）に示した固体電解コンデンサ素子７６においては、陽極７１および陰極７２と、陽極端子７３および陰極端子７４とをともに短手方向Ｙに（対峙するように）配置している。この素子７６においては、電流経路が短手方向Ｙになり、電流が流れる距離（ループ長）が素子７６のＬ寸法からＷ寸法に短縮される。したがって、低ＥＳＬのデバイスを提供できる。しかしながら、陰極７２および誘電体層をアレンジするために利用できる距離が短手方向ＹのＷ寸法になり、陰極７２および誘電体層の面積が縮小される。したがって、コンデンサ容量は減る傾向となり、デバイスの低ＥＳＲ化が難しい。
【００５３】
図１４（ｃ）に示した固体電解コンデンサ素子７７においては、陽極端子７３および陰極端子７４を短手方向Ｙに（対峙するように）配置し、陽極７１および陰極７２を長手方向Ｘに（対峙するように）配置している。この素子７７においては、電流経路が短手方向Ｙになり、電流が流れる距離（ループ長）が素子７７のＬ寸法からＷ寸法に短縮される。したがって、ＥＳＬを低減できる。さらに、陰極７２および誘電体層をアレンジするために利用できる距離が長手方向ＸのＬ寸法になり、陰極７２および誘電体層の面積を拡大できる。したがって、コンデンサ容量は大きくでき、低ＥＳＲ化も実現できる。このように、固体電解コンデンサの接続方向のみを長手方向Ｘから短手方向Ｙに変換し、接続方向をＬ寸法の方向ＸからＷ寸法の方向Ｙに反転することにより、さらにＥＳＬおよびＥＳＲの低いデバイスを提供できる。
【００５４】
図１５および図１６に、異なるデバイスの例を示している。図１５は、デバイス１ａを、パッケージ５０を省いて示す平面図であり、図１６は、デバイス１ａを、パッケージ５０を省いて示す側面図である。このデバイス１ａの基本的な構成は上述したデバイス１と同じであり、コンデンサ２０とリードフレーム１０とを有する。コンデンサ２０は、３つのコンデンサ素子２１〜２３を含み、大容量の第１のコンデンサ素子２１の上に、中容量の第２のコンデンサ素子２２および小容量のコンデンサ素子２３が並列（陽極３１の向きは直交するが）に重なるように配置されている、積層タイプのコンデンサデバイスである。このデバイス１ａにおいても、第２のコンデンサ素子２２および第３のコンデンサ素子２３は、下側の大容量の第１のコンデンサ素子２１の陽極３１を除いた部分に積み重ねられている。
【００５５】
一方、このデバイス１ａにおいては、中容量の第２のコンデンサ素子２２の陽極３１は、大容量の第１のコンデンサ素子２１の陽極３１に対し、長手方向Ｘの異なる側（対峙する端、逆サイド）に現れるように積み重ねられている。さらに、第２の陽極端子１２は、他の陽極端子１１および１３に対してパッケージ５０の反対側の辺５２に配置され、第２の陰極端子１６は、他の陰極端子１５および１７に対してパッケージ５０の反対側の辺５１に配置されている。このため、デバイス１ａを流れる電流は、第１の端子間（端子１１および１５）および第３の端子間（端子１３および端子１７）と、第２の端子間（端子１２および１６）とは逆転する。したがって、デバイス１ａに流れる電流により発生する磁界の向きが逆転し、さらに低ＥＳＬのデバイスを提供できる。
【００５６】
図１７ないし図１９に、さらに異なるデバイスの例を示している。図１７は、デバイス１ｂを、パッケージ５０を省いて示す平面図であり、図１８は、デバイス１ｂを、パッケージ５０を省いて示す底面図（平面図と反対側から見た図）であり、図１９は、デバイス１ｂを、パッケージ５０を省いて示す側面図である。このデバイス１ｂもコンデンサ２０とリードフレーム１０を有する。コンデンサ２０は、上下に積み重ねられた４つのコンデンサ素子２１〜２４を含む。それぞれのコンデンサ素子２１〜２４の構成は上記において説明したコンデンサ素子２１と共通であり、それぞれのコンデンサ素子２１〜２４の基体３３の面積は異なり、それぞれのコンデンサ素子２１〜２４の静電容量（コンデンサ容量）は異なる。
【００５７】
このデバイス１ｂにおいては、大容量のコンデンサ素子２１の上側（表側）３３ａに、中容量のコンデンサ素子２２が、陽極３１が長手方向Ｘの逆サイドに現れるように積み重ねられている。また、大容量のコンデンサ素子２１の下側（裏側）３３ｂに、リードフレーム１０を挟んで小容量で、それぞれの容量の異なるコンデンサ素子２３および２４が並列に積み重ねられている。コンデンサ素子２３および２４の陽極３１は、長手方向Ｘの逆サイドに現れている。
【００５８】
このデバイス１ｂのリードフレーム１０は、パッケージ５０の長手方向Ｘに沿った２つの辺５１および５２に現れるように配置された第１から第４の陽極リード（陽極端子）１１〜１４と、短手方向Ｙに沿った２つの辺５３および５４に現れるように配置された陰極リード１５とを含む。陰極リード１５はパッケージ５０を長手方向Ｘに貫通するように配置されており、陰極リード１５の表裏に配置された第１のコンデンサ素子２１の陰極３２と、第３および第４のコンデンサ素子２３および２４の陰極３２と直に、または導電性ペーストを介して接続されている。第２のコンデンサ素子２２の陰極３２は、積み重ねられた第１のコンデンサ素子２１の陰極３２を介して陰極リード１５に電気的に接続されており、第１から第４のコンデンサ素子２１〜２４の陰極３２は陰極リード１５に並列に電気的に接続されている。
【００５９】
一方、第１から第４のコンデンサ素子２１〜２４の陽極３１は、それぞれ、ボンディングワイヤ４１〜４４により、長手方向Ｘに沿った２つの辺５１および５２に現れた第１から第４の陽極リード１１〜１４に接続されている。したがって、このデバイス１ｂは、容量が異なり、並列に接続された４つのコンデンサ素子２１〜２４を含む。さらに、これらの４つのコンデンサ素子２１〜２４の陽極３１に繋がった４つの陽極端子１１〜１４はパッケージ５０の長手方向Ｘに沿った２つの辺５１および５２に現れ、コンデンサ素子２１〜２４の陰極３２に繋がった陰極リード１５の端（陰極端子）１５ａおよび１５ｂはパッケージ５０の短手方向Ｙに沿った２つの辺５３および５４に現れている。したがって、デバイス１ｂにおいては、陽極端子１１〜１４の現れた方向（第１の方向）と、陰極端子１５ａおよび１５ｂの現れた方向（第２の方向）とが直交しており、いわゆる貫通型のコンデンサデバイスとなっている。
【００６０】
貫通型のコンデンサデバイス１ｂにおいては、端子間を流れる電流の向きが直交し、逆方向になる。このため、磁界が相殺され、さらに低ＥＳＬ化が図れる。さらに、このデバイス１ｂは、異なる４つの容量のコンデンサ素子２１〜２４を含んでおり、陽極端子１１〜１４を並列に接続することにより、広い周波数帯でインピーダンスの低いコンデンサデバイスとして使用することが可能となる。
【００６１】
図２０に、上記において説明したコンデンサデバイス１、１ａおよび１ｂを構成可能なコンデンサ素子の異なる例を示している。このコンデンサ素子２１ａも、基体３３と、その表面（上面）３３ａおよび裏面（下面）３３ｂに誘電特性を有する層（誘電体酸化被膜）３４ａおよび３４ｂを挟んで積層され、真の陰極として機能する固体電解質層３５ａおよび３５ｂとを有する。そして、固体電解質層３５ａおよび３５ｂに、電気的に接続可能な陰極３２として機能する電極層３６ａおよび３６ｂが積層されている。また、基体３３の一方の端が露出して陽極３１を構成している。さらに、このコンデンサ素子２１ａにおいては、基体３３の側面３３ｄにも、誘電体酸化被膜３４ｄ、固体電解質層３５ｄおよび電極層３６ｄが積層されており、表面３３ａの電極層３６ａおよび裏面３３ｂの電極層３６ｂを電気的に接続している。
【００６２】
コンデンサ素子２１ａは、基体３３の側面３３ｄに形成された電極層３６ｄにより上下の電極（陰極）３２が電気的に接続されている。コンデンサ素子２１ａは、側面の電極層３６ｄに加えて、貫通電極３８を備えていてもよい。基体３３の上面３３ａおよび下面３３ｂに電気的に接続された陰極３２を備えたコンデンサ素子２１ａであれば、複数のコンデンサ素子を上下に積み重ねる（積層する）ことにより陰極３２を電気的に接続することが可能である。そして、基体３３の上面３３ａおよび／または下面３３ｂの表面積の異なるコンデンサ素子を積み重ねることにより、それぞれのコンデンサ素子２１ａの陽極３１を積み重ねた方向からアクセスできるように露出させることができ、ワイヤーボンディングなどの方法によりそれぞれのコンデンサ素子２１ａの陽極をリードフレームあるいは基板などの接続部材と電気的に接続させることができる。
【００６３】
さらに、基体３３の上面３３ａおよび／または下面３３ｂの表面積の異なるコンデンサ素子２１ａを積み重ねることにより、コンデンサ容量の異なるコンデンサ素子などを含むデバイスを提供することが可能となり、広い周波数帯にわたり低ＥＳＬのコンデンサデバイスを提供できる。さらに、コンデンサ素子２１ａも、基体３３の陽極３１の裏面３３ｂの側面は絶縁層３９ｃにより覆われている。このため、複数のコンデンサ素子２１ａを上下に積み重ねるだけで、複数のコンデンサ素子２１ａの基体３３または陽極３１の間の電気的な接触を防止でき、複数のコンデンサ素子２１ａの陰極３２同士は直にまたは導電性ペーストを挟むことにより簡単に電気的に接続できる。
【００６４】
このように、上記において説明したコンデンサデバイス１、１ａおよび１ｂは、一方の端が陽極３１となる基体３３と、その表面（上面）３３ａおよび裏面（下面）３３ｂに誘電体層を挟んで形成された陰極３２とを有するタイプのコンデンサ素子であって、さらに、基体３３の表面３３ａおよび／または裏面３３ｂの面積が異なり、積み重ねられた（積層された）複数のコンデンサ素子を含む。このため、コンデンサデバイス１、１ａおよび１ｂは複数の異なる容量のコンデンサ素子を含み、それら容量の異なる複数のコンデンサ素子を並列に接続することに、広い周波数帯でインピーダンスを低くすることができ、さらに低ＥＳＬのコンデンサデバイスを提供できる。
【００６５】
上記において説明したコンデンサデバイス１、１ａおよび１ｂは、本発明の幾つかの例であり、複数の面積の異なるコンデンサ素子の積み重ね方は上記の実施例に限定されない。複数のコンデンサ素子を３層以上に積み重ねたデバイスであってもよく、リードフレームの代わりに、コンデンサ素子の接続電極部（陽極および陰極）と電気的に接続可能な接続端子部（陽極端子および陰極端子）が配置された基板を内蔵したデバイスであってもよい。また、ボンディングワイヤの代わりに、積み重ねられた複数のコンデンサ素子の陽極に直に接続できる形状に加工されたリードフレームを内蔵したデバイスであってもよい。さらに、積み重ねられた複数のコンデンサ素子の陽極同士を接続（短絡）したリードフレームを内蔵したデバイスであってもよい。また、本発明に係る表面実装用のデバイスは、ＣＰＵとの組み合わせだけではなく、他の回路素子と組み合わせて用いることも可能である。
【符号の説明】
【００６６】
１  表面実装用のデバイス
１０  リードフレーム
２０  コンデンサ、  ２１、２２、２３、２４  コンデンサ素子
３１  陽極（第１の接続電極部）、  ３２  陰極（第２の接続電極部）
３３  基体
【図１】
0005570903.tif 000002
【図２】
0005570903.tif 000003
【図３】
0005570903.tif 000004
【図４】
0005570903.tif 000005
【図５】
0005570903.tif 000006
【図６】
0005570903.tif 000007
【図７】
0005570903.tif 000008
【図８】
0005570903.tif 000009
【図９】
0005570903.tif 000010
【図１０】
0005570903.tif 000011
【図１１】
0005570903.tif 000012
【図１２】
0005570903.tif 000013
【図１３】
0005570903.tif 000014
【図１４】
0005570903.tif 000015
【図１５】
0005570903.tif 000016
【図１６】
0005570903.tif 000017
【図１７】
0005570903.tif 000018
【図１８】
0005570903.tif 000019
【図１９】
0005570903.tif 000020
【図２０】
0005570903.tif 000021