(57)【特許請求の範囲】
【請求項１】
半導体基板に形成され受光量に応じた電荷を蓄積するフォトダイオードと、
前記フォトダイオードから電荷を読み出す転送トランジスタと、
前記転送トランジスタから読み出された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンに接続されたフローティングディフュージョン配線と、
前記フローティングディフュージョン配線にゲートが接続された増幅トランジスタと、
前記増幅トランジスタのドレインおよびソースのいずれか一方に接続された電源線と、
前記増幅トランジスタのドレインおよびソースのいずれか他方に接続された第１出力信号線とを備え、
前記第１出力信号線は、前記半導体基板上の前記フローティングディフュージョン配線が形成された層と同一の層に、前記フローティングディフュージョン配線を挟んで両側に形成された第１配線および第２配線と、前記第１配線および前記第２配線を接続する第３配線とを有し、
前記電源線は、前記フローティングディフュージョン配線の上方に形成されている
固体撮像装置。
【請求項２】
前記第１出力信号線は、前記第１配線と前記第２配線とを接続する第４配線をさらに有し、
前記第１配線、前記第２配線、前記第３配線および前記第４配線により前記フローティングディフュージョン配線を囲んでいる
請求項１に記載の固体撮像装置。
【請求項３】
前記第１出力信号線は、前記フローティングディフュージョン配線と前記電源線との間に形成された第２出力信号線に接続されている
請求項１または２に記載の固体撮像装置。
【請求項４】
前記フローティングディフュージョン配線は、幅方向の長さよりも高さ方向の長さのほうが大きい
請求項１〜３のいずれかに記載の固体撮像装置。
【請求項５】
前記フローティングディフュージョン配線と前記第１出力信号線との間隔は、前記フローティングディフュージョン配線と前記電源線との間隔よりも大きい
請求項１〜４のいずれかに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
ディジタルスチルカメラなどの撮像デバイスとして用いられるＭＯＳ型の固体撮像装置では、複数の画素セルが二次元配置（例えば、アレイ状に配置）されてなるセンサ部を備える。センサ部からデータを読み出す際、センサ部に近いところでデータ増幅することができれば高Ｓ／Ｎのデータを読み出すことができる。高Ｓ／Ｎのデータを読み出すことができれば、ノイズの少ないきれいな画像を実現できるという付加価値を得られる。
【０００３】
また、近年イメージセンサの高画素化に伴い、画素セルサイズが小さくなってきているため、画素セル内で発生させることができる信号量が減少してきており、Ｓ／Ｎを上げることが強く求められている。これらの背景により、高Ｓ／Ｎを実現するための様々な提案がなされてきた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１８６４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されている従来技術における固体撮像装置は、例えば、図７に示すように、ＭＯＳ型の固体撮像装置１１００であり、光信号を電気信号に変換する画素アレイ１１０１と、画素アレイ１１０１を行方向に選択する垂直走査回路１１０２と、画素アレイ１１０１から列方向に信号を読み出す読出し回路１１０３とを備えている。
【０００６】
画素アレイ１１０１は、アレイ状に並べられた画素セル１１０４を備えている。
各画素セル１１０４は、受けた光に応じて光電変換により電荷蓄積するフォトダイオード１１０５と、フォトダイオード１１０５に蓄えられた電荷を転送制御信号ＴＸに応じて電荷蓄積部（ＦＤ）に転送する転送トランジスタ１１０６と、電荷蓄積部（ＦＤ）のレベルに応じて出力線（ＯＵＴ）１１０９に信号を出力する増幅トランジスタ１１０７と、リセット信号ＲＥＳに応じて電荷蓄積部（ＦＤ）を初期化するリセットトランジスタ１１０８を含んでいる。リセットトランジスタ１１０８と増幅トランジスタ１１０７のドレインは画素選択線（ＶＤＤ）に接続されている。
【０００７】
また、図８は画素セル１１０４のレイアウト図を示している。
転送トランジスタ１１０６のドレインと増幅トランジスタ１１０７のゲートは電荷蓄積部（ＦＤ）１１１０およびＦＤ配線１１１１に接続されており、増幅トランジスタ１１０７のドレインとリセットトランジスタ１１０８のドレインは画素選択線（ＶＤＤ）１１１２に接続されている。
【０００８】
以上のように構成されたＭＯＳ型の固体撮像装置１１００について、図９に示すタイミングチャートを用いて、この装置の動作の概略を説明する。
【０００９】
図９に示すように、初期状態であるｔ＝ｔ０において、画素選択線（ＶＤＤ）１１１２はオフ状態になっている。このとき画素セルの電荷蓄積部（ＦＤ）１１１０はＬＯＷレベルであり、増幅トランジスタ１１０７はオフ状態になっている。まず、ｔ＝ｔ１において、画素選択線（ＶＤＤ）１１１２をオン状態、つまり、画素選択線（ＶＤＤ）１１１２の信号レベルをＨｉｇｈレベルにする。次に、ｔ＝ｔ２〜ｔ３の期間において、読み出す行のリセット信号ＲＥＳをオン、つまり、Ｈｉｇｈレベルにする。これにより、電荷蓄積部（ＦＤ）１１１０の信号レベルはＨｉｇｈレベルにリセットされる。次に、ｔ＝ｔ４において、転送制御信号ＴＸをオン、つまり、Ｈｉｇｈレベルにし、光電変換によりフォトダイオード１１０５に蓄積された電荷を電荷蓄積部（ＦＤ）１１１０に転送する。すると、図９のｔ＝４〜ｔ５に示すように、電荷蓄積部（ＦＤ）１１１０の電位レベルが変化（低下）する。その変化は、増幅トランジスタ１１０７を通して増幅され、出力線（ＯＵＴ）１１０９に出力される。
【００１０】
しかしながら、従来の固体撮像装置では電荷蓄積部（ＦＤ）１１１０およびＦＤ配線１１１１の配線寄生容量が大きいため、信号振幅が小さくなり、Ｓ／Ｎが悪くなるという課題が生じている。以下そのメカニズムについて説明する。
【００１１】
ＭＯＳ型イメージセンサはフォトダイオード１１０５に蓄積された電荷をＦＤ配線１１１１に転送した際、電荷量Ｑに応じて電圧Ｖを発生させ増幅トランジスタ１１０７に伝えられる。このときの変換式は、ＦＤ配線１１１１の寄生容量Ｃｆｄを用いて、
Ｖ＝Ｑ／Ｃｆｄ
と表される。
【００１２】
この式より、ＦＤ配線１１１１の寄生容量Ｃｆｄの値が大きくなると増幅トランジスタ１１０７に伝えられる電圧は小さくなることが分かる。
【００１３】
ここで、ＦＤ配線１１１１の寄生容量Ｃｆｄについて説明する。
図１０は、従来技術における固体撮像装置１１００のＣ−Ｃ’線における出力線（ＯＵＴ）１１０９、電荷蓄積部（ＦＤ）１１１１、画素選択線（ＶＤＤ）１１１２の位置関係を示す断面模式図である。ＦＤ配線１１１１の寄生容量Ｃｆｄは転送トランジスタ１１０６の拡散容量、増幅トランジスタ１１０７のゲート容量、配線間容量などの寄生容量から成る。
【００１４】
配線間容量に注目すると、ＦＤ配線１１１１の寄生容量Ｃｆｄは、ＦＤ配線１１１１に並走している出力線（ＯＵＴ）１１０９との間に生ずる容量Ｃ１１１と、画素選択線（ＶＤＤ）１１１２との間に生ずるフリンジ容量Ｃ１１２に大きく分けられる。
【００１５】
ここで、ＦＤ配線１１１１と出力線（ＯＵＴ）１１０９との間に生ずる容量Ｃ１１１は出力線（ＯＵＴ）１１０９がＦＤ配線１１１１の動作に追随して動作するためほとんど見えない。
【００１６】
しかし、ＦＤ配線１１１１と画素選択線（ＶＤＤ）１１１２との間のフリンジ容量Ｃ１１２は大きな容量値を持つ。特に近年のプロセスでは、同一基板により多くの素子を配置するため配線幅は狭く（例えば、１００ｎｍ）なっているが、配線抵抗を下げるために配線高は配線幅に比べ高く形成されている（例えば、２００ｎｍ）ため、その影響は大きい。
【００１７】
このように、フリンジ容量Ｃ１１２が大きくなることによりＦＤ配線１１１１の寄生容量Ｃｆｄも大きくなり、結果、ＦＤ配線１１１１での信号振幅が小さくなり、Ｓ／Ｎが悪くなるという課題が生じている。
【００１８】
本発明は、上記問題を解決しようとなされたものであって、高いＳ／Ｎを実現した固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するために本発明の一形態に係る固体撮像装置は、半導体基板に形成され受光量に応じた電荷を蓄積するフォトダイオードと、前記フォトダイオードから電荷を読み出す転送トランジスタと、前記転送トランジスタから読み出された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンに接続されたフローティングディフュージョン配線と、前記フローティングディフュージョン配線にゲートが接続された増幅トランジスタと、前記増幅トランジスタのドレインおよびソースのいずれか一方に接続された電源線と、前記増幅トランジスタのドレインおよびソースのいずれか他方に接続された第１出力信号線とを備え、前記第１出力信号線は、前記半導体基板上の前記フローティングディフュージョン配線が形成された層と同一の層に、前記フローティングディフュージョン配線を挟んで両側に形成された第１配線および第２配線と、前記第１配線および前記第２配線を接続する第３配線とを有し、前記電源線は、前記フローティングディフュージョン配線の上方に形成されている。
【００２０】
この構成によれば、フローティングディフュージョン配線に並走するように第１出力信号線の第１配線および第２配線が配置され、さらに、フローティングディフュージョン配線の上側に電源線が配置されているので、フローティングディフュージョン配線と第１出力信号線、電源線との電位差は小さく、フローティングディフュージョン配線に対する寄生容量を相対的に小さくすることができる。したがって、Ｓ／Ｎを向上させることができる。
【００２１】
ここで、前記第１出力信号線は、前記第１配線と前記第２配線とを接続する第４配線をさらに有し、前記第１配線、前記第２配線、前記第３配線および前記第４配線により前記フローティングディフュージョン配線を囲んでいてもよい。
【００２２】
この構成によれば、第１出力信号線は、第１配線、第２配線、第３配線および第４配線を有しフローティングディフュージョン配線の四方を囲むように形成されているので、他の配線とフローティングディフュージョン配線との寄生容量をさらに減少させることができ、Ｓ／Ｎを向上させることができる。
【００２３】
ここで、前記第１出力信号線は、前記フローティングディフュージョン配線と前記電源線との間に形成された第２出力信号線に接続されていてもよい。
【００２４】
この構成によれば、フローティングディフュージョン配線の上方についても、電位が追随して変動する第１出力信号線に接続された第２出力信号線が形成されているため、フローティングディフュージョン配線からみた第１出力信号線の寄生容量が相対的にさらに小さく見える。したがって、Ｓ／Ｎを向上させることができる。
【００２５】
ここで、前記フローティングディフュージョン配線は、幅方向の長さよりも高さ方向の長さのほうが大きくてもよい。
【００２６】
この構成によれば、フローティングディフュージョン配線と第１出力信号線の間の寄生容量は、フローティングディフュージョン配線と電源線の間に発生する寄生容量より大きくなる。したがって、Ｓ／Ｎを向上させることができる。
【００２７】
ここで、前記フローティングディフュージョン配線と前記第１出力信号線との間隔は、前記フローティングディフュージョン配線と前記電源線との間隔よりも大きくてもよい。
【００２８】
この構成によれば、フローティングディフュージョン配線は他の動作的に追随しない出力信号線と寄生容量を持ってしまうことがないため、Ｓ／Ｎを向上することができる。
【発明の効果】
【００２９】
本発明によれば、高いＳ／Ｎを実現した固体撮像装置を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】実施の形態１に係る固体撮像装置の概略構成図である。
【図２】図２に示した固体撮像装置の画素セルの構成を示すレイアウト図である。
【図３】図３に示した画素セルにおけるＡ−Ａ’間断面模式図である。
【図４】実施の形態１の変形例に係る固体撮像装置の画素セルの構成を示すレイアウト図である。
【図５】実施の形態２に係る固体撮像装置の画素セルの構成を示すレイアウト図である。
【図６】図５に示した画素セルにおけるＢ−Ｂ’間断面模式図である。
【図７】従来技術に係る固体撮像装置の概略構成図である。
【図８】図７に示した固体撮像装置の画素セルの構成を示すレイアウト図である。
【図９】図７に示した固体撮像装置の駆動動作を示すタイミングチャート図である。
【図１０】図７に示した画素セルにおけるＣ−Ｃ’間断面模式図である。
【発明を実施するための形態】
【００３１】
以下、本発明を実施するための形態について説明する。なお、本発明について、以下の実施の形態および添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。
【００３２】
（実施の形態１）
本実施の形態１に係る固体撮像装置は、半導体基板に形成され受光量に応じた電荷を蓄積するフォトダイオードと、フォトダイオードから電荷を読み出す転送トランジスタと、転送トランジスタから読み出された電荷が転送されるフローティングディフュージョンと、フローティングディフュージョンに接続されたフローティングディフュージョン配線と、フローティングディフュージョン配線にゲートが接続された増幅トランジスタと、増幅トランジスタのドレインおよびソースのいずれか一方に接続された電源線と、増幅トランジスタのドレインおよびソースのいずれか他方に接続された第１出力信号線とを備え、第１出力信号線は、半導体基板上の前記フローティングディフュージョン配線が形成された層と同一の層に、フローティングディフュージョン配線を挟んで両側に形成された第１配線および第２配線と、第１配線および第２配線を接続する第３配線とを有し、電源線は、フローティングディフュージョン配線の上方に形成されている。このような構成により、高いＳ／Ｎを実現した固体撮像装置を提供することができる。
【００３３】
図１は、本発明に関わる実施の形態１に係る固体撮像装置１００の概略構成図であり、図２は、固体撮像装置１００の画素セル１０４の構成を模式的に示すレイアウト図である。また、図３は、配線である出力線（ＯＵＴ）１０９、ＦＤ配線１１１、画素選択線（ＶＤＤ）１１２の位置関係を示す図２の画素セル１０４におけるＡ−Ａ’間断面模式図である。この画素セル１０４がアレイ状に並べられ、画素アレイ１０１が構成されている。画素セル１０４のレイアウト以外の構成に関しては、従来技術における固体撮像装置１１００と同様の構成である。
【００３４】
図１に示すように、本実施の形態１に係る固体撮像装置１００は、ＭＯＳ型の固体撮像装置であり、光信号を電気信号に変換する画素アレイ１０１と、画素アレイ１０１を行方向に選択する垂直走査回路１０２と、画素アレイ１０１から列方向に信号を読み出す読出し回路１０３とを備えている。
【００３５】
画素アレイ１０１は、アレイ状に並べられた画素セル１０４を備えている。
また、図２に示すように、画素セル１０４は、半導体基板に形成され受光量に応じて光電変換により電荷蓄積するフォトダイオード１０５と、フローティングディフュージョン配線（以下、ＦＤ配線という）１１１を備えた電荷蓄積部（ＦＤ）１１０と、フォトダイオード１０５に蓄えられた電荷を転送制御信号ＴＸに応じて電荷蓄積部（ＦＤ）１１０に読み出し転送する転送トランジスタ１０６と、電荷蓄積部（ＦＤ）１１０のレベルに応じて出力線（ＯＵＴ）１０９に信号を出力する増幅トランジスタ１０７と、リセット信号ＲＥＳに応じて電荷蓄積部（ＦＤ）１１０を初期化するリセットトランジスタ１０８とを含んでいる。増幅トランジスタ１０７とリセットトランジスタ１０８のドレインは、例えば、画素選択線（ＶＤＤ）１１２に接続されている。また、増幅トランジスタ１０７のソースは出力線（ＯＵＴ）１０９に接続されている。
【００３６】
電荷蓄積部（ＦＤ）１１０は、本発明におけるフローティングディフュージョンに相当し、ＦＤ配線１１１に接続され、ＦＤ配線１１１を介して増幅トランジスタ１０７のゲートに接続されている。本実施の形態の固体撮像装置１００では、ＦＤ配線１１１および出力線（ＯＵＴ）１０９がメタル配線で半導体基板上の同一の配線層に配置されている。出力線（ＯＵＴ）１０９は、電荷蓄積部（ＦＤ）１１０に接続されたＦＤ配線１１１を挟んで両側に形成された第１配線１０９ａおよび第２配線１０９ｂと、第１配線１０９ａおよび第２配線１０９ｂを接続する第３配線１０９ｃとを有している。
【００３７】
また、電源線である画素選択線（ＶＤＤ）１１２は、ＦＤ配線１１１の上方に形成され、メタル配線で構成されている。
【００３８】
なお、図２では、出力線（ＯＵＴ）１０９、ＦＤ配線１１１、画素選択線（ＶＤＤ）１１２等の各配線間の絶縁層は省略している。また、配線層は３層以上であってもよい。
【００３９】
以上のように配置されたこの固体撮像装置１００の動作については、従来技術と同じである。
【００４０】
ここで、データ読出し時の出力線（ＯＵＴ）１０９の電位は、ＦＤ配線１１１の電位変動分を増幅させた分だけ追随して変化するため、ＦＤ配線１１１からみた出力線（ＯＵＴ）１０９の寄生容量Ｃ１１はほとんど見えない。つまり、寄生容量Ｃ１１は出力線（ＯＵＴ）１０９とＦＤ配線１１１との電位差によって発生するが、ＦＤ配線１１１の電位は出力線（ＯＵＴ）１０９の電位に追随して変化するので、ＦＤ配線１１１に出力線（ＯＵＴ）１０９を並走させることにより、ＦＤ配線１１１と出力線（ＯＵＴ）１０９との電位差は小さく、寄生容量Ｃ１１を相対的に小さくすることができる。
【００４１】
また、本実施の形態では、電荷蓄積部（ＦＤ）１１０に接続されたＦＤ配線１１１に並走するように出力線（ＯＵＴ）１０９が配置され、さらに、ＦＤ配線１１１の上側に画素選択線（ＶＤＤ）１１２が配置されている。画素選択線（ＶＤＤ）１１２の電位変動は、フォトダイオード１０５や増幅トランジスタ１０７等の動作を介してＦＤ配線１１１に伝達されるので、ＦＤ配線１１１の電位は画素選択線（ＶＤＤ）１１２の電位変動に追随して変化する。したがって、寄生容量Ｃ１２を相対的に小さくすることができる。
【００４２】
この結果、画素選択線（ＶＤＤ）１１２に対しＦＤ配線１１１の寄生容量を小さくすることができる。これにより、ＦＤ配線１１１での信号振幅を大きくすることができるので、信号振幅はノイズの影響を受けにくくなり、Ｓ／Ｎを向上させることができる。
【００４３】
また、近年の微細プロセスにおいて配線幅、配線間隔、積層された配線間隔に比べ配線高が長くなってきている。これは微細化を進める一方で配線抵抗、ビア抵抗を下げ高速化を図る必要があるためである。例えば、６５ｎｍプロセス世代においては配線幅１００ｎｍ、配線間隔１００ｎｍ、積層された配線間隔１００ｎｍに対して配線高は２００ｎｍとなっている。
【００４４】
配線の寄生容量は、対向した配線の対向面の面積が大きいほど大きくなる。したがって、例えば図３においては、ＦＤ配線１１１と出力線（ＯＵＴ）１０９の対向面のほうが、ＦＤ配線１１１と画素選択線（ＶＤＤ）１１２の対向面の面積よりも大きくなるので、ＦＤ配線１１１と出力線（ＯＵＴ）１０９の間の寄生容量Ｃ１１は、ＦＤ配線１１１と画素選択線（ＶＤＤ）１１２の間に発生する寄生容量Ｃ１２より大きくなる。
【００４５】
このことから、同一の層に形成された隣接する配線間では対向面の面積が大きくなるので、配線の寄生容量は、隣接する配線間との容量が支配的になり、ＦＤ配線１１１の隣接配線に出力線（ＯＵＴ）１０９を配置することにより、他の配線との寄生容量の発生を抑制してＳ／Ｎの向上に大きな効果を出していることが分かる。
【００４６】
また、ＦＤ配線１１１と出力線（ＯＵＴ）１０９の配線間隔は、フォトダイオード上の配線開口拡大と電荷蓄積部（ＦＤ）１１０での変換ゲイン向上のためには、プロセス加工限界（例えば１００ｎｍ）とすることが望ましい。フォトダイオード上の配線開口が狭くなった場合、フォトダイオードに入る光量が減少するため結果としてＳ／Ｎは悪化する。
【００４７】
また、配線の寄生容量は、対向した配線の対向面の距離が大きいほど小さくなる。したがって、ＦＤ配線１１１と出力線（ＯＵＴ）１０９との配線間隔を広げた場合、従来技術の図１０に示したフリンジ容量Ｃ１１２と同様に、ＦＤ配線１１１は他の動作的に追随しない画素選択線（ＶＤＤ）１１２と面積の広い高さ方向の面において寄生容量を持ってしまい、ＦＤ配線１１１での変換効率が落ち結果としてＳ／Ｎは悪化する。ここで、画素選択線（ＶＤＤ）１１２をＦＤ配線１１１の上方に配置することにより、図１０に示したフリンジ容量Ｃ１１２のような寄生容量を抑え、図３に示すように寄生容量Ｃ１２を発生する。ＦＤ配線１１１および画素選択線（ＶＤＤ）１１２の対向面の面積は、これらの配線の幅方向の面積であり高さ方向の面積に比べて小さいので、寄生容量Ｃ１２は小さくなる。
【００４８】
さらに、本実施の形態では、ＦＤ配線１１１と出力線（ＯＵＴ）１０９との距離が従来よりも短くなっているため、寄生容量Ｃ１１の影響が支配的になり、寄生容量Ｃ１２の影響はさらに低下することになる。
【００４９】
以上説明したように、本実施の形態では、ＦＤ配線１１１の両側にＦＤ電位に追随する画素セル１０４からの出力線（ＯＵＴ）１０９を並走させることにより、見かけ上、つまり、相対的にＦＤ配線１１１の寄生容量を抑え変換効率を向上させることでＳ／Ｎを向上させることができる。
【００５０】
（実施の形態１の変形例）
次に、本実施の形態１の変形例について説明する。
【００５１】
図４は、本変形例に係る固体撮像装置の画素セルの構成を示すレイアウト図である。
図４に示すように、本変形例では、出力線（ＯＵＴ）１０９は、電荷蓄積部（ＦＤ）１１０に接続されたＦＤ配線１１１を挟んで両側に形成された第１配線１０９ａおよび第２配線１０９ｂと、第１配線１０９ａおよび第２配線１０９ｂを接続する第３配線１０９ｃおよび第４配線１０９ｄを有している。そして、第１配線１０９ａと、第２配線１０９ｂと、第３配線１０９ｃと、第４配線１０９ｄにより、ＦＤ配線１１１の四方を囲むように形成されている。この場合、図４に示すようにＦＤ配線１１１を出力線（ＯＵＴ）１０９で囲むと、他の配線とＦＤ配線１１１との寄生容量をさらに減少させることができ大きな効果を得ることができる。また、転送トランジスタ１０６のドレイン部上部を出力線（ＯＵＴ）１０９で覆うと、ＦＤ配線１１１と出力線（ＯＵＴ）１０９との間の寄生容量をさらに減少させることができ大きな効果を得ることができる。
【００５２】
なお、このとき、フォトダイオードへの光の入射を遮らないように、転送トランジスタ１０６のドレイン部上部を覆う出力線（ＯＵＴ）１０９の幅は、ＦＤ配線１１１と、ＦＤ配線１１１を挟んでいる２本の出力線（ＯＵＴ）１０９とを合わせた幅よりも狭いほうが望ましい。
【００５３】
（実施の形態２）
次に、本発明の実施の形態２について説明する。
【００５４】
本実施の形態が実施の形態１と異なる点は、ＦＤ配線と画素選択線（ＶＤＤ）との間にさらに出力線（ＯＵＴ）と接続された出力線が形成されている点である。
【００５５】
図５は、実施の形態２に係る画素セル２０４の構成を模式的に示すレイアウト図である。また、図６は配線である出力線（ＯＵＴ）２０９、接続線２０９ａ、電荷蓄積部（ＦＤ）２１０に接続されたＦＤ配線２１１、画素選択線（ＶＤＤ）２１２の位置関係を示す図５の画素セル２０４におけるＢ−Ｂ’間断面模式図である。この画素セル２０４がアレイ状に並べられ、実施の形態１と同様に図１に示す画素アレイが構成されている。
【００５６】
図５に示すように、画素セル２０４は、実施の形態１の画素セル１０４と同様に、フォトダイオード２０５と、フローティングディフュージョン配線（以下、ＦＤ配線という）２１１を備えた電荷蓄積部（ＦＤ）２１０と、転送トランジスタ２０６と、増幅トランジスタ２０７と、リセットトランジスタ２０８とを含んでいる。増幅トランジスタ２０７とリセットトランジスタ２０８のドレインは、画素選択線（ＶＤＤ）２１２に接続されている。
【００５７】
電荷蓄積部（ＦＤ）２１０は、本発明におけるフローティングディフュージョンに相当し、ＦＤ配線２１１に接続され、ＦＤ配線２１１を介して増幅トランジスタ２０７のゲートに接続されている。
【００５８】
上記した実施の形態１では、ＦＤ配線１１１の上方に画素選択線（ＶＤＤ）１１２が形成されていたが、本実施の形態では、ＦＤ配線２１１の上方に出力線（ＯＵＴ）２０９と接続された接続線２０９ａが形成され、さらにその上方に画素選択線（ＶＤＤ）２１２が形成されている。接続線２０９ａは、コンタクト２０９ｂにおいて出力線（ＯＵＴ）２０９に接続されている。また、出力線（ＯＵＴ）２０９は、電荷蓄積部（ＦＤ）２１０に接続されたＦＤ配線２１１を挟んで両側に形成された第１配線２０９ｃおよび第２配線２０９ｄと、第１配線２０９ｃおよび第２配線２０９ｄを接続する第３配線２０９ｅとを有している。ここで、出力線（ＯＵＴ）２０９、接続線２０９ａは、それぞれ本発明における第１出力信号線、第２出力信号線に相当する。
【００５９】
なお、図６では、出力線（ＯＵＴ）２０９、電荷蓄積部（ＦＤ）２１０に接続されたＦＤ配線２１１、画素選択線（ＶＤＤ）２１２等の各配線間の絶縁層は省略している。また、配線層は３層以上であってもよい。
【００６０】
本構成では、ＦＤ配線２１１の上方についても、電位が追随して変動する出力線（ＯＵＴ）２０９に接続された接続線２０９ａが形成されているため、ＦＤ配線２１１からみた出力線（ＯＵＴ）２０９の寄生容量が相対的に小さく見える。これにより、電荷蓄積部（ＦＤ）２１１での振幅を大きくすることができノイズの影響を受けにくくなり、Ｓ／Ｎを向上させることができる。
【００６１】
以上説明したように、本実施の形態では、電荷蓄積部（ＦＤ）２１０に接続されたＦＤ配線２１１の両側にＦＤ電位に追随する画素セルからの出力線（ＯＵＴ）２０９を並走させ、さらにＦＤ配線２１１の上方にも接続線２０９ａを配置することにより、見かけ上電荷蓄積部（ＦＤ）２１１の寄生容量を抑え変換効率を向上させることでＳ／Ｎを向上させることができる。
【００６２】
なお、配線の幅や高さ、間隔などは実施の形態１と同様の構成である。
さらに、本実施の形態では、ＦＤ配線２１１の長さが従来よりも短くし、ＦＤ配線２１１と上方に走る画素選択線（ＶＤＤ）２１２との寄生容量Ｃ２１をさらに低下することができる。
【００６３】
なお、電荷蓄積部（ＦＤ）２１０に接続されたＦＤ配線２１１に並走している出力線（ＯＵＴ）２０９は、ＦＤ配線２１１の四方を囲むように形成されていてもよい。この場合、ＦＤ配線２１１を出力線（ＯＵＴ）２０９で囲むと、他の配線とＦＤ配線２１１との寄生容量をさらに減少させることができ大きな効果を得ることができる。また、転送トランジスタ２０６のドレイン部上部を出力線（ＯＵＴ）２０９で覆うと、ＦＤ配線２１１と出力線（ＯＵＴ）２０９との間の寄生容量をさらに減少させることができ大きな効果を得ることができる。
【００６４】
また、このとき、フォトダイオードへの光の入射を遮らないように、転送トランジスタ２０６のドレイン部上部を覆う出力線（ＯＵＴ）２０９の幅は、ＦＤ配線２１１と、ＦＤ配線２１１を挟んでいる２本の出力線（ＯＵＴ）２０９とを合わせた幅よりも狭いほうが望ましい。
【００６５】
なお、本発明は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
【００６６】
例えば、上記した実施の形態では、１つの画素セルに対しフォトダイオードが１つ配置された１画素１セル構造を一例として適用したが、本発明はこれに限定を受けるものではない。例えば、１つの画素セルに対し２つのフォトダイオードと２つの転送トランジスタを有した２画素１セル構造を採用することもできる。また、さらに１つの画素に対しより多くのフォトダイオードを有したｎ画素１セル構造を採用することもできる。
【００６７】
また、上記した実施の形態では、複数の画素セルがマトリクス状に配置された構成を採用したが、本発明はこのような配置に限定されるものではない。例えば、ハニカム形状の画素セル構造を採用することもできる。
【００６８】
また、上記した実施の形態では、チップ表面から光を受けることを前提としてフォトダイオード部の配線を開口させた構造を一例として適用したが、本発明はこれに限定を受けるものではない。チップ裏面から光を受けるいわゆる裏面照射型のイメージセンサにも採用することができる。
【００６９】
また、上記した実施の形態における半導体基板はｎ型であってもｐ型であってもよく、したがって、トランジスタのドレインおよびソースを逆に接続した構成であってもよい。
【００７０】
また、本発明に係る固体撮像装置には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係る固体撮像装置を備えたムービーカメラも本発明に含まれる。
【産業上の利用可能性】
【００７１】
本発明は、ディジタルスチルカメラなどの撮像デバイスとして、高Ｓ／Ｎな画像が要求される固体撮像装置を実現するのに有用である。
【符号の説明】
【００７２】
１００、１１００  固体撮像装置
１０５、２０５、１１０５  フォトダイオード
１０６、２０６、１１０６  転送トランジスタ
１０７、２０７、１１０７  増幅トランジスタ
１０９、２０９、１１０９  出力線（第１出力信号線）
１０９ａ、２０９ｃ  第１配線
１０９ｂ、２０９ｄ  第２配線
１０９ｃ、２０９ｅ  第３配線
１０９ｄ  第４配線
１１０、２１０  電荷蓄積部（フローティングディフュージョン）
１１１、２１１、１１１１  ＦＤ配線（フローティングディフュージョン配線）
１１２、２１２、１１１２  画素選択線（電源線）
２０９ａ  接続線（第２出力信号線）
【図１】
0005422455.tif 000002
【図２】
0005422455.tif 000003
【図３】
0005422455.tif 000004
【図４】
0005422455.tif 000005
【図５】
0005422455.tif 000006
【図６】
0005422455.tif 000007
【図７】
0005422455.tif 000008
【図８】
0005422455.tif 000009
【図９】
0005422455.tif 000010
【図１０】
0005422455.tif 000011