(57)【特許請求の範囲】
【請求項１】
上辺に入力パッドが配置されるとともに下辺に出力パッドが配置された液晶表示パネルに実装されるドライバ集積回路チップのパッド配置構造において、
前記ドライバ集積回路チップに第１電源ＶＤＤ１を供給するための第１電源パッドと、
前記ドライバ集積回路チップに第２電源ＶＳＳ１を供給するための第２電源パッドと、
前記ドライバ集積回路チップに第３電源ＶＤＤ２を供給するための第３電源パッドと、
前記ドライバ集積回路チップに第４電源ＶＳＳ２を供給するための第４電源パッドと、をそれぞれ具備する第１乃至第４電源パッド部を有し、
前記第１電源パッド部は、前記入力パッドの長さ方向の延長線上で前記入力パッドの一側終端部と、前記入力パッドの一側終端部に対向する前記ドライバ集積回路チップの終端部との間のうちで前記入力パッドの一側終端部に隣接して配置され、
前記第２電源パッド部は、前記入力パッドの長さ方向の延長線上で前記入力パッドの他側終端部と、前記入力パッドの他側終端部に対向する前記ドライバ集積回路チップの終端部との間のうちで前記入力パッドの他側終端部に隣接して配置され、
前記第３電源パッド部は、前記出力パッドの長さ方向の延長線上で前記出力パッドの一側終端部と、前記出力パッドの一側終端部に対向する前記ドライバ集積回路チップの終端部との間のうちで前記出力パッドの一側終端部に隣接して配置され、
前記第４電源パッド部は、前記出力パッドの長さ方向の延長線上で前記出力パッドの他側終端部と、前記出力パッドの他側終端部に対向する前記ドライバ集積回路チップの終端部との間のうちで前記出力パッドの他側終端部に隣接して配置されることを特徴とするドライバ集積回路チップのパッド配置構造。
【請求項２】
前記ドライバ集積回路チップの左側面及び右側面のうちで少なくとも１ヶ所に前記第１乃至第４電源パッドを具備する側面電源パッド部がさらに配置されることを特徴とする請求項１に記載のドライバ集積回路チップのパッド配置構造。
【請求項３】
前記第１乃至第４電源パッド部のうち少なくとも一つの電源パッド部は、前記ドライバ集積回路チップの左側面または右側面に配置された前記側面電源パッド部のうちで前記少なくとも一つの電源パッド部から近くに位置した側面電源パッド部と互いに連結されていることを特徴とする請求項２に記載のドライバ集積回路チップのパッド配置構造。
【請求項４】
前記第１乃至第４電源パッド部のうち少なくとも一つの電源パッド部の前記第１電源パッド及び前記第２電源パッドと前記側面電源パッド部の前記第１電源パッド及び前記第２電源パッドとが、第１電源パッド連結ライン及び前記第２電源パッド連結ラインによって互いに連結されていることを特徴とする請求項３に記載のドライバ集積回路チップのパッド配置構造。
【請求項５】
前記第１乃至第４電源パッド部のうち少なくとも一つの電源パッド部の前記第３電源パッド及び前記第４電源パッドと前記側面電源パッド部の前記第３電源パッド及び前記第４電源パッドとが、第３電源パッド連結ライン及び前記第４電源パッド連結ラインによって互いに連結されていることを特徴とする請求項４に記載のドライバ集積回路チップのパッド配置構造。
【請求項６】
前記第１電源は、デジタル信号処理のための供給電源であり、
前記第２電源は、デジタル信号処理のための接地電源であることを特徴とする請求項４又は５に記載のドライバ集積回路チップのパッド配置構造。
【請求項７】
前記第３電源は、アナログ信号処理のための供給電源であり、
前記第４電源は、アナログ信号処理のための接地電源であることを特徴とする請求項４又は５に記載のドライバ集積回路チップのパッド配置構造。
【請求項８】
前記ドライバ集積回路チップは、前記液晶表示パネルにチップ-オン-ガラス(ＣＯＧ)方式で実装されることを特徴とする請求項４又は５に記載のドライバ集積回路チップのパッド配置構造。
【請求項９】
請求項５に記載のパッド配置構造を備えたドライバ集積回路チップが実装されたことを特徴とする液晶表示パネル。
【請求項１０】
前記第１電源パッド連結ライン乃至前記第４電源パッド連結ラインは、前記ドライバ集積回路チップ上をバイパスして連結されていることを特徴とする請求項９に記載の液晶表示パネル。
【請求項１１】
前記第１電源パッド連結ライン乃至前記第４電源パッド連結ラインは、ライン-オン-ガラス(ＬＯＧ)方式で連結されることを特徴とする請求項１０に記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置のドライバ集積回路チップのパッド配置構造に関するものであり、特に、ドライバ集積回路チップを液晶パネルにチップ-オン-ガラス(Chip On Glass:ＣＯＧ)方式で接着時にチップ内部の電源パッドをチップ角の四つの方向にすべてに配置することでドライバ集積回路チップと液晶パネルの接着性能を向上させることができるドライバ集積回路チップのパッド配置構造に関するものである。
【背景技術】
【０００２】
液晶ディスプレイ(Liquid Crystal Display、ＬＣＤ)は、印加電圧によって液晶分子の配列状態が変わる特徴を利用して液晶に光を通過させるにことによって映像データがディスプレイされる素子を意味する。このうちで最近一番活発に使用されている素子は、シリコン集積回路の製造技術を利用して作る薄膜トランジスター(Thin Film Transistor、ＴＦＴ)型液晶ディスプレイ(ＬＣＤ)である。
【０００３】
図１は、一般な液晶ディスプレイの構造を概略的に示す図面である。
【０００４】
薄膜トランジスター(Thin Film Transistor、ＴＦＴ)型液晶ディスプレイ(ＬＣＤ)は、互いに対向する薄膜トランジスターアレイ基板とカラーフィルター基板が一定な間隔を置いて合着されて、その一定な離隔空間に液晶層が注入された液晶表示パネル３０と、これを駆動するための駆動回路で構成される。
【０００５】
前記駆動回路は、フレームごとに複数のゲートラインに走査信号を順次に印加するゲートドライバ集積回路４０と、ゲートドライバ集積回路の走査信号に対応してソースラインを駆動するソースドライバ集積回路２０と、ゲートドライバ集積回路４０及びソースドライバ集積回路２０を制御して、ピクセルデータを出力するタイミング制御部１０と、液晶表示装置で使用されるさまざまな駆動電圧を供給する電源供給部(図示せず)で構成される。
【０００６】
一般に、前記ドライバ集積回路を液晶表示パネルと連結する方法としては、高分子物質で作られた薄い伸縮性フィルム、すなわち、ＴＣＰ(Tape Carrier Package)上にドライバ集積回路を実装して、このフィルムを液晶表示パネルと連結することでドライバ集積回路を液晶表示パネルと電気的に連結するＴＡＢ(Tape Automated Bonding)方式と、前記ドライバ集積回路を液晶表示パネルのガラス基板上にバンプ(bump)を使用して直接実装して連結するチップ-オン-ガラス(Chip On Glass:以下、‘ＣＯＧ'と称する)方式がある。
【０００７】
従来は接続性が良くて改良しやすいＴＡＢ方式を多く使用したが、最近は微細実装技術が発展することによって小型化しやすくて製造単価が低いＣＯＧ方式が主に使用されている。
【０００８】
ＣＯＧ方式とは、ドライバ集積回路の出力電極をパッドに直接連結して基板とドライバ集積回路を一体化させる方法である。前記ＣＯＧ方式ではバンプとパッドを接着する工程時に、バンプとパッドはこれらの間に位置した導電性粒子を通じて接着される。
【０００９】
また、前記ＣＯＧ方式で液晶表示パネルに実装される各ドライバ集積回路チップは、複数の信号ラインが薄膜トランジスターアレイ基板上に直接実装されるライン-オン-ガラス(Line On Glass:以下、‘ＬＯＧ’と称する)方式で相互接続されて、タイミング制御部及び電源供給部から制御信号及び駆動電圧の供給を受ける。
【００１０】
図２は、従来のＣＯＧ方式で実装されるドライバ集積回路チップのパッド配置構造を示す図面である。
【００１１】
図２に示されるように、ドライバ集積回路チップは液晶ディスプレイアプリケーション(application)の特性上左右方向の長さが上下方向の長さより非常に長い直四角形の模様を有することが一般的である。
【００１２】
従来のＣＯＧ方式に実装されるドライバ集積回路チップ２００は、中央に内部回路２１０が配置されて内部回路の外郭の上辺に入力パッド(Input pad)２２０が配置されて、下辺に出力パッド(output pad)２３０が配置される。この外にもドライバ集積回路チップには電源供給ライン２５１、２５２及び電源パッド２４１a〜２４１ｄ、２４２a〜２４２ｄなどが配置されなければならない。
【００１３】
このようにドライバ集積回路チップに、内部回路、入力パッド及び出力パッド以外に、電源供給ラインと電源パッドなどをすべて設計する場合、ドライバ集積回路チップが実装されるパネルの大きさを大きくしなければならず、したがって、ガラスの効率を低下させる問題があった。
【００１４】
したがって、従来はソースドライバ集積回路チップ及びゲートドライバ集積回路チップを設計するにおいて、チップの電源ライン(Power line)と接地ライン(Ground line)が占める面積を小さくするために電源パッド(Power pad)と接地パッド(Ground pad)をドライバ集積回路チップの入力パッド(input pad)部分に配置するか、またはチップの左側または右側の側面(Ａ)部分に配置した。
【００１５】
このように電源パッド と接地パッド がドライバ集積回路チップの入力パッド(input pad)部分またはドライバ集積回路チップの側面(Ａ)部分に配置された時は、接着のために加える力がドライバ集積回路チップ角の４方向に対して均等でなければ回路が正常に動作しない問題がある。
【００１６】
すなわち、電源パッド及び接地パッドが入力パッド(input pad)の位置にだけ存在する場合、接着のために入力パッド部分に加えられる力が出力パッド部分に加えられる力より大きければ出力パッド部分の接着力が弱くなって画像不良が発生する。反対に出力パッド部分に加えられる力が入力パッド部分に加えられる力より大きければ電源パッド及び接地パッドの接着力が弱くなって画像ノイズや周波数不良などのさまざまな問題が発生する。
【００１７】
このように従来のソースドライバ集積回路チップ及びゲートドライバ集積回路チップでは、チップの一方向にだけ電源パッドと接地パッドが配置されることで、接着のためにチップに加えられる力がある一方向で不均等になる場合、画像不良や周波数不良などを発生させる問題があった。
【発明の概要】
【発明が解決しようとする課題】
【００１８】
本発明が解決しようとする技術的課題は、ドライバ集積回路チップ内部の電源パッドをチップ角の四つの方向に配置することで、ドライバ集積回路チップと液晶パネルの接着時の問題を最小化できるドライバ集積回路チップのパッド配置構造を提供することにある。
【課題を解決するための手段】
【００１９】
前記技術的課題をなすための本発明によるドライバ集積回路チップのパッド配置構造は、液晶表示パネルに実装されるドライバ集積回路チップのパッド配置構造において、前記ドライバ集積回路チップに第１電源(ＶＤＤ１)を供給するための第１電源パッド、前記ドライバ集積回路チップに第２電源ＶＳＳ１を供給するための第２電源パッド、前記ドライバ集積回路チップに第３電源ＶＤＤ２を供給するための第３電源パッド及び前記ドライバ集積回路チップに第４電源ＶＳＳ２を供給するための第４電源パッドを具備する電源パッド部が前記ドライバ集積回路チップの４ヶ所の角に配置されることを特徴とする。
【発明の効果】
【００２０】
本発明によるドライバ集積回路チップのパッド配置構造によれば、ドライバ集積回路チップ内部の電源パッドをチップ角の四つの方向に配置することで、ドライバ集積回路チップと液晶表示パネルの接着時にドライバ集積回路チップに加えられる力が均一ではない場合にも、ドライバ集積回路チップと液晶表示パネルとの接着性能を向上させることができる長所がある。
【図面の簡単な説明】
【００２１】
【図１】一般的な液晶ディスプレイの構造を概略的に示す図面である。
【図２】従来のＣＯＧ方式に実装されるドライバ集積回路チップのパッド配置構造を示す図面である。
【図３】本発明によるドライバ集積回路チップのパッド配置構造を示す図面である。
【発明を実施するための形態】
【００２２】
本発明の核心的なアイディアは、ドライバ集積回路チップ内部の電源パッドをチップ角の四つの方向に配置することで、ドライバ集積回路チップと液晶表示パネルの接着時の問題を最小化できるドライバ集積回路チップのパッド配置構造を提供することにある。
【００２３】
以下では本発明の具体的な実施例を、図面を参照して詳しく説明する。
【００２４】
図３は、本発明によるドライバ集積回路チップのパッド配置構造を示す図面である。
【００２５】
図３を参照すれば、本発明によるドライバ集積回路チップは、中央に内部回路３１０が配置されて、内部回路の外郭の上側面に入力パッド３２０が配置されて、下側面には出力パッド３３０が配置される。
【００２６】
但し、前記ドライバ集積回路チップの入力パッド部分または側面にだけ電源パッドが配置された従来のドライバ集積回路チップと異なり、本発明によるドライバ集積回路チップは、前記ドライバ集積回路チップの４ヶ所の角及び左側面と右側面に電源パッド部を具備する。
【００２７】
説明の便宜上前記ドライバ集積回路チップの４ヶ所の角に配置された電源パッド部３４１乃至３４４を角電源パッド部と称し、前記ドライバ集積回路チップの左側面と右側面に配置された電源パッド部を側面電源パッド部３４５、３４６と称する。
【００２８】
一方、前記電源パッド部には、電源を供給する電源供給ライン３５１乃至３５４が連結され、前記各電源供給ラインは、ライン-オン-ガラス(ＬＯＧ)方式でガラス基板上に接着される。
【００２９】
前記角電源パッド部３４１乃至３４４及び側面電源パッド部３４５、３４６は、前記ドライバ集積回路チップに第１電源ＶＤＤ１を供給するための第１電源パッド３４１a乃至３４６a、第２電源ＶＳＳ１を供給するための第２電源パッド３４１ｂ乃至３４６ｂ、第３電源ＶＤＤ２を供給するための第３電源パッド３４１ｃ乃至３４６ｃ及び第４電源ＶＳＳ２を供給するための第４電源パッド３４１ｄ乃至３４６ｄをそれぞれ具備する。
【００３０】
この時、前記第１電源ＶＤＤ１は、デジタル信号処理のための供給電源として使用されることができ、前記第２電源ＶＳＳ１は、デジタル信号処理のための接地電源として使用されることができる。また、前記第３電源ＶＤＤ２は、アナログ信号処理のための供給電源として使用されることができ、前記第４電源ＶＳＳ２は、アナログ信号処理のための接地電源として使用されることができる。
【００３１】
前記ドライバ集積回路チップの左側上面に配置された角電源パッド部３４１は、ドライバ集積回路チップの側面に配置された側面電源パッド部３４５、３４６のうち近くに位置した左側の側面電源パッド部３４５と連結される。この時、前記角電源パッド部３４１の第１電源パッド３４１ａと側面電源パッド部３４５の第１電源パッド３４５ａは、第１電源パッド連結ライン３６１ａによって連結され、前記角電源パッド部３４１の第２電源パッド３４１ｂと側面電源パッド部３４５の第２電源パッド３４５ｂは第２電源パッド連結ライン３６１ｂによって連結される。
【００３２】
一方、前記ドライバ集積回路チップの左側下面に配置された角電源パッド部３４３は、ドライバ集積回路チップの側面に配置された側面電源パッド部３４５、３４６のうち近くに位置した左側の側面電源パッド部３４５と連結される。この時、前記角電源パッド部３４３の第３電源パッド３４３ｃと側面電源パッド部３４５の第３電源パッド３４５cは、第３電源パッド連結ライン３６１ｃによって連結され、前記角電源パッド部３４３の第４電源パッド３４３dと側面電源パッド部３４５の第４電源パッド３４５dは第４電源パッド連結ライン３６１ｄによって連結される。
【００３３】
前記第１電源パッド連結ライン３６１aと第２電源パッド連結ライン３６１ｂ及び第３電源パッド連結ライン３６１ｃと第４電源パッド連結ライン３６１ｄは、前記ドライバ集積回路チップの上をバイパスしてライン-オン-ガラス(ＬＯＧ)方式でガラス基板に実装されるか、または前記ドライバ集積回路チップ内部に形成されることができる。
【００３４】
一方、前記ドライバ集積回路チップの右側上面に配置された角電源パッド部３４２は、ドライバ集積回路チップの側面に配置された側面電源パッド部３４５、３４６のうち近くに位置した右側の側面電源パッド部３４６と連結される。この時、前記角電源パッド部３４２の第１電源パッド３４２ａと側面電源パッド部３４６の第１電源パッド３４６ａは、第１電源パッド連結ライン３６２ａによって連結され、前記角電源パッド部３４２の第２電源パッド３４２ｂと側面電源パッド部３４６の第２電源パッド３４６ｂは、第２電源パッド連結ライン３６２ｂによって連結される。
【００３５】
また、前記ドライバ集積回路チップの右側下面に配置された角電源パッド部３４４は、ドライバ集積回路チップの側面に配置された側面電源パッド部３４５、３４６のうち近くに位置した右側の側面電源パッド部３４６と連結される。この時、前記角電源パッド部３４４の第３電源パッド３４４ｃと側面電源パッド部３４６の第３電源パッド３４６ｃは、第３電源パッド連結ライン３６２ｃによって連結され、前記角電源パッド部３４４の第４電源パッド３４４ｄと側面電源パッド部３４６の第４電源パッド３４６ｄは、第４電源パッド連結ライン３６２ｄによって連結される。
【００３６】
前記第１電源パッド連結ライン３６２a、第２電源パッド連結ライン３６２ｂ、第３電源パッド連結ライン３６２ｃ、及び第４電源パッド連結ライン３６２ｄは、前記ドライバ集積回路チップの上をバイパスして、ライン-オン-ガラス(ＬＯＧ)方式でガラス基板に実装されるか、または前記ドライバ集積回路チップ内部に形成されることができる。
【００３７】
すなわち、本発明によるドライバ集積回路チップのパッド配置構造によれば、ドライバ集積回路チップ内部の電源パッド部３４１〜３４６がドライバ集積回路チップ角の四つの方向及び左右側面に配置されて、前記電源パッド部内の第１電源パッド３４１a〜３４６ａ乃至第４電源パッド３４１ｄ〜３４６ｄを互いに連結するための第１電源パッド連結ライン３６１a、３６２ａ乃至第４電源パッド連結ライン３６１ｄ、３６２ｄがドライバ集積回路チップをバイパスして連結される。
【００３８】
前記ドライバ集積回路チップ角の四つの方向及び左右側面に配置された電源パッドがすべて液晶表示パネル上にＬＯＧで連結されることで、ドライバ集積回路チップと液晶表示パネルの接合時の問題点を最小化できる。
【００３９】
以上では、本発明に対する技術思想を添付図面と共に敍述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰でも本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。
【符号の説明】
【００４０】
３１０  内部回路
３２０  入力パッド
３３０  出力パッド
３４１乃至３４４  角電源パッド部
３４５、３４６  側面電源パッド部
３５１乃至３５４  電源供給ライン
３４１a乃至３４６a   第１電源パッド
ＶＳＳ１  第２電源 
３４１ｂ乃至３４６ｂ   第２電源パッド
ＶＤＤ２  第３電源 
３４１ｃ乃至３４６ｃ   第３電源パッド
ＶＳＳ２  第４電源 
３４１ｄ乃至３４６ｄ  第４電源パッド
【図１】
0005511802.tif 000002
【図２】
0005511802.tif 000003
【図３】
0005511802.tif 000004