(57)【特許請求の範囲】
【請求項１】
整流された電力の力率を改善するＰＦＣ（Power Factor Correction）回路と、
前記ＰＦＣ回路の出力を受け、負荷に供給すべき電圧を生成する第１ＤＣ−ＤＣコンバータと、
前記ＰＦＣ回路の出力を受け、制御電圧を生成する第２ＤＣ−ＤＣコンバータおよび第３ＤＣ−ＤＣコンバータと、を備え、
前記第２ＤＣ−ＤＣコンバータおよび前記第３ＤＣ−ＤＣコンバータは縦列接続され、
前記第３ＤＣ−ＤＣコンバータの入力端子は、前記第２ＤＣ−ＤＣコンバータの出力端子および前記第１ＤＣ−ＤＣコンバータの出力端子の両方に接続されることを特徴とする電源装置。
【請求項２】
前記ＰＦＣ回路、前記第１ＤＣ−ＤＣコンバータ、前記第２ＤＣ−ＤＣコンバータおよび前記第３ＤＣ−ＤＣコンバータの稼働または停止を制御する制御部を、さらに備え、
前記制御部は、前記ＰＦＣ回路および前記第１ＤＣ−ＤＣコンバータの停止中に前記制御電圧を生成する場合、前記第２ＤＣ−ＤＣコンバータおよび第３ＤＣ−ＤＣコンバータを稼動させることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御部は、前記ＰＦＣ回路および前記第１ＤＣ−ＤＣコンバータの稼働中に前記制御電圧を生成する場合、前記第３ＤＣ−ＤＣコンバータを稼働させ、前記第２ＤＣ−ＤＣコンバータを停止させることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記第３ＤＣ−ＤＣコンバータの入力端子と、前記第２ＤＣ−ＤＣコンバータおよび前記第１ＤＣ−ＤＣコンバータの出力端子との間にそれぞれ整流素子が挿入されることを特徴とする請求項１から３のいずれかに記載の電源装置。
【請求項５】
前記第３ＤＣ−ＤＣコンバータの入力端子と、前記第１ＤＣ−ＤＣコンバータの出力端子との間に挿入される整流素子は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)であり、
前記ＭＯＳＦＥＴは、前記第１ＤＣ−ＤＣコンバータの稼働中にオンし、前記第１ＤＣ−ＤＣコンバータの停止中にオフすることを特徴とする請求項４に記載の電源装置。
【請求項６】
前記第１ＤＣ−ＤＣコンバータの出力電圧は、前記第２ＤＣ−ＤＣコンバータの出力電圧より高く設定されることを特徴とする請求項１から５のいずれかに記載の電源装置。
【請求項７】
前記第１ＤＣ−ＤＣコンバータには、前記第２ＤＣ−ＤＣコンバータの変換効率より高い変換効率のＤＣ−ＤＣコンバータが用いられることを特徴とする請求項１から６のいずれかに記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーバ等に電力を供給する電源装置に関する。
【背景技術】
【０００２】
近年、インターネットサービスの高度化、コンピュータのクラウド化などに伴い、データセンタの規模が拡大している。データセンタに設置されるデータベースサーバ等の台数が増加しており、それらに電力を供給する電源装置の高効率化が求められている。電源装置における損失はジュール熱に変換されるため温度上昇を招く。【０００３】
コンピュータに使用される電源装置として、スイッチング方式を用いた電源装置が広く普及している。スイッチング方式を用いた電源装置を高効率化するには、スイッチング電源の入力電圧範囲を狭く設計することが有効である。図１に示す電源装置１００（詳細は後述する）では、第２〜第５スイッチＳ２〜Ｓ５に使用されるトランジスタの入力電圧範囲を狭く設計する。トランスＴ１の巻線比は入力電圧範囲の下限電圧に合わせて設計する必要があるため、入力電圧範囲を狭くするとトランスＴ１の巻線比を大きく設計でき、第２〜第５スイッチＳ２〜Ｓ５のデューティ比を上げて駆動できる。第２〜第５スイッチＳ２〜Ｓ５のデューティ比を上げるとピーク電圧が低下し、スイッチングによる損失が小さくなる。入力電圧範囲が狭いトランジスタを使用するとコスト低減にもなる。【０００４】
図１に示す電源装置１００では第１ＤＣ−ＤＣコンバータ４０に入力される電圧の範囲を狭くするため、第１ＤＣ−ＤＣコンバータ４０の前段にＰＦＣ（Power Factor Correction）回路３０を設けている。ＰＦＣ回路３０の稼働時には第１スイッチＳ１をオンオフする必要があり、その駆動電力を消費する。この駆動電力を低減させるために第１ＤＣ−ＤＣコンバータ４０の停止時は基本的にＰＦＣ回路３０も停止させる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、電源装置には負荷に供給する電圧を生成するスイッチング電源だけでなく、電源装置内外で使用される制御電圧を生成するスイッチング電源も搭載される。図１に示す電源装置１００では、第２ＤＣ−ＤＣコンバータ６０がこのスイッチング電源に相当する。第２ＤＣ−ＤＣコンバータ６０は第１ＤＣ−ＤＣコンバータ４０及びＰＦＣ回路３０の停止時にも稼働させる場合がある。この場合、第２ＤＣ−ＤＣコンバータ６０に入力される電圧の範囲はＰＦＣ回路３０により狭められない。従って、第２ＤＣ−ＤＣコンバータ６０は入力電圧範囲を比較的広く設計する必要がある。このような状況下、本発明者は、制御電圧を生成するスイッチング電源の効率を改善する手法を見出した。【０００６】
本発明はこうした状況に鑑みてなされたものであり、その目的は、消費電力の増大を抑えながら、電源装置を高効率化する技術を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある態様の電源装置は、整流された電力の力率を改善するＰＦＣ回路と、ＰＦＣ回路の出力を受け、負荷に供給すべき電圧を生成する第１ＤＣ−ＤＣコンバータと、ＰＦＣ回路の出力を受け、制御電圧を生成する第２ＤＣ−ＤＣコンバータおよび第３ＤＣ−ＤＣコンバータと、を備える。第２ＤＣ−ＤＣコンバータおよび第３ＤＣ−ＤＣコンバータは縦列接続され、第３ＤＣ−ＤＣコンバータの入力端子は、第２ＤＣ−ＤＣコンバータの出力端子および第１ＤＣ−ＤＣコンバータの出力端子の両方に接続される。【０００８】
この態様によると、第３ＤＣ−ＤＣコンバータの入力に第２ＤＣ−ＤＣコンバータからも第１ＤＣ−ＤＣコンバータからも電圧を供給可能なことから、制御電圧を生成する際に高効率な電圧供給方法を選択でき、全体として制御電圧を高効率に生成できる。【０００９】
ＰＦＣ回路、第１ＤＣ−ＤＣコンバータ、第２ＤＣ−ＤＣコンバータおよび第３ＤＣ−ＤＣコンバータの稼働または停止を制御する制御部を、さらに備えてもよい。制御部は、ＰＦＣ回路および第１ＤＣ−ＤＣコンバータの停止中に制御電圧を生成する場合、第２ＤＣ−ＤＣコンバータおよび第３ＤＣ−ＤＣコンバータを稼動させてもよい。これによれば、第１ＤＣ−ＤＣコンバータの停止中も制御電圧を生成できる。【００１０】
制御部は、ＰＦＣ回路および第１ＤＣ−ＤＣコンバータの稼働中に制御電圧を生成する場合、第３ＤＣ−ＤＣコンバータを稼働させ、第２ＤＣ−ＤＣコンバータを停止させてもよい。これによれば、制御電圧を高効率に生成できる。【００１１】
第３ＤＣ−ＤＣコンバータの入力端子と、第２ＤＣ−ＤＣコンバータおよび第１ＤＣ−ＤＣコンバータの出力端子との間にそれぞれ整流素子が挿入されてもよい。【００１２】
第３ＤＣ−ＤＣコンバータの入力端子と、第１ＤＣ−ＤＣコンバータの出力端子との間に挿入される整流素子は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)であり、ＭＯＳＦＥＴは、第１ＤＣ−ＤＣコンバータの稼働中にオンし、第１ＤＣ−ＤＣコンバータの停止中にオフしてもよい。これによれば、ダイオードを使用することによる電圧降下を回避できる。【００１３】
第１ＤＣ−ＤＣコンバータの出力電圧は、第２ＤＣ−ＤＣコンバータの出力電圧より高く設定されてもよい。第１ＤＣ−ＤＣコンバータには、第２ＤＣ−ＤＣコンバータの変換効率より高い変換効率のＤＣ−ＤＣコンバータが用いられてもよい。【００１４】
なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１５】
本発明によれば、消費電力の増大を抑えながら、電源装置を高効率化できる。
【図面の簡単な説明】
【００１６】
【図１】比較例に係る電源装置の構成を示す図である。
【図２】比較例に係る電源装置の起動時の動作タイミングを説明するための図である。
【図３】本発明の実施の形態１に係る電源装置の構成を示す図である。
【図４】本発明の実施の形態１に係る電源装置の起動時の動作タイミングを説明するための図である。
【図５】本発明の実施の形態２に係る電源装置の構成を示す図である。
【発明を実施するための形態】
【００１７】
図１は、比較例に係る電源装置１００の構成を示す図である。この電源装置１００は、交流電源１０（商用電源）から供給される交流電力を直流電力に変換して、負荷Ｒ１に供給するＡＣ−ＤＣコンバータである。本明細書では電源装置１００への入力電圧として、ワールドワイド仕様に対応したＡＣ８０〜ＡＣ２６４Ｖを想定し、負荷Ｒ１としてＣＰＵを搭載したマザーボードを想定する。以下、電源装置１００が負荷Ｒ１にＤＣ１２Ｖ／２００Ａを供給する例に基づき説明する。即ち、電源装置１００から負荷Ｒ１に２４００Ｗの電力が供給される例である。
【００１８】
電源装置１００は、整流回路２０、ＰＦＣ回路３０、第１ＤＣ−ＤＣコンバータ４０、駆動部５０、第２ＤＣ−ＤＣコンバータ６０及び制御部８０を備える。整流回路２０は、ダイオードブリッジ回路で構成され、交流電源１０から供給される交流電力を整流する。整流回路２０への入力電圧はＡＣ８０〜ＡＣ２６４Ｖであるため、整流回路２０の出力電圧は約ＤＣ１００〜ＤＣ３８０Ｖになる。
【００１９】
ＰＦＣ回路３０は、整流回路２０により整流された電力の力率を改善し、第１ＤＣ−ＤＣコンバータ４０及び第２ＤＣ−ＤＣコンバータ６０に供給する。ＰＦＣ回路３０の停止中は、ＰＦＣ回路３０への入力がそのまま出力される。ＰＦＣ回路３０の稼働または停止は制御部８０により制御される。
【００２０】
図１ではＰＦＣ回路３０を昇圧型ＰＦＣ回路で構成している。当該昇圧型ＰＦＣ回路は、第１インダクタＬ１、第１スイッチＳ１、第１ダイオードＤ１及び第１容量Ｃ１を含む。第１インダクタＬ１の入力側端子は整流回路２０の出力電位と接続され、第１インダクタＬ１の出力側端子は第１ダイオードＤ１のアノード端子と接続される。第１スイッチＳ１の高電位側端子は第１インダクタＬ１と第１ダイオードＤ１との間のノードと接続され、第１スイッチＳ１の低電位側端子は低電位側基準電位と接続される。以下、本明細書では低電位側基準電位をグラウンド電位とする。第１容量Ｃ１の高電位側端子は第１ダイオードＤ１のカソード端子と接続され、第１容量Ｃ１の低電位側端子はグラウンド電位と接続される。
【００２１】
第１スイッチＳ１はＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)等のトランジスタで構成することができる。このトランジスタの制御端子（ゲート端子またはベース端子。以下、ＦＥＴを採用することを想定し、ゲート端子とする）には制御部８０から制御信号が入力される。当該トランジスタは当該制御信号に応じてオンオフする。これにより、第１インダクタＬ１に流れる電流がオンオフされ、力率が改善されるとともに入力電圧が昇圧される。ＰＦＣ回路３０の出力電圧は、第１容量Ｃ１により平滑化されて第１ＤＣ−ＤＣコンバータ４０及び第２ＤＣ−ＤＣコンバータ６０に印加される。
【００２２】
本明細書ではＰＦＣ回路３０への入力電圧は約ＤＣ１００〜ＤＣ３８０Ｖである。ＰＦＣ回路３０の停止中は、ＰＦＣ回路３０の出力電圧も約ＤＣ１００〜ＤＣ３８０Ｖになる。ＰＦＣ回路３０の稼働中は、ＰＦＣ回路３０は約ＤＣ１００〜ＤＣ３８０Ｖの入力電圧をＤＣ３８０Ｖに昇圧して出力する。
【００２３】
第１ＤＣ−ＤＣコンバータ４０はＰＦＣ回路３０の出力を受け、負荷Ｒ１に供給すべき電圧を生成する。第１ＤＣ−ＤＣコンバータ４０は絶縁型であり、フルブリッジ方式を採用したコンバータである。第１ＤＣ−ＤＣコンバータ４０は、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４、第５スイッチＳ５、トランスＴ１、第６スイッチＳ６、第７スイッチＳ７、第２インダクタＬ２及び第２容量Ｃ２を含む。
【００２４】
第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４及び第５スイッチＳ５はフルブリッジ回路を構成する。第２スイッチＳ２及び第３スイッチＳ３の高電位側端子はＰＦＣ回路３０の出力電位と接続される。第４スイッチＳ４及び第５スイッチＳ５の低電位側端子はグラウンド電位と接続される。第２スイッチＳ２の低電位側端子と第４スイッチＳ４の高電位側端子とが接続され、そのノードはトランスＴ１の一次巻線の一方の端子と接続される。第３スイッチＳ３の低電位側端子と第５スイッチＳ５の高電位側端子とが接続され、そのノードはトランスＴ１の一次巻線の他方の端子と接続される。
【００２５】
第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４及び第５スイッチＳ５は、ＭＯＳＦＥＴ等のトランジスタで構成することができる。それぞれのトランジスタのゲート端子には駆動部５０から駆動信号が入力される。第２スイッチＳ２及び第５スイッチＳ５がオンで、第３スイッチＳ３及び第４スイッチＳ４がオフに制御される状態で、トランスＴ１の一次巻線に順方向電流が流れ、第２スイッチＳ２及び第５スイッチＳ５がオフで、第３スイッチＳ３及び第４スイッチＳ４がオンに制御される状態で、トランスＴ１の一次巻線に逆方向電流が流れる。
【００２６】
トランスＴ１の二次巻線の中点は第２インダクタＬ２の入力側端子と接続され、当該二次巻線の両側端子のうち、一方の端子は第６スイッチＳ６の入力側端子と接続され、他方の端子は第７スイッチＳ７の入力側端子と接続される。第６スイッチＳ６及び第７スイッチＳ７の出力側端子は、グラウンド電位と接続される。第２インダクタＬ２の出力側端子は負荷Ｒ１の高電位側端子と接続される。第２容量Ｃ２は、第２インダクタＬ２と負荷Ｒ１との間のノードと、グラウンド電位との間に接続される。
【００２７】
第６スイッチＳ６及び第７スイッチＳ７は、ＭＯＳＦＥＴ等のトランジスタで構成することができる。第６スイッチＳ６を構成するトランジスタのゲート端子は、第７スイッチＳ７の入力側端子と接続され、第７スイッチＳ７を構成するトランジスタのゲート端子は、第６スイッチＳ６の入力側端子と接続される。したがって、第６スイッチＳ６及び第７スイッチＳ７は、トランスＴ１の二次巻線に発生する電圧により駆動される、自己駆動型の同期整流素子として作用する。
【００２８】
第６スイッチＳ６及び第７スイッチＳ７により整流された、トランスＴ１の二次巻線の出力電圧は、第２インダクタＬ２及び第２容量Ｃ２により平滑化されて負荷Ｒ１に供給される。上述したように本明細書ではＤＣ１２Ｖの電圧が供給される。負荷Ｒ１の駆動中にはＤＣ２００Ａの電流が流れ、２４００Ｗの電力を消費する。
【００２９】
駆動部５０は、第１ＤＣ−ＤＣコンバータ４０から負荷Ｒ１に供給される出力電圧を監視して、当該出力電圧を安定させるようスイッチング素子（即ち、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４及び第５スイッチＳ５）のデューティ比を適応的に変化させて、当該スイッチング素子を駆動する。より具体的には、駆動部５０は負荷Ｒ１に供給される出力電圧が低下すると、上記デューティ比を高くしてトランスＴ１に流れる電流量を増加させるよう制御する。反対に、駆動部５０は負荷Ｒ１に供給される出力電圧が上昇すると、上記デューティ比を低くしてトランスＴ１に流れる電流量を減少させるよう制御する。
【００３０】
第２ＤＣ−ＤＣコンバータ６０はＰＦＣ回路３０の出力を受け、制御電圧を生成する。この制御電圧は、主に、メイン電源である第１ＤＣ−ＤＣコンバータ４０を駆動するために使用される。例えば、駆動部５０及び制御部８０の電源電圧、各トランジスタのバイアス電圧、負荷Ｒ１以外の外部装置への伝達信号などに使用される。このように第２ＤＣ−ＤＣコンバータ６０は、メイン電源である第１ＤＣ−ＤＣコンバータ４０の駆動を補助する補助電源として機能する。本明細書では第２ＤＣ−ＤＣコンバータ６０はＤＣ５Ｖ／１０Ａの補助電源出力を生成する。なお、この出力は用途に応じて、さらにＤＣ−ＤＣ変換されてもよい。
【００３１】
第２ＤＣ−ＤＣコンバータ６０の入力端子はＰＦＣ回路３０の出力端子に接続される。第２ＤＣ−ＤＣコンバータ６０にはフライバック方式の絶縁型コンバータを採用することができる。フライバック方式の絶縁型コンバータの詳細な回路構成は既知であるため省略する。
【００３２】
制御部８０はＰＦＣ回路３０、第１ＤＣ−ＤＣコンバータ４０及び第２ＤＣ−ＤＣコンバータ６０の稼働または停止を制御する。制御部８０はマイクロプロセッサ及びロジック回路の少なくとも一方で構成される。制御部８０は起動プログラム等の各種プログラム、または外部装置からの指示に従い、ＰＦＣ回路３０、第１ＤＣ−ＤＣコンバータ４０及び第２ＤＣ−ＤＣコンバータ６０の稼働または停止を制御する。
【００３３】
本明細書では制御部８０は第１ＤＣ−ＤＣコンバータ４０の稼働中はＰＦＣ回路３０も稼動させ、第１ＤＣ−ＤＣコンバータ４０の停止中はＰＦＣ回路３０を停止させる。ＰＦＣ回路３０の駆動による消費電力を低減する趣旨である。また、第１ＤＣ−ＤＣコンバータ４０の稼働とＰＦＣ回路３０の稼働とが連動していれば、第１ＤＣ−ＤＣコンバータ４０の入力電圧範囲を狭く設計でき、第１ＤＣ−ＤＣコンバータ４０を高効率化できる。以下、第１ＤＣ−ＤＣコンバータ４０に、入力電圧がＤＣ３８０Ｖのとき変換効率が９５％になるＤＣ−ＤＣコンバータが使用されるとする。
【００３４】
第１ＤＣ−ＤＣコンバータ４０の停止中はＰＦＣ回路３０も停止させるため、第１ＤＣ−ＤＣコンバータ４０の停止中に第２ＤＣ−ＤＣコンバータ６０を稼働させる場合、比較的広範囲の電圧が第２ＤＣ−ＤＣコンバータ６０に入力される可能性がある。従って、第２ＤＣ−ＤＣコンバータ６０の入力電圧範囲は比較的広く設計する必要があり、第２ＤＣ−ＤＣコンバータ６０の変換効率は第１ＤＣ−ＤＣコンバータ４０の変換効率より低くなる。以下、第２ＤＣ−ＤＣコンバータ６０に、入力電圧がＤＣ３８０Ｖのとき変換効率が７０％になるＤＣ−ＤＣコンバータが使用されるとする。
【００３５】
第２ＤＣ−ＤＣコンバータ６０が５０Ｗの電力を出力するには、第２ＤＣ−ＤＣコンバータ６０に７２Ｗの電力が入力される必要がある。ＰＦＣ回路３０から第２ＤＣ−ＤＣコンバータ６０に流れる電流Ｉ３は、ＰＦＣ回路３０の出力電圧がＤＣ１００ＶのときＤＣ０．７２Ａとなり、ＰＦＣ回路３０の出力電圧がＤＣ３８０Ｖのとき約ＤＣ０．１９Ａとなる。
【００３６】
図２は、比較例に係る電源装置１００の起動時の動作タイミングを説明するための図である。図２では電源装置１００に入力される商用電源が１００Ｖ、５０Ｈｚであるとする。電源装置１００に交流電源１０が供給されると、整流回路２０及び停止中のＰＦＣ回路３０を介して第２ＤＣ−ＤＣコンバータ６０に電流Ｉ３が流れ、第２ＤＣ−ＤＣコンバータ６０が起動する。その後、制御部８０はＰＦＣ回路３０及び第１ＤＣ−ＤＣコンバータ４０を起動させる。ＰＦＣ回路３０が起動するとＰＦＣ回路３０の出力電圧が上昇し、ＰＦＣ回路３０から第２ＤＣ−ＤＣコンバータ６０に流れる電流Ｉ３が減少する。図２のＡ点、Ｂ点、Ｃ点は図１のノードＡ、ノードＢ、ノードＣの電圧に対応する。
【００３７】
図３は、本発明の実施の形態１に係る電源装置１００の構成を示す図である。以下、実施の形態１に係る電源装置１００と、比較例に係る電源装置１００との相違点について説明する。実施の形態１に係る電源装置１００は、比較例に係る電源装置１００の構成に対して第３ＤＣ−ＤＣコンバータ７０、第２ダイオードＤ２及び第３ダイオードＤ３が追加された構成である。
【００３８】
第３ＤＣ−ＤＣコンバータ７０は第２ＤＣ−ＤＣコンバータ６０の後段に接続される。即ち、第２ＤＣ−ＤＣコンバータ６０及び第３ＤＣ−ＤＣコンバータ７０は縦列接続される。第３ＤＣ−ＤＣコンバータ７０の入力端子は、第２ＤＣ−ＤＣコンバータ６０の出力端子に加えて、第１ＤＣ−ＤＣコンバータ４０の出力端子にも接続される。
【００３９】
第３ＤＣ−ＤＣコンバータ７０の入力端子と、第２ＤＣ−ＤＣコンバータ６０及び第１ＤＣ−ＤＣコンバータ４０の出力端子との間にそれぞれ整流素子が挿入される。実施の形態１では整流素子として第２ダイオードＤ２及び第３ダイオードＤ３がそれぞれ挿入される。第２ダイオードＤ２のアノード端子は第２ＤＣ−ＤＣコンバータ６０の高電位側出力端子に接続され、カソード端子は第３ＤＣ−ＤＣコンバータ７０の高電位側入力端子に接続される。第３ダイオードＤ３のアノード端子は第１ＤＣ−ＤＣコンバータ４０の高電位側出力端子に接続され、カソード端子は第３ＤＣ−ＤＣコンバータ７０の高電位側入力端子に接続される。
【００４０】
第３ＤＣ−ＤＣコンバータ７０にはフォワード方式またはフライバック方式の絶縁型コンバータを採用することができる。それらの詳細な回路構成は既知であるため省略する。なお、絶縁型のコンバータを採用することにより、第３ＤＣ−ＤＣコンバータ７０の低電位側基準電圧と第１ＤＣ−ＤＣコンバータ４０又は第２ＤＣ−ＤＣコンバータ６０の低電位側基準電圧とが異なる設計も可能となる。
【００４１】
第２ＤＣ−ＤＣコンバータ６０及び第３ＤＣ−ＤＣコンバータ７０の縦列回路は、ＰＦＣ回路３０の出力を受け、制御電圧を生成する。実施の形態１では制御部８０は、ＰＦＣ回路３０、第１ＤＣ−ＤＣコンバータ４０及び第２ＤＣ−ＤＣコンバータ６０に加えて、第３ＤＣ−ＤＣコンバータ７０の稼働または停止を制御する。制御部８０は、ＰＦＣ回路３０及び第１ＤＣ−ＤＣコンバータ４０の停止中に制御電圧を生成する場合、第２ＤＣ−ＤＣコンバータ６０及び第３ＤＣ−ＤＣコンバータ７０を稼動させる。
【００４２】
制御部８０は、ＰＦＣ回路３０及び第１ＤＣ−ＤＣコンバータ４０の稼働中に制御電圧を生成する場合、第３ＤＣ−ＤＣコンバータ７０を稼働させ、第２ＤＣ−ＤＣコンバータ６０を停止させる。なお、第１ＤＣ−ＤＣコンバータ４０の出力電圧が第２ＤＣ−ＤＣコンバータ６０の出力電圧より高く設定されていれば、第１ＤＣ−ＤＣコンバータ４０の出力電圧が有効となるため、必ずしも第２ＤＣ−ＤＣコンバータ６０を停止させる必要はない。ただし、第２ＤＣ−ＤＣコンバータ６０が無負荷状態でも若干の電力を消費しており、第２ＤＣ−ＤＣコンバータ６０を停止させたほうが消費電力を低減できる。本明細書では第１ＤＣ−ＤＣコンバータ４０の出力電圧は上述したようにＤＣ１２Ｖに設定する。また、実施の形態１では第２ＤＣ−ＤＣコンバータ６０の出力電圧をＤＣ１０Ｖに設定する。
【００４３】
このように、ＰＦＣ回路３０及び第１ＤＣ−ＤＣコンバータ４０の停止中は第２ＤＣ−ＤＣコンバータ６０の出力が有効となり、ＰＦＣ回路３０及び第１ＤＣ−ＤＣコンバータ４０の稼働中は第１ＤＣ−ＤＣコンバータ４０の出力が有効となる。第１ＤＣ−ＤＣコンバータ４０の出力電圧が第２ＤＣ−ＤＣコンバータ６０の出力電圧より高く設定されている場合、第１ＤＣ−ＤＣコンバータ４０から第３ＤＣ−ＤＣコンバータ７０に電圧を印加したほうが第２ＤＣ−ＤＣコンバータ６０から印加するより変換効率が高くなる。ＰＦＣ回路３０及び第１ＤＣ−ＤＣコンバータ４０の稼働中は第１ＤＣ−ＤＣコンバータ４０から電圧を印加することが可能である。
【００４４】
ただし、第１ＤＣ−ＤＣコンバータ４０の停止中は第２ＤＣ−ＤＣコンバータ６０及び第３ＤＣ−ＤＣコンバータ７０の２段で制御電圧を生成することになるため、比較例に示した第２ＤＣ−ＤＣコンバータ６０単独で制御電圧を生成する場合より変換効率が低下する。この低下を最小限に抑えるため、変換効率が高い第３ＤＣ−ＤＣコンバータ７０を使用する必要がある。以下、第３ＤＣ−ＤＣコンバータ７０に、入力電圧がＤＣ１２Ｖのとき変換効率が９５％になるＤＣ−ＤＣコンバータが使用されるとする。
【００４５】
ＰＦＣ回路３０及び第１ＤＣ−ＤＣコンバータ４０の稼働中において、第３ＤＣ−ＤＣコンバータ７０が５０Ｗの電力を出力するには、第３ＤＣ−ＤＣコンバータ７０に約５２．６Ｗの電力が入力される必要がある。第１ＤＣ−ＤＣコンバータ４０の出力電圧はＤＣ１２Ｖであるため、第１ＤＣ−ＤＣコンバータ４０から第３ＤＣ−ＤＣコンバータ７０に流れる電流Ｉ１は約ＤＣ４．３８Ａである。なお、第３ダイオードＤ３の電圧降下は無視して考えている。第１ＤＣ−ＤＣコンバータ４０の変換効率は９５％であるため、第１ＤＣ−ＤＣコンバータ４０が第３ＤＣ−ＤＣコンバータ７０に約５２．６Ｗを供給するには、第１ＤＣ−ＤＣコンバータ４０はＰＦＣ回路３０から約５５．４Ｗの電力供給を受ける必要がある。
【００４６】
このように実施の形態１に係る電源装置１００では、ＰＦＣ回路３０及び第１ＤＣ−ＤＣコンバータ４０の稼働中にＤＣ５Ｖ／１０Ａの補助電源出力を生成するために約５５．４Ｗの電力が必要である。これに対して比較例に係る電源装置１００では、ＰＦＣ回路３０及び第１ＤＣ−ＤＣコンバータ４０の稼働中にＤＣ５Ｖ／１０Ａの補助電源出力を生成するために７２Ｗの電力が必要である。従って、実施の形態１に係る電源装置１００を使用することにより、その差、約１６．６Ｗを低減できることになる。第１ＤＣ−ＤＣコンバータ４０の変換効率が第２ＤＣ−ＤＣコンバータ６０の変換効率より高く、かつその差が大きいほど、その低減幅は大きくなる。
【００４７】
図４は、本発明の実施の形態１に係る電源装置１００の起動時の動作タイミングを説明するための図である。電源装置１００に交流電源１０が供給されると、整流回路２０及び停止中のＰＦＣ回路３０、第２ＤＣ−ＤＣコンバータ６０及び第２ダイオードＤ２を介して第３ＤＣ−ＤＣコンバータ７０に電流Ｉ２が流れ、第３ＤＣ−ＤＣコンバータ７０が起動する。その後、制御部８０はＰＦＣ回路３０及び第１ＤＣ−ＤＣコンバータ４０を起動させる。ＰＦＣ回路３０が起動するとＰＦＣ回路３０の出力電圧が上昇する。第１ＤＣ−ＤＣコンバータ４０が起動すると第１ＤＣ−ＤＣコンバータ４０から第３ＤＣ−ＤＣコンバータ７０に電流Ｉ１が流れ、第２ＤＣ−ＤＣコンバータ６０から第３ＤＣ−ＤＣコンバータ７０への電流Ｉ２が止まる。
【００４８】
以上説明したように実施の形態１によれば、第２ＤＣ−ＤＣコンバータ６０及び第３ＤＣ−ＤＣコンバータ７０を縦列接続し、第３ＤＣ−ＤＣコンバータ７０の入力に第１ＤＣ−ＤＣコンバータ４０の出力電圧を印加可能に構成することにより、消費電力の増大を抑えながら、電源装置１００を高効率化できる。即ち、第１ＤＣ−ＤＣコンバータ４０の停止中はＰＦＣ回路３０も停止させて消費電力の増大を抑える。その場合でも第２ＤＣ−ＤＣコンバータ６０及び第３ＤＣ−ＤＣコンバータ７０により補助電源出力を生成できる。一方、第１ＤＣ−ＤＣコンバータ４０の稼働中は第２ＤＣ−ＤＣコンバータ６０及び第３ＤＣ−ＤＣコンバータ７０により補助電源出力を生成することにより、高効率化できる。その詳細な原理は既に記述した。
【００４９】
図５は、本発明の実施の形態２に係る電源装置１００の構成を示す図である。以下、実施の形態２に係る電源装置１００と、実施の形態１に係る電源装置１００との相違点について説明する。実施の形態２では、第３ＤＣ−ＤＣコンバータ７０の入力端子と第１ＤＣ−ＤＣコンバータ４０の出力端子との間に挿入される整流素子として、第３ダイオードＤ３ではなく第２ＭＯＳＦＥＴ（Ｍ２）を使用する。また、第３ＤＣ−ＤＣコンバータ７０の入力端子と第２ＤＣ−ＤＣコンバータ６０の出力端子との間に挿入される整流素子として、第２ダイオードＤ２ではなく第１ＭＯＳＦＥＴ（Ｍ１）を使用する。また、第１ＭＯＳＦＥＴ（Ｍ１）及び第２ＭＯＳＦＥＴ（Ｍ２）のオンオフを制御するための、第３インダクタＬ３、駆動回路９０及びインバータＩＮ１が追加される。
【００５０】
第３インダクタＬ３はトランスＴ１の二次側に設置される。第１ＤＣ−ＤＣコンバータ４０の稼働中は第３インダクタＬ３に電流が流れ、第１ＤＣ−ＤＣコンバータ４０の停止中は第３インダクタＬ３に電流が流れない。駆動回路９０は第３インダクタＬ３に電流が流れているときハイレベル信号を出力し、第３インダクタＬ３に電流が流れていないときローレベル信号を出力する。駆動回路９０の出力信号は、第２ＭＯＳＦＥＴ（Ｍ２）のゲート端子およびインバータＩＮ１の入力端子に入力される。インバータＩＮ１は駆動回路９０の出力信号のレベルを反転させて、第１ＭＯＳＦＥＴＭ１のゲート端子に供給する。
【００５１】
第１ＭＯＳＦＥＴ（Ｍ１）及び第２ＭＯＳＦＥＴ（Ｍ２）はＮチャンネルのＭＯＳＦＥＴである。ＭＯＳＦＥＴではソースからドレインに寄生ダイオードが形成される。従って、第１ＭＯＳＦＥＴ（Ｍ１）及び第２ＭＯＳＦＥＴ（Ｍ２）がオフの状態では、図３に示した実施の形態１に係る電源装置１００の回路構成と同じである。
【００５２】
第１ＤＣ−ＤＣコンバータ４０の稼働中、第２ＭＯＳＦＥＴ（Ｍ２）はオンし、第１ＭＯＳＦＥＴ（Ｍ１）はオフする。第１ＤＣ−ＤＣコンバータ４０の停止中、第２ＭＯＳＦＥＴ（Ｍ２）はオフし、第１ＭＯＳＦＥＴ（Ｍ１）はオンする。ＭＯＳＦＥＴがオンすると寄生ダイオードではなくチャネルを通じて電流が流れる。チャネルを通じて電流が流れると、寄生ダイオードによる電圧降下の影響を受けなくなる。
【００５３】
以上説明したように実施の形態２によれば、実施の形態１の効果に加えて次の効果を奏する。即ち、第２ダイオードＤ２及び第３ダイオードＤ３による電圧降下分の電力損失が低減する。なお、第１ＭＯＳＦＥＴ（Ｍ１）の代わりに図３に示した第２ダイオードＤ２を用い、インバータＩＮ１を省略してもよい。第２ＤＣ−ＤＣコンバータ６０及び第３ＤＣ−ＤＣコンバータ７０により補助電源出力を生成する場合、第１ＤＣ−ＤＣコンバータ４０及び第３ＤＣ−ＤＣコンバータ７０により補助電源出力を生成する場合より、低効率であるため、第２ダイオードＤ２の電圧降下の寄与が小さくなる。従って、コストを優先して第２ダイオードＤ２の電圧降下対策は実施しないという設計が考えられる。
【００５４】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５５】
第１ＤＣ−ＤＣコンバータ４０にフルブリッジ方式を採用する例を説明したが、ハーフブリッジ方式、プッシュプル方式、フォワード方式などを採用してもよい。
【符号の説明】
【００５６】
１００  電源装置、  １０  交流電源、  ２０  整流回路、  ３０  ＰＦＣ回路、  ４０  第１ＤＣ−ＤＣコンバータ、  ５０  駆動部、  ６０  第２ＤＣ−ＤＣコンバータ、  ７０  第３ＤＣ−ＤＣコンバータ、  ８０  制御部、  ９０  駆動回路、  Ｒ１  負荷、  Ｃ１  第１容量、  Ｃ２  第２容量、  Ｌ１  第１インダクタ、  Ｌ２  第２インダクタ、  Ｌ３  第３インダクタ、  Ｄ１  第１ダイオード、  Ｄ２  第２ダイオード、  Ｄ３  第３ダイオード、  Ｓ１  第１スイッチ、  Ｓ２  第２スイッチ、  Ｓ３  第３スイッチ、  Ｓ４  第４スイッチ、  Ｓ５  第５スイッチ、  Ｓ６  第６スイッチ、  Ｓ７  第７スイッチ、  Ｔ１  トランス、  ＩＮ１  インバータ、  Ｍ１  第１ＭＯＳＦＥＴ、  Ｍ２  第２ＭＯＳＦＥＴ。
【産業上の利用可能性】
【００５７】
本発明は、サーバに電力を供給する電源装置に利用可能である。
【図１】
0005622943.tif 000002
【図２】
0005622943.tif 000003
【図３】
0005622943.tif 000004
【図４】
0005622943.tif 000005
【図５】
0005622943.tif 000006