(57)【特許請求の範囲】
【請求項１】
入力電圧の供給されるスイッチ回路を、所定の条件に基づき第１状態から第２状態にスイッチングさせ、出力電圧に応じた第１電圧から生成されるフィードバック電圧と出力電圧に応じて設定される基準電圧から生成される参照電圧との比較結果に応じたタイミングで前記第２状態から前記第１状態にスイッチングさせる制御回路を有し、
前記制御回路は、
前記スイッチ回路が前記第２状態にスイッチングしてから前記第１状態にスイッチングするまでの時間を電圧変換して補正電圧を生成し、所定の傾斜にて変化するスロープ電圧を生成し、前記補正電圧を前記第１電圧又は前記基準電圧に付加するとともに前記スロープ電圧を前記第１電圧又は前記基準電圧に付加することで前記フィードバック電圧及び前記参照電圧を生成する電圧生成回路を含むことを特徴とする電源装置。
【請求項２】
前記電圧生成回路は、前記スイッチ回路が前記第２状態から前記第１状態にスイッチングするまでの期間における前記スロープ電圧の変化分と等しい電圧値となるように前記補正電圧を生成することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御回路は、前記フィードバック電圧と前記参照電圧との比較結果に応じたタイミングで前記スイッチ回路をオンし、
前記電圧生成回路は、
前記スイッチ回路のオフ期間における前記スロープ電圧の変化分と等しい電圧値となるように前記補正電圧を生成し、
前記基準電圧に対して、前記スロープ電圧を加算するとともに前記補正電圧を減算することで前記参照電圧を生成することを特徴とする請求項１又は２に記載の電源装置。
【請求項４】
前記電圧生成回路は、
第１のコンデンサと、前記第１のコンデンサに並列接続された第１のスイッチと、前記第１のコンデンサに電流を供給する第１の電流源とを含み、前記第１のスイッチを前記スイッチ回路のスイッチングタイミングに応じてオンオフして前記第１のコンデンサを充放電し、前記第１のコンデンサの蓄積電荷により前記スロープ電圧を生成するスロープ電圧生成回路と、
第２のコンデンサと、前記第２のコンデンサに並列接続された第２のスイッチと、前記第２のコンデンサに電流を供給する第２の電流源と、前記第２のコンデンサの第１端子と第２端子との間に第３のスイッチを介して接続されたローパスフィルタと、前記ローパスフィルタにより前記第２のコンデンサの第１端子における電圧が平滑化された電圧と前記基準電圧とが入力されるとともに出力端子が前記第２のコンデンサの第２端子に接続されたオペアンプと、を含み、前記第２のスイッチを前記スイッチ回路と同期してオンオフし、前記第３のスイッチを前記スイッチ回路と相補的にオンオフして前記オペアンプの出力電圧を前記基準電圧から前記補正電圧を減算した電圧として生成する補正電圧生成回路とを含むことを特徴とする請求項３に記載の電源装置。
【請求項５】
前記制御回路は、前記フィードバック電圧と前記参照電圧との比較結果に応じたタイミングで前記スイッチ回路をオフし、
前記電圧生成回路は、
前記スイッチ回路のオン期間における前記スロープ電圧の変化分と等しい電圧値となるように前記補正電圧を生成し、
前記基準電圧に対して、前記スロープ電圧を減算するとともに前記補正電圧を加算することで前記参照電圧を生成することを特徴とする請求項１又は２に記載の電源装置。
【請求項６】
前記電圧生成回路は、
第１のコンデンサと、前記第１のコンデンサに並列接続された第１のスイッチと、前記第１のコンデンサに電流を供給する第１の電流源とを含み、前記第１のスイッチを前記スイッチ回路のスイッチングタイミングに応じてオンオフして前記第１のコンデンサを充放電し、前記第１のコンデンサの蓄積電荷により前記スロープ電圧を生成するスロープ電圧生成回路と、
第２のコンデンサと、前記第２のコンデンサに並列接続された第２のスイッチと、前記第２のコンデンサに電流を供給する第２の電流源と、前記第２のコンデンサの第１端子と第２端子との間に第３のスイッチを介して接続されたローパスフィルタと、前記ローパスフィルタにより前記第２のコンデンサの第１端子における電圧が平滑化された電圧と前記基準電圧とが入力されるとともに出力端子が前記第２のコンデンサの第２端子に接続されたオペアンプと、を含み、前記第２のスイッチを前記スイッチ回路と相補的にオンオフし、前記第３のスイッチを前記スイッチ回路と同期してオンオフして前記オペアンプの出力電圧を前記基準電圧から前記補正電圧を加算した電圧として生成する補正電圧生成回路とを含むことを特徴とする請求項５に記載の電源装置。
【請求項７】
前記制御回路は、所定周波数のパルス信号に基づき前記スイッチ回路を前記第１状態から前記第２状態にスイッチングさせる、又は前記スイッチ回路を前記第１状態にスイッチングさせてから所定時間経過後に前記第１状態から前記第２状態にスイッチングさせることを特徴とする請求項１〜６のいずれか１項に記載の電源装置。
【請求項８】
入力電圧の供給されるスイッチ回路を、所定の条件に基づき第１状態から第２状態にスイッチングさせ、出力電圧に応じた第１電圧から生成されるフィードバック電圧と出力電圧に応じて設定される基準電圧から生成される参照電圧との比較結果に応じたタイミングで前記第２状態から前記第１状態にスイッチングさせる制御回路であって、
前記スイッチ回路が前記第２状態にスイッチングしてから前記第１状態にスイッチングするまでの時間を電圧変換して補正電圧を生成し、所定の傾斜にて変化するスロープ電圧を生成し、前記補正電圧を前記第１電圧又は前記基準電圧に付加するとともに前記スロープ電圧を前記第１電圧又は前記基準電圧に付加することで前記フィードバック電圧及び前記参照電圧を生成する電圧生成回路を含むことを特徴とする制御回路。
【請求項９】
入力電圧の供給されるスイッチ回路を、所定の条件に基づき第１状態から第２状態にスイッチングさせ、出力電圧に応じた第１電圧から生成されるフィードバック電圧と出力電圧に応じて設定される基準電圧から生成される参照電圧との比較結果に応じたタイミングで前記第２状態から前記第１状態にスイッチングさせる電源装置の制御方法であって、
前記スイッチ回路が前記第２状態にスイッチングしてから前記第１状態にスイッチングするまでの時間を電圧変換して補正電圧を生成し、所定の傾斜にて変化するスロープ電圧を生成し、前記補正電圧を前記第１電圧又は前記基準電圧に付加するとともに前記スロープ電圧を前記第１電圧又は前記基準電圧に付加することで前記フィードバック電圧及び前記参照電圧を生成することを特徴とする電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、制御回路及び電源装置の制御方法に関するものである。
【背景技術】
【０００２】
従来、電源装置として、コンパレータ方式のＤＣ−ＤＣコンバータが知られている。例えば、入力電圧より低い出力電圧を生成する、所謂降圧型のＤＣ−ＤＣコンバータは、入力電圧が供給されるスイッチ回路に接続されたコイルに流れる電流を、平滑用コンデンサにより平滑化して出力電圧を生成する。このようにして生成される出力電圧は、コイル電流と平滑用コンデンサの等価直列抵抗に起因するリップル電圧（リップル成分）を含む。したがって、このＤＣ−ＤＣコンバータは、コンパレータにて出力電圧と一定の基準電圧とを比較し、リップル成分により出力電圧が基準電圧を横切る場合にスイッチ回路をスイッチングすることで、出力電圧を制御する。
【０００３】
上述のようにスイッチ回路をスイッチングして出力電圧を生成するＤＣ−ＤＣコンバータに対して、出力電圧の安定化、すなわちリップル成分の少ない出力電圧の生成が望まれている。この要求に対して、等価直列抵抗の小さな平滑用コンデンサを用いたＤＣ−ＤＣコンバータが検討されている（例えば、特許文献１，２参照）。このようなＤＣ−ＤＣコンバータでは、例えばコンパレータに入力される基準電圧を、所定の傾斜にて変化するスロープ電圧とすることにより、リップルが小さな出力電圧であっても安定してスイッチ回路をスイッチング制御している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１６０９０５号公報
【特許文献２】米国特許出願公開第２００５／０２８６２６９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、上記コンパレータ方式のＤＣ−ＤＣコンバータでは、入力電圧又は出力電流が変動すると、スイッチ回路のスイッチングのデューティが変動する。例えば入力電圧が高くなった場合には、コイル電流が増加し、そのコイル電流を平滑化した出力電圧が高くなる。このとき、上記スロープ電圧の傾斜が固定であるため、基準電圧と出力電圧が交差する電圧が高くなる。この結果、出力電圧が所望の電圧（目標電圧）よりも高い電圧で安定することになる。逆に、入力電圧が低くなった場合には、出力電圧が所望の電圧よりも低い電圧で安定することになる。すなわち、入力電圧の変動に応じたデューティの変化に対応することができず、ラインレギュレーションが悪化する場合がある。
【０００６】
電源装置で、出力電圧の変動を抑制することを目的とする。
【課題を解決するための手段】
【０００７】
開示の電源装置は、入力電圧の供給されるスイッチ回路を、所定の条件に基づき第１状態から第２状態にスイッチングさせ、出力電圧に応じた第１電圧から生成されるフィードバック電圧と出力電圧に応じて設定される基準電圧から生成される参照電圧との比較結果に応じたタイミングで前記第２状態から前記第１状態にスイッチングさせる制御回路を有し、前記制御回路は、前記スイッチ回路が前記第２状態にスイッチングしてから前記第１状態にスイッチングするまでの時間を電圧変換して補正電圧を生成し、所定の傾斜にて変化するスロープ電圧を生成し、前記補正電圧を前記第１電圧又は前記基準電圧に付加するとともに前記スロープ電圧を前記第１電圧又は前記基準電圧に付加することで前記フィードバック電圧及び前記参照電圧を生成する電圧生成回路を含む。
【発明の効果】
【０００８】
開示の電源装置によれば、出力電圧の変動を抑制することができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。
【図２】（ａ）、（ｂ）第１実施形態の参照電圧生成回路の動作を示す波形図。
【図３】（ａ）、（ｂ）シミュレーション結果を示す波形図。
【図４】第２実施形態の参照電圧生成回路を示す回路図。
【図５】第２実施形態の参照電圧生成回路の動作を示す波形図。
【図６】第３実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。
【図７】（ａ）、（ｂ）第３実施形態の参照電圧生成回路の動作を示す波形図。
【図８】第４実施形態の参照電圧生成回路を示す回路図。
【図９】第４実施形態の参照電圧生成回路の動作を示す波形図。
【図１０】変形例のＤＣ−ＤＣコンバータを示すブロック回路図。
【図１１】変形例のＤＣ−ＤＣコンバータを示すブロック回路図。
【発明を実施するための形態】
【００１０】
（第１実施形態）
以下、第１実施形態を図１〜図８に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉに基づいてその入力電圧Ｖｉよりも低い出力電圧Ｖｏを生成するコンバータ部２と、コンバータ部２を制御する制御回路３とを含む。
【００１１】
コンバータ部２は、メイン側のトランジスタＴ１と、同期側のトランジスタＴ２と、コイルＬ１と、コンデンサＣ１とを含む。
メイン側のトランジスタＴ１はＰチャネルＭＯＳトランジスタであるとともに、同期側のトランジスタＴ２はＮチャネルＭＯＳトランジスタである。トランジスタＴ１は、その第１端子（ソース）が入力電圧Ｖｉの供給される入力端子Ｐｉに接続されるとともに、第２端子（ドレイン）がトランジスタＴ２の第１端子（ドレイン）に接続されている。このトランジスタＴ２の第２端子（ソース）は、入力電圧Ｖｉよりも低い電位の電源線（ここでは、グランド）に接続されている。このように、入力端子Ｐｉとグランドとの間には、トランジスタＴ１とトランジスタＴ２とが直列に接続されている。
【００１２】
また、トランジスタＴ１の制御端子（ゲート）には制御回路３から制御信号ＤＨが供給されるのに対し、トランジスタＴ２の制御端子（ゲート）には制御回路３から制御信号ＤＬが供給される。これらトランジスタＴ１，Ｔ２は、制御信号ＤＨ，ＤＬに応答してオンオフする。制御回路３は、トランジスタＴ１，Ｔ２を相補的にオンオフするように制御信号ＤＨ，ＤＬを生成する。
【００１３】
両トランジスタＴ１，Ｔ２間のノードＮ１は、コイルＬ１の第１端子に接続されている。このコイルＬ１の第２端子は、出力電圧Ｖｏを出力する出力端子Ｐｏに接続されている。このように、入力端子Ｐｉと出力端子Ｐｏとの間には、メイン側のトランジスタＴ１とコイルＬ１とが直列に接続されている。また、上記コイルＬ１の第２端子は平滑用コンデンサＣ１の第１端子に接続されるとともに、そのコンデンサＣ１の第２端子はグランドに接続されている。なお、このコンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。
【００１４】
このようなコンバータ部２では、メイン側のトランジスタＴ１がオンし同期側のトランジスタＴ２がオフした場合に、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に応じたコイル電流ＩＬがコイルＬ１に流れる。これにより、コイルＬ１にはエネルギーが蓄積される。また、メイン側のトランジスタＴ１がオフし同期側のトランジスタＴ２がオンすると、コイルＬ１が蓄えたエネルギーを放出するため、そのコイルＬ１に誘導電流（コイル電流ＩＬ）が流れる。このような動作により、入力電圧Ｖｉよりも降圧された出力電圧Ｖｏが生成される。そして、その出力電圧Ｖｏが出力端子Ｐｏに接続される負荷（図示略）に出力される。なお、負荷には出力電流Ｉｏが供給される。
【００１５】
制御回路３は、コンバータ部２から帰還される出力電圧Ｖｏに基づいて、制御信号ＤＨ，ＤＬのパルス幅を調整する。この制御回路３は、比較器（コンパレータ）１０と、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）１１と、参照電圧生成回路１２と、発振器１３と、駆動回路１４とを含む。
【００１６】
比較器１０の反転入力端子には、フィードバックとして出力電圧Ｖｏが供給される。比較器１０の非反転端子には、参照電圧生成回路１２から出力される参照電圧ＶＲ１が供給される。この比較器１０は、出力電圧Ｖｏと参照電圧ＶＲ１との比較結果に応じた信号Ｓ１を生成する。本実施形態において、比較器１０は、出力電圧Ｖｏが参照電圧ＶＲ１よりも高いときにＬレベルの信号Ｓ１を生成する一方、出力電圧Ｖｏが参照電圧ＶＲ１よりも低いときにＨレベルの信号Ｓ１を生成する。そして、比較器１０は、この信号Ｓ１をＲＳ−ＦＦ回路１１に出力する。
【００１７】
ＲＳ−ＦＦ回路１１は、そのセット端子Ｓに比較器１０が接続され、リセット端子Ｒに発振器１３が接続されている。発振器１３は、所定周波数のクロック信号ＣＬＫ（例えば、一定周期で生成されるパルス信号を有する信号）を生成する。上記ＲＳ−ＦＦ回路１１は、セット端子Ｓに供給されるＨレベルの信号Ｓ１に応答して、出力端子ＱからＨレベルの制御信号Ｓ２を出力するとともに、反転出力端子ＸＱからＬレベルの制御信号Ｓ３を出力する。また、ＲＳ−ＦＦ回路１１は、リセット端子Ｒに供給されるＨレベルのクロック信号ＣＬＫに応答して、Ｌレベルの制御信号Ｓ２を出力するとともに、Ｈレベルの制御信号Ｓ３を出力する。すなわち、ＲＳ−ＦＦ回路１１に対して、Ｈレベルの信号Ｓ１はセット信号であるとともに、Ｈレベルのクロック信号ＣＬＫはリセット信号である。そして、ＲＳ−ＦＦ回路１１から出力される制御信号Ｓ２が駆動回路１４に供給されるとともに、制御信号Ｓ３が参照電圧生成回路１２と駆動回路１４に供給される。
【００１８】
参照電圧生成回路１２は、所定の傾斜にて電圧値が変化するスロープ電圧Ｖｓ１を生成する。また、参照電圧生成回路１２は、上記制御信号Ｓ３に基づいて、メイン側のトランジスタＴ１のオフ時間を電圧変換して補正電圧Ｖｔｖ１を生成する。そして、参照電圧生成回路１２は、出力電圧Ｖｏに応じて設定される基準電圧ＶＲ０に対して、スロープ電圧Ｖｓ１と補正電圧Ｖｔｖ１とを付加して参照電圧ＶＲ１を生成する。なお、この参照電圧ＶＲ１は上記比較器１０に供給される。
【００１９】
駆動回路１４は、ＲＳ−ＦＦ回路１１から入力する制御信号Ｓ２，Ｓ３に基づいて、コンバータ部２のトランジスタＴ１，Ｔ２を相補的にオンオフさせる制御信号ＤＨ，ＤＬを生成する。なお、駆動回路１４において、両トランジスタＴ１，Ｔ２が同時にオンしないように、制御信号ＤＨ，ＤＬにデッドタイムを設定してもよい。
【００２０】
本実施形態において、駆動回路１４は、Ｈレベルの制御信号Ｓ２及びＬレベルの制御信号Ｓ３に応答してＬレベルの制御信号ＤＨ，ＤＬを出力するとともに、Ｌレベルの制御信号Ｓ２及びＨレベルの制御信号Ｓ３に応答してＨレベルの制御信号ＤＨ，ＤＬを出力する。メイン側のトランジスタＴ１は、Ｌレベルの制御信号ＤＨに応答してオンする一方、Ｈレベルの制御信号ＤＬに応答してオフする。同様に、同期側のトランジスタＴ２は、Ｈレベルの制御信号ＤＬに応答してオンする一方、Ｌレベルの制御信号ＤＬに応答してオフする。
【００２１】
ここで、上記比較器１０は、出力電圧Ｖｏが参照電圧ＶＲ１より低いときにＨレベルの信号Ｓ１を出力する。このＨレベルの信号Ｓ１に応答して、ＲＳ−ＦＦ回路１１は、Ｈレベルの制御信号Ｓ２とＬレベルの制御信号Ｓ３とを出力する。そして、駆動回路１４は、そのＨレベルの制御信号Ｓ２及びＬレベルの制御信号Ｓ３に応答してＬレベルの制御信号ＤＨ，ＤＬを生成する。したがって、制御回路３は、出力電圧Ｖｏが参照電圧ＶＲ１よりも低くなると（参照電圧ＶＲ１が出力電圧Ｖｏを横切ると）、メイン側のトランジスタＴ１をオンするとともに、同期側のトランジスタＴ２をオフする。換言すると、出力電圧Ｖｏと参照電圧ＶＲ１との比較結果に応じてトランジスタＴ１のオンタイミングが設定される。
【００２２】
一方、上記発振器１３は、一定周期でＨレベルのクロック信号ＣＬＫを出力する。すると、ＲＳ−ＦＦ回路１１は、そのＨレベルのクロック信号ＣＬＫに応答してＬレベルの制御信号Ｓ２とＨレベルの制御信号Ｓ３とを出力する。そして、駆動回路１４は、そのＬレベルの制御信号Ｓ２及びＨレベルの制御信号Ｓ３に応答してＨレベルの制御信号ＤＨ，ＤＬを生成する。したがって、制御回路３は、一定周期毎に、メイン側のトランジスタＴ１をオフするとともに、同期側のトランジスタＴ２をオンする。なお、再び出力電圧Ｖｏが参照電圧ＶＲ１より低くなると、制御回路３は、メイン側のトランジスタＴ１をオンするとともに、同期側のトランジスタＴ２をオフする。
【００２３】
このように、制御回路３は、一定の周期にてメイン側のトランジスタＴ１を第１の状態（オン状態）から第２の状態（オフ状態）にスイッチングさせるためのＨレベルの制御信号ＤＨを生成する。また、制御回路３は、出力電圧Ｖｏと参照電圧ＶＲ１との比較結果に応じてトランジスタＴ１を第２の状態（オフ状態）から第１の状態（オン状態）にスイッチングさせるためのＬレベルの制御信号ＤＨを生成する。さらに、制御回路３は、参照電圧ＶＲ１の電圧値を調整することでＬレベルの制御信号ＤＨを生成するタイミング、すなわちトランジスタＴ１のオンタイミングを変更する。
【００２４】
なお、メイン側のトランジスタＴ１を制御する制御信号ＤＨの周期がＤＣ−ＤＣコンバータ１のスイッチング動作の周期、すなわちスイッチング周期（スイッチング周波数）である。また、以下の説明では、メイン側のトランジスタＴ１をオンする期間を「オン期間」、トランジスタＴ１をオフする期間を「オフ期間」とし、トランジスタＴ１がオンしている時間をオン時間Ｔｏｎ、トランジスタＴ１がオフしている時間をオフ時間Ｔｏｆｆとする。
【００２５】
次に、上記参照電圧生成回路１２の構成例を説明する。
図１に示すように、参照電圧生成回路１２は、スロープ電圧生成回路２０と、補正電圧生成回路３０と、付加回路４０とを含む。
【００２６】
スロープ電圧生成回路２０は、上記発振器１３にて生成されるクロック信号ＣＬＫに同期して電圧値が変化するスロープ電圧Ｖｓ１を生成する。具体的には、スロープ電圧Ｖｓ１は、図２（ａ）に示すように、メイン側のトランジスタのスイッチング周期において、リセット電位（ここでは、０Ｖ）から所定の傾斜で上昇し、クロック信号ＣＬＫの立ち上がりエッジに同期してリセット電位にリセットされる電圧である。換言すると、スロープ電圧Ｖｓ１は、メイン側のトランジスタＴ１のオフタイミングに同期して固定の傾斜で上昇する電圧である。そして、図１に示すように、スロープ電圧生成回路２０は、生成したスロープ電圧Ｖｓ１を付加回路４０に出力する。
【００２７】
補正電圧生成回路３０には、上記ＲＳ−ＦＦ回路１１の反転出力端子ＸＱから出力される制御信号Ｓ３が供給される。この補正電圧生成回路３０は、制御信号Ｓ３に基づいて、その制御信号Ｓ３のＨレベルのパルス時間を電圧変換して補正電圧Ｖｔｖ１を生成する。ここで、Ｈレベルの制御信号Ｓ３（Ｌレベルの制御信号Ｓ２）が出力されている期間ではメイン側のトランジスタＴ１がオフしているため、制御信号Ｓ３のＨレベルのパルス時間がトランジスタＴ１のオフ時間に相当する。このため、上記補正電圧Ｖｔｖ１は、メイン側のトランジスタＴ１のオフ時間Ｔｏｆｆに比例する電圧であると言える。したがって、このような補正電圧Ｖｔｖ１は、図２（ａ）に示すように、トランジスタＴ１のオフ時間Ｔｏｆｆが長いほどその電圧値が高くなる。そして、図１に示すように、補正電圧生成回路３０は、生成した補正電圧Ｖｔｖ１を付加回路４０に出力する。
【００２８】
付加回路４０は、基準電源Ｅ１と加減算回路４１とを含む。加減算回路４１には、基準電源Ｅ１にて生成される基準電圧ＶＲ０と、上記スロープ電圧Ｖｓ１と、上記補正電圧Ｖｔｖ１とが供給される。この加減算回路４１は、基準電圧ＶＲ０に対して、スロープ電圧Ｖｓ１を加算するとともに、補正電圧Ｖｔｖ１を減算することにより、上記参照電圧ＶＲ１を生成する。この参照電圧ＶＲ１が上記比較器１０の非反転入力端子に供給される。なお、上記基準電圧ＶＲ０は、出力電圧Ｖｏを制御する目標の電圧に応じて設定されている。
【００２９】
次に、従来例と対比しつつＤＣ−ＤＣコンバータ１（とくに、参照電圧生成回路１２）の動作を図２及び図３に従って説明する。なお、図２は、参照電圧生成回路１２の動作を示す波形図である。同図において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。また、図３（ａ）は、出力電圧Ｖｏを１Ｖ、出力電流Ｉｏを０．５Ａ、コイルＬ１を１．５μＨ、コンデンサＣ１を１０μＦ、スイッチング周波数を３ＭＨｚとし、入力電圧Ｖｉを２．５Ｖから５．５Ｖに変化させた場合のシミュレーション結果である。同図３（ｂ）は、出力電圧Ｖｏを１Ｖ、入力電圧Ｖｉを３．６Ｖ、コイルＬ１を１．５μＨ、コンデンサＣ１を１０μＦ、スイッチング周波数を３ＭＨｚとし、出力電流Ｉｏを０Ａから１Ａに変化させた場合のシミュレーション結果である。
【００３０】
まず、入力電圧Ｖｉが変動する場合のＤＣ−ＤＣコンバータ１の動作を説明する。
図２に示すように、入力電圧Ｖｉが上昇すると、トランジスタＴ１のオン時間Ｔｏｎが短くなるとともに、オフ時間Ｔｏｆｆが長くなる（左部分→右部分参照）。ここで、図１に示す比較器１０は、出力電圧Ｖｏよりも参照電圧ＶＲ１が高くなるとＨレベルの信号Ｓ１を出力する。そして、その信号Ｓ１に従ってトランジスタＴ１がオンされる。すなわち、出力電圧Ｖｏの波形と、参照電圧ＶＲ１の波形との交点において、トランジスタＴ１がオンされる。このため、Ｈレベルのクロック信号ＣＬＫに従ってトランジスタＴ１がオフされてからこの交点までの時間がオフ時間Ｔｏｆｆになる。
【００３１】
このようなオフ時間Ｔｏｆｆが入力電圧Ｖｉの上昇に伴って長くなると、基準電圧ＶＲ０に対して固定の傾斜のスロープ電圧のみが付加された参照電圧ＶＲ３と出力電圧Ｖｏとが比較される従来例の場合には、その参照電圧ＶＲ３と交差する出力電圧Ｖｏの電圧値が高くなる（図２（ｂ）の右部分参照）。詳述すると、従来例の場合には、上記基準電圧ＶＲ０が一定で、且つ上記参照電圧ＶＲ３のスロープが固定であるため、オフ時間Ｔｏｆｆが長くなる分だけオフ期間における参照電圧ＶＲ３の電圧変化量が大きくなる。このため、この参照電圧ＶＲ３と交差する出力電圧Ｖｏの電圧値が高くなる（左部分→右部分参照）。このように、従来例の場合には、出力電圧Ｖｏと参照電圧ＶＲ３との交点における両電圧Ｖｏ，ＶＲ３の電圧値がオフ時間Ｔｏｆｆに依存して変動する。このため、従来例の場合には、入力電圧Ｖｉの変動（オフ時間Ｔｏｆｆの変動）に応じて、出力電圧Ｖｏが変動する。この点は、図３（ａ）のシミュレーション結果からも明らかである（破線波形参照）。なお、このシミュレーション結果では、入力電圧Ｖｉを２．５Ｖから５．５Ｖまで上昇させたときに、出力電圧Ｖｏが目標電圧値である１Ｖから１６ｍＶ上昇し、その電圧変動が１．６％であった。
【００３２】
これに対し、本実施形態の参照電圧ＶＲ１は、基準電圧ＶＲ０に対して、傾斜が固定されたスロープ電圧Ｖｓ１と併せて、トランジスタＴ１のオフ時間Ｔｏｆｆに比例して変化する補正電圧Ｖｔｖ１が付加されている。ここで、補正電圧Ｖｔｖ１は、図２（ａ）に示すように、入力電圧Ｖｉの上昇に伴ってオフ時間Ｔｏｆｆが長くなると、そのオフ時間Ｔｏｆｆが長くなった分だけ電圧値が高くなる。そして、この補正電圧Ｖｔｖ１が基準電圧ＶＲ０から減算される。このため、入力電圧Ｖｉが低くオフ時間Ｔｏｆｆが短い場合（左部分参照）よりも、入力電圧Ｖｉが高くオフ時間Ｔｏｆｆが長い場合（右部分参照）の方が、オン期間からオフ期間への切り替わり時（スロープ電圧Ｖｓ１がリセット電位の時）の参照電圧ＶＲ１の電圧値が低くなる。したがって、入力電圧Ｖｉの上昇に伴ってオフ時間Ｔｏｆｆが長くなっても、上述のように補正電圧Ｖｔｖ１が上昇する分だけ（参照電圧ＶＲ１が低下する分だけ）、参照電圧ＶＲ１を横切る出力電圧Ｖｏの電圧値の上昇を抑制することができる。
【００３３】
換言すると、本実施形態の参照電圧生成回路１２では、トランジスタＴ１のオフ時間Ｔｏｆｆに依存した補正電圧Ｖｔｖ１を基準電圧ＶＲ０から減算することで、参照電圧ＶＲ１と交差する出力電圧Ｖｏのオフ時間Ｔｏｆｆの依存を打ち消している。より具体的には、参照電圧生成回路１２は、トランジスタＴ１のオフ期間におけるスロープ電圧Ｖｓ１の変化分（上昇分）に等しい電圧値となるようにオフ時間Ｔｏｆｆを電圧変換して補正電圧Ｖｔｖ１を生成し、その補正電圧Ｖｔｖ１を基準電圧ＶＲ０から減算している。これにより、図２（ａ）の一点鎖線で示すように、入力電圧Ｖｉが変動しても、その変動に伴う出力電圧Ｖｏの変動を抑制することができる。この点は、図３（ａ）のシミュレーション結果からも明らかである（実線波形参照）。なお、このシミュレーション結果では、入力電圧Ｖｉを２．５Ｖから５．５Ｖまで上昇させたときに、出力電圧Ｖｏは目標電圧値である１Ｖから０．２ｍＶだけの上昇に抑えられ、その電圧変動が従来例の場合に比べて極めて小さい０．０２％であった。このように、本実施形態のＤＣ−ＤＣコンバータ１では、入力電圧Ｖｉが変動しても、略一定の出力電圧Ｖｏを生成することができる。
【００３４】
また、上述のＤＣ−ＤＣコンバータの動作を別の見方をすれば、従来例の場合には、図２（ｂ）に示すように、出力電圧Ｖｏが所定の電圧Ｖｏ１で安定している状態から入力電圧Ｖｉが上昇すると、出力電圧Ｖｏが電圧Ｖｏ１＋ΔＶで安定する。これに対し、本実施形態の場合には、出力電圧Ｖｏが電圧Ｖｏ１（ここでは、基準電圧ＶＲ０）で安定している状態から入力電圧Ｖｉが上昇しても、出力電圧Ｖｏが電圧Ｖｏ１で安定することになる。したがって、本実施形態のＤＣ−ＤＣコンバータ１では、入力電圧Ｖｉ上昇後の出力電圧Ｖｏが従来例の場合よりも電圧ΔＶ分だけ小さくなるため、オンデューティが従来例の場合よりも小さくなる。このため、参照電圧生成回路１２は、出力電圧Ｖｏが上記電圧Ｖｏ１（＝ＶＲ０）で安定するように、従来例の場合よりもオンデューティが小さくなるように参照電圧ＶＲ１（とくに、補正電圧Ｖｔｖ１）を生成しているとも言える。そして、このような制御により、図２（ａ）に示すように、入力電圧Ｖｉが変動しても、その変動に伴って出力電圧Ｖｏが電圧Ｖｏ１（＝ＶＲ０）から変動することを抑制することができる。
【００３５】
なお、ここでは詳細な説明を省略するが、入力電圧Ｖｉが低下した場合も同様に、その変動に伴う出力電圧Ｖｏの変動を抑制することができる（例えば図２（ａ）の右部分→左部分参照）。
【００３６】
次に、出力電流Ｉｏが変動する場合のＤＣ−ＤＣコンバータ１の動作を図３（ｂ）のシミュレーション結果を参照して説明する。
負荷の増加に伴って出力電流Ｉｏが増加すると、従来例の場合には、図３（ｂ）の破線波形に示すように、出力電流Ｉｏが増加するに連れて出力電圧Ｖｏが低くなる。詳述すると、出力電流Ｉｏが増加した場合、オン期間におけるノードＮ１の電圧ＶＮ１が、トランジスタＴ１のオン抵抗Ｒｔ１によって低下する。具体的には、オン期間におけるノードＮ１の電圧ＶＮ１は、
【００３７】
【数１】
0005609210.tif 000002
と表わすことができる。この式から明らかなように、出力電流Ｉｏが増加するほど、コイルＬ１に蓄積されるエネルギーが低下する。また、オフ期間におけるノードＮ１の電圧ＶＮ１は、トランジスタＴ２のオン抵抗Ｒｔ２によって低下する。具体的には、オフ期間におけるノードＮ１の電圧ＶＮ１は、
【００３８】
【数２】
0005609210.tif 000003
と表わすことができる。この式から明らかなように、出力電流Ｉｏが増加するほど、コイルＬ１に蓄積されたエネルギーの消費が増加する。したがって、出力電流Ｉｏが増加するほど出力電圧Ｖｏが低下する。
【００３９】
また、別の見方をすれば、出力電流Ｉｏが増加すると、トランジスタＴ１のオン時間Ｔｏｎが長くなるとともに、オフ時間Ｔｏｆｆが短くなる。このようにオフ時間Ｔｏｆｆが短くなると、基準電圧ＶＲ０が一定で、且つ参照電圧ＶＲ３のスロープが固定である従来例の場合には、オフ時間Ｔｏｆｆが短くなる分だけ上記参照電圧ＶＲ３と交差する出力電圧Ｖｏの電圧値が低くなる。このため、従来例の場合には、出力電流Ｉｏの増加に伴ってオフ時間Ｔｏｆｆが短くなるほど、出力電圧Ｖｏが低くなる。なお、本シミュレーション結果では、出力電流Ｉｏを０Ａから１Ａまで増加させたときに、出力電圧Ｖｏが目標電圧値である１Ｖから４．５ｍＶ低下し、その電圧変動が０．４５％であった。
【００４０】
これに対し、本実施形態では、出力電流Ｉｏの増加に伴って変化するオフ時間Ｔｏｆｆそのものを電圧変換して補正電圧Ｖｔｖ１を生成し、その補正電圧Ｖｔｖ１とスロープ電圧Ｖｓ１とを基準電圧ＶＲ０に付加して参照電圧ＶＲ１を生成している。このため、上述のように出力電流Ｉｏの増加に伴ってトランジスタＴ１のオフ時間Ｔｏｆｆが短くなる場合には、そのオフ時間Ｔｏｆｆが短くなった分だけ補正電圧Ｖｔｖ１が低くなる。このように補正電圧Ｖｔｖ１が低くなる分だけ、オン期間からオフ期間への切り替わり時の参照電圧ＶＲ１が上昇するため、その参照電圧ＶＲ１を横切る出力電圧Ｖｏの電圧値の上昇を抑制することができる。この結果、図３（ｂ）の実線波形に示すように、出力電流Ｉｏ（負荷）が変動しても、その変動に伴う出力電圧Ｖｏの変動を抑制することができる。なお、本シミュレーション結果では、出力電流Ｉｏを０Ａから１Ａまで増加させたときに、出力電圧Ｖｏは目標電圧値である１Ｖから０．２ｍＶだけの低下に抑えられ、その電圧変動が従来例の場合に比べて極めて小さい０．０２％であった。このように、本実施形態のＤＣ−ＤＣコンバータ１では、出力電流Ｉｏが変動しても、略一定の出力電圧Ｖｏを生成することができる。
【００４１】
続いて、上記参照電圧ＶＲ１と出力電圧Ｖｏとの関係を、数式を使って更に説明する。上述したように、出力電圧Ｖｏの波形と参照電圧ＶＲ１の波形との交点において、トランジスタＴ１がオンされる。このため、トランジスタＴ１がオンする時の出力電圧Ｖｏは、その時の参照電圧ＶＲ１と等しくなる。したがって、トランジスタＴ１がオンする時の出力電圧Ｖｏは、
【００４２】
【数３】
0005609210.tif 000004
と表わすことができる。ここで、トランジスタＴ１のオフ期間におけるスロープ電圧Ｖｓ１の電圧変化量ΔＶｓ１は、単位時間当たりの電圧変化量をａとすると、
【００４３】
【数４】
0005609210.tif 000005
と表わすことができる。この電圧変化量ΔＶｓ１がトランジスタＴ１のオンタイミングにおけるスロープ電圧Ｖｓ１の電圧値に相当するため、上記式１のスロープ電圧Ｖｓ１に対応する。また、補正電圧Ｖｔｖ１は、時間・電圧変換の利得をｂとすると、
【００４４】
【数５】
0005609210.tif 000006
となる。したがって、これら式２及び式３を上記式１に代入すると、
【００４５】
【数６】
0005609210.tif 000007
となる。このとき、参照電圧生成回路１２では、トランジスタＴ１のオフ期間におけるスロープ電圧Ｖｓ１の電圧変化量と、補正電圧Ｖｔｖ１の電圧値とが等しくなるように、
【００４６】
【数７】
0005609210.tif 000008
に設定される。このため、出力電圧Ｖｏは、
【００４７】
【数８】
0005609210.tif 000009
となる。すなわち、入力電圧Ｖｉやオフ時間Ｔｏｆｆの項がキャンセルされ、トランジスタＴ１をオンするときの出力電圧Ｖｏは、常に基準電圧ＶＲ０（一定電圧）と等しくなる。このため、出力電圧Ｖｏは、入力電圧Ｖｉ及びオフ時間Ｔｏｆｆに依存しない一定値となる。したがって、本実施形態のＤＣ−ＤＣコンバータ１は、図２（ａ）及び図３（ａ）に示すように、入力電圧Ｖｉが変動しても、安定した出力電圧Ｖｏを生成することができる。さらに、ＤＣ−ＤＣコンバータ１は、図３（ｂ）に示すように、負荷が変動しても、安定した出力電圧Ｖｏを生成することができる。
【００４８】
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）参照電圧生成回路１２は、トランジスタＴ１のオフ時間Ｔｏｆｆを電圧変換した補正電圧Ｖｔｖ１と、固定の傾斜にて変化するスロープ電圧Ｖｓ１とを基準電圧ＶＲ０に付加して参照電圧ＶＲ１を生成する。これにより、入力電圧Ｖｉや出力電流Ｉｏの変動に伴って変動するトランジスタＴ１のオフ時間Ｔｏｆｆに依存した補正電圧Ｖｔｖ１を基準電圧ＶＲ０に付加することができる。このため、例えばオフ時間Ｔｏｆｆが長くなってオフ期間におけるスロープ電圧Ｖｓ１の電圧変化量が大きくなっても、その変動分だけ補正電圧Ｖｔｖ１も低くなる。したがって、入力電圧Ｖｉや出力電流Ｉｏが変動しても、参照電圧ＶＲ１を横切る時の出力電圧Ｖｏの電圧値が変動することを抑制できる。この結果、出力電圧Ｖｏの安定化を図ることができる。
【００４９】
（２）参照電圧生成回路１２は、トランジスタＴ１のオフ期間におけるスロープ電圧Ｖｓ１の変化分に等しい電圧値となるように補正電圧Ｖｔｖ１を生成する。これにより、参照電圧ＶＲ１を横切る時の出力電圧Ｖｏを基準電圧ＶＲ０と等しくすることができる。したがって、出力電圧Ｖｏを入力電圧Ｖｉや出力電流Ｉｏに依存しない一定値とすることができ、入力電圧Ｖｉや出力電流Ｉｏの変動に伴う出力電圧Ｖｏの変動を好適に抑制することができる。さらに、出力電圧Ｖｏが基準電圧ＶＲ０と等しくなるため、出力電圧Ｖｏの目標電圧の設定を容易に行うことができる。
【００５０】
（３）制御回路３は、出力電圧Ｖｏを安定化することができる。したがって、出力電圧Ｖｏのリップル成分を必要としないため、等価直列抵抗の抵抗値が小さいコンデンサ（例えば積層セラミックコンデンサ）を平滑用コンデンサＣ１として用いることができる。この結果、ＤＣ−ＤＣコンバータ１の小型化及び低コスト化を図ることができる。
【００５１】
（第２実施形態）
以下、第２実施形態について、図４及び図５に従って説明する。この実施形態の参照電圧生成回路１２ａの内部構成が上記第１実施形態と異なっている。すなわち、この参照電圧生成回路１２ａは、上記第１実施形態の参照電圧生成回路１２と置き換えて用いられる。以下、第１実施形態との相違点を中心に説明する。
【００５２】
図４に示すように、制御回路３ａ内の参照電圧生成回路１２ａは、スロープ電圧生成回路２０ａと、補正電圧生成回路３０ａとを含む。
スロープ電圧生成回路２０ａは、電流源２１と、コンデンサＣ２１と、スイッチＳＷ１とを含む。電流源２１は、定電流Ｉ１を流す。この電流源２１は、その第１端子にバイアス電圧ＶＢが供給されるとともに、第２端子にコンデンサＣ２１の第１端子が接続されている。このコンデンサＣ２１の第２端子はノードＮ２２に接続されている。なお、上記バイアス電圧ＶＢは、例えば図示しない電源回路により生成された電圧、又は入力電圧Ｖｉである。
【００５３】
また、電流源２１とコンデンサＣ２１の間のノードＮ２１は、比較器１０の非反転入力端子とスイッチＳＷ１の第１端子に接続されている。このスイッチＳＷ１の第２端子はノードＮ２２に接続されている。すなわち、スイッチＳＷ１は、コンデンサＣ２１と並列に接続されている。
【００５４】
スイッチＳＷ１の制御端子には、図１に示すＲＳ−ＦＦ回路１１の反転出力端子ＸＱから出力される制御信号Ｓ３が供給される。このスイッチＳＷ１は、制御信号Ｓ３がＨレベルであるときにオフする一方、制御信号Ｓ３がＬレベルであるときにオンする。すなわち、スイッチＳＷ１は、メイン側のトランジスタＴ１のオン期間にオンする一方、トランジスタＴ１のオフ期間にオフする。このようにスイッチＳＷ１は、メイン側のトランジスタＴ１と同期してオンオフする。
【００５５】
このスイッチＳＷ１がオフされると（トランジスタＴ１がオフされると）、上記コンデンサＣ２１は、電流源２１から供給される定電流Ｉ１により充電される。これにより、トランジスタＴ１のオフ期間に、ノードＮ２１の電圧Ｖ２１が所定の傾斜（＝Ｉ１／Ｃ２１）にて上昇する。具体的には、図５に示すように、オフ期間に所定の傾斜にて上昇する電圧、すなわちスロープ電圧Ｖｓ１に相当する電圧がノードＮ２２の補正基準電圧ＶＣ１に加算され、その加算されたノードＮ２１の電圧Ｖ２１が参照電圧ＶＲ１として比較器１０に供給される。このオフ期間における参照電圧ＶＲ１は、
【００５６】
【数９】
0005609210.tif 000010
と表わすことができる。
【００５７】
一方、スイッチＳＷ１がオンされると（トランジスタＴ１がオンされると）、コンデンサＣ２１の両端子間が短絡される。これにより、コンデンサＣ２１に蓄えられた電荷が放電されてコンデンサＣ２１の第１端子（ノードＮ２１）の電圧Ｖ２１が補正基準電圧ＶＣ１レベルにリセットされる。このため、オン期間における参照電圧ＶＲ１は、補正基準電圧ＶＣ１と等しくなる。
【００５８】
補正電圧生成回路３０ａは、基準電圧ＶＲ０を、トランジスタＴ１のオフ時間Ｔｏｆｆに依存する電圧に補正した補正基準電圧ＶＣ１を生成する。この補正電圧生成回路３０ａは、電流源３１と、コンデンサＣ３１と、スイッチＳＷ２，ＳＷ３と、ローパスフィルタ（ＬＰＦ）３２と、オペアンプ３３と、インバータ回路３４と、基準電源Ｅ１とを含む。電流源３１は、上記定電流Ｉ１と等しい電流値の定電流Ｉ２を流す。この電流源３１は、その第１端子にバイアス電圧ＶＢが供給されるとともに、第２端子にコンデンサＣ３１の第１端子が接続されている。このコンデンサＣ３１の第２端子はノードＮ２２に接続されている。なお、コンデンサＣ３１の容量値は、コンデンサＣ２１の１／２倍の容量値に設定されている。
【００５９】
また、電流源３１とコンデンサＣ３１の間のノードＮ３１は、スイッチＳＷ２の第１端子に接続されている。このスイッチＳＷ２の第２端子はノードＮ２２に接続されている。すなわち、スイッチＳＷ２は、コンデンサＣ３１と並列に接続されている。このスイッチＳＷ２の制御端子には上記制御信号Ｓ３が供給される。このスイッチＳＷ２は、スイッチＳＷ１と同様に、メイン側のトランジスタＴ１と同期してオンオフする。
【００６０】
このスイッチＳＷ２がオフされると（トランジスタＴ１がオフされると）、上記コンデンサＣ３１は、電流源３１から供給される定電流Ｉ２により充電される。これにより、トランジスタＴ１のオフ期間に、ノードＮ３１の電圧Ｖ３１が所定の傾斜（＝Ｉ２／Ｃ３１）にて上昇する。一方、スイッチＳＷ２がオンされると（トランジスタＴ１がオンされると）、コンデンサＣ３１の両端子間が短絡される。これにより、コンデンサＣ３１に蓄えられた電荷が放電されてコンデンサＣ３１の第１端子（ノードＮ３１）の電圧Ｖ３１がノードＮ２２の電圧ＶＣ１レベルにリセットされる。
【００６１】
また、電流源３１とコンデンサＣ３１の間のノードＮ３１は、スイッチＳＷ３の第１端子に接続されている。このスイッチＳＷ３の第２端子はＬＰＦ３２内の抵抗Ｒ３１の第１端子に接続されている。すなわち、上記ノードＮ３１は、スイッチＳＷ３を介してＬＰＦ３２に接続されている。このスイッチＳＷ３の制御端子には、上記制御信号Ｓ３がインバータ回路３４を介して供給される。このスイッチＳＷ３は、制御信号Ｓ３がＨレベルであるときにオンする一方、制御信号Ｓ３がＬレベルであるときにオフする。すなわち、スイッチＳＷ３は、メイン側のトランジスタＴ１のオン期間にオフする一方、トランジスタＴ１のオフ期間にオンする。このようにスイッチＳＷ３は、メイン側のトランジスタＴ１と相補的にオンオフする。
【００６２】
上記抵抗Ｒ３１の第２端子は、コンデンサＣ３２の第１端子とオペアンプ３３の反転入力端子とに接続されている。また、コンデンサＣ３２の第２端子はオペアンプ３３の出力端子に接続されている。このオペアンプ３３は、その非反転入力端子に基準電圧ＶＲ０が供給されるとともに、出力端子に上記ノードＮ２２が接続されている。そして、オペアンプ３３は、抵抗Ｒ３１とコンデンサＣ３２との間の接続点における電圧を、基準電圧ＶＲ０と等しくなるように出力電圧である補正基準電圧ＶＣ１を変更する。
【００６３】
上記抵抗Ｒ３１とコンデンサＣ３２とを含むＬＰＦ３２は、スイッチＳＷ３がオンされている期間（トランジスタＴ１のオフ期間）において、コンデンサＣ３１の充電電荷による電圧Ｖ３１，Ｖ３２を累積平均化する。すなわち、ＬＰＦ３２は、オフ期間に所定の傾斜（＝Ｉ２／Ｃ３１）にて上昇する電圧Ｖ３２（図５参照）を平滑化する。したがって、このときのコンデンサＣ３２の両端子間の電位差は、コンデンサＣ３１の両端子間の電位差の１／２の値と等しい値になる。一方、スイッチＳＷ３がオフされると、コンデンサＣ３１とＬＰＦ３２とが切り離されるため、ＬＰＦ３２はトランジスタＴ１のオン期間におけるコンデンサＣ３１の充放電電圧の影響を受けない。このとき、スイッチＳＷ３の第２端子の電圧Ｖ３２は、上記オフ期間に平滑化された電圧が保持される。このため、オペアンプ３３には、トランジスタＴ１のオフ時間Ｔｏｆｆに依存した電圧が常にフィードバックされることになる。したがって、そのオペアンプ３３にて生成される補正基準電圧ＶＣ１は、トランジスタＴ１のオフ時間Ｔｏｆｆに依存した電圧となる。具体的には、補正基準電圧ＶＣ１は、
【００６４】
【数１０】
0005609210.tif 000011
と表わすことができる。上式から明らかなように、補正基準電圧ＶＣ１は、基準電圧ＶＲ０からオフ時間Ｔｏｆｆを電圧変換した電圧（補正電圧Ｖｔｖ１に相当する電圧）が減算された電圧であると言える。したがって、本実施形態のＤＣ−ＤＣコンバータでは、図５に示すように、入力電圧Ｖｉの上昇に伴ってオフ時間Ｔｏｆｆが長くなっても、そのオフ時間Ｔｏｆｆが長くなった分（スロープ電圧Ｖｓ１の電圧変化量が大きくなった分）だけ補正基準電圧ＶＣ１が低くなる。これにより、参照電圧ＶＲ１を横切る出力電圧Ｖｏの電圧値の上昇を抑制することができ、入力電圧Ｖｉの変動に伴う出力電圧Ｖｏの変動を抑制することができる。
【００６５】
続いて、上記参照電圧ＶＲ１と出力電圧Ｖｏとの関係を、数式を使って更に説明する。上述したように、トランジスタＴ１がオンする時の出力電圧Ｖｏは、その時の参照電圧ＶＲ１と等しくなるため、上記式４及び式５より
【００６６】
【数１１】
0005609210.tif 000012
と表わすことができる。このとき、参照電圧生成回路１２ａでは、
【００６７】
【数１２】
0005609210.tif 000013
に設定されているため、出力電圧Ｖｏは、
【００６８】
【数１３】
0005609210.tif 000014
となる。したがって、本実施形態の参照電圧生成回路１２ａであっても、上記第１実施形態と同様の作用効果を得ることができる。
【００６９】
（第３実施形態）
以下、第３実施形態について、図６及び図７に従って説明する。この実施形態の制御回路４の内部構成が上記第１実施形態と異なっている。具体的には、上記第１実施形態のＤＣ−ＤＣコンバータ１は、出力電圧Ｖｏと参照電圧ＶＲ１との比較結果に応じてメイン側のトランジスタＴ１のオンタイミングを設定する、所謂ボトム検出型コンパレータ方式のＤＣ−ＤＣコンバータである。これに対し、本実施形態のＤＣ−ＤＣコンバータ１ａは、出力電圧Ｖｏと参照電圧ＶＲ２との比較結果に応じてメイン側のトランジスタＴ１のオフタイミングを設定する、所謂ピーク検出型コンパレータ方式のＤＣ−ＤＣコンバータである。以下、第１実施形態との相違点を中心に説明する。
【００７０】
図６に示すように、ＤＣ−ＤＣコンバータ１ａの制御回路４は、比較器１５と、ＲＳ−ＦＦ回路１６と、参照電圧生成回路１７と、発振器１８と、駆動回路１９とを含む。
比較器１５は、出力電圧Ｖｏと参照電圧生成回路１７にて生成される参照電圧ＶＲ２との比較結果に応じた信号Ｓ４を生成する。具体的には、比較器１５は、出力電圧Ｖｏが参照電圧ＶＲ２より高いときにＨレベルの信号Ｓ４を生成するとともに、その信号Ｓ４をＲＳ−ＦＦ回路１６のリセット端子Ｒに出力する。
【００７１】
ＲＳ−ＦＦ回路１６は、Ｈレベルの信号Ｓ４に応答して、Ｌレベルの制御信号Ｓ５とＨレベルの制御信号Ｓ６とを出力する。駆動回路１９は、Ｌレベルの制御信号Ｓ５とＨレベルの制御信号Ｓ６とに応答してＨレベルの制御信号ＤＨ，ＤＬを生成する。したがって、制御回路４は、出力電圧Ｖｏが参照電圧ＶＲ２よりも高くなると（参照電圧ＶＲ２が出力電圧Ｖｏを横切ると）、メイン側のトランジスタＴ１をオフするとともに、同期側のトランジスタＴ２をオンする。換言すると、出力電圧Ｖｏと参照電圧ＶＲ１との比較結果に応じてトランジスタＴ１のオフタイミングが設定される。
【００７２】
一方、ＲＳ−ＦＦ回路１６は、発振器１８から入力するＨレベルのクロック信号ＣＬＫに応答して、Ｈレベルの制御信号Ｓ５とＬレベルの制御信号Ｓ６とを出力する。駆動回路１９は、Ｈレベルの制御信号Ｓ５とＬレベルの制御信号Ｓ６とに応答してＬレベルの制御信号ＤＨ，ＤＬを生成する。したがって、制御回路４は、一定周期毎に、メイン側のトランジスタＴ１をオンするとともに、同期側のトランジスタＴ２をオフする。
【００７３】
次に、上記参照電圧ＶＲ２を生成する参照電圧生成回路１７の構成例を説明する。
参照電圧生成回路１７は、スロープ電圧生成回路５０と、補正電圧生成回路６０と、付加回路７０とを含む。
【００７４】
スロープ電圧生成回路５０は、メイン側のトランジスタＴ１のスイッチング周期において、リセット電位（ここでは、０Ｖ）から所定の傾斜で上昇し、クロック信号ＣＬＫの立ち上がりエッジに同期してリセット電位にリセットされるスロープ電圧Ｖｓ２を生成する。すなわち、このスロープ電圧Ｖｓ２は、メイン側のトランジスタＴ１のオンタイミングに同期して固定の傾斜で上昇する電圧である。そして、スロープ電圧生成回路５０は、生成したスロープ電圧Ｖｓ２を付加回路７０内の加減算回路７１に出力する。
【００７５】
補正電圧生成回路６０には、上記ＲＳ−ＦＦ回路１６の出力端子Ｑから出力される制御信号Ｓ５が供給される。この補正電圧生成回路６０は、制御信号Ｓ５に基づいて、その制御信号Ｓ５のＨレベルのパルス時間を電圧変換して補正電圧Ｖｔｖ２を生成する。ここで、Ｈレベルの制御信号Ｓ５が出力されている期間ではメイン側のトランジスタＴ１がオンしているため、制御信号Ｓ５のＨレベルのパルス時間がトランジスタＴ１のオン時間Ｔｏｎに相当する。このため、上記補正電圧Ｖｔｖ２は、メイン側のトランジスタＴ１のオン時間Ｔｏｎに比例する電圧であると言える。したがって、このような補正電圧Ｖｔｖ２は、図７（ａ）に示すように、トランジスタＴ１のオン時間Ｔｏｎが長いほどその電圧値が高くなる。そして、図６に示すように、補正電圧生成回路６０は、生成した補正電圧Ｖｔｖ２を加減算回路７１に出力する。
【００７６】
付加回路７０内の加減算回路７１は、基準電圧ＶＲ０に対して、スロープ電圧Ｖｓ２を減算するとともに、補正電圧Ｖｔｖ２を加算することにより、上記参照電圧ＶＲ２を生成する。このため、参照電圧ＶＲ２は、図７（ａ）に示すように、基準電圧ＶＲ０に補正電圧Ｖｔｖ２を加算した電圧から、クロック信号ＣＬＫの立ち上がりエッジに同期してスロープ電圧Ｖｓ２の傾斜に従って低下する電圧になる。そして、この参照電圧ＶＲ２が上記比較器１５の反転入力端子に供給される。
【００７７】
次に、従来例と対比しつつＤＣ−ＤＣコンバータ１（とくに、参照電圧生成回路１２）の動作を図７に従って説明する。なお、図７は、参照電圧生成回路１７の動作を示す波形図である。同図において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
【００７８】
図７に示すように、入力電圧Ｖｉが上昇すると、トランジスタＴ１のオン時間Ｔｏｎが短くなるとともに、オフ時間Ｔｏｆｆが長くなる（左部分→右部分参照）。ここで、図６に示す比較器１５は、出力電圧Ｖｏよりも参照電圧ＶＲ１が低くなるとＨレベルの信号Ｓ４を出力する。そして、その信号Ｓ４に従ってトランジスタＴ１がオフされる。すなわち、出力電圧Ｖｏの波形と、参照電圧ＶＲ２の波形との交点において、トランジスタＴ１がオフされる。このため、Ｈレベルのクロック信号ＣＬＫに従ってトランジスタＴ１がオンされてからこの交点までの時間がオン時間Ｔｏｎになる。
【００７９】
このようなオン時間Ｔｏｎが入力電圧Ｖｉの上昇に伴って短くなると、基準電圧ＶＲ０に対して固定の負の傾斜のスロープ電圧のみが付加された参照電圧ＶＲ４と出力電圧Ｖｏとが比較される従来例の場合には、その参照電圧ＶＲ４と交差する出力電圧Ｖｏの電圧値が高くなる（図７（ｂ）の右部分参照）。詳述すると、従来例の場合には、上記基準電圧ＶＲ０が一定で、且つ上記参照電圧ＶＲ４のスロープが固定であるため、オン時間Ｔｏｎが短くなる分だけオン期間における参照電圧ＶＲ４の変化量が小さくなる。このため、この参照電圧ＶＲ４と交差する出力電圧Ｖｏの電圧値が高くなる（左部分→右部分参照）。このように、従来例の場合には、入力電圧Ｖｉの変動（オフ時間Ｔｏｆｆの変動）に応じて、出力電圧Ｖｏが変動する。
【００８０】
これに対し、本実施形態では、入力電圧Ｖｉの上昇に伴って変化するオン時間Ｔｏｎそのものを電圧変換して補正電圧Ｖｔｖ２を生成し、その補正電圧Ｖｔｖ２とスロープ電圧Ｖｓ２とを基準電圧ＶＲ０に付加して参照電圧ＶＲ２を生成している。このため、上述のように入力電圧Ｖｉの上昇に伴ってトランジスタＴ１のオン時間Ｔｏｎが短くなる場合には、そのオフ時間が短くなった分（オン期間におけるスロープ電圧Ｖｓ２の電圧変化量が小さくなった分）だけ、補正電圧Ｖｔｖ２が低くなる。このように補正電圧Ｖｔｖ２が低くなる分だけ、オン期間からオフ期間への切り替わり時の参照電圧ＶＲ２が低下するため、その参照電圧ＶＲ２を横切る出力電圧Ｖｏの電圧値の上昇を抑制することができる。この結果、図７（ａ）の一点鎖線で示すように、入力電圧Ｖｉが変動しても、その変動に伴う出力電圧Ｖｏの変動を抑制することができる。
【００８１】
続いて、上記参照電圧ＶＲ２と出力電圧Ｖｏとの関係を、数式を使って更に説明する。上述したように、トランジスタＴ１がオフする時の出力電圧Ｖｏは、その時の参照電圧ＶＲ２と等しくなるため、
【００８２】
【数１４】
0005609210.tif 000015
と表わすことができる。ここで、トランジスタＴ１のオン期間におけるスロープ電圧Ｖｓ２の電圧変化量ΔＶｓ２は、単位時間当たりの電圧変化量をｃとすると、
【００８３】
【数１５】
0005609210.tif 000016
と表わすことができる。この電圧変化量ΔＶｓ２がオフタイミングにおけるスロープ電圧Ｖｓ２の電圧値に相当するため、上記式６のスロープ電圧Ｖｓ２に対応する。また、補正電圧Ｖｔｖ２は、時間・電圧変換の利得をｄとすると、
【００８４】
【数１６】
0005609210.tif 000017
となる。したがって、これら式７及び式８を上記式６に代入すると、
【００８５】
【数１７】
0005609210.tif 000018
となる。このとき、参照電圧生成回路１７では、トランジスタＴ１のオン期間におけるスロープ電圧Ｖｓ２の電圧変化量と、補正電圧Ｖｔｖ２の電圧値とが等しくなるように、
【００８６】
【数１８】
0005609210.tif 000019
に設定される。このため、出力電圧Ｖｏは、
【００８７】
【数１９】
0005609210.tif 000020
となる。したがって、本実施形態の参照電圧生成回路１７であっても、上記第１実施形態と同様の作用効果を得ることができる。
【００８８】
（第４実施形態）
以下、第４実施形態について、図８及び図９に従って説明する。この実施形態の参照電圧生成回路１７ａの内部構成が上記第３実施形態と異なっている。すなわち、この参照電圧生成回路１７ａは、上記第３実施形態の参照電圧生成回路１７と置き換えて用いられる。以下、第３実施形態との相違点を中心に説明する。
【００８９】
図８に示すように、制御回路４ａ内の参照電圧生成回路１７ａは、スロープ電圧生成回路５０ａと、補正電圧生成回路６０ａとを含む。
スロープ電圧生成回路５０ａは、電流源５１と、コンデンサＣ５１と、スイッチＳＷ４とを含む。電流源５１は、定電流Ｉ３を流す。この電流源５１は、その第１端子にグランドが接続されるとともに、第２端子にコンデンサＣ５１の第１端子が接続されている。このコンデンサＣ５１の第２端子はノードＮ５２に接続されている。また、このコンデンサＣ５１には、スイッチＳＷ４が並列に接続されている。
【００９０】
このスイッチＳＷ４の制御端子には、図６に示すＲＳ−ＦＦ回路１６の出力端子Ｑから出力される制御信号Ｓ５が供給される。このスイッチＳＷ４は、制御信号Ｓ５がＨレベルであるときにオフする一方、制御信号Ｓ５がＬレベルであるときにオンする。すなわち、スイッチＳＷ４は、メイン側のトランジスタＴ１のオン期間にオフする一方、トランジスタＴ１のオフ期間にオンする。このようにスイッチＳＷ４は、メイン側のトランジスタＴ１と相補的にオンオフする。
【００９１】
補正電圧生成回路６０ａは、基準電圧ＶＲ０を、トランジスタＴ１のオン時間Ｔｏｎに依存する電圧に補正した補正基準電圧ＶＣ２を生成する。この補正電圧生成回路６０ａは、電流源６１と、コンデンサＣ６１と、スイッチＳＷ５，ＳＷ６と、ＬＰＦ６２と、オペアンプ６３と、インバータ回路６４と、基準電源Ｅ１とを含む。電流源６１は、上記定電流Ｉ３と等しい電流値の定電流Ｉ４を流す。この電流源６１は、その第１端子にグランドが接続されるとともに、第２端子にコンデンサＣ６１の第１端子が接続されている。このコンデンサＣ６１の第２端子はノードＮ５２に接続されている。なお、コンデンサＣ６１の容量値は、コンデンサＣ５１の１／２倍の容量値に設定されている。
【００９２】
また、このコンデンサＣ６１には、スイッチＳＷ５が並列に接続されている。このスイッチＳＷ５の制御端子には上記制御信号Ｓ５が供給される。このスイッチＳＷ５は、スイッチＳＷ４と同様に、メイン側のトランジスタＴ１と相補的にオンオフする。
【００９３】
上記電流源６１とコンデンサＣ６１の間のノードＮ６１は、スイッチＳＷ６の第１端子に接続されている。また、スイッチＳＷ６の第２端子はＬＰＦ６２内の抵抗Ｒ６１の第１端子に接続されている。このスイッチＳＷ６の制御端子には、上記制御信号Ｓ５がインバータ回路６４を介して供給される。このスイッチＳＷ６は、メイン側のトランジスタＴ１と同期してオンオフする。
【００９４】
上記抵抗Ｒ６１の第２端子は、コンデンサＣ６２の第１端子とオペアンプ６３の反転入力端子とに接続されている。また、コンデンサＣ６２の第２端子はオペアンプ６３の出力端子に接続されている。このオペアンプ６３は、その非反転入力端子に基準電圧ＶＲ０が供給されるとともに、出力端子に上記ノードＮ５２が接続されている。そして、オペアンプ６３は、抵抗Ｒ６１とコンデンサＣ６２との間の接続点における電圧を、基準電圧ＶＲ０と等しくなるように出力電圧である補正基準電圧ＶＣ２を変更する。
【００９５】
次に、このように構成された参照電圧生成回路１７ａにて生成される参照電圧ＶＲ１と出力電圧Ｖｏとの関係を、図９及び数式を使って説明する。まず、トランジスタＴ１のオン期間における参照電圧ＶＲ２は、
【００９６】
【数２０】
0005609210.tif 000021
となる。上式から明らかなように、参照電圧ＶＲ２は、オン期間では補正基準電圧ＶＣ２から所定の傾斜（＝Ｉ３／Ｃ５１）にて低下する電圧である（図９参照）。なお、上式の右辺第２項の電圧が上記第３実施形態のスロープ電圧Ｖｓ２に相当する。また、上記補正基準電圧ＶＣ２は、
【００９７】
【数２１】
0005609210.tif 000022
となる。上式から明らかなように、補正基準電圧ＶＣ２は、トランジスタＴ１のオン時間Ｔｏｎに依存した電圧である。これは、ＬＰＦ６２がオン期間では所定の傾斜（＝Ｉ４／Ｃ６１）にて低下する電圧Ｖ６２を平滑化する一方、オフ期間ではそのＬＰＦ６２の入力電圧Ｖ６２が平滑化された電圧に保持されるためである（図９参照）。すなわち、トランジスタＴ１のオン時間Ｔｏｎに依存した電圧が常にオペアンプ６３にフィードバックされるためである。なお、上式の右辺第２項の電圧が上記第３実施形態の補正電圧Ｖｔｖ２に相当する。
【００９８】
ここで、上述したように、トランジスタＴ１がオフする時の出力電圧Ｖｏは、その時の参照電圧ＶＲ１と等しくなるため、上式９及び式１０より、
【００９９】
【数２２】
0005609210.tif 000023
と表わすことができる。このとき、参照電圧生成回路１７ａでは、
【０１００】
【数２３】
0005609210.tif 000024
に設定されているため、出力電圧Ｖｏは、
【０１０１】
【数２４】
0005609210.tif 000025
となる。したがって、本実施形態の参照電圧生成回路１７ａであっても、上記第１実施形態と同様の作用効果を得ることができる。
【０１０２】
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第１及び第２実施形態では、基準電圧ＶＲ０と出力電圧Ｖｏのうち、基準電圧ＶＲ０側にスロープ電圧Ｖｓ１及び補正電圧Ｖｔｖ１を付加するようにした。これに限らず、例えばスロープ電圧Ｖｓ１を出力電圧Ｖｏ側に付加し、補正電圧Ｖｔｖ１を基準電圧ＶＲ０側に付加するようにしてもよい。以下に、第１実施形態の制御回路３を変形した場合について説明する。
【０１０３】
例えば図１０に示すように、制御回路３ｂは、スロープ電圧生成回路２０ｂと、補正電圧生成回路３０ｂと、減算回路４２，４３とを含む。スロープ電圧生成回路２０ｂは、上記スロープ電圧生成回路２０と同様に、スロープ電圧Ｖｓ１を生成する。また、補正電圧生成回路３０ｂは、上記補正電圧生成回路３０と同様に、補正電圧Ｖｔｖ１を生成する。
【０１０４】
減算回路４２は、基準電圧ＶＲ０に対して補正電圧Ｖｔｖ１を減算することにより、参照電圧ＶＲ１を生成する。また、減算回路４３は、出力電圧Ｖｏに対してスロープ電圧Ｖｓ１を減算することにより、フィードバック電圧ＶＦＢ１を生成する。そして、比較器１０は、参照電圧ＶＲ１とフィードバック電圧ＶＦＢ１とを比較し、その比較結果に応じた信号Ｓ１を出力する。このような構成であっても、補正電圧Ｖｔｖ１を基準電圧ＶＲ０から減算することによって、参照電圧ＶＲ１と交差するフィードバック電圧ＶＦＢ１（出力電圧Ｖｏ）のオフ時間Ｔｏｆｆ依存が打ち消されるため、上記第１実施形態と同様の効果を奏する。
【０１０５】
または、スロープ電圧Ｖｓ１を基準電圧ＶＲ０側に付加して参照電圧ＶＲ１を生成し、補正電圧Ｖｔｖ１を出力電圧Ｖｏ側に付加してフィードバック電圧ＶＦＢ１を生成するようにしてもよい。あるいは、基準電圧ＶＲ０を参照電圧ＶＲ１とし、補正電圧Ｖｔｖ１及びスロープ電圧Ｖｓ１を出力電圧Ｖｏ側に付加してフィードバック電圧ＶＦＢ１を生成するようにしてもよい。
【０１０６】
・上記第３及び第４実施形態では、基準電圧ＶＲ０と出力電圧Ｖｏのうち、基準電圧ＶＲ０側にスロープ電圧Ｖｓ２及び補正電圧Ｖｔｖ２を付加するようにした。これに限らず、例えばスロープ電圧Ｖｓ２を出力電圧Ｖｏ側に付加し、補正電圧Ｖｔｖ２を基準電圧ＶＲ０側に付加するようにしてもよい。以下に、第３実施形態の制御回路４を変形した場合について説明する。
【０１０７】
例えば図１１に示すように、制御回路４ｂは、スロープ電圧生成回路５０ｂと、補正電圧生成回路６０ｂと、加算回路７２，７３とを含む。スロープ電圧生成回路５０ｂは、上記スロープ電圧生成回路５０と同様に、スロープ電圧Ｖｓ２を生成する。また、補正電圧生成回路６０ｂは、上記補正電圧生成回路６０と同様に、補正電圧Ｖｔｖ２を生成する。
【０１０８】
加算回路７２は、基準電圧ＶＲ０に対して補正電圧Ｖｔｖ２を加算することにより、参照電圧ＶＲ２を生成する。また、加算回路７３は、出力電圧Ｖｏに対してスロープ電圧Ｖｓ２を加算することにより、フィードバック電圧ＶＦＢ２を生成する。そして、比較器１０は、参照電圧ＶＲ２とフィードバック電圧ＶＦＢ２とを比較し、その比較結果に応じた信号Ｓ４を出力する。このような構成であっても、補正電圧Ｖｔｖ２を基準電圧ＶＲ０から加算することによって、参照電圧ＶＲ２と交差するフィードバック電圧ＶＦＢ２（出力電圧Ｖｏ）のオン時間Ｔｏｎ依存が打ち消されるため、上記第３実施形態と同様の効果を奏する。
【０１０９】
または、スロープ電圧Ｖｓ２を基準電圧ＶＲ０側に付加して参照電圧ＶＲ２を生成し、補正電圧Ｖｔｖ２を出力電圧Ｖｏ側に付加してフィードバック電圧ＶＦＢ２を生成するようにしてもよい。あるいは、基準電圧ＶＲ０を参照電圧ＶＲ２とし、補正電圧Ｖｔｖ２及びスロープ電圧Ｖｓ２を出力電圧Ｖｏ側に付加してフィードバック電圧ＶＦＢ２を生成するようにしてもよい。
【０１１０】
・ここで、補正電圧Ｖｔｖ１，Ｖｔｖ２やスロープ電圧Ｖｓ１，Ｖｓ２が付加される出力電圧Ｖｏ側の電圧（第１電圧）としては、出力電圧Ｖｏに応じた電圧（例えば、出力電圧Ｖｏを分圧した電圧等）であれば特に制限されない。
【０１１１】
・上記第１及び第２実施形態では、参照電圧生成回路１２，１２ａに制御信号Ｓ３を供給するようにしたが、メイン側のトランジスタＴ１のオフ期間又はオン期間に対応する信号であれば特に制限されない。例えば図１に示す制御信号ＤＬや制御信号Ｓ２，ＤＨを論理反転した信号やノードＮ１の電圧であってもよい。
【０１１２】
・上記第３及び第４実施形態では、参照電圧生成回路１７，１７ａに制御信号Ｓ５を供給するようにしたが、メイン側のトランジスタＴ１のオン期間又はオフ期間に対応する信号であれば特に制限されない。例えば図６に示す制御信号ＤＨや制御信号Ｓ６，ＤＬを論理反転した信号やノードＮ１の電圧であってもよい。
【０１１３】
・上記第１及び第２実施形態では、所定周期で立ち上がるＨレベルのクロック信号ＣＬＫに従ってトランジスタＴ１をオフさせるようにした。これに限らず、例えば比較器１０の出力信号Ｓ１の立ち上がりタイミング（トランジスタＴ１のオンタイミング）から所定時間経過後にトランジスタＴ１をオフさせるようにしてもよい。この場合、例えば発振器１３の代わりに、上記出力信号Ｓ１の立ち上がりタイミングから、入力電圧Ｖｉや出力電圧Ｖｏに依存した時間経過後にＨレベルのパルス信号をＲＳ−ＦＦ回路１１のリセット端子Ｒに出力するタイマ回路を設けてもよい。あるいは、ＲＳ−ＦＦ回路１１及び発振器１３に代えて１ショットフリップフロップ回路を設けるようにしてもよい。
【０１１４】
・上記第３及び第４実施形態では、所定周期で立ち上がるＨレベルのクロック信号ＣＬＫに従ってトランジスタＴ１をオンさせるようにした。これに限らず、例えば比較器１５の出力信号Ｓ４の立ち上がりタイミング（トランジスタＴ１のオフタイミング）から所定時間経過後にトランジスタＴ１をオンさせるようにしてもよい。
【０１１５】
・上記各実施形態におけるスロープ電圧Ｖｓ１，Ｖｓ２又は補正電圧Ｖｔｖ１，Ｖｔｖ２を入力電圧Ｖｉや出力電圧Ｖｏ等に依存させて変動させるようにしてもよい。この場合、例えばバイアス電圧ＶＢを入力電圧Ｖｉや出力電圧Ｖｏ等に依存させるようにしてもよい。
【０１１６】
・上記各実施形態では、スイッチ回路の一例としてＰチャネルＭＯＳトランジスタを開示したが、ＮチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。
【０１１７】
・上記各実施形態における基準電圧ＶＲ０を制御回路３，３ａ，３ｂ，４，４ａ，４ｂの外部で生成するようにしてもよい。
・上記各実施形態におけるトランジスタＴ１，Ｔ２を各制御回路３，３ａ，３ｂ，４，４ａ，４ｂに含めるようにしてもよい。また、コンバータ部２を各制御回路３，３ａ，３ｂ，４，４ａ，４ｂに含めるようにしてもよい。
【０１１８】
・上記各実施形態では、同期整流方式のＤＣ−ＤＣコンバータに具体化したが、非同期整流方式のＤＣ−ＤＣコンバータに具体化してもよい。
【符号の説明】
【０１１９】
１，１ａ  ＤＣ−ＤＣコンバータ（電源装置）
２  コンバータ部
３，３ａ，３ｂ，４，４ａ，４ｂ  制御回路
１０，１５  比較器
１２，１２ａ，１７，１７ａ  参照電圧生成回路（電圧生成回路）
２０，２０ａ，２０ｂ，５０，５０ａ，５０ｂ  スロープ電圧生成回路
３０，３０ａ，３０ｂ，６０，６０ａ，６０ｂ  補正電圧生成回路
２１，５１  第１の電流源
３１，６１  第２の電流源
３２，６２  ローパスフィルタ
３３，６３  オペアンプ
Ｔ１  メイン側のトランジスタ（スイッチ回路）
Ｃ２１，Ｃ５１  第１のコンデンサ
Ｃ３１，Ｃ６１  第２のコンデンサ
ＳＷ１，ＳＷ４  第１のスイッチ
ＳＷ２，ＳＷ５  第２のスイッチ
ＳＷ３，ＳＷ６  第３のスイッチ
Ｖｉ  入力電圧
Ｖｏ  出力電圧（第１電圧、フィードバック電圧）
ＶＦＢ１，ＶＦＢ２  フィードバック電圧
ＶＲ１，ＶＲ２  参照電圧
ＶＲ０  基準電圧
Ｖｔｖ１，Ｖｔｖ２  補正電圧
Ｖｓ１，Ｖｓ２  スロープ電圧
ＶＣ１，ＶＣ２  補正基準電圧
ＣＬＫ  クロック信号（パルス信号）
【図１】
0005609210.tif 000026
【図２】
0005609210.tif 000027
【図３】
0005609210.tif 000028
【図４】
0005609210.tif 000029
【図５】
0005609210.tif 000030
【図６】
0005609210.tif 000031
【図７】
0005609210.tif 000032
【図８】
0005609210.tif 000033
【図９】
0005609210.tif 000034
【図１０】
0005609210.tif 000035
【図１１】
0005609210.tif 000036