(57)【特許請求の範囲】
【請求項１】
低温焼成セラミックからなる複数の低温焼成セラミック層を有するとともに、内部に低抵抗導体からなる内部導体層及び層間接続導体部を有し、且つ、少なくとも板厚方向の一方に表面に表面金属層を有し、更に、該表面金属層上にロウ材層を介して基板表面から突出する突出部材が接合された多層セラミック基板であって、
前記多層セラミック基板を厚み方向に見た場合に、
（Ａ）前記突出部材の底面の外周における前記ロウ材層の外接円と、最表面の前記低温焼成セラミック層において前記表面金属層の周りに配置される前記層間接続導体部の平面図形における重心である面積中心との間の距離Ｚが、２．５ｍｍ以上であり、
（Ｂ）前記突出部材の底面の前記面積中心を中心にして、前記表面金属層の径方向における長さＭＬと、前記ロウ材層の底面の同じ径方向における長さＲＬとの差（ＭＬ−ＲＬ）が、前記突出部材の底面の外周の全周にわたって０．６５ｍｍ以上であり、
（Ｃ）前記突出部材の底面の前記面積中心を中心にして、前記突出部材に最も近い前記層間接続導体部の前記面積中心までの径方向における長さＶＬと前記突出部材の底面の同じ径方向における長さＳＬとの比（ＶＬ／ＳＬ）が、１．６〜２．０であり、且つ、前記ＳＬが、４．４０ｍｍ以上であることを特徴とする多層セラミック基板。
【請求項２】
前記低温焼成セラミックと前記低抵抗導体との室温から３５０℃の範囲での線熱膨張係数の差が、１２ｐｐｍ／℃以上であることを特徴とする請求項１に記載の多層セラミック基板。
【請求項３】
前記低抵抗導体は、Ａｇ、Ａｕ、Ｃｕのうちの１種、又は、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｐｄ、Ｗのうち少なくとも２種を組み合わせたもの或いは合金化したものであることを特徴とする請求項１又は２に記載の多層セラミック基板。
【請求項４】
前記請求項１〜３のいずれか１項に記載の多層セラミック基板の製造方法において、
前記低温焼成セラミック材料からなる第１のグリーンシートを作製する工程と、
前記第１のグリーンシートの所定箇所に、前記層間接続導体部を形成するために、貫通孔を形成する工程と、
前記貫通孔に、前記低抵抗導体を含む導体ペーストを充填するとともに、前記第１のグリーンシートの表面の所定箇所に、前記内部導体層を形成するために、低抵抗導体を含む導体ペーストを塗布する工程と、
前記導体ペーストを充填、塗布した複数の第１のグリーンシートを積層してグリーンシート積層体を形成する工程と、
前記グリーンシート積層体の厚み方向の両側に、第１のグリーンシートが焼結する温度では焼結しない材料からなる第２のグリーンシートを積層して複合グリーンシート積層体を形成する工程と、
前記複合グリーンシート積層体を脱脂及び加圧しながら焼成する工程と、
前記焼成後に、前記第２のグリーンシートからなる未焼結層を除去する工程と、
前記未焼結層を除去した後の焼結体の表面を研磨する工程と、
前記研磨後の焼結体の表面に前記表面金属層を形成する工程と、
前記表面金属層上に、前記突出部材をロウ付けする工程と、
を有することを特徴とする多層セラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックとして低温焼成セラミックを用い、内部に低抵抗導体を有する多層セラミック基板及びその製造方法に関する。詳しくは、基板表面にロウ材層を介して金属製の突出部材が接合される際に、接続信頼性が十分に保たれるような接続強度が得られる多層セラミック基板及びその製造方法に関するものである。
【０００２】
この多層セラミック基板は、例えば電子部品、ＩＣパッケージ、ウェハー上のＩＣを検査するための検査用基板として用いられる。例えば半導体素子検査用装置に取り付けるための基板表面から突出する突出部材を備えた半導体素子検査用基板が挙げられる。
【背景技術】
【０００３】
近年、各種用途のセラミック基板に対しては、寸法精度の向上ならびに大型化（小さい部品を多数個配置して工数を削減する）等の要求が多くなっている。
また、一部の用途においては、より高精度のパターン形成のために、焼成後の基板表面に、薄膜ないしは厚膜導体を形成することで、接続するＩＣ等の部品との位置精度を確保している。
【０００４】
そのため、今後は、より高集積で微細な表層導体パターンの形成が要求されると予想され、その際には、焼成後の基板自身の寸法精度をより向上させることが重要となってくる。
【０００５】
この高寸法精度を達成するための方法としては、無収縮焼成法が有効であり、無収縮焼成法は、実質的に平面方向の収縮を伴わないので、焼成時における寸法のバラツキを極めて小さくできるというメリットがある。
【０００６】
前記無収縮焼成法としては、第１のグリーンシートを積層したグリーンシート積層体の上下面に、グリーンシート積層体を焼成する温度では焼結しない材質で形成された第２のグリーンシートを積層することにより、焼成時に、この第２のグリーンシートがグリーンシート積層体の収縮時の平面方向（ＸＹ方向）への収縮を抑制して、高寸法精度を実現する方法（即ち高寸法精度の多層セラミック基板を製造する方法）が知られている。
【０００７】
この無収縮焼成法では、多層セラミック基板のセラミック材料として、第２のグリーンシートを形成する材料よりも低い温度で焼成可能な低温焼成セラミックが使用され、多層セラミック基板中の内部導体層やビアを構成する導電材料としては、同時焼成が可能な融点の低い例えばＡｇ等の低抵抗導体が使用される。
【０００８】
前記低温焼成セラミック材料は、上述の様に、例えばアルミナより低温（例えば１０５０℃以下）で焼結可能な材料であり、一般的には、ガラスとフィラーとから構成されるものが多い。この低温焼成セラミック材料を用いた多層セラミック基板は、アルミナからなる多層セラミック基板と比較すると、低温焼成セラミック材料中に含まれるガラス分が多いことから、機械的強度が弱くなる傾向にある。
【０００９】
そのため、アルミナ製の多層セラミック基板では、その表面にスタッド等の金属部材を接合する際には、一般的にロウ材を用いた接合によって十分な接合強度を得ることができるが、低温焼成セラミック製の多層セラミック基板の場合には、機械的強度が低いことから、十分な接合強度を得ることが難しくなる。
【００１０】
この対策として、金属部材と多層セラミック基板とが接合される部分に生じる引張応力を極力小さくすることが考えられ、これまでに種々の検討がなされてきた（下記特許文献１〜３参照）。
【００１１】
例えば特許文献１では、金属部材を接合するために用いられるロウ材部分を含めて保護層で覆うことで、接合部分に加わる応力を分散し、金属部材の接合強度を向上させる技術が開示されている。
【００１２】
また、特許文献２では、金属部材である入出力ピンを配設するための厚膜パッドをセラミック中に埋設することで、金属部材の接合強度を向上させる技術が開示されている。
更に、特許文献３では、金属部材である信号ピンと配線導体との間に円形状の金属層からなる応力緩和層を設けることで、金属部材の接合時に発生する応力を緩和する技術が開示されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平１−２３６５８７号公報
【特許文献２】特開平９−１８１４４号公報
【特許文献３】特開平８−１７２２７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、本発明者等の研究により、低温焼成セラミック材料を使用した多層セラミック基板においては、使用される低温焼成セラミック材料と低抵抗導体との間の熱膨張特性の違いから、金属部材（特に基板表面から突出する突出部材）を接合した際の接合強度が低下することが見出されており、上述した従来技術ではその対策が十分でないのが現状である。
【００１５】
つまり、図７に例示する様に、低温焼成セラミック材料を使用した多層セラミック基板（Ｐ１）には、例えば金属材料からなるビア（層間接続導体部：Ｐ２）、電極層（Ｐ３）、表面金属層（Ｐ４）、スタッド等の突出部材（Ｐ５）、ロウ材層（Ｐ６）が形成されるものがあるが、これらの金属材料の熱膨張係数（ＣＴＥ）と低温焼成セラミック材料の熱膨張係数とは大きく異なっているので、特にビアの周囲にクラックが発生するという問題があった。
【００１６】
具体的には、まず、ビアを構成するＡｇやＣｕ等の熱膨張係数は１５〜１９ｐｐｍ／℃程度であり、低温焼成セラミックの熱膨張係数は４〜７ｐｐｍ／℃程度であるので、その熱膨張係数の大きな違いによって、基板の同時焼成後に、ビアの周囲に大きな残留応力が発生する。その後、表面金属層上に突出部材をロウ付けする場合には、ロウ材として（低温焼成セラミックの熱膨張係数と大きく異なる）熱膨張係数が１０ｐｐｍ／℃以上のＡｕ／Ｓｎ等が使用されるので、冷却に伴って、ロウ材の周囲に大きな残留応力が発生する。
【００１７】
これらの結果、突出部材の周囲に大きな残留応力が発生することになるので、突出部材に大きな外力が加わった場合には、特にビアの周囲にクラックが発生し、そのクラックを起点として基板が破壊されるという問題、従って、突出部材の接合強度（接続強度）が低下するという問題があった。
【００１８】
本発明は、上述した課題を解決するためになされたものであり、突出部材の周囲の層間接続導体部の近傍にクラックが発生することを抑制し、基板の破壊を防止して、突出部材の接合強度を高めることができる多層セラミック基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
（１）請求項１の発明は、低温焼成セラミックからなる複数の低温焼成セラミック層を有するとともに、内部に低抵抗導体からなる内部導体層及び層間接続導体部を有し、且つ、少なくとも板厚方向の一方に表面に表面金属層を有し、更に、該表面金属層上にロウ材層を介して基板表面から突出する突出部材が接合された多層セラミック基板であって、前記多層セラミック基板を厚み方向に見た場合に、（Ａ）前記突出部材の底面の外周における前記ロウ材層の外接円と、最表面の前記低温焼成セラミック層において前記表面金属層の周りに配置される前記層間接続導体部の平面図形における重心である面積中心との間の距離Ｚが、２．５ｍｍ以上であり、（Ｂ）前記突出部材の底面の前記面積中心を中心にして、前記表面金属層の径方向における長さＭＬと、前記ロウ材層の底面の同じ径方向における長さＲＬとの差（ＭＬ−ＲＬ）が、前記突出部材の底面の外周の全周にわたって０．６５ｍｍ以上であり、（Ｃ）前記突出部材の底面の前記面積中心を中心にして、前記突出部材に最も近い前記層間接続導体部の前記面積中心までの径方向における長さＶＬと前記突出部材の底面の同じ径方向における長さＳＬとの比（ＶＬ／ＳＬ）が、１．６〜２．０であり、且つ、前記ＳＬが、４．４０ｍｍ以上であることを特徴とする。
【００２０】
本発明では、後述する実験例からも明かな様に、（Ａ）ロウ材層の外接円と表面金属層の周りの層間接続導体部の平面図形における重心である面積中心との間の距離Ｚが、２．５ｍｍ以上であり、（Ｂ）表面金属層の径方向における長さＭＬとロウ材層の底面の同じ径方向における長さＲＬとの差（ＭＬ−ＲＬ）が、全周にわたって０．６５ｍｍ以上であるので、（Ｃ）突出部材に最も近い層間接続導体部の面積中心までの径方向における長さＶＬと突出部材の底面の同じ径方向における長さＳＬとの比（ＶＬ／ＳＬ）が、１．６〜２．０であり、且つ、ＳＬが、４．４０ｍｍ以上である構成（即ち突出部材の太さがピン等に比べて大きな場合）において、突出部材に大きな外力が加わった場合でも、突出部材の周囲の層間接続導体部の近傍にクラックが発生すること抑制し、基板が破壊に到ることを防止できる。即ち、突出部材の接合強度（接続強度）を高めることができる。
【００２１】
詳しくは、前記条件（Ａ）の「距離Ｚが２．５ｍｍ以上」ではなく、２．５ｍｍより近い位置に層間接続導体部が配置されると、突出部材をロウ付けする際に発生する残留応力（引張応力）は、層間接続導体部近傍で低温焼成セラミック層と層間接続導体部との接合強度より大きくなることがある。そのため、突出部材に外力が加わった場合には、低温焼成セラミック層と層間接続導体部との界面でクラックが発生し、そこを起点として基板が破壊する恐れがある。従って、本発明における前記距離Ｚの範囲に設定することが必要である。
【００２２】
また、前記条件（Ｂ）の「ＭＬ−ＲＬが、全周にわたって０．６５ｍｍ以上」であると、ロウ付け工程における冷却段階で、ロウ材端部に発生する応力が表面金属層中で緩和されることにより、突出部材の接合強度（密着強度）を十分に確保することができる。
【００２３】
従って、本発明では、「ＶＬ／ＳＬが例えば５以上」のように、ピンのような細い突出部材ではなく、スタッドのような径の大きな部材においても、高い接合強度を実現できる。
【００２４】
（２）請求項２の発明は、前記低温焼成セラミックと前記低抵抗導体との室温（３０℃）から３５０℃の範囲での線熱膨張係数の差が、１２ｐｐｍ／℃以上であることを特徴とする。
【００２５】
本発明は、低温焼成セラミックと低抵抗導体との線熱膨張係数の差を例示したものであり、この熱膨張係数の差が１２ｐｐｍ／℃以上の様に大きな場合には、上述した大きな残留応力が発生するので、本発明のクラックの発生防止の効果が顕著に表れる。
【００２６】
（３）請求項３の発明は、前記低抵抗導体は、Ａｇ、Ａｕ、Ｃｕのうちの１種、又は、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｐｄ、Ｗのうち少なくとも２種を組み合わせたもの或いは合金化したものであることを特徴とする。
【００２７】
本発明は、低抵抗導体を例示したものである。
（４）請求項４の発明は、前記請求項１〜３のいずれか１項に記載の多層セラミック基板の製造方法において、前記低温焼成セラミック材料からなる第１のグリーンシートを作製する工程と、前記第１のグリーンシートの所定箇所に、前記層間接続導体部を形成するために、貫通孔を形成する工程と、前記貫通孔に、前記低抵抗導体を含む導体ペーストを充填するとともに、前記第１のグリーンシートの表面の所定箇所に、前記内部導体層を形成するために、低抵抗導体を含む導体ペーストを塗布する工程と、前記導体ペーストを充填、塗布した複数の第１のグリーンシートを積層してグリーンシート積層体を形成する工程と、前記グリーンシート積層体の厚み方向の両側に、第１のグリーンシートが焼結する温度では焼結しない材料からなる第２のグリーンシートを積層して複合グリーンシート積層体を形成する工程と、前記複合グリーンシート積層体を脱脂及び加圧しながら焼成する工程と、前記焼成後に、前記第２のグリーンシートからなる未焼結層を除去する工程と、前記未焼結層を除去した後の焼結体の表面を研磨する工程と、前記研磨後の焼結体の表面に前記表面金属層を形成する工程と、前記表面金属層上に、前記突出部材をロウ付けする工程と、を有することを特徴とする。
【００２８】
本発明により、請求項１〜３のいずれかに記載の多層セラミック基板を容易に製造することができる。
詳しくは、本発明では、焼成の際に、第２のグリーンシートによって、低温焼成セラミックからなるグリーンシート積層体の平面方向の収縮が抑制されることで、厚み方向のみに収縮を生じる。このように、１方向のみの収縮となる場合には、低温焼成セラミックと低抵抗導体からなる層間接続導体部との収縮挙動差によって、低温焼成セラミックと層間接続導体部との界面に応力が加わり、更に、突出部材のロウ付けの際にも応力が加わる。しかし、本発明の製造方法によって、上述した（Ａ）〜（Ｂ）の構成を備えた多層セラミック基板を製造する場合には、（ロウ付け後の突出部材に大きな外力が加わった場合でも）基板が破壊され難い多層セラミック基板を容易に製造することができる。
【００２９】
なお、焼結体の表面に、突出部材が接合される表面金属層以外に、例えば層間接続導電部と電気的に接続される表面導体層（電極層）等を形成してもよい。
以下、前記各請求項の発明の構成について説明する。
【００３０】
・前記低温焼成セラミックとは、１０５０℃以下の低温で焼結が可能なセラミックであり、例えばホウケイ酸ガラス及びアルミナ（又はムライト）という組成の低温焼成セラミック（ガラスセラミック）を採用できる。
【００３１】
また、低温焼成セラミックは、抗折強度が１５０ＭＰａ以上３２０ＭＰａ以下であることが好ましい。特に抗折強度が１５０ＭＰａを下回ると、セラミック単体においても、ロウ付けを行うことで発生する応力により、セラミック基板に欠陥を生じて十分な強度を得ることができないことがある。また、抗折強度が３２０ＭＰａを上回ると、構造やデザインに関係することなく十分な強度を得ることができるが、低抵抗導体を有する低温焼成セラミックにおいては、このような高強度を得るためには、特性が制限されることがある。例えば、半導体素子検査用基板の様に、低い熱膨張係数が求められる場合には、必要なる熱膨張係数を得ることができない場合がある。
【００３２】
更に、低温焼成セラミックのヤング率は、５０ＧＰａ以上１５０ＧＰａ以下であることが好ましい。例えば多層セラミック基板を半導体素子検査用基板に用いる場合には、検査対象のＳｉウェハーに対して、検査用プローブを均等に接触させるために、基板表面の平坦度を調整する必要があり、突出部材は、その平坦度を調整する際に基板を押したり引いたりすることで基板表面を調整することにも使用される。そのためには、突出部材の接合対象となる低温焼成セラミックのヤング率が重要となる。
【００３３】
ヤング率が１５０ＧＰａを上回ると、基板を平坦化するために必要な力が強くなり過ぎ、平坦度を調整するために印加する応力に対して、十分に必要な突出部材の接合強度を得ることが難しくなることがある。一方、ヤング率が５０ＭＰａを下回ると、半導体素子検査用基板として使用する際に、ウェハーにプローブを押しつけた力で基板が変形してしまうため、均等な接触が困難となることがある。
【００３４】
・前記低抵抗導体とは、前記低温焼成セラミックを焼成する際に同時焼成（焼結）が可能な導体、詳しくは、融点が低く（例えば融点１０００℃以下）、抵抗値が低い（例えば比抵抗は２〜４μΩ・ｃｍ以下）の導体であり、後述する様に、例えばＡｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｕ、Ｃｕなどの導体が使用できる。
【００３５】
・前記内部導体層は、低温焼成セラミック層の間に形成される導電層である。
・前記層間接続導体部は、内部導体層間や、内部導体層と表面導体層（例えば電極パッド）とを電気的に接続する導体部（例えばビア）である。
【００３６】
・前記（突出部材が接合される）表面金属層の材料としては、セラミックとの接合面にＴｉやＣｒ、中間層にＣｕやＰｄやＭｏやＮｉ、及び最表面層にＡｕを適宜組み合わせたものを採用できる。この表面金属層は、蒸着やスパッタ等によって形成される薄膜導体からなるものを採用できる。
【００３７】
・前記ロウ材層を構成するロウ材の材料としては、Ａｕ系（例えばＡｕ−Ｓｎ系）、Ａｇ系（例えばＡｇ−Ｃｕ系）等の材料が好適である。
半田等の比較的低い温度で突出部材を接合した場合、低温焼成セラミックと低抵抗導体からなる層間接続導体部等との間の熱膨張係数の差による応力が増進されることはないが、Ａｕ系（例えばＡｕ／Ｓｎ、Ａｕ／Ｇｅ、Ａｕ／Ｓｉなど）のロウ材や、Ａｇ系（例えばＡｇ／Ｃｕ、Ａｇ／Ｃｕ／Ｓｎ、Ａｇ／Ｃｕ／Ｉｎなど）のロウ材を使用した場合には、それらのロウ材の接着温度（Ａｕ系で３００〜４００℃、Ａｇ系で６００〜８００℃）が高温になるため、焼成時に発生した応力に加え、突出部材の接合時（特に接合後の冷却時）に更なる応力が発生することで、より低温焼成セラミックと低抵抗導体からなる層間接続導体部との界面の破壊が発生し易くなる。そのため、本発明の構成が有効である。
【００３８】
・前記突出部材は、多層セラミック基板の表面に接合されてその表面より（例えば垂直に）外側方向に突出する部材であり、その材料としては、例えばコバールなどの金属を採用できる。また、その形状としては、その底面が円形等の柱状（円柱状）の部材を採用できる。
【００３９】
また、この突出部材としては、軸方向に沿って同一の（軸に直角な）断面形状又は径を有する部材に限らず、軸方向に沿って異なる断面形状又は径の部材を採用できる。例えば、多層セラミック基板に接合される例えば円盤状の大径部と、その大径部から（基板から遠ざかるように）突出する例えば円柱状の（大径部より径の小さな）小径部とからなる構成を採用できる。
【００４０】
特に、本発明は、大径部の底面の面積が６０〜１１０ｍｍ2（円盤の場合は直径８．７〜１２ｍｍ）、小径部の（軸に直角な）断面積が７〜２０ｍｍ2（円柱の場合は直径３〜５ｍｍ）の範囲のように、大きさサイズの突出部材を多層セラミック基板に接合する場合に大きな効果が得られる。
【００４１】
また、前記突出部材は、室温（３０℃）から３５０℃の範囲での線熱膨張係数が９ｐｐｍ／℃以下であることが望ましい。これは、使用される低温焼成セラミック材料の室温から３５０℃の範囲での線熱膨張係数が例えば４〜８ｐｐｍ／℃程度であることから、熱膨張係数の差を小さくする観点で、前記範囲を大きく超えない程度が好ましいからである。
【００４２】
・前記径方向とは、面積中心を通る（基板表面に直角な）中心軸から直角に（従って基板表面に平行に）外側に向かって伸びる方向であり、突出部材の底面が円の場合は、その半径方向である。
【図面の簡単な説明】
【００４３】
【図１】第１実施例の半導体素子検査用基板及び基板保持装置を破断して示す説明図である。
【図２】半導体素子検査用基板の平面図である。
【図３】半導体素子検査用基板の一部を厚み方向に破断して示す説明図である。
【図４】半導体素子検査用基板の表面金属層周辺（図３の破線の範囲内）の平面を拡大して示す説明図である。
【図５】半導体素子検査用基板の要部を厚み方向に破断し拡大して示す説明図である。
【図６】半導体素子検査用基板の製造工程を示す説明図である。
【図７】従来技術の説明図である。
【発明を実施するための形態】
【００４４】
以下、本発明の実施例を、図面を参照しながら説明する。
ここでは、本発明の多層セラミック基板を半導体素子検査用基板に適用した例に基づいて説明する。
【実施例】
【００４５】
ａ）まず、本実施例の半導体素子検査用基板とそれを固定する基板保持装置を、図１に基づいて説明する。
図１に示す様に、本実施例の半導体素子検査用基板１は、半導体素子の一つであるシリコンウェハー（図示せず）の電気検査を行う場合に、基板保持装置３に固定されて使用されるものである。
【００４６】
前記基板保持装置３では、補強板であるドライブボード５に配線ボード７が積層されており、配線ボード７の同図下面側の周囲に、四角枠状のフレーム９が取り付けられている。
【００４７】
一方、半導体素子検査用基板１は、フレーム９の枠内において、配線ボード７の下面側に、板状のインターポーザー１１を介して配置されている。
この半導体素子検査用基板１の下面側には、シリコンウェハーに接触する接触端子（プローブ）１３が設けられており、インターポーザー１１の両側にも、接触端子１５、１７が設けられている。なお、インターポーザー１１の各面側の接触端子１５、１７は、それぞれ配線ボード７と半導体素子検査用基板１とに接触している。
【００４８】
また、半導体素子検査用基板１の中央には、後に詳述する大径部１９と小径部２１とを有する円柱状の突出部材（スタッド）２３が接合されており、このスタッド２３には、同様に大径部２５と小径部２７とを有する円柱状の延長スタッド２９がネジ構造により結合されている。つまり、スタッド２３上部のネジ部３１と延長スタッド２９下部のネジ孔３３との螺合により、スタッド２３と延長スタッド２９とが一体に結合している。
【００４９】
前記延長スタッド２９は、ドライブボード５及び配線ボード７の中央にて板厚方向に開けられた貫通孔３５を貫くように配置されており、延長スタッド２９上部のネジ部３７にはナット３９が螺合し、ナット３９の下側には、貫通孔３５の段部４１に当接するテーパ状のスプリングワッシャ４３がはめ込まれている。
【００５０】
つまり、貫通孔３５は、その中央で径が小さくなっており、ドライブボード５の小径部分４４の下側にて、延長スタッド２９の大径部２５の上面が当接し、前記小径部分４４の上側（段部４１）にて、スプリングワッシャ４３が当接している。
【００５１】
従って、ナット３９を締め付けることにより、延長スタッド２９及びスタッド２３（従って半導体素子検査用基板１）が上方に移動し、これにより、半導体素子検査用基板１をドライブボード５に固定することができる。
【００５２】
そして、上述した半導体素子検査用基板１は、例えばφ３００ｍｍ（１２ｉｎｃｈ）のシリコンウェハーに対応したものであり、（各ＩＣチップを切り出す前の）シリコンウェハーにおけるＩＣチップの端子に接触端子１３が接触することにより、一度に多数のＩＣチップの検査を行うことが可能である。
【００５３】
ｂ）次に、前記半導体素子検査用基板１について、図２〜図５に基づいて詳細に説明する。
図２に示す様に、半導体素子検査用基板１は、例えば縦９６．２５ｍｍ×横９１．１７ｍｍ×厚み４．４５ｍｍの長方形の板状の多層セラミック基板４５を主体とし、この多層セラミック基板４５の一方の表面に、前記スタッド２３がＡｕとＳｎを含むロウ材（又はＡｇとＣｕを含むロウ材）によってロウ付けされたものである。
【００５４】
このうち、前記多層セラミック基板４５は、図３に内部を破断して示す様に、ガラスセラミック層４７が板厚方向に複数積層された構造を有している。
このガラスセラミック層４７は、例えばガラス成分とセラミック成分との混合物を、例えば８００〜１０５０℃程度の低温にて焼成した低温焼成ガラスセラミックで構成されている。詳しくは、各ガラスセラミック層４７（従って多層セラミック基板４５のガラスセラミック部分）は、ムライト及びホウケイ酸系ガラスをセラミックの主成分とするガラスセラミックからなる。なお、このガラスセラミック（ムライトとホウケイ酸ガラスとの質量比１：１）の室温（３０℃）〜３５０℃における線熱膨張係数は、例えば４．３ｐｐｍ／℃である。
【００５５】
また、多層セラミック基板４５の両表面には、多数の表面導体層（電極）４９、５１が形成され、多層セラミック基板４５の内部（詳しくは各ガラスセラミック層４７の境界部分）には、内部導体層５３が形成されている。更に、多層セラミック基板４５の表面の電極４９と裏面の電極５１とを、内部導体層５３を介して電気的に接続するように、基板の厚み方向に伸びる円柱形状の層間接続導体部（ビア）５５が形成されている。
【００５６】
前記内部導体層５３やビア５５を構成する導体としては、ガラスセラミックの焼成の際に低温で同時焼成可能な導体、即ち、９５０〜１１００℃の低融点で、且つ、比抵抗が２〜４μΩ・ｃｍの低抵抗の導体（低抵抗導体）が使用される。この低抵抗導体としては、例えばＡｇ、Ａｇ／Ｐｔ合金、Ａｇ／Ｐｄ合金などが使用される。なお、この抵抵抗導体（例えばＡｇ）の室温（３０℃）〜３５０℃における線熱膨張係数は、例えば１８ｐｐｍ／℃である。
【００５７】
また、前記電極４９、５１としては、Ｔｉ、Ｃｒ、Ｍｏ、Ｃｕ、Ｎｉ、Ａｕ、及びそれらを組み合わせた導体で構成でき、本実施例では、電極４９、５１は、Ｔｉ層上にＣｕ層、Ｎｉ層、Ａｕ層を順に形成した多層構造（図示せず）となっている。なお、電極４９の露出した表面に、前記接触端子１３（図１参照）が接続されている。
更に、前記多層セラミック基板４５の表面には、図３及び（要部を拡大した）図４に示す様に、多数の電極４９以外に、基板表面の中央と四隅に、表面金属層５７が形成されており、中央の表面金属層５７の表面にスタッド２３が接合されている。
【００５８】
この表面金属層５７は、縦１３．４７ｍｍ×横１３．４７ｍｍの正方形のパターンであり、下層より、Ｔｉ／Ｃｕ／Ｎｉ／Ａｕが順次積層されたものである。
また、図５に示す様に、前記スタッド２３は、例えば外径９．６６ｍｍ×厚み１．０ｍｍ、底面積７３．３５１ｍｍ2の円盤状の大径部１９の上に、例えば外径３．７ｍｍ×高さ５．４ｍｍの円柱状の小径部２１が同軸に形成された円柱構造を有しており、小径部２１の外周はネジ部３３とされている。なお、スタッド２３の材質としては、例えばコバールを採用できる。また、スタッド２３の表面には、ロウ材の濡れ性を向上させるために、ＮｉメッキとＡｕメッキが施されている。
【００５９】
このスタッド２３は、多層セラミック基板４５の中央の表面金属層５７上にて、表面金属層５７の中心（面積中心）とスタッド２３の中心を一致させるようにして、例えばＡｕ−Ｓｎ系のロウ材により接合されている。
【００６０】
つまり、表面金属層５７とスタッド２３との間には、ロウ材からなるロウ材層５９が形成されており、このロウ材層５９は、スタッド２３の大径部１９の外周側にてフィレット６１を形成している。
【００６１】
特に本実施例では、前記請求項１に示す（Ａ）〜（Ｃ）の条件を満たしている。
（条件Ａ）  前記図４及び図５に示す様に、スタッド２３の底面の外周におけるロウ材層５９の外接円（ＯＸを中心とする外接円）と、最表面の低温焼成セラミック層４７において表面金属層５７の周りに配置されるビア５５の面積中心（ＯＹ）との間の距離Ｚが、２．５ｍｍ以上である。
【００６２】
（条件Ｂ）  前記図４及び図５に示す様に、フィレット６１の外周端は、表面金属層５７の外周端より、スタッド２３の外周の全周にわたって内側に引き下がっている。即ち、スタッド２３の底面の面積中心（ＯＸ）を中心にして、表面金属層５７の半径方向の長さＭＬと、ロウ材層５９の底面の同じ半径方向の長さＲＬとの差（ＭＬ−ＲＬ）が、スタッド２３の外周の全周にわたり０．６５ｍｍ以上である。
【００６３】
（条件Ｃ）  前記図５に示す様に、スタッド２３の底面の面積中心（ＯＸ）を中心にして、スタッド２３に最も近いビア５５の面積中心（ＯＹ）までの半径方向における長さＶＬとスタッド２３の底面の同じ半径方向における長さＳＬとの比（ＶＬ／ＳＬ）が、１．６〜２．０の範囲内（例えば１．７６７）である。
【００６４】
ｃ）次に、半導体素子検査用基板１の製造方法を、図６に基づいて詳細に説明する。
・まず、セラミック原料粉末として、平均粒径：３μｍ、比表面積：２．０ｍ2／ｇのＳｉＯ2、Ａｌ2Ｏ3、Ｂ2Ｏ3を主成分とするホウケイ酸系ガラス粉末と、平均粒径：２μｍ、比表面積：３．０ｍ2／ｇのムライト粉末とを用意した。
【００６５】
更に、シート成形時のバインダー成分及び可塑剤成分として、アクリル系バインダー及びＤＯＰ（ジ・オクチル・フタレート）を用意した。
そして、アルミナ製のポットに、ホウケイ酸ガラス粉末とムライト粉末とを、質量比で５０：５０、総量１０００ｇ投入するとともに、アクリル樹脂を１２０ｇ投入した。更に、適当なスラリー粘度とシート強度を持たせるのに必要な量の溶剤（ＭＥＫ：メチルエチルケトン）と可塑剤（ＤＯＰ）を上記ポットに入れ、３時間混合することにより、セラミックスラリーを得た。
【００６６】
得られたセラミックスラリーを用いて、ドクターブレード法により、厚み０．１５ｍｍの（各ガラスセラミック層４７用の）第１グリーンシート７１（図６（ａ）参照）を作製した。
【００６７】
・また、前記第１グリーンシート７１を作製する工程とは別に、拘束シート（第２グリーンシート７３）を作製するために、セラミック原料粉末として、平均粒径：２μｍ、比表面積：１ｍ2／ｇのアルミナ粉末を用意した。
【００６８】
更に、シート形成時のバインダー成分としてアクリル系バインダー、可塑剤成分としてＤＯＰ、溶剤としてＭＥＫを用意した。
そして、前記第１グリーンシート７１と同様に、アルミナ製のポットに、アルミナ粉末を１０００ｇ、アクリル樹脂を１２０ｇ投入し、更に、スラリー粘度とシート強度を持たせるために、必要な量の溶剤（ＭＥＫ）と可塑剤（ＤＯＰ）を投入し、３時間混合してスラリーを得た。
【００６９】
このスラリーを用いて、ドクターブレード法により、厚み０．３０ｍｍの第２グリーンシート７３（図６（ａ）参照）を作製した。
・次に、前記第１グリーンシート７１に、ビアホール７５を形成した（図６（ｂ）参照）。
【００７０】
・次に、そのビアホール７５に、例えばＡｇ系ペーストを充填した（図６（ｃ）参照）。また、第１グリーンシート７１の表面の必要な箇所に、Ａｇ系ペーストを用いて、印刷によって（内部導体層５３となる）導電パターン７７を形成した（図６（ｄ）参照）。
【００７１】
・次に、各第１グリーンシート７１を、順次積層してグリーンシート積層体７９を形成し、更に、そのグリーンシート積層体７９の両側に、（拘束層である）第２セラミックシート７３を積層して、複合グリーンシート積層体８０を形成する（図６（ｅ）参照）。
【００７２】
・次に、プレス機にて、複合グリーンシート積層体８０の積層方向の両側から０．２ＭＰａの押圧力を加えながら、８５０℃にて３０分間焼成（脱脂焼成）して焼結体８１を形成した（図６（ｆ）参照）。
【００７３】
・次に、焼結体８１の両主面に残っている（未焼結の）第２グリーンシート７３を、水を媒体として超音波洗浄機により除去した（図６（ｇ）参照）。
・次に、焼結体８１の両外側表面を、アルミナ質砥粒を用いたラップ研磨により研磨した（図６（ｈ）参照）。なお、その後、ポリッシュ研磨を行ってもよい。
【００７４】
・次に、研磨後の基板表面の所定位置、即ち、ビア５５の表面を覆う様な電極４９、５１の形成位置と表面金属層５７の形成位置に、従来と同様に、スパッタ、レジスト、メッキ等により、薄膜導体からなる電極４９、５１及び表面金属層５７を形成した（図６（ｉ）参照）。
【００７５】
・その後、表面金属層５７の中央に、Ａｕ／Ｓｎロウ材を使用し、コバールからなりＮｉ／Ａｕメッキされたスタッド２３を、Ｎ2／Ｈ2の雰囲気中で、３２０℃にて５分間加熱してロウ付けし、その後冷却し、本実施例のスタッド２３をロウ付けした多層セラミック基板である半導体素子検査用基板１を完成した。
【００７６】
ｄ）この様にして製造された本実施例の半導体素子検査用基板１においては、（Ａ）ロウ材層５９の外接円と表面金属層５７の周りのビア５５の面積中心との間の距離Ｚが２．５ｍｍ以上であり、また、（Ｂ）スタッド２３の底面の面積中心を中心にして、表面金属層５７の半径方向の長さＭＬと、ロウ材層５９の底面の同じ半径方向の長さＲＬとの差（ＭＬ−ＲＬ）が、スタッド２３の外周の全周にわたり０．６５ｍｍ以上であり、更に（Ｃ）スタッド２３に最も近いビア５５の面積中心までの半径方向における長さＶＬとスタッド２３の底面の同じ半径方向における長さＳＬとの比（ＶＬ／ＳＬ）が、１．６〜２．０の範囲内である。
【００７７】
従って、低温焼成セラミックと低抵抗導体の線膨張係数の差が１２ｐｐｍ／℃以上と大きく、大きな径のスタッド２３がロウ付けされている半導体素子検出用基板１において、そのスタッド２３に大きな外力が加わっても、低温焼成セラミックとビア５５との界面にクラックが発生し難く、よって、基板の破壊が生じ難い（即ちスタッド２３の接合強度が高い）という顕著な効果を奏する。
＜実験例＞
次に、本発明の効果を確認するために行った実験例について説明する。
【００７８】
ここでは、下記に示す様に、＜１＞熱膨張係数の測定、＜２＞抗折強度の測定、＜３＞ヤング率の測定を行った。また、前記実施例の製造方法によって、スタッド等の各種の部材の寸法を違えた試料を作製し、その試料を利用して、＜４＞スタッドの外周におけるロウ材層の最外周部（外接円）とその回りに配置される最も近いビアとの距離Ｚの測定、＜５＞スタッドに外力を加えた場合の破壊強度の測定と破壊部分の観察を行った。
【００７９】
そして、それらの結果を、下記表１〜表４に記載した。なお、各表の実施例１〜７が本発明例であり、比較例８〜１５が本発明の範囲外の比較例である。
＜１＞熱膨張係数の測定
表１及び表２に示す各部材（低温焼成セラミックからなる部材と、ビアを構成する低抵抗導体からなる部材）を、所定の温度で焼成した後、縦２０ｍｍ×横３ｍｍ×厚み４ｍｍとなるサンプルを作製した。そして、そのサンプルに対して熱機械分析装置（ＴＭＡ）により、３０〜６００℃までの寸法変動率を測定し、測定中の伸び（ΔＬ：３０℃の長さＬ０からの伸び）及び測定温度をサンプリングした。線熱膨張係数は、３０℃と３５０℃の寸法変化率（ΔＬ／Ｌ０）を温度差（ΔＴ）で割ることにより求めた。その結果を、表１、表２に記す。
【００８０】
＜２＞抗折強度の測定
前記実施例と同様な製造方法で製造した多層セラミック基板（但し内部導体層及びビアを含まず、スタッドやプローブは接合されていない）から、縦５０ｍｍ×横４ｍｍ×厚み３ｍｍの試料を作製し、その試料を用いて、３点曲げ強度により、ＪＩＳＲ１６１０に準拠して、抗折強度を測定した。その結果を、表１に記す。
【００８１】
＜３＞ヤング率の測定
前記実施例と同様な製造方法で製造した多層セラミック基板（但し内部導体層及びビアを含まず、スタッドやプローブは接合されていない）から、縦５０ｍｍ×横４ｍｍ×厚み３ｍｍの試料を作製し、その試料を用いて、周知の超音波法により、ヤング率を測定した。その結果を、表１に記す。
【００８２】
＜４＞スタッドの外周におけるロウ材層の最外周部（外接円）とその回りに配置される最も近いビアとの距離Ｚの測定
スタッドをロウ付けした多層セラミック基板に対して、周知の測長機を用い、スタッドの外周におけるロウ材層の最外周部（外接円）とその回りに配置される最も近いビアの中心との間の距離Ｚを測定した。その結果を、表４に記す。
【００８３】
＜５＞スタッドの外力を加えた場合の破壊強度の測定と破壊部分の観察
スタッドをロウ付けした多層セラミック基板に対して、多層セラミック基板を固定し、スタッドを垂直方向に引っ張り、ロードセル（力検出器）によってその際の破壊強度を測定した。その結果を、表４に記す。なお、破壊モードは、比較例８ではスタッドが破壊されたが、実施例１〜７、比較例９〜１５では、セラミックが破壊された。
【００８４】
【表１】
0005519312.tif 000002
【００８５】
【表２】
0005519312.tif 000003
【００８６】
【表３】
0005519312.tif 000004
【００８７】
【表４】
0005519312.tif 000005
【００８８】
前記表１〜表４から明らかな様に、本発明の構成を有するもの（実施例１〜７）は、比較例に比べて接合強度が高い（２３０ｋｇｆ以上）という顕著な効果を奏する。
また、比較例については、下記の通りである。比較例８は、ＶＬ／ＳＬが５以上（８．４１０）であるので、接合強度が低い。比較例９〜１１は、前記距離Ｚが２．３ｍｍ以下であるので、接合強度が低い。比較例１２は、前記距離Ｚが２．３ｍｍ以下で且つ前記（ＭＬ−ＲＬ）が０ｍｍであるので、接合強度が低い。比較例１３、１４は、前記（ＭＬ−ＲＬ）が０ｍｍであるので、接合強度が低い。比較例１５は、接合強度は高いものの、セラミック材料が低温焼成セラミックでないため低温での同時焼成ができない。
【００８９】
尚、本発明は前記実施例になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
【符号の説明】
【００９０】
１…半導体素子検査用基板
２３…スタッド
４５…多層セラミック基板
４７…ガラスセラミック層
４９、５１…表面導体層（電極）
５３…内部導体層
５５…層間接続導体部（ビア）
５７…表面金属層
５９…ロウ材層
【図１】
0005519312.tif 000006
【図２】
0005519312.tif 000007
【図３】
0005519312.tif 000008
【図５】
0005519312.tif 000009
【図７】
0005519312.tif 000010
【図４】
0005519312.tif 000011
【図６】
0005519312.tif 000012