(57)【特許請求の範囲】
【請求項１】
方法であって、
選択された磁化方向をメモリセルの第１の層に印加するステップを備え、
前記第１の層は、複数の異なった磁化方向を受容するように構成され、
前記方法は、前記第１の層の印加された磁化方向を、複数の磁化方向を受容するように構成された前記メモリセルの第２の層へトンネリングするステップをさらに備え、
前記第２の層は、前記セルの論理状態を示すために前記印加された磁化方向を維持するとともに、前記印加するステップの方向は、電流がそれに沿って通過する導体に隣接するクラッド層によって提供され、
前記電流は、前記選択された磁化方向の前記クラッド層内に磁場を誘導する、方法。
【請求項２】
前記トンネリングするステップは、ビットライン電圧を活性化するとともに、ワードライン電圧を活性化することによって選択トランジスタを活性化するステップを含む、請求項１に記載の方法。
【請求項３】
前記トンネリングするステップは、前記選択された磁化方向を、前記第１および第２の層の間のトンネリングバリア層を通して転送する、請求項１に記載の方法。
【請求項４】
参照値に関連して前記メモリセルの抵抗を読出して論理状態を決定するステップをさらに備える、請求項１に記載の方法。
【請求項５】
前記トンネリングするステップは、前記メモリセルにスピン偏極電流を通過させるステップを含み、
前記スピン偏極電流は、前記印加するステップの前記選択された磁化方向とは関係しない共通の向きで、前記メモリセルを通過する、請求項１に記載の方法。
【請求項６】
前記第１の層は、修正されたスピントルク転移ランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルにおける、固定されていない基準層として特徴付けられる、請求項１に記載の方法。
【請求項７】
前記参照値は、自己参照値である、請求項４に記載の方法。
【請求項８】
前記自己参照値は、前記メモリセルを通過する電流から抽出され、前記第１の層は、第１の予め定められた状態に設定されて前記自己参照値の第１の要素を生成し、さらに、
前記自己参照値は、前記メモリセルを通過する電流から抽出され、前記第１の層は、前記第１の予め定められた状態とは反対の第２の予め定められた状態に設定されて前記自己参照値の第２の要素を生成する、請求項７に記載の方法。
【請求項９】
方法であって、
磁気的に通過可能なクラッド層を、少なくとも２つの可能性のある互いに反対の磁化方向の組から、選択された磁化方向に設定するステップと、
前記クラッド層の前記選択された磁化方向を、メモリセルの固定されていない基準層に印加して、前記基準層に前記選択された磁化方向を提供するステップと、
前記基準層から前記メモリセルの記憶層へ電流を通過させて、前記記憶層に前記選択された磁化方向を誘導するステップとを備え、
前記記憶層は、前記選択された磁化方向を維持して、前記メモリセルの論理状態を確立する、方法。
【請求項１０】
装置であって、
クラッド導体に隣接する固定されていない強磁性基準層と、
強磁性記憶層と、
前記基準層と前記記憶層との間のトンネリングバリア層とを含む不揮発性メモリセルを備え、
前記クラッド導体に沿って通過する電流は、前記基準層内の選択された磁化方向を誘導し、
前記基準層内の選択された磁化方向は、前記記憶層による記憶のために前記トンネリングバリア層を通って前記記憶層へトンネリングされる、装置。
【請求項１１】
前記クラッド導体に沿った第１の方向の電流の経路は、第１の磁化方向を維持する前記基準層および前記記憶層の両方をもたらし、
前記クラッド導体に沿った前記第１の方向とは反対の第２の方向の電流の経路は、前記第１の磁化方向とは反対の第２の磁化方向を維持する前記基準層および前記記憶層の両方をもたらす、請求項１０に記載の装置。
【請求項１２】
第１のスピン偏極電流は、前記トンネリングバリア層を通ってトンネリングして、前記記憶層を前記第１の磁化方向に設定し、
第２のスピン偏極電流は、前記トンネリングバリア層を通ってトンネリングして、前記記憶層を前記第２の磁化方向に設定し、
前記第１および第２のスピン偏極電流は、前記基準層から、前記トンネリングバリア層
を通って前記記憶層へ共通の向きで通過する、請求項１１に記載の装置。
【請求項１３】
前記クラッド導体は、ビットラインに結合されるとともに磁気的に通過可能なクラッド材料によって囲まれた、電気的に導通する導体を含む、請求項１０に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
データ記憶装置は、一般的に、高速かつ効率的な態様で、データの記憶および抽出をするように動作する。いくつかの記憶装置は、ソリッドステートメモリセルの半導体アレイを利用して、データの個別のビットを記憶する。このようなメモリセルは、揮発性または不揮発性であり得る。揮発性メモリセルは、一般的に、動作電力が装置に供給され続けている間だけ、メモリ内に記憶されたデータを保持し、一方不揮発性メモリセルは、一般的に、動作電力の印加がないときでさえも、メモリ内に記憶されたデータを保持する。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
いくつかの不揮発性メモリセルは、磁気ランダムアクセスメモリ（magnetic random access memory：ＭＲＡＭ）およびスピントルク転移ランダムアクセスメモリ（spin-torque transfer random access memory：ＳＴＲＡＭ）のように、強磁性体構造を利用してデータを記憶する。このようなメモリセルは、しばしば、基準層と、酸化物層によって分離された自由層とを利用する。基準層の磁化は、（永久磁石のような）分離した磁気層に固定されることによるように、一定の方向に維持される。メモリセルの異なる電気抵抗は、基準層の磁化方向に揃えられるように、あるいは対向するように、自由層の磁化を選択的に方向付けることによって確立され得る。これらの異なる抵抗は、セルについての異なるメモリ状態（たとえば、論理０または１）を示すために利用され得る。
【０００３】
これらのまたは他のデータ記憶装置のタイプにおいて、特に記憶アレイに存在するメモリセル構造の複雑性に関して効率および正確性を増加することがしばしば望まれる。
【課題を解決するための手段】
【０００４】
要約
本発明のさまざまな実施形態は、一般的に、一方向書込電流を用いて、修正されたＳＴＲＡＭセルのような不揮発性メモリセルにおける異なる論理状態を記憶するための方法および装置に向けられる。
【０００５】
いくつかの実施形態においては、選択された磁化方向が、メモリセルの第１の層に印加され、その第１の層は複数の異なる磁化方向を受容するように構成される。第１の層の印加された磁化方向は、複数の異なる磁化方向を受容するように構成されるメモリセルの第２の層にトンネリングされ、第２の層は、印加された磁化方向を維持してセルの論理状態を示す。
【０００６】
他の実施形態においては、磁気的に通過可能なクラッド層が、少なくとも２つの可能性のある対向する磁化方向の組から、選択された磁化方向に設定される。クラッド層の選択された磁化方向は、メモリセルの固定されていない基準層に印加されて、上記の選択された磁化方向を有する基準層を提供する。スピントルク電流は、基準層からメモリセルの記憶層に通過して、記憶層において選択された磁化方向を誘導し、その記憶層は選択された磁化方向を維持してメモリセルの論理状態を確立する。さらに、印加するステップの磁化方向は、電流がそれに沿って通過する導体に隣接するクラッド層によって提供され、その電流は、選択された磁化方向のクラッド層において磁場を誘導する。
【０００７】
他の実施形態においては、メモリセルは、クラッド導体に隣接する固定されない強磁性基準層と、強磁性記憶層と、基準層と記憶層との間のトンネリングバリアとを有する。クラッド導体に沿った電流は、基準層において選択された磁化方向を誘導し、それは記憶層による記憶のためにトンネリングバリアを通って転送される。
【０００８】
本発明のさまざまな実施形態を特徴付ける、これらのおよびさまざまな他の特徴および利点は、以下の詳細な議論および添付の図面に照らして理解され得る。
【図面の簡単な説明】
【０００９】
【図１】メモリアレイのメモリセルへデータが書き込まれ得る態様を一般的に示した図である。
【図２】図１のメモリアレイのメモリセルからデータが読み出され得る態様を一般的に示した図である。
【図３】書込動作中の図１のメモリセルを示す図である。
【図４】書込動作中の図１のメモリセルを示す図である。
【図５】本発明の様々な実施形態に従って動作されるメモリセルの構造を一般的に示す図である。
【図６】本発明の様々な実施形態に従って動作されるメモリセルの構造を一般的に示す図である。
【図７】本発明の様々な実施形態に従うメモリセルアレイを示す図である。
【図８】本発明の様々な実施形態に従う書込動作のためのフロー図である。
【図９】書込動作のための電圧および電流を示す図である。
【図１０】書込動作のための電圧および電流を示す図である。
【図１１】本発明の様々な実施形態に従う自己参照動作のためのフロー図である。
【図１２】読出動作のための電圧および電流を示す図である。
【図１３】読出動作のための電圧および電流を示す図である。
【図１４】外部参照読出動作のための電圧および電流のグラフを示す図である。
【図１５】自己参照読出動作のための電圧および電流のグラフを示す図である。
【発明を実施するための形態】
【００１０】
詳細な説明
データ記憶装置は、一般的に、ソリッドステートメモリセルの半導体アレイを利用することによって、データの記憶および抽出をするように動作し、データの個別のビットを記憶する。このようなメモリセルは、セルについての異なる論理状態を示す、異なる電気抵抗を有するように構成される。これらのタイプのメモリセルにおいては、データは、図１に示されるような個別のメモリセル１２４に書き込まれる。一般的に、書込電力源１４６は、（電流、電圧、磁化などのような形式の）必要入力を印加して、メモリセル１２４を所望の状態に構成する。図１は、ビット書込動作の単なる代表的な図に過ぎないことが理解され得る。書込電力源１４６、メモリセル１２４、および基準ノード１４８の構成は、各セルに選択された論理状態の書込みが出来るように、適切に操作され得る。
【００１１】
以下に説明されるように、いくつかの実施形態においては、メモリセル１２４は、修正されたＳＴＲＡＭ構成を採用し、その場合には、書込電力源１４６は、メモリセル１２４を通って、接地のような適当な基準ノード１４８に接続される電流ドライバとして特徴付けられる。書込電力源１４６は、メモリセル１２４における磁気材料を通して移動することによってスピン偏極された電力の流れを提供する。結果として得られる偏極スピンの回転は、メモリセル１２４の磁気モーメントを変化するトルクを生成する。
【００１２】
磁気モーメントに応じて、セル１２４は、相対的に低い抵抗（ＲL）または相対的に高い抵抗（ＲH）のいずれかを取り得る。限定はされないが、例示的なＲL値は、約１００オーム（Ω）くらいの範囲内であり得るが、一方で、例示的なＲH値は１００ＫΩくらいの範囲内であり得る。他の抵抗性メモリタイプの構造（たとえば、ＲＲＡＭ）は、適当な電圧または他の入力が供給されて、個別のＲL値およびＲH値を同様に提供する。これらの値は、後続の書込動作によって状態が変化されるそのようなときまで、個別のセルによって保持される。限定はされないが、本例においては、高抵抗値（ＲH）は、セル１２４によって論理１の記憶を示し、低抵抗値（ＲL）は論理０の記憶を示すことが企図される。
【００１３】
各セル１２４によって記憶された論理ビット値は、図２によって示されるような態様で決定され得る。読出電力源１５０は、適切な入力（たとえば、選択された読出電圧）をメモリセル１２４に印加する。セル１２４を流れる読出電流ＩＲの量は、セルの抵抗（それぞれ、ＲLまたはＲH）の関数である。メモリセルの両端の電圧降下（電圧ＶMC）は、経路１５２を介して、比較器１５４の正（＋）入力によって検知される。（電圧基準ＶREF）適当な基準が、基準源１５６から比較器１５４の負（−）入力へ供給される。
【００１４】
参照電圧ＶREFは、メモリセル１２４の両端の電圧降下ＶMCが、セルの抵抗がＲLに設定されるときにはＶREF値より低くなり、セルの抵抗がＲHに設定されるときにはＶREF値よりも高くなるように、様々な実施形態から選択され得る。このように、比較器１５４の出力電圧レベルは、メモリセル１２４によって記憶された論理ビット値（０または１）を示す。
【００１５】
図３は、従来のＳＴＲＡＭメモリセル１５９を順方向で通過する、例示的な書込電流１５８を示す。反対に、図４は、メモリセル１５９を逆方向に通過する書込電流１６０を示す。順電流方向または逆電流方向は、単に論理慣習を示しているに過ぎず、相互交換可能であり得ることに注意すべきである。従来的には、図３および図４に示されるようなメモリセル１５９を流れる電流の双方向の流れが、異なる論理状態を書き込むために必要である。
【００１６】
動作の間に、図３−４におけるような従来のメモリセルに様々な制限が見出された。一般的に、セルの所与の抵抗について、逆方向（図４）における電流は、順方向（図３）よりも十分に低くされ得る。
【００１７】
セルの各側面上の分離されたソースライン（ＳＬ）導体およびビットライン（ＢＬ）導体が、セルを通る電流の双方向の流れに対応するために、しばしば必要とされる。また、記憶された抵抗を検出するために、分離した参照値がしばしば必要とされ、アレイ内のビットセル抵抗におけるビット対ビットの偏差は、不所望にも、利用可能な信号マージンを減少する。これは、アレイからのデータの読出能力を悪化し得る。
【００１８】
そこで、図５および図６は、本発明の様々な実施形態に従って構築されたメモリセル１６２を示す。メモリセル１６２は、固定されていない基準層を有する修正されたＳＴＲＡＭ構成を有するものとして特徴付けられ得る。これは、異なる論理状態を設定するためのセルを通る一方向の書込電流の流れの使用を容易にするとともに、以下に説明されるようなほかの利点を提示する。
【００１９】
メモリセル１６２は、アレイ内の複数のメモリセル（のコラム）に選択的に電力を運ぶビットライン（ＢＬ）１６４に隣接して配置される。ビットライン１６４は、適切な磁気的に通過可能な材料で形成されたクラッド層１７２によって囲まれた導体１６８に結合される。導体１６８に沿った電流経路１６６は、クラッド層１７２を通り、それに沿って伸延する磁場１７０を確立する。磁場１７０の方向は、周知の右手の法則に従う電流１６６の方向によって確立され、電流１６６の方向および結果として得られる磁場１７０の方向は、図５と比較して、図６においては逆とされる。
【００２０】
メモリセル１６２は、第１の（基準）層１７４と、酸化物（トンネリングバリア）層１８２と、第２の（記憶／自由）層１８４とを含む。電気接触層１８５は、メモリセル１６２を、ワードライン（ＷＬ）１７８を介して選択可能なトランジスタ１７６へ結合する。第１の層１７４および第２の層１８４は、各々、適当な強磁性材料で形成され、それに印加される方向に応答して多くの異なる磁化方向を有する。
【００２１】
基準層１７４は、単一の永久的な磁化方向を維持するために個別の磁化層に固定されるのではなく、むしろ、クラッド層１７２に応答して所望の方向に選択的に切換えられることに注意すべきである。記憶層１８４は、セル１６２の関連する論理状態の記憶を維持するために、印加された磁化方向を保持するように構成される。
【００２２】
電流１６６が導体１６８を通過するので、基準層がクラッド層と同じ磁化方向に誘導されるように、クラッド層に誘導される磁場１７０が基準層１７４に印加される。ワードライン１７８を介したトランジスタ１７６の活性化は、小さな書込（スピントルク）電流１８０が基準層１７４、トンネリングバリア１８２を通って記憶層１８４まで通過できるようにする。クラッド導体１６８内の電流は双方向であるが、図５および図６の両方によって示されるように、書込電流１８０は、装置構築に好ましい同じ方向に流れる。他の配置も利用され得るが、この例においては、メモリセル１６２はＶss基板に結合される。
【００２３】
したがって、書込電流１８０は、電流１６６の方向に関連して、記憶層１８４の磁化方向に設定され、図５においては、結果として得られる記憶層１８４の磁化方向は、左に設定されるものとして表され、一方、図６においては、結果として得られる記憶層１８４の磁化方向は、右に設定される。
【００２４】
図７は、本発明の様々な実施形態に従う例示的なメモリアレイ１８８を示す。メモリアレイ１８８は、図５および図６に示されるような、ビットライン１６４およびワードライン１７８を介して相互接続される、少なくとも複数のメモリセル１６２を包含する。各メモリセル１６２は、各セルの論理状態の個別操作を可能とする、１つのビットライン１６４およびワードライン１７８接続を有する。
【００２５】
例示的な書込動作が、図８における１９０に記載される。書込動作は、（図５−６の１７２および１７４のような）クラッド層および基準層を、ステップ１９２によって示されるように、所望の磁化方向に設定することで始まる。この所望の磁化方向は、電流１６６の方向に関連して確立される（図５−６）。
【００２６】
昇圧されたビットライン電圧が、ステップ１９４にて実行されて、適切なスピントルクを有する電流（たとえば、図５−６における電流１８０）が選択されたメモリセル１６２を通ってトンネリングするように供給されることを保証する。ステップ１９６は、ワードライン電圧を印加することによって、（図５−６における１７６のような）トランジスタを選択的にターンオンすることを含む。（図５−６の１８４のような）記憶層は、ステップ１９８にて、スピントルク電流に応じて選択された磁化方向を記憶する。ステップ２００にて、メモリセルへの電力がターンオフされ、そして、記憶層の選択された磁化方向が保持される。
【００２７】
図９は、メモリセル１６２が「１」のメモリ状態を有するように書き込まれる、上述の書込動作についての時間の関数としての様々な電力値をグラフ化したものである。ビットライン１６４を通過する電流は、ライン２０２によって示される。電流ライン２０２に関連したビットライン１６４の電圧がライン２０４によって与えられ、書込電流（図５および図６の１８０）が開始されるまでは一定電圧を示している。論理状態をメモリセル１６２に書き込むために、ワードライン１７８に電圧を通過させることによって、トランジスタ１７６が選択される。ワードライン電圧は、ライン２０６によって示され、これは、ライン２０８によって示される、メモリセル１６２を通ってトンネリングする電流と実質的に同じである。
【００２８】
図１０は、メモリセル１６２が「０」のメモリ状態を有するように書き込まれる、上述の書込動作についての時間の関数としての様々な電力値をグラフ化したものである。ライン２１０は、図８の電流ライン２０２とは反対の論理状態の書込みに関連する電流値を示す。ライン２１２の負の電流は、ライン２１２によって示されるように、書込電流（図５および図６の１８０）が開始されるまで、負電圧がビットライン１６４を通過することを提供する。論理状態の書込みに関連する電圧および電流は、ライン２１４および２１６によって示される。さらに、ライン２１４および２１６は、ライン２０６および２０８によって示される反対の論理状態の書込みに関連する電圧および電流と、それぞれ実質的に同じである。図９および図１０のグラフに関連する論理状態は単に慣習に過ぎず、メモリセルへの読出しまたは書込みのために送られる信号を変化することなく、相互に変換可能であることに注意すべきである。
【００２９】
選択された論理状態がメモリセルに書き込まれた後、図２に示されるように、適当な外部参照電圧ＶREFを用いて読出動作が実施され、メモリセルの相対的な抵抗レベルが検出される。参照電圧は、外部に記憶されるか、あるいは自己参照動作２１８から抽出され得る。例示的な自己参照動作２１８が、図１１のフローチャートに示される。動作２１８は、ステップ２２０において、クラッド層（図５および図６の１７２）を第１の方向に設定することによって開始される。引き続き、ステップ２２２にて、第１の抵抗を決定するために読出電流がメモリセルを通過される。ステップ２２４は、クラッド層（図５および図６の１７２）をステップ２２０とは反対の方向に設定する。ステップ２２６にて、第２の抵抗を決定するための他の読出電流がメモリセルに通過される。最後に、ステップ２２８は、第１および第２の抵抗を比較することによって参照電圧を抽出し、メモリセル論理状態を区別する。
【００３０】
図１２は、図１１の自己参照動作２１８の間の電圧をグラフ化したものである。クラッド層（図５および図６の１７２）が、図１１のステップ２２０において第１の方向または「自動ゼロ」に設定されると、読出電流は、基本的にゼロになる。図１１のステップ２２４にて、クラッド層方向が引き続き切換えられ、正の電圧偏差２３０および予め定められた論理状態がもたらされる。
反対に、図１３は、その後に図１２において反対の論理状態を読み出す際の、図１１の自己参照動作２１８の間の電圧をグラフ化したものである。図１１のステップ２２０において、クラッド層（図５および図６の１７２）を設定することによってもたらされる「自動ゼロ」電圧は、図１２において経験した電圧と同じである。しかしながら、ステップ２２４において反対方向が印加されると、大きさは同じであるが負の電圧偏差２３２が測定される。負の電圧偏差２３２の読み出しは、予め定められた論理状態の認識を可能とする。図１２および図１３のグラフに関連する論理状態は単に慣習に過ぎず、メモリセルへの読出しまたは書込みのために送られる信号を変化することなく、相互に変換可能であることに注意すべきである。
【００３１】
外部参照が、図１２に示されるようなメモリセルの論理状態を評価するために用いられる場合、メモリセルは、図１４に示されるような電圧値および電流値を経験し得る。ライン２３４は、外部参照読み出しの間の、ビットライン（図５および図６の１６２）の電流を示す。ビットライン（図５および図６の１６２）によって経験された電圧はライン２３６によって示されるとともに、公知の方向への基準層（図５および図６の１７４）の設定の間の負電圧を含み、抵抗を測定するために読出電流がメモリセル（図５および図６の１６２）を通過する場合には、正の電圧が現れる。ライン２３８によって示されるワードライン（図５および図６の１７８）の電圧は、ライン２４０によって示されるメモリセルを通過する電流を、予測通りにミラーする。ライン２３８の電圧値は、ライン２４０によって示されるように、読出電流がメモリセルを通過する間に生じるが、ライン２４０の電流は、基準層方向のトンネリングが生じず、かつ記憶層（図５および図６の１８４）の方向を潜在的に変化しないので、測定された電圧よりも小さい。
【００３２】
図１４および図１５の特定の電圧値および電流値は、ビットラインを通過する電力方向を示していることに注意すべきである。電力方向は反転されて、メモリセルへの有害な結果をもたらすことなく、図１４お図１５における反対の電圧および電流を誘導する。同様に、ビットラインを通過する電力の方向、および結果として得られる正または負の電圧測定は、単に論理状態の慣習を示しているに過ぎず、本発明の様々な実形態の機構または正確性に悪影響を及ぼすことなく変化され得る。
【００３３】
図１５は、自己参照読出動作の間に経験される例示的な電圧値および電流値を示す。ライン２４２は、クラッド層が第１の方向に設定されると（図１１のステップ２２０）ビットライン（図５および図６の１６２）において負の電流を示し、引き続いて、クラッド層方向が切換えられると（図１１のステップ２２４）正の電流を示す。ビットライン（図５および図６の１６２）を通過する電圧はライン２４４によって示され、基準層（図５および図６の１７４）の方向が切換えられるので（図１１のステップ２２４）、負および正の両方の電圧を含む。さらに、ビットラインは、図１１のステップ２２２および２２６のような、電流がメモリセルを通過することを含む各ステップの間に電圧値を経験する。メモリセルのワードライン（図５および図６の１７４）を通過する電圧は、ライン２４６により与えられる。ライン２４６と類似しているがより小さな様々な電流が、ライン２４８で示されるように、メモリセルによって測定される。外部参照を含む読出動作と同様に、自己参照読出動作は、基準層（図５および図６の１７４）の方向を記憶層（図５および図６の１８４）へトンネリングすることが必要とされる電流よりも小さい読出電流を用いる。
【００３４】
当業者によって理解されるように、本明細書で示された様々な実施形態は、メモリセルの効率および複雑性の両方における利点を提供する。一方向電流を用いてメモリセルの読出しおよび書込みする能力は、ソースラインおよびビットラインの複数の組を提供することの必要性のような、メモリセルのより少ない要素を可能とする。さらに、自己参照読出動作は、抵抗および論理状態の正確な測定ならびに区別を可能とする。メモリセル抵抗におけるこのような変動は重要であり、頻繁な読出エラーをもたらし得る。したがって、メモリセル抵抗のセル対セル測定は、より正確かつ効率的な読出しを可能とする。しかしながら、本明細書で議論された様々な実施形態は多くの潜在的な用途を有し、電子媒体の特定の分野やデータ記憶装置の型式には限定されない。
【００３５】
添付の請求項の目的のために、「固定されていない基準層」の語句などは、（限定はされないが、永久磁石のような）定磁化方向源への固定、または他の結合機構を介する天然の磁化方向を有しない層を記述する上述の議論と一致すると解釈されるであろう。むしろ、固定されていない基準層は、メモリセルへの異なる論理状態の書込みに応じて、異なる向きの磁化方向を示すように構成される。
【００３６】
本発明の様々な実施形態の多くの特性および利点が、本発明の様々な実施形態の構造および機能の詳細とともに、上述の説明に記載されているが、この詳細な説明は、例示的なものに過ぎず、詳細において、特に、添付の請求項が表現される語句の広範な一般的意味によって示される全範囲について、本発明の原理の範囲内における部品の構造および配置の点において、変更がなされ得ることが理解されるであろう。
【図１】
0005422665.tif 000002
【図２】
0005422665.tif 000003
【図３】
0005422665.tif 000004
【図４】
0005422665.tif 000005
【図５】
0005422665.tif 000006
【図６】
0005422665.tif 000007
【図７】
0005422665.tif 000008
【図８】
0005422665.tif 000009
【図９】
0005422665.tif 000010
【図１０】
0005422665.tif 000011
【図１１】
0005422665.tif 000012
【図１２】
0005422665.tif 000013
【図１３】
0005422665.tif 000014
【図１４】
0005422665.tif 000015
【図１５】
0005422665.tif 000016