(57)【特許請求の範囲】
【請求項１】
自発光素子を含む画素が２次元に配置された表示領域と、
前記画素を駆動するための駆動回路とを備える表示装置であって、
前記表示領域には、
前記画素毎に設けられ、前記自発光素子に電流又は電圧を供給するための画素回路と、前記画素回路に、
電力を供給するための電源線と、階調データに応じたパルス幅信号を供給するためのデータ線と、制御信号を供給するための制御信号線と、が配置されており、
前記画素回路は、
前記階調データに応じた電圧を保持するための保持容量と、
前記保持容量に保持された階調データに応じて前記電源線から前記自発光素子に電流又は電圧を供給するための駆動トランジスタと、
前記駆動トランジスタのゲート電極とドレイン電極とを電気的に接続可能な第１のスイッチトランジスタと、
前記自発光素子への電流又は電圧の供給を制御するためのスイッチと、
を備え、
前記保持容量の一端が前記駆動トランジスタの前記ゲート電極に接続され、他端は制御された電源に接続されており、
前記第１のスイッチトランジスタのゲート電極は前記制御信号に応じて前記データ線に電気的に接続可能であり、
前記駆動回路は、前記第１のスイッチトランジスタのゲート電極が前記データ線から前記パルス幅信号を受ける際、
前記パルス幅信号の立ち上がり前には前記第１のスイッチトランジスタはオフ状態で前記保持容量に保持された電圧により前記駆動トランジスタのゲート電極は前記駆動トランジスタがオン状態になる電圧が印加されており、
前記パルス幅信号の立ち上がり後には前記第１のスイッチトランジスタはオン状態になり前記駆動トランジスタおよび前記第１のスイッチトランジスタを介して電流が流れて前記保持容量の電圧が変化し、前記駆動トランジスタのソース電極とドレイン電極間の電流が減少して前記駆動トランジスタのゲート電極の電圧を変化させるものであり、
前記階調データに応じたパルス幅信号により前記第１のスイッチトランジスタの導通時間を制御することで前記階調データに応じた電圧を前記保持容量に保持することを特徴とする表示装置。
【請求項２】
前記画素回路は、前記第１のスイッチトランジスタと並列して配置され、前記制御信号に応じて前記駆動トランジスタのゲート電極とドレイン電極とを電気的に接続可能な第２のスイッチトランジスタをさらに有することを特徴とする請求項１に記載の表示装置。
【請求項３】
自発光素子を含む画素が２次元に配置された表示領域と、
前記画素ごとに設けられ、前記自発光素子に電流又は電圧を供給するための画素回路と、
を備える表示装置の駆動方法であって、
前記画素回路は、
階調データに応じた電圧を保持するための保持容量と、
前記自発光素子に電流又は電圧を供給するための駆動トランジスタと、
を備えており、
前記保持容量の一端は前記駆動トランジスタのゲート電極に接続され、他端は制御された電源に接続され、前記保持容量の保持する保持電圧に応じた電圧が前記駆動トランジスタのゲート電極に印加され、前記駆動トランジスタのソース電極には制御された電源が接続されていることで、前記駆動トランジスタのゲート電極とソース電極との間には、前記保持電圧、前記保持容量の他端に接続された電源の電圧、および前記駆動トランジスタのソース電極に接続された電源の電圧、によって決まる電圧が印加されており、
前記階調データに応じたパルス幅信号を前記データ線から供給している期間、前記駆動トランジスタのゲート電極とドレイン電極とを導通し、前記駆動トランジスタの前記ゲート電極とソース電極との間の電圧を前記パルス幅信号のパルス幅に応じて設定する第１のステップと、
前記第１のステップで前記パルス幅信号のパルス幅に応じて設定された前記電圧に基づいて、前記自発光素子に電流または電圧を供給する第２のステップと、をこの順に含むことを特徴とする表示装置の駆動方法。
【請求項４】
前記第１のステップの前に、さらに、
前記駆動トランジスタの前記ゲート電極と前記ドレイン電極とを導通する第３のステップと、
前記駆動トランジスタの前記ゲート電極と前記ドレイン電極とを電気的に切断した後、前記駆動トランジスタの前記ゲート電極とソース電極との間の電圧を前記第３のステップの時の前記駆動トランジスタの前記ゲート電極とソース電極との間の電圧よりも大きくする第４のステップと、
をこの順に含むことを特徴とする請求項３に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自発光素子、特に有機ＥＬ素子をマトリクス状に配置した表示装置、およびその駆動方法に関する。
【背景技術】
【０００２】
自発光素子を用いた表示装置（以下、自発光型表示装置）の表示領域には、有機ＥＬ素子等の自発光素子を含む複数の画素がマトリクス状に配置されている。各画素の輝度は、駆動回路を介して自発光素子に供給される電流量または電圧によって決まる。従って、自発光型表示装置で正確な階調表示をするためには、各画素に含まれる自発光素子に流す電流量又は電圧を正確に制御することが必要となる。
【０００３】
自発光素子に供給する電流量もしくは電圧を制御する駆動回路は、画素毎に設けられた画素回路と、表示領域の周辺に設けられた画素回路を駆動するための回路（駆動回路）とから構成される。これらの回路には、薄膜トランジスタ等のスイッチング素子（アクティブ素子、以下トランジスタと記述する）が用いられている。
【０００４】
これらのトランジスタには、製造プロセスのばらつきに起因する閾値（Ｖｔｈ）や移動度（μ）などの特性のばらつきがあり、画像を表示した際に表示むらとなって表れる。トランジスタの特性ばらつきを抑制する技術として、特許文献１には、閾値電圧Ｖｔｈや移動度のバラツキによる影響を回避するため、画素回路毎に閾値キャンセル回路を設けた表示装置が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−０８４８９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載されている従来の表示装置において、外部から表示装置に入力されるデジタルの映像データは、表示領域の外に配置された階調データ出力回路でアナログのデータ電圧である階調データに変換され、各画素に伝送される。階調データがアナログのデータ電圧である場合、伝送距離が長いとノイズによる影響を受けてデータが変化してしまう。そのため、トランジスタの特性ばらつきが補正されたとしても、階調データに伝送時のノイズが加わり、充分に表示むらを補正することができない。
【課題を解決するための手段】
【０００７】
上記課題を解決する為、本発明は、
自発光素子を含む画素が２次元に配置された表示領域と、
前記画素を駆動するための駆動回路とを備える表示装置であって、
前記表示領域には、
前記画素毎に設けられ、前記自発光素子に電流又は電圧を供給するための画素回路と、前記画素回路に、電力を供給するための電源線と、階調データに応じたパルス幅信号を供給するためのデータ線と、制御信号を供給するための制御信号線と、が配置されており、
前記画素回路は、
前記階調データに応じた電圧を保持するための保持容量と、
前記保持容量に保持された階調データに応じて前記電源線から前記自発光素子に電流又は電圧を供給するための駆動トランジスタと、
前記駆動トランジスタのゲート電極とドレイン電極とを電気的に接続可能な第１のスイッチトランジスタと、
前記自発光素子への電流又は電圧の供給を制御するためのスイッチと、
を備え、
前記保持容量の一端が前記駆動トランジスタの前記ゲート電極に接続され、他端は制御された電源に接続されており、
前記第１のスイッチトランジスタのゲート電極は前記制御信号に応じて前記データ線に電気的に接続可能であり、
前記駆動回路は、前記第１のスイッチトランジスタのゲート電極が前記データ線から前記パルス幅信号を受ける際、
前記パルス幅信号の立ち上がり前には前記第１のスイッチトランジスタはオフ状態で前記保持容量に保持された電圧により前記駆動トランジスタのゲート電極は前記駆動トランジスタがオン状態になる電圧が印加されており、
前記パルス幅信号の立ち上がり後には前記第１のスイッチトランジスタはオン状態になり前記駆動トランジスタおよび前記第１のスイッチトランジスタを介して電流が流れて前記保持容量の電圧が変化し、前記駆動トランジスタのソース電極とドレイン電極間の電流が減少して前記駆動トランジスタのゲート電極の電圧を変化させるものであり、
前記階調データに応じたパルス幅信号により前記第１のスイッチトランジスタの導通時間を制御することで前記階調データに応じた電圧を前記保持容量に保持することを特徴とする。
【０００８】
あるいは、
自発光素子を含む画素が２次元に配置された表示領域と、
前記画素ごとに設けられ、前記自発光素子に電流又は電圧を供給するための画素回路と、
を備える表示装置の駆動方法であって、
前記画素回路は、
階調データに応じた電圧を保持するための保持容量と、
前記自発光素子に電流又は電圧を供給するための駆動トランジスタと、
を備えており、
前記保持容量の一端は前記駆動トランジスタのゲート電極に接続され、他端は制御された電源に接続され、前記保持容量の保持する保持電圧に応じた電圧が前記駆動トランジスタのゲート電極に印加され、前記駆動トランジスタのソース電極には制御された電源が接続されていることで、前記駆動トランジスタのゲート電極とソース電極との間には、前記保持電圧、前記保持容量の他端に接続された電源の電圧、および前記駆動トランジスタのソース電極に接続された電源の電圧、によって決まる電圧が印加されており、
前記階調データに応じたパルス幅信号を前記データ線から供給している期間、前記駆動トランジスタのゲート電極とドレイン電極とを導通し、前記駆動トランジスタの前記ゲート電極とソース電極との間の電圧を前記パルス幅信号のパルス幅に応じて設定する第１のステップと、
前記第１のステップで前記パルス幅信号のパルス幅に応じて設定された前記電圧に基づいて、前記自発光素子に電流または電圧を供給する第２のステップと、をこの順に含むことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、トランジスタの特性ばらつきを補正すると共に映像データをデジタルデータのまま各画素回路へ伝送することができ、表示むらをより低減することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る表示装置の一例を示す図である。
【図２】本発明に係る画素回路の一例を示す図である。
【図３】図２の画素回路の駆動方法を示すタイミングチャートである。
【図４】本発明に係る画素回路の変形例を示す図である。
【図５】本発明に係る画素回路の変形例を示す図である。
【図６】図５の画素回路の駆動方法を示すタイミングチャートである。
【図７】図２の画素回路の他の駆動方法を示すタイミングチャートである。
【図８】第３の実施形態に係る画素回路の例である。
【図９】図８の画素回路の駆動方法を示すタイミングチャートである。
【図１０】第４の実施例のデータ線の構成を示す図である。
【図１１】第４の実施例における駆動方法を示すタイミングチャートの１例である。
【図１２】本発明に係る表示装置を用いたデジタルスチルカメラシステムの全体構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
本発明について、図面を用いて説明する。各図面において、同じ部材もしくは対応する部材には同じ符号を付し、一度説明した部材について重複する説明は省略する。なお、有機ＥＬ素子を用いた有機ＥＬ表示装置の実施形態を説明するが、本発明はこれに限定されるものではない。有機ＥＬ素子以外の自発光素子を用いた表示装置にも同様の構成を用いることが可能である。
【００１２】
図１は、本発明に係る表示装置の全体構成の例を示す図である。図１の表示装置は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素からなる表示単位１をｍ行×ｎ列（ｍ、ｎは自然数）の２次元に配列した画像表示部（以下、「表示領域」ということもある。）を備えている。画素は、Ｒ、Ｇ、Ｂいずれかの色を示す１つの有機ＥＬ素子と、有機ＥＬ素子に電流又は電圧を供給するための画素回路２（図２）とを含んでいる。画素回路２にはトランジスタが用いられる。
【００１３】
さらに、図１の表示装置は、表示領域の周辺に画素回路２を駆動するための駆動回路を有している。駆動回路は、画素回路２の動作を制御するための制御信号を制御信号線に供給する行制御回路３と、画素回路２に映像データに応じた階調データを供給するための列制御回路４とで構成されている。
【００１４】
行制御回路３からは、１からｍの各行の画素回路２の動作を制御する制御信号Ｐ１（１）〜Ｐ１（ｍ）、Ｐ２（１）〜Ｐ２（ｍ）、Ｐ３（１）〜Ｐ３（ｍ）が出力される。制御信号を伝送する制御信号線５〜７の本数は、画素回路の構成に応じて決まるもので、図１では３本の場合を示しているが、後に具体例で説明するように１本や２本の場合もある。
【００１５】
外部から列制御回路４に入力された映像データは、階調データ出力回路にてデジタルの階調データであるデータパルス信号Ｖａｔａに変換され、列制御回路４の各出力端子から供給される。映像データをパルス幅に変換する方法としては、例えば、カウンタ回路を利用した信号変換回路がある。入力される映像データが２５６階調であれば、８ビットカウンタ回路を用いるとよい。具体的には、スタート信号を受けてＨｉｇｈを出力する回路と、入力される映像データの値に応じてカウンタ回路にて時間をカウントし、時間に応じてディレイ信号を発生させる回路とを設ける。そして、ディレイ信号を受けて、データ信号への出力をＨｉｇｈ（以下単にＨ）からＬｏｗ（以下単にＬ）に変える回路があれば、映像データをパルス幅に変換することができる。データパルス信号Ｖｄａｔａは、データ線８を介して各列の画素回路２に入力される。図１では、列制御回路４と表示領域とは同一基板の上に設けられているが、電気的に接続されていればＣＯＧ等の別基板に設けられていても良い。
【００１６】
続いて、本発明に係る表示装置の画素回路及びその駆動方法について具体的に説明する。
【００１７】
［第１の実施形態］
図２は、本発明の第１の実施形態に係る画素回路の構成例で、図１の表示単位１に含まれる複数の有機ＥＬ素子のうち１つとそれに接続される画素回路２とを示したものである。
【００１８】
画素回路２は、階調データが画素回路に書き込まれる際に選択される画素回路選択手段Ｔｒ２と、書き込まれた階調データを保持する保持容量Ｃ１とを有している。さらに、階調データに応じて有機ＥＬ素子１０に駆動電流を供給する駆動トランジスタＴｒ４と、駆動トランジスタＴｒ４の閾値補償手段Ｔｒ１と、有機ＥＬ素子１０の発光期間制御手段Ｔｒ３と、補助容量Ｃ２とを有している。図２では、駆動トランジスタにはＰ型トランジスタ（ＰＭＯＳ）、駆動トランジスタ以外のトランジスタにはＮ型トランジスタ（ＮＭＯＳ）が用いられているが、これに限定されるものではない。
【００１９】
図３は、図２の画素回路２の動作例を示すタイミングチャートで、データ線８に供給されるデータパルス信号Ｖｄａｔａの電位、制御信号線５〜７に供給される制御信号（Ｐ１、Ｐ２、Ｐ３）の電位、駆動トランジスタＴｒ４のゲート電位（Ｖｇ）を示している。同一の行に含まれる画素回路は、図３のタイミングチャートに従って同様に動作する。図３には、ある行に含まれる１つ画素回路の１動作しか示していないが、同様の動作を他行についても順次繰り返し行うことにより、映像信号に応じた映像を表示することができる。
【００２０】
まず、図２を参照して、画素回路の構成を説明する。駆動トランジスタＴｒ４は、有機ＥＬ素子１０に電流、又は電圧を供給するトランジスタである。駆動トランジスタＴｒ４のドレイン電極とゲート電極とはスイッチング手段、すなわちトランジスタＴｒ１によって接続可能となっている。トランジスタＴｒ１は、駆動トランジスタの閾値を補償するために用いられる。トランジスタＴｒ２は、トランジスタＴｒ１のゲート電極とデータ線との接続を制御するスイッチング手段で、データ書き込み対象となる画素回路を選択するために用いられる。トランジスタＴｒ３は、駆動トランジスタＴｒ４のドレイン電極と有機ＥＬ素子１０のアノードとの接続を制御するスイッチング手段であり、有機ＥＬ素子１０の発光期間を制御するために用いられる。
【００２１】
制御信号線５、６は、それぞれＴｒ２、Ｔｒ３のゲート電極に接続されており、制御信号Ｐ１、Ｐ２に応じてＴｒ２、Ｔｒ３の接続状態（オン／オフ）が制御される。保持容量Ｃ１の一端は制御信号線７に接続されており、他端は駆動トランジスタＴｒ４のゲート電極に接続されている。
【００２２】
補助容量Ｃ２の一端はトランジスタＴｒ１のゲート電極に接続され、他端は電力を供給するための電源線９に接続されている。なお、この補助容量Ｃ２はトランジスタＴｒ１のゲート容量や寄生容量が充分に大きければ設置しなくてもよいし、補助容量Ｃ２の他端をＴｒ４のゲート電極や制御信号配線５に接続しても構わない。
【００２３】
駆動トランジスタＴｒ４のソース電極は電源線９に接続されており、駆動トランジスタＴｒ４のドレイン電極はトランジスタＴｒ３を介して有機ＥＬ素子１０のアノードに接続されている。有機ＥＬ素子１０のカソードはＣＧＮＤ配線に接続されている。
【００２４】
次に、図２の画素回路の駆動方法について、図３を参照して説明する。画素回路の駆動方法は、図３に示すように、動作に応じて５つの期間に分けて説明することができる。具体的には、（Ａ）プリチャージ期間、（Ｂ）オートゼロ期間、（Ｃ）電圧シフト期間、（Ｄ）β補正および階調データ書き込み期間、（Ｅ）発光期間である。ある行の画素にデータをプログラムし始めてから、次の行の画素にデータをプログラムし始めるまでの期間を、１Ｈ期間（水平書き込み期間）と呼ぶ。ここでは、（Ａ）〜（Ｄ）を合計した期間が１Ｈ期間に相当する駆動例を示している。
【００２５】
（Ａ）プリチャージ期間
この期間では、駆動トランジスタＴｒ４のゲート電位Ｖｇを下げてオンに設定される。
【００２６】
制御信号Ｐ１、Ｐ２がＨｉｇｈになると、トランジスタＴｒ２及びトランジスタＴｒ３がオンして、トランジスタＴｒ１のゲートとデータ線、および、駆動トランジスタＴｒ４のドレインと有機ＥＬ素子１０のアノードがそれぞれ同電位になる。制御信号Ｐ３は、後に電位を下げる動作のため、このタイミングで予めＨｉｇｈにしておく。
【００２７】
この時、データ線８の電位を、トランジスタＴｒ１をオンさせることのできる十分高い値（Ｈｉｇｈ）に設定すると、トランジスタＴｒ１がオンして駆動トランジスタＴｒ４のドレイン電極とゲート電極が電気的に短絡され、ダイオード接続状態となる。そして、駆動トランジスタＴｒ４がオンし、駆動トランジスタＴｒ４のゲート電極がトランジスタＴｒ３および有機ＥＬ素子１０を介してＣＧＮＤに接続されるので、ゲート電位Ｖｇは充分低くなる。制御信号Ｐ３をＨｉｇｈに制御しているので、Ｃ１を介してＶｇも一瞬高くなるが、トランジスタＴｒ１、Ｔｒ３がオンしているので、最終的にＶｇは十分低い電位に落ち着く。
【００２８】
（Ｂ）オートゼロ期間
この期間では、駆動トランジスタＴｒ４のゲート−ソース間の電圧を、駆動トランジスタＴｒ４の閾値電圧に設定される。
【００２９】
制御信号Ｐ２がＬｏｗに設定されトランジスタＴｒ３がオフすると、駆動トランジスタＴｒ４を流れるドレイン電流がトランジスタＴｒ１を介して駆動トランジスタＴｒ４のゲートに流れ込み、ゲート電位Ｖｇが上昇する。そして、ドレイン電流が流れなくなるまで、すなわち、駆動トランジスタＴｒ４のゲート−ソース間の電圧（Ｖｇｓ）が閾値電圧（Ｖｔｈ）になるまで上昇を続ける。駆動トランジスタＴｒ４の特性（閾値や移動度）によって、ゲート−ソース間の電圧ＶｇｓがＶｔｈとなるまでに必要な時間は異なるが、ある程度の時間をかけるとトランジスタ特性によらずゲート−ソース間の電圧ＶｇｓをほぼＶｔｈに設定することができる。その結果、保持容量Ｃ１には、制御信号Ｐ３がＨｉｇｈの状態における電位Ｖｐ３Ｈと、駆動トランジスタＴｒ４のゲート電位Ｖｇ＝（Ｖｃｃ−Ｖｇｓ）＝（Ｖｃｃ−Ｖｔｈ）との差分が保持される。ここで、保持容量Ｃ１に保持される電圧（Ｖｐ３Ｈ−Ｖｇｓ）＝（Ｖｐ３Ｈ−Ｖｃｃ＋Ｖｔｈ）を、オートゼロ電圧と呼ぶ。
【００３０】
（Ｃ）電圧シフト期間
この期間では、駆動トランジスタＴｒ４のゲート電位Ｖｇを下げ、駆動トランジスタＴｒ４のゲート−ソース間の電圧ＶｇｓをＶｔｈより大きくして、再度オンされる。
（Ｂ）オートゼロ期間に引き続いて制御信号Ｐ１はＨｉｇｈに設定されてＴｒ２がオンであるため、トランジスタＴｒ１のゲート電極はＴｒ２を介してデータ線８に接続された状態になっている。ここで、データ線８が充分に低い電位Ｌｏｗに設定されると、トランジスタＴｒ１はオフする。その後、制御信号Ｐ３がＬｏｗに設定されると、駆動トランジスタＴｒ４のゲート−ソース間の電圧Ｖｇｓは、
Ｖｃｃ−Ｖｇ＝Ｖｃｃ−｛Ｖｐ３Ｌ−（Ｖｐ３Ｈ−Ｖｃｃ＋Ｖｔｈ）｝
＝Ｖｐ３Ｈ−Ｖｐ３Ｌ＋Ｖｔｈ＞Ｖｔｈ  （∵Ｖｐ３Ｈ＞Ｖｐ３Ｌ）
となり、駆動トランジスタＴｒ４がオンする。上式からわかるように、この期間の動作により、表示領域内の複数の駆動トランジスタＴｒ４間にＶｔｈのばらつきがあっても、各駆動トランジスタＴｒ４をＶｔｈから制御信号Ｐ３の電位変化分（Ｖｐ３Ｈ−Ｖｐ３Ｌ）だけオンした状態に揃える事ができる。実際には、駆動トランジスタＴｒ４のゲート−ソース間電圧Ｖｇsは、保持容量Ｃ１の他に、駆動トランジスタＴｒ４に繋がっているゲート容量や寄生容量などの影響も受ける。しかしその影響は、Ｐ３制御線の電位変化に応じたＶｇsの電位変化分が、保持容量Ｃ１と駆動トランジスタＴｒ４のゲートに繋がっているゲート容量や寄生容量とに分割されて小さくなるだけである。つまり、駆動トランジスタＴｒ４に繋がっているゲート容量や寄生容量などがない場合と同様に、駆動トランジスタＴｒ４のゲート−ソース間の電圧ＶｇｓをＶｔｈより大きくするの効果を得る事ができる。
【００３１】
（Ｄ）β補正および階調データ書き込み期間
この期間では、トランジスタＴｒ１を階調データに応じた期間「オン」することにより、画素回路に階調データに応じたゲート電位Ｖｇが書き込まれる。階調データに対してどのくらいの期間トランジスタＴｒ１をオンするかは、トランジスタのサイズ、材料、保持容量により算出されるゲート−ソース間電圧とドレイン電流との関係を参照して決定すればよい。（Ｃ）の期間で駆動トランジスタＴｒ４のＶｔｈばらつきが低減された後に、駆動トランジスタＴｒ４を流れる電流に応じてゲート電位Ｖｇが設定されるため、移動度のばらつきも低減される。具体的な動作と、移動度ばらつきが抑制されるメカニズムは以下のとおりである。
【００３２】
Ｔｒ２がオンされた状態で、データ線８はトランジスタＴｒ１が「オン」となる「Ｈｉｇｈ」電位に設定される。すると、Ｔｒ１が「オン」し、電源線９から駆動トランジスタＴｒ４のドレインとＴｒ１を経由してＴｒ４のゲートに流れ込む電流により、ゲート電位Ｖｇが上昇していく。この時、ゲート電位Ｖｇの電位上昇の速さは、駆動トランジスタＴｒ４の電流供給能力、即ち、移動度の影響を受ける。移動度が高いトランジスタは、移動度の低いトランジスタに比べて電流供給能力が高いため単位時間あたりに流すことのできる電流量が多くなり、ゲート電位Ｖｇが短時間で上昇する。つまり、移動度の高いトランジスタは、短時間でゲート電位Ｖｇが上昇して「オフ」に近い状態になるため、流す電流量が急速に減少する。一方、移動度の低いトランジスタは電流供給能力が低いため、単位時間あたりに流すことのできる電流量が少なく、ゲート電位Ｖｇの上昇に時間がかかり、流す電流量の変化は緩やかになる。
【００３３】
その後、階調データに応じた時間になるとデータ線８の電位を「Ｌｏｗ」にしてトランジスタＴｒ１を「オフ」し、トランジスタＴｒ１とデータ線との接続を切断する。高階調データを画素に書き込む場合、即ち駆動トランジスタＴｒ４に流れる電流を大きくしたい場合は、データ線８が「Ｈｉｇｈ」となる期間を短くしてトランジスタＴｒ１とデータ線との導通時間を短くする。すると、駆動トランジスタＴｒ４のゲート電位Ｖｇの上昇を抑制され、ゲート−ソース間電圧が大きくなるように設定される。逆に、低階調データを画素に書き込む場合、即ち駆動トランジスタＴｒ４に流れる電流を抑制したい場合は、データ線８が「Ｈｉｇｈ」となる期間を長くしてトランジスタＴｒ１とデータ線との導通時間を長くする。すると、駆動トランジスタＴｒ４のゲート電位Ｖｇを充分に上昇し、ゲート−ソース間電圧が小さくなるように設定される。このように階調データに応じて設定されたゲート電位Ｖｇは、保持容量Ｃ１に保持される。
【００３４】
本実施例では、データ線８の電位を「Ｈｉｇｈ」にする時間によって、階調データを画素に書き込んでいる。すなわち、駆動トランジスタＴｒ４のゲート電位Ｖｇが上昇して、ゲート−ソース間電圧Ｖｇｓが閾値電圧に収束する前に、階調データに応じた時間によってデータ線８の電位を「Ｌｏｗ」にして各画素に階調を書き込むことを特徴としている。
【００３５】
つまり、階調データを画素に書き込むためにデータ線８に必要な値は、「Ｈｉｇｈ」と「Ｌｏｗ」の２値、即ちデジタル値でよく、アナログデータのように正確な電位変化は要求されない。そのため、データ線の電位がノイズにより多少変動したとしても、トランジスタＴｒ１に、「Ｈｉｇｈ」もしくは「Ｌｏｗ」と認識される電圧の範囲であれば、表示する画像は影響を受けない。その結果、映像データに応じた階調データを各画素に書き込む際のノイズ耐性の強い表示装置を実現することができる。
【００３６】
（Ｅ）発光期間
この期間では、駆動トランジスタＴｒ４のゲート電圧に応じた駆動電流を有機ＥＬ素子に供給される。駆動トランジスタＴｒ４は一定の電流源のように機能する。またこの期間は、Ｔｒ２が「オフ」し、データ線８は同じ列に含まれる他の画素回路に接続され、他の画素に書き込む階調データに応じて「Ｈｉｇｈ」もしくは「Ｌｏｗ」の信号が供給される。
【００３７】
以上、本実施形態によれば、データ線が「Ｈｉｇｈ」である時間の長さ、即ちデジタルデータによって画素に階調データを書き込むことができるため、ノイズに強い階調データ書き込みが行うことができる。
【００３８】
また、従来の画素回路では、（Ａ）のプリチャージ期間の終了時、駆動トランジスタＴｒ４のゲート電極には閾値電圧や移動度のばらつきの補正されないゲート電位Ｖｇがセットされる。その後、（Ｄ）のβ補正＆階調データ書き込み期間になると、駆動トランジスタＴｒ４のゲート電位Ｖｇのばらつきおよび閾値電圧や移動度のばらつきにより、駆動トランジスタＴｒ４を流れる電流はばらついてしまう。ところが、本実施形態によれば、電流が多く流れる駆動トランジスタＴｒ４の画素回路では、Ｖｇが短時間で上昇して駆動トランジスタＴｒ４が「オフ」状態に近づき、電流があまり流れない駆動トランジスタＴｒ４の画素回路では、Ｖｇはなかなか上昇しない。つまり、同じ時間を考えると、電流を多く流すことのできる駆動トランジスタＴｒ４ほどＶｇが高く「オフ」に近い状態になり、流れる電流は小さくなる。その結果、もともと小さかった駆動トランジスタＴｒ４間の電流ばらつきがさらに小さくなり、輝度ムラがより抑制された良好な画質表示が可能となる。
【００３９】
本実施形態では、図２に示した画素回路で動作を説明したが、本発明は図２の画素回路に限定されるものではない。例えば、図４のようにトランジスタＴｒ２の接続位置を変更しても、本発明の駆動方法を用いて同様の効果を得ることができる。また、図５のように駆動トランジスタＴｒ４にＮＭＯＳを使用しても良い。駆動トランジスタＴｒ４がＮＭＯＳの場合も、スイッチング手段であるトランジスタＴｒ１は、駆動トランジスタＴｒ４のドレインとゲートとの間に接続される。図６は図５の画素回路における動作の例を示すタイミングチャートである。駆動トランジスタＴｒ４のゲート電位Ｖｇの変化が図３とは異なっているが、図３と同様に駆動すれば良く、説明は省略する。さらに、黒表示が不十分な場合は、駆動トランジスタＴｒ４のゲートに容量を介して接続される制御線を追加し、データ書き込み時には制御線の電位をＬｏｗとしておき、発光時に所定電位だけ上昇させて黒を引き締めることもできる。
【００４０】
なお、トランジスタの閾値や移動度の特性ばらつきが比較的小さいプロセスを用いて画素回路を形成した場合、閾値ばらつきと移動度ばらつきをまとめて補正しても良い。具体的には、階調データのプログラム時に（Ｂ）と（Ｃ）の期間を省略し、（Ａ）および（Ｄ）の期間のみを各行にデータを書き込む１Ｈ期間に行ってもよい。
【００４１】
［第２の実施形態］
本実施形態は、画素回路は実施例１と同じであるが、駆動方法が異なっており、１Ｖ期間（１垂直期間）の前半をプログラム期間、後半を発光期間に分けている。ここで、１Ｖ期間とは、１つの静止画をプログラムし始めてから、次の静止画をプログラムし始めるまでの時間のことである。以下、図７を用いて画素回路の動作を説明する。
【００４２】
プログラム期間において、実施例１と異なる点は、（Ａ）と（Ｂ）と（Ｃ）の期間における動作が、プログラム期間の最初に全行の画素に対して一括に行なわれる。その後、１行毎に（Ｄ）の期間におけるβ補正および階調データ書き込み動作が行われた後、全行を同時に（Ｅ）の期間における発光動作が行なわれる。（Ａ）〜（Ｃ）の期間における動作が全行一括で行われるため、（Ａ）〜（Ｃ）を行ごとに行なう場合に比べて、１行あたりに長い時間をかけて、確実にプリチャージとオートゼロ動作を行うことが可能となる。また、１Ｈ期間内には、（Ｄ）の期間におけるβ補正および階調データ書き込み動作だけが行われるので、時間的なゆとりがうまれ、書き込み時のデータ線電圧が「Ｈｉｇｈ」である時間の最長時間を長くすることができる。その結果、深い黒のプログラムが可能となる。
【００４３】
［第３の実施形態］
本実施形態では、図８に示した画素回路２を用いる。図８の画素回路は、図２の画素回路に比べてスイッチトランジスタＴｒ５と制御信号線１１が増えている。スイッチトランジスタＴｒ５のゲートは制御信号線１１に繋がっており、スイッチトランジスタＴｒ５は、Ｔｒ１と並列に駆動トランジスタＴｒ４のゲートとドレインの間に接続されている。画素回路の動作のタイムチャートを図９に示す。スイッチトランジスタＴｒ５と制御信号線１１が追加されたことにより、本実施形態では、プログラムしたい該当行（ｎ行）の（Ａ）〜（Ｃ）期間を前行（ｎ−１行）のプログラム期間終了までに実施しておくことができる。また、（Ａ）〜（Ｃ）期間は１Ｈ期間の長さとは独立して任意に設定することも可能である。
【００４４】
図８と図９を参照し、各期間における動作を具体的に説明する。
【００４５】
（Ａ）プリチャージ期間
この期間では、第１の実施形態とは異なりトランジスタＴｒ１の代わりにトランジスタＴｒ５と、トランジスタＴｒ３を「オン」に設定し、駆動トランジスタＴｒ４のゲート電位Ｖｇを下げて「オン」に設定する。
【００４６】
制御信号Ｐ４、Ｐ２、が「Ｈｉｇｈ」になると、トランジスタＴｒ５及びトランジスタＴｒ３が「オン」され、駆動トランジスタＴｒ４のゲートとドレイン、有機ＥＬ素子１０のアノードがそれぞれ同電位になる。この時、駆動トランジスタＴｒ４のドレインとゲートが電気的に接続されているので、ダイオード接続された状態となる。そして、駆動トランジスタＴｒ４が「オン」され、駆動トランジスタＴｒ４のゲートがトランジスタＴｒ３および有機ＥＬ素子１０を介してＣＧＮＤに接続されるので、ゲート電位Ｖｇは充分低くなる。
【００４７】
また、制御信号Ｐ３は、後に電位を下げる動作を行なうため、このタイミングで予め「Ｈｉｇｈ」にしておく。制御信号Ｐ３が「Ｈｉｇｈ」に制御されているので、Ｃ１を介してＶｇも一瞬高くなるが、Ｔｒ１、Ｔｒ３がオンしているので、最終的にＶｇは十分低い電位に落ち着く。
【００４８】
（Ｂ）オートゼロ期間
この期間では、トランジスタＴｒ３を「オフ」して、駆動トランジスタＴｒ４のゲート−ソース間の電圧を、駆動トランジスタＴｒ４の閾値電圧に設定する。制御信号Ｐ２が「Ｌｏｗ」に設定され、トランジスタＴｒ３が「オフ」すると、駆動トランジスタＴｒ４を流れるドレイン電流がトランジスタＴｒ５を介して駆動トランジスタＴｒ４のゲートに流れ込み、ゲート電位Ｖｇが上昇する。そして、駆動トランジスタＴｒ４のゲート電位Ｖｇは、駆動トランジスタＴｒ４のゲート−ソース間の電圧（Ｖｇｓ）がドレイン電流が流れなくなる閾値電圧（Ｖｔｈ）となるまで上昇を続ける。駆動トランジスタＴｒ４のゲート−ソース間の電圧Ｖｇｓが閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｒ４にはドレイン電流が流れなくなり、ゲート電位ＶｇはＶｔｈに設定される。駆動トランジスタＴｒ４の特性（閾値や移動度）によって、ゲート−ソース間の電圧ＶｇｓがＶｔｈとなるまでに必要な時間は異なるが、ある程度の時間をかけるとトランジスタ特性によらずゲート−ソース間の電圧ＶｇｓをほぼＶｔｈに設定することができる。その結果、保持容量Ｃ１にはオートゼロ電圧が保持される。
【００４９】
（Ｃ）電圧シフト期間
この期間では、駆動トランジスタＴｒ４のゲート電位Ｖｇを下げ、駆動トランジスタＴｒ４のゲート−ソース間の電圧ＶｇｓをＶｔｈより大きくして、再度「オン」させる。
【００５０】
制御信号Ｐ４が低い電位「Ｌｏｗ」に設定されると、トランジスタＴｒ５は「オフ」する。その後、制御信号Ｐ３が「Ｌｏｗ」に設定されると、駆動トランジスタＴｒ４のゲート−ソース間の電圧Ｖｇｓは、第１の実施形態と同様にＶｐ３Ｈ−Ｖｐ３Ｌ＋Ｖｔｈとなり、駆動トランジスタＴｒ４が「オン」する。この期間の動作により、表示領域内に配置される複数の駆動トランジスタＴｒ４間にＶｔｈのばらつきがあっても、各駆動トランジスタＴｒ４を、Ｖｔｈから制御信号Ｐ３の電位変化分（Ｖｐ３Ｈ−Ｖｐ３Ｌ）だけ「オン」した状態に揃える事ができる。
【００５１】
以上のように、スイッチトランジスタＴｒ５とその制御信号線１１を追加した本実施形態では、（Ａ）〜（Ｃ）の動作にデータ線８が関与しないため、（Ａ）〜（Ｃ）の動作と階調データの書込み動作とを分離して行なうことができる。従って、図９のように、プログラムしたいｎ行の（Ａ）〜（Ｃ）期間を、（ｎ−２）行と（ｎ−１）行のプログラム期間中に実施しておくことが可能となる。
【００５２】
（Ｄ）β補正および階調データ書き込み期間
トランジスタＴｒ１を階調データに応じた期間「オン」することにより、画素回路に階調データに応じたゲート電位Ｖｇが書き込まれる。（Ｃ）の期間で駆動トランジスタＴｒ４のＶｔｈばらつきが低減された後に、駆動トランジスタＴｒ４を流れる電流に応じてゲート電位Ｖｇが設定されるため、移動度のばらつきも低減される。具体的な動作と、移動度ばらつきが抑制されるメカニズムは第１の実施形態と同様であるため、説明を省略する。なお、この期間中Ｐ４は「Ｌｏｗ」のままである。
【００５３】
（Ｅ）発光期間
この期間では、トランジスタＴｒ３が「オン」され、駆動トランジスタＴｒ４のゲート電圧に応じた駆動電流が有機ＥＬ素子に供給される。駆動トランジスタＴｒ４は一定の電流源のように機能する。またこの期間は、Ｔｒ２が「オフ」し、データ線８は同じ列に含まれる他の画素回路に接続され、他の画素に書き込む階調データに応じて「Ｈｉｇｈ」もしくは「Ｌｏｗ」の信号が供給される。
【００５４】
本実施形態では、（Ａ）〜（Ｃ）の期間を、書き込み行の１Ｈ期間が始まるまでに確保しておけば良いため、長い時間をかけて確実にプリチャージ動作とオートゼロ動作を行うことが可能となる。また、１Ｈ期間内には、（Ｄ）の期間に行なうβ補正＆階調データ書き込みだけを行うので、時間的なゆとりがうまれ、書き込み時のデータ線電圧が「Ｈｉｇｈ」である時間の最長時間を長くすることができる。その結果、深い黒のプログラムが可能となる。また、発光期間とプログラム期間を分ける必要も無く、十分長い発光期間を確保可能である。
【００５５】
［第４の実施形態］
本実施形態では、１表示単位が複数の画素からなる場合に好ましい構成と駆動方法について、１表示単位がＲ、Ｇ、Ｂの画素からなる場合を例として説明する。
【００５６】
図１０のように、各画素に階調データを供給するデータ線が、それぞれ選択スイッチを介して１本のデータ供給線に接続され、階調データ出力回路の出力端子に接続されている。ここでは、各画素には図２の画素回路を用いる。このような構成は、階調データ出力回路からの出力端子数の増加を抑制することができるため、特に表示単位数が多い表示装置において好ましい。駆動方法の例を図１１に示す。Ｒ、Ｇ、Ｂの各画素を一括で（Ａ）〜（Ｃ）の期間における動作、すなわち、プリチャージ、オートゼロ、電圧シフトの動作をした後、画素毎に順次階調データを書き込んでいく。それぞれの動作は、第１の実施形態と同様に制御すればよい。
【００５７】
［第５の実施形態］
本発明にかかる表示装置をデバイスに用いる例について説明する。
図１２は、例えば、第３の実施形態にかかる表示装置を用いたデジタルスチルカメラシステムのブロック図である。５０はデジタルスチルカメラシステム、５１は撮影部、５２は映像信号処理回路、５３は表示パネル、５４はメモリ、５５はＣＰＵ、５６は操作部を示す。本発明に係る表示装置は、表示パネル５３に使用される。撮像部５１で撮影した映像又はメモリ５４に記録された映像は、映像信号処理回路５２で信号処理され、表示パネル５３に表示される。ＣＰＵ５５では、操作部５６からの入力によって、撮影部５１、メモリ５４、映像信号処理回路５２などが制御され、状況に適した撮影、記録、再生、表示を行うことが可能となる。なお、本発明に係る表示装置である表示パネル５３は、この他にも各種電子機器の表示部として利用することができる。
【符号の説明】
【００５８】
１  表示単位
２  画素回路
３  行制御回路
４  列制御回路
５〜６  制御信号線、
８  データ線
９  電源線
１０  有機ＥＬ素子（自発光素子）
【図１】
0005627311.tif 000002
【図２】
0005627311.tif 000003
【図３】
0005627311.tif 000004
【図４】
0005627311.tif 000005
【図５】
0005627311.tif 000006
【図６】
0005627311.tif 000007
【図７】
0005627311.tif 000008
【図８】
0005627311.tif 000009
【図９】
0005627311.tif 000010
【図１０】
0005627311.tif 000011
【図１１】
0005627311.tif 000012
【図１２】
0005627311.tif 000013