(57)【特許請求の範囲】
【請求項１】
静電気検出部の所定の負極電圧の検出により起動する第１検出部と、
前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、
前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、
前記第１検出部は、
前記静電気検出部に制御端が接続された第１スイッチング素子を備え、所定の負極電圧が前記第１スイッチング素子の制御端に入力し、または、該制御端の電位が接地電位になると前記第１スイッチング素子の一端と他端とが導通するオン状態となり、
前記第１検出部は、
前記第１スイッチング素子がオン状態となることによって起動し、
前記第２検出部は、
前記静電気検出部に制御端が接続された第２スイッチング素子を備え、所定の正極電圧が前記第２スイッチング素子の制御端に入力すると前記第２スイッチング素子の一端と他端とが導通するオン状態となり、
前記第２検出部は、
前記第２スイッチング素子がオン状態となることによって起動し、
前記第１スイッチング素子の一端は、直流電源に接続され、
前記第２スイッチング素子の他端は、接地され、
前記第１スイッチング素子の制御端と、前記第２スイッチング素子の一端とが接続され、
前記第２スイッチング素子の制御端と、前記第１スイッチング素子の他端とが接続され、
前記第１検出部は、
前記第２検出部の起動により前記第２スイッチング素子がオン状態となると、前記第２スイッチング素子の一端に接続された前記第１スイッチング素子の制御端が接地電位となり前記第１スイッチング素子がオン状態となって起動し、
前記第１検出部は、
前記第１スイッチング素子がオン状態になると、前記第１スイッチング素子の他端に接続された前記第２スイッチング素子の制御端に直流電源を接続し前記第２スイッチング素子の制御端の電圧を所定の正極電圧として前記第２スイッチング素子のオン状態を維持することによって、前記動作維持状態を保持し、
前記第２検出部は、
前記第１検出部の起動により前記第１スイッチング素子がオン状態となると、前記第１スイッチング素子の他端に接続された前記第２スイッチング素子の制御端に直流電源が接続されて前記第２スイッチング素子の制御端の電圧が所定の正極電圧となり前記第２スイッチング素子がオン状態となって起動し、
前記第２検出部は、
前記第２スイッチング素子がオン状態になると、前記第２スイッチング素子の一端に接続された前記第１スイッチング素子の制御端を接地電位とし前記第１スイッチング素子のオン状態を維持することによって、前記動作維持状態を保持する
ことを特徴とする誤動作防止装置。
【請求項２】
静電気検出部の所定の負極電圧の検出により起動する第１検出部と、
前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、
前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、
前記第１検出部は、
前記第２検出部の起動により前記動作維持状態を保持し、
前記第２検出部は、
前記第１検出部の起動により前記動作維持状態を保持し、
前記第１検出部は、
ベースが前記静電気検出部に接続されたＰＮＰトランジスタを備え、前記ＰＮＰトランジスタのベースに前記静電気検出部の所定の負極電圧が入力されてオン状態となることにより起動し、
前記第２検出部は、
ベースが前記静電気検出部に接続されたＮＰＮトランジスタを備え、前記ＮＰＮトランジスタのベースに前記静電気検出部の所定の正極電圧が入力されてオン状態となることにより起動し、
前記出力部の出力側は、前記制御端子に接続され、
前記ＰＮＰトランジスタは、エミッタが直流電源に接続され、ベースが抵抗を介して直流電源に接続され、
前記ＮＰＮトランジスタは、コレクタが抵抗を介して直流電源に接続され、エミッタが接地され、
前記ＰＮＰトランジスタのコレクタが前記ＮＰＮトランジスタのベースに接続され、前記ＮＰＮトランジスタのコレクタが前記ＰＮＰトランジスタのベースに接続され、
前記ＮＰＮトランジスタのコレクタが前記出力部の入力側に接続される
ことを特徴とする誤動作防止装置。
【請求項３】
静電気検出部の所定の負極電圧の検出により起動する第１検出部と、
前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、
前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、
前記第１検出部は、
第１基準電圧と前記静電気検出部からの負極電圧とを比較する第１の比較回路を備え、所定の負極電圧が前記第１の比較回路に入力することにより前記第１の比較回路の出力端からの出力が反転することで起動し、
前記第２検出部は、
第２基準電圧と前記静電気検出部からの正極電圧とを比較する第２の比較回路を備え、所定の正極電圧が前記第２の比較回路に入力することにより前記第２の比較回路の出力端からの出力が反転することで起動し、
前記第１の比較回路は、
前記第１基準電圧が入力する第１入力端と、
前記静電気検出部からの負極電圧が入力する第２入力端とを備え、
前記第２の比較回路は、
前記第２基準電圧が入力する第１入力端と、
前記静電気検出部からの正極電圧が入力する第２入力端とを備え、
前記第１の比較回路の第２入力端に前記第２の比較回路の出力端が接続され、
前記第２の比較回路の第２入力端に前記第１の比較回路の出力端が接続され、
前記第１検出部は、
前記第２検出部の起動により前記第２の比較回路の出力端からの出力が反転すると、反転した前記第２の比較回路の出力端に接続された前記第１の比較回路の第２入力端に入力する電圧が所定の負極電圧となり、前記第１の比較回路の出力端からの出力が反転して起動し、
前記第１検出部は、
前記第１の比較回路の出力端からの出力が反転すると、反転した前記第１の比較回路の出力端に接続された第２の比較回路の第２入力端に入力する電圧を所定の正極電圧として前記第２の比較回路の出力端からの出力の反転状態を維持することによって、前記動作維持状態を保持し、
前記第２検出部は、
前記第１検出部の起動により前記第１の比較回路の出力端からの出力が反転すると、反転した前記第１の比較回路の出力端に接続された前記第２の比較回路の第２入力端に入力する電圧が所定の正極電圧となり、前記第２の比較回路の出力端からの出力が反転して起動し、
前記第２検出部は、
前記第２の比較回路の出力端からの出力が反転すると、反転した前記第２の比較回路の出力端に接続された第１の比較回路の第２入力端に入力する電圧を所定の負極電圧として前記第１の比較回路の出力端からの出力の反転状態を維持することによって、前記動作維持状態を保持する
ことを特徴とする誤動作防止装置。
【請求項４】
静電気検出部の所定の負極電圧の検出により起動する第１検出部と、
前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、
前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、
前記第１検出部は、
前記第２検出部の起動により前記動作維持状態を保持し、
前記第２検出部は、
前記第１検出部の起動により前記動作維持状態を保持し、
前記第１検出部は、
反転入力端への第１基準電圧より小さい電圧が前記静電気検出部から非反転入力端に入力されることにより出力端がローレベルに反転する第１の比較回路を備え、前記第１の比較回路の出力端のローレベルへの反転により起動し、
前記第２検出部は、
反転入力端への第２基準電圧より小さい電圧が前記静電気検出部から反転回路を介して非反転入力端に入力されることにより出力端がローレベルに反転する第２の比較回路を備え、前記第２の比較回路の出力端のローレベルへの反転により起動し、
前記第１の比較回路の出力端が前記第２の比較回路の非反転入力端に接続されると共に、前記第２の比較回路の出力端が前記第１の比較回路の非反転入力端に接続され、前記第１の比較回路の出力端が前記出力部に接続される
ことを特徴とする誤動作防止装置。
【請求項５】
静電気検出部の所定の負極電圧の検出により起動する第１検出部と、
前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、
前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、
前記第１検出部および前記第２検出部のいずれか一方は、
基準電圧と前記静電気検出部からの電圧とを比較する比較回路を備え、所定の電圧が前記比較回路に入力することにより前記比較回路の出力端からの出力が反転することで起動し、
前記第１検出部および前記第２検出部の他方は、
前記静電気検出部に制御端が接続されたスイッチング素子を備え、所定の電圧が制御端に入力することにより前記スイッチング素子の一端と他端とが導通するオン状態となることで起動し、
前記比較回路は、
前記基準電圧が入力する第１入力端と、
前記静電気検出部からの電圧が入力する第２入力端とを備え、
前記スイッチング素子の一端は、
直流電源に接続又は接地され、
前記比較回路の第２入力端に前記スイッチング素子の他端が接続され、
前記スイッチング素子の制御端に前記比較回路の出力端が接続され、
前記一方の検出部は、
前記他方の検出部の起動により前記スイッチング素子がオン状態となると、前記スイッチング素子の他端に接続された前記比較回路の第２入力端に入力する電圧が所定の電圧となり、前記比較回路の出力端からの出力が反転して起動し、
前記一方の検出部は、
前記比較回路の出力端からの出力が反転すると、反転した前記比較回路の出力端に接続された前記スイッチング素子の制御端の電圧を所定の電圧とし前記スイッチング素子のオン状態を維持することによって、前記動作維持状態を保持し、
前記他方の検出部は、
前記一方の検出部の起動により前記比較回路の出力端からの出力が反転すると、前記比較回路の出力端に接続された前記スイッチング素子の制御端の電圧が所定の電圧となり前記スイッチング素子がオン状態となって起動し、
前記他方の検出部は、
前記スイッチング素子がオン状態になると、前記スイッチング素子の他端に接続された前記比較回路の第２入力端に入力する電圧を所定の電圧とし前記比較回路の出力端からの出力の反転状態を維持することによって、前記動作維持状態を保持する
ことを特徴とする誤動作防止装置。
【請求項６】
静電気検出部の所定の負極電圧の検出により起動する第１検出部と、
前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、
前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、
前記第１検出部は、
前記第２検出部の起動により前記動作維持状態を保持し、
前記第２検出部は、
前記第１検出部の起動により前記動作維持状態を保持し、
前記第１検出部は、
非反転入力端への第３基準電圧よりも小さい電圧が前記静電気検出部から反転入力端に入力されることにより出力端がハイレベルに反転する第３の比較回路を備え、前記第３の比較回路の出力端のハイレベルへの反転により起動し、
前記第２検出部は、
一端がプルダウン抵抗を介して前記静電気検出部に接続されて他端が接地され、制御端が前記静電気検出部に接続されて前記所定の正極電圧の入力によりオンして起動するスイッチング素子を備え、
前記第３の比較回路の出力端が前記スイッチング素子の前記制御端に接続されると共に、前記出力部に接続され、前記プルダウン抵抗を介した前記スイッチング素子の一端と前記静電気検出部との接続ラインに前記第３の比較回路の反転入力端が接続されている
ことを特徴とする誤動作防止装置。
【請求項７】
前記静電気検出部は、
前記所定の負極電圧または前記所定の正極電圧を検出するための電圧制限素子を備える
ことを特徴とする請求項１ないし６のいずれかに記載の誤動作防止装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気が流入することによる制御対象の誤動作を防止する技術に関する。
【背景技術】
【０００２】
スロットマシンやパチンコ機等の遊技機において、不正電波が発せられたときに遊技機での被害を最小限にとどめる保護装置を備えるものが知られている。例えば、特許文献１に記載の遊技機が備える保護装置では、受信部で受信された電波が増幅部で増幅され、増幅された電波に不正電波が存在することが検出されると、第１のリレーに直列接続されたサイリスタがターンオンする。そして、サイリスタがターンオンすることにより該サイリスタのアノード、カソード間に電流が流れて第１のリレーのスイッチが閉成すると共に第２のリレーのスイッチが開成して、遊技機への電源供給が遮断された状態が維持される。したがって、不正電波が検出されると、電源供給が遮断されることにより遊技機が動作不能な状態に維持されるので、不正電波が発せられたときの遊技機での被害が防止される。
【０００３】
また、この種の遊技機では、一般的に、搭載された半導体部品や液晶表示装置等の電子部品を静電気等に起因する過電圧から保護するための対策が講じられている。電子部品を過電圧から保護する装置として、例えば、特許文献２に記載の保護回路装置が提案されている。この保護回路装置は、信号線とアース線との間に接続されたダイオードを備え、ダイオードは、アースに対して負の電圧が信号線に存在するときに導電するように両線に接続されている。したがって、信号線に流入した静電気による負極電圧はダイオードを介してアースに逃がすことができるので、電子部品の信号線に接続された回路素子等の負の過電圧による破壊が防止される。
【０００４】
また、この保護回路装置は、信号線とアース線との間に接続された部品（４極サイリスタ）を備えている。この４極サイリスタは、エミッタが信号線に接続され、制御端子としてのベースが給電線に接続されたＰＮＰトランジスタと、コレクタがＰＮＰトランジスタのベースと接続され、制御端子としてのベースがＰＮＰトランジスタのコレクタに接続されると共にアース線に抵抗を介して接続され、エミッタがアース線に接続されたＮＰＮトランジスタとを備えている。したがって、ＰＮＰトランジスタの制御端子（ベース）に給電線が接続されているため、ＰＮＰトランジスタのエミッタに接続された信号線に給電電圧よりも大きい正の電圧が存在するときに４極サイリスタが点弧する。したがって、信号線に流入した静電気による正極電圧が給電電圧よりも大きければ、４極サイリスタが点弧することにより信号線およびアース線が短絡し、静電気による正極電圧は４極サイリスタを介してアースに逃がすことができるので、電子部品の信号線に接続された回路素子等の正の過電圧による破壊が防止される。そして、信号線に流入した静電気がアースに逃がされることにより４極サイリスタが消弧し、信号線およびアース線の短絡状態が解除される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】実用新案登録第３０６４１６２号公報（段落００１４〜００１９、図２、要約書など）
【特許文献２】特開昭６１−１８３１５号公報（第２頁右下欄〜第４頁左上欄、第１図など）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記した遊技機において、搭載された電子部品が流入した静電気により誤動作するのを防止する技術も要望されている。しかしながら、これについては十分な検討が為されていなかった。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、静電気が流入することによる負極電圧または正極電圧が検出されると、制御対象を非動作に維持する制御を行うことにより誤動作を防止することができる誤動作防止装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明にかかる誤動作防止装置は、静電気検出部の所定の負極電圧の検出により起動する第１検出部と、前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、前記第１検出部は、前記静電気検出部に制御端（Ｂ）が接続された第１スイッチング素子（Ｑ１７）を備え、所定の負極電圧が前記第１スイッチング素子（Ｑ１７）の制御端（Ｂ）に入力し、または、該制御端（Ｂ）の電位が接地電位になると前記第１スイッチング素子（Ｑ１７）の一端（Ｅ）と他端（Ｃ）とが導通するオン状態となり、前記第１検出部は、前記第１スイッチング素子（Ｑ１７）がオン状態となることによって起動し、前記第２検出部は、前記静電気検出部に制御端（Ｂ）が接続された第２スイッチング素子（Ｑ１８）を備え、所定の正極電圧が前記第２スイッチング素子（Ｑ１８）の制御端（Ｂ）に入力すると前記第２スイッチング素子（Ｑ１８）の一端（Ｃ）と他端（Ｅ）とが導通するオン状態となり、前記第２検出部は、前記第２スイッチング素子（Ｑ１８）がオン状態となることによって起動し、前記第１スイッチング素子（Ｑ１７）の一端（Ｅ）は、直流電源（１１０）に接続され、前記第２スイッチング素子（Ｑ１８）の他端（Ｅ）は、接地され、前記第１スイッチング素子（Ｑ１７）の制御端（Ｂ）と、前記第２スイッチング素子（Ｑ１８）の一端（Ｃ）とが接続され、前記第２スイッチング素子（Ｑ１８）の制御端（Ｂ）と、前記第１スイッチング素子（Ｑ１７）の他端（Ｃ）とが接続され、前記第１検出部は、前記第２検出部の起動により前記第２スイッチング素子（Ｑ１８）がオン状態となると、前記第２スイッチング素子（Ｑ１８）の一端（Ｃ）に接続された前記第１スイッチング素子（Ｑ１７）の制御端（Ｂ）が接地電位となり前記第１スイッチング素子（Ｑ１７）がオン状態となって起動し、前記第１検出部は、前記第１スイッチング素子（Ｑ１７）がオン状態になると、前記第１スイッチング素子（Ｑ１７）の他端（Ｃ）に接続された前記第２スイッチング素子（Ｑ１８）の制御端（Ｂ）に直流電源（１１０）を接続し前記第２スイッチング素子（Ｑ１８）の制御端（Ｂ）の電圧を所定の正極電圧として前記第２スイッチング素子（Ｑ１８）のオン状態を維持することによって、前記動作維持状態を保持し、前記第２検出部は、前記第１検出部の起動により前記第１スイッチング素子（Ｑ１７）がオン状態となると、前記第１スイッチング素子（Ｑ１７）の他端（Ｃ）に接続された前記第２スイッチング素子（Ｑ１８）の制御端（Ｂ）に直流電源（１１０）が接続されて前記第２スイッチング素子（Ｑ１８）の制御端（Ｂ）の電圧が所定の正極電圧となり前記第２スイッチング素子（Ｑ１８）がオン状態となって起動し、前記第２検出部は、前記第２スイッチング素子（Ｑ１８）がオン状態になると、前記第２スイッチング素子（Ｑ１８）の一端（Ｃ）に接続された前記第１スイッチング素子（Ｑ１７）の制御端（Ｂ）を接地電位とし前記第１スイッチング素子（Ｑ１７）のオン状態を維持することによって、前記動作維持状態を保持することを特徴としている（請求項１）。
【０００９】
また、静電気検出部の所定の負極電圧の検出により起動する第１検出部と、前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、前記第１検出部は、前記第２検出部の起動により前記動作維持状態を保持し、前記第２検出部は、前記第１検出部の起動により前記動作維持状態を保持し、前記第１検出部は、ベースが前記静電気検出部に接続されたＰＮＰトランジスタ（Ｑ１７）を備え、前記ＰＮＰトランジスタ（Ｑ１７）のベースに前記静電気検出部の所定の負極電圧が入力されてオン状態となることにより起動し、前記第２検出部は、ベースが前記静電気検出部に接続されたＮＰＮトランジスタ（Ｑ１８）を備え、前記ＮＰＮトランジスタ（Ｑ１８）のベースに前記静電気検出部の所定の正極電圧が入力されてオン状態となることにより起動し、前記出力部の出力側は、前記制御端子に接続され、前記ＰＮＰトランジスタ（Ｑ１７）は、エミッタが直流電源に接続され、ベースが抵抗を介して直流電源に接続され、前記ＮＰＮトランジスタ（Ｑ１８）は、コレクタが抵抗を介して直流電源に接続され、エミッタが接地され、前記ＰＮＰトランジスタ（Ｑ１７）のコレクタが前記ＮＰＮトランジスタ（Ｑ１８）のベースに接続され、前記ＮＰＮトランジスタ（Ｑ１８）のコレクタが前記ＰＮＰトランジスタ（Ｑ１７）のベースに接続され、前記ＮＰＮトランジスタ（Ｑ１８）のコレクタが前記出力部の入力側に接続されることを特徴としている（請求項２）。
【００１０】
また、静電気検出部の所定の負極電圧の検出により起動する第１検出部と、前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、前記第１検出部は、第１基準電圧と前記静電気検出部からの負極電圧とを比較する第１の比較回路（ＩＣ１）を備え、所定の負極電圧が前記第１の比較回路（ＩＣ１）に入力することにより前記第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）からの出力が反転することで起動し、前記第２検出部は、第２基準電圧と前記静電気検出部からの正極電圧とを比較する第２の比較回路（ＩＣ２）を備え、所定の正極電圧が前記第２の比較回路（ＩＣ２）に入力することにより前記第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）からの出力が反転することで起動し、前記第１の比較回路（ＩＣ１）は、前記第１基準電圧が入力する第１入力端と、前記静電気検出部からの負極電圧が入力する第２入力端とを備え、前記第２の比較回路（ＩＣ２）は、前記第２基準電圧が入力する第１入力端と、前記静電気検出部からの正極電圧が入力する第２入力端とを備え、前記第１の比較回路（ＩＣ１）の第２入力端に前記第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）が接続され、前記第２の比較回路（ＩＣ２）の第２入力端に前記第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）が接続され、前記第１検出部は、前記第２検出部の起動により前記第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）からの出力が反転すると、反転した前記第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）に接続された前記第１の比較回路（ＩＣ１）の第２入力端に入力する電圧が所定の負極電圧となり、前記第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）からの出力が反転して起動し、前記第１検出部は、前記第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）からの出力が反転すると、反転した前記第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）に接続された第２の比較回路（ＩＣ２）の第２入力端に入力する電圧を所定の正極電圧として前記第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）からの出力の反転状態を維持することによって、前記動作維持状態を保持し、前記第２検出部は、前記第１検出部の起動により前記第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）からの出力が反転すると、反転した前記第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）に接続された前記第２の比較回路（ＩＣ２）の第２入力端に入力する電圧が所定の正極電圧となり、前記第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）からの出力が反転して起動し、前記第２検出部は、前記第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）からの出力が反転すると、反転した前記第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）に接続された第１の比較回路（ＩＣ１）の第２入力端に入力する電圧を所定の負極電圧として前記第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）からの出力の反転状態を維持することによって、前記動作維持状態を保持することを特徴としている（請求項３）。
【００１１】
また、静電気検出部の所定の負極電圧の検出により起動する第１検出部と、前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、前記第１検出部は、前記第２検出部の起動により前記動作維持状態を保持し、前記第２検出部は、前記第１検出部の起動により前記動作維持状態を保持し、前記第１検出部は、反転入力端（−）への第１基準電圧より小さい電圧（Ｖｉｎ１）が前記静電気検出部から非反転入力端（＋）に入力されることにより出力端（Ｖｏｕｔ１）がローレベルに反転する第１の比較回路（ＩＣ１）を備え、前記第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）のローレベルへの反転により起動し、前記第２検出部は、反転入力端（−）への第２基準電圧より小さい電圧（Ｖｉｎ２）が前記静電気検出部から反転回路を介して非反転入力端（＋）に入力されることにより出力端（Ｖｏｕｔ２）がローレベルに反転する第２の比較回路（ＩＣ２）を備え、前記第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）のローレベルへの反転により起動し、前記第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）が前記第２の比較回路（ＩＣ２）の非反転入力端（＋）に接続されると共に、前記第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）が前記第１の比較回路（ＩＣ１）の非反転入力端（＋）に接続され、前記第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）が前記出力部に接続されることを特徴としている（請求項４）。
【００１２】
また、静電気検出部の所定の負極電圧の検出により起動する第１検出部と、前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、前記第１検出部および前記第２検出部のいずれか一方は、基準電圧と前記静電気検出部からの電圧とを比較する比較回路（ＩＣ３）を備え、所定の電圧が前記比較回路（ＩＣ３）に入力することにより前記比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）からの出力が反転することで起動し、前記第１検出部および前記第２検出部の他方は、前記静電気検出部に制御端が接続されたスイッチング素子（Ｔｒ１）を備え、所定の電圧が制御端に入力することにより前記スイッチング素子（Ｔｒ１）の一端と他端とが導通するオン状態となることで起動し、前記比較回路（ＩＣ３）は、前記基準電圧が入力する第１入力端と、前記静電気検出部からの電圧が入力する第２入力端とを備え、前記スイッチング素子（Ｔｒ１）の一端は、直流電源に接続又は接地され、前記比較回路（ＩＣ３）の第２入力端に前記スイッチング素子（Ｔｒ１）の他端が接続され、前記スイッチング素子（Ｔｒ１）の制御端に前記比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）が接続され、前記一方の検出部は、前記他方の検出部の起動により前記スイッチング素子（Ｔｒ１）がオン状態となると、前記スイッチング素子（Ｔｒ１）の他端に接続された前記比較回路（ＩＣ３）の第２入力端に入力する電圧が所定の電圧となり、前記比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）からの出力が反転して起動し、前記一方の検出部は、前記比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）からの出力が反転すると、反転した前記比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）に接続された前記スイッチング素子（Ｔｒ１）の制御端の電圧を所定の電圧とし前記スイッチング素子（Ｔｒ１）のオン状態を維持することによって、前記動作維持状態を保持し、前記他方の検出部は、前記一方の検出部の起動により前記比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）からの出力が反転すると、前記比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）に接続された前記スイッチング素子（Ｔｒ１）の制御端の電圧が所定の電圧となり前記スイッチング素子（Ｔｒ１）がオン状態となって起動し、前記他方の検出部は、前記スイッチング素子（Ｔｒ１）がオン状態になると、前記スイッチング素子（Ｔｒ１）の他端に接続された前記比較回路（ＩＣ３）の第２入力端に入力する電圧を所定の電圧とし前記比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）からの出力の反転状態を維持することによって、前記動作維持状態を保持することを特徴としている（請求項５）。
【００１３】
また、静電気検出部の所定の負極電圧の検出により起動する第１検出部と、前記静電気検出部の所定の正極電圧の検出により起動する第２検出部と、前記第１検出部または前記第２検出部が動作維持状態のときに制御対象の制御端子に該制御対象を非動作に制御して誤動作を防止する制御信号を出力する出力部とを備え、前記第１検出部は、前記第２検出部の起動により前記動作維持状態を保持し、前記第２検出部は、前記第１検出部の起動により前記動作維持状態を保持し、前記第１検出部は、非反転入力端（＋）への第３基準電圧よりも小さい電圧（Ｖｉｎ３）が前記静電気検出部から反転入力端（−）に入力されることにより出力端（Ｖｏｕｔ３）がハイレベルに反転する第３の比較回路（ＩＣ３）を備え、前記第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）のハイレベルへの反転により起動し、前記第２検出部は、一端がプルダウン抵抗（Ｒ）を介して前記静電気検出部に接続されて他端が接地され、制御端が前記静電気検出部に接続されて前記所定の正極電圧の入力によりオンして起動するスイッチング素子（Ｔｒ１）を備え、前記第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）が前記スイッチング素子（Ｔｒ１）の前記制御端に接続されると共に、前記出力部に接続され、前記プルダウン抵抗（Ｒ）を介した前記スイッチング素子（Ｔｒ１）の一端と前記静電気検出部との接続ラインに前記第３の比較回路（ＩＣ３）の反転入力端（−）が接続されていることを特徴としている（請求項６）。
【００１４】
また、前記静電気検出部は、前記所定の負極電圧または前記所定の正極電圧を検出するための電圧制限素子（Ｄ３０）を備えていてもよい（請求項７）。
【発明の効果】
【００１５】
請求項１〜６の発明によれば、静電気検出部による所定の負極電圧の検出により第１検出部が起動し、静電気検出部による所定の正極電圧の検出により第２検出部が起動し、第１検出部は、第２検出部の起動により動作維持状態に保持され、第２検出部は、第１検出部の起動により動作維持状態に保持される。また、第１検出部または第２検出部が動作維持状態のときに、制御対象を非動作に制御して誤動作を防止する制御信号が出力部から該制御対象の制御端子に出力される。そのため、静電気が流入することによる負極電圧または正極電圧が静電気検出部により検出されると、第１検出部および第２検出部のいずれか一方が起動することによって他方が動作維持状態に保持されるため、出力部から制御対象を非動作に制御する制御信号が出力されて、該制御対象が非動作に制御されるので、誤動作を防止することができる。
【００１６】
また、請求項１の発明によれば、静電気検出部による所定の負極電圧の検出により第１検出部が備える第１スイッチング素子がオン状態となることによって第１検出部が起動し、静電気検出部による所定の正極電圧の検出により第２検出部が備える第２スイッチング素子がオン状態となることによって第２検出部が起動し、第１検出部は、第２検出部の起動により起動した第１検出部が第２検出部を起動した状態に維持することによって、動作維持状態に保持され、第２検出部は、第１検出部の起動により起動した第２検出部が第１検出部を起動した状態に維持することによって、動作維持状態に保持される。
【００１７】
また、請求項２の発明によれば、出力部は、出力側が制御対象の制御端子に接続され、入力側が第２検出部のＮＰＮトランジスタ（Ｑ１８）のコレクタに接続され、ＮＰＮトランジスタ（Ｑ１８）のコレクタは、抵抗（Ｒ４５）を介して直流電源（１１０）に接続されているので、第１検出部のＰＮＰトランジスタ（Ｑ１７）および第２検出部のＮＰＮトランジスタ（Ｑ１８）のいずれもがオフ状態であれば、ＮＰＮトランジスタ（Ｑ１８）のコレクタ電圧が、直流電源（１１０）および抵抗（Ｒ４５）によりプルアップされるので、ハイレベルの制御信号が出力部から制御対象の制御端子に出力される。
【００１８】
また、第１検出部が備えるＰＮＰトランジスタ（Ｑ１７）のベースに静電気検出部が接続され、ＰＮＰトランジスタ（Ｑ１７）は、エミッタに直流電源（１１０）が接続され、ベースに抵抗（Ｒ４５）を介して直流電源（１１０）が接続されている。また、第２検出部が備えるＮＰＮトランジスタ（Ｑ１８）のベースに静電気検出部が接続され、ＮＰＮトランジスタ（Ｑ１８）は、コレクタに抵抗（Ｒ４５）を介して直流電源（１１０）が接続され、エミッタが接地されている。また、ＰＮＰトランジスタ（Ｑ１７）のコレクタがＮＰＮトランジスタ（Ｑ１８）のベースに接続され、ＮＰＮトランジスタ（Ｑ１８）のコレクタがＰＮＰトランジスタ（Ｑ１７）のベースに接続されている。
【００１９】
したがって、静電気検出部により所定の負極電圧が検出されて該負極電圧がＰＮＰトランジスタ（Ｑ１７）のベースに入力されるとＰＮＰトランジスタ（Ｑ１７）がオン状態となることにより第１検出部が起動する。そして、オン状態となったＰＮＰトランジスタ（Ｑ１７）のコレクタ電流がＮＰＮトランジスタ（Ｑ１８）のベースに流入することにより該ＮＰＮトランジスタ（Ｑ１８）がオン状態となると共にＰＮＰトランジスタ（Ｑ１７）のベース電流がＮＰＮトランジスタ（Ｑ１８）のコレクタに流入する。そのため、ＰＮＰトランジスタ（Ｑ１７）のオン状態が維持されてそのコレクタ電流のＮＰＮトランジスタ（Ｑ１８）のベースへの流入が維持されるので、ＮＰＮトランジスタ（Ｑ１８）のオン状態が維持されて第２検出部が動作維持状態に保持される。このとき、ＮＰＮトランジスタ（Ｑ１８）がオン状態であれば、そのコレクタが接地電位となるので、該コレクタに接続された出力部からローレベルの制御信号を制御対象の制御端子に出力することができる。
【００２０】
また、静電気検出部により所定の正極電圧が検出されて該正極電圧がＮＰＮトランジスタ（Ｑ１８）のベースに入力されるとＮＰＮトランジスタ（Ｑ１８）がオン状態となることにより第２検出部が起動する。そして、オン状態となったＮＰＮトランジスタ（Ｑ１８）のコレクタが接地されるので該コレクタにベースが接続されたＰＮＰトランジスタ（Ｑ１７）がオン状態となると共にそのコレクタ電流がＮＰＮトランジスタ（Ｑ１８）のベースに流入する。そのため、ＮＰＮトランジスタ（Ｑ１８）のオン状態が維持されてそのコレクタへのＰＮＰトランジスタ（Ｑ１７）のベース電流の流入が維持されるので、ＰＮＰトランジスタ（Ｑ１７）のオン状態が維持されて第１検出部が動作維持状態に保持される。このとき、ＮＰＮトランジスタ（Ｑ１８）がオン状態であれば、そのコレクタが接地電位となるので、該コレクタに接続された出力部からローレベルの制御信号を制御対象の制御端子に出力することができる。
【００２１】
また、請求項３の発明によれば、静電気検出部による所定の負極電圧の検出により第１検出部が備える第１の比較回路が出力端からの出力が反転することで起動し、静電気検出部による所定の正極電圧の検出により第２検出部が備える第２の比較回路が出力端からの出力が反転することで起動し、第１検出部は、第２検出部の起動により起動した第１検出部が第２検出部を起動した状態に維持することによって、動作維持状態に保持され、第２検出部は、第１検出部の起動により起動した第２検出部が第１検出部を起動した状態に維持することによって、動作維持状態に保持される。
【００２２】
また、請求項４の発明によれば、第１検出部の第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）が出力部に接続されており、第１検出部の第１の比較回路（ＩＣ１）および第２検出部の第２の比較回路（ＩＣ２）のいずれもが非起動状態であれば、第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）はハイレベルの状態なので、出力部からハイレベルの制御信号が制御対象の制御端子に出力される。また、第１検出部の第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）が第２検出部の第２の比較回路（ＩＣ２）の非反転入力端（＋）に接続されると共に、第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）が第１の比較回路（ＩＣ１）の非反転入力端（＋）に接続されている。
【００２３】
したがって、第１の比較回路（ＩＣ１）の反転入力端（−）への第１基準電圧より小さい負極電圧が静電気検出部により検出されて該負極電圧が非反転入力端（＋）に入力されると、第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）がローレベルに反転することにより第１検出部が起動する。また、第１検出部が起動して第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）に接続された第２の比較回路（ＩＣ２）の非反転入力端（＋）がローレベルとなることにより、第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）がローレベルに反転する。そして、第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）に接続された第１の比較回路（ＩＣ１）の非反転入力端（＋）がローレベルとなってその出力端（Ｖｏｕｔ１）がローレベル状態に維持されるので、第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）がローレベル状態に維持されて第２検出部が動作維持状態に保持される。したがって、第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）に接続された出力部からローレベルの制御信号を制御対象の制御端子に出力することができる。
【００２４】
また、第２の比較回路（ＩＣ２）の反転入力端（−）への第２基準電圧よりもその絶対値の大きさが小さい正極電圧が静電気検出部により検出されて該正極電圧が反転回路を介して非反転入力端（＋）に入力されると、第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）がローレベルに反転することにより第２検出部が起動する。また、第２検出部が起動して第２の比較回路（ＩＣ２）の出力端（Ｖｏｕｔ２）に接続された第１の比較回路（ＩＣ１）の非反転入力端（＋）がローレベルとなることにより、第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）がローレベルに反転する。そして、第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）に接続された第２の比較回路（ＩＣ２）の非反転入力端（＋）がローレベルとなってその出力端（Ｖｏｕｔ２）がローレベル状態に維持されるので、第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）がローレベル状態に維持されて第１検出部が動作維持状態に保持される。したがって、第１の比較回路（ＩＣ１）の出力端（Ｖｏｕｔ１）に接続された出力部からローレベルの制御信号を制御対象の制御端子に出力することができる。
【００２５】
請求項５の発明によれば、第１検出部および第２検出部のいずれか一方が比較回路を備え、第１検出部および第２検出部の他方がスイッチング素子を備え、静電気検出部による所定の負極電圧の検出により第１検出部が起動し、静電気検出部による所定の正極電圧の検出により第２検出部が起動し、第１検出部は、第２検出部の起動により起動した第１検出部が第２検出部を起動した状態に維持することによって、動作維持状態に保持され、第２検出部は、第１検出部の起動により起動した第２検出部が第１検出部を起動した状態に維持することによって、動作維持状態に保持される。
【００２６】
請求項６の発明によれば、第１検出部の第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）が出力部に接続されており、第１検出部の第３の比較回路（ＩＣ３）および第２検出部のスイッチング素子（Ｔｒ１）のいずれもが非起動状態であれば、第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ１）はローレベルの状態なので、例えば、反転回路を介して出力部からハイレベルの制御信号が制御対象の制御端子に出力される。また、第１検出部の第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）が第２検出部のスイッチング素子（Ｔｒ１）の制御端に接続され、プルダウン抵抗（Ｒ）を介したスイッチング素子（Ｔｒ１）の一端と静電気検出部との接続ラインに第３の比較回路（ＩＣ３）の反転入力端が接続されている。
【００２７】
したがって、第３の比較回路（ＩＣ３）の非反転入力端（＋）への第３基準電圧より小さい負極電圧が静電気検出部により検出されて該負極電圧が反転入力端（−）に入力されると、第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）がハイレベルに反転することにより第１検出部が起動する。また、第１検出部が起動して第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）に接続されたスイッチング素子（Ｔｒ１）の制御端がハイレベルとなることにより、該スイッチング素子（Ｔｒ１）がオン状態となる。そして、プルダウン抵抗（Ｒ）を介したスイッチング素子（Ｔｒ１）の一端と静電気検出部との接続ラインに第３の比較回路（ＩＣ３）の反転入力端（−）が接続され、スイッチング素子（Ｔｒ１）の他端が接地されているので、第３の比較回路（ＩＣ３）の反転入力端（−）がローレベルとなってその出力端（Ｖｏｕｔ３）がハイレベル状態に維持されるので、スイッチング素子（Ｔｒ１）がオン状態に維持されて第２検出部が動作維持状態に保持される。そのため、第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）に接続された出力部から、例えば反転回路を介してローレベルの制御信号を制御対象の制御端子に出力することができる。
【００２８】
また、正極電圧が静電気検出部により検出されて該正極電圧が制御端に入力されると、スイッチング素子（Ｔｒ１）がオンすることにより第２検出部が起動する。また、第２検出部が起動して、プルダウン抵抗（Ｒ）を介したスイッチング素子（Ｔｒ１）の一端と静電気検出部との接続ラインに接続された第３の比較回路（ＩＣ３）の反転入力端（−）がローレベルとなることにより、第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）がハイレベルに反転する。そして、第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）に接続されたスイッチング素子（Ｔｒ１）の制御端がハイレベルとなってオン状態に維持されるので、第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）がハイレベル状態に維持されて第２検出部が動作維持状態に保持される。そのため、第３の比較回路（ＩＣ３）の出力端（Ｖｏｕｔ３）に接続された出力部から、例えば反転回路を介してローレベルの制御信号を制御対象の制御端子に出力することができるし、反転回路を介さずにハイレベルの制御信号を制御対象の制御端子に出力することもできる。
【００２９】
請求項７の発明によれば、静電気検出部が、所定の負極電圧または所定の正極電圧を検出するための電圧制限素子（Ｄ３０）を備えているので、電圧制限素子により制限される電圧の大きさを調整することにより、その絶対値の大きさが所定以上の大きさである負極電圧または正極電圧のみを容易に検出することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施形態にかかる誤動作防止装置を備えるスロットマシンの斜視図である。
【図２】スロットマシンの電気的構成を示すブロック図である。
【図３】電源回路基板の構成を示すブロック図である。
【図４】誤動作防止装置の回路構成を示す回路ブロック図である。
【図５】図４の誤動作防止装置の変形例を示す回路ブロック図である。
【図６】本発明の第２実施形態にかかる誤動作防止装置の回路構成を示す回路ブロック図である。
【図７】本発明の第３実施形態にかかる誤動作防止装置の回路構成を示す回路ブロック図である。
【発明を実施するための形態】
【００３１】
＜第１実施形態＞
図１〜図４を参照して本発明の第１実施形態にかかる誤動作防止装置を備えるスロットマシンについて説明する。
【００３２】
（スロットマシンの概要）
図１は本発明にかかる誤動作防止装置を備えるスロットマシンの斜視図である。図２はスロットマシンの電気的構成を示すブロック図である。
【００３３】
この実施形態におけるスロットマシン１は、メダルなどの遊技媒体が規定数投入されることを条件とする遊技者の操作に基づいて一回の遊技が実行されるものであって、例えば図１に示すように構成されている。すなわち、このスロットマシン１では、筐体３の前面が前面扉５により開閉自在に閉塞され、この前面扉５のほぼ中央高さの位置に操作板７が配設されると共に、この操作板７の上方に正面板９が配設されている。
【００３４】
そして、この正面板９には横長矩形の表示窓１１が設けられている。また、表示窓１１の内側には複数種類の図柄を可変表示する左・中・右リールが配置されている。左・中・右リールには、例えば「赤７」「白７」「ＢＡＲ」「ベル（ＢＥ）」「Replay（ＲＰ）」「オレンジ（ＯＲ）」「チェリー（ＣＨ）」「ハナ（ＨＡ）」「ナマズ（ＮＡ）」の複数種類（この実施形態では９種類）の図柄が合計２１個、所定の配列でそれぞれ設けられている。また、各図柄には、０番から２０番までのコマ番号が順に付されている。そして、例えば、コマ番号０番から２０番までの図柄が印刷されたリールテープがリールの周面に貼り付けられて各リールがそれぞれ形成される。そして、リールが回転すると、コマ番号２０番、１９番、…、０番、２０番、…の順に複数の図柄がそれぞれ表示窓１１越しに視認可能な状態で変動表示される。表示窓１１からは、各リールの回転が停止すると、図柄が上段、中段および下段にそれぞれ１個の合計３個ずつ覗くように設定されている。すなわち、３個すべてのリールが停止すると、縦３列横３行に配列された合計９個の図柄が表示窓１１に停止表示されるようになっている。
【００３５】
また、各リールをそれぞれ独立して回転駆動できるように、各リールには、それぞれステッピングモータにより構成されるリールモータ１４Ｌ，１４Ｍ，１４Ｒが連結されている。
【００３６】
更に、操作板７には、遊技者所有の遊技媒体として内部に貯留されているクレジットメダルから１枚ずつのメダル投入を指示するためのベットスイッチ１５、クレジットメダルから１ゲーム（１回の遊技）あたりの最大投入枚数（この実施形態では、遊技状態に応じて１枚または３枚に設定されている）のメダル投入を指示するための最大ベットスイッチ１７、各リールの回転を開始させるためのレバー状のスタートスイッチ１９、左・中・右リールの回転をそれぞれ停止させるための左・中・右ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ、クレジットメダルを払い出すための精算スイッチ２３、およびメダル投入口２５が設けられている。なお、この実施形態では、１ゲームに必要なメダル投入数（規定数）は、遊技状態に応じて１枚または３枚の２種類が設定される。
【００３７】
また、正面板９の上方のほぼ中央には、映像などを表示して遊技者に当選や入賞などを告知する演出を行うための液晶表示装置２７が設けられ、液晶表示装置２７のすぐ上方には、各種の入賞図柄が表示された説明パネル２９が設けられ、これら液晶表示装置２７および説明パネル２９の左右には、音楽などによる演出を行うためのスピーカ３１Ｌ，３１Ｒがそれぞれ設けられている。また、説明パネル２９およびスピーカ３１Ｌ，３１Ｒの上辺には中央ランプ部３３Ｍが配設され、その左右には左・右ランプ部３３Ｌ，３３Ｒがそれぞれ配設されている。各ランプ部３３Ｍ，３３Ｌ，３３Ｒには、それぞれ発光ダイオードなどの光源が配設されている。これらのランプ部３３Ｍ，３３Ｌ，３３Ｒは一体的に形成され、遊技者に当選や入賞を告知するなどの演出を行うための上部ランプ部３３を構成している。
【００３８】
また、操作板７の下方には、装飾画などが表示された下部パネル３５が設けられ、この下部パネル３５の左右には、それぞれ複数の光源が例えば２列に並んで配置された下部ランプ部３７Ｌ，３７Ｒが設けられている。また、下部パネル３５の下方には、メダルの払出口３９や、この払出口３９から払い出されるメダルを受けるメダル受け４１が設けられている。また、正面板９には入賞ラインが描かれ、正面板９の左下隅にはクレジットメダルの貯留枚数を表示するクレジット表示器４５が配設されている。このクレジット表示器４５は、例えば２個の７セグメントＬＥＤで構成され、２桁の貯留枚数（最大で５０枚）が表示可能になっている。
【００３９】
また、各リールは筐体３の内部に設けられた支持枠体により支持され、支持枠体は筐体３の後壁に固定されている。支持枠体の下方には、メダルを払出口３９に排出するためのホッパーユニット４３が配設されている。また、メダル投入口２５付近の裏面側には、メダル投入口２５に投入されたメダルが正規のものか否かを選別して正規のメダルのみをホッパーユニット４３に導くメダルセレクタ４８が配設されている。また、ホッパーユニット４３の左側には、操作ボックス４９が筐体３の左側壁に固定されている。この操作ボックス４９には、電源のオンオフを切り換える電源スイッチ５０が設けられるとともに、役抽選における当選役への当選確率の高低を設定するための設定変更処理のためのキーシリンダおよび押しボタン式の設定変更ボタン５２が設けられている。
【００４０】
図２において、投入センサ５３は、筐体３内部のメダル投入口２５近傍に設けられ、メダル投入口２５に投入されたメダルを１枚ずつ検出するものである。払出センサ５４は、ホッパーユニット４３の出口に設けられ、払出口３９に払い出されるメダルを１枚ずつ検出するものである。
【００４１】
左・中・右位置センサ５５Ｌ，５５Ｍ，５５Ｒは、左・中・右リールの回転位置をそれぞれ検出するためのもので、例えば左・中・右リールにそれぞれ設けられた突起部を検出するフォトインタラプタからなり、左・中・右リールが回転すると、一周ごとに突起部を検出してその検出信号をメイン制御基板６３に出力する。この実施形態では、例えば左・中・右位置センサ５５Ｌ，５５Ｍ，５５Ｒが上記突起部を検出したときに、それぞれコマ番号２０番の図柄が表示窓１１の中段に位置するように構成されている。
【００４２】
変更処理開始スイッチ５６は、操作ボックス４９のキーシリンダの内部に設けられており、設定変更キー（図示省略）をキーシリンダに挿入して回転することによりオンオフが切り換えられる。
【００４３】
ホッパーモータ５７はホッパーユニット４３に配設され、その駆動によりメダルを払出口３９に向けて払い出すものである。
【００４４】
また、このスロットマシン１では、遊技に関する制御を行うメインＣＰＵ６１が実装されたメイン制御基板６３と、遊技に関連する演出の制御を行うサブＣＰＵ７１が実装されたサブ制御基板７３とが別々に設けられている。
【００４５】
メイン制御基板６３のＲＡＭ６５は、スロットマシン１の遊技状態を示すデータや、役抽選手段の役抽選結果等の遊技の進行に関するデータなどを一時的に記憶するものであり、これにより、スロットマシン１の遊技状態に応じて設定された規定数まで、投入センサ５３により検出されたメダルの枚数やクレジットメダルの枚数を記憶する記憶領域などが形成される。また、メイン制御手段６３のＲＯＭ６７は予め設定されたデータ（役抽選テーブル、停止テーブル）を含む遊技機用プログラム（スロットマシン１用のプログラム）を記憶する。
【００４６】
また、メイン制御基板６３のメインＣＰＵ６１は、タイマ割込などの割込機能を有し、ＲＯＭ６７に記憶された遊技機用プログラムを実行することにより、遊技の進行に関する処理を行う。また、メインＣＰＵ６１は、スロットマシン１の遊技状態を示すデータや、役抽選手段の役抽選結果等の遊技の進行に関するデータなどの種々のデータをコマンド形式でサブ制御基板７３（サブＣＰＵ７１）に送信する。
【００４７】
また、サブ制御基板７３のメモリ７５は、各種データを一時的に記憶するＲＡＭ部と、演出用の各種プログラムなどを記憶するＲＯＭ部とを備えている。また、サブ制御基板７３のサブＣＰＵ７１は、タイマ割込などの割込機能を有し、サブＣＰＵ７１は、メインＣＰＵ６１から送信されるスロットマシン１に関する各種のデータ（スロットマシン１の遊技状態や、役抽選手段の役抽選により複数の役のいずれかに当選したかなどに関するデータ）に基づいてメモリ７５に格納されたプログラムを実行することで、遊技者に対する遊技に関連する演出の内容を決定する。また、サブ制御基板７３のサブＣＰＵ７１は、決定された演出の内容に基づいて、サブ制御基板７３が有するＩ／Ｏポートを介して、液晶表示装置２７やスピーカ３１Ｌ，３１Ｒ、上部ランプ部３３、下部ランプ部３７Ｌ，３７Ｒなどの演出機器の制御を行う。
【００４８】
（電源回路基板）
次に、図３を参照してスロットマシン１の各部に電源を供給するための回路を備える電源回路基板１００について詳細に説明する。図３は電源回路基板の構成を示すブロック図である。なお、この実施形態では、電源回路基板１００において、メイン制御基板６３のメインＣＰＵ６１およびサブ制御基板７３のサブＣＰＵ７１に所定の直流電圧を供給する構成を中心に説明を行う。
【００４９】
図３に示すように、電源回路基板１００は、電源供給回路１１０と、三端子レギュレータ１２０と、誤動作防止装置１３０とを備えている。
【００５０】
電源供給回路１１０（本発明の「直流電源」に相当）は、ＤＣ−ＤＣコンバータ等の一般的なスイッチングレギュレータを備え、三端子レギュレータ１２０および誤動作防止装置１３０に所定の直流電圧を供給するものである。
【００５１】
三端子レギュレータ１２０（本発明の「制御対象」に相当）は、電源供給回路１１０から入力端子Ｖｉｎに入力された直流電圧を所定の直流電圧に降圧して、出力端子Ｖｏｕｔからメイン制御基板６３（メインＣＰＵ６１）およびサブ制御基板７３（サブＣＰＵ７１）に安定した直流電圧を供給するものである。
【００５２】
また、三端子レギュレータ１２０は、制御端子ＣＴＬを備えている。そして、三端子レギュレータ１２０は、制御端子ＣＴＬにハイレベルの制御信号が入力されていれば動作状態となり、出力端子Ｖｏｕｔから所定の直流電圧を出力する。また、三端子レギュレータ１２０は、制御端子ＣＴＬにローレベルの制御信号が入力されていれば非動作状態に制御されて、出力端子Ｖｏｕｔからの直流電圧の出力を停止し、メイン制御基板６３（メインＣＰＵ６１等）およびサブ制御基板７３（サブＣＰＵ７１等）の動作を停止させる。
【００５３】
誤動作防止回路１３０は、所定の負極電圧または所定の正極電圧を検出したときに、三端子レギュレータ１２０の制御端子ＣＴＬにローレベルの制御信号を出力することにより、三端子レギュレータ１２０を非動作に制御して、メイン制御基板６３およびサブ制御基板７３の各部の動作を停止させて誤動作を防止するものである。
【００５４】
（誤動作防止回路）
次に、図４を参照して誤動作防止回路１３０について詳細に説明する。図４は誤動作防止装置の回路構成を示す回路ブロック図である。
【００５５】
誤動作防止回路１３０は、静電気検出部１３１と、第１検出部１３２と、第２検出部１３３と、出力部１３４とを備えている。
【００５６】
静電気検出部１３１は、所定の負極電圧または所定の正極電圧を検出するための定電圧ダイオードＤ３０を備え、定電圧ダイオードＤ３０のカソードに電源供給回路１１０から出力されたバイアス用の直流電源（＋３０Ｖ）が接属され、アノードに第１検出部１３２および第２検出部１３３が接続されている。そして、静電気検出部１３１は、静電気が流入することにより、定電圧ダイオードＤ３０に順方向に所定の負極電圧がかかり定電圧ダイオードＤ３０がオンすると、第１検出部１３２に負極電圧を流入させる。また、静電気検出部１３１は、定電圧ダイオードＤ３０にその降伏電圧を超える所定の正極電圧が逆方向にかかり定電圧ダイオードＤ３０が降伏すると、第２検出部１３３に正極電圧を流入させる。
【００５７】
第１検出部１３２は、静電気検出部１３１により検出された所定の負極電圧が流入することにより起動するものであり、第２検出部１３３は、静電気検出部１３１により検出された所定の正極電圧が流入することにより起動するものである。また、第１検出部１３２は、第２検出部１３３の起動により動作維持状態を保持し、第２検出部１３３は、第１検出部１３２の起動により動作維持状態を保持する。
【００５８】
具体的には、第１検出部１３２は、電源供給回路１１０からの直流電圧が供給される電源端子ＶＣＣにエミッタが接続され、ベースが静電気検出部１３１に接続されると共に電源端子ＶＣＣに接続されたＰＮＰトランジスタＱ１７を備えている。また、第２検出部１３３は、コレクタがＰＮＰトランジスタＱ１７のベースおよび電源端子ＶＣＣに接続され、ベースが静電気検出部１３１に接続されると共にＰＮＰトランジスタＱ１７のコレクタに接続され、エミッタが接地されたＮＰＮトランジスタＱ１８を備えている。
【００５９】
また、ＰＮＰトランジスタＱ１７のベースは、その一端が静電気検出部１３１の定電圧ダイオードＤ３０のアノードに接続された第１検出抵抗Ｒ４１の他端に第１入力抵抗Ｒ１６を介して接続されることにより静電気検出部１３１に接続される。また、その一端が電源端子ＶＣＣに接続された第１分圧抵抗Ｒ４５の他端と、ＮＰＮトランジスタＱ１８のコレクタとが、第１検出抵抗Ｒ４１の他端および第１入力抵抗Ｒ１６の接続点に接続されることによりＰＮＰトランジスタＱ１７のベースに接続される。
【００６０】
また、ＮＰＮトランジスタＱ１８のベースは、その一端が静電気検出部１３１の定電圧ダイオードＤ３０のアノードに接続された第２検出抵抗Ｒ４２の他端に第２入力抵抗Ｒ４４を介して接続されることにより静電気検出部１３１に接続される。また、ＰＮＰトランジスタＱ１７のコレクタが、第２検出抵抗Ｒ４２の他端および第２入力抵抗Ｒ４４の接続点に接続されることによりＮＰＮトランジスタＱ１８のベースに接続される。また、第２検出抵抗Ｒ４２の他端および第２入力抵抗Ｒ４４の接続点が、第２分圧抵抗Ｒ４３を介して接地される。
【００６１】
また、その一端がＰＮＰトランジスタＱ１７のベースおよび第１入力抵抗Ｒ１６の接続点に接続され、他端が電源端子ＶＣＣに接続された第１のコンデンサＣ１６が設けられ、その一端がＮＰＮトランジスタＱ１８のベースおよび第２入力抵抗Ｒ４４の接続点に接続され、他端が接地された第２のコンデンサＣ１８が設けられている。また、ＰＮＰトランジスタＱ１７のエミッタの電圧が上がりＰＮＰトランジスタＱ１７が自然にオン状態となることにより、誤動作防止装置１３０が誤動作するのを防止するため、ＰＮＰトランジスタＱ１７のエミッタが第３のコンデンサＣ１７を介して接地されている。
【００６２】
出力部１３４は、第１検出部１３２または第２検出部１３３が動作維持状態のときに制御対象である三端子レギュレータ１２０の制御端子ＣＴＬに、三端子レギュレータ１２０を非動作に制御してメイン制御基板６３およびサブ制御基板７３の各部の動作を停止させることにより誤動作を防止する制御信号を出力端子Ｏから出力するものである。また、出力部１３４は、出力抵抗Ｒ１８を備え、出力抵抗Ｒ１８の入力側である一端がＮＰＮトランジスタＱ１８のコレクタに接続され、出力側である他端が出力端子Ｏに接続されて、出力端子Ｏが三端子レギュレータ１２０の制御端子ＣＴＬに接続される。なお、出力部１３４に出力抵抗Ｒ１８が設けられることにより、第１検出部１３２または第２検出部１３３のオン、オフによるスイッチングノイズの制御対象への流入が防止される。
【００６３】
（動作例）
次にスロットマシン１における誤動作防止装置１３０の動作の一例について説明する。
【００６４】
図３および図４に示すように、出力部１３４は、出力側が三端子レギュレータ１２０の制御端子ＣＴＬに接続され、入力側が第２検出部１３３のＮＰＮトランジスタＱ１８のコレクタに接続され、ＮＰＮトランジスタＱ１８のコレクタは、直流電源１１０に第１分圧抵抗Ｒ４５を介して接続されている。したがって、第１検出部１３２のＰＮＰトランジスタＱ１７および第２検出部１３３のＮＰＮトランジスタＱ１８のいずれもがオフ状態であれば、ＮＰＮトランジスタＱ１８のコレクタ電圧が、直流電源１１０および第１分圧抵抗Ｒ４５によりプルアップされるので、ハイレベルの制御信号が出力部１３４から三端子レギュレータ１２０の制御端子ＣＴＬに出力されて、三端子レギュレータ１２０は動作状態に制御される。
【００６５】
また、静電気検出部１３１により所定の負極電圧が検出されて該負極電圧がＰＮＰトランジスタＱ１７のベースに入力されるとＰＮＰトランジスタＱ１７がオン状態となることにより第１検出部１３２が起動する。そして、オン状態となったＰＮＰトランジスタＱ１７のコレクタ電流がＮＰＮトランジスタＱ１８のベースに流入することにより該ＮＰＮトランジスタＱ１８がオン状態となると共にＰＮＰトランジスタＱ１７のベース電流がＮＰＮトランジスタＱ１８のコレクタに流入する。
【００６６】
したがって、ＰＮＰトランジスタＱ１７のオン状態が維持されてそのコレクタ電流のＮＰＮトランジスタＱ１８のベースへの流入が維持されるので、ＮＰＮトランジスタＱ１８のオン状態が維持されて第２検出部１３３が動作維持状態に保持される。このとき、ＮＰＮトランジスタＱ１８がオン状態であれば、そのコレクタが接地電位となるので、該コレクタに接続された出力部１３４からローレベルの制御信号が三端子レギュレータ１２０の制御端子ＣＴＬに出力されて、三端子レギュレータ１２０が非動作に制御される。
【００６７】
また、静電気検出部１３１により所定の正極電圧が検出されて該正極電圧がＮＰＮトランジスタＱ１８のベースに入力されるとＮＰＮトランジスタＱ１８がオン状態となることにより第２検出部１３３が起動する。そして、オン状態となったＮＰＮトランジスタＱ１８のコレクタが接地されるので該コレクタにベースが接続されたＰＮＰトランジスタＱ１７がオン状態となると共にそのコレクタ電流がＮＰＮトランジスタＱ１８のベースに流入する。
【００６８】
したがって、ＮＰＮトランジスタＱ１８のオン状態が維持されてそのコレクタへのＰＮＰトランジスタＱ１７のベース電流の流入が維持されるので、ＰＮＰトランジスタＱ１７のオン状態が維持されて第１検出部１３２が動作維持状態に保持される。このとき、ＮＰＮトランジスタＱ１８がオン状態であれば、そのコレクタが接地電位となるので、該コレクタに接続された出力部１３４からローレベルの制御信号が三端子レギュレータ１２０の制御端子ＣＴＬに出力されて、三端子レギュレータ１２０が非動作に制御される。
【００６９】
以上説明したように、この実施形態によれば、静電気検出部１３１による所定の負極電圧の検出により第１検出部１３２が起動し、静電気検出部１３１による所定の正極電圧の検出により第２検出部１３３が起動し、第１検出部１３２は、第２検出部１３３の起動により動作維持状態に保持され、第２検出部１３３は、第１検出部１３２の起動により動作維持状態に保持される。また、第１検出部１３２または第２検出部１３３が動作維持状態のときに、制御対象である三端子レギュレータ１２０を非動作に制御して誤動作を防止する制御信号が出力部１３４から三端子レギュレータ１２０の制御端子ＣＴＬに出力される。したがって、静電気が流入することによる負極電圧または正極電圧が静電気検出部１３１により検出されると、第１検出部１３２および第２検出部１３３のいずれか一方が起動することによって他方が動作維持状態に保持されるため、出力部１３４から三端子レギュレータ１２０を非動作に制御するローレベルの制御信号が出力されて、三端子レギュレータ１２０が非動作に制御されるので、三端子レギュレータ１２０から直流電圧が供給されるメイン制御基板６３およびサブ制御基板７３の誤動作を防止することができる。
【００７０】
また、静電気検出部１３１が、所定の負極電圧または所定の正極電圧を検出するための定電圧ダイオードＤ３０を備えているので、定電圧ダイオードＤ３０により制限される電圧の大きさを調整することにより、その絶対値の大きさが所定以上の大きさである負極電圧または正極電圧のみを容易に検出することができる。
【００７１】
また、ＰＮＰトランジスタＱ１７のベースが、その一端が静電気検出部１３１に接続された第１検出抵抗Ｒ４１の他端に第１入力抵抗Ｒ１６を介して接続され、その一端が電源端子ＶＣＣに接続された第１分圧抵抗Ｒ４５の他端およびＮＰＮトランジスタＱ１８のコレクタが、第１検出抵抗Ｒ４１の他端および第１入力抵抗Ｒ１６の接続点に接続されてＰＮＰトランジスタＱ１７のベースに接続されている。したがって、第１検出抵抗Ｒ４１および第１分圧抵抗Ｒ４５、第１入力抵抗Ｒ１６それぞれの大きさを調整することにより、静電気検出部１３１により検出された負極電圧を分圧してＰＮＰトランジスタＱ１７のベースへの入力電圧および入力電流の大きさを調整すうことができるので、第１検出部１３２により検出される負極電圧の大きさを容易に調整することができる。
【００７２】
また、ＮＰＮトランジスタＱ１８のベースが、その一端が静電気検出部１３１に接続された第２検出抵抗Ｒ４２の他端に第２入力抵抗Ｒ４４を介して接続され、ＰＮＰトランジスタＱ１７のコレクタが、第２検出抵抗Ｒ４２の他端および第２入力抵抗Ｒ４４の接続点に接続され、該接続点が第２分圧抵抗Ｒ４３を介して接地されている。したがって、第２検出抵抗Ｒ４２および第２分圧抵抗Ｒ４３、第２入力抵抗Ｒ４４それぞれの大きさを調整することにより、静電気検出部１３１により検出された正極電圧を分圧してＮＰＮトランジスタＱ１８のベースへの入力電圧および入力電流の大きさを調整することができるので、第２検出部１３３により検出される正極電圧の大きさを容易に調整することができる。
【００７３】
また、一端がＰＮＰトランジスタＱ１７のベースに接続され、他端が電源端子ＶＣＣに接続された第１のコンデンサＣ１６が設けられているため、ノイズによりＰＮＰトランジスタＱ１７がオンするのを防止するなど、第１検出部１３２へのノイズによる影響を抑制することができる。また、一端がＮＰＮトランジスタＱ１８のベースに接続され、他端が接地された第２のコンデンサＣ１８が設けられているため、ノイズによりＮＰＮトランジスタＱ１８がオンするのを防止するなど、第２検出部１３３へのノイズによる影響を抑制することができる。
【００７４】
（変形例）
次に、図５を参照して誤動作防止回路１３０の変形例について説明する。図５は図４の誤動作防止装置の変形例を示す回路ブロック図である。
【００７５】
この変形例が図４の誤動作防止回路１３０と異なるのは、図５に示すように、第１分圧抵抗Ｒ４５の他端が、ＰＮＰトランジスタＱ１７のベースおよび第１入力抵抗Ｒ１６の接続点に接続されている点と、ＮＰＮトランジスタＱ１８のベースおよび第２入力抵抗Ｒ４４の接続点が第２分圧抵抗Ｒ４３を介して接地されている点である。その他の構成は上記した構成と同様であるため、同一符号を付すことによりその詳細の説明は省略する。
【００７６】
このように構成しても、図４を参照して説明した誤動作防止回路１３０と同様の効果を奏することができる。
【００７７】
＜第２実施形態＞
図６を参照して本発明の第２実施形態にかかる誤動作防止装置を備えるスロットマシンについて説明する。図６は本発明の第２実施形態にかかる誤動作防止装置の回路構成を示す回路ブロック図である。
【００７８】
この実施形態の誤動作防止装置２３０は、上記した第１実施形態と同様に、静電気検出部（図示省略）、負極電圧を検出する第１検出部２３２、正極電圧を検出する第２検出部２３３、三端子レギュレータ１２０等の制御対象に制御信号を出力する出力部２３４を備えている。
【００７９】
第１検出部２３２は、反転入力端（−）への第１基準電圧より小さい電圧Ｖｉｎ１が静電気検出部から非反転入力端（＋）に入力されることにより出力端Ｖｏｕｔ１がローレベルに反転する第１の比較回路ＩＣ１を備え、第１の比較回路ＩＣ１の出力端Ｖｏｕｔ１のローレベルへの反転により起動する。第２検出部２３３は、反転入力端（−）への第２基準電圧より小さい電圧Ｖｉｎ２が静電気検出部から反転回路２３３ａを介して非反転入力（＋）に入力されることにより出力端Ｖｏｕｔ２がローレベルに反転する第２の比較回路ＩＣ２を備え、第２の比較回路ＩＣ２の出力端Ｖｏｕｔ２のローレベルへの反転により起動する。
【００８０】
また、第１の比較回路ＩＣ１の出力端Ｖｏｕｔ１が第２の比較回路ＩＣ２の非反転入力端（＋）に接続される。また、前記第２の比較回路ＩＣ２の出力端Ｖｏｕｔ２が第１の比較回路ＩＣ１の非反転入力（＋）に接続され、第１の比較回路ＩＣ１の出力端Ｖｏｕｔ１が出力部２３４に接続される。
【００８１】
このように構成された誤動作防止回路２３０では、第１検出部２３２の第１の比較回ＩＣ１の出力端Ｖｏｕｔ１が出力部２３４に接続されており、第１検出部２３２の第１の比較回路ＩＣ１および第２検出部２３３の第２の比較回路ＩＣ２のいずれもが非起動状態であれば、第１の比較回路ＩＣ１の出力端Ｖｏｕｔ１はハイレベルの状態なので、出力部２３４の出力端子Ｏからハイレベルの制御信号が三端子レギュレータ１２０等の制御対象の制御端子に出力される。
【００８２】
また、第１の比較回路ＩＣ１の反転入力端（−）への第１基準電圧より小さい負極電圧Ｖｉｎ１が静電気検出部により検出されて該負極電圧Ｖｉｎ１が非反転入力端（＋）に入力されると、第１の比較回路ＩＣ１の出力端Ｖｏｕｔ１がローレベルに反転することにより第１検出部２３２が起動する。また、第１検出部２３２が起動して第１の比較回路ＩＣ１の出力端Ｖｏｕｔ１に接続された第２の比較回路ＩＣ２の非反転入力端（＋）がローレベルとなることにより、第２の比較回路ＩＣ２の出力端Ｖｏｕｔ２がローレベルに反転する。
【００８３】
そして、第２の比較回路ＩＣ２の出力端Ｖｏｕｔ２に接続された第１の比較回路ＩＣ１の非反転入力端（＋）がローレベルとなってその出力端Ｖｏｕｔ１がローレベル状態に維持されるので、第２の比較回路ＩＣ２の出力端Ｖｏｕｔ２がローレベル状態に維持されて第２検出部２３３が動作維持状態に保持される。したがって、第１の比較回路ＩＣ１の出力端Ｖｏｕｔ１に接続された出力部２３４の出力端子Ｏからローレベルの制御信号が制御対象の制御端子に出力される。
【００８４】
また、第２の比較回路ＩＣ２の反転入力端（−）への第２基準電圧よりもその絶対値の大きさが小さい正極電圧Ｖｉｎ２が静電気検出部により検出されて該正極電圧Ｖｉｎ２が反転回路２３３ａを介して非反転入力端（＋）に入力されると、第２の比較回路ＩＣ２の出力端Ｖｏｕｔ２がローレベルに反転することにより第２検出部２３３が起動する。また、第２検出部２３３が起動して第２の比較回路ＩＣ２の出力端Ｖｏｕｔ２に接続された第１の比較回路ＩＣ１の非反転入力端（＋）がローレベルとなることにより、第１の比較回路ＩＣ１の出力端Ｖｏｕｔ１がローレベルに反転する。
【００８５】
そして、第１の比較回路ＩＣ１の出力端Ｖｏｕｔ１に接続された第２の比較回路ＩＣ２の非反転入力端（＋）がローレベルとなってその出力端Ｖｏｕｔ２がローレベル状態に維持されるので、第１の比較回路ＩＣ１の出力端Ｖｏｕｔ１がローレベル状態に維持されて第１検出部２３２が動作維持状態に保持される。したがって、第１の比較回路ＩＣ１の出力端Ｖｏｕｔ１に接続された出力部２３４の出力端子Ｏからローレベルの制御信号が制御対象の制御端子に出力される。
【００８６】
以上説明したように、この実施形態によれば、上記した第１実施形態と同様の効果を奏することができる。
【００８７】
＜第３実施形態＞
図７を参照して本発明の第３実施形態にかかる誤動作防止装置を備えるスロットマシンについて説明する。図７は本発明の第３実施形態にかかる誤動作防止装置の回路構成を示す回路ブロック図である。
【００８８】
この実施形態の誤動作防止装置３３０は、上記した第１実施形態と同様に、静電気検出部（図示省略）、負極電圧を検出する第１検出部３３２、正極電圧を検出する第２検出部３３３、三端子レギュレータ１２０等の制御対象に制御信号を出力する出力部３３４を備えている。
【００８９】
第１検出部３３２は、非反転入力端（＋）への第３基準電圧よりも小さい電圧Ｖｉｎ３が静電気検出部から反転入力端（−）に入力されることにより出力端Ｖｏｕｔ３がハイレベルに反転する第３の比較回路ＩＣ３を備え、第３の比較回路ＩＣ３の出力端のハイレベルへの反転により起動する。第２検出部３３３は、一端（コレクタ）がプルダウン抵抗Ｒを介して静電気検出部に接続されて他端（エミッタ）が接地され、制御端（ベース）が静電気検出部に接続されて所定の正極電圧の入力によりオンして起動するスイッチング素子Ｔｒ１を備えている。なお、この実施形態では、本発明の「スイッチング素子」はＮＰＮトランジスタにより構成されているが、電界効果トランジスタ（ＦＥＴ）等のスイッチング素子により本発明の「スイッチング素子」を構成してもよい。
【００９０】
また、第３の比較回路ＩＣ３の出力端Ｖｏｕｔ３がスイッチング素子Ｔｒ１の制御端に接続されると共に、出力部３３４に接続される。また、第３の比較回路ＩＣ３の反転入力端（−）が、プルダウン抵抗Ｒを介したスイッチング素子Ｔｒ１の一端と静電気検出部との接続ラインに接続される。なお、この実施形態では、その一端がスイッチング素子Ｔｒ１の一端（コレクタ）に接続されたプルダウン抵抗Ｒの他端に第３の比較回路ＩＣ３の反転入力（−）が接続されているが、スイッチング素子Ｔｒ１の一端に第３の比較回路ＩＣ３の反転入力（−）が接続されるようにしてもよい。
【００９１】
このように構成された誤動作防止回路３３０では、第１検出部３３２の第３の比較回路ＩＣ３の出力端（Ｖｏｕｔ３）が出力部３３４に接続されており、第１検出部３３２の第３の比較回路ＩＣ３および第２検出部３３３のスイッチング素子Ｔｒ１のいずれもが非起動状態であれば、第３の比較回路ＩＣ３の出力端Ｖｏｕｔ１はローレベルの状態なので、反転回路３３４ａを介して出力部３３４の出力端子Ｏからハイレベルの制御信号が三端子レギュレータ１２０等の制御対象の制御端子に出力される。
【００９２】
また、第３の比較回路ＩＣ３の非反転入力端（＋）への第３基準電圧より小さい負極電圧Ｖｉｎ３が静電気検出部により検出されて該負極電圧Ｖｉｎ３が反転入力端（−）に入力されると、第３の比較回路ＩＣ３の出力端Ｖｏｕｔ３がハイレベルに反転することにより第１検出部３３２が起動する。また、第１検出部３３２が起動して第３の比較回路ＩＣ３の出力端Ｖｏｕｔ３に接続されたスイッチング素子Ｔｒ１の制御端がハイレベルとなることにより、該スイッチング素子Ｔｒ１がオン状態となる。
【００９３】
そして、プルダウン抵抗Ｒを介したスイッチング素子Ｔｒ１の一端（コレクタ）と静電気検出部との接続ラインに第３の比較回路ＩＣ３の反転入力端（−）が接続され、スイッチング素子Ｔｒ１の他端（エミッタ）が接地されているので、第３の比較回路ＩＣ３の反転入力端（−）がローレベルとなってその出力端Ｖｏｕｔ３がハイレベル状態に維持されるので、スイッチング素子Ｔｒ１がオン状態に維持されて第２検出部３３３が動作維持状態に保持される。したがって、第３の比較回路ＩＣ３の出力端Ｖｏｕｔ３に接続された出力部３３４から、反転回路３３４ａを介してローレベルの制御信号が制御対象の制御端子に出力される。
【００９４】
また、正極電圧が静電気検出部により検出されて該正極電圧が制御端（ベース）に入力されると、スイッチング素子Ｔｒ１がオンすることにより第２検出部３３３が起動する。また、第２検出部３３３が起動して、プルダウン抵抗Ｒを介したスイッチング素子Ｔｒ１の一端（コレクタ）と静電気検出部との接続ラインに接続された第３の比較回路ＩＣ３の反転入力端（−）がローレベルとなることにより、第３の比較回路ＩＣ３の出力端Ｖｏｕｔ３がハイレベルに反転する。
【００９５】
そして、第３の比較回路ＩＣ３の出力端に接続されたスイッチング素子Ｔｒ１の制御端がハイレベルとなってオン状態に維持されるので、第３の比較回路ＩＣ３の出力端Ｖｏｕｔ３がハイレベル状態に維持されて第２検出部３３３が動作維持状態に保持される。したがって、第３の比較回路ＩＣ３の出力端Ｖｏｕｔ３に接続された出力部３３４から、反転回路３３４ａを介してローレベルの制御信号が制御対象の制御端子に出力される。
【００９６】
以上説明したように、この実施形態によれば、上記した第１実施形態と同様の効果を奏することができる。
【００９７】
なお、本発明は上記各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、本発明の制御対象としては上記した三端子レギュレータ１２０に限られるものではなく、ＤＣ−ＤＣコンバータ等のスイッチングレギュレータやＣＰＵを制御対象として、これらのコントロール端子やリセット端子に制御信号が出力されるようにしてもよい。
【００９８】
また、制御対象を非動作に制御する制御信号としては、上記したようにローレベルの制御信号に限らず、ハイレベルの制御信号により制御対象を非動作に制御するようにしてもよく、制御対象を非動作に制御することができれば、どのような制御信号を出力するようにしてもよい。
【００９９】
また、本発明の「電圧制限素子」は上記した定電圧ダイオードＤ３０に限られるものではなく、バリスタやキャパシタ等、検出される静電気の大きさを制限（規定）できればどのような素子により「電圧制限素子」を構成してもよい。
【０１００】
また、上記した実施形態では、本発明の誤動作防止装置が搭載される装置として、遊技機の一種であるスロットマシン１を例に挙げて説明したが、スロットマシンとパチンコ機とを組み合わせた遊技機（所謂、パロット）に本発明を適用してもよいし、パチンコ機に本発明を適用してもよく、一般的な遊技機に本発明を広く適用することができる。また、コンピュータプログラムが実行されることによるビデオゲーム等に本発明を採用してもよい。また、静電気による誤動作を防止する必要のあるＣＰＵ等が搭載された産業機械等の装置全般に本発明を適用することもできる。
【符号の説明】
【０１０１】
１１０…電源供給回路（直流電源）、１２０…三端子レギュレータ（制御対象）、１３０，２３０，３３０…誤動作防止装置、１３１…静電気検出部、１３２，２３２，３３２…第１検出部、１３３，２３３，３３３…第２検出部、１３４，２３４，３３４…出力部、Ｃ１６…第１のコンデンサ、Ｃ１８…第２のコンデンサ、ＣＴＬ…制御端子、Ｄ３０…定電圧ダイオード（電圧制限素子）、ＩＣ１…第１の比較回路、ＩＣ２…第２の比較回路、ＩＣ３…第３の比較回路、Ｒ…プルダウン抵抗、Ｒ４１…第１検出抵抗、Ｒ４２…第２検出抵抗、Ｒ４３…第２分圧抵抗、Ｒ４５…第１分圧抵抗、Ｑ１７…ＰＮＰトランジスタ、Ｑ１８…ＮＰＮトランジスタ、Ｔｒ１…スイッチング素子
【図１】
0005622330.tif 000002
【図２】
0005622330.tif 000003
【図３】
0005622330.tif 000004
【図４】
0005622330.tif 000005
【図５】
0005622330.tif 000006
【図６】
0005622330.tif 000007
【図７】
0005622330.tif 000008