(57)【特許請求の範囲】
【請求項１】
挿入される線路の線路インピーダンスが予め設定され、入力された高周波信号を第１の信号と第２の信号とに分配するハイブリットと、前記第１の信号を増幅するメインアンプと、前記第２の信号を増幅するピークアンプとを具備するドハティ型の高周波増幅器において、
前記ハイブリットは、
前記高周波信号が入力される第１のポートと、
前記メインアンプへ向けて前記第１の信号を出力する第２のポートと、
前記ピークアンプへ向けて前記第２の信号を出力する第３のポートと、
オープン接続された第４のポートと
を備え、
前記ハイブリットから見た前記ピークアンプの入力インピーダンスが、前記第２の信号の入力レベルが前記メインアンプの飽和領域にある場合は、前記線路インピーダンスと同等になる様に、前記第２の信号の入力レベルが前記メインアンプの飽和領域からバックオフをとった領域にある場合は、前記線路インピーダンスよりも大きくなる様に、前記第２のポートと前記メインアンプとの間の伝送線路の電気長と、前記第３のポートと前記ピークアンプとの間の伝送線路の電気長とが設定されていることを特徴とする高周波増幅器。
【請求項２】
前記第４のポートには、前記ピークアンプの入力インピーダンスが純抵抗になる電気長の先端オープン伝送線路が接続されることを特徴とする請求項１記載の高周波増幅器。
【請求項３】
前記第４のポートは、前記ピークアンプの入力インピーダンスが純抵抗になる集中定数素子によりオープン接続状態にされることを特徴とする請求項１記載の高周波増幅器。
【請求項４】
挿入される線路の線路インピーダンスが予め設定され、入力された高周波信号を第１の信号と第２の信号とに分配するハイブリットと、前記第１の信号を増幅するメインアンプと、前記第２の信号を増幅するピークアンプとを具備するドハティ型の高周波増幅器において、
前記ハイブリットは、
前記高周波信号が入力される第１のポートと、
前記メインアンプへ向けて前記第１の信号を出力する第２のポートと、
前記ピークアンプへ向けて前記第２の信号を出力する第３のポートと、
グランドにショートされる第４のポートと
を備え、
前記ハイブリットから見た前記ピークアンプの入力インピーダンスが、前記第２の信号の入力レベルが前記メインアンプの飽和領域にある場合は、前記線路インピーダンスと同等になる様に、前記第２の信号の入力レベルが前記メインアンプの飽和領域からバックオフをとった領域にある場合は、前記線路インピーダンスよりも小さくなる様に、前記第２のポートと前記メインアンプとの間の伝送線路の電気長と、前記第３のポートと前記ピークアンプとの間の伝送線路の電気長とが設定されていることを特徴とする高周波増幅器。
【請求項５】
前記第４のポートには、前記ピークアンプの入力インピーダンスが純抵抗になる電気長の先端ショート伝送線路が接続されることを特徴とする請求項４記載の高周波増幅器。
【請求項６】
前記第４のポートは、前記ピークアンプの入力インピーダンスが純抵抗になる集中定数素子によりグランドにショートされることを特徴とする請求項４記載の高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、マイクロ波通信等に用いる高周波用のドハティ型の高効率増幅器に関する。
【背景技術】
【０００２】
平均電力とピーク電力の差が大きなＣＤＭＡ（Code Division Multiple Access）及びＯＦＤＭ（Orthogonal Frequency Division Multiplexing）等の高周波信号を効率的に増幅する手段として、ドハティ型高周波増幅器がある。高周波増幅器は、Ｂ級、ＡＢ級又はＡ級で動作する様にバイアスされたメインアンプ、Ｃ級で動作する様にバイアスされたピークアンプ、及び、入力された高周波信号をメインアンプ及びピークアンプへ分配するハイブリットを具備する。
【０００３】
ここで、メインアンプの飽和電力付近ではピークアンプが十分にオンとなるため、ドハティ型高周波増幅器は、バランス型増幅器と同等な飽和電力を出力することが可能となる。一方で、メインアンプの飽和電力から十分バックオフをとった電力動作領域ではピークアンプはオフとなるため、ドハティ型高周波増幅器は、ピークアンプの消費電流を低く抑えることが可能となる。これにより、ドハティ型高周波増幅器は、ＣＤＭＡ及びＯＦＤＭ等において信号の平均電力とピーク電力の比（ＰＡＲ）が大きい信号の出力時の効率を高くすることが可能である。
【０００４】
このように、電力増幅装置の効率を向上させるには、電力増幅装置の最終段にドハティ型の高周波増幅器を設置して、最終段のドレイン効率を向上させる方法がある。しかしながら、電力増幅装置全体の効率をさらに向上させるには、最終段に使用される高周波増幅器のドレイン効率を向上させるのみでは十分でなく、最終段の高周波増幅器の利得を高くすることで、最終段の高周波増幅器に信号を供給するドライバアンプの消費電力を小さくする必要がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１２５０４４号公報
【非特許文献】
【０００６】
【非特許文献１】E. James Crescenzi, Jr. et al著「60 Watt Doherty Amplifiers Using High Gain 2-Stage Hybrid Amplifier Modules」，IEEE，２００５
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以上のように、電力増幅装置の効率を向上させるには、最終段に使用される高周波増幅器のドレイン効率を向上させるだけでなく、最終段の高周波増幅器の利得を高くすることで、最終段の高周波増幅器に信号を供給するドライバアンプの消費電力を小さくする必要がある。
【０００８】
そこで、目的は、利得を向上させ、高周波信号を供給するドライバアンプの消費電力を減少させることが可能な最終段に使用されるドハティ型の高周波増幅器を提供することにある。
【課題を解決するための手段】
【０００９】
実施形態によれば、高周波増幅器は、挿入される線路の線路インピーダンスが予め設定され、入力された高周波信号を第１の信号と第２の信号とに分配するハイブリットと、前記第１の信号を増幅するメインアンプと、前記第２の信号を増幅するピークアンプとを具備する。前記ハイブリットは、前記高周波信号が入力される第１のポートと、前記メインアンプへ向けて前記第１の信号を出力する第２のポートと、前記ピークアンプへ向けて前記第２の信号を出力する第３のポートと、オープン接続された第４のポートとを備える。前記第２の信号の入力レベルが前記メインアンプの飽和領域にある場合は、前記ハイブリットから見た前記ピークアンプの入力インピーダンスが、前記線路インピーダンスと同等になる様に、前記第２のポートと前記メインアンプとの間の第１の伝送線路の電気長と、前記第３のポートと前記ピークアンプとの間の第２の伝送線路の電気長とが調整されている。また、前記第２の信号の入力レベルが前記メインアンプの飽和領域からバックオフをとった領域にある場合は、前記ハイブリットから見た前記ピークアンプの入力インピーダンスが、前記線路インピーダンスよりも大きくなる様に、前記第１の伝送線路の電気長と、前記第２の伝送線路の電気長とが設定されている。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る高周波増幅器を搭載した電力増幅装置の機能構成を示すブロック図である。
【図２】図１のハイブリットの接続を示す図である。
【図３】図２において、第３のポートのインピーダンスが変化した場合の、第１のポートから見た入力インピーダンスと、第１のポートから第２のポートへ出力される電力の挿入損失を示す図である。
【図４】従来のハイブリットの接続を示す図である。
【図５】図４において、第３のポートのインピーダンスが変化した場合の、第１のポートから見た入力インピーダンスと、第１のポートから第２のポートへ出力される電力の挿入損失を示す図である。
【図６】第２の実施形態に係る高周波増幅器を搭載した電力増幅装置の機能構成を示すブロック図である。
【図７】図６のハイブリットの接続を示す図である。
【図８】図７において、第３のポートのインピーダンスが低下した場合の、第１のポートから見た入力インピーダンスと、第１のポートから第２のポートへ出力される電力の挿入損失を示す図である。
【発明を実施するための形態】
【００１１】
以下、実施の形態について、図面を参照して説明する。
【００１２】
（第１の実施形態）  
図１は、第１の実施形態に係る高周波増幅器１０を搭載した電力増幅装置の機能構成を示すブロック図である。電力増幅装置は、高周波信号を増幅して出力するドライバアンプ２０と、ドライバアンプ２０からの高周波信号を増幅するドハティ型の高周波増幅器１０とを備える。
【００１３】
高周波増幅器１０は、ハイブリット１１、メインアンプ１２、ピークアンプ１３、第１のインピーダンス変換回路１４及び第２のインピーダンス変換回路１５を具備する。
【００１４】
ハイブリット１１は、ドライバアンプ２０からの高周波信号を、第１及び第２の信号に分配し、第１の信号をメインアンプ１２へ供給し、第２の信号をピークアンプ１３へ供給する信号分配器である。
【００１５】
メインアンプ１２は、Ｂ級、ＡＢ級又はＡ級で動作する様にバイアスされており、ハイブリット１１からの第１の信号を増幅する。メインアンプ１２は、増幅した第１の信号を、位相９０度の第１のインピーダンス変換回路１４へ出力する。第１のインピーダンス変換回路１４は、λ／４に相当する長さの線路から成る。
【００１６】
ピークアンプ１３は、Ｃ級で動作する様にバイアスされており、ハイブリット１１からの第２の信号を増幅する。第１のインピーダンス変換回路１４から出力された第１の信号と、ピークアンプ１３で増幅された第２の信号とは合成される。合成信号は、位相９０度の第２のインピーダンス変換回路１５を経て５０Ωの線路インピーダンスで出力される。
【００１７】
また、内部は示さないが、両アンプの入力部、出力部とも線路インピーダンス５０Ωに整合するための整合回路を備えて信号が入出力される。さらに、メインアンプ１２及びピークアンプ１３のバイアスは、上記の設定にしているが、ドハティアンプとして動作するものであれば、これ以外のバイアス、及びその組合せを用いるものであっても良い。
【００１８】
ここで、ハイブリット１１とメインアンプ１２とは、伝送線路Ｌ１により接続される。また、ハイブリット１１とピークアンプ１３とは、伝送線路Ｌ２により接続される。
【００１９】
図２は、第１の実施形態のハイブリット１１の接続を示す模式図である。図２に示すハイブリット１１は、４つのポートＰ１〜Ｐ４を備える。破線内の線路構成は、ハイブリット１１に接続される線路インピーダンスを５０Ωにする場合の１例を示す。
【００２０】
第１のポートＰ１はドライバアンプ２０と接続し、第２のポートＰ２は伝送線路Ｌ１を介してメインアンプ１２と接続し、第３のポートＰ３は伝送線路Ｌ２を介してピークアンプ１３と接続し、第４のポートはオープンとなっている。ここで、ピークアンプ１３はＣ級で動作する様にバイアスされているので、ピークアンプ１３の入力インピーダンスは、第２の信号の入力レベルに対して一定ではなく変化する。本実施形態では、ハイブリット１１から見たピークアンプ１３側の入力インピーダンスが、第２の信号の入力レベルが十分に高い場合には線路インピーダンスの５０Ωに整合され、第２の信号の入力レベルが比較的低い場合には５０Ωより高くなる様に、伝送線路Ｌ１，Ｌ２の電気長が調製されている場合を想定する。
【００２１】
図３は、図２において、ピークアンプ１３側の入力インピーダンス（第３のポートＰ３のインピーダンス）が変化した場合の、第１のポートＰ１から見た入力インピーダンスと、第１のポートＰ１から第２のポートＰ２へ出力される電力の挿入損失を示す。
【００２２】
図３に示すように、第３のポートＰ３のインピーダンスが５０Ωの場合は、第１のポートＰ１から見た入力インピーダンスは５０Ωである。しかし、第３のポートＰ３のインピーダンスが５００Ωの場合は、第１のポートＰ１から見た入力インピーダンスは約８６Ωとなる。また、第１のポートＰ１から第２のポートＰ２へ出力される電力の挿入損失は、第３のポートＰ３のインピーダンスが５０Ωであれば−３ｄＢであるが、第３のポートＰ３のインピーダンスが５００Ωとなると、第１のポートＰ１から第２のポートＰ２へ出力される電力の挿入損失は１ｄＢ以下に低減される。
【００２３】
ここで、比較のため、従来のハイブリットの接続を示す模式図を図４に示す。図４では、第４のポートＰ４が標準的な５０Ωで終端されている。
【００２４】
図５は、図４において、第３のポートＰ３のインピーダンスが変化した場合の、第１のポートＰ１から見た入力インピーダンスと、第１のポートＰ１から第２のポートＰ２へ出力される電力の挿入損失を示す。
【００２５】
図５に示すように、第３のポートＰ３のインピーダンスが５０Ωの場合は、第１のポートＰ１から見た入力インピーダンスは５０Ωである。しかし、第３のポートＰ３のインピーダンスが５００Ωの場合は、第１のポートＰ１から見た入力インピーダンスは約１１３Ωまで変化する。また、第１のポートＰ１から第２のポートＰ２へ出力される電力の挿入損失は、第３のポートＰ３のインピーダンスに関らず、ほぼ−３ｄＢで一定である。
【００２６】
図２の回路と図４の回路とを比較すると、ピークアンプ１３へ供給される第２の信号の入力レベルが十分高い飽和領域にある場合、第３のポートＰ３のインピーダンスは５０Ωであり、図２の回路と図４の回路とは同様の動作をする。
【００２７】
一方、ピークアンプ１３へ供給される第２の信号の入力レベルが飽和領域から十分バックオフをとった低い領域にある場合には、第３のポートＰ３のインピーダンスは５０Ωから外れて高くなり図２の回路と図４の回路とは異なった動作をする。
【００２８】
以上のように、上記第１の実施形態では、ハイブリット１１の第４のポートＰ４をオープンとすると共に、伝送線路Ｌ１，Ｌ２の電気長を、第２の信号の入力レベルが低い場合に第３のポートＰ３のインピーダンスが５０Ωより高くなるように予め調整している。これにより、第３のポートＰ３のインピーダンスが５０Ωから外れた場合、ドライバアンプ２０が接続された第１のポートＰ１から見た入力インピーダンスの変化を従来例に比べ低減させることができる。すなわち、ドライバアンプ２０にとっての最適効率負荷からの変動による効率低減を抑えることができる。
【００２９】
また、第３のポートＰ３のインピーダンスが５０Ωから外れた場合、第１のポートＰ１から第２のポートＰ２へ出力される電力の挿入損失を従来例に比べ低減させることができるのでドライバアンプの出力が低減でき、その消費電力も低減できる。
【００３０】
言い換えれば、本実施形態に係るドハティ型の高周波増幅器１０によれば、変調波の平均電力付近における利得を向上させ、高周波増幅器１０に高周波信号を供給するドライバアンプ２０の消費電力を減少させることができる。
【００３１】
（第２の実施形態）  
図６は、第２の実施形態に係る高周波増幅器１０を搭載した電力増幅装置の機能構成を示すブロック図である。
【００３２】
図７は、第２の実施形態のハイブリット１１の接続を示す模式図である。図７に示す第４のポートＰ４は、グランドに接続されている。
【００３３】
ここで、第１の実施形態では、ハイブリット１１から見た第３のポートＰ３のインピーダンスが、第２の信号の入力レベルの低下とともに、増加する場合の例を示した。本実施形態では、ハイブリット１１から見たピークアンプ１３側の入力インピーダンスが、第２の信号の入力レベルが十分に高い場合には線路インピーダンスの５０Ωに整合され、第２の信号の入力レベルが低下した場合には５０Ωより小さくなる様に、伝送線路Ｌ１，Ｌ２の電気長が調整されている場合を想定する。
【００３４】
図８は、図７において、第３のポートＰ３のインピーダンスが５０Ωから低下した場合の、第１のポートＰ１から見た入力インピーダンスと、第１のポートＰ１から第２のポートＰ２へ出力される電力の挿入損失を示す。
【００３５】
図８に示すように、第３のポートＰ３のインピーダンスが５０Ωの場合は、第１のポートＰ１から見た入力インピーダンスは５０Ωである。しかし、第３のポートＰ３のインピーダンスが２５Ωの場合は、第１のポートＰ１から見た入力インピーダンスは約３８Ωまで変化する。また、第１のポートＰ１から第２のポートＰ２へ出力される電力の挿入損失は、第３のポートＰ３のインピーダンスが５０Ωであれば−３ｄＢであるが、第３のポートＰ３のインピーダンスが５Ωとなると１ｄＢ以下に低減される。
【００３６】
以上のように、上記第２の実施形態では、ハイブリット１１の第４のポートＰ４を伝送線路によりグランドに接続すると共に、伝送線路Ｌ１，Ｌ２の電気長を第２の信号の入力レベルが低下した場合に第３のポートＰ３のインピーダンスが５０Ωより小さくなるように予め調整している。厳密には、メインアンプ１２とピークアンプ１３の出力とが位相を合わせて合成されるように伝送線路Ｌ２の電気長の調整に合わせてハイブリット１１とメインアンプ１３との間の伝送線路Ｌ２の電気長も調整される。これにより、第３のポートＰ３のインピーダンスが５０Ωから外れた場合、ドライバアンプ２０が接続された第１のポートＰ１から見た入力インピーダンスの変化を従来例に比べ低減させることが可能である。すなわち、ドライバアンプ２０にとっての最適効率負荷からの変動による効率低減を抑えることができる。
【００３７】
また、第３のポートＰ３のインピーダンスが５０Ωから外れた場合、第１のポートＰ１から第２のポートＰ２へ出力される電力の挿入損失を従来例に比べ低減させることが可能である。
【００３８】
したがって、本実施形態に係る高周波増幅器１０によれば、変調波の平均電力付近における利得を向上させ、高周波増幅器１０に高周波信号を供給するドライバアンプ２０の消費電力を減少させることができる。
【００３９】
（その他の実施形態）  
上記第１及び第２の実施形態では、ハイブリット１１から見たピークアンプ１３側のインピーダンスの実部が、第２の信号の入力レベルの増加と共に、増加する場合及び減少する場合を例に説明した。しかしながら、これに限定されるわけではない。例えば、伝送線路Ｌ１，Ｌ２の電気長の調整値によってはインピーダンスの実部、即ち純抵抗成分だけでなく、インピーダンスの虚部も変化する場合もある。
【００４０】
このような場合、第４のポートＰ４にピークアンプ１３側のインピーダンスが純抵抗成分となる様な電気長の先端オープン伝送線路を接続する（図示せず。）か、又は、ピークアンプ１３側のインピーダンスが純抵抗成分となる様な電気長の先端ショート伝送線路を接続する（図示せず。）ことで前記実施形態と同様の効果を得ることができる。こうすることにより、ピークアンプ１３側のインピーダンスが、第２の信号の入力レベルの増減と共に、例えば３０Ωから１５０Ωの様な純抵抗に準じて変化することが可能になる。
【００４１】
なお、第４のポートＰ４に先端オープン伝送線路又は先端ショート伝送線路を実装するスペースがない場合には、インダクタ、又はコンデンサといった集中定数素子を接続することにより、同様な効果を得ることができる。
【００４２】
また、上記第１及び第２の実施形態に係るハイブリット１１では、伝送線路Ｌ１，Ｌ２は、高周波増幅器１０を形成する回路の信号経路のパターン形状で構築されても、又は、遅延素子等の機能部品が用いられても構わない。
【００４３】
また、上記第１及び第２の実施形態に係るハイブリット１１では、ブランチラインカプラのような等分配のカプラを使用する場合を例に説明したが、これに限定されるわけではない。例えば、不均等な分配をするカプラを使用する場合についても、同様な応用ができる。
【００４４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４５】
１０…高周波増幅器
１１…ハイブリット
１２…メインアンプ
１３…ピークアンプ
１４…第１のインピーダンス変換回路
１５…第２のインピーダンス変換回路
２０…ドライバアンプ
Ｐ１〜Ｐ４…第１乃至第４のポート
Ｌ１，Ｌ２…伝送線路
【図１】
0005390495.tif 000002
【図２】
0005390495.tif 000003
【図３】
0005390495.tif 000004
【図４】
0005390495.tif 000005
【図５】
0005390495.tif 000006
【図６】
0005390495.tif 000007
【図７】
0005390495.tif 000008
【図８】
0005390495.tif 000009