(57)【特許請求の範囲】
【請求項１】
第１光電変換部と、
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記第１光電変換部で発生した電子を前記フローティングディフュージョンへ転送する第１転送トランジスタと、を有し、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力し、
前記フローティングディフュージョンに前記電子が転送された第２の状態において、前記増幅トランジスタが第２の信号を出力する固体撮像装置において、
前記第１転送トランジスタの導通を制御するための電圧が供給される制御電極と電気的に短絡されず、前記フローティングディフュージョンと結合容量を介して接続されたノードと、
前記ノードの電圧を制御する電圧制御手段と、を有し、
前記電圧制御手段は、
前記増幅トランジスタが前記第１の信号を出力する時に、前記ノードの電圧を第１の電圧に制御し、
前記第１の電圧に制御した後であって、前記第１転送トランジスタが導通している期間の少なくとも一部の期間に、前記ノードの電圧を第２の電圧に制御し、
前記第２の電圧に制御した後であって、前記増幅トランジスタが前記第２の信号を出力する時に、前記ノードの電圧を第３の電圧に制御し、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも高い電圧であり、
１つ以上のＭＯＳトランジスタをさらに有し、
前記ＭＯＳトランジスタのソースまたはドレインのいずれか一方が前記フローティングディフュージョンに接続され、
前記ＭＯＳトランジスタのゲートが前記ノードに接続され、
前記結合容量は前記ＭＯＳトランジスタのゲートと前記フローティングディフュージョンとの容量成分を含み、
前記第１の電圧、前記第２の電圧、及び前記第３の電圧は、前記ＭＯＳトランジスタが非導通状態となる電圧である
ことを特徴とする固体撮像装置。
【請求項２】
第１光電変換部と、
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記第１光電変換部で発生したホールを前記フローティングディフュージョンへ転送する第１転送トランジスタと、を有し、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力し、
前記フローティングディフュージョンに前記ホールが転送された第２の状態において、前記増幅トランジスタが第２の信号を出力する固体撮像装置において、
前記第１転送トランジスタの導通を制御するための電圧が供給される制御電極と電気的に短絡されず、前記フローティングディフュージョンと結合容量を介して接続されたノードと、
前記ノードの電圧を制御する電圧制御手段と、を有し、
前記電圧制御手段は、
前記増幅トランジスタが前記第１の信号を出力する時に、前記ノードの電圧を第１の電圧に制御し、
前記第１の電圧に制御した後であって、前記第１転送トランジスタが導通している期間の少なくとも一部の期間に、前記ノードの電圧を第２の電圧に制御し、
前記第２の電圧に制御した後であって、前記増幅トランジスタが前記第２の信号を出力する時に、前記ノードの電圧を第３の電圧に制御し、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも低い電圧であり、
１つ以上のＭＯＳトランジスタをさらに有し、
前記ＭＯＳトランジスタのソースまたはドレインのいずれか一方が前記フローティングディフュージョンに接続され、
前記ＭＯＳトランジスタのゲートが前記ノードに接続され、
前記結合容量は前記ＭＯＳトランジスタのゲートと前記フローティングディフュージョンとの容量成分を含み、
前記第１の電圧、前記第２の電圧、及び前記第３の電圧は、前記ＭＯＳトランジスタが非導通状態となる電圧である
ことを特徴とする固体撮像装置。
【請求項３】
前記フローティングディフュージョンの電圧をリセットするリセットトランジスタを有し、
前記リセットトランジスタが前記ＭＯＳトランジスタであることを特徴とする請求項１または請求項２に記載の固体撮像装置。
【請求項４】
第２光電変換部と、
前記第２光電変換部で発生した信号電荷を前記フローティングディフュージョンへ転送する第２転送トランジスタと、を有し、
前記第２転送トランジスタが前記ＭＯＳトランジスタであることを特徴とする請求項１乃至請求項３のいずれか１項に記載の固体撮像装置。
【請求項５】
第１光電変換部と、
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記第１光電変換部で発生した電子を前記フローティングディフュージョンへ転送する第１転送トランジスタと、を有し、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力し、
前記フローティングディフュージョンに前記電子が転送された第２の状態において、前記増幅トランジスタが第２の信号を出力する固体撮像装置において、
前記第１転送トランジスタの導通を制御するための電圧が供給される制御電極と電気的に短絡されず、前記フローティングディフュージョンと結合容量を介して接続されたノードと、
前記ノードの電圧を制御する電圧制御手段と、を有し、
前記電圧制御手段は、
前記増幅トランジスタが前記第１の信号を出力する時に、前記ノードの電圧を第１の電圧に制御し、
前記第１の電圧に制御した後であって、前記第１転送トランジスタが導通している期間の少なくとも一部の期間に、前記ノードの電圧を第２の電圧に制御し、
前記第２の電圧に制御した後であって、前記増幅トランジスタが前記第２の信号を出力する時に、前記ノードの電圧を第３の電圧に制御し、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも高い電圧であり、
１つ以上のＭＯＳトランジスタをさらに有し、
前記ＭＯＳトランジスタのソースまたはドレインのいずれか一方が前記フローティングディフュージョンに接続され、
前記ＭＯＳトランジスタのゲートが前記ノードに接続され、
前記結合容量は前記ＭＯＳトランジスタのゲートと前記フローティングディフュージョンとの容量成分を含み、
前記第１の電圧、前記第２の電圧、及び前記第３の電圧は、前記ＭＯＳトランジスタが導通状態となる電圧であることを特徴とする固体撮像装置。
【請求項６】
第１光電変換部と、
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記第１光電変換部で発生したホールを前記フローティングディフュージョンへ転送する第１転送トランジスタと、を有し、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力し、
前記フローティングディフュージョンに前記ホールが転送された第２の状態において、前記増幅トランジスタが第２の信号を出力する固体撮像装置において、
前記第１転送トランジスタの導通を制御するための電圧が供給される制御電極と電気的に短絡されず、前記フローティングディフュージョンと結合容量を介して接続されたノードと、
前記ノードの電圧を制御する電圧制御手段と、を有し、
前記電圧制御手段は、
前記増幅トランジスタが前記第１の信号を出力する時に、前記ノードの電圧を第１の電圧に制御し、
前記第１の電圧に制御した後であって、前記第１転送トランジスタが導通している期間の少なくとも一部の期間に、前記ノードの電圧を第２の電圧に制御し、
前記第２の電圧に制御した後であって、前記増幅トランジスタが前記第２の信号を出力する時に、前記ノードの電圧を第３の電圧に制御し、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも低い電圧であり、
１つ以上のＭＯＳトランジスタをさらに有し、
前記ＭＯＳトランジスタのソースまたはドレインのいずれか一方が前記フローティングディフュージョンに接続され、
前記ＭＯＳトランジスタのゲートが前記ノードに接続され、
前記結合容量は前記ＭＯＳトランジスタのゲートと前記フローティングディフュージョンとの容量成分を含み、
前記第１の電圧、前記第２の電圧、及び前記第３の電圧は、前記ＭＯＳトランジスタが導通状態となる電圧であることを特徴とする固体撮像装置。
【請求項７】
前記第１光電変換部及び前記フローティングディフュージョンを含む画素が行列状に配され、
隣接する２つの画素のフローティングディフュージョンの電気的接続を制御する接続トランジスタを有し、
前記接続トランジスタが前記ＭＯＳトランジスタであることを特徴とする請求項１、請求項２、請求項５、または、請求項６のいずれか一項に記載の固体撮像装置。
【請求項８】
第１光電変換部と、
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記フローティングディフュージョンの電圧をリセットするリセットトランジスタと、
前記第１光電変換部で発生した電子を前記フローティングディフュージョンへ転送する第１転送トランジスタと、を有し、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力し、
前記フローティングディフュージョンに前記電子が転送された第２の状態において、前記増幅トランジスタが第２の信号を出力する固体撮像装置において、
前記リセットトランジスタのゲートの電圧を制御する電圧制御手段と、を有し、
前記電圧制御手段は、
前記増幅トランジスタが前記第１の信号を出力する時に、前記リセットトランジスタの前記ゲートの電圧を第１の電圧に制御し、
前記第１転送トランジスタが導通している期間の少なくとも一部の期間に、前記リセットトランジスタの前記ゲートの電圧を第２の電圧に制御し、
前記増幅トランジスタが前記第２の信号を出力する時に、前記リセットトランジスタの前記ゲートの電圧を第３の電圧に制御し、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも高い電圧であり、
前記第１の電圧、前記第２の電圧、及び前記第３の電圧は、いずれも前記リセットトランジスタが非導通状態となる電圧である
ことを特徴とする固体撮像装置。
【請求項９】
第１光電変換部と、
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記フローティングディフュージョンの電圧をリセットするリセットトランジスタと、
前記第１光電変換部で発生したホールを前記フローティングディフュージョンへ転送する第１転送トランジスタと、を有し、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力し、
前記フローティングディフュージョンに前記ホールが転送された第２の状態において、前記増幅トランジスタが第２の信号を出力する固体撮像装置において、
前記リセットトランジスタのゲートの電圧を制御する電圧制御手段と、を有し、
前記電圧制御手段は、
前記増幅トランジスタが前記第１の信号を出力する時に、前記リセットトランジスタの前記ゲートの電圧を第１の電圧に制御し、
前記第１転送トランジスタが導通している期間の少なくとも一部の期間に、前記リセットトランジスタの前記ゲートの電圧を第２の電圧に制御し、
前記増幅トランジスタが前記第２の信号を出力する時に、前記リセットトランジスタの前記ゲートの電圧を第３の電圧に制御し、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも低い電圧であり、
前記第１の電圧、前記第２の電圧、及び前記第３の電圧は、いずれも前記リセットトランジスタが非導通状態となる電圧である
ことを特徴とする固体撮像装置。
【請求項１０】
第１光電変換部と、
第２光電変換部と
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記第１光電変換部で発生した電子を前記フローティングディフュージョンへ転送する第１転送トランジスタと、
前記第２光電変換部で発生した電子を前記フローティングディフュージョンへ転送する第２転送トランジスタと、を有し、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力し、
前記フローティングディフュージョンに前記第１光電変換部で発生した前記電子が転送された第２の状態において、前記増幅トランジスタが第２の信号を出力する固体撮像装置において、
前記第２転送トランジスタのゲートの電圧を制御する電圧制御手段と、を有し、
前記電圧制御手段は、
前記増幅トランジスタが前記第１の信号を出力する時に、第２転送トランジスタの前記ゲートの電圧を第１の電圧に制御し、
前記第１転送トランジスタが導通している期間の少なくとも一部の期間に、第２転送トランジスタの前記ゲートの電圧を第２の電圧に制御し、
前記増幅トランジスタが前記第２の信号を出力する時に、第２転送トランジスタの前記ゲートの電圧を第３の電圧に制御し、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも高い電圧であり、
前記第１の電圧、前記第２の電圧、及び前記第３の電圧は、いずれも前記第２転送トランジスタが非導通状態となる電圧である
ことを特徴とする固体撮像装置。
【請求項１１】
第１光電変換部と、
第２光電変換部と
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記第１光電変換部で発生したホールを前記フローティングディフュージョンへ転送する第１転送トランジスタと、
前記第２光電変換部で発生したホールを前記フローティングディフュージョンへ転送する第２転送トランジスタと、を有し、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力し、
前記フローティングディフュージョンに前記第１光電変換部で発生した前記ホールが転送された第２の状態において、前記増幅トランジスタが第２の信号を出力する固体撮像装置において、
前記第２転送トランジスタのゲートの電圧を制御する電圧制御手段と、を有し、
前記電圧制御手段は、
前記増幅トランジスタが前記第１の信号を出力する時に、第２転送トランジスタの前記ゲートの電圧を第１の電圧に制御し、
前記第１転送トランジスタが導通している期間の少なくとも一部の期間に、第２転送トランジスタの前記ゲートの電圧を第２の電圧に制御し、
前記増幅トランジスタが前記第２の信号を出力する時に、第２転送トランジスタの前記ゲートの電圧を第３の電圧に制御し、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも低い電圧であり、
前記第１の電圧、前記第２の電圧、及び前記第３の電圧は、いずれも前記第２転送トランジスタが非導通状態となる電圧である
ことを特徴とする固体撮像装置。
【請求項１２】
第１光電変換部と、
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記第１光電変換部で発生した電子を前記フローティングディフュージョンへ転送する第１転送トランジスタと、を含む複数の画素を有し、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力し、
前記フローティングディフュージョンに前記電子が転送された第２の状態において、前記増幅トランジスタが第２の信号を出力する固体撮像装置において、
前記複数の画素のうち第１の画素の前記フローティングディフュージョンと前記複数の画素のうち第２の画素の前記フローティングディフュージョンとの電気的接続を制御する接続トランジスタと、
前記接続トランジスタのゲートの電圧を制御する電圧制御手段と、を有し、
前記電圧制御手段は、
前記増幅トランジスタが前記第１の信号を出力する時に、前記接続トランジスタの前記ゲートの電圧を第１の電圧に制御し、
前記第１転送トランジスタが導通している期間の少なくとも一部の期間に、前記接続トランジスタの前記ゲートの電圧を第２の電圧に制御し、
前記増幅トランジスタが前記第２の信号を出力する時に、前記接続トランジスタの前記ゲートの電圧を第３の電圧に制御し、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも高い電圧である
ことを特徴とする固体撮像装置。
【請求項１３】
第１光電変換部と、
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記第１光電変換部で発生したホールを前記フローティングディフュージョンへ転送する第１転送トランジスタと、を含む複数の画素を有し、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力し、
前記フローティングディフュージョンに前記ホールが転送された第２の状態において、前記増幅トランジスタが第２の信号を出力する固体撮像装置において、
前記複数の画素のうち第１の画素の前記フローティングディフュージョンと前記複数の画素のうち第２の画素の前記フローティングディフュージョンとの電気的接続を制御する接続トランジスタと、
前記接続トランジスタのゲートの電圧を制御する電圧制御手段と、を有し、
前記電圧制御手段は、
前記増幅トランジスタが前記第１の信号を出力する時に、前記接続トランジスタの前記ゲートの電圧を第１の電圧に制御し、
前記第１転送トランジスタが導通している期間の少なくとも一部の期間に、前記接続トランジスタの前記ゲートの電圧を第２の電圧に制御し、
前記増幅トランジスタが前記第２の信号を出力する時に、前記接続トランジスタの前記ゲートの電圧を第３の電圧に制御し、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも低い電圧である
ことを特徴とする固体撮像装置。
【請求項１４】
前記増幅トランジスタが埋め込みチャネル型であることを特徴とする請求項１乃至請求項１３のいずれか一項に記載の固体撮像装置。
【請求項１５】
前記第１の電圧と前記第３の電圧とが等しいことを特徴とする請求項１乃至請求項１４のいずれか一項に記載の固体撮像装置。
【請求項１６】
前記増幅トランジスタからの前記信号が出力される垂直出力線と、
前記垂直出力線に接続された定電流源とを有し、
前記増幅トランジスタと前記定電流源とがソースフォロア回路を構成していることを特徴とする請求項１乃至請求項１５のいずれか一項に記載の固体撮像装置。
【請求項１７】
光電変換部と、
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記光電変換部で発生した電子を前記フローティングディフュージョンへ転送する転送トランジスタと、
前記転送トランジスタの導通を制御するための電圧が供給される制御電極と電気的に短絡されず、前記フローティングディフュージョンと結合容量を介して接続されたノードと、を有する固体撮像装置の駆動方法であって、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力するステップと、
前記フローティングディフュージョンに前記電子が転送された第２の状態において、前記増幅トランジスタが第２の信号を出力するステップと、
前記増幅トランジスタが前記第１の信号を出力する時に、前記ノードの電圧を第１の電圧に制御するステップと、
前記第１の電圧に制御した後であって、前記転送トランジスタが導通している期間の少なくとも一部の期間に、前記ノードの電圧を第２の電圧に制御するステップと、
前記第２の電圧に制御した後であって、前記増幅トランジスタが前記第２の信号を出力する時に、前記ノードの電圧を第３の電圧に制御するステップと、を含み、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも高い電圧であり、
前記固体撮像装置は、１つ以上のＭＯＳトランジスタをさらに有し、
前記ＭＯＳトランジスタのソースまたはドレインのいずれか一方が前記フローティングディフュージョンに接続され、
前記ＭＯＳトランジスタのゲートが前記ノードに接続され、
前記結合容量は前記ＭＯＳトランジスタのゲートと前記フローティングディフュージョンとの容量成分を含み、
前記第１の電圧、前記第２の電圧、及び前記第３の電圧が、いずれも、前記ＭＯＳトランジスタが非導通状態となる電圧である、または、前記第１の電圧、前記第２の電圧、及び前記第３の電圧が、いずれも、前記ＭＯＳトランジスタが導通状態となる電圧である
ことを特徴とする固体撮像装置の駆動方法。
【請求項１８】
光電変換部と、
フローティングディフュージョンと、
前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
前記光電変換部で発生したホールを前記フローティングディフュージョンへ転送する転送トランジスタと、
前記転送トランジスタの導通を制御するための電圧が供給される制御電極と電気的に短絡されず、前記フローティングディフュージョンと結合容量を介して接続されたノードと、を有する固体撮像装置の駆動方法であって、
前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力するステップと、
前記フローティングディフュージョンに前記ホールが転送された第２の状態において、前記増幅トランジスタが第２の信号を出力するステップと、
前記増幅トランジスタが前記第１の信号を出力する時に、前記ノードの電圧を第１の電圧に制御するステップと、
前記第１の電圧に制御した後であって、前記転送トランジスタが導通している期間の少なくとも一部の期間に、前記ノードの電圧を第２の電圧に制御するステップと、
前記第２の電圧に制御した後であって、前記増幅トランジスタが前記第２の信号を出力する時に、前記ノードの電圧を第３の電圧に制御するステップと、を含み、
前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも低い電圧であり、
前記固体撮像装置は、１つ以上のＭＯＳトランジスタをさらに有し、
前記ＭＯＳトランジスタのソースまたはドレインのいずれか一方が前記フローティングディフュージョンに接続され、
前記ＭＯＳトランジスタのゲートが前記ノードに接続され、
前記結合容量は前記ＭＯＳトランジスタのゲートと前記フローティングディフュージョンとの容量成分を含み、
前記第１の電圧、前記第２の電圧、及び前記第３の電圧が、いずれも、前記ＭＯＳトランジスタが非導通状態となる電圧である、または、前記第１の電圧、前記第２の電圧、及び前記第３の電圧が、いずれも、前記ＭＯＳトランジスタが導通状態となる電圧である
ことを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置のひとつである増幅型固体撮像装置では、各画素の光電変換部で発生した電荷を、転送部を介して増幅トランジスタの入力ノードに転送する構成が知られている。
【０００３】
電荷転送をおこなう際に、光電変換部の電荷を完全転送することで、ノイズを抑制することができる。特許文献１は、光電変換部から転送できる最大の電荷量を大きくする手法を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１９２１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の固体撮像装置では、フォトダイオードからフローティングディフュージョン（以下、ＦＤ）への電荷転送を開始する前に、ＦＤの電圧をＦＤがリセットされた状態の電圧よりも高くしている。しかし、電荷を転送した後、増幅トランジスタから信号を出力する時に、ＦＤの電圧を制御することについては記載されていない。
【０００６】
増幅型固体撮像装置では、出力信号のリニアリティが良好な動作範囲で増幅回路を動作させることが望ましい。特許文献１の固体撮像装置では、ＦＤの電圧が高いと増幅トランジスタが線形領域で動作する場合がある。もしくは飽和領域と線形領域との境界領域で動作する場合がある。出力信号のリニアリティを維持するためには、増幅トランジスタが飽和領域で動作することが望ましい。したがって、特許文献１の固体撮像装置は、増幅トランジスタからの出力信号のリニアリティの観点において改善の余地がある。
【０００７】
本発明は上記課題に鑑み、光電変換部からフローティングディフュージョンへの電荷転送効率を向上しつつ、出力信号のリニアリティを良好なものとすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る固体撮像装置は、第１光電変換部と、フローティングディフュージョンと、前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、前記第１光電変換部で発生した電子を前記フローティングディフュージョンへ転送する第１転送トランジスタと、を有し、前記フローティングディフュージョンの電圧がリセットされた第１の状態において、前記増幅トランジスタが第１の信号を出力し、前記フローティングディフュージョンに前記電子が転送された第２の状態において、前記増幅トランジスタが第２の信号を出力する固体撮像装置において、前記第１転送トランジスタの導通を制御するための電圧が供給される制御電極と電気的に短絡されず、前記フローティングディフュージョンと結合容量を介して接続されたノードと、前記ノードの電圧を制御する電圧制御手段と、を有し、前記電圧制御手段は、前記増幅トランジスタが前記第１の信号を出力する時に、前記ノードの電圧を第１の電圧に制御し、前記第１の電圧に制御した後であって、前記第１転送トランジスタが導通している期間の少なくとも一部の期間に、前記ノードの電圧を第２の電圧に制御し、前記第２の電圧に制御した後であって、前記増幅トランジスタが前記第２の信号を出力する時に、前記ノードの電圧を第３の電圧に制御し、前記第２の電圧は、前記第１の電圧及び前記第３の電圧よりも高い電圧であり、１つ以上のＭＯＳトランジスタをさらに有し、前記ＭＯＳトランジスタのソースまたはドレインのいずれか一方が前記フローティングディフュージョンに接続され、前記ＭＯＳトランジスタのゲートが前記ノードに接続され、前記結合容量は前記ＭＯＳトランジスタのゲートと前記フローティングディフュージョンとの容量成分を含み、前記第１の電圧、前記第２の電圧、及び前記第３の電圧は、前記ＭＯＳトランジスタが非導通状態となる電圧であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、リニアリティを向上させることが可能となり、撮像画像の画質を向上させた固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１の画素の等価回路図。
【図２】実施例１の全体回路図。
【図３】実施例１の固体撮像装置を駆動するための駆動パルス。
【図４】実施例１の画素の等価回路と図３の駆動パルスを実現するための回路。
【図５】実施例２の画素の等価回路図。
【図６】実施例２の固体撮像装置を駆動するための駆動パルス。
【図７】実施例３の画素の等価回路図。
【図８】実施例３の固体撮像装置を駆動するための駆動パルス。
【図９】実施例３の固体撮像装置を駆動するための駆動パルス。
【図１０】実施例１の変形例の画素の等価回路図
【発明を実施するための形態】
【００１１】
（実施例１）
図１は、本発明の第１の実施例における画素の等価回路を示す。第１の実施例では信号電荷として電子を扱う場合を例に説明する。
【００１２】
図１において、画素１は、光電変換部であるフォトダイオード（以下、ＰＤ）２、転送トランジスタ３、ＦＤ４、増幅トランジスタ５、リセットトランジスタ６、選択トランジスタ７を含む。ＰＤ２では入射光が光電変換される。本実施例では、ＰＤ２で発生した電子ホール対のうち、電子を信号電荷として扱う。転送トランジスタ３は信号電荷をＰＤ２からＦＤ４へ転送する。ＦＤ４は増幅トランジスタ５のゲートに接続される。増幅トランジスタ５はＦＤ４の電荷の量に基づく信号を出力する。本実施例では、増幅トランジスタ５は埋め込みチャネル型のＭＯＳトランジスタである。また、増幅トランジスタ５はＮ型チャネルである。リセットトランジスタ６はＦＤ４にリセット電源に基づく電圧を供給し、ＦＤ４の電圧をリセットする。選択トランジスタ７によって、複数配される画素行のうち読み出される画素行が選択される。
【００１３】
転送トランジスタ３、リセットトランジスタ６、選択トランジスタ７のゲートには、それぞれ制御線８、９、１０が接続される。各トランジスタのゲートは互いに電気的に短絡されていない。ただし各ゲート間に結合容量が形成されていてもよいが、各トランジスタの導通状態を独立に制御することができる必要がある。増幅トランジスタ５からの増幅信号は、垂直出力線１１に出力される。垂直出力線１１には、定電流源１２が接続される。増幅トランジスタ５と定電流源１２とによりソースフォロア回路が構成される。
【００１４】
容量１３はリセットトランジスタ６のゲートとＦＤ４の間に形成される、リセットトランジスタ６のゲート−ソース間の結合容量である。容量１３が配されることによって、リセットトランジスタ６のゲートに供給される電圧に応じて、ＦＤ４の電圧を変化させることが可能である。
【００１５】
詳細は後述するが、リセットトランジスタ６のゲートに接続される制御線９の電圧を制御することでＦＤ４の電圧を制御することが本実施例の特徴である。具体的には、ＰＤ２からＦＤ４へ電子を転送する時の制御線９の電圧を、増幅トランジスタ５が信号を出力する時の制御線９の電圧よりも高い電圧に制御する。
【００１６】
図２は、本実施例の画素領域と信号保持部の回路図を示している。図１に示される画素１が行列状に配置されることで画素領域が構成される。制御線８、９、１０は、１つの画素行に含まれる複数の画素に共通に接続される。垂直走査部２１は制御線８、９、１０に所定の電圧を供給する。垂直走査部２１により、対応するトランジスタの導通状態を制御する。画素の各トランジスタのゲートは互いに電気的に短絡されていないので、各トランジスタは独立に導通状態を制御することができる。垂直走査部２１が後述の電圧制御手段の一部を構成する。垂直出力線１１は１つの画素列に含まれる複数の画素の出力ノードに共通して接続される。画素の出力ノードとしては、図１に示されるように選択トランジスタ７のソースである。他に増幅トランジスタのソースの場合もある。複数の垂直出力線１１に出力された各信号は略同一に信号保持部に供給され、保持される。
【００１７】
本実施例では各画素列に信号保持部が配される。本実施例の信号保持部は、２つのスイッチ１４、１５と、２つのサンプルホールド容量１６、１７を含む。スイッチ１４、１５は、垂直出力線１１とサンプルホールド容量１６、１７との電気的接続を制御する。スイッチ１４、１５のゲートには制御線１８、１９がそれぞれ接続される。制御線１８、１９には、対応するスイッチの導通状態を制御する駆動パルスが供給される。
【００１８】
サンプルホールド容量１７は、ＦＤ４の電圧がリセットされた状態において、増幅トランジスタ５が出力する信号（以下、Ｎ信号）を保持することができる。本実施例において、リセットトランジスタ６がＦＤ４にリセット電源に基づく電圧を供給した後にオフした時点から、ＦＤ４へ信号電荷の転送が行われる時点までの間は、ＦＤ４の電圧がリセットされた状態である。この期間内の少なくとも一部において、サンプルホールド容量１７においてＮ信号をサンプリングすることができる。Ｎ信号には、リセットトランジスタ６がオフした際に発生するリセットノイズが含まれてもよい。
【００１９】
サンプルホールド容量１６は、ＦＤ４に信号電荷が転送された状態において、増幅トランジスタ５が出力する信号（以下、Ｓ信号）を保持することができる。本実施例において、ＦＤ４へ信号電荷が転送されてから、ＦＤ４にリセット電源に基づく電圧が供給されるまでの間は、ＦＤ４に信号電荷が転送された状態である。この期間内の少なくとも一部において、Ｓ信号をサンプリングすることができる。
【００２０】
スイッチ２５、２６はサンプルホールド容量１６、１７と水平出力線２４ａ、２４ｂとの接続を制御する。スイッチ２５、２６には、対応するスイッチの導通状態を制御する駆動パルスが水平走査部２２から供給される。水平走査部２２により、サンプルホールド容量１６に保持されたＳ信号と、サンプルホールド容量１７に保持されたＮ信号とが１列ごとに順次差動アンプ２０に入力される。差動アンプ２０はＳ信号とＮ信号の差分を増幅して出力する。Ｓ信号とＮ信号との差分演算処理によって、増幅トランジスタ５の閾値ばらつき等に起因する固定パターンノイズが除去される。Ｓ信号とＮ信号が互いに相関のあるリセットノイズを含む場合には、ＦＤ４をリセットする際のリセットノイズを除去することができる。
【００２１】
図３は、本実施例の固体撮像装置を駆動するための駆動パルスを示している。さらに、図３は、本実施例の固体撮像装置の動作に伴う、ＦＤ４の電圧の変化の様子を模式的に示している。
【００２２】
図３において、ＰＲＥＳは、制御線９を介してリセットトランジスタ６のゲートに供給される駆動パルスである。ＰＴＸは、制御線８を介して転送トランジスタ３のゲートに供給される駆動パルスである。ＰＴＳは、制御線１８を介してスイッチ１４に供給される駆動パルスである。ＰＴＮは、制御線１９を介してスイッチ１５に供給される駆動パルスである。各駆動パルスのハイレベルは、対応するトランジスタ、スイッチがオンする電圧であり、駆動パルスのローレベルは対応するトランジスタがオフする電圧である。
【００２３】
本実施例において、更に、制御線９から供給されるＰＲＥＳのローレベルの電圧として、２つの異なる電圧ＶＲＥＳＬ１及びＶＲＥＳＬ２が設定可能である。ＶＲＥＳＬ２はＶＲＥＳＬ１よりも高い電圧であり、ＶＲＥＳＬ１及びＶＲＥＳＬ２のいずれもリセットトランジスタ６がオフする電圧である。すなわちリセットトランジスタ６は、ＰＲＥＳに供給される電圧がハイレベルの電圧ＶＲＥＳＨである時にオンし、ＰＲＥＳがローレベルの電圧ＶＲＥＳＬ１またはＶＲＥＳＬ２（＞ＶＲＥＳＬ１）である時にオフする。
【００２４】
図３を用いて、本実施例の固体撮像装置の駆動方法を説明する。すでに露光が開始されておりＰＤ２には信号電荷が存在しているものとする。また、読み出される画素行の選択トランジスタ７はオンしている。
【００２５】
最初は、ＰＴＸ、ＰＴＳ、ＰＴＮがローレベルであり、転送トランジスタ３、及びスイッチ１４、１５はオフしている。ＰＲＥＳがハイレベルであり、リセットトランジスタ６がオンしているので、ＦＤ４の電圧はリセットされた状態である。ＦＤ４のリセット電圧Ｖｒｓは、リセットトランジスタ６のゲートに供給された電圧ＶＲＥＳＨと、リセットトランジスタ６の閾値電圧Ｖｔｈ＿ｒｅｓを用いて、式（１）で表される。ここで、リセット電源の電圧はＶＲＥＳＨ−Ｖｔｈ＿ｒｅｓより高い。
Ｖｒｓ＝ＶＲＥＳＨ−Ｖｔｈ＿ｒｅｓ      ・・・（１）
時刻Ｔ１０１においてＰＲＥＳがＶＲＥＳＨからＶＲＥＳＬ１に切り替わる。このリセットトランジスタ６のゲートの電圧の変化に応じて、容量１３を介してＦＤ４の電圧がΔＶ１だけ下がる。時刻Ｔ１０１にリセットトランジスタ６がオフした後は、垂直出力線１１にはＦＤ４の電圧がリセットされた状態における信号（Ｎ信号）が出力される。Ｎ信号には、リセットトランジスタ６がオフする際に生じるｋＴＣノイズなどのリセットノイズが含まれる。
【００２６】
次に、時刻Ｔ１０２に、ＰＴＳとＰＴＮがハイレベルになり、２つのスイッチ１４、１５がオンし、垂直出力線１１とサンプルホールド容量１６、１７とが導通する。これによって、２つのサンプルホールド容量１６、１７が垂直出力線１１に出力されたＮ信号によりリセットされる。時刻Ｔ１０３にＰＴＳとＰＴＮがローレベルになり、垂直出力線１１とサンプルホールド容量１６、１７とが非導通となる。
【００２７】
時刻Ｔ１０４に、ＰＴＮがハイレベルになる。スイッチ１５がオンして、サンプルホールド容量１７にＮ信号が書き込みが開始される。時刻Ｔ１０５に、ＰＴＮがローレベルになり、スイッチ１５がオフし、サンプルホールド容量１７へのＮ信号の書き込みが終了する。図３が示すとおり、リセットトランジスタ６のゲートの電圧がＶＲＥＳＬ１に制御され、ＰＴＮがハイレベルである期間（Ｔ１０４〜Ｔ１０５）は、ＦＤの電圧変化が安定するのに十分な期間であることが望ましい。
【００２８】
続いて時刻Ｔ１０６においてＰＴＳがハイとなり、スイッチ１４がオンし、サンプルホールド容量１６へのＳ信号の書き込みが開始される。
【００２９】
時刻Ｔ１０７において、ＰＲＥＳの電圧がＶＲＥＳＬ１からＶＲＥＳＬ２に切り替わる。この電圧の変化に応じて、容量１３を介してＦＤ４の電圧がΔＶ２だけ上がる。ＰＲＥＳの電圧がＶＲＥＳＬ２に上がっても、リセットトランジスタ６はオフしたままである。
【００３０】
時刻Ｔ１０８にＰＴＸがハイレベルになり、転送トランジスタ３がオンする。この時点で、ＰＤ２の信号電荷のＦＤ４への転送が開始される。時刻Ｔ１０９にＰＴＸがローレベルになり、転送トランジスタ３がオフして、信号電荷の転送が終了する。時刻Ｔ１０８から時刻Ｔ１０９までの期間は、ＰＤ１に蓄積された全ての信号電荷が転送されるのに十分な長さであることが好ましい。全ての信号電荷が転送される場合、すなわち信号電荷が完全転送される場合には、時刻Ｔ１０９よりも前に信号電荷の転送が終了してもよい。ＦＤ４に転送された信号電荷の量に応じて、ＦＤ４の電圧は電圧Ｖｓｉｇだけ低下する。信号電荷がＦＤ４に転送された後は、垂直出力線１１にはＦＤ４に信号電荷が転送された状態における信号（Ｓ信号）が出力される。
【００３１】
時刻Ｔ１１０においてＰＲＥＳの電圧がＶＲＥＳＬ２からＶＲＥＳＬ１に切り替わると、ＦＤ４の電圧はΔＶ２だけ下がる。
【００３２】
続いて、時刻Ｔ１１１において、ＰＴＳがローレベルになる。この時点で、スイッチ１４がオフして、Ｓ信号のサンプルホールド容量１６への書き込みが終了する。リセットトランジスタ６のゲートの電圧がＶＲＥＳＬ１に制御され、ＰＴＳがハイレベルである期間（Ｔ１１０〜Ｔ１１１）は、ＦＤの電圧変化が安定するのに十分な期間であることが望ましい。最後に、時刻Ｔ１１２においてＰＲＥＳがＶＲＥＳＨとなり、ＦＤ４の電圧がリセットされる。
【００３３】
本実施例の要部は以下の点である。まず１点目として、時刻Ｔ１０５及び時刻Ｔ１１１において、リセットトランジスタ６のゲートに供給される電圧がＶＲＥＳＬ１に制御される点である。そして、２点目として、時刻Ｔ１０７〜Ｔ１１０の期間に、リセットトランジスタ６のゲートに供給される電圧が、ＶＲＥＳＬ１よりも高い電圧であるＶＲＥＳＬ２に制御される点である。２点目の特徴により、ＶＲＥＳＬ１が供給される場合に比べて、ＦＤ４の電圧がΔＶ２だけ高い状態で、信号電荷を転送できる。ＰＤ２の電圧は、光電変換期間前にリセットされた時の電圧に比べて光電変換により生じた信号電荷の量に応じて下がる。このような状態でＦＤ４の電圧をΔＶ２だけ上げるため、ＰＤ２とＦＤ４との電圧差を大きくする事が可能となる。これにより、ＰＤ２からＦＤ４へ転送できる最大の電荷量を大きくすることができる。このため、信号電荷の完全転送が容易となる。
【００３４】
また１点目の特徴によれば、ＦＤ４の電圧が下がるので、増幅トランジスタ５が飽和領域で動作しやすくなり、増幅トランジスタからの出力信号のリニアリティを向上させることが可能となる。
【００３５】
図３で示された動作では、転送トランジスタ３がオンの期間は、常時リセットトランジスタ６のゲートの電圧が増幅トランジスタの出力時より高い電圧に制御される。しかし、リセットトランジスタ６のゲートに供給される電圧がＶＲＥＳＬ２に制御される期間が、転送トランジスタ３がオンしている期間の一部と重なっていればよい。
【００３６】
図４は、ＶＲＥＳＨ、ＶＲＥＳＬ１、ＶＲＥＳＬ２の３値を制御線９へ供給するための回路例である。ＰＭＯＳトランジスタ１０１は、ゲートにローレベルの電圧が供給された時にオンし、ハイレベルの電圧が供給された時にオフする。ＮＭＯＳトランジスタ１０２、１０３、１０４は、ゲートにハイレベルの電圧が供給された時にオンし、ローレベルの電圧が供給された時にオフする。１０５はインバータである。第１のノード１０６の電圧をローレベルの電圧にすると、第２のノード１０７の電圧によらず、制御線９にＶＲＥＳＨが出力される。第１のノード１０６、第２のノード１０７の電圧を共にハイレベルの電圧にすると、制御線９にＶＲＥＳＬ１が出力される。第１のノード１０６の電圧をハイレベルの電圧にし、第２のノード１０７の電圧をローレベルの電圧にすると、制御線９にＶＲＥＳＬ２が出力される。構成１０１〜１０５は図２の垂直走査部２１の後段もしくは、垂直走査部２１と一体的に構成される。第１のノード１０６、第２のノード１０７の少なくとも一方に垂直走査部２１からのパルスが供給される。両者に対して垂直走査部２１からパルスが供給されてもよいし、少なくとも一方に対して供給され、他方に対しては、チップ外部から直接もしくはチップ外部からのパルスに対して簡易なロジック回路を介して供給されても良い。
【００３７】
したがって少なくとも垂直走査部２１、構成１０１〜１０５により、制御線９に３値の電圧を供給することができるため、これらが結合容量を介してＦＤと接続されたノードの電圧制御手段として機能する。更に電圧制御手段としてタイミングジェネレータを含んでいてもよい。
【００３８】
次に、本実施例によって得られる効果を詳細に説明する。まず、光電変換部の信号電荷が完全転送されるための条件と、センサ出力のリニアリティが良好に保たれるための条件について説明する。
【００３９】
ＰＤ２に蓄積することができる最大の電荷量を飽和電荷量とする。ＰＤ２に飽和電荷量の信号電荷が蓄積された場合に、信号電荷を完全転送するための条件は、式（２）で表される。
Ｖｒｓ−Ｖｓａｔ＞Ｖｄｅｐ      ・・・（２）
ここで、ＶｓａｔはＰＤ２の飽和電荷量の信号電荷がＦＤ４に転送された時のＦＤ４の電圧変化量、ＶｄｅｐはＰＤ２を完全空乏化するのに必要なＦＤ４の電圧である。ここで完全に空乏化するのは、ＰＤ２を構成する半導体領域のうち、少なくともＮ型の半導体領域である。ＶｄｅｐはＰＤ２を構成するＮ型半導体領域が完全に空乏化するための電圧であるといえる。式（２）が示す通り、信号電荷の完全転送のためには、ＦＤ４のリセット電圧Ｖｒｓが高い方がよい。
【００４０】
入射光量と増幅トランジスタの出力信号との関係が良好なリニアリティを確保するためには、増幅トランジスタ５がソースフォロア動作するための条件（飽和領域で動作するための条件）である式（３）を満たす必要がある。
Ｖｇ−Ｖｄ＜Ｖｔｈ＿ｓｆ      ・・・（３）
ここで、Ｖｇ、Ｖｄ、Ｖｔｈ＿ｓｆはそれぞれ増幅トランジスタ５のゲート電圧、ドレイン電圧、閾値電圧である。図１が示すように、増幅トランジスタ５のゲートはＦＤ４に接続されているのでＶｇはＦＤ４の電圧であり、増幅トランジスタ５のドレインは電源に接続されているのでＶｄは電源電圧である。ＦＤ４に信号電荷が転送されるとＦＤ４の電圧は下がるので、ＶｇがＦＤ４のリセット電圧Ｖｒｓである時に式（３）が満たされれば、広範囲な輝度領域で良好なリニアリティが保たれる。したがって、広範囲な輝度領域で良好なリニアリティが保たれる条件は式（４）で表される。
Ｖｒｓ−Ｖｄ＜Ｖｔｈ＿ｓｆ      ・・・（４）
式（４）が示す通り、リニアリティの向上のためには、ＦＤ４の電圧は低い方が好ましく、つまり、ＦＤ４のリセット電圧Ｖｒｓが低い方がよい。しかし、式（４）を満たすためにリセット電圧Ｖｒｓを低くすると、完全転送の条件である式（２）を満足することが困難になる。
【００４１】
特許文献１には、信号電荷の完全転送のためにＦＤ４の電圧を高くする手法が開示されている。しかし、ＦＤ４の電圧が高い状態で増幅トランジスタ５から信号を出力しようとすると、式（３）が満たされにくいので、リニアリティを確保することが困難になる。
【００４２】
このように、信号電荷の完全転送もしくはそれに準じた高効率での電荷転送と、増幅トランジスタからの出力信号のリニアリティの確保はトレードオフの関係にある。そこで、発明者らは、信号電荷の完全転送の条件である式（２）と、良好なリニアリティを確保するための条件である式（４）が満たされるべき時刻に注目した。式（２）は、電荷転送時（図３の時刻Ｔ１０８〜Ｔ１０９の期間）に満たされればよく、電荷転送時以外には必ずしも満たされる必要は無い。式（４）は、Ｓ信号及びＮ信号が対応するサンプルホールド容量１６、１７に書き込まれる時刻Ｔ１１１及びＴ１０５で満たされればよく、それ以外の期間には必ずしも満たされる必要は無い。したがって、２つの条件を両立するためには、時刻Ｔ１１１およびＴ１０５においてＦＤ４の電圧を低く制御し、時刻Ｔ１０８〜Ｔ１０９の少なくとも一部の期間においてＦＤ４の電圧を高く制御できればよい。
【００４３】
本実施例によれば、時刻Ｔ１０５及びＴ１１１にはリセットトランジスタ６のゲートにＶＲＥＳＬ１が供給され、時刻Ｔ１０７〜Ｔ１１０の期間にはリセットトランジスタ６のゲートにＶＲＥＳＬ２が供給される。Ｔ１０７におけるＦＤ４の電圧は、Ｖｒｓ−ΔＶ１＋ΔＶ２と表される。時刻Ｔ１０５におけるＦＤ４の電圧は、Ｖｒｓ−ΔＶ１と表される。よって、信号電荷の完全転送の条件と、良好なリニアリティを確保するための条件とは、式（１）を用いて、それぞれ式（５）、式（６）で表される。
ＶＲＥＳＨ−Ｖｔｈ＿ｒｅｓ−ΔＶ１＋ΔＶ２−Ｖｓａｔ＞Ｖｄｅｐ      ・・・（５）
ＶＲＥＳＨ−Ｖｔｈ＿ｒｅｓ−ΔＶ１−Ｖｄ＜Ｖｔｈ＿ｓｆ              ・・・（６）
時刻Ｔ１１１におけるＦＤ４の電圧は、Ｖｒｓ−ΔＶ１−Ｖｓｉｇと表される。Ｖｓｉｇは信号電荷が転送されたことによる、ＦＤ４の電圧変化量である。信号電荷が電子の場合には、信号電荷の転送によってＦＤ４の電圧は下がるので、式（６）が満足されれば良好なリニアリティが確保される。
【００４４】
例えば、ＶＲＥＳＨを固定し、式（６）を満たすようなΔＶ１を与えるＶＲＥＳＬ１を設定した後、式（５）を満たすようなΔＶ２を与えるＶＲＥＳＬ２を設定することで、式（５）と式（６）とを両立することができる。したがって、本実施例によれば、転送できる最大の電荷量を増やすために、信号電荷の転送時にＦＤ４の電圧を高くする場合でも、センサ出力の良好なリニアリティを確保することが可能となる。式（５）、（６）を完全に満たすことが望ましい。しかしそうでなくても、時刻Ｔ１１１およびＴ１０５においてＦＤ４の電圧を低く制御し、時刻Ｔ１０８〜Ｔ１０９の少なくとも一部の期間においてＦＤ４の電圧を高く制御すれば一定の効果は得られる。
【００４５】
更に、増幅トランジスタ５を埋め込みチャネル型にすることで、ＲＴＳなどのノイズを低減することができる。チャネルをゲート絶縁膜とチャネル部との界面からチャネル部深部へ深く埋め込むほど、ノイズ低減の効果が大きくなる。しかしながら、増幅トランジスタ５を埋め込みチャネル型にするとＶｔｈ＿ｓｆが低下する。チャネルを深く埋め込むほどＶｔｈ＿ｓｆは低下するので、式（４）が満たされにくくなる。したがって、増幅トランジスタが埋め込みチャネル型の構成に本実施例の構成を適用するとリニアリティの向上の効果がより顕著になる。
【００４６】
式（２）及び式（４）はそれぞれ、式（７）及び式（８）の通りに変形することができる。増幅トランジスタ５の閾値電圧が低い場合、とくに負になる場合には、Ｖｓａｔ＋Ｖｄｅｐ＞Ｖｄ＋Ｖｔｈ＿ｓｆとなりうる。式（７）及び式（８）を同時に満たすリセット電圧Ｖｒｓは存在しない。このような場合に本発明を実施すると、低輝度領域でのリニアリティの向上の効果がより顕著になる。
Ｖｓａｔ＋Ｖｄｅｐ＜Ｖｒｓ      ・・・（７）
Ｖｒｓ＜Ｖｄ＋Ｖｔｈ＿ｓｆ      ・・・（８）
また、完全転送の課題を解決する手法として、特許文献１には、増幅トランジスタからの増幅信号が出力される信号出力線とＦＤとの結合容量を介して、電荷転送時にＦＤの電圧を高くする手法が開示されている。この結合容量は、意図的に組み込まれた容量であってもよいし、寄生容量であってもよいとされている。
【００４７】
結合容量が寄生容量である場合は、製造プロセスに起因するばらつきが大きいため、電圧制御の精度にばらつきがあるという課題がある。ＦＤの容量は、いくつかの成分で構成される。半導体内のＰＮ接合の接合容量、ＦＤから増幅トランジスタのゲートまでの配線と他の配線あるいはシリコン基板との静電容量、増幅トランジスタのゲート容量である。このうち、ＦＤから増幅トランジスタのゲートまでの配線と、それより上層の配線との間の静電容量は、層間絶縁膜の膜厚ばらつきにより変動しやすい。特にＣＭＰ法で平坦化工程を使用する一般的な多層配線技術でばらつきは顕著である。
【００４８】
本実施例においては、リセットトランジスタ６のソースがＦＤ４に接続され、リセットトランジスタ６のゲートとソースとの間の結合容量を利用して、ＦＤ４の電圧を制御している。容量１３の主たる容量成分が、リセットトランジスタ６のゲートとソースとの間の結合容量である。ＭＯＳトランジスタのゲート電極を形成する工程に起因する製造ばらつきは、ＣＭＰ工程に起因する製造ばらつきよりも小さいため、このような構成によれば、高精度にＦＤ４の電圧を制御することができる。ソースまたはドレインの一方がＦＤに接続されたＭＯＳトランジスタのゲートの電圧を制御する構成によれば、製造プロセスに起因するばらつきの影響が小さい手法により、センサ出力のリニアリティを向上させることが可能である。
【００４９】
また、本実施例を、ＦＤ４に対して意図的に容量を組み込んで実施することもできる。しかしこの場合、画素部のレイアウト面積を圧迫するという課題が生じる。本実施例においては、リセットトランジスタ６のゲートとソースとの間の結合容量を利用して、ＦＤ４の電圧を制御している。そのため、画素部のレイアウトを圧迫することがない。
【００５０】
製造プロセスに起因するばらつきが小さいという利点は、ＭＯＳトランジスタのゲートとＦＤとが結合容量を接続される場合に得られる。画素部のレイアウトを圧迫することがないという利点は、リセットトランジスタ、転送トランジスタ、選択トランジスタなど、画素に含まれる画素ＭＯＳトランジスタのゲートとＦＤとが結合容量を接続される場合に得られる。
【００５１】
本実施例においては、時刻Ｔ１０５及び時刻Ｔ１１１において、リセットトランジスタ６のゲートに供給される電圧が同じ電圧ＶＲＥＳＬ１に制御される。しかし、ＶＲＥＳＬ２より低い電圧であれば、時刻Ｔ１０５及び時刻Ｔ１１１において、リセットトランジスタ６のゲートに供給される電圧が異なっていてもよい。Ｓ信号が出力される時、及びＮ信号が出力される時に、リセットトランジスタ６のゲートの電圧が電荷転送時よりも低い電圧に制御されていれば、リニアリティの向上の効果が得られる。
【００５２】
本実施例の通り、時刻Ｔ１０５及び時刻Ｔ１１１において、リセットトランジスタ６のゲートに供給される電圧が等しいことによって、Ｓ信号とＮ信号との間の基準電圧に差が生じない。そのためＳ信号とＮ信号との差分処理を行った際に、オフセットの少ないセンサ出力を得ることができる。
【００５３】
（実施例１の変形例）
信号電荷が電子である場合に、Ｐ型チャネルの増幅トランジスタが用いられてもよい。図１０は、実施例１の変形例の画素の等価回路図である。図１と同様の機能を有する部分には同じ符号を付し、詳細な説明は省略する。
【００５４】
実施例１の変形例では、増幅トランジスタ１００がＰ型チャネルのＭＯＳトランジスタである。Ｐ型チャネル増幅トランジスタ１００のドレインがＧＮＤ電圧を供給するノードに接続される。Ｐ型チャネル増幅トランジスタ１００のソースが、選択トランジスタ７を介して垂直出力線１１に接続される。垂直出力線１１には定電流源１２が接続される。Ｐ型チャネル増幅トランジスタ１００と定電流源１２とによりソースフォロア回路が構成される。
【００５５】
このような構成において、ＦＤ４の電圧が上がると垂直出力線１１の電圧が上がるため、定電流源１２の両端の電圧が小さくなる。そのため、定電流源１２を構成するトランジスタが線形領域で動作しやすくなる。定電流源１２を構成するトランジスタが線形領域で動作すると、垂直出力線１１を流れる電流値が変化するため、出力信号のリニアリティが悪化する。
【００５６】
また、電子がホールの場合に、増幅トランジスタにＰ型チャネルのトランジスタが用いられた構成に本発明を適用した場合も、実施例１と同様の効果を得ることができる。
【００５７】
（実施例２）
図５は、本発明の第２の実施例における画素の等価回路を示す。実施例１と同様の機能を有する部分には同一の符号を付し、詳細な説明は省略する。
【００５８】
本実施例では、ＰＤ２及びＰＤ３１が、対応する転送トランジスタ３及び転送トランジスタ３２を介して、１つのＦＤ４に接続される。２つの画素が１つのＦＤ４及び１つの増幅トランジスタ５を共有している。このような構成によって、２つの画素の信号電荷を加算して読み出すことが可能となる。それぞれのＰＤに蓄積された信号電荷を別々に読み出すことも可能である。ここで１つのＦＤ４としたが、半導体領域は各々設けられ、これらが電気的に接続されて電気的に同一ノードとなってＦＤ４を構成している場合も共有に含む。
【００５９】
容量３３は転送トランジスタ３のゲートとＦＤ４との間の結合容量である。容量３４は転送トランジスタ３２のゲートとＦＤ４との間の結合容量である。図５に示していないが、本実施例において制御線９とＦＤ４との間に結合容量を備えていてもよい。
【００６０】
本実施例では、電荷を転送していない転送トランジスタのゲートに接続される制御線に供給される電圧を制御することが特徴である。具体的には、一方の転送トランジスタがオンの時に、他方の転送トランジスタのゲートに供給される電圧を、増幅トランジスタ５が信号を出力する時に他方の転送トランジスタのゲートに供給される電圧よりも高い電圧に制御する。
【００６１】
図６は、本実施例の固体撮像装置を駆動するための駆動パルスを示す。図６を用いて、ＰＤ２の信号電荷を転送トランジスタ３によってＦＤ４に転送する場合の駆動を説明する。ＰＲＥＳ、ＰＴＳ、ＰＴＮ、ＦＤが意味するものは、図３と同じである。ＰＴＸ１は制御線８を介して転送トランジスタ３のゲートに供給される駆動パルスであり、ＰＴＸ２は制御線３５を介して転送トランジスタ３２のゲートに供給される駆動パルスである。駆動パルスのハイレベルは、対応するトランジスタがオンする電圧であり、駆動パルスのローレベルは対応するトランジスタがオフする電圧である。
【００６２】
本実施例において、ＰＴＸ１及びＰＴＸ２のローレベルの電圧として、２つの異なる電圧ＶＴＸＬ１及びＶＴＸＬ２が設定可能である。ＶＴＸＬ２はＶＴＸＬ１よりも高い電圧であり、ＶＴＸＬ１及びＶＴＸＬ２のいずれも転送トランジスタ３、３２がオフする電圧である。すなわち転送トランジスタ３は、ＰＴＸ１がハイレベルの電圧ＶＴＸＨである時にオンし、ＰＲＥＳがローレベルの電圧ＶＴＸＬ１またはＶＴＸＬ２（＞ＶＲＥＳＬ１）である時にオフする。転送トランジスタ３２は、ＰＴＸ２がハイレベルの電圧ＶＴＸＨである時にオンし、ＰＲＥＳがローレベルの電圧ＶＴＸＬ１またはＶＴＸＬ２（＞ＶＲＥＳＬ１）である時にオフする。
【００６３】
図６において、時刻Ｔ２０１〜Ｔ２０６、Ｔ２１１〜Ｔ２１２の駆動は、実施例１における図３の時刻Ｔ１０１〜Ｔ１０６、Ｔ１１１〜Ｔ１１２の駆動と同様である。
【００６４】
時刻Ｔ２０７において、ＰＴＸ２の電圧がＶＴＸＬ１からＶＴＸＬ２に切り替わる。この転送トランジスタ３２のゲートの電圧の変化に応じて、容量３４を介してＦＤ４の電圧がΔＶ３だけ上がる。ＰＴＸ２のローレベルの電圧がＶＴＸＬ２に上がっても、転送トランジスタ３２はオフしたままである。
【００６５】
時刻Ｔ２０８にＰＴＸ１がハイレベルになり、転送トランジスタ３がオンする。この時点で、ＰＤ２の信号電荷のＦＤ４への転送が開始される。時刻Ｔ２０９にＰＴＸ１がローレベルになり、転送トランジスタ３がオフして、信号電荷の転送が終了する。信号電荷がＦＤ４に転送された後は、垂直出力線１１にはＦＤ４に信号電荷が転送された状態における信号（Ｓ信号）が出力される。
【００６６】
時刻Ｔ２１０においてＰＴＸ２の電圧がＶＴＸＬ２からＶＴＸＬ１に切り替わると、ＦＤ４の電圧はΔＶ３だけ下がる。なお、ＰＴＸ１は、時刻Ｔ２０７〜Ｔ２０８および時刻Ｔ２０９〜Ｔ２１０の期間にＶＴＸＬ１であってもＶＴＸＬ２であってもいい。
【００６７】
本実施例によれば、時刻Ｔ２０５及びＴ２１１には転送トランジスタ３２のゲートにＶＴＸＬ１が供給され、時刻Ｔ２０７〜Ｔ２１０の期間には転送トランジスタ３２のゲートにＶＴＸＬ２が供給される。時刻Ｔ２０７におけるＦＤ４の電圧は、Ｖｒｓ−ΔＶ１＋ΔＶ３と表される。時刻Ｔ２０５及びＴ２１１におけるＦＤ４の電圧は、ＶＲＥＳＨ−Ｖｔｈ＿ｒｅｓ−ΔＶ１と表される。式（５）においてΔＶ２をΔＶ３に置き換えることで、本実施例において信号電荷の完全転送される条件を表すことができる。本実施例においても、ΔＶ１とΔＶ３を適切に設定することで、式（５）と式（６）とを両立することができる。したがって、本実施例によれば、転送できる最大の電荷量を増やすために、信号電荷の転送時にＦＤ４の電圧を高くする場合でも、センサ出力の良好なリニアリティを確保することが可能となる。
【００６８】
ＶＴＸＬ１は、転送トランジスタのチャネル部における暗電流抑制のため負の値に設定されてもよい。転送トランジスタ３２のゲートの電圧を一時的にＶＴＸＬ２に上げることで暗電流によるノイズが発生する可能性がある。したがって、転送トランジスタ３２のゲートの電圧をＶＴＸＬ２に制御する期間は、短いほうが好ましい。また暗電流抑制の観点でいえばＶＴＸＬ２をＶＴＸＬ１との大小関係を満たしつつ負の値にしても良い。
【００６９】
さらに本実施例においては、３以上の画素でＦＤ４を共有する構成とすることができる。例えば４つの画素で１つのＦＤ及び１つの増幅トランジスタを共有する場合には、電荷転送のためにオンする転送トランジスタ以外の３つの転送トランジスタのゲートの電圧を制御することができる。転送トランジスタが１つの場合に比べて、ＦＤ４の電圧の変化量（ΔＶ３）が略３倍となる。したがって、本実施例の構成によれば、実施例１の効果に加えて、転送可能な電荷の最大量をさらに大きくすることが可能となる。
【００７０】
（実施例３）
図７は、本発明の第３の実施例における画素の等価回路を示す。実施例１または実施例２と同様の機能を有する部分には同一の符号を付し、詳細な説明は省略する。
【００７１】
図７は、１つのＦＤ４及び増幅トランジスタ５を共有した２つの画素のブロック４０が、列方向に３個配された構成を示している。隣接するブロックのＦＤ４が接続トランジスタ４１を介して接続されていることが本実施例の特徴である。接続トランジスタ４１は隣接するブロックのＦＤ間の電気的接続を制御する。この接続トランジスタ４１によって、隣接するブロックの信号を加算することが可能となる。容量４２は、接続トランジスタ４１のゲートとＦＤ４との間の結合容量である。制御線４３が接続トランジスタ４１のゲートに接続される。図示していないが、更に、ＦＤ４と各トランジスタの制御線との間に結合容量が配されていてもよい。
【００７２】
図７は１画素列に含まれる複数の画素を示している。実際には図７に示された１列の画素が行方向に複数列配されることで、画素が行列状に配された画素領域が構成される。
【００７３】
図８は、本実施例の固体撮像装置を駆動するための駆動パルスを示す。図８を用いて本実施例の駆動を説明する。なお、ここでは信号の加算を行わずにブロックごとに別々に信号を出力する際の駆動を例に説明する。すなわち、図８で示された期間中、接続トランジスタ４１は常にオフしている。
【００７４】
ＰＲＥＳ、ＰＴＸ１、ＰＴＳ、ＰＴＮ、ＦＤが意味するものは、図６と同じである。転送トランジスタ３２のゲートに供給される駆動パルスＰＴＸ２は省略しているが、図６に示される駆動パルスＰＴＸ２と同様のパルスが供給される。転送トランジスタ３２のゲートには、図８で示される期間中、常に一定の電圧が供給されてもよい。ＳＷは、制御線４３を介して接続トランジスタ４１のゲートに供給される駆動パルスである。駆動パルスのハイレベルは、対応するトランジスタがオンする電圧であり、駆動パルスのローレベルは対応するトランジスタがオフする電圧である。
【００７５】
本実施例において、ＳＷのローレベルの電圧として、２つの異なる電圧ＶＳＷＬ１及びＶＳＷ２が設定可能である。ＶＳＷＬ２はＶＳＷＬ１よりも高い電圧であり、ＶＳＷＬ１及びＶＳＷＬ２のいずれも接続トランジスタ４１がオフする電圧である。接続トランジスタ４１は、ＳＷがハイレベルの電圧ＶＳＷＨの時にオンし、ＳＷがローレベルの電圧ＶＳＷＬ１またはＶＳＷＬ２（＞ＶＳＷＬ１）の時にオフする。
【００７６】
図８において、時刻Ｔ３０１〜Ｔ３０６、Ｔ３１１〜Ｔ３１２の駆動は、実施例１における図３の時刻Ｔ１０１〜Ｔ１０６、Ｔ１１１〜Ｔ１１２の駆動と同様である。
【００７７】
時刻Ｔ３０７において、ＳＷのローレベルの電圧がＶＳＷＬ１からＶＳＷＬ２に切り替わる。この接続トランジスタ４１のゲートの電圧の変化に応じて、容量４２を介してＦＤ４の電圧がΔＶ４だけ上がる。ＳＷのローレベルの電圧がＶＳＷＬ２に上がっても、接続トランジスタ４１はオフしたままである。
【００７８】
時刻Ｔ３０８にＰＴＸ１がハイレベルになり、転送トランジスタ３がオンする。この時点で、ＰＤ２の信号電荷のＦＤ４への転送が開始される。時刻Ｔ３０９にＰＴＸ１がローレベルになり、転送トランジスタ３がオフして、信号電荷の転送が終了する。
【００７９】
時刻Ｔ３１０においてＳＷのローレベルの電圧がＶＳＷＬ２からＶＳＷＬ１に切り替わると、ＦＤ電圧はΔＶ４だけ下がる。
【００８０】
本実施例によれば、時刻Ｔ３０５及びＴ３１１には接続トランジスタ４１のゲートにＶＳＷＬ１が供給され、時刻Ｔ３０７〜Ｔ３１０の期間には接続トランジスタ４１のゲートにＶＳＷＬ２が供給される。時刻Ｔ３０７におけるＦＤ４の電圧は、Ｖｒｓ−ΔＶ１＋ΔＶ４と表される。時刻Ｔ３０５及びＴ３１１におけるＦＤ４の電圧は、ＶＲＥＳＨ−Ｖｔｈ＿ｒｅｓ−ΔＶ１と表される。式（５）においてΔＶ２をΔＶ４に置き換えることで、本実施例において信号電荷の完全転送される条件を表すことができる。本実施例においても、ΔＶ１とΔＶ４を適切に設定することで、式（５）と式（６）とを両立することができる。したがって、本実施例によれば、上述の実施例と同様、転送できる最大の電荷量を増やすために、信号電荷の転送時にＦＤ４の電圧を高くする場合でも、センサ出力の良好なリニアリティを確保することが可能となる。
【００８１】
図８に示される期間は接続トランジスタ４１が常にオフし、ブロック間で信号の加算が行われない駆動を説明した。ブロック間で信号を加算するために接続トランジスタ４１がオンした状態で、接続トランジスタ４１のゲートの電圧を制御してもよい。
【００８２】
図９は、本実施例の固体撮像装置を駆動するための別の駆動パルスを示す。図９に示される期間は接続トランジスタ４１が常にオンしている。ＰＲＥＳ、ＰＴＳ、ＰＴＮ、ＦＤが意味するものは、図８と同じである。ＰＴＸは転送トランジスタ３、３２及び接続トランジスタ４１で接続された隣接ブロックの転送トランジスタのゲートに供給される駆動パルスである。ＳＷは、制御線４３を介して接続トランジスタ４１のゲートに供給される駆動パルスである。駆動パルスのハイレベルは、対応するトランジスタがオンする電圧であり、駆動パルスのローレベルは対応するトランジスタがオフする電圧である。
【００８３】
ＳＷのハイレベルの電圧には、２つの異なる電圧ＶＳＷＨ１及びＶＳＷＨ２が設定される。ＶＳＷＨ２はＶＳＷＨ１よりも高い電圧であり、ＶＳＷＬ１及びＶＳＷＬ２のいずれも接続トランジスタ４１がオンする電圧である。
【００８４】
接続トランジスタ４１がオンであることを除いて、図９に示された駆動パルスによる駆動は、図８に示された駆動パルスによる駆動と同様である。電荷転送時（Ｔ３０８〜Ｔ３０９）には、接続トランジスタ４１のゲートにＶＳＷＨ２を供給し、Ｓ信号の出力時及びＮ信号の出力時には、接続トランジスタ４１のゲートにＶＳＷＨ１を供給する。したがって、図８に示された駆動パルスによる駆動を行った場合と同様の効果が得られる。
【００８５】
以上、本発明を具体的に実施例を挙げて説明したが、発明の主旨を越えない範囲で適宜変更、組み合わせ可能である。例えば、電圧を制御するノードは、増幅トランジスタのドレインに接続されたノードであってもよい。増幅トランジスタのドレインとゲートとは、ゲート容量を介して容量結合しているので、ドレインの電圧を制御することにより、ＦＤの電圧を変化させることが可能である。
【００８６】
実施例１〜３では、画素に含まれるＭＯＳトランジスタがＮ型チャネルである構成を例示したが、いずれかのＭＯＳトランジスタがＰ型チャネルであってもよい。例えばリセットトランジスタ６をＰ型チャネルとし、他のトランジスタをＮ型チャネルとすることができる。
【００８７】
また、実施例１〜３では、信号電荷が電子であり、増幅トランジスタがＮ型チャネルの場合を例に説明した。信号電荷がホールであり、増幅トランジスタがＰ型チャネルである構成とすることもできる。この場合には、印加する電圧の極性を入れ替えればよい。
【００８８】
更に実施例１、２においてＶＲＥＳＬ２、ＶＴＸＬ２は各トランジスタをオフする電圧であるとしたが、オンする電圧であっても、その印加する期間を短くすればよい。同様にサブスレッショルド領域となる電圧でも良い。またＶＲＥＳＬ２、ＶＴＸＬ２、ＶＳＷＬ２、ＶＳＷＨ２を、転送トランジスタがオンとなる期間内で間欠的に供給してもよい。
【符号の説明】
【００８９】
１  画素
２、３１  フォトダイオード
３、３２  転送トランジスタ
４  ＦＤ
５  増幅トランジスタ
６  リセットトランジスタ
７  選択トランジスタ
１１  垂直出力線
１２  定電流源
１３、３３、３４、４２  容量
１６、１７  サンプルホールド容量
【図１】
0005511541.tif 000002
【図２】
0005511541.tif 000003
【図３】
0005511541.tif 000004
【図４】
0005511541.tif 000005
【図５】
0005511541.tif 000006
【図６】
0005511541.tif 000007
【図７】
0005511541.tif 000008
【図８】
0005511541.tif 000009
【図９】
0005511541.tif 000010
【図１０】
0005511541.tif 000011