(57)【特許請求の範囲】
【請求項１】
チップの電源ピンと電源端との間に設置される過電圧保護回路であって、
前記電源端と共用端との間に電気的に接続される第１の抵抗器と、前記共用端と接地端との間に電気的に接続される第２の抵抗器とを含み、前記共用端から設定電圧が生成される電圧検出ユニットと、
前記電源端と前記チップの前記電源ピンとの間に電気的に接続される電流制限素子と、
前記チップの前記電源ピンと前記接地端との間に電気的に接続されると共に、前記電圧検出ユニットに電気的に接続され前記設定電圧で制御されるスイッチング素子と、
を含み、
前記電源端の電圧レベルが第１の所定値よりも高い場合、前記スイッチング素子はオンして、前記チップに供給する電圧を切断し、
前記電源端は整流回路に電気的に接続され、
前記整流回路は、交流電圧を整流すると共に、前記電源端を介して前記チップに電力を供給し、
前記交流電圧が前記第１の所定値よりも高い場合、前記スイッチング素子がオンし、
前記第１の所定値は前記第１の抵抗器の抵抗値、前記第２の抵抗器の抵抗値及び前記スイッチング素子のブレークオーバー電圧に関わり、
その数式は、
【数１】
0005462312.tif 000003
であり、そのうち、
Ｖｓｅｔは前記第１の所定値であり、Ｒ１は前記第１の抵抗器の抵抗値であり、Ｒ２は前記第２の抵抗器の抵抗値であり、Ｖｔｈは前記スイッチング素子のブレークオーバー電圧であることを特徴とする過電圧保護回路。
【請求項２】
前記電圧検出ユニットは、第１の入力端、第２の入力端及び出力端を有するコンパレータを更に含み、
前記コンパレータの前記第１の入力端は前記共用端に電気的に接続され、
前記コンパレータの前記第２の入力端は参照電圧に電気的に接続され、
前記コンパレータの前記出力端は比較結果を前記スイッチング素子に出力するためのものであることを特徴とする請求項１に記載の過電圧保護回路。
【請求項３】
前記電流制限素子は抵抗器であることを特徴とする請求項１に記載の過電圧保護回路。
【請求項４】
前記スイッチング素子はＮＭＯＳトランジスタであり、
前記ＮＭＯＳトランジスタのドレインは前記電源ピンに電気的に接続され、
前記ＮＭＯＳトランジスタのソースは前記接地端に電気的に接続され、
前記ＮＭＯＳトランジスタのゲートは、前記電圧検出ユニットに電気的に接続され、前記設定電圧を受けることを特徴とする請求項１に記載の過電圧保護回路。
【請求項５】
前記スイッチング素子はＮＰＮトランジスタであり、
前記ＮＰＮトランジスタのコレクターは前記電源ピンに電気的に接続され、
前記ＮＰＮトランジスタのエミッタは前記接地端に電気的に接続され、
前記ＮＰＮトランジスタのベースは前記電圧検出ユニットに電気的に接続され、前記設定電圧を受けることを特徴とする請求項１に記載の過電圧保護回路。
【請求項６】
陽極が前記接地端に電気的に接続され、陰極が前記チップの前記電源ピンに電気的に接続されるツェナーダイオードと、
前記チップの前記電源ピンと前記接地端との間に電気的に接続されるコンデンサーと、
を更に含むことを特徴とする請求項１に記載の過電圧保護回路。
【請求項７】
前記チップはオフライン・リニア・発光ダイオード駆動チップであることを特徴とする請求項１に記載の過電圧保護回路。
【請求項８】
少なくとも一つの発光ダイオードを有すると共にその第１端が電源端に電気的に接続される発光ユニットを駆動するための駆動回路であって、
前記発光ユニットの第２端に電気的に接続され、前記発光ユニットを駆動するためのチップと、
前記電源端と前記チップの電源ピンとの間に電気的に接続される過電圧保護回路と、
を含み、
前記過電圧保護回路は、
前記電源端と共用端との間に電気的に接続される第１の抵抗器と、前記共用端と接地端との間に電気的に接続される第２の抵抗器とを含み、前記共用端から設定電圧が生成される電圧検出ユニットと、
前記電源端と前記チップの前記電源ピンとの間に電気的に接続される電流制限素子と、
前記チップの前記電源ピンと前記接地端との間に電気的に接続されると共に、前記電圧検出ユニットに電気的に接続され前記設定電圧で制御されるスイッチング素子と、
前記電圧源に電気的に接続され、交流電圧を整流すると共に、前記電源端を介して前記チップに電力を供給する整流回路と、
を含み、
前記交流電圧が第１の所定値よりも高い場合、前記スイッチング素子がオンし、
前記第１の所定値は前記第１の抵抗器の抵抗値、前記第２の抵抗器の抵抗値及び前記スイッチング素子のブレークオーバー電圧に関わり、
その数式は、
【数２】
0005462312.tif 000004
であり、そのうち、
Ｖｓｅｔは前記第１の所定値であり、Ｒ１は前記第１の抵抗器の抵抗値であり、Ｒ２は前記第２の抵抗器の抵抗値であり、Ｖｔｈは前記スイッチング素子のブレークオーバー電圧であり、
前記電源端の電圧レベルが第１の所定値よりも高い場合、前記スイッチング素子がオンして前記チップの電源をオフさせ、前記チップが前記発光ユニットを駆動することを停止させることを特徴とする駆動回路。
【請求項９】
前記電圧検出ユニットは、第１の入力端、第２の入力端及び出力端を有するコンパレータを更に含み、
前記コンパレータの前記第１の入力端は前記共用端に電気的に接続され、
前記コンパレータの前記第２の入力端は参照電圧に電気的に接続され、
前記コンパレータの前記出力端は比較結果を前記スイッチング素子に出力するためのものであることを特徴とする請求項８に記載の駆動回路。
【請求項１０】
前記電流制限素子は抵抗器であることを特徴とする請求項８に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護回路に関し、特に過電圧保護回路及びそれを使用する駆動回路に関するものである。
【背景技術】
【０００２】
科学技術の発展に伴い、発光ダイオード（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ、ＬＥＤ）は照明、指示ランプ、ディスプレイの表示やバックライトなどの分野に幅広く使用されている。通常、発光ダイオードは駆動回路によって駆動制御を行い、例えば動作のオンオフ、輝度の調整やオン時間などの駆動制御を行う。
【０００３】
従来の駆動回路は、チップに統合し駆動チップとして機能しており、発光ダイオード回路に電気的に接続され、発光ダイオード回路を駆動する。具体的に言えば、駆動チップの電源ピンは電源供給回路の出力端に電気的に接続されることで電源を受け、駆動チップの駆動ピンは発光ダイオード回路に電気的に接続されることで発光ダイオード回路の動作を制御する。また、駆動チップの内部で大パワーを消費することによる駆動チップの過熱現象を防ぐために、駆動チップに供給する供給電源レベルと駆動チップが駆動する発光ダイオードの数量は予め計算して設計したものである。但し、駆動チップに供給する供給電源レベルが急に向上されると、駆動チップの内部で大パワーを消費することで駆動チップが過熱になってしまうため、安全性に疑問が生じる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
過熱による安全性疑惑を解消するために、駆動回路を備える駆動チップは、およそ過熱保護（ｏｖｅｒ  ｔｅｍｐｅｒａｔｕｒｅ  ｐｒｏｔｅｃｔｉｏｎ、ＯＴＰ）機能を有する。例えば、駆動チップにおいて、内部温度が所定の温度（例えば１００度など）を超えると、保護機能を動作させ、例えば駆動チップの動作をオフさせて電源を受けることを停止させる。但し、この類の保護機能は受動的方式であり、温度が所定の温度まで上昇しないと保護機能が動作しないため、高電圧による駆動チップの過熱や駆動チップ内部の大パワー消費を有効に防ぐことができず、駆動チップの動作に悪影響を与える。また、過熱保護機能を有しない駆動チップの場合、過熱による不具合を防ぐ機能がない。
【課題を解決するための手段】
【０００５】
本発明に係る過電圧保護回路において、電圧検出方式で供給電源レベルが所定の電圧値を超えた際にスイッチング素子をオンするように主動的にスイッチング素子を制御し、チップに供給する電圧を切断することによって、チップ内部の過熱を防ぐことができ、保護回路の電力消費を低減することができる。
【０００６】
本発明に係る過電圧保護回路は、チップの電源ピンと電源端との間に配置されることが好適である。過電圧保護回路は、電圧検出ユニット、電流制限素子及びスイッチング素子を含む。電圧検出ユニットは、電源端と接地端に電気的に接続され、電源端の電圧レベルに基づいて設定電圧を出力する。電流制限素子は、電源端とチップの電源ピンとの間に電気的に接続される。スイッチング素子は、チップの電源ピンと接地端との間に電気的に接続される。また、スイッチング素子は、電圧検出ユニットに電気的に接続され、接地電圧で制御される。電源端の電圧レベルが第１の所定値よりも高い場合、スイッチング素子をオンさせることによって、チップに供給する電圧を切断する。
【０００７】
本発明の実施例において、スイッチング素子はＮＭＯＳトランジスタであり、ＮＭＯＳトランジスタのドレインがチップの電源ピンに電気的に接続され、ＮＭＯＳトランジスタのソースが接地端に電気的に接続され、ＮＭＯＳトランジスタのゲートが電圧検出ユニットに電気的に接続されるようにすることによって、接地電圧を受ける。
【０００８】
本発明の他の実施例において、スイッチング素子はＮＰＮトランジスタであり、ＮＰＮトランジスタのコレクターがチップの電源ピンに電気的に接続され、ＮＰＮトランジスタのエミッタが接地端に電気的に接続され、ＮＰＮトランジスタのベースが電圧検出ユニットに電気的に接続されるようにすることによって、設定電圧を受ける。
【０００９】
本発明に係る駆動回路は、少なくとも一つの発光ダイオードを有する発光ユニットを駆動する。発光ユニットの第１端は電源端に電気的に接続される。駆動回路はチップと過電圧保護回路を含む。チップは、発光ユニットの第２端に電気的に接続され、発光ユニットを駆動する。過電圧保護回路は、電源端とチップの電源ピンとの間に電気的に接続されており、電圧検出ユニット、電流制限素子及びスイッチング素子を含む。電圧検出ユニットは、電源端と接地端との間に電気的に接続され、電源端の電圧レベルに基づいて設定電圧を出力する。電流制限素子は電源端とチップの電源ピンとの間に電気的に接続される。スイッチング素子はチップの電源ピンと接地ピンとの間に電気的に接続される。また、スイッチング素子は、電圧検出ユニットに電気的に接続され、接地電圧で制御される。電源端の電圧レベルが第１の所定値よりも高い場合、スイッチング素子をオンさせることによって、チップに供給する電圧を切断する。
【発明の効果】
【００１０】
上述したように、本発明に係る過電圧保護回路によれば、電圧検出方式で交流電圧源の電圧レベルが所定の電圧値を超えた際にスイッチング素子をオンするように主動的にスイッチング素子を制御し、チップに供給する電圧を切断することによって、チップを保護する機能を奏することができる。これにより、過電圧保護回路は、過熱保護機能が動作する前に能動的方式でチップを保護することができる。また、本発明に係る過電圧保護回路は、チップが過熱保護機能を有するか否かを問わず、あらゆるチップに適用できるため、チップに対して過電圧保護機能と過熱保護機能を提供することができる。また、本発明に係る過電圧保護回路における電圧検出に関する構造は、保護回路が消費するパワーも低減できるため、保護回路の効果を更に向上できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施例に係る駆動回路の模式図を示すものである。
【図２】本発明の第１の実施例に係る駆動回路の動作波形の模式図を示すものである。
【図３】本発明の第１の実施例に係る駆動回路の動作波形の模式図を示すものである。
【図４】本発明の第２の実施例に係る駆動回路の模式図を示すものである。
【図５】本発明の第３の実施例に係る駆動回路の模式図を示すものである。
【発明を実施するための形態】
【００１２】
以下、本明細書と図面に開示された本発明の実施形態は、本発明の技術内容をより分かりやすく説明し、本発明の理解を助けるために実施例を挙げたことに過ぎず、本発明の範囲を限定するものではない。ここに開示された実施形態以外にも、本発明の技術的思想に基づく他の変形例も実施可能であることは、本発明の属する技術分野における当業者に自明なことである。
【００１３】
（第１の実施例）
図１は、本発明の第１の実施例に係る駆動回路の模式図を示すものである。駆動回路１は、電源供給回路１０の電源端ＰＴと発光ユニット４０との間に電気的に接続されており、発光ユニット４０に流れる電流ＩＬＥＤを調整することによって発光ユニット４０の輝度を調整する。発光ユニット４０は、少なくとも一つの固体発光素子（ｓｏｌｉｄ−ｓｔａｔｅ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｅｌｅｍｅｎｔ）を含み、例えば少なくとも一つの発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＬＥＤ）４０１ａ〜４０１ｎを含む。また、本発明において、固体発光素子の類型が特に限定されない。本実施例において、直列の複数の発光ダイオード４０１ａ〜４０１ｎを例として説明する。発光ダイオード４０１ａの陽極は電源端ＰＴに電気的に接続され、発光ダイオード４０１ｎの陰極は駆動チップ３０の駆動ピンＳＷに電気的に接続される。
【００１４】
電源供給回路１０は、交流電圧源１０１と整流回路１０３を含んでおり、交流電圧ＶＩＮを整流し、電源端ＰＴを介して駆動回路１と発光ユニット４０に電力を供給するためのものである。整流回路１０３は、例えばブリッジ整流器（ｂｒｉｄｇｅ  ｒｅｃｔｉｆｉｅｒ）である。ブリッジ整流器は、ダイオードＤ１〜Ｄ４を含む。また、本発明において、整流回路１０３の構造が特に限定されない。
【００１５】
本実施例において、整流回路１０３はブリッジ整流器を例として説明する。ブリッジ整流器は、ダイオードＤ１〜Ｄ４を含む。ダイオードＤ１の陽極はダイオードＤ３の陰極に電気的に接続され、ダイオードＤ１の陰極はダイオードＤ２の陰極に電気的に接続される。ダイオードＤ２の陽極はダイオードＤ４の陰極に電気的に接続され、ダイオードＤ４の陽極はダイオードＤ３の陽極に電気的に接続される。
交流電圧源１０１のＬ端（例えば、ライブワイヤーターミナル（ｌｉｖｅ  ｗｉｒｅ  ｔｅｒｍｉｎａｌ）など）はダイオードＤ１とダイオードＤ３との間のノードに電気的に接続され、交流電圧源１０１のＮ端（例えば、中性線ターミナル（ｎｅｕｔｒａｌ  ｌｉｎｅ  ｔｅｒｍｉｎａｌ））はダイオードＤ２とダイオードＤ４との間のノードに電気的に接続される。これにより、交流電圧源１０１は、ダイオードＤ１、Ｄ３とダイオードＤ２、Ｄ４が交互にオン／オフすることによって交流電圧ＶＩＮを整流する。
ダイオードＤ１とダイオードＤ２との間のノードは電源端ＰＴに電気的に接続され、ダイオードＤ３とダイオードＤ４との間に接地端ＧＮＤに電気的に接続される。これにより、ダイオードＤ１〜Ｄ４からなるブリッジ整流回路（ブリッジ整流器）は、交流電圧源１０１が出力した交流電圧ＶＩＮを整流し、電源端ＰＴを介して駆動回路１と発光ユニット４０に電力を供給することができる。
【００１６】
駆動回路１は過電圧保護回路２０と駆動チップ３０を含む。過電圧保護回路２０は、駆動チップ３０に電気的に接続されており、突然の高電圧（例えばサージなど）による駆動チップ３０へのダメージを防ぐためのものである。発光ユニット４０は、電源端ＰＴと駆動チップ３０の駆動ピンＳＷとの間に電気的に接続される。駆動チップ３０は、発光ユニット４０に流れる電流量を制御することができる。また、駆動チップ３０の駆動ピンＳＷの数量は、一つでもよく複数でもよいし、特に限定されておらず、ニーズに応じて設計すればよい。駆動チップ３０は、例えばオフライン・リニア・発光ダイオード駆動チップ（ｏｆｆ−ｌｉｎｅ  ｌｉｎｅａｒ  ＬＥＤ  ｄｒｉｖｅｒ  ＩＣ）などであってもよい。
【００１７】
過電圧保護回路２０は、電圧検出ユニット２０１、電流制限素子２０３、スイッチング素子２０５及び定電圧回路(ｖｏｌｔａｇｅ  ｒｅｇｕｌａｔｏｒ  ｃｉｒｃｕｉｔ)２０７を含む。
電圧検出ユニット２０１は、電源端ＰＴと接地端ＧＮＤとの間に電気的に接続されており、電源端ＰＴの電圧レベルに基づいて設定電圧Ｖｃを出力する。
電流制限素子２０３は、電源端ＰＴと駆動チップ３０の電源ピンＶＣＣとの間に電気的に接続されると共に、電源端ＰＴとスイッチング素子２０５との間に電気的に接続される。電流制限素子２０３は、例えば高インピーダンス素子であり、スイッチング素子２０５に流れる電流量を制限して高電流によるスイッチング素子２０５へのダメージを防ぐためのものである。
スイッチング素子２０５は、駆動チップ３０の電源ピンＶＣＣと接地端ＧＮＤとの間に電気的に接続されると共に、電圧検出ユニット２０１に電気的に接続されて設定電圧Ｖｃで制御される。
定電圧回路２０７は、駆動チップ３０の電源ピンＶＣＣと接地ピンＧＮＤとの間に電気的に接続されており、駆動チップ３０に供給する動作電圧を安定化するためのものである。
電源検出ユニット２０１は、電源端ＰＴの電圧レベルが第１の所定値Ｖｓｅｔよりも高いことを検出した時、スイッチング素子２０５をオンさせることによって、駆動チップ３０に供給する電圧をプルダウン（ｐｕｌｌ  ｄｏｗｎ）する。駆動チップ３０は、入力された動作電圧が下降したことに応じて、動作を停止すると共に発光ユニット４０をオフすることによって電流ＩＬＥＤを零（０Ａ）に下げる。これにより、過電圧保護回路２０は、駆動チップ３０が過熱保護（ＯＴＰ）機能を動作させる前に駆動チップ３０をオフすることができるため、能動的方式で駆動チップ３０を保護する効果を奏することができる。
【００１８】
本実施例において、電圧検出ユニット２０１は、抵抗器Ｒ１（第１の抵抗器）と抵抗器Ｒ２（第２の抵抗器）を含む。電流制限素子２０３は抵抗器Ｒ３を含む。スイッチング素子２０５はＮＭＯＳトランジスタＱ１を含む。定電圧回路２０７はツェナーダイオード（ｚｅｎｅｒ  ｄｉｏｄｅ）Ｄ５とコンデンサーＣ１を含む。
抵抗器Ｒ１と抵抗器Ｒ２は、電源端ＰＴと接地端ＧＮＤとの間に直列に電気的に接続されることによって、分圧回路を形成する。抵抗器Ｒ３は、電源端ＰＴとＮＭＯＳトランジスタＱ１との間に電気的に接続される。ＮＭＯＳトランジスタＱ１は、駆動チップ３０の電源ピンＶＣＣと接地端ＧＮＤとの間に電気的に接続される。ツェナーダイオードＤ５とコンデンサーＣ１は、駆動チップ３０の電源ピンＶＣＣと接地端ＧＮＤとの間に並列に電気的に接続される。
【００１９】
具体的に言えば、抵抗器Ｒ１の第１端は電源端ＰＴに電気的に接続され、抵抗器Ｒ１の第２端は抵抗器Ｒ２の第１端に電気的に接続される。
抵抗器Ｒ２の第２端は接地端ＧＮＤに電気的に接続される。
抵抗器Ｒ３の第１端は電源端ＰＴに電気的に接続され、抵抗器Ｒ３の第２端はＮＭＯＳトランジスタＱ１のドレイン（ｄｒａｉｎ）と駆動チップ３０の電源ピンＶＣＣに電気的に接続される。これにより、抵抗器Ｒ３の抵抗値を変更することによって、ＮＭＯＳトランジスタＱ１に流れる電流量を調整することができる。
ＮＭＯＳトランジスタＱ１のソース（ｓｏｕｒｃｅ）は接地端ＧＮＤに電気的に接続される。ＮＭＯＳトランジスタＱ１のゲート（ｇａｔｅ）は抵抗器Ｒ１と抵抗器Ｒ２との間のノード（抵抗器Ｒ２と抵抗器Ｒ２の共用ノード）に電気的に接続される。また、抵抗器Ｒ１と抵抗器Ｒ２は、電源端ＰＴの電圧レベルに基づいて設定電圧（抵抗器Ｒ２での電圧）を生成してＮＭＯＳトランジスタＱ１のゲートに出力することによって、ＮＭＯＳトランジスタＱ１のオン／オフを制御する。
【００２０】
また、ツェナーダイオードＤ５の陰極は、コンデンサーＣ１の第１端に電気的に接続されると共に、駆動チップ３０の電源ピンＶＣＣに電気的に接続される。ツェナーダイオードＤ５の陽極は、コンデンサーＣ１の第２端に電気的に接続されると共に、接地端ＧＮＤに電気的に接続される。ツェナーダイオードＤ５には逆バイアス（ｒｅｖｅｒｓｅ ｂｉａｓ）が印加される場合、ツェナーダイオードＤ５の降伏電圧（ｂｒｅａｋｄｏｗｎ  ｖｏｌｔａｇｅ）で安定に動作することができるため、駆動チップ３０の電源ピンＶＣＣの電圧を安定化することができる。コンデンサーＣ１は、駆動チップ３０の電源ピンＶＣＣに入力される電圧のリップル（ｒｉｐｐｌｅ）電圧を除去するためのものである。また、本発明において、ツェナーダイオードＤ５の規格は、駆動チップ３０の電気規格に応じて対応する降伏電圧を有するツェナーダイオードＤ５を選択することができ、ツェナーダイオードＤ５の種類が特に限定されない。当業者は、図１の駆動回路を参照して好適なツェナーダイオードＤ５とコンデンサーＣ１の規格と種類を適当に選択することができるため、その詳細な説明を省略する。
【００２１】
また、駆動チップ３０は、オフライン・リニア・発光ダイオード駆動チップを例として説明する。駆動チップ３０の電源ピンＶＣＣは、電源端ＰＴから抵抗器Ｒ３を介して与えられる動作電圧を受けたり、ＮＭＯＳトランジスタＱ１がオンするとき電圧を接地端ＧＮＤにプルダウンしたりするためのものである。駆動チップ３０の接地ピンＧＮＤは接地端ＧＮＤに電気的に接続される。また、本実施例において、駆動電流設定素子３３は抵抗器Ｒ４で実現するが、これに限定されるものではない。また、抵抗器Ｒ４が駆動チップ３０の駆動電流設定ピンＩＳＥＴと接地端ＧＮＤとの間に電気的に接続されるため、抵抗器Ｒ４の抵抗値を調整することによって、発光ユニット４０における直列された複数の発光ダイオード４０１ａ〜４０１ｎに流れる電流ＩＬＥＤを設定して発光ダイオード４０１ａ〜４０１ｎの動作を制御することができる。
【００２２】
駆動チップ３０の駆動ピンＳＷは発光ダイオード４０１ｎの陰極に電気的に接続される。これにより、発光ユニット４０における直列された複数の発光ダイオード４０１ａ〜４０１ｎは、駆動チップ３０が正常動作する場合、駆動チップ３０の駆動ピンＳＷを介して接地端ＧＮＤに電気的に接続されることによって、動作ループを形成する。一方、駆動チップ３０の動作が停止した場合、開路となり、電流ＩＬＥＤが流れることができないため、発光ダイオード４０１ａ〜４０１ｎがオフ状態となり、発光ユニット４０の動作が停止する。また、図１に示すように、発光ダイオード４０１ａ〜４０１ｎに流れる電流は電流ＩＬＥＤで表示し、直列された複数の発光ダイオード４０１ａ〜４０１ｎでの電圧は電圧ＶＬＥＤで表示する。
【００２３】
駆動回路１の主な動作方式は下記のようである。電源端ＰＴが第１の所定値Ｖｓｅｔよりも低い場合、抵抗器Ｒ１と抵抗器Ｒ２との間のノードは、電源端ＰＴの電圧レベルに基づいて設定電圧ＶＣを出力することによって、ＮＭＯＳトランジスタＱ１の動作をオフさせる。この場合、駆動チップ３０の電源ピンＶＣＣは、電源端ＰＴから並列されたツェナーダイオードＤ５とコンデンサーＣ１を介して供給された動作電圧を受け、直列された複数の発光ダイオード４０１ａ〜４０１ｎの輝度を駆動して制御する。
一方、電源端ＰＴの電圧レベルが第１の所定値Ｖｓｅｔよりも高い場合、抵抗器Ｒ１と抵抗器Ｒ２との間のノードが出力した設定電圧ＶｃでＮＭＯＳトランジスタＱ１をオンして駆動チップ３０の電源ピンＶＣＣを接地端ＧＮＤにプルダウンすることによって、駆動チップ３０はプルダウンされた動作電圧を受けることで動作を停止する。この場合、動作ループがなくなったため、電流は直列された複数の発光ダイオード４０１ａ〜４０１ｎに流れることができなくなることによって、発光ユニット４０の動作が停止する。これにより、過電圧保護回路２０は、過熱保護機能を動作させる前に、能動的方式で駆動チップ３０を保護することができると共に、高電圧による駆動チップ３０へのダメージを防ぐことができる。
【００２４】
また、第１の所定値Ｖｓｅｔ、抵抗器Ｒ１、Ｒ２の抵抗値及びＮＭＯＳトランジスタＱ１のブレークオーバー電圧（ｂｒｅａｋｏｖｅｒ  ｖｏｌｔａｇｅ）Ｖｔｈは下記の数式で表示できる。
【００２５】
【数１】
0005462312.tif 000002
上記の数式において、Ｖｓｅｔは第１の所定値を表す。また、Ｖｔｈはスイッチング２０５のブレークオーバー電圧を表し、本実施例において、ＮＭＯＳトランジスタＱ１のブレークオーバー電圧である。また、Ｒ１は抵抗器Ｒ１の抵抗値を表し、Ｒ２は抵抗器Ｒ２の抵抗値を表す。
上記の数式によれば、ニーズに応じて第１の所定値Ｖｓｅｔを設定して抵抗器Ｒ１、Ｒ２の抵抗値Ｒ１、Ｒ２を取得することによって、電圧検出ユニット２０１の回路を設計することができ、即ち、抵抗器Ｒ１、Ｒ２の抵抗値Ｒ１、Ｒ２を設計することができる。
【００２６】
例を挙げて説明すると、例えば電源端ＰＴの電圧レベルを１１０Ｖ（ＶＡＣ）とする場合、上限電圧値を第１の所定値Ｖｓｅｔとして選定し、例えば１４８Ｖ（ＶＡＣ）を選定する。ＮＭＯＳトランジスタＱ１のブレークオーバーＶｔｈは選定されたＮＭＯＳトランジスタＱ１のデータシート（ｄａｔａ  ｓｈｅｅｔ）から取得する。第１の所定値ＶｓｅｔとＶｔｈ値を上記の数式に代入して、抵抗器Ｒ１、Ｒ２の抵抗値の比例値を取得する。続いて、抵抗器Ｒ１、Ｒ２のうちの一つの抵抗値を設定してから（例えば抵抗器Ｒ１の抵抗値Ｒ１を選定する）、取得した抵抗値の比例値に基づいて演算して、他の抵抗器の抵抗値（例えば抵抗器Ｒ２の抵抗値Ｒ２）を取得する。当業者は図１に示す回路図と上述した説明から上記の数式の導出方式と応用方式を自明できるため、その詳細な説明を省略する。
【００２７】
図２と図３を参照しながら説明する。図２と図３は、本発明の第１の実施例に係る駆動回路の動作波形の模式図をそれぞれ示すものである。曲線Ｃ１０、Ｃ４０は、交流電圧源１０１の交流電圧ＶＩＮの電圧波形である。曲線Ｃ２０、Ｃ５０は、直列された複数の発光ダイオード４０１ａ〜４０１ｎでの電圧ＶＬＥＤの波形である。曲線Ｃ３０、Ｃ６０は、直列された複数の発光ダイオード４０１ａ〜４０１ｎに流れる電流ＩＬＥＤの波形である。
【００２８】
図２と図３に示す波形曲線は、第１の所定値Ｖｓｅｔを１４８Ｖ（ＶＡＣ）とし、ＮＭＯＳトランジスタＱ１のブレークオーバー電圧Ｖｔｈを５Ｖ（ＶＤＣ）とするものである。続いて、第１の所定値ＶｓｅｔとＮＭＯＳトランジスタＱ１のブレークオーバーＶｔｈを上記の数式に代入して取得した抵抗器Ｒ１の抵抗値Ｒ１は２ＭΩであり、取得した抵抗器Ｒ２の抵抗値Ｒ２は４９ＫΩである。また、電流制限抵抗器Ｒ３の抵抗値Ｒ３は１ＭΩである。曲線Ｃ２０、Ｃ５０に示すように、発光ダイオード４０１ａ〜４０１ｎの電圧ＶＬＥＤを１１５．２Ｖ（ＶＤＣ）とする。また、曲線Ｃ３０、Ｃ６０に示すように、抵抗器Ｒ４の抵抗値Ｒ４を調整することによって、発光ダイオード４０１ａ〜４０１ｎに流れる電流ＩＬＥＤを１００ｍＡとする。
【００２９】
図２における曲線Ｃ１０に示すように、交流電圧源１０１の電圧ＶＩＮが１１０Ｖ（ＶＡＣ）である場合、即ち電源端ＰＴから入力した電圧レベルが第１の所定値Ｖｓｅｔよりも低いである場合、電圧検出ユニット２０１が出力した設定電圧ＶｃはＮＭＯＳトランジスタＱ１のブレークオーバー電圧Ｖｔｈよりも小さいため、ＮＭＯＳトランジスタＱ１をオフさせることによって、電源端ＰＴの電圧を駆動チップ３０に正常に供給させ、発光ダイオード４０１ａ〜４０１ｎをオンさせる。
【００３０】
交流電圧源１０１の電圧ＶＩＮが図３における曲線Ｃ４０に示すように２２０Ｖ（ＶＡＣ）までに上昇した場合、即ち電源端ＰＴから入力した電圧レベルが第１の所定値Ｖｓｅｔ（時点ｔ１〜ｔ２と時点ｔ３〜ｔ４に示すように）よりも高い場合、電圧検出ユニット２０１が出力した設定電圧ＶｃはＮＭＯＳトランジスタＱ１のブレークオーバー電圧Ｖｔｈよりも高いため、ＮＭＯＳトランジスタＱ１をオンさせ、駆動チップ３０が受けた動作電圧をプルダウンすることによって、駆動チップ３０の動作を停止させる。これにより、電流ＩＬＥＤの流れを停止させ、発光ダイオード４０１ａ〜４０１ｎをオフさせ、発光ユニット４０の動作を停止させることによって、高電圧によるチップの過熱を防ぐように駆動チップ３０を保護する。
【００３１】
また、上述したスイッチング素子２０５はＮＰＮトランジスタで実現してもよい。具体的に言えば、ＮＰＮトランジスタのコレクターを駆動チップ３０の電源ピンＶＣＣと抵抗器Ｒ３の第２端に電気的に接続し、ＮＰＮトランジスタのエミッタを接地端ＧＮＤに電気的に接続し、ＮＰＮトランジスタのベースを抵抗器Ｒ１、Ｒ２の間のノードに電気的に接続することによって、設定電圧Ｖｃを受ける。ＮＰＮトランジスタの動作方式はＮＭＯＳトランジスタＱ１の動作方式に類似し、当業者は上述した説明からＮＰＮトランジスタの具体的な実施方式と操作モードを自明できるため、その詳細な説明を省略する。発光ユニット４０における複数の発光ダイオード４０１ａ〜４０１ｎは、並列方式で実現してもよく、直列方式で実現してもよい。
【００３２】
また、図１は、本発明の実施例に係る駆動回路の模式図に過ぎず、本発明を限定するものではない。図２と図３は、本発明の実施例に係る駆動回路の動作波形の模式図に過ぎず、本発明を限定するものではない。また、本発明において、電源供給回路１０、電圧検出ユニット２０１、電流制限素子２０３、スイッチング素子２０５及び定電圧回路２０７の種類、回路構成、実施方式及び／又は接続方式について特に限定しない。
【００３３】
（第２の実施例）
上述した第１の実施例における電圧検出ユニット２０１とスイッチング素子２０５は異なる実施方式で実現できる。図４に示すように、本発明の第２の実施例に係る駆動回路の模式図を示すものである。本実施例において、電源供給回路１０に電気的に接続された駆動回路２は、過電圧保護回路５０と駆動チップ３０を含む。過電圧保護回路５０は駆動チップ３０に電気的に接続される。これにより、上述したように、突然の高電圧（例えばサージなど）による駆動チップ３０へのダメージを防ぐことができる。発光ユニット４０は、電源端ＰＴと駆動チップ３０の駆動ピンＳＷとの間に電気的に接続される。上述したように、駆動チップ３０は、発光ユニット４０に流れる電流量を制御することができる。過電圧保護回路５０は、電圧検出ユニット５０１、電流制限素子２０３、スイッチング素子５０５及び定電圧回路２０７を含む。上述したように、駆動チップ３０は、例えばオフライン・リニア・発光ダイオード駆動チップなどであってもよい。また、駆動回路２の回路構成は上述した第１の実施例に係る駆動回路１の回路構成に類似するため、その詳細な説明を省略する。
【００３４】
図４と図１の相違点は、駆動回路２の過電圧保護回路５０の回路構成にある。本実施例において、過電圧保護回路５０の電圧検出ユニット５０１はコンパレータＯＡ１を更に含む。過電圧保護回路５０のスイッチング素子５０５はスイッチＳＷ１を含む。コンパレータＯＡ１は、例えばオペアンプ（ｏｐｅｒａｔｉｏｎａｌ  ａｍｐｌｉｆｉｅｒ）で実現してもよいが、コンパレータＯＡ１の類型について特に限定しない。また、スイッチＳＷ１は、第1端、第２端及び制御端を有するスイッチであってもよいが、スイッチＳＷ１の構成について特に限定しない。
【００３５】
具体的に言えば、コンパレータＯＡ１の第１の入力端（例えば非反転入力端（＋））は抵抗器Ｒ１、Ｒ２の間のノード（即ち抵抗器Ｒ１、Ｒ２の共用端）に電気的に接続され、コンパレータＯＡ１の第２の入力端（例えば反転入力端）は参照電圧Ｖ＿ＲＥＦに電気的に接続される。コンパレータＯＡ１の出力端は、スイッチＳＷ１の制御端に電気的に接続される。スイッチＳＷ１の第１端は駆動チップ３０の電源ピンＶＣＣと電流制限抵抗器Ｒ３の第２端に電気的に接続され、スイッチＳＷ１の第２端は接地端ＧＮＤに電気的に接続される。これにより、電圧検出ユニット５０１のコンパレータＯＡ１は、抵抗器Ｒ１と抵抗器Ｒ２との間で生成された設定電圧Ｖｃと参照電圧Ｖ＿ＲＥＦの比較結果によって、スイッチＳＷ１をオン（即ち閉合）又はオフ（即ち開放）させる。
【００３６】
詳しく説明すると、電源端ＰＴの電圧レベルが第１の所定値Ｖｓｅｔよりも低い場合、抵抗器Ｒ２での電圧は参照電圧Ｖ＿ＲＥＦにより低いため、コンパレータＯＡ１が出力した比較結果はスイッチＳＷ１をオフ（即ち開放）させることによって、駆動チップ３０の電源ピンＶＣＣは電源端ＰＴからの電圧を正常に受ける。
一方、電源端ＰＴの電圧レベルが第１の所定値Ｖｓｅｔよりも高い場合、即ち抵抗器Ｒ２での電圧が参照電圧Ｖ＿ＲＥＦよりも高い場合、コンパレータＯＡ１が出力した比較結果はスイッチＳＷ１をオン（即ち閉合）させ、駆動チップ３０の電源ピンＶＣＣをプルダウンさせる。これにより、駆動チップ３０の動作を停止させ、発光ユニット４０をオフさせ、電流ＩＬＥＤを０Ａまでに下降させることによって、発光ダイオード４０１ａ〜４０１ｎの動作をオフさせる。
【００３７】
また、参照電圧は、例えば第１の所定値Ｖｓｅｔと抵抗器Ｒ１、Ｒ２の抵抗値Ｒ１、Ｒ２に基づいて設定したり、若しくはスイッチＳＷ１のブレークオーバー電圧Ｖｔｈに基づいて設定したりするようにしてもよいが、特に限定されるものではない。過電圧保護回路５０の他の回路構成は図１の過電圧保護回路２０に類似し、当業者が上述した説明から過電圧保護回路５０の動作方式を自明できるため、その詳細な説明を省略する。また、図４は、本発明の実施例に係る駆動回路の模式図に過ぎず、本発明を限定するものではない。また、本発明において、過電圧保護回路５０、電圧検出ユニット５０１、電流制限素子２０３、コンパレータＯＡ１、スイッチング素子５０５、定電圧回路２０７、駆動チップ３０及び発光ユニット４０の種類、回路構成、実施方式及び／又は接続方式について特に限定しない。
【００３８】
（第３の実施例）
上述した第１の実施例の駆動回路１は、複数の発光ユニット４０を制御できる。図１と図５を参照しながら説明する。図５は、本発明の第３の実施例に係る駆動回路の回路図を示すものである。
【００３９】
図５と図１の相違点は、図５において、駆動回路３は電源供給回路１０の電源端ＰＴと複数の発光ユニット４０に電気的に接続されることによって、電源供給回路１０からの電圧を受けると共に、複数の発光ユニット４０における発光ダイオード４０１ａ〜４０１ｎに流れる電流ＩＬＥＤを調整することでそれらの発光ダイオード４０１ａ〜４０１ｎの輝度を調整することにある。また、複数の発光ダイオード４０１ａの陽極は電源端ＰＴに電気的に接続され、複数の発光ダイオード４０１ｎの陰極は複数の駆動チップ３０の駆動ピンＳＷに電気的に接続される。
【００４０】
駆動回路３は、過電圧保護回路２０と複数の駆動チップ３０を含む。過電圧保護回路２０は、複数の駆動チップ３０に電気的に接続されることによって、複数の駆動チップ３０に対して過電圧保護を同時に行う。詳しく説明すると、各駆動チップ３０の電源ピンＶＣＣは、過電圧保護回路２０のＮＭＯＳトランジスタＱ１のドレインと抵抗器Ｒ３の第２端に電気的に接続される。更に、各駆動チップ３０の電源ピンＶＣＣは、ツェナーダイオードＤ５とコンデンサーＣ１で形成された並列する定電圧回路にも電気的に接続される。各駆動チップ３０の接地ピンＧＮＤは、接地端ＧＮＤにそれぞれ電気的に接続される。
【００４１】
また、各駆動チップ３０の駆動電流設定ピンＩＳＥＴは、抵抗器Ｒ４に電気的に接続されることによって抵抗器Ｒ４の抵抗値を調整すると共に、駆動チップ３０に電気的に接続された発光ユニット４０における発光ダイオード４０１ａ〜４０１ｎに流れる電流量を調整することで発光ダイオード４０１ａ〜４０１ｎの輝度を調整する。
また、各駆動チップ３０の駆動電流設定ピンＩＳＥＴにそれぞれ電気的に接続された各抵抗器Ｒ４は、同じ抵抗値を有してもよく異なる抵抗値を有してもよいし、特に限定せずに、設計ニーズに応じて設定すればよい。
また、各駆動チップ３０の駆動ピンＳＷは、各発光ユニット４０における発光ダイオード４０１ｎの陰極にそれぞれ電気的に接続されることによって、各発光ユニット４０における発光ダイオード４０１ａ〜４０１ｎの動作をそれぞれ制御する。
【００４２】
具体的に言えば、電圧検出ユニット２０１は電源端ＰＴの電圧レベルが第１の所定値Ｖｓｅｔよりも高いことを検知した時、設定電圧Ｖｃを出力してＮＭＯＳトランジスタＱ１をオンさせることによって、各駆動チップ３０が受けた動作電圧をプルダウンする。これにより、駆動チップ３０は受けた動作電圧の下降に応じて動作を停止し、各発光ユニット４０に流れる電流ＩＬＥＤを０Ａまでに下降させることによって、各発光ユニット４０をオフさせる。これにより、過電圧保護回路２０は、各駆動チップ３０が過熱保護機能を動作させる前に各駆動チップ３０をオフさせることができるため、能動的方式でチップを保護することができる。
【００４３】
また、図５は図１に示す駆動回路の他の応用方式であり、過電圧保護回路２０の動作と上述した実施例の動作と同じ、当業者が過電圧保護回路２０と各駆動チップ３０の動作方式を自明できるため、その詳細な説明を省略する。また、図５に示す駆動回路３が複数の発光ユニット４０を制御する方式は、バックライト、液晶ディスプレイ又は発光ダイオードディスプレイなどの大型の発光システムの分野に適用できるが、これらに限定されるものではない。
【００４４】
また、上述したように、本実施例のスイッチング素子２０５はＮＰＮトランジスタで実現できる。例えば、ＮＰＮトランジスタのコレクターを各駆動チップ３０の電源ピンＶＣＣと抵抗器Ｒ３の第２端に電気的に接続し、ＮＰＮトランジスタのエミッタを接地端ＧＮＤに電気的に接続し、ＮＰＮトランジスタのベースを抵抗器Ｒ１、Ｒ２の間のノードに接続することによって設定電圧Ｖｃを受けるようにする。その動作方式はＮＭＯＳトランジスタＱ１の動作方式に類似し、当業者が上述した説明からＮＰＮトランジスタにより複数の駆動チップ３０を制御する具体的な実施方式と操作方式を自明できるため、その詳細な説明を省略する。
また、本実施例において、電圧検出ユニット２０１は第２の実施例のように抵抗器Ｒ１、Ｒ２とコンパレータＯＡ１で実現でき、スイッチング素子２０５は第２の実施例のようにスイッチＳＷ１で実現できる。当業者が電圧検出ユニット２０１とスイッチング素子２０５の実施方式を自明できるため、その詳細な説明を省略する。
また、図５に示す過電圧保護回路２０の回路構成と実施方式及び複数の駆動チップ３０の接続方式は例示に過ぎず、本発明を限定するものではない。
【００４５】
上述したように、本発明に係る過電圧保護回路は、電源端と発光ユニットの駆動チップを駆動するための電源ピンとの間に電気的に接続することが好適である。過電圧保護回路は、電圧検出方式で交流電圧源の電圧レベルが所定値よりも高い際にスイッチング素子をオンさせるように能動的に制御することによって、駆動チップが受けた動作電圧をオフさせることで駆動チップを保護することができるため、高電圧によるチップ内部の過熱を防ぐことができる。
【００４６】
本発明に係る過電圧保護回路は、複数の駆動チップに電気的に接続することによって複数の駆動チップに対して同時に保護を行うことができる。また、上述した第１の所定値は、ニーズに応じて設定すると共に数式で演算した結果に基づいて対応する電圧検出ユニットの回路を設定できるため、過電圧保護回路の実用性を向上できる。また、過電圧保護回路は、駆動チップに供給する電圧を安定化するための定電圧回路を含むため、外部接続方式で駆動チップのデザインを簡潔化することができる。
【００４７】
また、本発明に係る過電圧保護回路は、駆動回路が正常動作する場合、保護回路の消費パワーを低減できる。言い換えれば、本発明に係る過電圧保護回路は、過熱保護機能を動作させる前に駆動チップに対して能動的に保護を行うことができる。これにより、本発明に係る過電圧保護回路は、駆動チップが過熱保護機能を有するか否かを問わず、あらゆる駆動チップに適用できるため、駆動チップに対して過電圧保護機能と過熱保護機能を提供することができる。
【００４８】
上述した実施例は、本発明の好ましい実施態様に過ぎず、本発明の実施の範囲を限定するものではなく、本発明の明細書及び図面内容に基づいてなされた均等な変更および付加は、いずれも本発明の特許請求の範囲内に含まれるものとする。
【符号の説明】
【００４９】
１、２、３  駆動回路
１０  電源供給回路
１０１  交流電圧源
１０３  整流回路
２０、５０  過電圧保護回路
２０１、５０１  電圧検出ユニット
２０３  電流制限素子
２０５、５０５  スイッチング素子
２０７  定電圧回路
３０  駆動チップ
３３  駆動電流設定素子
４０  発光ユニット
４０１ａ〜４０１ｎ  発光ダイオード
Ｒ１〜Ｒ４  抵抗器
Ｑ１  ＮＭＯＳトランジスタ
Ｃ１  コンデンサー
ＳＷ１  スイッチ
ＯＡ１  コンパレータ
Ｄ１〜Ｄ４  ダイオード
Ｄ５  ツェナーダイオード
Ｖｃ  設定電圧
Ｖ＿ＲＥＦ  参照電圧
ＶＣＣ  駆動チップの電源ピン
ＧＮＤ  駆動チップの接地ピン、接地端
ＳＷ  駆動チップの駆動ピン
ＩＳＥＴ  駆動チップの駆動電流設定ピン
ＶＩＮ  交流電圧
ＶＬＥＤ  電圧
ＩＬＥＤ  電流
ＰＴ  電源端
Ｃ１０〜Ｃ６０  曲線
【図１】
0005462312.tif 000005
【図２】
0005462312.tif 000006
【図３】
0005462312.tif 000007
【図４】
0005462312.tif 000008
【図５】
0005462312.tif 000009