(57)【特許請求の範囲】
【請求項１】
ＩＩＩ族窒化物ベースのチャネル層と、
該チャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、
該バリア層上に設けられたＩＩＩ族窒化物ベースのキャップ層と、
前記キャップ層内に設けられ、当該キャップ層を貫通する凹部とを備え、
該キャップ層が、前記バリア層から遠い方の前記キャップ層の表面上にドープ領域を有し、該ドープ領域がｐ型ドーパントでドープされた領域を含み、前記ドープ領域が前記キャップ層とｐ−ｎ接合を形成し、ゲートコンタクトが、前記ドープ領域の直接上にあり、  前記ゲートコンタクトは、Ｔゲート構造を有しており、当該Ｔゲート構造の一部分が、該凹部内にあり、さらに、当該Ｔゲート構造の一部分が、前記バリア層の露出部分に直接接触して、高いレベルの前記ｐ型ドーパントが前記キャップ層内に提供されることにより、伝導領域が前記キャップ層に提供されるようになることを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項２】
前記ドープ領域は、前記キャップ層の中へ３０Åから５０００Åまで延在することを特徴とする請求項１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項３】
前記ｐ型ドーパントは、１０１６から１０２２ｃｍ−３のドーパント濃度を与えることを特徴とする請求項１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項４】
前記ｐ型ドーパントはＭｇ、Ｂｅ、Ｚｎ、Ｃａ、及び／又はＣを含むことを特徴とする請求項１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項５】
前記ドープ領域は、１つ又は複数のデルタドープ領域を含み、
前記デルタドープ領域が前記キャップ層の前記表面から５Åから５０Åまで延在していることを特徴とする請求項１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項６】
前記デルタドープ領域は、１０１１から１０１５ｃｍ−２のドーパント濃度を有することを特徴とする請求項５に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項７】
前記凹部内にある当該Ｔゲート構造の一部分が、前記キャップ層と直接に接触していないように構成されていることを特徴とする請求項１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項８】
前記凹部の側壁上に絶縁層をさらに備え、前記ゲートコンタクトは、前記凹部内の前記絶縁層上にあることを特徴とする請求項７に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項９】
前記ドープ領域は第１のドープ領域を含み、前記キャップ層は、前記バリア層と前記第１のドープ領域の間に第２のドープ領域をさらに含み、前記第２のドープ領域のドーパント濃度は、前記第１のドープ領域のドーパント濃度よりも少ないことを特徴とする請求項１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項１０】
前記第２のドープ領域は、前記キャップ層の、前記第１のドープ領域内ではない残りの部分を含むことを特徴とする請求項９に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項１１】
前記チャネル層はＧａＮ層を含み、前記バリア層はＡｌＧａＮ層を含み、前記キャップ層はＧａＮ層又はＡｌＧａＮ層を含むことを特徴とする請求項１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項１２】
ＩＩＩ族窒化物ベースのチャネル層と、
該チャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、
該バリア層上に設けられたＩＩＩ族窒化物ベースのキャップ層と、
前記キャップ層内に設けられ、当該キャップ層を貫通する凹部と、
前記凹部内に、Ｔゲート構造を有し、当該Ｔゲート構造の一部分が、前記凹部内にあり、前記バリア層の露出部分に直接接触するゲートコンタクトを備え、
該キャップ層が、前記バリア層から遠い方の前記キャップ層の表面上にドープ領域を有し、かつｎ型ドーパントとｐ型ドーパント及び深いレベルのドーパントのうちの少なくとも２種類のドーパントでドープされ、
前記深いレベルのドーパントは、Ｆｅ、Ｃ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｏからなる群から選択され、
高いレベルの前記ｐ型ドーパントが前記キャップ層内に提供されることにより、伝導領域が前記キャップ層に提供されることを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ。
【請求項１３】
ＩＩＩ族窒化物ベースのチャネル層を形成するステップと、
該チャネル層上にＩＩＩ族窒化物ベースのバリア層を形成するステップと、
該バリア層上にＩＩＩ族窒化物ベースのキャップ層を形成するステップと、
前記キャップ層を貫通するように、前記キャップ層に凹部を形成するステップを含み、
該キャップ層が、前記バリア層から遠い方の前記キャップ層の表面付近にドープ領域を有し、前記ドープ領域がｐ型ドーパントでドープされた領域を含み、前記ドープ領域が前記キャップ層とｐ−ｎ接合を形成し、ゲートコンタクトが前記ドープ領域の直接上にあり、
前記ゲートコンタクトは、Ｔゲート構造を有しており、当該Ｔゲート構造の一部分が、該凹部内にあり、前記バリア層の内の露出部分に直接接触して、高いレベルの前記ｐ型ドーパントが前記キャップ層内に提供されることにより、伝導領域が前記キャップ層に提供されるようになることを特徴とするＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
【請求項１４】
前記キャップ層の前記表面上の前記ドープされた領域が、前記キャップ層へ延在していることを特徴とする請求項１記載のトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス及びその製造方法に関し、より詳細には、窒化物ベースの活性層を組み込むトランジスタ、つまり、ＩＩＩ族窒化物高電子移動度トランジスタ及びその製造方法並びにＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法に関する。
【背景技術】
【０００２】
シリコン（Ｓｉ）や砒化ガリウム（ＧａＡｓ）などの材料には、低電力及び低周波（Ｓｉの場合）の用途向けの半導体デバイスでの広い応用が見出されてきた。しかし、これらのより普通の半導体材料は、それらの相対的に小さなバンドギャップ（例えば、室温で、Ｓｉでは１．１２ｅＶ、ＧａＡｓでは１．４２ｅＶ）、及び／又は相対的に小さな降伏電圧のために、大電力及び／又は高周波の用途に十分に適合させることができない。
【０００３】
Ｓｉ及びＧａＡｓによってもたらされる困難に照らして、大電力、高温、及び／又は高周波の応用例及びデバイスについての関心が、炭化シリコン（室温で、αＳｉＣでは２．９９６ｅＶ）やＩＩＩ族窒化物（例えば、室温で、ＧａＮでは３．３６ｅＶ）などのバンドギャップが広い半導体材料に向けられた。これらの材料は一般に、砒化ガリウム及びシリコンと比較してより高い電界破壊強度（ｅｌｅｃｔｒｉｃ  ｆｉｅｌｄ  ｂｒｅａｋｄｏｗｎ  ｓｔｒｅｎｇｔｈ）、及びより大きな電子飽和速度を有する。
【０００４】
大電力及び／又は高周波の用途に対して特に興味深いデバイスは、高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ；ＨＥＭＴ）であり、これは、ある場合には、変調ドープ電界効果トランジスタ（ｍｏｄｕｌａｔｉｏｎ  ｄｏｐｅｄ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ；ＭＯＤＦＥＴ）としても知られている。異なるバンドギャップエネルギーを有する２つの半導体材料のヘテロ接合部で２次元電子ガス（ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ  ｅｌｅｃｔｒｏｎ  ｇａｓ；２ＤＥＧ）が形成されるために、より小さなバンドギャップの材料がより高い電子親和性を有するいくつかの状況のもとで、これらのデバイスは動作上の利点を提供することができる。２ＤＧＥは、非ドープの（「意図的でなくドープされた」）、より小さなバンドギャップの材料中の蓄積層であり、例えば、１０13キャリア／ｃｍ2を超える非常に高いシート電子濃度を含有することができる。加えて、広バンドギャップ半導体中に発生する電子が２ＤＥＧまで移って、イオン化不純物散乱（ｉｏｎｉｚｅｄ  ｉｍｐｕｒｉｔｙ  ｓｃａｔｔｅｒｉｎｇ）が低減されることによる高い電子移動度が与えられる。
【０００５】
こうして高いキャリア濃度と高いキャリア移動度を組み合わせると、非常に大きな相互コンダクタンスをＨＥＭＴに与えることができ、また、高周波の用途では、金属−半導体電界効果トランジスタ（ｍｅｔａｌ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ；ＭＥＳＦＥＴ）と比べて、有力な性能上の利点をもたらすことができる。
【０００６】
ガリウム窒化物／アルミニウムガリウム窒化物（ＧａＮ／ＡｌＧａＮ）材料系で製造される高電子移動度トランジスタは、材料特性の組合せにより大きなＲＦ電力を発生する可能性を有する。この材料特性には、上述した高い破壊電界、それらの広いバンドギャップ、大きな伝導帯オフセット、及び／又は高い飽和電子ドリフト速度が含まれる。２ＤＥＧ中の電子の大部分は、ＡｌＧａＮの分極によるものである。ＧａＮ／ＡｌＧａＮ系のＨＥＭＴは、すでに実証されている。ＡｌＧａＮ／ＧａＮ  ＨＥＭＴの構造体及び製造方法が記載されている（特許文献１及び２参照）。半絶縁性炭化シリコン基板と、その基板上の窒化アルミニウムバッファ層と、バッファ層上の絶縁窒化ガリウム層と、窒化ガリウム層上の窒化アルミニウムガリウムバリア層と、窒化アルミニウムガリウム活性構造体上の不活性層とを有する、ＨＥＭＴデバイスが記載されている（Ｓｈｅｐｐａｒｄ他への特許文献３参照）。同特許は、本発明の譲渡人に譲渡され、参照により本明細書に組み込まれる。
【０００７】
【特許文献１】米国特許第５１９２９８７号明細書
【特許文献２】米国特許第５２９６３９５号明細書
【特許文献３】米国特許第６３１６７９３号明細書
【特許文献４】米国特許出願公報第２００２／００６６９０８Ａ１号明細書
【特許文献５】米国特許出願公報第２００２／０１６７０２３Ａ１号明細書
【特許文献６】米国特許出願第１０／６１７８４３号明細書
【特許文献７】米国特許出願第１０／７７２８８２号明細書
【特許文献８】米国特許出願第１０／８９７７２６号明細書
【特許文献９】米国特許出願第１０／８４９６１７号明細書
【特許文献１０】米国特許出願第１０／８４９５８９号明細書
【特許文献１１】米国特許出願公報第２００３／００２００９２号明細書
【特許文献１２】米国特許出願公開第２００３／０１０２４８２Ａ１号明細書
【特許文献１３】米国特許出願公開第２００４／００１２０１５Ａ１号明細書
【特許文献１４】米国特許第Ｒｅ．３４８６１号明細書
【特許文献１５】米国特許第４９４６５４７号明細書
【特許文献１６】米国特許第５２０００２２号明細書
【特許文献１７】米国特許第６２１８６８０号明細書
【特許文献１８】米国特許第５２１００５１号明細書
【特許文献１９】米国特許第５３９３９９３号明細書
【特許文献２０】米国特許第５５２３５８９号明細書
【特許文献２１】米国特許第５５９２５０１号明細書
【特許文献２２】米国特許第６４９８１１１号明細書
【特許文献２３】米国特許出願第１０／７５２９７０号明細書
【非特許文献１】Yu et al., "Schottky barrier engineering in III-V nitrides via the piezoelectric effect," Applied Physics Letters, Vol.73, No.13, 1998.
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ＩＩＩ族窒化物高電子移動度トランジスタ及びその製造方法並びにＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のいくつかの実施形態は、ＩＩＩ族窒化物の高電子移動度トランジスタ及びＩＩＩ族窒化物の高電子移動度トランジスタの製造方法を提供し、このトランジスタは、ＩＩＩ族窒化物ベースのチャネル層を備え、かつチャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、バリア層上に設けられた不均一組成（ｎｏｎ−ｕｎｉｆｏｒｍ  ｃｏｍｐｏｓｉｔｉｏｎ）ＡｌＧａＮベースのキャップ層を備えている。不均一組成ＡｌＧａＮベースのキャップ層は、バリア層から遠い方のその表面付近に、ＡｌＧａＮベースのキャップ層内の領域に存在するよりも高い濃度のＡｌを有する。本発明の、キャップ層を貫通して入り込んでいる（ｒｅｃｅｓｓｅｄ）ゲートを有する特定の実施形態では、高濃度のＡｌは、キャップ層の中へ約３０Åから約１０００Åまで延在する。本発明の、キャップ層上にゲートを有する特定の実施形態では、高濃度のＡｌは、キャップ層の中へ約２．５Åから約１００Å延在する。
【００１０】
本発明のさらなる実施形態では、ＡｌＧａＮベースのキャップ層は、キャップ層の表面にＡｌxＧａ1-xＮ（ただしｘ≦１）からなる第１の領域を含み、また、ＡｌＧａＮベースのキャップ層内にＡｌyＧａ1-yＮ（ただしｙ＜１、ｙ＜ｘ）からなる第２の領域を含んでいる。ｘの値は約０．２から約１としてよく、ｙは約０．１５から約０．３である。本発明の特定の実施形態では、ｘとｙの差異、及び／又はキャップ層の厚さは、キャップ層内に第２の２ＤＥＧが形成しないように選択されてよい。本発明の、ゲートがキャップ層を貫通して入り込んでいるがキャップ層には接触しない他の実施形態では、ｘとｙの差異、及び／又はキャップ層の厚さは、キャップ層内に第２の２ＤＥＧをもたらすように選択されてよい。
【００１１】
本発明のさらなる実施形態では、ＡｌＧａＮベースのキャップ層は、さらに、バリア層とＡｌＧａＮベースのキャップ層との間の境界面にＡｌzＧａ1-zＮ（ただしｚ≦１、ｚ≠ｙ）からなる第３の領域を含んでいる。いくつかの実施形態ではｚ＞ｙである。他の実施形態ではｚ＞ｘである。さらなる実施形態ではｚ≦ｘである。
【００１２】
本発明の特定の実施形態では、チャネル層はＧａＮ層を備え、バリア層はＡｌＧａＮ層を備え、キャップ層はＡｌＧａＮ層を備えている。
【００１３】
本発明のいくつかの実施形態は、ＩＩＩ族窒化物の高電子移動度トランジスタ及びＩＩＩ族窒化物の高電子移動度トランジスタの製造方法を提供し、このトランジスタは、ＩＩＩ族窒化物ベースのチャネル層と、チャネル層上にＩＩＩ族窒化物ベースのバリア層と、バリア層上にＧａＮベースのキャップ層とを備えている。ＧａＮベースのキャップ層は、キャップ層の表面付近にドープ領域を有し、バリア層から遠くにある。
【００１４】
ある実施形態では、ドープ領域は、ｎ型ドーパントでドープされた領域である。本発明の、ゲート凹部を備えない特定の実施形態では、ドープ領域は、キャップ層の中へ約２．５Åから約５０Å延在する。本発明の、ゲート凹部を備える特定の実施形態では、ドープ領域は、キャップ層の中へ約２０Åから約５０００Å延在する。ドープ領域は、約１０18から約１０21ｃｍ-3のドーパント濃度を与えることができる。ｎ型ドーパントはＳｉ、Ｇｅ、又はＯでよい。本発明の特定の実施形態では、ドープ領域は、キャップ層の表面又はキャップ層の表面近くで１つ又は複数のデルタドープ領域としてよく、例えば、約１０11から約１０15ｃｍ-2のドーパント濃度を有してよい。本発明の特定の実施形態では、ドーパントはＯであり、キャップ層の中へ約２０Å延在する。
【００１５】
他の実施形態では、ドープ領域は、ｐ型ドーパントでドープされた領域である。本発明の、ゲート凹部（ｇａｔｅ  ｒｅｃｅｓｓ）を備えない特定の実施形態では、ドープ領域は、キャップ層の中へ約２．５Åから約５０Åまで延在する。本発明の、ゲート凹部を備える特定の実施形態では、ドープ領域は、キャップ層の中へ約３０Åから約５０００Åまで延在する。ドープ領域は、約１０16から約１０22ｃｍ-3のドーパント濃度を与えることができる。ｐ型ドーパントはＭｇ、Ｂｅ、Ｚｎ、Ｃａ又はＣでよい。本発明の特定の実施形態では、ドープ領域は、キャップ層の表面又はキャップ層の表面近くで１つ又は複数のデルタドープ領域としてよく、例えば、約１０11から約１０15ｃｍ-2のドーパント濃度を有してよい。
【００１６】
さらなる実施形態では、ドープ領域は、深いレベルのドーパントでドープされた領域である。本発明の、ゲート凹部を備えない特定の実施形態では、ドープ領域は、キャップ層の中へ約２．５Åから約１００Åまで延在する。本発明の、ゲート凹部を備える特定の実施形態では、ドープ領域は、キャップ層の中へ約３０Åから約５０００Åまで延在する。ドープ領域は、約１０16から約１０22ｃｍ-3のドーパント濃度を与えることができる。深いレベルのドーパントはＦｅ、Ｃ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｏ又は他の希土類元素でよい。
【００１７】
本発明のさらなる実施形態では、ドープ領域は第１のドープ領域であり、キャップ層はさらに第２のドープ領域を含んでいる。第２のドープ領域は、第１のドープ領域のドーパント濃度よりも少ないドーパント濃度を有する。第２のドープ領域は、第１のドープ領域内ではなくキャップ層の残りの部分とすることができる。
【００１８】
特定の実施形態では、チャネル層はＧａＮ層を備え、バリア層はＡｌＧａＮ層を備え、キャップ層はＧａＮ層又はＡｌＧａＮ層を備えている。
【００１９】
本発明のいくつかの実施形態は、広バンドギャップ半導体デバイスの表面を不活性化する方法を提供し、この方法は、広バンドギャップ半導体デバイスの広バンドギャップ半導体材料からなる領域の表面の少なくとも一部分上に、黒鉛状（ｇｒａｐｈｉｔｉｃ）及び／又は非晶質のＢＮ層を形成することを含んでいる。対応する構造体もまた提供される。
【００２０】
本発明のさらなる実施形態では、広バンドギャップ半導体デバイスは、ＩＩＩ族窒化物半導体デバイスである。例えば、広バンドギャップ半導体デバイスは、ＧａＮベースの半導体デバイスでよい。さらに、広バンドギャップ半導体デバイスは、ＩＩＩ族窒化物高電子移動度トランジスタでもよい。
【００２１】
本発明のさらなる実施形態では、黒鉛状及び／又は非晶質のＢＮ層を形成することは、広バンドギャップ半導体デバイスの広バンドギャップ半導体材料の分解温度より低い温度で実施される。黒鉛状及び／又は非晶質のＢＮ層を形成することは、約１１００℃未満の温度で実施され、いくつかの実施形態では約１０００℃未満の温度で、また、特定の実施形態では約９００℃未満の温度で実施される。また、ＢＮ層は、非単結晶になるように形成されてもよい。黒鉛状及び／又は非晶質のＢＮ層は、約３Åから約１μｍの厚さに形成されてよい。
【００２２】
本発明のいくつかの実施形態は、ＩＩＩ族窒化物半導体デバイスのＩＩＩ族窒化物半導体材料からなる領域の表面の少なくとも一部分上にＳｉＣ層を形成することによって、ＩＩＩ族窒化物半導体デバイスの表面不活性化方法を提供する。対応する構造体もまた提供される。
【００２３】
ある実施形態では、ＩＩＩ族窒化物半導体デバイスは、ＧａＮベースの半導体デバイスでよい。さらなる実施形態では、ＩＩＩ族窒化物半導体デバイスは、ＩＩＩ族窒化物高電子移動度トランジスタとすることができる。
【００２４】
本発明のさらなる実施形態では、ＳｉＣ層を形成することは、ＩＩＩ族窒化物半導体デバイスのＩＩＩ族窒化物半導体材料の分解温度より低い温度で実施される。例えば、ＳｉＣ層を形成することは、約１１００℃未満の温度で実施され、いくつかの実施形態では約１０００℃未満の温度で、また、特定の実施形態では約９００℃未満で実施される。また、ＳｉＣ層は、非単結晶になるように形成されてもよい。特定の実施形態では、ＳｉＣ層を形成することは、３Ｃ  ＳｉＣ層を形成することを含んでいる。ＳｉＣ層は、約３Åから約１μｍの厚さに形成されてよい。
【００２５】
本発明のさらなる実施形態は、酸素含有環境中で不活性層を直接にＩＩＩ族窒化物層上でアニーリングすることを含む、ＩＩＩ族窒化物半導体デバイスなど広バンドギャップ半導体デバイスの不活性構造体を提供する方法を含んでいる。不活性層は、例えば、ＳｉＮ、ＢＮ、ＭｇＮ、及び／又はＳｉＣでよい。さらに他の実施形態では、不活性層はＳｉＯ2、ＭｇＯ、Ａｌ2Ｏ3、Ｓｃ2Ｏ3、及び／又はＡｌＮを含んでいる。
【００２６】
アニーリングすることは、約１００℃から約１０００℃の温度で約１０秒から約１時間の間、実施されてよい。酸素含有環境は、酸素だけのもの、窒素中に酸素があるもの、アルゴンなど他の不活性ガス中に酸素があるもの、乾燥空気、ＣＯ、ＣＯ2、ＮＯ、ＮＯ2及び／又はオゾン中に酸素があるものとすることができる。アニーリングすることは、不活性層の下にある構造体を酸化するには不十分であるが不活性層から少なくとも一部の水素を除去するには十分なある温度及び時間で実施されてよい。一部の炭素もまた、不活性層から除去することができる。
【００２７】
本発明のさらなる実施形態は、ＩＩＩ族窒化物半導体デバイスのＩＩＩ族窒化物半導体材料の一領域の表面の少なくとも一部に直接に不活性層を形成することによって、かつその不活性層をＤ2及び／又はＤ2Ｏ中でアニーリングすることによって、ＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法を提供する。いくつかの実施形態では、不活性層はＳｉＮ、及び／又はＭｇＮを含んでいる。他の実施形態では、不活性層はＢＮ、及び／又はＳｉＣを含んでいる。さらに他の実施形態では、不活性層はＳｉＯ2、ＭｇＯ、Ａｌ2Ｏ3、Ｓｃ2Ｏ3、及び／又はＡｌＮを含む。
【００２８】
アニーリングすることは、不活性層の下にある構造体を酸化するには不十分であるが不活性層層から少なくとも一部の水素を除去するには十分な、あるいは一部の水素を重水素で置換するには十分なある温度及び時間で実施されてよい。さらに、ＩＩＩ族窒化物半導体材料は、ＧａＮがベースの材料とすることができる。
【００２９】
本発明のさらなる実施形態は、ＩＩＩ族窒化物の高電子移動度トランジスタ及びＩＩＩ族窒化物の高電子移動度トランジスタの製造方法を提供し、このトランジスタは、ＩＩＩ族窒化物ベースのチャネル層と、チャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、バリア層上に設けられたＡｌＮキャップ層とを備えている。トランジスタはさらに、ＡｌＮキャップ層の中へ入り込んでいるゲートコンタクトを含むこともできる。このような実施形態では、ＡｌＮキャップ層は、約５Åから約５０００Åの厚さを有する。本発明のいくつかの実施形態では、ＡｌＮ層は、その下の層とコヒーレントでなくてよく、非単結晶でよく、本来の位置以外（ｅｘ−ｓｉｔｕ）に形成されてよく、かつ／又は、ＣＶＤではなくＰＶＤなど低品質の形成プロセスによって形成することができる。トランジスタは、また、ＡｌＮキャップ層の中へ入り込んでいないゲートコンタクトをＡｌＮキャップ層上に備えることもできる。このような実施形態では、ＡｌＮキャップ層は、約２Åから約２０Åの厚さを有する。さらに、チャネル層はＧａＮ層とすることができ、バリア層はＡｌＧａＮ層とすることもできる。
【００３０】
本発明のさらなる実施形態は、ＩＩＩ族窒化物の高電子移動度トランジスタ及びＩＩＩ族窒化物の高電子移動度トランジスタの製造方法を提供し、このトランジスタは、ＩＩＩ族窒化物ベースのチャネル層と、チャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、バリア層上に設けられた保護層と、バリア層上に設けられたゲートコンタクトと、保護層上に設けられたオーミックコンタクトとを備えている。本発明のいくつかの実施形態では、保護層はＳｉＮを含んでいる。他の実施形態では、保護層はＢＮ又はＭｇＮを含んでいる。さらに他の実施形態では、保護層は、ＳｉＮ層とＡｌＮ層など多層を備えている。本発明の特定の実施形態では、保護層は、約１Åから約１０Åの厚さを有する。いくつかの実施形態では、保護層は、約１単分子層の厚さを有する。
【００３１】
本発明のさらなる実施形態では、ゲートコンタクトは保護層上にある。また、オーミックコンタクトも、保護層の直上にあってよい。保護層は、バリア層を形成することと共に本来の場所（ｉｎ−ｓｉｔｕ）で形成することができる。
【００３２】
本発明のいくつかの実施形態によれば、キャップ層、不活性層、保護層、及び／又は不活性層のアニールの様々な組合せ、及び／又はサブ組合せを提供することができる。
【発明を実施するための最良の形態】
【００３３】
次に、本発明の実施形態が示されている添付の図面を参照して、本発明を以下に説明する。しかし、本発明は、本明細書に示される実施形態に限定されるものと解釈されるべきものではない。むしろ、これらの実施形態は、本開示が全く完全であるように、また当業者に本発明の技術的範囲を十分に伝えるように提供されるものである。図面では、見やすくするために層及び領域の厚さが誇張されている。同じ番号が、全体を通して同じ要素を示す。本明細書では「及び／又は」という語は、関連性のある列挙された要素の１つ又は複数の任意の組合せ、あるいはすべての組合せを含んでいる。
【００３４】
本明細書で使用される用語は、特定の実施形態の説明のみを目的とし、本発明を限定するものではない。本明細書では単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、明確な指示が文書中に別にない限り、複数形もまた含むものである。さらに、「備える（ｃｏｍｐｒｉｓｅｓ）」及び／又は「備えている（ｃｏｍｐｒｉｓｉｎｇ）」という語は、本明細書で使用される場合、提示された特徴、完全体（ｉｎｔｅｇｅｒ）、ステップ、動作、要素、及び／又は構成要素の存在を明示するが、他の１つ又は複数の特徴、完全体、ステップ、動作、要素、構成要素、及び／又はそれらの群の存在又は追加を排除しないことを理解されたい。
【００３５】
層、領域、又は基板などの要素が他の要素の「上に（ｏｎ）」ある、又は「上へ（ｏｎｔｏ）」延在していると記述される場合には、その要素は、他の要素のじかに上にあってよく、又は直接にその上へ延在してよく、あるいはまた介在要素が存在してもよいことを理解されたい。対照的に、ある要素が他の要素の「直接に上に（ｄｉｒｅｃｔｌｙ  ｏｎ）」ある、又は「直接に上へ（ｄｉｒｅｃｔｌｙ  ｏｎｔｏ）」延在していると記述される場合には、介在要素が存在しない。ある要素が他の要素に「接続されて（ｃｏｎｎｅｃｔｅｄ）」いる、又は「結合されて（ｃｏｕｐｌｅｄ）」いると記述される場合には、その要素は、他の要素にじかに接続又は結合されてよく、あるいは介在要素が存在してもよいことを理解されたい。対照的に、ある要素が他の要素に「直接に接続されて（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ）」いる、又は「直接に結合されて（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ）」いると記述される場合には、介在要素が存在しない。本明細書全体を通して、同じ番号が同じ要素を示している。
【００３６】
本明細書では、様々な要素、構成要素、領域、層、及び／又は部分を示すために第１、第２などの語が使用されることがあるが、これらの要素、構成要素、領域、層、及び／又は部分は、これらの語によって限定されるべきでないことを理解されたい。これら第１、第２などの語は、１つの要素、構成要素、領域、層又は部分を別の領域、層又は部分と区別するためだけに使用される。したがって、後述する第１の要素、第１の構成要素、第１の領域、第１の層、又は第１の部分は、本発明の教示から逸脱することなく、第２の要素、第２の構成要素、第２の領域、第２の層、又は第２の部分と呼ぶこともできる。
【００３７】
さらに本明細書では、図に示される１つの要素と他の要素との関係を記述するために、「下（ｌｏｗｅｒ）」又は「最下（ｂｏｔｔｏｍ）」、及び「上（ｕｐｐｅｒ）」又は「最上（ｔｏｐ）」などの相対的な語が使用されることがある。相対的な語は、図に示された方位に加えて、そのデバイスの異なる方位を包含することを意図したものであることを理解されたい。例えば、図のデバイスが反転された場合には、他の要素の「下」側にあるとして記述された要素は、他の要素の「上」側に向けられることになる。したがって、この例示的な用語「下」は、図の特定の向きに応じて、「下」の方位も「上」の方位も包含することができる。同様に、図の１つの中のデバイスが反転された場合には、他の要素の「下に」又は「真下に（ｂｅｎｅａｔｈ）」と記述された要素は、その他の要素の「上（ａｂｏｖｅ）」に向けられることになる。したがって、この例示的な用語「下に」又は「真下に」は、上の方位も下の方位も包含することができる。さらに、「外側（ｏｕｔｅｒ）」という用語は、基板から最も遠く離れた表面及び／又は層を指すために使用されることがある。
【００３８】
本発明の実施形態を本明細書では、本発明の理想化された実施形態の概略図である断面図を参照して説明する。そのようなものとして、例えば、製造方法及び／又は製造公差のために、図の形状との相違が予想される。したがって、本発明の実施形態は、本明細書で図示された領域の特定の形状に限定されるものと解釈されるべきものではなく、例えば、製造により生じる形状の偏差を含むものである。例えば、長方形として図示されたエッチング領域は通常、先細になったり、丸くなったり、あるいは湾曲したフィーチャを有する。したがって、図に示された各領域は、本質的に概略的なものであり、それらの形状は、あるデバイスの一領域の正確な形状を示すことを意図したものではなく、本発明の技術的範囲を限定することを意図したものでもない。
【００３９】
別に定義されない限り、本明細書で使用されるすべての語（技術用語及び科学用語を含む）は、本発明が属する技術分野の当業者によって一般に理解されるのと同じ意味を有する。さらに、一般に使用される辞書に定義されているような語は、関連する技術の文脈におけるそれらの語の意味と一致した意味を有していると解釈されるべきであり、理想化された意味、又は過度に正式な意味には、そのように本明細書で定義されていない限り、解釈されないことを理解されたい。
【００４０】
また、他のフィーチャの「付近に」配置された構造体又はフィーチャの参照箇所は、その付近のフィーチャと重なり合う、又はその下にある部分を有することもあることを当業者は理解されたい。
【００４１】
本発明の実施形態は、ＩＩＩ族窒化物ベースのＨＥＭＴなど、窒化物ベースのデバイスでの使用に特に申し分なく適合させることができる。本明細書では、「ＩＩＩ族窒化物」という用語は、窒素と、周期表のＩＩＩ族の元素で通常アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成される半導体化合物を示す。この用語はまた、ＡｌＧａＮやＡｌＩｎＧａＮなどの３元化合物及び４元化合物も示す。当業者にはよく理解されているように、ＩＩＩ族元素は窒素と結合して、２元化合物（例えば、ＧａＮ）、３元化合物（例えばＡｌＧａＮ、ＡｌＩｎＮ）、及び４元化合物（例えば、ＡｌＩｎＧａＮ）を形成することができる。これらの化合物はすべて、１モルの窒素が合計１モルのＩＩＩ族元素と結合している実験式を有する。したがって、それら化合物を記述するためにＡｌxＧａ1-xＮ（ただし０≦ｘ≦１）などの式がしばしば使用される。
【００４２】
本発明の実施形態を利用できる、ＧａＮベースのＨＥＭＴを製造するための適切な構造体及び方法が記載されている（例えば、本発明の譲渡人に譲渡された特許文献３、２００１年７月１２日出願、２００２年６月６日公開「ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME」特許文献４、２００２年１１月１４日公開、Ｓｍｏｒｃｈｋｏｖａ他「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」特許文献５、２００３年７月１１日出願「NITRIDE-BASED TRANSISTORS AND METHODS OF FABRICATION THEREOF USING NON-ETCHED CONTACT RECESSES」特許文献６、２００４年２月５日出願「NITRIDE HETEROJUNCTION_TRANSISTORS HAVING CHARGE-TRANSFER INDUCED ENERGY BARRIERS AND METHODS OF FABRICATING THE SAME」特許文献７、２００４年１月２３日出願「METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS WITH A CAP LAYER AND A RECESSED GATE」特許文献８、２００４年５月２０日出願「METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS AND NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS」特許文献９、２００４年５月２０日出願「SEMICONDUCTOR DEVICES HAVING A HYBRID CHANNEL LAYER, CURRENT APERTURE TRANSISTORS AND METHODS OF FABRICATING SAME」特許文献１０、２００２年７月２３日出願、２００３年１月３０日公開「INSULATING GATE ALGAN/GAN HEMT」特許文献１１参照）。これらの開示の全体を、参照により本明細書に組み込む。
【００４３】
本発明のいくつかの実施形態は、ＡｌＧａＮキャップ層を備える窒化物ベースのＨＥＭＴを提供し、このＡｌＧａＮキャップ層は、バリア層から遠い方の表面などに、ＡｌＧａＮキャップ層の他の領域よりも高い濃度のＡｌＧａＮを有する。したがって、このデバイスは、高い濃度のＡｌを含む層をデバイスの外面として有することができる。このような層は、均一なＡｌ濃度又は低減されたＡｌ濃度をその外面に含む従来のデバイスに比べて、加工中及び／又は動作中のデバイスの堅牢性を改善することができる。例えば、Ａｌ濃度が表面で高められると、Ｇａ−Ｎ結合と比べて強いＡｌ−Ｎ結合により、高温でのエッチング又は他の化学反応の影響を受けにくくなることがある。
【００４４】
本発明の特定の実施形態では、バリア層の上にＡｌＮキャップ層を備える窒化物ベースのＨＥＭＴが提供される。すなわち、このデバイスは、高濃度のＡｌを含む層をデバイスの外面として備え、この外面は上述したように、従来のデバイスに比べて、加工中及び／又は動作中のデバイスの堅牢性を改善することができる。
【００４５】
本発明のさらなる実施形態では、窒化物ベースのＨＥＭＴのキャップ層の外面は、バリア層から遠い方のキャップ層の表面に、キャップ層の他の領域よりも高い濃度のドーパントをキャップ層が有するように、ｐ型、ｎ型又は深いレベルのドーパントでドープされる。このキャップ層は、ＧａＮベースのキャップ層とすることができる。デバイスの外面のドーパントは、キャップ層内の転位に対して分離でき、それによって転位に沿ったゲート漏洩を低減する。このドーパントは、転位での場合にバルク結晶中の場合とは異なる特性を有することができる。例えば、バルク結晶中の浅いドーパントが、転位での場合の深いレベルの特性を有することができる。したがって、ｐ型、ｎ型の深いレベルのドーパントへの参照箇所は、転位でのドーパントではなくバルク結晶中のドーパントの特性を示す。これは、ｐ型又は深いレベルのドーパントの場合に特に当てはまることがある。
【００４６】
本発明のさらなる実施形態は、広バンドギャップ半導体デバイスの黒鉛状及び／又は非晶質のＢＮ不活性層を提供する。本明細書では、広バンドギャップ半導体デバイスは、約２．５ｅＶよりも大きいバンドギャップを有する半導体材料を含むデバイスを示す。黒鉛状及び／又は非晶質のＢＮは、ＧａＮベースのデバイスでの使用の場合に特に申し分なく適合させることができる。というのは、ＢがＡｌ、Ｇａ及びＮと等価共役であり、Ｎが両方の材料に存在するからである。したがって、ＧａＮベースの構造体では、ＢもＮもドーパントではない。対照的に、ＳｉはＧａＮのドーパントである。したがって、黒鉛状及び／又は非晶質のＢＮ不活性層を形成すると、Ｓｉの移行によるＧａＮ層の意図的でないドーピングの可能性を低減することができる。さらに、黒鉛状及び／又は非晶質のＢＮ不活性層は、トラップレベル（ｔｒａｐ  ｌｅｖｅｌ）、異なるトラップエネルギー、異なるエッチング選択性を低減させ、かつ／又はアニーリング挙動をＳｉＮやＳｉＯxなど従来の不活性材料と比べて改善することがある。
【００４７】
本発明のさらなる実施形態は、ＩＩＩ族窒化物デバイスのＳｉＣ不活性層を提供する。このＳｉＣ不活性層は、トラップレベル、異なるトラップエネルギー、異なるエッチング選択性を低減させ、かつ／又はアニーリング挙動をＳｉＮやＳｉＯxなど従来の不活性材料と比べて改善することがある。ＳｉＮ、ＳｉＯＮ、ＳｉＯx、ＭｇＮなどの参照は、化学量論的材料及び／又は非化学量論的材料を示す。
【００４８】
本発明のいくつかの実施形態による例示的なデバイスが、図１Ａ乃至図６に概略的に示されている。すなわち、本明細書では、本発明の実施形態を入り込んでいるゲート構造体、又は入り込んでいないゲート構造体に関して説明するが、本発明の他の実施形態では、ゲート凹部を含んでも含まなくてもよい。したがって、本発明の実施形態は、本明細書で示される特定の例示的実施形態に限定されるものと解釈されるべきでなく、本明細書で示されるキャップ層及び／又は不活性層を有する適切などんな構造体を含んでもよい。
【００４９】
以下、図面を参照して本発明の実施形態について説明する。  
図１Ａ及び図１Ｂは、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタの一実施形態を説明するための断面概略図で、キャップ層２４、２４’を有するＩＩＩ族窒化物高電子移動度トランジスタを示す図である。
【００５０】
窒化物ベースのデバイスをその上に形成できる基板１０が提供されている。本発明の特定の実施形態では、基板１０は、半絶縁性炭化シリコン（ＳｉＣ）基板とすることができ、これは例えば、４Ｈポリタイプの炭化シリコンでよい。炭化シリコンの他の候補ポリタイプには、３Ｃ、６Ｈ、及び１５Ｒのポリタイプが含まれる。「半絶縁性」という用語は、絶対的な意味ではなく説明的に用いられる。本発明の特定の実施形態では、炭化シリコンバルク結晶は、室温で約１×１０5Ωｃｍ以上の固有抵抗を有する。
【００５１】
任意選択のバッファ、核形成、及び／又は遷移層（図示せず）が基板１０上に設けられてよい。例えば、適切な結晶構造転位を実現するために、炭化シリコン基板とデバイスの残りの部分との間にＡｌＮバッファ層が設けられてよい。加えて、歪平衡遷移層（ｓｔｒａｉｎ  ｂａｌａｎｃｉｎｇ  ｔｒａｎｓｉｔｉｏｎ  ｌａｙｅｒ）がまた、記載されているように設けられてもよい（例えば、２００２年７月１９日出願、２００３年６月５日公開「STRAIN BALANCED NITRIDE HETROJUNCTION TRANSISTORS AND METHODS OF FABRICATING STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTORS」、本発明の譲渡人に譲渡の特許文献１２又は２００２年７月１９日出願、２００４年１月２２日公開「STRAIN COMPENSATED SEMICONDUCTOR STRUCTURES AND METHODS OF FABRICATING STRAIN COMPENSATED SEMICONDUCTOR STRUCTURES」特許文献１３参照）。これらの開示を、参照により本明細書に完全に記載されたものとして本明細書に組み込む。
【００５２】
適切なＳｉＣ基板が、例えば、本発明の譲渡人の米国ノースカロライナ州、ＤｕｒｈａｍのＣｒｅｅ、Ｉｎｃ．によって製造されており、製造方法が開示されている（例えば、特許文献１４、１５、１６、１７参照）。これらの内容の全体を、参照により本明細書に組み込む。同様に、ＩＩＩ族窒化物のエピタキシャル成長法が記載されている（例えば、特許文献１８、１９、２０、２１参照）。これらの内容の全体を、参照により本明細書に組み込む。
【００５３】
炭化シリコンが基板材料として使用されてよいが、本発明の実施形態は、サファイヤ、アルミニウム窒化物、アルミニウムガリウム窒化物、ガリウム窒化物、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなど、適切などんな基板も使用することができる。いくつかの実施形態では、適切なバッファ層もまた形成することができる。
【００５４】
図１Ａ及び図１Ｂに戻ると、チャネル層２０が基板１０上に設けられている。チャネル層２０は、上述したように、バッファ層、遷移層、及び／又は核形成層を使用して基板１０上に堆積させることができる。チャネル層２０は、圧縮歪を受けてよい。さらに、チャネル層２０、及び／又はバッファ核形成層、及び／又は遷移層は、ＭＯＣＶＤによって、あるいは当業者には既知のＭＢＥやＨＶＰＥなど他の方法によって堆積させることができる。
【００５５】
本発明のいくつかの実施形態では、チャネル層２０の伝導帯端のエネルギーが、チャネル層２０とバリア層２２の間の境界面におけるバリア層２２の伝導帯端のエネルギーよりも小さいならば、チャネル層２０は、ＡｌxＧａ1-xＮ（ただし０≦ｘ＜１）などのＩＩＩ族窒化物である。本発明のある実施形態ではｘ＝０であり、チャネル層２０はＧａＮであることが示される。チャネル層２０は、また、ＩｎＧａＮやＡｌＩｎＧａＮなど他のＩＩＩ族窒化物であってもよい。チャネル層２０はドープされなくても（「非意図的にドープされても」）よく、約２０Åを超える厚さまで成長させることができる。チャネル層２０は、また、超格子、あるいはＧａＮやＡｌＧａＮなどの組合せなど、多層構造とすることもできる。
【００５６】
バリア層２２がチャネル層２０上に設けられる。チャネル層２０は、バリア層２２のバンドギャップよりも小さいバンドギャップを有することができ、また、チャネル層２０は、バリア層２２よりも大きい電子親和力（ｅｌｅｃｔｒｏｎ  ａｆｆｉｎｉｔｙ）を有することもできる。バリア層２２は、チャネル層２０上に堆積することができる。本発明のある実施形態では、バリア層２２は、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ、又はＡｌＩｎＧａＮであり、厚さが約０．１ｎｍと約４０ｎｍの間である。本発明のある実施形態による層の例が記載されている（Ｓｍｏｒｃｈｋｏｖａ他「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」特許文献５参照）。同特許の開示を、参照により本明細書に完全に記載されたものとして本明細書に組み込む。本発明の特定の実施形態では、バリア層２２は、チャネル層２０とバリア層２２の間の境界面で分極効果によりかなりのキャリア濃度を誘導するのに十分な厚さであり、かつ十分に高いＡｌの組成及びドーピングを有する。また、バリア層２２は、バリア層２２とキャップ層２４の間の境界面で堆積されたイオン化不純物又は欠陥による、チャネル内での電子の散乱を低減又は最少化するのにも十分なだけ厚くなければならない。
【００５７】
バリア層２２は、ＩＩＩ族窒化物でよく、チャネル層２０のバンドギャップよりも大きいバンドギャップを有し、またチャネル層２０よりも小さな電子親和力を有する。したがって、本発明のある実施形態では、バリア層２２はＡｌＧａＮ、ＡｌＩｎＧａＮ、及び／又はＡｌＮ、あるいはそれらの層の組合せである。バリア層２２は、例えば、約０．１ｎｍから約４０ｎｍの厚さとしてよいが、層中で亀裂又はかなりの欠陥形成を引き起こすほどに厚くはない。本発明のある実施形態では、バリア層２２はドープされないか、あるいはｎ型ドーパントで約１０19ｃｍ-3未満の濃度までドープされる。本発明のいくつかの実施形態では、バリア層２２はＡｌxＧａ1-xＮ（ただし０＜ｘ≦）である。特定の実施形態では、アルミニウム濃度は約２５％である。しかし、本発明の他の実施形態では、バリア層２２は、アルミニウム濃度が約５％から約１００％の間であるＡｌＧａＮを含む。本発明の特定の実施形態では、アルミニウム濃度は約１０％よりも高い。
【００５８】
図１Ａは、バリア層２２上のキャップ層２４を示す図で、キャップ層２４を貫通する凹部（ｒｅｃｅｓｓ）３６内にゲートコンタクト３２がある。図１Ｂは、また、バリア層２２上のキャップ層２４’を示す図で、キャップ層２４’上にゲートコンタクト３２がある。本発明のいくつかの実施形態では、キャップ層２４、２４’は、不均一組成ＡｌＧａＮ層である。キャップ層２４、２４’は、デバイスの上（外）面を物理的にチャネルから遠ざけ、こうすることによってその面の影響を低減させることができる。キャップ層２４、２４’は、バリア層２２上に形成されたブランケットとすることができ、また、エピタキシャル成長させることができ、かつ／又は堆積によって形成することもできる。一般に、キャップ層２４、２４’は、約２ｎｍから約５００ｎｍの厚さを有する。
【００５９】
本発明のいくつかの実施形態では、キャップ層２４、２４’は、傾斜ＡｌＧａＮ層とすることができる。キャップ層２４、２４’は、バリア層２２から遠い方に外面２５を有し、その表面付近のキャップ層２４、２４’中のＡｌの量は、キャップ層２４、２４’の内部領域のキャップ層２４、２４’中のＡｌの量よりも多くなっている。例えば、キャップ層２４、２４’は、表面２５、２５’で第１の量のＡｌを有し、キャップ層２４、２４’の内部領域で第２の量のアルミニウムを有し、この場合、第１の量は第２の量よりも多い。キャップ層２４、２４’は、また、キャップ層２４、２４’とバリア層２２の間の境界面に第３の量のＡｌを有することもできる。第３の量は、第１の量より多くしても少なくしてもよく、あるいは第１の量と等しくしてもよい。本発明の特定の実施形態では、ＡｌＧａＮキャップ層２４、２４’は、表面２５、２５’にＡｌxＧａ1-xＮ（ただしｘ≦１）からなる第１の領域を含み、キャップ層２４、２４’の内部領域にＡｌyＧａ1-yＮ（ただしｙ＜ｘ）からなる第２の領域を含んでいる。いくつかの実施形態では、ｘは約０．３から約１である。さらなる実施形態では、ｙは約０から約０．９である。特定の実施形態では、ＡｌＧａＮキャップ層は、バリア層２２とキャップ層２４、２４’の間の境界面にＡｌzＧａ1-zＮ（ただしｚ≦１、ｚ≠ｙ）からなる第３の領域を含んでいる。さらに、ｚはｙより大きくしてもよい。例えば、本発明のいくつかの実施形態では、ＡｌＮ層がバリア層として、又はバリア層付近のキャップ層の一部として設けられてよい。このような場合には、キャップ層２４、２４’は、ｚからｙの、及びｙからｘの傾斜Ａｌ濃度を有することができる。本発明の、キャップ層２４を貫通して入り込んでいる（ｒｅｃｅｓｓｅｄ）ゲートコンタクト３２を有する特定の実施形態では、高濃度のＡｌは、キャップ層の中へ約３０Åから約１０００Åまで延在する。本発明の、キャップ層２４’上にゲートコンタクト３２を有する特定の実施形態では、高濃度のＡｌは、キャップ層の中へ約２．５Åから約１００Åまで延在する。
【００６０】
キャップ層２４、２４’は、従来のエピタキシャル成長法によって設けることができ、この場合、キャップ層２４、２４’の成長の終止中に高いＡｌ濃度がもたらされる。したがって、例えば、キャップ層２４、２４’は、成長の終止直前又は終止中にＡｌ源が増加するＭＯＣＶＤ成長によって設けることができる。
【００６１】
図１Ａ及び図１Ｂにさらに示されているように、オーミックコンタクト３０がバリア層２２上に設けられる。パターニングされたマスク及びエッチング処理を使用して、下にあるバリア層２２を露出することができる。本発明のいくつかの実施形態では、エッチングは、低損傷エッチングとすることができる。本発明のいくつかの実施形態では、エッチングは、ＫＯＨなど強塩基による、ＵＶ照射を用いたウェットエッチングである。他の実施形態では、エッチングはドライエッチングである。ＩＩＩ族窒化物の低損傷エッチング法の例としては、反応性イオンエッチング以外に、Ｃｌ2、ＢＣｌ3、ＣＣｌ2Ｆ2及び／又は他の塩素化種を使用する誘導結合プラズマや、プラズマへのＤＣ成分がない電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチング及び／又はダウンストリームプラズマエッチングなどが含まれる。さらに、図１Ａ及び図１Ｂに示されているように、オーム金属がパターニングされてオーミックコンタクト材料パターンが設けられ、これはアニーリングされるとオーミックコンタクト３０をもたらす。図１Ａ及び図１Ｂではオーミックコンタクト３０がバリア層２２に入り込んでいるが、本発明のいくつかの実施形態では、オーミックコンタクト３０はバリア層２２に入り込む必要がない。
【００６２】
図１Ａに示されているように、ゲート凹部（ｇａｔｅ  ｒｅｃｅｓｓ）３６は、また、バリア層２２の一部を露出するようにキャップ層２４を貫通して設けることもできる。本発明のいくつかの実施形態では、凹部３６は、バリア層２２の中へ延在するように形成される。凹部３６は、バリア層２２の中へ延在して、例えば、閾電圧や周波数性能など、デバイスの性能特性を調節することができる。凹部３６は、上述のようにマスク及びエッチング処理を用いて形成することができる。オーミックコンタクト３０がソースコンタクト及びドレインコンタクトを提供する特定の実施形態では、凹部３６、及びその後にゲートコンタクト３２がドレインコンタクトよりもソースコンタクトに近くなるように、ソースコンタクトとドレインコンタクトの間で凹部３６をずらすことができる。
【００６３】
ゲートコンタクト３２は凹部３６内に形成され、バリア層２２の露出部分に接触する。このゲートコンタクト３２は、図１Ａに示されている「Ｔ」ゲートとすることができ、従来の製造方法を使用して製作することができる。ゲートコンタクト３２は、また、図１Ｂに示されているように、キャップ層２４’上に形成することもでき、従来の製造方法を使用して製作することができる。適切なゲート材料は、バリア層２２の組成によって決まるが、ある実施形態では、窒化物ベースの半導体材料に対してショットキーコンタクトを作ることができる従来の材料、Ｎｉ、Ｐｔ、ＮｉＳｉx、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ、及び／又はＷＳｉＮなどを使用することができる。
【００６４】
以下に説明する従来の不活性層又はＢＮ不活性層がまた、図１Ａ及び図１Ｂの構造体上に設けられてもよい。例えば、ＳｉＮ層を、またいくつかの実施形態では極めて薄いＳｉＮ層を本来の場所（ｉｎ−ｓｉｔｕ）で形成することができる。記載されているＭｇＮ不活性層もまた、利用することができる（例えば、「FABRICATION OF SEMICONDUCTOR MATERIALS AND DEVICES WITH CONTROLLED ELECTRICAL CONDUCTIVITY」特許文献２２参照）。同特許の開示を、参照により記載されたものとして全体を本明細書に組み込む。不活性層から水素を除去し、表面状態を変え、かつ／又は表面に酸素を付加するために、任意選択で、不活性層を含む構造体のアニールが酸素環境中で実施されてもよい。酸素アニールが実施される場合には、アニールは、不活性層とその下にあるＩＩＩ族窒化物層との間の層を著しく酸化しないようにして実施することができる。例えば、本発明のいくつかの実施形態では、アニーリングは、約１００℃から約１０００℃の温度で、約１０秒から約１時間の間、実施することができる。酸素含有環境は、酸素だけのもの、窒素中に酸素があるもの、アルゴンなど他の不活性ガス中に酸素があるもの、乾燥空気、ＣＯ、ＣＯ2、ＮＯ、ＮＯ2及び／又はオゾン中に酸素があるものでよい。酸素含有環境を提供するために使用されるガスは、不活性層内に水素を混合しないように水素がないものとすることができる。他の方法として、又は追加して、Ｄ2又はＤ2Ｏ中でアニールが実施されてもよい。
【００６５】
本発明の実施形態によるトランジスタは、記載された方法（例えば、２００４年５月２０日出願「METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS AND NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS」特許文献９、２００４年７月２３日出願「METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS WITH A CAP LAYER AND A RECESSED GATE」８参照）を含めて、参照により本明細書に組み込まれた特許出願及び特許で論議されているような方法を利用して製造することができる。これらの開示を参照により記載されたものとして全体で本明細書に組み込む。
【００６６】
図２Ａ及び図２Ｂは、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するための断面概略図で、キャップ層３４、３４’を有するＩＩＩ族窒化物高電子移動度トランジスタを示す図である。
【００６７】
基板１０とチャネル層２０とバリア層２２とオーミックコンタクト３０及びゲートコンタクト３２は、図１Ａ及び図１Ｂを参照して上述したように設けることができる。図２Ａ及び図２Ｂから分かるように、キャップ層３４、３４’は、キャップ層３４、３４’の外面又は外面近くにドープ領域４０、４０’を含んでいる。キャップ層３４、３４’は、例えば、参照により本明細書に組み込まれた特許又は特許出願に記載されたＧａＮ層及び／又はＡｌＧａＮ層など、ＧａＮベースのキャップ層とすることができる。本発明のいくつかの実施形態では、ドープ領域４０、４０’は、Ｍｇ、Ｂｅ、Ｚｎ、Ｃａ、及び／又はＣなど、ｐ型ドーパントでドープされる。本発明の他の実施形態では、ドープ領域４０、４０’は、Ｓｉ、Ｇｅ、及び／又はＯなど、ｎ型ドーパントでドープされる。本発明のさらなる実施形態では、ドープ領域４０、４０’は、Ｆｅ、Ｃ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、及び／又はＣｏなど、深いレベルのドーパントでドープされる。ドーパントは、キャップ層３４、３４’の堆積中又は成長中にキャップ層３４、３４’に混合することができ、あるいは、例えば、イオン注入を使用して後で注入することができる。本発明のいくつかの実施形態では、キャップ層３４は、キャップ層３４、３４’全体にわたって混合されたドーパントを有する。このような場合には、ドープ領域４０は、キャップ層３４、３４’の残りの部分のドーパントの濃度と比べて高められたドーパント濃度の領域によって提供される。ＩＩＩ族窒化物材料を共ドーピング（ｃｏ−ｄｏｐｉｎｇ）する方法は記載されている（例えば、２００４年１月７日出願「CO-DOPING FOR FERMI LEVEL CONTROL IN SEMI-INSULATING GROUP III NITRIDES」特許文献２３参照）。同特許の開示を、参照により記載されたものとして全体を本明細書に組み込む。
【００６８】
本発明の、ドーパントがｎ型ドーパントである実施形態では、ｎ型ドーパントはＳｉ、Ｇｅ、又はＯとすることができる。本発明の、ゲート凹部３６を用いない特定の実施形態では、ドープ領域４０は、キャップ層３４の中へ約２．５Åから約５０Åまで延在する。本発明の、ゲート凹部３６を用いる特定の実施形態では、ドープ領域４０’は、キャップ層３４’の中へ約２０Åから約５０００Åまで延在する。ｎ型ドーパントを用いると、ゲート凹部３６を用いない実施形態でのドープ領域４０は、約１０18から約１０21ｃｍ-3のドーパント濃度を実現でき、ゲート凹部３６が設けられる場合には、１０21ｃｍ-3よりも多量にドープすることができる。本発明の特定の実施形態では、ドープ領域４０、４０’は、キャップ層３４、３４’の表面又は表面近くの１つ又は複数のデルタドープ領域（ｄｅｌｙａ-ｄｏｐｅｄ  ｒｅｇｉｏｎ）とすることができ、例えば、約１０11から１０15ｃｍ-2のドーパント濃度を有することができる。本明細書では、デルタドープ領域は、それが表面の約５Å以内にある場合に表面にあるとし、表面の約５０Å以内にある場合に表面の近くにあるとする。本発明の特定の実施形態では、ドーパントはＯであり、キャップ層３４、３４’内へ約２０Å延在する。トラップ効果を低減かつ／又は最小化するために、ｎ型ドーパントを使用してチャネル領域を表面状態から遮蔽し、表面エネルギーレベルを予測可能な所望のレベルに固定することができる。ドーピングのレベルは、入り込んでいるゲートコンタクト３２を用いない実施形態での支配的な「表面」状態になるように十分に高くなければならないが、過度の電流漏洩経路をもたらすほどに高くなってはならない。
【００６９】
他の実施形態では、ドープ領域４０は、ｐ型ドーパントでドープされる領域である。本発明の、ゲート凹部３６を用いない特定の実施形態では、ドープ領域４０は、キャップ層３４の中へ約２．５Åから約１００Åまで延在する。本発明の、ゲート凹部３６を用いる特定の実施形態では、ドープ領域４０’は、キャップ層３４’の中へ約３０Åから約５０００Åまで延在する。ｐ型ドーパントを用いると、ドープ領域４０は、約１０16から約１０22ｃｍ-3のドーパント濃度を実現することができる。ｐ型ドーパントは、Ｍｇ、Ｂｅ、Ｚｎ、Ｃａ、及び／又はＣとすることができる。本発明の特定の実施形態では、ドープ領域４０は、キャップ層の表面又は表面近くの１つ又は複数のデルタドープ領域とすることができ、例えば、約１０11から約１０15ｃｍ-2のドーパント濃度を有することができる。ｐ型ドーパントを使用してチャネル領域を表面状態から遮蔽し、トラップ効果を低減かつ／又は最小化するように表面エネルギーレベルを予測可能な所望のレベルに固定し、かつ漏洩電流を低減させることができる。ドーピングのレベルは、入り込んでいるゲートコンタクト３２を用いない実施形態での漏洩電流を低減させ、かつ支配的な「表面」状態になるように十分に高くなければならないが、伝導層になることによって誘導トラップ又は漏洩経路をもたらすほどに高くなってはならない。しかし、本発明の、例えば、図２Ｂに示されるように、入り込んでいるゲートコンタクト３２を有する特定の実施形態で、キャップ層３４’とゲートコンタクト３２の間にＳｉＮ層又はギャップなどの絶縁領域が設けられ場合には、キャップ層３４’を伝導層として提供できるように高レベルのｐ型ドーパントを与えることができる。
【００７０】
さらに、本発明のある実施形態では、ドープ領域４０は、このドープ領域とキャップ層３４の間にｐ−ｎ接合をもたらすようにｐ型ドーパントでドープすることができ、ゲートコンタクト３２は、接合型ＨＥＭＴ（ＪＨＥＭＴ）をもたらすようにドープ領域４０上に直接に設けられる。このような場合には、ドープ領域４０は、オーミックコンタクト３０まで延びることがなく、オーミックコンタクト４０は、ＳｉＮ層又はギャップなどの絶縁領域によってドープ領域から分離することができる。
【００７１】
さらなる実施形態では、ドープ領域４０は、深いレベルのドーパントでドープされた領域である。本発明の、ゲート凹部３６を用いない特定の実施形態では、ドープ領域４０は、キャップ層３４の中へ約２．５Åから約１００Åまで延在する。本発明の、ゲート凹部３６を用いる特定の実施形態では、ドープ領域４０’は、キャップ層３４’の中へ約３０Åから約５０００Åまで延在する。深いレベルのドーパントを用いると、ドープ領域４０は、約１０16から約１０22ｃｍ-3のドーパント濃度を実現することができる。深いレベルのドーパントは、Ｆｅ、Ｃ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｏ、又は他の希土類元素でよい。深いレベルのドーパントを使用してチャネル領域を表面状態から遮蔽し、トラップ効果を低減かつ／又は最小化するように表面エネルギーレベルを予測可能な所望のレベルに固定し、かつ漏洩電流を低減させることができる。ドーピングのレベルは、入り込んでいるゲートコンタクト３２を用いない実施形態での漏洩電流を低減させ、かつ支配的な「表面」状態になるように十分に高くなければならないが、著しいトラッピングを引き起こすほどに高くなってはならない。
【００７２】
図３Ａ及び図３Ｂは、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するための断面概略図で、黒鉛状及び／又は非晶質ＢＮ不活性層１００、１００’を組み込んだＩＩＩ族窒化物高電子移動度トランジスタを示す図である。
【００７３】
基板１０とチャネル層２０とバリア層２２とキャップ層２４とオーミックコンタクト３０及びゲートコンタクト３２は、図１Ａ、図１Ｂ及び／又は図２Ａ、図２Ｂを参照して上述したように設けることができる。図３Ａ及び図３Ｂにさらに示されているように、黒鉛状及び／又は非晶質ＢＮ不活性層１００、１００’が電子デバイスの露出面に設けられる。本発明の特定の実施形態では、黒鉛状ＢＮ不活性層１００、１００’は、非単結晶層である。黒鉛状及び／又は非晶質ＢＮ不活性層１００、１００’は、単一層又は多層として設けることができ、また、ＳｉＮやＳｉＯｘなど他の材料からなる層と共に組み込むことができる。本発明の、ゲートコンタクト３２がＢＮ不活性層１００を貫通して入り込んでいる特定の実施形態では、黒鉛状又は非晶質ＢＮ不活性層１００は、約３Åから約１μｍの厚さを有することができる。本発明の、ゲートコンタクト３２がＢＮ不活性層１００’を貫通して入り込んでいない特定の実施形態では、黒鉛状又は非晶質ＢＮ不活性層１００’は、約２Åから約１００Åの厚さを有することができる。したがって、図３Ｂに示された実施形態では、ＭＩＳＨＥＭＴを提供することができる。さらに、上述したように、ゲートコンタクト３２は、例えば、図１Ａ及び図２Ｂに示されたように、キャップ層２４の中へ入り込んで配置し、又はキャップ層２４を貫通して入り込んで配置することができ、ＢＮ不活性層１００、１００’は、キャップ層２４の凹部の中へ、その凹部の中及びバリア層２２上へ延在することができ、あるいはゲートコンタクト３２で終止してもよい。したがって、本発明のいくつかの実施形態では、入り込んでいるゲートコンタクト３２を備えるＭＩＳＨＥＭＴを提供することができる。
【００７４】
ＭＯＣＶＤなどにより黒鉛状及び／又は非晶質ＢＮを形成する方法は、当業者には既知であり、したがって、本明細書でさらに説明する必要がない。例えば、ＢＮ層は、キャリアガス中でＴＥＢ又はＮＨ3を流すことによって形成することができる。しかし、黒鉛状及び／又は非晶質ＢＮ不活性層１００の形成は、不活性層１００が形成される下の構造体の分解温度未満の温度で実施されなければならない。したがって、例えば、ＧａＮベースの構造体では、黒鉛状及び／又は非晶質ＢＮ不活性層１００は、約１１００℃未満の温度で、いくつかの実施形態では約９５０℃未満の温度で、形成されなければならない。いくつかの実施形態では、不活性層１００は、上述したように後でアニールすることができる。
【００７５】
図４Ａ及び図４Ｂは、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するための断面概略図で、ＳｉＣ不活性層１１０、１１０’を組み込んだＩＩＩ族窒化物高電子移動度トランジスタを示す図である。
【００７６】
基板１０とチャネル層２０とバリア層２２とキャップ層２４とオーミックコンタクト３０及びゲートコンタクト３２は、図１Ａ、図１Ｂ及び／又は図２Ａ、図２Ｂを参照して上述したように設けることができる。図４Ａ及び図４Ｂにさらに示されているように、ＳｉＣ不活性層１１０、１１０’がデバイスの露出面に設けられる。本発明の特定の実施形態では、ＳｉＣ不活性層１１０、１１０’は、非単結晶層である。本発明のいくつかの実施形態では、ＳｉＣ不活性層１１０、１１０’は絶縁性又はｐ型のＳｉＣである。ＳｉＣ不活性層１１０、１１０’がｐ型ＳｉＣの場合には、ＳｉＣ不活性層１１０、１１０’とオーミックコンタクト３２の間に、ＳｉＮ層又はギャップなど絶縁領域を設けることができる。本発明のいくつかの実施形態では、３Ｃ  ＳｉＣが低温プロセスで軸上（ｏｎ−ａｘｉｓ）（０００１）六方材料（ｈｅｘａｇｏｎａｌ  ｍａｔｅｒｉａｌ）の上に形成できるので、ＳｉＣ不活性層１１０、１１０’は３Ｃ  ＳｉＣである。ＳｉＣ不活性層１１０、１１０’は、単一層又は多層として設けることができ、またＳｉＮやＳｉＯ2など他の材料からなる層と共に組み込むことができる。本発明の、ゲートコンタクト３２がＳｉＣ不活性層１１０を貫通して入り込んでいる特定の実施形態では、ＳｉＣ不活性層１１０は、約３Åから約１μｍの厚さを有することができる。本発明の、ゲートコンタクト３２がＳｉＣ不活性層１１０’を貫通して入り込んでいない特定の実施形態では、ＳｉＣ不活性層１１０’は、約２Åから約１００Åの厚さを有することができる。したがって、図４Ｂに示された実施形態では、ＭＩＳＨＥＭＴを提供することができる。さらに、上述したように、ゲートコンタクト３２は、例えば、図１Ａ及び図２Ｂに示されたように、キャップ層２４の中へ入り込んで配置し、又はキャップ層２４を貫通して入り込んで配置することができ、ＳｉＣ不活性層１１０、１１０’は、キャップ層２４の凹部の中へ、その凹部の中及びバリア層２２の上へ延在することができ、あるいはゲートコンタクト３２で終止してもよい。したがって、本発明のいくつかの実施形態では、入り込んでいるゲートコンタクト３２を備えるＭＩＳＨＥＭＴを提供することができる。
【００７７】
ＳｉＣ層を形成する方法は、当業者には既知であり、したがって、本明細書でさらに説明する必要がない。しかし、ＳｉＣ不活性層１１０の形成は、不活性層１１０が形成される下の構造体の分解温度未満の温度で実施されなければならない。したがって、例えば、ＧａＮベースの構造体では、ＳｉＣ不活性層１１０は、約１１００℃未満の温度で、いくつかの実施形態では約９５０℃未満の温度で、形成されなければならない。このような低い温度でＳｉＣを形成する方法には、例えば、Ｓｉ源及びＣ源としてＳｉＨ4及びＣ3Ｈ8を使用するＣＶＤ又はＰＥＣＶＤ、あるいは超低温スパッタリングが含まれてよい。さらに、ＳｉＣ不活性層１１０の特性を制御するために、ＳｉＣ層は、不純物でドープすることができる。例えば、ｎ型ＳｉＣはＮでドープでき、ｐ型ＳｉＣはＡｌ及び／又はＢでドープでき、絶縁ＳｉＣはＶ又はＦｅでドープすることができる。いくつかの実施形態では、不活性層１１０は、上述したように後でアニールすることができる。
【００７８】
図３Ａ、図３Ｂ及び図４Ａ、図４Ｂは、キャップ層２４上に不活性層１００、１００’及び１１０、１１０’を示しているが、キャップ層３４や従来の単一又は複数のキャップ層など他のキャップ層を設けてもよく、あるいはキャップ層を設けなくてもよい。例えば、不活性層１００、１００’及び１１０、１１０’がＡｌＮ層上に提供されるように、ＡｌＮ層をその外面に含むキャップ層２４と共に不活性層１００、１００’及び１１０、１１０’を使用することができるであろう。したがって、黒鉛状又は非晶質ＢＮ不活性層１００、１００’、あるいはＳｉＣ不活性層１１０、１１０’の使用は、図３Ａ、図３Ｂ及び図４Ａ、図４Ｂに示された特定の構造体に限定されるものと解釈されるべきでではなく、いかなるＩＩＩ族窒化物半導体デバイス、又は他の広バンドギャップ半導体デバイスにも使用することができる。
【００７９】
本発明の実施形態を、ゲートコンタクトがバリア層又はキャップ層の直上にあるＨＥＭＴ構造体に関して説明してきたが、本発明のいくつかの実施形態では、ゲートコンタクトとバリア層又はキャップ層との間に絶縁層を設けることができる。したがって、本発明のいくつかの実施形態では、記載されているように（例えば、Ｐａｒｉｋｈ他「INSULATING GATE ALGAN/GAN HEMT」という名称の特許文献１１参照）、絶縁ゲートＨＥＭＴを提供することができる。同出願の開示を、参照により本明細書に完全に記載されたものとして本明細書に組み込む。いくつかの実施形態では、絶縁層は、黒鉛状及び／又は非晶質ＢＮからなるものとすることができる。
【００８０】
図５Ａ及び図５Ｂは、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するための断面概略図で、ＡｌＮキャップ層５４、５４’を組み込んだＩＩＩ族窒化物高電子移動度トランジスタを示す図である。
【００８１】
図５Ａは、バリア層２２上のＡｌＮキャップ層５４を、ＡｌＮキャップ層５４を貫通して入り込んでいるゲートコンタクト３２とともに示す図で、図５Ｂは、バリア層２２上のＡｌＮキャップ層５４’を、ＡｌＮキャップ層５４’上のゲートコンタクト３２とともに示す図である。
【００８２】
ＡｌＮキャップ層５４、５４’は、デバイスの上（外）面を物理的にチャネルから遠ざけ、こうすることによってその表面の影響を低減させることができる。さらに、Ｇａ−Ｎ結合と比べて強いＡｌ−Ｎ結合により、ＡｌＮキャップ層５４、５４’が高温でのエッチング又は他の化学反応の影響を受けにくいことから、ＡｌＮキャップ層５４、５４’は、化学的安定性を向上させ、下にある層を保護することができる。
【００８３】
ＡｌＮキャップ層５４、５４’は、バリア層２２上に形成されたブランケットとすることができ、またエピタキシャル成長させることができ、かつ／又は堆積によって形成することもできる。通常、ＡｌＮキャップ層５４、５４’は、約０．２ｎｍから約５００ｎｍの厚さを有する。本発明の、ＡｌＮキャップ層５４を貫通して入り込んでいるゲートコンタクト３２を有する特定の実施形態では、ＡｌＮキャップ層５４は、約１０Åから約５０００Åの厚さを有する。本発明の、ＡｌＮキャップ層５４’上にゲートコンタクト３２を有する特定の実施形態では、ＡｌＮキャップ層５４’は、約２Åから約５０Åの厚さを有する。
【００８４】
ＡｌＮキャップ層５４、５４’は、バリア層２２の成長の終止中にＧａ源を終止することで、従来のエピタキシャル成長法によって設けることができる。したがって、例えば、ＡｌＮキャップ層５４、５４’は、成長の終止直前及び終止中にＧａ源を終止することで、ＭＯＣＶＤ成長によって設けることができる。
【００８５】
図６は、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するための断面概略図で、保護層６４がバリア層２２上に設けられたＩＩＩ族窒化物高電子移動度トランジスタ示す図である。
【００８６】
図６に示されているように、オーミックコンタクト３０は、保護層６４上に設けられている。ゲートコンタクト３２もまた、保護層６４上に設けることができる。本発明のある実施形態では、オーミックコンタクト３０は、保護層６４上に直接に設けられ、ゲートコンタクト３２もまた、保護層６４上に直接に設けることができる。
【００８７】
保護層６４は、オーミックコンタクト３０及びゲートコンタクト３２を形成する前に堆積させたＳｉＮ層でよい。他の方法として、保護層６４は、ＢＮ層又はＭｇＮ層でもよい。ＭｇＮは、オーミックコンタクト材料のアニールと同時に追加のドーピングを行うことができるので、ｐ型デバイスとの使用に特に適している。保護層６４は、単一のＳｉＮ層、ＭｇＮ層又はＢＮ層など単層でよく、あるいは、いくつかの実施形態では、保護層６４は、ＳｉＮの層とＡｌＮの層など、多層として設けることもできる。
【００８８】
保護層６４は、約１Åから約１０Åの厚さを有することができ、いくつかの実施形態では、約１単分子層の厚さを有することができる。保護層６４が薄いので、オーミックコンタクト３０を、保護層６４を貫通して入り込んで配置にする必要がない。このような保護層のないデバイスと比較してよりよい表面状態制御、及びより少ないゲート漏洩電流によって、信頼性を改善することができる。
【００８９】
保護層６４は、バリア層２２の形成と共に本来の場所（ｉｎ−ｓｉｔｕ）で形成することができる。保護層６４が非常に薄いので、Ｓｉ源、Ｂ源、又はＭｇ源を供給する以外の追加の製造コストは極めてわずかであり、薄い保護層６４を堆積させるための追加の成長時間もわずかだけでよい。さらに、保護層６４が薄いので、ゲートコンタクト３２及び／又はオーミックコンタクト３０用の凹部を形成するための追加のステップを不要にすることができる。
【００９０】
本発明の実施形態を特定のＨＥＭＴ構造体に関して本明細書で説明してきたが、本発明は、このような構造体に限定されるものと解釈されるべきではない。例えば、本発明の教示から利益を得ながらも、追加の層がＨＥＭＴデバイスに含まれてよい。このような追加層は、記載されているような（例えば、非特許文献１、又は２００１年７月１２日出願、２００２年６月６日公開「ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME」特許文献４参照）、ＧａＮキャップ層を含むことができる。これらの開示を、参照により本明細書に完全に記載されたものとして本明細書に組み込む。いくつかの実施形態では、ＭＩＳＨＥＭＴを作製するために、かつ／又は表面を不活性化させるために、ＳｉＮ、ＯＮＯ構造体、又は比較的高品質のＡｌＮなどの絶縁層を堆積させることができる。追加層はまた、１つ又は複数の組成傾斜遷移層を含んでもよい。
【００９１】
さらに、バリア層２２には、また、前に引用した特許文献５のように多層が設けられてもよい。したがって、本発明の実施形態は、バリア層を単層に限定するものと解釈されるべきではなく、例えば、ＧａＮ層、ＡｌＧａＮ層、及び／又はＡｌＮ層の各組合せを有するバリア層を含んでもよい。例えば、合金散乱を低減又は防止するために、１つのＧａＮ、ＡｌＮ構造体を利用することができる。したがって、本発明の実施形態は、窒化物ベースのバリア層を含むことができ、このような窒化物ベースのバリア層は、ＡｌＧａＮベースの各バリア層、ＡｌＮベースの各バリア層、及びそれらの組合せを含むことができる。
【００９２】
本発明の実施形態を、様々なキャップ層を貫通して入り込んで配置されたオーミックコンタクト３０に関して説明してきたが、本発明の特定の実施形態では、オーミックコンタクト３０はキャップ層上に設けられ、あるいは部分的にのみキャップ層の中へ入り込んで配置される。したがって、本発明の実施形態は、キャップ層の中へ入り込んでいるオーミックコンタクトを有する構造体に限定されるものと解釈されるべきではない。
【００９３】
図面及び本明細書では、本発明の典型的な実施形態を開示してきたが、特定の用語を用いたものの、これらの用語は一般的及び説明的な意味だけに用いられ、限定を目的としたものではない。
【図面の簡単な説明】
【００９４】
【図１Ａ】本発明に係るＩＩＩ族窒化物高電子移動度トランジスタの一実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。
【図１Ｂ】本発明に係るＩＩＩ族窒化物高電子移動度トランジスタの他の実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。
【図２Ａ】本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。
【図２Ｂ】本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。
【図３Ａ】本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、黒鉛状及び／又は非晶質ＢＮ不活性層を示す断面概略図である。
【図３Ｂ】本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、黒鉛状及び／又は非晶質ＢＮ不活性層を示す断面概略図である。
【図４Ａ】本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、ＳｉＣ不活性層を示す断面概略図である。
【図４Ｂ】本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、ＳｉＣ不活性層を示す断面概略図である。
【図５Ａ】本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。
【図５Ｂ】本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。
【図６】本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、保護層上にオーミックコンタクトを有するトランジスタを示す断面概略図である。
【図１Ａ】
0005406452.tif 000002
【図１Ｂ】
0005406452.tif 000003
【図２Ａ】
0005406452.tif 000004
【図２Ｂ】
0005406452.tif 000005
【図３Ａ】
0005406452.tif 000006
【図３Ｂ】
0005406452.tif 000007
【図４Ａ】
0005406452.tif 000008
【図４Ｂ】
0005406452.tif 000009
【図５Ａ】
0005406452.tif 000010
【図５Ｂ】
0005406452.tif 000011
【図６】
0005406452.tif 000012