(57)【特許請求の範囲】
【請求項１】
グラフィックスマルチメディア集積回路での通信の方法であって、
第１のパケットプロトコルに適合するデータパケットをホストから第１の半二重双方向シリアルリンクを介して受け取ることと、
前記ホストからのパケットを処理することと、
前記第１のパケットプロトコルに従うパケットをディスプレイへ第２の半二重双方向シリアルリンクを介して送ることと、前記第１のパケットプロトコルに従うパケットを前記ディスプレイから前記第２の半二重双方向シリアルリンクを介して受け取ることと、
第２のパケットプロトコルに適合するデータパケットを前記ホストに向けて第１の単方向シリアルリンクを介して送ることとを備えた方法。
【請求項２】
請求項１の方法であって、前記第２のパケットプロトコルに従うパケットをカメラから第２の単方向シリアルリンクを介して受け取ることを更に備えた方法。
【請求項３】
請求項２の方法であって、第３の双方向シリアルリンクを介して前記カメラにカメラ命令を送ることを更に備えた方法。
【請求項４】
請求項３の方法であって、低電力モードの場合にカメラ命令を前記ホストから第４の双方向シリアルリンクを介して受け取ることを更に備え、前記第４の双方向シリアルリンクは前記第２の双方向シリアルリンク又は前記第１の双方向シリアルリンクのいずれかよりも低速である方法。
【請求項５】
請求項１の方法であって、前記ホストから低電力動作を要求する表示を受け取った後に、前記第１の双方向シリアルリンクで受け取ったパケットを前記第２の双方向シリアルリンクに渡すと共に前記第２の双方向シリアルリンクで受け取ったパケットを前記第１の双方向シリアルリンクに渡すことを更に備えた方法。
【請求項６】
請求項５の方法であって、前記表示を受け取った後に前記第２の単方向シリアルリンクからのパケットを前記第１の単方向シリアルリンクに渡すことを更に備えた方法。
【請求項７】
請求項４の方法であって、前記ホストから低電力動作を要求する表示を受け取った後に、前記第１の双方向シリアルリンクで受け取ったパケットを前記第２の双方向シリアルリンクに渡すと共に前記第２の双方向シリアルリンクで受け取ったパケットを前記第１の双方向シリアルリンクに渡すことを更に備えた方法。
【請求項８】
請求項７の方法であって、前記低電力モードでの動作を中止する表示を前記第４の双方向シリアルリンクで受け取ることを更に備えた方法。
【請求項９】
請求項７の方法であって、前記低電力モードでの動作を中止する表示を前記第１の半二重双方向シリアルリンクで低レベルプロトコルを介して受け取ることを更に備えた方法。
【請求項１０】
請求項７の方法であって、前記低電力モードでの動作を中止する表示を前記第１の半二重双方向シリアルリンクでデータパケットを介して受け取ることを更に備えた方法。
【請求項１１】
請求項１の方法であって、前記処理することは受け取ったパケットからデータ識別子を構文解析することを備えている方法。
【請求項１２】
請求項１１の方法であって、前記識別子は命令及びそれに応答して前記受け取ったパケットのペイロードを命令として処理することを表示する方法。
【請求項１３】
請求項１１の方法であって、前記識別子は書き込み動作及びそれに応答して前記受け取ったパケットのペイロードを用いて前記動作を完了させることを表示する方法。
【請求項１４】
グラフィックスマルチメディア集積回路（ＧＭＩＣ）であって、
少なくとも前記ＧＭＩＣが標準モードの動作にあるときにホストへパケットを送ると共に前記ホストからパケットを受け取るために前記ホストに接続される第１の半二重双方向ディスプレイシリアルインタフェース送受信機と、
前記ホストへパケットを送るために前記ホストに接続される第１の単方向カメラシリアルインタフェース送信機と、
ディスプレイへパケットを送ると共に前記ディスプレイからパケットを受け取るために前記ディスプレイに接続される第２の半二重双方向ディスプレイシリアルインタフェースと、
カメラからパケットを受け取るために前記カメラに接続される第２の単方向カメラシリアルインタフェースと、
制御メッセージを受け取るためのカメラ制御インタフェーススレーブ送受信機と、
グラフィックスエンジンと、
前記ディスプレイシリアルインタフェース送受信機、前記カメラシリアルインタフェース送信機、及び前記グラフィックスエンジンを接続するバスとを備えたＧＭＩＣ。
【請求項１５】
グラフィックスメディア集積回路（ＧＭＩＣ）と、
ホストと、
半二重ディスプレイシリアルインタフェースパスウエイと、
単方向カメラシリアルインタフェースパスウエイとを備えたシステムであって、
前記ＧＭＩＣは、
第１のＧＭＩＣディスプレイシリアルインタフェース送受信機と、
第２のＧＭＩＣディスプレイシリアルインタフェース送受信機と、
ＧＭＩＣカメラシリアルインタフェース送信機と、
ＧＭＩＣカメラ制御インタフェーススレーブ送受信機と、
グラフィックスエンジンと、
前記ＧＭＩＣディスプレイシリアルインタフェース送受信機、前記ＧＭＩＣカメラシリアルインタフェース送信機、及び前記グラフィックスエンジンを接続するバスとを備えており、
前記ホストは、
ホストディスプレイシリアルインタフェース送受信機と、
ホストカメラシリアルインタフェース受信機とを備えており、
前記半二重ディスプレイシリアルインタフェースパスウエイは前記第１のＧＭＩＣディスプレイシリアルインタフェース送受信機を前記ホストディスプレイシリアルインタフェース送受信機に接続し、
前記単方向カメラシリアルインタフェースパスウエイは前記ＧＭＩＣカメラシリアルインタフェース送信機を前記ホストカメラシリアルインタフェース受信機に接続し、
前記システムは、
ディスプレイシリアルインタフェース送受信機を有するディスプレイと、
前記第２のＧＭＩＣディスプレイシリアルインタフェース送受信機を前記ディスプレイシリアルインタフェース送受信機に接続する半二重ディスプレイシリアルインタフェースパスウエイとを更に備えている、システム。
【請求項１６】
請求項１５のシステムであって、前記ＧＭＩＣはＧＭＩＣカメラシリアルインタフェース受信機を更に備えており、
カメラシリアルインタフェース送信機を有するカメラと、
前記ＧＭＩＣカメラシリアルインタフェース受信機を前記カメラシリアルインタフェース送信機に接続する単方向カメラシリアルインタフェースパスウエイとを更に備えたシステム。
【請求項１７】
請求項１６のシステムであって、前記ホストはホストカメラ制御インタフェースマスタを有し、前記ＧＭＩＣはＧＭＩＣカメラ制御インタフェーススレーブを有し、双方向パスウエイは前記ホストカメラ制御インタフェースマスタを前記ＧＭＩＣカメラ制御インタフェーススレーブに接続し、前記ＧＭＩＣはＧＭＩＣカメラ制御インタフェースマスタを有し、前記カメラはカメラ制御インタフェーススレーブを有し、双方向パスウエイは前記ＧＭＩＣカメラ制御インタフェースマスタを前記カメラ制御インタフェーススレーブに接続するシステム。
【請求項１８】
ホストプロセッサにてグラフィックスマルチメディア集積回路（ＧＭＩＣ）と通信する方法であって、
第１のデータパケットを前記ＧＭＩＣに対する命令と共に構成することと、
第１のパケットプロトコルに適合する前記第１のデータパケットを前記ＧＭＩＣへ半二重双方向シリアルリンクを介して送ることと、
第２のパケットプロトコルに適合する第２のデータパケットを前記ＧＭＩＣから単方向シリアルリンクを介して受け取ることとを備えた方法。
【請求項１９】
請求項１８の方法であって、低電力動作を要求する表示を前記ＧＭＩＣへ送ることを更に備えた方法。
【請求項２０】
請求項１９の方法であって、低電力動作を要求する前記表示を前記ＧＭＩＣへ送った後に、前記第１のデータパケットを前記ＧＭＩＣに対する命令と共に構成することを中止することと、前記第１のデータパケットをディスプレイに対する命令と共に構成することとを更に備えた方法。
【請求項２１】
ハードウエア記述言語でのコンピュータが実行可能な命令を含むコンピュータ可読媒体であって、前記命令は、プロセッサによって実行されたときに、前記プロセッサにグラフィックスマルチメディア集積回路をエミュレートさせ、
前記グラフィックスマルチメディア集積回路は、
第１のパケットプロトコルに適合するデータパケットをホストから第１の半二重双方向シリアルリンクを介して受け取り、
前記ホストからのパケットを処理し、
前記第１のパケットプロトコルに従うパケットをディスプレイへ第２の半二重双方向シリアルリンクを介して送り、前記第１のパケットプロトコルに従うパケットを前記ディスプレイから前記第２の半二重双方向シリアルリンクを介して受け取り、
第２のパケットプロトコルに適合するデータパケットを前記ホストに向けて第１の単方向シリアルリンクを介して送るコンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はグラフィックスマルチメディア集積回路（ＧＭＩＣ）を利用するための手法に関する。
【背景技術】
【０００２】
グラフィックスのようなメディアの電子的な処理は、プロセッサに重い負荷をもたらし得る。この理由により、多くのデバイス（例えばパーソナルコンピュータ及び、携帯電話やパーソナルデジタルアシスタンス等のモバイルデバイス）は、メディアを処理しそれによりデバイスのホストプロセッサを当該処理から解放する特殊目的集積回路を組み込んでいることがある。そのような集積回路はしばしばグラフィックスマルチメディア集積回路又はＧＭＩＣと称される。ＧＭＩＣによって実行されるべき機能は異なるデバイスに対して多様であるから、異なる複数のＧＭＩＣが存在する。一般にＧＭＩＣは以下のモジュールの１つ以上を含むことができる：２−Ｄグラフィックス制御器；３−Ｄグラフィックス制御器；ディスプレイ制御器；ビデオ及び入力カメラ制御器；メモリ制御器（例えば直接メモリアクセス（ＤＭＡ）制御器）；メモリ（例えばフラッシュメモリ）；汎用入力／出力制御器；オーディオプロセッサ（例えばオーディオ再生制御器）；及びビデオプロセッサ（例えばビデオ符号器及び複合器）。
【０００３】
典型的なデバイスにおいては、ＧＭＩＣはマザーボードのパラレルバスに接続され、ＧＭＩＣとデバイスのホストプロセッサの間での通信を可能にするためにプロトコルが作成される。これらの通信プロトコルに対する標準化の不足により、それらが使用されるデバイスにおいてＧＭＩＣは極めて特異的なものとなっている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この発明はメディアの取り扱いに対する改良された手法を提供することを追及する。
【課題を解決するための手段】
【０００５】
グラフィックスマルチメディア集積回路（ＧＭＩＣ）は、ディスプレイシリアルインタフェースのために定義されたプロトコルに従う半二重双方向シリアルリンクを介してホストプロセッサに接続され、またカメラシリアルインタフェースのために定義された互換性のあるプロトコルに従う単方向シリアルリンクを介してホストに接続されてもよい。ＧＭＩＣはプロトコルに従うパケットをホストから半二重双方向シリアルリンクを介して受け取り、そしてこれらのパケットを処理する。ＧＭＩＣは、プロトコルに従うパケットをホストへ単方向シリアルリンクを介して送ることができる。ホストからのパケットはＧＭＩＣによる処理動作を要求することができ、あるいはＧＭＩＣのメモリにてメモリ動作を初期化することができる。ＧＭＩＣはまた、パケットをホストへ送り、ホストのメモリでのメモリ動作を初期化することができる。ＧＭＩＣは、ホストがＧＭＩＣを介してディスプレイ及びカメラを間接的に制御するために、ディスプレイシリアルインタフェースプロトコルに従う他の双方向シリアルリンクを介してディスプレイに接続されてよく、またカメラシリアルインタフェースに従う他の単方向シリアルリンク及び双方向制御リンクを介してカメラに接続されてよい。
【０００６】
本発明によると、グラフィックスマルチメディア集積回路での通信の方法であって、第１のパケットプロトコルに適合するデータパケットをホストから第１の半二重双方向シリアルリンクを介して受け取ることと、ホストからのパケットを処理することと、第２のパケットプロトコルに適合するデータパケットをホストに向けて第１の単方向シリアルリンクを介して送ることとを備えた方法が提供される。
【０００７】
本発明の他の側面によると、グラフィックスマルチメディア集積回路（ＧＭＩＣ）であって、少なくともＧＭＩＣが標準モードの動作にあるときにホストへパケットを送ると共にホストからパケットを受け取るためにホストに接続される第１の半二重双方向ディスプレイシリアルインタフェース送受信機と、ホストへパケットを送るためにホストに接続される第１の単方向カメラシリアルインタフェース送信機と、制御メッセージを受け取るためのカメラ制御インタフェーススレーブ送受信機と、グラフィックスエンジンと、ディスプレイシリアルインタフェース送受信機、カメラシリアルインタフェース送信機、及びグラフィックスエンジンを接続するバスとを備えたＧＭＩＣが提供される。
【０００８】
本発明の更なる側面によると、グラフィックスメディア集積回路（ＧＭＩＣ）と、ホストと、半二重ディスプレイシリアルインタフェースパスウエイと、単方向カメラシリアルインタフェースパスウエイとを備えたシステムであって、ＧＭＩＣは、第１のＧＭＩＣディスプレイシリアルインタフェース送受信機と、ＧＭＩＣカメラシリアルインタフェース送信機と、ＧＭＩＣカメラ制御インタフェーススレーブ送受信機と、グラフィックスエンジンと、ＧＭＩＣディスプレイシリアルインタフェース送受信機、ＧＭＩＣカメラシリアルインタフェース送信機、及びグラフィックスエンジンを接続するバスとを備えており、ホストは、ホストディスプレイシリアルインタフェース送受信機と、ホストカメラシリアルインタフェース受信機とを備えており、半二重ディスプレイシリアルインタフェースパスウエイは第１のＧＭＩＣディスプレイシリアルインタフェース送受信機をホストディスプレイシリアルインタフェース送受信機に接続し、単方向カメラシリアルインタフェースパスウエイはＧＭＩＣカメラシリアルインタフェース送信機をホストカメラシリアルインタフェース受信機に接続するシステムが提供される。
【０００９】
本発明の他の特徴及び利益は、図面と共に以下の説明から明らかになろう。
【図面の簡単な説明】
【００１０】
図面は本発明の例示的な実施形態を示している。
【００１１】
【図１】図１は既知のモバイル電子デバイスの一部を模式的に示す図である。
【００１２】
【図２】図２はこの発明に従い作製されるモバイル電子デバイスの一部を模式的に示す図である。
【００１３】
【図３】図３は図２のモバイル電子デバイスの一部の標準モードの動作を示す機能ブロック図である。
【００１４】
【図４】図４は図２のモバイル電子デバイスの一部のバイパスモードの動作を示す機能ブロック図である。
【００１５】
【図５Ａ】図５Ａはプロトコル層のための一連のサンプルメッセージを提示する図（その１）である。
【図５Ｂ】図５Ｂはプロトコル層のための一連のサンプルメッセージを提示する図（その２）である。
【００１６】
【図６】図６は図２のモバイル電子デバイスの一部の構築におけるステップを示すフローチャートである。
【発明を実施するための形態】
【００１７】
既知のモバイル通信デバイスにおいては、ホストプロセッサをディスプレイ、任意のカメラ、及び任意のＧＭＩＣに接続するために、パラレルバスが使用される。近年、モバイルインダストリプロセッサインタフェース(Mobile Industry Processor Interface)（ＭＩＰＩ（商標））連合(Alliance)は、カメラとホストの間でのカメラシリアルインタフェース（ＣＳＩ）及びディスプレイとホストの間でのディスプレイシリアルインタフェース（ＤＳＩ）を検討してきた。
【００１８】
発明者は、ホストがＧＭＩＣに接続されＧＭＩＣがディスプレイ及び任意のカメラに接続されるデバイスのための代替的な配置を検討してきた。その結果、ＧＭＩＣはホストとディスプレイ及びカメラとの間に置かれる。発明者は更に、検討されているＤＳＩ又は検討されているＣＳＩ及びＤＳＩインタフェースがＧＭＩＣとホストの間での全ての通信のために使用可能であることを考察してきた。この手法の利点は、ＣＳＩ及びＤＳＩインタフェースを用いてカメラ及びディスプレイと通信するように設計されているホストが、これらの同じインタフェースを用いてＧＭＩＣと通信し、またＧＭＩＣを介してこれらの周辺機器とインタフェースすることができるところにある。発明者は更に、ホストとＧＭＩＣの間のシリアルインタフェースを用いて、一方が他方に係るメモリにランダムにアクセスすることを許容し得ることを検討してきた。特に、当該手法はホストにおけるいかなる追加的なポートも必要としない。
【００１９】
図１に示されるように、検討されているＣＳＩは、カメラ１４とホストプロセッサ１２の間でシリアルインタフェース１６を規定している。シリアルインタフェースは、物理的データパス２２及び物理的クロックパス２４によって接続されるカメラ内のＣＳＩ送信機１８とホスト内のＣＳＩ受信機２０とを備えている。データ及びクロックパスの各々は、正の線及び負の線を有する差動対である。当業者によって理解されるであろうように、差動対の使用は高速データ転送を可能にする。シリアルインタフェースはまた、２つの導体、即ちクロック信号のための導体３０及びデータ信号のための導体３２によって接続されるカメラ内のＣＣＩスレーブ２６とホスト内のＣＣＩマスタ２８とを有するカメラ制御インタフェース（ＣＣＩ）を含む。クロック信号はＣＣＩマスタ２８によって導体３０上でＣＣＩスレーブに供給され、ＣＣＩデータ導体３２は双方向性である。
【００２０】
ＣＣＩインタフェースは２０００年１月にフィリップス半導体(Philips Semiconductors)によって発行された「Ｉ２Ｃバス規格バージョン２．１(I2C Bus Specification Version 2.1)」に記述されているＩ２Ｃバスシステムに従っていてよく、その内容は参照としてここに組み込まれる。
【００２１】
カメラ１４でのパラレル（画像）データは、カメラ内のパラレルバスからシリアルリンク上でホスト１２へ送られてよい。このデータはパケットとして編成される。２つのパケットフォーマット、即ち長パケットフォーマット及び短パケットフォーマットが提供される。長パケットフォーマットはヘッダ、ペイロード、及びフッタを有する。ヘッダは、１バイト長のデータ識別子、２バイト長のワードカウント、及び１バイト長の誤り訂正符号を有する。
【００２２】
１バイトデータ識別子は、２ビットバーチャルチャネル識別子と、パケットが短パケットであるか長パケットであるかの標識をそれ自体が含む６ビットデータ種とを含む。２ビットバーチャルチャネル識別子は４つまでの周辺機器が１つのＣＳＩリンクを共有することを可能にし、各周辺機器は特定のチャネルに割り当てられている。長パケットの長さは２バイトワードカウントによって規定されるので、長パケットは最大で６５，５４１バイト長であってよい。このことは画素の大きなブロックの伝送を可能にする。
【００２３】
短パケットフォーマットは前述したようなヘッダのみを含むが、短パケットにおいては、ヘッダ内の２バイトワードカウントフィールドは２バイト長の短パケットデータフィールドで置換されている。
【００２４】
シリアルインタフェースは２点間のものである。従って１つの周辺機器のみがホストプロセッサ上のＣＳＩポートに直接的に接続することができ、任意の他の周辺機器はハブを介して又はハブとして動作する第１の周辺機器を介して間接的に接続する必要がある。シリアルカメラ制御インタフェース（ＣＣＩ）は制御メッセージを送るためのものである。多重化された周辺機器の取り扱いを可能にするために、ＣＣＩはスレーブアドレッシングを提供する。従って電子デバイスは、ホストプロセッサ内に１つのＣＣＩマスタを、またそれぞれの周辺機器の各々内にアドレス可能ＣＣＩスレーブを有していてよい。
【００２５】
基本的なＣＣＩメッセージは開始状態(START condition)からなり、それにスレーブアドレス及び読み出し／書き込みビットが続く。次はスレーブから返される受領確認である。マスタは次いで、スレーブ内部のレジスタに向けられている副アドレスを送り、そして受領確認がスレーブから返送される。書き込み動作に対して、データバイトが次いでマスタから送られ、そして受領確認又は非受領確認がスレーブから返される。この後に停止状態(STOP condition)がある。読み出し動作に対しては、スレーブからのデータバイトフロー及び受領確認又は非受領確認フローがマスタから返される。これに次いで停止状態がある。
【００２６】
カメラからホストへの高速単方向データリンクは、大量の画素データがホストへ渡されることを可能にする。ホストからカメラへの別個のそれより低速の制御リンクは、ホストがカメラを制御することを可能にする。
【００２７】
検討されているＣＳＩはフロー制御を有していない、即ちデータシンクは少なくともデータソースと同等の容量を有している必要がある。
【００２８】
同様のシリアルインタフェースが、検討されているＤＳＩにおけるディスプレイに対して提供される。しかし、ティスプレイについてはカメラについてよりもより双方向的である。この理由により、一方の方向における高速リンク及び反対方向における低速リンクは最適ではない。その代わりに、ＤＳＩのシリアルデータ及びクロックのパスは、ホスト及びディスプレイの各々内の送受信機で終端されて、（半二重の）双方向データフローを可能にしている。ＤＳＩでは高速二重方向リンクによりホストが双方向データレーン上で直接的に周辺デバイスへ命令を送ることができるので、ＣＣＩは必要とされない。
【００２９】
検討されているＣＳＩ及びＤＳＩは、周辺機器とホストプロセッサの間でのシリアル通信リンクを提供するように設計される。それらは２つのプロセッサの間、即ちホストプロセッサとＧＭＩＣの間での通信を提供するようには設計されていない。しかもそれらは、２つのプロセッサが各他方に係るメモリにランダムにアクセスすることを可能にするようには設計されていない。以下に更に説明されるように、本発明の主題は、データパケットのペイロードを利用してプロセッサ対プロセッサ通信を可能にし、またＣＳＩ又はＤＳＩパケットのヘッダにおけるデータ識別子バイトを利用して各プロセッサが他方に係るメモリにランダムにアクセスすることを可能にするところにある。
【００３０】
図２はこの発明に従って設計されるシステムを示している。図２を参照すると、電子デバイス４０はホストプロセッサ５０を有していてよく、ホストプロセッサ５０は、中央処理ユニット（ＣＰＵ）５２、イベントハンドラ５３、ディスプレイ制御器５６、カメラ制御器５８、及びメモリ制御器５９に接続される中央バス５１を有している。イベントハンドラ５３はユーザインタフェース（Ｕ／Ｉ）５５に接続される。メモリ制御器はシステムメモリ６１に接続される。ホストプロセッサ５０はまた、デジタル信号プロセッサ（ＤＳＰ）６３と、ワイヤレスデータ通信のためのアンテナ又はＲＦインタフェース５７とを有している。ホストプロセッサは、中央バスに接続されるＤＳＩ及びＣＳＩを備えていてよい。より具体的には、ホストプロセッサは、バス５１に接続される以下のコンポーネント、即ちシリアルのクロック及びデータ線（差動対）５４を終端するＤＳＩ送受信機（ＴＣＶ）６２と、シリアルのクロック及びデータ線（差動対）７４を終端するＣＳＩ受信機（Ｒｘ）７２と、Ｉ２Ｃ線６０を終端するＣＣＩマスタ７６とを有していてよい。ディスプレイ制御器はまたＤＳＩ送受信機６２に直接的に接続されており、カメラ制御器はまたＣＣＩマスタ７６及びＣＳＩ受信機７２に直接的に接続されている。
【００３１】
ＧＭＩＣ８０は、グラフィックスエンジン（ＧＦＸ）８２、メモリ制御器８３、状態マシン８４、ディスプレイ制御器８８、及びカメラ制御器９０が接続される中央バス８１を有している。ホスト５０とのシリアルインタフェースを提供するために、ＧＭＩＣはバスに接続される以下の追加的なコンポーネント、即ちシリアルのクロック及びデータ線５４を終端するＤＳＩ送受信機９４と、シリアルのクロック及びデータ線７４を終端するＣＳＩ送信機（Ｔｘ）９５とを有している。ディスプレイとのシリアルインタフェースを提供するために、ＧＭＩＣはまた、バスに接続されてクロック及びデータ線１０２を終端するＤＳＩ送受信機９６を備えている。ディスプレイ制御器はまたＤＳＩ送受信機９６に直接的に接続されている。そしてカメラとのシリアルインタフェースを提供するために、ＧＭＩＣ８０は、バスに接続されてクロック及びデータ線９３を終端するＣＳＩ受信機（Ｒｘ）９１と、Ｉ２Ｃ線９７を終端すると共にＣＣＩマスタ９２を介してカメラ制御器９０と接続するＣＣＩ送受信機１００とを備えている。ＣＳＩ送信機９５はまた、Ｉ２Ｃ線６０を終端するＣＣＩ送受信機９８に接続されている。
【００３２】
ディスプレイ１１０はシリアル線１０２を終端するＤＳＩ送受信機１１２を有している。カメラ１２０は、シリアル線９３を終端するＣＳＩ送信機１２２と、Ｉ２Ｃ線９７を終端するＣＣＩスレーブ１２４とを有している。
【００３３】
ホストとＧＭＩＣの間のＣＳＩのシリアル線７４はＧＭＩＣからホストへの単方向性であるから、ホストからＧＭＩＣへの通信にはＤＳＩシリアル線５４が用いられ、ＧＭＩＣからホストへの通信にはＣＳＩシリアル線７４が用いられる。このようにして、ＧＭＩＣとホストの間で高速完全二重通信を達成することができる。（差動対を利用しないＩ２Ｃインタフェースは比較的低速であるから、ＣＣＩマスタはＧＭＩＣへデータを送るためには使用されない。）
【００３４】
デバイスがＤＳＩのみを有している場合には、ホストと上述のＧＭＩＣの間でＤＳＩシリアル線５４を介した半二重双方向通信が利用可能であろう。
【００３５】
図２の配置により、ホスト５０は通常、ディスプレイ１１０又はカメラ１２０に作用するタスクを実施するためにＧＭＩＣ８０と通信する。例えばモバイル通信デバイス４０がアバター(avatar)を伴うビデオゲームをプレイするために用いられる場合、ユーザはユーザインタフェース５５のボタン（例えばデバイス４０が携帯電話である場合には電話キーパッドボタン）を押してアバターを左に移動させることができる。イベントハンドラ５３はそのイベントを捕獲してイベントメッセージをバス５１へ送り、イベントメッセージによりホストプロセッサ５０のＣＰＵ５２がＧＭＩＣ８０のＧＦＸ８２に対する命令を発生させる。命令の例は、「背景を３画素右へ移動させよ」である。命令は一連のバイトである。ＣＰＵは、これらの命令バイトとローカルメモリ８６内にあるＧＦＸ命令バッファのアドレスとを含むペイロードを有するパケットを生成することができる。パケットは送受信機６２によってデータ線５４を介して送信される。ＧＭＩＣの送受信機９４はパケットを受信し、非パケット化した後にバス８１及びメモリ制御器８３を介してペイロードをローカルメモリ８６へ渡す。状態マシン８４は、バス８１のアクティビティを監視し及び／又はローカルメモリからの／ローカルメモリへのデータの転送のためのＤＭＡメカニズムを提供するように構成される。ＧＦＸ８２はローカルメモリ８６内にある命令バッファから命令を読み出し、それを処理した後にローカルメモリ８６から背景画素データを要求する。ＧＦＸはこの背景画素データを処理して、背景を右へ３画素移動させる。ＧＦＸは次いでこの新しい背景データをローカルメモリ内に書き込み／描画する。次いで直近に描画されたグラフィックス情報をディスプレイ制御器８８がローカルメモリ８６から読み出し、新たな画素データがディスプレイ制御器に移植される。ディスプレイ制御器は次いでデータをＤＳＩパケットにカプセル化してそれを送受信機９６へ渡し、送受信機９６は線１０２を介してパケットをディスプレイ１１０の送受信機１１２へ送信する。画素データは次いで回復させられて表示される。
【００３６】
第２の例として、ホスト５０のユーザインタフェース５５でボタンが押されて、カメラ１２０に写真を撮るよう要求することができる。このイベントはイベントハンドラ５３によって捕獲されてバス５１へ渡され、ＣＰＵ５２によって読まれる。ＣＰＵは適切な命令を構成し、その命令はパケットにカプセル化されて次いでＤＳＩリンクを介して、即ち線５４を介してＧＭＩＣへ送信される。この命令はＧＭＩＣのカメラ制御器９０に宛てられており、そしてこの制御器は命令を読みそれに応答してＣＣＩマスタ９２へ信号を送る。ＣＣＩマスタ９２はカメラ制御器９０からの信号に応答して、適切な命令をカメラ１２０のＣＣＩスレーブ１２４へ線９７を介して送信することを、ＣＣＩ送受信機１００にさせる。結果としてカメラが写真を撮るよう促される。写真が撮られるとすぐに、画素（画像）データがカメラのＣＳＩ送信機１２２でパケットにカプセル化され、線９３を介してＧＭＩＣのＣＳＩ受信機９１へ送信される。ＣＳＩ受信機９１はパケットからペイロードを抽出しそれをバス８１へ送り出し、データはローカルメモリ８６で受け取られて記憶される。状態マシン８４は次いでローカルメモリとＧＦＸの間でパスを構築してよく、画像データは更なる処理のためにＧＦＸによって回収される。例えばＧＦＸは、捕獲された画像を付加的なオーバレイ(overlays)とブレンドしてよい。処理されたデータは次いで再びローカルメモリに記憶される。
【００３７】
ユーザが後でユーザインタフェースを用いて、撮られた写真を呼び戻すことを要求する場合には、ＧＭＩＣにその写真データを回収させると共に画素データをディスプレイ１１０に移植させるイベント命令をホストがＧＭＩＣへ送信する。
【００３８】
前述の２つの例はＧＭＩＣに対する通常モードの動作を伴う。通常モードの動作の間、ＧＭＩＣの多くの内部副ブロックはアクティブであり、種々のタスク、例えば２Ｄ又は３Ｄグラフィックスを実行している。通常モードは図３に展開されており、図３は図２のホスト５０内のＴＣＶ６２及びＲｘ７２のブロックが物理層の頂点に位置する２つの別のプロトコル層を含んでいてよいことを示している。具体的には、ＴＣＶ６２はグラフィックスマルチメディアインタフェース（ＧＭＩ）送信（Ｔｘ）層（後述）と共に多重化された検討されているＤＳＩプロトコル層を含む一方、Ｒｘ７２は他のＧＭＩ層と共に多重化されたＣＳＩプロトコル層を含んでいる。同様に図２のＧＭＩＣ８０のＴＣＶ９４及びＴｘ９５が展開されており、ＴＣＶ９４内のＧＭＩ（Ｒｘ）プロトコル層及びＴｘ９５内のＧＭＩ（Ｔｘ）層がホストとＧＭＩＣの間で用いられて通常モードの間の完全二重通信を容易にしていることが示されている。
【００３９】
ＧＭＩＣ内のＴＣＶ９６及びＲｘ９１は物理層の頂点に層化される検討されているＤＳＩ及びＣＳＩプロトコルを含み、図２内のディスプレイ１１０及びカメラ１２０のＴＣＶ１１２及びＴｘ１２２の場合に対してもそれぞれ同様である。
【００４０】
第２の動作状態、即ちバイパスモードもまたＧＭＩＣに対して想定されている。具体的には、ホストが目下のところ共同処理能力又はＧＭＩＣのメモリを必要としていない場合（例えば時計のみがディスプレイ１１０に表示されているときのような）、上述のアーキテクチャはＧＭＩＣの構成要素が低電力モード、即ちＧＭＩＣバイパスモードのようなモードに置かれることを可能にする。ホストはＧＭＩＣにこの低電力モードに入るよう命令することができる。この命令に応答して、ＧＭＩＣにおけるＤＳＩ送受信機９４，９６、ＣＣＩ送受信機９８，１００、並びにＣＳＩのＲｘ９１及びＴｘ９５は、任意の到着パケットを単純に通過させるように状態マシン８４によって設定され、ＧＦＸ８２、状態マシン８４、ＧＭＩＣディスプレイ制御器８８、ＧＭＩＣカメラ制御器９０、メモリ制御器８３及び／又はローカルメモリ８６は、場合によっては非アクティブ低電力モードに入ることができる。この低電力状態にある場合には、ＧＭＩ及びＰＨＹ（物理）層を介してよりはむしろＤＳＩ及びＰＨＹ層並びにＣＳＩ及びＰＨＹ層を介して、ホスト５０はそれ自身のディスプレイ制御器５６及びカメラ制御器５８を直接的に用いてディスプレイ１１０及びカメラ１２０を制御することができる。具体的には、ディスプレイ制御器５６はＤＳＩリンク５４を介してディスプレイ命令を送信することができ、その命令はＧＭＩＣのＤＳＩ送受信機９４，９６を通過してディスプレイ１１０に渡されることになる。同様にホストのカメラ制御器５８はＣＣＩリンクを介してカメラ命令を送信することができ、その命令はＧＭＩＣのＣＣＩ送受信機９８，１００を通過してカメラのＣＣＩスレーブ１２４に渡されることになる。ホストがカメラに写真を撮らせる命令を送る場合、ホストはまたそのＣＳＩ受信機７２をアクティブにしてよく、カメラから戻ってくるデータは直接的にホストの受信機に渡されてそこから記憶させられることが可能である。
【００４１】
図４はバイパスモードの動作を示している。このモードにおいては、ホスト５０はＧＭＩＣをバイパスすることによって直接的にディスプレイ１１０及びカメラ１２０を制御する。ディスプレイ及びカメラのモジュールと通信するために、ＴＣＶ６２及びＲｘ７２内のＤＳＩ（Ｔｘ及びＲｘ）及びＣＳＩ（Ｒｘ）プロトコル層がホストによって用いられる。このモードでは、ＧＭＩＣは内部バイパスパスを提供するだけであり、電力を節約し且つバッテリ寿命を延ばすために低電力状態に置かれてよい。Ｉ２Ｃインタフェース６０はまたバイパスモードにあるＧＭＩＣを介してＩ２Ｃインタフェース９７に内部的に接続され、従ってホストは直接的にカメラを制御することができる。
【００４２】
検討されているＤＳＩ及びＣＳＩは、オープンシステム相互接続(Open Systems Interconnection)（ＯＳＩ）プロトコルと同様の層化アーキテクチャを意図している。低電力モードでは、パケット通信層を含むより高位の層は休止していてよい。しかし、少なくとも最下位の層、即ち物理層は、アクティブのままでよい。通常及びバイパスのＧＭＩＣモードの間での切り換えに対して異なるメカニズムがあり得る。
【００４３】
再び図３を参照すると、通常モードの間、ホストはＧＭＩ及びＰＨＹ層を用いてＧＭＩＣと通信する。ホストは、バイパスモード（即ち低電力にあるＧＭＩＣ）に切り換える予定があることを示す直接書き込みパケットを発行することによって、ＧＭＩＣ内の特定のビットを設定することができる。その後ホストは、直接的にディスプレイ及びカメラのモジュールを制御するために、外に向けたＤＳＩ及びＰＨＹに、また内に向けたトラフィックのＣＳＩ及びＰＨＹにインタフェース層を切り換えることになる。ＧＭＩＣはホストとのインタフェースにＤＳＩ及びＣＳＩ層を有していない、即ちＴＣＶ９４及びＴｘ９５はＧＭＩ及びＰＨＹ層から構成されるので、バイパスモードの間は入ってくるＤＳＩパケットを解釈することはできないであろう。従ってバイパスモードから通常モードに戻すためには、ホストは、（１）ＧＭＩＣを起動するためにＩ２Ｃインタフェースを用い、（２）起動表示として物理層トリガを用い、あるいは（３）例えば特定の位置に書き込むことを介してＧＭＩパケットを送信することができる（しかしこの選択肢は、入ってくるパケットを監視するために、ＴＣＶ９４内のＧＭＩ層がバイパスモードの間に電源を投入され続けていることを必要とする）。
【００４４】
通常モードの動作においては、ホストからの命令に基いてＧＭＩＣがカメラ及びディスプレイを制御する一方、低電力モードにおいては、ホストがそのディスプレイ制御器及びカメラ制御器を直接的に用いてディスプレイ及びカメラを制御することが、上述から明白であろう。
【００４５】
一般にＧＭＩプロトコルは、物理層の頂点における包括的プロトコルとして設計され得る。しかし、設計上の複雑さ、価格及び電力消費を最小限に維持するために、既存のＤＳＩ及びＣＳＩプロトコルが容易にＧＭＩ層に拡張され得ることを示す。
【００４６】
検討されているＣＳＩ及びＤＳＩにおいては、パケットヘッダは４バイトからなることが規定されており、その４バイトは１つのデータ識別子バイトと２つのワードカウント又はデータバイトと最後のＥＣＣバイトである。２種類のパケットが定義されており、そのうち短パケットは４バイトヘッダのみからなり、即ちデータ識別子バイトと２つのデータバイトと最後のＥＣＣバイトであり、一方、長パケットは４バイトヘッダ部分とそれに続くペイロード（ペイロードの長さはヘッダ内の２つのワードカウントバイトによって定義される）及び２バイトＣＲＣフッタとを備えている。全てのパケットに対して、ヘッダの１バイト識別子フィールドは常に、バーチャルチャネルを特定する２ビットフィールドと、データ種類を特定する、例えば読み出し若しくは書き込み動作を特定し又はパケットが短パケットであるか若しくは長パケットであるかを特定する残りの６ビットフィールドとからなる。全てのデータ種類の値がＤＳＩ及びＣＳＩによって定義されはしないので、追加的なＧＭＩプロトコル層をＤＳＩ／ＣＳＩプロトコルの拡張として定義するために、幾つかの予約された、あるいはより適切には包括的なデータ種類を用いることができる。既に述べたように、全く包括的で且つＤＳＩ及びＣＳＩの両方から完全に独立したＧＭＩプロトコルの設計を図ることはできるが、明らかに余分なコスト及びパワーペナルティを伴う。
【００４７】
図５ＡはＤＳＩ予約データ種類から構築される例示的なＧＭＩプロトコルを示しており、ホストがＧＭＩＣリソース、例えば内部メモリ８６にアクセスすることを可能にしている。同様に図５ＢはＣＳＩ予約データ種類から構築されるＧＭＩプロトコルを示しており、ＧＭＩＣがホストリソース、例えばシステムメモリ６１にアクセスすることを可能にしている。各方向に対して、メモリでマッピングされたリソースにランダムにアクセスするために、新たなパケットが定義される。ランダムなアクセスは２つのやり方、即ち（１）直接的、（２）間接的に実行可能である。直接アドレスモードにおいては、アドレスは明確に読み出し／書き込み要求を伴っている。しかし間接アドレスモードにおいては、アドレスは読み出し／書き込み要求を発行するよりも前に設定され且つ後続の読み出し／書き込みを受け取った後にインクリメントされる必要がある。図５Ａ／５Ｂにおける最初の２つの書き込みパケットは、２つの１６ビット書き込み短パケットを介して３２ビットアドレスを設定するために設計されている。一般的に間接的アドレシングは、ストリーム画像又はビデオにおけるような線形アクセスに対する帯域幅利用に関してより効果的であり、即ちいかなる後続のアクセスに対してもアドレスを送る必要がない。直接アドレシング読み出し／書き込み長パケットは、両方向に対して同じように定義される。ここでアドレスフィールド（即ち４バイト）はＤＳＩ／ＣＳＩパケットペイロード内に組み込まれており、ワードカウントは図５Ａ／５Ｂで述べたように調節される必要がある。読み出し応答長パケットはまた、直接的又は間接的な読み出し要求に応答するために、各方向に対して定義される。
【００４８】
データ識別子の最初の２ビットはＤＳＩ／ＣＳＩバーチャルチャネルを定義し、図５Ａ／５ＢのＧＭＩプロトコル例では使用されない。これはＧＭＩ復号器の複雑さを増大させるのを回避するためである。しかし、ＧＭＩパケットを定義するために、バーチャルチャネルビットを他の６つの予約されたデータ種類ビットと共に利用することができる。これにより、各予約されたデータ種類に対して４つの追加の置換(extra permutations)が可能になる。また前述したように、ＤＳＩ及びＣＳＩの両方が、特定用途向けの包括パケットを定義する。幾つかのＧＭＩパケットもまた、各方向に対する包括的データ種類を用いて設計することができる。
【００４９】
既知のＣＳＩ及びＤＳＩはフロー制御のためのメカニズムを提供しないので、一連のメッセージが単純なクレジットベースシステムのようなフロー制御メカニズムを提供してよい。例えばホスト及びＧＭＩＣの各々は、１０といった初期値が読み込まれたクレジットカウンタを実装してよい。そしてホストがパケットをＧＭＩＣへ送ったときには常にそのカウンタをデクリメントさせなけらばならない。逆にホストがＧＭＩＣからクレジットパケットを受け取ったときには常にそのカウンタをインクリメントさせる。クレジットベースシステムにおいては、ホストはそのクレジットカウンタがゼロを上回る場合にパケットをＧＭＩＣへ送ることが許可されるだけである。ＧＭＩＣはこれらと同じ規則に従う。ホスト及びＧＭＩＣの各々は、送信を待っているパケットを記憶する送信バッファと、処理を待っているパケットを記憶する受信バッファとを備えていてよい。
【００５０】
典型的には集積回路（ＩＣ）の設計は、高レベルアーキテクチャの確立と共に開始される。ＩＣをモデル化するために、ハードウエア記述言語（ＨＤＬ）が次いで用いられて、この高レベルアーキテクチャが捕捉される。このようにＨＤＬは、ハードウエアの実行可能な仕様書を書くために用いられる。ＨＤＬは、アーキテクチャの改変をもたらすかもしれない提案されているＩＣ及び、ＨＤＬコードについて、試験が実行されることを可能にする。一旦ＨＤＬコードが終了すると、シンセサイザと呼ばれるソフトウエアプログラムがＨＤＬ言語ステートメントからハードウエア論理動作を推論し、特定の性能を実装するための包括的ハードウエアプリミティブの等価的ネットリストを生成する。ハードウエアプリミティブに対して構成されたレイアウトを実装するために、グラフィック設計ソリューション（ＧＤＳ）ソフトウエアが次いで用いられてよい。最終的にその設計記述からＩＣを製造することができる。
【００５１】
その記述されたＧＭＩＣ８０は、このようにして図６に示されるように実装され得る。図６を参照すると、ＧＭＩＣのための高レベルアーキテクチャ２１０を用いて、コンピュータ可読媒体２３０内に記憶されるＨＤＬコード２２０が生成される。コンピュータ可読媒体２３０は、ハードウエアプリミティブ２５０を生成するためにシンセサイザ２４０を入力することができる。これらのハードウエアプリミティブは、最終的な設計ファイル２７０を生成するためにＧＤＳソフトウエア２６０を入力することができ、最終的な設計ファイル２７０からＧＭＩＣを製造することができる。
【００５２】
デバイス内にＧＭＩＣを組み込む上述の手法によって、製造者はデバイスの２つのモデル、即ち１つはＧＭＩＣを伴い１つは伴わないモデルを、デバイスに対する他の修正を最小限に抑えて容易に製造することができる。
【００５３】
他の改変は当業者にとって明らかであろうし、従って本発明は特許請求の範囲によって画定される。
【図１】
0005416767.tif 000002
【図２】
0005416767.tif 000003
【図３】
0005416767.tif 000004
【図４】
0005416767.tif 000005
【図５Ａ】
0005416767.tif 000006
【図５Ｂ】
0005416767.tif 000007
【図６】
0005416767.tif 000008