(57)【特許請求の範囲】
【請求項１】
演算増幅器と、
第１のノードと前記演算増幅器の反転入力端との間に接続された第１の抵抗素子と、
前記第１のノードと前記演算増幅器の非反転出力端との間に接続された第２の抵抗素子と、
第２のノードと前記演算増幅器の反転入力端との間に接続された第１の容量素子と、
前記第２のノードと前記演算増幅器の非反転出力端との間に接続された第２の容量素子と、
前記第１のノードと第３のノードとの間に接続された第３の容量素子と、
前記第２のノードと前記第３のノードとの間に接続された第３の抵抗素子と、
前記第１のノードと信号入力端との間に接続された第４の抵抗素子と、
前記信号入力端と前記演算増幅器の反転入力端との間に接続された第５の容量素子とを備え、
前記第１のノードに接続された素子を並列接続した場合の合成アドミタンスと前記第２のノードに接続された素子を並列接続した場合の合成アドミタンスとが等しい
ことを特徴とする共振器。
【請求項２】
請求項１の共振器において、
前記信号入力端と前記演算増幅器の反転入力端との間に接続された第５の抵抗素子、および前記第２のノードと前記信号入力端との間に接続された第４の容量素子の少なくとも一つを備えている
ことを特徴とする共振器。
【請求項３】
演算増幅器と、
第１のノードと前記演算増幅器の反転入力端との間に接続された第１の抵抗素子と、
前記第１のノードと前記演算増幅器の非反転出力端との間に接続された第２の抵抗素子と、
第２のノードと前記演算増幅器の反転入力端との間に接続された第１の容量素子と、
前記第２のノードと前記演算増幅器の非反転出力端との間に接続された第２の容量素子と、
前記第１のノードと第３のノードとの間に接続された第３の容量素子と、
前記第２のノードと前記第３のノードとの間に接続された第３の抵抗素子と、
前記第２のノードと信号入力端との間に接続された第４の容量素子と、
前記信号入力端と前記演算増幅器の反転入力端との間に接続された第５の抵抗素子とを備え、
前記第１のノードに接続された素子を並列接続した場合の合成アドミタンスと前記第２のノードに接続された素子を並列接続した場合の合成アドミタンスとが等しい
ことを特徴とする共振器。
【請求項４】
請求項３の共振器において、
前記信号入力端と前記演算増幅器の反転入力端との間に接続された第５の容量素子、および前記第１のノードと前記信号入力端との間に接続された第４の抵抗素子の少なくとも一つを備えている
ことを特徴とする共振器。
【請求項５】
請求項１および３のいずれか一つの共振器において、
前記演算増幅器の反転入力端、前記演算増幅器の非反転出力端、および前記第３のノードを短絡可能なスイッチ回路を備えている
ことを特徴とする共振器。
【請求項６】
請求項５の共振器と、
前記共振器の出力を量子化する量子化器とを備えている
ことを特徴とするデルタシグマ変調器。
【請求項７】
請求項６のデルタシグマ変調器と、
前記デルタシグマ変調器の出力を処理するデジタルベースバンド処理部とを備えている
ことを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振器に関し、特にデルタシグマ変調器に好適な共振器に関する。
【背景技術】
【０００２】
一般に、アナログデジタル変換器(Analog-to-Digital Converter：ADC)において利用されているデルタシグマ変調器は、ノイズシェーピング技術とオーバーサンプリング技術により、ナイキストアナログデジタル変換器と比較して高精度かつ低消費電力を実現できる方法として知られている。デルタシグマ変調器のなかでも、高速・広帯域のデルタシグマ変調器に適した技術として連続時間型デルタシグマ変調器が知られている。一般的な連続時間型デルタシグマ変調器では、入力信号は縦続接続されたｎ個のアナログ積分器を通過したのち量子化器によって量子化され、量子化器の出力はｎ個のデジタルアナログ変換器(Digital-to-Analog Converter：DAC)によりフィードバックされる（例えば、非特許文献１、２参照）。【０００３】
通常、デルタシグマ変調器の変換精度を向上させるには量子化ノイズを除去するためにループフィルタの次数を高める必要がある。ループフィルタの次数を高めるには次数に応じた数の積分器を縦続接続すればよいが、演算増幅器が多く必要となり、消費電力およびチップ面積の増大を招いてしまう。そこで、デルタシグマ変調器には１個の演算増幅器で多次の伝達関数を実現する共振器を用いることが望ましい。そのような共振器として、演算増幅器の反転入力端にＣＲ直列回路を接続し、負帰還部分にツインＴ型ノッチフィルタと別のＣＲ直列回路とを挿入して構成された共振器が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６２−１８３２０９号公報
【非特許文献】
【０００５】
【非特許文献１】Steven R. Norsworthy, Richard Schereier and Gabor C.Temes, "Delta-Sigma Data Converters Theory, Design and Simulation," IEEE press 1997
【非特許文献２】H. Inose, Y. Yasuda, "A unity bit Coding Method by Negative Feedback," Proceedings of the IEEE, Nov. 1963
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の共振器では演算増幅器の負帰還部分に挿入されたＣＲ直列回路における容量素子が演算増幅器の出力端に接続されている。このため、当該容量素子が出力負荷となって演算増幅器の消費電力が増大してしまう。また、共振器をデルタシグマ変調器に採用するには共振器を構成する容量素子の電荷を放電する仕組みが必要である。【０００７】
上記問題に鑑み、本発明は、１個の演算増幅器で２次の伝達特性を呈する共振器について低消費電力化を実現するとともに伝達特性を容易に変更できるようにすることを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明によって次のような手段を講じた。まず、本発明の一態様に係る共振器は、演算増幅器と、第１のノードと演算増幅器の反転入力端との間に接続された第１の抵抗素子と、第１のノードと演算増幅器の非反転出力端との間に接続された第２の抵抗素子と、第２のノードと演算増幅器の反転入力端との間に接続された第１の容量素子と、第２のノードと演算増幅器の非反転出力端との間に接続された第２の容量素子と、第１のノードと第３のノードとの間に接続された第３の容量素子と、第２のノードと第３のノードとの間に接続された第３の抵抗素子と、第１のノードと信号入力端との間に接続された第４の抵抗素子と、信号入力端と演算増幅器の反転入力端との間に接続された第５の容量素子とを備えている。ここで、第１のノードに接続された素子を並列接続した場合の合成アドミタンスと第２のノードに接続された素子を並列接続した場合の合成アドミタンスとが等しくなるようにする。上記共振器は、さらに、信号入力端と演算増幅器の反転入力端との間に接続された第５の抵抗素子、および第２のノードと信号入力端との間に接続された第４の容量素子の少なくとも一つを備えていてもよい。【０００９】
本発明の別態様に係る共振器は、演算増幅器と、第１のノードと演算増幅器の反転入力端との間に接続された第１の抵抗素子と、第１のノードと演算増幅器の非反転出力端との間に接続された第２の抵抗素子と、第２のノードと演算増幅器の反転入力端との間に接続された第１の容量素子と、第２のノードと演算増幅器の非反転出力端との間に接続された第２の容量素子と、第１のノードと第３のノードとの間に接続された第３の容量素子と、第２のノードと第３のノードとの間に接続された第３の抵抗素子と、第２のノードと信号入力端との間に接続された第４の容量素子と、信号入力端と演算増幅器の反転入力端との間に接続された第５の抵抗素子とを備えている。ここで、第１のノードに接続された素子を並列接続した場合の合成アドミタンスと第２のノードに接続された素子を並列接続した場合の合成アドミタンスとが等しくなるようにする。上記共振器は、さらに、信号入力端と演算増幅器の反転入力端との間に接続された第５の容量素子、および第１のノードと信号入力端との間に接続された第４の抵抗素子の少なくとも一つを備えていてもよい。【００１０】
これら共振器における演算増幅器の負帰還部分には出力負荷となるＣＲ直列回路がないため従来よりも消費電力を少なくすることができる。また、伝達関数の各係数を独立して変更することができるため共振器の伝達特性を容易に設定および変更することができる。【００１１】
上記の各共振器は、さらに、演算増幅器の反転入力端、演算増幅器の非反転出力端、および第３のノードを短絡可能なスイッチ回路を備えていてもよい。これによると、当該スイッチ回路を閉じることで共振器を構成する容量素子の充電電荷を放電することができるため、デルタシグマ変調器などに好適である。
【発明の効果】
【００１２】
本発明によると、１個の演算増幅器で２次の伝達特性を呈する共振器の消費電力を低減することができる。また、共振器の伝達特性を容易に変更することができるため、製造バラツキを補正して歩留まり向上およびコスト低減が可能となる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の一実施形態に係る共振器の構成図である。
【図２】図２は、差動構成の共振器の構成図である。
【図３】図３は、一変形例に係る共振器の構成図である。
【図４】図４は、別変形例に係る共振器の構成図である。
【図５】図５は、本発明の一実施形態に係るデルタシグマ変調器の構成図である。
【図６】図６は、本発明の一実施形態に係る無線通信装置の構成図である。
【発明を実施するための形態】
【００１４】
（共振器の実施形態）
図１は、本発明の一実施形態に係る共振器の構成を示す。本実施形態に係る共振器において、演算増幅器１０の非反転入力端は接地されており、出力端と反転入力端との間にはツインＴ型ノッチフィルタが挿入されている。演算増幅器１０の出力が共振器の出力信号Ｖｏｕｔである。第１のＴ型フィルタは抵抗素子１１，１２および容量素子２３で構成され、第２のＴ型フィルタは容量素子２１，２２および抵抗素子１３で構成されている。抵抗素子１３の一端および容量素子２３の一端は共通ノード１０３に接続されている。そして、第１のＴ型フィルタにおける中間ノード１０１には抵抗素子１４を介して信号Ｖｉｎが入力され、第２のＴ型フィルタの中間ノード１０２には容量素子２４を介して信号Ｖｉｎが入力される。さらに、演算増幅器１０の非反転入力端には並列接続された抵抗素子１５および容量素子２５を介して信号Ｖｉｎが入力される。
【００１５】
ここで、抵抗素子１１〜１５の抵抗値をそれぞれＲ１，Ｒ２，Ｒ３，Ｒ４およびＲ５とし、容量素子２１〜２５の抵抗値をそれぞれＣ１，Ｃ２，Ｃ３，Ｃ４およびＣ５とすると、共振条件は、
１／Ｒ３＝１／Ｒ１＋１／Ｒ２＋１／Ｒ４  かつ  Ｃ３＝Ｃ１＋Ｃ２＋Ｃ４
である。すなわち、共振条件は、中間ノード１０１に接続された素子を並列接続した場合の合成アドミタンスと中間ノード１０２に接続された素子を並列接続した場合の合成アドミタンスとが等しいことである。また、伝達関数は次式で表される。ただし、ｓはラプラス演算子である。
【００１６】
【数１】
0005462888.tif 000002
【００１７】
この伝達関数では分母および分子の各項の係数はすべて互いに独立に設定することができる。また、分子の項で決定されるフィルタの零点は、分母の項で表される極とは別に、素子値Ｃ４，Ｃ５，Ｒ４，Ｒ５によって独立に設定可能である。すなわち、本実施形態に係る共振器は１個の演算増幅器を用いて２次の伝達特性を実現できるとともに伝達特性を保ったまま周波数特性を任意に変更することができる。
【００１８】
（変形例）
図２に示したように、図１の共振器は差動構成に変形することができる。また、抵抗素子１４，１５および容量素子２４，２５のいずれかを省略してもよい。図３は、図１の共振器から抵抗素子１５および容量素子２４を省略したものである。この場合の共振条件は、
１／Ｒ３＝１／Ｒ１＋１／Ｒ２＋１／Ｒ４  かつ  Ｃ３＝Ｃ１＋Ｃ２
である。また、伝達関数は次式で表される。
【００１９】
【数２】
0005462888.tif 000003
【００２０】
この伝達関数でも分母および分子の各項の係数はすべて互いに独立に設定することができる。また、分子の項で決定されるフィルタの零点は、分母の項で表される極とは別に、素子値Ｃ５，Ｒ４によって独立に設定可能である。
【００２１】
図４は、図１の共振器から抵抗素子１４および容量素子２５を省略したものである。この場合の共振条件は、
１／Ｒ３＝１／Ｒ１＋１／Ｒ２  かつ  Ｃ３＝Ｃ１＋Ｃ２＋Ｃ４
である。また、伝達関数は次式で表される。
【００２２】
【数３】
0005462888.tif 000004
【００２３】
この伝達関数でも分母および分子の各項の係数はすべて互いに独立に設定することができる。また、分子の項で決定されるフィルタの零点は、分母の項で表される極とは別に、素子値Ｃ４，Ｒ５によって独立に設定可能である。
【００２４】
（デルタシグマ変調器の実施形態）
図５は、本発明の一実施形態に係るデルタシグマ変調器の構成を示す。本実施形態に係るデルタシグマ変調器は、差動構成の１次積分器１１０の後段に２個の２次共振器１００を縦続接続して全体で５次のループフィルタを構成し、当該ループフィルタの出力を量子化する量子化器１３０と、量子化器１３０の出力Ｄｏｕｔを１次積分器１００にフィードバックするデジタルアナログ変換器１４０を備えたものである。
【００２５】
共振器１００は、図２の共振器に、互いに逆相の演算増幅器１０の入出力端および共通ノード１０３を短絡可能なスイッチ回路３０を追加したものである。スイッチ回路３０は、共振器１００の通常動作時には切断されているが、例えば、共振器１００が過大振幅信号の入力によって発振状態となった場合には閉じて共振器１００を構成する容量素子２１〜２５の充電電荷を放電する。
【００２６】
（無線通信装置の実施形態）
図６は、本発明の一実施形態に係る無線通信装置の構成を示す。本実施形態に係る無線通信装置は、電波を送受信するアンテナ１と、送信信号に対して変調処理を含む所定の送信処理を施す送信部２と、受信信号に対して復号処理を含む所定の受信処理を施す受信部３と、送信信号と受信信号との切り替えを行う送受切替部４とを備えている。詳細には、受信部３は、低雑音増幅器（Low Noise Amplifier;LNA）３１と、ミキサ３２と、ローパスフィルタ３３と、デルタシグマ変調器３４と、デジタルベースバンド処理部３５とを備えている。デルタシグマ変調器３４として図５に示したものを採用するとよい。こうすることで、低消費電力かつ低コストで高精度な無線通信装置を実現することができる。
【産業上の利用可能性】
【００２７】
本発明に係る共振器は、低消費電力で伝達特性の変更が容易であり、さらに、容量素子の充電電荷を放電する機能を有するため、デルタシグマ変調器、無線通信装置、データ変換回路、音声機器、映像機器などの電子機器に有用である。
【符号の説明】
【００２８】
１０    演算増幅器
１１    抵抗素子（第１の抵抗素子）
１２    抵抗素子（第２の抵抗素子）
１３    抵抗素子（第３の抵抗素子）
１４    抵抗素子（第４の抵抗素子）
１５    抵抗素子（第５の抵抗素子）
２１    容量素子（第１の容量素子）
２２    容量素子（第２の容量素子）
２３    容量素子（第３の容量素子）
２４    容量素子（第４の容量素子）
２５    容量素子（第５の容量素子）
３０    スイッチ回路
１０１  中間ノード（第１のノード）
１０２  中間ノード（第２のノード）
１０３  共通ノード（第３のノード）
１００  共振器
１３０  量子化器
３４    デルタシグマ変調器
３５    デジタルベースバンド処理部
【図１】
0005462888.tif 000005
【図２】
0005462888.tif 000006
【図３】
0005462888.tif 000007
【図４】
0005462888.tif 000008
【図５】
0005462888.tif 000009
【図６】
0005462888.tif 000010