(57)【特許請求の範囲】
【請求項１】
アナログ入力電流をデジタル変換してデジタル値を得るアナログ−デジタル変換部を備えるアナログ−デジタル変換回路であって、
所定期間毎に、Ｎ回目に得られた上記デジタル値を記憶する第１レジスタと（Ｎは１以上かつ所定個数以下の正の整数）、
上記所定期間毎に、Ｐ（ＰはＮ−１未満の正の整数）回目に得られた上記デジタル値から、（Ｎ−１）回目に得られた上記デジタル値までを加算した加算値を記憶する第２レジスタと、
上記第２レジスタに記憶されている上記加算値を、上記所定個数で除算して除算値を算出する除算器と、
上記第１レジスタに記憶されているＮ回目のデジタル値と上記第２レジスタに記憶されている上記加算値とを加算した値から、上記除算値を減算することによって加減算値を算出する第１加減算器と、
上記加減算値と所定の閾値とを比較するとともに、当該比較の結果に従ってデジタル出力信号を出力する比較手段とを備えることを特徴とするアナログ−デジタル変換回路。
【請求項２】
アナログ入力電流をデジタル変換してデジタル値を得るアナログ−デジタル変換部を備えるアナログ−デジタル変換回路であって、
所定期間毎に、Ｎ回目に得られた上記デジタル値を記憶する第１レジスタと（Ｎは１以上かつ所定個数以下の正の整数）、
上記所定期間毎に、（Ｎ−１）回目に得られた上記デジタル値を記憶する第３レジスタと、
上記所定期間毎に、Ｐ（ＰはＮ−１未満の正の整数）回目に得られた上記デジタル値から、（Ｎ−１）回目に得られた上記デジタル値までを加算した加算値を記憶する第２レジスタと、
上記第２レジスタに記憶されている上記加算値を、上記所定個数で除算して除算値を算出する除算器と、
上記第３レジスタに記憶されているＮ回目のデジタル値と上記第３レジスタに記憶されている（Ｎ−１）回目のデジタル値と上記第２レジスタに記憶されている上記加算値とを加算した値から、上記除算値を２回減算することによって加減算値を算出する第２加減算器と、
上記加減算値と所定の閾値とを比較するとともに、当該比較の結果に従ってデジタル出力信号を出力する比較手段とを備えることを特徴とするアナログ−デジタル変換回路。
【請求項３】
上記所定個数は、２以上の任意の正の整数であることを特徴とする請求項１または２に記載のアナログ−デジタル変換回路。
【請求項４】
上記所定個数は、２の累乗であることを特徴とする請求項１または２に記載のアナログ−デジタル変換回路。
【請求項５】
上記閾値は、任意の値であることを特徴とする請求項１または２に記載のアナログ−デジタル変換回路。
【請求項６】
上記アナログ−デジタル変換回路は、アナログ入力電流をデジタル変換してデジタル値を得る積分型のアナログ−デジタル変換回路であって、
上記アナログ入力電流に応じた電荷を蓄える容量と、当該容量の一端が接続される反転入力端子に上記アナログ入力電流が入力され、非反転入力端子が電気的に接地され、上記容量の他端が接続される出力端子から出力電圧を出力する差動増幅器とを有する充電手段と、
上記容量に蓄えた上記電荷を放電する放電手段と、
基準電圧を出力する電圧源、及び、上記電圧源の出力と上記充電手段の出力との間を開閉するスイッチを有し、上記充電手段の差動増幅器の出力電圧と、上記基準電圧とを比較する出力電圧比較手段とを備えることを特徴とする請求項１または２に記載のアナログ−デジタル変換回路。
【請求項７】
請求項１〜６のいずれか１項に記載のアナログ−デジタル変換回路と、
外部からの光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオードとを備えることを特徴とする照度センサ。
【請求項８】
検知物が近接しているか否かを判定する近接センサであって、
検知物に光を発する発光ダイオードと、
上記発光ダイオードを駆動する発光ダイオード駆動回路と、
請求項１〜６のいずれか１項に記載のアナログ−デジタル変換回路と、
上記検知物からの反射光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオードとを備え、
上記アナログ−デジタル変換回路から出力される上記デジタル出力信号に従って、上記検知物が近接しているか否かを判定することを特徴とする近接センサ。
【請求項９】
検知物までの距離を測定する測距センサであって、
上記検知物に光を発する発光ダイオードと、
上記発光ダイオードを駆動する発光ダイオード駆動回路と、
請求項１〜６のいずれか１項に記載のアナログ−デジタル変換回路と、
上記検知物からの反射光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオードとを備え、
上記アナログ−デジタル変換回路から出力される上記デジタル出力信号に従って、上記検知物までの距離を算出することを特徴とする測距センサ。
【請求項１０】
画面を表示する液晶パネルと、
上記液晶パネルを照射するバックライトと、
上記バックライトの輝度を制御するバックライト制御部と、
請求項７に記載の照度センサ、請求項８に記載の近接センサ、または請求項９に記載の測距センサとを備え、
上記バックライト制御部は、
上記照度センサ、上記近接センサ、または上記測距センサが備えるアナログ−デジタル変換回路のデジタル出力信号がハイレベルである場合、上記バックライトの輝度を第１所定値高くし、上記デジタル出力信号がローレベルである場合、上記バックライトの輝度を第２所定値低くし、上記デジタル出力信号がゼロである場合、上記バックライトの輝度を維持することを特徴とする携帯電話。
【請求項１１】
画面を表示する液晶パネルと、
上記液晶パネルを照射するバックライトと、
上記バックライトの輝度を制御するバックライト制御部と、
請求項７に記載の照度センサ、請求項８に記載の近接センサ、または請求項９に記載の測距センサとを備え、
上記バックライト制御部は、
上記照度センサ、上記近接センサ、または上記測距センサが備えるアナログ−デジタル変換回路のデジタル出力信号がハイレベルである場合、上記バックライトの輝度を第１所定値高くし、上記デジタル出力信号がローレベルである場合、上記バックライトの輝度を第２所定値低くし、上記デジタル出力信号がゼロである場合、上記バックライトの輝度を維持することを特徴とするデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ−デジタル変換回路、照度センサ、近接センサ、測距センサ、携帯電話、およびデジタルカメラに関する。
【背景技術】
【０００２】
携帯電話やデジカメ等の液晶パネルでは、外乱の照度に応じて液晶のバックライトの発光量を制御するため、照度センサを搭載する要望がある。また、携帯電話やデジカメ等の液晶パネルでは、低消費電力のために、顔が近づいた時はＯＦＦさせるように、近接センサを搭載する要望が増えている。さらに、近接センサの出力値は検知距離に反比例するため、測距センサとして利用する要望もある。
【０００３】
携帯機器では、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けるため、入射する光は小さくなる。よって、より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサ、より遠距離まで精度良く検出できる測距センサに対する要望がある。
【０００４】
センサの検知方法として、一般的には、アナログ−デジタル変換回路を用いて、アナログのセンサ出力をデジタル値に変換した後、測定結果と閾値とを比較する方法がある。デジタル値に変換することにより、ＣＰＵやマイコンにより、ソフトウェアでの処理が容易になる。
【０００５】
複数回の測定結果を利用して精度を向上する従来技術として、特許文献１に記載される方式が提案されている。複数回の測定結果の移動平均値を演算し、閾値として移動平均値を利用することで、外部環境の変化や、内部温度の変化等により、測定結果に変動が生じても安定した検出を行うことができる。
【０００６】
照度センサに関するアナログ−デジタル変換回路の従来技術として、特許文献２に記載される方式が提案されている。積分型のアナログ−デジタル変換回路は、簡単な構成で高精度な分解能を実現できる特徴がある。これは、照度センサの様に低速であるが高い分解能（１６ｂｉｔ程度）を要求されるデバイスに適している。
【０００７】
図８に、第１の従来例として、アナログ−デジタル変換回路を用いたセンサ回路１０１の一般的な構成を示す。センサ回路１０１において、アナログ−デジタル変換部ＡＤＣは、入力電流Ｉｉｎの電流量をデジタル変換してデジタル値ＡＤＣＯＵＴを出力するアナログ−デジタル変換回路である。センサ回路１０１は、測定結果であるデジタル値ＡＤＣＯＵＴと閾値ＤＴＨとを比較する比較回路１０２（比較手段）を備える。比較結果は、デジタル出力ＤＯＵＴとして外部に出力される。
【０００８】
図９に、第２の従来例として、特許文献１に記載の内容を適用した光電センサの構成を示す。光電センサ１０３は、周期的に取得される測定値の移動平均値を生成する平均回路１０４（演算手段）と、移動平均値に対して加算または乗算するオフセット値設定手段１０５とを備え、移動平均値にオフセットを加算（乗算）して得られる閾値と、デジタル値ＡＤＣＯＵＴとを比較する手段（比較回路１０６）をさらに備える。外部環境条件の変動やセンサ内部における温度変化等の影響による変動に対して、正確な検出動作を可能とする。
【０００９】
図１０に、特許文献２に記載のアナログ／デジタル変換回路の構成を示す。図１０のアナログ／デジタル変換回路１０７は、入力電流に応じた電荷を蓄える容量Ｃ１０１と、蓄えた電荷を放電させる放電回路１０８，１０９とを備え、定められた充電時間の間、容量Ｃ１０１を充電するとともに、容量Ｃ１０１が所定の充電量になる毎に放電回路１０８により放電を行う。充電時間終了後の電荷を放電回路１０９により放電を行うことにより、放電回路１０８の放電回数と放電回路１０９の放電回数とに基づいて、容量Ｃ１０１の充電量に応じたデジタル値を出力する。入力ダイナミックレンジの拡大、最小分解能の向上、測定時間の短縮が可能である。なお、図１０の制御計算部１１０は、充電回路１１１と放電回路１０８，１０９の充放電制御を行うと共に、放電回路１０８，１０９の総放電回数から充電回路１１１の総充電量を算出し、その結果に応じたデジタル出力を行う手段である。
【００１０】
ここで、照度センサは、太陽光、蛍光灯などの光をフォトダイオードで電流に変換し、積分型のアナログ−デジタル変換回路でデジタル出力する方式が一般的である。また、近接センサは、積分型のアナログ−デジタル変換回路、発光ダイオードの駆動回路を備える方式が、近年、採用されている。
【００１１】
図１１は、一般的な近接センサ１１２の構成を示している。近接センサ１１２は、フォトダイオードＰＤ、発光ダイオードＬＥＤ、及び制御回路１１３を備えている。制御回路１１３から発光ダイオードＬＥＤを駆動し、受光用のフォトダイオードＰＤで電流に変換し、制御回路１１３で検知する。
【００１２】
図１２（ａ）は、一般的な近接センサ１１２に検知物１１４が近接している時の波形図である。図１２（ｂ）は、一般的な近接センサ１１２に検知物１１４が近接していない時の波形図である。発光ダイオードを駆動している期間のデータ（Ｄａｔａ１）と、発光ダイオードを駆動していない期間のデータ（Ｄａｔａ２）との差分を、近接データ（Ｄａｔａ１−Ｄａｔａ２）とする。
【００１３】
検知物１１４がある場合、検知物１１４からの反射光１１５が強いため、フォトダイオードＰＤの電流は大きくなり、近接データ（Ｄａｔａ１−Ｄａｔａ２）が制御回路１１３の閾値Ｄａｔａ＿ｔｈを越えるので、近接と判断される（図１２（ａ））。
【００１４】
検知物１１４がない場合、検知物１１４からの反射光１１５が弱いため、フォトダイオードＰＤの電流は小さく、近接データ（Ｄａｔａ１−Ｄａｔａ２）が制御回路１１３の閾値Ｄａｔａ＿ｔｈを越えないので、非近接と判断される（図１２（ｂ））。
【００１５】
また、近接センサの測定値は、検知距離の２乗に反比例するため、測定値から検知距離を算出することで、近接センサを測距センサとして適用することが可能である。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００３−８７１０７号公報（２００３年３月２０日公開）
【特許文献２】特開２００８−４２８８６号公報（２００８年２月２１日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１７】
第１の従来例の構成では、測定回数が１回である。このため、外乱ノイズによる誤差が生じた場合、誤動作となる可能性がある。照度センサの場合、カメラのフラッシュ等の外乱ノイズ光により、所望の照度測定結果が得られなかった場合、誤動作となる。また、近接センサの場合、カメラのフラッシュ等の外乱ノイズ光により、所望の近接測定結果が得られなかった場合、誤動作となる。さらに、近接センサや測距センサの場合、測定値は距離の２乗に反比例するため、遠距離で測定値を判定する場合、入力信号が小さくなり、検知距離の誤差が大きくなる。
【００１８】
第２の従来例の構成では、移動平均値にオフセット値を設定（加算または乗算）した値を閾値とすることで、測定値の変化分に対しては正確な検出を可能にすることになる。測定値の移動平均値が、オフセット値を設定した値からの変化分ではなく（オフセット値を設定しておらず）、測定値（移動平均値）自体の精度が必要な場合、測定値は１回の測定のため、測定値の精度は向上されていない。測定値自体の精度が必要な場合とは、例えば、測距センサの用途では、検知距離の２乗に反比例した値が必要である。測定値の変化分では、検知距離を判定することができない。
【００１９】
第３の従来例の構成では、照度センサに適した構成で入力ダイナミックレンジと最小分解能の向上、測定時間の短縮が可能である。携帯機器では、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けるため、入射する光は小さくなる。より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサとして適用する場合、微少な電流は誤差が大きく、測定精度に問題が生じる。
【００２０】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、微小なアナログ入力電流を高い精度で検出することが出来るアナログ−デジタル変換回路等を提供することにある。
【課題を解決するための手段】
【００２５】
本発明のアナログ−デジタル変換回路は、上記課題を解決するために、アナログ入力電流をデジタル変換してデジタル値を得るアナログ−デジタル変換部を備えるアナログ−デジタル変換回路であって、所定期間毎に、Ｎ回目に得られた上記デジタル値を記憶する第１レジスタと（Ｎは１以上かつ所定個数以下の正の整数）、上記所定期間毎に、Ｐ（ＰはＮ−１未満の正の整数）回目に得られた上記デジタル値から、（Ｎ−１）回目に得られた上記デジタル値までを加算した加算値を記憶する第２レジスタと、上記第２レジスタに記憶されている上記加算値を、上記所定個数で除算して除算値を算出する除算器と、上記第１レジスタに記憶されているＮ回目のデジタル値と上記第２レジスタに記憶されている上記加算値とを加算した値から、上記除算値を減算することによって加減算値を算出する第１加減算器と、上記加減算値と所定の閾値とを比較するとともに、当該比較の結果に従ってデジタル出力信号を出力する比較手段とを備えることを特徴とする。
【００２６】
上記発明によれば、所定期間毎に測定して得られる所定個数の上記デジタル値に、上記除算値である移動平均との差分加算演算を施すことによって、上記加減算値が生成される。より具体的には、上記第１レジスタに記憶されているＮ回目のデジタル値と上記第２レジスタに記憶されている上記加算値とを加算した値から、上記除算値を減算することによって、上記加減算値が生成される。よって、非定常かつ不規則な外乱ノイズによる誤差も、差分加算演算により平均化される。従って、外乱ノイズの影響を小さくする効果を奏する。
【００２７】
また、微少なアナログ入力電流であっても、所定期間毎に測定して得られる所定個数の上記デジタル値を演算して上記加減算値が生成されることにより、大きな値としての上記加減算値を上記比較手段で比較することができ、微小なアナログ入力電流の検出精度が向上する。
【００２８】
以上のように、非定常かつ不規則な外乱ノイズの影響をより小さくした上で、微小なアナログ入力電流の検出精度が向上したアナログ−デジタル変換回路を提供することが出来る。
【００２９】
さらに、上記アナログ−デジタル変換回路は、Ｎ回目のデジタル値を記憶する第１レジスタと、Ｐ回目のデジタル値から、（Ｎ−１）回目のデジタル値までを加算した加算値を記憶する第２レジスタとを備えることで構成でき、簡単な構成で、上記アナログ−デジタル変換回路を実現可能となる。
【００３０】
ここで、上記除算値の減算が必要になる理由について説明する。上記第２レジスタに記憶されている上記加算値は、複数回（Ｋ回）の測定結果を加算した値である。一方、上記第１レジスタに記憶されているＮ回目のデジタル値は、一回分の測定結果である。
【００３１】
上記第２レジスタに記憶されている上記加算値に、上記第１レジスタに記憶されているＮ回目のデジタル値を加算すると、加算結果は、（Ｋ＋１）回分の加算結果となる。
【００３２】
よって、上記第２レジスタに記憶されている上記加算値を、上記所定個数で除算した除算値を減算することにより、上記第１加減算器において、Ｋ回分の加算結果を得ることが出来る。
【００３３】
上記アナログ−デジタル変換回路における、差分加算演算の結果では、上記第２レジスタに記憶されている上記加算値を、上記所定個数で除算した除算値と、上記第１レジスタに記憶されているＮ回目のデジタル値との差により誤差が生じる。このため、演算の精度は、複数回測定した結果の正確な加算値を得ることができる上記アナログ−デジタル変換回路より劣るが、簡単な構成で、複数回分の加算結果に近い値が得られる。
【００３４】
本発明のアナログ−デジタル変換回路は、上記課題を解決するために、アナログ入力電流をデジタル変換してデジタル値を得るアナログ−デジタル変換部を備えるアナログ−デジタル変換回路であって、所定期間毎に、Ｎ回目に得られた上記デジタル値を記憶する第１レジスタと（Ｎは１以上かつ所定個数以下の正の整数）、上記所定期間毎に、（Ｎ−１）回目に得られた上記デジタル値を記憶する第３レジスタと、上記所定期間毎に、Ｐ（ＰはＮ−１未満の正の整数）回目に得られた上記デジタル値から、（Ｎ−１）回目に得られた上記デジタル値までを加算した加算値を記憶する第２レジスタと、上記第２レジスタに記憶されている上記加算値を、上記所定個数で除算して除算値を算出する除算器と、上記第３レジスタに記憶されているＮ回目のデジタル値と上記第３レジスタに記憶されている（Ｎ−１）回目のデジタル値と上記第２レジスタに記憶されている上記加算値とを加算した値から、上記除算値を２回減算することによって加減算値を算出する第２加減算器と、上記加減算値と所定の閾値とを比較するとともに、当該比較の結果に従ってデジタル出力信号を出力する比較手段とを備えることを特徴とする。
【００３５】
上記発明によれば、所定期間毎に測定して得られる所定個数の上記デジタル値に、上記除算値である移動平均との差分加算演算を施すことによって、上記加減算値が生成される。より具体的には、上記第３レジスタに記憶されているＮ回目のデジタル値と上記第３レジスタに記憶されている（Ｎ−１）回目のデジタル値と上記第２レジスタに記憶されている上記加算値とを加算した値から、上記除算値を２回減算することによって、上記加減算値が生成される。よって、非定常かつ不規則な外乱ノイズによる誤差も、差分加算演算により平均化される。従って、外乱ノイズの影響を小さくする効果を奏する。
【００３６】
また、微少なアナログ入力電流であっても、所定期間毎に測定して得られる所定個数の上記デジタル値を演算して上記加減算値が生成されることにより、大きな値としての上記加減算値を上記比較手段で比較することができ、微小なアナログ入力電流の検出精度が向上する。
【００３７】
以上のように、非定常かつ不規則な外乱ノイズの影響をより小さくした上で、微小なアナログ入力電流の検出精度が向上したアナログ−デジタル変換回路を提供することが出来る。
【００３８】
さらに、上記アナログ−デジタル変換回路は、２回分（Ｎ回目及び（Ｎ−１）回目）のデジタル値を記憶する第１レジスタ及び第３レジスタと、Ｐ回目のデジタル値から、（Ｎ−１）回目のデジタル値までを加算した加算値を記憶する第２レジスタとを備えることで構成できるため、簡単な構成で、上記アナログ−デジタル変換回路を実現可能となる。上記アナログ−デジタル変換回路よりもデジタル値の加算回数が多いため、より正確な加算値を得ることができる。
【００３９】
ここで、上記除算値を２回減算する必要性について説明する。上記第２レジスタに記憶されている上記加算値は、複数回（Ｋ回）の測定結果を加算した値である。一方、上記第３レジスタに記憶されているＮ回目のデジタル値、及び、上記第３レジスタに記憶されている（Ｎ−１）回目のデジタル値は、それぞれ、一回分の測定結果である。
【００４０】
上記第２レジスタに記憶されている上記加算値に、上記第３レジスタに記憶されているＮ回目のデジタル値と、上記第３レジスタに記憶されている（Ｎ−１）回目のデジタル値とを加算すると、加算結果は、（Ｋ＋２）回分の加算結果となる。
【００４１】
よって、上記第２レジスタに記憶されている上記加算値を、上記所定個数で除算した除算値を２回減算することにより、上記第２加減算器において、Ｋ回分の加算結果を得ることが出来る。
【００４２】
上記アナログ−デジタル変換回路における、差分加算演算の演算結果では、上記第２レジスタに記憶されている上記加算値を、上記所定個数で除算した除算値を２倍した値と、上記第３レジスタに記憶されているＮ回目のデジタル値、および、上記第３レジスタに記憶されている（Ｎ−１）回目のデジタル値との差により誤差が生じる。このため、演算の精度は、複数回測定した結果の正確な加算値を得ることができる上記アナログ−デジタル変換回路より劣る（上記第１レジスタのみを用いる上記アナログ−デジタル変換回路よりは優れている）。しかし、簡単な構成で、複数回分の加算結果に近い値が得られる。
【００４３】
上記アナログ−デジタル変換回路では、上記所定個数は、２以上の任意の正の整数であってもよい。上記所定個数を２以上の任意の正の整数にした場合、除算器の除数を変えるだけで任意の正の整数の加算結果が得られる。また、上記２以上の任意の正の整数と同数のレジスタよりも、除算器の方が回路規模は小さい。従って、上記２以上の任意の正の整数と同数のレジスタを設けるよりも簡単な構成で、上記アナログ−デジタル変換回路を実現可能となる。
【００４４】
上記アナログ−デジタル変換回路では、上記所定個数は２の累乗であってもよい。上記所定個数が２の累乗である場合、（Ｎ−１）回目の加算値（即ちＡＤＤ［Ｎ−１］）のデータの除算が、２進数におけるデータシフトで表現可能である。
【００４５】
デジタル回路では、２進数でレジスタにデータが保持されている。このため、所定個数が２の累乗である場合、（Ｎ−１）回目の加算値のデータの除算が、２進数におけるデータシフトで表現可能である。
【００４６】
例えば、（Ｎ−１）回目の加算値ＡＤＤ［Ｎ−１］が、１０進数で２００カウントであり、１０進数の２，４，８（２の累乗）で除算する場合を考える。各除算結果は、以下のように表すことが出来る。
ＡＤＤ［Ｎ−１］    ＝１１００  １０００（２進数）：１０進数では２００
ＡＤＤ［Ｎ−１］／２＝０１１０  ０１００（２進数）：１０進数では１００
ＡＤＤ［Ｎ−１］／４＝００１１  ００１０（２進数）：１０進数では５０
ＡＤＤ［Ｎ−１］／８＝０００１  １００１（２進数）：１０進数では２５
従って、所定個数が２の累乗である場合、右へデータシフトする簡単な回路で、データの除算を施すことが出来るので、簡単な構成で、加算回路を実現可能となる。
【００４７】
上記アナログ−デジタル変換回路では、上記閾値は、任意の値であってもよい。これにより、上記加算値に対して任意の上記閾値で比較することが可能であり、精度の高い検出を行うことができる。例えば、上記アナログ−デジタル変換回路を測距センサに適用した場合、上記閾値に基づき設定された任意の距離を検出することができる。
【００４８】
上記閾値を任意の値にする他の例として、１００Ｌｕｘの照度測定を行い、１００Ｌｕｘ以上であることを閾値で検出したい場合を考える。測定回数が１回の場合のカウント値を１００とすると、測定回数が４回の場合、加算結果のカウント値は、１回測定の場合の４倍になる。よって、閾値を４００に設定することで、１００Ｌｕｘ以上であることが検出できる。同様に、測定回数が８回の場合、加算結果のカウント値は、１回測定の場合の８倍になり、閾値を８００に設定することで、１００Ｌｕｘ以上であることが検出できる。このように、測定回数に応じて閾値を任意の値にすることで、正確に検出することが可能となる。
【００４９】
上記アナログ−デジタル変換回路は、アナログ入力電流をデジタル変換してデジタル値を得る積分型のアナログ−デジタル変換回路であって、上記アナログ入力電流に応じた電荷を蓄える容量と、当該容量の一端が接続される反転入力端子にアナログ入力電流が入力され、非反転入力端子が電気的に接地され、上記容量の他端が接続される出力端子から出力電圧を出力する差動増幅器とを有する充電手段と、上記容量に蓄えた上記電荷を放電する放電手段と、基準電圧を出力する電圧源、及び、上記電圧源の出力と上記充電手段の出力との間を開閉するスイッチを有し、上記充電手段の差動増幅器の出力電圧と、上記基準電圧とを比較する比較手段とを備えてもよい。
【００５０】
上記アナログ−デジタル変換回路として、上記積分型のアナログ−デジタル変換回路を適用することにより、上記積分型アナログ−デジタル変換回路が備えている、広いダイナミックレンジと高い分解能のアナログ−デジタル変換が可能である。また、複数回の測定結果を演算することで、ノイズの低減や測定精度の向上が可能となる。
【００５１】
本発明の照度センサは、上記いずれかのアナログ−デジタル変換回路と、外部からの光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオードとを備えることを特徴とする。複数回測定した結果に基づく加算値を生成することにより、カメラのフラッシュ等の外乱ノイズ光により、所望の照度のデジタル値が得られなかった場合でも、複数回分で平均化されることにより、外乱ノイズ光の影響を小さくすることが可能である。
【００５２】
本発明の近接センサは、検知物が近接しているか否かを判定する近接センサであって、
検知物に光を発する発光ダイオードと、上記発光ダイオードを駆動する発光ダイオード駆動回路と、上記いずれかのアナログ−デジタル変換回路と、上記検知物からの反射光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオードとを備え、上記アナログ−デジタル変換回路から出力される上記デジタル出力信号に従って、上記検知物が近接しているか否かを判定することを特徴とする。
【００５３】
また、本発明の測距センサは、検知物までの距離を測定する測距センサであって、上記検知物に光を発する発光ダイオードと、上記発光ダイオードを駆動する発光ダイオード駆動回路と、上記いずれかのアナログ−デジタル変換回路と、上記検知物からの反射光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオードとを備え、上記アナログ−デジタル変換回路から出力される上記デジタル出力信号に従って、上記検知物までの距離を算出することを特徴とする。
【００５４】
複数回測定した結果に基づく加算値を生成することにより、カメラのフラッシュ等の外乱ノイズ光により、所望の照度のデジタル値が得られなかった場合でも、複数回分で平均化されることにより、影響を低減にすることが可能である。また、遠距離でデジタル値を判定する場合、複数回分を加算することにより、遠距離での感度を高めることが可能であり、検知距離の誤差を小さくすることができる。
【００５５】
本発明の携帯電話は、画面を表示する液晶パネルと、画面を表示する液晶パネルと、上記液晶パネルを照射するバックライトと、上記バックライトの輝度を制御するバックライト制御部と、上記照度センサ、上記近接センサ、または上記測距センサとを備え、上記バックライト制御部は、上記照度センサ、上記近接センサ、または上記測距センサが備えるアナログ−デジタル変換回路のデジタル出力信号がハイレベルである場合、上記バックライトの輝度を第１所定値高くし、上記デジタル出力信号がローレベルである場合、上記バックライトの輝度を第２所定値低くし、上記デジタル出力信号がゼロである場合、上記バックライトの輝度を維持することを特徴とする。
【００５６】
また、本発明のデジタルカメラは、画面を表示する液晶パネルと、上記液晶パネルを照射するバックライトと、上記バックライトの輝度を制御するバックライト制御部と、上記照度センサ、上記近接センサ、または上記測距センサとを備え、上記バックライト制御部は、上記照度センサ、上記近接センサ、または上記測距センサが備えるアナログ−デジタル変換回路のデジタル出力信号がハイレベルである場合、上記バックライトの輝度を第１所定値高くし、上記デジタル出力信号がローレベルである場合、上記バックライトの輝度を第２所定値低くし、上記デジタル出力信号がゼロである場合、上記バックライトの輝度を維持することを特徴とする。
【００５７】
これにより、上記照度センサ、上記近接センサ、または上記測距センサを、携帯電話の液晶パネルにおけるバックライトの制御や、デジタルカメラの液晶パネルにおけるバックライトの制御に適用できる。
【発明の効果】
【００５９】
本発明のアナログ−デジタル変換回路は、以上のように、所定期間毎に、Ｎ回目に得られたデジタル値を記憶する第１レジスタと（Ｎは１以上かつ所定個数以下の正の整数）、上記所定期間毎に、Ｐ（ＰはＮ−１未満の正の整数）回目に得られた上記デジタル値から、（Ｎ−１）回目に得られた上記デジタル値までを加算した加算値を記憶する第２レジスタと、上記第２レジスタに記憶されている上記加算値を、上記所定個数で除算して除算値を算出する除算器と、上記第１レジスタに記憶されているＮ回目のデジタル値と上記第２レジスタに記憶されている上記加算値とを加算した値から、上記除算値を減算することによって加減算値を算出する第１加減算器と、上記加減算値と所定の閾値とを比較するとともに、当該比較の結果に従ってデジタル出力信号を出力する比較手段とを備えるものである。
【００６０】
さらに、本発明のアナログ−デジタル変換回路は、以上のように、所定期間毎に、Ｎ回目に得られたデジタル値を記憶する第１レジスタと（Ｎは１以上かつ所定個数以下の正の整数）、上記所定期間毎に、（Ｎ−１）回目に得られた上記デジタル値を記憶する第３レジスタと、上記所定期間毎に、Ｐ（ＰはＮ−１未満の正の整数）回目に得られた上記デジタル値から、（Ｎ−１）回目に得られた上記デジタル値までを加算した加算値を記憶する第２レジスタと、上記第２レジスタに記憶されている上記加算値を、上記所定個数で除算して除算値を算出する除算器と、上記第３レジスタに記憶されているＮ回目のデジタル値と上記第３レジスタに記憶されている（Ｎ−１）回目のデジタル値と上記第２レジスタに記憶されている上記加算値とを加算した値から、上記除算値を２回減算することによって加減算値を算出する第２加減算器と、上記加減算値と所定の閾値とを比較するとともに、当該比較の結果に従ってデジタル出力信号を出力する比較手段とを備えるものである。
【００６１】
それゆえ、微小なアナログ入力電流を高い精度で検出することが出来るアナログ−デジタル変換回路等を提供するという効果を奏する。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態に係るアナログ−デジタル変換回路のブロック図である。
【図２】加算回路の第１の実施例を示すブロック図である。
【図３】加算回路の第２の実施例を示すブロック図である。
【図４】加算回路の第３の実施例を示すブロック図である。
【図５】本発明の実施の形態に係る積分型のアナログ−デジタル変換回路のブロック図である。
【図６】本発明の実施形態に係る積分型のアナログ−デジタル変換回路の動作を示す波形図である。
【図７】本実施の形態に係る液晶パネルのバックライト制御回路のブロック図を示す。
【図８】アナログ−デジタル変換回路を用いたセンサ回路の一般的な構成を示すブロック図である。
【図９】特許文献１に記載の内容を適用した光電センサの構成を示すブロック図である。
【図１０】特許文献２に記載のアナログ／デジタル変換回路の構成を示すブロック図である。
【図１１】一般的な近接センサの構成を示す断面図である。
【図１２】（ａ）は、一般的な近接センサに検知物が近接している時の波形図であり、（ｂ）は、一般的な近接センサに検知物が近接していない時の波形図である。
【発明を実施するための形態】
【００６３】
本発明の一実施形態について図１〜図７に基づいて説明すれば、以下の通りである。
【００６４】
〔アナログ−デジタル変換回路１〕
図１は、本実施の形態に係るアナログ−デジタル変換回路１のブロック図である。アナログ−デジタル変換回路１は、アナログ入力電流Ｉｉｎをデジタル変換してデジタル値ＡＤＣＯＵＴを得るＡＤＣ２（アナログ−デジタル変換部）を備えるアナログ−デジタル変換回路であって、アナログ入力電流Ｉｉｎをデジタル変換してデジタル値ＡＤＣＯＵＴを得るＡＤＣ２（アナログ−デジタル変換部）を備えるアナログ−デジタル変換回路であって、所定期間毎に得られた所定個数のデジタル値ＡＤＣＯＵＴに所定の演算を施して加算値ＡＤＤ［Ｎ］を算出する加算回路３と、加算回路３にて算出された加算値ＡＤＤ［Ｎ］と所定の閾値ＤＴＨとを比較し、上記比較の結果に基づいてデジタル出力信号ＤＯＵＴを出力する比較回路５（比較手段）とを備える。上記所定の演算は、加算演算、または、移動平均との差分加算演算である。
【００６５】
加算回路３の例は、後述する図２〜図４に示すが、図２の加算回路３の加算器７においては、加算演算が施され、図３の加算回路３の加減算器１１と、図４の加算回路３の加減算器１５とにおいては、移動平均との差分加算演算が施される。
【００６６】
加算回路３において、所定期間毎に得られた所定個数のデジタル値ＡＤＣＯＵＴに、加算演算、または、移動平均との差分加算演算を施して、加算値ＡＤＤ［Ｎ］を算出する。これにより、非定常かつ不規則な外乱ノイズによる誤差の影響も、所定個数のデジタル値から加算値ＡＤＤ［Ｎ］を生成することにより小さくなる。従って、非定常かつ不規則な外乱ノイズの影響を小さくする効果を奏する。
【００６７】
また、微少な入力信号であっても、複数回測定した結果である加算値ＡＤＤ［Ｎ］が生成されるため、大きな値としての加算値ＡＤＤ［Ｎ］を比較回路５で検出して比較することができ、検出精度が向上する。
【００６８】
以上のように、非定常かつ不規則な外乱ノイズの影響をより小さくした上で、微小な入力電流の検出精度が向上したアナログ−デジタル変換回路を提供することが出来る。
【００６９】
アナログ−デジタル変換回路１を照度センサに用いる場合、カメラのフラッシュ等の外乱ノイズ光により、所望の照度測定結果が得られなかった場合でも、複数回分（Ｋ回分）で平均化されることにより、影響を（１／Ｋ）に低減することが可能である。
【００７０】
また、アナログ−デジタル変換回路１を近接センサに用いる場合、カメラのフラッシュ等の外乱ノイズ光により、所望の近接測定結果が得られなかった場合でも、複数回分（Ｋ回分）で平均化されることにより、影響を（１／Ｋ）に低減することが可能である。
【００７１】
さらに、アナログ−デジタル変換回路１を、近接センサや測距センサに用いる場合、デジタル値は距離の２乗に反比例する。このため、遠距離でデジタル値を判定する場合、複数回分（Ｋ回分）を加算することにより、遠距離での感度上げることが可能であり、検知距離の誤差を小さくすることができる。
【００７２】
〔加算回路３の第１の実施例〕
図２は、加算回路３の第１の実施例を示すブロック図である。図２の加算回路３は、さらに、上記所定個数の上記デジタル値を記憶するレジスタユニット６−１〜６−Ｎと、レジスタユニット６−１〜６−Ｎが記憶している上記デジタル値を加算することによって上記加算値を算出する加算器７とを備える。
【００７３】
例えば、４回測定した結果を加算する場合（Ｎ＝４）、加算値（加算結果）は、
ＡＤＤ［Ｎ］＝Ｄａｔａ［Ｎ］＋Ｄａｔａ［Ｎ−１］＋Ｄａｔａ［Ｎ−２］＋Ｄａｔａ［Ｎ−３］    （１）
となる。
【００７４】
（１）式において、ＡＤＤ［Ｎ］はＮ回測定した結果の加算値であり、Ｄａｔａ［Ｎ］はＮ回目のデジタル値（測定結果）であり、Ｄａｔａ［Ｎ−１］は（Ｎ−１）回目のデジタル値であり、Ｄａｔａ［Ｎ−２］は（Ｎ−２）回目のデジタル値であり、Ｄａｔａ［Ｎ−３］（Ｎ−３）回目のデジタル値である。
【００７５】
このように、図２の加算回路３では、レジスタユニット６−１〜６−Ｎと加算器７とを用いることにより、複数回測定した結果の正確な加算値ＡＤＤ［Ｎ］を得ることができる。ただし、所定個数が増えた場合（Ｎが大きくなった場合）、所定個数が増えた分のデジタル値を全て記憶するレジスタユニットが必要となる。
【００７６】
〔加算回路３の第２の実施例〕
図３は、加算回路３の第２の実施例を示すブロック図である。図３の加算回路３は、さらに、上記所定期間毎に、Ｎ回目に得られたデジタル値Ｄａｔａ［Ｎ］を記憶するレジスタ８（第１レジスタ）と（Ｎは１以上かつ上記所定個数以下の正の整数）、上記所定期間毎に、Ｐ（ＰはＮ−１未満の正の整数）回目に得られた上記デジタル値から、（Ｎ−１）回目に得られた上記デジタル値までを加算した加算値ＡＤＤ［Ｎ−１］を記憶するレジスタ９（第２レジスタ）と、レジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］を、上記所定個数で除算して除算値を算出する除算器と、レジスタ８に記憶されているＮ回目のデジタル値とレジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］とを加算した値から、上記除算値を減算する加減算器１１（第１加減算器）とを備える。この場合、図１のアナログ−デジタル変換回路では、加減算器１１の出力と閾値ＤＴＨとが比較される。
【００７７】
図３の加算回路３では、所定期間毎に得られた所定個数のデジタル値ＡＤＣＯＵＴに、上記除算値である移動平均との差分加算演算を施すことによって、加減算器１１の出力が生成される。より具体的には、レジスタ８に記憶されているＮ回目のデジタル値Ｄａｔａ［Ｎ］とレジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］とを加算した値から、上記除算値を減算することによって、加減算器１１の出力が生成される。よって、非定常かつ不規則な外乱ノイズによる誤差も、差分加算演算により平均化される。従って、外乱ノイズの影響を小さくする効果を奏する。
【００７８】
また、微少なアナログ入力電流であっても、所定期間毎に測定して得られる所定個数の上記デジタル値を演算して加減算器１１の出力が生成されることにより、大きな値としての加減算器１１の出力を上記比較手段で比較することができ、微小なアナログ入力電流の検出精度が向上する。
【００７９】
以上のように、非定常かつ不規則な外乱ノイズの影響をより小さくした上で、微小なアナログ入力電流の検出精度が向上したアナログ−デジタル変換回路を提供することが出来る。
【００８０】
図３の加算回路３において、例えば、Ｋ回のデジタル値を加算する場合、加算値は、
ＡＤＤ［Ｎ］＝Ｄａｔａ［Ｎ］＋ＡＤＤ［Ｎ−１］−（１／Ｋ）＊ＡＤＤ［Ｎ−１］
＝Ｄａｔａ［Ｎ］＋｛１−（１／Ｋ）｝＊ＡＤＤ［Ｎ−１］    （２）
となる。上記（２）式における（１／Ｋ）＊ＡＤＤ［Ｎ−１］が、除算値（即ち移動平均）である。
【００８１】
（２）式において、ＡＤＤ［Ｎ］はＮ回目の加算値であり、ＡＤＤ［Ｎ−１］は（Ｎ−１）回目の加算値であり、Ｄａｔａ［Ｎ］はＮ回目のデジタル値である。
【００８２】
図３の加算回路３は、Ｎ回目のデジタル値Ｄａｔａ［Ｎ］を記憶するレジスタ８と、Ｐ回目のデジタル値から、（Ｎ−１）回目のデジタル値までをそれぞれ加算した加算値ＡＤＤ［Ｎ−１］を記憶するレジスタ９とを備えることで構成できるため、簡単な構成で、アナログ−デジタル変換回路１を実現可能となる。
【００８３】
ここで、図３の加算回路３において、上記除算値の減算が必要になる理由について説明する。レジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］は、複数回（Ｋ回）の測定結果を加算した値である。一方、レジスタ８に記憶されているＮ回目のデジタル値Ｄａｔａ［Ｎ］は、一回分の測定結果である。
【００８４】
加算値ＡＤＤ［Ｎ−１］に、Ｎ回目のデジタル値Ｄａｔａ［Ｎ］を加算すると、加算結果は、（Ｋ＋１）回分の加算結果となる。
【００８５】
よって、加算値ＡＤＤ［Ｎ−１］を、上記所定個数（Ｋ）で除算した除算値（１／Ｋ）＊ＡＤＤ［Ｎ−１］を減算することにより、加減算器１１において、Ｋ回分の加算結果を得ることが出来る。
【００８６】
図３の加算回路３における、差分加算演算の演算の結果では、レジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］を、上記所定個数で除算した除算値と、レジスタ８に記憶されているＮ回目のデジタル値Ｄａｔａ［Ｎ］との差により誤差が生じる。このため、演算の精度は、複数回測定した結果の正確な加算値を得ることができる図２の加算回路３より劣るが、図２の加算回路３より簡単な構成で、複数回分の加算結果に近い値が得られる。
【００８７】
また、複数回分のデジタル値は、所定個数が２以上の任意の正の整数であってもよい。上記所定個数を２以上の任意の正の整数にした場合、除算器１０，１３の除数Ｋを変えるだけで任意の正の整数の加算結果が得られる。また、上記２以上の任意の正の整数と同数のレジスタよりも、除算器１０，１３の方が回路規模は小さい。従って、上記２以上の任意の正の整数と同数のレジスタを設けるよりも簡単な構成で、上記アナログ−デジタル変換回路を実現可能となる。
【００８８】
さらに、所定個数が２の累乗である場合、（Ｎ−１）回目の加算値ＡＤＤ［Ｎ−１］のデータの除算が、２進数におけるデータシフトで表現可能である。
【００８９】
デジタル回路では、２進数でレジスタにデータが保持されている。このため、所定個数が２の累乗である場合、（Ｎ−１）回目の加算値ＡＤＤ［Ｎ−１］のデータの除算が、２進数におけるデータシフトで表現可能である。
【００９０】
例えば、（Ｎ−１）回目の加算値ＡＤＤ［Ｎ−１］が、１０進数で２００カウントであり、１０進数の２，４，８（２の累乗）で除算する場合を考える。各除算結果は、以下のように表すことが出来る。
ＡＤＤ［Ｎ−１］    ＝１１００  １０００（２進数）：１０進数では２００
ＡＤＤ［Ｎ−１］／２＝０１１０  ０１００（２進数）：１０進数では１００
ＡＤＤ［Ｎ−１］／４＝００１１  ００１０（２進数）：１０進数では５０
ＡＤＤ［Ｎ−１］／８＝０００１  １００１（２進数）：１０進数では２５
従って、所定個数が２の累乗である場合、右へデータシフトする簡単な回路で、データの除算を施すことが出来るので、簡単な構成で、加算回路を実現可能となる。
【００９１】
〔加算回路３の第３の実施例〕
図４は、加算回路３の第３の実施例を示すブロック図である。図４の加算回路３は、さらに、上記所定期間毎に、Ｎ回目に得られたデジタル値Ｄａｔａ［Ｎ］を記憶するレジスタ１４−１（第１レジスタ）と、上記所定期間毎に、（Ｎ−１）回目に得られたデジタル値Ｄａｔａ［Ｎ−１］を記憶するレジスタ１４−２（第３レジスタ）と、上記所定期間毎に、Ｐ（ＰはＮ−１未満の正の整数）回目に得られた上記デジタル値から、（Ｎ−１）回目に得られた上記デジタル値までを加算した加算値ＡＤＤ［Ｎ−１］を記憶するレジスタ９と、レジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］を、上記所定個数で除算して除算値を算出する除算器と、レジスタ１４−１に記憶されているＮ回目のデジタル値Ｄａｔａ［Ｎ］とレジスタ１４−２に記憶されている（Ｎ−１）回目のデジタル値Ｄａｔａ［Ｎ−１］とレジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］とを加算した値から、上記除算値を２回減算する加減算器１５（第２加減算器）とを備える。この場合、図１のアナログ−デジタル変換回路では、加減算器１５の出力と閾値ＤＴＨとが比較される。
【００９２】
図４の加算回路３では、所定期間毎に得られた所定個数のデジタル値ＡＤＣＯＵＴに、上記除算値である移動平均との差分加算演算を施すことによって、加減算器１５の出力が生成される。より具体的には、レジスタ１４−１に記憶されているＮ回目のデジタル値Ｄａｔａ［Ｎ］とレジスタ１４−２に記憶されている（Ｎ−１）回目のデジタル値Ｄａｔａ［Ｎ−１］とレジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］とを加算した値から、上記除算値を２回減算することによって、加減算器１５の出力が生成される。よって、非定常かつ不規則な外乱ノイズによる誤差も、差分加算演算により平均化される。従って、外乱ノイズの影響を小さくする効果を奏する。
【００９３】
また、微少なアナログ入力電流であっても、所定期間毎に測定して得られる所定個数の上記デジタル値を演算して加減算器１５の出力が生成されることにより、大きな値としての加減算器１５の出力を上記比較手段で比較することができ、微小なアナログ入力電流の検出精度が向上する。
【００９４】
以上のように、非定常かつ不規則な外乱ノイズの影響をより小さくした上で、微小なアナログ入力電流の検出精度が向上したアナログ−デジタル変換回路を提供することが出来る。
【００９５】
図４の加算回路３において、例えば、Ｋ回のデジタル値を加算する場合、加算値は、
ＡＤＤ［Ｎ］＝Ｄａｔａ［Ｎ］＋Ｄａｔａ［Ｎ−１］＋ＡＤＤ［Ｎ−１］−（２／Ｋ）＊ＡＤＤ［Ｎ−１］
＝Ｄａｔａ［Ｎ］＋Ｄａｔａ［Ｎ−１］＋｛１−（２／Ｋ）｝＊ＡＤＤ［Ｎ−１］    （３）
となる。
【００９６】
（３）式において、ＡＤＤ［Ｎ］はＮ回目の加算値であり、ＡＤＤ［Ｎ−１］は（Ｎ−１）回目の加算値であり、Ｄａｔａ［Ｎ］はＮ回目のデジタル値であり、Ｄａｔａ［Ｎ−１］は（Ｎ−１）回目のデジタル値である。
【００９７】
図４の加算回路３では、２回分（Ｎ回目及び（Ｎ−１）回目）のデジタル値を記憶するレジスタ１４−１，１４−２と、Ｐ回目のデジタル値から、（Ｎ−１）回目のデジタル値までをそれぞれ加算したＡＤＤ［Ｎ−１］を記憶するレジスタ９とを備えることで構成できるため、簡単な構成で、アナログ−デジタル変換回路１を実現可能となる。図３の加算回路３よりもデジタル値の加算回数が多いため、より正確な加算値を得ることができる。
【００９８】
ここで、図４の加算回路３において、上記除算値を２回減算する必要性について説明する。レジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］は、複数回（Ｋ回）の測定結果を加算した値である。一方、レジスタ１４−１に記憶されているＮ回目のデジタル値Ｄａｔａ［Ｎ］、及び、レジスタ１４−２に記憶されている（Ｎ−１）回目のデジタル値Ｄａｔａ［Ｎ−１］は、それぞれ、一回分の測定結果である。
【００９９】
レジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］に、レジスタ１４−１に記憶されているＮ回目のデジタル値Ｄａｔａ［Ｎ］と、レジスタ１４−２に記憶されている（Ｎ−１）回目のデジタル値Ｄａｔａ［Ｎ−１］とを加算すると、加算結果は、（Ｋ＋２）回分の加算結果となる。
【０１００】
よって、レジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］を、上記所定個数（Ｋ）で除算した除算値を２回減算することにより、加減算器１５において、Ｋ回分の加算結果を得ることが出来る。
【０１０１】
図４の加算回路３における、差分加算演算の結果では、レジスタ９に記憶されている加算値ＡＤＤ［Ｎ−１］を、上記所定個数で除算した除算値を２倍した値と、レジスタ１４−１に記憶されているＮ回目のデジタル値Ｄａｔａ［Ｎ］、および、レジスタ１４−２に記憶されている（Ｎ−１）回目のデジタル値Ｄａｔａ［Ｎ−１］との差により誤差が生じる。このため、演算の精度は、複数回測定した結果の正確な加算値を得ることができる図２の加算回路３より劣る（レジスタ８のみを用いる図３の加算回路３よりは優れている）。しかし、図２の加算回路より簡単な構成で、複数回分の加算結果に近い値が得られる。
【０１０２】
また、複数回のデジタル値は、所定個数が２以上の任意の正の整数であっても、簡単な構成で、加算回路を実現可能となる。
【０１０３】
さらに、所定個数が２の累乗である場合、複数回のデジタル値は、（Ｎ−１）回目の加算値ＡＤＤ［Ｎ−１］と１−（１／Ｋ）との乗算をデータシフトのみで行うことが可能であり、簡単な構成で、加算回路を実現可能となる。
【０１０４】
さらに、閾値生成部４が生成する閾値ＤＴＨを任意の値に設定することで、加算値に対して任意の閾値ＤＴＨで比較することが可能であり、精度の高い検出を行うことができる。例えば、アナログ−デジタル変換回路１を測距センサに適用した場合、閾値ＤＴＨに基づき設定された任意の距離を検出することができる。
【０１０５】
閾値ＤＴＨを任意の値にする他の例として、１００Ｌｕｘの照度測定を行い、１００Ｌｕｘ以上であることを閾値で検出したい場合を考える。測定回数が１回の場合のカウント値を１００とすると、測定回数が４回の場合、加算結果のカウント値は、１回測定の場合の４倍になる。よって、閾値を４００に設定することで、１００Ｌｕｘ以上であることが検出できる。同様に、測定回数が８回の場合、加算結果のカウント値は、１回測定の場合の８倍になり、閾値を８００に設定することで、１００Ｌｕｘ以上であることが検出できる。このように、測定回数に応じて閾値を任意の値にすることで、正確に検出することが可能となる。
【０１０６】
〔積分型のアナログ−デジタル変換回路１７〕
図５に示される積分型のアナログ−デジタル変換回路１７を、図１のＡＤＣ２（アナログ−デジタル変換部）に適用することにより、積分型のアナログ−デジタル変換回路１７が備えている、広いダイナミックレンジと高い分解能のアナログ−デジタル変換が可能である。さらに、複数回のデジタル値を演算することで、外乱ノイズの低減や測定精度の向上が可能となる。
【０１０７】
積分型のアナログ−デジタル変換回路１７は、アナログ入力電流をデジタル変換してデジタル値を得る積分型のアナログ−デジタル変換回路であって、アナログ入力電流Ｉｉｎに応じた電荷を蓄える容量Ｃ１と、容量Ｃ１の一端が接続される反転入力端子（−）にアナログ入力電流Ｉｉｎが入力され、非反転入力端子（−）が電気的に接地され、容量Ｃ１の他端が接続される出力端子から出力電圧を出力する差動増幅器ＡＭＰ１とを有する充電回路１８（充電手段）と、容量Ｃ１に蓄えた上記電荷を放電する放電回路２３（放電手段）と、基準電圧ｖｒｅｆを出力する電圧源Ｖ１、及び、電圧源Ｖ１の出力と充電回路１８（充電手段）の出力との間を開閉するスイッチＳＷ１を有し、充電回路１８（充電手段）の差動増幅器ＡＭＰ１の出力電圧ｖｓｉｇと、基準電圧ｖｒｅｆとを比較する比較回路１９（出力電圧比較手段）とを備える。
【０１０８】
また、積分型のアナログ−デジタル変換回路１７は、スイッチＳＷ１の開閉を制御するスイッチ制御信号をスイッチＳＷ１に出力するスイッチ制御回路２０を備え、比較回路１９から出力される比較信号ｃｏｍｐから放電回数に応じたデジタル値を出力する制御回路２１を備える。
【０１０９】
積分型のアナログ−デジタル変換回路１７の動作開始時は、スイッチ制御回路２０からのスイッチ制御信号によりスイッチＳＷ１が閉じている。このため、積分回路である充電回路１８の出力電圧ｖｓｉｇは、基準電圧ｖｒｅｆに充電されている。充電期間（データ変換時間）ｔ＿ｃｏｎｖの間、スイッチ制御回路２０からのスイッチ制御信号によりスイッチＳＷ１が開くことで、アナログ入力電流Ｉｉｎにより容量Ｃ１に電荷が充電され、アナログ−デジタル変換される。アナログ−デジタル変換回路１７の詳細な動作を以下に示す。
【０１１０】
まず、放電回路２３により、一定の電荷Ｉｒｅｆ＊ｔ＿ｃｌｋを放電させる（プリチャージ動作）。ここで、Ｉｒｅｆは電流源Ｉ１から出力される基準電流であり、ｔ＿ｃｌｋはクロック信号ｃｌｋの周期である。
【０１１１】
この後、積分回路である充電回路１８（積分器）はアナログ入力電流Ｉｉｎにより充電され、充電回路１８の出力電圧ｖｓｉｇが基準電圧ｖｒｅｆを超えると、比較回路１９から出力される比較信号ｃｏｍｐがＨｉ電圧になる。
【０１１２】
比較信号ｃｏｍｐは、ＤフリップフロップＤ−ＦＦにより遅延され、電荷信号ｃｈａｒｇｅとなる。電荷信号ｃｈａｒｇｅが放電回路２３のスイッチＳＷ２に入力されてスイッチＳＷ２が閉じると、放電回路２３において一定の電荷（Ｉｒｅｆ＊ｔ＿ｃｌｋ）が放電される。カウンタ２２により所定の時間の放電回数を数えることで、入力された電荷量に応じた値がデジタル出力（デジタル値ＡＤＣＯＵＴ）される。
【０１１３】
図６は、本発明の実施形態に係る積分型のアナログ−デジタル変換回路１７の動作を示す波形図である。アナログ入力電流Ｉｉｎによる総充電電荷量と、Ｉｒｅｆ＊ｔ＿ｃｌｋによる総放電電荷量とが、等しくなるように動作するので、以下に示す（４）式及び（５）式が成立する。
総充電電荷量＝Ｉｉｎ＊ｔ＿ｃｏｎｖ    （４）
総放電電荷量＝Ｉｒｅｆ＊ｔ＿ｃｌｋ＊ｃｏｕｎｔ    （５）
総充電電荷量＝総放電電荷量より、以下に示す（６）式が成立する。
ｃｏｕｎｔ＝（Ｉｉｎ＊ｔ＿ｃｏｎｖ）／（Ｉｒｅｆ＊ｔ＿ｃｌｋ）    （６）
（４）式〜（６）式において、ｔ＿ｃｌｋはクロック信号ｃｌｋの周期、ｔ＿ｃｏｎｖは充電期間（データ変換時間）、ｃｏｕｎｔは放電回数をカウントした値（カウント数）、Ｉｒｅｆは基準電流値である。
【０１１４】
（４）式より、アナログ−デジタル変換回路１の最小分解能は、（Ｉｒｅｆ＊ｔ＿ｃｌｋ）で決定されることになる。
【０１１５】
ここで、充電期間ｔ＿ｃｏｎｖ＝ｔ＿ｃｌｋ＊２＾ｎ（ｎは分解能）    （７）としてｔ＿ｃｌｋ＊２＾ｎの期間充電するように設定すると、（４）式から以下に示す（８）式が導出される。
ｃｏｕｎｔ＝Ｉｉｎ／Ｉｒｅｆ＊２＾ｎ    （８）
例えば、分解能ｎ＝１６ビットの場合、カウント数ｃｏｕｎｔは、アナログ入力電流Ｉｉｎに応じた値を、０〜６５５３５の範囲で出力することになる。アナログ−デジタル変換回路１として、積分型のアナログ−デジタル変換回路１７を適用することにより、積分型アナログ−デジタル変換回路が備えている、広いダイナミックレンジと高い分解能のアナログ−デジタル変換が可能である。また、複数回の測定結果を演算することで、ノイズの低減や測定精度の向上が可能となる。
【０１１６】
図１のアナログ−デジタル変換回路１において、外部からの光を受光して電流に変換するフォトダイオードの電流をアナログ入力電流Ｉｉｎとすることにより、図１のアナログ−デジタル変換回路１を照度センサに適用することができる。複数回測定した結果に基づく加算値を生成することにより、カメラのフラッシュ等の外乱ノイズ光により、所望の照度のデジタル値が得られなかった場合でも、複数回分（Ｋ回分）で平均化されることにより、影響を低減（１／Ｋ）にすることが可能である。
【０１１７】
本発明の近接センサは、検知物が近接しているか否かを判定する近接センサであって、検知物に光を発する発光ダイオード（ＬＥＤ）と、上記発光ダイオードを駆動する発光ダイオード駆動回路と、アナログ−デジタル変換回路１と、上記検知物からの反射光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオード（ＰＤ）とを備え、アナログ−デジタル変換回路１から出力されるデジタル出力信号ＤＯＵＴに従って、上記検知物が近接しているか否かを判定する。また、本発明の測距センサは、検知物までの距離を測定する測距センサであって、上記検知物に光を発する発光ダイオード（ＬＥＤ）と、上記発光ダイオードを駆動する発光ダイオード駆動回路と、アナログ−デジタル変換回路１と、上記検知物からの反射光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオード（ＰＤ）とを備え、アナログ−デジタル変換回路１から出力されるデジタル出力信号ＤＯＵＴに従って、上記検知物が近接しているか否かを判定する。
【０１１８】
このように、図１のアナログ−デジタル変換回路１は、近接センサおよび測距センサに適用することができる。複数回測定した結果に基づく加算値を生成することにより、カメラのフラッシュ等の外乱ノイズ光により、所望の照度のデジタル値が得られなかった場合でも、複数回分（Ｋ回分）で平均化されることにより、影響を低減（１／Ｋ）にすることが可能である。
【０１１９】
また、近接センサ、測距センサの場合、デジタル値は距離の２乗に反比例するため、遠距離でデジタル値を判定する場合、複数回分（Ｋ回分）を加算することにより、遠距離での感度を高めることが可能であり、検知距離の誤差を小さくすることができる。
【０１２０】
図７は、本実施の形態に係る液晶パネル２４のバックライト制御回路のブロック図を示す。画面を表示する液晶パネル２４と、液晶パネル２４を照射するバックライト２５と、バックライト２５の輝度を制御するバックライト制御部２６と、照度センサ２７（または近接センサ２７、または測距センサ２７）を備え、バックライト制御部２６は、照度センサ２７（または近接センサ２７、または測距センサ２７）が備えるアナログ−デジタル変換回路１のデジタル出力信号ＤＯＵＴに基づき、バックライト２５の輝度を制御する。具体的には、バックライト制御部は、上記照度センサ、上記近接センサ、または上記測距センサが備えるアナログ−デジタル変換回路１のデジタル出力信号ＤＯＵＴがハイレベルである場合、バックライト２５の輝度を第１所定値高くし、デジタル出力信号ＤＯＵＴがローレベルである場合、バックライト２５の輝度を第２所定値低くし、デジタル出力信号ＤＯＵＴがゼロである場合、バックライト２５の輝度を維持する。
【０１２１】
このように、アナログ−デジタル変換回路１は、携帯電話の液晶パネルにおけるバックライトの制御や、デジタルカメラ（デジタルスチルカメラ）の液晶パネルにおけるバックライトの制御に適用できる。
【０１２２】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１２３】
本発明のアナログ−デジタル変換回路は、微小なアナログ入力電流を高い精度で検出することが出来るので、照度センサ、近接センサ、測距センサ、携帯電話、デジタルカメラに好適に用いることが出来る。
【符号の説明】
【０１２４】
１，１７  アナログ−デジタル変換回路
２  ＡＤＣ（アナログ−デジタル変換部）
３  加算回路
５  比較回路（比較手段）
６−１〜６−Ｎ  レジスタユニット
７  加算器
８  レジスタ（第１レジスタ）
９  レジスタ（第２レジスタ）
１０  除算器
１１  加減算器（第１加減算器）
１２，１６  乗算器
１３  減算器
１４−１  レジスタ（第１レジスタ）
１４−２  レジスタ（第３レジスタ）
１５  加減算器（第２加減算器）
１８  充電回路
１９  比較回路（出力電圧比較手段）
２０  スイッチ制御回路
２１  制御回路
２２  カウンタ
２３  放電回路
２４  液晶パネル
２５  バックライト
２６  バックライト制御部
２７  照度センサ
ＤＴＨ  閾値
Ｉｉｎ  アナログ入力電流
【図１】
0005528942.tif 000002
【図２】
0005528942.tif 000003
【図３】
0005528942.tif 000004
【図４】
0005528942.tif 000005
【図５】
0005528942.tif 000006
【図６】
0005528942.tif 000007
【図７】
0005528942.tif 000008
【図８】
0005528942.tif 000009
【図９】
0005528942.tif 000010
【図１０】
0005528942.tif 000011
【図１１】
0005528942.tif 000012
【図１２】
0005528942.tif 000013