(57)【特許請求の範囲】
【請求項１】
複数の配線層が絶縁層を介在させて積層された積層構造を備え、第１の最外の絶縁層が前記積層構造の一方の面に配置され、第２の最外の絶縁層が前記積層構造の他方の面に配置され、前記複数の配線層が前記絶縁層に形成されたビアを介して層間接続された構造を有し、前記第１の最外の絶縁層の表面に半導体素子が搭載されるコアレス構造の配線基板であって、
前記第２の最外の絶縁層に埋め込まれ、一方の面が前記第２の最外の絶縁層に被覆され、他方の面が前記第２の最外の絶縁層の内側に配置された内側絶縁層に接し、かつ、側面部分が前記第２の最外の絶縁層に埋め込まれた、開口部を備えた金属材料から形成されたシート状部材と、
前記シート状部材の開口部に配置され、前記第２の最外の絶縁層及び内側絶縁層を貫通して前記配線層に接続されたビアとを有し、
前記シート状部材は、前記半導体素子が実装された後の基板面と直交する方向での弾性率及び熱膨張係数の分布をほぼ対称系とするのに十分な弾性率及び熱膨張係数を有し、
前記配線層及び前記絶縁層の材料としてそれぞれ銅及びエポキシ系樹脂が使用されたときに、前記シート状部材は、弾性率が１３０ＧＰａよりも大きく５００ＧＰａ以下の範囲内で、熱膨張係数が１０ｐｐｍ／Ｋ以下の範囲内から選択された材料からなることを特徴とする配線基板。
【請求項２】
前記第１の最外の絶縁層の表面に前記半導体素子の実装用のパッドを備え、
前記パッドの表面が第１の最外の絶縁層の表面から露出し、前記パッドの側面及び裏面が第１の最外の絶縁層で被覆され、前記パッドの裏面にビアが接続されていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記第２の最外の絶縁層の上に形成された前記配線層が外部接続用のパッドを備え、
前記第２の最外の絶縁層の上に、前記外部接続用のパッドを露出するソルダレジスト層が形成されていることを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
前記シート状部材の表面が粗化されていることを特徴とする請求項１乃至３のいずれか一項に記載の配線基板。
【請求項５】
前記シート状部材は、４２合金、３６合金、及びコバールのいずれかから形成されることを特徴とする請求項１乃至４のいずれか一項に記載の配線基板。
【請求項６】
支持基材上にパッドを形成する工程と、
前記支持基材上に、前記パッドを被覆するように第１の最外の絶縁層を形成する工程と、
前記第１の最外の絶縁層上に、前記パッドの位置に対応する絶縁層部分に形成されるビアホールを介して当該パッドに電気的に接続される配線層を形成する工程と、
以降、所要の層数となるまで絶縁層と配線層を交互に積層し、内側絶縁層を露出させる工程と、
前記内側絶縁層上に、実装される半導体素子と同程度の弾性率及び熱膨張係数を有する金属材料からなり、所要の箇所に開口部を有するシート状部材を積層する工程と、
前記内側絶縁層上に、前記開口部を有するシート状部材の側面部分を含めて被覆するように第２の最外の絶縁層を形成する工程と、
前記第２の最外の絶縁層上に、前記開口部の位置に対応する絶縁層部分に形成されるビアホールを介して下層の配線層に電気的に接続される最外層の配線層を形成する工程と、
前記支持基材を除去する工程とを含み、
前記シート状部材は、前記半導体素子が実装された後の基板面と直交する方向での弾性率及び熱膨張係数の分布をほぼ対称系とするのに十分な弾性率及び熱膨張係数を有し、
前記配線層及び前記絶縁層の材料としてそれぞれ銅及びエポキシ系樹脂が使用されたときに、前記シート状部材は、弾性率が１３０ＧＰａよりも大きく５００ＧＰａ以下の範囲内で、熱膨張係数が１０ｐｐｍ／Ｋ以下の範囲内から選択された材料からなることを特徴とする配線基板の製造方法。
【請求項７】
前記最外層の配線層を形成する工程において、前記最外層の配線層は外部接続用のパッドを備え、
前記支持基材を除去する工程の前に、前記外部接続用のパッドを露出するソルダレジスト層を前記第２の最外の絶縁層上に形成する工程を有することを特徴とする請求項６に記載の配線基板の製造方法。
【請求項８】
シート状部材を積層する工程は、前記前記シート状部材の表面を粗化することを含むことを特徴とする請求項６又は７に記載の配線基板の製造方法。
【請求項９】
前記シート状部材を積層する工程において、前記シート状部材は、４２合金、３６合金、及びコバールのいずれかから形成されることを特徴とする請求項６乃至８のいずれか一項に記載の配線基板の製造方法。
【請求項１０】
複数の配線層が絶縁層を介在させて積層された積層構造を備え、第１の最外の絶縁層が前記積層構造の一方の面に配置され、第２の最外の絶縁層が前記積層構造の他方の面に配置され、前記複数の配線層が前記絶縁層に形成されたビアを介して層間接続された構造を有し、前記第１の最外の絶縁層の表面に半導体素子が搭載されるコアレス構造の配線基板であって、
前記第２の最外の絶縁層に埋め込まれ、一方の面が前記第２の最外の絶縁層に被覆され、他方の面が前記第２の最外の絶縁層の内側に配置された内側絶縁層に接し、かつ、側面部分が前記第２の最外の絶縁層に埋め込まれた、開口部を備えた金属材料から形成されたシート状部材と、
前記シート状部材の開口部に配置され、前記第２の最外の絶縁層及び内側絶縁層を貫通して前記配線層に接続されたビアと
を備えた配線基板と、
前記配線基板の第１の最外の絶縁層に、電極端子が形成された面と反対面が露出して埋め込まれた半導体素子と
を有し、
前記シート状部材は、前記半導体素子が実装された後の基板面と直交する方向での弾性率及び熱膨張係数の分布をほぼ対称系とするのに十分な弾性率及び熱膨張係数を有し、
前記配線層及び前記絶縁層の材料としてそれぞれ銅及びエポキシ系樹脂が使用されたときに、前記シート状部材は、弾性率が１３０ＧＰａよりも大きく５００ＧＰａ以下の範囲内で、熱膨張係数が１０ｐｐｍ／Ｋ以下の範囲内から選択された材料からなることを特徴とする半導体装置。
【請求項１１】
前記半導体素子の前記電極端子が形成された面と側面とが前記第１の最外の絶縁層に被覆され、前記半導体素子の裏面が前記第１の最外の絶縁層から露出していることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記第２の最外の絶縁層の上に形成された前記配線層が外部接続用のパッドを備え、
前記第２の最外の絶縁層の上に、前記外部接続用のパッドを露出するソルダレジスト層が形成されていることを特徴とする請求項１０又は１１に記載の半導体装置。
【請求項１３】
前記シート状部材の表面が粗化されていることを特徴とする請求項１０乃至１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記シート状部材は、４２合金、３６合金、及びコバールのいずれかから形成されることを特徴とする請求項１０乃至１２のいずれか一項に記載の半導体装置。
【請求項１５】
支持基材上に、半導体素子をその電極端子が形成されている側の面を上にして搭載する工程と、
前記支持基材上に、前記半導体素子を封止するように第１の最外の絶縁層を形成する工程と、
前記第１の最外の絶縁層上に、前記電極端子の位置に対応する絶縁層部分に形成されるビアホールを介して当該電極端子に電気的に接続される配線層を形成する工程と、
以降、所要の層数となるまで絶縁層と配線層を交互に積層し、内側絶縁層を露出させる工程と、
前記内側絶縁層上に、前記半導体素子と同程度の弾性率及び熱膨張係数を有する金属材料からなり、所要の箇所に開口部を有するシート状部材を積層する工程と、
前記内側絶縁層上に、前記開口部を有するシート状部材の側面部分を含めて被覆するように第２の最外の絶縁層を形成する工程と、
前記第２の最外の絶縁層上に、前記開口部の位置に対応する絶縁層部分に形成されるビアホールを介して下層の配線層に電気的に接続される最外層の配線層を形成する工程と、
前記支持基材を除去する工程とを含み、
前記シート状部材は、前記半導体素子が実装された後の基板面と直交する方向での弾性率及び熱膨張係数の分布をほぼ対称系とするのに十分な弾性率及び熱膨張係数を有し、
前記配線層及び前記絶縁層の材料としてそれぞれ銅及びエポキシ系樹脂が使用されたときに、前記シート状部材は、弾性率が１３０ＧＰａよりも大きく５００ＧＰａ以下の範囲内で、熱膨張係数が１０ｐｐｍ／Ｋ以下の範囲内から選択された材料からなることを特徴とする半導体装置の製造方法。
【請求項１６】
前記最外層の配線層を形成する工程において、前記最外層の配線層は外部接続用のパッドを備え、
前記支持基材を除去する工程の前に、前記外部接続用のパッドを露出するソルダレジスト層を前記第２の最外の絶縁層の上に形成する工程を有することを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記シート状部材を積層する工程は、前記前記シート状部材の表面を粗化することを含むことを特徴とする請求項１５又は１６に記載の半導体装置の製造方法。
【請求項１８】
シート状部材を積層する工程において、前記シート状部材は、４２合金、３６合金、及びコバールのいずれかから形成されることを特徴とする請求項１５乃至１７のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板及びその製造方法並びに半導体装置及びその製造方法に関し、より詳細には、コア基材を有さず、複数の配線層が絶縁層を介在させて積層され、各絶縁層に形成されたビアを介して層間接続された構造を有する配線基板及びその製造方法、並びに配線基板に半導体素子が実装された半導体装置及びその製造方法に関する。
【０００２】
かかる半導体装置において配線基板は、半導体素子を実装しているという点で、以下の記述では便宜上、「半導体パッケージ」もしくは単に「パッケージ」ともいう。
【背景技術】
【０００３】
多層構造の配線基板を製造する技術として、従来よりビルドアップ法が広く用いられている。その典型的なプロセスは、ベースとなるコア基板の両面に、絶縁層の形成、絶縁層におけるビアホールの形成、ビアホールの内部への導体充填（ビア）を含めた配線層の形成を順次繰り返して積み上げていくものである。かかる構造では、配線層と絶縁層の部分はビルドアップ法で積層しているので薄く形成することができるが、コア基板の部分は配線基板に剛性をもたせるために相応の厚さを必要とし、パッケージ全体としての薄型化に限界があった。
【０００４】
そのため、最近では配線基板（半導体パッケージ）の更なる薄型化を図るべく、コア基板を除去した構造が採用されている。かかる構造の配線基板は、コアの部分が無いという意味で、「コアレス基板」とも呼ばれている。かかるコアレス基板を製造する方法についてはその詳細は省略するが、基本的なプロセスは、ベースとなる仮基板上にパッド（端子部）を形成後、該パッド及び仮基板上にビルドアップ層（ビアホールを有する絶縁層、ビアホールの内部を充填して下層の配線層（パッド）に接続される配線層）を順次形成し、最終的に仮基板を除去するものである。
【０００５】
しかし、かかるコアレス基板等の薄型基板では、コアの部分が無いために基板全体の剛性が小さく、反りが発生し易いという問題がある。特に、半導体素子（代表的にはシリコン（Ｓｉ）チップ）の実装時においてチップと基板間の端子接続のためのはんだリフローを行う際や、アンダーフィル樹脂を充填する際、さらには２次実装時（チップ実装後の基板のマザーボード等への実装時）においてはんだリフローを行う際にも相当の熱が基板に加わるため、その反りが顕著に表れる。
【０００６】
このため、かかる不都合に対処するための方策が講じられている。その１つとして、基板内にガラスクロス層、プリプレグ層等の比較的厚い補強部材を設けることで、基板の剛性を高めて反りの抑制を図るようにした方法がある。また、他の方法として、基板内の各配線層における配線パターンのデザインを変更することで、各層に含まれる銅（Ｃｕ）配線部分の比率を調整して反りを低減するようにした方法もある。
【０００７】
かかる従来技術に関連する技術としては、例えば、下記の特許文献１に記載されるように、半導体装置用パッケージ５０（図１）において、多層基板本体２０の外部接続端子装着面に絶縁性金属板３０を接着し、反対側の半導体素子搭載面に金属製の枠体１０を接合するようにしたものがある。
【０００８】
また、これに関連する他の技術としては、下記の特許文献２に記載されるように、半導体装置１１０（図３５）において、配線基板１１１中の、半導体チップ１４，１５と対向する部分に、金属からなる熱膨張係数緩和部材１１２を設けるようにしたものがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−１４２６１７号公報
【特許文献２】特開２００７−１４９７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように従来のコアレス基板等の薄型基板では、コア基材を不要とするので薄型化という点では有利であるが、その反面、基板全体の剛性が小さいため、半導体素子の実装時や２次実装時に反りが発生し易いという問題があった。このため、従来より様々な方策が採られている。
【００１１】
しかしながら、例えば、基板内にガラスクロス層、プリプレグ層等の比較的厚い補強部材を設ける方法では、これらの補強部材の弾性率及び熱膨張係数（ＣＴＥ）が、実装される半導体素子（その基板を構成するシリコン）の弾性率及びＣＴＥと乖離しているため、十分な反り対策を施すことができていないのが現状である。また、基板内の各配線パターンのデザインを変更して各層に含まれる銅（Ｃｕ）の比率を調整する方法では、各層毎に調整が必要となるため、その調整が煩わしく容易に行えないといった不利がある。
【００１２】
本発明は、かかる従来技術における課題に鑑み創作されたもので、半導体素子の実装時及びそれ以降に発生し得る基板の反りを低減することができる配線基板及びその製造方法並びに半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の従来技術の課題を解決するため、本発明の一形態によれば、複数の配線層が絶縁層を介在させて積層された積層構造を備え、第１の最外の絶縁層が前記積層構造の一方の面に配置され、第２の最外の絶縁層が前記積層構造の他方の面に配置され、前記複数の配線層が前記絶縁層に形成されたビアを介して層間接続された構造を有し、前記第１の最外の絶縁層の表面に半導体素子が搭載されるコアレス構造の配線基板であって、前記第２の最外の絶縁層に埋め込まれ、一方の面が前記第２の最外の絶縁層に被覆され、他方の面が前記第２の最外の絶縁層の内側に配置された内側絶縁層に接し、かつ、側面部分が前記第２の最外の絶縁層に埋め込まれた、開口部を備えた金属材料から形成されたシート状部材と、前記シート状部材の開口部に配置され、前記第２の最外の絶縁層及び内側絶縁層を貫通して前記配線層に接続されたビアとを有し、前記シート状部材は、前記半導体素子が実装された後の基板面と直交する方向での弾性率及び熱膨張係数の分布をほぼ対称系とするのに十分な弾性率及び熱膨張係数を有し、前記配線層及び前記絶縁層の材料としてそれぞれ銅及びエポキシ系樹脂が使用されたときに、前記シート状部材は、弾性率が１３０ＧＰａよりも大きく５００ＧＰａ以下の範囲内で、熱膨張係数が１０ｐｐｍ／Ｋ以下の範囲内から選択された材料からなることを特徴とする配線基板が提供される。
【００１４】
また、本発明の他の形態によれば、上記の形態に係る配線基板を製造する方法が提供される。一形態に係る製造方法は、支持基材上にパッドを形成する工程と、前記支持基材上に、前記パッドを被覆するように第１の最外の絶縁層を形成する工程と、前記第１の最外の絶縁層上に、前記パッドの位置に対応する絶縁層部分に形成されるビアホールを介して当該パッドに電気的に接続される配線層を形成する工程と、以降、所要の層数となるまで絶縁層と配線層を交互に積層し、内側絶縁層を露出させる工程と、前記内側絶縁層上に、実装される半導体素子と同程度の弾性率及び熱膨張係数を有する金属材料からなり、所要の箇所に開口部を有するシート状部材を積層する工程と、前記内側絶縁層上に、前記開口部を有するシート状部材の側面部分を含めて被覆するように第２の最外の絶縁層を形成する工程と、前記第２の最外の絶縁層上に、前記開口部の位置に対応する絶縁層部分に形成されるビアホールを介して下層の配線層に電気的に接続される最外層の配線層を形成する工程と、前記支持基材を除去する工程とを含み、前記シート状部材は、前記半導体素子が実装された後の基板面と直交する方向での弾性率及び熱膨張係数の分布をほぼ対称系とするのに十分な弾性率及び熱膨張係数を有し、前記配線層及び前記絶縁層の材料としてそれぞれ銅及びエポキシ系樹脂が使用されたときに、前記シート状部材は、弾性率が１３０ＧＰａよりも大きく５００ＧＰａ以下の範囲内で、熱膨張係数が１０ｐｐｍ／Ｋ以下の範囲内から選択された材料からなることを特徴とする。
【００１５】
また、本発明のさらに他の形態によれば、複数の配線層が絶縁層を介在させて積層された積層構造を備え、第１の最外の絶縁層が前記積層構造の一方の面に配置され、第２の最外の絶縁層が前記積層構造の他方の面に配置され、前記複数の配線層が前記絶縁層に形成されたビアを介して層間接続された構造を有し、前記第１の最外の絶縁層の表面に半導体素子が搭載されるコアレス構造の配線基板であって、前記第２の最外の絶縁層に埋め込まれ、一方の面が前記第２の最外の絶縁層に被覆され、他方の面が前記第２の最外の絶縁層の内側に配置された内側絶縁層に接し、かつ、側面部分が前記第２の最外の絶縁層に埋め込まれた、開口部を備えた金属材料から形成されたシート状部材と、前記シート状部材の開口部に配置され、前記第２の最外の絶縁層及び内側絶縁層を貫通して前記配線層に接続されたビアとを備えた配線基板と、前記配線基板の第１の最外の絶縁層に、電極端子が形成された面と反対面が露出して埋め込まれた半導体素子とを有し、前記シート状部材は、前記半導体素子が実装された後の基板面と直交する方向での弾性率及び熱膨張係数の分布をほぼ対称系とするのに十分な弾性率及び熱膨張係数を有し、前記配線層及び前記絶縁層の材料としてそれぞれ銅及びエポキシ系樹脂が使用されたときに、前記シート状部材は、弾性率が１３０ＧＰａよりも大きく５００ＧＰａ以下の範囲内で、熱膨張係数が１０ｐｐｍ／Ｋ以下の範囲内から選択された材料からなることを特徴とする半導体装置が提供される。
【００１６】
さらに、本発明の他の形態によれば、上記の形態に係る半導体装置を製造する方法が提供される。一形態に係る製造方法は、支持基材上に、半導体素子をその電極端子が形成されている側の面を上にして搭載する工程と、前記支持基材上に、前記半導体素子を封止するように第１の最外の絶縁層を形成する工程と、前記第１の最外の絶縁層上に、前記電極端子の位置に対応する絶縁層部分に形成されるビアホールを介して当該電極端子に電気的に接続される配線層を形成する工程と、以降、所要の層数となるまで絶縁層と配線層を交互に積層し、内側絶縁層を露出させる工程と、前記内側絶縁層上に、前記半導体素子と同程度の弾性率及び熱膨張係数を有する金属材料からなり、所要の箇所に開口部を有するシート状部材を積層する工程と、前記内側絶縁層上に、前記開口部を有するシート状部材の側面部分を含めて被覆するように第２の最外の絶縁層を形成する工程と、前記第２の最外の絶縁層上に、前記開口部の位置に対応する絶縁層部分に形成されるビアホールを介して下層の配線層に電気的に接続される最外層の配線層を形成する工程と、前記支持基材を除去する工程とを含み、前記シート状部材は、前記半導体素子が実装された後の基板面と直交する方向での弾性率及び熱膨張係数の分布をほぼ対称系とするのに十分な弾性率及び熱膨張係数を有し、前記配線層及び前記絶縁層の材料としてそれぞれ銅及びエポキシ系樹脂が使用されたときに、前記シート状部材は、弾性率が１３０ＧＰａよりも大きく５００ＧＰａ以下の範囲内で、熱膨張係数が１０ｐｐｍ／Ｋ以下の範囲内から選択された材料からなることを特徴とする。
【発明の効果】
【００１７】
本発明の一形態に係る配線基板の構成によれば、複数の配線層が絶縁層を介在させて積層され、各絶縁層に形成されたビアを介して層間接続された構造を有し、さらに、半導体素子が実装される側と反対側の最外層の絶縁層もしくはその近傍部分に、実装される半導体素子と同程度の弾性率及び熱膨張係数（ＣＴＥ）を有するシート状部材が埋め込まれている。
【００１８】
つまり、コア基材を含まない「コアレス基板」の構造となっており、薄型化を図ることができる一方で、基板内の所定の箇所に埋め込まれたシート状部材の存在により、基板が補強された構造となり、その剛性が高められている。
【００１９】
これにより、本配線基板への半導体素子の実装時及びそれ以降（２次実装時など）において基板に熱が加えられたときに、基板に対して半導体素子と反対側に設けられた高弾性及び低ＣＴＥのシート状部材により、半導体素子と配線基板との間のＣＴＥの差が小さく抑制されるため、基板に発生し得る反りの大きさを緩和する（反り量を小さくする）ことができる。
【００２０】
本発明の他の形態に係る半導体装置においても、上記の形態に係る配線基板と同様のシート状部材を備えているので、同様の作用効果を奏することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態に係る配線基板（半導体パッケージ）の構成を示す断面図である。
【図２】図１の配線基板を用いた半導体装置の構成を示す断面図である。
【図３】図１の配線基板の製造工程の一例（その１）を示す断面図である。
【図４】図３の製造工程に続く製造工程（その２）を示す断面図である。
【図５】図４の製造工程に続く製造工程（その３）を示す断面図である。
【図６】図５の製造工程に続く製造工程（その４）を示す断面図である。
【図７】図４（ｃ）の工程で行う処理を補足説明するための処理工程の一例を示す断面図である。
【図８】図４（ｃ）の工程で行う処理を補足説明するための処理工程の他の例を示す断面図である。
【図９】本発明の第２の実施形態に係る配線基板（半導体パッケージ）を用いた半導体装置の構成を示す断面図である。
【図１０】図９の半導体装置の製造工程の一例（一部）を示す断面図である。
【発明を実施するための形態】
【００２２】
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
【００２３】
（第１の実施形態…図１〜図８参照）
図１は本発明の第１の実施形態に係る配線基板（半導体パッケージ）の構成を断面図の形態で示したものであり、図２はその配線基板を用いた半導体装置の構成を断面図の形態で示したものである。
【００２４】
先ず、図２を参照すると、本実施形態に係る配線基板（半導体パッケージ）１０には、その一方の面に半導体素子４１（例えば、ＣＰＵ等のシリコンチップ）が実装され、これと反対側の他方の面に外部接続端子（図示の例では、はんだボール４５）が接合されている（半導体装置４０）。
【００２５】
配線基板１０に実装される半導体素子（チップ）４１は、その電極パッド（端子）がはんだバンプ等の導電性部材４２を介してチップ搭載エリアＣＭ内の基板面に露出するパッドＰ１に電気的に接続されている（フリップチップ実装）。さらに、その実装されたチップ４１と配線基板１０との間隙にアンダーフィル樹脂４３（熱硬化性のエポキシ系樹脂など）が充填され、硬化されて、チップ４１が基板１０に固定されている。
【００２６】
一方、チップ実装面と反対側の面から露出するパッドＰ２には、本パッケージ１０をマザーボード等の実装用基板に実装する際に使用される外部接続端子としてのはんだボール４５が接合されている。図示の例では、はんだボール４５を接合したＢＧＡ（ボール・グリッド・アレイ）の形態としているが、これに代えて、当該パッドＰ２に金属ピンを接合したＰＧＡ（ピン・グリッド・アレイ）の形態としてもよい。あるいは、このような外部接続端子（はんだボールや金属ピン等）を設けずに、必要なときに外部接続端子を接合できるように当該パッドＰ２を露出させたＬＧＡ（ランド・グリッド・アレイ）の形態としてもよい。
【００２７】
本実施形態の配線基板（パッケージ）１０は、図１に示すように複数の配線層１１，１３，１５，１７，２１が絶縁層（具体的には、樹脂層）１２，１４，１６，１８，２０を介在させて積層され、各絶縁層にそれぞれ形成されたビアホールに充填された導体（ビア１３ａ，１５ａ，１７ａ，２１ａ）を介して層間接続された構造を有している。つまり、本パッケージ１０は、一般的なビルドアップ多層配線板（コア基材の両面にビルドアップ層を順次積層していくもの）とは違い、コア基材を含まない「コアレス基板」の形態を有している。
【００２８】
このコアレス基板（配線基板１０）の一方の面側（図示の例では上側）の最外層の樹脂層（絶縁層１２）には、チップ搭載エリアＣＭに複数のパッドＰ１（配線層１１の所要の箇所に画定された部分）が配置されている。各パッドＰ１は、チップ搭載エリアＣＭを平面視するとグリッド状に配列されており、図示のように配線基板１０の表面と同一面に露出するように設けられている。このパッドＰ１には、図２に示したように半導体素子４１の電極パッド（端子）がはんだバンプ４２等を介して接続されるようになっている。このため、その接続を容易にするために、あらかじめパッドＰ１上に適量のはんだ２３を被着させている。
【００２９】
一方、パッドＰ１が形成されている側と反対側の面（図示の例では下側）には、保護膜として機能するソルダレジスト層２２が、最外層の配線層（図示の例では配線層２１）の所要の箇所に画定されたパッドＰ２の部分を露出させてその表面を覆うように形成されている。このパッドＰ２は、ビア２１ａ、配線層１７（ビア１７ａ）、配線層１５（ビア１５ａ）及び配線層１３（ビア１３ａ）を介してチップ搭載エリアＣＭ内のパッドＰ１に接続されている。ソルダレジスト層２２から露出するパッドＰ２には、図２に示したようにはんだボール４５等の外部接続端子が接合されるようになっている。あるいは、はんだボール等を接合する代わりに、当該パッドＰ２自体を外部接続端子として用いてもよい。
【００３０】
各絶縁層１２，１４，１６，１８，２０の材料としては、ビルドアップ樹脂として広く使用されているエポキシ系樹脂やポリイミド系樹脂、フェノール樹脂等が好適に用いられる。また、各配線層１１，１３，１５，１７，２１の材料としては、代表的に銅（Ｃｕ）が用いられる。
【００３１】
ただし、最外層の配線層１１，２１に画定されるパッドＰ１，Ｐ２の部分には、上述したように本パッケージ１０に実装される半導体素子４１の電極端子や、本パッケージ１０をマザーボード等に実装する際に使用されるはんだボール４５等が接合されるので、そのコンタクト性を良くするために適当な表面処理を施している。例えば、ニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきをこの順に施し、あるいはＮｉめっき、パラジウム（Ｐｄ）めっき及びＡｕめっきをこの順に施している。つまり、パッドＰ１，Ｐ２の部分は、Ｃｕ／Ｎｉ／Ａｕ、あるいはＣｕ／Ｎｉ／Ｐｄ／Ａｕの層構造からなっている。
【００３２】
さらに、パッケージ１０のチップ実装面側と反対側の最外層の絶縁層２０には、本発明を特徴付けるシート状部材３０が埋設されている。このシート状部材３０は、本パッケージ（配線基板１０）に半導体素子（シリコンチップ４１）を実装した後の上下方向（基板面と直交する方向）での弾性率及び熱膨張係数（ＣＴＥ）の分布がほぼ対称系となるように設けられる。つまり、シート状部材３０は、チップ４１を実装した状態（図２の半導体装置４０）の上下方向での弾性率及びＣＴＥを調整して装置全体の反りを緩和する（反り量を小さくする）機能を有している。
【００３３】
このため、シート状部材３０には、本パッケージ１０に実装されるシリコンチップ４１の弾性率（約１９３ＧＰａ）及びＣＴＥ（約３ｐｐｍ／Ｋ）と同程度の比較的高い弾性率及び比較的低いＣＴＥを有する材料を使用するのが望ましい。これにより、チップ４１と配線基板１０との間のＣＴＥの差が小さくなり、半導体装置４０の反りを抑制できるからである。
【００３４】
ただし、反りの抑制の度合いは、配線基板１０の大きさや配線層数、使用する材料、シート状部材３０の配設位置やその厚さ等に依存して多少の変動幅がある。これに鑑み、本実施形態では、後述するように室温（２５℃）からリフロー温度域（２３０〜２６０℃前後）のいずれの状況下でも許容される反りの大きさ（反り量）を１００μｍ以内に抑制することを前提として、弾性率が１３０ＧＰａよりも大きく５００ＧＰａ以下の範囲内で、ＣＴＥが１０ｐｐｍ（１０×１０-6）／Ｋ以下の範囲内にある材料を選択している。
【００３５】
従って、シート状部材３０の材料としては、弾性率及びＣＴＥが上記の範囲内であれば金属材料、非金属材料を問わず、いずれも使用可能である。例えば、金属材料であれば、４２合金（４２重量％ニッケル（Ｎｉ）−鉄（Ｆｅ）合金）、３６合金、コバール（Ｆｅ５３％、Ｎｉ２８％、コバルト（Ｃｏ）１８％の合金）等が用いられ、非金属材料であれば、カーボンファイバクロス、セラミック材、石英ガラス等が用いられる。
【００３６】
なお、シート状部材３０に金属材料を使用した場合、図１、図２に示すように配線基板１０の側面にシート状部材３０の側面部を露出させると、その側面部が酸化されたりする等の悪影響が及ぼされる可能性がある。よって、かかる不都合を確実に回避するために、シート状部材３０の側面部は露出させないよう基板１０に埋め込むのが望ましい。
【００３７】
本パッケージ（配線基板１０）を構成する各部材の具体的な材料や大きさ、厚さ等については、以下に記述するプロセスの各工程中で適宜説明する。
【００３８】
以下、本実施形態の配線基板（パッケージ）１０を製造する方法について、その製造工程の一例を示す図３〜図６を参照しながら説明する。
【００３９】
先ず最初の工程では（図３（ａ）参照）、ベースとなる仮基板（支持基材）ＢＳを用意する。この支持基材ＢＳの材料としては、後述するように最終的にはエッチングされることを考慮して、エッチング液で溶解可能な金属（例えば、銅（Ｃｕ））が用いられる。また、支持基材ＢＳの形態としては、基本的には金属板もしくは金属箔で十分であるが、具体的な例としては、本願出願人が以前に提案した「配線基板の製造方法及び電子部品実装構造体の製造方法」（特開２００７−１５８１７４号公報）において開示されているような形態のものを使用することができる。すなわち、プリプレグ（補強材のガラス布にエポキシ系樹脂、ポリイミド系樹脂等の熱硬化性樹脂を含浸させ、半硬化のＢステージ状態にした接着シート）上に下地層及び銅箔を配置して加熱・加圧することにより得られた構造体を、支持基材ＢＳとして好適に使用することができる。
【００４０】
次の工程では（図３（ｂ）参照）、支持基材ＢＳ上のチップ搭載エリアＣＭに対応する部分に、チップ４１（図２）の実装の際に外部端子として用いられるパッドＰ１（配線層１１）を形成する。具体的な形成方法を説明すると、以下の通りである。
【００４１】
先ず、支持基材ＢＳ上に、パターニング材料を使用してめっきレジストを形成し、所要の形状にパターニングしてレジスト層を形成する。このレジスト層は、形成すべきパッドＰ１の形状に応じた開口部を有するようにパターニング形成される。
【００４２】
パターニング材料としては、感光性のドライフィルム（レジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造のもの）、又は液状のフォトレジスト（ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。例えば、ドライフィルムを使用する場合には、支持基材ＢＳの表面を洗浄後、ドライフィルムを熱圧着によりラミネートし、このドライフィルムを、所要の形状にパターニングされたマスクを用いて紫外線（ＵＶ）照射による露光を施して硬化させ、さらに所定の現像液を用いて当該部分をエッチング除去し（開口部）、所要のレジスト層を形成する。液状のフォトレジストを用いた場合にも、同様の工程を経て、めっきレジスト（レジスト層）を形成することができる。
【００４３】
次に、そのめっきレジストの開口部から露出している支持基材ＢＳ上に、この支持基材ＢＳを給電層として利用した電解めっきにより、その開口部に対応させてパッドＰ１を形成する。
【００４４】
パッドＰ１を構成する材料としては、これに接触する支持基材ＢＳが最終的にエッチングされることを考慮して、そのエッチング液で溶解されない金属種を選択する。本実施形態では、支持基材ＢＳの材料（Ｃｕ）とは異なる金属として、良好な導電性を確保できるという点を考慮し、金（Ａｕ）めっきを施している。さらに、このＡｕめっき層上にニッケル（Ｎｉ）めっき及び銅（Ｃｕ）めっきをこの順に施している。あるいは、Ｎｉめっきを施す前に、パラジウム（Ｐｄ）めっきを施してもよい。このようなめっき層構造とするのは、後の工程でパッドＰ１にＣｕのビアを介して配線層を接続したときの密着性を高めるためと、ＣｕがＡｕめっき層中へ拡散するのを防止するためである。つまり、この工程では、下側から順にＡｕ／Ｎｉ／Ｃｕの３層構造、あるいはＡｕ／Ｐｄ／Ｎｉ／Ｃｕの４層構造からなるパッドＰ１を形成している。
【００４５】
さらに、めっきレジストとして用いたレジスト層を除去する。例えば、めっきレジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系等のアルカリ性の薬液を用いて除去することができ、ノボラック系樹脂、エポキシ系樹脂等の液状レジストを使用した場合には、アセトンやアルコール等を用いて除去することができる。これにより、図示のように支持基材ＢＳ上にパッドＰ１が形成された構造体が出来上がる。
【００４６】
次の工程では（図３（ｃ）参照）、そのパッドＰ１が形成された支持基材ＢＳ上に、パッドＰ１を被覆するように絶縁層１２を厚さ３０μｍ程度に形成する。この絶縁層１２の材料としては、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等が用いられる。形成方法としては、例えば、エポキシ系樹脂フィルムを支持基材ＢＳ及びパッドＰ１上にラミネートし、この樹脂フィルムをプレスしながら１３０〜１５０℃の温度で熱処理して硬化させることにより、樹脂層（絶縁層１２）を形成することができる。
【００４７】
次の工程では（図３（ｄ）参照）、この絶縁層１２の所要の箇所（支持基材ＢＳ上に形成されたパッドＰ１の位置に対応する部分）に、炭酸ガスレーザ、エキシマレーザ等による穴明け加工により、当該パッドＰ１に達するビアホールＶＨ１を形成する。本工程ではレーザによりビアホールＶＨ１を形成しているが、絶縁層１２が感光性樹脂を用いて形成されている場合には、フォトリソグラフィ技術を用いて所要のビアホールを形成することも可能である。
【００４８】
次の工程では（図３（ｅ）参照）、ビアホールＶＨ１（図３（ｄ））が形成された絶縁層１２上に、セミアディティブ法やアディティブ法等により、ビアホールＶＨ１を充填して（ビア１３ａ）下層のパッドＰ１に接続される配線層１３を所要のパターン形状に形成する。
【００４９】
具体的には、先ず、無電解めっきやスパッタリング等により、ビアホールＶＨ１の内部を含めて絶縁層１２上に銅（Ｃｕ）のシード層（図示せず）を形成した後、形成すべき配線層１３の形状に応じた開口部を有するレジスト膜（図示せず）を形成する。次に、このレジスト膜の開口部から露出しているシード層（Ｃｕ）上に、このシード層を給電層として利用した電解Ｃｕめっきにより、配線層１３（ビア１３ａを含む）を厚さ５μｍ〜１０μｍ程度に形成する。この後、図３（ｂ）の工程で行った方法と同様にしてレジスト膜を除去し、さらに、露出しているシード層をウエットエッチングにより除去する。
【００５０】
なお、シード層のＣｕ層を除去したときに同時に配線層（Ｃｕ）１３の上層部分も除去されるが、配線層１３の厚さはシード層と比べてかなり厚いため、配線層１３が断線するといった問題は生じない。
【００５１】
次の工程では（図４（ａ）参照）、図３（ｃ）〜図３（ｅ）の工程で行った処理と同様にして、所要の層数となるまで絶縁層と配線層を交互に積層する。本実施形態では、２層の絶縁層１４，１６と２層の配線層１５，１７が積層されている。先ず、絶縁層１２及び配線層１３上に樹脂層（絶縁層１４）を形成し、この絶縁層１４に、配線層１３の所要の箇所に画定されたパッドの部分に達するビアホールを形成した後、このビアホールを充填して（ビア１５ａの形成）当該パッドに接続される配線層１５を所要のパターン形状に形成する。さらに、絶縁層１４及び配線層１５上に樹脂層（絶縁層１６）を形成し、この絶縁層１６に、配線層１５の所要の箇所に画定されたパッドの部分に達するビアホールを形成した後、このビアホールを充填して（ビア１７ａの形成）当該パッドに接続される配線層１７を所要のパターン形状に形成する。
【００５２】
次の工程では（図４（ｂ）参照）、図３（ｃ）の工程で行った処理と同様にして、露出している絶縁層１６及び配線層１７上に、この配線層１７を被覆するように樹脂層（絶縁層１８）を厚さ１５μｍ程度に形成する。
【００５３】
次の工程では（図４（ｃ）参照）、その樹脂層（絶縁層１８）上に、上述したように所定の範囲内にある弾性率及びＣＴＥを有する材料からなるシート状部材３０を積層する。例えば、厚さが５０μｍ程度の４２合金（４２重量％Ｎｉ−Ｆｅ）の金属板３０を積層する。
【００５４】
この４２合金の金属板（シート状部材）３０は、基本的には、熱圧着（加熱及び加圧）により樹脂層１８に接着させる形で積層される。例えば、樹脂層１８を加熱・加圧して硬化させる際に、同時にシート状部材３０を熱圧着し、樹脂層１８上に接着して積層する。このため、下層の樹脂層１８（エポキシ系樹脂フィルム等）との密着性を上げるために、加熱・加圧に先立ち、その金属板３０の表面を粗化した状態（凹凸状態）にしておくのが望ましい。その場合の処理工程の例を図７及び図８に示す。
【００５５】
図７に示す方法では、（ａ）所要の厚さの４２合金の金属板３０に対し、（ｂ）その表面をエッチング等により粗化して凹凸部Ｒ１を形成し、（ｃ）この凹凸部Ｒ１が形成された金属板３０ａを樹脂層１８上に重ね合わせ、熱圧着により両者を接着している。一方、図８に示す方法では、（ａ）所要の厚さの４２合金の金属板３０に対し、その表面にＣｕめっきを施してめっき膜３１を形成し、（ｂ）このめっき膜３１の表面をエッチング等により粗化して凹凸部Ｒ２を形成し、（ｃ）この凹凸部Ｒ２が形成された金属板３０ｂを樹脂層１８上に重ね合わせ、熱圧着により両者を接着している。
【００５６】
次の工程では（図５（ａ）参照）、４２合金の金属板（シート状部材）３０の所要の箇所に開口部ＯＰを形成する。この開口部ＯＰの大きさは、後の工程で形成されるビアホールＶＨ２の開口径（最大値）よりも大きくなるように選定されている。
【００５７】
この開口部ＯＰは、サブトラクティブ法を用いて形成することができる。先ず、金属板３０上に、形成すべき開口部ＯＰの形状にパターニングされたレジスト層（エッチングレジストＥＲ）を形成し、次に、このエッチングレジストＥＲをマスクにして金属板３０の露出している部分をウエットエッチングにより除去する（開口部ＯＰの形成）。そして、エッチングレジストＥＲを除去する。
【００５８】
次の工程では（図５（ｂ）参照）、露出している絶縁層１８及び金属板３０上に、この金属板３０の開口部ＯＰ（図５（ａ））を埋め込むように絶縁層２０を形成する。この絶縁層２０は、金属板３０上の部分の厚さが１５μｍ程度となるように選択されている。
【００５９】
次の工程では（図５（ｃ）参照）、図３（ｄ）の工程で行った処理と同様にして、絶縁層２０の所要の箇所（金属板３０の開口部ＯＰ（図５（ａ））が形成されている箇所に対応する部分）に、炭酸ガスレーザ、エキシマレーザ等による穴明け加工により、下層の配線層１７（パッドの部分）に達するビアホールＶＨ２を形成する。このとき、金属板３０の開口部ＯＰはビアホールＶＨ２の開口径（最大値）よりも大きくなるように選定されているので、ビアホールＶＨ２の内周面に絶縁層１８，２０が露出し、金属板３０の側面が露出することはない。
【００６０】
次の工程では（図６（ａ）参照）、図３（ｅ）の工程で行った処理と同様にして、ビアホールＶＨ２（図５（ｃ））が形成された絶縁層１８，２０上に、セミアディティブ法等により、ビアホールＶＨ２を充填して（ビア２１ａ）下層の配線層１７（パッドの部分）に接続される配線層２１を所要のパターン形状に形成する。この配線層２１は、その所要の箇所にパッドＰ２の部分が画定されており、本パッケージ（配線基板１０）の最外層の配線層を構成する。
【００６１】
次の工程では（図６（ｂ）参照）、配線層２１（パッドＰ２）が形成されている側の面に、当該パッドＰ２の部分を露出させてその表面（絶縁層２０及び配線層２１上）を覆うようにソルダレジスト層２２を厚さ３０μｍ〜４０μｍ程度に形成する。このソルダレジスト層２２は、例えば、感光性のエポキシアクリル系の樹脂からなり、この樹脂レジストを塗布（もしくはフィルム状に成形したものをラミネート）し、当該レジストを所要の形状にパターニングすることにより形成することができる。このパターニングにより、ソルダレジスト層２２には開口部（直径２５０μｍ程度）が形成され、この開口部から配線層２１のパッドＰ２が露出する。さらに、この露出しているパッドＰ２上に、適当な表面処理（Ｎｉ／Ａｕめっき等）を施す。
【００６２】
最後の工程では（図６（ｃ）参照）、仮基板として用いた支持基材ＢＳ（図６（ｂ））を除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液などを用いたウエットエッチングにより、露出しているパッドＰ１，Ｐ２（それぞれ表層部にＡｕめっき層が形成されている）、樹脂層（絶縁層１２）及びソルダレジスト層２２に対して、支持基材（Ｃｕ）ＢＳを選択的にエッチングして除去することができる。
【００６３】
さらに、露出している一方の面のパッドＰ１上に適量のはんだ２３（図１）を被着させた後、ダイサー等により、図示の構造体を個々のパッケージ単位に切断分割することにより、本実施形態の配線基板１０が得られる。
【００６４】
上述した製造方法では、図４（ｃ）の工程において樹脂層（絶縁層）１８上に積層されるシート状部材３０の材料として４２合金を使用した場合を例にとって説明したが、必ずしもこれに限定されないことはもちろんである。要は、上述したように所定の範囲内にある弾性率（１３０ＧＰａよりも大きく５００ＧＰａ以下）及びＣＴＥ（１０ｐｐｍ／Ｋ以下）を有する材料であれば十分である。他の金属材料としては、コバールや３６合金等を使用することができる。また、非金属材料としては、カーボンファイバクロス、石英ガラス等を使用することができる。
【００６５】
シート状部材３０の材料として非金属材料（例えば、カーボンファイバクロス）を使用する場合には、プリプレグの場合と同様に、予めカーボンファイバクロスにＢステージ状態の樹脂材を含浸させておいたもの（シート状の部材）を、樹脂層１８上に積層する。この場合、図５（ａ）の工程で行った方法の代わりに、その非金属材料からなるシート状部材３０に対し、炭酸ガスレーザ等により所要の開口部ＯＰを形成する。
【００６６】
以上説明したように、本実施形態に係る配線基板（半導体パッケージ）１０及びこれを用いた半導体装置４０の構成（図１、図２）によれば、複数の配線層１１，１３，１５，１７，２１が樹脂層（絶縁層）１２，１４，１６，１８，２０を介在させて積層され、各絶縁層に形成されたビア１３ａ，１５ａ，１７ａ，２１ａを介して層間接続された構造を有しており、さらに、基板１０内の所定の箇所（チップ実装面側と反対側の最外層の絶縁層２０内）に、上述した所定の範囲内にある弾性率及びＣＴＥを有する材料からなるシート状部材３０が埋設されている。
【００６７】
すなわち、薄型化に適応されたコアレス基板の形態を有している一方で、基板１０内の所定の箇所に埋め込まれたシート状部材３０の存在により、基板１０（装置４０）が補強された構造となり、基板（装置全体）の剛性が高められている。
【００６８】
これにより、室温（２５℃前後）の状況下のみならず、本パッケージ（配線基板１０）へのシリコンチップ４１の実装時（図２）や、そのチップを実装したパッケージ（図２の半導体装置４０）のマザーボード等への実装時（２次実装時）において端子接続の際のリフローによる熱（２３０〜２６０℃前後）が加わった時でも、シート状部材３０は、上下方向（基板面と直交する方向）での弾性率及びＣＴＥの分布がほぼ対称系となるように機能し、基板（装置全体）の反りの発生に対して十分に対応することができる。つまり、シート状部材３０は絶縁層２０内のほぼ全面に亘って埋め込まれているので、反りが発生したとしてもその大きさを緩和する（反り量を小さくする）ことができる。
【００６９】
また、実装されたチップ４１が損傷を受けるのを防止することができる。すなわち、従来のパッケージ構造では、パッケージ上のチップ実装エリア内の領域と比べてチップ実装エリアの外側の領域の方が反り量（変位）が大きいため、その影響によるストレスによってチップにクラック等が生じたりする。特に、処理速度（配線層間の信号の伝搬速度）の高速化を図るために層間絶縁層にＬｏｗ−ｋ材料（低誘電率材料）を使用しているチップの場合、Ｌｏｗ−ｋ材料は概して弾性率が低い（強度的に脆い）ため、かかる不都合は一層顕著に表れる。これに対し、本実施形態では、シート状部材３０の存在により基板（装置全体）の剛性が高められているので、チップ４１の損傷等の不都合を回避することができる。
【００７０】
さらに、従来のように基板内にガラスクロス層、プリプレグ層等の比較的厚い補強部材を設けて剛性を高めている「コアレス基板」と比べると、本実施形態では、同等の機能を有するシート状部材３０の厚さは高々５０μｍ程度であるので、パッケージ（コアレス基板）１０の厚さを相対的に薄くすることができる。
【００７１】
本発明者らは、本実施形態により得られる反り低減の効果を確認するために、以下の条件で、「実施例」の構造を「比較例」の構造と対比させて実験を行った。
【００７２】
実験対象とするモデルの構造は、図２に示した半導体装置４０と同様である。ただし、層構成は、配線層及び絶縁層ともに６層とし、はんだボール４５は省略した。また、シリコンチップ４１が接続されるパッドＰ１の部分は実験対象の配線層には含めず、ソルダレジスト層２２は実験対象の絶縁層には含めていない。つまり、実験対象としたモデルの構造は以下に記述するものである。
【００７３】
「比較例」の構造              「実施例」の構造                  
Ｓｉチップ                    Ｓｉチップ
アンダーフィル樹脂層          アンダーフィル樹脂層
パッド（Ｐ１）                パッド（Ｐ１）
絶縁樹脂層                    絶縁樹脂層
１層目配線層                  １層目配線層
絶縁樹脂層                    絶縁樹脂層
２層目配線層                  ２層目配線層
絶縁樹脂層                    絶縁樹脂層
３層目配線層                  ３層目配線層
絶縁樹脂層                    絶縁樹脂層
４層目配線層                  ４層目配線層
絶縁樹脂層                    絶縁樹脂層
５層目配線層                  ５層目配線層
絶縁樹脂層                    高弾性率／低ＣＴＥのシート状部材
６層目配線層                  ６層目配線層
ソルダレジスト層              ソルダレジスト層                
この構造において、製品（半導体装置）の外形寸法は１２．５ｍｍ×１２．５ｍｍ、実装したＳｉチップの寸法は９ｍｍ×９ｍｍ、Ｓｉチップの厚さ、弾性率及びＣＴＥは、それぞれ７５μｍ、１９３ＧＰａ及び３ｐｐｍ／Ｋである。また、アンダーフィル樹脂層の厚さ、弾性率及びＣＴＥは、それぞれ３０μｍ、８ＧＰａ及び３５ｐｐｍ／Ｋであり、１層目〜６層目の各配線層（Ｃｕ）の厚さ、弾性率及びＣＴＥは、それぞれ１５μｍ、１１０〜１３０ＧＰａ及び１７ｐｐｍ／Ｋであり、各絶縁樹脂層（エポキシ系樹脂）の厚さ、弾性率及びＣＴＥは、それぞれ３０〜４０μｍ、３〜４ＧＰａ及び４５〜５０ｐｐｍ／Ｋである。また、シート状部材の材料は４２合金とし、その厚さ、弾性率及びＣＴＥは、それぞれ５０μｍ、１６０ＧＰａ及び５．２ｐｐｍ／Ｋである。
【００７４】
なお、「実施例」の構造において、５層目配線層と６層目配線層の間には絶縁樹脂層が介在し、この絶縁樹脂層中に高弾性率／低ＣＴＥのシート状部材が埋設されている。
【００７５】
これらの条件の下に各構造（Ｓｉチップを実装した状態）について、室温時（２５℃前後）とリフロー時（２６０℃前後）においてそれぞれの反り量とその形状を測定すると、以下の結果が得られた。
【００７６】
先ず、「比較例」の構造では、室温時の反り量は２２０μｍ、反り形状は「山形」となり、リフロー時の反り量は９０μｍ、反り形状は「谷形」となった。これに対し、「実施例」の構造では、室温時の反り量は２５μｍ、反り形状は概ね「Ｗ」に近い形状となり、リフロー時の反り量は１８μｍ、反り形状は概ね「Ｍ」に近い形状となった。
【００７７】
この実験結果からわかるように、パッケージ１０内の所定の箇所に、所定の範囲内にある弾性率（１３０ＧＰａよりも大きく５００ＧＰａ以下）及びＣＴＥ（１０ｐｐｍ／Ｋ以下）を有するシート状部材３０を埋設することにより、室温及びリフロー温度域のいずれの状況下でも基板に発生する反りの大きさ（反り量）を許容値（１００μｍ以内）に抑えることができる。
【００７８】
（第２の実施形態…図９、図１０参照）
図９は本発明の第２の実施形態に係る配線基板（半導体パッケージ）を用いた半導体装置の構成を断面図の形態で示したものである。
【００７９】
この第２の実施形態に係る半導体装置５０は、上述した第１の実施形態に係る半導体装置４０（図２）の構成と比べて、半導体素子（チップ）５１が配線基板１０ａに埋め込まれている点で相違している。具体的には、配線基板１０ａの一方の面側（ソルダレジスト層２２が形成されている側と反対側）の最外層の絶縁層１２ａに、チップ５１の背面（電極端子５２が形成されている側と反対側の面）が絶縁層１２ａの表面と同一面となるように実装され、その電極端子５２は基板１０ａ内のビア１３ａに直接接続されている。このため、最外層の絶縁層１２ａには外部接続用のパッドＰ１（図１）及びはんだ２３は設けられておらず、また、第１の実施形態における絶縁層１２と比べて、この絶縁層１２ａはチップ５１の厚さの分だけ厚く形成されている。他の構成（パッケージの部分）については、第１の実施形態に係るパッケージ（配線基板１０）の構成と基本的に同じであるのでその説明は省略する。
【００８０】
本実施形態の半導体装置５０におけるパッケージ（配線基板１０ａ）の部分は、基本的には、第１の実施形態に係る製造方法の各工程（図３〜図６）で行った処理と同様にして製造することができる。ただし、上記の構成上の違いに関連する部分を形成する処理において相違する。以下、相違する部分の処理について、図１０を参照しながら説明する。
【００８１】
先ず最初の工程では（図１０（ａ）参照）、パッケージ（配線基板１０ａ）に埋め込むべき半導体素子（チップ）５１を用意し、このチップ５１を仮基板（支持基材）ＢＳ上に搭載する。用意すべきチップ５１は、以下のようにして作製することができる。
【００８２】
先ず、所要の大きさ（例えば、直径が１２インチで、厚さが７５０μｍ）のシリコンウエハに対し、その一方の面側に所要のデバイスプロセスを施して複数のデバイス（ＣＰＵ等の能動素子）をアレイ状に作り込み、そのデバイスが形成されている側の面に窒化シリコン（ＳｉＮ）やリンガラス（ＰＳＧ）等からなるパッシベーション膜を形成し、各デバイス上に所要のパターンで形成されたアルミニウムの配線層の一部分（電極パッド）に対応する部分のパッシベーション膜をレーザ等により除去した後、この電極パッド上に、銅（Ｃｕ）のスパッタリングやめっき等によりポスト状の電極端子５２を形成する。次に、ウエハを所定の厚さ（例えば、１００μｍ〜２００μｍ程度）に研削した後、ダイサー等により各デバイス単位（例えば、９ｍｍ×９ｍｍのサイズ）に個片化することで、一方の面に電極端子５２が形成されたチップ（ダイ）５１を得ることができる。
【００８３】
各デバイス単位に個片化する際には、そのウエハを、ダイシング用フレームに支持されたダイシング用テープ上に、ダイ・アタッチ・フィルムを介在させて、ウエハのデバイスが作り込まれている側と反対側の面を接着させて搭載し、ダイサーのブレードにより、各デバイスの領域を画定する線に沿ってウエハを切断後、切断分割された各チップ５１をピックアップする。その際、個々のチップ５１の背面にはダイ・アタッチ・フィルムが付いており（図示せず）、このダイ・アタッチ・フィルムの粘着性を利用して、チップ５１をフェイスアップの態様で支持基材ＢＳ上の所定の位置に搭載する。
【００８４】
次の工程では（図１０（ｂ）参照）、そのチップ５１が搭載された支持基材ＢＳ上に、チップ５１（電極端子５２の部分を含む）を封止するように絶縁層１２ａを形成する。この絶縁層１２ａは、図３（ｃ）の工程で行った処理と同様にして形成することができる。形成される絶縁層１２ａの厚さは、封止されるチップ５１の厚さにも依るが、少なくともチップ５１の電極端子５２上の部分の厚さが２０μｍ〜３０μｍ程度となるように選択されている。
【００８５】
次の工程では（図１０（ｃ）参照）、図３（ｄ）の工程で行った処理と同様にして、絶縁層１２ａの所要の箇所（封止されたチップ５１の電極端子５２の位置に対応する部分）に、炭酸ガスレーザ、エキシマレーザ等による穴明け加工により、当該電極端子５２に達するビアホールＶＨ３を形成する。本工程ではレーザによりビアホールＶＨ３を形成しているが、絶縁層１２ａが感光性樹脂を用いて形成されている場合には、フォトリソグラフィ技術を用いて所要のビアホールを形成することも可能である。
【００８６】
次の工程では（図１０（ｄ）参照）、ビアホールＶＨ３（図１０（ｃ））が形成された絶縁層１２ａ上に、セミアディティブ法やアディティブ法等により、ビアホールＶＨ３を充填して（ビア１３ａ）チップ５１の電極端子５２に接続される配線層１３を所要のパターン形状に形成する。具体的な一例を説明すると、以下の通りである。
【００８７】
先ず、絶縁層１２ａ上（ビアホールＶＨ３の内壁面を含む）に、スパッタリングや無電解めっき等によりシード層を形成する。例えば、クロム（Ｃｒ）又はチタン（Ｔｉ）をスパッタリングにより堆積させ（Ｃｒ層又はＴｉ層）、さらに銅（Ｃｕ）をスパッタリングにより堆積させることで、２層構造のシード層を形成する。次に、このシード層上に、パターニング材料（図３（ｂ）の工程で使用したものと同様の感光性のドライフィルム等）を使用してめっきレジストを形成し、所要の形状にパターニングしてレジスト層を形成する。このレジスト層は、形成すべき配線層１３の形状に従うようにパターニング形成される。
【００８８】
次に、このレジスト層の開口部から露出しているシード層上に、このシード層を給電層として利用した電解Ｃｕめっきにより、配線層１３（ビア１３ａを含む）を厚さ５μｍ〜１０μｍ程度に形成する。この後、図３（ｂ）の工程で行った方法と同様にしてレジスト層を除去する。
【００８９】
さらに、露出しているシード層をウエットエッチングにより除去する。この場合、先ずＣｕを溶かすエッチング液でシード層の上層部分のＣｕ層を除去し、次にＣｒ又はＴｉを溶かすエッチング液で下層部分のＣｒ層又はＴｉ層を除去する。これにより、図示のように各配線パターン（配線層１３）間の部分の絶縁層１２ａが露出する。この後、所定の表面洗浄等を行う。
【００９０】
この後は、図４（ａ）〜図６（ｂ）の工程で行った処理と同様の処理を行い、さらに図６（ｃ）の工程で行った方法と同様にして支持基材ＢＳを選択エッチングする。さらに、露出しているパッドＰ２にはんだボール４５（図９）をリフローにより接合した後、ダイサー等により、個々のデバイス単位に切断分割することにより、本実施形態の半導体装置５０が得られる。
【００９１】
以上説明したように、この第２の実施形態に係る半導体装置５０においても、半導体素子（チップ）５１が配線基板１０ａに埋め込まれている点を除けば、第１の実施形態に係る半導体装置４０（図２）の構成と基本的に同じである。従って、基板１０ａ内の所定の箇所（チップ実装面側と反対側の最外層の絶縁層２０内）に埋設された高弾性及び低ＣＴＥのシート状部材３０の存在により、第１の実施形態の場合と同様の作用効果を奏することができる。
【符号の説明】
【００９２】
１０，１０ａ…配線基板（パッケージ）、
１１，１３，１５，１７，２１…配線層、
１２，１２ａ，１４，１６，１８，２０…樹脂層（絶縁層）、
１３ａ，１５ａ，１７ａ，２１ａ…ビア、
２２…ソルダレジスト層（保護膜）、
３０，３０ａ，３０ｂ…（高い弾性率及び低いＣＴＥを有する）シート状部材、
４０，５０…半導体装置、
４１，５１…半導体素子（チップ）、
４２…はんだバンプ（導電性部材）、
４５…はんだボール（外部接続端子）、
５２…電極端子、
ＣＭ…チップ搭載エリア、
Ｐ１，Ｐ２…パッド、
ＶＨ１，ＶＨ２…ビアホール。
【図１】
0005570855.tif 000002
【図２】
0005570855.tif 000003
【図３】
0005570855.tif 000004
【図４】
0005570855.tif 000005
【図５】
0005570855.tif 000006
【図６】
0005570855.tif 000007
【図７】
0005570855.tif 000008
【図８】
0005570855.tif 000009
【図９】
0005570855.tif 000010
【図１０】
0005570855.tif 000011