(57)【特許請求の範囲】
【請求項１】
第１のリードと、一部を変形させて突起部を設けた第２のリードと、前記第１のリードに下面電極が電気的に接合されたＭＯＳ−ＦＥＴと、前記ＭＯＳ−ＦＥＴの上面電極と前記第２のリードとの間に電流を通電する内部リードと、これらを電気的に接合するはんだ材、および、これらの相対位置を固定する封止樹脂からなり、
前記第１のリードと前記第２のリードは下面が同一平面上にあり、かつ、前記内部リードは、前記ＭＯＳ−ＦＥＴとの接合面と、前記第２のリードとの接合面が同一平面であり、
前記第１のリードと前記ＭＯＳ−ＦＥＴの下面電極とが第１のはんだで接合され、
前記ＭＯＳ−ＦＥＴの上面電極と前記内部リードとが第２のはんだで接合され、
前記内部リードと前記第２のリードの突起部とが第３のはんだで接合され、
前記第1のリード、第２のリード、ＭＯＳ−ＦＥＴおよび内部リードが前記封止樹脂により一体に成形されている半導体装置であって、
少なくとも前記第１のはんだの内部と前記第２のはんだの内部に位置する支持部材を設け、前記内部リードの非接合部分に貫通穴を設けたことを特徴とする半導体装置。
【請求項２】
前記内部リードの第１の端部に屈曲により区切られた第１の接合用平面を設け、前記第２のリードに設けた突起部がダボ出し加工により形成された突起部であり、かつ前記第１の接合用平面形状と前記突起部の上面形状が実質的に同形状であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記内部リードの第２の端部に屈曲により区切られた第２の接合用水平面を設け、この第２の接合用平面が、前記ＭＯＳ−ＦＥＴの上面電極接合部分に形成された開口電極形状の外形に実質的に内接することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ＭＯＳ−ＦＥＴの上面電極接合部分の開口電極形状が円形であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記支持部材が球状金属であることを特徴とする請求項１〜請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記第３のはんだの内部に位置する支持部材を設けたことを特徴とする請求項１〜請求項４のいずれか１項に記載の半導体装置。
【請求項７】
第１のリードと、一部を変形させて突起部を設けた第２のリードと、前記第１のリードに下面電極が電気的に接合されたＭＯＳ−ＦＥＴと、前記ＭＯＳ−ＦＥＴの上面電極と前記第２のリードとの間に電流を通電する内部リードと、これらを電気的に接合するはんだ材、および、これらの相対位置を固定する封止樹脂からなり、
前記第１のリードと前記第２のリードは下面が同一平面上にあり、かつ、前記内部リードは、前記ＭＯＳ−ＦＥＴとの接合面と、前記第２のリードとの接合面が同一平面であり、
前記第１のリードと前記ＭＯＳ−ＦＥＴの下面電極とが第１のはんだで接合され、
前記ＭＯＳ−ＦＥＴの上面電極と前記内部リードとが第２のはんだで接合され、
前記内部リードと前記第２のリードの突起部とが第３のはんだで接合され、
前記第1のリード、第２のリード、ＭＯＳ−ＦＥＴおよび内部リードが前記封止樹脂により一体に成形されている半導体装置であって、
少なくとも前記第１のはんだの内部と前記第２のはんだの内部に位置する支持部材を設け、前記第２のはんだの内部に位置する支持部材が、金属ワイヤを前記ＭＯＳ−ＦＥＴ上面電極に超音波接合することで形成されていることを特徴とする半導体装置。
【請求項８】
前記内部リードの第１の端部に屈曲により区切られた第１の接合用平面を設け、前記第２のリードに設けた突起部がダボ出し加工により形成された突起部であり、かつ前記第１の接合用平面形状と前記突起部の上面形状が実質的に同形状であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記内部リードの第２の端部に屈曲により区切られた第２の接合用水平面を設け、この第２の接合用平面が、前記ＭＯＳ−ＦＥＴの上面電極接合部分に形成された開口電極形状の外形に実質的に内接することを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記ＭＯＳ−ＦＥＴの上面電極接合部分の開口電極形状が円形であることを特徴とする請求項７に記載の半導体装置。
【請求項１１】
第１のリードと、一部を変形させて突起部を設けた第２のリードと、前記第１のリードに下面電極が電気的に接合されたＭＯＳ−ＦＥＴと、前記ＭＯＳ−ＦＥＴの上面電極と前記第２のリードとの間に電流を通電する内部リードと、これらを電気的に接合するはんだ材、および、これらの相対位置を固定する封止樹脂からなり、
前記第１のリードと前記第２のリードは下面が同一平面上にあり、かつ、前記内部リードは、前記ＭＯＳ−ＦＥＴとの接合面と、前記第２のリードとの接合面が同一平面であり、
前記第１のリードと前記ＭＯＳ−ＦＥＴの下面電極とが第１のはんだで接合され、
前記ＭＯＳ−ＦＥＴの上面電極と前記内部リードとが第２のはんだで接合され、
前記内部リードと前記第２のリードの突起部とが第３のはんだで接合され、
前記第1のリード、第２のリード、ＭＯＳ−ＦＥＴおよび内部リードが前記封止樹脂により一体に成形されている半導体装置であって、
少なくとも前記第１のはんだの内部と前記第２のはんだの内部に位置する支持部材を設け、前記内部リードの第２の端部に屈曲により区切られた第２の接合用水平面を設け、この第２の接合用平面が、前記ＭＯＳ−ＦＥＴの上面電極接合部分に形成された開口電極形状の外形に実質的に内接するようにし、
前記内部リードの第２の接合用平面部に貫通穴を設けたことを特徴とする半導体装置。
【請求項１２】
第１のリードと、一部を変形させて突起部を設けた第２のリードと、前記第１のリードに下面電極が電気的に接合されたＭＯＳ−ＦＥＴと、前記ＭＯＳ−ＦＥＴの上面電極と前記第２のリードとの間に電流を通電する内部リードと、これらを電気的に接合するはんだ材、および、これらの相対位置を固定する封止樹脂からなり、
前記第１のリードと前記第２のリードは下面が同一平面上にあり、かつ、前記内部リードは、前記ＭＯＳ−ＦＥＴとの接合面と、前記第２のリードとの接合面が同一平面であり、
前記第１のリードと前記ＭＯＳ−ＦＥＴの下面電極とが第１のはんだで接合され、
前記ＭＯＳ−ＦＥＴの上面電極と前記内部リードとが第２のはんだで接合され、
前記内部リードと前記第２のリードの突起部とが第３のはんだで接合され、
前記第1のリード、第２のリード、ＭＯＳ−ＦＥＴおよび内部リードが前記封止樹脂により一体に成形されている半導体装置であって、
少なくとも前記第１のはんだの内部と前記第２のはんだの内部に位置する支持部材を設け、少なくとも２組のＭＯＳ−ＦＥＴと内部リードを用いて、第１のリード上に第１のＭＯＳ−ＦＥＴを配置して、第１のＭＯＳ−ＦＥＴの下面電極と第１のリードを電気的に接続し、第１のＭＯＳ−ＦＥＴの上面電極と第２のリードを第１の内部リードを介して電気的に接続し、第２のリード上に第２のＭＯＳ−ＦＥＴを配置して、第２のＭＯＳ−ＦＥＴの下面電極と第２のリードを電気的に接続し、第２のＭＯＳ−ＦＥＴの上面電極と第３のリードを第２の内部リードを介して電気的に接続し、これらを一体の封止樹脂で成形したことを特徴とする記載の半導体装置。
【請求項１３】
前記第１のリードと前記第３のリードが前記封止樹脂の対向する面から樹脂外に突出していることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
請求項１３に記載の半導体装置を複数個、同一平面上かつ同心円上に配置し、内周側の同一平面上に配置した電力供給部品ですべての半導体装置の正極または、すべての半導体装置の負極を結合することを特徴とするインバータ装置。
【請求項１５】
半導体装置の半数を鏡面対称構造とし、同一平面上に配置した電力供給部品で、すくなくとも一組の隣り合う半導体装置の外周側の電極を結合したことを特徴とする請求項１４に記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＯＳ−ＦＥＴ素子を用いたパワー用インバータ回路を構成するための、樹脂封止型半導体装置に関するものである。
【背景技術】
【０００２】
車両用回転電機への制御装置一体化や、車載機器の小型化が進められるに伴い、それらに用いられる半導体装置も小型化、軽量化、高信頼性が求められている。
また、車載用のパワー半導体装置においては、小型化する一方で大電流制御への対応も求められる。【０００３】
このため、ＭＯＳ−ＦＥＴ素子を用いたパワー用半導体装置は、ＭＯＳ−ＦＥＴ素子の下面電極を絶縁基板配線上にはんだ付けし、上面電極を基板配線へワイヤボンドで接合したものを樹脂ケースに収める形態のものから、ＭＯＳ−ＦＥＴ素子の下面電極を金属リードフレームへはんだ付けし、さらに上面電極とリードフレームを内部リードではんだ付け接合し、トランスファーモールドにより樹脂封止する形態のものが開発されてきている。【０００４】
ＭＯＳ−ＦＥＴ素子の上面電極とリードフレームとの接合が内部リードで接合された、従来の半導体装置は、例えば、特許文献１、特許文献２などで提案されている。
（特許文献１、特許文献２  参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２１６７３６号公報
【特許文献２】特開２００１−２９８１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来例のような半導体チップの上面電極とリードフレームを内部リードで接合する構造をさらに小型化しようとすると、はんだ付け工程における半導体チップ、内部リードの位置および姿勢を安定して実装することが課題となる。【０００７】
たとえば特許文献１（図１）では、内部リード（フレーム）の接合面が、半導体チップの電極部表面より内側に納まるように小さく形成されているため、電極部と内部リードの位置はセルフアライメントにより位置が決まり保たれるとしている。【０００８】
しかし、この例ではリードフレーム（第二リード端子）と内部リードとの位置あわせ手段がないため、内部リード搭載位置のばらつきや、はんだ溶融時の内部リード移動時にリードフレームと内部リードの位置がずれることが懸念される。
半導体装置を小型化するためには、リードフレームも幅の狭いことが必要であるが、内部リードの位置ずれがあると、それを許容して接合を確保するためにリードフレームの接合面を広くする必要があり半導体装置の小型化が難しくなる。【０００９】
また、この例では、溶融したはんだの厚さを規制する手段がないため、セルフアライメント時に半導体チップや内部リードが移動すると、はんだ厚さが変わったり、はんだが偏ったりして半導体チップや内部リードが傾くことが懸念される。【００１０】
半導体チップや内部リードが傾くと、押し出されたはんだが流れ出して上面電極と下面電極のショートを起こしたり、はんだ厚が不均一になるため、温度サイクル環境でのはんだ接合部の信頼性が低下するといった問題がある。
また、この例の構造で半導体チップにＭＯＳ−ＦＥＴ素子を用いたとき、はんだ付け後のＭＯＳ−ＦＥＴ素子が傾いていると、ゲート電極へのワイヤボンド接合が不安定になる問題もある。【００１１】
また、特許文献２（図１）では、リードフレームと内部リードの接続部に一方に凸部、他方に凹部を設けて嵌合させて位置を決めるとしているが、半導体ペレットと内部リードの位置決めについては手段がなく、半導体ペレットと内部リードの搭載位置ばらつきや、はんだ溶融時のはんだ流れにより接合位置がばらつくことが懸念される。【００１２】
この例でも溶融したはんだの厚さを規制する手段がないため、半導体ペレットと内部リードの位置がずれると荷重バランスが偏り、はんだ溶融時に内部リードや半導体ペレットが傾くことが懸念される。【００１３】
内部リードや半導体ペレットが傾くと、押し出されたはんだが流れ出して上面電極と下面電極のショートを起こしたり、はんだ厚が不均一になるため温度サイクル環境でのはんだ接合部の信頼性が低下するといった問題がある。【００１４】
また、この例ではリードフレームと内部リードの接続部に設けた凸部、凹部を嵌合させるとしているが、内部リードの搭載位置にばらつきがあると正しく嵌合されず、位置がずれ、傾いた状態で接合されることも懸念される。
また、この例の構造で半導体ペレットにＭＯＳ−ＦＥＴ素子を用いたとき、はんだ付け後のＭＯＳ−ＦＥＴ素子が傾いていると、ゲート電極へのワイヤボンド接合が不安定になる。【００１５】
この発明は上記のような課題を解決するためになされたもので、ＭＯＳ−ＦＥＴ素子とリードフレームを内部リードで電気的接合する半導体装置おいて、リードフレーム、内部リードを小型化しても、リードフレームと内部リード、内部リードとＭＯＳ−ＦＥＴ素子の位置を安定して接合できる構造を提案し、半導体装置を小型化・薄型化することを目的とする。【００１６】
また、上記小型化された半導体装置を用いて、インバータ回路内蔵回転機械を小型化することを目的とする。
【課題を解決するための手段】
【００１７】
この発明に係る半導体装置は、第１のリードと、一部を変形させて突起部を設けた第２のリードと、第１のリードに下面電極が電気的に接合されたＭＯＳ−ＦＥＴ素子と、ＭＯＳ−ＦＥＴ素子の上面電極と第２のリードとの間に電流を通電する内部リードと、これらを電気的に接合するはんだ材、および、これらの相対位置を固定する封止樹脂からなり、第１のリードと第２のリードは下面が同一平面上にあり、かつ、内部リードはＭＯＳ−ＦＥＴ素子との接合面と第２のリードとの接合面が同一平面であり、第１のリードとＭＯＳ−ＦＥＴ素子の下面電極が第１のはんだで接合され、ＭＯＳ−ＦＥＴ素子の上面電極と内部リードが第２のはんだで接合され、内部リードと第２のリードの突起部が第３のはんだで接合され、第1のリード、第２のリード、ＭＯＳ−ＦＥＴ素子および内部リードが、封止樹脂により一体に成形されている半導体装置であって、少なくとも第１のはんだの内部と第２のはんだ内部に位置する支持部材を設け、前記内部リードの非接合部分に貫通穴を設けたものである。
【発明の効果】
【００１８】
この発明の半導体装置によれば、セルフアライメントにより内部リードおよびＭＯＳ−ＦＥＴ素子が移動する際、ＭＯＳ−ＦＥＴ素子および内部リードが水平に保たれ、確実にセルフアライメントが実現できるので、第１のリード、第２のリードおよび、内部リードを必要最小の大きさに設計でき、半導体装置の小型化が可能となる。【００１９】
また、セルフアライメントが実現できるため、高精度の実装装置は必要ない上、はんだ溶融時に内部リード、ＭＯＳ−ＦＥＴ素子の位置を保持する手段が必要でないので、製造工程の簡略化が可能となる。【００２０】
また、はんだ厚さが安定するので、はんだ流れによるＭＯＳ−ＦＥＴ素子の上面電極と下面電極のショートや、上面電極とゲート電極のショートを防ぐことができる。【００２１】
上述した、またその他の、この発明の目的、特徴、効果は、以下の実施の形態における詳細な説明および図面の記載からより明らかとなるであろう。
【図面の簡単な説明】
【００２２】
【図１】この発明の実施の形態１による半導体装置を示す断面図である。
【図２】この発明の実施の形態１による半導体装置を示す平面図である。
【図３】この発明の第実施の形態１における内部リードとＭＯＳ−ＦＥＴ素子を示す図である。
【図４】この発明の実施の形態１における半導体装置のはんだ付け工程を説明する図である。
【図５】薄型化された半導体装置の温度変化による変形を説明する図である。
【図６】この発明の実施の形態２による半導体装置を示す断面図である。
【図７】この発明の実施の形態２による半導体装置を示す平面図である。
【図８】この発明の実施の形態２におけるＭＯＳ−ＦＥＴ素子を示す図である。
【図９】この発明の実施の形態３による半導体装置を示す平面図である。
【図１０】この発明の実施の形態３による半導体装置の回路図である。
【図１１】この発明の半導体装置を用いた実施の形態４のインバータ装置を示す図である。
【図１２】図１１のインバータ装置を用いた回転電機の電気回路図である。
【発明を実施するための形態】
【００２３】
以下、この発明の実施の形態について、図面を参照して説明する。なお、各図中、同一符号は、同一あるいは相当部分を示すものとする。
【００２４】
実施の形態１
以下この発明の実施の形態１を図に基づいて説明する。
図１は本発明の実施の形態１の半導体装置の断面構造を示す図、図２は本発明の実施の形態１の半導体装置の平面構造を示す図、図３は実施の形態１における内部リードとＭＯＳ−ＦＥＴ素子を示す図である。
【００２５】
図１〜図３において、実施の形態１における半導体装置１は、第１のリード１１の上にＭＯＳ−ＦＥＴ素子２１を配置し、ＭＯＳ−ＦＥＴ素子２１の下面電極２３を第１のはんだ５１を介して第１のリード１１に接合している。
ＭＯＳ−ＦＥＴ素子２１の上面電極２２には、第２のはんだ５２を介して内部リード３１の一方の端部が接合されており、もう一方の端部は、第３のはんだ５３を介して第２のリード１２の突起部６１と接合されている。第２のリード１２の突起部６１はダボ出し加工により第２のリード１２の一部を変形させて形成されている。
【００２６】
ここで第１のリード１１の下面と第２のリード１２の下面は同一平面内にあり、その平面には図示しない放熱グリスや放熱接着剤を介して図示しないヒートシンクが取り付けられる。
また、第１のはんだ５１の内部には第１の支持部材５４、第２のはんだ５２の内部には第２の支持部材５５、第３のはんだ５３の内部には第３の支持部材５６が配置されている。
【００２７】
支持部材５４〜５６は、はんだが濡れて、かつ、はんだ溶融温度で溶融しない金属を材料とする球状部材で、たとえば球状のＮｉ粒子やＣｕ粒子などである。
ゲート電極２４とゲート用リード１３はアルミワイヤ７１で電気的に接続されている。
【００２８】
これらの第１のリード１１、第２のリード１２、はんだ５１〜５３、ＭＯＳ−ＦＥＴ素子２１、内部リード３１、アルミワイヤ７１、ゲート用リード１３を封止樹脂４１で成型し、固定している。ただし、第１のリード１１の一部、第２のリード１２の一部、ゲート用リード１３の一部は封止樹脂４１の外部にあり、外部との電気接続が可能である。
【００２９】
なお、図１においては、放熱面となる第１のリード１１のＭＯＳ−ＦＥＴ素子２１接合部裏面、および第２のリード１２の内部リード３１接合部裏面は、封止樹脂４１から露出している構造としたが、これに限るものではなく、たとえば封止樹脂４１で覆われていても、あるいは図示しない伝熱性絶縁部材で覆ってもかまわない。
【００３０】
次に、内部リード３１と第２のリード１２の突起６１およびＭＯＳ−ＦＥＴ素子２１について説明する。
図３（ａ）は内部リード３１の側面図、図３（ｂ）は接合面から見た平面図を示す。内部リード３１は屈曲加工により第１の接合用平面３２と第２の接合用平面３３が設けられており、第１の接合用平面３２と第２の接合用平面３３は同一平面内にある。
また、第２の接合用平面３３の面内に貫通穴３４、非接合面に貫通穴３５が設けてある。
【００３１】
また、図３（ｃ）に示すように、第２のリード１２の一部に設けた突起部６１の上面には、接合面６２が形成されており、図１、図２に示すように、内部リード３１の第１の接合用平面３２は接合面６２と概同形状となっている。
また、図３（ｄ）に示すように、ＭＯＳ−ＦＥＴ素子２１は表面に上面電極２２とゲート電極２４が設けられていて、かつ表面には保護膜２５が備えられている。
保護膜２５の開口形状は円形であり、図１、図２に示すように、内部リード３１の第２の接合用平面３３は、ＭＯＳ−ＦＥＴ素子２１の上面電極２２の開口電極形状に内接する形状となっている。
【００３２】
なお、図３（ｂ）の内部リード３１の第２の接合用平面３３は概円形としたが、これに限らず図３（ｅ）のような四角形や、あるいはそれ以外の図示しない多角形、楕円、長円などでも構わず、その外形がＭＯＳ−ＦＥＴ素子２１の上面電極２２の形状に３箇所以上で内接する形であれば、セルフアライメントによる位置補正の効果を得ることができる。
【００３３】
図４は実施の形態１における半導体装置のはんだ付け工程を説明する図である。
図４（ａ）は第１のリード１１にＭＯＳ−ＦＥＴ素子２１をはんだ付けした状態を示す。このときＭＯＳ−ＦＥＴ素子２１は実装装置の搭載位置のばらつきのため狙いの位置からずれていることがある。
【００３４】
図４（ｂ）は、ＭＯＳ−ＦＥＴ素子２１の上面電極２２と、第２のリード１２の突起部６１にはんだペーストを塗布し、内部リード３１を搭載した状態を示す。
はんだペーストは支持部材を混合したはんだペーストで、第２のはんだ５２、第３のはんだ５３に同一のものを用い同一工程で供給される。
【００３５】
このとき、内部リード３１は実装装置の搭載位置のばらつきのため狙いの位置からずれていることがある。また、はんだペーストの供給量もばらつくことがある。
【００３６】
次にリフロー工程ではんだが溶融すると図４（ｃ）に示すように、まず第３のはんだ５３の表面張力によるセルフアライメントで、第２のリードの突起部６１の上面接合面６２と内部リード３１の第１の接合用平面３２が合うように内部リード３１が移動する。
このとき、第３のはんだ５３に余剰なはんだがあると突起部６１の側面に流れ落ちるが、突起部の接合面６２上のはんだの外形は変わらないためセルフアライメント位置は保たれる。
【００３７】
さらに、ＭＯＳ−ＦＥＴ素子２１の下面に位置する第１のはんだ５１も再溶融しており、第２のはんだ５２の表面張力によるセルフアライメントで、ＭＯＳ−ＦＥＴ素子２１の上面電極２２の外形に内部リード３１の第２の接合用平面３３が内接する位置になるようにＭＯＳ−ＦＥＴ素子２１が移動する。このとき第２のはんだ５２に余剰なはんだがあると貫通穴３４を通り、内部リード３１の上面に移動し、接合部のはんだ量が調整される。
【００３８】
上記のセルフアライメントの際、第１のはんだ５１の内部に支持部材５４、第２のはんだ５２の内部に支持部材５５、および第３のはんだ５３の内部に支持部材５６があるため、内部リード３１およびＭＯＳ−ＦＥＴ素子２１は円滑に移動できるとともに、移動しても水平に保たれる。
【００３９】
このあと、図示しない工程により、ゲート電極２４とゲート用リード１３をアルミワイヤ７１で接合するが、ＭＯＳ−ＦＥＴ素子２１が傾くことなく接合されているので安定したアルミワイヤ接合が得られる。その後、封止樹脂４１で成形することで半導体装置となる。
【００４０】
なお、この例では、金属粒子を混合したはんだペーストを供給するとしたが、支持部材および、はんだの供給方法はこれに限らず、たとえば支持部材を含有する板はんだを必要な形状だけ切り出したものを搭載してもよい。
【００４１】
薄型化された半導体装置は温度変化すると封止樹脂とリードフレームの線膨張係数の差で図５に示すような変形が発生する。このような状態でも実施の形態１の半導体装置においては、内部リード３１の非接合部に貫通穴３５を設けて、この貫通穴３５にも封止樹脂４１が充填されるので、内部リード３１に対して封止樹脂４１がずれたり、剥離したりして、はんだクラックやＭＯＳ−ＦＥＴ素子のクラックが発生することを抑えることができる。
【００４２】
以上のように、この発明の実施の形態１の半導体装置１によれば、第１のはんだと第２のはんだの内部に支持部材を配置したことで、内部リードの接合時に第１のはんだと第２のはんだがともに溶融し、セルフアライメントにより内部リードおよびＭＯＳ−ＦＥＴ素子が移動する際、支持部材によりＭＯＳ−ＦＥＴ素子および内部リードが水平に保たれ、確実にセルフアライメントが実現できるので、第１のリード、第２のリードおよび、内部リードを必要最小の大きさに設計でき、半導体装置の小型化が可能となる。
また、セルフアライメントが実現できるため、高精度の実装装置は必要ない上、はんだ溶融時に内部リード、ＭＯＳ−ＦＥＴ素子の位置を保持する手段も必要なく、製造工程の簡略化が可能となる。
また、はんだ厚さが安定するので、はんだ流れによるＭＯＳ−ＦＥＴ素子上面電極と下面電極または上面電極とゲート電極のショートを防ぐことができる。
【００４３】
また、内部リードの第１の接合用平面形状と第２のリードの突起上面形状を概同形状としたことで、はんだの表面張力により、第２のリードを基準として内部リードの位置がセルフアライメント効果により補正される。
【００４４】
また、内部リードの第２の接合用平面形状をＭＯＳ−ＦＥＴ素子の上面電極の開口形状の外形に概内接する形状としたことで、第２のはんだの表面張力により、内部リードとＭＯＳ−ＦＥＴ素子の位置がセルフアライメントにより補正される。
【００４５】
このとき、すでに第２のリードを基準として内部リードの位置が決められているので内部リード位置に合わせるようにＭＯＳ−ＦＥＴ素子が移動し、第２のリード、内部リード、ＭＯＳ−ＦＥＴ素子の位置が補正される。
【００４６】
また、ＭＯＳ−ＦＥＴ素子上面電極の開口形状を円形としたことで、水平面内でＭＯＳ−ＦＥＴ素子と内部リードに角度ずれがあっても円滑にセルフアライメントされる。また、ＭＯＳ−ＦＥＴ素子と内部リードを角度つける配置に設計したとしても、長軸方向に左右対称の内部リードを用いることができ、内部リードのバランスを保つことができる。
【００４７】
また、支持部材を球状金属としたことで、支持部材が転がりやすく、はんだ溶融時のセルフアライメントによる内部リードおよびＭＯＳ−ＦＥＴ素子の移動を円滑にする。
さらに、ＭＯＳ−ＦＥＴ素子との接触面が球面であるため、熱変形時に支持部材を起点としたＭＯＳ−ＦＥＴ素子のクラック発生を防ぐことができる。
【００４８】
また、第３のはんだ内部にも支持部材を配置することで、第２のはんだと第３のはんだを球状金属を混合した同一のはんだペーストとすることができ、同一工程でのはんだ供給が可能となり、製造工程が簡略化できる。
【００４９】
また、ＭＯＳ−ＦＥＴ素子上面電極接合部分に対応する内部リードの第２の接合用平面部に、貫通穴を設けたことにより、セルフアライメントで内部リードとＭＯＳ−ＦＥＴ素子の位置が変化するときに余剰となるはんだや、供給量のばらつきによって余剰となるはんだを貫通穴を通して内部リードの第２の接合用平面の上面に逃がすことができ、ＭＯＳ−ＦＥＴ素子表面へのはんだ流れによるＭＯＳ−ＦＥＴ素子上面電極と下面電極のショートや、上面電極とゲート電極のショートを防ぐことができる。
【００５０】
また、内部リードの非接合部分に貫通穴を設けたことで、内部リードと封止樹脂の密着が向上するので、封止樹脂厚みを薄くしても、温度変化による半導体装置が変形しても内部リードと封止樹脂の剥離を防ぎ、熱変形時のはんだ、ＭＯＳ−ＦＥＴ素子への応力負荷を低減する。
【００５１】
実施の形態２．
この発明の実施の形態２を図に基づいて説明する。
図６は実施の形態２の半導体装置の断面構造を示す図、図７は実施の形態２の平面構造を示す図、図８は実施の形態２におけるＭＯＳ−ＦＥＴ素子を示す図である。
この実施の形態２の半導体装置２は、図６、図７に示すように、第２のはんだ５２の内部の支持部材を、金属ワイヤの超音波接合により形成した支持部材５７とし、また、第３のはんだ５３の内部には支持部材を設けていない点が異なる以外は、実施の形態１と同様の構造である。
【００５２】
ＭＯＳ−ＦＥＴ素子２１の上面電極２２には、図８に示すように、金属ワイヤ５７を複数個所超音波接合することで支持部材を形成している。
また第２のリードの突起部６１の接合面の高さは、支持部材５６を設けていなくても、接合した内部リード３１が水平になるように設定している。
【００５３】
はんだ付け工程においては実施の形態１と同様に、セルフアライメントにより第２のリード１２に設けた突起部６１を基準に、内部リード３１の位置、ＭＯＳ−ＦＥＴ素子２１の位置が補正される。このとき内部リード３１およびＭＯＳ−ＦＥＴ素子２１が移動しても、支持部材５４および支持部材５７があるため、内部リード３１およびＭＯＳ−ＦＥＴ素子２１は水平に保たれる。また支持部材５７がＭＯＳ−ＦＥＴ素子２１の上面電極２２に超音波接合された金属ワイヤであるので、内部リード３１が移動しても位置がずれることがなく、内部リード３１を安定して水平に保つ。
【００５４】
支持部材５７である金属ワイヤの材料は、たとえばアルミワイヤである。金属ワイヤの材料としてアルミを用いると、ＮｉやＣｕに比べてやわらかいので、熱応力によりＭＯＳ−ＦＥＴ素子２１がアルミワイヤに押し付けられても、アルミワイヤとの接触部を起点としたＭＯＳ−ＦＥＴ素子のクラックの発生を抑えることができる。
【００５５】
以上のように、この発明の実施の形態２の半導体装置２によれば、第２のはんだの内部に位置する支持部材を、金属ワイヤをＭＯＳ−ＦＥＴ素子上面電極に超音波接合したものとすることで、セルフアライメントにより内部リードに対してＭＯＳ−ＦＥＴ素子が移動しても、支持部材の位置は固定されているので、内部リードを安定して水平に保つことができる。
【００５６】
実施の形態３．
この発明の実施の形態３を図に基づいて説明する。
図９は本発明の実施の形態３の半導体装置３の平面構造を示す図、図１０は実施の形態３の半導体装置の回路図である。
図９において、第１のリード１１の上に第１のＭＯＳ−ＦＥＴ素子２１を配置し、第１のＭＯＳ−ＦＥＴ素子２１の下面電極２３を第１のはんだ５１を介して第１のリード１１と接合している。
第１のＭＯＳ−ＦＥＴ素子２１の上面電極２２には、第２のはんだ５２を介して内部リード３１の一端が接合されており、内部リード３１のもう一方の端部は、第３のはんだ５３を介して第２のリード１２に設けた突起部６１と接合されている。
ここで突起部６１は、第２のリード１２の一部にダボ出し加工により形成されたものであり、その上面は内部リード３１の第１の接合用平面３２と概同形状である。
【００５７】
また、第１のＭＯＳ−ＦＥＴ素子２１の上面電極２２は、保護膜２５により開口部が円形形状を形成し、内部リード３１の第２の接合用平面３３の外形は開口部に内接する形状となっている。ゲート電極２４とゲート用リード１３はアルミワイヤ７１で電気的に接続されている。
【００５８】
さらに、第２のリード１２の上に第２のＭＯＳ−ＦＥＴ素子２６を配置し、第２のＭＯＳ−ＦＥＴ素子２６の下面電極を第１のはんだ５１を介して第２のリード１２と接合している。第２のＭＯＳ−ＦＥＴ素子２６の上面電極には、第２のはんだ５２を介して第２の内部リード３６の一端が接合されており、第２の内部リード３６のもう一方の端部は、第３のはんだ５３を介して第３のリード１５に設けた突起部６３と接合されている。
ここで、突起部６３は第３のリード１５の一部にダボ出し加工により形成されたものであり、その上面は内部リード３６の第１の接合用平面と概同形状である。
【００５９】
また、第２のＭＯＳ−ＦＥＴ素子２６の上面電極は、保護膜３０により開口部が円形形状を形成し、内部リード３６の第２の接合用平面の外形は開口部に内接する形状となっている。
ゲート電極２９とゲート用リード１４はアルミワイヤ７２で電気的に接続されている。
【００６０】
これらの第１〜第３のリード１１、１２、１５、第１〜第３のはんだ５１〜５３、ＭＯＳ−ＦＥＴ素子２１、２６、内部リード３１、３６、アルミワイヤ７１、７２、ゲート用リード１３、１４を封止樹脂４１で一体に成型、固定している。
ただし、第１〜第３のリード１１、１２、１５、ゲート用リード１３、１４の一部は、封止樹脂４１の外部にあり、外部との電気接続が可能である。これにより、インバータ回路の上下アームを一体とした半導体装置を構成している。上下アーム一体の半導体装置の回路図を図１０に示す。
【００６１】
図９においても、実施の形態１および実施の形態２で説明したものと同様に、第１のはんだ５１、第２のはんだ５２、および第３のはんだ５３の内部にはそれぞれ、第１の支持部材、第２の支持部材、第３の支持部材が設けられている。
【００６２】
図９に示す実施の形態３の半導体装置３のはんだ付け工程においては、２つのＭＯＳ−ＦＥＴ素子の実装の後、２つのＭＯＳ−ＦＥＴ素子上面電極へのはんだ供給、２つの突起面へのはんだ供給、２つの内部リードの搭載、をそれぞれ同一工程で実施し、リフロー工程によりはんだを溶融する。
【００６３】
このようにすれば、２組の内部リード、ＭＯＳ−ＦＥＴ素子を含む半導体装置であっても、実施の形態１で説明したようにセルフアライメントによりそれぞれの内部リード、ＭＯＳ−ＦＥＴ素子の位置が補正される。
【００６４】
図９、図１０において、上アーム１１１を構成する第１のＭＯＳ−ＦＥＴ素子２１と第１の内部リード３１の結合体と、下アーム１１２を構成する第２のＭＯＳ−ＦＥＴ素子２６と第２の内部リード３６の結合体は逆向きの配置である。
このようにすることで上アーム１１１と下アーム１１２の距離が小さくでき、一対の上下アームを内蔵した半導体装置を小型化できる。
【００６５】
以上のように、この発明の実施の形態３によれば、複数の半導体素子を用いる電機機器において、半導体装置の外部の配線を省略することができるので、電機機器を小型化できる。
【００６６】
実施の形態４
図１１は本発明の実施の形態４によるインバータ装置１０２を示す平面図、図１２は図１１のインバータ装置を用いた回転電機１００の電気回路図である。
図１１において、半導体装置１の正極端子と負極端子は、封止樹脂によって形成された概長方形の対向面から突出するよう配置されている。また、半数の半導体装置は鏡面対称構造となっている。
【００６７】
図１１の半導体装置においても、実施の形態１および実施の形態２で説明したものと同様に、図示しない第１のはんだ５１、第２のはんだ５２および第３のはんだ５３の内部にはそれぞれ、第１の支持部材、第２の支持部材、第３の支持部材が設けられ、小型に設計されている。
【００６８】
半導体装置１は同心円上に配置されインバータ装置１０２を構成している。
ここで半導体装置１の正極端子は、内周に配置された正電圧供給部品８１に電気的に接合されている。正電圧供給部品８１は、図示しない配線で蓄電手段の正極に接続される。
【００６９】
半導体装置１の負極端子は、外周上に配置された負電圧供給部品８２に電気的に接合されている。負電圧供給部品８２は、図示しない配線で蓄電手段の負極に接続される。
電気的接合はたとえば溶接やはんだ付けなどでよい。また、各相の電力出力端子８３は、図示しない配線で回転電機のコイルに接続されている。
【００７０】
このように構成することで、半導体装置１と正電圧供給部品８１と負電圧供給部品８２を概同一平面上に配置できるので、インバータ装置１０２の薄型化が可能である。
また、実施の形態４のインバータ装置を内蔵する回転電機を構成することで、インバータ一体型の回転電機を薄型化できる。
【００７１】
なお、図１１では、半導体装置の数を６個（６相）としたが、これに限らない。
また、正電圧供給部品８１は６角形に限らず、多角形や円形でも構わない。
さらに図１１では正電圧供給部品８１を内周側に配置したが、負電圧供給部品８２を内周側に配置しても構わない。この場合、半導体装置１の負電極が内側に向くように半導体装置を配置すればよい。
【００７２】
図１２に、図１１で示したインバータ装置１０２を内蔵する回転電機１００の電気回路図を示す。図１２において、回転電機１００は、制御手段１０１とインバータ装置１０２と固定コイル１０３、１０４と可動コイル１０５からなる。
【００７３】
固定コイル１０３および固定コイル１０４の各相には、ＭＯＳ−ＦＥＴ素子からなる上アーム部１１１と下アーム部１１２を介して蓄電手段１２０と接続されており、これらのＭＯＳ−ＦＥＴ素子に対して制御手段１０１からゲート信号を送ることによって、各ＭＯＳ−ＦＥＴ素子をON／OFF制御し、固定コイル１０３、１０４の各相に流れる電流を切り替える。この回転電機１００は制御手段１０１からの信号により、可動コイル１０５を回転駆動することも、可動コイル１０５の回転から発電することも可能である。
【００７４】
以上のように、この発明の実施の形態４によれば、正電圧接続端子と、負電圧接続端子および電圧出力端子を半導体装置の対向する面に配置することで、半導体装置を同心円状に配置してインバータ装置を構成しても、正電圧接続端子と、負電圧接続端子を概同一平面に配置できるので、インバータ装置を内蔵する回転機械を薄型化できる。
【００７５】
さらに、上記インバータ装置を構成するにあたり、半導体装置の半数を鏡面対称構造とすることで、外周側接続長を短縮でき、配線の簡素化、電気抵抗の低減が可能となる。
【産業上の利用可能性】
【００７６】
この発明は、ＭＯＳ−ＦＥＴ素子を用いた樹脂封止型半導体装置を用いて、パワー用インバータ装置を構成するのに好適なものである。
【符号の説明】
【００７７】
１〜３  半導体装置、１１  第１のリード、  １２  第２のリード、
１３、１４  ゲート用リード、１５  第３のリード、
２１、２６  ＭＯＳ−ＦＥＴ素子、２２  上面電極、２３  下面電極、
２４、２９  ゲート電極、２５、３０  保護膜、３１、３６  内部リード
３２  第１の接合用平面、３３  第２の接合用平面、３４  貫通穴、
３５  貫通穴、４１  封止樹脂、５１〜５３  はんだ、
５４〜５７  支持部材、  ６１、６３  突起部、
６２  突起接合面、７１、７２  アルミワイヤ、
８１  正電圧供給部品、  ８２  負電圧供給部品、８３  電力出力端子、
１００  回転電機、１０１  制御手段、１０２  インバータ装置、
１０３、１０４固定コイル、  １０５  可動コイル、
１１１  上アーム、１１２  下アーム、１２０  蓄電手段。
【図１】
0005622934.tif 000002
【図２】
0005622934.tif 000003
【図３】
0005622934.tif 000004
【図４】
0005622934.tif 000005
【図５】
0005622934.tif 000006
【図６】
0005622934.tif 000007
【図７】
0005622934.tif 000008
【図８】
0005622934.tif 000009
【図９】
0005622934.tif 000010
【図１０】
0005622934.tif 000011
【図１１】
0005622934.tif 000012
【図１２】
0005622934.tif 000013