(57)【特許請求の範囲】
【請求項１】
第１電力信号が入力される第１端子と、
前記第１電力信号を増幅した第２電力信号が出力される第２端子と、
前記第２端子と第１ノードの間に設けられる第１インピーダンス整合回路と、
前記第１端子から前記第１ノードまでの信号伝送経路であり、前記第２電力信号の電力レベルを設定する電力指示信号に応じて切り替えられる第１信号経路および第２信号経路とを備え、
前記第１信号経路上には、
最終段となる第１電力増幅用トランジスタを含んだ複数段の電力増幅用トランジスタと、
前記第１電力増幅用トランジスタの出力ノードと前記第１ノードの間に設けられる第２インピーダンス整合回路を含んだ複数のインピーダンス整合回路とが備わり、
前記第２信号経路上には、
最終段となる第２電力増幅用トランジスタを含んだ複数段の電力増幅用トランジスタと、
前記第２電力増幅用トランジスタの出力ノードと前記第１ノードの間に設けられる第３インピーダンス整合回路を含んだ複数のインピーダンス整合回路とが備わり、
前記第１信号経路上の前記複数段の電力増幅用トランジスタの段数は、前記第２信号経路上の前記複数段の電力増幅用トランジスタの段数と同一であり、
前記第１信号経路上の前記複数のインピーダンス整合回路の個数は、前記第２信号経路上の前記複数のインピーダンス整合回路の個数と同一であることを特徴とする高周波電力増幅装置。
【請求項２】
請求項１記載の高周波電力増幅装置において、さらに、
前記第１端子と第２ノードの間に設けられる第４インピーダンス整合回路と、
前記第２ノードを共通の入力とする第５および第６インピーダンス整合回路とを備え、
前記第４および第５インピーダンス整合回路は、前記第１信号経路上の前記複数のインピーダンス整合回路の一部であり、
前記第４および第６インピーダンス整合回路は、前記第２信号経路上の前記複数のインピーダンス整合回路の一部であることを特徴とする高周波電力増幅装置。
【請求項３】
請求項１記載の高周波電力増幅装置において、
更に、前記第１端子から前記第１ノードまでの信号経路であり、前記電力指示信号に応じて切り替えられる第３信号経路を備え、
前記第３信号経路上には、
最終段となる第３電力増幅用トランジスタを含んだ複数段の電力増幅用トランジスタと、
前記第３電力増幅用トランジスタの出力ノードと前記第１ノードの間に設けられる第７インピーダンス整合回路を含んだ複数のインピーダンス整合回路とが備わり、
前記第３信号経路上の前記複数段の電力増幅用トランジスタの段数は、前記第１および第２信号経路上の前記複数段の電力増幅用トランジスタの段数と同一であり、
前記第３信号経路上の前記複数のインピーダンス整合回路の個数は、前記第１および第２信号経路上の前記複数のインピーダンス整合回路の個数と同一であることを特徴とする高周波電力増幅装置。
【請求項４】
請求項１記載の高周波電力増幅装置において、
前記第１信号経路上の前記複数のインピーダンス整合回路に含まれる容量素子の数は、前記第２信号経路上の前記複数のインピーダンス整合回路に含まれる容量素子の数と同一であり、
前記第１信号経路上の前記複数のインピーダンス整合回路に含まれるインダクタ素子の数は、前記第２信号経路上の前記複数のインピーダンス整合回路に含まれるインダクタ素子の数と同一であることを特徴とする高周波電力増幅装置。
【請求項５】
請求項３記載の高周波電力増幅装置において、
前記第２インピーダンス整合回路は、前記第１電力増幅用トランジスタの出力ノードと電源電圧ノードの間に直列に挿入される第１容量素子であり、
前記第３インピーダンス整合回路は、前記第２電力増幅用トランジスタの出力ノードと前記電源電圧ノードの間に直列に挿入される第２容量素子であり、
前記第７インピーダンス整合回路は、前記第３電力増幅用トランジスタの出力ノードと前記電源電圧ノードの間に直列に挿入される第３容量素子であることを特徴とする高周波電力増幅装置。
【請求項６】
請求項５記載の高周波電力増幅装置において、
前記第３インピーダンス整合回路は、更に、前記第２容量素子と前記電源電圧ノードの間に直列に挿入される第１スイッチを備え、
前記第７インピーダンス整合回路は、更に、前記第３容量素子と前記電源電圧ノードの間に直列に挿入される第２スイッチを備えることを特徴とする高周波電力増幅装置。
【請求項７】
請求項３記載の高周波電力増幅装置において、
前記高周波電力増幅装置は、Ｗ−ＣＤＭＡ用であることを特徴とする高周波電力増幅装置。
【請求項８】
第１電力信号が入力される第１端子と、
前記第１電力信号を増幅した第２電力信号が出力される第２端子と、
第１電力増幅用トランジスタと、
前記第１電力増幅用トランジスタよりも小さいトランジスタサイズを持つ第２電力増幅用トランジスタと、
前記第２電力増幅用トランジスタよりも小さいトランジスタサイズを持つ第３電力増幅用トランジスタと、
前記第１電力増幅用トランジスタの出力ノードと第１ノードの間に設けられる第１出力インピーダンス整合回路と、
前記第２電力増幅用トランジスタの出力ノードと前記第１ノードの間に設けられる第２出力インピーダンス整合回路と、
前記第３電力増幅用トランジスタの出力ノードと前記第１ノードの間に設けられる第３出力インピーダンス整合回路と、
前記第１ノードと前記第２端子の間に設けられる共通出力インピーダンス整合回路と、
前記第１および第２電力増幅用トランジスタの前段に共通して設けられる第４電力増幅用トランジスタと、
前記第４電力増幅用トランジスタの出力ノードと前記第１電力増幅用トランジスタの入力ノードの間に設けられる第１段間インピーダンス整合回路と、
前記第４電力増幅用トランジスタの出力ノードと前記第２電力増幅用トランジスタの入力ノードの間に設けられる第２段間インピーダンス整合回路と、
前記第３電力増幅用トランジスタの前段に設けられ、前記第４電力増幅用トランジスタよりも小さいトランジスタサイズを持つ第５電力増幅用トランジスタと、
前記第５電力増幅用トランジスタの出力ノードと前記第３電力増幅用トランジスタの入力ノードの間に設けられる第３段間インピーダンス整合回路と、
前記第１端子と第２ノードの間に設けられる共通入力インピーダンス整合回路と、
前記第２ノードと前記第４電力増幅用トランジスタの入力ノードの間に設けられる第１入力インピーダンス整合回路と、
前記第２ノードと前記第５電力増幅用トランジスタの入力ノードの間に設けられる第２入力インピーダンス整合回路と、
前記第２電力信号の電力レベルを設定する電力指示信号に応じて、前記第１〜第３電力増幅用トランジスタのいずれか１個と共に前記第４および第５電力増幅用トランジスタの一方を活性状態に制御し、残りの電力増幅用トランジスタを非活性状態に制御する制御回路とを有することを特徴とする高周波電力増幅装置。
【請求項９】
請求項８記載の高周波電力増幅装置において、
前記第１出力インピーダンス整合回路は、前記第１電力増幅用トランジスタの出力ノードと電源電圧ノードの間に直列に挿入される第１容量素子であり、
前記第２出力インピーダンス整合回路は、前記第１容量素子よりも大きい容量値を持ち、前記第２電力増幅用トランジスタの出力ノードと前記電源電圧ノードの間に直列に挿入される第２容量素子であり、
前記第３出力インピーダンス整合回路は、前記第２容量素子よりも大きい容量値を持ち、前記第３電力増幅用トランジスタの出力ノードと前記電源電圧ノードの間に直列に挿入される第３容量素子であることを特徴とする高周波電力増幅装置。
【請求項１０】
請求項９記載の高周波電力増幅装置において、
前記第１入力インピーダンス整合回路は、前記第２ノードと前記第４電力増幅用トランジスタの入力ノードの間に直列に挿入される第４容量素子であり、
前記第２入力インピーダンス整合回路は、前記第２ノードと前記第５電力増幅用トランジスタの入力ノードの間に直列に挿入される第５容量素子であることを特徴とする高周波電力増幅装置。
【請求項１１】
請求項１０記載の高周波電力増幅装置において、
前記第２出力インピーダンス整合回路は、更に、前記第２容量素子と前記電源電圧ノードの間に直列に挿入される第１スイッチを備え、
前記第３出力インピーダンス整合回路は、更に、前記第３容量素子と前記電源電圧ノードの間に直列に挿入される第２スイッチを備えることを特徴とする高周波電力増幅装置。
【請求項１２】
請求項８記載の高周波電力増幅装置において、
前記高周波電力増幅装置は、Ｗ−ＣＤＭＡ用であることを特徴とする高周波電力増幅装置。
【請求項１３】
第１電力信号が入力される第１端子と、
前記第１電力信号を増幅した第２電力信号が出力される第２端子と、
第１電力増幅用トランジスタと、
前記第１電力増幅用トランジスタよりも小さいトランジスタサイズを持つ第２電力増幅用トランジスタと、
前記第１電力増幅用トランジスタの出力ノードと第１ノードの間に設けられる第１出力インピーダンス整合回路と、
前記第２電力増幅用トランジスタの出力ノードと前記第１ノードの間に設けられる第２出力インピーダンス整合回路と、
前記第１ノードと前記第２端子の間に設けられる共通出力インピーダンス整合回路と、
前記第１電力増幅用トランジスタの前段に設けられる第３電力増幅用トランジスタと、
前記第３電力増幅用トランジスタの出力ノードと前記第１電力増幅用トランジスタの入力ノードの間に設けられる第１段間インピーダンス整合回路と、
前記第２電力増幅用トランジスタの前段に設けられ、前記第３電力増幅用トランジスタよりも小さいトランジスタサイズを持つ第４電力増幅用トランジスタと、
前記第４電力増幅用トランジスタの出力ノードと前記第２電力増幅用トランジスタの入力ノードの間に設けられる第２段間インピーダンス整合回路と、
前記第１端子と第２ノードの間に設けられる共通入力インピーダンス整合回路と、
前記第２ノードと前記第３電力増幅用トランジスタの入力ノードの間に設けられる第１入力インピーダンス整合回路と、
前記第２ノードと前記第４電力増幅用トランジスタの入力ノードの間に設けられる第２入力インピーダンス整合回路と、
前記第２電力信号の電力レベルを設定する電力指示信号に応じて、前記第１〜第４電力増幅用トランジスタのそれぞれを活性状態又は非活性状態に制御する制御回路とを備え、
前記第１電力増幅用トランジスタは、第１Ａ電力増幅用トランジスタと第１Ｂ電力増幅用トランジスタの並列接続によって構成され、
前記第３電力増幅用トランジスタは、第３Ａ電力増幅用トランジスタと第３Ｂ電力増幅用トランジスタの並列接続によって構成され、
前記制御回路は、前記電力指示信号に応じて、「前記第１Ａ、第１Ｂ、第２電力増幅用トランジスタ」を、それぞれ、「活性状態、活性状態、非活性状態」又は「活性状態、非活性状態、非活性状態」あるいは「非活性状態、非活性状態、活性状態」に制御し、更に、「前記第３Ａ、第３Ｂ、第４電力増幅用トランジスタ」を、それぞれ、「活性状態、活性状態、非活性状態」又は「活性状態、非活性状態、非活性状態」あるいは「非活性状態、非活性状態、活性状態」に制御することを特徴とする高周波電力増幅装置。
【請求項１４】
請求項１３記載の高周波電力増幅装置において、
前記第１出力インピーダンス整合回路は、前記第１電力増幅用トランジスタの出力ノードと電源電圧ノードの間に直列に挿入される第１容量素子であり、
前記第２出力インピーダンス整合回路は、前記第１容量素子よりも大きい容量値を持ち、前記第２電力増幅用トランジスタの出力ノードと前記電源電圧ノードの間に直列に挿入される第２容量素子であることを特徴とする高周波電力増幅装置。
【請求項１５】
請求項１４記載の高周波電力増幅装置において、
前記第１入力インピーダンス整合回路は、前記第２ノードと前記第３電力増幅用トランジスタの入力ノードの間に直列に挿入される第３容量素子であり、
前記第２入力インピーダンス整合回路は、前記第２ノードと前記第４電力増幅用トランジスタの入力ノードの間に直列に挿入される第４容量素子であることを特徴とする高周波電力増幅装置。
【請求項１６】
請求項１５記載の高周波電力増幅装置において、
前記第２出力インピーダンス整合回路は、更に、前記第２容量素子と前記電源電圧ノードの間に直列に挿入される第１スイッチを備えることを特徴とする高周波電力増幅装置。
【請求項１７】
請求項１３記載の高周波電力増幅装置において、
前記高周波電力増幅装置は、Ｗ−ＣＤＭＡ用であることを特徴とする高周波電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅装置に関し、特に、複数段階の電力モードを持ち、各段階毎に、使用するトランジスタの切り替えを行う高周波電力増幅装置に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１には、ハイパワー信号経路とロウパワー信号経路とバイパス信号経路を備えたＲＦ（Radio Frequency）増幅器が示されている。特許文献２には、入力端子と出力端子の間に３個の経路を備え、各経路上にトランジスタおよび出力整合回路を備えた高周波電力増幅器が示されている。ここで、各経路毎のトランジスタはそれぞれサイズが異なっている。特許文献３には、出力が共通の出力整合回路に接続される小出力増幅部および大出力増幅部を備えた高周波電力増幅モジュールにおいて、小出力増幅部および大出力増幅部の入力部分に高アイソレーション特性を持つ入力整合回路を備えた構成が示されている。
【０００３】
また、特許文献４には、入力側分岐回路と出力側分岐回路の間に２個の経路を備え、各経路上に２段構成のトランジスタを備えた高周波増幅装置において、入力側分岐回路の近辺に可変位相器を備えた構成が示されている。特許文献５には、入力端子と出力端子の間に２個の経路を備え、各経路上に２段構成のトランジスタおよび各種整合回路を備えた高周波電力増幅器モジュールにおいて、一方の経路上に当該経路を接地電圧に短絡するスイッチ回路を備えた構成が示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００９／０３０９６５６号明細書
【特許文献２】特開２００２−２７１１４６号公報
【特許文献３】特開２００６−９３７７３号公報
【特許文献４】特開２００３−８７０６０号公報
【特許文献５】特開２００３−８７０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、例えば携帯電話機等での送信機能を担う高周波電力増幅装置（高周波電力増幅モジュール）では、小型化と共にトークカレントの低減が求められている。トークカレントとは、送信時における各出力レベルの使用頻度の確率分布と各出力レベルの消費電流の積分値を表すものである。このトークカレントを低減することで、携帯電話機等の消費電力を低減し、バッテリの寿命を延ばすこと等が可能となる。図１０は、Ｗ−ＣＤＭＡ（Wideband-Code Division Multiple Access）用の携帯電話機において、各出力レベルの使用頻度の確率分布の一例を示す図である。図１０に示すように、例えばＷ−ＣＤＭＡ用の携帯電話機では、特に０ｄＢｍを中心として、−３０ｄＢｍ程度から３０ｄＢｍ程度の範囲が多く使用されている。
【０００６】
このように幅広い出力レベルを対象としてトークカレントを低減するためには、例えば低パワー、中パワー、高パワーといった３段階以上の電力モードを持ち、各段階毎に、使用するトランジスタの切り替えを行うことが望ましい。すなわち、増幅用のトランジスタは、サイズが大きいほど最大出力電力が上がり、実際の出力電力がこの最大出力電力に近づくほど高い電力付加効率（ＰＡＥ：Power Added Efficiency）が得られるという特性を持つ。したがって、低パワー、中パワー、高パワーでそれぞれ異なるサイズのトランジスタを用いることで、広範囲の出力レベルにおいて高い電力付加効率が維持でき、結果的にトークカレントの低減が実現可能になる。
【０００７】
このような３段階以上の電力モードを持つ高周波電力増幅装置として、例えば、図１１に示すような構成が考えられる。図１１は、本発明の前提として検討した高周波電力増幅装置の構成例を示すブロック図である。図１１に示す高周波電力増幅装置は、インピーダンス整合回路及び電力分配回路ＩＭＮ＆ＰＤＩＶと、ドライバ回路ＤＲＶと、インピーダンス整合回路ＩＭＮ１０’〜ＩＭＮ１３’と、メインアンプ回路ＭＡと、インピーダンス変換回路ＩＴＮと、バイパス回路ＢＰＮと、バイアス制御回路ＶＣＴＬを備えている。ＢＰＮは、アンプ回路とその後段に設けられたインピーダンス整合回路ＩＭＮ１４’を含む。
【０００８】
図１１の高周波電力増幅装置は、３段階の電力モードが設定可能となっており、各段階毎に異なる経路を介して出力を行う構成となっている。高パワー用の電力モードでは、ＩＭＮ＆ＰＤＩＶ→ＤＲＶ→ＩＭＮ１０’→ＩＭＮ１１’→ＭＡ→ＩＭＮ１２’→ＩＭＮ１３’といった経路ＰＳｈが用いられ、２段のアンプ回路（ＤＲＶ，ＭＡ）を介して出力が行われる。中パワー用の電力モードでは、ＩＭＮ＆ＰＤＩＶ→ＤＲＶ→ＩＭＮ１０’→ＩＴＮ→ＩＭＮ１３’といった経路ＰＳｍが用いられ、１段のアンプ回路（ＤＲＶ）を介して出力が行われる。低パワー用の電力モードでは、ＩＭＮ＆ＰＤＩＶ→ＢＰＮ→ＩＴＮ→ＩＭＮ１３’といった経路ＰＳｌが用いられ、１段のアンプ回路（ＢＰＮ内のアンプ回路）を介して出力が行われる。
【０００９】
このように、電力モードに応じて使用するアンプ回路を切り替えることで、前述したトークカレントの低減を図ることが可能になるが、その一方で各経路（ＰＳｈ，ＰＳｍ，ＰＳｌ）毎に通過するアンプ回路や整合回路の段数が異なるため、各経路間で位相偏差が生じる恐れがある。例えば、Ｗ−ＣＤＭＡ方式においては、復調に対して、現時点でのスロットだけでなく、その前後のスロットの状態を加味するＷＭＳＡ（Weighted Multi-Slot Averaging）技術が用いられる。このため、電力モードの切替前後で位相が大幅に変わると正確な復調が困難になる。
【００１０】
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、トークカレントの低減または出力における位相偏差の低減を実現可能な高周波電力増幅装置を提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１２】
本実施の形態による高周波電力増幅装置は、電力信号が入力される第１端子と、それを増幅した電力信号が出力される第２端子と、電力出力端子と第１ノードの間に設けられる第１インピーダンス整合回路と、電力入力端子から第１ノードまでの信号伝送経路となる第１および第２信号経路を備える。第１信号経路と第２信号経路は、第２端子における電力信号の電力レベルを設定する際に入力される電力指示信号に応じて切り替えられる。第１信号経路上には、最終段となる第１電力増幅用トランジスタを含んだ複数段の電力増幅用トランジスタと、第１電力増幅用トランジスタの出力ノードと第１ノードの間に設けられる第２インピーダンス整合回路を含んだ複数のインピーダンス整合回路とが備わる。第２信号経路上には、最終段となる第２電力増幅用トランジスタを含んだ複数段の電力増幅用トランジスタと、第２電力増幅用トランジスタの出力ノードと第１ノードの間に設けられる第３インピーダンス整合回路を含んだ複数のインピーダンス整合回路とが備わる。ここで、第１信号経路上の複数段の電力増幅用トランジスタの段数は、第２信号経路上の複数段の電力増幅用トランジスタの段数と同一になっており、第１信号経路上の複数のインピーダンス整合回路の個数は、第２信号経路上の複数のインピーダンス整合回路の個数と同一になっている。
【００１３】
このように出力電力レベルに応じて信号経路（使用する電力増幅用トランジスタ）を切り替えることでトークカレントの低減が図れ、更に、各信号経路に含まれる電力増幅用トランジスタの段数とインピーダンス整合回路の数を等しくすることで各信号経路間で生じる位相偏差を低減することが可能になる。この際に、出力インピーダンス整合回路を第２インピーダンス整合回路および第３インピーダンス整合回路と第１インピーダンス整合回路とからなる２段構成とすることでインピーダンス整合回路の数を等しく保ちつつ回路面積の低減を図ることが可能になる。なお、トークカレントをより低減するためには、前述した第１および第２信号経路に加えて更に第３信号経路を設けることが望ましい。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、高周波電力増幅装置においてトークカレントの低減または出力における位相偏差の低減が実現可能になる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１による高周波電力増幅装置において、それを適用した無線通信システムの概略構成例を示すブロック図である。
【図２】本発明の実施の形態１による高周波電力増幅装置において、その概略構成の一例を示すブロック図である。
【図３】図２の高周波電力増幅装置において、その詳細な構成例を示す回路図である。
【図４】（ａ）〜（ｃ）は、図２における段間のインピーダンス整合回路に関して、それぞれ異なる回路方式の一例を示す回路図である。
【図５】本発明の実施の形態２による高周波電力増幅装置において、その概略構成の一例を示すブロック図である。
【図６】本発明の実施の形態３による高周波電力増幅装置において、その概略構成の一例を示すブロック図である。
【図７】本発明の実施の形態４による高周波電力増幅装置において、その概略構成の一例を示すブロック図である。
【図８】図７における電力増幅用トランジスタ周りの詳細な構成例を示す回路図である。
【図９】本発明の実施の形態５による高周波電力増幅装置において、その概略構成の一例を示すブロック図である。
【図１０】Ｗ−ＣＤＭＡ用の携帯電話機において、各出力レベルの使用頻度の確率分布の一例を示す図である。
【図１１】本発明の前提として検討した高周波電力増幅装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１７】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（実施の形態１）
《無線通信システムの概略構成》
図１は、本発明の実施の形態１による高周波電力増幅装置において、それを適用した無線通信システムの概略構成例を示すブロック図である。図１に示す無線通信システムは、例えば、Ｗ−ＣＤＭＡ用の携帯電話システムとなっている。当該無線通信システムは、アンテナＡＮＴ、フロントエンドモジュールＦＥＭ、高周波電力増幅装置（高周波電力増幅モジュール）ＨＰＡＭＤ、高周波信号処理装置ＲＦＩＣ、ベースバンドユニットＢＢＵ、スピーカＳＰＫ、およびマイクＭＩＣ等を備えている。ベースバンドユニットＢＢＵは、マイクＭＩＣからのアナログ信号をデジタル変換し、これに対してデータ変調や拡散変調等を行うことでＩ信号およびＱ信号を生成し、当該Ｉ信号およびＱ信号を高周波信号処理装置ＲＦＩＣに向けて出力する。また、ＢＢＵは、ＲＦＩＣから入力されたＩ信号およびＱ信号に対してデータ復調や拡散復調等を行うことデジタル信号を復調し、これをアナログ変換したのちスピーカＳＰＫから出力する。
【００２０】
高周波信号処理装置ＲＦＩＣは、主に、送信用のミキサ回路ＭＩＸ＿ＴＸ、ドライバ回路ＤＲＶ、ロウノイズアンプ回路ＬＮＡ、および受信用のミキサ回路ＭＩＸ＿ＲＸ等を備えている。ＭＩＸ＿ＴＸは、直交するキャリア信号を用いてＢＢＵから入力されたＩ信号およびＱ信号を所定の無線周波数にアップコンバード（無線変調）する。ＤＲＶは、ＭＩＸ＿ＴＸの出力信号を入力電力信号Ｐｉｎとして高周波電力増幅モジュールＨＰＡＭＤに向けて出力する。ＬＮＡは、フロントエンドモジュールＦＥＭを介して入力された高周波信号ＲＦｉｎを増幅する。ＭＩＸ＿ＲＸは、直交するキャリア信号を用いてＬＮＡの出力信号を所定のベースバンド周波数にダウンコンバード（無線復調）し、これによって得られるＩ信号およびＱ信号をＢＢＵに向けて出力する。
【００２１】
高周波電力増幅モジュールＨＰＡＭＤは、高周波信号処理装置ＲＦＩＣから入力された入力電力信号Ｐｉｎを電力増幅し、フロントエンドモジュールＦＥＭに向けて出力電力信号Ｐｏｕｔを出力する。詳細は後述するが、この際にＨＰＡＭＤは、ベースバンドユニットＢＢＵからＲＦＩＣを介して入力された電力指示信号Ｖｒｍｐに応じて、内部で使用する増幅用トランジスタの切り替え（すなわち電力モードの設定）や増幅用トランジスタのバイアス値の制御を行う。ＦＥＭは、例えば、送信周波数と受信周波数を分離するデュプレクサや、あるいはアンテナスイッチ等を含み、ＰｏｕｔをアンテナＡＮＴに伝送すると共にＡＮＴからの受信信号をＲＦｉｎとして伝送する。
【００２２】
《高周波電力増幅モジュールの概略構成［１］》
図２は、本発明の実施の形態１による高周波電力増幅装置において、その概略構成の一例を示すブロック図である。図１に示す高周波電力増幅装置（高周波電力増幅モジュール）ＨＰＡＭＤ１は、例えばセラミック等の配線基板（ＰＣＢ）によって構成される。ＰＣＢ上には、高周波電力増幅チップＨＰＡＩＣ１および制御チップＣＴＬＩＣ１が実装されると共に、ＰＣＢ上の配線層等を用いてインピーダンス整合回路ＩＭＮｏが形成されている。ＨＰＡＩＣ１は、所謂ＭＭＩＣ（Monolithic Microwave Integrated Circuit）であり、インピーダンス整合回路ＩＭＮ１４，ＩＭＮ２ｉ，ＩＭＮ３ｉ，ＩＭＮ５ｉ，ＩＭＮ２ｏ，ＩＭＮ３ｏ，ＩＭＮ５ｏと、電力増幅用トランジスタＱ１〜Ｑ５を備えている。Ｑ１〜Ｑ５には、外部端子から電源電圧ＶＤＤが供給される。
【００２３】
ＩＭＮ１４は、前述した入力電力信号Ｐｉｎが入力される外部端子のインピーダンスを、Ｑ１の入力インピーダンスおよびＱ４の入力インピーダンスにそれぞれ整合させる。ＩＭＮ２ｉは、Ｑ１の出力インピーダンスをＱ２の入力インピーダンスに整合させ、ＩＭＮ３ｉは、Ｑ１の出力インピーダンスをＱ３の入力インピーダンスに整合させる。ＩＭＮ２ｏは、Ｑ２の出力インピーダンスをＩＭＮｏの入力インピーダンスに整合させ、ＩＭＮ３ｏは、Ｑ３の出力インピーダンスをＩＭＮｏの入力インピーダンスに整合させる。ＩＭＮ５ｉは、Ｑ４の出力インピーダンスをＱ５の入力インピーダンスに整合させ、ＩＭＮ５ｏは、Ｑ５の出力インピーダンスをＩＭＮｏの入力インピーダンスに整合させる。ここでは、ＩＭＮ２ｏは、Ｑ２の出力ノードと接地電源電圧ＧＮＤの間に挿入された容量Ｃ２ｏで構成され、ＩＭＮ３ｏは、Ｑ３の出力ノードとＧＮＤの間に挿入された容量Ｃ３ｏで構成され、ＩＭＮ５ｏは、Ｑ５の出力ノードとＧＮＤの間に挿入された容量Ｃ５ｏで構成される。
【００２４】
インピーダンス整合回路ＩＭＮｏは、前述したＩＭＮ２ｏ，ＩＭＮ３ｏ，ＩＭＮ５ｏの共通出力ノードＮｏのインピーダンスを、前述した出力電力信号Ｐｏｕｔが出力される外部端子のインピーダンスに整合させる。制御チップＣＴＬＩＣ１は、例えば、シリコン基板上にＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセス等を用いて回路が形成された半導体チップとなっている。ＣＴＬＩＣ１は、前述した電力指示信号Ｖｒｍｐを受け、これに応じて制御信号Ｖ１〜Ｖ３，Ｖ４５を用いてＱ１〜Ｑ５の活性化・非活性化（動作有無）の制御（すなわち電力モードの設定）や、併せて活性化される電力増幅用トランジスタのバイアス値（電力ゲイン）の制御を行う。ここで、Ｑ２，Ｑ３，Ｑ５のトランジスタサイズは、Ｑ２＞Ｑ３＞Ｑ５であり、Ｑ１，Ｑ４のトランジスタサイズは、Ｑ１＞Ｑ４である。特に限定はされないが、Ｑ１〜Ｑ５のトランジスタサイズ比は、Ｑ２：Ｑ３：Ｑ１：Ｑ５：Ｑ４＝４０：１６：８：１：１等である。また、Ｑ２，Ｑ３，Ｑ５の出力インピーダンスの大きさは、前述したトランジスタサイズに伴いＱ２＜Ｑ３＜Ｑ５となるため、各出力インピーダンスの大きさを同等とするため、Ｃ２ｏ，Ｃ３ｏ，Ｃ５ｏの容量値は、Ｃ２ｏ＜Ｃ３ｏ＜Ｃ５ｏとなっている。
【００２５】
図２の構成例では、電力指示信号Ｖｒｍｐに応じて高パワー、中パワー、低パワーからなる３段階の電力モードが設定可能となっている。高パワー用の電力モードでは、ＣＴＬＩＣ１によってＱ１，Ｑ２が活性化、Ｑ３〜Ｑ５が非活性され、ＩＭＮ１４→Ｑ１→ＩＭＮ２ｉ→Ｑ２→ＩＭＮ２ｏ→ＩＭＮｏの経路で出力が行われる。中パワー用の電力モードでは、ＣＴＬＩＣ１によってＱ１，Ｑ３が活性化、Ｑ２，Ｑ４，Ｑ５が非活性され、ＩＭＮ１４→Ｑ１→ＩＭＮ３ｉ→Ｑ３→ＩＭＮ３ｏ→ＩＭＮｏの経路で出力が行われる。低パワー用の電力モードでは、ＣＴＬＩＣ１によってＱ４，Ｑ５が活性化、Ｑ１〜Ｑ３が非活性され、ＩＭＮ１４→Ｑ４→ＩＭＮ５ｉ→Ｑ５→ＩＭＮ５ｏ→ＩＭＮｏの経路で出力が行われる。特に限定はされないが、高パワー用電力モードは２０ｄＢｍ以上の出力電力信号Ｐｏｕｔに対応し、中パワー用電力モードは１０ｄＢｍ〜２０ｄＢｍのＰｏｕｔに対応し、低パワー用電力モードは１０ｄＢｍ以下のＰｏｕｔに対応する。
【００２６】
《実施の形態１における主要な特徴および効果》
このように、図２の構成例は、主に、次のような特徴ならびに効果を備えている。第１の特徴として、３段階の電力モードに対応して３個の経路を備え、各経路上に複数段（ここでは２段）の電力増幅用トランジスタを配置した点が挙げられる。例えば、前述した特許文献２や特許文献３に示されるように、２段階の電力モードに対応すると共に１段の電力増幅用トランジスタを用いて電力増幅を行う構成では、幅広い出力レベルに対応できない恐れがある。そこで、図１０に示したような幅広い出力レベルに対応させるためには、３段階以上の電力モードを設定可能とすることが望ましく、加えて、特に高い出力レベルに対応するため複数段の電力増幅用トランジスタを用いて電力増幅を行うことが望ましい。これによって、幅広い出力レベルにおいてトークカレントの低減が図れる。なお、図２の構成例では、最も使用頻度が高い０ｄＢｍ付近を低パワー用電力モードで賄うことで、トークカレントの低減効果を向上させている。
【００２７】
第２の特徴として、３段階の電力モードに伴う３個の経路上で、経由する電力増幅用トランジスタの段数とインピーダンス整合回路の個数を同一とした点が挙げられる。電力増幅用トランジスタでは、そのインダクタンス成分および容量成分により最大１８０°の位相ズレが生じ、インピーダンス整合回路においてもその受動素子（容量、インダクタ）の数および接続方法に応じて位相ズレが生じる。概念的には、直列接続の容量や並列接続のインダクタでは位相が早まり、並列接続の容量や直列接続のインダクタでは位相遅れが生じる。そこで、各経路上で、経由する電力増幅用トランジスタの段数とインピーダンス整合回路の個数を同一とすることで、各経路間の位相偏差を低減することができ、仮に出力過程で電力モードが切り替わった際にも受信側で信頼性が高い復調を行うことが可能になる。
【００２８】
この位相偏差の低減を実現するため、図２の構成例では、特に、低パワー用電力モード時の電力増幅用トランジスタの段数を敢えて２段（Ｑ４，Ｑ５）とした点と、高パワー用電力モード時のＱ２の出力ノードに敢えてインピーダンス整合回路ＩＭＮ２ｏを設けた点が特徴となっている。本来、低パワー用電力モード時には電力増幅用トランジスタを１段とすることができ、また、高パワー用電力モード時のＱ２の出力インピーダンスとＩＭＮｏの入力インピーダンスを合わせ込めばＱ２の出力ノードに設けられたＩＭＮ２ｏは不要とすることができる。この場合、回路面積の低減等が図れる。しかしながら、この場合、位相偏差が生じることになるため、図２の構成例では、各経路において敢えて電力増幅用トランジスタの段数を２段に統一し、更に、敢えてＩＭＮ２ｏを設けることでインピーダンス整合回路の数も統一している。
【００２９】
第３の特徴として、出力側のインピーダンス整合回路を、各電力増幅用トランジスタＱ２，Ｑ３，Ｑ５毎のインピーダンス整合ＩＭＮ２ｏ，ＩＭＮ３ｏ，ＩＭＮ５ｏと、共通のインピーダンス整合回路ＩＭＮｏに分離した点が挙げられる。例えば、Ｑ２，Ｑ３，Ｑ５の出力ノードと外部端子（Ｐｏｕｔ）の間にそれぞれ１個ずつ専用のインピーダンス整合回路を配置するような構成が考えられる。この場合、当該インピーダンス整合回路の回路面積が増大する恐れがあるが、前述しように出力インピーダンス整合回路を分離することで回路面積の増大を抑制することが可能になる。なお、詳細は図３で後述するが、図２におけるＱ１，Ｑ４の入力側のインピーダンス整合回路ＩＭＮ１４もこの第２および第３の特徴を反映した構成となっている。
【００３０】
ここで、比較例として、前述した特許文献１の構成では、前述した第２の特徴を備えないため位相偏差が生じる恐れがある。特許文献２では、各経路上の電力増幅用トランジスタを複数段に統一することに関する記載はなく、特許文献３、４、５では、電力モードの設定を３段階以上とした場合の具体的な構成に関する記載はない。また、特許文献２、５では、各経路上の出力部分に専用の出力インピーダンス整合回路を１個ずつ設けるような構成（すなわち前述したＱ２，Ｑ３，Ｑ５の出力ノードと外部端子（Ｐｏｕｔ）の間にそれぞれ１個ずつ専用の出力インピーダンス整合回路を配置するような構成）が示されている。この場合、出力インピーダンス整合回路の回路面積が増大する恐れがある。また、特許文献４では、位相偏差に関する記載はあるものの、入力側に可変位相器を設けることで解決を図っており、出力インピーダンス整合回路部分に関する記載は無い。出力レベルの範囲が広くなると、最終段のトランジスタサイズが大きく異なることになるため、位相偏差を低減するためには、入力側よりも出力側（出力インピーダンス整合回路）により注意が必要となる。
【００３１】
《高周波電力増幅モジュールの詳細構成［１］》
図３は、図２の高周波電力増幅装置において、その詳細な構成例を示す回路図である。図３では、電力増幅用トランジスタＱ１〜Ｑ５が、それぞれエミッタ接地となるｎｐｎ型のヘテロ接合バイポーラトランジスタ（ＨＢＴ）となっている。Ｑ１〜Ｑ３は、例えば、３×４０μｍのエミッタ面積を持つトランジスタを単位トランジスタ（フィンガと呼ばれる）として、それを所定の数だけ並列接続したような構造（マルチフィンガと呼ばれる）となっている。ｘ個のフィンガからなる構造をｘＦとすると、例えばＱ２：Ｑ３：Ｑ１：Ｑ５：Ｑ４＝４０Ｆ：１６Ｆ：８Ｆ：１Ｆ：１Ｆ等である。
【００３２】
Ｑ３の出力ノードとなるコレクタは、モジュール配線基板（ＰＣＢ）上に形成された伝送線路ＬＮ２３を介してＰＣＢ上の共通出力ノードＮｏに接続される。Ｑ５の出力ノードとなるコレクタは、ＰＣＢ上に形成された伝送線路ＬＮ３５を介してＬＮ２３の一端に接続され、ＬＮ２３を介してＮｏに接続される。なお、ここでは、共通出力ノードＮｏをＰＣＢ上に設けているが、場合によってはＬＮ２３，ＬＮ３５を含めて高周波電力増幅チップＨＰＡＩＣ１内に設けることも可能である。
【００３３】
Ｑ１，Ｑ４の出力ノードとなるコレクタには、電源電圧ＶＤＤがＰＣＢ上でインダクタとして機能する伝送線路ＬＮｖを介して供給される。また、共通出力ノードＮｏには、ＶＤＤがＰＣＢ上に実装されたインダクタ（チョークコイル）Ｌｖを介して供給され、これがＱ２のコレクタに供給されると共に、ＬＮ２３，ＬＮ３５を介してＱ３のコレクタおよびＱ５のコレクタに供給される。また、ＰＣＢ上で、ＬＮｖの一端（Ｑ１側でない方）と接地電源電圧ＧＮＤの間には交流接地用の容量Ｃｖ１が実装され、Ｌｖの一端（Ｎｏ側でない方）とＧＮＤの間には交流接地用の容量Ｃｖ２が実装される。なお、本明細書では、インダクタとコイルの区別は特に行わないものとする。
【００３４】
インピーダンス整合回路ＩＭＮ１４は、容量Ｃ１０，Ｃ１１，Ｃ１ｉ，Ｃ４ｉおよびインダクタＬ１０を備えている。Ｃ１ｉは一端がＱ１のベースに接続され、Ｃ４ｉは一端がＱ４のベースに接続され、Ｃ１ｉ，Ｃ４ｉの他端は共通に接続される。Ｃ１０は、一端が外部端子（Ｐｉｎ）に接続され、他端がＣ１ｉ，Ｃ４ｉの共通接続ノードに接続される。Ｃ１１，Ｌ１０は、Ｃ１ｉ，Ｃ４ｉの共通接続ノードとＧＮＤの間に並列に接続される。Ｃ１０，Ｃ１１，Ｌ１０はＱ１，Ｑ４で共通のインピーダンス整合回路ＩＭＮ１４ｉとなり、Ｃ１ｉはＱ１用のインピーダンス整合回路ＩＭＮ１ｉとなり、Ｃ４ｉはＱ４用のインピーダンス整合回路ＩＭＮ４ｉとなる。Ｃ１ｉとＣ４ｉの容量値の調整によって、Ｑ１とＱ４の入力インピーダンスの違いに対応することができる。
【００３５】
インピーダンス整合回路ＩＭＮ２ｉ，ＩＭＮ３ｉ，ＩＭＮ５ｉは、それぞれ、対応する入出力間に直列に挿入された容量Ｃ２ｉ，Ｃ３ｉ，Ｃ５ｉによって構成され、各容量値を適宜設定することでそれぞれ入力インピーダンスが異なるＱ２とＱ３とＱ５に対応している。インピーダンス整合回路ＩＭＮｏは、ＰＣＢ上に実装された容量Ｃ１２〜Ｃ１４と、インダクタとして機能する伝送線路ＬＮｏによって構成される。Ｃ１４は、一端が外部端子（Ｐｏｕｔ）に接続され、他端がＬＮｏの一端に接続される。ＬＮｏの他端は、共通出力ノードＮｏに接続される。Ｃ１２，Ｃ１３は、それぞれ、ＬＮｏの両端とＧＮＤの間に接続される。Ｃ１２，ＬＮｏ，Ｃ１３は所謂π型の整合回路を構成し、ロウパスフィルタ機能も兼ね備えている。制御チップＣＴＬＩＣ１は、Ｑ１〜Ｑ５のベースバイアスを適宜制御することで、Ｑ１〜Ｑ５の活性化・非活性化（すなわち電力モード）を制御すると共に、活性化される電力増幅用トランジスタの電力ゲインを制御する。
【００３６】
図３に示すように、位相偏差を低減するため理想的には、前述した３個の経路上のインピーダンス整合回路の個数を一致させると共に、各インピーダンス整合回路内で経由することになる各種受動素子（直列容量、並列容量、直列インダクタ、並列インダクタ）の個数も各経路間で一致させることが望ましい。ただし、実際には、ＰＣＢ上の伝送線路やチップ内の配線等に伴う寄生成分が各経路毎に異なる場合があり、これに伴う位相偏差が許容範囲であるならば、各種受動素子の個数はほぼ同等であればよく、必ずしも完全一致である必要はない。なお、ここでは、Ｑ１〜Ｑ５としてＨＢＴを用いているため、ＨＰＡＩＣ１とＣＴＬＩＣ１を別の半導体チップで形成しているが、ＨＢＴよりは特性が劣るものの例えばＬＤＭＯＳ（Laterally Diffused Metal Oxide Semiconductor）等を用いて電力増幅用トランジスタを実現できれば、これらを１個の半導体チップに統合することも可能である。また、容量Ｃ２ｏ，Ｃ３ｏ，Ｃ５ｏは、ＰＣＢ上に形成することも可能であるが、ＨＰＡＩＣ１内に形成することで小面積化や高いＱ値を実現できるため、有益となる。
【００３７】
図４（ａ）〜（ｃ）は、図２における段間のインピーダンス整合回路に関して、それぞれ異なる回路方式の一例を示す回路図である。図２における段間のインピーダンス整合回路ＩＭＮ２ｉ，ＩＭＮ３ｉ，ＩＭＮ５ｉは、例えば、図４（ａ）に示すような１個の容量Ｃや、図４（ｂ）に示すような容量ＣとインダクタＬの直列接続回路や、図４（ｃ）に示すような２個の容量Ｃと１個のインダクタＬからなる所謂Ｔ型の整合回路などの回路方式で実現することができる。図３の例では、図４（ａ）の回路方式が用いられている。インピーダンスの変換比等に応じて、例えば図４（ａ）〜（ｃ）の中から適した回路方式を選択することができるが、前述したように受動素子の個数を揃える観点から、ＩＭＮ２ｉ，ＩＭＮ３ｉ，ＩＭＮ５ｉで使用する回路方式自体は、全て同じとすることが望ましい。
【００３８】
以上、本実施の形態１の高周波電力増幅装置を用いることで、代表的にはトークカレントの低減と共に出力における位相偏差の低減が実現可能になる。
【００３９】
（実施の形態２）
《高周波電力増幅モジュールの概略構成［２］》
図５は、本発明の実施の形態２による高周波電力増幅装置において、その概略構成の一例を示すブロック図である。図５に示す高周波電力増幅装置（高周波電力増幅モジュール）ＨＰＡＭＤ１ａは、前述した図２の高周波電力増幅モジュールＨＰＡＭＤ１と比較して、カプラＣＰＬが追加された点が異なっている。ＣＰＬは、モジュール配線基板（ＰＣＢ）上の伝送線路によって形成され、一端がカプラ入力信号ＣＰＬｉｎ用の外部端子に接続され、他端がカプラ出力信号ＣＰＬｏ用の外部端子に接続される。当該伝送線路は、一部の区間においてインピーダンス整合回路ＩＭＮｏ（例えば、図３の伝送線路ＬＮｏ）と近接かつ並行に配置されており、電磁結合によってＩＭＮｏを通過する電力の大きさを検出する。
【００４０】
外部端子（ＣＰＬｉｎ）には、直接的あるいは間接的に終端回路等が接続され、外部端子（ＣＰＬｏ）には、直接的あるいは間接的に電力値検出回路等が接続される。例えば、無線通信システム内に図５のＨＰＡＭＤ１ａを複数設けるような場合には、あるＨＰＡＭＤ１ａの外部端子（ＣＰＬｏ）が別のＨＰＡＭＤ１ａの外部端子（ＣＰＬｉｎ）に順次連結されることでシリアル経路が形成され、当該シリアル経路の両端に終端回路と電力値検出回路が接続される。このような構成例を用いると、高周波電力増幅装置は、電力指示信号Ｖｒｍｐによって指示された出力レベルを電力値検出回路での検出結果を用いて実際に検証し、誤差がある場合には電力増幅用トランジスタのベースバイアスの調整等によって補正を行うことができる。これによって高精度な出力レベルの設定が実現可能になる。また、この際に、前述したシリアル経路を形成することで、各ＨＰＡＭＤ１ａ毎に終端回路や電力値検出回路を設ける場合と比較して回路面積の低減が可能になる。
【００４１】
（実施の形態３）
《高周波電力増幅モジュールの概略構成［３］》
図６は、本発明の実施の形態３による高周波電力増幅装置において、その概略構成の一例を示すブロック図である。図６に示す高周波電力増幅装置（高周波電力増幅モジュール）ＨＰＡＭＤ２は、前述した図２の高周波電力増幅モジュールＨＰＡＭＤ１と比較して、高周波電力増幅チップＨＰＡＩＣ２内のインピーダンス整合回路ＩＭＮ３ｏ，ＩＭＮ５ｏの構成が異なっている。図６において、ＩＭＮ３ｏは、電力増幅用トランジスタＱ３の出力ノードに一端が接続された容量Ｃ３ｏに加えて、Ｃ３ｏの他端と接地電源電圧ＧＮＤの間に接続されたスイッチ回路ＳＷ３を備えている。同様に、ＩＭＮ５ｏは、電力増幅用トランジスタＱ５の出力ノードに一端が接続された容量Ｃ５ｏに加えて、Ｃ５ｏの他端とＧＮＤの間に接続されたスイッチ回路ＳＷ５を備えている。ここでは、ＳＷ３，ＳＷ５は、制御チップＣＴＬＩＣ２内に設けられ、ＭＯＳトランジスタ等で実現される。
【００４２】
ここで、ＣＴＬＩＣ２は、高パワー用電力モードに設定する際にＳＷ３，ＳＷ５を共にオフに制御し、中パワー用電力モードに設定する際にＳＷ３をオン、ＳＷ５をオフに制御し、低パワー用電力モードに設定する際にＳＷ３をオフ、ＳＷ５をオンに制御する。例えば図２の構成例では、高パワー用電力モードの際にＱ２の出力電力がＩＭＮ３ｏ，ＩＭＮ５ｏ内の容量Ｃ３ｏ，Ｃ５ｏを介してＧＮＤに漏れ、中パワー用電力モードの際にＱ３の出力電力がＣ５ｏを介してＧＮＤに漏れ、これによって電力付加効率の低下が生じる恐れがある。そこで、図６の構成例のようにＳＷ３，ＳＷ５を設けることで、このような電力漏れが低減でき、図２の場合と比べて更なる電力付加効率の向上（言い換えればトークカレントの低減）が実現可能になる。
【００４３】
なお、図６において、インピーダンス整合回路ＩＭＮ２ｏ内の容量Ｃ２ｏに対しても、同様にスイッチ回路を付加することが可能である。ただし、図２で述べたように、Ｃ２ｏはＣ３ｏ，Ｃ５ｏに比べて容量値が小さいため、中パワー用又は低パワー用電力モード時にＣ２ｏを介した電力漏れはさほど問題とならない場合がある。そこで、ここでは、Ｃ２ｏに対するスイッチ回路は省略し、これによって回路面積の低減を図っている。
【００４４】
（実施の形態４）
《高周波電力増幅モジュールの概略構成［４］》
図７は、本発明の実施の形態４による高周波電力増幅装置において、その概略構成の一例を示すブロック図である。図７に示す高周波電力増幅装置（高周波電力増幅モジュール）ＨＰＡＭＤ３は、前述した図２の高周波電力増幅モジュールＨＰＡＭＤ１から、中パワー用のインピーダンス整合回路ＩＭＮ３ｉ、電力増幅用トランジスタＱ３およびインピーダンス整合回路ＩＭＮ３ｏを削除したような構成を備えている。その代わりに、図７の高周波電力増幅チップＨＰＡＩＣ３内では、前述した高パワー用電力モードの経路（ＩＭＮ１４→Ｑ１→ＩＭＮ２ｉ→Ｑ２→ＩＭＮ２ｏ→ＩＭＮｏ）が中パワー用電力モードを兼用し、電力増幅用トランジスタＱ１，Ｑ２のトランジスタサイズが可変設定可能な構成に変更されている。ここでは、Ｑ１が入出力を共有する２個の電力増幅用トランジスタＱ１ａ，Ｑ１ｂに分割され、Ｑ２も入出力を共有する２個の電力増幅用トランジスタＱ２ａ，Ｑ２ｂに分割され、この分割されたトランジスタ毎に活性化・非活性化が制御可能となっている。
【００４５】
図８は、図７における電力増幅用トランジスタ周りの詳細な構成例を示す回路図である。ここでは、図７における電力増幅用トランジスタＱ１を例に説明するが、Ｑ２も同様の構成となる。前述したように、電力増幅用トランジスタは、エミッタ、ベース、およびコレクタが共通接続された複数の単位トランジスタ（フィンガ）からなるマルチフィンガ構造となっている。図８では、このＱ１のマルチフィンガ構造が２グループに分割され、各グループに対して独立にベースバイアスが供給可能なように構成されている。
【００４６】
図８において、Ｑ１は、エミッタとコレクタがそれぞれ共通接続された（ｎ＋ｍ）個のヘテロ接合バイポーラトランジスタ（単位トランジスタ）Ｑ１ａ［１］〜Ｑ１ａ［ｎ］，Ｑ１ｂ［１］〜Ｑ１ｂ［ｍ］を備える。Ｑ１ａ［１］〜Ｑ１ａ［ｎ］は、図７における電力増幅用トランジスタＱ１ａに該当し、ベースが共通に接続され、制御チップＣＴＬＩＣ３を介してバイアス電流源ＩＢＳ１ａからのバイアス電流が供給される。同様に、Ｑ１ｂ［１］〜Ｑ１ｂ［ｍ］は、図７における電力増幅用トランジスタＱ１ｂに該当し、ベースが共通に接続され、ＣＴＬＩＣ３を介してバイアス電流源ＩＢＳ１ｂからのバイアス電流が供給される。ここで、ＩＢＳ１ａとＩＢＳ１ｂの供給有無（すなわちＱ１ａ，Ｑ１ｂの活性化・非活性化）は、ＣＴＬＩＣ３が電力指示信号Ｖｒｍｐに応じて生成したモード設定信号Ｖｍｏｄｅ１，Ｖｍｏｄｅ２によってそれぞれ独立に制御される。
【００４７】
図７において、例えば電力増幅用トランジスタＱ１ａ，Ｑ１ｂのそれぞれを４フィンガ構成とし、電力増幅用トランジスタＱ２ａ，Ｑ２ｂのそれぞれを２０フィンガ構成とする。この場合、制御チップＣＴＬＩＣ３は、高パワー用電力モード時にはＱ１ａ，Ｑ１ｂ，Ｑ２ａ，Ｑ２ｂの全てを活性化し、中パワー用電力モード時にはＱ１ａ，Ｑ２ａを活性化、Ｑ１ｂ，Ｑ２ｂの非活性化するような制御を行う。これによって、中パワー時と高パワー時で電力増幅用トランジスタのトランジスタサイズを切り替えることができ、中パワー時と高パワー時で増幅用トランジスタの段数やインピーダンス整合回路の数を等しくすることも可能となる。その結果、図２の構成例の場合と同様な効果が得られる。更に、図２の構成例と比較して、ＩＭＮ３ｉ、Ｑ３およびＩＭＮ３ｏが削除された分だけ回路面積を低減でき、また、Ｑ３の出力部分の分岐点が無くなることから図６で述べたような電力漏れを低減することも可能になる。
【００４８】
なお、図７の構成例は、勿論、図６の構成例のように、容量Ｃ５ｏにスイッチ回路を付加することも有益である。
【００４９】
（実施の形態５）
《高周波電力増幅モジュールの概略構成［５］》
図９は、本発明の実施の形態５による高周波電力増幅装置において、その概略構成の一例を示すブロック図である。図９に示す高周波電力増幅装置（高周波電力増幅モジュール）ＨＰＡＭＤ４は、前述した図２および図３の高周波電力増幅モジュールＨＰＡＭＤ１と比較して、高周波電力増幅チップＨＰＡＩＣ４内にスパイラルインダクタＳＬが追加された点が異なっている。ＳＬは、電力増幅用トランジスタＱ１の出力ノードとインピーダンス整合回路ＩＭＮ２ｉ，ＩＭＮ３ｉの共通入力ノードとの間に接続される。例えば、前述したＱ３の出力ノードとＱ５の出力ノードとを接続する伝送線路ＬＮ３５の配線長が長くなったような場合、これに伴うインダクタ成分が位相偏差の観点で無視できない場合が考えられる。そこで、図９の構成例では、このＬＮ３５のダミー素子としてＳＬが設けられている。
【００５０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００５１】
例えば、ここでは、トークカレントの低減等が特に求められるＷ−ＣＤＭＡ用の高周波電力増幅モジュールを例としたが、勿論、ＧＳＭ（Global System for Mobile communication）用や、ＤＣＳ（Digital Cellular System）用等で同様に適用することも可能である。なお、Ｗ−ＣＤＭＡはＵＭＴＳ（Universal Mobile Telecommunications System）等と呼ばれることもある。また、ここでは、Ｗ−ＣＤＭＡのシングルバンド用の高周波電力増幅モジュールを示したが、例えば、図２の高周波電力増幅モジュールＨＰＡＭＤ１上に高周波電力増幅チップＨＰＡＩＣ１を複数搭載すること等でマルチバンド対応とすることも可能である。
【００５２】
更に、前述した実施の形態では、３段階の電力モードを備える場合を例として説明を行ったが、勿論、４段階以上の電力モードを備えてもよく、場合によっては２段階の電力モードを備えてもよい。前述したように、広範囲の出力レベルに対応させるためには３段階以上の電力モードを備えることが望ましいが、本実施の形態の主要な特徴の一つは、各電力モード毎の信号伝送経路間での位相偏差を低減することにあり、この観点では２段階の電力モードであってもよい。更に、各電力モード毎の経路内に含まれる電力増幅用トランジスタも、２段構成に限らず３段構成以上でもよい。
【産業上の利用可能性】
【００５３】
本実施の形態による高周波電力増幅装置は、特に、Ｗ−ＣＤＭＡ用の携帯電話システムにおける電力送信部に適用して有益なものであり、これに限らず、ＧＳＭ用やＤＣＳ用、更にはＬＴＥ（Long Term Evolution）用等を含めて様々な規格を持つ携帯電話システムに適用可能である。また、携帯電話システムに限らず、複数段階の電力モードが設定可能であり、バッテリ駆動等により低消費電力化が求められる無線通信システム全般に対して広く適用可能である。
【符号の説明】
【００５４】
ＡＮＴ  アンテナ
ＢＢＵ  ベースバンドユニット
ＢＰＮ  バイパス回路
Ｃ  容量
ＣＰＬ  カプラ
ＣＴＬＩＣ  制御チップ
ＤＲＶ  ドライバ回路
ＦＥＭ  フロントエンドモジュール
ＨＰＡＩＣ  高周波電力増幅チップ
ＨＰＡＭＤ  高周波電力増幅モジュール
ＩＢＳ  バイアス電流源
ＩＭＮ  インピーダンス整合回路
ＩＭＮ＆ＰＤＩＶ  インピーダンス整合回路及び電力分配回路
ＩＴＮ  インピーダンス変換回路
Ｌ  インダクタ
ＬＮ  伝送線路
ＬＮＡロウノイズアンプ回路
ＭＡ  メインアンプ回路
ＭＩＣ  マイク
ＭＩＸ  ミキサ回路
Ｑ  電力増幅用トランジスタ
ＲＦＩＣ  高周波信号処理装置
ＳＬ  スパイラルインダクタ
ＳＰＫ  スピーカ
ＳＷ  スイッチ回路
ＶＣＴＬ  バイアス制御回路
【図１】
0005519558.tif 000002
【図２】
0005519558.tif 000003
【図３】
0005519558.tif 000004
【図４】
0005519558.tif 000005
【図５】
0005519558.tif 000006
【図６】
0005519558.tif 000007
【図７】
0005519558.tif 000008
【図８】
0005519558.tif 000009
【図９】
0005519558.tif 000010
【図１０】
0005519558.tif 000011
【図１１】
0005519558.tif 000012