(57)【特許請求の範囲】
【請求項１】
電力変換回路から制御に必要な１つまたは２つ以上のアナログ信号を取得し、当該１つまたは２つ以上のアナログ信号をＡＤ変換して、前記１つまたは２つ以上のアナログ信号に対応する１つまたは２つ以上のデジタル信号を生成するＡＤ変換回路と、
前記１つまたは２つ以上のデジタル信号を入力し、複数の操作タイミング要素の演算を行い、これらの演算結果に基づき、前記電力変換回路のスイッチの駆動タイミング値を、前記複数の操作タイミング要素のうち最も演算時間が短い操作タイミング要素の演算周期で繰り返して生成する駆動タイミング値生成部と、
前記駆動タイミング値を入力して、当該駆動タイミング値により駆動タイミングセット値を更新して、当該更新した駆動タイミングセット値に基づき前記スイッチの駆動信号を生成する駆動信号生成部と、
を備えたことを特徴とする電力変換回路の制御装置。
【請求項２】
前記駆動タイミング値生成部は、２つの駆動タイミング値を生成し、
前記駆動信号生成部は、一方の駆動タイミング値により前記駆動信号の立上り信号を生成し、他方の駆動タイミング値により前記駆動信号の立下がり信号を生成することを特徴とする請求項１に記載の電力変換回路の制御装置。
【請求項３】
前記電力変換回路が、前記スイッチと転流ダイオードとリアクトルとを備えたＤＣ／ＤＣコンバータであることを特徴とする請求項１または請求項２に記載の電力変換回路の制御装置。
【請求項４】
前記制御に必要な１つまたは２つ以上のアナログ信号が、前記電力変換回路の入力電流，入力電圧、出力電流，出力電圧、前記電力変換回路の所定箇所を流れる電流、前記電力変換回路の所定二箇所間の電圧の何れかであることを特徴とする請求項１から請求項３の何れかに記載の電力変換回路の制御装置。
【請求項５】
前記最も演算時間が短い操作タイミング要素の演算は、比例制御演算またはさらに微分制御演算であることを特徴とする請求項１から請求項４の何れかに記載の電力変換回路の制御装置。
【請求項６】
前記最も演算時間が短い操作タイミング要素以外の操作タイミング要素は、積分制御演算またはさらに微分制御演算、あるいは、フィルタ処理演算またはオブザーバ演算であることを特徴とする請求項１から請求項５の何れかに記載の電力変換回路の制御装置。
【請求項７】
電力変換回路から制御に必要な１つまたは２つ以上のアナログ信号を取得し、当該１つまたは２つ以上のアナログ信号をＡＤ変換して、前記１つまたは２つ以上のアナログ信号に対応する１つまたは２つ以上のデジタル信号を生成し、
前記１つまたは２つ以上のデジタル信号を入力し、複数の操作タイミング要素の演算を行い、これらの演算結果に基づき、前記電力変換回路のスイッチの駆動タイミング値を、最も演算時間が短い操作タイミング要素の演算周期で繰り返して生成し、
前記駆動タイミング値を入力して、当該駆動タイミング値により駆動タイミングセット値を更新して、当該更新した駆動タイミングセット値に基づき前記スイッチの駆動信号の立上り信号または立下り信号を生成する、
ことを特徴とする電力変換回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換回路をＰＩＤ制御、フィルタ制御、オブザーバ制御等する制御装置および制御方法に関し、具体的には、スイッチ制御のためのタイミング値の生成に際して、複数の操作タイミング要素の演算結果から、前記最も演算時間が短い操作タイミング要素の演算周期でタイミング値を生成し、このタイミング値により駆動信号生成部のタイミングセット値を更新することで、制御の高精度化を図ることができる電力変換回路の制御装置および制御方法に関する。
【背景技術】
【０００２】
図１０により従来の電力変換回路の制御装置を説明する。図１０において、電力変換回路８は、スイッチ８１がオンのときにはリアクトル８２を介して、電源１０１からの電力を負荷１０２に供給し、スイッチ８１がオフのときにはリアクトル８２に蓄えられたエネルギーを放出することで電力を負荷１０２に供給する。図１０では、電力変換回路８の出力側に平滑キャパシタ８４が設けられている。【０００３】
電力変換回路８の制御装置９は、ＡＤ変換回路９１と駆動タイミング値生成部９２と駆動信号生成部９３とからなる。ＡＤ変換回路９１は電力変換回路８の出力ｅoを入力し、これをデジタル信号に変換して、駆動タイミング値生成部９２に出力する。駆動タイミング値生成部９２は、比例演算部９２１と微分演算部９２２と積分演算部９２３とを有している。【０００４】
比例演算部９２１における演算結果ｈ1、微分演算部９２２における演算結果ｈ2、積分演算部９２３における演算結果ｈ3は、加算部９２４により加算され、タイミング信号Ｈとして駆動信号生成部９３に送出される。駆動信号生成部９３は、タイミング信号Ｈに基づき制御信号（スイッチ駆動信号ＤSW）を生成しスイッチ８１を駆動する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図９の電力変換回路８では、電源電圧や電源電流（電源１０１の端子電圧や電源１０１を流れる電流）、負荷電圧や負荷電流（負荷１０２の端子電圧や負荷１０２に供給される電流）が急激に変化した場合の応答は、必ずしも速くない。【０００６】
本発明の目的は、タイミング信号生成に際して、複数の操作タイミング要素の演算結果から、最も演算時間が短い操作タイミング要素の演算周期で駆動信号生成部のタイミングセット値を更新して制御の高精度化を図ることにある。
【課題を解決するための手段】
【０００７】
本発明の制御装置は、（１）から（６）を要旨とする。
（１）
電力変換回路から制御に必要な１つまたは２つ以上のアナログ信号を取得し、当該１つまたは２つ以上のアナログ信号をＡＤ変換して、前記１つまたは２つ以上のアナログ信号に対応する１つまたは２つ以上のデジタル信号を生成するＡＤ変換回路と、
前記１つまたは２つ以上のデジタル信号を入力し、複数の操作タイミング要素の演算を行い、これらの演算結果に基づき、前記電力変換回路のスイッチの駆動タイミング値を、前記複数の操作タイミング要素のうち最も演算時間が短い操作タイミング要素の演算周期で繰り返して生成する駆動タイミング値生成部と、
前記駆動タイミング値を入力して、当該駆動タイミング値により駆動タイミングセット値を更新して、当該更新した駆動タイミングセット値に基づき前記スイッチの駆動信号を生成する駆動信号生成部と、
を備えたことを特徴とする電力変換回路の制御装置。【０００８】
駆動タイミング値生成部は、複数のデジタル信号を入力して１つの駆動タイミング値を生成することもできるし、複数のタイミング値（駆動信号の立上りおよび立下り、あるいは駆動信号周期）を生成することもできる。
駆動信号生成部は、ダウンカウンタを備え、駆動タイミングセット値が更新されたときは、
（駆動タイミングセット値の更新値）−（現在までの累積カウント値）
で現在のカウンタ値を書き換えることができる。
現在までの累積カウント値は、累積値を計数するカウンタを設けておくことで知ることができるし、駆動タイミング値の入力回数により知ることもできる。また、更新される前の駆動タイミングセット値を記憶しておき、このセット値からダウンカウンタ値を減算することで知ることもできる。【０００９】
（２）
前記駆動タイミング値生成部は、２つの駆動タイミング値を生成し、
前記駆動信号生成部は、一方の駆動タイミング値により前記駆動信号の立上り信号を生成し、他方の駆動タイミング値により前記駆動信号の立下がり信号を生成することを特徴とする（１）に記載の電力変換回路の制御装置。【００１０】
（３）
前記電力変換回路が、前記スイッチと転流ダイオードとリアクトルとを備えたＤＣ／ＤＣコンバータであることを特徴とする（１）または（２）に記載の電力変換回路の制御装置。【００１１】
（４）
前記制御に必要な１つまたは２つ以上のアナログ信号が、前記電力変換回路の入力電流，入力電圧、出力電流，出力電圧、前記電力変換回路の所定箇所を流れる電流、前記電力変換回路の所定二箇所間の電圧の何れかであることを特徴とする（１）から（３）の何れかに記載の電力変換回路の制御装置。【００１２】
（５）
前記最も演算時間が短い操作タイミング要素の演算は、比例制御演算またはさらに微分制御演算であることを特徴とする（１）から（４）の何れかに記載の電力変換回路の制御装置。【００１３】
（６）
前記最も演算時間が短い操作タイミング要素以外の操作タイミング要素は、積分制御演算またはさらに微分制御演算、あるいは、フィルタ処理演算またはオブザーバ演算であることを特徴とする（１）から（５）の何れかに記載の電力変換回路の制御装置。【００１４】
本発明の制御方法は、（７）を要旨とする。
（７）
電力変換回路から制御に必要な１つまたは２つ以上のアナログ信号を取得し、当該１つまたは２つ以上のアナログ信号をＡＤ変換して、前記１つまたは２つ以上のアナログ信号に対応する１つまたは２つ以上のデジタル信号を生成し、
前記１つまたは２つ以上のデジタル信号を入力し、複数の操作タイミング要素の演算を行い、これらの演算結果に基づき、前記電力変換回路のスイッチの駆動タイミング値を、最も演算時間が短い操作タイミング要素の演算周期で繰り返して生成し、
前記駆動タイミング値を入力して、当該駆動タイミング値により駆動タイミングセット値を更新して、当該更新した駆動タイミングセット値に基づき前記スイッチの駆動信号の立上り信号または立下り信号を生成する、
ことを特徴とする電力変換回路の制御方法。
【発明の効果】
【００１５】
本発明によれば、タイミング信号生成に際して、複数の操作タイミング要素の演算結果から、最も演算時間が短い操作タイミング要素の演算周期でタイミング値を生成し、このタイミング値により駆動信号生成部にセットされている駆動タイミング値を更新するようにした。これにより、従来の制御装置に比べて、電源や負荷の急激な変化に速く対応でき、高精度の制御を行うことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の制御装置の基本実施形態（第１実施形態）を示す構成図である。
【図２】図１の制御装置の変形例を示す構成図である。
【図３】制御装置２の一部をハードウェア的に見た説明図である。
【図４】（Ａ）は図１の電力変換回路の制御装置の動作説明図であり、（Ｂ）は図１０に示した従来の電力変換回路の制御装置の動作説明図である。
【図５】アンチエイリアスフィルタと、ＡＤ変換回路と、駆動タイミング値生成部をそれぞれ２つ設け、駆動信号生成部に２種類のタイミング値を送出する制御装置を示す図である。
【図６】（Ａ）は本実施形態におけるタイミング信号および駆動信号を示す図、（Ｂ）は図１０に示した従来の制御装置におけるタイミング信号と駆動信号示す図である。
【図７】本発明の制御装置の第２実施形態を示す構成図である。
【図８】本発明の制御装置の第３実施形態を示す構成図である。
【図９】本発明の制御装置の第４実施形態を示す構成図である。
【図１０】従来の制御装置を示す構成図である。
【符号の説明】
【００１７】
１  電力変換回路
２，２Ａ，２Ｂ，２Ｃ  制御回路
１１  スイッチ
１２  リアクトル
１３  転流ダイオード
１４  平滑キャパシタ
２１，２１１，２１２  ＡＤ変換回路
２２，２２１，２２２  データ選択回路
２４  駆動信号生成部
２３０，２３１，２３２，２３３  駆動タイミング値生成部
２３０１  第１演算部
２３０２  第２演算部
２３１１，２３３１，２３３４  比例演算部
２３１２，２３２１，２３３２，２３３５  微分演算部
２３１３，２３３３，２３３６  積分演算部
２３２２  フィルタ演算部
２３０３，２３１４，２３２３，２３３７  加算部
【発明を実施するための最良の形態】
【００１８】
図１および図２により本発明の第１実施形態を説明する。図１は本発明の制御装置２の基本構成図である。
図１において、電力変換回路１は、直流電源１０１からの電力をＤＣ／ＤＣ変換して負荷１０２に供給している。【００１９】
制御装置２は、電力変換回路１を構成するスイッチをＰＷＭ（パルス幅変調）により制御するもので、アンチエイリアスフィルタ２１と、ＡＤ変換回路２２と、駆動タイミング値生成部２３０と、駆動信号生成部２４とからなる。
なお、図２に示すように、ＡＤ変換回路２２の後段にデータ選択回路２５を設け、ＡＤ変換回路２２が出力するデジタルデータを、第１演算部２３０１と第２演算部２３０２に、各演算部の演算周期に応じて出力するようにもできる。【００２０】
アンチエイリアスフィルタ２１は、ローパスフィルタであり、入力される電力変換回路１における信号ＳOのノイズ（リップル等）をカットする。信号ＳOは、たとえば、電力変換回路１の出力電圧ｅO，出力電流ｉO，入力電圧ｅiまたは入力電流ｉi、電力変換回路１を構成するスイッチを流れるスイッチ電流ｉSW、電力変換回路１を構成するリアクトルを流れるリアクトル電流ｉLなどである。【００２１】
ＡＤ変換回路２２は電力変換回路１における信号ＳOを入力し、これをデジタル信号に変換する。なお、ＡＤ変換回路２２の動作周期は、電力変換回路１を構成するスイッチのスイッチング周期（駆動信号生成部２４が出力する駆動信号の周期）よりも十分に短い。【００２２】
駆動タイミング値生成部２３０は、２つの操作タイミング要素の演算を行なう。本実施形態では、２つの操作タイミング要素のうち演算時間が短い操作タイミング要素の演算を第１演算部２３０１が行ない、もう一方（演算時間が長い操作タイミング要素）の演算を第２演算部２３０２が行ない、これらの演算部の演算結果ｈ1,x（Ｘ＝０，１，２・・・，Ｎ）およびｈ2を加算部２３０３において加算してタイミング信号Ｈ（＝ｈ1,x＋ｈ2）を生成する様子を、機能ブロックで表現してある。【００２３】
加算部２３０３の加算結果（Ｈ＝ｈ1,x＋ｈ2）は、駆動信号生成部２４に出力される。駆動信号生成部２４は、スイッチング周期ＴSWで動作しており、タイミング信号Ｈに基づき制御信号（スイッチ駆動信号ＤSW）を生成し、電力変換回路１のスイッチを制御する。【００２４】
図３および図４により、図１に示した制御装置２の動作を詳細に説明する。図３は、制御装置２の一部をハードウェア的に見た説明図である。図３では、駆動タイミング値生成部２３０が、ＣＰＵ２０１と、メモリ２０２と、入力インタフェース２０３１，出力インタフェース２０３２と、バス２０４を有している。本実施形態では、説明の便宜上、制御装置２の一部を図３のような伝統的なコンピュータの構成で示してある。制御装置２の全部または一部は、ＩＣやＤＳＰにより構成できる。たとえば、駆動タイミング値生成部２３０と駆動信号生成部２４とを１つのＩＣにより構成することもできるし、別々のＩＣにより構成することもできる。本実施形態では、駆動タイミング値生成部２３０と駆動信号生成部２４とは、別回路により構成してある。駆動信号生成部２４は、駆動タイミング値生成部２３０のＣＰＵ２０１により制御されるようにしてもよい。【００２５】
図３では、ＡＤ変換回路２２からのデジタルデータはメモリ２０２のデータ保存領域に格納される。メモリ２０２には、複数のデータ（ここでは、最新の３つのデータ）がＦＩＦＯ方式で格納されている。図３では、データＤk-2，Ｄk-1，Ｄkが格納され、入力インタフェース０３１からはデータＤk+1が入力されている様子が示されている。【００２６】
本実施形態では、駆動タイミング値生成部２３０の機能は、ＣＰＵ２０１と、メモリ２０２に格納された「演算時間が短い操作タイミング要素の演算プログラム」（第１演算プログラム），「演算時間が長い操作タイミング要素の演算プログラム」（第２演算プログラム）とにより達成される。たとえば、第１演算プログラムが比例演算プログラムであり、第２演算プログラムが積分演算プログラムである。第１演算プログラムが微分プログラムであり、第２演算プログラムが積分プログラムであることもある。第１演算プログラムが比例演算プログラムであり、第２演算プログラムが微分・積分プログラム（微分演算と積分演算とを行いその加算値を出力するプログラム）であることもある。
第１演算プログラムの演算結果と第２演算プログラムの演算結果とは加算プログラムにより加算され、更新されたタイミング値が生成される。更新されたタイミング値は、セット値転送プログラムにより駆動信号生成部２４に転送される。【００２７】
図１０に示した従来の電力変換回路８の制御装置９では、図４（Ｂ）に示すように、ｊ周期目の演算において「演算時間が短い操作タイミング要素の演算」と「演算時間が長い操作タイミング要素の演算」とが実行され、タイミング信号Ｈ＝ｈ1＋ｈ2が駆動タイミング値生成部９２から出力される。つぎに、ｊ＋１周期目の演算が行なわれるが、ｊ＋１周期目の演算においても、タイミング信号Ｈ＝ｈ1＋ｈ2が駆動タイミング値生成部９２から出力される。同様に、ｊ＋２周期目の演算においても、タイミング値Ｈ＝ｈ1＋ｈ2が駆動タイミング値生成部９２から出力される。【００２８】
これに対して、本実施形態では、図４（Ａ）に示すように、駆動タイミング値生成部２３０は、ある周期中に、一回の「演算時間が長い操作タイミング要素の演算」と、複数回の「演算時間が短い操作タイミング要素の演算」とを実行する。図４（Ａ）では、「演算時間が長い操作タイミング要素」の演算結果をｈ2で表してあり、「演算時間が短い操作タイミング要素」の演算結果をｈ1,0，ｈ1,1，ｈ1,2，・・・，ｈ1,Nで表してある。駆動タイミング値生成部２３０は、ｊ周期目の演算においては、まず、「演算時間が長い操作タイミング要素」の演算を行ないｈ2を求め、次に「演算時間が短い操作タイミング要素」の演算を行ないｈ1,0を求め、操作タイミング信号Ｈとして、Ｈ＝ｈ1,0＋ｈ2を出力する。以下、Ｈ＝ｈ1,x＋ｈ2（ｘ＝１，２，・・・）を順次出力する。【００２９】
図４（Ａ）では、ｊ周期目のｈ1,1，ｈ1,2，・・・，ｈ1,Nの演算は、ｋ＋１周期目のｈ2の演算と並行して行なわれる。
駆動信号生成部２４は、所定クロックによりセット値が減数されるダウンカウンタを備えており、ダウンカウンタのセット値が、タイミング値Ｈにより順次更新される。【００３０】
たとえば、ダウンカウンタの初期セット値「５１２」だとする。「４００」までダウンカウントしたときに（残りカウント数：「１１２」）、セット値が「５１６」に更新された（すなわち「４」増加した）とする。【００３１】
駆動信号生成部２４は、別途、累積値を計数できるカウンタを持つことができ、この場合には、このカウンタ値は「４００」である。したがって、「５１６−４００＝１１６」の値がダウンカウンタにセットされる。
駆動信号生成部２４は、更新前のセット値（「５１２」）をメモリ等に記憶しておくこともでき、この場合には、更新前のセット値「５１２」からダウンカウンタの値「１１２」を減算することで、累積値を計算できる。したがって、「５１６−（５１２−１１２）＝１１６」の値がダウンカウンタにセットされる。【００３２】
駆動信号生成部２４は、ダウンカウンタの値がゼロとなったときに、駆動信号ＤSWにより、電力変換回路１のスイッチをオフする。なお、本実施形態では、スイッチをオフしているが、スイッチをオンするために上記の制御を行うことができる。さらに、図５に示すように、アンチエイリアスフィルタ２１Ａ，２１Ｂと、ＡＤ変換回路２２Ａ，２２Ｂと、駆動タイミング値生成部２３０Ａ，２３０Ｂと、駆動信号生成部２４とにより制御回路２を構成し、駆動信号生成部に２種類のタイミング値ＨＡ，ＨＢを送出して、駆動パルスのオンタイミングとオフタイミングを生成するようにもできる。【００３３】
図６（Ａ）に本実施形態におけるＨのタイミングを示し、図６（Ｂ）に図１０に示した従来の制御装置９におけるＨのタイミングを示す。図１０の従来の制御装置９ではｈ1の演算時間とｈ2の演算時間の合計時間でＨが生成されるのに対して、本実施形態では、ｈ1,xの演算周期でＨが生成される。【００３４】
図７により本発明の第２実施形態を説明する。図７は本発明の制御装置２Ａの具体的構成図である。図７において、電力変換回路１は、スイッチ１１とリアクトル１２と転流ダイオード１３と平滑キャパシタ１４とを備えている。電力変換回路１では、スイッチ１１がオンのときにはリアクトル１２を介して、電源１０１からの電力を負荷１０２に供給し、スイッチ１１がオフのときにはリアクトル１２に蓄えられたエネルギーを放出する（転流ダイオード１３はオン）ことで電力を負荷１０２に供給する。【００３５】
制御装置２Ａは、スイッチ１１をＰＷＭにより制御するもので、ＡＤ変換回路２２と、データ選択回路２２と、駆動タイミング値生成部２３１と、駆動信号生成部２４とからなる。ＡＤ変換回路２２、データ選択回路２２および駆動信号生成部２４の基本的な動作は図１から図６で説明したものと概ね同様である。
駆動タイミング値生成部２３１は、比例演算部２３１１と微分演算部２３１２と積分演算部２３１３と加算部２３１４とからなる。比例演算部２３１１における演算は、瞬時になされる。したがって、比例演算部２３１１は図１の第１演算部（２３０１）に対応する。また、積分演算部２３１３における演算は、比例演算部２３１１における演算に比べて格段に遅い。したがって、積分演算部２３１３は図１の第２演算部（２３０２）に対応する。また、微分演算部２３１２における演算は、比例演算部２３１１における演算ほど速くはないが、積分演算部２３１３における演算ほど遅くはない。本実施形態では、微分演算部２３１２における演算は、図１の第２演算部（２３０２）に対応させてあるが、図１の第１演算部（２３０１）に対応させることもできる。なお、本実施形態では、比例演算部２３１１は、データ選択回路２２を介さずにＡＤ変換回路２２から直接デジタルデータを受け取っており、微分演算部２３１２や積分演算部２３１３は、データ選択回路２２を介してＡＤ変換回路２２からデジタルデータを受け取っている。【００３６】
加算部２３１４は、比例演算部２３１１の出力ｈHと、微分演算部２３１２の出力ｈL1と、積分演算部２３１３の出力ｈL2とを加算し、これをタイミング信号Ｈとして駆動信号生成部２４に出力する。【００３７】
図８により本発明の第３実施形態を説明する。図８は本発明の制御装置２Ｂの具体的構成図である。図８において、電力変換回路１は、図７の電力変換回路１と同じである。また、制御装置２ＢのＡＤ変換回路２２と、データ選択回路２２と、駆動信号生成部２４は図７で説明したものと概ね同じである。【００３８】
駆動タイミング値生成部２３２は、比例演算部２３２１と、フィルタ演算部２３２２と、加算部２３２３とを備えている。第２実施形態で説明したように比例演算部２３２１における演算は高速で行われる。したがって、比例演算部２３２１は図１の第１演算部（２３０１）に対応する。また、フィルタ演算部２３２２における演算は、比例演算部２３２１における演算に比べて格段に遅い。したがって、フィルタ演算部２３２２は図１の第２演算部（２３０２）に対応する。【００３９】
本実施形態では、比例演算部２３２１は、データ選択回路２２を介さずにＡＤ変換回路２２から直接デジタルデータを受け取っており、フィルタ演算部２３２２は、データ選択回路２２を介してＡＤ変換回路２２からデジタルデータを受け取っている。【００４０】
加算部２３２３は、比例演算部２３２１の出力ｈHと、フィルタ演算部２３２２の出力ｈLとを加算し、これをタイミング信号Ｈとして駆動信号生成部２４に出力する。【００４１】
図９により本発明の第４実施形態を説明する。図９は本発明の制御装置２Ｃの具体的構成図である。図９において、電力変換回路１は、図７の電力変換回路１と同じである。また、本実施形態の制御装置２Ｃは、スイッチ１１をＰＷＭにより制御するもので、ＡＤ変換回路２２と、データ選択回路２２と、駆動タイミング値生成部２３３と、駆動信号生成部２４とからなる。【００４２】
ＡＤ変換回路２２は２つのＡＤ変換回路要素２１１と２１２とからなり、データ選択回路２２は２つの、データ選択回路要素２２１と２２２とからなる。また、駆動タイミング値生成部２３３は、比例演算部２３３１、微分演算部２３３２、積分演算部２３３３、比例演算部２３３４、微分演算部２３３５、積分演算部２３３６と、加算部２３３７とからなる。【００４３】
ＡＤ変換回路要素２１１のデジタルデータは、比例演算部２３３１およびデータ選択回路要素２２１に送られ、データ選択回路要素２２１はデジタルデータを所定個数置きに微分演算部２３３２および積分演算部２３３３に出力する。ＡＤ変換回路要素２１２のデジタルデータは、比例演算部２３３４およびデータ選択回路要素２２２に送られ、データ選択回路要素２２２はデジタルデータを所定個数置きに微分演算部２３３５および積分演算部２３３６に出力する。【００４４】
比例演算部２３３１，２３３４における演算は高速で行われる。したがって、比例演算部２３３１，２３３４は図１の第１演算部（２３０１）に対応する。また、積分演算部２３３３，２３３６における演算は、比例演算部２３２１における演算に比べて格段に遅い。したがって、積分演算部２３３３，２３３６は図１の第２演算部（２３０２）に対応する。また、微分演算部２３３２，２３３５における演算は、比例演算部２３２１，２３２４における演算ほど速くはないが、積分演算部２３２３，２３２６における演算ほど遅くはない。本実施形態では、微分演算部２３３２，２３３５における演算は、図１の第２演算部（２３０２）に対応させてあるが、図１の第１演算部（２３０１）に対応させることもできる。【００４５】
図９の制御装置２Ｃでは、加算部２３１４は、比例演算部２３２１，２３２４の各出力ｈH1，ｈH2と、微分演算部２３３２，２３３５の出力ｈL1，ｈL3と、積分演算部２３３３，２３３６の出力ｈL2，ｈL4とを加算し、これをタイミング信号Ｈとして駆動信号生成部２４に出力する。
【図１】
0005386754.tif 000002
【図２】
0005386754.tif 000003
【図３】
0005386754.tif 000004
【図４】
0005386754.tif 000005
【図５】
0005386754.tif 000006
【図６】
0005386754.tif 000007
【図７】
0005386754.tif 000008
【図８】
0005386754.tif 000009
【図９】
0005386754.tif 000010
【図１０】
0005386754.tif 000011