(57)【特許請求の範囲】
【請求項１】
アナログ入力電圧Ｖｉｎと基準電圧とを切り替えて出力する切替え手段と、
所定のバイアス電圧Ｖｃが非反転入力端子に印加され、反転入力端子に上記切替え手段の出力が入力される第１のアンプを含む積分器と、
上記バイアス電圧Ｖｃが反転入力端子に印加され、上記積分器の出力が非反転入力端子に印加されており、上記積分器の出力が反転入力端子Ｖｃに到達したことを検知する比較器と、
上記アナログ入力電圧Ｖｉｎに基づいて、上記積分器における充電及び放電の時間を測定して、デジタル値を算出する演算手段と
から構成される２重積分AD変換回路において、
更に、
アナログ入力電圧Ｖｉｎの値の領域を判定するアナログ電圧領域判定手段と、
上記アナログ電圧領域判定手段が、アナログ入力電圧Ｖｉｎの値がバイアス電圧Ｖｃの近傍である第１の領域に在ると判定するとき、アナログ入力電圧Ｖｉｎの値が上記第１の領域以外の領域に在ることになるように、アナログ入力電圧Ｖｉｎに対して所定の演算を為すアナログ電圧演算手段と
を備え、
上記演算手段は、上記アナログ電圧演算手段が行う所定の演算に対応する調整演算を行ってデジタル値を算出するものであり、
更に、
上記アナログ電圧演算手段における上記所定の演算が、アナログ入力電圧Ｖｉｎに所定電圧値を加算すること、若しくは、アナログ入力電圧Ｖｉｎから所定電圧値を減算することであり、
上記演算手段における調整演算は、
上記アナログ入力電圧Ｖｉｎに所定の電圧値を加算して算出された第１のアナログ入力電圧に基づいて上記演算手段が算出した第１のデジタル値と、
上記アナログ入力電圧Ｖｉｎから所定の電圧値を減算して算出された第２のアナログ入力電圧に基づいて上記演算手段が算出した第２のデジタル値との、平均値を求めることである
ことを特徴とする２重積分AD変換回路。
【請求項２】
アナログ入力電圧Ｖｉｎと基準電圧とを切り替えて出力する切替え手段と、
所定のバイアス電圧Ｖｃが非反転入力端子に印加され、反転入力端子に上記切替え手段の出力が入力される第１のアンプを含む積分器と、
上記バイアス電圧Ｖｃが反転入力端子に印加され、上記積分器の出力が非反転入力端子に印加されており、上記積分器の出力が反転入力端子Ｖｃに到達したことを検知する比較器と、
上記アナログ入力電圧Ｖｉｎに基づいて、上記積分器における充電及び放電の時間を測定して、デジタル値を算出する演算手段と
から構成される２重積分AD変換回路において、
更に、
アナログ入力電圧Ｖｉｎの値の領域を判定するアナログ電圧領域判定手段を備え、
上記アナログ電圧領域判定手段が、アナログ入力電圧Ｖｉｎの値がバイアス電圧Ｖｃの近傍である第１の領域に在ると判定するとき、基準電圧の値とバイアス電圧Ｖｃの値とに、所定の値が追加され、
上記演算手段は、基準電圧の値とバイアス電圧Ｖｃの値とに所定の値が追加されたことに対応する調整演算を行ってデジタル値を算出する
ことを特徴とする２重積分AD変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２重積分型AD変換回路に関する。
【背景技術】
【０００２】
あるアナログ入力電圧Ｖinを標本化・量子化して最終的に数値に変換することを目的とするAD変換回路には様々なものが存在するが、そのうちの１つとして２重積分型AD変換回路（ADコンバータ）と言われるものがある（例えば、特許文献１参照）。２重積分型AD変換回路の一般的な回路構成例を図９（AD変換回路７）に示している。
【０００３】
AD変換回路７は、第１、第２の電流源I1、I2と、第１、第２、第３のスイッチSW1,SW2,SW3と、第１のアンプ１と、第１の容量Ｃ１と、第１のコンパレータ２と、制御回路３と、発振器４と、カウンター回路５と、レジスター６とから構成されている。
【０００４】
第１のスイッチSW1と第２のスイッチSW2は相補的なものであり、一方が導通状態であれば他方が非導通状態となる。第１のスイッチSW1が導通状態のときは第２のスイッチSW2が非導通状態であるため、第２の電流源I2に相当する電流が第１のアンプ１の出力から引かれる。また、第２のスイッチSW2が導通状態であるときは第１のスイッチSW1は非導通状態であるため、第１の電流源I1に相当する電流が第１のアンプ１の出力に吸い込まれる。
【０００５】
第１のアンプ１の非反転入力端子にはあるバイアス電圧Ｖｂが与えられており、第１の容量Ｃ１によって第１のアンプ１の出力が反転入力端子に帰還されている。また第１のアンプ１の反転入力端子には第１のスイッチSW1と第２のスイッチSW2が接続されている。また第１のアンプ１は第１のコンパレータ２の非反転入力端子に出力している。第３のスイッチSW3は第１の容量Ｃ１の電荷を完全に放電する用途で使用する。
【０００６】
第１のコンパレータ２の反転入力端子にはあるバイアス電圧Ｖｂが印加されており、かつ第１のコンパレータ２は制御回路３に論理信号を出力している。
【０００７】
発振器４は、ある発振周波数で発振した波形をカウンター回路５に提供し、カウンター回路５は発振器４の出力によって一定周期ごとにカウントアップされている。制御回路３は、第１・第２・第３のスイッチSW1・SW2・SW3の導通/非導通の制御や、カウンター回路５の制御を行う。レジスター６は、カウンター回路５から出力されたデータを保持する。カウンター回路５は、発振器４によって一定周期ごとにカウントアップされていることから、計時機能を提供している。
【０００８】
AD変換回路７において、第１の電流源I1は、外部から与えられた基準電圧Ｖｒｅｆをある抵抗ＲでＶ−Ｉ変換した電流Ｖｒｅｆ／Ｒを出力する。また第２の電流源I2は、AD変換されるアナログ入力電圧Ｖｉｎをある抵抗ＲでＶ−Ｉ変換した電流−Ｖｉｎ／Ｒを出力する。AD変換回路７を用いて、アナログ入力電圧ＶｉｎのAD変換を行う方法を以下に説明する。
【０００９】
初期状態では第１・第２・第３のスイッチSW1,SW2,SW3のいずれも非導通状態となっている。まず、第３のスイッチSW3を導通状態にすることで第１の容量Ｃ１に存在する電荷を完全に放電する。放電終了後、スイッチSW3を再び非導通状態にする。
【００１０】
第１のスイッチSW1を非導通状態から導通状態へ遷移させ、第２のスイッチSW2は非導通状態を保持する。第１のアンプ１の出力から第２の電流源I2の方向に電流を引くことで第１の容量Ｃ１を一定時間充電する。充電時間はカウンター回路５により測定される。
【００１１】
第１の容量Ｃ１に対し一定時間充電を行った後、第１のスイッチSW1を導通状態から非導通状態へと遷移させ、第２のスイッチSW2を非導通状態から導通状態へと遷移させる。同時にカウンター回路５のカウント値を０に戻す。
【００１２】
直ちに第１の電流源I1から発生する電流により、第１の容量Ｃ１に充電された電荷が放電される。第１の容量Ｃ１に充電された電荷の放電が開始されてから該容量Ｃ１に充電された電荷がすべて放電されるまでの時間を、カウンター回路５を用いて測定する。測定された時間が、アナログ電圧Ｖｉｎを数値に変換したものに該当する。以下アナログ電圧Ｖｉｎがある数値に変換される順序を定量的に説明する。
【００１３】
まず、第１の容量Ｃ１に電荷を一定時間Ｔｃ充電したとする。充電電流はＶｉｎ／Ｒであることから、充電開始から時間Ｔｃを経過したときの第１のアンプ１の出力電圧は下記の[数１]で記述できる。
【数１】
0005493984.tif 000002
【００１４】
一定時間Ｔｃ充電を行った後、第１の容量Ｃ１に充電された電荷は電流値Ｖｒｅｆ／Ｒにて放電される。第１の容量Ｃ１に充電された電荷の放電が開始されてから該容量Ｃ１の電荷がすべて放電されるまでの時間がＴｘであるとすると、以下の[数２]が成り立つ。
【数２】
0005493984.tif 000003
【００１５】
ここで、カウンター回路５は発振器４によって一定周期ごとにカウントアップされており、発振器４の周期はＴであるとする。計時開始直後カウンター値は０であるので、時間Ｔｘ経過後、カウンター値はΔｘとなっている。ただしΔｘ＝Ｔｘ／Ｔである。したがって、時間Ｔｘは発振器の周期Ｔとある数値Δｘとの積Ｔｘ＝ΔｘＴで表現できる。
【００１６】
いま、Ｔｃ＝ΔｃＴ、及び、Ｔｘ＝ΔｘＴ、と記述できることを考慮にいれた上で[数２]を計算・整理すると、以下の[数３]を導くことができる。
【数３】
0005493984.tif 000004
上記[数３]は、AD変換回路７によりあるアナログ電圧Ｖｉｎが数値Δｘに変換されることを示している。なおAD変換終了後、該変換値Δｘがレジスター６に格納される。アナログ電圧Ｖｉｎをある数値Δｘに変換する一連の動作の中での第１のアンプ１の出力電圧時間変位を図１０に示している。
【００１７】
さて、図９で示されたAD変換回路７を更に具体化したものが図１１に示されている（AD変換回路１４)。AD変換回路１４について、AD変換回路７と比べ具体化された部分を中心に以下説明する。
【００１８】
相補スイッチである第１のマルチプレクサMXB1は、２入力IN1、IN2、１出力OUT1、１制御端子CT1から構成される。２入力IN1、IN2には、第１の電流源I1と第２の電流源I2が接続されており、１出力OUT1にはＰチャネルトランジスタPM1のドレインが接続されている。制御端子CT1に印加される論理信号により、２入力IN1、IN2の切り替えが行われる。
【００１９】
ＰチャネルトランジスタPM1、PM2と、ＮチャネルトランジスタNM1、NM2とは、夫々カレントミラー対を構成している。
【００２０】
第１のスイッチSW11は、ＰチャネルトランジスタPM2のドレインとＮチャネルトランジスタNM1のソースを接続している。第２のスイッチSW12は、ＰチャネルトランジスタPM2のドレインと第１のアンプ１１の反転入力端子を接続している。第３のスイッチSW13は、第１のアンプ１１の反転入力端子とＮチャネルトランジスタNM2のドレインを接続している。制御回路１３により、スイッチSW11、SW12、SW13の導通/非導通状態が制御される。
【００２１】
ここで、第１の容量Ｃ１に対して充電を行うとき、第１のマルチプレクサMXB11の１出力OUT1は入力IN2と導通しており、スイッチSW11・SW13は導通状態に、スイッチSW12は非導通状態となっている。ＰチャネルトランジスタPM1,PM2とＮチャネルトランジスタNM1,NM2がそれぞれカレントミラーを構成していることから、ＰチャネルトランジスタPM1に流れる電流と同じ電流値Ｖｉｎ／ＲがＮチャネルトランジスタNM2に流れる。つまり、第１のアンプ１１の出力からＮチャネルトランジスタNM2に向けて電流値Ｖｉｎ／Ｒが引かれる。
【００２２】
第１の容量Ｃ１に蓄えられた電荷の放電を行うとき、第１のマルチプレクサMXB11の１出力OUT1は入力IN1と導通しており、またスイッチSW11・SW13は非導通状態に、スイッチSW12は導通状態となっている。ＰチャネルトランジスタPM1とＰチャネルトランジスタPM2はカレントミラー対を構成しており、ＰチャネルトランジスタPM1とＰチャネルトランジスタPM2には、同一電流Ｖｒｅｆ／Ｒが流れる。ＰチャネルトランジスタPM2に流れる電流Ｖｒｅｆ／Ｒは、第２のスイッチSW12を介して第１のアンプ１１の出力に吸い込まれる。
【００２３】
ここで、第１の容量Ｃ１に対して充電を行う場合、カレントミラー回路（ＮチャネルトランジスタNM1、ＮチャネルトランジスタNM2）のソース−ドレイン間電圧が同一でないことによって生じるラムダ長効果やミスマッチング性等により、ＮチャネルトランジスタNM1に流れる電流値Ｖｉｎ／Ｒが、ＮチャネルトランジスタNM2に対して正確にコピーされることは通常非常に困難である。つまり、実際に第１の容量Ｃ１の充電に使用される電流値はＶｉｎ／Ｒとは通常多少異なるのであり、このことはADコンバータ変換誤差につながる。即ち、第１の容量Ｃ１に対して、充電を行うときに使用する経路と放電を行うときに使用する経路が完全に一致していないことにより、ADコンバータ変換誤差を生じさせてしまう。
【００２４】
上記の問題点を考慮して充放電時に使用する経路を一致させた回路構成を、図１２に示している（AD変換回路２１１）。
【００２５】
図１２の回路構成では、図９の回路構成に対して、第１のマルチプレクサMXB21の入出力端子が２入力・１出力から、３入力・１出力へと変更されている。更に、第１の抵抗Ｒ１と、第２のコンパレータ２４と、演算回路２８と、第１のレジスター２９と、第２のレジスター２１０とが追加されている。具体的には、第１のアンプ２２の非反転入力端子と第１のコンパレータ２３の反転入力端子と第２のコンパレータ２４の反転入力端子にはあるバイアス電圧Ｖｃが加えられている。
【００２６】
また第１のマルチプレクサMXB21は、第１、第２、第３の入力端子IN1・IN2・IN3と、第１の出力端子O1と、出力を制御する第１と第２の制御端子N1・N2から構成されている。制御端子N1には制御回路２５からの信号が印加され、制御端子N2には第２のコンパレータ２４からの信号が印加されている。
【００２７】
制御端子N1にＬ信号が印加された場合、制御端子N2に印加された信号に関係なく出力端子O1からは入力IN1に印加された電圧が出力される。また制御端子N1にＨ信号が印加された場合、制御端子N2にＨ信号が印加されたならば入力IN3に印加された電圧が出力端子O1から出力され、また制御端子N2にＬ信号が印加されたならば入力IN2に印加された電圧が出力端子O1から出力される機能を、第１のマルチプレクサMXB21は持ち合わせている。それと共に第１のマルチプレクサMXB21の出力端子O1は、第１の抵抗Ｒ１に接続されている。
【００２８】
演算回路２８は３つの入力端子と１つの出力端子を持ち、カウンター回路２７から出力された値と第２のレジスター２１０に格納された値とを用いて演算を行い、その値を第１のレジスター２９に格納する機能を提供している。
【００２９】
図１２に示すAD変換回路２１１を用いてあるアナログ入力電圧Ｖｉｎを整数値に変換する過程を以下に説明する。
【００３０】
まず、第１のマルチプレクサMXB21の第１・第２・第３の入力端子IN1・IN2・IN3には、夫々アナログ入力電圧Ｖｉｎと基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２とが印加される。基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２は、Ｖｒｅｆ１＞Ｖｃ＞Ｖｒｅｆ２かつＶｃ＝（Ｖｒｅｆ１＋Ｖｒｅｆ２）／２の関係を満たすものであるとする。
【００３１】
図９に示すAD変換回路７と同様に、まず第１の容量Ｃ１に対して、Ｖｉｎ＞Ｖｃであれば電流値（Ｖｉｎ−Ｖｃ）／Ｒ１で、Ｖｉｎ＜Ｖｃであれば電流値（Ｖｃ−Ｖｉｎ）／Ｒ１で一定時間Ｔｃ（＝ΔｃＴ）充電を行う。第１のマルチプレクサMXB21の制御端子N1にはＬ信号が印加されている。なお、一定時間充電が終了すると制御端子N1にはＨ信号が印加される。
【００３２】
次に第２のコンパレータ２４の出力がＨ信号のとき（つまり、Ｖｉｎ＞Ｖｃであるとき）は、基準電圧Ｖｒｅｆ２が第１のマルチプレクサMXB21の出力端子O1から出力され、第２のコンパレータ２４の出力がＬ信号のとき(つまり、Ｖｉｎ＜Ｖｃであるとき)は、基準電圧Ｖｒｅｆ１が第１のマルチプレクサMXB21の出力端子O1から出力される。したがって、Ｖｉｎ＞Ｖｃであるときは電流値（Ｖｃ−Ｖｒｅｆ２）／Ｒ１にて、またＶｉｎ＜Ｖｃであるときは電流値（Ｖｒｅｆ１−Ｖｃ）／Ｒ１にて、第１の容量Ｃ１に充電された電荷を完全に放電する。
【００３３】
第１の容量Ｃ１中の電荷が完全に放電されると、バイアス電圧Ｖｃから離れていた第１のアンプ２２の出力がバイアス電圧Ｖｃに戻る（図１３参照）。このことが第１のコンパレータ２３により検知され、更に制御回路２５により検知されると、直ちにカウンター回路２７で実行されているカウントアップの作業を停止し、該カウンター回路２７が保持している値が演算回路２８に転送される。演算回路２８は該カウンター回路２７から入力された値と第２のレジスター２１０が保持している値を演算し、その演算結果を第１のレジスター２９に格納する。第１のレジスター２９に格納された値がアナログ電圧ＶｉｎをAD変換した結果となる。
【００３４】
図１２に示すAD変換回路２１１では、第１のアンプ２２の出力端子から第１のマルチプレクサMXB21の出力端子O1までの経路を充電時・放電時いずれの場合においても使用するため、図１１に示すAD変換回路１４を用いてAD変換を行うよりも変換精度を向上させることが期待できる。
【００３５】
ここで、第１のアンプ２２の出力の時間変位を、図１３に示している。図１３中の軌跡(1)、軌跡(2)、軌跡(3)、軌跡(4)の充電時電流はそれぞれ（Ｖｃ−Ｖｉｎ４）／Ｒ１、（Ｖｃ−Ｖｉｎ３）／Ｒ１、（Ｖｉｎ２−Ｖｃ）／Ｒ１、（Ｖｉｎ１−Ｖｃ）／Ｒ１であり、放電電流はそれぞれ（Ｖｒｅｆ１−Ｖｃ）／Ｒ１、（Ｖｒｅｆ１−Ｖｃ）／Ｒ１、（Ｖｃ−Ｖｒｅｆ２）／Ｒ１、（Ｖｃ−Ｖｒｅｆ２）／Ｒ１である。ここで、Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３、Ｖｉｎ４に関しては、Ｖｉｎ１＞Ｖｉｎ２＞Ｖｃ＞Ｖｉｎ３＞Ｖｉｎ４の関係を満たし、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２は、Ｖｒｅｆ１＞Ｖｃ＞Ｖｒｅｆ２の関係を満たしている。
【００３６】
AD変換回路２１１に入力するアナログ電圧Ｖｉｎには、理論上、上限と下限とが存在する。アナログ入力電圧Ｖｉｎの理論上の入力範囲下限Ｖｉｎｍｉｎは充電完了時における第１のアンプ２２の出力電圧が電源電圧Ｖｄｄと同一になるときであり、アナログ入力電圧Ｖｉｎの理論上の入力範囲上限Ｖｉｎｍａｘは充電完了時における第１のアンプ２２の出力電圧が接地ＧＮＤと同一になるときである。実際の使用時においては、アナログ入力電圧Ｖｉｎの範囲は、上記理論上の入力範囲よりも多少狭いことが求められる。
【００３７】
アナログ入力電圧Ｖｉｎと放電終了時のカウンター値Δｘとの関係を次に説明する。アナログ入力電圧ＶｉｎがＶｉｎ＜Ｖｃを満たすとき充電電流が（Ｖｃ−Ｖｉｎ）／Ｒ１であり、放電電流が（Ｖｒｅｆ１−Ｖｃ）／Ｒ１であるから、アナログ入力電圧Ｖｉｎと放電終了時のカウンター値Δｘの間において以下の[数４]が成り立つ。
【数４】
0005493984.tif 000005
【００３８】
上記[数４]を計算・整理し、Ｔｃ＝ΔｃＴ、及び、Ｔｘ＝ΔｘＴであることを考慮すると次の[数５]を導くことができる。
【数５】
0005493984.tif 000006
(ただしＶｉｎ＜Ｖｃのとき)
【００３９】
一方、アナログ入力電圧ＶｉｎがＶｉｎ＞Ｖｃを満たすとき充電電流が（Ｖｉｎ−Ｖｃ）／Ｒ１であり、放電電流が（Ｖｃ−Ｖｒｅｆ２）／Ｒ１であるから、アナログ入力電圧Ｖｉｎと放電終了時のカウンター値Δｘの間において以下の[数６]が成り立つ。
【数６】
0005493984.tif 000007
【００４０】
同様に上記[数６]を計算・整理し、Ｔｃ＝ΔｃＴ、及び、Ｔｘ＝ΔｘＴであることを考慮すると次の[数７]を導くことができる。
【数７】
0005493984.tif 000008
(ただしＶｉｎ＞Ｖｃのとき)
【００４１】
上記の[数５]、[数７]に基づき、アナログ入力電圧Ｖｉｎを横軸に、放電終了時のカウンター値Δｘを縦軸にとった場合のＶｉｎとΔｘの関係を表現したものが図１４に示されている。ΔｘはＶｉｎ＝Ｖｃに関して対称性があるため、アナログ入力電圧Ｖｉｎとカウンター値Δｘ間には線形性は存在するが単調増加性は存在しない。ここで、演算回路２８を使用することで単調増加性を確保する方法を以下説明する。
【００４２】
図１４より、Ｖｉｎ＜ＶｃのときはΔｘを横軸に対して折り返しその値に｛Ｖｃ／（Ｖｒｅｆ１−Ｖｃ）｝Δｃを加える。また、Ｖｉｎ≧ＶｃのときはΔｘに｛Ｖｃ／（Ｖｒｅｆ１−Ｖｃ）｝Δｃを加える。具体的にはＶｉｎ＜Ｖｃのとき、つまり第２のコンパレータ２４の出力から制御回路２５に対してＬ信号が入力されたとき、演算回路２８は以下の[数８]で示される演算を行う（[数８]は、演算回路２８の出力である）。
【数８】
0005493984.tif 000009
【００４３】
一方、Ｖｉｎ＞Ｖｃのとき、つまり第２のコンパレータ２４の出力から制御回路２５に対してＨ信号が入力されたとき、演算回路２８は以下の[数９]で示される演算を行う（[数９]は、演算回路２８の出力である）。
【数９】
0005493984.tif 000010
【００４４】
上記の[数８]、[数９]の演算を実施すると、アナログ入力電圧Ｖｉｎと、演算回路２８の出力との間に、線形性と単調増加性を確保できる。演算回路２８は、カウンター回路２７から入力されたデータΔｘ（１）またはΔｘ（２）と第２のレジスター２１０から入力されたデータ｛Ｖｃ／（Ｖｒｅｆ１−Ｖｃ）｝Δｃとについて、[数８]または[数９]に従った演算を行い第１のレジスター２９に出力する。
【発明の概要】
【発明が解決しようとする課題】
【００４５】
図１２に示すAD変換回路２１１を用いて、該AD変換回路２１１に入力されたアナログ電圧ＶｉｎのAD変換を行う際、アナログ入力電圧Ｖｉｎとバイアス電圧Ｖｃとの電位差が小さくなると第１の容量Ｃ１充電時の電流は微小なものになる。微小な電流を用いて第１の容量Ｃ１を一定時間充電した場合、充電終了時での第１のアンプ２２の出力電圧と第１のコンパレータ２３の反転入力端子に印加されているバイアス電圧Ｖｃと差は小さい。放電を開始するために第１のマルチプレクサMXB21の切り替えを行うと、スイッチングノイズの影響を受けて第１のアンプ２２の出力電圧がリンギングすることが多い。このとき、第１のアンプ２２の出力電圧と第１のコンパレータ２３のコンパレート電圧（バイアス電圧）Ｖｃとの差が小さいため、スイッチングノイズによってもたらされるリンギングにより、瞬間的に第１のアンプ２２の出力電圧が該コンパレート電圧Ｖｃを下回ることがある。それにより第１の容量Ｃ１に保持された電荷の放電が完全に終了したと、制御回路２５が誤認識してしまい、正常にAD変換を行うことができなくなることがある。つまり、ＶｉｎとＶｃの電位差が小さいときには、AD変換動作の安定性を確保することができないことが多い。
【００４６】
図１６は、放電開始直前に生じるスイッチングノイズの影響により第１のアンプ２２の出力電圧が瞬間的に電圧Ｖｃを下回るという上記の現象を模式的に図示したものである。
【００４７】
また、充電電流が微小なものになるとその経路で生じるリーク電流の影響も大きくなる。具体例を以下に挙げる。図１７は、第１のマルチプレクサMXB21の構造をトランジスタレベルで示した回路図である。第１のマルチプレクサMXB21は、３つのアナログスイッチSW31,SW32,SW33と論理回路とから構成されている。アナログスイッチSW31,SW32,SW33を構成するＭＯＳトランジスタではジャンクションリークが生じており高温になるとジャンクションリーク量は指数関数的に増加する。つまり高温時に微小電流を用いて充放電を行う場合、アナログスイッチSW31,SW32,SW33からリークする電流が充電電流に占める割合が大きくなるため、理論値どおりの電流を用いて充電を行うことができない。この現象はAD変換誤差に繋がる。
【００４８】
以上のように、微小な電流値を扱うと、対応するAD変換値も不安定不正確なものになる。換言すると、第１のコンパレータ２３のコンパレート電圧Ｖｃに近い電圧をAD変換回路２１１に入力するとAD変換値が不安定不正確になる。いまAD変換値が不安定不正確となるアナログ入力電圧範囲がＶｃ−ε〜Ｖｃ＋εであったとすると、このことを考慮に入れた上で、図１５で示されたアナログ入力電圧ＶｉｎとAD変換値の関係を修正したものが図１８である。
【００４９】
本発明の目的は、第１のコンパレータ２３のコンパレート電圧Ｖｃに近いアナログ電圧が入力されても安定してAD変換を行うことのできるAD変換回路を提供することである。
【課題を解決するための手段】
【００５０】
本発明は、上記の目的を達成するために為されたものである。本発明に係る２重積分AD変換回路は、
アナログ入力電圧Ｖｉｎと基準電圧とを切り替えて出力する切替え手段と、
所定のバイアス電圧Ｖｃが非反転入力端子に印加され、反転入力端子に上記切替え手段の出力が入力される第１のアンプを含む積分器と、
上記バイアス電圧Ｖｃが反転入力端子に印加され、上記積分器の出力が非反転入力端子に印加されており、上記積分器の出力が反転入力端子Ｖｃに到達したことを検知する比較器と、
上記アナログ入力電圧Ｖｉｎに基づいて、上記積分器における充電及び放電の時間を測定して、デジタル値を算出する演算手段と
から構成される２重積分AD変換回路において、
更に、
アナログ入力電圧Ｖｉｎの値の領域を判定するアナログ電圧領域判定手段と、
上記アナログ電圧領域判定手段が、アナログ入力電圧Ｖｉｎの値がバイアス電圧Ｖｃの近傍である第１の領域に在ると判定するとき、アナログ入力電圧Ｖｉｎの値が上記第１の領域以外の領域に在ることになるように、アナログ入力電圧Ｖｉｎに対して所定の演算を為すアナログ電圧演算手段と
を備え、
上記演算手段は、上記アナログ電圧演算手段が行う所定の演算に対応する調整演算を行ってデジタル値を算出するものであり、
更に、
上記アナログ電圧演算手段における上記所定の演算が、アナログ入力電圧Ｖｉｎに所定電圧値を加算すること、若しくは、アナログ入力電圧Ｖｉｎから所定電圧値を減算することであり、
上記演算手段における調整演算は、
上記アナログ入力電圧Ｖｉｎに所定の電圧値を加算して算出された第１のアナログ入力電圧に基づいて上記演算手段が算出した第１のデジタル値と、
上記アナログ入力電圧Ｖｉｎから所定の電圧値を減算して算出された第２のアナログ入力電圧に基づいて上記演算手段が算出した第２のデジタル値との、平均値を求めることである
ことを特徴とする。
【発明の効果】
【００５１】
従来技術においては、積分器の非反転入力端子に印加される比較電圧に近い電圧をAD変換する場合、積分器の容量に対して微小な充電電流を用いるため、変換結果が不安定であった。本発明を利用することにより、従来技術では安定的にAD変換を行うことができない入力電圧に対しても、安定的にAD変換を行うことができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態に係るAD変換回路の概略回路図である。
【図２】アナログ入力電圧ＶｉｎとAD変換値の関係を示すグラフである。
【図３】アナログ電圧２ＶｉｎをAD変換した場合の第１のアンプの出力端子の電圧変位を示したグラフである。
【図４】本発明の第２の実施形態に係るAD変換回路の概略回路図である。
【図５】アナログ入力電圧ＶｉｎがＶｃ−ε＜Ｖｉｎ＜Ｖｃ＋εである場合における第１のアンプの出力の時間変位を示したグラフである。
【図６】アナログ入力電圧とAD変換値との関係を示したグラフである。
【図７】本発明の第３の実施形態に係るAD変換回路の概略回路図である。
【図８】アナログ入力電圧Ｖｉｎと、放電終了時のカウンター回路の値Δｘとの概略の関係を示すグラフある。
【図９】２重積分型AD変換回路の一般的な回路構成例を示す図である。
【図１０】アナログ電圧Ｖｉｎを数値Δｘに変換する一連の動作の中での第１のアンプ１の出力電圧時間変位を示すグラフである。
【図１１】図９で示されたAD変換回路を更に具体化した回路図である。
【図１２】従来技術におけるAD変換回路の回路図であり、充放電時に使用する経路を一致させた回路構成を備える回路図である。
【図１３】図１２に示す従来技術のAD変換回路における、第１のアンプの出力の時間変位を示すグラフである。
【図１４】アナログ入力電圧Ｖｉｎを横軸に、放電終了時のカウンター値Δｘを縦軸にとった場合のＶｉｎとΔｘの関係を表現したグラフである。
【図１５】アナログ入力電圧ＶｉｎとAD変換値の関係を示すグラフである。
【図１６】放電開始直前に生じるスイッチングノイズの影響により、AD変換回路に含まれる第１のアンプの出力電圧が瞬間的に電圧Ｖｃを下回るという現象を模式的に図示したグラフある。
【図１７】図１２に示す従来技術のAD変換回路に含まれる第１のマルチプレクサの構造をトランジスタレベルで示した回路図である。
【図１８】図１５で示されたアナログ入力電圧ＶｉｎとAD変換値の関係を修正したグラフである。
【発明を実施するための形態】
【００５３】
以下、図面を参照しつつ、本発明に係る好適な実施形態を説明する。
【００５４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るAD変換回路４１１の概略回路図である。第１の実施形態に係るAD変換回路４１１は、アナログ入力電圧Ｖｉｎと基準電圧（Ｖｒｅｆ１、Ｖｒｅｆ２）とを切り替えて出力する切替え手段（MXB41）と、所定のバイアス電圧Ｖｃが非反転入力端子に印加され、反転入力端子に切替え手段（MXB41）の出力が入力される第１のアンプを含む積分器（４２）と、バイアス電圧Ｖｃが反転入力端子に印加され積分器（４２）の出力が非反転入力端子に印加されており積分器（４２）の出力が反転入力端子Ｖｃに到達したことを検知する比較器（４４）と、アナログ入力電圧Ｖｉｎに基づいて、積分器（４２）における充電及び放電の時間を測定して、デジタル値を算出する演算手段（４６、４７、４８、４９、４１０）とから構成される。このような２重積分AD変換回路において、更に、アナログ入力電圧Ｖｉｎの値の領域を判定するアナログ電圧領域判定手段（４１２）と、アナログ電圧領域判定手段（４１２）が、アナログ入力電圧Ｖｉｎの値がバイアス電圧Ｖｃの近傍である第１の領域に在ると判定するときアナログ入力電圧Ｖｉｎの値が第１の領域以外の領域に在ることになるようにアナログ入力電圧Ｖｉｎに対して所定の演算を為すアナログ電圧演算手段（４１）とを備え、演算手段（４６、４７、４８、４９、４１０）は、アナログ電圧演算手段（４１）が行う所定の演算に対応する調整演算を行ってデジタル値を算出することを特徴とする。特に、第１の実施形態に係るAD変換回路４１１では、アナログ電圧演算手段（４１）における所定の演算が、アナログ入力電圧Ｖｉｎに所定の実数値を乗算することであり、演算手段における調整演算は、デジタル値を所定の実数値で除算することである。以下では、図１２に示す従来技術であるAD変換回路211から追加された回路部分を中心に説明する。
【００５５】
図１に示すアナログ電圧演算回路４１は、１入力端子I41_1と、１出力端子O41と、２制御端子C41_1,C41_2を備えている。入力端子I41_1にはアナログ入力電圧Ｖｉｎが印加されており、それを演算したアナログ電圧が出力端子O41から出力される。なお、アナログ電圧演算回路４１は、２制御端子C41_1,C41_2に印加された信号に対応する演算式に従いアナログ電圧の演算を行う。
【００５６】
アナログ電圧領域判定回路４１２は、３入力端子I412_1,I412_2,I412_3と、２出力端子O412_1,O412_2を備えている。3入力端子I412_1、I412_2、I412_3には夫々アナログ電圧Ｖｉｎ、Ｖｃ−ε、Ｖｃ＋εが印加されている。
【００５７】
アナログ電圧領域判定回路４１２は、アナログ電圧Ｖｉｎが、次のように定義されるレベル領域１、レベル領域２、又は、レベル領域３の、いずれに属するかを判定する。
・レベル領域１：Ｖｉｎｍｉｎ以上Ｖｃ−ε以下、
・レベル領域２：Ｖｃ−ε以上Ｖｃ＋ε以下、
・レベル領域３：Ｖｃ＋ε以上Ｖｉｎｍａｘ以下。
アナログ入力電圧Ｖｉｎがレベル領域１の範囲内に入っている場合、出力端子O412_1と出力端子O412_2からは、夫々Ｌ信号とＬ信号が出力される。またアナログ入力電圧Ｖｉｎがレベル領域２の範囲内に入っている場合、出力端子O412_1と出力端子O412_2からは、夫々Ｈ信号とＬ信号が出力される。またアナログ入力電圧Ｖｉｎがレベル領域３の範囲内に入っている場合、出力端子O412_1と出力端子O412_2からは、夫々Ｈ信号、Ｈ信号が出力される。アナログ電圧領域判定回路４１２の２出力は、制御回路４５と、アナログ電圧演算回路４１の２制御端子と、演算回路４８とに印加される。
【００５８】
図１２に示すAD変換回路２１１を用いる従来のAD変換技術では、第１のアンプ２２の非反転入力端子及び第１のコンパレータ２３の反転入力端子に印加される電圧Ｖｃ付近の電圧が、AD変換回路２１１の入力として印加される場合、第１の容量Ｃ１に微小な充放電を行うことになるので、変換値が不正確不安定になることを前に述べた。そこで第１の実施形態に係る回路では、アナログ入力電圧ＶｉｎがＶｃ−ε≦Ｖｉｎ≦Ｖｃ＋εの領域（レベル領域２）にあるとき、変換値が不安定不正確になることを前提とする。つまり、図１に示すAD変換回路４１１では、アナログ入力電圧ＶｉｎがＶｃ−ε≦Ｖｉｎ≦Ｖｃ＋εを満たす場合と満たさない場合とでは、異なる方法でAD変換を行う。
【００５９】
まず、AD変換回路４１１にＶｉｎｍｉｎ＜Ｖｉｎ＜Ｖｃ−ε（レベル領域１）又は、Ｖｃ＋ε＜Ｖｉｎ＜Ｖｉｎｍａｘ （レベル領域３）を満たすアナログ電圧Ｖｉｎが入力された場合は、アナログ電圧演算回路４１の出力端子O41からは入力端子I41_1に印加されたアナログ電圧Ｖｉｎがそのまま出力される。その後の動作は、図１２に示すAD変換回路２１１を用いた従来の変換回路と同様である。
【００６０】
次に、AD変換回路４１１にＶｃ−ε≦Ｖｉｎ≦Ｖｃ＋ε（レベル領域２）であるアナログ電圧Ｖｉｎが入力されたとき、該AD変換回路４１１は直接Ｖｉｎを正確にAD変換することができない。そこで第１の実施形態に係る回路では、アナログ入力電圧ＶｉｎとAD変換値とが正比例の関係にあることを利用して、アナログ入力電圧Ｖｉｎを２倍にした電圧２ＶｉｎのAD変換を実施し、その際の出力値を２で除算することを行う。このようにすることでアナログ入力電圧ＶｉｎをAD変換した値を正確に求めることができる（図２参照）。当然ながら、アナログ入力電圧Ｖｉｎは、Ｖｃ＋ε＜２Ｖｉｎ＜Ｖｉｎｍａｘの関係を満たすことが求められる。
【００６１】
アナログ入力電圧Ｖｉｎが、Ｖｃ−ε＜Ｖｉｎ＜Ｖｃ＋ε（レベル領域２）である場合に、AD変換回路４１１を用いてAD変換を行う際の具体的な回路動作を説明する。
【００６２】
アナログ電圧領域判定回路４１２からアナログ電圧演算回路４１の制御端子C41_1,C41_2に提供される信号により、アナログ電圧演算回路４１は、アナログ入力電圧ＶｉｎがＶｃ−ε＜Ｖｉｎ＜Ｖｃ＋εに属していることを認識する。
【００６３】
このときアナログ電圧演算回路４１は、入力された電圧Ｖｉｎを２倍にして出力する。つまり、アナログ電圧演算回路４１から２×Ｖｉｎが出力される。アナログ入力電圧２ＶｉｎのAD変換を実施しその変換値を２で除算すれば、アナログ入力電圧ＶｉｎをAD変換した値を求めることができる。図３は、アナログ電圧２ＶｉｎをAD変換した場合の第１のアンプ４３の出力端子の電圧変位を示したものである。
【００６４】
なお第１の実施形態に係るAD変換回路４１１は、アナログ入力電圧ＶｉｎがＶｃ−ε＜Ｖｉｎ＜Ｖｃ＋ε（レベル領域２）に属しているとき、つまり直接AD変換を実施できないときは、レベル領域３（Ｖｃ＋ε以上Ｖｉｎｍａｘ以下）に入るように実数値で乗算された入力電圧のAD変換を行い、その変換値を同一実数で除算することよりアナログ電圧Ｖｉｎに対応するAD変換値を求める、というものであってもよい。更に第１の実施形態に係るAD変換回路４１１は、アナログ入力電圧Ｖｉｎがレベル領域２に属しているとき、レベル領域１（Ｖｉｎｍｉｎ以上Ｖｃ−ε以下）に入るように実数値で除算された入力電圧のAD変換を行い、その変換値を同一実数で乗算することによりナログ電圧Ｖｉｎに対応するAD変換値を求める、というものであってもよい。
【００６５】
（第２の実施形態）
図４は、本発明の第２の実施形態に係るAD変換回路５１２の概略回路図である。第２の実施形態に係るAD変換回路５１２は、アナログ入力電圧Ｖｉｎと基準電圧（Ｖｒｅｆ１、Ｖｒｅｆ２）とを切り替えて出力する切替え手段（MXB51）と、所定のバイアス電圧Ｖｃが非反転入力端子に印加され、反転入力端子に切替え手段（MXB41）の出力が入力される第１のアンプを含む積分器（５２）と、バイアス電圧Ｖｃが反転入力端子に印加され積分器（５２）の出力が非反転入力端子に印加されており積分器（５２）の出力が反転入力端子Ｖｃに到達したことを検知する比較器（５４）と、アナログ入力電圧Ｖｉｎに基づいて、積分器（５２）における充電及び放電の時間を測定して、デジタル値を算出する演算手段（５６、５７、５８、５９、５１０、５１１）とから構成される。このような２重積分AD変換回路において、更に、アナログ入力電圧Ｖｉｎの値の領域を判定するアナログ電圧領域判定手段（５１２）と、アナログ電圧領域判定手段（５１２）が、アナログ入力電圧Ｖｉｎの値がバイアス電圧Ｖｃの近傍である第１の領域に在ると判定するときアナログ入力電圧Ｖｉｎの値が第１の領域以外の領域に在ることになるようにアナログ入力電圧Ｖｉｎに対して所定の演算を為すアナログ電圧演算手段（５１）とを備え、演算手段（５６、５７、５８、５９、５１０、５１１）は、アナログ電圧演算手段（５１）が行う所定の演算に対応する調整演算を行ってデジタル値を算出することを特徴とする。特に、第２の実施形態に係るAD変換回路５１２では、アナログ電圧演算手段（５１）における所定の演算が、アナログ入力電圧Ｖｉｎに所定電圧値を加算すること、若しくは、アナログ入力電圧Ｖｉｎから所定電圧値を減算することであり、演算手段における調整演算は、アナログ入力電圧Ｖｉｎに所定の電圧値を加算して算出された第１のアナログ入力電圧に基づいて演算手段が算出した第１のデジタル値と、アナログ入力電圧Ｖｉｎから所定の電圧値を減算して算出された第２のアナログ入力電圧に基づいて演算手段が算出した第２のデジタル値との、平均値を求めることである。以下では、図１に示す第１の実施形態に係るAD変換回路４１１との差異部分を中心に説明する。
【００６６】
図１に示す第１の実施形態に係るAD変換回路４１１を利用するには、アナログ入力電圧Ｖｉｎが次の[数１０]を満たす必要がある。
【数１０】
0005493984.tif 000011
従って、アナログ入力電圧Ｖｉｎが、Ｖｃ＋ε＜２Ｖｉｎを満たしても、２Ｖｉｎ＞Ｖｉｎｍａｘである場合には、第１の実施形態に係るAD変換回路４１１を利用できない。
【００６７】
また図２に示すように、アナログ入力電圧ＶｉｎとAD変換値の関係式は理論的には原点を通過するが、実用時には第１のアンプ４３の入力オフセット等のミスマッチング性により原点を通過しないこともある。アナログ入力電圧ＶｉｎとAD変換値の関係式が原点を通過しない場合、第１の実施形態に係るAD変換回路４１１を利用すると、AD変換結果に誤差が生じることがある。これらの不都合を克服すべく、図４に示される第２の実施形態に係るAD変換回路５１２が構成されている。
【００６８】
第２の実施形態に係るAD変換回路５１２は、第１の実施形態に係るAD変換回路４１１（図１参照）と比べて、第３のレジスター５１１が追加されている。第３のレジスター５１１は、演算回路５８に対してデータを転送することも演算回路５８からデータを受け取ることもできるレジスターである。また、アナログ電圧演算回路５１は、３入力端子I51_1,I52_1,I51_3、１出力端子O51、３制御端子C51_1,C51_2,D51_1を備えている。入力端子I51_1にはアナログ電圧Ｖｉｎが、入力端子I51_2にはアナログ電圧Ｖin−２εが、入力端子I51_3にはアナログ電圧Ｖin＋２εが印加されている。制御端子C51_1,C51_2には、Ｈ信号若しくはＬ信号が印加される。その余の部分は、第１の実施形態に係るAD変換回路４１１と同様のものである。
【００６９】
第２の実施形態に係るAD変換回路５１２を用いてアナログ入力電圧ＶｉｎのAD変換を実施する手順を以下に説明する。
【００７０】
まず、アナログ入力電圧Ｖｉｎが問題なくAD変換を実施できる領域に属している場合と、そうでない場合とで、AD変換実施手法が異なる。つまり、アナログ入力電圧ＶｉｎがＶｉｎ≦Ｖｃ−ε（レベル領域１）又はＶｃ＋ε≦Ｖｉｎ（レベル領域３）に属している場合と、Ｖｃ−ε＜Ｖｉｎ＜Ｖｃ＋ε（レベル領域２）に属している場合とで、AD変換の方法が異なる。アナログ入力電圧Ｖｉｎが、Ｖｉｎ≦Ｖｃ−ε（レベル領域１）又はＶｃ＋ε≦Ｖｉｎ（レベル領域３）にあるとき、アナログ電圧演算回路５１は、アナログ電圧領域判定回路５１２からアナログ電圧演算回路５１の制御端子C51_1、C51_2に入力される信号により、アナログ入力電圧Ｖｉｎが、Ｖｉｎ≦Ｖｃ−ε（レベル領域１）又はＶｃ＋ε≦Ｖｉｎ（レベル領域３）にあることを認識する。このときアナログ電圧演算回路５１は、入力端子I51_1に印加された電圧Ｖｉｎがそのまま出力端子O51から出力される。その後の動作は、図１２に示すAD変換回路２１１を用いた従来の変換回路と同様である。
【００７１】
アナログ入力電圧Ｖｉｎが、Ｖｃ−ε＜Ｖｉｎ＜Ｖｃ＋ε（レベル領域２）であるときは、直接アナログ入力電圧Ｖｉｎを印加してAD変換を正確に実施することができない。そこで、第２の実施形態に係るAD変換回路５１２では、AD変換を二度行う。
【００７２】
第２の実施形態に係るAD変換回路５１２は、まず、アナログ電圧Ｖｉｎ−２εのAD変換を実施し変換結果を保持する。次に、アナログ電圧Ｖｉｎ＋２εのAD変換を実施し、その変換結果を保持する。アナログ入力電圧ＶｉｎとAD変換値とは線形の関係にあることから、アナログ電圧Ｖｉｎ−２εにおける変換値とアナログ電圧Ｖｉｎ＋２εにおける変換値とを加算した結果を、２で除算すれば、アナログ入力電圧ＶｉｎのAD変換値を求めることができる。
【００７３】
上記のAD変換の際の、AD変換回路５１２の回路動作は以下の通りである。アナログ電圧演算回路５１は、AD変換開始前、アナログ電圧領域判定回路５１２から制御端子C51_1、C51_2を介して入力される信号により、アナログ入力電圧ＶｉｎがＶｃ−ε＜Ｖｉｎ＜Ｖｃ＋ε（レベル領域２）であることを認識するとする。
【００７４】
このとき、まずアナログ電圧演算回路５１の制御回路D51_1には、Ｌ信号が制御回路５５より入力されている。この場合、アナログ電圧演算回路５１の出力端子O51からは、入力端子I51_2に印加されたアナログ電圧Ｖｉｎ＋２εが出力される。第１のマルチプレクサMXB51の出力O1と入力IN1とが導通状態となり、電流値{（Ｖｉｎ＋２ε）−Ｖｃ}／Ｒ１で第１の容量Ｃ１に一定時間充電が行われる。充電終了後、第１のマルチプレクサMXB51の出力O1は、入力IN2と導通状態となり、電流値{Ｖｃ−Ｖｒｅｆ２}／Ｒ１にて、第１の容量Ｃ１に蓄えられた電荷が完全に放電されて一度目のAD変換が終了する。
【００７５】
その直後に、制御回路５５は、アナログ電圧演算回路５１の制御端子D51_1にＨ信号を印加する。アナログ電圧演算回路５１は制御回路５５からＨ信号を受け取ると、出力端子O51から、入力端子I51_3に印加された電圧Ｖｉｎ−２εが出力される。その後は一度目のAD変換と同様に、電流値{Ｖｃ−（Ｖｉｎ−２ε）}／Ｒ１で第１の容量Ｃ１に一定時間充電が行われ、電流値{Ｖｒｅｆ１−Ｖｃ}／Ｒ１にて第１の容量Ｃ１に蓄えられた電荷が完全に放電されて二度目のAD変換が終了する。
【００７６】
一度目と二度目のAD変換終了直後に、カウンター回路５７に保持されているデータを夫々Ｃ５７＿１、Ｃ５７＿２とすると、一度目のAD変換時における変換値ＡＤ１と二度目のAD変換時における変換値ＡＤ２は、夫々、下記の[数１１]、[数１２]で記述することができる。
【数１１】
0005493984.tif 000012
【数１２】
0005493984.tif 000013
【００７７】
したがって、アナログ入力電圧ＶｉｎのAD変換値ＡＤは、下記の[数１３]で記述できる。
【数１３】
0005493984.tif 000014
【００７８】
[数１３]で示される演算を実施するにあたり、まず第２のレジスター５１０に｛Ｖｃ／（Ｖｒｅｆ１−Ｖｃ｝Δｃに相当するデータが格納される。一度目のAD変換終了時、カウンター回路５７が保持しているデータＣ５７＿１が第３のレジスター５１１に格納される。次に二度目のAD変換終了時には、カウンター回路５７が保持しているデータＣ５７＿２と、第３のレジスター５１１に格納されているデータＣ５７＿１と、第２のレジスター５１０に格納されているデータ｛Ｖｃ／（Ｖｒｅｆ１−Ｖｃ｝Δｃを用いて、上記の[数１３]に従う演算が実施される。その演算結果が第１のレジスター５９に格納されると、アナログ入力電圧ＶｉｎがＶｃ−ε＜Ｖｉｎ＜Ｖｃ＋εである場合における一連のAD変換が終了する。
【００７９】
なお図５は、アナログ入力電圧ＶｉｎがＶｃ−ε＜Ｖｉｎ＜Ｖｃ＋εである場合における第１のアンプ５３の出力の時間変位を示したグラフであり、図６は、アナログ入力電圧とAD変換値との関係を示したグラフである。
【００８０】
第２の実施形態に係るAD変換回路５１２は、アナログ入力電圧ＶｉｎがＶｃ−ε＜Ｖｉｎ＜Ｖｃ＋ε（レベル領域２）に属しているとき、つまり直接AD変換を実施できないときは、アナログ入力電圧Ｖｉｎと所定の関係にあり「レベル領域１」に含まれる第１のアナログ電圧値についてのAD変換を実施し、同時にアナログ入力電圧Ｖｉｎと所定の関係にあり「レベル領域３」に含まれる第２のアナログ電圧値についてのAD変換を実施し、これら二つのAD変換結果に基づいて、アナログ入力電圧ＶｉｎのAD変換結果を演算する、というものであってもよい。
【００８１】
（第３の実施形態）
図７は、本発明の第３の実施形態に係るAD変換回路６１１の概略回路図である。以下では、第３の実施形態に係るAD変換回路６１１は、アナログ入力電圧Ｖｉｎと基準電圧とを切り替えて出力する切替え手段（MBX61）と、所定のバイアス電圧Ｖｃが非反転入力端子に印加され反転入力端子に切替え手段（MBX61）の出力が入力される第１のアンプを含む積分器（６１）と、バイアス電圧Ｖｃが反転入力端子に印加され、積分器（６１）の出力が非反転入力端子に印加されており積分器（６１）の出力が反転入力端子Ｖｃに到達したことを検知する比較器（６３）と、アナログ入力電圧Ｖｉｎに基づいて積分器（６１）における充電及び放電の時間を測定してデジタル値を算出する演算手段（６５、６６、６７、６８、６９）とから構成される。このような２重積分AD変換回路において、更に、  アナログ入力電圧Ｖｉｎの値の領域を判定するアナログ電圧領域判定手段（６１０）を備え、アナログ電圧領域判定手段（６１０）が、アナログ入力電圧Ｖｉｎの値がバイアス電圧Ｖｃの近傍である第１の領域に在ると判定するとき、基準電圧の値とバイアス電圧Ｖｃの値とに所定の値が追加され、演算手段（６５、６６、６７、６８、６９）は、基準電圧の値とバイアス電圧Ｖｃの値とに所定の値が追加されたことに対応する調整演算を行ってデジタル値を算出することを特徴とする。以下では、図１に示す第１の実施形態に係るAD変換回路４１１、及び図４に示す第２の実施形態に係るAD変換回路５１２との差異部分を中心に説明する。
【００８２】
図１２に示すAD変換回路２１１を用いる従来技術の回路では、アナログ入力電圧Ｖｉｎがレベル領域２（Ｖｃ−ε＜Ｖｉｎ＜Ｖｃ＋ε)に在る場合、第１の容量Ｃ１への充放電電流が微小となり、AD変換結果が不安定不正確になることを、前に述べた。このAD変換回路２１１において、第１のアンプ２２の非反転入力端子と第１のコンパレータ２３の反転入力端子に印加する電圧をＶｃからＶｃ＋αへ変化させると、AD変換結果が不安定になるレベル領域２’は、Ｖｃ＋α−ε以上、Ｖｃ＋α＋ε以下となる。ただし、レベル領域２とレベル領域２’とが、共通範囲を持たないように電圧値αを定めるものとする。
【００８３】
つまり、第１のアンプ２２の非反転入力端子と第１のコンパレータ２３の反転入力端子に電圧Ｖｃを印加しているときにアナログ入力電圧Ｖｉｎがレベル領域２に入った場合、第１のアンプ２２の非反転入力端子と第１のコンパレータ２３の反転入力端子とに電圧Ｖｃ＋αを印加すれば、アナログ入力電圧はAD変換結果が不安定となるレベル領域（レベル領域２’）から外れる。そうするとアナログ入力電圧はレベル領域２’以外に在ることになって、問題なくAD変換が行われることになる。AD変換後、変換結果に対して適宜演算が加えられれば、レベル領域２（Ｖｃ−ε＜Ｖｉｎ＜Ｖｃ＋ε）に入ったアナログ入力電圧Ｖｉｎに対応するAD変換値を求めることができることになる。このような変換は、図７で示すAD変換回路６１１を用いて実現することができる。AD変換回路６１１を用いてAD変換を行う具体的な手順を以下説明する。
【００８４】
まず、図７に示す第３の実施形態に係るAD変換回路６１１のうち、図１２に示すAD変換回路211と比較して、追加若しくは変更された部分を述べる。
【００８５】
第１のマルチプレクサMXB61は、５入力端子(IN1,IN2,IN3,IN4)、３制御端子(N61_1,N61_2,N1)、及び１出力端子(O1)を備えており、出力端子O1は積分器61の入力となっている。入力端子（IN1,IN2,IN3,IN4）には、夫々アナログ電圧Ｖｉｎ、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ１＋αが印加されている。制御端子N61_1,N61_2にはアナログ電圧領域判定回路６１０の出力が印加されており、制御端子N1には制御回路６４の出力が印加されている。出力端子O1がどの入力端子と導通状態となるかは、制御端子N61_1,N61_2,N1に印加される信号によって決定される。
【００８６】
第２のマルチプレクサMXB62は、２入力端(IN6,IN7)、２制御端子(N62_1,N62_2)、及び１出力端子(O2)を備えており、出力端子O2は第１のアンプ６２の非反転入力端子と第１のコンパレータ６３の反転入力端子に接続されている。制御端子N62_1と制御端子N62_2にはアナログ電圧領域判定回路６１０の出力が印加されている。出力端子O2が、入力端子IN6と入力端子IN7とのいずれと導通状態となるかは、制御端子N62_1と制御端子N62_2に印加される信号により定まる。
【００８７】
アナログ電圧領域判定回路６１０は、３入力端子(I610_1,I610_2,I610_3)、及び２出力端子(O610_1,O610_2)を備えており、入力端子（I610_1,I610_2,I610_3）には、夫々アナログ電圧Ｖｉｎ、Ｖｃ−ε、Ｖｃ＋εが印加されている。前述したように、アナログ電圧領域判定回路６１０は、アナログ入力電圧Ｖｉｎがレベル領域１（Ｖｉｎｍｉｎ以上Ｖｃ−ε以下）、レベル領域２（Ｖｃ−ε以上Ｖｃ＋ε以下）、又は、レベル領域３（Ｖｃ＋ε以上Ｖｉｎｍａｘ以下）のどの領域に入っているかを判定し、その判定結果を、第１のマルチプレクサMXB61と、第２のマルチプレクサMXB62と、演算回路６７とに伝達している。
【００８８】
このように構成された第３の実施形態に係るAD変換回路６１１において、アナログ入力電圧Ｖｉｎがレベル領域１（Ｖｉｎｍｉｎ以上Ｖｃ−ε以下)、又はレベル領域３(Ｖｃ＋ε以上Ｖｉｎｍａｘ以下)に入っている場合、第２のマルチプレクサMXB62の出力端子O2は入力端子I6と導通状態となり、積分器６１中の第１の容量Ｃ１には電荷が一定時間充電される。その後、第１のマルチプレクサMBX1の出力端子O1は、Ｖｉｎ＞Ｖｃであれば入力端子IN3と、Ｖｉｎ＜Ｖｃであれば入力端子IN2と、夫々導通状態になり、第１の容量Ｃ１に保持された電荷の放電が完全に終了した時点でAD変換が終了する。この回路動作は、従来技術と同様のものである。
【００８９】
一方、アナログ入力電圧Ｖｉｎがレベル領域２（Ｖｃ−ε以上Ｖｃ＋ε以下）に入っている場合には、第２のマルチプレクサMXB62の出力端子O2は、入力端子I7と導通状態となる。つまり、第１のアンプ６２の非反転入力端子、及び第１のコンパレータ６３の反転入力端子には、電圧Ｖｃ＋αが印加されるように、アナログ電圧領域判定回路６１０から第２のマルチプレクサMXB62に信号が送られる。電圧Ｖｃ＋αが第１のアンプ６２の非反転入力端子及び第１のコンパレータ６３の反転入力端子に印加されると、AD変換が不安定となる領域（レベル領域２’)は、Ｖｃ−ε＋α以上Ｖｃ＋ε＋α以下となる。当然ながら、レベル領域２とレベル領域２’とが共通部分を持たないように、正数αが決められている。この手順により、アナログ入力電圧Ｖｉｎはレベル領域２’から外れる。
【００９０】
アナログ入力電圧ＶｉｎをAD変換するには、まず、第１のマルチプレクサMXB61の出力端子O1が入力端子IN1と導通状態となり積分器６１中の第１の容量Ｃ１に充電が一定時間行われる。次に出力端子O1は入力端子IN4と導通状態となり放電が始まる。完全に放電が終了すればAD変換作業が終了する。
【００９１】
図８は、アナログ入力電圧Ｖｉｎと放電終了時のカウンター回路６６の値Δｘとの概略の関係を示すグラフある。点線で示されるグラフは、第１のアンプ６２の非反転入力端子と第１のコンパレータ６３の反転入力端子に印加される電圧がＶｃのときのものである。実線で示されるグラフは、第１のアンプ６２の非反転入力端子と第１のコンパレータ６３の反転入力端子に印加される電圧がＶｃ＋αのときのものである。まずＶｃが印加される場合、ＶｉｎとΔｘは下記の[数１４]、[数１５]で示される。
【数１４】
0005493984.tif 000015
(ただしＶｉｎ＜Ｖｃのとき)
【数１５】
0005493984.tif 000016
(ただしＶｉｎ＞Ｖｃのとき))
【００９２】
一方、Ｖｃ＋αが印加される場合、ＶｉｎとΔｘは下記の[数１６]で記述される。
【数１６】
0005493984.tif 000017
（ただしＶｃ−ε＜Ｖｉｎ＜Ｖｃ＋εのとき）
【００９３】
アナログ入力電圧Ｖｉｎがレベル領域２以外に入っている場合は、上述したように従来技術と同様であるので、式[数８]及び[数９]に示されるのと同様に、｛−Δｃ／（Ｖｒｅｆ１−Ｖｃ）｝Ｖｉｎ又は｛Δｃ／（Ｖｃ−Ｖｒｅｆ２）｝Ｖｉｎに、｛Ｖｃ／（Ｖｒｅｆ１−Ｖｃ｝Δｃを加える演算を、演算回路６７にて行うことでアナログ入力電圧Ｖｉｎに対応したAD変換値を求めることができる。
【００９４】
一方、アナログ入力電圧Ｖｉｎがレベル領域２に入っている場合は、上記[数１６]に示すように、｛−Δｃ／（Ｖｒｅｆ１−Ｖｃ）｝Ｖｉｎに、｛（Ｖｃ＋α）／（Ｖｒｅｆ１−Ｖｃ）｝Δｃを加える演算を、演算回路６７で行うことでアナログ入力電圧Ｖｉｎに対応したAD変換値を求めることができる。即ち、アナログ入力電圧Ｖｉｎがレベル領域２以外に入っている場合に利用する変換式（数１４）に基づいて、AD変換が行われることになる。
【００９５】
なお、第３の実施形態に係るAD変換回路６１１において、電圧値αが負数である場合には、第１のマルチプレクサMXB61の入力端子IN4に印加する電圧値を、Ｖｒｅｆ２＋αにすればよい。
【産業上の利用可能性】
【００９６】
本発明に係る２重積分型ADコンバータは、高精度かつ低消費電流であるため一般的に計測器の用途で広く利用され得る。
【符号の説明】
【００９７】
４１・・・アナログ電圧演算回路、４２・・・積分器、４３・・・第１のアンプ、４４・・・第１のコンパレータ、４５・・・制御回路、４６・・・発信器、４７・・・カウンター回路、４８・・・演算回路、４９・・・第１のレジスター、４１０・・・第２のレジスター、４１２・・・アナログ電圧領域判定回路。
【先行技術文献】
【特許文献】
【００９８】
【特許文献１】特開平５−８３１３５号公報
【図１】
0005493984.tif 000018
【図２】
0005493984.tif 000019
【図３】
0005493984.tif 000020
【図４】
0005493984.tif 000021
【図５】
0005493984.tif 000022
【図６】
0005493984.tif 000023
【図７】
0005493984.tif 000024
【図８】
0005493984.tif 000025
【図９】
0005493984.tif 000026
【図１０】
0005493984.tif 000027
【図１１】
0005493984.tif 000028
【図１２】
0005493984.tif 000029
【図１３】
0005493984.tif 000030
【図１４】
0005493984.tif 000031
【図１５】
0005493984.tif 000032
【図１６】
0005493984.tif 000033
【図１７】
0005493984.tif 000034
【図１８】
0005493984.tif 000035