(57)【特許請求の範囲】
【請求項１】
基板上に形成された埋込型の半導体光導波路素子であって、
第１端部から第２端部に向かって幅と厚さとがテーパー状に減少するコア層を有するテーパー導波路である、前記第２端部における導波光のスポットサイズが前記第１端部における導波光のスポットサイズよりも大きいスポットサイズ変換器を備え、前記コア層は、前記第１端部における層厚と前記第２端部における層厚との層厚比が１．５〜２．５であり、前記第２端部における幅が０．５μｍ以上１．０μｍ以下であり、マスク幅が８０μｍ以下の選択成長マスクを用いて選択成長によって形成したものであることを特徴とする半導体光導波路素子。
【請求項２】
前記テーパー導波路のコア層は、前記層厚比が２〜２．５であり、前記第２端部における幅が０．８μｍ以上であることを特徴とする請求項１に記載の半導体光導波路素子。
【請求項３】
前記第２端部において前記テーパー導波路に接続し、該第２端部と同一の幅であり、長さが１５〜８０μｍであるコア層を有する直線状の接続導波路をさらに備えることを特徴とする請求項１または２に記載の半導体光導波路素子。
【請求項４】
前記接続導波路のコア層の長さが２０〜６０μｍであることを特徴とする請求項３に記載の半導体光導波路素子。
【請求項５】
２つの前記テーパー導波路と、
前記２つのテーパー導波路の前記各第１端部において前記各コア層に接続した活性コア層を有する半導体能動光導波路と、
を備えることを特徴とする請求項１〜４のいずれか一つに記載の半導体光導波路素子。
【請求項６】
前記２つのテーパー導波路は、曲げ導波路を介して前記半導体能動光導波路に接続しており、前記２つのテーパー導波路の前記各第２端部の端面が、当該半導体光導波路素子の光の入出射端面に対し傾斜していることを特徴とする請求項５に記載の半導体導波路素子。
【請求項７】
２つ以上の請求項１〜６のいずれか一つに記載の半導体光導波路素子を１００μｍ以下の間隔でアレイ状に配列したものであることを特徴とする半導体光導波路アレイ素子。
【請求項８】
基板上に形成された埋込型の半導体光導波路素子の製造方法であって、
マスク幅が８０μｍ以下の選択成長マスクを用いた選択成長によって、第１端部における層厚と第２端部における層厚との層厚比が１．５〜２．５になるように、前記第１端部から前記第２端部に向かって厚さがテーパー状に減少するコア層を形成する選択成長工程と、
前記厚さをテーパー状に形成したコア層を、前記第２端部における幅が０．５μｍ以上１．０μｍ以下になるように、前記第１端部から前記第２端部に向かって幅がテーパー状に減少する形状にエッチングするエッチング工程と、
を含み、前記第２端部における導波光のスポットサイズが前記第１端部における導波光のスポットサイズよりも大きいスポットサイズ変換器を前記半導体光導波路素子中に形成することを特徴とする半導体光導波路素子の製造方法。
【請求項９】
請求項８に記載の製造方法によって、１００μｍ以下の間隔でアレイ状に配列した半導体光導波路素子を製造することを特徴とする半導体光導波路アレイ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に形成された埋込型の半導体光導波路素子、半導体光導波路アレイ素子、およびその製造方法に関するものである。
【背景技術】
【０００２】
光通信ネットワークの普及や進展に伴って、光通信システムで使用される光部品の高機能化が進んでいる。光部品には、信号光を発光または受光するような光能動部品、信号光を分岐または合波するような光受動部品、信号光の伝送線路となる光ファイバなどがあり、それぞれの光部品に対して高機能化や低コスト化のニーズが高まっている。
【０００３】
光能動部品に関しては、半導体光増幅器、半導体レーザ、半導体光変調器および半導体フォトダイオードといった半導体材料をベースとした光素子が主に使用されている。半導体をベースとした光能動部品は光増幅機能や高速動作、コンパクトな集積が可能であるという特徴を有している。光通信用光源としての半導体レーザや光変調器の多くは導波路型であり、光導波路の典型的なスポットサイズは１〜２μｍ程度である。
【０００４】
光受動部品に関しては、シリカ系材料をベースとした光導波路であるプレーナ光波回路（ＰＬＣ）の素子が製品化され、広く使用されている。ＰＬＣ導波路ベースの光受動部品は低損失で偏波依存性が小さいという長所を有している。ＰＬＣ導波路のスポットサイズはコア層とクラッド部との比屈折率差（Δ）によって異なるが、Δが０．８％程度である従来のＰＬＣ導波路ではスポットサイズは７〜８μｍ程度である。最近ではΔを高くして光回路サイズを小さくする技術が開発されており、例えばΔが２．５％程度のＰＬＣ導波路ではスポットサイズは４〜５μｍ程度と小さくなっている。また光ファイバもＰＬＣ導波路と同様にシリカ系材料をベースとしたものが主流であり、最近では０．２ｄＢ／ｋｍ以下の非常に低損失な光ファイバが実用化されている。通常のシングルモード光ファイバのスポットサイズは、９〜１０μｍ程度となっている。
【０００５】
このように、光能動部品、光受動部品、光ファイバでは、光導波路技術が共通して使われているものの、材料の屈折率やサイズの違いなどから、それぞれの光導波路のスポットサイズは異なっている。このように異なるスポットサイズを有する光導波路同士を結合する際、そのまま突き合わせて接合すると、スポットサイズの不整合によって大きな結合損失が発生してしまう。従って、異なるスポットサイズを有する光導波路を接続する際には、接続箇所付近でどちらか一方もしくは両方のスポットサイズを変化させ、互いのスポットサイズを整合させて接合することがよく行われる。スポットサイズを変化させる役割を担う部分はスポットサイズ変換器と呼ばれ、様々な構造が提案されている。
【０００６】
基板上の埋込型光導波路構造を有する光素子用のスポットサイズ変換器では、埋め込まれるコア層の形状を光伝搬方向に沿って徐々に変化させてテーパー形状としたテーパー導波路がしばしば用いられる。例えば非特許文献１では、コア層の幅を徐々に狭くしてテーパー形状とした幅テーパー導波路によるスポットサイズ変換器が記載されている。また、特許文献１では、選択成長を利用してコア層の厚さを徐々に薄くしてテーパー形状とした厚さテーパー導波路によるスポットサイズ変換器が記載されている。特許文献１では、スポットサイズ変換器の一方の端部と他方の端部とで、コア層の層厚比を３倍以上としたものが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−６１６５２号公報
【非特許文献】
【０００８】
【非特許文献１】P.  J.Williams,  D.  J.  Robbins,  J.  Fine,  I.  Griffith,  and  D.  C.  J.  Reid,  “1.55μm  DFB  lasers  incorporating  etched  lateral  taper  spot  size  converters,”  Electronics  Letter,  vol.  34,  pp.  770-771,  1998.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、幅テーパー導波路によるスポットサイズ変換器では、テーパー形状の先端部におけるコア層の幅には、サブミクロン程度の値が求められることが多い。例えば、典型的な半導体レーザの光導波路幅は２μｍ程度であるが、シングルモード光ファイバやΔの小さなＰＬＣ導波路との結合を最適にするためのスポットサイズ変換器についてのテーパー形状の先端部におけるコア層の幅は、０．２〜０．４μｍ程度と非常に小さな値である。良好な低結合損失を得るためには、先端部のコア層の幅を最適値の±０．１μｍ以内に制御する必要がある。しかしながら、先端部のコア層の幅を０．５μｍ以下にしようとすると、フォトリソグラフィーやエッチングによる加工精度を高精度に行なうことが極めて難しくなるため、コア層の幅を最適値に対して高精度でかつ再現性良く制御することは非常に困難であるという問題があった。
【００１０】
また、厚さテーパー導波路において、選択成長によってコア層の層厚比を３倍以上と大きくする場合、その層厚の差に起因して、コア層の結晶品質が低下し、あるいは結晶成長自体が困難になるという問題があった。
【００１１】
本発明は、上記に鑑みてなされたものであって、結合損失が低いとともに値のばらつきが少なく、かつ結晶品質が良好な半導体光導波路素子および半導体光導波路アレイ素子、ならびにその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述した課題を解決し、目的を達成するために、本発明に係る半導体光導波路素子は、基板上に形成された埋込型の半導体光導波路素子であって、第１端部から第２端部に向かって幅と厚さとがテーパー状に減少するコア層を有するテーパー導波路を備え、前記コア層は、前記第１端部における層厚と前記第２端部における層厚との層厚比が１．５〜２．５であり、前記第２端部における幅が０．５μｍ以上１．０μｍ以下であることを特徴とする。
【００１３】
また、本発明に係る半導体光導波路素子は、上記の発明において、前記テーパー導波路のコア層は、前記層厚比が２〜２．５であり、前記第２端部における幅が０．８μｍ以上であることを特徴とする。
【００１４】
また、本発明に係る半導体光導波路素子は、上記の発明において、前記第２端部において前記テーパー導波路に接続し、該第２端部と同一の幅であり、長さが１５〜８０μｍであるコア層を有する直線状の接続導波路をさらに備えることを特徴とする。
【００１５】
また、本発明に係る半導体光導波路素子は、上記の発明において、前記接続導波路のコア層の長さが２０〜６０μｍであることを特徴とする。
【００１６】
また、本発明に係る半導体光導波路素子は、上記の発明において、２つの前記テーパー導波路と、前記２つのテーパー導波路の前記各第１端部において前記各コア層に接続した活性コア層を有する半導体能動光導波路と、を備えることを特徴とする。
【００１７】
また、本発明に係る半導体光導波路素子は、上記の発明において、前記２つのテーパー導波路は、曲げ導波路を介して前記半導体能動光導波路に接続しており、前記２つのテーパー導波路の前記各第２端部の端面が、当該半導体光導波路素子の光の入出射端面に対し傾斜していることを特徴とする。
【００１８】
また、本発明に係る半導体光導波路素子は、上記の発明において、前記テーパー導波路のコア層は、マスク幅が８０μｍ以下の選択成長マスクを用いて選択成長によって形成したものであることを特徴とする。
【００１９】
また、本発明に係る半導体光導波路アレイ素子は、２つ以上の上記発明のいずれか一つに記載の半導体光導波路素子を１００μｍ以下の間隔でアレイ状に配列したものであることを特徴とする。
【００２０】
また、本発明に係る半導体光導波路素子の製造方法は、基板上に形成された埋込型の半導体光導波路素子の製造方法であって、選択成長によって、第１端部から第２端部に向かって厚さがテーパー状に減少するコア層を形成する選択成長工程と、前記厚さをテーパー状に形成したコア層を、前記第１端部から前記第２端部に向かって幅がテーパー状に減少する形状にエッチングするエッチング工程と、を含むことを特徴とする。
【００２１】
また、本発明に係る半導体光導波路素子の製造方法は、上記の発明において、前記選択成長工程は、前記コア層を、前記第１端部における層厚と前記第２端部における層厚との層厚比が１．５〜２．５になるように選択成長を行い、前記エッチング工程は、前記第２端部における幅が０．５μｍ以上１．０μｍ以下になるようにエッチングを行なうことを特徴とする。
【００２２】
また、本発明に係る半導体光導波路素子の製造方法は、上記の発明において、前記選択成長工程は、マスク幅が８０μｍ以下の選択成長マスクを用いて選択成長を行なうことを特徴とする。
【００２３】
また、本発明に係る半導体光導波路アレイ素子の製造方法は、上記の発明のいずれか一つに記載の製造方法によって、１００μｍ以下の間隔でアレイ状に配列した半導体光導波路素子を製造することを特徴とする。
【発明の効果】
【００２４】
本発明によれば、結合損失が低いとともに値のばらつきが少なく、かつ結晶品質が良好な半導体光導波路素子および半導体光導波路アレイ素子を実現できるという効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】図１は、実施の形態１に係る半導体光導波路素子の模式的な平面図である。
【図２】図２は、図１に示す半導体光導波路素子のＡ−Ａ線断面図である。
【図３】図３は、図１に示す半導体光導波路素子のＢ−Ｂ線断面図である。
【図４】図４は、図１に示す半導体光導波路素子のＣ−Ｃ線断面図である。
【図５】図５は、実施例１〜３、比較例１〜４に係る半導体光導波路素子の特性を示す図である。
【図６】図６は、実施の形態１に係る半導体光導波路素子の製造方法の一例を説明する図である。
【図７】図７は、実施の形態１に係る半導体光導波路素子の製造方法の一例を説明する図である。
【図８】図８は、実施の形態１に係る半導体光導波路素子の製造方法の一例を説明する図である。
【図９】図９は、実施の形態１に係る半導体光導波路素子の製造方法の一例を説明する図である。
【図１０】図１０は、層厚比のマスク幅および開口幅依存性を示す図である。
【図１１】図１１は、実施の形態１に係る半導体光導波路素子の製造方法の一例を説明する図である。
【図１２】図１２は、実施の形態１に係る半導体光導波路素子の製造方法の一例を説明する図である。
【図１３】図１３は、実施の形態２に係る半導体光導波路アレイ素子の模式的な平面図である。
【図１４】図１４は、図１３に示す半導体光導波路アレイ素子のＤ−Ｄ線断面図である。
【図１５】図１５は、実施の形態２に係る半導体光導波路アレイ素子の製造方法の一例を説明する図である。
【図１６】図１６は、実施の形態２、３に係る半導体光導波路アレイ素子における劈開位置を説明する図である。
【図１７】図１７は、劈開位置ずれと結合損失の増加量との関係を示す図である。
【発明を実施するための形態】
【００２６】
以下に、図面を参照して本発明に係る半導体光導波路素子、半導体光導波路アレイ素子、およびその製造方法の実施の形態を説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一または対応する要素には適宜同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。
【００２７】
（実施の形態１）
はじめに、本発明の実施の形態１に係る半導体光導波路素子について説明する。図１は、本実施の形態１に係る半導体光導波路素子の模式的な平面図である。図１に示すように、この半導体光導波路素子１００は、順次接続した、テーパー導波路であるスポットサイズ変換器１１０と、曲げ導波路１２０と、半導体能動光導波路である半導体光増幅器（ＳＯＡ：Semiconductor  Optical  Amplifier）１３０と、曲げ導波路１４０と、テーパー導波路であるスポットサイズ変換器１５０とを備えている。図１は、これらの導波路のコア層（または活性コア層）の幅方向の形状を示している。また、この半導体光導波路素子１００は、光入射端面１００ａと、光出射端面１００ｂとを有する。光入射端面１００ａと光出射端面１００ｂとは、劈開により形成されており、表面に無反射コーティングが施されている。
【００２８】
スポットサイズ変換器１１０は、第１端部１１０ａと第２端部１１０ｂとを有している。また、スポットサイズ変換器１５０は、第１端部１５０ａと第２端部１５０ｂとを有している。また、スポットサイズ変換器１１０、１５０は、それぞれ第１端部１１０ａ、１５０ａにおいて曲げ導波路１２０、１４０を介してＳＯＡ１３０に接続している。また、光入射端面１００ａにおける光の反射を抑制するために、スポットサイズ変換器１１０の第２端部１１０ｂの端面が、光入射端面１００ａに対し７度傾斜している。同様に、スポットサイズ変換器１５０の第２端部１５０ｂの端面が、光出射端面１００ｂに対し７度傾斜している。
【００２９】
ここで、図１に示すように、スポットサイズ変換器１１０は、第１端部１１０ａから第２端部１１０ｂに向かって、光の伝搬方向に沿って幅がテーパー状に減少するコア層を有している。また、スポットサイズ変換器１５０は、第１端部１５０ａから第２端部１５０ｂに向かって、光の伝搬方向に沿って幅がテーパー状に減少するコア層を有している。
【００３０】
また、スポットサイズ変換器１５０の第２端部１５０ｂにおけるコア層の幅は０．５μｍ以上１．０μｍ以下、好ましくは０．８μｍ以上である。また、第１端部１５０ａにおけるコア層の幅は、曲げ導波路１２０、１４０のコア層およびＳＯＡ１３０の活性コア層の幅と同一であり、たとえば波長１．５５μｍ帯の光をシングルモード伝送するように、２μｍに設定されている。また、スポットサイズ変換器１５０の光の伝搬方向の長さは３００μｍであるが、たとえば２００〜５００μｍとできる。スポットサイズ変換器１１０の形状はスポットサイズ変換器１５０と同一である。すなわち、第２端部１１０ｂにおけるコア層の幅は０．５μｍ以上１．０μｍ以下、好ましくは０．８μｍ以上であり、第１端部１１０ａにおけるコア層の幅はたとえば２μｍであり、光の伝搬方向の長さはたとえば３００μｍである。
【００３１】
つぎに、この半導体光導波路素子１００の断面構造について説明する。図２は、図１に示す半導体光導波路素子１００のＡ−Ａ線断面図である。図３は、図１に示す半導体光導波路素子１００のＢ−Ｂ線断面図である。図４は、図１に示す半導体光導波路素子１００のＣ−Ｃ線断面図である。
【００３２】
図２に示すように、この半導体光導波路素子１００は、裏面にＡｕＧｅＮｉ／Ａｕ構造のｎ側電極１０１を形成した、ｎ型ＩｎＰからなる共通の基板１０２上に、バッファ層としても機能するｎ型ＩｎＰからなる下部クラッド層１０３と、ノンドープのＩｎＧａＡｓＰからなるコア層１１１、１２１、１４１、１５１、およびＩｎＧａＡｓＰからなり、多重量子井戸（ＭＱＷ：Multi  Quantum  Well）構造の上下に分離閉じ込めヘテロ構造（ＳＣＨ：Separate  Confinement  Heterostructure）を形成したＭＱＷ−ＳＣＨ構造を有する活性コア層１３１と、ノンドープのＩｎＰからなる上部クラッド層１１２、１２２、１４２、１５２およびｐ型ＩｎＰからなる上部クラッド層１３２と、ｐ型ＩｎＰからなる共通の上部クラッド層１０５と、ｐ型ＩｎＧａＡｓＰからなるコンタクト層１３３と、ＡｕＺｎからなるｐ側電極１３４とが順次積層して形成されている。
【００３３】
また、コア層１１１、上部クラッド層１１２は、スポットサイズ変換器１１０を構成する。コア層１２１、上部クラッド層１２２は、曲げ導波路１２０を構成する。活性コア層１３１、上部クラッド層１３２は、ＳＯＡ１３０を構成する。コア層１４１、上部クラッド層１４２は、曲げ導波路１４０を構成する。コア層１５１、上部クラッド層１５２は、スポットサイズ変換器１５０を構成する。また、ｐ型のコンタクト層１３３およびｐ側電極１３４は活性コア層１３１の上部の領域に形成されている。
【００３４】
上記のように、この半導体光導波路素子１００は、スポットサイズ変換器１１０、１５０、曲げ導波路１２０、１４０、およびＳＯＡ１３０を、共通の基板１０２上にモノリシックに集積したものである。
【００３５】
ここで、図２に示すように、スポットサイズ変換器１１０のコア層１１１は、第１端部１１０ａから第２端部１１０ｂに向かって、光の伝搬方向に沿って厚さがテーパー状に減少している。また、スポットサイズ変換器１５０のコア層１５１は、第１端部１５０ａから第２端部１５０ｂに向かって、光の伝搬方向に沿って厚さがテーパー状に減少している。
【００３６】
また、スポットサイズ変換器１５０の第１端部１５０ａにおけるコア層１５１の層厚Ｔ１と、第２端部１５０ｂにおけるコア層１５１の層厚Ｔ２との層厚比（Ｔ１／Ｔ２）は１．５〜２．５、好ましくは２〜２．５である。すなわち、層厚Ｔ１が２００ｎｍであれば、層厚Ｔ２は約８０〜１３３．３ｎｍ、好ましくは１００ｎｍ以下である。また、スポットサイズ変換器１１０の第２端部１１０ｂにおけるコア層１１１の層厚と、第２端部１１０ｂにおけるコア層１１１の層厚との層厚比も１．５〜２．５、好ましくは２〜２．５である。また、曲げ導波路１２０、１４０のコア層１２１、１４１、およびＳＯＡ１３０の活性コア層１３１の層厚は、層厚Ｔ１と同一である。
【００３７】
つぎに、図３を用いてスポットサイズ変換器１５０の断面構造についてさらに説明する。図３に示すように、下部クラッド層１０３の一部、コア層１５１、および上部クラッド層１５２はメサ構造を有している。そして、このメサ構造は、ＦｅドープのＩｎＰからなる半絶縁層１０４ａとｎ型ＩｎＰ層１０４ｂとからなる電流阻止層１０４によって埋め込まれている。すなわち、スポットサイズ変換器１５０は埋込型の光導波路である。なお、他の受動光導波路であるスポットサイズ変換器１１０、曲げ導波路１２０、１４０も同様の断面構造を有する埋込型の光導波路である。
【００３８】
つぎに、図４を用いてＳＯＡ１３０の断面構造についてさらに説明する。図４に示すように、下部クラッド層１０３の一部、活性コア層１３１、および上部クラッド層１３２はメサ構造を有しており、ＦｅドープのＩｎＰからなる半絶縁層１０４ａとｎ型ＩｎＰ層１０４ｂとからなる電流阻止層１０４によって埋め込まれている。すなわち、ＳＯＡ１３０は埋込型の光導波路であって、電流阻止層１０４による電流狭窄構造を有している。したがって、ｎ側電極１０１とｐ側電極１３４との間に電圧を印加し、電流を注入すると、電流阻止層１０４の効果によって、活性コア層１３１に高密度に電流を注入することができる。
【００３９】
また、図１、２に示すように、スポットサイズ変換器１１０の第２端部１１０ｂと光入射端面１００ａとの間、およびスポットサイズ変換器１５０の第２端部１５０ｂと光出射端面１００ｂとの間には、半絶縁層１０４ａおよびｎ型ＩｎＰ層１０４ｂによる窓構造が形成されており、上述した７度の傾斜とともに端面反射をさらに抑制している。
【００４０】
この半導体光導波路素子１００は、たとえばＰＬＣ導波路やシングルモード光ファイバに接続して使用する。すなわち、たとえば入力側のＰＬＣ導波路から出力した波長１．５５μｍ帯の光を光入射端面１００ａを介してスポットサイズ変換器１１０の第２端部１１０ｂに入力させると、スポットサイズ変換器１１０は入力された光のスポットサイズをＳＯＡ１３０のスポットサイズに近づけるように変換して、曲げ導波路１２０を介してＳＯＡ１３０に入力させる。ＳＯＡ１３０は、入力された光を増幅し、増幅光を曲げ導波路１４０を介してスポットサイズ変換器１５０に入力させる。スポットサイズ変換器１５０は、入力された増幅光のスポットサイズを出力側のＰＬＣ導波路のスポットサイズに近づけるように変換して、第２端部１５０ｂから出力し、光出射端面１００ｂを介して出力側のＰＬＣ導波路に出力する。
【００４１】
ここで、本実施の形態１に係る半導体光導波路素子１００は、スポットサイズ変換器１５０のコア層１５１が、第１端部１５０ａから第２端部１５０ｂに向かって幅と厚さとがテーパー状に減少する形状を有しており、第１端部１５０ａにおける層厚Ｔ１と、第２端部１５０ｂにおける層厚Ｔ２との層厚比が１．５〜２．５、好ましくは２〜２．５であり、第２端部１５０ｂにおける幅Ｗ１が０．５μｍ以上１．０μｍ以下、好ましくは０．８μｍ以上であることとによって、出力側のＰＬＣ導波路と接続した場合に、結合損失が低いとともに値のばらつきが少ないという効果を奏する。また、スポットサイズ変換器１１０についても、コア層１１１が、第１端部１１０ａから第２端部１１０ｂに向かって幅と厚さとがテーパー状に減少する形状を有しており、第１端部１１０ａにおける層厚と、第２端部１１０ｂにおける層厚との層厚比が１．５〜２．５、好ましくは２〜２．５であり、第２端部１１０ｂにおける幅が０．５μｍ以上１．０μｍ以下、好ましくは０．８μｍ以上であることによって、入力側のＰＬＣ導波路と接続した場合に、結合損失が低いとともに値のばらつきが少ないという効果を奏する。
【００４２】
上記効果について実施例、比較例を用いて具体的に説明する。本発明の実施例１〜３、比較例１〜４として、様々なテーパー形状の埋込型のスポットサイズ変換器を作製し、そのＰＬＣ導波路との波長１．５５μｍにおける結合損失の特性を測定した。具体的には、本実施の形態１と同様の断面形状のスポットサイズ変換器であって、コア層の第１端部における層厚と第２端部における層厚との層厚比を１〜４の間で変化させ、それぞれの比についてテーパー形状の幅を最適幅付近で変化させたスポットサイズ変換器の素子を基板上に作製し、劈開により形成した両端面に無反射コーティングを施してから、幅狭の第２端部を出力端として、波長１．５５μｍの光を用いてＰＬＣ導波路との結合損失の特性評価を行った。なお、ＰＬＣ導波路は、コア層とクラッド部との比屈折率差Δが１．２％であり、コア層のサイズが６μｍ×６μｍである一般的に使用されている特性のものを使用した。また、各スポットサイズ変換器において、出力端部でのコア層の幅が最適幅から０．１μｍずれた場合の結合損失の増加量も測定し、コア層の幅の誤差が結合損失に与える影響について比較を行った。なお、コア層のテーパー形状の形成は、選択成長により行なったが、その具体的方法については後述する。
【００４３】
図５は、実施例１〜３、比較例１〜４に係る半導体光導波路素子の特性を示す図である。図５において、比較例１である層厚比が１、すなわちコア層の厚さは一定であり、幅方向のみにテーパー形状を有するスポットサイズ変換器では、結合損失が最低となる出力端部の最適幅は０．３μｍであり、この最適幅でのＰＬＣ導波路との結合損失は０．９ｄＢと若干大きめであった。また、出力端部の幅が最適幅の０．３μｍから±０．１μｍずれた場合、すなわち幅の誤差０．１μｍの場合の、最適幅からの結合損失の増加量は、増分が大きい側（この場合は幅が０．２μｍの場合）で０．６ｄＢと大きく、幅に対するトレランスが非常に厳しかった。また、比較例２である層厚比が１．２の場合も、最適幅での結合損失が０．８ｄＢと若干大きく、誤差０．１μｍの場合の結合損失の増加量は０．５ｄＢと大きかった。
【００４４】
これに対して、実施例１〜３である層厚比が１．５〜２．５の場合は、最適幅は０．５〜１．０μｍであったが、最適幅での結合損失が０．４〜０．６ｄＢと小さく、しかも誤差０．１μｍの場合の結合損失の増加量が０．３ｄＢ以下と小さく、幅に対するトレランスが緩和されていた。特に、層厚比が２〜２．５の場合は、最適幅は０．８〜１．０μｍであったが、最適幅での結合損失が０．４〜０．５ｄＢと小さく、誤差０．１μｍの場合の結合損失の増加量が０．１ｄＢ未満と極めて小さかった。また、実施例１〜３は、比較例１、２の場合よりも最適幅が広く、製造が容易なものである。
【００４５】
しかしながら、比較例３、４である、層厚比が３の場合や層厚比が４であり厚さ方向のみにテーパー形状を有する場合は、誤差による結合損失の増加量は小さいものの、最適幅での結合損失が０．８ｄＢ以上と大きくなった。また、比較例３、４の場合は、素子ごとで結合損失にばらつきが見られ、良好な素子の歩留まりが低下した。また、比較例３、４では、厚さ方向のテーパー形状を形成する際の選択成長において、一部に多結晶の堆積が発生するという異常が生じた。この異常成長は比較例４において特に顕著であった。比較例３、４の場合は、このような選択成長における異常が生じたり、その後の製造プロセスに支障をきたしたりするために、特性にばらつきが生じていると考えられるが、これについては後で説明する。
【００４６】
以上の結果から、最適幅での結合損失および幅の誤差に対する製造上のトレランス、さらには結合損失のばらつきなどを考慮すると、スポットサイズ変換器において、コア層が、幅方向および厚さ方向にテーパー形状を有し、かつ層厚比が１．５〜２．５であり、出力端部（第２端部）の幅が０．５〜１．０μｍであることが好ましい。更に好適には、層厚比が２〜２．５であり、出力端部の幅が０．８〜１．０μｍであれば、幅の誤差による結合損失の増加が非常に小さい値に抑えられるため、結合損失の特性が安定し、製造にも非常に適している。
【００４７】
以上説明したように、本実施の形態１に係る半導体光導波路素子１００は、結合損失が低いとともに、トレランスの緩和の効果により値のばらつきが少ないものとなる。
【００４８】
（製造方法）
つぎに、本実施の形態１に係る半導体光導波路素子１００の製造方法の一例について、図６〜１２を用いて説明する。はじめに、図６に示すように、有機金属気相成長（Metal  Organic  Chemical  Vapor  Deposition：ＭＯＣＶＤ）法を用いて、基板１０２上に下部クラッド層１０３、活性コア層１３１、上部クラッド層１３２を結晶成長する。
【００４９】
つぎに、全面にＳｉＮｘ膜を成膜した後、このＳｉＮｘ膜を図７に示すような形状にパターニングしてマスクＭ１を形成する。図７において、符号Ｇ１は図１に示す形成すべき導波路の幅方向の形状を示している。このマスクＭ１は、ＳＯＡ１３０を形成する領域を保護するマスクと、厚さ方向のテーパー形状を形成するための選択成長用マスクとを同時に形成したものである。このマスクＭ１の選択成長用マスクの部分は、開口幅Ｗｇ１を有し、マスク幅がマスク幅Ｗｍ１からスポットサイズ変換器の第２端部に向かって狭くなる楔形状を有している。なお、このマスク幅Ｗｍ１と開口幅Ｗｇ１との設定については後述するが、たとえばマスク幅Ｗｍ１を６０μｍ、開口幅Ｗｇ１を２０μｍとする。
【００５０】
つぎに、図８に示すように、マスクＭ１をマスクとして、活性コア層１３１の底面に到る深さまでエッチングし、マスクＭ１が形成されていない領域ＰＡの上部クラッド層１３２と活性コア層１３１とを除去する。マスクＭ１が形成された領域ＡＡは、後にＳＯＡ１３０を形成する領域を含んでおり、活性コア層１３１と上部クラッド層１３２とを残している。
【００５１】
つぎに、図９に示すように、マスクＭ１を選択成長用マスクとして、選択成長によって、領域ＰＡに、コア層１１１、１２１、１４１、１５１、および上部クラッド層１１２、１２２、１４２、１５２をバットジョイント成長する。なお、図９では、コア層１４１、１５１、および上部クラッド層１４２、１５２のみ記載している。このとき、図７に示したマスクＭ１の選択成長用マスクの形状は、選択成長を行う開口部分の両側に成長を行わないマスクを設けた形状としている。その結果、スポットサイズ変換器１１０、１５０の第２端部１１０ｂ、１５０ｂに当たる領域ではマスクＭ１がほとんど存在しないために通常通りの成長レートで結晶成長が行われる。一方、第１端部１１０ａ、１５０ａにあたる領域に近づくにつれてマスク幅が広くなっている。マスク上に供給された結晶成長用の原料はそこで消費されずに開口部にマイグレーションするので、開口部分では、その両側のマスク幅に応じて、より多くの原料が供給される。したがって、結晶の成長レートはマスク幅に応じて徐々に増加する。その結果、コア層１１１、１５１の厚さは、第１端部１１０ａ、１５０ａ側において厚く、第２端部１１０ｂ、１５０ｂ側に向かって徐々に薄くなり、厚さ方向にテーパー形状となる。
【００５２】
なお、本発明者らが、ＭＯＣＶＤ法を用いた選択成長における、コア層の層厚比のマスク幅Ｗｍ１および開口幅Ｗｇ１依存性を系統的に実験したところ、以下の結果を得た。図１０は、層厚比のマスク幅Ｗｍ１および開口幅Ｗｇ１依存性を示す図である。図１０に示すように、層厚比はマスク幅Ｗｍ１に対してほぼ線形的に増加し、かつその傾きは開口幅Ｗｇ１が狭くなるにつれて増加する。なお、ＭＯＣＶＤ結晶成長装置や成長条件により多少の差異はあるものの、層厚比のマスク幅Ｗｍ１や開口幅Ｗｇ１の依存性は概ね同様の傾向を示す。
【００５３】
たとえば、上述したようにマスク幅Ｗｍ１を６０μｍ、開口幅Ｗｇ１を２０μｍとすると、図１０に示すように、層厚比は約２となる。したがって、第１端部１１０ａ、１５０ａにあたる領域近傍においては結晶の成長レートが通常部分の約２倍となる。この場合、コア層１１１、１５１の厚さは、第１端部１１０ａ、１５０ａ側で２００ｎｍとすると、第２端部１１０ｂ、１５０ｂ側で約１００ｎｍとなり、厚さ方向にテーパー形状となる。
【００５４】
つぎに、選択成長に使用したマスクＭ１を除去した後、全面にＳｉＮｘ膜を再度成膜し、このＳｉＮｘから、図１１に示すような、導波路形状を形成するためのストライプパターンＭ２を形成する。なお、このストライプパターンＭ２は、図７に示すマスクＭ１の開口部の中心を通るように形成し、かつ端部に近づくほど幅が狭くなるように幅方向にテーパー形状にする。その後、このストライプパターンＭ２をマスクとして、下部クラッド層１０３の一部に到る深さまで（図３、４参照）ドライエッチングを行い、コア層１１１、１２１、１４１、１５１、および活性コア層１３１を含むメサ構造を形成する。更にその後、このストライプパターンＭ２を選択成長用マスクとして、半絶縁層１０４ａとｎ型ＩｎＰ層１０４ｂを埋め込み成長し、メサ構造を埋め込む。これによって、コア層１１１、１２１、１４１、１５１、および活性コア層１３１は、埋込型の導波路となる。
【００５５】
つぎに、ストライプパターンＭ２を除去した後、図１２（ａ）に示すように、上部クラッド層１１２、１２２、１３２、１４２、１５２および電流阻止層１０４上に、共通の上部クラッド層１０５およびコンタクト層１３３を結晶成長する。つぎに、図１２（ｂ）に示すように、ＳＯＡ１３０を形成すべき領域の上部以外のコンタクト層１３３は除去する。さらに、コンタクト層１３３上にｐ側電極１３４を形成し、基板１０２の裏面を研磨した後にｎ側電極１０１を形成する。その後、半導体層を成長した基板を劈開して光入射端面１００ａ、光出射端面１００ｂを形成し、光入射端面１００ａ、光出射端面１００ｂに無反射コーティングを施した後にさらに素子ごとに分離して、半導体光導波路素子１００が完成する。
【００５６】
ところで、図１０からわかるように、特許文献１や上述した比較例３のように、層厚比を３にしようとすると、開口幅Ｗｇ１が２０μｍの場合でマスク幅Ｗｍ１を１００μｍ程度にする必要がある。また、開口部内には、後の工程で光導波路のメサストライプ形状を形成するため、開口幅Ｗｇ１を極端に狭くすることは難しいが、開口幅Ｗｇ１を６μｍと極端に狭くした場合でも、層厚比を３にするためにはマスク幅Ｗｍ１を７０μｍ程度にする必要がある。ここで、スポットサイズ変換器をアレイ状に複数配置する場合を考えると、スポットサイズ変換器同士の配置間隔はマスク幅以下にはできないため、必要なマスク幅によって可能な配置間隔が制約を受けることになる。そうすると、配置間隔を５０μｍ程度とした集積度の高いスポットサイズ変換器アレイを作製しようとしても、必要なマスク幅である７０μｍを確保できないために、３以上の層厚比を実現することができないといった問題が生じる。
【００５７】
また、層厚比もしくは結晶の成長レートは、開口幅Ｗｇ１が狭いほど、もしくはマスク幅Ｗｍ１が広いほど大きくなる。しかし、選択成長領域とそうでない領域とで成長レートにあまり大きな差をつけると、成長平面内において成長する結晶層の格子歪に違いが生じ、製造する素子の信頼性を低下させる結晶転位が発生する要因ともなり得る。また、マスク幅Ｗｍ１を広くした場合、比較例３、４のように、本来結晶成長されないはずのマスク領域で異常成長が起こって多結晶が堆積してしまう確率が高くなる。このような多結晶堆積はその後のプロセスを行う支障となる。
【００５８】
また、もう一つの問題は、選択成長時に生じる格子歪である。通常、結晶成長では成長層の格子定数が基板の格子定数に一致するような組成（格子整合組成）とする。しかしながら、選択成長により層厚比を変化させる場合、層厚が薄い薄層部と厚い厚層部とでは、層厚だけでなく結晶の組成にも違いが生じる。通常は厚層部での格子整合を優先させるが、層厚比が大きくなると薄層部での格子不整合の影響が大きくなり、結晶成長で欠陥が発生してしまったり、成長可能な層厚が制限されたりする。結晶欠陥は光素子の信頼性に影響を及ぼすことがあるため、問題となる。
【００５９】
これに対して、本実施の形態１では、コア層の幅と厚さの両方をテーパー形状にすることによって、好ましい層厚比を１．５〜２．５、特には２〜２．５という比較的小さい値にしている。その結果、上記の異常成長や結晶欠陥の問題は抑制され、結晶品質が良好なものとなる。また、配置間隔上の制約も緩和されるので、高密度に集積したアレイ素子を実現できる。
【００６０】
また、比較例３、４の場合は、選択成長用マスクのマスク幅Ｗｍ１を１００μｍ以上と広く設定したが、一部のマスク上に多結晶が堆積してしまい、その堆積箇所付近からは、正常に機能する素子が製造できなかった。一方、実施例１〜３のように、マスク幅Ｗｍ１が８０μｍ以下の場合は、多結晶堆積などの異常成長は見られなかった。したがって、マスク幅Ｗｍ１は８０μｍ以下に設定することが好ましい。なお、マスク幅Ｗｍ１の下限としては、１．５〜２．５の層厚比を得るためには、図１０からもわかるように２０μｍ以上と設定することが好ましい。
【００６１】
なお、上記実施の形態では、メサ構造を埋め込む電流阻止層は、Ｆｅドープの半絶縁層を用いたものであるが、ｐ型ＩｎＰ層とｎ型ＩｎＰ層とからなるｐｎ型の電流阻止層によって埋め込んでもよい。
【００６２】
また、上記実施の形態では、ＳＯＡとスポットサイズ変換器との間に配置した曲げ導波路によって、スポットサイズ変換器の第２端部の端面を光入出射端面に対して７度傾斜させている。ここで、ＳＯＡ自体を光入出射端面に対して斜めに配置したり、ＳＯＡを構成する導波路の一部に曲げ導波路を採用したりして、上記７度の傾斜を形成しても良い。ただし、埋込構造によるＳＯＡの電流狭窄効果を再現性・信頼性良く実現するため、もしくは図９に示した工程において形成されるバットジョイント部分で発生する非結合光の成分が、光出射端面付近に迷光として混入することを防ぐためには、ＳＯＡとスポットサイズ変換器との間に曲げ導波路を配置する構成が好ましい。
【００６３】
（実施の形態２）
つぎに、本発明の実施の形態２に係る半導体光導波路アレイ素子について説明する。図１３は、本実施の形態２に係る半導体光導波路アレイ素子の模式的な平面図である。図１３に示すように、この半導体光導波路アレイ素子１０００は、半導体光導波路素子２００を配置間隔Ｐでアレイ状に配置したものである。半導体光導波路素子２００の数は特に限定されないが、たとえば２〜１２８である。また、配置間隔Ｐは特に限定はされないが、１００μｍ以下、たとえば５０μｍ程度であれば半導体光導波路素子２００を高密度に配置することができる。なお、配置間隔Ｐの下限としては、アレイ素子間のクロストーク低減や作製プロセス上のトレランス確保という点から、１０μｍ以上で配置することが好ましい。
【００６４】
また、半導体光導波路素子２００は、順次接続した、直線状の接続導波路２６０と、スポットサイズ変換器２１０と、直線導波路２２０と、ＳＯＡ２３０と、直線導波路２４０と、スポットサイズ変換器２５０と、直線状の接続導波路２７０とを備えている。図１３は、これらの導波路のコア層（または活性コア層）の幅方向の形状を示している。
【００６５】
また、図１４は、図１３に示す半導体光導波路アレイ素子１０００を構成する半導体光導波路素子２００のＤ−Ｄ線断面図である。図１４に示すように、半導体光導波路素子２００は、裏面にＡｕＧｅＮｉ／Ａｕ構造のｎ側電極２０１を形成したｎ型ＩｎＰからなる共通の基板２０２上に、バッファ層としても機能するｎ型ＩｎＰからなる下部クラッド層２０３と、ノンドープのＩｎＧａＡｓＰからなるコア層２６１、２１１、２２１、２４１、２５１、２７１およびＩｎＧａＡｓＰからなり、ＭＱＷ−ＳＣＨ構造を有する活性コア層２３１と、ノンドープのＩｎＰからなる上部クラッド層２６２、２１２、２２２、２４２、２５２、２７２およびｐ型ＩｎＰからなる上部クラッド層２３２と、ｐ型ＩｎＰからなる共通の上部クラッド層２０５と、ｐ型ＩｎＧａＡｓＰからなるコンタクト層２３３と、ＡｕＺｎからなるｐ側電極２３４とが順次積層して形成されている。
【００６６】
また、コア層２６１、上部クラッド層２６２は、接続導波路２６０を構成する。コア層２１１、上部クラッド層２１２は、スポットサイズ変換器２１０を構成する。コア層２２１、上部クラッド層２２２は、直線導波路２２０を構成する。活性コア層２３１、上部クラッド層２３２は、ＳＯＡ２３０を構成する。コア層２４１、上部クラッド層２４２は、直線導波路２４０を構成する。コア層２５１、上部クラッド層２５２は、スポットサイズ変換器２５０を構成する。コア層２７１、上部クラッド層２７２は、接続導波路２７０を構成する。また、ｐ型のコンタクト層２３３およびｐ側電極２３４は活性コア層２３１の上部の領域に形成されている。
【００６７】
スポットサイズ変換器２１０、ＳＯＡ２３０、およびスポットサイズ変換器２５０は、それぞれ実施の形態１の半導体光導波路素子１００における対応する要素と同一の構造、形状を有する。すなわち、スポットサイズ変換器２１０、２５０は、第１端部から第２端部に向かって、光の伝搬方向に沿って幅および厚さがテーパー状に減少するコア層２１１、２５１を有している。また、スポットサイズ変換器２１０、２５０の第２端部におけるコア層の幅は０．５μｍ以上１．０μｍ以下、好ましくは０．８μｍ以上である。また、第１端部におけるコア層の幅はたとえば２μｍである。また、スポットサイズ変換器２１０、２５０の第１端部におけるコア層の層厚と、第２端部におけるコア層の層厚との層厚比は１．５〜２．５、好ましくは２〜２．５である。すなわち、第１端部における層厚が２００ｎｍであれば、第２端部における層厚は約８０〜１３３．３ｎｍ、好ましくは１００ｎｍ以下である。ただし、スポットサイズ変換器２１０、２５０の長さは２６０μｍであるが、たとえば１６０〜４６０μｍとできる。
【００６８】
また、直線導波路２２０、２４０は、その導波路形状が直線状であるが、それ以外の構造、形状は、実施の形態１の半導体光導波路素子１００における対応する要素である曲げ導波路１２０、１４０と同一である。
【００６９】
また、接続導波路２６０は、一端が光入射端面１０００ａと同一面にあり、他端がスポットサイズ変換器２１０の第２端部に接続し、第２端部と同一の幅および厚さであるコア層２６１を有する。また、接続導波路２７０は、一端が光出射端面１０００ｂと同一面にあり、他端がスポットサイズ変換器２５０の第２端部に接続し、第２端部と同一の幅および厚さであるコア層２７１を有する。
【００７０】
ここで、接続導波路２６０の長さはたとえば４０μｍであり、スポットサイズ変換器２１０と合わせた長さが３００μｍである。また、接続導波路２７０の長さもたとえば４０μｍであり、スポットサイズ変換器２５０と合わせた長さが３００μｍである。
【００７１】
この半導体光導波路アレイ素子１０００は、上述した半導体光導波路素子１００と同様の製造方法によって製造することができる。以下では、選択成長によって厚さ方向のテーパー形状を形成する工程について特に説明する。図１５は、実施の形態２に係る半導体光導波路アレイ素子の製造方法の一例を説明する図である。
【００７２】
この半導体光導波路アレイ素子１０００の製造する場合は、図１５に示すような形状にＳｉＮｘ膜からなるマスクＭ３を形成する。図１５において、符号Ｇ２は図１３に示す形成すべき導波路の幅方向の形状を示している。このマスクＭ３において、選択成長用マスクの楔形状の部分の間の開口幅Ｗｇ２は、たとえば６μｍとし、マスク幅Ｗｍ２は、図１３に示す配置間隔Ｐの例示した値である５０μｍよりも狭い、たとえば４４μｍとする。これによって、図１０に示すように、層厚比として２という、上述した好ましい値を実現できる。なお、開口幅Ｗｇ２、マスク幅Ｗｍ２の設定については、図１０にもとづいて、配置間隔Ｐよりも狭い値に適宜設定することができる。
【００７３】
また、この半導体光導波路アレイ素子１０００は、接続導波路２６０、２７０を備えることによって、劈開によって光入射端面１０００ａ、光出射端面１００ｂを形成する際に、劈開位置が所定の位置からずれたとしても、このずれによって結合損失が増加することが抑制されるものとなる。
【００７４】
以下、本実施の形態２に係る半導体光導波路アレイ素子１０００において、スポットサイズ変換器２１０、２５０の長さがいずれも２６０μｍであり、接続導波路２６０、２７０の長さがいずれも４０μｍである場合の、劈開位置がずれた場合の結合損失の増加量を算出した。なお、比較のために、実施の形態３として、半導体光導波路アレイ素子１０００において、接続導波路を備えず、スポットサイズ変換器の長さを実施の形態１と同様に３００μｍとした半導体光導波路アレイ素子についても、劈開位置がずれた場合の結合損失の増加量を算出した。
【００７５】
図１６は、実施の形態２、３に係る半導体光導波路アレイ素子における劈開位置を説明する図である。半導体光導波路アレイ素子１０００を製造する際には、基板上に図１３に示す半導体光導波路アレイ素子１０００が多数並んだものを製造し、これを劈開によってアレイ素子に分離する。したがって、基板平面を上方から見た場合には、図１６に示すように、あるアレイ素子のスポットサイズ変換器２５０および接続導波路２７０には、破線で示したような隣接する他のアレイ素子に属する接続導波路２６０およびスポットサイズ変換器２１０が接続している。
【００７６】
ここで、劈開位置ＣＰが接続導波路２７０と隣接する接続導波路２６０との丁度境界の場合に、劈開位置ずれをゼロとする。また、劈開位置ＣＰが接続導波路２７０側にずれた場合は、劈開位置ずれの量を負の符号を付して表す。この場合は接続導波路２７０が短くなる。一方、劈開位置ＣＰが隣接する接続導波路２６０側にずれた場合は、劈開位置ずれの量を正の符号を付して表す。この場合は接続導波路２７０が長くなる。また、実施の形態３に係る半導体光導波路アレイ素子の場合も、劈開位置ＣＰがスポットサイズ変換器３５０と、破線で示した隣接するスポットサイズ変換器３１０との丁度境界の場合に、劈開位置ずれをゼロとし、スポットサイズ変換器３５０側にずれた場合は劈開位置ずれの量を負の符号を付し、スポットサイズ変換器３１０側にずれた場合は正の符号を付して表す。
【００７７】
図１７は、劈開位置ずれと結合損失の増加量との関係を示す図である。図１７に示すように、実施の形態３の場合は、劈開位置ずれに対して結合損失の増加量が比例して増加する。これに対して、本実施の形態２の場合は、実施の形態３と比較して、劈開位置ずれがある程度あっても結合損失の増加量を小さく抑えることができる。
【００７８】
たとえば、本計算の場合は接続導波路２７０の長さが４０μｍであるが、劈開位置ずれが−２５〜＋４０μｍであり、接続導波路２７０の長さが１５〜８０μｍであっても、結合損失の増加量は０．２ｄＢ以下である。このことは言い換えれば、接続導波路２７０の長さが１５〜８０μｍであれば、結合損失は［（最小値）＋０．２］ｄＢ以内の値に抑制することができることを意味する。更に好適には、劈開位置ずれが±２０μｍ以内である、すなわち接続導波路２７０の長さが２０〜６０μｍであれば、結合損失は［（最小値）＋０．１］ｄＢ以内の値に抑制することができる。接続導波路２６０についても同様である。このように、接続導波路２６０、２７０を備えることによって、劈開位置が±数十μｍずれても結合損失の急激な増加を防ぐことができ、製造上の劈開位置ずれの結合損失に対する影響を大幅に抑制することができる。
【００７９】
なお、本発明の実施例４として、本実施の形態２に係る半導体光導波路アレイ素子と同様の構造であり、半導体光導波路素子を配置間隔５０μｍで１６本アレイ状に配列した、１６チャンネルの半導体光導波路アレイ素子を製造した。そして、この半導体光導波路アレイ素子を、図５に示す特性の測定の際に用いたＰＬＣ導波路が配置間隔５０μｍで１６本アレイ状に配列した１６チャンネルのＰＬＣ導波路アレイと接合させて、各チャンネルの結合損失を評価した。その結果、結合損失は１６チャンネル全てにおいて０．３〜０．６ｄＢの範囲に収まっており、非常に低損失でばらつきの小さい結合を実現できたことが確認された。
【００８０】
この結合損失のばらつきの小ささの理由の一つは、本実施例４の半導体光導波路アレイ素子は半導体光導波路素子の数が１６本と多いが、これらを５０μｍの狭い配置間隔（ピッチ）で並べることができているために、配列方向の幅が７５０μｍという狭い幅の範囲内で、ＰＬＣ導波路アレイとのコンパクトな接合ができたことによる。このように、狭ピッチにより半導体光導波路アレイ素子全体の幅を狭くすると、アレイ素子に反りが生じた場合などでも、反りの影響による各素子の光入出射端面の相対的な位置ずれが小さくなるため、結合損失のばらつきを抑えるためには非常に有効である。
【００８１】
このように、本実施例４の半導体光導波路アレイ素子は、スポットサイズ変換器において幅方向と厚さ方向とにテーパー形状を有するコア層を用いることによって、素子のピッチを５０μｍ程度まで狭めることが可能なものとなる。更に、スポットサイズ変換器の幅狭の第２端部におけるコア層の幅を０．８μｍ程度の比較的広い幅として、所望のスポットサイズに拡大できるため、製造も容易であり、幅のばらつきによる結合損失の増加も小さく抑えることができる。
【００８２】
なお、上記実施の形態では、コア層が、幅方向と厚さ方向とのいずれに関しても、テーパー導波路の全長にわたってテーパー形状を有しているため、テーパー状となっている部分の長さ（テーパー長さ）が、幅方向と厚さ方向とで同じ長さである。しかしながら、本発明はこれに限られず、たとえばテーパー導波路によって接続すべき導波路のコア層の厚さや幅に応じて、テーパー導波路の一部にのみテーパー形状を形成するようにして、幅方向と厚さ方向とでテーパー長が異なるようにしてもよい。なお、テーパー長は、放射損失が生じない程度で短く設定すると良い。
【００８３】
また、上記実施の形態では、接続導波路は長さ方向において幅も厚さも一定であるが、幅方向にのみ、または厚さ方向にのみテーパー状となっている接続導波路を採用しても、劈開位置ずれ対して結合損失のばらつきをある程度抑える効果が得られる。
【００８４】
また、上記実施の形態では、半導体能動光導波路はＳＯＡであるが、ＳＯＡを半導体レーザや光変調器等の他の半導体能動光導波路に置き換えてもよい。
【００８５】
また、上記実施の形態では、波長１．５５μｍの光を使用するために、半導体材料としてＩｎＰ系材料を用いているが、使用したい光の波長に応じて、ＧａＡｓ系などの他の半導体材料を用いることができる。
【００８６】
また、上記実施の形態の各構成要素を適宜組み合わせたものも本発明に含まれる。たとえば、実施の形態２に係る半導体光導波路アレイ素子において、半導体光導波路素子を実施の形態１に係る曲げ導波路を備えた半導体光導波路素子に置き換えてもよい。また、上記実施の形態におけるスポットサイズ変換器自体も、本発明に係る半導体光導波路素子に含まれるものである。
【符号の説明】
【００８７】
１００、２００  半導体光導波路素子
１００ａ、１０００ａ  光入射端面
１００ｂ、１０００ｂ  光出射端面
１０１、２０１  ｎ側電極
１０２、２０２  基板
１０３、２０３  下部クラッド層
１０４  電流阻止層
１０４ａ  半絶縁層
１０４ｂ  ｎ型ＩｎＰ層
１０５、１１２〜１５２、２０５、２１２〜２７２  上部クラッド層
１１０〜３１０、１５０〜３５０  スポットサイズ変換器
１１０ａ、１５０ａ  第１端部
１１０ｂ、１５０ｂ  第２端部
１１１、１２１、１４１、１５１、２１１、２２１、２４１〜２７１  コア層
１２０、１４０  曲げ導波路
１３０、２３０  ＳＯＡ
１３１、２３１  活性コア層
１３３、２３３  コンタクト層
１３４、２３４  ｐ側電極
２２０、２４０  直線導波路
２６０、２７０  接続導波路
２６２  上部クラッド層
１０００  半導体光導波路アレイ素子
ＡＡ、ＰＡ  領域
ＣＰ  劈開位置
Ｇ１、Ｇ２  導波路形状
Ｍ１、Ｍ３  マスク
Ｍ２  ストライプパターン
Ｐ  配置間隔
Ｔ１、Ｔ２  層厚
Ｗ１  幅
Ｗｇ１、Ｗｇ２  開口幅
Ｗｍ１、Ｗｍ２  マスク幅
【図１】
0005416003.tif 000002
【図２】
0005416003.tif 000003
【図３】
0005416003.tif 000004
【図４】
0005416003.tif 000005
【図５】
0005416003.tif 000006
【図６】
0005416003.tif 000007
【図７】
0005416003.tif 000008
【図８】
0005416003.tif 000009
【図９】
0005416003.tif 000010
【図１０】
0005416003.tif 000011
【図１１】
0005416003.tif 000012
【図１２】
0005416003.tif 000013
【図１３】
0005416003.tif 000014
【図１４】
0005416003.tif 000015
【図１５】
0005416003.tif 000016
【図１６】
0005416003.tif 000017
【図１７】
0005416003.tif 000018