(57)【特許請求の範囲】
【請求項１】
画像表示を行う液晶パネルと、該液晶パネルのデータ線を駆動するソースドライバと、該液晶パネルの走査線を走査信号により駆動する走査ドライバと、該ソースドライバおよび該走査ドライバを制御するタイミングコントローラとを備え、映像信号に基づいて画像表示を行う液晶表示装置であって、
該タイミングコントローラは、該ソースドライバに供給するデータ信号を、その位相が一定周期でランダムに変化するよう変調する変調部を有し、
該ソースドライバは、該タイミングコントローラからの変調されたデータ信号を復調する復調部を有し、
該変調部は、該ソースドライバに供給するデータ信号およびクロック信号を、それぞれその位相が一定周期でランダムに変化するよう変調するものであり、
該復調部は、該タイミングコントローラからの変調されたデータ信号および変調されたクロック信号を復調するものである、液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置において、
前記変調部は、乱数表情報を有し、この乱数表情報に基づいて、該ソースドライバに供給するデータ信号を、その位相が一定周期でランダムに変化するよう変調するものであり、
前記復調部は、前記変調部における乱数表情報と同一の乱数表情報を有し、該乱数表情報に基づいて、該タイミングコントローラからの変調されたデータ信号を復調するものである、液晶表示装置。
【請求項３】
請求項２に記載の液晶表示装置において、
前記変調部は、前記ソースドライバに供給するデータ信号としてのパルス信号を、その立ち上がりタイミングが各パルス毎にランダムに変化するよう変調するものであり、
前記復調部は、前記タイミングコントローラからの変調されたデータ信号としてのパルス信号を、その立ち上がりタイミングを調整して復調するものである、液晶表示装置。
【請求項４】
請求項３に記載の液晶表示装置において、
前記変調部は、前記乱数表情報における０あるいは１の配列に基づいて、前記ソースドライバに供給するデータ信号としてのパルス信号を、その立ち上がりタイミングがずれるよう変調するものであり、
前記復調部は、前記乱数表情報における０あるいは１の配列に基づいて、前記タイミングコントローラからの変調されたデータ信号としてのパルス信号を、その立ち上がりタイミングを調整して復調するものである、液晶表示装置。
【請求項５】
請求項１に記載の液晶表示装置において、
ノイズ信号を生成するノイズ源を有し、
前記変調部は、該ノイズ信号に基づいて、該ソースドライバに供給するデータ信号を、その位相が一定周期でランダムに変化するよう変調するものであり、
前記復調部は、該ノイズ信号に基づいて、該タイミングコントローラからの変調されたデータ信号を復調するものである、液晶表示装置。
【請求項６】
請求項５に記載の液晶表示装置において、
前記変調部は、
ノコギリ波を生成する変調側ノコギリ波生成部と、
該ノコギリ波と前記ノイズ信号とを比較する変調側比較部とを有し、
該比較部の比較出力に基づいて、該ソースドライバに供給するデータ信号を、その位相が一定周期でランダムに変化するよう変調するものであり、
前記復調部は、
前記変調部のノコギリ波生成部で生成されるノコギリ波と同じノコギリ波を生成する復調側ノコギリ波生成部と、
該ノコギリ波と前記ノイズ信号とを比較する復調側比較部とを備え、
該復調側比較部での比較結果に基づいて、該タイミングコントローラからの変調されたデータ信号を復調するものである、液晶表示装置。
【請求項７】
請求項１に記載の液晶表示装置において、
前記タイミングコントローラは、
前記映像信号を８ビットコード化信号に変換するコマンドエンコーダを有し、
前記変調部は、前記ソースドライバに供給するデータ信号として該８ビットコード化信号を変調するよう構成されており、
前記タイミングコントローラは、
変調された８ビットコード化信号を１０ビットコード化信号に変換する８ｂ／１０ｂエンコーダと、
該１０ビットコード化信号をシリアル信号に変換して、一対のシリアルデータ信号と一対のクロック信号ＣＬとを伝送路に出力するシリアライザとを有している、液晶表示装置。
【請求項８】
請求項７に記載の液晶表示装置において、
前記ソースドライバは、前記シリアライザから出力された一対のシリアルデータ信号と一対のクロック信号とを伝送路を介して受信し、これらの信号を１０ビットコード化信号であるパラレル信号に変換するデシリアライザと、
該１０ビットコード化信号を８ビットコード化信号に変換する８ｂ／１０ｂデコーダとを有し、
前記復調部は、前記タイミングコントローラからの変調されたデータ信号として該８ｂ／１０ｂデコーダからの８ビットコード化信号を復調するよう構成されており、
前記ソースドライバは、復調された８ビットコード化信号を前記液晶パネルの駆動信号に変換して、前記液晶パネルのデータに印加するコマンドデコーダを有している、液晶表示装置。
【請求項９】
請求項１に記載の液晶表示装置において、
前記タイミングコントローラは、前記走査ドライバに供給する走査信号を、その位相が一定周期でランダムに変化するよう変調する変調部を有し、
該走査ドライバは、該タイミングコントローラからの変調された走査信号を復調する復調部を有する、液晶表示装置。
【請求項１０】
表示部を有する電子情報機器において、
該表示部は、請求項１に記載の液晶表示装置を有する、電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置および電子情報機器に関し、特に、映像信号の伝送方式として、ＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズを低減させる信号伝送方式を使用した液晶表示装置およびこのような液晶表示装置を搭載した電子情報機器に関するものである。
【背景技術】
【０００２】
従来から各種映像表示装置では映像信号を伝送するために様々な映像信号伝送方式が使用されている。
【０００３】
例えば、従来は、映像信号の送受信には信号毎に信号線を設置するのが一般的であったが、この手法では信号線の増大により、コストと物理的な設置領域の面で問題であった。
【０００４】
これを解決するため、複数の映像信号やクロック信号を多重化して信号線の数を減らすという手法がいくつか知られている。
【０００５】
図９は、このような手法を用いた従来の液晶表示装置を説明する図である。
【０００６】
この液晶表示装置２００は、映像信号Ｖｓを受け、タイミング信号ＣＬとデータ信号Ｄを出力するととに、走査信号Ｃｓを出力するタイミングコントローラ２０１と、画像を表示する液晶パネル２０４と、タイミング信号ＣＬとデータ信号Ｄとに基づいて液晶パネルの信号ラインを駆動するソースドライバ２０２と、走査信号Ｃｓに基づいて液晶パネル２０４の走査ラインを駆動する走査ドライバ２０３とを有している。
【０００７】
図１０は、タイミングコントローラ２０１およびソースドライバ２０２の具体的構成を示すブロック図である。
【０００８】
タイミングコントローラ２０１は、デジタル映像信号Ｖｓを受け、該デジタル映像信号に含まれるデータ信号およびクロック信号を分離してそれぞれ８ビットコード化信号に変換するコマンドエンコーダ１１と、このデータ信号から変換された８ビットコード化信号を１０ビットコード化信号に変換する８ｂ／１０ｂエンコーダと、１０ビットコード化信号をシリアル信号に変換するとともに、データ信号としての８ビットコード化信号をシリアル信号に変換して、一対のシリアルデータ信号Ｄと一対のクロック信号ＣＬとを伝送路Ｌに出力するシリアライザ１４とを有している。
【０００９】
ソースドライバ２０２は、シリアライザ１４から出力された一対のシリアルデータ信号Ｄと一対のクロック信号ＣＬとを伝送路Ｌを介して受信し、これらの信号をデータ信号としての１０ビットコード化信号とクロック信号としての８ビットコード化信号に変換するデシリアライザ２１と、データ信号としての１０ビットコード化信号を８ビットコード化信号に変換する８ｂ／１０ｂデコーダ２２と、データ信号としての８ビットコード化信号およびクロック信号としての８ビットコード化信号を液晶パネルの駆動信号Ｄｓに変換して、液晶パネル２０４のデータラインに印加するコマンドデコーダ２４とを有している。
【００１０】
次に動作について説明する。
【００１１】
このような構成の液晶表示装置２００では、デジタル映像信号Ｖｓが入力されると、タイミングコントローラ２０１が、この信号に基づいてデータ信号Ｄとクロック信号ＣＬとをソースドライバ２０２に出力するとともに、走査信号Ｃｓを走査ドライバ２０３に出力する。ソースドライバ２０２にデータ信号Ｄとクロック信号ＣＬとが入力され、走査ドライバ２０３に走査信号Ｃｓが入力されると、ソースドライバ２０２は、液晶パネル２０４のデータラインにデータ線駆動信号を出力し、走査ドライバ２０３は液晶パネル２０４の走査ラインに走査線駆動信号を出力する。これにより、液晶パネル２０４では、入力された映像信号Ｖｓに応じた画像表示が行われる。
【００１２】
また、このときタイミングコントローラ２０１では、コマンドエンコーダ１１により入力された映像信号Ｖｓに含まれるデータ信号およびクロック信号それぞれは分離されて８ビットコード化信号に変換され、このデータ信号としての８ビットコード化信号は８ｂ／１０ｂエンコーダ１３により１０ビットコード化信号に変換される。さらにこのデータ信号としての１０ビットコード化信号およびクロック信号としての８ビットコード化信号は、シリアライザ１４により、一対のクロック信号ＣＬと一対のデータ信号Ｄに変化されて伝送路Ｌに出力される。
【００１３】
ソースドライバ２０２では、タイミングコントローラ１０９からの一対のクロック信号ＣＬと一対のデータ信号Ｄはデシリアライザ２１により、それぞれデータ信号としての１０ビットコード化信号およびクロック信号としての８ビットコード化信号に変換され、さらにこの１０ビットコード化信号は８ｂ／１０ｂデコーダ２２により、８ビットコード化信号に変換される。そして、さらにクロック信号としての８ビットコード化信号およびデータ信号としての８ビットコード化信号はコマンドデコーダ２４により、液晶パネルのデータ線を駆動する駆動信号Ｄｓに変換されて液晶パネル２０４に出力される。
【００１４】
また、特許文献１には、信号の伝送方式としてＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）という方式が開示されており、この方式においては、７ビットのデータをパラレル-シリアル変換で多重化して１対の差動信号とし、データとは別にパラレルデータのクロックを伝送する１対の差動信号を設けて信号の伝送を行っている。
【００１５】
また、この特許文献１では、伝送すべき複数ビットのパラレルデータをシリアルデータに変換し、シリアルデータにおけるデータの区切りを示すワードクロックを、１ビットの情報として加えた複数ビットの情報を１シンボルで表す多値論理信号を生成して１本の伝送路で伝送する方式が提案されている。
【００１６】
ところで、デジタル回路を多く使用する昨今の電子機器では、信号伝送の際、回路基板上のパターンやケーブル等を通して不要電磁波として空中に放射され、この電磁波が他の電子機器や自身に影響を及ぼす場合がある。
【００１７】
特に、液晶表示装置の高精細化などによる回路規模の大規模化や、大型化に伴うアンテナ部位の大型化に伴い、電磁波障害（ＥＭＩ，Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）のレベルも大きくなってきている。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００５−１４２８７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
ところが、前述のＬＶＤＳ方式や特許文献１の技術は、コストも含め信号伝送の効率化を図るものであり、ＥＭＩの低減に関しては考慮されていなかった。特に、液晶テレビでは全面単色表示時の信号など、特定の表示パターンの画像信号を伝送する際、その表示パターンに依存して、ＥＭＩノイズが増加することがある。
【００２０】
本発明は、上記のような問題点に鑑みてなされたものであり、ＥＭＩを確実に低減することが可能な液晶表示装置、およびこのような液晶表示装置を搭載した電子情報機器を得ることを目的とする。
【課題を解決するための手段】
【００２１】
本発明に係る液晶表示装置は、画像表示を行う液晶パネルと、該液晶パネルのデータ線を駆動するソースドライバと、該液晶パネルの走査線を走査信号により駆動する走査ドライバと、該ソースドライバおよび該走査ドライバを制御するタイミングコントローラとを備え、映像信号に基づいて画像表示を行う液晶表示装置であって、該タイミングコントローラは、該ソースドライバに供給するデータ信号を、その位相が一定周期でランダムに変化するよう変調する変調部を有し、該ソースドライバは、該タイミングコントローラからの変調されたデータ信号を復調する復調部を有するものであり、そのことにより上記目的が達成される。
【００２２】
本発明は、上記液晶表示装置において、前記変調部は、前記ソースドライバに供給するデータ信号およびクロック信号を、それぞれその位相が一定周期でランダムに変化するよう変調するものであり、前記復調部は、該タイミングコントローラからの変調されたデータ信号および変調されたクロック信号を復調するものであることが好ましい。
【００２３】
本発明は、上記液晶表示装置において、前記変調部は、乱数表情報を有し、この乱数表情報に基づいて、該ソースドライバに供給するデータ信号を、その位相が一定周期でランダムに変化するよう変調するものであり、前記復調部は、前記変調部における乱数表情報と同一の乱数表情報を有し、該乱数表情報に基づいて、該タイミングコントローラからの変調されたデータ信号を復調するものであることが好ましい。
【００２４】
本発明は、上記液晶表示装置において、前記変調部は、前記ソースドライバに供給するデータ信号としてのパルス信号を、その立ち上がりタイミングが各パルス毎にランダムに変化するよう変調するものであり、前記復調部は、前記タイミングコントローラからの変調されたデータ信号としてのパルス信号を、その立ち上がりタイミングを調整して復調するものであることが好ましい。
【００２５】
本発明は、上記液晶表示装置において、前記変調部は、前記乱数表情報における０あるいは１の配列に基づいて、前記ソースドライバに供給するデータ信号としてのパルス信号を、その立ち上がりタイミングがずれるよう変調するものであり、前記復調部は、前記乱数表情報における０あるいは１の配列に基づいて、前記タイミングコントローラからの変調されたデータ信号としてのパルス信号を、その立ち上がりタイミングを調整して復調するものであることが好ましい。
【００２６】
本発明は、上記液晶表示装置において、ノイズ信号を生成するノイズ源を有し、前記変調部は、該ノイズ信号に基づいて、該ソースドライバに供給するデータ信号を、その位相が一定周期でランダムに変化するよう変調するものであり、前記復調部は、該ノイズ信号に基づいて、該タイミングコントローラからの変調されたデータ信号を復調するものであることが好ましい。
【００２７】
本発明は、上記液晶表示装置において、前記変調部は、ノコギリ波を生成する変調側ノコギリ波生成部と、該ノコギリ波と前記ノイズ信号とを比較する変調側比較部とを有し、該比較部の比較出力に基づいて、該ソースドライバに供給するデータ信号を、その位相が一定周期でランダムに変化するよう変調するものであり、前記復調部は、前記変調部のノコギリ波生成部で生成されるノコギリ波と同じノコギリ波を生成する復調側ノコギリ波生成部と、該ノコギリ波と前記ノイズ信号とを比較する復調側比較部とを備え、該復調側比較部での比較結果に基づいて、該タイミングコントローラからの変調されたデータ信号を復調するものであることが好ましい。
【００２８】
本発明は、上記液晶表示装置において、前記タイミングコントローラは、前記映像信号を８ビットコード化信号に変換するコマンドエンコーダと、該８ビットコード化信号を変調する変調部と、変調された８ビットコード化信号を１０ビットコード化信号に変換する８ｂ／１０ｂエンコーダと、該１０ビットコード化信号をシリアル信号に変換して、一対のシリアルデータ信号と一対のクロック信号ＣＬとを伝送路に出力するシリアライザとを有していることが好ましい。
【００２９】
本発明は、上記液晶表示装置において、前記ソースドライバは、前記シリアライザから出力された一対のシリアルデータ信号と一対のクロック信号とを伝送路を介して受信し、これらの信号を１０ビットコード化信号であるパラレル信号に変換するデシリアライザと、該１０ビットコード化信号を８ビットコード化信号に変換する８ｂ／１０ｂデコーダと、該８ビットコード化信号を復調する復調部と、復調された８ビットコード化信号を前記液晶パネルの駆動信号に変換して、前記液晶パネルのデータに印加するコマンドデコーダとを有していることが好ましい。
【００３０】
本発明は、上記液晶表示装置において、前記タイミングコントローラは、前記走査ドライバに供給する走査信号を、その位相が一定周期でランダムに変化するよう変調する変調部を有し、該走査ドライバは、該タイミングコントローラからの変調された走査信号を復調する復調部を有することが好ましい。
【００３１】
本発明に係る電子情報機器は、表示部を有する電子情報機器において、該表示部は、上述した本発明に係る液晶表示装置を有するものであり、そのことにより上記目的が達成される。
【００３２】
次に本発明の作用について説明する。
【００３３】
本発明においては、送信信号の突出した周波数ピークの発生を抑止することが可能となる。すなわち、規則性も再現性も有しない手法で、映像信号としてのパルス信号の立ち上がりタイミングを順次変調して、タイミングコントローラからソースドライバに伝送しているため、周期性のない変調を行うことが出来、突出した周波数ピークを分散させることが可能となる。その結果、送信信号のピークが小さくなり、ＥＭＩの主要なスペクトラム成分となる突出したピークが現れないため、効果的にＥＭＩを低減することができる。
【発明の効果】
【００３４】
以上のように、本発明によれば、液晶表示装置において、タイミングコントローラからソースドライバに送信される送信信号の周波数ピークを抑えることにより、ＥＭＩを低減することが可能となる。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明の実施形態１による液晶表示装置を説明する図である。
【図２】図２は、本発明の実施形態１による液晶表示装置におけるタイミングコントローラおよびソースドライバの具体的構成を示すブロック図である。
【図３】図３は、本発明の実施形態１による液晶表示装置の動作を説明する図であり、変調された映像信号のタイミング（図（ｂ））を、変調されていない映像信号のタイミング（図（ａ））と比較して示している。
【図４】図４は、本発明の実施形態１による液晶表示装置の動作を説明する図であり、映像信号を変調する処理を説明する図である。
【図５】図５は、本発明の実施形態２による液晶表示装置を説明する図である。
【図６】図６は、本発明の実施形態２による液晶表示装置におけるタイミングコントローラおよびソースドライバの具体的構成を示すブロック図である。
【図７】図７は、本発明の実施形態２による液晶表示装置におけるタイミングコントローラの変調部およびソースドライバの復調部を示すブロック図である。
【図８】図８は、本発明の実施形態２による液晶表示装置の動作を説明する図であり、映像信号を変調する処理を説明する図である。
【図９】図９は、従来の液晶表示装置を説明する図である。
【図１０】図１０は、従来の液晶表示装置におけるタイミングコントローラ２０１およびソースドライバ２０２の具体的構成を示すブロック図である。
【発明を実施するための形態】
【００３６】
以下、本発明の実施形態について図面を参照しながら説明する。
【００３７】
（実施形態１）
図１は、本発明の実施形態１による液晶表示装置を説明する図である。
【００３８】
この液晶表示装置１００は、従来の液晶表示装置２００におけるタイミングコントローラ２０１およびソースドライバ２０２に代えて、タイミングコントローラからソースドライバに送信される映像信号としてのパルス信号によるＥＭＩノイズを低減することができるタイミングコントローラ１０１およびソースドライバ１０２を備えたものであり、その他の構成は従来の液晶表示装置２００と同一である。
【００３９】
つまり、この液晶表示装置１００は、画像エンジンより出力された映像信号Ｖｓを受け、タイミング信号（クロック信号）ＣＬと変調されたデータ信号Ｄｒを出力するとともに、走査信号Ｃｓを出力するタイミングコントローラ１０１と、画像を表示する液晶パネル２０４と、タイミング信号ＣＬと変調されたデータ信号Ｄとに基づいて液晶パネルの信号ラインを駆動するソースドライバ１０２と、走査信号Ｃｓに基づいて液晶パネル２０４の走査ラインを駆動する走査ドライバ２０３とを有している。
【００４０】
図２は、本実施形態１の液晶表示装置１００におけるタイミングコントローラ１０１およびソースドライバ１０２の具体的構成を示している。
【００４１】
タイミングコントローラ１０１は、デジタル映像信号Ｖｓに含まれるデータ信号およびクロック信号を分離してそれぞれ８ビットコード化信号に変換するコマンドエンコーダ１１と、このデータ信号としての８ビットコード化信号を変調する変調部１２と、変調された８ビットコード化信号を１０ビットコード化信号に変換する８ｂ／１０ｂエンコーダ１３と、この１０ビットコード化信号およびクロック信号としての８ビットコード化信号をシリアル信号に変換して、一対のシリアルデータ信号Ｄと一対のクロック信号ＣＬとを伝送路Ｌに出力するシリアライザ１４とを有している。
【００４２】
ソースドライバ１０２は、シリアライザ１４から出力された一対のシリアルデータ信号Ｄと一対のクロック信号ＣＬとを伝送路Ｌを介して受信し、これらの信号をデータ信号としての１０ビットコード化信号とクロック信号としての８ビットコード化信号とに変換するデシリアライザ２１と、データ信号としての１０ビットコード化信号を８ビットコード化信号に変換する８ｂ／１０ｂデコーダ２２と、データ信号としての８ビットコード化信号を復調する復調部２３と、復調された８ビットコード化信号、およびデシリアライザ２１からのクロック信号としての８ビットコード化信号を液晶パネル２０４の駆動信号Ｄｓに変換して、液晶パネルのデータに印加するコマンドデコーダ２４とを有している。
【００４３】
ここで、タイミングコントローラ１０１を構成するコマンドエンコーダ１１、８ｂ／１０ｂエンコーダ１３、およびシリアライザ１４は、従来の液晶表示装置２００におけるものと同一であり、また、ソースドライバ１０２を構成するデシリアライザ２１、８ｂ／１０ｂデコーダ２３、およびコマンドデコーダ２４は、従来の液晶表示装置２００におけるものと同一である。
【００４４】
また、タイミングコントローラ１０１とソースドライバ１０２との間の信号伝送路は、プリント基板の配線や各種ケーブルにより構成されている。
【００４５】
そして、この実施形態１では、タイミングコントローラ１０１を構成する変調部１２は、コマンドエンコーダ１１から出力されたデータ信号としてのパルス信号に対して、例えばパルスの１周期毎にパルスの立ち上がりタイミングをランダムにずらせる変調処理を施すものである。
【００４６】
図３（ａ）は、変調されていないデータ信号（変調部の入力）としてのパルス信号の立ち上がりタイミングを示し、図３（ｂ）は、変調されたデータ信号（変調部の出力）としてのパルス信号の立ち上がりタイミングを示している。
【００４７】
ここで、変調されていないデータ信号（変調部の入力）としてのパルス信号Ｐｖと、変調されたデータ信号（変調部の出力）としてのパルス信号ＭＰｖとを比較すると、変調されていないデータ信号としてのパルス信号Ｐｖでは、パルスの立ち上がりが一定周期で生じているのに対し、変調されたデータ信号としてのパルス信号ＭＰｖでは、パルスの立ち上がりがランダムにずれている。
【００４８】
図４は、変調部１２にてパルスの立ち上がりタイミングをランダムにずらせる処理について説明する図であり、乱数情報（図（ａ））、および乱数情報を用いる方法（図（ｂ））を示している。
【００４９】
例えば、変調部１２は、０と１のとランダムな配列を含む乱数情報Ｒ（図４（ａ））を格納した記憶部（図示せず）と、入力されたパルス信号を遅延する直列接続の複数の遅延素子と、これらの各遅延素子と並列に接続された複数のスイッチ素子とを有し、パルス信号が入力される度に、４つの連続した０および１の配列に応じて、スイッチ素子のオンオフを切り替えて、遅延量を調整するものである。
【００５０】
具体的には、例えば先頭パルスに対しては、乱数配列Ｒ１を用い、この乱数配列Ｒ１の最初の値『０』Ｓｄは、パルスの立ち上がりをどちらの方向にずらすかを示し、２つ目から４つ目の値『１００』はパルスの立ち上がりをずらせる量を示している。
【００５１】
このような規則に従って、先頭パルスに続く２番目以降のパルスの立ち上がりタイミングを、それぞれ乱数配列Ｒ２〜Ｒｎに従ってずらせることで、入力されたパルス信号Ｐｖを、その立ち上がりタイミングをランダムにずらせた変調パルス信号ＭＰｖが得られる。
【００５２】
また、復調部２３は、上記変調部１２と同様に、０と１のとランダムな配列を含む乱数情報Ｒ（図４（ａ））を格納した記憶部（図示せず）と、入力されたパルス信号を遅延する直列接続の複数の遅延素子と、これらの各遅延素子と並列に接続された複数のスイッチ素子とを有しており、パルス信号が入力される度に、４つの連続した０および１の配列に応じて、スイッチ素子のオンオフを切り替えて、遅延量を調整するものである。ただし、この復調部２３では、変調部１２でずらせた立ち上がりタイミングが、ずらせる前のタイミングに戻るよう、スイッチ素子のオンオフ切り替える。
【００５３】
次に動作について説明する。
【００５４】
このような構成の本実施形態１の液晶表示装置１００では、画像エンジンより出力されたデジタル映像信号Ｖｓが入力されると、タイミングコントローラ１０１が、この信号に基づいてデータ信号Ｄとクロック信号ＣＬとをソースドライバ１０２に出力するとともに、走査信号Ｃｓを走査ドライバ２０３に出力する。
【００５５】
ソースドライバ１０２にデータ信号Ｄとクロック信号ＣＬとが入力され、走査ドライバ２０３に走査信号Ｃｓが入力されると、ソースドライバ１０２は、液晶パネル２０４のデータラインにデータ線駆動信号を出力し、走査ドライバ２０３は液晶パネル２０４の走査ラインに走査線駆動信号を出力する。これにより、液晶パネル２０４では、入力された映像信号Ｖｓに応じた画像表示が行われる。
【００５６】
このような動作は従来の液晶表示装置２００におけるものと同一である。
【００５７】
そしてこの実施形態１の液晶表示装置１００のタイミングコントローラ１０１では、コマンドエンコーダ１１により入力された映像信号Ｖｓに含まれるデータ信号およびクロック信号それぞれは分離されて８ビットコード化信号に変換された後、このデータ信号としての８ビットコード化信号は変調部１２により変調される。これにより、パルス信号としての８ビットコード化信号は、その立ち上がりタイミングがパルス周期に一致した基準立ち上がりタイミングに対して、ランダムにずれた位置で立ち上がることとなる。
【００５８】
このように変調された８ビットコード化信号は８ｂ／１０ｂエンコーダ１３により１０ビットコード化信号に変換される。さらにこの１０ビットコード化信号およびコマンドエンコーダ１１からのクロック信号としての８ビットコード化信号は、シリアライザ１４により、一対のクロック信号ＣＬと一対のデータ信号Ｄに変化されて伝送路Ｌに出力される。
【００５９】
ソースドライバ１０２では、タイミングコントローラ１０１からの一対のクロック信号ＣＬと一対のデータ信号Ｄはデシリアライザ２１によりデータ信号としての１０ビットコード化信号およびクロック信号としての８ビットコード化信号に変換され、さらにこの１０ビットコード化信号は８ｂ／１０ｂデコーダ２２により、８ビットコード化信号に変換された後、このデータ信号としての８ビットコード化信号は復調部２３により復調される。
【００６０】
そして、復調された８ビットコード化信号、およびデシリアライザ２１からのクロック信号としての８ビットコード化信号はコマンドデコーダ２４により、液晶パネルのデータ線を駆動する駆動信号Ｄｓに変換されて液晶パネル２０４に出力される。
【００６１】
このような構成の実施形態１の液晶表示装置１００では、タイミングコントローラ内の変調部にて、映像信号として送信するデータ信号（パルス信号）の変調により、該パルス信号の立ち上がりタイミングをランダムにずらせているため、ＥＭＩの主要なスペクトラム成分となる突出した周波数のピークが現れるのを回避でき、このため、効果的にＥＭＩを低減することが可能となる。
【００６２】
つまり、本実施形態では、送信側であるタイミングコントローラ内に変調部を、また信号受信側であるソースドライバ内に復調部を設置し、相互間で送信されるデータ信号のパルスをランダムに変調させるので、送信されるデータ信号の突出した周波数ピークの発生を抑止することが可能となる。また、規則性も再現性も有しない手法で、データ信号としてのパルス信号の立ち上がりタイミングを順次変調して、タイミングコントローラからソースドライバに伝送しているため、周期性のない変調を行うことができ、突出した周波数ピークを分散させることが可能となる。その結果、送信されるデータ信号のピークが小さくなり、ＥＭＩの主要なスペクトラム成分となる突出したピークが現れないため、効果的にＥＭＩを低減することができる
また、本実施形態では、データ信号としての８ビットコード化信号は８ｂ／１０ｂエンコーダ１３により１０ビットコード化信号に変換されるので、シリアライザからシリアル出力されるデータ信号としてのパルス信号における『０』あるいは『１』レベルが偏在するのを抑制することができ、パルス信号の波形なまりを抑制することができる。
【００６３】
（実施形態２）
図５は、本発明の実施形態２による液晶表示装置を説明する図である。
【００６４】
この液晶表示装置１００ａは、実施形態１の液晶表示装置１００におけるタイミングコントローラ１０１およびソースドライバ１０２に代えて、ノイズ源１１０と、該ノイズ源１１０から発生されるノイズ信号Ｎｓに基づいて、タイミングコントローラからソースドライバに送信されるデータ信号としてのパルス信号によるＥＭＩノイズを低減することができるタイミングコントローラ１０１ａおよびソースドライバ１０２ａを備えたものである。この実施形態２のその他の構成は、実施形態１の液晶表示装置１００と同一であるので、以下、本実施形態２の液晶表示装置１００ａにおけるタイミングコントローラ１０１ａおよびソースドライバ１０２ａについて説明する。
【００６５】
図６は、本実施形態２の液晶表示装置１００におけるタイミングコントローラ１０１ａおよびソースドライバ１０２ａの具体的構成を示している。
【００６６】
このタイミングコントローラ１０１ａは、実施形態１のタイミングコントローラ１０１における変調部１２に代えて、上記ノイズ源１１０からのノイズ信号Ｎｓに基づいてコマンドエンコーダ１１からの８ビットコード化信号を変調する変調部１２ａを有しており、その他の構成は、実施形態１のタイミングコントローラ１０１におけるものと同一である。
【００６７】
また、ソースドライバ１０２ａは、実施形態１のソースドライバ１０２における変調部１２に代えて、上記ノイズ源１１０からのノイズ信号Ｎｓに基づいて、８ｂ／１０ｂデコーダ２２からの８ビットコード化信号を復調する復調部２３ａを備えたものであり、その他の構成は、実施形態２のソースドライバ１０２におけるものと同一である。
【００６８】
そして、この実施形態２では、タイミングコントローラ１０１ａを構成する変調部１２ａは、コマンドエンコーダ１１から出力されたデータ信号としてのパルス信号に対して、例えばパルスの１周期毎にパルスの立ち上がりタイミングをランダムにずらせる変調処理を施すものである。
【００６９】
以下、この実施形態２の変調部１２ａおよび復調部２３ａについて説明する。
【００７０】
図７は、変調部１２ａおよび復調部２３ａを説明する図であり、変調部１２ａおよび復調部２３ａの構成（図（ａ）および図（ｂ））を対比して示している。
【００７１】
図８は、変調部１２ａでパルス信号の立ち上がりタイミングをランダムにずらせる処理を説明する図であり、ランプ波形（図（ａ））および変調に用いるパルス波形（図（ｂ））を示している。
【００７２】
ここで、変調部１２ａは、ノコギリ波ＲＡＭＰを生成するノコギリ波生成部１２１と、このノコギリ波ＲＡＭＰとノイズ源１１０からのノイズ信号Ｎｓとを比較する電圧比較部１２２と、この比較結果に基づいて、ノコギリ波ＲＡＭＰの振幅がノイズ信号Ｎｓの振幅より大きい期間をパルス幅とする調整パルスＰｒを生成する遅延量発生部１２３と、該遅延量発生部１２３からの調整パルスＰｒのパルス幅に基づいて、コマンドエンコーダ１１からのデータ信号としてのパルス信号Ｐｖの立ち上がりタイミングをずらせて、変調されたパルス信号ＭＰｂを出力するパルス位相変更回路１２４とを有している。
【００７３】
また、復調部２３ａは、ノコギリ波生成部１２１で生成されるノコギリ波ＲＡＭＰと同じノコギリ波を生成するノコギリ波生成部２３１と、このノコギリ波ＲＡＭＰとノイズ源１１０からのノイズ信号Ｎｓとを比較する電圧比較部２３２と、この比較結果に基づいて、ノコギリ波ＲＡＭＰの振幅がノイズ信号Ｎｓの振幅より大きい期間をパルス幅とする調整パルスＰｒを生成する遅延量発生部２３３と、該遅延量発生部２３３からの調整パルスＰｒのパルス幅に基づいて、８ｂ／１０ｂデーコーダ２２からのデータ信号としての変調パルス信号ＭＰｖの立ち上がりタイミングをずらせて、復調されたパルス信号ＲＰｖを出力するパルス位相復調回路２３４とを有している。
【００７４】
このような構成の実施形態２の液晶表示装置１００ａにおいても、実施形態１の液晶表示装置１００と同様に、タイミングコントローラ内の変調部１２ａにて、映像信号として送信するデータ信号（パルス信号）の変調により、該パルス信号の立ち上がりタイミングをランダムにずらせているため、ＥＭＩの主要なスペクトラム成分となる突出した周波数のピークが現れるのを回避でき、このため、効果的にＥＭＩを低減することが可能となる。
【００７５】
なお、上記実施形態１および２では、タイミングコントローラからソースドライバに供給するデータ信号としてのパルス信号の立ち上がりタイミングを変調する例を示したが、タイミングコントローラからソースドライバに供給するクロック信号としてのパルス信号の立ち上がりタイミングを変調するようにしてもよく、さらにタイミングコントローラからソースドライバに送信する映像信号に含まれるデータ信号およびクロック信号に対してともに、パルス信号の立ち上がりタイミングに対する変調を施すようにしてもよい。
【００７６】
例えば、タイミングコントローラからソースドライバに供給するクロック信号としてのパルス信号の立ち上がりタイミングを変調する場合、上記実施形態１および２において、コマンドエンコーダから出力されるデータ信号に代えて、クロック信号を変調部および８ｂ／１０ｂエンコーダを介してシリアライザに供給し、デシリアライザから出力されるデータ信号に代えてクロック信号を８ｂ／１０ｂデコーダおよび変調部を介してコマンドデコーダ２４に供給するようにすればよい。
【００７７】
また、タイミングコントローラからソースドライバに供給するデータ信号およびクロック信号に対してともに、パルス信号の立ち上がりタイミングの変調を施す場合、上記実施形態１および２において、コマンドエンコーダから出力されるデータ信号およびクロック信号をともに変調部および８ｂ／１０ｂエンコーダを介してシリアライザに供給し、デシリアライザから出力されるデータ信号およびクロック信号をともに８ｂ／１０ｂデコーダおよび変調部を介してコマンドデコーダ２４に供給するようにすればよい。
【００７８】
さらに、タイミングコントローラは、走査ドライバに供給する走査信号としてのパルス信号の立ち上がりタイミングを変調する、上記実施形態と同様の変調部を有し、走査ドライバは、変調された走査信号としてのパルス信号を復調する、上記実施形態と同様の復調部を有していてもよい。
【００７９】
つまり、本発明は、液晶表示装置において、データ信号としてのパルス信号、クロック信号としてのパルス信号、走査信号としてのパルス信号の少なくとも１つを、そのパルス立ち上がりタイミングがランダムにずれたものとなるよう変調することにより、ＥＭＩの低減という効果が得られるものである。
【００８０】
また、上記実施形態１および２の説明では特に言及していないが、上述した実施形態の液晶表示装置は、携帯電話などのモバイル機器、さらには据え置き型の液晶テレビなどの電子情報機器の画像表示部として用いることができる。
【００８１】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００８２】
本発明は、液晶表示装置の分野において、タイミングコントローラからソースドライバに送信される送信信号の周波数ピークを抑えることにより、ＥＭＩを低減することが可能となり、ＥＭＩを確実に低減することが可能な液晶表示装置を提供することができる。
【符号の説明】
【００８３】
１１  コマンドエンコーダ
１２、１２ａ  変調部
１３、２２  ８ｂ／１０ｂエンコーダ、
１４  シリアライザ、
２１  デシリアライザ、
２３、２３ａ  復調部
２４  コマンドデコーダ、
１００、１００ａ  液晶表示装置
１０１、１０１ａ  タイミングコントローラ
１０２、１０２ａ  ソースドライバ
１２１、１３１  ノコギリ波生成部
１２２、２３２  電圧比較部
１２３、２３３  遅延量発生部
１２４  パルス位相変更回路
１１０  ノイズ源
２０３  走査ドライバ
２０４  液晶パネル
２３４  パルス位相復元回路
Ｌ  伝送路
【図１】
0005534968.tif 000002
【図２】
0005534968.tif 000003
【図３】
0005534968.tif 000004
【図４】
0005534968.tif 000005
【図５】
0005534968.tif 000006
【図６】
0005534968.tif 000007
【図７】
0005534968.tif 000008
【図８】
0005534968.tif 000009
【図９】
0005534968.tif 000010
【図１０】
0005534968.tif 000011