(57)【特許請求の範囲】
【請求項１】
シリコンからなる支持基板の表面上及び裏面上のそれぞれに、面方位（１１１）の配向率が０．９８以上の表面白金層及び裏面白金層を形成する工程と、
前記表面白金層の上に第１の接合金属層を積層して支持体部を形成する工程と、
成長用基板の上に発光動作層、電極層及び第２の接合金属層を順次積層して発光体部を形成する工程と、
前記第１の接合金属層と前記第２の接合金属層とを圧着するとともに加熱し、前記第１の接合金属層及び前記第２の接合金属層を溶融させて前記支持体部及び前記発光体部を接合して接合体を形成する工程と、
前記表面白金層及び前記裏面白金層の全体をシリサイド化する加熱処理工程と、を有することを特徴とする半導体発光装置の製造方法。
【請求項２】
前記表面白金層及び裏面白金層を形成する工程においては、前記支持基板の温度を７０℃以下に保持しつつ真空蒸着法又はスパッタ法によって前記表面白金層及び裏面白金層を形成することを特徴とする請求項１に記載の製造方法。
【請求項３】
前記接合体から前記成長用基板を除去するとともに、前記除去工程により露出した前記発光動作層の露出面上に金属を堆積し、加熱して外部接続電極を形成する工程を更に有し、前記加熱処理工程は前記接合体の形成時の加熱処理及び前記外部接続電極の形成時の加熱処理からなることを特徴とする請求項１又は請求項２に記載の製造方法。
【請求項４】
前記接合体の形成時における加熱温度は、摂氏２８０度から３５０度であることを特徴とする請求項３に記載の製造方法。
【請求項５】
前記外部接続電極の形成時における加熱温度は、摂氏３６０度から４５０であることを特徴とする請求項３又は４に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置の製造方法に関し、特に、半田層による成長用基板と支持基板とを接合する技術を用いた半導体発光装置の製造方法に関する。
【背景技術】
【０００２】
従来から、成長用基板上に複数の半導体層が積層された積層構造体と、成長用基板とは異なる材質の支持基板と、を半田等の接合材料を介して接合する（貼り合わせる）技術を用いて、半導体発光装置を製造する方法が知られている。このような積層構造体と支持基板とを貼り合わせる技術を利用した半導体発光装置の製造方法は、例えば、特許文献１に開示されている。
【０００３】
以下に、従来の半導体発光装置の製造方法について説明する。先ず、ｎ型シリコン（Ｓｉ）からなる支持基板の表面上及び裏面上のそれぞれに表面金属層及び裏面金属層を形成する。更に、表面金属層の上に金錫（ＡｕＳｎ）層を積層し、支持体部の形成が完了する。次に、ガリウム砒素（ＧａＡｓ）からなる成長用基板の表面上に、複数の半導体層を積層する。更に、積層された半導体層上に反射電極層及び拡散防止層及び金（Ａｕ）を順次積層し、加熱処理を施すことによって発光体部の形成が完了する。なお、支持体部及び発光体部の形成時の加熱温度は、例えば、約摂氏５００度（５００℃）である。
【０００４】
次に、ＡｕＳｎ層とＡｕ層とを密着し、支持体部及び発光体部に加熱処理を施すことより、支持体部及び発光体部が接合され、接合体が形成される。続いて、エッチングによって接合体から支持基板を除去する。当該除去によって露出した半導体層上に金属を形成し、当該金属に加熱処理を施すことによって表面電極が形成される。なお、支持体部及び発光体部を接合する工程の加熱温度は、例えば、約３４０℃であり、表面電極を形成する工程の加熱温度は、例えば、約４００℃である。
【０００５】
しかしながら、上述する製造方法においては、成長用基板の除去工程時及びチップへの加工工程後の素子抜き取り工程時に、表面金属層及び裏面金属層が支持基板から剥がれてしまう問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２７００７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、以上の如き事情に鑑みてなされたものであり、支持基板から表面金属層及び裏面金属層が剥がれることがない半導体発光装置を製造することができる製造方法を提供する。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明の半導体発光装置の製造方法は、シリコンからなる支持基板の表面上及び裏面上のそれぞれに、面方位（１１１）の配向率が０．９８以上の表面白金層及び裏面白金層を形成する工程と、前記表面白金層の上に第１の接合金属層を積層して支持体部を形成する工程と、成長用基板の上に発光動作層、電極層及び第２の接合金属層を順次積層して発光体部を形成する工程と、前記第１の接合金属層と前記第２の接合金属層とを圧着するとともに加熱し、前記第１の接合金属層及び前記第２の接合金属層を溶融させて前記支持体部及び前記発光体部を接合して接合体を形成する工程と、前記表面白金層及び前記裏面白金層の全体をシリサイド化する加熱処理工程と、を有することを特徴とする。
【発明の効果】
【０００９】
成長用基板上に複数の半導体層を積層して形成された発光体部と、シリコンからなる支持基板を含む支持体部と、を半田等の接合材料を介して接合することによって半導体発光装置を形成する製造方法において、支持基板の表面上及び裏面上のそれぞれにおいて、表面白金層及び裏面白金層の全体を加熱処理によってシリサイド化する。
【００１０】
このような表面白金層及び裏面白金層の全体をシリサイド化することにより、支持基板の表面上及び裏面上にシリサイド化した層と白金のみからなる層とで形成される剥離しやすい界面がなくなり、支持基板の表面及び裏面上における表面白金層及び裏面白金層の剥離を防止することができる。
【００１１】
また、本発明においては、支持基板の表裏面に形成される表面白金層及び裏面白金層の面方位（１１１）の配向率を０．９８以上にしているため、加熱処理で表面白金層及び裏面白金層を完全にシリサイド化することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例に係る半導体発光装置の各製造工程における断面図である。
【図２】本発明の実施例に係る半導体発光装置の各製造工程における断面図である。
【図３】図２の破線に囲まれた領域３の部分拡大図である。
【図４】本発明の実施例に係る半導体発光装置の製造工程における断面図である。
【図５】本発明の実施例に係る半導体発光装置の製造工程における断面図である。
【図６】本発明の実施例に係る半導体発光装置の製造工程における断面図である。
【図７】本発明の実施例に係る半導体発光装置の断面図である。
【図８】本発明の実施例に係る半導体発光装置の上面図である。
【図９】Ｐｔ層の剥がれ試験についての条件を説明した図である。
【図１０】Ｐｔ層の剥がれ試験の評価方法を説明した図である。
【図１１】Ｐｔ層の剥がれ試験の試験結果を示した図である。
【図１２】支持基板及びＰｔ層におけるＸ線回折によって得られたＸＲＤスペクトルである。
【図１３】支持基板及びＰｔ層におけるＸ線回折によって得られたＸＲＤスペクトルである。
【図１４】支持基板及びＰｔ層におけるＸ線回折によって得られたＸＲＤスペクトルである。
【図１５】支持基板及びＰｔ層におけるＸ線回折によって得られたＸＲＤスペクトルである。
【図１６】支持基板及びＰｔ層におけるＸ線回折によって得られたＸＲＤスペクトルである。
【図１７】支持基板及びＰｔ層におけるＸ線回折によって得られたＸＲＤスペクトルである。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
【実施例】
【００１４】
（半導体発光装置の製造方法及びその構造）
先ず、図１乃至８を参照しつつ、本発明の実施例である半導体発光装置の構造及びその製造方法について説明する。
【００１５】
ホウ素（Ｂ）が添加されたシリコン（Ｓｉ）からなる支持基板１１を準備する（図１（ａ））。次に、所定の条件の真空蒸着法又はスパッタ法によって支持基板１１の両面に、金属層として第１の白金（Ｐｔ）層（表面白金層）１２及び第２のＰｔ層（裏面白金層）１３をそれぞれ形成する（図１（ｂ））。第１及び第２のＰｔ層の膜厚は、約２００ナノメートル（ｎｍ）である。当該所定の条件については後述する。
【００１６】
次に、電子線加熱蒸着法によって第２のＰｔ層１３の上に、チタン（Ｔｉ）層１４を形成する。更に、電子線加熱蒸着法によってＴｉ層１４の上に、第１のＮｉ層１５を形成する（図１（ｃ））。Ｔｉ層１４の膜厚は、例えば、約１５０ｎｍである。また、第１のＮｉ層１５の膜厚は、例えば、約１００ｎｍである。本実施例においては、後述する金錫（ＡｕＳｎ）半田層に対して濡れ性が高い第１のＮｉ層１５がＴｉ層１４の上に形成されているが、例えば、パラジウム（Ｐｄ）からなる層をＴｉ層１４の上に形成してもよい。
【００１７】
次に、電子線加熱蒸着法によって第１のＮｉ層１５の上にＡｕＳｎ半田層１６を形成する（図１（ｄ））。ＡｕＳｎ半田層１６のＡｕとＳｎとの組成比は、重量比で約８：２、原子数比で約７：３である。また、ＡｕＳｎ半田層１６の膜厚は、例えば、約３００ｎｍである。本実施例においては、第１のＮｉ層１５とＡｕＳｎ半田層１６とから第１の接合金属層が形成されている。本工程の終了により、支持体部２０の形成が完了する。
【００１８】
なお、Ｔｉ層１４、第１のＮｉ層１５及びＡｕＳｎ半田層１６は、スパッタリング、抵抗加熱蒸着又は電子ビーム蒸着などの蒸着法によって形成してもよい。
【００１９】
次に、成長用基板としてｎ型のガリウム砒素（ＧａＡｓ）基板２１を準備する（図２（ａ））。続いて、ＧａＡｓ基板２１の上に有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により、ＡｌＧａＩｎＰ系の化合物半導体からなり、且つ、複数の半導体層を積層することによって発光動作層として機能する発光動作層２２が形成される（図２（ｂ））。成長条件は、例えば、成長温度が約摂氏７００度（７００℃）、成長圧力が約１０キロパスカル（ｋＰａ）である。また、有機金属（ＭＯ）ガス用の原料としては、例えば、トリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩ）が用いられる。Ｖ族ガスとしては、例えば、アルシン（ＡｓＨ３）及びフォスフィン（ＰＨ３）が用いられる。不純物添加用の原料としては、例えば、ｎ型不純物としてシラン（ＳｉＨ４）が用いられ、ｐ型不純物としてジメチルジンク（ＤＭＺｎ）が用いられる。
【００２０】
具体的な発光動作層２２の構造は、図３に示されているように、ｎ型クラッド層２２ａ、活性層２２ｂ及びｐ型クラッド層２２ｃから構成されている。具体的な製造工程は、以下の通りである。
【００２１】
先ず、組成が（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（0≦ｘ≦１、0＜ｙ≦１）で、Ｓｉの濃度が約３．０×１０１７ｃｍ−３のｎ型クラッド層２２ａを、ＧａＡｓ基板２１の上に形成する。例えば、ｎ型クラッド層２２ａの組成は、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐである。なお、ｎ型クラッド層２２ａの膜厚は、例えば、約１０００ｎｍである。
【００２２】
次に、組成が（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（0≦ｘ≦１、0＜ｙ＜１）の活性層２２ｂを、ｎ型クラッド層２２ａの上に形成する。ここで、ｘ及びｙの値は、活性層２２ｂのバンドギャップがｎ型クラッド層２２ａ及びｐ型クラッド層２２ｃのバンドギャップよりも小さくなるように設定される。例えば、活性層２２ｂは、井戸層が（Ａｌ0.15Ｇａ0.85）0.5Ｉｎ0.5Ｐ又は（Ａｌ0.1Ｇａ0.9）0.5Ｉｎ0.5Ｐであり、障壁層が（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐである量子井戸を有する構造である。なお、活性層２２ｂは、単一構造（バルク構造）であってもよい。また、活性層２２ｂの膜厚は、例えば、約２００〜５００ｎｍである。活性層２２ｂは、本実施例の組成に限定されるものではなく、例えば、アルミニウムを含まないＩｎＧａＰ系の結晶からなる層（すなわち、ｘ＝０）であってもよい。例えば、ＩｎＧａＰ系の結晶からなる活性層としては、Ｉｎ0.5Ｇａ0.5Ｐがある。
【００２３】
次に、組成が（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（0≦ｘ≦１、0＜ｙ≦１）で、亜鉛（Ｚｎ）の濃度が約５．０×１０１７ｃｍ−３のｐ型クラッド層２２ｃを、活性層２２ｂの上に形成する。例えば、ｐ型クラッド層２２ｃの組成は、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐである。なお、ｐ型クラッド層２２ｃの膜厚は、例えば約１０００ｎｍである。かかる工程を経て、発光動作層２２の形成が完了する。なお、発光動作層２２は、単純なｐｎ接合からなる層や、シングルへテロ構造又はダブルへテロ構造であってもよい。
【００２４】
また、ＧａＡｓ基板２１とｎ型クラッド層２２ａとの間に、ｎ型ＧａＡｓバッファ層（図示せず）を下地として形成してもよい。ｎ型ＧａＡｓバッファ層の膜厚は、例えば、約２００ｎｍである。
【００２５】
次に、スパッタリングにより、発光動作層２２の上に反射電極層として金−亜鉛（ＡｕＺｎ）層２３を堆積する（図２（ｃ））。ＡｕＺｎ層２３は、発光動作層２２において発生した光を光取り出し面側に反射する。これにより、半導体発光素子の光取り出し効率を向上させることができる。
【００２６】
次に、反応性スパッタリングにより、ＡｕＺｎ層２３の上に第１の窒化タンタル（ＴａＮ）層２４を形成する。続いて、反応性スパッタリングにより、第１のＴａＮ層２４の上にチタン−タングステン（ＴｉＷ）層２５を形成する。更に、反応性スパッタリングにより、ＴｉＷ層２５の上に第２のＴａＮ層２６を形成する（図２（ｄ））。例えば、第１のＴａＮ層２４の膜厚は約２００ｎｍであり、ＴｉＷ層２５の膜厚は約１００ｎｍであり、第２のＴａＮ層２６の膜厚は約１００ｎｍである。第１のＴａＮ層２４、ＴｉＷ層２５及び、第２のＴａＮ層２６は、後述する接合部材（共晶材料）が拡散によってＡｕＺｎ層２３に侵入することを防止する。第２のＴａＮ層２６の形成後、発光動作層２２とＡｕＺｎ層２３とのオーミック接合を得るために、窒素雰囲気下で約５００℃の加熱処理を施す。
【００２７】
次に、電子線加熱蒸着法によって第２のＴａＮ層２６の上に、第２のＮｉ層２７を形成する。更に、電子線加熱蒸着法によって第２のＮｉ層２７の上に、Ａｕ層２８を形成する（図２（ｅ））。例えば、第２のＮｉ層２７の膜厚は約１００ｎｍであり、Ａｕ層２８の膜厚は約３０ｎｍである。なお、第２のＮｉ層２７及びＡｕ層２８は、スパッタリング、抵抗加熱蒸着又は電子ビーム蒸着などの蒸着法によって形成されてもよい。本実施例においては、第２のＮｉ層２７とＡｕ層２８とから第２の接合金属層が形成されている。本工程の終了により、発光体部３０の形成が完了する。
【００２８】
次に、支持体部２０のＡｕＳｎ半田層１６と、発光体部３０のＡｕ層２８と、が対向した状態で、支持体部２０及び発光体部３０を密着する。その後、密着した支持体部２０及び発光体部３０が窒素雰囲気下で熱圧着する（図４）。熱圧着の条件は、例えば、圧力が約１メガパスカル（ＭＰａ）、温度が約３２０℃、圧着時間が約１０分間である。この熱圧着によって、ＡｕＳｎ半田層１６が溶融し、第２のＮｉ層２７及びＡｕ層２８が、溶融しているＡｕＳｎ半田層１６に溶解する。更に、ＡｕＳｎ半田層１６のＡｕ及びＳｎ及びＡｕ層２８のＡｕが、第１のＮｉ層１５及び第２のＮｉ層２７に拡散して吸収される。更に、溶融したＡｕＳｎ半田層１６が固化することにより、ＡｕＳｎＮｉからなる接合層５１が形成される。これにより支持体部２０と発光体部３０とが接合され、接合体６０が形成される（図５）。なお、接合材料（第１のＮｉ層１５、ＡｕＳｎ層１６、第２のＮｉ層２７及びＡｕ層２８）、接合時の雰囲気、接合温度及び接合時間は、上述した条件に限られることはなく、酸化等により接合強度を劣化させなければ、支持体部２０と発光体部３０とを接合することができる他の条件であってもよい。例えば、接合温度は、ＡｕＳｎ半田層１６が溶融する温度（２８０℃以上）を適宜選択することができる。
【００２９】
次に、アンモニア水と過酸化水素水との混合液を用いたウエットエッチングにより、接合体６０からＧａＡｓ基板２１を除去する。ＧａＡｓ基板２１が除去されることにより、発光動作層２２の表面が露出する（図６）。なお、ＧａＡｓ基板２１の除去は、ドライエッチング、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）、機械的研削など、又はこれらを組み合わせた方法によって行われてもよい。
【００３０】
次に、発光動作層２２の上にレジストを塗布する。塗布したレジストが所望の電極パターンになるように、パターニングを施す。パターニングされたレジストの開口部分に、電子線加熱蒸着法によって金・ゲルマニウム・ ニッケル（ＡｕＧｅＮｉ）を蒸着する。その後に、レジストを除去すること（リフトオフ法）によって、所望の形状のＡｕＧｅＮｉが形成される。更に、ＡｕＧｅＮｉ及び接合体６０に対して、窒素雰囲気下で約４００℃の加熱処理を施す。これによってＡｕＧｅＮｉと発光動作層２２との合金化が図られ、発光動作層２２と良好なオーミック接合した外部接続電極７１が形成される。更に、本工程を経ることにより、第１のＰｔ層１２及び第２のＰｔ層１３の全体が支持基板１１とシリサイド化（合金化）し、第１の合金層（裏面合金層）７２及び第２の合金層（表面合金層）７３が形成される。つまり、第１のＰｔ層１２及び第２のＰｔ層１３は、膜厚方向において完全にシリサイド化され、表面合金層７３及び裏面合金層７２が形成される。本工程の終了により、半導体発光装置１００が完成する（図７）。半導体発光装置１００は、シリコンからなる支持基板１１の上方に形成された接合層５１と、接合層５１の上に形成されたＡｕＺｎ層２３と、ＡｕＺｎ層２３の上に形成された発光動作層２２と、発光動作層２２の上に形成された外部接続電極７１と、を備える。また、半導体発光装置１００は、支持基板１１の表面上及び裏面上のそれぞれに形成された、白金とシリコンとの合金からなる、表面白金シリサイド層（表面合金層７３）及び裏面白金シリサイド層（裏面合金層７２）を備え、表面合金層７３及び裏面合金層７２に対して隣接する白金のみからなる層は存在しない。
【００３１】
外部接続電極７１の形状は、例えば、図８に示されているような格子状の線状電極７１aと、線状電極の中心部に位置する円状のボンディングパッド７１ｂと、から構成される。なお、電子線加熱蒸着法によって蒸着される外部接続電極７１の材料はＡｕＧｅＮｉに限られず、例えば、ＡｕＳｎＮｉ、ＡｕＳｎ、ＡｕＧｅ等であってもよい。
【００３２】
なお、上述した製造方法は一例にすぎず、例えば、第１のＰｔ層１２及び第２のＰｔ層１３を形成した後に、第１のＰｔ層１２及び第２のＰｔ層１３の全体を支持基板と合金化（シリサイド化）するための加熱処理を施してもよい。また、貼り合わせ工程は２８０〜３５０℃で５分〜１５分、電極合金化工程は３６０〜４５０℃で１〜５分で行われることが、製造時間の増大及び半導体発光装置へのダメージ（特に、接合層へのダメージ）を避ける点で好ましい。
【００３３】
以下に、第１のＰｔ層１２及び第２のＰｔ層１３の全体を支持基板と合金化することにより、支持基板の表裏面上における剥離が防止されることを説明する。更に、Ｐｔ層を支持基板とシリサイド化するためだけの加熱処理を行わずに、その後の製造上の加熱処理によってＰｔ層全体を支持基板とシリサイド化することができる理由も説明する。
（引き剥がしによるＰｔ層の膜厚の評価）
次に、図９乃至図１７を参照しつつ、上述した製造方法によって形成された半導体発光装置１００の第１及び第２のＰｔ層と支持基板１１との間に良好な密着性が得られ、第１及び第２のＰｔ層が支持基板１１から剥がれることがないことを説明する。
【００３４】
支持基板（ＢがドープされたＳｉ基板）上からのＰｔ層の剥がれを確認するために、支持基板の表面に２００ｎｍ膜厚を有するＰｔ層を６種類の成膜条件によって形成し、全ての支持基板に対して３２０℃で１０分間の加熱処理を実施し（第１の加熱処理）、更に全ての支持基板に対して４００℃の加熱温度で、各１８０秒間の加熱処理を実施（第２の加熱処理）した（図９参照）。
【００３５】
ここで、６種類の成膜条件とは、支持基板の温度（以下、単に基板温度と称する）を２５℃にした状態における電子ビーム蒸着法（以下、ＥＢ蒸着法と称する）、基板温度を１００℃にした状態におけるＥＢ蒸着法、基板温度を３０℃にした状態におけるスパッタ法、基板温度を５０℃にした状態におけるスパッタ法、基板温度を７０℃にした状態におけるスパッタ法、基板温度を３００℃にした状態におけるスパッタ法である。
【００３６】
ＥＢ蒸着は、蒸着材料に電子ビームを当てて加熱し、材料を蒸発させて成膜する方法である。このため、支持基板を保持するステージを冷却しなければ、輻射熱により支持基板の温度が約１００℃まで上昇する。以上のことから、ステージを冷却することによって基板温度を２５℃にしたＥＢ蒸着を実施し、また、当該ステージを冷却しないことによって基板温度を１００℃にしたＥＢ蒸着を実施した。
【００３７】
一方、スパッタ法は、プラズマ放電によりエネルギーを持ったＡｒ粒子をターゲット（堆積材料）に当てることによって、堆積材料を叩き出して成膜する方法である。このため、Ｐｔ原子が運動エネルギーをもっていることから、Ａｒ粒子が支持基板に入射することによって多少の温度上昇はあるものの、支持基板がプラズマにさらされていなければ、基板温度の大幅な上昇は生じない。すなわち、スパッタ法では、ステージを冷却しなくても、支持基板の温度は約３０℃である。以上のことから、ステージを冷却及び加熱しないことによって基板温度を３０℃にしたスパッタを実施し、ステージを加熱することによって基板温度を５０℃、７０℃又は３００℃にしたスパッタを実施した。
【００３８】
また、第１の加熱処理においては、上述した製造方法における支持体部２０と発光体部３０とを貼り合わせる工程（図４）の加熱条件が想定されている。更に、第２の加熱処理においては、上述した製造方法における外部接続電極７１と発光動作層２２とのオーミック接合のための加熱条件が想定されている。なお、Ｐｔ層が形成される支持基板の表面は、鏡面研磨が施されている。また、支持基板は、面方位が（１００）であるＳｉ基板を使用した。
【００３９】
次に、具体的な評価手順について図１０を参照しつつ詳細に説明する。先ず、３インチのウエハを１／４に分割したサイズの支持基板を６枚準備した。続いて、準備した支持基板の自然酸化膜を除去した。その後に、上述した成膜条件を用いて、６枚の支持基板のそれぞれにＰｔ層を形成した。すなわち、各成膜条件によって形成されたＰｔ層を有する評価用のサンプルが、６つ形成される。以下において、基板温度が２５℃のＥＢ蒸着法によって形成されるサンプルをサンプルＡ、基板温度が１００℃のＥＢ蒸着法によって形成されるサンプルをサンプルＢ、基板温度が３０℃のスパッタ法によって形成されるサンプルをサンプルＣ、基板温度が５０℃のスパッタ法によって形成されるサンプルをサンプルＤ、基板温度が７０℃のスパッタ法によって形成されるサンプルをサンプルＥ、基板温度が３００℃のスパッタ法によって形成されるサンプルをサンプルＦとする。
【００４０】
Ｐｔ層形成後に、各サンプルに対して、第１の加熱処理（３２０℃、１０分間）及び第２の加熱処理（４００℃、１８０秒間）を施した。続いて、Ｐｔ層が粘着シートに接するように、各サンプルを粘着シートに貼り付けた。すなわち、Ｐｔ層が形成されていない面が上側に位置する。各サンプルが粘着シートに貼り付けられた後に、各サンプルを０．３５ｍｍ角でダンシングした。
【００４１】
当該ダイシング後に、Ｐｔ層が上面に位置するように、各サンプルを他の粘着シートに転写した（すなわち、当該他の粘着シートとＰｔ層が形成されていない面とが貼り合わされる）。ここで、当該転写よってシリサイド化の不十分なＰｔ層が粘着シートに残り、シリサイド化が十分なＰｔ層は支持基板とともに他の粘着シートに転写される。すなわち、当該転写によってＰｔ層の剥離評価を実施した。
【００４２】
図１１は、上述したＰｔ層の剥離評価の結果を示した表である。図１１から判るように、基板温度が７０℃以下の場合には、Ｐｔ層が支持基板から剥がれることがなかった。これは、Ｐｔ層が支持基板と十分にシリサイド化し、Ｐｔ層と支持基板との間において良好な密着性が得られていることを示している。基板温度が１００℃以上の場合には、Ｐｔ層が支持基板から剥がれてしまった。これは、Ｐｔ層が十分にシリサイド化せず、Ｐｔ層と支持基板との間において良好な密着性が得られなかったことが考えられる。なお、図１１における剥離あり（×）とは、４分の１のサイズの支持基板内において、０．３５ｍｍ角の素子の１つでもＰｔ層（Ｐｔ層の変化した層も含む）が剥離している状態のことである。
【００４３】
次に、図１２乃至図１７を参照しつつ、第１及び第２の加熱処理前後におけるＰｔ層のＸ線回折（ＸＲＤ：X-ray diffraction）法による評価結果を説明する。図１２は上述したサンプルＡ、図１３はサンプルＢ、図１４はサンプルＣ、図１５はサンプルＤ、図１６はサンプルＥ、図１７はサンプルＦのＸＲＤスペクトルを示す。また、各図の（ａ）は加熱処理前、（ｂ）は加熱処理後のＸＲＤスペクトルを示す。各グラフの縦軸はＸ線の強度である位時間あたりのX線光子の数（cps：counts per second）あり、横軸はＸ線の回折角度（２θ度）である。なお、図１３の縦軸だけがリニアスケールであり、その他の図の縦軸はログスケールである。
【００４４】
サンプルＡにおいては、図１２（ａ）に示されているように、加熱処理前の状態において、面方位が（１１１）、（２００）、（２２０）のＰｔのピーク、及び面方位が（４００）のＳｉのピークが検出された。ここで、サンプルに用いられた支持基板の面方位（Ｓｉの面方位）は（１００）であるが、回折現象を測定しているため、ＸＲＤスペクトルにおいては面方位が（４００）のピークとして観測された。かかる点については、図１３乃至図１７についても同じである。加熱処理後においては、図１２（ｂ）に示されているように、Ｐｔ単独のピークは消失し、その代わりに複数のＰｔＳｉ及びＰｔ２Ｓｉのピークが検出された。このことから、サンプルＡにおいては、支持基板上に形成されたＰｔ層の全体が加熱処理によってシリサイド化したことが判った。すなわち、サンプルＡにおいて、支持基板上のシリサイド層には、Ｐｔのみからなる層が隣接して存在しないことが示された。
【００４５】
サンプルＢにおいては、図１３（ａ）に示されているように、加熱処理前の状態において、面方位が（１１１）、（２００）、（２２０）のＰｔのピーク、及び面方位が（４００）のＳｉのピークが検出された。加熱処理後においては、図１３（ｂ）に示されているように、（２００）、（２２０）のＰｔのピークは消失し、（１１１）のＰｔのピークは小さくなり、新たにＰｔＳｉ及びＰｔ２Ｓｉのピークが検出された。しかしながら、図１２（ｂ）とは異なり、（１１１）のＰｔのピークは完全に消失しなかった。このことから、サンプルＢにおいては、支持基板上に形成されたＰｔ層のシリサイド化は加熱処理によって進行したものの、Ｐｔ層全域がシリサイド化するほど完全には進んでいないことが判った。すなわち、サンプルＢにおいて、支持基板上のシリサイド層には、Ｐｔのみからなる層が隣接していることが示された。
【００４６】
サンプルＣにおいては、図１４（ａ）に示されているように、加熱処理前の状態において、面方位が（１１１）のＰｔのピーク、及び面方位が（４００）のＳｉのピークが検出された。加熱処理後においては、図１４（ｂ）に示されているように、面方位が（１１１）のＰｔのピークは消失し、その代わりに複数のＰｔＳｉ及びＰｔ２Ｓｉのピークが検出された。このことから、サンプルＣについてもサンプルＡと同様に、支持基板上に形成されたＰｔ層の全域が加熱処理によってシリサイド化したことが判った。
【００４７】
サンプルＤにおいては、図１５（ａ）に示されているように、加熱処理前の状態において、面方位が（１１１）のＰｔのピーク、及び面方位が（４００）のＳｉのピークが検出された。加熱処理後においては、図１５（ｂ）に示されているように、面方位が（１１１）のＰｔのピークは消失し、その代わりに複数のＰｔＳｉ及びＰｔ２Ｓｉのピークが検出された。このことから、サンプルＤについてもサンプルＡと同様に、支持基板上に形成されたＰｔ層の全域が加熱処理によってシリサイド化したことが判った。
【００４８】
サンプルＥにおいては、図１６（ａ）に示されているように、加熱処理前の状態において、面方位が（１１１）のＰｔのピーク、面方位が（４００）のＳｉのピーク、及びＰｔＳｉのピークが検出された。ＰｔＳｉのピークが検出されたことにより、サンプルＥにおいては、成膜時においてすでに、Ｐｔ層と支持基板との界面においてシリサイド層が形成されていることが判った。加熱処理後においては、図１６（ｂ）に示されているように、面方位が（１１１）のＰｔのピークは消失し、その代わりに複数のＰｔＳｉ及びＰｔ２Ｓｉのピークが検出された。このことから、サンプルＥについてもサンプルＡと同様に、支持基板上に形成されたＰｔ層の全域が加熱処理によってシリサイド化したことが判った。
【００４９】
サンプルＦにおいては、図１７（ａ）に示されているように、加熱処理前の状態において、面方位が（１１１）、（２００）、（２２０）のＰｔのピーク、面方位が（４００）のＳｉのピーク、及びＰｔＳｉのピークが検出された。ＰｔＳｉのピークが検出されたことにより、サンプルＦにおいてもサンプルＥと同様に、成膜時においてすでに、Ｐｔ層と支持基板との界面においてシリサイド層が形成されていることが判った。加熱処理後においては、図１７（ｂ）に示されているように、面方位が（２００）、（２２０）のＰｔのピークは小さくなり、新たにＰｔＳｉ及びＰｔ２Ｓｉのピークが検出されているものの、面方位が（１１１）のＰｔのピークは殆ど変化しなかった。このことから、サンプルＦにおいては、支持基板上に形成されたＰｔ層のシリサイド化は、加熱処理によって殆ど進行していないことが判った。
【００５０】
図１１の結果、及び図１２乃至図１７のＸＲＤスペクトルから、剥離のないサンプルＡ、Ｃ、Ｄ、ＥはＰｔ層の全体が支持基板とシリサイド化していることが判った。更に、剥離があったサンプルＢ、Ｆにおいて、支持基板から剥離した部分は、Ｐｔのみからなる層であることが判った。以上のことから、支持基板の表裏面に形成したＰｔ層の全体を支持基板とシリサイド化することにより、支持基板の表裏面で発生する剥離を防止することができると考えられる。
【００５１】
ここで、剥離がないサンプルと剥離があるサンプルとの差異は、図１２に示されているように、Ｐｔ層を形成するときの基板温度であった。より具体的には、基板温度を７０℃以下に保持した状態でＥＢ蒸着法又はスパッタ法によってＰｔ層を形成すれば、加熱処理によって完全にシリサイド化するＰｔ層を形成できることが判った。
【００５２】
更に、加熱処理前のＸＲＤスペクトルを用いてＰｔ層の配向性を評価することによって、Ｐｔ層が加熱処理後において完全にシリサイド化するための条件を導き出すことができた。このことを以下に説明する。
【００５３】
先ず、Ｐｔ層の配向性を評価するために、各面方位からのＸ線回折強度の合計に対する、面方位が（１１１）のＰｔのピーク強度の比（すなわち、Ｐｔ（１１１）の配向率）を算出した。すなわち、Ｐｔ（１１１）の配向率をOrPt(111)とした場合に、以下のように定義した。
【００５４】
【数１】
0005519348.tif 000002
【００５５】
本実施例においては、面方位が（１１１）、（２００）、（２２０）のＰｔのピークのみが検出されていることから、数式（１）は以下のような数式（２）になる。
【００５６】
【数２】
0005519348.tif 000003
【００５７】
数式（２）を用いることによって、各サンプルのＰｔ（１１１）の配向率は、サンプルＡにおいて０．９８、サンプルＢにおいて０．７６、サンプルＣ、Ｄ、Ｅにおいて１．００、サンプルＦにおいて０．７８であることが判った。すなわち、加熱処理後に完全にシリサイド化しないサンプルＢ、Ｆは、成膜直後においてＰｔ層の配向性が（１１１）面から他の面方位にずれていることが判った。
【００５８】
上述した成膜時の基板温度とＰｔ層の配向性との関係から、成膜時の基板温度を７０℃以下にすることによって、Ｐｔ層を（１１１）面に配向可能であることが判った。これは、成膜時の基板温度が７０℃よりも高くなると、支持基板表面においてＰｔが反応を起こし、Ｐｔの配向性が（１１１）面からずれるためと考えられる。更に、Ｐｔ層が（１１１）面に配向することによって、支持基板を構成するＳｉが拡散しやすくなり、Ｐｔ層が全域にわたってシリサイド化すると考えられる。
【００５９】
以上のことから、支持基板の表裏面で発生する剥離を防止するためには、成膜時の基板温度を制御し、加熱処理前のＰｔ層の配向性を制御することが重要であると考えられる。本実施例では、特に、成膜時の基板温度を７０℃以下にすることによってＰｔ層を（１１１）面に配向させ、これにより、加熱処理時におけるＳｉの拡散を高めることによってＰｔ層を完全にシリサイド化し、当該剥離を防止できることが判った。
【００６０】
また、上記の結果から第１の加熱処理及び第２の加熱処理が施されれば、Ｐｔ層の全体を支持基板とシリサイド化するための加熱処理が不要になることがいえる。すなわち、上述した成膜時の基板温度を７０℃以下にすれば、接合時の加熱処理及び外部接続電極７１の形成時の加熱処理より、Ｐｔ層の全体を支持基板とシリサイド化することができる。従って、Ｐｔ層を支持基板とシリサイド化するためだけの加熱処理が不要になり、半導体発光装置自体の製造時間の短縮化を図ることができるメリットがある。
【００６１】
また、本実施例のＰｔ層の層厚を２００ｎｍとした結果により、本発明によれば、少なくとも２００ｎｍ以下のＰｔ層の完全シリサイド化を達成することができる。なお、本発明の製造方法により製造した半導体発光装置において、Ｐｔ層の層厚を１００ｎｍとした場合においても、支持基板の表裏面における剥離の発生がないことを確認している。
【００６２】
なお、支持基板の面方位（すなわち、Ｓｉの面方位）は（１００）以外であってもよく、例えば、（１１１）でもよい。
【００６３】
以上のように、本発明は、ＧａＡｓ基板２１の上に複数の半導体層を積層して形成された発光体部２０と、シリコンからなる支持基板１１を含む支持体部２０と、を半田等の接合材料を介して接合することによって半導体発光装置を形成する製造方法であって、支持基板１１の表面上及び裏面上のそれぞれにおいて、第１のＰｔ層１２及び第２のＰｔ層１３の全体を加熱処理によってシリサイド化する。
【００６４】
このような第１のＰｔ層１２及び第２のＰｔ層１３の全体をシリサイド化することにより、支持基板１１の表面上及び裏面上にシリサイド化した層と白金のみからなる層とで形成される剥離しやすい界面がなくなり、支持基板１１の表面及び裏面上における第１のＰｔ層１２及び第２のＰｔ層１３の剥離を防止することができる。
【００６５】
また、本発明においては、支持基板の表裏面に形成される第１のＰｔ層１２及び第２のＰｔ層１３の面方位（１１１）の配向率を０．９８以上に制御しているため、その後の接合体形成及び外部電極形成工程における加熱処理のみによって、第１のＰｔ層１２及び第２のＰｔ層１３を完全にシリサイド化することができる。更に、第１のＰｔ層１２及び第２のＰｔ層１３の全体をシリサイド化するためだけに行われる加熱処理を削減できるため、半導体発光装置の製造時間の短縮及び製造コストの削減を容易に図ることがでる。
【符号の説明】
【００６６】
１１  支持基板
１２  第１のＰｔ層（表面白金層）
１３  第２のＰｔ層（裏面白金層）
１６  ＡｕＳｎ層
２０  支持体部
２１  ＧａＡｓ基板
２２  発光動作層
２３  ＡｕＺｎ層
２８  Ａｕ層
２０  発光体部
６０  接合体
７１  外部接続電極
７２  第１の合金層（裏面合金層）
７３  第２の合金層（表面合金層）
１００  半導体発光装置
【図１】
0005519348.tif 000004
【図２】
0005519348.tif 000005
【図３】
0005519348.tif 000006
【図４】
0005519348.tif 000007
【図５】
0005519348.tif 000008
【図６】
0005519348.tif 000009
【図７】
0005519348.tif 000010
【図８】
0005519348.tif 000011
【図９】
0005519348.tif 000012
【図１０】
0005519348.tif 000013
【図１１】
0005519348.tif 000014
【図１２】
0005519348.tif 000015
【図１３】
0005519348.tif 000016
【図１４】
0005519348.tif 000017
【図１５】
0005519348.tif 000018
【図１６】
0005519348.tif 000019
【図１７】
0005519348.tif 000020