(57)【特許請求の範囲】
【請求項１】
ｐ型結晶Ｇｅを基板とし、該基板上に、ｉ型非晶質シリコン半導体層とｎ型非晶質シリコン半導体層とが順に積層されたヘテロ接合セルを備えた光電変換装置の製造方法であって、
表面に形成された酸化膜を除去した前記基板を所定温度とした後に、真空チャンバ内に配置してＰＨ３ガスに暴露させるＰＨ３暴露処理工程と、
前記ＰＨ３暴露した基板上に、ｉ型非晶質シリコン半導体層を製膜するｉ層製膜工程と、
前記ｉ型非晶質シリコン半導体層上に、ｎ型非晶質シリコン半導体層を製膜するｎ層製膜工程と、
前記ｎ型非晶質シリコン半導体層上、及び、前記基板の前記ｉ型非晶質シリコン半導体層が製膜された側と反対の面に、電極を形成する電極形成工程と、
を備える光電変換装置の製造方法。
【請求項２】
前記ＰＨ３暴露処理工程において、前記基板の前記所定温度を１５０℃以上とする請求項１に記載の光電変換装置の製造方法。
【請求項３】
前記電極形成工程後に、熱を加えてアニール処理するアニール処理工程を備える請求項１または請求項２に記載の光電変換装置の製造方法。
【請求項４】
前記ＰＨ３暴露処理工程の前、または前記ＰＨ３暴露処理工程の後の少なくとも一方に、前記基板に電子線を照射する電子線照射工程を備える請求項１乃至請求項３のいずれかに記載の光電変換装置の製造方法。
【請求項５】
前記基板として、厚さ１．５μｍ以上５００μｍ以下のｐ型結晶Ｇｅを用いる請求項１乃至請求項４のいずれかに記載の光電変換装置の製造方法。
【請求項６】
前記電極形成工程の前に、前記基板の前記ｉ型非晶質シリコン半導体層が製膜された側と反対の面に、ｐ型非晶質シリコン半導体層を形成する裏面側へテロ構造形成工程を備える請求項１乃至請求項５のいずれかに記載の光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置の製造方法に関し、特に、ヘテロ接合構造を備えた太陽電池の製造方法に関するものである。
【背景技術】
【０００２】
太陽光のエネルギーを電気エネルギーに変換する光電変換装置として、太陽電池が知られている（例えば、特許文献１参照）。近年、太陽電池の変換効率の向上を目指して、ゲルマニウム（Ｇｅ）、またはシリコン（Ｓｉ）−Ｇｅ−スズ（Ｓｎ）系合金などのナローギャップ材料を用いたヘテロ接合構造を備えた太陽電池の研究開発が行われている。Ｇｅは、バンドギャップが０．６６ｅＶであり、これは、従来光電変換層に使用されている結晶Ｓｉのバンドギャップ（１．１ｅＶ）よりも小さい。このようなナローギャップ材料を使用することで、今まで利用できなかったより長波長側の光の吸収を増加させて、太陽電池の変換効率をさらに向上させることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第２７７１９２１号公報（請求項１）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ナローギャップ材料を用いたヘテロ接合構造を備えた太陽電池の一つとして、ｐ型結晶Ｇｅを基板とし、該基板上に、ｉ型非晶質シリコン半導体層とｎ型非晶質シリコン半導体層とが順に積層されたヘテロ接合セルを光電変換層とする太陽電池がある。
ｐ型結晶Ｇｅを基板とする場合、まず、該基板は有機溶剤及び洗浄剤で洗浄される。洗浄された基板表面には酸化膜（ＧｅＯｘ）が形成されているため、基板を加熱して上記酸化膜を除去した後に、ｉ型非晶質シリコン半導体層とｎ型非晶質シリコン半導体層とを順に積層する。
しかしながら、このようにして作製したヘテロ接合セルを有する太陽電池では、所望の発電特性が得られないという問題がある。
また、異なる製造方法として、裏面電極表面での凹凸の大きさを適正化することを目的に、絶縁基板上にｎ型ドーパントが添加されたアモルファスゲルマニウムを３５０℃のアニール処理で固相成長させた後、エッチング処理した多結晶ゲルマニウム層の表面に半球状の微細な凹凸が緻密に形成されるものがある（特許文献１）。しかしながら、出力電流Ｉｓｃは２０ｍＡ／ｃｍ２に満たない状況にあり、所望の発電特性が得られていないという問題がある。
【０００５】
本発明は、このような事情に鑑みてなされたものであって、ｐ型結晶Ｇｅ（基板）／ｉ型非晶質シリコン半導体層／ｎ型非晶質シリコン半導体層からなるヘテロ接合セルを有する太陽電池の発電特性を向上させることのできる光電変換装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明は、ｐ型結晶Ｇｅを基板とし、該基板上に、ｉ型非晶質シリコン半導体層とｎ型非晶質シリコン半導体層とが順に積層されたヘテロ接合セルを備えた光電変換装置の製造方法であって、表面に形成された酸化膜を除去した前記基板を所定温度とした後に、真空チャンバ内に配置してＰＨ３ガスに暴露させるＰＨ３暴露処理工程と、前記ＰＨ３暴露した基板上に、ｉ型非晶質シリコン半導体層を製膜するｉ層製膜工程と、前記ｉ型非晶質シリコン半導体層上に、ｎ型非晶質シリコン半導体層を製膜するｎ層製膜工程と、前記ｎ型非晶質シリコン半導体層上、及び、前記基板の前記ｉ型非晶質シリコン半導体層が製膜された側と反対の面に、電極を形成する電極形成工程とを備える光電変換装置の製造方法を提供する。
【０００７】
ｐ型結晶Ｇｅ（基板）を加熱すると、酸素（Ｏ）が昇華されて基板表面の酸化膜が除去される。本発明者らは、鋭意研究の結果、酸化膜が除去された基板表面は、未結合手（ダングリングボンド）により覆われ、価電子帯内に安定順位が存在することで強いｐ型を示すことが、発電特性が得られない要因となっているという知見を得た。
本発明によれば、酸化膜が除去された基板をＰＨ３暴露処理することで、ＰＨ３ガスが基板表面に吸着（もしくは結合）し、基板表面のフェルミレベルを真性付近に戻すことができる。このような基板上に、ｉ型非晶質シリコン半導体層及びｎ型非晶質シリコン半導体層を積層することで光電変換装置の発電特性を格段に向上させることができる。
【０００８】
上記発明の一態様において、前記ＰＨ３暴露処理工程において、前記基板の前記所定温度を１５０℃以上とすることが好ましい。
ＰＨ３暴露時の基板温度は、高温であるほうが電池性能を向上させる効果があり、基板温度が１５０℃以上で効果が向上する。
【０００９】
上記発明の一態様において、前記電極形成工程後に、熱を加えてアニール処理するアニール処理工程を備えることが好ましい。
電極形成工程後にアニール処理することによって、ヘテロ接合セルを備えた光電変換装置の発電特性を向上させることができる。アニール処理は、特に、ＰＨ３暴露処理時の基板の所定温度を低く設定した場合に有効である。
【００１０】
ＰＨ３暴露処理の前に、基板は所定温度とされる。所定温度を低く設定した場合は、ＰＨ３暴露処理時に基板を熱源で加熱すると良い。所定温度を高く設定した場合は、基板温度が高温に安定した状態でＰＨ３に暴露させることができる。それによって、光電変換装置としたときの発電特性を向上させることができる。また、ＰＨ３暴露処理後に熱を加えてアニール処理を行なっても同等の効果を得ることができるという知見を得た。アニール処理工程によりＰＨ３暴露処理時の基板温度の選定に制限がなくなるので、ＰＨ３暴露処理用の真空チャンバ内の温調装置を省略することが可能となる。さらに、ＰＨ３暴露処理用の真空チャンバをｎ層製膜室とした場合であっても、ヒータ温度をｎ層製膜条件に固定したまま共用することが可能となる。
【００１１】
上記発明の一態様において、前記ＰＨ３暴露処理工程の前、または前記ＰＨ３暴露処理工程の後の少なくとも一方に、前記基板に電子線を照射する電子線照射工程を備えることが好ましい。
【００１２】
電子線を併せて照射することで、基板温度を上昇させることができる。また、電子のエネルギーによりｐ型結晶Ｇｅの表面とＰＨ３との反応を促進させることができる。それによって、ヘテロ接合セルを備えた光電変換装置の発電特性を更に向上させることができる。
【００１３】
上記発明の一態様において、前記基板として、厚さ１．５μｍ以上５００μｍ以下のｐ型結晶Ｇｅを用いることが好ましい。
【００１４】
ｐ型結晶Ｇｅの厚さを上記範囲とすることで、ヘテロ接合セルを備えた光電変換装置の発電量を増加させることができる。ｐ型結晶Ｇｅの厚さが５μｍ以上あればＧｅの吸収係数が高い１５００ｎｍ程度の波長の光まで十分に吸収することができるので、裏面電極での反射や散乱を効果的に利用することで、基板厚さは１．５μｍまで薄くすることが可能となる。また、ｐ型結晶Ｇｅの厚さを２００μｍまで増加させると、１６００ｎｍ程度の波長の光まで十分に吸収することができる。一方、ｐ型結晶Ｇｅの厚さを２００μｍより厚くすると、バンド端付近までの波長の光を吸収することが可能となるので、基板のハンドリング処理の強度を確保しつつ板厚方向の温度差を抑制できる実用的な厚さとして、５００μｍ以下とすることが好ましい。しかしながら、実用的な光電変換装置に用いる０．５Ωｃｍ程度以下の抵抗率の基板では、バンド端付近の波長領域にフリーキャリア吸収が存在するため、バンド端付近の波長の光を吸収したとしても劇的な電流密度の増加は見込めないことから、基板厚さを必要以上に厚くしないために２００μｍ以下がより好ましい。
【００１５】
上記発明の一態様において、前記電極形成工程の前に、前記基板の前記ｉ型非晶質シリコン半導体層が製膜された側と反対の面に、ｐ型非晶質シリコン半導体層を形成する裏面側へテロ構造形成工程を備えることが好ましい。
【００１６】
裏面側にｐ型非晶質シリコン半導体層を形成することで、ｐ型結晶Ｇｅの不純物元素の電気的活性度（キャリア再結合）を低減することができる。それによって、電流密度及び開放電圧を向上させることができる。
【発明の効果】
【００１７】
本発明によれば、酸化膜を除去したｐ型結晶ＧｅをＰＨ３に暴露することで、ｐ型結晶Ｇｅの表面のフェルミレベルを真性付近に戻すことができる。そのようなｐ型結晶Ｇｅ上に、ｉ型非晶質シリコン半導体層及びｎ型非晶質シリコン半導体層を積層することで光電変換装置の発電特性を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態に係る光電変換装置の構成の一例を示す概略図である。
【図２】基板の洗浄工程の手順を説明するフロー図である。
【図３】基板洗浄後の太陽電池の製造方法を説明する図である。
【図４】太陽電池の発電特性を示す図である。
【図５】太陽電池の発電特性を示す図である。
【図６】太陽電池の発電特性を示す図である。
【図７】内部光電子放出法（ＩＰＥ）の測定結果を示す図である。
【図８】内部光電子放出法（ＩＰＥ）の測定結果を示す図である。
【図９】内部光電子放出法（ＩＰＥ）の測定結果を示す図である。
【図１０】太陽電池の発電特性を示す図である。
【図１１】太陽電池の発電特性を示す図である。
【図１２】太陽電池の発電特性を示す図である。
【図１３】太陽電池の発電特性を示す図である。
【図１４】太陽電池の発電特性を示す図である。
【図１５】太陽電池の発電特性を示す図である。
【図１６】第３実施形態に係る光電変換装置の構成の一例を示す概略図である。
【図１７】太陽電池の発電特性を示す図である。
【発明を実施するための形態】
【００１９】
以下に、本発明に係る光電変換装置の製造方法の一実施形態について、図面を参照して説明する。
＜第１実施形態＞
図１は、第１実施形態に係る光電変換装置の構成の一例を示す概略図である。光電変換装置１００は、ヘテロ接合構造を備えた太陽電池であり、ヘテロ接合セル層１、透明電極層２、グリッド電極３及び裏面電極層４を備える。
【００２０】
ヘテロ接合セル層１は、ｐ型単結晶Ｇｅ（基板１１）、ｉ型非晶質シリコン層１２、及びｎ型非晶質シリコン層１３から構成される。
基板１１には、チョクラルスキー（ＣＺ）法で成長させたＧａドープｐ型単結晶Ｇｅ（１００）（ｃ−Ｇｅ）が使用される。ｃ−Ｇｅの厚さは、１．５μｍ以上５００μｍ以下、好ましくは５０μｍ以上２００μｍ以下とされる。ｉ型非晶質シリコン層１２は、非晶質シリコンを主とし、膜厚５ｎｍ以上８０ｎｍ以下とされる。ｎ型非晶質シリコン層１３は、非晶質シリコンにリン成分：Pを含有するＰドープシリコンを主とし、膜厚４ｎｍ以上１０ｎｍ以下とされる。
なお、ｐ型単結晶Ｇｅ（基板１１）は、他の結晶成長法で製造した基板や、Ｇｅ（１１1)も使用可能である。また、ｐ型単結晶Ｇｅに限定されるものではなく、表面処理を適正化することで、多結晶Ｇｅも同様に利用することが可能である。
【００２１】
透明電極層２は、酸化インジウム錫（ＩＴＯ）、酸化錫（ＳｎＯ２）や酸化亜鉛（ＺｎＯ）などの金属酸化物を主成分とする膜とされる。透明電極層２の厚さは、集電抵抗と光反射特性から、５０ｎｍ以上１５０ｎｍ以下とされる。
グリッド電極３は、主としてＡｇからなる膜とされるが、製膜方法を適正化することでＡｌなどの高導電性材料を利用することも可能である。集電抵抗を抑制しながら、光入射を妨げないよう、グリッドの幅を狭くし基板表面の占有面積を少なくなるよう設置することが好ましい。
裏面電極層４は、Ａｌからなる膜であり、厚さ５０ｎｍ以上５００ｎｍ以下とされる。反射率向上にあたりＡｇからなる膜を、コスト低減にあたりＣｕからなる膜を用いることが可能である。
なお、ＡｇやＣｕは大気成分（酸素、水蒸気、硫黄など）と反応しやすいので、ＡｇやＣｕの表面をさらにＴｉやＮで被覆したり、光電変換装置全体の封止方法を工夫するようにしてもよい。
【００２２】
第１実施形態に係る光電変換装置の製造方法を説明する。本実施形態に係る太陽電池の製造方法は、基板洗浄工程と、酸化膜除去工程、ヘテロ接合セル作製工程、電極形成工程、及びアニール処理工程を備える。図２は、基板の洗浄工程の手順を説明するフロー図である。図３は、基板洗浄後の太陽電池の製造方法を説明する図である。
【００２３】
（１）基板洗浄工程：図２
まず、基板１１を、アセトンなどの有機溶媒及びセミコクリーンなどの洗浄剤によって順次洗浄する。次に、フッ化水素（ＨＦ）を用いて基板１１の表面に形成されている酸化膜を除去した後、基板１１を純水でリンス（１秒）する。次に、過酸化水素（Ｈ２Ｏ２）を用いて基板１１の表面に酸化膜５を形成させた後、基板１１を純水でリンス（１秒）する。
【００２４】
（２）酸化膜除去工程：図３（ａ）及び図３（ｂ）
基板１１を真空チャンバ内に搬入後、基板１１の表面に形成された酸化膜５を除去する。酸化膜を除去する条件は、使用する熱源の種類、基板１１の大きさなどに応じて適宜設定される。例えば、真空チャンバ内を１０−７Ｔｏｒｒ（１３３μＰａ）程度以下まで真空引きし、赤外線ヒータなどの熱源を用いて基板１１を２０分程度加熱する。熱源温度は４５０℃程度まで昇温させると良い。それによって基板１１の表面に形成された酸化膜（ＧｅＯｘ）を昇華させ、基板１１に清浄表面を出すことができる。
赤外線ヒータを用い、ヒータ温度を４５０℃まで昇温させて実基板温度を放射温度計にて測定した結果、実基板温度は６００℃程度であった。
【００２５】
（３）ヘテロ接合セル作製工程：図３（ｃ）
ヘテロ接合セル作製工程は、ＰＨ３暴露処理工程、ｉ層製膜工程、及びｎ層製膜工程を備える。
（ＰＨ３暴露処理工程）
酸化膜を除去した基板１１を所定温度とする。本実施形態における所定温度は、基板１１の定常状態（実基板温度２００℃以下）とされる。基板１１は、酸化膜を除去した後に所定温度まで冷却される。
次に、別の真空チャンバ内、好ましくはプラズマＣＶＤ装置のｎ型非晶質シリコン層の製膜室（ｎ層製膜室）内に基板１１を配置する。真空チャンバ内にＨ２ガスで希釈したＰＨ３ガスを導入するとともに、シーズヒータなどの熱源を用いて基板１１を加熱する。
【００２６】
ＰＨ３暴露の条件（ＰＨ３導入量、基板温度、暴露時間、圧力など）は、適宜設定される。例えば、Ｈ２ガスで希釈した０．６％ＰＨ３ガスを０．３ｓｃｃｍ／ｃｍ２、０．１Ｔｏｒｒ（１３．３Ｐａ）で導入するとともに、シーズヒータなどの熱源を用いて基板１１を０．５分〜１０分、室温〜３００℃程度で加熱する。ｎ層製膜室の製膜条件での温度をそのまま使用するには、基板温度１５０℃程度とすることが好ましい。
導入されるＰＨ３ガス量は、極微量であってもよい。暴露時の基板温度は、高温であるほうが電池性能を向上させる効果があるが、ＰＨ３ガスが熱分解しないように基板温度は３００℃以下とする。
【００２７】
（ｉ層製膜工程及びｎ層製膜工程）
基板１１上に、プラズマＣＶＤ装置を用いてｉ型非晶質シリコン層１２及びｎ型非晶質シリコン層１３を順に製膜する。ｉ型非晶質シリコン層１２は、ｉ型非晶質シリコン層の製膜室（ｉ層製膜室）にて、原料ガス：ＳｉＨ４ガス及びＨ２ガス、減圧雰囲気：１Ｐａ以上１０００Ｐａ以下、基板温度：約１５０℃で製膜する。
ｎ型非晶質シリコン層１３は、ｎ型非晶質シリコン層の製膜室（ｎ層製膜室）にて、原料ガス：ＳｉＨ４ガス、Ｈ２ガス及びＰＨ３ガス、減圧雰囲気：１Ｐａ以上１０００Ｐａ以下、基板温度：約１５０℃で製膜する。
【００２８】
（４）電極形成工程：図３（ｄ）〜図３（ｇ）
ｎ型非晶質シリコン層１３の上に、高周波（ＲＦ）スパッタリング法にて透明電極層２を形成する。スパッタリング条件は、ターゲット：ＩＴＯ焼結体、雰囲気ガス：Ａｒ、到達圧力：１０−４Ｐａ〜１０−５Ｐａ、高周波電力：２Ｗ／ｃｍ２〜３Ｗ／ｃｍ２とされる。
次いで、反応性イオンエッチング（ＲＩＥ）によって素子分離を行う。
【００２９】
透明電極層２の上に、パターンマスク板を設置して、直流（ＤＣ）スパッタリング法にてグリッド電極３を形成する。スパッタリング条件は、ターゲット：Ａｇ、雰囲気ガス：Ａｒ、到達圧力：１０−４Ｐａ〜１０−５Ｐａ、高周波電力：２Ｗ／ｃｍ２〜３Ｗ／ｃｍ２とされる。
【００３０】
基板１１の裏面（非晶質シリコン層が形成された側の反対の面）に、抵抗加熱蒸着によって裏面電極層４を形成する。タングステンフィラメントに３０Ａの電流を流すことでＡｌを加熱し蒸発させる。
【００３１】
（５）アニール処理工程：図３（ｇ）
上記工程で作製した太陽電池を、真空中で加熱し、アニール処理する。アニール処理は、非晶質シリコン層のＳｉを終端している水素が離脱するなどの悪影響を及ぼさないよう基板温度１５０℃程度で８時間行うことが好ましい。
【００３２】
なお、本実施形態のＰＨ３暴露処理工程において、所定温度を基板の定常状態としたが、所定温度は、定常状態より高く設定されても良い。酸化膜除去工程直後の基板１１は高温であるため、基板温度が所定温度よりも低くなる前に、ＰＨ３暴露処理用の真空チャンバに配置すると良い。そうすることにより、プロセス時間の短縮が可能となる。また、定常状態まで冷却した基板１１を、熱源を用いて再加熱して所定温度まで上昇させても良い。これらを適用することで、ＰＨ３暴露処理用の真空チャンバ内の温調装置を省略することが可能となる。また、ｎ層製膜室のヒータ温度をｎ層製膜条件に固定したまま共用することが可能となる。
【００３３】
また、ＰＨ３暴露処理工程における所定温度または加熱後の基板温度が、基板の定常状態よりも高い場合は、アニール処理工程を省略することができる。
【００３４】
次に、上記工程の条件設定の根拠を説明する。
以下の構成を基本とした太陽電池（光電変換装置セル）を、比較用に様々な条件で作製した。特に説明がない工程については、第１実施形態に従った。
グリッド電極：Ａｇ膜、平均膜厚２００ｎｍ
透明電極層：ＩＴＯ膜、平均膜厚７０ｎｍ
ｎ型非晶質シリコン層：平均膜厚７ｎｍ
ｉ型非晶質シリコン層：平均膜厚５ｎｍ
ｐ型単結晶Ｇｅ：平均膜厚５００μｍ
裏面電極層：Ａｌ膜／平均膜厚２００ｎｍ
【００３５】
ｐ型単結晶Ｇｅは、配向：Ｇｅ（１００）、抵抗値：０．０２８Ωｃｍ〜３．２Ωｃｍ、キャリア密度７．１×１０１４／ｃｍ３〜２．６×１０１７／ｃｍ３のものを使用した。
【００３６】
（ＰＨ３暴露処理の効果）
条件１：（ＰＨ３暴露処理＋ｉ層製膜室でｉ層を製膜）
基板を２００℃以下まで冷却した後、ｎ層製膜室内に配置した。真空チャンバ内に、Ｈ２ガスで希釈した０．６％ＰＨ３ガスを０．３ｓｃｃｍ／ｃｍ２、０．１Ｔｏｒｒ（１３．３Ｐａ）で導入した。基板温度が約１５０℃となるようシーズヒータ温度を２００℃に設定し、５分間ＰＨ３暴露処理を行った。その後、高真空排気された搬送室を経由しｉ層製膜室にて、原料ガス：ＳｉＨ４ガス／Ｈ２ガス（０．１５ｓｃｃｍ／ｃｍ２／０．４５ｓｃｃｍ／ｃｍ２）、減圧雰囲気：０．１Ｔｏｒｒ（１３．３Ｐａ）、基板温度：約１５０℃でｉ型非晶質シリコン層を製膜した。次に、基板をｎ層製膜室に移し、原料ガス：ＳｉＨ４ガス、Ｈ２ガス及びＰＨ３ガス、減圧雰囲気：０．１Ｔｏｒｒ（１３．３Ｐａ）、基板温度：約１５０℃でｎ型非晶質シリコン層を製膜した。
【００３７】
条件２：（ＰＨ３暴露処理なし＋ｉ層製膜室でｉ層を製膜）
ＰＨ３暴露処理を行わなかった以外は、条件１と同様にｉ型非晶質シリコン層及びｎ型非晶質シリコン層を製膜した。
【００３８】
条件３：（ＰＨ３暴露処理なし＋ｎ層製膜室でｉ層を製膜）
ＰＨ３暴露処理を行わず、且つ、ｎ層製膜室にてｉ型非晶質シリコン層を製膜した以外は、条件１と同様にｉ型非晶質シリコン層及びｎ型非晶質シリコン層を製膜した。
【００３９】
条件４：（Ｈ２プラズマ処理＋ｉ層製膜室でｉ層を製膜）
ＰＨ３暴露処理に代わり、基板表面にＨ２プラズマを５秒間、または３０秒間照射した以外は、条件２と同様にｉ型非晶質シリコン層及びｎ型非晶質シリコン層を製膜した。
【００４０】
条件５：（ＰＨ３暴露処理＋ＰＨ３プラズマ処理＋ｉ層製膜室でｉ層を製膜）
ＰＨ３暴露処理後、基板表面にＰＨ３プラズマを５秒間照射し、以降条件１と同様にｉ型非晶質シリコン層及びｎ型非晶質シリコン層を製膜した。ただし、ｉ型非晶質シリコン層の厚さは４０ｎｍとした。
【００４１】
条件６：（ＰＨ３暴露処理なし＋基板とｉ層との間にｎ層を挿入）
ＰＨ３暴露処理はせず、基板をプラズマＣＶＤ装置のｎ層製膜室に配置して、５秒間プラズマ点灯することで基板上に厚さ１ｎｍのｎ型非晶質シリコン層を製膜した。ｎ型非晶質シリコン層の上には、条件１と同様にｉ型非晶質シリコン層及び別のｎ型非晶質シリコン層を製膜した。ただし、ｉ型非晶質シリコン層の厚さは４０ｎｍとした。
【００４２】
上記条件１〜条件３で作製した太陽電池について発電特性を評価した。結果を図４に示す。同図において、横軸は電圧量、縦軸は電流量である。
図４によれば、条件１〜条件３の太陽電池の変換効率は、それぞれ２．５９％、１．０８％、２．１２％となった。条件１（ＰＨ３暴露処理＋ｉ層製膜室でｉ層を製膜）は、条件２（ＰＨ３暴露処理なし＋ｉ層製膜室でｉ層を製膜）と比較して、太陽電池の変換効率を約２．５倍向上させた。これによって、ｉ型非晶質シリコン層を製膜する前に、基板表面をＰＨ３に暴露させると、太陽電池の変換効率を向上させることができることが確認された。また、条件１の太陽電池は、条件２の太陽電池と比較して、起電力が５７％、短絡電流が１２％、曲線因子が３６％増加し、発電効率が１３９％の性能向上を得ることができた。
【００４３】
また、条件３（ＰＨ３暴露処理なし＋ｎ層製膜室でｉ層を製膜）も、条件２（ＰＨ３暴露処理なし＋ｉ層製膜室でｉ層を製膜）と比較して変換効率を向上させた。ｎ型非晶質シリコン層を製膜する際、ｎ層製膜室にはＰＨ３ガスが導入される。そのため、条件３では、ＰＨ３暴露処理は行っていないが、ｎ層製膜室内の壁面等に残留したＰＨ３が水素ガスにより基板付近へと輸送されて、ＰＨ３暴露処理と同様の効果が得られたものと予想される。
上記結果から、極微量のＰＨ３が存在するだけでも界面バンド構造制御への効果があると推察される。
【００４４】
上記条件４〜条件６で作製した太陽電池についても発電特性を評価した。
Ｓｉ基板表面にＨ２プラズマを照射すると、表面パシベーション効果や表面清浄化効果が期待できることが知られている。しかしながら、条件４（Ｈ２プラズマ処理＋ｉ層製膜室でｉ層を製膜）で作製した太陽電池は、条件２（ＰＨ３暴露処理なし＋ｉ層製膜室でｉ層を製膜）の太陽電池よりも発電特性が低下した。これは、Ｈ２プラズマ処理された基板において並列抵抗が減少し、ｐ型単結晶Ｇｅの表面特性が悪化したためと考えられる。また比較条件として３０秒間Ｈ２プラズマを照射した太陽電池では、５秒間Ｈ２プラズマを照射した太陽電池よりも発電特性が低かった。上記結果から、Ｈ２プラズマ照射によりｐ型単結晶Ｇｅの表面にダメージが加わっていると考えられる。
【００４５】
条件５で作製した太陽電池は、ＰＨ３暴露処理後にＰＨ３プラズマを照射することで基板表面にエネルギーを供給し、基板温度の高温化と同様の効果が期待されたが、条件４と同様に並列抵抗が減少し、発電特性が悪化した。上記結果から、ｐ型単結晶Ｇｅの表面にＰＨ３プラズマを照射した場合、ＰＨ３ガスによる界面特性改善効果より、プラズマによるダメージの影響の方が強いことが示唆された。
【００４６】
条件６で作製した太陽電池は、並列抵抗が低く、変換効率が１％未満となり、発電特性が出なかった。上記結果から、ｐ型単結晶Ｇｅ／ｉ型非晶質シリコン層界面をｎ層化させても発電特性を向上させることはできないことがわかった。また、上記結果によれば、表面酸化膜除去した際にｐ型化が想定されているｐ型単結晶Ｇｅの表面の改質を行うことが重要であると推定される。
【００４７】
以上より、ｐ型単結晶Ｇｅの表面処理は、界面に極微量でもＰ（ＰＨ３）が存在することが重要であると言える。また、Ｈ２プラズマなどｐ型単結晶Ｇｅの表面にダメージが加わる処理は、発電特性を向上させるためのｐ型単結晶Ｇｅの表面処理として不適当であることが判明した。
【００４８】
（ＰＨ３暴露処理による界面バンド構造変化の確認）
ｉ型非晶質シリコン層の膜厚を４０ｎｍまたは８０ｎｍとした太陽電池を、上記条件１及び条件２と以下に示す条件７で作製した。
【００４９】
条件７：（Ｂ２Ｈ６暴露処理＋ｉ層製膜室でｉ層を製膜）
ＰＨ３暴露処理に代えてｉ層製膜室内にＨ２で希釈した０．１％Ｂ２Ｈ６ガスを導入した以外は、条件１と同様にｉ型非晶質シリコン層及びｎ型非晶質シリコン層を製膜した。
【００５０】
上記条件１、条件２及び条件７でｉ型非晶質シリコン層（膜厚４０ｎｍ）を製膜した太陽電池について発電特性を評価した。結果を図５に示す。同図において、横軸は電圧量、縦軸は電流量である。
図５によれば、ｉ型非晶質シリコン層が（５ｎｍから４０ｎｍへ）厚くなった場合でも、条件１（ＰＨ３暴露処理＋ｉ層製膜室でｉ層を製膜）は、条件２（ＰＨ３暴露処理なし＋ｉ層製膜室でｉ層を製膜）よりも太陽電池の変換効率を向上させた。また、条件７（Ｂ２Ｈ６暴露処理＋ｉ層製膜室でｉ層を製膜）で作製した太陽電池では、条件１及び条件２よりも発電特性が低くなった。これは、ｐ型単結晶ＧｅをＢ２Ｈ６に曝すことで、ｐ型単結晶Ｇｅで発生した電流が取り出しにくくなる。また、取り出せる電流は、ｉ型非晶質シリコン層のみが発電層として動作しているためである。
【００５１】
上記条件１、条件２及び条件７でｉ型非晶質シリコン層（膜厚８０ｎｍ）を製膜した太陽電池について発電特性を評価した。結果を図６に示す。同図において、横軸は電圧量、縦軸は電流量である。
図６によれば、ｉ型非晶質シリコン層が（４０ｎｍから８０ｎｍへ）厚くなると、条件２（ＰＨ３暴露処理なし＋ｉ層製膜室でｉ層を製膜）で作製した太陽電池が、ｐ型単結晶Ｇｅで発生した電流を取り出しにくい状態へと遷移した。上記結果から、ｐ型単結晶Ｇｅとｉ型非晶質シリコン層との界面に存在するバンド不連続による伝導帯の障壁によって電流が取り出せなくなっていると想定され、ドーパントガスであるＰＨ３ガス及びＢ２Ｈ６ガスが界面の伝導型に影響を及ぼしていると考えられる。
【００５２】
酸化膜除去工程後のｐ型単結晶Ｇｅ（基板）の表面は、ｐ型化していると想定される。Ｂ２Ｈ６は、界面をよりｐ型にする作用があるため、ｐ型単結晶Ｇｅ界面のバンドの曲がり方が電子に対して障壁として働き、電子が伝導体の障壁を超えられずに、電流が取り出せなくなる。
一方、ＰＨ３は、界面をよりｎ型にする作用があるため、ｐ型単結晶Ｇｅ表面のｐ型化を緩和し電流の取り出しを可能にしたものと判断できる。
【００５３】
上記条件１、条件２及び条件７でｉ型非晶質シリコン層（膜厚８０ｎｍ）を製膜した太陽電池を内部光電子放出法（ＩＰＥ：Ｉｎｔｅｒｎａｌ  Ｐｈｏｔｏｅｍｉｓｓｉｏｎ）により測定した。ＩＰＥとは、キャリアがバンド不連続を乗り越えるだけの光エネルギーを得た時、外部に電流として取り出されることを利用し、得られる電流の波長依存性から障壁高さを求める手法である。すなわち、順方向バイアスを印加し空乏層による電子加速の影響を打消して測定するため、閾値の存在を明確化することができる。結果を図７〜図９に示す。図７が条件１、図８が条件２、図９が条件７で作製した太陽電池を用いて測定した結果である。図７〜図９において、横軸はエネルギー量、縦軸は（取り出した光の量子効率）２／５である。
図８及び図９では伝導帯の障壁に起因すると考えられる閾値が見られるが、図７では、
閾値が見られなかった。また、図８（条件２）と図９（条件７）とを比較すると、Ｂ２Ｈ６で処理した（条件７）方が、閾値が高かった。このことから、Ｂ２Ｈ６暴露処理することでｐ型単結晶Ｇｅ表面のｐ型化が促進されていると予想される。
【００５４】
上記結果によれば、ｐ型単結晶Ｇｅ（基板）をＰＨ３暴露処理することで、ｐ型単結晶Ｇｅ表面のｐ型化を緩和し、太陽電池の発電特性を向上させることができる。
【００５５】
（ＰＨ３暴露処理条件）
ＰＨ３暴露処理時の条件（基板温度、暴露時間、圧力）を変えて、以下の構成の太陽電池を作製した。特に説明がない工程に関しては、第１実施形態に従った。
グリッド電極：Ａｇ膜、平均膜厚２００ｎｍ
透明電極層：ＩＴＯ膜、平均膜厚７０ｎｍ
ｎ型非晶質シリコン層：平均膜厚７ｎｍ
ｉ型非晶質シリコン層：平均膜厚４０ｎｍ
ｐ型単結晶Ｇｅ層：平均膜厚１７５μｍ
裏面電極層：Ａｌ膜／平均膜厚２００ｎｍ
【００５６】
基板温度：
条件１のＰＨ３暴露処理工程における基板温度を５０℃、１５０℃、２２０℃とした。
上記で作製した太陽電池について発電特性を評価した。結果を表１に示す。表１では、基板温度１５０℃でＰＨ３暴露処理した太陽電池の発電特性を基準（１．０）として表示する。
【００５７】
【表１】
0005622231.tif 000002
【００５８】
表１によれば、基板温度が高いほど開放電圧（Ｖｏｃ）及び曲線因子（ＦＦ）が向上し、基板温度を２２０℃とした場合に発電特性が最大となった。一方、短絡電流（Ｊｓｃ）は、１５０℃でＰＨ３暴露処理した太陽電池で低い値となったが、これは、ＩＴＯ膜の膜質差に起因するものである。ＩＴＯ膜質差は製膜時の製膜装置状態の違いによって生じるものである。詳しくは、製膜装置状態が変化する前後ではＩＴＯ膜の吸収係数に差が生じており、セルの反射率およびＩＴＯ膜の光吸収を考慮し計算で求めた分光感度特性より、表１の差（２〜３％程度）が生じ得るため、短絡電流（Ｊｓｃ）の微少差は比較評価ができないものである。
これより、ＰＨ３暴露処理工程における基板温度は１５０℃以上とすることで、顕著な太陽電池の発電特性向上効果を得ることができる。
【００５９】
暴露時間：
条件１のＰＨ３暴露処理工程におけるＰＨ３暴露時間を０．５分、５分、１０分とした。
ＰＨ３暴露工程の基板温度を１５０℃として、上記で作製した太陽電池について発電特性を評価した。結果を表２に示す。表２では、暴露時間５分とした太陽電池の発電特性を基準（１．０）として表示する。
【００６０】
【表２】
0005622231.tif 000003
【００６１】
表２によれば、ＰＨ３暴露処理工程における反応時間を変えても、発電特性にほとんど差は見られなかった。
【００６２】
圧力：
条件１のＰＨ３暴露処理工程におけるＰＨ３導入時の圧力を１．３３Ｐａ、１３．３Ｐａ、１３３Ｐａとした。上記で作製した太陽電池について発電特性を評価した。圧力を変化させたことによる電池性能への影響はなかった。
【００６３】
（アニール処理工程の効果）
上記（ＰＨ３暴露処理条件）と同様に、ＰＨ３暴露処理時の基板温度を変化させ、それぞれ太陽電池を作製し、アニール処理工程（真空中で基板温度を１５０℃程度で８時間加熱処理）前後における太陽電池の発電特性を評価した。結果を図１０及び図１１に示す。図１０はアニール処理工程前、図１１はアニール工程後の太陽電池の発電特性である。同図において、横軸は電圧量、縦軸は電流量である。
【００６４】
図１０及び図１１によれば、アニール処理工程の有無に関わらず、ＰＨ３暴露処理時の基板温度が高いほど発電特性は向上した。また、基板温度１５０℃の発電特性を基準とすると、アニール処理をした太陽電池の発電特性は、アニール処理をしなかった太陽電池と比べて、基準との差が小さかった。
上記結果によれば、Ｇｅ界面とＰＨ３の反応が太陽電池を形成後においてもアニール処理をすることで有効になることを示しており、電極形成工程後にアニール処理工程を備えることで、太陽電池の発電特性を向上させることが可能である。アニール処理工程を備えることは、プロセスの都合で基板温度を低温化してＰＨ３暴露処理した場合に、特に有効である。
【００６５】
また、図１０及び図１１を比較すると、ＰＨ３暴露処理時の基板温度が高い場合は、アニール処理工程前後の電池性能の差は見られなかった。上記結果によれば、基板温度を高温としてＰＨ３暴露処理した場合は、アニール処理工程を省略することも可能である。
また、アニール処理工程の効果を最大限に引き出すには、基板温度が高い方が好ましいと考えられるが、非晶質シリコン層を積層した後に実施するアニール処理工程における加熱は、非晶質シリコン層への影響を考慮して２００℃を超える温度で行うことができない。そのため、非晶質シリコン層を製膜する前、すなわち、構造的に安定な結晶質のみの状態で熱を加える処理を終わらせてしまうことが好ましい。
【００６６】
次に、上記（ＰＨ３暴露処理条件）と同様に、暴露時間を変化させ、それぞれ太陽電池を作製し、アニール処理工程前後における太陽電池の発電特性を評価した。ＰＨ３暴露処理工程の基板温度を１５０℃として、発電特性を評価した結果を表３及び表４に示す。表３はアニール処理工程前、表４はアニール処理工程後の太陽電池の発電特性である。表３及び表４では、暴露時間５分とした太陽電池の発電特性を基準（１．０）として表示する。
表４は先述の表２と同一であるが、アニール処理工程の有無を比較し易いよう再度記載してある。
【００６７】
【表３】
0005622231.tif 000004
【００６８】
【表４】
0005622231.tif 000005
【００６９】
表３によれば、アニール処理をしなかった太陽電池では、暴露時間０．５分とした太陽電池の発電特性が低かった。真空チャンバ内へガスを導入すると、ヒータからの熱伝導が増加し、基板温度を上昇させる効果があると推測されるが、暴露時間０．５分では上記効果を十分に得られなかったと考えられる。一方、表４によれば、アニール処理をした太陽電池では、暴露時間を変化させても発電特性にほとんど差が見られなかった。このことから、アニール処理工程を備える場合、基板をＰＨ３に暴露させる時間は適宜設定可能であることが確認された。
【００７０】
次に、上記（ＰＨ３暴露処理条件）と同様に、ＰＨ３ガス導入時の圧力を変化させ、それぞれ太陽電池を作製し、アニール処理工程前後における太陽電池の発電特性を評価した。
アニール処理をしなかった太陽電池の発電特性は、圧力１３３Ｐａで最良、１．３３Ｐａで最低となった。これは、圧力が高い方が基板温度を高温にできるためと考えられる。一方、アニール処理をした太陽電池では、圧力を変化させても発電特性にほとんど差が見られなかった。このことから、アニール処理工程を備える場合、基板をＰＨ３ガス導入時の圧力は適宜設定可能であることが確認された。
【００７１】
上記結果によれば、ＰＨ３暴露処理時の基板温度を上昇させる観点から、ＰＨ３暴露処理時の暴露時間及び圧力は、長時間及び熱伝導の高くなる高圧力で処理することが好ましい。
【００７２】
（ＰＨ３暴露処理時の基板再加熱）
ＰＨ３暴露処理工程が異なる以外は、第１実施形態に従って以下の構成の太陽電池を作製した。
グリッド電極：Ａｇ膜、平均膜厚２００ｎｍ
透明電極層：ＩＴＯ膜、平均膜厚７０ｎｍ
ｎ型非晶質シリコン層：平均膜厚７ｎｍ
ｉ型非晶質シリコン層：平均膜厚４０ｎｍ
ｐ型単結晶Ｇｅ：平均膜厚１７５μｍ
裏面電極層：Ａｌ膜／平均膜厚２００ｎｍ
【００７３】
基板再加熱：
酸化膜除去工程後に、一度２００℃以下まで冷却した基板を、赤外線ヒータを用いて再加熱し所定温度（２５０℃程度）とした。その後、基板をプラズマＣＶＤ装置のｎ層製膜室内に配置した。
次に、Ｈ２ガスで希釈した０．６％ＰＨ３ガスを０．３ｓｃｃｍ／ｃｍ２、０．１Ｔｏｒｒ（１３．３Ｐａ）で真空チャンバ内に導入するとともに、シーズヒータ温度を２００℃に設定し、基板を５分間ＰＨ３ガスに暴露させた。
次に、基板をｉ層製膜室内に移動させ、原料ガス：ＳｉＨ４ガス／Ｈ２ガス（０．１５ｓｃｃｍ／ｃｍ２／０．４５ｓｃｃｍ／ｃｍ２）、減圧雰囲気：０．１Ｔｏｒｒ（１３．３Ｐａ）、基板温度：約１５０℃でｉ型非晶質シリコン層を製膜した。
次に、基板をｎ層製膜室内に移動させ、原料ガス：ＳｉＨ４ガス、Ｈ２ガス及びＰＨ３ガス、減圧雰囲気：０．１Ｔｏｒｒ（１３．３Ｐａ）、基板温度：約１５０℃で製膜した。
【００７４】
基板非再加熱：
酸化膜除去後に一度２００℃以下まで冷却した基板を、再加熱せずにプラズマＣＶＤ装置のｎ層製膜室内に配置し、以降、基板を再加熱した太陽電池と同様に太陽電池を作製した。
【００７５】
基板再加熱及び基板非再加熱によって作製した太陽電池について、発電特性を評価した。結果を図１２に示す。同図において、横軸は電圧量、縦軸は電流量である。
図１２によれば、ＰＨ３暴露時の熱源（シーズヒータ）の温度は共に２００℃であるが、基板を所定温度に再加熱した後にＰＨ３に暴露させた太陽電池は、再加熱しなかった太陽電池と比較して発電特性が向上した。
一方は２５０℃程度までＧｅ基板を再加熱した後にＰＨ３に暴露処理を行った結果、特性が向上していることから、処理前のプロセスでの高い温度を利用することが有効である。すなわち、表面酸化膜除去直後のＧｅ基板は高温であるため、基板温度が低下してしまう前にＰＨ３暴露処理を行うことにより、プロセス時間の短縮が可能になる。
【００７６】
（ｐ型単結晶Ｇｅの厚さ）
ｐ型単結晶Ｇｅの板厚を変えた以外は、第１実施形態に従って以下の構成の太陽電池を作製した。
グリッド電極：Ａｇ膜、平均膜厚２００ｎｍ
透明電極層：ＩＴＯ膜、平均膜厚７０ｎｍ
ｎ型非晶質シリコン層：平均膜厚７ｎｍ
ｉ型非晶質シリコン層：平均膜厚４０ｎｍ
ｐ型単結晶Ｇｅ：平均膜厚５００μｍまたは１７５μｍ
裏面電極層：Ａｌ膜／平均膜厚２００ｎｍ
【００７７】
上記で作製した太陽電池について、発電特性を評価した。結果を図１３に示す。同図において、同図において、横軸は電圧量、縦軸は電流量である。
図１３によれば、ｐ型単結晶Ｇｅを薄くしたことで、開放電圧が５３％向上した。上記結果から、ＰＨ３暴露処理によってｐ型単結晶Ｇｅ表面での再結合速度が低下していると推測され、更なる薄板化により開放電圧の向上が期待できる。光吸収との兼ね合いを考慮すると、ｐ型単結晶Ｇｅ中を通過する距離が５μｍ程度あれば、Ｇｅの吸収係数が高い１５００ｎｍ程度までの光を十分に吸収することが可能である。「ｐ型単結晶Ｇｅ中を通過する距離」とは、ｐ型単結晶Ｇｅの厚さとは異なる。そのため、裏面反射や散乱を考慮することで、ｐ型単結晶Ｇｅの厚さは実質的に１．５μｍ程度まで薄くすることが可能である。また、ｐ型単結晶Ｇｅの厚さを２００μｍまで増加させると１６００ｎｍ程度までの光を十分に吸収することが可能である。一方、ｐ型単結晶Ｇｅの厚さを２００μｍより厚くすると、バンド端付近までの波長の光を吸収することが可能となるので、基板のハンドリング処理の強度を確保しつつ板厚方向の温度差を抑制できる実用的な厚さとして、５００μｍ以下とすることが好ましい。しかしながら、実用的な光電変換装置に用いる０．５Ωｃｍ程度以下の抵抗率の基板では、バンド端付近の波長領域にフリーキャリア吸収が存在するため、バンド端付近の波長の光を吸収したとしても劇的な電流密度の増加を見込めないことから、基板厚さを必要以上に厚くしないために２００μｍ以下がより好ましい。このことから、ｐ型単結晶Ｇｅの厚さを１．５μｍ以上５００μｍ以下、より好ましくは２００μｍ以下とすると、電流及び電圧のバランスが良く好適である。
上記結果によれば、ｐ型単結晶Ｇｅの薄板化は、直列抵抗低減による曲線因子の向上よりも、開放電圧を向上させる効果が大きい。
【００７８】
＜第２実施形態＞
本実施形態に係る光電変換装置の製造方法は、電子線照射工程を備える以外は、第１実施形態と同様の工程から構成される。
【００７９】
（電子線照射工程）
ＰＨ３暴露処理工程の前または後の少なくともいずれかのタイミングで、基板表面に電子線を照射する。電子線照射条件は適宜設定される。電子線照射は、例えば、オージェ電子分光法（ＡＥＳ：Ａｕｇｅｒ  Ｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて、表面分析を行う測定系（加速電圧：２ｋＶ、電子電流：５０μＡ）と同様な手法を用いることにより行われる。
【００８０】
なお、電子線照射工程を備える場合、ＰＨ３暴露処理工程におけるＰＨ３暴露時の基板温度は、低温（例えば、１００℃）とすると良い。また、電子線照射条件及びＰＨ３暴露条件に応じて、アニール処理工程を省略することができる。
【００８１】
第２実施形態に従って、以下の構成の太陽電池を作製した。
グリッド電極：Ａｇ膜、平均膜厚２００ｎｍ
透明電極層：ＩＴＯ膜、平均膜厚７０ｎｍ
ｎ型非晶質シリコン層：平均膜厚７ｎｍ
ｉ型非晶質シリコン層：平均膜厚４０ｎｍ
ｐ型単結晶Ｇｅ：平均膜厚５００μｍ
裏面電極層：Ａｌ膜／平均膜厚２００ｎｍ
【００８２】
ｐ型単結晶Ｇｅは、配向：Ｇｅ（１００）、抵抗値：０．０２８Ωｃｍ〜３．２Ωｃｍ、キャリア密度７．１×１０１４／ｃｍ３〜２．６×１０１７／ｃｍ３のものを使用した。
【００８３】
条件８：（電子線照射＋ＰＨ３暴露処理）
酸化膜を除去した後、基板を２００℃以下まで冷却し、ＡＥＳ装置の真空チャンバ内に配置した。基板は、表面に加速電圧：２ｋＶ、電子電流：５０μＡで電子線を照射した後、プラズマＣＶＤ装置のｎ層製膜室内に移動させた。次に、ｎ層製膜室内に、Ｈ２ガスで希釈した０．６％ＰＨ３ガスを０．３ｓｃｃｍ／ｃｍ２、０．１Ｔｏｒｒ（１３．３Ｐａ）で導入した。基板温度が約１５０℃となるようシーズヒータ温度を設定し、５分間ＰＨ３暴露処理を行った。その後、基板をプラズマＣＶＤ装置のｉ層製膜室に移動させ、原料ガス：ＳｉＨ４ガス／Ｈ２ガス（０．１５ｓｃｃｍ／ｃｍ２／０．４５ｓｃｃｍ／ｃｍ２）、減圧雰囲気：０．１Ｔｏｒｒ（１３．３Ｐａ）、基板温度：約１５０℃でｉ型非晶質シリコン層を製膜した。次に、基板をｎ層製膜室に移し、原料ガス：ＳｉＨ４ガス、Ｈ２ガス及びＰＨ３ガス、減圧雰囲気：０．１Ｔｏｒｒ（１３．３Ｐａ）、基板温度：約１５０℃でｎ型非晶質シリコン層を製膜した。
【００８４】
条件９：（ＰＨ３暴露処理＋電子線照射）
酸化膜を除去した後、基板を２００℃以下まで冷却し、プラズマＣＶＤ装置のｎ層製膜室内に配置した。ｎ層製膜室内に、Ｈ２ガスで希釈した０．６％ＰＨ３ガスを０．３ｓｃｃｍ／ｃｍ２、０．１Ｔｏｒｒ（１３．３Ｐａ）で導入した。基板温度が約１５０℃となるようシーズヒータ温度を設定し、５分間ＰＨ３暴露処理を行った。次に、基板をＡＥＳ装置の真空チャンバ内に移動させた。基板は、表面に加速電圧：２ｋＶ、電子電流：５０μＡで電子線を照射した後、プラズマＣＶＤ装置のｉ層製膜室内に移動させ、以降、条件８と同様にｉ型非晶質シリコン層及びｎ型非晶質シリコン層を製膜した。
【００８５】
条件１０：（電子線照射＋ＰＨ３暴露処理＋電子線照射）
酸化膜を除去した後、基板を２００℃以下まで冷却し、ＡＥＳ装置の真空チャンバ内に配置した。基板は、表面に加速電圧：２ｋＶ、電子電流：５０μＡで電子線を照射した後、プラズマＣＶＤ装置のｎ層製膜室内に移動させた。次に、ｎ層製膜室内に、Ｈ２ガスで希釈した０．６％ＰＨ３ガスを０．３ｓｃｃｍ／ｃｍ２、０．１Ｔｏｒｒ（１３．３Ｐａ）で導入した。基板温度が約１５０℃となるようシーズヒータ温度を設定し、５分間ＰＨ３暴露処理を行った。次に、基板をＡＥＳ装置の真空チャンバ内に移動させた。基板表面に加速電圧：２ｋＶ、電子電流：５０μＡで電子線を照射した後、プラズマＣＶＤ装置のｉ層製膜室内に移動させ、以降、条件８と同様にｉ型非晶質シリコン層及びｎ型非晶質シリコン層を製膜した。
【００８６】
条件１１：（ＰＨ３暴露処理）
電子線照射をしない以外は、条件９と同様の工程でＰＨ３暴露処理、ｉ型非晶質シリコン層及びｎ型非晶質シリコン層の製膜を行った。
【００８７】
条件１２：（電子線照射）
ＰＨ３暴露処理をしない以外は、条件８と同様の工程で電子線照射、ｉ型非晶質シリコン層及びｎ型非晶質シリコン層の製膜を行った。
【００８８】
条件１３：（ＰＨ３暴露処理なし＋電子線照射なし）
酸化膜を除去した後、基板を２００℃以下まで冷却し、プラズマＣＶＤ装置のｉ層製膜室内に配置させ、条件８と同様にｉ型非晶質シリコン層及びｎ型非晶質シリコン層を製膜した。
【００８９】
上記条件８〜条件１３の太陽電池について、発電特性を評価した。
図１４に、条件１０及び条件１１の太陽電池の発電特性を示す。同図において、横軸は電圧量、縦軸は電流量である。図１４によれば、ＰＨ３暴露処理の前に電子線を照射した太陽電池（条件１０）は、電子線を照射しなかった太陽電池（条件１１）よりも発電特性が向上した。これは、電子線からのエネルギーにより、ＰＨ３暴露時の基板温度を高めることと同様の効果が得られたものと推察される。
【００９０】
表５に、条件８〜条件１３の発電特性を示す。表５では、条件１３の太陽電池の発電特性を基準（１．０）として表示する。
【表５】
0005622231.tif 000006
【００９１】
表５によれば、電子線照射の単独処理（条件１２）では、条件１３以下の発電特性となった。一方、ＰＨ３暴露処理と電子線照射を合わせた場合（条件８、条件９、条件１０）、処理を行う順序によって多少効果の差はあるが、いずれの条件においても発電特性を向上させた。詳細には、電子線照射を１回だけ行う場合に起電力が２１％〜２５％、短絡電流が８％〜１１％増加した。特に、条件１０（電子線照射＋ＰＨ３暴露処理＋電子線照射）の太陽電池のセル特性が最も向上し、起電力が４８％、短絡電流が９％増加した。
【００９２】
なお、電子線照射を行った場合、アニール処理を行うことによる発電特性の改善幅が小さかった。これは、電子線を照射しなかった場合に、基板温度を高くしてＰＨ３暴露処理した時と同じ傾向であった。
【００９３】
（基板温度依存性）
条件８をベースとして、ＰＨ３暴露処理時の基板温度を１００℃、１５０℃、２２０℃と変えて、それぞれ太陽電池を作製した。
上記で作製した太陽電池について発電特性を評価した。結果を図１５に示す。同図において、横軸は電圧量、縦軸は電流量である。図１５によれば、基板温度が高温であるほど発電特性は低くなった。これは、電子線照射を行った場合、基板温度の上昇や界面反応促進効果が期待されるため、基板温度を高くすることで、反応が過剰になってしまったと推測される。
上記結果から、電子線照射処理工程を備える場合、ＰＨ３暴露処理時の基板温度は１００℃程度の低温とすることが好適といえる。
従って、ＰＨ３暴露処理と電子線照射を合わせたことにより、発電特性を向上させることが可能であり、  ＰＨ３暴露処理時の基板温度を高くすることと類似の効果があることが判明し、処理工程の都合で基板温度を高くすることが出来ない場合には、有効な手段である。
【００９４】
＜第３実施形態＞
図１６は、本実施形態に係る光電変換装置の一例を示す概略図である。光電変換装置２００は、ヘテロ接合構造を基板の両面に備えた太陽電池であり、ヘテロ接合セル層１、裏面へテロ接合層６、透明電極層２、グリッド電極３及び裏面電極層４を備える。
裏面へテロ接合層６は、ｐ型非晶質シリコン層２１を備え、基板１１と裏面電極層４との間に設けられる。ｐ型非晶質シリコン層は、Ｂドープされた非晶質シリコンを主とし、膜厚４ｎｍ以上３０ｎｍ以下とされる。
基板１１とｐ型非晶質シリコン層２１との間には、ｉ型非晶質シリコン層２２が配置されることが好ましい。ｉ型非晶質シリコン層２２は、非晶質シリコンを主とし、膜厚４ｎｍ以上２０ｎｍ以下とされる。
ｐ型非晶質シリコン層２１と裏面電極層４との間には、透明導電層２３が配置されることが好ましい。透明導電層２３は、酸化インジウム錫（ＩＴＯ）、酸化錫（ＳｎＯ２）や酸化亜鉛（ＺｎＯ）などの金属酸化物を主成分とする膜とされる。透明導電層２３の厚さは、５０ｎｍ以上１５０ｎｍ以下とされる。
【００９５】
本実施形態に係る光電変換装置の製造方法は、ヘテロ接合セル作製工程と電極形成工程との間に、ヘテロ接合構造を形成する裏面ヘテロ接合層形成工程を備え、アニール処理を行わない以外は、第１実施形態と同様の工程から構成される。
【００９６】
（裏面ヘテロ接合層形成工程）
ヘテロ接合セル作製工程の後、基板１１をプラズマＣＶＤ装置のｉ型非晶質シリコン層の製膜室（ｉ層製膜室）内に配置する。このとき、基板１１を裏返す。基板１１のｉ型非晶質シリコン層１２が製膜された側と逆の基板面上（裏面側）に、原料ガス：ＳｉＨ４ガス及びＨ２ガス、減圧雰囲気：１Ｐａ以上１０００Ｐａ以下、基板温度：約１５０℃でｉ型非晶質シリコン層２２を製膜する。
次に、基板１１をｐ型非晶質シリコン層の製膜室（ｐ層製膜室）内に移動させ、ｉ型非晶質シリコン層２２の上に、原料ガス：ＳｉＨ４ガス、Ｈ２ガス及びＢ２Ｈ５ガス、減圧雰囲気：１Ｐａ以上１０００Ｐａ以下、基板温度：約１５０℃でｐ型非晶質シリコン層２１を製膜する。
次に、基板１１をスパッタリング装置内に配置し、ｐ型非晶質シリコン層２１の上に、高周波（ＲＦ）スパッタリング法にて透明導電層２３を形成する。スパッタリング条件は、ターゲット：ＩＴＯ焼結体、雰囲気ガス：Ａｒ、到達圧力：１０−４Ｐａ〜１０−５Ｐａ、高周波電力：２Ｗ／ｃｍ２〜３Ｗ／ｃｍ２とされる。
【００９７】
第３実施形態に従って、以下の構成の太陽電池（両面ヘテロ接合）を作製した。
グリッド電極：Ａｇ膜、平均膜厚２００ｎｍ
透明電極層：ＩＴＯ膜、平均膜厚７０ｎｍ
ｎ型非晶質シリコン層：平均膜厚７ｎｍ
ｉ型非晶質シリコン層：平均膜厚４０ｎｍ
ｐ型単結晶Ｇｅ：平均膜厚１７５μｍ
ｉ型非晶質シリコン層（裏面側）：平均膜厚０ｎｍ（裏面側なし）
ｐ型非晶質シリコン層（裏面側）：平均膜厚１５ｎｍ
透明導電層：ＩＴＯ膜、平均膜厚７０ｎｍ
裏面電極層：Ａｌ膜／平均膜厚２００ｎｍ
【００９８】
また、比較対照として、裏面ヘテロ接合層を設けない構成の太陽電池（片面ヘテロ接合）を作製した。
【００９９】
ｐ型単結晶Ｇｅは、配向：Ｇｅ（１００）、抵抗値：３．２Ωｃｍ、キャリア密度７．１×１０１４／ｃｍ３〜２．６×１０１７／ｃｍ３のものを使用した。
【０１００】
ＰＨ３暴露処理工程は、以下のように実施した。
基板を２００℃以下まで冷却した後、ｉ層製膜室内に配置した。真空チャンバ内に、Ｈ２ガスで希釈した０．６％ＰＨ３ガスを０．３ｓｃｃｍ／ｃｍ２、０．１Ｔｏｒｒ（１３．３Ｐａ）で導入した。基板温度が約１５０℃となるようシーズヒータ温度を設定し、５分間ＰＨ３暴露処理を行った。
【０１０１】
上記で作製した太陽電池について、発電特性を評価した。結果を図１７に示す。同図において、横軸は電圧量、縦軸は電流量である。図１７によれば、裏面へテロ接合層を備えた太陽電池（両面ヘテロ接合）は、ヘテロ接合セル層のみを備える太陽電池（片面ヘテロ接合）よりも短絡電流および開放電圧が向上した。これは、裏面へテロ接合層を設けることで、裏面での再結合が低減されたことによる効果と考えられる。上記結果から、ｐ型単結晶Ｇｅの両面にヘテロ構造を設けることで、短絡電流及び開放電圧を向上できることがわかった。
なお、上記で作製した太陽電池は、直列抵抗の増加により曲線因子（ＦＦ）の向上が少ない状況にあるが、接続抵抗の改善により更に性能向上が期待できる。
【符号の説明】
【０１０２】
１  ヘテロ接合セル層
２  透明電極層
３  グリッド電極
４  裏面電極層
５  酸化膜
６  裏面ヘテロ接合層
１１  基板（ｐ型単結晶Ｇｅ）
１２  ｉ型非晶質シリコン半導体層
１３  ｎ型非晶質シリコン半導体層
１００  光電変換装置
【図１】
0005622231.tif 000007
【図２】
0005622231.tif 000008
【図３】
0005622231.tif 000009
【図４】
0005622231.tif 000010
【図５】
0005622231.tif 000011
【図６】
0005622231.tif 000012
【図７】
0005622231.tif 000013
【図８】
0005622231.tif 000014
【図９】
0005622231.tif 000015
【図１０】
0005622231.tif 000016
【図１１】
0005622231.tif 000017
【図１２】
0005622231.tif 000018
【図１３】
0005622231.tif 000019
【図１４】
0005622231.tif 000020
【図１５】
0005622231.tif 000021
【図１６】
0005622231.tif 000022
【図１７】
0005622231.tif 000023