(57)【特許請求の範囲】
【請求項１】
半導体発光素子の製造方法であって、
基板上に活性層を含む半導体膜を形成する工程と、
前記半導体膜を半導体発光素子領域に区画する分割溝を形成する工程と、
前記分割溝にレジスト材を充填して埋め込み保護部を形成する工程と、
前記半導体膜および前記埋め込み保護部の表面を覆うメッキ開始用の金属膜を形成する工程と、
前記金属膜上に金属メッキからなる金属支持体を形成する工程と、を含み、
前記埋め込み保護部を形成する工程は、前記埋め込み保護部の表面が前記金属支持体側へ隆起した凸型の曲面を有するように前記充填されたレジスト材を成形する工程を含むこと、並びに、
前記充填されたレジスト材を成形する工程は、前記半導体膜及び前記分割溝上に前記レジスト材を塗布する工程と、フォトマスクを介して前記レジスト材を露光及び現像して前記分割溝に対応するレジスト材のパターンを形成する工程と、前記レジスト材を液状化するまで加熱する工程と、前記レジスト材を冷却する工程と、を含むことを特徴とする半導体発光素子の製造方法。
【請求項２】
前記埋め込み保護部の曲面の接線と基板の表面のなす角度が６０度以下であることを特微とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記分割溝に充填するレジスト材の粘度が９０ｃＰ以上であることを特徴とする請求項１又は２に記載の半導体発光素子の製造方法。
【請求項４】
前記半導体膜を形成する工程は、前記基板上にｎ型半導体層、活性層、ｐ型半導体層からなる半導体膜を形成する工程を含むこと、
前記分割溝を形成する工程の前に、前記ｐ型半導体層の上にｐ型電極を積層する工程を含み、
前記金属支持体を形成する工程の後に、前記ｎ型半導体層から前記基板を剥離して、前記ｎ型半導体層の光取り出し面を露出させる工程と、前記光取り出し面にｎ型電極を形成する工程と、前記分割溝の底面に沿って前記金属支持体を分割する工程と、を含むことを特徴とする請求項１〜３のいずれか１に記載の半導体発光素子の製造方法。
【請求項５】
請求項１〜４のいずれか１に記載の半導体発光素子の製造方法により製造された半導体発光素子であって、
前記金属支持体は、前記金属膜を介して前記半導体膜へ接合され、前記半導体膜周りに外側へ向けて沈降する曲面を有することを特徴とする半導体発光素子。
【請求項６】
前記沈降する曲面の接線と前記半導体膜及び前記金属膜間の界面のなす角度が６０度以下であることを特微とする請求項５記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体発光素子に関し、特に、半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
近年、半導体発光素子は高効率化によりその用途が液晶ディスプレイのバックライトなどの表示機器光源のみならず一般照明や車両用灯具などの照明機器分野にも広がっている。例えば、これまでの携帯電話用液晶バックライトの光源として半導体発光素子を使用する場合は２０ｍＡ程度の電流で駆動させていたが、照明分野ではより高出力で使用するため１Ａと５０倍の駆動電流を必要とする。駆動電流の増加と共に半導体発光素子からの発熱量も増加する。このため高出力が求められる半導体発光素子およびそれを用いた光半導体装置では放熱のために支持体にＣｕ（銅）を採用することが研究、開発されている。Ｃｕによる支持体は種々の形成方法が考えられるが、例えばメッキ法を用いて形成する方法が知られている。Ｃｕの金属板をウエハへ単純に張り合わせる方法もあるが、メッキ法を用いれば張り合わせ時にウエハに圧力を加える必要が無く歩留まりの向上などが期待されている。
【０００３】
一方、青色発光を示す半導体発光素子の主材料であるＡｌｘＩｎｙＧａｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表されるＩＩＩ族窒化物半導体は、一般的に格子定数の異なるサファイヤなどの異種基板を成長基板（ウエハ）としてその上に形成され、その結晶成長の過程で応力を内在させてしまうために結晶成長後のＩＩＩ族窒化物半導体のウエハが反ってしまう問題があった。この問題を解決する一つの手法として、結晶成長後の半導体膜ウエハを半導体発光素子領域に区画、細分化する方法がある。すなわち、ウエハの半導体膜の一部をドライエッチングなどにより除去することで内在する応力を解放し、平坦となったウエハに上述のような支持体を形成した後に成長基板（サファイヤ）をレーザリフトオフなどの手法により剥離、除去するというものである。しかし、半導体膜の一部を除去して区画する際、区画ごとの半導体膜の積層構造（ｎ型層、発光層となる活性層、ｐ型層）の側面が表出することになり、その後の工程中に付着物などが側面に付くとリークなどの不良が多くなり歩留まりを低下させる。さらに上述のようなメッキ法を単純に用いた場合、半導体膜を除去してできた区画のための溝（ストリート、分割溝と称する）にメッキが入り込み、半導体発光素子の側面でのショートしたり、半導体発光素子の側面にもメッキが入り込んでしまうために側面からの光取出から放射される光がＣｕメッキに吸収されることによる光取り出し効率の低下などの問題があった。
【０００４】
以上のような問題を回避するため、格子状に半導体膜に形成された分割溝にレジストを充填し、次いで、半導体膜および充填レジストを覆うようにメッキ膜を形成し、次いで、サファイア基板を除去してから、露出した半導体層にｎ型電極を形成し、レジストを除去してからダイシングする半導体発光素子の製造方法が提案されている（例えば、特許文献１を参照）。
【０００５】
図１は、かかる従来の半導体発光素子の製造方法工程を説明する製造方法、例えば、メッキ法を用いて金属板を形成した半導体発光素子の製造方法のフローチャートである。この製造方法は、ＭＯＣＶＤ（有機金属化学気相成長法）などを用いて成長基板上に半導体膜を形成（図１（ａ））し、ウエハの半導体膜をチップ領域に分割（図１（ｂ））し、分割された半導体膜上へｐ型電極を形成（図１（ｃ））し、分割溝をレジスト材により埋め込み（図１（ｄ））、分割された半導体膜と埋め込まれた分割溝上にメッキ用の導電膜となるメッキ用金属膜を全面に形成（図１（ｅ））し、メッキ法により金属膜上にメッキ支持体を形成（図１（ｆ））し、成長基板を除去し半導体膜を露出させ（図１（ｇ））、露出された半導体膜上にｎ型電極を形成（図１（ｈ））し、最後に半導体膜および金属板を分割することで個々の半導体発光素子にチップ化する（図１（ｉ））、それぞれの工程からなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−８１３１２
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の図では分割溝に充填されたレジスト材は表面が平坦になるよう描かれ、通常のフォトリソグラフィ技術が使用されていると記載されているが、発明者は、鋭意研究の結果、従来の窒化物系半導体発光素子の製造方法では、半導体発光素子の歩留まりの低下や、メッキ未形成領域の発生（金属膜断線）が生じることを知見した。
【０００８】
かかる不都合を図を用いて説明する。
【０００９】
図２は、半導体発光素子領域３を区画する格子状に分割溝４にレジストを充填して、半導体膜および充填レジストを覆うようにメッキ用金属膜を全面に形成した後のウエハの概略平面図を示す。図３は、かかる分割溝４付近の構造を示すメッキ用金属膜を全面に形成した後のウエハの部分拡大断面図である。図３中、１０は成長基板を、２０は半導体膜を、３０はｐ型電極を、４０は金属膜を、５０はレジスト層をそれぞれ示す。
【００１０】
電子ビーム蒸着法を用いてＡｕなどメッキ開始用の金属膜４０を予めウエハ全面に成膜しておく必要がある。後のメッキ支持体形成で用いる電解メッキにおいて、金属膜４０はメッキ浴中のＣｕイオンを引き寄せるための電極の役割を果たしており、メッキを形成したい領域は全て互いに電気的に接続されている必要がある。
【００１１】
特許文献１ではレジスト層５０の高さが分割溝４の深さと等しくなるように説明されているが、実際のフォトリソグラフィの実験では、レジスト材全面塗布後の露光や現像後に形状固定のためのベーキング処理など複数の工程を経るので、実際はベーキング処理によってフォトレジスト材が熱収縮を起こし、分割溝４に充填されたレジスト層５０は体積が減少することによって凹形状（いわゆる「引け」）となり、その縁側端には鋭い形状の角（スパイクＳ）が形成されてしまうことが分かった。このような形状となったレジスト材上に例えば電子ビーム蒸着などで金属膜４０を成膜しようとするとスパイクＳ上で金属膜が形成されず、半導体膜２０上の金属膜４０と分割溝４（レジスト材）上の金属膜４０の電気的な接続が途切れる。そのため、半導体膜２０上の金属膜４０は電気的に孤立し、メッキ法によるメッキ支持体形成（図１（ｆ））後でもメッキがうまく開始されずに、図４に示すように分割溝端（スパイクＳ）を境にメッキ（支持体）の未形成や剥がれ（走査型電子顕微鏡（ＳＥＭ）像）などが生じた場合があり、製造の歩留を低下させた。
【００１２】
さらに、上記のような金属膜４０の断線が無かった領域（電気的接続されている領域）でも、図５に示すように分割溝４に沿ってメッキ膜が大きく盛り上がっている（ＳＥＭ像）場合があった。図３に示すように、従来技術で示された手法で作製した分割溝４のレジスト層５０の埋め込み部は、成長基板１０側へ「引け（凹形状）」た状態で形成されてしまう状態では、図６に示すように金属膜４０上のメッキ膜６０（なお、メッキ支持体、金属支持体、又はＣｕ支持体とも称する）は金属膜４０法線方向へ成長するので、凹形状レジスト材上では凹部の中央に向けて成長する（図６（ａ））。図６（ｂ）に示すように、金属膜４０上にメッキされるＣｕメッキ膜６０が厚さ１０μｍを超えた付近から「引け」部の中央で互いに接触し、レジスト材埋め込み部中央付近で押し合う形でメッキ形成が継続することになる。このメッキの押し合いにより、連続形成されるＣｕメッキ膜中に応力が蓄積され、支持体６０として実用的な厚さ６０μｍ以上に達した時点で埋め込まれた分割溝中央付近が、もしくは形成されたメッキ膜６０全体が浮き上がり、最悪では、図６（ｃ）に示すように、メッキ膜６０全体が金属膜４０から剥離してしまう場合があり、製造の歩留を低下させた。
【００１３】
またさらに、フォトマスクとフォトリソグラフィを用いてレジスト材を分割溝４に充填した場合、従来技術で示された手法で作製したレジスト層５０の埋め込み部は図７（ａ）に示すように成長基板１０側へ「引け（凹形状）」た状態で形成されてしまうので、図７（ｂ）に示すようにメッキ用金属膜４０を全面に形成し、図７（ｃ）に示すようにメッキ法により金属膜４０上にメッキ支持体６０を形成し、図８（ａ）に示すようにレーザーリフトオフ法で成長基板１０を除去し半導体膜２０を露出させ、図８（ｂ）に示すようにレジスト層５０を除去するとともに露出された半導体膜上にｎ型電極を形成し（図１（ｈ））、図８（ｃ）に示すように最後に半導体膜区画を分割することで個々の半導体発光素子にチップ化するが、「引け（凹形状）」に対応した凸形状をもってメッキ用金属膜４０および支持体６０が作製されるので、個々の半導体膜２０の半導体発光素子は図９に示したような断面形状を持つことになる。図からわかるように、半導体膜２０周囲の支持体部６０の凸形状部は半導体膜２０の端側面からの放射光（矢印）の光路を阻害することになり、例え支持体６０の凸形状部で光が反射したとしても、支持体部の反射率は低いので光は大幅に減衰され、光取り出し効率に悪影響を与えてしまう問題があった。
【００１４】
そこで、本発明は、これら問題に鑑み、メッキ未形成領域の発生を防止するとともに半導体発光素子製造の歩留と光取り出し効率を向上できる半導体発光素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の半導体発光素子の製造方法は、基板上に活性層を含む半導体膜を形成する工程と、前記半導体膜を半導体発光素子領域に区画する分割溝を形成する工程と、前記分割溝にレジスト材を充填して埋め込み保護部を形成する工程と、前記半導体膜および前記埋め込み保護部の表面を覆うメッキ開始用の金属膜を形成する工程と、前記金属膜上に金属メッキからなる金属支持体を形成する工程と、を含み、前記埋め込み保護部を形成する工程は、前記埋め込み保護部の表面が前記金属支持体側へ隆起した凸型の曲面を有するように前記充填されたレジスト材を成形する工程を含むことを特徴とする。これにより、従来は困難であったメッキ未形成領域の発生防止と、半導体発光素子製造の歩留向上を実現するとともに、埋め込み保護部が分割後の半導体発光素子の外周側の沈降する曲面形状の裾野部を画定するモールドとして機能するので、半導体発光素子の光取り出し効率の向上に貢献することができる。
【００１６】
上記の半導体発光素子の製造方法において、前記充填されたレジスト材を成形する工程は、前記半導体膜及び前記分割溝上に前記レジスト材を塗布する工程と、フォトマスクを介して前記レジスト材を露光及び現像して前記分割溝に対応するレジスト材のパターンを形成する工程と、前記レジスト材を液状化するまで加熱する工程と、前記レジスト材を冷却する工程と、を含むこととすることができる。
【００１７】
上記の半導体発光素子の製造方法において、前記埋め込み保護部の曲面の接線と基板の表面のなす角度が６０度以下であることとすることができる。
【００１８】
上記の半導体発光素子の製造方法において、前記分割溝に充填するレジスト材の粘度が９０ｃＰ以上であることとすることができる。
【００１９】
上記の半導体発光素子の製造方法において、前記半導体膜を形成する工程は、前記基板上にｎ型半導体層、活性層、ｐ型半導体層からなる半導体膜を形成する工程を含むこと、前記分割溝を形成する工程の前に、前記ｐ型半導体層の上にｐ型電極を積層する工程を含み、前記金属支持体を形成する工程の後に、前記ｎ型半導体層から前記基板を剥離して、前記ｎ型半導体層の光取り出し面を露出させる工程と、前記光取り出し面にｎ型電極を形成する工程と、前記分割溝の底面に沿って前記金属支持体を分割する工程と、を含むこととすることができる。
【００２０】
本発明の半導体発光素子は、上記の半導体発光素子の製造方法により製造された半導体発光素子であって、前記金属支持体は、前記金属膜を介して前記半導体膜へ接合され、前記半導体膜周りに外側へ向けて沈降する曲面を有することを特徴とする。
【００２１】
上記の半導体発光素子において、前記沈降する曲面の接線と前記半導体膜及び前記金属膜間の界面のなす角度が６０度以下であることとすることができる。
【発明の効果】
【００２２】
本発明によれば、製造歩留まりを向上させることができ、放熱性に優れるとともに光取り出し効率の向上した半導体発光素子の製造方法を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】従来の半導体発光素子の製造方法の製造工程を示すフローチャートである。
【図２】半導体発光素子の製造方法の製造工程における半導体発光素子領域３を区画する格子状に分割溝４にレジストを充填して、半導体膜および充填レジストを覆うようにメッキ用金属膜を全面に形成した後のウエハの概略平面図である。
【図３】図２の線AAに沿った部分拡大断面図である。
【図４】半導体発光素子の製造方法の製造工程におけるメッキ支持体形成の後のメッキ（支持体）の未形成や剥がれの様子を示すウエハのＳＥＭ像である。
【図５】半導体発光素子の製造方法の製造工程におけるメッキ支持体形成の後のメッキ膜が大きく盛り上がっている様子を示すウエハのＳＥＭ像である。
【図６】半導体発光素子の製造方法の製造工程における分割溝付近の構造を示すメッキ用金属膜を全面に形成した後の様子を示すウエハの部分拡大断面図である。
【図７】半導体発光素子の製造方法の製造工程における分割溝付近の構造を示すメッキ用金属膜を全面に形成した後の様子を示すウエハの部分拡大断面図である。
【図８】半導体発光素子の製造方法の製造工程における分割溝付近の構造を示すメッキ用金属膜を全面に形成した後の様子を示すウエハの部分拡大断面図である。
【図９】従来の半導体発光素子の概略断面図である。
【図１０】本発明の実施形態である半導体発光素子の概略断面図である。
【図１１】本発明の実施形態である半導体発光素子の製造方法の製造工程を示すフローチャートである。
【図１２】本発明の実施形態である半導体発光素子の製造方法の製造工程を説明するウエハの部分拡大断面図である。
【図１３】本発明の実施形態である半導体発光素子の製造方法の製造工程を説明するウエハの部分拡大断面図である。
【図１４】本発明の実施形態である半導体発光素子の製造方法の製造工程を説明するウエハの部分拡大断面図である。
【図１５】本発明の本実施例による半導体発光素子の製造方法の製造工程におけるメッキ後の表面を示すウエハのＳＥＭ像である。
【発明を実施するための形態】
【００２４】
以下に、本発明による一実施形態、サファイア基板にＧａＮ系半導体を成長させる半導体発光素子について、図面を用いて説明する。以下に示す実施形態の成長装置は、ＧａＮ、ＡｌＮ、ＩｎＮなどのＧａＮ系半導体の混晶のエピタキシャル膜を、ＭＯＣＶＤ法で成長させる装置であるが、本発明を具体化する例の１つであって、本発明は下記実施形態に限定されない。
【００２５】
図１０はかかる実施形態の半導体発光素子の概略構成図である。
【００２６】
図１０に示すように、半導体発光素子は、ｎ型電極７０、半導体膜２０と、ｐ型電極３０、メッキ用の金属膜４０、メッキ膜６０（金属支持体）とから構成されている。半導体膜２０はｎ型電極７０側から順に積層されたｎ型半導体層２１、活性層２２およびｐ型半導体層２３とを含む。
【００２７】
この半導体発光素子は、半導体膜２０の外周側のメッキ膜６０上に沈降する曲面形状の裾野部４１を有する。裾野部４１の沈降する曲面は、その接線が半導体膜２０とｐ型電極３０の界面の平面と交わる角度θの範囲で０度≦θ≦６０度の曲面である。この角度θの範囲であれば半導体膜２０の端側面からの放射光（矢印）の光路を阻害することがなくなり、大幅に光取り出し効率が向上する。
【００２８】
なお、ｎ型半導体層２１の上面２０ａは活性層２２からの光を外部に取り出す光取り出し面であり、ここを化学的にあるいは機械的処理によって粗面化して、半導体発光素子の光取り出し効率を高める構造とすることもできる。
【００２９】
ｎ型電極７０は、半導体膜２０のｎ型半導体層２１とオーミック接触することによって、半導体膜２０の負極となっている。図１０に示すｎ型電極７０は、ｎ型半導体層２１に接するＣｒ、Ｔｉ、Ａｕ、Ａｌ、Ｎｉなどからなる多層構造としてもよい。ｐ型電極３０は、金属膜４０を介してメッキ膜６０と電気的に接続されており、メッキ膜６０がｐ型電極３０の取り出し電極となっている。また、ｐ型電極３０およびｎ型電極７０とは、半導体膜２０の厚み方向両側に対向配置され、ｎ型電極７０の面積がｐ型電極３０より小となる関係になっている。これにより、本実施形態の半導体発光素子は光取り出しを向上させている。
【００３０】
ｐ型電極３０もｐ型半導体層２３とオーミック接触することによって、半導体膜２０の正極となっている。ｐ型電極３０の材料は、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ、Ａｇ、Ｔｉ、Ａｕ、Ｎｉのいずれかを含む単層膜、積層膜、合金を用いることができる。
【００３１】
次に、図１０に示すように、ｐ型電極３０のメッキ膜６０側に配置されている金属膜４０は、メッキ膜６０をメッキ法によって形成する際の下地となる層であって、少なくとも最表面には支持体形成時のメッキ浴に溶解しないＡｕまたはＮｉを用いることが好ましく、Ａｕ単層膜として形成してもよいが、合金や、ｐ型電極３０へのＣｕの拡散防止機能を有するＴｉ、Ｔａなどを介して積層してもよい。金属膜４０全体の厚さは、例えば１〜５μｍである。
【００３２】
メッキ膜６０は、金属膜４０を下地として、たとえば電気メッキ法により形成される金属層である。Ｃｕは熱伝導性が高いので、半導体発光素子の基体の材質として好ましい。熱伝導性が高いＣｕからなるメッキ膜６０を備えることによって、活性層２２で発生した熱を外部に容易に放出することができ、半導体発光素子の放熱効率を高めることができる。
さらに、Ｃｕは、電気抵抗が低いので、半導体発光素子の基体の材質として好ましい。Ｃｕからなるメッキ部７０は、金属膜４０を介してｐ型電極３０と接合されているので導電端子として用いることができ、ｐ型端子と接続する配線を用いなくても良い。
【００３３】
メッキ膜６０の厚みは、５０〜２００μｍとすることが好ましく、６０μｍ程度とすることがより好ましい。メッキ膜６０の厚みが５０μｍ未満である場合には、メッキ膜６０が薄すぎるため、半導体発光素子としての耐久性に劣るばかりでなく、取り扱いが困難となり生産効率が低下する。逆に、２００μｍを超える場合には、レーザースクライブにより半導体発光素子に分割することが困難となる。
【００３４】
ｐ型半導体層２３、活性層２２、およびｎ型半導体層２１とから構成される半導体膜２０としては、ＧａＮ系単結晶の他に、ＧａＰ系単結晶、ＧａＡｓ系単結晶、ＺｎＯ系単結晶など周知の半導体発光材料を用いることができる。特にＧａＮ系単結晶の場合は成長基板のサファイアの他に、ＳｉＣ単結晶からなる成長基板も利用できる。
【００３５】
ＧａＮ系単結晶からなる半導体層としては、例えば一般式ＡｌｘＩｎｙＧａｚＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表わされる窒化物半導体が用いられる。
【００３６】
ｎ型半導体層２１は、図示しないが、下地層と、ｎ型不純物がドープされたｎコンタクト層と、活性層２２に接するｎクラッド層とが積層されて構成される。ｎコンタクト層は下地層および／またはｎクラッド層を兼ねることができる。下地層にも少量のｎ型不純物を所定の範囲内でドープしても良いが、アンドープであれば良好な結晶性が維持できる。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎなどが挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉが用いられる。ｎコンタクト層にはｎ型不純物がドープされていることが好ましく、ｎ型電極７０との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。
【００３７】
ｎコンタクト層と活性層２２との間には、ｎクラッド層を設けることができる。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層をＧａＩｎＮで形成する場合には、活性層２２のＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。また、屈折率の高い半導体材料から構成することが好ましい。
【００３８】
次に、ｎ型半導体層２１の隣の活性層２２としては、ダブルへテロ、単一量子井戸（ＳＱＷ）または多重量子井戸（ＭＱＷ）のいずれの構造であってもよい。
【００３９】
また、ｐ型半導体層２３は、活性層２２に接するｐクラッド層と、ｐコンタクト層とが積層されて構成できる。ｐクラッド層としては、活性層２２のバンドギャップエネルギーより大きくなる組成であり、活性層２２へのキャリアの閉じ込めができる組成であれば特に限定されない。ｐクラッド層およびｐコンタクト層のｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。
【００４０】
次に、本実施形態である半導体発光素子の製造方法について図に基づいて説明する。図１１（ａ）〜（ｉ）は、本実施形態の概要を説明する、電気または電解メッキ法を用いてメッキ支持体を形成する半導体発光素子の製造方法のフローチャートである。図１２〜図１４は、本発明の実施形態である半導体発光素子の製造方法を示す概略断面図である。
【００４１】
−−半導体膜形成工程−−
図１２（ａ）に示すように、成長基板１０上に、ｎ型半導体層２１、活性層２２およびｐ型半導体層２３を順次積層して半導体膜２０を形成する（図１１（ａ））。
【００４２】
成長基板１０としては、サファイア基板など半導体膜をエピタキシャル成長させるのに適した基板を用いるのが好ましい。その他、ＧａＡｓ、ＩｎＰ、ＧａＰなどのＩＩＩ−Ｖ族化合物半導体単結晶基板や、シリコン（Ｓｉ）基板などを用いることができる。なお基板１０とｎ型半導体層２１との格子定数が１０％以上も異なるため、基板１０上に半導体膜２０を形成する際には、あらかじめ基板１０上にバッファ層を形成することができる。この場合に、バッファ層として、基板１０とｎ型半導体層２１との中間の格子定数を有するＡｌＮやＡｌＧａＮなどを用いることで、ｎ型半導体層２１の欠陥を減少できる。
【００４３】
半導体膜２０の成長方法は特に限定されず、ＭＯＣＶＤ（有機金属気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）などで窒化物半導体をエピタキャル成長できる。
【００４４】
例えば、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を用いることができる。ｐ型にはＭｇ原料としては、たとえば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）などを用いることができる。
【００４５】
−−分割溝形成工程−−
図１２（ｂ）に示すように、成長基板１０上のｎ型半導体層２１、活性層２２およびｐ型半導体層２３を貫き、複数の矩形の半導体発光素子領域に区画する格子状の分割溝４を半導体膜２０に形成する（図１１（ｂ））。
【００４６】
通常のフォトリソグラフィ技術、例えば、反応性イオンエッチング(RIE : Reactive Ion Etching)などを用いてパターニングすることにより、図２に示すように分割溝４を半導体膜２０に格子状に形成して半導体膜２０を半導体発光素子領域に区画する。分割溝４は、得られる半導体発光素子の外形を決定するが、分割溝にはｎ型半導体層２１、活性層２２およびｐ型半導体層２３が露出する。
【００４７】
−−ｐ型電極形成工程−−
図１２（ｃ）に示すように、フォトリソグラフィ技術や電子ビーム蒸着法などを用いて、分割後の半導体膜２０の各々のｐ型半導体層２３上に、ｐ型電極３０を形成する（図１１（ｃ））。
【００４８】
−−分割溝凸型埋め込み工程−−
図１２（ｄ）および図１３（ｂ）〜図１３（ｃ）に示すように、分割溝４にレジスト材からなる凸型の埋め込み保護部５１を形成する（図１１（ｄ））。埋め込み保護部５１の高さは分割溝４の深さを越えて盛り上がるように形成する。
【００４９】
図１２（ｄ）に示すように、分割溝４の深さより大きい厚みで、レジスト材を塗布形成する。まず、スピンコート法を用いて、所定粘度のフォトレジスト材を分割溝４を満たすように、ウエハに塗布する。塗布されたレジスト材が前工程にて形成されている分割溝４、ｐ型半導体層２３およびｐ型電極３０を覆い、凹凸構造を保持したまま凹凸のあるレジスト層５０を形成する。
【００５０】
図１３（ａ）に示すように、第１ベーク工程としてレジスト層５０形状を維持させたまま、ウエハの熱処理を行う。その後、露光工程として、格子状の分割溝に対応する所望パターンのフォトマスクＭＳＫ（レジスト層５０の凹部、すなわち分割溝４の上を遮光する）を用いてレジスト材に適したパワーでレジスト層５０を露光する。これにより、非露光部に潜像が形成される。
【００５１】
そのフォトマスクＭＳＫの除去後、第２ベーク工程としてレジスト層５０形状を維持させたまま、ウエハの熱処理を行い固化させた後に、３０分間のガス抜きを行う。第２ベークの加熱により、レジスト層５０全体が焼き締まる結果、分割溝４中央付近のレジスト材が引けて固化する。
【００５２】
次に、図１３（ｂ）に示すように、現像工程としてレジスト層５０形状を維持させたまま、現像液にウエハを浸しての現像処理を行い不要な箇所のレジスト層５０のレジスト材を除去する。この時、マスクを通して垂直に露光された分割溝４内のレジスト材は、塗布されたレジスト層５０の斜辺途中（凹部の内壁に対応）でパターニングされることになるため、分割溝４上周囲部にレジストのスパイクＳが形成される。分割溝４内のレジスト材は、略中央が引けて両端に突起が形成された断面形状を有する。
【００５３】
次に、図１３（ｃ）に示すように、第３ベークすなわち再ベーキングとして加熱処理を行うことによって、分割溝４内のレジストをスパイクとともに再度液状化させ、分割溝内で表面張力によって凸形状にレジストを凝集する。この状態にて冷却工程として降温過程を経る間に再びレジストが固化し、凸型構造を有する埋め込み保護部５１を形成できる。このように、第３ベーク工程において埋め込み保護部５１の表面が隆起した凸型の曲面を有するように分割溝４内の充填レジスト材を成形する。
【００５４】
埋め込み保護部５１は、埋め込み保護部の頂点にて基板と平行な接線が引ける連続した凸曲面の表面を有することが好ましく、埋め込み保護部５１との接線が成長用基板と交わる角度θの範囲が０度≦θ≦６０度であることが好ましい。実験結果として、例えば電子ビーム蒸着時の成膜速度により、ウエハ平面に対して傾いた面（斜面部）では平面部よりも成膜後の金属膜４０の膜厚が薄く形成される場合がある。この斜面部の厚さは、前記角度θを用いて、平面部のｃｏｓθ倍であり、例えばθ＝６０度の時は１／２となる。金属膜４０はメッキ開始用の下地であるため薄い方が好ましいが、膜厚があまりにも薄い場合は十分に成膜されず電気的、物理的に分離しやすくなってしまう。また、レジスト材は感光性有機化合物であるから金属膜４０との密着性は必ずしも良いわけではない。そのため、ある程度の金属膜４０の膜厚がない場合は工程中に薄い金属膜４０の一部が剥離することが考えられる。したがって、上記角度θの範囲外（θ＞６０度）では形成される金属膜４０の形成後の工程に耐えられる十分な膜厚を金属膜４０が確保できなくなる。また、上記角度θは、１０度以上とすることにより、支持体に入射して吸収される光が大幅に減少するため、光取り出し効率が向上する。従って、上記角度θの範囲は１０度≦θ≦６０度であることが好ましい。
【００５５】
さらに、半導体膜の側面が成長基板に対して６０度より小さい角度で傾斜している場合、角度θは、半導体膜の側面の成長基板に対する角度より大きいことが好ましい。特に、ドライエッチングにより半導体膜の除去を行った場合、半導体膜の側面は成長基板に対して約４５度の傾きを有するため、上記角度θを４５度以上とすることが好ましい。半導体側面から放射される光は側面に対して垂直な方向を中心に分布しているため、上記角度θを４５度以上とすることで半導体側面と接線のなす角も９０度以上となり、半導体側面から放射される光の大部分が支持基板に入射せず、支持基板による光吸収を低減することができる。従って、上記角度θの範囲は、４５度≦θ≦６０度であることがより好ましい。
【００５６】
使用するレジスト材の粘度は９０ｃＰ以上、より好ましくは３００ｃＰ以上必要である。ただし、１ｃＰ（センチポアズ）＝０．００１Ｐａ・ｓ（パスカル秒）である。これは、レジスト層５０を分割溝４の深さと同程度（１０μｍ前後）またはそれ以上の厚さでウエハに塗布するためである。上記値よりも粘度が低いレジスト材では十分に厚いレジスト層５０を形成できず、凸形状を実現するどころか、分割溝４を充填できなくなるからである。レジスト材が粘度９０ｃＰ未満の場合、レジスト材が分割溝４の側面を覆うだけである。
【００５７】
このように、レジスト材料を分割溝４に充填した後、露光現像処理を行って、その後、再度の加熱を行いレジスト材料を流動化して分割溝４から盛り上がる、すなわち隆起した後に、固化する。その結果、凸型の埋め込み保護部５１が分割溝４に対応して格子状に形成される。この凸型の埋め込み保護部５１は、次の工程で形成する金属膜４０が分割溝４側面のｎ型半導体層２１、活性層２２およびｐ型半導体層２３に成膜されることを防止するための保護層として機能するだけでなく、埋め込み保護部５１は分割後の半導体発光素子の外周側の沈降する曲面形状の裾野部４１を画定するモールドとして機能する。
【００５８】
−−金属膜形成工程−−
図１３（ｄ）に示すように、埋め込み保護部５１の凸表面上およびｐ型電極３０の表面３０ａ上に金属膜４０を形成する（図１１（ｅ））。金属膜４０の形成方法としては、蒸着法、スパッタ法などを用いることができる。
【００５９】
−−メッキ支持体形成工程−−
図１４（ａ）に示すように、金属膜４０全面にメッキ膜６０を形成する（図１１（ｆ））。メッキ膜６０の形成は、電解メッキ法、金属膜４０に電流を流しつつ電気メッキ法などを用いることができる。メッキ膜６０の厚みは、５０〜２００μｍとすることが好ましく、６０μｍとすることができる。一般に、メッキ処理は、脱脂、酸処理、中和、水洗、メッキ、水洗という一連の処理である。脱脂、酸処理、中和、水洗の処理は、必要に合わせ適宜条件を選択して行う。メッキ膜の材料としては、Ｃｕなどを用いることができる。なお、非メッキ部は保護被覆される。
【００６０】
−−成長基板剥離工程−−
図１４（ｂ）に示すように、レーザリフトオフ法を用いてｎ型半導体層２１の表面を露出させる（図１１（ｇ））。レーザ光を成長基板１０側から基板１０と半導体膜２０との界面近傍に照射して、界面部分のバッファ層およびｎ型半導体層２１の一部を熱分解させて、成長基板１０から、半導体膜２０、ｐ型電極および金属膜４０を積層したメッキ膜６０（支持基板）を剥離させる。なお、レーザーリフトオフ法の他に、研磨法、エッチング法など他の公知の技術を成長基板剥離に用いることもできる。
【００６１】
次に、図１４（ｃ）に示すように、分割溝４に形成したレジスト材の埋め込み保護部５１を除去し、分割溝４を露出させる。埋め込み保護部５１除去にはＮ−メチル−２−ピロリドン（ＮＭＰ）などの通常のレジスト除去の溶剤で除去することができる。
【００６２】
−−ｎ型電極形成工程−−
図１４（ｃ）に示すように、エッチングなどの清浄後、ｎ型半導体層２１表面上に所定の金属を積層して、ｎ型電極７０を形成する（図１１（ｈ））。なお、ｎ型電極７０としては順次積層して多層構造を用いてもよい。ｎ型電極７０の形成方法としては、たとえば、スパッタ法や蒸着法などを用いることができる。
【００６３】
−−チップ化工程−−
図１４（ｄ）に示すように、分割溝４のほぼ中央となる位置で分割溝底面の垂線上をメッキ膜６０側からレーザ光（矢印）を照射しながら走査することにより、レーザースクライブを行い分割する（図１１（ｉ））。ここでは、粘着テープなどでステージとしての耐熱基板にｎ型半導体層２１表面側を固定することで実行でき、メッキ膜６０とともに半導体発光素子を容易に分割できる。メッキ膜６０を有する半導体発光素子を分割する際には従来のレーザースクライブ法を適用できる。
【００６４】
このようにして作製された本実施形態の半導体発光素子は、図１０に示すように、半導体膜２０の外周側のメッキ膜６０上に沈降する曲面形状の裾野部４１を有するので、半導体膜２０の端側面からの放射光（矢印）の光路を阻害することがなくなり、大幅に光取り出し効率が向上する。得られた半導体発光素子の金属支持体は図１０に示すように半導体膜２０から放射された光が従来に比べてメッキ膜６０に当たり難い形状となる。
【００６５】
また、半導体発光素子の製造方法よれば、レジスト材からなる凸型の埋め込み保護部５１を当該裾野部４１を画定するモールドとして機能させるので、容易に半導体発光素子を製造することができるだけでなく、メッキ膜６０未形成や剥がれ、全体が浮き上がりの発生を大幅に減少でき、その製造歩留まりを上げて製造コストを低下させることができる。
【実施例】
【００６６】
−−半導体膜形成（図１１（ａ））−−
ＭＯＣＶＤにてＡｌｘＩｎｙＧａｚＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を成長可能な成長基板（Ｃ面サファイア基板）１０を準備し、ＭＯＣＶＤを用いて前記成長基板１０上にＡｌｘＩｎｙＧａｚＮからなるｎ型半導体層２１、活性層２２（発光層）、ｐ型半導体層２３が積層された半導体膜２０を結晶成長させた。
【００６７】
具体的には、成長基板としてサファイヤ基板をＭＯＣＶＤ装置に投入し、水素雰囲気中にて１０００℃で、１０分間加熱した（サーマルクリーニング）。次に約５００℃、トリメチルガリウム（ＴＭＧ）１０．４μｍｏｌ／分、アンモニア（ＮＨ３）３．３ＬＭを３分間供給して低温バッファ層（ＧａＮ層）を形成した。次に１０００℃まで昇温して３０秒間保持することにより前記低温バッファ層を結晶化させ、そのままの温度でＴＭＧ４５μｍｏｌ／分、ＮＨ３４．４ＬＭを２０分間供給し下地ＧａＮ層約１μｍを形成した。温度ｌ０００℃でＴＭＧ４５μｍｏｌ／分、ＮＨ３４．４ＬＭ、ＳｉＨ４２．７×１０−９μｍｏｌ／分を１２０分間供給しｎ−ＧａＮ層（ｎ型半導体層２１）を厚さ約７μｍに成長させた。
【００６８】
活性層２２にはＩｎＧａＮ／ＧａＮからなる多重量子井戸構造を適用した。ここではＩｎＧａＮ／ＧａＮの２層を１周期として５周期成長を行った。温度約７００℃でＴＭＧ３．６μｍｏｌ／分、トリメチルインジウム（ＴＭＩ）１０μｍｏｌ／分、ＮＨ３４．４ＬＭを３３秒供給し、膜厚約２．２ｎｍのＩｎＧａＮ井戸層およびＴＭＧ３．６μｍｏｌ／分、ＮＨ３４．４ＬＭを３２０秒供給し、膜厚約１５ｎｍのＧａＮ障壁層の成長を５周期分繰り返した。
【００６９】
温度を８７０℃まで上げ、ＴＭＧ８．１μｍｏｌ／分、トリメチルアルミニウム（ＴＭＡ）７．５μｍｏｌ／分、ＮＨ３４．４ＬＭ、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）２．９×１０−７μｍｏｌ／分を５分間供給しｐ−ＡｌＧａＮクラッド層の約４０ｎｍを成長させた。引き続きそのままの温度でＴＭＧ１８μｍｏｌ／分、ＮＨ３４．４ＬＭ、Ｃｐ２Ｍｇ２．９×１０−７μｍｏｌ／分を７分間供給しｐ−ＧａＮ層（ｐ型半導体層２３）約１５０ｎｍを成長させた。
【００７０】
−−分割溝形成（図１１（ｂ））−−
フォトリソグラフィ技術を用いて、分割溝４を形成する領域が開口したレジストマスクを形成した。その後ウエハを反応性イオンエッチング装置に投入し、Ｃｌ２プラズマによるドライエッチング処理により分割溝４を二段階の手順で形成した。具体的には、プロセス圧力０．２Ｐａ、高周波電力１００Ｗ、バイアス電力５０Ｗ、Ｃｌ２供給量２０ｓｃｃｍで１６８０秒間、処理した。本条件でのＧａＮ系半導体膜２０の膜厚に合わせた条件であり、ドライエッチング条件は上記に限定されているわけではない。
【００７１】
−−ｐ型電極形成（図１１（ｃ））−−
フォトリソグラフィおよび電子ビーム蒸着法を用いて、ｐ型電極形成領域が露出したｐ型半導体層２３表面の所望の位置にＰｔ：１ｎｍ／Ａｇ：１５０ｎｍ／Ｔｉ：１００ｎｍ／Ｐｔ：１００ｎｍ／Ａｕ：２００ｎｍからなる反射層を兼ねたｐ型電極３０を形成した。なお、ここでは、分割溝形成工程後に電極形成を行ったが、半導体膜形成工程後に電極を形成しても良く、その工程順序に限定がないことは、容易に推測できることである。
【００７２】
−−分割溝凸型埋め込み（図１１（ｄ））−−
分割溝４にレジスト材料を充填した後、露光、現像し、分割溝を埋め込んだ。すなわち、分割溝４の埋め込み保護部５１を形成した。なお、レジスト材料としては公知のものを使用することができるが、最適な選択としてポジ型レジストを選択した。以下に詳細を示す。
【００７３】
−−ポジレジストによる凸形埋め込み保護部形成条件−−
（レジスト材塗布）ポジ型レジスト材（東京応化製：ＬＡ３００ＰＭ）を用いて、スピンコート条件：４０００ｒｐｍによって約７．５μｍ塗布した。塗布されたレジスト材は、前工程にて形成された分割溝およびｐ型電極の構造をトレースし、凹凸構造を保持したまま形成され、凹凸のあるレジスト層５０が形成された。６μｍ以上の厚膜レジスト層５０を形成する場合、レジスト材粘度は９０ｃＰ以上必要となる。レジスト材粘度は９０ｃＰ未満では分割溝に十分に高い凸形状を維持する量のレジスト材が残らないからである。
【００７４】
（第１ベーク）その後、第１ベーク：９０℃にて１２０秒間の熱処理を行った。
【００７５】
（露光）その後、所望パターンのフォトマスクを用いて２５０ｍＪ／ｃｍ２にて露光を行った。
【００７６】
（第２ベーク）その後、第２ベーク：１１０℃にて１２０秒間の熱処理を行い固化させた後に、３０分の間にガス抜きを行った。第２ベークの加熱により、レジスト材全体が焼き締まる結果、分割溝４中央付近のレジスト材が引けて固化した。
【００７７】
（現像）その後、現像液（クリアラントジャパン製：ＡＺ６００ＭＦ）を用いて現像を行い不要な箇所のレジスト層５０のレジスト材を除去した。この時、マスクを通して垂直に露光されたレジスト層は、レジスト層の斜辺途中（凹部の内壁に対応）でパターニングされることになるため、分割溝４上周囲部にスパイクが形成された。
【００７８】
（第３ベーク）再ベーキング処理として１５０℃にて２０分を行うことによって埋め込み保護部前駆体が再度液状化し、分割溝内で表面張力によって凸形状に凝集した。この状態より降温過程を経る間に再び固化し、凸型構造を有する埋め込み保護部５１の形成された。
【００７９】
以上の工程により、良好な電解メッキ状態をウエハ面内全ての領域において確保可能となり、特に分割溝４上で、メッキ膜６０中の蓄積応力によって浮き上がり、剥離を起こすことなくメッキ支持体を形成することが可能となった。さらに、埋め込み保護部端部のスパイク形状も埋め込み保護部５１の斜面に一体された。これにより、電解メッキ時の導通性をウエハ面内全ての領域において良好に確保可能となり、金属膜４０およびメッキ膜６０が断線を起こすことなく形成可能となった。
【００８０】
−−金属膜形成（図１１（ｅ））−−
分割溝４埋め込み面およびｐ型電極表面上にメッキ開始用の金属膜４０を形成した。電子ビーム蒸着法によりＴｉ：１００ｎｍ／Ａｕ：４００ｎｍを形成し、続けてスパッタ法や電子線ビーム蒸着法に比べて成膜速度が大幅に速い抵抗加熱法にてＡｕ：３０００ｎｍを形成した。具体的メッキ用導電膜の形成方法としては、蒸着法、スパッタなどを用いることができる。
【００８１】
−−メッキ支持体形成（図１１（ｆ））−−
ウエハをメッキ浴内に浸し、電解メッキ法を用いて銅メッキによる支持体６０を厚さ約１５０μｍとなるように積層した。具体的には、シアン化銅もしくは硫酸銅ベースの浴を用いて銅メッキによる支持体６０形成した。その際に、メッキの剛性や平坦性などの機械的特性を調整するための添加剤として有機物ベースの平滑剤や光沢剤を用いても良い。図１５は本実施例によるメッキ後の表面（支持体６０の裏面）のＳＥＭ像を示す。図５の従来技術のものと比較してもわかるように、本実施例を用いて形成された支持体６０の裏面は平坦で剥離もない。
【００８２】
−−成長基板剥離（図１１（ｇ））−−
次に既存のレーザリフトオフ法を用いて成長基板１０を除去し半導体膜２０（ｎ−ＧａＮ層）表面を露出させた。具体的には、成長基板１０（サファイヤ）側からレーザを照射し、成長基板１０と半導体膜２０との界面にあるＧａＮをガリウム（Ｇａ）と窒素（Ｎ２）に分解することで成長基板１０を半導体膜２０から剥離できた。成長基板１０の除去方法は他にも研削、研磨やＲＩＥなどの手段も適用できる。また、成長基板１０にＳｉやＳｉＣなど特定の溶液に溶解するものを用いれば化学的な処理（ウエットエッチング）により成長基板１０を除去できる。
【００８３】
−−ｎ型電極形成（図１１（ｈ））−−
フォトリソグラフィおよび電子ビーム蒸着法を用いて、成長基板１０が除去され露出したｎ型半導体層２１表面の所望の位置にＴｉ：１ｎｍ／Ｐｔ：１００ｎｍ／Ａｕ：１５００ｎｍからなるｎ型電極７０を形成した。
【００８４】
−−チップ化（図１１（ｉ））−−
ウエハを個々の半導体発光素子に区画しチップ化した。具体的には金属支持体６０の所望の領域を除去することでチップ化した。具体的には金属支持体６０の表面にＹＡＧレーザを照射して金属支持体６０を切断し、個々の半導体発光素子に分割した。
【００８５】
以上の工程を経ることで、放熱性と光取り出しに優れた半導体発光素子を得ることができた。
【００８６】
以上の実施例に拠れば、分割溝に充填される埋め込み保護部５１の形状がスパイク部を持たないように形成したため、メッキ開始用の金属膜をウエハ面内全域で電気的に孤立する領域が発生することなく成膜できるようになった。これによりメッキ断線の抑制され電解メッキによる半導体膜上へのメッキ膜（支持体）形成を確実に行うことが可能となり、歩留まりを向上させることができた。
【００８７】
埋め込み保護部５１のスパイク形状をなくし、緩やかな凸形状とするには、通常のフォトリソグラフィ技術を用いてレジスト層５０をパターニング後、最後に１２０〜１５０℃より好ましくは１３０℃）の温度で１５〜２５分間（より好ましくは２０分間）のベーキング処理を行うことで可能である。このとき、レジスト材に粘度が９０ｃＰ以上、より好ましくは３００ｃＰ以上のものを用いることにより分割溝を充填するようなレジスト層５０のパターンを得ることができる。
【００８８】
分割溝に充填される埋め込み保護部５１が緩やかな凸形状（０度≦θ≦６０度の接線のみを持つもの）の表面を有しているため、従来技術に示したようにメッキ膜の形成中に分割溝上でメッキ膜どうしが押し合うことがなく、剥離しない平坦なメッキ表面を達成できる。
【００８９】
分割された半導体領域の周辺を凸型レジスト材で埋め込み、メッキ膜を形成し、基板を剥離した後、電極形成工程とチップ化工程を経ることで、作製された半導体発光素子の活性層端から取り出された光の進行方向に対しては、メッキ支持体面を含む遮蔽物を無くすことができ、光取り出し効率を向上させることが可能となった。
【産業上の利用可能性】
【００９０】
本発明は、製造歩留まりを向上させることができ、放熱性に優れるとともに光取り出し効率の高い半導体発光素子が得られるため、半導体発光素子を各種の表示ランプなどに利用する光産業などにおいて利用可能性がある。
【符号の説明】
【００９１】
４  分割溝
１０  成長基板
２０  半導体膜
２０ａ  光取り出し面
２１  ｎ型半導体層
２２  活性層
２３  ｐ型半導体層
３０  ｐ型電極
４０  金属膜
５０  レジスト層
５１  埋め込み保護部
６０  金属支持体、支持体、メッキ膜
７０  ｎ型電極
Ｓ  スパイク
【図１】
0005422341.tif 000002
【図２】
0005422341.tif 000003
【図３】
0005422341.tif 000004
【図６】
0005422341.tif 000005
【図７】
0005422341.tif 000006
【図８】
0005422341.tif 000007
【図９】
0005422341.tif 000008
【図１０】
0005422341.tif 000009
【図１１】
0005422341.tif 000010
【図１２】
0005422341.tif 000011
【図１３】
0005422341.tif 000012
【図１４】
0005422341.tif 000013
【図４】
0005422341.tif 000014
【図５】
0005422341.tif 000015
【図１５】
0005422341.tif 000016