(57)【特許請求の範囲】
【請求項１】
ＤＣ−ＤＣコンバータを制御する方法であって、前記コンバータは、１組の少なくとも２つの交互に動作するスイッチ（Ｐ１、Ｎ１）と協働して、連続電圧源（Ｂａｔ）によって供給される入力電圧（Ｖｂａｔ）のレベルに対して、より高い、等しい、またはより低いレベルを有する出力電圧（Ｖｏｕｔ）を供給するためのリアクタンス素子として誘導コイル（Ｌ）を含み、前記方法は、連続する各制御サイクルにおいて、第１の所定の持続時間（Ｔ１）の間、第１の制御信号（ＣＫ１）が少なくとも１つの第１のスイッチ（Ｐ１、Ｎ１）を、導通状態にして前記誘導コイルを通る電流を増加するように制御する第１のフェーズを含み、
前記方法は、前記第１のフェーズの後に、第２のフェーズであって、調整可能な第２の持続時間（Ｔ２）の間、第２の制御信号（ＣＫ２）が少なくとも１つの第２のスイッチ（Ｎ１、Ｐ１）を、導通状態にして前記誘導コイルを通る電流を減少するように制御する、第２のフェーズと、検出手段（２、４、５）であって、前記第２のフェーズの終わりに前記各スイッチに接続された前記誘導コイルの端子（Ｖｘ、Ｖｙ）の１つでの過電圧の符号を検出し、検出信号を供給するように設けられ、前記検出信号は次に続く別のサイクルの検出より前に、前記検出された過電圧の符号に応じて、規定された持続時間の間、ハイ状態またはロー状態に維持される、検出手段と、タイミング手段（Ｒｉ、Ｃｉ、３）であって、前記検出信号を受け取って、連続する各サイクルにおいて、前記第２のフェーズ終わりでの前記誘導コイル中の電流を打ち消すように前記第２のフェーズの第２の持続時間を適応させる、タイミング手段とを含み、
連続する各制御サイクルにおいて、タイマ（３）に平均制御電圧（Ｖｉ）を供給するように前記タイミング手段内で前記２値検出信号が積分され（Ｒｉ、Ｃｉ）、前記タイマは、前記第２のフェーズにおいて、その持続時間が適応された第２の制御信号（ＣＫ２）を供給することを特徴とする、制御方法。
【請求項２】
前記第２のフェーズにおいて前記適応された第２の持続時間（Ｔ２）の間、前記第２のスイッチ（Ｐ１、Ｎ１）を導通状態にするように前記第２の制御信号（ＣＫ２）を供給するために、前記第１のフェーズの終わりに前記タイマ（３）が、前記第１の制御信号（ＣＫ１）の立ち上がりまたは立ち下がりエッジによってクロック制御されることを特徴とする、請求項１に記載の制御方法。
【請求項３】
前記第２のフェーズの終わりでの前記検出手段による前記誘導コイルの一方の端子（Ｖｘ、Ｖｙ）での過電圧の符号の検出が、Ｄフリップフロップ（２）によって行われ、前記Ｄフリップフロップは、各サイクルにおいて第３の制御信号（ＣＫ２ｂ）の立ち上がりエッジまたは立ち下がりエッジによってクロック制御されて出力端に前記検出信号を供給することを特徴とする、請求項１から２のいずれか一項に記載の制御方法。
【請求項４】
前記Ｄフリップフロップの一方の入力端が、前記スイッチ（Ｐ１、Ｎ１）に接続された前記誘導コイルの前記端子に直接接続され、前記制御方法は、過電圧を検出するための前記第３の制御信号（ＣＫ２ｂ）の前記立ち上がりエッジまたは立ち下がりエッジが、前記第２のフェーズの前記第２の持続時間の終わりの後に、かつ不連続モードでの制御サイクルの終わりより前に、遅延（τ）の後に働くことを特徴とする、請求項３に記載の制御方法。
【請求項５】
ＤＣ−ＤＣコンバータの比較器（４）が、負入力端を通じて出力電圧端子（Ｖｏｕｔ）に接続され、正入力端を通じて前記誘導コイル（Ｌ）の一方の端子での電圧を記憶するためのコンデンサ（Ｃｅ）に接続され、前記コンデンサは第４の制御信号（ＣＫ２ａ）によって制御される別のスイッチ（５）を介して前記各スイッチに接続され、前記制御方法は、前記過電圧の符号が前記比較器（４）によって直接検出され、前記比較器は前記第２のフェーズの前記第２の持続時間全体の間、第４の制御信号（ＣＫ２ａ）によって閉路状態に制御される前記別のスイッチ（５）に接続され、前記スイッチは前記第２の持続時間（Ｔ２）の終わりに前記コンデンサの両端の前記過電圧レベルを記憶するように開路され、それにより前記比較器は、前記Ｄフリップフロップ（２）の前記入力端に出力信号を供給するようになることを特徴とする、請求項３に記載の制御方法。
【請求項６】
前記第４の制御信号（ＣＫ２ａ）は、前記第２のフェーズの前記第２の持続時間の終わりに続く遅延（τ）の後に、かつ不連続モードでの各制御サイクルの終わりより前に、前記別のスイッチ（５）を開路し、前記Ｄフリップフロップ（２）をクロック制御するための前記第３の制御信号（ＣＫ２ｂ）の立ち上がりエッジまたは立ち下がりエッジは、前記スイッチ開路遅延の後の追加の遅延（τ２）の後に、かつ不連続モードでの各制御サイクルの終わりより前に介在することを特徴とする、請求項５に記載の制御方法。
【請求項７】
請求項１から６のいずれか一項に記載の制御方法を実施するために適したＤＣ−ＤＣコンバータであって、前記コンバータは、１組の少なくとも２つの交互に動作するスイッチ（Ｐ１、Ｎ１）と協働して、連続電圧源（Ｂａｔ）によって供給される入力電圧（Ｖｂａｔ）のレベルに対して、より高い、等しい、またはより低いレベルを有する出力電圧（Ｖｏｕｔ）を供給するためのリアクタンス素子として誘導コイル（Ｌ）を含み、少なくとも第１のスイッチは、制御サイクルの第１のフェーズにおいて第１の制御信号（ＣＫ１）によって制御され、少なくとも第２のスイッチは、第２のフェーズにおいて第２の制御信号（ＣＫ２）によって制御され、前記コンバータはまた、検出手段（２、４、５）であって、各制御サイクルの第２のフェーズの終わりに、前記各スイッチに接続された前記誘導コイルの端子（Ｖｘ、Ｖｙ）の１つでの過電圧の符号を検出し、前記検出された過電圧の符号に応じてハイ状態またはロー状態となる検出信号をタイミング手段（Ｒｉ、Ｃｉ、３）に供給する検出手段を含み、さらに、
前記タイミング手段は、連続する各サイクルにおいて、前記第２のフェーズ終わりでの前記誘導コイル中の電流を打ち消すように前記第２のフェーズの前記第２の持続時間を適応させることができるとともに、前記検出手段の出力端に接続された抵抗器（Ｒｉ）と、コンデンサ（Ｃｉ）と、前記抵抗器および前記コンデンサの接続ノードに接続されたタイマ（３）とから形成される積分器を含み、前記コンデンサの両端に記憶された前記積分器の電圧が、前記第２のフェーズの前記第２の持続時間（Ｔ２）を規定するように前記タイマを制御することを特徴とするコンバータ。
【請求項８】
前記検出手段は、一方の入力端が、前記各スイッチに接続された前記誘導コイルの一方の端子（Ｖｘ、Ｖｙ）に接続されたＤフリップフロップ（２）を含み、前記Ｄフリップフロップは、ハイ状態またはロー状態の前記検出信号を供給するために、前記第２のフェーズの終わりの後に介在する第３の制御信号の立ち上がりエッジまたは立ち下がりエッジによってクロック制御されることを特徴とする、請求項７に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記検出手段が比較器（４）を含み、前記比較器は、負入力端を通じて出力電圧端子（Ｖｏｕｔ）に接続され、正入力端を通じて前記誘導コイル（Ｌ）の一方の端子での電圧を記憶するためのコンデンサ（Ｃｅ）に接続され、前記コンデンサは第４の制御信号（ＣＫ２ａ）によって制御される別のスイッチ（５）を介して前記各スイッチに接続され、それにより前記別のスイッチは各第２のフェーズの間は閉路状態となり、前記第２のフェーズに続く第１の遅延（τ１）の後に開路状態となり、前記比較器の出力信号はＤフリップフロップに供給され、前記Ｄフリップフロップはハイ状態またはロー状態の前記検出信号を供給するために、前記別のスイッチの開路に続く第２の遅延（τ2）の後に介在する第３の制御信号の立ち上がりエッジまたは立ち下がりエッジによってクロック制御されることを特徴とする、請求項７に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不連続モードで動作するＤＣ−ＤＣコンバータを制御する方法に関する。
【０００２】
本発明はまた、制御方法を実施するためのＤＣ−ＤＣ電圧コンバータに関する。
【背景技術】
【０００３】
本発明のＤＣ−ＤＣ電圧コンバータは、誘導スイッチ・モード型であり、すなわちリアクタンス素子として誘導コイルを有する。これは、連続入力電圧を一般に入力電圧とは値の異なるコンバータの連続出力電圧に変換することができる。入力電圧は主として電池または蓄電池によって供給され、このことは、特にＤＣ−ＤＣコンバータが動作しているときに、入力電圧が時間と共に減少し得ることを意味する。しかしコンバータは一般に、最小動作値で、出力負荷の関数としての入力電圧の低下に関係なく、規定された値にて出力電圧を保証できなければならない。
【０００４】
誘導コンバータには、３つのタイプがある。第１のタイプの誘導コンバータは、バック・コンバータであり、これは入力電圧値よりも低い値の出力電圧を供給することができる。第２のタイプの誘導コンバータは、ブースト・コンバータであり、これは入力電圧値よりも高い値の出力電圧を供給することができる。最後に第３のタイプの誘導コンバータは、バック・コンバータとブースト・コンバータの組合せである。この第３のタイプのコンバータは、入力電圧レベルに対して出力電圧レベルを高くすることもでき、入力電圧レベルに対して出力電圧レベルを低くすることもできる。
【０００５】
誘導コンバータの１つの重要な特徴は、クロック信号のデューティ・サイクルを調整するだけで、変換率を連続的に調節できることである。コンバータ構成に応じて、第１のフェーズＴ１において誘導コイルを通る電流を線形的に増加するために、少なくとも第１のスイッチを制御するのに第１のクロック信号が用いられる。この誘導コイルを通る電流は、好ましくは電池または蓄電池でよい、連続入力電圧源から引き出される。以下に説明するように、第２のフェーズＴ２において誘導コイルを通る電流を線形的に減少するために、少なくとも第２のスイッチを制御するのに第２のクロック信号が用いられる。好ましくは、不連続モードで動作するＤＣ−ＤＣコンバータの場合は、誘導コイル中の電流はゼロの値まで減少しなければならない。
【０００６】
一般に生ずる１つの問題は、期間Ｔ２の終わりで誘導コイル中の電流がゼロとなるように、第２のフェーズの持続時間Ｔ２を適切に制御できるようにすることである。通常、この期間Ｔ２は、誘導コイル中の電流を減少する役目を果たす第２のスイッチの、一方の端子での接地に対する残留電圧を測定することによって制御される。この電圧がゼロであるとき、これは誘導コイルを通る電流もゼロであることを意味する。しかし、このような測定が実際上難しいのは、残留電圧が、例えば１０ミリボルト程度と非常に低いことである。このことは、非常にオフセットの小さい比較器を用いることを意味する。さらに、用いられる比較器は、極めて高速でなければならず、そうでないと第２のフェーズＴ２はその理想値を超えて長くなり易く、誘導コイル中に逆電流が生じ得る。したがってこれは結果として、コンバータの効率の低下となる。
【０００７】
上述の問題を克服するための１つの技法は、バック・コンバータに関連して、米国特許第７，２７９，８７７号に開示されている。この特許では、誘導コイル中の電流がゼロとなる時点を規定する比較器が、オフセット調整デバイスを有する。期間Ｔ２の終わりの直後に、誘導コイルのポールの１つでの過電圧が測定される。この過電圧の符号は、誘導コイル中を流れている電流を表している。過電圧の符号に応じて、誘導コイル中のゼロ電流に対応する値に期間Ｔ２を調整するように、比較器オフセットが補正される。この方法を用いた場合は、上述の従来技術の方法の場合のように、誘導コイルスイッチでの低い残留電圧を測定するのに依然として高速比較器を用いる必要があり、これは欠点である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第７，２７９，８７７号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって、第２のフェーズの終わりで、スイッチングの瞬間に誘導コイルによって発生される過電圧の符号を測定することにより、第２のフェーズの持続時間を容易に調整することができる、不連続モードで動作するＤＣ−ＤＣコンバータを制御する方法を提供することによって、現況技術の欠点を克服することが本発明の目的である。
【課題を解決するための手段】
【００１０】
したがって本発明は、ＤＣ−ＤＣコンバータを制御する上記の方法に関し、これは独立請求項１で定義される特徴を含む。
【００１１】
ＤＣ−ＤＣコンバータ制御方法における具体的なステップは、従属請求項２から７で定義される。
【００１２】
本発明によるＤＣ−ＤＣコンバータ制御方法の１つの利点は、誘導コイル中の電流が減少フェーズにある第２のフェーズの持続時間を、誘導コイル電流を間接的に測定することによって適応させることができることにある。そうするために、第２のフェーズの終わりでのスイッチング時に誘導コイルによって発生される過電圧の符号により、オン・オフ方式により、第２のフェーズの持続時間をデジタル的に調整することができる。したがって、誘導コイル電流のゼロクロスにて非常に低いオフセット電圧を測定するための高速比較器は、もはや必要がなくなる。
【００１３】
本発明のＤＣ−ＤＣコンバータは、第２のフェーズ期間Ｔ２の終わりでスイッチが開路されるときの、誘導コイルの両端の過電圧の符号を利用する。しかし過電圧の符号の検出は、この持続時間Ｔ２を調節するためのループに対して異なる働きをする。確かに、米国特許第７，２７９，８７７号で述べられているような、スイッチの両端の残留電圧を測定する高速比較器のオフセットを補正する代わりに、本発明では簡単な積分器を用いて、持続時間Ｔ２が適応される。これにより、オフセットが制御された高速比較器の必要がなくなり、持続時間Ｔ２の調節ループが大幅に簡単になる。
【００１４】
本発明による過電圧の符号の利用は、例えばバック・コンバータの場合で、関係するスイッチの両端の非常に低い残留電圧を測定することによって誘導コイル電流のゼロクロスを検出する従来の技法とはまったく異なる。出力電圧に対して相対的な過電圧、および特にその符号を測定することは、第２のフェーズ期間Ｔ２の終わりの直後に誘導コイル中を流れる電流の符号が直接もたらされることを意味する。すなわち、結果として２値変数となる、この符号を利用することが本発明の基礎になる。したがって、現況技術のＤＣ−ＤＣコンバータと比べて、低電力ＤＣ−ＤＣコンバータの効率が大幅に向上される。
【００１５】
本発明はまた、制御方法を実施するためのＤＣ−ＤＣコンバータに関し、これは独立請求項８の特徴を含む。
【００１６】
ＤＣ−ＤＣコンバータの具体的な実施形態は、従属請求項９から１１で定義される。
【００１７】
ＤＣ−ＤＣコンバータ制御方法の目的、利点、および特徴は、図面によって示される、コンバータの非限定的な実施形態に基づく以下の説明で、より明らかとなろう。
【図面の簡単な説明】
【００１８】
【図１ａ】制御方法を実施するためのＤＣ−ＤＣコンバータの第１の基本的な実施形態を簡略化して示す図である。
【図１ｂ】制御方法の第２のフェーズ持続時間が短すぎるまたは長すぎる場合の、図１ａのコンバータの誘導コイルを通過する電流、および誘導コイルの一方の端子の電圧の形状を、時間の関数として示すグラフである。
【図１ｃ】制御方法の第２のフェーズ持続時間が短すぎるまたは長すぎる場合の、図１ａのコンバータの誘導コイルを通過する電流、および誘導コイルの一方の端子の電圧の形状を、時間の関数として示すグラフである。
【図２ａ】制御方法を実施するためのＤＣ−ＤＣコンバータの第２の基本的な実施形態を簡略化して示す図である。
【図２ｂ】制御方法の第２のフェーズ持続時間が短すぎるまたは長すぎる場合の、図２ａのコンバータの誘導コイルを通過する電流、および誘導コイルの一方の端子の電圧の形状を、時間の関数として示すグラフである。
【図２ｃ】制御方法の第２のフェーズ持続時間が短すぎるまたは長すぎる場合の、図２ａのコンバータの誘導コイルを通過する電流、および誘導コイルの一方の端子の電圧の形状を、時間の関数として示すグラフである。
【図３ａ】制御方法を実施するためのＤＣ−ＤＣコンバータの第３の基本的な実施形態を簡略化して示す図である。
【図３ｂ】制御方法の第２のフェーズ持続時間が短すぎるまたは長すぎる場合の、図３ａのコンバータの誘導コイルを通過する電流、および誘導コイルの一方の端子の電圧の形状を、時間の関数として示すグラフである。
【図３ｃ】制御方法の第２のフェーズ持続時間が短すぎるまたは長すぎる場合の、図３ａのコンバータの誘導コイルを通過する電流、および誘導コイルの一方の端子の電圧の形状を、時間の関数として示すグラフである。
【図４ａ】本発明による制御方法の第２のフェーズの持続時間を調整するためのデバイスを有する、図２ａのＤＣ−ＤＣコンバータの第１の変形形態を簡略化して示す図である。
【図４ｂ】本発明による制御方法の各サイクルにおける、図４ａのＤＣ−ＤＣコンバータの様々な要素に印加される制御信号を時間の関数として示すグラフである。
【図５ａ】本発明による制御方法の第２のフェーズの持続時間を調整するためのデバイスを有する、図２ａのＤＣ−ＤＣコンバータの第２の変形形態を簡略化して示す図である。
【図５ｂ】本発明による制御方法の各サイクルにおける、図５ａのＤＣ−ＤＣコンバータの様々な要素に印加される制御信号を時間の関数として示すグラフである。
【発明を実施するための形態】
【００１９】
以下の説明では、制御方法を実施するために使用される様々なタイプのＤＣ−ＤＣコンバータの当業者にはよく知られているすべての要素については、簡略化した形でのみ説明する。ＤＣ−ＤＣコンバータ制御方法を理解するために、まず、様々なタイプのＤＣ−ＤＣコンバータの基本的な要素を参照して説明する。
【００２０】
図１ａは、バックＤＣ−ＤＣコンバータ、すなわち連続入力電圧レベルより低い出力電圧レベルを有する降圧コンバータを概略的に示す。入力電圧Ｖｂａｔに対する出力電圧Ｖｏｕｔの低下量は、第１および第２のフェーズの持続時間Ｔ１およびＴ２に依存し、比Ｔ１／（Ｔ１＋Ｔ２）の関数となる。入力電圧Ｖｂａｔは、好ましくは電池Ｂａｔによって供給され、出力Ｖｏｕｔでは負荷抵抗ＲLと並列のコンデンサＣがフィルタリングを行う。
【００２１】
具体的には、ＤＣ−ＤＣコンバータは、リアクタンス素子として誘導コイルＬと、スイッチとしてＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１とを含む。ＰＭＯＳおよびＮＭＯＳトランジスタＰ１およびＮ１は直列接続され、それらのソース端子はそれぞれ電池Ｂａｔの各端子に接続される。トランジスタＰ１およびＮ１は、それらのそれぞれのゲート端子でのそれぞれの制御信号ＣＫ１およびＣＫ２によって、それぞれ交互に制御される。制御信号ＣＫ１は、制御方法の第１のフェーズを規定し、信号ＣＫ２は、方法の第２のフェーズを規定する。直列トランジスタＰ１およびＮ１のドレインの接続ノードは、誘導コイルＬの一方の端子に接続され、誘導コイルＬの他方の端子は、コンデンサＣを経てコンバータ出力に接続される。
【００２２】
通常の動作では、第１のロック・ループは、出力電圧Ｖｏｕｔが所望の基準電圧に対応するように、第１のフェーズの持続時間Ｔ１の値を適応させる。第２のフェーズの持続時間Ｔ２の値は、本発明による第２のロック・ループによって得られる。
【００２３】
図１ｂは、第１および第２のフェーズにおいて誘導コイルを通過する電流ＩLの形状のグラフを示す。持続時間Ｔ１の第１のフェーズでは、電流は線形的に増加し、持続時間Ｔ２の第２のフェーズでは、電流は線形的に減少する。持続時間Ｔ１の第１のフェーズでは、ＰＭＯＳトランジスタＰ１が、そのゲート端子に供給される制御信号ＣＫ１によって導通状態にされ、ＮＭＯＳトランジスタＮ１は、非導通状態にされる。しかし持続時間Ｔ２の第２のフェーズでは、ＮＭＯＳトランジスタＮ１が、そのゲート端子に供給されるもう１つの制御信号ＣＫ２によって導通状態にされ、ＰＭＯＳトランジスタＰ１は非導通状態にされる。ＰＭＯＳトランジスタＰ１を導通状態にするには、制御信号ＣＫ１はロー状態でなければならず、ＮＭＯＳトランジスタＮ１を導通状態にするには、制御信号ＣＫ２はハイ状態でなければならない。
【００２４】
図１ｂから分かるように、第２のフェーズ持続時間Ｔ２は短すぎる。したがって第２のフェーズの終わりでは、誘導コイル中の電流はゼロではなく、ＮＭＯＳトランジスタＮ１の基板−ドレイン（寄生）ダイオードが、電流ＩLが０まで減少することを確実にする。したがって、誘導コイルＬと２つのトランジスタＰ１およびＮ１のドレイン端子の接続ノードの電圧Ｖｘは、持続時間Ｔ２の終わりでは負電圧値Ｕｄｎだけ０より低くなり、これは持続時間Ｔ２が短すぎたことを意味する。
【００２５】
図１ｃは、第１および第２のフェーズにおいて誘導コイルを通過する電流ＩL、および電圧Ｖｘの形状のグラフを示すが、今度は第２のフェーズ持続時間Ｔ２が、電流ＩLを打ち消すのに必要とされるよりも長い場合を示す。持続時間Ｔ２の終わりでは、今度は入力電圧Ｖｂａｔより直接ダイオード電圧Ｕｄｐだけ高い電圧Ｖｘを発生することによって、ＰＭＯＳトランジスタＰ１の基板−ドレイン（寄生）ダイオードが電流を打ち消す。
【００２６】
したがって、持続時間Ｔ２の終わりでは、最適な所望の持続時間に対して短すぎるまたは長すぎる場合があり得る持続時間Ｔ２の関数として、この電圧Ｖｘには大きな変化が生ずる。この大きな電圧差、または好ましくは、出力電圧Ｖｏｕｔに対する相対的な符号は、以下に説明する制御方法により、持続時間Ｔ２を調節するために容易に用いることができる。
【００２７】
図２ａは、ブーストＤＣ−ＤＣコンバータを概略的に示す。このタイプのコンバータは、連続入力レベルＶｂａｔに対して、出力電圧レベルＶｏｕｔを増加させることができる。電圧ブースト比は、第１および第２のフェーズ持続時間Ｔ１およびＴ２で与えられ、すなわち比（Ｔ１＋Ｔ２）／Ｔ１で与えられる。
【００２８】
ＤＣ−ＤＣブースト・コンバータは、リアクタンス素子として誘導コイルＬと、スイッチとしてＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１とを含む。ＰＭＯＳおよびＮＭＯＳトランジスタＰ１およびＮ１は、直列接続される。トランジスタＮ１のソース端子は接地端子に接続され、トランジスタＰ１のソース端子は出力端子Ｖｏｕｔに接続され、そこでは負荷抵抗ＲLと並列のコンデンサＣによってフィルタリングが行われる。
【００２９】
トランジスタＰ１およびＮ１は、それらのそれぞれのゲート端子でのそれぞれの制御信号ＣＫ１およびＣＫ２によって、それぞれ交互に制御される。制御信号ＣＫ１は、制御方法の第１のフェーズを規定し、制御信号ＣＫ２は、方法の第２のフェーズを規定する。ＮＭＯＳトランジスタＮ１を導通状態にするには、制御信号ＣＫ１はハイ状態でなければならず、ＰＭＯＳトランジスタＰ１を導通状態にするには、制御信号ＣＫ２はロー状態でなければならない。
【００３０】
直列トランジスタＰ１およびＮ１のドレインの接続ノードＶｙは、誘導コイルＬの一方の端子に接続され、誘導コイルＬの他方の端子は、連続電圧源の正端子Ｖｂａｔに接続される。この連続電圧源は、好ましくは電池Ｂａｔまたは蓄電池である。
【００３１】
誘導コイルＬを通過する電流ＩL、ならびにトランジスタＰ１およびＮ１のドレイン端子と誘導コイルＬの接続ノードでの電圧Ｖｙの波形は、図２ｂおよび２ｃに示される。
【００３２】
図２ｂおよび２ｃの誘導コイルを通る電流の波形は、図１ｂおよび１ｂに関して説明した電流の波形に対応する。しかし、過電圧検出に関係する電圧Ｖｙの波形は、図１ｂおよび１ｃに示される過電圧Ｖｘのものと逆になる。図２ｂに示される第１のケースでは、フェーズ持続時間Ｔ２は短すぎる。この期間Ｔ２の終わりでは、出力電圧Ｖｏｕｔより直接ダイオード電圧Ｕｄｐだけ高い電圧Ｖｙを発生することによって、ＰＭＯＳトランジスタＰ１の基板−ドレイン・ダイオードが電流を打ち消す。
【００３３】
図２ｃに示される第２のケースでは、持続時間Ｔ２は長すぎる。持続時間Ｔ２の終わりでは、今度は負電圧値Ｕｄｎを有する電圧Ｖｙを発生することによって、ＮＭＯＳトランジスタＮ１の基板−ドレイン・ダイオードが電流を打ち消す。したがって前の場合と同様に、調整されるべき持続時間Ｔ２の直後の誘導コイル電圧Ｖｙの符号は、誘導コイルを通過する電流ＩLの符号に依存する。
【００３４】
図３ａは、バックおよびブースト・タイプを組み合わせたＤＣ−ＤＣコンバータを概略的に示す。このタイプのコンバータは、通常、連続入力電圧レベルＶｂａｔに対して、出力電圧レベルＶｏｕｔを増加または減少させることができる。しかしこのタイプのコンバータはまた、入力電圧レベルＶｂａｔと同じレベルの出力電圧Ｖｏｕｔを供給することもできる。昇圧または降圧比は、第１および第２のフェーズ持続時間Ｔ１およびＴ２によって与えられ、すなわちＴ１／Ｔ２によって与えられる。
【００３５】
組み合わせられたＤＣ−ＤＣコンバータは、リアクタンス素子として誘導コイルＬ、第１のＰＭＯＳトランジスタＰ１、第１のＮＭＯＳトランジスタＮ１、第２のＰＭＯＳトランジスタＰ２、および第２のＮＭＯＳトランジスタＮ２を含む。第１のＰＭＯＳおよびＮＭＯＳトランジスタＰ１およびＮ１は直列接続され、それらのソース端子は、それぞれ連続電圧源の各端子に接続され、この連続電圧源は電池Ｂａｔでよい。直列トランジスタＰ１およびＮ１のドレイン端子接続ノードは、誘導コイルＬの第１の端子に接続される。第２のＰＭＯＳおよびＮＭＯＳトランジスタＰ２およびＮ２は直列接続され、それらのソース端子は、それぞれ出力電圧端子Ｖｏｕｔおよび接地端子に接続される。これら第２のトランジスタＰ２およびＮ２の各ドレイン端子Ｖｙは、誘導コイルＬの第２の端子に接続される。電圧出力Ｖｏｕｔでは、負荷抵抗ＲLと並列のコンデンサＣによってフィルタリングが行われる。
【００３６】
まず、第１のトランジスタＰ１および第２のトランジスタＮ２は、同じ持続時間Ｔ１の第１のフェーズにおいて導通状態にされるように、それらのゲート端子に印加されたそれぞれの制御信号ＣＫ１’およびＣＫ１によってそれぞれ制御される。逆の制御信号ＣＫ１’がロー状態のとき、制御信号ＣＫ１はハイ状態となる。この第１のフェーズでは、第２のトランジスタＰ２および第１のトランジスタＮ１は、導通状態にされない。この第１のフェーズでは、線形的に増加する電流が誘導コイルＬを通過する。
【００３７】
第１のフェーズの後の、持続時間Ｔ２の第２のフェーズでは、第２のトランジスタＰ２および第１のトランジスタＮ１が、それらのゲート端子に印加されるそれぞれの制御信号ＣＫ２およびＣＫ２’によって、それぞれ導通状態にされる。逆の制御信号ＣＫ２がロー状態のとき、制御信号ＣＫ２’はハイ状態となる。この第２のフェーズでは、第１のトランジスタＰ１および第２のトランジスタＮ２は、導通状態にされない。この第２のフェーズでは、誘導コイルＬを通る電流は、持続時間Ｔ２が適切に調整されれば、通常ゼロの値に減少する。
【００３８】
図３ｂおよび３ｃの波形は、過電圧検出に関しては、主に図２ｂおよび２ｃを参照して説明した波形に対応する。図３ｂに示される第１のケースでは、持続時間Ｔ２は短すぎる。この持続時間Ｔ２の終わりでは、出力電圧Ｖｏｕｔより直接ダイオード電圧Ｕｄｐだけ高い電圧Ｖｙを発生することによって、第２のＰＭＯＳトランジスタＰ２の基板ドレイン・ダイオードが電流を打ち消す。
【００３９】
図３ｃに示される第２のケースでは、持続時間Ｔ２は長すぎる。この持続時間Ｔ２の終わりでは、今度は負電圧値Ｕｄｎを有する電圧Ｖｙを発生することによって、第２のＮＭＯＳトランジスタＮ２の基板ドレイン・ダイオードが電流を打ち消す。したがって前の場合と同様に、調整されるべき持続時間Ｔ２の直後の誘導コイル電圧Ｖｙの符号は、誘導コイルＬを通過する電流ＩLの符号に依存する。
【００４０】
次に、本発明によるＤＣ−ＤＣコンバータ制御方法について、ブースト・コンバータに関する図４ａおよび４ｂを参照して説明する。しかし前記方法が、リアクタンス素子として誘導コイルＬを有する上述の任意のタイプのＤＣ−ＤＣコンバータに適用し得ることは明らかである。
【００４１】
前に説明した場合と同様に、理想値に対して第２のフェーズの第２の持続時間Ｔ２を補正するために、誘導コイルＬの端子の１つでの電圧が、持続時間Ｔ２の終わりでの前記電圧の符号を検出するのに用いられる。この情報を、誘導コイル電流のゼロクロスを検出する高速比較器のオフセットを調整するために用いる米国特許第７，２７９，８７７号で開示されたデバイスとは異なり、本発明による制御方法は、持続時間Ｔ２を調整するために高速比較器は使用しない。持続時間Ｔ２が最適値に収束するように持続時間Ｔ２に対して、単に逐次近似が行われる。
【００４２】
図４ａは、本発明による制御方法を実施するための、持続時間Ｔ２の発生および制御用のデバイスを有するＤＣ−ＤＣコンバータの第１の変形形態を示す。このＤＣ−ＤＣコンバータの実施形態で用いられるスイッチは、好ましくは直列に取り付けられたＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１である。図４ａのＤＣ−ＤＣコンバータのタイプは、図２ａを参照して説明した第２の実施形態に対応する。このタイプのＤＣ−ＤＣコンバータは、例えば電池Ｂａｔからの入力電圧Ｖｂａｔより高いレベルにて出力電圧Ｖｏｕｔを供給する。
【００４３】
したがってこのブーストＤＣ−ＤＣコンバータは、リアクタンス素子として誘導性コイルＬ、ＰＭＯＳトランジスタＰ１、およびＮＭＯＳトランジスタＮ１を含む。ＰＭＯＳおよびＮＭＯＳトランジスタＰ１およびＮ１は、直列接続される。トランジスタＮ１のソース端子は接地端子に接続され、トランジスタＰ１のソース端子は出力端子Ｖｏｕｔに接続される。直列接続されたトランジスタＰ１およびＮ１のドレイン接続ノードＶｙは、誘導コイルＬの一方の端子に接続され、誘導コイルＬの他方の端子は、連続電圧源の正端子Ｖｂａｔに接続される。この連続電圧源は、好ましくは電池Ｂａｔまたは蓄電池である。簡単にするために、出力コンデンサＣおよび負荷抵抗ＲLは示していない。
【００４４】
また図４ｂは、ＮＭＯＳトランジスタＮ１のゲート端子での第１の制御信号ＣＫ１が、持続時間Ｔ１の第１のフェーズの間、前記トランジスタを導通状態にすることを示す。第１の制御信号は、第１のフェーズの間は状態１すなわちハイ状態となる。この第１の制御信号ＣＫ１は、第１のロック・ループ内で供給され、これはよく知られており本発明の一部とはならないので図示していない。
【００４５】
ＰＭＯＳトランジスタＰ１のゲート端子での第２の制御信号ＣＫ２は、第１のフェーズの間、前記トランジスタを非導通状態にするが、持続時間Ｔ２の第２のフェーズの間は導通状態にする。したがって第２の制御信号ＣＫ２は、第１のフェーズの間は状態１となり、第２のフェーズの開始時に状態０すなわちロー状態になる。ＮＭＯＳトランジスタＮ１は、第２のフェーズの間、第１の制御信号ＣＫ１が状態０となり非導通状態にされる。図４ｂで参照記号ＰTによって記号的に示されるように、第１のフェーズから第２のフェーズへ切り換えるために、第１の制御信号ＣＫ１の立ち下がりエッジを用いることができる。
【００４６】
第１のフェーズの第１の持続時間Ｔ１の間、電流は誘導コイルＬを通って線形的に増加し、第２のフェーズの第２の持続時間Ｔ２の間は、電流は誘導コイル中で減少する。このコンバータの動作周波数すなわちクロック周波数は、数百ヘルツから数メガヘルツの間で例えば２ＭＨｚ程度、入力電圧Ｖｂａｔは例えば０．９から３．３Ｖの間からなるものとすることができる。この周波数は、ＤＣ−ＤＣコンバータ内に配置された誘導コイルＬの値に依存する。
【００４７】
第２のフェーズの持続時間Ｔ２が短すぎるまたは長すぎる場合に、前記持続時間を調整できるようにするために、調整デバイスは、第２のフェーズの終わりに誘導コイル端子Ｖｙでの過電圧を検出する手段を含む。これらの検出手段は、Ｄフリップフロップ２を含む。このＤフリップフロップの入力端は、トランジスタＰ１およびＮ１のドレイン端子と誘導コイルＬの一方の端子との接続ノードＶｙに、直接接続することができる。Ｄフリップフロップは、第３の制御信号ＣＫ２ｂによってクロック制御され、その立ち上がりエッジは、非反転出力Ｑを入力Ｄの状態に変化させるために用いられる。フリップフロップの非反転出力Ｑは、タイミング手段に接続され、このタイミング手段は、まず、抵抗器ＲｉとコンデンサＣｉから形成される簡単な積分器を含む。抵抗器ＲｉとコンデンサＣｉをローパス・フィルタのように構成することにより、ＤＣ−ＤＣコンバータ・ロック・ループの各動作サイクルＴCにて積分が行われる。コンデンサＣｉの両端の電圧レベルは、タイミング手段のタイマ３をイネーブルし、このタイマ３は、第１のクロック信号ＣＫ１の反転によって、すなわち信号ＣＫ１の立ち下がりエッジでクロック制御されて、出力信号ＣＫ２を供給する。この出力信号ＣＫ２は、各サイクルにおける第２のフェーズの適応された持続時間Ｔ２を規定する第２の制御信号のように働く。
【００４８】
図４ｂに示されるように、第１のフェーズＴ１の終わりでは、第２の制御信号ＣＫ２がアクティブとなってＰＭＯＳトランジスタＰ１を導通状態にする。出力電圧Ｖｏｕｔは入力電圧Ｖｂａｔより高くなり、誘導コイル中の電流は減少する。タイマ３によって規定されるある時点で、第２の制御信号ＣＫ２は非アクティブにされ、その結果、トランジスタＰ１を阻止する。２つのトランジスタＮ１およびＰ１が阻止されているので、誘導コイルを通る電流がゼロでない場合は、前記電流は、トランジスタＰ１またはＮ１の基板−ドレイン・ダイオードを通じて、０に向かわなければならない。動作する方のダイオードは、持続時間Ｔ２の終わりでの誘導コイルを通過する電流の方向によって決まる。したがって、この寄生ダイオードを通過することにより、用いられるダイオードに応じて、出力電圧Ｖｏｕｔより高い、または０より低い電圧Ｖｙが生成される。
【００４９】
第３の制御信号ＣＫ２ｂは、その立ち上がりエッジにより、出力ＱをＤフリップフロップの入力の状態に制御するための、第２の制御信号ＣＫ２の複製である。しかし、第３の制御信号の状態０から状態１への変化の立ち上がりエッジは、持続時間Ｔ２を規定する第２の制御信号ＣＫ２の状態０から状態１への変化と比べて、わずかな遅延τを有する。このわずかな遅延τは、誘導コイルの一方の端子での電圧Ｖｙが、出力電圧Ｖｏｕｔより高い、または０より低い適切な方向へ動くための時間を与えるように決められる。このわずかな遅延τは、数ナノ秒程度でよい。
【００５０】
これらの動作のすべては、主コンバータ・クロックに同期して繰り返される。したがって、Ｄフリップフロップの出力Ｑは、２値データの流れとなる。この２値データの平均値は、タイマ３に印加される制御電圧Ｖｉを表す。したがって、このタイマは、逐次近似によりその理想値へ向かって移動する傾向をもつ持続時間Ｔ２の第２の制御信号ＣＫ２を供給する。先に示されたように、抵抗器ＲｉとコンデンサＣｉによって形成される簡単なローパス・フィルタは、２値の流れの積分器の役割をする。このフィルタは、タイマを調節する連続電圧Ｖｉを発生するのに十分であり、その結果、簡単な電子回路要素によって、連続する調節サイクル全体にわたって持続時間Ｔ２の値は適切に調整される。
【００５１】
図５ａは、本発明による制御方法を実施するための、持続時間Ｔ２を調整するデバイスを有するＤＣ−ＤＣコンバータの第２の変形形態を示す。この調整デバイスは、第２のフェーズの終わりに誘導コイル端子Ｖｙでの過電圧を検出する手段を含む。過電圧の符号を検出するこれらの手段は、主としてスイッチ５、比較器４、およびＤフリップフロップ２を含む。図４ａの場合のように、用いられるスイッチは、好ましくは直列に取り付けられたＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１である。簡単にするために、図５ａのＤＣ−ＤＣコンバータは、やはり図２ａを参照して説明した第２の実施形態に対応し、出力コンデンサＣおよび負荷抵抗ＲLは除いている。このタイプのＤＣ−ＤＣコンバータは、例えば電池Ｂａｔから生ずる入力電圧Ｖｂａｔより高いレベルを有する出力電圧Ｖｏｕｔを供給する。このＤＣ−ＤＣコンバータは、図４ａを参照して説明したものと同一のいくつかの要素を含むので、それらについては詳細には説明しない。
【００５２】
図５ｂにも示されるように、第２のフェーズの持続時間Ｔ２が短すぎるまたは長すぎる場合に、前記持続時間を調整することができるように、このコンバータも持続時間Ｔ２を調整するためのデバイスを含む。そうするために、ＤＣ−ＤＣコンバータの調整デバイスはさらに、誘導コイルＬの端子ＶｙとＤフリップフロップ２の間に、比較器４と、比較器の一方の入力端でスイッチ５およびコンデンサＣｅとを含む。比較器４の負入力端は出力端子Ｖｏｕｔに接続され、比較器の正端子は、スイッチ５を介して、トランジスタＰ１およびＮ１のドレイン端子と誘導コイルＬの一方の端子との接続ノードＶｙに接続される。電圧レベルＶｙを記憶するためのコンデンサＣｅは、比較器４の正入力端をコンバータの接地端子に接続する。第４の制御信号ＣＫ２ａは、スイッチ５の開路または閉路を制御する。
【００５３】
ＮＭＯＳトランジスタとすることができるスイッチ５は、第４の制御信号ＣＫ２ａによって制御され、持続時間Ｔ２全体、および非常に短い追加の遅延τ1の間、閉路状態となる。通常の追従保持回路と同様に、ノードＶｙの状態はコンデンサＣｅに記憶される。第４の制御信号ＣＫ２ａは、第２の制御信号ＣＫ２の反転された複製であるが、この非常に短い追加の遅延τ1だけ状態１が延長される。この非常に短い遅延τ1は、数ナノ秒程度でよい。比較器４は、コンデンサＣｅに記憶された電圧を出力電圧Ｖｏｕｔと比較して、理想値に対する第２のフェーズ持続時間Ｔ２の誤差の符号を定める。
【００５４】
比較器４はまったく従来型であり、その入力端に存在する電圧は十分に安定なので、したがって高速である必要はない。したがって比較器４は、その出力端に状態１または状態０をとる論理信号を供給する。この論理信号は、第３の制御信号ＣＫ２ｂによってクロック制御されるＤフリップフロップに記憶され、このＣＫ２ｂは、信号ＣＫ２の複製であるが、第２の制御信号ＣＫ２と比べて、状態０から状態１への変化において追加の遅延τ1＋τ2を有する。この第３の制御信号ＣＫ２ｂはまた、第４の制御信号ＣＫ２ａによって制御されるスイッチ５の閉路状態から開路状態への変化に対して、τ2だけ遅延される。この遅延τ2は、Ｄフリップフロップでの記憶の時点で比較器出力が安定となるのに十分な大きさでなければならない。
【００５５】
前の場合と同様に、これらの動作のすべては、主コンバータ・クロックに同期して繰り返される。したがってＤフリップフロップの出力Ｑは、２値データの流れとなる。この２値データの流れの平均値は、タイマ３に印加される制御電圧を表し、それによりタイマ３は逐次近似によりその理想値へ向かって移動する傾向をもつ持続時間Ｔ２の信号ＣＫ２を供給するようになる。抵抗器ＲｉとコンデンサＣｉによって形成される簡単なローパス・フィルタは、したがって、２値の流れの積分器の役割をする。このフィルタは、タイマ３を調節する連続電圧Ｖｉを発生するのに十分である。
【００５６】
もちろん、不連続モードでのＤＣ−ＤＣコンバータ用の制御方法を実施するための持続時間Ｔ２を調整するデバイスは、図１ａおよび３ａに示された基本的なＤＣ−ＤＣコンバータ構造に等しく適用することができる。ただし図１ａの第１および第２の制御信号ＣＫ１およびＣＫ２は、図２ａの第１および第２の信号ＣＫ１およびＣＫ２の反転信号である。ＰＭＯＳトランジスタＰ１は第１のフェーズで導通状態にされなければならず、ＮＭＯＳトランジスタＮ１は第２のフェーズで導通状態にされなければならない。
【００５７】
以上の説明から、当業者なら特許請求の範囲によって定義される本発明の範囲から逸脱せずに、ＤＣ−ＤＣコンバータ制御方法の複数の変形形態を考案することが可能である。ＤＣ−ＤＣコンバータは、リアクタンス素子として単一の誘導性コイルを有し、２つの出力端を含むことができる。
【符号の説明】
【００５８】
２  Ｄフリップフロップ；  ３  タイマ；  ４  比較器；  ５  スイッチ。
【図１ａ】
0005390894.tif 000002
【図１ｂ】
0005390894.tif 000003
【図１ｃ】
0005390894.tif 000004
【図２ａ】
0005390894.tif 000005
【図２ｂ】
0005390894.tif 000006
【図２ｃ】
0005390894.tif 000007
【図３ａ】
0005390894.tif 000008
【図３ｂ】
0005390894.tif 000009
【図３ｃ】
0005390894.tif 000010
【図４ａ】
0005390894.tif 000011
【図４ｂ】
0005390894.tif 000012
【図５ａ】
0005390894.tif 000013
【図５ｂ】
0005390894.tif 000014