(57)【特許請求の範囲】
【請求項１】
複数の半導体発光素子を回路基板上にフリップチップ実装した半導体発光装置において、
前記半導体発光素子は、
該半導体発光素子の角部又は辺部に配置される第１素子電極と、
発光層と平面的に重なる第２素子電極とを有し、
前記回路基板は、
その上面に、前記第１素子電極に接続する第１基板電極と、
前記第２素子電極に接続する第２基板電極とを有し、
その下面に、マザー基板と接続するための、
第１出力電極と前記第１基板電極とを接続する第１スルーホールと、
第２出力電極と前記第２基板電極とを接続する３個以上の第２スルーホールとを有し、
前記第１及び前記第２のスルーホールと前記半導体発光素子の実装領域がそれぞれ重ならず、
前記半導体発光素子の前記第１素子電極が前記回路基板の中心線方向を向き、
前記第２基板電極が前記回路基板の辺に向かって前記半導体発光素子の前記実装領域からはみ出し、
前記半導体発光素子が並列接続し、
前記中心線と、前記中心線と平行な前記回路基板の辺との間に存在する前記半導体発光素子は一個であるか又は一列に配列し、
前記回路基板の板材が樹脂であり、
前記第２スルーホールが前記回路基板の３辺に沿って形成されている
ことを特徴とする半導体発光装置。
【請求項２】
前記第１及び第２素子電極は電解金メッキ法により形成された金バンプであり、前記第１素子電極と前記第１基板電極、並びに前記第２素子電極と前記第２基板電極を金錫共晶で接合することを特徴とする請求項１に記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板上に複数個の半導体発光素子をフリップチップ実装した半導体発光装置に関する。
【背景技術】
【０００２】
実装効率や放熱特性を向上させるため、しばしば回路基板に半導体発光素子（以後とくに断らない限りＬＥＤ素子と呼ぶ）をフリップチップ実装することがある。また半導体発光装置（以後とくに断らない限りＬＥＤ装置と呼ぶ）の明るさを増すため回路基板に複数のＬＥＤ素子を実装することがある。
【０００３】
例えば特許文献１の図１３には２個の発光ダイオード素子１０（ＬＥＤ素子）がｐ側電極を向かい合わせるようにしてフリップチップ実装されている様子が示されている。同様に図１１には３個の発光ダイオード素子１０が１列に並んでフリップチップ実装されている様子が示されている。ちなみに特許文献１は、回路基板上に設けられた複数の配線がそれぞれ２以上の折れ曲がり部を有し、それぞれの配線に1又は複数の発光ダイオード素子が直接実装されていることを特徴とし、回路基板の配線の熱膨張による熱歪や熱応力の軽減を目指している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２７５２１号公報  （図１１、図１３）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
最近ではＬＥＤ装置の高輝度化に向け、ＬＥＤ素子に以前よりも多くの電流を流すようになってきた。このためＬＥＤ素子の発熱も増えたため、ＬＥＤ装置の放熱が大きな課題となっている。特許文献１は回路基板の配線の熱膨張による熱歪や熱応力の軽減が目的となっており、放熱に関しては言及していない。そこで本発明は、この課題に鑑みてなされたものであり、回路基板に実装した複数のＬＥＤ素子に大きな電流を流したときでも放熱が良好な半導体発光装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため本発明の半導体発光装置は、複数の半導体発光素子を回路基板上にフリップチップ実装した半導体発光装置において、
前記半導体発光素子は、
該半導体発光素子の角部又は辺部に配置される第１素子電極と、
発光層と平面的に重なる第２素子電極とを有し、
前記回路基板は、
その上面に、前記第１素子電極に接続する第１基板電極と、
前記第２素子電極に接続する第２基板電極とを有し、
その下面に、マザー基板と接続するための、
第１出力電極と前記第１基板電極とを接続する第１スルーホールと、
第２出力電極と前記第２基板電極とを接続する３個以上の第２スルーホールとを有し、
前記第１及び前記第２のスルーホールと前記半導体発光素子の実装領域がそれぞれ重ならず、
前記半導体発光素子の前記第１素子電極が前記回路基板の中心線方向を向き、
前記第２基板電極が前記回路基板の辺に向かって前記半導体発光素子の前記実装領域からはみ出し、
前記半導体発光素子が並列接続し、
前記中心線と、前記中心線と平行な前記回路基板の辺との間に存在する前記半導体発光素子は一個であるか又は一列に配列し、
前記回路基板の板材が樹脂であり、
前記第２スルーホールが前記回路基板の３辺に沿って形成されている
ことを特徴とする。
【０００９】
前記第１及び第２素子電極は電解金メッキ法により形成された金バンプであり、前記第１素子電極と前記第１基板電極、並びに前記第２素子電極と前記第２基板電極を金錫共晶で接合することが好ましい。
【発明の効果】
【００１０】
本発明の半導体発光装置は、発光層から発した熱が発光層と平面的に重なる第２素子電極、及び第２素子電極に接続する第２基板電極を経由して、半導体発光装置を実装するマザー基板に伝達することによって放熱する。このとき第２素子電極は平面形状を任意に設定できる電解金メッキ法で形成した金バンプなので、第２基板電極との接続面積を大きくとれる。第２素子電極が回路基板の辺側を向いているため、第２基板電極は第２素子電極との接続領域の周辺部を回路基板の辺近傍に至るまで幅広くとれる。さらに半導体発光素子が並列接続するため第２基板電極は隘路を持たない。以上のようにして発光層からマザー基板まで熱抵抗を低くできる。この結果、本発明は放熱が良好な半導体発光装置を提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態におけるＬＥＤ装置の斜視図。
【図２】図１のＬＥＤ装置の斜視図。
【図３】図２のＬＥＤ素子をバンプ面から見た平面図。
【図４】図２のＬＥＤ素子の断面図。
【図５】図１のＬＥＤ装置の断面図。
【図６】図５のＣで囲んだ領域の拡大図。
【図７】図２のＬＥＤ装置の平面図。
【図８】図２のＬＥＤ装置の回路図。
【図９】本発明の第２実施形態におけるＬＥＤ素子をバンプ面からみた平面図。
【図１０】本発明の第２実施形態におけるＬＥＤ装置の平面図。
【図１１】本発明の第３実施形態におけるＬＥＤ装置の平面図。
【図１２】本発明の第４実施形態におけるＬＥＤ装置の平面図。
【発明を実施するための形態】
【００１２】
以下、添付図１〜１２を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。
（第１実施形態）
【００１３】
添付図１〜８を参照して本発明の第１実施形態を詳細に説明する。図１は本実施形態のＬＥＤ装置の外観を説明するための斜視図である。ＬＥＤ装置１０は回路基板１２の上に蛍光体を含有した樹脂層１１が積層している。
【００１４】
図２により図１のＬＥＤ装置１０に実装されたＬＥＤ素子１３の実装状況を概説する。図２は図１のＬＥＤ装置１０から樹脂層１１を取り除いた状態のＬＥＤ装置２０の斜視図である。回路基板１２の板材１６上には−電極１４（第１基板電極）と＋電極１５（第２基板電極）が形成されている。さらにその上には４個のＬＥＤ素子１３がフリップチップ実装されている。このＬＥＤ素子１３のｎ側バンプ（第１素子電極、図示せず）とｐ側バンプ（第２素子電極、図示せず）はそれぞれ−電極１４と＋電極１５に接続している。
【００１５】
図３によりＬＥＤ素子１３の電極面を説明する。図３はＬＥＤ素子１３を電極面側から
眺めた平面図である。下層にあるｎ型半導体層２１は、上層にあるｐ型半導体層２２から一部分が露出している。ＬＥＤ素子１３の角部にあるｎ側バンプ２３はｎ型半導体層２１に接続し、ｐ側バンプ２４はｐ型半導体層２２に接続している。発光層（図示せず）はｎ型半導体層２１とｐ型半導体層２２の境界部（積層部）にあり、平面的には概ねｐ型半導体層２２に等しい。ここでｐ側バンプ２４は比較的大きな領域を共通にして発光層と平面的に重なっている。なおｎ側バンプ２３及びｐ側バンプ２４は金バンプである。
【００１６】
図４によりＬＥＤ素子１３の断面を説明する。図４は図３のＢＢ線に沿ったＬＥＤ素子１３の断面図である。なおｎ側バンプ２３とｐ側バンプ２４が同時に図示できるように図３ではＢＢ線を曲げている。図４に示すようにサファイア基板２５の下面にはｎ型半導体層２１が形成されている。ｎ型半導体層２１の下面にはｐ型半導体層２２とｎ側バンプ２３がある。ｐ型半導体層２２の下面にｐ側バンプ２４が付着している。ｎ及びｐ側バンプ２３，２４は厚さが１０〜１５μｍである。
【００１７】
図５によりＬＥＤ装置１０の構造を説明する。図５は、図２のＡ−Ａ線に沿うようにして描いたＬＥＤ装置１０の断面図である。なおＬＥＤ素子１３のｎ及びｐ側バンプ２３，２４と回路基板１２のスルーホール１４ａ，１５ａを同時に図示するため図２ではＡ−Ａ線を屈曲させた。
【００１８】
回路基板１２とＬＥＤ素子１３は蛍光体を含有した樹脂層１１によって覆われている。板材１６の上面には−電極１４及び＋電極１５、並びに下面にはマザー基板（図示せず）の電極と接続するための出力電極１４ｂ及び出力電極１５ｂが形成されている。−電極１４と出力電極１４ｂ、並びに＋電極１５と出力電極１５ｂはそれぞれスルーホール１４ａ，１５ａで接続している。板材１６は厚さが３００μｍのＢＴレジン（三菱瓦斯化学の商標名であり、ビスマレイミドトリアジン樹脂等からなる熱硬化性樹脂）からなる。−及び＋電極１４，１５と出力電極１４ｂ，１５ｂはニッケルと金を積層した銅箔である。スルーホール１４ａ，１５ａは直径が２００μｍで銅ペーストが充填されている。なお図中、−電極１４は２箇所に分離して描かれているが電気的には導通している（＋電極１５も同様）。またｎ側及びｐ側バンプ２３，２４と−及び＋電極１４，１５とは金錫共晶で接合している。出力電極１５ｂは放熱のため、出力電極１４ｂより面積を大きくしている。
【００１９】
図６により回路基板１２からｎ型半導体層２１に至る積層構造を詳細に説明する。図６は図５のＣで囲んだ領域の拡大図である。回路基板１２の板材１６上には、＋電極１５、金錫共晶層２４ｃ、金バンプ部２４ｂ、ＵＢＭ（アンダーバンプメタル）層２４ａ、金属層２２ｂ、ｐ型ＧａＮ層２２ａ、発光層２１ａ、ｎ型半導体層２１が積層している。ｐ側バンプ２４は、金錫共晶層２４ｃ、金バンプ部２４ｂ、ＵＢＭ層２４ａの積層物であり、ｐ型半導体層２２は金属層２２ｂとｐ型ＧａＮ層２２ａの積層物である。
【００２０】
＋電極１５は、厚さが１０〜２０μｍの銅箔と、厚さが２μｍ程度のＮｉ層と厚さが０．３μｍ程度のＡｕ層が積層した構造になっている。金錫共晶層２４ｃは厚さが２〜３μｍでｐ側バンプ２４と＋電極１５を接合する。融点を３００℃〜４２０℃に設定できる金錫共晶接合は、比較的低温で接合できるにもかかわらず２５０℃前後のリフロー温度では接合を維持できるので、ＬＥＤ装置１０をマザー基板に実装するときに有利な接合法となる。金バンプ部２４ｂは厚さが１０〜２０μｍである。ＵＢＭ層２４ａは、金バンプ部２４ｂを電解メッキ法で形成する際の共通電極の一部が金バンプ部２４ｂを電気的に孤立させるときに残ったものであり、厚さが０．３μｍで、ＴｉＷとＡｕの２層構造になっている。
【００２１】
金属層２２ｂは、電流分布の改善やオーミックコンタクト、反射機能、原子拡散防止など様々な目的を達成するためＩＴＯ層、Ａｇ層、金層など複数の金属薄膜が積層したもの
である。金属層２２ｂとｐ型ＧａＮ層２２ａからなるｐ型半導体層２２は厚さが約１μｍである。ＧａＮ障壁層とＩｎＧａＮ井戸層からなる発光層２１ａは厚さが６０ｎｍであり、ｎ型ＧａＮからなるｎ型半導体層２１は厚さが約４μｍである。
【００２２】
図７は図２で示したＬＥＤ装置２０を上から眺めたときの平面図である。図中、ＬＥＤ素子１３を簡略化して描き、−及び＋電極１４，１５を明示するため本来不透明なＬＥＤ素子１３を透視できるものとし、さらにｎ側及びｐ側バンプ２３，２４がＬＥＤ素子１３の裏面側にあることを示すため輪郭を点線で示している。
【００２３】
ＬＥＤ装置２０の上面では図の上から下に向かいＬＥＤ素子１３が２列で並んでいる。各ＬＥＤ素子列にはＬＥＤ素子１３が２個含まれる。全てのＬＥＤ１３のｎ側バンプ２３は回路基板１２（図中に番号は明記していない）の中心線（図示せず）方向を向いている。ここで中心線とは回路基板１２の略中心を通り対向する辺と直交するものである。本実施形態の場合、図の上から下に延びる中心線が該当する。この中心線にｎ側バンプ２３が向いているため全てのＬＥＤ素子１３のｐ側バンプ２４はＬＥＤ装置２０の辺側に配置される。このとき＋電極１５はＬＥＤ装置２０の辺に向かってＬＥＤ素子１３の実装領域からはみ出し、ｐ側バンプ２４と接続する領域の周辺部を広くしている。スルーホール１４ａは上辺に配置され、スルーホール１５ａは左右の辺と下辺に配置されている。ｎ側バンプ２３と接続する−電極１４には隘路があるのに対し＋電極１５には隘路がない。
【００２４】
図８はＬＥＤ素子２０の回路図である。４個のＬＥＤ素子１３が並列接続している。アノードが＋電極１５、カソード側が−電極１４に相当する。
【００２５】
図７に戻り放熱経路を説明する。ＬＥＤ素子１３の発光層で生じた熱は、ｐ側バンプ２４を経由して＋電極１５に伝わる。ｐ側バンプ２４は面積が大きいためこの間の熱抵抗は小さい。さらに＋電極１５からスルーホール１５ａに熱が伝わる。＋電極１５はｐ側バンプ２４と接続する領域の周りが広く、且つスルーホール１５ａまで隘路がないので、ｐ側バンプ２４の接続部からスルーホール１５ａまでの熱抵抗は小さい。スルーホール１５ａは前述のように銅ペースト充填してあるばかりでなく、３辺に亘り多数存在するので＋電極１５と出力電極１５ｂ（図示せず）との間の熱抵抗も小さくなる。さらに前述のように出力電極１５ｂの面積を大きくしているのでマザー基板（図示せず）への熱伝導性もよい。以上のように発光層からマザー基板まで低い熱抵抗で接続されている。なお、ｎ側バンプ２３領域の発熱は小さいので−電極１４に隘路があっても良い。
【００２６】
回路基板の板材はセラミックや金属、シリコンなどでもかまわない。熱伝導性の高いこれらの材料からなる回路基板は、さらに熱伝導性の良い本実施形態の＋電極によりいったん熱を平面的に広げてから板材を通じてマザー基板へ垂直に熱を伝えられるので放熱効率が上がる。しかしながら本実施形態のように回路基板１２の板材１６に樹脂を採用すると効果が大きく現れる。言い換えるとＬＥＤ装置の配線に熱伝導の主要部を担わせることで、熱伝導性は悪いが製造が容易で安価な樹脂基板が採用できたことになる。
【００２７】
本実施形態ではＬＥＤ装置２０の３辺に沿って＋電極１５と接続する複数のスルーホール１５ａを備えていた。このスルーホール配置に限らず、スルーホール１５ａが図７の下辺だけ、ないし１個だけであっても、＋電極１５が幅の広い熱伝導経路確保しているので、ＬＥＤ装置としては発光層とマザー基板との間の熱抵抗を小さくする効果が得られる。とはいってもスルーホール１５ａの数が多いほど熱抵抗が下がるので、とくに板材１６が樹脂の場合にはできるかぎり多くのスルーホール１５ａを設けたほうが好ましい。
【００２８】
本実施形態ではｐ側バンプ２４を長方形とし電解金メッキ法で形成していた。電解メッキ法ではｐ側バンプ２４の平面形状を比較的任意に設定できるので、ｐ側バンプ２４がｐ
型半導体層２２をほぼ覆うような形状にして熱抵抗を下げることができる。このときｎ側及びｐ側バンプ２３，２４と−及び＋電極１４，１５を金錫共晶で接合すると前述のように比較的低温で接合しても耐リフロー性を高くできる。接合はハンダなど他の金属でも可能であるが、ハンダの場合、リフロー時の時間を短くしておかなければならない。
（第２実施形態）
【００２９】
添付図９，１０を参照して本発明の第２実施形態を詳細に説明する。本実施形態は第1実施形態とＬＥＤ素子の電極配置が異なるので、まず図９によりＬＥＤ素子１３ｄの電極面を説明する。図９はＬＥＤ素子１３ｄを電極面側から眺めた平面図である。下層にあるｎ型半導体層２１ｄは、上層にあるｐ型半導体層２２から一部分が露出している。第１実施形態と違って、本実施形態では周辺部以外のｎ型半導体層２１ｄの露出部が図の右側の辺部にある。ＬＥＤ素子１３ｄの辺部にあるｎ側バンプ２３ｄはｎ型半導体層２１ｄに接続し、ｐ側バンプ２４ｄはｐ型半導体層２２ｄに接続している。発光層（図示せず）はｎ型半導体層２１ｄとｐ型半導体層２２ｄの境界部（積層部）にあり、平面的には概ねｐ型半導体層２２ｄに等しい。ここでｐ側バンプ２４ｄは比較的大きな領域を共通にして発光層と平面的に重なっている。なおｎ側バンプ２３ｄ及びｐ側バンプ２４ｄは金バンプである。
【００３０】
ＬＥＤ素子１３ｄ及びＬＥＤ装置の積層構造は第1実施形態のＬＥＤ素子１３及びＬＥＤ装置１０と基本的に同等なので、図１０により本実施形態のＬＥＤ素子１３ｄの配置及びＬＥＤ装置２０ｄの電極を説明する。図１０はＬＥＤ装置２０ｄを上から眺めたときの平面図である。図中、ＬＥＤ素子１３ｄの描き方は図７のＬＥＤ素子１３と同等である。
【００３１】
ＬＥＤ装置２０ｄの上面には３個のＬＥＤ素子１３ｄが配置され、図の上側にある２個のＬＥＤ素子１３ｄのｎ側バンプ２３ｄは図の上から下に延びる中心線（図示せず）方向を向いている。さらに図の下側中央にあるＬＥＤ素子１３ｄのｎ側バンプは図の左から右に延びる中心線（図示せず）方向を向いている。この結果、全てのＬＥＤ素子１３のｐ側バンプ２４ｄはＬＥＤ装置２０ｄの辺側に配置される。このとき＋電極１５ｄは、ＬＥＤ装置２０ｄの辺に向かってＬＥＤ素子１３ｄの実装領域からはみ出し、接続領域の周辺部が広くなっている。スルーホール１４ａ（第１実施形態と同等）は上辺に配置され、スルーホール１５ａ（第１実施形態と同等）は左右の辺と下辺に配置されている。−電極１４ｄには隘路があるが＋電極１５ｄには隘路はない。
【００３２】
本実施形態は３個のＬＥＤ素子１３ｄが並列接続したものである。熱伝導も１実施形態と同様であり、例えば＋電極１５ｄはｐ側バンプ２４ｄと接続する領域の周りが広く、且つスルーホール１５ａまで隘路がないので、発光層からスルーホール１５ａまでの間の熱抵抗は小さい。
【００３３】
本実施形態ではＬＥＤ装置２０ｄに３個のＬＥＤ素子１３ｄを搭載していたが、搭載数を５，７，９、‥‥とする場合は、図の上下方向にＬＥＤ素子１３ｄを２列で並べ各ＬＥＤ素子列に含まれるＬＥＤ素子１３ｄを２，３，５‥‥とし、残りの一個だけは上下方向に延びる中心線上に配置すれば良い
（第３実施形態）
【００３４】
添付図１１を参照して本発明の第３実施形態を詳細に説明する。本実施形態は第1実施形態と同じＬＥＤ素子１３を使い、積層構造も第1実施形態のＬＥＤ装置１０と基本的に同等である。そこで図１１により本実施形態のＬＥＤ素子１３の配置及びＬＥＤ装置２０ｅの電極を説明する。図１１はＬＥＤ装置２０ｅを上から眺めたときの平面図である。図中、ＬＥＤ素子１３の描き方は図７と同等である。
【００３５】
ＬＥＤ装置２０ｅの上面には２個のＬＥＤ素子１３が配置されている。各ＬＥＤ１３素子のｎ側バンプ２３は図の上から下に延びる中心線（図示せず）方向を向いている。この結果、各ＬＥＤ素子１３のｐ側バンプ２４はＬＥＤ装置２０ｅの辺側に配置される。このとき＋電極１５ｅはＬＥＤ装置２０eの辺に向かってＬＥＤ素子１３の実装領域からはみ出し、接続領域の周辺部を広くしている。スルーホール１４ａ（第１実施形態と同等）は上辺に配置され、スルーホール１５ａ（第１実施形態と同等）は左右の辺と下辺に配置されている。−電極１４ｅには隘路があるが＋電極１５ｅには隘路はない。
【００３６】
本実施形態は２個のＬＥＤ素子１３が並列接続したものである。熱伝導に関しても第１実施形態と同様である。本実施形態ではＬＥＤ素子１３の搭載数は２個であり、第１実施形態では４個であった。搭載数を６，８，１０、‥‥とする場合は、図の上下方向にＬＥＤ素子１３を２列で並べ各ＬＥＤ素子列に含まれるＬＥＤ素子１３を３，４，５‥‥とすれば良い。
（第４実施形態）
【００３７】
添付図１２を参照して本発明の第４実施形態を詳細に説明する。本実施形態は第1実施形態と同じＬＥＤ素子１３を使っている。図１２により本実施形態のＬＥＤ素子１３の配置及びＬＥＤ装置２０ｆの電極を説明する。図１２はＬＥＤ装置２０ｆを上から眺めたときの平面図である。図中、ＬＥＤ素子１３を描き方は図７と同等である。
【００３８】
ＬＥＤ装置２０ｆの上面には４個のＬＥＤ素子１３が配置されている。全てのＬＥＤ素子１３のｎ側バンプ２３は図の上から下へ延びる中心線（図示せず）方向を向き、且つＬＥＤ装置２０ｆの中心を向いている。この結果、各ＬＥＤ素子１３のｐ側バンプ２４はＬＥＤ装置２０ｆの辺側に配置される。本実施形態では＋電極１５ｆがＬＥＤ装置２０ｆの辺に向かってＬＥＤ素子１３の実装領域からはみ出ているばかりでなく、さらに板材１６の外郭からもはみ出している点が第１〜３実施形態と大きく異なる。すなわち＋電極１５ｆは、板材１６の側面を経由して裏面にある出力極（図示せず）と接続する。−電極１４ｆも同様であり、スルーホールを形成しないかわりに板材１６の側面に電極形成している。なお−電極１４ｆには隘路があるが＋電極１５ｆには隘路はない。また４個のＬＥＤ素子１３は並列接続している。熱伝導に関しても、第１〜３実施形態のスルーホール１５ａが側面電極に代わっただけなので、発光層からマザー基板までの熱抵抗は小さい。
【００３９】
第１〜４実施形態では第１素子電極及び第２素子電極をｎ側バンプ２３，２３ｄ及びｐ側バンプ２４，２４ｄとし、第１基板電極及び第２素子電極を−電極１４，１４ｄ，１４ｅ，１４ｆ及び＋電極１５，１５ｄ，１５ｅ，１５ｆとしてきた。しかしながらサファイア基板上にｐ型半導体層を形成し、さらにｎ型半導体層形成してＬＥＤ素子を構成する場合には、第１素子電極及び第２素子電極がｐ側バンプ及びｎ側バンプ、第１基板電極及び第２基板電極が＋電極及び−電極となる。
【符号の説明】
【００４０】
１０，２０，２０ｄ，２０ｅ，２０ｆ…ＬＥＤ装置（半導体発光素子）、
１１…樹脂層、
１２…回路基板、
１３，１３ｄ…ＬＥＤ素子（半導体発光素子）、
１４，１４ｄ，１４ｅ，１４ｆ…−電極（第１基板電極）、
１４ａ，１５ａ…スルーホール電極、
１４ｂ，１５ｂ…出力電極、
１５，１５ｄ，１５ｅ，１５ｆ…＋電極（第２基板電極）、
１６…板材、
２１，２１ｄ…ｎ型半導体層、
２１ａ…発光層、
２２…ｐ型半導体層、
２２ａ…ｐ型ＧａＮ層、
２２ｂ…金属層、
２３，２３ｄ…ｎ側バンプ（第１素子電極）、
２４、２４ｄ…ｐ側バンプ（第２素子電極）、
２４ａ…ＵＢＭ層、
２４ｂ…金バンプ部、
２４ｃ…共晶層、
２５…サファイア基板、
【図１】
0005519383.tif 000002
【図２】
0005519383.tif 000003
【図３】
0005519383.tif 000004
【図４】
0005519383.tif 000005
【図５】
0005519383.tif 000006
【図６】
0005519383.tif 000007
【図７】
0005519383.tif 000008
【図８】
0005519383.tif 000009
【図９】
0005519383.tif 000010
【図１０】
0005519383.tif 000011
【図１１】
0005519383.tif 000012
【図１２】
0005519383.tif 000013