(57)【特許請求の範囲】
【請求項１】
第１導電型の第２の半導体層と、
第１の方向において前記第２の半導体層と交互に位置するように設けられた第２導電型の複数の第３の半導体層と、
前記複数の第３の半導体層のうちの一部の第３の半導体層上に設けられた第２導電型の複数の第４の半導体層と、
前記複数の第４の半導体層上に選択的に設けられた第１導電型の第５の半導体層と、
前記第１の方向において隣接する２つの前記第４の半導体層間において、前記第２及び第３の半導体層の上に設けられ、前記第１の方向に直交する第２の方向に交互に配置された第２導電型の第６の半導体層及び第１導電型の第７の半導体層と、
前記第２の半導体層に電気的に接続された第１の主電極と、
前記第４の半導体層、前記第６の半導体層、及び前記第７の半導体層の上に絶縁膜を介して設けられた制御電極と、
前記第５の半導体層に電気的に接続された第２の主電極と、
を備え、
前記第６の半導体層は、前記２つの第４の半導体層の少なくともいずれか一方に接続され、さらに前記２つの第４の半導体層の間に設けられた少なくとも１つの第３の半導体層に接続され、
前記第６の半導体層に接続された前記第３の半導体層の不純物濃度は、前記第４の半導体層に接続された前記第３の半導体層の不純物濃度よりも高いことを特徴とする電力用半導体素子。
【請求項２】
前記第６の半導体層に接続された前記第３の半導体層上の前記絶縁膜は、前記複数の第４の半導体層上の前記絶縁膜よりも厚いことを特徴とする請求項１記載の電力用半導体素子。
【請求項３】
前記制御電極の中心部の直下において、前記第７の半導体層の不純物濃度は、前記第６の半導体層の不純物濃度よりも高いことを特徴とする請求項１または２のいずれかに記載の電力用半導体素子。
【請求項４】
前記交互に設けられた前記第６の半導体層及び前記第７の半導体層の配置の周期の幅は、前記交互に設けられた前記第２の半導体層及び前記複数の第３の半導体層のそれぞれの配置の周期の幅よりも狭いことを特徴とする請求項１〜３のいずれか１つに記載の電力用半導体素子。
【請求項５】
前記複数の第３の半導体層のそれぞれの不純物濃度は、
前記第２の主電極の側において、隣接する前記第２の半導体層の不純物濃度よりも高く、
前記第１の主電極の側において、隣接する前記第２の半導体層の不純物濃度よりも低く、
前記複数の第３の半導体層のそれぞれの不純物濃度と、隣接する前記第２の半導体層の不純物濃度と、の差は、前記第４の半導体層の下において大きく、前記第６の半導体層の下において小さいことを特徴とする請求項１〜４のいずれか１つに記載の電力用半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体素子に関し、特に、スーパージャンクション構造を備えた電力用半導体素子に関する。
【背景技術】
【０００２】
電力用半導体素子には、パワーロスを少なくするために、低消費電力であることが望まれる。例えば、電力用半導体素子の一つである縦形パワーＭＯＳＦＥＴの消費電力は、オン抵抗を決める伝導層（ドリフト層）部分の電気抵抗に大きく依存する。そして、このドリフト層の電気抵抗を決定する不純物ドープ量は、ベース層とドリフト層が形成するｐｎ接合の耐圧に応じて限界以上には上げられない。このため、素子耐圧とオン抵抗にはトレードオフが存在し、このトレードオフ関係の下でデバイスの最適設計が行われてきた。一方、このトレードオフ関係には、素子材料および構造に依存する固有の限界が有り、この限界を越える技術を開発することが、既存の電力用半導体素子を凌駕する低消費電力素子を実現する道である。
【０００３】
例えば、上記のトレードオフを大きく改善した電力用半導体素子として、ドリフト層にｐピラー層とｎピラー層を周期的に埋め込んだスーパージャンクション構造（ＳＪ構造：Super Junction structure）を有するＭＯＳＦＥＴが知られている。ＳＪ構造は、ｐピラー層とｎピラー層に含まれるチャージ量（不純物量）を同量とすることで、擬似的にノンドープ層を作り出して高耐圧を保持し、さらに、高ドープされたｎピラー層を通して電流を流すことで、材料限界に迫る低オン抵抗を実現する。
【０００４】
このようにＳＪ構造を用いることで、従来のオン抵抗と耐圧のトレードオフを越えた素子を実現することが可能である。しかしながら、ＳＪ構造においてオン抵抗を低減させるためには、ｎピラー層にドープする不純物量を増加させる必要があるが、同時にｐピラー層の不純物を増加させて横方向の周期幅を狭くする必要がある。横方向の周期幅を狭くしないでｐピラー層とｎピラー層の不純物量を増加させると、ＳＪ構造を完全空乏化させる横方向の電界が、ドリフト層中でアバランシェ降伏が生じる縦方向の電界より高くなってしまう。このため、ＳＪ構造を完全空乏化させる前に、ドリフト層中のアバランシェ降伏で生じたホール電流がＭＯＳＦＥＴのベース層に注入されるようになり、寄生トランジスタをターンオンさせて、ベース層とドリフト層が形成するｐｎ接合の耐圧を低下させてしまう。すなわち、ＳＪ構造の高耐圧を維持したまま、オン抵抗を低減する為には、横方向の周期幅を狭くすることが不可欠である（例えば、特許文献１）。ところが、横方向の周期幅を狭くすると、ＳＪ構造および、その上に形成されるの素子の製造工程が複雑になるという問題がある。
【０００５】
特許文献２には、スーパージャンクション構造とテラスゲート構造を組み合わせることにより、部分的にピラー濃度を上げる構造が記載されている。これにより、高耐圧を維持しながら、オン抵抗を下げることが可能となる。しかし、この構造では、テラスゲート直下の広がり抵抗が付加されるため、オン抵抗の低減に限界があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２３３７５９号公報
【特許文献２】特開２００８−２５８３２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の課題に鑑みなされたもので、高耐圧でオン抵抗が低く、スイッチングノイズが小さい電力用半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、第１導電型の第２の半導体層と、第１の方向において前記第２の半導体層と交互に位置するように設けられた第２導電型の複数の第３の半導体層と、前記複数の第３の半導体層のうちの一部の第３の半導体層上に設けられた第２導電型の複数の第４の半導体層と、前記複数の第４の半導体層上に選択的に設けられた第１導電型の第５の半導体層と、前記第１の方向において隣接する２つの前記第４の半導体層間において、前記第２及び第３の半導体層の上に設けられ、前記第１の方向に直交する第２の方向に交互に配置された第２導電型の第６の半導体層及び第１導電型の第７の半導体層と、前記第２の半導体層に電気的に接続された第１の主電極と、前記第４の半導体層、前記第６の半導体層、及び前記第７の半導体層の上に絶縁膜を介して設けられた制御電極と、前記第５の半導体層に電気的に接続された第２の主電極と、を備え、前記第６の半導体層は、前記２つの第４の半導体層の少なくともいずれか一方に接続され、さらに前記２つの第４の半導体層の間に設けられた少なくとも１つの第３の半導体層に接続され、前記第６の半導体層に接続された前記第３の半導体層の不純物濃度は、前記第４の半導体層に接続された前記第３の半導体層の不純物濃度よりも高いことを特徴とする電力用半導体素子を提供する。
【発明の効果】
【０００９】
本発明によれば、高耐圧でオン抵抗が低く、スイッチングノイズが小さい電力用半導体素子を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る電力用半導体素子のユニットセルの断面図を示す模式図である。
【図２】本発明の第１の実施形態に係る電力用半導体素子を構成する半導体層の平面配置を示す模式図である。
【図３】本発明の第１の実施形態に係る電力用半導体素子を構成する半導体層の平面配置と不純物濃度分布を示す模式図である。
【図４】本発明の第１の実施形態に係る電力用半導体素子を構成する半導体層の平面配置を示す模式図である。
【図５】本発明の第１の実施形態の変形例に係る電力用半導体素子を構成する半導体層の平面配置を示す模式図である。
【図６】本発明の第１の実施形態の変形例に係る電力用半導体素子を構成する半導体層の平面配置を示す模式図である。
【図７】本発明の第１の実施形態の変形例に係る電力用半導体素子のユニットセルを模式的に示す斜視図である。
【図８】本発明の第１の実施形態の変形例に係る電力用半導体素子のユニットセルの断面を示す模式図である。
【図９】本発明の第２の実施形態に係る電力用半導体素子のユニットセルの断面と不純物濃度分布を示す模式図である。
【図１０】本発明の第２の実施形態に係る電力用半導体素子のユニットセルの断面と不純物濃度分布を示す模式図である。
【図１１】本発明の第３の実施形態に係る電力用半導体素子のユニットセルの断面を示す模式図である。
【図１２】本発明の第３の実施形態の変形例に係る電力用半導体素子のユニットセルの断面と不純物濃度分布を示す模式図である。
【図１３】本発明の第３の実施形態の変形例に係る電力用半導体素子のユニットセルの断面と不純物濃度分布を示す模式図である。
【図１４】本発明の第４の実施形態に係る電力用半導体素子の断面と不純物濃度分布を示す模式図である。
【図１５】本発明の第４の実施形態の変形例に係る電力用半導体素子の断面と不純物濃度分布を示す模式図である。
【図１６】本発明の第５の実施形態の変形例に係る電力用半導体素子の断面と不純物濃度分布を示す模式図である。
【図１７】本発明の第５の実施形態の変形例に係る電力用半導体素子の断面と不純物濃度分布を示す模式図である。
【図１８】本発明の第６の実施形態に係る電力用半導体素子の構造を模式的に示す断面図である。
【図１９】本発明の第６の実施形態の変形例に係る電力用半導体素子の構造を模式的に示す断面図である。
【図２０】本発明の第７の実施形態に係る電力用半導体素子を構成する半導体層の平面配置を示す模式図である。
【図２１】本発明の第７の実施形態の変形例に係る電力用半導体素子を構成する半導体層の平面配置を示す模式図である。
【図２２】本発明の第７の実施形態の変形例に係る電力用半導体素子を構成する半導体層の平面配置を示す模式図である。
【図２３】本発明の第７の実施形態の変形例に係る電力用半導体素子を構成する半導体層の平面配置を示す模式図である。
【図２４】本発明の第８の実施形態に係る電力用半導体素子のゲート電極と半導体層との関係を模式的に示す平面図である。
【図２５】本発明の第８の実施形態の変形例に係る電力用半導体素子のゲート電極と半導体層との関係を模式的に示す平面図である。
【図２６】本発明の第９の実施形態に係る電力用半導体素子の構造を模式的に示す断面図である。
【図２７】本発明の第９の実施形態の変形例に係る電力用半導体素子の構造を模式的に示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の説明では、電力用半導体素子の一つであるパワーＭＯＳＦＥＴを例に挙げる。各図において同様の要素には同一番号を付し、また、第１導電型をｎ型、第２導電型をｐ型としている。
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施の形態に係るパワーＭＯＳＦＥＴのユニットセルを模式的に示す断面図である。
【００１３】
本実施形態に係るＭＯＳＦＥＴは、第１の半導体層であるｎ＋ドレイン層２、および、ｎ＋ドレイン層２上に形成された第２の半導体層であるｎピラー層３、ｎピラー層３との間で横方向に交互に配置された第３の半導体層であるｐピラー層４ａ、４ｂを有する半導体基板２１を用いて製作される。
【００１４】
半導体基板２１の表面には、ｐピラー層４ａに接続された第４の半導体層であるｐベース層５が形成されている。ｐベース層５の表面には、第５の半導体層であるｎソース層６が形成されている。さらに、複数のｐベース層５に接続した第６の半導体層である表面ｐピラー層１０と、表面ｐピラー層１０と交互に配置された第７の半導体層である表面ｎピラー層１１と、が、半導体基板２１の表面に形成されている。
【００１５】
さらに、半導体基板２１上には絶縁膜が形成され、制御電極であるゲート電極９と、ｐベース層５および表面ｐピラー層１０、表面ｎピラー層１１と、の間を絶縁するゲート絶縁膜８として機能する。
【００１６】
一方、半導体基板２１の裏面には、ｎ＋ドレイン層２に電気的に接続された第１の主電極であるドレイン電極１が形成されている。また、半導体基板２１の表面には、ｐベース層５とｎソース層６の表面に接合された第２の主電極であるソース電極７が形成されている。
【００１７】
ｐピラー層４ｂは、表面ｐピラー層１０を介してｐベース層５に接続されている。また、表面ｐピラー層１０に接続するｐピラー層４ｂは、ｐベース層５に接続するｐピラー層４ａより不純物濃度が高濃度である。さらに、ゲート絶縁膜８は、表面ｐピラー層１０の下に設けられたｐピラー層４ａの上において相対的に厚く、ｐベース層５に接する部分が相対的に薄くなっている。
【００１８】
図１に示すパワーＭＯＳＦＥＴを製作するために使用される半導体基板２１には、例えば、ｎ＋型シリコン基板上をｎ＋ドレイン層２とし、その上にスーパージャンクション層２２を形成したエピタキシャル基板を用いることができる。スーパージャンクション層２２は、例えば、複数回のエピタキシャル成長を繰り返して形成される多層成長層であり、各成長層ごとに、ｎピラー層３およびｐピラー層４ａ、４ｂとなるべき領域に対して、ｎ型不純物およびｐ型不純物がイオン注入されている。この際、前述したように、ｎピラー層３のｎ型不純物量およびｐピラー層４ａ、４ｂのｐ型不純物量がほぼ同量となるように、イオン注入時のドーズ量が調整される。図中に示すように、ｎ＋ドレイン層２上に形成されたスーパージャンクション層２２には、ｎピラー層３とｐピラー層４ａ、４ｂが、交互に所定の周期性を持って配置され、ＳＪ構造が構成されている。
【００１９】
また、半導体基板２１上に形成されたｐベース層５は、ゲート電極９を挟んで周期的に配置されており、図中に示すユニットセルは、一つの周期の断面を示している。また、本実施形態に係るパワーＭＯＳＦＥＴでは、ｎピラー層３およびｐピラー層４ａ、４ｂ、ｐベース層５、ｎソース層６の各層は、図の奥行き方向にストライプ状に形成されている（図２参照）。
【００２０】
一方のｐベース層５から複数のｎピラー層３とｐピラー層４ｂを介して対向する他方のｐベース層５に至る領域上には、ゲート絶縁膜８を介してゲート電極９が形成されている。ゲート絶縁膜８には、例えばＳｉ酸化膜を用いる。また、対向する２つのｐベース層５間には、各ｐベース層５に接続する表面ｐピラー層１０が形成されており、図中に示すように、ｐベース層５に接続しない２つのｐピラー層４ｂが、表面ｐピラー層１０に接続されている。
【００２１】
本実施形態のゲート絶縁膜８の厚さは、ゲート電極９の中央部で厚く、端部のｐベース層５上では薄くなっている。すなわち、ｐベース層５上のゲート絶縁膜厚は、ゲート閾値電圧が所定の範囲の値となるように薄く設定される。例えば、ゲート閾値電圧を４Ｖ程度とするにするために、０．１μｍ程度の厚さに形成される。一方、ゲート電極の中心部は、ゲート閾値電圧に影響しない為、例えば、１〜１．５μｍと厚くすることが可能である。
【００２２】
ドレイン電極１に高電圧を印加すると、ソース電極７とドレイン電極１間、およびゲート電極９とドレイン電極１間に高電圧が加わる。ゲート電極９中央部では、ゲート絶縁膜８とＳＪ構造の両方で電圧を保持する。したがって、ゲート絶縁膜８を厚くすることによりゲート絶縁膜８の耐圧を上げ、ＳＪ構造の保持電圧を小さくすることが可能となる。つまり、ＳＪ構造を構成する各ピラー層の不純物濃度を上げて、オン抵抗を小さくすることが可能となる。
【００２３】
一方、ｐベース層５の直下に形成されているＳＪ構造、つまり、ｐベース層５に接続されているｐピラー層４ａと、隣接するｎピラー層３で保持する電圧は、ゲート絶縁膜８の厚さに左右されることはない。すなわち、素子耐圧を維持するためには、ｐベース層５下のピラー層４ａの不純物濃度を上げることはできない。そこで、図中の不純物分布に示すように、各ピラー層の不純物濃度は、ゲート電極９の中央部で高く、ｐベース層５下では低く設定されている。このように、全体のピラー濃度を一律に上げることは出来なくとも、ゲート電極９中心部のピラー層の不純物濃度を上げ、隣接するｎピラー層３の不純物濃度を上げることにより、素子全体のオン抵抗は低減することが可能である。
【００２４】
例えば、６００Ｖの耐圧を有する素子を設計する場合、ゲート絶縁膜８の厚い部分を１．５μｍとして絶縁膜の保持電圧を３００Ｖとし、その下のＳＪ構造の保持電圧を３００Ｖとすることができる。これにより、ｐベース層５下のＳＪ構造に比べて半分の保持電圧となるため、各ピラー層４ｂの不純物濃度を、ｐベース層５下のピラー層４ａ構造の２倍程度まで上げることが可能となる。この結果、各ピラー層４ｂに隣接するｎピラー層３の不純物濃度も上げて、不純物濃度が高いピラー層が全体の半分を占めるとすると、オン抵抗を２５％程度低減することができる。
【００２５】
上記の効果を得るために、ゲート絶縁膜８を厚く形成することは容易である。そして、イオン注入と埋め込み成長を繰り返してＳＪ構造を形成するプロセスの場合、イオン注入のマスク幅を部分的に変えることによりドープされる不純物の量を変えることができ、図１に示すようなピラー層毎の不純物濃度分布を実現することができる。つまり、イオン注入のマスクパターンを変更するだけで、本実施形態に係るパワーＭＯＳＦＥＴを容易に製作することができ、大幅にオン抵抗を低減することが可能である。
【００２６】
図２は、上記の第１の実施形態に係るパワーＭＯＳＦＥＴの各半導体層の平面配置を示す模式図である。図２（ａ）は、表面ｐピラー層１０および表面ｎピラー層１１、ｐベース層５、ｎソース層６の配置を示す模式図である。また、図２（ｂ）は、ｐピラー層４ａ、４ｂおよびｎピラー層３の配置を示している。前述したように、ｐピラー層４ａ、４ｂ、ｎピラー層３は、ストライプ状に形成されている。また、ｐピラー層４ａに接続して形成されるｐベース層５も、ｐピラー層４ａに沿ったストライプ状に形成されている。
【００２７】
そして、周期的に形成されたｐベース層５の間に配置されるゲート電極９（図示しない）下には、ゲート絶縁膜８を介して表面ｐピラー層１０および表面ｎピラー層１１が形成されている。図２（ａ）に示すように、表面ｐピラー層１０および表面ｎピラー層１１は、ｐベース層５に直交する方向に形成され、交互に周期性を持って配置されている。また、同時にｐピラー層４ａ、４ｂおよびｎピラー層３とも直交する配置となっている。
【００２８】
ゲート電極９に電圧が印加されると、ｐベース層５の両端部にＭＯＳゲートチャネルが形成され（図１参照）、ｎソース層６からＭＯＳゲートチャネル、表面ｎピラー層１１を介して、ｎピラー層３へ電流が広がることで、ＳＪ構造のｎピラー層３全体に電流が流れる。すなわち、オン抵抗を低減するためには、電流経路となる表面ｎピラー層１１も低抵抗でなければならない。したがって、半導体基板２１の表面に浅く形成される表面ｎピラー層１１は、ｎピラー層３よりも高い不純物濃度であることが望ましい。
【００２９】
また、ドレイン電極１とソース電極７との間にある程度の高電圧が印加されると、ＳＪ構造は完全に空乏化する。この際、ソース電極７とｐピラー層４ａ、４ｂの間で、ホールの充放電が起こる。この充放電を速やかに行うために、ｐピラー層４ａ、４ｂは、いずれかのｐベース層５に接続されていなければならない。本実施形態に示す構造では、ｐベース層５に直接接続していないｐピラー層４ｂは、表面ｐピラー層１０を介してｐベース層５に接続されており、スイッチング時にホールの充放電を行うことができる。
【００３０】
一方、ｐベース層５と各ｐピラー層４ａ、４ｂが接続されていると、全てのｐピラー層４ａ、４ｂとｎピラー層３との間のｐｎ接合の容量がドレイン・ソース間容量Ｃｄｓとなる。ドレイン・ソース間容量Ｃｄｓは、ドレイン電極１とソース電極７の間に印加される電圧Ｖｄｓの増加にともなって減少する。この際、Ｃｄｓ−Ｖｄｓ特性の変化率が大きくなると、ドレイン電圧の変化率（ΔＶｄｓ／Δｔ）が大きくなり、スイッチングノイズが大きくなる。
【００３１】
例えば、ｐベース層５に直接接続されていないｐピラー層４ｂと、ｐベース層５と、が、高濃度の表面ｐピラー層１０で接続されている場合には、表面ｐピラー層１０が空乏化し難く、印加される電圧に従って、すべてのｐピラー層４ａ、４ｂとｎピラー層３の空乏化が同時に進み、急激にＣｄｓが低下する。これにより、Ｃｄｓ−Ｖｄｓ特性の変化率が大きくなり、スイッチングノイズが発生し易くなるという問題がある。
【００３２】
これに対し、ドレイン電極１とソース電極７の間に印加される電圧Ｖｄｓによってドリフト層のＳＪ構造が完全に空乏化する前に、表面ｐピラー層１０が空乏化し、ｐピラー層４ｂが空乏化し難くなることで、スイッチングノイズを低減することができる。すなわち、表面ｐピラー層１０が空乏化することで、ｐベース層５とｐピラー層４との接続が切られると、ｐピラー層４ｂの空乏化が止まり、直接ｐベース層５に接続しているｐピラー層４ａのみで空乏化が進むようになる。その後、さらにＶｄｓを上げて行くと、ｐベース層５に近い方から順にｐピラー層４ｂと、隣接するｎピラー層３の空乏化が進んで行く。このような動作によりＣｄｓ−Ｖｄｓ特性の変化率が小さくなり、ドレイン電圧の変化率（ΔＶｄｓ／Δｔ）が小さくなって、スイッチングノイズを少なくすることができる。
【００３３】
上記のスイッチングノイズの低減効果を得るには、比較的低い電圧で表面ｐピラー層１０を空乏化させる必要がある。このため、表面ｐピラー層１０の不純物濃度を、ｐベース層５に接続する部分より、ｐピラー層４ｂに接続する部分が低くなるようにすることが好ましい。例えば、図３（ａ）に示すように、表面ｐピラー層１０の不純物濃度が、ゲート電極９の中央部に対応する領域に向かって減少するようなプロファイルとなるように形成することが有効である。このような濃度プロファイルにすれば、ドレイン電極１とソース電極７の間に印加される電圧Ｖｄｓの増加にともなって、表面ｐピラー層１０が低濃度の部分から徐々に空乏化し、ｐベース層５との接続が無くなっていく。これにより、Ｃｄｓ−Ｖｄｓ特性の変化を小さくすることができるので、スイッチングノイズをより低減することができる。
【００３４】
この際、表面ｎピラー層１１の不純物濃度は、例えば、図３（ｂ）に示すように隣接するｐベース層５の間で一定とすることができる。この場合、ｐベース層５に接続する部分で、表面ｐピラー層１０の不純物濃度が、表面ｎピラー層１１の不純物濃度よりも高くなるようにすることができる。一方、ｐベース層５の間に位置するゲート電極９の中心部の直下、すなわち、図３（ａ）の中央部では、表面ｎピラー層１１の不純物濃度を、表面ｐピラー層１０の不純物濃度よりも高くすることができる。これにより、図３（ａ）の中央の表面ｐピラー層１０の濃度が低い部分から、ｐベース層５の方向に徐々に空乏領域を広げることができる。
【００３５】
また、図３（ｂ）に示すように表面ｎピラー層１１の不純物濃度が一定でなくても、ゲート電極９の中心部の直下において、表面ｐピラー層１０の不純物濃度よりも表面ｎピラー層１１の不純物濃度が高ければ同様な効果が得られる。すなわち、表面ｎピラー層１１の不純物濃度を、ｐベース層５の間で変化させることもできる。例えば、ｐベース層５に近い側よりもゲート電極９の中心部の直下において、表面ｎピラー層１１の不純物濃度が高くなるプロファイルとすることもできる。
【００３６】
さらに、表面ｐピラー層１０の不純物濃度プロファイルを図３（ａ）に示すように形成した上で、図４に示すように表面ｐピラー層１０と表面ｎピラー層１１が交互に配置された周期幅ｂが、ｎピラー層３とｐピラー層４ａ、４ｂの周期幅ａよりも小さいことが望ましい。図中に示すように、表面ｐピラー層１０の幅を狭くすることにより、中央部における表面ｐピラー層１０の空乏化を、より低い電圧から進ませることができる。これにより、Ｃｄｓ−Ｖｄｓ特性の変化率を、より小さくすることができるので、確実にスイッチングノイズを低減することができる。
【００３７】
また、上記の本実施形態では、最大ドレイン電流を大きくすることにより、大電流密度動作を可能とするという利点もある。すなわち、オン状態においてもオフ状態と同様に、表面ｐピラー層１０が空乏化することにより、ｐピラー層４ｂからｐベース層５へホールが移動する経路が無くなる。これにより、ｐピラー層４ｂからｎピラー層３への空乏層の伸びが抑えられ、ｎピラー層３中の電流チャネルが維持され、ドレイン電流が飽和し難くなる。これにより、最大ドレイン電流が大きくなって、大電流密度動作が可能となる。
【００３８】
図５ないし図７は、第１の実施形態の変形例に係るパワーＭＯＳＦＥＴを示す模式図である。上記の実施形態では、ストライプ状に形成されたｎピラー層３およびｐピラー層４ａ、４ｂを有するパワーＭＯＳＦＥＴについて説明したが、ストライプ状のピラー層に制限されることはなく、図５および図６に示すメッシュ状やオフセットメッシュ状に配置されたｐピラー層に対しても実施可能である。
【００３９】
例えば、図５は、メッシュ状に配置されたｎピラー層３およびｐピラー層４ｂに対して、表面ｐピラー層１０および表面ｎピラー層１１がストライプ状に交互に配置された状態を示している。表面ｐピラー層１０は、ｐピラー層４ｂに接続して形成されており、図示しないｐベース層５に接続されている（図７参照）。
【００４０】
また、図６に示すように、オフセットメッシュ状に配置されたｎピラー層３およびｐピラー層４ｂであっても実施可能である。図６中に示すように、表面ｐピラー層１０および表面ｎピラー層１１がストライプ状に交互に配置され、表面ｐピラー層１０は、ｐピラー層４ｂに接続して形成されている。また、表面ｐピラー層１０は、ストライプ状に設けられたｐベース層５に接続している。ｐベース層５は、表面ｐピラー層１０および表面ｎピラー層１１に直交する方向に設けられており、複数のｐピラー層４ａに接続している。図示しないゲート電極は、各ｐベース層５の間に絶縁膜を介して設けられる。
【００４１】
図７は、第１の実施形態の変形例に係るパワーＭＯＳＦＥＴのユニットセルの構成を模式的に示す斜視図である。図５に示すように、メッシュ状に配置されたｎピラー層３およびｐピラー層４ａ、４ｂの上に、表面ｐピラー層１０および表面ｎピラー層１１が、交互に配置されている。表面ｐピラー層１０は、ストライプ状に形成されたｐベース層５とｐピラー層４ｂを電気的に接続するように形成されている。さらに、ｐベース層５の端部と、表面ｐピラー層１０および表面ｎピラー層１１との上に、絶縁膜を介してゲート電極９が形成されている。また、図６に示すオフセットメッシュ状に配置されたｎピラー層３およびｐピラー層４ｂの場合も、図７中に示す構成と類似した形態となるのは明らかである。
【００４２】
上記の変形例では、表面ｐピラー層１０および表面ｎピラー層１１は、ストライプ状の周期構造となるように示したが、表面ｐピラー層１０を介してｐピラー層４がｐベース層５に接続されて、電圧が印加されることで空乏化すれば同様な効果が得られるため、表面ｐピラー層１０の平面パターンは、ストライプ状に限定されず、格子状などの他の平面パターンとすることも可能である。それに伴い、ゲート電極の平面パターンをメッシュ状やオフセットメッシュ状など、その他のパターンとすることも可能である。
【００４３】
また、比較的高濃度に不純物がドープされた表面ｎピラー層１１が、ｐベース層５より深い位置に形成されると、ｐベース層５端部の屈曲部が表面ｎピラー層１１と接することになり、ｐベース層５端部で電界集中が生じ、耐圧が低下する問題がある。したがって、表面ｎピラー層１１は、半導体基板２１の表面からｐベース層５より浅い位置に形成されることが望ましい。これにより、耐圧の低下を防ぐことができ、さらにゲート絶縁膜との界面における電界も小さくなるので、ゲートリークの増加やゲート閾値電圧の変動などを抑制し高い信頼性を得ることができる。
【００４４】
図８は、第１の実施形態の変形例に係るパワーＭＯＳＦＥＴのユニットセルの断面と各ピラー層の不純物濃度を示す模式図である。図中に示すように、ゲート電極９の中央部に配置されるｐピラー層４ｂの数が多い場合に、各ピラー層の不純物濃度を連続変化させることにより、ＳＪ構造のチャージアンバランスの発生を抑制し、安定した高耐圧を得ることができる。前述したように、ＳＪ構造では、隣り合うピラー層のチャージが空乏化した時にバランスし、実質的に高抵抗となる必要がある。つまり、ｐピラー層とｎピラー層の不純物濃度が等しくなる必要があり、このバランスが崩れると耐圧が低下してしまう。そこで、図中に示すように、各ピラー層の不純物濃度が、互いに隣り合うピラー層の中間の濃度となるように設定し、ゲート電極９下において、各ピラー層間の不純物濃度が連続して変化しているようにＳＪ構造を形成する。これにより、隣り合うピラー層とのチャージバランスを保ちながら、中央部のピラー層の濃度を上げ、オン抵抗を低減することが可能となる。一方、ゲート絶縁膜８の保持電圧は厚さに比例するので、ピラー層の濃度の変化に対応してゲート絶縁膜８の厚さも、ゲート電極９の中央部で厚くなるように変化させることが望ましい。
【００４５】
（第２の実施形態）
図９は、本発明の第２の実施形態に係るパワーＭＯＳＦＥＴのユニットセルの断面とｐピラー層の不純物濃度を示す模式図である。
【００４６】
本実施形態に係る構造では、ｐピラー層４ａ、４ｂの不純物濃度が深さ方向で変化している。図中に示すように、ｐピラー層４ａ、４ｂの不純物濃度は、ソース電極７側（半導体基板２１の表面側）で高く、ドレイン電極１側（半導体基板２１の裏面側）で低くしている。また、ソース電極７側では、隣接するｎピラー層３の不純物濃度より高く、ドレイン電極１側では、隣接するｎピラー層３の不純物濃度より低い。さらに、ゲート電極９下の中央部に位置するｐピラー層４ｂと隣接するｎピラー層３との間の濃度差ΔＮ２、ΔＮ４を、ｐベース層５に接続されたｐピラー層４ａと隣接するｎピラー層３との間の濃度差ΔＮ１、ΔＮ３より小さくしている。
【００４７】
ｐベース層５に接続されたｐピラー層４ａでは、ΔＮ１、ΔＮ３を大きくしたことにより、ＳＪ構造の上下端の電界が小さくなる。これにより、アバランシェ降伏時に大量のキャリアが発生しても、負性抵抗が発生し難く、ゲート電極９下の中央部より高いアバランシェ耐量を実現することができる。
【００４８】
一方、ゲート電極９下の中央部で発生したホールは、ｐベース層５を介してソース電極７へ排出される。このため、ホールの排出経路が長く、排出抵抗が高い。従って、アバランシェ降伏によってゲート電極９下の中央部に大量のキャリアが発生すると、ホールが排出され難く、アバランシェ耐量が低下し易い状態となる。
【００４９】
そこで、本実施形態では、ｐピラー層４ｂのΔＮ２、ΔＮ４を、ｐピラー層４ａのΔＮ１、ΔＮ３より小さくすることによって、ゲート電極９下の中央部ではアバランシェ降伏が起き難いようにしている。すなわち、アバランシェ耐量を高めたｐベース層５直下で、アバランシェ降伏を積極的に起こすようにして、全体として高いアバランシェ耐量を実現できるようにしている。
【００５０】
また、ｎピラー層３の不純物濃度Ｎｎ１、Ｎｎ２は、ゲート電極９下の中央部の濃度Ｎｎ２を、ｐベース層５直下のｐピラー層４ａに隣接するｎピラー層３の濃度Ｎｎ１より高くしている。これは、前述した第１の実施形態（図１参照）の構成に従うものであり、オン抵抗を下げることを目的としている。
【００５１】
図１０は、上記の第２の実施形態の変形例に係るパワーＭＯＳＦＥＴのユニットセルの断面と不純物濃度分布を示す模式図である。図９に示す実施形態では、ｐピラー層４ａ、４ｂの不純物濃度が変化している例を示したが、図１０に示すようにｐピラー層４ａ、４ｂとｎピラー層３の両方の不純物濃度を変化させても、同様な効果が得られる。
【００５２】
本実施形態では、ｐピラー層４ａ、４ｂの不純物濃度は、ソース電極７側で高く、ドレイン電極１側で低くなっている。一方、ｎピラー層３の不純物濃度は、ソース電極７側で低く、ドレイン電極１側で高くなっている。これにより、ＳＪ構造の上下端の電界を、図９に示す実施形態より小さくして、アバランシェ耐量を高めることができる。また、本実施形態においても、ゲート電極９下の中央部に位置するｐピラー層４ｂと隣接するｎピラー層３との間の濃度差ΔＮ２、ΔＮ４を、ｐピラー層４ａと隣接するｎピラー層３との間の濃度差ΔＮ１、ΔＮ３より小さくしている。これにより、ｐベース層５直下でアバランシェ電流を積極的に流すようにして、高アバランシェ耐量を実現することができる。
【００５３】
（第３の実施形態）
図１１は、本発明の第３の実施の形態に係るパワーＭＯＳＦＥＴのユニットセルの断面を示す模式図である。図中に示す断面構造は、例えば、図５に示すメッシュ状に配置されたｐピラー層およびｎピラー層を有するＳＪ構造を、図１に示すＭＯＳＦＥＴに適用した素子の断面を示すものである。また、図中に示された断面図は、図１に示された断面に直交するＡ−Ａ断面（図５参照）を示している。
【００５４】
本実施形態では、ｐピラー層４の両側にトレンチ溝２５が形成され、トレンチ溝２５内がゲート絶縁膜８とゲート電極９で埋め込まれている。ゲート電極９に電圧が印加されると、ゲート絶縁膜８とｎピラー層３との界面に蓄積チャネルが形成される。これにより、ｎソース層６からの電子に対する広がり抵抗を低減することができ、オン抵抗を低減することができる。
【００５５】
また、トレンチゲート構造に特有な効果として、トレンチ溝２５に埋め込まれた部分だけ電極断面積が大きくなるので、ゲート電極９の内蔵ゲート抵抗が低減される。これにより、チップ内のゲート電圧の均一性が向上し、スイッチング速度の高速化が可能となる。
【００５６】
さらに、図１２に示すトレンチ溝２５とｐピラー層４に挟まれた部分２５ａでは、ｐピラー層４から伸びる空乏層に加えてゲート絶縁膜８からも空乏層が伸びる。このため、この部分２５ａ全体が空乏化し易く電界が下がるので、トレンチ溝２５を形成しない場合に比べて高耐圧が得られる。したがって、図中に示すように、トレンチ溝が形成されている部分２５ａのｎピラー層３の不純物濃度、およびｐピラー層４の不純物濃度を上げることが可能となり、より低オン抵抗を実現することができる。
【００５７】
また、図１３に示すように、ｐピラー層４とｎピラー層３の深さ方向の不純物濃度を変化させて、高アバランシェ耐量を得ることも可能である。すなわち、前述した実施形態２の場合と同じように、ソース電極７側でｐピラー層４の濃度をｎピラー層３の濃度より高くし、ドレイン電極１側でｎピラー層３の濃度をｐピラー層４の濃度より高くすることにより、スーパージャンクション構造の上下端の電界を小さくして、高アバランシェ耐量を実現することができる。
【００５８】
（第４の実施形態）
図１４は、本発明の第４の実施形態に係るパワーＭＯＳＦＥＴの断面とＳＪ構造の不純物分布を示す模式図である。図中に示すｐベース層５が形成されている部分の構造は、前述した第１の実施形態および第２の実施形態に示した構造と同じである。本実施形態では、図の中央に示すガードリング層１２が、ゲートパッド１３（ゲート引き出し電極）周辺に形成されている。ガードリング層１２をｐベース層５よりも深く形成することにより、隣接するｎピラー層３で発生するホールの排出が速やかに行われ、ゲートパッド１３の周辺のアバランシェ耐量を高くしている。
【００５９】
一方、図中に示した構造では、ゲートパッド１３下のＳＪ構造でアバランシェ降伏が起きると、ホールの排出経路が長いため、アバランシェ耐量が低下し易い。そこで、ガードリング層１２をゲートパッド１３下の領域にも広げ、ホールの排出をスムーズに行うようにすることにより、ゲートパッド１３下のアバランシェ耐量を上げることもできる。また、ゲートパッド１３下の耐圧を増加させるために、図中の不純物分布に示すように、ゲートパッド１３の下のピラー層の不純物濃度を、他の領域のピラー層より低くしておくことが望ましい。
【００６０】
また、図１５に示すように、ガードリング層１２の下のｐピラー層４ｃの不純物濃度を、ｐベース層５下のｐピラー層４ａより高くすることにより、ホール排出抵抗が小さいガードリング層１２の直下で積極的にアバランシェ降伏を起こさせ、高アバランシェ耐量を得ることが可能である。
【００６１】
（第５の実施形態）
図１６は、本発明の第５の実施形態に係るパワーＭＯＳＦＥＴの断面を示す模式図である。本実施形態は、素子終端部を含めた素子構造に関するものである。
【００６２】
図に示す素子構造において、ｐベース層５およびゲート電極９が形成されている部分（素子領域）の構造は、前述した第１の実施形態および第２の実施形態と同様である。一方、素子の終端部（終端領域）では、信頼性の高い素子を得るために、素子中央部（素子領域）より高い耐圧を持つ構成とする必要がある。そこで、図中に示すように、フィールド絶縁膜１５下の終端部（終端領域）には、ＳＪ構造が形成されておらず、高抵抗ｎ−層１６（第９の半導体層）が形成されている。これにより、終端部（終端領域）の耐圧はＳＪ構造の不純物濃度のアンバランスに影響を受けないで、高抵抗ｎ−層１６のアバランシェ耐量で決まる耐圧となる。さらに、素子領域の外周には、ｐベース層５の端部の電界集中を抑制する為に、ｐベース層５よりも深いガードリング層１２（第８の半導体層）が形成されている。これにより、終端領域で発生したホールを、ガードリング層１２を介して積極的に排出することができるので、高いアバランシェ耐量やリカバリー耐量を得ることができる。また、ガードリング層１２のフィールド絶縁膜１５側の端部の電界を緩和するために、高抵抗ｎ−層１６表面に複数の第２のガードリング層１４（第１０の半導体層）が形成されている。
【００６３】
さらに、ＳＪ構造の最外部のｐピラー層４ｄは、内側のｐピラー層４ｃに対して半分のシート不純物濃度となっていることが望ましい。これは、ＳＪ構造の外側には高抵抗ｎ−層１６が形成されているため、空乏層は高抵抗ｎ−層１６へ伸び易く、ＳＪ構造側へは伸び難い構成となっている。高抵抗ｎ−層１６にドープされている不純物は、ｎピラー層３に比べて極端に少ない。したがって、ＳＪ構造最外部のｐピラー層４ｄは、ＳＪ構造側の隣接するｎピラー層３との間でチャージバランスを取ることになる。このため、最外部のｐピラー層４ｄのシート濃度が、隣接するｐピラー層４ｃの半分となるように形成されなければ、空乏化したときのチャージバランスが崩れて耐圧が低下してしまうことになる。
【００６４】
また、終端部（終端領域）に伸びた空乏層がダイシングラインに到達しないように、最外部の境界には、フィールドストップｎ層１７が形成されていることが望ましい。フィールドストップｎ層１７は、ｎピラー層３と同時にイオン注入することにより、容易に形成することができる。さらに、図１７に示すように、ガードリング層１２下の最外部のｐピラー層４ｄの不純物濃度をｐベース層５下のｐピラー層４ａより高くしてホール排出抵抗が小さいガードリング層１２下で積極的にアバランシェ降伏を起こさせ、高アバランシェ耐量を得るようにすることもできる。
【００６５】
上記の実施形態の他に、リサーフ構造やフィールドプレート構造などの終端構造を用いると共に、素子領域外周に深いガードリング層１２を形成すれば、終端部の高耐圧化が可能である。
【００６６】
（第６の実施形態）
図１８は、第６の実施形態に係るパワーＭＯＳＦＥＴの構造を模式的に示す断面図である。図１８に示すパワーＭＯＳＦＥＴは、ゲート絶縁膜８の厚さを一定としたプレナーゲート構造を有している。前述した図１に示すパワーＭＯＳＦＥＴでは、ｐベース層５の間のゲート電極９の中央部において、ゲート絶縁膜８が厚く設けられるテラスゲート構造が用いられている。本実施形態に係るパワーＭＯＳＦＥＴは、ゲート電極の構造がプレナーゲート構造である点で、図１に示すパワーＭＯＳＦＥＴと異なり、他の構成は同じである。
【００６７】
本実施形態に係るパワーＭＯＳＦＥＴでも、図１に示すパワーＭＯＳＦＥＴと同じように、スイッチングノイズを低減することができ、さらに、オン抵抗を小さくしてドレイン電流の高密度化を図ることができる。
【００６８】
例えば、ドレイン電極１とソース電極７との間に高電圧が印加され、表面ｐピラー層１０が空乏化すると、ｐベース層５とゲート電極９下に位置するｐピラー層４ｂとの間の電気的な接続が無くなる。これにより、前述したように、ｐベース層５の下に位置するｐピラー層４ａからｐピラー層４ｂへと順次空乏化されてゆくので、Ｃｄｓ−Ｖｄｓ特性の傾きがなだらかになる。これにより、スイッチング時のｄＶｄｓ／ｄｔが小さくなり、スイッチングノイズを低減することができる。
【００６９】
また、オン状態においても同様に表面ｐピラー層１０が空乏化する。したがって、ゲート電極９下に位置するｐピラー層４ｂから隣接するｎピラー層３ｂに向かって空乏層が伸び難くなる。これにより、電流チャネルとしてのｎピラー層３ｂの幅が狭まることがなく、ドレイン電流の飽和電流密度が大きくなって大電流密度動作が可能である。
【００７０】
さらに、図１中に示すテラスゲート構造ではなく、プレナーゲート構造とすることにより表面ｎピラー層１１とゲート絶縁膜８との間に蓄積チャネルが形成され、図１に示すパワーＭＯＳＦＥＴよりも低いオン抵抗を実現することができる。
【００７１】
上記の効果を得易くするためには、図３に示すように、表面ｐピラー層１０の不純物濃度が、ｐベース層５に近い部分よりもゲート電極９の中心部の下で低くなるようにすることができる。また、ゲート電極９の中心部下において、表面ｎピラー層１１の不純物濃度が、表面ｐピラー層１０よりも高ければ同様な効果が得られる。例えば、表面ｎピラー層１１の不純物濃度をｐベース層５の間で変化させることにより、ゲート電極９の中心部下において、表面ｎピラー層１１の不純物濃度を表面ｐピラー層１０よりも高くすることが可能である。すなわち、ゲート電極９の中心部下において、表面ｎピラー層１１の不純物濃度がｐベース層５に近い部分の不純物濃度よりも高い濃度プロファイルを持つようにすることができる。
【００７２】
そして、図９および１０で示したように、ゲート電極９下のｐピラー層４ｂとｎピラー層３ｂとの間の濃度差を、ｐベース層５下のｐピラー層４ａとｎピラー層３ａとの間の濃度差よりも小さくすることにより、オフ状態の耐圧を高耐圧化することができる。これにより、図１８中に示すように、ゲート電極９下でｎピラー層３ｂおよびｐピラー層４ｂの濃度を高くすることが可能となり、オン抵抗を低減することが可能である。図９および１０では、ｎピラー層３とｐピラー層４との間に濃度差があるプロファイルを示したが、例えば、ゲート電極９下において、ｐピラー層４ｂの不純物濃度と、ｎピラー層３ｂの不純物濃度と、を同じとすることもできる。
【００７３】
図１９は、第６の実施形態の変形例に係るパワーＭＯＳＦＥＴの構造を模式的に示す断面図である。同図中に示すように、ゲート絶縁膜８の一部を厚くしたテラスゲート構造となっている。
【００７４】
本変形例に係るパワーＭＯＳＦＥＴでは、厚く設けられたゲート絶縁膜８ｂの下のｎピラー層３ｂの不純物濃度を高くした構成となっている。これにより、図１８に示すパワーＭＯＳＦＥＴよりも低オン抵抗とすることができる。本変形例に示すように、ゲート絶縁膜８を部分的に厚くして耐圧を保持させる場合には、ゲート絶縁膜８の厚い部分に対応するｎピラー層３の濃度を、図１８に示すパワーＭＯＳＦＥＴのゲート電極９の中央下のｎピラー層３ｂの濃度よりも高くすることができる。さらに、チャージバランスを取るために、隣接するｐピラー層４ｂの濃度も高くする。
【００７５】
（第７の実施形態）
図２０は、第７の実施形態に係る電力用半導体素子を構成する半導体層の平面配置を示す模式図であり、ｐピラー層４およびｐベース層５の配置を示している。本実施形態では、同図中に示すように、ドット状のｐピラー層４とｐベース層５が、それぞれ所定の周期で格子状に配置されている。また、同図中にＢ−Ｂで示される断面は、例えば、図１８に示す断面構造とすることができる。ｐベース層５の表面には、ｎソース層６が設けられ、さらに、ｐベース層の下には、ｐピラー層４ａが配置されている。
【００７６】
図２０中における上下および横方向の周期幅は、ｐベース層５が配置された周期幅の方がｐピラー層４が配置された周期幅よりも広い。そして、図示しないゲート電極９は、ｐベース層５の間を覆うように格子状に設けられる。また、ｐベース層５に直接接続されていないｐピラー層４ｂは、表面ｐピラー層１０を介して各ｐベース層５に接続されている。一方、表面ｐピラー層１０に囲まれた領域には、ｎピラー層３およびｐピラー層４ｂに接して、図示しない表面ｎピラー層１１が設けられている。これにより、表面ｐピラー層１０と表面ｎピラー層とは、横方向に交互に設けられた構成となっている。
【００７７】
図２０に示すような平面配置においても、表面ｐピラー層１０が空乏化し、ゲート電極９下に位置するｐピラー層４ｂとｐベース層５との間の電気的な接続が遮断される。これにより、前述した実施形態と同様に、スイッチングノイズが低減される。また、ｐベース層５との間の電気的な接続が遮断されたｐピラー層４ｂでは、空乏層の広がりが抑制されるので、ｎピラー層３中の電流チャネルが狭まらず、オン抵抗の低減を図ることができる。
【００７８】
さらに、図２０中に示された４つのｐベース層５に囲まれた中心領域（ゲート電極９の中心部下）において、ｎピラー層３の不純物濃度を高く設けることができるので、オン抵抗を低減することが可能である。したがって、最大ドレイン電流を大きくして、大電流密度動作を実現することができる。
【００７９】
また、例えば、図２〜図４に示す第１の実施形態のように、ストライプ状にｐベース層５やゲート電極９を設ける構成に比べ、図示しないゲート電極９の面積を相対的に増加させることができる。これにより、ゲート電極９下に配置される高濃度化したｎピラー層３を増やすことができるので、ストライプ状にｐベース層５やゲート電極９を設ける構成よりもオン抵抗を低減することができる。
【００８０】
さらに、図２０に示すような表面ｐピラー層１０の配置にすると、ｐベース層５に近いほど隣り合う表面ｐピラー層１０の間隔は狭くなる。これにより、ｐベース層５に近い領域で表面ｎピラー層１１および表面ｐピラー層１０の濃度を相対的に高くすることできる。オン状態ではｐベース層５に近いほど電流密度が高くなる。したがって、ｐベース層５に近い領域で表面ｎピラー層１１濃度を高くすれば、オン抵抗をより低減することが可能である。
【００８１】
図２０に示すｐピラー層４およびｐベース層５の配置を備えるパワーＭＯＳＦＥＴに適用されるゲート構造は、特定のＭＯＳゲート構造に限定されることはなく、図１および図１９に示すようなテラスゲート構造を適用することもできる。また、図１８に示すプレナーゲート構造であっても良い。
【００８２】
図２１〜図２３は、第７の実施形態の変形例に係るｐピラー層４およびｐベース層５の配置を模式的に示す平面図である。ｐピラー層４およびｐベース層５の配置は、図２１に示すように、同図中の水平方向にオフセットしたドット状パターンとすることもできる。
【００８３】
図２１に示すｐピラー層４およびｐベース層５では、ドット状のｐピラー層４およびｐベース層５の並びが、それぞれの配列ごとに位相をシフトして設けられる。同図中に示す例では、水平方向の位相をシフトした千鳥状の配置となっている。また、隣り合うｐベース層５の間に配置されたｐピラー層４は、表面ピラー層１１を介して複数のｐベース層４に電気的に接続されている。
【００８４】
また、ｐピラー層４は、表面ｐピラー層１０を介していずれかのｐベース層５と接続されていれば良い。したがって、図２２および図２３に示すように、表面ｐピラー層１０が、各ｐピラー層４と、各ｐピラー層４に近接するｐベース層５とを接続するように配置することができる。
【００８５】
図２２に示すｐピラー層４およびｐベース層５の配置では、隣り合うｐベース層５の間に配置されたｐピラー層４は、近接するｐベース層５のみに表面ｐピラー層１０を介して接続されている。このため、隣り合うｐベース層５の間に設けられる図示しないゲート電極の中心部下において、表面ｐピラー層１０が設けられない領域が形成される。一方、表面ｐピラー層１０が設けられていない領域には、表面ｎピラー層１１を設けることができる。したがって、表面ｎピラー層１１の面積を相対的に増加させることができ、オン抵抗をより低減することが可能となる。ｐベース層５の周りでは、ｐベース層５に接続された表面ｐピラー層１０と、表面ｐピラー層１０の間に設けられた表面ｎピラー層１１とが、横方向に交互に配置される構成となっている。
【００８６】
図２３に示す変形例では、ｐピラー層４およびｐベース層５の並びは、図２１と同じように、水平方向の位相をシフトした千鳥状の配置となっている。各ｐベース層５に近接して配置されたｐピラー層４ｂと各ｐベース層５との間が、表面ｐピラー層１０によって接続されている。また、各ｐベース層５との間がｐピラー層４ｂよりも離れた位置にあるｐピラー層４ｃは、それぞれ、近接する複数のｐベース層５との間で、表面ｐピラー層１０によって接続されている。このような構成においても、ｐピラー層４ｃとｐベース層５とに接続された表面ｐピラー層１０によって囲まれた領域に表面ｎピラー層１１が設けられる。したがって、表面ｎピラー層１１は、表面ｐピラー層１０との間で横方向に交互に配置されている。
【００８７】
図２３に示すようなｐピラー層４およびｐベース層５であっても、隣り合うｐベース層５の間に設けられるゲート電極の中心部において、表面ｐピラー層１０を設けない領域を形成することができる。したがって、図示しない表面ｎピラー層１１の面積を相対的に増加させることができ、オン抵抗を低減することが可能となる。
【００８８】
さらに、図２２および図２３に示した構成は、図１および図１８示すような、ストライプ状のｐピラー層４およびｎピラー層３を有する構造にも適用することができる。例えば、図１８において、ｎピラー層３ｂの表面に接する表面ｐピラー層１０の一部を表面ｎピラー層１１の一部に入れ替えることにより構成することができる。
【００８９】
（第８の実施形態）
図２４は、第８の実施形態に係るパワーＭＯＳＦＥＴのゲート電極９と表面ｎピラー層１１および表面ｐピラー層１０との関係を模式的に示す平面図である。
【００９０】
図２４に示すように、ゲート電極９は、開口部２７を有するはしご状の平面形状をしている。また、隣り合うｐベース層５の間にゲート電極９が設けられた時、表面ｐピラー層１０の上にはゲート電極９の開口部２７が位置し、表面ｎピラー層１１上にゲート電極９が設けられる構成となっている。
【００９１】
例えば、図１〜４および図１８に係る実施形態では、オン抵抗を低減する効果が得られる。しかしながら、ゲート電極９の面積に対応してゲートドレイン間容量Ｃｇｄが大きくなると、スイッチング損失が増加してしまうことがある。そこで、図２４に示すように、表面ｐピラー層１０の上に、ゲート電極９の開口部１１を設けることにより、Ｃｇｄを低減ですることができる。
【００９２】
一方、表面ｎピラー層１１の上には、ゲート電極９が設けられるので、前述したようにゲート絶縁膜８と表面ｎピラー層１１との間に蓄積チャネルが形成される。したがって、オン抵抗を低減する効果を維持して、Ｃｇｄを小さくすることが可能である。
【００９３】
図２５は、本実施形態の変形例に係るパワーＭＯＳＦＥＴのゲート電極９と、表面ｎピラー層１１および表面ｐピラー層１０と、の関係を模式的に示す平面図である。図２５に示す変形例では、開口部２７は、一部の表面ｐピラー層１０の上に設けられている。図２４に示す実施形態では、全ての表面ｐピラー層１０の上に、ゲート電極９の開口部２７が設けられている。これに対し、図２５に示すように、表面ｐピラー層１０の上に設ける開口部２７の数を変えることにより、Ｃｇｄの値を調整することが可能となる。
【００９４】
（第９の実施形態）
図２６は、第９の実施形態に係るパワーＭＯＳＦＥＴの構造を模式的に示す断面図である。本実施形態に係るパワーＭＯＳＦＥＴは、図８に示すパワーＭＯＳＦＥＴと同じテラスゲート構造を有し、２つのｐベース層５の間に多数のｐピラー層４とｎピラー層３を備えている。一方、本実施形態に係るパワーＭＯＳＦＥＴでは、２つのｐベース層５の間に設けられたゲート電極９の中央部において、表面ｐピラー層１０に接続するｐピラー層４のドレイン層２側の端と、ドレイン層２と、の間の間隔が、ｐベース層５が表面に設けられたｐピラー層４のドレイン層２側の端と、ドレイン層２と、の間の間隔よりも広くなっている。すなわち、表面ｐピラー層１０からドレイン層２に向かう方向のｐピラー層４の深さが浅くなっている。
【００９５】
図２６中に示すテラスゲート構造を用いることにより、前述したように、ゲート絶縁膜８が厚いゲート電極９の中央部において、ゲート絶縁膜８が保持する電圧が高くなる。その結果、ＳＪ構造が保持すべき電圧を相対的に小さくすることができ、ＳＪ構造の厚さを薄くすることができる。すなわち、図２６中に示すように、ｐピラー層４の深さを浅く設けることが可能となる。これにより、ゲート電極９の中央部において、ドリフト層の厚さを薄くした場合と同じ効果が得られ、オン抵抗を低減することが可能となる。また、図２６に示すように、ｐピラー層４およびｎピラー層３の不純物濃度を、ｐベース層５側からゲート電極９の中央部の方向に向けて高くする濃度変化と組み合わせることにより、さらにオン抵抗を低減することができる。
【００９６】
図２７は、本実施形態の変形例に係るパワーＭＯＳＦＥＴの構造を模式的に示す断面図である。本変形例では、２つのｐベース層５の間に設けられたゲート電極９の中央部下において、スーパージャンクション層２２を表面から掘り込んだ構造を有している。すなわち、表面ｐピラー層１０とゲート絶縁膜８との界面からドレイン層２までの厚さを、ソース電極７に接続するｐベース層５の表面からドレイン層２間での厚さより薄くして、オン抵抗を低減する構成となっている。
【００９７】
一方、ゲート絶縁膜８は、ｐベース層５の側よりもゲート電極９の中央部で厚く設けられており、ゲート絶縁膜８が保持できる電圧がゲート電極９の中央部において相対的に高くなる。したがって、ＳＪ構造が薄くなって耐圧が低下する分を補うことができるので、耐圧を低下させることなくオン抵抗を低減することが可能である。
【００９８】
以上、本発明の第１乃至第５の実施形態について説明したが、本発明は、上記実施形態に限定されるものではない。例えば、第１の導電型をｎ型、第２の導電型をｐ型として説明をしたが、第１の導電型をｐ型、第２の導電型をｎ型としても実施可能である。
【００９９】
例えば、スーパージャンクション構造の形成方法は、上述した方法に限定されることはなく、複数回のイオン注入とエピタキシャル成長を繰り返す方法以外に、トレンチ溝を形成後に埋め込み成長を行う方法やトレンチ溝を形成した後、側壁にイオン注入を行う方法など、様々な方法で実施可能である。
【０１００】
また、ｐピラー層４は、ｎ＋ドレイン層２に接しない構造を示したが、接していても実施可能である。さらにまた、ｐピラー層４とｎ＋ドレイン層２の間にｎピラー層３よりも濃度が低いｎ−層が形成されていても実施可能である。
【０１０１】
また、半導体材料としてシリコン（Ｓｉ）を用いたＭＯＳＦＥＴを説明したが、例えばシリコンカーバイト（ＳｉＣ）や窒化ガリウム（ＧａＮ）等の化合物半導体やダイアモンドなどのワイドバンドギャップ半導体を用いることができる。さらに、スーパージャンクション構造を有するＭＯＳＦＥＴ以外にも、ＭＯＳＦＥＴとＳＢＤとの混載素子、ＩＧＢＴなどの素子でも適用可能である。
【符号の説明】
【０１０２】
１  ドレイン電極
２  ｎ＋ドレイン層
３  ｎピラー層
４  ｐピラー層
５  ｐベース層
６  ｎソース層
７  ソース電極
８  ゲート絶縁膜
９  ゲート電極
１０  表面ｐピラー層
１１  表面ｎピラー層
１２  ガードリング層
２１  半導体基板
【図１】
0005462020.tif 000002
【図３】
0005462020.tif 000003
【図７】
0005462020.tif 000004
【図８】
0005462020.tif 000005
【図９】
0005462020.tif 000006
【図１０】
0005462020.tif 000007
【図１１】
0005462020.tif 000008
【図１２】
0005462020.tif 000009
【図１３】
0005462020.tif 000010
【図１４】
0005462020.tif 000011
【図１５】
0005462020.tif 000012
【図１６】
0005462020.tif 000013
【図１７】
0005462020.tif 000014
【図１８】
0005462020.tif 000015
【図１９】
0005462020.tif 000016
【図２４】
0005462020.tif 000017
【図２５】
0005462020.tif 000018
【図２６】
0005462020.tif 000019
【図２７】
0005462020.tif 000020
【図２】
0005462020.tif 000021
【図４】
0005462020.tif 000022
【図５】
0005462020.tif 000023
【図６】
0005462020.tif 000024
【図２０】
0005462020.tif 000025
【図２１】
0005462020.tif 000026
【図２２】
0005462020.tif 000027
【図２３】
0005462020.tif 000028