(57)【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する電源電圧を発生する電源部と、
前記電源部から前記被試験デバイスに至る経路上に設けられた誘導負荷部と、
前記誘導負荷部に対して前記被試験デバイスと並列に接続された第１半導体スイッチと、
前記被試験デバイスに対する電源電圧の供給を遮断する場合に、前記第１半導体スイッチをオンとする制御部と、
前記電源部および前記誘導負荷部の間に設けられた第２半導体スイッチと
を備え、
前記制御部は、前記被試験デバイスに対する電源電圧の供給を遮断する場合に、前記第２半導体スイッチをオフとした後に前記第１半導体スイッチをオンとする、試験装置。
【請求項２】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する電源電圧を発生する電源部と、
前記電源部から前記被試験デバイスに至る経路上に設けられた誘導負荷部と、
前記誘導負荷部に対して前記被試験デバイスと並列に接続された第１半導体スイッチと、
前記被試験デバイスに対する電源電圧の供給を遮断する場合に、前記第１半導体スイッチをオンとする制御部と、
被写体における温度分布を検出するカメラにより前記被試験デバイスを撮像する撮像部と、
得られた温度分布に応じて前記被試験デバイスに含まれる複数のスイッチ素子のうち故障したスイッチ素子を特定する特定部と
を備え、
前記特定部は、温度が予め定められた基準値より高くなった場所の近傍における予め定められた範囲内の前記スイッチ素子を故障したスイッチ素子として特定する、試験装置。
【請求項３】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する電源電圧を発生する電源部と、
前記電源部から前記被試験デバイスに至る経路上に設けられた誘導負荷部と、
前記誘導負荷部に対して前記被試験デバイスと並列に接続された第１半導体スイッチと、
試験の異常発生時に、前記被試験デバイスに対する電源電圧の供給を遮断する場合に、前記第１半導体スイッチをオンとする制御部と
を備える試験装置。
【請求項４】
前記第１半導体スイッチは、前記被試験デバイスより許容電流が大きい、請求項１から３のいずれか１項に記載の試験装置。
【請求項５】
前記第１半導体スイッチは、前記被試験デバイスよりオン抵抗が小さい、請求項１から４のいずれか１項に記載の試験装置。
【請求項６】
前記被試験デバイスと並列に接続され、前記被試験デバイスに印加される電圧をクランプする放電管を更に備える請求項１から５のいずれか１項に記載の試験装置。
【請求項７】
前記誘導負荷部に対して前記被試験デバイスと直列に接続された複数の第３半導体スイッチを更に備え、
前記制御部は、前記被試験デバイスに対する電源電圧の供給を遮断する場合に、前記複数の第３半導体スイッチをオフとする、請求項１から６のいずれか１項に記載の試験装置。
【請求項８】
前記被試験デバイスおよび前記第１半導体スイッチは絶縁ゲート型バイポーラトランジスタである請求項１から７のいずれか１項に記載の試験装置。
【請求項９】
前記撮像部は、複数の前記被試験デバイスが形成されたウエハを撮像し、
前記特定部は、前記ウエハの温度分布に応じて故障した前記スイッチ素子を含む前記被試験デバイスを特定する、請求項２に記載の試験装置。
【請求項１０】
前記被試験デバイス上にパッドを配置し、当該パッド上から撮像して得られる温度分布に応じて故障セルを特定する、請求項３または９に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置に関する。
【背景技術】
【０００２】
大電流回路に用いられるスイッチデバイスとして、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す）等の素子を用いたデバイスが知られている。当該デバイスには、要求される電流仕様等に応じて、複数のＩＧＢＴ素子が並列に形成される（例えば、特許文献１参照）。当該デバイスを試験する試験装置は、共通の電源から、複数のＩＧＢＴに電源電力を供給する。
特許文献１  特開２０００−５８８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
大電流のスイッチデバイスの試験項目として、アバランシェ破壊試験がある。アバランシェ破壊試験においては、被試験デバイスをインダクタなどの誘導負荷に接続し、被試験デバイスを導通状態にしている間に、当該誘導負荷に電気エネルギーを蓄積する。その後、被試験デバイスを非導通状態に切り替えて、誘導負荷に蓄積された電気エネルギーを被試験デバイスに印加したときの被試験デバイスの耐性を試験する。
【０００４】
ここで、被試験デバイスが非導通状態となっている間に、被試験デバイスの定格値を超える電圧が印加されることによって被試験デバイスに流れる電流をアバランシェ電流と称する。アバランシェ電流が流れている時間をアバランシェ時間と称する。アバランシェ時間内に被試験デバイスに印加されている電圧をアバランシェ電圧と称する。
【０００５】
アバランシェ期間において被試験デバイスが短絡モードで故障すると、過大電流が被試験デバイスを流れる。過大電流が被試験デバイスを流れると、被試験デバイスの損傷が拡大して、被試験デバイスが故障した原因を解析することが困難になる場合がある。また、当該過大電流によって、試験装置が損傷する場合もある。そこで、被試験デバイス及び試験装置が損傷することを防ぐべく、被試験デバイスが故障した場合には、スイッチ等により速やかに誘導負荷からの電流が被試験デバイスに流れることを防ぐことが重要である。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスに供給する電源電圧を発生する電源部と、前記電源部から前記被試験デバイスに至る経路上に設けられた誘導負荷部と、前記誘導負荷部に対して前記被試験デバイスと並列に接続された第１半導体スイッチと、前記被試験デバイスに対する電源電圧の供給を遮断する場合に、前記第１半導体スイッチをオンとする制御部とを備える試験装置を提供する。
【０００７】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００８】
【図１】被試験デバイス２００を試験する試験装置１００の構成例を、被試験デバイス２００とあわせて示す。
【図２】異常検出部３０の構成例を示す。
【図３】ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量の試験において、被試験デバイス２００が正常に動作した場合における、被試験デバイス２００のゲート電圧、コレクタ−エミッタ間電圧、コレクタ電流、第１半導体スイッチ２４の制御信号および接続点Ａの電圧の波形の一例を示す。
【図４】ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量の試験において、被試験デバイス２００が異常動作した場合における、被試験デバイス２００のゲート電圧、コレクタ−エミッタ間電圧、コレクタ電流、第１半導体スイッチ２４の制御信号および接続点Ａの電圧の波形の一例を示す。
【図５】第３半導体スイッチ２８−１および２８−２のそれぞれ毎に、入力タイミングを変えた制御信号の一例を示す。
【図６】第３半導体スイッチ２８−１および２８−２のそれぞれ毎に、変化時における傾きを変えた制御信号の一例を示す。
【発明を実施するための形態】
【０００９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１０】
図１は、被試験デバイス２００を試験する試験装置１００の構成例を、被試験デバイス２００とあわせて示す。被試験デバイス２００は、例えば絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の高耐圧、大電流のスイッチ素子を含む。被試験デバイス２００は、共通の基板に並列に形成された複数のスイッチ素子を有してよい。
【００１１】
被試験デバイス２００は、数百から数千Ｖ程度の耐圧を有しており、且つ、数Ａから数百Ａ程度の電流を流すことができるデバイスであってよい。また、被試験デバイス２００は、車載用のデバイスであってよい。
【００１２】
試験装置１００は、制御部１０、電源部２０、誘導負荷部２２、第１半導体スイッチ２４、第２半導体スイッチ２６、第３半導体スイッチ２８−１、２８−２、異常検出部３０、放電管５０、絶縁増幅器５２、および、クランプ部６０を備える。制御部１０は、試験装置１００の各構成要素を制御する。制御部１０は、試験装置１００の各構成要素に対して信号を供給し、また、各構成要素からの信号を受信してよい。
【００１３】
制御部１０は、試験装置１００の使用者から与えられるプログラムに応じて、各構成要素を制御してよい。制御部１０は、被試験デバイス２００を動作させる試験信号を、被試験デバイス２００に供給する。例えば制御部１０は、被試験デバイス２００内のスイッチ素子をオン／オフする試験信号を生成する。試験装置１００は、試験信号に応じて被試験デバイス２００に印加される電圧または電流、若しくは、被試験デバイス２００が出力する電圧または電流に基づいて、被試験デバイス２００の良否を判定してよい。例えば制御部１０が供給する試験信号は、被試験デバイス２００内のスイッチ素子のゲート端子に印加される。
【００１４】
電源部２０は、電圧源４２と、コンデンサ４４を有し、被試験デバイス２００に供給する電源電圧を発生する。電源部２０から被試験デバイス２００に至る経路上に誘導負荷部２２が設けられる。電源部２０が供給する電源電圧は、誘導負荷部２２を介してスイッチ素子のエミッタ端子またはコレクタ端子（若しくは、ソース端子またはドレイン端子）に印加される。また、電源部２０は、スイッチ素子のエミッタ・コレクタ間電流を供給する。電源部２０は、被試験デバイス２００の仕様として規定された電源電圧を発生する。電源部２０は、一例として、６００Ｖから１０００Ｖの直流の電源電圧を発生する。
【００１５】
誘導負荷部２２は、インダクタンスを有し、電源部２０と被試験デバイス２００との間の経路上に設けられる。誘導負荷部２２は、一例として、インダクタ４６である。誘導負荷部２２は、異なるインダクタンスを有する複数のインダクタ４６が切り換えられて、いずれかが経路上に接続される構成であってもよい。これにより、誘導負荷部２２は、被試験デバイス２００の種類および試験内容に応じたインダクタンスを、電源部２０と被試験デバイス２００との間の径路上に設けることができる。誘導負荷部２２は、被試験デバイス２００をオン状態からオフ状態に遷移させた場合に、逆起電力を生じる。本例の試験装置１００は、誘導負荷部２２で生じる逆起電力を用いて、被試験デバイス２００の耐圧を試験してよい。
【００１６】
第１半導体スイッチ２４は、誘導負荷部２２に対して被試験デバイス２００と並列に接続される。本実施形態では、第１半導体スイッチ２４のエミッタ端子は被試験デバイス２００のスイッチ素子のエミッタ端子に接続され、第１半導体スイッチ２４のコレクタ端子は被試験デバイス２００のスイッチ素子のコレクタ端子に接続される。第１半導体スイッチ２４は、制御部１０の制御により、オン／オフする。第１半導体スイッチ２４は、被試験デバイス２００に対する電源電圧の供給を遮断する場合に制御部１０によりオンとされ、被試験デバイス２００のコレクタ−エミッタ間を接続してよい。第２半導体スイッチ２６がオフとなり電源電圧の供給が遮断されたときに誘導負荷部２２に逆起電力が生じ、被試験デバイス２００のエミッターコレクタ間に過大電圧を検出すると、制御部１０は、第１半導体スイッチ２４をオンとして低抵抗とし、第１半導体スイッチ２４に電流を流す。これにより、被試験デバイス２００に過大な電流が流れることを防ぐことができる。
【００１７】
第１半導体スイッチ２４はＩＧＢＴであってよい。第１半導体スイッチ２４は、被試験デバイス２００より許容電流が大きいことが好ましい。また、第１半導体スイッチ２４の許容電流は、電源部２０が被試験デバイス２００に供給可能な電流量よりも大きいことが好ましい。第１半導体スイッチ２４が十分に大きな電流容量を持つことにより、電源電圧遮断時に確実に電流を流すことができる。また、第１半導体スイッチ２４は、被試験デバイス２００よりオン抵抗が小さいことが好ましい。第１半導体スイッチ２４が、被試験デバイス２００よりオン抵抗が小さければ、電源電圧遮断時に被試験デバイス２００が短絡モードで故障しても、誘導負荷部２２から被試験デバイス２００および第１半導体スイッチ２４に向けて流れ込む電流の大部分を第１半導体スイッチ２４に流すことができ、被試験デバイス２００に過大な電流が流れてダメージを与えることを防止できる。
【００１８】
放電管５０は、被試験デバイス２００と並列に接続される。放電管５０は、被試験デバイス２００に印加される電圧をクランプする。放電管５０は、被試験デバイス２００に印加される電圧が所定値に達した場合に放電し、被試験デバイス２００に過大な電圧が印加されることを防ぐ。
【００１９】
クランプ部６０は、誘導負荷部２２の被試験デバイス２００側の端子が接続されたノード（接続点Ａ）に接続され、当該ノードの電圧が所定電圧値を越えないよう、電圧クランプをする。一例として、クランプ部６０は、ダイオード６２、コンデンサ６４、およびクランプ電圧設定部６６を有する。ダイオード６２のアノードは、誘導負荷部２２の被試験デバイス２００側の端子が接続されたノードに接続され、カソードはコンデンサ６４の一端およびクランプ電圧設定部６６に接続される。コンデンサ６４の他端は接地電位等の基準電位に接続される。クランプ電圧設定部６６は、電圧クランプを行うべき電圧ＶＣｌａｍｐを出力する。ダイオード６２のアノードの電位、すなわち誘導負荷部２２の被試験デバイス２００側の端子が接続されたノードの電位が、クランプ電圧設定部６６が出力する電圧よりも高くなった場合、ダイオード６２に順方向に電流が流れ、アノードの電位上昇が抑制される。なお、クランプ電圧設定部６６は、ダイオード６２の順方向電圧降下を踏まえアノードの電位が所定電圧値を超えないよう設定されてよい。
【００２０】
第２半導体スイッチ２６は、電源部２０と誘導負荷部２２との間に設けられ、電源部２０と誘導負荷部２２との間を接続または切断する。第２半導体スイッチ２６は、制御部１０の制御により、オン／オフする。第２半導体スイッチ２６は、試験中において電源部２０と誘導負荷部２２との間を接続し、試験中以外の期間において、電源部２０と誘導負荷部２２との間を切断する。第２半導体スイッチ２６は、一例として、リレーまたはＩＧＢＴ等の半導体スイッチである。
【００２１】
１又は複数の第３半導体スイッチ２８−１および２８−２は、誘導負荷部２２と被試験デバイス２００との間の経路上に、誘導負荷部２２に対して被試験デバイス２００と直列に接続される。第３半導体スイッチの数は２個に限定されず、１個又は３個以上直列に接続されてよい。第３半導体スイッチ２８−１および２８−２は、制御部１０の制御により、オン／オフする。本実施形態においては、第３半導体スイッチ２８−１および２８−２は、誘導負荷部２２における電源部２０が接続されていない側の端子と、ＩＧＢＴである被試験デバイス２００のコレクタとの間の経路上に設けられる。制御部１０は、被試験デバイス２００に対する電源電圧の供給を遮断する場合に、第３半導体スイッチ２８−１および２８−２をオフとする。第３半導体スイッチ２８−１および２８−２は、異常時において誘導負荷部２２と被試験デバイス２００との間を切断する。半導体スイッチのスイッチング速度は耐圧が小さいほど速いので、迅速に被試験デバイス２００への電源電圧の供給を遮断するために、第３半導体スイッチ２８−１および２８−２の耐圧は、被試験デバイス２００の耐圧より小さくしてもよい。
【００２２】
第３半導体スイッチ２８−１および２８−２のそれぞれに対応して、絶縁増幅器５２が設けられる。そして、複数の絶縁増幅器５２のそれぞれは、外部から入力される制御信号に応じて、対応する第３半導体スイッチ２８−１および２８−２をオンまたはオフとする。本実施形態においては、複数の絶縁増幅器５２のそれぞれは、ＩＧＢＴである対応する第３半導体スイッチ２８−１および２８−２のゲート電圧を制御して、コレクタ−エミッタ間をオン（接続）またはオフ（切断）とする。
【００２３】
さらに、複数の絶縁増幅器５２のそれぞれは、制御信号を出力する外部の回路と、対応する第３半導体スイッチ２８−１および２８−２との間を絶縁する。これにより、複数の絶縁増幅器５２のそれぞれは、電源部２０から被試験デバイス２００に供給される高電圧を、制御信号を出力する外部の回路に供給させないようにできる。
【００２４】
異常検出部３０は、当該試験装置１００が異常な動作をしているかどうかを検出する。異常検出部３０は、一例として、被試験デバイス２００に異常な電流が流れたことまたは異常な電圧が発生したことを検出する。また、異常検出部３０は、一例として、被試験デバイス２００の温度が予め定められた値を超えた場合に異常な動作として検出してもよい。制御部１０は、試験の異常発生時に、第１から第３の半導体スイッチを制御して、被試験デバイス２００に対する電源電圧の供給を遮断してよい。これにより、予期せぬ環境に被試験デバイスが晒されて、被試験デバイス２００自身および他のデバイスが損傷することを防ぐことができる。
【００２５】
図２は、本実施形態における異常検出部３０の構成を示す。異常検出部３０は、撮像部７０及び特定部８０を備える。撮像部７０は、被写体における温度分布を検出するカメラにより被試験デバイス２００を撮像する。例えば、撮像部７０は、複数の被試験デバイス２００が形成されたウエハを撮像し、ウエハ上における各被試験デバイス２００の温度を検出してよい。特定部８０は、撮像部７０が撮像して得られた温度分布に応じて、被試験デバイス２００に含まれる複数のスイッチ素子のうち故障したスイッチ素子を特定する。被試験デバイス２００が複数のスイッチ素子を含む場合に、撮像部７０を用いて被試験デバイス２００の温度分布を測定することで、温度異常に晒されたスイッチ素子の位置を特定できる。
【００２６】
撮像部７０が複数の被試験デバイス２００が形成されたウエハを撮像する場合、特定部８０は、ウエハの温度分布に応じて故障したスイッチ素子を含む被試験デバイス２００を特定してよい。例えば、特定部８０は、温度が所定の基準値より高くなった場所の近傍における所定範囲内のスイッチ素子を故障したスイッチ素子として特定してよい。このような構成により、検出試験装置１００が、ウエハ内に含まれる複数の被試験デバイス２００を並行して試験する場合に、ウエハ内の広範な範囲に渡って温度の異常を検出して、温度異常によって被試験デバイス２００が損傷を受けた可能性のある領域を特定できる。特定部８０は、温度が所定の基準値より高くなった場所の近傍における所定範囲内のスイッチ素子を制御部１０に通知してよく、制御部１０は、通知された範囲内のスイッチ素子に対する電源電圧の供給を遮断してよい。
【００２７】
撮像部７０は、被試験デバイス２００上に配置されたパッド上から被試験デバイス２００を撮像してよく、この場合、特定部８０は得られた温度分布に応じて故障した被試験デバイス２００を特定してよい。被試験デバイス２００上に配置されるパッドは、被試験デバイス２００に含まれる複数のスイッチ素子のそれぞれに対応して設けられてよく、これに代えて複数素子に共通して設けられてもよい。撮像部７０が被試験デバイス２００上に配置されるパッド上から被試験デバイス２００を撮像することで、パッド下の素子を露出させることなく温度の異常をある程度の精度で特定できる。また、被試験デバイス２００に含まれる複数のスイッチ素子のそれぞれに対応してパッドを設けることにより、個々のスイッチ素子について温度異常に晒されたか否かを特定できる。
【００２８】
図３は、ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量の試験において、被試験デバイス２００が正常に動作した場合における、被試験デバイス２００のゲート電圧、コレクタ−エミッタ間電圧、コレクタ電流、第１半導体スイッチ２４の制御信号および接続点Ａの電圧の波形の一例を示す。なお、図３において、Ｖｇｅは、被試験デバイス２００のゲート電圧（ゲート−エミッタ間電圧）を表す。また、Ｖｃｅは、被試験デバイス２００のコレクターエミッタ間電圧を表す。Ｉｃは、被試験デバイス２００のコレクタ電流を表す。ＳＷは、第１半導体スイッチ２４の制御信号の波形を表す。Ｖｓｗは、誘導負荷部２２の被試験デバイス２００側の端子が接続されたノード（接続点Ａ）の電位を表す。
【００２９】
ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量を試験する場合、まず、制御部１０は、被試験デバイス２００をオフとし、第２半導体スイッチ２６をオンとする。また、制御部１０は、異常は検出されていないので、第１半導体スイッチ２４をオフするとともに、第３半導体スイッチ２８−１および２８−２をオンする。被試験デバイス２００をオフおよび第２半導体スイッチ２６をオンとした後、接続点Ａの電位（Ｖｓｗ）は、電源電圧Ｖｃｃとなる。また、被試験デバイス２００のコレクタ−エミッタ間電圧（Ｖｃｅ）も、電源電圧Ｖｃｃとなる。
【００３０】
なお、制御部１０は、以後、第２半導体スイッチ２６をオンとした状態を維持する。また、制御部１０は、以後、異常が検出されるまで、第３半導体スイッチ２８−１および２８−２をオンとした状態を維持する。
【００３１】
続いて、制御部１０は、時刻ｔ１において、被試験デバイス２００をオフからオンに切り換える。時刻ｔ１において被試験デバイス２００がオンとなった後、被試験デバイス２００のコレクタ−エミッタ間電圧（Ｖｃｅ）は、０電位（グランド電位）となる。また、接続点Ａの電位（Ｖｓｗ）も、０電位（グランド電位）となる。
【００３２】
また、時刻ｔ１において被試験デバイス２００がオンとなった後、被試験デバイス２００のコレクタ電流Ｉｃは、誘導負荷部２２のインダクタンスに応じた変化速度で増加する。そして、誘導負荷部２２には、電源部２０から供給される電力によってエネルギーが蓄積される。
【００３３】
続いて、制御部１０は、時刻ｔ１から予め定められた時間が経過した時刻ｔ２において、被試験デバイス２００をオンからオフに切り換える。被試験デバイス２００がオンからオフに切り換えられると、誘導負荷部２２に流れる電流が遮断されて、誘導負荷部２２には、逆起電力が発生する。従って、時刻ｔ２において被試験デバイス２００がオフとなった後、接続点Ａの電位（Ｖｓｗ）は、電源部２０から発生される電源電位Ｖｃｃと誘導負荷部２２の逆起電力に応じた電圧とを加算した電圧に上昇する。
【００３４】
また、時刻ｔ２において被試験デバイス２００がオフとなった後、誘導負荷部２２は、時刻ｔ１から時刻ｔ２の間において蓄積したエネルギーを電流として放出する。被試験デバイス２００は、誘導負荷部２２から放出された電流をコレクタ電流Ｉｃを流すことにより吸収する。
【００３５】
従って、被試験デバイス２００は、時刻ｔ２において被試験デバイス２００がオフとなった後、誘導負荷部２２に蓄積されたエネルギーが全て放出されるまでの間、コレクタ電流Ｉｃを流す。そして、このコレクタ電流Ｉｃは、誘導負荷部２２のインダクタンスに応じた変化速度で減少する。なお、誘導負荷部２２に蓄積されたエネルギーが電流として放出される期間を、アバランシェ期間Ｔａｖという。
【００３６】
続いて、誘導負荷部２２に蓄積されたエネルギーが全て放出されると（時刻ｔ３）、コレクタ電流Ｉｃは、０となる。また、誘導負荷部２２により発生された逆起電力も０となるので、接続点Ａの電位（Ｖｓｗ）は、電源電圧Ｖｃｃとなる。また、被試験デバイス２００のコレクタ−エミッタ間電圧（Ｖｃｅ）も、電源電圧Ｖｃｃとなる。
【００３７】
試験装置１００は、アバランシェ破壊耐量の試験において、被試験デバイス２００に対して以上のような制御を行う。そして、試験装置１００は、以上の動作が正常に行われれば、即ち被試験デバイス２００に過電流が流れたり破壊したりしなければ、被試験デバイス２００が良品であると判定する。
【００３８】
図４は、ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量の試験において、被試験デバイス２００が異常動作した場合における、被試験デバイス２００のゲート電圧、コレクタ−エミッタ間電圧、コレクタ電流、第１半導体スイッチ２４の制御信号および接続点Ａの電圧の波形の一例を示す。なお、図４において、Ｖｇｅ、Ｖｃｅ、Ｉｃ、ＳＷおよびＶｓｗは、図３と同様である。
【００３９】
一方、試験中において、被試験デバイス２００が故障をしたとする。この場合、被試験デバイス２００の動作に異常が生じる。
【００４０】
例えば、アバランシェ期間Ｔａｖ中である時刻ｔ４において、被試験デバイス２００が短絡モードで故障したとする。この場合、誘導負荷部２２に逆起電力が発生して、コレクタ電流Ｉｃは、急速に増加する。また、接続点Ａの電位（Ｖｓｗ）は、被試験デバイス２００が短絡したことによって瞬間的にグランド電位に落ちるが、その後に急速に増加してクランプ電圧に達する。
【００４１】
ここで、このように被試験デバイス２００が故障した場合、被試験デバイス２００へと誘導負荷部２２から被試験デバイス２００へとコレクタ電流Ｉｃを流し続けると、コレクタ電流Ｉｃの増加により被試験デバイス２００が破壊してしまう可能性が高い。本実施形態に係る異常検出部３０は、このように被試験デバイス２００が故障した場合、異常が発生したことを制御部１０へ通知する。異常検出部３０は、一例として、アバランシェ期間において、コレクタ電流Ｉｃが急速に上昇したことを検出して、制御部１０へと通知する。
【００４２】
そして、制御部１０は、異常検出部３０から通知を受けたことに応じて、第１半導体スイッチ２４をオフからオンに切り替え、第３半導体スイッチ２８−１及び２８−２をオンからオフに切り換える（時刻ｔ５）。これにより、制御部１０は、誘導負荷部２２からの電流が被試験デバイス２００へと流れ込もうとする電流を第１半導体スイッチ２４に分流させ、被試験デバイス２００に流れ込むコレクタ電流Ｉｃを減少させるとともに、第３半導体スイッチ２８−１及び２８−２により誘導負荷部２２から被試験デバイス２００へとコレクタ電流Ｉｃが急速に流れ込むのを遮断することができる。電圧制御部１０は、被試験デバイス２００に対する電源電圧の供給を遮断する場合に、第２半導体スイッチ２６をオフとした後に第１半導体スイッチ２４をオンとしてよい。第１半導体スイッチ２４と第２半導体スイッチ２６が同時にオンしないので、誘導負荷部２２から接地電位までが短絡されることがなく、過剰な電流が電源部２０から供給されることを防ぐことができる。以上のような動作により、試験装置１００によれば、ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量の試験において、過電流が流れて被試験デバイス２００が破壊したり、試験装置１００自体が破壊したりすることを防止することができる。
【００４３】
また、被試験デバイス２００が開放モードで故障した場合においても、制御部１０は、異常検出部３０から通知を受けたことに応じて、第１半導体スイッチ２４をオフからオンに切り替える。これにより、被試験デバイス２００のコレクタ−エミッタ間を低電圧に保つことができ、被試験デバイス２００が破壊したり、試験装置１００自体が破壊したりすることを防止することができる。
【００４４】
図５は、第３半導体スイッチ２８−１及び２８−２のそれぞれ毎に、入力タイミングを変えた制御信号の一例を示す。
【００４５】
制御部１０は、第３半導体スイッチ２８−１及び２８−２のそれぞれをオフからオンにさせる場合における複数の制御信号のそれぞれの入力タイミングを、被試験デバイス２００により近い半導体スイッチほどより遅くしてもよい。これにより、制御部１０は、第３半導体スイッチ２８−１及び２８−２をオフからオンに遷移させる場合において、グランド電位側（即ち、第３半導体スイッチ２８−２）を最後にオンとすることができる。
【００４６】
また、制御部１０は、第３半導体スイッチ２８−１及び２８−２のそれぞれをオンからオフにさせる場合における複数の制御信号のそれぞれの入力タイミングを、被試験デバイス２００により近い半導体スイッチほどより早くしてもよい。これにより、制御部１０は、第３半導体スイッチ２８−１及び２８−２をオンからオフに遷移させる場合において、グランド電位側（即ち、第３半導体スイッチ２８−２）を最初にオフとすることができる。
【００４７】
このような制御部１０によれば、誘導負荷部２２に過大な電圧が発生している場合であっても、第３半導体スイッチ２８−１及び２８−２に対して平均化した電圧を印加させるので、即ち、１つの半導体スイッチのみに過大な電圧を印加させないので、第３半導体スイッチ２８−１及び２８−２の故障を回避することができる。
【００４８】
図６は、第３半導体スイッチ２８−１及び２８−２のそれぞれ毎に、オン及びオフの間の遷移において制御信号の変化における傾きを変えた変形例を示す。制御部１０は、一例として、複数の制御信号のそれぞれを変化させる傾きを調整する。
【００４９】
この場合、制御部１０は、複数の制御信号のそれぞれの傾きを、被試験デバイス２００により近い半導体スイッチほど緩やかにする。これにより、制御部１０は、第３半導体スイッチ２８−１及び２８−２をオフからオンに遷移させる場合において、グランド電位側（即ち、第３半導体スイッチ２８−２）を最後にオンとすることができる。
【００５０】
また、制御部１０は、第３半導体スイッチ２８−１及び２８−２のそれぞれをオンからオフにさせる場合における複数の制御信号のそれぞれの傾きを、被試験デバイス２００により近い半導体スイッチほどより急峻とする。これにより、制御部１０は、第３半導体スイッチ２８−１及び２８−２をオンからオフに遷移させる場合において、グランド電位側（第３半導体スイッチ２８−２）の半導体スイッチを最初にオフとすることができる。
【００５１】
このような制御部１０であっても、誘導負荷部２２に過大な電圧が発生している場合であっても、第３半導体スイッチ２８−１及び２８−２に対して平均化した電圧を印加させるので、即ち、１つの半導体スイッチのみに過大な電圧を印加させないので、第３半導体スイッチ２８−１及び２８−２の故障を回避することができる。
【００５２】
このような構成により、被試験デバイスの破壊を防止するべく、一定の電流値等、異常を検出した場合に、デバイスへの電力供給を遮断することができる。また、電力供給を遮断するときに、過大な電流が被試験デバイスに流れることを防ぐことができる。
【００５３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５４】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００５５】
１０・・・制御部、２０・・・電源部、２２・・・誘導負荷部、２４・・・第１半導体スイッチ、２６・・・第２半導体スイッチ、２８−１・・・第３半導体スイッチ、２８−２・・・第３半導体スイッチ、３０・・・異常検出部、５０・・・放電管、６０・・・クランプ部、６２・・・ダイオード、６４・・・コンデンサ、６６・・・クランプ電圧設定部、１００  試験装置、２００・・・被試験デバイス
【図１】
0005528999.tif 000002
【図２】
0005528999.tif 000003
【図３】
0005528999.tif 000004
【図４】
0005528999.tif 000005
【図５】
0005528999.tif 000006
【図６】
0005528999.tif 000007