(57)【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行う第１スイッチ素子と、
該第１スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記第１スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記インダクタに流れるインダクタ電流を、抵抗を使用して直接、電圧に変換し出力するインダクタ電流検出回路部と、
予め設定された傾斜を有するスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記インダクタ電流検出回路部の出力電圧と該スロープ電圧を加算し、該加算した電圧と前記誤差増幅回路部の出力電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記第１スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、前記抵抗の抵抗値、前記出力端子から出力される出力電圧及び前記インダクタのインダクタンスの関数で定義された傾斜を有するように前記スロープ電圧を生成し出力することを特徴とするスイッチングレギュレータ。
【請求項２】
入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行う第１スイッチ素子と、
該第１スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記第１スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記インダクタに流れるインダクタ電流を、抵抗を使用して直接、電圧に変換し出力するインダクタ電流検出回路部と、
予め設定された傾斜を有するスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部の出力電圧と該スロープ電圧を加算し、該加算した電圧と前記インダクタ電流検出回路部の出力電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記第１スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、前記抵抗の抵抗値、前記出力端子から出力される出力電圧及び前記インダクタのインダクタンスの関数で定義された傾斜を有するように前記スロープ電圧を生成し出力することを特徴とするスイッチングレギュレータ。
【請求項３】
前記インダクタ電流検出回路部は、
前記インダクタ電流が流れるように接続されたセンス抵抗と、
該センス抵抗の両端電圧から前記インダクタ電流に応じた電圧を生成して出力する電流−電圧変換回路と、
を備え、
前記スロープ電圧生成回路部は、（前記センス抵抗の抵抗値）×（前記出力端子からの出力電圧）／（前記インダクタのインダクタンス）の関数で定義された傾斜を有するスロープ電圧を生成することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項４】
前記インダクタ電流検出回路部は、
前記インダクタ電流が流れるように接続されたセンス抵抗と、
該センス抵抗の両端電圧から前記インダクタ電流に応じた電圧を生成して出力する電流−電圧変換回路と、
を備え、
前記スロープ電圧生成回路部は、（前記センス抵抗の抵抗値）×｛−（前記出力端子からの出力電圧）｝／（前記インダクタのインダクタンス）の関数で定義された傾斜を有するスロープ電圧を生成することを特徴とする請求項２記載のスイッチングレギュレータ。
【請求項５】
前記スイッチング制御回路部は、
前記インダクタ電流検出回路部の出力電圧に前記スロープ電圧を加算して出力する加算回路と、
前記誤差増幅回路部からの出力電圧と該加算回路の出力電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
前記誤差増幅回路部の出力電圧から前記出力端子に接続された負荷の状態を検出して出力する負荷状態検出回路と、
該負荷状態検出回路の出力信号に応じて所定のパルス幅のクロック信号を生成して出力する発振回路と、
前記第１スイッチ素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記第１スイッチ素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記第１スイッチ素子のスイッチング制御を行う制御回路と、
を備え、
前記発振回路は、前記負荷状態検出回路から前記負荷が軽負荷状態であることを示す信号が出力されている間は、前記クロック信号の出力を停止することを特徴とする請求項１又は３記載のスイッチングレギュレータ。
【請求項６】
前記スイッチング制御回路部は、
前記誤差増幅回路部の出力電圧に前記スロープ電圧を加算して出力する加算回路と、
前記インダクタ電流検出回路部からの出力電圧と該加算回路の出力電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
前記加算回路の出力電圧から前記出力端子に接続された負荷の状態を検出して出力する負荷状態検出回路と、
該負荷状態検出回路の出力信号に応じて所定のパルス幅のクロック信号を生成して出力する発振回路と、
前記第１スイッチ素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記第１スイッチ素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記第１スイッチ素子のスイッチング制御を行う制御回路と、
を備え、
前記発振回路は、前記負荷状態検出回路から前記負荷が軽負荷状態であることを示す信号が出力されている間は、前記クロック信号の出力を停止することを特徴とする請求項２又は４記載のスイッチングレギュレータ。
【請求項７】
前記負荷状態検出回路は、前記誤差増幅回路部の出力電圧と所定の参照電圧との電圧比較を行い、前記誤差増幅回路部の出力電圧が前記参照電圧よりも小さくなると前記軽負荷状態であることを示す信号を出力することを特徴とする請求項５又は６記載のスイッチングレギュレータ。
【請求項８】
前記制御回路は、セット信号として前記発振回路からのクロック信号が入力されると共に、リセット信号として前記電圧比較回路からのパルス信号が入力されたＲＳフリップフロップで構成されることを特徴とする請求項５、６又は７記載のスイッチングレギュレータ。
【請求項９】
前記整流素子は、入力された制御信号に応じてスイッチングを行って前記インダクタの放電を行う同期整流用の第２スイッチ素子からなり、前記スイッチング制御回路部は、前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記第１スイッチ素子に対するスイッチング制御を行うと共に、該第２スイッチ素子に対して前記第１スイッチ素子と相反するスイッチング動作を行わせることを特徴とする請求項１、２、３、４、５、６、７又は８記載のスイッチングレギュレータ。
【請求項１０】
前記出力端子から前記第２スイッチ素子の方向に流れる逆電流の発生を防止するために、前記第２スイッチ素子に流れる電流を遮断する逆電流防止回路部を備え、該逆電流防止回路部は、前記第１スイッチ素子と前記インダクタとの接続部の電圧から、前記出力端子から前記第２スイッチ素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記スイッチング制御回路部からの制御信号に関係なく前記第２スイッチ素子をオフさせて遮断状態にすることを特徴とする請求項９記載のスイッチングレギュレータ。
【請求項１１】
前記出力端子から前記第２スイッチ素子の方向に流れる逆電流の発生を防止するために、前記第２スイッチ素子の接続を遮断して該第２スイッチ素子に流れる電流を遮断する逆電流防止回路部を備え、該逆電流防止回路部は、前記第１スイッチ素子と前記インダクタとの接続部の電圧から、前記出力端子から前記第２スイッチ素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２スイッチ素子の接続を切断して該第２スイッチ素子に流れる電流を遮断することを特徴とする請求項９記載のスイッチングレギュレータ。
【請求項１２】
前記逆電流防止回路部は、
前記第２スイッチ素子と直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う第３スイッチ素子と、
前記第１スイッチ素子と前記インダクタとの接続部の電圧から、前記出力端子から前記第２スイッチ素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、該第３スイッチ素子をオフさせて遮断状態にして前記第２スイッチ素子に流れる電流を遮断する逆電流検出回路と、
を備えることを特徴とする請求項１１記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータをなすスイッチングレギュレータの制御に関するものであり、特に、軽負荷時での制御に関するものである。
【背景技術】
【０００２】
近年、携帯電話に代表されるように小型の携帯機器が広く普及している。このような小型携帯機器の電源には小型の２次電池が使用されており、該２次電池を小型化して、しかも使用時間をできるだけ長くするために、２次電池の高性能化と機器の省電力化が図られている。
ＤＣ−ＤＣコンバータをなすスイッチングレギュレータの効率は、機器の省電力化を図るための重要な要因である。一般的に、該効率は負荷に流れる出力電流の関数であり、また、スイッチングレギュレータの動作に伴う損失は全エネルギー損失に対して大きな割合を占めることから、スイッチングレギュレータの効率は、負荷が軽いときに悪化していた。
【０００３】
軽負荷状態におけるスイッチングレギュレータの効率を改善するための技術は、従来より数多く提案されている。例えば、軽負荷時のスイッチング損失を減らすために、軽負荷状態においてはデューティサイクルの制御回路であるＰＷＭ制御回路を間欠的に駆動するスイッチングレギュレータがあった（例えば、特許文献１参照。）。
このようなスイッチングレギュレータには、予め決められた上限電圧しきい値と下限電圧しきい値がそれぞれ設定されており、出力電力が所定の下限側電力しきい値よりも小さいときには、出力電圧が前記下限電圧しきい値を上まわっている期間にスイッチ制御回路がオフ状態になるようにしていた。
【０００４】
ここで、出力コンデンサが前記下限電圧しきい値よりも小さい電圧レベルにまで放電されると、前記スイッチ制御回路は、再び起動され出力電圧が前記上限電圧しきい値を超えるまでスイッチ素子に対して通常のデューティサイクルでスイッチングを行わせる。その後、前記スイッチ制御回路は、出力電圧が前記下限電圧しきい値よりも小さくなるまで非動作状態になる。このことにより、出力電圧は、前記上限電圧しきい値と前記下限電圧しきい値によって定義される範囲の値に維持される。なお、このような動作は、負荷への出力電力が前記所定のしきい値よりも小さい期間に繰り返し行われる。ただし、出力電力が前記所定のしきい値をいったん超えると、通常のデューティサイクルでのスイッチング動作が再開される。このような構成にすることにより、軽負荷時におけるスイッチング損失が小さくなるため、スイッチングレギュレータの効率が改善されていた。
【０００５】
一方、図６は、従来の降圧型のスイッチングレギュレータの回路例を示した図である（例えば、特許文献２参照。）。
図６のスイッチングレギュレータでは、２つのフィードバック経路が設けられている。第１のフィードバック経路では、出力電圧ＶＯＵＴを所定の値に保持するための目標最大インダクタ電流を示す第１のフィードバック信号の電圧ＶＣＮＴＬが使用されている。第１のフィードバック信号の電圧ＶＣＮＴＬは、分圧抵抗Ｒ５１及びＲ５２から構成される分圧回路により出力電圧ＶＯＵＴを分圧した分圧電圧ＶＦＢと参照電圧ＶＲＥＦとを、差動増幅器５８を用いて電圧比較することにより生成されている。
【０００６】
第２のフィードバック経路では、センス抵抗ＲＳ（＝第２のフィードバック信号の電圧ＶＳ／インダクタ電流ＩＬ）の両端電圧である第２のフィードバック信号の電圧ＶＳが検出され、コンパレータ５６によって、第２のフィードバック信号の電圧ＶＳと第１のフィードバック信号の電圧ＶＣＮＴＬとの電圧比較が行われる。コンパレータ５６は、第２のフィードバック信号の電圧ＶＳが第１のフィードバック信号の電圧ＶＣＮＴＬよりも大きいときに、ＲＳフリップフロップＦＦ１をリセットすることによりスイッチ５２をオフさせて遮断状態にするためのリセット信号を生成する。好ましくは、ＲＳフリップフロップＦＦ１は、セット入力信号よりもリセット入力信号を優先するように動作する。
【０００７】
負荷電流が減少すると、第１のフィードバック信号の電圧ＶＣＮＴＬは軽負荷参照電圧ＶＬＬよりも小さくなり、コンパレータ６０の出力は、ハイ（Ｈｉｇｈ）レベルからロー（Ｌｏｗ）レベルに変わり、アンド回路ＡＮＤ１はローレベルの信号を出力する。このような軽負荷状態では、出力コンデンサＣＯＵＴから負荷ＬＯＡＤへ流れ出す電流が、１つのインダクタ電流パルスによって流れる電流よりも十分に小さいため、第１のフィードバック信号の電圧ＶＣＮＴＬは、セットパルス発生器６２により生成される以降のセット信号の後においても軽負荷参照電圧ＶＬＬよりも小さいままである。したがって、コンパレータ６０の出力信号はローレベルに維持され、ＲＳフリップフロップＦＦ１はセットされない状態のままとなる。そして、出力電圧ＶＯＵＴがゆっくりと減少して第１のフィードバック信号の電圧ＶＣＮＴＬが軽負荷参照電圧ＶＬＬよりも大きくなると、コンパレータ６０はハイレベルの信号を出力し、このことにより、セットパルス発生器６２が生成するセットパルスによりＲＳフリップフロップＦＦ１はセットされる。
【０００８】
この後、第２のフィードバック信号の電圧ＶＳが第１のフィードバック信号の電圧ＶＣＮＴＬよりも大きいときに、ＲＳフリップフロップＦＦ１はリセットされる。この処理では、スイッチ５２のスイッチング周波数が低くなり、軽負荷状態においても高い効率が得られ、このような処理サイクルは、負荷が軽い限りは繰り返される。更に、この処理は、負荷が軽いときのスイッチ５２の処理周波数を低くし、これによって、パワーＭＯＳＦＥＴのスイッチングロス及び駆動ロスを抑制していた。
【特許文献１】特開平４−４２７７１号公報
【特許文献２】特開平１０−２２５１０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、図６で示したような出力電圧とインダクタ電流の２つのフィードバック経路を用いてＰＷＭ制御を行うスイッチングレギュレータは、デューティサイクルが５０％を超える条件において、ループの安定性が損なわれることが知られており、どのような入出力条件においても安定して動作するためには内部ループに小量のスロープ補償を行うことが望ましい。
図６で示した回路では、このようなスロープ補償を行う場合、第１のフィードバック信号の電圧ＶＣＮＴＬにスロープ電圧を加算するか、又は第２のフィードバック信号の電圧ＶＳからスロープ電圧を減算する必要があり、適切なスロープ電圧はインダクタのダウンスロープ（スイッチが閉じられているときの傾き）の１／２（５０％）以上の値に設定する必要があった。
【００１０】
すなわち、図６の回路において必要とされるスロープは、（出力電圧／インダクタンス値×センス抵抗ＲＳの抵抗値／２）よりも大きくなるようにする必要があった。このため、図６の回路にスロープ補償を行った場合、スイッチ５２がオンして導通状態にあるときのインダクタ電流ＩＬの傾きは入力電圧に依存して大きくなることから、軽負荷時のインダクタ電流ＩＬのピーク電流値は入力電圧に依存して変動するという問題があった。
【００１１】
また、軽負荷時のインダクタ電流ＩＬのピーク電流が小さすぎると、負荷によって決まる発振周波数が高くなり、スイッチング損失が増加することから、効率を劣化させることになっていた。逆に、軽負荷時のインダクタ電流ＩＬのピーク電流が大きすぎると、出力電圧ＶＯＵＴを所望の所定値に保持するために必要な電流よりも大きな電流が出力されるため、出力電圧ＶＯＵＴのリップルが大きくなるという問題があった。このため、軽負荷時のインダクタ電流ＩＬのピーク電流は、臨界電流時のピーク電流とすることが望ましかった。
【００１２】
本発明は、このような問題を解決するためになされたものであり、出力電圧とインダクタ電流の２つのフィードバック経路を備え、スロープ補償を行って制御するスイッチングレギュレータにおいて、負荷が要求する電流が小さい軽負荷時であっても、インダクタ電流のピーク電流を制御する回路を追加することなく高い効率を維持することができ、かつ出力電圧のリップルを小さくすることができるスイッチングレギュレータを得ることを目的とする。
【課題を解決するための手段】
【００１３】
この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行う第１スイッチ素子と、
該第１スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記第１スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記インダクタに流れるインダクタ電流を、抵抗を使用して直接、電圧に変換し出力するインダクタ電流検出回路部と、
予め設定された傾斜を有するスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記インダクタ電流検出回路部の出力電圧と該スロープ電圧を加算し、該加算した電圧と前記誤差増幅回路部の出力電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記第１スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、前記抵抗の抵抗値、前記出力端子から出力される出力電圧及び前記インダクタのインダクタンスの関数で定義された傾斜を有するように前記スロープ電圧を生成し出力するものである。
【００１４】
具体的には、前記インダクタ電流検出回路部は、
前記インダクタ電流が流れるように接続されたセンス抵抗と、
該センス抵抗の両端電圧から前記インダクタ電流に応じた電圧を生成して出力する電流−電圧変換回路と、
を備え、
前記スロープ電圧生成回路部は、（前記センス抵抗の抵抗値）×（前記出力端子からの出力電圧）／（前記インダクタのインダクタンス）の関数で定義された傾斜を有するスロープ電圧を生成するようにした。
【００１５】
また、この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行う第１スイッチ素子と、
該第１スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記第１スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記インダクタに流れるインダクタ電流を、抵抗を使用して直接、電圧に変換し出力するインダクタ電流検出回路部と、
予め設定された傾斜を有するスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部の出力電圧と該スロープ電圧を加算し、該加算した電圧と前記インダクタ電流検出回路部の出力電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記第１スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、前記抵抗の抵抗値、前記出力端子から出力される出力電圧及び前記インダクタのインダクタンスの関数で定義された傾斜を有するように前記スロープ電圧を生成し出力するものである。
【００１６】
具体的には、前記インダクタ電流検出回路部は、
前記インダクタ電流が流れるように接続されたセンス抵抗と、
該センス抵抗の両端電圧から前記インダクタ電流に応じた電圧を生成して出力する電流−電圧変換回路と、
を備え、
前記スロープ電圧生成回路部は、（前記センス抵抗の抵抗値）×｛−（前記出力端子からの出力電圧）｝／（前記インダクタのインダクタンス）の関数で定義された傾斜を有するスロープ電圧を生成するようにした。
【００１７】
また、前記スイッチング制御回路部は、
前記インダクタ電流検出回路部の出力電圧に前記スロープ電圧を加算して出力する加算回路と、
前記誤差増幅回路部からの出力電圧と該加算回路の出力電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
前記誤差増幅回路部の出力電圧から前記出力端子に接続された負荷の状態を検出して出力する負荷状態検出回路と、
該負荷状態検出回路の出力信号に応じて所定のパルス幅のクロック信号を生成して出力する発振回路と、
前記第１スイッチ素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記第１スイッチ素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記第１スイッチ素子のスイッチング制御を行う制御回路と、
を備え、
前記発振回路は、前記負荷状態検出回路から前記負荷が軽負荷状態であることを示す信号が出力されている間は、前記クロック信号の出力を停止するようにした。
【００１８】
また、前記スイッチング制御回路部は、
前記誤差増幅回路部の出力電圧に前記スロープ電圧を加算して出力する加算回路と、
前記インダクタ電流検出回路部からの出力電圧と該加算回路の出力電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
前記加算回路の出力電圧から前記出力端子に接続された負荷の状態を検出して出力する負荷状態検出回路と、
該負荷状態検出回路の出力信号に応じて所定のパルス幅のクロック信号を生成して出力する発振回路と、
前記第１スイッチ素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記第１スイッチ素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記第１スイッチ素子のスイッチング制御を行う制御回路と、
を備え、
前記発振回路は、前記負荷状態検出回路から前記負荷が軽負荷状態であることを示す信号が出力されている間は、前記クロック信号の出力を停止するようにしてもよい。
【００１９】
具体的には、前記負荷状態検出回路は、前記誤差増幅回路部の出力電圧と所定の参照電圧との電圧比較を行い、前記誤差増幅回路部の出力電圧が前記参照電圧よりも小さくなると前記軽負荷状態であることを示す信号を出力するようにした。
【００２０】
また、前記制御回路は、セット信号として前記発振回路からのクロック信号が入力されると共に、リセット信号として前記電圧比較回路からのパルス信号が入力されたＲＳフリップフロップで構成されるようにした。
【００２１】
一方、前記整流素子は、入力された制御信号に応じてスイッチングを行って前記インダクタの放電を行う同期整流用の第２スイッチ素子からなり、前記スイッチング制御回路部は、前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記第１スイッチ素子に対するスイッチング制御を行うと共に、該第２スイッチ素子に対して前記第１スイッチ素子と相反するスイッチング動作を行わせるようにした。
【００２２】
この場合、前記出力端子から前記第２スイッチ素子の方向に流れる逆電流の発生を防止するために、前記第２スイッチ素子に流れる電流を遮断する逆電流防止回路部を備え、該逆電流防止回路部は、前記第１スイッチ素子と前記インダクタとの接続部の電圧から、前記出力端子から前記第２スイッチ素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記スイッチング制御回路部からの制御信号に関係なく前記第２スイッチ素子をオフさせて遮断状態にするようにした。
【００２３】
また、前記出力端子から前記第２スイッチ素子の方向に流れる逆電流の発生を防止するために、前記第２スイッチ素子の接続を遮断して該第２スイッチ素子に流れる電流を遮断する逆電流防止回路部を備え、該逆電流防止回路部は、前記第１スイッチ素子と前記インダクタとの接続部の電圧から、前記出力端子から前記第２スイッチ素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２スイッチ素子の接続を切断して該第２スイッチ素子に流れる電流を遮断するようにしてもよい。
【００２４】
具体的には、前記逆電流防止回路部は、
前記第２スイッチ素子と直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う第３スイッチ素子と、
前記第１スイッチ素子と前記インダクタとの接続部の電圧から、前記出力端子から前記第２スイッチ素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、該第３スイッチ素子をオフさせて遮断状態にして前記第２スイッチ素子に流れる電流を遮断する逆電流検出回路と、
を備えるようにした。
【発明の効果】
【００２５】
本発明のスイッチングレギュレータによれば、出力電圧とインダクタ電流の２つのフィードバック経路を備え、第１スイッチ素子がオフして遮断状態になっているときのインダクタ電流の傾斜に反比例した傾斜を有するスロープ電圧を生成してスロープ補償を行うようにしたことから、負荷が要求する電流が小さいときであっても、インダクタ電流のピーク電流を制御する回路を追加することなく高い効率を維持することができると共に、出力電圧のリップルを小さくすることができる。
【発明を実施するための最良の形態】
【００２６】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図１において、スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する非同期整流方式の降圧型スイッチングレギュレータをなしている。
スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、整流用のフライホイールダイオードをなすダイオードＤ１とを備えている。
【００２７】
また、スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、出力コンデンサＣｏｕｔと、誤差増幅回路３と、ＰＷＭコンパレータ４と、ＲＳフリップフロップ５と、インバータ６と、所定の参照電圧ＶＬＬを生成して出力する参照電圧生成回路７と、コンパレータ８とを備えている。更に、スイッチングレギュレータ１は、所定のクロック信号ＣＬＫを生成して出力する発振回路９と、インダクタＬ１を流れるインダクタ電流ｉＬの検出を行い、検出したインダクタ電流ｉＬに応じた電圧Ｖｓを生成して出力するインダクタ電流検出回路１０と、所定ののこぎり波信号をなすスロープ電圧Ｖｓｌｏｐｅを生成して出力するスロープ補償回路１１と、加算回路１２とを備えている。また、インダクタ電流検出回路１０は、インダクタ電流検出用のセンス抵抗Ｒｓ、及びセンス抵抗Ｒｓの両端電圧からセンス抵抗Ｒｓに流れる電流、すなわちインダクタ電流ｉＬに応じた電圧Ｖｓを生成して出力する電流−電圧変換回路１５で構成されている。
【００２８】
なお、スイッチングトランジスタＭ１は第１スイッチ素子を、ダイオードＤ１は整流素子を、基準電圧発生回路２、誤差増幅回路３及び抵抗Ｒ１，Ｒ２は誤差増幅回路部をそれぞれなし、インダクタ電流検出回路１０はインダクタ電流検出回路部を、スロープ補償回路１１はスロープ電圧生成回路部を、ＰＷＭコンパレータ４、ＲＳフリップフロップ５、インバータ６、参照電圧生成回路７、コンパレータ８、発振回路９及び加算回路１２はスイッチング制御回路部をなす。また、スイッチングレギュレータ１において、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又はダイオードＤ１、インダクタＬ１並びにコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００２９】
入力端子ＩＮとダイオードＤ１のカソードとの間にはスイッチングトランジスタＭ１が接続され、ダイオードＤ１のアノードは接地電圧Ｖｓｓに接続されている。スイッチングトランジスタＭ１とダイオードＤ１との接続部と、出力端子ＯＵＴとの間にはインダクタＬ１とセンス抵抗Ｒｓが直列に接続され、出力端子ＯＵＴと接地電圧Ｖｓｓとの間には、抵抗Ｒ１及びＲ２が直列に接続されると共に出力コンデンサＣｏｕｔが接続され、抵抗Ｒ１とＲ２との接続部から分圧電圧Ｖｆｂが出力される。また、誤差増幅回路３において、反転入力端には分圧電圧Ｖｆｂが、非反転入力端には基準電圧Ｖｒｅｆがそれぞれ入力され、誤差増幅回路３は、分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差電圧を増幅して誤差電圧ＥＡｏを生成し、ＰＷＭコンパレータ４の反転入力端に出力する。
【００３０】
また、センス抵抗Ｒｓの両端は電流−電圧変換回路１５に接続され、電流−電圧変換回路１５は、センス抵抗Ｒｓの両端電圧から電圧Ｖｓを生成して出力する。加算回路１２は、スロープ補償回路１１からのスロープ電圧Ｖｓｌｏｐｅと電流−電圧変換回路１５からの電圧Ｖｓがそれぞれ入力され、スロープ電圧Ｖｓｌｏｐｅと電圧Ｖｓを加算してＰＷＭコンパレータ４の非反転入力端に出力する。ＰＷＭコンパレータ４は、誤差増幅回路３からの誤差電圧ＥＡｏと加算回路１２から出力された電圧との電圧比較を行ってＰＷＭ制御を行うためのパルス信号Ｓｐｗｍを生成し、ＲＳフリップフロップ５のリセット入力端Ｒに出力する。コンパレータ８において、非反転入力端には誤差電圧ＥＡｏが、反転入力端には参照電圧ＶＬＬがそれぞれ入力され、出力端は発振回路９に接続されている。発振回路９から出力されたクロック信号ＣＬＫは、ＲＳフリップフロップ５のセット入力端Ｓに入力され、ＲＳフリップフロップ５の出力端Ｑはインバータ６を介してスイッチングトランジスタＭ１のゲートに接続されている。
【００３１】
このような構成において、ＲＳフリップフロップ５のセット入力端Ｓにはクロック信号ＣＬＫが入力されており、ＲＳフリップフロップ５は、クロック信号ＣＬＫの立ち上がり又は立ち下がりでセットされ、出力端Ｑをハイレベルにする。ＲＳフリップフロップ５のリセット入力端ＲにはＰＷＭコンパレータ４からのパルス信号Ｓｐｗｍが入力されており、ＲＳフリップフロップ５は、セットされた後、ＰＷＭコンパレータ４からのパルス信号Ｓｐｗｍでリセットされ、出力端Ｑをローレベルに戻す。ＲＳフリップフロップ５の出力端Ｑから出力された信号は、インバータ６で信号レベルが反転された後、スイッチングトランジスタＭ１のゲートに入力される。
【００３２】
スイッチングレギュレータ１の出力電圧Ｖｏｕｔが大きくなると、誤差増幅回路３からの誤差電圧ＥＡｏの電圧が低下し、ＰＷＭコンパレータ４からのパルス信号Ｓｐｗｍのデューティサイクルは小さくなる。この結果、スイッチングトランジスタＭ１がオンする時間が短くなり、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが低下するように制御される。
また、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが小さくなると、誤差増幅回路３からの誤差電圧ＥＡｏの電圧が上昇し、ＰＷＭコンパレータ４からのパルス信号Ｓｐｗｍのデューティサイクルは大きくなる。この結果、スイッチングトランジスタＭ１がオンする時間が長くなり、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが上昇するように制御される。このような動作を繰り返して、出力電圧Ｖｏｕｔを所定の電圧で一定になるように制御する。
【００３３】
ダイオードＤ１は、整流素子として機能し、スイッチングトランジスタＭ１がオフして遮断状態になっているときには、インダクタ電流ｉＬをフリーホイールさせると共に、インダクタ電流ｉＬが接地電圧Ｖｓｓに流れるのを防止する。スイッチングトランジスタＭ１がオンしているときは、インダクタ電流ｉＬはセンス抵抗Ｒｓを介して出力端子ＯＵＴに流れ、出力端子ＯＵＴに接続された負荷（図示せず）に供給される。出力コンデンサＣｏｕｔは、インダクタＬ１から供給された電力を蓄積し、インダクタＬ１からのインダクタ電流ｉＬがないときに前記負荷に電流を供給する。
【００３４】
図１のスイッチングレギュレータ１では、２つのフィードバック経路が設けられており、第１のフィードバック経路では、出力電圧Ｖｏｕｔを所定の値に保持するための目標最大インダクタ電流を示す第１のフィードバック信号をなす誤差電圧ＥＡｏが使用される。第２のフィードバック経路では、センス抵抗Ｒｓの両端電圧から得られた電圧Ｖｓが第２のフィードバック信号として使用される。センス抵抗Ｒｓの抵抗値をｒｓとすると、ｒｓ＝Ｖｓ／ｉＬとなり、電圧Ｖｓは、加算回路１２によって、スロープ補償回路１１から出力されたスロープ電圧Ｖｓｌｏｐｅに加算される。
【００３５】
スロープ電圧Ｖｓｌｏｐｅの傾斜ΔＶｓｌｏｐｅ／Δｔは、インダクタＬ１のインダクタンスをＬとすると、（ｒｓ×Ｖｏｕｔ／Ｌ）の関数で定義される。すなわち、傾斜ΔＶｓｌｏｐｅ／Δｔは、スイッチングトランジスタＭ１がオフしているときのインダクタ電流ｉＬの傾きの符号を反転させた傾きを有し、かつ、電圧Ｖｓ生成時と同じ倍率になるように設定されている。また、スロープ電圧Ｖｓｌｏｐｅは、少なくともスイッチングトランジスタＭ１がオンしている間、電圧Ｖｓが加算される。
ＰＷＭコンパレータ１２は、電圧Ｖｓとスロープ電圧Ｖｓｌｏｐｅとを加算した電圧が誤差電圧ＥＡｏよりも大きいときに、ＲＳフリップフロップ５をリセットすることによって、スイッチングトランジスタＭ１をターンオフさせるためのリセット信号を生成する。なお、好ましくは、ＲＳフリップフロップ５は、セット入力端Ｓの信号よりもリセット入力端Ｒの信号を優先させて動作するようにすればよい。
【００３６】
コンパレータ８は、誤差電圧ＥＡｏと参照電圧ＶＬＬとの電圧比較を行い、負荷の状態によって決まる時定数を表す信号を出力し、誤差電圧ＥＡｏが参照電圧ＶＬＬよりも小さくなると、ローレベルの信号を出力する。発振回路９は、コンパレータ８からのローレベルの信号が入力されると、クロック信号ＣＬＫの出力を停止し、ＲＳフリップフロップ５のセット入力端Ｓはローレベルに固定される。このため、ＲＳフリップフロップ５は、通常状態よりも低い頻度でセットされることになる。
【００３７】
スイッチングレギュレータ１が通常動作をしている期間に、誤差電圧ＥＡｏが参照電圧ＶＬＬ以上であると、コンパレータ８の出力信号はハイレベルを維持し、この結果、発振回路９は、所定のタイミングごとに生成されるセットパルスをＲＳフリップフロップ５のセット入力端Ｓへ出力する。スイッチングトランジスタＭ１は、ＲＳフリップフロップ５からの出力信号に応じてターンオンする。スイッチングトランジスタＭ１がオンすると、インダクタＬ１は入力端子ＩＮに接続され、インダクタＬ１を介して流れる電流は直線的に増加（ランプアップ）していく。
【００３８】
次に、加算回路１２から出力された電圧と誤差電圧ＥＡｏがＰＷＭコンパレータ４で比較され、加算回路１２の出力電圧が誤差電圧ＥＡｏよりも大きくなると、ＰＷＭコンパレータ４は、ＲＳフリップフロップ５をリセットするためにハイレベルの信号を出力し、スイッチングトランジスタＭ１がターンオフされる。この結果、ダイオードＤ１を介してフリーホイーリング電流が流れ、インダクタ電流ｉＬが減少し始める。その後、発振回路９からハイレベルのセットパルスが入力されると、ＲＳフリップフロップ５は、再びセットされてスイッチングトランジスタＭ１はオン状態になる。このような処理が、通常処理中は繰り返し行われる。
【００３９】
出力端子ＯＵＴから出力される負荷電流が減少すると、誤差電圧ＥＡｏは参照電圧ＶＬＬよりも小さくなり、コンパレータ８の出力信号は、ハイレベルからローレベルに変わり、発振回路９はローレベルの信号を出力する。このような軽負荷状態では、出力コンデンサＣｏｕｔから前記負荷へ流れ出す負荷電流は、スイッチングトランジスタＭ１が１回オンして流れるインダクタ電流ｉＬよりも十分に小さい。このため、誤差電圧ＥＡｏは、発振回路９によってハイレベルのクロック信号ＣＬＫが出力されても参照電圧ＶＬＬよりも小さいままである。したがって、コンパレータ８の出力信号はローレベルに維持され、ＲＳフリップフロップ５はセットされないままの状態になる。
【００４０】
そして、出力電圧Ｖｏｕｔがゆっくりと低下して誤差電圧ＥＡｏが参照電圧ＶＬＬよりも大きくなると、コンパレータ８の出力信号はハイレベルになり、発振回路９から出力されるハイレベルのクロック信号ＣＬＫによりＲＳフリップフロップ５はセットされる。
この処理では、スイッチングトランジスタＭ１のスイッチング周波数が低くなるため、スイッチングトランジスタＭ１のスイッチングロス及び駆動ロスを抑制することができ、軽負荷状態においても高い効率を得ることができる。また、このような処理サイクルは、負荷が軽い限り繰り返し行われる。
【００４１】
前記負荷電流が減少したときのインダクタ電流ｉＬのピーク電流値は、スイッチングトランジスタＭ１がターンオンしてからターンオフするまでのインダクタ電流ｉＬの増加量で決まる。スイッチングトランジスタＭ１のターンオン及びターンオフ制御は、前記のようにして行われることから、前記負荷電流が減少したときのインダクタ電流ｉＬのピーク電流値は、加算回路１２の出力電圧が参照電圧ＶＬＬよりも大きくなるまでのインダクタ電流ｉＬの増加量とほぼ等しくなる。このため、電圧Ｖｓが（ｒｓ×ｉＬ）であるのに対して、スロープ電圧Ｖｓｌｏｐｅの傾斜ΔＶｓｌｏｐｅ／Δｔを（ｒｓ×Ｖｏｕｔ／Ｌ）と定義することで、前記負荷電流が減少したときのインダクタ電流ｉＬのピーク電流は、（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×ＶＬＬ×ｒｓ）になる。
【００４２】
また、発振回路９から所定のタイミングごとに生成されるセットパルスをなすクロック信号ＣＬＫの周期をＴｓとすると、臨界電流時のインダクタ電流ｉＬのピーク電流値は、｛（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×Ｖｏｕｔ／Ｌ×Ｔｓ｝となる。このため、参照電圧ＶＬＬを（Ｖｏｕｔ／Ｌ×Ｔｓ／ｒｓ）に設定することにより、前記負荷電流が減少したときのインダクタ電流ｉＬのピーク電流を臨界電流時のインダクタ電流ｉＬのピーク電流値に設定することができる。
すなわち、出力電圧Ｖｏｕｔ、インダクタンスＬ、セットパルスの周期Ｔｓ、センス抵抗Ｒｓの抵抗値を予め設定することにより、参照電圧ＶＬＬを制御することなく予め設定するだけで、前記負荷電流が減少したときのインダクタ電流ｉＬのピーク電流を臨界電流時のインダクタ電流ｉＬのピーク電流値に設定することができる。
【００４３】
ここで、図１では、電圧Ｖｓにスロープ電圧Ｖｓｌｏｐｅを加算するようにしたが、図２で示すように、誤差電圧ＥＡｏにスロープ電圧Ｖｓｌｏｐｅを加算するようにしてもよい。この場合、誤差電圧ＥＡｏにスロープ電圧Ｖｓｌｏｐｅを加算した電圧と電圧Ｖｓとの電圧比較をＰＷＭコンパレータ４で行い、電圧Ｖｓが（ｒｓ×ｉＬ）であるのに対して、スロープ電圧Ｖｓｌｏｐｅの傾斜ΔＶｓｌｏｐｅ／Δｔを｛ｒｓ×（−Ｖｏｕｔ／Ｌ）｝にする以外は、基本的に図１の場合と同じ動作及び同じ効果を得ることができる。
【００４４】
また、図１及び図２では、センス抵抗ＲｓをインダクタＬ１と出力端子ＯＵＴとの間に接続するようにしたが、入力端子ＩＮとスイッチングトランジスタＭ１との間にセンス抵抗Ｒｓを接続するようにしてもよく、このようにした場合、図１は図３のようになる。なお、図２の場合も同様であるのでその説明を省略する。
図３では、発振回路９が生成するクロック信号ＣＬＫによってＲＳフリップフロップ５がセットされてスイッチングトランジスタＭ１がターンオンされ、電圧Ｖｓとスロープ電圧Ｖｓｌｏｐｅとを加算した電圧と誤差電圧ＥＡｏとの電圧比較がＰＷＭコンパレータ４で行われ、加算回路１２の出力電圧が誤差電圧ＥＡｏよりも大きくなると、ＰＷＭコンパレータ４は、ＲＳフリップフロップ５をリセットするためのハイレベルの信号Ｓｐｗｍを出力してスイッチングトランジスタＭ１をターンオフさせる。
【００４５】
このため、電圧Ｖｓを必要とするときはスイッチングトランジスタＭ１がオンしている状態のときであり、オンしている状態のときに電流が流れるスイッチングトランジスタＭ１のソース側にセンス抵抗Ｒｓを接続するようにしても、図１のスイッチングレギュレータ１と同様の特性を得ることができる。
また、センス抵抗ＲｓにはスイッチングトランジスタＭ１がオンしている状態のときにしか電流が流れないため、センス抵抗Ｒｓで発生する損失を減少させることができ、効率を改善させることができる。なお、センス抵抗Ｒｓの変わりにスイッチングトランジスタＭ１のオン抵抗を利用することができ、このようにすることにより、センス抵抗Ｒｓで発生する損失をなくすことができ、更に効率を改善させることができる。
【００４６】
第２の実施の形態．
前記第１の実施の形態では、非同期整流方式のスイッチングレギュレータを例にして説明したが、本発明は、電力変換効率を改善することができる同期整流方式のスイッチングレギュレータにも適用することができ、このようにしたものを本発明の第２の実施の形態とする。
図４は、本発明の第２の実施の形態におけるスイッチングレギュレータの回路例を示した図である。なお、図４では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図４における図１との相違点は、ダイオードＤ１に代わりに同期整流用トランジスタＭ２を備え、インダクタ電流ｉＬが出力端子ＯＵＴ側から同期整流用トランジスタＭ２に流れる逆電流を検出して防止するためのコンパレータ２１と、同期整流用トランジスタＭ２への制御信号を生成するＮＯＲ回路２２とを備えたことにある。これに伴って、図１のスイッチングレギュレータ１をスイッチングレギュレータ１ａにした。
【００４７】
図４において、スイッチングレギュレータ１ａは、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する同期整流方式の降圧型スイッチングレギュレータをなしている。
スイッチングレギュレータ１ａは、スイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２とを備えている。
また、スイッチングレギュレータ１ａは、基準電圧発生回路２と、抵抗Ｒ１，Ｒ２と、インダクタＬ１と、出力コンデンサＣｏｕｔと、誤差増幅回路３と、ＰＷＭコンパレータ４と、ＲＳフリップフロップ５と、インバータ６と、参照電圧発生回路７と、コンパレータ８とを備えている。更に、スイッチングレギュレータ１ａは、発振回路９と、インダクタ電流検出回路１０と、スロープ補償回路１１と、加算回路１２と、コンパレータ２１と、ＮＯＲ回路２２とを備えている。
【００４８】
なお、同期整流用トランジスタＭ２は第２スイッチ素子を、ＰＷＭコンパレータ４、ＲＳフリップフロップ５、インバータ６、参照電圧生成回路７、コンパレータ８、発振回路９、加算回路１２及びＮＯＲ回路２２はスイッチング制御回路部をそれぞれなし、コンパレータ２１及びＮＯＲ回路２２は逆電流防止回路部をなす。また、スイッチングレギュレータ１ａにおいて、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又は同期整流用トランジスタＭ２、インダクタＬ１並びにコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００４９】
スイッチングトランジスタＭ１のドレインと接地電圧Ｖｓｓとの間には同期整流用トランジスタＭ２が接続され、同期整流用トランジスタＭ２のゲートはＮＯＲ回路２２の出力端に接続されている。コンパレータ２１の非反転入力端は、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部に接続され、コンパレータ２１の反転入力端は接地電圧Ｖｓｓに接続されている。ＮＯＲ回路２２の一方の入力端はコンパレータ２１の出力端に接続され、ＮＯＲ回路２２の他方の入力端はＲＳフリップフロップ５の出力端Ｑに接続されている。
【００５０】
このような構成において、同期整流用トランジスタＭ２は、図１のダイオードＤ１の機能を正確にトレースするように、スイッチングトランジスタＭ１の逆相で制御される。すなわち、スイッチングトランジスタＭ１がオフ状態（ＲＳフリップフロップ５がリセット状態）のときには、同期整流用トランジスタＭ２がオン状態になり、インダクタ電流ｉＬは、接地電圧Ｖｓｓから同期整流用トランジスタＭ２を介して流れる。コンパレータ２１は、同期整流用トランジスタＭ２とインダクタＬ１との接続部の電圧と接地電圧Ｖｓｓとの電圧比較を行っている。コンパレータ２１は、ＲＳフリップフロップ５からローレベルの信号が出力されてスイッチングトランジスタＭ１がオフして同期整流用トランジスタＭ２がオンし、インダクタ電流ｉＬが同期整流用トランジスタＭ２を介して出力端子ＯＵＴに向かう方向に流れるときはローレベルの信号を出力する。コンパレータ２１からローレベルの信号が出力されているときは、ＮＯＲ回路２２は、ＲＳフリップフロップ５から出力された信号と同じ信号レベルの信号を同期整流用トランジスタＭ２のゲートに出力する。
【００５１】
これに対して、ＲＳフリップフロップ５からローレベルの信号が出力されているにもかかわらず、インダクタ電流ｉＬが同期整流用トランジスタＭ２を介して接地電圧Ｖｓｓに向かう方向に流れる逆電流の発生兆候又は発生を検出すると、コンパレータ２１は、ハイレベルの信号を出力する。この場合、ＮＯＲ回路２２は、ＲＳフリップフロップ５の出力信号に関係なくローレベルの信号を出力して同期整流用トランジスタＭ２をオフさせる。この動作は、出力コンデンサＣｏｕｔから引き出される逆電流を防ぐことになり、更に効率を改善させることができる。これ以外の動作は、図１の場合と同様であるのでその説明を省略する。なお、図４では、図１の場合を例にして説明したが、図２及び図３の場合も同様であるのでその説明を省略する。
【００５２】
一方、図４では、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、同期整流用トランジスタＭ２をオフさせるようにしたが、同期整流用トランジスタＭ２に直列に接続されたスイッチをオフさせて前記逆電流の発生を防止するようにしてもよく、このようにした場合、図４は図５のようになる。なお、図５では、図４と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図４との相違点のみ説明する。
【００５３】
図５における図４との相違点は、ＮＯＲ回路２２をなくし前記スイッチをなすＮＭＯＳトランジスタＭ３を追加したことにある。なお、ＮＭＯＳトランジスタＭ３及びコンパレータ２１は逆電流防止回路部を、ＮＭＯＳトランジスタＭ３は第３スイッチ素子を、コンパレータ２１は逆電流検出回路をそれぞれなす。また、図５において、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１、同期整流用トランジスタＭ２及び／又はＮＭＯＳトランジスタＭ３、インダクタＬ１並びにコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００５４】
図５において、同期整流用トランジスタＭ２のゲートはインバータ６の出力端に接続され、同期整流用トランジスタＭ２のソースと接地電圧Ｖｓｓとの間にＮＭＯＳトランジスタＭ３が接続されている。ＮＭＯＳトランジスタＭ３のゲートはコンパレータ２１の出力端に接続され、コンパレータ２１において、非反転入力端は接地電圧Ｖｓｓに接続され、反転入力端は同期整流用トランジスタＭ２とインダクタＬ１との接続部に接続されている。同期整流用トランジスタＭ２は、図１のダイオードＤ１の機能を正確にトレースするように、スイッチングトランジスタＭ１の逆相で制御される。すなわち、スイッチングトランジスタＭ１がオフ状態（ＲＳフリップフロップ５がリセット状態）のときには、同期整流用トランジスタＭ２がオン状態になり、インダクタ電流ｉＬは、接地電圧Ｖｓｓから同期整流用トランジスタＭ２を介して出力端子ＯＵＴの方向へ流れる。
【００５５】
コンパレータ２１は、ＲＳフリップフロップ５からローレベルの信号が出力されてスイッチングトランジスタＭ１がオフして同期整流用トランジスタＭ２がオンし、インダクタ電流ｉＬが同期整流用トランジスタＭ２を介して出力端子ＯＵＴに向かう方向に流れるときはハイレベルの信号を出力する。コンパレータ２１からハイレベルの信号が出力されているときは、ＮＭＯＳトランジスタＭ３はオンして導通状態になる。
【００５６】
これに対して、ＲＳフリップフロップ５からローレベルの信号が出力されているにもかかわらず、インダクタ電流ｉＬが同期整流用トランジスタＭ２を介して接地電圧Ｖｓｓに向かう方向に流れるときは、コンパレータ２１は、ローレベルの信号を出力する。この場合、ＮＭＯＳトランジスタＭ３がオフして遮断状態になり、同期整流用トランジスタＭ２を介して接地電圧Ｖｓｓに向かう方向の電流を遮断する。この動作は、出力コンデンサＣｏｕｔから引き出される逆電流を防ぐことになり、更に効率を改善させることができる。これ以外の動作は、図１の場合と同様であるのでその説明を省略する。なお、図５では、図１の場合を例にして説明したが、図２及び図３の場合も同様であるのでその説明を省略する。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
【図２】本発明の第１の実施の形態におけるスイッチングレギュレータの他の回路例を示した図である。
【図３】本発明の第１の実施の形態におけるスイッチングレギュレータの他の回路例を示した図である。
【図４】本発明の第２の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
【図５】本発明の第２の実施の形態におけるスイッチングレギュレータの他の回路例を示した図である。
【図６】従来の降圧型のスイッチングレギュレータの回路例を示した図である。
【符号の説明】
【００５８】
１，１ａ  スイッチングレギュレータ
２  基準電圧発生回路
３  誤差増幅回路
４  ＰＷＭコンパレータ
５  ＲＳフリップフロップ
６  インバータ
７  参照電圧生成回路
８，２１  コンパレータ
９  発振回路
１０  インダクタ電流検出回路
１１  スロープ補償回路
１２  加算回路
１５  電流−電圧変換回路
２２  ＮＯＲ回路
Ｒｓ  センス抵抗
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流用トランジスタ
Ｍ３  ＮＭＯＳトランジスタ
Ｄ１  ダイオード
Ｌ１  インダクタ
Ｃｏｕｔ  出力コンデンサ
Ｒ１，Ｒ２  抵抗
【図１】
0005493296.tif 000002
【図２】
0005493296.tif 000003
【図３】
0005493296.tif 000004
【図４】
0005493296.tif 000005
【図５】
0005493296.tif 000006
【図６】
0005493296.tif 000007