(57)【特許請求の範囲】
【請求項１】
第１の半導体素子と第２の半導体素子が回路基板の上面に表面実装された実装構造体で
あって、
前記第１，第２の半導体素子の間で前記回路基板のパターンに複数の溝部が形成され、
前記複数の溝部のそれぞれの一端が前記第１の半導体素子の下面まで形成され、
前記複数の溝部のそれぞれの他端が前記第２の半導体素子の下面まで形成され、
前記回路基板のパターンと前記第１の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第１の半導体素子の全周に、前記第１の半導体素子から前記回路基板にまで到達するフィレットが形成され、
前記回路基板のパターンと前記第２の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第２の半導体素子の全周に、前記第２の半導体素子から前記回路基板にまで到達するフィレットが形成され、
前記溝部の深さが、前記溝部に供給された封止樹脂を前記回路基板のパターンと前記第１の半導体素子との隙間ならびに前記回路基板のパターンと前記第２の半導体素子との隙
間に導くのに必要な深さである
実装構造体。
【請求項２】
第１の半導体素子と第２の半導体素子が回路基板の上面に表面実装された実装構造体で
あって、
前記回路基板の上面には、前記第１，第２の半導体素子の下部および前記第１，第２の半導体素子の間にグランドパターンが形成され、
前記第１，第２の半導体素子が実装されるランドの周辺の前記グランドパターンを取り除いたランド周辺部が形成され、
前記第１，第２の半導体素子の間の前記グランドパターンに複数の溝部が形成され、
前記複数の溝部のそれぞれの一端が前記第１の半導体素子の下面まで形成され、
前記複数の溝部のそれぞれの他端が前記第２の半導体素子の下面まで形成され、
前記グランドパターンと前記第１の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第１の半導体素子の全周に、前記第１の半導体素子から前記グランドパターンにまで到達するフィレットが形成され、
前記グランドパターンと前記第２の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第２の半導体素子の全周に、前記第２の半導体素子から前記グランドパターンにまで到達するフィレットが形成され、
前記溝部の深さが、前記溝部に供給された封止樹脂を前記グランドパターンと前記第１の半導体素子との隙間ならびに前記グランドパターンと前記第２の半導体素子との隙間に導くのに必要な深さである
実装構造体。
【請求項３】
第１の半導体素子と第２の半導体素子が回路基板の上面に表面実装された実装構造体で
あって、
前記回路基板の上面には、前記半導体素子の下部および前記半導体素子の間にグランドパターンが形成され、
前記第１，第２の半導体素子が実装されるランドの周辺の前記グランドパターンを取り除いたランド周辺部が形成され、
前記グランドパターンの上にレジストが形成され、
前記第１，第２の半導体素子の間の前記レジストに複数の溝部が形成され、
前記複数の溝部のそれぞれの一端が前記第１の半導体素子の下面まで形成され、
前記複数の溝部のそれぞれの他端が前記第２の半導体素子の下面まで形成され、
前記レジストと前記第１の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第１の半導体素子の全周に、前記第１の半導体素子から前記レジストにまで到達するフィレットが形成され、
前記レジストと前記第２の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第２の半導体素子の全周に、前記第２の半導体素子から前記レジストにまで到達するフィレットが形成され、
前記溝部の深さが、前記溝部に供給された封止樹脂を前記レジストと前記第１の半導体素子との隙間ならびに前記レジストと前記第２の半導体素子との隙間に導くのに必要な深さである
実装構造体。
【請求項４】
前記溝部が、
前記第１の半導体素子と前記第２の半導体素子の辺に直角な２つの溝と、
前記２つの溝間に、前記各半導体素子に直角でない溝とからなる
請求項１から請求項３のいずれか１項に記載の実装構造体。
【請求項５】
前記垂直でない溝が互いに交差している請求項４記載の実装構造体。
【請求項６】
第１の半導体素子と第２の半導体素子が回路基板の上面に表面実装された実装構造体に対して、前記回路基板のパターンと前記第１の半導体素子との隙間ならびに前記回路基板のパターンと前記第２の半導体素子との隙間を封止樹脂によって封止する半導体実装構造の樹脂封止方法であって、
前記実装構造体には、前記半導体素子の間で前記回路基板のパターンに複数の溝部が形成され、前記複数の溝部のそれぞれの一端が前記第１の半導体素子の下面まで形成され、前記複数の溝部のそれぞれの他端が前記第２の半導体素子の下面まで形成されており、
前記複数の溝部の上方から封止樹脂を前記溝部に滴下し、
前記封止樹脂を、前記溝部によって前記複数の溝部のそれぞれの一端と他端に導いて、
前記回路基板のパターンと前記第１の半導体素子との隙間を封止樹脂によって封止し、かつ、前記第１の半導体素子の全周に、前記第１の半導体素子から前記回路基板にまで到達するフィレットを形成し、
前記回路基板のパターンと前記第２の半導体素子との隙間を封止樹脂によって封止し
、かつ、前記第２の半導体素子の全周に、前記第２の半導体素子から前記回路基板にまで
到達するフィレットを形成する
半導体実装構造の樹脂封止方法。
【請求項７】
前記複数の溝部が、
前記第１の半導体素子と前記第２の半導体素子の辺に直角な２つの溝と、
前記２つの溝間に、前記第１，第２の半導体素子の辺に直角でない溝とからなる
請求項６に記載の半導体実装構造の樹脂封止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を回路基板に実装した実装構造体に関するものであり、特に表面実装した半導体素子に封止樹脂を充填した実装構造体に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化、軽量化、高性能化及び高速化を目的として、電子機器の回路基板にも高密度実装化が要求されている。そのため、回路基板に実装する電子部品及びチップ部品、ＢＧＡ（Ball Grid Array）形状の半導体素子、ＢＧＡのはんだボールの代わりに平面電極パッドを格子状に並べたＬＧＡ（Land Grid Array）形状の半導体素子、ＣＳＰ（Chip Size Package）形状の半導体素子等を含む実装構造体についても小型化、薄型化、高速化、多端子化が図られている。その結果、実装構造体の機械的強度は低下しており、これらに加えられる機械的応力及び温度変化に対して脆弱なものが増加している。
【０００３】
半導体素子を回路基板上に実装する方法として、回路基板上の所定の位置に半導体素子の電極が接触するように配置し、接続すべき電極どうしの間にハンダ材料又は導電性接着剤を供給し、これをリフロー炉等に入れることによって半導体素子と回路基板との電極どうしを接合し、更に、その接合操作と並行して又は前後して、接合部の周囲を含めて半導体素子と回路基板との間を封止樹脂材により封止するという方法が一般に行われている。
【０００４】
この樹脂封止は、その後にヒートサイクルや高温多湿の環境に曝された場合であっても、半導体素子を回路基板に接着して固定するため、接合部を高い信頼性で保護できる。
【０００５】
また樹脂封止においては、半導体素子の周囲に形成するフィレットがその信頼性に大きく影響し、安定してフィレットを形成することが要求されている。
【０００６】
図８Ａは半導体素子１ａ，１ｂを回路基板２の上に表面実装した実装構造体を示す。図８Ｂは封止樹脂３を充填する前の状態、図８Ｃは半導体素子１ａと回路基板２との間、ならびに半導体素子１ｂと回路基板２との間に封止樹脂３を充填した状態を示している。
【０００７】
図９Ａは半導体素子１ａ，１ｂを実装する前の回路基板２を示し、図９Ｂは図９ＡのＸ−Ｘ線に沿う断面図を示しており、回路基板２の実装面は、半導体素子１ａ，１ｂが実装される各ランド４を除いてその全面がグランドパターン５となっている。
【０００８】
このような場合、低粘度の封止樹脂３は図８Ａに矢印で示すように半導体素子１ａ，１ｂの全周の各位置からシリンジなどで少量ずつを分割して注入しているのが現状である。
【０００９】
注入された封止樹脂３が外部に流出しないように半導体素子１ａ，１ｂの周囲にダムを設けて流出を防ぐ技術が特許文献１に記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−２３７３６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来では、半導体素子の周囲にダムを設けて充填された後の封止樹脂の形状を制御できるものの、半導体素子の周囲に少量ずつを分割して封止樹脂を注入する作業は、非常に煩わしく、半導体素子を安定して封止できないため、改善を要求されているのが現状である。
【００１２】
本発明は、封止樹脂の注入作業が簡単で、封止樹脂による半導体素子の安定した封止を実現できる実装構造体を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の実装構造体は、第１の半導体素子と第２の半導体素子が回路基板の上面に表面実装された実装構造体であって、前記第１，第２の半導体素子の間で前記回路基板のパターンに複数の溝部が形成され、前記複数の溝部のそれぞれの一端が前記第１の半導体素子の下面まで形成され、前記複数の溝部のそれぞれの他端が前記第２の半導体素子の下面まで形成され、前記回路基板のパターンと前記第１の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第１の半導体素子の全周に、前記第１の半導体素子から前記回路基板にまで到達するフィレットが形成され、前記回路基板のパターンと前記第２の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第２の半導体素子の全周に、前記第２の半導体素子から前記回路基板にまで到達するフィレットが形成され、前記溝部の深さが、前記溝部に供給された封止樹脂を前記回路基板のパターンと前記第１の半導体素子との隙間ならびに前記回路基板のパターンと前記第２の半導体素子との隙間に導くのに必要な深さであることを特徴とする。
また、本発明の実装構造体は、第１の半導体素子と第２の半導体素子が回路基板の上面に表面実装された実装構造体であって、前記回路基板の上面には、前記第１，第２の半導体素子の下部および前記第１，第２の半導体素子の間にグランドパターンが形成され、前記第１，第２の半導体素子が実装されるランドの周辺の前記グランドパターンを取り除いたランド周辺部が形成され、前記第１，第２の半導体素子の間の前記グランドパターンに複数の溝部が形成され、前記複数の溝部のそれぞれの一端が前記第１の半導体素子の下面まで形成され、前記複数の溝部のそれぞれの他端が前記第２の半導体素子の下面まで形成され、前記グランドパターンと前記第１の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第１の半導体素子の全周に、前記第１の半導体素子から前記グランドパターンにまで到達するフィレットが形成され、前記グランドパターンと前記第２の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第２の半導体素子の全周に、前記第２の半導体素子から前記グランドパターンにまで到達するフィレットが形成され、前記溝部の深さが、前記溝部に供給された封止樹脂を前記グランドパターンと前記第１の半導体素子との隙間ならびに前記グランドパターンと前記第２の半導体素子との隙間に導くのに必要な深さであることを特徴とする。
【００１４】
また、本発明の実装構造体は、第１の半導体素子と第２の半導体素子が回路基板の上面に表面実装された実装構造体であって、前記回路基板の上面には、前記半導体素子の下部および前記半導体素子の間にグランドパターンが形成され、前記第１，第２の半導体素子が実装されるランドの周辺の前記グランドパターンを取り除いたランド周辺部が形成され、前記グランドパターンの上にレジストが形成され、前記第１，第２の半導体素子の間の前記レジストに複数の溝部が形成され、前記複数の溝部のそれぞれの一端が前記第１の半導体素子の下面まで形成され、前記複数の溝部のそれぞれの他端が前記第２の半導体素子の下面まで形成され、前記レジストと前記第１の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第１の半導体素子の全周に、前記第１の半導体素子から前記レジストにまで到達するフィレットが形成され、前記レジストと前記第２の半導体素子との隙間が封止樹脂によって封止され、かつ、前記第２の半導体素子の全周に、前記第２の半導体素子から前記レジストにまで到達するフィレットが形成され、前記溝部の深さが、前記溝部に供給された封止樹脂を前記レジストと前記第１の半導体素子との隙間ならびに前記レジストと前記第２の半導体素子との隙間に導くのに必要な深さであることを特徴とする。
【００１７】
また、前記溝部が、前記第１の半導体素子と前記第２の半導体素子の辺に直角な２つの溝と、前記２つの溝間に、前記各半導体素子に直角でない溝とからなることを特徴とする。
【００１８】
また、本発明の半導体実装構造の樹脂封止方法は、第１の半導体素子と第２の半導体素子が回路基板の上面に表面実装された実装構造体に対して、前記回路基板のパターンと前記第１の半導体素子との隙間ならびに前記回路基板のパターンと前記第２の半導体素子との隙間を封止樹脂によって封止する半導体実装構造の樹脂封止方法であって、前記実装構造体には、前記半導体素子の間で前記回路基板のパターンに複数の溝部が形成され、前記複数の溝部のそれぞれの一端が前記第１の半導体素子の下面まで形成され、前記複数の溝部のそれぞれの他端が前記第２の半導体素子の下面まで形成されており、前記複数の溝部の上方から封止樹脂を前記溝部に滴下し、前記封止樹脂を、前記溝部によって前記複数の溝部のそれぞれの一端と他端に導いて、前記回路基板のパターンと前記第１の半導体素子との隙間を封止樹脂によって封止し、かつ、前記第１の半導体素子の全周に、前記第１の半導体素子から前記回路基板にまで到達するフィレットを形成し、前記回路基板のパターンと前記第２の半導体素子との隙間を封止樹脂によって封止し、かつ、前記第２の半導体素子の全周に、前記第２の半導体素子から前記回路基板にまで到達するフィレットを形成することを特徴とする。
また、前記複数の溝部が、前記第１の半導体素子と前記第２の半導体素子の辺に直角な２つの溝と、前記２つの溝間に、前記第１，第２の半導体素子の辺に直角でない溝とからなることを特徴とする。
【発明の効果】
【００１９】
本発明の実装構造体によれば、回路基板とこの回路基板に表面実装された半導体素子との間へ樹脂材料を効率よく安定して注入して封止できる。
【図面の簡単な説明】
【００２０】
【図１Ａ】本発明の実施の形態１の実装構造体の平面図
【図１Ｂ】同実施の形態のＺ−Ｚ線の断面図
【図２Ａ】同実施の形態の半導体素子を実装する前の回路基板の平面図
【図２Ｂ】同実施の形態のＪ−Ｊ線の断面図
【図３Ａ】同実施の形態の低粘度の樹脂材料を滴下する第１工程図
【図３Ｂ】同実施の形態の低粘度の樹脂材料を滴下する第２工程図
【図４Ａ】同実施の形態の回路基板の第１の具体例を示す断面図
【図４Ｂ】同実施の形態の回路基板の第２の具体例を示す断面図
【図５】本発明の実施の形態２の実装構造体の平面図
【図６】本発明の実施の形態３の実装構造体の平面図
【図７】本発明の実施の形態４の実装構造体の要部の断面図
【図８Ａ】従来の実装構造体の平面図
【図８Ｂ】同従来例の実装構造体に低粘度の樹脂材料を滴下する前の断面図
【図８Ｃ】同従来例の実装構造体に低粘度の樹脂材料を滴下した後の断面図
【図９Ａ】半導体素子を実装する前の従来の回路基板の平面図
【図９Ｂ】図９ＡのＸ−Ｘ線の断面図
【発明を実施するための形態】
【００２１】
以下、本発明の各実施の形態を図１Ａ，図１Ｂ〜図７に基づいて説明する。
【００２２】
（実施の形態１）
図１Ａ，図１Ｂ〜図４Ａ，図４Ｂは本発明の実施の形態１を示す。
【００２３】
図１Ａは半導体素子１ａ，１ｂを回路基板２の上に表面実装した実装構造体を示す。
【００２４】
図１Ｂは図１ＡにおけるＺ−Ｚ線に沿った断面図で、封止樹脂３を充填した状態を示している。
【００２５】
半導体素子１ａ，１ｂを実装する前の回路基板２は、図２Ａに示すように回路基板２の実装面は、半導体素子１ａ，１ｂが実装される各ランド４を除いてその全面がグランドパターン５となっている。さらに、図２Ｂは図２ＡのＹ−Ｙ線に沿った断面図を示し、半導体素子１ａの実装予定位置と半導体素子１ｂの実装予定位置との間には、グランドパターン５の銅箔をベースプレート２ｂに達するまで除去した窓６ａ，６ｂ，６ｃ，６ｄが、溝部７として形成されている。
【００２６】
窓６ａ〜６ｄ（溝部７）の端部の位置は、少なくとも半導体素子が搭載される位置の端付近まで続いており、より好ましくは図１Ａ，図１Ｂに示すように半導体素子が搭載される位置、すなわち半導体素子１ａ，１ｂの下まで続いて形成される。
【００２７】
具体的には、半導体素子１ａ，１ｂの平面形状は１２ｍｍ×１７ｍｍ角、半導体素子１ａ，１ｂの距離は２ｍｍである。溝部７は深さ２０μｍ、幅０．５ｍｍ、長さ３ｍｍを０．５ｍｍ間隔に４本の溝７を、半導体素子１ａ，１ｂの辺と直角に形成した。
【００２８】
図３Ａ，図３Ｂは図２ＡにおけるＪ−Ｊ線に沿った拡大断面図で、回路基板２に溝部７としての窓６ａ〜６ｄを回路基板２に形成したため、図３Ａに示すように窓６ａ〜６ｄのポイント８にシリンジなどで低粘度の封止樹脂３を一括して滴下すると、滴下された封止樹脂は、グランドパターン５に沿って広がるようなことが無く、滴下された点を中心に時間の経過とともに同心円状に広がるとともに、溝部７に導かれて半導体素子１ａ，１ｂと回路基板２の間に効率よく流れ込み、図３Ｂに示すように溝部７に沿って半導体素子１ａ，１ｂの下方に流れ込んで図１Ｂのように良好に封止することができた。
【００２９】
ここで封止樹脂３は低粘度の熱硬化性のエポキシ樹脂であり、その粘度は好ましくは１０Ｐａ・ｓ以下であり、より好ましくは５Ｐａ・ｓ以下であり、さらに好ましくは１Ｐａ・ｓ程度である。
【００３０】
上記の構成のものを実施例１とし、５０枚の実装構造体の前記ポイント８の付近に封止樹脂３をステンレス製のノズル（武蔵エンジニアリング（株）製ノズル・ゲージ２６の例えばＳＮ−２６Ｇ−ＬＦ）を使用し５０ｍｌを２５℃で滴下し、３０分後の二つの半導体素子１ａ，１ｂの下面の全周と回路基板２の間に形成されたフィレット形状を観察した。塗布した封止樹脂の粘度は０．８Ｐａ・ｓで、１５０℃３分で硬化した。封止樹脂３の量は、半導体素子１ａ，１ｂと回路基板２の間の空間を満たす量である。
【００３１】
この実施例１と比較するために、図９Ａと図９Ｂに示したように図２Ａ，図２Ｂに見られた窓６ａ〜６ｄ（溝部７）を設けていない回路基板２を使用して、実施例１の場合と同じ位置に同じ条件で封止樹脂３を一括して滴下した場合を実験した。
【００３２】
下記は実施例１と比較例１の結果を示している。実施例１および比較例１のそれぞれ二つの半導体素子ともに全周フィレットが形成されたものを○、一部にフィレットが形成されないものを×と判断した。ここでフィレットとは、封止樹脂が半導体素子からはみ出した部分、側面の傾斜部分である。
【００３３】
【表１】
0005528114.tif 000002
このように、実施例１では全てにおいて二つの半導体素子１ａ，１ｂの下面の全周にフィレットが形成された。
【００３４】
しかしながら、比較例１のように窓６ａ〜６ｄ（溝部７）を施していない回路基板２を使用した場合、約半分の確率で一部のフィレットが未形成であった。フィレットが未形成であったものを観察してみると、二つの半導体素子の間に封止樹脂が広がって溜まっており、半導体素子に封止樹脂が供給されていなかった。
【００３５】
以上のことから一括して滴下された封止樹脂は、溝部７としての窓６ａ〜６ｄに沿って広がりやすいことが分かる。なお、封止樹脂が半導体素子１ａ，１ｂに接してしまえば毛細管現象により半導体素子の下部に浸透していく。
【００３６】
半導体素子１ａ，１ｂの間の距離が実施例１では２ｍｍであったが、５ｍｍ以内、好ましくは３ｍｍ以内が好ましい。封止樹脂を導く溝部７の本数を４本としたが、半導体素子１ａ，１ｂの平面形状が１２ｍｍ×１７ｍｍ角、溝部７の深さ２０μｍの場合に、封止樹脂を導く溝部７の幅の総和が半導体素子１ａ，１ｂの辺の長さの５％以上あればよい、好ましくは１０％程度あればよい。
【００３７】
さらに、窓６ａ〜６ｄ（溝部７）の形状を、深さを５μｍ，１０μｍ，３０μｍ、その幅を０．５ｍｍ、その長さ３ｍｍにそれぞれしたものを実施例２，３，４とし、窓６ａ〜６ｄ（溝部７）の形状を、深さ１μｍ，３μｍ、幅０．５ｍｍ，長さ３ｍｍに施したものを比較例２，３として、二つの半導体素子ともに全周フィレットが形成されたものを○、一部にフィレットが形成されないものを×と判断した。
【００３８】
【表２】
0005528114.tif 000003
実施例２では２枚ほどフィレット未形成のものが見られたが実用に耐えうると判断する。実施例３，４では全数フィレットが形成されていた。比較例２，３では実用に耐えうる結果は得られなかった。このことから窓６ａ〜６ｄ（溝部７）の深さは５μｍ以上で無ければ封止樹脂の広がりを一定方向に制御できないことを意味する。窓６ａ〜６ｄ（溝部７）は水を海に導く川のような働きをするが、深さ５μｍ以下では川の土手が低すぎて決壊した状態に似ているといえる。この結果、５μｍ以上必要である。好ましくは１０μｍ〜５０μｍ以上でもよい。
【００３９】
窓６ａ〜６ｄ（溝部７）の深さは回路基板２の銅箔を部分的に図２Ｂに示すように除去して目的とする深さの溝を得るものとして説明したが、図４Ａまたは図４Ｂのどちらかを採用することができる。
【００４０】
図４Ａ，図４Ｂはそれぞれ図２ＡのＪ−Ｊ線に沿う断面図を示している。図４Ａでは、グランドパターン５の上面と窓６ａ〜６ｄの底部に半田マスキング剤であるレジスト９が形成されており、寸法１０がこの場合の溝部７の深さになる。図４Ｂでは、グランドパターン５の上面にレジスト９が形成されており、窓６ａ〜６ｄの底部にはレジスト９が形成されていない。この場合には寸法１１が溝部７の深さになる。
【００４１】
（実施の形態２）
図５は本発明の実施の形態２を示す。
【００４２】
実施の形態１では窓６ａ〜６ｄで形成される溝部７は、全てが半導体素子１ａ，１ｂの辺に直角に形成されていたが、この実施の形態２では、半導体素子１ａ，１ｂの辺に直角な溝を形成する窓６ａａの溝部７と、半導体素子１ａ，１ｂの辺に直角よりも小さな角度の溝を形成する窓６ｂｂ，６ｃｃの溝部７が設けられている。窓６ａａと窓６ｂｂ，６ｃｃの溝部７は、半導体素子１ａ，１ｂの間に形成された凹部１２で連通している。さらに、滴下された低粘度の封止樹脂のうちで窓６ｂｂ，６ｃｃの溝部７に捕らえられずに矢印１３で示すように外側に流出しようとする封止樹脂を低減するために、必要に応じて窓６ｂｂ，６ｃｃの溝部７よりも外側の位置に半導体素子１ａ，１ｂの辺に直角な窓６ｄｄ，６ｅｅの溝部７を形成して出来るだけ多くの封止樹脂を半導体素子１ａ，１ｂに導く。
【００４３】
なお、凹部１２，窓６ｄｄ，６ｅｅの溝部７も、窓６ａａ，６ｂｂ，６ｃｃの溝部７と同様にグランドパターン５の銅箔を部分的に除去して構成されている。その他は実施の形態１と同様である。
【００４４】
（実施の形態３）
図６は本発明の実施の形態３を示す。
【００４５】
実施の形態２では窓６ａａの溝部７と窓６ｂｂ，６ｃｃの溝部７とは、半導体素子１ａ，１ｂの間に形成された凹部１２で連通していたが、この実施の形態３に示すように窓６ａａの溝部７と窓６ｂｂ，６ｃｃの溝部７の各一端が互いに接近して形成されているだけでも有効である。
【００４６】
（実施の形態４）
上記の各実施の形態では半導体素子１ａと回路基板２の隙間、半導体素子１ｂと回路基板２の隙間へ封止樹脂３を導く溝部７としての窓６ａ〜６ｃの溝部７と窓６ａａ〜６ｃｃ，６ｄｄ，６ｅｅの溝部７は、回路基板２のグランドパターン５の銅箔を除去して構成したが、図７に示すようにグランドパターン５の銅箔は除去せずにその上にレジスト９を塗布形成する際に、レジスト９を塗布しない例えば窓６ａ〜６ｃを形成するパターンのマスクを使用する。これによって、滴下された低粘度の封止樹脂３を半導体素子１ａ，１ｂの下方へ導くのに必要な前記深さを有する溝部７を、レジスト９の厚みだけで形成できる。
【００４７】
上記の各実施の形態では、ＬＧＡ（Land Grid Array）パッケージで説明したが、これに限られず、ＢＧＡ（Ball Grid Array）など、その他の形状の半導体素子などでも回路基板に実装、封止する場合には利用できる。また、半導体素子が２個の場合を説明したが、３個以上の複数実装する場合でも適用できる。
【産業上の利用可能性】
【００４８】
本発明の実装構造体は、回路基板と半導体素子の間の隙間を封止樹脂で封止した実装構造体を内蔵した各種電子機器などの信頼性の向上に寄与できる。
【図１Ａ】
0005528114.tif 000004
【図１Ｂ】
0005528114.tif 000005
【図２Ａ】
0005528114.tif 000006
【図２Ｂ】
0005528114.tif 000007
【図３Ａ】
0005528114.tif 000008
【図３Ｂ】
0005528114.tif 000009
【図４Ａ】
0005528114.tif 000010
【図４Ｂ】
0005528114.tif 000011
【図５】
0005528114.tif 000012
【図６】
0005528114.tif 000013
【図７】
0005528114.tif 000014
【図８Ａ】
0005528114.tif 000015
【図８Ｂ】
0005528114.tif 000016
【図８Ｃ】
0005528114.tif 000017
【図９Ａ】
0005528114.tif 000018
【図９Ｂ】
0005528114.tif 000019