(57)【特許請求の範囲】
【請求項１】
発光素子と受光素子とが積層基板に実装された光モジュールであって、
前記積層基板は、第１層目基板、前記第1層目基板上の第２層目基板、前記第２層目基板上の第３層目基板、前記第１層目基板と前記第２層目基板との間に位置する第１層目配線パターン、および、前記第２層目基板と前記第３層目基板との間に位置する第２層目配線パターンを有し、
前記発光素子は、前記第１層目配線パターンに含まれる第１配線上に搭載され、かつ電気的に接続され、前記受光素子は、前記第２層目配線パターンに含まれる第２配線上に搭載され、かつ電気的に接続され、
前記第２層目基板と前記第３層目基板には、前記発光素子が露出するように第１貫通孔が設けられ、前記第３層目基板には、前記受光素子が露出するように第２貫通孔が設けられ、前記第１貫通孔と前記第２貫通孔とは平面的に離れていることを特徴とする光モジュール。
【請求項２】
請求項１において、
前記発光素子の厚さは、前記第１貫通孔の深さよりも小さく、前記受光素子の厚さは、前記第２貫通孔の深さよりも小さいことを特徴とする光モジュール。
【請求項３】
請求項１において、
前記積層基板は、プリント基板又はセラミック基板であることを特徴とする光モジュール。
【請求項４】
請求項１において、
前記積層基板は、コプレーナー線路又はマイクロストリップ線路を備えることを特徴とする光モジュール。
【請求項５】
請求項１において、
前記積層基板は、前記第１層目配線パターンと前記第２層目配線パターンとの間に設けられたシールド層を備えることを特徴とする光モジュール。
【請求項６】
請求項１において、
前記積層基板は、前記発光素子の直下に第１サーマルビアを備えることを特徴とする光モジュール。
【請求項７】
請求項１において、
前記発光素子の上部には、前記第１貫通孔を塞ぐ第１の蓋が配置されていることを特徴とする光モジュール。
【請求項８】
請求項７において、
前記第１の蓋は、光学要素を含むことを特徴とする光モジュール。
【請求項９】
請求項７において、
前記受光素子の上部には、前記第２貫通孔を塞ぐ第２の蓋が配置されていることを特徴とする光モジュール。
【請求項１０】
請求項１において、
前記積層基板の前記第１層目配線パターンは、前記光モジュールの外部との接続用の第１電極配線を有することを特徴とする光モジュール。
【請求項１１】
請求項１において、更に、
半導体ＩＣを有し、
前記第２層目配線パターンは、第３配線を有し、
前記半導体ＩＣは、前記第３配線上に搭載され、かつ電気的に接続されていることを特徴とする光モジュール。
【請求項１２】
請求項１１において、
前記半導体ＩＣは、前記受光素子を駆動するドライバ回路であることを特徴とする光モジュール。
【請求項１３】
請求項１１において、
前記積層基板は、プリント基板又はセラミック基板であることを特徴とする光モジュール。
【請求項１４】
請求項１１において、
前記積層基板は、コプレーナー線路又はマイクロストリップ線路を備えることを特徴とする光モジュール。
【請求項１５】
請求項１１において、
前記積層基板は、前記第１層目配線パターンと前記第２層目配線パターンとの間に設けられたシールド層を備えることを特徴とする光モジュール。
【請求項１６】
請求項１１において、
前記積層基板は、前記半導体ＩＣの直下に第２サーマルビアを備えることを特徴とする光モジュール。
【請求項１７】
請求項１１において、
前記半導体ＩＣの厚さは、前記第２貫通孔の深さよりも小さく、前記第２貫通孔を塞ぐ第３の蓋が配置されていることを特徴とする光モジュール。
【請求項１８】
請求項１７において、
前記第２貫通孔は、前記第３の蓋にて封止されていることを特徴とする光モジュール。
【請求項１９】
請求項１１において、
前記積層基板の前記第３層目基板の表面には、第３層目配線パターンが形成されており、前記第３層目配線パターンは、前記光モジュールの外部との接続用の第２電極配線を有することを特徴とする光モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光モジュールに関する。
【背景技術】
【０００２】
光通信に用いる光モジュールの一例が特許文献１に開示されている。【０００３】
この光モジュールは、LDとPDがプリント基板上に実装され、外部回路との接続に必要とされるリードピン等の一部を残して、全体が透明樹脂で覆われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８-２９４１５２
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示されている光モジュールでは、積層基板に発光素子であるレーザＬＤと受光素子であるホトダイオードＰＤを実装する場合、送信側から受信側へ電気信号が配線を通じて伝わってしまう、いわゆる電気的クロストークを抑制することが困難であった。【０００６】
通常、送信側ではＬＤを駆動するために数１０ｍＡの電流を流して電気信号を送るのに対し、受信側ではＰＤがμＡオーダー以下の小さな電流の電気信号を受信する。このため、ＬＤとＰＤとが混載された光モジュールにおいて、電気的クロストークを防ぐためには、基板を流れる電気信号の電流を数１０nＡオーダーに抑える必要がある。【０００７】
また、こうした光モジュールでは、ＬＤとＰＤが同一パッケージ内に近接して実装される。そのためＬＤの駆動信号が流れる導体とＰＤの受光信号が流れる導体との間が近接していると、駆動信号によって放射された電磁界が受光信号に混入する電気的なクロストークが発生する。特に、ＬＤとＰＤとの駆動一般に、不要な電磁界の放射と結合は、主に素子やパッケージから信号を取り出すための金ワイヤ間を通じて生ずることが多い。【０００８】
また、さらに、特許文献１に開示されている光モジュールでは、積層基板に発光素子と受光素子を実装する場合、発光素子と受光素子が同一平面上に位置しており、発光素子からの迷光を受光素子が受光してしまうという光学的クロストークの問題があった。【０００９】
本発明の目的は、高周波伝送に優れた光モジュールを提供することである。
【課題を解決するための手段】
【００１０】
上記目的を解決するための手段は、特許請求の範囲に記載されたものである。【００１１】
その一例として、光素子が積層基板に実装された光モジュールであって、積層基板は底面に内層配線を露出させた凹部を備え、前記光素子は、前記凹部に収容され、かつ、底面に露出した内層配線に接続されているものがある。
【発明の効果】
【００１２】
本発明によれば、光素子を実装した多層配線基板を用いた光モジュールの高周波特性を改善することができる。
【図面の簡単な説明】
【００１３】
【図１】実施例１に係る光モジュールの概略を説明する立体図である。
【図２】実施例１に係る光モジュールの概略を説明する展開図である。
【図３】実施例１に係る光モジュールの断面図で、図１のA-Bでの断面図である。
【図４】素子が実装された大型基板の全体の様子を示す図である。
【図５】図４の点線部の部分の拡大図である。
【図６】実施例２に係る光モジュールの立体外観図である。
【図７】実施例２に係る光モジュールの展開図である。
【図８】図６のA-Bにおける断面図である。
【図９】実施例３の光モジュールの立体外観図である。
【図１０】実施例３の光モジュールの展開図である。
【図１１】図９のA-Bにおける断面図である。
【図１２】実施例４の光モジュールの立体外観図である。
【図１３】実施例４の光モジュールの展開図である。
【図１４】図１２のA-Bにおける断面図である。
【図１５】実施例５の光モジュールの立体外観図である。
【図１６】実施例６に係る光モジュールの概略図である。
【図１７】実施例７に係る光モジュールの概略図である。
【図１８】実施例８に係る光モジュールの概略を説明する断面図である。
【図１９】実施例９に係る光モジュールをキャンステムに搭載した外観を説明する概略図である。
【図２０】実施例１０に係る光モジュールをキャンステムに搭載した立体外観図を上面からみた図である。
【図２１】実施例１０に係る光モジュールの単体セルだけを裏面からみた図を示す。
【図２２】実施例１１に係る光モジュールについて説明する。
【図２３】実施例１２に係る光モジュールの外観を説明する概略図である。
【図２４】実施例１２に係る光モジュールの外観を説明する概略図である。
【図２５】実施例１３に係る光モジュールをキャンステムに搭載した外観を説明する概略図である。
【図２６】実施例１３に係る光モジュールをキャンステムに搭載した外観を説明する概略図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る諸々の実施形態の構成及び作用について、図面を参照して説明する。なお、図面では、半導体部材として、光素子である発光素子及び受光素子、半導体ＩＣであるトランスインピーダンスアンプを用いる。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【実施例１】
【００１５】
まず、図１を参照して、実施例１に係る半導体部材を積層基板に搭載した光モジュールの構成について説明する。【００１６】
図１は、実施例１に係る光モジュールの概略を説明する立体図、図２は、実施例１に係る光モジュールの概略を説明する展開図である。図３は、実施例１に係る光モジュールの断面図で、図１のA-Bでの断面図を示す。なお、本実施例の説明で、図1乃至３におけるX方向を左右方向、Y方向を前後方向、Z方向を上下方向とする。【００１７】
光モジュール１は、図１乃至図３に示すように、半導体部材１０として、半導体レーザである発光素子１１、ホトダイオードである受光素子１２、トランスインピーダンスアンプである半導体ＩＣ１３の３つが実装される積層基板２０を備えている。【００１８】
この積層基板２０は、凹部５０、５１を備えている。また、積層基板２０は、３段積層基板から構成されており、各層には、半導体部材の実装形態に合わせて配線パターンが施されている。さらに、最下層の配線パターンは、外部端子の接続用に取り出し電極３０が形成されている。下層の基板を少し大きめに形成しておくことで外部端子の接続用の取り出し電極３０を基板上面で接続できるようになっている。【００１９】
この光モジュール１を作製する際には、生産性を高めて製造コストを抑えるために、大面積の回路基板である大型基板を準備し、この大型基板に、光素子を含む半導体部材を実装して光モジュールの集合体を作り、この集合体を分割することによって個々の光モジュール１を多数個取りする。光モジュールは、上述のような工程の結果、個々の小さなユニットとして得られるので、以下、光モジュールを「単体セル」と称する。なお、ここでの単体セルの製造方法の詳細は後述する。【００２０】
図１に示す凹部５０は、図２に示すとおり、積層基板の３層目の基板２１の貫通穴５０２と２層目の基板２２の貫通穴５０１から構成されており、凹部５０の底面は、１層目の基板２３上となる。したがって、凹部５０に関しては、１層目の基板２３の配線パターン３１の一部が貫通穴５０１，５０２から露出していることになる。一方、図１に示す凹部５１は、図２に示すとおり、積層基板の３層目の基板２１の貫通穴５０３から構成されており、凹部５１の底面は２層目の基板２２上となる。したがって、凹部５１に関しては、２層目の基板２２の配線パターン３２が貫通穴５０３から露出していることになる。【００２１】
外部端子の接続用の取り出し電極３０と接続されている基板２３の配線パターン３１と基板２２の配線パターン３２は、スルーホール３３で電気的に接続されている。【００２２】
配線パターン３０、３１、３２は、マイクロストリップ線路もしくはコプレナー線路であり、低損失高周波伝送が可能となっている。【００２３】
単体セル１に搭載する発光素子１１は、凹部５０の底面の１層目の基板２３に搭載され、配線３１に電気的に接続される。本実施例では、ワイヤボンディングを用いて配線３１と電気的な接続を行なっているが、ワイヤを用いずに半田で片面実装するフェースダウンボンディングを用いても良い。一方、単体セル１に搭載する受光素子１２と、駆動ドライバ回路である半導体ＩＣ１３であるトランスインピーダンスアンプは、凹部５１の底面の基板２２の配線３２上に搭載され、電気的に接続されている。本実施例では、ワイヤボンディングを用いて配線３２と電気的な接続を行なっているが、ワイヤを用いずに半田で片面実装するフェースダウンボンディングを用いても良い。【００２４】
次に、凹部５０に搭載した発光素子１１と凹部５１に搭載した受光素子１２および駆動ドライバ回路である半導体ＩＣ１３の単体セル１における高さ位置に関して説明する。図３の断面図に示すとおり、発光素子１１は基板２３の配線３１に搭載され、受光素子１２および半導体ＩＣ１３は基板２２の配線３２に搭載されている。図３では、２層目の基板２２の厚みをｄ１、３層目の基板２１の厚みをｄ２、発光素子１１の厚みをｄ３、受光素子１２と駆動ドライバ回路である半導体ＩＣ１３の厚い方の厚みをｄ４として表現している。図３が示すとおり、２層目の基板２２の厚みｄ１は、発光素子１１の厚みｄ３よりも厚く、さらに、３層目の基板２１の厚みｄ２も加わり、発光素子１１は周囲を自分よりもはるかに高い側壁で囲まれた凹部の底面に配置されている。同様に、３層目の基板２１の厚みｄ２は、受光素子１２及び半導体ＩＣ１３の厚みｄ４よりも厚く構成されている。本実施例の光素子１１，１２及び半導体ＩＣ１３は、積層基板の凹部の底面に実装され、光素子１１，１２は側壁に囲まれた構造となっているので、光学的クロストーク及び電気的クロストークが抑制できている。光学的なクロストークはホトダイオードの受光感度に影響を与え、電気的なクロストークは高周波特性の劣化の原因となるが、それらを抑制できるので、光モジュールの特性が改善する。また、ワイヤボンディングで電気的な接続を行う場合には、ワイヤを凹部内に収納することが好ましい。【００２５】
また、各々の半導体部材は四方が壁で囲まれていることから、発光素子１１と受光素子１２との間の光学的なクロストークを減少させることができている。【００２６】
また、発光素子１１、受動素子１２、半導体ＩＣ１３などの半導体部材直下にサーマルビアを形成すれば、効率良く外部に熱を放熱することができる。【００２７】
次に、図４を用いて、光モジュールの製造方法について説明する。光モジュールを製造する際は、大面積の回路基板である大型基板を用いて、光モジュールの集合体を作る。【００２８】
図４、５は、大型基板への素子の実装が完了したときの様子を示す図であり、図４は、素子が実装された大型基板の全体の様子を示しており、図５は、図４の点線部の部分の拡大図である。【００２９】
大型基板７０は、好ましくは、LTCC（Low Temperature Co-fired Ceramics）基板などのセラミック材料で形成され、また、例えば、上述のように３層の誘電体層を含んでいる多段積層基板である。【００３０】
図２に示すように、２層目の基板表面には実装レイアウトに対応した位置に配線パターンが存在する。同様にして、実装レイアウトと２層目の基板表面の配線パターンに対応した位置に１層目の基板表面にも配線パターンが存在する。【００３１】
大型基板７０は、誘電体層間には配線パターンが形成された導電層を有しており、その導電層に形成される配線パターンは、表面や裏面の配線パターンと、必要に応じてスルーホール（サーマルビアを含む）で電気的に接続されている。【００３２】
光モジュール製造の際は、まず、以上のような大型基板に設けてある複数の凹部に発光素子、受動素子、トランスインピーダンスアンプなどの素子を実装する。【００３３】
まず、大型基板７０の各々の基板に設けた凹部に対して、電気と熱に関して伝導性を有する接着剤を用いて配線パターン上に実装する。このとき、積層基板上のマーカ（図では省略）を基準として画像認識等により、高精度に発光素子が実装されてもよい。同様にして、もう一つの凹部に受光素子、トランスインピーダンスアンプに関しても、各々高精度に位置合わせされて実装される。発光素子１１、受光素子１２、半導体ＩＣ１３は、ワイヤボンディング等による配線がなされてもよい。【００３４】
半導体部材等の実装が完了した大型基板７０（実装済み基板）は、単体セルの集合体であることから、ダイシングし、図１に示すような単体セルとして、製品が完成する。
【実施例２】
【００３５】
次に、図６乃至８を用いて、実施例２に係る光モジュールについて説明する。【００３６】
図６は実施例２の光モジュールの立体外観図であり、図７はその展開図である。さらに図８は、図６のA-Bにおける断面図である。【００３７】
本例の光モジュールも、図６乃至８から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５０、５１が設けてあり、実施例１と同様の構成である。従って、発光素子１１は半導体レーザであり、受光素子１２はホトダイオードであり、半導体ＩＣ１３は、トランスインピーダンスアンプである。【００３８】
次に、単体セル１に形成されている凹部５０、５１の深さに関して説明する。このとき、図８の断面図に示すとおり、発光素子１１の厚さをd3、受光素子１２と半導体ＩＣ１３のうち厚みの厚い半導体部材の厚さをd4、単体セル１の基板２２の厚さをd1、基板２１の厚さをd2とする。図８の断面図に示すとおり、d1＋d2＞d3、かつd2＞d4の場合には、単体セル１に搭載する半導体部材は凹部に完全に収容できる。よって、図６に示すとおり、凹部５０、５１に蓋４０をすることができる。したがって、発光素子１１と受光素子１２を各々個別に密閉することができるため、発光素子１１と受光素子１２との間の光学的クロストークを激減させることができる。【００３９】
図７、８で示すように、蓋４０に対して波長選択フィルタの機能を付与した蓋４１、４２にしてもよい。
【実施例３】
【００４０】
次に、図９乃至１１を用いて、実施例１３に係る光モジュールについて説明する。【００４１】
図９は実施例３の光モジュールの立体外観図であり、図１０はその展開図である。さらに図１１は、図９のA-Bにおける断面図である。【００４２】
本例の光モジュールも、図９乃至１１から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５０、５１が設けてあり、実施例１と同様の構成である。【００４３】
次に、単体セル１に形成されている外部配線との接続部分に関して説明する。実施例１と実施例２では、外部との接続用の電極配線は、スルーホールを通じて基板２３の配線３１にすべて接続し、取り出しを行なった。本例では、図９乃至１１に示すとおり、外部との接続用の電極配線は、基板２３上の配線３１の取り出しは配線３１にて行い、基板２２上の配線３２の取り出しは配線３２にて行う。このように、各々の層から直接取り出すことにより、スルーホールが必要なくなる。また、電気的な特性も改善される。
【実施例４】
【００４４】
次に、図１２乃至１４を用いて、実施例４に係る光モジュールについて説明する。【００４５】
図１２は実施例４の光モジュールの立体外観図であり、図１３はその展開図である。さらに図１４は、図１２のA-Bにおける断面図である。【００４６】
本例の光モジュールも、図１２乃至１４から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５０、５１が設けてあり、実施例１乃至３と同様の構成である。【００４７】
次に、単体セル１に形成されている外部配線との接続部分に関して説明する。実施例１と２では外部との接続を全て最下層の配線から、実施例３では外部との接続は、各々の基板上の配線から各々取り出す構成であった。本例では、最上層の基板上の配線から取り出す。図１２乃至１４に示すとおり、基板２２上の配線３２は、スルーホール３４を通じて基板２１の電極３５に接続、基板２３上の配線３１は、スルーホール３４を通じて基板２１の電極３５に接続し、外部との接続を最上層の基板２１の電極３５を用いる。もちろん、スルーホールを通じて、基板２３の裏面に外部取り出し用の電極を形成してもよい。
【実施例５】
【００４８】
次に、図１５を用いて、実施例５に係る光モジュールについて説明する。【００４９】
図１５は、実施例５に係る光モジュールの概略を説明する断面図である。【００５０】
本例の光モジュールも、図１５から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５０、５１が設けてあり、実施例１〜４と同様の構成である。【００５１】
次に、単体セル１に形成されている凹部５０および５１の深さと搭載する発光素子１１、受光素子１２、半導体ＩＣ１３の半導体部材の厚さとの関係に関して説明する。図１５（A）に示すとおり、単体セル１を構成している基板２２と基板２３のそれぞれの厚さd1、d2と搭載する半導体部材、つまり発光素子１１の厚さd３との関係が、d1+d2>d3であれば、発光素子１１を凹部に完全に収容することできる。発光素子１１を凹部に完全に収容することができれば、光学要素を持ち合せた蓋を用いて、密閉することができる。なお、このとき、d1<d3であってもよい。【００５２】
一方、図１５（A）に示すとおり、凹部５１に関しては、光学要素を持ち合わせた蓋を用いて凹部を密閉するには、基板２３の厚さd2は、凹部に収容する受光素子１２と半導体ＩＣ１３のうち厚みのある半導体部材の厚さd4よりも厚くする必要がある（d2>d4）。【００５３】
図１５（B）に示すとおり、発光素子１１を搭載する凹部５０と受光素子１２を搭載する凹部５１をそれぞれ個別に密閉するためには、d1+d2>d3、d2>d4であれば良いので、d1=0であっても良い。【００５４】
上述するように、発光素子１１を搭載する凹部５０と受光素子１２を搭載する凹部５１をそれぞれ個別に密閉することができるので、光クロストークを防止することができる。
【実施例６】
【００５５】
次に、図１６を用いて、実施例６に係る光モジュールについて説明する。【００５６】
図１６は、実施例６に係る光モジュールの概略を説明する（A）上面図、（B）断面図である。【００５７】
本例の光モジュールも、図１６から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５２、５３が設けてあり、実施例１〜５と同様の構成である。【００５８】
次に、単体セル１に形成されている凹部５２および５３とそれを密閉する方法に関して説明する。図１６（A）（B）に示すとおり、凹部５３は図１の基板２３に設けた穴を用いた構成であり、凹部５２は図１６（B）に示すとおり図１の基板２２に設けた穴のみを用いて構成されている。このとき、凹部５２は図１６に示すとおり、蓋４０２を用いて密閉される。一方、凹部５３は蓋４０１を用いて密閉することができる。もちろん、蓋を用いて密閉しない場合も考えられる。この場合には、凹部の深さと凹部に搭載する半導体部材の厚みとの間の関係は不問となる。【００５９】
上述するように、発光素子１１を搭載する凹部５２と受光素子１２を搭載する凹部５３をそれぞれ個別に「四方を囲う」、あるいは「密閉する」ことができるので、光クロストークを防止することができる。
【実施例７】
【００６０】
次に、図１７を用いて、実施例７に係る光モジュールについて説明する。【００６１】
図１７は、実施例７に係る光モジュールの概略を説明する（A）上面図、（B）断面図である。【００６２】
本例の光モジュールも、図１７から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５４、５５が設けてあり、実施例１〜６と同様の構成である。【００６３】
次に、単体セル１に形成されている凹部５２および５３とそれを密閉する方法に関して説明する。図１７（A）（B）に示すとおり、凹部５３は図１の基板２３に設けた穴を用いた構成であり、凹部５２は図１７（B）に示すとおり図１の基板２２に設けた穴のみを用いて構成されている。このとき、凹部５２は図１７に示すとおり、蓋４０３を用いて密閉される。一方、凹部５３は蓋４０４を用いて受光素子１２の上部のみ覆っている。もちろん、「四方を囲う」あるいは蓋を用いて「密閉する」ことをしない場合も考えられる。この場合には、凹部の深さと凹部に搭載する半導体部材の厚みとの間の関係は不問となる。【００６４】
上述するように、発光素子１１を搭載する凹部５２と受光素子１２を搭載する凹部５３をそれぞれ個別に「四方を囲う」、あるいは「密閉する」ことができるので、光学的なクロストークを防止することができる。
【実施例８】
【００６５】
次に、図１８を用いて、実施例８に係る光モジュールについて説明する。【００６６】
図１８は、実施例８に係る光モジュールの概略を説明する断面図である。【００６７】
本例の光モジュールも、図１８から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５６、５７が設けてあり、実施例１〜６と同様の構成である。【００６８】
次に、単体セル１に形成されている凹部５６および５７を密閉するための蓋に関して説明する。これまで述べてきたとおり、蓋は光学要素を兼ね備えたものであり、例えば、図１８に示すとおり屈折性を持つレンズを有してあっても良い。図１８に示すとおり、蓋４０５のレンズは発光素子１１からの発振される光の光軸に対して最適になるように、位置調整の後、搭載される。一方、蓋４０６のレンズも受光素子１２に入力される光の光軸に対して最適となるように、位置調整の後、搭載される。【００６９】
上述するように、発光素子１１を搭載する凹部５６と受光素子１２を搭載する凹部５７をそれぞれ個別に密閉することができるので、光クロストークを防止することができる上に、光の入出力を高効率にて行うこともできる。
【実施例９】
【００７０】
次に、図１９を用いて、実施例９に係る光モジュールについて説明する。【００７１】
図１９は、実施例９に係る光モジュールをキャンステムに搭載した外観を説明する概略図である。なお、図はキャンステムの内部に搭載される部材が確認できるように、キャップ等は省いて記載してある。【００７２】
本例の光モジュールの多段積層基板も、図１９から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部が設けてあり、実施例１〜８と同様の構成である。【００７３】
以下に、単体セル１をキャンステムに搭載する方法に関して説明する。例えば、図１に示す単体セル１の外部接続用の配線３０を用いて、キャンステムのリードピンとの電気的接続を行なうことができる。もちろん、図１の他にも、図６、図９、図１２に示す単体セル１が、図１９に示すとおりの手法でキャンステムに搭載することができる。
【実施例１０】
【００７４】
次に、図２０乃至２１を用いて、実施例１０に係る光モジュールについて説明する。【００７５】
図２０乃至２１は、実施例１０に係る光モジュールをキャンステムに搭載した外観を説明する概略図であり、図２０は光モジュールをキャンステムに搭載した立体外観図を上面からみた図、図２１は光モジュールの単体セルだけを裏面からみた図を示す。【００７６】
本例の光モジュールの多段積層基板も、図２０乃至２１から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部が設けてあり、実施例１〜８同様の構成である。【００７７】
以下に、単体セル１をキャンステムに搭載する方法に関して説明する。図１９のキャンステムに搭載する単体セル１は、図１、図６、図９、図１２の基板の変形版であり、外部取り出し配線を図２１に示すとおり、裏面から取り出している。この裏面の外部取り出し配線を用いて、直接キャンステムのリードピンとの間で電気的接続をとることができる。
【実施例１１】
【００７８】
次に、図２２を用いて、実施例１１に係る光モジュールについて説明する。【００７９】
図２２は、実施例１１に係る光モジュールをキャンステムに搭載した後、パッケージ化を行なったときの外観を説明する概略図である。【００８０】
本例の光モジュールの多段積層基板も、図２２から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部が設けてあり、実施例１〜８と同様の構成である。【００８１】
次に、単体セル１をキャンステムに搭載し、パッケージに収める手法に関して説明する。図１９又は図２０に示す方法にて、単体セル１をキャンパッケージに搭載した後、例えば、波長分離（WDM）フィルターおよびレンズ部材を有した光学部材６１をキャンステムに搭載する。そして、光ファイバーによる入出力を可能にするために、ファイバーフェルール６３を光学的に接続するために、スペーサー６２を用いて、部材６３と部材６１を接続して、組み立てが完了となる。もちろん、部材６１をキャンステムに搭載する前に、単体セル１を封止することもできる。
【実施例１２】
【００８２】
次に、図２３乃至２４を用いて、実施例１２に係る光モジュールについて説明する。【００８３】
図２３乃至２４は、実施例１２に係る光モジュールの外観を説明する概略図である。【００８４】
単体セル１の多段積層基板２０１、２０２、２０３、２０４の各層ごとにそれぞれ配線パターン３０１、３０２、３０２、３０４が形成されている。【００８５】
図２３に示すとおり、例えば４種類の異なる電気信号を伝送する場合、それぞれの信号を配線３０１、配線３０２、配線３０３、配線３０４に割り当てて伝送することができる。それにより、各々信号間の電気的なクロストークが低減することができる。なお、この場合、基板２０２上の配線３０２はスルーホールを通じて基板２０１の配線３０１に接続する。基板２０３の配線３０３、基板２０４の配線３０４も同様にして、基板２０１の配線３０１に電気的な接続を行なう。上述により、各層の各配線と外部との接続はすべて基板２０１の配線３０１から行なうことができる。図２４に示すように、基板２０１の代わりに、スルーホールを用いて基板２０９の裏面まで配線パターンを引き、基板２０９の裏面に外部取り出し用の電極を形成してもよい。
【実施例１３】
【００８６】
次に、図２５乃至２６を用いて、実施例１３に係る光モジュールについて説明する。【００８７】
図２５乃至２６は、実施例１３に係る光モジュールをキャンステムに搭載した外観を説明する概略図である。【００８８】
単体セル１の多段積層基板２０５、２０６、２０７、２０８の各層ごとにそれぞれ配線パターン３０５、３０６、３０７、３０８が形成されている。【００８９】
図２５に示すとおり、例えば４種類の異なる電気信号を伝送する場合、それぞれの信号を配線３０５、配線３０６、配線３０７、配線３０８に割り当てて伝送することができる。それにより、各信号間での電気的なクロストークを低減させることができる。なお、この場合、外部との接続は、基板２０５の配線３０５、基板２０６の配線３０６、基板２０７の配線３０７、基板２０８の配線３０８から行なうことができる。図２６に示すように、スルーホールを用いて基板２０５の裏面まで配線パターンを引き、基板２１３の裏面に外部取り出し用の電極を形成してもよい。【００９０】
以上では、光モジュールを送受信用光モジュールとして構成した例で説明したが、本発明は、この形態に限定されることはなく、送信用のみ、受信用のみ、または、光電気素子混載モジュール等が含まれる。【００９１】
また、これまでの実施例では、以下の発明が含まれている点を明記しておく。【００９２】
（１）半導体部材と、前記半導体部材を搭載するための基板とを備える光モジュールであって、前記基板の少なくとも一方の面に配線パターンが形成された該基板が積層されるとともに、前記基板の一方の面には凹部が形成され、前記半導体部材は前記基板の一方の面に形成された該凹部内に収容されているとともに、前記基板の配線と電気的に接続され、前記基板の一方の面に形成された前記配線パターンは、外部取り出し用の電極部を構成することを特徴とする。この構成により、光モジュール内の狭空間に半導体部材を電気的な接続を確保しつつ集積し、実装することが可能となり、発光素子と受光素子間における電気的および光学的なクロストークといった両特性を同時に低減させることができる。【００９３】
（２）（１）の光モジュールにおける半導体部材を、発光素子、および受光素子の少なくとも一つとする。また、上記発明の光モジュールにおける半導体部材を、前記発光素子および受光素子単体および複数、あるいは前記発光素子と受光素子の組み合わせとする。【００９４】
（３）（１）の基板を、プリント基板、セラミック基板から選択される一種の基板とする。この構成により、上記基板は一種類の材料から構成でき、大型基板からの複数個取りができるため、組み立て工程を含む実装コストを安価にすることができる。【００９５】
（４）（１）の基板の配線を、コプレーナー線路、およびマイクロストリップ線路から選択される一種とする。この構成により、高周波信号を低損失にて伝送することができる。【００９６】
（５）（１）の基板を、内部に電気的シールド層を有するようにする。この構成により、電気クロストークをさらに低減することができる。【００９７】
（６）（１）の基板内部、特に半導体部材の直下に、サーマルビアが設けておく。この構成により、光モジュールにおける半導体部材で発生する熱を効率良く外部基板に伝導することができる。【００９８】
（７）（１）の基板の一方の面に形成された前記凹部にあって、前記凹部の深さは半導体部材の高さより深く形成され、前記凹部は蓋にて塞いでおく。この構成により、半導体部材を個々に完全に密閉できるため、密閉しない場合に比べて光学的なクロストークを防ぐことができる。上記記載の蓋に関する「光学要素」とは、入射する光に対して何らかの光学的作用（例えば、反射、透過、屈折、回折等）を与えるものをいい、例えば、レンズや回折格子などが挙げられる。この構成により、光の入出力を効率良く行なうことが可能である。【００９９】
（８）（１）の基板において、少なくとも一方の面に信号配線をそれぞれの層に設け、それぞれの層の配線に異なる素子に入出力する信号がそれぞれ伝送されるようにする。この構成により、異なる素子に入出力する信号間において、電気的なクロストークを低減することができる。【０１００】
（９）（１）の基板には、一方の面に形成された配線パターンを基板の他方の面に形成された配線パターンと接続するために少なくとも一つ以上のスルーホールが設けられ、他方の面に形成された前記配線は外部取り出し用の電極を構成する。この構成により、外部接続を簡便に行なうことができ、外部との信号送受を容易に行なうことができる。【０１０１】
（１０）（１）の基板において、配線パターンが形成された基板が積層される基板にあって、少なくとも一方の面に配線パターンをそれぞれの層に設けて、それぞれの層の配線に異なる素子に入出力する信号がそれぞれ伝送されるようにする。この構成により、異なる素子に入出力する信号間において、電気的なクロストークを低減することができる。
【符号の説明】
【０１０２】
１、１’、１’’…光モジュール、
１０…半導体部材、１１、１０１…発光素子、１２、１０２…受光素子、１３、１０３…電子デバイスからなる駆動ドライバ回路
２０…積層基板、２１…３層目の基板、２２…２層目の基板、２３…１層目の基板、
２０１、２０５、２０９、２１３…１層目の基板、
２０２、２０６、２１０、２１４…２層目の積層基板、
２０３、２０７、２１１、２１５…３層目の積層基板、
２０４、２０８、２１２、２１６…４層目の積層基板
３０…線路、３１…１層目のストリップ線路、３２…２層目のストリップ線路、３３、３４…スルーホール、３５…外部との接続配線電極、
３０１、３０５、３０９、３１３…１層目のストリップ線路、
３０２、３０６、３１０、３１４…２層目のストリップ線路、
３０３、３０７、３１１、３１５…３層目のストリップ線路、
３０４、３０８、３１２、３１６…４層目のストリップ線路
４０…蓋、４１…凹部を塞ぐためのフィルター機能を有する蓋、４２…凹部を塞ぐためのフィルター機能を有する蓋、４０５、４０６…レンズ、あるいはレンズ付フィルター、
５０、５１、５２、５３、５４、５５、５６、５７…凹部、５０１…凹部のための２層目の基板上に設けた貫通穴、５０２…凹部のための３層目の基板上に設けた貫通穴、５０３…凹部のための３層目の基板上に設けたもう１つの貫通穴
６０…キャンステム、６１…レンズや誘電体多層膜フィルターなどの光学要素を含む部材、６２…ファイバーフェルールを支えるスリーブ、６３…ファイバーフェルール
７０…大型基板
【図１】
0005390623.tif 000002
【図２】
0005390623.tif 000003
【図３】
0005390623.tif 000004
【図４】
0005390623.tif 000005
【図５】
0005390623.tif 000006
【図６】
0005390623.tif 000007
【図７】
0005390623.tif 000008
【図８】
0005390623.tif 000009
【図９】
0005390623.tif 000010
【図１０】
0005390623.tif 000011
【図１１】
0005390623.tif 000012
【図１２】
0005390623.tif 000013
【図１３】
0005390623.tif 000014
【図１４】
0005390623.tif 000015
【図１５】
0005390623.tif 000016
【図１６】
0005390623.tif 000017
【図１７】
0005390623.tif 000018
【図１８】
0005390623.tif 000019
【図１９】
0005390623.tif 000020
【図２０】
0005390623.tif 000021
【図２１】
0005390623.tif 000022
【図２２】
0005390623.tif 000023
【図２３】
0005390623.tif 000024
【図２４】
0005390623.tif 000025
【図２５】
0005390623.tif 000026
【図２６】
0005390623.tif 000027