(57)【特許請求の範囲】
【請求項１】
外部から入力電圧をブースティングしてブースティング電圧を生成するブースト部と、
スイッチ制御信号に応じて、前記ブースティング部から生成されたブースティング電圧を出力するか否かを制御する保護スイッチング素子と、
前記保護スイッチング素子を介してブースティング部から出力されたブースティング電圧の大きさと、あらかじめ設定された臨界電圧とを比較し、この比較結果に基づいて高電圧及び低電圧のいずれか一方を選択し、該選択された電圧を前記スイッチ制御信号として出力する保護回路と、
前記低電圧が印加される低電圧ノードを放電させる放電部と、
を備える、発光ダイオード表示装置用の駆動電圧生成回路。
【請求項２】
前記放電部は、前記低電圧ノードをグラウンドレベルに放電させることを特徴とする、請求項１に記載の発光ダイオード表示装置用の駆動電圧生成回路。
【請求項３】
前記放電部は、前記駆動電圧生成回路を動作させるためのイネーブル信号がアクティブ状態になる時点に、前記低電圧ノードをグラウンドレベルに放電させることを特徴とする、請求項２に記載の発光ダイオード表示装置用の駆動電圧生成回路。
【請求項４】
前記ブースティング部から出力されたブースティング電圧を安定化させて駆動電圧を出力する安定化部をさらに備えることを特徴とする、請求項３に記載の発光ダイオード表示装置用の駆動電圧生成回路。
【請求項５】
前記保護スイッチング素子を介して出力されたブースティング電圧を整流するダイオードと、
前記ダイオードで整流されたブースティング電圧を安定化させる第１の安定化キャパシタと、
前記安定化部からの駆動電圧を安定化させる第２の安定化キャパシタと、をさらに備えることを特徴とする、請求項４に記載の発光ダイオード表示装置用の駆動電圧生成回路。
【請求項６】
前記放電部は、
前記安定化部からの駆動電圧とあらかじめ設定された基準電圧とを比較し、この比較の結果、前記駆動電圧が前記基準電圧よりも小さい時に、アクティブ状態の放電開始信号を出力する比較器と、
前記比較器からのアクティブ状態の放電開始信号に応答して前記低電圧ノードをグラウンドレベルに放電させる放電スイッチング素子と、を備え
前記駆動電圧及び基準電圧は、前記イネーブル信号がアクティブ状態の時に生成され、前記イネーブル信号が非アクティブ状態の時には両方ともグラウンドレベルに下降することを特徴とする、請求項４に記載の発光ダイオード表示装置用の駆動電圧生成回路。
【請求項７】
前記放電部は、
前記安定化部からの駆動電圧とあらかじめ設定された基準電圧とを比較し、この比較の結果、前記駆動電圧が前記基準電圧よりも小さい時に、アクティブ状態の比較信号を出力する比較器と、
前記イネーブル信号及び前記比較信号を供給され、前記イネーブル信号と前記比較信号が両方ともアクティブ状態の時にアクティブ状態の放電開始信号を出力する論理和ゲートと、
前記論理和ゲートからのアクティブ状態の放電開始信号に応答して、前記低電圧ノードをグラウンドレベルに放電させる放電スイッチング素子と、
を備えることを特徴とする、請求項４に記載の発光ダイオード表示装置用の駆動電圧生成回路。
【請求項８】
前記放電部は、前記低電圧ノードを負極性の電圧に放電させることを特徴とする、請求項１に記載の発光ダイオード表示装置用の駆動電圧生成回路。
【請求項９】
前記放電部は、前記駆動電圧生成回路を動作させるためのイネーブル信号がアクティブ状態になる時点に、前記低電圧ノードを負極性の電圧に放電させることを特徴とする、請求項８に記載の発光ダイオード表示装置用の駆動電圧生成回路。
【請求項１０】
前記ブースト部は、
前記外部から入力電圧を供給する入力ラインとブースティング入力端子との間に接続されているインダクタと、
外部からの駆動パルスによって制御され、前記ブースティング入力端子と接地端子との間に接続されているブースティングスイッチング素子と、を備え
前記保護スイッチング素子は、前記ブースティング入力端子とブースティング出力端子との間に接続され、前記スイッチ制御信号に応じて、前記ブースティング入力端子とブースティング出力端子とを電気的に連結または分離することを特徴とする、請求項１に記載の発光ダイオード表示装置用の駆動電圧生成回路。
【請求項１１】
前記保護回路は、
前記スイッチ制御信号の基となる制御電圧を出力し、前記ブースティング出力端子に印加されたブースティング電圧の大きさが前記臨界電圧を超える場合に、前記制御電圧の論理を反転させて出力する出力電圧感知部と、
前記出力電圧感知部からの制御電圧の論理に応じて前記高電圧及び低電圧のいずれか一方を選択し、該選択された電圧を前記スイッチ制御信号として出力するスイッチ制御部と、
前記ブースティング出力端子からブースティング電圧が供給される高電圧ノードと前記低電圧ノードとの間に接続されている第１のツェナーダイオードと、
前記高電圧ノードと接地端子との間に接続されている第２のツェナーダイオードと、
前記第２のツェナーダイオードのアノード電極に印加された電圧によって制御され、かつ前記低電圧ノードと接地端子との間に接続されているスイッチング素子と、
を備えることを特徴とする、請求項１０に記載の発光ダイオード表示装置用の駆動電圧生成回路。
【請求項１２】
前記スイッチ制御部は、前記高電圧ノードのブースティング電圧が前記高電圧として印加されるとともに前記低電圧ノードの電圧が低電圧として印加され、かつ互いに直列に接続されている複数の反転器を備え、
前記複数の反転器は、前記出力電圧感知部からの制御電圧を順次に反転させて前記スイッチ制御信号を生成し、該スイッチ制御信号を前記保護スイッチング素子のゲート電極に供給することを特徴とする、請求項１１に記載の発光ダイオード表示装置用の駆動電圧生成回路。
【請求項１３】
外部からの入力電圧をブースティングしてブースティング電圧を生成するブースト部と、スイッチ制御信号に応じて、前記ブースティング部から生成されたブースティング電圧を出力するか否かを制御する保護スイッチング素子と、前記保護スイッチング素子を介してブースティング部から出力されたブースティング電圧の大きさとあらかじめ設定された臨界電圧とを比較し、その比較の結果に基づいて高電圧及び低電圧のいずれか一方を選択し、この選択された電圧を前記スイッチ制御信号として出力する保護回路と、を備える発光ダイオード表示装置用の駆動電圧生成回路の駆動方法であって、
前記低電圧が印加される低電圧ノードを放電させる段階を含むことを特徴とする、発光ダイオード表示装置用の駆動電圧生成回路の駆動方法。
【請求項１４】
前記低電圧ノードをグラウンドレベルに放電させることを特徴とする、請求項１３に記載の発光ダイオード表示装置用の駆動電圧生成回路の駆動方法。
【請求項１５】
前記駆動電圧生成回路を動作させるためのイネーブル信号がアクティブ状態になる時点に、前記低電圧ノードをグラウンドレベルに放電させることを特徴とする、請求項１４に記載の発光ダイオード表示装置用の駆動電圧生成回路の駆動方法。
【請求項１６】
前記ブースティング部から出力されたブースティング電圧を安定化させて駆動電圧を生成する段階をさらに含み、
前記低電圧ノードを放電させる段階では、前記駆動電圧とあらかじめ設定された基準電圧とを比較し、この比較の結果、前記駆動電圧が前記基準電圧よりも小さい時に、前記低電圧ノードをグラウンドレベルに放電させ、
前記駆動電圧及び基準電圧は、前記イネーブル信号がアクティブ状態の時に生成され、前記イネーブル信号が非アクティブ状態の時に両方ともグラウンドレベルに下降することを特徴とする、請求項１５に記載の発光ダイオード表示装置用の駆動電圧生成回路の駆動方法。
【請求項１７】
前記ブースティング部から出力されたブースティング電圧を安定化させて駆動電圧を生成する段階をさらに含み、
前記低電圧ノードを放電させる段階は、
前記駆動電圧とあらかじめ設定された基準電圧とを比較し、この比較結果、前記駆動電圧が前記基準電圧よりも小さい時にアクティブ状態の比較信号を生成する段階と、
前記イネーブル信号と前記比較信号が両方ともアクティブ状態の時に前記低電圧ノードをグラウンドレベルに放電させる段階と、を含むことを特徴とする、請求項１５に記載の発光ダイオード表示装置用の駆動電圧生成回路の駆動方法。
【請求項１８】
前記放電部は、前記低電圧ノードを負極性の電圧に放電させることを特徴とする、請求項１３に記載の発光ダイオード表示装置用の駆動電圧生成回路の駆動方法。
【請求項１９】
前記放電部は、前記駆動電圧生成回路を動作させるためのイネーブル信号がアクティブ状態になる時点に、前記低電圧ノードを負極性の電圧に放電させることを特徴とする、請求項１８に記載の発光ダイオード表示装置用の駆動電圧生成回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード表示装置の電源供給回路に関し、特に、入力電圧の範囲を増加させることができる発光ダイオード表示装置用の駆動電圧生成回路に関する。
【背景技術】
【０００２】
発光ダイオード表示装置の画素は発光ダイオードを備えており、該発光ダイオードは駆動電圧によって発生した駆動電流によって光を出す。
【０００３】
このような駆動電圧は、駆動電圧生成回路で生成される。すなわち、駆動電圧生成回路は、外部からの入力電圧を用いて駆動電圧を生成する。かかる駆動電圧生成回路は、内部に保護回路を備えており、該保護回路は、入力電圧が異常上昇するときに、駆動電圧の出力を遮断する役割を担う。しかし、保護回路内部のオフセット電圧により、正常な大きさの入力電圧が入力されたにもかかわらず、駆動電圧が出力されないという問題があった。また、外部入力電圧が一定電圧以下に落ちると、この入力電圧が正常な大きさを有するにもかかわらず、上述のオフセット電圧により駆動電圧が発生しないという問題につながることもあった。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は上記の問題点を解決するために案出されたもので、その目的は、保護スイッチング素子のゲート電極が接続されている低電圧ノードをグラウンドレベルに放電させることによって、入力電圧が低い時にも正常に駆動電圧を発生させることができる発光ダイオード表示装置用の駆動電圧生成回路及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するための本発明に係る発光ダイオード表示装置用の駆動電圧生成回路は、外部から入力電圧をブースティングしてブースティング電圧を生成するブースト部と、スイッチ制御信号に応じて、前記ブースティング部から生成されたブースティング電圧を出力するか否かを制御する保護スイッチング素子と、前記保護スイッチング素子を介してブースティング部から出力されたブースティング電圧の大きさと、あらかじめ設定された臨界電圧とを比較し、この比較結果に基づいて高電圧及び低電圧のいずれか一方を選択し、該選択された電圧を前記スイッチ制御信号として出力する保護回路と、前記低電圧の印加される低電圧ノードを放電させる放電部と、を備える。
【０００６】
また、上記目的を達成するたの本発明に係る発光ダイオード表示装置用の駆動電圧生成回路の駆動方法は、外部からの入力電圧をブースティングしてブースティング電圧を生成するブースト部と、スイッチ制御信号に応じて、前記ブースティング部から生成されたブースティング電圧を出力するか否かを制御する保護スイッチング素子と、前記保護スイッチング素子を介してブースティング部から出力されたブースティング電圧の大きさとあらかじめ設定された臨界電圧とを比較し、その比較の結果に基づいて高電圧及び低電圧のいずれか一方を選択し、この選択された電圧を前記スイッチ制御信号として出力する保護回路と、を備える発光ダイオード表示装置用の駆動電圧生成回路の駆動方法において、前記低電圧が印加される低電圧ノードを放電させる段階を含む。
【発明の効果】
【０００７】
本発明に係る発光ダイオード表示装置用駆動回路及びその駆動方法は、下記の効果を奏する。
【０００８】
本発明では、入力電圧が入力される瞬間に保護スイッチング素子のゲート電極の電圧をグラウンドレベルに落とすことによって、そのゲート−ソース電圧を相対的に増加させることができる。そのため、入力電圧が低い時にもブースティング電圧が正常に生成されるので、結果として正常に駆動電圧が発生する。したがって、本発明に係る駆動電圧発生回路は、かなり広い範囲の入力電圧により駆動することが可能になる。さらに、それによって、バッテリーの使用時間も増加する効果が得られる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例に係る発光ダイオード表示装置を示す図である。
【図２】図１における一画素に設けられている回路構成を示す図である。
【図３】本発明の第１の実施例に係る駆動電圧生成回路の詳細構成図である。
【図４】図３における第４の反転器の構成を示す図である。
【図５】本発明の第２の実施例に係る駆動電圧生成回路の詳細構成図である。
【図６】図５と関連したイネーブル信号、比較信号、駆動電圧、基準電圧及び放電開始信号のタイミング図である。
【発明を実施するための形態】
【００１０】
図１は、本発明の実施例に係る発光ダイオード表示装置を示す図である。
【００１１】
本発明の実施例に係る発光ダイオード表示装置は、図１に示すように、表示部ＤＳＰ、システムＳＹＳ、スキャンドライバＳＤ、データドライバＤＤ、タイミングコントローラＴＣ及び電源供給部ＰＳを備えている。
【００１２】
表示部ＤＳＰは、複数の画素ＰＸＬと、これらの画素ＰＸＬが画像を表示するのに必要な各種の信号を伝送するための複数のスキャンラインＳＬ１〜ＳＬｍ、及び複数のデータラインＤＬ１〜ＤＬｎと、複数の電源供給ラインと、を備えている。図１には、電源供給ラインのうち、駆動電圧供給ラインＶＤＬのみが示されている。
【００１３】
これらの画素ＰＸＬは、マトリクス状に表示部ＤＳＰに配列されている。画素ＰＸＬは、赤色を表示する赤色画素ＰＸＬ、緑色を表示する緑色画素ＰＸＬ、及び青色を表示する青色画素ＰＸＬに区別されている。
【００１４】
システムＳＹＳは、グラフィックコントローラのＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）送信器及びインターフェース回路を介して垂直同期信号、水平同期信号、クロック信号及び映像データを出力する。システムＳＹＳから出力された垂直／水平同期信号及びクロック信号は、タイミングコントローラＴＣに供給される。また、システムＳＹＳから順次に出力された映像データもタイミングコントローラＴＣに供給される。
【００１５】
タイミングコントローラＴＣは、自身に入力される水平同期信号、垂直同期信号、及びクロック信号を用いてデータ制御信号、スキャン制御信号、発光制御信号を発生させ、データドライバＤＤ及びスキャンドライバＳＤに供給する。データ制御信号は、ドットクロック、ソースシフトクロック、ソースイネーブル信号、極性反転信号などを含む。スキャン制御信号は、スキャンスタートパルス、スキャンシフトクロック、スキャン出力イネーブルなどを含む。
【００１６】
データドライバＤＤは、タイミングコントローラＴＣからのデータ制御信号に応じて映像データをサンプリングした後に、各水平期間（Ｈｏｒｉｚｏｎｔａｌ  Ｔｉｍｅ：１Ｈ，２Ｈ，・・・）ごとに、１水平ライン分に該当するサンプリング映像データをラッチし、ラッチされた映像データをデータラインＤＬ１〜ＤＬｎに供給する。すなわち、データドライバＤＤは、タイミングコントローラＴＣからの映像データを、電源供給部ＰＳから入力されるガンマ電圧を用いてアナログ画素信号（データ信号）に変換してデータラインＤＬ１〜ＤＬｎに供給する。
【００１７】
スキャンドライバＳＤは、タイミングコントローラＴＣからのスキャンスタートパルスに応答してスキャン信号を順次に発生するシフトレジスタと、これらのスキャン信号を、画素ＰＸＬの駆動に見合う電圧レベルにシフトさせるためのレベルシフタと、備えている。スキャンドライバＳＤは、タイミングコントローラＴＣからのスキャン制御信号に応答してスキャンラインＳＬ１〜ＳＬｍに順次にスキャンパルスを供給する。
【００１８】
電源供給部ＰＳは、画素ＰＸＬの駆動に必要なガンマ電圧、駆動電圧、基底電圧及び基準電圧を生成する。そのために、電源供給部は、ガンマ電圧を生成するガンマ電圧生成回路、駆動電圧を生成する駆動電圧生成回路、基底電圧を生成する基底電圧生成回路及び基準電圧を生成する基準電圧生成回路を備える。駆動電圧生成回路から生成された駆動電圧ＶＤＤは、駆動電圧供給ラインＶＤＬを通じて画素に供給される。
【００１９】
各画素ＰＸＬの構成はいずれも同一であり、その詳細を図２を参照して説明すると、下記の通りである。
【００２０】
図２は、図１におけるいずれか一画素の回路構成を示す図である。
【００２１】
図２に示すように、一つの画素ＰＸＬは、データスイッチング素子Ｔｒ＿ＤＳ、駆動スイッチング素子Ｔｒ＿ＤＲ、ストレージキャパシタＣｓｔ及び発光ダイオードＯＬＥＤを備えている。
【００２２】
データスイッチング素子Ｔｒ＿ＤＳは、スキャンラインＳＬからのスキャン信号に応じてデータラインＤＬからのデータ電圧をスイッチングする。そのために、データスイッチング素子Ｔｒ＿ＤＳのゲート電極はスキャンラインＳＬに接続され、ソース電極はデータラインＤＬに接続され、そして、ドレイン電極は、駆動スイッチング素子Ｔｒ＿ＤＲのゲート電極に接続される。
【００２３】
駆動スイッチング素子Ｔｒ＿ＤＲは、駆動電圧ＶＤＤ、及びデータスイッチング素子Ｔｒ＿ＤＳでスイッチングされたデータ電圧に応じて、駆動電流の大きさを調節する。そのために、駆動スイッチング素子Ｔｒ＿ＤＲは、ゲート電極がデータスイッチング素子Ｔｒ＿ＤＳのドレイン電極に接続され、ソース電極が駆動電圧供給ラインＶＤＬに接続され、そして、ドレイン電極が発光ダイオードＯＬＥＤのアノード電極に接続される。
【００２４】
ストレージキャパシタＣｓｔは、駆動スイッチング素子Ｔｒ＿ＤＲのゲート電極とソース電極との間に接続される。
【００２５】
発光ダイオードＯＬＥＤは、駆動スイッチング素子Ｔｒ＿ＤＲのドレイン電極と基底電圧供給ラインとの間に接続される。すなわち、発光ダイオードＯＬＥＤのアノード電極は、駆動スイッチング素子Ｔｒ＿ＤＲのドレイン電極に接続され、カソード電極は、基底電圧供給ラインに接続される。この発光ダイオードＯＬＥＤは、駆動スイッチング素子Ｔｒ＿ＤＲからの駆動電流によって発光する。
【００２６】
次に、図１における駆動電圧生成回路の構成について具体的に説明する。
【００２７】
図３は、本発明の第１の実施例に係る駆動電圧生成回路の詳細構成図である。
【００２８】
本発明の第１の実施例に係る駆動電圧生成回路は、図３に示すように、ブースト部ＢＳＴ、保護回路ＰＴＣ、ダイオードＤ、第１の安定化キャパシタＣＲ１、安定化部ＲＧＴ、第２の安定化キャパシタＣＲ２、及び放電部ＤＣＢを備えている。
【００２９】
ブースト部ＢＳＴは、外部からの入力電圧Ｖｉｎを上昇させてブースティング電圧を生成し、生成されたブースティング電圧を出力する。ブースト部ＢＳＴは、ブースティング入力端子ｂｉｔ及びブースティング出力端子ｂｏｔを備えており、外部からの入力電圧Ｖｉｎはブースティング入力端子ｂｉｔを介してブースト部ＢＳＴに入力され、ブースティング電圧はブースティング出力端子ｂｏｔを介して出力される。
【００３０】
このようなブースティング動作のために、ブースト部ＢＳＴは、インダクタＬ及びブースティングスイッチング素子Ｔｒ＿ｂｓを備えている。
【００３１】
インダクタＬは、外部から入力電圧Ｖｉｎを供給する入力ライン（図示せず）とブースティング入力端子ｂｉｔとの間に接続される。インダクタＬは、サイズが大きいため、ブースト部ＢＳＴの外部に設けられている。
【００３２】
ブースティングスイッチング素子Ｔｒ＿ｂｓは、パルスモード選択部（図示せず）から出力された駆動パルスにより制御され、ブースティング入力端子ｂｉｔと接地端子との間に接続される。そのために、ブースティングスイッチング素子Ｔｒ＿ｂｓは、ゲート電極がパルスモード選択部の出力端子に接続され、ドレイン電極はブースティング入力端子ｂｉｔに接続され、そして、ソース電極は接地端子に接続される。
【００３３】
一方、ブースト部ＢＳＴの内部には、保護スイッチング素子Ｔｒ＿ｐｒが備えられているが、機能的に、この保護スイッチング素子Ｔｒ＿ｐｒは、後述する保護回路ＰＴＣの構成要素に含まれる。
【００３４】
このような構成を有するブースト部ＢＳＴの動作について説明すると、下記の通りである。
【００３５】
ブースティングスイッチング素子Ｔｒ＿ｂｓは、パルスモード選択部から提供された駆動パルスに応じて周期的にターン・オン及びターン・オフする。このブースティングスイッチング素子Ｔｒ＿ｂｓがターン・オンすると、入力電圧Ｖｉｎによって発生した電流がインダクタＬを通過して接地端子に流れながら該インダクタＬにエネルギーが蓄積され、該エネルギーによりブースティング入力端子ｂｉｔの電圧が上昇する。このブースティング入力端子ｂｉｔにかかった電圧がブースティング電圧に相当し、このブースティング電圧は、入力電圧Ｖｉｎよりも高い値を有する。以降、ブースティングスイッチング素子Ｔｒ＿ｂｓがターン・オフすると、該ブースティング入力端子ｂｉｔのブースティング電圧が保護スイッチング素子Ｔｒ＿ｐｒを通じてブースティング出力端子ｂｏｔに供給される。この時、保護スイッチング素子Ｔｒ＿ｐｒがターン・オンするとブースティング入力端子ｂｉｔのブースティング電圧がブースティング出力端子ｂｏｔに印加される。一方、保護スイッチング素子Ｔｒ＿ｐｒがターン・オフすると、ブースティング入力端子ｂｉｔのブースティング電圧はブースティング出力端子ｂｏｔに供給されない。
【００３６】
保護回路ＰＴＣは、保護スイッチング素子Ｔｒ＿ｐｒと共に、過電圧から駆動電圧生成回路及び画素を保護するために使用される。すなわち、外部からの入力電圧Ｖｉｎがノイズ（ｎｏｉｓｅ）などにより異常増加すると過電圧が発生することにつながるが、保護回路ＰＴＣは、このような過電圧から駆動電圧生成回路を保護する役割を果たす。そのために、保護回路ＰＴＣは、ブースト部ＢＳＴから出力されたブースティング電圧の大きさが、あらかじめ設定された臨界値を超える場合に、保護スイッチング素子Ｔｒ＿ｐｒをターン・オフさせてブースティング電圧の出力を遮断することによって、過電圧から駆動電圧生成回路及び画素を保護する。
【００３７】
具体的に、保護回路ＰＴＣは、保護スイッチング素子Ｔｒ＿ｐｒを通じてブースト部ＢＳＴから出力されたブースティング電圧の大きさと、あらかじめ設定された臨界電圧とを比較する。そして、この比較結果に基づき、高電圧及び低電圧のいずれか一方を選択し、選択された電圧をスイッチ制御信号として出力する。保護回路ＰＴＣから出力されたスイッチ制御信号は、保護スイッチング素子Ｔｒ＿ｐｒのゲート電極に供給されて保護スイッチング素子Ｔｒ＿ｐｒの動作を制御する。
【００３８】
このような保護回路ＰＴＣは、出力電圧感知部ＶＭＢ、スイッチ制御部ＳＣＢ、保護スイッチング素子Ｔｒ＿ｐｒ、第１のツェナーダイオードＺＤ１、第２のツェナーダイオードＺＤ２、及びスイッチング素子Ｔｒを備えている。
【００３９】
出力電圧感知部ＶＭＢは、スイッチ制御信号の基となる制御電圧ＤＲＶＰを生成して出力する。この時、出力電圧感知部ＶＭＢは、ブースティング出力端子ｂｏｔに印加されたブースティング電圧の大きさを臨界電圧と比較し、比較の結果、ブースティング電圧が臨界電圧よりも大きいと、制御電圧ＤＲＶＰの論理を反転させて出力する。例えば、ブースティング出力端子ｂｏｔのブースティング電圧が臨界電圧より小さいかまたは等しい場合、出力電圧感知部ＶＭＢはロー論理の制御電圧ＤＲＶＰを出力する。逆に、ブースティング出力端子ｂｏｔのブースティング電圧が臨界電圧を超える場合、出力電圧感知部ＶＭＢは、ロー論理の制御電圧ＤＲＶＰを反転させてハイ論理の制御電圧ＤＲＶＰを出力する。
【００４０】
スイッチ制御部ＳＣＢは、出力電圧感知部ＶＭＢからの制御電圧ＤＲＶＰの論理に応じて高電圧または低電圧のいずれか一方を選択し、選択された電圧をスイッチ制御信号として出力する。例えば、出力電圧感知部ＶＭＢからの制御電圧ＤＲＶＰがロー論理であれば、スイッチ制御部ＳＣＢは、低電圧をスイッチ制御信号として出力する。逆に、出力電圧感知部ＶＭＢからの制御電圧ＤＲＶＰがハイ論理であれば、スイッチ制御部ＳＣＢは、高電圧をスイッチ制御信号として出力する。
【００４１】
このスイッチ制御部ＳＣＢは、互いに直列に接続された複数の反転器ＩＶ１〜ＩＶ４を備えている。すなわち、反転器ＩＶ１〜ＩＶ４は、出力電圧感知部ＶＭＢの出力端子と保護スイッチング素子Ｔｒ＿ｐｒのゲート電極ｇｔとの間に直列に接続されている。これらの反転器ＩＶ１〜ＩＶ４には、ブースティング出力端子ｂｏｔからのブースティング電圧が高電圧として提供される。そのために、高電圧ノードＨＮがブースティング出力端子ｂｏｔと電気的に接続されている。なお、反転器ＩＶ１〜ＩＶ４には、低電圧ノードＬＮからの電圧が低電圧として提供される。このような複数の反転器ＩＶ１〜ＩＶ４は、出力電圧感知部ＶＭＢからの制御電圧ＤＲＶＰを順次に反転させてスイッチ制御信号を生成し、生成されたスイッチ制御信号を、保護スイッチング素子Ｔｒ＿ｐｒのゲート電極ｇｔに供給する。
【００４２】
反転器として２個以上を備え、特に最終出力端に位置している反転器（最右側に位置している第４の反転器ＩＶ４）から出力されたスイッチ制御信号の論理と、出力電圧感知部ＶＭＢから入力された制御電圧ＤＲＶＰの論理とが同一となるように、これらの反転器は偶数で設けられる。そのため、出力電圧感知部ＶＭＢからロー論理の制御電圧ＤＲＶＰが供給されると、第１の反転器乃至第４の反転器ＩＶ１〜ＩＶ４は順にハイ論理の出力、ロー論理の出力、ハイ論理の出力及びロー論理の出力を発生する。したがって、ブースティング入力端子ｂｉｔのブースティング電圧が臨界範囲よりも小さいかまたは同一である正常な大きさを示し、出力電圧感知部ＶＭＢがロー論理の制御電圧ＤＲＶＰを出力する場合に、スイッチ制御部ＳＣＢの第４の反転器ＩＶ４からはロー論理のスイッチ制御信号が出力される。一方、ブースティング入力端子ｂｉｔのブースティング電圧が臨界範囲よりも大きい非正常な大きさを示し、出力電圧感知部ＶＭＢがハイ論理の制御電圧ＤＲＶＰを出力する場合に、スイッチ制御部ＳＣＢの第４の反転器ＩＶ４からはハイ論理のスイッチ制御信号が出力される。
【００４３】
これらの反転器ＩＶ１〜ＩＶ４は、高い電圧値を有する制御電圧ＤＲＶＰの大きさを、それよりも小さい高電圧及び低電圧に減圧させることによって、より小さい大きさの保護スイッチング素子Ｔｒ＿ｐｒが用いられるようにする。また、保護スイッチング素子Ｔｒ＿ｐｒのゲート電極ｇｔに制御電圧ＤＲＶＰが直接印加されると保護スイッチング素子Ｔｒ＿ｐｒに加えられるストレスが高くなるが、上記のように反転器ＩＶ１〜ＩＶ４を用いて制御電圧ＤＲＶＰの大きさを減少させることによって、保護スイッチング素子Ｔｒ＿ｐｒに加えられるストレスを緩和させることができる。
【００４４】
これらの反転器は、下記のような構成を有することができる。
【００４５】
図４は、図３における第４の反転器の構成を示す図である。
【００４６】
第４の反転器ＩＶ４は、図４に示すように、Ｐタイプの第１のスイッチング素子Ｔｒ＿Ｐ及びＮタイプの第２のスイッチング素子Ｔｒ＿Ｎを備えている。
【００４７】
第１のスイッチング素子Ｔｒ＿Ｐは、第３の反転器ＩＶ３からの出力によって制御され、高電圧ノードＨＮとゲート電極ｇｔとの間に接続される。
【００４８】
第２のスイッチング素子Ｔｒ＿Ｎは、第３の反転器ＩＶ３からの出力によって制御され、低電圧ノードＬＮとゲート電極ｇｔとの間に接続される。
【００４９】
第３の反転器ＩＶ３からの出力がハイ論理であれば、第１のスイッチング素子Ｔｒ＿Ｐはターン・オフする反面、第２のスイッチング素子Ｔｒ＿Ｎはターン・オンする。そのため、この時、ターン・オンした第２のスイッチング素子Ｔｒ＿Ｎを介して低電圧が出力される。この低電圧は、スイッチング制御信号としてゲート電極ｇｔに提供される。
【００５０】
一方、第３の反転器ＩＶ３からの出力がロー論理であれば、第１のスイッチング素子Ｔｒ＿Ｐはターン・オンする反面、第２のスイッチング素子Ｔｒ＿Ｎはターン・オフする。そのため、この時、ターン・オンした第１のスイッチング素子Ｔｒ＿Ｐを介して高電圧が出力される。この高電圧は、スイッチング制御信号としてゲート電極ｇｔに提供される。
【００５１】
図示していないが、残りの第１の反転器乃至第３の反転器ＩＶ１〜ＩＶ３も、上述の第４の反転器ＩＶ４と同じ構成を有する。
【００５２】
第１のツェナーダイオードＺＤ１は、高電圧ノードＨＮと低電圧ノードＬＮとの間に接続されている。第１のツェナーダイオードＺＤ１は、クランピングダイオード（ｃｌａｍｐｉｎｇ  ｄｉｏｄｅ）であり、そのクランピング電圧として高電圧ノードＨＮと低電圧ノードＬＮ間の電位が設定される。ブースティング出力端子ｂｏｔは、ブースティング電圧が印加される前に該ブースティング電圧よりも低い初期電圧に維持されるが、このブースティング出力端子ｂｏｔが初期電圧に維持されている時に、第１のツェナーダイオードＺＤ１により低電圧ノードＬＮはフローティング状態で０［Ｖ］に維持される。一方、ブースティング出力端子ｂｏｔがブースティング電圧に上昇すると、このブースティング電圧により低電圧ノードＬＮがブースティング電圧とクランピング電圧との差電圧に維持される。
【００５３】
第２のツェナーダイオードＺＤ２は、高電圧ノードＨＮと接地端子との間に接続されている。第２のツェナーダイオードＺＤ２もクランピングダイオードであり、そのクランピング電圧は、第１のツェナーダイオードＺＤ１のクランピング電圧よりも高く設定される。
【００５４】
スイッチング素子Ｔｒは、第２のツェナーダイオードＺＤ２のアノード電極に印加された電圧によって制御され、低電圧ノードＬＮと接地端子との間に接続される。ブースティング出力端子ｂｏｔに初期電圧が印加される場合に、この初期電圧は第２のツェナーダイオードＺＤ２のクランピング電圧よりも小さいため、スイッチング素子Ｔｒのゲート電極は０［Ｖ］になる。そのため、ブースティング出力端子ｂｏｔに初期電圧が印加される場合に、スイッチング素子Ｔｒはターン・オフする。一方、ブースティング出力端子ｂｏｔがブースティング電圧に上昇すると、該ブースティング電圧により、スイッチング素子Ｔｒのゲート電極が、ブースティング電圧とクランピング電圧（第２のツェナーダイオードＺＤ２のクランピング電圧）との差電圧に維持される。そのため、ブースティング出力端子ｂｏｔにブースティング電圧が印加される場合に、スイッチング素子Ｔｒはターン・オンする。このスイッチング素子Ｔｒは、ブースティング出力端子ｂｏｔがブースティング電圧に上昇する時に、低電圧ノードＬＮの電位を、クランピング電圧による電位に上昇させるための電流パス（ｃｕｒｒｅｎｔ  ｐａｔｈ）を形成するのに用いられる。一方、後述する初期駆動時点（すなわち、イネーブル信号ＥＮがアクティブ状態に維持される時点）では、ブースティング出力端子ｂｏｔが初期電圧に維持されるので、スイッチング素子Ｔｒは初期駆動時点にターン・オフ状態を維持する。
【００５５】
保護スイッチング素子Ｔｒ＿ｐｒは、スイッチ制御部ＳＣＢからのスイッチ制御信号に応じて、ブースト部ＢＳＴから生成されたブースティング電圧の出力を制御する。例えば、この保護スイッチング素子Ｔｒ＿ｐｒが、図３に示すようにＰタイプのトランジスタであるとする。すると、スイッチ制御部ＳＣＢからのスイッチ制御信号がロー論理の場合に、保護スイッチング素子Ｔｒ＿ｐｒはターン・オンし、これにより、ブースティング入力端子ｂｉｔのブースティング電圧をブースティング出力端子ｂｏｔに伝達することができる。一方、スイッチ制御部ＳＣＢからのスイッチ制御信号がハイ論理の場合に、保護スイッチング素子Ｔｒ＿ｐｒはターン・オフし、これにより、ブースティング入力端子ｂｉｔのブースティング電圧をブースティング出力端子ｂｏｔに伝達することができない。そのため、ブースティング出力端子ｂｏｔのブースティング電圧が正常な大きさを有する場合に、保護スイッチング素子Ｔｒ＿ｐｒは該ブースティング入力端子ｂｉｔのブースティング電圧をブースティング出力端子ｂｏｔに伝達する。一方、ブースティング出力端子ｂｏｔのブースティング電圧が非正常な大きさを有する場合に、保護スイッチング素子Ｔｒ＿ｐｒは、該ブースティング入力端子ｂｉｔのブースティング電圧がブースティング出力端子ｂｏｔに伝達されるのを遮断する。
【００５６】
ダイオードＤは、保護スイッチング素子Ｔｒ＿ｐｒを介して出力されたブースティング電圧を整流して安定化部ＲＧＴに供給する。そのために、ダイオードＤは、アノード電極がブースティング出力端子ｂｏｔに接続され、カソード電極が安定化部ＲＧＴの入力端子に接続されている。
【００５７】
第１の安定化キャパシタＣＲ１は、ダイオードＤで整流されたブースティング電圧ＶＢＴを安定化させることで、該ブースティング電圧のリップルを減少させる。そのために、第１の安定化キャパシタＣＲ１は、ダイオードＤのカソード電極と接地端子との間に接続されている。
【００５８】
安定化部ＲＧＴは、ブースト部ＢＳＴ及びダイオードＤを通じて出力されたブースティング電圧ＶＢＴを安定化させ、安定化した電圧、すなわち駆動電圧ＶＤＤを出力する。そのために、安定化部ＲＧＴの入力端子は、ダイオードＤを介してブースティング出力端子ｂｏｔに接続されている。この安定化部から出力された駆動電圧ＶＤＤは駆動電圧供給ラインＶＤＬ及び放電部ＤＣＢに供給される。安定化部ＲＧＴはレギュレータ（ｒｅｇｕｌａｔｏｒ）であり、ＬＤＯ（Ｌｏｗ  Ｄｒｏｐｏｕｔ）レギュレータを用いることができる。
【００５９】
第２の安定化キャパシタＣＲ２は、安定化部ＲＧＴからの駆動電圧ＶＤＤを再び安定化させることで、該駆動電圧ＶＤＤのリップルを減少させる。そのために、第２の安定化キャパシタＣＲ２は、安定化部ＲＧＴの出力端子と接地端子との間に接続されている。
【００６０】
放電部ＤＣＢは、スイッチ制御部ＳＣＢの低電圧ノードＬＮを放電させる。すなわち、放電部ＤＣＢは、低電圧ノードＬＮに特定電圧を印加してこの低電圧ノードＬＮを放電させる。例えば、放電部ＤＣＢは、低電圧ノードＬＮの電圧をグラウンドレベル（すなわち、０の電圧）に放電させる。一方、放電部ＤＣＢは、グラウンドレベルよりも低い電圧、すなわち、負極性の電圧を低電圧ノードＬＮに印加することもできる。
【００６１】
特に、放電部ＤＣＢは、イネーブル信号ＥＮがアクティブ状態になる時点に低電圧ノードＬＮをグラウンドレベルに放電させる。ここで、イネーブル信号ＥＮは、駆動電圧生成回路を含めた発光ダイオード表示装置の各種駆動回路を動作させるための開始信号であり、このイネーブル信号ＥＮがアクティブ状態になる時に、発光ダイオード表示装置の画面がつく。一方、このイネーブル信号ＥＮが非アクティブ状態になる時に、発光ダイオード表示装置の画面が消える。また、発光ダイオード表示装置がスリープモード（ｓｌｅｅｐ  ｍｏｄｅ；電力消費を低減するために発光ダイオード表示装置の発光ダイオードＤをオフ（ｏｆｆ）にして画面を消すモード）になる瞬間に、イネーブル信号ＥＮは非アクティブ状態に切り替わる。一方、このスリープモードからウェイクモード（ｗａｋｅ  ｍｏｄｅ；ボタンを押したり、画面をタッチしたりすることで発光ダイオード表示装置の画面が元来の画面に復帰するモード）に切り替わる時に、イネーブル信号ＥＮはアクティブ状態に切り替わる。
【００６２】
イネーブル信号ＥＮがアクティブ状態（例えば、ハイ論理の電圧に維持される状態）になる時に、ブースト部ＢＳＴ、保護回路ＰＴＣ、安定化部ＲＧＴ及び放電部ＤＣＢが動作し始める。例えば、イネーブル信号ＥＮがアクティブ状態になる時点にブースト部ＢＳＴが動作をし、外部からの入力電圧Ｖｉｎがブースト部ＢＳＴに入力されることが可能になる。
【００６３】
本発明では、イネーブル信号ＥＮがアクティブ状態になる時点に、放電部ＤＣＢが低電圧ノードＬＮをグラウンドレベルに放電させることで、入力電圧Ｖｉｎが低い時にも正常に保護スイッチング素子Ｔｒ＿ｐｒがターン・オンするようにする。これについてより具体的に説明する。
【００６４】
本発明の発光ダイオード表示装置が携帯電話（ｍｏｂｉｌｅ  ｐｈｏｎｅ）に適用される場合に、入力電圧Ｖｉｎをバッテリー（ｂａｔｔｅｒｙ）から提供することができる。この場合、バッテリーの容量が十分に残っていると、バッテリーから提供される入力電圧Ｖｉｎは十分に高いため、この入力電圧Ｖｉｎが臨界電圧を超えない正常な範囲内の電圧を有する電圧であれば、保護スイッチング素子Ｔｒ＿ｐｒはターン・オンする。しかし、携帯電話の使用時間の増加によってバッテリーの容量が減少し、バッテリーから提供される入力電圧Ｖｉｎが低くなると、入力電圧Ｖｉｎが臨界電圧を超えない正常な範囲内の電圧であるにも拘わらず、保護スイッチング素子Ｔｒ＿ｐｒがターン・オンしないことがある。すなわち、保護スイッチング素子Ｔｒ＿ｐｒは、ゲート電極（スイッチ制御部ＳＣＢの出力端子）に印加された電圧と、ソース電極（ブースティング入力端子ｂｉｔ）に印加された電圧との差電圧（以下、ゲート−ソース電圧）によってターン・オンが決定されるが、ソース電極に印加される入力電圧Ｖｉｎが上述のように一定電圧以下に減少すると、結局のところ保護スイッチング素子Ｔｒ＿ｐｒのゲート−ソース電圧が保護スイッチング素子Ｔｒ＿ｐｒの閾値電圧よりも小さくなり、こうなると、正常な入力電圧Ｖｉｎが印加されるにもかかわらず、保護スイッチング素子Ｔｒ＿ｐｒがターン・オフすることがある。また、保護スイッチング素子Ｔｒ＿ｐｒのゲート−ソース電圧の大きさはゲート電極の電圧にも影響を受けるが、このゲート電極の電圧は反転器に供給される低電圧の大きさに影響を受ける。すなわち、反転器ＩＶ１〜ＩＶ４のオフセット電圧（ｏｆｆｓｅｔ  ｖｏｌｔａｇｅ）により低電圧ノードＬＮの電圧が正極性方向の特定電圧に維持されると、この低電圧が印加されるゲート電極ｇｔの電圧も特定電圧に維持されることになる。この場合もやはり、ゲート−ソース電圧の大きさが減少し、ゲート−ソース電圧が閾値電圧よりも小さくなり、このようになると、正常な入力電圧Ｖｉｎが印加されるにもかかわらず、保護スイッチング素子Ｔｒ＿ｐｒがターン・オフされる。
【００６５】
そこで、本発明の第１の実施例では、放電部ＤＣＢを用いて初期駆動時点（すなわち、イネーブル信号ＥＮがアクティブ状態に維持される時点）ごとに低電圧ノードＬＮをグラウンドレベルに放電させ、入力電圧Ｖｉｎの入力される瞬間にゲート電極ｇｔの電圧を落とすことによって、ゲート−ソース電圧を相対的に増加させる（負の方向に増加させる）。そのため、入力電圧Ｖｉｎが低い時にもブースティング電圧が正常に生成され、結局、正常に駆動電圧ＶＤＤが発生することとなる。したがって、本発明に係る駆動電圧発生回路は、かなり広い範囲の入力電圧Ｖｉｎにより駆動されることになる。また、これにより、バッテリーの使用時間も増加するという付随的効果も発生する。
【００６６】
一方、保護スイッチング素子Ｔｒ＿ｐｒにより入力電圧Ｖｉｎが正常にブースティングされて安定化すると、省電力のために、それ以上低電圧ノードＬＮを放電させる動作を行う必要がない。そのため、放電部ＤＣＢは、安定化部ＲＧＴから出力された駆動電圧ＶＤＤが正常なレベルに到達したことを感知すると直ちに、低電圧ノードＬＮを放電させる動作を中止する。
【００６７】
ここで、上述の放電部ＤＣＢは下記の構成を有することができる。
【００６８】
すなわち、放電部ＤＣＢは、図３に示すように、比較器ＣＭＰ及び放電スイッチング素子Ｔｒ＿ｄｃを備えている。
【００６９】
比較器ＣＭＰは、安定化部ＲＧＴからの駆動電圧ＶＤＤと、あらかじめ設定された基準電圧Ｖｒｅｆとを比較し、この比較結果によって、アクティブ状態の放電開始信号ＤＳＳまたは非アクティブ状態の放電開始信号ＤＳＳを出力する。すなわち、比較器ＣＭＰは、非反転端子（＋）、反転端子（−）及び出力端子を有しており、非反転端子（＋）に基準電圧Ｖｒｅｆが入力され、反転端子（−）に駆動電圧ＶＤＤが入力され、そして出力端子から放電開始信号が発生する。比較器ＣＭＰは、駆動電圧ＶＤＤが基準電圧Ｖｒｅｆよりも小さい時に、アクティブ状態の放電開始信号ＤＳＳを発生し、駆動電圧ＶＤＤが基準電圧Ｖｒｅｆと同一または大きい場合は出力を発生しない。すなわち、駆動電圧ＶＤＤが基準電圧Ｖｒｅｆと同一または大きいと、比較器ＣＭＰは非アクティブ状態の放電開始信号ＤＳＳを出力する。
【００７０】
放電スイッチング素子Ｔｒ＿ｄｃは、比較器ＣＭＰからのアクティブ状態の放電開始信号ＤＳＳに応答して低電圧ノードＬＮをグラウンドレベルに放電させる。すなわち、放電スイッチング素子Ｔｒ＿ｄｃは、比較器ＣＭＰからアクティブ状態の放電開始信号ＤＳＳが印加される時にのみターン・オンして、低電圧ノードＬＮにグラウンドレベルの電圧を供給する。そのために、放電スイッチング素子Ｔｒ＿ｄｃは、ゲート電極が比較器ＣＭＰの出力端子に接続され、ドレイン端子（またはソース端子）は低電圧ノードＬＮに接続され、そしてソース端子（またはドレイン端子）は接地端子に接続されている。
【００７１】
一方、上述したように、放電部ＤＣＢは、グラウンドレベルよりも低い電圧、すなわち、負極性の電圧を低電圧ノードＬＮに印加することもできるが、その場合は、放電スイッチング素子Ｔｒ＿ｄｃが、接地端子の代わりに、負極性の電圧を供給する負極性電圧源（図示せず）に接続される。
【００７２】
ここで、駆動電圧ＶＤＤ及び基準電圧Ｖｒｅｆは、イネーブル信号ＥＮがアクティブ状態の時に生成され、イネーブル信号ＥＮが非アクティブ状態の時に両者ともグラウンドレベルに下降する。言い換えると、イネーブル信号ＥＮがアクティブ状態に切り替わると、これに応答して駆動電圧ＶＤＤ及び基準電圧Ｖｒｅｆがそれぞれアクティブ状態に維持される。一方、イネーブル信号ＥＮが非アクティブ状態に切り替わると、これに応答して駆動電圧ＶＤＤ及び基準電圧Ｖｒｅｆがそれぞれ非アクティブ状態に維持される。
【００７３】
図５は、本発明の第２の実施例に係る駆動電圧生成回路の詳細構成図である。
【００７４】
本発明の第２の実施例に係る駆動電圧生成回路は、図５に示すように、ブースト部ＢＳＴ、保護回路ＰＴＣ、ダイオードＤ、第１の安定化キャパシタＣＲ１、安定化部ＲＧＴ、第２の安定化キャパシタＣＲ２及び放電部ＤＣＢを備えている。ここで、本発明の第２の実施例に係るブースト部ＢＳＴ、保護回路ＰＴＣ、ダイオードＤ、第１の安定化キャパシタＣＲ１、安定化部ＲＧＴ及び第２の安定化キャパシタＣＲ２は、上述した第１の実施例のそれらと同一であり、その説明は第１の実施例が参照される。
【００７５】
本発明の第２の実施例に係る放電部ＤＣＢは、図５に示すように、比較器ＣＭＰ、論理和ゲートＡＮＤ及び放電スイッチング素子Ｔｒ＿ｄｃを備えている。
【００７６】
比較器ＣＭＰは、安定化部ＲＧＴからの駆動電圧ＶＤＤと、あらかじめ設定された基準電圧Ｖｒｅｆとを比較し、この比較結果によって、アクティブ状態の比較信号ＣＰＳまたは非アクティブ状態の比較信号ＣＰＳを出力する。すなわち、比較器ＣＭＰは、非反転端子（＋）、反転端子（−）及び出力端子を有しており、、非反転端子（＋）に基準電圧Ｖｒｅｆが入力され、反転端子（−）に駆動電圧ＶＤＤが入力され、そして出力端子から比較信号ＣＰＳが発生する。比較器ＣＭＰは、駆動電圧ＶＤＤが基準電圧Ｖｒｅｆよりも小さい時にアクティブ状態の比較信号ＣＰＳを発生させる反面、駆動電圧ＶＤＤが基準電圧Ｖｒｅｆと同一または大きい時には出力を発生させない。すなわち、駆動電圧ＶＤＤが基準電圧Ｖｒｅｆと同一かまたは大きいと、比較器ＣＭＰはロー論理の比較信号ＣＰＳを出力する。
【００７７】
論理和ゲートＡＮＤは、イネーブル信号ＥＮ及び比較信号ＣＰＳを供給され、イネーブル信号ＥＮ、比較信号ＣＰＳの両方がアクティブ状態であると、アクティブ状態の放電開始信号ＤＳＳを出力する。すなわち、論理和ゲートＡＮＤは、イネーブル信号ＥＮ及び比較信号ＣＰＳを供給され、イネーブル信号ＥＮ及び比較信号ＣＰＳの論理状態が両方ともハイ論理である時にハイ論理の出力を発生させる。一方、イネーブル信号ＥＮ及び比較信号ＣＰＳのいずれか一方でも論理状態がロー論理であれば、論理和ゲートＡＮＤはロー論理の出力を発生させる。
【００７８】
放電スイッチング素子Ｔｒ＿ｄｃは、論理和ゲートＡＮＤからのアクティブ状態の放電開始信号ＤＳＳに応答して、低電圧ノードＬＮをグラウンドレベルに放電させる。すなわち、放電スイッチング素子Ｔｒ＿ｄｃは、論理和ゲートＡＮＤからハイ論理の出力（すなわち、アクティブ状態の放電開始信号ＤＳＳ）が入力される時にのみターン・オンし、低電圧ノードＬＮにグラウンドレベルの電圧を供給する。そのために、放電スイッチング素子Ｔｒ＿ｄｃは、ゲート電極が論理和ゲートＡＮＤの出力端子に接続され、ドレイン端子（またはソース端子）が低電圧ノードＬＮに接続され、そしてソース端子（またはドレイン端子）が接地端子に接続されている。
【００７９】
一方、上述したように、放電部ＤＣＢは、グラウンドレベルよりも低い電圧、すなわち、負極性の電圧を低電圧ノードＬＮに印加することもでき、その場合は、放電スイッチング素子Ｔｒ＿ｄｃが、接地端子の代わりに、負極性の電圧を供給する負極性電圧源（図示せず）に接続される。
【００８０】
したがって、本発明の第２の実施例では、放電部ＤＣＢを用いて初期駆動時点（すなわち、イネーブル信号ＥＮがアクティブ状態に維持される時点）ごとに低電圧ノードＬＮをグラウンドレベルに放電させ、入力電圧Ｖｉｎの入力される瞬間に保護スイッチング素子Ｔｒ＿ｐｒのゲート電極ｇｔの電圧を落とすことによって、ゲート−ソース電圧を相対的に増加させる（負の方向に増加させる）。そのため、入力電圧Ｖｉｎが低い時にもブースティング電圧が正常に生成されるので、結局、正常に駆動電圧ＶＤＤが発生することとなる。したがって、本発明に係る駆動電圧発生回路は、かなり広い範囲の入力電圧Ｖｉｎにより駆動される。また、それにより、バッテリーの使用時間も増加するという付随的な効果も発生する。
【００８１】
図６は、図５と関連したイネーブル信号ＥＮ、比較信号ＣＰＳ、駆動電圧ＶＤＤ、基準電圧Ｖｒｅｆ及び放電開始信号ＤＳＳのタイミング図である。図６に示すように、ｔ１時点にイネーブル信号ＥＮがアクティブ状態になると、これに応答して駆動電圧ＶＤＤが漸次上昇し始める。すなわち、ｔ１時点にイネーブル信号ＥＮがアクティブ状態になると、入力電圧Ｖｉｎがブースト部ＢＳＴに供給され、ブースト部ＢＳＴは、この入力電圧Ｖｉｎをブースティングして出力する。すると、安定化部ＲＧＴは、このブースティング電圧を安定化させて駆動電圧ＶＤＤを出力する。この時、駆動電圧ＶＤＤは、ｔ１時点からｔ２時点まで徐々に増加し、ｔ３時点に達してこそ目標電圧に維持される。また、ｔ１時点に、基準電圧Ｖｒｅｆがアクティブ状態（ハイ論理状態）に遷移し始める。ここで、ｔ２時点になるまでは、駆動電圧ＶＤＤが基準電圧Ｖｒｅｆよりも小さいので、比較器ＣＭＰはハイ論理の比較信号ＣＰＳを出力する。以降、駆動電圧ＶＤＤが漸次増加してｔ２時点では駆動電圧ＶＤＤが基準電圧Ｖｒｅｆと同じ値を有することとなり、ｔ２時点に、比較器ＣＭＰはロー論理の比較信号ＣＰＳを出力する。そのため、論理和ゲートＡＮＤは、イネーブル信号ＥＮと比較信号ＣＰＳが両方ともハイ論理の状態に維持されるｔ１時点からｔ２時点までの期間に、ハイ論理に維持される放電開始信号ＤＳＳを出力する。
【００８２】
一方、イネーブル信号ＥＮが非アクティブ状態に遷移するｔ４時点に、駆動電圧ＶＤＤ及び基準電圧Ｖｒｅｆは両方ともグラウンドレベルに落ちる。
【００８３】
本発明の第２の実施例に係る放電部ＤＣＢは、発光ダイオード表示装置がＤＬＰ（Ｄｉｍｍｉｎｇ  Ｌｏｗ  Ｐｏｗｅｒ）モードで駆動される時も電力消費を低減することができる。これについてより具体的に説明すると、下記の通りである。
【００８４】
ＤＬＰモードとは、発光ダイオード表示装置がスリープモードに切り替わった時に、一部画素の発光ダイオードＤのみを発光させることで、発光ダイオード表示装置の画面に、あらかじめ設定された特定映像（例えば、時計及び暦）を表示するモードを指す。このＤＬＰモードもスリープモードに該当するため、このＤＬＰモードではイネーブル信号ＥＮが非アクティブ状態に維持され、駆動電圧生成回路では駆動電圧ＶＤＤが生成されない。ただし、このＤＬＰモードでは、一部画素の発光ダイオードＤを発光させるために、データドライバＤＤの内部から生成された駆動電圧が、これらの一部画素に供給される。ところが、このデータドライバから生成された駆動電圧は、安定化部ＲＧＴの出力端子にも供給される。上述したように、安定化部ＲＧＴの出力端子は比較器ＣＭＰの反転端子に接続されているため、結局のところ、ＤＬＰモード時にデータドライバＤＤから生成された駆動電圧が比較器ＣＭＰにも入力される。この時、駆動電圧ＶＤＤは基準電圧Ｖｒｅｆよりも大きいため、比較器ＣＭＰはハイ論理の比較信号ＣＰＳを出力する。しかし、ＤＬＰモード時には、論理和ゲートＡＮＤに供給されるイネーブル信号ＥＮが非アクティブ状態であるから、論理和ゲートＡＮＤにハイ論理の比較信号ＣＰＳが入力されても、この論理和ゲートＡＮＤは依然としてロー論理の放電開始信号ＤＳＳを出力する。その結果、ＤＬＰモード時にも放電スイッチング素子Ｔｒ＿ｄｃは依然としてターン・オフ状態であるから、駆動電圧生成回路が動作する必要がないのに駆動電圧が発生するＤＬＰモードにおいても、消費電力を低減することができる。
【００８５】
以上説明した本発明は上述の実施例及び添付の図面に限定されるものでなく、本発明の思想から逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、本発明の属する技術の分野における通常の知識を有する者には明らかであろう。
【符号の説明】
【００８６】
ＢＳＴ        ブースト部
ＰＴＣ        保護回路
ＳＣＢ        スイッチ制御部
ＩＶ＃        第＃の反転器
ＺＤ＃        第＃のツェナーダイオード
ＨＮ          高電圧ノード
ＬＮ          低電圧ノード
Ｌ            インダクタ
ｂｉｔ        ブースティング入力端子
ｂｏｔ        ブースティング出力端子
Ｔｒ＿ｐｒ    保護スイッチング素子
Ｔｒ＿ｂｓ    ブースティングスイッチング素子
ｇｔ          ゲート電極
Ｄ            ダイオード
ＲＧＴ        安定化部
ＣＲ＃        第＃の安定化キャパシタ
ＶＤＤ        駆動電圧
ＤＣＢ        放電部
Ｔｒ＿ｄｃ    放電スイッチング素子
ＣＭＰ        比較器
Ｖｒｅｆ      基準電圧
ＤＳＳ        放電開始信号
ＶＭＢ        出力電圧感知部
ＤＲＶＰ      制御電圧
Ｖｉｎ        入力電圧
Ｔｒ          スイッチング素子
【図１】
0005462346.tif 000002
【図２】
0005462346.tif 000003
【図３】
0005462346.tif 000004
【図４】
0005462346.tif 000005
【図５】
0005462346.tif 000006
【図６】
0005462346.tif 000007