(57)【特許請求の範囲】
【請求項１】
各々が発光素子と書き込みトランジスタおよび駆動トランジスタを含む画素回路とを有する複数の画素を含む表示部と、
前記複数の画素を順次選択しつつ、選択された画素に対して映像信号に基づく第１および第２の信号電圧をこの順に書き込むことにより、前記複数の画素に対する表示駆動を行う駆動回路と
を備え、
前記駆動回路は、
前記駆動トランジスタの閾値電圧補正を複数回繰り返して行い、
前記複数回の前記閾値電圧補正を行った後に、
前記第１の信号電圧を複数の補間階調電圧間で変化させることにより、前記発光素子における発光輝度の階調を補間する階調補間動作を行うと共に、
前記第２の信号電圧を、前記映像信号により設定可能な複数の階調のうちの一の階調に対応する一の基本階調電圧に固定して設定する
表示装置。
【請求項２】
前記駆動回路は、
前記第１および第２の信号電圧の書き込みを行いつつ、前記駆動トランジスタの移動度補正を行うと共に、
前記第１の信号電圧の書き込みおよび前記移動度補正の期間と、前記第２の信号電圧の書き込みおよび前記移動度補正の期間との間で、前記駆動トランジスタをブートストラップさせる
請求項１に記載の表示装置。
【請求項３】
前記表示部は、複数の走査線と、複数の信号線と、複数の電源線とを有する
請求項１または請求項２に記載の表示装置。
【請求項４】
前記駆動回路は、
前記複数の走査線の各々に対して選択パルスを順次印加することにより、前記複数の画素から１ライン分ずつの画素を順次選択する走査線駆動回路と、
前記第１および第２の信号電圧をこの順に前記複数の信号線の各々に対して印加することにより、前記走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路と、
前記複数の電源線の各々に対して制御パルスを順次印加することにより、各発光素子の発光動作および消光動作の制御を行う電源線駆動回路とを有する
請求項３に記載の表示装置。
【請求項５】
前記発光素子は、アノードとカソードとを有し、
前記画素回路は、ゲート、ソースおよびドレインをそれぞれ有する、前記書き込みトランジスタとしての第１のトランジスタおよび前記駆動トランジスタとしての第２のトランジスタと、保持容量素子とを有し、
前記第１のトランジスタのゲートが、前記走査線に接続され、
前記第１のトランジスタにおけるドレインおよびソースのうち、一方が、前記信号線に接続されると共に、他方が、前記第２のトランジスタのゲートおよび前記保持容量素子の一端に接続され、
前記第２のトランジスタにおけるドレインおよびソースのうち、一方が、前記電源線に接続されると共に、他方が、前記保持容量素子の他端および前記発光素子のアノードに接続され、
前記発光素子のカソードが、固定電位に設定されている
請求項３または請求項４に記載の表示装置。
【請求項６】
各々が発光素子と書き込みトランジスタおよび駆動トランジスタを含む画素回路とを有する複数の画素を含む表示部における各画素に対し、前記複数の画素を順次選択しつつ、選択された画素に対して映像信号に基づく第１および第２の信号電圧をこの順に書き込むことにより、表示駆動を行うと共に、
この表示駆動の際に、
前記駆動トランジスタの閾値電圧補正を複数回繰り返して行い、
前記複数回の前記閾値電圧補正を行った後に、
前記第１の信号電圧を複数の補間階調電圧間で変化させることにより、前記発光素子における発光輝度の階調を補間する階調補間動作を行うと共に、
前記第２の信号電圧を、前記映像信号により設定可能な複数の階調のうちの一の階調に対応する一の基本階調電圧に固定して設定する
表示装置の駆動方法。
【請求項７】
表示装置を備え、
前記表示装置は、
各々が発光素子と書き込みトランジスタおよび駆動トランジスタを含む画素回路とを有する複数の画素を含む表示部と、
前記複数の画素を順次選択しつつ、選択された画素に対して映像信号に基づく第１および第２の信号電圧をこの順に書き込むことにより、前記複数の画素に対する表示駆動を行う駆動回路と
を有し、
前記駆動回路は、
前記駆動トランジスタの閾値電圧補正を複数回繰り返して行い、
前記複数回の前記閾値電圧補正を行った後に、
前記第１の信号電圧を複数の補間階調電圧間で変化させることにより、前記発光素子における発光輝度の階調を補間する階調補間動作を行うと共に、
前記第２の信号電圧を、前記映像信号により設定可能な複数の階調のうちの一の階調に対応する一の基本階調電圧に固定して設定する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素ごとに配置した発光素子により画像を表示する表示装置およびその駆動方法、ならびにそのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ表示装置では光源（バックライト）が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とが挙げられる。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、後者のアクティブマトリクス方式の開発が盛んに行なわれている。この方式では、画素ごとに配した有機ＥＬ素子に流れる電流を、有機ＥＬ素子ごとに設けた駆動回路内の能動素子（一般にはＴＦＴ（Thin Film Transistor；薄膜トランジスタ））によって制御するようになっている。
【０００５】
ところで、一般に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）することが知られている。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタに流れる電流値が変化することから、有機ＥＬ素子自身に流れる電流値も変化し、それに応じて発光輝度も変化する。
【０００６】
また、駆動トランジスタの閾値電圧Ｖthや移動度μが経時的に変化したり、製造プロセスのばらつきによって、これら閾値電圧Ｖthや移動度μが画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Ｖthや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくことになる。そのため、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。
【０００７】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧Ｖthや移動度μが経時変化したり画素回路ごとに異なったりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするための提案がなされている。具体的には、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能と、駆動トランジスタの閾値電圧Ｖthや移動度μの変動に対する補正機能とを組み込んだ表示装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−３３１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、現在、フラットパネルディスプレイ業界では、液晶表示装置を用いた液晶テレビがシェアを伸ばしており、大画面化および薄型化と同時に、低価格化が消費者の購買意欲を促進している。したがって、有機ＥＬ表示装置を用いた有機ＥＬテレビにおける販売を促進するうえでも、低価格化（低コスト化）を図ることは重要である。
【００１０】
ここで、有機ＥＬ表示装置において低コスト化を実現するための手法としては、例えば、駆動回路を構成するドライバＩＣ（Integrated Circuit）においてコスト削減を図ることが考えられる。具体的には、ドライバＩＣのうち、各画素に映像信号を供給する機能を有するデータドライバについては、現在のところ１０ビット階調（１０２４階調）を表現できるようになっているものが一般的であるが、この階調数（ビット数）を削減することが考えられる。ただし、単純に表現可能な階調数を削減した場合、それに伴って表示画質も低下してしまうことから、低コスト化を図りつつ高画質化を実現するための手法の提案が望まれる。なお、これまで説明した問題は、有機ＥＬ表示装置だけには限られず、自発光素子を用いた他の表示装置においても同様に発生し得るものである。
【００１１】
本発明はかかる問題点に鑑みてなされたもので、その目的は、低コスト化を図りつつ高画質化を実現することが可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の表示装置は、各々が発光素子と書き込みトランジスタおよび駆動トランジスタを含む画素回路とを有する複数の画素を含む表示部と、複数の画素を順次選択しつつ、選択された画素に対して映像信号に基づく第１および第２の信号電圧をこの順に書き込むことにより、複数の画素に対する表示駆動を行う駆動回路とを備えたものである。この駆動回路は、駆動トランジスタの閾値電圧補正を複数回繰り返して行う。また、これら複数回の閾値電圧補正を行った後に、上記第１の信号電圧を複数の補間階調電圧間で変化させることにより、発光素子における発光輝度の階調を補間する階調補間動作を行うと共に、上記第２の信号電圧を、映像信号により設定可能な複数の階調のうちの一の階調に対応する一の基本階調電圧に固定して設定する。
【００１３】
本発明の電子機器は、上記本発明の表示装置を備えたものである。
【００１４】
本発明の表示装置の駆動方法は、各々が発光素子と書き込みトランジスタおよび駆動トランジスタを含む画素回路とを有する複数の画素を含む表示部における各画素に対し、複数の画素を順次選択しつつ、選択された画素に対して映像信号に基づく第１および第２の信号電圧をこの順に書き込むことにより、表示駆動を行うようにしたものである。この表示駆動の際には、駆動トランジスタの閾値電圧補正を複数回繰り返して行う。また、これら複数回の閾値電圧補正を行った後に、上記第１の信号電圧を複数の補間階調電圧間で変化させることにより、発光素子における発光輝度の階調を補間する階調補間動作を行うと共に、上記第２の信号電圧を、映像信号により設定可能な複数の階調のうちの一の階調に対応する一の基本階調電圧に固定して設定する。
【００１５】
本発明の表示装置およびその駆動方法ならびに電子機器では、複数の画素に対する表示駆動の際に、第１の信号電圧を複数の補間階調電圧間で変化させることにより、発光素子における発光輝度の階調を補間する階調補間動作が行われる。これにより、映像信号によって元々設定することが可能な階調数よりも多くの階調の表現が実現される。
【発明の効果】
【００１６】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、複数の画素に対する表示駆動の際に、第１の信号電圧を複数の補間階調電圧間で変化させることにより、発光素子における発光輝度の階調を補間する階調補間動作を行うようにしたので、映像信号によって元々設定することが可能な階調数よりも多くの階調の表現を実現することができる。よって、駆動回路の構成を簡素化しつつ（複雑化することなく）より高精細な階調表現を行うことができ、低コスト化を図りつつ高画質化を実現することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図２】図１に示した各画素の内部構成の一例を表す回路図である。
【図３】実施の形態に係る表示装置の動作の一例を表すタイミング波形図である。
【図４】比較例に係る表示装置の動作の一例を表すタイミング波形図である。
【図５】比較例および実施の形態の表示装置における信号電圧と駆動トランジスタに流れる電流（有機ＥＬ素子の発光輝度）との関係の一例を表す特性図である。
【図６】階調補間電圧を変化させたときの駆動トランジスタのゲート電位およびソース電位の変化について説明するためのタイミング波形図である。
【図７】階調補間電圧と駆動トランジスタに流れる電流との関係の一例を表す特性図である。
【図８】階調補間電圧および信号電圧と駆動トランジスタに流れる電流（有機ＥＬ素子の発光輝度）との関係の一例を表す特性図である。
【図９】実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１０】実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１１】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１２】適用例３の外観を表す斜視図である。
【図１３】適用例４の外観を表す斜視図である。
【図１４】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（信号電圧の３値化（信号書き込みの２ステップ化）による階調補間例）
２．モジュールおよび適用例
３．変形例
【００１９】
＜実施の形態＞
［表示装置の構成］
図１は、本発明の一実施の形態に係る表示装置１の概略構成をブロック図で表したものである。この表示装置１は、表示パネル１０（表示部）および駆動回路２０を備えている。
【００２０】
（表示パネル１０）
表示パネル１０は、複数の画素１１がマトリクス状に配置された画素アレイ部１３を有しており、外部から入力される映像信号２０Ａおよび同期信号２０Ｂに基づいて、アクティブマトリクス駆動により画像表示を行うものである。ここでは、各画素１１は、赤色用の画素１１Ｒ、緑色用の画素１１Ｇおよび青色用の画素１１Ｂにより構成されている。なお、以下では、画素１１Ｒ，１１Ｇ，１１Ｂの総称として、画素１１を適宜用いるものとする。
【００２１】
画素アレイ部１３はまた、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の電源線ＤＳＬとを有している。これらの走査線ＷＳＬ、信号線ＤＴＬおよび電源線ＤＳＬの一端側はそれぞれ、後述する駆動回路２０に接続されている。また、上記した各画素１１Ｒ，１１Ｇ，１１Ｂは、各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、行列状に配置（マトリクス配置）されている。
【００２２】
図２は、画素１１Ｒ，１１Ｇ，１１Ｂの内部構成の一例を表したものである。画素１１Ｒ，１１Ｇ，１１Ｂ内には、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ（発光素子）と、画素回路１４とが設けられている。なお、以下では、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂの総称として、有機ＥＬ素子１２を適宜用いるものとする。
【００２３】
画素回路１４は、書き込み（サンプリング用）トランジスタＴｒ１（第１のトランジスタ）、駆動トランジスタＴｒ２（第２のトランジスタ）および保持容量素子Ｃｓを用いて構成されており、いわゆる「２Ｔｒ１Ｃ」の回路構成となっている。ここで、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２はそれぞれ、例えば、ｎチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴにより形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（いわゆるトップゲート型）であってもよい。
【００２４】
この画素回路１４では、書き込みトランジスタＴｒ１のゲートが走査線ＷＳＬに接続され、ドレインが信号線ＤＴＬに接続され、ソースが、駆動トランジスタＴｒ２のゲートおよび保持容量素子Ｃｓの一端に接続されている。駆動トランジスタＴｒ２のドレインは電源線ＤＳＬに接続され、ソースは、保持容量素子Ｃｓの他端および有機ＥＬ素子１２のアノードに接続されている。有機ＥＬ素子１２のカソードは固定電位に設定されており、ここではグランド線ＧＮＤに接続されることにより、グランド（接地電位）に設定されている。なお、この有機ＥＬ素子１２のカソードは、各有機ＥＬ素子１２の共通電極として機能しており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状の電極となっている。
【００２５】
（駆動回路２０）
駆動回路２０は、画素アレイ部１３（表示パネル１０）を駆動する（表示駆動を行う）ものである。具体的には、詳細は後述するが、画素アレイ部１３における複数の画素１１（１１Ｒ，１１Ｇ，１１Ｂ）を順次選択しつつ、選択された画素１１に対して映像信号２０Ａに基づく信号電圧を書き込むことにより、複数の画素１１に対する表示駆動を行うようになっている。この駆動回路２０は、図１に示したように、映像信号処理回路２１、タイミング生成回路２２、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５を有している。
【００２６】
映像信号処理回路２１は、外部から入力されるデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号２１Ａを信号線駆動回路２４に出力するものである。この所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００２７】
タイミング生成回路２２は、外部から入力される同期信号２０Ｂに基づいて制御信号２２Ａを生成し出力することにより、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５がそれぞれ、連動して動作するように制御するものである。
【００２８】
走査線駆動回路２３は、制御信号２２Ａに従って（同期して）複数の走査線ＷＳＬに対して選択パルスを順次印加することにより、複数の画素１１（１１Ｒ，１１Ｇ，１１Ｂ）を順次選択するものである。具体的には、書き込みトランジスタＴｒ１をオン状態に設定するときに印加する電圧Ｖonと、書き込みトランジスタＴｒ１をオフ状態に設定するときに印加する電圧Ｖoffとを選択的に出力することにより、上記した選択パルスを生成するようになっている。ここで、電圧Ｖonは、書き込みトランジスタＴｒ１のオン電圧以上の値（一定値）となっており、電圧Ｖoffは、この書き込みトランジスタＴｒ１のオン電圧よりも低い値（一定値）となっている。
【００２９】
信号線駆動回路２４は、制御信号２２Ａに従って（同期して）、映像信号処理回路２１から入力される映像信号２１Ａに対応するアナログの映像信号を生成し、各信号線ＤＴＬに印加するものである。具体的には、この映像信号２１Ａに基づくアナログの信号電圧を各信号線ＤＴＬに対して印加することにより、走査線駆動回路２３により選択された（選択対象の）画素１１（１１Ｒ，１１Ｇ，１１Ｂ）に対して映像信号の書き込みを行うようになっている。なお、映像信号の書き込みとは、駆動トランジスタＴｒ２のゲート−ソース間に所定の電圧を印加することを意味している。
【００３０】
この信号線駆動回路２４は、映像信号２０Ａに基づく信号電圧である階調補間電圧Ｖsig１（第１の信号電圧）および信号電圧Ｖsig２（第２の信号電圧）と、電圧Ｖofsとの３つの電圧（３値の電圧）を出力することが可能となっている。ここで、本実施の形態では、信号線駆動回路２４は、これら２つの信号電圧を、階調補完電圧Ｖsig１および信号電圧Ｖsig２の順に各信号線ＤＴＬに対して印加すると共に、これら階調補完電圧Ｖsig１および信号電圧Ｖsig２の電圧値を個別に変化させている。これにより、詳細は後述するが、各有機ＥＬ素子１２における発光輝度の階調を補間する階調補間動作を行うようになっている。一方、電圧Ｖofsは、有機ＥＬ素子１２の消光時に、駆動トランジスタＴｒ２のゲートに印加するための電圧である。具体的には、この電圧Ｖofsは、駆動トランジスタＴｒ２の閾値電圧をＶthとすると、（Ｖofs−Ｖth）が有機ＥＬ素子１２における閾値電圧Ｖelおよびカソード電圧Ｖcaを足し合わせた電圧値（Ｖel＋Ｖca）よりも低い電圧値（一定値）となるように設定されている。
【００３１】
電源線駆動回路２５は、制御信号２２Ａに従って（同期して）、複数の電源線ＤＳＬに対して制御パルスを順次印加することにより、各有機ＥＬ素子１２の発光動作および消光動作の制御を行うものである。具体的には、駆動トランジスタＴｒ２に電流Ｉｄを流すときに印加する電圧Ｖccと、駆動トランジスタＴｒ２に電流Ｉｄを流さないときに印加する電圧Ｖiniとを選択的に出力することにより、上記した制御パルスを生成するようになっている。ここで、電圧Ｖiniは、有機ＥＬ素子１２における閾値電圧Ｖelおよびカソード電圧Ｖcaを足し合わせた電圧値（Ｖel＋Ｖca）よりも低い電圧値（一定値）となるように設定されている。一方、電圧Ｖccは、この電圧値（Ｖel＋Ｖca）以上の電圧値（一定値）となるように設定されている。
【００３２】
［表示装置の作用・効果］
続いて、本実施の形態の表示装置１の作用および効果について説明する。
【００３３】
（１．表示動作の概要）
この表示装置１では、図１および図２に示したように、駆動回路２０が、表示パネル１０（画素アレイ部１３）内の各画素１１（１１Ｒ，１１Ｇ，１１Ｂ）に対し、映像信号２０Ａおよび同期信号２０Ｂに基づく表示駆動を行う。これにより、各画素１１内の有機ＥＬ素子１２へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。この発光による光は、有機ＥＬ素子１２における陽極（図示せず）と陰極（図示せず）との間で多重反射され、陰極等を透過して外部に取り出される。その結果、表示パネル１０において、映像信号２０Ａに基づく画像表示がなされる。
【００３４】
（２．表示動作の詳細）
図３は、表示装置１における表示動作の際（駆動回路２０による表示駆動の際）の各種波形の一例を、タイミング図で表したものである。ここで、図３（Ａ）〜（Ｃ）はそれぞれ、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＤＳＬの電圧波形を示している。具体的には、信号線ＤＴＬの電圧が、電圧Ｖofs、階調補間電圧Ｖsig１および信号電圧Ｖsig２の間で周期的に変化している様子（図３（Ａ））と、走査線ＷＳＬの電圧が、電圧Ｖoff，Ｖonの間で周期的に変化している様子（図３（Ｂ））と、電源線ＤＳＬの電圧が、電圧Ｖcc，Ｖiniの間で周期的に変化している様子（図３（Ｃ））と、をそれぞれ示している。また、図３（Ｄ），（Ｅ）はそれぞれ、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を示している。
【００３５】
（Ｖth補正準備期間Ｔ１：ｔ１〜ｔ５）
最初に、駆動回路２０は、発光期間Ｔ０の終了（タイミングｔ１）後、各画素１１（１１Ｒ，１１Ｇ，１１Ｂ）内の駆動トランジスタＴｒ２における閾値電圧Ｖthの補正（Ｖth補正）の準備を行う。具体的には、まず、タイミングｔ１において、電源線駆動回路２５が、電源線ＤＳＬの電圧を電圧Ｖccから電圧Ｖiniに下げる（図３（Ｃ））。そして、走査線駆動回路２３が、信号線ＤＴＬの電圧が電圧Ｖofsとなっており、かつ電源線ＤＳＬの電圧が電圧Ｖiniとなっている期間中のタイミングｔ２〜ｔ３において、走査線ＷＳＬの電圧を、電圧Ｖoffから電圧Ｖonへと上げた状態に設定する（図３（Ｂ））。これにより、駆動トランジスタＴｒ２のソース電位Ｖｓが下降して電圧Ｖiniとなり（図３（Ｅ））、有機ＥＬ素子１２が消光する。なお、タイミングｔ１から、後述する発光動作を開始するタイミングｔ１４までの期間は、有機ＥＬ素子１２が消光状態である消光期間Ｔ１０となっている。一方、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、上記したソース電位Ｖｓの下降に伴い、保持容量素子Ｃｓを介した容量カップリングによって下降する（図３（Ｄ））。そして、上記したように走査線ＷＳＬの電圧が電圧Ｖonとなり、書き込みトランジスタＴｒ１がオン状態となることにより、駆動トランジスタＴｒ２のゲート電位Ｖｇは、最終的に、このときの信号線ＤＴＬの電圧に対応する電圧Ｖofsとなる（図３（Ｄ））。これにより、図３中に示したように、駆動トランジスタＴｒ２におけるゲート−ソース間電圧Ｖｇｓが、この駆動トランジスタＴｒ２の閾値電圧Ｖthよりも大きくなり（Ｖｇｓ＞Ｖth）、Ｖth補正の準備が完了する。なお、その後は、信号線ＤＴＬの電圧が電圧Ｖofsとなっており、かつ電源線ＤＳＬの電圧が電圧Ｖiniとなっている期間中のタイミングｔ４において、走査線駆動回路２３が、走査線ＷＳＬの電圧を、電圧Ｖoffから電圧Ｖonへと上げる（図３（Ｂ））。
【００３６】
（１回目のＶth補正期間Ｔ２：ｔ５〜ｔ６）
次に、駆動回路２０は、駆動トランジスタＴｒ２における１回目のＶth補正を行う。具体的には、まず、信号線ＤＴＬの電圧が電圧Ｖofsとなっており、かつ走査線ＷＳＬの電圧が電圧Ｖonとなっている期間中のタイミングｔ５において、電源線駆動回路２５が電源線ＤＳＬの電圧を、電圧Ｖiniから電圧Ｖccに上げる（図３（Ｃ））。すると、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓが上昇する（図３（Ｅ））。次に、信号線ＤＴＬおよび電源線ＤＳＬの電圧がそれぞれ、電圧Ｖofs，電圧Ｖccのまま保持されている期間中のタイミングｔ６において、走査線駆動回路２３が走査線ＷＳＬの電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、Ｖth補正が一旦停止する（以下の１回目のＶth補正休止期間Ｔ３へと移行する）。
【００３７】
（１回目のＶth補正休止期間Ｔ３：ｔ６〜ｔ７）
次に、タイミングｔ６から後述するタイミングｔ７までの期間は、上記したように、Ｖth補正が一旦停止している。ただし、上記した１回目のＶth補正が不十分である場合、すなわち、駆動トランジスタＴｒ２におけるゲート−ソース間電圧Ｖｇｓが、この駆動トランジスタＴｒ２の閾値電圧Ｖthと比べて依然として大きい場合（Ｖｇｓ＞Ｖth）には、以下のようになる。すなわち、このＶth補正休止期間Ｔ３中においても、Ｖｇｓ＞Ｖthとなっていることから、駆動トランジスタＴｒ２のドレイン−ソース間に依然として電流Ｉｄが流れることになり、ソース電位Ｖｓが上昇し続ける（図３（Ｅ））。一方、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、このようなソース電位Ｖｓの上昇に伴い、保持容量素子Ｃｓを介した容量カップリングにより上昇する（図３（Ｄ））。
【００３８】
（２回目のＶth補正期間Ｔ２：ｔ７〜ｔ８）
次に、駆動回路２０は、駆動トランジスタＴｒ２におけるＶth補正を再び行う（２回目のＶth補正を行う）。具体的には、まず、信号線ＤＴＬの電圧が電圧Ｖofsとなっており、かつ電源線ＤＳＬの電圧が電圧Ｖccとなっている期間中のタイミングｔ７において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが再び、このときの信号線ＤＴＬの電圧に対応する電圧Ｖofsとなる（図３（Ｄ））。このとき、駆動トランジスタＴｒ２のソース電位Ｖｓが、電圧値（Ｖofs（＝Ｖｇ）−Ｖth）よりも低い場合（Ｖｓ＜（Ｖｇ−Ｖth））、換言すると、ゲート−ソース間電圧Ｖｇｓが依然として閾値電圧Ｖthよりも大きい場合（Ｖｇｓ＞Ｖth；Ｖth補正がまだ完了していない場合）には、以下のようになる。すなわち、駆動トランジスタＴｒ２がカットオフするまで（Ｖｇｓ＝Ｖthになるまで）、１回目のＶth補正期間と同様に、この駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れることになり、ソース電位Ｖｓが上昇し続ける（図３（Ｅ））。ただし、ここでは以下のようにして、Ｖｇｓ＝Ｖthとなる前に、Ｖth補正を再び一旦停止させている。すなわち、その後、信号線ＤＴＬおよび電源線ＤＳＬの電圧がそれぞれ、電圧Ｖofs，電圧Ｖccのまま保持されている期間中のタイミングｔ８において、走査線駆動回路２３が走査線ＷＳＬの電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、Ｖth補正が再び一旦停止する（以下の２回目のＶth補正休止期間Ｔ３へと移行する）。
【００３９】
（２回目のＶth補正休止期間Ｔ３：ｔ８〜ｔ９）
次に、タイミングｔ８から後述するタイミングｔ９までの期間は、上記したように、Ｖth補正が再び一旦停止している。ただし、ここでは、上記したように２回目のＶth補正がまだ不十分であることから（Ｖｇｓ＞Ｖth）、この２回目のＶth補正休止期間Ｔ３中にも、駆動トランジスタＴｒ２のドレイン−ソース間に依然として電流Ｉｄが流れ、ソース電位Ｖｓが上昇し続ける（図３（Ｅ））。また、１回目のＶth補正休止期間Ｔ３中と同様に、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、保持容量素子Ｃｓを介した容量カップリングにより上昇する（図３（Ｄ））。
【００４０】
（３回目のＶth補正期間Ｔ２および３回目のＶth補正休止期間Ｔ３：ｔ９〜ｔ１１）
次に、駆動回路２０は、駆動トランジスタＴｒ２におけるＶth補正を再び行う（３回目のＶth補正を行う）。具体的には、まず、信号線ＤＴＬの電圧が電圧Ｖofsとなっており、かつ電源線ＤＳＬの電圧が電圧Ｖccとなっている期間中のタイミングｔ９において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが再び、このときの信号線ＤＴＬの電圧に対応する電圧Ｖofsとなる（図３（Ｄ））。そして、これまでのＶth補正期間Ｔ２と同様に、駆動トランジスタＴｒ２がカットオフするまで（Ｖｇｓ＝Ｖthになるまで）、この駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓが上昇する（図３（Ｅ））。ここでは、図３中に示したように、この３回目のＶth補正期間Ｔ２の終了時にＶｇｓ＝Ｖthとなり、Ｖth補正が完了するものとする。すなわち、保持容量素子Ｃｓの両端間の電圧が閾値電圧Ｖthとなるように充電され、その結果、駆動トランジスタＴｒ２におけるゲート−ソース間電圧Ｖｇｓが、閾値電圧Ｖthとなる。その後、信号線ＤＴＬおよび電源線ＤＳＬの電圧がそれぞれ、電圧Ｖofs，電圧Ｖccのまま保持されている期間中のタイミングｔ１０において、走査線駆動回路２３が走査線ＷＳＬの電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、その結果、その後の信号線ＤＴＬの電圧の大きさによらず、ゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖthのまま保持することができる。なお、このタイミングｔ１０から後述するタイミングｔ１１までの期間は、３回目のＶth補正休止期間Ｔ３となっている。
【００４１】
このようにして、Ｖth補正期間Ｔ２およびＶth補正休止期間Ｔ３を数回ずつ（ここでは、３回ずつ）繰り返してゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖthに設定することにより（Ｖth補正を行うことにより）、以下のような効果が得られる。すなわち、駆動トランジスタＴｒ２の閾値電圧Ｖthが画素１１（１１Ｒ，１１Ｇ，１１Ｂ）ごとにばらついた場合であっても、有機ＥＬ素子１２の発光輝度がばらつくのを回避することができる。
【００４２】
（移動度補正・階調補完書き込み期間Ｔ４：ｔ１１〜ｔ１２）
次に、駆動回路２０は、以下説明するようにして、階調補間電圧Ｖsig１の書き込み（階調補間書き込み）を行いつつ、駆動トランジスタＴｒ２における移動度μの補正（１回目の移動度補正）を行う。具体的には、まず、信号線ＤＴＬの電圧が階調補間電圧Ｖsig１となっており、かつ電源線ＤＳＬの電圧が電圧Ｖccとなっている期間中のタイミングｔ１１において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが、電圧Ｖofsから、このときの信号線ＤＴＬの電圧に対応する階調補間電圧Ｖsig１へと上昇する（図３（Ｄ））。このとき、有機ＥＬ素子１２のアノード電圧は、この段階ではまだ、有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さいため、有機ＥＬ素子１２はカットオフ状態となっている。すなわち、この段階ではまだ、有機ＥＬ素子１２のアノード−カソード間には電流が流れない（有機ＥＬ素子１２が発光しない）。したがって、駆動トランジスタＴｒ２から供給される電流Ｉｄは、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）へと流れ、この素子容量が充電される。その結果、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ１だけ上昇し（図３（Ｅ））、ゲート−ソース間電圧Ｖｇｓが（Ｖsig１＋Ｖth−ΔＶ１）となる。
【００４３】
このとき、駆動トランジスタＴｒ２の移動度μが大きくなるのに応じて、ソース電位Ｖｓの上昇分（電位差ΔＶ１）も大きくなる。そのため、上記のように、ゲート−ソース間電圧Ｖｇｓが、後述する発光前にこの電位差ΔＶ１の分だけ小さく設定されることにより（フィードバックがかかることにより）、画素１１ごとの移動度μのばらつきを取り除くことができる。ただし、ここでは以下説明するように、このような移動度補正を一旦休止させるため、画素１１ごとの移動度μのばらつきは、この段階では完全には取り除かれていないことになる。このようにして、階調補完書き込みと同時に、１回目の移動度補正が行われる。
【００４４】
（ブートストラップ期間Ｔ５：ｔ１２〜ｔ１３）
次に、信号線ＤＴＬおよび電源線ＤＳＬの電圧がそれぞれ、階調補間電圧Ｖsig１，電圧Ｖccのまま保持されている期間中のタイミングｔ１２において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、移動度補正が一旦停止する。また、このとき、駆動トランジスタＴｒ２のソース電位Ｖｓも浮遊電位となっており、かつ、図３中に示したように、ゲート−ソース間電圧Ｖｇｓが再び閾値電圧Ｖthよりも大きくなっている（Ｖｇｓ＞Ｖth）。このため、駆動トランジスタＴｒ２がブートストラップし、そのソース電位Ｖｓが上昇する（図３（Ｅ）；ブートストラップ期間Ｔ５）。つまり、このブートストラップ期間Ｔ５もまた、前述した移動度補正と同様の動作がなされることになる。ただし、ここでは、上記したように駆動トランジスタＴｒ２のゲートがフローティングとなっているため、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、保持容量素子Ｃｓを介した容量カップリングにより上昇している（図３（Ｄ））。
【００４５】
（移動度補正・信号書き込み期間Ｔ６：ｔ１３〜ｔ１４）
次に、駆動回路２０は、以下説明するようにして、信号電圧Ｖsig２の書き込み（信号書き込み）を行いつつ、２回目の移動度補正を行う。具体的には、まず、信号線ＤＴＬの電圧が信号電圧Ｖsig２となっており、かつ電源線ＤＳＬの電圧が電圧Ｖccとなっている期間中のタイミングｔ１３において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが、このときの信号線ＤＴＬの電圧に対応する信号電圧Ｖsig２へと上昇する（図３（Ｄ））。このとき、有機ＥＬ素子１２のアノード電圧は、この段階でもまだ、有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さく、有機ＥＬ素子１２は依然としてカットオフ状態となっている。すなわち、この段階でもまだ、有機ＥＬ素子１２のアノード−カソード間には電流が流れない（有機ＥＬ素子１２が発光しない）。したがって、駆動トランジスタＴｒ２から供給される電流Ｉｄは、前述した有機ＥＬ素子１２における素子容量（図示せず）へと流れ、この素子容量が充電される。その結果、ここでは、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ２だけ上昇し（図３（Ｅ））、ゲート−ソース間電圧Ｖｇｓが、（Ｖsig２＋Ｖth−（ΔＶ１＋ΔＶ２））となる。
【００４６】
このとき、駆動トランジスタＴｒ２の移動度μが大きくなるのに応じて、１回目の移動度補正の際と同様に、ソース電位Ｖｓの上昇分（電位差ΔＶ２）も大きくなる。そのため、上記のように、ゲート−ソース間電圧Ｖｇｓが、後述する発光前にこの電位差ΔＶ２の分だけ更に小さく設定されることにより、画素１１ごとの移動度μのばらつきを完全に取り除くことができる。このようにして、信号書き込みと同時に２回目の移動度補正が行われる。
【００４７】
（発光期間Ｔ７（Ｔ０）：ｔ１４以降）
次に、信号線ＤＴＬおよび電源線ＤＳＬの電圧がそれぞれ、階調補間電圧Ｖsig２，電圧Ｖccのまま保持されている期間中のタイミングｔ１４において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなる。すると、この駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓが一定に保持された状態で、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れる。その結果、この駆動トランジスタＴｒ２のソース電位Ｖｓが上昇する（図３（Ｅ））と共に、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、保持容量素子Ｃｓを介した容量カップリングにより、連動して上昇する（図３（Ｄ））。そして、これにより、有機ＥＬ素子１２のアノード電圧が、この有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも大きくなる。よって、有機ＥＬ素子１２のアノード−カソード間に電流Ｉｄが流れ、有機ＥＬ素子１２が所望の輝度で発光する（発光期間Ｔ７（Ｔ０））。
【００４８】
（繰り返し）
次に、駆動回路２０は、所定の期間が経過したのち、発光期間Ｔ７（Ｔ０）を終了させる。具体的には、前述したのと同様に、タイミングｔ１において、電源線駆動回路２５が、電源線ＤＳＬの電圧を電圧Ｖccから電圧Ｖiniに下げる（図３（Ｃ））。すると、駆動トランジスタＴｒ２のソース電位Ｖｓが下降していき、最終的に電圧Ｖiniとなる（図３（Ｅ））。このため、有機ＥＬ素子１２のアノード電圧が、この有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さくなり、アノード−カソード間に電流Ｉｄが流れなくなる。その結果、このタイミングｔ１以降、有機ＥＬ素子１２が消光する（前述した消光期間Ｔ１０へと移行する）。なお、その後は、駆動回路２０は、これまで説明した各期間Ｔ１〜Ｔ７（Ｔ０）がフレーム期間ごとに周期的に繰り返されるように、表示駆動を行う。また、それと共に、駆動回路２０は、例えば１水平期間（１Ｈ期間）ごとに、電源線ＤＳＬに印加する選択パルスおよび走査線ＷＳＬに印加する制御パルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置１における表示動作（駆動回路２０による表示駆動）がなされる。
【００４９】
（３．階調補間動作）
続いて、本実施の形態の表示装置１における表示動作の際の特徴的部分の１つである、駆動回路２０による階調補間動作（各有機ＥＬ素子１２における発光輝度の階調を補間する動作）について、比較例の表示動作と比較しつつ詳細に説明する。
【００５０】
（３−１．比較例の表示動作）
図４は、比較例に係る従来の表示装置における表示動作の際の各種波形の一例を、タイミング図で表したものである（タイミングｔ１０１〜ｔ１１２）。ここで、図４（Ａ）〜（Ｃ）はそれぞれ、前述した図３（Ａ）〜（Ｃ）と同様に、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＤＳＬの電圧波形を示している。ただし、ここでは図４（Ａ）については、図３（Ａ）とは異なり、信号線ＤＴＬの電圧が、電圧Ｖofsおよび信号電圧Ｖsig（２値の電圧）の間で周期的に変化している様子を示している。また、図４（Ｄ），（Ｅ）はそれぞれ、前述した図３（Ｄ），（Ｅ）と同様に、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を示している。
【００５１】
この比較例の表示動作は、タイミングｔ１０１〜ｔ１１１の期間（Ｖth補正準備期間Ｔ１、１〜３回目のＶth補正期間Ｔ２および１〜３回目のＶth補正休止期間）の動作については、表示装置１の表示動作（図３中のタイミングｔ１〜ｔ１１の期間の動作）と、基本的に同様である。すなわち、上記したように、信号線ＤＴＬの電圧が２値（電圧Ｖofsおよび信号電圧Ｖsig）となっていることを除き、表示装置１と同様のＶth補正動作がなされている。
【００５２】
一方、比較例の表示動作のうち、タイミングｔ１１１〜ｔ１１２の期間（移動度補正・信号書き込み期間Ｔ８）の動作については、表示装置１におけるタイミングｔ１１〜ｔ１４の期間の動作とは異なっている。すなわち、比較例では、以下説明する表示装置１の動作とは異なり、移動度補正・信号書き込み期間Ｔ８の１回のみで、信号書き込みおよび移動度補正を行っている。具体的には、外部から入力される映像信号２０Ａに対応する信号電圧Ｖsigの書き込み動作と、これまで説明したのと同様の移動度補正（ここでは、ソース電位Ｖｓを電位差ΔＶだけ上昇させている）とを行っている。なお、タイミングｔ１１２以降の発光期間Ｔ９（Ｔ０）の動作については、表示装置１における発光期間Ｔ７（Ｔ０）の動作と基本的に同様である。
【００５３】
このとき、この比較例の表示動作では、信号電圧Ｖsigと、駆動トランジスタＴｒ２に流れる電流Ｉｄ（有機ＥＬ素子１２の発光輝度Ｌに比例）との関係（ガンマカーブ）は、例えば図５（Ａ）に示したようになる。すなわち、映像信号２０Ａにより設定される信号電圧Ｖsigの階調が、例えば電圧ｘ，ｘ＋１，ｘ＋２，…と増加するのに応じて、電流Ｉｄ（発光輝度Ｌ）の階調も、１対１の関係で増加している。具体的には、信号電圧Ｖsigが電圧ｘに設定されているとき、電流Ｉｄは電流値Ｉｄ（ｘ），発光輝度Ｌは輝度Ｌ（ｘ）となっている。同様に、信号電圧Ｖsigが電圧（ｘ＋１）に設定されているとき、電流Ｉｄは電流値Ｉｄ（ｘ＋１），発光輝度Ｌは輝度Ｌ（ｘ＋１）となり、信号電圧Ｖsigが電圧（ｘ＋２）に設定されているとき、電流Ｉｄは電流値Ｉｄ（ｘ＋２），発光輝度Ｌは輝度Ｌ（ｘ＋２）となる。このことから、比較例の表示動作を用いた場合、映像信号２０Ａにより設定可能な階調数（映像信号２０Ａのビット数）、言い換えると、信号電圧Ｖsigにおいて設定可能な電圧値の数によって、一義的に発光輝度Ｌの階調数が定まることになる。具体的には、例えば映像信号２０Ａが８ビットの信号である場合、表現可能な発光輝度Ｌの階調数は、２8＝２５６となる。また、例えば映像信号２０Ａが１０ビットの信号である場合、表現可能な発光輝度Ｌの階調数は、２10＝１０２４となる。
【００５４】
したがって、表示装置全体としての低コスト化を実現するための手法の１つとして、例えばデータドライバ（信号線駆動回路２４に相当）のコスト削減を図る場合、比較例の表示動作を用いた表示装置では、以下の問題が生ずる。すなわち、例えば、映像信号２０Ａにより設定可能な階調数（映像信号２０Ａのビット数）を削減して、このデータドライバのコスト削減を図ることが考えられるが、この比較例の表示動作を用いた場合、それに伴い、表現可能な発光輝度Ｌの階調数も減少してしまう。具体的には、現在のところ一般的となっている１０ビット階調（１０２４階調）に対し、低コスト化を実現するためには、例えば８ビット階調（２５６階調）などに階調数を間引かなければならないことになる。このように、表現可能な発光輝度Ｌの階調数が減少すると、それに伴って表示画質も低下してしまうことから、比較例の表示動作を用いた場合、低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化との両立）のが困難である。
【００５５】
（３−２．実施の形態における階調補間動作）
これに対して、本実施の形態の表示装置１では、まず、上記比較例とは異なり、信号書き込みの２ステップ化が図られている。具体的には、図３に示したように、タイミングｔ１１〜ｔ１４の期間において、ブートストラップ期間Ｔ５を挟んで２回の移動度補正・信号書き込み期間（移動度補正・階調補間書き込み期間Ｔ４および移動度補正・信号書き込み期間Ｔ６）が設けられている。また、信号線駆動回路２４は、映像信号２０Ａに基づく信号電圧である階調補間電圧Ｖsig１および信号電圧Ｖsig２と、電圧Ｖofsとの３つの電圧（３値の電圧）を出力することが可能となっている。そして、この信号線駆動回路２４は、これら２つの信号電圧を、図３に示したように、階調補完電圧Ｖsig１および信号電圧Ｖsig２の順に各信号線ＤＴＬに対して印加すると共に、以下説明するように、階調補完電圧Ｖsig１および信号電圧Ｖsig２の電圧値を個別に変化させている。
【００５６】
これにより、表示装置１では、例えば図５（Ｂ）中の符号Ｐ１１，Ｐ１２で示したように、各有機ＥＬ素子１２における発光輝度Ｌの階調を補間する階調補間動作を行っている。その結果、この表示装置１では、映像信号２０Ａによって元々設定することが可能な階調数よりも多くの階調の表現が実現される。具体的には、例えば図５（Ａ）に示した信号電圧Ｖsigにおいて設定される電圧ｘ等が８ビット階調である場合、図５（Ｂ）では、この８ビット階調に対して２ビット分の階調（４階調）が補間されるため（符号Ｐ１１，Ｐ１２参照）、１０ビット階調が実現される。すなわち、信号電圧Ｖsig２において設定される電圧ｘ等（基本階調電圧）に対し、以下詳述するように、階調補間電圧Ｖsig１において設定される電圧ｙ等（補間階調電圧）を用いることで２ビット分の階調（４階調）が補間され、合計１０ビット階調となる。
【００５７】
ここで、このような階調補間動作についてより具体的に説明すると、以下のようになる。すなわち、まず、信号線駆動回路２４は、例えば図６（Ａ）〜（Ｄ）に示したように、信号電圧Ｖsig２を、映像信号２０Ａにより設定可能な複数の階調（ここでは、８ビット階調＝２５６階調）のうちの一の階調に対応する電圧（ここでは、電圧ｘ）に固定して設定する。次いで、例えば図６（Ａ）中の矢印Ｐ２１で示したように、信号線駆動回路２４は、階調補間電圧Ｖsig１を複数の電圧（ここでは、電圧（ｙ−３），（ｙ−２），（ｙ−１），ｙの４つの電圧）間で変化させる。そして、信号線駆動回路２４は、信号電圧Ｖsig２を、上記した複数の階調のうちの他の階調に固定して設定すると共に、階調補間電圧Ｖsig１を、再び上記した複数の電圧間で変化させる、という動作を繰り返す。
【００５８】
このとき、図６（Ａ），（Ｄ）中の矢印Ｐ２１，Ｐ２２で示したように、階調補間電圧Ｖsig１の電圧値が電圧（ｙ−３）から電圧ｙへと上昇するのに応じて、この階調補間電圧Ｖsig１の書き込み後における駆動トランジスタＴｒ２のソース電位Ｖｓの上昇も大きくなる。具体的には、例えば、階調補間電圧Ｖsig１が電圧（ｙ−３）に設定されているときのソース電位Ｖｓの上昇分（１回目の移動度補正による電位差ΔＶ１（ｙ−３））よりも、階調補間電圧Ｖsig１が電圧ｙに設定されているときのソース電位Ｖｓの上昇分（電位差ΔＶ１（ｙ））のほうが、大きくなっている。また、このとき、この移動度補正・階調補間書き込み期間Ｔ４では、図６（Ｃ）中の矢印Ｐ２３で示したように、このような駆動トランジスタＴｒ２のソース電位Ｖｓの上昇に伴って、駆動トランジスタＴｒ２のゲート電位Ｖｇも連動して上昇する。すなわち、階調補間電圧Ｖsig１の電圧値が電圧（ｙ−３）から電圧ｙへと上昇するのに応じて、この階調補間電圧Ｖsig１の書き込み後におけるゲート電位Ｖｇの上昇も大きくなる。
【００５９】
一方、移動度補正・信号書き込み期間Ｔ６では、駆動トランジスタＴｒ２のソース電位Ｖｓの上昇分（２回目の移動度補正による電位差ΔＶ２）は、図６（Ｄ）に示したように、階調補間電圧Ｖsig１の電圧値によらず、一定となっている。これは、前述したように、この期間でのソース電位Ｖｓの上昇分（電位差ΔＶ２）は、この際に書き込まれる信号電圧Ｖsig２の電圧値（ここでは、電圧ｘ）により定まるからである。また、この期間終了後には、やはり前述したように、駆動トランジスタＴｒ２のゲート電位Ｖｇは、信号電圧Ｖsig２（ここでは、電圧ｘ）となる（図６（Ｃ））。これらのことから、図６から分かるように、階調補間電圧Ｖsig１の電圧値が電圧（ｙ−３）から電圧ｙへと上昇するのに応じて、信号電圧Ｖsig２の書き込み後（発光動作時）における駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓは小さくなる。具体的には、例えば、階調補間電圧Ｖsig１が電圧（ｙ−３）に設定されているときのゲート−ソース間電圧Ｖｇｓ（ｙ−３））よりも、階調補間電圧Ｖsig１が電圧ｙに設定されているときのゲート−ソース間電圧Ｖｇｓ（ｙ））のほうが、小さくなっている。
【００６０】
これにより、例えば図７に示したように、階調補間電圧Ｖsig１の電圧値が上昇するのに応じて、発光動作時における駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓが小さくなる結果、この駆動トランジスタＴｒ２を流れる電流Ｉｄが減少する。また、この電流Ｉｄが減少するのに比例して、有機ＥＬ素子１２の発光輝度Ｌも低くなる。
【００６１】
これを利用して、信号線駆動回路２４は、例えば図８に示したように、信号電圧Ｖsig２により設定可能な階調に対応する電圧ｘ等のそれぞれに対し（図８（Ｂ））、階調補間電圧Ｖsig１により設定される４つ階調に対応する電圧ｙ等（図８（Ａ））を選択して割り当てる。これにより、図５（Ｂ），図８（Ｂ）に示したような階調補間動作が実現される。なお、図８（Ａ）中の電圧範囲Δｙは、階調補間電圧Ｖsig１により設定される４つ階調の階調区間を示している。
【００６２】
以上のように本実施の形態では、表示パネル１０内の複数の画素１１に対する表示駆動の際に、駆動回路２０（信号線駆動回路２４）が、映像信号２０Ａの階調に応じて階調補間電圧Ｖsig１および信号電圧Ｖsig２の電圧値を個別に変化させることにより、各有機ＥＬ素子１２における発光輝度Ｌの階調を補間する階調補間動作を行うようにしたので、映像信号２０Ａによって元々設定することが可能な階調数よりも多くの階調の表現を実現することができる。よって、駆動回路２０（信号線駆動回路２４）の構成を簡素化しつつ（複雑化することなく）、より高精細な階調表現が実現される。すなわち、例えばＭ（Ｍ：整数）ビットの映像信号２０Ａを出力可能なデータドライバ（信号線駆動回路２４）を用いた場合であっても、Ｎ（Ｎ：整数，Ｎ＞Ｍ）ビットの階調表現が可能となり、駆動回路２０のコスト削減を図ることができる。以上のことから、本実施の形態の表示装置１によれば、低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化とを両立させる）ことが可能となる。
【００６３】
＜モジュールおよび適用例＞
続いて、図９〜図１４を参照して、上記実施の形態で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００６４】
（モジュール）
表示装置１は、例えば、図９に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００６５】
（適用例１）
図１０は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が表示装置１により構成されている。
【００６６】
（適用例２）
図１１は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が表示装置１により構成されている。
【００６７】
（適用例３）
図１２は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が表示装置１により構成されている。
【００６８】
（適用例４）
図１３は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が表示装置１により構成されている。
【００６９】
（適用例５）
図１４は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１により構成されている。
【００７０】
＜変形例＞
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
【００７１】
例えば、上記実施の形態等では、主に、階調補間動作によって、映像信号２０Ａにより設定可能な８ビット階調から２ビット分補間することにより、発光輝度Ｌにおいて１０ビット階調を表現可能とする場合について説明したが、この場合には限られない。すなわち、上記実施の形態等で説明した階調補間動作を用いることにより、例えば、６ビット階調から４ビット分補間して１０ビット階調の表現を実現したり、１０ビット階調から２ビット分補間して１２ビット階調の表現を実現したりすることも可能である。ただし、元々Ｍビット階調に設定された映像信号に対し、Ｎビット分補間する場合には、階調補間電圧Ｖsig１を２N値間で変化させるようにすればよい。
【００７２】
また、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は、上記実施の形態等で説明したものに限られない。すなわち、必要に応じて容量素子やトランジスタ等を画素回路１４に追加するようにしてもよい。その場合、画素回路１４の変更に応じて、上述した走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５の他に、必要な駆動回路を追加するようにしてもよい。
【００７３】
更に、上記実施の形態等では、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５における駆動動作を、タイミング生成回路２２が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５に対する制御は、ハードウェア（回路）で行われるようにしてもよいし、ソフトウェア（プログラム）で行われるようにしてもよい。
【００７４】
加えて、上記実施の形態等では、画素回路１４がいわゆる「２Ｔｒ１Ｃ」の回路構成となっている場合について説明したが、画素回路１４の回路構成はこれには限られない。すなわち、トランジスタが有機ＥＬ素子１２に直列に接続された回路構成を含んでいるものであれば、画素回路１４が「２Ｔｒ１Ｃ」以外の回路構成となっていてもよい。
【００７５】
また、上記実施の形態等では、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２がそれぞれ、ｎチャネルトランジスタ（例えば、ｎチャネルＭＯＳ型のＴＦＴ）により形成されている場合について説明したが、この場合には限られない。すなわち、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２がそれぞれ、ｐチャネルトランジスタ（例えば、ｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、駆動トランジスタＴｒ２におけるソースおよびドレインのうちの電源線ＤＳＬに接続されていない方と、保持容量素子Ｃｓの他端とを、有機ＥＬ素子１２のカソードに接続し、有機ＥＬ素子１２のアノードをグランド線ＧＮＤ等に接続することが好ましい。
【符号の説明】
【００７６】
１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…画素、１２Ｒ，１２Ｇ，１２Ｂ…有機ＥＬ素子、１３…画素アレイ部、１４…画素回路、２０…駆動回路、２０Ａ，２１Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…走査線駆動回路、２４…信号線駆動回路、２５…電源線駆動回路、ＷＳＬ…走査線、ＤＴＬ…信号線、ＤＳＬ…電源線、Ｔｒ１…書き込みトランジスタ、Ｔｒ２…駆動トランジスタ、Ｃｓ…保持容量素子、Ｉｄ…電流、Ｖｇ…ゲート電位、Ｖｓ…ソース電位、Ｖｇｓ…ゲート−ソース間電圧、Ｖth…閾値電圧、Ｖsig１…階調補間電圧、Ｖsig２…信号電圧、Ｖofs，Ｖon，Ｖoff，Ｖcc，Ｖini，ｘ，ｘ＋１，ｘ＋２，ｙ−３，ｙ−２，ｙ−１，ｙ…電圧、ΔＶ１，ΔＶ２…電位差、Δｙ…電圧範囲（階調区間）、Ｌ…発光輝度、ｔ１〜ｔ１４…タイミング、Ｔ０，Ｔ７…発光期間、Ｔ１…Ｖth補正準備期間、Ｔ２…Ｖth補正期間、Ｔ３…Ｖth補正休止期間、Ｔ４…移動度補正・階調補間書き込み期間、Ｔ５…ブートストラップ期間、Ｔ６…移動度補正・信号書き込み期間。
【図１】
0005493741.tif 000002
【図２】
0005493741.tif 000003
【図３】
0005493741.tif 000004
【図４】
0005493741.tif 000005
【図５】
0005493741.tif 000006
【図６】
0005493741.tif 000007
【図７】
0005493741.tif 000008
【図８】
0005493741.tif 000009
【図９】
0005493741.tif 000010
【図１０】
0005493741.tif 000011
【図１１】
0005493741.tif 000012
【図１２】
0005493741.tif 000013
【図１３】
0005493741.tif 000014
【図１４】
0005493741.tif 000015