(57)【特許請求の範囲】
【請求項１】
基板の上に形成される電極パッドと、
前記電極パッドに接合される半田バンプと、
互いに接合された前記電極パッド及び前記半田バンプの少なくとも一部の表面に形成され、導電性フィラーを含有し、８０℃以上で液状となって前記半田バンプに生じるクラック内に浸み込む接合部表面処理層と、
を有する半導体装置。
【請求項２】
前記導電性フィラーは、半田と無反応の金属、炭素微粉末、カーボンナノチューブ、導電性セラミックスの少なくとも一つを含む請求項１に記載の半導体装置。
【請求項３】
前記接合部表面処理層は、フラックスか半田ペーストのいずれかであって、樹脂、活性剤及び溶剤を含んでいる請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記半田バンプの少なくとも一部と前記接合部表面処理層は、絶縁性被覆層により囲まれている請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
請求項１乃至請求項４のいずれかに記載された半導体装置と、
前記半導体装置を取り付ける筐体と、
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び電子機器に関する。
【背景技術】
【０００２】
微細加工技術の進歩によりＬＳＩ(Large Scale Integrated Circuit)の高集積化が進み、一つのパッケージに多くの機能を持ったＬＳＩを搭載できるようになった。その結果、一つのパッケージに要求される電極端子の数がより増大した。それに対応する実装技術としてフリップチップ接合があり、多くの電子機器に適用されている。
フリップチップ接続は、半導体パッケージの入出力端子上にはんだ（半田）バンプを形成し、半田バンプを回路基板の配線パッドに接合する接続方法である。
【０００３】
電子機器が動作すると、電子機器の発熱により半導体パッケージと回路基板が熱膨張する。このとき、半導体パッケージと回路基板はお互いに熱膨張率が違うために熱膨張差が発生し、それにより接合部に応力が発生する。
【０００４】
電子機器がオン、オフを繰り返したり、電子機器が高負荷と低負荷を繰り返したりする場合、接合部に応力が繰り返して発生し、やがて接合部の半田バンプにクラックと呼ばれる亀裂が発生する。
【０００５】
半田バンプ内でクラックが広がると、接合部の抵抗値が上昇してしまい、徐々に正しい信号を送れなくなってしまう。そして、半導体パッケージと回路基板の電気的導通が取れなくなる程度にクラックが成長すると、電子機器が故障してしまうおそれがある。
【０００６】
特に、２４時間常時稼動が要求される電子機器内の半導体装置にとっては、接合部の信頼性確保は非常に重要な課題となっており、クラック成長による抵抗上昇を抑制する方法が求められている。
この課題を解決するために次のような構造が知られている。
【０００７】
その構造は、電導性液体を詰めた筒状のコンテナを半導体基板の電極パッドの上に垂直に立てた状態で、半田ペーストを電極パッド上にプリントし、この半田ペーストを加熱して外部端子とする方法により形成される。外部端子は、例えば半田バンプであってその内部にコンテナを含み、加熱によって回路基板上のコンタクトバッドに接続される。
【０００８】
その外部端子にクラックが発生し、クラックがコンテナを突き破るとコンテナ中の電導性液体がクラックの隙間を満たす。これにより、クラックの隙間でも電気的導通が取れるので、クラック発生による外部端子の抵抗上昇が抑制される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−９１９２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のコンテナを使用する接続構造では、外部端子内のコンテナの配置位置がクラックの発生位置からずれるおそれがある。これに対し、複数のコンテナを外部端子内に配置することもあるが、コンテナと電極パッドとの接続に時間を費やすので、全ての半田バンプに適用すると処理工程が増加する。
【００１１】
本発明の目的は、半田バンプに生じるクラックによる電気的切断を容易に防止できる半導体装置及び電子機器を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の１つの観点によれば、基板の上に形成される電極パッドと、前記電極パッドに接合される半田バンプと、互いに接合された前記電極パッド及び前記半田バンプの少なくとも一部の表面に形成され、導電性フィラーを含有し、８０℃以上で液状となって前記半田バンプに生じるクラック内に浸み込む接合部表面処理層と、を有する半導体装置が提供される。
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
【発明の効果】
【００１３】
本発明によれば、互いに接合された半田バンプと電極パッドの表面に、導電性フィラー含有の接合部表面処理層を形成している。接合部表面処理層は例えば半田ペースト又はフラックスである。
このため、半田バンプにクラックが発生しても、クラックには導電性フィラー含有の接合部表面処理材が浸み込むので、導電性フィラーが浸み込んだクラックは導電領域となる。従って、クラック発生による半田バンプの抵抗の上昇が容易に抑制される。
【図面の簡単な説明】
【００１４】
【図１Ａ】図１Ａ〜図１Ｄは、実施形態に係る半導体装置の製造工程を示す側面図（その１〜４）である。
【図１Ｅ】図１Ｅ〜図１Ｈは、実施形態に係る半導体装置の製造工程を示す側面図（その５〜８）である。
【図２】図２は、実施形態に係る半導体装置の半田接続に使用される表面処理剤の製造方法を示す斜視図である。
【図３】図３は、実施形態に係る半導体装置と他の部品との配置を示す斜視図である。
【図４】図４は、実施形態に係る電子機器を示す斜視図である。
【図５】図５は、実施形態に係る半導体装置においてクラックが入った半田バンプを示す断面図である。
【図６】図６は、実施形態に係る半導体装置の試験状態を示す側面図である。
【図７】図７は、実施形態に係る半導体装置の試験により生じた半田バンプのクラック状態を顕微鏡写真に基づいて示した断面図である。
【図８】図８は、比較例に係る半導体装置の試験により生じた半田バンプのクラック状態を顕微鏡写真に基づいて示した断面図である。
【発明を実施するための最良の形態】
【００１５】
以下に、図面を参照して本発明の実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図１Ａ〜図１Ｈは、実施形態に係る半導体装置における半田バンプと電極パッドの接続方法を示す側面図である。
【００１６】
図１Ａに示す半導体パッケージ１は、パッケージ基板であるインターポーザ２の第１面に取り付けられた半導体素子３を有している。半導体素子３には半導体回路が形成されている。インターポーザ２は、例えばガラスエポキシ、ガラスセラミックから形成されている。なお、半導体素子３は、図ではインターポーザ２上に１つ取り付けられているが、複数取り付けられてもよい。
【００１７】
半導体素子３は、その上面の電極パッド４を露出するようにフェイスアップで取り付け
られている。即ち、半導体素子３の上面の電極パッド４は、導電性ワイヤ５を介してインターポーザ２の第１面上の配線（不図示）に接続され、インターポーザ２の内部配線（不図示）、ビア（不図示）を介してインターポーザ２の第２面上の電極パッド６に電気的に引き出されている。
【００１８】
インターポーザ２上の電極パッド６、例えば、銅（Ｃｕ）層、金（Ａｕ）層、ニッケル（Ｎｉ）層かそれらから選択される積層構造を有し、或いはクロム（Ｃｒ）層、Ｃｕ層、Ｎｉ層、スズ（Ｓｎ）層の積層構造を有している。
なお、半導体素子３はフェイスダウンで、半田バンプを介してインターポーザ２上の電極パッド６に取り付けられてもよい。
【００１９】
半導体パッケージ１の電極パッド６に半田バンプを接合するために、まず、インターポーザ２の第２面の上にメタルマスク２１を置き、その上に表面処理材７ａを載せた状態で、メタルマスク２１上でスキージ２２を移動する。
【００２０】
それのようなスクリーン印刷により、図１Ｂに示すように、電極パッド６の表面に第１の接合部表面処理層７を形成する。
【００２１】
第１の接合部表面処理層７として使用される表面処理材７ａは、導電性フィラーが含有された無洗浄型の半田ペースト又はフラックスである。導電性フィラーは、例えば炭素微粉末、カーボンナノチューブ、又は、導電性ジルコニア、アルミナ−チタンカーバイド、炭化珪素などの導電性セラミックス、又は、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、タングステン（Ｗ）のように半田と無反応の金属であり、例えば数十ｎｍ〜数百ｎｍの直径又は長さを有している。
【００２２】
表面処理材７ａは、図２に示すように、半田ペースト又はフラックスの液体３１を容器３０内に入れ、その液体３１内に導電性フィラー３２として例えば炭素微粉末を混入し、攪拌棒３３により液体３１を十分撹拌して作製される。液体３１に混入する導電性フィラー３２は、例えば、４０ミリリットルの液体３１に対して約０．５グラムの量とする。
【００２３】
液体２１として使用されるフラックスは、例えば樹脂、活性剤、溶剤を含む材料から形成される。溶剤として例えばアルコールが使用され、樹脂として例えばロジン系樹脂があり、活性剤として例えば有機酸がある。半田ペーストは、例えば、そのフラックスにさらにチソキ剤の他、半田材料、例えば銀（Ａｇ）（例えば３．０質量％）、Ｓｎ（例えば９６．５質量％）、Ｃｕ（例えば０．５質量％）を混入させたものである。
なお、表面処理材７ａは、フラックスが１００ミリリットルに対し２．５グラム以下の割合で炭素微粉末、カーボンナノチューブ等を含むことが好ましい。
【００２４】
次に、図１Ｃに示すように、第１の接合部表面処理層７を介して電極パッド６の上に半田バンプ８を載置する。半田バンプ８は、例えば、融点が約２１７℃のＳｎＡｇＣｕ合金の半田であって、直径が約０．７６ｍｍに形成されている。また、半田バンプ８は、マウンタを用いて電極パッド６上に位置合わせされ、載置される。
【００２５】
続いて、図１Ｄに示すように、半導体パッケージ１をリフロー炉内に入れ、その中で例えば約２３７℃で加熱溶融し、半田バンプ８を溶融した後に常温まで冷却する。
半田バンプ８の加熱の際に第１の接合部表面処理層７は、電極パッド６及び半田バンプ８の表面の酸化物、汚染物を除去しつつ半田バンプ８の周囲にはみ出す。これにより、半田バンプ８は電極パッド６に接合される。
【００２６】
第１の接合部表面処理層７は、半田接合時に酸化物、汚染物が混入し、冷却後に粘度が
高くなる。また、導電性フィラー３２が詰まった第１の接合部表面処理層７は、半田バンプ８の冷却後に、電極パッド６及び半田バンプ８の少なくとも一部の表面に塗布された状態となる。
【００２７】
次に、図１Ｅに示すように、絶縁性被覆層９としてソルダーレジストをインターポーザ２の第２面の上に塗布する。この場合、絶縁性被覆層９から半田ボール８と第１の接合部表面処理層７を露出させるとともに、絶縁性被覆層９により半田ボール８と第１の接合部表面処理層７の周囲を囲む。
以上によりボールグリッドアレイ（ＢＧＡ）半田接合のパッケージ基板が形成される。
【００２８】
ここで、図１Ｆに示すように回路基板１１を用意し、回路基板１１の第１面と半導体パッケージ１の第２面を対向させ、さらに、回路基板１１の第１面上に形成された配線パッド１２にインターポーザ２上の半田バンプ８を接触させる。
【００２９】
回路基板１１の第１面上の配線パッド１２の上には第２の接合部表面処理層１３がスクリーン印刷により形成されている。なお、回路基板１１の第１面上には、第１面上に形成される配線（不図示）を覆うとともに配線パッド１２を露出する開口を有する絶縁性被覆層１４、例えばレジスト等の樹脂層が形成されている。
【００３０】
配線パッド１２は、例えば、Ｃｕ層、Ａｕ層、Ｎｉ層かそれらから選択される積層構造であり、或いはＣｒ層、Ｃｕ層、Ｎｉ層、Ｓｎ層の積層構造となっている。
【００３１】
第２の接合部表面処理層１３として使用される表面処理材は、第１の接合部表面処理層７と同様に、導電性フィラーが含有された無洗浄型の半田ペースト又はフラックスである。導電性フィラーは、炭素微粉末、カーボンナノチューブ、又は、導電性ジルコニア、アルミナ−チタンカーバイド、炭化珪素などの導電性セラミックス、又は、Ｔｉ、Ｍｏ、Ａｌ、Ｗのような半田と無反応の金属であり、例えば数十ｎｍ〜数百ｎｍの直径又は長さを有している。
【００３２】
続いて、半導体パッケージ１及び回路基板１１をリフロー炉に入れ、例えば、温度を常温から２３７℃まで昇温して半田バンプ８を溶融した後に常温に戻す。これにより、図１Ｇに示すように、半田バンプ８は回路基板１１上の配線パッド１２に接合されるとともに、回路基板１１上の第２の接合部表面処理層１３が半田バンプ８と配線パッド１２の接合部の表面にはみ出る。
【００３３】
第２の接合部表面処理層１３は、半田接合時に酸化物、汚染物が混入し、冷却により粘度が高くなり、電極パッド６及び半田バンプ８の少なくとも一部の表面に塗布された状態になる。また、半導体パッケージ１側の第１の接合部表面処理層７は加熱時に液状になって半田バンプ１２の表面でさらに広がる。
【００３４】
次に、図１Ｈに示すように、インターポーザ２と回路基板１１との隙間にアンダーフィル樹脂１５を充填する。アンダーフィル樹脂１５は、注入時には溶剤を含み、その後に溶媒が揮発して半硬化するが、第２の接合部表面処理層１３が熱により液状になった際に半田ボール８表面での流れを妨げない。
なお、半田バンプ８を介して半導体パッケージ１と回路基板１１を接続した装置を半導体装置の概念に含めてもよい。また、配線パッド１２を電極パッドの概念に含めてもよい。
【００３５】
このように半導体パッケージ１が取り付けられた回路基板１１には、図３に示すように、さらに半導体メモリなどの電子部品１６が取り付けられ、これらはシステムボードとし
て使用される。システムボードは、図４に示すように、電源４１などが取り付けられた電子機器４０のケース４２に装着される。
【００３６】
以上のようなシステムボートにおいて、電子機器４０、半導体素子３の作動によって電子機器４０内部に熱が発生し、内部温度が上昇したり下降したりする。そのような温度の変化が繰り返されると、回路基板１１と半導体パッケージ１の互いの熱膨張係数の相違によって回路基板１１と半導体パッケージ１には反りと戻りが繰り返し発生し、半田バンプ８に応力が加わり、ついには半田バンプ８内にクラックが生じることがある。
【００３７】
電子機器４０内で温度が高い時には８０℃以上になるので、その温度によって半田バンプ８の表面に付着した第１、第２の接合部表面処理層７、１３が液体となり、図５に示すように毛細管現象によってクラック８ａに浸み込む。第１、第２の接合部表面処理層７、１３には導電性フィラーが含まれているので、クラック８ａ内は導電性フィラーによって電気的接続が保たれる。
【００３８】
従って、半田バンプ８にクラック８ａが生じても第１、第２の接合部表面処理層７、１３内の導電性フィラーによって抵抗が高くなることが防止され、電子機器４０の動作は正常に保たれる。さらに、半田バンプ８の構造を変更することなく、しかも半田バンプ８の接合に新たな処理を付加していないので、スループットの低下が防止される。
また、第１、第２の接合部表面処理層７、１３が熱により溶解されて粘度が低下しても、絶縁性被覆層９とアンダーフィル樹脂１５によって外部への流出が阻止される。
【００３９】
以上の方法により、半導体パッケージ１の電極パッド６上の半田バンプ８を回路基板１１の配線パッド１２に接合した後に、疲労試験を行った。
疲労試験の対象とした回路基板１１は、縦が１１０ｍｍ、横が１１０ｍｍ、厚みが１．５ｍｍのガラスエポキシから形成され、また、半導体パッケージ１のインターポーザ２は、縦が４５ｍｍ、横が４５ｍｍ、厚みが１．５ｍｍの大きさを有している。また、電極パッド６及び配線パッド１２の直径は０．６ｍｍ、ピッチは１．２７ｍｍである。また、半田バンプ８は、直径０．７６ｍｍのＳｎＡｇＣｕ合金である。この場合のＳｎ、Ａｇ、Ｃｕの含有率は、Ｓｎを９６．５質量％、Ａｇを３．０質量％、Ｃｕを０．５質量％とする。
【００４０】
そして、半導体パッケージ１の電極パッド６と回路基板１１の配線パッド１２を半田バンプ８により接続した状態で、図６に示すベンディング装置４１により機械的疲労試験を行った。
【００４１】
図６に示すベンディング装置４１は、回路基板１１の第１面の両側寄りの領域を支持する一対の支持体４２と、回路基板１１の第２面の中央領域に上下の振動を与える押し子４３を有している。一対の支持体４２の間隔αは約９０ｍｍに設定されている。
【００４２】
試験に使用する回路基板１１の第２面上には、回路基板１１の内部のスルーホール１２ａを通して配線パッド１２に電気的に接続される第１端子１２ｂが形成されている。また、半導体パッケージ１のインターポーザ２の第１面上には、インターポーザ２の内部のスルーホール５ａを通して電極パッド６に電気的に接続される第２端子６ｂが形成されている。
【００４３】
そして、第１端子１２ｂと第２端子６ｂにそれぞれ直流電流発生装置４４のプラス端子とマイナス端子を接続し、さらに、第１端子１２ｂと第２端子６ｂに抵抗値モニター４５の一対の試験端子を接続した。
【００４４】
そのような状態で、押し子４３を上下に振動させ、その振動を回路基板１１に伝達する。この場合、押し子４３の振幅を１．５ｍｍ、振動周波数を０．５Ｈｚに設定するとともに、回路基板１１、半導体パッケージ１及び半田バンプ８を８０℃に加熱した。
【００４５】
そのような状態で、直流電流発生装置４４から第１端子１３ｂと第２端子６ｂを通して半田バンプ８に電流を流し、さらに第１端子１３ｂと第２端子６ｂの間の抵抗値を抵抗値モニター４５により測定したところ測定抵抗値は変化した。
【００４６】
そして、抵抗初期値Ｒに対する抵抗増加値ΔＲの割合ΔＲ／Ｒを求め、ΔＲ／Ｒが１％になるまでの押し子４３の振動サイクルを測定したところ、表１に示す結果が得られた。表１は、疲労試験を３回行った結果を示している。
なお、第１、第２の接合部表面処理層７、１３として、４０ミリリットルの半田ペーストに炭素微粉末を０．５グラムの割合で混入するとともに、Ｓｎ、Ａｇ、Ｃｕを半田バンプ８と同じ割合で含ませた材料を使用した。
【表１】
0005609204.tif 000002
【００４７】
これに対し、第１、第２の接合部表面処理層７、１３の替わりに導電性フィラーを混入しない半田ペーストを使用して電極パッド６と配線パッド１２を半田バンプ８により接合し、同じ条件で疲労試験を行ったところ、表２に示す結果が得られた。
【表２】
0005609204.tif 000003
【００４８】
表１と表２を比べると、本実施形態の方が比較例よりも平均で１００サイクル以上寿命が伸びていることがわかる。これは、半田バンプ８内に発生するクラック８ａ内に導電性を有するフラックスが浸み込むことにより、抵抗上昇が起きにくくなったことを示している。
【００４９】
本実施形態の試料について、半田バンプ８のうちクラック８ａの周囲を切断し、その切断面を顕微鏡で観察したところ、図７に示すよう状態になった。
図７では、半田バンプ８が黒い接合部表面処理層７に囲まれていることがわかる。また、半田バンプ８のクラック領域には、ハッチングで示したように、導電性を有するフラックスが浸み込んでいた。
【００５０】
これに対し、比較例に係る試料においてクラックが発生した半田バンプ８のうちクラック８ａの周囲を切断してその切断面を顕微鏡で観察したところ、図８に示すよう状態になった。
【００５１】
図８において、半田バンプ８は接合部表面処理層３５に囲まれ、また、クラック発生領域には接合部表面処理材が浸み込んでいた。しかし、接合部表面処理層３５には導電性を有するフラックスを含ませていないのでそれ自体が高抵抗となり、クラック領域の低抵抗化には寄与しない。
なお、図７において符号１０は電極パッド６に接続される配線を示し、図８において符号１９は電極パッド６に接続される配線を示している。
【００５２】
上記した実施形態において、電極パッド６、配線パッド１２の周囲に凹部を形成し、その凹部を接合部表面処理層の溜まり部として使用してもよい。例えば、図１Ｈでは、配線パッド１２とその周囲の絶縁性被覆層１４の間の空間が第２接合部表面処理層１３の溜まり部となっている。
【００５３】
また、半導体素子３をインターポーザ２にフェイスダウンで接続する場合に使用する半田接合用の半田ペースト又はフラックスとして、上記のような導電性フィラーを含む接合部表面処理材を使用してもよい。この場合、半導体素子３が上記のような基板となる。
【００５４】
なお、上記した実施形態では、半導体パッケージ１上の電極パッド６と回路基板１１上の配線パッド１２の双方に導電性フィラーを含む接合部表面処理層を塗布したが、いずれか一方に塗布してもよい。
【００５５】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
【符号の説明】
【００５６】
１  半導体パッケージ
２  インターポーザ
３  半導体素子
６  電極パッド
７  接合部表面処理層
８  半田バンプ
９  絶縁性被覆層
１１  回路基板
１２  配線パッド
１３  接合部表面処理層
１４  絶縁性被覆層
１５  アンダーフィル樹脂層
３１  液体
３２  導電性フィラー
４０  電子機器
【図１Ａ】
0005609204.tif 000004
【図１Ｅ】
0005609204.tif 000005
【図２】
0005609204.tif 000006
【図３】
0005609204.tif 000007
【図４】
0005609204.tif 000008
【図５】
0005609204.tif 000009
【図６】
0005609204.tif 000010
【図７】
0005609204.tif 000011
【図８】
0005609204.tif 000012