(57)【特許請求の範囲】
【請求項１】
半絶縁性の化合物半導体からなる基板の上に、化合物半導体からなるコレクタコンタクト層を形成する工程と、
前記コレクタコンタクト層の上に化合物半導体からなるコレクタ層を形成する工程と、
前記コレクタ層の上に化合物半導体からなるベース層となる第１半導体層を形成する工程と、
前記ベース層の上に前記ベース層とは異なる化合物半導体からなりエミッタ層となる第２半導体層を形成する工程と、
前記第２半導体層の上に化合物半導体からなりエミッタコンタクト層となる第３半導体層を形成する工程と、
前記第３半導体層をパターニングしてエミッタコンタクト層を形成する工程と、
前記エミッタコンタクト層を含む前記第２半導体層の上に窒化シリコンからなる第１絶縁層を形成する工程と、
平面の面積が前記エミッタコンタクト層より広い第１マスクパターンを前記エミッタコンタクト層が形成されている領域を含む前記第１絶縁層の上に形成する工程と、
前記第１マスクパターンをマスクとして前記第１絶縁層を選択的にエッチングすることで、前記第１マスクパターン以外の領域の第２半導体層の表面を露出させ、加えて、オーバーエッチングすることで、前記第１マスクパターンの下部領域の前記第１マスクパターンの周端部より内側の一部領域の前記第２半導体層を露出させ、前記エミッタコンタクト層の側部に前記第１絶縁層が配置された状態とする工程と、
前記第１絶縁層をマスクとして前記第２半導体層を選択的にエッチングし、前記エミッタコンタクト層の下部に配置されるエミッタ層および前記第１絶縁層の下部に配置されるレッジ構造部を形成し、前記第１絶縁層の形成領域以外の領域の前記第１半導体層を露出させる工程と、
前記第１マスクパターンをマスクとして、前記第１マスクパターン形成領域以外の露出した前記第１半導体層の上に選択的に金属を堆積して前記第１半導体層の上にベース電極を形成する工程と、
前記第１マスクパターンを除去した後、前記第１絶縁層および前記ベース電極を含む前記第１半導体層の上に窒化シリコンからなる第２絶縁層を形成する工程と、
第２マスクパターンをマスクとして前記第２絶縁層を選択的にエッチングし、前記第１絶縁層から平面方向に一部の前記ベース電極にかけて前記第２絶縁層が配置された状態とする工程と、
前記マスクパターンを除去した後、選択的にエッチングされた前記第２絶縁層および平面形状が前記第２マスクパターンと同じ第３マスクパターンを用い、前記ベース電極を選択的にエッチングしてパターニングし、前記第１半導体層を選択的にエッチングしてベース層を形成する工程と、
前記第３マスクパターンを除去した後、前記コレクタコンタクト層に接続するコレクタ電極を形成する工程と
を少なくとも備えることを特徴とするバイポーラトランジスタの製造方法。
【請求項２】
半絶縁性の化合物半導体からなる基板と、
前記基板の上に形成された化合物半導体からなるサブコレクタ層と、
このサブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、
このコレクタ層の上に形成された化合物半導体からなるベース層と、
このベース層の上に形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と、
このエミッタ層の上に形成された化合物半導体からなるエミッタコンタクト層と、
前記コレクタ層の周囲の前記サブコレクタ層の上に形成されたコレクタ電極と、
前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、
前記ベース電極と前記エミッタ層との間に前記ベース電極と離間して配置されて前記エミッタ層と一体に形成されたレッジ構造部と、
前記エミッタコンタクト層の側面および前記レッジ構造部の表面に接して形成された窒化シリコンからなる第１絶縁層と、
前記エミッタコンタクト層の側部における前記第１絶縁層の側部，前記レッジ構造部の側面、前記レッジ構造部と前記ベース電極との間の前記ベース層の上面，および前記ベース電極の上面に接して形成された窒化シリコンからなる第２絶縁層と、
前記エミッタコンタクト層の上に形成されたエミッタ電極と
を少なくとも備え、
前記基板の平面方向において、前記レッジ構造部の外形は前記第１絶縁層の外形と同じに形成され、
前記第２絶縁層の外形は、前記エミッタ層の周囲の前記ベース電極の外周形状と同じに形成されている
ことを特徴とするバイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
ＩｎＰ系の化合物半導体を用いたヘテロ接合バイポーラトランジスタ(ＨＢＴ)は、高速かつ低消費電力動作に優れた半導体素子であり、光通信システム向けの電子回路(ＩＣ)への応用が期待されている。このＨＢＴにおいても、他の半導体素子と同様、実用化に最も重要な課題は信頼性の確保である。特に、ＩｎＰ系ＨＢＴの場合、長期間の通電による電流利得劣化が問題となっている。この電流利得劣化は、エミッタの領域からこの周囲のベース（外部ベース）層の表面に流れる表面再結合電流が原因である。ＩｎＰ系ＨＢＴにおける電流利得劣化の問題は、上述した外部ベース層表面に流れる表面再結合電流の抑制が重要となる。外部ベース層表面の再結合電流を抑制する手段として、外部ベース層の上をＩｎＰエミッタ層で被覆する構造（レッジ構造）が提案されている（非特許文献１参照）。
【０００３】
ここで、上述したレッジ構造を備えるＨＢＴについて説明する。このＨＢＴは、図１４に示すように、まず、半絶縁性のＩｎＰからなる基板１４０１の上に、ＩｎＰからなるサブコレクタ層１４０２，ＩｎＧａＡｓからなるコレクタ層１４０３、ｐ+−ＩｎＧａＡｓからなるベース層１４０４、ｉ−ＩｎＰからなるエミッタ層１４０５、およびｎ+−ＩｎＧａＡｓからなるエミッタコンタクト層１４０６を備える。
【０００４】
また、エミッタコンタクト層１４０６の上には、タングステンからなるＷ電極１４０７，金からなるＡｕ電極１４０８，およびタングステンからなるＷ電極１４０９が積層されている。Ｗ電極１４０７，Ａｕ電極１４０８，およびＷ電極１４０９によりエミッタ電極が構成されている。また、これらのエミッタ電極およびエミッタコンタクト層１４０６により、エミッタメサが構成されている。
【０００５】
また、コレクタ層１４０３の周囲のサブコレクタ層１４０２の上には、コレクタ電極１４１０が形成され、上述したエミッタメサの周囲のベース層１４０４の上には、エミッタメサより離間してベース電極１４１１が形成されている。ここで、ベース層１４０４の上のエミッタメサ部分とベース電極１４１１との間の領域である外部ベース層の表面に流れる表面再結合電流を抑制するために、エミッタメサの部分よりエミッタ層１４０５を延長して、レッジ構造部１４０５ａを形成している。
【０００６】
なお、エミッタメサの部分の側面およびレッジ構造部１４０５ａの表面には、これらを被覆するように、ＳｉＮからなる絶縁層１４１２が形成され、素子を埋めるように層間絶縁層１４１３が形成され、また、層間絶縁層１４１３の上には、Ｗ電極１４０９に接続する配線１４１４が形成されている。
【０００７】
上述したＨＢＴのエミッタメサ部，レッジ構造部１４０５ａ，および各電極などの作製では、例えば、まず、タングステン層，金層，タングステン層を順次に堆積して形成した後、これらを公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、Ｗ電極１４０７，Ａｕ電極１４０８，およびＷ電極１４０９を形成する。この後、Ｗ電極１４０７，Ａｕ電極１４０８，およびＷ電極１４０９をマスクとして、既に形成されているｎ+−ＩｎＧａＡｓの層を選択的にエッチングすることで、エミッタコンタクト層１４０６が形成され、エミッタメサが構成される。
【０００８】
次に、ＳｉＮを堆積してＳｉＮ膜を形成し、この上に、エミッタ層１４０５およびレッジ構造部１４０５ａを形成するためのマスクパターンを用いた選択的なエッチングにより、ＳｉＮ膜およびこの下層のｉ−ＩｎＰの層をパターニングすることで、エミッタ層１４０５，レッジ構造部１４０５ａ，エミッタメサ，および絶縁層１４１２の部分が形成される。
【０００９】
次に、マスクパターンを除去した後、リフト・オフ法によりベース電極１４１１を形成し、この後、ＩｎＧａＡｓの層およびｐ+−ＩｎＧａＡｓの層をパターニングしてコレクタ層１４０３，ベース層１４０４（ベース・コレクタメサ）を形成し、コレクタ電極１４１０を形成し、層間絶縁層１４１３を形成する。層間絶縁層１４１３は、例えば、よく知られた有機樹脂を塗布して形成した塗布膜を、加熱して硬化させることで形成できる。
【００１０】
このＨＢＴによれば、エミッタ層１４０５の空乏化に伴い外部ベースの上のレッジ構造部１４０５ａも空乏化されるため、エミッタメサから外部ベース層表面に流れる再結合電流が抑制される。この結果、電流利得劣化が緩和され、デバイス寿命が増加することが期待されている。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】N. Kashio, et al. ,"0.25-μm-Emitter InP HBTs with a Passivation Ledge Structure", Extended Abstracts of the 2009 International Conference on Solid State Devices and Materials, J-4-3, pp.948-949, 2009.
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、ＨＢＴの動作速度向上には、素子の薄層化により電子走行時間を短縮するとともに、素子の微細化により、素子薄層化に伴う寄生容量の増加を抑制することが重要となる。例えば、５００ＧＨｚ以上の電流利得遮断周波数の実現には、コレクタ層を７５ｎｍに薄層化し、エミッタメサ部の幅（いわゆるエミッタ幅）およびベース電極幅を０．２５μｍに微細化し、ベース・コレクタ容量を低減する必要がある。
【００１３】
ここで、上述したような各層は、例えば、波長３６５ｎｍの紫外線（ｉ線）を露光の光源としたステッパ（ｉ線ステッパ）を用いたフォトリソグラフィーでマスクパターンを形成し、このマスクパターンを用いたドライエッチングにより形成されている。一般的に、ｉ線ステッパを使用してポジレジストからマスクパターンを形成する場合、残しパターンであれば、露光量の調整により幅０．２５μｍまでの微細パターンが形成できる。しかしながら、リフトオフ法などに用いられる抜きパターンの場合は、露光量を調整しても０．３５μｍ以下のパターン形成は難しい。
【００１４】
図１４を用いて説明したＨＢＴでは、エミッタメサ形成において、残しパターンを用いるので、０．２５μｍ幅のパターン形成は可能である。しかしながら、ベース電極は、抜きパターンを用いたリフト・オフ法により形成するため、ベース電極幅を０．３５μｍ以下とすることが容易ではない。このため、上記構造のＨＢＴでは、ベース・コレクタ容量の低減が容易ではなく、高周波特性を向上させることが容易ではない。
【００１５】
また、上記ＨＢＴでは、レッジ構造部とベース電極との間隔が決めて狭いので、ベース電極形成のためのマスクパターンの形成で露光装置の位置合わせがずれ、レッジ構造部にベース電極が接触して形成される可能性がある。このように、レッジ構造部にベース電極が接して形成されると、エミッタ・ベース間のリーク電流が増大し、電流利得を劣化させ、素子の歩留まりを大きく低下させる恐れがある。
【００１６】
また、ベース電極幅については、より微細なパターンの形成に優れた電子ビーム描画により、０．２５μｍ幅のベース電極パターンを形成する方法もある。しかしながら、よく知られているように、描画のために減圧排気を行う必要があるなど電子ビーム描画は描画時間が長く、生産コストの増大を招いてしまう。加えて、電子ビーム描画では、ｉ線ステッパで形成したパターンとの位置合わせ精度が低く、前述同様に、レッジ構造部とベース電極とが接触する恐れがある。
【００１７】
本発明は、以上のような問題点を解消するためになされたものであり、ＨＢＴの高速性および信頼性が向上できるようにすることを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係るバイポーラトランジスタは、半絶縁性の化合物半導体からなる基板と、基板の上に形成された化合物半導体からなるサブコレクタ層と、このサブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、このコレクタ層の上に形成された化合物半導体からなるベース層と、このベース層の上に形成されたベース層とは異なる化合物半導体からなるエミッタ層と、このエミッタ層の上に形成された化合物半導体からなるエミッタコンタクト層と、コレクタ層の周囲のサブコレクタ層の上に形成されたコレクタ電極と、エミッタ層の周囲のベース層の上に形成されたベース電極と、ベース電極とエミッタ層との間にベース電極と離間して配置されてエミッタ層と一体に形成されたレッジ構造部と、エミッタコンタクト層の側面およびレッジ構造部の表面に接して形成された窒化シリコンからなる第１絶縁層と、エミッタコンタクト層の側部における第１絶縁層の側部，レッジ構造部の側面、レッジ構造部とベース電極との間のベース層の上面，およびベース電極の上面に接して形成された窒化シリコンからなる第２絶縁層と、エミッタコンタクト層の上に形成されたエミッタ電極とを少なくとも備え、基板の平面方向において、レッジ構造部の外形は第１絶縁層の外形と同じに形成され、第２絶縁層の外形は、エミッタ層の周囲のベース電極の外周形状と同じに形成されている。
【００１９】
また、本発明に係るバイポーラトランジスタの製造方法は、半絶縁性の化合物半導体からなる基板の上に、化合物半導体からなるコレクタコンタクト層を形成する工程と、コレクタコンタクト層の上に化合物半導体からなるコレクタ層を形成する工程と、コレクタ層の上に化合物半導体からなるベース層となる第１半導体層を形成する工程と、ベース層の上にベース層とは異なる化合物半導体からなりエミッタ層となる第２半導体層を形成する工程と、第２半導体層の上に化合物半導体からなりエミッタコンタクト層となる第３半導体層を形成する工程と、第３半導体層をパターニングしてエミッタコンタクト層を形成する工程と、エミッタコンタクト層を含む第２半導体層の上に窒化シリコンからなる第１絶縁層を形成する工程と、平面の面積がエミッタコンタクト層より広い第１マスクパターンをエミッタコンタクト層が形成されている領域を含む第１絶縁層の上に形成する工程と、第１マスクパターンをマスクとして第１絶縁層を選択的にエッチングすることで、第１マスクパターン以外の領域の第２半導体層の表面を露出させ、加えて、オーバーエッチングすることで、第１マスクパターンの下部領域の第１マスクパターンの周端部より内側の一部領域の第２半導体層を露出させ、エミッタコンタクト層の側部に第１絶縁層が配置された状態とする工程と、第１絶縁層をマスクとして第２半導体層を選択的にエッチングし、エミッタコンタクト層の下部に配置されるエミッタ層および第１絶縁層の下部に配置されるレッジ構造部を形成し、第１絶縁層の形成領域以外の領域の第１半導体層を露出させる工程と、第１マスクパターンをマスクとして、第１マスクパターン形成領域以外の露出した第１半導体層の上に選択的に金属を堆積して第１半導体層の上にベース電極を形成する工程と、第１マスクパターンを除去した後、第１絶縁層およびベース電極を含む第１半導体層の上に窒化シリコンからなる第２絶縁層を形成する工程と、第２マスクパターンをマスクとして第２絶縁層を選択的にエッチングし、第１絶縁層から平面方向に一部のベース電極にかけて第２絶縁層が配置された状態とする工程と、マスクパターンを除去した後、選択的にエッチングされた第２絶縁層および平面形状が第２マスクパターンと同じ第３マスクパターンを用い、ベース電極を選択的にエッチングしてパターニングし、第１半導体層を選択的にエッチングしてベース層を形成する工程と、第３マスクパターンを除去した後、コレクタコンタクト層に接続するコレクタ電極を形成する工程とを少なくとも備える。
【発明の効果】
【００２０】
以上説明したように、本発明によれば、エミッタコンタクト層の側方に形成した第１絶縁層を利用してレッジ構造部を形成し、第１絶縁層より広い面積に形成されている第１マスクパターンおよび第２絶縁層を利用して自己整合的にベース電極を形成したので、ＨＢＴの高速性および信頼性が向上できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態におけるバイポーラトランジスタの構成を模式的に示す断面図である。
【図２】図２は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図３】図３は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図４】図４は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図５】図５は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図６】図６は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図７】図７は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図８】図８は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図９】図９は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図１０】図１０は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図１１】図１１は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図１２】図１２は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図１３】図１３は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図１４】図１４は、バイポーラトランジスタの構成例を示す断面図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態におけるバイポーラトランジスタの構成を示す断面図である。このバイポーラトランジスタ（ＨＢＴ）は、まず、Ｆｅをドープすることで半絶縁性としたＩｎＰからなる基板１０１と、基板１０１の上に形成されたＩｎＰからなるサブコレクタ層１０２と、サブコレクタ層１０２の上に形成されたＩｎＧａＡｓからなるコレクタ層１０３と、コレクタ層１０３の上に形成されたｐ+−ＩｎＧａＡｓからなるベース層１０４と、ベース層１０４の上に形成されたｉ−ＩｎＰからなるエミッタ層１０５と、エミッタ層１０５の上に形成されたｎ+−ＩｎＧａＡｓからなるエミッタコンタクト層１０６とを備える。
【００２３】
また、エミッタコンタクト層１０６の上には、タングステン系の材料からなる第１エミッタ電極１０７および第２エミッタ電極１１０が形成されている。なお、第１エミッタ電極１０７およびエミッタコンタクト層１０６により、エミッタメサが構成されている。エミッタメサは、平面視長方形に形成され、短い辺の断面が図１に示されている。この平面視長方形の短い方の長さが、一般にエミッタメサ幅と呼ばれている。また、タングステン系の材料より構成する第１エミッタ電極１０７は、第２エミッタ電極１１０などの他の電極を構成する金属の拡散を抑制するために用いており、タングステン系の材料に限らず、モリブデン系の材料より構成してもよい。また、金属の拡散が問題とならない場合、第１エミッタ電極１０７は用いなくてもよい。
【００２４】
また、コレクタ層１０３の周囲のサブコレクタ層１０２の上には、コレクタ電極１１２が形成され、上述したエミッタメサの周囲のベース層１０４の上にはベース電極１１１が形成されている。ここで、ベース層１０４の上のエミッタメサ部分とベース電極１１１との間の領域である外部ベース層の表面に流れる表面再結合電流を抑制するために、エミッタメサの部分よりエミッタ層１０５を延長して、レッジ構造部１０５ａを形成している。
レッジ構造部１０５ａはエミッタ層１０５と一体に形成され、また、ベース電極１１１とは離間している。
【００２５】
加えて、エミッタメサの部分の側面およびレッジ構造部１０５ａの表面には、これらを被覆するように、窒化シリコン（ＳｉＮ）からなる第１絶縁層１０８が形成されている。また、第１絶縁層１０８の周囲からベース電極１１１の上面にかけて（渡って）窒化シリコンからなる第２絶縁層１０９が形成されている。第２絶縁層１０９は、第１絶縁層１０８の側面、レッジ構造部１０５ａとベース電極１１１との間のベース層１０４の上、およびベース電極１１１の上面を覆うように形成されている。
【００２６】
本実施の形態では、基板１０１の平面方向において、レッジ構造部１０５ａの外形は第１絶縁層１０８の外形と同じに形成されている。また、エミッタメサより離れる方向のベース電極１１１の外周部分が、第１絶縁層１０８の外周部分に重なって形成されている。
【００２７】
上述した本実施の形態によれば、第１絶縁層１０８および第２絶縁層１０９を、エミッタメサの側面に形成したので、これらを利用して自己整合的にベース電極１１１が形成できる。また、後述するように、ベース電極１１１の自己整合的な形成とは別に、エミッタコンタクト層１０６を含むエミッタメサ部が形成できるので、アンダーカット形状に加工する必要がなく、横方向の寸法を０．２５μｍに制御することが容易となる。また、この寸法が、再現性よく形成できるようになる。
【００２８】
以下、本実施の形態におけるバイポーラトランジスタの製造方法について説明する。
【００２９】
まず、図２に示すように、基板１０１の上に、ＩｎＰからなるサブコレクタ層１０２、ＩｎＧａＡｓ層２０１、ｐ+−ＩｎＧａＡｓ層（第１半導体層）２０２、ｉ−ＩｎＰ層（第２半導体層）２０３、ｎ+−ＩｎＧａＡｓ層（第３半導体層）２０４を、この順に堆積して形成する。これらは、例えば、よく知られた有機金属気相成長法や分子線エピタキシー法により形成できる。続いて、ｎ+−ＩｎＧａＡｓ層２０４の上に、タングステンを主成分とする金属層２０５を形成する。金属層２０５は、例えば、スパッタ法もしくは蒸着法により形成することができる。
【００３０】
次に、図３に示すように、レジストパターン２０６を用い、エミッタコンタクト層１０６および第１エミッタ電極１０７を形成する。例えば、レジストパターン２０６をマスクとし、ＳＦ6ガスを用いた反応性イオンエッチングにより金属層２０５を選択的にエッチング除去することで、第１エミッタ電極１０７が形成できる。また、第１エミッタ電極１０７を形成した後、レジストパターン２０６をマスクとし、塩素ガスを用いた反応性イオンエッチングで、層厚方向に８割程度のｎ+−ＩｎＧａＡｓ層２０４を選択的にエッチング除去し（８割程度）、ウエットエッチングにより残り（２割程度）をエッチングすることで、エミッタコンタクト層１０６が形成できる。
【００３１】
上述したエミッタメサ部の形成では、レジストパターン２０６に対してオーバーエッチングするなどのことによりアンダーカット形状を形成することなく、レジストパターン２０６の形状（寸法）にほぼ等しい形状にエミッタメサ部を形成している。このため、例えば、レジストパターン２０６の寸法を、０．２５μｍとすることで、制御性よくかつ再現性よく、エミッタ幅０．２５μｍのエミッタメサ形状が形成できる。
【００３２】
次に、図４に示すように、エミッタコンタクト層１０６および第１エミッタ電極１０７よりなるエミッタメサ部を含むｉ−ＩｎＰ層２０３の上に、膜厚１００ｎｍのＳｉＮ膜（第１絶縁層）２０７を形成する。例えば、スパッタ法もしくはプラズマＣＶＤ法により、ＳｉＮ膜２０７が形成できる。
【００３３】
次に、図５に示すように、平面の面積がエミッタメサ（エミッタコンタクト層１０６）の部分より広いレジストパターン（第１マスクパターン）２０８を形成する。エミッタメサ幅方向のレジストパターン２０８の寸法は、エミッタメサ部の側部に形成されているＳｉＮ膜２０７（第１絶縁層１０８）の層厚をエミッタメサ部の幅に加えた合計の寸法より大きくする。側部のＳｉＮ膜２０７層厚を加えた寸法より大きくすれば、エミッタメサより広い面積のレジストパターン２０８となる。
【００３４】
このように形成したレジストパターン２０８を用いた選択的なエッチングにより、ＳｉＮ膜２０７をパターニングした第１絶縁層１０８を形成する。ここでは、レジストパターン２０８以外の領域のｉ−ＩｎＰ層２０３の表面を露出させ、加えて、レジストパターン２０８の下部領域のレジストパターン２０８の周端部より内側の一部領域のｉ−ＩｎＰ層２０３を露出させることで、第１絶縁層１０８が、レジストパターン２０８の最外周部分より内側に配置された状態とする。なお、第１絶縁層１０８は、エミッタメサ部の側面からｉ−ＩｎＰ層２０３の平面上に延在した状態に形成する。
【００３５】
例えば、レジストパターン２０８をマスクとし、ＳＦ6ガスを用いた反応性イオンエッチングによりＳｉＮ膜２０７を選択的にエッチング除去することで、第１絶縁層１０８が形成できる。このＳＦ6ガスを用いた反応性イオンエッチングにおいて、レジストパターン２０８の形成領域以外のｉ−ＩｎＰ層２０３の領域が露出した後も、オーバーエッチングすることで、第１絶縁層１０８のｉ−ＩｎＰ層２０３直上の横方向の寸法を、レジストパターン２０８より小さくする。
【００３６】
なお、レジストパターン２０８は、この平面形状を基板１０１の側に投影したときに、レッジ構造部１０５ａを備えるエミッタ層１０５の形状（領域）より大きくなるように形成する。レッジ構造部１０５ａの領域の寸法を考慮し、レジストパターン２０８の平面形状の寸法を、エミッタメサ部の側部に形成されることになる第１絶縁層１０８の層厚をエミッタメサ部の幅に加えた合計の寸法より大きくすればよい。例えば、レッジ構造部１０５ａを含めたエミッタ層１０５のエミッタ幅方向の長さが０．７μｍとなるようにする場合、レジストパターン２０８の平面形状は、エミッタ幅方向の長さが０．８μｍとなるように形成する。
【００３７】
次に、図６に示すように、レジストパターン２０８および第１絶縁層１０８をマスクとして用いることで、エミッタ層１０５およびレッジ構造部１０５ａを形成する。例えば、塩酸系のエッチャントを用いたウエットエッチングによりｉ−ＩｎＰ層２０３をエッチングすることで、エミッタ層１０５およびレッジ構造部１０５ａが形成できる。
【００３８】
次に、図７に示すように、レジストパターン２０８をマスクパターンとしてＰｔ、Ｔｉ、Ｍｏ、およびＡｕをこの順に堆積して金属膜２０９を形成することで、ベース電極１１１を形成する。ここで、レジストパターン２０８の平面形状により制限され、レッジ構造部１０５ａとは離間して自己整合的にベース電極１１１が形成される。このようにしてベース電極１１１を形成した後、レジストパターン２０８は除去する。レジストパターン２０８の除去により、金属膜２０９も同時に除去される。
【００３９】
次に、図８に示すように、第１絶縁層１０８およびベース電極１１１を含むｐ+−ＩｎＧａＡｓ層２０２の上に、膜厚５０ｎｍのＳｉＮ膜（第２絶縁層）２１０を形成する。例えば、スパッタ法もしくはプラズマＣＶＤ法により、ＳｉＮ膜２１０が形成できる。ＳｉＮ膜２１０は、第１絶縁層１０８の側面、レッジ構造部１０５ａとベース電極１１１との間のベース層１０４の上、およびベース電極１１１の上面を覆うように形成する。
【００４０】
次に、図９に示すように、レジストパターン（第２マスクパターン）２１１を形成し、レジストパターン２１１を用いた選択的なエッチングにより、ＳｉＮ膜２１０をパターニングした第２絶縁層１０９を形成する。例えば、レジストパターン２１０をマスクとし、ＳＦ6ガスを用いた反応性イオンエッチングによりＳｉＮ膜２１０を選択的にエッチング除去することで、第２絶縁層１０９が形成できる。ここでは、レジストパターン２１１をマスクとしてＳｉＮ膜２１０を選択的にエッチングし、第１絶縁層１０８から平面方向に一部のベース電極１１１にかけて第２絶縁層１０９が配置された状態とする。
【００４１】
次に、レジストパターン２１１を除去した後、第２絶縁層１０９をマスクとしたＡｒとＯ2の混合ガスを用いた反応性イオンエッチングにより、図１０に示すように、ベース電極１１１の一部であるＡｕ層を除去する。上記反応性イオンエッチングで用いる混合ガスにおいて、Ｏ2の体積割合が８％以上７５％以下の条件では、ＡｕとＳｉＮの選択比は５倍以上、ＡｕとＭｏの選択比は４０倍以上となる。従って、上記エッチングにおいては、第２絶縁層１０９はエッチングマスクとして機能し、ベース電極１１１の一部であるＭｏ層は、エッチングストッパーとして利用できる。
【００４２】
次に、図１１に示すように、平面形状がレジストパターン２１１（第２絶縁層１０９）と同じレジストパターン（第３マスクパターン）２１２を形成し、レジストパターン２１２をマスクとしてＳＦ6ガスを用いた反応性イオンエッチングにより、ベース電極１１１の一部であるＭｏ層およびＴｉ層を除去し、引き続いてＣｌ2ガスを用いた反応性イオンエッチングにより、ベース電極１１１の一部であるＰｔ層をエッチングする。また、上記Ｃｌ2ガスを用いた反応性イオンエッチングにより、ｐ+−ＩｎＧａＡｓ層２０２および一部のＩｎＧａＡｓ層２０１を選択的に除去し、この後、ウエットエッチングにより残りのＩｎＧａＡｓ層２０１を選択的に除去することで、コレクタ層１０３およびベース層１０４を形成する。
【００４３】
ここで、第２絶縁層１０９の平面形状（最外周の位置）を決定するレジストパターン２１１の平面形状は、所望とするベース電極１１１の寸法を考慮して決定する。ベース電極１１１のエミッタメサ側の内側端の位置は、レジストパターン２０８を用いることで既に形成されており決定している。これに対し、ベース電極１１１の外側端の位置は、図１０を用いて説明したことから明らかなように、第２絶縁層１０９により決定される。また、ベース電極１１１の幅は、ベース電極１１１の内側端の位置と外側端の位置とにより決定される。
【００４４】
従って、レジストパターン２１１の平面形状を適宜に決定することで、ベース電極１１１の幅が決定できる。例えば、ベース電極１１１の幅が０．２５μｍとなるように、レジストパターン２１１のエミッタ幅方向の寸法を決定すればよい。このように、本実施の形態では、第１絶縁層１０８より広い面積に形成されているレジストパターン２０８および第２絶縁層１０９を利用して自己整合的にベース電極１１１を形成するところに特徴がある。
【００４５】
次に、第１エミッタ電極１０７の上部にあたる第１絶縁層１０８および第２絶縁層１０９に開口部を形成して第１エミッタ電極１０７の上面を露出させ、図１２に示すように、第１エミッタ電極１０７の上に第２エミッタ電極１１０を形成し、また、コレクタ電極１１２を形成する。例えば、開口径が０．３５μｍ程度の開口部を備えるレジストパターン（不図示）を用い、ＳＦ6ガスを用いた反応性イオンエッチングにより第１絶縁層１０８および第２絶縁層１０９に開口部を形成する。次に、上記レジストパターンを除去した後、公知のリフトオフ法により金属材料を堆積することで、第２エミッタ電極１１０およびコレクタ電極１１２を形成すればよい。
【００４６】
この後、図１３に示すように、ベンゾシクロブテンなどの絶縁性および耐熱性を有する有機樹脂を塗布して塗布膜を形成し、これを加熱して硬化し、この後、例えば反応性イオンエッチングによりエッチバックすることで第２エミッタ電極１１０の上面が露出するように、層間絶縁層１２０を形成する。また、層間絶縁層１２０の上に、第２エミッタ電極１１０に接続する配線１１５を形成する。
【００４７】
上述した本実施の形態によれば、エミッタメサ部を、アンダーカット形状にすることなくドライエッチングにより加工できるため、再現性よく０．２５μｍ幅のエミッタメサ部が形成できる。また、エミッタメサ部とは独立してレッジ構造部１０５ａが形成でき、また、レッジ構造部１０５ａに接触することなく、自己整合的に０．２５μｍ程度の幅としたベース電極１１１を形成することができる。このように、本実施の形態によれば、ＨＢＴ集積回路への応用が十分に期待できる。
【００４８】
ところで、上述では、第１絶縁層１０８を窒化シリコンから構成しているが、これらを酸化シリコンから構成することも考えられる。しかしながら、酸化シリコンは窒化シリコンに比べて、サイドエッチングが入りにくいため、ベース電極のスペーサとして用いるのは難しい。また、第２絶縁層１０９を酸化シリコンから構成することも考えられる。しかしながら、第２絶縁層１０９は一部のベース層１０４表面を覆うことになるが、酸化シリコンは窒化シリコンに比べて、ベース層表面におけるリーク電流が発生しやすく、電流利得低下を招く恐れがある。従って、第１絶縁層１０８および第２絶縁層１０９は、窒化シリコンから構成することが望ましい。
【００４９】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、第１エミッタ電極１０７はなくてもよく、この場合、図２を用いて説明した工程で金属層２０５を形成せず、この後の工程で第１エミッタ電極１０７を備えない状態とすればよい。この場合、第１絶縁層１０８および第２絶縁層１０９は、エミッタコンタクト層１０６の側部に配置されることになる。
【００５０】
また、上述では、ベース電極をＰｔ／Ｔｉ／Ｍｏ／Ａｕとしたが、Ｐｔ／Ｔｉ／Ｍｏ／Ａｕ／Ｔｉ、Ｐｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ａｕ、Ｐｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ａｕ／Ｔｉ、Ｐｔ／Ｔｉ／Ｗ／Ａｕ、Ｐｔ／Ｔｉ／Ｗ／Ａｕ／Ｔｉ、Ｐｔ／Ｔｉ／Ｗ／Ｔｉ／Ａｕ、およびＰｔ／Ｔｉ／Ｗ／Ｔｉ／Ａｕ／Ｔｉとしてもよい。
【００５１】
また、例えば、基板、サブコレクタ層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層を、各々、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓから構成したが、これに限るものではなく、他の化合物半導体から構成してもよい。例えば、コレクタ層にＩｎＧａＡｓよりもバンドギャップの大きいＩｎＰを用い、ダブルヘテロ接合構造のバイポーラトランジスタであっても同様である。また、エミッタ層にＩｎＡｌＡｓを用いる構造のＨＢＴ、またはベース層にＧａＡｓＳｂやＩｎＧａＡｓＳｂを用いる構造のＨＢＴであっても、前述同様に本発明が適用できる。
【符号の説明】
【００５２】
１０１…基板、１０２…サブコレクタ層、１０３…コレクタ層、１０４…ベース層、１０５…エミッタ層、１０５ａ…レッジ構造部、１０６…エミッタコンタクト層、１０７…第１エミッタ電極、１０８…第１絶縁層、１０９…第２絶縁層、１１０…第２エミッタ電極、１１１…ベース電極、１１２…コレクタ電極。
【図１】
0005519340.tif 000002
【図２】
0005519340.tif 000003
【図３】
0005519340.tif 000004
【図４】
0005519340.tif 000005
【図５】
0005519340.tif 000006
【図６】
0005519340.tif 000007
【図７】
0005519340.tif 000008
【図８】
0005519340.tif 000009
【図９】
0005519340.tif 000010
【図１０】
0005519340.tif 000011
【図１１】
0005519340.tif 000012
【図１２】
0005519340.tif 000013
【図１３】
0005519340.tif 000014
【図１４】
0005519340.tif 000015