(57)【特許請求の範囲】
【請求項１】
基板の上に、半導体層を形成する工程と、
前記半導体層の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上にハードマスクを形成する工程と、
前記ハードマスクにチャネル領域及びゲート電極形成領域に対応した開口を形成する工程と、
第２の絶縁膜を前記開口を埋めるように形成する工程と、
前記開口を埋めるように形成された前記第２の絶縁膜を介して第１の導電型の不純物を前記半導体層に導入して前記チャネル領域を形成する工程と、
前記第２の絶縁膜の上にゲート電極を形成する工程と、
前記チャネル領域の両側の前記半導体層に、第２の導電型の不純物を導入してソース領域及びドレイン領域を形成する工程と、
を具備し、
前記第２の絶縁膜の上にゲート電極を形成する工程は、
ゲート電極材料を前記ハードマスクの前記開口を埋めるように形成する工程と、
前記ゲート電極材料を研磨して、前記ゲート電極材料を前記開口の部分のみに残し、前記第２の絶縁膜を露出させる工程と、
を具備したことを特徴とする電気光学装置の製造方法。
【請求項２】
前記ゲート電極材料を前記開口の部分のみに残し、前記第２の絶縁膜を露出させる工程以降において、前記半導体層の不純物を熱拡散させる工程を具備したことを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記ハードマスクは、酸化膜によって構成されることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項４】
前記ソース領域及びドレイン領域を形成する工程は、
前記第２の絶縁膜の上にゲート電極を形成する工程の後に、前記ゲート電極及び前記開口の部分に配置される第２の絶縁膜をマスクとして、前記ソース領域及びドレイン領域の不純物濃度よりも低濃度の不純物濃度を有する前記第２の導電型の不純物を前記半導体層に導入して低濃度不純物領域を形成する工程と、
前記ゲート電極の形成領域よりも広い領域を覆うマスクを用いて、前記第２の導電型の不純物を前記半導体層に導入して前記ソース領域及びドレイン領域を形成する工程と、
を具備したことを特徴とする請求項１に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層構造の電気光学装置の製造方法に関する。
【背景技術】
【０００２】
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が挟持された構成となっている。このうち、ＴＦＴ駆動、ＴＦＤ駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線（ゲート線）及びデータ線（ソース線）の各交点に対応して、画素電極及びスイッチング素子を基板（アクティブマトリクス基板）上に設けて構成される。
【０００３】
ＴＦＴ素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとなり、ソース線を介して供給される画像信号を画素電極（透明電極（ＩＴＯ））に書込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
【０００４】
このようなスイッチング素子を構成する素子基板は、ガラス又は石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜（層間絶縁膜）又は導電性薄膜を積層することによって構成される。即ち、各種膜の成膜工程とフォトリソグラフィ工程の繰返しによって、ＴＦＴ基板等は形成されている。
【０００５】
ＴＦＴ素子は、半導体層、半導体層上に形成されたゲート絶縁膜、ゲート絶縁膜上に形成されたゲート電極によって構成される。ＴＦＴ素子を構成する半導体層は、イオン注入によって、チャネル領域、ソース領域及びドレイン領域が形成される。具体的には、半導体層には、チャネルを形成するためのチャネルドープ、ＬＤＤ（Lightly Doped Drain）イオン注入処理、ソース及びドレイン領域を形成するための２回又は３回のイオン注入処理が行われる。
【０００６】
チャネルドープでは半導体層の全域にイオン注入が行われるが、ゲート電極形成後に行われるＬＤＤイオン注入処理では、ゲート電極をマスクにイオン注入が行われる。ソース及びドレイン領域へのイオン注入では、ＬＤＤ部分を覆ったマスクを用いて半導体層の一部の領域のみにイオン注入が行われる。
【特許文献１】特願２００２−１９０５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、トランジスタのオン電流特性はシート抵抗に依存する。シート抵抗を低下させることでオン電流を増加させることができる。シート抵抗を低下させるには、半導体層へのドーズ量を増大させればよい。しかしドーズ量が増大すると、格子欠陥、ジャンクションリークも増大し、オフリークが大きくなってしまう。トランジスタのオン電流を高くすると共にオフリークを低くするという相反する制御を設計時に考慮する必要がある。
【０００８】
トランジスタの閾値特性の制御のために行うチャネルドープは、ＬＤＤ構造を形成するためのＬＤＤイオン注入に先立って行われる。即ち、半導体層には、一方導電型と逆導電型の両方の不純物が導入されることになり、シート抵抗の割りに不純物濃度が高く、オフリークが比較的高くなるという欠点がある。
【０００９】
そこで、特許文献１においては、チャネルドープの範囲を制限し、半導体層中のソース・ドレイン領域を、不純物濃度が異なる３つの領域で構成することで、シート抵抗を低減してオン電流特性を向上させる技術が開示されている。
【００１０】
しかしながら、この提案においても、半導体層の３つの領域のうちゲート近傍の領域には一方及び逆導電型の両方の不純物が導入されており、シート抵抗を十分に低減することはできないという問題点があった。
【００１１】
本発明はかかる問題点に鑑みてなされたものであって、シート抵抗を十分に低減すると共に、オフリークも低減することができる電気光学装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様の電気光学装置の製造方法は、基板の上に、半導体層を形成する工程と、前記半導体層の上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上にハードマスクを形成する工程と、前記ハードマスクにチャネル領域及びゲート電極形成領域に対応した開口を形成する工程と、第２の絶縁膜を前記開口を埋めるように形成する工程と、前記開口を埋めるように形成された前記第２の絶縁膜を介して第１の導電型の不純物を前記半導体層に導入して前記チャネル領域を形成する工程と、前記第２の絶縁膜の上にゲート電極を形成する工程と、前記チャネル領域の両側の前記半導体層に、第２の導電型の不純物を導入してソース領域及びドレイン領域を形成する工程と、を具備し、前記第２の絶縁膜の上にゲート電極を形成する工程は、ゲート電極材料を前記ハードマスクの前記開口を埋めるように形成する工程と、前記ゲート電極材料を研磨して、前記ゲート電極材料を前記開口の部分のみに残し、前記第２の絶縁膜を露出させる工程と、を具備したことを特徴とする。
上記の本発明に係る電気光学装置の製造方法は、基板の上に、半導体層を形成する工程と、前記半導体層の上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上にハードマスクを形成する工程と、前記ハードマスクにチャネル領域及びゲート電極形成領域に対応した開口を形成する工程と、第２の絶縁膜を前記開口を埋めるように形成する工程と、前記開口を埋めるように形成された前記第２の絶縁膜を介して第１の導電型の不純物を前記半導体層に導入して前記チャネル領域を形成する工程と、前記第２の絶縁膜の上にゲート電極を形成する工程と、前記チャネル領域の両側の前記半導体層に、第２の導電型の不純物を導入してソース領域及びドレイン領域を形成する工程と、を具備したことを特徴とする。
本発明に係る電気光学装置の製造方法は、基板上に、半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にハードマスクを形成する工程と、前記ハードマスクに前記チャネル領域及びゲート電極形成領域に対応した開口を形成する工程と、前記ハードマスクの開口を介してソース領域又はドレイン領域とは逆導電型の不純物を前記半導体層に導入してチャネル領域を形成する工程と、前記ハードマスクの開口領域にゲート電極を形成する工程と、前記チャネル領域の両側の前記半導体層に、不純物を導入してソース領域及びドレイン領域を形成する工程とを具備したことを特徴とする。
【００１３】
このような構成によれば、基板上に、半導体層及びゲート絶縁膜が形成される。ゲート絶縁膜上にハードマスクが形成される。ハードマスクにはチャネル領域及びゲート電極領域に対応した開口が形成され、この開口を介して逆導電型の不純物が導入されてチャネル領域が形成される。これにより、チャネル領域は、平面的には、ゲート電極の形成領域内に形成される。次に、ハードマスクの開口領域にゲート電極が形成され、チャネル領域の両側の半導体層に一方導電型の不純物が導入されてソース領域及びドレイン領域が形成される。これにより、ソース領域及びドレイン領域は一方導電型の不純物のみが導入されることになり、ドーズ量が少ないので、シート抵抗が低く、オン電流を増加させることができる。また、不純物のドーズ量が少ないので、格子欠陥を減らしてオフリークを低減させることができる。
【００１４】
また、前記チャネル領域を形成する工程において、前記ゲート絶縁膜を介して前記半導体層に不純物を導入することを特徴とする。
【００１５】
また、前記ゲート電極を形成する工程は、ゲート電極材料を前記ハードマスクの開口領域を埋めるように形成する工程と、前記ハードマスク及びゲート電極材料を研磨して、前記ゲート電極材料を前記ハードマスクの開口部分のみに残す工程と、を具備したことを特徴とする。
【００１６】
このような構成によれば、ハードマスクの開口部分のみにゲート電極を形成することができ、ゲート電極の形成領域を確実に特定することができ、また平面的には、ゲート電極の形成領域内にチャネル領域を形成することができる。
【００１７】
また、前記ゲート電極材料の形成工程以降において、前記半導体層の不純物を熱拡散させる工程を具備したことを特徴とする。
【００１８】
このような構成によれば、不純物の形成領域を制御することができる。
【００１９】
また、前記ハードマスクは、酸化膜によって構成されることを特徴とする。
【００２０】
このような構成によれば、ゲート電極材料に対して大きな選択比を得ることができ、ゲート電極の形成領域を高精度に規定することができる。
【００２１】
また、本発明の他の態様によれば、前記ソース領域及びドレイン領域を形成する工程は、前記ゲート電極の形成後に、前記ゲート電極をマスクとして、前記ソース領域及びドレイン領域の不純物濃度よりも低濃度の不純物濃度を有する一方導電型の不純物を前記半導体層に導入して低濃度不純物領域を形成する工程と、前記ゲート電極の形成領域よりも広い領域を覆うマスクを用いて、一方導電型の不純物を前記半導体層に導入して前記ソース領域及びドレイン領域を形成する工程と、を具備したことを特徴とする。
【００２２】
このような構成によれば、逆導電型の不純物を導入することなくソース領域及びドレイン領域の低濃度不純物領域を形成することができる。低濃度不純物領域を少ないドーズ量で形成することができ、シート抵抗が低く、オン電流を増加させることができる。また、不純物のドーズ量が少ないので、格子欠陥を減らしてオフリークを低減させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００２４】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る電気光学装置の製造方法を示すフローチャートである。本実施の形態は電気光学装置としてＴＦＴ基板を用いた液晶装置に適用したものである。図２は本実施の形態における電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図３は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図である。図４は図２及び図３の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図５は本実施の形態に係る電気光学装置において採用されるＴＦＴ素子の構造を示す説明図である。また、図６乃至図８はＴＦＴ素子の製造工程を工程順に示す工程図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２５】
先ず、図２乃至図４を参照して本実施の形態の電気光学装置である液晶装置の全体構成について説明する。  
液晶装置は、図３及び図４に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０との間に液晶５０を封入して構成される。対向配置されたＴＦＴ基板１０と対向基板２０とは、シール材５２によって貼り合わされている。
【００２６】
ＴＦＴ基板１０上には画素を構成する画素電極（ＩＴＯ）９ａ等がマトリクス状に配置される。また、対向基板２０上には全面に対向電極（ＩＴＯ）２１が設けられる。ＴＦＴ基板１０の画素電極９ａ上には、ラビング処理が施された配向膜１６が設けられている。一方、対向基板２０上の全面に渡って形成された対向電極２１上にも、ラビング処理が施された配向膜２２が設けられている。各配向膜１６，２２は、例えば、ポリイミド膜等の透明な有機膜からなる。
【００２７】
図４は画素を構成するＴＦＴ基板１０上の素子の等価回路を示している。図４に示すように、画素領域においては、複数本の走査線１１と複数本のデータ線６ａとが交差するように配線され、走査線１１とデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１とデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが電気的に接続される。
【００２８】
ＴＦＴ３０は走査線１１のＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に、蓄積容量７０が設けられている。蓄積容量７０によって、液晶５０に印加される電圧の保持時間が延長され、例えば、画像信号は画素電極９ａに供給される時間よりも３桁も長い時間保持される。電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００２９】
また、対向基板２０には表示領域を区画する額縁としての遮光膜５３が設けられている。遮光膜５３の外側の領域には液晶を封入するシール材５２が、ＴＦＴ基板１０と対向基板２０間に形成されている。シール材５２は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。シール材５２は、ＴＦＴ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口１０８が形成される。液晶注入口１０８より液晶が注入された後、液晶注入口１０８を封止材１０９で封止するようになっている。
【００３０】
シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給することにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路との接続のための外部接続端子１０２がＴＦＴ基板１０の一辺に沿って設けられている。この一辺に隣接する二辺に沿って、走査線１１及びゲート電極３ａに走査信号を所定のタイミングで供給することによりゲート電極３ａを駆動する走査線駆動回路１０４が設けられている。走査線駆動回路１０４は、シール材５２の内側の遮光膜５３に対向する位置においてＴＦＴ基板１０上に形成される。また、ＴＦＴ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４、外部接続端子１０２及び上下導通端子１０７を接続する配線１０５が、遮光膜５３の３辺に対向して設けられている。
【００３１】
上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成される。そして、ＴＦＴ基板１０と対向基板２０相互間には、下端が上下導通端子１０７に接触し、上端が対向電極２１に接触する上下導通材１０６が設けられており、上下導通材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている。
【００３２】
なお、データ線駆動回路１０１及び走査線駆動回路１０４内のトランジスタについても、画素領域１０ａのＴＦＴ３０と同一構成のＴＦＴ素子によって構成されることもある。図５はＴＦＴ素子の構成を示している。
【００３３】
図５に示すように、各ＴＦＴ素子は、半導体層４１、ゲート絶縁膜４２，４４及びゲート電極４３によって構成される。なお、ゲート電極４３の側面には、ゲート絶縁膜４４と一体的に形成されたサイドウォール４５が設けられている。半導体層４１はＬＤＤ構造を有し、ゲート電極４３の下方にチャネル領域４６が設けられ、ソース側にＬＤＤ領域４７ｓ及びソース領域４８ｓが設けられ、ドレイン側にＬＤＤ領域４７ｄ及びドレイン領域４８ｄが設けられる。
【００３４】
本実施の形態においては、低濃度の不純物領域であるＬＤＤ領域４７ｓ，４７ｄは、一方導電型の不純物のみが導入されて形成されている。なお、チャネル領域４６は逆導電型の不純物が導入されて構成されている。また、ソース領域４８ｓ及びドレイン領域４８ｄは、高濃度の不純物が導入された領域である。
【００３５】
従来のＴＦＴ製造方法では、チャネルドープのために全面に逆導電型の不純物の注入工程を行った後に、ＬＤＤ領域を形成するためにゲート電極をマスクとして一方導電型の不純物を注入する。従って、ＬＤＤ領域は濃度の割にドーズ量が多く、格子欠陥が多い。また、シート抵抗も高く、オン電流が低い。
【００３６】
これに対し、本実施の形態においては、ゲート電極４３の形成領域を区画するハードマスクを形成し、このハードマスクの開口領域を利用してチャネルドープを行うと共に、ゲート電極４３を形成するようになっており、チャネル領域４６を、平面的にはゲート電極４３の形成領域内に形成可能にして、ＬＤＤ領域４７ｓ，４７ｄを一方導電型の不純物のみで形成するようにしている。
【００３７】
これにより、低濃度の不純物領域であるＬＤＤ領域４７ｓ，４７ｄ形成時のドーズ量を低減させ、格子欠陥を減らしてオフリークを低減させると共に、シート抵抗を低下させて、オン電流を増加させている。
【００３８】
（製造プロセス）
次に、本実施の形態に係る電気光学装置のＴＦＴ素子の製造方法を図１及び図６乃至図８を参照して説明する。図６乃至図８において矢印は不純物注入、例えば、イオン注入することを示している。
【００３９】
図１のステップＳ１において、ＴＦＴ基板上に、半導体層４１を形成する。半導体層４１は複数の工程で形成される。例えば、ＴＦＴ基板上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によってアモルファスシリコン膜を形成する。次いで、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは４〜６時間の熱処理を施すことにより、ｐ−Ｓｉ（ポリシリコン）膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。次に、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層４１を形成する。
【００４０】
次に、ステップＳ２においては、半導体層４１を約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化してゲート絶縁膜４２を形成する。なお、ゲート絶縁膜４２は例えば高温酸化シリコン膜（ＨＴＯ膜）等を用いた多層膜としてもよい。図６（ａ）はゲート絶縁膜４２が形成された状態を示している。
【００４１】
本実施の形態においては、次のステップＳ３において、チャネルドープ用ハードマスク６１を形成する（図６（ｂ））。このハードマスク６１は、チャネル領域４６及びサイドウォール４５を含むゲート電極４３の形成領域を決めるためのものであり、後述するＣＭＰ（chemical mechanical polishing：化学機械研磨）処理やエッチング処理において、ゲート電極材料に対して十分な選択比が得られる材料が選択される。例えば、成膜速度が速い、酸化膜等が適当である。なお、ハードマスク６１の膜厚はゲート電極４３の膜厚よりも厚くする必要がある。
【００４２】
次のステップＳ４においては、チャネル領域を決定するためのマスク６２を形成する。マスク６２はゲート電極４３の形成領域に対応した領域に開口部６３を有する（図６（ｃ））。次に、ステップＳ５において、マスク６２を用いて、ハードマスク６１をエッチングする。このエッチング処理としては、ドライエッチングのみを行ってもよく、またドライエッチング及びウェットエッチングの両方を行ってもよい。ドライエッチングでは高い寸法精が得られる。ウェットエッチングでは半導体層４１のチャネル領域に対するダメージを抑制することができる。このエッチング処理によって、図６（ｄ）に示すように、ハードマスク６１及びゲート絶縁膜４２の一部が除去される。
【００４３】
次に、ステップＳ６においてマスク６２を除去する（図６（ｅ））。次いで、ステップＳ７において、エッチング処理によって除去されたゲート絶縁膜４２の一部を埋めるために、酸化膜６４が形成される（図６（ｆ））。
【００４４】
次に、ステップＳ８において、ハードマスク６１を用いて、ＴＦＴ素子のスレッショールド電圧Ｖｔｈを制御するために、逆導電型の不純物を用いてチャネルドープする（図７（ａ））。例えば、Ｎチャネルトランジスタを形成する場合には、逆導電型の不純物として例えばボロンを注入し、Ｐチャネルトランジスタを形成する場合には、逆導電型の不純物として例えばリンを注入する。
【００４５】
いま、Ｎチャネルトランジスタを形成するものとすると、例えば、ボロンイオンを２×１０12個／ｃｍ2のドーズ量にてドープする。図７（ａ）の斜線に示すように、逆導電型の不純物は開口部６３の領域のみにおいて半導体層４１に注入される。なお、開口部６３の側壁には酸化膜６４が形成されており、この部分は膜厚が厚いので、不純物はこの部分の下方の半導体層４１には殆ど注入されない。
【００４６】
次に、ステップＳ９において、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して（ステップＳ１０）、このポリシリコン膜を導電化することでゲート電極材料６５を形成する。この熱拡散に代えて、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜によるゲート電極材料６５の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。ステップＳ１０のアニール処理は、ドープドシリコン電極を用いる場合には、８００〜９００°Ｃのポリ化アニール工程と兼用してもよく、別途行ってもよい。更に、ステップＳ１０のアニール処理は、ゲート電極成膜直後に行ってもよく、また、最終工程までのいずれかの工程で行ってもよい。このアニール処理によって、半導体層４１に注入した不純物は熱拡散される。図７（ｂ）の矢印は不純物が熱拡散する方向を示している。
【００４７】
なお、ゲート電極材料６５の熱伝導度が酸化膜６４，４２、ハードマスク６１の熱伝導度よりも高いことから、熱拡散の効果はゲート電極４３の形成領域の直下において高い。これにより、不純物の熱拡散をゲート電極４３の直下のみに抑制しやすい。この熱拡散は、チャネルドープによって注入された不純物が、平面的にはゲート電極４３の形成領域内で拡散するように、温度、時間を制御しながら行う。
【００４８】
本実施の形態においては、次のステップＳ１１において、ＣＭＰを施す。これにより、図７（ｃ）に示すように、ゲート電極材料６５がチャネル領域４６の上方のみに残されて、ゲート電極４３が形成される。即ち、ゲート電極４３及びチャネル領域４６については、ハードマスク６１により形成領域が規定されて、アライメントずれが生じないので、形成領域を高精度に規定することができる。このように、ゲート電極４３を、ハードマスク６１の開口部６３内に確実に形成することができる。そして、チャネル領域を、平面的には、ゲート電極４３の形成領域内に確実に形成することができる。次のステップＳ１２において、ドライエッチング又はウェットエッチングにより、ゲート電極４３の形成領域を除き、ハードマスク６１及び酸化膜６４を除去する（図７（ｄ））。
【００４９】
次に、ステップＳ１３において、半導体層４１に、ＬＤＤ領域４７ｓ，４７ｄを形成するための一方導電型の不純物を注入する。この場合には、ゲート電極４３をマスクとして、例えば、リンイオンを３×１０13個／ｃｍ2のドーズ量にて注入する。ゲート電極４３をマスクとすることで、ＬＤＤ領域４７ｓ，４７ｄは自己整合的に形成されることになる。図７（ｅ）では、右下斜線によって、この不純物注入による領域を示している。
【００５０】
次に、ステップＳ１４において、ソース領域４８ｓ及びドレイン領域４８ｄを形成するために、ゲート電極４３よりも幅の広い平面パターンを有するマスク６６をゲート電極４３上に形成する（図８（ａ））。次に、ステップＳ１５において、高濃度の一方導電型の不純物、例えば、リンイオンを２×１０15個／ｃｍ2のドーズ量にてドープする。このイオン注入によって、半導体層４１の両端側の領域の不純物濃度が高くなり、ソース領域４８ｓ、ドレイン領域４８ｄが形成される。このイオン注入による領域は、半導体層４１の両端の網線部分である（図８（ｂ））。また、ステップＳ１３のイオン注入時に不純物が導入され、ステップＳ１５のイオン注入によっては不純物が導入されない領域が、低濃度のＬＤＤ領域４７ｓ，４７ｄとなる。最後に、マスク６６を除去した後、アニール処理を実施する（ステップＳ１６）。これにより、図８（ｃ）の矢印に示すように不純物が拡散して、ＬＤＤ領域４７ｓ，４７ｄ及びソース・ドレイン領域４８ｓ，４８ｄが形成される。
【００５１】
このように本実施の形態においては、チャネル領域及びゲート電極の形成領域を規定するためのハードマスクを用いることで、ゲート電極の形成領域の下方のみにチャネル領域を形成する。即ち、チャネル領域はゲート電極直下のみに形成され、ＬＤＤ領域には延びていないので、チャネル領域の両側のＬＤＤ領域及びソース・ドレイン領域を一方導電型の不純物のみによって形成することができる。これにより、少ないドーズ量で、低濃度の不純物領域であるＬＤＤ領域を形成することができ、シート抵抗を低下させて、オン電流を増加させることができる。また、ＬＤＤ領域において、不純物のドーズ量が少ないので、格子欠陥を減らしてオフリークを低減させることができる。
【００５２】
（第２の実施の形態）
図９は本発明の第２の実施の形態を示す説明図である。本実施の形態はＰチャネルトランジスタに適用したものである。
【００５３】
本実施の形態におけるＰチャネルトランジスタは、図５のＮチャネルトランジスタに対して、導電型が異なる点と、ＬＤＤ領域が存在しない点が異なるのみである。なお、同一基板上にＮチャネルトランジスタ及びＰチャネルトランジスタを形成する場合には、半導体層４１’、ゲート絶縁膜４２’４４’、ゲート電極４３’及びサイドウォール４５’は、夫々図５の半導体層４１、ゲート絶縁膜４２，４４、ゲート電極４３及びサイドウォール４５と同一工程で形成される。
【００５４】
チャネル領域７１は、一方導電型の不純物によって形成され、平面的には、ゲート電極４３’の形成領域と同一領域に形成される。半導体層７１の両端側には、夫々逆導電型の高濃度不純物によってソース領域７２ｓ、ドレイン領域７２ｄが形成される。
【００５５】
（製造プロセス）
次に、本実施の形態におけるＴＦＴ素子の製造方法を図１０及び図１１を参照して説明する。図１０及び図１１はＴＦＴ素子の製造方法を工程順に示す工程図である。Ｐチャネルトランジスタ製造方法では、不純物の導電型がＮチャネルトランジスタと異なると共に、ＬＤＤ領域を形成するための不純物導入工程が省略されている。
【００５６】
図１０（ａ）に示す半導体層４１’及びゲート絶縁膜４２’の形成方法は、図６の半導体層４１及びゲート絶縁膜４２の形成方法と同様である。次に、チャネル領域７１及びゲート電極４３’を規定するためのハードマスク８１を形成する（図１０（ｂ））。
【００５７】
次に、マスク８２を形成する。マスク８２はゲート電極４３’の形成領域に対応した領域に開口部８３を有する（図１０（ｃ））。次に、マスク８２を用いて、ハードマスク８１をエッチングする。このエッチング処理によって、図１０（ｄ）に示すように、ハードマスク８１及びゲート絶縁膜４２’の一部が除去される。次に、マスク８２を除去し（図１０（ｅ））、酸化膜８４を形成する（図１０（ｆ））。
【００５８】
次に、ハードマスク８１を用いて、ＴＦＴ素子のスレッショールド電圧Ｖｔｈを制御するために、一方導電型の不純物を用いてチャネルドープする（図１１（ａ））。Ｐチャネルトランジスタを形成する場合には、一方導電型の不純物として例えばリンを注入する。この場合には、図１１（ａ）の斜線に示すように、一方導電型の不純物は開口部８３の領域のみにおいて半導体層４１’に注入される。
【００５９】
次に、図１１（ｂ）に示すようにゲート材料８５を形成し、ＣＭＰ処理を行うことで、ゲート電極４３’を形成する（図１１（ｃ））。なお、ゲート電極材料６５のポリ化アニール工程と兼用してアニール処理を実施するか、または、ゲート電極成膜直後から最終工程までのいずれかの工程において、アニール処理を実施することも第１の実施の形態と同様である。このアニール処理によって、半導体層４１’に注入した不純物は熱拡散される。図１１（ｂ）の矢印は不純物が熱拡散する方向を示している。
【００６０】
次に、ドライエッチング又はウェットエッチングにより、ゲート電極４３の形成領域を除き、ハードマスク８１及び酸化膜８４を除去する（図１１（ｄ））。次に、半導体層４１’に、ソース領域７２ｓ及びドレイン領域７２ｄを形成するために、他方導電型の不純物を注入する。この場合には、ゲート電極４３’をマスクとして、例えば、ボロンイオンを注入する。ゲート電極４３’をマスクとすることで、ソース・ドレイン領域７２ｓ，７２ｄは自己整合的に形成されることになる。図１１（ｅ）では、右下斜線によって、この不純物注入による領域を示している。
【００６１】
最後に、アニール処理を実施することで、ソース・ドレイン領域７２ｓ，７２ｄの不純物を熱拡散させて、図９に示すＴＦＴ素子を得る。
【００６２】
このように本実施の形態においても、チャネル領域とゲート電極の形成領域とを規定するハードマスクを用いることで、チャネルドープを、平面的には、ゲート電極の形成領域内に形成する。これにより、本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。
【００６３】
（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置についてその全体構成を説明する。ここに、図１２は投射型カラー表示装置の説明図である。
【００６４】
図１２において、本実施の形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトパルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【００６５】
なお、本発明は、アクティブマトリクス型の各種液晶パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）に同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出を用いた装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施の形態に係る電気光学装置のＴＦＴ素子の製造方法を示すフローチャートである。
【図２】本実施の形態における電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。
【図３】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図である。
【図４】図２及び図３の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。
【図５】本実施の形態に係る電気光学装置において採用されるＴＦＴ素子の構造を示す説明図である。
【図６】ＴＦＴ素子の製造工程を工程順に示す工程図である。
【図７】ＴＦＴ素子の製造工程を工程順に示す工程図である。
【図８】ＴＦＴ素子の製造工程を工程順に示す工程図である。
【図９】本発明の第２の実施の形態を示す説明図である。
【図１０】本実施の形態におけるＴＦＴ素子の製造方法を示す説明図である。
【図１１】本実施の形態におけるＴＦＴ素子の製造方法を示す説明図である。
【図１２】投射型カラー表示装置の説明図である。
【符号の説明】
【００６７】
４１…半導体層、４２，４４…ゲート絶縁膜、４３…ゲート電極、４６…チャネル領域、４７ｓ，４７ｄ…ＬＤＤ領域、４８ｓ…ソース領域、４８ｄ…ドレイン領域。
【図１】
0005386788.tif 000002
【図２】
0005386788.tif 000003
【図３】
0005386788.tif 000004
【図４】
0005386788.tif 000005
【図５】
0005386788.tif 000006
【図６】
0005386788.tif 000007
【図７】
0005386788.tif 000008
【図８】
0005386788.tif 000009
【図９】
0005386788.tif 000010
【図１０】
0005386788.tif 000011
【図１１】
0005386788.tif 000012
【図１２】
0005386788.tif 000013