(57)【特許請求の範囲】
【請求項１】
外部より入力される入力信号光を互いに等しい光強度を有するＮ個（Ｎは整数）の信号光に分配する信号光分配部と、
外部より入力される入力参照光を予め定められた光強度の分配比によって互いに異なる光強度を有するＮ個の参照光に分配する参照光分配部と、
Ｎ個の前記信号光とＮ個の前記参照光との光強度から前記入力信号光の光強度を量子化したＮビットの温度計コードを導出し、この温度計コードの論理を１ビットおきに反転させた反転温度計コードの各ビットの総和の出力を、前記入力信号光の光強度の変化に応じて折り返される折返し信号として出力する折返し信号出力部と
を備えることを特徴とするフォールディング回路。
【請求項２】
請求項１に記載されたフォールディング回路において、
前記参照光分配部は、
前記入力参照光を互いに等しい光強度のＮ個の光へ分配する光分配器と、
互いに異なる透過率を有し、前記光分配器によって分配されたＮ個の光の光強度を、それぞれ前記分配比に応じた光強度に減衰するＮ個の光減衰器と
を備えることを特徴とするフォールディング回路。
【請求項３】
請求項１または２に記載されたフォールディング回路において、
前記参照光分配部を複数備え、複数の前記参照光分配部は、互いに異なる前記分配比を有することを特徴とするフォールディング回路。
【請求項４】
請求項１乃至３のいずれかに記載されたフォールディング回路において、
前記折返し信号出力部は、
Ｎ個の前記信号光の内のひとつの前記信号光の光強度と、Ｎ個の前記参照光の内のひとつの前記参照光の光強度とを比較し、Ｎ個の比較結果に応じたＮビットの前記温度計コードを出力する比較演算部と、
この比較演算部によって出力される前記温度計コードの論理を１ビットおきに反転させて前記反転温度計コードを出力する反転演算部と、
この反転演算部によって出力される前記反転温度計コードの各ビットを加算して加算信号を出力する加算演算部と
を備えることを特徴とするフォールディング回路。
【請求項５】
請求項４に記載されたフォールディング回路において、
前記比較演算部は、
Ｎ個の前記信号光の内のひとつが入力される第１の入力端子と、Ｎ個の前記参照光の内のひとつが入力される第２の入力端子とを有し、前記第１の入力端子に入力された前記信号光から変換された電気信号を出力する第１の出力端子と、前記第２の入力端子に入力された前記参照光から変換された電気信号を出力する第２の出力端子とを有するＮ個の光電変換器と、
この光電変換器の前記第１、第２の出力端子から出力される電気信号の電位を比較し、比較結果に応じた電気信号を出力するＮ個のコンパレータとを備え、
前記反転演算部は、Ｎ個の前記コンパレータから出力される電気信号の論理をひとつおきに反転させる反転出力器を備え、
前記加算演算部は、前記反転出力器によってひとつおきに反転されたＮ個の電気信号を加算して前記加算信号を出力する加算器を備えることを特徴とするフォールディング回路。
【請求項６】
請求項４に記載されたフォールディング回路において、
前記比較演算部は、Ｎ個の前記信号光の内のひとつとＮ個の前記参照光の内のひとつとを干渉させて干渉光信号をＮ個出力する光干渉器を備え、
前記反転演算部は、Ｎ個の前記干渉光信号の位相をひとつおきに１８０°遅延させて遅延干渉光信号を生成する光遅延器を備え、
前記加算演算部は、
前記光遅延器から出力されるＮ個の前記遅延干渉光信号を合波して合波光信号を出力する光合波器と、
この光合波器から出力される前記合波光信号を電気信号へ変換して出力する光電変換器と
を備えることを特徴とするフォールディング回路。
【請求項７】
外部から入力される入力信号光を所定の分解能のディジタル信号へ変換するアナログ・ディジタル変換回路であって、
前記入力信号光を２つの信号光へ分配する入力信号光分配器と、
この入力信号光分配器によって分配された一方の信号光を電気信号へ変換する光電変換器と、
所定のクロック信号を予め定められた複数のサンプリングクロック信号へ分配するクロック分配器と、
前記サンプリングクロック信号に同期して前記光電変換器から出力される電気信号の電圧レベルと外部から入力される参照電圧レベルとを比較し、この比較結果に基づいた前記ディジタル信号の予め定められた上位ビットの信号を生成する上位ビット信号生成部と、
外部から入力される入力参照光と前記入力信号光とを入力して前記入力信号光の光強度の変動に応じて所定のタイミングで折り返す折返し信号を生成するフォールディング回路と、
前記サンプリングクロック信号に同期して前記フォールディング回路から出力される前記折返し信号に基づいた前記ディジタル信号の予め定められた下位ビットの信号を生成する下位ビット信号生成部と
を備え、
前記フォールディング回路は、請求項１乃至６のいずれかに記載されたフォールディング回路であって、前記ディジタル信号の前記上位ビットの分解能に関連して定まる折返し数の前記折返し信号を、前記下位ビットの分解能に関連して定まる数だけ生成することを特徴とするアナログ・ディジタル変換回路。
【請求項８】
外部から入力される入力信号光を所定の分解能のディジタル信号へ変換するアナログ・ディジタル変換回路であって、
所定のサンプリングクロックを出力するサンプリングクロック発生部と、
外部から入力される入力参照光と前記入力信号光とを入力して前記入力信号光の光強度の変動に応じて所定のタイミングで折り返す折返し信号を生成するフォールディング回路と、
前記サンプリングクロックに同期して前記フォールディング回路から出力される前記折返し信号に基づいた前記入力信号光に対応する前記ディジタル信号を生成するエンコーダーと
を備え、
前記フォールディング回路は、請求項１乃至６のいずれかに記載されたフォールディング回路であって、前記フォールディング回路によって生成される折返し信号の数と折返し数は、前記ディジタル信号の分解能に関連して定まることを特徴とするアナログ・ディジタル変換回路。
【請求項９】
請求項７または８に記載されたアナログ・ディジタル変換回路において、
前記フォールディング回路から出力される前記折返し信号の数と折返し数は、関係式；Ｆｓ＝２（m＋1）＋１，Ｆｔ＝２n／２（ここで、Ｆｓは前記折返し信号の折返し数、Ｆｔは前記折返し信号の数、ｍは前記ディジタル信号の前記上位ビットのビット数、ｎは前記ディジタル信号の前記下位ビットのビット数を表す。）から導出されることを特徴とするアナログ・ディジタル変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォールディング回路およびアナログ・ディジタル変換回路に関するものであり、特に、光通信システムに用いられるフォールディング回路およびアナログ・ディジタル変換回路に関する。
【背景技術】
【０００２】
近年、光通信システムのさらなる大容量化に向けて、スペクトル利用効率の高い伝送フォーマットの検証が、盛んに行われている。このような伝送フォーマットの例として、光の位相に情報を付与するＰＳＫ（Phase Shift Keying）や、光の振幅に情報を付与するＡＳＫ（Amplotude Shift Keying）、あるいは、位相および振幅の両者に情報を付与するＱＡＭ（Quadrature Amplitude Modulation）などがあり、差動信号の位相を変調するＤＰＳＫ（Differential Phase Shift Keying）やＤＱＰＳＫ（Differential Quadrature Phase Shift Keying）は、すでに実用化が進んでおり、差動信号を用いないＱＰＳＫ（Quadrature Phase Shift Keying）については実用化目前の状態である。さらに、ＤＱＰＳＫやＱＰＳＫよりもスペクトル利用効率を向上させる技術（１６ＱＡＭや(Ｄ)８ＰＳＫなど。）についても、盛んに検討されている。
【０００３】
２値の位相変調であるＤＰＳＫ、あるいは、４値の位相変調であるＤＱＰＳＫによって変調された光信号を復調する際に、変調された光信号から直接バイナリ信号を取り出すＤＬＩ（Delay Line Interferometer）が知られているが、Ｄ８ＰＳＫといったさらなる多値（例えば８値）の位相変調により変調された光信号を復調するためには、ＤＬＩに加えて、非常に高いサンプルレート性能を有するアナログ・ディジタル変換回路が必要なる。例えば、偏波多重をせず１シンボル当たり１サンプルで受信する場合、２００ＧＨｚ／１６ＱＡＭの変調信号を復調する際にアナログ・ディジタル変換回路に要求されるサンプルレート性能は、５４ＧＳ／ｓ（ギガサンプル毎秒）という高い値となる。
【０００４】
また、近年の光通信システムにおける大容量化に対応するために、上述したような多値の位相変調により変調された光信号を復調する場合、受信装置のアナログ・ディジタル変換回路には、高いサンプルレート（例えば、５０ＧＳ／ｓ以上）に加え、高い分解能（例えば、５ビット以上）を両立できる性能が要求される。
【０００５】
従来より広く知られている様々なアナログ・ディジタル変換回路の中で、高いサンプルレートを実現することが可能なアナログ・ディジタル変換回路として、フラッシュ型のアナログ・ディジタル変換回路がある（特許文献１）。
例として、特許文献１に開示されているフラッシュ型のアナログ・ディジタル変換回路は、図１６に示すように、クロック信号入力端子ＣＬＫ３１−１、アナログ信号入力端子ＶＩＮ３５、参照電圧（トップ側）入力端子ＶＲＴ３２−１、参照電圧（ボトム側）入力端子ＶＲＢ３２−２、抵抗ラダー３２、クロック分配器３１、電圧比較器３３（３３−１〜３３−７）、エンコーダ３４、ディジタル信号出力（Ｄ２〜Ｄ０）端子３６−１〜３６−３、から構成される。
【０００６】
抵抗ラダー３２は、参照電圧ＶＲＴと参照電圧ＶＲＢとを分圧した２n−１個（ｎはディジタル信号出力のビット数を表し、図１６ではｎ＝３の場合を示す。）の基準電圧を生成し、電圧比較器に送出する。
電圧比較器３３（３３−１〜３３−７）は、一方の入力にアナログ入力信号ＶＩＮを、他方の入力に抵抗ラダーによって生成された２n−１個の基準電圧の内のひとつを入力し、比較結果をエンコーダ３４へ送出する。
エンコーダ３４は、電圧比較器３３からの出力をパラレルデータである温度計コードとして読み込み、この温度計コードをバイナリコードへ変換して３ビットのディジタル信号Ｄ２〜Ｄ０を出力する。
クロック分配器３１は、クロック信号入力端子３１−１から入力されるクロック信号ＣＬＫを同位相で分配し、電圧比較器３３およびエンコーダ３４に分配されたクロック信号ＣＬＫを送出する。
このようなフラッシュ型のアナログ・ディジタル変換回路は、比較的高いサンプルレートを可能とする一方、ディジタル信号へ変換する際の分解能が高くなるにつれて回路規模が大きくなるといった特徴がある。
【０００７】
これに対し、高分解能（多ビット化）の信号を扱う場合でも回路規模を比較的小さくすることが可能なアナログ・ディジタル変換回路として、フォールディング型のアナログ・ディジタル変換回路が知られている（非特許文献１）。
例として、非特許文献１に開示されているフォールディング型のアナログ・ディジタル変換回路は、図１７に示すように、クロック信号入力端子ＣＬＫ４１−１、アナログ信号入力端子ＶＩＮ４６、参照電圧（トップ側）入力端子ＶＲＴ４３−１、参照電圧（ボトム側）入力端子ＶＲＢ４３−２、アナログデータ分配器４２、クロック分配器４１、上位ビットアナログ・ディジタル変換回路４３、フォールディング回路４４、エンコーダ４５、ディジタル信号出力（Ｄ３〜Ｄ０）端子４７−１〜４７−４から構成されている。
【０００８】
図１７に示すフォールディング型のアナログ・ディジタル変換回路は、上位ビット変換用のアナログ・ディジタル変換回路（上位ビットアナログ・ディジタル変換回路４３）と、下位ビット変換用のアナログ・ディジタル変換回路（フォールディング回路４４およびエンコーダ４５）とを共に動作させるものである。
上位ビットアナログ・ディジタル変換回路４３は、図１７に示すように、アナログ入力端子ＶＩＮ４６から入力されるアナログ信号に対応するディジタル信号の上位３ビットを、上述したようなフラッシュ型のアナログ・ディジタル変換回路を利用して導出することができる。
【０００９】
下位ビット変換用のアナログ・ディジタル変換回路であるフォールディング回路４４およびエンコーダ４５は、図１７に示すように、アナログ入力端子ＶＩＮ４６から入力されるアナログ信号に対応するディジタル信号の下位２ビットの信号を導出する。
フォールディング回路４４は、アナログ入力端子ＶＩＮ４６から入力されるアナログ信号に対応するディジタル信号の下位２ビットの変換に必要な折返信号（Ｆ２，Ｆ１）を生成する回路である。フォールディング回路４４から出力される折返信号（Ｆ１，Ｆ２）は、上位ビットアナログ・ディジタル変換回路４３から出力される最下位ビットＤ２に相当する電圧よりも小さい電圧幅で折り返される出力特性を有する。このような出力特性を有した折返し信号を生成する従来のフォールディング回路は、一般的に、複数の電気信号増幅器を並列に接続した構成を有する電子回路である。
【００１０】
エンコーダ４５は、折返信号（Ｆ１，Ｆ２）に基づいて、アナログ入力端子ＶＩＮ４６から入力されるアナログ信号に対応するディジタル信号の下位２ビット（Ｄ１，Ｄ０）を導出する。
ここで、フォールディング型のアナログ・ディジタル変換回路によって出力されるディジタル信号の上位ビットＤ３，Ｄ２と、フォールディング回路によって出力される折返し信号Ｆ１，Ｆ２と、ディジタル信号の下位ビットＤ１，Ｄ０との関係を図１８に示す。    図１８に示すように、ディジタル信号の下位ビットＤ１，Ｄ０は、フォールディング回路から出力される折返し信号Ｆ１，Ｆ２に基づいてエンコーダから出力される。
【００１１】
このようなフォールディング型のアナログ・ディジタル変換回路では、高い分解能（多ビット化（例えば５ビット以上））のディジタル信号を出力する場合でも、フラッシュ型のアナログ・ディジタル変換回路に比べ回路規模を小さくすることが可能である一方、フォールディング回路の構成上の特徴により入力負荷容量が増大するため、フラッシュ型のアナログ・ディジタル変換回路に比べて動作速度が低くなるといった特徴がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−２６７８０８号公報
【非特許文献】
【００１３】
【非特許文献１】Michael P. Flynn and Ben Sheahan, “A 400-Msample/s, 6-b CMOS Folding and Interpolating ADC”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 33, NO. 12, DECEMBER 1998
【発明の概要】
【発明が解決しようとする課題】
【００１４】
したがって、より高いサンプルレートを実現するためには、特許文献１に開示されているようなフラッシュ型のアナログ・ディジタル変換回路は、高い分解能を実現するほどに回路規模が大きくなるため、サンプルレートの低下を招き、また、非特許文献１に開示されているようなフォールディング型のアナログ・ディジタル変換回路は、高い分解能を実現するほどに下位ビット変換用のフォールディング回路の動作速度がボトルネックとなっていた。
【００１５】
具体的には、従来のフラッシュ型およびフォールディング型のアナログ・ディジタル変換回路で高い分解能（多ビット化（例えば５ビット以上））の信号を扱う場合、フラッシュ型のアナログ・ディジタル変換回路の回路規模は、指数関数的に大きくなり、巨大な回路規模の信号間に発生するスキュー（タイミングのずれ）や、消費電力の増大による回路素子の発熱といったことにより、サンプルレートの低下を招くといった問題があった。
一方、従来のフォールディング型のアナログ・ディジタル変換回路では、ディジタル変換後の信号が高分解能になる程にフォールディング回路に用いられる増幅器も増えることから、フォールディング回路の入力負荷容量が増大するため、フォールディング回路の動作が遅くなり、高いサンプルレートを実現できないといった問題があった。
【００１６】
その結果、上述したような従来のアナログ・ディジタル変換回路では、サンプルレートと分解能との間にトレードオフの関係があるため、近年の光通信システムにおける大容量化に対応するために求められる、より高分解能とより高サンプルレートとを両立させることが困難であった。
【００１７】
そこで本発明は、上述した課題を解決するために、光信号を復調する際に、サンプルレートと分解能との間のトレードオフの関係を緩和させ、高いサンプルレートと高い分解能とを両立させたアナログ・ディジタル変換を実現することを目的とする。
【課題を解決するための手段】
【００１８】
上述した目的を達成するために、本発明は、フォールディング回路に、外部より入力される入力信号光を互いに等しい光強度を有するＮ個（Ｎは整数）の信号光に分配する信号光分配部と、外部より入力される入力参照光を予め定められた光強度の分配比によって互いに異なる光強度を有するＮ個の参照光に分配する参照光分配部と、Ｎ個の前記信号光とＮ個の前記参照光との光強度から前記入力信号光の光強度を量子化したＮビットの温度計コードを導出し、この温度計コードの論理を１ビットおきに反転させた反転温度計コードの各ビットの総和の出力を、前記入力信号光の光強度の変化に応じて折り返される折返し信号として出力する折返し信号出力部とを備えることを特徴とする。
【００１９】
また、本発明における前記参照光分配部は、前記入力参照光を互いに等しい光強度のＮ個の光へ分配する光分配器と、互いに異なる透過率を有し、前記光分配器によって分配されたＮ個の光の光強度を、それぞれ前記分配比に応じた光強度に減衰するＮ個の光減衰器とを備えても良い。
また、本発明にかかるフォールディング回路は、前記参照光分配部を複数備え、複数の前記参照光分配部は、互いに異なる前記分配比を有しても良い。
【００２０】
また、本発明における前記折返し信号出力部は、Ｎ個の前記信号光の内のひとつの前記信号光の光強度と、Ｎ個の前記参照光の内のひとつの前記参照光の光強度とを比較し、Ｎ個の比較結果に応じたＮビットの前記温度計コードを出力する比較演算部と、この比較演算部によって出力される前記温度計コードの論理を１ビットおきに反転させて前記反転温度計コードを出力する反転演算部と、この反転演算部によって出力される前記反転温度計コードの各ビットを加算して加算信号を出力する加算演算部とを備えても良い。
【００２１】
また、本発明における前記比較演算部は、Ｎ個の前記信号光の内のひとつが入力される第１の入力端子と、Ｎ個の前記参照光の内のひとつが入力される第２の入力端子とを有し、前記第１の入力端子から入力された前記信号光から変換された電気信号を出力する第１の出力端子と、前記第２の入力端子から入力された前記参照光から変換された電気信号を出力する第２の出力端子とを有するＮ個の光電変換器と、この光電変換器の前記第１、第２の出力端子から出力される電気信号の電位を比較し、比較結果に応じた電気信号を出力するＮ個のコンパレータとを備え、前記反転演算部は、Ｎ個の前記コンパレータから出力される電気信号の論理をひとつおきに反転させる反転出力器を備え、前記加算演算部は、前記反転出力器によってひとつおきに反転されたＮ個の電気信号を加算して前記加算信号を出力する加算器を備えても良い。
【００２２】
また、本発明における前記比較演算部は、Ｎ個の前記信号光の内のひとつとＮ個の前記参照光の内のひとつとを干渉させて干渉光信号をＮ個出力する光干渉器を備え、前記反転演算部は、Ｎ個の前記干渉光信号の位相をひとつおきに１８０°遅延させて遅延干渉光信号を生成する光遅延器を備え、前記加算演算部は、前記光遅延器から出力されるＮ個の前記遅延干渉光信号を合波して合波光信号を出力する光合波器と、この光合波器から出力される前記合波光信号を電気信号へ変換して出力する光電変換器とを備えても良い。
【００２３】
また、本発明は、外部から入力される入力信号光を所定の分解能のディジタル信号へ変換するアナログ・ディジタル変換回路として、前記入力信号光を２つの信号光へ分配する入力信号光分配器と、この入力信号光分配器によって分配された一方の信号光を電気信号へ変換する光電変換器と、所定のクロック信号を予め定められた複数のサンプリングクロック信号へ分配するクロック分配器と、前記サンプリングクロック信号に同期して前記光電変換器から出力される電気信号の電圧レベルと外部から入力される参照電圧レベルとを比較し、この比較結果に基づいた前記ディジタル信号の予め定められた上位ビットの信号を生成する上位ビット信号生成部と、外部から入力される入力参照光と前記入力信号光とを入力して前記入力信号光の光強度の変動に応じて所定のタイミングで折り返す折返し信号を生成するフォールディング回路と、前記サンプリングクロック信号に同期して前記フォールディング回路から出力される前記折返し信号に基づいた前記ディジタル信号の予め定められた下位ビットの信号を生成する下位ビット信号生成部とを備え、前記フォールディング回路は、請求項１乃至６のいずれかに記載されたフォールディング回路であって、前記ディジタル信号の前記上位ビットの分解能に関連して定まる折返し数の前記折返し信号を、前記下位ビットの分解能に関連して定まる数だけ生成することを特徴とする。
【００２４】
また、本発明は、外部から入力される入力信号光を所定の分解能のディジタル信号へ変換するアナログ・ディジタル変換回路として、所定のサンプリングクロックを出力するサンプリングクロック発生部と、外部から入力される入力参照光と前記入力信号光とを入力して前記入力信号光の光強度の変動に応じて所定のタイミングで折り返す折返し信号を生成するフォールディング回路と、前記サンプリングクロックに同期して前記フォールディング回路から出力される前記折返し信号に基づいた前記入力信号光に対応する前記ディジタル信号を生成するエンコーダとを備え、前記フォールディング回路は、請求項１乃至６のいずれかに記載されたフォールディング回路であって、前記フォールディング回路によって生成される折返し信号の数と折返し数は、前記ディジタル信号の分解能に関連して定まることを特徴とする。
【００２５】
また、本発明における前記フォールディング回路から出力される前記折返し信号の数と折返し数は、関係式；Ｆｓ＝２（m＋1）＋１，Ｆｔ＝２n／２（ここで、Ｆｓは前記折返し信号の折返し数、Ｆｔは前記折返し信号の数、ｍは前記ディジタル信号の前記上位ビットのビット数、ｎは前記ディジタル信号の前記下位ビットのビット数を表す。）から導出されるとしても良い。
【発明の効果】
【００２６】
本発明によれば、光通信システムにおいて受信装置が受信した光信号を復調する際に、受信装置のアナログ・ディジタル変換回路に搭載されるフォールディング回路が、入力される光信号を分配してそれぞれの光信号における光強度を用いて光学的に演算処理を実行することによって、より高い分解能のディジタル信号へ変換する場合でも、フォールディング回路の入力負荷容量を増大させることなく従来よりもフォールディング回路を高速に動作させることができ、より高いサンプルレートとより高い分解能とを両立させることができる。
【００２７】
したがって、本発明によれば、入力される光信号を用いて光学的に演算処理を実行するフォールディング回路により、サンプルレートと分解能との間のトレードオフの関係を緩和させ、より高いサンプルレートとより高い分解能とを両立させるとともに、回路規模の増大を抑制した低消費電力によるアナログ・ディジタル変換を実現することが可能となる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施の形態にかかるフォールディング回路の構成を示す図である。
【図２】第１の実施の形態にかかるフォールディング回路の各要素の出力結果の一例を説明する図である。
【図３】第１の実施の形態にかかるフォールディング回路から出力される折返し信号の一例を示す図である。
【図４】参照光分配器を複数設けた場合のフォールディング回路の構成を説明する図である。
【図５】本発明の第２の実施の形態にかかるフォールディング回路の構成を示す図である。
【図６】第２の実施の形態にかかるフォールディング回路の各要素の出力結果の一例を説明する図である。
【図７】本発明の第３の実施の形態にかかるフォールディング回路の構成を示す図である。
【図８】第３の実施の形態にかかるフォールディング回路の各要素の出力結果の一例を説明する図である。
【図９】本発明の第４の実施の形態にかかるフォールディング回路の構成を示す図である。
【図１０】第４の実施の形態にかかるフォールディング回路の各要素の出力結果の一例を説明する図である。
【図１１】本発明の第５の実施の形態にかかるアナログ・ディジタル変換回路の構成を示す図である。
【図１２】アナログ・ディジタル変換回路におけるフォールディング回路から出力される折返し信号の折返数および並列数と、Ａ／Ｄ変換後のディジタル信号Ｄ２，Ｄ１，Ｄ０との関係を説明する図である。
【図１３】エンコーダ出力（真理値表）の一例を示す図である。
【図１４】本発明の第６の実施の形態にかかるアナログ・ディジタル変換回路の構成を示す図である。
【図１５】第６の実施の形態にかかるアナログ・ディジタル変換回路のフォールディング回路から出力される折返し信号に基づくエンコーダ出力（真理値表）の一例を示す図である。
【図１６】フラッシュ型のアナログ・ディジタル変換回路の構成を示す図である。
【図１７】フォールディング型のアナログ・ディジタル変換回路の構成を示す図である。
【図１８】フォールディング型のアナログ・ディジタル変換回路によって出力されるディジタル信号の上位ビットＤ３，Ｄ２と、フォールディング回路によって出力される折返し信号Ｆ１，Ｆ２と、ディジタル信号の下位ビットＤ１，Ｄ０との関係を説明する図である。
【発明を実施するための形態】
【００２９】
以下、図面を参照して、本発明の実施の形態を説明する。
［第１の実施の形態］
本発明の第１の実施の形態にかかるフォールディング回路は、入力信号光と入力参照光との光強度を用いて光学的に演算処理を実行することによって、アナログ・ディジタル変換（以下、「Ａ／Ｄ変換」という。）によって入力信号光をディジタル信号へ変換させる際に用いる折返し信号を出力するものである。
本実施の形態にかかるフォールディング回路の構成を図１に、また、本実施の形態にかかるフォールディング回路の各要素の出力結果の一例を図２に示す。以下、図１、２を参照して本実施の形態にかかるフォールディング回路１００の構成および機能について、詳細に説明する。
【００３０】
本実施の形態にかかるフォールディング回路１００は、図１に示すように、信号光分配部１１０と、参照光分配部１２０と、折返し信号出力部１３０とから構成されている。
信号光分配部１１０は、外部から入力される入力信号光１を互いに等しい光強度を有するｎ個（ｎは整数）の信号光に分配する。
本実施の形態においては、図２に示すように、入力信号光１の光強度は、光強度レベルとして「０」〜「５０」で表し、「１０」をステップに変化する。信号光分配部１１０は、入力信号光１の光強度レベルに応じて互いに等しい光強度を有する５つの信号光へ分配する。
具体的には、図２に示すように、入力信号光１の光強度レベルが「５０」である場合、信号光分配部１１０は、入力信号光１の光強度レベルを互いに等しい光強度レベルを有する５つの信号光に分配することから、光強度レベルが「１０」である５つの信号光を出力する。同様に、信号光分配部１１０は、入力信号光１の光強度レベルが「４０」では光強度レベルが「８」である５つの信号光を、入力信号光１の光強度レベルが「３０」では光強度レベルが「６」である５つの信号光を出力する。
【００３１】
参照光分配部１２０は、外部から入力される入力参照光２を、予め定められた光強度の分配比によって互いに異なる光強度を有するｎ個の参照光に分配する。
本実施の形態においては、図２に示すように、入力参照光２の光強度を光強度レベルとして「２５」で表し、入力参照光２の光強度レベルは一定である。参照光分配部１２０は、入力参照光２の光強度レベル「２５」を予め定められた分配比で「９」，「７」，「５」，「３」，「１」の光強度レベルを有する５つの参照光へ分配する。
【００３２】
折返し信号出力部１３０は、信号光分配部１１０によって入力信号光１から分配されたｎ個の信号光と、参照光分配部１２０によって入力参照光２から分配されたｎ個の参照光との光強度から、入力信号光１を量子化したｎビットの信号（以下、「温度計コード」という。）を導出し、この温度計コードの各ビットの論理を交互に反転させた信号（以下、「反転温度計コード」という。）の各ビットの総和を表す信号を、入力信号光１の光強度の変化に応じて折り返される信号（以下、「折返し信号」という。）として出力する。
本実施の形態における折返し信号出力部１３０は、比較演算部１３１と、反転演算部１３２と、加算演算部１３３とから構成されている。
【００３３】
比較演算部１３１は、ｎ個の信号光の内のひとつが入力される第１の入力端子と、ｎ個の参照光の内のひとつが入力される第２の入力端子と、第１の入力端子に入力された信号光から変換された電気信号を出力する第１の出力端子と、第２の入力端子に入力された参照光から変換された電気信号を出力する第２の出力端子とを有するｎ個の光電変換器１３１−１１〜１３１−１ｎと、光電変換器１３１−１１〜１３１−１ｎそれぞれの第１の出力端子と第２の出力端子とから出力される電気信号の電位を比較し、比較結果に応じた電気信号をそれぞれ出力するｎ個のコンパレータ１３１−２１〜１３１−２ｎとによって構成されている。
【００３４】
本実施の形態において、比較演算部１３１は、光電変換器１３１−１１〜１３１−１ｎから出力される信号光から変換された電気信号と参照光から変換された電気信号との電位をコンパレータ１３１−２１〜１３１−２ｎによって比較し、ｎ個の比較結果に応じたｎビットの温度計コードを出力する。
具体的には、コンパレータ１３１−２１〜１３１−２ｎは、信号光から変換された電気信号の電位が参照光から変換された電気信号の電位よりも大きい場合には「１」を、小さい場合には「０」を出力することにより、ｎビットの温度計コードを出力する。
【００３５】
例えば、図２に示すように、入力信号光１の光強度レベルが「５０」、入力参照光２の光強度レベルが「２５」である場合、信号光分配部１１０によって出力される５つの信号光の光強度レベルは互いに等しく「１０」であり、参照光分配部１２０によって出力される５つの参照光の光強度レベルは強い順に「９」，「７」，「５」，「３」，「１」である。
【００３６】
このような光強度レベルを有する５つの信号光および参照光は、光電変換器１３１−１１〜１３１−１５によって光強度レベルに応じた電位の電気信号にそれぞれ変換され、コンパレータ１３１−２１〜１３１−２５によって電気信号の電位がそれぞれ比較される。
すなわち、光電変換器１３１−１１は、光強度レベル「１０」の信号光と光強度レベル「９」の参照光とを、それぞれの光強度レベルに応じた電位を有する電気信号へ変換し、コンパレータ１３１−１１は、光強度レベル「１０」の信号光から変換された電気信号と光強度レベル「９」の参照光から変換された電気信号との電位を比較する。
【００３７】
このとき、信号光から変換された電気信号の電位が参照光から変換された電気信号の電位より高いことから、コンパレータ１３１−１１は、「１」を出力する。同様に、光電変換器１３１−１２〜１３１−１５とコンパレータ１３１−２２〜１３１−２５は、残り４つの信号光および参照光から変換された電気信号の電位の比較を行い、比較結果を出力する。その結果、図２に示すように、比較演算部１３１は、５ビットの温度計コード「１，１，１，１，１」を出力する。
【００３８】
反転演算部１３２は、比較演算部１３１によって出力される温度計コードの論理を１ビットおきに反転させた反転温度計コードを出力する。
本実施の形態において、反転演算部１３２は、ｎ個のコンパレータ１３１−２１〜１３１−２ｎから出力される信号の論理を交互に反転する反転出力器によって構成される。例えば、図２に示すように、入力信号光１の光強度レベルが「５０」の場合、比較演算部１３１のコンパレータ１３１−２１〜１３１−２５から出力される温度計コードは「１，１，１，１，１」であり、反転演算部１３２は、この温度計コードの各ビットの論理を交互に反転させて反転温度計コード「１，０，１，０，１」を出力する。
【００３９】
加算演算部１３３は、反転演算部１３２によって出力される反転温度計コードの各ビットを加算して加算信号を出力する。
本実施の形態において、加算演算部１３３は、反転演算部１３２を構成する反転出力器によって出力される反転温度計コードの各ビットの信号を加算して加算結果を出力する加算器によって構成される。
【００４０】
例えば、図２に示すように、入力信号光１の光強度レベルが「５０」の場合、反転演算部１３２から出力される反転温度計コードは「１，０，１，０，１」であり、加算演算部１３３は、この反転温度計コードの各ビットの値を加算した「３」を表す加算信号を出力する。また、入力信号光１の光強度レベルが「４０」の場合では、加算演算部１３３は、反転温度計コード「０，０，１，０，１」の各ビットの値を加算した「２」を表す加算信号を出力する。
したがって、入力信号光１の光強度レベルが「０」から「５０」まで変動すると、折返し信号出力部１３０の加算演算部１３３から出力される加算信号は、入力信号光１の光強度レベルの変動に伴いその値が「２→３→２→３→２→３」と繰り返して変化する。ここで、加算演算部１３３から出力される加算信号と入力信号光の光強度の変動との関係を図３に示す。図３に示すように、加算信号は、入力信号の光強度が変動することに伴い、その出力が２と３で折り返す（繰り返す）出力特性を有している。
【００４１】
以上のことから、本実施の形態にかかるフォールディング回路１００の折返し信号出力部１３０は、入力信号光１の入力特性に応じて出力が折返し変化する信号、すなわちＡ／Ｄ変換によって入力信号光をディジタル信号へ変換させる際に用いる折返し信号を、出力する。
【００４２】
また、本実施の形態において複数の折返し信号を出力する場合、フォールディング回路１００は、複数の参照光分配部１２０を備え、参照光分配部１２０の搭載数だけ折返し信号を出力する。また、複数の参照光分配部１２０は、互いに異なる光強度の分配比を有している。
図４は、２個の折返し信号を出力する場合のフォールディング回路の構成を説明する図である。図４を参照して、複数の折返し信号を出力する場合のフォールディング回路の構成について、以下、説明する。
【００４３】
図４に示すように、２個の折返し信号を出力するフォールディング回路は、２つの参照光分配部１２０−１，１２０−２を備えており、この２つの参照光分配部１２０−１，１２０−２は、互いに異なる光強度の分配比を有している。
具体的には、参照光分配部１２０−１に入力される入力参照光２−１の光強度レベルが「２５」であり、参照光分配部１２０−１によって分配される参照光１２０−１ａ〜１２０−１ｅの光強度レベルはレベルが強い順に「９」，「７」，「５」，「３」，「１」となる。一方、参照光分配部１２０−２に入力される入力参照光２−２の光強度レベルが「２０」であり、参照光分配部１２０−２によって分配される参照光１２０−２ａ〜１２０−２ｅの光強度レベルは、レベルが強い順に「８」，「６」，「４」，「２」，「０」となる。
【００４４】
折返し信号出力部１３０は、参照光分配部１２０−１から出力される参照光１２０−１ａ〜１２０−１ｅと信号光分配部１１０から出力される信号光１１０ａ〜１１０ｅとの光強度を比較することで折返し信号Ｆ１を出力する第１の折返し信号出力部１３０−１と、参照光分配部１２０−２から出力される参照光１２０−２ａ〜１２０−２ｅと信号光分配部１１０から出力される信号光１１０ａ〜１１０ｅとの光強度を比較することで折返し信号Ｆ２を出力する第２の折返し信号出力部１３０−２とを備え、２つの折返し信号Ｆ１とＦ２とを同時に出力する。
【００４５】
このように、複数の折返し信号を出力する場合、フォールディング回路内の入力信号光の分配数と入力参照光の光強度とを変更し、参照光分配部および折返し信号出力部の構成を複数化することによって、フォールディング回路は複数の折返信号を同時に出力することができる。
【００４６】
上述したように、本実施の形態によれば、入力信号光と入力参照光とを光信号の状態で分配し、この分配した信号光と参照光との光強度を用いて光学的に演算処理を実行することにより、入力信号光の入力特性に応じて出力が折返し変化する折返し信号を出力することができる。
よって、光信号を分配する本実施の形態にかかるフォールディング回路は、従来の電子回路によるフォールディング回路に比べて入力負荷容量を増大させることなく、高速に動作することができる。
【００４７】
したがって、光通信システムにおいて受信装置が受信した光信号を復調する際に、サンプルレートと分解能との間のトレードオフの関係を緩和させ、高いサンプルレートと高い分解能とを両立させるとともに、回路規模の増大を抑制した低消費電力によるＡ／Ｄ変換を実現することが可能となる。
【００４８】
［第２の実施の形態］
本発明の第２の実施の形態にかかるフォールディング回路は、第１の実施の形態で説明したフォールディング回路１００の参照光分配器１２０の構成に、入力参照光の光強度を等分に分配する光分配器と、参照光の光強度を所定の透過率で減衰させる光減衰器とを備える構成としたものである。
【００４９】
本実施の形態にかかるフォールディング回路の構成を図５に、また、本実施の形態にかかるフォールディング回路の各要素の出力結果の一例を図６に示す。以下、図５、６を参照して本実施の形態にかかるフォールディング回路２００の構成および機能について、詳細に説明する。なお、第１の実施の形態において説明したフォールディング回路１００の構成要素と同一の構成および機能を有するものには、同一の符号を付し、その詳細な説明は省略する。
【００５０】
本実施の形態にかかるフォールディング回路２００は、図５に示すように、入力信号光１を互いに等しい光強度を有するｎ個の信号光へ分配する信号光分配部１１０と、入力参照光２を互いに異なる光強度を有するｎ個の参照光へ分配する参照光分配部２２０と、分配された信号光と参照光との光強度を利用して入力信号光１の光強度の変動に応じて出力が折返される折返し信号を出力する折返し信号出力部１３０とから構成されている。
【００５１】
また、折返し信号出力部１３０は、ｎ個の信号光と参照光との光強度の比較結果を出力する比較演算部１３１と、信号光と参照光との光強度の比較結果を表すｎビットの温度計コードの各ビットの論理を交互に反転させた反転温度計コードを出力する反転演算部１３２と、反転温度計コードの各ビットの値を加算して加算信号を出力する加算演算部１３３とから構成されており、入力信号光１の入力特性に応じて出力が折返し変化する折返し信号を出力する。
なお、複数の折返し信号を出力する場合、フォールディング回路内の入力信号光の分配数と入力参照光の光強度とを変更し、参照光分配部および折返し信号出力部の構成を複数化することによって複数の折返信号を同時に得ることができる。
【００５２】
ここで、参照光分配部２２０について、詳細に説明する。
参照光分配部２２０は、図５に示すように、光分配器２２１と光減衰器２２２−１〜２２２−ｎとから構成されている。
光分配器２２１は、入力参照光２を互いに等しい光強度を有するｎ個の光へ分配する。
光減衰器２２２は、光分配器２２１によって出力されるｎ個の光を、予め定められた光強度の分配比で決定される光強度となる透過率で減衰してｎ個の参照光を出力する。
【００５３】
本実施の形態においては、図６に示すように、入力参照光２の光強度レベルは「５０」でかつ一定であり、参照光分配部２２０は５つの参照光を出力するとする。
このような場合、光分配器２２１は、入力参照光２を互いに等しい光強度レベルを有する５つの光に分配することから、光強度レベルが「１０」である５つの光を出力する。
光減衰器２２２は、光分配器２２１から出力される光強度レベル「１０」の５つの光を、減衰比「９／１０」，「７／１０」，「５／１０」，「３／１０」，「１／１０」で減衰し、予め定められた光強度レベル「９」，「７」，「５」，「３」，「１」を有する５つの参照光として出力する。
【００５４】
上述したように、本実施の形態によれば、入力参照光を互いに等しい光強度のｎ個の光へ分配した後に、所定の減衰率を有する光減衰器で所定の光強度へ減衰させたｎ個の参照光を出力することにより、参照光の光強度の分配比を柔軟に設定することができる。
したがって、複数の折返し信号を出力するフォールディング回路の構成を柔軟に構築することが可能となる。
【００５５】
［第３の実施の形態］
本発明の第３の実施の形態にかかるフォールディング回路は、第１の実施の形態で説明したフォールディング回路１００の折返し信号出力部１３０に、光干渉器と光遅延器と光合波器とを用いた構成とし、折返し信号を出力する前段まで光信号を用いた構成としたものである。
【００５６】
本実施の形態にかかるフォールディング回路の構成を図７に、また、本実施の形態にかかるフォールディング回路の各要素の出力結果の一例を図８に示す。以下、図７、８を参照して本実施の形態にかかるフォールディング回路３００の構成および機能について、詳細に説明する。なお、第１の実施の形態において説明したフォールディング回路１００の構成要素と同一の構成および機能を有するものには、同一の符号を付し、その詳細な説明は省略する。
【００５７】
本実施の形態にかかるフォールディング回路３００は、図５に示すように、入力信号光１を互いに等しい光強度を有するｎ個の信号光へ分配する信号光分配部１１０と、入力参照光２を互いに異なる光強度を有するｎ個の参照光へ分配する参照光分配部１２０と、分配された信号光と参照光との光強度を利用して入力信号光１の光強度の変動に応じて出力が折返される折返し信号を出力する折返し信号出力部３３０とから構成されている。
【００５８】
折返し信号出力部３３０は、信号光分配部１１０によって入力信号光１から分配されたｎ個の信号光と、参照光分配部１２０によって入力参照光２から分配されたｎ個の参照光との光強度から、入力信号光１を量子化したｎビットの温度計コードを導出し、この温度計コードの各ビットの論理を交互に反転させた反転温度計コードの各ビットの値を加算した加算信号を、入力信号光１の光強度の変化に応じて折り返される折返し信号として出力する。
【００５９】
本実施の形態における折返し信号出力部３３０は、比較演算部３３１と、反転演算部３３２と、加算演算部３３３とから構成されている。
比較演算部３３１は、信号光分配部１１０によって入力信号光１から分配されたｎ個の信号光の内のひとつと、参照光分配部１２０によって入力参照光２から分配されたｎ個の参照光の内のひとつとを干渉させて干渉光信号をｎ個出力する光干渉器によって構成される。
【００６０】
ここで、上記の光干渉器から出力される干渉光信号は、その光干渉器に入力された信号光と参照光の光強度の減算結果に相当する。ゆえに、光干渉器から出力される干渉光信号が２値のディジタル信号にはなりえないが、本実施の形態においては、便宜的に、光干渉器から出力される干渉光信号は、入力された信号光の光強度が入力された参照光の光強度よりも大きい場合に「１」を、小さい場合に「０」を表すものとする。すなわち、ｎ個の干渉光信号がｎビットの温度計コードであるとして、以下、説明する。
【００６１】
比較演算部３３１を構成する光干渉器（以下、「光干渉器３３１」という。）は、ｎ個の信号光と参照光とをそれぞれひとつずつ干渉させたｎ個の干渉光信号を、ｎビットの温度計コードとして出力する。
例えば、図８に示すように、入力信号光１の光強度レベルが「５０」、入力参照光２の光強度レベルが「２５」である場合、信号光分配部１１０によって出力される５つの信号光の光強度レベルは互いに等しく「１０」であり、参照光分配部１２０によって出力される５つの参照光の光強度レベルは強い順に「９」，「７」，「５」，「３」，「１」である。
光干渉器３３１は、このような光強度レベルを有する５つの信号光および参照光を干渉させて、信号光の光強度レベルと参照光の光強度レベルとの大小関係を比較した結果である温度計コードを出力する。
【００６２】
具体的には、干渉器３３１は、光強度レベルが「１０」の信号光と光強度レベル「９」の参照光、光強度レベルが「１０」の信号光と光強度レベル「７」の参照光、光強度レベルが「１０」の信号光と光強度レベル「５」の参照光、光強度レベルが「１０」の信号光と光強度レベル「３」の参照光、光強度レベルが「１０」の信号光と光強度レベル「１」の参照光それぞれを干渉させて光強度レベルの大小を比較し、比較結果である５つの干渉光信号を出力する。その結果、図２に示すように、比較演算部３３１は、５ビットの温度計コード「１，１，１，１，１」を出力する。
【００６３】
本実施の形態における反転演算部３３２は、光干渉器３３１から出力されるｎ個の干渉光信号の位相をひとつおきに１８０°遅延させた遅延干渉光信号を出力する光遅延器から構成される。
例えば、図８に示すように、入力信号光１の光強度レベルが「５０」の場合、光干渉器３３１から出力される５個の干渉光信号、すなわち、温度計コードは「１，１，１，１，１」であり、反転演算部３３２を構成する光遅延器（以下、「光遅延器３３２」という。）は、この温度計コードの各ビットに対応する５個の干渉信号光の位相を、ひとつおきに１８０°遅延させた５個の遅延干渉信号を出力する。すなわち、光遅延器３３２は、５個の遅延干渉信号を出力することにより、温度計コードの論理を１ビットおきに反転させた反転温度計コード「１，０，１，０，１」を出力する。
【００６４】
本実施の形態における加算演算部３３３は、光遅延器３３２から出力されるｎ個の遅延干渉光信号を合波して合波光信号を出力する光合波器３３３−ａと、光合波器３３３−ａから出力される合波光信号を電気信号へ変換して出力する光電変換器３３３−ｂとから構成されている。
例えば、図８に示すように入力信号光１の光強度レベルが「５０」の場合、光合波器３３３−ａは、反転演算部３３２から出力される反転温度計コード「１，０，１，０，１」の各ビットに対応する５個の遅延干渉光信号を合波して、反転温度計コードの各ビットの値を加算した「３」に対応する合波光信号を出力する。
また、入力信号光１の光強度レベルが「４０」の場合では、光合波器３３３−ａは、反転温度計コード「０，０，１，０，１」の各ビットの値を加算した「２」に対応する合波光信号を出力する。
【００６５】
光電変換器３３３−ｂは、光合波器３３３−ａから出力される合波光信号を電気信号へ変換して出力する。
このように、入力信号光１の光強度レベルが「０」から「５０」まで変動すると、光電変換器３３３−ｂから出力される電気信号は、入力信号光１の光強度レベルの変動に伴いその値が「２→３→２→３→２→３」と繰り返して変化する。
以上のことから、本実施の形態にかかるフォールディング回路３００の折返し信号出力部３３０は、入力信号光１の入力特性に応じて出力が折返し（繰り返し）変化する折返し信号を出力する。
なお、複数の折返し信号を出力する場合、フォールディング回路内の入力信号光の分配数と入力参照光の光強度とを変更し、参照光分配部および折返し信号出力部の構成を複数化することによって複数の折返信号を同時に得ることができる。
【００６６】
上述したように、本実施の形態によれば、折返し信号を出力する前段まで光信号を用いて光学的な演算処理を実行することにより、複数の電気増幅器を不要としたフォールディング回路の構成を実現することができる。したがって、第１および第２の実施の形態において説明したフォールディング回路に比べ、動作速度を高くすることが可能となる。
【００６７】
［第４の実施の形態］
本発明の第４の実施の形態にかかるフォールディング回路は、第３の実施の形態で説明したフォールディング回路３００の参照光分配器１２０の構成に、入力参照光の光強度を等分に分配する光分配器と、参照光の光強度を所定の透過率で減衰させる光減衰器とを備える構成としたものである。
【００６８】
本実施の形態にかかるフォールディング回路の構成を図９に、また、本実施の形態にかかるフォールディング回路の各要素の出力結果の一例を図１０に示す。以下、図９、１０を参照して本実施の形態にかかるフォールディング回路４００の構成および機能について詳細に説明する。なお、第３の実施の形態において説明したフォールディング回路３００の構成要素と同一の構成および機能を有するものには、同一の符号を付し、その詳細な説明は省略する。
【００６９】
本実施の形態にかかるフォールディング回路４００は、図９に示すように、入力信号光１を互いに等しい光強度を有するｎ個の信号光へ分配する信号光分配部１１０と、入力参照光２を互いに異なる光強度を有するｎ個の参照光へ分配する参照光分配部４２０と、分配された信号光と参照光との光強度を利用して入力信号光１の光強度の変動に応じて出力が折返し変化する折返し信号を出力する折返し信号出力部３３０とから構成されている。
【００７０】
また、折返し信号出力部３３０は、ｎ個の信号光と参照光とを干渉させてｎ個の干渉光信号を出力する比較演算部（光干渉器）３３１と、ｎ個の干渉光信号の位相をひとつおきに１８０°遅延させた反転干渉光信号を出力する反転演算部（光遅延器）３３２と、ｎ個の反転干渉光信号を合波した合波光信号を電気信号へ変換して出力する加算演算部３３３とから構成されており、入力信号光１の入力特性に応じて出力が折返し変化する折返し信号を出力する。
なお、複数の折返し信号を出力する場合、フォールディング回路内の入力信号光の分配数と入力参照光の光強度とを変更し、参照光分配部および折返し信号出力部の構成を複数化することによって２つ以上の折返信号を同時に得ることができる。
【００７１】
ここで、参照光分配部４２０について、詳細に説明する。
参照光分配部４２０は、図９に示すように、光分配器４２１と光減衰器４２２−１〜４２２−ｎとから構成されている。
光分配器４２１は、入力参照光２を互いに等しい光強度を有するｎ個の光へ分配する。
光減衰器４２２は、光分配器４２１によって出力されるｎ個の光を、予め定められた光強度の分配比で決定される光強度となる透過率で減衰し、ｎ個の参照光を出力する。
【００７２】
本実施の形態においては、図１０に示すように、入力参照光２の光強度レベルは「５０」で表し、レベルは一定であるとする。
このような場合、光分配器４２１は、入力参照光２の光強度レベルを互いに等しい光強度レベルを有する５つの光に分配することから、光強度レベルが「１０」である５つの光を出力する。
光減衰器４２２は、光分配器４２１から出力される光強度レベル「１０」の５つの光を、減衰比「９／１０」，「７／１０」，「５／１０」，「３／１０」，「１／１０」で減衰し、予め定められた光強度レベル「９」，「７」，「５」，「３」，「１」を有する５つの参照光を出力する。
【００７３】
上述したように、本実施の形態によれば、入力参照光を互いに等しい光強度のｎ個の光へ分配した後に、所定の減衰率を有する光減衰器で所定の光強度へ減衰させたｎ個の参照光を用いることから、参照光の光強度の分配比を柔軟に設定することができる。
したがって、第３の実施の形態において説明したフォールディング回路に比べ、複数の折返し信号を出力するフォールディング回路の構成を柔軟に構築することが可能となる。
【００７４】
［第５の実施の形態］
本発明の第５の実施の形態にかかるアナログ・ディジタル変換回路は、外部から入力される光信号を所定の分解能のディジタル信号へ変換するものであり、光信号をディジタル信号の予め定められた上位ビットへ変換する上位ビット変換用アナログ・ディジタル変換回路と、光信号をディジタル信号の予め定められた下位ビットへ変換する下位ビット変換用のフォールディング回路およびエンコーダとを共に動作させるフォールディング型のアナログ・ディジタル変換回路である。
【００７５】
図１１は、本実施の形態にかかるアナログ・ディジタル変換回路の構成を示す図である。
本実施の形態にかかるアナログ・ディジタル変換回路１０は、図１１に示すように、クロック分配器１１と、光分配器１２と、光電変換器１３と、上位ビットアナログ・ディジタル変換回路１４と、フォールディング回路１５と、エンコーダ１６とから構成されている。
【００７６】
クロック分配器１１は、所定のクロック信号（ＣＬＫ）１１−１を予め定められた複数のサンプリングクロックへ分配する。
本実施の形態においては、図１１に示すように、クロック分配器１１は、入力されるＣＬＫ１１−１を、同じ周波数でかつ同位相の２つのサンプリングクロックＣＬＫａとＣＬＫｂへ分配し、ＣＬＫａを後述する上位ビットアナログ・ディジタル変換回路１４へ、ＣＬＫｂを後述するエンコーダ１６へそれぞれ出力する。
【００７７】
光分配器１２は、入力信号光１を２つの入力信号光１−ａ，１−ｂへ分配し、分配した一方の入力信号光１−ａを後述する光電変換器１３へ、他方の入力信号光１−ｂを後述するフォールディング回路１５へそれぞれ出力する。
光電変換器１３は、光分配器１２によって分配された一方の入力信号光１−ａを電気信号ＶＩＮａへ変換し、後述する上位ビットアナログ・ディジタル変換回路１４へ出力する。
【００７８】
上位ビットアナログ・ディジタル変換回路１４は、ＣＬＫａに同期して光電変換器１３から出力されるＶＩＮａの電圧レベルと、外部から入力される参照電圧ＶＲＴ１４−１およびＶＲＢ１４−２の電圧レベルとを比較し、この比較結果に基づいたディジタル信号の上位ビットを生成し出力する。
本実施の形態においては、図１１に示すように、入力信号光をＡ／Ｄ変換によって５ビットのディジタル信号（Ｄ４，Ｄ３，Ｄ２，Ｄ１，Ｄ０）へ変換するとし、上位ビットアナログ・ディジタル変換回路１４は、５ビットのディジタル信号の内の上位３ビットのディジタル信号（Ｄ４，Ｄ３，Ｄ２）を生成し出力する。
このような上位ビットアナログ・ディジタル変換回路１４は、例えば、従来技術であるフラッシュ型のアナログ・ディジタル変換回路を利用することができる。
【００７９】
ホールディング回路１５は、外部から入力される入力参照光２と、光分配器１２によって分配された他方の入力信号光１−ｂとを入力として、入力真吾号光１−ｂの光強度の変動に応じて所定のタイミングで出力が折り返される折返し信号を生成する。
エンコーダ１６は、ＣＬＫｂに同期してフォールディング回路１５から出力される折返し信号に基づいたディジタル信号の下位ビットを生成し出力する。
本実施の形態においては、上述したように、入力信号光をＡ／Ｄ変換によって５ビットのディジタル信号へ変換することから、フォールディング回路１５およびエンコーダ１６は、５ビットのディジタル信号の内の下位２ビットのディジタル信号（Ｄ１，Ｄ０）を生成し出力する。
【００８０】
ここで、本実施の形態にかかるアナログ・ディジタル変換回路１０のフォールディング回路１５について、図１２，１３を参照して詳細に説明する。
本実施の形態におけるフォールディング回路１５は、第１乃至第４の実施の形態において説明したフォールディング回路１００〜４００いずれかの構成と同様の構成を有している。また、フォールディング回路１５は、上位ビットアナログ・ディジタル変換回路１４によって出力されるディジタル信号の上位ビットの分解能（ビット数）に関連して定まる回数だけ出力が折返えされる（以下、折り返される回数を「折返数」という。）折返し信号を、エンコーダ１６によって生成されるディジタル信号の下位ビットの分解能（ビット数）に関連して定まる数（以下、「並列数」という。）だけ生成するものである。
【００８１】
＜折返し信号の「折返数」と「並列数」について＞
フォールディング型のアナログ・ディジタル変換回路に備えられたフォールディング回路によって生成される折返し信号は、上位ビットアナログ・ディジタル変換回路によって出力されるディジタル信号の上位ビットの分解能に対応する「折返数」と、下位ビットアナログ・ディジタル変換回路（フォールディング回路とエンコーダ）によって出力されるディジタル信号の下位ビットの分解能に対応する「並列数」とが必要となる。
具体的には、フォールディング回路によって生成される折返し信号の折返数と並列数は、以下の（式１）および（式２）に示す関係式で表すことができる。
【００８２】
【数１】
0005437986.tif 000002
【００８３】
ここで、上位ビットアナログ・ディジタル変換回路によって生成されるディジタル信号の上位ビットの分解能が１ビット、下位ビットアナログ・ディジタル変換回路によって生成されるディジタル信号の下位ビットの分解能が２ビットである場合の折返し信号の折返数と並列数との関係を図１２に示す。
【００８４】
上位ビットの分解能が１ビット、下位ビットの分解能が２ビットである場合、このような分解能のディジタル信号を生成するためにフォールディング回路によって生成される折返し信号に要求される並列数および折返数は、（式１），（式２）から、「並列数＝２」と「折返数＝５」であることがわかる。
図１２に示すように、フォールディング回路によって生成された「並列数＝２」「折返数＝５」である折返し信号に基づいて、エンコーダは、ディジタル信号の上位ビット（Ｄ２）に対応した下位ビット（Ｄ１，Ｄ０）が生成される。ここで、「並列数＝２」「折返数＝５」である折返し信号に基づいてエンコーダが生成するディジタル信号の下位ビット（Ｄ１，Ｄ０）の真理値表を図１３に示す。
【００８５】
また、上位ビットが１、下位ビットが２である場合を例として説明したが、フォールディング回路が出力する折返信号は、上記の例（並列数＝２、折返数＝５）に限られず、Ａ／Ｄ変換後のディジタル信号の分解能（上位ビットの分解能と下位ビットの分解能）に応じて（式１），（式２）で定まる並列数および折返数となる。
また、複数の折返し信号を生成する場合、すなわち折返し信号に要求される並列数が２以上である場合、フォールディング回路内の入力信号光の分配数と入力参照光の光強度とを変更し、参照光分配部および折返し信号出力部の構成を複数にすることで、複数の折返信号を同時に得ることができる。
【００８６】
このように、本実施の形態によれば、入力される光信号を用いて光学的に演算処理を実行するフォールディング回路を備えることにより、多ビット化（例えば５ビット以上）のディジタル信号を出力する場合でも、従来のフォールディング型のアナログ・ディジタル変換回路と比較して高速動作を実現できると共に、回路規模を小さくして消費電力を低く抑えることができる。
したがって、アナログ・ディジタル変換回路におけるサンプルレートと分解能との間のトレードオフの関係を緩和させ、高いサンプルレートと高い分解能とを両立させるとともに、回路規模の増大を抑制した低消費電力によるアナログ・ディジタル変換を実現することが可能となる。
【００８７】
［第６の実施の形態］
本発明の第６の実施の形態にかかるアナログ・ディジタル変換回路は、第５の実施の形態において説明したアナログ・ディジタル変換回路１０の構成要素から、上位ビットアナログ・ディジタル変換回路１４と周辺要素を除き、フォールディング回路１５およびエンコーダ１６によって入力された光信号をＡ／Ｄ変換するものである。なお、第５の実施の形態において説明したアナログ・ディジタル変換回路１０の構成要素と同一の構成および機能を有するものには、同一の符号を付し、その詳細な説明は省略する。
【００８８】
図１４は、本実施の形態にかかるアナログ・ディジタル変換回路の構成を示す図である。
本実施の形態にかかるアナログ・ディジタル変換回路２０は、図１４に示すように、所定のクロックＣＬＫ１１−１に同期してフォールディング回路１５から出力される折返し信号に基づいて、エンコーダ１６によって入力信号光１を所定の分解能のディジタル信号へ変換し出力する。
【００８９】
本実施の形態におけるフォールディング回路１５は、第１乃至第４の実施の形態において説明したフォールディング回路１００〜４００いずれかの構成と同様の構成を有し、また、フォールディング回路１５によって生成される折返し信号は、上述した（式１）および（式２）に示す関係式で定まる「折返数」および「並列数」を有するものである。
ここで、入力信号光を分解能（ビット数）が３ビットのディジタル信号へＡ／Ｄ変換する場合の本実施の形態にかかるアナログ・ディジタル変換回路２０のフォールディング回路１５から出力される折返し信号に基づくエンコーダ出力（真理値表）の一例を、図１５に示す。
【００９０】
図１５に示すような場合、フォールディング回路１５から出力される折返し信号の「折返数」と「並列数」は、「上位分解能＝０，下位分解能＝３」として（式１）および（式２）から「折返数＝３」「並列数＝４」となり、フォールディング回路１５は、このような折返し信号を生成してエンコーダ１６へ出力する。
エンコーダ１６は、サンプリングクロックに同期して入力された折返し信号に基づいて、３ビットのディジタル信号を出力する。
【００９１】
複数の折返し信号を生成する場合、すなわち折返し信号に要求される並列数が２以上である場合、フォールディング回路内の入力信号光の分配数と入力参照光の光強度とを変更し、参照光分配部および折返し信号出力部の構成を複数にすることで、複数の折返信号を同時に得ることができる。
【００９２】
このように、本実施の形態によれば、入力される光信号を用いて光学的に演算処理を実行するフォールディング回路とエンコーダとによって入力信号光をＡ／Ｄ変換することにより、高速動作を実現できると共に、第５の実施の形態において説明したアナログ・ディジタル変換回路よりも更に回路規模を小さくして消費電力を低く抑えることができる。
【産業上の利用可能性】
【００９３】
高サンプリングレートでかつ高分解能のＡ／Ｄ変換性能が要求される光通信システムの受信装置におけるＡ／Ｄ変換回路や、計測器内部のＡ／Ｄ変換回路といったものに利用可能である。
【符号の説明】
【００９４】
１…入力信号光、２…入力参照光、１０，２０，４０…フォールディング型アナログ・ディジタル変換回路、３０…フラッシュ型アナログ・ディジタル変換回路、１１，３１，４１…クロック分配器、１２…光分配器、１３…光電変換器、１４、４３…上位ビットアナログ・ディジタル変換回路、１５，４４，１００〜４００…フォールディング回路、１６，３４，４５…エンコーダ、１７−１〜１７−ｍ，３６−１〜３６−３，４７−１〜４７−４…ディジタル信号出力端子、３１−１，４１−１…クロック信号入力端子ＣＬＫ、３２…抵抗ラダー、４２…アナログデータ分配器、３２−１，４２−１…参照電圧（トップ側）入力端子ＶＲＴ３２−２，４２−２…参照電圧（ボトム側）入力端子ＶＲＢ、３３…電圧比較器、１１０…信号光分配部、１２０，２２０，４２０…参照光分配部、２２１，４２１…光分配器、２２２−１〜２２２−ｎ，４２２−１〜４２２−ｎ…光減衰器、１３０，３３０…折返し信号出力部、１３１…比較演算部、１３３−１１〜１３１−１ｎ、３３３−ｂ…光電変換器、１３１−２１〜１３１−２ｎ…コンパレータ、３３１…比較演算部（光干渉器）、１３２…反転演算部（反転出力器）、３３２…反転演算部（光遅延器）１３３…加算演算部（加算器）、３３３…加算演算部、３３３−ａ…光合波器。
【図１】
0005437986.tif 000003
【図２】
0005437986.tif 000004
【図３】
0005437986.tif 000005
【図４】
0005437986.tif 000006
【図５】
0005437986.tif 000007
【図６】
0005437986.tif 000008
【図７】
0005437986.tif 000009
【図８】
0005437986.tif 000010
【図９】
0005437986.tif 000011
【図１０】
0005437986.tif 000012
【図１１】
0005437986.tif 000013
【図１２】
0005437986.tif 000014
【図１３】
0005437986.tif 000015
【図１４】
0005437986.tif 000016
【図１５】
0005437986.tif 000017
【図１６】
0005437986.tif 000018
【図１７】
0005437986.tif 000019
【図１８】
0005437986.tif 000020