(57)【特許請求の範囲】
【請求項１】
入力電圧を受け、所定の電圧以下に制限し、出力電圧を出力する過電圧保護回路であって、
外部から前記入力電圧が入力される入力端子と、
前記出力電圧を出力するための出力端子と、
前記入力端子と前記出力端子の間に設けられ、そのドレインに前記入力電圧が供給され、そのソースが前記出力端子と接続されたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の出力トランジスタと、
前記入力電圧が所定の電圧レベルより高いとき前記入力電圧を昇圧する動作状態となり、前記入力電圧が前記電圧レベルより低いとき停止状態となるチャージポンプ回路と、
前記出力端子の電圧に応じた帰還電圧と所定の基準電圧の誤差を増幅した電圧を、前記出力トランジスタのゲートに出力する誤差増幅器と、
を備え、
前記誤差増幅器は、前記チャージポンプ回路により昇圧された電圧を動作電圧として受け、
前記チャージポンプ回路が前記停止状態となると、前記誤差増幅器が機能せず、その出力である前記出力トランジスタのゲート電圧が低下し、前記出力トランジスタがオフするよう構成されたことを特徴とする過電圧保護回路。
【請求項２】
前記入力電圧を所定のしきい値電圧と比較し、前記入力電圧が前記しきい値電圧より高いとき、前記出力トランジスタを強制的にオフさせる制御部をさらに備えることを特徴とする請求項１に記載の過電圧保護回路。
【請求項３】
ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１または２に記載の過電圧保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧から回路を保護する過電圧保護回路に関する。
【背景技術】
【０００２】
半導体集積回路に利用される回路素子は、耐圧を超える電圧が印加されると、正常な機能が実行できなくなる。外部電源を利用して動作する電子機器、特に乾電池を利用した緊急用の電源や、品質の悪いＵＳＢ（Universal Serial Bus）電源の利用が想定される機器においては、定格外の高電圧が印加される可能性があるため、過電圧から回路素子を保護するための過電圧保護回路が必要となる。
【特許文献１】特開２００４−７０６６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
過電圧保護回路は一般的に、入力端子と出力端子間に設けられ、入力端子の電圧（以下、入力電圧という）がしきい値を超えるとオフとなるスイッチ素子を備える。この構成の場合、出力端子の電圧（以下、出力電圧という）はしきい値電圧以下に抑えられる。しかしながら、外部電源の電圧レベルがしきい値電圧より低い領域で変動すると、出力電圧も変動してしまう。
【０００４】
本発明はかかる課題に鑑みてなされたものであり、その目的は、出力電圧を安定化可能な過電圧保護回路の提供にある。
【課題を解決するための手段】
【０００５】
本発明のある態様の過電圧保護回路は、外部から入力電圧が入力される入力端子と、出力端子と、入力端子と出力端子の間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の出力トランジスタと、入力電圧を昇圧するチャージポンプ回路と、チャージポンプ回路により昇圧された電圧を電源として受け、出力端子の電圧に応じた帰還電圧と所定の基準電圧の誤差電圧を、出力トランジスタのゲートに出力する誤差増幅器と、を備える。
【０００６】
この態様によると、出力トランジスタおよび誤差増幅器で構成されるソースフォロア型のレギュレータによって出力電圧を基準電圧以下に安定化できる。さらに、チャージポンプ回路を用いることにより出力トランジスタのゲートに、ソース電圧よりも高い電圧を印加できるため、入力電圧をそのまま出力電圧として取り出すことができる。
【０００７】
ある態様の過電圧保護回路は、入力電圧を所定のしきい値電圧と比較し、入力電圧がしきい値電圧より高いとき、出力トランジスタを強制的にオフさせる制御部をさらに備えてもよい。
【０００８】
ある態様の過電圧保護回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【０００９】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１０】
本発明によれば出力電圧を安定可能な過電圧保護回路を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１２】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１３】
図１は、実施の形態に係る過電圧保護回路１００およびそれを用いた電子機器１０００全体の構成を示す回路図である。
電子機器１０００は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１０００は、過電圧保護回路１００、充電回路１１２および電池１１４を備える。電子機器１０００はその他に、図示しないＣＰＵ（Central Processing Unit）、ＤＳＰ(Digital Signal Processor)、液晶パネルをはじめとするデジタル回路、アナログ回路を備える。
【００１４】
電池１１４は、リチウムイオンやＮｉＣｄ（ニッケルカドミウム）電池などの２次電池であり、その電池電圧Ｖｂａｔが、電子機器１０００のその他の回路ブロックへと供給される。
【００１５】
外部電源１１０は、電子機器１０００に接続され、商用交流電圧を直流電圧に変換するＡＣアダプタや、車載バッテリ等の電圧を降圧するＤＣ／ＤＣコンバータ、ＵＳＢ電源や乾電池を利用した緊急用電源である。外部電源１１０は電池１１４に対して直流の電源電圧Ｖｄｃを供給する。
【００１６】
過電圧保護回路１００は、入力端子１０２、出力端子１０４を備え、ひとつの半導体基板上に一体集積化されている。入力端子１０２には、外部電源１１０から直流電圧Ｖｄｃ（以下、入力電圧Ｖｄｃともいう）が印加される。
【００１７】
過電圧保護回路１００は、入力電圧Ｖｄｃを所定の目標電圧Ｖｔｇｔに安定化して出力するとともに、入力電圧Ｖｄｃがしきい値電圧Ｖｔｈを超えると、出力トランジスタ１０を完全にオフする。
【００１８】
過電圧保護回路１００は、出力トランジスタ１０、誤差増幅器１２、チャージポンプ回路１４、制御部１６、第１抵抗Ｒ１〜第４抵抗Ｒ４を備える。
出力トランジスタ１０は、ＮチャンネルＭＯＳＦＥＴであって、入力端子１０２と出力端子１０４の間に設けられる。
【００１９】
チャージポンプ回路１４は、入力電圧Ｖｄｃを昇圧する。チャージポンプ回路１４は、少なくともひとつのフライングキャパシタＣｆと出力キャパシタＣｏならびに図示しないスイッチ素子を備える。チャージポンプ回路１４の昇圧率は任意であるが、１．５倍または２倍が好ましい。チャージポンプ回路１４には入力電圧Ｖｄｃが直接印加されるため、高耐圧で構成する。
【００２０】
第１抵抗Ｒ１、第２抵抗Ｒ２は、出力端子１０４と接地端子間に直列に設けられ、出力端子１０４に生ずる出力電圧Ｖｏｕｔを分圧する。第１抵抗Ｒ１と第２抵抗Ｒ２の接続点Ｎ１に生ずる電圧を帰還電圧Ｖｆｂという。誤差増幅器１２は、チャージポンプ回路１４により昇圧された電圧Ｖｃｐを電源として受ける。誤差増幅器１２は、出力端子１０４の出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆの誤差電圧を、出力トランジスタ１０のゲートに出力する。誤差増幅器１２は、低消費電力型の演算増幅器を利用して構成することが望ましい。誤差増幅器１２を低消費型とすることにより、チャージポンプ回路１４の電流容量を小さく設計できるため、フライングキャパシタＣｆ、出力キャパシタＣｏの容量値を下げることができ、ＬＳＩへ内蔵することが可能となる。現実的には、出力キャパシタＣｏまで内蔵することは難しいが、フライングキャパシタＣｆを内蔵することによる部品点数削減のメリットは大きい。
【００２１】
制御部１６はたとえばコンパレータであって、第３抵抗Ｒ３、第４抵抗Ｒ４によって分圧された入力電圧Ｖｄｃ’を所定のしきい値電圧Ｖｔｈ’と比較し、入力電圧Ｖｄｃ’がしきい値電圧Ｖｔｈ’より高いとき、出力トランジスタ１０を強制的にオフさせる。つまり、入力電圧Ｖｄｃが、
Ｖｔｈ＝Ｖｔｈ’×（Ｒ３＋Ｒ４）／Ｒ４
で与えられるしきい値電圧Ｖｔｈを超えると、出力電圧Ｖｏｕｔがシャットダウンする。
【００２２】
制御部１６の出力は、イネーブル信号ＥＮとして誤差増幅器１２へと出力される。イネーブル信号ＥＮは、Ｖｄｃ’＜Ｖｔｈ’のときハイレベル、Ｖｄｃ’＞Ｖｔｈ’のときローレベルとなる。誤差増幅器１２は、イネーブル信号ＥＮがハイレベルのとき、通常の誤差増幅を行い、イネーブル信号ＥＮがローレベルのとき動作を停止して、その出力、つまり出力トランジスタ１０のゲート電圧Ｖｇをローレベル（接地電圧）とする。出力トランジスタ１０のゲート電圧Ｖｇがローレベルとなると、出力トランジスタ１０は完全にオフとなる。ただしイネーブル信号ＥＮに応じて出力トランジスタ１０をオフする方法は特に限定されるものではない。
【００２３】
つまり出力トランジスタ１０は、第１抵抗Ｒ１、第２抵抗Ｒ２、誤差増幅器１２とともに、リニアレギュレータを形成するとともに、入力端子１０２と出力端子１０４の間を遮断するスイッチとして機能する。
【００２４】
リニアレギュレータによって、出力電圧Ｖｏｕｔは、
Ｖｔｇｔ＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ１
で与えられる目標電圧Ｖｔｇｔに安定化される。目標電圧Ｖｔｇｔは、充電回路１１２の耐圧および定格の電源電圧に応じて設定すればよい。たとえば充電回路１１２の耐圧が５Ｖ、電源電圧Ｖｄｄの定格値が３．５Ｖであれば、目標電圧Ｖｔｇｔを３．５Ｖ〜５Ｖの範囲に設定すればよい。
【００２５】
しきい値電圧Ｖｔｈは、過電圧保護回路１００の耐圧および出力トランジスタ１０のドレインソース間の耐圧を考慮して設定する。過電圧保護回路１００のプロセス耐圧をＶｐｔ、出力トランジスタ１０のソースドレイン間耐圧をＶｄｓｔとするとき、しきい値電圧Ｖｔｈの値を、
Ｖｔｈ＜Ｖｐｔ      …（１）
Ｖｔｈ−Ｖｔｇｔ＜Ｖｄｓｔ      …（２）
を満たすように設計する。
【００２６】
図１の過電圧保護回路１００は、出力端子１０４の電圧、つまり出力トランジスタ１０のソース電圧が目標電圧Ｖｔｇｔに固定されるため、直流電圧Ｖｄｃと目標電圧Ｖｔｇｔの差電圧がドレインソース間に印加される。したがって、式（２）を満たすようにしきい値電圧Ｖｔｈを設定することにより、出力トランジスタ１０に耐圧を超える電圧が印加されるのを防止できる。
【００２７】
図２は、図１の過電圧保護回路１００の入出力特性を示す図である。入力電圧Ｖｄｃが電圧レベルＶ１より低い状態では、チャージポンプ回路１４が機能せず、誤差増幅器１２も機能しないため、出力トランジスタ１０はオンせず、出力電圧Ｖｏｕｔは０Ｖとなる。
入力電圧Ｖｄｃが電圧レベルＶ１を超えてチャージポンプ回路１４および誤差増幅器１２が動作し始めると、出力トランジスタ１０がフルオンに近い状態で動作し、Ｖｄｃ≒Ｖｏｕｔの関係が保たれる。
【００２８】
入力電圧Ｖｄｃが目標電圧Ｖｔｇｔを超えると、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇｔに安定化され、負荷である充電回路１１２に供給される。入力電圧Ｖｄｃがしきい値電圧Ｖｔｈを超えると、出力トランジスタ１０がオフとなり、過電圧保護回路１００自身が保護される。
【００２９】
図１の過電圧保護回路１００は、以下の利点を有する。
１．  チャージポンプ回路１４を利用しない場合、出力トランジスタ１０のゲート電圧Ｖｇは最大で入力電圧Ｖｄｃとなる。したがって出力電圧Ｖｏｕｔは最大で、Ｖｄｃ−Ｖｔとなり、それ以上の値を出力できない。ここでＶｔは、出力トランジスタ１０のゲートソース間しきい値電圧である。
【００３０】
これに対して、チャージポンプ回路１４を用いて入力電圧Ｖｄｃを昇圧し、昇圧された電圧を利用して出力トランジスタ１０のゲート電圧Ｖｇを調節するため、出力トランジスタ１０をフルオンさせることができ、入力電圧Ｖｄｃに近い出力電圧Ｖｏｕｔを生成できる。
【００３１】
２．  また、ソースフォロア型のレギュレータを用いることにより、出力電圧Ｖｏｕｔがゲート電圧Ｖｇ以下にクランプできるという利点がある。この効果は、Ｐチャンネルを利用したレギュレータとの比較によって明確となる。ＰチャンネルＭＯＳＦＥＴを用いた場合、入力電圧Ｖｄｃがソース電圧となるため、入力電圧Ｖｄｃが急激に上昇し、ゲート電圧Ｖｇへのフィードバックが遅れると、ゲートソース間電圧Ｖｇｓが大きくなり、出力トランジスタ１０がフルオン状態となる。その結果、過電圧の入力電圧Ｖｄｃが出力電圧Ｖｏｕｔとしてそのまま出力されてしまう。
【００３２】
これに対して、入力電圧Ｖｄｃがレギュレータのフィードバック速度を超えて急激に上昇すると、ゲート電圧Ｖｇへのフィードバックが遅れる。この場合であっても出力トランジスタ１０のソース電圧（出力電圧Ｖｏｕｔ）は、Ｖｇ−Ｖｔとなるため、入力電圧Ｖｄｃに追従して上昇するのを防止することができる。
【００３３】
３．  さらに、ＭＯＳＦＥＴをゲートソース間耐圧が低いプロセスを利用して製造する場合、ＰチャンネルＭＯＳＦＥＴを用いると、入力電圧Ｖｄｃが過電圧となると、ゲートソース間電圧が過電圧となるため、信頼性に影響を及ぼすおそれがある。これに対して、ＮチャンネルＭＯＳＦＥＴを用いれば、入力電圧Ｖｄｃが過電圧となっても、ゲートソース間電圧はほとんど変化しないため、信頼性の観点から有利である。
【００３４】
４．  さらに、過電圧保護回路１００を一体集積化して１チップで構成することにより以下の利点がある。
チャージポンプ回路１４の電流容量（負荷の駆動能力）と誤差増幅器１２の消費電流の双方を考慮して設計できる点である。チャージポンプ回路と誤差増幅器１２を別チップとして個別に設計した場合、チャージポンプ回路の電流容量を誤差増幅器１２に最適化することは困難であるため、チャージポンプ回路１４側がオーバースペックとなり、スイッチ素子の面積が大きくなるとともに、フライングキャパシタＣｆ、出力キャパシタＣｏを外付けすることになる。本実施の形態のように１チップで構成すれば、チャージポンプ回路１４を可能な限り小さく設計できるため、スイッチ素子の面積を小さくでき、さらにフライングキャパシタＣｆ、出力キャパシタＣｏの少なくとも一方、または両方を集積化できる可能性が高くなる。
【００３５】
５．  また、アダプタ等の外部電源の品質が悪い場合、外部電源の出力にサージや電圧が発生することがある。入力電圧がしきい値を超えるとオフとなるスイッチ素子を有する過電圧保護回路の場合、サージが入力されるとスイッチ素子がオフするため、充電動作が正しく行われない可能性がある。これに対して、実施の形態に係るレギュレートタイプの過電圧保護回路によれば、しきい値電圧Ｖｔｈを高く設定しておくことにより、サージ対策が可能となる。
【００３６】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００３７】
実施の形態では、過電圧保護回路１００と充電回路１１２を別々のＩＣとして構成する場合を説明したが、これらを一体として、電源管理ＩＣとして構成してもよい。あるいは反対に過電圧保護回路１００をディスクリート素子で構成してもよい。
【００３８】
また、本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００３９】
以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００４０】
【図１】実施の形態に係る過電圧保護回路およびそれを用いた電子機器全体の構成を示す回路図である。
【図２】図１の過電圧保護回路の入出力特性を示す図である。
【符号の説明】
【００４１】
１００…過電圧保護回路、１０２…入力端子、１０４…出力端子、１０…出力トランジスタ、１２…誤差増幅器、１４…チャージポンプ回路、１６…制御部、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、１１０…外部電源、１１２…充電回路、１１４…電池。
【図１】
0005406443.tif 000002
【図２】
0005406443.tif 000003