(57)【特許請求の範囲】
【請求項１】
第１分圧コンデンサと第２分圧コンデンサの直列接続回路および第１スイッチング素子と第２スイッチング素子の直列接続回路がそれぞれ直流電源に対して並列に接続され、かつ前記第１、第２分圧コンデンサの接続点と前記第１、第２スイッチング素子の接続点との間に絶縁トランスの１次巻線が接続され、前記第１、第２スイッチング素子を交互にオン／オフ駆動することによって前記絶縁トランスの前記１次巻線に交流電力を供給するとともに、前記絶縁トランスの２次巻線から変圧された交流電圧を出力するハーフブリッジ形電力変換装置において、
前記交流電圧を直流の整流電圧に変換する整流回路と、
前記整流電圧を平滑化して所定の出力電圧を所定の負荷回路に供給するフィルタ回路と、
前記負荷回路への出力電流が所定の電流値以下になったことを検出して、前記絶縁トランスの前記１次巻線に対して直列に挿入されるリアクトル回路と、
を備えたことを特徴とするハーフブリッジ形電力変換装置。
【請求項２】
前記直流電源に対して前記第１、第２スイッチング素子の直列接続回路と並列に第３スイッチング素子と第４スイッチング素子の直列接続回路が接続され、前記リアクトル回路によって前記第１、第２スイッチング素子の接続点と前記第３、第４スイッチング素子の接続点との間を接続してなるリアクトル追加回路と、
前記第１スイッチング素子および前記第３スイッチング素子のいずれかを選択して第１のゲート駆動信号を出力する第１のゲート駆動信号発生回路と、
前記第２スイッチング素子および前記第４スイッチング素子のいずれかを選択して第２のゲート駆動信号を出力する第２のゲート駆動信号発生回路と、
を備え、
前記負荷回路への出力電流が所定の電流値以下になったとき、前記第１、第２のゲート駆動信号発生回路を切替えて前記第３、第４スイッチング素子にそれぞれ前記第１、第２のゲート駆動信号を出力することを特徴とする請求項１記載のハーフブリッジ形電力変換装置。
【請求項３】
さらに、前記第１のゲート駆動信号発生回路および第２のゲート駆動信号発生回路の出力側にそれぞれ信号切替え手段を設け、
前記負荷回路への出力電流が所定の電流値以上では、前記第１、第２スイッチング素子にそれぞれ前記第１、第２のゲート駆動信号を出力し、かつ前記負荷回路への出力電流が所定の電流値以下では、前記第３、第４スイッチング素子にそれぞれ前記第１、第２のゲート駆動信号を出力することを特徴とする請求項２記載のハーフブリッジ形電力変換装置。
【請求項４】
前記信号切替え手段は、前記第１、第２のゲート駆動信号の出力方向を切替える場合に、前記負荷回路への出力電流が減少する際の基準電流値と増加する際の基準電流値との間に所定の大きさの電流幅でヒステリシス特性を有することを特徴とする請求項３記載のハーフブリッジ形電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハーフブリッジ形電力変換装置に関し、特に２つのスイッチング素子を用いて直流電圧を所定の交流電圧に変換し、更にそれを所定の直流電圧に変換するハーフブリッジ形電力変換装置に関する。
【背景技術】
【０００２】
図１１は、従来のハーフブリッジ形ＤＣ／ＤＣコンバータの代表的な主回路およびその制御ブロックを示す図である。
一般に、ハーフブリッジ形ＤＣ／ＤＣコンバータは２つの直流電源を必要とする。図１１に示した回路例では、直流電源１に等容量の第１分圧コンデンサ２と第２分圧コンデンサ３との直列接続回路を接続して、直流電源１の電圧（２Ｖｄｃ）を２分の１に分圧して２つの電圧信号Ｖｄｃを形成するための直流電源として構成されている。この第１分圧コンデンサ２と第２分圧コンデンサ３との直列接続回路には、同じＮチャネル半導体からなる第１スイッチング素子４と第２スイッチング素子５との直列接続アームが並列に接続されている。第１スイッチング素子４のゲートには、ゲート信号を生成するためのゲート駆動用増幅回路（ＧＡ：Gate Amplifier）６が接続され、第２スイッチング素子５のゲートには、ゲート駆動用増幅回路（ＧＡ）７が接続されている。これらのゲート駆動用増幅回路６およびゲート駆動用増幅回路７は、それぞれゲート駆動パルス信号Ｇ１，Ｇ２を受けている。
【０００３】
これらの第１分圧コンデンサ２と第２分圧コンデンサ３との接続点は、単相の絶縁トランス（ＭＴＲ）８の１次巻線の一方に接続されている。第１スイッチング素子４のソースと第２スイッチング素子５とのドレインとの接続点は、絶縁トランス８の１次巻線の他方に接続されている。また、絶縁トランス８の２次巻線は、整流回路９の第１、第２の整流ダイオードＤｓ１，Ｄｓ２の交流入力側とそれぞれ接続され、その直流出力がフィルタ回路１０を構成するフィルタリアクトル１１を通してフィルタコンデンサ１２と接続されている。このフィルタコンデンサ１２の両端には、所定の大きさの負荷回路１３が接続され、この負荷回路１３にハーフブリッジ形ＤＣ／ＤＣコンバータの直流出力Ｉｏ，Ｖｏが供給されている。
【０００４】
図１１のハーフブリッジ形ＤＣ／ＤＣコンバータでは、ゲート駆動パルス信号Ｇ１，Ｇ２のタイミングに従い生成されるゲート信号によって、第１スイッチング素子４と第２スイッチング素子５とが交互にオン／オフ駆動される。これにより、直流電源１からの電圧信号Ｖｄｃが矩形波形の交流電圧をもつ電圧信号Ｖｔ１に変換されて絶縁トランス８の１次巻線端子に給電される。絶縁トランス８の２次巻線はセンタタップ巻線構造を有しており、そのセンタ端子が負荷回路１３のマイナス線となり、それぞれの２次巻線の両端子から変圧された電圧信号Ｖｔ２，Ｖｔ３が整流回路９に供給されている。これらの電圧信号Ｖｔ２，Ｖｔ３は、整流回路９を通して直流の整流電圧Ｖｄに変換され、さらにフィルタリアクトル１１およびフィルタコンデンサ１２を通して平滑化され、直流の出力電圧Ｖｏとなって負荷回路１３に給電される。
【０００５】
ハーフブリッジ形ＤＣ／ＤＣコンバータの出力電圧Ｖｏは、出力電圧検出回路（ＶＤＥＴ：Voltage Detector）１４によって検出され、それが出力電圧帰還入力Ｖｆｂとして制御ブロックに帰還される。制御ブロックは、電圧調整回路（ＶＲＥＧ：Voltage Regulator）１５およびゲートパルス発生回路（ＧＰＧ：Gate Pulse Generator）１６を有している。
【０００６】
電圧調整回路１５には、ハーフブリッジ形ＤＣ／ＤＣコンバータの出力電圧を設定する出力電圧設定入力Ｖｓｅｔと、出力電圧検出回路１４によって検出された出力電圧帰還入力Ｖｆｂとが入力され、出力電圧Ｖｏの設定電圧からの変動分を表す第１の制御信号Ｓ１が電圧調整回路１５からゲートパルス発生回路１６に出力されている。ゲートパルス発生回路１６は、ゲート駆動用増幅回路６，７に対するゲート駆動パルス信号Ｇ１，Ｇ２を発生する回路であって、電圧制限回路（ＶＬ：Voltage Limiter）１６１とゲートパルス生成回路（ＰＧ：Pulse Generator）１６２とから構成されている。
【０００７】
つぎに、ゲートパルス生成回路１６２によるゲート駆動パルス信号Ｇ１，Ｇ２の生成ロジックについて説明する。
図１２は、ゲートパルス生成回路によるゲート駆動パルス信号の生成ロジックを示す信号波形図である。
【０００８】
ゲートパルス発生回路１６の電圧制限回路１６１は、第１スイッチング素子４および第２スイッチング素子５で確実にオン／オフ時間を確保するとともに、第１スイッチング素子４および第２スイッチング素子５の同時オンにより上下アームが短絡することを防止するための回路である。そのため、電圧制限回路１６１では、第１の制御信号Ｓ１に対してその電圧値が制限された第２の制御信号Ｓ２を出力して、ゲート駆動パルス信号Ｇ１，Ｇ２の最大オン時間幅を制限するようにしている。
【０００９】
図１２に示す信号生成ロジックでは、最小電圧値としてΔＶｃｗ、最大電圧値として（Ｖｃｗ−ΔＶｃｗ）がそれぞれ設定された電圧制限回路１６１によって、電圧調整回路１５からの第１の制御信号Ｓ１に対する電圧制限が実行されている。これにより、第１の制御信号Ｓ１が０になったときでも、第２の制御信号Ｓ２を最小制限電圧値ΔＶｃｗに保持できる。また、第１の制御信号Ｓ１が最大電圧値（Ｖｃｗ−ΔＶｃｗ）より高くなったとき、同様に第２の制御信号Ｓ２を最大電圧値（Ｖｃｗ−ΔＶｃｗ）に保持できる。ここで、電圧Ｖｃｗの大きさは、ゲート駆動パルス信号Ｇ１，Ｇ２を生成するための基準キャリヤー信号ｃｗ１，ｃｗ２によって規定される。また、最小電圧値ΔＶｃｗは、第１スイッチング素子４および第２スイッチング素子５が同時にオンとなる重なり時間を無くすとともに、確実にオン／オフのスイッチング動作ができる範囲での最小時間に対応する大きさに制限される。
【００１０】
ゲートパルス生成回路１６２は、基準キャリヤー信号ｃｗ１，ｃｗ２を発生させる回路を内部に有している。基準キャリヤー信号ｃｗ１，ｃｗ２は、ハーフブリッジの第１スイッチング素子４および第２スイッチング素子５を、１８０度の位相差をもって、規定周波数（キャリヤー周波数Ｆｃ）で交互にスイッチングさせる信号である。図１２では、基準キャリヤー信号ｃｗ１，ｃｗ２の信号波形は、それぞれ２Ｖｃｗのピーク電圧値を有し、互いに１８０度の位相差を有する二等辺三角波として示されている。なお、このようなキャリヤー信号によりゲート駆動パルス信号を生成するスイッチング装置としては、波形成形回路を使用するものが知られている（例えば、特許文献１参照）。
【００１１】
ゲートパルス生成回路１６２に入力された第２の制御信号Ｓ２は、第１スイッチング素子４のゲート駆動パルス信号Ｇ１を発生させるための基準キャリヤー信号ｃｗ１、および第２スイッチング素子５のゲート駆動パルス信号Ｇ２を発生させるための基準キャリヤー信号ｃｗ２との間で、それぞれ電圧比較される。そのとき、ゲート駆動パルス信号Ｇ１は、Ｓ２＞ｃｗ１の範囲にあるときオン信号として出力される。また、ゲート駆動パルス信号Ｇ２は、Ｓ２＞ｃｗ２の範囲にあるときオン信号として出力される。
【００１２】
図１３は、従来のハーフブリッジ形ＤＣ／ＤＣコンバータの各部の信号波形を示す図である。
図１１に示すハーフブリッジ形ＤＣ／ＤＣコンバータには、図１３（Ａ），（Ｂ）に示すゲート駆動パルス信号Ｇ１，Ｇ２がゲート駆動用増幅回路６，７に入力され、第１スイッチング素子４および第２スイッチング素子５を交互にオン／オフするゲート信号を生成する。このとき、絶縁トランス８の１次巻線には、同図（Ｃ）に示すような矩形波交流電圧の電圧信号Ｖｔ１が印加され、その結果、同図（Ｄ）に示す１次電流Ｉｔ１が流れる。絶縁トランス８の２次巻線はセンタタップ巻線構造を有しており、そのセンタ端子が負荷回路１３のマイナス線となり、その両端子からそれぞれ同図（Ｅ），（Ｆ）に示す電圧信号Ｖｔ２，Ｖｔ３が整流回路９に供給されている。
【００１３】
ここで、Ｔｐｗ２は一方の２次巻線からの電圧信号Ｖｔ２の導通時間（電圧オン幅）、Ｔｐｏ２はその非導通時間（電圧オフ幅）を示している。また、Ｔｐｗ３は他方の２次巻線からの電圧信号Ｖｔ３の導通時間、Ｔｐｏ３はその非導通時間を示している。これらの２次巻線の電圧信号Ｖｔ２，Ｖｔ３は、整流回路９により全波整流されて図１３（Ｇ）に示すような矩形波形のパルス列をなす整流電圧Ｖｄとなる。
【００１４】
図１３（Ｈ）〜（Ｊ）には、絶縁トランス８の２次電流Ｉｔ２，Ｉｔ３および整流回路９の整流電流Ｉｄを示している。さらに、フィルタリアクトル１１およびフィルタコンデンサ１２を通ってこの整流電流Ｉｄが平滑される。これにより、フィルタ回路１０では同図（Ｋ）に示す直流の出力電圧Ｖｏが得られる。この出力電圧Ｖｏは、制御ブロックの電圧調整回路１５により、その出力電圧設定入力Ｖｓｅｔにて設定された電圧値に調整される。
【００１５】
一般に、この種のハーフブリッジ形ＤＣ／ＤＣコンバータは、電圧変動の大きい未調整の高電圧直流入力を絶縁して、一定の低電圧の直流電圧に変換する制御電源装置として、種々の用途の定電圧電源に使用されている。このような制御電源装置では、その容量が最大でも数ｋＷ程度のものである。そこで、スイッチング素子に高速動作が可能なＭＯＳＦＥＴやＩＧＢＴ等を広く利用することによって、電力変換装置の小形化、軽量化、高効率化、および低価格化等を促進するようにしている。しかも、こうした制御電源装置の高速化、大容量化にともなって、スイッチング素子をできるだけ高周波で動作させることが望まれている。
【００１６】
つぎに、図１１の直流電源１の電圧信号Ｖｄｃが１５０Ｖから３５０Ｖの範囲で変動するとき、回路常数の一例として、直流の出力電圧Ｖｏの大きさをＤＣ５０Ｖで一定（±１％）とし、出力電流Ｉｏが最大２０Ａ（１００％）として、その変動範囲を最大１００％から最小１％までに設定されている場合について説明する。
【００１７】
第１、第２スイッチング素子４，５としてＩＧＢＴを適用する。この種の大容量スイッチング素子ではターンオン時間で０．３［μｓｅｃ］、ターンオフ時間で０．６［μｓｅｃ］程度のスイッチング速度を有する。そこで、これらの第１、第２スイッチング素子４，５が確実にオン／オフ動作を行うために必要な時間としては、およそ１［μｓｅｃ］が想定される。
【００１８】
また、図１３の信号波形図において、絶縁トランス８の１次巻線の電圧信号Ｖｔ１（同図（Ｃ））の導通時間をＴｐｗ１とし、非導通時間をＴｐｏ１とする。ここで、絶縁トランス８における各巻線の自己インダクタンスおよび励磁インダクタンスの影響が無視できるとすると、同図（Ｅ），（Ｆ）に示す電圧信号Ｖｔ２，Ｖｔ３との間には、次の関係が成り立つ。
【００１９】
Ｔｐｗ１＝Ｔｐｗ２＝Ｔｐｗ３      …（１）
Ｔｐｏ１＝Ｔｐｏ２＝Ｔｐｏ３      …（２）
通常では、第１、第２スイッチング素子４，５の確実なオン／オフ動作のためには、電圧オン時間、オフ時間に５０％程度の余裕を持たせて設定される。そこで、各巻線の最小導通時間Ｔｐｗ１ｍ，Ｔｐｗ２ｍ，Ｔｐｗ３ｍ、および最小非導通時間Ｔｐｏ１ｍ，Ｔｐｏ２ｍ，Ｔｐｏ３ｍのいずれも１．５［μｓｅｃ］とする。また、絶縁トランス８の２次側で整流される整流電圧Ｖｄのパルス幅Ｔｐｗ（図１３（Ｇ）参照）についても、以下の関係が成り立つ。
【００２０】
Ｔｐｗ＝Ｔｐｗ１＝Ｔｐｗ２＝Ｔｐｗ３      …（３）
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００３−０８８１１３号公報（段落番号［００３８］および図５参照）
【発明の概要】
【発明が解決しようとする課題】
【００２２】
図１４は、ハーフブリッジ形ＤＣ／ＤＣコンバータの出力電流とフィルタリアクトルのインダクタンス値の関係を示す特性図である。
ここでは、図１１に示すハーフブリッジ形ＤＣ／ＤＣコンバータが上述した回路常数に設定されているとして、出力電圧Ｖｏ＝５０Ｖ（一定）に制御するために必要なフィルタリアクトル１１のインダクタンス値Ｌｆを縦軸に、出力電流Ｉｏを横軸に示す。絶縁トランス８の１次側に電圧信号Ｖｄｃ＝３５０Ｖ（最大）を印加し、整流電圧Ｖｄのパルス幅Ｔｐｗを１．５［μｓｅｃ］（最小値）とする制限をかけて、出力電流Ｉｏを１００％から１％まで減らした場合に必要なインダクタンス値Ｌｆを示している。
【００２３】
この図１４に示す特性によれば、出力電流Ｉｏが１００％から１０％までの範囲（すなわち、２０Ａから２Ａの範囲）では、フィルタリアクトル１１のインダクタンス値Ｌｆが２０μＨであっても、出力電圧Ｖｏを５０Ｖ一定に制御可能である。また、出力電流Ｉｏがその最大値（２０Ａ）の１％まで小さくなっても、フィルタリアクトル１１のインダクタンス値Ｌｆが５００μＨだけあれば、出力電圧Ｖｏにはリップルが生じないで、その大きさを５０Ｖに保持できる。
【００２４】
ところが、直流電源１からの入力電圧（２Ｖｄｃ）が高くなれば、負荷回路１３への出力電流Ｉｏがその最大値の１０％以下の大きさに低減することもある。そのような場合、出力電流Ｉｏの低減に応じてフィルタリアクトル１１のインダクタンス値Ｌｆを大きくしなければ、絶縁トランス８の巻線電圧のパルス幅が小さくなって、上述した整流電圧Ｖｄのパルス幅制限（１．５［μｓｅｃ］）に抵触する。そのため、出力電圧Ｖｏが一定値に制御されず、大きなリップルが生じてしまう。
【００２５】
このように、従来のハーフブリッジ形ＤＣ／ＤＣコンバータでは、直流電源１の電圧信号Ｖｄｃや出力電流Ｉｏが大きく変動するとき、フィルタリアクトル１１のインダクタンス値Ｌｆによっては出力電圧Ｖｏを安定して一定値に制御することができない場合があった。しかも、フィルタリアクトル１１は、そこに流れる電流Ｉｄの値に対応して大きくすれば、そこで消費されるエネルギーが大きくなるため、フィルタリアクトル１１も大型のものを用いることが不可欠となる。
【００２６】
しかし、従来のハーフブリッジ形ＤＣ／ＤＣコンバータでは、その小形、軽量化という要請と、安定した出力電圧の一定値制御とが互いに相反するという問題があった。
本発明はこのような点に鑑みてなされたものであり、直流電源電圧が大きくなって整流電圧のパルス幅制限にかかるまでに出力電流値が小さくなる場合でも、安定して出力電圧の一定値制御が可能なハーフブリッジ形電力変換装置を提供することにある。
【課題を解決するための手段】
【００２７】
本発明では上記の課題を解決するために、第１分圧コンデンサと第２分圧コンデンサの直列接続回路および第１スイッチング素子と第２スイッチング素子の直列接続回路がそれぞれ直流電源に対して並列に接続され、かつ前記第１、第２分圧コンデンサの接続点と前記第１、第２スイッチング素子の接続点との間に絶縁トランスの１次巻線が接続され、前記第１、第２スイッチング素子を交互にオン／オフ駆動することによって前記絶縁トランスの前記１次巻線に交流電力を供給するとともに、前記絶縁トランスの２次巻線から変圧された交流電圧を出力するハーフブリッジ形電力変換装置が提供される。
【００２８】
このようなハーフブリッジ形ＤＣ／ＤＣコンバータでは、前記交流電圧を直流の整流電圧に変換する整流回路と、前記整流電圧を平滑化して所定の出力電圧を所定の負荷回路に供給するフィルタ回路と、前記負荷回路への出力電流が所定の電流値以下になったことを検出して、前記絶縁トランスの前記１次巻線に対して直列に挿入されるリアクトル回路と、を備えたことを特徴とする。
【発明の効果】
【００２９】
上記構成のハーフブリッジ形電力変換装置によれば、絶縁トランスの１次側に適切なインダクタンス値を有するリアクトル回路を挿入することによって、１次側電圧を低下させることができ、出力電圧の一定値制御を容易に行える。
【図面の簡単な説明】
【００３０】
【図１】本発明のハーフブリッジ形ＤＣ／ＤＣコンバータの原理を説明する主回路構成図である。
【図２】本発明のハーフブリッジ形ＤＣ／ＤＣコンバータの原理を説明する等価回路図である。
【図３】出力電圧を一定値に制御するための出力電流と交流側リアクトルのインダクタンス値との関係を示す特性図である。
【図４】本発明の実施の形態に係るハーフブリッジ形ＤＣ／ＤＣコンバータを示す主回路構成図である。
【図５】図４のハーフブリッジ形ＤＣ／ＤＣコンバータの制御ブロックを示す図である。
【図６】図５の小出力電流検出回路の一例を示すブロック図である。
【図７】図５のゲート信号制御回路の一例を示すブロック図である。
【図８】図４のハーフブリッジ形ＤＣ／ＤＣコンバータが最小パルス幅で整流電圧を生成して動作する際の信号波形を示す図である。
【図９】図４のハーフブリッジ形ＤＣ／ＤＣコンバータが最大パルス幅で整流電圧を生成して動作する際の信号波形を示す図である。
【図１０】図４のハーフブリッジ形ＤＣ／ＤＣコンバータの出力電流と出力電圧との関係を示す特性図である。
【図１１】従来のハーフブリッジ形ＤＣ／ＤＣコンバータの代表的な主回路およびその制御ブロックを示す図である。
【図１２】ゲートパルス生成回路によるゲート駆動パルス信号の生成ロジックを示す信号波形図である。
【図１３】従来のハーフブリッジ形ＤＣ／ＤＣコンバータの各部の信号波形を示す図である。
【図１４】ハーフブリッジ形ＤＣ／ＤＣコンバータの出力電流とフィルタリアクトルのインダクタンス値の関係を示す特性図である。
【発明を実施するための形態】
【００３１】
最初に、本発明のハーフブリッジ形ＤＣ／ＤＣコンバータについて、その原理的な構成について説明する。図１は、本発明のハーフブリッジ形ＤＣ／ＤＣコンバータの原理を説明する主回路構成図である。
【００３２】
図１に示す主回路の構成において、従来のハーフブリッジ形ＤＣ／ＤＣコンバータ（図１１）と異なる点は、絶縁トランス８の交流側に適切なインダクタンス値を有する挿入リアクトル２１が設けられていることである。この挿入リアクトル２１は、絶縁トランス８の１次巻線８１に対して直列に挿入されている。
【００３３】
挿入リアクトル２１は、上述した課題に対して、出力電圧Ｖｏを一定の設定値に制御することを可能にするものである。図１に示すハーフブリッジ形ＤＣ／ＤＣコンバータにおいて、直流電源１の電圧信号（２Ｖｄｃ）が高くなり、出力電流Ｉｏが小さくなった時には、絶縁トランス（ＭＴＲ）８の１次巻線８１に挿入された挿入リアクトル２１が、その１次巻線８１の電圧信号Ｖｔ１を低下させるように機能するからである。
【００３４】
つぎに、図１に示すハーフブリッジ形ＤＣ／ＤＣコンバータの動作原理について説明する。
図２は、本発明のハーフブリッジ形ＤＣ／ＤＣコンバータの動作原理を説明する等価回路図である。ここでは、絶縁トランス８の２次巻線８２，８３と絶縁トランス８の２次側の回路成分とが、絶縁トランス８の１次側の換算値に置き換えられた等価回路を示している。
【００３５】
図１の絶縁トランス８は、そのインダクタンスの１次側換算値がＬｍｇで示されており、１次側電流をＩｔ１、２次側での整流電流Ｉｄの１次側等価換算値をＩｄｅ、トランス励磁電流をＩｍｇとしている。このとき、絶縁トランス８の１次巻線８１と各２次巻線８２，８３の巻線数比をｎ：１、挿入リアクトル２１のインダクタンス値をＬａｃ、フィルタリアクトル１１のインダクタンス値をＬｆとすれば、インダクタンス値Ｌｆと出力電圧Ｖｏの１次側換算値Ｌｆｅ，Ｖｏｅは、それぞれ次式（４）および（５）によって求めることができる。
【００３６】
Ｌｆｅ＝ｎ2・Ｌｆ  …（４）
Ｖｏｅ＝ｎ・Ｖｏ  …（５）
また、整流電流Ｉｄの１次側等価換算値Ｉｄｅは、次式（６）のように計算される。
【００３７】
【数１】
0005521790.tif 000002
【００３８】
これらの式（４）〜（６）において、出力電圧Ｖｏの１次側換算値Ｖｏｅ、インダクタンスＬｆの１次側換算値Ｌｆｅ、角周波数ω、インダクタンスの１次側換算値Ｌｍｇおよび（Ｖａｃ−Ｖｏｅ）はいずれも一定の値である。
【００３９】
ここから、式（６）の右辺に含まれる挿入リアクトル２１のインダクタンス値Ｌａｃを変更することによって、整流電流Ｉｄの１次側等価換算値Ｉｄｅを調整できることが分かる。したがって、出力電流Ｉｏの大きさに応じて挿入リアクトル２１のインダクタンス値Ｌａｃが変更されるようにハーフブリッジ形ＤＣ／ＤＣコンバータを構成すれば、絶縁トランス８の２次側回路に流れる直流電流Ｉｄの制御範囲を調整できる。すなわち、直流電源１の電圧信号が高くなり、出力電流Ｉｏが小さくなった時でも、最小出力電流値に対応するように絶縁トランス８の１次巻線８１に挿入される挿入リアクトル２１のインダクタンス値Ｌａｃを大きな値とすることで、パルス列の直流電圧Ｖｄはパルス時間幅の制限とは関係なく、出力電圧Ｖｏの一定値制御が可能となる。
【００４０】
図３は、出力電圧を一定値に制御するための出力電流と交流側リアクトルのインダクタンス値との関係を示す特性図である。
ここでは、図１４の特性図と同様、出力電圧Ｖｏ＝５０Ｖ一定に制御するために必要な挿入リアクトル２１のインダクタンス値Ｌａｃを縦軸に、出力電流Ｉｏを横軸に示している。そして、絶縁トランス８の１次側に電圧信号Ｖｄｃ＝３５０Ｖ（最大）を印加し、整流電圧Ｖｄのパルス幅Ｔｐｗを１．５［μｓｅｃ］（最小値）とする制限をかけて、出力電流Ｉｏを１００％から１％まで減らした場合に、必要な挿入リアクトル２１のインダクタンス値Ｌａｃを示している。
【００４１】
出力電流Ｉｏが１００％から１０％までの範囲（Ｉｏ＝２０Ａ〜２．０Ａ）では、挿入リアクトル２１のインダクタンス値Ｌａｃが０であっても、出力電圧Ｖｏ（＝５０Ｖ）を一定値に制御できる。そして、出力電流Ｉｏを更に小さい電流範囲で制御するためには、その最小電流値に対応して挿入リアクトル２１のインダクタンス値Ｌａｃを適当に選定すれば、引き続いてＶｏ一定値制御が可能となる。
【００４２】
つぎに、本発明のハーフブリッジ形ＤＣ／ＤＣコンバータの実施の形態について、図面を参照して詳細に説明する。
図４は、本発明の実施の形態に係るハーフブリッジ形ＤＣ／ＤＣコンバータを示す主回路構成図、図５は、図４のハーフブリッジ形ＤＣ／ＤＣコンバータの制御ブロックを示す図である。なお、図４、図５のそれぞれの構成要素について、図１１と対応するものに同じ符号を付して、それらの詳細な説明は省略する。
【００４３】
図４において、交流側の挿入リアクトル２１を含むリアクトル追加回路（ＳＣＡ）２０には、直流電源１に対して第３スイッチング素子４ａと第４スイッチング素子５ａの直列接続回路が、第１、第２スイッチング素子４，５の直列接続回路と並列に設けられている。また、絶縁トランス８の２次側には、フィルタ回路１０から負荷回路１３に出力される出力電流Ｉｏを検出する変流器（ＣＴｏ）２２が設けられている。このリアクトル追加回路２０と変流器２２以外については、上述した図１の主回路の構成要素と同じである。
【００４４】
図５の制御ブロックでは、出力電圧検出回路（ＶＤＥＴ）１４によって検出された出力電圧Ｖｏが出力電圧帰還入力Ｖｆｂとして電圧調整回路（ＶＲＥＧ）１５に帰還されている。また、変流器２２によって検出された出力電流検出信号Ｉｏ１は、小出力電流検出回路（ＳＣＤ）２３に帰還されている。小出力電流検出回路２３は、ゲート信号制御回路（ＧＣＮ）２４のコントロール回路２４ａ，２４ｂにそれぞれ切替え信号Ｓ３０を出力している。
【００４５】
ゲートパルス発生回路１６は、電圧制限回路１６１およびゲートパルス生成回路（ＰＧ）１６２から構成され、このゲートパルス発生回路１６で生成されたゲート駆動パルス信号Ｓ３１，Ｓ３２（図１１のＧ１，Ｇ２に対応する信号）がゲート信号制御回路２４に供給されている。ゲート信号制御回路２４では、負荷回路１３への出力電流Ｉｏの大きさに応じて、コントロール回路２４ａ，２４ｂが切替え動作を行う。ゲート駆動用増幅回路６，７とリアクトル追加回路２０のゲート駆動用増幅回路６ａ，７ａには、それぞれゲート駆動パルス信号Ｇ１，Ｇ２およびゲート駆動パルス信号Ｇ１１，Ｇ２１が切替えて出力されている。
【００４６】
これにより、図４のハーフブリッジ形ＤＣ／ＤＣコンバータでは、第１、第２スイッチング素子４，５とともに、リアクトル追加回路２０の第３、第４スイッチング素子４ａ，５ａのスイッチング制御が実行される。すなわち、出力電流Ｉｏが通常電流値であれば、第１スイッチング素子４と第２スイッチング素子５がスイッチング動作し、第３スイッチング素子４ａと第４スイッチング素子５ａはオフ状態に維持されている。しかし、出力電流Ｉｏが小さくなって、それが定められた電流値以下になると、第１スイッチング素子４と第２スイッチング素子５がオフ状態となり、第３スイッチング素子４ａと第４スイッチング素子５ａがスイッチング動作して、挿入リアクトル２１を直列に介して絶縁トランス８の１次巻線８１に１次電流が流れるようになる。
【００４７】
リアクトル追加回路２０では、出力電流Ｉｏが小さくなった時、挿入リアクトル２１が絶縁トランス８の１次巻線８１と直列に挿入される。したがって、負荷回路１３に対する出力電流Ｉｏが小さくなって絶縁トランス８に印加されるパルス電圧Ｖｔ１の時間幅Ｔｐｗに制限がかかる以前に、その電流値を出力電流検出用の変流器２２によって検出することで、絶縁トランス８の１次巻線８１に挿入リアクトル２１を直列に追加することができる。
【００４８】
図６は、図５の小出力電流検出回路の一例を示すブロック図である。
小出力電流検出回路２３は、２つのコンパレータ２３１，２３２と論理否定ゲート２３３とＪＫフリップフロップ２３４から構成されている。ここで、コンパレータ２３１，２３２には、それぞれ異なる基準信号（Ｉｏｍ＋ΔＩ），（Ｉｏｍ−ΔＩ）、および変流器２２からの出力電流検出信号Ｉｏ１が供給されている。一方のコンパレータ２３１は、その出力端子がＪＫフリップフロップ２３４のＪ入力端子と接続されている。他方のコンパレータ２３２の出力端子は、論理否定ゲート２３３を介してＪＫフリップフロップ２３４のＫ入力端子と接続されている。
【００４９】
ここで、ＪＫフリップフロップ２３４からは、検出電流値Ｉｏｍを基準にしてプラス側とマイナス側にそれぞれ電流幅ΔＩを有するヒステリシス特性をもって切替え信号Ｓ３０が出力される。これらの電流幅ΔＩは、負荷回路１３に出力される出力電流Ｉｏの変動に際して生じる電流リプル値を感知しない大きさに設定される。
【００５０】
例えば、検出電流値Ｉｏｍを出力電流Ｉｏの１０％に設定し、電流幅ΔＩを検出電流値Ｉｏｍの５％に設定した場合には、それぞれ以下の数値となる。
Ｉｏｍ＝０．１×２０＝２［Ａ］
ΔＩ＝０．０５×２＝０．１［Ａ］
図７は、図５のゲート信号制御回路の一例を示すブロック図である。
【００５１】
ゲート信号制御回路２４の２つのコントロール回路２４ａ，２４ｂは、４つのアンドゲート２４１〜２４４と論理否定ゲート２４５とから構成される。アンドゲート２４１，２４２には、それらの一方入力端子に切替え信号Ｓ３０が供給され、アンドゲート２４１の他方入力端子およびアンドゲート２４３，２４４の一方入力端子には、それぞれゲート駆動パルス信号Ｓ３１が供給されている。
【００５２】
アンドゲート２４２の他方入力端子には、ゲート駆動パルス信号Ｓ３２が供給されている。また、論理否定ゲート２４５には切替え信号Ｓ３０が供給され、ここで反転された信号がそれぞれアンドゲート２４３，２４４の他方入力端子に供給されている。
【００５３】
その結果、小出力電流検出回路２３からの切替え信号Ｓ３０が「１」のときには、ゲート信号制御回路２４に入力されたゲート駆動パルス信号Ｓ３１，Ｓ３２が、アンドゲート２４１からゲート駆動パルス信号Ｇ１として出力されるとともに、アンドゲート２４２からゲート駆動パルス信号Ｇ２として出力される。このとき、アンドゲート２４３，２４４には論理否定ゲート２４５から反転した切替え信号Ｓ３０（「０」）が供給されているため、ゲート駆動パルス信号Ｇ１１，Ｇ２１は出力されない。
【００５４】
切替え信号Ｓ３０が「０」のときは、アンドゲート２４３からゲート駆動パルス信号Ｓ３１がゲート駆動パルス信号Ｇ１１として出力され、アンドゲート２４４からはゲート駆動パルス信号Ｇ２１が出力されるように動作する。そして、アンドゲート２４１，２４２には論理否定ゲート２４５からの切替え信号Ｓ３０が供給されているため、ゲート駆動パルス信号Ｇ１，Ｇ２は出力されない。
【００５５】
つぎに、キャリヤー周波数ｆｃを４０ｋＨｚとした場合における整流電圧Ｖｄのパルス幅Ｔｐｗの調整可能範囲について考察する。
図８は、図４のハーフブリッジ形ＤＣ／ＤＣコンバータが最小パルス幅で整流電圧を生成して動作する際の信号波形を示す図である。また、図９は、図４のハーフブリッジ形ＤＣ／ＤＣコンバータが最大パルス幅で整流電圧を生成して動作する際の信号波形を示す図である。
【００５６】
前述した図１３に示すように、キャリヤー周波数ｆｃを４０ｋＨｚとすると、整流電圧Ｖｄのパルス幅Ｔｐｗの調整可能範囲は、最小時間幅１．５［μｓｅｃ］から最大時間幅１１．０［μｓｅｃ］（＝１２．５μｓｅｃ−１．５μｓｅｃ）となる。この調整可能範囲の割合は、（１１．０−１．５）／１２．５＝０．７６、すなわち７６％となる。
【００５７】
図３において、一例として絶縁トランス８の巻線数比がｎ：１（１次：２次）であるとして、フィルタリアクトル１１のインダクタンスＬｆおよびフィルタコンデンサ１２のキャパシタンスＣｆを、以下のように設計する。ここでも、直流電源１の電圧を２Ｖｄｃ、整流回路９の整流電圧をＶｄ、整流電流を１ｄ、出力電圧をＶｏ、および出力電流をＩｏで表している。
【００５８】
直流電源１の電圧信号Ｖｄｃと出力電流Ｉｏがそれぞれ変動する場合に、その変動範囲のうち最も厳しい条件下で出力電圧Ｖｏが確保されなければならない。そこで、電圧信号Ｖｄｃが最小であって、かつ出力電流Ｉｏが最大の場合でも、絶縁トランス８の巻線電圧パルス幅Ｔｐｗが最大（１１．０［μｓｅｃ］）となったときに、出力電圧Ｖｏが５０［Ｖ］以上なければならない。すなわち、Ｖｄｃ＝５０［Ｖ］、Ｉｏ＝２０［Ａ］のとき、Ｔｐｗ＝１１．０［μｓｅｃ］でＶｏ＞５０［Ｖ］とするためには、絶縁トランス８の巻線数比ｎについて、以下の不等式が成立することが必要になる。
【００５９】
（１５０Ｖ×１１．０μｓｅｃ／１２．５μｓｅｃ）／ｎ＞５０Ｖ    …（７）
この（７）式よりｎ＜２．６４となるが、ここでは絶縁トランス８の巻線ドロップ、トランス損失等を考慮して、ｎ＝２．４とする。フィルタコンデンサ１２のキャパシタンスＣｆの値は、Ｖｄｃ＝３５０［Ｖ］、Ｔｐｗ＝１２．５／２（＝６．２５［μｓｅｃ］）、Ｉｏ＝２０［Ａ］の時、Ｖｏのリップル率が１％以下となるよう、フィルタコンデンサ１２のキャパシタンスＣｆの値を設計する。
【００６０】
【数２】
0005521790.tif 000003
【００６１】
式（８）の右辺を計算すると２５０［μＦ］となるが、ここではフィルタコンデンサ１２の大きさに余裕を持たせて３００［μＦ］とする。
さらに、Ｖｄｃ＝３５０Ｖ、Ｉｏ＝２０Ａのとき、整流電流Ｉｄの変化幅（ΔＩｄ）が２０Ａとなるようにフィルタリアクトル１１のインダクタンス値Ｌｆを設計する。
【００６２】
【数３】
0005521790.tif 000004
【００６３】
式（９）の右辺を計算すると、４．２８［μｓｅｃ］となる。この値を次式（１０）のＴｐｗに代入する。
【００６４】
【数４】
0005521790.tif 000005
【００６５】
式（１０）の右辺を計算すると２０．５［μＨ］となるが、ここではフィルタリアクトル１１の大きさに余裕を持たせて、そのインダクタンス値Ｌｆを２０［μＨ］に設定する。
【００６６】
図１０は、図４のハーフブリッジ形ＤＣ／ＤＣコンバータの出力電流と出力電圧との関係を示す特性図である。
ここでは、Ｖｏ＝５０Ｖで一定制御をするに当たって、最も厳しい電源電圧条件となるＶｄｃ＝３５０Ｖ（最大）の場合について、上述した回路常数を用いて出力電圧Ｖｏのパルス幅Ｔｐｗが１．５μｓｅｃ（最小）、出力電圧Ｖｏが５０Ｖ、負荷回路１３を最大出力電流２０Ａ（１００％）のときの抵抗値（＝５０Ｖ／２０Ａ＝２．５Ω）より大きくして、出力電流Ｉｏを１００％から１％まで減らした場合の一定制御が可能となる範囲を示している。
【００６７】
出力電流Ｉｏが１００％から１０％までの範囲（Ｉｏ＝２０Ａ〜２．０Ａ）では、出力電圧Ｖｏを５０Ｖとする一定制御が可能であるが、これより負荷回路１３が大きくなると出力電圧Ｖｏは５０Ｖより大きくなって制御が不能になる。これは、絶縁トランス８のパルス電圧時間幅Ｔｐｗが制限値１．５［μｓｅｃ］に制限され、これ以上パルス幅が小さくならないためである。
【００６８】
図４に示すように、ハーフブリッジ形ＤＣ／ＤＣコンバータにおいては、直流電源１の電圧信号および出力電流Ｉｏが大きく変動する場合、直流電源の電圧２Ｖｄが高くなり、出力電流Ｉｏが小さくなったとき、絶縁トランス８の巻線電圧パルス幅Ｔｐｗが小さくなり、パルス幅制限にかかると出力電圧Ｖｏを一定値に制御することができなくなる。
【００６９】
そこで、出力電流Ｉｏが１０％より更に小さくなるときは、パルス幅Ｔｐｗが最小制限値にかかることなく制御できるための対策が必要となる。
すなわち、図１０に示す特性であれば、出力電流Ｉｏが１００％から１０％までの範囲（Ｉｏ＝２０Ａ−２．０Ａ）で第１、第２スイッチング素子４，５がスイッチングし、出力電流Ｉｏが１０％以下で１％（Ｉｏ＝０．２Ａ）まで変化する場合には、リアクトル追加回路２０の第３スイッチング素子４ａと第４スイッチング素子５ａがスイッチングして絶縁トランス８の１次側に挿入リアクトル２１が挿入される。
【００７０】
つぎに、交流側の挿入リアクトル２１について、上述した数値を用いた場合の効果について、従来装置と比較して検討を行う。
第３スイッチング素子４ａおよび第４スイッチング素子５ａの最大電流は、出力電流Ｉｏが１０％であるので、Ｉｏ＝２０Ａ（１００％）のときの第１スイッチング素子４および第２スイッチング素子５の電流より大幅に小さくなる。実際は、Ｉｏ＝２０［Ａ］とＩｏ＝２［Ａ］の場合では、絶縁トランス８の電圧パルス幅が異なるため、実効値計算で第３スイッチング素子４ａと第４スイッチング素子５ａに流れる電流値は第１、第２スイッチング素子４，５の電流値の１５％にすぎない。
【００７１】
同様に、挿入リアクトル２１の電流値では、実効値計算でＩｏ＝２［Ａ］の場合には、Ｉｏ＝２０［Ａ］の場合の１７％になる。したがって、第３スイッチング素子４ａと第４スイッチング素子５ａでは、その最大発生損失はそれぞれ第１、第２スイッチング素子４，５の最大発生損失の１／５以下となって、１／５以下の電流容量の素子が適用可能となる。
【００７２】
図３の特性図に示すように、出力電流Ｉｏが０．２Ａ（１％）であれば、挿入リアクトル２１のインダクタンス値Ｌａｃは１９０［μＨ］である。そして、挿入リアクトル２１を流れる電流は、Ｉｏ＝２Ａ（１０％）のときの値に等しいから、実効値計算で０．９６［Ａｒｐｍ］となる。この程度の大きさの挿入リアクトル２１であれば、２２ｍｍ（外径）×１４ｍｍ（高さ）のトロイダルコア鉄心を用いて十分に実現することができる。したがって、リアクトル追加回路２０は第３スイッチング素子４ａと第４スイッチング素子５ａと鉄心入りの挿入リアクトル２１、および付随するゲート駆動用増幅回路６ａ，７ａだけで構成することができ、小形でコンパクトなモジュール構造に纏めることが可能となる。
【００７３】
このように、出力電流Ｉｏが１０％以下と大幅に小さくなる場合でも、リアクトル追加回路２０を付加することにより容易に出力電圧一定制御が可能となり、装置全体として小形、コンパクト化でき、モジュール構造として製作できるため、信頼性が高く、メンテナンスも容易となる。
【００７４】
こうしたリアクトル追加回路２０を構成して実現される本実施の形態の利点についてさらに説明する。
図１１の従来装置では、Ｖｄｃ＝３５０［Ｖ］、ｎ：１＝２．４：１、Ｃｆ＝３００［μＦ］として、出力電流Ｉｏが１００％から１％（Ｉｏ＝２０Ａ〜０．２Ａ）の負荷変動がある場合に、Ｖｏ＝５０［Ｖ］に制御するためのフィルタリアクトル１１の必要インダクタンス値Ｌｆは、図１４に示す特性図から５００［μＨ］となる。
【００７５】
フィルタリアクトル１１を、この仕様で鉄心入り直流リアクトルによって実現する場合の大きさを試算すると、鉄心外形２００［ｍｍ］×１５０［ｍｍ］×５０［ｍｍ］で、その断面積が２０００［ｍｍ2］の鉄心と巻数１０［Ｔ］の構成が必要になる。一方で、絶縁トランス８の１次側に追加される挿入リアクトル２１のインダクタンス値Ｌａｃを１９０［μＨ］として、Ｉｏ＝２Ａ（１０％）のときの１次電流Ｉｔ１のピーク値Ｉｔ１ｐは励磁電流分を含めて４［Ａ］と計算される。このインダクタンス値Ｌａｃが１９０［μＨ］、Ｉｔ１ｐ＝４［Ａ］の条件に見合うように、鉄心とトロイダルコアを用いたフィルタリアクトル１１では、その大きさが（外径３８［ｍｍ］−内径２２［ｍｍ］）×１４［ｍｍ］で巻数６［Ｔ］の構成となる。
【００７６】
両鉄心の大きさを単純に比較しても、
２π×１９2×１４／２００×１５０×５０＝０．０２１
即ち２％程度の大きさとなり、大幅に小さなリアクトルによって図４のハーフブリッジ形ＤＣ／ＤＣコンバータが実現できることがわかる。
【００７７】
さらに、図４のハーフブリッジ形ＤＣ／ＤＣコンバータにおいて、Ｖｄｃ＝３５０［Ｖ］、ｎ：１＝２．４：１、Ｃｆ＝３００［μＦ］の同じ条件で、挿入リアクトル２１を含むリアクトル追加回路２０の大きさについて検討する。
【００７８】
第３スイッチング素子４ａおよび第４スイッチング素子５ａが最大損失を発生するのは、出力電流Ｉｏが１０％（Ｉｏ＝２［Ａ］）のときである。このときの各素子の実効電流は０．７１［Ａｒｍｓ］と計算される。
【００７９】
また、出力電流Ｉｏが１００％（２０Ａ）のときの第１スイッチング素子４および第２スイッチング素子５の実効電流は、４．６２［Ａｒｍｓ］と計算される。実効電流でも０．７１／４．６２＝０．１５３、すなわちリアクトル追加回路２０のスイッチング素子４ａ，５ａは、第１、第２スイッチング素子４，５と比較して１５％程度まで小さくできる。したがって、リアクトル追加回路２０には小電流容量のスイッチング素子を適用して、冷却フィンを省略することも可能となる。
【００８０】
このように、本発明のハーフブリッジ形電力変換装置では、装置を大形にすることなく、絶縁トランス８の１次巻線側にリアクトル回路を挿入するようにしたので、絶縁トランス８の電圧時間幅Ｔｐｗが制限値にかかるまでに出力電流Ｉｏが小さくなる場合でも、安定して出力電圧の一定値制御ができる。
【００８１】
また、リアクトル追加回路２０のスイッチング素子に小電流素子を適用することができるから、それらのゲート駆動用増幅回路６ａ，７ａについても小電流化が図られ、その規模をミニチュア化できる。
【００８２】
さらに、ゲート信号制御回路２４を設けることにより、第３スイッチング素子４ａおよび第４スイッチング素子５ａには、第１、第２スイッチング素子４，５の電圧調整回路１５およびゲートパルス発生回路１６を共用することができるので、制御ブロックを構成する回路が複雑化することもない。
【００８３】
以上、一実施の形態として説明したハーフブリッジ形電力変換装置は、リアクトル追加回路２０のスイッチング素子４ａおよび５ａ、その駆動回路６１および７１は、いずれも第１、第２スイッチング素子４および５とその駆動回路６および７と比較して、格段に小さい容量で実現可能となる。また、追加される挿入リアクトル２１も、小形のトロイダルコアにより構成されるため、リアクトル追加回路２０は小形・コンパクトな構造で実現可能である。したがって、電源電圧の大幅な変動、並びに負荷変動幅が非常に大きい場合であっても、電力変換装置としては簡単な回路の追加だけで対処することができる。
【符号の説明】
【００８４】
１  直流電源
２  第１分圧コンデンサ
３  第２分圧コンデンサ
４  第１スイッチング素子
４ａ  第３スイッチング素子
５  第２スイッチング素子
５ａ  第４スイッチング素子
６  第１スイッチング素子のゲート駆動用増幅回路
６ａ  第３スイッチング素子のゲート駆動用増幅回路
７  第２スイッチング素子のゲート駆動用増幅回路
７ａ  第４スイッチング素子のゲート駆動用増幅回路
８  絶縁トランス
９  整流回路
１０  フィルタ回路
１１  フィルタリアクトル
１２  フィルタコンデンサ
１３  負荷回路
１４  出力電圧検出回路
１５  電圧調整回路
１６  ゲートパルス発生回路
２０  リアクトル追加回路
２１  挿入リアクトル
２２  出力電流検出用の変流器
２３  小出力電流検出回路
２４  ゲート信号制御回路
２４ａ，２４ｂ  コントロール回路
６１  第３スイッチング素子のゲート駆動用増幅回路
７１  第４スイッチング素子のゲート駆動用増幅回路
１６１  電圧制限回路
１６２  ゲートパルス生成回路
【図１】
0005521790.tif 000006
【図２】
0005521790.tif 000007
【図３】
0005521790.tif 000008
【図４】
0005521790.tif 000009
【図５】
0005521790.tif 000010
【図６】
0005521790.tif 000011
【図７】
0005521790.tif 000012
【図８】
0005521790.tif 000013
【図９】
0005521790.tif 000014
【図１０】
0005521790.tif 000015
【図１１】
0005521790.tif 000016
【図１２】
0005521790.tif 000017
【図１３】
0005521790.tif 000018
【図１４】
0005521790.tif 000019