(57)【特許請求の範囲】
【請求項１】
時間分割多重（ＴＤＭ）方式により送信部から受信部へ複数のデータ語が複数の時間スロットを含むデータフレームで送信されるデータ送信方法であって、
前記データフレームの出力に特定数の出力バッファが提供され、前記出力バッファはデータ出力の際に交互に使用され、当該データ送信方法は、
前記データフレームの少なくとも１つの特定のデータ語の未使用部分の位置に複数の印付けビットを挿入し、挿入された前記印付けビットをデータフレーム毎に所定の順に変更する工程を有し、
前記データフレーム毎に前記印付けビットを変更するための前記所定の順の長さは、データ出力の際に交互に使用される前記出力バッファの数に１を加えたものにより規定される、データ送信方法。
【請求項２】
前記特定のデータ語は、前記データフレームの先頭に位置する、請求項１に記載のデータ送信方法。
【請求項３】
前記印付けビットは、前記特定のデータ語の先頭又は末尾に位置する、請求項１に記載のデータ送信方法。
【請求項４】
前記データフレームの前記データ語において、前記未使用部分が既定の位置にあり、前記印付けビットのあり得るビットの並びから区別できるビットの並びが、前記印付けビットの少なくとも該位置の前記未使用部分に挿入される、請求項１乃至３の何れか１項に記載のデータ送信方法。
【請求項５】
前記出力バッファ各々における印付け処理過程において、前記データフレームの前記特定のデータ語の前記未使用部分内の対応する前記位置において前記印付けビット各々が設定される、請求項１によるデータ送信方法。
【請求項６】
前記特定のデータ語は、前記出力バッファにおける前記データフレームの先頭に位置する、請求項５に記載のデータ送信方法。
【請求項７】
前記印付けビットは、前記出力バッファにおける前記特定のデータ語の先頭又は末尾に位置する、請求項５に記載のデータ送信方法。
【請求項８】
前記データフレームの前記データ語において、前記未使用部分が既定の位置にあり、印付けを行う手段は、前記印付けビットのあり得るビットの並びから区別できるビットの並びを、前記印付けビットの少なくとも該位置にある前記未使用部分に挿入する、請求項５に記載のデータ送信方法。
【請求項９】
前記出力バッファ各々における印付け処理過程において、印付けを行う手段は、前記データフレームの前記特定のデータ語の前記未使用部分内の対応する前記位置に、前記印付けビットを設定する、請求項５に記載のデータ送信方法。
【請求項１０】
２つの出力バッファが使用され、印付けを行う手段は、３つの順番により前記印付けビットの並びを変える、請求項５に記載のデータ送信方法。
【請求項１１】
前記受信部が誤り検出手段を備え、前記誤り検出手段は、受信したデータフレームに前記所定の順を確認できるか否かを判定し、前記受信したデータフレームに前記所定の順を確認できなかった場合には、誤りを通知する、請求項５に記載のデータ送信方法。
【請求項１２】
請求項１に記載のデータ送信方法を実行する装置であって、送信部及び受信部を有し、前記送信部及び前記受信部間の通信リンクを有し、時間分割多重（ＴＤＭ）方式により複数のデータ語をデータフレームで送信し、
前記データフレームの出力に特定数の出力バッファが設けられ、前記出力バッファはデータ出力の際に交互に使用され、
誤り検出を行う印付け手段が前記送信部に設けられ、前記印付け手段は少なくとも１つの出力バッファにアクセスし、前記データフレームの特定のデータ語の未使用部分の位置に複数の印付けビットを設定し、第１の並びの印付けビットを確認し、
前記印付け手段は、データフレーム毎に前記印付けビットの並びを少なくとも第２の並びに前記所定の順に変更し、
前記印付けビットの並びを変更する前記所定の順は、前記出力バッファの特定数プラス１個の順番で規定される、装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ送信の技術分野に関する。本発明はとりわけ、ＴＤＭ方法により、複数のデータ語が、複数の時間スロットを備える１つのデータフレームに納まって、送信部から受信部に送信される、データ送信の技術分野に関する。また、本発明は、その方法を行うための装置に関する。
【背景技術】
【０００２】
例えば、最近の世代の音声ミキシング作業台では、１６音声チャンネルを処理できる。この音声チャンネルはモノーラルチャンネルである。このような装置では、音声チャンネルの処理を、ＤＳＰ（デジタル信号処理装置）が行う。この目的のために、全てのチャンネルは、１つ以上のアナログ／デジタル変換器を使ってデジタル化されている。デジタル音声データは、まず、記憶部に入る。記憶部から、デジタル音声データは、必要に応じて、ＤＳＰに送られる。処理後のデータは、種々のスピーカーに送られる。この場合にデジタル／アナログ変換器を通る。又は、処理後のデータは、デジタル若しくはアナログのインターフェースを通って出力されるように準備される。ドルビー（登録商標）デジタル５：１サラウンドサウンドの信号を出力するだけでも、６個の独立したモノーラルチャンネルを、デジタル／アナログ変換して、出力する必要がある。ＤＶＤ（登録商標）−Ａｕｄｉｏの標本化方法は、２４ビットの分解能（ダイナミックレンジ）を備える語の幅と、９６ｋＨｚの標本化周波数とを用いる。６個のチャンネルを、ＤＳＰから出力回路に送信することは、それ相応に複雑である。出力回路を例えば、本願で検討するミキシング作業台においては、ＦＰＧＡの部品で実装する。ＴＤＭ（時分割多重化）の方法は、このデータ送信に適していることが解っている。１６個のモノーラルチャンネルが、それぞれ３２ビットのデータ語を持っているものを、ＴＤＭのデータフレーム１個で同時に送信できる。１つのＴＤＭのデータフレームの送信には、１／４８，０００秒かかる。対応する有線のインターフェースは、クロック線、フレーム同期線、及び、２つの単方向ビット直列データ送信線を含む。このような有線のインターフェースは、外部からの電磁雑音には強いが、それでもデータ送信には問題がある。
【０００３】
ＤＳＰとＦＰＧＡ部品の間のＴＤＭ方法によるデータ送信は、ＤＭＡ（直接メモリーアクセス）の助けによって、大部分は自動的に行われる。つまり、ＤＳＰ核の側での処理は不要ということである。ＤＭＡ部は一般にＤＳＰの周辺部分である。これによってＤＳＰ核の負担を軽くする。従ってＤＳＰ核は他の作業に集中できる。他の作業とは例えばデジタル音声データの符号化及び復号である。対照的に、ＤＳＰが処理する、関連するソフトウェアは、誤りを起し易い。とりわけ、まだ開発段階にあっては、そうである。ソフトウェアの誤りが起った場合、結果として、音声データを出力するための出力一時記憶に、新しいデータが入ってこないことがある。データを出力する処理過程はＤＭＡ制御の下に行われる。従って、このことが意味するのは、出力一時記憶にある同じデータが繰り返して出力され，ＴＤＭインターフェースを通ってＦＰＧＡ部品に送られるということである。この同じデータは次に、同様に繰り返して再生され、スピーカーから同じ音が繰り返し出てしまう。これは不快で邪魔な雑音になってしまう。
【０００４】
データ語の誤りが起りうることさえ経験されている。この場合、音声の標本の１語のみが損傷し、その１語のみが、出力一時記憶に書かれない。すると結果として、その後の全ての音声データ語が、１つずつ位置がずれてしまう。これにより、このようなデータが出力されると、音声チャンネルが入れ替わってしまう。即ち、５．１チャンネルの場合であれば、前方スピーカー、左スピーカー、中央スピーカー、右スピーカー、後方スピーカー、及びサブウーファーにそれぞれ割り振るべきデータが、１つずつずれてしまう。当然、音もそのようにずれて鳴ってしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、このような場合の誤りを検出し、その結果生じる、悪い効果を防ぐことである。
【課題を解決するための手段】
【０００６】
この課題を、独立請求項１及び請求項８の方策によって、解決する。この場合、誤りを検出する方策として、複数の印付けビットを、ＴＤＭのデータフレームの、特定のデータ語の未使用区画の中に挿入する。ここで、印付けビットの並びは、１つのデータフレームから別のデータフレームに、決められた順で変わる。この方策によれば、受信装置において、データフレームを受信した各々の場合に、そのデータフレームには、決められた位置に印付けビットがあるかどうか、及び、印付けビットは、決められた順に従って、次に来るべき並びに対応しているかどうかを、確認できるという効果がある。この確認ができなかった場合には、誤りを検出したことになり、次の何れか片方が可能である：誤り状態レジスターを設定する；又は、誤りをＤＳＰに送り返す。これにより、ＤＳＰで走っているソフトウェアを再起動するように、指示できる。再起動の結果、レジスターを初期化し、データの送信も再開する。これにより、チャンネルが入れ替わっていたかもしれない状況を排除できる。この誤りの検出はまた、出力一時記憶に置かれる印付けビットの並びは、ＤＭＡのデータ出力処理過程によって、繰り返して送信されるという事実に基づいている。印付けビットの順を決めて、データフレームを出力一時記憶の中で単に繰り返すだけでは、その順を生成できないように合意すれば、誤りを検出する方法は信頼できるようになる。
【発明の効果】
【０００７】
独立請求項に記載した本発明の、有利な発展及び改良は、従属請求項に記載の方策によって可能である。印付けの処理過程において、データフレームの特定のデータ語の未使用区画の中の対応する位置にある印付けビットが、各々について正しい出力一時記憶で設定すれば、高度に有利である。これにより、プログラムが正しく処理していることを、ＤＳＰの側から確認できる。
【０００８】
同様に有利なのは、１つのデータフレームから別のデータフレームに、印付けビットを変えるための決められた順は、データを出力するために、何個の出力一時記憶が交互に使われるかによって、決められる場合である。これにより誤りの検出ができる。例えば、２つの出力一時記憶を交互にＤＭＡの処理過程で使う場合には、決められた順として、３つの順を使えば有利となる。その理由は、２つの順のみが、２つの出力一時記憶の内容を連続的に出力することの結果として生じるからである。誤りを検出する方法は、受信側で、順を評価し、２つの順のみを検出した場合には、誤りであることを伝える。
【発明を実施するための最良の形態】
【０００９】
本発明を実施するための形態の例を図面に示す。本発明を実施するための形態の例を後述の実施例においてより詳細に説明する。
【実施例】
【００１０】
図１は、音声ミキシング作業台の大まかな区画図を示す。ここで参照番号１０は送信部であるＤＳＰを示す。ＤＳＰは従来技術に置いて周知である。複数のＤＳＰが具体的な応用のために入手できる。ＡＮＡＬＯＧ  ＤＥＶＩＣＥＳ（登録商標）社が製造したＡＤＳＰ―２１１６１Ｎという型番の信号処理装置を、本発明の具体的な実施例で参照する。この処理装置は、特化した処理装置核、同一半導体基板上の記憶装置部、ＤＭＡ部、及びデータ入出力のための様々なインターフェースを持つ。図１はその要素を示す。１３は処理装置核である。１４は記憶装置部である。１１はＤＭＡ部である。１２はＴＤＭインターフェースである。記憶装置部１４の中に、２つの出力一時記憶（１５と１６）を別々に強調している。２つの出力一時記憶（１５と１６）から、ＴＤＭインターフェース１２へのデータの出力は、ＤＭＡによって行われる。
【００１１】
参照番号３０は、第１の外部記憶部品を示す。参照番号４０は、第２の外部記憶部品を示す。双方の記憶部品は、ＤＳＰ１０に、並列データバス５０で繋がっている。参照番号２０は、受信部であるＦＰＧＡ部品を示す。ＦＰＧＡとは、現場でプログラム可能なゲートアレイである。種々の音声チャンネルのための種々の入出力部を、このＦＰＧＡ部品２０に統合する。アナログ／デジタル変換器及びデジタル／アナログ変換器はＦＰＧＡの外部に配置される。これらは図示していない。既知のＳＰＯＲＴインターフェースは直列ポートに対応する。ＳＰＯＲＴインターフェースをデータの入出力のために用いてもよい。ＴＤＭインターフェースのために使う論理回路も更にＦＰＧＡ２０の中に位置する。このことは、いかなる直列データ送信とも同様に、ＴＤＭのフレームに納まっているデータを処理するための、シフトレジスターと、シフトレジスターの中にあるデータを、個々のアナログ／デジタル変換器部又はデジタル／アナログ変換器部に割り当てる部とを必要とする。更に、所謂状態機械がこのＦＰＧＡ部品の中に位置している。この状態機械は、本発明による方法の助けによって、誤りの検出を行う。ＦＰＧＡ部品２０はまた、更なるインターフェースも含む。即ち、例えば、補助のバスインターフェースがあり、更なる超小型制御器７０がこの装置を設定できる。この目的のために、外部の超小型制御器７０は、更なるバスによって、ＦＰＧＡ部品２０及びＤＳＰ１０に接続する。ＦＰＧＡ部品の典型的な設定は、次の２つに関係する。（１）存在するどのアナログからデジタルへのチャンネルが、ＴＤＭインターフェースの送信リンクである信号線６０によって、ＤＳＰ１０に向けられるように意図されるかの選択の可能性。（２）ＤＳＰが処理したデータを出力することを意図する、デジタルからアナログへの変換器の選択。
【００１２】
図２は、ＴＤＭのデータフレームの構成を示す。ＴＤＭのデータフレームは、１６個のデータ語のための時間スロットを含む。個々の時間スロットを参照記号ＳＬ０〜ＳＬ１５で示す。３２ビットのデータ語を、スロットＳＬ０〜ＳＬ１５の各々に入れて送信できる。本実施例に示す、音声のデータ語を送信する応用の場合は、音声のデータ語を、２４ビットのダイナミックレンジで送信する。即ち、８ビットの幅を持つデータの区画が、時間スロットＳＬ０〜ＳＬ１５の各々において、使われていないということになる。図２は、未使用のデータ区画が、各時間スロットの先頭部分にまとめられていることを示す。先頭とはいっても、データ語のビットの数え方からすると、末尾の８ビットであるビット番号２４〜３１となっているのが、未使用のデータ区画である。このＴＤＭのデータフレームは、１６個のモノーラルの音声チャンネルを送信するのに十分である。
【００１３】
応用によっては、１６の時間スロットの全てを同時に使う必要は無い。とりわけ、ＦＰＧＡ２０からＤＳＰ１０へのデータの送信と、逆方向であるＤＳＰ１０からＦＰＧＡ２０へのデータの送信とでは、違いがある。この装置は音声ミキシングの作業台である。従って、この装置の主な作業は、ＦＰＧＡ２０からＤＳＰ１０に入ってくる、複数の音声チャンネルをミキシングすることである。ＤＳＰ１０の処理によって、１つのミックス済みのチャンネルが、複数の音声チャンネルからできあがる。そしてこの１つのミックス済みのチャンネルを、ＤＳＰ１０からＦＰＧＡ２０を経由して出力することになる。従って、ＤＳＰ１０からＦＰＧＡ２０への向きは、通常、ＦＰＧＡ２０からＤＳＰ１０への向きに比べて、より少ない数のチャンネルを出力する。
【００１４】
誤りを検出するための印付けビットを、図２に示す参照記号Ｍ１とＭ２で示す。この２つのビットは、ＴＤＭのデータフレームの先頭に位置する。ただし、この印付けビットは、このデータフレームの最初の時間スロットの先頭のみに位置する。最初のデータ語の未使用の８ビットの区画のうち、残りの６ビットは、依然として使われていない。この残りの６ビットの中身は、その時間スロットにある音声データ語の、所謂拡張正負符号である。即ち、この６ビットの区画は、全て０か、全て１かの何れかである。印付けビットＭ１とＭ２を、印付け処理過程において、ＤＳＰのソフトウェアの側で、個別に設定する。この場合、２つのビットの並びである、％０１と％１０のみを用いる。ただし、％はビット列の２進表記を導入する。このことも図２に示す。
【００１５】
図３は、ＴＤＭインターフェースの信号線の送信リンクである６０を通るデータ送信のための信号図を示す。クロック信号を一番上に示す。クロック信号の立ち下がりに合わせて、開始信号（又はフレーム同期信号）ＦＳが、フレーム同期線を通って、データ送信の先頭で、送信される。この開始信号は負論理であり、１つのデータビットの送信時間だけ持続する。この開始信号と同時に、最初のデータビットが、データ線Ｄを通って送信される。この最初のデータビットとは、印付けビットＭ１である。要するにこの印付けビットＭ１がデータフレームで最初に送信される。有線のＴＤＭインターフェースの信号線６０は、主／従型のバスインターフェースとして設計されている。ＤＳＰ１０の対応するＴＤＭインターフェース１２は、主として動作し、ＦＰＧＡ部品２０の相手方（図示していない）は従として動作する。従って、データ送信のためのクロックは、ＤＳＰ１０が決める。同様に、フレーム同期線を通るフレーム同期信号も、ＤＳＰ１０のみが送出する。
【００１６】
印付けビットの、ビットの並びを変えるための、決められた順として、３つの順を使う。第１のビットの並びである％０１をＦ０と呼び、第２のビットの並びである％１０をＦ１と呼ぶ。すると、決められた順は、Ｆ１−Ｆ０−Ｆ０という型になる。この順は、自動化したＤＭＡ処理が、２つの出力一時記憶１５と１６にあるデータを交互に出力しても、生成できない。Ｆ１−Ｆ０−Ｆ１−Ｆ０．．．というような順か、Ｆ０−Ｆ０−Ｆ０．．．というような順だけが、そのような誤った場合に起り得る。ＦＰＧＡ部品２０の誤り検出部が、Ｆ１−Ｆ０−Ｆ０という順を期待するようにプログラムされていれば、ＦＰＧＡ部品２０の誤り検出部は、ＤＳＰ１０の印付け部が誤ったとたんに、誤りを検出できる。
【００１７】
印付けの処理過程は次のように進む。出力一時記憶１５と１６の、２つの最初のビットが、決められた順に従う、専用の仕方で設定される。次に、出力一時記憶にあるデータを出力する。
【００１８】
図４は、誤りが起った場合の印付けビットの並びの、例の順を示す。時刻ｔ１で、ビットの並びＦ０を検出した。このビットの並びは、順において正しい位置にあると仮定する。従って、時刻ｔ１では、誤りは検出されない。時刻ｔ２で、誤り検出で用いるＦ０でもＦ１でもないビットの並びＥが、ＴＤＭのデータフレームで見つかった。前述の通り、２つのビットの並び％０１と％１０のみを、印付けのビットの並びとして用いる。従って、残るビットの並びは％００と％１１である。誤りの場合は、ビットの並び％００と％１１がデータフレームの最初の位置にＥとして現れうる。これが起り得るのは、例えば、ＤＭＡの処理過程が誤りを起した場合である。時間スロットＳＬ０〜ＳＬ１５の各々の最初の８ビットは未使用であり、もともとは全て１か全て０かに設定されていたから、ＤＭＡの処理過程によるデータ語の不具合も、このように誤りとして検出できる。誤りを時刻ｔ２で検出したとすると、ＤＳＰのソフトウェア一式を再起動する。その後のデータフレームのＦ１（時刻ｔ３）、Ｆ１（時刻ｔ４）、Ｅ（時刻ｔ５）も、誤りとして検出される。決められた順であるＦ１−Ｆ０−Ｆ０という順が、データの流れで生じていないためである。時刻ｔ８において、ようやく、データをスピーカーに出力することが許される。時刻ｔ８で、決められた順であるＦ１−Ｆ０−Ｆ０が、データの流れで正しく生じたことが、初めて判るからである。この順は、時刻ｔ９及び時刻ｔ１０における更なるデータ送信にも正しく組み込まれている。
【００１９】
前述の通り、誤りを検出するための状態機械も、ＦＰＧＡ部品２０に実装されている。どのようにこの状態機械が動作するかを、図５に示す。図５は、４つの状態Ｓ１、Ｓ２、Ｓ３、及びＥＤを、円を用いて示している。例えば、正しいビットの並びＦ１がデータの流れでやって来たら、状態Ｓ１を取る。ビットの並びＦ０が次にデータの流れで生じたら、この状態機械は状態Ｓ１から状態Ｓ２に移る。ビットの並びＦ０がデータの流れで再度生じたら、この状態機械は状態Ｓ２から状態Ｓ３に移る。この場合、決められた順であるＦ１−Ｆ０−Ｆ０が正しく見つかったことになり、誤りは検出されなかった。並びＦ１を有する印付けビットが、データの流れで次に検出されれば、状態の遷移をそれに対応して繰り返す。即ち、この状態機械は状態Ｓ３から状態Ｓ１に再び戻る。
【００２０】
状態Ｓ１又は状態Ｓ２で、ビットの並びＦ０の代わりにＦ１を検出した場合には、この状態機械は直ちに状態ＥＤに移る。この状態ＥＤに移るのは、誤りが検出された直後である。状態Ｓ３でビットの並びＦ０が次に検出された場合も同様に状態ＥＤに移る。誤り状態であるＥＤでは、記憶部に誤りを設定するか、割り込みを生じるかして、ＤＳＰ１０に誤りの発生を伝える。するとＤＳＰ１０は、ソフトウェアを再起動するか、ＤＳＰ１０のハードウェアリセット信号を発生する。又は、誤り状態であるＥＤでは、外部の超小型制御器７０に誤りの発生を伝える。すると、外部の超小型制御器７０は、ＤＳＰ１０のソフトウェアを再起動させる。同時に、また、音声データをデジタル／アナログ変換器部経由で出力することを、ＦＰＧＡ部品２０に止めさせる。これにより、誤りが生じた場合に雑音が聞こえることを防ぐ。誤りが生じた場合には、状態Ｓ３に移れるのは、決められた順であるＦ１−Ｆ０−Ｆ０が、データの流れの中で、正しく再び続けて生じた場合だけである。決められた順であるＦ１−Ｆ０−Ｆ０が来ない場合は、この状態機械は誤り状態ＥＤに留まる。
【００２１】
ＤＳＰ１０を再起動した直後でも、この状態機械は、最初に誤り状態ＥＤに行く。このことを、図５のＳＴＡＲＴと標した遷移の矢印で示す。
【００２２】
図６も、状態機械を示す。この状態機械は、ＤＳＰ１０における印付け処理過程のためのものである。印付けビットは、決められた順であるＦ１−Ｆ０−Ｆ０に従って、交互に常に設定される。従って、この状態機械は、状態Ｓ３から状態Ｓ１に移る。この状態機械は、状態Ｓ１から次に状態Ｓ２に移る。この状態機械は、状態Ｓ２から状態Ｓ３に再び戻る。
【００２３】
本発明は、ここに記載した実施例に限定されない。記載した実施例を様々に変更できる。従って、印付けビットの数は応用次第で変わり得る。複数の出力一時記憶がある場合は、印付けビットも拡張する必要があり、決められた順も同様に適応させる必要がある。データフレームにおける印付けビットの位置は変わり得る。同様に、データフレームにおいて印付けビットが現れる頻度も変わり得る。
【図面の簡単な説明】
【００２４】
【図１】音声ミキシング作業台の区画図を示す。
【図２】ＴＤＭのデータフレームを示す。
【図３】有線のＴＤＭインターフェースによるデータ送信のための信号図を示す。
【図４】誤りが起った場合の印付けビットの並びの、例の順を示す。
【図５】ＴＤＭインターフェースによるデータ送信のための受信部における誤り検出部のための状態遷移図を示す。
【図６】ＴＤＭ方法によるデータ送信の最中の送信部において進行する、印付け処理過程のための状態遷移図を示す。
【図１】
0005437065.tif 000002
【図２】
0005437065.tif 000003
【図３】
0005437065.tif 000004
【図４】
0005437065.tif 000005
【図５】
0005437065.tif 000006
【図６】
0005437065.tif 000007