(57)【特許請求の範囲】
【請求項１】
回転電機の各相に対応する巻線から構成される巻線組を有する多相回転電機の電力変換装置であって、
前記巻線組の各相に対応する複数のインバータ用スイッチング素子からなるブリッジ回路を含むインバータ部と、
前記インバータ部の電源側およびグランド側の間に接続されるコンデンサと、
前記巻線組に印加される電圧に係る電圧指令信号と所定のＰＷＭ基準信号とを比較することにより前記インバータ用スイッチング素子のオン／オフ切替を制御するインバータ制御部と、
直流電源に接続される誘起コイル、オンしたときに前記誘起コイルに通電させる昇圧スイッチング素子、及び、該昇圧スイッチング素子がオフしたときにオンする降圧スイッチング素子を有する昇圧回路部と、
前記昇圧回路部において、昇圧比に係る昇圧デューティ指令信号と所定の昇圧ＰＷＭ基準信号とを比較することにより前記昇圧スイッチング素子および前記降圧スイッチング素子のオン／オフ切替を制御する昇圧回路制御部と、
を備え、
前記昇圧回路制御部は、
前記昇圧ＰＷＭ基準信号の周波数を前記インバータ部の前記ＰＷＭ基準信号の周波数と同一とし、
前記インバータ制御部は、
前記昇圧回路部から前記コンデンサへ電流が流れ込み前記コンデンサが充電されるタイミングと、前記コンデンサから前記インバータ部へ電流が流れ出し前記コンデンサが放電するタイミングとを一致させるように、前記回転電機の各相に印加される電圧の平均値である中性点電圧を操作することを特徴とする電力変換装置。
【請求項２】
前記インバータ制御部は、
多相の電圧指令信号のうち最も小さい電圧指令信号が所定の下限値となるように、最も小さい相の電圧指令信号から前記所定の下限値を差し引いた値を全ての相の電圧指令信号から減算することにより、前記コンデンサの充放電のタイミングを一致させることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記インバータ制御部は、
多相の電圧指令信号のうち最も大きい電圧指令信号が所定の上限値となるように、最も大きい相の電圧指令信号から前記所定の上限値を差し引いた値を全ての相の電圧指令信号から減算することにより、前記コンデンサの充放電のタイミングを一致させることを特徴とする請求項１に記載の電力変換装置。
【請求項４】
請求項１〜３のいずれか一項に記載の電力変換装置を用いた電動パワーステアリング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧回路を備える電力変換装置、及び、これを用いた電動パワーステアリング装置に関する。
【背景技術】
【０００２】
従来、多相回転電機の駆動に係る電流をＰＷＭ（パルス幅変調）制御する技術が公知である。例えば、多相回転電機が３相モータである場合、３相の巻線のそれぞれに印加される電圧に係る電圧指令信号と三角波等であるＰＷＭ基準信号とを比較し、インバータを構成するスイッチング素子のオン／オフの切替を行うことにより、３相モータに流れる電流を制御する。一般に、インバータの電源側とグランド側との間には、電源電圧を平滑化するためのコンデンサが接続される。
また、バッテリの電圧を昇圧してインバータに直流電力を供給するための昇圧回路がインバータの電源側に設けられる場合がある。
【０００３】
ここで、コンデンサに流れる電流について、昇圧回路の降圧スイッチング素子がオンしているとき、昇圧回路からコンデンサに電流が流れ込み、コンデンサは充電される。一方、昇圧回路の昇圧スイッチング素子がオンしているときは、コンデンサは充電されない。また、インバータの電源側から巻線を経由してグランド側へ導通しているとき、コンデンサからインバータへ電流が流れ出し、コンデンサは放電する。一方、インバータの電源側からグランド側へ導通していないときは、コンデンサからインバータへ放電しない。
【０００４】
昇圧回路およびインバータがＰＷＭ制御される場合、ＰＷＭ１周期の間にコンデンサへの充電とコンデンサからの放電が繰り返され、コンデンサ電流が脈動する。この脈動電流を「リップル電流」という。リップル電流は、ノイズの発生やコンデンサの発熱を招く。また、インバータの印加電圧の変動に伴い、インバータの電流制御性が悪化するという問題が生じる。
【０００５】
そこで、特許文献１のモータ駆動装置および特許文献２の電力変換装置では、昇圧回路の昇圧ＰＷＭ基準信号（特許文献１では「ＤＣ／ＤＣコンバータのキャリア信号」、特許文献２では「昇圧コンバータのキャリア信号」）の周波数をインバータのＰＷＭ基準信号（特許文献１、２では「インバータのキャリア信号」）の周波数の２倍とし、昇圧ＰＷＭ基準信号の三角波の山または谷のタイミングをインバータのＰＷＭ基準信号の山および谷のタイミングと一致させる位相関係としている。
これにより、昇圧回路からコンデンサ（特許文献１、２では「ＤＣリンクコンデンサ」）へ電流が流れ込みコンデンサが充電される昇圧（駆動）動作のタイミングと、コンデンサからインバータへ電流が流れ出しコンデンサが放電するタイミングとを一致させ、コンデンサに流れる電流の一部をキャンセルすることで、リップル電流を最小にしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１０１６７５号公報
【特許文献２】特開２００７−７４８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１、２のいずれも、３相インバータ部において各相計６個のスイッチング素子がＰＷＭ１周期の間に２回ずつスイッチング動作する。スイッチング動作時には、電流がゼロから所定値に移行する立ち上がり時間、または所定値からゼロに移行する立ち下がり時間に対応するスイッチングロスが発生する。また、スイッチングによる発熱が生じる。
加えて、昇圧回路部では、昇圧ＰＷＭ基準信号の周波数をインバータ部のＰＷＭ基準信号の周波数の２倍としているため、昇圧回路部のスイッチング素子は、インバータ部のＰＷＭ１周期の間に４回ずつスイッチング動作する。したがって、スイッチングロスおよびスイッチングによる発熱がさらに大きくなる。
【０００８】
本発明は、上述の課題に鑑みてなされたものであり、その目的は、インバータ部および昇圧回路部において、スイッチング素子のスイッチング回数を減らすことでスイッチングロスを低減する電力変換装置を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１〜３に記載の発明は、回転電機の各相に対応する巻線から構成される巻線組を有する多相回転電機の電力変換装置に係る発明である。この電力変換装置は、インバータ部、コンデンサ、インバータ制御部、昇圧回路部および昇圧回路制御部を備える。
インバータ部は、巻線組の各相に対応する複数のインバータ用スイッチング素子からなるブリッジ回路を含む。
コンデンサは、インバータ部の電源側およびグランド側の間に接続される。
インバータ制御部は、巻線組に印加される電圧に係る電圧指令信号と所定のＰＷＭ基準信号とを比較することによりインバータ用スイッチング素子のオン／オフ切替を制御する。
【００１０】
昇圧回路部は、直流電源に接続される誘起コイル、オンしたときに誘起コイルに通電させる昇圧スイッチング素子、及び、昇圧スイッチング素子がオフしたときにオンする降圧スイッチング素子を有する。
昇圧回路制御部は、昇圧回路部において、昇圧比に係る昇圧デューティ指令信号と所定の昇圧ＰＷＭ基準信号とを比較することにより昇圧スイッチング素子および降圧スイッチング素子のオン／オフ切替を制御する。
昇圧回路制御部は、昇圧ＰＷＭ基準信号の周波数をインバータ部のＰＷＭ基準信号の周波数と同一とする。
インバータ制御部は、昇圧回路部からコンデンサへ電流が流れ込記コンデンサが充電されるタイミングと、コンデンサからインバータ部へ電流が流れ出しコンデンサが放電するタイミングとを一致させるように、回転電機の各相に印加される電圧の平均値である中性点電圧を操作する。
【００１１】
さらに、請求項２に記載の発明では、インバータ制御部は、多相の電圧指令信号のうち最も小さい電圧指令信号が所定の下限値となるように、最も小さい相の電圧指令信号から前記所定の下限値を差し引いた値を全ての相の電圧指令信号から減算することにより、コンデンサの充放電のタイミングを一致させる。この変調処理を「下べた二相変調処理」という。
【００１２】
請求項３に記載の発明では、これに代えて、インバータ制御部は、多相の電圧指令信号のうち最も大きい電圧指令信号が所定の上限値となるように、最も大きい相の電圧指令信号から前記所定の上限値を差し引いた値を全ての相の電圧指令信号から減算することにより、コンデンサの充放電のタイミングを一致させる。この変調処理を「上べた二相変調処理」という。
【００１３】
ここで、インバータ用スイッチング素子の高電位側スイッチング素子および低電位側スイッチング素子の一方が全てオンとなり他方が全てオフとなる期間を「ゼロ電圧ベクトル発生期間」という。ＰＷＭ基準信号の「谷側」のゼロ電圧ベクトル発生期間には、高電位側スイッチング素子の全てがオンとなり低電位側スイッチング素子の全てがオフとなる。また、ＰＷＭ基準信号の「山側」のゼロ電圧ベクトル発生期間には、高電位側スイッチング素子の全てがオフとなり低電位側スイッチング素子の全てがオンとなる。ゼロ電圧ベクトル発生期間には、コンデンサからインバータ部へ放電しない。
【００１４】
一方、高電位側スイッチング素子および低電位側スイッチング素子の一方のうち１相または２相がオンとなり他方のうち２相または１相がオフとなる期間を「有効電圧ベクトル発生期間」という。有効電圧ベクトル発生期間には、コンデンサからインバータ部へ放電する。
【００１５】
請求項２に記載の発明では、下べた二相変調処理にて「所定の下限値」を「出力可能なデューティ範囲の最小値」とすれば、ＰＷＭ基準信号の谷側でゼロ電圧ベクトルが発生しない。そのため、「最も小さい電圧指令信号」の高電位側スイッチング素子はオンせず、低電位側スイッチング素子はオフしない。すなわち、インバータ部が３相の場合、３相のうち１相のスイッチング素子は、そのＰＷＭ１周期中にスイッチングしない。したがって、インバータ用スイッチング素子のスイッチング回数が２／３に減少する。
【００１６】
請求項３に記載の発明では、上べた二相変調処理にて「所定の上限値」を「出力可能なデューティ範囲の最大値」とすれば、ＰＷＭ基準信号の山側でゼロ電圧ベクトルが発生しない。そのため、「最も大きい電圧指令信号」の高電位側スイッチング素子はオフせず、低電位側スイッチング素子はオンしない。例えば３相インバータの場合、ＰＷＭ１周期中に、３相のうち１相のスイッチング素子はスイッチングしない。したがって、インバータ用スイッチング素子のスイッチング回数が２／３に減少する。
【００１７】
また、昇圧回路部については、特許文献１、２に記載の従来技術では昇圧ＰＷＭ基準信号の周波数をインバータ部のＰＷＭ基準信号の周波数と２倍としたのに対し、請求項１〜３に記載の発明では、昇圧ＰＷＭ基準信号の周波数をインバータ部のＰＷＭ基準信号の周波数と同一とするため、スイッチング回数は従来技術の半分となる。
【００１８】
以上のように、請求項１〜３に記載の発明では、例えば３相インバータの場合、インバータ用スイッチング素子のスイッチング回数が２／３に減少する。また、昇圧回路部でのスイッチング回数が従来技術に対して半分となる。よって、スイッチングロスを低減することができ、エネルギー効率が向上する。また、スイッチングによる発熱を抑制することができる。
【００１９】
さらに、電圧指令信号の平均値である中性点電圧を操作し、かつ、ＰＷＭ基準信号と昇圧ＰＷＭ基準信号との位相関係を調整することで、コンデンサの放電期間である「インバータ部の有効電圧ベクトル発生期間」と、コンデンサの充電期間である「昇圧回路部の降圧スイッチング素子をオンする期間」とを一致させる。これにより、昇圧回路部でのスイッチング回数を従来技術の半分としながら、コンデンサに流れる電流の一部をキャンセルしリップル電流を抑制することができる。その結果、ノイズの発生やコンデンサの発熱を抑制し、インバータの電流制御性を良好に保つことができる。
【００２０】
請求項４に記載の電動パワーステアリング装置は、請求項１〜３のいずれか一項に記載の電力変換装置を用いたものである。電動パワーステアリング装置は、車両のステアリング操作をアシストするための装置であり、駆動の安定性や安全性が特に要求される。よって、電力変換装置のスイッチングロスを低減し、スイッチングによる発熱を抑制することは、電動パワーステアリング装置において特に大きな効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施形態による電力変換装置を示す概略構成図である。
【図２】本発明の第１実施形態のインバータ制御部の構成を示すブロック図である。
【図３】インバータ部のＰＷＭ制御を説明する説明図である。
【図４】インバータ部のＰＷＭ制御で作出される電圧ベクトルパターンを説明する説明図である。
【図５】コンデンサ電流を説明する図であって、（ａ）はコンデンサからインバータ部への放電時の電流を説明する図、（ｂ）は昇圧回路部からコンデンサへの充電時の電流を説明する図である。
【図６】インバータ部にてＰＷＭ制御を行った場合のコンデンサ電流を説明する説明図である。
【図７】昇圧回路部における昇圧デューティ指令を説明する説明図である。
【図８】インバータ部にてデューティ指令信号をシフトしたときのコンデンサ電流を説明する説明図である。
【図９】本発明の第１実施形態による下べた変調処理を説明する説明図である。
【図１０】本発明の第１実施形態によるデューティ指令信号を説明する説明図である。
【図１１】本発明の第１実施形態によるＰＷＭ制御でのコンデンサ電流を説明する説明図である。
【図１２】本発明の第２実施形態による上べた変調処理を説明する説明図である。
【図１３】本発明の第２実施形態によるデューティ指令信号を説明する説明図である。
【図１４】本発明の第２実施形態によるＰＷＭ制御でのコンデンサ電流を説明する説明図である。
【図１５】比較例によるＰＷＭ制御でのコンデンサ電流を説明する説明図である。
【図１６】本発明の他の実施形態による電流検出部の位置を示す模式図である。
【発明を実施するための形態】
【００２２】
以下、本発明による電力変換装置を図面に基づいて説明する。
（第１実施形態）
図１に示すように、本発明の第１実施形態による電力変換装置１は、３相回転電機としてのモータ１０を駆動制御するものである。電力変換装置１およびモータ１０を含む駆動装置２は、例えば車両のステアリング操作をアシストするための電動パワーステアリング装置に適用される。
【００２３】
モータ１０は、三相ブラシレスモータであり、いずれも図示しないロータおよびステータを有している。ロータは、円板状の部材であり、その表面に永久磁石が貼り付けられ、磁極を有している。ステータは、ロータを内部に収容するとともに、回転可能に支持している。ステータは、径内方向へ所定角度毎に突出する突出部を有し、この突出部に図１に示すＵ相コイル１１、Ｖ相コイル１２、およびＷ相コイル１３が巻回されている。
Ｕ相コイル１１、Ｖ相コイル１２およびＷ相コイル１３は、巻線組１８を構成する。
また、モータ１０には、回転角を検出する位置センサ６９が設けられている。
【００２４】
電力変換装置１は、インバータ部２０、電流検出部４０、コンデンサ５０、インバータ制御部６０、昇圧回路部７０、および、昇圧回路制御部７５等を備えている。
インバータ部２０は、３相インバータであり、巻線組１８のＵ相コイル１１、Ｖ相コイル１２、Ｗ相コイル１３のそれぞれへの通電を切り替えるべく、６つのインバータ用スイッチング素子２１〜２６がブリッジ接続されている。インバータ用スイッチング素子２１〜２６は、電界効果トランジスタの一種であるＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。以下、インバータ用スイッチング素子２１〜２６をＭＯＳ２１〜２６という。
【００２５】
３つのＭＯＳ２１〜２３は、ドレインが電源側に接続されている。また、ＭＯＳ２１〜２３のソースが、それぞれＭＯＳ２４〜２６のドレインに接続されている。ＭＯＳ２４〜２６のソースは、グランド側に接続されている。
対になっているＭＯＳ２１、２２、２３とＭＯＳ２４、２５、２６との接続点は、それぞれＵ相コイル１１、Ｖ相コイル１２、Ｗ相コイル１３の一端に接続している。
以下、「高電位側スイッチング素子」としてのＭＯＳ２１〜２３を「上ＭＯＳ」といい、「低電位側スイッチング素子」としてのＭＯＳ２４〜２６を「下ＭＯＳ」という。
【００２６】
電流検出部４０は、Ｕ相電流検出部４１、Ｖ相電流検出部４２、Ｗ相電流検出部４３から構成される。
Ｕ相電流検出部４１は、ＭＯＳ２１およびＭＯＳ２４の接続点とＵ相コイル１１との間に設けられ、Ｕ相コイル１１に流れる電流を検出する。Ｖ相電流検出部４２は、ＭＯＳ２２およびＭＯＳ２５の接続点とＶ相コイル１２との間に設けられ、Ｖ相コイル１２に流れる電流を検出する。Ｗ相電流検出部４３は、ＭＯＳ２３およびＭＯＳ２６の接続点とＷ相コイル１３との間に設けられ、Ｗ相コイル１３に流れる電流を検出する。
【００２７】
電流検出部４１〜４３は、いずれもホール素子により磁束を検出するものである。
電流検出部４１〜４３によって検出された電流検出値（以下、「ＡＤ値」という。）、及び、位置センサ６９によって検出されたモータ１０の回転角検出値は電気角に換算され、インバータ制御部６０を構成するレジスタに記憶される。なお、図１において、電流検出部４０および位置センサ６９からインバータ制御部６０への制御線は、煩雑になることを避けるため省略した。
【００２８】
コンデンサ５０は、インバータ部２０の電源側とグランド側との間に接続され、電荷を蓄えることで、ＭＯＳ２１〜２６への電力供給を補助したり、サージ電流などのノイズ成分を抑制したりする。また、後述する昇圧回路部７０による昇圧電圧を平滑化する。
【００２９】
インバータ制御部６０は、マイコン６７、インバータ駆動回路６８等で構成される。図２に示すように、インバータ制御部６０は、三相二相変換部６２、制御器６３、二相三相変換部６４、デューティ算出部６５、三角波比較部６６等を有している。
【００３０】
三相二相変換部６２は、電流検出部４１〜４３による電流検出値に基づいて各相コイル１１〜１３の電流値Ｉｕ、Ｉｖ、Ｉｗを算出する。そして、算出された電流値Ｉｕ、Ｉｖ、Ｉｗ、および電気角θに基づき、ｄ軸電流検出値Ｉｄおよびｑ軸電流検出値Ｉｑを算出する。
【００３１】
制御器６３では、ｄ軸指令電流値Ｉｄ*およびｑ軸指令電流値Ｉｑ*と、ｄ軸電流検出値Ｉｄおよびｑ軸電流検出値Ｉｑとから、電流フィードバック制御演算を行い、ｄ軸指令電圧値Ｖｄ*およびｑ軸指令電圧値Ｖｑ*を算出する。より詳細には、ｄ軸指令電流値Ｉｄ*とｄ軸電流検出値Ｉｄとの電流偏差ΔＩｄ、および、ｑ軸指令電流値Ｉｑ*とｑ軸電流検出値Ｉｑとの電流偏差ΔＩｑを算出し、電流偏差ΔＩｄ、ΔＩｑを０に収束させるように指令電圧値Ｖｄ*およびＶｑ*を算出する。
【００３２】
二相三相変換部６４では、制御器６３で算出された指令電圧Ｖｄ*、Ｖｑ*、および電気角θに基づき、三相指令電圧Ｖｕ*、Ｖｖ*、Ｖｗ*を算出する。
デューティ算出部６５では、三相指令電圧Ｖｕ*、Ｖｖ*、Ｖｗ*、およびコンデンサ電圧Ｖｃに基づき、変調前のＵ相デューティＤｕ’、Ｖ相デューティＤｖ’、Ｗ相デューティＤｗ’を算出する。各相デューティＤｕ’、Ｄｖ’、Ｄｗ’は、例えば振幅が略同一で位相が互いに１２０°ずれる正弦波信号として与えられる。
ここで、「振幅」とは、信号の最大値と最小値との差分の１／２の値をいう。
【００３３】
デューティ算出部６５の変調処理部６５３では、変調前の各相デューティＤｕ’、Ｄｖ’、Ｄｗ’を変調処理して、変調後のＵ相デューティＤｕ、Ｖ相デューティＤｖ、Ｗ相デューティＤｗを出力する。具体的な変調処理の内容については後述する。
【００３４】
Ｕ相デューティＤｕは、Ｕ相コイル１１に印加される電圧に係り、Ｖ相デューティＤｖは、Ｖ相コイル１２に印加される電圧に係り、Ｗ相デューティＤｗは、Ｗ相コイル１３に印加される電圧に係る。各相デューティＤｕ、Ｄｖ、Ｄｗは、インバータ部２０の駆動に係るデューティ指令信号Ｄを構成する。
デューティ指令信号Ｄ、及び、各相デューティＤｕ、Ｄｖ、Ｄｗは、特許請求の範囲に記載の「電圧指令信号」に相当する。
【００３５】
三角波比較部６６では、変調後の各相デューティＤｕ、Ｄｖ、Ｄｗと三角波のキャリア信号であるＰＷＭ基準信号とを比較することにより、ＭＯＳ２１〜２６のオン／オフ信号を算出する。なお、本実施形態では、三角波比較部６６の処理はマイコン６７内の電気回路で処理されている。この処理は、ソフトウェアによる処理であっても、ハードウェアによる処理であってもどちらでもよい。
【００３６】
昇圧回路部７０は、「直流電源」としてのバッテリ７１、誘起コイル７２、降圧ＭＯＳ７３および昇圧ＭＯＳ７４から構成される。
誘起コイル７２は、エネルギーの蓄積、放熱に伴って電圧を誘起する素子であり、入力端がバッテリ７１の正極に接続される。
【００３７】
「降圧スイッチング素子」としての降圧ＭＯＳ７３、及び、「昇圧スイッチング素子」としての昇圧ＭＯＳ７４は、インバータ部２０のＭＯＳ２１〜２６と同様、ＭＯＳＦＥＴである。
降圧ＭＯＳ７３は、ドレインがコンデンサ５０の正極側に接続され、ソースが誘起コイル７２の出力端に接続される。昇圧ＭＯＳ７４は、ドレインが誘起コイル７２の出力端に接続され、ソースが接地される。降圧ＭＯＳ７３および昇圧ＭＯＳ７４のゲートは、昇圧駆動回路７６に接続され、昇圧駆動回路７６からの電気信号によってオン／オフする。
【００３８】
昇圧回路制御部７５は、マイコン６７、昇圧駆動回路７６等で構成される。マイコン６７はインバータ制御部６０と共通で使用される。昇圧駆動回路７６は、インバータ駆動回路６８と相互に電気信号を伝送する。
【００３９】
降圧ＭＯＳ７３および昇圧ＭＯＳ７４は、一方がオンとなる時、他方がオフとなる。
降圧ＭＯＳ７３がオフ、昇圧ＭＯＳ７４がオンの時、バッテリ７１から誘起コイル７２に電流が流れ、誘起コイル７２にエネルギーが蓄積される。その後、昇圧ＭＯＳ７４がオフとなり、降圧ＭＯＳ７３がオンとなると、誘起コイル７２が蓄積されたエネルギーを放出することにより、バッテリ７１の電圧に誘起電圧が重畳された昇圧電圧がコンデンサ５０に充電される。
【００４０】
続いて、第１実施形態による特有のＰＷＭ制御の説明に先立って、一般的なＰＷＭ制御について図３〜図８を参照して説明する。この一般的な説明では、各信号を表す符号の末尾を「０」と表す。
まず、インバータ部２０におけるＰＷＭ制御について図３〜図６を参照して説明する。
図３（ａ）に示すように、デューティ指令信号Ｄ０は、振幅が略同一で、最大値と最小値との平均値がデューティ約５０％に相当し、位相が互いに１２０°ずれたＵ相デューティＤｕ０、Ｖ相デューティＤｖ０およびＷ相デューティＤｗ０の３つの正弦波信号から構成される。
【００４１】
ＰＷＭ基準信号Ｐ０は、三角波信号である。ＰＷＭ基準信号Ｐ０の１周期は、デューティ指令信号Ｄ０の１周期に比べてきわめて短い。図３（ａ）において、デューティ指令信号Ｄ０の１周期におけるＰＷＭ基準信号Ｐ０の数は模式的な図示であり、実際にはＰＷＭ基準信号Ｐ０の周波数はもっと頻繁である。
【００４２】
図３（ｂ）は、図３（ａ）の領域Ｋ０を拡大し、ＰＷＭ基準信号Ｐ０とデューティ指令信号Ｄ０との大小関係を模式的に示した説明図である。
ＰＷＭ制御では、各相デューティＤｕ０、Ｄｖ０、Ｄｗ０とＰＷＭ基準信号Ｐ０とを比較し、ＭＯＳ２１〜２６のオン／オフ信号を生成する。本実施形態で採用する方式では、ＰＷＭ基準信号Ｐ０が各相デューティＤｕ０、Ｄｖ０、Ｄｗ０を上回る区間において、上ＭＯＳ２１〜２３がオフとなり、対応する下ＭＯＳ２４〜２６がオンとなる。また、ＰＷＭ基準信号Ｐ０が各相デューティＤｕ０、Ｄｖ０、ＤＷ０を下回る区間において、上ＭＯＳ２１〜２３がオンとなり、対応する下ＭＯＳ２４〜２６がオフとなる。すなわち、上ＭＯＳ２１〜２３と対になっている下ＭＯＳ２４〜２６とは、そのオン／オフが逆となる。
【００４３】
具体的に、例えば区間Ｋ０Ｖ１では、ＰＷＭ基準信号Ｐ０は、実線で示すＵ相デューティＤｕ０よりも下に位置し、破線で示すＶ相デューティＤｖ０および一点鎖線で示すＷ相デューティＤｗ０よりも上に位置している。従って、Ｕ相については、上ＭＯＳ２１がオンとなり、下ＭＯＳ２４がオフとなる。Ｖ相およびＷ相については、上ＭＯＳ２２および上ＭＯＳ２３がオフとなり、下ＭＯＳ２５および下ＭＯＳ２６がオンとなる。
【００４４】
電圧ベクトルパターンは、６つのＭＯＳ２１〜２６のうちのいずれの３つがオンになっているかを示すパターンであり、図４に示すように、８とおりの電圧ベクトルパターンＶ０〜Ｖ７が存在する。電圧ベクトルＶ０では、下ＭＯＳ２４〜２６が全てオンとなっている。また電圧ベクトルＶ７では、上ＭＯＳ２１〜２３が全てオンとなっている。したがって、電圧ベクトルＶ０、Ｖ７は、巻線組１８に電圧が印加されない「ゼロ電圧ベクトル」に該当する。一方、電圧ベクトルＶ１〜Ｖ６は、巻線組１８に電圧が印加される「有効電圧ベクトル」に該当する。
【００４５】
次に、ＰＷＭ制御が行われているときコンデンサ５０に流れる電流について図５〜図７を参照して説明する。
図５（ａ）に示すように、インバータ部２０において上ＭＯＳ２１〜２３がオフとなり下ＭＯＳ２４〜２６がオンとなっているゼロ電圧ベクトル発生期間には、インバータ部２０の電源側からグランド側へ導通しないため、コンデンサ５０からインバータ部２０へ放電しない。なお、巻線組１８には回生電流Ｉｒが流れる。
一方、図５（ｂ）に示すように、上ＭＯＳ２１および下ＭＯＳ２５、２６がオンとなっている有効電圧ベクトル発生期間には、インバータ部２０の電源側から巻線１８を経由してグランド側へ導通するため、コンデンサ５０からインバータ部２０側へ電流Ｉｆが流れ出し、コンデンサ５０は放電する。
【００４６】
したがって、図６に示すように、コンデンサ５０は、ＰＷＭ基準信号Ｐ０が最も小さいＷ相デューティＤｗ０を上回り最も大きいＵ相デューティＤｕ０を下回る有効電圧ベクトル発生期間に放電する。また、コンデンサ５０は、全ての下ＭＯＳ２４〜２６がオンとなるゼロ電圧ベクトル発生期間Ｖ０、および、全ての上ＭＯＳ２１〜２３がオンとなるゼロ電圧ベクトル発生期間Ｖ７には放電しない。よって、放電時のコンデンサ電流がリップル電流となる。
【００４７】
次に、昇圧回路部７０では、図７に示すように、昇圧ＰＷＭ基準信号Ｂ１またはＢ２と昇圧デューティ指令信号ＤＢとの大小関係により、降圧ＭＯＳ７３および昇圧ＭＯＳ７４のオン／オフ切替が制御される。
例えば、昇圧ＰＷＭ基準信号Ｂ２が昇圧デューティ指令信号ＤＢを上回る区間において降圧ＭＯＳ７３がオンとなり昇圧ＭＯＳ７４がオフとなる方式を採用することができる。あるいは、昇圧ＰＷＭ基準信号Ｂ１が昇圧デューティ指令信号ＤＢを下回る区間において降圧ＭＯＳ７３がオンとなり昇圧ＭＯＳ７４がオフとなる方式を採用することができる。
【００４８】
図５（ａ）に示すように、降圧ＭＯＳ７３がオンとなり昇圧ＭＯＳ７４がオフとなる期間には、バッテリ７１および誘起コイル７２から電流Ｉｃがコンデンサ５０へ流れ込み、コンデンサ５０は充電される。一方、図５（ｂ）に示すように、降圧ＭＯＳ７３がオンとなり昇圧ＭＯＳ７４がオフとなる期間には、バッテリ７１からの電流は昇圧ＭＯＳ７４を通ってグランドに流れ、誘起コイル７２に誘起電圧が生成される。このとき、コンデンサ５０は充電されない。
【００４９】
ここで、コンデンサ５０が充電されるときの電流の向きとコンデンサ５０が放電するときの電流の向きとは逆向きである。また、昇圧回路部７０からは、降圧ＭＯＳ７３がオンの時コンデンサ５０へ充電され、昇圧ＭＯＳ７４がオンの時はコンデンサへ５０の充放電は無い。したがって、昇圧回路部７０からコンデンサ５０へ電流が流れ込みコンデンサ５０が充電されるタイミングと、コンデンサ５０からインバータ部２０へ電流が流れ出しコンデンサ５０が放電するタイミングとを一致させることにより、放電時のコンデンサ電流の一部が充電時のコンデンサ電流でキャンセルされる。よって、放電に伴うリップル電流を低減することができる。
【００５０】
本発明は、コンデンサの充放電期間を一致させるための方法として、変調処理によってデューティ指令信号をシフトさせることを特徴とする。そこで、次にシフト処理の効果について説明する。
【００５１】
図８（ａ）は、ＰＷＭ基準信号Ｐ０に対し、デューティ指令信号Ｄ０を下方向、すなわち低デューティ側にシフトしたときの電圧ベクトルおよびコンデンサ電流を示す。また、図８（ｂ）は、ＰＷＭ基準信号Ｐ０に対し、デューティ指令信号Ｄ０を上方向、すなわち高デューティ側にシフトしたときの電圧ベクトルおよびコンデンサ電流を示す。
このようにデューティ指令信号Ｄ０を上下にシフトすることで、各相コイル１１〜１３に印加される電圧の平均値である中性点電圧を操作することができる。なお、デューティ指令信号Ｄ０を上下にシフトしても、各相間の線間電圧が変わならければ、巻線組１８に印加される電圧は変わらない。
【００５２】
図８（ａ）に示すように、デューティ指令信号Ｄ０を下方向にシフトした場合、ＰＷＭ基準信号Ｐ０の谷側のゼロ電圧ベクトルＶ７発生期間、すなわち、谷の前の有効電圧ベクトル発生期間と谷の後の有効電圧ベクトル発生期間との間隔が比較的短くなる。したがって、ＰＷＭ基準信号Ｐ０の谷側で「コンデンサ放電が中断する期間」が比較的短くなる。
一方、図８（ｂ）に示すようにデューティ指令信号Ｄ０を上方向にシフトした場合、ＰＷＭ基準信号Ｐ０の山側のゼロ電圧ベクトルＶ０発生期間、すなわち、山の前の有効電圧ベクトル発生期間と山の後の有効電圧ベクトル発生期間との間隔が比較的短くなる。したがって、ＰＷＭ基準信号Ｐ０の山側で「コンデンサ放電が中断する期間」が比較的短くなる。
【００５３】
このように、デューティ指令信号Ｄ０を上下方向にシフトして中性点電圧を操作することにより、有効電圧ベクトルおよびゼロ電圧ベクトルの発生タイミングを変化させることができる。
【００５４】
次に、本発明の第１実施形態によるＰＷＭ制御を図９〜図１１に基づいて説明する。
第１実施形態では、変調処理部６５３は、下べた二相変調処理を行う。下べた二相変調処理とは、図９（ａ）に示す基準正弦波において、最も小さい相のデューティが基準最小値Ｓminとなるように、最も小さい相のデューティから基準最小値Ｓminを差し引いた値を全ての相から減算する処理である。図９（ｂ）は、下べた二相変調処理後の波形を示す。
【００５５】
図１０に示すように、デューティ指令信号ＤＬは、最小値が出力可能なデューティ範囲の最小値Ｒminに一致し、最大値が出力可能なデューティ範囲内の任意の値となるように下べた二相変調処理される。出力可能なデューティ範囲の最小値Ｒminは、特許請求の範囲に記載の「所定の下限値」に相当する。
なお、第１実施形態の説明では、下べた二相変調処理されたデューティ指令信号および各相デューティを表す符号の末尾を「Ｌ」と表す。
【００５６】
ここで、本実施形態は、電流検出部４１〜４３が上述した位置に設定されているため、出力可能なデューティ範囲の最小値Ｒminを０％とし、最大値Ｒmaxを１００％とすることができる。その場合、出力可能なデューティ範囲の中心値である出力中心値Ｒcは５０％となる。
【００５７】
また、インバータ部２０の駆動に係るＰＷＭ基準信号Ｐ１１は、周波数が２０ｋＨｚ、すなわち１周期が５０μｓの三角波信号である。なお、上述の図３（ａ）に係る説明と同様、図１０において、デューティ指令信号ＤＬの１周期におけるＰＷＭ基準信号Ｐの数は模式的に図示してあり、実際にはＰＷＭ基準信号の周波数はもっと頻繁である。これは、第２実施形態の図１３にて同様である。
【００５８】
図１１（ａ）は、図１０の領域Ｋ１を拡大し、模式的に示した説明図である。
図１１（ａ）に示すように、デューティ指令信号ＤＬのうち最も小さいＷ相デューティＤｗＬは、出力可能なデューティ範囲の最小値Ｒminに一致し、ＰＷＭ基準信号Ｐの谷点ＯＬを含む。この状態は、図８（ａ）にて、最も小さいＷ相デューティＤｗ０がＰＷＭ基準信号Ｐ０の谷点の値となるまでデューティ指令信号Ｄ０を下方向にシフトした状態に相当する。
【００５９】
この場合、Ｕ相の上下ＭＯＳ２１、２４およびＶ相の上下ＭＯＳ２２、２５は、ＰＷＭ１周期中に２回ずつスイッチング（図中のＸ点）するのに対し、Ｗ相の上下ＭＯＳ２３、２６は谷点ＯＬでスイッチングしない。すなわち、Ｗ相の上ＭＯＳ２３はオフのままであり、Ｗ相の下ＭＯＳ２６はオンのままであるため、ゼロ電圧ベクトルＶ７が発生しない。したがって、ＰＷＭ基準信号Ｐの谷側で、「コンデンサ放電が中断する期間」がない。
【００６０】
また、昇圧回路部７０において、昇圧ＰＷＭ基準信号Ｂ１の周波数をＰＷＭ基準信号Ｐの周波数と同一とし位相を同期させる。また、昇圧ＰＷＭ基準信号Ｂ１が昇圧デューティ指令信号ＤＢを下回る期間を、インバータ部２０の有効電圧ベクトル発生期間と一致させる。ここで、昇圧ＰＷＭ基準信号Ｂ１が昇圧デューティ指令信号ＤＢを下回る期間に、降圧ＭＯＳ７３がオンとなり、昇圧ＭＯＳ７４がオフとなる（図７参照）。
【００６１】
これにより、昇圧回路部７０からコンデンサ５０へ電流が流れ込みコンデンサ５０が充電されるタイミングと、コンデンサ５０からインバータ部２０へ電流が流れ出しコンデンサ５０が放電するタイミングとを一致させることができる。
ここで、インバータ部２０の有効電圧ベクトル発生期間を調整するために、例えば、デューティ指令信号ＤＬの中性点電圧を操作することで、最も大きいＵ相デューティＤｕＬを調整してもよい。
【００６２】
（比較例）
ここで、図１５を参照して特許文献１、２に記載の従来技術を比較例として説明する。
比較例では、デューティ指令信号ＤＣは、正弦波信号である。比較例の説明では、デューティ指令信号および各相デューティを表す符号の末尾を「Ｃ」と表す。
【００６３】
図１５は、第１実施形態についての図１１に対応する説明図である。
図１５（ａ）に示すように、デューティ指令信号ＤＣは、最も大きいＵ相デューティＤｕＣが出力可能なデューティ範囲の最大値Ｒmaxより小さく、最も小さいＷ相デューティＤｗＣが出力可能なデューティ範囲の最小値Ｒminより大きい。
【００６４】
この場合、インバータ部２０は、全ての相の上下ＭＯＳ２１〜２６がＰＷＭ１周期中に２回ずつスイッチング（図中のＸ点）する。したがって、図６の状態と同様、ＰＷＭ基準信号Ｐの山側でゼロ電圧ベクトルＶ０が発生し、ＰＷＭ基準信号Ｐの谷側でゼロ電圧ベクトルＶ７が発生する。そのため、ＰＷＭ１周期中にコンデンサ放電期間が２回発生する。
【００６５】
また、昇圧回路部７０において、昇圧ＰＷＭ基準信号Ｂ２の周波数をＰＷＭ基準信号Ｐの周波数の２倍とし、昇圧ＰＷＭ基準信号Ｂ２の谷のタイミングをインバータ部２０のＰＷＭ基準信号Ｐの山および谷のタイミングと一致させる位相関係としている。また、昇圧ＰＷＭ基準信号Ｂ２が昇圧デューティ指令信号ＤＢを上回る期間を、インバータ部２０の有効電圧ベクトル発生期間と一致させる。ここで、昇圧ＰＷＭ基準信号Ｂ２が昇圧デューティ指令信号ＤＢを上回る期間に、降圧ＭＯＳ７３がオンとなり、昇圧ＭＯＳ７４がオフとなる（図７参照）。
【００６６】
これにより、昇圧回路部７０からコンデンサ５０へ電流が流れ込みコンデンサ５０が充電されるタイミングと、コンデンサ５０からインバータ部２０へ電流が流れ出しコンデンサ５０が放電するタイミングとを一致させることが可能である。
すなわち、比較例は、「昇圧ＰＷＭ基準信号Ｂ２の周波数をＰＷＭ基準信号Ｐの周波数の２倍とすることにより、コンデンサ５０の充放電のタイミングを一致させる」ことを技術的特徴としている。
【００６７】
（第１実施形態の効果）
本発明の第１実施形態による電力変換装置の効果を説明する。
（１）３相のインバータ部２０において、デューティ指令信号ＤＬは、最小値が出力可能なデューティ範囲の最小値Ｒminに一致するように下べた二相変調処理されるため、ＰＷＭ１周期中に、３相のうち１相の上下ＭＯＳはスイッチングしない。したがって、インバータ部２０を構成するＭＯＳのスイッチング回数が２／３に減少する。よって、スイッチングロスを低減することができ、エネルギー効率が向上する。また、スイッチングによる発熱を抑制することができる。
【００６８】
（２）デューティ指令信号ＤＬは下べた二相変調処理を行っているので、電圧利用率を向上することができる。
【００６９】
（３）昇圧回路部７０において、比較例では昇圧ＰＷＭ基準信号Ｂ２の周波数をインバータ部２０のＰＷＭ基準信号Ｐの周波数と２倍としたのに対し、第１実施形態では、昇圧ＰＷＭ基準信号Ｂ２の周波数をインバータ部２０のＰＷＭ基準信号Ｐの周波数と同一とするため、スイッチング回数は比較例の半分となる。よって、スイッチングロスを低減することができ、また、スイッチングによる発熱を抑制することができる。
【００７０】
（４）「コンデンサ５０の放電期間」となるインバータ部２０の「有効電圧ベクトル発生期間」と、「コンデンサ５０の充電期間」となる昇圧回路部７０の「降圧スイッチング素子をオンする期間」とを一致させることにより、コンデンサ５０のリップル電流を抑制することができる。その結果、ノイズの発生やコンデンサの発熱を抑制し、インバータの電流制御性を良好に保つことができる。
【００７１】
（５）電流検出部４１〜４３を上ＭＯＳ２１〜２３下ＭＯＳ２４〜２６とのそれぞれの接点と、対応する巻線１１〜１３との間に設けており、出力中心値Ｒcを５０％にすることができる。これにより、インバータ部２０におけるＭＯＳ２１〜２６のオン／オフを切り替える切替タイミングが揃うので、インバータ制御部６０における演算負荷を低減することができる。
【００７２】
（第２実施形態）
本発明の第２実施形態によるＰＷＭ制御を図１２〜図１４に基づいて説明する。
以下の第２実施形態は、図１、図２に示す回路構成は第１実施形態と同様であり、インバータ制御部６０および昇圧回路制御部７５による処理の内容が異なる。なお、実質的に同一の構成には同一の符号を付して説明を省略する。
【００７３】
第２実施形態では、変調処理部６５３は、上べた二相変調処理を行う。上べた二相変調処理とは、図１２（ａ）に示す基準正弦波において、最も大きい相のデューティが基準最大値Ｓmaxとなるように、最も大きい相のデューティから基準最大値Ｓmaxを差し引いた値を全ての相から減算する処理である。図１２（ｂ）は、上べた二相変調処理後の波形を示す。
【００７４】
図１３に示すように、デューティ指令信号ＤＨは、最大値が出力可能なデューティ範囲の最大値Ｒmaxに一致し、最小値が出力可能なデューティ範囲内の任意の値となるように上べた二相変調処理される。出力可能なデューティ範囲の最大値Ｒmaxは、特許請求の範囲に記載の「所定の上限値」に相当する。
なお、第２実施形態の説明では、上べた二相変調処理されたデューティ指令信号および各相デューティを表す符号の末尾を「Ｈ」と表す。
【００７５】
図１４（ａ）は、図１３の領域Ｋ２を拡大し、模式的に示した説明図である。
図１４（ａ）に示すように、デューティ指令信号ＤＨのうち最も大きいＵ相デューティＤｕＨは、出力可能なデューティ範囲の最大値Ｒmaxに一致し、ＰＷＭ基準信号Ｐの山点ＯＨを含む。この状態は、図８（ｂ）にて、最も大きいＵ相デューティＤｕ０がＰＷＭ基準信号Ｐ０の山点の値となるまでデューティ指令信号Ｄ０を上方向にシフトした状態に相当する。
【００７６】
この場合、Ｖ相の上下ＭＯＳ２２、２５およびＷ相の上下ＭＯＳ２３、２６は、ＰＷＭ１周期中に２回ずつスイッチング（図中のＸ点）するのに対し、Ｕ相の上下ＭＯＳ２１、２４は山点ＯＬでスイッチングしない。すなわち、Ｕ相の上ＭＯＳ２１はオンのままであり、Ｕ相の下ＭＯＳ２４はオフのままであるため、ゼロ電圧ベクトルＶ０が発生しない。したがって、ＰＷＭ基準信号Ｐの山側で、「コンデンサ放電が中断する期間」がない。
【００７７】
また、昇圧回路部７０において、昇圧ＰＷＭ基準信号Ｂ２の周波数をＰＷＭ基準信号Ｐの周波数と同一とし位相を同期させる。また、昇圧ＰＷＭ基準信号Ｂ２が昇圧デューティ指令信号ＤＢを上回る期間を、インバータ部２０の有効電圧ベクトル発生期間と一致させる。ここで、昇圧ＰＷＭ基準信号Ｂ２が昇圧デューティ指令信号ＤＢを上回る期間に、降圧ＭＯＳ７３がオンとなり、昇圧ＭＯＳ７４がオフとなる（図７参照）。
【００７８】
これにより、昇圧回路部７０からコンデンサ５０へ電流が流れ込みコンデンサ５０が充電されるタイミングと、コンデンサ５０からインバータ部２０へ電流が流れ出しコンデンサ５０が放電するタイミングとを一致させることができる。
ここで、インバータ部２０の有効電圧ベクトル発生期間を調整するために、例えば、デューティ指令信号ＤＨの中性点電圧を操作することで、最も小さいＷ相デューティＤｗＨを調整してもよい。
また、上記の実施形態では昇圧回路部による充電時間とインバータ部による放電時間が略一致する例を示したが、実施形態のデューティや昇圧比に限定されるものではなく、できる限り昇圧回路部からの充電期間とインバータ部による放電期間を一致させることでリップル電流を低減することができる。
【００７９】
（第２実施形態の効果）
第２実施形態による電力変換装置は、第１実施形態の効果（１）、（２）に対応する以下の効果（１）、（２）を奏する。また、第１実施形態の効果（３）〜（５）を共有する。
（１）３相のインバータ部２０において、デューティ指令信号ＤＨは、最大値が出力可能なデューティ範囲の最大値Ｒmaxに一致するように上べた二相変調処理されるため、ＰＷＭ１周期中に、３相のうち１相の上下ＭＯＳはスイッチングしない。したがって、インバータ部２０を構成するＭＯＳのスイッチング回数が２／３に減少する。よって、スイッチングロスを低減することができ、エネルギー効率が向上する。また、スイッチングによる発熱を抑制することができる。
【００８０】
（２）デューティ指令信号ＤＨは上べた二相変調処理を行っているので、電圧利用率を向上することができる。
【００８１】
（その他の実施形態）
（ア）コンデンサの充放電期間
上記の実施形態では、コンデンサ５０の放電期間となるインバータ部２０の「有効電圧ベクトル発生期間」と、コンデンサ５０の充電期間となる昇圧回路部７０の「降圧ＭＯＳ７３をオンする期間」とを一致させることで、スイッチング回数の減少に加えて、コンデンサのリップル電流を低減するという作用効果を奏する。
【００８２】
しかし、他の実施形態では、コンデンサの放電期間と充電期間とを一致させなくてもよい。その場合でも、昇圧ＰＷＭ信号の周波数をインバータ部のＰＷＭ信号の周波数と同一とすることで、降圧ＭＯＳおよび昇圧ＭＯＳのスイッチング回数は従来技術に対して半分となる。また、インバータ部のデューティ指令信号を下べた二相変調処理または上べた二相変調処理することで、上下ＭＯＳのスイッチング回数は２／３に減少する。よって、スイッチングロスを低減し、スイッチングによる発熱を抑制するという効果を奏する。
【００８３】
（イ）電流検出部の位置
電流検出部の設置に係る他の実施形態を図１６に示す。
図１６（ａ）は、第１実施形態の構成（図１参照）を示す。電流検出部４１〜４３は、上ＭＯＳ２１〜２３と下ＭＯＳ２４〜２６とのそれぞれの接続点と、対応する巻線との間に設けられる。
ここで、３相のうちいずれか１相の電流検出部を省いてもよい。例えば図１６（ｂ）に示すように、Ｗ相電流検出部４３を省いた場合、Ｕ相電流検出部４１およびＶ相電流検出部４２によって検出された電流検出値を電源電流から差し引くことにより、Ｗ相の電流を検出することができる。
【００８４】
他の実施形態では、図１６（ｃ）に示すように、電流検出部４１〜４３を下ＭＯＳ２４〜２６のグランド側に設けることができる。図１６（ｂ）の説明と同様の理由により、図１６（ｄ）に示すように、３相のうちいずれか１相の電流検出部を省いてもよい。
あるいは、図１６（ｅ）に示すように、電流検出部４１〜４３を上ＭＯＳ２１〜２３の電源側に設けることができる。図１６（ｂ）の説明と同様の理由により、図１６（ｆ）に示すように、３相のうちいずれか１相の電流検出部を省いてもよい。
【００８５】
また他の実施形態では、図１６（ｇ）に示すように、コンデンサ５０の正極と、第１インバータ部２０の電源側のブリッジ回路分岐点との間に１つの電流検出部４７を設けることができる。この場合、電流検出部４７は、図１６（ｅ）の電流検出部４１〜４３による電流検出値の合計値を検出する。
あるいは、図１６（ｈ）に示すように、コンデンサ５０の負極と、第１インバータ部２０のグランド側のブリッジ回路合流点との間に１つの電流検出部４８を設けることができる。この場合、電流検出部４８は、図１６（ｃ）の電流検出部４１〜４３による電流検出値の合計値を検出する。
【００８６】
（ウ）電流検出部の種類
図１６（ａ）、（ｂ）に示す位置に電流検出部を設ける場合、ホール素子を用いることが好ましい。この場合、ＭＯＳ２１〜２６のスイッチング動作に関係なく巻線電流を直接検出するため、第１実施形態の図１０の説明のところでも述べたように、出力可能なデューティ範囲の最小値Ｒminを０％とし、最大値Ｒmaxを１００％とすることができる。
【００８７】
一方、図１６（ｃ）〜（ｆ）に示す位置に電流検出部を設ける場合、ホール素子に代えて、シャント抵抗を用いることができる。
図１６（ｃ）または（ｄ）に示すように電流検出部としてのシャント抵抗を下ＭＯＳのグランド側に設ける場合、ＰＷＭ基準信号の山側において、全ての下ＭＯＳ２４〜２６がオンになったときに電流検出部４１〜４３に流れる山側電流は、巻線組１８に流れる電流と一致するので、山側電流を巻線電流として検出する。
【００８８】
この場合、制御部が下ＭＯＳ２４〜２６のゲートにオン信号を指令した後、シャント抵抗のリギングが収束する時間の経過を待って電流値の検出（サンプルホールド）を実施する必要がある。すなわち、下ＭＯＳ２４〜２６が全てオンとなるゼロ電圧ベクトルＶ０期間がリギング収束時間以上でなければ、シャント抵抗によって山側電流を検出することができない。したがって、ＰＷＭ基準信号が１００％付近の領域では、デューティ指令信号を設定することができないため、電流検出に要する最小時間に基づいて、出力可能なデューティ範囲の最大値Ｒmaxを決めることが好ましい。例えば、リギング収束時間が４．５μ秒の場合、出力可能なデューティ範囲の最大値Ｒmaxは９３％程度となる。
【００８９】
逆に、図１６（ｅ）または（ｆ）に示すように電流検出部としてのシャント抵抗を上ＭＯＳの電源側に設ける場合、ＰＷＭ基準信号の谷側において、全ての上ＭＯＳ２１〜２３がオンになったときに電流検出部４１〜４３に流れる谷側電流は、巻線組１８に流れる電流と一致するので、谷側電流を巻線電流として検出する。
【００９０】
この場合、同様に、上ＭＯＳ２１〜２３が全てオンとなるゼロ電圧ベクトルＶ７期間がリギング収束時間以上でなければ、シャント抵抗によって谷側電流を検出することができない。したがって、ＰＷＭ基準信号が０％付近の領域では、デューティ指令信号を設定することができないため、電流検出に要する最小時間に基づいて、出力可能なデューティ範囲の最小値Ｒminを決めることが好ましい。例えば、リギング収束時間が４．５μ秒の場合、出力可能なデューティ範囲の最小値Ｒminは７％程度となる。
【００９１】
なお、シャント抵抗やアンプ回路の温度変化による巻線電流の補正のため、シャント抵抗を下ＭＯＳのグランド側に設ける場合において全ての下ＭＯＳ２４〜２６がオフになったときの谷側電流をさらに検出してもよい。または、シャント抵抗を上ＭＯＳの電源側に設ける場合において全ての上ＭＯＳ２１〜２３がオフになったときの山側電流をさらに検出してもよい。これらの場合には、出力可能なデューティ範囲の最大値Ｒmaxと最小値Ｒminの両方を決めることが好ましい。
【００９２】
その他、ブートストラップ方式のゲート駆動回路では、所定周期毎に全ての下ＭＯＳ２４〜２６をオンする必要がある。そのため、出力可能なデューティ範囲の上限値を１００％にすることができない。そこで、ゲート駆動回路構成に基づいて出力可能なデューティ範囲の最大値Ｒmaxを決めることが好ましい。
【００９３】
（エ）上記の実施形態では、変調前のデューティ指令信号は正弦波信号であるが、信号波形はこれに限らない。
【００９４】
（オ）上記の実施形態では、多相回転電機は３相モータであるが３相に限らない。また、モータに限らず発電機であってもよい。さらに、多相回転電機は、電動パワーステアリング装置に適用されるだけでなく、例えばパワーウインド等の様々な用途に用いることができる。
【００９５】
以上、本発明は、上記実施形態になんら限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の形態で実施可能である。
【符号の説明】
【００９６】
１        ・・・電力変換装置、
１０      ・・・モータ（回転電機）、
１１〜１３・・・コイル（巻線）、
１８      ・・・巻線組、
２０      ・・・インバータ部、
２１〜２３・・・上ＭＯＳ（インバータ用スイッチング素子）、
２４〜２６・・・下ＭＯＳ（インバータ用スイッチング素子）、
４０〜４３・・・電流検出部、
５０      ・・・コンデンサ、
６０      ・・・インバータ制御部、
６５      ・・・デューティ算出部、
６５３    ・・・変調処理部
６８      ・・・インバータ駆動回路、
７０      ・・・昇圧回路部、
７１      ・・・バッテリ（直流電源）、
７２      ・・・誘起コイル、
７３      ・・・降圧ＭＯＳ（降圧スイッチング素子）、
７４      ・・・昇圧ＭＯＳ（昇圧スイッチング素子）、
７５      ・・・昇圧回路制御部、
７６      ・・・昇圧駆動回路、
Ｓmax     ・・・基準最大値、
Ｓmin     ・・・基準最小値、
Ｂ        ・・・昇圧ＰＷＭ基準信号、
Ｄ        ・・・デューティ指令信号（電圧指令信号）、
Ｄｕ、Ｄｖ、Ｄｗ・・・Ｕ、Ｖ、Ｗ相デューティ（電圧指令信号）、
Ｄｂ      ・・・昇圧デューティ指令信号、
Ｄmax     ・・・電圧指令信号の最大値、
Ｄmin     ・・・電圧指令信号の最小値、
Ｄc       ・・・デューティ中心値、
Ｐ        ・・・ＰＷＭ基準信号、
Ｒmax     ・・・出力可能なデューティ範囲の最大値（所定の上限値）、
Ｒmin     ・・・出力可能なデューティ範囲の最小値（所定の下限値）、
Ｒc       ・・・出力中心値。
【図１】
0005521914.tif 000002
【図２】
0005521914.tif 000003
【図３】
0005521914.tif 000004
【図４】
0005521914.tif 000005
【図５】
0005521914.tif 000006
【図６】
0005521914.tif 000007
【図７】
0005521914.tif 000008
【図８】
0005521914.tif 000009
【図９】
0005521914.tif 000010
【図１０】
0005521914.tif 000011
【図１１】
0005521914.tif 000012
【図１２】
0005521914.tif 000013
【図１３】
0005521914.tif 000014
【図１４】
0005521914.tif 000015
【図１５】
0005521914.tif 000016
【図１６】
0005521914.tif 000017