(57)【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層と、
前記第１の半導体層の厚み方向一方側の表面部に形成された第２導電型の第２の半導体層と、
前記第２の半導体層の厚み方向一方側の表面部に選択的に形成された第１導電型の第３の半導体層と、
前記第２および第３の半導体層を貫通して前記第１の半導体層に達するゲートトレンチ内にゲート絶縁膜を介して充填されるゲート電極と、
前記第３の半導体層を貫通して前記第２の半導体層に達するコンタクトトレンチの底部を構成する前記第２の半導体層に形成され、前記第２の半導体層よりも高濃度の第２導電型の第４の半導体層と、
前記コンタクトトレンチ内に充填されて前記第３および第４の半導体層と接するコンタクト電極とを備え、
前記ゲート電極は、
前記ゲートトレンチの底部を含む一部分に充填される内部ゲート電極と、
前記内部ゲート電極に接して前記ゲートトレンチ内の残部に充填され、前記内部ゲート電極よりも低抵抗の低抵抗ゲート電極とを備え、
前記コンタクト電極は、
前記コンタクトトレンチ内に充填される第１の導電体層と、
前記第１の導電体層に接し、層間絶縁膜を介して前記第３の半導体層および前記ゲート電極を覆う第２の導電体層とを備え、
前記第１の導電体層と、前記第２の導電体層とは、互いに異なる材料から成り、
前記低抵抗ゲート電極と、前記第１の導電体層とは、同一の材料から成り、
前記コンタクトトレンチは、前記層間絶縁膜の開口から前記第３の半導体層を貫通して前記第２の半導体層に達するように形成されることを特徴とする半導体装置。
【請求項２】
前記低抵抗ゲート電極の前記内部ゲート電極と接する面は、前記第３の半導体層の前記第２の半導体層との界面よりも前記第３の半導体層の側に位置することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記コンタクト電極がソース電極であり、前記第１の半導体層の厚み方向他方側にドレイン電極を備える、ＭＯＳ電界効果トランジスタであることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記コンタクト電極がエミッタ電極であり、前記第１の半導体層の厚み方向他方側に第２導電型の第５の半導体層とコレクタ電極とを備える、絶縁ゲートバイポーラトランジスタであることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記第１〜第４の半導体層は、シリコンカーバイドによって形成されることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
第１導電型の第１の半導体層の厚み方向一方側の表面部に、第２導電型の第２の半導体層を形成する工程と、
前記第２の半導体層の厚み方向一方側の表面部に、第１の導電型の第３の半導体層を選択的に形成する工程と、
前記第２および第３の半導体層を貫通して前記第１の半導体層に達するゲートトレンチを形成する工程と、
前記ゲートトレンチ内に、ゲート絶縁膜を介して、ゲート電極を形成する工程と、
前記第３の半導体層を貫通して前記第２の半導体層に達するコンタクトトレンチを形成する工程と、
前記コンタクトトレンチの底部を構成する前記第２の半導体層に、前記第２の半導体層よりも高濃度の第２導電型の第４の半導体層を形成する工程と、
前記コンタクトトレンチ内で前記第３および第４の半導体層と接するように、コンタクト電極を形成する工程とを備え、
前記ゲート電極を形成する工程は、
前記ゲートトレンチ内の底部を含む一部分に、前記ゲート絶縁膜を介して導電性材料を充填して、内部ゲート電極を形成する工程と、
前記ゲートトレンチ内の残部に、前記ゲート絶縁膜を介して、前記内部ゲート電極を構成する導電性材料よりも低抵抗の導電性材料を充填して、前記内部ゲート電極に接するように低抵抗ゲート電極を形成する工程とを備え、
前記コンタクト電極を形成する工程は、
前記コンタクトトレンチ内に、前記低抵抗ゲート電極を構成する導電性材料と同一の導電性材料を充填して、第１の導電体層を形成する工程と、
前記第１の導電体層を構成する導電性材料とは異なる導電性材料を用いて、前記第１の導電体層に接し、層間絶縁膜を介して前記第３の半導体層および前記ゲート電極を覆うように、第２の導電体層を形成する工程とを備え、
前記コンタクトトレンチを形成する工程では、前記層間絶縁膜の開口から前記第３の半導体層を貫通して前記第２の半導体層に達するように前記コンタクトトレンチを形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート電極およびソース電極がトレンチ構造を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
パワーデバイスである電力用半導体装置は、同一構造の多数のユニットセルを並列に接続することで、高速スイッチング、高電流密度による導通時抵抗（以下「オン抵抗」という場合がある）の低減、および高破壊耐量などの特性を実現している。電力用半導体装置の開発にあたっては、オン抵抗の低減などを目的として、電力用半導体装置の微細化が進められている。
【０００３】
特に、低耐圧のパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）では、パターンの微細化が性能に直結するので、微細化技術の開発が進められている。微細化技術の最先端にある素子では、ゲート電極のコンタクト部分のトレンチ構造に加えて、ソース電極のコンタクト部分にもトレンチ構造を有するダブルトレンチセル構造が採用されている（たとえば、特許文献１〜３参照）。
【０００４】
ダブルトレンチセル構造におけるゲート電極およびソース電極は、たとえばスパッタで、トレンチを埋込むように電極膜を形成することによって形成される。スパッタで形成される電極膜では、トレンチを埋込みにくいので、電極内部にボイドと呼ばれる空洞が生じ、電極抵抗の増大を招くという問題がある。またトレンチの部分で電極が盛り上がって、電極表面に凹凸が生じ、ワイヤボンドなどの外部配線との接続抵抗が増大するという問題もある。
【０００５】
電極の表面形状に関する技術については、たとえば前述の特許文献３に開示されている。特許文献３に開示される技術では、トレンチに相当するコンタクトホール内に、たとえば化学気相成長（Chemical Vapor Deposition；略称：ＣＶＤ）によってタングステンをプラグとして埋設した後、その上にソース電極を形成することで、ソース電極の表面を平坦に形成している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−３５８４１号公報
【特許文献２】特開２００７−３１１５５７号公報
【特許文献３】特開２００３−３１８３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
パワーＭＯＳＦＥＴでは、前述のように微細化が進められている。微細化の進展は、ゲート抵抗の増大を招き、時定数ＣＲの上昇によるスイッチング時の遅延の増大を招く。またゲート抵抗の増大によって、単一のチップ内でスイッチングスピードにばらつきが生じ、不均一な動作を生じやすい。
【０００８】
さらに、微細な領域に従来の倍以上のトレンチが密集するので、大電流かつ高温で動作するパワーデバイスでは、トレンチ形成領域に生じる応力が問題になる。応力が過大になると、結晶の欠陥の発生、ひいてはリークの増大につながるおそれがあるので、応力を可及的に緩和することが必要である。
【０００９】
これらの問題を解決するための技術については、前述の特許文献１〜３には開示されていない。
【００１０】
本発明の目的は、スイッチング時の遅延および不均一動作を防止することができるとともに、トレンチ形成領域に生じる応力が可及的に緩和された半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、第１導電型の第１の半導体層と、前記第１の半導体層の厚み方向一方側の表面部に形成された第２導電型の第２の半導体層と、前記第２の半導体層の厚み方向一方側の表面部に選択的に形成された第１導電型の第３の半導体層と、前記第２および第３の半導体層を貫通して前記第１の半導体層に達するゲートトレンチ内にゲート絶縁膜を介して充填されるゲート電極と、前記第３の半導体層を貫通して前記第２の半導体層に達するコンタクトトレンチの底部を構成する前記第２の半導体層に形成され、前記第２の半導体層よりも高濃度の第２導電型の第４の半導体層と、前記コンタクトトレンチ内に充填されて前記第３および第４の半導体層と接するコンタクト電極とを備え、前記ゲート電極は、前記ゲートトレンチの底部を含む一部分に充填される内部ゲート電極と、前記内部ゲート電極に接して前記ゲートトレンチ内の残部に充填され、前記内部ゲート電極よりも低抵抗の低抵抗ゲート電極とを備え、前記コンタクト電極は、前記コンタクトトレンチ内に充填される第１の導電体層と、前記第１の導電体層に接し、層間絶縁膜を介して前記第３の半導体層および前記ゲート電極を覆う第２の導電体層とを備え、前記第１の導電体層と、前記第２の導電体層とは、互いに異なる材料から成り、前記低抵抗ゲート電極と、前記第１の導電体層とは、同一の材料から成り、前記コンタクトトレンチは、前記層間絶縁膜の開口から前記第３の半導体層を貫通して前記第２の半導体層に達するように形成されることを特徴とする。
【００１２】
本発明の半導体装置の製造方法は、第１導電型の第１の半導体層の厚み方向一方側の表面部に、第２導電型の第２の半導体層を形成する工程と、前記第２の半導体層の厚み方向一方側の表面部に、第１の導電型の第３の半導体層を選択的に形成する工程と、前記第２および第３の半導体層を貫通して前記第１の半導体層に達するゲートトレンチを形成する工程と、前記ゲートトレンチ内に、ゲート絶縁膜を介して、ゲート電極を形成する工程と、前記第３の半導体層を貫通して前記第２の半導体層に達するコンタクトトレンチを形成する工程と、前記コンタクトトレンチの底部を構成する前記第２の半導体層に、前記第２の半導体層よりも高濃度の第２導電型の第４の半導体層を形成する工程と、前記コンタクトトレンチ内で前記第３および第４の半導体層と接するように、コンタクト電極を形成する工程とを備え、前記ゲート電極を形成する工程は、前記ゲートトレンチ内の底部を含む一部分に、前記ゲート絶縁膜を介して導電性材料を充填して、内部ゲート電極を形成する工程と、前記ゲートトレンチ内の残部に、前記ゲート絶縁膜を介して、内部ゲート電極を構成する導電性材料よりも低抵抗の導電性材料を充填して、前記内部ゲート電極に接するように低抵抗ゲート電極を形成する工程とを備え、前記コンタクト電極を形成する工程は、前記コンタクトトレンチ内に、前記低抵抗ゲート電極を構成する導電性材料と同一の導電性材料を充填して、第１の導電体層を形成する工程と、前記第１の導電体層を構成する導電性材料とは異なる導電性材料を用いて、前記第１の導電体層に接し、層間絶縁膜を介して前記第３の半導体層および前記ゲート電極を覆うように、第２の導電体層を形成する工程とを備え、前記コンタクトトレンチを形成する工程では、前記層間絶縁膜の開口から前記第３の半導体層を貫通して前記第２の半導体層に達するように前記コンタクトトレンチを形成することを特徴とする。
【発明の効果】
【００１３】
本発明の半導体装置によれば、第２および第３の半導体層を貫通して第１の半導体層に達するゲートトレンチ内に、ゲート絶縁膜を介してゲート電極が充填される。また層間絶縁膜の開口から第３の半導体層を貫通して第２の半導体層に達するコンタクトトレンチ内にコンタクト電極が充填されて、第３および第４の半導体層と接する。ゲート電極は、ゲートトレンチ内の底部を含む一部分に充填される内部ゲート電極と、内部ゲート電極に接して、ゲートトレンチ内の残部、すなわちゲートトレンチ内の上部に充填される低抵抗ゲート電極とを備える。コンタクト電極は、低抵抗ゲート電極と同一の材料から成り、コンタクトトレンチ内に充填される第１の導電体層と、第１の導電体層とは異なる材料から成り、第１の導電体層に接して、層間絶縁膜を介して第３の半導体層およびゲート電極を覆う第２の導電体層とを備える。
【００１４】
このようにコンタクト電極を第１の導電体層と第２の導電体層とに分けることによって、第１の導電体層および第２の導電体層に、それぞれ最適な材料を用いることができるので、それぞれ最適な性能を発揮させることができる。したがって、第１の導電体層の材料として、コンタクトトレンチを埋込みやすい材料を用い、第２の導電体層の材料として、外部配線との接続抵抗の低い材料を用いることによって、コンタクトトレンチ内でのボイドの発生を抑えて、微細化に伴うコンタクト電極の抵抗の増大を防ぐとともに、外部配線との接続抵抗の増大を防ぐことができる。
【００１５】
またゲート電極を内部ゲート電極と低抵抗ゲート電極とで構成することによって、設計シュリンクと呼ばれるチップサイズの微細化に伴って上昇しやすいゲート電極の抵抗を低く抑え、微細化に伴うゲート電極の抵抗の増大を抑えることができる。これによって、スイッチング時の遅延を防止することができる。また半導体装置内のユニットセル間におけるスイッチングスピードのばらつきを抑えることができるので、ユニットセルの不均一な動作を防止することができる。
【００１６】
またゲートトレンチ内の上部に充填される低抵抗ゲート電極と、コンタクトトレンチ内に充填される第１の導電体層とを同一の材料で形成することによって、構造的な均一性を高め、ゲートトレンチおよびコンタクトトレンチが形成された領域に生じる応力を緩和することができる。また応力を緩和することによって、転位などの結晶欠陥の発生を抑えることができるので、結晶欠陥による悪影響、たとえばリーク電流の増大などを防止することができる。
【００１７】
本発明の半導体装置の製造方法によれば、第１の半導体層の厚み方向一方側の表面部に第２の半導体層が形成され、第２の半導体層の厚み方向一方側の表面部に第３の半導体層が選択的に形成され、第２および第３の半導体層を貫通して第１の半導体層に達するゲートトレンチが形成される。このゲートトレンチ内に、ゲート絶縁膜を介して、内部ゲート電極と低抵抗ゲート電極とを備えるゲート電極が形成される。また層間絶縁膜の開口から第３の半導体層を貫通して第２の半導体層に達するコンタクトトレンチが形成され、コンタクトトレンチの底部を構成する第２の半導体層に第４の半導体層が形成される。そして、コンタクトトレンチ内で第３および第４の半導体層と接するように、第１および第２の導電体層を備えるコンタクト電極が形成される。
【００１８】
コンタクト電極を構成する第１の導電体層と第２の導電体層とは、互いに異なる材料で形成される。これによって、第１の導電体層および第２の導電体層に、それぞれ最適な材料を用いることができるので、最適な性能を発揮可能な第１の導電体層および第２の導電体層を形成することができる。したがって、第１の導電体層の材料として、コンタクトトレンチを埋込みやすい材料を用い、第２の導電体層の材料として、外部配線との接続抵抗の低い材料を用いることによって、コンタクトトレンチ内でのボイドの発生を抑えて、微細化に伴うコンタクト電極の抵抗の増大を防ぐとともに、外部配線との接続抵抗の増大を防ぐことができる。
【００１９】
またゲート電極は、ゲートトレンチの底部を含む一部分に内部ゲート電極を形成した後、ゲートトレンチの残部である上部に、内部ゲート電極を構成する導電性材料よりも低抵抗の導電性材料で低抵抗ゲート電極を形成することによって形成される。これによって、設計シュリンクと呼ばれるチップサイズの微細化に伴って上昇しやすいゲート電極の抵抗を低く抑え、微細化に伴う抵抗の増大が抑えられたゲート電極を形成することができる。またスイッチング時の遅延を防止するとともに、半導体装置内のユニットセル間におけるスイッチングスピードのばらつきを抑えて、ユニットセルの不均一な動作を防止することができる。
【００２０】
またゲートトレンチ内の上部に充填される低抵抗ゲート電極と、コンタクトトレンチ内に充填される第１の導電体層とを同一の材料で形成することによって、構造的な均一性を高めることができるので、ゲートトレンチおよびコンタクトトレンチが形成された領域に生じる応力が緩和された半導体装置を製造することができる。また応力を緩和することによって、転位などの結晶欠陥の発生を抑えることができるので、結晶欠陥による悪影響、たとえばリーク電流の増大などを防止することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の前提技術におけるＭＯＳＦＥＴ１の構成を示す断面図である。
【図２】ｎ型半導体基板１１を示す断面図である。
【図３】第１酸化膜２１の形成が終了した段階のｎ型半導体基板１１の状態を示す断面図である。
【図４】終端領域となる部分へのイオン注入を行っているときのｎ型半導体基板１１の状態を示す断面図である。
【図５】ベース層１２となる部分へのイオン注入を行っているときのｎ型半導体基板１１の状態を示す断面図である。
【図６】ベース層１２の形成が終了した段階の半導体基板１０Ａの状態を示す断面図である。
【図７】ソース層１４となる部分へのイオン注入を行っているときの半導体基板１０Ａの状態を示す断面図である。
【図８】ソース層１４の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図９】第２酸化膜２２の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図１０】第２酸化膜２２のエッチングに用いたレジストの除去が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図１１】ゲートトレンチ３１の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図１２】第２酸化膜２２の除去が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図１３】ゲート酸化膜３２の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図１４】ポリシリコン層３３Ａの形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図１５】厚膜酸化膜１７の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図１６】厚膜酸化膜１７のエッチングに用いたレジストの除去が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図１７】ソーストレンチ２０の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図１８】ウェル層１５の形成が終了した段階の半導体基板１０の状態を示す断面図である。
【図１９】ソース電極１８の形成が終了した段階の半導体基板１０の状態を示す断面図である。
【図２０】ドレイン電極１９の形成が終了した段階の半導体基板１０の状態を示す断面図である。
【図２１】本発明の実施の一形態の半導体装置であるＭＯＳＦＥＴ５０を示す断面図である。
【図２２】ポリシリコン層５１の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図２３】ゲート用タングステン層５２の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図２４】厚膜酸化膜１７の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図２５】厚膜酸化膜１７のエッチングに用いたレジストの除去が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図２６】ソーストレンチ２０の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。
【図２７】ウェル層１５の形成が終了した段階の半導体基板１０の状態を示す断面図である。
【図２８】ソース用タングステン層６１の形成が終了した段階の半導体基板１０の状態を示す断面図である。
【図２９】ソース電極６３の形成が終了した段階の半導体基板１０の状態を示す断面図である。
【図３０】ドレイン電極１９の形成が終了した段階の半導体基板１０の状態を示す断面図である。
【発明を実施するための形態】
【００２２】
＜前提技術＞
本発明の半導体装置およびその製造方法を説明する前に、本発明の前提技術となる半導体装置およびその製造方法について説明する。以下では、半導体装置として、ダブルトレンチセル構造のＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタ（Field Effect Transistor；略称：ＦＥＴ）を例に挙げて説明する。以下、ＭＯＳ電界効果トランジスタを「ＭＯＳＦＥＴ」という。
【００２３】
図１は、本発明の前提技術におけるＭＯＳＦＥＴ１の構成を示す断面図である。ＭＯＳＦＥＴ１は、第１導電型をｎ型とし、第２導電型をｐ型としたｎチャネル型ＭＯＳＦＥＴである。ＭＯＳＦＥＴ１は、ゲートトレンチ３１およびソーストレンチ２０が形成された半導体基板１０を備える。半導体基板１０は、高濃度のｎ型（以下「ｎ＋型」という場合がある）の半導体基板（以下「ｎ＋基板」という場合がある）１１ａ上に、エピタキシャル成長によって形成された低濃度のｎ型（以下「ｎ−型」という場合がある）の半導体層（以下「ｎ−層」という場合がある）１１ｂを備える。
【００２４】
半導体基板１０の厚み方向一方側の表面部、具体的にはｎ−層１１ａの厚み方向一方側の表面部には、導通時にチャネルが形成されるｐ型のベース層１２が形成されている。ベース層１２は、ｎ−層１１ａの厚み方向一方側の表面部の一部分を構成する。このベース層１２を貫通してゲートトレンチ３１が形成され、トレンチゲート構造１３が形成されている。トレンチゲート構造１３は、ゲートトレンチ３１の内壁に形成されるゲート酸化膜３２と、ゲート酸化膜３２を介してゲートトレンチ３１内に形成されるゲート電極３３と、ゲート電極３３上のキャップ酸化膜３４とを含む。ＭＯＳＦＥＴ１０は、複数のトレンチゲート構造１３を含む。各トレンチゲート構造１３のゲートトレンチ３１によって区分される領域は、ダブルトレンチセル構造の構成単位であるユニットセルを構成する。
【００２５】
ベース層１２の厚み方向一方側の表面部には、トレンチゲート構造１３を挟んで、ベース層１２よりも浅いｎ＋型のソース層１４が形成されている。トレンチゲート構造１３を挟む２つのソース層１４は、隣り合う２つのユニットセルをそれぞれ構成する。各ユニットセルは、トレンチゲート構造１３の一方側の側方に設けられるソース層１４と、そのトレンチゲート構造１３に隣り合う他のトレンチゲート構造１３の他方側の側方に設けられるソース層１４とを含む。
【００２６】
各ユニットセルにおけるソース層１４同士の間には、ソーストレンチ２０が形成されている。ソーストレンチ２０は、トレンチゲート構造１３のゲートトレンチ３１よりも浅く形成される。ソーストレンチ２０の底部を規定するベース層１２の表面部には、ベース層１２よりも高濃度のｐ型（以下「ｐ＋型」という場合がある）のウェル層１５が形成されている。ソース層１４およびウェル層１５は、ベース層１２の厚み方向一方側の表面部の一部分を構成する。
【００２７】
ＭＯＳＦＥＴ１のユニットセル構造を縮小するには、ゲートトレンチ３１の幅の縮小および、ウェル層１５などの各拡散層の幅の縮小だけでは限界がある。そこで、ＭＯＳＦＥＴ１では、ソース電極１８のコンタクト構造を、同一平面上でソース層１４およびウェル層１５の両方に接続する構造から、三次元状のコンタクト構造であるトレンチコンタクト構造、すなわちトレンチソース構造１６に変更している。トレンチソース構造１６では、ソース層１４へのソース電極１８のコンタクトは、ソース層１４の側面で行われる。これによって、半導体基板１０を厚み方向一方側から平面的に見たときのコンタクト面積を大幅に縮小し、ユニットセル構造の微細化を実現することができる。
【００２８】
次に、ＭＯＳＦＥＴ１の製造方法について説明する。図２〜図２０は、本発明の前提技術となるＭＯＳＦＥＴ１の製造方法を説明するための図である。以下のＭＯＳＦＥＴ１の製造方法の説明では、理解を容易にするために、ウエハ洗浄工程、イオン注入時のマスク酸化工程、ゲート電極形成工程、ソース電極形成後のオーバーコート膜形成工程、バリアメタル形成工程および裏面研削工程の説明を省略する。
【００２９】
図２は、ｎ型半導体基板１１を示す断面図である。まず、図２に示すように、ウエハとして、ｎ＋基板１１ａの厚み方向一方側の表面上に、エピタキシャル成長によってｎ−層１１ｂが形成されたｎ型半導体基板１１を準備する。ウエハ材料としては、シリコンが用いられる。
【００３０】
図３は、第１酸化膜２１の形成が終了した段階のｎ型半導体基板１１の状態を示す断面図である。次に図３に示すように、ｎ型半導体基板１１上、具体的には、ｎ−層１１ｂの厚み方向一方側の表面全体に、第１酸化膜２１を形成する。第１酸化膜２１は、たとえば熱酸化膜であり、ｎ−層１１ｂの厚み方向一方側の表面部を熱酸化することによって形成される。
【００３１】
図４は、終端領域となる部分へのイオン注入を行っているときのｎ型半導体基板１１の状態を示す断面図である。終端領域は、ＭＯＳＦＥＴ１のユニットセルが形成されるトランジスタ領域の周囲に形成される。図４では、図が煩雑になることを避けるために、終端領域の図示を省略し、トランジスタ領域のみを示す。写真製版およびエッチングによって、終端領域となる部分のｎ−層１１ｂ上に形成された第１酸化膜２１を除去して、第１酸化膜２１を終端領域で開口させる。トランジスタ領域では、図４に示すように、第１酸化膜２１は開口されない。次いで、残存する第１酸化膜２１をマスクとして、ｎ−層１１ｂの終端領域となる部分にｐ型不純物、たとえばボロン（Ｂ）をイオン注入した後、ドライブ拡散することによって、ｐ型領域として、終端領域を形成する。
【００３２】
図５は、ベース層１２となる部分へのイオン注入を行っているときのｎ型半導体基板１１の状態を示す断面図である。次に図５に示すように、写真製版およびエッチングによって、トランジスタ領域のｎ−層１１ｂ上に形成された第１酸化膜２１を除去して、第１酸化膜２１をトランジスタ領域で開口させる。次いで、残存する第１酸化膜２１をマスクとして、ｎ−層１１ｂのベース層１２となる部分、すなわちトランジスタ領域のｎ−層１１ｂに、ｐ型不純物、たとえばボロンをイオン注入する。
【００３３】
図６は、ベース層１２の形成が終了した段階の半導体基板１０Ａの状態を示す断面図である。次に図６に示すように、イオン注入されたｐ型不純物をドライブ拡散することによって、ベース層１２を形成する。ベース層１２は、トランジスタ領域のｎ−層１１ｂの厚み方向一方側の表面部に形成される。ｎ−層１１ｂにベース層１２が形成された状態のｎ型半導体基板１１を、半導体基板１０Ａという。
【００３４】
図７は、ソース層１４となる部分へのイオン注入を行っているときの半導体基板１０Ａの状態を示す断面図である。図７では、図が煩雑になることを避けるために、終端領域の図示を省略し、トランジスタ領域のみを示す。写真製版で、トランジスタ領域のソース層１４となる部分で開口され、ソース層１４の形成不要な領域である終端領域を覆うレジストパターンを形成する。トランジスタ領域では、図７に示すように、レジストパターンは開口されており、ベース層１２の表面は露出している。レジストパターンを介して、ｎ型不純物、たとえばヒ素をイオン注入する。これによって、トランジスタ領域のソース層１４となる部分、具体的にはベース層１２のうちでソース層１４となる部分に、ｎ型不純物がイオン注入される。
【００３５】
図８は、ソース層１４の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に図８に示すように、レジストパターンを除去した後、イオン注入されたｎ型不純物をドライブ拡散することによって、高濃度のｎ＋型のソース層１４を形成する。ソース層１４は、トランジスタ領域のベース層１２の厚み方向一方側の表面部に選択的に形成される。ベース層１２にソース層１４が形成された半導体基板１０Ａを、参照符「１０Ｂ」で示す。
【００３６】
図９は、第２酸化膜２２の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に図９に示すように、半導体基板１０Ｂ上の全面、具体的には、トランジスタ領域の厚み方向一方側の表面部を構成するソース層１４の表面全体、および終端領域の厚み方向一方側の表面全体に、第２酸化膜２２を形成する。第２酸化膜２２は、たとえば熱酸化膜であり、ソース層１４および終端領域の厚み方向一方側の表面部を熱酸化することによって形成される。
【００３７】
図１０は、第２酸化膜２２のエッチングに用いたレジストの除去が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に、ゲート電極３３が形成されるゲートトレンチ３１のマスクとなるように写真製版でレジストパターンを形成する。具体的には、ゲートトレンチ３１が形成される部分で開口されたレジストパターンを形成する。形成されたレジストパターンをマスクとして、第２酸化膜２２をエッチングした後、レジストを除去する。これによって、図１０に示すように、ゲートトレンチ３１が形成される部分の第２酸化膜２２に開口が形成される。
【００３８】
図１１は、ゲートトレンチ３１の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に図１１に示すように、残存する第２酸化膜２２をマスクとして、シリコンエッチ、すなわち半導体基板１０Ｂのエッチングを行い、ゲートトレンチ３１を形成する。具体的には、第２酸化膜２２の開口を通して露出する部分のソース層１４および、その下層のベース層１２を貫通して、ｎ−層１１ａの内部に達するように、ゲートトレンチ３１を形成する。
【００３９】
図１２は、第２酸化膜２２の除去が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に図１２に示すように、第２酸化膜２２を除去する。これによって、トランジスタ領域に、ソース層１４の表面からｎ−層１１ｂの内部に達するゲートトレンチ３１が形成された半導体基板１０Ｂが得られる。
【００４０】
図１３は、ゲート酸化膜３２の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に図１３に示すように、ゲート酸化膜３２を半導体基板１０Ｂの全面に形成する。具体的には、トランジスタ領域のソース層１４の厚み方向一方側の表面全体およびゲートトレンチ３１の内表面全体、ならびに終端領域の厚み方向一方側の表面全体に、ゲート酸化膜３２を形成する。ゲート酸化膜３２は、たとえば熱酸化膜であり、ソース層１４の厚み方向一方側の表面部、ゲートトレンチ３１の内表面部、ならびに終端領域の厚み方向一方側の表面部を熱酸化することによって形成される。
【００４１】
図１４は、ポリシリコン層３３Ａの形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に図１４に示すように、導線性のポリシリコンを半導体基板１０Ｂの全面に堆積させた後、エッチバックを行い、ゲートトレンチ３１の内部のみにポリシリコン層３３Ａを形成する。
【００４２】
図１５は、厚膜酸化膜１７の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に図１５に示すように、ゲートトレンチ３１の内部に形成されたポリシリコン層３３Ａの表面を酸化して、ゲートトレンチ３１の内部のポリシリコンを覆うキャップ酸化膜３４を形成する。これによって、キャップ酸化膜３４で覆われたゲート電極３３が形成される。次いで、半導体基板１０Ｂの厚み方向一方側の表面全体、具体的には、露出するゲート酸化膜３２およびキャップ酸化膜３４の表面全体に、ゲート電極３３を絶縁するための厚膜酸化膜１７を形成する。
【００４３】
図１６は、厚膜酸化膜１７のエッチングに用いたレジストの除去が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に、ソース電極１８のコンタクト部分となるソーストレンチ２０のマスクとなるように、写真製版でレジストパターンを形成する。具体的には、ソーストレンチ２０が形成される部分で開口されたレジストパターンを形成する。形成したレジストパターンをマスクとして、厚膜酸化膜１７およびゲート酸化膜３２をエッチングした後、レジストを除去する。これによって、図１６に示すように、ソーストレンチ２０が形成される部分の厚膜酸化膜１７およびゲート酸化膜３２に開口が形成される。
【００４４】
図１７は、ソーストレンチ２０の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に図１７に示すように、残存する厚膜酸化膜１７およびゲート酸化膜３２をマスクとして、シリコンのエッチング、すなわち半導体基板１０Ｂのエッチングを行い、ソーストレンチ２０を形成する。具体的には、厚膜酸化膜１７およびゲート酸化膜３２の開口を通して露出する部分のソース層１４を貫通して、ベース層１２の表面に達するように、ソーストレンチ２０を形成する。
【００４５】
図１８は、ウェル層１５の形成が終了した段階の半導体基板１０の状態を示す断面図である。次に図１８に示すように、ソーストレンチ２０の底部を構成するベース層１２に、ｐ型不純物、たとえばボロンをイオン注入し、ドライブ拡散することによって、ｐ＋型のウェル層１５を形成する。ベース層１２にウェル層１５が形成された半導体基板１０Ｂを、参照符「１０」で示す。
【００４６】
図１９は、ソース電極１８の形成が終了した段階の半導体基板１０の状態を示す断面図である。図１９は、トランジスタ領域の図であり、終端領域については、図が煩雑になることを避けるために図示を省略している。次いで、ソーストレンチ２０を埋込むように、ソース電極１８となる導電性材料、たとえばＡｌ−Ｓｉを半導体基板１０の全面に堆積させて電極膜を形成する。次いで、終端領域などのソース電極１８の不要な領域上の電極膜を写真製版およびエッチングで除去することによって、ソース電極１８を形成する。ソース電極１８は、図１９に示すようにトランジスタ領域に形成され、終端領域には形成されない。
【００４７】
図２０は、ドレイン電極１９の形成が終了した段階の半導体基板１０の状態を示す断面図である。次に図２０に示すように、ｎ＋基板１１ａの厚み方向他方側の表面に、たとえばスパッタによって、ドレイン電極１９を形成する。これによって、前述の図１に示すＭＯＳＦＥＴ１が得られる。
【００４８】
以上に述べたように、本発明の前提技術のＭＯＳＦＥＴ１では、大幅な構造の微細化を実現するために、ソース電極１８のコンタクト部分をトレンチ構造とし、ソーストレンチ２０の側面に露出したソース層１４へコンタクトする三次元状のコンタクト構造にしている。
【００４９】
しかし、コンタクト部分となるソーストレンチ２０は、スパッタなどで形成されるＡｌ−Ｓｉ膜などの電極膜では埋込みにくいので、ソース電極１８の内部にボイドと呼ばれる空洞が生じ、電極抵抗の増大を招くという問題がある。またソーストレンチ２０の部分でソース電極１８が盛り上がって、ソース電極１８の表面に凹凸が生じ、ワイヤボンドなどの外部配線との接続抵抗が増大するという問題もある。
【００５０】
またＭＯＳＦＥＴの微細化の進展は、ゲート抵抗の増大を招き、時定数ＣＲの上昇によるスイッチング時の遅延の増大を招く。またゲート抵抗の増大によって、単一のチップ内でスイッチングスピードにばらつきが生じ、不均一な動作を生じやすい。
【００５１】
さらに、微細な領域に従来の倍以上のトレンチが密集するので、大電流かつ高温で動作するパワーデバイスでは、トレンチ形成領域に生ずる応力が問題になる。応力が過大になると、結晶の欠陥の発生、ひいてはリークの増大につながるおそれがあるので、応力を可及的に緩和することが必要になる。そこで本発明の半導体装置では、以下に示す実施の形態の構成を採用している。
【００５２】
＜実施の形態＞
図２１は、本発明の実施の一形態の半導体装置であるＭＯＳＦＥＴ５０を示す断面図である。図２１に示す本実施の形態のＭＯＳＦＥＴ５０の構成は、前述の図１に示す前提技術のＭＯＳＦＥＴ１の構成と類似しているので、異なる部分についてのみ説明し、対応する部分には同一の参照符を付して共通する説明を省略する。本実施の形態のＭＯＳＦＥＴ５０は、電力用半導体装置として好適に用いられる。本実施の形態において、半導体装置であるＭＯＳＦＥＴ５０は、第１導電型をｎ型とし、第２導電型をｐ型としたｎチャネル型ＭＯＳＦＥＴである。すなわち本実施の形態では、ｎ型が第１導電型に相当し、ｐ型が第２導電型に相当する。ｎ−層１１ｂは、第１の半導体層に相当する。ベース層１２は、第２の半導体層に相当する。ソース層１４は、第３の半導体層に相当する。ウェル層１５は、第４の半導体層に相当する。ゲート酸化膜３２は、ゲート絶縁膜に相当する。厚膜絶縁膜１７は、層間絶縁膜に相当する。
【００５３】
本実施の形態では、ソース電極６３は、ソーストレンチ２０内に充填される第１の導電体層として、ソース用タングステン層６１を備えるとともに、ワイヤボンドなどの外部配線が接続される第２の導電体層として、ＡｌＳｉ層６２を備える。すなわち本実施の形態では、ソース用タングステン層６１は、第１の導電体層に相当し、ＡｌＳｉ層６２は、第２の導電体層に相当する。またソース電極６３は、コンタクト電極に相当する。ソーストレンチ２０は、コンタクトトレンチに相当する。
【００５４】
このようにソース電極６３は、互いに異なる材料から成るソース用タングステン層６１とＡｌＳｉ層６２とを備えて構成される。トレンチソース構造６０を構成するソーストレンチ２０には、タングステンが充填されて、ソース用タングステン層６１が形成されている。ソース用タングステン層６１は、ソース電極６３の下層構造を構成する。ＡｌＳｉ層６２は、ソース電極６３の上層構造として、ソース用タングステン層６１に接し、かつソース用タングステン層６１および厚膜絶縁膜１７を覆って形成される。ＡｌＳｉ層６２は、Ａｌ−Ｓｉで形成される。ソース電極６３は、ソースタングステン層６１がソーストレンチ２０内に充填されることで、ソース層１４およびウェル層１５と接する。
【００５５】
また本実施の形態では、トレンチゲート構造５４を構成するゲート電極５３は、ゲートトレンチ３１内の底部を含む一部分に充填される内部ゲート電極として、ポリシリコン層５１を備えるとともに、低抵抗ゲート電極として、ゲート用タングステン層５２を備える。すなわち本実施の形態では、ポリシリコン層５１は、内部ゲート電極に相当し、ゲート用タングステン層５２は、低抵抗ゲート電極に相当する。
【００５６】
ゲート用タングステン層５２は、ゲートトレンチ３１の上部、具体的には、ゲートトレンチ３１の開口部付近に、ソーストレンチ２０に充填される材料と同じ材料であるタングステンが充填されて形成される。ポリシリコン層５１は、ゲートトレンチ３１の下部に、具体的には、ゲートトレンチ３１の底部から中間部にわたって形成され、ゲート電極５３の下部を構成する。このようにポリシリコン層５１は、ゲートトレンチ３１の底部を含む一部分に充填される。ゲート用タングステン層５２は、ポリシリコン層５１上に設けられる。具体的には、ゲート用タングステン層５２は、ポリシリコン層５１に接して、ゲートトレンチ３１内の残部、すなわちポリシリコン層５１が形成される部分を除く残余の部分に充填される。
【００５７】
また本実施の形態では、低抵抗ゲート電極であるゲート用タングステン層５２の下端、すなわちポリシリコン層５１と接する面は、ソース層１４の下端、すなわちソース層１４のベース層１２との界面よりもソース層１４の側に位置する。換言すれば、ゲート用タングステン層５２のポリシリコン層５１と接する面は、ソース層１４のベース層１２との界面よりも、半導体基板１０の厚み方向一方側、具体的には、図２１の紙面に向かって上側に位置する。
【００５８】
このように本実施の形態では、ソース電極６３は、第１の導電体層であるソース用タングステン層６１と、第２の導電体層であるＡｌＳｉ層６２とを備えて構成される。このようにソース電極６３を第１の導電体層と第２の導電体層とに分けることによって、第１の導電体層および第２の導電体層として、それぞれ最適な材料を用いることができるので、それぞれ最適な性能を発揮させることができる。
【００５９】
具体的に述べると、第１導電体層が充填されるソーストレンチ２０は、ＭＯＳＦＥＴ５０の微細化に伴って幅が狭くなる。タングステンは、ＡｌＳｉなどの他の導電材料に比べて、幅の狭いトレンチ内にも充填しやすいので、第１導電体層の材料として、タングステンを用いることによって、ボイドを生じさせることなく、ソーストレンチ２０を埋込むことができる。これによって、ボイドによるソース電極６３の抵抗の増大を防ぐことができる。またソース用タングステン層６１上のＡｌＳｉ層６２が盛り上がることを防ぐことができるので、ソース電極６３の表面を構成するＡｌＳｉ層６２の表面に凹凸が生じることを防ぎ、ソース電極６３の表面を平坦化することができる。したがって、表面の凹凸による外部配線との接続抵抗の増大を防ぐことができる。
【００６０】
また第２導電体層であるＡｌＳｉ層６２は、ソース電極６３の外部配線が接続される部分を構成する。ＡｌＳｉは、タングステンに比べて、低抵抗であるので、ソース電極６３を第１導電体層と第２導電体層とに分けて、第２導電体層の材料として、ＡｌＳｉを用いることによって、外部配線との接続抵抗を、ソース電極全体をＡｌＳｉで構成する場合と同程度に低く維持することができる。換言すれば、外部配線との接続抵抗を増大させることなく、前述のようにソース用タングステン層６２でソーストレンチ２０を充填することができる。したがって、微細化に伴うソース電極６３の抵抗の増大を防ぐとともに、外部配線との接続抵抗の増大を防ぐことができる。
【００６１】
また本実施の形態では、ゲート電極５３は、内部ゲート電極であるポリシリコン層５１と、低抵抗ゲート電極であるゲート用タングステン層５２とを備えて構成される。タングステンは、ポリシリコンに比べて、低抵抗である。ゲート電極の抵抗は、設計シュリンクと呼ばれるチップサイズの微細化に伴って上昇しやすいが、ゲート用タングステン層５２を設けて、ゲート電極５３の一部をタングステンで構成することによって、前提技術におけるゲート電極３３のように全体がポリシリコンで構成される場合に比べて、設計シュリンクに伴って上昇しやすいゲート電極の抵抗を低く抑え、ゲート電極を低抵抗化することができる。
【００６２】
これによって、微細化に伴うゲート電極５３の抵抗の増大を抑えることができるので、ゲート電極５３による遅延を防止し、時定数ＣＲの上昇によるスイッチング時の遅延を防止することができる。また単一のチップ内において、ゲート電極５３の抵抗に起因するスイッチングスピードのばらつきを抑えることができるので、並列に接続される多数のユニットセルの不均一な動作を防止することができる。
【００６３】
また本実施の形態では、トレンチゲート構造５４を構成するゲートトレンチ３１、およびトレンチソース構造６０を構成するソーストレンチ２０には、同一の材料、具体的にはタングステンが充填されている。より詳細には、ゲートトレンチ３１に充填される低抵抗ゲート電極であるゲート用タングステン層５２と、ソーストレンチ２０に充填される第１の導電体層であるソース用タングステン層６１とは、同一の材料、具体的にはタングステンから成る。これによって、構造的な均一性を高め、ゲートトレンチ３１およびソーストレンチ２０が形成された部分（以下「トレンチ部」という場合がある）に生じる応力を緩和することができる。また応力を緩和することによって、転位などの結晶欠陥の発生を抑えることができるので、結晶欠陥による悪影響、たとえばリーク電流の増大などを防止することができる。
【００６４】
また本実施の形態では、低抵抗ゲート電極であるゲート用タングステン層５２の下端、すなわちポリシリコン層５１と接する面は、ソース層１４の下端、すなわちソース層１４のベース層１２との界面よりもソース層１４の側に位置する。ゲート電極５３にオン信号を与えたとき、チャネルは、ソース層１４の下のベース層１２に形成される。前述のようにゲート用タングステン層５２の下端がソース層１４の下端よりもソース層１４の側に位置するように構成することによって、実際にチャネルが形成される部分であるベース層１２に、低抵抗ゲート電極であるゲート用タングステン層５２が隣接しない構造にすることができる。これによって、ゲート電極５３にオン信号を与えたときに、ベース層１２に形成されるチャネルに、低抵抗ゲート電極であるゲート用タングステン層５２を隣接させないようにすることができるので、スイッチングなどにおいて、過渡的に動作が不安定になることを防止することができる。
【００６５】
次に、本発明の実施の一形態の半導体装置であるＭＯＳＦＥＴ５０の製造方法について説明する。図２２〜図３０は、本発明の実施の一形態の半導体装置であるＭＯＳＦＥＴ５０の製造方法を説明するための図である。以下、図２２〜図３０を参照するとともに前述の図２〜図１３を参照して、ＭＯＳＦＥＴ５０の製造方法について説明する。以下のＭＯＳＦＥＴ５０の製造方法の説明では、理解を容易にするために、ウエハ洗浄工程、イオン注入時のマスク酸化工程、ゲート電極形成工程、ソース電極形成後のオーバーコート膜形成工程、バリアメタル形成工程および裏面研削工程の説明を省略する。
【００６６】
本実施の形態においても、まず、前提技術のＭＯＳＦＥＴ１の製造方法における図２〜図１３に示す工程と同様の工程を行う。具体的に述べると、まず図２に示すように、高濃度のｎ型の半導体基板であるｎ＋基板１１ａの厚み方向一方側の表面上に、エピタキシャル成長によって、低濃度のｎ型の半導体層であるｎ−層１ｂが形成されたｎ型半導体基板１１を準備する。
【００６７】
次に図３に示すように、ｎ型半導体基板１１上、具体的には、ｎ−層１ｂ上の厚み方向一方側の表面全体に、第１酸化膜２１を形成する。次に図４に示すように、トランジスタ領域では第１酸化膜２１を開口せずに、不図示の終端領域で写真製版によって第１酸化膜２１を開口させ、ｐ型不純物、たとえばボロン（Ｂ）をイオン注入し、ドライブ拡散することによって、終端領域を形成する。
【００６８】
次に図５に示すように、写真製版によってトランジスタ領域で第１酸化膜２１を開口させ、ｎ−層１１ｂのベース層１２となる部分にｐ型不純物、たとえばボロンをイオン注入する。次に図６に示すように、イオン注入されたｐ型不純物をドライブ拡散することによって、ｎ−層１１ｂの厚み方向一方側の表面部にベース層１２を形成する。
【００６９】
次に図７に示すように、トランジスタ領域のソース層１４となる部分で開口され、ソース層１４の形成不要な終端領域を覆うように写真製版でレジストパターンを形成し、レジストパターンを介してｎ型不純物、たとえばヒ素をイオン注入する。次に図８に示すように、レジストパターンを除去した後、イオン注入されたｎ型不純物をドライブ拡散することによって、トランジスタ領域のベース層１２の厚み方向一方側の表面部に、高濃度のｎ型の半導体層であるソース層１４を選択的に形成する。次に図９に示すように、半導体基板１０Ｂの全面、具体的には、トランジスタ領域の表面を構成するソース層１４の表面全体、および終端領域の表面全体に、第２酸化膜２２を形成する。
【００７０】
次に図１０に示すように、ゲート電極５３が形成されるゲートトレンチ３１のマスクとなるように写真製版でレジストパターンを形成し、形成したレジストパターンをマスクとして、第２酸化膜２２をエッチングした後、レジストを除去する。次に図１１に示すように、残存する第２酸化膜２２をマスクとして、半導体基板１０Ｂを構成するシリコンのエッチングを行い、ソース層１４およびベース層１２を貫通してｎ−層１１ｂに達するゲートトレンチ３１を形成する。次に図１２に示すように、第２酸化膜２２を除去する。次に図１３に示すように、ゲート酸化膜３２を半導体基板１０Ｂの全面に形成する。本実施の形態では、以下の工程が前提技術と異なる。
【００７１】
図２２は、ポリシリコン層５１の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に図２２に示すように、導電性材料として導線性のポリシリコンを半導体基板１０Ｂの全面に堆積させた後、ポリシリコンをエッチバックする。本実施の形態では、ゲートトレンチ３１の内部のみにポリシリコン層５１が形成され、かつポリシリコン層５１の上端、すなわち厚み方向一方側の表面が、ウエハである半導体基板１０Ｂの厚み方向一方側の表面、すなわちソース層１４の厚み方向一方側の表面よりも、厚み方向他方側、すなわち図２２の紙面に向かって下側になるまで、ポリシリコンをエッチバックする。
【００７２】
ポリシリコンのエッチバックは、より詳細には、エッチバック後のポリシリコン層５１の厚み方向一方側の表面が、ソース層１４の厚み方向一方側の表面よりも厚み方向他方側であって、ソース層１４の厚み方向他方側の表面よりも厚み方向一方側に位置するようになるまで行われる。つまり、ポリシリコンは、エッチバック後のポリシリコン層５１の厚み方向一方側の表面が、ソース層１４内に位置するようになるまで、エッチバックされる。このようにしてゲートトレンチ３１内の底部を含む一部分に、ゲート酸化膜３２を介して、導電性材料であるポリシリコンを充填して、ポリシリコン層５１を形成する。
【００７３】
図２３は、ゲート用タングステン層５２の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に図２３に示すように、低抵抗ゲート電極であるゲート用タングステン層５２となるタングステンを半導体基板１０Ｂの全面に堆積させた後、エッチバックを行い、ゲートトレンチ３１の内部のみにゲート用タングステン層５２を形成する。これによって、ゲート電極５３が形成される。タングステンのエッチバックは、半導体基板１０Ｂの厚み方向において、ゲート用タングステン層５２の上端、すなわち厚み方向一方側の表面の位置が、半導体基板１０Ｂの厚み方向一方側の表面の位置とほぼ等しくなるまで行われる。このようにして、ゲートトレンチ３１内の残部、すなわちポリシリコン層５１が形成された部分を除く残余の部分に、ゲート酸化膜３２を介して、ポリシリコンよりも低抵抗の導電性材料であるタングステンを充填して、ポリシリコン層５１に接するようにソース用タングステン層６１を形成する。これによって、ゲート電極３３が形成される。以上のようにして、ゲートトレンチ３１内に、ゲート酸化膜３２を介して、ゲート電極３３を形成する。
【００７４】
図２４は、厚膜酸化膜１７の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に図２４に示すように、半導体基板１０Ｂの厚み方向一方側の表面全体、具体的には露出するゲート酸化膜３２およびゲート用タングステン層５２の表面全体に、ゲート電極５３を絶縁するための厚膜酸化膜１７を形成する。
【００７５】
図２５は、厚膜酸化膜１７のエッチングに用いたレジストの除去が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に、前述の図１６に示す工程と同様にして、ソース電極６３のコンタクト部分となるソーストレンチ２０のマスクとなるように、写真製版でレジストパターンを形成する。形成したレジストパターンをマスクとして、厚膜酸化膜１７およびゲート酸化膜３２をエッチングした後、レジストを除去する。これによって、図２５に示すように、ソーストレンチ２０が形成される部分の厚膜酸化膜１７およびゲート酸化膜３２に開口が形成される。
【００７６】
図２６は、ソーストレンチ２０の形成が終了した段階の半導体基板１０Ｂの状態を示す断面図である。次に、前述の図１７に示す工程と同様にして、図２６に示すように、残存する厚膜酸化膜１７およびゲート酸化膜３２をマスクとして、半導体基板１０Ｂを構成するシリコンのエッチングを行い、ソース層１４を貫通してベース層１２に達するソーストレンチ２０を形成する。
【００７７】
図２７は、ウェル層１５の形成が終了した段階の半導体基板１０の状態を示す断面図である。次に、前述の図１８に示す工程と同様にして、図２７に示すように、ソーストレンチ２０の底部を構成するベース層１２にｐ型不純物、たとえばボロンをイオン注入し、ドライブ拡散することによって、ベース層１２よりも高濃度のｐ＋型の半導体層であるウェル層１５を形成する。ベース層１２にウェル層１５が形成された半導体基板１０Ｂを、参照符「１０」で示す。
【００７８】
図２８は、ソース用タングステン層６１の形成が終了した段階の半導体基板１０の状態を示す断面図である。次に図２８に示すように、ソーストレンチ２０内に、低抵抗ゲート電極であるゲート用タングステン層５２を構成する導電性材料と同一の導電性材料であるタングステンを充填して、ソース用タングステン層６１を形成する。
【００７９】
具体的には、ソーストレンチ２０を埋込むようにタングステンを半導体基板１０の全面に堆積させた後、エッチバックを行い、ソーストレンチ２０の内部のみにソース用タングステン層６１を形成する。これによって、ソース電極６３の下層を構成するソース用タングステン層６１が形成される。本実施の形態では、ソース用タングステン層６１を形成するときのエッチバッグは、半導体基板１０の厚み方向において、ソース用タングステン層６１の上端、すなわち厚み方向一方側の表面が、半導体基板１０の厚み方向一方側の表面よりも、若干厚み方向他方側、すなわち図２８の紙面に向かって若干下側になるまで行われる。
【００８０】
図２９は、ソース電極６３の形成が終了した段階の半導体基板１０の状態を示す断面図である。図２９は、トランジスタ領域の図であり、終端領域については、図が煩雑になることを避けるために図示を省略している。次に図２９に示すように、ソース用タングステン層６１を構成する導電性材料とは異なる導電性材料、本実施の形態ではＡｌ−Ｓｉを用いて、ソース用タングステン層６１に接し、厚膜絶縁膜１７を介してソース層１４およびゲート電極３３を覆うように、ＡｌＳｉ層６２を形成する。
【００８１】
具体的には、Ａｌ−Ｓｉを半導体基板１０の全面に堆積させた後、終端領域などのソース電極６３の不要な領域上のＡｌ−Ｓｉを写真製版およびエッチングで除去することによって、ＡｌＳｉ層６２を形成する。これによって、ソース電極６３が形成される。このようにしてソーストレンチ２０内でソース層１４およびウェル層１５と接するように、ソース電極６３を形成する。
【００８２】
図３０は、ドレイン電極１９の形成が終了した段階の半導体基板１０の状態を示す断面図である。次に、前述の図２０に示す工程と同様にして、図３０に示すように、ウエハ裏面である半導体基板１０の裏面、具体的には、ｎ＋基板１１ａの厚み方向他方側の表面に、ドレイン電極１９を形成する。これによって、前述の図２１に示すＭＯＳＦＥＴ５０が得られる。
【００８３】
以上のように本実施の形態によれば、ソーストレンチ２０にタングステンを埋込んでソース用タングステン層６１を形成した後、ソース用タングステン層６１および厚膜絶縁膜１７を覆うようにＡｌＳｉ層６２を形成することによって、ソース電極６３が形成される。これによって、ボイドを生じさせることなく、ソーストレンチ２０を埋込むことができるので、微細化によってソーストレンチ２０の幅が狭くなっても、低抵抗のソース電極６３を形成することができる。またソース電極６３の表面に凹凸が生じることを防ぎ、ソース電極６３の表面を平坦化することができるので、外部配線との接続抵抗の低いソース電極６３を形成することができる。
【００８４】
また本実施の形態によれば、ゲートトレンチ３１内にポリシリコン層５１およびゲート用タングステン層５２を順に形成することによって、ゲート電極５３が形成される。これによって、低抵抗のゲート電極５３を形成することができる。したがって、時定数ＣＲの上昇によるスイッチング時の遅延、および並列に接続される多数のユニットセルの不均一な動作が防止されたＭＯＳＦＥＴ５０を製造することができる。
【００８５】
また本実施の形態では、ゲート電極５３のゲートトレンチ３１に埋込まれる部分と、ソース電極６３のソーストレンチ２０に埋込まれる部分とは、同一の材料、具体的にはタングステンで形成される。これによって、構造的な均一性を高めることができるので、トレンチ部に生じる応力が緩和されたＭＯＳＦＥＴ５０を製造することができる。
【００８６】
以上に述べた本実施の形態は、本発明の例示に過ぎず、本発明の範囲内において構成を変更することができる。たとえば、本実施の形態では、半導体装置であるＭＯＳＦＥＴ５０は、第１導電型をｎ型とし、第２導電型をｐ型としたｎチャネル型ＭＯＳＦＥＴであるが、ドーパントの極性を反転させて、第１導電型をｐ型とし、第２導電型をｎ型として、ｐチャネル型ＭＯＳＦＥＴとしてもよい。
【００８７】
また本実施の形態では、ウエハ材料としては、シリコンを用いているが、シリコンカーバイト（ＳｉＣ）を用いてもよい。シリコンカーバイトを用いる技術については、開発が進められており、高効率の半導体装置が得られることが期待されている。このようなシリコンカーバイトを用いる場合でも、本実施の形態の構成を採用することによって、本実施の形態と同様の前述の優れた効果を達成することができる。
【００８８】
また本実施の形態では、半導体装置は、ＭＯＳＦＥＴ５０であるが、これに限定されず、２つの電極がトレンチコンタクト構造になっているものであればよい。たとえば、ゲート電極およびエミッタ電極がトレンチコンタクト構造を有する絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor；略称：ＩＧＢＴ）であってもよい。ＩＧＢＴの場合、ゲート電極は、本実施の形態のゲート電極５３と同様に構成され、エミッタ電極は、本実施の形態のソース電極６３と同様に構成される。ＩＧＢＴに本実施の形態の構成を適用することによって、本実施の形態と同様の前述の優れた効果を達成することができる。
【符号の説明】
【００８９】
１，５０  ＭＯＳＦＥＴ、１０  半導体基板、１１  ｎ型半導体基板、１１ａ  ｎ＋基板、１１ｂ  ｎ−層、１２  ベース層、１３，５４  トレンチゲート構造、１４  ソース層、１５  ウェル層、１６，６０  トレンチソース構造、１７  厚膜酸化膜、１８，６３  ソース電極、１９  ドレイン電極、２０  ソーストレンチ、２１  第１酸化膜、２２  第２酸化膜、３１  ゲートトレンチ、３２  ゲート酸化膜、３３，５３  ゲート電極、３３Ａ，５１  ポリシリコン層、３４  キャップ酸化膜、５２  ゲート用タングステン層、６１  ソース用タングステン層、６２  ＡｌＳｉ層。
【図１】
0005511308.tif 000002
【図２】
0005511308.tif 000003
【図３】
0005511308.tif 000004
【図４】
0005511308.tif 000005
【図５】
0005511308.tif 000006
【図６】
0005511308.tif 000007
【図７】
0005511308.tif 000008
【図８】
0005511308.tif 000009
【図９】
0005511308.tif 000010
【図１０】
0005511308.tif 000011
【図１１】
0005511308.tif 000012
【図１２】
0005511308.tif 000013
【図１３】
0005511308.tif 000014
【図１４】
0005511308.tif 000015
【図１５】
0005511308.tif 000016
【図１６】
0005511308.tif 000017
【図１７】
0005511308.tif 000018
【図１８】
0005511308.tif 000019
【図１９】
0005511308.tif 000020
【図２０】
0005511308.tif 000021
【図２１】
0005511308.tif 000022
【図２２】
0005511308.tif 000023
【図２３】
0005511308.tif 000024
【図２４】
0005511308.tif 000025
【図２５】
0005511308.tif 000026
【図２６】
0005511308.tif 000027
【図２７】
0005511308.tif 000028
【図２８】
0005511308.tif 000029
【図２９】
0005511308.tif 000030
【図３０】
0005511308.tif 000031