(57)【特許請求の範囲】
【請求項１】
ｎ型またはｐ型のＳｉＣ基板と、伝導度変調層（ベース層）と、ｎ型またはｐ型の少なくとも１つのＳｉＣエピタキシャル層、あるいはｎ型またはｐ型の少なくとも１つのイオン注入層と、を有し、
ｐｎ接合界面付近および伝導度変調層（ベース層）内を除いた、ＳｉＣ基板表面付近、ＳｉＣ基板とＳｉＣエピタキシャル層との界面付近、およびＳｉＣエピタキシャル層の表面付近のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより伝導度変調層内へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域を伝導度変調層内に有するＳｉＣバイポーラ型半導体素子。
【請求項２】
前記ＳｉＣバイポーラ型半導体素子は、高濃度ｐ型層、低濃度ｎ型ベース層、および高濃度ｎ型層を有するＳｉＣ ｐｎダイオードであり、
ｐｎ接合界面付近および低濃度ｎ型ベース層内を除いた、高濃度ｐ型層の表面付近、および高濃度ｎ型層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより低濃度ｎ型ベース層内へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域を低濃度ｎ型ベース層内に有する請求項１に記載のＳｉＣバイポーラ型半導体素子。
【請求項３】
前記ＳｉＣバイポーラ型半導体素子は、高濃度ｎ型層、低濃度ｐ型ベース層、および高濃度ｐ型層を有するＳｉＣ ｐｎダイオードであり、
ｐｎ接合界面付近および低濃度ｐ型ベース層内を除いた、高濃度ｎ型層の表面付近、および高濃度ｐ型層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより低濃度ｐ型ベース層内へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域を低濃度ｐ型ベース層内に有する請求項１に記載のＳｉＣバイポーラ型半導体素子。
【請求項４】
前記ＳｉＣバイポーラ型半導体素子は、ｎ型エミッタ層、ｐ型ベース層、およびｎ型コレクタ層を有するＳｉＣ ｎｐｎトランジスタ型素子であり、
ｐｎ接合界面付近およびｐ型ベース層内を除いた、ｎ型エミッタ層の表面付近、およびｎ型コレクタ層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングによりｐ型ベース層内へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｐ型ベース層内に有する請求項１に記載のＳｉＣバイポーラ型半導体素子。
【請求項５】
前記ＳｉＣバイポーラ型半導体素子は、ｐ型エミッタ層、ｎ型ベース層、およびｐ型コレクタ層を有するＳｉＣ ｐｎｐトランジスタ型素子であり、
ｐｎ接合界面付近およびｎ型ベース層内を除いた、ｐ型エミッタ層の表面付近、およびｐ型コレクタ層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングによりｎ型ベース層内へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｎ型ベース層内に有する請求項１に記載のＳｉＣバイポーラ型半導体素子。
【請求項６】
前記ＳｉＣバイポーラ型半導体素子は、ｐ型層、ｎ型ベース層、ｐ型ベース層、およびｎ型層を有するＳｉＣサイリスタ型素子（ゲートターンオフ型サイリスタ素子を含む）であり、
ｐｎ接合界面付近、ｎ型ベース層内、およびｐ型ベース層内を除いた、ｐ型層の表面付近、およびｎ型層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングによりｎ型ベース層内、およびｐ型ベース層へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｎ型ベース層内、およびｐ型ベース層に有する請求項１に記載のＳｉＣバイポーラ型半導体素子。
【請求項７】
前記ＳｉＣバイポーラ型半導体素子は、ｎ型層、ｐ型ベース層、ｎ型ベース層、およびｐ型層を有するＳｉＣサイリスタ型素子（ゲートターンオフ型サイリスタ素子を含む）であり、
ｐｎ接合界面付近、ｐ型ベース層内、およびｎ型ベース層内を除いた、ｎ型層の表面付近、およびｐ型層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングによりｐ型ベース層内、およびｎ型ベース層内へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｐ型ベース層内、およびｎ型ベース層内に有する請求項１に記載のＳｉＣバイポーラ型半導体素子。
【請求項８】
前記ＳｉＣバイポーラ型半導体素子は、ｐ型層、ｎ型ベース層、ｐ型ベース層、およびｎ型コレクタ層を有するＳｉＣ ＩＧＢＴ型素子であり、
ｐ型ベース層とｎ型コレクタ層との界面付近を除くｎ型コレクタ層内、およびｐ型ベース層のｎ型ベース層側の表面付近のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングによりｐ型ベース層内へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｐ型ベース層内に有する請求項１に記載のＳｉＣバイポーラ型半導体素子。
【請求項９】
前記ＳｉＣバイポーラ型半導体素子は、ｎ型層、ｐ型ベース層、ｎ型ベース層、およびｐ型コレクタ層を有するＳｉＣ ＩＧＢＴ型素子であり、
ｎ型ベース層とｐ型コレクタ層との界面付近を除くｐ型コレクタ層内、およびｎ型ベース層のｐ型ベース層側の表面付近のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングによりｎ型ベース層内へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｎ型ベース層に有する請求項１に記載のＳｉＣバイポーラ型半導体素子。
【請求項１０】
ｎ型またはｐ型のＳｉＣ基板と、伝導度変調層（ベース層）と、ｎ型またはｐ型の少なくとも１つのＳｉＣエピタキシャル層、あるいはｎ型またはｐ型の少なくとも１つのイオン注入層と、を有し、
ｐｎ接合界面付近および伝導度変調層（ベース層）内を除いた、ＳｉＣ基板表面付近、ＳｉＣ基板とＳｉＣエピタキシャル層との界面付近、およびＳｉＣエピタキシャル層の表面付近のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、
かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間原子および原子空孔をアニーリングにより伝導度変調層内へ拡散させるとともに格子間原子または原子空孔と点欠陥とを結合させ、あるいは、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入したストレスを利用して伝導度変調層内の点欠陥をアニーリングにより炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層側に移動させることで、電気的に活性な点欠陥が低減された領域を伝導度変調層内に有するＳｉＣバイポーラ型半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成長後のＳｉＣ結晶層の質を改善する方法に関する。本発明はまた、そのような方法を実行することにより製造された半導体素子に関する。
【背景技術】
【０００２】
図１９は、完全な４Ｈ−ＳｉＣ結晶におけるＳｉ原子およびＣ原子の配列を概略的に示した図である。しかし半導体の結晶格子は、いかなる不純物も含まないとしても完全ではなく、ある量の原子空孔と格子間原子が常に存在し、熱力学平衡を維持している。図２０にも示すように、化合物半導体中における点欠陥は、次のように分類できる。
ａ）原子空孔（vacansy）：原子が格子点から除かれたもの
ｂ）格子間原子（interstitial）：原子が、格子点からずれたサイトを占有したもの。格子間原子が、ホスト格子と同種である場合、自己格子間原子（self-interstitial）と呼ばれ、そうでない場合には、格子間不純物原子（interstitial impurity）と呼ばれる。
ｃ）フレンケル対（Frenkel pair）：原子空孔が自己格子間原子の近くに位置しているもの
ｄ）アンチサイト（antisite）：１つの副格子における原子が他の副格子に配置されたもの
ｅ）不純物：外部原子によるもの
加えて、上記の欠陥が関連したものもしばしば起こり得る。すなわち、複原子空孔（di-vacancy）や、原子空孔-不純物複合体（vacancy-impurity complexes）である。
【０００３】
単結晶の周期性が不純物原子または結晶欠陥により乱されたとき、バンドギャップには不連続なエネルギーレベルが導入される。これらのレベルは、浅いレベルと深いレベルに分けられる。
【０００４】
浅いレベル中心は、通常はドナーまたはアクセプタ不純物である。一方、浅い準位とは対照的に、深い準位の欠陥は、伝導帯とおよび価電子帯の両方と相互作用し、捕獲および再結合の中心として非常に効率的であり得る。この場合、これらの欠陥は、電気的に活性であると呼ばれ、しばしば"トラップ"と言及される。これらは、非常に低い濃度でさえ、キャリアライフタイムに大きく影響する。
【０００５】
現在では、良質のＳｉＣ層が利用できるようになったが、それらは、キャリアトラップとして作用し材料特性を低下させる固有（真性）欠陥をなお含んでいる。特に、固有欠陥濃度は、成長速度および成長温度の増加と共に増加する。ＳｉＣの高い熱安定性は、通常、これらの欠陥を熱処理によって除去（アニールアウト）することを困難または不可能にする。成長速度の増加は、費用対効果の高い厚い層を成長させるために必要であるので、これらの層において低い欠陥密度を達成する方法を見出すことが重要である。
【０００６】
高温熱処理（アニーリング）によって、欠陥濃度を減少させて、結晶成長終了状態の材料（以下、アズグロウン材料と述べる。アズグロウンはas-grownの意）の質をある程度向上することができる。しかしながら、ＳｉＣ単結晶の場合では、前述の高い熱安定性に起因して、その向上は十分ではない。さらに、電子、プロトン、またはイオンの照射により生成された一部の真性欠陥はアニーリングにより除去できるが、その一部は減少するのみであり、最も低い欠陥濃度は、通常は元のアズグロウン材料により決定される。
【０００７】
アズグロウンＳｉＣ層における電気的に活性な欠陥は、Zhangらにより研究されている（非特許文献１）。当該文献において、アズグロウンＳｉＣ層における主な電子トラップおよび正孔トラップは、深い準位過渡分光法（Deep Level Transient Spectroscopy：DLTS）および少数キャリア過渡分光法（Minority Carrier Transient Spectroscopy：MCTS）を用いることにより決定された。すなわち、ＴｉおよびＢ不純物に関連したトラップ、および電子トラップに関連したＺ１／Ｚ２およびＥＨ６／７真性欠陥がこれらの方法により測定された。また、Ｚ１／Ｚ２およびＥＨ６／７トラップは、少数キャリアライフタイムに対して逆の相関を示した。
【０００８】
Kleinらは、Ｚ１／Ｚ２欠陥が正孔のための大きい捕獲断面積をもち、ｎ型ＳｉＣ層における少数キャリアライフタイムの制限に支配的であると結論した（非特許文献２）。
Kimotoらは、ＣＶＤ成長の間におけるシリコンに対する炭素の比率の関数として、Ｚ１／Ｚ２中心の濃度依存性を研究した。彼らは、Ｃ-リッチな条件における成長が、低いＺ１／Ｚ２中心の濃度を得るために鍵となる要因であることを示した（非特許文献３）。
【０００９】
炭素原子の選択的な置換に関連した深い準位は、Storastaらにより研究された（非特許文献４）。シリコン原子置換のための閾値を下回るエネルギーでの電子照射が、Ｚ１／Ｚ２およびＥＨ６／７真性欠陥を生成するのに十分であった。従って、それらは炭素原子空孔または格子間原子のいずれかに関連した欠陥（複合体）に関連していると結論される。
【００１０】
アズグロウン材料におけるＺ１／Ｚ２およびＥＨ６／７トラップのアニーリングによる低減効果は、Negoroらにより調べられた（非特許文献５）。１７００℃以上の温度でアニーリングすることにより、Ｚ１／Ｚ２およびＥＨ６／７中心の濃度は、アズグロウンエピタキシャル層におけるそれに比べて一桁のオーダーで低くなったが、完全には消滅しなかった。
【００１１】
なお、ＳｉＣ素子の形成過程において、アルミニウム、ボロン、窒素等を表面層へイオン注入し、それらの注入原子を当該表面層内において電気的に活性化させ、当該表面層を素子構造として利用する目的で高温熱処理を行うことは知られている。また、ボロン等の不純物を表面層へイオン注入し、当該表面層内において不純物をアニーリングにより電気的に活性化させて素子構造を形成する際に、炭素を同時にイオン注入することが提案されている。特許文献１は、素子構造として利用するボロンのｐ型層を形成するための技術に関するものである。ここで開示された技術では、活性化されたボロンを浅いエネルギーレベルをもつシリコンサイトへ選択的に導入するために、ボロンと共に炭素を表面層へイオン注入し、アニーリング時に、当該表面層内においてボロンが格子間シリコンおよび格子間炭素と競合して拡散する際に、当該表面層内における余剰の格子間炭素の存在により、電気的に活性化されたボロンが炭素空孔ではなくシリコン空孔へ選択的に導入されるようにしている。
【００１２】
しかしながら、既に知られているこのような技術は、素子構造形成のために表面層へ注入した不純物をアニーリングによって当該表面層内において電気的に活性化させることを目的としたものであり、以下に説明する本発明のように、アズグロウンＳｉＣ結晶の浅い表面層に格子間炭素原子を導入し、その後のアニーリングによって格子間炭素原子を当該表面層よりも深い領域に拡散させ、そのウェハ深部における点欠陥を消滅させることを何ら示唆するものではない。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許第6,703,294号明細書
【非特許文献】
【００１４】
【非特許文献１】Journal of Applied Physics, Vol. 93, No. 8, pp. 4708-4714, 15 April 2003
【非特許文献２】Applied Physics Letters, 88, 052110, 30 January 2006
【非特許文献３】Applied Physics Letters, Vol. 79, No. 17, pp. 2761-2763, 22 October 2001
【非特許文献４】Applied Physics Letters, Vol. 85, Issue 10, pp. 1716-1718, September 2004
【非特許文献５】Journal of Applied Physics, Vol. 96, No. 9, pp. 4909-4915, 1 November 2004
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、高温アニーリングにより、キャリア捕獲中心を効果的に減少または除去する方法を提供することを目的とする。
また本発明は、キャリア捕獲中心の少ないＳｉＣ半導体素子を提供することを目的とする。
【課題を解決するための手段】
【００１６】
我々は、余剰の格子間炭素原子の導入により、アズグロウン材料中の欠陥のアニーリングによる低減効果が向上できることを提案する。ＳｉＣにおける主な欠陥は極めて安定であるが、移動可能な格子間炭素原子を捕獲することによりアニールアウトまたは不活性化できる。格子間炭素原子はその後、炭素原子空孔と共に消滅し、または、電気的に活性ではない別の欠陥を形成する。我々はまた、これらの余剰の格子間炭素原子自体は、電気的に活性な欠陥を形成せず、バンドギャップ中に状態を生成しないことを示唆する。
【００１７】
すなわち本発明の目的は、ＳｉＣ結晶層中に存在する欠陥に対して余剰の格子間炭素原子の源を形成するために、当該ＳｉＣ結晶層の端面における表面層に、炭素原子や珪素原子、水素原子、ヘリウム原子を初めとする原子をイオン注入して、該表面層に格子間炭素原子を導入する追加の工程（ａ）と、表面層に導入した格子間炭素原子を注入層の下方の材料中（バルク層中）に拡散させ、かつバルク層中の原子空孔と格子間炭素原子を結合させる追加の工程（ｂ）を有する方法により達成される。
【００１８】
この技術によれば、アニーリング工程（ｂ）の間において、注入層の下方の材料中に拡散する追加の格子間炭素原子の利用を可能にする。これらの余剰の格子間炭素原子は、アニーリング工程（ｂ）の期間中に原子空孔を充たし、これによりそれらを除去するか、あるいは、良好な再結合中心として作用しない別の欠陥を形成する。このようにして、バイポーラ素子に重要なＳｉＣ層中のキャリアライフタイムを向上させることができる。
【００１９】
本発明の好ましい態様を適用した後の我々の測定によれば、Ｚ１／Ｚ２およびＥＨ６／７からのシグナルは完全に消滅し、従って、トラップは電気的に不活性化した。これは、少数キャリアライフタイムの測定にも反映される。
【００２０】
余剰の格子間炭素原子を導入してＳｉＣ結晶層中の原子空孔を充たすために表面層へ注入する原子としては、格子間炭素原子を直接導入することが可能で、かつＳｉＣ結晶に対して中性的に作用する炭素が最も好ましい。しかし、炭素以外の任意のイオンを注入した場合においても、その注入エネルギーや注入量が十分であれば、注入原子によってＳｉＣ結晶を構成する炭素原子を格子点からはじき飛ばすことができ、結果として（間接的に）ＳｉＣ結晶の表面層に格子間炭素原子を生成することができる。
【００２１】
中でも、珪素原子、水素原子、ヘリウム原子は、炭素原子と同様に、ＳｉＣ結晶中で中性的であるので、格子間炭素原子を導入した後の高温アニール処理によって、表面層にｐ型あるいはｎ型のドーピングが行われることを防ぐことができるので、他種の原子よりも適している。
【００２２】
炭素原子、珪素原子、水素原子、ヘリウム原子以外の原子を注入した場合には、これらの注入原子がｐ型、ｎ型いずれかの不純物（ドーパント）として働き、アニール後に表面層が高濃度のｐ型、ｎ型、または高抵抗を示すことになるが、表面層より深い領域においては、高温アニール処理によって表面層より格子間炭素原子が拡散されることで原子空孔が低減できる。
【００２３】
さらに、９０ｋｅＶ以上のエネルギーを有する電子線を照射する場合においても、表面層に格子間炭素を導入することが可能である。これは、電子線をＳｉＣ結晶に照射する際に、その電子線のエネルギーが約９０ｋｅＶ以上である場合に、ＳｉＣ結晶を構成する炭素原子が、元の格子点からはじき飛ばされて、格子間炭素が生成されることによるものである。
【００２４】
さらに，８００℃以上の酸素雰囲気中で，ＳｉＣ結晶の表面層を酸化させることでも表面層に格子間炭素を導入することが可能である。これは，ＳｉＣ結晶の表面層が酸化される際に、主に酸化層とＳｉＣ結晶の界面付近に過剰な格子間炭素原子が生成されることによる。この場合，８００℃以下においてはＳｉＣ結晶の表面層を十分な速度で酸化することができない。最も適当な酸化温度は１０５０℃〜１２５０℃程度である。
【００２５】
すなわち本発明によれば、アズグロウンＳｉＣ結晶層におけるキャリア捕獲中心を除去または大幅減少することによりＳｉＣ結晶の質を向上させる方法であって、
（ａ）ＳｉＣ結晶層における浅い表面層に、ある原子をイオン注入することで格子間炭素原子を追加導入する工程と、
（ｂ）ＳｉＣ結晶を加熱することにより、表面層に追加導入された格子間炭素原子を該表面層から深部（バルク層）へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、バルク層における電気的に活性な点欠陥を不活性化する工程と、
を含む、ＳｉＣ結晶の質を向上させる方法が提供される。
【００２６】
本発明における１つの態様では、（ｃ）原子が注入された表面層を、エッチングするかまたは機械的に除去する工程をさらに含む。
本発明における別の態様では、工程（ａ）は、特に炭素原子、珪素原子、水素原子、またはヘリウム原子を選択してイオン注入することで、表面層にｎ型またはｐ型のドーピングが行われない状態で行われる。
【００２７】
本発明における別の態様では、工程（ａ）と、工程（ｂ）とが同時に行われる。
本発明における別の態様では、工程（ａ）は、９０ｋｅＶ以上のエネルギーを有する電子線を照射することで行われる。
【００２８】
本発明における別の態様では、工程（ａ）は、８００℃以上の酸素雰囲気中で，表面層を酸化することで行われる。
本発明における別の態様では、工程（ａ）はさらに、生成された格子間炭素原子の濃度がバルク層における電気的に活性な点欠陥の濃度を超えるように注入原子のドーズ量を選択することを含む。
【００２９】
工程（ａ）において、原子のイオン注入のエネルギーは、１０ｋｅＶ〜１０ＭｅＶの範囲内にあることが好ましい。
工程（ａ）において、イオン注入時におけるＳｉＣ基材の温度は、１０〜１７００℃の範囲内にあることが好ましく、より好ましくは２０℃〜１０００℃の範囲内にある。
【００３０】
工程（ｂ）において、アニーリング温度は、１２００〜２２００℃の範囲内にあることが好ましく、より好ましくは１４００〜１９００℃の範囲内にある。
本発明における１つの態様では、工程（ａ）および工程（ｂ）において、エピタキシャル層を有するＳｉＣウェハが用いられる。
【００３１】
本発明における別の態様では、工程（ａ）および工程（ｂ）において、ＳｉＣバルク結晶が用いられる。
本発明における別の態様では、工程（ａ）および工程（ｂ）において、ＳｉＣバルク結晶をスライスしたウェハが用いられる。
【００３２】
本発明における別の態様では、工程（ａ）および工程（ｂ）において、ＳｉＣバルク結晶をスライスしたウェハを基板としてＳｉＣエピタキシャル層を得た後に、基板部分を取り去って、エピタキシャル層単体としたＳｉＣ単結晶ウェハが用いられる。
【００３３】
本発明における別の態様では、工程（ａ）および工程（ｂ）において、ｎ型およびｐ型のエピタキシャル層の任意の組み合わせを有するＳｉＣウェハが用いられる。
また本発明によれば、アズグロウンＳｉＣ結晶層におけるキャリア捕獲中心を除去または減少することによりＳｉＣ結晶の質を向上させる方法であって、
（ａ）ＳｉＣ結晶層における浅い表面層に、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することによって、該表面層に格子間炭素原子を追加導入する工程と、
（ｂ）格子間炭素原子が導入された表面層の端面から上にＳｉＣ層を成長させ、表面層に導入された格子間炭素原子を該表面層からこの成長層へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、該成長層における電気的に活性な点欠陥を不活性化する工程と、
を含む、ＳｉＣ結晶の質を向上させる方法が提供される。
【００３４】
本発明における１つの態様では、工程（ａ）はさらに、追加導入される格子間炭素原子の濃度が成長層における電気的に活性な点欠陥の濃度を超えるように注入原子のドーズ量を選択することを含む。
【００３５】
工程（ａ）において、原子のイオン注入のエネルギーは、１０ｋｅＶ〜１０ＭｅＶの範囲内にあることが好ましい。
工程（ａ）において、イオン注入時におけるＳｉＣ基材の温度は、１０〜１７００℃の範囲内にあることが好ましく、より好ましくは２０℃〜１０００℃の範囲内にある。
【００３６】
本発明における１つの態様では、工程（ａ）および工程（ｂ）において、エピタキシャル層を有するＳｉＣウェハが用いられる。
本発明における別の態様では、工程（ａ）および工程（ｂ）において、ＳｉＣバルク結晶が用いられる。
【００３７】
本発明における別の態様では、工程（ａ）および工程（ｂ）において、ＳｉＣバルク結晶をスライスしたウェハが用いられる。
本発明における別の態様では、工程（ａ）および工程（ｂ）において、ＳｉＣバルク結晶をスライスしたウェハを基板としてＳｉＣエピタキシャル層を得た後に、基板部分を取り去って、エピタキシャル層単体としたＳｉＣ単結晶ウェハが用いられる。
【００３８】
本発明における別の態様では、工程（ａ）および工程（ｂ）において、ｎ型およびｐ型のエピタキシャル層の任意の組み合わせを有するＳｉＣウェハが用いられる。
本発明において、工程（ａ）でイオン注入等により格子間炭素原子が導入される浅い表面層の幅は、例えば、表面から１００ｎｍ〜２０００ｎｍまでの範囲内である。工程（ｂ）のアニーリングにより拡散し、電気的に活性な点欠陥を不活性化した炭素原子が存在する領域の幅は、例えば、表面（ウェハ端面）から１００００〜３０００００ｎｍ（表面から１０μｍ〜３００μｍ）までの範囲内である。
【００３９】
本発明の工程（a）においては、表面層にイオン注入を行うことにより、該表面層中には格子間炭素の他に、炭素空孔、珪素空孔、および格子間珪素も同時に生成される。これらの炭素空孔、珪素空孔、および格子間珪素の一部は、格子間炭素と同様に、工程（ｂ）において、該表面層からバルク層中に拡散する。
【００４０】
バルク層中には、炭素空孔およびその複合欠陥の他に、格子間炭素およびその複合欠陥、格子間珪素およびその複合欠陥、珪素空孔およびその複合欠陥で構成される点欠陥が存在しているが、表面層から拡散した炭素空孔はバルク層内の格子間炭素およびその複合欠陥と、表面層から拡散した珪素空孔はバルク層内の格子間珪素およびその複合欠陥と、表面層から拡散した格子間珪素はバルク層内の珪素空孔およびその複合欠陥と結合することで、バルク層中の点欠陥が低減される。
【００４１】
バルク層のキャリアライフタイムは、炭素空孔およびその複合欠陥の点欠陥密度によって制限されている場合もあるが、格子間炭素およびその複合欠陥、格子間珪素およびその複合欠陥、珪素空孔およびその複合欠陥の点欠陥密度によって制限されている場合もある。
【００４２】
前者の場合には、工程（ａ）において余剰な格子間炭素を導入し、引き続いて行われる工程（ｂ）において表面層から拡散した格子間炭素とバルク層内の炭素空孔とを結合させることで、バルク層の品質向上が図れるが、後者の場合には、工程（ａ）において余剰な炭素空孔、珪素空孔、および格子間珪素を導入し、引き続いて行われる工程（ｂ）において表面層から拡散した炭素空孔とバルク層内の格子間炭素およびその複合欠陥、表面層から拡散した珪素空孔とバルク層内の格子間珪素およびその複合欠陥、表面層から拡散した格子間珪素とバルク層内の珪素空孔およびその複合欠陥を結合することによる効果の方が優先的になる。この効果の程度は、元のバルク層の結晶品質によると考えられる。
【００４３】
さらに、工程（ａ）において表面層にイオン注入を行うことにより、ＳｉＣ単結晶中に強いストレスが生じる。この場合、工程（ｂ）の熱処理によって、バルク層中に存在していた格子間炭素、炭素空孔、格子間珪素、珪素空孔などの点欠陥が、該ストレスを緩和するために表面層内に向かって移動し、これによってバルク層内に存在していた格子間炭素およびその複合欠陥、炭素空孔およびその複合欠陥、格子間珪素およびその複合欠陥、珪素空孔およびその複合欠陥の密度が低減される。
【００４４】
すなわち本発明によれば、結晶成長終了状態（アズグロウン）のＳｉＣ結晶層におけるキャリア捕獲中心を除去または減少することによりＳｉＣ結晶の質を向上させる方法であって、
（ａ）ＳｉＣ結晶層における浅い表面層にイオン注入を行い、表面層に格子間原子および原子空孔、またはストレスを導入する工程と、
（ｂ）ＳｉＣ結晶を加熱することにより、表面層に導入された格子間原子または原子空孔を該表面層からバルク層へ拡散させるとともに格子間原子または原子空孔と点欠陥とを結合させ、あるいは、表面層に導入されたストレスを利用してバルク層中の点欠陥を表面層側に移動させることで、バルク層における電気的に活性な点欠陥を不活性化または消滅させる工程と、
を含む、ＳｉＣ結晶の質を向上させる方法が提供される。
【００４５】
本発明における１つの態様では、（ｃ）原子が注入された表面層を、エッチングするかまたは機械的に除去する工程をさらに含む。
本発明における別の態様では、工程（ａ）において、イオン注入する原子がＳｉＣ結晶に対して中性的に作用する炭素原子、珪素原子、水素原子、またはヘリウム原子である。
【００４６】
本発明における別の態様では、工程（ａ）と、工程（ｂ）とが同時に行われる。
工程（ａ）において、原子のイオン注入のエネルギーが、１０ｋｅＶ〜１０ＭｅＶの範囲内にあることが好ましい。
【００４７】
工程（ａ）において、イオン注入時におけるＳｉＣ基材の温度は、１０〜１７００℃の範囲内にあることが好ましく、より好ましくは２０℃〜１０００℃の範囲内にある。
工程（ｂ）において、アニーリング温度が、１２００〜２２００℃の範囲内にあることが好ましい。
【００４８】
また、本発明によれば、結晶成長終了状態（アズグロウン）のＳｉＣ結晶層におけるキャリア捕獲中心を除去または減少することによりＳｉＣ結晶の質を向上させる方法であって、
（ａ）ＳｉＣ結晶層における浅い表面層に、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することによって、該表面層に格子間原子、原子空孔、および／またはストレスを導入する工程と、
（ｂ）格子間原子および原子空孔、またはストレスが導入された表面層の端面から上にＳｉＣ層を成長させ、表面層に導入された格子間原子または原子空孔を該表面層からこの成長層へ拡散させるとともに格子間原子または原子空孔と点欠陥とを結合させ、あるいは、表面層に導入されたストレスを利用して該成長層中の点欠陥を表面層側に移動させることで、該成長層における電気的に活性な点欠陥を不活性化または消滅させる工程と、
を含む、ＳｉＣ結晶の質を向上させる方法が提供される。
【００４９】
工程（ａ）において、原子のイオン注入のエネルギーが、１０ｋｅＶ〜１０ＭｅＶの範囲内にあることが好ましい。
工程（ａ）において、イオン注入時におけるＳｉＣ結晶の温度が、１０〜１７００℃の範囲内にあることが好ましい。
【００５０】
以上の発明においても、上述したＳｉＣウェハ等、すなわち、エピタキシャル層を有するＳｉＣウェハ、ＳｉＣバルク結晶、ＳｉＣバルク結晶をスライスしたウェハ、ＳｉＣバルク結晶をスライスしたウェハを基板としてＳｉＣエピタキシャル層を得た後に、基板部分を取り去って、エピタキシャル層単体としたＳｉＣ単結晶ウェハ、あるいは、ｎ型およびｐ型のエピタキシャル層の任意の組み合わせを有するＳｉＣウェハが、工程（ａ）および工程（ｂ）において好適に用いられる。
【００５１】
また本発明によれば、上記の方法を用いて製造された、ダイオード、トランジスタ、ＩＧＢＴ (Insulated Gate Bipolar Transistor)、ＭＯＳＦＥＴ (Metal Oxide Semiconductor Field Effect Transistor)、サイリスタ（ゲートターンオフサイリスタを含む）等を含む全ての型の半導体素子が提供される。特に本発明によれば、以下のバイポーラ型ＳｉＣ半導体素子が提供される。これらのバイポーラ型ＳｉＣ半導体素子は、素子内における電気的に活性な点欠陥の低減が特に有効な領域へ選択的に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を形成したものである。
【００５２】
この炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層は、素子の製造プロセスにおいて、上記の方法を適用することにより形成されたものであり、イオン注入することで導入された炭素原子、珪素原子、水素原子、またはヘリウム原子が存在することにより規定される。また、炭素注入層、珪素注入層、水素注入層またはヘリウム注入層は、小数キャリアの注入を行うｐｎ界面近傍（ｐｎ界面より５００ｎｍ以内）や、伝導度変調層内を避けて形成される。
【００５３】
さらに、このバイポーラ型ＳｉＣ半導体素子は、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素、格子間珪素、炭素空孔、または珪素空孔をアニーリングにより伝導度変調層内へ拡散させるとともに、格子間炭素、格子間珪素、炭素空孔、または珪素空孔と点欠陥とを結合させ、あるいは、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入したストレスを利用して伝導度変調層内の点欠陥をアニーリングにより炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層側に移動させることで、電気的に活性な点欠陥が低減された領域を伝導度変調層内に有している。
【００５４】
好ましい態様では、このバイポーラ型ＳｉＣ半導体素子は、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素をアニーリングにより拡散させるとともに格子間炭素と点欠陥を結合させることで、点欠陥が低減された領域（以下、「炭素拡散領域」ともいう。）を伝導度変調層内に有している。
【００５５】
特に高耐電圧のバイポーラ型半導体素子では、伝導度変調層（ベース層）への小数キャリアの注入量を制限するために、ベース層へ小数キャリアを注入するｐｎ接合界面付近や伝導度変調層内に電子線や水素原子（プロトンイオン）を照射して、ｐｎ接合界面付近や伝導度変調層内の点欠陥濃度を故意的に増加させる場合がある。ここで、ｐｎ接合において、小数キャリアの注入量の大小に影響するのは、ｐｎ接合界面より約５００ｎｍ以内である。
【００５６】
しかしながら、本発明においては、ｐｎ接合界面付近や伝導度変調層内の点欠陥を低減あるいは除去することを目的としているため、炭素注入層、珪素注入層、水素注入層またはヘリウム注入層は、ｐｎ接合界面付近や伝導度変調層内を避けて形成される。このため、本発明のバイポーラ型半導体素子における炭素注入層、珪素注入層、水素注入層またはヘリウム注入層の形成位置は、従来のバイポーラ型半導体素子における電子線や水素原子の照射、注入位置とは明確に異なる。
【００５７】
なお、本発明の応用例として、本発明に基づいてｐｎ接合界面付近や伝導度変調層内を避けて炭素注入層、珪素注入層、水素注入層またはヘリウム注入層を形成し、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより拡散させるとともに格子間炭素原子と点欠陥を結合させることで、電気的に活性な点欠陥が低減された領域を伝導度変調層内に形成した後に、少数キャリアの注入量を精度良く制御するためにｐｎ接合界面付近や伝導度変調層内に電子線や水素原子を照射する形態も考えられる。
【００５８】
一例として、この炭素拡散領域に存在する、格子間炭素原子をアニーリングにより拡散させた炭素は、当該領域において、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入した表面層から、アニーリングにより拡散する方向に向かって指数関数的に減少するようなプロファイルを有している。ＳｉＣ基板にイオン注入して、その後エピタキシャル層をその上に成長させて素子を作製した場合には、上記炭素拡散領域に存在する、格子間炭素原子をアニーリングにより拡散させた炭素は、基板とエピタキシャル層との界面からエピタキシャル層の表面に向かって指数関数的に減少するようなプロファイルを有している。
【００５９】
素子内における電気的に活性な点欠陥を除去または有効な程度まで低減するための、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層の形成のために適用されるドーズ量は、当業者であれば適宜に選択できるであろう。
【００６０】
すなわち、本発明のバイポーラ型ＳｉＣ半導体素子は、ｎ型またはｐ型のＳｉＣ基板と、ｎ型またはｐ型の少なくとも１つのＳｉＣエピタキシャル層、あるいはｎ型またはｐ型の少なくとも１つのイオン注入層と、を有し、
ｐｎ接合界面付近および伝導度変調層（ベース層）内を除いた、ＳｉＣ基板表面付近、ＳｉＣ基板とＳｉＣエピタキシャル層との界面付近、およびＳｉＣエピタキシャル層の表面付近のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域を伝導度変調層内に有する。このようなバイポーラ型ＳｉＣ半導体素子における好ましい態様としては、以下のものが挙げられる。
（i）高濃度ｐ型層、低濃度ｎ型ベース層、および高濃度ｎ型層を有するＳｉＣ ｐｎダイオードであって、
ｐｎ接合界面付近および低濃度ｎ型ベース層内を除いた、高濃度ｐ型層の表面付近、および高濃度ｎ型層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域を低濃度ｎ型ベース層内に有するＳｉＣ ｐｎダイオード。
（ii）高濃度ｎ型層、低濃度ｐ型ベース層、および高濃度ｐ型層を有するＳｉＣ ｐｎダイオードであって、
ｐｎ接合界面付近および低濃度ｐ型ベース層内を除いた、高濃度ｎ型層の表面付近、および高濃度ｐ型層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域を低濃度ｐ型ベース層内に有するＳｉＣ ｐｎダイオード。
（iii）ｎ型エミッタ層、ｐ型ベース層、およびｎ型コレクタ層を有するＳｉＣ ｎｐｎトランジスタ型素子であって、
ｐｎ接合界面付近およびｐ型ベース層内を除いた、ｎ型エミッタ層の表面付近、およびｎ型コレクタ層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｐ型ベース層に有するＳｉＣ ｎｐｎトランジスタ型素子。
（iv）ｐ型エミッタ層、ｎ型ベース層、およびｐ型コレクタ層を有するＳｉＣ ｐｎｐト
ランジスタ型素子であって、
ｐｎ接合界面付近およびｎ型ベース層内を除いた、ｐ型エミッタ層の表面付近、およびｐ型コレクタ層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｎ型ベース層に有するＳｉＣ ｐｎｐトランジスタ型素子。
（v）ｐ型層、ｎ型ベース層、ｐ型ベース層、およびｎ型層を有するＳｉＣサイリスタ型
素子（ゲートターンオフ型サイリスタ素子を含む）であって、
ｐｎ接合界面付近、ｎ型ベース層内、およびｐ型ベース層内を除いた、ｐ型層の表面付近、およびｎ型層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｎ型ベース層内、およびｐ型ベース層内に有するＳｉＣサイリスタ型素子。
（vi）ｎ型層、ｐ型ベース層、ｎ型ベース層、およびｐ型層を有するＳｉＣサイリスタ型素子（ゲートターンオフ型サイリスタ素子を含む）であって、
ｐｎ接合界面付近、ｐ型ベース層内、およびｎ型ベース層内を除いた、ｎ型層の表面付近、およびｐ型層内のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｐ型ベース層内、およびｎ型ベース層内に有するＳｉＣサイリスタ型素子。
（vii）ｐ型層、ｎ型ベース層、ｐ型ベース層、およびｎ型コレクタ層を有するＳｉＣ ＩＧＢＴ型素子であって、
ｐ型ベース層とｎ型コレクタ層の界面付近を除くｎ型コレクタ層内、およびｐ型ベース層のｎ型ベース層側の表面付近のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｐ型ベース層に有するＳｉＣ ＩＧＢＴ型素子。
（viii）ｎ型層、ｐ型ベース層、ｎ型ベース層、およびｐ型コレクタ層を有するＳｉＣ ＩＧＢＴ型素子であって、
ｎ型ベース層とｐ型コレクタ層との界面付近を除くｐ型コレクタ層内、およびｎ型ベース層のｐ型ベース層側の表面付近のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域をｎ型ベース層に有するＳｉＣ ＩＧＢＴ型素子。
【００６１】
また、本発明の別の態様におけるバイポーラ型ＳｉＣ半導体素子は、ｎ型またはｐ型のＳｉＣ基板と、ｎ型またはｐ型の少なくとも１つのＳｉＣエピタキシャル層、あるいはｎ型またはｐ型の少なくとも１つのイオン注入層と、を有し、
ｐｎ接合界面付近および伝導度変調層（ベース層）内を除いた、ＳｉＣ基板表面付近、ＳｉＣ基板とＳｉＣエピタキシャル層との界面付近、およびＳｉＣエピタキシャル層の表面付近のうち少なくとも１つの領域に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、
かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間原子および原子空孔をアニーリングにより伝導度変調層内へ拡散させるとともに格子間原子または原子空孔と点欠陥とを結合させ、あるいは、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入したストレスを利用して伝導度変調層内の点欠陥をアニーリングにより炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層側に移動させることで、電気的に活性な点欠陥が低減された領域を伝導度変調層内に有する。
【００６２】
本発明におけるさらなる利点および好ましい特徴は、以下の記述によって明らかになるであろう。
【発明の効果】
【００６３】
本発明の方法によれば、高温アニーリングにより、キャリア捕獲中心が効果的に減少または除去される。
また本発明のＳｉＣ半導体素子は、格子間炭素原子の導入領域ならびに拡散領域においてキャリア捕獲中心の濃度が除去または減少しているので、良好な素子特性を有している。
【図面の簡単な説明】
【００６４】
【図１】本発明の好ましい実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。
【図２】本発明の好ましい実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。
【図３】本発明の好ましい別の実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。
【図４】本発明の好ましい別の実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。
【図５】本発明の好ましい別の実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。
【図６】本発明の好ましい別の実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。
【図７】本発明の好ましい別の実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。
【図８】本発明の好ましい実施形態におけるＳｉＣ ｐｎダイオードの素子構造の断面を概略的に示した図である。
【図９】本発明の好ましい実施形態におけるＳｉＣ ｐｎダイオードの素子構造の断面を概略的に示した図である。
【図１０】本発明の好ましい実施形態におけるＳｉＣ ｎｐｎトランジスタの素子構造の断面を概略的に示した図である。
【図１１】本発明の好ましい実施形態におけるＳｉＣ ｐｎｐトランジスタの素子構造の断面を概略的に示した図である。
【図１２】本発明の好ましい実施形態におけるＳｉＣサイリスタの素子構造の断面を概略的に示した図である。
【図１３】本発明の好ましい実施形態におけるＳｉＣサイリスタの素子構造の断面を概略的に示した図である。
【図１４】本発明の好ましい実施形態におけるＳｉＣ ＩＧＢＴの素子構造の断面を概略的に示した図である。
【図１５】本発明の好ましい実施形態におけるＳｉＣ ＩＧＢＴの素子構造の断面を概略的に示した図である。
【図１６】２つのＳｉＣ結晶試料のＤＬＴＳスペクトルを示す。ここで、試料（１）は、本発明の好ましい態様により作製されたものであり、試料（２）は、工程（ａ）を省略した以外は試料（１）と同一条件で作製されたものである。
【図１７】フォトルミネッセンス減衰による少数キャリアライフタイム測定の結果を示す。ここで、試料（１）は、本発明の好ましい態様により作製されたものであり、試料（２）は、工程（ａ）を省略した以外は試料（１）と同一条件で作製されたものである。
【図１８】アニーリング温度を変化させた場合におけるフォトルミネッセンス減衰による少数キャリアライフタイム測定の結果を示す。ここで、試料（１）は、本発明の好ましい態様により作製されたものであり、試料（２）は、工程（ａ）を省略した以外は試料（１）と同一条件で作製されたものである。
【図１９】完全な４Ｈ−ＳｉＣ結晶におけるＳｉ原子およびＣ原子の配列を概略的に示した図である。
【図２０】４Ｈ−ＳｉＣ結晶におけるＳｉ原子およびＣ原子の配列と、それに含まれる各種の点欠陥を概略的に示した図である。
【発明を実施するための形態】
【００６５】
以下、添付図面を参照しながら本発明の好ましい実施形態について説明する。図１は、本発明の好ましい実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。
【００６６】
本実施形態におけるＳｉＣ結晶層は、ＳｉＣ基板（Ｓ）の表面からエピタキシャル層（Ｅ）を成長させたものである。エピタキシャル層（Ｅ）の成長には、公知の方法が適用され、好ましくは、化学気相堆積（ＣＶＤ）が適用される。
【００６７】
このエピタキシャル層（Ｅ）の浅い表面層（Ａ）に、工程（ａ）として、炭素原子（Ｃ）をイオン注入する。これにより、表面層（Ａ）には余剰の格子間炭素原子が導入される。
【００６８】
次に、工程（ｂ）として、ＳｉＣ結晶層を加熱することにより、表面層（Ａ）に導入された格子間炭素原子（Ｃ）を、表面層（Ａ）から、その下のバルク層であるエピタキシャル層（Ｅ）へ拡散させる。このとき、工程（ｂ）の期間中に、格子間炭素原子は、エピタキシャル層（Ｅ）内にある炭素原子空孔と共に消滅し、または、電気的に活性ではない別の欠陥を形成する。その結果、エピタキシャル層（Ｅ）に存在する電気的に活性な点欠陥はアニールアウトまたは不活性化される。
【００６９】
炭素原子（Ｃ）を注入する工程（ａ）と、ＳｉＣ結晶層をアニーリングする工程（ｂ）は、同時に行ってもよい。
また、炭素原子（Ｃ）が注入された表面層（Ａ）は、エッチングするかまたは機械的に除去してもよい。
【００７０】
このようにして、エピタキシャル層（Ｅ）の質が向上する。
以下、図２を参照しながら、上記の工程をｎ型ＳｉＣエピタキシャル層を有する基板に適用した場合の具体的な一例について、工程順に説明する。
【００７１】
（１）最初に、公知の方法、好ましくはＣＶＤにより、ＳｉＣ結晶基板上に厚さ５０μｍのｎ型のエピタキシャル層（Ｅ）を成長させる。このアズグロウンエピタキシャル層（Ｅ）は、同図の白抜き円で示すように原子空孔を含んでいる。ここで，エピタキシャル層の厚みは、通常は、得ようとする素子の耐電圧によって決定されるものである。
【００７２】
（２）その後、炭素原子（Ｃ）がイオン化され、１０ｋｅＶ〜１５０ｋｅＶの加速エネルギーを用いて、０．２５Ｅ１２ｃｍ-2〜１．４５Ｅ１２ｃｍ-2のドーズ量で、６００℃に加熱されたエピタキシャル層（Ｅ）の表面に向かって加速される。ここで、イオン注入時にエピタキシャル層を加熱することで、表面層部分にイオン注入によって生成される結晶欠陥を低減することができる。
【００７３】
炭素原子（Ｃ）は、このようにしてエピタキシャル層（Ｅ）へ注入され、厚さ２５０ｎｍの格子間炭素原子リッチ層である表面層(Ａ)を形成する。この領域における注入炭素の濃度は、１．５Ｅ１７ｃｍ-3の付近でほぼ一定である。
【００７４】
（３）その後、エピタキシャル層（Ｅ）は、アニーリングのために１６００℃において３０分間加熱され、これにより、そこに注入された炭素は表面層(Ａ)外へ拡散する。炭素原子（格子間原子）は、このアニーリング期間中に、表面層(Ａ)の下方にあるエピタキシャル層（Ｅ）内の点欠陥に取り付いて結合することで、それらを電気的に不活性にする。表面層(Ａ)には余剰の炭素が注入してあるために、全ての欠陥が不活性化できる。このようにして、表面層(Ａ)の下のエピタキシャル層(Ｅ)は、減少された電気的に活性な点欠陥の濃度をもつようになる。
【００７５】
（４）炭素原子（Ｃ）を注入した上端の表面層(Ａ)は、注入損傷に関連した欠陥を含んでいる。それゆえ、表面層(Ａ)の下のエピタキシャル層（Ｅ）への注入炭素原子（Ｃ）の推進の影響を実証するために、表面層(Ａ)は、ＣＨ4およびＯ2ガスによる反応性イオンエッチング（ＲＩＥ）により除去される。ＲＩＥにより除去する厚さは表面から４００ｎｍの範囲である。しかし表面層(Ａ)は、応用に応じて、残存させてもよく、また、知られている他の技術により除去してもよい。
【００７６】
（５）その後、必要に応じて、表面の平滑化を図るために、高温酸素によりエピタキシャル層（Ｅ）の表面を酸化することにより厚さ１００ｎｍ程度のＳｉＯ2酸化膜を形成し、次いでこの酸化膜を除去してもよい。
【００７７】
（６）以上の工程を経て、質が向上したＳｉＣ試料が得られる。
図３は、本発明の別の好ましい実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。本実施形態では、ＳｉＣ結晶として、ＳｉＣバルク結晶（Ｂ）を用いている。このＳｉＣバルク結晶（Ｂ）は、アズグロウンＳｉＣバルク結晶をスライスしたウェハであってもよい。
【００７８】
このようなＳｉＣバルク結晶（Ｂ）は、昇華法、ＨＴＣＶＤ法などにより得られたバルク状の結晶であり、このようなバルク結晶を、例えば３００〜４００μｍ程度の厚さにスライスすることで、ＳｉＣウェハが得られる。これらの内部には、結晶の成長時等に形成された電気的に活性な点欠陥が含まれている。
【００７９】
このＳｉＣバルク結晶（Ｂ）における上面側の浅い表面層（Ａ）に、工程（ａ）として、炭素原子（Ｃ）をイオン注入する。これにより、表面層（Ａ）には余剰の格子間炭素原子が導入される。
【００８０】
次に、工程（ｂ）として、ＳｉＣバルク結晶（Ｂ）を加熱することにより、表面層（Ａ）に注入された炭素原子（Ｃ）を、表面層（Ａ）から、その下のＳｉＣバルク結晶（Ｂ）へ拡散させる。このアニーリング期間中に、格子間炭素原子は、ＳｉＣバルク結晶（Ｂ）内にある炭素原子空孔と共に消滅し、または、電気的に活性ではない別の欠陥を形成する。その結果、ＳｉＣバルク結晶（Ｂ）に存在する電気的に活性な点欠陥はアニールアウトまたは不活性化される。
【００８１】
炭素原子（Ｃ）を注入する工程（ａ）と、ＳｉＣバルク結晶（Ｂ）をアニーリングする工程（ｂ）は、同時に行ってもよい。
また、炭素原子（Ｃ）が注入された表面層（Ａ）は、エッチングするかまたは機械的に除去してもよい。
【００８２】
このようにして、ＳｉＣバルク結晶（Ｂ）の質が向上する。
図４は、本発明の別の好ましい実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。本実施形態では、図３と同様に、ＳｉＣ結晶として、ＳｉＣバルク結晶（Ｂ）を用いている。ただし，この場合には，図４におけるＳｉＣバルク結晶の上方に，任意のエピタキシャル層が存在する場合を含むものとする。図３の実施形態では、ＳｉＣバルク結晶（Ｂ）の上面側の表面層（Ａ）に炭素原子（Ｃ）をイオン注入してアニーリングによりその下方のＳｉＣバルク結晶（Ｂ）へ格子間炭素原子を拡散させたが、本実施形態では、ＳｉＣバルク結晶（Ｂ）における下面側の浅い表面層（Ａ）に、工程（ａ）として、炭素原子（Ｃ）をイオン注入する。これにより、下面側の表面層（Ａ）には余剰の格子間炭素原子が導入される。
【００８３】
次に、工程（ｂ）として、ＳｉＣバルク結晶（Ｂ）を加熱することにより、表面層（Ａ）に注入された炭素原子（Ｃ）を、表面層（Ａ）から、その上のＳｉＣバルク結晶（Ｂ）およびその上のエピタキシャル層へ拡散させる。このアニーリング期間中に、格子間炭素原子は、ＳｉＣバルク結晶（Ｂ）内にある炭素原子空孔と共に消滅し、または、電気的に活性ではない別の欠陥を形成する。その結果、ＳｉＣバルク結晶（Ｂ）ならびにエピタキシャル層に存在する電気的に活性な点欠陥はアニールアウトまたは不活性化される。
【００８４】
本実施形態では、ＳｉＣバルク結晶（Ｂ）における下面側の表面層（Ａ）に炭素原子（Ｃ）を注入してその上方のＳｉＣバルク結晶（Ｂ）ならびにエピタキシャル層へ拡散させるようにしたので、特に、ＳｉＣバルク結晶（Ｂ）ならびにエピタキシャル層における下面近傍からその内方に至る領域の電気的に活性な点欠陥を十分に除去または減少できる。
【００８５】
図５は、本発明の別の好ましい実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。本実施形態では、図３および図４と同様に、ＳｉＣ結晶として、ＳｉＣバルク結晶（Ｂ）を用いている。
【００８６】
本実施形態では、ＳｉＣバルク結晶（Ｂ）における上面側および下面側における両面の浅い表面層（Ａ）に、工程（ａ）として、炭素原子（Ｃ）をイオン注入する。これにより、両面側の表面層（Ａ）にはそれぞれ、余剰の格子間炭素原子が導入される。
【００８７】
次に、工程（ｂ）として、ＳｉＣバルク結晶（Ｂ）を加熱することにより、それぞれの表面層（Ａ）に注入された炭素原子（Ｃ）を、その内方のＳｉＣバルク結晶（Ｂ）へ拡散させる。このアニーリング期間中に、格子間炭素原子は、ＳｉＣバルク結晶（Ｂ）内にある炭素原子空孔と共に消滅し、または、電気的に活性ではない別の欠陥を形成する。その結果、ＳｉＣバルク結晶（Ｂ）に存在する電気的に活性な点欠陥はアニールアウトまたは不活性化される。
【００８８】
本実施形態では、ＳｉＣバルク結晶（Ｂ）における両面側の表面層（Ａ）に炭素原子（Ｃ）を注入してその内方のＳｉＣバルク結晶（Ｂ）へ拡散させるようにしたので、特に、ＳｉＣバルク結晶（Ｂ）における両面近傍からその内方に至る領域の電気的に活性な点欠陥を十分に除去または減少できる。
【００８９】
図６は、本発明の別の好ましい実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。本実施形態では、工程（ａ）として、ＳｉＣバルク結晶（Ｂ）の浅い表面層（Ａ）に炭素原子（Ｃ）をイオン注入する。これにより、表面層（Ａ）には余剰の格子間炭素原子が導入される。
【００９０】
次に、工程（ｂ）として、炭素原子（Ｃ）が注入された表面層（Ａ）の端面から上にＳｉＣ層を成長させ、エピタキシャル層（Ｅ）を形成する。そして、ＳｉＣ結晶を加熱することにより、表面層（Ａ）に注入された炭素原子（Ｃ）を、表面層（Ａ）からエピタキシャル層（Ｅ）へ拡散させる。このアニーリング期間中に、格子間炭素原子は、エピタキシャル層（Ｅ）内にある炭素原子空孔と共に消滅し、または、電気的に活性ではない別の欠陥を形成する。
【００９１】
これと同時に、表面層（Ａ）に注入された炭素原子（Ｃ）は、表面層（Ａ）からエピタキシャル層（Ｅ）とは反対側のＳｉＣバルク結晶（Ｂ）にも拡散する。これにより、格子間炭素原子は、ＳｉＣバルク結晶（Ｂ）内、特に、表面層（Ａ）の近傍およびその内方にある炭素原子空孔と共に消滅し、または、電気的に活性ではない別の欠陥を形成する。
【００９２】
このようにして、エピタキシャル層（Ｅ）およびＳｉＣバルク結晶（Ｂ）に存在する電気的に活性な点欠陥はアニールアウトまたは不活性化される。
上記において、工程（ｂ）におけるアニーリングは、ＣＶＤチャンバ内において加熱下にＳｉＣバルク結晶（Ｂ）の上にエピタキシャル層（Ｅ）を成長させる工程と同時に行うことができる。
【００９３】
図７は、本発明の別の好ましい実施形態における方法を利用して、再結合中心が減少したＳｉＣ層を作製する工程を概略的に示した図である。本実施形態では最初に、図１と同様に、ＳｉＣ基板（Ｓ）の表面からエピタキシャル層（Ｅ）を成長させたウェハを用意する。
【００９４】
このエピタキシャル層（Ｅ）の浅い表面層（Ａ）に、工程（ａ）として、炭素原子（Ｃ）をイオン注入する。これにより、表面層（Ａ）には余剰の格子間炭素原子が導入される。
【００９５】
次に、工程（ｂ）として、炭素原子（Ｃ）が注入された表面層（Ａ）の端面から上にＳｉＣエピタキシャル層（Ｅ１）を成長させる。そして、ＳｉＣ結晶を加熱することにより、表面層（Ａ）に注入された炭素原子（Ｃ）を、表面層（Ａ）からエピタキシャル層（Ｅ１）へ拡散させる。このアニーリング期間中に、格子間炭素原子は、エピタキシャル層（Ｅ１）内にある炭素原子空孔と共に消滅し、または、電気的に活性ではない別の欠陥を形成する。
【００９６】
これと同時に、表面層（Ａ）に注入された炭素原子（Ｃ）は、表面層（Ａ）からエピタキシャル層（Ｅ１）とは反対側のエピタキシャル層（Ｅ）にも拡散する。このアニーリング期間中に，格子間炭素原子は、エピタキシャル層（Ｅ）内にある炭素原子空孔と共に消滅し、または、電気的に活性ではない別の欠陥を形成する。
【００９７】
次に、工程（ｃ）として、エピタキシャル層（Ｅ１）の外側端面における浅い表面層（Ａ）に、炭素原子（Ｃ）をイオン注入する。これにより、表面層（Ａ）には余剰の格子間炭素原子が導入される。
【００９８】
次に、工程（ｄ）として、炭素原子（Ｃ）が注入された表面層（Ａ）の端面から上にＳｉＣエピタキシャル層（Ｅ２）を成長させる。そして、ＳｉＣ結晶を加熱することにより、表面層（Ａ）に注入された炭素原子（Ｃ）を、表面層（Ａ）からエピタキシャル層（Ｅ２）へ拡散させる。このアニーリング期間中に、格子間炭素原子は、エピタキシャル層（Ｅ２）内にある炭素原子空孔と共に消滅し、または、電気的に活性ではない別の欠陥を形成する。
【００９９】
これと同時に、表面層（Ａ）に注入された炭素原子（Ｃ）は、表面層（Ａ）からエピタキシャル層（Ｅ２）とは反対側のエピタキシャル層（Ｅ１）にも拡散する。このアニーリング期間中に、格子間炭素原子は、エピタキシャル層（Ｅ１）内にある炭素原子空孔と共に消滅し、または、電気的に活性ではない別の欠陥を形成する。
【０１００】
このようにして、エピタキシャル層（Ｅ）、（Ｅ１）および（Ｅ２）内における電気的に活性な点欠陥、特に、エピタキシャル層（Ｅ）とエピタキシャル層（Ｅ１）との界面付近および、エピタキシャル層（Ｅ１）とエピタキシャル層（Ｅ２）との界面付近における電気的に活性な点欠陥はアニールアウトまたは不活性化される。
【０１０１】
上記において、工程（ｂ）および工程（ｄ）におけるアニーリングは、ＣＶＤチャンバ内において加熱下にエピタキシャル層（Ｅ１）またはエピタキシャル層（Ｅ２）を成長させる工程と同時に行うことができる。
【０１０２】
また、エピタキシャル層（Ｅ２）の上に、上記と同じ操作を繰り返しながら新たなエピタキシャル層を形成していき、ｎ回の繰り返しを行えば、エピタキシャル層（Ｅ）の上には、ｎ層のエピタキシャル層がさらに形成されることになり、電気的に活性な点欠陥の少ない複層のエピタキシャル層が得られる。
【０１０３】
図１６は、２つのＳｉＣ結晶試料のＤＬＴＳスペクトルを示す。ここで、試料（１）は、本発明の好ましい態様により作製されたものであり、試料（２）は、工程（ａ）を省略した以外は試料（１）と同一条件で作製されたものである。
【０１０４】
試料（１）では、Ｚ１／Ｚ２からのシグナルは完全に消滅し、従って、トラップは電気的に不活性化した。図示はしていないが、ＥＨ６／７からのシグナルも完全に消滅した。
図１７は、フォトルミネッセンス減衰による少数キャリアライフタイム測定の結果を示す。ここで、試料（１）は、本発明の好ましい態様により作製されたものであり、試料（２）は、工程（ａ）を省略した以外は試料（１）と同一条件で作製されたものである。
【０１０５】
同図に示されるように、試料（１）では、少数キャリアライフタイムは明らかに向上した。
図１８は、異なるアニーリング温度に対するフォトルミネッセンス減衰による少数キャリアライフタイム測定の結果を示す。ここで、試料（１）は、本発明の好ましい態様により作製されたものであり、試料（２）は、工程（ａ）を省略した以外は試料（１）と同一条件で作製されたものである。アニーリング時間はそれぞれ３０分間である。
【０１０６】
同図に示されるように、アニーリング時間が３０分間の場合においては、１４００℃以上のアニーリングによって、試料（１）では、少数キャリアライフタイムは明らかに向上した。アニール時間をさらに長くすることによって、１２００℃程度までにアニーリング温度を低減できるものと考えられる。アニーリング温度の上限は、ＳｉＣの昇華温度に相当する２２００℃程度となる。
【０１０７】
以上の各実施形態において示したＳｉＣ結晶の質の向上方法は、各種のＳｉＣ半導体素子の製造に適用される。特に、電気的に活性な点欠陥の低減が特に有効であるバイポーラ型ＳｉＣ半導体素子の製造に好ましく適用される。このようなバイポーラ型ＳｉＣ半導体素子における好ましい実施形態を以下に示す。
【０１０８】
図８は、本発明の好ましい実施形態におけるＳｉＣ ｐｎダイオードの素子構造の断面を概略的に示した図である。このＳｉＣ ｐｎダイオード１０は、高濃度ｐ型層、低濃度ｎ型ベース層、および高濃度ｎ型層を有するものであって、その素子構造におけるＳｉＣの結晶型や、各層の具体的な厚さおよび不純物濃度などの好適な数値範囲およびその組み合わせは、当業者によく知られているものである。
【０１０９】
同図に示すように、ＳｉＣ ｐｎダイオード１０は、高濃度ｎ型ＳｉＣ層１１の上に、エピタキシャル成長法により低濃度ｎ型ＳｉＣベース層１２が形成され、その上に、エピタキシャル成長法により高濃度ｐ型ＳｉＣ層１３が形成されている。
【０１１０】
高濃度ｐ型ＳｉＣ層１３の表面にはアノード電極１５が形成され、高濃度ｎ型ＳｉＣ層１１の表面にはカソード電極１６が形成されている。１４は、電界集中を緩和して耐電圧性を向上するための電界緩和ｐ型イオン注入層である。
【０１１１】
低濃度ｎ型ＳｉＣベース層１２内には、図１〜図７に示すいずれかの方法を適用することによって、高濃度ｐ型ＳｉＣ層１３の表面付近、もしくは高濃度ｎ型ＳｉＣ層１１内に炭素原子（Ｃ）をイオン注入して形成された炭素注入層１００内の格子間炭素をアニーリングにより低濃度ｎ型ＳｉＣベース層１２内へ拡散することにより炭素拡散領域２００が形成されている。
【０１１２】
このようなＳｉＣ ｐｎダイオード１０によれば、電気的に活性な欠陥が素子特性に影響を与える伝導度変調層内に、炭素拡散領域２００を形成し、格子間炭素と点欠陥とを結合させることで電気的に活性な点欠陥を低減したので、素子特性が良好である。
【０１１３】
図９は、本発明の好ましい別の実施形態におけるＳｉＣ ｐｎダイオードの素子構造の断面を概略的に示した図である。このＳｉＣ ｐｎダイオード２０は、高濃度ｐ型ＳｉＣ層２１の上に、エピタキシャル成長法により低濃度ｐ型ＳｉＣベース層２２が形成され、その上に、エピタキシャル成長法により高濃度ｎ型ＳｉＣ層２３が形成されている。
【０１１４】
高濃度ｎ型ＳｉＣ層２３の表面にはカソード電極２５が形成され、高濃度ｐ型ＳｉＣ層２１の表面にはアノード電極２６が形成されている。２４は、電界集中を緩和して耐電圧性を向上するための電界緩和ｎ型イオン注入層である。
【０１１５】
低濃度ｐ型ＳｉＣベース層２２内には、図１〜図７に示すいずれかの方法を適用することによって、高濃度ｎ型ＳｉＣ層２３の表面付近、もしくは高濃度ｐ型ＳｉＣ層２１内に炭素原子（Ｃ）をイオン注入して形成された炭素注入層１００内の格子間炭素をアニーリングにより低濃度ｐ型ＳｉＣベース層２２内へ拡散することにより炭素拡散領域２００が形成されている。
【０１１６】
このようなＳｉＣ ｐｎダイオード２０によれば、電気的に活性な欠陥が素子特性に影響を与える伝導度変調層内に、炭素拡散領域２００を形成し、格子間炭素と点欠陥とを結合させることで電気的に活性な点欠陥を低減したので、素子特性が良好である。
【０１１７】
図１０は、本発明の好ましい実施形態におけるＳｉＣ ｎｐｎトランジスタの素子構造の断面を概略的に示した図である。このＳｉＣ ｎｐｎトランジスタ３０は、ｎ型エミッタ層、ｐ型ベース層、およびｎ型コレクタ層を有するものであって、その素子構造におけるＳｉＣの結晶型や、各層の具体的な厚さおよび不純物濃度などの好適な数値範囲およびその組み合わせは、当業者によく知られているものである。
【０１１８】
同図に示すように、ＳｉＣ ｎｐｎトランジスタ３０は、ｎ型ＳｉＣコレクタ層３２の上に、エピタキシャル成長法によりｐ型ＳｉＣベース層３１が形成され、その上に、エピタキシャル成長法によりｎ型ＳｉＣエミッタ層３３が形成されている。
【０１１９】
ｐ型ＳｉＣベース層３１におけるｎ型ＳｉＣエミッタ層３３の周囲の表面付近には、高濃度ｐ型イオン注入層３４が形成され、その上にゲート電極３５が形成されている。
ｎ型ＳｉＣエミッタ層３３の表面にはエミッタ電極３６が形成され、ｎ型ＳｉＣコレクタ層３２の表面にはコレクタ電極３７が形成されている。
【０１２０】
ｐ型ＳｉＣベース層３１内には、図１〜図７に示すいずれかの方法を適用することによって、ｎ型ＳｉＣエミッタ層３３の表面付近、もしくはｎ型ＳｉＣコレクタ層３２内に炭素原子（Ｃ）をイオン注入して形成された炭素注入層１００内の格子間炭素をアニーリングによりｐ型ＳｉＣベース層３１内へ拡散することにより炭素拡散領域２００が形成されている。
【０１２１】
このようなＳｉＣ ｎｐｎトランジスタ３０によれば、電気的に活性な欠陥が素子特性に影響を与える伝導度変調層内に、炭素拡散領域２００を形成し、格子間炭素と点欠陥とを結合させることで電気的に活性な点欠陥を低減したので、素子特性が良好である。
【０１２２】
図１１は、本発明の好ましい実施形態におけるＳｉＣ ｐｎｐトランジスタの素子構造の断面を概略的に示した図である。このＳｉＣ ｐｎｐトランジスタ４０は、ｐ型ＳｉＣコレクタ層４２の上に、エピタキシャル成長法によりｎ型ＳｉＣベース層４１が形成され、その上に、エピタキシャル成長法によりｐ型ＳｉＣエミッタ層４３が形成されている。
【０１２３】
ｎ型ＳｉＣベース層４１におけるｐ型ＳｉＣエミッタ層４３の周囲の表面付近には、高濃度ｎ型イオン注入層４４が形成され、その上にゲート電極４５が形成されている。
ｐ型ＳｉＣエミッタ層４３の表面にはエミッタ電極４６が形成され、ｐ型ＳｉＣコレクタ層４２の表面にはコレクタ電極４７が形成されている。
【０１２４】
ｎ型ＳｉＣベース層４１内には、図１〜図７に示すいずれかの方法を適用することによって、ｐ型ＳｉＣエミッタ層４３の表面付近、もしくはｐ型ＳｉＣコレクタ層４２内に炭素原子（Ｃ）をイオン注入して形成された炭素注入層１００内の格子間炭素をアニーリングによりｎ型ＳｉＣベース層４１内へ拡散することにより炭素拡散領域２００が形成されている。
【０１２５】
このようなＳｉＣ ｐｎｐトランジスタ４０によれば、電気的に活性な欠陥が素子特性
に影響を与える伝導度変調層内に、炭素拡散領域２００を形成し、格子間炭素と点欠陥とを結合させることで電気的に活性な点欠陥を低減したので、素子特性が良好である。
【０１２６】
図１２は、本発明の好ましい実施形態におけるＳｉＣサイリスタの素子構造の断面を概略的に示した図である。このＳｉＣサイリスタ５０は、ｐ型層、ｎ型ベース層、ｐ型ベース層、およびｎ型層を有するＳｉＣゲートターンオフサイリスタであって、その素子構造におけるＳｉＣの結晶型や、各層の具体的な厚さおよび不純物濃度などの好適な数値範囲およびその組み合わせは、当業者によく知られているものである。
【０１２７】
同図に示すように、ＳｉＣサイリスタ５０は、ｎ型ＳｉＣ層５１の上に、エピタキシャル成長法によりｐ型ＳｉＣベース層５２が形成され、その上に、エピタキシャル成長法によりｎ型ＳｉＣベース層５３が形成され、その上に、エピタキシャル成長法によりｐ型ＳｉＣ層５４が形成されている。
【０１２８】
ｎ型ＳｉＣベース層５３におけるｐ型ＳｉＣ層５４の周囲の表面付近には、高濃度ｎ型イオン注入層５５が形成され、その上にゲート電極５６が形成されている。
ｐ型ＳｉＣ層５４の表面にはアノード電極５７が形成され、ｎ型ＳｉＣ層５１の表面にはカソード電極５８が形成されている。
【０１２９】
ｐ型ＳｉＣベース層５２内、およびｎ型ＳｉＣベース層５３内には、図１〜図７に示すいずれかの方法を適用することによって、ｐ型ＳｉＣ層５４の表面付近、もしくはｎ型ＳｉＣ層５１内に炭素原子（Ｃ）をイオン注入して形成された炭素注入層１００内の格子間炭素をアニーリングによりｐ型ＳｉＣベース層５２内、およびｎ型ＳｉＣベース層５３内へ拡散することにより炭素拡散領域２００が形成されている。
【０１３０】
このようなＳｉＣサイリスタ５０によれば、電気的に活性な欠陥が素子特性に影響を与える伝導度変調層内に、炭素拡散領域２００を形成し、格子間炭素と点欠陥とを結合させることで電気的に活性な点欠陥を低減したので、素子特性が良好である。
【０１３１】
図１３は、本発明の好ましい実施形態におけるＳｉＣサイリスタの素子構造の断面を概略的に示した図である。このＳｉＣサイリスタ６０は、ｐ型ＳｉＣ層６１の上に、エピタキシャル成長法によりｎ型ＳｉＣベース層６２が形成され、その上に、エピタキシャル成長法によりｐ型ＳｉＣベース層６３が形成され、その上に、エピタキシャル成長法によりｎ型ＳｉＣ層６４が形成されている。
【０１３２】
ｐ型ＳｉＣベース層６３におけるｎ型ＳｉＣ層６４の周囲の表面付近には、高濃度ｐ型イオン注入層６５が形成され、その上にゲート電極６６が形成されている。
ｎ型ＳｉＣ層６４の表面にはカソード電極６７が形成され、ｐ型ＳｉＣ層６１の表面にはアノード電極６８が形成されている。
【０１３３】
ｎ型ＳｉＣベース層６２内、およびｐ型ＳｉＣベース層６３内には、図１〜図７に示すいずれかの方法を適用することによって、ｎ型ＳｉＣ層６４の表面付近、もしくはｐ型ＳｉＣ層６１内に炭素原子（Ｃ）をイオン注入して形成された炭素注入層１００内の格子間炭素をアニーリングによりｎ型ＳｉＣベース層６２内、およびｐ型ＳｉＣベース層６３内へ拡散することにより炭素拡散領域２００が形成されている。
【０１３４】
このようなＳｉＣサイリスタ６０によれば、電気的に活性な欠陥が素子特性に影響を与える伝導度変調層内に、炭素拡散領域２００を形成し、格子間炭素と点欠陥とを結合させることで電気的に活性な点欠陥を低減したので、素子特性が良好である。
【０１３５】
図１４は、本発明の好ましい実施形態におけるＳｉＣ ＩＧＢＴの素子構造の断面を概略的に示した図である。このＳｉＣ ＩＧＢＴ７０は、ｐ型層、ｎ型ベース層、ｐ型ベース層、およびｎ型コレクタ層を有するものであって、その素子構造におけるＳｉＣの結晶型や、各層の具体的な厚さおよび不純物濃度などの好適な数値範囲およびその組み合わせは、当業者によく知られているものである。
【０１３６】
同図に示すように、ＳｉＣ ＩＧＢＴ７０は、ｎ型ＳｉＣコレクタ層７２の上に、エピ
タキシャル成長法によりｐ型ＳｉＣベース層７１が形成されている。
ｐ型ＳｉＣベース層７１の上には、ゲート絶縁膜としての酸化膜７８を介してゲート電極７５が形成されている。一方、ｐ型ＳｉＣベース層７１の上部には、ｎ型ベース層７４が形成され、その上にエミッタ電極７６が形成されている。ｎ型ベース層７４は、ゲート電極７５の下の酸化膜７８からエミッタ電極７６までの範囲に形成されており、さらにｎ型ベース層７４の内側における酸化膜７８からエミッタ電極７６までの範囲には、ｐ型層７３が形成されている。
【０１３７】
また、ｎ型ＳｉＣコレクタ層７２の表面には、コレクタ電極７７が形成されている。
ｐ型ＳｉＣベース層７１内には、図１〜図７に示すいずれかの方法を適用することによって、ｐ型ＳｉＣベース層７１のｎ型ベース層７４側の表面付近、もしくはｎ型ＳｉＣコレクタ層７２内に炭素原子（Ｃ）をイオン注入して形成された炭素注入層１００内の格子間炭素をアニーリングによりｐ型ＳｉＣベース層７１内へ拡散することにより炭素拡散領域２００が形成されている。
【０１３８】
このようなＳｉＣ ＩＧＢＴ７０によれば、電気的に活性な欠陥が素子特性に影響を与える伝導度変調層内に、炭素拡散領域２００を形成し、格子間炭素と点欠陥とを結合させることで電気的に活性な点欠陥を低減したので、素子特性が良好である。
【０１３９】
図１５は、本発明の好ましい実施形態におけるＳｉＣ ＩＧＢＴの素子構造の断面を概略的に示した図である。このＳｉＣ ＩＧＢＴ８０は、ｐ型ＳｉＣコレクタ層８２の上に、エピタキシャル成長法によりｎ型ＳｉＣＳｉＣベース層８１が形成されている。
【０１４０】
ｎ型ＳｉＣＳｉＣベース層８１の上には、ゲート絶縁膜としての酸化膜８８を介してゲート電極８５が形成されている。一方、ｎ型ＳｉＣベース層８１の上部には、ｐ型ベース層８４が形成され、その上にエミッタ電極８６が形成されている。ｐ型ベース層８４は、ゲート電極８５の下の酸化膜８８からエミッタ電極８６までの範囲に形成されており、さらにｐ型ベース層８４の内側における酸化膜８８からエミッタ電極８６までの範囲には、ｎ型層８３が形成されている。
【０１４１】
また、ｐ型ＳｉＣコレクタ層８２の表面には、コレクタ電極８７が形成されている。
ｎ型ＳｉＣベース層８１内には、図１〜図７に示すいずれかの方法を適用することによって、ｎ型ＳｉＣベース層８１のｐ型ベース層８４側の表面付近、もしくはｐ型ＳｉＣコレクタ層８２内に炭素原子（Ｃ）をイオン注入して形成された炭素注入層１００内の格子間炭素をアニーリングによりｎ型ＳｉＣベース層８１内へ拡散することにより炭素拡散領域２００が形成されている。
【０１４２】
このようなＳｉＣ ＩＧＢＴ８０によれば、電気的に活性な欠陥が素子特性に影響を与える伝導度変調層内に、炭素拡散領域２００を形成し、格子間炭素と点欠陥とを結合させることで電気的に活性な点欠陥を低減したので、素子特性が良好である。
【０１４３】
以上、本発明の好ましい実施態様について説明したが、本発明は何らこれらに限定されるものではなく、多くの可能な修正、変更が当業者に明らかであろう。
本発明においては、ＳｉＣ層全体の質を向上させることも、または、その一部のみの質を向上させることも可能である。
【０１４４】
本明細書における"層"の定義は、広く解釈され、全ての種類の体積延長および形状を包含する。
本明細書における"結晶"の用語は、大きい領域に渡る三次元における良好な格子の周期性を意味する。すなわち、典型的な多結晶構造は除外される。
【符号の説明】
【０１４５】
１０ ＳｉＣ ｐｎダイオード
１１ 高濃度ｎ型ＳｉＣ層
１２ 低濃度ｎ型ＳｉＣベース層
１３ 高濃度ｐ型ＳｉＣ層
１４ 電界緩和ｐ型イオン注入層
１５ アノード電極
１６ カソード電極
２０ ＳｉＣ ｐｎダイオード
２１ 高濃度ｐ型ＳｉＣ層
２２ 低濃度ｐ型ＳｉＣベース層
２３ 高濃度ｎ型ＳｉＣ層
２４ 電界緩和ｎ型イオン注入層
２５ カソード電極
２６ アノード電極
３０ ＳｉＣ ｎｐｎトランジスタ
３１ ｐ型ＳｉＣベース層
３２ ｎ型ＳｉＣコレクタ層
３３ ｎ型ＳｉＣエミッタ層
３４ 高濃度ｐ型イオン注入層
３５ ゲート電極
３６ エミッタ電極
３７ コレクタ電極
４０ ＳｉＣ ｐｎｐトランジスタ
４１ ｎ型ＳｉＣベース層
４２ ｐ型ＳｉＣコレクタ層
４３ ｐ型ＳｉＣエミッタ層
４４ 高濃度ｎ型イオン注入層
４５ ゲート電極
４６ エミッタ電極
４７ コレクタ電極
５０ ＳｉＣ サイリスタ
５１ ｎ型ＳｉＣ層
５２ ｐ型ＳｉＣベース層
５３ ｎ型ＳｉＣベース層
５４ ｐ型ＳｉＣ層
５５ 高濃度ｎ型イオン注入層
５６ ゲート電極
５７ アノード電極
５８ カソード電極
６０ ＳｉＣ サイリスタ
６１ ｐ型ＳｉＣ層
６２ ｎ型ＳｉＣベース層
６３ ｐ型ＳｉＣベース層
６４ ｎ型ＳｉＣ層
６５ 高濃度ｐ型イオン注入層
６６ ゲート電極
６７ カソード電極
６８ アノード電極
７０ ＳｉＣ ＩＧＢＴ
７１ ｐ型ＳｉＣベース層
７２ ｎ型ＳｉＣコレクタ層
７３ ｐ型層
７４ ｎ型ベース層
７５ ゲート電極
７６ エミッタ電極
７７ コレクタ電極
７８ 酸化膜
８０ ＳｉＣ ＩＧＢＴ
８１ ｎ型ＳｉＣベース層
８２ ｐ型ＳｉＣコレクタ層
８３ ｎ型層
８４ ｐ型ベース層
８５ ゲート電極
８６ エミッタ電極
８７ コレクタ電極
８８ 酸化膜
１００ 炭素注入層
２００ 炭素拡散領域
Ａ 表面層
Ｂ ＳｉＣバルク結晶
Ｃ 炭素原子
Ｅ，Ｅ１，Ｅ２ エピタキシャル層
Ｓ 基板
【図１】
0005528515.tif 000002
【図２】
0005528515.tif 000003
【図３】
0005528515.tif 000004
【図４】
0005528515.tif 000005
【図５】
0005528515.tif 000006
【図６】
0005528515.tif 000007
【図７】
0005528515.tif 000008
【図８】
0005528515.tif 000009
【図９】
0005528515.tif 000010
【図１０】
0005528515.tif 000011
【図１１】
0005528515.tif 000012
【図１２】
0005528515.tif 000013
【図１３】
0005528515.tif 000014
【図１４】
0005528515.tif 000015
【図１５】
0005528515.tif 000016
【図１６】
0005528515.tif 000017
【図１７】
0005528515.tif 000018
【図１８】
0005528515.tif 000019
【図１９】
0005528515.tif 000020
【図２０】
0005528515.tif 000021