(57)【特許請求の範囲】
【請求項１】
第１の電源端子に一端が接続された第１の電流源、該第１の電流源の他端にエミッタが共通接続された第１の導電型の第１および第２のトランジスタ、該第１のトランジスタのコレクタと第２の電源端子との間に接続された第１の負荷抵抗、および前記第２のトランジスタのコレクタと前記第２の電源端子との間に接続された第２の負荷抵抗からなる入力側の差動増幅回路と、
エミッタが前記第２のトランジスタのコレクタに接続されコレクタが前記第１の電源端子に第２の電流源を介して接続された第２の導電型の第３のトランジスタ、エミッタが前記第１のトランジスタのコレクタに接続されコレクタが前記第１の電源端子に第３の電流源を介して接続された第２の導電型の第４のトランジスタ、および前記第３および第４のトランジスタにベースバイアスを与えるベースバイアス回路からなり、前記第４のトランジスタのコレクタから出力を取り出すベース接地増幅回路と、を含む演算増幅器において、
前記第３のトランジスタのコレクタと前記第１の電源端子、前記第２の電源端子、又は接地との間に、ハイパスフィルタ回路を接続し、
前記第３のトランジスタのコレクタのノードと前記第４のトランジスタのコレクタのノードのインピーダンスがほぼ一致するように、前記ハイパスフィルタ回路を構成する素子の値を設定したことを特徴とする演算増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波動作用として好適なフォールデッドカスコード型の演算増幅器に係り、特に高周波外来ノイズの影響（電波かぶり）を低減した演算増幅器に関する。
【背景技術】
【０００２】
図３に、従来のフォールデッドカスコード型の演算増幅器を示す。１０Ｂは入力側の差動増幅回路であり、ＰＮＰトランジスタＱ１，Ｑ２、そのトランジスタＱ１，Ｑ２のエミッタに接続された電流源Ｉ１、入力抵抗Ｒ１，Ｒ２、負荷抵抗Ｒ３，Ｒ４、キャパシタＣ１〜Ｃ６からなる。２０Ｂは差動増幅回路１０の差動出力信号をエミッタに入力するベース接地増幅回路であり、電流源Ｉ２，Ｉ３、ベース接地のＮＰＮトランジスタＱ３，Ｑ４、ベースバイアス用のＮＰＮトランジスタＱ５、およびベース抵抗Ｒ５からなる。トランジスタＱ５とベース抵抗Ｒ５はベースバイアス回路を構成する。以上の「差動増幅器１０＋ベース接地増幅回路２０」がフォールデッドカスコード型増幅回路を構成する。３０はベース接地増幅回路２０の出力信号を入力しインピーダンス変換するエミッタホロワ回路であり、ＮＰＮトランジスタＱ６、およびエミッタ抵抗Ｒ６からなる。４０は出力回路であり、電流源Ｉ４、ＮＰＮトランジスタＱ７、位相補償用キャパシタＣｃ、位相補償用抵抗Ｒｃ、およびエミッタ抵抗Ｒ７からなる。１は非反転入力端子、２は反転入力端子、３は出力端子、４は高電圧電源端子、５は低電圧電源端子である。
【０００３】
図３の演算増幅器は、トランジスタＱ１、Ｑ２のベース側に接続されたキャパシタＣ１〜Ｃ３からなるπ型フィルタ、およびトランジスタＱ１，Ｑ２のエミッタ側に接続されたキャパシタＣ４〜Ｃ６からなるπ型フィルタが、高周波外来ノイズを低減するフィルタ回路として機能する。
【０００４】
基本的な高周波外来ノイズ低減のメカニズムは、キャパシタと抵抗で構成されたローパスフィルタである。非反転入力端子１の側は、キャパシタＣ１と抵抗Ｒ１で構成されたローパスフィルタ、反転入力端子２の側は、キャパシタＣ２と抵抗Ｒ２で構成されたローパスフィルタである。トランジスタＱ１，Ｑ２のベース間に接続したキャパシタＣ３は、高周波領域においてそれぞれの入力端子からみたインピーダンスの整合をとるための同相ブリッジキャパシタである。これらは、入力端子１，２から混入した高周波外来ノイズを低減するためのものであるが、実際には、高周波外来ノイズは回路全体に照射される。
【０００５】
そこで、トランジスタＱ１，Ｑ２のコレクタに混入した高周波外来ノイズを低減するために考えられた技術が、キャパシタＣ４〜Ｃ６を用いたフィルタ回路である。ここでの高周波外来ノイズ低減のメカニズムも、上記同様であり、キャパシタと抵抗で構成されたローパスフィルタである。トランジスタＱ１のコレクタ側は、キャパシタＣ４と抵抗Ｒ３で構成されたローパスフィルタ、トランジスタＱ２のコレクタ側は、キャパシタＣ５と抵抗Ｒ４で構成されたローパスフィルタである。トランジスタＱ１，Ｑ２のコレク間に接続したキャパシタＣ６は、高周波領域においてそれぞれのコレクタからみたインピーダンスの整合をとるための同相ブリッジキャパシタである。
【０００６】
なお、以上では図３に記載した演算増幅器について述べたが、一般的に、演算増幅器では、演算増幅器とＣＲ回路からなるアクティブフィルタを用いた高周波ノイズ対策が知られている（例えば、特許文献１の段落０００９参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１７９５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、上記した技術を使用しても、ベース接地増幅回路のトランジスタＱ３のコレクタに混入した高周波外来ノイズを低減することはできなかった。
【０００９】
本発明の目的は、ベース接地増幅回路のトランジスタのコレクタのノードに高周波外来ノイズが重畳しても、これを効果的に低減できるようにした演算増幅器を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１にかかる発明は、第１の電源端子に一端が接続された第１の電流源、該第１の電流源の他端にエミッタが共通接続された第１の導電型の第１および第２のトランジスタ、該第１のトランジスタのコレクタと第２の電源端子との間に接続された第１の負荷抵抗、および前記第２のトランジスタのコレクタと前記第２の電源端子との間に接続された第２の負荷抵抗からなる入力側の差動増幅回路と、エミッタが前記第２のトランジスタのコレクタに接続されコレクタが前記第１の電源端子に第２の電流源を介して接続された第２の導電型の第３のトランジスタ、エミッタが前記第１のトランジスタのコレクタに接続されコレクタが前記第１の電源端子に第３の電流源を介して接続された第２の導電型の第４のトランジスタ、および前記第３および第４のトランジスタにベースバイアスを与えるベースバイアス回路からなり、前記第４のトランジスタのコレクタから出力を取り出すベース接地増幅回路と、を含む演算増幅器において、前記第３のトランジスタのコレクタと前記第１の電源端子、前記第２の電源端子、又は接地との間に、ハイパスフィルタ回路を接続し、前記第３のトランジスタのコレクタのノードと前記第４のトランジスタのコレクタのノードのインピーダンスがほぼ一致するように、前記ハイパスフィルタ回路を構成する素子の値を設定したことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、第３のトランジスタのコレクタ又はドレインにハイパスフィルタ回路を接続したので、第３のトランジスタのコレクタ又はドレインに重畳する高周波外来ノイズの悪影響を、効果的に低減させることができる。また、第３のトランジスタのコレクタのノードと第４のトランジスタのコレクタのノードのインピーダンスがほぼ一致するように、ハイパスフィルタ回路を構成する素子の値を設定することで、第３および第４のトランジスタのコレクタ又はドレインのノードのインピーダンスマッチングを図って入力側の差動増幅回路の出力オフセット電圧を低減させることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施例の演算増幅器の回路図である。
【図２】本発明の第２の実施例の演算増幅器の回路図である。
【図３】高周波外来ノイズ低減対策を施した従来の演算増幅器の回路図である。
【図４】演算増幅器の検証回路の回路図である。
【図５】図２の本発明の演算増幅器のベース接地増幅回路のトランジスタＱ３のコレクタに仮想モデル信号を入力する演算増幅器の検証回路の回路図である。
【図６】図３の従来の演算増幅器のベース接地増幅回路のトランジスタＱ３のコレクタに仮想モデル信号を入力する演算増幅器の検証回路の回路図である。
【図７】図４〜図６の検証回路による周波数特性図である。
【発明を実施するための形態】
【００１５】
図１に本発明の第１の実施例の演算増幅器を示す。１０Ａは入力側の差動増幅回路であり、ＰＮＰトランジスタＱ１，Ｑ２、そのトランジスタＱ１，Ｑ２のエミッタに接続された電流源Ｉ１、入力抵抗Ｒ１，Ｒ２、および負荷抵抗Ｒ３，Ｒ４からなる。２０Ａは差動増幅回路１０の差動出力信号をエミッタに入力するベース接地増幅回路であり、電流源Ｉ２，Ｉ３、ベース接地のＮＰＮトランジスタＱ３，Ｑ４、ベースバイアス用のＮＰＮトランジスタＱ５、ベース抵抗Ｒ５、およびトランジスタＱ３のコレクタと電源端子５との間に接続されたキャパシタＣｂと抵抗Ｒｂからなるハイパスフィルタ回路を備える。エミッタホロワ回路３０と出力回路４０は図３で説明した演算増幅器と同じである。また、非反転入力端子１、反転入力端子２、出力端子３、高電圧電源端子４、低電圧電源端子５も、図３で説明した演算増幅器と同じである。すなわち、本実施例は、トランジスタＱ３のコレクタに、キャパシタＣｂと抵抗Ｒｂからなるハイパスフィルタ回路を接続している点に特徴をもっている。
【００１６】
図２に本発明の第２の実施例の演算増幅器を示す。本実施例は、図３に示した従来の演算増幅器と同様に、フィルタ用のキャパシタＣ１〜Ｃ６を追加した入力側の差動増幅回路１０Ｂを使用するものであり、これにより、差動増幅回路１０ＢのトランジスタＱ１，Ｑ２のベースに重畳する高周波外来ノイズ、コレクタに重畳する高周波外来ノイズを低減する。ベース接地増幅回路２０Ａは図１の演算増幅器と同様である。
【００１７】
さて、前記した図３の従来の演算増幅器のベース接地増幅回路２０Ｂにおいて、トランジスタＱ３のコレクタのインピーダンスをＺ１’、トランジスタＱ４のコレクタのインピーダンスをＺ２とすると、
Ｚ２≠Ｚ１’                          ・・・（１）
である。一方、図２の本発明の第２の実施例の演算増幅器のベース接地増幅回路２０Ａにおいて、トランジスタＱ３のコレクタのインピーダンスをＺ１、トランジスタＱ４のコレクタのインピーダンスをＺ２、抵抗ＲｂとキャパシタＣｂからなるハイパスフィルタ回路のインピーダンスをＺ３とすると、抵抗ＲｂとキャパシタＣｂの値を予め調整することによって、
Ｚ２＝Ｚ１’+Ｚ３＝Ｚ１                ・・・（２）
とすることができる。
【００１８】
前述したように、高周波外来ノイズは演算増幅器のチップ全体に照射され、全ノードに照射される。よって、図３の従来の演算増幅器では、トランジスタＱ３のコレクタも高周波外来ノイズの影響を大きく受ける。この結果、式（１）のようにトランジスタＱ３，Ｑ４のコレクタのインピーダンスが異なるところから、トランジスタＱ３とＱ４のコレクタ電流にミスマッチを引き起こす。このミスマッチは、前段の差動増幅回路１０ＢのトランジスタＱ１，Ｑ２のコレクタ電流にも影響を与え、その差動増幅回路１０Ｂの出力のオフセット電圧が変動してしまう結果をもたらす。
【００１９】
そこで、本発明では、上記したように、トランジスタＱ３のコレクタにキャパシタＣｂと抵抗Ｒｂのハイパスフィルタ回路を接続することで、トランジスタＱ３，Ｑ４のコレクタでのインピーダンスのマッチングを行うことにより、オフセット電圧の変動を防止する。
【００２０】
また、トランジスタＱ３のコレクタの電流変化は、トランジスタＱ４のコレクタに電圧変動として現れ、その変動がエミッタホロワ回路３０および出力回路４０で増幅され、出力される。よって、演算増幅器の動作周波数範囲外の高周波領域におけるトランジスタＱ４のコレクタの利得は、低い方が望ましい。この点について、上記したインピーダンスマッチングでは、キャパシタＣｂによるフィルタの効果が得られるので、トランジスタＱ３のコレクタにおける高周波領域での電流変化を減少させることができる。この結果、トランジスタＱ４のコレクタの利得を下げることができる。
【００２１】
さらに、インピーダンスマッチングには、トランジスタＱ３，Ｑ４の寄生抵抗や寄生キャパシタの影響も考慮しなくてはならないが、付加したキャパシタＣｂと抵抗Ｒｂの各値を調整することにより、シミュレーションで容易にそのインピーダンスマッチングを得ることが可能となり、オフセット電圧を小さくすることができる。
【００２２】
ところで、一般的に、演算増幅器の高周波外来ノイズ低減能力は、図４に示す検証回路を用いて周波数特性を評価することで検証できるとされている。図４において、ＲＧ１，ＲＧ２，ＲＦ１，ＲＦ２，ＲＬは抵抗、ＯＰが検証対象の演算増幅器である。高周波外来ノイズの仮想モデル信号は、一般的に、４００ＭＨｚ以上の−１０ｄＢｍの信号電力とされており、ベース接地増幅回路２０Ａ，２０ＢのトランジスタＱ３のコレクタにその仮想モデル信号Ｖnoiseを入力した（第２の実施例が図５、従来例が図６）とき、演算増幅器ＯＰのユニティ利得周波数より高い周波数での出力利得が低いほど、高周波外来ノイズを低減できることを示す。
【００２３】
図７はこの図４の検証回路を使用して、シミュレーションして得た周波数特性であり、Ｓ２は図３の従来の演算増幅器の周波数特性、Ｓ１が図２の本発明の第２の実施例の演算増幅器の周波数特性である。この図７を見ると、本発明の特性Ｓ１は、１０ＭＨｚ〜１ＧＨｚ付近において、特性Ｓ２よりも、電圧利得が減少していることがわかる。このように、トランジスタＱ３と電源端子５との間に、キャパシタＣｂと抵抗Ｒｂのハイパスフィルタ回路を接続することで、トランジスタＱ３のコレクタに混入した高周波外来ノイズの悪影響を低減することが可能となる。
【００２４】
なお、図１および図２の実施例において、トランジスタＱ３のエミッタに一端が接続されるキャパシタＣｂと抵抗Ｒｂのハイパスフィルタ回路は、その他端を、接地に接続しても、高電圧電源端子３に接続しても良い。また、図１，図２は演算増幅器をＰＮＰ型、ＮＰＮ型のバイポーラトランジスタで構成したがＮＭＯＳ、ＰＭＯＳのＦＥＴトランジスタで構成することもできる。
【符号の説明】
【００２５】
１：非反転入力端子、２：反転入力端子、３：出力端子、４：高電圧電源端子、５：低電圧電源端子
１０Ａ，１０Ｂ：入力側の差動増幅回路
２０Ａ，２０Ｂ：ベース接地増幅回路
３０：エミッタホロワ回路
４０：出力回路
【図１】
0005390283.tif 000002
【図２】
0005390283.tif 000003
【図３】
0005390283.tif 000004
【図４】
0005390283.tif 000005
【図５】
0005390283.tif 000006
【図６】
0005390283.tif 000007
【図７】
0005390283.tif 000008