(57)【特許請求の範囲】
【請求項１】
外部から電源が入力される電源端子及びグランド端子と、
前記電源端子に与えられる電圧に基づいて第１の電源ラインに直流電圧を得る第１の電源回路と、
アンテナに接続されるアンテナ端子と、
前記アンテナから前記アンテナ端子に与えられる交流信号を整流する整流回路と、
整流された電圧に基づいて前記第１の電源ラインに直流電圧を得る第２の電源回路と、を有し、
前記電源端子に電圧が与えられたとき、前記整流回路は整流動作を停止し、
前記アンテナ端子の電圧の上昇を制限するクランプ回路を更に有し、
前記クランプ回路は、前記整流回路が整流動作を停止するとき動作可能にされ、
前記アンテナ端子は、アンテナの両端に接続される第１アンテナ端子と第２アンテナ端子を含み、
前記整流回路は、前記第１アンテナ端子と前記第１の電源ラインの間に配置された第１のＭＯＳトランジスタと、前記第２アンテナ端子と前記第１の電源ラインの間に配置された第２のＭＯＳトランジスタと、前記第２アンテナ端子と前記グランド端子の間に配置された第３のＭＯＳトランジスタと、前記第１アンテナ端子と前記グランド端子の間に配置された第４のＭＯＳトランジスタと、を整流素子として有し、
前記第１アンテナ端子の電圧が前記第２アンテナ端子の電圧より高いとき、前記第１のＭＯＳトランジスタと前記第３のＭＯＳトランジスタがオン状態とされ、前記第１アンテナ端子の電圧が第２アンテナ端子の電圧より低いとき、前記第２のＭＯＳトランジスタと前記第４のＭＯＳトランジスタがオン状態とされ、
前記整流回路は、前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタのゲート電圧を制御するゲート電圧制御部を更に有し、
前記第１乃至第４のＭＯＳトランジスタは、ＮチャネルＭＯＳトランジスタとされ、
前記第３のＭＯＳトランジスタのゲート端子は前記第１アンテナ端子と同電位とされ、
前記第４のＭＯＳトランジスタのゲート端子は前記第２アンテナ端子と同電位とされ、
前記ゲート電圧制御部は、前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタに整流動作をさせる場合には、前記第１のＭＯＳトランジスタのゲート端子を前記第１アンテナ端子と同電位とし、前記第２のＭＯＳトランジスタのゲート端子を前記第２アンテナ端子と同電位とし、
前記整流回路及び前記クランプ回路の動作を制御する制御部を更に有し、
前記ゲート電圧制御部は、前記第１アンテナ端子と前記第１のＭＯＳトランジスタのゲート端子との間に配置される第１の抵抗素子と、前記第１のＭＯＳトランジスタのゲート端子とグランド端子の間に配置される第１のスイッチ素子と、前記第２アンテナ端子と前記第２のＭＯＳトランジスタのゲート端子との間に配置される第２の抵抗素子と、前記第２のＭＯＳトランジスタのゲート端子とグランド端子の間に配置される第２のスイッチ素子と、を有し、
前記電源端子に電圧が与えられたとき、前記制御部は、前記第１のスイッチ素子及び前記第２のスイッチ素子をオン状態にするとともに、前記クランプ回路の動作を可能にする、半導体装置。
【請求項２】
前記ゲート電圧制御部は、前記第１の抵抗素子と前記第１のスイッチ素子との間に配置される第５のＭＯＳトランジスタと、前記第２の抵抗素子と前記第２のスイッチ素子との間に配置される第６のＭＯＳトランジスタを更に有し、
前記第５のＭＯＳトランジスタのゲート端子は前記第１アンテナ端子と同電位とされ、前記第６のＭＯＳトランジスタのゲート端子は前記第２アンテナ端子と同電位とされる、請求項１記載の半導体装置。
【請求項３】
外部から電源が入力される電源端子及びグランド端子と、
データの送受信のための接触端子と、
前記電源端子に与えられる電圧に基づいて第１の電源ラインに直流電圧を得る第１の電源回路と、
アンテナに接続されるアンテナ端子と、
前記アンテナから前記アンテナ端子に与えられ、データが重畳された交流信号を整流する整流回路と、
整流された電圧に基づいて前記第１の電源ラインに直流電圧を得る第２の電源回路と、
前記アンテナへの交流信号を供給の有無を判別すると共に、前記整流回路の動作を制御する制御部と、
前記第１の電源ラインからの給電により動作し、データ処理を実行する前記データ処理制御部と、を有し、
前記データ処理制御部は、前記判別結果に基づいて、前記接触端子又は前記アンテナ端子の何れか一方からデータを入力することを選択し、
前記制御部は、前記データ処理制御部が前記接触端子からデータを入力する場合には、前記整流回路の整流動作を停止させ、前記データ処理制御部が前記アンテナ端子からデータを入力する場合には、前記整流回路の整流動作を可能にさせ、
前記アンテナ端子の電圧の上昇を制限するクランプ回路を更に有し、
前記クランプ回路は、前記整流回路が整流動作を停止するとき動作可能にされ、
前記制御部は、前記アンテナ端子から入力される交流信号によって得られる信号レベルが所定の閾値より大きい場合には前記交流信号が供給されていることを表わす判別結果を出力し、
前記所定の閾値は、前記クランプ回路がクランプ動作を開始する前記交流信号の信号レベルよりも小さくされ、
前記アンテナ端子は、アンテナの両端に接続される第１アンテナ端子と第２アンテナ端子を含み、
前記整流回路は、前記第１アンテナ端子と前記第１の電源ラインの間に配置された第１のＭＯＳトランジスタと、前記第２アンテナ端子と前記第１の電源ラインの間に配置された第２のＭＯＳトランジスタと、前記第２アンテナ端子とグランド端子の間に配置された第３のＭＯＳトランジスタと、前記第１アンテナ端子とグランド端子の間に配置された第４のＭＯＳトランジスタの夫々を整流素子として有し、
前記第１アンテナ端子の電圧が前記第２アンテナ端子の電圧より高いとき、前記第１のＭＯＳトランジスタと前記第３のＭＯＳトランジスタがオン状態とされ、前記第１アンテナ端子の電圧が第２アンテナ端子の電圧より低いとき、前記第２のＭＯＳトランジスタと前記第４のＭＯＳトランジスタがオン状態とされ、
前記整流回路は、前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタのゲート電圧を制御するゲート電圧制御部を更に有し、
前記第１乃至第４のＭＯＳトランジスタは、ＮチャネルＭＯＳトランジスタとされ、
前記第３のＭＯＳトランジスタのゲート端子は前記第１アンテナ端子と同電位とされ、
前記第４のＭＯＳトランジスタのゲート端子は前記第２アンテナ端子と同電位とされ、
前記ゲート電圧制御部は、前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタに整流動作をさせる場合には、前記第１のＭＯＳトランジスタのゲート端子を前記第１アンテナ端子と同電位とし、前記第２のＭＯＳトランジスタのゲート端子を前記第２アンテナ端子と同電位とし、
前記ゲート電圧制御部は、前記第１アンテナ端子と前記第１のＭＯＳトランジスタのゲート端子との間に配置される第１の抵抗素子と、前記第１のＭＯＳトランジスタのゲート端子と前記グランド端子の間に配置される第１のスイッチ素子と、前記第２アンテナ端子と前記第２のＭＯＳトランジスタのゲート端子との間に配置される第２の抵抗素子と、前記第２のＭＯＳトランジスタのゲート端子と前記グランド端子の間に配置される第２のスイッチ素子と、を有し、
前記制御部は、前記データ処理制御部が前記接触端子からデータを入力する場合には、前記第１のスイッチ素子及び前記第２のスイッチ素子をオン状態とするとともに前記クランプ回路の動作を可能とし、前記データ処理制御部が前記アンテナ端子からデータを入力する場合には、前記第１のスイッチ素子及び前記第２のスイッチ素子をオフ状態とするとともに前記クランプ回路の動作を抑止する、半導体装置。
【請求項４】
前記第１の抵抗素子及び前記第２の抵抗素子の抵抗値は、前記交流信号の周波数と前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタのゲート端子における寄生容量の大きさを考慮して設定される値である、請求項３記載の半導体装置。
【請求項５】
前記整流回路は更に、前記第１の抵抗素子に並列に接続される第１のキャパシタと、前記第２の抵抗素子に並列に接続される第２のキャパシタとを有する、請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に適用して好適な電源制御技術に係り、特に、アンテナで受けた電磁波から生成した電源電圧と接触端子を介して外部から供給された電源電圧とを選択して動作する半導体装置に適用して、有効な技術に関する。
【背景技術】
【０００２】
ＩＣカードには、例えば、カードの内部にＣＰＵやメモリ等の機能を有した半導体装置と当該半導体装置との接触端子をカード表面上に備え、接触端子を介して外部から供給された電源電圧の下で動作する接触型ＩＣカードと、バッテリ等の電源を持たず、アンテナで受けた電磁波から内部回路が動作するための電源電圧を生成して動作する非接触型ＩＣカードとがある。
【０００３】
この接触型ＩＣカードと非接触型ＩＣカードとの機能を兼用できるデュアルウェイＩＣカードでは、ＩＣカードの動作状態に応じて、接触端子として設けられる電源端子からレギュレータ回路を介して供給される電源電圧とアンテナで受けた電磁波から生成した電源電圧とが、選択的に内部に搭載されるＣＰＵ等の内部回路に供給される。
【０００４】
複数の電源入力手段を有し、供給された電源を切替えて使用するデュアルウェイＩＣカードでは、安定した内部電源を生成する電源制御技術の重要性が高い。例えば、従来のデュアルウェイＩＣカード用の半導体装置には、アンテナを介してデータの送受信を行う非接触動作時に、接触端子からのアクセスを遮断するため、接触端子を切り離す機能を有しているものがあるが、これは電源端子も例外でなく、入力電圧源の短絡等を防止するために、選択した電源以外の電源入力を分離する必要がある。このように選択した電源以外の電源入力を分離する従来技術として、特許文献１及び２に開示がある。
【０００５】
特許文献１及び２に記載の技術は、電源端子と内部電源ラインとの間に電源スイッチ回路を備え、非接触動作時には電源端子からの電圧供給を遮断する方法である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−７８８９８号公報
【特許文献２】特開２００７−１５６７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１及び２では、接触端子からアクセスされている状態（以下、「接触動作時」とも称する。）において、同時に非接触端子からのアクセスがあった場合における内部電源の安定化については言及されていない。
【０００８】
本発明の目的は、接触動作時において非接触端子からのアクセスがあった場合においても安定した内部電源を生成する電源制御技術を提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、半導体装置は、外部から電源端子に与えられる電圧に基づいて第１の電源ラインに直流電圧を得る第１の電源回路と、アンテナからアンテナ端子に与えられる交流信号を整流する整流回路と、整流された電圧に基づいて前記第１の電源ラインに直流電圧を得る第２の電源回路とを有し、前記電源端子に電圧が与えられたとき、前記整流回路は整流動作を停止する。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、接触動作時において非接触端子からのアクセスがあった場合においても安定した内部電源を生成することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施の形態１に係る半導体装置を搭載した非接触電子装置の一例を示すブロック図である。
【図２】図２は、接触／非接触電子装置Ｕ１を適用したデュアルウェイＩＣカードの配線基板とリーダ・ライタ装置の一例を示した説明図である。
【図３】図３は、電源回路Ｕ３の回路構成の一例を示すブロック図である。
【図４】図４は、整流回路Ｂ４の回路構成の一例を示すブロック図である。
【図５】図５は、アンテナ端子ＬＡ及びＬＢから電力が供給された場合の電源回路Ｕ３における電流経路の説明図である。
【図６】図６は、電源端子ＶＣＣから電源が供給された後に、アンテナ端子ＬＡ及びＬＢから電力が供給された場合の電源回路Ｕ３における動作波形の一例を示す説明図である。
【図７】図７は、接触動作時及び非接触動作時における電源回路Ｕ３の主要なモジュールの動作状態を示した説明図である。
【図８】図８は、リミッタ回路Ｂ２の回路構成の一例を示した回路図である。
【図９】図９は、実施の形態２に係る半導体装置Ｕ１３を搭載した非接触電子装置の一例を示すブロック図である。
【図１０】図１０は、接触／非接触電子装置Ｕ１２を適用した携帯電話と、リーダ・ライタ装置Ｕ１５の一例を示した説明図である。
【図１１】図１１は、検出レベルＶＭとリミッタレベルＶＬとの関係を表わす説明図である。
【図１２】図１２は、整流回路Ｂ９の回路構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１５】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１６】
〔１〕（接触動作時に整流回路を停止させる（実施の形態１））
本発明の代表的な実施の形態に係る半導体装置（Ｕ２）は、外部から電源が入力される電源端子（ＶＣＣ）及びグランド端子（ＶＳＳ）と、前記電源端子に与えられる電圧に基づいて第１の電源ライン（ＶＤＤ）に直流電圧を得る第１の電源回路（Ｂ３）と、アンテナ（Ｌ０）に接続されるアンテナ端子（ＬＡ、ＬＢ）と、前記アンテナから前記アンテナ端子に与えられる交流信号を整流する整流回路（Ｂ４）と、整流された電圧に基づいて前記第１の電源ラインに直流電圧を得る第２の電源回路（Ｂ５）と、を有し、前記電源端子に電圧が与えられたとき、前記整流回路は整流動作を停止する。
【００１７】
前記半導体装置は、接触動作時にアンテナからの電力を供給する手段となる整流回路を停止させるから、接触動作時にアンテナ端子と内部電源ラインとを分離することができる。これにより、接触動作時にアンテナからの電力供給があった場合でも、安定した内部電源を生成することができる。
【００１８】
〔２〕（クランプ回路を備える）
項１の半導体装置において、前記アンテナ端子の電圧の上昇を制限するクランプ回路（Ｂ２）を更に有し、前記クランプ回路は、前記整流回路が整流動作を停止するとき動作可能にされる。
【００１９】
例えば、接触動作時にアンテナから電力供給があった場合、前記整流回路の動作が停止していると、前記半導体装置はアンテナから供給された電力を吸収することができず、アンテナ端子に接続される素子の耐圧を超えた電圧がアンテナ端子に発生する可能性がある。そこで、項２の半導体装置によれば、接触動作時にアンテナ端子の電圧が上昇しても、前記クランプ回路が前記アンテナ端子の電圧の上昇を制限するから、耐圧超過による素子破壊を防止することができる。
【００２０】
〔３〕（整流回路の整流素子をＭＯＳトランジスタで構成）
項１又は２の半導体装置において、前記アンテナ端子は、アンテナの両端に接続される第１アンテナ端子（ＬＡ）と第２アンテナ端子（ＬＢ）である。また、前記整流回路は、前記第１アンテナ端子と前記第１の電源ラインの間に配置された第１のＭＯＳトランジスタ（Ｍ１）と、前記第２アンテナ端子と前記第１の電源ラインの間に配置された第２のＭＯＳトランジスタ（Ｍ２）と、前記第２アンテナ端子と前記グランド端子の間に配置された第３のＭＯＳトランジスタ（Ｍ７）と、前記第１アンテナ端子と前記グランド端子の間に配置された第４のＭＯＳトランジスタ（Ｍ８）とを整流素子として有する。前記第１アンテナ端子の電圧が前記第２アンテナ端子の電圧より高いとき、前記第１のＭＯＳトランジスタと前記第３のＭＯＳトランジスタがオン状態とされ、前記第１アンテナ端子の電圧が第２アンテナ端子の電圧より低いとき、前記第２のＭＯＳトランジスタと前記第４のＭＯＳトランジスタがオン状態とされる。
【００２１】
これによれば、ＭＯＳトランジスタを用いた回路構成により整流動作が可能となる。
【００２２】
〔４〕（整流素子の動作）
項３の半導体装置において、前記整流回路は前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタのゲート電圧を制御するゲート電圧制御部（Ｂ６）を更に有する。また、前記第１乃至第４のＭＯＳトランジスタは、ＮチャネルＭＯＳトランジスタとされ、前記第３のＭＯＳトランジスタのゲート端子は前記第１アンテナ端子と同電位とされ、前記第４のＭＯＳトランジスタのゲート端子は前記第２アンテナ端子と同電位とされる。前記ゲート電圧制御部は、前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタに整流動作をさせる場合には、前記第１のＭＯＳトランジスタのゲート端子を前記第１アンテナ端子と同電位とし、前記第２のＭＯＳトランジスタのゲート端子を前記第２アンテナ端子と同電位とする。
【００２３】
これによれば、容易に整流動作を実現することが可能となる。
【００２４】
〔５〕（プルダウン用のＭＯＳＴｒの制御により整流動作を停止する）
項４の半導体装置において、前記整流回路及び前記クランプ回路の動作を制御する制御部（Ｕ１１）を更に有し、前記ゲート電圧制御部は、前記第１アンテナ端子と前記第１のＭＯＳトランジスタのゲート端子との間に配置される第１の抵抗素子（Ｒ１）と、前記第１のＭＯＳトランジスタのゲート端子とグランド端子の間に配置される第１のスイッチ素子（Ｍ５）と、前記第２アンテナ端子と前記第２のＭＯＳトランジスタのゲート端子との間に配置される第２の抵抗素子（Ｒ２）と、前記第２のＭＯＳトランジスタのゲート端子とグランド端子の間に配置される第２のスイッチ素子（Ｍ６）とを有する。前記電源端子に電圧が与えられたとき、前記制御部は、前記第１のスイッチ素子及び前記第２のスイッチ素子をオン状態にするとともに、前記クランプ回路の動作を可能にする。
【００２５】
前記第１及び第２のスイッチ素子をオン状態とすることで、前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタのゲート端子をプルダウンすることができる。これにより、前記第１及び第２のＭＯＳトランジスタはオフ状態となるから、前記整流回路は整流動作を行うことができず、前記アンテナ端子から前記第１の電源ラインへの電流経路が遮断される。これによれば、接触動作時に、整流回路の整流動作を容易に停止させることができ、且つアンテナから前記第１の電源ラインへの電力供給を遮断することができる。
【００２６】
〔６〕（ＶＳＳ端子からアンテナ端子への漏れ電流の防止）
項５の半導体装置において、前記ゲート電圧制御部は、前記第１の抵抗素子と前記第１のスイッチ素子との間に配置される第５のＭＯＳトランジスタ（Ｍ３）と、前記第２の抵抗素子と前記第２のスイッチ素子との間に配置される第６のＭＯＳトランジスタ（Ｍ４）を更に有する。前記第５のＭＯＳトランジスタのゲート端子は前記第１アンテナ端子と同電位とされ、前記第６のＭＯＳトランジスタのゲート端子は前記第２アンテナ端子と同電位とされる。
【００２７】
これによれば、前記第１アンテナ端子及び第２アンテナ端子の電圧が前記グランド端子の電圧レベルを下回ったときに、グランド端子から前記第１の抵抗素子及び第２の抵抗素子を介して前記第１アンテナ端子及び前記第２アンテナ端子に至る電流経路を遮断することができる。
【００２８】
〔７〕（接触動作時に整流回路を停止させる（実施例２））
本発明の代表的な実施の形態に係る別の半導体装置（Ｕ１３）は、外部から電源が入力される電源端子（ＶＣＣ）及びグランド端子（ＶＳＳ）と、データの送受信のための接触端子（ＰＩＯ）と、前記電源端子に与えられる電圧に基づいて第１の電源ライン（ＶＤＤ）に直流電圧を得る第１の電源回路（Ｂ３）と、アンテナ（Ｌ０）に接続されるアンテナ端子（ＬＡ、ＬＢ）と、前記アンテナから前記アンテナ端子に与えられ、データが重畳された交流信号を整流する整流回路（Ｂ９）と、整流された電圧に基づいて前記第１の電源ラインに直流電圧を得る第２の電源回路（Ｂ５）と、前記アンテナへの交流信号を供給の有無を判別すると共に、前記整流回路の動作を制御する制御部（Ｂ８）と、前記第１の電源ラインからの給電により動作し、データ処理を実行する前記データ処理制御部（Ｕ４）と、を有する。前記データ処理制御部は、前記判別結果に基づいて、前記接触端子又は前記アンテナ端子の何れか一方からデータを入力することを選択する。前記制御部は、前記データ処理制御部が前記接触端子からデータを入力する場合には、前記整流回路の整流動作を停止させ、前記データ処理制御部が前記アンテナ端子からデータを入力する場合には、前記整流回路の整流動作を可能にさせる。
【００２９】
前記半導体装置は、前記データ処理制御部が前記接触端子からデータを入力する場合には、アンテナからの電力を供給する手段である整流回路を停止させるから、接触動作時にアンテナ端子と内部電源ラインとを分離することができる。これにより、前記データ処理制御部が前記接触端子からデータを入力するときにアンテナからの電力供給があった場合でも、安定した内部電源を生成することができる。
【００３０】
〔８〕（クランプ回路を備える）
項７の半導体装置は、前記アンテナ端子の電圧の上昇を制限するクランプ回路（Ｂ２）を更に有し、前記クランプ回路は、前記整流回路が整流動作を停止するとき動作可能にされる、請求項７記載の半導体装置。
【００３１】
これによれば、前記データ処理制御部が前記接触端子からデータを入力するときにアンテナからの電力供給があった場合でも、項２と同様の作用及び効果を奏する。
【００３２】
〔９〕（キャリアの有無の判定）
項８の半導体装置において、前記制御部は、前記アンテナ端子から入力される交流信号によって得られる信号レベルが所定の閾値（ＶＭ）より大きい場合には前記交流信号が供給されていることを表わす判別結果を出力し、前記所定の閾値は、前記クランプ回路がクランプ動作を開始する前記交流信号の信号レベル（ＶＬ）よりも小さくされる。
【００３３】
前記データ処理制御部が前記接触端子からデータを入力しているとき、前記クランプ回路は動作可能な状態となっている。このとき、前記クランプ回路によりクランプ動作が開始される信号レベルが前記所定の閾値よりも低く設定されていたとすると、データが重畳された交流信号（以下、「キャリア信号」とも称する。）がアンテナ端子に入力されたとしても、その電力は前記クランプ回路により吸収され、前記制御部はキャリア信号の有無を判別することができない。項９の半導体装置によれば、前記データ処理制御部が前記接触端子からデータを入力しているときであっても、前記制御部がアンテナからのキャリア信号の有無を判別することが可能となる。
【００３４】
〔１０〕（整流回路の整流素子をＭＯＳＴｒで構成）
項７乃至９の何れかの半導体装置において、前記アンテナ端子は、アンテナの両端に接続される第１アンテナ端子（ＬＡ）と第２アンテナ端子（ＬＢ）であって、前記整流回路は、前記第１アンテナ端子と前記第１の電源ラインの間に配置された第１のＭＯＳトランジスタ（Ｍ１）と、前記第２アンテナ端子と前記第１の電源ラインの間に配置された第２のＭＯＳトランジスタ（Ｍ２）と、前記第２アンテナ端子とグランド端子の間に配置された第３のＭＯＳトランジスタ（Ｍ７）と、前記第１アンテナ端子とグランド端子の間に配置された第４のＭＯＳトランジスタ（Ｍ８）の夫々を整流素子として有する。前記第１アンテナ端子の電圧が前記第２アンテナ端子の電圧より高いとき、前記第１のＭＯＳトランジスタと前記第３のＭＯＳトランジスタがオン状態とされ、前記第１アンテナ端子の電圧が第２アンテナ端子の電圧より低いとき、前記第２のＭＯＳトランジスタと前記第４のＭＯＳトランジスタがオン状態とされる。
【００３５】
これによれば、項３と同様の作用効果を奏する。
【００３６】
〔１１〕（整流素子の動作）
項１０の半導体装置において、前記整流回路は、前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタのゲート電圧を制御するゲート電圧制御部（Ｂ１０）を更に有する。また、前記第１乃至第４のＭＯＳトランジスタは、ＮチャネルＭＯＳトランジスタとされ、前記第３のＭＯＳトランジスタのゲート端子は前記第１アンテナ端子と同電位とされ、前記第４のＭＯＳトランジスタのゲート端子は前記第２アンテナ端子と同電位とされる。前記ゲート電圧制御部は、前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタに整流動作をさせる場合には、前記第１のＭＯＳトランジスタのゲート端子を前記第１アンテナ端子と同電位とし、前記第２のＭＯＳトランジスタのゲート端子を前記第２アンテナ端子と同電位とする。
【００３７】
これによれば、項４と同様の作用効果を奏する。
【００３８】
〔１２〕（プルダウン用のＭＯＳＴｒの制御により整流動作を停止する）
項１１の半導体装置において、前記ゲート電圧制御部は、前記第１アンテナ端子と前記第１のＭＯＳトランジスタのゲート端子との間に配置される第１の抵抗素子（Ｒ１）と、前記第１のＭＯＳトランジスタのゲート端子と前記グランド端子の間に配置される第１のスイッチ素子（Ｍ５）と、前記第２アンテナ端子と前記第２のＭＯＳトランジスタのゲート端子との間に配置される第２の抵抗素子（Ｒ２）と、前記第２のＭＯＳトランジスタのゲート端子と前記グランド端子の間に配置される第２のスイッチ素子（Ｍ６）と、を有する。また、前記制御部は、前記データ処理制御部が前記接触端子からデータを入力する場合には、前記第１のスイッチ素子及び前記第２のスイッチ素子をオン状態とするとともに前記クランプ回路の動作を可能とし、前記データ処理制御部が前記アンテナ端子からデータを入力する場合には、前記第１のスイッチ素子及び前記第２のスイッチ素子をオフ状態とするとともに前記クランプ回路の動作を抑止する。
【００３９】
これによれば、項５と同様の作用効果を奏する。
【００４０】
〔１３〕（ゲート駆動用の抵抗素子の抵抗値）
項１２の半導体装置において、前記第１の抵抗素子及び前記第２の抵抗素子の抵抗値は、前記交流信号の周波数と前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタのゲート端子における寄生容量の大きさを考慮して設定される値である。
【００４１】
〔１４〕（ゲート駆動用の抵抗素子と並列にキャパシタ挿入）
項１３の半導体装置において、前記整流回路は更に、前記第１の抵抗素子に並列に接続される第１のキャパシタ（Ｃ１）と、前記第２の抵抗素子に並列に接続される第２のキャパシタ（Ｃ２）とを有する。
【００４２】
例えば、接触動作時においてアンテナ端子から供給されるキャリア信号の電力が小さい場合、アンテナ端子に接続される前記第１及び第２の抵抗素子による電力消費により、キャリア信号の有無を判別する前記所定の閾値電圧が見かけ上大きくなる。これを回避するために、前記第１及び第２の抵抗素子の抵抗値をより高抵抗化することが有効である。しかしながら、抵抗素子の高抵抗化は、整流動作の際、前記第１及び第２の抵抗素子と前記第１及び第２のＭＯＳトランジスタのゲート端子の寄生容量による前記第１及び第２のＭＯＳトランジスタのゲート駆動に要する時間の遅延を招き、当該遅延は、非接触動作時の通信距離の劣化という別の問題を生ずる。そこで、項１４の半導体装置のように、前記第１及び第２の抵抗素子に容量を並列に接続することで、整流動作時におけるゲート駆動に係る遅延を防止することができ、前記第１及び第２の抵抗素子を高抵抗化した場合であっても、通信距離の劣化を防止することが可能となる。
【００４３】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００４４】
≪実施の形態１≫
図１は、実施の形態１に係る、アンテナで受けた電磁波から生成した電源電圧と接触端子を介して外部から供給された電源電圧とを選択して動作する半導体装置を搭載した、接触／非接触兼用電子装置の一例を示すブロック図である。
【００４５】
図１に示される接触／非接触電子装置（接触／非接触兼用電子装置）Ｕ１は、半導体装置Ｕ２、アンテナＬ０、キャパシタＣ０、及び接触端子Ｕ１０を有する。
【００４６】
アンテナＬ１０は、非接触動作時、外部のリーダ・ライタ装置からの電磁波（キャリア信号等）を受信し、アンテナ端子ＬＡ及びＬＢを経由して、半導体装置Ｕ２へ供給する。
【００４７】
アンテナＬ０とキャパシタＣ０は並列に接続され、共振回路を構成する。このキャパシタＣ０の共振容量値は、寄生容量等も考慮して調整されるため、必ずしも接続されるものではない。前記共振回路は、例えば、接触／非接触電子装置Ｕ１との間で電磁波によりデータの送受信を行うリーダ・ライタ装置から電磁波を受け取ると、アンテナ端子ＬＡ及びＬＢに高周波の交流信号を出力する。ここで、前記交流信号（キャリア信号）は、部分的に変調され、情報信号（データ）が重畳されている。
【００４８】
接触端子Ｕ１０は、外部から電源電圧を入力する電源端子（電源端子（ＶＣＣ）及びグランド端子（ＶＳＳ））と、接触動作時において接触／非接触電子装置Ｕ１と外部機器との間でデータの送受信を行うための入出力端子（ＰＩＯ）である。
【００４９】
半導体装置Ｕ２は、アンテナＬ０からのキャリア信号または接触端子Ｕ１０からの外部電源に基づいて内部電源電圧ＶＤＤを生成すると共に、アンテナＬ０又は接触端子Ｕ１０を介したデータの送受信のための制御とデータ処理を実行する。特に制限されないが、半導体装置Ｕ２は、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されている。
【００５０】
図２は、一例として、接触／非接触電子装置Ｕ１を接触型ＩＣカード機能と非接触型ＩＣカード機能とを兼用できる、デュアルウェイＩＣカードに適用した場合の配線基板と、ＩＣカードとのデータの送受信を行うリーダ・ライタ装置を示した説明図である。
【００５１】
図２では、接触／非接触電子装置Ｕ１の一例としてカード形状のものを示しているが、その筐体の形状や機能は特に限定されるものではない。
【００５２】
同図に示されるように、接触／非接触電子装置Ｕ１は、樹脂モールドされたプリント基板によってカードの形態を成す。アンテナＬ０は、プリント基板の配線により形成される渦巻き状のコイルによって構成され、リーダ・ライタ装置Ｕ１５から電磁波を受け取る。電磁波に応じて発生した交流信号がアンテナＬ０に接続された半導体装置Ｕ２に入力される。また、接触端子Ｕ１０は、接触／非接触電子装置Ｕ１の表面上に金属端子により構成され、電源電圧及びデータが接触端子Ｕ１０を介して半導体装置Ｕ２に入力される。
【００５３】
半導体装置Ｕ２は、図１に示されるように、電源回路Ｕ３、内部回路Ｕ４、及び制御部Ｕ１１を有し、更にアンテナＬ０を接続するためのアンテナ端子ＬＡ及びＬＢと、接触端子Ｕ１０に接続される電源端子ＶＣＣ、グランド端子ＶＳＳ、及び複数の信号入出力端子ＰＩＯを有する。
【００５４】
電源回路Ｕ３は、半導体装置Ｕ２内の内部電源電圧ＶＤＤを生成する。電源回路Ｕ３は、非接触用電源回路Ｂ１、リミッタ回路（クランプ回路）Ｂ２、及び接触用レギュレータ回路Ｂ３を備える。
【００５５】
非接触用電源回路Ｂ１は、アンテナＬ０が受けた電磁波に応じて前記共振回路によりアンテナ端子ＬＡ及びＬＢに発生した電圧を入力し、当該電圧に基づいて内部電源電圧ＶＤＤを生成する。
【００５６】
接触用レギュレータ回路Ｂ３は、外部から接触端子Ｕ１０を介して電源端子ＶＣＣに入力された電源電圧に基づいて、内部電源電圧ＶＤＤを生成する。
【００５７】
リミッタ回路Ｂ２は、アンテナ端子ＬＡ及びＬＢの電圧の上昇を制限するクランプ回路である。なお、電源回路Ｕ３における各機能部の詳細な動作については、後述する。
【００５８】
制御部Ｕ１１は、非接触用電源回路Ｂ１とリミッタ回路Ｂ２の動作を制御するための制御信号Ｓ１を生成する。具体的には、制御部Ｕ１１は、電源端子ＶＣＣに電源が入力されている場合には、非接触用電源回路Ｂ１を停止させると共にリミッタ回路Ｂ２を動作可能とするための制御信号Ｓ１を生成する。また、電源端子ＶＣＣに電源が入力されていない場合（アンテナＬ０から電磁波を受けている場合）には、制御部Ｕ１１は、非接触用電源回路Ｂ１を動作可能な状態とすると共にリミッタ回路Ｂ２を停止させる制御信号Ｓ１を生成する。
【００５９】
電源端子ＶＣＣに電源が入力されているか否かは、制御部Ｕ１１が電源端子ＶＣＣの電圧を自ら監視して判別してもよいし、又は、別個に設けたセンス回路から電源端子ＶＣＣに電源が入力されたことを示す信号を受け取ることで判別してもよい。また、制御部Ｕ１１は、外部電源の電源電圧ＶＣＣ又は内部電源電圧ＶＤＤの何れかの電源に基づいて動作する。例えば、半導体装置Ｕ２が、外部電源の電源電圧ＶＣＣ又は内部電源電圧ＶＤＤを入力し、入力した電圧のうち何れか立ち上がっている電圧に基づいて電圧を発生させる電源回路を更に有し、当該電源回路から供給される電源により制御部Ｕ１１が動作する。これによれば、電源端子ＶＣＣ又はアンテナＬ０の何れかから電力供給があれば、制御部Ｕ１１は動作可能とされる。
【００６０】
内部回路Ｕ４は、受信回路Ｕ５、送信回路Ｕ６、信号処理回路（データ処理制御部、データ処理回路）Ｕ７、メモリ部Ｕ８、及びＩ／Ｏ回路Ｕ９から構成され、内部電源電圧ＶＤＤの給電により動作する。
【００６１】
受信回路Ｕ５は、アンテナ端子ＬＡ及びＬＢからキャリア信号を入力し、キャリア信号を復調して情報信号を信号処理回路Ｕ７に与える。送信回路Ｕ６は、アンテナＬ０が受信している電磁波を信号処理回路Ｕ７により生成されたデータによって変調する。Ｉ／Ｏ回路Ｕ９は、信号入出力端子ＰＩＯと接続され、接触端子Ｕ１０を介して外部からデータを入力し、また、外部へデータを出力するためのインターフェース回路である。
【００６２】
信号処理回路Ｕ７は、メモリ部Ｕ８に格納されたプログラムに従って処理を実行するプログラム処理装置であり、内部回路Ｕ４の統括的な制御を行うと共に、アンテナＬ０又は接触端子Ｕ１０から入力されたデータに基づいてデータ処理を実行する。信号処理回路Ｕ７は、例えば、ＣＰＵコアを含む。メモリ部Ｕ８は、信号処理回路Ｕ７によって実行されるプログラム等のソフトウェアや、復調された受信データや送信データ等を格納する。
【００６３】
ここで、接触／非接触電子装置Ｕ１の動作概要について説明する。
【００６４】
接触／非接触電子装置Ｕ１は、大きく分けて２つの動作モードを持つ。一つは、接触／非接触電子装置Ｕ１がアンテナ端子ＬＡ及びＬＢを介してデータを送受信する非接触動作と、接触／非接触電子装置Ｕ１が接触端子Ｕ１０を介してデータを送受信する接触動作である。
【００６５】
非接触動作時には、制御部Ｕ１１により非接触用電源回路Ｂ１が活性化され、リミッタ回路Ｂ２が停止される。このとき、アンテナ端子ＬＡ及びＬＢにキャリア信号（電磁波）が入力されると、非接触用電源回路Ｂ１が内部電源電圧ＶＤＤを生成する。そして、受信回路Ｕ５は、受信したキャリア信号に重畳された情報信号を復調してディジタル信号の情報信号として信号処理回路Ｕ７に与える。また、アンテナＬ０を介してデータを送信する場合には、送信回路Ｕ６は、信号処理回路Ｕ７から出力されるディジタル信号の情報信号を入力し、アンテナＬ０が受信している交流信号を同情報信号によって変調する。そして、リーダ・ライタＵ１５は、アンテナＬ０からの電磁波の反射が、送信回路Ｕ６による上記変調されたことによって変化することを受けて、信号処理回路Ｕ７からの情報信号を受信する。
【００６６】
一方、外部から供給された電源電圧がＶＣＣ端子を介して入力されると接触動作となり、制御部Ｕ１１が接触用電源回路Ｂ１を停止する共にリミッタ回路Ｂ２を活性化し、接触用レギュレータ回路Ｂ３が内部電源電圧ＶＤＤを生成する。このとき、接触端子Ｕ１０からディジタル信号の情報信号が入力されると、当該情報信号がＩ／Ｏ回路Ｕ９を介して入力され、信号処理回路Ｕ７に供給される。また、信号処理回路Ｕ７が処理することで得られるディジタル信号の情報信号を送信する場合、信号処理回路Ｕ７が、当該情報信号をＩ／Ｏ回路Ｕ９を介して接触端子Ｕ１０に出力する。
【００６７】
次に、電源回路Ｕ３について、図３を用いて詳細に説明する。
【００６８】
図３は、電源回路Ｕ３の回路構成の一例を示すブロック図である。図３には、説明のため必要な構成要素のみ示している。
【００６９】
同図に示されるように、非接触用電源回路Ｂ１は、整流回路Ｂ４及び非接触用レギュレータ回路Ｂ５を備える。整流回路Ｂ４は、アンテナ端子ＬＡ及びＬＢに入力されるキャリア信号を整流することで、内部電源電圧ＶＤＤを生成する。整流回路Ｂ４は、制御信号Ｓ１により、整流機能の活性化と非活性化が制御される。なお、図３では、整流回路Ｂ４を活性化・非活性化させる制御方法を概念的に表現するため、制御信号Ｓ１により駆動されるスイッチＳＷ１及びＳＷ２を用いて表現しているが、当該制御方法の詳細な原理は後述する。
【００７０】
非接触用レギュレータ回路Ｂ５は、整流回路Ｂ４から生成された内部電源電圧ＶＤＤが所定の電圧以上にならないように制御する。
【００７１】
リミッタ回路Ｂ２は、前述したように、アンテナ端子ＬＡ及びＬＢに接続されるクランプ回路である。
【００７２】
接触用レギュレータ回路Ｂ３は、接触動作時に電源端子ＶＣＣから供給された電圧を所定の電圧レベルに抑圧し、内部電源電圧ＶＤＤとして出力する。また、接触用レギュレータ回路Ｂ３は、図３に示されるスイッチＳＷ０を備え、非接触動作時にスイッチＳＷ０がオフ状態となることで電源端子ＶＣＣと接触用レギュレータ回路Ｂ３が分離される。これは、非接触動作時に電源端子ＶＣＣからの電力供給を遮断する点で好適である。
【００７３】
ここで、接触動作時及び非接触動作時における電源回路Ｕ３の各回路の動作について説明する。
【００７４】
先ず、接触動作時は、接触用レギュレータ回路Ｂ３が内部電源電圧ＶＤＤを生成する。このとき、制御部Ｕ１１からの制御信号Ｓ１により、整流回路Ｂ４が整流動作を停止するとともに、リミッタ回路Ｂ２が動作可能な状態となる。これにより、アンテナ端子ＬＡ及びＬＢにキャリア信号が入力されても当該アンテナ端子の電圧上昇は抑圧される。また、整流回路Ｂ４の整流動作が停止していることから、非接触用レギュレータ回路Ｂ５を動作させる必要がないため、非接触用レギュレータ回路Ｂ５の動作も停止させる。
【００７５】
一方、非接触動作時は、制御部Ｕ１１からの制御信号Ｓ１により、整流回路Ｂ４及び非接触用レギュレータ回路Ｂ５が活性化され、所定レベルの内部電源電圧ＶＤＤが生成される。このとき、整流回路Ｂ４を介してアンテナ端子ＬＡ及びＬＢから内部電源電圧ＶＤＤに電流が流れるため、アンテナ端子ＬＡ及びＬＢから供給された電力は、非接触用電源回路Ｂ１によって吸収されることになる。そこで、リミッタ回路Ｂ２の動作は停止させる。
【００７６】
以上により、接触動作時には接触用レギュレータ回路Ｂ３だけで内部電源電圧ＶＤＤを生成し、非接触動作時には非接触用電源回路Ｂ１だけで内部電源電圧ＶＤＤを生成する。これにより、接触動作時にアンテナ端子ＬＡ及びＬＢにキャリア信号が入力された場合であっても、安定した内部電源電圧ＶＤＤを生成することができる。この電源制御方法は、以下に示す方法と比較して好適である。
【００７７】
例えば、接触動作時にアンテナ端子ＬＡ及びＬＢにキャリア信号が入力された場合であっても、安定した内部電源電圧ＶＤＤを生成する別の方法として、接触用レギュレータ回路と非接触用レギュレータ回路のレギュレーションレベルに差を設ける方法がある。この方法では、前記接触用レギュレータ回路は、非接触動作時において、スイッチＳＷ０により電源端子ＶＣＣからの電源供給が遮断されることにより動作を停止し、非接触用電源回路（整流回路及び非接触用レギュレータ回路）は、接触動作時であっても動作可能とされる。ここで、例えば、前記接触用レギュレータ回路のレギュレーションレベルを１．５Ｖとし、前記非接触用レギュレータ回路のレギュレーションレベルを１．６Ｖとした場合の電源回路の動作は以下のようになる。
【００７８】
例えば、非接触動作時は、前記非接触用レギュレータ回路により、内部電源電圧ＶＤＤが１．６Ｖにレギュレーションされ、内部電源電圧１．６Ｖの下で内部回路が動作する。この状態において電源端子ＶＣＣに電圧が印可されても、スイッチＳＷ０がオフ状態であるため、内部回路への悪影響はない。なお、製品の仕様によっては、非接触動作中であっても接触動作が優先されるように電源端子ＶＣＣの電圧レベル応じて非接触動作を中断し、接触動作に遷移する場合もあるが、ここでは当該機能は働かないものとする。一方、接触動作時は、前記接触用レギュレータにより、内部電源電圧ＶＤＤが１．５Ｖにレギュレーションされ、内部電源電圧１．５Ｖの下で前記内部回路が動作する。この状態においてアンテナ端子から電力が供給される（アンテナ端子で電磁波が受信される）と、整流回路を介して内部電源ラインＶＤＤに電流が流れ込むため、内部電源電圧ＶＤＤが上昇する。このとき、前記非接触用レギュレータが動作することにより、内部電源電圧ＶＤＤは１．６Ｖにレギュレーションされる。ただし、前記内部回路の動作状態は、接触動作として動作し続けるため、受信回路等の非接触用インターフェース回路を介してのデータ送受信は行わない。
【００７９】
この制御方法によれば、接触動作時にアンテナ端子ＬＡ及びＬＢにキャリア信号が入力された場合であっても、内部電源電圧ＶＤＤを安定化させることが可能となる。しかしながら、当該方法では、接触動作時に内部電源電圧が１．５Ｖであることを期待して設計された内部回路は、内部電源電圧ＶＤＤの０．１Ｖの上昇により、特性誤差が発生することになる。そのため、内部回路を設計する際には、接触動作時は内部電源電圧１．５Ｖ、非接触動作時は内部電源電圧１．６Ｖであることを考慮した設計が必要になり、内部回路の特性マージンの確保が困難になる。一方、実施の形態１に係る電源回路Ｕ３によれば、前述のように、内部電源ラインＶＤＤへの電流供給経路を電源端子ＶＣＣとアンテナ端子ＬＡ及びＬＢの何れか一方に限定することが可能になるため、接触動作時にアンテナ端子ＬＡ及びＬＢにキャリア信号が入力された場合であっても、安定した内部電源電圧ＶＤＤを生成することができる。また、実施の形態１に係る電源回路Ｕ３によれば、接触用レギュレータ回路Ｂ３と非接触用レギュレータ回路Ｂ５のレギュレーションレベルを同レベルに設定することが可能になり、内部電源電圧のレギュレーションレベルの変化に伴う特性誤差は発生しない。更には、接触動作時に、故意にアンテナ端子から電力を供給することで内部電源電圧ＶＤＤの電圧レベルを不正に制御したり、非接触動作時に、故意に電源端子ＶＣＣから電圧供給することで内部電源電圧ＶＤＤの電圧レベルを不正に制御したりすることを防止することができる。また、当該不正操作による誤動作防止機能を、同一チップで接触動作・非接触動作が可能なＩＣカードにおいて実現することが可能になる。
【００８０】
次に、整流回路Ｂ４の回路構成について、図４を用いて説明する。
【００８１】
図４は、整流回路Ｂ４の回路構成の一例を示すブロック図である。
【００８２】
同図に示される整流回路Ｂ４は、ＮＭＯＳ（Ｎｅｇａｔｉｖｅ  ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタによって構成される全波整流回路である。同図において、ＮＭＯＳトランジスタＭ１及びＭ２は、高電位側整流素子として動作し、ＮＭＯＳトランジスタＭ１のドレイン端子はアンテナ端子ＬＡに接続され、ソース端子は内部電源ラインＶＤＤに接続される。また、ＮＭＯＳトランジスタＭ２のドレイン端子はアンテナ端子ＬＢに接続され、ソース端子は内部電源ラインＶＤＤに接続される。一方、ＮＭＯＳトランジスタＭ７及びＭ８は低電位側整流素子として動作し、ＮＭＯＳトランジスタＭ７のドレイン端子はグランド端子ＶＳＳに接続され、ソース端子はアンテナ端子ＬＢに接続され、ゲート端子はアンテナ端子ＬＡに接続される。また、ＮＭＯＳトランジスタＭ８のドレイン端子はグランド端子ＶＳＳに接続され、ソース端子はアンテナ端子ＬＡに接続され、ゲート端子はアンテナ端子ＬＢに接続される。ＮＮＭＯＳトランジスタＭ１及びＭ２のゲート端子は、抵抗Ｒ１及びＲ２とＮＭＯＳトランジスタＭ３〜Ｍ６から構成されるゲート駆動回路Ｂ６により制御され、必要に応じて、ＮＮＭＯＳトランジスタＭ１及びＭ２のゲート端子はプルダウンされる。なお、ゲート駆動回路の詳細な動作は後述する。
【００８３】
整流回路Ｂ４は、アンテナ端子ＬＡの電圧がアンテナ端子ＬＢの電圧より高い場合、アンテナ端子ＬＡからＮＭＯＳトランジスタＭ１を介して内部電源ラインＶＤＤに電流を流し、グランド端子ＶＳＳからＮＭＯＳトランジスタＭ７を介してアンテナ端子ＬＢに電流を流すことで、内部電源電圧ＶＤＤを生成する。逆にアンテナ端子ＬＢの電圧がアンテナ端子ＬＡの電圧より高い場合には、アンテナ端子ＬＢからＮＭＯＳトランジスタＭ２を介して内部電源ラインＶＤＤに電流を流し、グランド端子ＶＳＳからＮＭＯＳトランジスタＭ８を介してアンテナ端子ＬＡに電流を流すことで、内部電源電圧ＶＤＤを生成する。以上の動作により、整流回路Ｂ４はアンテナ端子ＬＡ及びＬＢに入力される高周波信号を整流する。また、上述の整流回路Ｂ４の動作によって整流された内部電源電圧ＶＤＤは、内部電源端子ＶＤＤとグランド端子ＶＳＳの間に設けられるキャパシタＣＡによって平滑される。平滑された電圧は、前述のように、非接触用レギュレータ回路Ｂ５によって所定の電圧にレギュレーションされる。
【００８４】
ここで、ゲート駆動回路（整流器制御回路、スイッチ回路）Ｂ６について説明する。
【００８５】
ゲート駆動回路Ｂ６は、ＮＭＯＳトランジスタＭ１及びＭ２のゲート端子を制御することにより、整流回路Ｂ４の整流動作を制御する。ゲート駆動回路Ｂ６は、前述の図３においてスイッチＳＷ１及びＳＷ２を用いて概念的に示した、整流動作の活性化・非活性化の機能を実現する回路である。
【００８６】
図４に示されるように、ゲート駆動回路Ｂ６は、抵抗Ｒ１及びＲ２と、プルダウン用のＮＭＯＳトランジスタＭ５及びＭ６と、電流遮断用のＮＭＯＳトランジスタＭ３及びＭ４を備える。抵抗Ｒ１はＮＭＯＳトランジスタＭ１のゲート端子とドレイン端子間に配置され、整流動作のためにＮＭＯＳトランジスタＭ１がダイオード接続されるように配置される。抵抗Ｒ２もＮＭＯＳトランジスタＭ２に対して同様に配置される。また、ＮＭＯＳトランジスタＭ５は、ＮＭＯＳトランジスタＭ１をプルダウンさせるためのスイッチ素子として動作し、ソース端子がグランド端子ＶＳＳに接続され、ドレイン端子はＮＭＯＳトランジスタＭ３を介して、ＮＭＯＳトランジスタＭ１のゲート端子及び抵抗Ｒ１に接続される。ＮＭＯＳトランジスタＭ６もＮＭＯＳトランジスタＭ２のゲート端子及び抵抗Ｒ２に対して同様に接続される。更に、ＮＭＯＳトランジスタＭ３は、抵抗Ｒ１とＮＭＯＳトランジスタＭ５との間に配置され、ソース端子がＮＭＯＳトランジスタＭ５のドレイン端子に接続され、ドレイン端子が抵抗Ｒ１に接続され、ゲート端子はアンテナ端子ＬＡに接続される。また、ＮＭＯＳトランジスタＭ４も同様に、抵抗Ｒ２とＮＭＯＳトランジスタＭ６との間に配置され、ソース端子がＮＭＯＳトランジスタＭ６のドレイン端子に接続され、ドレイン端子が抵抗Ｒ２に接続され、ゲート端子はアンテナ端子ＬＢに接続される。
【００８７】
ゲート駆動回路Ｂ６よる整流動作の制御方法について、図５を用いて説明する。
【００８８】
図５は、電源端子ＶＣＣから電源が供給された後に、アンテナ端子ＬＡ及びＬＢから電力が供給された場合の電源回路Ｕ３における電流経路の説明図である。なお、説明の便宜上、アンテナ端子ＬＡの電圧がアンテナ端子ＬＢの電圧よりも高い場合を一例とし、同図には、その場合の電流経路のみが示されている。
【００８９】
整流回路Ｂ４の活性化・非活性化の制御は、ＮＭＯＳトランジスタＭ５及びＭ６のゲート端子に入力される制御信号Ｓ１により制御される。例えば、制御信号Ｓ１としてロー（Ｌｏｗ）レベルの信号が入力されると、ＮＭＯＳトランジスタＭ５及びＭ６はオフ状態となり、ＮＭＯＳトランジスタＭ１及びＭ２は、ダイオード接続されたＮＭＯＳトランジスタとして動作し、整流回路Ｂ４は活性化（動作状態）され、整流動作が行われる。一方、制御信号Ｓ１としてハイ（Ｈｉｇｈ）レベルの信号が入力されると、ＮＭＯＳトランジスタＭ５及びＭ６はオン状態となる。これにより、同図の実線で示されるように、アンテナ端子ＬＡから抵抗Ｒ１、ＮＭＯＳトランジスタＭ３、Ｍ５、及びＭ７を介してアンテナ端子ＬＢへ電流が流れる。ＮＭＯＳトランジスタＭ１及びＭ２のゲート端子はプルダウンされ、ＮＭＯＳトランジスタＭ１はオフ状態となる。その結果、アンテナ端子ＬＡから内部電源ラインＶＤＤへの電流経路を遮断することが可能になり、整流回路Ｂ４は非活性化（停止状態）され、整流動作が停止する。また、アンテナ端子ＬＢの電圧がアンテナ端子ＬＡの電圧よりも高い場合は、上記と同様の原理により、ＮＭＯＳトランジスタＭ２はオフ状態となり、アンテナ端子ＬＢから内部電源ラインＶＤＤへの電流経路が遮断される。なお、詳細は後述するが、より大きな電力がアンテナ端子ＬＡ及びＬＢに供給される場合には、同図の破線で示されるように、リミッタ回路Ｂ２が動作し、アンテナ端子ＬＡ（ＬＢ）からの電流がリミッタ回路Ｂ２及びＮＭＯＳトランジスタＭ７（Ｍ８）を介して流れることで内部電源ラインＶＤＤへの電流供給（電流の流入）を防止する。
【００９０】
図６は、電源端子ＶＣＣから電源が供給された後に、アンテナ端子ＬＡ及びＬＢから電力が供給された場合の電源回路Ｕ３における動作波形の一例を示した説明図である。なお、同図に示される電圧の波形は、グランド端子ＶＳＳの電圧レベルを基準に表わした電圧波形である。
【００９１】
図６において、内部電源電圧ＶＤＤは電源端子ＶＣＣから供給された電圧に基づいて生成され、制御信号Ｓ１がハイレベルとなっている場合が示されている。制御信号Ｓ１がハイレベルとなると、前述したように、ＮＭＯＳトランジスタＭ１及びＭ２のゲート端子はプルダウンされ、図６に示されるようにグランド端子ＶＳＳと同電位になる。ここで、アンテナ端子ＬＡ及びＬＢからキャリア信号が入力されると、アンテナ端子ＬＡ及びＬＢの端子電圧は、図６に示されるように信号変化するため、ＮＭＯＳトランジスタＭ１及びＭ２がオン状態となる条件は無くなり、オフ状態を維持することが可能になることがわかる。
【００９２】
また、図６に示されるように、アンテナ端子ＬＡ及びＬＢの電位がグラント端子ＶＳＳの電位を下回るときがある。これにより、不要な電流経路、すなわち、グランド端子ＶＳＳからＮＭＯＳトランジスタＭ５及び抵抗Ｒ１を介してアンテナ端子ＬＡに至る電流経路と、グランド端子ＶＳＳからＮＭＯＳトランジスタＭ６及び抵抗Ｒ２を介してアンテナ端子ＬＢに至る電流経路が形成される。この経路を遮断するには、ＮＭＯＳトランジスタＭ３及びＭ４の挿入が好適である。これによれば、アンテナ端子ＬＡ及びＬＢの電位がグラント端子ＶＳＳの電位を下回るときでも、ＮＭＯＳトランジスタＭ３及びＭ４が電流経路を遮断するから、不要な電流が流れることによる損失を防止することが可能となる。
【００９３】
図７は、接触動作時及び非接触動作時における電源回路Ｕ３の主要なモジュールの動作状態を示した説明図である。
【００９４】
図７において、参照符号５０１には、電源端子ＶＣＣから電源が供給され、且つアンテナ端子ＬＡ及びＬＢから電力が供給されていない場合が示される。また、参照符号５０２には、電源端子ＶＣＣから電源が供給されず、且つアンテナ端子ＬＡ及びＬＢから電力が供給される場合が示される。
【００９５】
先ず、参照５０１に示される場合において、接触用レギュレータ回路Ｂ３が主として動作することで内部電源電圧ＶＤＤを生成する。このとき、整流回路Ｂ４及び非接触用レギュレータ回路Ｂ５は非活性化される。すなわち、ＮＭＯＳトランジスタＭ５及びＭ６がオン状態となり、整流素子であるＮＭＯＳトランジスタＭ１及びＭ２が非活性化される。ＮＭＯＳトランジスタＭ７及びＭ８は、特に制限されず、アンテナ端子ＬＡ及びＬＢにキャリア信号が入力されれば動作する。このとき、リミッタ回路Ｂ２は制御信号Ｓ１により、活性化される。
【００９６】
一方、参照符号５０２に示される場合において、整流回路Ｂ４及び非接触用レギュレータ回路Ｂ５が主として動作することで内部電源電圧ＶＤＤを生成する。すなわち、整流回路Ｂ４において、ＮＭＯＳトランジスタＭ５及びＭ６は制御信号Ｓ１によりオフ状態とされ、ＮＭＯＳトランジスタＭ１及びＭ２は、ダイオード接続されたＮＭＯＳトランジスタとして動作し、ＮＭＯＳトランジスタＭ７及びＭ８も同様に整流動作を行う。このとき、接触用レギュレータ回路Ｂ３は非活性化され、電源端子ＶＣＣから内部電源ラインＶＤＤへの電流供給を遮断すると共に、リミッタ回路Ｂ２も非活性化される。
【００９７】
以上のように整流回路Ｂ４を構成することで、容易に、整流回路Ｂ４の活性・非活性を制御することが可能となる。また、整流回路Ｂ４の活性・非活性の制御に際し、整流回路Ｂ４における低電位側整流素子を構成するＮＭＯＳトランジスタＭ７及びＭ８は、非活性化に制御する必要はなく、活性化状態を維持しても問題ない。なぜならば、アンテナ端子ＬＡ及びＬＢには１つのアンテナ（コイル）Ｌ０が接続されていること、電源端子ＶＤＤ及びグランド端子ＶＳＳに内部回路Ｕ４が接続されること、及びキルヒホッフの法則を考慮すると、ＮＭＯＳトランジスタＭ１及びＭ２からの内部電源ラインＶＤＤへの電流供給を遮断すれば、内部電源端子ＶＤＤとグランド端子ＶＳＳからアンテナ端子ＬＢ及びＬＡに電流が流れることはないからである。したがって、ＮＭＯＳトランジスタＭ７及びＭ８の活性・非活性の制御が不要となるため、別に制御部を設ける必要がなく、回路規模の拡大を抑制することが可能になる。
【００９８】
更に、ゲート制御回路Ｂ６によれば、整流回路Ｂ４の活性・非活性の制御を実現するために、整流動作時の電流経路内へ素子を挿入する必要がない。例えば、整流回路Ｂ４の活性・非活性の制御は、ＮＭＯＳトランジスタＭ１及びＭ２に直列にＭＯＳトランジスタ等のスイッチ素子を挿入することで実現することも可能であるが、整流動作時の電流経路に素子が挿入されるため、整流回路における電圧ロスが増大し、整流効率が低下する。一般に、非接触電子装置（非接触型ＩＣカード）において、整流効率は通信距離に大きな影響を与える。すなわち、整流効率が高ければ、リーダ・ライタ装置Ｕ１５からの通信距離がより離れた場合においても動作することが可能になり、整流効率が低ければ、リーダ・ライタ装置Ｕ１５との通信距離は短くなってしまう。このため、ＮＭＯＳトランジスタＭ１及びＭ２に直列にスイッチ素子を挿入する方法では、整流回路における電圧ロスが増大し、通信距離が劣化する。これに対し、実施の形態１に係る回路構成に示すように、整流素子として３端子素子、例えば、ＭＯＳトランジスタを使用し、そのゲート電圧を制御する方法によれば、整流回路の活性・非活性の制御を実現することが可能となるとともに、整流回路の電圧ロスにより整流効率が低下することがないから非接触電子装置の性能劣化を防止することができる。
【００９９】
次に、リミッタ回路Ｂ２について説明する。
【０１００】
図８は、リミッタ回路Ｂ２の回路構成の一例を示した回路図である。
【０１０１】
リミッタ回路Ｂ２は、アンテナ端子ＬＡ及びＬＢの電圧が所定の電圧レベルを超えた場合に大きな電流を流すことで、アンテナ端子電圧の上昇を抑圧する。当該回路の動作について、図８を用いて詳細に説明する。なお、以下の説明では、制御信号Ｓ１がハイレベルであるときにリミッタ回路Ｂ２が動作するものとする。
【０１０２】
図８において、制御信号Ｓ１にハイレベルの信号が入力されると、ＮＭＯＳトランジスタＭ１１がオン状態となり、ＮＭＯＳトランジスタＭ１２はオフ状態となり、ＮＭＯＳトランジスタＭ１３及びＭ１４がオン状態となる。一方、アンテナ端子ＬＡ及びＬＢから交流信号が入力されると、ＮＭＯＳトランジスタＭ９ａ及びＭ１０ａによって、当該交流信号を整流した電圧がノードＮａに生成される。このノードＮａとグランド電位の間には、ダイオード接続されたｎ（ｎは１以上の自然数）個のＮＭＯＳトランジスタ（Ｍ１５、Ｍ１６）が直列に接続され、ＮＭＯＳトランジスタＭ１６のソース端子に、抵抗Ｒ５とＮＭＯＳトランジスタＭ１７及びＭ１８によって構成されたカレントミラー回路が接続される。ここで、ノードＮａの電圧が上昇し、ＮＭＯＳトランジスタＭ１７に電流が流れ始めると、ＮＭＯＳトランジスタＭ１８にも電流が流れる。これにより、ＮＭＯＳトランジスタＭ１８のドレイン端子と内部電源端子ＶＣＣとの間に接続された抵抗Ｒ６により電圧降下が発生し、ＮＭＯＳトランジスタＭ１８のドレイン端子に接続されるＮＭＯＳトランジスタＭ１９のゲート電圧が低下する。これにより、ノードＮａから、抵抗Ｒ７、ＮＭＯＳトランジスタＭ１３、及びＮＭＯＳトランジスタＭ１９を介してグランド端子ＶＳＳに至る経路に流れる電流が減少するため、ＮＭＯＳトランジスタＭ１３のドレイン端子と抵抗Ｒ７に接続されるＮＭＯＳトランジスタＭ２０のゲート電圧が上昇する。その結果、ノードＮａから、ＮＭＯＳトランジスタＭ２０、ＮＭＯＳトランジスタＭ１４、及び抵抗Ｒ８を介してグランド端子ＶＳＳに至る経路に流れる電流が増加するため、抵抗Ｒ８によってプルダウンされていたＮＭＯＳトランジスタＭ２１のゲート電圧が上昇する。これにより、アンテナ端子ＬＡに接続されたＮＭＯＳトランジスタＭ９ｂと、アンテナ端子ＬＢに接続されたＮＭＯＳトランジスタＭ１０ｂを介して、アンテナ端子ＬＡ又はＬＢからグランド端子ＶＳＳに電流が流れることにより、アンテナ端子ＬＡ及びＬＢの電圧の上昇を抑制することが可能となる。
【０１０３】
以上のリミッタ回路Ｂ２の回路構成によれば、ＮＭＯＳトランジスタＭ２１がオン状態となり、アンテナ端子ＬＡ及びＬＢの電圧上昇を抑制する動作が開始されるアンテナ端子ＬＡ及びＬＢの電圧レベル（以下、「リミッタレベル」と称する。）ＶＬは、直列接続されたｎ個のＮＭＯＳトランジスタ（Ｍ１５・Ｍ１６）とＮＭＯＳトランジスタＭ１７によって調整が可能となる。また、抵抗Ｒ５、Ｒ６と、ＮＭＯＳトランジスタＭ１７及びＭ１８によって、リミッタレベルＶＬを微調整することも可能である。
【０１０４】
また、リミッタ回路Ｂ２の活性・非活性を制御する制御信号Ｓ１の入力段のインバータ回路をＮＭＯＳトランジスタＭ１１及びＭ１２と抵抗Ｒ３及びＲ４から構成することで、以下の利点がある。
【０１０５】
制御信号Ｓ１は内部電源電圧ＶＤＤからの給電により動作する制御部Ｕ１１で生成されるため、制御信号Ｓ１のハイレベルは、内部電源電圧ＶＤＤと同レベルになる。しかし、上記のリミッタ回路Ｂ２の動作の中で、ＮＭＯＳトランジスタＭ１３及びＭ１４を十分にオン状態にさせるためには、ＮＭＯＳトランジスタＭ１３及びＭ１４のゲート端子に高い電圧を印可できるようにすることが好ましい。この点、制御信号Ｓ１を入力する入力段の回路をＮＭＯＳトランジスタＭ１１及びＭ１２と抵抗Ｒ３及びＲ４から構成されるインバータ回路によれば、ＮＭＯＳトランジスタＭ１３及びＭ１４のゲート端子に高い電圧を印加させることが可能となる。
【０１０６】
また、電源端子ＶＣＣからの電圧供給が無く、アンテナ端子ＬＡ及びＬＢから電力が供給される非接触動作時には、リミッタ回路は非活性化する必要がある。しかし、内部電源電圧ＶＤＤが十分に立ち上がっていない条件において、ＮＭＯＳトランジスタＭ１３及びＭ１４が十分にオフ状態になっておらず、ＮＮＯＳトランジスタＭ２１がオンし易い状態になっていると、リミッタ回路が不要な電流を流しながら起動することになり内部電源電圧ＶＤＤの生成が遅くなる可能性があり、場合によっては、内部電源電圧ＶＤＤが立ち上がらなくなる可能性もある。この点、リミッタ回路Ｂ２は、制御信号Ｓ１を入力する入力段回路を抵抗Ｒ３とＮＭＯＳトランジスタＭ１１のインバータ回路で構成することで、内部電源電圧ＶＤＤが十分に立ち上がっていない状態であっても、ＮＭＯＳトランジスタＭ２１が電流を流し難い状態を維持しながら起動する。これにより、リミッタ回路Ｂ２が非活性化された状態で起動することが可能になる。
【０１０７】
なお、図８では、ＮＭＯＳトランジスタでリミッタ回路Ｂ２を構成した場合を一例として示したが、ＰＭＯＳ（Ｐｏｓｉｔｉｖｅ  ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等を利用しても構わない。
【０１０８】
以上、実施の形態１に係る半導体装置Ｕ２によれば、接触動作時にアンテナからの電力供給があった場合でも、安定した内部電源を生成することができる。
【０１０９】
≪実施の形態２≫
図９は、実施の形態２に係る、アンテナで受けた電磁波から生成した電源電圧と接触端子を介して外部から供給された電源電圧とを選択して動作する半導体装置を搭載した、非接触電子装置の一例を示すブロック図である。
【０１１０】
図９に示される接触／非接触電子装置（接触／非接触兼用電子装置）Ｕ１２は、実施の形態１に係る接触／非接触電子装置Ｕ１の２つの動作モード（接触動作と非接触動作）に加えて、接触端子である電源端子ＶＣＣから電源が供給され、かつ、アンテナ端子ＬＡ及びＬＢからも電力が供給されているときに、接触動作用のインターフェースと非接触用のインターフェースを適宜利用してデータの送受信を行う動作（以下、「接触・非接触混在動作」と称する。）モードを有する。
【０１１１】
同図に示される接触／非接触電子装置Ｕ１２は、半導体装置Ｕ１３、アンテナＬ０、キャパシタＣ０、及び接触端子Ｕ１０を有する。なお、実施の形態２に係る接触／非接触電子装置Ｕ１２の構成要素のうち、実施の形態１に係る接触／非接触電子装置Ｕ１と同様の構成要素には同一の参照符号を付して、その詳細な説明を省略する。
【０１１２】
半導体装置Ｕ１３は、アンテナＬ０からのキャリア信号及び接触端子からの外部電源に基づいて内部電源電圧ＶＤＤを生成すると共に、アンテナＬ０又は接触端子Ｕ１０を介したデータの送受信のための制御とデータ処理を実行する。特に制限されないが、半導体装置Ｕ１３は、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されている。
【０１１３】
図１０は、一例として、接触／非接触電子装置Ｕ１を適用した携帯電話と、当該携帯電話との間でデータの送受信を行うリーダ・ライタ装置を示した説明図である。
【０１１４】
同図では、接触／非接触電子装置Ｕ１を適用した情報携帯端末の一例として、折りたたみ型の筐体を持つ携帯電話を示しているが、その筐体の形状や機能は特に限定されるものではなく、例えば、携帯が可能な音楽再生機器等でも良い。同図に示されるように、携帯電話Ｕ１６は、折りたたみ型の筐体の本体の内側表面に設けられたデータを入力する入力装置Ｕ１７と、筐体の内部に設けられ、入力装置Ｕ１８の裏面側などに配置された接触／非接触電子装置Ｕ１２を有する。また、図示されないが、例えば、表示装置が携帯電話Ｕ１６の筐体の蓋の内側表面に配置される。更に、携帯電話Ｕ１６の筐体の内部には、音声またはデータによって通信を行うための送受信回路及びデータ処理回路が配置されている。データ処理回路に入出力されるデータ等が前記表示装置に表示される。なお、接触／非接触電子装置Ｕ１２は、携帯電話Ｕ１６に着脱可能な形で内蔵されても良い。
【０１１５】
半導体装置Ｕ１３は、図９に示されるように、電源回路Ｕ１４、内部回路Ｕ４、及び動作モード制御部Ｂ８を有し、アンテナＬ０を接続するためのアンテナ端子ＬＡ及びＬＢ、外部接触端子Ｕ１０に接続される電源端子ＶＣＣ、グランド端子ＶＳＳ、及び複数の信号入出力端子ＰＩＯを有している。
【０１１６】
電源回路Ｕ１４は、実施の形態１に係る電源回路Ｕ３と同様に、半導体装置Ｕ１３内の内部電源電圧ＶＤＤを生成し、非接触用電源回路Ｂ７、リミッタ回路Ｂ２、及び接触用レギュレータ回路Ｂ３を備える。非接触用電源回路Ｂ７は、実施の形態１に係る非接触用電源回路Ｂ１と同様に、アンテナＬ０が受けた電磁波に応じて前記共振回路によりアンテナ端子ＬＡ及びＬＢに発生した電圧を入力し、当該電圧に基づいて内部電源電圧ＶＤＤを生成する。なお、非接触用電源回路Ｂ７の詳細については後述する。
【０１１７】
動作モード制御部Ｂ８は、制御部Ｕ１１と同様に、外部電源の電源電圧ＶＣＣ又は内部電源電圧ＶＤＤの何れかの電源に基づいて動作する。動作モード制御部Ｂ８は、アンテナ端子ＬＡ及びＬＢの電圧を入力し、アンテナ端子ＬＡ及びＬＢに電力が供給されているか否かを判定すると共に、判定結果に基づいて制御信号Ｓ２を出力する。また、動作モード制御部Ｂ８は、制御信号Ｓ１を生成する。以下、動作モード制御部Ｂ８による制御信号Ｓ１及び制御信号Ｓ２の生成について説明する。
【０１１８】
先ず、制御信号Ｓ２は、信号入出力端子ＰＩＯ又はアンテナＬ０の何れかを利用したデータの送受信が可能であることを示す信号である。具体的には、動作モード制御部Ｂ８は、電源端子ＶＣＣから電圧が供給され、且つ、アンテナ端子ＬＡ及びＬＢから電力が供給されていない場合は、接触動作が可能な状態であると判定する。また、電源端子ＶＣＣから電圧が供給されず、且つ、アンテナ端子ＬＡ及びＬＢから電力が供給されている場合は、動作モード制御部Ｂ８は、非接触動作が可能な状態であると判定する。更に、電源端子ＶＣＣから電圧が供給され、かつ、アンテナ端子ＬＡ及びＬＢからも電力が供給されている場合は、動作モード制御部Ｂ８は、接触・非接触混在動作が可能な状態であると判定する。そして、動作モード制御部Ｂ８は、これらの判定結果を示す制御信号Ｓ２を生成して出力する。
【０１１９】
上記の判定は、動作モード制御部Ｂ８が、アンテナ端子ＬＡ及びＬＢへの電力供給の有無と電源端子ＶＣＣへの電圧供給の有無とを判別することにより行う。電源端子ＶＣＣへの電源供給の有無の判別は、実施の形態１の制御部Ｕ１１と同様に、動作モード制御部Ｂ８が電源端子ＶＣＣの電圧を自ら監視して判別してもよいし、又は、別個に設けた、電源端子ＶＣＣの電圧を監視するセンス回路から、電源端子ＶＣＣに電源が入力されたことを示す信号を受け取ることで判別してもよい。
【０１２０】
また、アンテナ端子ＬＡ及びＬＢへの電力供給の有無の判別は以下のように行う。例えば、動作モード制御部Ｂ８は、図示はしないが、アンテナ端子ＬＡ及びＬＢに発生するキャリア信号を整流して直流電圧を生成する整流回路と、当該直流電圧の値と所定の閾値とを比較して比較結果を出力する比較部とを有する。ここで、前記所定の閾値は、キャリア信号が供給されているか否かを判定する電圧レベルであり、以下、前記所定の閾値を「検出レベルＶＭ」と称する。動作モード制御部Ｂ８は、アンテナ端子ＬＡ及びＬＢにキャリア信号が受信されると、前記整流回路によって整流して生成した検出電圧が検出レベルＶＭよりも大きいか否かを前記比較部により判定する。例えば、検出電圧が検出レベルＶＭよりも大きい場合には、アンテナ端子ＬＡ及びＬＢへの電力供給が有ると判定し、検出電圧が検出レベルＶＭよりも小さい場合には、アンテナ端子ＬＡ及びＬＢへの電力供給が無いと判定する。
【０１２１】
検出レベルＶＭと、リミッタ回路Ｂ２がアンテナ端子ＬＡ及びＬＢの電圧のクランプ動作を開始する電圧レベル（以下、「リミッタレベル」と称する。）ＶＬとの関係について以下に説明する。
【０１２２】
図１１は、検出レベルＶＭとリミッタレベルＶＬとの関係を表わす説明図である。
【０１２３】
図１１には、縦軸をアンテナ端子ＬＡ及びＬＢに流れる電流とし、横軸をグランド端子ＶＳＳに対するアンテナ端子ＬＡ及びＬＢの電圧として、アンテナ端子に流れる電流特性Ｗ１が示されている。特性Ｗ１は、アンテナ端子ＬＡ及びＬＢの電圧が上昇してリミッタレベルＶＬに達すると、リミッタ回路Ｂ２が大電流を流すことで、アンテナ端子ＬＡ及びＬＢの電圧がクランプされることを表わしている。
【０１２４】
ここで、リミッタ回路Ｂ２が前記特性Ｗ１を有するときに、検出レベルＶＭをリミッタレベルＶＬよりも高く設定した場合を考える。例えば、接触動作時にアンテナ端子ＬＡ及びＬＢに電力が供給されると、リミッタ回路Ｂ２は動作可能な状態となっているため、アンテナ端子ＬＡ及びＬＢの電圧が上昇する。そうすると、アンテナ端子ＬＡ及びＬＢの電圧が検出レベルＶＭに達する前にリミッタレベルＶＬに達するので、先にリミッタ回路Ｂ２が働いて、アンテナ端子ＬＡ及びＬＢの電圧がクランプされ、動作モード制御部Ｂ８はキャリア信号の有無を判別することができない。これを回避するため、動作モード制御部Ｂ８における検出レベルＶＭは、リミッタレベルＶＬよりも低く設定される。これにより、動作モード制御部Ｂ８は、接触・非接触混在動作の判定を行うことが可能となる。
【０１２５】
次に、制御信号Ｓ１について説明する。制御信号Ｓ１は、実施の形態１と同様に、非接触用電源回路Ｂ７とリミッタ回路Ｂ２の動作を制御するための信号である。具体的には、動作モード制御部Ｂ８は、電源端子ＶＣＣから電圧が供給され、且つ、アンテナ端子ＬＡ及びＬＢから電力が供給されていない場合には、非接触用電源回路Ｂ７を停止させると共にリミッタ回路Ｂ２を動作可能とする制御信号Ｓ１を生成する。また、電源端子ＶＣＣから電圧が供給されず、且つ、アンテナ端子ＬＡ及びＬＢから電力が供給されている場合には、動作モード制御部Ｂ８は、非接触用電源回路Ｂ７を動作可能な状態とすると共にリミッタ回路Ｂ２を停止させる制御信号Ｓ１を生成する。
【０１２６】
更に、電源端子ＶＣＣから電圧が供給され、且つアンテナ端子ＬＡ及びＬＢからも電力が供給されている場合、すなわち接触・非接触混在動作の場合には、動作モード制御部Ｂ８は、信号処理回路Ｕ７が信号入出力端子ＰＩＯ又はアンテナＬ０のどちらを利用してデータの送受信を行うかに応じて、制御信号Ｓ１を生成する。例えば、信号処理回路Ｕ７が制御信号Ｓ２を入力し、制御信号Ｓ２が示す設定可能な動作モードと内部回路Ｕ４の動作状態を考慮して、どちらを用いてデータの送受信を行うかを決定し、動作モード制御部Ｂ８に指示Ｓ３を与える。そして、当該指示Ｓ３に基づいて、動作モード制御部Ｂ８が制御信号Ｓ１を生成する。例えば、信号処理回路Ｕ７が、信号入出力端子ＰＩＯからデータの送受信を行ってデータ処理を実行しているときに、アンテナ端子ＬＡ及びＬＢから電力が供給されていることを示す制御信号Ｓ２を受け取った場合には、信号処理回路Ｕ７は、実行中の処理を中断して、又は実行中の処理が完了したタイミングで、アンテナＬ０を利用したデータの送受信とデータ処理の開始を示す指示Ｓ３を動作モード制御部Ｂ８に与える。そして、動作モード制御部Ｂ８は当該指示Ｓ３に基づいて制御信号Ｓ１を生成する。具体的には、動作モード制御部Ｂ８は、信号入力出端子ＰＩＯからデータの送受信とデータ処理を引き続き行うことを示す指示Ｓ３を受け取った場合には、非接触用電源回路Ｂ７を停止させると共にリミッタ回路Ｂ２が動作可能となる制御信号Ｓ１を引き続き出力する。一方、アンテナＬ０からのデータの送受信とデータ処理を実行することを示す指示Ｓ３を受け取った場合には、非接触用電源回路Ｂ７を動作可能な状態とすると共にリミッタ回路Ｂ２を停止させる制御信号Ｓ１を生成して出力する。これにより、接触・非接触混在動作においても接触用インターフェースと非接触用インターフェースを適切に制御することができる。
【０１２７】
次に、電源回路Ｕ１４における非接触用電源回路Ｂ７について説明する。
【０１２８】
非接触用電源回路Ｂ７は、整流回路Ｂ９及び非接触用レギュレータ回路Ｂ５を備える。整流回路Ｂ９は、実施の形態１に係る整流回路Ｂ４と同様に、アンテナ端子ＬＡ及びＬＢに入力されるキャリア信号を整流することで内部電源電圧ＶＤＤを生成し、制御信号Ｓ１により、整流機能の活性化と非活性化が制御される。
【０１２９】
図１２は、整流回路Ｂ９の回路構成の一例を示すブロック図である。
【０１３０】
同図に示されるように、整流回路Ｂ９は、整流回路Ｂ４の構成要素に加え、抵抗Ｒ１及びＲ２に並列に接続される容量Ｃ１及びＣ２を更に有する。
【０１３１】
前述したように、実施の形態２に係る接触／非接触電子装置Ｕ１２は、実施の形態１に係る接触／非接触電子装置Ｕ１と異なり、接触・非接触混在動作モードを有する。すなわち、接触／非接触電子装置Ｕ１２は、電源端子ＶＣＣに外部から電源が供給されているときであっても、アンテナＬ０を利用してデータの送受信を行う場合がある。この場合、整流回路Ｂ４では以下の問題がある。
【０１３２】
例えば、電源端子ＶＣＣに電圧が供給され、接触動作モードで動作が開始された後に、アンテナ端子ＬＡ及びＬＢから電力が供給されて、接触・非接触混在動作モードに遷移することを考える。接触動作モードで動作を開始した段階で、抵抗Ｒ１及びＲ２によって、ＮＭＯＳトランジスタＭ１及びＭ２のゲート端子がプルダウンされ、整流回路Ｂ４は非活性化される。その後、アンテナ端子ＬＡ及びＬＢから電力が供給されると、当該供給電力が小さい場合には、アンテナ端子ＬＡ及びＬＢからみた主たる負荷は抵抗Ｒ１及びＲ２であり、当該供給電力が大きい場合には、アンテナ端子ＬＡ及びＬＢからみた主たる負荷はリミッタ回路Ｂ２となる。ここで、アンテナ端子ＬＡ及びＬＢから供給される電力が小さい場合、抵抗Ｒ１及びＲ２における電力消費により、アンテナ端子ＬＡ及びＬＢの電圧が上昇し難くなる。すなわち、動作モード制御部Ｂ８の検出レベルＶＭが見かけ上高くなり、接触・非接触混在動作モードへ遷移するための最低動作電力が高くなったように見える。これを回避するには、抵抗Ｒ１及びＲ２をより高い抵抗値に設定し、抵抗Ｒ１及びＲ２における電力消費を抑えれば良い。しかしながら、抵抗Ｒ１及びＲ２の抵抗値をより高くした場合、次のような問題がある。例えば、非接触動作モードにおいて、整流回路が整流動作を行うとき、ＮＭＯＳトランジスタＭ１のゲート端子はアンテナ端子ＬＡから抵抗Ｒ１を介して駆動される。このとき、ＮＭＯＳトランジスタＭ１がオンするタイミングは、図６に示したようにアンテナ端子ＬＡに所定の周期の電圧が発生しているときである。アンテナ端子ＬＡに電圧が発生してからＮＭＯＳトランジスタＭ１がオンするまでの時間は、抵抗Ｒ１の抵抗値と、ＮＭＯＳトランジスタＭ１のゲート端子の寄生容量の値に依存する。そのため、抵抗Ｒ１及びＲ２の抵抗値は、アンテナ端子に発生するキャリア信号の周波数とＮＭＯＳトランジスタＭ１及びＭ２の寄生容量を考慮すると共に、抵抗Ｒ１及びＲ２における電力消費を考慮して決定する必要がある。例えば、抵抗Ｒ１を高抵抗にすると、その分の遅延が生じ、アンテナ端子ＬＡに電圧が発生しているときにＮＭＯＳトランジスタＭ１がオンしている時間が短くなってしまう。その結果、整流回路の整流効率が劣化し、非接触電子装置の通信距離が劣化するという新たな問題が生じる。このことは、アンテナ端子ＬＢから抵抗Ｒ２を介して駆動されるＮＭＯＳトランジスタＭ２に関しても同様である。そこで、実施の形態２に係る整流回路Ｂ９は、容量Ｃ１（Ｃ２）を抵抗Ｒ１（Ｒ２）に並列に接続する。これにより、ＮＭＯＳトランジスタＭ１（Ｍ２）のゲート電圧の変化をアンテナ端子の変化に追従させることができ、ＮＭＯＳトランジスタＭ１（Ｍ２）のオンしている時間の減少を抑制することができる。その結果、整流効率を劣化させることなく、抵抗Ｒ１及びＲ２の高抵抗化を実現することが可能となる。
【０１３３】
以上、実施の形態２に係る半導体装置Ｕ１３によれば、実施の形態１に係る半導体装置Ｕ２と同様に、接触動作時にアンテナからの電力供給があった場合でも、安定した内部電源を生成することができ、且つ、通信距離の劣化を抑制することができる。
【０１３４】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１３５】
例えば、実施の形態１では、接触／非接触電子装置Ｕ１がデュアルウェイＩＣカードに適用される場合を示したが、これに限られず、接触動作と非接触動作を必要とする、その他の電子機器等にも適用することも可能である。また、実施の形態２では、電源端子ＶＣＣに電圧が印加されながら非接触用のインターフェースを利用する接触・非接触動作モードを有する接触／非接触電子装置Ｕ１２が、携帯電話Ｕ１６に適用される場合を示したが、これに限られず、接触・非接触動作モードが必要となるその他の携帯情報端末に適用することも可能である。
【０１３６】
また、実施の形態２において、整流回路Ｂ９における抵抗Ｒ１（Ｒ２）に容量Ｃ１（Ｃ２）を並列に接続する場合を示したが、これに限られず、抵抗を用いてＭＯＳトランジスタのゲートを駆動する回路構成であれば、同様に適用することができる。
【０１３７】
更に、実施の形態１及び２では、整流回路Ｂ４及びＢ９におけるＮＭＯＳトランジスタＭ５及びＭ６のゲート端子を制御信号Ｓ１によって制御する場合を一例として示したが、これに限られず、図８に示されるリミッタ回路Ｂ２のＮＭＯＳトランジスタＭ１３及びＭ１４のゲート端子を駆動する信号を用いることも可能である。これによれば、制御信号Ｓ１と同様に整流回路Ｂ４及びＢ９の活性化と非活性化を制御することができ、且つ、ＮＭＯＳトランジスタＭ５及びＭ６のトランジスタサイズを縮小することが可能となる。
【符号の説明】
【０１３８】
Ｕ１、Ｕ１２  接触／非接触電子装置
Ｕ２、Ｕ１３  半導体装置
Ｌ０  アンテナ（コイル）
Ｃ０、ＣＡ  キャパシタ
ＬＡ、ＬＢ  アンテナ端子
ＶＣＣ  電源端子
ＶＳＳ  グランド端子
ＶＤＤ  内部電源ライン・内部電源電圧
ＰＩＯ  信号入出力端子
Ｕ１０  接触端子
Ｕ３、Ｕ１４  電源回路
Ｕ４  内部回路
Ｕ５  受信回路
Ｕ６  送信回路
Ｕ７  信号処理回路
Ｕ８  メモリ部
Ｕ９  Ｉ／Ｏ回路
Ｕ１１  制御部
Ｓ１、Ｓ２  制御信号
Ｓ３  指示信号
Ｂ１、Ｂ７  非接触用電源回路
Ｂ２  リミッタ回路
Ｂ３  接触用レギュレータ回路
Ｂ４、Ｂ９  整流回路
Ｂ５  非接触用レギュレータ回路
Ｂ６、Ｂ１０  ゲート駆動回路
Ｂ８  動作モード制御部
ＳＷ０、ＳＷ１、ＳＷ２  スイッチ
Ｒ１、Ｒ２  抵抗
Ｍ１〜Ｍ８  ＮＭＯＳトランジスタ
Ｒ３〜Ｒ８  抵抗
Ｍ１０ａ、Ｍ１０ｂ、Ｍ９ａ、Ｍ９ｂ  ＮＭＯＳトランジスタ
Ｍ１１〜Ｍ２１  ＮＭＯＳトランジスタ
Ｕ１５  リーダ・ライタ装置
Ｕ１６  携帯電話
Ｕ１７  入力装置
５０１  電源端子ＶＣＣから電源が供給され、且つアンテナ端子ＬＡ及びＬＢから電力が供給されていない場合の各モジュールの状態
５０２  電源端子ＶＣＣから電源が供給されず、且つアンテナ端子ＬＡ及びＬＢから電力が供給される場合の各モジュールの状態
Ｗ１  アンテナ端子に流れる電流特性
ＶＭ  検出レベル
ＶＬ  リミッタレベル
【図１】
0005528224.tif 000002
【図２】
0005528224.tif 000003
【図３】
0005528224.tif 000004
【図４】
0005528224.tif 000005
【図５】
0005528224.tif 000006
【図６】
0005528224.tif 000007
【図７】
0005528224.tif 000008
【図８】
0005528224.tif 000009
【図９】
0005528224.tif 000010
【図１０】
0005528224.tif 000011
【図１１】
0005528224.tif 000012
【図１２】
0005528224.tif 000013