(57)【特許請求の範囲】
【請求項１】
出射方向に沿って入力される光を変調して出射する変調器部、を備える半導体光素子であって、
前記変調器部は、
活性層を含むとともに出射方向に延伸するメサストライプ構造と、
前記メサストライプ構造の両側にそれぞれ隣接して配置されるとともに、積層方向へ進むにつれ前記メサストライプ構造の上面の両側からそれぞれ広がる斜面となる上面斜面部と、さらにその外側にそれぞれ広がる上面平坦部とを有する埋め込み層と、
前記メサストライプ構造の上面の両側に広がるとともに出射方向に沿って延伸するスルーホール領域を除いて、前記メサストライプ構造の上面及び前記埋め込み層の上面に形成されるパッシベーション膜と、
前記スルーホール領域を覆って前記出射方向に延伸するとともに、さらに、前記埋め込み層の一方側の上面平坦部の一部の上方に位置するワイヤ接続パッド領域を含んで形成される、電極と、を備え、
前記パッシベーション膜の内縁には、前記メサストライプ構造の上面の両側を出射方向に沿って延伸する延伸部をそれぞれ備え、
前記一方側とは他方側にある前記延伸部のうち、少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部に及んでおり、
前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分の少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部の外縁より内側にある、
ことを特徴とする、半導体光素子。
【請求項２】
請求項１に記載の半導体光素子であって、
前記他方側にある前記延伸部すべてが、前記他方側の前記埋め込み層の上面斜面部に及んでいる、
ことを特徴とする、半導体光素子。
【請求項３】
請求項２に記載の半導体光素子であって、
前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分すべてが、前記他方側の前記埋め込み層の上面斜面部の外縁より内側にある、
ことを特徴とする、半導体光素子。
【請求項４】
請求項１乃至請求項３のいずれかに記載の半導体光素子であって、
前記パッシベーション膜の前記一方側の前記延伸部には、前記電極の前記ワイヤ接続領域との接合部を備え、
前記パッシベーション膜の前記一方側の前記延伸部のうち、前記接合部となる部分以外のすべてが、前記一方側の前記埋め込み層の上面斜面部に及んでいる、
ことを特徴とする、半導体光素子。
【請求項５】
請求項４に記載の半導体光素子であって、
電極の外縁のうち、前記一方側にあって出射方向に延伸する部分の一部が、前記一方側の前記埋め込み層の上面斜面部の外縁より内側にある、
ことを特徴とする、半導体光素子。
【請求項６】
請求項１乃至請求項５のいずれかに記載の半導体光素子であって、
前記埋め込み層は、鉄又はルテニウム、若しくは、それらの組み合わせを、不純物として添加した半導体を含む、
ことを特徴とする、半導体光素子。
【請求項７】
請求項１乃至請求項６のいずれかに記載の半導体光素子であって、
前記変調器部は、電界吸収型変調器、若しくは、マッハツェンダー型変調器である、
ことを特徴とする、半導体光素子。
【請求項８】
請求項１乃至請求項７のいずれかに記載の半導体光素子を搭載する、半導体光素子モジュール。
【請求項９】
出射方向に沿って入力される光を変調して出射する変調器部、を備える半導体光素子の製造方法であって、
活性層を含むとともに出射方向に延伸するメサストライプ構造を形成する工程と、
積層方向へ進むにつれ前記メサストライプ構造の上面の両側からそれぞれ広がる斜面となる上面斜面部と、さらにその外側にそれぞれ広がる上面平坦部とを有する埋め込み層を、前記メサストライプ構造の両側にそれぞれ隣接して、形成する工程と、
前記メサストライプ構造の上面及び前記埋め込み層の上面に、前記メサストライプ構造の上面の両側に広がるとともに出射方向に沿って延伸するスルーホール領域を除いて、パッシベーション膜を形成する工程と、
前記スルーホール領域を覆って前記出射方向に延伸するとともに、さらに、一方側の前記埋め込み層の上面平坦部の一部の上方に位置するワイヤ接続パッド領域を含んで、電極を形成する工程とを、含み、
前記パッシベーション膜の内縁には、前記メサストライプ構造の上面の両側を出射方向に沿って延伸する延伸部をそれぞれ備え、
前記パッシベーション膜を形成する工程において、
前記一方側とは他方側にある前記延伸部のうち、少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成し、
前記電極を形成する工程において、
前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分の少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部の外縁より内側にあるように、前記電極を形成する、
ことを特徴とする、半導体光素子の製造方法。
【請求項１０】
請求項９に記載の半導体光素子の製造方法であって、
前記パッシベーション膜を形成する工程において、
前記他方側にある前記延伸部すべてが、前記他方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成する、
ことを特徴とする、半導体光素子の製造方法。
【請求項１１】
請求項１０に記載の半導体光素子の製造方法であって、
前記電極を形成する工程において、
前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分すべてが、前記他方側の前記埋め込み層の上面斜面部の外縁より内側にあるように、前記電極を形成する、
ことを特徴とする、半導体光素子の製造方法。
【請求項１２】
請求項９乃至請求項１１のいずれかに記載の半導体光素子の製造方法であって、
前記パッシベーション膜を形成する工程において、
前記パッシベーション膜の前記一方側の前記延伸部には、前記電極の前記ワイヤ接続領域との接合部を備え、
前記パッシベーション膜の前記一方側の前記延伸部のうち、前記接合部となる部分以外のすべてが、前記一方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成する、
ことを特徴とする、半導体光素子の製造方法。
【請求項１３】
請求項１２に記載の半導体光素子の製造方法であって、
前記電極を形成する工程において、
電極の外縁のうち、前記一方側にあって出射方向に延伸する部分の一部が、前記一方側の前記埋め込み層の上面斜面部の外縁より内側にあるように、前記電極を形成する、
ことを特徴とする、半導体光素子の製造方法。
【請求項１４】
請求項９乃至請求項１３のいずれかに記載の半導体光素子の製造方法であって、
前記埋め込み層を形成する工程において、
前記埋め込み層を、鉄又はルテニウム、若しくは、それらの組み合わせを、不純物として添加した半導体を含んで、形成する、
ことを特徴とする、半導体光素子の製造方法。
【請求項１５】
請求項９乃至請求項１４のいずれかに記載の半導体光素子の製造方法であって、
前記変調器部は、電界吸収型変調器、若しくは、マッハツェンダー型変調器である、
ことを特徴とする、半導体光素子の製造方法。
【請求項１６】
請求項９乃至請求項１５のいずれかに記載の方法によって製造される半導体光素子を搭載する、半導体光素子モジュール。
【請求項１７】
請求項８または請求項１６に記載の半導体光素子モジュールを搭載する、光送信用モジュール若しくは光送受信用モジュール。
【請求項１８】
請求項１７に記載の光送信用モジュール若しくは光送受信用モジュールを搭載する、光伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子、光送信モジュール、光送受信モジュール、光伝送装置、及び、それらの製造方法に関し、特に、埋め込みヘテロ構造を有する変調器を備える半導体光素子の特性向上に関する。
【背景技術】
【０００２】
近年、高い伝送速度における長距離光通信において、例えば、電界吸収型変調器（以下、ＥＡ（Electro-Absorption）変調器と記す）などの変調器部が、発光器部と同一半導体基板上に集積した変調器集積型半導体光素子が用いられている。
【０００３】
ＥＡ変調器とは、量子閉じ込めシュタルク効果（Quantum Confinement Stark Effect：以下、ＱＣＳＥと記す）を利用して、ＥＡ変調器の活性領域に、電界を選択的に印加することにより、光を変調する変調器である。ここで、活性領域は、いわゆる単一量子井戸（Single-Quantum Well：以下、ＳＱＷと記す）層、もしくは、多重量子井戸（Multiple-Quantum Well：以下、ＭＱＷと記す）層となっている。以下、本明細書において、ＭＱＷとは、通常のＭＱＷに加えて、ＳＱＷをも含むものとする。なお、ＱＣＳＥとは、ＭＱＷ層に電界が印加されると、ＭＱＷ層における光の吸収端が長波長側へシフトするという効果をいう。
【０００４】
ＭＱＷ層において、互いにバンドギャップの異なる半導体薄膜層が交互に積層されている。ここで、バンドギャップの大きい半導体薄膜層が障壁層であり、バンドギャップの小さい半導体薄膜層が井戸層となっている。ＭＱＷ層の井戸層及び障壁層の層厚や、ＭＱＷ層の井戸層の層数を設計することで、変調器における消光特性や伝送特性が制御される。しかし、伝送速度の限界値は、変調器の寄生容量によって、大きく依存している。すなわち、変調器の帯域と寄生容量は逆相関の関係にあり、より高い伝送速度を実現するためには、より寄生容量を小さくする必要がある。
【０００５】
半導体光素子には、リッジ導波路構造を有する場合と、埋め込みヘテロ構造（Buried Heterostructure：以下、ＢＨ構造と記す）を有する場合とが、主にある。
【０００６】
図１５は、リッジ導波路構造を有する、従来技術に係るＥＡ変調器の構造を示す断面図である。リッジ導波路構造とは、活性領域となるＭＱＷ層１３の上方に、リッジ部となる半導体層が設けられている構造をいう。図１５に示す通り、ｎ型ＩｎＰ基板１０に、ｎ型ＩｎＰバッファ層１１、ｎ型ＩｎＧａＡｓＰ下側ガイド層１２、ＭＱＷ層１３、ｐ型ＩｎＧａＡｓＰ上側ガイド層１４が順に形成されている。ここで、ＭＱＷ層１３の井戸層及び障壁層は、ともに、不純物が添加されていないＩｎＧａＡｓＰからなっている。ＭＱＷ層１３のうち、導波路領域となる領域の上方には、リッジ部となる半導体層として、ｐ型ＩｎＰキャップ層２０１、ｐ型ＩｎＰクラッド層１６、ｐ型ＩｎＧａＡｓコンタクト層１７が形成されている。このように、リッジ部の下方に活性領域となるＭＱＷを有するため、本構造はローメサ構造２０３と呼ばれている。これに対して、後述するＢＨ構造は、活性領域となるＭＱＷがリッジ部に存在するため、ハイメサ構造と呼ばれている。
【０００７】
ローメサ構造２０３のリッジ部の両側がパッシベーション膜２１で覆われ、さらに、その両側がポリイミド樹脂２０２などの有機絶縁物で埋め込まれている。さらに、ローメサ構造２０３の上側には、ｐ型電極２２が、ｎ型ＩｎＰ基板１０の下側には、ｎ型電極２３が設けられている。
【０００８】
リッジ部となる半導体層を介して、リッジ部となる半導体層の下方に、電界が印加されることにより、活性領域となるＭＱＷ層１３の図中横側に広がる領域のうち、リッジ部となる半導体層の下方の領域の実質的な屈折率が、それ以外の領域と比して、実質的に高まることにより、リッジ部となる半導体層の下方となる領域が、導波路領域となる。それゆえ、このような構造はリッジ導波路構造と呼ばれている。
【０００９】
図１６は、ＢＨ構造を有する、従来技術に係るＥＡ変調器の構造を示す図である。図１６（ａ）は、ＥＡ変調器の断面図である。図１６（ａ）に示す断面は、本発明の実施形態に係る半導体光素子を示す図１Ａの１Ｄ−１Ｄ破線を貫く断面に対応している。ＢＨ構造とは、活性領域となるＭＱＷ層１３を含む多層構造のうち、導波路領域の外側となる領域を除去することにより形成されるメサストライプ構造１０１の両側が、半導体層によって埋め込まれている構造をいう。ＢＨ構造を有するＥＡ変調器が集積されるＥＡ変調器集積型半導体光素子について、特許文献１に開示されている。
【００１０】
図１６（ａ）に示すＥＡ変調器において、ｎ型ＩｎＰ基板１０上に、ｎ型ＩｎＰバッファ層１１、ｎ型ＩｎＧａＡｓＰ下側ガイド層１２、活性領域となるＭＱＷ層１３、ｐ型ＩｎＧａＡｓＰ上側ガイド層１４、ｐ型ＩｎＰキャップ層１５、ｐ型ＩｎＰクラッド層１６、ｐ型ＩｎＧａＡｓコンタクト層１７が、積層されている。これら多層構造のうち、導波路領域の外側が、ｎ型ＩｎＰバッファ層１１の上面まで除去されており、メサストライプ構造１０１が形成されている。
【００１１】
メサストライプ構造１０１の両側が、半絶縁性ＩｎＰからなる埋め込み層１８によって、埋め込まれている。埋め込み層１８が、メサストライプ構造１０１の上面より、さらに結晶成長される場合、埋め込み層１８の結晶構造により、（１１１）Ｂ面に沿って、斜面状に広がって積層されるという現象を伴う。それゆえ、埋め込み層１８の上面は、図１６（ａ）に示すような形状をしている。ここで、メサストライプ構造１０１の上面の両側にそれぞれ広がる埋め込み層１８の上面のうち、斜面状になっている部分を、上面斜面部、さらに外側に広がる平坦部分を、上面平坦部とする。
【００１２】
メサストライプ構造１０１及び埋め込み層１８の上面には、絶縁膜であるパッシベーション膜２１が形成されるが、メサストライプ構造１０１の上面の一部及び埋め込み層１８の上面の一部には、パッシベーション膜２１は形成されず、スルーホール１２１ａとなっている。
【００１３】
メサストライプ構造１０１及び埋め込み層１８の上方に、ｐ型電極２２が形成され、スルーホール１２１ａを介して、ｐ型電極２２は、メサストライプ構造１０１の最上層にあるｐ型ＩｎＧａＡｓコンタクト層１７と接続されている。また、ｎ型ＩｎＰ基板１０の下側に、ｎ型電極２３が設けられている。
【００１４】
図１６（ｂ）は、図１６（ａ）に示すＥＡ変調器のパッシベーション膜２１の形状を示す図である。すなわち、図１６（ｂ）の中央部に、パッシベーション膜２１が形成されない領域であるスルーホール１２１ａが位置する。なお、図１６（ａ）は、図１６（ｂ）の中心付近を図中横方向に貫く断面に対応している。
【００１５】
図１６（ｂ）に示すスルーホール１２１ａは、矩形状をしている。すなわち、パッシベーション膜２１の内縁は、矩形状をしている。パッシベーション膜２１の内縁のうち、左右に、図中縦方向に延伸する部分それぞれを、延伸部とする。図１６（ｂ）には、パッシベーション膜２１の内縁のうち、左右にある延伸部それぞれが、図１６（ａ）に示す埋め込み層１８の上面斜面部と上面平坦部の境界それぞれに、位置する場合が示されている。すなわち、図１６（ｂ）に示すスルーホール１２１ａは、図１６（ｂ）の横方向において、埋め込み層１８の上面斜面部の左端から、メサストライプ構造１０１の上面を介し、他方側の埋め込み層１８の上面斜面部の右端に亘って、設けられている。
【００１６】
パッシベーション膜２１の内縁のうち、左右にある延伸部それぞれが、埋め込み層１８の上面斜面部と上面平坦部の境界それぞれより、内側に位置していると、左右にある延伸部それぞれは、埋め込み層１８の上面斜面部に及ぶこととなる。この場合、パッシベーション膜２１の上側に、ｐ型電極２２をスルーホール１２１ａを覆うように形成する際に、パッシベーション膜２１の層厚により、ｐ型電極２２がパッシベーション膜２１の延伸部付近において、段切れを起こしてしまう可能性がある。段切れが起きてしまうと、ｐ型電極２２とメサストライプ構造１０１の最上層にあるｐ型ＩｎＧａＡｓコンタクト層１７との電気的な接続が不十分となり、変調器の特性に影響が出る可能性がある。
【００１７】
それゆえ、従来において、スルーホール１２１ａの図中右端と左端が、埋め込み層１８の上面斜面部と上面平坦部の境界それぞれ、若しくは、その境界の外側（上面平坦部）に、位置するよう形成されるのが一般的である。すなわち、パッシベーション膜２１の左右にある延伸部それぞれが、埋め込み層１８の上面斜面部と上面平坦部の境界それぞれ、若しくは、その境界の外側（上端平坦部）に、位置するよう形成されるのが、一般的である。すなわち、従来において、パッシベーション膜２１の左右にある延伸部それぞれは、埋め込み層１８の上面斜面部には及ばないのが、一般的である。
【００１８】
図１７は、ＢＨ構造を有する、従来技術に係るＥＡ変調器の上面図である。図１６（ａ）は、図１７の中心付近を図中横方向に貫く断面に対応している。図１６（ｂ）に示すパッシベーション膜２１の上側に、ｐ型電極２２が形成されている。図１７には、スルーホール１２１ａが破線で示されており、ｐ型電極２２のうち、スルーホール１２１ａより外方にある領域において、ｐ型電極２２の下側にパッシベーション膜２１が配置されている。
【００１９】
図１７に示す通り、ｐ型電極２２には、スルーホール１２１ａを覆って図中縦方向に延伸する領域と、さらに、図中左側に位置する埋め込み層１８の上面平坦部のうち、ワイヤと接続される電極パッドとなる領域と、を含んでいる。ｐ型電極２２のうち、スルーホール１２１ａを覆って図中縦方向に延伸する領域には、メサストライプ上面部２２ｃと、その両側にそれぞれ位置する埋め込み斜面部２２ｂがあり、電極パッドとなる領域には、電極パッド部２２ａがある。図１７に示す通り、埋め込み層１８の上面斜面部が露出することを防ぐために、実際には、スルーホール１２１ａのみならず、パッシベーション膜２１の内縁からさらに内側に位置する部分にまで、ｐ型電極２２は広がっており、ｐ型電極２２の埋め込み斜面部２２ｂとメサストライプ上面部２２ｃとは、パッシベーション膜２１のうち内縁より内側に位置する部分をそれぞれ含むものとする。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００４−２７３９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
一般に、リッジ導波路構造は、活性領域となるＭＱＷ層が、リッジ部となる半導体層の両脇よりも外側にも広く形成されているので、変調器に電界が印加される場合に、活性領域に対して効率よく電界が印加されない。それゆえ、変調器部で発生したキャリアが活性領域から十分に放出されずに、活性領域に一部のキャリアが蓄積され、半導体光素子から光が出射する際においても、この蓄積されたキャリアによって、変調器部において光が吸収されてしまう。それゆえ、リッジ導波路構造は、半導体光素子に高出力の出射が望まれる場合、不利な構造である。
【００２２】
これに対して、ＢＨ構造は、活性領域となるＭＱＷ層を含む多層構造がメサストライプ構造となっており、メサストライプ構造の両側が埋め込み層によって埋め込まれているため、リッジ導波路構造と比べて、より効率的に活性領域に対して電界が印加される。それゆえ、ＢＨ構造は、半導体光素子に高出力の出射が望まれる場合、有利な構造である。
【００２３】
ＢＨ構造において、従来、埋め込み層がｐｎ結合となる構造が用いられていたが、より高い伝送速度を可能とするために、寄生容量をより小さくする構造として、近年、埋め込み層が半絶縁性半導体層となる構造が用いられている。ここで、半絶縁性半導体層として、鉄（Ｆｅ）やルテニウム（Ｒｕ）などの金属が不純物として添加された半導体層が用いられている。
【００２４】
図１８は、ＢＨ構造を有する、従来技術に係るＥＡ変調器の寄生容量を表す図である。図１８（ａ）は、図１６（ａ）に示すＥＡ変調器の寄生容量を表している。ＥＡ変調器において、ｐ型電極２２とｎ型電極２３の間に、寄生容量が主に存在している。まず、ｐ型電極２２のうち、電極パッド部２２ａとｎ型電極２３の間に、パッド部容量Ｃ１が存在している。さらに、ｐ型電極２２のうち、メサストライプ上面部２２ｃの下方にメサストライプ構造１０１が位置しており、メサストライプ構造において、活性領域となるＭＱＷ層１３をはさんで、ジャンクション容量Ｃ３が存在している。メサストライプ構造１０１の両側には、ｐ型電極２２のうち、埋め込み斜面部２２ｂとｎ型電極２３の間に斜面部容量Ｃ２ａ，Ｃ２ｂがそれぞれ存在している。そして、変調器が有する寄生容量Ｃａｌｌは、これらの容量の総和で近似して表すことが出来るので、寄生容量Ｃａｌｌは、Ｃａｌｌ≒Ｃ１＋Ｃ２ａ＋Ｃ２ｂ＋Ｃ３と表される。
【００２５】
例えば、埋め込み層１８として、Ｆｅが不純物として添加されたＩｎＰ層が用いられる場合、ＥＡ変調器長を１００μｍ、埋め込み層１８の層厚を５μｍ、ＭＱＷ層１３の層厚を０．１８μｍ、メサストライプ構造１０１の層厚を３．５μｍ、メサストライプ構造１０１の幅を１．５μｍ、スルーホール１２１ａの幅を９．５μｍ、ｐ型電極２２の幅を１１．５μｍとして、典型的なＥＡ変調器に存在する寄生容量から計算されるＥＡ変調器の帯域は、１５．３ＧＨｚである。この計算値は、実験的に得られる帯域にも整合している。ここで、計算により得られる変調器の帯域の値は、埋め込み層１８に含まれるＦｅと、メサストライプ構造１０１の多層に含まれる亜鉛（Ｚｎ）の相互拡散による寄生容量が増大する効果を含んでいる。
【００２６】
前述の通り、この帯域に対応する伝送速度より、さらに高い伝送速度が可能となるＥＡ変調器を実現するためには、ＥＡ変調器の寄生容量Ｃａｌｌをさらに小さくする必要がある。寄生容量Ｃａｌｌを小さくするためには、埋め込み層１８の層厚をさらに大きくすることが考えられる。なぜならば、一般に、容量は、電極間の距離に反比例するからである。しかし、図１６（ａ）に示す従来技術に係るＥＡ変調器において、埋め込み層１８の層厚をさらに大きくすると、容量軽減にとって新たな問題が生じてしまう。
【００２７】
図１８（ｂ）は、従来技術に係るＥＡ変調器主要部の他の例を示す断面図である。図１８（ｂ）に示すＥＡ変調器は、図１６（ａ）及び図１８（ａ）に示すＥＡ変調器の埋め込み層１８の層厚をさらに大きくしたものである。前述の通り、埋め込み層１８が、メサストライプ構造１０１の上面より、さらに結晶成長される場合、埋め込み層１８は、（１１１）Ｂ面に沿って、斜面状に広がって積層され、図１８（ｂ）に示すＥＡ変調器は、埋め込み層１８の層厚が大きくなるのに伴い、埋め込み層１８の上面斜面部がさらに大きくなっている。
【００２８】
図１８（ａ）に示すＥＡ変調器と比べると、図１８（ｂ）に示すＥＡ変調器では、埋め込み層１８の層厚が大きくなっているので、パッド部容量Ｃ１の電極間の距離は大きくなっており、パッド部容量Ｃ１を軽減させる要因となっている。しかし、埋め込み層１８の層厚が大きくなるのに伴い、埋め込み層１８の上面斜面部の面積も大きくなり、ｐ型電極２２のうち、埋め込み斜面部２２ｂの面積が大きくなる。それゆえ、斜面部容量Ｃ２ａ，Ｃ２ｂの電極の面積が大きくなることとなり、それぞれの容量を増大させる要因となっている。
【００２９】
すなわち、従来技術に係るＥＡ変調器における寄生容量Ｃａｌｌのうち、斜面部容量Ｃ２ａ，Ｃ２ｂにおいて、埋め込み層１８の層厚と、斜面部容量Ｃ２ａ，Ｃ２ｂの面積は、トレードオフの関係になっており、容量軽減にとって問題となってしまう。それゆえ、単に、埋め込み層１８の層厚を大きくするだけでは、ＥＡ変調器における寄生容量Ｃａｌｌは軽減されない。
【００３０】
これに対して、リッジ導波路構造を有するＥＡ変調器の場合、ローメサ構造２０３の両側は、誘電率εｒの小さい物質であるポリイミド樹脂２０２で埋め込むことが可能である。ポリイミド樹脂２０２の誘電率εｒが小さいので、一般的なＢＨ構造を有するＥＡ変調器と比べて、寄生容量が低減されている。また、ポリイミド樹脂２０２の誘電率εｒが小さいので、ｐ型電極２２のうち、電極パッド部２２ａの面積を大きくしても、パッド部容量Ｃ１の増加は抑制されるため、設計上の制約は小さい。
【００３１】
それゆえ、例えば、４０Ｇｂｉｔ／ｓといった高い伝送速度で動作するＥＡ変調器に主に用いられている構造は、光出力において不利な構造をしているにもかかわらず、寄生容量が低減されている構造であるリッジ導波路構造となっている。それゆえ、変調器部としてＥＡ変調器が、発光器部として分布帰還型レーザ（Distributed Feedback Laser：以下、ＤＦＢレーザと記す）が、同一半導体基板上に集積したＥＡ変調器集積型ＤＦＢレーザ素子において、４０Ｇｂｉｔ／ｓといった高い伝送速度で動作させるためには、リッジ導波路構造が用いられている。
【００３２】
しかし、高い伝送速度で動作する、より高出力の半導体光素子を実現するために、光出力において有利な構造をしているＢＨ構造において、さらなる寄生容量の軽減が必要となっている。
【００３３】
本発明の目的は、上記課題を鑑みて、ＢＨ構造を有する半導体光素子において、寄生容量が軽減される構造とすることにより、特性がさらに向上される半導体光素子、光送信モジュール、光送受信モジュール、光伝送装置、及び、それらの製造方法を提供することとする。
【課題を解決するための手段】
【００３４】
（１）上記課題を解決するために、本発明に係る半導体光素子は、出射方向に沿って入力される光を変調して出射する変調器部、を備える半導体光素子であって、前記変調器部は、活性層を含むとともに出射方向に延伸するメサストライプ構造と、前記メサストライプ構造の両側にそれぞれ隣接して配置されるとともに、前記メサストライプ構造の上面の両側それぞれに積層方向に対して斜面となって広がる上面斜面部と、さらにその外側にそれぞれ広がる上面平坦部とを有する埋め込み層と、前記メサストライプ構造の上面の両側に広がるとともに出射方向に沿って延伸するスルーホール領域を除いて、前記メサストライプ構造の上面及び前記埋め込み層の上面に形成されるパッシベーション膜と、前記スルーホール領域を覆って前記出射方向に延伸するとともに、さらに、前記埋め込み層の一方側の上面平坦部の一部の上方に位置するワイヤ接続パッド領域を含んで形成される、電極と、を備え、前記パッシベーション膜の内縁には、前記メサストライプ構造の上面の両側を出射方向に沿って延伸する延伸部をそれぞれ備え、前記一方側とは他方側にある前記延伸部のうち、少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部に及んでいる、ことを特徴とする。
【００３５】
（２）上記（１）に記載の半導体光素子であって、前記他方側にある前記延伸部すべてが、前記他方側の前記埋め込み層の上面斜面部に及んでいてもよい。
【００３６】
（３）上記（１）に記載の半導体光素子であって、前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分の少なくとも一部は、前記他方側の前記埋め込み層の上面平坦部より内側にあってもよい。
【００３７】
（４）上記（２）に記載の半導体光素子であって、前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分すべてが、前記他方側の前記埋め込み層の上面平坦部より内側にあってもよい。
【００３８】
（５）上記（１）乃至（４）のいずれかに記載の半導体光素子であって、前記パッシベーション膜の前記一方側の前記延伸部には、前記電極の前記ワイヤ接続領域との接合部を備え、前記パッシベーション膜の前記一方側の前記延伸部のうち、前記接合部となる部分以外のすべてが、前記一方側の前記埋め込み層の上面斜面部に及んでいてもよい。
【００３９】
（６）上記（５）に記載の半導体光素子であって、電極の外縁のうち、前記一方側にあって出射方向に延伸する部分の一部が、前記一方側の前記埋め込み層の上面平坦部より内側にあってもよい。
【００４０】
（７）上記（１）乃至（６）のいずれかに記載の半導体光素子であって、前記埋め込み層は、鉄又はルテニウム、若しくは、それらの組み合わせを、不純物として添加した半導体を含んでいてもよい。
【００４１】
（８）上記（１）乃至（７）のいずれかに記載の半導体光素子であって、前記変調器部は、電界吸収型変調器、若しくは、マッハツェンダー型変調器であってもよい。
【００４２】
（９）本発明に係る半導体光素子モジュールは、上記（１）乃至（８）のいずれかに記載の半導体光素子を搭載する、半導体光素子モジュールであってもよい。
【００４３】
（１０）本発明に係る半導体光素子の製造方法は、出射方向に沿って入力される光を変調して出射する変調器部、を備える半導体光素子の製造方法であって、活性層を含むとともに出射方向に延伸するメサストライプ構造を形成する工程と、前記メサストライプ構造の上面の両側それぞれに積層方向に対して斜面となって広がる上面斜面部と、さらにその外側にそれぞれ広がる上面平坦部とを有する埋め込み層を、前記メサストライプ構造の両側にそれぞれ隣接して、形成する工程と、前記メサストライプ構造の上面及び前記埋め込み層の上面に、前記メサストライプ構造の上面の両側に広がるとともに出射方向に沿って延伸するスルーホール領域を除いて、パッシベーション膜を形成する工程と、前記スルーホール領域を覆って前記出射方向に延伸するとともに、さらに、一方側の前記埋め込み層の上面平坦部の一部の上方に位置するワイヤ接続パッド領域を含んで、電極を形成する工程とを、含み、前記パッシベーション膜の内縁には、前記メサストライプ構造の上面の両側を出射方向に沿って延伸する延伸部をそれぞれ備え、前記パッシベーション膜を形成する工程において、前記一方側とは他方側にある前記延伸部のうち、少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成する、ことを特徴としてもよい。
【００４４】
（１１）上記（１０）に記載の半導体光素子の製造方法であって、前記パッシベーション膜を形成する工程において、前記他方側にある前記延伸部すべてが、前記他方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成してもよい。
【００４５】
（１２）上記（１０）に記載の半導体光素子の製造方法であって、前記電極を形成する工程において、前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分の少なくとも一部は、前記他方側の前記埋め込み層の上面平坦部より内側にあるように、前記電極を形成してもよい。
【００４６】
（１３）上記（１１）に記載の半導体光素子の製造方法であって、前記電極を形成する工程において、前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分すべてが、前記他方側の前記埋め込み層の上面平坦部より内側にあるように、前記電極を形成してもよい。
【００４７】
（１４）上記（１０）乃至（１３）のいずれかに記載の半導体光素子の製造方法であって、前記パッシベーション膜を形成する工程において、前記パッシベーション膜の前記一方側の前記延伸部には、前記電極の前記ワイヤ接続領域との接合部を備え、前記パッシベーション膜の前記一方側の前記延伸部のうち、前記接合部となる部分以外のすべてが、前記一方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成してもよい。
【００４８】
（１５）上記（１４）に記載の半導体光素子の製造方法であって、前記電極を形成する工程において、電極の外縁のうち、前記一方側にあって出射方向に延伸する部分の一部が、前記一方側の前記埋め込み層の上面平坦部より内側にあるように、前記電極を形成してもよい。
【００４９】
（１６）上記（１０）乃至（１５）のいずれかに記載の半導体光素子の製造方法であって、前記埋め込み層を形成する工程において、前記埋め込み層を、鉄又はルテニウム、若しくは、それらの組み合わせを、不純物として添加した半導体を含んで、形成してもよい。
【００５０】
（１７）上記（１０）乃至（１６）のいずれかに記載の半導体光素子の製造方法であって、前記変調器部は、電界吸収型変調器、若しくは、マッハツェンダー型変調器であってもよい。
【００５１】
（１８）本発明に係る半導体光モジュールは、上記（１０）乃至（１７）のいずれかに記載の方法によって製造される半導体光素子を搭載する、半導体光素子モジュールであってもよい。
【００５２】
（１９）本発明に係る光送信用モジュール若しくは光送受信用モジュールは、上記（９）または（１８）に記載の半導体光素子モジュールを搭載する、光送信用モジュール若しくは光送受信用モジュールであってもよい。
【００５３】
（２０）本発明に係る光伝送装置は、上記（１９）に記載の光送信用モジュール若しくは光送受信用モジュールを搭載する、光伝送装置であってもよい。
【発明の効果】
【００５４】
本発明により、ＢＨ構造を有する半導体光素子において、寄生容量が軽減される構造とすることにより、特性がさらに向上される半導体光素子、光送信モジュール、光送受信モジュール、光伝送装置、及び、それらの製造方法が、提供される。
【図面の簡単な説明】
【００５５】
【図１Ａ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の上面図である。
【図１Ｂ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の断面図である。
【図１Ｃ】本発明の第１の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の断面図である。
【図１Ｄ】本発明の第１の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の変調器部の構造を示す図である。
【図１Ｅ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の発振器部の断面図である。
【図２】本発明の第１の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の変調器部の上面図である。
【図３Ａ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す上面図である。
【図３Ｂ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図４Ａ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す上面図である。
【図４Ｂ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図５Ａ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す上面図である。
【図５Ｂ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図６Ａ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す上面図である。
【図６Ｂ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図７Ａ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す上面図である。
【図７Ｂ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図８Ａ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す上面図である。
【図８Ｂ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図８Ｃ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図９Ａ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す上面図である。
【図９Ｂ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図９Ｃ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図１０Ａ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す上面図である。
【図１０Ｂ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図１０Ｃ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図１１Ａ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す上面図である。
【図１１Ｂ】本発明の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の製造方法の工程を示す断面図である。
【図１２Ａ】本発明の第１の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の上面模式図である。
【図１２Ｂ】本発明の第２の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の上面模式図である。
【図１２Ｃ】従来技術に係るＥＡ変調器集積型ＤＦＢレーザ素子の上面模式図である。
【図１３】本発明の第２の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子の変調器部の断面図である。
【図１４】本発明の第３の実施形態に係る光送信モジュールの構成を表す図である。
【図１５】リッジ導波路構造を有する、従来技術に係るＥＡ変調器の構造を示す断面図である。
【図１６】ＢＨ構造を有する、従来技術に係るＥＡ変調器の構造を示す図である。
【図１７】ＢＨ構造を有する、従来技術に係るＥＡ変調器の上面図である。
【図１８】ＢＨ構造を有する、従来技術に係るＥＡ変調器の寄生容量を表す図である。
【発明を実施するための形態】
【００５６】
本発明に係る実施形態について、以下に、詳細な説明をする。ただし、以下に示す図は、あくまで、各実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。
【００５７】
［第１の実施形態］
本発明の第１の実施形態に係る半導体光素子は、伝送速度が４０Ｇｂｉｔ／ｓであって、ＢＨ構造を有するＥＡ変調器集積型ＤＦＢレーザ素子１である。
【００５８】
図１Ａは、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の上面図である。前述の通り、ＥＡ変調器集積型ＤＦＢレーザ素子１は、ＥＡ変調器からなる変調器部２と、ＤＦＢレーザからなる発振器部３が、同じｎ型ＩｎＰ基板１０（図示せず）上に集積されている。ＥＡ変調器集積型ＤＦＢレーザ素子１の多層構造には、中央付近に、図中横方向に延伸する導波路領域がある。発振器部３の導波路領域より、変調器部２の導波路領域へ、光が発振される。変調器部２によって、光が変調され、それに応じて、図中左端より、光が出射される。
【００５９】
図１Ａに示す通り、ＥＡ変調器集積型ＤＦＢレーザ素子１の上面には、パッシベーション膜２１が形成されている。前述の通り、ＥＡ変調器集積型ＤＦＢレーザ素子１の上面の一部には、パッシベーション膜２１が形成されておらずスルーホール２１ａ（図示せず）がある。スルーホール２１ａを覆うように、変調器部２及び発振器部３それぞれに、ｐ型電極２２が形成されている。また、光が出射する図中左側の端面は、反射防止膜３５で覆われ、反対側にある図中右側の端面は、高反射膜３６で覆われている。
【００６０】
ＥＡ変調器集積型ＤＦＢレーザ素子１の図中横方向（出射方向）の長さである半導体光素子長Ｌ１は、６５０μｍである。半導体光素子長Ｌ１とは、反射防止膜３５から高反射膜３６までの距離である。半導体光素子長Ｌ１のうち、変調器部２の図中横方向の長さである変調器部長Ｌ３は１００μｍである。また、ＥＡ変調器集積型ＤＦＢレーザ素子１の図中縦方向の長さである半導体光素子幅Ｌ２は、４００μｍである。
【００６１】
図１Ｂは、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の断面図である。図１Ｂは、図１Ａに示すＥＡ変調器集積型ＤＦＢレーザ素子１の１Ｂ−１Ｂ破線を貫く断面を表している。図１Ｂに示す通り、ＥＡ変調器集積型ＤＦＢレーザ素子１は、多層構造をしており、変調器部２と発振器部３とで、異なる構造をしている。それぞれの構造については、後述する。
【００６２】
図１Ｃは、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２の断面図である。図１Ｃは、図１Ａに示すＥＡ変調器集積型ＤＦＢレーザ素子１の１Ｃ−１Ｃ破線を貫く断面を表している。
【００６３】
図１Ｄは、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２の構造を示す図である。図１Ｄ（ａ）は、図１Ａに示すＥＡ変調器集積型ＤＦＢレーザ素子１の１Ｄ−１Ｄ破線を貫く断面を表している。
【００６４】
図１６に示す従来技術に係るＥＡ変調器と同様に、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２は、活性領域となるＭＱＷ層１３を含む多層構造が、メサストライプ構造１０１となっており、メサストライプ構造１０１の両側が埋め込み層１８で埋め込まれたＢＨ構造を有している。
【００６５】
当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２は、図１６に示す従来技術に係るＥＡ変調器と、パッシベーション膜２１の形状と、ｐ型電極２２の形状が主に異なる。すなわち、パッシベーション膜２１が形成されない領域であるスルーホール２１ａの形状に特徴を有する。
【００６６】
図１Ｃ及び図１Ｄ（ａ）に示す通り、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２は、ｎ型ＩｎＰ基板１０上に、ｎ型ＩｎＰバッファ層１１、ｎ型ＩｎＧａＡｓＰ下側ガイド層１２、活性領域となるＭＱＷ層１３、ｐ型ＩｎＧａＡｓＰ上側ガイド層１４、ｐ型ＩｎＰキャップ層１５、ｐ型ＩｎＰクラッド層１６、ｐ型ＩｎＧａＡｓコンタクト層１７が、積層されている。ここで、ＭＱＷ層１３の井戸層及び障壁層は、ともに、不純物が添加されていないＩｎＧａＡｓＰからなっており、ＭＱＷ層１３の層厚は、約０．２５μｍである。また、ＭＱＷ層１３の井戸層及び障壁層は、ＩｎＧａＡｓＰの代わりに、ＩｎＧａＡｌＡｓなどを用いてもよい。ｐ型ＩｎＧａＡｓＰ上側ガイド層１４、ｐ型ＩｎＰキャップ層１５、ｐ型ＩｎＰクラッド層１６、ｐ型ＩｎＧａＡｓコンタクト層１７といったｐ型層に添加される不純物として、Ｚｎが用いられる。
【００６７】
これら多層構造のうち、導波路領域の外側が、ｎ型ＩｎＰバッファ層１１の上面に至るまで除去されており、メサストライプ構造１０１が形成されている。ｎ型ＩｎＧａＡｓＰ下側ガイド層１２からｐ型ＩｎＧａＡｓコンタクト層１７までの層厚の合計が、メサストライプ構造１０１の高さであり、メサストライプ構造１０１の高さは、約３．５μｍである。また、図１Ｃ及び図１Ｄ（ａ）の断面図に示すメサストライプ構造１０１の幅は、約１．５μｍである。
【００６８】
メサストライプ構造１０１の両側が、埋め込み層１８によって、埋め込まれている。ここで、埋め込み層１８は、Ｒｕが不純物として添加されたＩｎＰからなっている。前述の通り、埋め込み層１８が、メサストライプ構造１０１の上面より、さらに結晶成長される際に、埋め込み層１８の結晶構造により、（１１１）Ｂ面に沿って、斜面状に広がって積層される。埋め込み層１８の上面は、メサストライプ構造の上面の両側にそれぞれ広がる上面斜面部と、さらにその両側に、ｎ型ＩｎＰ基板１０と平行に広がる上面平坦部からなっている。
【００６９】
ここで、埋め込み層１８の下面から、埋め込み層１８の上面平坦部までの距離を、埋め込み層１８の層厚とする。当該実施形態に係る埋め込み層１８の層厚は、７μｍである。この層厚は、従来のＥＡ変調器集積型ＤＦＢレーザ素子１の埋め込み層１８の典型的な層厚である５μｍと比べると、２μｍ程度大きくなっている。前述の通り、埋め込み層１８の層厚を従来より大きくすることにより、変調器部２の寄生容量を軽減する要因となっている。
【００７０】
前述の通り、メサストライプ構造１０１の上面より上側に積層される際に、メサストライプ構造１０１の上面の両側を、（１１１）Ｂ面に沿って広がるので、埋め込み層１８の層厚が大きくなるのに伴い、埋め込み層１８の上面斜面部はさらに広がり、上面斜面部の面積も大きくなる。
【００７１】
図１Ｃに示す通り、埋め込み層１８の開口幅Ｌ４を、一方側の上面斜面部と上面平坦部の境界から、他方側の上面斜面部と上面平坦部の境界までの距離とする。この場合、埋め込み層１８の開口幅Ｌ４は１１μｍである。
【００７２】
メサストライプ構造１０１及び埋め込み層１８の上面には、絶縁膜であるパッシベーション膜２１が形成されるが、メサストライプ構造１０１の上面の一部及び埋め込み層１８の上面の一部には、パッシベーション膜２１は形成されず、スルーホール２１ａとなっている。
【００７３】
メサストライプ構造１０１及び埋め込み層１８の上方に、ｐ型電極２２が形成され、スルーホール２１ａを介して、ｐ型電極２２は、メサストライプ構造１０１の最上層にあるｐ型ＩｎＧａＡｓコンタクト層１７と接続している。また、ｎ型ＩｎＰ基板１０の下側に、ｎ型電極２３が設けられている。
【００７４】
図１Ｄ（ｂ）は、図１Ｄ（ａ）に示すＥＡ変調器のパッシベーション膜２１の形状を示す図である。すなわち、図１Ｄ（ｂ）の中央部に、パッシベーション膜２１が形成されない領域があり、その領域がスルーホール２１ａである。なお、図１Ｄ（ａ）は、図１Ｄ（ｂ）の中心付近を図中横方向に貫く断面に対応している。
【００７５】
図１Ｄ（ｂ）に示すパッシベーション膜２１の内縁は、出射方向の前方（図中下側）に図中横方向に広がる前方部４３と、前方部の両端からそれぞれ、出射方向（図中縦方向）に沿って延伸する延伸部と、さらに、その後方（図中上側）に図中横方向に広がる後方部４４と、からなる。
【００７６】
図中左側のパッシベーション膜２１の上側には、ｐ型電極２２の電極パッド部２２ａが設けられるので、出射方向に沿って延伸する延伸部のうち、図中左側の延伸部を、電極パッド側延伸部４１と、図中右側の延伸部を、他方側延伸部４２とする。
【００７７】
パッシベーション膜２１の他方側延伸部４２は、図１６（ｂ）に示す従来技術に係るＥＡ変調器のパッシベーション膜２１と異なり、埋め込み層１８の右側の上面斜面部にまで、及んでいる。すなわち、他方側延伸部４２は、メサストライプ構造１０１の上面の図中右端よりもさらに右側にあり、埋め込み層１８の右側にある上面斜面部と上面平坦部の境界よりも左側にある。
【００７８】
パッシベーション膜２１の電極パッド側延伸部４１には、図中中央付近に、凹状の形状となる接合部４１ｂがあり、接合部４１ｂの前後にそれぞれ、電極パッド側延伸前方部４１ａ、電極パッド側延伸後方部４１ｃがある。電極パッド側延伸部４１のうち、接合部４１ｂ以外の部分である、電極パッド側延伸前方部４１ａ及び、電極パッド側延伸後方部４１ｃは、他方側延伸部４２と同様に、埋め込み層１８の左側の上面斜面部にまで及んでいる。すなわち、電極パッド側延伸前方部４１ａ及び、電極パッド側延伸後方部４１ｃは、メサストライプ構造１０１の上面の図中左端よりもさらに左側にあり、埋め込み層１８の左側にある上面斜面部と上面平坦部の境界より右側にある。
【００７９】
パッシベーション膜２１の内縁のうち、凹状の形状をした接合部４１ｂにより、パッシベーション膜２１が形成されない領域であるスルーホール２１ａは、凸状の形状をしている。前述の通り、ｐ型電極２２は、スルーホール２１ａを介して、メサストライプ構造１０１の最上層にあるｐ型ＩｎＧａＡｓコンタクト層１７と接続しているが、スルーホール２１ａのうち、パッシベーション膜２１内縁の接合部４１ｂに対応する凸状の領域により、電気的な接続がより確実なものとなる。
【００８０】
パッシベーション膜２１の内縁のうち、電極パッド側延伸前方部４１ａ及び電極パッド側延伸後方部４１ｃと、他方側延伸部４２とが、埋め込み層１８の上面斜面部に及んでいることにより、図１Ｄ（ｂ）に示す当該実施形態に係るスルーホール２１ａは、図１６（ｂ）に示す従来技術に係るスルーホール１２１ａと比べて、面積が小さくなっている。
【００８１】
ここで、電極パッド側延伸前方部４１ａ若しくは電極パッド側延伸後方部４１ｃから、他方側延伸部４２までの距離を、図１Ｃに示す通り、スルーホール幅Ｌ５として定義する。従来技術において、スルーホール幅Ｌ５は、埋め込み層１８の開口幅Ｌ４と同じく約１１μｍとしていたところ、当該実施形態に係るスルーホール幅Ｌ５は、埋め込み層１８の開口幅Ｌ４より小さい値である５μｍ程度とすることが可能となっている。
【００８２】
図２は、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２の上面図である。すなわち、図１Ａに示す当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１のうち、変調器部２に該当する部分を、模式的に示したものである。図１７と同様に、図１Ｄに示すパッシベーション膜２１の上側に、ｐ型電極２２が形成されている。図２には、スルーホール２１ａが破線で示されており、ｐ型電極２２のうち、スルーホール２１ａより外方にある領域において、ｐ型電極２２の下側にパッシベーション膜２１が配置されている。
【００８３】
図２に示す通り、ｐ型電極２２には、スルーホール２１ａを覆って、図中縦方向に延伸する領域と、さらに、図中左側に、電極パッドとなる領域と、を含んでいる。ｐ型電極２２のうち、電極パッドとなる領域には、電極パッド部２２ａがある。図２に示す通り、埋め込み層１８の上面斜面部が露出することを防ぐために、スルーホール２１ａのみならず、パッシベーション膜２１のうち内縁からさらに内側に位置する部分にまで、ｐ型電極２２は広がっている。
【００８４】
それゆえ、前述の通り、スルーホール２１ａは、図１７に示す従来技術に係るスルーホール１２１ａと比べて、面積が小さくなっており、スルーホール２１ａを覆うように設けられるｐ型電極２２も、同様に、従来技術に係るｐ型電極２２よりも、面積が小さくなっている。
【００８５】
ｐ型電極２２の図中横側の幅のうち、電極パッド部２２ａが設けられていない部分における幅を、ｐ型電極幅Ｌ６と定義する。従来技術において、ｐ型電極幅は、１１μｍとなるスルーホール幅よりも大きく約１３μｍ必要であったところ、当該実施形態に係るｐ型電極幅Ｌ６は、約５μｍとなるスルーホール幅Ｌ５よりも大きく７μｍ程度とすることが可能となっている。
【００８６】
これにより、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２において、ｐ型電極２２の面積増大を抑制しつつ、埋め込み層１８の層厚を大きくすることが可能となる。これにより、リッジ導波路構造と比して、高出力の出射が可能となるＢＨ構造において、寄生容量を低下させることが可能となる。
【００８７】
従来技術において、パッシベーション膜２１の内縁は、電極の電気的接続を重視して、埋め込み層１８の上面斜面部には及ばないように形成されていた。これに対して、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２において、パッシベーション膜２１の内縁に接合部４１ｂを設けることにより、ｐ型電極２２と、メサストライプ構造１０１の上面との電気的接続を確保している。そして、パッシベーション膜２１の延伸部のうち接合部４１ｂ以外の部分である、電極パッド側延伸前方部４１ａ及び電極パッド側延伸後方部４１ｃと、他方側延伸部４２とが、埋め込み層１８の上面斜面部に及ぶように形成されることにより、電極の面積が減少される構造となっている。
【００８８】
図１Ｅは、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の発振器部３の断面図である。図１Ｅは、図１Ａに示すＥＡ変調器集積型ＤＦＢレーザ素子１の１Ｅ−１Ｅ破線を貫く断面は表している。当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２と同様に、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の発振器部３も、ＢＨ構造を有している。
【００８９】
当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の発振器部３は、ｎ型ＩｎＰ基板１０上に、ｎ型ＩｎＰバッファ層１１、ｎ型ＩｎＧａＡｓＰ下側ガイド層３０、活性領域となるＭＱＷ層３１、ｐ型ＩｎＧａＡｓＰ上側ガイド層３２、ＩｎＰスペーサ層３３、回折格子層３４、ｐ型ＩｎＰクラッド層１６、ｐ型ＩｎＧａＡｓコンタクト層１７が積層されている。そして、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２と同様に、これら多層構造がメサストライプ構造１０１となっており、メサストライプ構造１０１の両側が埋め込み層１８で埋め込まれている。ここで、ＭＱＷ層３１は、ＭＱＷ層１３と同様に、ＭＱＷ層１３の井戸層及び障壁層は、ともに、不純物が添加されていないＩｎＧａＡｓＰからなっている。また、ＭＱＷ層１３は、ＩｎＧａＡｓＰの代わりに、ＩｎＧａＡｌＡｓなどを用いてもよいのも同様である。
【００９０】
当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２は、上記の通り、埋め込み層１８の層厚が７μｍ、ＭＱＷ層１３の層厚が０．２５μｍ、メサストライプ幅が１．５μｍ、メサストライプ構造１０１の高さが３．５μｍ、スルーホール幅Ｌ５が５μｍ、ｐ型電極幅Ｌ６が７μｍとなっている。当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２の帯域は、４０．４ＧＨｚ程度である。
【００９１】
埋め込み層１８がＦｅが不純物として添加されたＩｎＰ層が用いる場合について、すでに前述した従来技術に係るＥＡ変調器の帯域が１５．３ＧＨｚであることと比較すると、約２５ＧＨｚの帯域の向上がなされている。
【００９２】
次に、図３Ａから図１１Ｂを用いて、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の製造方法を説明する。
【００９３】
まず、変調器部２の多層構造の一部となる多層を形成する。すなわち、ｎ型ＩｎＰ基板１０上に、ｎ型ＩｎＰバッファ層１１、ｎ型ＩｎＧａＡｓＰ下側ガイド層１２、活性領域となるＭＱＷ層１３、ｐ型ＩｎＧａＡｓＰ上側ガイド層１４、ｐ型ＩｎＰキャップ層１５を、有機金属気相成長法（Metal-Organic Chemical Vapor Deposition：以下、ＭＯ−ＣＶＤと記す）によって形成する。図３Ａがこの工程後を示す上面図であり、図３Ｂが断面図である。図３Ｂは、図３Ａに示す３Ｂ−３Ｂ破線を貫く断面を表している。
【００９４】
多層構造の最上層であるｐ型ＩｎＰキャップ層１５のうち、変調器部２の導波路領域の上方となる領域に、保護マスク５１を形成する。その後、変調器部２となる領域以外の多層構造を、すなわち、発振器部３となる領域の多層構造を、エッチングにより、ｎ型ＩｎＰバッファ層１１の上面に至るまで、除去する。図４Ａがこの工程後を示す上面図であり、図４Ｂが断面図である。図４Ｂは、図４Ａに示す４Ｂ−４Ｂ破線を貫く断面を表している。
【００９５】
次に、発振器部３の多層構造の一部となる多層を形成する。すなわち、発振器部３となる領域にあるｎ型ＩｎＰバッファ層１１上に、ｎ型ＩｎＧａＡｓＰ下側ガイド層３０、活性領域となるＭＱＷ層３１、ｐ型ＩｎＧａＡｓＰ上側ガイド層３２、ＩｎＰスペーサ層３３、回折格子層３４となるｐ型ＩｎＧａＡｓＰ層５２を、ＭＯ−ＣＶＤを用いて、形成する。このとき、変調器部２と発振器部３は、公知のバッドジョイント技術によって、光学的に接続する。図５Ａがこの工程後を示す上面図であり、図５Ｂが断面図である。図５Ｂは、図５Ａに示す５Ｂ−５Ｂ破線を貫く断面を表している。
【００９６】
さらに、ｐ型ＩｎＧａＡｓＰ層５２に、干渉露光法によって回折格子（grating）を形成することにより、回折格子層３４が形成される。回折格子を、干渉露光法によってではなく、電子線描画法（ＥＢ法）によって形成してもよい。また、前述の通り、変調器部２の上面のうち、導波路領域の上方となる領域には、保護マスク５１が形成されているので、この領域には、回折格子が形成されない。図６Ａがこの工程後を示す上面図であり、図６Ｂが断面図である。図６Ｂは、図６Ａに示す６Ｂ−６Ｂ破線を貫く断面を表している。
【００９７】
回折格子層３４を形成後、変調器部２の上面に形成されている保護マスク５１を除去する。さらに、変調器部２及び発振器部３の多層構造の上面に、ｐ型ＩｎＰクラッド層１６、ｐ型ＩｎＧａＡｓコンタクト層１７を形成する。ここで、ｐ型ＩｎＰクラッド層１６の層厚とｐ型ＩｎＧａＡｓコンタクト層１７の層厚の合計が、約２μｍとなるようにするとよい。図７Ａがこの工程後を示す上面図であり、図７Ｂが断面図である。図７Ｂは、図７Ａに示す７Ｂ−７Ｂ破線を貫く断面を表している。
【００９８】
多層構造形成後、ｐ型ＩｎＧａＡｓコンタクト層１７の上面のうち、導波路領域の上方となる領域に、保護膜５３を形成する。その後、ドライエッチング若しくはウェットエッチングによって、多層構造のうち、保護膜５３が上面に形成される領域以外の領域を、ｎ型ＩｎＰバッファ層１１の上面に至るまで除去することにより、メサストライプ構造１０１を形成する。多層構造のうち、変調器部２のＭＱＷ層１３や発振器部３のＭＱＷ層３１の高さより十分低い高さまでエッチングを行い、エッチングの深さは、約３．５μｍである。図８Ａがこの工程後を示す上面図であり、図８Ｂ及び図８Ｃが断面図である。図８Ｂは、図８Ａに示す８Ｂ−８Ｂ破線を貫く断面を、図８Ｃは、図８Ａに示す８Ｃ−８Ｃ破線を貫く断面を、表している。
【００９９】
メサストライプ構造１０１を形成後、メサストライプ構造１０１の両側に、Ｒｕが不純物として添加されたＩｎＰ層を、５５０℃から５７０℃程度の成長温度で、結晶成長させることにより、埋め込み層１８を形成する。これにより、ＢＨ構造が形成される。さらに、メサストライプ構造１０１の最上層であるｐ型ＩｎＧａＡｓコンタクト層１７のうち、変調器部２と発振器部３の境界付近の領域を、除去する。これにより、変調器部２のｐ型ＩｎＧａＡｓコンタクト層１７と、発振器部３のｐ型ＩｎＧａＡｓコンタクト層１７とが、電気的に絶縁される。それゆえ、除去されることにより生じる溝は、アイソレーション溝と呼ばれている。図９Ａがこの工程後を示す上面図であり、図９Ｂ及び図９Ｃが断面図である。図９Ｂは、図９Ａに示す９Ｂ−９Ｂ破線を貫く断面を、図９Ｃは、図９Ａに示す９Ｃ−９Ｃ破線を貫く断面を、表している。
【０１００】
アイソレーション溝を形成後、ウェハ表面全体に、パッシベーション膜２１を形成し、その後、形成されるパッシベーション膜２１のうち、変調器部２及び発振器部３となる領域それぞれの一部の領域を除去し、スルーホール２１ａとする。図１０Ａがこの工程後を示す上面図であり、図１０Ｂ及び図１０Ｃが断面図である。図１０Ｂは、図１０Ａに示す１０Ｂ−１０Ｂ破線を貫く断面を、図１０Ｃは、図１０Ａに示す１０Ｃ−１０Ｃ破線を貫く断面を、表している。
【０１０１】
図１０Ａには、変調器部２及び発振器部３それぞれに設けられるスルーホール２１ａが表されている。ここで、スルーホール２１ａとは、多層上面のうち、パッシベーション膜２１が形成されていない領域である。変調器部２のスルーホール２１ａの形状の詳細は、図１Ｄ（ｂ）に示されている。前述の通り、スルーホール幅は５μｍとする。これに対して、発振器部３のＤＦＢレーザは、寄生容量の影響をあまり受けないので、従来通り、スルーホール２１ａは、埋め込み層１８の一方側の上面斜面部と上面平坦部の境界から、他方側の埋め込み層１８の上面斜面部と上面平坦部の境界に亘って設けられている。
【０１０２】
スルーホール２１ａを作成後、変調器部２及び発振器部３それぞれのスルーホール２１ａを覆うように、ｐ型電極２２をそれぞれ形成する。その後、ウェハの下面を、ウェハが１００μｍ程度になるまで研磨加工し、ｎ型電極２３を形成し、ウェハ工程が完了する。図１１Ａがウェハ工程終了後を示す上面図であり、図１１Ｂが断面図である。図１１Ｂは、図１１Ａに示す１１Ｂ−１１Ｂ破線を貫く断面を、表している。図１１Ａには、変調器部２及び発振器部３それぞれに設けられるｐ型電極２２が表されている。変調器部２のｐ型電極２２の形状の詳細は、図２に示されている。前述の通り、ｐ型電極幅Ｌ６は７μｍとする。これに対して、発振器部３のＤＦＢレーザは、寄生容量の影響をあまり受けないので、図１１Ａに示す通り、ｐ型電極２２は、導波路領域の両側に広がる形状をしている。
【０１０３】
ウェハ工程終了後、さらに、ウェハをバー状に劈開し、変調器部２側の端面に反射防止膜３５を、発振器部３側の端面に高反射膜３６をそれぞれ形成し、さらに、チップ状態に劈開することにより、図１Ａから図１Ｅに示す当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１は完成する。
【０１０４】
［第２の実施形態］
本発明の第２の実施形態に係る半導体光素子は、第１の実施形態と同様に、ＢＨ構造を有するＥＡ変調器集積型ＤＦＢレーザ素子１である。当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１は、第１の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１と、基本的な構成は同じであるが、変調器部２のパッシベーション膜２１及びｐ型電極２２の形状が、主に異なる。
【０１０５】
図１２Ａは、第１の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の上面模式図であり、図１２Ｃは、従来技術に係るＥＡ変調器集積型ＤＦＢレーザ素子１の上面模式図である。第１の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２のパッシベーション膜２１の内縁は、図１Ｄ（ｂ）に示すように、電極パッド側延伸前方部４１ａ及び電極パッド側延伸後方部４１ｃと、他方側延伸部４２とが、埋め込み層１８の上面斜面部に及んでいることにより、第１の実施形態に係るスルーホール２１ａの面積は、従来技術に係るスルーホール１２１ａの面積より、小さくすることが出来ている。
【０１０６】
図１２Ａに示す通り、第１の実施形態に係るｐ型電極２２が、スルーホール２１ａを覆って図中縦方向に延伸するとともに、電極パッド部２２ａを含んで形成されている。第１の実施形態に係るスルーホール２１ａの面積を小さくすることにより、スルーホールを覆って形成されるｐ型電極２２の面積は、従来技術に係るｐ型電極２２の面積より、小さくすることが出来ている。
【０１０７】
ｐ型電極２２の外縁のうち、電極パッド部２２ａの反対側（右側）にあって、図中縦方向に延伸する部分は、右側の埋め込み層１８の上面平坦部より内側にある。さらに、ｐ型電極２２の外縁のうち、電極パッド部２２ａ側（左側）にあって、図中縦方向に延伸する部分の一部は、左側の埋め込み層１８の上面平坦部より内側にある。
【０１０８】
図１２Ｂは、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の上面模式図である。当該実施形態に係るパッシベーション膜２１の他方側延伸部４２は、第１の実施形態に係るパッシベーション膜２１の他方側延伸部４２と同様に、右側の埋め込み層１８の上面斜面部に及んでいる。
【０１０９】
当該実施形態に係るパッシベーション膜２１の電極パッド側延伸部４１は、第１の実施形態に係るパッシベーション膜２１の電極パッド側延伸部４１と異なり、そして、図１６（ｂ）に示す従来技術と同様に、左側の埋め込み層１８の上面斜面部と上面平坦部の境界に位置している。すなわち、当該実施形態に係るパッシベーション膜２１の電極パッド側延伸部４１は、左側の埋め込み層１８の上面斜面部には及んでいない。よって、第２の実施形態に係るスルーホール２１ａの面積は、従来技術に係るスルーホール１２１ａの面積より、小さくすることが出来ている。
【０１１０】
図１２Ｂに示す通り、当該実施形態に係るｐ型電極２２が、スルーホール２１ａを覆って図中縦方向に延伸するとともに、電極パッド部２２ａを含んで形成されている。スルーホール２１ａの面積を小さくすることにより、スルーホール２１ａを覆って形成されるｐ型電極２２の面積は、従来技術に係るｐ型電極２２の面積より、小さくすることが出来ている。
【０１１１】
当該実施形態に係るｐ型電極２２の面積を、従来技術に係るｐ型電極２２の面積より、小さいことにより、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２において、ｐ型電極２２の面積増大を抑制しつつ、埋め込み層１８の層厚を大きくすることが可能となる。これにより、リッジ導波路構造と比して、高出力の出射が可能となるＢＨ構造において、寄生容量を低下させることが可能となる。
【０１１２】
当該実施形態に係るパッシベーション膜２１の電極パッド側延伸部４１は、図１６（ｂ）に示す従来技術と同様に、左側の埋め込み層１８の上面斜面部と上面平坦部の境界に位置しており、当該実施形態に係るパッシベーション膜２１の形状は、電極パッド側において、スルーホール２１ａの面積減少には寄与していない。それゆえ、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２は、第１の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２と比較して、寄生容量を低下する効果よりも、ｐ型電極２２と、メサストライプ構造１０１の上面との電気的接続を確保を優先している構造となっている。
【０１１３】
図１３は、当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２の断面図である。図１３に示す当該実施形態に係る変調器部２の断面は、図１Ａに示すＥＡ変調器集積型ＤＦＢレーザ素子１の１Ｃ−１Ｃ破線を貫く断面に対応している。前述の通り、図１Ｃに示す第１の実施形態に係る変調器部２と異なり、当該実施形態の変調器部２のパッシベーション膜２１の電極パッド側延伸部４１は、図中左側の埋め込み層１８の上面斜面部と上面平坦部の境界に位置している。すなわち、電極パッド側延伸部４１は、埋め込み層１８の上面斜面部には及んでいない。しかし、前述の通り、電極パッド部２２ａ側と他方側にある他方側延伸部４２は、埋め込み層１８の上面斜面部に及んでいる。
【０１１４】
これにより、当該実施形態に係るスルーホール幅Ｌ５は、第１の実施形態に係るスルーホール幅Ｌ５の値である５μｍより大きくなり、７．５μｍである。それに伴い、当該実施形態に係るｐ型電極幅Ｌ６は、第１の実施形態に係るｐ型電極幅Ｌ６の値である７μｍより大きくなり、９．５μｍである。
【０１１５】
当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１は、それ以外の寸法は、第１の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１と同じにとる。すなわち、埋め込み層１８の層厚が７μｍ、ＭＱＷ層１３の層厚が０．２５μｍ、メサストライプ幅が１．５μｍ、メサストライプ構造１０１の高さが３．５μｍ、スルーホール幅Ｌ５が７．５μｍ、ｐ型電極幅Ｌ６が９．５μｍとなっている。当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２の帯域は、３９．１ＧＨｚ程度である。
【０１１６】
埋め込み層１８がＦｅが不純物として添加されたＩｎＰ層が用いる場合について、すでに前述した従来技術に係るＥＡ変調器の帯域が１５．３ＧＨｚであることと比較すると、約２４ＧＨｚの帯域の向上がなされている。
【０１１７】
当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の製造方法は、第１の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の製造方法と、基本的な構成は同じである。当該実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の製造方法は、第１の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の製造方法と、パッシベーション膜２１を形成する工程において形成されるパッシベーション膜２１の形状と、ｐ型電極２２を形成する工程において形成されるｐ型電極２２の形状が、主に異なる。
【０１１８】
本発明は、パッシベーション膜２１の内縁のうち、出射方向に延伸する延伸部の少なくとも一部が、埋め込み層１８の上面斜面部に及んでいることを特徴としている。延伸部の少なくとも一部が、埋め込み層１８の上面斜面部に及んでいることにより、スルーホール２１ａの面積を、従来技術に係るスルーホール１２１ａの面積より小さくすることが出来る。それに伴い、スルーホール２１ａを覆って形成されるｐ型電極２２の面積を、従来技術に係るｐ型電極２２の面積より、小さくすることが出来るので、半導体光素子の寄生容量を低下することが出来る。
【０１１９】
スルーホール２１ａによって、ｐ型電極２２と、メサストライプ構造１０１の上面とが、電気的に接続されるので、パッシベーション膜２１の内縁のうち、電極パッド部２２ａ側の他方側にある他方側延伸部４２の少なくとも一部が、埋め込み層１８の上面斜面部に及んでいるのが、望ましい。これによって、ｐ型電極２２の面積を小さくすることが出来る。ｐ型電極２２の外縁のうち、電極パッド部２２ａ側の他方側にあって出射方向に延伸する部分の少なくとも一部が、前記他方側の埋め込み層の上面平坦部より内側にあると、さらに望ましい。
【０１２０】
他方側延伸部４２すべてが、埋め込み層１８の上面斜面部に及んでいると、さらに望ましい。これによって、ｐ型電極２２の面積をさらに小さくすることが出来る。ｐ型電極２２の外縁のうち、電極パッド部２２ａ側の他方側にあって出射方向に延伸する部分すべてが、前記他方側の埋め込み層の上面平坦部より内側にあると、なお望ましい。
【０１２１】
パッシベーション膜２１の内縁のうち、電極パッド部２２ａ側にある電極パッド側延伸部４１の一部が、埋め込み層１８の上面斜面部に及んでいるのが、さらに望ましい。これによって、ｐ型電極２２の面積をさらに小さくすることが出来る。ｐ型電極２２の外縁のうち、電極パッド部２２ａ側にあって出射方向に延伸する部分の一部が、前記他方側の埋め込み層の上面平坦部より内側にあると、さらに望ましい。
【０１２２】
パッシベーション膜２１の内縁のうち、電極パッド側延伸部４１の一部が、埋め込み層１８の上面斜面部に及んでいる場合、ｐ型電極２２と、メサストライプ構造１０１の上面との電気的接続を確保するために、パッシベーション膜２１の内縁は、図２に示す接合部４１ｂを有し、接合部４１ｂ以外の部分は、埋め込み層１８の上面斜面部に及んでいるのが望ましい。
【０１２３】
パッシベーション膜２１の内縁は、例えば図１Ｄ（ｂ）に示す場合、メサストライプ構造１０１の上面の両側に広がる前方部４３及び後方部４４と、出射方向に延伸する電極パッド側延伸部４１及び他方側延伸部４２からなっており、パッシベーション膜２１の形状は、出射方向に細長く延伸する形状となっている。前方部４３及び前方部４４に近傍において、図１Ｄ（ｂ）とは異なり、パッシベーション膜２１の内縁が大きく湾曲している場合もあり得るが、延伸部には、その両端部にあるそれら湾曲している曲線を含まないものとする。
【０１２４】
また、接合部４１ｂの形状はいろいろと考えられるが、図２に示すように、パッシベーション膜２１の内縁に凹型の屈曲形状となっており、接合部４１ｂのうち、メサストライプ構造１０１の上面より外側にある部分については、埋め込み層１８の上面斜面部と上面平坦部の境界か、その境界よりさらに外側に位置しているのが、望ましい。
【０１２５】
パッシベーション膜２１の形状、及び、ｐ型電極２２の形状を、必要としている帯域と、電気的接続とのバランス、また、ｐ型電極２２を形成する位置精度などを考慮に入れて、設計するとよい。
【０１２６】
なお、第１の実施形態及び第２の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１の埋め込み層１８として、Ｒｕが不純物として添加されたＩｎＰ層が用いる場合について、上記に示しているが、不純物はＲｕに限定されることはなく、Ｆｅや、ＦｅとＲｕの組み合わせなど他の金属であってもよい。
【０１２７】
しかし、ＦｅとＺｎは相互拡散しやすいという特徴があるため、埋め込み層１８に不純物としてＦｅが含まれる場合、埋め込み層１８に含まれるＦｅと、メサストライプ構造１０１のｐ型となる多層に含まれるＺｎとが、相互拡散をする傾向がある。それゆえ、埋め込み層１８に不純物としてＦｅが含まれると、埋め込み層１８にＺｎが拡散してくるため、埋め込み層１８の寄生容量が増大する。
【０１２８】
これに対して、ＲｕとＺｎは、ＦｅとＺｎの場合と比べて、相互拡散は大幅に抑制されている。それゆえ、埋め込み層１８として、Ｒｕが不純物として添加されたＩｎＰ層などの半導体層であるのが、望ましい。
【０１２９】
［第３の実施形態］
本発明の第３の実施形態に係る光送信モジュールは、第１の実施形態若しくは第２の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１が搭載される光送信モジュール４である。光送信モジュール４は、３５ＧＨｚ程度の帯域における光送信が可能である。
【０１３０】
図１４は、当該実施形態に係る光送信モジュール４の構成を表す図である。第１の実施形態若しくは第２の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１は、５０Ω終端抵抗が付いた窒化アルミ二ウム（ＡｌＮ）製のチップキャリア７０に、ＡｕＳｎはんだを用いて、搭載されている。チップキャリア７０は、温度調整手段であるペルチェ７１の上側に搭載されており、それらが、パッケージ７２に搭載されている。サーミスタ７３、モニタフォトダイオード７４、光アイソレータ７５、及び、集光レンズ７６が、さらに、パッケージ７２に搭載されている。ここで、集光レンズ７６は、光の出射先に接続されるファイバー７７へ、光を集光するためのレンズである。
【０１３１】
当該実施形態に係る光送信モジュール４の外部には、制御手段（図示せず）が設けられ、制御手段によって、光送信モジュール４に対して、ＡＰＣ（Auto Power Control）制御が行われる。すなわち、ＥＡ変調器集積型ＤＦＢレーザ素子１の後方端面より出力する後方出力光を、モニタフォトダイオード７４は受光し、モニタ電流８１として、制御手段へ出力する。モニタ電流８１に対応して、ＥＡ変調器集積型ＤＦＢレーザ素子１の発振器部３に対して、レーザ駆動電流８２が供給される。ＡＰＣ制御により、光送信モジュール４の出力光８４の出力パワーを一定に保つことが可能となる。なお、ＥＡ変調器集積型ＤＦＢレーザ素子１の変調器部２に対しては、変調器駆動信号８３が供給される。
【０１３２】
また、制御手段によって、光送信モジュール４に対して、ＡＴＣ（Auto Temperature Control）制御が行われる。すなわち、サーミスタ７３は、ＥＡ変調器集積型ＤＦＢレーザ素子１の温度を検知し、その温度をモニタ温度８５として、制御手段へ出力する。モニタ温度８５に対応して、ペルチェ７１に対して、ペルチェ駆動電流８６が供給される。ＡＴＣ制御により、ＥＡ変調器集積型ＤＦＢレーザ素子１の温度を一定に保つことが可能となる。
【０１３３】
同様に、当該実施形態に係る光送受信モジュールは、第１の実施形態若しくは第２の実施形態に係るＥＡ変調器集積型ＤＦＢレーザ素子１が搭載される光送信部と、公知の光受信部を備える光送受信モジュール５である。光送受信モジュール５の光送信部の構成は、光送信モジュール４の構成と同様のものとする。
【０１３４】
さらに、当該実施形態に係る光伝送装置は、上記の光送信モジュール４若しくは光送受信モジュール５が搭載される光伝送装置６である。光伝送装置６の他の構成については、公知のものと同じである。
【０１３５】
なお、パッケージ７２は、金属素材をボックス型に加工したものである。パッケージ７２は、熱伝導率が高いＣｕＷ合金の底板、ＦｅＮｉ合金からなるフレーム、電気信号をパッケージ７２内部に伝達するために配線パターンを形成したセラミックフィードスルー、リード端子、キャップをシーム溶接するためのシームリング、光を取り出す窓を気密封止するためのサファイヤガラス、レンズホルダや光ファイバを溶接固定するためのパイプ部材などの部品より構成されており、ロー材やＡｕＳｎはんだなどの接合材を用いて組み立てられている。
【０１３６】
以上、本発明に係る半導体光素子、光送信モジュール、光送受信モジュール、及び、光伝送装置、及び、それらの製造方法について説明した。本発明は、半導体光素子に設けられる電極により生じる寄生容量の軽減を実現するものである。実施形態に係る半導体光素子として、ＥＡ変調器集積型ＤＦＢレーザ素子１を例として示したが、変調器部２の構造は、ＥＡ変調器に限定されることはない。例えば、マッハツェンダー型変調器など、他の変調器であってもよい。さらに、ＥＡ変調器集積型ＤＦＢレーザ素子１のように、変調器部２が発振器部３と同一半導体基板上に集積した変調器集積型半導体光素子に限定されることはない。本発明に係る半導体光素子は、レーザ素子の出力側の外部に設けられる外部変調器であってもよい。ここで、外部変調器とは、例えば、ＥＡ変調器やマッハツェンダー型変調器である。また、本発明に係る半導体光素子は、変調器に限定されることはなく、ＢＨ構造を有する他の半導体光素子の寄生容量低減する構造として、本発明を適用することは可能である。
【符号の説明】
【０１３７】
１  ＥＡ変調器集積型ＤＦＢレーザ素子、２  変調器部、３  発振器部、４  光送信モジュール、５  光送受信モジュール、６  光伝送装置、１０  ｎ型ＩｎＰ基板、１１  ｎ型ＩｎＰバッファ層、１２  ｎ型ＩｎＧａＡｓＰ下側ガイド層、１３  ＭＱＷ層、１４  ｐ型ＩｎＧａＡｓＰ上側ガイド層、１５  ｐ型ＩｎＰキャップ層、１６  ｐ型ＩｎＰクラッド層、１７  ｐ型ＩｎＧａＡｓコンタクト層、１８  埋め込み層、２１  パッシベーション膜、２１ａ  スルーホール、２２  ｐ型電極、２２ａ  電極パッド部、２２ｂ  埋め込み斜面部、２２ｃ  メサストライプ上面部、２３  ｎ型電極、３０  ｎ型ＩｎＧａＡｓＰ下側ガイド層、３１  ＭＱＷ層、３２  ｐ型ＩｎＧａＡｓＰ上側ガイド層、３３  ＩｎＰスペーサ層、３４  回折格子層、３５  反射防止膜、３６  高反射膜、４１  電極パッド側延伸部、４１ａ  電極パッド側延伸前方部、４１ｂ  接合部、４１ｃ  電極パッド側延伸後方部、４２  他方側延伸部、４３  前方部、４４  後方部、５１  保護マスク、５２  ｐ型ＩｎＧａＡｓＰ層、５３  保護膜、７０  チップキャリア、７１  ペルチェ、７２  パッケージ、７３  サーミスタ、７４  モニタフォトダイオード、７５  光アイソレータ、７６  集光レンズ、７７  ファイバー、８１  モニタ電流、８２  レーザ駆動電流、８３  変調器駆動信号、８４  出力光、８５  モニタ温度、８６  ペルチェ駆動電流、１０１  メサストライプ構造、１２１ａ  スルーホール、２０１  ｐ型ＩｎＰキャップ層、２０２  ポリイミド樹脂、２０３  ローメサ構造、Ｃ１  パッド部容量、Ｃ２ａ，Ｃ２ｂ  斜面部容量、Ｃ３  ジャンクション容量、Ｃａｌｌ  寄生容量。
【図１Ａ】
0005534826.tif 000002
【図１Ｂ】
0005534826.tif 000003
【図１Ｃ】
0005534826.tif 000004
【図１Ｄ】
0005534826.tif 000005
【図１Ｅ】
0005534826.tif 000006
【図２】
0005534826.tif 000007
【図３Ａ】
0005534826.tif 000008
【図３Ｂ】
0005534826.tif 000009
【図４Ａ】
0005534826.tif 000010
【図４Ｂ】
0005534826.tif 000011
【図５Ａ】
0005534826.tif 000012
【図５Ｂ】
0005534826.tif 000013
【図６Ａ】
0005534826.tif 000014
【図６Ｂ】
0005534826.tif 000015
【図７Ａ】
0005534826.tif 000016
【図７Ｂ】
0005534826.tif 000017
【図８Ａ】
0005534826.tif 000018
【図８Ｂ】
0005534826.tif 000019
【図８Ｃ】
0005534826.tif 000020
【図９Ａ】
0005534826.tif 000021
【図９Ｂ】
0005534826.tif 000022
【図９Ｃ】
0005534826.tif 000023
【図１０Ａ】
0005534826.tif 000024
【図１０Ｂ】
0005534826.tif 000025
【図１０Ｃ】
0005534826.tif 000026
【図１１Ａ】
0005534826.tif 000027
【図１１Ｂ】
0005534826.tif 000028
【図１２Ａ】
0005534826.tif 000029
【図１２Ｂ】
0005534826.tif 000030
【図１２Ｃ】
0005534826.tif 000031
【図１３】
0005534826.tif 000032
【図１４】
0005534826.tif 000033
【図１５】
0005534826.tif 000034
【図１６】
0005534826.tif 000035
【図１７】
0005534826.tif 000036
【図１８】
0005534826.tif 000037