(57)【特許請求の範囲】
【請求項１】
光電変換部を形成した半導体基板の一方の面側に層間絶縁膜を介して信号回路が形成され、他方の面側から前記光電変換部に光が入射される固体撮像装置の製造方法であって、
光入射面側にオンチップカラーフィルタを形成する工程と、
前記オンチップカラーフィルタを含む面上に、オンチップマイクロレンズ部材を形成する工程と、
前記オンチップカラーフィルタ上に、前記オンチップマイクロレンズ部材から、オンチップマイクロレンズを形成する工程と、
前記オンチップマイクロレンズ上に形成したレジストマスクを介して、パッド部に対応する部分の前記半導体基板を底部まで選択的にエッチングで除去して、前記半導体基板を貫通する開口部を形成する工程と、
前記レジストマスクを除去する工程と、
前記レジストマスクを除去した後、前記開口部の底面の前記層間絶縁膜をエッチングで除去して、前記信号回路が露出する最終的な前記パッド部の開口部を形成する工程を有する
固体撮像装置の製造方法。
【請求項２】
前記オンチップカラーフィルタ及びオンチップマイクロレンズは、それぞれ有機系膜を塗布する工程を有して形成する
請求項１記載の固体撮像装置の製造方法。
【請求項３】
前記オンチップマイクロレンズの形成工程においては、
前記オンチップカラーフィルタを含む面上に、前記パッド部を形成すべき部分に開口を有する有機系膜による前記オンチップマイクロレンズ部材を形成する工程と、
前記オンチップマイクロレンズ部材上の所要部にレンズ形状部材を形成する工程と、
全面エッチバックして、前記オンチップマイクロレンズ部材に１次のオンチップマイクロレンズを転写し、同時に前記オンチップマイクロレンズ部材の開口を通じて、上面から前記半導体基板の途中までエッチングして１次の開口部を形成する工程を有する
請求項２記載の固体撮像装置の製造方法。
【請求項４】
前記１次の開口部を形成した後、
前記１次のオンチップマイクロレンズおよび前記オンチップマイクロレンズ部材の面上に、前記１次の開口部を除いて前記レジストマスクを形成する工程と、
前記レジストマスクを介して、前記１次の開口部内の前記半導体基板のみを底部まで選択的にドライエッチングで除去して２次の開口部を形成することにより、前記半導体基板を貫通する開口部を形成する工程を有する
請求項３記載の固体撮像装置の製造方法。
【請求項５】
全面エッチバックして前記１次のオンチップマイクロレンズから最終的なオンチップマイクロレンズを形成すると共に、前記２次の開口部の底面の前記層間絶縁膜を除去して、前記信号回路が露出する最終的な前記パッド部の開口部を形成する
請求項４記載の固体撮像装置の製造方法。
【請求項６】
前記１次の開口部内の前記半導体基板のエッチングを、ＳＦ６とＯ２ のガス系を用いて行い、
前記レジストマスクの除去を、有機溶剤、もしくはアッシング処理と有機溶剤により行う
請求項４又は請求項５記載の固体撮像装置の製造方法。
【請求項７】
前記オンチップマイクロレンズ上に形成したレジストマスクを介して、前記パッド部に対応する部分において、前記オンチップマイクロレンズ部材から前記半導体基板の底部までの各層を順次エッチングすることにより、前記半導体基板を貫通する開口部を形成して、その後前記レジストマスクを除去する
請求項２記載の固体撮像装置の製造方法。
【請求項８】
前記レジストマスクを除去した後、
全面エッチバックして前記１次のオンチップマイクロレンズから最終的なオンチップマイクロレンズを形成すると共に、前記開口部の底面の前記層間絶縁膜を除去して、前記信号回路が露出する最終的な前記パッド部の開口部を形成する工程を有する
請求項７記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の製造方法、特に、その電極取出しのためのパッド部の形成方法に関する。
【背景技術】
【０００２】
固体撮像装置、例えばＣＭＯＳ型の固体撮像装置においては、入射光に対する光電変換効率や感度の向上を図るため、半導体基板に光電変換部となるフォトダイオードを形成し、半導体基板の表面側に画素トランジスタ、さらには、信号回路を構成する多層配線層等を形成して、裏面側から光を入射させる裏面照射型固体撮像装置が提案されている（特許文献１、２、３参照）。
【０００３】
裏面照射型固体撮像装置では、半導体基板の表面側に形成された多層配線に所要の電位を供給するためのパッド部を、裏面側に設けるようにしている。図１５に、裏面照射型固体撮像装置の要部における概略断面構成を示す。図１５に示す断面構成は、特に、裏面照射型固体撮像装置の裏面側において、周辺領域に形成したパッド部６０を含む領域に位置するものである。
【０００４】
裏面照射型固体撮像装置７０は、半導体基板（例えば単結晶シリコン層）５３に光電変換部となるフォトダイオード（ＰＤ）５４と複数の画素トランジスタ（ＭＯＳトランジスタ）からなる複数の画素が形成された撮像領域と、周辺回路とを有する。また、裏面側の周辺領域には、多層配線層の所要の配線に接続されるパッド部、いわゆる電極取出しのためのパッド部６０が形成される。画素を構成する画素トランジスタは図示しないが、半導体基板５３の表面に形成される。さらに、半導体基板５３の表面側には、層間絶縁膜５０を介して多層の配線５２〔５２１，５２２，５２３〕を形成した多層配線層５１が形成される。この例では１層目配線５２１、２層目配線５２２、３層目配線５２３が形成され、これら配線はＣｕ配線、Ａｌ配線等で形成され、少なくともパッド部６０に臨む配線５２１ａはＡｌ配線で形成される。この多層配線層５１の表面側に例えばシリコン基板による支持基板６１が接着層６３を介して接合される。
【０００５】
一方、半導体基板５３の裏面側には、反射防止膜となる絶縁膜５５、パシベーション膜５６、オンチップカラーフィルタの下地密着層を兼ねる平坦化層５７が順に積層形成される。反射防止膜となる絶縁膜５５は、例えば下からＳｉＮ膜とＳｉＯ２膜の２層膜で形成される。平坦化層５７上に、撮像領域の画素すなわちフォトダイオード（ＰＤ）５４に対応して例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のオンチップカラーフィルタ５９が形成され、その上にオンチップマイクロレンズ５８が形成される。
【０００６】
撮像領域では、有効画素領域の外側に画素の黒レベルを規定するためのオプティカルブラック領域が形成される。オプティカルブラック領域では、有効画素領域での画素と同様の画素およびカラーフィルタが形成される。図示しないが、遮光膜が有効画素領域の各受光部、すなわちフォトダイオード（ＰＤ）５４およびパッド部６０を除いて、他の画素トランジスタ、周辺回路部を含む全面に形成される。パッド部６０では、多層配線層５１の所望の配線、この例では配線５２１ａを露出させる開口部６２が形成される。
【０００７】
図１６に、パッド部６０の形成方法の一例を示す。先ず、図１６Ａに示すように、半導体基板５３にフォトダイオード(ＰＤ)５４および画素トランジスタ（図示せず）からなる画素を形成し、半導体基板５３の表面側に多層配線層５１を形成し、多層配線層５１上に接着層６３を介して支持基板６１を接合する。さらに、半導体基板５３の裏面側に反射防止膜となる絶縁膜５５、パシベーション膜５６、オンチップカラーフィルタの下地密着層を兼ねる平坦化層５７を順に積層形成する。その後、パッド部６０に対応する部分の平坦化層５７、パシベーション膜５６、絶縁膜５５、半導体基板５３および多層配線層５１の１層目配線５２１ａに至る層間絶縁膜５０をエッチング除去して開口部６２を形成する。
【０００８】
次に、図１６Ｂに示すように、オンチップカラーフィルタ部材となる有機系膜、例えばレジスト膜を形成し、パターニングして、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のオンチップカラーフィルタ５９を形成する。さらに、オンチップマイクロレンズ部材５８Ａとなる有機系膜、例えばレジスト膜を形成し、エッチバック工程を有する転写法によりオンチップマイクロレンズ５８を形成するようにしている。
【０００９】
【特許文献１】特開２００５−３５３６３１号公報
【特許文献２】特開２００５−３４７７０７号公報
【特許文献３】特開２００５−３６３９５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、図１６に示す製法では、パッド部６０の開口部６２を形成した後に、オンチップカラーフィルタ５９およびオンチップマイクロレンズ５８を形成しているが、オンチップカラーフィルタ部材、オンチップマイクロレンズ部材となる有機膜、例えばレジスト膜を塗布した際に、ストライエーション、つまり塗布むらが発生する。すなわち、基板裏面側の平坦化膜５７から半導体基板５３を通り配線５２１ａに至る開口部６２を形成するので、開口部６２に３μｍ以上、例えば６μｍ程度の段差が生じる。このため、スピンコーティングでレジスト膜を塗布する際に、この段差を起点にストライエーションが発生する。このストライエーションにより、完成したオンチップカラーフィルタ５９、オンチップマイクロレンズ５８に不均一性が生じる。その結果、撮像特性にむらが発生し、固体撮像装置の信頼性を損ねる懼れが生じる。
【００１１】
本発明は、上述の点に鑑み、光入射側の裏面にパッド部の開口を有するも、撮像特性にむらを生じさせない信頼性の高い裏面照射型の固体撮像装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１２】
本発明に係る固体撮像装置の製造方法は、光電変換部を形成した半導体基板の一方の面側に層間絶縁膜を介して信号回路が形成され、他方の面側から前記光電変換部に光が入射される固体撮像装置の製造方法であって、光入射面側にオンチップカラーフィルタを形成する工程と、前記オンチップカラーフィルタを含む面上に、オンチップマイクロレンズ部材を形成する工程と、前記オンチップカラーフィルタ上に、前記オンチップマイクロレンズ部材から、オンチップマイクロレンズを形成する工程と、前記オンチップマイクロレンズ上に形成したレジストマスクを介して、パッド部に対応する部分の前記半導体基板を底部まで選択的にエッチングで除去して、前記半導体基板を貫通する開口部を形成する工程と、前記レジストマスクを除去する工程と、前記レジストマスクを除去した後、前記開口部の底面の前記層間絶縁膜をエッチングで除去して、前記信号回路が露出する最終的なパッド部の開口部を形成する工程を有することを特徴とする。
【００１３】
本発明の固体撮像装置の製造方法では、オンチップカラーフィルタ及びオンチップマイクロレンズを形成した後、オンチップマイクロレンズ上に形成したレジストマスクを介して、パッド部に対応する部分の半導体基板を底部まで選択的にエッチングで除去して、半導体基板を貫通する開口部を形成し、レジストマスクを除去した後に開口部の底面の層間絶縁膜を除去して最終的なパッド部における開口部を形成するので、オンチップカラーフィルタ及びオンチップマイクロレンズを形成する際の有機系膜を、実質的な段差のない状態の下地に塗布形成することができる。これにより、有機系塗布膜に対して段差に起因したストライエーションが発生するのを防ぐことができる。
【発明の効果】
【００１４】
本発明に係る固体撮像装置の製造方法によれば、オンチップカラーフィルタ及びオンチップマイクロレンズの形成工程で、有機系塗膜にストライエーションの発生を防ぐことができるので、撮像特性にむらを発生させない、信頼性の高い裏面照射型の固体撮像装置を製造することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施の形態を説明する。
【００１６】
図１〜図３に、本発明に係る製造方法で得られた固体撮像装置の一実施形態の概略構成を示す。本実施形態の固体撮像装置は、裏面照射型のＣＭＯＳ固体撮像装置である。
本実施形態に係る固体撮像装置１は、図１に示すように、撮像領域３と周辺回路６、７と周辺の複数のパッド部５を有して構成される。
【００１７】
撮像領域３は、複数の単位画素が行列状に多数配列され、行単位でアドレス線等が設けられており、列単位で信号線等が設けられている。撮像領域３は、有効画素領域３ａと、画素の黒レベルを規定するオプティカルブラック領域３ｂとを有して形成される。オプティカルブラック領域３ｂも、有効画素３ａを構成する画素と同様の構成を有する画素から構成される。オプティカルブラック領域３ｂを構成する画素は、有効画素３ａの外側に配列される。そして、有効画素領域３ａの各画素の光電変換部（受光部）とパッド部５を除く他の全面は遮光膜により覆われている。
【００１８】
撮像領域３における各画素は、光電変換部となる例えばフォトダイオード（ＰＤ）と、複数の画素トランジスタ（ＭＯＳトランジスタ）で構成される。画素トランジスタは、例えば、転送トランジスタと、リセットトランジスタと、増幅トランジスタと、選択トランジスタの４トランジスタで構成することができる。あるいは転送トランジスタと、リセットトランジスタと、増幅トランジスタの３トランジスタで構成することもできる。その他のトランジスタ構成とすることもできる。
【００１９】
図２に、単位画素の断面構造の一例を示す。この例では、第１導電型例えばｎ型の半導体基板に相当するシリコン半導体層１０に第２導電型となる例えばｐ型の画素分離領域３２を形成し、各画素領域に光電変換部となるフォトダイオード（ＰＤ）１１と複数の画素トランジスタＴｒ１，Ｔｒ２を形成して単位画素３１が構成される。フォトダイオード１１は、ｐ型画素分離領域３２と複数の画素トランジスタＴｒ１，Ｔｒ２が形成される比較的深いｐ型半導体ウェル領域３５とに囲まれたｎ型の半導体層１０と、表裏面側の暗電流を抑制するためのｐ＋アキュミュレーション層３３、３４とで形成される。フォトダイオード１１を構成するｎ型の半導体層１０は、表面側の高濃度のｎ＋電荷蓄積領域１０ａと半導体層１０で形成される低濃度のｎ型領域１０ｂとにより構成される。半導体層１０の裏面側に延びるｎ型領域１０ｂは、画素トランジスタＴｒ１，Ｔｒ２が形成されたｐ型半導体ウェル領域３５の下まで延長して形成される。
【００２０】
複数の画素トランジスタＴｒ１，Ｔｒ２は、前述と同様に、例えば４トランジスタで形成することができる。図示では、転送トランジスタをＴｒ１で示し、その他のリセットトランジスタ、増幅トランジスタおよび選択トランジスタをＴｒ２で示す。画素トランジスタＴｒ１は、フローティングディフージョン（ＦＤ）となるｎ＋ソース・ドレイン領域３７と、フォトダイオード１１のｎ＋電荷蓄積領域１０ａと、ゲート絶縁膜を介して形成したゲート電極４１とにより形成される。画素トランジスタＴｒ２は、対のソース・ドレイン領域３８、３９と、ゲート絶縁膜を介して形成されたゲート電極４２とにより形成される。
【００２１】
半導体層１０の表面側には、層間絶縁膜１４を介して多層の配線Ｍ１〜Ｍ３を形成した多層配線層９が形成され、さらに、多層配線層９上に例えばシリコン基板による支持基板８が接着層１５を介して接合される。１層目〜３層目の配線Ｍ１〜Ｍ３は、所謂信号回路を構成するもので、例えばダマシン法によるＣｕ配線、あるいはＡｌ配線で形成されるが、後述するように少なくともパッド部に臨んでワイヤボンディング時のＡｕ細線と接続する配線（１層目の配線Ｍ１に相当する）はＡｌ配線で形成される。プロセス上、１層目配線Ｍ１は全てＡｌで形成するのが好ましい。
【００２２】
また、半導体層１０の裏面には、反射防止膜４５となる絶縁膜が形成される。この反射防止膜４５は、例えば半導体層１０側からシリコン窒化（ＳｉＮ）膜１２とシリコン酸化（ＳｉＯ２）膜１３の積層膜で形成される。この反射防止膜４５上にフォトダイオード１１の受光部に対応する部分を除いて遮光膜１６が形成され、さらにパシベーション膜１７、オンチップカラーフィルタの下地密着層を兼ねる平坦化膜１８が順次形成される。パシベーション膜１７は、上記平坦化膜を構成するものであってもよい。遮光膜１６は、金属膜で形成される。さらに、平坦化膜１８上に例えば原色の赤（Ｒ），緑（Ｇ），青（Ｂ）のオンチップカラーフィルタ１９が形成され、その上にオンチップマイクロレンズ２１が形成される。
【００２３】
一方、周辺回路６、７としては、図示しないが、垂直駆動回路、カラム信号処理回路、水平駆動回路、出力回路、制御回路等を有して構成される。制御回路は、垂直同期信号、水平同期信号およびマスタクロックに基いて、垂直駆動回路、カラム信号処理回路および水平駆動回路などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路、カラム信号処理回路および水平駆動回路等に入力する。垂直駆動回路は、例えばシフトレジスタによって構成され、撮像領域３の各画素を行単位で順次垂直方向に選択走査し、垂直信号線を通して各画素の光電変換部において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路に供給する。カラム信号処理回路は、画素の例えば列毎に配置され、１行分の画素から出力される信号を画素列毎にオプティカルブラック領域の黒基準画素からの信号によってノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路の出力段には、水平選択スイッチが水平信号線との間に接続されて設けられる。水平駆動回路は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路の各々を順番に選択し、カラム信号処理回路の各々から画素信号を水平信号線に出力させる。出力回路は、カラム信号処理回路の各々から水平信号線を通して順次に供給される信号に対し、信号処理を行って出力する。
【００２４】
パッド部５は、図３（図１のＡ−Ａ線上の断面図）に示すように、オンチップマイクロレンズが形成された裏面側の周辺部に、オンチップマイクロレンズ部材の表面からＡｌ配線に達する開口部２０が形成される。Ａｌ配線の表裏面には、図示しないがバリアメタル膜、例えばＴｉＮ膜、ＴｉＮ／Ｔｉ膜、ＴｉＮ／Ｔｉ／ＴｉＮ膜、Ｔｉ／ＴｉＮ／Ｔｉ膜などが被覆される。この開口部２０では、Ａｕ細線によるワイヤボンディングの際にＡｕ細線が半導体層１０に電気的に短絡して不都合を生じさせないために、例えば開口部を取り囲むように半導体層１０内に例えば絶縁分離層２７を形成して置くこともできる。
【００２５】
次に、図４〜図９を用いて、本発明に係る固体撮像装置の製造方法の第１実施形態を説明する。同図は、図１のＡ−Ａ線上の断面構造である。
【００２６】
まず、図４Ａに示すように、半導体基板に相当する半導体層、例えばシリコン半導体層１０と、シリコン半導体層１０の表面側に形成した多層配線層９と、多層配線層９の表面側に接着層１５を介して接合した支持基板８とからなる構成体を作製する。シリコン半導体層１０の撮像領域には、光電変換部となるフォトダイオード（ＰＤ）１１と複数の画素トランジスタからなる複数の画素が２次元状に配列形成されている。
この構成体を形成する方法としては、例えば、シリコン半導体基板の一の面側に複数の画素を形成し、その一の面側上に多層配線層９を形成し、さらに接着層１５を介して例えばシリコン基板による支持基板８を張り合わせ、シリコン半導体基板の他方の面側からシリコン半導体層１０として残る厚さまで除去する方法がある。
【００２７】
多層配線層９においては、信号回路やその他の配線を含む複数層の配線Ｍ１〜Ｍ３が層間絶縁膜１４を介して形成されており、層間絶縁膜１４には、例えばシリコン酸化（ＳｉＯ２）膜が用いられる。図４Ａにおける多層配線層９は、１層目配線Ｍ１、２層目配線Ｍ２、３層目配線Ｍ３の計３層の配線を構成する例である。配線Ｍ１，Ｍ２，Ｍ３は、Ｃｕ、Ａｌなどで形成することができる。配線Ｍ１のうちの配線Ｍ１ａは、後述する電極取り出しのためのパッド部において、例えばＡｕ細線がワイヤボンディングされる例えばＡｕ細線と相性のよいＡｌ配線で形成される。Ａｌ配線の表裏面は、図示しないが、前述したようにバリアメタル膜が形成される。
【００２８】
次に、図４Ｂに示すように、シリコン半導体層１０の裏面上に反射防止膜４５となる絶縁膜を形成する。この反射防止膜４５は、シリコン半導体層１０側から例えばシリコン窒化（ＳｉＮ）膜１２とシリコン酸化（ＳｉＯ２）膜１３の積層膜で形成する。
【００２９】
次に、図５Ｃに示すように、反射防止膜４５上にパシベーション膜１７を形成し、さらに、図５Ｄに示すように、パシベーション膜１７上に、オンチップカラーフィルタとの密着を良くするための下地密着層を兼ねた平坦化膜１８を形成する。
【００３０】
次に、図６Ｅに示すように、平坦化膜１８上にカラーフィルタ１９を形成する。この例のオンチップカラーフィルタ１９は、例えば、原色の赤（Ｒ）、緑（Ｇ）および青（Ｂ）から成る。オンチップカラーフィルタ１９は次のようにして形成することができる。段差のない平坦化膜１８上に第１色のカラーフィルタ用の有機系膜、例えばレジスト膜をコーター・デベロッパーにより塗布した後、パターニングして第１色カラーフィルタを形成する。次に、第２色のカラーフィルタ用のレジスト膜を塗布しパターニングして第２色カラーフィルタを形成し、同様にして第３色カラーフィルタを形成する。段差のない状態で平坦化膜１８上にカラーフィルタ用のレジスト膜を形成するので、塗布されたレジスト膜にはストライエーションが発生しない。
【００３１】
次に、図６Ｆに示すように、オンチップカラーフィルタ１９上を含む全面に、オンチップマイクロレンズ部材２１Ａをコーター・デベロッパーにより塗布形成する。このオンチップマイクロレンズ部材２１Ａとしては、有機系膜、例えばネガ型レジスト膜が用いられる。オンチップマイクロレンズ部材２１Ａを塗布した後、リソグラフィー技術およびエッチング技術を用いて、パッド部を形成すべき部分のオンチップマイクロレンズ部材２１Ａを選択的に除去して開口２３を形成する。このレジスト膜によるオンチップマイクロレンズ部材２１Ａは、パッド部の開口部のような大きな段差が形成されない状態、つまり実質的に段差のない状態で下地面に塗布されるので、塗布されたオンチップマイクロレンズ部材２１Ａにはストライエーションが発生しない。
【００３２】
次に、図７Ｇに示すように、オンチップマイクロレンズ部材２１Ａ上、すなわち、オンチップマイクロレンズ部材２１Ａのオンチップカラーフィルタ１９に対応する上面に、各画素毎にオンチップマイクロレンズに相当する所要の曲率を有するレンズ形状部材２４を形成する。このレンズ形状部材２４は、例えばポジ型レジスト膜を用い、このポジ型レジスト膜を塗布し、各画素に対応するようにパターニングした後、リフロー処理して形成する。
【００３３】
次に、図７Ｈに示すように、全面エッチバック処理を行う。このエッチバック処理でレンズ形状部材２４のレンズ形状をオンチップマイクロレンズ部材２１Ａに転写する。この転写により１次のオンチップマイクロレンズ２１ａが形成されるが、最終的なオンチップマイクロレンズ２１ではない。同時に、この全面エッチバック処理により、オンチップマイクロレンズ部材２１Ａの開口２３を通して平坦化膜１８、パシベーション膜１７、反射防止膜４５およびシリコン半導体層１０の一部途中までをエッチング除去して、１次の開口部２０ａを形成する。このエッチバック処理で、転写された１次のオンチップマイクロレンズ２１ａ及び他部のオンチップマイクロレンズ部材２１Ａの表面は、硬化される。
【００３４】
次に、図８Ｉに示すように、開口２３を除くオンチップマイクロレンズ部材２１Ａ及び１次のオンチップマイクロレンズ２１ａ上にレジストマスク２５を形成する。
【００３５】
次に、図８Ｊに示すように、このレジストマスク２５を介してドライエッチングにより、１次の開口部２０ａ内のシリコン半導体層１０のみを全てエッチング除去し、２次の開口部２０ｂを形成する。すなわち、多層配線層９の層間絶縁膜１４に至る全てのシリコン半導体層１０をエッチング除去する。このときのレジストマスク２５は、通常の半導体プロセスで使用されるレジストであればどれでもよい。
【００３６】
次に、図９Ｋに示すように、レジストマスク２５を剥離・除去する。オンチップマイクロレンズ部材２１Ａのレジストと、レジストマスク２５のレジストは互いに材質が異なり、しかもエッチバック処理でオンチップマイクロレンズ部材２１Ａ及び１次オンチップマイクロレンズ２１ａの表面が硬化されていることにより、レジストマスク２５の剥離は容易に行える。
【００３７】
また、図８Ｊのエッチング工程では、ＳＦ６ 及びＯ２ 系のガスを用いてシリコン半導体層１０をドライエッチングすることにより、反応生成物の発生を防ぐことができる。あるいは、反応生成物の発生を極力抑えることができ、レジストマスク２５表面への反応生成物の付着を極めて少なくすることができる。これにより、有機溶剤例えばシンナー、あるいはアッシング処理と有機溶剤例えばシンナーによって、１次のオンチップマイクロレンズ２１ａに異常を起こさずに、レジストマスク２５のみを容易に剥離・除去することができる。
【００３８】
因みに、図１４に示すように、レジストマスク１０１を介して、シリコン半導体層１０２だけでなく、シリコン半導体層１０２とワイヤボンディングを行う多層配線層１０３のＡｌ配線１０４との間の層間絶縁膜１０５までエッチングしたとする。この場合、Ａｌ配線１０４が臨むようにエッチングされるため、レジストマスク１０１の表面に、反応生成物１０６が多量に付着する。この反応生成物１０６の主なものは、Ａｌ配線１０４表面のバリアメタル膜（前述した例えばＴｉＮ膜）１０７がエッチングされて発生した反応生成物である。この反応生成物１０６が多量に付着すると、シンナー、アッシング処理などによるレジストマスクの剥離が困難になる。
【００３９】
第１実施形態の図８Ｊの工程では、ＳＦ６ 及びＯ２ 系のガスを用いてシリコン半導体層１０のみのエッチングで止め、Ａｌ配線Ｍ１ａを露出させるまでエッチングしないので、その後のレジストマスク２５の剥離が容易になる。
【００４０】
次に、図９Ｌに示すように、１次のオンチップマイクロレンズ２１ａを形成するために行ったエッチバック条件と同様の条件で、２回目の全面エッチバック処理を行い、最終的なオンチップマイクロレンズ２１を形成する。同時にこの全面エッチバック処理で、２次の開口部２０ｂ内において、シリコン半導体層１０とワイヤボンディングするＡｌ配線Ｍ１ａとの間の層間絶縁膜１４をエッチング除去し、Ａｌ配線が露出する最終的な開口部２０を形成する。この開口部２０の形成で目的のパッド部５を形成する。
【００４１】
なお、予め、開口部２０の周囲に相当するシリコン半導体層１０に絶縁分離層２７を形成して置くことにより、開口部２０内にＡｕ細線などのボンディングワイヤをボンディングしたときに、ボンディングワイヤとシリコン半導体層１０とが接触しても、他部のシリコン半導体層１０との電気的短絡は阻止できる。
【００４２】
第１実施形態に係る固体撮像装置の製造方法によれば、パッド部５の開口部２０を形成する前に、基板表面（いわゆる下地面）に実質的な段差のない状態で、オンチップカラーフィルタ及びオンチップマイクロレンズを形成するための有機系膜である例えばレジスト膜を塗布することになる。このレジスト塗布作業において、下地面には段差がないので、レジスト膜に対して、パッド部における開口部段差に起因したストライエーションの発生を防ぐことができる。ストライエーションを防ぐことにより、均一性のよいオンチップカラーフィルタ１９及びオンチップマイクロレンズ２１の形成ができ、撮像特性にむらがない信頼性の高い固体撮像装置を製造することができる。
【００４３】
１次のオンチップマイクロレンズ２１ａを転写するエッチバック処理で、同時に平坦化膜１８、パシベーション膜１７、反射防止膜４５およびシリコン半導体層１０の一部までエッチングして１次の開口部２０ａを形成することにより、最終的な開口部２０を形成するためのエッチング工程が簡素化される。因みに、オンチップマイクロレンズ部材２１Ａに開口２３を形成せず、後から一括してパッド部の開口部２０ｂを形成するような場合、通常のドライエッチングを用いるときは、オンチップマイクロレンズ部材２１Ａのエッチングと、平坦化膜１８、パシベーション膜１７および反射防止膜４５までのエッチングと、シリコン半導体層１０のエッチングとは、それぞれエッチングガスを選択して行うことになり、エッチング工程が煩雑になる。
【００４４】
本実施形態では、１回目の全面エッチバック処理後に、シリコン半導体層１０のみを選択的にエッチング除去して２次の開口部２０ｂを形成している。そして、そのシリコン半導体層１０のドライエッチングをＳＦ６とＯ２ のガス系を用いて行っているので、反応生成物の発生を防ぎ、その後に除去されるレジストマスク２５の除去性を高めることができる。しかも、１次のオンチップマイクロレンズ２１ａおよびオンチップマイクロレンズ部材２１Ａの表面がエッチバック処理により硬化していることと相俟って、レジストマスク除去工程で、レジストマスク２５のみを、容易に剥離することができる。このレジストマスク２５の除去工程では、有機溶剤例えばシンナー、もしくはアッシング処理と有機溶剤例えばシンナーにより、オンチップマイクロレンズ２１ａに異常を起こさずにレジストマスク２５のみを除去することができる。
【００４５】
また、２回目の全面エッチバック処理で最終的なオンチップマイクロレンズ２１の形成と共に、信号回路側の１層目のＡｌ配線Ｍ１ａとシリコン半導体層１０間の薄い層間絶縁膜１４を除去して、電極取り出し部となるＡｌ配線Ｍ１ａを露出させているので、Ａｌ配線Ｍ１ａのエッチング量を減らすことができる。
【００４６】
図１０〜図１３に、本発明に係る固体撮像装置の製造方法の第２実施形態を示す。同図  は、図１のＡ―Ａ線上の断面に相当する。
【００４７】
図１０Ａの前段までの工程は、前述した図４Ａ〜図６Ｅまでの工程と同様である。本実施形態においては、図１０Ａに示すように、オンチップカラーフィルタ１９を形成した後、オンチップカラーフィルタ１９上を含む全面にオンチップマイクロレンズ部材２１Ａとなる有機系膜、例えばネガ型レジスト膜をコーター・デベロッパーにより塗布する。このオンチップマイクロレンズ部材２１Ａは、第１実施形態と同様に、実質的に段差がない下地面に塗布されるので、塗布されたオンチップマイクロレンズ部材２１Ａにストライエーションが発生しない。
【００４８】
次に、図１０Ｂに示すように、オンチップマイクロレンズ部材２１Ａ上、すなわち、オンチップマイクロレンズ部材２１Ａのオンチップカラーフィルタ１９に対応する上面に、各画素毎にオンチップマイクロレンズに相当する所要の曲率を有するレンズ形状部材２４を形成する。このレンズ形状部材２４は、ポジ型レジスト膜を塗布し、各画素に対応するようにパターニングした後、リフロー処理して形成する。
【００４９】
次に、図１１Ｃに示すように、全面エッチバック処理を行う。このエッチバック処理でレンズ形状部材２４のレンズ形状をオンチップマイクロレンズ部材２１Ａに転写する。この転写により１次のオンチップマイクロレンズ２１ａが形成されるが、最終的なオンチップマイクロレンズではない。このエッチバック処理で、転写された１次のオンチップマイクロレンズ２１ａおよびオンチップマイクロレンズ部材２１Ａの表面は、硬化される。
【００５０】
次に、図１１Ｄに示すように、パッド部を形成する位置に開口２５ａを有するレジストマスク２５を、１次のオンチップマイクロレンズ２１ａ上およびオンチップマイクロレンズ部材２１Ａ上の全面に形成する。このときのレジストマスク２５は、前述と同様に通常の半導体プロセスで使用されるレジストであればどれでもよい。
【００５１】
次に、図１２Ｅに示すように、このレジストマスク２５を介してオンチップマイクロレンズ部材２１Ａの表面からシリコン半導体層１０の全てまでをドライエッチングして１次の開口部２０ｄを形成する。このときのドライエッチングでは、オンチップマイクロレンズ部材２１Ａのエッチングと、平坦化膜１８、パシベーション膜１７および反射防止膜４５のエッチングと、シリコン半導体層１０のエッチングとにおいて、それぞれ用いるエッチングガス系が異なる。
【００５２】
次に、図１２Ｆに示すように、レジストマスク２５を有機溶剤例えばシンナー、あるいはアッシング処理と有機溶剤例えばシンナーにより、剥離・除去する。前工程でのエッチングは、シリコン半導体層１０までであり、Ａｌ配線Ｍ１ａが露出するまで行わないので、反応生成物の発生を防ぐことができ、あるいは反応生成物の発生を極めて少なく抑えてレジストマスク表面への反応生成物の付着を極めて少なくすることができる。これにより、有機溶剤例えばシンナー、あるいはアッシング処理と有機溶剤例えばシンナーによって、１次のオンチップマイクロレンズ２１ａに異常を起こさずに、レジストマスク２５のみを容易に剥離、除去することができる。
【００５３】
次に、図１３に示すように、１次のオンチップマイクロレンズ２１ａを形成するために行ったエッチバック条件と同様の条件で、２回目の全面エッチバック処理を行い、最終的なオンチップマイクロレンズ２１を形成する。同時に、この全面エッチバックにより、シリコン半導体層１０とワイヤボンディングするＡｌ配線Ｍ１ａとの間の層間絶縁膜１４がエッチバック除去され、Ａｌ配線が露出する最終的な開口部２０を形成する。この開口部２０の形成で目的のパッド部５を形成する。
【００５４】
なお、予め、開口部２０の周囲に相当するシリコン半導体層１０に絶縁分離層２７を形成して置くことにより、開口部２０内にＡｕ細線などのボンディングワイヤをボンディングしたときに、ボンディングワイヤとシリコン半導体層１０とが接触しても、他部のシリコン半導体層１０との電気的短絡は阻止できる。
【００５５】
第２実施形態に係る固体撮像装置の製造方法によれば、パッド部の開口部を形成する前に、基板表面（いわゆる下地面）に実質的な段差のない状態で、オンチップカラーフィルタ及びオンチップマイクロレンズを形成するための有機系膜である例えばレジスト膜を塗布している。このレジスト塗布作業において、下地面に段差がないので、レジスト膜に対して、パッド部における開口部段差に起因したストライエーションの発生を防ぐことができる。ストライエーションを防ぐことにより、むらのないオンチップカラーフィルタ１９及びオンチップマイクロレンズ２１の形成ができ、撮像特性にむらがない信頼性の高い固体撮像装置を製造することができる。
【００５６】
また、レジストマスク２５を介した選択エッチングでは、表面のオンチップマイクロレンズ部材２１ＡからＡｌ配線Ｍ１ａが露出しないシリコン半導体層１０までをドライエッチングし、１次の開口部２０ｄを形成している。このことにより、反応生成物の発生を防ぎ、レジストマスク２５の除去性を高めることができる。しかも、１次のオンチップマイクロレンズ２１ａおよびオンチップマイクロレンズ部材２１Ａの表面がエッチバック処理により硬化していることと相俟って、レジストマスク２５のみを、容易に剥離・除去することができる。すなわち、１次のオンチップマイクロレンズ２１ａに影響を与えずにレジストマスクのみを剥離・除去することができる。
【００５７】
また、２回目の全面エッチバック処理で、最終的なオンチップマイクロレンズ２１の形成と共に、パッド部５のＡｌ配線Ｍ１ａを露出させているので、Ａｌ配線Ｍ１ａのエッチング量を減らすことができる。
【図面の簡単な説明】
【００５８】
【図１】裏面照射型のＣＭＯＳ固体撮像装置の概略構成図である。
【図２】単位画素の断面図である。
【図３】パッド部分を示す図１のＡ−Ａ線上の断面図である。
【図４】Ａ〜Ｂ  本発明に係る固体撮像装置の製造方法の第１実施の形態を示す製造工程図（その１）である。
【図５】Ｃ〜Ｄ  本発明に係る固体撮像装置の製造方法の第１実施の形態を示す製造工程図（その２）である。
【図６】Ｅ〜Ｆ  本発明に係る固体撮像装置の製造方法の第１実施の形態を示す製造工程図（その３）である。
【図７】Ｇ〜Ｈ  本発明に係る固体撮像装置の製造方法の第１実施の形態を示す製造工程図（その４）である。
【図８】Ｉ〜Ｊ  本発明に係る固体撮像装置の製造方法の第１実施の形態を示す製造工程図（その５）である。
【図９】Ｋ〜Ｌ  本発明に係る固体撮像装置の製造方法の第１実施の形態を示す製造工程図（その６）である。
【図１０】Ａ〜Ｂ  本発明に係る固体撮像装置の製造方法の第２実施の形態を示す製造工程図（その１）である。
【図１１】Ｃ〜Ｄ  本発明に係る固体撮像装置の製造方法の第２実施の形態を示す製造工程図（その２）である。
【図１２】Ｅ〜Ｆ  本発明に係る固体撮像装置の製造方法の第２実施の形態を示す製造工程図（その３）である。
【図１３】本発明に係る固体撮像装置の製造方法の第２実施の形態を示す製造工程図（その４）である。
【図１４】本発明の説明に供する説明図である。
【図１５】裏面照射型固体撮像装置の要部の断面図である。
【図１６】Ａ〜Ｂ  従来の裏面照射型固体撮像装置のパッド部の形成方法の一例を示す製造工程図である。
【符号の説明】
【００５９】
１・・固体撮像装置、３・・撮像領域、５・・パッド部、６，７・・周辺回路、８・・支持基板、９・・多層配線層、１０・・シリコン半導体層、１１・・フォトダイオード（ＰＤ）、Ｔｒ１、Ｔｒ２・・画素トランジスタ、１４・・層間絶縁膜、Ｍ１〜Ｍ３・・配線、Ｍ１ａ・・Ａｌ配線、１５・・接着層、１７・・パシベーション膜、１８・・平坦化膜、１９・・オンチップカラーフィルタ、２０・・開口部、２０ａ・・１次の開口部、２０ｂ・・２次の開口部、２１・・オンチップマイクロレンズ、２１Ａ・・オンチップマイクロレンズ部材、２１ａ・・１次のオンチップマイクロレンズ、２３・・開口、２４・・レンズ形状部材、２５・・レジストマスク、４５・・反射防止膜
【図１】
0005422914.tif 000002
【図２】
0005422914.tif 000003
【図３】
0005422914.tif 000004
【図４】
0005422914.tif 000005
【図５】
0005422914.tif 000006
【図６】
0005422914.tif 000007
【図７】
0005422914.tif 000008
【図８】
0005422914.tif 000009
【図９】
0005422914.tif 000010
【図１０】
0005422914.tif 000011
【図１１】
0005422914.tif 000012
【図１２】
0005422914.tif 000013
【図１３】
0005422914.tif 000014
【図１４】
0005422914.tif 000015
【図１５】
0005422914.tif 000016
【図１６】
0005422914.tif 000017