(57)【特許請求の範囲】
【請求項１】
負荷に定格出力電流である定電流を供給する定電流電源と、
前記負荷と並列に接続された容量素子と、
前記負荷と並列に接続されたサイリスタと、
を備え、
前記サイリスタは、
ブレークオーバ電圧が前記容量素子の耐圧より低く、且つ保持電流が前記定電流電源の定格出力電流より小さく、且つ定格電流が前記定電流電源の定格出力電流より大きい
ことを特徴とする定電流発生回路。
【請求項２】
前記サイリスタは、ブレークオーバ電圧が前記定電流電源の定格出力電圧より高い
ことを特徴とする請求項１に記載の定電流発生回路。
【請求項３】
前記負荷は発光ダイオードであり、
前記サイリスタは、
ブレークオーバ電圧が、前記発光ダイオードに逆方向電圧を印加した時にアバランシェ現象が発生する電圧より低い
ことを特徴とする請求項１または請求項２に記載の定電流発生回路。
【請求項４】
前記サイリスタは、双方向性の２端子サイリスタ
であることを特徴とする請求項１から請求項３のいずれか１項に記載の定電流発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流発生回路に関する。
【背景技術】
【０００２】
入力側が交流または直流で駆動され、出力側に接続された負荷に規定されたバイアスを供給する電源回路では、出力側に規定されたバイアスの平滑化を図るためキャパシタが接続されている（例えば、特許文献１参照）。また、このような電源回路において、異常電流が流れた際に負荷を保護するために、双方向サイリスタとダイアックを合体させた半導体素子を用いる方法が開示されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平２００７−３３６６８２号公報
【特許文献２】実開平５−５９８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の電源回路が定電流電源を使用した電源回路（定電流発生回路）であって、負荷がオープン状態になる故障が生じた場合、定電流電源が出力側に定電流を流すように制御する結果、出力電圧が上昇する。このため、キャパシタにかかる電圧がキャパシタの耐圧を超えてしまい、キャパシタを破損してしまう場合がある。キャパシタの破損を防ぐには、耐圧の高いキャパシタを用いる手法と、特許文献１のように過電圧検出回路を設けて定電流電源の出力を停止させる手法がある。ところが、耐圧の高いキャパシタを使用するとサイズ又はコストがアップするという課題があった。また、過電圧検出回路を用いる場合、回路構成が複雑になるという課題があった。
【０００５】
本発明は、上記の問題点に鑑みてなされたものであって、耐圧の高いキャパシタ（容量素子）や過電圧検出回路を用いることなく、負荷がオープン状態となる故障時にもキャパシタ（容量素子）の破損を防止可能な定電流発生回路を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記問題を解決するために、本発明は、負荷に定格出力電流である定電流を供給する定電流電源と、前記負荷と並列に接続された容量素子と、前記負荷と並列に接続されたサイリスタと、を備え、前記サイリスタは、ブレークオーバ電圧が前記容量素子の耐圧より低く、且つ保持電流が前記定電流電源の定格出力電流より小さく、且つ定格電流が前記定電流電源の定格出力電流より大きいことを特徴とする定電流発生回路である。
【０００７】
また、本発明は、上記発明において、前記サイリスタは、ブレークオーバ電圧が前記定電流電源の定格出力電圧より高くしてもよい。
【０００８】
また、本発明は、上記発明において、前記負荷は発光ダイオードであり、前記サイリスタは、ブレークオーバ電圧が、前記発光ダイオードに逆方向電圧を印加した時にアバランシェ現象が発生する電圧より低くしてもよい。
【０００９】
また、本発明は、上記発明において、前記サイリスタは、双方向性の２端子サイリスタであるようにしてもよい。
【発明の効果】
【００１０】
本発明によれば、定電流電源の出力側に、負荷と並列に容量素子と、容量素子の耐圧よりブレークオーバ電圧が低いサイリスタとを接続したので、負荷がオープン状態になる故障が発生した場合、定電流電源が定電流を流そうとして出力電圧が上昇するが、容量素子の耐圧を超える前にサイリスタが導通状態になる。サイリスタが導通状態になると、サイリスタには保持電流が流れるので、定電流電源の出力電圧の上昇が止まる。このため、定電流電源の出力電圧は、容量素子の耐圧を超えることがなく、容量素子の破損を防ぐことができる。よって、耐圧の高い容量素子や過電圧検出回路を用いることなく、負荷がオープン状態となる故障時にも容量素子の破損を防止可能になる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態による定電流発生回路を示すブロック図である。
【図２】同実施形態における定電流発生回路の動作を示すタイムチャートである。
【図３】本発明の第２の実施形態による定電流発生回路を示すブロック図である。
【発明を実施するための形態】
【００１２】
［第１の実施形態］
以下、本発明の一実施形態による定電流発生回路を図面を参照して説明する。
図１は、本実施形態による定電流発生回路１０を示す概略ブロック図である。
この図において、定電流発生回路１０は、定電流電源１、出力キャパシタ２、及びサイリスタ３を備える。
【００１３】
定電流電源１は、電源線Ｌ１及び電源線Ｌ２を介して負荷４に接続される。定電流電源１は、定電流を生成し、生成した定電流を負荷４に供給する。定電流電源１は、所望の定格出力電流である定電流を負荷４に供給し、負荷４の電気抵抗により定格出力電圧が定められる。なお、定電流の向きは、電源線Ｌ１から負荷４を介して電源線Ｌ２に向かう方向に流れる。また、定格出力電圧は、定電流が負荷４に流れている場合における電源線Ｌ１と電源線Ｌ２との間の電位差を示す。
【００１４】
出力キャパシタ２（容量素子）は、一端に電源線Ｌ１が、他端に電源線Ｌ２が、それぞれ接続される。すなわち、出力キャパシタ２（容量素子）は、負荷４と並列に接続される。
【００１５】
サイリスタ３（ＴＨＹ）は、例えば、双方向型の２端子サイリスタである。サイリスタ３は、一方の端子に電源線Ｌ１が、他方の端子に電源線Ｌ２が、それぞれ接続される。サイリスタ３は、負荷４と並列に接続される。すなわち、サイリスタ３は、出力キャパシタ２と負荷４との両方と並列に接続される。また、サイリスタ３のブレークオーバ電圧は、出力キャパシタ２の耐圧より低く、且つ定電流電源１の定格出力電圧より高い。さらに、サイリスタ３の保持電流は、定電流電源１の定格出力電流より小さく、且つサイリスタ３の定格電流は、定電流電源１の定格出力電流より大きい（関係式（１）、及び（２）を参照）。
【００１６】
（定電流電源１の定格出力電圧）＜（サイリスタ３のブレークオーバ電圧）＜（出力キャパシタ２の耐圧）  ・・・  （１）
【００１７】
（サイリスタ３の保持電流）＜（定電流電源１の定格出力電流）＜（サイリスタ３の定格電流）  ・・・  （２）
【００１８】
負荷４は、電源線Ｌ１及び電源線Ｌ２を介して定電流電源１に接続される。負荷４は、定電流電源１によって定電流が供給される回路又は素子を示す。
【００１９】
ここで、ブレークオーバ電圧とは、サイリスタ３がターンオン状態（導通状態）に移行するまでの最大電圧を示す。つまり、サイリスタ３は、ブレークオーバ電圧に達するとターンオン状態（導通状態）に移行する。また、保持電流とは、サイリスタ３がターンオン状態（導通状態）を保持するために必要な導通電流を示す。従って、サイリスタ３は、ターンオン状態（導通状態）において、その導通電流が保持電流未満になった場合に、ターンオフ状態（遮断状態）に移行する。また、サイリスタ３の定格電流とは、サイリスタ３がターンオン状態（導通状態）にある場合に、サイリスタ３に流すことが可能な電流値である。
【００２０】
ここで、定電流電源１によって負荷４に供給される定格出力電流が、例えば、３０ｍＡ（ミリアンペア）であり、負荷４に対する定格出力電圧が、例えば、１２Ｖ（ボルト）である。また、出力キャパシタ２の耐圧が、例えば、２５Ｖである。この場合、サイリスタ３の保持電流は、例えば、２０ｍＡであり、定電流電源１の定格出力電流３０ｍＡより小さい値である。また、サイリスタ３の定格電流は、例えば、４０ｍＡであり、定電流電源１の定格出力電流３０ｍＡより大きい値である。また、サイリスタ３のブレークオーバ電圧は、例えば、２０Ｖであり、定電流電源１の定格出力電圧１２Ｖより高く、出力キャパシタ２の耐圧２５Ｖより低い値である。
【００２１】
次に、本実施形態の動作について説明する。
ここでは、図１における負荷４の両端に流れる出力電流をＩｏｕｔ、定電流電源１の出力電圧をＶｏｕｔとし、サイリスタ３の通過電流（導通電流）をＩＴＨＹとして説明する。
図２は、本実施形態における定電流発生回路１０の動作を示すタイムチャートである。
図２（ａ）は、定電流電源１の出力電圧Ｖｏｕｔを示すグラフである。このグラフにおいて、縦軸は、電圧を示し、横軸は時間（ｔ）を示す。ここで、定電流電源１の出力電圧Ｖｏｕｔは、電源線Ｌ１と電源線Ｌ２との間の電位差を示す。
【００２２】
図２（ｂ）は、負荷４の両端に流れる出力電流Ｉｏｕｔを示すグラフである。このグラフにおいて、縦軸は、電流を示し、横軸は時間（ｔ）を示す。ここで、出力電流Ｉｏｕｔは、電源線Ｌ１から負荷４を介して電源線Ｌ２に出力される電流を示す。
図２（ｃ）は、サイリスタ３の通過電流（導通電流）ＩＴＨＹを示すグラフである。このグラフにおいて、縦軸は、電流を示し、横軸は時間（ｔ）を示す。ここで、サイリスタ３の通過電流（導通電流）ＩＴＨＹは、電源線Ｌ１からサイリスタ３を介して電源線Ｌ２に出力される電流を示す。
なお、図２（ａ）、（ｂ）、及び（ｃ）が示すグラフにおいて、横軸（ｔ）のタイムスケールは共通のスケールになっている。
【００２３】
図２では、時刻Ｔ１において負荷４がオープン状態になる故障が生じた場合を示す。時刻０から時刻Ｔ１までの期間では、図２（ａ）における定電流電源１の出力電圧Ｖｏｕｔは、電圧値Ｖ１（例えば、１２Ｖ）を示し、図２（ｂ）における定電流電源１の出力電流Ｉｏｕｔは、電流値Ｉ１（例えば、３０ｍＡ）を示す。また、電圧値Ｖ１は、サイリスタ３のブレークオーバ電圧より低いため、この期間では、サイリスタ３は、遮断状態にある。従って、図２（ｃ）におけるサイリスタ３の通過電流ＩＴＨＹは、電流０ｍＡを示す。
【００２４】
次に、時刻Ｔ１において負荷４がオープン状態になる故障が生じた場合には、まず、図２（ｂ）において、負荷４に流れる出力電流Ｉｏｕｔが流れなくなり、０ｍＡになる。これにより、定電流電源１が定格電流の電流を流そうとして、図２（ａ）における定電流電源１の出力電圧Ｖｏｕｔが、時間と共に上昇して行く。ここで、定電流電源１の出力電圧Ｖｏｕｔが、サイリスタ３のブレークオーバ電圧（例えば、２０Ｖ）に達すると、サイリスタ３が、ターンオン状態（導通状態）に移行する。時刻Ｔ２は、このサイリスタ３がブレークオーバ電圧に達する時刻を示す。また、時刻Ｔ２以降の期間において、定電流電源１の出力電圧Ｖｏｕｔは、ターンオン状態であるため、低インピーダンスとなり、例えば、一般的な整流ダイオードの順方向電圧値とほぼ同等となる。
【００２５】
図２（ｃ）におけるサイリスタ３の通過電流ＩＴＨＹは、時刻Ｔ２において、ターンオン状態になったため電流が流れ始める。また、時刻Ｔ２以降の期間において、サイリスタ３の通過電流ＩＴＨＹは、電流値Ｉ２（例えば、３０ｍＡ）となる。ここで、サイリスタ３の保持電流は、電流値Ｉ３（例えば、２０ｍＡ）である。この電流値Ｉ２は、サイリスタ３の保持電流Ｉ３より大きい。そのため、サイリスタ３は、ターンオン状態（導通状態）を保持する。
また、電流値Ｉ２は、定電流電源１の定格電流である電流値Ｉ１と等しい。また、電流値Ｉ２は、サイリスタ３の定格電流（例えば、４０ｍＡ）より小さいため、電流値Ｉ２によってサイリスタ３が損傷を受けることはない。
【００２６】
この一連の動作において、出力キャパシタ２に印加される電圧の最大値は、サイリスタ３のブレークオーバ電圧（例えば、２０Ｖ）である。このため、出力キャパシタ２の耐圧が、例えば、２５Ｖであれば、負荷４がオープン状態になる故障が生じた場合においても、出力キャパシタ２の破損を防止することができる。
【００２７】
以上のように、定電流発生回路１０では、定電流電源１が、負荷４に定電流を供給する。出力キャパシタ２が、負荷４と並列に接続され、サイリスタ３が、負荷４と並列に接続される。また、サイリスタ３のブレークオーバ電圧が出力キャパシタ２の耐圧より低い。さらに、サイリスタ３の保持電流が定電流電源１の定格出力電流より小さく、且つサイリスタ３の定格電流が定電流電源１の定格出力電流より大きい。
【００２８】
つまり、定電流発生回路１０では、定電流電源１の出力側に、負荷４と並列に出力キャパシタ２と、出力キャパシタ２の耐圧よりブレークオーバ電圧が低いサイリスタ３とが接続される。そのため、負荷４がオープン状態になる故障が発生した場合、定電流電源１が定電流を流そうとして出力電圧Ｖｏｕｔが上昇するが、出力キャパシタ２の耐圧を超える前にサイリスタ３が導通状態になる。サイリスタ３が導通状態になると、サイリスタ３には保持電流が流れるので、定電流電源１の出力電圧Ｖｏｕｔの上昇が止まる。このため、定電流電源１の出力電圧Ｖｏｕｔは、出力キャパシタ２の耐圧を超えることがなく、出力キャパシタ２の破損を防ぐことができる。よって、定電流発生回路１０では、耐圧の高いキャパシタや過電圧検出回路を用いることなく、負荷４がオープン状態となる故障時にも出力キャパシタ２の破損を防止することができる。
【００２９】
また、キャパシタは、その耐圧が高い程高価で、且つ素子サイズが大きくなる傾向にある。定電流発生回路１０では、サイリスタ３のブレークオーバ電圧を下まわらない範囲において、耐圧の低い出力キャパシタ２を使用することができる。そのため、定電流発生回路１０の製造コストを低減することができる。
【００３０】
［第２の実施形態］
以下、本発明の別の一実施形態による定電流発生回路を図面を参照して説明する。
図３は、本実施形態による定電流発生回路１０ａを示す概略ブロック図である。
この図において、図１と同じ構成には同一の符号を付す。
図３において、定電流発生回路１０ａは、負荷として発光ダイオード４１〜４ｎ（又は４１ａ〜４ｎａ）を用いた場合の一形態である。なお、図３（ａ）は、定電流発生回路１０ａにおいて、発光ダイオード４１〜４ｎが正しく接続されている場合を示す。
この図において、定電流発生回路１０ａは、定電流電源１、出力キャパシタ２、及びサイリスタ３ａを備える。
【００３１】
サイリスタ３ａ（ＴＨＹ）は、例えば、双方向型の２端子サイリスタである。サイリスタ３ａは、一端に電源線Ｌ１が、他端に電源線Ｌ２が、それぞれ接続される。サイリスタ３ａは、発光ダイオード４１〜４ｎと並列に接続される。すなわち、サイリスタ３ａは、出力キャパシタ２と発光ダイオード４１〜４ｎとの両方と並列に接続される。また、上述の関係式（１）のように、サイリスタ３ａのブレークオーバ電圧は、出力キャパシタ２の耐圧より低く、且つ定電流電源１の定格出力電圧、すなわち、発光ダイオード４１〜４ｎの合算順電圧より高い。さらに、上述の関係式（２）のように、サイリスタ３ａの保持電流は、定電流電源１の定格出力電流より小さく、且つサイリスタ３ａの定格電流は、定電流電源１の定格出力電流より大きい。
【００３２】
さらに、サイリスタ３ａは、ブレークオーバ電圧が、発光ダイオード４１〜４ｎに逆方向電圧を印加した時にアバランシェ現象が発生する電圧より低い（関係式（３）を参照）。ここで、逆方向電圧とは、発光ダイオード４１〜４ｎのカソード端子に、アノード端子より高い電圧を印加した場合を示す。また、アバランシェ現象が発生する電圧とは、発光ダイオード４１〜４ｎのカソード端子に、アノード端子より高い電圧を印加した場合における発光ダイオード４１〜４ｎの合算耐圧を示す。
【００３３】
（定電流電源１の定格出力電圧）＜（サイリスタ３ａのブレークオーバ電圧）＜（発光ダイオード４１〜４ｎの逆方向電圧時の合算耐圧）  ・・・  （３）
【００３４】
発光ダイオード４１〜４ｎは、アノード端子に電源線Ｌ１が接続され、カソード端子に電源線Ｌ２が接続される。発光ダイオード４１〜４ｎは、定電流電源１から定電流を供給されることにより、発光する。なお、この発光する際に流れる定電流の向きは、電源線Ｌ１から電源線Ｌ２に向かう方向に流れる。
【００３５】
図３（ｂ）は、定電流発生回路１０ａにおいて、発光ダイオード４１〜４ｎが誤って逆向きに接続されている場合を示す。この図において、発光ダイオード４１ａ〜４ｎａは、誤ってアノード端子とカソード端子が逆に接続された発光ダイオード４１〜４ｎを示す。つまり、発光ダイオード４１ａ〜４ｎａでは、アノード端子に電源線Ｌ２が接続され、カソード端子に電源線Ｌ１が接続される。
【００３６】
次に、本実施形態の動作について説明する。
本実施形態の動作は、図１に示される定電流発生回路１０の動作と負荷４が発光ダイオード４１〜４ｎ（又は４１ａ〜４ｎａ）に置き換わっている点を除き同様である。つまり、図３（ａ）において、発光ダイオード４１〜４ｎが正しく接続されている場合、及び、発光ダイオード４１〜４ｎのいずれかががオープン状態になる故障が発生した場合における定電流発生回路１０ａの動作は、定電流発生回路１０の動作と同様である。
【００３７】
図３（ｂ）において、発光ダイオード４１〜４ｎが誤って逆向きに接続されている場合（発光ダイオード４１ａ〜４ｎａのような場合）における定電流発生回路１０ａの動作を説明する。
この図において、発光ダイオード４１ａ〜４ｎａは、誤ってアノード端子とカソード端子が逆に接続されている。このため、発光ダイオード４１ａ〜４ｎａに流れる出力電流が流れなくなり、０ｍＡになる。これにより、定電流電源１の出力電圧が、定格電流を流そうとするため、時間と共に上昇して行く。ここで、定電流電源１の出力電圧が、サイリスタ３ａのブレークオーバ電圧に達すると、サイリスタ３ａが、ターンオン状態（導通状態）に移行する。このサイリスタ３ａがブレークオーバ電圧に達した以降の期間において、定電流電源１の出力電圧は、ターンオン状態であるため、低インピーダンスとなり、例えば、一般的な整流ダイオードの順方向電圧値とほぼ同等となる。
【００３８】
また、サイリスタ３ａは、ターンオン状態（導通状態）に移行することにより、電流が流れ始める。この際に、サイリスタ３ａに流れ込む通過電流は、サイリスタ３ａの保持電流より大きい。このため、サイリスタ３ａは、ターンオン状態（導通状態）を保持する。
【００３９】
この一連の動作において、発光ダイオード４１ａ〜４ｎａに印加される電圧の最大値は、サイリスタ３のブレークオーバ電圧である。サイリスタ３ａのブレークオーバ電圧は、発光ダイオード４１ａ〜４ｎａに逆方向電圧を印加した場合の合算耐圧（アバランシェ現象が発生する電圧）より低い。このため、定電流発生回路１０ａは、誤って逆向きに接続された発光ダイオード４１ａ〜４ｎａの破損を防止することができる。
【００４０】
以上のように、定電流発生回路１０ａでは、定電流電源１が、発光ダイオード４１〜４ｎに定電流を供給する。出力キャパシタ２が、発光ダイオード４１〜４ｎと並列に接続され、サイリスタ３ａが、発光ダイオード４１〜４ｎと並列に接続される。また、サイリスタ３ａのブレークオーバ電圧が出力キャパシタ２の耐圧より低い。さらに、サイリスタ３ａの保持電流が定電流電源１の定格出力電流より小さく、且つサイリスタ３ａの定格電流が定電流電源１の定格出力電流より大きい。
これにより、定電流発生回路１０ａは、第１の実施形態における定電流発生回路１０と同等の効果が期待できる。
【００４１】
つまり、定電流発生回路１０ａでは、耐圧の高いキャパシタや過電圧検出回路を用いることなく、発光ダイオード４１〜４ｎのいずれかがオープン状態となる故障時にも出力キャパシタ２の破損を防止可能になる。
【００４２】
また、サイリスタ３ａは、ブレークオーバ電圧が、発光ダイオード４１〜４ｎに逆方向電圧を印加した時にアバランシェ現象が発生する電圧より低い。この発光ダイオード４１〜４ｎが誤って逆向きに接続（装着）されても、発光ダイオード４１〜４ｎの逆方向の合算電圧によるアバランシェ現象が生じる電圧より低い電圧でサイリスタ３ａがターンオン状態（導通状態）になる。これにより、定電流電源１の出力電圧の上昇が止まり、定電流電源１の出力電圧は、発光ダイオード４１〜４ｎの逆方向電圧時の合算耐圧を超えることがない。すなわち、定電流発生回路１０ａでは、逆向きに装着された発光ダイオード４１ａ〜４ｎａの破損を防ぐことができる。
【００４３】
なお、本発明の実施形態によれば、定電流発生回路１０（又は１０ａ）は、負荷４に定電流を供給する定電流電源１と、負荷４と並列に接続された出力キャパシタ２（容量素子）と、負荷４と並列に接続されたサイリスタ３（又は３ａ）とを備える。また、サイリスタ３（又は３ａ）は、ブレークオーバ電圧が出力キャパシタ２（容量素子）の耐圧より低く、且つ保持電流が定電流電源１の定格出力電流より小さく、且つ定格電流が定電流電源１の定格出力電流より大きい。
これにより、定電流発生回路１０（又は１０ａ）では、耐圧の高いキャパシタや過電圧検出回路を用いることなく、負荷４がオープン状態となる故障時にも出力キャパシタ２の破損を防止可能になる。
【００４４】
また、サイリスタ３（又は３ａ）は、ブレークオーバ電圧が定電流電源１の定格出力電圧より高い。
これにより、正常動作時は、サイリスタ３（又は３ａ）が遮断状態にあり、回路動作を妨げない。
【００４５】
また、負荷４は発光ダイオード４１〜４ｎであり、サイリスタ３ａは、ブレークオーバ電圧が、発光ダイオード４１〜４ｎに逆方向電圧を印加した時にアバランシェ現象が発生する電圧より低い。
これにより、定電流発生回路１０ａでは、発光ダイオード４１〜４ｎが誤って逆向きに接続された場合（発光ダイオード４１ａ〜４ｎａのような場合）においても、発光ダイオード４１〜４ｎの素子損傷を抑制することができる。
【００４６】
サイリスタ３（又は３ａ）は、双方向性の２端子サイリスタである。
これにより、電源線Ｌ１より電源線Ｌ２の電位が高い異常な状態が発生した場合においても、出力キャパシタ２の破損（及び発光ダイオード４１〜４ｎの損傷）を防止することができる。
【００４７】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。上記の第２の実施形態において、負荷として発光ダイオード４１〜４ｎを接続する形態を説明したが、これに限定されるものではない。本発明の定電流発生回路１０（又は１０ａ）に接続される負荷４は、定電流を必要とする回路又は素子であれば、あらゆる種類の回路及び素子に適用することができる。また、第２の実施形態において、発光ダイオード４１〜４ｎを直列に接続する形態を説明したが、発光ダイオード単体で使用する形態でもよい。
【００４８】
また、上記の各実施形態において、双方向性の２端子サイリスタを用いる形態を説明したが、これに限定されるものではない。例えば、サイリスタ３（又は３ａ）に、片方向性の２端子サイリスタを用いる形態でもよい。
【符号の説明】
【００４９】
１  定電流電源
２  出力キャパシタ
３、３ａ  サイリスタ
４  負荷
１０、１０ａ  定電流発生回路
４１〜４ｎ、４１ａ〜４ｎａ  発光ダイオード
【図１】
0005528240.tif 000002
【図２】
0005528240.tif 000003
【図３】
0005528240.tif 000004