(57)【特許請求の範囲】
【請求項１】
Ｉｎ、Ｇａ及びＺｎを含有し、前記Ｉｎ及び前記Ｇａの合計に対する前記Ｇａのモル比率が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす非晶質酸化物薄膜を基板上に成膜する成膜工程と、
前記非晶質酸化物薄膜の前記Ｇａのモル比率が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）＜０．７５の関係を満たす場合には、前記成膜工程後に１００℃以上１５０℃以下又は３５０℃以上６００℃以下の温度で前記非晶質酸化物薄膜を熱処理し、前記非晶質酸化物薄膜の前記Ｇａのモル比率が０．７５≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす場合には、前記成膜工程後に１００℃以上２００℃以下又は３５０℃以上６００℃以下の温度で前記非晶質酸化物薄膜を熱処理する熱処理工程と、
を有する非晶質酸化物薄膜の製造方法。
【請求項２】
前記成膜工程では、前記Ｇａのモル比率が０．６５≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす非晶質酸化物薄膜を成膜する、
請求項１に記載の非晶質酸化物薄膜の製造方法。
【請求項３】
前記成膜工程では、前記Ｇａのモル比率が０.７０≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす非晶質酸化物薄膜を成膜する、
請求項２に記載の非晶質酸化物薄膜の製造方法。
【請求項４】
基板上に、少なくともゲート電極、ゲート絶縁膜、活性層、ソース電極、及びドレイン電極を備える電界効果型トランジスタの製造方法であって、
請求項１〜請求項３の何れか１項に記載の非晶質酸化物薄膜の製造方法により、前記ゲート絶縁膜として前記非晶質酸化物薄膜を形成する工程を有する、
電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、Ｉｎ、Ｇａ、及びＺｎを含有する酸化物薄膜（以下、ＩＧＺＯという）が、透明であるだけでなく、スパッタリングによって室温で非晶質のＩＧＺＯが成膜可能である等の理由により、当該非晶質ＩＧＺＯを活性層やゲート絶縁膜等に用いた電界効果型トランジスタの開発が進められている。
【０００３】
このような非晶質ＩＧＺＯを含む電界効果型トランジスタは、有機ＥＬや液晶ディスプレイなどのＦＰＤ（Ｆｌａｔ−Ｐａｎｅｌ  ｄｉｓｐｌａｙ）を駆動する素子としての応用が主に考えられているが、電界効果型トランジスタの特性バラつき、長期信頼性、及びキャリア・抵抗率の制御等の点から、非晶質ＩＧＺＯ形成後に熱処理する工程を経ることが必要と考えられている。
【０００４】
例えば、特許文献１では、ＩｎＭＯ３（ＺｎＯ）ｍ（Ｍ：Ｉｎ、Ｆｅ、ＧａまたはＡｌ原子であり、ｍが１以上５０未満の整数）を含有する活性層を備えた電界効果型トランジスタを酸化性ガス中において２００℃以上６００℃以下で熱処理する電界効果型トランジスタの製造方法が報告されている。
また、特許文献２では、非晶質ＩＧＺＯを含有する活性層の形成後に酸素を含む雰囲気下において２５０℃以上４５０℃以下で熱処理する電界効果型トランジスタの製造方法が報告されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３１１４０４号公報
【特許文献２】特開２００８−５３３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１及び特許文献２では、熱処理による信頼性の向上が記載されているが、熱処理による非晶質ＩＧＺＯの抵抗率の制御に課題が残る。具体的には、本発明者らが大気中にてＩＧＺＯ膜の熱処理を行ったところ、組成比によって異なるが例えば非晶質ＩＧＺＯ中のＧａのモル比（Ｇａ／（Ｉｎ＋Ｇａ））が０．９の場合、１００℃から４００℃までの熱処理温度にかけて大きく抵抗率の増減がみられた。そのため、これらの熱処理温度条件では熱処理工程時の温度ムラにより非晶質ＩＧＺＯの抵抗率やキャリア濃度等の特性にバラつきが起き、例えば面内バラつきなどにより特性不良が起こる恐れがある。
【０００７】
逆に、熱処理温度を４００℃以上にして特性のバラつきを抑制しようとすると、例えば１０-6Ω・ｃｍ、特に１０-7Ω・ｃｍ以上の高抵抗率の非晶質ＩＧＺＯを得ることができない。また、例え熱処理温度を４００℃以上にしても、十分に特性のバラつきを抑制できない。
【０００８】
本発明は、熱処理工程時の温度ムラによる抵抗率等の特性のバラつきを抑制し、かつ、高抵抗率に制御可能な非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の上記課題は下記の手段によって解決された。
＜１＞Ｉｎ、Ｇａ及びＺｎを含有し、前記Ｉｎ及び前記Ｇａの合計に対する前記Ｇａのモル比率が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす非晶質酸化物薄膜を基板上に成膜する成膜工程と、前記非晶質酸化物薄膜の前記Ｇａのモル比率が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）＜０．７５の関係を満たす場合には、前記成膜工程後に１００℃以上１５０℃以下又は３５０℃以上６００℃以下の温度で前記非晶質酸化物薄膜を熱処理し、前記非晶質酸化物薄膜の前記Ｇａのモル比率が０．７５≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす場合には、前記成膜工程後に１００℃以上２００℃以下又は３５０℃以上６００℃以下の温度で前記非晶質酸化物薄膜を熱処理する熱処理工程と、を有する非晶質酸化物薄膜の製造方法。
＜２＞前記成膜工程では、前記Ｇａのモル比率が０．６５≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす非晶質酸化物薄膜を成膜する、＜１＞に記載の非晶質酸化物薄膜の製造方法。
＜３＞前記成膜工程では、前記Ｇａのモル比率が０.７０≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす非晶質酸化物薄膜を成膜する、＜２＞に記載の非晶質酸化物薄膜の製造方法。
＜４＞基板上に、少なくともゲート電極、ゲート絶縁膜、活性層、ソース電極、及びドレイン電極を備える電界効果型トランジスタの製造方法であって、＜１＞〜＜３＞の何れか１つに記載の非晶質酸化物薄膜の製造方法により、前記ゲート絶縁膜として前記非晶質酸化物薄膜を形成する工程を有する、電界効果型トランジスタの製造方法。
【発明の効果】
【００１０】
本発明によれば、熱処理工程時の温度ムラによる抵抗率等の特性のバラつきを抑制し、かつ、高抵抗率に制御可能な非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法を提供することができた。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る非晶質酸化物薄膜の製造方法の製造手順を示す図である。
【図２】本発明の第２実施形態に係る電界効果型トランジスタであって、トップゲート構造で且つトップコンタクト型の電界効果型トランジスタの一例を示す模式図である。
【図３】本発明の実施形態に係る電界効果型トランジスタであって、ボトムゲート構造で且つトップコンタクト型の電界効果型トランジスタの一例を示す模式図である。
【図４】組成を変えた比較例１及び実施例１〜３に係るＩＧＺＯ膜の抵抗率の熱処理温度依存性を示す。
【図５】到達真空度を変えて成膜した実施例４に係るＧａリッチのＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝０.５０：１．５：１）の抵抗率の熱処理温度依存性を示す。
【図６】到達真空度を変えて成膜した比較例２のＩＧＺＯ膜の抵抗率の熱処理温度依存性を示す図である。
【図７】酸素流量を変えて成膜した比較例２のＩＧＺＯ膜の抵抗率の熱処理温度依存性を示す図である。
【発明を実施するための形態】
【００１２】
以下、添付の図面を参照しながら、非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法について具体的に説明する。なお、図中、同一又は対応する機能を有する部材（構成要素）には同じ符号を付して適宜説明を省略する。
【００１３】
（第１実施形態）
−非晶質酸化物薄膜の製造方法−
図１は、本発明の第１実施形態に係る非晶質酸化物薄膜の製造方法の製造手順を示す図である。
まず、図１（Ａ）に示すように、基板１０を用意する。基板１０の種類は特に限定されないが、基板１０上に成膜する膜が非晶質であるため、後述する熱処理温度が低い場合には、可撓性のある樹脂基板等の耐熱性の低い基板も使用できる。
【００１４】
次に、図１（Ｂ）に示すように、Ｉｎ、Ｇａ及びＺｎを含有し、前記Ｉｎ及び前記Ｇａの合計に対する前記Ｇａのモル比率（以下、Ｇａ比という）が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす非晶質酸化物薄膜１２Ａを基板１０上に成膜する成膜工程を行う。前記Ｇａ比は、抵抗率（絶縁性）を高めるという観点から、０．６５≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たすことが好ましく、０.７０≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たすことが更に好ましい。特に、Ｚｎのモル比が１．００の時に、上記Ｇａ比の関係を満たすことが好ましい。また、Ｉｎ、Ｇａ及びＺｎ以外の不純物を含まないＩｎ、Ｇａ及びＺｎのみ含有する非晶質酸化物薄膜１２Ａを成膜することが好ましい。
なお、Ｇａ比の上限値は１未満であれば特に限定はないが、例えば０．８０以下である。
【００１５】
非晶質酸化物薄膜１２Ａの成膜は、例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ又はプラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って行う。
成膜する非晶質酸化物薄膜１２Ａの膜厚は、適用するデバイスを考慮して適宜決定される。例えば電界効果型トランジスタの活性層やゲート絶縁膜として使用する場合、活性層の厚みは、好ましくは、１ｎｍ以上１００ｎｍ以下であり、より好ましくは、２．５ｎｍ以上５０ｎｍ以下である。ゲート絶縁膜として使用する場合は、ゲート絶縁膜の厚みは１０ｎｍ以上１０μｍ以下が好ましく、５０ｎｍ以上１０００ｎｍ以下がより好ましい。
成膜する際の到達真空度は、特に限定はないが、例えば１×１０-6Ｐａ以上１×１０-3Ｐａ以下とすることができる。
【００１６】
なお、成膜した膜が非晶質であるかどうかは、Ｘ線回折測定により確認することが出来る。即ちＸ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、成膜した膜は非晶質であると判断することが出来る。
また、この成膜は、基板１０上に直接成膜する場合に限定されず、他の層が成膜された基板１０上、すなわち他の層を介して基板１０上に成膜してもよい。
【００１７】
次に、図１（Ｃ）に示すように、上記成膜工程後、３５０℃以上６００℃以下の温度で非晶質酸化物薄膜１２Ａを熱処理する熱処理工程を行う。または、非晶質酸化物薄膜１２ＡのＧａ比が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）＜０．７５の関係を満たす場合には、成膜工程後に１００℃以上１５０℃以下の温度で非晶質酸化物薄膜１２Ａを熱処理し、非晶質酸化物薄膜１２ＡのＧａ比が０．７５≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす場合には、成膜工程後に１００℃以上２００℃以下の温度で非晶質酸化物薄膜１２Ａを熱処理する熱処理工程を行うこともできる。
以上のような成膜工程及び熱処理工程を経ることにより、本発明の第１実施形態に係る非晶質酸化物薄膜１２Ｂを得ることができる。
【００１８】
なお、このような熱処理工程は、成膜工程後に行えばよく、非晶質酸化物薄膜１２Ａの成膜直後だけでなく、その他の膜を非晶質酸化物薄膜１２Ａ上に成膜した後に行ってもよい。
また、熱処理の雰囲気としては、特に限定されないが、酸素を含有した雰囲気中で熱処理することが好ましい。特に３５０℃以上６００℃以下の温度で非晶質酸化物薄膜を熱処理する場合、酸素欠損を抑制するという点から酸素を十分に供給した状態で熱処理することがより好ましい。
また、熱処理時間としては、特に限定されないが、後述する抵抗率の安定性を高めるという観点から、５分以上であることが好ましい。
また、熱処理方法としては、基板１０を加熱する方法や、基板１０を電気炉やマッフル炉内に入れて加熱する方法、ランプやレーザーにより加熱する方法、ホットプレートにより加熱する方法等が挙げられるが、使用する材料との適正を考慮して適宜選択した方法に従って行う。
【００１９】
−効果−
以上、本発明の第１実施形態に係る非晶質酸化物薄膜１２Ｂの製造方法によれば、非晶質酸化物薄膜１２Ａ中のＧａ比が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす場合において３５０℃以上６００℃以下の温度で非晶質酸化物薄膜１２Ａを熱処理する。または、非晶質酸化物薄膜１２ＡのＧａ比が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）＜０．７５の関係を満たす場合には、成膜工程後に１００℃以上１５０℃以下の温度で非晶質酸化物薄膜１２Ａを熱処理し、非晶質酸化物薄膜１２ＡのＧａ比が０．７５≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす場合には、成膜工程後に１００℃以上２００℃以下の温度で非晶質酸化物薄膜１２Ａを熱処理する。
この結果、得られる非晶質酸化物薄膜１２Ｂの抵抗率やキャリア濃度をほぼ一定に保つことができる。従って、熱処理工程時において温度ムラがあっても抵抗率やキャリア濃度を任意の値に制御可能で、非晶質酸化物薄膜１２Ｂの特性のバラつきを抑制することができる。なお、上記「一定」とは、例えば３５０℃以上６００℃以下の温度範囲内で熱処理温度が変わっても、抵抗率の差が１桁の範囲内に留まることをいう。
【００２０】
ここで、熱処理温度を３５０℃以上とした理由は、非晶質酸化物薄膜１２Ｂの抵抗率やキャリア濃度をほぼ一定にするためであり、６００℃以下とした理由は、非晶質酸化物薄膜１２Ｂが結晶化して特性が変化するのを防止するためである。この場合、非晶質酸化物薄膜１２Ｂの長期信頼性（経年劣化しない）も高めることができる。
また、熱処理温度を１００℃以上１５０℃以下又は１００℃以上２００℃以下とした理由も、得られる非晶質酸化物薄膜１２Ｂの抵抗率やキャリア濃度をほぼ一定にするためである。この場合、低温で熱処理することができるため、基板１０として耐熱性の低い樹脂基板等を使用することができる。
さらに、Ｇａ比（Ｇａ／（Ｉｎ＋Ｇａ））を０.５０超としているのは、非晶質酸化物薄膜１２Ｂの抵抗率を例えば１０-6Ω・ｃｍ以上、特に１０-7Ω・ｃｍ以上と高く制御するためである。このように、Ｇａ比として適切な値を選択することにより、非晶質酸化物薄膜１２Ｂを絶縁膜として使用可能となる。なお、絶縁膜とは抵抗率が１０7Ω・ｃｍ以上の材料で構成される膜をいう。
なお、非晶質酸化物薄膜１２Ｂの抵抗率は、成膜する際の到達真空度とその後の熱処理温度（例えば１００℃〜３５０℃）によっては、Ｇａ比が０.５０以下でも抵抗率を高くすることができる場合もあるが、この場合、熱処理工程時において温度ムラがあると特性のバラつきを抑制できない。また、Ｇａ比が０.５０以下であっても３５０℃以上、特に４００℃以上であれば、特性の抵抗率のバラつきはある程度抑制されるが、十分に抑制されず、かつ、高抵抗率とならない。
【００２１】
（第２実施形態）
−電界効果型トランジスタの製造方法の製造方法−
次に、第２実施形態として、第１実施形態に係る非晶質酸化物薄膜の製造方法を用いた電界効果型トランジスタの製造方法について説明する。
【００２２】
本発明の第２実施形態に係る電界効果型トランジスタは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。
【００２３】
電界効果型トランジスタの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造（ボトムゲート型とも呼ばれる）及びスタガ構造（トップゲート型とも呼ばれる）のいずれの態様であってもよい。また、活性層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。
なお、トップゲート型とは、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
【００２４】
図２は、本発明の第２実施形態に係る電界効果型トランジスタであって、トップゲート構造で且つトップコンタクト型の電界効果型トランジスタの一例を示す模式図である。電界効果型トランジスタ１００は、基板１０の表面上に活性層１０２を積層し、活性層１０２上にソース電極１０４及びドレイン電極１０６が互いに離間して設置され、更にこれらの上にゲート絶縁膜１０８と、ゲート電極１１０とを順に積層した構成である。
【００２５】
また、図３は、本発明の実施形態に係る電界効果型トランジスタであって、ボトムゲート構造で且つトップコンタクト型の電界効果型トランジスタの一例を示す模式図である。電界効果型トランジスタ２００は、基板１０の上にゲート電極２０２と、ゲート絶縁膜２０４と、活性層２０６とを順に積層して有し、活性層２０６の表面上にソース電極２０８及びドレイン電極２１０が互いに離間して設置された構成である。
なお、本発明の第２実施形態に係る電界効果型トランジスタは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層上に保護層や基板上に絶縁層等を備える構成であってもよい。
【００２６】
次に、本発明の実施形態に係る電界効果型トランジスタの製造方法について、図３に示すようなボトムゲート構造で且つトップコンタクト型の電界効果型トランジスタ２００を例に挙げて説明する。
【００２７】
＜基板＞
第１工程として、電界効果型トランジスタ２００を形成するための基板１０を用意する。
本第２実施形態の支持基板１０は、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料の他、飽和ポリエステル系樹脂、ポリエチレンテレフタレート(ＰＥＴ)系樹脂、ポリエチレンナフタレート(ＰＥＮ)系樹脂、ポリブチレンテレフタレート系樹脂、ポリスチレン、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）、架橋フマル酸ジエステル系樹脂、ポリカーボネート(ＰＣ)系樹脂、ポリエーテルスルフォン(ＰＥＳ)樹脂、ポリスルフォン(ＰＳＦ，ＰＳＵ)樹脂、ポリアリレート(ＰＡＲ)樹脂、アリルジグリコールカーボネート、環状ポリオレフィン(ＣＯＰ，ＣＯＣ)樹脂、セルロース系樹脂、ポリイミド(ＰＩ)樹脂、ポリアミドイミド(ＰＡＩ)樹脂、マレイミド−オレフィン樹脂、ポリアミド(Ｐａ)樹脂、アクリル系樹脂、フッ素系樹脂、エポキシ系樹脂、シリコーン系樹脂フィルム、ポリベンズアゾール系樹脂、エピスルフィド化合物、液晶ポリマー(ＬＣＰ)、シアネート系樹脂、芳香族エーテル系樹脂などの有機材料などが挙げられる。その他にも酸化ケイ素粒子との複合プラスチック材料、金属ナノ粒子・無機酸化物ナノ粒子・無機窒化物ナノ粒子などとの複合プラスチック材料、金属系・無機系のナノファイバー及び／又はマイクロファイバーとの複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク・ガラスファイバー・ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料や無機層（例えばＳｉＯ２, Ａｌ２Ｏ３, ＳｉＯｘＮｙ）と上述した材料からなる有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、ステンレス、あるいはステンレスと異種金属を積層した金属積層材料、アルミニウム基板、あるいは表面に酸化処理（例えば、陽極酸化処理）を施すことで表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板を使用することもできる。前記有機材料の場合、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
【００２８】
本第２実施形態においては特に可撓性のある樹脂基板が好ましく用いられる。樹脂基板の材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えば上述した合成樹脂を用いることができる。また、フィルム状プラスチック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスチック基板の平坦性や、電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
【００２９】
ここで、樹脂基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。これは、樹脂基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、樹脂基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
【００３０】
基板１０の形状、構造、大きさ等については特に制限はなく、目的等に応じて適宜選択することができる。一般的には、基板１０の形状としては、取り扱い性やＴＦＴの形成容易性等の観点から、板状であることが好ましい。基板１０の構造は、単層構造であってもよいし、積層構造であってもよい。また、基板１０は、単一部材で構成されていてもよいし、２つ以上の部材で構成されていてもよい。
【００３１】
＜ゲート電極＞
第２工程として、基板１０上にゲート電極２０２を形成する。
ゲート電極は、導電性を有するものを用い、例えば、Ａｌ，Ｍｏ，Ｃｒ，Ｔａ，Ｔｉ，Ａｕ，Ａｇなどの金属、Ａｌ−Ｎｄ、ＡＰＣなどの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いて形成することができる。例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式などの中から使用する材料との適性を考慮して適宜選択した方法に従って基板上に成膜する。ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
成膜後、フォトリソグラフィ法によって所定の形状にパターニングを行う。このとき、ゲート電極及びゲート配線を同時にパターニングすることが好ましい。
【００３２】
＜ゲート絶縁膜＞
第３工程として、基板１０及びゲート電極２０２上に、ゲート絶縁膜２０４を形成する。
ゲート絶縁膜２０４の形成には、上述した第１実施形態の非晶質酸化物薄膜の製造方法を用いる。具体的には、Ｉｎ、Ｇａ及びＺｎを含有し、前記Ｇａ比が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす非晶質酸化物薄膜を基板上に成膜する成膜工程と、前記成膜工程後に、３５０℃以上６００℃以下の温度で前記非晶質酸化物薄膜を熱処理する熱処理工程とを用いてゲート絶縁膜２０４を形成する。
または、Ｉｎ、Ｇａ及びＺｎを含有し、前記Ｇａ比が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす非晶質酸化物薄膜を基板上に成膜する成膜工程と、前記非晶質酸化物薄膜の前記Ｇａ比が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）＜０．７５の関係を満たす場合には、前記成膜工程後に１００℃以上１５０℃以下の温度で前記非晶質酸化物薄膜を熱処理し、前記非晶質酸化物薄膜の前記Ｇａ比が０．７５≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす場合には、前記成膜工程後に１００℃以上２００℃以下の温度で前記非晶質酸化物薄膜を熱処理する熱処理工程と、を用いてゲート絶縁膜２０４を形成する。
好ましくは、前記成膜工程では、前記Ｇａ比が０．６５≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす非晶質酸化物薄膜を成膜し、より好ましくは、前記Ｇａ比が０.７０≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす非晶質酸化物薄膜を成膜する。
【００３３】
上記成膜工程では、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ又はプラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って基板１０上に成膜し、必要に応じてフォトリソグラフィ法によって所定の形状にパターニングを行う。
また、成膜する際の到達真空度は、特に限定はないが、例えば１×１０-6Ｐａ以上１×１０-3Ｐａ以下とすることができる。
また、熱処理の雰囲気としては、特に限定されないが、好ましくは酸素を含有した雰囲気中で熱処理することが好ましい。特に３５０℃以上６００℃以下の温度で非晶質酸化物薄膜を熱処理する場合、酸素欠損を抑制するという点から酸素を十分に供給した状態で熱処理することがより好ましい。
また、熱処理時間としては、特に限定されないが、後述する抵抗率の安定性を高めるという観点から、５分以上であることが好ましい。
また、熱処理方法としては、基板１０を加熱する方法や、基板１０を電気炉やマッフル炉内に入れて加熱する方法、ランプやレーザーにより加熱する方法、ホットプレートにより加熱する方法等が挙げられるが、使用する材料との適正を考慮して適宜選択した方法に従って行う。
さらに、上記熱処理工程は、後述する活性層２０６の形成後や電界効果型トランジスタ１００の完成後に実施してもよい。
【００３４】
なお、ゲート絶縁膜２０４は、リーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、厚みが大き過ぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜２０４の材質にもよるが、ゲート絶縁膜２０４の厚みは１０ｎｍ〜１０μｍが好ましく、５０ｎｍ〜１０００ｎｍがより好ましい。
【００３５】
＜活性層＞
第４工程として、ゲート絶縁膜２０４上に活性層２０６を形成する。
活性層２０６の構成材料は、シリコン等の半導体、窒化ガリウム等の化合物半導体、酸化物半導体又は有機物半導体であってもよく、結晶状態もアモルファスであっても結晶質であっても良い。
酸化物半導体としては、従来公知のものが包含され、例えばＩｎ，Ｔｉ，Ｎｂ，Ｓｎ，Ｚｎ，Ｇｄ，Ｃｄ，Ｚｒ，Ｙ，Ｌａ，Ｔａ等の遷移金属の酸化物の他、ＳｒＴｉＯ3，ＣａＴｉＯ3，ＺｎＯ・Ｒｈ２Ｏ３，ＣｕＧａＯ２，ＳｒＣｕ２Ｏ２，ＭｇＯ等の酸化物等が挙げられる。
このように、活性層２０６に用いられる酸化物半導体としては、特に限定されることはないが、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ及びＭｇのうち少なくとも１種を含む酸化物が好ましく、Ｉｎ、Ｚｎ、Ｇａ及びＭｇのうち少なくとも１種を含む酸化物がより好ましく、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む酸化物（例えばＩｎ−Ｏ系）がさらに好ましい。
特に、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも２種を含む酸化物（例えばＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｇａ−Ｚｎ−Ｏ系）が好ましく、Ｉｎ、Ｇａ及びＺｎを全て含む酸化物がより好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体としては、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される酸化物半導体が好ましく、特に、ＩｎＧａＺｎＯ４（以下、「ＩＧＺＯ」とも言う。）がより好ましい。この組成の酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。
ただし、ＩＧＺＯの組成比は、厳密にＩｎ：Ｇａ：Ｚｎ＝１：１：１となる必要はない。また、活性層２０６は、上記のような酸化物半導体を主成分として含有していれば良く、その他に不純物等を含有していても良い。ここで、「主成分」とは、活性層２０６を構成する構成成分のうち、最も多く含有されている成分を表す。
【００３６】
活性層２０６の成膜方法としては、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。
なお、成膜後には、適宜エッチング等によるパターニングや熱処理が行われる。
【００３７】
活性層２０６の層構造は、２層以上から構成されていても良く、活性層２０６が低抵抗層と高抵抗層より形成され、低抵抗層がゲート絶縁膜２０４と接し、高抵抗層がソース電極２０８及びドレイン電極２１０の少なくとも一方と電気的に接していることが好ましい。
活性層２０６の厚みは、好ましくは、１ｎｍ以上１００ｎｍ以下であり、より好ましくは、２．５ｎｍ以上５０ｎｍ以下である。
【００３８】
＜ソース・ドレイン電極＞
第５工程として、活性層２０６及びゲート絶縁膜２０４の上にソース・ドレイン電極２０８・２１０を形成すための金属膜を形成する。
金属膜は、電極及び配線としての導電性を有し、エッチングによってパターン加工することができる金属により活性層２０６を覆うように形成すればよい。具体的には、Ａｌ，Ｍｏ，Ｃｒ，Ｔａ，Ｔｉ，Ａｕ，Ａｇなどの金属、Ａｌ−Ｎｄ，ＡＰＣなどの合金、酸化錫，酸化亜鉛，酸化インジウム，酸化インジウム錫（ＩＴＯ），酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン，ポリチオフェン，ポリピロールなどの有機導電性化合物、またはこれらの混合物が挙げられる。
【００３９】
特に、成膜性、導電性、パターニング性などの観点から、Ａｌ又はＡｌを主成分としてＮｄ，Ｙ，Ｚｒ，Ｔａ，Ｓｉ，Ｗ，及びＮｉ少なくとも一種を含む金属より成る層（Ａｌ系金属膜）、あるいは、酸化物半導体膜側から、Ａｌ又はＡｌを主成分としてＮｄ，Ｙ，Ｚｒ，Ｔａ，Ｓｉ，Ｗ，及びＮｉの少なくとも一種を含む金属より成る第１の層と、Ｍｏ又はＴｉを主成分とする第２の層をそれぞれスパッタリング、蒸着等の手法により成膜して積層することが好ましい。ここで「主成分」とは、金属膜を構成する成分のうち最も含有量（質量比）が多い成分であり、５０質量％以上であることが好ましく、９０質量％以上であることがより好ましい。
【００４０】
トップコンタクト型の場合は、既に活性層２０６が形成されているため、金属膜の厚みは、ソース・ドレイン電極２０８・２１０の後で活性層２０６を形成する場合のような制限はなく、厚く形成することができる。成膜性、エッチングによるパターン加工性、導電性（低抵抗化）などを考慮すると、ソース・ドレイン電極２０８・２１０及びそれに接続する配線となる金属膜の総厚は、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
また、Ａｌ系金属膜（第１の層）と、Ｍｏ又はＴｉを主成分とするＭｏ系金属膜又はＴｉ系金属膜（第２の層）を積層させる場合は、第１の層の厚みは１０ｎｍ以上１０００ｎｍ以下とし、第２の層の厚みは１ｎｍ以上３００ｎｍ以下とすることが好ましい。
【００４１】
次いで、金属膜をエッチングしてパターン加工することにより活性層２０６と接触するソース電極２０８及びドレイン電極２１０を形成する。ここでは、金属膜を残留させる部分にフォトリソグラフィ法によってレジストマスクを形成し、例えば、燐酸及び硝酸に酢酸又は硫酸を加えた酸溶液を用いてエッチングを行い、ソース電極及びドレイン電極の少なくとも一方を形成する。工程の簡略化などの観点から、ソース・ドレイン電極及びこれらの電極に接続する配線（データ配線など）を同時にパターン加工することが好ましい。  なお、本発明は上記実施形態に限定されるものではない。例えば、金属膜をウエットエッチングしてパターン加工する場合について説明したが、ドライエッチングによりパターン加工してもよいし、シャドーマスクを用いてソース・ドレイン電極２０８・２１０を形成してもよい。
【００４２】
以上の第１工程〜第５工程を経て、図３に示すような電界効果型トランジスタ２００を製造することができる。
このような電界効果型トランジスタ２００は、有機ＥＬ表示装置やＸ線撮像装置、光センサ、アクチュエータ等に適用することも可能である。さらに、電界効果型トランジスタ２００を用いた有機ＥＬ表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
【００４３】
−効果−
以上、本発明の第２実施形態に係る電界効果型トランジスタの製造方法によれば、非晶質酸化物薄膜からなるゲート絶縁膜のＧａ比が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす場合において３５０℃以上６００℃以下の温度でゲート絶縁膜を熱処理する。または、または、ゲート絶縁膜のＧａ比が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）＜０．７５の関係を満たす場合には、成膜工程後に１００℃以上１５０℃以下の温度でゲート絶縁膜を熱処理し、ゲート絶縁膜のＧａ比が０．７５≦Ｇａ／（Ｉｎ＋Ｇａ）の関係を満たす場合には、成膜工程後に１００℃以上２００℃以下の温度でゲート絶縁膜を熱処理する。
この結果、得られるゲート絶縁膜の抵抗率やキャリア濃度をほぼ一定に保つことができる。従って、熱処理工程時において温度ムラがあっても抵抗率やキャリア濃度を任意の値に制御可能で、電界効果型トランジスタの特性のバラつきを抑制することができる。
【実施例】
【００４４】
以下に、本発明に係る非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法について、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
【００４５】
＜ＩＧＺＯ膜＞
本発明の実施例１〜４及び比較例１に関するＩＧＺＯ膜はＩｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯの各ターゲットによる共スパッタ法によって２５ｍｍ角石英ガラス上に作製した。比較例２に関するＩＧＺＯ膜はＩｎＧａＺｎＯ４ターゲットによるスパッタ法によって２５ｍｍ角石英ガラス（１ｍｍ厚、Ｔ―４０４０合成石英基板）上に作製した。なお、Ｉｎ２Ｏ３ターゲット及びＧａ２Ｏ３ターゲットはＲＦスパッタにより、ＩｎＧａＺｎＯ４ターゲット、ＺｎＯターゲットはＤＣスパッタにより成膜を行った。
【００４６】
表１に、本発明の実施例１〜４及び比較例１〜２に係るＩＧＺＯ膜の組成比や成膜条件を示す。なお、比較例２に係るＩＧＺＯ膜と各実施例１〜４と同様の手法で作製した比較例２と同一組成のＩＧＺＯ膜の抵抗率の熱処理依存性は同じ結果を示し、成膜手法によって熱処理温度依存性に差が無いことを確認した後、組成比を変えたＩＧＺＯ膜作製に着手した。
【００４７】
【表１】
0005627929.tif 000002
【００４８】
＜熱処理＞
各ＩＧＺＯ膜の熱処理は大気中、ホットプレートにて行った。所定の温度に熱したホットプレートにＩＧＺＯ膜を置き５分間熱した後に取り出し、大気中にて冷却した後、抵抗測定を行った。熱処理時間は５分以上に伸ばしても抵抗率に変化は確認できず、５分間の熱処理で十分であった。熱処理温度は、１００℃、１５０℃、２００℃、２５０℃、３００℃、３５０℃、４００℃、５００℃、５５０℃又は、６００℃に設定した。
【００４９】
＜薄膜特性＞
各ＩＧＺＯ膜について、電気抵抗値（抵抗率）、組成・膜厚を評価した。抵抗率は、ハイレスタ（三菱化学製，ＭＣＰ−ＨＴ４５０（プローブタイプＵＲＳ））により、組成・膜厚はＸＲＦにより測定を行った。ＸＲＦ測定結果より、各ＩＧＺＯ膜は所望の組成比となっており、膜厚は約５０ｎｍであることが判明した。ＸＲＤによると、各ＩＧＺＯ膜は非晶質であることが判明した。
【００５０】
図６は、到達真空度を変えて成膜した比較例２のＩＧＺＯ膜の抵抗率の熱処理温度依存性を示す図である。表２に、図６に示す各熱処理温度における比較例２のＩＧＺＯ膜の抵抗率の値を示す。ただし、図６及び表２中の２５℃の抵抗率は、熱処理前のＩＧＺＯ膜の抵抗率である。
【００５１】
【表２】
0005627929.tif 000003
【００５２】
図６及び表２より、比較例２のＧａ比が約０．４７であるＩＧＺＯ膜の抵抗率は、４００℃未満の熱処理温度領域では、到達真空度によらず大きく変化していることが分かった。また、到達真空度が異なるＩＧＺＯ膜同士の抵抗率を見ると、その差は大きく、例えば３００℃の熱処理温度で到達真空度が６×１０-6ＰａのＩＧＺＯ膜と３００℃の熱処理温度で２×１０-3ＰａのＩＧＺＯ膜とでは、約９桁の抵抗率の違いがあることが分かった。
一方、４００℃以上の熱処理温度領域では、到達真空度によらず、当該ＩＧＺＯ膜の抵抗率が収束することが分かった。しかし、４００℃以上でも、熱処理温度が増加するにつれて抵抗率が減少する傾向を示しているため、到達真空度が同じであるＩＧＺＯ膜であっても、熱処理温度を４００℃以上の範囲内で変化させると、４００℃未満の範囲内で変化させる場合と比べて抵抗率のバラつきを抑制できているものの、十分には抵抗率のバラつきを抑制していない。例えば、到達真空度が同じ５×１０-4Ｐａであっても、熱処理温度が４００℃のＩＧＺＯ膜と処理温度が５５０℃のＩＧＺＯ膜との抵抗率の差は一桁以上あり、十分には抵抗率のバラつきを抑制していないことが分かった。
また、抵抗率のバラつきを抑制するために熱処理温度を４００℃以上とすると、１０6Ω・ｃｍ、特に１０7Ω・ｃｍの高抵抗のＩＧＺＯ膜を得ることができない。
【００５３】
図７は、酸素流量を変えて成膜した比較例２のＩＧＺＯ膜の抵抗率の熱処理温度依存性を示す図である。表３に、図７に示す各熱処理温度における比較例２のＩＧＺＯ膜の抵抗率の値を示す。ただし、図７及び表３中の２５℃の抵抗率は、熱処理前のＩＧＺＯ膜の抵抗率である。なお、概算的に、酸素流量が０．２５ｓｃｃｍの酸素分圧は、６．６１×１０-3Ｐａであり、酸素流量が０．３３ｓｃｃｍの酸素分圧は、８．７０×１０-3Ｐａであり、酸素流量が０．４０ｓｃｃｍの酸素分圧は、１．０５×１０-2Ｐａである。
【００５４】
【表３】
0005627929.tif 000004
【００５５】
図７及び表３より、比較例２のＩＧＺＯ膜の抵抗率は酸素流量によらず、２５０℃以上の熱処理温度領域にて収束し、４００℃以上の熱処理温度領域にて抵抗率の増減が抑制されることが分かった。しかし、４００℃以上でも、熱処理温度が増加するにつれて抵抗率が減少する傾向を示しているため、酸素流量が同じであるＩＧＺＯ膜であっても、熱処理温度を４００℃以上の範囲内で変化させると、４００℃未満の範囲内で変化させる場合と比べた場合抵抗率のバラつきを抑制できているものの、十分には抵抗率のバラつきを抑制していない。例えば、酸素流量が同じ０.３３ｓｃｃｍであっても、熱処理温度が４００℃のＩＧＺＯ膜と処理温度が５５０℃のＩＧＺＯ膜との抵抗率の差は一桁以上あり、十分には抵抗率のバラつきを抑制していないことが分かった。
また、抵抗率のバラつきを抑制するために熱処理温度を４００℃以上とすると、１０6Ω・ｃｍ、特に１０7Ω・ｃｍの高抵抗のＩＧＺＯ膜を得ることができない。
【００５６】
以上、図６、図７、表２及び表３の結果より、ＩＧＺＯの成膜条件（真空度、雰囲気）のみでは３５０℃以上の熱処理後における抵抗率はほぼ収束するため、ＩＧＺＯ膜の熱処理後の抵抗率制御は困難であるといえる。
【００５７】
次に、図４に、組成比を変えた比較例１及び実施例１〜３に係るＩＧＺＯ膜の抵抗率の熱処理温度依存性を示す。また、表４に、図４に示す各熱処理温度における比較例１及び実施例１〜３に係るＩＧＺＯ膜の抵抗率の値を示す。ただし、図４及び表４中の２５℃の抵抗率は、熱処理前のＩＧＺＯ膜の抵抗率である。
【００５８】
【表４】
0005627929.tif 000005
【００５９】
図４及び表４より、比較例１及び実施例１〜３に係るＩＧＺＯ膜の抵抗率はそのＧａ比によらず、３５０℃以上５５０℃以下の熱処理温度領域にて抵抗率が安定することが分かった。また、３５０℃以上５５０℃以下で熱処理した比較例１及び実施例１〜３に係るＩＧＺＯ膜は、３５０℃以上５５０℃以下の範囲内の抵抗率のバラつきが１桁以内であり、Ｚｎ量に違いがあるものの、図６や図７に示す４００℃以上に熱処理した比較例２のＩＧＺＯ膜に比べて、十分に抵抗率のバラつきを抑制できることが分かった。さらに、Ｇａ比を０.５０よりも高めることによって、十分に抵抗率のバラつきを抑制できる３５０℃以上５５０℃以下の範囲内であっても、抵抗率制御が可能であると判明した。なお、熱処理温度が５５０℃以上６００℃以下の範囲も、図４及び表４には示していないものの、上記同様の結果となった。また、Ｇａ比が０．７５超１未満の場合でも、上記同様の結果となった。
同様に、非晶質酸化物薄膜のＧａ比が０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）＜０．７５である場合には、１００℃以上１５０℃以下の熱処理温度領域においても抵抗率が安定することが分かった。また、非晶質酸化物薄膜のＧａ比が０．７５≦Ｇａ／（Ｉｎ＋Ｇａ）である場合には、１００℃以上２００℃以下の熱処理温度領域においても抵抗率が安定することが分かった。なお、比較例１のＩＧＺＯ膜（Ｇａ比が０.５０）や比較例２のＩＧＺＯ膜（Ｇａ比が約０．４７）に関しては、図４、図６及び図７に示すように１００℃以上２００℃以下の熱処理温度領域では、抵抗率は安定しなかった（温度変化による抵抗率の変化が大きかった）。
【００６０】
この結果、Ｇａ比を増大させたＩＧＺＯ膜を作製することで、熱処理工程時の温度ムラによる抵抗率等の特性のバラつきを抑制し、かつ、高抵抗率のＩＧＺＯ膜を作製できる。例えば０.５０＜Ｇａ／（Ｉｎ＋Ｇａ）、特に０．６５≦Ｇａ／（Ｉｎ＋Ｇａ）となる実施例１〜３に係るＩＧＺＯ膜は抵抗率が高く絶縁膜として使用可能である。
【００６１】
図５に、到達真空度を変えて成膜した実施例４に係るＧａリッチのＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝０.５０：１．５：１．０）の抵抗率の熱処理温度依存性を示す。また、表５に、図５に示す各熱処理温度における実施例４に係るＩＧＺＯ膜の抵抗率の値を示す。ただし、図５及び表５中の２５℃の抵抗率は、熱処理前のＩＧＺＯ膜の抵抗率である。
【００６２】
【表５】
0005627929.tif 000006
【００６３】
図５及び表５より、ＧａリッチでのＩＧＺＯ膜は３５０℃以上の熱処理によって、成膜時の到達真空度によらず抵抗率が安定し、収束することが確認できた。また、図６の比較例２に係るＧａプア（Ｇａ比が約０.４７）のＩＧＺＯ膜に比べて、より抵抗率が安定していることが分かった。
【符号の説明】
【００６４】
１０   基板
１２Ａ 非晶質酸化物薄膜
１２Ｂ 非晶質酸化物薄膜
１００ 電界効果型トランジスタ
１０２ 活性層
１０４ ソース電極
１０６ ドレイン電極
１０８ ゲート絶縁膜
１１０ ゲート電極
２００ 電界効果型トランジスタ
２０２ ゲート電極
２０４ ゲート絶縁膜
２０６ 活性層
２０８ ソース電極
２１０ ドレイン電極
【図１】
0005627929.tif 000007
【図２】
0005627929.tif 000008
【図３】
0005627929.tif 000009
【図４】
0005627929.tif 000010
【図５】
0005627929.tif 000011
【図６】
0005627929.tif 000012
【図７】
0005627929.tif 000013