(57)【特許請求の範囲】
【請求項１】
基板上に、ゲート電極と、第１の絶縁膜と、酸化物半導体層と、第２の絶縁膜と、ソース電極と、ドレイン電極と、を少なくとも有する薄膜トランジスタの製造方法であって、
基板上に、ゲート電極を形成する工程と、
前記ゲート電極の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に酸化物半導体層を形成する工程と、
前記酸化物半導体層をパターニングする工程と、
前記酸化物半導体層の上に前記第２の絶縁膜を酸化性ガスが含まれる雰囲気で形成する工程と、
前記第２の絶縁膜を、不活性ガスを含むエッチングガスを用いてパターニングし、前記酸化物半導体層における電極とのコンタクト領域を露出させ、かつ該コンタクト領域を低抵抗化する工程と、
前記コンタクト領域にソース電極およびドレイン電極となる電極層を形成する工程と、
前記電極層をパターニングしてソース電極およびドレイン電極を形成する工程と、
を含み、
前記薄膜トランジスタのオン・オフ比が１０６以上である
ことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
基板上に、ゲート電極と、酸化物半導体層と、第２の絶縁膜と、ソース電極と、ドレイン電極と、を少なくとも有する薄膜トランジスタの製造方法であって、
基板上に酸化物半導体層を形成する工程と、
前記酸化物半導体層をパターニングする工程と、
前記酸化物半導体層の上に第２の絶縁膜を酸化性ガスが含まれる雰囲気で形成する工程と、
前記第２の絶縁膜を、不活性ガスを含むエッチングガスを用いてパターニングし、前記酸化物半導体層における電極とのコンタクト領域を露出させ、かつ該コンタクト領域を低抵抗化する工程と、
前記コンタクト領域にソース電極およびドレイン電極となる電極層を形成する工程と、
前記第２の絶縁膜の上にゲート電極を形成する工程と、
前記電極層をパターニングしてソース電極およびドレイン電極を形成する工程と、
を含み、
前記薄膜トランジスタのオン・オフ比が１０６以上である
ことを特徴とする薄膜トランジスタの製造方法。
【請求項３】
前記酸化性ガスとして、Ｏ２／Ａｒ混合ガスが用いられ、その混合比は１０体積％以上であることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記酸化物半導体層は、ＩｎとＺｎとＳｎの少なくとも一つを含む酸化物またはＩｎ、Ｚｎ、およびＧａを含むことを特徴とする請求項１から３のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記第２の絶縁膜は、アモルファス酸化物絶縁体であり、昇温脱離分析により観測した際にＯ2＋およびＯ＋として観測される成分を３．８×１０１９個／ｃｍ３以上含有することを特徴とする請求項１から３のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記第２の絶縁膜が、酸化珪素、酸窒化珪素、酸化アルミニウムのいずれかであることを特徴とする請求項１から４のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項７】
前記酸化物半導体層の伝導率が１０−３Ｓ／ｃｍ以上１０−７Ｓ／ｃｍ以下であることを特徴とする請求項１から６のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項８】
請求項１から７のいずれか１項に記載の製造方法によって製造されたことを特徴とする薄膜トランジスタ。
【請求項９】
表示素子の電極に、請求項８に記載の薄膜トランジスタのソースまたはドレイン電極が接続されていることを特徴とする表示装置。
【請求項１０】
前記表示素子は、エレクトロルミネッセンス素子であることを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記表示素子は、液晶セルであることを特徴とする請求項９に記載の表示装置。
【請求項１２】
基板上に前記表示素子および前記薄膜トランジスタが二次元状に複数配されていることを特徴とする請求項９から１１のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型液晶表示素子あるいは有機エレクトロルミネッセンス素子等の表示装置のスイッチング素子として用いられる薄膜トランジスタには、半導体層がシリコン系からなる薄膜トランジスタが用いられてきた。例えば、絶縁基板上にゲート電極が形成されゲート電極を含む絶縁基板上にゲート絶縁膜が形成された後に、アモルファスシリコンからなる半導体層が形成される。次に、該半導体層の上面中央部にチャネル保護膜が設けられ、該保護膜の両側および半導体チャネル層にｎ型アモルファスシリコンからなるオーミックコンタクト層が形成される。その後に、該オーミックコンタクト層の上面にソース電極並びにドレイン電極が設けられている（特許文献１）。
【０００３】
しかしながら、上記のようなシリコン系の半導体材料は可視光に対して透明でないので、シリコン系材料をチャネル層に用いた従来の薄膜トランジスタは可視光を吸収し誤作動を起こす。これを防止するために外部から入射する可視光に対して遮光層を必要とし、そのため複雑な素子構造や製造工程を必要とした。
【０００４】
そこで、近年、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いた薄膜トランジスタの開発が活発に行われている。該薄膜は、アモルファスシリコンよりも高移動度であり、また低温で成膜でき、プラスチック板やフィルムなどの基板上にフレキシブルな透明薄膜トランジスタを形成することが可能であるとされている。また、可視光に透明であるため、遮光層などを必要としない。
【０００５】
以上のようなＺｎＯを主成分とした薄膜トランジスタの製造方法の例を以下に述べる。まず、ゲート絶縁膜上に真性酸化亜鉛からなる半導体層を形成し、該半導体層の端面と同一形状を有する保護膜を形成し、その上面に上層絶縁膜を形成した後に、コンタクトホールが形成される。該コンタクトホールを介して露出された半導体層上面にｎ型ＺｎＯによるオーミックコンタクト層が形成されるか、もしくは半導体層と電極が接する領域に低抵抗化処理がほどこされた後にその上面にソース電極およびドレイン電極が形成される（特許文献２）。しかしながら、電極とのオーミックコンタクトを得るために、低抵抗化処理もしくはオーミックコンタクト層を形成する工程を必要とする。
【０００６】
また、非特許文献１においては、透明アモルファス酸化物半導体膜（ａ−ＩＧＺＯ）を薄膜トランジスタのチャネル層として、マグネトロンスパッタリング法により室温成膜を行うことで、平坦性と均一性の良好な半導体層を得ている。そうすることで、電界効果移動度１２ｃｍ２Ｖ−１ｓ−１を示す良好な薄膜トランジスタを得ることが可能であることが示されている。
【特許文献１】特開平１１−４０８１４号公報
【特許文献２】特開２００６−１００７６０号公報
【非特許文献１】Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，  ８９，  １１２１２３，  （２００６）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の薄膜トランジスタ素子の構成においては、オーミックコンタクト層等が設けられてなく、したがって、電極材料の選択によっては酸化物半導体層とソース電極およびドレイン電極の非オーミックコンタクト性が懸念される。
【０００８】
本発明は、上記課題に鑑みてなされたものである。すなわち、酸化物半導体を用いた薄膜トランジスタにおいて、製造工程を増やすことなく、ソース電極およびドレイン電極と酸化物半導体層のオーミックコンタクトが良好なトランジスタ特性を有する薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは、透明酸化物半導体を用いた薄膜トランジスタに関する研究開発を精力的に進めた結果、次の構成により、前記課題を解決できる次のような知見を得た。すなわち、酸化物半導体層を覆う第２の絶縁膜を酸化物絶縁体とし、酸化性ガスが含まれる雰囲気で形成する。酸化物半導体層のチャネル領域を被覆する第２の絶縁膜を保護層として残し、該領域以外の酸化物半導体層を被覆する第２の絶縁膜をパターニングによって除去し電極とのコンタクト領域（電極と電気的に接合させる領域）を露出させる。この工程によって第２の絶縁膜に被覆されていた酸化物半導体層はダメージを受け低抵抗化される。すなわち、この工程で第２の絶縁膜をパターニングすることで酸化物半導体層にチャネル領域と、電極とのコンタクト領域が形成され、後者は低抵抗化されている。次に該コンタクト領域にソース電極およびドレイン電極を形成する。こうして酸化物半導体層の低抵抗化した領域を電極のコンタクト領域として、ソース電極あるいはドレイン電極を形成できる。したがって、オーミックコンタクト層を形成する工程や、酸化物電極とのコンタクト領域を低抵抗化する工程を施すことなく、オーミックコンタクトの良好な薄膜トランジスタを安定して作製することができる。ここではボトムゲート型薄膜トランジスタについて述べたが、本発明はトップゲート型薄膜トランジスタについても実現可能である。
【００１０】
以下、具体的に本発明について説明する。
【００１１】
本発明は、基板上に、ゲート電極と、第１の絶縁膜と、酸化物半導体層と、第２の絶縁膜と、ソース電極と、ドレイン電極と、を少なくとも有する薄膜トランジスタの製造方法であって、基板上に、ゲート電極を形成する工程と、前記ゲート電極の上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上にアモルファス酸化物で半導体層を形成する工程と、前記第１の絶縁膜をパターニングする工程と、前記酸化物半導体層をパターニングする工程と、前記酸化物半導体層の上に第２の絶縁膜を酸化性ガスが含まれる雰囲気で形成する工程と、前記第２の絶縁膜をパターニングし、前記酸化物半導体層における電極とのコンタクト領域を露出させ、かつ該コンタクト領域を低抵抗化する工程と、前記コンタクト領域にソース電極層およびドレイン電極層を形成する工程と、前記ソース電極およびドレイン電極をパターニングする工程と、を含むことを特徴とする。
【００１２】
また、本発明は、基板上に、ゲート電極と、酸化物半導体層と、第２の絶縁膜と、ソース電極と、ドレイン電極と、を少なくとも有する薄膜トランジスタの製造方法であって、基板上に、アモルファス酸化物で半導体層を形成する工程と、前記酸化物半導体層をパターニングする工程と、前記酸化物半導体層の上に第２の絶縁膜を酸化性ガスが含まれる雰囲気で形成する工程と、前記第２の絶縁膜をパターニングし、前記酸化物半導体層における電極とのコンタクト領域を露出させ、かつ該コンタクト領域を低抵抗化する工程と、前記コンタクト領域にソース電極層とドレイン電極層を形成する工程と、前記第２の絶縁膜の上にゲート電極層を形成する工程と、前記ソース電極、ドレイン電極およびゲート電極をパターニングする工程と、を含むことを特徴とする。
【００１３】
ここで、前記酸化性ガスが含まれる雰囲気として、Ｏ２／Ａｒ混合ガスが用いられ、その混合比は１０体積％以上であることを特徴とする。また、前記アモルファス酸化物は、ＩｎとＺｎとＳｎの少なくとも一つを含む酸化物またはＩｎ、Ｚｎ、およびＧａを含むことを特徴とする。また、前記第２の絶縁膜は、アモルファス酸化物絶縁体であり、昇温脱離分析により観測した際にＯ2＋およびＯ＋として観測される成分を３．８×１０１９個／ｃｍ３以上含有することを特徴とする。
【００１４】
さらに、本発明は、前記に記載の製造方法によって製造されたことを特徴とする薄膜トランジスタである。
【００１５】
またさらに、本発明は、表示素子の電極に、前記の薄膜トランジスタのソースまたはドレイン電極が接続されていることを特徴とする表示装置である。また、前記表示素子は、エレクトロルミネッセンス素子であることを特徴とする。また、前記表示素子は、液晶セルであることを特徴とする。また、基板上に前記表示素子および前記薄膜トランジスタが二次元状に複数配されていることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、酸化物半導体を用いた薄膜トランジスタにおいて、酸化物半導体層の電極とのコンタクト領域を低抵抗化し、ソース電極およびドレイン電極と接続できる。したがって、オーミックコンタクトに優れたトランジスタ特性を有する薄膜トランジスタの提供が可能となる。
【発明を実施するための最良の形態】
【００１７】
これより、本発明の薄膜トランジスタの製造方法の実施形態について、図を参照しながら詳細に説明する。
【００１８】
本実施形態の薄膜トランジスタにおいては、ゲート絶縁膜材料としてアモルファスＳｉＯｘ（酸化珪素）を用いる。また、スパッタ法によりアモルファス酸化物絶縁体のＡｌ２Ｏ３チャネルやａ−ＳｉＯｘＮｙ（酸窒化珪素）を形成することも可能である。本発明においては、ＳｉＯ２組成およびＳｉＯＮ組成がストイキオメトリーからずれていても用いることが可能ということを示すため、ＳｉＯｘおよびＳｉＯｘＮｙと表記する。
【００１９】
薄膜トランジスタのチャネル層としては、ＺｎＯや、Ｉｎと、Ｚｎと、Ｏとを含む酸化物半導体を用いることが好ましい。そしてチャネル層は、Ｉｎと、Ｚｎと、Ｏと、それ以外にさらに、Ｇａ、Ａｌ、Ｆｅ、Ｓｎ、Ｍｇ、Ｃａ、Ｓｉ、Ｇｅのうち少なくとも１種とを含み、その伝導率が１０−３Ｓ／ｃｍ以上１０−７Ｓ／ｃｍ以下であるアモルファス酸化物を用いることが好ましい。
【００２０】
本実施形態に係わる薄膜トランジスタの第１の例として、酸化物半導体層の電極とのコンタクト領域が低抵抗化され、該コンタクト領域にソース電極、ドレイン電極が接続されているボトムゲート構造の薄膜トランジスタの構成を図１に示す。それは、基板１上にゲート電極２を設け、さらに第１の絶縁膜３、その上に酸化物半導体層４、第２の絶縁膜５、酸化物半導体層と電極とのコンタクト領域６、ソース電極７、ドレイン電極８を設けることにより構成されている。
【００２１】
図１３は、第１の例における薄膜トランジスタの各製造工程の素子の断面図を示している。以下、図１３を用いて素子の製造工程を説明する。
【００２２】
図１３のＡは、基板１上にゲート電極２を形成する工程を示している。図１３のＢは、ゲート電極２上に第１の絶縁膜３を形成する工程を示している。図１３のＣは、第１の絶縁膜３上に酸化物半導体層４を形成する工程を示している。酸化物半導体層４としてＩｎと、Ｚｎと、Ｏと、を含むアモルファス酸化物を用いる場合、室温で作製することが可能であるため、絶縁膜もスパッタ法を用いれば全ての成膜工程を室温で形成できる。また、基板１としてプラスチック基板やプラスチックフィルムなどを用いることもできる。
【００２３】
図１３のＤは、第１の絶縁膜３と酸化物半導体層４をパターニングする工程を示している。図１３のＥは、酸化物半導体層４上に本発明の第２の絶縁膜５を形成する工程を示している。第２の絶縁膜５は、アモルファス酸化物絶縁層であり、酸化性ガスが含まれる雰囲気で形成される。保護層である第２の絶縁膜５を酸化物半導体が低抵抗化しないように形成することにで、ＺｎＯを主成分とした酸化物半導体の酸素欠陥生成を抑制し、キャリア電子が多数発生しオフ電流が大きくなってしまうことを防ぐことができる。
【００２４】
図１３のＦは、第２の絶縁膜５をＡｒ含有のＣＦ４ガスによりドライエッチングを行い、チャネル領域以外の酸化物半導体層を被覆する第２の絶縁膜５をパターニングする工程を示している。この際、エッチングを受ける第２の絶縁膜に接する酸化物半導体層は、エッチングガスにＣＦ４ガス以外にＡｒガスが含有されているためにエッチング時にＡｒイオン等のダメージを受け、酸素欠損などの生成によって低抵抗化する。したがって、エッチングを受けた酸化物半導体層は低抵抗化し、電極と良好なオーミックコンタクトを有するコンタクト領域６となる。エッチングガスとしては、ＣＦ４以外にも以下に列挙するガスが使用可能である。すなわち、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ、Ｃｌ２、ＢＣｌ３、ＣＣｌ２Ｆ２、ＣＣｌ４などが一般にＳｉＯ２のドライエッチングガスとして使用されるエッチングガスである。さらには、これらのエッチングガスと不活性ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｎ２）の組み合わせによる混合ガスも本発明に用いることができる。また、これらの不活性ガスを含むエッチングガスと微量の酸素の組み合わせによる混合ガスにおいても、プラズマ生起のための供給電力などエッチング条件を調整することによって本発明の効果を得ることが可能である。
【００２５】
図１３のＧは、露出した前記酸化物半導体層と電極とのコンタクト領域６にソース電極層とドレイン電極層ａを形成する工程を、図１３のＨは、ソース電極７、ドレイン電極８をパターニングによって形成する工程を示している。この電極には、ＩＴＯもしくはＩＺＯなどの透明導電性酸化膜を用いる。第２の絶縁膜５がチャネル領域を保護しているため、ソース電極およびドレイン電極をドライエッチングはもちろんウエットエッチングによるパターニングで形成することも可能となる。また、ソース電極およびドレイン電極としてＮｉ、Ｃｒ、Ｒｈ、Ｍｏ、Ｎｄ、Ｔｉ、Ｗ、Ｔａ、Ｐｂ、Ａｌなどの金属や、これらを含む合金、あるいはシリサイドも用いることができる。
【００２６】
本実施形態に係わる薄膜トランジスタの第２の例として、酸化物半導体層の電極とのコンタクト領域が低抵抗化され、該コンタクト領域にソース電極、ドレイン電極が接続されているトップゲート構造の薄膜トランジスタの構成を図１４に示す。それは、基板１４０１上に酸化物半導体層１４０２、第２の絶縁膜１４０３、酸化物半導体層と電極とのコンタクト領域１４０４、ゲート電極１４０５、ソース電極１４０６、ドレイン電極１４０７を設けることにより構成されている。
【００２７】
図１５は、第２の例における薄膜トランジスタの各製造工程の素子の断面図を示している。以下、図１５を用いて素子の製造工程を説明する。
【００２８】
図１５のＡは、基板１４０１上に酸化物半導体層１４０２を形成する工程を示している。酸化物半導体層１４０２としてＩｎと、Ｚｎと、Ｏと、を含むアモルファス酸化物を用いる場合、室温で作製することができるため、絶縁膜もスパッタ法を用いれば全ての成膜工程を室温で形成できる。また、基板１４０１としてプラスチック基板やプラスチックフィルムなどを用いることもできる。
【００２９】
図１５のＢは、酸化物半導体層１４０２をパターニングする工程を、図１５のＣは、酸化物半導体層１４０２上にゲート絶縁膜となる第２の絶縁膜１４０３を形成する工程を示している。この第２の絶縁膜１４０３は、第１の例の第２の絶縁膜５と同様にアモルファス酸化物絶縁層であり、酸化性ガスが含まれる雰囲気で形成される。第２の絶縁膜１４０３を酸化物半導体が低抵抗化しないように形成することで、ＺｎＯを主成分とした酸化物半導体の酸素欠陥生成を抑制し、キャリア電子が多数発生しオフ電流が大きくなってしまうことを防ぐことができる。
【００３０】
図１５のＤは、第２の絶縁膜１４０３をパターニングする工程を示している。第２の絶縁膜１４０３をＡｒ含有のＣＦ４ガスによりドライエッチングを行い、チャネル領域以外の酸化物半導体層を被覆する第２の絶縁膜１４０３をパターニングする。この際、エッチングを受ける第２の絶縁膜１４０３に接する酸化物半導体層は、ＣＦ４ガスがＡｒ含有であるために前述と同様にエッチングのダメージを受け、酸素欠損などの生成によって低抵抗化する。したがって、エッチングを受けた酸化物半導体層は低抵抗化し、電極と良好なオーミックコンタクトを有するコンタクト領域１４０４となる。
【００３１】
図１５のＥは、前記酸化物半導体層と電極とのコンタクト領域１４０４と第２の絶縁膜１４０３上にソース電極、ドレイン電極、ゲート電極となる電極層ｂを形成する工程を示している。図１５のＦは、ゲート電極１４０５、ソース電極１４０６、ドレイン電極１４０７をパターニングによって形成する工程を示している。この電極には、ＩＴＯもしくはＩＺＯなどの透明導電性酸化膜を用いる。第２の絶縁膜１４０３がチャネル領域を保護しているため、ソース電極およびドレイン電極をドライエッチングはもちろんウエットエッチングによるパターニングで形成することも可能である。また、ソース電極およびドレイン電極としてＮｉ、Ｃｒ、Ｒｈ、Ｍｏ、Ｎｄ、Ｔｉ、Ｗ、Ｔａ、Ｐｂ、Ａｌなどの金属や、これらを含む合金、あるいはシリサイドも用いることができる。
【００３２】
次に、比較として、第２の絶縁膜を酸化性ガスが含まれない雰囲気で形成した薄膜トランジスタについて述べる。
【００３３】
図２に、低抵抗ｎ型結晶シリコンをゲート電極兼基板２０１として、熱酸化シリコン絶縁膜２０２を用いたボトムゲート逆スタガ型薄膜トランジスタの構成を示す。第２の絶縁膜２０４の形成条件が酸化物半導体を用いた薄膜トランジスタ特性にどの様な影響を与えるかを、図２の構成を用いて検討した。まず、酸化物半導体層２０３としてアモルファスＩｎＧａＺｎＯを形成し、ソース電極２０５およびドレイン電極２０６をＴｉ／Ａｕ／Ｔｉの積層構造で蒸着し、リフトオフにより形成した。第２の絶縁層が無い場合、ここで薄膜トランジスタ：Ａを完成した。その後、アモルファスＳｉＯｘを第２の絶縁膜として、Ａｒ１００体積％ガスを用いスパッタ法により１００ｎｍ形成した。ソース電極２０５およびドレイン電極２０６上にウエットエッチングによりコンタクトホールを形成することにより、第２の絶縁膜を持つ薄膜トランジスタ：Ｂを完成した。図３に上記方法で作製した薄膜トランジスタ：Ａと薄膜トランジスタ：Ｂの典型的な電流−電圧特性を示す。薄膜トランジスタ：Ａでは、オフ電流を最小化したオン・オフ比の良好な薄膜トランジスタ特性を示す。だが、通常の酸化膜絶縁層と考えられるアモルファスＳｉＯｘを第２の絶縁膜として形成した薄膜トランジスタ：Ｂでは、ゲート電圧−２０Ｖにおいてもオフ電流を示さなかった。この原因として、Ａｒガスでのスパッタダメージによって、第２の絶縁膜形成時に酸化物半導体層が還元、もしくは酸素欠陥生成することが考えられる。ＺｎＯを主成分とした酸化物半導体は、酸素欠陥が入りやすく、キャリア電子が多数発生し易い。また、図３では第２の絶縁膜形成方法としてスパッタ法を用いた結果を示したが、Ｐ−ＣＶＤ法によりアモルファスＳｉＯｘあるいはアモルファスＳｉＮｙを第２の絶縁膜形成方法として用いた場合は、さらにオン・オフ比が取れなくなる。事実上、薄膜トランジスタとして動作しなくなった。これは酸化物半導体が、水素に対して非常に敏感であり、酸化物半導体の第２の絶縁膜に接する部分が非常に低抵抗化したと考えられる。
【００３４】
以下に、本発明の特徴である酸化性ガスが含まれる雰囲気で形成する第２の絶縁膜の効果について詳述する。
【００３５】
（第２の絶縁膜について）
具体的には、スパッタ法を用い、ターゲットとしてＳｉＯ２を用い、スパッタガスとしてのＯ２ガスとＡｒガスとの混合ガス（以下Ｏ２／Ａｒ混合ガスという）を用いアモルファス酸化物絶縁層を形成することで実現できる。
【００３６】
Ｏ２／Ａｒ混合比は、［Ｏ２ガス流量（ＳＣＣＭ）］／（［Ｏ２ガス流量（ＳＣＣＭ）］＋［Ａｒガス流量（ＳＣＣＭ）］）、単位：体積％で示される。スパッタガスにＯ２／Ａｒ混合ガスを用いアモルファス酸化物絶縁層を形成することで、酸化物半導体層が還元されない、もしくは酸素欠陥生成しないという効果を実現できる。その効果はＯ２／Ａｒ混合ガス比が１０体積％以上で認められ、さらに好ましくは５０体積％であった。以下においても、Ｏ２／Ａｒの混合ガス比は、体積比率である。Ｏ２／Ａｒ混合ガス比が５０体積％では、第２の絶縁膜を形成しない場合に良好なオフ電流特性の得られるほぼ全ての酸化物半導体条件において、良好なオフ電流特性が得られた。
【００３７】
第２の絶縁膜であるアモルファスＳｉＯｘの酸素含有量の測定法として、昇温脱離分析法（ＴＤＳ）が挙げられる。試料にもよるが、基板表面に接触させた熱電対の温度で、数１０℃から４００℃程度にかけて、薄膜中に存在する酸素の脱離ピークが観測される。
【００３８】
本発明において、昇温脱離分析により第２の絶縁膜であるアモルファスＳｉＯｘから脱離する酸素は、ほぼ４００℃で脱離しきっていた。定量に用いた測定温度範囲は、基板表面に接触させた熱電対の温度で５０℃から８００℃とした。
【００３９】
脱離したガス種（脱離ガス又は脱離成分ともいう）が酸素であることは、Ｏ２＋に相当する質量数（ｍ／ｚ）３２およびＯ＋に相当する質量数１６のイオン強度から同定した。だが、試料から脱離するＯ２が質量分析計でイオン化されＯ2＋およびＯ＋として計測されるものであって、計測されるＯ2＋およびＯ＋の試料中での存在形態や化学結合状態がＯ2＋およびＯ＋に限定されるものではない。したがって、本発明においては、昇温脱離分析により観測した際にＯ2＋およびＯ＋として観測される成分（脱離成分）であればどのような存在形態や化学結合状態で試料中に含まれていてもよい。図４に昇温脱離法により測定された酸素脱離スペクトルの一例を示す。こうして得られた第２の絶縁膜であるアモルファスＳｉＯｘから脱離する酸素量は、形成雰囲気中の酸素濃度と比例関係にあった。図５に、昇温脱離法により測定されたアモルファスＳｉＯｘからの酸素脱離量と形成雰囲気であるＡｒに含まれるＯ２ガス濃度の関係を示す。
【００４０】
本発明者らは、透明酸化物半導体を用いた薄膜トランジスタの第２の絶縁膜に関する研究開発を精力的に進めた結果、次のことを見いだした。すなわち、アモルファスＳｉＯｘのスパッタ成膜ガスとしてＯ２／Ａｒ混合ガスを用い、その混合比が１０体積％以上であると、酸化物半導体の酸素欠陥生成を抑制し、キャリア電子が多数発生しオフ電流が大きくなってしまうのを防ぐことができる。
【００４１】
この酸素欠陥生成の抑制効果をもつアモルファスＳｉＯｘは、昇温脱離法により観測した際に、Ｏ2＋およびＯ＋として観測される成分を３．８×１０１９個／ｃｍ３以上含有していることが分かった。
【００４２】
また、よりプロセスマージンが広く、安定した特性の得られる形成条件は、スパッタ成膜ガスＯ２／Ａｒ混合比５０体積％である。そうすることで、昇温脱離法により観測した際にＯ2＋およびＯ＋として観測される成分（脱離成分）が１．２×１０２０個／ｃｍ３含有されていた。
【００４３】
本発明者らの知見によれば、この酸素欠陥生成の抑制効果をもつアモルファスＳｉＯｘの形成条件におけるスパッタ成膜ガスＯ２／Ａｒ混合比に上限は無く、Ｏ２１００体積％においても効果が得られる。しかし、Ｏ２／Ａｒ混合比を増加することにより成膜速度が減少するため、生産性並びにコストの面から、スパッタ成膜ガスＯ２／Ａｒ混合比５０体積％程度以下を用いることが最適である。アモルファスＳｉＯｘのスパッタ成膜ガスＯ２／Ａｒ混合比と成膜速度の関係は、成膜ガス圧力や基板−ターゲット間距離などの成膜パラメーターにも依存するが、酸素分圧に対し非常に敏感である。そのため、通常は高酸素分圧の形成条件は使用されることが少ない。本形成条件においては、ガスＯ２／Ａｒ混合比０体積％を成膜速度の基準（１００％）とすると、ガスＯ２／Ａｒ混合比１０体積％、５０体積％は、それぞれ７７％、３９％の成膜速度であった。
【００４４】
上記、アモルファスＳｉＯｘを第２の絶縁膜として用い、図１１の構成で酸化物半導体としてアモルファスＩｎＧａＺｎＯを同一条件で形成した薄膜トランジスタを作製した。同時に同一プロセス条件で酸化物半導体伝導度測定用ＴＥＧ素子を作製し、酸化物半導体層の伝導度を測定した。Ｖｏｎは薄膜トランジスタの伝達特性において、ドレイン電流（Ｉｄ）が立ち上がるときのゲート印加電圧である。Ｖｏｎと酸化物半導体の伝導度の関係を図９に示す。酸化物半導体の伝導率とＶｏｎには強い関係が見られ、酸化物半導体の伝導率が大きくなるほどＶｏｎは負にシフトし、さらに伝導率が大きくなると−４０Ｖ以下でもＶｏｎが見られなくなる。本結果から明らかなように、第２の絶縁膜形成時、酸化物半導体の伝導率が増大することによりオフ電流とオン電流の境界を示すＶｏｎが負側にシフトして悪化する。その結果、オフ電流特性が悪化する。また、その酸化物半導体の伝導率の増大は第２の絶縁膜の形成条件により抑制される。その抑制効果は、Ｏ２／Ａｒ混合ガス比は１０体積％以上で認められ、そのとき、昇温脱離法により、Ｏ2＋およびＯ＋として観測される脱離ガスが３．８×１０１９個／ｃｍ３以上含有されていた。
【００４５】
次に、第２の絶縁膜として、スパッタ成膜ガスＯ２／Ａｒ混合比５０体積％であり、昇温脱離法により観測した際にＯ2＋およびＯ＋として観測される成分（脱離成分）を１．２×１０２０個／ｃｍ３含有するアモルファスＳｉＯｘを用いたトランジスタを調べた。詳しくは、図２の構成の薄膜トランジスタを９個作製し、薄膜トランジスタ特性を測定した。図１０にその９個の薄膜トランジスタの伝達特性を示す。Ｖｏｎは、ほぼ０Ｖに制御され、良好なオン・オフ比を示す薄膜トランジスタが得られた。
【００４６】
上記の説明では、第２の絶縁膜をアモルファスＳｉＯｘの場合で説明したが、第２の絶縁膜としてのアモルファス酸化物絶縁体は、アモルファスオキシナイトライドやアモルファスアルミナを用いることが可能である。また、第２の絶縁膜を形成する際の酸化性ガスとしてＯ２／Ａｒ混合ガスを用いた例で説明したが、酸化物半導体の伝導度が増大しないよう第２の絶縁膜を形成することが本発明の本質であり、酸化性ガスは酸素に限定されない。
【００４７】
例えば、薄膜トランジスタとして、インジウム、ガリウム、亜鉛の組成比が１：１：１のアモルファス酸化物半導体層（ａ−ＩＧＺＯ薄膜）を大面積成膜が可能なスパッタ法を用いて形成する。そして、このアモルファス酸化物半導体層を、薄膜トランジスタに適用し、図１の構成とする。こうすることにより、トランジスタのオン・オフ比を１０５以上にすることも可能となる。その際の電界効果移動度は１ｃｍ２Ｖ−１ｓ−１以上を示す。
【００４８】
ここで、第２の絶縁膜のパターニングについて述べる。ドライエッチングに用いるガスにＡｒを含有させることで、エッチングを受ける第２の絶縁膜に接する酸化物半導体層は、エッチングのダメージを受け、酸素欠損などの生成によって低抵抗化する。この低抵抗化の機構は、Ａｒ１００体積％の雰囲気で第２の絶縁膜であるアモルファスＳｉＯｘを成膜した場合と同様の機構であると考えられる。
【００４９】
以上に述べた効果により、酸化物半導体を用いたボトムゲート型薄膜トランジスタにおいて、オフ電流を安定に最小化できるチャネル領域が形成され、かつ、酸化物半導体層と電極とのコンタクト領域が低抵抗化された薄膜トランジスタを得ることができる。この結果、ソース電極およびドレイン電極と酸化物半導体層のオーミックコンタクトが良好な薄膜トランジスタを得ることができる。また、オフ電流を最小化した良好なトランジスタ特性を有する薄膜トランジスタを提供することができる。
【００５０】
上記の説明では、半導体層（チャネル層）として、ＺｎＯを主成分として用いた透明伝導性酸化物半導体多結晶薄膜、もしくは微結晶を含むＺｎＯを主成分とする透明伝導性酸化物半導体薄膜を用いた例を説明している。さらには、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成されるアモルファス酸化物を用いた例を説明しているが、酸化物半導体層はこれらに限定されるものではない。
【００５１】
Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成されるアモルファス酸化物半導体層としては、Ｓｎ、Ｉｎ、Ｚｎの少なくとも１種類の元素を含み構成されるアモルファス酸化物を用いることが可能である。
【００５２】
さらに、アモルファス酸化物の構成元素の少なくとも一部にＳｎを選択する場合、Ｓｎを、Ｓｎ１−ｘＭ４ｘ（０＜ｘ＜１、Ｍ４は、Ｓｎより原子番号の小さい４族元素のＳｉ、ＧｅあるいはＺｒから選ばれる）に置換することもできる。
【００５３】
また、アモルファス酸化物の構成元素の少なくとも一部にＩｎを選択する場合、Ｉｎを、Ｉｎ１−ｙＭ３ｙ（０＜ｙ＜１、Ｍ３は、Ｌｕ、またはＩｎより原子番号の小さい３族元素のＢ、Ａｌ、Ｇａ、あるいはＹから選ばれる）に置換することもできる。
【００５４】
また、アモルファス酸化物の構成元素の少なくとも一部にＺｎを選択する場合、Ｚｎを、Ｚｎ１−ｚＭ２ｚ（０＜ｚ＜１、Ｍ２は、Ｚｎより原子番号の小さい２族元素のＭｇあるいはＣａから選ばれる）に置換することもできる。
【００５５】
具体的には、本実施形態に適用できるアモルファス材料は、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ酸化物、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｚｎ−Ｇａ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物などである。勿論、構成材料の組成比は必ずしも１：１である必要は無い。なお、ＺｎやＳｎは、単独ではアモルファスを形成し難い場合があるが、Ｉｎを含ませることによりアモルファス相が形成され易くなる。例えば、Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合を、Ｉｎが約２０原子％以上含まれる組成にすることが好ましい。Ｓｎ−Ｉｎ系の場合は、酸素を除く原子数割合を、Ｉｎが約８０原子％以上含まれる組成にすることが好ましい。Ｓｎ−Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合を、Ｉｎが約１５原子％以上含まれる組成にすることが好ましい。
【００５６】
また、アモルファスは、測定対象薄膜に、入射角度０．５度程度の低入射角によるＸ線回折を行った場合に明瞭な回折ピークが検出されない（すなわちハローパターンが観測される）ことで確認できる。なお、本実施形態において、上記した材料を電界効果型トランジスタのチャネル層に用いる場合に、当該チャネル層が微結晶状態の構成材料を含むことを除外するものではない。
【００５７】
上記薄膜トランジスタの出力端子であるドレインに、有機または無機のエレクトロルミネッセンス（ＥＬ）素子、液晶素子等の表示素子の電極に接続することで、表示装置を構成することができる。以下に表示装置の断面図を用いて具体的な表示装置構成の例を説明する。
【００５８】
例えば、図６に示すような構成の薄膜トランジスタを形成する。それは、基体６１１上に、ゲート電極６１２と、ゲート絶縁層６１３と、酸化物半導体層６１４と、第２の絶縁膜６１５と、酸化物半導体層と電極とのコンタクト領域６１６と、ドレイン（ソース）電極６１７と、ドレイン（ソース）電極６１８とから構成される。そして、ドレイン（ソース）電極６１８に、層間絶縁膜６２２を介して電極６１９が接続されており、電極６１９は発光層６２０と接し、さらに発光層６２０が電極６２１と接している。そのような構成により、発光層６２０に注入する電流を、ソース電極（ドレイン）６１７からドレイン（ソース）電極６１８に酸化物半導体層６１４に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがって、これを薄膜トランジスタのゲート６１２の電圧によって制御することができる。ここで、電極６１９、発光層６２０、電極６２１は無機もしくは有機のエレクトロルミネッセンス素子を構成する。
【００５９】
あるいは、図７に示すように、ドレイン（ソース）電極７１８が延長されて電極７１９を兼ねており、これを高抵抗膜７２１、７２３に挟まれた液晶セルや電気泳動型粒子セル７２２へ電圧を印加する電極７２４とする構成を取ることもできる。液晶セルや電気泳動型粒子セル７２２、高抵抗層７２１および７２３、電極７１９、電極７２４は表示素子を構成する。また、第１の絶縁膜７１３、酸化物半導体層７１４と電極とのコンタクト領域７１６と第２の絶縁膜７１５は図中に示すように構成されている。これら表示素子に印加する電圧を、ソース電極７１７からドレイン電極７１８に酸化物半導体層７１４に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがって、これを薄膜トランジスタのゲート７１２の電圧によって制御することができる。ここで表示素子の表示媒体が流体と粒子を絶縁性皮膜中に封止したカプセルであるなら、高抵抗膜７２１、７２３は不要である。
【００６０】
上述の２例において薄膜トランジスタとしては、ボトムゲート逆スタガ型の構成で代表させたが、本発明は必ずしも本構成に限定されるものではない。例えば、薄膜トランジスタの出力端子であるドレイン電極と表示素子の接続が位相幾何的に同一であれば、コプレナー型等他の構成も可能である。
【００６１】
また、上述の２例においては、表示素子を駆動する一対の電極が、基体と平行に設けられた例を図示したが、本実施形態は必ずしも本構成に限定されるものではない。例えば、薄膜トランジスタの出力端子であるドレイン電極と表示素子の接続が位相幾何的に同一であれば、いずれかの電極もしくは両電極が基体と垂直に設けられていてもよい。
【００６２】
さらに、上述の２例においては、表示素子に接続される薄膜トランジスタをひとつだけ図示したが、本発明は必ずしも本構成に限定されるものではない。例えば、図中に示した薄膜トランジスタがさらに本発明による別の薄膜トランジスタに接続されていてもよく、図中の薄膜トランジスタはそれら薄膜トランジスタによる回路の最終段であればよい。
【００６３】
ここで、表示素子を駆動する一対の電極が、基体と平行に設けられた場合、表示素子がＥＬ素子もしくは反射型液晶素子等の反射型表示素子ならば、いずれかの電極が発光波長もしくは反射光の波長に対して透明であることが求められる。あるいは、透過型液晶素子等の透過型表示素子ならば、両電極とも透過光に対して透明であることが求められる。
【００６４】
さらに、本実施形態の薄膜トランジスタでは、全ての構成体を透明にすることも可能であり、これにより、透明な表示素子を形成することもできる。また、軽量可撓で透明な樹脂製プラスチック基板など低耐熱性基体の上にも、かかる表示素子を設けることができる。
【００６５】
次に、ＥＬ素子（ここでは有機ＥＬ素子）と薄膜トランジスタを含む画素を二次元状に複数配した表示装置について図８を用いて説明する。
【００６６】
図８において、８０１は有機ＥＬ層８０４を駆動するトランジスタであり、８０２は画素を選択するトランジスタである。また、コンデンサ８０３は選択された状態を保持するためのものであり、共通電極線８０７とトランジスタ８０２のソース部分との間に電荷を蓄え、トランジスタ８０１のゲートの信号を保持している。画素選択は走査電極線８０５と信号電極線８０６により決定される。
【００６７】
より具体的に説明すると、画像信号がドライバ回路（不図示）から走査電極８０５を通してゲート電極へパルス信号で印加される。それと同時に、別のドライバ回路（不図示）から信号電極８０６を通して、やはりパスル信号でトランジスタ８０２へと印加されて画素が選択される。そのときトランジスタ８０２がＯＮとなり信号電極線８０６とトランジスタ８０２のソースの間にあるコンデンサ８０３に電荷が蓄積される。これによりトランジスタ８０１のゲート電圧が所望の電圧に保持されトランジスタ８０１はＯＮになる。この状態は次の信号を受け取るまで保持される。トランジスタ８０１がＯＮである状態の間、有機ＥＬ層８０４には電圧、電流が供給され続け発光が維持されることになる。
【００６８】
この図８の例では、１画素にトランジスタ２ヶ、コンデンサー１ヶの構成であるが、性能を向上させるためにさらに多くのトランジスタ等を組み込んでも構わない。本質的なのは、トランジスタ部分に本発明の低温で形成でき透明の薄膜トランジスタであるＩｎ−Ｇａ−Ｚｎ−Ｏ系の薄膜トランジスタを用いることにより、有効なＥＬ素子が得られるということである。
【実施例】
【００６９】
以下に、本発明の実施例について説明するが、本発明はそれらの例に限定されはしない。
【００７０】
（実施例１）
本実施例では、図１１に示す逆スタガ（ボトムゲート）型ＭＩＳＦＥＴ素子を作製した。まず、ガラス基板にフォトリゾグラフィー法とリフトオフ法を用いＴｉ５ｎｍ／Ａｕ４０ｎｍ／Ｔｉ５ｎｍのゲート端子を形成した。さらに、その上に、スパッタ法によりａ−ＳｉＯｘによる絶縁層を２００ｎｍ形成した。その際、スパッタターゲットにはＳｉＯ２ターゲットを用い、スパッタガスにＡｒガスを用いた。また、ＲＦ高周波電力は４００Ｗ、成膜圧力は０．１Ｐａとした。基板温度は室温であり意図的な加熱は行なわなかった。そして、その上に、室温においてスパッタ法で半導体層として用いるアモルファス酸化物半導体膜を２０ｎｍ形成した。その際、多結晶ＩｎＧａＺｎＯ４ターゲットを用い、スパッタガスにはＯ２／Ａｒガス混合比５体積％を用いた。また、ＲＦ高周波電力は２００Ｗ、成膜圧力は０．１Ｐａを用いた。基板温度は室温であり意図的な加熱は行なわなかった。チャネル領域の形成には、フォトリゾグラフィー法と塩酸によるウエットエッチングを用いた。その後、Ｔｉ５ｎｍ／Ａｕ１００ｎｍ／Ｔｉ５ｎｍを電子ビーム蒸着法により成膜し、フォトリソグラフィー法とリフトオフ法によりソース、ドレイン端子を形成した。さらに、第２の絶縁膜としてスパッタ法によりａ−ＳｉＯｘによる絶縁層を１００ｎｍ形成した。その際、ターゲットとしてＳｉＯ２を用い、スパッタガスとしてＯ２ガス５ＳＣＣＭ、Ａｒガス５ＳＣＣＭのＯ２／Ａｒ混合比５０体積％の酸化性雰囲気を用いた。基板温度は室温であり意図的な加熱は行なわなかった。こうして、図１１に示す逆スタガ（ボトムゲート）型ＭＩＳＦＥＴ素子９個を完成した。その際のアモルファス酸化物半導体膜の金属組成比は、Ｉｎ：Ｇａ：Ｚｎ＝１．００：０．９４：０．６５であった。このＭＩＳＦＥＴ素子のＩ−Ｖ特性評価の結果、９個の薄膜トランジスタは平均電界効果移動度５．０ｃｍ２／Ｖｓ、平均オン・オフ比１０６以上であった。図１２にその伝達特性を示す。
【００７１】
本発明の第２の絶縁膜を用いれば、オフ電流が最小化された、良好なトランジスタ特性を有する薄膜トランジスタを安定して作製することができる。
【００７２】
（実施例２）
本実施例では、第２の絶縁膜の形成条件以外は実施例１と同様にして、図１１に示す逆スタガ（ボトムゲート）型ＭＩＳＦＥＴ素子を作製した。
【００７３】
第２の絶縁膜として、スパッタ法によりａ−ＳｉＯｘによる絶縁層を１００ｎｍ形成した。その際、スパッタガスとしてＯ２／Ａｒ混合ガス比１０体積％の酸化性雰囲気を用いた。こうして、図１１に示す逆スタガ（ボトムゲート）型ＭＩＳＦＥＴ素子９個を完成した。  
【００７４】
同時に同一プロセス条件で酸化物半導体伝導度測定用ＴＥＧ素子を作製し、酸化物半導体層の伝導度を測定した。Ｖｏｎは薄膜トランジスタの伝達特性において、ドレイン電流（Ｉｄ）が立ち上がるときのゲート印加電圧である。Ｖｏｎと酸化物半導体の伝導度の関係を図９に示す。また、スパッタガスとしてＯ２／Ａｒ混合ガス比１０体積％を用いたａ−ＳｉＯｘによる第２の絶縁膜は、昇温脱離法により観測した際にＯ2＋およびＯ＋として観測される成分（脱離成分）を３．８×１０１９個／ｃｍ３含有していた。
【００７５】
この結果、Ｏ２／Ａｒ混合ガス比１０体積％を用いたａ−ＳｉＯｘによる第２の絶縁膜は、酸化物半導体の酸素欠陥生成に対し抑止効果をもち、平均値としてＶｏｎ：−４０Ｖを示し、良好なオン・オフ比１０６以上を示した。
【００７６】
（比較例１）
本比較例では、第２の絶縁膜の形成条件以外は実施例１と同様にして、図１１に示す逆スタガ（ボトムゲート）型ＭＩＳＦＥＴ素子を作製した。
【００７７】
第２の絶縁膜として、スパッタ法によりａ−ＳｉＯｘによる絶縁層を１００ｎｍ形成した。その際、スパッタガスとしてＯ２／Ａｒ混合ガス比１体積％、０体積％の酸化性雰囲気を用いた。こうして、図１１に示す逆スタガ（ボトムゲート）型ＭＩＳＦＥＴ素子９個を完成した。
【００７８】
この結果、Ｏ２／Ａｒ混合ガス比１体積％、０体積％では特性のばらつきが増大し、ゲート電圧として−５０Ｖを印加しても明確なＶｏｎが見られない場合があり、酸化物半導体に対しての酸素欠陥生成に対し明確な抑止効果が認められなかった。
【００７９】
（実施例３）
本実施例では、図１に示す逆スタガ（ボトムゲート）型ＭＩＳＦＥＴ素子を作製した。
【００８０】
まず、ガラス基板にスパッタ法を用い透明伝導膜ＩＺＯのゲート電極層１５０ｎｍを形成した。フォトリゾグラフィー法と塩酸を用いウエットエッチング法によりゲート電極を形成した。さらに、その上に、スパッタ法によりａ−ＳｉＯｘによる絶縁層を２００ｎｍ形成した。その際、スパッタターゲットにはＳｉＯ２ターゲットを用い、スパッタガスにＡｒガスを用いた。また、ＲＦ高周波電力は４００Ｗ、成膜圧力は０．１Ｐａとした。基板温度は室温であり意図的な加熱は行なわなかった。そして、その上に、室温においてスパッタ法で半導体層として用いるアモルファス酸化物半導体膜を２０ｎｍ形成した。その際、多結晶ＩｎＧａＺｎＯ４ターゲットを用い、スパッタガスにはＯ２／Ａｒガス混合比５体積％を用いた。また、ＲＦ高周波電力は２００Ｗ、成膜圧力は０．１Ｐａとした。基板温度は室温であり意図的な加熱は行なわなかった。チャネル領域の形成にはフォトリゾグラフィー法と塩酸によるウエットエッチングを用いた。その後、第２の絶縁膜としてスパッタ法によりａ−ＳｉＯｘによる絶縁層を１００ｎｍ形成した。その際、スパッタガスとしてＯ２／Ａｒ混合ガス比５０体積％の酸化性雰囲気を用いた。また、ＲＦ高周波電力は４００Ｗ、成膜圧力は０．１Ｐａとした。基板温度は室温であり意図的な加熱は行なわなかった。フォトリソグラフィー法とＡｒ含有のＣＦ４ガスによるドライエッチングを用いて、エッチングにより低抵抗化された、酸化物半導体層と電極とのコンタクト領域が完成した。その際、エッチングガスとしてＣＦ４ガス２０ＳＣＣＭ、Ａｒガス５ＳＣＣＭの混合ガスを用いた。また、ＲＦ高周波電力は１５０Ｗ、エッチング圧力は５Ｐａとした。その後、透明伝導膜ＩＴＯを１５０ｎｍスパッタ法により形成した。その際、ターゲットとしてＳｎ５質量％のＩＴＯターゲットを用いた。また、ＲＦ高周波電力は２００Ｗ、成膜圧力は０．２Ｐａとした。基板温度は室温であり意図的な加熱は行なわなかった。その後、フォトリソグラフィー法とエッチング法によりソース、ドレイン端子を形成した。こうして、図１に示す逆スタガ（ボトムゲート）型透明ＭＩＳＦＥＴ素子を形成することができた。
【００８１】
ソース電極およびドレイン電極としてＩＺＯなどの透明導電性酸化膜はもちろん、Ｎｉ、Ｃｒ、Ｒｈ、Ｍｏ、Ｎｄ、Ｔｉ、Ｗ、Ｔａ、Ｐｂ、Ａｌなどの金属や、これらを含む合金、あるいはシリサイドも用いることができる。また、ソース電極およびドレイン電極をそれぞれ別の材料で形成することも可能となる。
【００８２】
この逆スタガ（ボトムゲート）型ＭＩＳＦＥＴ素子は酸化物半導体層にオフ電流を安定に最小化できるチャネル領域が形成され、かつ酸化物半導体層と電極とのコンタクト領域が低抵抗化されて形成されている。よって、オフ電流を最小化し、かつソース電極およびドレイン電極と酸化物半導体層のオーミックコンタクトが良好な薄膜トランジスタとなる。
【００８３】
（実施例４）
本実施例では図７の薄膜トランジスタを用いた表示装置について説明する。用いられる薄膜トランジスタの製造工程は実施例３と同様である。
【００８４】
上記薄膜トランジスタにおいて、ドレイン電極をなすＩＴＯ膜の島の短辺を１００μｍまで延長し、延長された９０μｍの部分を残し、ソース電極およびゲート電極への配線を確保した上で、薄膜トランジスタを絶縁層で被覆した。この上にポリイミド膜を塗布し、ラビング工程を施した。一方で、同じくプラスチック基板上にＩＴＯ膜とポリイミド膜を形成し、ラビング工程を施したものを用意し、上記薄膜トランジスタを形成した基板と５μｍの空隙を空けて対向させ、ここにネマチック液晶を注入した。さらに、この構造体の両側に一対の偏光板を設けた。ここで、薄膜トランジスタのソース電極に電圧を印加し、ゲート電極の印加電圧を変化させると、ドレイン電極から延長されたＩＴＯ膜の島の一部である３０μｍ×９０μｍの領域のみ、光透過率が変化した。また、その透過率は、薄膜トランジスタがオン状態となるゲート電圧の下ではソース−ドレイン間電圧によっても連続的に変化させることができる。かようにして、図７に対応した、液晶セルを表示素子とする表示装置を作成した。
【００８５】
本実施例において、薄膜トランジスタを形成する基板として白色のプラスチック基板を用い、薄膜トランジスタの各電極を金に置き換え、ポリイミド膜と偏光板を廃する構成とする。そして、白色と透明のプラスチック基板の空隙に粒子と流体を絶縁性皮膜にて被覆したカプセルを充填させる構成とする。この構成の表示装置の場合、本薄膜トランジスタによって延長されたドレイン電極と上部のＩＴＯ膜間の電圧が制御され、よってカプセル内の粒子が上下に移動する。それによって、透明基板側から見た延長されたドレイン電極領域の反射率を制御することで表示を行うことができる。
【００８６】
また、本実施例において、薄膜トランジスタを複数隣接して形成して、例えば、通常の４トランジスタ１キャパシタ構成の電流制御回路を構成し、その最終段トランジスタのひとつを図６の薄膜トランジスタとして、ＥＬ素子を駆動することもできる。例えば、上述のＩＴＯ膜をドレイン電極とする薄膜トランジスタを用いる。そして、ドレイン電極から延長されたＩＴＯ膜の島の一部である３０μｍ×９０μｍの領域に電荷注入層と発光層からなる有機エレクトロルミネッセンス素子を形成する。こうして、ＥＬ素子を用いる表示装置を形成することができる。
【００８７】
（実施例５）
実施例３の表示素子と薄膜トランジスタとを二次元に配列させた。例えば、実施例４の液晶セルやＥＬ素子等の表示素子と、薄膜トランジスタとを含めて約３０μｍ×１１５μｍの面積を占める画素を、短辺方向に４０μｍピッチ、長辺方向に１２０μｍピッチでそれぞれ７４２５×１７９０個方形配列した。そして、長辺方向に７４２５個の薄膜トランジスタのゲート電極を貫くゲート配線を１７９０本、１７９０個の薄膜トランジスタのソース電極が非晶質酸化物半導体膜の島から５μｍはみ出した部分を短辺方向に貫く信号配線を７４２５本設けた。そして、それぞれをゲートドライバ回路、ソースドライバ回路に接続した。さらに液晶表示素子の場合、液晶表示素子と同サイズで位置を合わせＲＧＢが長辺方向に反復するカラーフィルタを表面に設ければ、約２１１ｐｐｉでＡ４サイズのアクティブマトリクス型カラー画像表示装置を構成することができる。
【００８８】
また、ＥＬ素子においても、ひとつのＥＬ素子に含まれる２薄膜トランジスタのうち第１薄膜トランジスタのゲート電極をゲート線に配線し、第２薄膜トランジスタのソース電極を信号線に配線し、さらに、ＥＬ素子の発光波長を長辺方向にＲＧＢで反復させる。こうすることで、同じ解像度の発光型カラー画像表示装置を構成することができる。
【００８９】
ここで、アクティブマトリクスを駆動するドライバ回路は、画素の薄膜トランジスタと同じ本発明の薄膜トランジスタを用いて構成してもよいし、既存のＩＣチップを用いてもよい。
【００９０】
（実施例６）
本実施例では、図１４に示すトップゲート型ＭＩＳＦＥＴ素子を作製した。まず、ガラス基板上に室温においてスパッタ法で半導体層として用いるアモルファス酸化物半導体層を１００ｎｍ形成した。その際、多結晶ＩｎＧａＺｎＯ４ターゲットを用い、スパッタガスにはＯ２／Ａｒガス混合比１．５体積％を用いた。また、ＲＦ高周波電力は３００Ｗ、成膜圧力は０．２Ｐａとした。基板温度は室温であり意図的な加熱は行なわなかった。チャネル領域のパターニングには、フォトリゾグラフィー法と塩酸によるウエットエッチングを用いた。その後、第２の絶縁膜としてスパッタ法によりａ−ＳｉＯｘによる絶縁層を２００ｎｍ形成した。その際、ターゲットとしてＳｉＯ２を用い、スパッタガスとしてＯ２／Ａｒ混合比５０体積％の酸化性雰囲気を用いた。また、ＲＦ高周波電力は５００Ｗ、成膜圧力は０．２Ｐａとした。基板温度は室温であり意図的な加熱は行なわなかった。その後、電極層とアモルファス酸化物半導体のコンタクト領域の形成方法として、第２の絶縁膜をＡｒ含有のＣＦ４ガスによりドライエッチングを行い、チャネル領域以外の酸化物半導体層を被覆する第２の絶縁膜をパターニングした。エッチングガスとしてＣＦ４ガス２０ＳＣＣＭ，Ａｒガス５ＳＣＣＭの混合ガスを用いた。また、ＲＦ高周波電力は１５０Ｗ、エッチング圧力は５Ｐａとした。次に、パターニングされた第２の絶縁膜とアモルファス酸化物半導体層のコンタクト領域上にソース電極、ドレイン電極、ゲート電極となるＩＺＯ電極層をスパッタ法により１５０ｎｍ形成した。その際、ターゲットとしてＺｎＯ１０質量％のＩＺＯターゲットを用いた。また、ＲＦ高周波電力は２００Ｗ、成膜圧力は０．２Ｐａとした。基板温度は室温であり意図的な加熱は行なわなかった。この電極層をエッチングによりパターニングすることでソース電極、ドレイン電極、ゲート電極を形成した。
【００９１】
こうして、図１４に示すトップゲート型ＭＩＳＦＥＴ素子を形成した。
【００９２】
以上のように、本発明の第２の絶縁膜を用い、Ａｒ含有のＣＦ４ガスによるドライエッチングによりパターニングを行うと次のような結果を得ることができる。すなわち、オフ電流が最小化され、ソース電極、並びにドレイン電極とアモルファス酸化物半導体のオーミックコンタクトの良好なトランジスタ特性を有する薄膜トランジスタを安定して作製することが可能となる。
【産業上の利用可能性】
【００９３】
本発明に係る薄膜トランジスタの製造方法による薄膜トランジスタは、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができる。また、プラスチックフィルムをはじめとするフレキシブル素材に低温で薄膜トランジスタの全てのプロセスを形成することが可能であり、フレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどに幅広く応用できる。
【図面の簡単な説明】
【００９４】
【図１】酸化物半導体層と電極とのコンタクト領域が低抵抗化された逆スタガ型薄膜トランジスタの構造図である。
【図２】低抵抗ｎ型シリコン基板上の熱酸化膜シリコンゲート絶縁膜を用いた逆スタガ型薄膜トランジスタの構造図である。
【図３】図２の逆スタガ型薄膜トランジスタを作製した際の典型的な電流−電圧特性を示す図である。
【図４】昇温脱離法により測定された第２の絶縁層の酸素脱離スペクトル一例である。
【図５】昇温脱離法により測定されたアモルファスＳｉＯｘからの酸素脱離量と形成雰囲気であるＡｒに含まれるＯ２ガス濃度の関係を示す図である。
【図６】本発明に係わる表示装置の一例の断面図である。
【図７】本発明に係わる表示装置の他の例の断面図である。
【図８】有機ＥＬ素子と薄膜トランジスタを含む画素を二次元状に配置した表示装置の構成を示す図である。
【図９】逆スタガ（ボトムゲート）型ＭＩＳＦＥＴ素子におけるＶｏｎと酸化物半導体の伝導度の関係を示す図である。
【図１０】図２の構成の薄膜トランジスタを９個作製し、薄膜トランジスタ特性を測定した際のその９個の薄膜トランジスタの伝達特性を示すグラフである。
【図１１】保護膜を有する逆スタガ型薄膜トランジスタの構造図である。
【図１２】図１１の構成の薄膜トランジスタを９個作製し、薄膜トランジスタ特性を測定した際のその９個の薄膜トランジスタの伝達特性を示すグラフである。
【図１３】酸化物半導体層と電極とのコンタクト領域が低抵抗化された逆スタガ型薄膜トランジスタ素子の製造工程ごとの素子の断面図である。
【図１４】酸化物半導体層と電極とのコンタクト領域が低抵抗化されたトップゲート型薄膜トランジスタの構造図である。
【図１５】酸化物半導体層と電極とのコンタクト領域が低抵抗化されたトップゲート型薄膜トランジスタ素子の製造工程ごとの素子の図である。
【符号の説明】
【００９５】
１  基板
２  ゲート電極
３  第１の絶縁膜
４  酸化物半導体層
５  第２の絶縁膜
６  低抵抗化されたコンタクト領域
７  ソース電極（ソース端子）
８  ドレイン電極（ドレイン端子）
２０１  ゲート電極兼基板
２０２  熱酸化シリコン絶縁膜
２０３  酸化物半導体層
２０４  第２の絶縁膜
２０５  ソース電極
２０６  ドレイン電極
６１１  基体
６１２  ゲート電極
６１３  ゲート絶縁層
６１４  酸化物半導体層
６１５  第２の絶縁層
６１６  コンタクト領域
６１７  ドレイン（ソース）電極
６１８  ドレイン（ソース）電極
６１９  電極
６２０  発光層
６２１  電極
６２２  層間絶縁膜
７１１  基板
７１２  ゲート電極
７１３  第１の絶縁膜
７１４  酸化物半導体層
７１５  第２の絶縁膜
７１６  コンタクト領域
７１７  ソース電極
７１８  ドレイン電極
７１９  電極
７２０  発光層
７２１  高抵抗膜
７２２  液晶セルまたは電気泳動型粒子セル
７２３  高抵抗膜
８０１  トランジスタ
８０２  トランジスタ
８０３  コンデンサー
８０４  有機ＥＬ層
８０５  走査電極線
８０６  信号電極線
８０７  共通電極線
１４０１  基体
１４０２  酸化物半導体層
１４０３  第２の絶縁膜
１４０４  コンタクト領域
１４０５  ゲート電極
１４０６  ソース電極
１４０７  ドレイン電極
【図１】
0005406449.tif 000002
【図２】
0005406449.tif 000003
【図３】
0005406449.tif 000004
【図４】
0005406449.tif 000005
【図５】
0005406449.tif 000006
【図６】
0005406449.tif 000007
【図７】
0005406449.tif 000008
【図８】
0005406449.tif 000009
【図９】
0005406449.tif 000010
【図１０】
0005406449.tif 000011
【図１１】
0005406449.tif 000012
【図１２】
0005406449.tif 000013
【図１３】
0005406449.tif 000014
【図１４】
0005406449.tif 000015
【図１５】
0005406449.tif 000016