(57)【特許請求の範囲】
【請求項１】
炭化珪素半導体結晶で作られた基板である第１の導電型又は第２の導電型の一方の導電型のコレクタ領域と、
前記コレクタ領域の上に形成された前記コレクタ領域の抵抗率よりも高い前記一方の導電型の高抵抗層と、
前記高抵抗層の上に形成された前記第１の導電型又は前記第２の導電型の他方の導電型のベース領域と、
前記高抵抗層の抵抗率よりも低い低抵抗層からなり、前記ベース領域と接合され、かつ前記ベース領域の上に形成された前記一方の導電型のエミッタ領域と、
平面視において前記エミッタ領域の周囲に形成され、断面視において前記ベース領域に接合するように前記ベース領域の上に形成された前記他方の導電型のベースコンタクト領域であって、前記ベース領域の抵抗率よりも低い低抵抗の前記ベースコンタクト領域と、
前記ベースコンタクト領域と前記エミッタ領域との間に位置する前記ベース領域および表面保護膜の境界である表面を含むように前記ベース領域の側に形成され、前記第１の導電型又は前記第２の導電型でありかつ前記ベース領域の抵抗率よりも高い再結合抑制領域と、
を備え、
断面視において、前記再結合抑制領域の深さは、前記ベースコンタクト領域の深さと同じであるバイポーラ型炭化珪素半導体装置。
【請求項２】
予め形成された暫定的な再結合抑制領域の一部にイオン注入を行うことによって、前記暫定的な再結合抑制領域の前記一部及び残部に、それぞれ、前記ベースコンタクト領域及び最終的な前記再結合抑制領域が形成される請求項１に記載のバイポーラ型炭化珪素半導体装置。
【請求項３】
炭化珪素半導体結晶で作られた基板である第１の導電型又は第２の導電型の一方の導電型のコレクタ領域と、
前記コレクタ領域の上に形成された前記コレクタ領域の抵抗率よりも高い前記一方の導電型の高抵抗層と、
前記高抵抗層の上に形成された前記第１の導電型又は前記第２の導電型の他方の導電型のベース領域と、
前記高抵抗層の抵抗率よりも低い低抵抗層からなり、前記ベース領域と接合され、かつ前記ベース領域の上に形成された前記一方の導電型のエミッタ領域と、
平面視において前記エミッタ領域の周囲に形成され、断面視において前記ベース領域に接合するように前記ベース領域の上に形成された前記他方の導電型のベースコンタクト領域であって、前記ベース領域の抵抗率よりも低い低抵抗の前記ベースコンタクト領域と、
前記ベース領域及び前記高抵抗層に形成され、前記ベースコンタクト領域に断面視における上面で接すると共に、前記第１の導電型又は前記第２の導電型でありかつ前記ベース領域の抵抗率よりも低い埋め込み領域であって、前記上面を有する前記埋め込み領域と、
を備え、
断面視において、前記埋め込み領域の厚さは、前記ベース領域の厚さと同じであるバイポーラ型炭化珪素半導体装置。
【請求項４】
前記埋め込み領域の抵抗率は、前記ベース領域の前記抵抗率の１／３である請求項３に記載のバイポーラ型炭化珪素半導体装置。
【請求項５】
炭化珪素半導体結晶で作られた基板である第１の導電型又は第２の導電型の一方の導電型のコレクタ領域と、
前記コレクタ領域の上に形成された前記コレクタ領域の抵抗率よりも高い前記一方の導電型の高抵抗層と、
前記高抵抗層の上に形成された前記第１の導電型又は前記第２の導電型の他方の導電型のベース領域と、
前記高抵抗層の抵抗率よりも低い低抵抗層からなり、前記ベース領域と接合され、かつ前記ベース領域の上に形成された前記一方の導電型のエミッタ領域と、
平面視において前記エミッタ領域の周囲に形成され、断面視において前記ベース領域に接合するように前記ベース領域の上に形成された前記他方の導電型のベースコンタクト領域であって、前記ベース領域の抵抗率よりも低い低抵抗の前記ベースコンタクト領域と、
前記高抵抗層のみに形成され、前記ベース領域に断面視における第１の上面で接すると共に、前記第１の導電型又は前記第２の導電型でありかつ前記ベース領域の抵抗率よりも高い埋め込み領域であって、前記第１の上面を有する前記高い埋め込み領域と、
を備えているバイポーラ型炭化珪素半導体装置。
【請求項６】
前記ベース領域のみに形成され、前記ベースコンタクト領域および前記高い埋め込み領域に、それぞれ、断面視における第２の上面および下面で接すると共に、前記第１の導電型又は前記第２の導電型でありかつ前記ベース領域の抵抗率よりも低い埋め込み領域であって、前記第１上面と前記下面とを有する前記埋め込み領域をさらに有する請求項５に記載のバイポーラ型炭化珪素半導体装置。
【請求項７】
炭化珪素の半導体結晶で作られかつ第１の導電型又は第２の導電型の一方の導電型のコレクタ領域となる基板の上に前記コレクタ領域の抵抗率よりも高い前記一方の導電型の高抵抗層を形成する第１の工程と、
前記高抵抗層の上に前記第１の導電型又は前記第２の導電型の他方の導電型のベース領域を形成する第２の工程と、
前記ベース領域の上に前記高抵抗層の抵抗率よりも低い前記一方の導電型の低抵抗層を形成するための第３の工程と、
前記低抵抗層を部分的にエッチングして前記一方の導電型のエミッタ領域を形成する第４の工程と、
エッチングにより露出した前記ベース領域の表面付近に、前記第１の導電型又は前記第２の導電型でありかつ前記ベース領域の抵抗率よりも高い再結合抑制領域を形成する第５の工程と、
断面視において前記ベース領域に接合するように前記ベース領域の上に形成された前記他方の導電型のベースコンタクト領域であって、前記ベース領域の抵抗率よりも低いベースコンタクト領域を形成する第６の工程と、
を含み、
断面視において、前記再結合抑制領域の深さは、前記ベースコンタクト領域の深さと同じであるバイポーラ型炭化珪素半導体装置の製造方法。
【請求項８】
前記コレクタ領域、前記エミッタ領域、および前記ベースコンタクト領域のそれぞれに、コレクタ電極、エミッタ電極、ベース電極を形成する工程と、
前記エミッタ電極と前記ベース電極の上側に上層電極を形成する工程と、
をさらに含む請求項７に記載のバイポーラ型炭化珪素半導体装置の製造方法。
【請求項９】
炭化珪素の半導体結晶で作られかつ第１の導電型又は第２の導電型の一方の導電型のコレクタ領域となる基板の上に前記コレクタ領域の抵抗率よりも高い前記一方の導電型の高抵抗層を形成する第１の工程と、
前記高抵抗層の上に前記第１の導電型又は前記第２の導電型の他方の導電型のベース領域を形成する第２の工程と、
前記ベース領域の上に前記高抵抗層の抵抗率よりも低い前記一方の導電型の低抵抗層を形成するための第３の工程と、
前記低抵抗層を部分的にエッチングして前記一方の導電型のエミッタ領域を形成する第４の工程と、
その後に形成される前記他方の導電型のベースコンタクト領域に接するように、前記ベース領域及び前記高抵抗層に、前記第１の導電型又は前記第２の導電型でありかつ前記ベース領域の抵抗率よりも低い埋め込み領域を形成する第５の工程と、
前記ベース領域に接合するベースコンタクト領域を形成する第６の工程と、
を含み、
断面視において、前記埋め込み領域の厚さは、前記ベース領域の厚さと同じであるバイポーラ型炭化珪素半導体装置の製造方法。
【請求項１０】
前記コレクタ領域、前記エミッタ領域、および前記ベースコンタクト領域のそれぞれに、コレクタ電極、エミッタ電極、ベース電極を形成する工程と、
前記エミッタ電極と前記ベース電極の上側に上層電極を形成する工程と、
をさらに含む請求項９に記載のバイポーラ型炭化珪素半導体装置の製造方法。
【請求項１１】
炭化珪素の半導体結晶で作られかつ第１の導電型又は第２の導電型の一方の導電型のコレクタ領域となる基板の上に前記コレクタ領域の抵抗率よりも高い前記一方の導電型の高抵抗層を形成する第１の工程と、
前記高抵抗層の上に前記第１の導電型又は前記第２の導電型の他方の導電型のベース領域を形成する第２の工程と、
前記ベース領域の上に前記高抵抗層の抵抗率よりも低い前記一方の導電型の低抵抗層を形成するための第３の工程と、
前記低抵抗層を部分的にエッチングして前記一方の導電型のエミッタ領域を形成する第４の工程と、
前記ベース領域に上面で接するように、前記高抵抗層のみに、前記第１の導電型又は前記第２の導電型でありかつ前記ベース層の抵抗率よりも高い埋め込み領域であって、前記上面を有する前記高い埋め込み領域を形成する第５の工程と、
前記ベース領域に接合する前記他方の導電型のベースコンタクト領域を形成する第６の工程と、
を含むことを特徴とするバイポーラ型炭化珪素半導体装置の製造方法。
【請求項１２】
前記コレクタ領域、前記エミッタ領域、および前記ベースコンタクト領域のそれぞれに、コレクタ電極、エミッタ電極、ベース電極を形成する工程と、
前記エミッタ電極と前記ベース電極の上側に上層電極を形成する工程と、
をさらに含む請求項１１に記載のバイポーラ型炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバイポーラ型炭化珪素半導体装置およびその製造方法に関し、特に、通常の４層構造を有するバイポーラ型炭化珪素半導体装置であって、主電極間に流れる主電流と制御電極に流れる制御電流との間の再結合を抑制し、電流増幅率を高めるのに適したバイポーラ型炭化珪素半導体装置、およびその製造方法に関する。
【背景技術】
【０００２】
炭化珪素（シリコン・カーバイド（Silicon Carbide）、以下では単に「ＳｉＣ」と記す。）は、広く半導体装置に応用されているシリコンと比べて、バンドギャップエネルギが大きいという特性を有する。そのためＳｉＣを利用した半導体装置は、高電圧、大電力、高温動作の条件に適しており、パワーデバイスなどへの適用が期待されている。現在、研究開発されているＳｉＣパワーデバイスの構造は、主に、「ＭＯＳ型」と「接合型」の２つの型に分類されている。【０００３】
ここでは接合型ＳｉＣパワーデバイスの性能向上という観点で説明する。接合型ＳｉＣパワーデバイスには、静電誘導トランジスタ（Static Induction Transistor、「ＳＩＴ」）や接合型電界効果トランジスタ（Junction Field Effect Transistor、「ＪＦＥＴ」)、あるいはバイポーラトランジスタ（Bipolar Junction Transistor、「ＢＪＴ」）などがある。【０００４】
従来のＢＪＴの例として例えば非特許文献１に記載された構造を有するものがある。ＢＪＴは、低抵抗のｎ＋型４Ｈ−ＳｉＣ（０００１）面８度オフ基板上に、下側から、ｎ−型高抵抗領域、ｐ型ベース領域、ｎ＋型エミッタ領域の順序に積層されて形成される。エミッタ領域は、多数の細長い形状の領域からなっている。エミッタ領域、ベース領域、コレクタ領域には外部に電気的接続を取るための電極が形成されている。【０００５】
図１３に非特許文献１に開示されたＢＪＴの断面を示している。図１３に示すように、ＢＪＴ５００は、ｎ型低抵抗層であるコレクタ領域５０１、ｎ型高抵抗領域５０２、ｐ型領域のベース領域５０３、ｎ型低抵抗のエミッタ領域５０４、エミッタ領域を囲むように形成されたｐ型低抵抗領域のベースコンタクト領域５０５を備えている。コレクタ領域５０１とベース領域５０３（ベースコンタクト領域５０５）とエミッタ領域のそれぞれの外部には、電気的接続をとるためのコレクタ電極５０６、ベース電極５０７、エミッタ電極５０８が接合されている。さらにＢＪＴ５００の電極以外の露出表面の全体は表面保護膜５０９で覆われている。【０００６】
さらにデバイス特性（電流増幅率）が改善された従来のＢＪＴの例として特許文献１に記載された構造を有するものがある。特許文献１に開示されたＢＪＴは、コレクタ領域となるｎ＋型４Ｈ−ＳｉＣ（０００１）面基板上に、下側から、第１のｎ型高抵抗層、ｐ型ベース領域、第２のｎ型高抵抗層、ｎ＋型エミッタ領域の順序で積層された構造を備えている。当該ＢＪＴで、そのエミッタ領域は、当該積層構造において上面からｎ＋型エミッタ領域、および第２のｎ型高抵抗層の途中まで所定の平面パターン形状でエッチングすることにより、分離されて形成される。ＢＪＴは、その上面に、所定のパターン形状に基づいて分離された複数のエミッタ領域を有している。分離された複数のエミッタ領域の間の領域には、その後にＡｌイオン注入の工程が実行され、ベース領域に接触するｐ型ベースコンタクト領域が形成される。分離された複数のエミッタ領域の各々は、ＢＪＴの平面形状で見てみると、その周囲をベースコンタクト領域で囲まれている。【０００７】
特許文献１に開示されているＢＪＴは、エミッタ領域とベースコンタクト領域との間において、当該ＢＪＴにおけるＳｉＣ表面を表面再結合抑制半導体層で覆うようにした構造を有している。この表面再結合抑制半導体層は、エミッタ領域から流れ出る電子とベースコンタクト領域から流れ出る正孔との再結合を抑制する機能を有している。これにより、エミッタ領域からの電子とベースコンタクト領域からの正孔の再結合を抑え、接合型半導体層装置の電流増幅率の向上を達成している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−３５１６２１号公報
【非特許文献】
【０００９】
【非特許文献１】J. Zhang他著「High Power(500V-70A) and High Gain(44-47) 4H-SiC Bipolar Junction Transistors」Materials Science Forum Vols. 457-460 (2004) pp. 1149-1152.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＢＪＴのごとき接合型トランジスタでは、ベースと呼ばれる制御電極部分がｐｎ接合で形成されている。エミッタとコレクタの間の主電極の間に電流を流すためには、当該制御電極に電流を流す必要がある。主電極の間に流れる電流を「主電流Ｉｃ」、制御電極に流れる電流を「制御電流Ｉｂ」とするとき、両電流の比（Ｉｃ／Ｉｂ）は「電流増幅率」と呼ばれる。ＢＪＴの開発では、電流増幅率の値を大きくすることが重要な課題となっている。【００１１】
上記電流増幅率を低下させる要因としては、制御電極から流れ込む正孔（制御電流Ｉｂのキャリア）と主電極間を流れる電子（主電流Ｉｃのキャリア）との再結合を挙げることができる。再結合電流の値は、電子密度、正孔密度、再結合準位密度に依存し、それぞれの密度が高いほど再結合電流も大きくなる。【００１２】
再結合が発生しやすい部位としてはＳｉＣ表面が知られている。ＳｉＣ表面の再結合準位の密度を低減するために、ＳｉＣ表面を酸化して保護膜を形成するプロセスで各種の工夫をなすことが提案されている。この点は特許文献１にも記載されている。さらに特許文献１のＢＪＴでは、再結合確率を下げるために、ＳｉＣ表面に、濃度の低いｐ型領域からなる表面再結合抑制半導体層を設けるようにしている。このような表面再結合抑制半導体層を形成すると、ＳｉＣ表面に電子に対する電位障壁が形成されるので、ＳｉＣ表面での電子密度を下げることができる。さらに、濃度の低いｐ型領域でＳｉＣ表面に高抵抗層を形成することにより、正孔の密度も低く抑えることができる。かかる表面再結合抑制半導体層を形成することにより、接合型トランジスタのＳｉＣ表面に再結合準位が存在したとしても、再結合確率を低減することができ、接合型トランジスタの電流増幅率を大きくすることができる。【００１３】
以上のようにＢＪＴにおいて、ＳｉＣ表面での再結合を抑制して電流増幅率を大きくする試みが多くなされている。【００１４】
他方、上面側からエミッタ領域、ベース領域、高抵抗層、および基板（コレクタ領域）の順序で構成される４層構造を有した従来の一般的なＢＪＴでは、今まで、上記のような再結合を抑制して高い電流増幅率を実現する試みが十分になされていなかった。かかる一般的なＢＪＴでも、制御電極から流れ込む正孔と主電極間を流れる電子とが、ＳｉＣ表面に多数存在する再結合中心を介して再結合することが電流増幅率を下げる要因となる。またベース領域とコレクタ領域等との界面でも電子と正孔の濃度が共に高いため、再結合が盛んに発生するという問題もある。またＢＪＴの製造方法では、エミッタ領域をベース領域の表面が露出するまでエッチングするが、その際にベース領域の層をわずかに削る必要がある。このため、ベース領域が薄くなるので抵抗が増大し、エッチングの基板面内のばらつきによりベース抵抗がばらつくことになる。ＢＪＴの電流増幅率を向上させるためにはベース領域の厚みを薄くすることが望ましいが、ベース領域の厚みを薄くすると、前述したエミッタ領域のエッチングプロセスに起因するベース抵抗の増大やばらつきが顕著になる。４層構造を有する従来のＢＪＴについて、高い電流増幅率と、小さく安定したベース抵抗とを両立するデバイスは実現されていない。
【課題を解決するための手段】
【００１５】
本発明の目的は、上記の問題を鑑み、４層構造を有する従来の一般的なＢＪＴで、電子と正孔の再結合確率を低減し、主電極間に流れる主電流と制御電極に流れる制御電流との間の再結合を抑制し、電流増幅率を向上することができ、小さく安定したベース抵抗を実現することができるバイポーラ型炭化珪素半導体装置およびその製造方法を提供することにある。【００１６】
第１のバイポーラ型炭化珪素半導体装置（請求項１に対応）は、炭化珪素半導体結晶で作られた基板であるコレクタ領域と、コレクタ領域の上に形成された高抵抗層と、高抵抗層の上に形成されたベース領域と、低抵抗層からなり、ベース領域と接合されるエミッタ領域と、エミッタ領域の周囲に形成され、ベース領域に接合する低抵抗のベースコンタクト領域と、ベースコンタクト領域とエミッタ領域との間の表面付近に、ベース領域と同じ導電型でありかつその抵抗率よりも高い再結合抑制領域、またはエミッタ領域と同じ導電型でありかつその抵抗率よりも高い再結合抑制領域と、を有することで特徴づけられる。【００１７】
第２のバイポーラ型炭化珪素半導体装置（請求項２に対応）は、炭化珪素半導体結晶で作られた基板であるコレクタ領域と、コレクタ領域の上に形成された高抵抗層と、高抵抗層の上に形成されたベース領域と、低抵抗層からなり、ベース領域と接合されるエミッタ領域と、エミッタ領域の周囲に形成され、ベース領域に接合する低抵抗のベースコンタクト領域と、ベース領域に、ベースコンタクト領域に接すると共に、ベース領域と同じ導電型でありかつその抵抗率と同等かまたは当該抵抗率よりも低い埋め込み領域と、を有することで特徴づけられる。【００１８】
第３のバイポーラ型炭化珪素半導体装置（請求項３に対応）は、炭化珪素半導体結晶で作られた基板であるコレクタ領域と、コレクタ領域の上に形成された高抵抗層と、高抵抗層の上に形成されたベース領域と、低抵抗層からなり、ベース領域と接合されるエミッタ領域と、エミッタ領域の周囲に形成され、ベース領域に接合する低抵抗のベースコンタクト領域と、高抵抗層に、ベース領域に接すると共に、ベース領域と同じ導電型でありかつその抵抗率よりも高い埋め込み領域、または前記高抵抗領域と同じ導電型でありかつその抵抗率よりも高い再結合抑制領域と、を有することで特徴づけられる。【００１９】
第４のバイポーラ型炭化珪素半導体装置（請求項４に対応）は、上記の構成において、コレクタ領域は第１の導電型の低抵抗層であり、エミッタ領域は第１の導電型の低抵抗層であり、高抵抗層は第１の導電型であり、ベース領域は第２の導電型であることを特徴とする。【００２０】
第１のバイポーラ型炭化珪素半導体装置の製造方法（請求項５に対応）は、炭化珪素の半導体結晶で作られかつコレクタ領域となる基板の上に高抵抗層を形成する第１の工程と、高抵抗層の上にベース領域を形成する第２の工程と、ベース領域の上に低抵抗層を形成するための第３の工程と、低抵抗層を部分的にエッチングしてエミッタ領域を形成する第４の工程と、エッチングにより露出したベース領域の表面付近に、ベース領域と同じ導電型でありかつその抵抗率よりも高い再結合抑制領域、またはエミッタ領域と同じ導電型でありかつその抵抗率よりも高い再結合抑制領域を形成する第５の工程と、ベース領域に接合するベースコンタクト領域を形成する第６の工程と、を含む方法である。【００２１】
第２のバイポーラ型炭化珪素半導体装置の製造方法（請求項６に対応）は、炭化珪素の半導体結晶で作られかつコレクタ領域となる基板の上に高抵抗層を形成する第１の工程と、高抵抗層の上にベース領域を形成する第２の工程と、ベース領域の上に低抵抗層を形成するための第３の工程と、低抵抗層を部分的にエッチングしてエミッタ領域を形成する第４の工程と、ベース領域に、ベースコンタクト領域に接すると共に、ベース領域と同じ導電型でありかつその抵抗率と同等かまたは当該抵抗率よりも低い埋め込み領域を形成する第５の工程と、ベース領域に接合するベースコンタクト領域を形成する第６の工程と、を含む方法である。【００２２】
第３のバイポーラ型炭化珪素半導体装置の製造方法（請求項７に対応）は、炭化珪素の半導体結晶で作られかつコレクタ領域となる基板の上に高抵抗層を形成する第１の工程と、高抵抗層の上にベース領域を形成する第２の工程と、ベース領域の上に低抵抗層を形成するための第３の工程と、低抵抗層を部分的にエッチングしてエミッタ領域を形成する第４の工程と、高抵抗層に、ベース領域に接すると共に、ベース領域と同じ導電型でありかつその抵抗率よりも高い埋め込み領域、またはエミッタ領域と同じ導電型でありかつその抵抗率よりも高い埋め込み領域を形成する第５の工程と、ベース領域に接合するベースコンタクト領域を形成する第６の工程と、を含む方法である。【００２３】
第４のバイポーラ型炭化珪素半導体装置の製造方法（請求項８に対応）は、上記の方法において、コレクタ領域、エミッタ領域、およびベースコンタクト領域のそれぞれに、コレクタ電極、エミッタ電極、ベース電極を形成する工程と、エミッタ電極とベース電極の上側に上層電極を形成する工程と、を有することを特徴とする。
【発明の効果】
【００２４】
本発明に係るバイポーラ型炭化珪素半導体装置によれば、次の効果を奏する。
第１に、ベース領域からエミッタ領域にかけてベース表面で再結合抑制領域を形成したため、炭化珪素半導体の表面に形成された再結合準位に電子または正孔を近づけることを防止して電流増幅率を高めることができる。【００２５】
第２に、またベース領域内に当該ベース領域よりも低抵抗の埋め込み領域を形成したため、ベースコンタクト領域からの正孔が埋め込み領域に流れ込むことによって炭化珪素半導体の表面での再結合を防止し、電流増幅率を高めることができる。【００２６】
第３に、高抵抗層に、ベース領域あるいは高抵抗層よりも高い抵抗の埋め込み領域を形成したため、高抵抗層からの電子がベース領域に近づくことを防止し、電流増幅率を高めることができる。【００２７】
第４に、上記のごとく所要の箇所に再結合抑制領域あるいは低抵抗または高抵抗の埋め込み領域を設けることにより、ベース抵抗値を低減できると共にばらつきを抑えることができ、ＢＪＴのデバイス特性を均一化することができる。【００２８】
また本発明に係るバイポーラ型炭化珪素半導体装置の製造方法によれば、バイポーラ型炭化珪素半導体装置において上記のごとく所要の箇所に層状の再結合抑制半導体領域を設けるようにしたため、エミッタから流れ込む電子とベースから流れ込む正孔の再結合を抑制することができ、高い電流増幅率を有するバイポーラ型炭化珪素半導体装置を容易にかつ確実に製作することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施例によるバイポーラ型半導体装置（ＢＪＴ）の部分縦断面図であり、図２のＡ−Ａ線による拡大断面図である。
【図２】第１実施例によるバイポーラ型半導体装置の一部の平面図である。
【図３】従来のバイポーラ型半導体装置の動作の問題を説明する部分縦断面図である。
【図４】第１実施例によるバイポーラ型半導体装置の動作を説明する部分縦断面図である。
【図５】第１実施例によるバイポーラ型半導体装置の製造方法を説明するフローチャートである。
【図６Ａ】第１実施例によるバイポーラ型半導体装置の製造方法の各プロセスに対応するデバイス構造を示す部分縦断面図である。
【図６Ｂ】第１実施例によるバイポーラ型半導体装置の製造方法の各プロセスに対応するデバイス構造を示す部分縦断面図である。
【図７】本発明の第２実施例によるバイポーラ型半導体装置の部分縦断面図である。
【図８】第２実施例のバイポーラ型半導体装置の動作を説明する部分縦断面図である。
【図９】本発明の第３実施例によるバイポーラ型半導体装置の縦断面図である。
【図１０】第３実施例のバイポーラ型半導体装置の動作を説明する縦断面図である。
【図１１】本発明の第４実施例によるバイポーラ型半導体装置の縦断面図である。
【図１２】本発明の第５実施例によるバイポーラ型半導体装置の縦断面図である。
【図１３】従来のバイポーラ型半導体装置の構造を示した縦断面図である。
【発明を実施するための形態】
【００３０】
以下に、本発明の好適な幾つかの実施例について、添付図面に基づいて詳細に説明する。
【００３１】
＜第１実施例＞
図１〜図６Ｂを参照して本発明によるバイポーラ型半導体装置の第１の実施例を説明する。このバイポーラ型半導体装置は従来の一般的な４層構造のＢＪＴの例を示している。
【００３２】
図２に示すように、ＢＪＴ１０は、そのデバイス上面の特定な単位領域に、並列に配列された例えば５本のエミッタ電極１９を備えている。これらのエミッタ電極１９はベース電極２０によって囲まれている。
【００３３】
図１に示す縦断面構造において、ＢＪＴ１０は、ＳｉＣ（炭化珪素）結晶を有する下側面部分に形成されたｎ型の低抵抗層（ｎ＋層）からなるコレクタ領域１１と、当該ＳｉＣ結晶を有する上側面部分に形成されたｎ型の低抵抗層（ｎ＋層）からなるエミッタ領域１２を備えている。コレクタ領域１１を形成する層が基板となっている。
【００３４】
図２の平面図の位置関係において、複数のエミッタ電極１９の各々の周囲には、当該エミッタ電極１９を囲むようにベース電極２０が形成されている。この意味は、エミッタ電極１９の下側に位置するエミッタ領域１２の周囲は、ベース電極２０の下側に位置するｐ型のベースコンタクト領域１３によって囲まれているということである。ベースコンタクト領域１３は所定の深さ位置まで形成されている。さらにＢＪＴ１０において、上側のエミッタ領域１２と下側のコレクタ領域１１の間には、下側からｎ型高抵抗層（ｎ−層）１４とｐ型のベース領域１５とが積層されて形成されている。ベース領域１５は、ベースコンタクト領域１３と接触して電気的に接続されるように形成されている。換言すれば、ベースコンタクト領域１３は、ベース領域１５上の所定の位置に埋め込むように形成されている。
【００３５】
本実施例において、上記の「ｎ型」は「第１の導電型」であり、上記の「ｐ型」は「第２の導電型」であるとする。
【００３６】
本実施例のＢＪＴ１０では、さらに、層状のｐ型ベース領域１５の表面の一部に形成されたｐ＋型のベースコンタクト領域１３と、エミッタ領域１２との間において、当該ｐ型ベース領域１５の露出表面部分に当該表面部分を覆うようにした層状の再結合抑制領域１６とを設けている。再結合抑制領域１６の深さはベースコンタクト領域１３の深さとほぼ等しい。上記の再結合抑制領域１６は、高抵抗の半導体であり「ｐ−」または「ｎ−」である。ベースコンタクト領域１３はベース領域１５の表面からに接触し、さらに表面より当該ベース領域１５の内部に侵入するように形成されている。
【００３７】
上記のＢＪＴ１０の構造において、図１に示すように、コレクタ領域１１の下側表面にはコレクタ電極１８が接合され、エミッタ領域１２の上側表面にはエミッタ電極１９が接合され、ベースコンタクト領域１３の上側表面にはベース電極２０が接合されている。ＢＪＴ１０の上面において、エミッタ電極１９とベース電極２０の間における露出表面は、表面保護膜１７によって覆われており、これにより保護されている。
【００３８】
図２に示すように、エミッタ電極１９およびベース電極２０の各々の上側には上層電極２１が設けられている。図１において、上層電極２１の図示は省略されている。
【００３９】
上記ＢＪＴ１０において、主電流は、エミッタ領域１２（またはエミッタ電極１９）からコレクタ領域１１（またはコレクタ電極１８）に流れる電子流である。エミッタ領域１２とコレクタ領域１１は主電流を流すための主電極用領域である。主電流の通電（オン）と非通電（オフ）は、ベース電極２０に印加されるベース電圧、すなわち、ベースコンタクト領域１３およびベース領域１５とエミッタ領域１２との間に加えられる制御信号に基づいて制御される。ベース・エミッタ間の印加電圧が０Ｖ以下であるときにはＢＪＴ１０は主電流が流れず、オフ状態になる。ベース・エミッタ間に一定以上の電圧が印加されると、ＢＪＴ１０は主電流が流れてオン状態に移行する。また、オン状態では、ベース領域１５とエミッタ領域１２の間に形成されているｐｎ接合が順バイアスされて、ベース領域１５からエミッタ領域１２に制御電流である正孔電流が流れる。
【００４０】
図３と図４を参照し、従来のＢＪＴ構造と本実施例のＢＪＴ構造とを対比しながら、ＢＪＴ１０の特徴的構造を説明する。
【００４１】
図３は従来の構造を有するＢＪＴ１０Ａを示す。図３において、上記の図１で説明した要素と同一の要素には同一の符号を付している。ＢＪＴ１０Ａの構造では、ベース領域１５において、ベースコンタクト領域１３とエミッタ領域１２との間のＳｉＣ表面の近傍領域には多数の再結合準位２２が形成されている。このため、エミッタ領域１２からコレクタ領域１１に向かって流れる主電流Ｉ１の一部の電子２３と、ベースコンタクト領域１３から流れ込む正孔２４とが再結合準位２２の箇所で再結合する。このような電子２３と正孔２４との再結合は、ベース領域１５と高抵抗層１４等との界面でも盛んに発生する。以上の結果、ＢＪＴ１０Ａの動作に寄与しない無効なベース電流が流れ、ＢＪＴ１０Ａの電流増幅率を低下させる。
【００４２】
従来構造を有するＢＪＴ１０Ａに対して、本実施例のＢＪＴ１０では、図４に示すように、ベースコンタクト領域１３とエミッタ領域１２との間で露出するベース領域１５の表面およびその近傍部分に層状の再結合抑制領域１６が形成される。再結合抑制領域１６は「ｐ−」または「ｎ−」の半導体領域で形成されており、電子２３または正孔２４に対して高い電位障壁を形成するとともに正孔または電子濃度の低い高抵抗層となっているとなっている。この再結合抑制領域１６が存在することによって、ベースコンタクト領域１３からベース領域１５に流れる正孔２４は図４中再結合抑制領域１６には流れにくく主に表面以外のベース領域１５を流れ、エミッタ領域１２から流れ込む電子もＳｉＣ表面付近は流れにくくなる。その結果、図４に示すように、エミッタ領域１２から流れ出す電子２３は、正孔と再結合することなく主電流Ｉ２としてコレクタ領域１１の方向に向かって流れ、ＢＪＴ１０の電流増幅率を向上させることができる。
【００４３】
再結合抑制領域１６を形成する際、ベースコンタクト領域１３を作る場合と同様に、イオン注入法を用いる。この場合、ベースコンタクト領域１３を作るときのイオン注入に比較して注入濃度が極めて低く、イオン注入に要するエネルギも低い。そのため再結合抑制領域１６を形成するためのイオン注入では再結合準位の密度を低く抑えることができる。
【００４４】
ここで、第１実施例のＢＪＴ１０の各高抵抗層等の不純物濃度および寸法について具体的な一例を説明する。
【００４５】
ＢＪＴ１０は、例えば阻止電圧６００Ｖを目標に設計されている。基板の部分には、（０００１）面から８度オフさせた低抵抗のｎ型４Ｈ−ＳｉＣ基板を使用している。ＢＪＴ１０において、当該基板部分がコレクタ領域１１となる。基板上のｎ型高抵抗層１４は、エミッタ・コレクタ間に加わる高電圧を阻止するための層である。本実施例では、高抵抗層１４は、６００Ｖ以上の電圧を阻止するように、例えば、厚み１０μｍ、不純物濃度１×１０１６ｃｍ−３に設定されている。高抵抗層１４上のｐ型のベース領域１５は、エミッタ・コレクタ間に高電圧が印加されたときに、空乏化しないようにその厚みと不純物濃度が設定されている。本実施形態では、ｐ型ベース領域１５は、厚み０．２〜０．５μｍ、不純物濃度４×１０１７〜２×１０１８ｃｍ−３程度が用いられる。ベース領域１５上には、厚さ０．５〜２．０μｍ、不純物濃度１〜５×１０１９ｃｍ−３の低抵抗のｎ型エミッタ領域１２が設けられている。エミッタ領域１２の周囲には、低抵抗のベースコンタクト領域１３が形成されている。図２に示すように、エミッタ領域１２の平面形状は、細長い島状の形状である。１つのＢＪＴ１０に複数のエミッタ領域１２を備えている。１つのエミッタ領域１２の寸法は、幅３〜１０μｍ、長さ１００〜１０００μｍ程度である。ベースコンタクト領域１３とエミッタ領域１２を含めた単位構造の周期は約１０〜３０μｍである。
【００４６】
次に、図５，６Ａ，６Ｂを参照してＢＪＴ１０の製造方法を説明する。図５は製造方法の各プロセスを示すフローチャートである。図６Ａと図６Ｂは各プロセスで製作される構造を示す縦断面図である。
【００４７】
ＢＪＴ１０の製造方法は、次のプロセス（１）〜（１０）（ステップＳ１１〜Ｓ２０）から成っている。図５に示されるようにステップＳ１１からステップＳ２０に到る順序で各プロセスが実行される。
【００４８】
（１）高抵抗層形成プロセス（ステップＳ１１）
（２）ベース領域形成プロセス（ステップＳ１２）
（３）低抵抗層形成プロセス（ステップＳ１３）
（４）エミッタエッチングプロセス（ステップＳ１４）
（５）再結合抑制領域形成プロセス（ステップＳ１５）
（６）ベースコンタクト領域形成プロセス（ステップ１６）
（７）イオン注入層活性化プロセス（ステップＳ１７）
（８）表面保護膜形成プロセス（ステップＳ１８）
（９）電極形成プロセス（ステップＳ１９）
（１０）上層電極形成プロセス（ステップＳ２０）
【００４９】
上記のステップＳ１１〜Ｓ１３を実施することによって図６Ａの（ａ）に示される構造が形成される。
【００５０】
ｎ型高抵抗層形成プロセス（ステップＳ１１）では、ＳｉＣで形成されたｎ型基板４０の上に、エピタキシャル成長法により、厚さ１０μｍで、濃度１×１０１６ｃｍ−３の窒素を不純物としてドープした高抵抗層４１を成長させる。基板４０には「４Ｈ−ＳｉＣ（0001）８°off」が用いられている。また基板４０は、前述したｎ型低抵抗層のコレクタ領域１１となる。
【００５１】
ベース領域形成プロセス（ステップＳ１２）では、ｎ型高抵抗層４１の上に、エピタキシャル成長法により、アルミニウム（Ａｌ）を不純物として４×１０１７〜２×１０１８ｃｍ−３の濃度で０．２〜０．５μｍのｐ型のベース領域４２を成長させる。
【００５２】
低抵抗層形成プロセス（ステップＳ１３）では、ｎ型のベース領域４２の上に、エピタキシャル成長法により、厚さ０．５〜２．０μｍで濃度１〜５×１０１９ｃｍ−３の窒素を不純物としてドープしたｎ型の低抵抗層４３を成長させる。この低抵抗層４３は、前述したエミッタ領域１２を形成する部分である。
【００５３】
次のエミッタエッチングプロセス（ステップＳ１４）では、図６Ａの（ａ）に示された構造において、その上面に、ＣＶＤ法によりシリコン酸化膜５１を堆積させ、フォトリソグラフィーを行い、その後にＲＩＥによりシリコン酸化膜５１をエッチングする。こうしてマスクが形成される。このシリコン酸化膜５１を用いて、その後、ＲＩＥにより低抵抗層４３についてＳｉＣエッチングを行い、低抵抗層４３を利用して前述したエミッタ領域１２を形成する。ＳｉＣエッチングのＲＩＥにはＳＦ６ガスなどが用いられる。その結果得られた構造を図６Ａの（ｂ）に示す。
【００５４】
再結合抑制領域を形成するプロセス（ステップＳ１５）では、さらに図６Ａの（ｃ）に示されるように、図６Ａ（ｂ）に示したマスク５１をそのまま利用して再結合抑制領域１６を形成する。再結合抑制領域１６の形成は、不純物（イオン種）として窒素のイオン注入を行うことにより行われる。エミッタエッチングプロセス（ステップＳ１５）によりエッチングされたすべての領域にイオン注入がなされる。再結合抑制領域の特性を抵抗率の高い「ｐ−」または［ｎ−］にするために、イオン注入量はベース領域４２の不純物濃度と同程度かその前後の値に設定される。例えばベース領域４２の不純物濃度が４×１０１７ｃｍ−３であればイオン注入量は３〜５×１０１７ｃｍ−３程度が望ましい。また再結合抑制領域１６は表面の極近傍の再結合準位を含めば良いので、その深さは０．１〜０．２μｍ程度で良い。そのため注入エネルギーを１００ｋｅＶ程度に低く抑えることができ、イオン注入プロセスでの結晶欠陥の生成を抑制することができる。
【００５５】
ベースコンタクト領域形成プロセス（ステップＳ１６）では、最初に、図６Ａ（ｄ）に示すように、ベースコンタクト領域１３を形成するための表面部分が露出するようにマスク５２が形成される。マスク５２は、ＣＶＤ法によりシリコン酸化膜を堆積し、フォトリソグラフィーを行い、その後にＲＩＥによりシリコン酸化膜をエッチングすることにより形成される。その後、イオン注入を行ってベースコンタクト領域１３を形成する。注入されるイオンはアルミニウム（Ａｌ）であり、注入の深さは例えば０．２μｍである。イオン注入量は１×１０１８〜１０２０ｃｍ−３であり、イオン注入に必要なエネルギはほぼ２００ＫｅＶである。
【００５６】
上記のステップＳ１５，Ｓ１６によってベースコンタクト領域１３とエミッタ領域１２の間におけるベース領域１５の表面には再結合抑制領域１６が形成される。再結合抑制領域１６を設けることはエミッタ領域１２から到来する電子を再結合抑制領域１６のＳｉＣ表面から遠ざけることが目的である。
【００５７】
次に、イオン注入層を活性化するプロセス（ステップＳ１７）では、イオン注入後に、注入イオンを半導体中で電気的に活性化すると共に、イオン注入で発生した結晶欠陥を消すための熱処理を行う（図６Ｂ（ｅ））。この活性化の熱処理では、ベースコンタクト領域１３の注入イオンと再結合抑制領域１６の注入イオンの両方の活性化を同時に行っている。高周波熱処理炉などを用い、１７００〜１８００℃程度の高温下で約１０分程度の熱処理を行う。雰囲気ガスには例えばアルゴンガス（Ａｒ）が用いられる。
【００５８】
表面保護膜を形成するプロセス（ステップＳ１８）では、図６Ｂ（ｆ）で示すように、初めに、イオン注入工程と活性化工程で生じた表面層を取り除くために、熱酸化後に酸化膜を取り除く犠牲酸化を行う。酸化条件は、例えばドライ酸素中で１１００℃、２０時間などである。酸化膜の除去にはフッ化水素酸を用いる。犠牲酸化後に再び熱酸化を行い酸化膜５３を形成する。熱酸化膜形成では、例えば、温度が１１００℃、時間が５時間、雰囲気はウェットである。その後に、ＳｉＣ酸化膜界面の不純物準位を低減するための熱処理（ＰＯＡ：Post Oxidation Anneal)を行う。ＰＯＡは、水素や酸化窒素（ＮＯ、Ｎ２Ｏ）またはアルゴン雰囲気中で、８００〜１３００℃程度の高温下で、１０〜３０分程度、行う。ＰＯＡ後、ＣＶＤ酸化膜やＣＶＤ窒化膜を形成する。
【００５９】
電極を形成するプロセス（ステップＳ１９）では、エミッタ領域１２（低抵抗層４３）、ベースコンタクト領域１３、コレクタ領域１１（基板４０）の各々の表面にエミッタ電極１９、ベース電極２０、コレクタ電極１８を形成する（図６Ｂ（ｇ））。残った上記の酸化膜５３が前述した表面保護膜１７になる。エミッタ電極１９、コレクタ電極１８にはニッケルやチタンを用い、ベース電極２０にはチタンやアルミニウムなどを用いる。各電極１８，１９，２０は、蒸着やスパッタリングなどで形成する。電極パターンの形成には、ドライエッチング、ウェットエッチング、リフトオフ法などが利用される。
【００６０】
電極１８〜２０を形成した後には、金属部分と半導体部分との間の接触抵抗を低減するために熱処理を行う。当該熱処理の条件は、温度条件が８００〜１０００℃、時間条件が１０〜３０分程度である。
【００６１】
最後に上層電極形成プロセス（ステップＳ２０）が実行される。この上層電極形成工程（ステップＳ２０）では、分離されている複数のエミッタ電極１９を１つの電極に取り出すための上層電極５４を形成する（図６Ｂ（ｈ））。ＣＶＤ法によりシリコン酸化膜などを層間膜５５として形成した後、フォトリソグラフィーとエッチングによりエミッタ電極１９の部分のシリコン酸化膜などを取り除く。こうしてエミッタ電極１９を露出させた後に、上層電極５４を堆積させる。上層電極５４の材料には例えばアルミニウム（Ａｌ）を用いる。
【００６２】
このようにして、図１と図２で示したＢＪＴ１０が作製される。当該ＢＪＴ１０は、ノーマリオフ特性を有する高性能の半導体装置である。
【００６３】
上記第１実施例において、コレクタ領域、エミッタ領域、高抵抗層、ベース領域、ベースコンタクト領域、再結合抑制領域等の第１および第２の導電型の組合せをすべて逆にして構成することもできる。この点については、以下に説明する他の実施例においても同様である。
【００６４】
＜第２実施例＞
図７と図８を参照して本発明によるバイポーラ型半導体装置の第２実施例を説明する。第２実施例のバイポーラ型半導体装置も同様にＢＪＴである。図７において、図１で説明した要素と実質的に同一の要素には同一の符号を付している。
【００６５】
図３に示すように、従来構造のＢＪＴ１０Ａではエミッタ領域１２をベース領域１５の表面が露出するまでエッチングする。このようにエッチングプロセスの精度の限界からベース領域１５の一部をエッチングせざるを得ないため、ベース層の厚さが薄くなり、その結果ベースの抵抗値が大きくなる。またエッチング深さのウエハ内またはウエハ間のばらつきにより、ベース抵抗値もウエハ内またはウエハ間でばらつくことになる。さらに、ＢＪＴの電流増幅率を向上させるためにはベース層を薄くすることが望ましいが、ベース層を薄くするとエッチングプロセスに起因するベース抵抗の増大や値のばらつきがより顕著になる。
【００６６】
そこで、第２実施例によるＢＪＴ１００では、層状に形成されたベース領域１５において、エッチングにより露出したベース表面の領域に対応する領域に、ベース領域と同等またはそれ以下の抵抗率を有するｐ型半導体（ｐ＋またはｐ−）からなる低抵抗埋め込み領域６１を設けるようにしている。本実施例では、第１実施例のように表面の再結合抑制領域１６は形成されない。その他の構造は第１実施例の構造と同じである。
【００６７】
上記の構造によれば、ベースコンタクト領域１３からベース領域１５に流れ込む正孔電流は、図３で示した従来例では表面付近に流れていたのに対して、図８に示すように抵抗値のより低い低抵抗埋め込み領域６１に流れることになる。そのため、ベース領域１５の表面付近での再結合が低減され、電流増幅率が向上する。
【００６８】
低抵抗埋め込み領域６１はベース領域１５に対してより低い抵抗値であるため、ベース領域１５の抵抗は低抵抗埋め込み領域６１の抵抗値によって決まることになる。これにより上記のエッチングによって生じたベース領域１５の高抵抗化とばらつきを低減することができる。
【００６９】
ｐ型のベース領域１５の不純物濃度は前述した通り４×１０１７〜２×１０１８ｃｍ−３であるのに対して、低抵抗埋め込み領域６１の不純物濃度はベース領域１５と同程度以上の濃度とする。例えば、ｐ型のベース領域１５の不純物濃度が例えば４×１０１７ｃｍ−３であった場合には、低抵抗埋め込み領域６１の不純物濃度を２×１０１８ｃｍ−３とし、かつその厚みをベース領域６１の厚みと同じにすると、低抵抗埋め込み領域６１の抵抗率はベース領域１５の抵抗率に対して１／３に低減できる。
【００７０】
第２実施例のＢＪＴ１００の製造方法について、特に上記の低抵抗埋め込み領域６１は、前述した第１実施例のＢＪＴ１０の製造方法において、多段のイオン注入法を適用することによって形成することができる。
【００７１】
＜第３実施例＞
図９と図１０を参照して本発明によるバイポーラ型半導体装置の第３実施例を説明する。第３実施例のバイポーラ型半導体装置もＢＪＴである。図９において、図１で説明した要素と実質的に同一の要素には同一の符号を付している。
【００７２】
図３で説明したように、従来構造のＢＪＴ１０Ａでは、ベース領域１５を流れる正孔とコレクタ領域１１を流れる電子とが、ベース・コレクタ界面付近で再結合するという特性を有している。
【００７３】
そこで、第３実施例のＢＪＴ２００では、層状に形成されたベース領域１５の下側（高抵抗層１４側）において、前述したエッチングにより露出したベース表面の領域に対応する領域で、当該ベース領域１５に接した状態でベース領域１５よりも高抵抗のｐ型半導体（ｐ−）からなる高抵抗埋め込み領域または高抵抗層１４よりも高抵抗のｎ型半導体（ｎ−）からなる高抵抗埋め込み領域６３を設ける。本実施例では、第１実施例のようにベース表面の再結合抑制領域１６は形成されない。その他の構造は第１実施例の構造と同じである。
【００７４】
第３実施例のＢＪＴ２００の構造では、高抵抗埋め込み領域６３を設けることにより、ｐ−層である場合には、その存在で高抵抗埋め込み領域６３と高抵抗層１４の間に部分的にポテンシャル（電位差）が形成され、当該高抵抗層１４の電子がベース領域１５から遠ざけられる。また高抵抗埋め込み領域６３内の正孔の濃度はベース領域１５の正孔濃度よりも低い。このため、従来構造のＢＪＴ１０Ａにおけるベース領域・高抵抗層付近の電子・正孔の濃度と比較して、第３実施例での高抵抗埋め込み領域・高抵抗層付近の電子・正孔濃度が低いために再結合を低減することができ、これにより電流増幅率を向上することができる。またｎ−層である場合にも、ほぼ同様の原理で再結合を抑制でき電流増幅率を向上することができる。
【００７５】
ｐ型のベース領域１５の不純物濃度は前述した通り４×１０１７〜２×１０１８ｃｍ−３であるのに対して、高抵抗埋め込み領域６３の不純物濃度はベース領域１５と同程度以下の濃度とする。例えば、ｐ型のベース領域１５の不純物濃度が例えば４×１０１７ｃｍ−３であった場合には、高抵抗埋め込み領域６３の不純物濃度を１×１０１７ｃｍ−３以下とする。
【００７６】
＜第４実施例＞
図１１を参照して本発明によるバイポーラ型半導体装置の第４実施例を説明する。図１１において図７や図９で説明した要素と実質的に同一の要素には同一の符号を付している。
【００７７】
第４実施例のＢＪＴ３００は、第２および第３実施例の特徴的構造を組み合わせて構成される。第４実施例では、低抵抗埋め込み領域６１の下面に接するように高抵抗埋め込み領域６３が形成されている。その他の構成については、第２または第３実施例の構成と同じである。本実施例のＢＪＴ３００によっても、前述した同様な効果が発揮される。
【００７８】
＜第５実施例＞
図１２を参照して本発明によるバイポーラ型半導体装置の第５実施例を説明する。図１２において図１、図７、図９で説明した要素と実質的に同一の要素には同一の符号を付している。
【００７９】
第５実施例のＢＪＴ４００は、第１、第２および第３実施例の特徴的構造を組み合わせて構成される。第５実施例では、再結合抑制領域１６、低抵抗埋め込み領域６１、当該低抵抗埋め込み領域６１の下面に接するように形成された高抵抗埋め込み領域６３が設けられている。その他の構成については、第１、第２、または第３実施例の構成と同じである。本実施例のＢＪＴ４００によっても、前述した同様な効果が発揮される。
【００８０】
本実施例においては、製造方法の工程の説明中のｐとｎの極性を逆にした逆極性タイプのものでも良い。さらに本実施例では、ＳｉＣの例について説明したが、本発明は表面再結合が問題となる他の半導体にも適用できる。
【００８１】
以上の各実施例で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）等については例示にすぎない。従って本発明は、説明された実施例に限定されるものではなく、請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【産業上の利用可能性】
【００８２】
本発明は、４層構造を有する従来の一般的なバイポーラ型炭化珪素半導体装置で、主電流の電子が制御電流の正孔と再結合することを抑制して電流増幅率を向上すること、およびベース層を薄くしてもベース抵抗値の増大やばらつきを改善することに利用され、さらにかかる特性を有するバイポーラ型炭化珪素半導体装置を作製する方法に利用する。
【符号の説明】
【００８３】
１０  バイポーラ型半導体装置（ＢＪＴ）
１１  コレクタ領域
１２  エミッタ領域
１３  ベースコンタクト領域
１４  高抵抗層
１５  ベース領域
１６  再結合抑制領域
１７  表面保護膜
１８  コレクタ電極
１９  エミッタ電極
２０  ベース電極
２１  上層電極
４０  基板
４１  高抵抗層
４２  ベース領域
４３  低抵抗層
６１  低抵抗埋め込み領域
６３  高抵抗埋め込み領域
１００  ＢＪＴ
２００  ＢＪＴ
３００  ＢＪＴ
４００  ＢＪＴ
【図１】
0005469068.tif 000002
【図２】
0005469068.tif 000003
【図３】
0005469068.tif 000004
【図４】
0005469068.tif 000005
【図５】
0005469068.tif 000006
【図６Ａ】
0005469068.tif 000007
【図６Ｂ】
0005469068.tif 000008
【図７】
0005469068.tif 000009
【図８】
0005469068.tif 000010
【図９】
0005469068.tif 000011
【図１０】
0005469068.tif 000012
【図１１】
0005469068.tif 000013
【図１２】
0005469068.tif 000014
【図１３】
0005469068.tif 000015