(57)【特許請求の範囲】
【請求項１】
すず基はんだを用いて導電部材と接合するための半導体素子であって、
半導体材料からなる基材の前記導電部材との接合面に、
シリサイド層と、
チタンからなる第１の金属層と、
アンチモンからなる第２の金属層と、
ニッケル層、銅層、銅層上にニッケル層を積層した層、およびタンタル層上に銅層を積層した層、のいずれかからなる第３の金属層と、が
前記基材側から順次積層されており、
前記第２の金属層の厚みが５０ｎｍ以上であることを特徴とする半導体素子。
【請求項２】
前記半導体材料がワイドバンドギャップ半導体材料であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム、ガリウムヒ素、またはダイヤモンドのうちのいずれかであることを特徴とする請求項２に記載の半導体素子。
【請求項４】
回路パターンが形成された回路基板と、
前記回路パターン上に実装された請求項１ないし３のいずれか１項に記載の半導体素子と、を備え
前記半導体素子の前記回路パターンへの接合に、すず基はんだを用いたことを特徴とする半導体装置。
【請求項５】
前記すず基はんだにはアンチモンが５ｗｔ％以上含有されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
半導体装置を構成する回路基板の回路パターン上の所定範囲に、すず基はんだのペーストを塗布し、
前記すず基はんだのペーストを塗布した部分に請求項１ないし３のいずれか１項に記載の半導体素子を設置し、
前記すず基はんだが溶融するように加熱する、
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、すず基はんだを介して回路基板に接合する半導体素子の構成、および半導体装置とその製造方法に関する。
【背景技術】
【０００２】
インバーターなどの電力用半導体装置に使用されるスイッチング素子（ＩＧＢＴ、ＭＯＳＦＥＴ等）や整流素子では、電力損失を低減する必要があり、近年、例えば、炭化ケイ素（ＳｉＣ）、窒化ガリウムのようなワイドバンドギャップ半導体の電力用半導体装置が開発されている。ワイドギャップ半導体の場合、素子自身の耐熱性が高く、大電流による高温動作が可能であるが、その特性を発揮するためには、半導体素子と基板との接合部が強固に接合されていなければならない。
【０００３】
高温動作可能な接合材料として、鉛入り高融点はんだが使用されてきたが、安全性や環境への配慮から、すず（Ｓｎ）をベースとする鉛フリーはんだ材料（すず基はんだ）が使用されるようになってきた。しかし、すず基はんだを使用するためには、半導体素子の接合面にチタン層、ニッケル層、金層を順に積層する必要があった。しかし、チタン層で不動態被膜が形成されるのを抑制するためにニッケル層を厚く形成する必要があり、はんだ接合時の条件が厳密であることから、信頼性の高い接合をおこなうことが困難であった。
【０００４】
そこで、半導体素子の接合面に、チタン等からなる金属層の上にすず合金層を設け、熱処理した際にすず合金層をすず基はんだ中に拡散させてチタン−すず合金層を形成し、接着性やオーミック接合性に優れた接合を実現できる半導体装置が提案されている（例えば特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１０８６０４号公報（段落００３７、図1）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のような構成の半導体装置で製造時や動作時の熱履歴を模擬する熱サイクル試験を実施したところ、使用する合金層やすず基はんだの組成によって、または同じ材料の組み合わせであっても個体ごとに接合強度にばらつきが出て、信頼性の高い接合、ひいては寿命信頼性の高い半導体装置を得ることができなかった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、すず基はんだを用いて寿命信頼性の高い接合が可能な半導体素子および寿命信頼性の高い半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明にかかる半導体素子は、すず基はんだを用いて導電部材と接合するための半導体素子であって、半導体材料からなる基材の前記導電部材との接合面に、シリサイド層と、チタンからなる第１の金属層と、アンチモンからなる第２の金属層と、ニッケル層、銅層、銅層上にニッケル層を積層した層、およびタンタル層上に銅層を積層した層、のいずれかからなる第３の金属層と、が前記基材側から順次積層されており、前記第２の金属層の厚みが５０ｎｍ以上であることを特徴とする。
【発明の効果】
【０００９】
この発明によれば、強固な接合を得るためには、接合層中にアンチモンとチタンの合金を形成する必要があることを発見し、半導体素子にアンチモン層を設けるようにしたので、すず基はんだを用いて、接合強度の高いチタンとアンチモンの合金が安定して形成され、高温化でも接合強度を長期間持続する信頼性の高い半導体装置が得られる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１にかかる半導体素子の構成を説明するための断面図である。
【図２】本発明の実施の形態１にかかる半導体素子および半導体装置の製造方法を説明するためのフローチャートである。
【図３】本発明の実施の形態１にかかる半導体素子を導電部材に接合したときの状態を説明するための断面図である。
【図４】従来の半導体素子を導電部材に接合したときの状態を説明するための断面図である。
【図５】本発明の実施の形態３にかかる半導体装置の構成を示す図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
＜接合強度ばらつきの原因発見＞
本発明の実施の形態１にかかる半導体素子および半導体装置の構成を説明する前に、背景技術で説明した従来の半導体素子での接合強度のばらつき原因について説明する。半導体素子の接合面に第１金属層を設け、さらにその上にすず合金からなる第２金属層を設け、数種のすず基はんだを用いて銅板との接合体を形成した。その結果、高温動作時に安定して長時間接合し得る材料の組み合わせは、第１金属層にチタン（Ｔｉ）、すず基はんだにＳｎ−Ｓｂ系はんだを用いたときであった。
【００１２】
しかし、上記の材料を組み合わせても、接合強度が高い接合体とそうでない接合体があり、安定して信頼性の高い接合体を得ることができなかった。そこで、接合強度の高かった接合体とそうでない接合体の断面を分析したところ、接合強度の高い接合体では、第１金属層（Ｔｉ）―第２合金層（Ｓｎ）が、Ｔｉ−Ｓｂ−Ｓｎの３元合金層に変化し、接合強度の高くない接合体では、Ｔｉ−Ｓｂ−Ｓｎの３元合金層がまばらに形成されていることが分かった。つまり、上記の構成では、アンチモン（Ｓｂ）がはんだ材料を構成するＳｎ−Ｓｂ系合金から供給されており、はんだ中のＳｂからＴｉ層への拡散がばらつくために接合強度にばらつきが生じることが分かった。
【００１３】
そこで、本発明の実施の形態１にかかる半導体素子では、半導体素子の接合面に設けた複数の金属層のうち、チタン層の直上にアンチモン層を設けることにより、回路パターンに対してすず基はんだで接合したときに、Ｔｉ−Ｓｂ−Ｓｎ合金を形成し、安定した接合強度を有する半導体装置を得られるようにした。以下、詳細に説明する。
【００１４】
図１〜図４は、本発明の実施の形態１にかかる半導体素子および半導体装置および半導体装置の製造方法を説明するための図である。図１は半導体素子の構成を説明するための工程ごとの断面を示す図、図２は半導体素子および半導体装置の製造方法を説明するためのフローチャート、図３は半導体素子を導電部材に接合する際の工程ごとの断面を示す図、図４は接合部の状態を説明するための従来の半導体素子を導電部材に接合するときの状態を説明する断面図である。
【００１５】
はじめに、半導体素子の構成について図１を用いて説明する。図１は本発明の実施の形態にかかる半導体素子の構成とその製造方法を説明するための断面模式図であり、図１（ａ）は半導体材料からなる基材１にニッケル層２を形成した状態、図１（ｂ）は形成したニッケル層２がニッケルシリサイド化２Ｓした状態、図１（ｃ）はさらに４つの金属層３、４、５、６を形成した状態を示す。図において、半導体素子１を構成する材料としてワイドバンドギャップ半導体材料である炭化ケイ素（ＳｉＣ）からなる厚さ５００μｍの板状の基材１を用意した。この炭化ケイ素基材の少なくとも片面に、以降、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アンチモン（Ｓｂ）、金（Ａｕ）といった複数の金属層をスパッタリングにより形成していく。なお、製造方法については図２に示すフローチャートのステップ番号（カッコ内）で説明する。
【００１６】
はじめに（ステップＳ１０）、図１（ａ）に示すように、炭化ケイ素基材１の接合面である片方の表面に、シリサイドを形成するための金属層として、厚さ５０ｎｍのニッケル層２を形成し（ステップＳ２０）、ニッケル付与半導体基材１０ｆ１を得る。その後真空雰囲気下で８００℃、１時間の熱処理を行う（ステップＳ３０）ことにより、ニッケルが炭化ケイ素素基材１のシリコンと反応してシリサイド化する。シリサイド化が完了すると（ステップＳ４０で「Ｙ」）、図１（ｂ）に示すように、ニッケル層２は、厚さ５０ｎｍ程度のニッケルシリサイド層２Ｓとなり、接合面がシリサイド化された半導体基材１０ｆ２が得られる。つづいて、図１（ｃ）に示すように、シリサイド層２Ｓ表面に、第１金属層である厚さ２００ｎｍのＴｉ層３、Ｔｉ層３の表面に第２金属層である厚さ１００ｎｍのＳｂ層４、Ｓｂ層４の表面に第３金属層である厚さ８００ｎｍのＮｉ層５、Ｎｉ層５の表面に第４金属層である厚さ１００ｎｍのＡｕ層６を順次形成する（ステップＳ５０）。第１〜第４の金属層まで層形成が完了すると（ステップＳ６０で「Ｙ」）、ダイシングで７．０ｍｍ角サイズに切断し（ステップＳ７０）、洗浄（ステップＳ８０）すると、半導体装置に実装可能な半導体素子１０が得られる（準備完了：ステップＳ９０）。
【００１７】
つづいて、半導体素子と導電部材の接合体、つまり、半導体装置の構成と製造方法について図３および図２の続きを用いて説明する。図３は本発明の実施の形態にかかる半導体装置（接合体）の構成とその製造方法を説明するための断面模式図であり、図３（ａ）は回路基板の銅の回路パターン１７上にＳｎ基はんだ８を塗布した状態、図３（ｂ）はＳｎ基はんだ８が溶融し（溶融状態および溶融後に固化した状態を８Ｍと記す。）、Ａｕ層６がはんだ８Ｍ中に溶解した状態、図３（ｃ）はＮｉ層５がはんだ８Ｍ中のＳｎと反応して合金化５Ａした状態、図３（ｄ）はＴｉ層３にＳｂ層４のＳｂ、はんだ８Ｍや合金化Ｎｉ層５Ａ中のＳｎが拡散し、反応して３元合金層３Ａを形成した状態を示す。なお、図では簡略化するために半導体装置の回路基板に設けられた回路パターン１７のまさしく導電部材である銅材料部分のみを記載している。
【００１８】
半導体素子１０の接合対象となる導電部材である銅の回路パターン１７が上側に向くように回路基板を図示しない治具に設置し、接合を開始した（ステップＳ１１０）。回路パターン１７の表面に、開口径が６ｍｍ角で、厚さ０．２ｍｍのステンレスマスクを用いてマスキングをし（ステップＳ１２０）て、図３（ａ）に示すようにソルダーペースト８を回路パターン１７の所定範囲に印刷し（ステップＳ１３０）、印刷したソルダーペースト８表面に、半導体素子１０を搭載した（ステップＳ１４０）。ソルダーペースト８としては、Ｓｂを１０ｗｔ％含有したＳｎ−Ｓｂ系はんだ（9014-374F：千住金属製（合金組成：９０Ｓｎ−１０Ｓｂ：融点約２４０℃））を用いた。これを、３００℃に設定したホットプレ―ト上に４０秒間保持する（ステップＳ１５０）ことにより、はんだが溶融して以下の合金化が完了すると（ステップＳ１６０で「Ｙ」）、その後空冷させることにより（ステップＳ１７０）、半導体装置１００（または接合体）を得ることができる。
【００１９】
この熱処理の間の反応をさらに詳しく説明すると、以下のようになる。はんだ８が溶融すると、はじめに図３（ｂ）に示すように、金層６がはんだ８Ｍ内に溶解し、つぎに、図３（ｃ）に示すように、はんだ８Ｍ中のＳｎ成分とＮｉ層５との間で反応を生じ、Ｎｉ−Ｓｎ合金層５Ａが形成される。そして、最後に図３（ｄ）に示すように、Ｔｉ層３にＳｂ層４のＳｂと、はんだ８ＭやＮｉ−Ｓｎ合金層５Ａ中のＳｎとが拡散していって合金化し、Ｔｉ−Ｓｂ−Ｓｎの３元合金層３Ａが形成される。これにより、半導体素子１０が銅の回路パターン１７に強固に接合され、強固な接合体である半導体装置が得られる。
【００２０】
＜比較試験＞
つぎに、本実施の形態にかかる半導体素子１０をすず基はんだを用いて接合した時の接合強度を評価するため、比較試験を実施した。この比較試験では、接合および強度評価を容易にするため、実際の回路基板ではなく、回路基板上に形成された回路パターン１７を模擬するものとして１０ｍｍ角に切断した厚さ１．０ｍｍの銅板７を用いた。そして、本実施の形態にかかる半導体素子１０を銅板７に接合した接合体１００ＭＥと、比較対象となる半導体素子１０ＣＥを銅板７に接合した接合体１００ＭＣに対しさまざまな条件で評価試験を行った。
【００２１】
比較サンプルとなる半導体素子１０ＣＥは、以下に示す方法で製作した。
図４（ａ）に示すように、厚さ５００μｍの半導体基材１の片方の表面に、半導体素子１０を作成したときと同じ方法で、厚さ５０ｎｍ程度のニッケルシリサイド層２Ｓを形成した。スパッタリング法を用いて、シリサイド層２Ｓ表面に、第１の金属層である厚さ２００ｎｍのＴｉ層３を形成した。ここで第２の金属層であるＳｂ層を省略して、Ｔｉ層３の表面に第３の金属層である厚さ８００ｎｍのＮｉ層５、Ｎｉ層５の表面に第４の金属層である厚さ１００ｎｍのＡｕ層６を順次形成した。この後、ダイシングで５．０ｍｍ角サイズに切断し、洗浄したものを、比較用半導体素子１０ＣＥとして用いた。つまり、比較用半導体素子１０ＣＥと半導体素子１０との違いは、第２の金属層であるＳｂ層４を有するか否かの違いである。そして、銅板７との接合、つまり実施例接合体１００ＭＥと比較例接合体１００ＭＣの製造は、半導体装置１００を製造するときと同様の方法で行った。本実施例接合体１００ＭＥ、比較例接合体１００ＭＣをそれぞれ３個使用した。
【００２２】
このように構成された接合体１００ＭＥと１００ＭＣを、２００℃の高温で２０００時間保持し、１００時間保持時、３００時間保持時、５００時間保持時、１０００時間保持時、２０００時間保持後の接合体の密着強度測定を行った。密着強度判定は、所定治具でサンプルを固定し、接合体の横方向からせん断方向に最高５ｋｇｆ（約５０Ｎ）まで印加（測定）可能なプッシュテスタ（ARF-05：アトニック（株）製デジタルフォースゲージ）を用いて測定した。この際、測定上限の５ｋｇｆでもはがれなかった場合を密着性異常なしとし、５ｋｇｆ以下で剥離したものを強度低下有りとした。評価結果を表１に示す。
【００２３】
【表１】
0005399953.tif 000002
【００２４】
表１に示すように、本発明にかかる実施例であるＳｂ層４を備えた接合体１００ＭＥのサンプル（サンプル２−１，２−２，２−３）は、高温で２０００時間保持する間に密着強度低下が見られなかったのに対し、比較例のＳｂ層を備えていない接合体１００ＭＣのサンプル（サンプル１−１，１−２，１−３）は、１００時間までは強度を保ったが、高温で３００時間保持すると密着強度が低下することがわかった。
【００２５】
つぎに、密着強度試験後のサンプルを接合部分の断面が出るように切断・研磨し、波長分散型Ｘ線分析を用いて接合部断面の元素分析を行った。その結果、密着強度を保つことができた本発明の実施例の接合体１００ＭＥの場合はんだ８ＭとＴｉ層３、Ｓｂ層４、Ｎｉ層５またはＮｉ−Ｓｎ合金層５Ａとの間で、熱拡散を生じ、図３（ｄ）で説明したような、Ｔｉ−Ｓｂ−Ｓｎの３元合金層３ＡとＮｉ−Ｓｎ合金層５Ａからなる強固な接合部が形成されていることが確認された。このとき、３元合金層３Ａ内において、Ｓｂが均一に分布していた。一方、密着強度が低下した比較例の接合体１００ＭＥでは、図４（ｂ）に示すように、はんだ８Ｍ中のＳｂの拡散により、部分的にはＴｉ−Ｓｂ−Ｓｎ合金相が形成されているが、Ｔｉ相、あるいはＴｉ−Ｓｎ合金化相の状態と不均一に分散しており、強固な接合体が均一に形成されていないことが確認できた。
【００２６】
＜適応可能材料＞
なお、本実施の形態においては、接合力の評価を目的として、素板状の炭化ケイ素基材を用いた例を示したが、裏面にパターン等が形成された炭化ケイ素基材を用いても同様である。また、炭化ケイ素基材の大きさも、特に限定されることはなく、製造する半導体素子の大きさに合わせて、適宜調整すればよい。
【００２７】
さらに、半導体素子としては、炭化ケイ素以外にケイ素も使用できる。また、炭化ケイ素と同じくワイドバンドギャップ半導体材料である、窒化ガリウム（ＧａＮ）、ガリウムヒ素（ＧａＡｓ）、ダイヤモンドについても、表面に別途Ｓｉ層を形成してシリサイド層を形成すれば、炭化ケイ素と同様に適用可能である。
【００２８】
また、第３の金属層５の材料としては、ニッケルが最適であるが、ニッケル以外に銅を使用することも可能である。ただし、銅を使用する場合は、下記に示すように銅単独（組合せＡ）以外に、第４の金属層４であるＳｂ層との間にタンタル（Ｔａ）層を挿入（組合せＢ）したり、最表面にＮｉ層をかぶせたり（組合せＣ）することが望ましい。
組合せＡ：Ｓｂ／Ｃｕ
組合せＢ：Ｓｂ／Ｔａ／Ｃｕ
組合せＣ：Ｓｂ／Ｃｕ／Ｎｉ
【００２９】
これら、炭化ケイ素基材の接合面に形成する金属層２、３、４、５は、スパッタリングにより形成していったが、他の公知の方法によって形成してもよいことはいうまでもない。なお、形成される厚さは、金属種（層種）や半導体素子の大きさにより好適な範囲が異なるが、一般的に、１０ｎｍから２０００ｎｍの範囲である。
【００３０】
また、半導体素子１０の接合対象である導電部材としては、銅以外にアルミニウムや、ＣＩＣ(Cu:Invar:Cu)のような半導体基板用クラッド材でもよい。また、有機基板、ＡｌＳｉＣやＳｉＮ等のセラミック基板上に形成された導電部材に対しても、同様に接合できる。
【００３１】
また、シリサイド層２Ｓを形成するための金属層２には、Ｎｉ以外にもシリコンとシリサイドを形成する高融点の遷移金属等を使用することができる。
【００３２】
以上のように、本発明の実施の形態１にかかる半導体素子１０によれば、すず基はんだ８を用いて導電部材７と接合するための半導体素子１０であって、半導体材料からなる基材１の前記導電部材７との接合面に、シリサイド層２Ｓと、チタンからなる第１の金属層３と、アンチモンからなる第２の金属層４と、ニッケルおよび／または銅を有する第３の金属層５と、が基材１側から順次積層されている、ように構成したので、第２の金属層のＳｂがシリサイド層２Ｓとの接合性のよい第１の金属層３に取り込まれてＴｉ−Ｓｂ−Ｓｎの３元合金層３Ａとなり、はんだ８との接合性のよい第３の金属層５がＳｎとの合金層５Ａとなり、Ｔｉ−Ｓｂ−Ｓｎの３元合金層３Ａと合金層５Ａが強固に接合するので、すず基はんだを用いて導電部材との寿命信頼性の高い接合が可能となる半導体素子が得られ、この半導体素子を用いてすず基はんだで接合すると、寿命信頼性の高い半導体装置を得ることができる。
【００３３】
また、本発明の実施の形態１にかかる半導体素子１０の製造方法によれば、シリコンを含有する半導体材料からなる基材１の場合は、接合面にニッケル層２を形成し、シリコンを含有しない半導体材料からなる基材の場合は、シリコン層を形成してからニッケル層２を形成する（ステップＳ２０）。そして、熱処理を行い、シリサイド化（ステップＳ３０〜４０）し、シリサイド層２Ｓ表面に、第１金属層３、第２金属層４、第３金属層５を順次形成するように構成したので、すず基はんだで導電部材と強固に接合できる半導体素子を容易に得ることができる。
【００３４】
実施の形態２．
本実施の形態２においては、実施の形態１で作成した半導体素子１０の第２の金属層であるＳｂ層４の厚みとすず基はんだ８の組成を変化させ、接合強度の評価を行った。実施の形態１で用いた図１を用いて説明する。半導体基材１と、ニッケルシリサイド層２Ｓを形成するためのニッケル層２の厚みおよび熱処理条件は実施の形態１と同様である。そして、ニッケルシリサイド層２Ｓ上に順次積層していく、第１金属層３、第２金属層４、第３金属層５、第４金属層６のうち、第２金属層であるＳｂ層４の厚みを変化させた。また、銅板７との接合の際、マスキングや熱処理条件は実施の形態１と同様であるが、はんだの組成（Ｓｂ含有量）を変化させた。測定サンプル数は、同じ仕様のものをそれぞれ３個作成し、接合体の横方向からせん断方向に最高２０ｋｇｆ（約２００Ｎ）まで印加（測定）可能なプッシュテスタ（ARF-20：アトニック（株）製デジタルフォースゲージ）を用いて測定し、剥離が生じた時の印加力を密着強度とした。測定した密着強度値はそれぞれの平均値を使用した。評価結果を表２に示す。
【００３５】
【表２】
0005399953.tif 000003
【００３６】
表２に示すように、サンプル３−１〜３−３の結果から、第１の金属層３（Ｔｉ層）に隣接して第２の金属層４としてＳｂ層を形成すると、Ｓｂを含まないはんだを使用しても接合体の密着強度は、２０００時間まで５ｋｇｆ以上を保ち、実施の形態１で示したＳｂ層４のない接合体（１−１〜１−３）と比較して、大幅に接合強度に関する耐熱性が向上していることが確認された。つまり、Ｔｉ層３に隣接してＳｂ層４を備えることにより、接合信頼性が向上することが示された。
【００３７】
一方、Ｓｂ層４の層厚が５０ｎｍ以上のサンプル３−２，３−３では、１０００時間保持しても密着強度がほとんど低下していないが、Ｓｂ層４の層厚が５ｎｍのサンプル３−１は、５００時間後から密着強度の低下がみられる。このことから、はんだ組成によらず（はんだ中にＳｂ成分がない場合でも）、信頼性の高い接合を得るには、第２の金属層であるＳｂ層４の層厚を５０ｎｍ以上とすることが望ましいことがわかった。
【００３８】
また、Ｓｂ含有量が５ｗｔ％以上のはんだ中を用いて接合した、実施例５−１〜６−３については、Ｓｂ層４の厚みを５０ｎｍより薄い５ｎｍにしたサンプル５−１，６−１でも、２０００時間経過後に生じる強度低下はほんの僅かであり、はんだ８中のＳｂ濃度を増大させることで接合信頼性がさらに向上していることがわかる。
【００３９】
さらにＳｂ層４の層厚を５０ｎｍ以上とする（サンプル５−２，５−３，６−２，６−３）ことにより、２０００時間高温で保持しても、密着強度低下が生じないことが確認された。つまり、第２の金属層としてのＳｂ層４の層厚を５０ｎｍ以上とし、接合するはんだ８中のＳｂ含有量を５ｗｔ％以上とすることにより、一層高信頼な接合が得られることが確認できた。
【００４０】
以上のように、本実施の形態２にかかる半導体素子または、半導体素子と導電部材との接合体によれば、第２の金属層であるＳｂ層４の層厚みを５０ｎｍ以上にすることで、接合信頼性がより高くなった。さらに接合に用いるはんだ８中のＳｂ濃度を５ｗｔ％以上にすることで、長時間高温で保持しても接合強度が低下しない信頼性の高い接合が得られた。
【００４１】
実施の形態３．
本発明の実施の形態３では、上述した半導体素子をすず基はんだを用いて接合した半導体装置について説明する。図５は実施の形態１または２で示した半導体素子をすず基はんだを用いて装着した半導体装置の構成を説明するためのもので、図５（ａ）は半導体装置の半導体素子を装着した部分の平面図、図５（ｂ）は図５（ａ）のＡ−Ａ線における切断面を示す断面図である。図において、電力用半導体装置１００は、絶縁性の回路基板１１上に複数の銅の回路パターンが形成され、そのうちのひとつの回路パターン１７にドレイン電極側を接合したＳｉＣ基材を用いた半導体素子１０が配置されている。
【００４２】
この回路パターン１７への半導体素子１０の接合を上述したすず基はんだ８を用いて行った。図１に示すように、半導体素子１０のドレイン電極側の接合面にはシリサイド層２Ｓ、第１〜第４の金属層３〜６が順次形成されている。半導体素子１０の基材には、上述した炭化ケイ素以外にも、シリコンやいわゆるワイドバンドギャップ半導体材料である、ガリウム−ヒ素、窒化ガリウム、ダイヤモンドなどにシリコン層を形成しシリサイド化した材料が用いられる。また、半導体素子１０と対向する導電部材である回路パターン１７は銅からなり、その接合面にも１μｍ厚程度の金、銀、パラジウム、白金などの図示しない貴金属めっき層を形成している。そして、半導体素子１０を回路パターン１７に接合する方法については、実施の形態１で説明した図２のステップＳ１１０〜Ｓ１８０に示すとおりであり、説明を省略する。
【００４３】
ただし、熱処理（ステップＳ１５０）のとき、図示しない治具または組立装置により半導体素子１０に対して所定の荷重を印加した状態で行っても良い。このようにして回路パターン１７上に半導体素子１０やその他の部材を実装した半導体装置または半導体モジュールが製造できる。これらの半導体装置１００は、特に接合部において優れた電気伝導性、熱伝導性、耐熱サイクル寿命を有するため、高温動作環境に対応でき、熱ストレスに優れる。特に、大電流を扱う電力用半導体装置は高温で使用されるので、更に効果が顕著となる。
【００４４】
上記のように回路基板１１に実装された半導体素子１０に対して、例えば、半導体素子１０と銅端子１８間を銅製のインナーフレーム１６によって電気的に接続し、半導体素子１０と図示しない外部電極とを電気接続する。こういった接続を繰り返し、半導体装置１００が形成されていく。なお、半導体素子１０の上面には厳密にはゲートパッドやソース電極が形成されているが、図では簡略化して上面全体にソース電極が形成されているものとして記載している。また、半導体素子１０のソース電極の表面には、接続を良くするための図示しない厚さ数μｍの薄いアルミニウムの下地（電極）が形成されている。
【００４５】
上記半導体素子１００を動作させると、動作温度が２００℃以上に上昇し、一時的には数百度まで上昇することがある。しかし、本実施の形態のようなＴｉ層３に隣接してＳｂ層４を備えた半導体素子１０をすず基はんだ８を用いて接合すると、接合部に強固なＴｉ−Ｓｂ−Ｓｎ３元合金層が形成され、高温でも強固な接合強度を維持することができる。
【００４６】
ここで、たとえば、スイッチング素子や整流素子として機能する半導体素子に、炭化ケイ素や、窒化ガリウム系材料又はダイヤモンドを用いた場合、従来から用いられてきたケイ素で形成された素子よりも電力損失が低いため、電力用半導体装置の高効率化が可能となる。また、耐電圧性が高く、許容電流密度も高いため、電力用半導体装置の小型化が可能となる。さらにワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
【００４７】
一方、ワイドバンドギャップ半導体素子の性能を発揮するには、半導体素子に電流が流れるときの電気抵抗を下げるとともに、半導体素子で発生した熱を効率よく放熱する必要がある。そのため、本発明の実施の形態に記載した半導体素子をすず基はんだで接合すれば、放熱特性、電気伝導性にも優れるとともに、製造時や駆動時の熱サイクル下でも強固な接合を維持できるので、信頼性の高い半導体装置や半導体モジュールを得ることができる。
【００４８】
以上のように、本実施の形態にかかる半導体装置によれば、回路パターン１７が形成された回路基板１１と、回路パターン１７上に実装された上記半導体素子１０とを備え、半導体素子１０と回路パターン１１との接合に、すず基はんだを用いるようにしたので、製造時や駆動時の熱サイクル下でも強固な接合を維持し、信頼性の高い半導体装置を得ることができる。
【００４９】
また、本実施の形態にかかる半導体装置の製造方法によれば、回路パターン１７上にすず基はんだ８のペーストを所定範囲に塗布し（ステップＳ１２０、Ｓ１３０）、すず基はんだ８のペーストを塗布した部分に上述した半導体素子１０を設置し（ステップＳ１４０）、すず基はんだ８を溶融するように加熱する（ステップＳ１５０〜Ｓ１６０）、ようにしたので、製造時や駆動時の熱サイクル下でも強固な接合を維持し、信頼性の高い半導体装置１００を得ることができる。
【００５０】
とくに、前記すず基はんだ８にはＳｂ含有量が５ｗｔ％以上のものを用いたので、さらに信頼性の高い半導体装置１００が得られる。
【符号の説明】
【００５１】
１  半導体基材、  ２  シリサイドを形成するための金属層（２Ｓ：シリサイド層）、
３  Ｔｉ層（第１金属層）（３Ａ：Ｔｉ−Ｓｂ−Ｓｎ３元合金化層）、  ４  Ｓｂ層（第２金属層）、  ５  第３金属層（５Ａ：Ｎｉ−Ｓｎ合金化層）、  ６  Ａｕ層（第４金属層）、  ７  銅板（導電部材）、  ８  すず基はんだ（８Ｍ：溶融後）
１１  回路基板、  １７  回路パターン（導電部材）、  １００  半導体装置。
【図１】
0005399953.tif 000004
【図２】
0005399953.tif 000005
【図３】
0005399953.tif 000006
【図４】
0005399953.tif 000007
【図５】
0005399953.tif 000008