(57)【特許請求の範囲】
【請求項１】
入力端子、複数のスイッチング素子、複数の高周波信号線、及び複数の出力端子からなる高周波スイッチ回路部を有する高周波スイッチＩＣチップと、第１の配線層、第２の配線層、及び第３の配線層をこの順に配置された配線基板と、を備え、前記入力端子と前記複数の出力端子の各出力端子とを前記複数のスイッチング素子の各スイッチング素子を介して接続する前記複数の高周波信号線の各高周波信号線の長さが、それぞれ等しくなるように、前記複数の出力端子が前記高周波スイッチＩＣチップの外周の表面上に配置され、前記入力端子が前記高周波スイッチ回路部の中心で前記高周波スイッチＩＣチップの表面上に配置され、
前記高周波スイッチＩＣチップの表面は、前記第１の配線層に対向して配置され、
前記第１の配線層は、接地配線と、前記複数の出力端子と接続される複数の出力端子配線と、前記入力端子と接続された入力端子配線と、を有し、
前記第２の配線層は、上方から見たときに前記高周波スイッチＩＣチップを内部に包含する平面領域を有し且つ第１の接地層を有し、
前記第３の配線層は、前記第１の接地層を介して前記高周波スイッチＩＣチップと離間した入力信号配線を有し、
前記配線基板は、前記第１の接地層の第１の開口部において、一端で前記入力端子配線と電気的に接続され、他端で前記入力信号配線と電気的に接続された導電体ビアを有し、
前記入力端子配線は、接地端子配線の第２の開口部の中に配置されていることを特徴とする高周波スイッチ。
【請求項２】
前記配線基板は、前記第３の配線層の前記第２の配線層とは反対側に配置された第４の配線層をさらに有し、
前記第４の配線層は、上方から見たときに前記高周波スイッチＩＣチップを内部に包含する平面領域を有し且つ接地された第２の接地層を有することを特徴とする請求項１に記載の高周波スイッチ。
【請求項３】
前記第３の配線層は、水平面内で前記入力信号配線を取り囲む第３の接地層をさらに有することを特徴とする請求項１または２に記載の高周波スイッチ。
【請求項４】
前記接地配線と、前記第１の接地層と、前記第２の接地層と、前記第３の接地層と、は、前記配線基板内で別の導電体ビアで互いに電気的に接続されていることを特徴とする請求項３に記載の高周波スイッチ。
【請求項５】
前記高周波スイッチＩＣチップは、前記スイッチング素子のゲート電極に印加される電圧が供給される電源端子と、制御信号に応じて前記電圧を前記スイッチング素子に供給する制御回路と、前記制御信号が供給される制御端子と、をさらに有することを特徴とする請求項１〜４のいずれか１つに記載の高周波スイッチ。
【請求項６】
前記高周波スイッチＩＣチップは、前記表面に前記高周波スイッチＩＣチップとは絶縁され、前記第１の配線層の前記接地配線と半田バンプを介して接合されたダミー電極パッドを前記高周波スイッチＩＣチップの外周部にさらに有することを特徴とする請求項１〜５のいずれか１つに記載の高周波スイッチ。
【請求項７】
前記入力端子と電気的に接続された別の入力端子が、前記高周波スイッチＩＣチップの表面上の中心点から前記入力端子と点対称の位置に配置され、
前記別の入力端子は、別の半田バンプを介して前記配線基板の前記入力端子配線と電気的に接続されていることを特徴とする請求項１〜６のいずれか１つに記載の高周波スイッチ。
【請求項８】
前記第１の配線層の前記複数の出力端子配線は、水平面内でそれぞれの間に前記接地配線を介して互いに離間していることを特徴とする請求項１〜７のいずれか１つに記載の高周波スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波スイッチに関する。
【背景技術】
【０００２】
ＳＯＩ（Silicon On Insurator）基板上にスイッチ回路が形成されたスイッチＩＣは、基板に起因する容量が小さいために、高周波スイッチとして利用される。このような高周波スイッチＩＣは、高価な化合物半導体や、化合物半導体加工に特有な複雑なプロセスを用いず既存のシリコンプロセスで形成することができるため、低コスト化に適する。また、この高周波スイッチＩＣは、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路も同一チップ内に備えることができるので、高周波スイッチＩＣの高集積化及びこのＩＣを組み込んだ高周波スイッチモジュールの小型化が可能である。
【０００３】
これにより、アンテナ端子を入力端子とし、送信回路や受信回路との複数の接続端子を出力端子としたＳＰｎＴ（Single Pole n Throw）の高周波スイッチ回路が、制御回路とともにＳＯＩ基板上に１チップに作成されるようになる。出力端子が複数になると、入力端子から出力端子までのチップ内での配線長が各出力端子に対して違うので、入力端子がどの出力端子と接続するかで、高周波スイッチＩＣの入力端子から見た入力インピーダンスが違ってしまう。このため、入力端子と出力端子の組み合わせによっては、高周波スイッチＩＣは、アンテナの高周波線路の特性インピーダンスと不整合となり、高周波スイッチＩＣの反射損失が増大してしまう。その結果、高周波スイッチＩＣの出力特性のバラツキが、出力端子間で大きくなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−８１２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
出力特性が優れた高周波スイッチを提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態の高周波スイッチは、入力端子と、複数のスイッチング素子と、複数の高周波信号線と、複数の出力端子とからなる高周波スイッチ回路部を有する高周波スイッチＩＣチップ、第１の配線層、第２の配線層、及び第３の配線層をこの順に配置された配線基板と、を備える。前記入力端子と前記複数の出力端子の各出力端子は、前記複数のスイッチング素子の各スイッチング素子を介してそれぞれ等しい長さの高周波信号線で接続される。前記複数の出力端子は、前記高周波スイッチＩＣチップの外周の表面上に配置される。前記入力端子は、前記高周波スイッチ回路部の中心で前記高周波スイッチＩＣチップの表面上に配置される。前記高周波スイッチＩＣチップの表面は、前記第１の配線層に対向して配置される。前記第１の配線層は、接地配線と、前記複数の出力端子と接続される複数の出力端子配線と、前記入力端子と接続された入力端子配線と、を有する。前記第２の配線層は、上方から見たときに前記高周波スイッチＩＣチップを内部に包含する平面領域を有し且つ第１の接地層を有する。前記第３の配線層は、前記第１の接地層を介して前記高周波スイッチＩＣチップと離間した入力信号配線を有する。前記配線基板は、前記第１の接地層の第１の開口部において、一端で前記入力端子配線と電気的に接続され、他端で前記入力信号配線と電気的に接続された導電体ビアを有する。前記入力端子配線は、接地端子配線の第２の開口部の中に配置されている。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る高周波スイッチの高周波スイッチＩＣチップの上面図。
【図２】第１の実施形態に係る高周波スイッチの要部上面図。
【図３】第１の実施形態に係る高周波スイッチの要部断面図。
【図４】第１の実施形態に係る高周波スイッチの要部断面図。
【図５】第１の実施形態に係る高周波スイッチの要部水平断面図。
【図６】第２の実施形態に係る高周波スイッチの高周波スイッチＩＣチップの上面図。
【図７】第２の実施形態に係る高周波スイッチの要部上面図。
【図８】第２の実施形態に係る高周波スイッチの要部断面図。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。
【０００９】
アンテナと送受信回路の間に設けられる高周波スイッチには、例えば、１つのアンテナ端子と２つの入出力端子からなるＳＰＤＴ（Single Pole Double Throw）、２つのアンテナ端子と２つの入出力端子からなるＤＰＤＴ（Double Pole Double Throw）、１つのアンテナ端子と多数の入出力端子からなるＳＰｎＴ（Single Pole n Throw）、または２つのアンテナ端子と多数の入出力端子からなるＤＰｎＴ（Double Pole n Throw）などがある。以下に説明する発明の各実施形態では、１入力多出力スイッチの一例として、ＳＰ８Ｔの高周波スイッチを例に説明するが、他の態様のスイッチにおいても、入出力端子の数が違うだけなので、同様に本発明を実施することが可能である。また、スイッチ素子がｎチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)の場合で説明するが、ｐチャネルのＭＯＳＦＥＴや、ＨＥＭＴ(High Electoron Mobility Transistor)などの他のＦＥＴを用いることも可能である。
【００１０】
（第１の実施形態）
図１から図５を用いて、本発明の第１の実施形態の高周波スイッチを説明する。図１は、第１の実施形態に係る高周波スイッチ１００の高周波スイッチＩＣチップ１０の上面図である。図２は、高周波スイッチＩＣチップ１０を、その表面を下側に向けて配線基板にフリップチップ実装した状態での高周波スイッチの要部を上方から見た上面図である。図３は、図２のＡ−Ａ線に沿った断面を示す。図４は、図２のＢ−Ｂ線に沿った断面を示す。図２のＡ−Ａ線及びＢ−Ｂ線に沿った断面は、それぞれ図１の高周波スイッチＩＣチップ１０のＡ−Ａ線及びＢ−Ｂ線に沿った断面に相当する。図５は、図３及び図４のＣ−Ｃ線に沿った高周波スイッチの要部の水平断面図である。
【００１１】
第１の実施形態に係る高周波スイッチ１００は、入力端子ＡＮＴ１と、スルーＦＥＴ１〜スルーＦＥＴ８を介して入力端子ＡＮＴ１にそれぞれ接続される出力端子ＲＦ１〜ＲＦ８と、を有するＳＰ８Ｔの高周波スイッチＩＣチップ１０と、配線基板２０とを備える。
【００１２】
高周波スイッチＩＣチップ１０は、以下のように構成されている。高周波スイッチＩＣチップ１０は、アンテナからの高周波信号が入力される入力端子ＡＮＴ１を備える。アンテナからの高周波信号が出力される出力端子ＲＦ１が、スルーＦＥＴ１を介して高周波信号線Ｈ１により入力端子ＡＮＴ１に接続される。なお、出力端子に送信回路が接続されている場合は、高周波信号が出力端子に入力されて、入力端子ＡＮＴ１を介してアンテナへ出力される。以下の出力端子においても同様である。スルーＦＥＴ１は、高周波スイッチＩＣチップ１０内に組み込まれた制御回路１により、ＯＮ／ＯＦＦが制御されるスイッチング素子であり、一例としてＭＯＳＦＥＴが用いられる。後述の他のスルーＦＥＴも同様である。出力端子ＲＦ１は、シャントＦＥＴ１を介して接地線Ｇ１により接地端子ＧＮＤ１に接続される。シャントＦＥＴ１は、スルーＦＥＴ１同様に、制御回路１によりＯＮ／ＯＦＦが制御されるスイッチング素子であり、一例としてＭＯＳＦＥＴが用いられる。後述の他のシャントＦＥＴも同様である。出力端子ＲＦ１に入力端子ＡＮＴ１が電気的に接続されるときは、スルーＦＥＴ１がＯＮになり、シャントＦＥＴ１がＯＦＦになる。出力端子ＲＦ１に入力端子ＡＮＴ１が電気的に接続されないときは、スルーＦＥＴ１がＯＦＦになり、シャントＦＥＴ１がＯＮになる。シャントＦＥＴ１が、出力端子ＲＦ１と接地端子ＧＮＤ１とを電気的に接続することで、出力端子ＲＦ１後段の回路が入力端子ＡＮＴ１から確実にアイソレーションされる。
【００１３】
アンテナからの高周波信号が出力される出力端子ＲＦ２がスルーＦＥＴ２を介して高周波信号線Ｈ２により入力端子ＡＮＴ１に接続される。スルーＦＥＴ２は、スルーＦＥＴ１同様にＯＮ／ＯＦＦが制御回路１により制御されるスイッチング素子である。出力端子ＲＦ２は、シャントＦＥＴ２を介して接地線Ｇ２により接地端子ＧＮＤ２に接続される。シャントＦＥＴ２は、スルーＦＥＴ１同様に制御回路１によりＯＮ／ＯＦＦが制御されるスイッチング素子である。出力端子ＲＦ２に入力端子ＡＮＴ１が電気的に接続されるときは、スルーＦＥＴ２がＯＮになり、シャントＦＥＴ２がＯＦＦになる。出力端子ＲＦ２に入力端子ＡＮＴ１が電気的に接続されないときは、スルーＦＥＴ２がＯＦＦになり、シャントＦＥＴ２がＯＮになる。シャントＦＥＴ２が、出力端子ＲＦ２と接地端子ＧＮＤ２とを電気的に接続することで、出力端子ＲＦ２後段の回路が入力端子から確実にアイソレーションされる。
【００１４】
アンテナからの高周波信号が出力される出力端子ＲＦ３がスルーＦＥＴ３を介して高周波信号線Ｈ３により入力端子ＡＮＴ１に接続される。スルーＦＥＴ３は、スルーＦＥＴ１同様にＯＮ／ＯＦＦが制御回路１により制御されるスイッチング素子である。出力端子ＲＦ３は、シャントＦＥＴ３を介して接地線Ｇ３により接地端子ＧＮＤ２に接続される。シャントＦＥＴ３は、スルーＦＥＴ１同様に制御回路１によりＯＮ／ＯＦＦが制御されるスイッチング素子である。出力端子ＲＦ３に入力端子ＡＮＴ１が電気的に接続されるときは、スルーＦＥＴ３がＯＮになり、シャントＦＥＴ３がＯＦＦになる。出力端子ＲＦ３に入力端子ＡＮＴ１が電気的に接続されないときは、スルーＦＥＴ３がＯＦＦになり、シャントＦＥＴ３がＯＮになる。シャントＦＥＴ３が、出力端子ＲＦ３と接地端子ＧＮＤ２とを電気的に接続することで、出力端子ＲＦ３後段の回路が入力端子から確実にアイソレーションされる。
【００１５】
アンテナからの高周波信号が出力される出力端子ＲＦ４がスルーＦＥＴ４を介して高周波信号線Ｈ４により入力端子ＡＮＴ１に接続される。スルーＦＥＴ４は、スルーＦＥＴ１同様にＯＮ／ＯＦＦが制御回路１により制御されるスイッチング素子である。出力端子ＲＦ４は、シャントＦＥＴ４を介して接地線Ｇ４により接地端子ＧＮＤ３に接続される。シャントＦＥＴ４は、スルーＦＥＴ１同様に制御回路１によりＯＮ／ＯＦＦが制御されるスイッチング素子である。出力端子ＲＦ４に入力端子ＡＮＴ１が電気的に接続されるときは、スルーＦＥＴ４がＯＮになり、シャントＦＥＴ４がＯＦＦになる。出力端子ＲＦ４に入力端子ＡＮＴ１が電気的に接続されないときは、スルーＦＥＴ４がＯＦＦになり、シャントＦＥＴ４がＯＮになる。シャントＦＥＴ４が、出力端子ＲＦ４と接地端子ＧＮＤ３とを電気的に接続することで、出力端子ＲＦ４後段の回路が入力端子から確実にアイソレーションされる。
【００１６】
アンテナからの高周波信号が出力される出力端子ＲＦ５がスルーＦＥＴ５を介して高周波信号線Ｈ５により入力端子ＡＮＴ１に接続される。スルーＦＥＴ５は、スルーＦＥＴ１同様にＯＮ／ＯＦＦが制御回路１により制御されるスイッチング素子である。出力端子ＲＦ５は、シャントＦＥＴ５を介して接地線Ｇ５により接地端子ＧＮＤ４に接続される。シャントＦＥＴ５は、スルーＦＥＴ１同様に制御回路１によりＯＮ／ＯＦＦが制御されるスイッチング素子である。出力端子ＲＦ５に入力端子ＡＮＴ１が電気的に接続されるときは、スルーＦＥＴ５がＯＮになり、シャントＦＥＴ５がＯＦＦになる。出力端子ＲＦ５に入力端子ＡＮＴ１が電気的に接続されないときは、スルーＦＥＴ５がＯＦＦになり、シャントＦＥＴ５がＯＮになる。シャントＦＥＴ５が、出力端子ＲＦ５と接地端子ＧＮＤ４とを電気的に接続することで、出力端子ＲＦ５後段の回路が入力端子から確実にアイソレーションされる。
【００１７】
アンテナからの高周波信号が出力される出力端子ＲＦ６がスルーＦＥＴ６を介して高周波信号線Ｈ６により入力端子ＡＮＴ１に接続される。スルーＦＥＴ６は、スルーＦＥＴ１同様にＯＮ／ＯＦＦが制御回路１により制御されるスイッチング素子である。出力端子ＲＦ６は、シャントＦＥＴ６を介して接地線Ｇ６により接地端子ＧＮＤ５に接続される。シャントＦＥＴ６は、スルーＦＥＴ１同様に制御回路１によりＯＮ／ＯＦＦが制御されるスイッチング素子である。出力端子ＲＦ６に入力端子ＡＮＴ１が電気的に接続されるときは、スルーＦＥＴ６がＯＮになり、シャントＦＥＴ６がＯＦＦになる。出力端子ＲＦ６に入力端子ＡＮＴ１が電気的に接続されないときは、スルーＦＥＴ６がＯＦＦになり、シャントＦＥＴ６がＯＮになる。シャントＦＥＴ６が、出力端子ＲＦ６と接地端子ＧＮＤ５とを電気的に接続することで、出力端子ＲＦ６後段の回路が入力端子から確実にアイソレーションされる。
【００１８】
アンテナからの高周波信号が出力される出力端子ＲＦ７がスルーＦＥＴ７を介して高周波信号線Ｈ７により入力端子ＡＮＴ１に接続される。スルーＦＥＴ７は、スルーＦＥＴ１同様にＯＮ／ＯＦＦが制御回路１により制御されるスイッチング素子である。出力端子ＲＦ７は、シャントＦＥＴ７を介して接地線Ｇ７により接地端子ＧＮＤ５に接続される。シャントＦＥＴ７は、スルーＦＥＴ１同様に制御回路１によりＯＮ／ＯＦＦが制御されるスイッチング素子である。出力端子ＲＦ７に入力端子ＡＮＴ１が電気的に接続されるときは、スルーＦＥＴ７がＯＮになり、シャントＦＥＴ７がＯＦＦになる。出力端子ＲＦ７に入力端子ＡＮＴ１が電気的に接続されないときは、スルーＦＥＴ７がＯＦＦになり、シャントＦＥＴ７がＯＮになる。シャントＦＥＴ７が、出力端子ＲＦ７と接地端子ＧＮＤ５とを電気的に接続することで、出力端子ＲＦ７後段の回路が入力端子から確実にアイソレーションされる。
【００１９】
アンテナからの高周波信号が出力される出力端子ＲＦ８がスルーＦＥＴ８を介して高周波信号線Ｈ８により入力端子ＡＮＴ１に接続される。スルーＦＥＴ８は、スルーＦＥＴ１同様にＯＮ／ＯＦＦが制御回路１により制御されるスイッチング素子である。出力端子ＲＦ８は、シャントＦＥＴ８を介して接地線Ｇ８により接地端子ＧＮＤ６に接続される。シャントＦＥＴ８は、スルーＦＥＴ１同様に制御回路１によりＯＮ／ＯＦＦが制御されるスイッチング素子である。出力端子ＲＦ８に入力端子ＡＮＴ１が電気的に接続されるときは、スルーＦＥＴ８がＯＮになり、シャントＦＥＴ８がＯＦＦになる。出力端子ＲＦ８に入力端子ＡＮＴ１が電気的に接続されないときは、スルーＦＥＴ８がＯＦＦになり、シャントＦＥＴ８がＯＮになる。シャントＦＥＴ８が、出力端子ＲＦ８と接地端子ＧＮＤ６とを電気的に接続することで、出力端子ＲＦ８後段の回路が入力端子から確実にアイソレーションされる。
【００２０】
高周波スイッチＩＣチップ１０は、電源端子２をチップ表面に２つ備えている。スルーＦＥＴ１〜スルーＦＥＴ８及びシャントＦＥＴ１〜シャントＦＥＴ８を駆動するための電圧が、電源端子２に供給される。高周波スイッチＩＣチップ１０は、制御端子３をチップ表面に３つ備えている。制御端子３を介して、３ビットの制御信号が制御回路に供給される。制御回路１は、３ビットの制御信号に対応したスルーＦＥＴ及びシャントＦＥＴのＯＮ／ＯＦＦの組み合わせになるように、各スルーＦＥＴ及び各シャントＦＥＴに接続された図示しないゲート配線を介して、各スルーＦＥＴ及び各シャントＦＥＴのゲート電極に電源電圧を供給する。
【００２１】
高周波スイッチＩＣチップ１０は、入力端子１、出力端子ＲＦ１〜ＲＦ８、スルーＦＥＴ１〜スルーＦＥＴ８、シャントＦＥＴ１〜シャントＦＥＴ８からなる高周波スイッチ回路部と、それに並列に制御回路１を備えている。出力端子ＲＦ１〜ＲＦ８及び接地端子ＧＮＤ１〜ＧＮＤ６は、高周波スイッチＩＣチップの外周に配置され、入力端子ＡＮＴ１は、高周波スイッチ回路部のほぼ中心に配置されている。各出力端子と入力端子ＡＮＴ１とを接続する高周波信号線Ｈ１〜Ｈ８が、出力端子によらずほぼ等しい長さになるように、入力端子ＡＮＴ１及び出力端子ＲＦ１〜ＲＦ８が、チップ表面上に配置される。各出力端子と入力端子とのそれぞれの高周波信号線の長さをほぼ同じとすることで、出力端子の違いによる入力端子の入力インピーダンスの差を小さくすることができるので、高周波スイッチＩＣチップの出力端子間の出力特性をほぼ同一とすることができる。なお、高周波信号線Ｈ１〜Ｈ８の長さがほぼ等しいとしたが、出力端子間の出力特性を規格内に収めるために、例えば、高周波信号線Ｈ１〜Ｈ８の長さの差を高周波信号線のＩＣチップ上での波長の１／３２以内とすればよい。
【００２２】
電源端子２と制御端子３は、制御回路１の近くの高周波スイッチＩＣチップ１０の外周に配置されている。出力端子ＲＦ１〜ＲＦ８、接地端子ＧＮＤ１〜ＧＮＤ６、電源端子２、及び制御端子３が、高周波スイッチＩＣチップの長手方向の外周に沿って、ほぼ等間隔になるように配置される。入力端子ＡＮＴ１、出力端子ＲＦ１〜ＲＦ８、接地端子ＧＮＤ１〜ＧＮＤ６、電源端子２、制御端子３は、それぞれ、アルミニウム、銅、金などの金属からなる金属電極パッドで、高周波スイッチＩＣチップ１０の表面上に設けられる。チップの長手と長手の間で端子間の間隔が比較的長いところ、例えば、図１中の接地端子ＧＮＤ１と接地端子ＧＮＤ６との中間には、各端子の金属パッドと同じ材料からなり、高周波スイッチＩＣチップ１０と電気的に接続されないダミー電極パッドＤ１が設けられている。また、電源端子２と制御端子３との中間には、別の制御端子３がくるように配置されている。このように各端子間の距離をそろえることで、後述のフリップチップ実装に起因した動作中の熱によるストレスの影響を小さくすることができる。
【００２３】
配線基板２０は、図２から図４に示したように、セラミックスからなる第１〜第３のセラミックス層２０ａ〜２０ｃと第１〜第４の配線層Ｓ１〜Ｓ４を有する。第１の配線層Ｓ１は、第１のセラミックス層の表面に形成される。第２の配線層Ｓ２は、第１セラミックス層と第２のセラミックス層との間に配置される。第３の配線層Ｓ３は、第２のセラミックス層と第３のセラミックス層との間に配置される。第４の配線層Ｓ４は、第３のセラミックス層の下面に配置されている。
【００２４】
図２および図３に示したように、第１の配線層Ｓ１は、高周波スイッチ１００の外部で接地される接地配線ＰＧ、入力端子配線ＰＡ、出力端子配線Ｐ１〜Ｐ８、電源端子配線Ｐ９、及び制御端子配線Ｐ１０を備える。高周波スイッチＩＣチップ１０が、その表面を第１の配線層側に対向するようにフリップチップ実装された時に、出力端子ＲＦ１〜ＲＦ８、接地端子ＧＮＤ１〜ＧＮＤ６、電源端子２、及び制御端子３のそれぞれ個々に対向する位置から配線基板２０の端部に向かって第１のセラミックス層２０ａの表面上を延伸するように、出力端子配線Ｐ１〜Ｐ８、接地端子配線ＰＧ、電源端子配線Ｐ９、及び制御端子配線Ｐ１０のそれぞれが形成されている。接地配線ＰＧは、高周波スイッチＩＣチップと対向する第１の部分を有し、この第１の部分から、接地端子に対向する位置を介して配線基板２０の端部に延伸する。さらに、接地配線ＰＧは、隣り合う出力端子配線Ｐ１〜Ｐ８の間に配置され、それぞれの出力端子配線を水平方向に電磁気的に分離する。すなわち、隣り合う出力端子配線は、隣の出力端子配線の高周波信号の影響が及ばないように、それぞれの間に接地配線ＰＧを介して形成される。入力端子配線ＰＡは、高周波スイッチＩＣチップ１０の入力端子ＡＮＴ１に対向する位置であって、接地配線ＰＧの第１の部分に設けられた開口部３１(第２の開口部）の第１のセラミックス層２０ａ上に形成される。入力端子配線ＰＡも、接地配線ＰＧを介して出力端子配線Ｐ１〜Ｐ８と離間分離して水平方向で電磁気的に分離されている。電源端子配線Ｐ９及び制御端子配線Ｐ１０に関しても同様に、他の種類の配線とは接地配線ＰＧを介して離間分離して形成されている。
【００２５】
第２の配線層は、高周波スイッチＩＣチップの外部で接地される第１の接地層を有する。図５に示したように、第１の接地層は、上方から見たときに、高周波スイッチＩＣチップ１０を内部に十分に包含する平面領域を有し、高周波スイッチＩＣチップの入力端子１０に対応する位置に開口部３０（第１の開口部）を有する。開口部３０は、開口部３１の直下に配置される。各出力端子配線Ｐ１〜Ｐ８は、第１の接地層２１と第１のセラミックス層２０ａとにより、それぞれマイクロストリップラインを形成している。特性インピーダンスが５０オームになるようにそれぞれの寸法が設定される。
【００２６】
第３の配線層Ｓ３は、入力信号配線２２を有する。導電体ビア２４が、第１の接地層２１の開口部３０において、第２のセラミックス層２０ｂ及び第１のセラミックス層２０ａを貫通し、入力端子配線ＰＡと一端で電気的に接続され、他端で入力信号配線２２と電気的に接続されて形成される。入力信号配線２２は、例えばストライプ状に第３のセラミックス層上を配線基板の端部まで延伸している。第３の配線層Ｓ３は、さらに入力信号線２２を水平面内で取り囲むように形成された接地層２５（第３の接地層）を有する。接地層２５は、高周波スイッチ１００の外部で接地され、入力信号配線２２からの高周波信号の影響が水平方向で接地層２５の外部に及ばないように設けられる。
【００２７】
第４の配線層は、第３のセラミックス層の下面に形成された第２の接地層を有する。第２の接地層は、高周波スイッチ１００の外部で接地され、上方から見たときに、高周波スイッチＩＣチップ１０を内部に十分に包含する平面領域を有する。
【００２８】
入力信号線２２は、図３及び図４に示したように、第１の接地層２１、第２のセラミックス層２０ｂ、第３のセラミックス層２０ｃ、及び第２の接地層２３により、ストリップラインを形成する。入力信号配線２２は、入力端子ＡＮＴ１の直下に形成されている導電体ビア２４から配線基板２０の外部に引き出されるまで（図示せず）、第１の接地層２１と第２の接地層２３に挟まれて配線基板２０中を延伸する。入力信号配線２２の特性インピーダンスが５０オームとなるように、それぞれの寸法が設定される。なお、第２の接地層２３の形成を省略しても、入力信号配線２２は、第１の接地層２１の下に第２のセラミックス層２０ｂを介してマイクロストリップラインとして形成されるので、この場合も、入力信号配線２２の特性インピーダンスが５０オームとなるように、それぞれの寸法を設定すればよい。
【００２９】
なお、接地配線ＰＧ、入力端子配線ＰＡ、出力端子配線Ｐ１〜Ｐ８、電源端子配線Ｐ９、制御端子配線Ｐ１０、第１の接地層２１、入力信号配線２２、第２の接地層２３、接地層２５、導電体ビア２４は、高融点の金属材料であればよく、たとえばタングステンを用いることができる。
【００３０】
高周波スイッチＩＣチップ１０の表面に配置された、入力端子ＡＮＴ１、出力端子ＲＦ１〜ＲＦ８、接地端子ＧＮＤ１〜ＧＮＤ６、電源端子２、制御端子３、及びダミー電極パッドＤ１が、半田バンプ４を介して、それぞれ、入力端子配線ＰＡ、出力端子配線Ｐ１〜Ｐ８、接地端子配線ＰＧ、電源端子配線Ｐ９、制御端子配線Ｐ１０、及び接地端子配線ＰＧに電気的に接続されるように、高周波スイッチＩＣチップ１０が、その表面を配線基板の第１の配線層Ｓ１に対向するように、配線基板２０上にフリップチップ実装される。高周波スイッチＩＣチップ１０の各端子は、配線基板の第１の配線層に形成された各端子に対応する各配線により配線基板２０の図示しない部分で、高周波スイッチ１００の外部に引き出される。高周波スイッチＩＣチップ１０の入力端子ＡＮＴ１は、配線基板２０の入力端子配線ＰＡ、導電体ビア２４、入力信号配線２２を介して、図示しない部分から高周波スイッチ１００の外部に引き出される。入力端子ＡＮＴ１には、アンテナからの信号が供給される。または、入力端子ＡＮＴ１からアンテナへ信号が供給される。出力端子ＲＦ１〜ＲＦ８は、各受信回路または各送信回路へ接続される。接地端子ＧＮＤ１〜ＧＮＤ６は、接地される。電源端子２は、スルーＦＥＴ１〜スルーＦＥＴ８及びシャントＦＥＴ１〜シャントＦＥＴ８の閾値以上の電圧が供給される。制御端子３は、スルーＦＥＴ１〜スルーＦＥＴ８及びシャントＦＥＴ１〜シャントＦＥＴ８のＯＮ／ＯＦＦの組み合わせを決める３ビットの信号が供給される。
【００３１】
なお、配線基板２０と高周波スイッチＩＣチップ１０を覆うように樹脂でモールドすることも可能である。各端子を高周波スイッチ１００の外部に引き出す方法として、配線基板の端部で第４の配線層側から第３のセラミックス層２０ｃ、第２のセラミックス層２０ｂ、及び第１のセラミックス層２０ａを貫通して、第１の配線層の各配線層に電気的に接続された導電体ビアを形成することで、第３のセラミックス層の下面に各端子を引き出すことができる。入力端子ＡＮＴ１に関しても同様に、配線基板２０の端部で第３のセラミックス層２０ｃを貫通して、第３の配線層の入力信号配線２２に電気的に接続された導電体ビアを形成して、第３のセラミックス層の下面に入力端子ＡＮＴ１を引き出すことができる。また一例として、第１の配線層Ｓ１中の接地層ＰＧと、第２の配線層Ｓ２中の第１の接地層２１と、第３の配線層Ｓ３中の第３の接地層２５と、第４の配線層Ｓ４中の第２の接地層２３とは、それぞれの接地層と第１〜第３のセラミックス層２０ａ〜２０ｃを貫通する導電体ビアによって、それぞれ互いに電気的に接続されることも可能である。
【００３２】
以上のように、高周波スイッチ１００は、高周波スイッチＩＣチップ１０と配線基板２０を含んでいる。制御端子３に制御信号が入力されると、制御回路１は、入力端子ＡＮＴ１と接続するべき出力端子とを電気的に接続するために、ＯＮ状態にするべきスルーＦＥＴとシャントＦＥＴのゲート電極に、電源端子２から供給された電圧を印加する。制御端子に入力された制御信号により、入力端子ＡＮＴ１と各出力端子ＲＦ１〜ＲＦ８との電気的接続が制御される。
【００３３】
本実施形態に係る高周波スイッチ１００が有する高周波スイッチＩＣチップ１０では、出力端子ＲＦ１〜ＲＦ８及び接地端子ＧＮＤ１〜ＧＮＤ６は、高周波スイッチＩＣチップ１０の外周に配置され、入力端子ＡＮＴ１は、高周波スイッチ回路部のほぼ中心に配置されている。各出力端子と入力端子ＡＮＴ１とを接続する高周波信号線Ｈ１〜Ｈ８が、出力端子によらずほぼ等しい長さになるように、入力端子ＡＮＴ１及び出力端子ＲＦ１〜ＲＦ８が、チップ表面上に配置される。各出力端子と入力端子の高周波信号線Ｈ１〜Ｈ８の長さをほぼ同じとすることで、出力端子の違いによる入力インピーダンスの差を小さくすることができるので、高周波スイッチＩＣチップの出力端子間の出力特性をほぼ同一にそろえることができる。
【００３４】
さらに、本実施形態に係る高周波スイッチ１００は、高周波スイッチＩＣチップ１０の入力端子ＡＮＴ１を、配線基板２０中に形成された入力信号配線２２を用いて高周波スイッチ１００の外部に引き出す。入力信号配線２２は、第１の接地層２１、第２のセラミックス層２０ｂ、第３のセラミックス層２０ｃ、及び第２の接地層２３により、ストリップラインを形成する。すなわち、入力信号配線２２は、第１の接地層２１と第２の接地層２３の間に挟まれ、第１の接地層２１と第２の接地層２３とからセラミックス層を介して離間してストリップラインを形成している。入力信号配線２２は、入力端子ＡＮＴ１の直下に形成されている導電体ビア２４から配線基板２０の外部に引き出されるまで（図示せず）、第１の接地層２１と第２の接地層２３に挟まれて配線基板２０中を延伸する。入力信号配線２２の特性インピーダンスが５０オームとなるように、それぞれの寸法が設定される。このようにストリップラインを形成する入力信号配線２２により、入力端子ＡＮＴ１が、高周波スイッチ１００の外部に引き出されることで、本実施形態に係る高周波スイッチ１００は、入力端子の高周波信号の反射損失を最小限に抑えることができる。さらに、入力信号配線２２は、第２の配線層に形成された第１の接地層により出力端子配線ＲＦ１〜ＲＦ８と電磁気的に分離されるので、入力配線と出力配線との信号の分離を良好にできる。また、第１配線層内で、各出力端子配線ＲＦ１〜ＲＦ８の間に接地配線ＰＧを配置させることで、各出力端子配線間の信号の分離を良好にできる。フリップチップ実装により、高周波スイッチＩＣチップ１０が実装されているので、ワイヤボンディングなどに比べて高周波スイッチの厚みを抑制することができ、高周波スイッチの小型化が実現できる。
【００３５】
（第２の実施形態）
第２の実施形態に係る高周波スイッチを図６から図８を用いて説明する。図６は、第２の実施形態に係る高周波スイッチ２００の高周波スイッチＩＣチップ１０の上面図である。図７は、高周波スイッチＩＣチップ１０を、その表面を下側に向けて配線基板にフリップチップ実装した状態での、上方から見た上面図である。図８は、図７のＡ−Ａ線に沿った断面を示す。図７中のＡ−Ａ線に沿った断面は、図６の高周波スイッチＩＣチップ１０のＡ−Ａ線に沿った断面に相当する。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。
【００３６】
本実施形態に係る高周波スイッチ２００は、以下の点で第１の実施形態に係る高周波スイッチ１００と相異する。図６から図８に示したように、高周波スイッチ２００は、高周波スイッチ１００が有する入力端子ＡＮＴ１の他に、さらに別の入力端子ＡＮＴ２を有する。入力端子ＡＮＴ１は、高周波スイッチＩＣチップ１０の中心点４０からずれた位置に配置されている。これは、前述のように、高周波スイッチ回路部と制御回路１が、高周波スイッチＩＣチップ１０内に並列に配置されており、入力端子ＡＮＴ１が、第１〜第８の高周波信号線Ｈ１〜Ｈ８の長さがそれぞれ等しくなるように、高周波スイッチ回路部のほぼ中心に配置されているためである。入力端子ＡＮＴ２は、高周波スイッチＩＣチップの中心点４０を対称の中心として、入力端子ＡＮＴ１と点対称の位置にある。入力端子ＡＮＴ２は、ＩＣチップ上の配線を介して入力端子ＡＮＴ１と電気的に接続されている。入力端子ＡＮＴ２は、入力端子ＡＮＴ１と同様に高周波スイッチＩＣチップ１０の表面に、金属電極パッドで形成されている。入力端子ＡＮＴ２は、入力端子ＡＮＴ１同様に半田バンプを介して、同じ入力端子配線ＰＡに電気的に接続される。このため、図７及び図８に示したように、入力端子配線ＰＡの面積が第１の実施形態に係る高周波スイッチ１００と比較して広い。上記以外は、本実施形態に係る高周波スイッチ２００は、第１の実施形態に係る高周波スイッチ１００と同じである。
【００３７】
本実施形態に係る高周波スイッチ２００も、第１の実施形態に係る高周波スイッチ１００と同様に、出力端子ＲＦ１〜ＲＦ８及び接地端子ＧＮＤ１〜ＧＮＤ６は、高周波スイッチＩＣチップ１０の外周に配置され、入力端子ＡＮＴ１は、高周波スイッチ回路部のほぼ中心に配置されている。各出力端子と入力端子の高周波信号線Ｈ１〜Ｈ８の距離をほぼ同じとすることで、出力端子の違いによる入力インピーダンスの差を小さくすることができるので、高周波スイッチＩＣチップの出力端子間の出力特性をほぼ同一にそろえることができる。
【００３８】
また、本実施形態に係る高周波スイッチ２００は、第１の実施形態に係る高周波スイッチ１００と同様に、高周波スイッチＩＣチップ１０の入力端子ＡＮＴ１を、配線基板２０中に形成された入力信号配線２２を用いて高周波スイッチ１００の外部に引き出す。入力信号配線２２は、第１の接地層２１と第２の接地層２３の間に挟まれ、セラミックス層を介して第１の接地層２１と第２の接地層２３とから離間してストリップラインを形成している。入力信号配線２２の特性インピーダンスが５０オームとなるように、それぞれの寸法が設定される。この結果、本実施形態に係る高周波スイッチ２００もまた、入力端子の高周波信号の反射損失を最小限に抑えることができる。さらに、本実施形態に係る高周波スイッチ２００は、第１の実施形態に係る高周波スイッチ１００と同様に、入力信号配線２２は、第２の配線層に形成された第１の接地層により出力端子配線ＲＦ１〜ＲＦ８と電磁気的に分離されるので、入力配線と出力配線との信号の分離を良好にできる。また、第１配線層内で、各出力端子配線ＲＦ１〜ＲＦ８の間に接地配線ＰＧを配置させることで、各出力端子配線間の信号の分離を良好にできる。フリップチップ実装により、高周波スイッチＩＣチップ１０が実装されているので、ワイヤボンディングなどに比べて高周波スイッチの厚みを抑制することができ、高周波スイッチの小型化が実現できる。
【００３９】
さらに、本実施形態に係る高周波スイッチ２００は、高周波スイッチＩＣチップ１０の中心点４０を対称の中心とした点対称の位置に、入力端子ＡＮＴ１と入力端子ＡＮＴ２を有する。この点対称な位置に入力端子を２つ有することで、高周波スイッチ２００の動作中に発生した熱による応力の影響を、高周波スイッチＩＣチップの中心の周囲で均等に受けることができる。このため、高周波スイッチＩＣチップ１０の中心点の片側だけで熱の応力の影響を受ける第１の実施形態に係る高周波スイッチ１００と比較して、高周波スイッチ２００は、熱履歴による破壊に対して信頼性が向上する。
【００４０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４１】
１  制御回路
２  電源端子
３  制御端子
４  半田バンプ
１０  高周波スイッチＩＣチップ
２０  配線基板
２０ａ〜２０ｃ  第１〜第３のセラミックス層
２１、２３、２５  接地層
２２  入力信号配線
２４  導電体ビア
３０、３１  開口部
４０  高周波スイッチＩＣチップの中心
１００、２００  高周波スイッチ
ＡＮＴ１  入力端子
Ｄ１  ダミー電極パッド
Ｇ１〜Ｇ８  接地線
ＧＮＤ１〜６  接地端子
Ｈ１〜Ｈ８  第１〜第８の高周波信号線
Ｐ１〜Ｐ８  出力端子配線
Ｐ９  電源端子配線
Ｐ１０  制御端子配線
ＰＧ  接地配線
ＰＡ  入力端子配線
ＲＦ１〜８  出力端子
Ｓ１〜Ｓ４  配線層
【図１】
0005599260.tif 000002
【図２】
0005599260.tif 000003
【図３】
0005599260.tif 000004
【図４】
0005599260.tif 000005
【図５】
0005599260.tif 000006
【図６】
0005599260.tif 000007
【図７】
0005599260.tif 000008
【図８】
0005599260.tif 000009