(57)【特許請求の範囲】
【請求項１】
デュアルダマシン構造を有する多層配線を有する半導体装置であって、
半導体基板上に形成された第１の配線層部と、
前記第１の配線層部の上に形成された第２の配線層部と、を具備し、
前記第１の配線層部は、第１の絶縁膜と、前記第１の絶縁膜内に設けられた複数の第１のビアと、前記第１の絶縁膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜内において前記第１のビア上に設けられ前記第１のビアに接続された第１の配線と、を有し、
前記第２の配線層部は、第３の絶縁膜と、前記第３の絶縁膜内に設けられた複数の第２のビアと、前記第３の絶縁膜上に設けられた密着層と、前記密着層上に設けられた第４の絶縁膜と、前記第４の絶縁膜内において前記第２のビア上に設けられ前記第２のビアに接続された第２の配線と、を有し、
前記第１のビアと前記第１の配線とはデュアルダマシン構造を有し、
前記第２のビアと前記第２の配線とはデュアルダマシン構造を有し、
前記第１の配線層部において、前記第１の絶縁膜と前記第２の絶縁膜との間には密着層は形成されておらず、
前記第１の配線層部において、ビア開口部におけるビア深さ方向の断面形状が上に向けて広がるテーパ形状であり、
ビアの底部から当該ビアの上部のテーパの下端までの高さをｂ１とし、当該ビアの直径をａ１として、ビアのアスペクト比Ｖをｂ１／ａ１と定義し、
ビアの上部のテーパの下端から当該ビア上に位置する配線の上面までの高さをｂ２として、当該配線の幅をａ２として、配線のアスペクト比Ｌをｂ２／ａ２と定義したとき、
前記第１の配線層部において、最小配線幅を有する配線のアスペクト比Ｌと、ビアのアスペクト比Ｖは、Ｌ≧Ｖなる関係を有し、
かつ前記第２の配線層部において、最小配線幅を有する配線のアスペクト比Ｌと、ビアのアスペクト比Ｖは、Ｌ＜Ｖなる関係を有する半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１の配線層部は、前記第１の絶縁膜と、前記第１の絶縁膜内に設けられた前記複数の第１のビアと、前記第２の絶縁膜と、前記第２の絶縁膜内に設けられた前記複数の第１の配線と、を含む層を複数備え、
前記第２の配線層部は、前記第３の絶縁膜と、前記第３の絶縁膜内に設けられた前記複数の第２のビアと、前記密着層と、前記第４の絶縁膜と、前記第４の絶縁膜内に設けられた前記複数の第２の配線と、を含む層を複数備える半導体装置。
【請求項３】
請求項１または２に記載の半導体装置であって、
前記第１の配線層部はローカル配線層部であり、前記第２の配線層部は電源配線層部である半導体装置。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置であって、
前記第２の配線層部における配線ピッチは、前記第１の配線層部における配線ピッチよりも広い半導体装置。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置であって、
前記第２の配線層部におけるビアのアスペクト比は、前記第１の配線層部におけるビアのアスペクト比よりも大きい半導体装置。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置であって、
前記テーパ形状は、配線延在方向のテーパの角度をθ１、配線幅方向のテーパの角度をθ２とした場合、θ１≧θ２である半導体装置。
【請求項７】
請求項１乃至６のいずれかに記載の半導体装置であって、
前記密着層が、膜強度２０ＧＰａ以上である半導体装置。
【請求項８】
請求項１乃至７のいずれかに記載の半導体装置であって、
前記密着層が、ＳｉＣＮ、ＳｉＣ、ＳｉＮ、およびＳｉＯＮからなる群より選択される少なくとも１つである半導体装置。
【請求項９】
請求項１乃至８のいずれかに記載の半導体装置であって、
前記第２の配線層部の前記第３及び第４の絶縁膜が、ＳｉＯ２、梯子型水素化シロキサン、ＳｉＯＣ、およびＳｉＯＦからなる群より選択される少なくとも１つを含む半導体装置。
【請求項１０】
請求項１乃至９のいずれかに記載の半導体装置であって、
前記第１の配線層部の前記第１および第２の絶縁膜が、ＳｉＯＣ、ポーラスＳｉＯＣ、ＳｉＯＣＨ、梯子型水素化シロキサン、ハイドロジェンシルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）、メチル化ハイドロジェンシルセスキオキサン（ＭＨＳＱ）、およびジビニルシロキサン−ビス−ベンゾシクロブテン（ＢＣＢ）からなる群より選択される少なくとも１つを含む半導体装置。
【請求項１１】
請求項１乃至９のいずれかに記載の半導体装置であって、
前記第１の配線層部の前記第１および第２の絶縁膜が、非フッ素系芳香族炭化水素含有有機樹脂またはポーラス非フッ素系芳香族炭化水素含有有機樹脂を含む半導体装置。
【請求項１２】
請求項１乃至１１のいずれかに記載の半導体装置であって、
前記第１の配線層部において、前記第１の絶縁膜の膜強度が、前記第２の絶縁膜の膜強度よりも高い半導体装置。
【請求項１３】
請求項１乃至１２いずれかに記載の半導体装置であって、
前記第１の配線層部において、前記第１の絶縁膜と前記第２の絶縁膜との界面に沿って、前記第１の絶縁膜上部の変質層を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デュアルダマシン法により形成される多層配線構造を有する半導体装置に関する。
【背景技術】
【０００２】
従来の多層配線構造を有する半導体装置に関する技術としては、例えば図２に示すような構成が知られている。図２に、ローカル配線層部１５１および電源配線層部１５３を有する従来の半導体装置の一例の断面図を示す。半導体基板１０１上にトランジスタ等の素子（図示せず）が形成されており、その上に、ローカル配線層部１５１および電源配線層部１５３が設けられている。ローカル配線層部１５１および電源配線層部１５３のすべての層において、ビア層と配線層との界面に、ストッパ層を設けない構造（以下、ストッパレス構造と称する）を有する、デュアルダマシン配線構造となっている。ここで、ビア層とはビアが設けられた層間絶縁膜を含む層である。また、配線層とは配線溝の設けられた層間絶縁膜を含む層である。
【０００３】
他の従来例を図３に示す。図３は、ローカル配線層部１５１および電源配線層部１５３のすべての層においてストッパ層１０６、１１４、１２４、１３４、および１４４を有する、デュアルダマシン配線構造を示す。これらのストッパ層は、ビア層と配線層との界面においてエッチングストッパとなる。このような構造は、例えば特許文献１にも記載されている。特許文献１では、配線パターンを転写して、配線溝をエッチングにより形成する際に、かかるストッパ層により配線深さを制御している。
【０００４】
また、非特許文献１乃至３には、ローカル配線層にはストッパ層が形成され、電源配線層にはストッパ層がないデュアルダマシン構造の配線層を有する構成が開示されている。
【特許文献１】特開２０００−３４９１５０号公報
【特許文献２】特開２００７−１９１８７号公報
【特許文献３】特開２００２−３１９６１７号公報
【非特許文献１】Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  Ｋ＝２．５  ＵＬＫ  Ｂａｃｋｅｎｄ  Ｓｏｌｕｔｉｏｎ  Ｕｓｉｎｇ  ａｎ  Ｉｍｐｒｏｖｅｄ  ＴＦＨＭ  Ａｒｃｈｉｔｅｃｔｕｒｅ，Ｅｘｔｅｎｄｉｂｌｅ  ｔｏ  ｔｈｅ  ４５ｎｍ  Ｔｅｃｈｎｏｌｏｇｙ  Ｎｏｄｅ，  Ｒ．Ｆｏｘ  ｅｔ  ａｌ．，Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ  ２００５  ＩＥＤＭ
【非特許文献２】Ａ  Ｃｏｓｔ−Ｅｆｆｅｃｔｉｖｅ  Ｌｏｗ  Ｐｏｗｅｒ  Ｐｌａｔｆｏｒｍ  ｆｏｒ  ｔｈｅ  ４５−ｎｍ  Ｔｅｃｈｎｏｌｏｇｙ  Ｎｏｄｅ，  Ｅ．Ｊｏｓｓｅ  ｅｔ  ａｌ．，２００６，Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ  ２００６ＩＥＤＭ
【非特許文献３】Ａｄｖａｎｃｅｄ  ３００ｍｍ  Ｃｕ／ＣＶＤ  ＬＫ（ｋ＝２．２）Ｍｕｌｔｉｌｅｖｅｌ  Ｄａｍａｓｃｅｎｅ  Ｉｎｔｅｇｒａｔｉｏｎ  ｆｏｒ  ９０／６５ｎｍ  Ｇｅｎｅｒａｔｉｏｎ  ＢＥＯＬ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｌ．Ｐ．Ｌｉ  ｅｔ  ａｌ．，Ｔｅｃｈｎｉｃａｌ  ｐａｐｅｒ  ２００３  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
【０００６】
近年、半導体集積回路の微細化の進展とともに、配線ピッチが狭くなってきている。これに伴い、ビアが密集した配線層では、配線間容量の低減が求められている。また、ローカル配線層部では、クロック動作周波数を向上させるためにも配線間容量の低減が重要である。このため、ローカル配線層部の層間絶縁膜には、誘電率の小さいｌｏｗ−ｋ膜を使用することが主流になっている。しかしながら配線溝形成の際にエッチングストッパ等として機能するストッパ層は、通常シリコン窒化膜等の高誘電性の材料から構成される。そのため、ストッパ層の存在は、層間絶縁膜等の低誘電率化にとって大きなマイナス要因となる。
【０００７】
図３および特許文献１に示す構造では、ストッパ層の存在により誘電率が高くなり、特に配線幅が狭い層、すなわちローカル配線層部においては配線間容量が増大してしまう。その結果、ビア部の歩留まりが低下し、およびエレクトロマイグレーション（ＥＭ）、ストレスマイグレーション（ＳＭ）等が生じやすくなるという問題がある。
【０００８】
一方、図２に示す、ストッパレス構造を有する半導体装置の場合、配線間容量は低減できる。しかしながら、配線ピッチが広い電源配線層部では、ビア層と配線層の層間絶縁膜の密着性が悪いため、組み立て時に層間剥離を生じやすい。そのため、組み立て歩留まりが低下するという問題がある。
【０００９】
さらに、非特許文献１乃至３に記載の技術においても、図２および図３に示す従来例と同様の問題が依然として存在する。
【課題を解決するための手段】
【００１０】
本発明によれば、デュアルダマシン構造を有する多層配線を有する半導体装置であって、半導体基板上に形成された第１の配線層部と、前記第１の配線層部の上に形成された第２の配線層部と、を具備し、前記第１の配線層部は、第１の絶縁膜と、前記第１の絶縁膜内に設けられた複数の第１のビアと、前記第１の絶縁膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜内において前記第１のビア上に設けられ前記第１のビアに接続された第１の配線と、を有し、前記第２の配線層部は、第３の絶縁膜と、前記第３の絶縁膜内に設けられた複数の第２のビアと、前記第３の絶縁膜上に設けられた密着層と、前記密着層上に設けられた第４の絶縁膜と、前記第４の絶縁膜内において前記第２のビア上に設けられ前記第２のビアに接続された第２の配線と、を有し、前記第１の配線層部において、最小配線幅を有する配線のアスペクト比Ｌと、ビアのアスペクト比Ｖは、Ｌ≧Ｖなる関係を有し、かつ前記第２の配線層部において、最小配線幅を有する配線のアスペクト比Ｌと、ビアのアスペクト比Ｖは、Ｌ＜Ｖなる関係を有する半導体装置が提供される。
【００１１】
本発明では、配線およびビアのアスペクト比に注目した。これにより、密着層の必要な層と不要な層とを基準を設けて区別することにより、上記課題を解決しようとするものである。本発明によれば、配線幅の小さい配線層では配線間容量を低減することができる。また、同時に、配線幅が広いことにより配線間容量が重要視されない配線層では、層間剥離を防止し、組み立て歩留まりの向上を達成することができる。従って、デュアルダマシン構造の配線層を有する半導体装置において、ローカル配線層部における配線間容量の低減と、電源配線層部における剥離の抑制による組み立て歩留まりの向上とを両立できる。
【発明の効果】
【００１２】
本発明によれば、配線幅の小さい配線層では配線間容量を低減し、同時に、配線幅が広いため配線間容量があまり問題とならない配線層では、層間膜剥離を防止し、組み立て歩留まりの向上された半導体装置が提供される。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
図１は、本実施の形態にかかる半導体装置の一例を示す断面図である。図９は、図１の破線部Ｂの拡大図である。本実施の形態における半導体装置は、デュアルダマシン構造を有する多層配線を備える。デュアルダマシン構造を有する多層配線とは、デュアルダマシン構造を有するビアおよび配線を含むビア層および配線層が多数積層されている構造である。さらに、本実施の形態における半導体装置は、半導体基板１０１上に形成されたローカル配線層部１５１（第１の配線層部）と、その上に形成された電源配線層部１５３（第２の配線層部）を備える。ローカル配線層部１５１は、絶縁膜１０３（第１の絶縁膜）と、絶縁膜１０３内に設けられた複数の第１のビア１０５と、絶縁膜１０３上に設けられた絶縁膜１０７（第２の絶縁膜）と、絶縁膜１０７内において第１のビア１０５上に設けられ、第１のビア１０５に接続された第１の配線１０９と、を有している。また、電源配線層部１５３は、絶縁膜１１９（第３の絶縁膜）と、絶縁膜１１９内に設けられた複数の第２のビア１２１と、絶縁膜１１９上に設けられた密着層１２３と、その上に設けられた絶縁膜１２５（第４の絶縁膜）と、絶縁膜１２５内において第２のビア１２１上に設けられ、前記第２のビア１２１に接続された第２の配線１２７と、を有している。
【００１５】
さらに、ローカル配線層部１５１は、絶縁膜１０３と、絶縁膜１０３内に設けられた第１のビア１０５と、絶縁膜１０７と、絶縁膜１０７内に設けられた第１の配線１０９と、を含む層を複数備えている。
【００１６】
図９において、第１のビア１０５の上には、テーパ１５０が形成されている。テーパ１５０は、第１のビア１０５には含まれず、第１のビア１０５に接続している配線１０９に含まれる。
【００１７】
電源配線層部１５３は、絶縁膜１１９と、絶縁膜１１９内に設けられた第２のビア１２１と、密着層１２３と、絶縁膜１２５と、絶縁膜１２５内に設けられた第２の配線１２７と、を含む複数の層を備えている。
【００１８】
以下、本実施の形態における半導体装置の製造方法を工程順に説明する。本実施の形態では、ビアファーストプロセスによりデュアルダマシン構造を有する半導体装置を製造する工程について説明する。本実施の形態における半導体装置は、従来のデュアルダマシン法を用いて製造することができる。
【００１９】
具体的には、例えば、単結晶シリコンからなる半導体基板１０１上に絶縁膜１０３（第１の絶縁膜）および他の絶縁膜１０７（第２の絶縁膜）を順次形成する。絶縁膜１０３の下には例えば配線層が形成されている。次いで、絶縁膜１０３および絶縁膜１０７において、リソグラフィ法を用いた段階的なエッチングによりビアが形成されるビアホールおよび配線溝を形成する。その後、ビアホールおよび配線溝を含む絶縁膜１０３および絶縁膜１０７上全面に、例えばＴａおよびＴａＮが積層したタンタル系バリアメタル膜（図示せず）を形成する。
【００２０】
その後、電解めっき法により、例えばめっき銅膜（平坦部の膜厚約２００ｎｍ）を形成する。このとき、バリアメタル膜上にシード金属膜（約１００ｎｍ）をスパッタリング法により形成し、シード金属膜を覆うように、めっき金属膜を形成してもよい。シード金属膜は、銅のみで構成してもよく、異種元素を含んでもよい。さらに、その後にめっき金属膜をアニールする工程を含んでもよい。その後、化学機械研磨(Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ)により、配線溝外部に形成された金属膜を除去する。これにより、ローカル配線層部１５１における、第１のビア１０５を有する絶縁膜１０３と、第１の配線１０９を有する絶縁膜１０７が形成される。ここで、絶縁膜１０３はビア層を構成し、絶縁膜１０７は配線層を構成している。
【００２１】
ローカル配線層部１５１は、第１のビアを有する絶縁膜と、第１の配線を有する絶縁膜を含む層を複数備えていてもよい。本実施形態では、絶縁膜１０７上に、さらに第１のビア１１３を有する絶縁膜１１１と第１の配線１１７を有する絶縁膜１１５とを含む層が形成されている。
【００２２】
すなわち、第１のビア１０５を有する絶縁膜１０３と、第一の配線１０９を有する絶縁膜１０７を形成した時と同様の手順により、さらに絶縁膜１１１および絶縁膜１１１上に絶縁膜１１５を形成する。ここで、絶縁膜１１１はビア層を構成し、絶縁膜１１１上に形成された絶縁膜１１５は配線層を構成している。絶縁膜１１５および絶縁膜１１１内における配線およびビアの、配線幅、ビアの直径および高さ等は絶縁膜１０７および絶縁膜１０３内におけるビアおよび配線と同程度の大きさである。以上の工程により、ローカル配線層部１５１が形成される。
【００２３】
次に、電源配線層部１５３を形成する。まず、絶縁膜１１５上に絶縁膜１１９（第３の絶縁膜）を形成する。続いて絶縁膜１１９上に密着層１２３および絶縁膜１２５（第４の絶縁膜）を順次形成する。密着層１２３は、絶縁膜１１９と絶縁膜１２５との密着性を向上させる層であり、半導体装置の破壊強度を高めるものである。また、密着層１２３は、絶縁膜１２５の溝加工の際に、エッチングストッパとしても機能する。
【００２４】
続いて、上述と同様にして、絶縁膜１１９、１２５にビアホールおよび配線溝を順次形成する。形成されたビアホールおよび配線溝に金属膜の埋め込みを行う。次いで、ＣＭＰにより、配線溝外部に形成された金属膜を除去する。以上の工程により、第２のビア１２１を有する絶縁膜１１９と、密着層１２３と、第２の配線１２７を有する絶縁膜１２５が形成される。ここで、絶縁膜１１９はビア層を構成し、絶縁膜１２５は配線層を構成している。絶縁膜１１９および絶縁膜１２５に形成される配線およびビアにおける配線幅、ビアホールの直径および高さは、前述の絶縁膜１０３、１０７、１１１、１１５に形成されるものよりも大きい。
【００２５】
電源配線層部１５３は、第２のビアを有する絶縁膜と、密着層と、第２の配線を有する絶縁膜とを含む層を複数備えていてもよい。本実施形態では、絶縁膜１２５上に、さらに第２のビア１３１を有する絶縁膜１２９、密着層１３３、第２の配線１３７を有する絶縁膜１３５、第２のビア１４１を有する絶縁膜１３９、密着層１４３、および第２の配線１４７を有する絶縁膜１４５を含んでいる構造の例を示す。
【００２６】
すなわち、絶縁膜１１９、１２５の形成と同様の手順を行うことにより、第２のビア１３１を有する絶縁膜１２９、密着層１３３、第２の配線１３７を有する絶縁膜１３５、第２のビア１４１を有する絶縁膜１３９、密着層１４３、および第２の配線１４７を有する絶縁膜１４５を形成する。ここで、絶縁膜１２９、１３９はビア層を構成し、絶縁膜１３５、１４５は配線層を構成している。絶縁膜１３５、絶縁膜１４５、絶縁膜１２９、および絶縁膜１３９内における配線およびビアにおける、配線幅、ビアの直径および高さ等は絶縁膜１１９および絶縁膜１２５内におけるビアおよび配線と同程度の大きさである。以上の工程により、電源配線層部１５３が形成され、図１の半導体装置を製造することができる。
【００２７】
上述の通り、本実施の形態の半導体装置は、ビア層と配線層との間に密着層が設けられている電源配線層部、およびビア層と配線層との間に密着層が設けられていないローカル配線層部を備える。ここで、ビア層とはビアが設けられた絶縁膜を含む層である。一のビア層において、絶縁膜は一種でもよく、複数種の絶縁膜が含まれていてもよい。また、配線層とは配線溝の設けられた絶縁膜を含む層である。一の配線層において、絶縁膜は一種でもよく、複数種の絶縁膜が含まれていてもよい。上記ビア層および配線層において、ＣＭＰストッパ膜が設けられていてもよい。
【００２８】
また、密着層として用いられる材料は、例えば、電源配線層部１５３のビア層の絶縁膜よりも膜強度が高い膜であることが好ましい。密着層は、例えば、膜強度が２０ＧＰａ以上であり、好ましくは３０ＧＰａ以上である。本実施の形態では、密着層としてＳｉＣＮを用いる。
【００２９】
密着層を形成する層は、アスペクト比を基準に決定する。具体的には、多層配線構造において、最小配線幅のアスペクト比をＬ、該配線下部に接続されるビアのアスペクト比をＶとした場合、Ｌ＜Ｖとなる配線層とビア層の間には、密着層を有する構造とする。また、Ｌ≧Ｖとなる配線層とビア層の間には、密着層のない構造とする。密着層は、ビア層上部と配線層下部との間に形成される。言い換えると、密着層はビア層上部とその直上に位置する配線層底部との間に形成される。
【００３０】
本実施の形態では、アスペクト比とは以下のように定義される。配線のアスペクト比は、配線高さ／配線幅で表される。ここで、最小配線のアスペクト比とは、同一層に含まれる配線のなかで最小の配線幅を有する配線のアスペクト比をいう。また、ビアのアスペクト比とは、ビア高さ／ビア径（直径）で表される。
【００３１】
本実施の形態において、Ｌ＜Ｖなる関係を有するのは、電源配線層部１５３における配線層とビア層である。図１の破線部Ａに示すように、電源配線層部１５３において、最小配線幅のアスペクト比Ｌは、例えば配線が埋め込まれている絶縁膜（絶縁膜の下に密着層がある場合は密着層の厚さを含む）の厚さをｂ４、配線幅をａ４としたときに、ｂ４／ａ４で定義される。またビアのアスペクト比Ｖは、例えばビアが埋め込まれている絶縁膜の厚さをｂ３、ビアの直径をａ３とした場合に、ｂ３／ａ３で定義される。この定義において、図１に示す電源配線層部１５３においてはＬ＜Ｖとなっている。
【００３２】
また、本実施の形態において、Ｌ≧Ｖなる関係を有するのは、ローカル配線層部１５１における配線層とビア層である。図９に示す図１の破線部Ｂを拡大した図に示すように、ローカル配線層部１５１において、ビアの上にはテーパ（傾斜部分）１５０が設けられている。そしてテーパ１５０はビアに含まれず、配線に含まれる。このため、ローカル配線層部１５１のアスペクト比を計算するとき、テーパ１５０はビアに含まれず、その代わりに配線に含まれる。具体的には、ビアのアスペクト比Ｖは、例えばビアのうち底部からテーパ１５０の下端までの高さをｂ１、ビアの直径をａ１とした場合に、ｂ１／ａ１で定義される。また最小配線幅のアスペクト比Ｌは、例えばビアのテーパ１５０の下端から配線の上面までの高さをｂ２、配線幅をａ２としたときに、ｂ２／ａ２で定義される。この定義において、図１及び図９に示すローカル配線層部１５１においてはＬ＞Ｖとなっている。なお、Ｌ＝Ｖとなる場合は、上記した定義における配線の断面形状とビアの断面形状が相似形となる場合である。
【００３３】
また、Ｌ＜Ｖとなる電源配線層部１５３では、配線長が長く、相対的に配線ピッチが広い。相対的に配線ピッチが広いとは、電源配線層部１５３における配線ピッチが、ローカル配線層部１５１における配線ピッチよりも広いことをいう。例えば配線ピッチが０．８μｍ以上である。
一方、Ｌ≧Ｖとなるローカル配線層部１５１では、相対的に配線長が短く、配線ピッチが狭い。相対的に配線ピッチが狭いとは、電源配線層部１５３と比較して、ローカル配線層部１５１の配線ピッチが狭いことをいう。例えば配線ピッチが０．４μｍ以下である。
【００３４】
ここで、ローカル配線層部１５１では、配線およびビアのピッチが相対的に狭く、近接している。そのため、クロック動作周波数を向上させるために配線間容量の低減が望まれる。そのため、一般にローカル配線層部１５１では、誘電率の低いｌｏｗ−ｋ膜が用いられる。しかし、密着層に用いられる材料の誘電率は一般に高い。したがって、従来の図３のような構造では、配線間容量が低減できない。それに対し、本実施の形態では、ローカル配線層部１５１において、ビア層上部と配線層下部との間に誘電率が高い密着層がないため、配線容量を軽くすることができる。その結果、ビア部の歩留まりが向上し、また、エレクトロマイグレーション（ＥＭ）およびストレスマイグレーション（ＳＭ）耐性が向上することにより、半導体装置の信頼性が高まる。
【００３５】
一方、配線ピッチが広い電源配線層部１５３では、配線ピッチが相対的に広いため、配線間容量の低減はあまり問題とはならない。むしろ電源配線層部１５３では、ビア層と配線層との密着性が問題となる。本実施の形態では、電源配線層部１５３に密着層を設けていることにより、組み立て時の層間膜剥離が防止される。その結果、組み立て時の破壊強度が向上することにより、歩留まりが向上する。
【００３６】
特許文献２に記載の半導体装置においては、最上層のみにストッパ層を有する。この理由は、深い配線溝を形成する際に加工精度の制御性を上げるためであるとしている。しかしながら、多層配線構造を有する半導体装置においては、最上層のみにストッパ層を設けただけでは、密着性の向上が不十分である。すなわち、電源配線層部に相当する配線ピッチの比較的広い配線層部においては、最上層以外の配線層においても層間膜剥離の問題が生じる。本発明では、最小配線幅のアスペクト比Ｌおよびビアのアスペクト比Ｖを用い、Ｌ＜Ｖとなるすべての配線層において、密着層を有する。このため、組み立て時の剥離による歩留まり低下を大幅に低減させることができる。
【００３７】
すなわち、本実施の形態では、配線およびビアのアスペクト比を基準として、密着層の必要な層と不要な層とを明確にした。これにより、配線間容量の低減を図りつつ、組み立て歩留まり向上を達成することができる。
【００３８】
また、本実施の形態において、電源配線層部１５３におけるビアのアスペクト比をＶ１、ローカル配線層部１５１におけるビアのアスペクト比をＶ２とした場合、好ましくはＶ１＞Ｖ２である。組み立て時の層間膜剥離は、ビアの高さが高いほど生じやすい。また、ビアのアスペクト比は大きいほど、層間絶縁膜の密着性が低下する。一方、ローカル配線層部１５１では、ビア高さが低いため、ほとんど層間剥離は生じない。したがって、密着層を有する電源配線層において、ローカル配線層と比較してビアのアスペクト比が大きい場合には、特に本実施の形態の効果が顕著となる。
【００３９】
また、本実施の形態において、密着層を有しないローカル配線層部１５１において、ビア開口部のビア深さ方向の断面形状はテーパ形状とすることができる。本実施の形態において、ローカル配線層部１５１では密着層がない。したがって、ビアファーストでビアをエッチング後、配線溝をエッチングするときに、エッチングの進行を妨げるものがない。そのため、ビア上部と配線下部とが接するビア開口部をテーパ形状とすることが可能である。特許文献１および非特許文献１乃至３においては、ローカル配線層部１５１にストッパ層があるため、ビア開口部の断面形状をテーパ形状することはできない。すなわち、ストッパ層が配線のエッチングを妨げるので、ビアと配線との接合部の形状が垂直になる。本実施の形態では、ビア開口部の断面形状をテーパ形状とすることにより、ビア部のバリアメタルおよびシード層のカバレッジがよくなる。その結果、ビアの埋め込み性が良くなり、ビア歩留まり、ＥＭおよびＳＩＶ耐性が向上する。
【００４０】
ここで、テーパ形状は、好ましくは配線延在方向のテーパの角度をθ１、配線幅方向のテーパの角度をθ２とした場合、最小ピッチにおいて、θ１≧θ２である。図４に、配線延在方向のテーパおよび配線垂直方向のテーパについて説明する。図４（ａ）において、配線２０１およびビア２０３の平面図を示す。ここで、配線延在方向のテーパとは、配線２０１の延在方向ａ−ａ'の断面図（図４（ｂ））において、ビア底面から垂直に延びるビア側面の延長線とテーパ側面とから形成される角度θ１をいう。また、配線垂直方向のテーパとは、配線２０１幅方向ｂ−ｂ'の断面図（図４（ｃ））において、ビア底面から垂直に延びるビア側面の延長線とテーパ側面とから形成される角度θ２をいう。テーパ形状は、角度θ１≧角度θ２となり、配線幅方向におけるテーパよりも、配線延在方向に向かうテーパの角度が大きいことが好ましい。
【００４１】
ビア開口部をテーパ形状とするための手段としては、例えば、図５および６に示す方法がある。以下、工程フローについて説明する。ローカル配線層の加工プロセスには、例えばビアファースト法が用いられる。
【００４２】
まず、バリア絶縁膜３０１、ビア層間膜３０３、および配線層間膜３０５が順次形成された層において、ビアが形成されるビアホールを形成する（図５（ａ））。続いて、下層有機膜３０７をビアホール内に充填して、配線をフォトレジスト３０９でパターニングする（図５（ｂ））。
【００４３】
その後、配線をパターニングしたフォトレジスト３０９をマスクとして、下層有機膜３０７をエッチングする（図５（ｃ））。この際、ビアホール内の下層有機膜３０７を、ビア層間膜３０３の上部より下に来るようにエッチングする。ビア開口部のテーパ形状を実現するために、ビアホール内の下層有機膜３０７の上部がビア層間膜３０３の上部より下に来ることが重要である。下層有機膜３０７に用いるエッチングガスとしては、Ｏ２およびＣＦ４ガスを用いることができる。
【００４４】
その後、ＣＨＦ３を用いて配線層間膜３０５をエッチングする（図５（ｄ））。また、フォトレジスト３０９および下層有機膜３０７を除去する（図６（ａ））。さらに、バリア絶縁膜３０１をエッチバックして、配線層およびビア層を形成する（図６（ｂ））。
その後、配線層およびビア層を埋め込むメタライズおよびＣｕＣＭＰを行い、Ｃｕ配線３１１を形成する（図６（ｃ））。
【００４５】
本実施の形態において、ローカル配線層において、ビア層に用いられる絶縁膜の膜強度が、配線層に用いられる層間絶縁膜の膜強度よりも高くすることが好ましい。その理由は、以下の通りである。Ｃｕの占める割合（Ｃｕ占有率）は配線部よりビア部の方が小さい。そのため、Ｃｕ占有率を補うためにビア部の膜強度を上げて膜の破壊を防止することができるからである。
【００４６】
本実施の形態において、ローカル配線層においては、ビア層を形成する絶縁膜と配線層を形成する絶縁膜との界面に沿って、ビア層を形成する絶縁膜の変質層を有することが好ましい。その理由は、配線高さを均一にそろえるためである。
ここでいう変質層とは、例えば、ビア層を形成する絶縁膜上部がプラズマ処理または薬液により変質した変質膜である。プラズマ処理は、例えば窒素、アルゴン、またはヘリウム等をガスとして用いることができる。また、還元性雰囲気下でのプラズマ処理として、例えばアンモニアプラズマ処理を用いることができる。
【００４７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、上述の実施形態では、密着層としてＳｉＣＮを用いたが、多層配線構造の組み立て強度を向上させるものであれば、これに限定されず、例えばＳｉＣ、ＳｉＮ、ＳｉＯＮ等を用いてもよい。
【００４８】
また、ローカル配線層部１５１や電源配線層部１５３を構成する絶縁膜としては様々な低誘電率材料を用いることができる。
【００４９】
ローカル配線層部１５１における絶縁膜に用いることができる材料としては、例えば、ＳｉＯＣ、ポーラスＳｉＯＣ、ＳｉＯＣＨ、梯子型水素化シロキサン、ハイドロジェンシルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）、およびメチル化ハイドロジェンシルセスキオキサン（ＭＨＳＱ）等のポリハイドロジェンシロキサン、ジビニルシロキサン−ビス−ベンゾシクロブテン（ＢＣＢ）等の芳香族含有有機材料からなる群より選択される少なくとも１つが挙げられる。また、ローカル配線層部１５１における絶縁膜に用いることができる材料の別の例として、非フッ素系芳香族炭化水素含有有機樹脂またはポーラス非フッ素系芳香族炭化水素含有有機樹脂が挙げられる。非フッ素系芳香族炭化水素含有有機樹脂の具体例としては、ＳｉＬＫ（商標）およびポーラスＳｉＬＫが挙げられる。
【００５０】
また、電源配線層部１５３において絶縁膜に用いることができる材料としては、例えば、ＳｉＯ２、梯子型水素化シロキサン、ＳｉＯＣ、およびＳｉＯＦからなる群より選択される少なくとも１つが挙げられる。このうち、梯子型水素化シロキサン等のラダーオキサイドを含む膜とすることが好ましい。例えば、梯子型水素化シロキサン膜や、これとＳｉＯ２膜等との積層膜などが好ましい。梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下、６３３nmの屈折率が１．３８以上１．４０以下であることが好ましい。こうした膜材料の具体例としてＬ−Ｏx（商標）等を例示することができる。
【００５１】
図７に梯子型水素化シロキサン構造を有するＬ−Ｏx（商標） の構造を示す。図中、ｎは１以上の正の数である。このような構造を有するＬ−Ｏxの物性データを図８に示す。
【００５２】
また、上記実施の形態では、ビア層および配線層を含む層を２層含むローカル配線層部およびビア層、密着層および配線層を含む層を３層含む電源配線層部を含む半導体装置の製造方法について説明した。しかしながら、半導体装置の構造はこれに限定されず、ローカル配線層部および電源配線層部は、これらの層をそれぞれ１層以上含む構造であればよい。
【図面の簡単な説明】
【００５３】
【図１】本実施の形態に係る半導体装置の構造を模式的に示した断面図である。
【図２】従来の半導体装置の構造を模式的に示した断面図である。
【図３】従来の半導体装置の構造を模式的に示した断面図である。
【図４】配線延在方向および配線垂直方向のテーパについて説明する図である。
【図５】ビア開口部をテーパ形状とするためのプロセスの一例を示す工程断面図である。
【図６】ビア開口部をテーパ形状とするためのプロセスの一例を示す工程断面図である。
【図７】梯子型水素化シロキサン構造を有するＬ−Ｏx（商標） の構造を示す図である。
【図８】Ｌ−Ｏｘ（商標）の物性データを示す図である。
【図９】図１の破線部Ｂを拡大した図である。
【符号の説明】
【００５４】
１０１    半導体基板
１０３    第１の絶縁膜
１０５    第１のビア
１０６    ストッパ層
１０７    第２の絶縁膜
１０９    第１の配線
１１１    絶縁膜
１１３    第１のビア
１１４    ストッパ層
１１５    絶縁膜
１１７    第１の配線
１１９    第３の絶縁膜
１２１    第２のビア
１２３    密着層
１２４    ストッパ層
１２５    第４の絶縁膜
１２７    第２の配線
１２９    絶縁膜
１３１    第２のビア
１３３    密着層
１３４    ストッパ層
１３５    絶縁膜
１３７    第２の配線
１３９    絶縁膜
１４１    第２のビア
１４３    密着層
１４４    ストッパ層
１４５    絶縁膜
１４７    第２の配線
１５０    テーパ
１５１    ローカル配線層部
１５３    電源配線層部
２０１    配線
２０３    ビア
３０１    バリア絶縁膜
３０３    ビア層間膜
３０５    配線層間膜
３０７    下層有機膜
３０９    フォトレジスト
３１１    Ｃｕ配線
【図１】
0005400355.tif 000002
【図２】
0005400355.tif 000003
【図３】
0005400355.tif 000004
【図４】
0005400355.tif 000005
【図５】
0005400355.tif 000006
【図６】
0005400355.tif 000007
【図７】
0005400355.tif 000008
【図８】
0005400355.tif 000009
【図９】
0005400355.tif 000010