(57)【特許請求の範囲】
【請求項１】
複数の光電変換領域が２次元状に配置されるとともに前記複数の光電変換領域から信号を読み出すための複数のトランジスタが配置された固体撮像装置であって、
第１個数の光電変換領域に対して、当該第１個数の光電変換領域から信号を読み出すための第２個数のトランジスタが割り当てられていて、前記第２個数のトランジスタは、前記第１個数の光電変換領域に各々対応して設けられた複数の転送トランジスタと、前記複数の転送トランジスタのうち選択されたトランジスタによって転送されてくる電荷を保持する浮遊拡散層と、前記複数の転送トランジスタに対して共通に設けられていて前記浮遊拡散層に転送された電荷に応じた信号を出力する増幅トランジスタとを含み、
前記転送トランジスタのゲート電極は、相互につながった第１部分および第２部分を含み、
第１方向に関して隣り合う２つの前記光電変換領域の間に、前記浮遊拡散層と、前記浮遊拡散層に電気的に接続されたコンタクトプラグと、前記ゲート電極の前記第１部分とが配置され、
第２方向に関して隣り合う２つの前記光電変換領域の間に、前記トランジスタの拡散層の少なくとも一部と、前記少なくとも一部に電気的に接続されたコンタクトプラグと、前記ゲート電極の前記第２部分と、前記第２部分に電気的に接続されたコンタクトプラグとが配置され、
前記ゲート電極の前記第１部分は前記第２方向に延びていて、前記ゲート電極の前記第２部分は前記第１方向に延びている、
ことを特徴とする固体撮像装置。
【請求項２】
前記複数の光電変換領域のそれぞれは、第１導電型の半導体基板の上に配置された第２導電型の第１半導体領域と、前記第１半導体領域とともにＰＮ接合を形成するように前記第１半導体領域の上に配置された前記第１導電型の第２半導体領域とを含んで構成され、前記第１導電型と前記第２導電型とは互いに異なる導電型である、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第２個数のトランジスタは、前記浮遊拡散層をリセットするリセットトランジスタを更に含むことを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記第２個数のトランジスタは、前記増幅トランジスタの出力を選択、非選択する選択トランジスタを更に含むことを特徴とする請求項１又は２記載の固体撮像装置。
【請求項５】
前記浮遊拡散層は、前記第１個数の光電変換領域に各々対応して設けられた第１個数の浮遊拡散領域を含み、該第１個数の浮遊拡散領域が導電体により互いに接続され、該導電体が前記増幅トランジスタの入力に接続されていることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記第１方向に沿って配列された群を構成する前記光電変換領域のそれぞれに対応する前記転送トランジスタのゲート電極がコンタクトプラグを介して互いに電気的に接続されている、
ことを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記第２方向に沿った部分を含む金属配線層を更に有し、前記部分は、前記転送トランジスタの前記ゲート電極の前記第１部分に重なるように配置されている、
ことを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
請求項１〜７のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置へ光を結像するレンズと、
前記固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする固体撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置及び固体撮像システムに係わり、特に複数の光電変換領域と、複数の光電変換領域に各々対応して設けられた複数の転送スイッチ手段と、複数の光電変換領域から読み出された光電荷を入力として増幅する、共通の増幅手段と、を有する単位セルを行列方向に配してなる固体撮像装置固体撮像装置及び固体撮像システムに関するものである。
【背景技術】
【０００２】
近年CMOSプロセスを利用したCMOSセンサと呼ばれる固体撮像装置が注目されている。CMOSセンサは、周辺回路混載の容易性、低電圧駆動等の理由から、とくに携帯情報機器分野への応用が進んでいる。
【０００３】
高S/N比のCMOSセンサの画素構成として、例えば、特許文献１に開示されているように、フォトダイオードと画素アンプの入力との間に転送スイッチを設けた画素構成が知られている。しかし、この画素構成の欠点として、トランジスタ数が多いため、画素を縮小すると、トランジスタに必要な面積が制約となり、フォトダイオードに十分な面積を残すことが困難なことが挙げられる。この弱点を克服するため、近年例えば特許文献２に開示されているように隣接する複数の画素でトランジスタを共有する形態が提案されている。図１４（同公報の図８と同一）に、この従来技術の固体撮像装置を示す。同図において、３は転送スイッチとしてはたらく転送用ＭＯＳトランジスタ、４はリセット電位を供給するリセット用ＭＯＳトランジスタ、５はソースフォロワアンプＭＯＳトランジスタ、６は選択的にソースフォロワアンプＭＯＳトランジスタ５から信号を出力させるための水平選択用ＭＯＳトランジスタ、７はソースフォロワの負荷ＭＯＳトランジスタ、８は暗出力信号を転送するための暗出力転送用ＭＯＳトランジスタ、９は明出力信号を転送するための明出力転送用ＭＯＳトランジスタ、１０は暗出力信号を蓄積するための暗出力蓄積容量CTN、１１は明出力信号を蓄積するための明出力蓄積容量CTS、１２は暗出力信号及び明出力信号を水平出力線に転送するための水平転送用ＭＯＳトランジスタ、１３は水平出力線をリセットするための水平出力線リセット用ＭＯＳトランジスタ、１４は差動出力アンプ、１５は水平走査回路、１６は垂直走査回路、２４は埋め込みｐ＋ｎｐフォトダイオードである。ここで、暗出力信号とは、ソースフォロワアンプＭＯＳトランジスタ５のゲート領域をリセットすることにより生じる信号であり、明出力信号とは、フォトダイオード２４で光電変換された信号と暗出力信号とが加わった信号である。そして、差動出力アンプからは、ソースフォロワアンプＭＯＳトランジスタ５のばらつきのない信号が得られる。
【０００４】
同図から解る様に垂直方向の２つのフォトダイオード２４に対して１つのソースフォロワアンプ５が転送用ＭＯＳトランジスタ３を介して接続される。従って、従来、２画素で８個のＭＯＳトランジスタを必要としていたのに対し、５個で済む様になるため、微細化に対して有利となる。トランジスタの共有化をすることにより、１画素あたりのトランジスタ数が減り、十分なフォトダイオード面積の確保が可能となる。
【０００５】
また、共有トランジスタ構成の画素レイアウトの例として、特許文献３に開示された構成がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平11−122532号公報
【特許文献２】特開平09-046596号公報
【特許文献３】特開2000-232216号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
前述したように画素縮小に効果がある共有トランジスタ構成であるが、本発明者は、この共有トランジスタ構成のCMOSセンサにおいて、ブルーミングと呼ばれる偽信号が発生しやすく、特に高輝度条件下での画質劣化が著しいことを見出した。
【０００８】
本発明の目的は、共有トランジスタ構成の固体撮像装置において、ブルーミングを防止することにある。
【課題を解決するための手段】
【０００９】
以下、共有トランジスタ構成の固体撮像装置においてブルーミングが生じやすい点についての本発明者による考察は以下の通りである。
【００１０】
共有トランジスタ構成の固体撮像装置における画素レイアウトの例としては、上述した特許文献３に開示された構成があるが、１画素あたりのトランジスタ数が少なくなっているがために、フォトダイオード間にトランジスタが挿入されN型のソースドレイン拡散層が存在する方向と、フォトダイオード間にトランジスタがなくN型のソースドレイン領域が存在しない方向の２種類がある。
【００１１】
ある１つのフォトダイオードが飽和状態に達した場合、そのフォトダイオードからは過剰電荷が周辺へ拡散する。拡散した電荷は、N型のソースドレイン領域に達すると、そこで捕獲され最終的には電源へと排出される。ところが、N型のソースドレイン領域が、拡散方向に存在しないと、電荷はどこにも捕獲されずに、隣接するフォトダイオードに流入し、ブルーミングと呼ばれる偽信号を発生させる。このため、特許文献３に記載される従来の共有トランジスタ構成の画素レイアウトでは、隣接するフォトダイオード間でのブルーミングが発生する。
【００１２】
本発明の１つの側面は、複数の光電変換領域が２次元状に配置されるとともに前記複数の光電変換領域から信号を読み出すための複数のトランジスタが配置された固体撮像装置に係り、前記転送トランジスタのゲート電極は、相互につながった第１部分および第２部分を含み、第１方向に関して隣り合う２つの前記光電変換領域の間に、前記浮遊拡散層と、前記浮遊拡散層に電気的に接続されたコンタクトプラグと、前記ゲート電極の前記第１部分とが配置され、第２方向に関して隣り合う２つの前記光電変換領域の間に、前記トランジスタの拡散層の少なくとも一部と、前記少なくとも一部に電気的に接続されたコンタクトプラグと、前記ゲート電極の前記第２部分と、前記第２部分に電気的に接続されたコンタクトプラグとが配置され、前記ゲート電極の前記第１部分は前記第２方向に延びていて、前記ゲート電極の前記第２部分は前記第１方向に延びている。
【発明の効果】
【００１３】
本発明によれば、共有トランジスタ構成の固体撮像装置において、ブルーミングを防止又は減少することができる。そのことにより、高精細な画像を得ることが出来る。特にカラーセンサにおいては、色再現性の優れた良好な画像を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第1実施形態の固体撮像装置の単位セルのレイアウトを示す平面図である。
【図２】本発明の第1実施形態の固体撮像装置の等価回路図である。
【図３】本発明の第1実施形態の固体撮像装置の図１の線分A−A′で切った場合の断面図である。
【図４】電子の捕獲領域を設けない場合の固体撮像装置の断面図である。
【図５】本発明の第1実施形態の固体撮像装置における駆動パルスタイミング図である。
【図６】本発明の第1実施形態の固体撮像装置における駆動パルスタイミング図である。
【図７】本発明の第2実施形態の固体撮像装置の等価回路図である。
【図８】本発明の第2実施形態の固体撮像装置の単位セルのレイアウトを示す平面図である。
【図９】本発明の第3実施形態の固体撮像装置の単位セルのレイアウトを示す平面図である。
【図１０】並列接続された絶縁ゲート型トランジスタを示す図である。
【図１１】本発明の第4実施形態の固体撮像装置の単位セルのレイアウトを示す平面図である。
【図１２】本発明の第4実施形態の固体撮像装置のカラーフィルタ構成を示す平面図である。
【図１３】本発明の第5実施形態の撮像システムを示す概念図である。
【図１４】従来技術の固体撮像装置の等価回路図である。
【発明を実施するための形態】
【００１５】
本発明の実施形態について以下に詳細に説明する。
［実施形態１］
本発明の第1実施形態の固体撮像装置について説明する。図１は、第１実施形態の固体撮像装置の単位セルの平面図である。図２は、本実施形態の固体撮像装置の等価回路図であり、図１で示したレイアウトの画素を２次元状（行列方向）に配列している。
【００１６】
図２において、単位セルは、光電変換素子であるフォトダイオード101a、101bと、フォトダイオード101a、101bで発生した信号を増幅する共有の増幅手段となる増幅MOSFET104と、増幅MOSFET104の入力を所定電圧にリセットする共有のリセットスイッチとなるリセットMOSFET103、および増幅MOSFET104のソース電極と垂直出力線106との導通を制御する共有の行選択スイッチとなる行選択MOSFET105を備えている。さらに、フォトダイオード101a、101bに対応して、画素転送スイッチとなる画素転送MOSFET102a、102bがそれぞれ設けられている。ここでは、単位セルには二つのフォトダイオードが形成されているので、単位セルは２つの画素からなる。なお、図１においては、101a、101bはＰウエル層に設けられたフォトダイオードのＮ型拡散層（ＰウエルとＮ型拡散層とでＰＮ接合部を形成する）、104は増幅MOSFETのゲート電極、103はリセットMOSFETのゲート電極、105は行選択MOSFETのゲート電極、102a、102bは画素転送MOSFETのゲート電極を示す。また、130は電源（ＶDD）と接続されたN型不純物領域、131は接地されたP型不純物領域（ウエルコンタクト）、134はリセットMOSFETのドレイン領域、135は垂直出力線106に接続されたＮ型拡散層を示す。
【００１７】
フォトダイオード101a、101bに蓄積された電荷はそれぞれ画素転送MOSFET102a、102bを介して各浮遊拡散層132に転送される。これらの浮遊拡散層132は配線（導電体）133によって、増幅MOSFET104のゲート電極と、リセットMOSFET103のソース電極に共通接続されている。
【００１８】
本実施形態のブルーミング低減効果を説明するために、図１の点線で示す線分A−A′での断面図を図３に示す。フォトダイオード101a，101bは、Ｎ型拡散層141とＰ型ウェル143とでＰＮ接合を形成しており、また、半導体基板表面側には濃いＰ型拡散層140とＮ型拡散層141がＰＮ接合となっており、全体で埋め込みフォトダイオードとなっている。フォトダイオード101aとフォトダイオード101bとの間には、電源(VDD)に接続されたＮ型拡散層130が配置されており、これは同時に増幅MOSFET104のドレイン領域となっている。フォトダイオード101a，102b、およびＮ型拡散層130はLOCOS膜等の素子分離用酸化膜142によって、分離されている。なお、図３において、ポリシリコン層は簡略化のため省略している。また、Ｐ型ウェル143のさらに下層はＮ型基板144となっており、電源に接続されている。フォトダイオード101bが飽和状態になった場合を考えると、図３の矢印で示すように、過剰な電荷（この場合は電子）はフォトダイオード101b外へ拡散する。このとき、図３の右方に拡散した電子（フォトダイオード101bからＮ型拡散層130へと拡散した電子）は、増幅MOSFET104のドレイン領域のＮ型拡散層130（光電荷と同一導電型の不純物拡散領域）に捕獲される。このため、フォトダイオード101aには過剰電子が拡散してこない。また、図３の下方に拡散した電子は、Ｎ型基板144に捕獲される。
【００１９】
ここで、図４に示されるような、Ｎ型拡散層130が設けられず、素子分離用酸化膜142を介してフォトダイオード101a，102bが隣接している構成を有する固体撮像装置においては、図４の右方への拡散電子が、フォトダイオード101aに流入し、ブルーミングが発生することになるが、本実施形態の固体撮像装置においては、図３に示すようにＮ型拡散層130が過剰電荷を捕獲する捕獲領域となるためにブルーミングが低減する。
【００２０】
増幅MOSFET104のドレイン領域のＮ型拡散層130と同様に、電源に接続されているリセットMOSFET103のドレイン領域134、垂直出力線106と接続された拡散層135および浮遊拡散層132が、電子の捕獲領域として作用する。なお、浮遊拡散層132は、フォトダイオードの蓄積期間中は、後述するように、電源と接続されるため、電子の捕獲領域としての効果が期待できる。同様に、垂直出力線106と接続された拡散層135も、蓄積期間中任意の一行の行選択パルスPSELをハイレベルにしておくことで、0Vより高い電位に保つことが容易にできるため、電子の捕獲領域として期待できる。
【００２１】
以上の電子の捕獲領域が、フォトダイオード101bの４辺を囲む形で配列されている。すなわち、図１のフォトダイオード101bの上辺には電源（ＶDD）に接続されたリセットMOSFET103のドレイン領域134が配置され、下辺には電源（ＶDD）と接続された増幅MOSFET104のドレイン領域のN型不純物層130と、垂直出力線106と接続された拡散層135とが配置され、左辺及び右辺にはそれぞれ浮遊拡散層132が配置される。このため、フォトダイオード101bと、フォトダイオード101bに上下左右方向で隣接するフォトダイオード間でブルーミングが低減される。同様な効果がフォトダイオード101aと、その周辺についても得られる。
【００２２】
図２に示すように、フォトダイオード101aは奇数行、フォトダイオード101bは偶数行に配置され、これが繰り返し配列され、エリアセンサを構成している。画素転送MOSFET102aは転送パルスPTX1、画素転送MOSFET102bは転送パルスPTX2によって駆動される。共有されるリセットMOSFET103はリセットパルスPRESによって駆動される。また、共有される行選択MOSFET105は行選択パルスPSELによって駆動される。
【００２３】
固体撮像装置の動作を図５、図６の駆動パルスタイミング図を用いて説明する。読み出し動作に先だって、所定の露光時間が経過し、フォトダイオード101a、101bには光電荷が蓄積されているものとする。図５に示すように、垂直走査回路123によって選択された行について、まず画素リセットパルスPRESがハイレベルからローレベルとなり、増幅MOSFET104のゲート電極のリセットが解除される。このとき、ゲート電極に接続された浮遊拡散層の容量（以後Cfdとする）に、暗時に対応する電圧が保持される。つづいて行選択パルスPSELがハイレベルとなると、暗時出力が垂直出力線106上に現れる。このとき演算増幅器120は電圧フォロワ状態にあり、演算増幅器120の出力はほぼ基準電圧VREFに等しい。所定の時間経過後、クランプパルスPC0Rがハイレベルからローレベルとなり、垂直出力線106上の暗時出力がクランプされる。つづいて、パルスPTNがハイレベルとなり転送ゲート110aがオンし、演算増幅器120のオフセットを含む形で、ダーク信号が保持容量112aに記憶される。その後、転送パルスPTX1によって、画素転送MOSFET102aが一定期間ハイレベルとなり、フォトダイオード101aに蓄積された光電荷が増幅MOSFET104のゲート電極に転送される。一方、画素転送MOSFET102bは、ローレベルのままでフォトダイオード101bの光電荷は保持された状態で待機している。ここで転送電荷は電子であり、転送された電荷量の絶対値をQとすると、ゲート電位はQ/Cfdだけ低下する。これに対応して、垂直出力線106上には明時出力が現れるが、ソースフォロワゲインをGsfとすると、垂直出力線電位Vvlの、暗時出力からの変化分ΔVvlは次式で表される。
【００２４】
【数１】
0005619093.tif 000002
【００２５】
この電位変化は演算増幅器120、クランプ容量108および帰還容量121によって構成される反転増幅回路によって増幅され、出力Vctは式１と合わせて、次式であらわされる。
【００２６】
【数２】
0005619093.tif 000003
【００２７】
ここでC0はクランプ容量、Cfは帰還容量を示している。この出力VctはパルスPTSがハイレベルとなり転送ゲート110bがオンとなっている期間中に、もう一方の保持容量112bに記憶される。しかるのち、水平シフトレジスタ119によって発生される走査パルスH1、H2、・・・によって水平転送スイッチ114 b,114aが順番に選択され、蓄積容量112 b,112aに保持されていた信号が水平出力線116 b,116aに読み出されたあと、出力アンプ118に入力され差動出力される。ここまでで、フォトダイオード101aが配置されている奇数行の一行の読み出しが完了する。
【００２８】
次に奇数行とほぼ同様な読み出し動作が、偶数行のフォトダイオード101bについて、繰り返される。奇数行との差異は、図６に示すように、転送パルスPTX1のかわりに転送パルスPTX2がハイレベルとなり画素転送MOSFET102bがオンされる点である。偶数行に配置されたフォトダイオード101bの光電荷読み出しが終了した時点で、2行分の画素出力が読み出されており、この動作が画面全体にわたり繰り返し行われ、1枚の画像を出力する。
【００２９】
以上のように、本実施形態の固体撮像装置ではブルーミングの発生を低減できるため、解像度劣化が発生せず、かつ共有トランジスタ構成の微細な画素配列が実現できる。この両者の効果により、高精細な画像を得ることができる。
［実施形態２］
本発明の第2実施形態の固体撮像装置について説明する。図７は、第2実施形態の固体撮像装置の等価回路図であり、2次元的に画素を配列したうちのある2×4画素にかかわる部分を図示している。本実施形態の固体撮像装置においては、4画素が増幅MOSFET、リセットMOSFET、行選択MOSFETを共有し、単位セルを構成している。図８は、これらの画素のレイアウトを示す平面図である。図７、図８において図２、図１と同一構成部材について同一符号を付し、重複する説明を省略する。図８の画素転送MOSFETのゲート電極の形状は図１の画素転送MOSFETのゲート電極の形状と見かけ上異なっているが、これは図面の簡略化のためであり、実際は図８の画素転送MOSFETのゲート電極の形状は図１の画素転送MOSFETのゲート電極の形状と同一の形状となっている（実施形態３、４についても同様である。）。
【００３０】
図８において、101a〜101dはＰウエル層に設けられたフォトダイオードのＮ型拡散層（ＰウエルとＮ型拡散層とでＰＮ接合部を形成する）、102a〜102dは画素転送MOSFETのゲート電極、136は電源に接続した電子捕獲専用のＮ型拡散層を示す。
【００３１】
リセットMOSFET103、増幅MOSFET104、行選択MOSFET105を、４つの画素で共有しており、フォトダイオード101a、101b、101c、101dはそれぞれ、4n-3、4n-2、4n-1、4n行に配置されている（ここでnは自然数とする）。画素転送MOSFET102a、102b、102c、102dは、それぞれフォトダイオード101a、101b、101c、101dに対し配置されている。この結果、単位セル内のトランジスタ数は７個であり、1画素あたりのトランジスタ数は1.75個となり、画素縮小に有利になっている。第1実施形態の固体撮像装置と同様に、電源に接続されている増幅MOSFET104のドレイン領域130、電源に接続されているリセットスイッチ103のドレイン領域134、垂直出力線106と接続された拡散層135および浮遊拡散層132が、電子の捕獲領域として作用する。また、本実施形態では、トランジスタの配置されていない部分に関しては、拡散層136のように電源に接続した電子捕獲専用のＮ型拡散層を設けている。本実施形態のように、１画素あたりのトランジスタ数が非常に少なくなる４画素以上の共有トランジスタ構成においては、Ｎ型拡散層136を設けることが、ブルーミング防止に有効である。フォトダイオードの周囲（上下左右方向）に渡って電子の捕獲領域で囲わない固体撮像装置では、ブルーミングが発生していたところ、本実施形態の固体撮像装置においては、ブルーミングを低減することができる。
［実施形態３］
本発明の第3実施形態の固体撮像装置について説明する。第3実施形態の固体撮像装置は、等価回路としては、第2実施形態と同様である。図９は、これらの画素のレイアウトを示す平面図である。図９において図８と同一構成部材について同一符号を付し、重複する説明を省略する。リセットMOSFET103、増幅MOSFET104、行選択MOSFET105を、４つの画素で共有しており、フォトダイオード101a、101b、101c、101dはそれぞれ、4n-3、4n-2、4n-1、4n行に配置されている（ここでnは自然数）。画素転送MOSFET102a、102b、102c、102dは、それぞれフォトダイオード101a、101b、101c、101dに対し配置されている。第2実施形態の固体撮像装置と同様に、電源に接続されている増幅MOSFET104のドレイン電極130、電源に接続されているリセットスイッチ103のドレイン電極134、垂直出力線106と接続された拡散層135および浮遊拡散層132が、電子の捕獲領域として作用する。
【００３２】
また、本実施形態の固体撮像装置に特徴的な点として、リセットMOSFET103、増幅MOSFET104、行選択MOSFET105がそれぞれ図１０に示すように、単位素子となるMOSFETが２つ並列に接続され、実効的に2倍のゲート幅を有している点である。このことで、トランジスタの最小寸法に対する制約が発生し、第2実施形態の固体撮像装置よりも画素縮小に対してはやや不利となるが、MOSFETの駆動力が上がるため、より高速の画素読み出しが可能となる。第2実施形態の固体撮像装置と同様に、本実施形態の固体撮像装置においても、ブルーミングの発生を低減することができる。
【００３３】
２つのリセットスイッチ103、２つの行選択スイッチ105のゲート電極はそれぞれ共通の駆動線に接続される。
［実施形態４］
本発明の第4実施形態の固体撮像装置について説明する。第4実施形態の固体撮像装置は、等価回路としては、第2、第3実施形態と同様である。図１１は、これらの画素のレイアウトを示す平面図である。図１１において図１、図８と同一構成部材について同一符号を付し、重複する説明を省略する。リセットMOSFET103、増幅MOSFET104、行選択MOSFET105を、４つの画素で共有しており、フォトダイオード101a、101b、101c、101dは2×2の矩形を単位セルとするように配置されており、 図１２で示す緑フィルタが市松状に配されたベイヤ配列のカラーフィルタ構成と一致するようにしている。図１２において、Ｇｂ，Ｇｒは緑（グリーン）フィルタ、Ｂは青（ブルー）フィルタ、Ｒは赤（レッド）フィルタを示す。このことにより、4画素で共通接続されている浮遊拡散層容量132が単位画素群ごとに変動した場合や、共通の増幅MOSFETの増幅ゲインが単位画素群ごとに変動した場合でも、絵素内が同じ比率でゲインが変動するため、絵素内で色比が変化しない。第2実施形態の固体撮像装置と同様に、電源に接続されている増幅MOSFET104のドレイン電極130、電源に接続されているリセットスイッチ103のドレイン電極134、垂直出力線106と接続された拡散層135および浮遊拡散層132が、電子の捕獲領域として作用する。また、トランジスタの配置されていない部分に関しては、電源に接続した電子捕獲専用のＮ型拡散層136を設けている。このことにより、本実施形態の固体撮像装置においては、ブルーミングの発生を低減することができる。特に、例えばＢのフィルタの透過率が高い青い入射光が入ってきた場合、電子の捕獲領域をフォトダイオード101dとフォトダイオード101b、101cとの間に電子の捕獲領域を設けない固体撮像装置では、Ｂに対応するフォトダイオード101dから拡散した電子が隣接するフォトダイオード101b、101cに流入し、Ｇ出力が浮きあがってしまい、色が正しく再現できない問題が発生するが、本実施形態では、色再現性の優れた固体撮像装置が得られる。
【００３４】
以上説明した各実施形態では各光電変換領域の形状を四角形とし、四辺のそれぞれについて１又は２つの電子の捕獲領域を設けた形態を説明したが、光電変換領域の形状は必ずしも四角形に限られるものではない。本発明の技術的思想は、一の光電変換領域の周囲において隣接する複数の光電変換領域と、一の光電変換領域との間に、過剰電荷を捕獲する捕獲領域を設けることにあり、光電変換領域の形状は特に限定されるものではない。例えば、六角形や八角形等の四角形でない場合の光電変換領域であっても隣接する光電変換領域の数に合わせて捕獲領域を設ければよい。例えば、各光電変換領域の形状が例えば八角形であっても、隣接する光電変換領域が８個設けられず行方向及び列方向に４個の光電変換領域が設けられる場合や、隣接する光電変換領域が８個設けられても等距離でなく、実質的にブルーミングが問題となる隣接する光電変換領域が４つの光電変換領域である場合は、４つの光電変換領域との間にそれぞれ捕獲領域を設ける場合がある。
【００３５】
また各実施形態では、行列方向に配置される光電変換領域との間に電子の捕獲領域を設けた例を示しているが、さらに斜め方向に配置される光電変換領域との間とのブルーミングを防止するために、斜め方向に配置される光電変換領域との間に電子の捕獲領域を別途設けたり、行列方向に配置される光電変換領域との間に設けられた電子の捕獲領域を延長したりすることができる。また捕獲領域が共通化、例えば上方向の光電変換領域との間の捕獲領域と、左方向の光電変換領域との間の捕獲領域とがつながって共通化している場合もある。
【００３６】
また、電子の捕獲領域として作用する電源に接続されている増幅MOSFET104のドレイン領域130、電源に接続されているリセットスイッチ103のドレイン領域134、垂直出力線106と接続された拡散層135および浮遊拡散層132のレイアウトは種々あり、上述したレイアウトに限定されるものではない。
［実施形態５］
図１３は、前述した各実施形態の固体撮像装置を用いた固体撮像システムの構成図である。固体撮像システムは、レンズのプロテクトとメインスイッチを兼ねるバリア１００１、被写体の光学像を固体撮像素子１００４に結像させるレンズ１００２、レンズ１００２を通った光量を可変するための絞り１００３、レンズ１００２で結像された被写体を画像信号として取り込むための固体撮像素子１００４（上記の各実施形態で説明した固体撮像装置に相当する）、固体撮像素子１００４から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路１００５、固体撮像素子１００４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器１００６、Ａ／Ｄ変換器１００６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部１００７、固体撮像素子１００４及び撮像信号処理回路１００５及びＡ／Ｄ変換器１００６及び信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８で構成される。なお、１００５〜１００８の各回路は固体撮像素子１００４と同一チップ上に形成しても良い。また、各種演算とスチルビデオカメラ全体を制御する全体制御・演算部１００９、画像データを一時的に記憶するためのメモリ部１０１０、記録媒体に記録又は読み出しを行うための記録媒体制御インターフェース部１０１１、画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体１０１２、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部１０１３で固体撮像システムは構成される。
【００３７】
次に、図１３の動作について説明する。バリア１００１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器１００６などの撮像系回路の電源がオンされる。それから、露光量を制御するために、全体制御・演算部１００９は絞り１００３を開放にし、固体撮像素子１００４から出力された信号は、撮像信号処理回路１００５をスルーしてＡ／Ｄ変換器１００６へ出力される。Ａ／Ｄ変換器１００６は、その信号をＡ／Ｄ変換して、信号処理部１００７に出力する。信号処理部１００７は、そのデータを基に露出の演算を全体制御・演算部１００９で行う。
【００３８】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１００９は絞りを制御する。次に、固体撮像素子１００４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１００９で行う。その後、レンズ１００２を駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズ１００２を駆動し測距を行う。
【００３９】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子１００４から出力された画像信号は、撮像信号処理回路１００５において補正等がされ、さらにＡ／Ｄ変換器１００６でＡ／Ｄ変換され、信号処理部１００７を通り全体制御・演算１００９によりメモリ部１０１０に蓄積される。その後、メモリ部１０１０に蓄積されたデータは、全体制御・演算部１００９の制御により記録媒体制御Ｉ／Ｆ部１０１１を通り半導体メモリ等の着脱可能な記録媒体１０１２に記録される。また外部Ｉ／Ｆ部１０１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【産業上の利用可能性】
【００４０】
本発明は、スキャナ、ビデオカメラ、デジタルスチルカメラ等の固体撮像システムに用いられる固体撮像装置に適用されるものである。
【符号の説明】
【００４１】
１０１  フォトダイオード
１０２  画素転送スイッチ
１０３  リセットスイッチ
１０４  ドライバMOS
１０５  行選択スイッチ
１０６  垂直出力線
１０７  負荷MOS
１０８  クランプ容量
１０９  クランプスイッチ
１１０  転送ゲート
１１２  蓄積容量
１１４  水平転送スイッチ
１１６  水平出力線
１１８  出力アンプ
１１９  水平走査回路
１２０  演算増幅器
１２１  帰還容量
１２２  感度切り替えスイッチ
１２３  垂直走査回路
１３０  増幅MOSFETのドレイン電極
１３１  接地されたP型不純物領域
１３２  浮遊拡散層
１３３  金属配線
１３４  リセットスイッチのドレイン電極
１３５  垂直出力線に接続されたＮ型拡散層
１３６  電源に接続された電子捕獲専用のＮ型拡散層
１４０  Ｐ型拡散層
１４１  Ｎ型拡散層
１４２  素子分離酸化膜
１４３  Ｐ型ウェル
１４４  Ｎ型基板
１００１  バリア
１００２  レンズ
１００３  絞り
１００４  固体撮像素子
１００５  撮像信号処理回路
１００６  Ａ／Ｄ変換器
１００７  信号処理部
１００８  タイミング発生部
１００９  全体制御・演算部
１０１０  メモリ部
１０１１  記録媒体制御インターフェース（Ｉ／Ｆ）部
１０１２  記録媒体
１０１３  外部インターフェース（Ｉ／Ｆ）部
【図１】
0005619093.tif 000004
【図２】
0005619093.tif 000005
【図３】
0005619093.tif 000006
【図４】
0005619093.tif 000007
【図５】
0005619093.tif 000008
【図６】
0005619093.tif 000009
【図７】
0005619093.tif 000010
【図８】
0005619093.tif 000011
【図９】
0005619093.tif 000012
【図１０】
0005619093.tif 000013
【図１１】
0005619093.tif 000014
【図１２】
0005619093.tif 000015
【図１３】
0005619093.tif 000016
【図１４】
0005619093.tif 000017