(57)【特許請求の範囲】
【請求項１】
圧電素子を有し、所望の発振周波数を有する出力信号を生成し出力する発振部と、
前記発振部から出力される前記出力信号をクロック信号として使用することにより、外部から供給されるデータの書き込み動作を実行する記憶部とを備え、
前記発振部は、
前記記憶部に記憶されているデータに基づいて、前記出力信号の発振周波数を調整した上で、前記出力信号を出力し、
電源電圧を入力するための電源電圧入力端子と、
前記発振部から出力される前記出力信号の発振周波数を調整する際に使用する制御電圧を、前記発振部に入力するための制御電圧入力端子と、
書き込み対象のデータを前記記憶部に入力するためのデータ入出力端子と、
前記記憶部の動作状態を、データの書き込みを許可する書込み許可状態又はデータの書き込みを禁止する書込み禁止状態に切り換えるためのチップセレクト信号を、前記記憶部に入力するためのチップセレクト端子と、
グランド端子と、
前記発振部から出力される前記出力信号を外部に出力するための出力端子と
を備えることを特徴とする発振器。
【請求項２】
前記チップセレクト端子を介して入力される前記チップセレクト信号に基づいて、その接続状態を切り換えることにより、前記発振部から出力される前記出力信号を前記記憶部に送出することを許可又は禁止するスイッチ
をさらに備えることを特徴とする請求項１に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器に関する。
【背景技術】
【０００２】
従来、発振器としては、種々のものが開発されており、例えば圧電素子として水晶振動子を使用する発振器がある。かかる発振器は、例えば携帯電話機などの電子機器に搭載され、携帯電話機は、発振器から出力される出力信号をクロック信号として使用する。
【０００３】
ところで、発振器の表面には、複数の外部接続端子が形成され、これら外部接続端子を介して、当該発振器が搭載される電子機器内の他の信号処理回路と、種々のデータを送受信する。これら外部接続端子を形成する際には、一定の大きさを有する領域を発振器の表面に確保しなければならず、発振器を小型化する際の妨げとなっている。
【０００４】
そこで、発振器を小型化することを目的として、複数の外部接続端子のうち、例えば、制御電圧入力端子ＶＣ及びクロック端子ＣＬＫを共用する共用端子ＶＣ／ＣＬＫを設けることにより、端子数を１つ削減することが提案されている（例えば、特許文献１参照）。
【０００５】
ここで、図３に、制御電圧入力端子ＶＣ及びクロック端子ＣＬＫを共用する共用端子ＶＣ／ＣＬＫが設けられた発振器１の構成を示す。この発振器１を形成する発振回路２は、内部に圧電素子を有し、所望の発振周波数を有する出力信号を生成する。
【０００６】
一方、メモリ３には、例えば、出力信号の発振周波数を調整する際に必要なデータなど、種々のデータが記憶されている。発振回路２は、このメモリ３に記憶されているデータに基づいて、出力信号の発振周波数を調整しながら、当該出力信号を生成する。
【０００７】
ところで、この発振器１は、外部接続端子として、電源電圧入力端子Ｖｄｄと、共用端子ＶＣ／ＣＬＫと、データ入出力端子ＤＩＯと、チップセレクト端子ＣＳと、グランド端子ＧＮＤと、出力端子Ｆｏｕｔとを有する。
【０００８】
なお、電源電圧入力端子Ｖｄｄは、電源電圧を発振器１内に入力するための外部接続端子である。共用端子ＶＣ／ＣＬＫは、発振回路２から出力される出力信号の発振周波数を調整する際に使用する制御電圧を、発振回路２に入力するための制御電圧入力端子ＶＣ、又はクロック信号をメモリ３に入力するためのクロック端子ＣＬＫとして使用される外部接続端子である。データ入出力端子ＤＩＯは、書き込み対象のデータをメモリ３に入力するための外部接続端子である。
【０００９】
チップセレクト端子ＣＳは、メモリ３の動作状態を、データの書き込みを許可する書込み許可状態又はデータの書き込みを禁止する書込み禁止状態に切り換えるためのチップセレクト信号を、メモリ３に入力するための外部接続端子である。出力端子Ｆｏｕｔは、発振回路２から出力される出力信号を外部に出力するための外部接続端子である。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−７７０７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、かかる発振器１を製造する製造工程を実行する際、共用端子ＶＣ／ＣＬＫをクロック端子ＣＬＫとして使用する場合には、クロック信号を供給するための装置を共用端子ＶＣ／ＣＬＫに接続し、共用端子ＶＣ／ＣＬＫを制御電圧入力端子ＶＣとして使用する場合には、制御電圧を供給するための装置を共用端子ＶＣ／ＣＬＫに接続する。
【００１２】
このように、共用端子ＶＣ／ＣＬＫを有する発振器１を製造する際には、必要に応じて、共用端子ＶＣ／ＣＬＫに接続する装置を付け替える必要があることから、発振器１を製造する際に要する時間が増大するという問題があった。
【００１３】
本発明は、端子数の削減によって小型化を図りつつ、製造に要する時間を短縮することができる発振器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一態様による発振器は、圧電素子を有し、所望の発振周波数を有する出力信号を生成し出力する発振部と、前記発振部から出力される前記出力信号をクロック信号として使用することにより、外部から供給されるデータの書き込み動作を実行する記憶部とを備え、前記発振部は、前記記憶部に記憶されているデータに基づいて、前記出力信号の発振周波数を調整した上で、前記出力信号を出力し、電源電圧を入力するための電源電圧入力端子と、前記発振部から出力される前記出力信号の発振周波数を調整する際に使用する制御電圧を、前記発振部に入力するための制御電圧入力端子と、書き込み対象のデータを前記記憶部に入力するためのデータ入出力端子と、前記記憶部の動作状態を、データの書き込みを許可する書込み許可状態又はデータの書き込みを禁止する書込み禁止状態に切り換えるためのチップセレクト信号を、前記記憶部に入力するためのチップセレクト端子と、グランド端子と、前記発振部から出力される前記出力信号を外部に出力するための出力端子とを備える。
【００１６】
また、本発明の一態様による発振器は、前記チップセレクト端子を介して入力される前記チップセレクト信号に基づいて、その接続状態を切り換えることにより、前記発振部から出力される前記出力信号を前記記憶部に送出することを許可又は禁止するスイッチをさらに備える。
【発明の効果】
【００１７】
本発明の発振器によれば、当該発振器の小型化を図りながら、当該発振器の製造に要する時間を短縮することができる。
【００１８】
また、本発明の発振器によれば、発振部から出力される出力信号をクロック信号として使用することにより、クロック端子を別途設ける必要がなく、その分、端子数を削減することができる。
【００１９】
また、本発明の発振器によれば、発振器が電子機器に搭載された後には、出力信号が記憶部に入力されることを禁止することにより、記憶部が誤動作することを防止することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態による発振器の構成を示すブロック図である。
【図２】本発明の他の実施の形態による発振器の構成を示すブロック図である。
【図３】従来の発振器の構成を示すブロック図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について図面を参照して説明する。
【００２２】
図１に、本発明の実施の形態による発振器１０の構成を示す。この発振器１０は、例えば携帯電話機などの電子機器に搭載され、当該電子機器において要求される発振周波数を有する出力信号を生成し出力する。かかる電子機器は、発振器１０から出力される出力信号をクロック信号として使用することにより、内蔵する各種回路の動作を制御する。
【００２３】
発振器１０を形成する発振回路２０は、発振部に対応し、内部に圧電素子を有し、所望の発振周波数を有する出力信号を生成する。この場合、発振回路２０は、生成した出力信号を出力端子Ｆｏｕｔを介して外部に出力すると共に、当該出力信号をクロック信号としてメモリ３０に出力する。
【００２４】
このように、本実施の形態の場合には、発振回路２０から出力される出力信号をクロック信号として使用することにより、クロック端子ＣＬＫを別途設ける必要がなく、その分、端子数を削減することができる。
【００２５】
メモリ３０には、例えば、出力信号の発振周波数を調整する際に必要なデータなど、種々のデータが記憶されている。発振回路２０は、このメモリ３０に記憶されているデータに基づいて、出力信号の発振周波数を調整した上で、当該出力信号を出力する。
【００２６】
ところで、本実施の形態の発振器１０は、外部接続端子として、電源電圧入力端子Ｖｄｄと、制御電圧入力端子ＶＣと、データ入出力端子ＤＩＯと、チップセレクト端子ＣＳと、グランド端子ＧＮＤと、出力端子Ｆｏｕｔとを有する。
【００２７】
なお、電源電圧入力端子Ｖｄｄは、電源電圧を発振器１０内に入力するための外部接続端子である。制御電圧入力端子ＶＣは、発振回路２０から出力される出力信号の発振周波数を調整する際に使用する制御電圧を、発振回路２０に入力するための外部接続端子である。データ入出力端子ＤＩＯは、書き込み対象のデータをメモリ３０に入力するための外部接続端子である。
【００２８】
チップセレクト端子ＣＳは、メモリ３０の動作状態を、データの書き込みを許可する書込み許可状態又はデータの書き込みを禁止する書込み禁止状態に切り換えるためのチップセレクト信号を、メモリ３０に入力するための外部接続端子である。出力端子Ｆｏｕｔは、発振回路２０から出力される出力信号を外部に出力するための外部接続端子である。
【００２９】
ところで、発振器１０を製造する製造工程のうち、周波数調整工程を実行する際には、電源電圧入力端子Ｖｄｄを介して電源電圧を発振器１０内に供給することにより、発振回路２０を動作状態にする。
【００３０】
発振回路２０は、制御電圧入力端子ＶＣを介して入力される制御電圧に基づいて、所望の発振周波数を有する出力信号を生成する。この場合、発振回路２０は、生成した出力信号を出力端子Ｆｏｕｔを介して外部に出力すると共に、当該出力信号をクロック信号としてメモリ３０に出力する。
【００３１】
そして、このクロック信号に同期するようにして、チップセレクト信号をチップセレクト端子ＣＳを介してメモリ３０に供給することにより、メモリ３０の動作状態を、データの書き込みを許可する書込み許可状態にする。
【００３２】
これと共に、このクロック信号に同期するようにして、書き込み対象のデータをデータ入出力端子ＤＩＯを介してメモリ３０に供給することにより、メモリ３０に当該データを書き込み、記憶する。
【００３３】
このようにして、記憶部に対応するメモリ３０は、発振回路２０から出力される出力信号をクロック信号として使用することにより、外部から供給されるデータの書き込み動作を実行する。
【００３４】
発振回路２０は、メモリ３０に記憶されているデータに基づいて、出力信号の発振周波数を調整した上で、当該調整された発振周波数を有する出力信号を出力端子Ｆｏｕｔを介して外部に出力すると共に、当該出力信号をクロック信号としてメモリ３０に出力する。
【００３５】
そして、この発振器１０の出力端子Ｆｏｕｔから出力された出力信号の発振周波数を測定することにより、当該出力信号の発振周波数を、目的とする所望の発振周波数に一致させるように、メモリ３０に対する書き込み対象のデータを決定する。
【００３６】
続いて、発振回路２０からメモリ３０に供給されるクロック信号に同期するようにして、書き込み対象のデータをデータ入出力端子ＤＩＯを介してメモリ３０に供給することにより、メモリ３０に当該データを書き換え、記憶する。
【００３７】
これ以降、発振器１０の出力端子Ｆｏｕｔから出力される出力信号の発振周波数が、目的とする所望の発振周波数に一致するまで、上述の動作を繰り返す。
【００３８】
このように本実施の形態によれば、発振回路２０から出力される出力信号をクロック信号として使用することにより、クロック端子ＣＬＫを別途設ける必要がなく、その分、端子数を削減することができる。
【００３９】
ところで、制御電圧入力端子ＶＣをクロック端子ＣＬＫとしても使用する発振器、すなわち制御電圧入力端子ＶＣ及びクロック端子ＣＬＫを共用する共用端子が設けられた発振器では、共用端子を制御電圧入力端子ＶＣとして使用する場合と、共用端子をクロック端子ＣＬＫとして使用する場合との間で、共用端子に接続する装置を付け替える必要がある。
【００４０】
これに対して、本実施の形態によれば、共用端子を設けていないことから、外部接続端子に接続する接続対象の装置を付け替える必要がなく、その分、発振器１０の製造に要する時間を短縮することができる。
【００４１】
従って、本実施の形態によれば、端子数を削減することにより発振器１０の小型化を図りつつも、発振器１０の製造に要する時間を短縮することができる。
【００４２】
なお、上述の実施の形態は一例であって、本発明を限定するものではない。例えば図２に示す発振器１００のように、発振回路２０とメモリ３０との間にスイッチＳＷを接続し、チップセレクト端子ＣＳを介して入力されるチップセレクト信号に基づいて、その接続状態を切り換えるようにしても良い。
【００４３】
この場合、発振器１００を製造する製造工程を実行する際には、スイッチＳＷをオン状態にし、当該製造工程が終了し、出荷しようとする際に、スイッチＳＷをオフ状態にすれば良い。
【００４４】
このように、スイッチＳＷは、チップセレクト端子を介して入力されるチップセレクト信号に基づいて、その接続状態を切り換えることにより、発振回路２０から出力される出力信号をメモリ３０に送出することを許可又は禁止する。
【００４５】
この場合、発振器１００が例えば携帯電話機などの電子機器に搭載された後には、クロック信号がメモリ３０に入力されることを禁止することにより、メモリ３０が誤動作することを防止することができる。
【符号の説明】
【００４６】
１、１０、１００  発振器
２、２０  発振回路
３、３０  メモリ
Ｖｄｄ  電源電圧入力端子
ＶＣ  制御電圧入力端子
ＤＩＯ  データ入出力端子
ＣＳ  チップセレクト端子
ＧＮＤ  グランド端子
Ｆｏｕｔ  出力端子
ＳＷ  スイッチ
【図１】
0005409143.tif 000002
【図２】
0005409143.tif 000003
【図３】
0005409143.tif 000004