(57)【特許請求の範囲】
【請求項１】
複数の絶縁性基板が積層された多層配線基板であって、
前記複数の絶縁性基板の少なくとも１つを貫通する第１接続部を有し、電源を供給する電源パターンと、
前記複数の絶縁性基板の少なくとも１つを貫通する第２接続部を有し、基準電圧を形成するグラウンドパターンと、
高誘電率材料からなるキャパシタ部と、高抵抗材料からなるレジスタ部と、前記キャパシタ部と前記レジスタ部との間に形成される電極部とを備え、前記電源パターンと前記グラウンドパターンとを電気的に直列に接続するように配置されるキャパシタ−レジスタ回路部と、
を備え、
前記キャパシタ−レジスタ回路部は、前記キャパシタ部、前記電極部、及び前記レジスタ部が順に、複数の絶縁性基板の面方向に積層されており、
前記面方向において、前記第１接続部は前記キャパシタ部または前記レジスタ部の一方と、前記第２接続部は前記キャパシタ部または前記レジスタ部の他方と、各々接してなる構造を有することを特徴とする多層配線基板。
【請求項２】
前記構造は、前記第１接続部、前記キャパシタ部、前記電極部、前記レジスタ部、及び前記第２接続部の順に接続されてなることを特徴とする請求項１に記載の多層配線基板。
【請求項３】
前記構造は、前記第１接続部、前記レジスタ部、前記電極部、前記キャパシタ部、及び前記第２接続部の順に接続されてなることを特徴とする請求項１に記載の多層配線基板。
【請求項４】
前記キャパシタ−レジスタ回路部は、前記複数の絶縁性基板の少なくとも１つの内部に形成され、前記第１接続部と前記第２接続部とを電気的に直列に接続されてなることを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。
【請求項５】
前記第１接続部及び前記第２接続部の少なくとも一方は、ビアホール部を含んで構成されていることを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。
【請求項６】
前記第１接続部及び前記第２接続部の少なくとも一方は、前記複数の絶縁性基板のすべてを貫通する貫通孔の内面に形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。
【請求項７】
前記第１接続部及び前記第２接続部は、一方の周囲を他方が取り囲むように同心円状に配置されており、前記キャパシタ−レジスタ回路部は、円筒状に形成された前記第１接続部と前記第２接続部との間に同心円状に配置されていることを特徴とする請求項１乃至６のいずれか１項に記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多層配線基板、より詳しくは放射ノイズを抑制する機構を備える多層配線基板に関する。
【背景技術】
【０００２】
近年、半導体素子が搭載された電子機器から発生する放射ノイズが、電子機器内の他の半導体素子や無線通信環境、近隣の電子機器などへ悪影響を及ぼす恐れが高くなっている。半導体素子の駆動周波数が向上したために、半導体素子が実装される多層配線基板からの放射ノイズが無視できないものとなっているためである。
【０００３】
多層配線基板から生じる放射ノイズの大きな原因として、基準電圧が形成されるグラウンド層と、半導体素子をはじめとした電気部品に電源電圧を供給する電源層との間の電源電圧変動が考えられている。特に電源層−グラウンド層で構成された系が共振を生じた場合には、極めてレベルの高い電磁波放射が生じる。
【０００４】
このような電源電圧変動に起因した電磁波放射を抑制するため、一般的な多層配線基板では、電源層とグラウンド層とを接続するようなキャパシタ素子を実装することがある。このキャパシタ素子は、「バイパスコンデンサ」とも呼ばれ、電源電圧に生じる瞬間的な電圧変動をグラウンド層にバイパスする。これにより、本来電源層−グラウンド層の系が共振するはずの周波数での共振を防ぎ、結果として放射ノイズを抑制することができる。
【０００５】
しかし、バイパスコンデンサは共振による放射ノイズへの根本的な対策とはなりえない。バイパスコンデンサにより、元々電源層−グラウンド層の系が共振するはずの周波数では共振が起こらなくなる。一方で、系が持つキャパシタンスと、バイパスコンデンサが持つ寄生インダクタンスによって並列共振が生じ、これが新たな放射ノイズの原因となりうる。つまりバイパスコンデンサ単体では、系の共振周波数を、より影響の少ないものに変更することしかできないのが現状である。
【０００６】
電源層−グラウンド層系からの放射ノイズをより効果的に抑制する方法として、バイパスコンデンサを、キャパシタ素子とレジスタ素子とが直列に接続された回路（以下、「キャパシタ−レジスタ回路」と称する。）に置き換える方法が挙げられる。この方法では、電源とグラウンドの間にレジスタ素子を実装することで系の共振のＱ値を下げ、放射ノイズの強度そのものを抑制することができる。キャパシタ素子は半導体素子に電源を供給するほか、電源とグラウンドの間を直流的に絶縁する役割を持つ。
【０００７】
キャパシタ−レジスタ回路を多層配線基板に搭載するための発明は、既に数多く開示されている。例えば特許文献１には、ディスクリート部品のキャパシタ素子とレジスタ素子を表面実装して、多層配線基板にキャパシタ−レジスタ回路を形成する構造が示されている。
特許文献２では、多層配線基板の中にキャパシタ−レジスタ回路を埋設する構造が公開されている。キャパシタ−レジスタ回路はディスクリート部品、もしくは薄膜の高誘電材や高抵抗材を導体パターンで挟み込んで形成した素子（以下、「薄膜部品」と称する。）によって形成される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３０５５１３６号公報
【特許文献２】特開２００６−１２１０８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、上記文献等に記載されたキャパシタ−レジスタ回路を備える多層配線基板においては、依然として改善すべき問題が存在する。
例えば、特許文献１に記載のようにキャパシタ−レジスタ回路を形成する場合、ディスクリート部品の寄生インダクタンスが問題となる。寄生インダクタンスは電源層−グラウンド層系のインピーダンスを高くし、放射ノイズ強度を高めてしまうという問題がある。
【００１０】
一方、特許文献２に記載のように薄膜部品でキャパシタ−レジスタ回路を形成すれば、寄生インダクタンスの影響を最小限に抑えることができる反面、多層配線基板内に薄膜部品の電極となる導体パターンを配置する必要がある。導体パターンの面積は、ディスクリート部品を実装するためのパッド面積を上回ることもある。そのため、バイパスコンデンサからキャパシタ−レジスタ回路への置き換えを進めるにつれて、基板上において信号伝送路等を配置可能な面積が減少し、多層配線基板の設計の自由度が低下するという問題がある。
【００１１】
本発明は、上記事情に鑑みてなされたものであり、寄生インダクタンスの影響を抑え、設計の自由度を保ちつつキャパシタ−レジスタ回路を配置できる多層配線基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、複数の絶縁性基板が積層された多層配線基板であって、前記複数の絶縁性基板の少なくとも１つを貫通する第１接続部を有し、電源を供給する電源パターンと、前記複数の絶縁性基板の少なくとも１つを貫通する第２接続部を有し、基準電圧を形成するグラウンドパターンと、高誘電率材料からなるキャパシタ部と、高抵抗材料からなるレジスタ部と、前記キャパシタ部と前記レジスタ部との間に形成される電極部とを備え、前記電源パターンと前記グラウンドパターンとを電気的に直列に接続するように配置されるキャパシタ−レジスタ回路部とを備え、前記キャパシタ−レジスタ回路部は、前記キャパシタ部、前記電極部、及び前記レジスタ部が順に、複数の絶縁性基板の面方向に積層されており、前記面方向において、前記第１接続部は前記キャパシタ部または前記レジスタ部の一方と、前記第２接続部は前記キャパシタ部または前記レジスタ部の他方と、各々接してなる構造を有することを特徴とする。
前記構造は、前記第１接続部、前記キャパシタ部、前記電極部、前記レジスタ部、及び前記第２接続部の順に接続されてもよい。
前記構造は、前記第１接続部、前記レジスタ部、前記電極部、前記キャパシタ部、及び前記第２接続部の順に接続されてもよい。
【００１３】
前記キャパシタ−レジスタ回路部は、前記複数の絶縁性基板の少なくとも１つの内部に形成され、前記第１接続部と前記第２接続部とを電気的に直列に接続されてもよい。
【００１４】
前記第１接続部及び前記第２接続部の少なくとも一方は、ビアホール部を含んで構成されてもよいし、前記複数の絶縁性基板のすべてを貫通する貫通孔の内面に形成されてもよい。
【００１５】
前記第１接続部及び前記第２接続部は、一方の周囲を他方が取り囲むように同心円状に配置されており、前記キャパシタ−レジスタ回路部は、円筒状に形成された前記第１接続部と前記第２接続部との間に同心円状に配置されてもよい。
【発明の効果】
【００１６】
本発明の多層配線基板によれば、寄生インダクタンスの影響を抑え、設計の自由度を保ちつつキャパシタ−レジスタ回路を配置することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態の多層配線基板の断面図である。
【図２】図１のＡ−Ａ線における断面図である。
【図３】（ａ）から（ｅ）は、いずれも同多層配線基板の製造手順の一例を示す図である。
【図４】（ａ）から（ｃ）は、いずれも同多層配線基板の製造手順の一例を示す図である。
【図５】本発明の第２実施形態の多層配線基板の断面図である。
【図６】（ａ）から（ｆ）は、いずれも同多層配線基板の製造手順の一例を示す図である。
【図７】キャパシタ−レジスタ回路部の設計のためのシミュレーション結果の一例を示す図である。
【図８】キャパシタ−レジスタ回路部の設計のためのシミュレーション結果の一例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の第１実施形態の多層配線基板について、図１から図４を参照して説明する。
図１は本実施形態の多層配線基板１を示す断面図であり、図２は、図１のＡ−Ａ線における断面図である。多層配線基板１は、複数の絶縁性基板１１、１２、１３が厚さ方向に積層されて形成されている。多層配線基板１の上面となる絶縁性基板１１の第１面１１Ａ、多層配線基板１の下面となる絶縁性基板１３の第１面１３Ａ、及び各絶縁性基板１１、１２、１３の間には、導体からなる導体パターンが形成されている。
【００１９】
導体パターンは、多層配線基板１に実装される半導体素子等の電気部品に電源電圧を供給する電源パターン２１と、基準電圧が形成されるグラウンドパターン２２との２種類のパターンからなる。
電源パターン２１は、絶縁性基板１１と１２との間、及び絶縁性基板１２と１３との間に形成され、絶縁性基板１２を貫通する第１接続部２１Ａによって両者が導通されている。
グラウンドパターン２２は、絶縁性基板１１の第１面１１Ａ及び絶縁性基板１３の第１面１３Ａに形成され、すべての絶縁性基板１１、１２、１３を貫通する第２接続部２２Ａによって両者が導通されている。
【００２０】
絶縁性基板１の厚さ方向（絶縁性基板１１、１２、１３の積層方向）に延びる第１接続部２１Ａと第２接続部２２Ａとの間には、キャパシタ−レジスタ回路部（以下、単に「回路部」と称する。）３０が設けられている。回路部３０は、電源パターン２１とグラウンドパターン２２とからなる系の放射ノイズを抑制するものであり、高誘電率材料からなるキャパシタ部３１と、高抵抗材料からなるレジスタ部３２と、キャパシタ部３１とレジスタ部３２との間に形成された電極部３３とを備えている。
図１及び図２に示す構成例においては、回路部３０は、キャパシタ部３１、電極部３３、及びレジスタ部３２が順に、複数の絶縁性基板１１、１２、１３の面方向に積層されており、前記面方向において、第１接続部２１Ａはキャパシタ部３１と、第２接続部２２Ａはレジスタ部３２と、各々接してなる構造を有する。すなわち、図１及び図２における前記構造は、第１接続部２１Ａ、キャパシタ部３１、電極部３３、レジスタ部３２、及び第２接続部２２Ａの順に接続されてなる。
【００２１】
キャパシタ部３１は、第１接続部２１Ａ寄りの位置に形成される。キャパシタ部３１を形成するための高誘電率材料としては、エポキシ樹脂やフェノール樹脂をはじめとする樹脂単体、あるいはそれらの樹脂にチタン酸バリウム、チタン酸ストロンチウムなどの高誘電率フィラーを加えた高誘電率ペースト等を好適に採用することができる。
【００２２】
レジスタ部３２は、第２接続部２２Ａ寄りの位置に形成される。レジスタ部３２を形成するための高抵抗材料としては、クロム、ニッケル、銅、ルテニウム、鉄、ベリリウム、モリブデン、スズ、亜鉛、パラジウム、炭素などの化合物、酸化物、混合物等を好適に採用することができる。
電極部３３は、第１接続部２１Ａ等と同様に、導体で形成されている。
【００２３】
図１及び図２に示すように、回路部３０が設けられた部位においては、中心側から第２接続部２２Ａ、回路部３０、及び第１接続部２１Ａがそれぞれ内部の構成を取り巻くように同心円状に配置されている。そして、回路部３０が第１接続部２１Ａ及び第２接続部２２Ａに接触することにより、電源パターン２１とグラウンドパターン２２とが電気的に直列に接続されている。
回路部３０の各構成も、中心側からレジスタ部３２、電極部３３、及びキャパシタ部３１がそれぞれ同心円状に形成されて配置されており、レジスタ部３２、電極部３３、及びキャパシタ部３１が、多層配線基板１を構成する各絶縁性基板１１、１２、１３の面方向（第１面１１Ａ等の延在方向）に積層されて回路部３０が形成されている。
【００２４】
本実施形態の回路部３０は、図２に示すように、絶縁性基板１２の厚さ方向にわたって形成されているが、絶縁性基板１２を貫通しないように、絶縁性基板１２の厚さ方向の一部に形成されてもよいし、複数の絶縁性基板にわたるように形成されてもよい。また、多層配線基板１の配線の設計自由度を高く保つ観点からは、第１面１１Ａ及び第１面１３Ａのいずれにも露出しないように回路部３０の厚さ方向の寸法及び配置位置が設定されるのが好ましいが、これは本発明の回路部にとって必須ではない。したがって、例えば第１面１１Ａや第１面１３Ａ等において面積に余裕があれば、回路部３０が第１面１１Ａや第１面１３Ａに露出するように形成されても構わない。
【００２５】
回路部３０を構成するキャパシタ部３１、レジスタ部３２等の寸法は、放射ノイズの抑制効果を最適化するために適宜設定される。具体的には、各部の材質や、後述する肉厚等の各寸法が、シミュレーションにより決定される。この設定例については、後述する。
【００２６】
上記のように構成された多層配線基板１の製造手順について、図３および図４を参照して以下に説明するが、この手順は一例であり、多層配線基板の各構成の材質、製造方法、各工程の順番等を何ら限定するものではない。
【００２７】
まず、絶縁性基板１２として両面銅張積層基板を用意する。絶縁性基板１２に対してドリル加工を行い、所定の位置に回路部３０を形成するための貫通孔４１を形成する。
続いてメッキ等により、貫通孔４１の内面上に銅からなる第1接続部２１Ａを形成する。図３（ａ）は、第1接続部２１Ａが形成された時点における絶縁性基板１２を示している。なお、第1接続部２１Ａは、上記の形成方法に代えて、導体からなる円筒状の部材を貫通孔４１にはめ込むことによって形成されてもよい。
【００２８】
続いて、絶縁性基板１２の両面の銅箔層に対してサブトラクティブ法を適用し、図３（ｂ）に示すように、電源パターン２１と、伝送路となる導体パターン（図示せず）を形成する。
さらに、キャパシタ部３１を形成するための高誘電率材料のペーストを貫通孔４１内に充填したのち、加熱硬化させる。こうして、図３（ｃ）に示すように、貫通孔４１内にキャパシタ部３１が形成される。
【００２９】
次に、電極部３３を形成する。ドリル等により、貫通孔４１内のキャパシタ部３１に孔をあけ、第1接続部２１Ａから所定の距離の範囲だけ残して除去してから、基材全面に無電解めっきによって図示しない銅薄膜を形成した。その後、ドライフィルムレジスト（ＤＦＲ）４２を絶縁性基材１２の上面と下面にラミネートし、さらに露光を行って、キャパシタ部３１の孔部分のみＤＦＲ４２を除去して開口を形成する。
さらに、電解銅めっきにより、図３（ｄ）に示すように、貫通孔４１内に露出したキャパシタ部３１の内面に銅からなる電極部３３を形成する。電極部３３の形成後、ＤＦＲ４２および基材表面の無電解銅薄膜を公知の所定の方法で除去する。
【００３０】
その後、貫通孔４１内の空間にレジスタ部３２となる高抵抗材料ペーストを充填し、硬化させると、レジスタ部３２が形成される。こうして、図３（ｅ）に示すように、回路部３０の基本構成が貫通孔４１内に形成された絶縁性基板１２が完成する。
【００３１】
次に、図４（ａ）に示すように、絶縁性基板１２を２枚のプリプレグ４３Ａ、４３Ｂにより上下から挟み、硬化させてそれぞれ絶縁性基板１１及び１３とする。さらに、絶縁性基板１１及び１３の第１面１１Ａ及び１３Ａに銅箔層４４を積層する。
【００３２】
続いて、図４（ｂ）に示すように、ドリル等により第１面１１Ａから第１面１３Ａまで貫通する貫通孔４５を形成し、電極部３３から所定の距離の範囲だけ残してレジスト部３２を除去する。貫通孔４５は、貫通孔４１と中心が一致するように形成するのが好ましい。
次に、貫通孔４５の内面にメッキ等により銅からなる第２接続部２２Ａを形成し、第１面１１Ａ上の銅箔層４４と、第1面１３Ａ上の銅箔層４４とを導通させる。この時点で、第1接続部２１Ａと第２接続部２２Ａとを直列接続する回路部３０が完成する。
【００３３】
その後、サブトラクティブ法により銅箔層４４を加工し、第１面１１Ａ及び第1面１３Ａ上に、グラウンドパターン２２と、グラウンドパターン２２と絶縁された電源パターン及び信号伝送用導体パターン（いずれも不図示）を形成する。
最後に、貫通孔４５内に樹脂９を充填、硬化させてから、第１面１１Ａ及び第1面１３Ａ上に、所望のパターンのソルダーレジスト４６を塗布すると、図４（ｃ）に示すように本実施形態の多層配線基板１が完成する。
以上説明したように、多層配線基板１は、公知の各種材料及び手法を用いて、容易に製造することが可能である。
【００３４】
本実施形態の多層配線基板１によれば、絶縁性基板１２の面方向に積層して形成された回路部３０が、内部に積層された絶縁性基板１２内において、電源パターン２１の第１接続部２１Ａとグラウンドパターン２２の第２接続部２２Ａとを電気的に直列に接続する。すなわち、電源パターン２１とグラウンドパターン２２は、多層配線基板１の厚さ方向において接続されるのではなく、面方向において接続される。
したがって、絶縁性基板１２の面上に大きい面積の導体パターンを形成する必要がないため、回路部３０が絶縁性基板１２の面上に占める面積を著しく減少させることができる。その結果、放射ノイズを好適に抑制しつつ、多層配線基板１全体において信号伝送路等の各構成を配置可能な面積を増加させ、設計の自由度を高く保つことができる。
【００３５】
また、電源パターン２１の第１接続部２１Ａ、回路部３０、及びグラウンドパターン２２の第２接続部２２Ａが同心円状に形成されているので、公知の積層プロセスを利用して容易に回路部３０を形成することができる。
【００３６】
続いて、本発明の第２実施形態について、図５及び図６を参照して説明する。本実施形態の多層配線基板５１では、第１実施形態の多層配線基板１と製造方法が異なっており、それに伴い、第２接続部の形状が変わっている。
なお、以降の説明において、既に説明したものと共通する構成については、同一の符号を付して、重複する説明を省略する。
【００３７】
図５は、多層配線基板５１の断面図である。絶縁性基板１２の面上における回路部６０の形状は、第１実施形態におけるものと概ね同様であるが、図５に示すように、グラウンドパターン２２を接続する第２接続部５２は、各絶縁性基板１１、１２、１３に形成されたビアホール部５２Ａ、５２Ｂ、５２Ｃが多層配線基板５１の厚さ方向に電気的に接続されて形成されている。すなわち、多層配線基板５１は、いわゆるビルドアッププロセスによって製造される。
【００３８】
また、回路部６０においては、キャパシタ部３１とレジスタ部３２との位置関係が、第１実施形態とは逆転しており、レジスタ部３２がキャパシタ部３１の外周側に配置されている。
つまり、図５に示す構成例においては、回路部６０は、キャパシタ部３１、電極部３３、及びレジスタ部３２が順に、複数の絶縁性基板１１、１２、１３の面方向に積層されており、前記面方向において、第１接続部２１Ａはレジスタ部３２と、第２接続部２２Ａはキャパシタ部３１と、各々接してなる構造を有する。すなわち、図５における前記構造は、第１接続部２１Ａ、レジスタ部３２、電極部３３、キャパシタ部３１、及び第２接続部２２Ａの順に接続されてなる。
【００３９】
多層配線基板５１も、多層配線基板１同様、公知の材料及び方法を用いて容易に製造することが可能である。以下にその製造手順の一例を説明する。
【００４０】
まず、多層配線基板５１のコア層を製造する。出発基材として公知の両面銅張絶縁性基板を準備し、表面の銅薄膜をサブトラクティブ法で加工して、図６（ａ）に示すように、グラウンドパターン２２の一方を形成する。
【００４１】
次に、形成されたグラウンドパターン２２上に、ビルドアップ樹脂を積層して絶縁性基板１３を形成した後、ＵＶレーザーを用いて絶縁性基板１３の所定の位置にビアホール部となる貫通孔を形成する。その後、過マンガン酸カリウムによるデスミア処理を施した上で、セミアディティブプロセスに基づき、図６（ｂ）に示すように、電源パターン２１の一方と、第２接続部５２の一部となるビアホール部５２Ａを形成する。
ビアホール部５２Ａは、上述の貫通孔の内部に導電体が充填されたフィルドビア５３Ａと、フィルドビア５３Ａと次工程で形成されるフィルドビア５３Ｂとを電気的に接続する接続パターン５４Ａとを備えている。
【００４２】
さらに、図６（ｃ）に示すように、ビルドアップ樹脂を積層して絶縁性基板１２を形成した後、ビアホール部５２Ａと同心となるように、絶縁性基板１２に回路部６０を形成するための貫通孔５５を形成する。貫通孔５５は、ビアホール部を形成するための貫通孔同様、ＵＶレーザー等で形成されてもよい。
【００４３】
貫通孔５５の形成後、絶縁性基板１２内に回路部６０を形成する。
まず、第１接続部２１Ａを形成する。絶縁性基板１２上にＤＦＲ（不図示）をラミネートした後、露光、現像工程を経て、貫通孔５５の上部のみＤＦＲを除去する。めっきにより貫通孔５５の内面に銅箔を形成し、残りのＤＦＲを所定の方法で剥離する。最後にＹＡＧレーザー等により貫通孔５５の底部の銅箔を除去すると、図６（ｃ）に示すように第1接続部２１Ａが完成する。
【００４４】
次に、第1接続部２１Ａに覆われた貫通孔５５に高抵抗材料のペーストを充填し硬化させてレジスタ部３２を形成する。レジスタ部３２の中心にＵＶレーザーで孔をあけ、絶縁性基板１２の上面全体に銅のスパッタリングを行うと、図６（ｄ）に示すように、電源パターン２１の他方となる銅箔層５６及び電極部３３が形成される。孔の底部の銅箔は、上述のように、ＹＡＧレーザー等により除去する。
【００４５】
さらに、電極部３３に覆われた孔に高誘電率材料のペーストを充填し硬化させてキャパシタ部３１を形成する。キャパシタ部３１形成後、図６（ｄ）に示すように、ビアホール部５２Ｂを形成するための貫通孔を形成し、ビアホール部５２Ａと同様の手順で図６（ｅ）に示すようにフィルドビア５３Ｂ及び接続パターン５４Ｂからなるビアホール部５２Ｂを形成する。並行して、セミアディティブプロセスにより、電源パターン２１の他方を含む各種配線パターンを絶縁性基板１２上に形成する。
【００４６】
続いて、図６（ｆ）に示すように、電源パターン２１上にビルドアップ樹脂を積層して絶縁性基板１１を形成し、ビアホール部５２Ａ等と同様に、フィルドビア５３Ｃ及び接続パターン５４Ｃからなるビアホール部５２Ｃを形成する。こうして複数のビアホール部５２Ａないし５２Ｃを含んで構成された第２接続部５２が完成する。
セミアディティブプロセスでグラウンドパターン２２の他方を含む各種パターンを絶縁性基板１１の第１面１１Ａ上に形成し、最後に絶縁性基板１１の上面を所望のパターンのソルダーレジスト４６で覆うと、回路部６０を備えた多層配線基板５１が完成する。
【００４７】
本実施形態の多層配線基板５１においても、第１実施形態の多層配線基板１同様、放射ノイズを好適に抑制しつつ、絶縁性基板１２上において信号伝送路等の各構成を配置可能な面積を増加させ、設計の自由度を高く保つことができる。
【００４８】
本実施形態では、ビアホール部がフィルドビアを備えている例を説明したが、これに代えて、貫通孔内に空間を残存させる、いわゆるコンフォーマルビアを備えてビアホール部が形成されてもよい。ただしこの場合、第２接続部は、ビアホール部の直上に他のビアホールが形成される、いわゆるビア・オン・ビアの状態になるので、接続パターン等により各ビアホール部の導通を確実にするのが好ましい。なお、フィルドビアを用いて第２接続部を構成する場合は、接続パターンは必ずしも必要ない。
【００４９】
次に、本発明の多層配線基板におけるキャパシタ−レジスタ回路部の設計例について、実施例を用いて説明する。
【００５０】
（実施例１）
実施例１では、第１実施形態の多層配線基板１の形状における回路部３０の設計例を説明する。
実施例１では、第２接続部２２Ａを形成する貫通孔４５の内径を２５０マイクロメートル（μｍ）とし、第２接続部２２Ａの周囲の絶縁性基板１２内に２ナノファラド（ｎＦ）の容量を有する回路部３０を形成することとした。
回路部３０の外径を規定する貫通孔４１の内径は、第１接続部２１Ａの形成前において、４３０μｍに設定した。
【００５１】
キャパシタ部３１を形成する高誘電率材料として、エポキシ樹脂にチタン酸バリウムを主成分とするフィラーを混合したペーストを選択した。上記容量にもとづくシミュレーションにより、円筒状に形成されるキャパシタ部３１の肉厚（多層配線基板１の面方向における寸法）Ｄ１（図２参照）を、２０μｍと算出した。電極部３３の肉厚は、形成方法を考慮し、１５μｍに設定した。
【００５２】
設定寸法のキャパシタ部３１が形成された多層配線基板について、三次元電磁界シミュレータを使って共振を解析した。解析には電源−グラウンド系のＳパラメータを用いた。シミュレーションの条件の詳細は図７に示すとおりである。
図７に実線で示す曲線Ｃ１は、第２接続部２２Ａの周囲にキャパシタ部３１のみを形成した場合の反射のＳパラメータを解析した結果である。解析対象の周波数範囲において、３３０メガヘルツ（ＭＨｚ）、８５０ＭＨｚ、及び１．９ギガヘルツ（ＧＨｚ）付近に強い共振が見られ、製造した際に大きな放射ノイズが生じることが予想された。
【００５３】
予想された放射ノイズを抑制するために必要なレジスタ部３２の抵抗値を、シミュレータを用いて算出した。図７に波線で示す曲線Ｃ２は、シミュレーションを用いた放射ノイズの最適化の結果を示している。本実施例では、電極部３３と第２接続部２２Ａとの間に２オーム（Ω）の抵抗を有するレジスタ部３２を挿入することで、上述した放射ノイズのピークを抑制できることが判明した。
【００５４】
上記抵抗値にもとづいて、レジスタ部３２を設計した。レジスタ部３２を形成可能な範囲は既に決まっているため、ここでは高抵抗材料の選定とその厚さの算出を行った。高抵抗材料にはカーボンブラックを含むエポキシ樹脂のペーストを用いることとしたところ、必要な肉厚は４５μｍと算出された。
【００５５】
以上のように設計された回路部３０を備えた多層配線基板１を上述の手順で形成し、放射ノイズを測定したところ、シミュレーション結果とほぼ同様に、放射ノイズのピークが抑制されていた。また、形成された回路部３０は、絶縁性基板１２の面上に形成される一般的な回路部に比べて、面上における占有面積が約４０％まで減少され、多層配線基板１の設計の自由度が著しく向上された。
【００５６】
（実施例２）
実施例２では、第２実施形態の多層配線基板５１の形状における回路部６０の設計例を説明する。
実施例２では、第２接続部５２を形成するためのビアホール部５２Ａ、５２Ｂ，５２Ｃを形成するための貫通孔の最大径を６０μｍとし、第２接続部２２Ａの周囲の絶縁性基板１２内に２００ピコファラド（ｐＦ）の容量を有する回路部６０を形成することとした。
回路部６０の外径を規定する貫通孔５５の内径は、第１接続部２１Ａの形成前において、９５μｍに設定した。
【００５７】
キャパシタ部３１を形成する高誘電率材料は、実施例１と同様のものを選択した。上記容量にもとづくシミュレーションにより、円筒状に形成されるキャパシタ部３１の肉厚を、５μｍと算出した。電極部３３の肉厚は、形成方法を考慮し、１μｍに設定した。
【００５８】
設定寸法のキャパシタ部３１が形成された多層配線基板について、実施例１と同様に三次元電磁界シミュレータを使って共振を解析した。シミュレーションの条件の詳細は図８に示すとおりである。
図８に実線で示す曲線Ｃ３は、第２接続部２２Ａの周囲にキャパシタ部３１のみを形成した場合の反射のＳパラメータを解析した結果である。解析対象の周波数範囲において、２．７ＧＨｚ付近に強い共振が見られ、製造した際に大きな放射ノイズが生じることが予想された。
【００５９】
図８に波線で示す曲線Ｃ４は、シミュレーションを用いた放射ノイズの最適化の結果を示している。本実施例では、電極部３３と第１接続部２１Ａとの間に０．８５Ωの抵抗を有するレジスタ部３２を挿入することで、上述した放射ノイズのピークを抑制できることが判明した。
【００６０】
上記抵抗値にもとづいて、レジスタ部３２を設計した。レジスタ部３２を形成可能な範囲は既に決まっているため、実施例１と同様に高抵抗材料の選定とその厚さの算出を行った。高抵抗材料として実施例１と同様のものを用いることにしたところ、必要な肉厚は最大１５μｍと算出された。
【００６１】
以上のように設計された回路部６０を備えた多層配線基板５１を上述の手順で形成し、放射ノイズを測定したところ、シミュレーション結果とほぼ同様に、放射ノイズのピークが抑制されていた。また、形成された回路部６０は、絶縁性基板１２の面上に形成される一般的な回路部に比べて、面上における占有面積が約３０％まで減少され、多層配線基板１の設計の自由度が著しく向上された。
【００６２】
以上説明したように、回路部の設計は、公知の三次元電磁界シミュレータを使った共振解析により容易に行うことができ、容易に本発明の多層配線基板を製造できることが示された。
【００６３】
以上、本発明の各実施形態について説明してきたが、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００６４】
例えば、上述した各実施形態においては、３つの絶縁性基板を備える多層配線基板の例を説明したが、絶縁性基板の数は、特に限定されず、自由に設定することができる。このとき、回路部は、複数の絶縁性基板にわたって形成されてもよい。また、電極パターンとグラウンドパターンの位置関係が逆転されても構わない。
【００６５】
また、上述した各実施形態においては、回路部が電極パターンの第１接続部とグラウンドパターンの第２接続部との間に同心円状に形成される例を説明したが、両者を直列に接続していれば、必ずしも同心円状に形成されなくてもよい。例えば、両者の周方向の一部のみを接続するように円弧状に形成されてもよいし、円筒状の第１接続部及び第２接続部が隣接して形成され、その間に回路部が形成されてもよい。
【符号の説明】
【００６６】
１、５１  多層配線基板
１１、１２、１３  絶縁性基板
２１  電源パターン
２１Ａ  第１接続部
２２、５２  グラウンドパターン
２２Ａ、５２  第２接続部
３０、６０  キャパシタ−レジスタ回路部
３１  キャパシタ部
３２  レジスタ部
３３  電極部
４５  貫通孔
５２Ａ、５２Ｂ、５２Ｃ  ビアホール部
【図１】
0005402477.tif 000002
【図２】
0005402477.tif 000003
【図３】
0005402477.tif 000004
【図４】
0005402477.tif 000005
【図５】
0005402477.tif 000006
【図６】
0005402477.tif 000007
【図７】
0005402477.tif 000008
【図８】
0005402477.tif 000009