(57)【特許請求の範囲】
【請求項１】
シリコン系薄膜の原料ガスを導入するためのガス導入口を有するチャンバと、該チャンバ内に設けられ被成膜部を支持可能な複数の支持電極と、前記複数の支持電極の各々と隙間をもって対向するように設けられた複数の対向電極と、互いに対をなす支持電極と対向電極との間に直流パルス電圧を印加する直流パルス電圧印加回路と、を備えたシリコン系薄膜量産装置を用いて、前記被成膜部にシリコン系薄膜を生成するシリコン系薄膜量産方法であって、
（ａ）前記複数の支持電極の各々に前記被成膜部を支持するにあたり、該被成膜部の表面とそれに対向する対向電極との間に隙間ができるようにする工程と、
（ｂ）前記チャンバの内圧を１ｋＰａ以下に調整し、該チャンバに前記原料ガスを導入しながら互いに対をなす対向電極と支持電極との間に前記直流パルス電圧印加回路により直流パルス電圧を印加してプラズマを発生させることにより、前記被成膜部に前記シリコン系薄膜を生成する工程と、
を含むシリコン系薄膜量産方法。
【請求項２】
前記工程（ａ）では、各被成膜部は、前記複数の対向電極の隙間を縫うようにジグザグに配置された長尺シート上に形成されたものを用いる、
請求項１に記載のシリコン系薄膜量産方法。
【請求項３】
前記シリコン系薄膜量産装置として、互いに対をなす支持電極と対向電極の組ごとに前記直流パルス印加回路を設けたものを使用する、
請求項１又は２に記載のシリコン系薄膜量産方法。
【請求項４】
前記直流パルス電圧印加回路として、直流電源の両端にインダクタ、第１半導体スイッチ及び第２半導体スイッチが直列接続され、前記インダクタは、一端が前記第１半導体スイッチのアノード端子に接続されると共に他端がダイオードを介して前記第１半導体スイッチのゲート端子に接続され、前記ダイオードは、アノード端子が前記第１半導体スイッチのゲート端子に接続されており、前記第２半導体スイッチがターンオンされると前記第１半導体スイッチの導通に伴って前記インダクタに誘導エネルギが蓄積され、前記第２半導体スイッチがターンオフされると前記第１半導体スイッチのターンオフに伴って前記インダクタでパルス電圧が発生し該インダクタと磁気的に結合された前記コイル素子に前記パルス電圧を昇圧して供給する回路を使用する、
請求項１〜３のいずれか１項に記載のシリコン系薄膜量産方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン系薄膜量産装置及びその方法に関する。
【背景技術】
【０００２】
シリコン系薄膜は、シリコン資源の制約などから、将来的に有望な太陽光発電用セルとして利用されることが期待されている。従来から利用されているアモルファスシリコン薄膜では、８％程度の変換効率の太陽光発電セルとして実用化がされている。最近では、アモルファスシリコン薄膜と微結晶薄膜シリコンを積層構造にしたタンデム型セルの開発により、広い波長域の太陽光を利用することで１５％程度の変換効率の太陽光発電が可能となりつつある。このような薄膜構造を作成する方法としてはプラズマＣＶＤ装置によるシラン系ガスを分解成膜することが一般に行われている。アモルファスシリコン薄膜では数１００ｎｍ程度、微結晶シリコン薄膜では数１０００ｎｍ程度の膜厚を必要とするため、成膜速度とその膜厚均一性を両立させるためにプラズマＣＶＤ装置に関してさまざまな提案がなされている。
【０００３】
たとえば、１ｋＰａ以下の減圧プラズマＣＶＤにおいて、高速成膜かつ大面積基板での膜厚分布を改善するため、高周波を断続的に印加して放電させる方式（パルス放電）が近年取り入れられてきた。特許文献１には、こうした高周波パルス放電の例として、チャンバ内にカソード電極とアノード電極の組を２組設け、グランド電位の各カソード電極に被成膜用の基材を設置し、シランと水素との混合ガスをチャンバに導入し、各アノード電極に高周波パルスをオン期間が重ならないように印加することにより、基材上にシリコン系薄膜を成膜している。このときの放電条件は、高周波周波数が２７．１２ＭＨｚ、変調パルスのオン期間が１０μｓｅｃ、デューティ比が２０％、オン期間のずれが２５μｓｅｃである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３４２０９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、高周波を断続的に印加して放電させる方式では、高周波パルスのオン期間においては、定常状態で周波数に依存した高周波プラズマ密度分布が生じ、これに伴い面内膜厚分布が生じるという問題が発生する。また、基材の周囲にはシースと呼ばれる電子密度の低い領域が生じるが、定常状態ではこのシースの厚み（幅）が大きくなり、それに応じて対向電極と基材との間隔を大きくする必要があるため、装置の小型化が困難となる。更に、プラズマが基材と対向電極との間から横方向へ拡散するおそれもあり、この点でも装置の小型化が困難となる。
【０００６】
本発明は、このような課題に鑑みなされたものであり、面内膜厚分布が生じにくく装置の小型化が可能なシリコン系薄膜量産装置及びその方法を提供することを主目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上述の目的の少なくとも一つを達成するために以下の手段を採った。
【０００８】
本発明のシリコン系薄膜量産装置は、
複数の被成膜部にシリコン系薄膜を生成するシリコン系薄膜量産装置であって、
シリコン系薄膜の原料ガスを導入するためのガス導入口を有するチャンバと、
該チャンバ内に設けられ前記被成膜部を支持可能な複数の支持電極と、
前記複数の支持電極の各々と隙間をもって対向するように設けられた複数の対向電極と
、
互いに対をなす支持電極と対向電極との間に直流パルス電圧を印加する直流パルス電圧印加回路と、
を備えたものである。
【０００９】
このシリコン系薄膜量産装置では、まず、被成膜部の表面と対向電極との間に隙間ができるように被成膜部を支持電極に支持する。続いて、チャンバの内圧を１ｋＰａ以下に調整し、該チャンバに原料ガスを導入しながら互いに対をなす対向電極と支持電極との間に直流パルス電圧印加回路により直流パルス電圧を印加してプラズマを発生させることにより、前記被成膜部に前記シリコン系薄膜を生成する。このように直流パルス電圧を印加して放電させる方式であるため、高周波を断続的に印加して放電させる方式のようにプラズマ密度分布が生じることがなく、面内膜厚分布が生じにくい。また、直流パルス電圧は急峻に立ち上がることからオン期間を短くすることができ、その結果、シースは定常状態に至る前の過渡状態で止まり厚みが薄くなるため、対向電極と被成膜部との間隔を狭くすることができ、装置の小型化が可能となる。更に、直流パルス電圧を利用することで、プラズマが被成膜部と対向電極との間から横方向へ拡散するおそれも少なくなり、この点でも装置の小型化が可能となる。
【００１０】
なお、プラズマ発生時のチャンバの内圧は１ｋＰａ以下が好ましく、１０〜１００Ｐａがより好ましい。１ｋＰａを超えると異常放電が起きやすくなるため好ましくない。
【００１１】
本発明のシリコン系薄膜量産装置において、前記被成膜部は、前記複数の対向電極の隙間を縫うようにジグザグに配置された長尺シート上に形成されていてもよい。こうすれば、シリコン系薄膜を量産しやすくなる。
【００１２】
本発明のシリコン系薄膜量産装置において、前記直流パルス電圧印加回路は、互いに対をなす支持電極と対向電極の組ごとに設けられていてもよい。こうすれば、一つの直流パルス電圧印加回路ですべての対向電極に直流パルス電圧を印加する場合に比べて、プラズマが一様に発生しやすい。また、各被成膜部に均一なシリコン系薄膜が成膜されるように、直流パルス印加回路を個別に制御することも可能となる。
【００１３】
本発明のシリコン系薄膜量産装置において、前記直流パルス電圧印加回路は、直流電源の両端にインダクタ、第１半導体スイッチ及び第２半導体スイッチが直列接続され、前記インダクタは、一端が前記第１半導体スイッチのアノード端子に接続されると共に他端がダイオードを介して前記第１半導体スイッチのゲート端子に接続され、前記ダイオードは、アノード端子が前記第１半導体スイッチのゲート端子に接続されており、前記第２半導体スイッチがターンオンされると前記第１半導体スイッチの導通に伴って前記インダクタに誘導エネルギが蓄積され、前記第２半導体スイッチがターンオフされると前記第１半導体スイッチのターンオフに伴って前記インダクタでパルス電圧が発生し該インダクタと磁気的に結合された前記コイル素子に前記パルス電圧を昇圧して供給する回路としてもよい。こうすれば、急峻に立ち上がる直流パルス電圧を印加することが可能となる。
【００１４】
本発明のシリコン系薄膜量産方法は、
シリコン系薄膜の原料ガスを導入するためのガス導入口を有するチャンバと、該チャンバ内に設けられ前記被成膜部を支持可能な複数の支持電極と、前記複数の支持電極の各々と隙間をもって対向するように設けられた複数の対向電極と、互いに対をなす支持電極と対向電極との間に直流パルス電圧を印加する直流パルス電圧印加回路と、を備えたシリコン系薄膜量産装置を用いて、前記被成膜部にシリコン系薄膜を生成するシリコン系薄膜量産方法であって、
（ａ）前記被成膜部の表面と前記対向電極との間に隙間ができるように前記被成膜部を前記支持電極に支持する工程と、
（ｂ）前記チャンバの内圧を１ｋＰａ以下に調整し、該チャンバに前記原料ガスを導入しながら互いに対をなす対向電極と支持電極との間に前記直流パルス電圧印加回路により直流パルス電圧を印加してプラズマを発生させることにより、前記被成膜部に前記シリコン系薄膜を生成する工程と、
を含むものである。
【００１５】
このシリコン系薄膜量産方法は、直流パルス電圧を印加して放電させる方式を採用しているため、高周波を断続的に印加して放電させる方式のようにプラズマ密度分布が生じることがなく、面内膜厚分布が生じにくい。また、直流パルス電圧は急峻に立ち上がることからオン期間を短くすることができ、その結果、シースは定常状態に至る前の過渡状態で止まり厚みが薄くなるため、対向電極と被成膜部との間隔を狭くすることができ、装置の小型化が可能となる。更に、直流パルス電圧を利用することで、プラズマが被成膜部と対向電極との間から横方向へ拡散するおそれも少なくなり、この点でも装置の小型化が可能となる。
【００１６】
本発明のシリコン系薄膜量産方法において、前記工程（ａ）では、各被成膜部は、前記複数の対向電極の隙間を縫うようにジグザグに配置された長尺シート上に形成されたものを用いてもよい。こうすれば、シリコン系薄膜を量産しやすくなる。この長尺シートは、可撓性を有していることが好ましい。
【００１７】
本発明のシリコン系薄膜量産方法において、前記シリコン系薄膜量産装置として、互いに対をなす支持電極と対向電極の組ごとに前記直流パルス印加回路を設けたものとしてもよい。こうすれば、一つの直流パルス電圧印加回路ですべての対向電極に直流パルス電圧を印加する場合に比べて、プラズマが一様に発生しやすい。また、各被成膜部に均一なシリコン系薄膜が成膜されるように、直流パルス印加回路を個別に制御することも可能となる。
【００１８】
本発明のシリコン系薄膜量産方法において、前記直流パルス電圧印加回路として、直流電源の両端にインダクタ、第１半導体スイッチ及び第２半導体スイッチが直列接続され、前記インダクタは、一端が前記第１半導体スイッチのアノード端子に接続されると共に他端がダイオードを介して前記第１半導体スイッチのゲート端子に接続され、前記ダイオードは、アノード端子が前記第１半導体スイッチのゲート端子に接続されており、前記第２半導体スイッチがターンオンされると前記第１半導体スイッチの導通に伴って前記インダクタに誘導エネルギが蓄積され、前記第２半導体スイッチがターンオフされると前記第１半導体スイッチのターンオフに伴って前記インダクタでパルス電圧が発生し該インダクタと磁気的に結合された前記コイル素子に前記パルス電圧を昇圧して供給する回路を使用してもよい。こうすれば、急峻に立ち上がる直流パルス電圧を印加することが可能となる。
【００１９】
本発明のシリコン系薄膜量産装置は、被成膜部を温度制御する温度制御機構を備えていてもよく、この温度制御機構は支持電極に組み込まれていてもよい。温度制御機構は、例えばヒータであってもよいし、ヒータと冷却液循環経路であってもよい。また、被成膜部はシート基材上に形成されていてもよい。シート基材は、ガラス基材としてもよいし可撓性基材としてもよい。また、シート基材は、移動機構により、チャンバの外側からチャンバ内に導入しチャンバ内を通過したあとチャンバの外側に導出するようにしてもよい。
【００２０】
本発明のシリコン系薄膜量産装置及びその方法では、直流パルス電圧のパルス半値幅（最大パルス電圧値の半分の電圧における時間幅）は３０００ｎｓｅｃ以下が好ましく、１００〜１０００ｎｓｅｃがより好ましい。また、直流パルス電圧に関し、立ち上がり時間はパルス半値幅の１／３以下であることが好ましく、最大電圧値は絶対値で２ｋＶ以上の負の電圧であることが好ましく、デューティ比が０．０１％〜１０％であることが好ましく、電力密度が１０〜２００ｍＷ／ｃｍ2であることが好ましい。また、プラズマ発生時のチャンバ内の圧力は１０〜１００Ｐａが好ましい。
【図面の簡単な説明】
【００２１】
【図１】シリコン系薄膜量産装置１０の概略構成を示す説明図である。
【図２】直流パルス電圧印加回路２２の説明図である。
【図３】各部の電流及び電圧の動作波形の説明図である。
【図４】シリコン系薄膜量産装置１１０の概略構成を示す説明図である。
【発明を実施するための形態】
【００２２】
次に、本発明の実施の形態を図面に基づいて説明する。図１はシリコン系薄膜量産装置１０の概略構成を示す説明図、図２は直流パルス電圧印加回路の説明図である。
【００２３】
シリコン系薄膜量産装置１０は、ソーダフロートガラス製のシート基材６０上に蒸着されたＩＴＯからなる透明電極６２（本発明の被成膜部）にシリコン系薄膜を生成する装置である。なお、シート基材６０は、例えば縦１．４ｍ×横１．１ｍ×厚さ４ｍｍの大きさとすることができる。また、透明電極６２は、ＩＴＯの代わりに、例えばＳｎＯ2やＺｎＯなどを用いることができる。
【００２４】
このシリコン系薄膜量産装置１０は、アースに接続されたステンレス製のチャンバ１２と、チャンバ１２内に設けられた複数の支持電極１８と、複数の支持電極１８の各々と隙間をもって対向するように設けられた複数の対向電極１６と、互いに対をなす支持電極１８と対向電極１６との間に直流パルス電圧を印加する直流パルス電圧印加回路２２とを備えている。
【００２５】
チャンバ１２は、ステンレス製の板材によって箱型に形成されている。このチャンバ１２の内部は圧力調整可能な閉空間となっている。また、チャンバ１２は、チャンバ１２の内圧を負圧に調整するためのガス排出口１３と、内部に各種のガスを導入可能なガス導入管１４とを有している。ガス排出口１３には、図示しないが油回転ポンプ及び油拡散ポンプ又はターボ分子ポンプが接続されており、両ポンプを用いることでチャンバ１２の内圧を１Ｐａ程度に真空引きすることが可能である。また、ガス導入管１４には、対向電極１６と支持電極１８との間にシリコン系薄膜の原料ガスが噴出するようにガス噴出口１４ａが設けられている。ここで、シリコン系薄膜としては、例えばアモルファスシリコン薄膜や微結晶シリコン薄膜などが挙げられる。アモルファスシリコン薄膜や微結晶シリコン薄膜の原料ガスとしては、ＳｉＨ4、Ｓｉ2Ｈ6又はこれらのシラン系ガスにＣＨ4，Ｃ2Ｈ2，ＰＨ3，Ｂ2Ｈ6，ＧｅＨ4のいずれかを添加したものを用いてもよい。これらの原料ガスは、水素、ヘリウム、アルゴン、キセノンなどで希釈して用いてもよい。なお、原料ガスに応じてｐ型、ｎ型、ｉ型のアモルファスシリコン薄膜や微結晶シリコン薄膜が生成されることは周知である。例えば、シラン系ガスにＢ2Ｈ6を添加するとｐ型、ＰＨ3を添加するとｎ型となる。
【００２６】
支持電極１８は、ステンレス製のブロックであり、対向電極１６同士の間に配置されている。この支持電極１８は、透明電極６２が対向電極１６と所定間隔をもって平行に対向するように、シート基材６０を介して透明電極６２を支持している。また、支持電極１８は、内部にヒータ２０と図示しない冷却液循環経路とが内蔵されている。このヒータ２０による加熱と冷却液循環経路による冷却とが温度制御機構であり、図示しないコントローラで温度制御機構を制御することにより、透明電極６２の温度が所望の温度（例えば２００℃）となるように調節する。各支持電極１８は、アースに接続されており、電位はグランドレベルとなっている。
【００２７】
対向電極１６は、ステンレス製の板材である。この対向電極１６は、表面に透明電極６２が形成されたシート基材６０が支持電極１８に支持されたときに、透明電極６２の表面から所定距離だけ離間するように配置されている。この所定距離は、シリコン系薄膜の成膜時に発生するシースの厚みを超えるように設定されている。
【００２８】
直流パルス電圧印加回路２２は、各対向電極１６ごとに設けられ、各対向電極１６に負の直流パルス電圧を印加可能となっている。この直流パルス電圧印加回路２２は、図２に示すように、直流電源２４と高周波インピーダンスを低くするコンデンサ２６とを有する直流電源部２８の両端にインダクタ３０、第１半導体スイッチ３２及び第２半導体スイッチ３４が直列接続された一次巻線側回路４４と、一端が対向電極１６に電気的に接続され他端がアースに接続されたコイル素子４８を備えた二次巻線側回路５０とで構成されている。一次巻線側回路４４では、インダクタ３０は、一端が第１半導体スイッチ３２のアノード端子３２Ａに接続され、他端がダイオード４２を介して第１半導体スイッチ３２の制御端子であるゲート端子３２Ｇに接続されている。ダイオード４２は、アノード側が第１半導体スイッチ３２のゲート端子３２Ｇに接続されている。第１半導体スイッチ３２は、電流制御形デバイスや自己消弧形デバイス、転流消弧形デバイスを用いることができるが、ここではターンオフ時の電圧上昇率（ｄｖ／ｄｔ）に対する耐量が極めて大きく且つ電圧定格の高いＳＩサイリスタを用いている。第２半導体スイッチ３４は、自己消弧形デバイスや転流消弧形デバイスを用いることができるが、ここでは、アバランシェ形ダイオード３６が逆並列で内蔵されたパワーＭＯＳＦＥＴ３８を使用し、このパワーＭＯＳＦＥＴ３８と、パワーＭＯＳＦＥＴ３８のゲート端子３８Ｇとソース端子３８Ｓに接続されソース端子３８Ｓ−ドレイン端子３８Ｄ間の電流の流れをオンオフ制御するゲート駆動回路４０とから構成されている。ここで、一次巻線側回路４４のインダクタ３０は一次巻線を構成し、二次巻線側回路５０のコイル素子４８は二次巻線を構成し、両者がトランスとして機能する。そして、一次巻線の巻数をＮ１、二次巻線の巻数をＮ２、第１半導体スイッチ３２のアノード−ゲート間電圧をＶAGとすれば、ＶAG×Ｎ２／Ｎ１の電圧をコイル素子４８の両端に印加することができる。
【００２９】
次に、シリコン系薄膜量産装置１０の一次巻線側回路４４でパルス電圧が発生するメカニズムを説明する。ゲート駆動回路４０からパワーＭＯＳＦＥＴ３８のゲート−ソース間に制御信号Ｖｃが供給されると、パワーＭＯＳＦＥＴ３８がオフからオンになる。このとき、ダイオード４２の逆極性の極めて大きなインピーダンスにより、第１半導体スイッチ３２は、ゲート端子３２Ｇ及びカソード端子３２Ｋ間に正に印加される電界効果によりターンオンしてアノード端子３２Ａ−カソード端子３２Ｋ間が通流する（Ａ−Ｋ間電流）。このようにして、第１及び第２半導体スイッチ３２，３４が導通すると、インダクタ３０に直流電源２４の電圧Ｅと略同等の電圧が印加され、所望のエネルギが蓄積される。そして、所望のエネルギが得られた後、ゲート駆動回路４０からの制御信号の供給を停止し、パワーＭＯＳＦＥＴ３８をターンオフさせる。すると、パワーＭＯＳＦＥＴ３８がターンオフするのに伴ってインダクタ３０でパルス電圧が発生する。具体的には、第２半導体スイッチ３４がターンオフすると、インダクタ３０の電流ＩＬは、第１半導体スイッチ３２のアノード端子３２Ａ→ゲート端子３２Ｇ→ダイオード４２のアノード→ダイオード４２のカソードの経路に転流するため、アノード端子３２Ａ−ゲート端子３２Ｇ間が通流する（Ａ−Ｇ間電流）。そして、インダクタ３０に蓄積したエネルギによる電流が引き続きアノード端子３２Ａからゲート端子３２Ｇに流れ、第１半導体スイッチ３２がオフ状態に移行するので、第１半導体スイッチ３２のアノード−ゲート間電圧ＶAGとインダクタ端子間電圧ＶＬが急上昇する。そして、電流ＩＬがゼロになると、電圧ＶAGとインダクタ端子間電圧ＶＬが最大となる。その後、第１半導体スイッチ３２が非通流になると、各電圧ＶAG，ＶＬは急下降する。このときの様子を図３に示す。図３において、電流ＩＬはインダクタ３０を流れる電流であり、電圧ＶAGは第１半導体スイッチ３２のアノード−ゲート間電圧であり、電圧ＶＬはインダクタ３０の端子間電圧である。なお、パルス電圧の詳しいメカニズムについては例えば特許第３８１１６８１号に記載されている。
【００３０】
次に、こうしたシリコン系薄膜量産装置１０を用いてシート基材６０上に形成された透明電極６２にシリコン系薄膜を生成する場合について説明する。まず、図１に示すように、支持電極１８に透明電極６２が形成されたシート基材６０を支持する。このとき、透明電極６２の表面と対向電極１６との間は所定間隔だけ離れている。また、基材温度を１００〜３００℃に設定する。続いて、ガス導入管１４から原料ガスをチャンバ１２内に導入しつつガス排出口１３から一定の割合で排気してチャンバ１２内の圧力を１ｋＰａ以下（例えば１０〜１００Ｐａ）に調節する。次いで、直流パルス電圧印加回路２２を制御して、各対向電極１６に負電位でパルス半値幅が所定時間（３００〜１０００ｎｓｅｃの範囲内で定めた時間）になるように直流パルス電圧を印加し、シリコン系薄膜を成膜する。このとき、直流パルス電圧のピーク電圧が絶対値で２ｋＶ以上、デューティ比が０．０１〜１０％、立ち上がり時間がパルス半値幅の１／３以下、電力密度が１０〜２００ｍＷ／ｃｍ2となるように設定する。なお、各対向電極１６に一斉に直流パルス電圧を印加してもよいし、順次直流パルス電圧を印加してもよい。
【００３１】
例えば、透明電極６２にアモルファスシリコン薄膜（膜厚コンマ数μｍ）と微結晶シリコン薄膜（膜厚数μｍ）とを積層する場合、チャンバ１２の内圧を１００Ｐａとする。そして、アモルファスシリコン薄膜成膜時には、シラン：水素＝１５：１００（体積比）の原料ガスをガス導入管１４から導入し、基材温度を１５０℃、直流パルス電圧のパルス半値幅を２００ｎｓｅｃ、立ち上がり時間５０ｎｓｅｃ、ピーク電圧５ｋＶ、デューティ比を０．１％、電力密度を２５ｍＷ／ｃｍ2とする。続く微結晶シリコン薄膜成膜時には、シラン：水素＝５：１００（体積比）の原料ガスをガス導入管１４から導入し、基材温度を２００℃、デューティ比を１％、電力密度を１００ｍＷ／ｃｍ2とした以外は、アモルファスシリコン薄膜成膜時と同条件とする。こうすることにより、アモルファスシリコン薄膜及び微結晶シリコン薄膜の成膜速度が数１０〜数１００ｎｍ／ｍｉｎとなる。このようにして得られるアモルファスシリコン薄膜と微結晶シリコン薄膜との積層構造を用いて作製されるタンデム型の太陽電池は、従来法により得られるものと同等の変換効率が得られる。
【００３２】
以上詳述した本実施形態のシリコン系薄膜量産装置１０によれば、直流パルス電圧を印加して放電させる方式であるため、高周波を断続的に印加して放電させる方式のように高周波プラズマ密度分布が生じることがなく、面内膜厚分布が生じにくい。また、直流パルス電圧は急峻に立ち上がることからオン期間を短くすることができ、その結果、シースは定常状態に至る前の過渡状態で止まり厚みが薄くなるため、対向電極１６と透明電極６２との間隔を狭くすることができ、装置の小型化が可能となる。更に、直流パルス電圧を利用することで、プラズマが対向電極１６と透明電極６２との間から横方向へ拡散するおそれも少なくなり、この点でも装置の小型化が可能となる。更にまた、プラズマ発生時にチャンバ１２の内圧を１ｋＰａ以下に設定したため、異常放電が起きにくい。そしてまた、直流パルス電圧印加回路２２を各対向電極１６ごとに設けたため、一つの直流パルス電圧印加回路ですべての対向電極に直流パルス電圧を印加する場合に比べて、プラズマが一様に発生しやすい。また、各被成膜部に均一なシリコン系薄膜が成膜されるように、複数の直流パルス印加回路２２を個別に制御することも可能となる。
【００３３】
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
【００３４】
例えば、上述した実施形態では、ソーダフロートガラス製のシート基材６０上に蒸着されたＩＴＯからなる透明電極６２にシリコン系薄膜を生成する場合について説明したが、可撓性のシート基材上に形成された金属電極にシリコン系薄膜を生成してもよい。図４は、可撓性のポリイミド系樹脂のシート基材１６０上にスパッタ成膜された銀電極１６２（本発明の被成膜部）にシリコン系薄膜を生成する場合のシリコン系薄膜量産装置１１０の概略説明図である。シート基材１６０の大きさは、幅１０００ｍｍ、厚さ１００μｍ程度のものを用いる。なお、シリコン系薄膜量産装置１１０のうち、シリコン系薄膜量産装置１０と同じ構成要素については同じ符号を付し、その説明を省略する。シリコン系薄膜量産装置１１０では、支持電極１８の上部と対向電極１６の下部に搬送ローラ１１２が配置されている。また、チャンバ１２の左側にアンワインダ室、右側にワインダ室が設けられている。アンワインダ室には、シリコン系薄膜が成膜される前のシート基材１６０が巻かれたアンワインダロール１１４が配置され、ワインダ室には、シリコン系薄膜が成膜された後のシート基材１６０が巻かれたワインダロール１１６が配置されている。シート基材１６０は、アンワインダロール１１４からチャンバ１２内に導入され、支持電極１８の上部の搬送ローラ１１２と対向電極１６の下部の搬送ローラ１１２とに順次掛け渡されることによりジグザグ状に配置され、ワインダロール１１６に至っている。このとき、シート基材１６０上に形成された各銀電極１６２と各対向電極１６とが互いに向き合うように配置される。この状態で、ガス導入管１４のガス噴出口１４ａから原料ガスをチャンバ１２内に導入し、直流パルス電圧印加回路２２を制御して直流パルス電圧を各対向電極１６に印加し、プラズマを発生させることにより、シート基材１６０の各銀電極１６２上にシリコン系薄膜を生成させる。シリコン系薄膜の生成後、搬送ローラ１１２を図中矢印方向に回転させることにより、ワインダロール１１６にシート基材１６０を巻き取る。なお、プラズマ発生条件は上述した実施形態と同様である。こうすれば、シート基材１６０をジグザグ状に配置するため、直線上に配置する場合に比べてチャンバ１２内により多くの銀電極１６２を配置することができ、シリコン系薄膜を量産しやすくなる。
【００３５】
上述した実施形態において、一枚の対向電極１６を上下方向に複数に分割して分割後の電極の各々に直流パルス電圧印加回路２２を設けてもよい。こうすれば、プラズマが一層一様に発生しやすくなる。
【００３６】
上述した実施形態では、直流パルス電圧印加回路２２を一次巻線側回路４４と二次巻線側回路５０とで構成したが、インダクタ３０の代わりにコイル素子４８を電気的に接続してもよい。この場合、コイル素子４８に発生したパルス電圧がそのまま対向電極１６に印加されることになる。
【００３７】
上述した実施形態では、一次巻線側回路４４として第１及び第２半導体スイッチ３２，３４を開いたときにパルス電圧が発生するオープニング方式の回路を採用したが、スイッチを閉じたときにパルス電圧が発生するクロージング方式の回路を採用してもよい。
【符号の説明】
【００３８】
１０  シリコン系薄膜量産装置、１２  チャンバ、１３  ガス排出口、１４  ガス導入管、１４ａ  ガス噴出口、１６  対向電極、１８  支持電極、２０  ヒータ、２２  直流パルス電圧印加回路、２４  直流電源、２６  コンデンサ、２８  直流電源部、３０  インダクタ、３２  第１半導体スイッチ、３２Ａ  アノード端子、３２Ｇ  ゲート端子、３２Ｋ  カソード端子、３４  第２半導体スイッチ、３６  アバランシェ形ダイオード、３８Ｄ  ドレイン端子、３８Ｇ  ゲート端子、３８Ｓ  ソース端子、４０  ゲート駆動回路、４２  ダイオード、４４  一次巻線側回路、４８  コイル素子、５０  二次巻線側回路、６０  シート基材、６２  透明電極、１１０  シリコン系薄膜量産装置、１１２  搬送ローラ、１１４  アンワインダロール、１１６  ワインダロール、１６０  シート基材、１６２  銀電極。
【図１】
0005455405.tif 000002
【図２】
0005455405.tif 000003
【図３】
0005455405.tif 000004
【図４】
0005455405.tif 000005