(57)【特許請求の範囲】
【請求項１】
複数の第１の基板を、第２の基板に貼り合わせる複合基板の製造装置であって、
前記第１の基板の背面を持着するトレイと、
前記トレイが複数配設され、前記トレイの前記第１の基板を持着する面を鉛直下向きにして保持し、前記第１の基板の側面部を支持する第１のステージと、
前記第１のステージと対向し、前記第２の基板の表面を鉛直上向きにして、前記第２の基板を持着する第２のステージと、
前記第１の基板と前記第２の基板が近接するように、前記第１のステージと前記第２のステージを移動させるステージ駆動部と、
前記第１の基板と前記第２の基板が近接した状態で、前記第１の基板の背面の一部に圧力を加える圧力付加機構とを有することを特徴とする複合基板の製造装置。
【請求項２】
請求項１において、
前記圧力付加機構は前記第１のステージに設けられていることを特徴とする複合基板の製造装置。
【請求項３】
請求項１または請求項２において、
第１の搬送手段と、
第２の搬送手段と、を有し、
前記第１の搬送手段は、前記第１の基板を前記トレイに搬送する手段を有し、
前記第２の搬送手段は、前記第２の基板を前記第２のステージに搬送する手段を有することを特徴とする複合基板の製造装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記トレイは回転する手段を有し、
前記第１の基板の表面を、鉛直上向きに支持した状態から、反転させ、鉛直下向きに支持する手段を有することを特徴とする複合基板の製造装置。
【請求項５】
請求項１乃至請求４のいずれか一において、
熱処理手段を有し、
前記熱処理手段は、前記第１の基板と、前記第２の基板とを熱処理する手段を有することを特徴とする複合基板の製造装置。
【請求項６】
請求項５において、
前記熱処理手段は加熱ガスの対流によるものであることを特徴とする複合基板の製造装置。
【請求項７】
請求項５において、
前記熱処理手段はジュール熱にて加熱される発熱体からの輻射によるものであることを特徴とする複合基板の製造装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記第１の基板表面、あるいは前記第２の基板表面、あるいはその両方を洗浄する手段を有することを特徴とする複合基板の製造装置。
【請求項９】
複数の第１の基板を、対応するトレイに、前記第１の基板表面を鉛直下向きとして配置し、
第２の基板を第２のステージに、前記第２の基板の表面を鉛直上向きとして配置し、
前記第１の基板を、前記トレイから離間し、前記第１の基板の側面を支持しつつ、前記第１の基板の一部に圧力を加え、前記第１の基板の表面と前記第２の基板の表面との貼り合わせを行なうことを特徴とする複合基板の製造方法。
【請求項１０】
請求項９において、
前記第１の基板を、対応するトレイに、前記第１の基板表面を鉛直上向きとして配置した後に前記トレイを反転させ、
複数の前記第１の基板を、対応するトレイに、前記第１の基板表面を鉛直下向きとして配置することを特徴とする複合基板の製造方法。
【請求項１１】
請求項９または請求１０において、
前記第１の基板の表面と前記第２の基板の表面との貼り合わせを行った後、前記第１の基板と前記第２の基板とに熱処理を施すことを特徴とする複合基板の製造方法。
【請求項１２】
請求項１１において、
前記熱処理の温度条件は１５０℃以上４５０℃以下であることを特徴とする複合基板の製造方法。
【請求項１３】
請求項１２において、
前記第１の基板と前記第２の基板とに熱処理を施した後、前記第１の基板の側面を支持しつつ、４００℃以上７５０℃以下の温度条件にて熱処理し、
前記第１の基板を前記トレイにて支持し、前記第２の基板より分離することを特徴とする複合基板の製造方法。
【請求項１４】
請求項９乃至請求項１３のいずれか一において、
前記第１の基板と前記第２の基板とを貼り合わせる前に、前記第１の基板表面、あるいは前記第２の基板表面、あるいはその両方を洗浄することを特徴とする複合基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合基板の製造装置及びそれを用いたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を例とする複合基板の作製方法、並びに当該ＳＯＩ基板を用いた半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体膜が存在するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
【０００３】
ＳＯＩ基板を製造する方法の１つに、スマートカット法が知られている。スマートカット法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することにより表面から所定の深さにイオン注入層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに貼り合わせる（ボンディングする、接合する）。その後、熱処理を行うことにより、イオン注入層が劈開面となり、水素イオンを注入したシリコンウエハが剥離し、ベース基板となるシリコンウエハ上に単結晶シリコン膜を形成することができる。また、スマートカット法は水素イオン注入剥離法と呼ぶこともある。
【０００４】
また、このようなスマートカット法を用いて単結晶シリコン膜をガラスからなるベース基板上に形成する方法が提案されている（例えば、特許文献１参照）。さらに、最近では、アクティブマトリクス液晶ディスプレー向けのＳＯＩ基板の作製方法として、ガラス基板に単結晶シリコンの小片をタイル状にさせる技術が開示されている（特許文献２参照）。
【０００５】
ガラス基板はシリコンウエハよりも大面積化が可能であり且つ安価な基板であるため、主に、液晶表示装置等の製造に用いられている。ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。通常、ガラス基板の面積に対して、単結晶シリコン層を形成するための母材となるシリコンインゴット又はシリコンウエハのサイズは小さい。従って、ベース基板として大型のガラス基板を用いる場合には、複数のシリコンウエハを大面積のガラス基板に貼り合わせて利用することがコスト低減の面から有効となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１６３３６３号公報
【特許文献２】特表２００５−５３９２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の様に単結晶シリコン膜をベース基板上に形成する工程において、大型のベース基板上に複数のシリコンウエハをタイル状に並べる際、シリコンウエハに真空による吸着等の把持が加わると、半導体基板の接触箇所に負担がかかり形状の変化が発生し、貼り合わせが困難になる。従って貼り合わせ直前に前記基板の把持を開放すると、ベース基板と半導体基板との間に生じる空気層を媒介として、ベース基板上を半導体基板が浮動するため、相対的な位置を合わせることが困難になる。また、貼り合わせ後にベース基板と半導体基板とが分離した際、ベース基板上を半導体基板が浮動し、ベース基板表面が損傷する。
【０００８】
またベース基板上に複数の半導体基板を貼り合わせる為には、シリコンウエハの枚数分の貼り合わせ作業が必要になる。貼り合わせ作業が増加すると、シリコンウエハを把持、搬送する機械的な動作が増加するため、発塵の機会も増加する。異なる基板を貼り合わせる処理において、貼り合わせ界面に異物が存在すると、剥離したＳＯＩ層が形成されない不良となる。
【０００９】
上述した問題に鑑み、本発明は、複数の第１の基板と第２の基板の貼り合わせを行う際に、効果的な位置あわせが可能な複合基板の製造装置を提案することを課題の一とする。
【００１０】
本発明は、複数の第１の基板と第２の基板の貼り合わせを行う際に、効果的な位置あわせ方法を提案することを課題の一とする。また、同工程の際に、貼り合わせ界面の異物の付着を低減する方法を提案することを課題の一とする。また、貼り合わせ後にベース基板と半導体基板とが分離した際、ベース基板表面の損傷を低減する方法を提案することを課題の一とする。
【課題を解決するための手段】
【００１１】
本発明の一である複合基板の製造装置は、複数枚の第１の基板を、一枚の第２の基板に貼り合わせることが可能であり、以下の特徴を持つ。すなわち前記第１の基板の背面を持着するトレイと、前記トレイが複数個配設され、該トレイの前記第１の基板を持着する面を鉛直下向きにして保持し、前記第１の基板の側面部を支持する第１のステージと、前記第１のステージと対向し、前記第２の基板の表面を鉛直上向きにして、前記第２の基板を持着する第２のステージと、前記第１の基板と前記第２の基板が近接するように、前記第１のステージと前記第２のステージを移動させるステージ駆動部と、前記第１の基板と前記第２の基板が近接した状態で、前記第１の基板の背面の一部に圧力を加える圧力付加機構とを有する。尚、第１の基板は、好ましくはシリコンウエハを一例とする半導体基板であり、第２の基板は、好ましくはガラス基板を例とするベース基板である。
【００１２】
本発明の複合基板の製造方法は、以下の特徴を持つ。まず複数の第１の基板を、対応するトレイに基板表面を鉛直下向きとして配置し、第２の基板を第２のステージに基板の表面を鉛直上向きとして配置する。次に第１の基板をトレイから離間し、前記第１の基板の側面を支持しつつ基板の一部に圧力を加え、第１の基板の表面と第２の基板の表面との貼り合わせを行ない、前記第１の基板と前記第２の基板とに熱処理を施す。
【００１３】
前記第１の基板は複数であり、第２の基板上に並べられる。すなわち第１の基板は第２の基板より面積が小である。
【００１４】
上記複合基板の製造方法は、複数の第１の基板の基板表面を下向きとして配置した後に、第２の基板の基板表面を上向きとして配置する構成に特徴の一がある。これにより複数の第１の基板の基板表面を下向きとなるよう配置する際の製造装置における駆動部分からの発塵が、前記第２の基板表面に付着する不具合を避けることができる。
【００１５】
また上記複合基板の製造方法は、第１のステージが第１の基板の側面を機械的に支持する機構を有する構成に特徴の一がある。これにより複数の第１の基板を第２の基板上の所望の位置に貼り合わせることができる。
【００１６】
本発明の複合基板の製造装置は、前記第１の基板と前記第２の基板とを貼り合せる前に両表面に付着した異物を除去するため、洗浄手段を設けていることが好ましい。
【００１７】
本発明の複合基板の製造装置で処理する第１の基板及び第２の基板の特徴として、前記第１の基板の面積は第２の基板の面積より小さいことが挙げられる。また、各第１の基板と、第２の基板とのそれぞれの表面を密着し、第１の熱処理を行うと、第１の基板は第２の基板上に固定される。同様に第２の熱処理を行うと、第１の基板の一部が第２の基板上に形成され、第１の基板は第２の基板より分離される。尚、前記第１の熱処理、前記第２の熱処理はそれぞれ、前記第１の基板と、前記第２の基板を密着するという本発明の構成の一に追加することが可能な構成である。
【００１８】
本発明において、上向きとは鉛直上向きを指し、下向きとは鉛直下向きを指す。但し、第１の基板、あるいは第２の基板が固定すべき位置から浮動しない状態であれば、鉛直方向から傾けても本発明は実施することができる。
【００１９】
また本発明の複合基板の製造方法として、前記第１の基板と前記第２の基板とに熱処理を施した後、前記第１の基板の側面を支持しつつ熱処理し、前記第１の基板を前記トレイにて支持し、前記第２の基板より分離してもよい。このように第１の基板と第２の基板とを支持しつつ熱処理すれば、これらが分離した際、第１の基板が第２の基板上を浮動することを避けることができる。
【発明の効果】
【００２０】
本発明の一である複合基板の製造装置は、複数の第１の基板と第２の基板との貼り合わせを行う際に第１の基板の側面を機械的に支持する構造を有することにより、第１の基板と第２の基板との貼り合わせ時の位置精度に作用し、第２の基板に位置精度良く第１の基板を貼り合わせることができる。
【００２１】
本発明の一である複合基板の製造方法は、複数の第１の基板と第２の基板との貼り合わせを行う際に複数の第１の基板を配置した。その後、第１の基板を下方に搬送することにより、第２の基板表面上の異物付着量に作用し、貼り合わせ界面の異物の付着を低減することができる。本発明の複合基板の製造方法は、第１の基板と第２の基板とを熱処理により分離する際に第１の基板を支持することにより、前記分離する際の第１の基板の浮動状態に作用し、第２の基板表面の損傷を低減することができる。
【図面の簡単な説明】
【００２２】
【図１】複合基板の製造装置の一例を示す図。
【図２】複合基板の製造装置の一例を示す図。
【図３】複合基板の製造装置の一例を示す図。
【図４】複合基板の製造装置の一例を示す図。
【図５】複合基板の製造装置の一例を示す図。
【図６】複合基板の製造装置の一例を示す図。
【図７】ＳＯＩ基板の作製方法の一例を示す図。
【図８】ＳＯＩ基板を用いた半導体装置の一例を示す図。
【図９】ＳＯＩ基板を用いた半導体装置の一例を示す図。
【図１０】ＳＯＩ基板を用いた表示装置の一例を示す図。
【図１１】ＳＯＩ基板を用いた表示装置の一例を示す図。
【図１２】ＳＯＩ基板を用いた半導体装置の作製方法の一例を示す図。
【図１３】ＳＯＩ基板を用いた半導体装置の作製方法の一例を示す図。
【図１４】ＳＯＩ基板を用いた電子機器を示す図である。
【図１５】ＳＯＩ基板の作製方法の一例を示す図。
【図１６】ＳＯＩ基板の作製方法の一例を示す図。
【図１７】ＳＯＩ基板の作製方法の一例を示す図。
【発明を実施するための形態】
【００２３】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
（実施の形態１）
本実施の形態では、複合基板の製造装置の構成に関して図面を参照して説明する。
【００２５】
図１、図２に示す複合基板の製造装置は、貼り合わせ室１０１と、加熱ガス供給ユニット１０３を例とする熱処理手段と、第１のステージ１０５と、第２のステージ１０７と、第１のカセット室１０９と、第２のカセット室１１０と、第１の搬送手段１１１と、第２の搬送手段１１３と、第３の搬送手段１１５と、を有している。
【００２６】
貼り合わせ室１０１は、第１の基板１２１と第２の基板１２２とを貼り合わせる処理を行う場所である。
【００２７】
熱処理手段は、第２の基板１２２及び第２の基板１２２に貼り合わせられた第１の基板１２１を熱処理することができる。図１では貼り合わせ室１０１内に熱処理手段である加熱ガス供給ユニット１０３を設ける例を示す。このとき貼り合わせ室１０１は内壁を石英等で設け、加熱ガス供給ユニット１０３からは窒素、酸素、希ガス等のガスが所望の温度にて供給されると良い。また、加熱ガス供給ユニット１０３は、第２のステージ１０７に設けられた温度センサー１２５と、温度制御ユニット１２７とにより制御される。これらのガスにより、熱処理後の被処理基板の冷却も行うことができる。加熱ガスにて熱処理する構成とすることにより、基板面内を均一な温度にて熱処理することができる。熱処理手段による加熱は、上記高温のガスを用いて加熱を行う方式としてもよいし、ランプ光により加熱を行う方式としてもよい。ランプ光源を用いる場合、反射板を付加し、効率良く被処理基板に光が照射される構成とすることが好ましい。ランプ光源としては、例えば、棒状のハロゲンランプを用いることができる。またヒーター線を一例とする、ジュール熱にて加熱される発熱体からの輻射により加熱を行う方式としても良く、熱伝導加熱、対流加熱または輻射加熱である広い手段を用いることができる。このような熱処理手段により、貼り合わせの直後に第１の熱処理を施して、貼り合わせを強化することができる。
【００２８】
第１のステージ１０５は、第１の基板１２１を支持するものであり、第１の基板１２１表面を下向きとして位置あわせをした上で固定することができる。固定方法としては、第１の基板１２１を真空吸着、静電吸着をすることが可能なトレイ１４０を設ける。図３は第２の基板１２２が第２のステージ１０７に搬送されたときの位置である。さらに、第１のステージ１０５は、第２の基板１２２一枚に対して貼り合わせる第１の基板１２１の枚数分のトレイ１４０が設けられている様子を示す。第１のステージ１０５の各トレイ１４０の位置は、第２の基板１２２上へ貼り合わせたときの第１の基板１２１の配置と一致している。また、第１のステージ１０５には、第１の基板１２１の一部に圧力を加えることができる圧力付加機構が設けられている。また第１のステージ１０５は、第１のステージ１０５を第２のステージ１０７に接近させたとき、第１の基板１２１の側面を機械的に支持する機構を有する。
【００２９】
第１のステージ１０５の構成の一例を図４（Ａ）、図４（Ｂ）、図４（Ｃ）に示す。ここでは、第１の基板１２１表面を上向きとした状態でトレイ１４０に受け取り、その後第１の基板１２１表面を下向きにするための回転機構１４１が設けられる第１のステージ１０５の構成が示される。図４（Ａ）のＡ−Ｂの断面図が図４（Ｂ）であり、各トレイ１４０には後に第１の基板１２１と第２の基板１２２とを貼り合わせるための圧力付加機構であるピン１４２が動作するための空間である開口部１４３が設けられる構造を示している。図４（Ｂ）にて圧力付加機構を動作させるとき、第１の基板１２１はトレイ１４０の吸着より解放されるが、第１のステージ１０５の端部が第１の基板１２１の端部の周りを囲うため、図４（Ｃ）のように第１の基板１２１の浮動を制限する。
【００３０】
第２のステージ１０７は、第２の基板１２２を支持するものであり、第２の基板１２２表面を上向きとして位置あわせをした上で固定することができる。固定方法例としては真空吸着、静電吸着が挙げられる。又図示してはいないものの、第１のステージと第２のステージとのいずれかもしくは両方を移動させるステージ駆動部が設けられており、前記第１の基板と前記第２の基板とを近接させることができる。
【００３１】
第１のカセット室１０９は、第１の基板１２１を格納しておくものであり、第２のカセット室１１０は、第２の基板１２２を格納しておくものである。第２の基板１２２は第２のカセット室１１０に、基板表面を上向きにして格納される。
【００３２】
第１の搬送手段１１１は、第１の基板１２１を受け渡しステージ１１９から第１のステージ１０５の各トレイ１４０まで搬送するものである。
【００３３】
第２の搬送手段１１３は、第２の基板１２２を第２のステージ１０７の基板定位置まで搬送する。
【００３４】
また第３の搬送手段１１５は、第１の基板１２１を第１のカセット室１０９から受け渡しステージ１１９位置まで搬送する。
【００３５】
図１、図２のように貼り合わせ室１０１内に熱処理手段である加熱ガス供給ユニット１０３を設ける場合、貼り合わせ室１０１と連結して設けると良い。第１のステージ１０５が耐熱性の低い構造であれば、前記貼り合わせ室１０１内の熱処理手段を用いて基板を熱処理するとき、第１のステージ１０５はステージ格納室１２３に平行移動し格納することができる。また、図５のように、熱処理手段を内部に設けた熱処理室１２４を、貼り合わせ室１０１と連結して設けても良い。このとき第２の基板１２２及び第２の基板１２２に貼り合わせられた第１の基板１２１を、第２のステージ１０７上に載せた状態で熱処理室１２４に搬送し、熱処理を行う。
【００３６】
図示しないが、本複合基板の製造装置には、基板洗浄手段を連結し設けていることが好ましい。洗浄手段としては、オゾン処理（例えば、オゾン水洗浄）、又は、超音波洗浄を行うことができるものが挙げられる。オゾン処理、超音波洗浄のどちらか一方でも良いし、両方を行っても良い。また、オゾン水洗浄とフッ酸による洗浄を複数回繰り返し行ってもよい。さらには洗浄機構として基板表面に純水を照射する、基板の面に平行な軸線まわりに回転して基板の面に接触するロールブラシ（ＰＶＡ製）を有する洗浄装置を用いても良く、あるいは基板の面に垂直な軸線まわりに回転しつつ基板の面に接触するディスクブラシ（ＰＶＡ製）を有する洗浄装置を用いても良い。また、ドライアイスを基板表面に吹き付け洗浄する方法も有効である。ドライアイスは昇華（気化）して空気中に拡散するため、表面の損傷を避けることが出来る。その他、気体を基板表面に噴射し異物を表面より飛散させることも有効である。洗浄手段は前記第１の基板表面を洗浄する機構、あるいは前記第２の基板表面を洗浄する機構、あるいは両方を備えていても良い。このような洗浄手段を設けることで、前記第１の基板と、前記第２の基板と、を貼り合せる前に両表面に付着した異物を更に効果的に除去することができる。
【００３７】
このように本実施の形態で各機能が説明される貼り合わせ室１０１並びに熱処理手段並びに第１のステージ１０５及び第２のステージ１０７を少なくとも有する構造であれば、本発明の装置は図１、図２の構成に限定して解釈されるものではない。例えば、第１の搬送手段１１１にて直接第１のカセット室１０９から第１のステージ１０５に搬送する装置構成であれば、第３の搬送手段１１５、及び第３の搬送手段１１５を備える搬送室１３１は設けなくても良い。
【００３８】
以下、図１、図２に示す装置を用い、第１の熱処理よる第１の基板１２１と第２の基板１２２とを貼り合わせる手順について説明する。尚、本実施の形態では、第１の基板１２１として、半導体基板の１である１２６ｍｍ角のシリコンウエハ、第２の基板１２２としてベース基板の１である６００ｍｍ×７２０ｍｍのガラス基板を想定して説明する。本実施の形態では第１の基板１２１を２０枚、第２の基板１２２表面に貼り合わせる。すなわち第１のステージ１０５は、トレイ１４０ａ〜トレイ１４０ｔの計２０のトレイを有し、これに対応する第１の基板１２１ａ〜第１の基板１２１ｔを処理することが出来る。尚本実施の形態では、対応しているトレイと第１の基板との機能を説明する際、トレイ１４０、第１の基板１２１と称する。こうして上記第１の搬送手段１１１により、第１の基板１２１が２０枚全て第１のステージ１０５の各箇所に搬送される。
【００３９】
まず第１の基板１２１を、第１のカセット室１０９から、第３の搬送手段１１５、第１の搬送手段１１１により、受け渡しステージ１１９を経由し、第１のステージ１０５のトレイ１４０の所定の位置に搬送する。ここでは第１のステージ１０５に搬送された第１の基板１２１の表面は上向きとする。その後、第１の基板１２１を表裏回転させ、待機させる。
【００４０】
第１の基板１２１表面を上向きにして第１の搬送手段１１１にて搬送する以外の方法として、第１の基板１２１表面を下向きとして第１の搬送手段１１１にて搬送し、第１のステージ１０５上に第１の基板１２１を受け渡す機構としても良い。このとき第１の基板１２１表面の異物の付着を低減することができる。
【００４１】
図６（Ａ−１）は第１の搬送手段１１１にて第１の基板１２１を支持している平面図を示している。図６（Ａ−２）は同断面図を示している。このように、第１の搬送手段１１１は第１の基板１２１の端部を支持し第１の基板１２１表面を触れない状態で、第１のステージ１０５のトレイ１４０の直下に第１の基板１２１を搬送した後、図６（Ｂ）に示されるように第１のステージ１０５のトレイ１４０が第１の基板１２１の裏面を吸着し、図６（Ｃ）に示されるように第１のステージ１０５のトレイ１４０が上昇することで第１の基板１２１が第１のステージ１０５に移載される。
【００４２】
上記の一連の動作を第２の基板１２２に貼り合わせる第１の基板１２１の数だけ繰り返し、第１のステージ１０５の全てのトレイ１４０に第１の基板１２１を配置する。このとき第２の基板１２２は第２のカセット室１１０にあるため、上記の一連の動作に伴う発塵の影響は受けない。すなわち基板表面への異物の付着を低減することができる。
【００４３】
この後、第１のステージ１０５の下方に位置される第２のステージ１０７上に、第２の基板１２２を搬送する。このとき第２のステージ１０７に設けられた位置調節機構により、基板の貼り合わせに係る位置（第２の基板１２２と第１の基板１２１との相対的な位置関係）が微調整される。なお、該微調整は、第２の基板１２２を配置した後に、第２の基板１２２に付したマーカー等を基準として行うようにしても良い。この場合には、例えば、マーカーの位置をアライメント用のカメラを用いて検出する方法などを用いることができる。位置調節機構として、例えば、４本の直動アクチュエータを組み合わせて用いることにより、ｘ方向、ｙ方向、θ方向の微調整が可能となる。
【００４４】
第１の基板１２１が配置された後には、第１のステージ１０５あるいは第２のステージ１０７、あるいはその両方を動作することにより、第２の基板１２２と第１の基板１２１とを、接触しない範囲で間隔（距離）を可能な限り小さくする。その後、前記第１の基板を、前記トレイ１４０から離間する。これにより前記トレイ１４０が前記第１の基板１２１を把持することにより変化していた基板の形状を、元に戻すことができる。このとき前記第１の基板１２１は第１のステージ１０５により側面を支持されており、水平方向への浮動は抑えられている。
【００４５】
次に、第１のステージ１０５に供えられた圧力付加機構を用いて第１の基板１２１の一部に圧力を加え、圧力を加えた第１の基板１２１の一部から第２の基板１２２と第１の基板１２１の貼り合わせを行う。具体的には、第１の基板１２１の一部に対応する圧力付加機構により、第２の基板１２２と第１の基板１２１を接触させ貼り合わせを行う。前記第１の基板１２１の一部は、基板中央部でも角部でも良いが、本実施の形態では基板中央とする。このように、一部から貼り合わせを開始することにより、最初に貼り合わせが開始された領域から周辺に向かって貼り合わせが進行し、最終的には第１の基板１２１全体が第２の基板１２２と貼り合わせられることになる。また、図には示していないが、貼り合わせ時における第２の基板１２２の浮き上がりを防止する機構を設けておくことが好ましい。第２の基板１２２の浮き上がりを防止する機構としては、例えば、第２の基板１２２を第２のステージ１０７に押しつけておくための静電チャックなどが挙げられる。
【００４６】
貼り合わせをより強固にするために、接触界面に掛かる圧力を徐々に大きくしても良い。例えば、エアシリンダの様な機構をトレイ１４０を含めた第１のステージ１０５に用いる構成とし、第１の基板１２１を第２の基板１２２に押圧すればよい。空気圧を用いて第１のステージ１０５を昇降させることにより、第２の基板１２２と第１の基板１２１との接触界面に急激な圧力が加わることを防止できるため、貼り合わせを良好に行うことができるようになる。また、第１のステージ１０５の第１の基板１２１と接触する部分を、弾性体を用いて形成する構成としても良い。この場合にも、同様に急激な圧力が加わることを防止することができる。このような圧力付加機構は、第１のステージ１０５に供えられることが設計上容易であるが貼り合わせ室内に設けられていれば良い。
【００４７】
貼り合わせ室１０１には仕切弁１２９が設けられ、貼り合わせ室１０１を熱処理雰囲気としたときにカセット室の雰囲気を隔離することができる。貼り合わせ室１０１内に固定されたものは熱処理に耐えられる部材を使用する。尚排気手段（図示しない）を設け、貼り合わせの際の雰囲気を減圧雰囲気としてもよい。この場合には、雰囲気中の汚染物による影響を低減することができるため、貼り合わせに係る界面を清浄に保つことができる。また、貼り合わせの際の空気の閉じ込めを低減することができる。
【００４８】
次に、貼り合わせられた第２の基板１２２及び第１の基板１２１に対して第１の熱処理を施して、貼り合わせを強固なものとする。当該第１の熱処理は、装置内に熱処理手段が設けられている場合には該熱処理手段を用いて行う。装置内に熱処理手段が設けられていない場合であっても、できる限り第２の基板１２２の搬送を避け、貼り合わせ直後に行うようにする。貼り合わせ後、第１の熱処理前に第２の基板１２２の搬送を行う場合には、第２の基板１２２の撓みなどにより第１の基板１２１が剥離する可能性が極めて高くなるためである。本実施の形態においては装置内の熱処理手段を用いて行う場合について示すこととする。
【００４９】
上記第１の熱処理は、第１の基板１２１の上方及び第２の基板１２２の下方に設けられたヒーターを用いて行うことができる。貼り合わせられた基板の一方のみを加熱する場合には、第２の基板１２２と第１の基板１２１に温度差が生じ、基板に撓みが生じる可能性が高まるためである。一方で、このような撓みが問題とならない場合には、上方又は下方のいずれか一方のヒーターを用いた加熱であっても良い。加熱温度は、第２の基板１２２の耐熱温度以下、かつ、損傷領域の劈開が生じない温度とする必要がある。例えば、１５０℃以上４５０℃以下、好ましくは２００℃以上４００℃以下とすることができる。処理時間は、１分以上（好ましくは３分以上）とすれば良いが、処理速度と貼り合わせ強度との関係から最適な条件を適宜設定すればよい。本実施の形態においては、２００℃、２時間の第１の熱処理を施すこととする。なお、基板の貼り合わせに係る領域にのみマイクロ波を照射することで、局所的に加熱することも可能である。なお、基板同士の貼り合わせ強度に問題がない場合には、上記第１の熱処理を省略しても良い。
【００５０】
その後、第１のステージ１０５が上昇し、第１の基板１２１と第１のステージ１０５が分離して、第２の基板１２２と第１の基板１２１との貼り合わせが終了する。
【００５１】
上記方法にて、発明の複合基板の製造装置を用い第１の熱処理による貼り合わせが成されるが、続いて４００℃以上７５０℃以下の温度範囲である第２の熱処理を行い、第１の基板１２１の一部、ここでは単結晶シリコン層を第２の基板１２２すなわちベース基板上に形成し、第１の基板１２１を第２の基板１２２より分離しても良い。このとき第２の熱処理に対し十分耐熱性を有する第１のステージ１０５にて第１の基板１２１の浮動を制限しつつ第２の熱処理を行うことで、第１の基板１２１が第２の基板１２２から分離した後に第２の基板１２２上を浮動し、第２の基板１２２表面を損傷することを避けることができる。その後各第１の基板１２１は、図３におけるトレイ１４０に吸着させ、第１の搬送手段１１１にて第１のカセット室１０９に回収することができる。
【００５２】
なお、本実施の形態で示す複合基板の製造装置は、本明細書の他の実施の形態で示すＳＯＩ基板の作製方法、半導体装置の作製方法と適宜組み合わせて行うことができる。
【００５３】
（実施の形態２）
本実施の形態では、上記実施の形態１で示した複合基板の製造装置を用いたＳＯＩ基板の作製方法の一例に関して図面を参照して説明する。
【００５４】
まず、実施の形態１では第１の基板１２１に相当する複数の半導体基板を準備する。ここでは、半導体基板２００ａ〜半導体基板２００ｔの、計２０枚を用いる場合について説明する。
【００５５】
半導体基板２００ａ〜２００ｔは、市販の単結晶半導体基板を用いることができ、例えば、単結晶のシリコン基板やゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板が挙げられる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、半導体基板２００ａ〜２００ｔとして、５インチ四方の正方形の単結晶シリコン基板を用いる場合について示す。
【００５６】
次に、半導体基板２００ａの表面上に絶縁膜２０２ａを設け、半導体基板２００ａの表面から所定の深さに脆化層２０４ａを設ける（図７（Ａ）参照）。また、半導体基板２００ｂ〜２００ｔについても同様に、表面上に絶縁膜２０２ｂ〜２０２ｔをそれぞれ設け、表面から所定の深さに脆化層２０４ｂ〜２００ｔをそれぞれ設ける。
【００５７】
絶縁膜２０２ａ〜２０２ｔは、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて絶縁膜２０２ａ〜２０２ｔを形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を絶縁膜２０２ａ〜２０２ｔに用いることができる。
【００５８】
例えば、半導体基板２００ａ〜２００ｔ上に酸化窒化シリコン膜と窒化酸化シリコン膜を順に積層させて形成した後、半導体基板２００ａ〜２００ｔの表面から所定の深さの領域にイオンを導入し、その後、ＣＶＤ法によりテトラエトキシシランを用いて作製される酸化シリコン膜を窒化酸化シリコン膜上に形成してもよい。
【００５９】
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）、及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５０原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００６０】
次いで表面から電界で加速されたイオンを所定の深さに水素をイオンドープ法またはイオン注入法で照射する事によって脆化層２０４ａ〜２０４ｔを形成する。ここで意味するイオン注入はイオンの質量分離を行うことを意味し、イオンドープはイオンの質量分離を行わないことを意味する。イオンドープまたはイオン注入はベース基板に転置するＳＯＩ層の厚さを考慮して行われる。当該ＳＯＩ層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍ、更に好ましくは１０ｎｍ乃至１００ｎｍ、更に好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。イオンをイオンドープまたはイオン注入する際の加速電圧はこのような厚さを考慮して、半導体基板２００ａ〜２００ｔにイオンドープまたはイオン注入されるようにする。なお、剥離後にＳＯＩ層の表面をＣＭＰ（ケミカルメカニカルポリッシング）等の研磨工程によって研磨または溶融して平坦化するため、剥離直後のＳＯＩ層の厚さは５０ｎｍ乃至５００ｎｍとしておくことが好ましい。
【００６１】
上記脆化層２０４ａ〜２０４ｔの形成にあたり、イオンドープ法において、Ｈ＋イオンでも良いが、Ｈ３＋イオン若しくはＨ２＋イオンの何れかを主イオンとしてもよい。また、イオン注入法において、Ｈ＋イオンでも良いが、水素のクラスターイオンであるＨ３＋やＨ２＋をイオン注入してもよい。脆化層２０４ａ〜２０４ｔは、水素イオンのみでなく希ガスイオンを用いてもよく、或いは両者を混合させて用いてもよい。また、脆化層２０４ａ〜２０４ｔを形成する前に、半導体基板表面に、自然酸化膜、ケミカルオキサイド、又は酸素を含む雰囲気でＵＶ光を照射することにより形成された酸化膜を形成しておくことが好ましい。ここで、ケミカルオキサイドは、オゾン水、過酸化酸素水、硫酸等の酸化剤でボンドウエハ表面を処理することにより形成することができる。また、熱酸化膜、シラン系のガスを用いてＣＶＤ法で成膜した酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜などを脆化層２０４ａ〜２０４ｔを形成する前に形成してもよい。半導体基板表面に酸化膜を形成しておくことで、脆化層２０４ａ〜２０４ｔを形成する際の半導体基板表面のエッチングによる表面荒れを防ぐことができる。
【００６２】
次に、実施の形態１では第２の基板１２２に相当するベース基板２２０を準備する（図７（Ｂ）参照）。ここではベース基板２２０の形状は、６００×７２０ｍｍの長方形を例に説明する。
【００６３】
ベース基板２２０は、絶縁体でなる基板を用いる。具体的には、ベース基板２２０として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板を用いる。ベース基板２２０として大面積化が可能で安価なガラス基板を用いることにより、シリコンウエハを用いる場合と比較して低コスト化を図ることができる。
【００６４】
ベース基板２２０の表面には、絶縁膜を設けても良い。該絶縁膜が設けられていることにより、ベース基板からアルカリ金属などの不純物が拡散して半導体膜が汚染することを防ぐことができる。絶縁膜の材料としては、十分な平坦性が得られるのであれば、ＰＥＣＶＤ法またはスパッタ法により得られる酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。勿論、ベース基板２２０の表面に何も形成しなくても良い。本実施の形態では何も形成しない構造を例とする。
【００６５】
次に、複数の半導体基板２００ａ〜２００ｔの表面とベース基板２２０の表面とを対向させ、絶縁膜２０２ａ〜２０２ｔとベース基板２２０とをそれぞれ貼り合わせる（図７（Ｃ）参照）。この貼り合わせ処理は、上記実施の形態１で示した複合基板の製造装置を用いて行う。第１のステージ２０５内の各トレイに接着された半導体基板２００ａ〜２００ｔの、それぞれ形成された絶縁膜２０２ａ〜２０２ｔと、第２のステージ２０６に接着されたベース基板２２０の表面とを近接し、実施の形態１のように貼り合せることにより接合が形成される。この接合は、ファンデルワールス力が作用しており、半導体基板２００ａ〜２００ｔとベース基板２２０を圧接することにより、Ｓｉ−ＯＨ等を結合種として、水素結合による接合を形成することが可能となる。
【００６６】
なお、半導体基板２００ａ〜２００ｔをベース基板２２０に貼り合わせる前に、半導体基板２００ａ〜２００ｔ上に形成された絶縁膜２０２ａ〜２０２ｔと、ベース基板２２０の表面処理を行うことが好ましい。表面処理としては、オゾン処理（例えば、オゾン水洗浄）、又は、超音波洗浄を行うことができる。オゾン処理、超音波洗浄のどちらか一方でも良いし、両方を行っても良い。また、オゾン水洗浄とフッ酸による洗浄を複数回繰り返し行ってもよい。このような表面処理を行うことにより、絶縁膜２０２ａ〜２０２ｔ、ベース基板２２０表面の有機物等のゴミを除去し、表面を親水化することができる。
【００６７】
他にも、表面処理としてプラズマ処理による表面処理を行ってもよい。例えば、真空状態のチャンバーに不活性ガス（例えば、Ａｒガス）及び／又は反応性ガス（例えば、Ｏ２ガス、Ｎ２ガス）を導入し、被処理面（ここでは、ベース基板２２０又は絶縁膜２０２ａ〜２０２ｔ）にバイアス電圧を印加してプラズマ状態として行う。プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（被処理面側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンが被処理面に衝突することによって、被処理面をスパッタエッチングすることができる。このとき、被処理面の凸部から優先的にスパッタエッチングされ、当該被処理面の平坦性を向上することができる。このような処理室を本発明の複合基板の製造装置に連結してもよい。また、このような表面処理を行っても、絶縁膜２０２ａ〜２０２ｔ、ベース基板２２０表面を親水化することができる。さらに上記プラズマ処理を、上記オゾン処理等の洗浄と組み合わせても良い。
【００６８】
次に、熱処理を行い脆化層２０４ａ〜２０４ｃにて分離（劈開）することにより、ベース基板２２０上に、絶縁膜２０２ａ〜２０２ｃを介して単結晶半導体膜２２４ａ〜２２４ｃを設ける（図７（Ｄ）参照）。ここでは、４００℃以上７５０℃以下の第２の熱処理を行うことにより、半導体基板の脆化層に含まれる微小な空洞の体積変化が起こり、当該脆化層に沿って分離することが可能となる。熱処理装置として、被処理基板であるベース基板２２０及び半導体基板の急速加熱を行うことができる構成とすることにより、熱処理時間の短縮化を図ることができる。また、ベース基板２２０の歪点より高い温度が利用できる。第２の熱処理は、高温のガスを用いて加熱を行う方式（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）としてもよいし、ランプ光により加熱を行う方式（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）としてもよい。
【００６９】
前記第２の熱処理も、実施の形態１に示される本発明の複合基板の製造装置にて処理することができる。このとき第１のステージ１０５を半導体基板に接触させつつ第２の熱処理を行うことで、半導体基板がベース基板から分離した後にベース基板上を浮動し、ベース基板表面を損傷することを避けることができる。その後各半導体基板は、図１における第１のステージ１０５に吸着させ、第１の搬送手段１１１にて第１のカセット室１０９に回収することができる。
【００７０】
以上の工程により、ベース基板２２０上に、それぞれ絶縁膜２０２ａ〜絶縁膜２０２ｃを介して単結晶半導体膜２２４ａ〜２２４ｃが設けられたＳＯＩ基板を作製することができる。
【００７１】
なお、上記工程において、得られたＳＯＩ基板の表面に平坦化処理を行ってもよい。平坦化処理を行うことにより、剥離後にベース基板２２０上に設けられた単結晶半導体膜２２４ａ〜２２４ｃの表面に凹凸が生じた場合でもＳＯＩ基板の表面を平坦化することができる。
【００７２】
平坦化処理としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）、エッチング処理、レーザー光の照射等により行うことができる。ここでは、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を行った後にレーザー光を照射することによって、単結晶半導体膜２２４ａ〜２２４ｃの再結晶化と表面の平坦化を行う。
【００７３】
レーザー光を単結晶半導体膜の上面側から照射することで、単結晶半導体膜の上面を溶融させることができる。溶融した後、単結晶半導体膜が冷却、固化することで、その上面の平坦性が向上した単結晶半導体膜が得られる。レーザー光を用いることにより、ベース基板２２０が直接加熱されないため、当該ベース基板２２０の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板２２０に用いることが可能である。
【００７４】
なお、レーザー光の照射による単結晶半導体膜の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体膜中の欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体膜が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体膜の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
【００７５】
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。
【００７６】
上述のようにレーザー光を照射した後には、単結晶半導体膜の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体膜の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、単結晶半導体膜がシリコン材料からなる層である場合、ドライエッチングとしてＳＦ６と０２をプロセスガスに用いて、単結晶半導体膜を薄くすることができる。
【００７７】
なお、平坦化処理はＳＯＩ基板に限らず分離後の半導体基板２００ａ〜２００ｔに対して行ってもよい。分離後の半導体基板２００ａ〜２００ｔの表面を平坦にすることによって、当該半導体基板２００ａ〜２００ｔをＳＯＩ基板の作製工程において再利用することが可能となる。
【００７８】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
【００７９】
（実施の形態３）
本実施の形態では、上記実施の形態２で作製したＳＯＩ基板を用いて、薄膜トランジスタ（ＴＦＴ）を作製する方法を説明する。
【００８０】
まず、図１２および図１３を参照して、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
【００８１】
ＳＯＩ基板として、上記実施の形態２の方法で作製したＳＯＩ基板を用いる場合について説明する。
【００８２】
図１２（Ａ）は、図３を用いて説明した方法で作製されたＳＯＩ基板の断面図である。
【００８３】
エッチングにより、単結晶半導体膜２２４ａをパターニングして、図１２（Ｂ）に示すように半導体膜２５１、２５２を形成する。半導体膜２５１はｎチャネル型のＴＦＴを構成し、半導体膜２５２はｐチャネル型のＴＦＴを構成する。
【００８４】
図１２（Ｃ）に示すように、半導体膜２５１、２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して半導体膜２５１上にゲート電極２５５を形成し、半導体膜２５２上にゲート電極２５６を形成する。
【００８５】
なお、単結晶半導体膜２２４ａのエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素、またはリン、ヒ素などのｎ型を付与する不純物元素を単結晶半導体膜２２４ａに添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域にｐ型を付与する不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にｎ型を付与する不純物元素を添加する。
【００８６】
次に、図１２（Ｄ）に示すように半導体膜２５１にｎ型の低濃度不純物領域２５７を形成し、半導体膜２５２にｐ型の高濃度不純物領域２５９を形成する。具体的には、まず、半導体膜２５１にｎ型の低濃度不純物領域２５７を形成する。このため、ｐチャネル型ＴＦＴとなる半導体膜２５２をレジストでマスクし、不純物元素を半導体膜２５１に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極２５５がマスクとなり、半導体膜２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。半導体膜２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。
【００８７】
次に、半導体膜２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体膜２５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体膜２５２に添加する。不純物元素として、ボロンを添加することができる。不純物元素の添加工程では、ゲート電極２５６がマスクとして機能して、半導体膜２５２にｐ型の高濃度不純物領域２５９が自己整合的に形成される。ｐ型の高濃度不純物領域２５９はソース領域またはドレイン領域として機能する。半導体膜２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。
【００８８】
次に、半導体膜２５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図１３（Ａ）に示すように、ゲート電極２５５、２５６の側面に接するサイドウォール絶縁膜２６１、２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。
【００８９】
次に、図１３（Ｂ）に示すように、半導体膜２５２をレジスト２６５で覆う。半導体膜２５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体膜２５１に高ドーズ量で不純物元素を添加する。ゲート電極２５５およびサイドウォール絶縁膜２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。次に、不純物元素の活性化のための熱処理を行う。
【００９０】
活性化の熱処理の後、図１３（Ｃ）に示すように、水素を含んだ絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４５０℃以下の温度による熱処理を行い、絶縁膜２６８中に含まれる水素を半導体膜２５１、２５２中に拡散させる。絶縁膜２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体膜２５１、２５２に水素を供給することで、半導体膜２５１、２５２中および絶縁膜２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。
【００９１】
その後、層間絶縁膜２６９を形成する。層間絶縁膜２６９は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜２６９にコンタクトホールを形成した後、図１３（Ｃ）に示すように配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
【００９２】
以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。ＳＯＩ基板の作製過程で、チャネル形成領域を構成する半導体膜の金属元素の濃度を低減させているので、オフ電流が小さく、しきい値電圧の変動が抑制されたＴＦＴを作製することができる。
【００９３】
（実施の形態４）
本実施の形態では、上記実施の形態と異なる薄膜トランジスタの作製方法に関して図面を参照して説明する。本実施の形態に示す薄膜トランジスタの製造方法では、半導体膜と配線との接続に係る開口が自己整合的に形成されることを特徴としている。
【００９４】
はじめに、上記実施の形態２で示した方法を用いて作製したＳＯＩ基板を用意する。そして、該ＳＯＩ基板における半導体膜を島状にパターニングして島状半導体膜９０６を形成した後、ゲート絶縁膜として機能する絶縁膜９０８、及びゲート電極（又は配線）として機能する導電膜を順に形成する。本実施の形態では、ゲート電極として機能する導電膜を二層構造で形成するが、本発明はこれに限定されるものではない。ここで、絶縁膜９０８は、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素などの材料を用いて、ＣＶＤ法やスパッタリング法などにより形成することができる。絶縁膜９０８の厚さは５ｎｍ以上１００ｎｍ以下程度とすれば良い。また、導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて、ＣＶＤ法やスパッタリング法などにより形成することができる。導電膜の厚さは、二層の合計が１００ｎｍ以上５００ｎｍ以下程度となるようにすれば良い。なお、本実施の形態では、絶縁膜９０８を酸化珪素（厚さ２０ｎｍ）にて形成し、導電膜（下層）を窒化タンタル（厚さ５０ｎｍ）にて形成し、導電膜（上層）をタングステン（厚さ２００ｎｍ）にて形成する場合について説明する。
【００９５】
なお、上記の半導体膜には、薄膜トランジスタの閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物や、リン、砒素などのｎ型を付与する不純物を添加しても良い。例えば、ｐ型を付与する不純物として硼素を添加する場合、５×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下の濃度で添加すれば良い。また、半導体膜に対して水素化処理を行っても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
【００９６】
次に、上記のゲート電極として機能する導電膜をパターニングする。なお、本実施の形態における薄膜トランジスタの製造方法では、上記の導電膜に対して少なくとも二度のパターニングを行うが、ここでは、そのうちの一度目のパターニングを行う。これにより、最終的に形成されるゲート電極より一回り大きい導電膜９１０、及び導電膜９１２が形成される。ここで、「一回り大きい」とは、二度目のパターニング工程において用いられるゲート電極形成用のレジストマスクを、導電膜９１０、及び導電膜９１２の位置に合わせて形成できる程度の大きさをいうものとする。なお、上記二度のパターニングは、導電膜の島状半導体膜９０６と重なる領域に対して行えば良いものであり、導電膜全面に対して二度のパターニングを行う必要はない。
【００９７】
その後、上記の絶縁膜９０８、導電膜９１０、及び導電膜９１２を覆うように、絶縁膜９１４を形成する（図１５（Ａ）、図１７（Ａ）参照）。ここで、絶縁膜９１４は、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムなどの材料を用いて、ＣＶＤ法やスパッタリング法などにより形成することができる。絶縁膜９１４の厚さは０．５μｍ以上２μｍ以下程度とすることが好ましい。本実施の形態では、一例として、絶縁膜９１４を酸化珪素（厚さ１μｍ）にて形成する場合について説明する。なお、本実施の形態においては、ベース基板９００上に、絶縁膜９０４、及び半導体膜が順に設けられた構造のＳＯＩ基板を用いて説明しているが、本発明はこれに限定して解釈されるものではない。
【００９８】
なお、図１５（Ａ）は、平面図である図１７（Ａ）のＰ−Ｑにおける断面に対応する図である。同様に、図１５（Ｂ）と図１７（Ｂ）が対応し、図１５（Ｄ）と図１７（Ｃ）が対応し、図１６（Ｃ）と図１７（Ｄ）が対応する。図１７に示す平面図では、簡単のため、対応する断面図における一部の構成要素を省略している。
【００９９】
次に、上記の絶縁膜９１４上に、パターニング工程において用いるゲート電極形成用のレジストマスク９１６を形成する。該パターニング工程は、上記導電膜に対する二度のパターニングのうち、二度目のパターニング工程に当たるものである。レジストマスク９１６は、感光性物質であるレジスト材料を塗布した後、パターンを露光することで形成できる。レジストマスク９１６の形成後には、該レジストマスク９１６を用いて、導電膜９１０、導電膜９１２、及び絶縁膜９１４をパターニングする。具体的には絶縁膜９１４を選択的にエッチングして絶縁膜９２２を形成した後、導電膜９１０、及び導電膜９１２を選択的にエッチングしてゲート電極として機能する導電膜９１８、導電膜９２０を形成する（図１５（Ｂ）、図１７（Ｂ）参照）。ここで、絶縁膜９１４を選択的にエッチングする際には、ゲート絶縁膜として機能する絶縁膜９０８の一部も図１５（Ｂ）のように、同時にエッチングされる。
【０１００】
次に、レジストマスク９１６を除去した後、島状半導体膜９０６、絶縁膜９０８、導電膜９１８、導電膜９２０、絶縁膜９２２などを覆うように、絶縁膜９２４を形成する。絶縁膜９２４は後のサイドウォール形成時のバリア層として機能する。絶縁膜９２４は、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタルなどの材料を用いて形成することができるが、バリア層として機能させるためには、後のサイドウォールに用いられる材料とエッチング時の選択比が取れる材料を用いて形成することが好ましいと言える。絶縁膜９２４の厚さは１０ｎｍ以上２００ｎｍ以下程度とすれば良い。本実施の形態では、絶縁膜９２４を、窒化珪素（厚さ５０ｎｍ）を用いて形成することとする。
【０１０１】
絶縁膜９２４の形成後には、導電膜９１８、導電膜９２０、絶縁膜９２２等をマスクとして、一導電型を付与する不純物元素を島状半導体膜９０６に添加する。本実施の形態では、島状半導体膜９０６にｎ型を付与する不純物元素（例えばリンや砒素）を添加する。該不純物の添加により、島状半導体膜９０６に不純物領域９２６が形成される（図１５（Ｃ）参照）。なお、本実施の形態においては、絶縁膜９２４を形成した後に、ｎ型を付与する不純物元素を添加する構成としたが、本発明はこれに限られない。例えば、レジストマスクを除去した後、又は除去する前に上記の不純物元素を添加し、その後、絶縁膜９２４を形成する構成としてもよい。また、添加する不純物元素を、ｐ型を付与する不純物元素とすることもできる。
【０１０２】
次に、サイドウォール９２８を形成する（図１５（Ｄ）、図１７（Ｃ）参照）。サイドウォール９２８は、絶縁膜９２４を覆うように絶縁膜を形成し、該絶縁膜に対して垂直方向を主体とした異方性エッチングを適用することで形成することができる。上記異方性エッチングにより、絶縁膜が選択的にエッチングされることになるためである。絶縁膜は、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタルなどの材料を用いて、ＣＶＤ法やスパッタリング法などにより形成することができる。また、有機材料を含む膜を、スピンコートなどにより形成しても良い。本実施の形態においては、絶縁膜の材料として酸化珪素を用いることとする。すなわち、サイドウォール９２８は酸化珪素により形成される。また、上記エッチングガスとしては、例えば、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール９２８を形成する工程はこれらに限定されない。
【０１０３】
次に、絶縁膜９２２、サイドウォール９２８などをマスクとして、島状半導体膜９０６に一導電型を付与する不純物元素を添加する。なお、島状半導体膜９０６には、先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。つまり、本実施の形態においては、ｎ型を付与する不純物元素を添加することになる。
【０１０４】
上記不純物元素の添加により、島状半導体膜９０６に、チャネル形成領域９３０と、低濃度不純物領域９３２と、高濃度不純物領域９３４が形成される。低濃度不純物領域９３２はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能し、高濃度不純物領域９３４はソース又はドレインとして機能する。
【０１０５】
次に、絶縁膜９２４をエッチングして、高濃度不純物領域に達する開口（コンタクトホール）を形成する（図１６（Ａ）参照）。本実施の形態においては、酸化珪素を用いて絶縁膜９２２、及びサイドウォール９２８を形成し、窒化珪素を用いて絶縁膜９２４を形成しているため、絶縁膜９２４を選択的にエッチングして開口を形成することができる。
【０１０６】
上記高濃度不純物領域に達する開口を形成した後、絶縁膜９１４を選択的にエッチングすることにより、開口９３６を形成する（図１６（Ｂ）参照）。開口９３６は、高濃度不純物領域に達する開口と比較して大きく形成されることになる。これは、開口９３６は、プロセスルールやデザインルールに従ってその最小線幅が決まるのに対して、高濃度不純物領域に達する開口は、自己整合的に形成されることでより微細化されるためである。
【０１０７】
その後、上記高濃度不純物領域に達する開口及び開口９３６を介して、島状半導体膜９０６の高濃度不純物領域９３４及び導電膜９２０に接する導電膜を形成する。該導電膜は、ＣＶＤ法やスパッタリング法等により形成することができる。材料としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。また、上記導電膜は、単層構造としても良いし、積層構造としても良い。本実施の形態においては、チタンとアルミニウムとチタンとの三層構造とする場合を示す。
【０１０８】
上記導電膜を選択的にエッチングすることにより、ソース電極又はドレイン電極（ソース配線又はドレイン配線）として機能する導電膜９３８、導電膜９４０及び導電膜９４２、導電膜９２０と接続されて配線として機能する導電膜９４４、導電膜９４６及び導電膜９４８を形成する（図１６（Ｃ）、図１７（Ｄ）参照）。以上の工程により、島状半導体膜９０６と、ソース電極又はドレイン電極として機能する導電膜との接続を自己整合的に形成した薄膜トランジスタが完成する。
【０１０９】
本実施の形態において示した方法により、ソース電極又はドレイン電極の接続関係を自己整合的に形成することができるため、トランジスタの構造を微細化することができる。つまり、半導体素子の集積度を向上することができるようになる。また、チャネル長や低濃度不純物領域の長さを自己整合的に規定することができるため、微細化において問題となるチャネル抵抗のばらつきを抑制することができる。すなわち、特性の優れたトランジスタを提供することができる。
【０１１０】
（実施の形態５）
本実施の形態では、上記実施の形態で示した薄膜トランジスタを適用した半導体装置の具体的な態様について図面を参照して説明する。
【０１１１】
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図８はマイクロプロセッサ５００の構成例を示すブロック図である。
【０１１２】
マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ５０９、およびメモリインターフェース５１０を有している。
【０１１３】
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。
【０１１４】
演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図８に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
【０１１５】
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図９は、このような半導体装置の構成例を示すブロック図である。図９に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
【０１１６】
図９に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、インターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
【０１１７】
ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。
【０１１８】
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。
【０１１９】
例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。
【０１２０】
クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
【０１２１】
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。
【０１２２】
中央処理ユニット５２５は、インターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。インターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
【０１２３】
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。
【０１２４】
次に、図１０、図１１を用いて、表示装置について説明する。
【０１２５】
図１０は液晶表示装置を説明するための図面である。図１０（Ａ）は液晶表示装置の画素の平面図であり、図１０（Ｂ）は、Ｊ−Ｋ切断線による図１０（Ａ）の断面図である。
【０１２６】
図１０（Ａ）に示すように、画素は、単結晶半導体膜３２０、単結晶半導体膜３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体膜３２０を電気的に接続する電極３２８を有する。単結晶半導体膜３２０は、ベース基板３００上に設けられた単結晶半導体膜から形成された層であり、画素のＴＦＴ３２５を構成する。
【０１２７】
ＳＯＩ基板には上記実施の形態で示したＳＯＩ基板が用いられている。図１０（Ｂ）に示すように、ベース基板３００上に、絶縁膜３２１を介して単結晶半導体膜３２０が積層されている。ベース基板３００としては、ガラス基板を用いることができる。ＴＦＴ３２５の単結晶半導体膜３２０は、ＳＯＩ基板の単結晶半導体膜をエッチングにより素子分離して形成された膜である。単結晶半導体膜３２０には、チャネル形成領域３４０、不純物元素が添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。
【０１２８】
層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板３００と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。
【０１２９】
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図１１を参照して説明する。図１１（Ａ）はＥＬ表示装置の画素の平面図であり、図１１（Ｂ）は、Ｊ−Ｋ切断線による図１１（Ａ）の断面図である。
【０１３０】
図１１（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体膜４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０３、４０４は、ベース基板上に設けられた単結晶半導体膜から形成された層である。
【０１３１】
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
【０１３２】
表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図１１（Ｂ）に示すように、半導体膜４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板は、上記実施の形態で作製したＳＯＩ基板が用いられている。
【０１３３】
表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板３００に固定されている。
【０１３４】
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。ＳＯＩ基板の作製工程、およびゲッタリング工程を含む製造方法でＥＬ表示を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
【０１３５】
つまり、ＳＯＩ基板を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。
【０１３６】
図１４は、本発明を適用した携帯電話の一例であり、図１４（Ａ）が正面図、図１４（Ｂ）が背面図、図１４（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話は、筐体７０１及び筐体７０２二つの筐体で構成されている。携帯電話は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０１３７】
携帯電話は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。
【０１３８】
また、携帯電話には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１３９】
重なり合った筐体７０１と筐体７０２（図１４（Ａ）に示す。）は、スライドさせることが可能であり、スライドさせることで図１４（Ｃ）のように展開する。表示部７０３には、実施の形態２及び実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。
【０１４０】
スピーカ７０４及びマイクロフォン７０５を用いることで、携帯電話は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
【０１４１】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１４（Ａ））をスライドさせることで、図１４（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作でカーソルの操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
【０１４２】
筐体７０２の裏面（図１４（Ｂ））には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。
【０１４３】
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
【０１４４】
本実施の形態にて説明した各種電子機器は、上述のトランジスタ及び表示装置の作製方法を適用して作製することができるため、本発明を適用することで、これらの電子機器の表示特性及び生産性等を向上させることができる。
【符号の説明】
【０１４５】
１０１    貼り合わせ室
１０３    加熱ガス供給ユニット
１０５    第１のステージ
１０７    第２のステージ
１０９    第１のカセット室
１１０    第２のカセット室
１１１    第１の搬送手段
１１３    第２の搬送手段
１１５    第３の搬送手段
１１９    受け渡しステージ
１２１    第１の基板
１２２    第２の基板
１２３    ステージ格納室
１２５    温度センサー
１２７    温度制御ユニット
１２９    仕切弁
１３１    搬送室
１４０    トレイ
２０４    脆化層
【図１】
0005409041.tif 000002
【図２】
0005409041.tif 000003
【図３】
0005409041.tif 000004
【図４】
0005409041.tif 000005
【図５】
0005409041.tif 000006
【図６】
0005409041.tif 000007
【図７】
0005409041.tif 000008
【図８】
0005409041.tif 000009
【図９】
0005409041.tif 000010
【図１０】
0005409041.tif 000011
【図１１】
0005409041.tif 000012
【図１２】
0005409041.tif 000013
【図１３】
0005409041.tif 000014
【図１４】
0005409041.tif 000015
【図１５】
0005409041.tif 000016
【図１６】
0005409041.tif 000017
【図１７】
0005409041.tif 000018