(57)【特許請求の範囲】
【請求項１】
基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極を有する圧電薄膜素子において、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、
前記基板表面に対して（１１１）優先配向したＰｔ薄膜からなり、
立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有しており、
前記結晶構造の結晶軸のうち２軸以下のある特定の軸に優先的に配向しており、
前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０°以上３０°以下の範囲にある格子面間隔ａ’の比ｃ／ａ’が、０．９９２以上０．９９９以下の範囲にあるように構成されており、
印加電界を０．６７ＭＶ／ｍとしたときの初期の圧電定数が４０以上であり、１億回動作後の圧電定数が初期の圧電定数の７０％以上である圧電薄膜素子。
【請求項２】
基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極を有する圧電薄膜素子において、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、
前記基板表面に対して（１１１）優先配向したＰｔ薄膜からなり、
立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有しており、
前記結晶構造の結晶軸のうち２軸以下のある特定の軸に優先的に配向しており、
前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０から３０°の間にある格子面間隔ａ’の比ｃ／ａ’から求められる内部応力σΦが、０．１３７ＧＰａ以上１．１０４ＧＰａ以下の範囲にあるように構成されており、
印加電界を０．６７ＭＶ／ｍとしたときの初期の圧電定数が４０以上であり、１億回動作後の圧電定数が初期の圧電定数の７０％以上である圧電薄膜素子。
【請求項３】
請求項１又は２に記載の圧電薄膜素子において、前記下部電極は、二乗平均粗さ（Ｒｍｓ）が０．８ｎｍ以上１．１ｎｍ以下であり、算術平均粗さ（Ｒａ）が０．６ｎｍ以上０．９ｎｍ以下となるように構成されている圧電薄膜素子。
【請求項４】
請求項１乃至３のいずれかに記載の圧電薄膜素子において、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、柱状構造の結晶粒で構成された集合組織を有している圧電薄膜素子。
【請求項５】
請求項１乃至４のいずれかに記載の圧電薄膜素子において、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、前記基板面に対して平行方向に引張応力状態の歪を有する圧電薄膜素子。
【請求項６】
請求項１乃至５のいずれかに記載の圧電薄膜素子において、前記基板はＳｉ基板である圧電薄膜素子。
【請求項７】
請求項１乃至６のいずれかに記載の圧電薄膜素子と、電圧印加手段又は電圧検出手段とを備えた圧電薄膜デバイス。
【請求項８】
基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極をスパッタリング法によりそれぞれ形成する圧電薄膜素子の製造方法において、
前記下部電極及び前記上部電極のうち少なくとも前記下部電極を、前記基板表面に対して（１１１）優先配向したＰｔ薄膜からなると共に、立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有し、前記結晶構造のうち２軸以下のある特定の軸に優先的に配向するよう成膜し、
かつ前記下部電極の成膜温度、前記下部電極の膜厚、成膜後の熱処理温度を制御して、前記下部電極を、前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０°から３０°の間にある格子面間隔ａ’の比ｃ／ａ’が、０．９９２以上０．９９９以下の範囲内となるようにすることで、印加電界を０．６７ＭＶ／ｍとしたときの初期の圧電定数が４０以上であり、１億回動作後の圧電定数が初期の圧電定数の７０％以上であるようにした
圧電薄膜素子の製造方法。
【請求項９】
基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極をスパッタリング法によりそれぞれ形成する圧電薄膜素子の製造方法において、
前記下部電極及び前記上部電極のうち少なくとも前記下部電極を、前記基板表面に対して（１１１）優先配向したＰｔ薄膜からなると共に、立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有しており、前記結晶構造の結晶軸のうち２軸以下のある特定の軸に優先的に配向するよう成膜し、
かつ前記下部電極の成膜温度、前記下部電極の膜厚、成膜後の熱処理温度を制御して、
前記下部電極を、前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０から３０°の間にある格子面間隔ａ’の比ｃ／ａ’から求められる内部応力σΦが、０．１３７ＧＰａ以上１．１０４ＧＰａ以下の範囲となるようにすることで、印加電界を０．６７ＭＶ／ｍとしたときの初期の圧電定数が４０以上であり、１億回動作後の圧電定数が初期の圧電定数の７０％以上であるようにした圧電薄膜素子の製造方法。
【請求項１０】
請求項８又は９に記載の圧電薄膜素子の製造方法において、前記下部電極を成膜する際、二乗平均粗さ（Ｒｍｓ）が０．８ｎｍ以上１．１ｎｍ以下であり、算術平均粗さ（Ｒａ）が０．６ｎｍ以上０．９ｎｍ以下となるように、前記下部電極を成膜する圧電薄膜素子の製造方法。
【請求項１１】
請求項８乃至１０のいずれかに記載の圧電薄膜素子の製造方法において、
前記下部電極及び前記上部電極のうち少なくとも前記下部電極を、前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が０°より大きく４０°以下の範囲にある格子面間隔ａ’を測定することにより評価する工程を有する圧電薄膜素子の製造方法。
【請求項１２】
前記傾斜角度が１０°以上３０°以下の範囲にある格子面間隔ａ’を測定することにより前記下部電極を評価する工程を有する請求項１１に記載の圧電薄膜素子の製造方法。
【請求項１３】
前記格子面間隔ｃと前記格子面間隔ａ’との比ｃ／ａ’を測定することにより前記下部電極を評価する工程を有する請求項１１または１２に記載の圧電薄膜素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ニオブ酸リチウムカリウムナトリウムなどを用いた圧電薄膜素子、その製造方法及び圧電薄膜デバイスに関する。
【背景技術】
【０００２】
圧電体は種々の目的に応じて様々な圧電素子に加工され、特に電圧を加えて変形を生じさせるアクチュエータや、逆に素子の変形から電圧を発生するセンサなどの機能性電子部品として広く利用されている。アクチュエータやセンサの用途に利用されている圧電体としては、大きな圧電特性を有する鉛系の誘電体、特にＰＺＴと呼ばれるＰｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３系のペロブスカイト型強誘電体がこれまで広く用いられており、一般には個々の元素からなる酸化物を焼結することにより形成されている。また、近年では環境への配慮から鉛を含有しない圧電体の開発が切望されており、ニオブ酸リチウムカリウムナトリウム（一般式：（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１、０＜ｙ＜１、０＜ｚ＜１、ｘ＋ｙ＋ｚ＝１）等の開発が進められている。このニオブ酸リチウムカリウムナトリウムは、ＰＺＴに匹敵する圧電特性を有することから、非鉛圧電材料の有力な候補として期待されている。
【０００３】
一方、現在、各種電子部品の小型かつ高性能化が進むにつれ、圧電素子においても小型化と高性能化が強く求められるようになった。しかしながら、従来からの製法である焼結法を中心とした製造方法により作製した圧電材料は、その厚みが特に１０μｍ以下の厚さになると、材料を構成する結晶粒の大きさに近づき、その影響が無視できなくなる。そのため、特性のばらつきや劣化が顕著になるといった問題が発生し、それを回避するために、焼結法に変わる薄膜技術等を応用した圧電体の形成法が近年研究されるようになってきた。
【０００４】
近年、ＲＦスパッタリング法で形成したＰＺＴ薄膜が高精細高速インクジェットプリンタのヘッド用アクチュエータや、小型低価格のジャイロセンサとして実用化されている（例えば、特許文献１、非特許文献１参照）。また、鉛を用いないニオブ酸リチウムカリウムナトリウムの圧電薄膜を用いた圧電薄膜素子も提案されている（例えば、特許文献２参照）。
【０００５】
これらの圧電素子を駆動させるには、圧電膜に対して電界（電圧）を印加させなければならない。そのためには、電極と呼ばれる導電性材料を圧電膜の上下に配置することが必要である。一般に、圧電膜や高誘電率膜や強誘電性薄膜などの電極としては、耐環境性に優れた白金（以下、Ｐｔと呼ぶ）を用いられることが多い。また、その他にも、電極層の種類として、Ｒｕ、Ｉｒ、Ｓｎ、Ｉｎ乃至それらの酸化物や圧電薄膜中に含む元素との化合物で構成される単層、あるいはそれらの層を含む積層体がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−２８６９５３号公報
【特許文献２】特開２００７−１９３０２号公報
【非特許文献】
【０００７】
【非特許文献１】中村僖良  監修  圧電材料の高性能化と先端応用技術  （サイエンス＆テクノロジー刊  ２００７年）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したように圧電薄膜として非鉛圧電薄膜を形成することにより、環境負荷を低減させた高精細高速インクジェットプリンタ用ヘッドや小型低価格なジャイロセンサを作成することができる。その具体的な候補として、ニオブ酸リチウムカリウムナトリウムの薄膜化の基礎研究が進められている。また応用面における低コスト化においては、Ｓｉ基板やガラス基板の上に当該圧電薄膜を制御良く形成する技術を確立することも不可欠である。
【０００９】
しかしながら、従来の技術では、高い圧電特性を均一に持つ圧電薄膜素子を得ることができず、圧電薄膜素子の製造歩留まりが悪く、高い信頼性を持つ圧電薄膜デバイスが得られなかった。その結果、Ｓｉ基板を用いてアクチュエータやセンサを作製する場合、長寿命かつ高い圧電定数を示す非鉛系デバイスを安定に生産することができなかった。
【００１０】
本発明の目的は、上記課題を解決するために、所望の圧電特性を均一に持つ圧電薄膜素子を提供するとともに、圧電薄膜素子の製造歩留りを向上することが可能な圧電薄膜素子の製造方法、及び高信頼性を実現することが可能な圧電薄膜デバイスを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様によれば（クレーム１）、基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極を有する圧電薄膜素子において、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、
立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有しており、
前記結晶構造の結晶軸のうち２軸以下のある特定の軸に優先的に配向しており、
前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０°以上３０°以下の範囲にある格子面間隔ａ’の比ｃ／ａ’が、０．９９２以上０．９９９以下の範囲にあるように構成されており、
印加電界を０．６７ＭＶ／ｍとしたときの初期の圧電定数が４０以上であり、１億回動作後の圧電定数が初期の圧電定数の７０％以上である圧電薄膜素子が提供される。
【００１２】
本発明の他の態様によれば、基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極を有する圧電薄膜素子において、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、
立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有しており、
前記結晶構造の結晶軸のうち２軸以下のある特定の軸に優先的に配向しており、
前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０から３０°の間にある格子面間隔ａ’の比ｃ／ａ’から求められる内部応力σΦが、０．１３７ＧＰａ以上１．１０４ＧＰａ以下の範囲にあるように構成されており、
印加電界を０．６７ＭＶ／ｍとしたときの初期の圧電定数が４０以上であり、１億回動作後の圧電定数が初期の圧電定数の７０％以上である圧電薄膜素子が提供される。 
【００１３】
本発明のさらに別な態様によれば、基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極をスパッタリング法によりそれぞれ形成する圧電薄膜素子の製造方法において、
前記下部電極及び前記上部電極のうち少なくとも前記下部電極を、立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有し、前記結晶構造のうち２軸以下のある特定の軸に優先的に配向するよう成膜し、
かつ前記下部電極の成膜温度、前記下部電極の膜厚、成膜後の熱処理温度を制御して、前記下部電極を、前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０°から３０°の間にある格子面間隔ａ’の比ｃ／ａ’が、０．９９２以上０．９９９以下の範囲内となるようにすることで、印加電界を０．６７ＭＶ／ｍとしたときの初期の圧電定数が４０以上であり、１億回動作後の圧電定数が初期の圧電定数の７０％以上であるようにした
圧電薄膜素子の製造方法が提供される。
【００１４】
本発明のさらに別な態様によれば、基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極をスパッタリング法によりそれぞれ形成する圧電薄膜素子の製造方法において、
前記下部電極及び前記上部電極のうち少なくとも前記下部電極を、立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有しており、前記結晶構造の結晶軸のうち２軸以下のある特定の軸に優先的に配向するよう成膜し、
かつ前記下部電極の成膜温度、前記下部電極の膜厚、成膜後の熱処理温度を制御して、前記下部電極を、前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０から３０°の間にある格子面間隔ａ’の比ｃ／ａ’から求められる内部応力σΦが、０．１３７ＧＰａ以上１．１０４ＧＰａ以下の範囲となるようにすることで、印加電界を０．６７ＭＶ／ｍとしたときの初期の圧電定数が４０以上であり、１億回動作後の圧電定数が初期の圧電定数の７０％以上であるようにした圧電薄膜素子の製造方法が提供される。
【発明の効果】
【００１５】
本発明によれば、次に挙げる一つ又はそれ以上の効果を有する。
（１）所望の圧電特性を均一に持たせることができる。
（２）また、製造歩留りを向上することができる。
（３）さらに高信頼性を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例１の下部電極を用いた圧電薄膜形成前の断面図である。
【図２】本発明の実施例１の原子間力顕微鏡で測定されたＰｔ電極の表面形状写真である。
【図３】本発明の実施例１のＰｔ電極の結晶構造である。
【図４】本発明の実施例１のＰｔ電極の２θ／θスキャンのＸ線回折パターンの一例である。
【図５】本発明の実施例１の圧電薄膜を用いた圧電体素子の断面図である。
【図６】本発明の実施例１の圧電薄膜素子における２θ／θスキャンのＸ線回折パターンの一例である。
【図７】本発明の実施例２のＰｔ電極の格子歪測定における実験配置図である。
【図８】本発明の実施例２の（１１１）優先配向のＰｔ電極における広域逆格子マッピングのシミュレーションの例である。
【図９】本発明の実施例２の（１１１）優先配向のＰｔ電極における広域逆格子マッピングの測定結果の例である。
【図１０】本発明の実施例２の説明図であって、図１０（ａ）はＰｔ電極の結晶構造を結晶軸ａとｂの合成軸に沿った方向で眺めた図、図１０（ｂ）はＰｔ電極の結晶構造を結晶軸ｃに沿った方向で眺めた図である。
【図１１】本発明の実施例２のスパッタリング法におけるＰｔ電極の成膜温度と格子定数ｃ及びａ’との相関図である。
【図１２】本発明の実施例３のスパッタリング法におけるＰｔ電極の成膜温度に対する格子歪パラメータｃ／ａ’の変化を示した図である。
【図１３】本発明の実施例３のスパッタリング法で成膜したＰｔ電極の膜厚と格子定数ｃ及びａ’との相関図である。
【図１４】本発明の実施例３のスパッタリング法で成膜したＰｔ電極の膜厚に対する格子歪パラメータｃ／ａ’の変化を示した図である。
【図１５】本発明の実施例３のスパッタリング法で成膜したＰｔ電極の熱処理有無による格子定数ｃ及びａ’の比較図である。
【図１６】本発明の実施例３のスパッタリング法で成膜したＰｔ電極の熱処理温度と格子定数ｃ及びａ’との相関図である。
【図１７】本発明の実施例４のＰｔ下部電極を用いた圧電体素子における、Ｐｔ電極の格子歪パラメータｃ／ａ’と圧電定数との相関図である。
【図１８】本発明の実施例４のＰｔ下部電極を用いた圧電体素子におけるＰｔ電極について、格子歪パラメータｃ／ａ’が０．９９７８から０．９９８６の間における圧電定数との相関図である。
【図１９】本発明の実施例４に係る圧電特性評価測定の方法を示す説明図である。
【図２０】本発明の実施例４に係る圧電薄膜素子の信頼性評価結果を示す説明図である。
【図２１】本発明の実施例４のＫＮＮ圧電薄膜を用いた圧電薄膜素子の断面図である。
【図２２】本発明の一実施の態様の圧電薄膜デバイスの断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係る圧電薄膜素子、その製造方法及び圧電薄膜デバイスの実施の形態を説明する。本実施の形態の説明の前に、本発明の知見について説明する。
【００１８】
（本発明の知見）
本実施の形態の対象となる圧電薄膜素子は、Ｓｉ基板上に形成した下部電極上に、圧電薄膜素子の基幹部位にあたる非鉛系圧電薄膜のニオブ酸リチウムカリウムナトリウム膜を形成したものである。
そのような圧電薄膜素子の基幹部位にあたる非鉛系の圧電薄膜において、従来、その基幹部位の周辺材料の一つである電極材料の原子レベル構造を定量的にかつ精密に制御することや管理することを行っていなかった。したがって、圧電薄膜素子内において、電極構造が形成部位によって異なることがあるため、大面積の基板上に形成された圧電薄膜の圧電定数が不均一となり、製造上の歩留り低下原因の一つとなっていた。
このような圧電薄膜素子を、長寿命かつ高圧電定数を持つように安定に生産するためには、上記基幹部位の周辺材料の一つである下部電極材料の原子レベル構造を定量的にかつ精密に制御することや管理することを行う必要がある。当該圧電薄膜素子の特性決定要因の一つにＰｔ下部電極層の歪があるからである。
【００１９】
そのためには、まず、当該圧電薄膜の初期の結晶成長状態を決定する下部電極について、その結晶構造を精度良く安定に作製する必要がある。つぎに、作製した下部電極の歪を精度良く測定する必要がある。下部電極の歪は、Ｉｎ−ｐｌａｎｅＸ線回折法等で基板面に平行な方向と法線方向の格子面間隔の比を求めることが可能である。
【００２０】
一般に良く用いられるＰｔなどの電極層については、その上部に形成される誘電薄膜や圧電薄膜などの結晶配向性を制御するために、電極層の結晶配向性に関し、特定軸方向に優先配向させることが多い。このように配向した構造を有する薄膜の中には、配向する格子面によっては、Ｉｎ−ｐｌａｎｅＸ線回折法等で基板面に平行な方向と法線方向の格子面間隔の比を原理的に求めることができないものが存在する。
【００２１】
本発明の実施の形態の一つである（１１１）優先配向のＰｔ電極層についても、前記と同じ理由から、その結晶格子の歪量を解析できず、明確な指標がなかった。ゆえに（１１１）優先配向のＰｔ電極層について、歪量の制御を精密に行うことは困難であった。そのため、従来は、当該電極層の歪について、引張状態にあるのか圧縮状態にあるのかは、基板自身のそり量を測定する光てこ法を用いた低精度の評価結果をもとに電極層の作製を行っていた。
【００２２】
しかし、近年、上下部電極層の薄膜化やデバイスの小型化に伴い、薄膜が形成された基板のそり量の絶対値が小さくなることや測定に要する十分な面積が得られなくなったため
、光てこ法による歪量の高精度の評価は更に困難となってきた。その結果、Ｐｔ下部電極層の歪について、精密な制御が不可能となったため、所望の高い圧電定数を有する小型の非鉛系圧電素子を安定に生産することができなかった。
【００２３】
そこで、上述したような知見に基づいて、本発明の一実施の形態では、非鉛系圧電薄膜のニオブ酸リチウムカリウムナトリウム膜の圧電特性を厳密に管理および制御するために、当該圧電薄膜の初期の結晶成長状態を決定するＰｔ下部電極について、その結晶構造を精度良く安定に製造すべく、スパッタリング法を採用した。スパッタリング法で製造した下部電極層は、（１１１）面など所望の方向に優先配向している。
また、スパッタリング法で製造した前記下部電極について、その格子歪及び内部応力に注目し、Ｘ線回折法等を用いた新しく考案した格子歪の解析方法を適用することにより、厳密な構造解析を行うことにより電極層の作製条件の最適化を図った。この解析方法を適用しながら、電極層の作製条件である成膜温度、成膜ガス及び真空度などの最適化を行う。これにより、原子レベル構造に基づいた適切な格子歪を有する下部電極層が実現される。
なお、前記Ｘ線回折法等とは、Ｘ線回折法及び、その他の格子面間隔を見積もることができる構造解析法：例えば透過電子顕微鏡や電子線回折や広域Ｘ線吸収微細構造解析法等である。
【００２４】
（一実施の形態）
以下、本発明の一実施の形態の圧電薄膜素子の構成、スパッタリング法を用いた下部電極の製造方法、及び下部電極の格子歪解析方法について説明する。
【００２５】
（圧電薄膜素子の構成）
本実施の形態の圧電薄膜素子は、図５に示すように、基板１と前記基板１の表面に形成される酸化膜（図示せず）と、前記酸化膜上に形成される下部電極３と、前記下部電極３上に形成されるペロブスカイト型の圧電薄膜６とを有する。前記圧電薄膜６は、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）であり、前記下部電極３を所定方向に配向して形成させ、前記圧電薄膜６を前記下部電極３に対し所定方向に優先配向させている。
【００２６】
前記基板１には、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＳｒＴｉＯ３基板、ＳｒＲｕＯ３基板、ガラス基板、石英ガラス基板、ＧａＡｓ基板、ＧａＮ基板、サファイア基板、Ｇｅ基板、ステンレス基板などが挙げられる。特に、低価格でかつ工業的に実績のあるＳｉ基板が望ましい。
【００２７】
前記基板１の表面に形成される前記酸化膜は、Ｓｉ基板を用いる場合、熱酸化により形成される熱酸化膜ＳｉＯ２や、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成されるＳｉ酸化膜などが挙げられる。なお、前記酸化膜を形成せずに、石英ガラス（ＳｉＯ２）、ＭｇＯ、ＳｒＴｉＯ３、ＳｒＲｕＯ３基板などの酸化物基板上に、直接Ｐｔ電極などの下部電極層を形成しても良い。
【００２８】
前記下部電極３は、ＰｔもしくはＰｔを主成分とする合金からなる電極層、またはこれらを積層した構造の電極層を含む電極層であることが望ましい。また、前記下部電極３は、（１１１）面に配向して形成されるのが好ましく、基板とＰｔもしくはＰｔを主成分とする合金化からなる電極層との間に、基板との密着性を高めるための接着層を設けても良い。Ｐｔ下部電極の成膜後、酸素中や不活性ガス中あるいは両者の混合ガス、またあるいは大気中あるいは真空中で加熱処理を行ってもよい。また前記下部電極３としては、Ａｕでも良く、またＰｔ合金、Ｉｒ、Ｒｕ、Ａｕを含む合金、ＩｎやＳｎを含む導電性酸化物であっても良い。
【００２９】
なお、下部電極３の作製条件によって、電極薄膜の結晶配向性の状態が変化するとともに、電極薄膜の格子歪が圧縮応力あるいは引張応力へと変化することもある。また、応力のない状態、すなわち無歪の状態の場合もある。また、下部電極の作製条件によって、その上に形成する圧電薄膜の結晶配向性の状態が変化するとともに、その圧電薄膜の内部応力（歪）が圧縮応力あるいは引張応力へと変化することもある。また、応力のない状態、すなわち無歪の状態の場合もある。
【００３０】
（スパッタリング法を用いた下部電極の製造方法）
特に本発明の一実施態様では、量産実績のある成膜法であるスパッタリング法を用いて、多結晶あるいはエピタキシャル成長させた単結晶の下部電極の作製を行っている。この場合の代表的なＰｔ下部電極の作製条件の制御パラメータは次の通りである。
【００３１】
作製条件の制御パラメータの一つである成膜時のスパッタ電力（Ｐｏｗｅｒ）については、それを増加させることで、Ａｒイオンなどのエネルギー粒子の衝撃により、多くのスパッタ粒子を強制的に基板上に打ち込み、結果として最適な格子歪を有する高配向なＰｔ下部電極を作製する。この場合において、スパッタリング用ターゲットとして、例えば円板状の金属ターゲットを用い、成膜時のスパッタリング投入電力は５０Ｗ〜５００Ｗであり、スパッタリング用ガスには例えば１００％ＡｒガスまたＯ２混合ガス、あるいはＨｅまたはＮｅまたはＫｒまたはＮ２など少なくとも一つ以上の不活性ガスが混合したガスを使用している。
【００３２】
また、成膜温度を格子歪の制御パラメータとして注目し、（１１１）優先配向かつ、有効な格子歪量となるよう、室温から８００℃の範囲、より好ましくはが２００℃〜５００℃の範囲で、最適な格子歪を有するＰｔ下部電極層を作製する。
【００３３】
更に成膜後の熱処理温度についても室温から８００℃の範囲で制御し、最適な格子歪を内在するＰｔ下部電極の作製を実現している。
【００３４】
Ｐｔ下部電極の作製条件は、上述したスパッタ電力及びスパッタリング用ガス、成膜温度、及び成膜後の熱処理温度に限定されない。その他の作製条件として、例えば、基板・ターゲット間距離、基板の回転、圧電薄膜作製条件、Ｐｔ下部電極の膜の膜厚、接着層、Ｐｔ下部電極層の表面凹凸、基板等を挙げることができる。以下、これらについて説明する。
【００３５】
成膜される側の基板と原料であるスパッタリング用ターゲットとの間の距離を５０から１５０ｍｍの間に設定することで、均質なＰｔ下部電極を作製することが可能である。
【００３６】
更に、成膜中において，固定されたスパッタリング用ターゲットに対して，基板を自転と公転させることによって、大きな面積を有する基板（ウェハ）上におけるＰｔ下部電極の格子歪分布を均一化することができる。
【００３７】
また、本実施の形態のＰｔ下部電極上に形成する圧電薄膜についても、スパッタリング投入電力を５０〜５００Ｗに、成膜装置内に導入されるガス圧力を数１０Ｐａ以下に制御し、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどのスパッタ動作ガスに対して、０．１％以上のＯ２やＮ２やＨ２Ｏなどを含有させることによって、高い圧電定数を示すニオブ酸リチウムカリウムナトリウム膜を備えた圧電薄膜素子をウェハ内において均質にかつ歩留まり良く作製することができる。
【００３８】
また、Ｐｔ下部電極の膜厚がその格子歪量との間に密接な相関があり、適切な膜厚に設
計することによっても、同様な圧電特性向上の効果が期待できる。
【００３９】
更に、電極層表面の平滑性をも向上するため、基板との接着層であるＴｉ層の均一性を向上させるべく、０．１から数ｎｍの表面平滑なＴｉを形成し、その上部にＰｔ下部電極を形成することで、Ｐｔ下部電極の表面粗さを数ｎｍの大きさに低減かつ制御することを可能にした。
【００４０】
更にＰｔ下部電極の膜厚を精密に制御して、Ｐｔ下部電極の表面凹凸を小さくさせ、多結晶であるＰｔ下部電極について、その結晶粒子のサイズを均一になるように制御して形成することも可能にした。
【００４１】
また、Ｐｔ下部電極を形成する基板の候補としては、上述したＳｉ、ＭｇＯ、ＺｎＯ、ＳｒＴｉＯ３、ＳｒＲｕＯ３、ガラス、石英ガラス、ＧａＡｓ、ＧａＮ、サファイア、Ｇｅ、ステンレス等の結晶あるいは非晶質、あるいはそれらの複合体等が望ましい。それらの基板上に、接着層や下部電極層を形成し、その上部にニオブ酸リチウムカリウムナトリウム膜を形成した圧電薄膜素子について、ニオブ酸リチウムカリウムナトリウム膜の結晶配向性を詳細に比較して、実際に、優先配向性を厳密に制御できる基板の選定をすすめるとよい。
【００４２】
更に、ニオブ酸リチウムカリウムナトリウム膜の優先配向性をより確実に実現するために、上記の実施の形態において、ニオブ酸リチウムカリウムナトリウム膜そのものの成膜温度、スパッタリング動作ガスの種類、動作ガス圧力、真空度、投入電力、及び成膜後の熱処理について、圧電特性が向上する結晶配向性を有する当該圧電薄膜の作製条件を見出し、最適化を図ることで達成するのも良い。このとき、上記圧電薄膜は、結晶系としては擬立方晶あるいは正方晶あるいは斜方晶であり、その少なくとも一部にＡＢＯ３の結晶あるいは非晶質あるいは両者の混合した組成でも良い。ここで、ＡはＬｉ、Ｎａ、Ｋ、Ｐｂ、Ｌａ、Ｓｒ、Ｎｄ、Ｂａ、及びＢｉの中から少なくとも１つの元素、ＢはＺｒ、Ｔｉ、Ｍｎ、Ｍｇ、Ｎｂ、Ｓｎ、Ｓｂ、Ｔａ及びＩｎの中から選択される少なくとも１つの元素でも良く、Ｏは酸素である。特に、ＫＮＮ薄膜の形成時には、基板加熱を４００℃〜５００℃の範囲で行い、ＡｒとＯ２の５：５の混合ガスまたはＡｒガスまたはＨｅまたはＮｅまたはＫｒまたはＮ２など少なくとも一つ以上の不活性ガスが混合したガスによるプラズマでスパッタリング成膜を実施した。また、成膜後においても酸素中や不活性ガス中あるいは両者の混合ガス、またあるいは大気中あるいは真空中で加熱処理を行うとよい。
【００４３】
（下部電極の格子歪解析方法）
前述したように、結晶軸が優先配向された下部電極において、配向する格子面によっては、Ｘ線回折法で基板面に平行な方向と法線方向の格子面間隔の比ｃ／ａを原理的に求めることができない。これは、基板面に対する法線方向（χ＝０°）では確認できる優先配向の回折ピークが、基板面に平行な方向（χ＝９０°）では確認できないため、サンプルをχ＝９０°に再配置させた状態にして格子面間隔を測定するＩｎ−ｐｌａｎｅ法では、格子面間隔ａを測定できないからである。
【００４４】
後述する実施例２によれば、Ｐｔ下部電極が（１１１）優先配向の場合、その回折ピークは、χ〜７０°で確認できる。したがって、下部電極が、立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有しており、前記結晶構造の結晶軸のうち２軸以下のある特定の軸に優先的に配向している場合、その回折ピークの確認できる想定範囲は６０°以上８０°以下であると考えられ、より広い範囲でみれば５０°以上９０°未満であると考えられる。これは、基板面からの傾斜角度からみれば、０°より大きく４０°以下の範囲、より好ましくは１０°以上３０°以下の範囲ということになる。そして、これらの角度範囲内であれば、解析結果は、ほ
ぼ基板面内に平行な方向の構造情報であるとみなせ、格子面間隔ａ’を測定できる。既存の格子面間隔ｃと上記格子面間隔ａ’との比を求める測定方法が既述した新しく考案した格子歪の解析方法である。
【００４５】
本発明の一態様における多結晶あるいはエピタキシャル成長させた単結晶のＰｔ下部電極は、基板面に対して法線方向の格子定数ｃと、基板面に対して１０°から３０°程度傾斜した方向の格子定数ａ’とから求めた比（以下、格子歪パラメータという）であるｃ／ａ’を、一定の比率の範囲内におさまるように精密に制御させたものである。
【００４６】
このｃ／ａ’は、（１１１）優先配向したＰｔ電極の格子歪量を明確に現した構造パラメータであり，圧電性薄膜の特性向上の鍵となる制御パラメータである。実際には、最適なｃ／ａ’を達成すべく，赤外線ランプによる熱輻射、レーザー照射あるいは伝熱板等を介したヒータ加熱による熱伝導などを用いて、成膜温度、熱処理温度などが一定の範囲となるように制御する。
【００４７】
本発明の一態様においては、基板上の少なくとも下部電極、圧電薄膜及び上部電極の積層構造よりなる圧電薄膜素子において、該下部電極の格子歪量について、基板面からの傾斜角度が１０°から３０°の間にある格子面間隔ａ’、及び法線方向の格子面間隔ｃを用いて、これら前記の２つの格子面間隔比であるｃ／ａ’で表し、当該ｃ／ａ’が好ましくは１に近くなる０．９９２以上０．９９９以下、より好ましくはｃ／ａ’が０．９９３以上０．９９８以下の範囲に精密に設定している。これによって、非鉛圧電体の圧電特性を自由に制御あるいは向上させることができる。
【００４８】
また、本発明の他の実施態様においては、前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０°から３０°の間にある格子面間隔ａ’の比ｃ／ａ’から求められる内部応力σΦが、好ましくは０．１３７ＧＰａ以上１．１０４ＧＰａ以下、より好ましくは０．２７４ＧＰａ以上０．９６５ＧＰａ以下の範囲に精密に設定している。これによっても、非鉛圧電体の圧電特性を自由に制御あるいは向上させることができる。
【００４９】
［圧電薄膜素子の製造方法］
本発明の一実施の形態の圧電薄膜素子の製造方法は、基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極をスパッタリング法によりそれぞれ形成する製造方法であって、前記下部電極及び前記上部電極のうち少なくとも前記下部電極を、立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有し、前記結晶構造のうち２軸以下のある特定の軸に優先的に配向するよう成膜する工程と、前記下部電極の成膜温度、電極膜の膜厚、または成膜後の熱処理温度のいずれか一つ又は二つ以上を制御して、前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０°から３０°の間にある格子面間隔ａ’の比ｃ／ａ’が、０．９９２以上０．９９９以下の範囲内にあるようにする工程とを含む。
【００５０】
また、他の実施の形態の圧電薄膜素子の製造方法は、前記下部電極及び前記上部電極のうち少なくとも前記下部電極を、前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が０°より大きく４０°以下の範囲にある格子面間隔ａ’を測定することにより評価する工程を含むものである。
【００５１】
［圧電薄膜デバイス］
さらに、本発明の一実施の形態の圧電薄膜デバイスは、上記圧電薄膜素子を装置化したものである。図２２に示すように、圧電薄膜デバイスは、基板１上に接着層２、および下
部電極３、（ＮａｘＫｙＬｉｚ）ＮｂＯ３圧電薄膜（ＫＮＮ薄膜）６、上部電極７を順に形成した圧電薄膜素子を備える。この圧電薄膜素子を所定形状に成型し、電圧印加手段または電圧検出手段８を設けることにより、各種のアクチュエータやセンサなどとして作製することができる。
【００５２】
特に、これらの圧電薄膜の内部応力の低減によって、圧電薄膜素子や圧電薄膜デバイスの圧電特性向上や安定化を実現することで、高性能なマイクロデバイスを安価に提供することが可能になる。また、デバイスによっては、素子強度などの制御の観点から、圧電薄膜などの膜厚を増減することによって、内部応力を制御するとともに、Ｙｏｕｎｇ率等弾性定数の高い基板を選定し、内部応力の最適化を図り、多種多様の高性能マイクロデバイスを提供することが可能になる。
【００５３】
（実施の形態の効果）
【００５４】
本発明の一実施の形態によれば、基板上に少なくとも下部電極、圧電薄膜及び上部電極を配した圧電薄膜積層体において、その下部電極薄膜が、立方晶あるいは正方晶あるいは斜方晶あるいは六方晶あるいは単斜晶、あるいは三斜晶あるいは斜方面体の結晶構造、あるいはそれら前記の少なくとも一つが共存した状態を有しており、それら結晶軸のうち２軸以下のある特定の軸に優先的に配向しており、基板面からの傾斜角度が１０°から３０°の間にある格子面間隔ａ’と法線方向の格子面間隔ｃにおいて、それら両者の格子面間隔比であるｃ／ａ’が０．９９２以上０．９９９以下、より好ましくは０．９９３以上０．９９８以下の範囲で精密に格子歪量を制御することによって、非鉛圧電体の圧電特性を自由に制御あるいは向上させることができる。
【００５５】
更に、上記圧電体素子の下部電極としてＰｔ電極、あるいはＰｔ合金を使用し、該下部電極を基板面に対して垂直方向に（１１１）優先配向にすることにより、その上に形成した圧電薄膜の配向性を向上することができる。これにより圧電特性を更に向上させることができる。
【００５６】
また上記下部電極としてＲｕ、Ｉｒ乃至同酸化物やＰｔと圧電薄膜中に含む元素との化合物を使用することによっても同様に達成される。このとき用いられる基板についても、Ｓｉのほかに、ＭｇＯ基板、ＺｎＯ基板、ＳｒＴｉＯ３基板、ＳｒＲｕＯ３基板、ガラス基板、石英ガラス基板、ＧａＡｓ基板、ＧａＮ基板、サファイア基板、Ｇｅ基板、ステンレス基板等を使用することによって、その上に形成した圧電薄膜の結晶配向性を制御することができる。これらを実施することによって、更に圧電特性を向上することができる。
【００５７】
構成材料である圧電薄膜、電極、基板、接着層を適切に選定するとともに当該材料の作製条件の最適化を図り、そこで得た圧電特性と電極構造との相関を明確すべく、精密かつ詳細な解析を定量的に行い、その結果をもとに、電極薄膜の原子レベル構造を厳密に制御することにより、非鉛圧電体素子の圧電特性の向上を図った圧電薄膜素子を提供し、高性能な薄膜圧電体デバイスを実現すると同時に、当該圧電薄膜素子の製造歩留りを向上する圧電薄膜素子の製造方法を提供することにある。
【００５８】
また、本発明の一実施の形態によれば、下部電極の格子歪を正確に定量化し、厳密に制御、管理して作製された圧電薄膜付きの基板に対して、前記圧電薄膜の上部に上部電極層を形成することによって、高い圧電定数を示す圧電薄膜素子を作製でき、この圧電薄膜素子を所定形状に成型することと、電圧印加手段、電圧検出手段を設けることにより各種のアクチュエータやセンサなどの薄膜圧電体デバイスを作製することができる。これら薄膜の結晶配向性を安定に制御することによって、圧電薄膜素子や当該デバイスの圧電特性向上や安定化を実現することで、高性能なマイクロデバイスを安価に提供することが可能に
なる。
【００５９】
また、本発明の一実施の形態によれば、圧電特性の良好な圧電薄膜を実現することができ、高歩留りで高品質な圧電薄膜素子を得ることが可能になる。また本発明の一実施の形態の圧電薄膜素子は、鉛を用いない圧電薄膜を備えた圧電薄膜素子である。したがって、本発明の一実施の圧電薄膜素子を搭載することによって、環境負荷を低減させかつ高性能な小型のモータ、センサ、及びアクチュエータ等の小型システム装置、例えばＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）等が実現できる。
【実施例】
【００６０】
次に、本発明の実施例を説明する。
【００６１】
＜実施例１＞
実施例１では、酸化膜付Ｓｉ基板上に（１１１）優先配向のＰｔ下部電極薄膜を形成し（Ｐｔ薄膜付基板）、Ｐｔ下部電極薄膜上に（００１）優先配向のＫＮＮ薄膜を形成した（圧電薄膜付基板）。
（Ｐｔ薄膜付基板の形成）
図１に、実施例１のＰｔ薄膜付基板の概略断面構造を示す。Ｐｔ薄膜付基板は、Ｓｉ基板１上に、ＳｉＯ２膜（図示せず）、Ｔｉ接着層２、およびＰｔ下部電極３を順次形成したものである。Ｐｔ下部電極層３は、結晶系として立方晶の一つである面心立方格子の構造を有している。
【００６２】
次に、実施例１のＰｔ薄膜付基板の作製方法を述べる。
まず、Ｓｉ基板（（１００）面方位、厚さ０．５ｍｍ、サイズ２０ｍｍ×２０ｍｍ）１の表面に熱酸化膜ＳｉＯ２（膜厚１００ｎｍ）を形成した。次に、この熱酸化膜付Ｓｉ基板１上に、ＲＦマグネトロンスパッタリング法で、Ｔｉ接着層（膜厚２ｎｍ）２、多結晶薄膜のＰｔ下部電極（（１１１）面優勢配向、膜厚１００ｎｍ）３を形成した。原料となるＴｉ及びＰｔのスパッタリングゲート材には直径４インチ（約１００ｍｍ）の円板を用いた。また、熱酸化膜付基板１とスパッタリングゲートとの距離は１００ｍｍに設定した。Ｔｉ接着層２と、Ｐｔ下部電極３は、基板温度３５０℃、スパッタリング投入電力（放電パワー）１００Ｗ、導入ガスＡｒ雰囲気、圧力２．５Ｐａで、成膜時間は、Ｔｉ密着層２では１〜３分、Ｐｔ下部電極３では成膜時間１０分の条件で成膜した。そして、Ｐｔ下部電極３の成膜後、大気中で７５０℃、１時間の加熱処理を行った。
【００６３】
また大面積のＳｉ基板上、例えば４インチや６インチサイズの基板において、Ｐｔ電極構造（格子歪）の分布を均一化するために、基板温度について、基板中心から動径方向に、２インチまたは４インチの間で温度を段階的にコントロールし、３５０℃〜１００℃の温度分布を持たせることを行う。また、ＴｉやＰｔの成膜時において基板を自公転させることで、Ｐｔ電極の格子歪を均質化することができる。更に、Ｐｔの成膜を２回に分けた２層成膜を行う。このとき、スパッタリング投入電力を１５０Ｗと３００Ｗに分けることで、大面積基板内における格子歪の均質化を図ることができる。それに加え、基板サイズの大きさにあわせて、スパッタリングターゲットと基板との間の距離を１００ｍｍから１５０ｍｍへと長くすることで大面積基板上に均質の格子歪を有したＰｔ電極を作製できる。
【００６４】
（Ｐｔ下部電極の評価）
図２に原子間力顕微鏡で測定したＰｔ下部電極薄膜の表面形状像を示す。微細な結晶粒子の集合組織が表面上に見られ、個々の粒子が正三角形に近い形状をしていることがわかる。これは先に記述したようにＰｔが面心立方格子であることを考慮すれば、図３のＰｔの結晶構造から推察できるように、（１１１）結晶面が基板表面に向いていることが予想
できる。
【００６５】
一般的なＸ線回折装置でＰｔ下部電極薄膜の結晶構造を調べた結果、当該のＰｔ電極薄膜は、図４のＸ線回折パターン（２θ／θスキャン測定）に示すように、１１１、２２２の回折ピークのみを観察でき、他の２００、２２０、３１１の回折ピークは確認できなかった。これにより、基板表面に対して（１１１）優先配向したＰｔ薄膜が形成されていることが明確になった。
【００６６】
（圧電薄膜付基板の作製）
図５に示す構造の圧電薄膜付基板を作製した。この圧電薄膜付基板は、図１に示すＰｔ薄膜付基板のＰｔ下部電極３上に、さらに（ＮａｘＫｙＬｉｚ）ＮｂＯ３圧電薄膜（ＫＮＮ薄膜）６を形成したものである。
【００６７】
Ｐｔ下部電極３の上に、さらにＲＦマグネトロンスパッタリング法で（ＮａｘＫｙＬｉｚ）ＮｂＯ３薄膜（ＫＮＮ薄膜）６を３μｍになるまで成膜を行った。（ＮａｘＫｙＬｉｚ）ＮｂＯ３、ｘ＝０．５、ｙ＝０．５、ｚ＝０のセラミックターゲットを用い、基板温度４５０℃、放電パワー１００Ｗ、導入ガスＡｒ雰囲気、圧力０．４Ｐａの条件で成膜した。成膜時間は４時間００分とした。また、成膜後室温まで完全に冷却してから、大気雰囲気中で６５０℃、８時間の熱処理（アニール）を行った。
【００６８】
（ＫＮＮ薄膜の評価）
こうして作製したＫＮＮ薄膜について、走査電子顕微鏡などで断面形状を観察すると、その組織は柱状構造で構成されていることがわかった。また、一般的なＸ線回折装置で結晶構造を調べたところ、図６のＸ線回折パターン（２θ／θスキャン測定）に示すように、（１１１）に優先配向したＰｔ下部電極薄膜上にＫＮＮ薄膜を形成した結果、作製されたＫＮＮ薄膜は擬立方晶のペロブスカイト型の結晶構造を有する多結晶薄膜であることが判明した。また図６のＸ線回折パターンからわかるように、００１、００２、００３の回折ピークのみを確認できることから、ＫＮＮ圧電薄膜が概ね（００１）に優先配向していることが予想できた。そこで、当該ＫＮＮ薄膜の配向性を詳細かつ精密に評価するために、極図形（Ｐｏｌｅ  ｆｉｇｕｒｅ）の測定を行ったところ、（００１）優先配向であることが明らかになった。詳細については、次の引用文献１〜３を参照されたい。
【００６９】
［文献１］：理学電気株式会社  編、Ｘ線回折の手引き、改訂第４版（理学電気株式会社、１９８６年）
［文献２］：カリティ  著、新版Ｘ線回折要論（アグネ、１９８０年）
［文献３］：須藤  一  著、残留応力とゆがみ（内田老鶴圃、１９８８年）
【００７０】
＜実施例２＞
（Ｐｔ電極歪解析）
実施例２では、実施例１で作製したＰｔ下部電極について格子歪解析を行った。
この実施例２におけるＰｔ電極の格子歪解析では、広い面積のＸ線検出域をもつ２次元検出器を搭載した高出力Ｘ線回折装置を用いた。
４インチや６インチサイズの大サイズ基板を用いる場合、Ｐｔ電極の格子歪解析は、解析装置に試料が収まるよう大サイズ基板を２０ｍｍ角のサイズに切断し、広い面積（広範囲の立体角）のＸ線検出域をもつ２次元検出器を搭載した高出力Ｘ線回折装置を用いて評価を行った。尚、大面積の基板用の試料ステージが備わる装置では、加工を施さずに基板のままで格子歪解析を行える。
本回折装置はＢｒｕｋｅｒ  ＡＸＳ社製の「Ｄ８  ＤＩＳＣＯＶＥＲ  ｗｉｔｈ  Ｈｉ
ＳＴＡＲ、  ＶＡＮＴＥＣ２０００（登録商標）」である。この２次元検出器を用いれば、広範囲の逆格子空間におけるＸ線回折プロファイルを短時間に測定でき、広域逆格子
点マップを速やかに取得できる。
【００７１】
（Ｏｕｔ  ｏｆ  ｐｌａｎｅ／Ｉｎ−ｐｌａｎｅ法）
図７に、本実施例２で行った（１１１）優先配向のＰｔ電極の格子歪を解析したときのＸ線回折測定配置図を示す。ここに示すθは、一般に言われるＸ線回折角度であり、２θ／θで走査したとき、個々の結晶面のＢｒａｇｇ反射に対応した角度に回折ピークが観察され、その角度から格子面間隔（格子定数）を求めることができる。通常のＸ線回折法ではサンプルがχ＝０°の倒立した状態（Ｏｕｔ  ｏｆ  ｐｌａｎｅ）で設置される。但し、この場合は基板面に対して法線方向、すなわち膜厚方向の構造情報（格子面間隔）しか得られず、薄膜の格子歪の解析法としては不十分である。
【００７２】
この問題を補うためには、サンプルをχ＝９０°に再配置させた状態（Ｉｎ−ｐｌａｎｅ）にして、基板面に沿った（平行な）方向の格子面間隔を測定し、Ｏｕｔ  ｏｆ  ｐｌａｎｅで測定した結果と比較解析する必要がある。その結果として基板面に平行な方向と垂直な方向の格子面間隔の比ｃ／ａを求めれば、薄膜の原子レベルの格子歪を定量評価することが可能になる。
【００７３】
しかし、薄膜がある特定軸に優先配向した場合、その結晶面によっては、Ｉｎ−ｐｌａｎｅの測定が原理的に不可能なことがある。本実施例２におけるＰｔ電極薄膜は立方晶であり、かつ（１１１）優先配向である。このような優先配向状態にある膜は、χ＝９０°にしたＩｎ−ｐｌａｎｅでの格子面間隔の測定は不可能である。
【００７４】
（広域逆格子点シミュレーション／広域逆格子点マップの測定・解析）
図８に（１１１）配向のＰｔ薄膜における逆格子点シミュレーションの結果を示している。縦軸はχ、横軸は２θである。●は（１１１）配向における各回折点を表している。ここで、逆格子点ミュレーションはＢｒｕｋｅｒ  ＡＸＳ社が提供しているＳＭＡＰ／  ｆｏｒ  Ｃｒｏｓｓ  Ｓｅｃｔｉｏｎａｌ  ＸＲＤ−ＲＳＭを用いて行った。
【００７５】
この結果を考慮し、本実施例２におけるＰｔ下部電極薄膜について、広域逆格子点マップの測定・解析を行った。図９にその結果を示す。この測定結果からわかるように、Ｓｉ基板からの反射スポットを除けば、Ｐｔの逆格子点スポットはシミュレーション結果と一致している。すなわち、測定結果は理論どおりであることがわかる。ここで、図８および図９に示すように、１１１と２２２の回折点はχ＝０°とχ＝７０．５３°にしか存在しないことがわかる。この理由は、図３に示したＰｔの面心立方格子の結晶構造を基にして考えれば理解できる。以下説明する。
【００７６】
（１１１と２２２の回折点がχ＝０°とχ＝７０．５３°にしか存在しない理由）
図１０（ａ）は、図３のＰｔの面心立方格子を、ａ軸とｂ軸の合成軸方向４から真横に見た図であり、図１０（ｂ）はｃ軸方向５から真下に見た図である。これらの図からわかるように、｛１１１｝結晶面に着目すると、Ｐｔが立方晶であることから（１１１）に対して、次に考えられる等価な結晶面は（１１−１）、（１−１１）及び（−１１１）である。このとき、これら３つの結晶面と（１１１）面とのなす角は、面心立方構造の各辺の長さを考慮すると、その角度はａｒｃｔａｎ（１／√２）であることがわかる。これを角度単位で表すと約７０．５３°となる。これは、前述した図８および図９の広域逆格子点マップで見られる１１１と２２２の回折スポットのχ軸の角度と等価な関係にある。すなわち、サンプル基板を倒立状態から７０．５３°傾けたことによって、（１１−１）面にあたるＢｒａｇｇの反射が出現したことを表している。
【００７７】
（（１１１）優先配向のＰｔ薄膜についてＩｎ−ｐｌａｎｅで格子歪を定量評価できない理由）
上述したように、（１１１）優先配向状態にある膜は、格子面がχ＝約７０．５３°にあるので、χ＝９０°にしたＩｎ−ｐｌａｎｅでの格子面間各の測定は不可能である。また、当該の回折スポットは、多結晶体で構成された物質（薄膜を含む）について、個々の結晶粒子が、ある一定方向に「優先配向」した薄膜に限って測定されるものであり、個々の結晶粒子がランダムに配された薄膜では見出すことはできない。さらに、図８、図９に示す２００、２２０、３１１回折についても同様であり、このとき存在し得るχの角度の差は６０°以下である。従って、２００、２２０、３１１回折についても、１１１回折と同様に、サンプル配置をＯｕｔ  ｏｆ  ｐｌａｎｅからＩｎ−ｐｌａｎｅに変更するときに不可欠なχの角度の差である９０°を確保できない。その結果、（１１１）優先配向のＰｔ薄膜については、純粋に格子面間隔の縦横比から求められる格子歪を直接導出できない。
ここで、格子面間隔の縦横比とは、面外方向の格子定数ｃと、面内方向の格子定数ａとの比である。この面外方向格子定数ｃとは、図３に示すように、基板表面に垂直な方向（面外方向；ｏｕｔ  ｏｆ  ｐｌａｎｅ）におけるＰｔ薄膜の格子定数のことであり、面内方向格子定数ａとは、基板表面に平行な方向（面内方向；ｉｎ−ｐｌａｎｅ）におけるＰｔ薄膜の格子定数のことである。
【００７８】
（擬似的な格子歪解析の検討）
そこで、χ＝０°とχ＝７０．５３°の１１１と２２２回折点に注目し、特にχ＝７０．５３°における解析結果は、ほぼ基板面内に平行な方向の構造情報（基板面に対して１９．４７°の傾斜面）であるとみなし、擬似的な格子歪解析が可能であるかどうかの検討を重ねた。その結果、本実施例２の解析法が有効であることを見出せるとともに、従来行われているＸ線応力解析法を模した内部応力解析も可能であることを確認した。すなわち、図７に示すようにサンプルのχ軸の角度を０°及び７０．５３°に設定したＸ線回折の測定を行うことによって、基板面に対して法線方向の格子面間隔あるいは格子定数ｃ（χ＝０°）、及び基板面に対して１９．４７°傾斜した面に平行な方向の格子定数ａ’（χ＝７０．５３°）を求めることができる。ここで、格子定数ｃ及びａ’は以下の（１）式によって求めた。ここでは、Ｐｔが立方晶系であることを仮定している。
【００７９】
ｃ，ａ’＝［λ（ｈ２＋ｋ２＋ｌ２）１／２］／（２ｓｉｎθ）………（１）
ここで、λは使用するＸ線の波長であり、本実施例においてはＣｕの特性Ｘ線であるＫα線を使用した。また、ｈ、ｋ、ｌは個々の結晶面に対応する回折Ｘ線のミラー指数、θは回折Ｘ線の回折角度である。
尚、使用する電極の結晶構造（例えば、正方晶、斜方晶、六方晶、単斜晶、三斜晶、三方晶（斜方面体）など）によっては、（１）式をそれに応じて変形する必要がある。詳細については上記した文献１及び２を参照されたい。
【００８０】
（格子歪パラメータｃ／ａ’）
本実施例においては回折ピークの回折角度は、一般にスペクトル解析に用いられる統計分布関数によるフィッティング解析で求めた。尚、回折ピークの対称性など、プロファイルの形状に応じて、Ｇａｕｓｓ関数やＬｏｒｅｎｔｚ関数及びそれらのコンボリューション関数であるＰｓｅｕｄｏ  Ｖｏｉｇｈｔ関数、Ｐｅａｒｓｏｎ関数、及びＳｐｌｉｔ  Ｐｓｅｕｄｏ  Ｖｏｉｇｈｔ関数等の分布関数を適宜選択して解析を行った。その結果を用いてｃ／ａ’なる比を求め、これをＰｔ電極の格子歪パラメータと定義した。この格子歪みパラメータｃ／ａ’を活用すれば、電極の格子歪を精密に制御することが可能となり、本実施例２における高性能な非鉛系の圧電薄膜素子を実現することができる。
【００８１】
（内部応力σΦの活用）
また、前述したＰｔ電極の格子歪パラメータにあたるｃ／ａ’は、下記に示す（２）式に適用することによって、一般に使われている内部応力σΦとして表すこともできる。
σΦ＝｛Ｅ／［（１＋ν）ｓｉｎ２ψ］｝×［１／（ｃ／ａ’）−１］………（２）
ここでＰｔ電極薄膜の弾性定数をバルク体と同じであるとし、ヤング率をＥ＝１６８ＧＰａ、ポアソン比をν＝０．３８と仮定し、また、ψはχと同じであり、ψ＝７０．５３°とすることによって、Ｐｔの面内方向の残留応力を擬似的に解析することができる。このときに用いたｃ／ａ’の回折は１１１である。本発明の実施例２として、後述する圧電体薄膜素子の圧電定数が約９０のときは、ｃ／ａ’は約０．９９３５となる（実施例４の図１７参照）。（２）式に、この値を代入すると、Ｐｔ電極の内部応力は０．８９６ＧＰａである。すなわち、圧電体薄膜素子の圧電定数が約９０の時は、Ｐｔ電極薄膜の内部応力はσΦ＝０．８９６ＧＰａである。
【００８２】
尚、薄膜のヤング率とポアソン比は、バルク体と異なる場合があり、基板に拘束されている影響を無視できないために正確な値は不明であるが、実際上は信頼性のある値であり、（２）式を用いた計算値は実際のＰｔ薄膜の内部応力であるといえる。詳細については、既述した文献１、２、３を参照されたい。
【００８３】
また、ψについては、測定する回折、例えば２００、２２０、３１１それぞれに応じて、前記した図９の広域逆格子マップから得られる回折スポットのχ軸の値を読み取り、個々のψに代入して計算する必要がある。
【００８４】
＜実施例３＞
本実施例３では、原子レベル構造に基づいた適切な格子歪を有するＰｔ電極を実現するために、実施例１で作製したＰｔ電極層の作製条件を変えることにより、（１１１）優先配向したＰｔ下部電極の格子歪を意図的に変化させた。
【００８５】
（Ｐｔ下部電極の格子歪の成膜温度依存性）
図１１に、スパッタリング成膜法における、成膜温度（基板温度）に対する基板面に対して法線方向の格子定数ｃと、基板面に対して約１９．４７°に傾斜した面に平行な格子定数ａ’の変化を示す。このとき、基板面に対する法線方向の格子面間隔（格子定数ｃ）は、０．３９ｎｍ以上であり、一方で、基板面に対して１０°から３０°（基板面の法線に対して６０°から８０°）の範囲で傾斜した方向の格子面間隔（格子定数ａ’）は、０．３９５ｎｍ以下であった。
成膜温度は２０℃（室温）、１５０℃、２００℃、２５０℃、及び３５０℃と変化させた。そのときの格子定数ｃ、ａ’のばらつきは大きいが、系統的な変化がみえる。すなわち、格子定数ｃは成膜温度が上昇するに従って、約０．３９１０から約０．３９１４へとほぼ増加する傾向がある。一方、格子定数ａ’は成膜温度が上昇するに従って約０．３９３０から約０．３９２６へとほぼ減少する傾向がある。
【００８６】
次に、これらの結果を用いて、Ｐｔ下部電極の格子歪の成膜温度依存性を検討した。図１２に、スパッタリング成膜法における、Ｐｔ下部電極の成膜温度に対する格子歪パラメータｃ／ａ’の変化を示す。本図に示すように、格子歪パラメータｃ／ａ’が、成膜温度の上昇とともに増加することがわかる。成膜温度が２５０℃〜３５０℃と高いとき、ｃ／ａ’は０．９９８０前後となり、１に近づいている。これは、成膜温度が高い方が、形成されるＰｔ下部電極の格子歪が小さくなることを表している。一方、成膜温度が２００℃〜２０℃（室温）と低くなるときは、ｃ／ａ’は約０．９９６０から約０．９９５６へ減少する。すなわち、ｃ／ａ’は１から小さくなる方向に離れていき、基板面に平行に近い方向の格子面間隔ａ’は、基板面に対して法線方向の格子面間隔ｃより大きく、Ｐｔ下部電極は基板面内において引張応力の格子歪状態にある。
【００８７】
（Ｐｔ下部電極の格子歪の膜厚依存性）
次に、本実施例の結果の一つとして、図１３にスパッタリング成膜法で作製したＰｔ下
部電極膜厚に対する基板面に対して法線方向の格子定数ｃと、基板面に対して約１９．４７°に傾斜した基板面に平行な格子定数ａ’の変化を示す。Ｐｔ電極の膜厚を１００ｎｍ、１５０ｎｍ、２００ｎｍ、４００ｎｍ、６００ｎｍと厚くするに従って、前記格子定数ｃは約０．３９２２から約０．３９１９へと変化していき、減少する傾向がある。一方、格子定数ａ’は、Ｐｔ電極の膜厚を前記と同様に厚くするに従って、約０．３９２８から約０．３９２０へと変化していき、増加する傾向があることがわかる。
【００８８】
次に、これらの結果を用いて、Ｐｔ下部電極の格子歪の膜厚依存性を検討した。図１４にスパッタリング成膜法で作製したＰｔ下部電極について、その膜厚と格子歪パラメータｃ／ａ’との関係を示す。Ｐｔ下部電極の膜厚を前記と同様に大きくするに従って、ばらつきはあるが、ｃ／ａ’は０．９９８６５から０．９９７３と変化していき、概ね単調に減少することがわかる。逆に、Ｐｔ下部電極を無歪状態（ｃ／ａ’〜１）にするためには、Ｐｔの設計膜厚を小さくすることが望ましいことがわかる。「〜１」は、１にほぼ等しいを意味する。
この結果から、Ｐｔ下部電極の格子歪と密接に相関のあるＰｔ下部電極の膜の膜厚について、９００ｎｍ以下あるいは圧電薄膜の膜厚の３０％以下に制御することにより、非鉛系圧電薄膜のニオブ酸リチウムカリウムナトリウム膜の圧電特性向上を図ることに成功した。
【００８９】
（Ｐｔ電極成膜後の熱処理による格子歪み制御）
また、本実施例の一つとして、Ｐｔ下部電極成膜後の熱処理によってその格子歪を制御することを検討した。図１５に一例として、熱処理前後における基板面に対して法線方向の格子定数ｃと基板面に対して約１９．４７°に傾斜した面に平行な格子定数ａ’との違いを示す。本実施例においては、大気中で７５０℃、１時間の熱処理を行った。本図に示すように、熱処理によってＰｔの一方の格子定数ｃは約０．３９１６から約０．３９０５へと小さくなり、他方の格子定数ａ’は約０．３９２５から約０．３９３０へと大きくなることがわかる。
【００９０】
すなわち、熱処理によってＰｔ下部電極の格子歪を制御できる。この結果をもとに熱処理温度によるＰｔ下部電極の格子歪の検討を進めた。図１６に熱処理温度に対する、格子歪パラメータｃ／ａ’の変化を示す。熱処理温度を２０℃、３５０℃、７５０℃と高くするに従って、ｃ／ａ’が約０．９９７６から約０．９９３５へと減少することがわかる。これは、熱処理温度が高くなるほど、ａ’がｃに比べて大きくなることを示しており、基板面に対して平行方向に近い格子面間隔ａ’が伸びたことを表しており、Ｐｔ下部電極の引張応力状態が顕著になったことを示している。
このように成膜後の熱処理温度を高くすることにより、Ｐｔ下部電極の引張応力状態を顕著に実現しているが、前記熱処理温度に加えて、スパッタリング投入電力を低めに設定することやスパッタリング動作ガス圧（例えば、Ａｒガス圧など）を低めに設定することにより、Ｐｔ下部電極の引張応力状態をより顕著に実現することができる。
【００９１】
＜実施例４＞
（圧電定数のｃ／ａ’依存性）
実施例４では、圧電薄膜素子を作製し、その圧電特性の格子歪パラメータｃ／ａ’に対する変化を検討した。
【００９２】
図２１に、実施例４の圧電薄膜素子の概略断面構造を示す。この圧電薄膜素子は、実施例１の製造条件に基づき、上述した方法によりｃ／ａ’を制御して作製した圧電薄膜付基板（図５）のＫＮＮ圧電薄膜６の上に、さらにＰｔ上部電極７を形成したものである。
【００９３】
次に、Ｐｔ上部電極７の作製方法を述べる。
ＫＮＮ圧電薄膜６の上に、さらにＰｔ上部電極（膜厚２０ｎｍ）７をＲＦマグネトロンスパッタリング法で形成した。Ｐｔ上部電極７は、基板加熱なし、放電パワー２００Ｗ、導入ガスＡｒ、圧力２．５Ｐａ、成膜時間１分の条件で成膜した。
【００９４】
図１７に、このようにして作製した実施例４の圧電薄膜素子の圧電特性（圧電定数曲線）について、Ｐｔ下部電極のｃ／ａ’に対する変化を示す。横軸はＰｔ電極の格子歪パラメータｃ／ａ’、縦軸は圧電定数である。ここでは、例として上部電極、下部電極間に６．７ＭＶ／ｍあるいは０．６７ＭＶ／ｍで電界を印加したときの圧電定数を示す。
【００９５】
尚、圧電定数の単位は任意単位である。圧電定数を求めるには、圧電体のヤング率やポアソン比などの数値が必要であるが、圧電薄膜のヤング率やポアソン比の数値を求めることは容易ではない。殊に、薄膜の場合は、バルク体と異なり成膜時に使用される基板からの影響（拘束など）を受けるため、薄膜自身のヤング率やポアソン比（定数）の絶対値（真値）を原理的に求めることは容易ではない。そこで、現在までに知られているＫＮＮ膜のヤング率やポアソン比の推定値を用いて、圧電定数を算出した。従って、得られた圧電定数値は推定値となることから、客観性をもたせるために、相対的な任意単位とした。ただし、圧電定数の算出に用いたＫＮＮのヤング率やポアソン比の値は推定値とはいえ、ある程度、信頼性のある値であり、圧電定数の約８０（任意単位）は、大体、圧電定数ｄ３１が８０（−ｐｍ／Ｖ）であるといえる。
【００９６】
図１７に示すように、Ｐｔ下部電極の格子歪パラメータｃ／ａ’が０．９９３から０．９９８の範囲において、その値が０．９９７９から０．９９３５へと減少するに従ってほぼ単調に圧電定数が高くなることがわかる。印加電界が６．７ＭＶ／ｍのとき圧電定数が約７０から約９０へと増加し、印加電界を一桁下げた０．６７ＭＶ／ｍのとき、ｃ／ａ’が減少するに従って、圧電定数が約４７から６２へと増加している。すなわち圧電素子に印加する電界の大きさに関係なく、同じ相関を示している。このように、圧電定数がｃ／ａ’に対して単調に変化するので、電極材料の原子レベル構造を定量的にかつ精密に制御することや管理することがはじめて可能となる。
【００９７】
更に、図１７では測定していないｃ／ａ’が１に近い０．９９８の前後でも、印加電界の大きさに関係なく、ｃ／ａ’の減少とともに圧電定数が増加していることを確認するために、前記図１７の場合より狭いｃ／ａ’の範囲（０．９９７９＜ｃ／ａ’＜０．９９８５）において、ＫＮＮ圧電薄膜素子の圧電特性の変化を詳細に検討した。
【００９８】
図１８にその相関特性図を示す。測定結果にばらつきはあるが、図１７と同様に、印加電界の大きさに関係なく、ｃ／ａ’の減少とともに圧電定数が増加することがわかった。したがって、Ｐｔ下部電極を膜厚方向に対して基板面内で伸びた構造（引張応力）に制御することで、ＫＮＮ圧電薄膜素子の圧電特性の向上を図ることができる。
【００９９】
また、図１７において、圧電定数曲線作成に使用したデータの上限値０．９９７９、下限値０．９９３５を超えて、曲線を精度的に問題なく外挿することができる。図１７に示す外挿結果によれば、圧電定数が、ＰＺＴにおいて実現されている高い圧電定数（１００程度）と同程度の圧電定数を達成するには、例えば、６．７ＭＶ／ｍにおいてＰｔ下部電極の格子歪パラメータｃ／ａ’を約０．９９２に制御することで実現できることが分かる。
また、圧電定数をデバイス用途として十分適用可能な範囲、例えば、０．６７ＭＶ／ｍにおいて圧電定数を４０以上、とするにはｃ／ａ’を０．９９９に制御することで実現できることが分かる。
【０１００】
従来、圧電定数が高いといわれている鉛系圧電薄膜ＰＺＴの圧電定数は１００程度とい
われている。本実施例の非鉛系圧電薄膜ＫＮＮにおいては、本実施例の相関関係からわかるように、Ｐｔ電極の格子歪パラメータｃ／ａ’を０．９９２、あるいは内部応力を引張応力として約１．１０４ＧＰａに制御することで、従来のＰＺＴ薄膜の圧電定数を超える特性を確保できることがわかった。
【０１０１】
本実施例４にて得られた圧電薄膜素子の信頼性について検討した。図１９は、その検討に必要な圧電特性評価測定を行うためのユニモルフカンチレバー１５の概略を示す図である。図１９（ａ）に示すように、上記圧電薄膜素子から、長さ２０ｍｍ×幅２．５ｍｍの短冊形試料を切り出し、長手方向の端を除震台２２の上に設置されたクランプ２０で固定し、簡易的なユニモルフカンチレバー１５を構成した。除震台２２により、震動がユニモルフカンチレバー１５に与える影響を除去することができる。
Ｓｉ基板１上に形成されたＰｔ上下部両電極３、７間のＫＮＮ薄膜６に電圧を印加し、上記薄膜６を伸縮させることで、図１９（ｂ）に示すようにユニモルフカンチレバー１５全体を屈曲動作させ、それによりユニモルフカンチレバー１５の先端を動作させた。その先端最大変位量３０（Δｔ）をレーザードップラ変位計２１で測定した。その結果得られた印加電圧と、先端最大変位量３０（以後、圧電変位量と呼ぶ）と、上記試料の寸法との関係から圧電定数ｄ３１を計算した。
このようにしてユニモルフカンチレバーを作製し圧電薄膜素子の信頼性評価を行ったところ、図２０に示すとおり、１億回（１×１０８）動作後の圧電定数が初期圧電定数の７０％以上となる長寿命かつ高信頼性の圧電薄膜素子が得られた。
比較例として、ｃ／ａ’が０．９９０となるよう圧電薄膜素子を作製し、同様の信頼性評価を行ったところ、１億回動作後の圧電定数が初期の７０％を下回った。
【０１０２】
更に、圧電薄膜素子の信頼性を向上するためにＰｔ下部電極の表面粗さについても検討した。Ｐｔ下部電極の表面粗さについて、二乗平均粗さＲｍ、算術平均粗さＲａを、（１．１ｎｍ、０．８ｎｍ）、（０．８ｎｍ、０．６ｎｍ）、（１．１ｎｍ、０．９ｎｍ）、（１．５ｎｍ、１．２ｎｍ）、（２．５ｎｍ、２．０ｎｍ）と異ならせた５個の圧電薄膜素子試料を作製して圧電動作をさせた。ＫＮＮ薄膜への印加電界は６．７ＭＶ／ｍ、３．３ＭＶ／ｍ、０．６ＭＶ／ｍの３種類とした。その結果を表１に示す。表１では、信頼性試験において、上記の圧電動作回数をもう１桁上げて，１０億回の圧電動作後の圧電定数が初期圧電定数の７０％以下となったものを“×”表記，７０％以上のものを“○”表記としている。表１から、Ｒｍｓを１．１ｎｍ以下、Ｒａを０．９ｎｍ以下とした圧電薄膜素子では１０億回の動作を達成したことがわかった。すなわちＰｔ下部電極の格子歪の制御に加え，表面粗さを制御して、その表面平滑性を向上させることによって、さらに長寿命かつ高信頼の圧電薄膜素子デバイスを提供することが可能になった。
【表１】
0005531653.tif 000002
【０１０３】
＜付記＞
本発明の好ましい態様を付記する。
【０１０４】
本発明の一態様によれば、基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極を有する圧電薄膜素子において、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、
立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有しており、
前記結晶構造の結晶軸のうち２軸以下のある特定の軸に優先的に配向しており、
前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０°以上３０°以下の範囲にある格子面間隔ａ’の比ｃ／ａ’が、０．９９２以上０．９９９以下の範囲にある圧電薄膜素子が提供される。
【０１０５】
この場合、前記格子面間隔比ｃ／ａ’が、０．９９３以上０．９９８以下の範囲にあることが好ましい。
【０１０６】
本発明の他の態様によれば、基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極を有する圧電薄膜素子において、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、
立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有しており、
前記結晶構造の結晶軸のうち２軸以下のある特定の軸に優先的に配向しており、
前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０°から３０°の間にある格子面間隔ａ’の比ｃ／ａ’から求められる内部応力σΦが、０．１３７ＧＰａ以上１．１０４ＧＰａ以下の範囲にある圧電薄膜素子が提供される。
【０１０７】
この場合、前記内部応力σΦが、０．２７４ＧＰａ以上０．９６５ＧＰａ以下の範囲にあることが好ましい。
【０１０８】
また、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、柱状構造の結晶粒で構成された集合組織を有していることが好ましい。
【０１０９】
また、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、（００１）優先配向結晶粒、（１１０）優先配向結晶粒、および（１１１）優先配向結晶粒の１種または２種以上の配向結晶粒が共存した構造を有していることが好ましい。
【０１１０】
また、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、前記基板面に対して平行方向に引張応力状態の歪を有することが好ましい。
【０１１１】
また、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、内部応力を有しない無歪の状態にあることが好ましい。
【０１１２】
また、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、前記基板面に対して垂直方向、平行方向、または両方向において不均一の歪を有することが好ましい。
【０１１３】
また、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、Ｐｔ電極層もしくはＰｔを主成分とする合金電極層、またはＰｔを主成分とする層を含む積層構造の電極層であることが好ましい。
【０１１４】
また、前記下部電極層が、Ｒｕ、Ｉｒ、Ｓｎ、Ｉｎ、またはこれらの酸化物との化合物、もしくは前記圧電薄膜中に含まれる元素との化合物の層を含む積層構造の電極層であることが好ましい。
【０１１５】
また、前記上部電極は、Ｐｔ電極層もしくはＰｔを主成分とする合金電極層、またはＰｔを主成分とする層を含む積層構造の電極層であることが好ましい。
【０１１６】
また、前記下上部電極層が、Ｒｕ、Ｉｒ、Ｓｎ、Ｉｎ、またはこれらの酸化物との化合物、もしくは前記圧電薄膜中に含まれる元素との化合物の層を含む積層構造の電極層であることが好ましい。
【０１１７】
また、前記下部電極及び前記上部電極のうち少なくとも前記下部電極は、単層あるいは積層構造の電極層であることが好ましい。
【０１１８】
また、前記基板は、Ｓｉ基板が低価格でかつ工業的に実績があるので好ましいが、Ｓｉ基板以外にも、ＭｇＯ基板、ＺｎＯ基板、ＳｒＴｉＯ３基板、ＳｒＲｕＯ３基板、ガラス基板、石英ガラス基板、ＧａＡｓ基板、ＧａＮ基板、サファイア基板、Ｇｅ基板、またはステンレス基板であってもよい。
【０１１９】
また、本発明の他の態様によれば、上述した圧電薄膜素子と、電圧印加手段又は電圧検出手段とを備えた圧電薄膜デバイスが提供される。
【０１２０】
また、本発明の他の態様によれば、基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極をスパッタリング法によりそれぞれ形成する圧電薄膜素子の製造方法において、
前記下部電極及び前記上部電極のうち少なくとも前記下部電極を、立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、及び三方晶の１種または２種以上の結晶構造が共存した状態を有し、前記結晶構造のうち２軸以下のある特定の軸に優先的に配向するよう成膜し、
かつ前記下部電極の成膜温度、電極膜の膜厚、または成膜後の熱処理温度のいずれか一つ又は二つ以上を制御して、前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が１０°から３０°の間にある格子面間隔ａ’の比ｃ／ａ’が、０．９９２以上０．９９９以下の範囲内にあるようにした
圧電薄膜素子の製造方法が提供される。
【０１２１】
この場合、格子面間隔ａ’の比ｃ／ａ’が、０．９９３以上０．９９８以下の範囲内にあるようにすることが好ましい。
【０１２２】
また、本発明の他の態様によれば、基板上に少なくとも下部電極、一般式（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．２、ｘ＋ｙ＋ｚ＝１）で表される圧電薄膜、及び上部電極をスパッタリング法によりそれぞれ形成する圧電薄膜素子の製造方法において、
前記下部電極及び前記上部電極のうち少なくとも前記下部電極を、前記基板面に対する法線方向の格子面間隔ｃと、前記基板面からの傾斜角度が０°より大きく４０°以下の範囲にある格子面間隔ａ’を測定することにより評価する工程を有する圧電薄膜素子の製造方法が提供される。
【０１２３】
この場合、前記傾斜角度が１０°以上３０°以下の範囲にある格子面間隔ａ’を測定す
ることにより前記下部電極を評価する工程を有することが好ましい。
【０１２４】
また、前記格子面間隔ｃと前記格子面間隔ａ’との比ｃ／ａ’を測定することにより前記下部電極を評価する工程を有することが好ましい。
【０１２５】
また、前記ｃ／ａ’の格子制御に加えてＰｔ下部電極の表面粗さＲｍｓを１．１ｎｍ以下、Ｒａを０．９ｎｍ以下に規制することが好ましい。
【符号の説明】
【０１２６】
１    …  Ｓｉ基板
２    …  接着層
３    …  下部電極層
４    …  Ｐｔ面心立方格子においてａとｂの合成軸に沿って眺める方向
５    …  Ｐｔ面心立方格子において結晶軸ｃに沿って眺める方向
６    …  圧電薄膜
【図１】
0005531653.tif 000003
【図４】
0005531653.tif 000004
【図５】
0005531653.tif 000005
【図６】
0005531653.tif 000006
【図８】
0005531653.tif 000007
【図１１】
0005531653.tif 000008
【図１２】
0005531653.tif 000009
【図１３】
0005531653.tif 000010
【図１４】
0005531653.tif 000011
【図１５】
0005531653.tif 000012
【図１６】
0005531653.tif 000013
【図１７】
0005531653.tif 000014
【図１８】
0005531653.tif 000015
【図１９】
0005531653.tif 000016
【図２０】
0005531653.tif 000017
【図２２】
0005531653.tif 000018
【図２】
0005531653.tif 000019
【図３】
0005531653.tif 000020
【図７】
0005531653.tif 000021
【図９】
0005531653.tif 000022
【図１０】
0005531653.tif 000023
【図２１】
0005531653.tif 000024