(57)【特許請求の範囲】
【請求項１】
列方向に延伸して配置され、映像データ信号が供給される複数のデータ線、前記データ線と直交し、行方向に延伸して配置され、パルス数変調信号が供給される複数の走査線，および乗算器を備える駆動回路と、
前記駆動回路上に配置された下部電極と、
前記下部電極上に共通に配置された有機ＥＬ層と、
前記有機ＥＬ層上に配置された上部電極と
を１つのピクセルに備え、前記駆動回路と前記有機ＥＬ層が前記下部電極を介して垂直方向に集積化され、
前記ピクセルは複数のサブピクセルからなり、前記駆動回路は、前記サブピクセルごとに分割されて配置され、
前記複数の走査線に供給されたパルス数変調信号と前記複数のデータ線に供給された映像データ信号とを前記乗算器にて掛け合わせることによって得られた有機ＥＬ点滅信号を、前記有機ＥＬ層に供給して輝度制御することを特徴とする有機ＥＬディスプレイ装置。
【請求項２】
前記上部電極は、共通電極として配置されたことを特徴とする請求項１に記載の有機ＥＬディスプレイ装置。
【請求項３】
前記上部電極上にカラーフィルタを備えることを特徴とする請求項２に記載の有機ＥＬディスプレイ装置。
【請求項４】
前記駆動回路は、相補型ＭＯＳ集積回路により構成されることを特徴とする請求項１に記載の有機ＥＬディスプレイ装置。
【請求項５】
前記有機ＥＬ層は、前記下部電極上に配置される正孔輸送層と、前記正孔輸送層上に配置される発光層と、前記発光層上に配置される電子輸送層とを備えることを特徴とする請求項１に記載の有機ＥＬディスプレイ装置。
【請求項６】
前記駆動回路は、
前記複数のデータ線と前記複数の走査線の間に接続されたデータスイッチと、
前記有機ＥＬ層と前記複数の走査線の間に接続されるパルス数変調スイッチと、
行方向に延伸して配置されたワード線と、
前記データスイッチと前記パルス数変調スイッチとの間に配置された保持キャパシタと
を備えることを特徴とする請求項１に記載の有機ＥＬディスプレイ装置。
【請求項７】
前記保持キャパシタにより、前記有機ＥＬ層への前記映像データ信号を保持し、前記映像データ信号によって前記有機ＥＬ層がスタティック駆動されることを特徴とする請求項６に記載の有機ＥＬディスプレイ装置。
【請求項８】
前記有機ＥＬディスプレイ装置は、アクティブマトリックス型であることを特徴とする請求項１〜７のいずれか１項に記載の有機ＥＬディスプレイ装置。
【請求項９】
前記有機ＥＬ点滅信号を電圧供給によって前記有機ＥＬ層に供給することで、輝度制御することを特徴とする請求項１に記載の有機ＥＬディスプレイ装置。
【請求項１０】
前記有機ＥＬ点滅信号を電流供給によって前記有機ＥＬ層に供給することで、輝度制御することを特徴とする請求項１に記載の有機ＥＬディスプレイ装置。
【請求項１１】
前記有機ＥＬ点滅信号を前記有機ＥＬ層に流す電流を制御するトランジスタのゲートに供給することで、輝度制御することを特徴とする請求項１に記載の有機ＥＬディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬディスプレイ装置に関し、特に、シリコン集積回路上に配置される有機ＥＬディスプレイからなる有機ＥＬディスプレイ装置に関する。
【背景技術】
【０００２】
一般的に、ディスプレイ装置の駆動方式には、ダイナミック方式とスタティック方式がある。ダイナミック方式とは、テレビジョンなどに適用される瞬間点灯方式によるものである。一方、スタティック方式とは、各ピクセルを常時点灯する方式であり、アナログ電圧制御方式が一般的である。
【０００３】
従来のディジタルディスプレイ装置において、駆動回路はディジタル回路で構成され、一方、ピクセルアレイ部は、精度の高いアナログ制御方式を採用している。すなわち、従来のディジタル／アナログ混載のＥＬ（Electroluminescence）ディスプレイ装置においては、ピクセルアレイ部の周辺に配置される垂直走査回路と、水平走査回路をディジタル回路で構成し、水平走査回路に隣接してディジタル−アナログ変換器を介して、水平走査信号をアナログ化して、ピクセルアレイ部を駆動している。一般的に、この方式では、ピクセル回路にアナログ電圧保持機構が備わっている。
【０００４】
また、有機ＥＬディスプレイ装置の駆動方法において、従来のアナログ制御においては、発光デバイスを駆動する素子の微小電流領域を用いて輝度の制御を行っている。微小電流領域を用いて輝度の制御を行うため、発光デバイスの駆動素子の特性ばらつきがそのまま輝度のばらつきに影響し、画素間のばらつきが生じやすい。
【０００５】
ピクセルサイズが微細化されたマイクロディスプレイにおいては、駆動回路をディジタル回路で構成し、かつピクセルアレイ部分もディジタル制御の完全ディジタル化された方式は、現状では、ダイナミック方式のものが開示されている（例えば、特許文献１参照。）。すなわち、従来のディジタル制御・ダイナミック駆動方式のＥＬディスプレイ装置においては、ピクセルアレイ部の周辺に配置される垂直走査回路と水平走査回路をディジタル回路で構成し、ピクセルアレイ部では保持素子を使用していない。
【０００６】
特許文献１においては、パルス数変調（ＰＮＭ：Pulse Number Modulation）されたデータにより、有機ＥＬ素子を横一行が選択されている時間のみ駆動するため、瞬時的に非常に高い輝度が必要となる。そのため、有機ＥＬ素子への負担が大きく、信頼性の低下は免れない。
【０００７】
完全ディジタル制御を実現するためには、ディジタルデータをラッチする必要がある。マイクロディスプレイでは、ピクセルサイズが微細化されるため、ピクセルアレイが配置される基板面と同一平面上で、駆動回路およびピクセル制御回路を薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）からなるディジタル回路で形成することは、ピクセルアレイ部の周辺面積を増加し、面積的に非常に厳しい。
【０００８】
一方、アクティブマトリックス型ＥＬ表示装置において、画素を構成するＴＦＴの特性のバラつきや、表示装置を使用する環境温度の変化に対して、輝度表示のバラつきを抑えるために、時間階調方式を用い、かつＥＬ駆動用ＴＦＴを、オン状態において飽和領域で動作させ、ＥＬ駆動用ＴＦＴのドレイン電流を一定に保つことにより、ＥＬ素子に一定の電流を流すことができ、正確な階調表示の高画質なアクティブマトリックス型ＥＬ表示装置が開示されている（特許文献２参照。）。
【０００９】
同様に、ＥＬ層の加熱や溶媒の残留による特性劣化が無く、膜厚が不均一であっても実用的な表示装置を提供するために、画素が発光しない低電圧値を非選択状態、画素内の発光領域が飽和する高電圧値を選択状態とするディジタル階調駆動方法により、階調制御性に優れたＥＬディスプレイ装置が開示されている（特許文献３参照。）。
【００１０】
しかしながら、上記の特許文献２および特許文献３の制御方式は、いずれもＴＦＴのパルス幅変調（ＰＷＭ：Pulse Width Modulation）制御方式を採用している。
【００１１】
上述したＰＷＭ制御方式においては、パルスの幅を用いて時間軸変調で輝度の制御を行っているため、変調時のデータ遅延による階調線形性が悪く、比較的低周波動作であるため、低次フィルタでのＤＣ化が困難である。
【００１２】
また、従来のＴＦＴを用いたＰＮＭ駆動方式では、高周波での駆動が困難であるため、ＥＬディスプレイ装置の表示面のちらつきが目立つ。
【特許文献１】特開２００３−７６３２５号公報（第３図および第５図、第４−５頁）
【特許文献２】特開２００２−１０８２８５号公報（第１図、第６頁）
【特許文献３】特開２００４−１３９８２５号公報（第１図、第６頁）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明者らは、大規模集積回路（ＬＳＩ:Large Scale Integration）上に有機ＥＬ層を配置し、微細化された金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）を単位として形成されたＬＳＩを用いて、有機ＥＬ層を駆動することにより、スタティック駆動方式のＰＮＭ制御を適用することで、有機ＥＬディスプレイ装置における完全ディジタル制御化を実現できることを見出した。
【００１４】
本発明の目的は、信頼性が向上し、輝度（明るさ）も確保でき、かつ完全ディジタル制御のため、ノイズの影響も受けにくい有機ＥＬディスプレイ装置を提供することにある。
【００１５】
本発明の目的は、画素間の駆動素子の特性ばらつきによる輝度ばらつき（ざらざら感）をなくすことができ、クリアな画質の有機ＥＬディスプレイ装置を提供することにある。
【００１６】
本発明の目的は、ＰＮＭ変調により、変調時のデータ遅延が抑制され、階調線形性が良好で、かつ比較的高周波なため低次フィルタでＤＣ化しやすい有機ＥＬディスプレイ装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するための本発明の一態様によれば、列方向に延伸して配置され、映像データ信号が供給される複数のデータ線、前記データ線と直交し、行方向に延伸して配置され、パルス数変調信号が供給される複数の走査線，および乗算器を備える駆動回路と、前記駆動回路上に配置された下部電極と、前記下部電極上に共通に配置された有機ＥＬ層と、前記有機ＥＬ層上に配置された上部電極とを１つのピクセルに備え、前記駆動回路と前記有機ＥＬ層が前記下部電極を介して垂直方向に集積化され、前記ピクセルは複数のサブピクセルからなり、前記駆動回路は、前記サブピクセルごとに分割されて配置され、前記複数の走査線に供給されたパルス数変調信号と前記複数のデータ線に供給された映像データ信号とを前記乗算器にて掛け合わせることによって得られた有機ＥＬ点滅信号を、前記有機ＥＬ層に供給して輝度制御することを特徴とする有機ＥＬディスプレイ装置が提供される。このように、信頼性の高いディジタル制御のマイクロディスプレイを提供するために、ディジタルデータをピクセル内で保持し、有機ＥＬを常時点灯方式で駆動すればよい。
【発明の効果】
【００１９】
本発明によれば、信頼性が向上し、輝度（明るさ）も確保でき、かつ完全ディジタル制御のため、ノイズの影響も受けにくい有機ＥＬディスプレイ装置を提供することができる。
【００２０】
本発明によれば、画素間の駆動素子の特性ばらつきによる輝度ばらつき（ざらざら感）をなくすことができ、クリアな画質の有機ＥＬディスプレイ装置を提供することができる。
【００２１】
本発明によれば、ＰＮＭ変調により、変調時のデータ遅延の階調線形性への影響が抑制され、かつ比較的高周波なため低次フィルタでＤＣ化しやすい有機ＥＬディスプレイ装置を提供することができる。
【発明を実施するための最良の形態】
【００２２】
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００２３】
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００２４】
[第１の実施の形態]
本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の１ピクセル部分の模式的断面構造は、図１に示すように、駆動回路３４Ｒ，３４Ｇ，および３４Ｂと、各駆動回路３４Ｒ，３４Ｇ，および３４Ｂ上にそれぞれ配置されたＶＩＡ電極３２と、各ＶＩＡ電極３２上に配置された有機ＥＬ下部電極３０と、有機ＥＬ下部電極３０上に共通領域として配置された有機ＥＬ層３６と、有機ＥＬ層３６上に配置された上部電極３８と、上部電極３８上に配置されたカラーフィルタ４０Ｒ，４０Ｇ，および４０Ｂとを備える。
【００２５】
駆動回路３４Ｒ，３４Ｇ，および３４Ｂは、それぞれ赤色（Red）、緑色（Green）、青色（Blue）用の駆動回路３４を示す。
【００２６】
同様に、カラーフィルタ４０Ｒ，４０Ｇ，および４０Ｂは、それぞれ赤色（Red）、緑色（Green）、青色（Blue）用のカラーフィルタ４０を示す。
【００２７】
駆動回路３４Ｒ，３４Ｇ，３４Ｂと、各駆動回路３４Ｒ，３４Ｇ，および３４Ｂ上にそれぞれ配置されたＶＩＡ電極３２は、さらに詳細には、図２に示すように、半導体基板５８上に配置された相補型（Ｃ：Complementary）ＭＯＳＬＳＩ６０を構成する。ＣＭＯＳＦＥＴのゲート電極５６，さらに電極配線層を形成するＭ１電極５２，Ｍ２電極５４などは、層間絶縁膜およびＶＩＡ電極を介して接続されるが、図２では、詳細は省略している。
【００２８】
有機ＥＬ層３６は、図２に示すように、有機ＥＬ下部電極３０と上部電極３８の間に挟まれ、有機ＥＬ下部電極３０上に配置される正孔輸送層５０と、正孔輸送層５０上に配置される発光層４８と、発光層４８上に配置される電子輸送層４６とを備える。
【００２９】
さらに、第１の実施の形態に係る有機ＥＬディスプレイ装置は、図２に示すように、電子輸送層４６上に配置された上部電極３８と、上部電極３８上に配置されたシール層４４と、シール層４４上に配置されたカラーフィルタ４０と、カラーフィルタ４０上に配置された透明保護膜４２とを備える。
【００３０】
図１および図２には、１つのピクセル６に対応しており、第１の実施の形態に係る有機ＥＬディスプレイ装置は、このようなピクセル６の構造が、例えば、マトリックス状に配置される。
【００３１】
図１および図２の例では、上部電極３８を共通電極として形成し、有機ＥＬ下部電極３０を分割された電極として構成しているが、反対に、上部電極３８を分割電極として形成し、有機ＥＬ下部電極３０を共通電極として構成してもよい。この場合には、各ＶＩＡ電極３２は、分割電極として形成される上部電極３８にそれぞれ接続される。さらに、図１の構成において、上部電極３８も分割された電極として形成してもよい。
【００３２】
また、図２では、有機ＥＬ下部電極３０に接する層として正孔輸送層５０が配置され、上部電極３０に接する層として電子輸送層４６が配置されている例が示されているが、これに限定されるものではなく、有機ＥＬ下部電極３０に接する層として電子輸送層４６が配置され、上部電極３０に接する層として正孔輸送層５０が配置されていてもよい。但しこの場合には、ＣＭＯＳＬＳＩ６０からの配線が変更される。また、上述の上部電極３８を分割電極として形成し、有機ＥＬ下部電極３０を共通電極とする構成と組み合わせてもよい。
【００３３】
第１の実施の形態に係る有機ＥＬディスプレイ装置の断面ＳＥＭ写真の例を図３に示す。第１の実施の形態に係る有機ＥＬディスプレイ装置は、図３に示すように、ＣＭＯＳＬＳＩ６０上に、有機ＥＬ下部電極３０を介して、有機ＥＬ層３６が積層化されている。なお、図２ではＭ１電極５２、Ｍ２電極５４の２層メタルの構造を示しているが、これに限るものではない。図３のように３層メタルであってもよい。メタルの層数は、配線規模に応じて適切なものを選べばよい。
【００３４】
図１および図２には、複数のデータ線と複数の走査線の交差部に配置された１つのピクセル（画素）の構成が示されており、半導体基板５８上に形成されるＣＭＯＳＦＥＴからなるＣＭＯＳＬＳＩ６０は、論理回路を構成し、１つのピクセル内においては、駆動回路３４Ｒ，３４Ｇ，および３４Ｂを構成している。
【００３５】
また、第１の実施の形態に係る有機ＥＬディスプレイ装置において、ＣＭＯＳＬＳＩ６０は、ピクセルアレイを駆動するための水平走査回路、垂直走査回路、ロードライバ、カラムドライバ、データラッチ回路、ＰＮＭドライバなどを構成する。
【００３６】
図１および図２に示す構成において、ＣＭＯＳＦＥＴ領域および各層間絶縁膜を介するＭ１電極５２，Ｍ２電極５４などの形成は、微細化シリコンプロセスと同様である。
【００３７】
このようなＭ１電極５２，Ｍ２電極５４などの電極間は、所定のコンタクト部分において、例えば、メタルダマシン構造によって、ＶＩＡ電極を介して接続される。
【００３８】
透明保護膜４２は、例えば、クリアーレジスト、ガラス、透明絶縁膜などで形成することができる。
【００３９】
可視光領域において、カラー画像を表示するためには、カラーフィルタ４０をシール層４４上に配置する。カラーフィルタは、赤色（Red）用、緑色（Green）用,青色（Blue）用を、隣り合う１つのピクセル内に設けて３組で１つのピクセルを構成する。カラーフィルタは、例えば、ガラスの多層膜や、ゼラチン膜の多層化によって形成することができる。
【００４０】
シール層４４は、上部電極３８、有機ＥＬ層３６、および有機ＥＬ下部電極３０を保護し、これらを封止するものである。シール層４４の材質としては、ガラス、或いはセラミック等を用いる。また、シール層４４は、熱を外部に放熱する機能を担っているので、熱伝導率の高いものが望ましい。
【００４１】
上部電極３８は、光を透過可能であり、ＩＴＯ（インジウム−スズ酸化物）、ＩＺＯ（インジウム−亜鉛酸化物）などの無機導電体材料、ＰＥＤＯＴなどの有機導電体材料で形成することができる。望ましくは、厚さが、例えば、約１５０〜１６０ｎｍ程度のＩＴＯの透明電極からなる。
【００４２】
電子輸送層４６は、上部電極３８から注入された電子を円滑に発光層４８に輸送するためのものであり、厚さが、例えば、約３５ｎｍ程度のＡｌｑ３（アルミニウムキノリノール錯体）からなる。ここで、Ａｌｑ３は、アルミニウム８−ヒドロキシキノリネート（Aluminum 8-hydroxyquinolinate）或いは、トリ８−キノリノラトアルミニウムと呼ばれる材料である。
【００４３】
電子輸送層４６を形成する他の電子輸送材料としては、t-butyl-ＰＢＤ、ＴＡＺ、シロール誘導体、ホウ素置換型トリアリール系化合物、フェニルキノキサリン誘導体などがある。また、ＢＣＰ、オキサジアゾール二量体、スターバーストオキサジアゾールなどが適用可能である。
【００４４】
発光層４８は、注入された正孔及び電子が再結合して発光するためのものであり、例えば発光種であるクマリン化合物（Ｃ５４５Ｔ）が、例えば、約１％程度ドーピングされた厚さが、例えば、約３０ｎｍ程度のＡｌｑ３からなる。
【００４５】
発光層４８には、例えば、キャリア輸送性発光材料、或いは発光ドーパントとホスト材料の混合層を適用することもできる。キャリア輸送性発光材料としては、例えば、Ａｌｑ,Ａｌｍｑ,Ｍｇｑ,ＢｅＢｑ2,ＺｎＰＢＯ,ＺｎＰＢＴ,Ｂｅ（５Ｆｌａ）2,Ｅｕ錯体,ＢＰＶＢｉ,ＢＡｌｑ,Ｂｅｐｐ2,ＢＤＰＨＶＢｉ,spiro-ＢＤＰＶＢｉ,（ＰＳＡ）2Ｎｐ−５,（ＰＰＡ）（ＰＳＡ）Ｐｅ−１,ＢＳＮ,ＡＰＤ,ＢＳＢなどの材料を用いることができる。発光ドーパントとホスト材料としては、例えば、クマリン６,Ｃ５４５Ｔ,Ｑｄ４,ＤＥＱ,ペリレン,ＤＰＴ,ＤＣＭ２,ＤＣＪＴＢ,ルブレン,ＤＰＰ,ＣＢＰ,ＡＢＴＸ,ＤＳＡ,ＤＳＡアミン,Ｃｏ−６,ＰＭＤＦＢ,キナクリドン,ＢＴＸ,ＤＣＭ,ＤＣＪＴなどの材料を用いることができる。また、リン光発光材料とホスト、周辺材料としては、ＰｔＯＥＰ,ＴＰＢＩ,ｂｔｐ2Ｉｒ（ａｃａｃ）,Ｉｒ（ｐｐｙ）3,Ｆｌｒｐｉｃ,ＣＤＢＰ,ｍ−ＣＰ,デンドリマーＩｒ（ｐｐｙ）3,ＴＣＴＡ,ＣＦ−Ｘ,ＣＦ−Ｙなどの材料を用いることができる。
【００４６】
正孔輸送層５０は、有機ＥＬ下部電極３０から注入された正孔を円滑に発光層４８に輸送するためのものであり、厚さが、例えば、約６０ｎｍ程度のＮＰＢ（Ｎ，Ｎ−ジ（ナフタリル）−Ｎ，Ｎ−ジフェニル−ベンジデン）からなる。他の正孔輸送層としては、例えば、α−ＮＰＤを用いることができる。ここで、α−ＮＰＤは、４,４−ビスＮ−（１−ナフチル−１−）[Ｎ−フェニル−アミノ]−ビフェニル（4,4-bis[N-(1-naphtyl-1-)N-phenyl-amino]-biphenyl）と呼ばれる。
【００４７】
正孔輸送層５０を形成する正孔輸送材料の分子構造例としては、ＧＰＤ、spiro-ＴＡＤ、spiro-ＮＰＤ、oxidized-ＴＰＤを適用することができる。さらに別の正孔輸送材料としては、ＴＤＡＰＢ、ＭＴＤＡＴＡなどがある。
【００４８】
有機ＥＬ下部電極３０は、厚さが、例えば、約１５０ｎｍ程度で、材質がアルミニウムからなる。
【００４９】
なお、発光層４８は、上記、正孔輸送層、電子輸送層以外の層、例えば、正孔注入層、電子注入層等を用いて構成しても良い。
【００５０】
第１の実施の形態に係る有機ＥＬディスプレイ装置の動作原理は以下の通りである。
【００５１】
まず、有機ＥＬ下部電極３０および上部電極３８を介して、有機ＥＬ層３６の正孔輸送層５０および電子輸送層４６の間に一定の電圧が印加される。これにより、正孔輸送層５０発光層４８に正孔が注入されるとともに、電子輸送層４６から発光層４８に電子が注入される。そして、発光層４８に注入された正孔と電子とが再結合することによって、白色光を発光する。発光された白色光ｈνは、上部電極３８を透過し、カラーフィルタ４０を介して外部に出力される。
【００５２】
有機ＥＬ層３６を構成する正孔輸送層５０のＨＯＭＯ(Highest Occupied Molecular Orbital)のエネルギー準位の絶対値が有機ＥＬ下部電極の仕事関数の絶対値よりも大きくすると良い。
【００５３】
ここで、ＨＯＭＯのエネルギー準位とは、有機分子の基底状態を表す。また、ＬＵＭＯ(Lowest Unoccupied Molecular Orbital)のエネルギー準位とは、有機分子の励起状態を表す。ここで、ＬＵＭＯ準位は最低励起一重項準位（Ｓ1）に対応する。さらに電子や正孔が有機物に注入され、ラジカルアニオン（Ｍ-）,ラジカルカチオン（Ｍ+）が形成された場合の正孔および電子の準位は、励起子結合エネルギーが存在しない分、ＨＯＭＯ準位,ＬＵＭＯ準位の外側の位置に電子伝導準位、正孔伝導準位が位置することになる。
【００５４】
また、電子輸送層４６のＬＵＭＯのエネルギー準位の絶対値が上部電極３８の仕事関数の絶対値よりも小さくすれば良い。
【００５５】
第１の実施の形態に係る有機ＥＬディスプレイ装置の構造において、各電極、各層はそれぞれスパッタ、蒸着、塗布などにより成膜される。
【００５６】
第１の実施の形態に係る有機ＥＬディスプレイ装置の構造において、発光層４８と正孔輸送層５０の間、若しくは有機ＥＬ下部電極３０と正孔輸送層５０の間に、ｐ型有機半導体層を介在させてもよい。同様に、発光層４８と電子輸送層４６の間、若しくは上部電極３８と電子輸送層４６の間に、ｎ型有機半導体層を介在させてもよい。
【００５７】
（有機ＥＬディスプレイ装置の駆動方法）
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法の動作原理説明図であって、ＰＮＭ制御の動作波形のタイミングチャートは、図４に示すように表され、ブロック構成は、図５に示すように表される。
【００５８】
図５に示すように、ＰＮＭ基準信号発生部２より出力されたＰＮＭ信号と、映像データ信号発生部４より出力された映像データ信号ＶＤとを乗算器５において、掛け合わせることによって、有機ＥＬ点滅信号ＯＥＬＤを得ることができる。
【００５９】
ＰＮＭ制御とは、図４に示すように、単位時間当たりのパルス数によって、階調を表現する制御方式である。遅延によるデータの誤差が少ないために、直線性の良好な変調制御方式を提供している。周波数成分がＰＷＭ制御に比べて、相対的に高周波となるため、第１の実施の形態に係る有機ＥＬディスプレイ装置のディスプレイは、ちらつきが見えにくいという利点がある。ＣＭＯＳＬＳＩによってＰＮＭドライバなどの駆動回路を形成することにより、ＰＮＭ制御方式において要求される高速応答にも対応することができる。図４の例では、図示しない４ビットの映像データ信号ＶＤ（１００１）と、４ビットのＰＮＭ信号ＰＮ０，ＰＮ１，ＰＮ２，ＰＮ３の波形を乗算器５において、掛け合わせることによって、図４中に示すような有機ＥＬ点滅信号ＯＥＬＤが得られている。
【００６０】
第１の実施の形態に係る有機ＥＬディスプレイ装置の有機ＥＬ層に流す電流を制御する駆動素子（ＭＯＳトランジスタ）のドレイン電流Ｉds(Ａ)とゲート電圧Ｖgs（Ｖ）の特性例は、図６に示すように表される。図６において、Ｐはオフ状態の動作点、Ｑは弱反転領域の動作点、Ｒは飽和領域の動作点を表す。
【００６１】
弱反転領域のドレイン電流Ｉds(Ａ)とゲート電圧Ｖgs（Ｖ）の関係は、次式のように表される。すなわち、
Ｉds∝βexp（Ｖgs−Ｖth）・（１−exp(−ｅＶds／ｋＴ)）              …（１）
ここで、βはデバイスのチャネル長、チャネル幅などのデバイスサイズ、材料で決まる定数である。Ｖthはしきい値電圧、ｅは単位電荷量、ｋはボルツマン定数を示す。
【００６２】
例えば、弱反転領域に動作点が存在する場合には、動作点Ｑの例で、Ｖgs(Ｖ)がわずかに０．１８Ｖの変化で、Ｉds（Ａ）は、約１桁程度も変化する。
【００６３】
飽和領域のドレイン電流Ｉds(Ａ)とゲート電圧Ｖgs（Ｖ）の関係は、次式のように表される。すなわち、
Ｉds∝β／２・（Ｖgs−Ｖth）2・（１＋λＶds）                        …（２）
ここで、λはデバイスサイズ、材料で決まる定数である。
【００６４】
弱反転領域の動作点Ｑで第１の実施の形態に係る有機ＥＬディスプレイ装置を駆動すると、弱反転領域のドレイン電流Ｉds(Ａ)とゲート電圧Ｖgs（Ｖ）の関係から明らかなように、有機ＥＬディスプレイ装置の駆動素子の素子特性のバラツキが直接的にディスプレイの輝度のバラツキの原因となる。
【００６５】
これに対して、飽和領域の動作点Ｒで第１の実施の形態に係る有機ＥＬディスプレイ装置を駆動すると、飽和領域のドレイン電流Ｉds(Ａ)とゲート電圧Ｖgs（Ｖ）の関係から明らかなように、ＰＮＭ制御パルスの電圧値が変動したとしても、出力電流Ｉdsの値の変動は極めて少ない。このため、第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動素子の素子特性のバラツキを抑制し、その結果、ディスプレイの輝度のバラツキを抑制することができる。
【００６６】
アナログ制御方式においては、弱反転領域を使用しているのに対して、第１の実施の形態に係る有機ＥＬディスプレイ装置のディジタル制御方式においては、飽和領域を使用する。
【００６７】
本発明の比較例として、ＰＷＭ制御の動作波形のタイミングチャートは、図７に示すように表される。ＰＷＭ制御の場合、理想的な１コマ分のパルス面積１００に対して、点線で表すように、データ遅延が存在するために、実際の１コマ分のパルス面積は８０となる。同様に、ＰＷＭ制御の場合、２コマ分のパルス面積２００に対して、点線で表すように、データ遅延が存在するために、２コマ分のパルスパルス面積は１８０となる。同様に、ＰＷＭ制御の場合、４コマ分のパルス面積４００に対して、点線で表すように、データ遅延が存在するために、４コマ分のパルスパルス面積は３８０となる。このようにＰＷＭ制御方式では、データ遅延が存在すると、パルス幅と輝度との関係の線形性が悪い。
【００６８】
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法に適用するＰＮＭ制御の動作波形のタイミングチャートは、図８に示すように表される。点線で示されるデータ遅延を考慮したとしても、パルスカウント数１の時のパルス面積は、８０となり、パルスカウント数２の時のパルス面積は、１６０となり、パルスカウント数４の時のパルス面積は、３２０となる。このようにＰＮＭ制御方式では、データ遅延が存在しても、パルス数と輝度との関係の線形性が良好となる。しかも、立上りと立下りのデータ遅延が異なっても直線性のよい変調方式となる。
【００６９】
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法におけるＰＮＭ制御のステップ数と輝度（ｃｄ／ｍ2）との関係は、図９に示すように表される。階調評価結果として、１２８ステップまで、輝度（ｃｄ／ｍ2）の線形性が良好となることが確認されている。
【００７０】
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法においては、ＰＮＭ制御方式を採用することで、周波数成分がＰＷＭ制御に比べ、高周波となるため、ディスプレイ上のちらつきが目にみえにくい。また、ＰＮＭ制御方式では高速応答性が要求されるが、ＬＳＩ上に第１の実施の形態に係る有機ＥＬディスプレイ装置を実現することにより、高速応答性を達成可能である。
【００７１】
（カウンタ回路およびＰＮＭ信号生成回路）
第１の実施の形態に係る有機ＥＬディスプレイ装置のＰＮＭ基準信号発生部２に適用するカウンタ回路の構成例は、図１０に示すように、ＮＡＮＤゲート１３０・１３８と、ＮＯＲゲート１３４と、インバータ１３２・１３６・１４０とを備える。
【００７２】
第１の実施の形態に係る有機ＥＬディスプレイ装置のＰＮＭ基準信号発生部２に適用するＰＮＭ信号生成回路の構成例は、図１１に示すように、インバータ１４２0・１４２1・１４２2・１４２3…と、ＡＮＤゲート１４０0・１４０1・１４０2・１４０3…と、ＡＮＤゲート１４８1・１４８2・１４８3…と、フリップフロップ回路（ＦＦ）１４６0・１４６1・１４６2・１４６3…とを備える。
【００７３】
図１０において、信号Ａは、前段のキャリー信号、信号Ｂは、ＦＦ１４６0・１４６1・１４６2・１４６3…からのフィードバック（ＦＢ）値、信号ＣＡは、次段へのキャリー出力、信号Ｓは、ＦＦ１４６0・１４６1・１４６2・１４６3…への加算出力を表す。
【００７４】
図１０に示されるカウンタ回路は、例えば８ビット分存在し、各カウンタ回路からの出力信号Ｓは、図１１に示すＰＮＭ信号生成回路の入力端子Ｑ0・Ｑ1・Ｑ2・Ｑ3…に入力される。
【００７５】
図１１において、インバータ１４２0・１４２1・１４２2・１４２3…と、ＡＮＤゲート１４０0・１４０1・１４０2・１４０3…と、ＡＮＤゲート１４８1・１４８2・１４８3…とによって、デコーダ回路が構成されており、このデコーダ出力が、ＦＦ１４６0・１４６1・１４６2・１４６3…においてリサンプルされて、ＰＮＭ信号ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…を発生している。
【００７６】
（有機ＥＬディスプレイ装置の駆動回路）
第１の実施の形態に係る有機ＥＬディスプレイ装置においては、１ピクセルの駆動回路の実効面積を削減するために、ラッチ以外の手段で各ビットのデータ“１”，“０”を保持する手段として、データ保持キャパシタＣoを適用している。図１２に示すように、データスイッチＳＤおよびパルス数変調スイッチＳＰからなるスイッチ２個と、データ保持キャパシタＣo１個によって、１ビット分の駆動回路を構成している。
【００７７】
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動回路３４は、図１２に示すように、例えば、列（カラム）方向に延伸して配置された複数のデータ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…と、複数のデータ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…と直交し、行（ロー）方向に延伸して配置された複数の走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３…と、ロー方向に延伸して配置されたワード線ＷＬと、複数のデータ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…と複数の走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３…との間に接続されるデータスイッチＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍと、ダイオードＤ（Ｂ，Ｇ，Ｒ）で示される有機ＥＬ層と複数の走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３…との間に接続されるパルス数変調スイッチＳＰ０・ＳＰ１・ＳＰ２・ＳＰ３…・ＳＰｍとを備える。
【００７８】
データ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…には、映像データ信号発生部４からの映像データ信号ＶＤ（ＶＤ０・ＶＤ１・ＶＤ２…）がそれぞれ入力される。
【００７９】
走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３…には、ＰＮＭ基準信号発生部２よりのＰＮＭ信号（ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…）がそれぞれ入力される。
【００８０】
ワード線ＷＬに入力されるローイネーブル信号ＲＥによって、データスイッチＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍがオン／オフされる。ローイネーブル信号ＲＥがハイレベルのとき、データスイッチＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍがオンになされ、データ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…に入力されるの映像データ信号ＶＤ（ＶＤ０・ＶＤ１・ＶＤ２…）がそれぞれの保持キャパシタＣoに２値のデータ“０”または“１”として、保持される。保持キャパシタＣoに保持されるデータが“１”の場合には、その保持キャパシタＣoに接続されるパルス数変調スイッチＳＰ０・ＳＰ１・ＳＰ２・ＳＰ３…・ＳＰｍがオンになされ、対応する走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３…を介して、ＰＮＭ信号（ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…）が加算されて生成された有機ＥＬ点滅信号ＯＥＬＤが、ダイオードＤ（Ｂ，Ｇ，Ｒ）で示される有機ＥＬ層に入力される。
【００８１】
第１の実施の形態に係る有機ＥＬディスプレイ装置においては、ディジタルデータ（２値）の各ビットを保持キャパシタＣoで保持し、そのデータで有機ＥＬ駆動素子のオン／オフを行っており、アクティブマトリックス型完全ディジタル制御有機ＥＬディスプレイ装置が得られている。
【００８２】
図１２に示す駆動回路３４においては、結果として、図５のブロック構成と同等の機能を実現している。すなわち、映像データ信号発生部４よりの映像データ信号ＶＤ（ＶＤ０・ＶＤ１・ＶＤ２…）とＰＮＭ基準信号発生部２よりのＰＮＭ信号（ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…）を図１２に示す駆動回路３４の構成によって回路機能として掛け合わせ、結果として、ＰＮＭ信号（ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…）が加算されて、映像データ信号発生部４よりの映像データ信号ＶＤに応じて、有機ＥＬ点滅信号ＯＥＬＤを生成している。
【００８３】
なお、図１２に示す駆動回路は、ピクセルアレイ１０内の各ピクセル６に対応して、ピクセルアレイ１０の下部に形成されるＣＭＯＳＬＳＩ６０によって形成されることは、図１〜図２に示した通りである。また、図１２の左側に示すピクセルアレイ１０の周辺部にブロック構成で示される水平シフトレジスタ１２および垂直シフトレジスタ１４などもピクセルアレイ１０の周辺部に限らず、ピクセルアレイ１０の下部に形成されるＣＭＯＳＬＳＩ６０によって形成されていてもよい。
【００８４】
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動回路３４として、図１２に対応する具体的回路構成例は、図１３に示すように表される。図１３においては、データスイッチＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍをｐＭＯＳＦＥＴＱＤ０・ＱＤ１・ＱＤ２・ＱＤ３…・ＱＤｍで構成し、パルス数変調スイッチＳＰ０・ＳＰ１・ＳＰ２・ＳＰ３…・ＳＰｍをｐＭＯＳＦＥＴＱＰ０・ＱＰ１・ＱＰ２・ＱＰ３…・ＱＰｍで構成している。なお、図１３の駆動回路３４は一例であって、様々な変形例が構成可能である。また使用するトランジスタ素子もｐチャネル素子に限定されず、ｎチャネル素子を使用してもよい。
【００８５】
４ビットの場合の１つのピクセル６の駆動回路の平面レイアウトパターン構成において、拡散層、ゲート配線およびコンタクト部分の平面レイアウトパターンは、図１４（ａ）に示すように表される。また、図１４（ｂ）は、図１４（ａ）に対応し、サブピクセル６Ｒを駆動する駆動回路の回路構成を示す。
【００８６】
１つのピクセル６のサイズＷ１×Ｗ２は、例えば、約１５μｍ×１５μｍ程度である。したがって、サブピクセル６Ｒ，６Ｇ，６ＢのサイズＷ１×Ｗ２／３は、例えば、約１５μｍ×５μｍ程度である。このような微細寸法を有するサブピクセル６Ｒ内に、例えば、図１４（ａ）に示すように、データスイッチ用のｐＭＯＳＦＥＴＱＤ０と、パルス数変調スイッチ用のｐＭＯＳＦＥＴＱＰ０と、保持キャパシタＣｏ（図示省略）とからなる１ビット駆動回路と同等の回路構成を４ビット対応で、４個配置している。サブピクセル６Ｇおよび６Ｒ内においても同様に配置されている。
【００８７】
ソース・ドレインコンタクトおよびゲート配線のレイアウトパターン上、データスイッチ用のｐＭＯＳＦＥＴＱＤ０のソースコンタクトＳ１、ゲート電極Ｇ１およびドレインコンタクトＤＣ１は、図１４（ａ）に示すように表される。同様に、レイアウトパターン上、パルス数変調スイッチ用のｐＭＯＳＦＥＴＱＰ０のソースコンタクトＳ２、ゲート電極Ｇ２およびドレインコンタクトＤＣ２は、図１４（ａ）に示すように表される。
【００８８】
以下同様であり、データスイッチ用のｐＭＯＳＦＥＴとパルス数変調スイッチ用のｐＭＯＳＦＥＴの組み合わせ（ＱＤ０，ＱＰ０）、（ＱＤ１，ＱＰ１）、（ＱＤ２，ＱＰ２）、（ＱＤ３，ＱＰ３）からなる平面パターンが、サブピクセル６Ｒ内に図１４（ａ）に示すように、コンパクトに配置されている。サブピクセル６Ｇおよび６Ｒ内においても同様に配置されている。
【００８９】
Ｍ１配線を示すレイアウトパターン上、ＰＮＭ信号ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３を伝送する配線パターンと、ローイネーブル信号ＲＥを伝送する配線パターンは、図１５に示すように表される。
【００９０】
Ｍ２配線・Ｍ３配線を重ね合わせて示すレイアウトパターン上、データ線Ｄ０・Ｄ１・Ｄ２・Ｄ３の配線パターンは、図１６（ａ）に示すように表される。また、図１６（ｂ）は、サブピクセルを駆動する駆動回路の回路構成を表し、図１６（ａ）に対応して、中央線ＣＬにおけるノードコンタクトＮＣが示されている。中央線ＣＬにおけるノードコンタクトＮＣにおいて、４ビットのＰＮＭ信号ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３を加算して有機ＥＬ点滅信号ＯＥＬＤを生成し、有機ＥＬ層に伝送している。ここで、Ｍ０〜Ｍ３配線は、図２に示したようなＭ１電極５２，Ｍ２電極５４などと同様の配線である。
【００９１】
サブピクセル６Ｒ，６Ｇ，６Ｂのレイアウトパターン上に、有機ＥＬ下部電極３０を配置した平面レイアウトパターン構成は、図１７に示すように表される。有機ＥＬ下部電極３０は、サブピクセル６Ｒ，６Ｇ，６Ｂの中央線ＣＬにおけるノードコンタクトＮＣに電気的に接続される。
【００９２】
上記の平面パターン例においては、ピクセル６およびサブピクセル６Ｒ，６Ｇ，６Ｂの形状は、いずれも矩形パターンを有するが、これに限定されるものではない。３角形パターン、６角形パターン、８角形パターンであってもよい。また、これらの形状を組み合わせたものでもよい。
【００９３】
（有機ＥＬディスプレイ装置のブロック構成）
第１の実施の形態に係る有機ＥＬディスプレイ装置８の周辺回路を含めた模式的ブロック構成は、図１８に示すように、ピクセルアレイ１０と、ピクセルアレイ１０の列方向に隣接して配置されるカラムドライバ２０と、カラムドライバ２０の列方向に隣接して配置されるデータラッチ回路１６と、データラッチ回路１６の列方向に隣接して配置される水平シフトレジスタ１２と、ピクセルアレイ１０の行方向に隣接して配置されるロードライバ１８と、ロードライバ１８に隣接して配置される垂直シフトレジスタ１４と、ピクセルアレイ１０の行方向に隣接して配置されるＰＮＭドライバ２２とを備える。
【００９４】
カラムドライバ２０には、ピクセルアレイ１０内のピクセル６を駆動するデータ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…が接続される。
【００９５】
データラッチ回路１６は、図１８の例では、４ビットの映像データ信号ＲＥＤ[３：０]、ＧＲＥＥＮ[３：０]、およびＢＬＵＥ[３：０]をラッチする回路である。また、データラッチ回路１６は外部信号として、ラッチイネーブル信号ＬＥを入力することで、アクティブになされる。
【００９６】
水平シフトレジスタ１２は、ピクセルアレイ１０を水平方向にスキャンする回路であり、ピクセルクロック信号ＨＣＬＫ，シフト／ホールド切替信号ＤＥＨ，水平同期リセット信号ＨＳＹＮＣを受信している。
【００９７】
ロードライバ１８には、ピクセルアレイ１０内のピクセル６を駆動する走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３・…およびワード線ＷＬが接続される。
【００９８】
垂直シフトレジスタ１４は、ピクセルアレイ１０を垂直方向にスキャンする回路であり、クロック信号ＶＣＫ，シフト／ホールド切替信号ＤＥＶ，垂直同期リセット信号ＶＳＹＮＣを受信する。
【００９９】
ＰＮＭドライバ２２は、走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３・…にＰＮＭ信号ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…を伝送する。ＰＮＭドライバ２２には、ＰＮＭクロック信号ＲＣＫおよびＰＮＭリセット信号ＲＲＳＴＮが入力される。
【０１００】
また、第１の実施の形態に係る有機ＥＬディスプレイ装置８には、例えば約マイナス５Ｖ程度のディスプレイ電源Ｖdisp、例えば約３．３Ｖ程度のシステム電源ＶＤＤが供給され、かつＶssの共通接地電位も与えられている。
【０１０１】
なお、図１８のピクセルアレイ１０内の各ピクセルは、本実施形態においては、例えば図１７に示すように矩形状なのであるが、ここでは参考のために、ＲＧＢ用のサブピクセルを６角形を基本パターンとするピクセル構造を示した。
【０１０２】
（動作タイミングチャート）
例えば、６４０×４８０ドット、４０９６色の表示が可能なＶＧＡ解像度を実現するための
水平走査の動作タイミングチャートは、図１９に示すように表され、垂直走査の動作タイミングチャートは、図２０に示すように表される。
【０１０３】
図１９には、ピクセルクロック信号ＨＣＬＫ，シフト／ホールド切替信号ＤＥ，ラッチイネーブル信号ＬＥ，および垂直走査クロック信号ＶＣＫが表示されている。
【０１０４】
タイミング０〜ｔ１の期間Ｔ１は、水平アクティブ期間であり、６４０ＨＣＬＫが含まれる。
【０１０５】
タイミングｔ１〜ｔ２の期間Ｔ２およびタイミングｔ５〜ｔ６の期間は、ラッチ待機期間である。
【０１０６】
タイミングｔ２〜ｔ３の期間Ｔ３およびタイミングｔ６〜ｔ７の期間は、ラッチ期間を表す。
【０１０７】
タイミングｔ３〜ｔ４の期間Ｔ４およびタイミングｔ７〜ｔ８の期間は、次のデータ待機期間を表す。
【０１０８】
期間（Ｔ２＋Ｔ３＋Ｔ４）が、水平ブランク期間であり、ピクセルクロック信号ＨＣＬＫが１６０サイクル含まれる。
【０１０９】
タイミング０〜ｔ４の期間（Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４）は、周波数２５ＭＨｚに相当し、ピクセルクロック信号ＨＣＬＫが８００サイクル含まれる。
【０１１０】
図２０には、クロック信号ＶＣＫ，垂直同期リセット信号ＶＳＹＮＣ，およびシフト／ホールド切替信号ＤＥＶが表示されている。
【０１１１】
タイミング０〜ｔ１の期間Ｕ１は、垂直アクティブスキャン期間であり、クロック信号ＶＣＫが４８０サイクル含まれる。
【０１１２】
タイミングｔ２〜ｔ３の期間Ｕ３は、リセット待機期間である。
【０１１３】
タイミングｔ３〜ｔ４の期間Ｕ４は、リセット期間を表す。
【０１１４】
タイミングｔ４〜ｔ５の期間Ｕ５は、リセットホールド期間を表す。
【０１１５】
タイミングｔ１〜ｔ５の期間（Ｕ２＋Ｕ３＋Ｕ４＋Ｕ５）が、垂直ブランク期間であり、クロック信号ＶＣＫが４５サイクルが含まれる。
【０１１６】
タイミング０〜ｔ５の期間（Ｕ１＋Ｕ２＋Ｕ３＋Ｕ４＋Ｕ５）は、周波数３１ｋＨｚに相当し、クロック信号ＶＣＫが５２５サイクルが含まれる。
【０１１７】
動作タイミングチャートにより、以下の動作が実行される。
【０１１８】
（ａ）ピクセルクロック信号ＨＣＬＫによって映像データ信号ＲＥＤ[３：０]、ＧＲＥＥＮ[３：０]、およびＢＬＵＥ[３：０]をデータラッチ回路１６に格納する。例えば、ＶＧＡであれば、６４０画素分になる。
【０１１９】
（ｂ）次に、水平ブランク期間のクロック信号ＶＣＫによって、選択する行（ロー）を変更し、ラッチイネーブル信号ＬＥがアクティブにされるタイミングで、ピルセルアレイ１０内のピクセル６に映像データ信号ＲＥＤ[３：０]、ＧＲＥＥＮ[３：０]、およびＢＬＵＥ[３：０]を伝送する。
【０１２０】
（ｃ）上記動作を垂直走査行数分繰り返す。例えば、ＶＧＡであれば、４８０行になる。（ｄ）次に、垂直ブランク期間に、垂直同期リセット信号ＶＳＹＮＣによって、選択行を先頭に戻す。先頭は、有効１行目ではなく、ダミー行であってもよい。
【０１２１】
（他の実施形態に係る有機ＥＬディスプレイ装置の駆動方法）
本発明の他の実施形態に係る有機ＥＬディスプレイ装置の駆動方法を説明する模式的回路構成は、図２１に示すように表される。
【０１２２】
図２１に示す方式は、有機ＥＬ層に流す電流を制御するトランジスタのゲートにパルス数変調データを入力することで輝度を制御する方式である。これにより、有機ＥＬディスプレイ装置における完全ディジタル制御が実現される。
【０１２３】
図２１の構成例では、ダイオードＤ（Ｂ，Ｇ，Ｒ）で表される有機ＥＬ層と、システム電源ＶＤＤとの間に直列に接続される２個のＭＯＳトランジスタＱＳおよびＱＤを備える。
【０１２４】
ＭＯＳトランジスタＱＳは、ローイネーブル信号ＲＥによってオン／オフ制御されるデータスイッチ用のｐＭＯＳＦＥＴであり、ＭＯＳトランジスタＱＤは、有機ＥＬ点滅信号ＯＥＬＤによってオン／オフ制御されるパルス数変調スイッチ用のｐＭＯＳＦＥＴである。
【０１２５】
データスイッチ用のｐＭＯＳＦＥＴＱＤのゲートに入力される有機ＥＬ点滅信号ＯＥＬＤは、加算器１において加算されたパルス変調映像データ信号ＰＮＶ０・ＰＮＶ１・ＰＮＶ２・ＰＮＶ３・…を表す。
【０１２６】
ＰＮＭ基準信号発生部２よりのＰＮＭ信号ＰＮＭ０と、映像データ信号発生部４よりの映像データ信号ＶＤ０を乗算器５において掛け合わせて得られる信号が、パルス変調映像データ信号ＰＮＶ０である。同様に、ＰＮＭ基準信号発生部２よりのＰＮＭ信号ＰＮＭ１、映像データ信号発生部４よりの映像データ信号ＶＤ１を乗算器５において掛け合わせて得られる信号が、パルス変調映像データ信号ＰＮＶ１である。このようにして得られたパルス変調映像データ信号ＰＮＶ０・ＰＮＶ１・ＰＮＶ２・ＰＮＶ３・…を加算器１において加算することで、有機ＥＬ点滅信号ＯＥＬＤを生成している。
【０１２７】
ここで、ＭＯＳトランジスタＱＳおよびＱＤは、ｐチャネル素子で構成される例を示しているが、これに限定されるものではなく、ｎチャネル素子で構成してもよい。
【０１２８】
本発明によれば、信頼性が向上し、輝度（明るさ）も確保でき、かつ完全ディジタル制御のため、ノイズの影響も受けにくい有機ＥＬディスプレイ装置、および有機ＥＬディスプレイ装置の駆動回路を提供することができる。
【０１２９】
本発明によれば、画素間の駆動素子の特性ばらつきによる輝度ばらつき（ざらざら感）をなくすことができ、クリアな画質の有機ＥＬディスプレイ装置、および有機ＥＬディスプレイ装置の駆動回路を提供することができる。
【０１３０】
本発明によれば、ＰＮＭ変調により、変調時のデータ遅延が抑制され、階調線形性が良好で、かつ比較的高周波なため低次フィルタでＤＣ化しやすい有機ＥＬディスプレイ装置、および有機ＥＬディスプレイ装置の駆動回路を提供することができる。
【０１３１】
[その他の実施の形態]
上記のように、本発明は第１の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【０１３２】
本発明の第１の実施の形態に係る有機半導体装置の構成に適用される有機半導体材料は、例えば、真空蒸着法、カラムクロマトグラフィー,再結晶法などの化学的精製法、昇華精製法、高分子材料の場合には、スピンコート,ディップコート,ブレードコート,インクジェット法などの湿式成膜法などを用いて形成することができる。
【０１３３】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【０１３４】
本発明の有機ＥＬディスプレイ装置は、ディスプレイ分野、ヘッドマウントディスプレイ、有機集積回路分野、有機発光デバイス、フラットパネルディスプレイ、フレキシブルディスプレイエレクトロニクス分野、および透明エレクトロニクス分野において適用可能である。
【図面の簡単な説明】
【０１３５】
【図１】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の１ピルセル部分の模式的断面構造図。
【図２】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の１ピルセル部分の模式的鳥瞰図。
【図３】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の断面ＳＥＭ写真。
【図４】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法の動作原理説明図であって、ＰＮＭ制御の動作波形のタイミングチャート図。
【図５】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法の動作原理を説明するブロック構成図。
【図６】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の有機ＥＬ層に流す電流を制御する駆動素子（ＭＯＳトランジスタ）のドレイン電流Ｉds(Ａ)とゲート電圧Ｖgs（Ｖ）の特性例。
【図７】本発明の比較例として、ＰＷＭ制御の動作波形のタイミングチャート図。
【図８】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法に適用するＰＮＭ制御の動作波形のタイミングチャート図。
【図９】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法におけるＰＮＭ制御のステップ数と輝度（ｃｄ／ｍ2）との関係を表す特性図。
【図１０】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置のＰＮＭ基準信号発生部に適用するカウンタ回路の構成例を表す図。
【図１１】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置のＰＮＭ基準信号発生部に適用するＰＮＭ信号生成回路の構成例を表す図。
【図１２】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動回路の模式的回路構成図。
【図１３】図１２に対応する具体的回路構成図。
【図１４】（ａ）本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の４ビットの場合の１ピクセルの駆動回路の拡散層，ゲート配線およびコンタクト部分の平面レイアウトパターン構成図、（ｂ）（ａ）に対応し、サブピクセルを駆動する駆動回路の回路構成図。
【図１５】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の４ビットの場合の１ピクセルの駆動回路のＰＮＭ信号と、ローイネーブル信号ＲＥを伝送する配線の平面レイアウトパターン構成図。
【図１６】（ａ）本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の４ビットの場合の１ピクセルの駆動回路のデータ線の配線を示す平面レイアウトパターン構成図、（ｂ）（ａ）に対応し、サブピクセルを駆動する駆動回路の回路構成図。
【図１７】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の４ビットの場合の１ピクセルの駆動回路上に有機ＥＬ下部電極を配置した平面レイアウトパターン構成図。
【図１８】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の周辺回路を含めた模式的ブロック構成図。
【図１９】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の水平走査の動作タイミングチャート図。
【図２０】本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の垂直走査の動作タイミングチャート図。
【図２１】本発明の他の実施例に係る有機ＥＬディスプレイ装置の別の駆動方法に適用する駆動回路の模式的回路構成図。
【符号の説明】
【０１３６】
１…加算器
２…ＰＮＭ基準信号発生部
４…映像データ信号発生部
５…乗算器
６…ピクセル
６Ｒ・６Ｇ・６Ｂ…サブピクセル
８…有機ＥＬディスプレイ装置
１０…ピクセルアレイ
１２…水平シフトレジスタ（Ｈシフトレジスタ）
１４…垂直シフトレジスタ（Ｖシフトレジスタ）
１６…データラッチ回路
１８…ロードライバ
２０…カラムドライバ
２２…ＰＮＭドライバ
３０…有機ＥＬ下部電極
３２…ＶＩＡ電極
３４・３４Ｒ・３４Ｇ・３４Ｂ…駆動回路
３６…有機ＥＬ層（白色発光）
３８…上部電極
４０・４０Ｒ・４０Ｇ・４０Ｂ…カラーフィルタ
４２…透明保護膜
４４…シール層
４６…電子輸送層
４８…発光層
５０…正孔輸送層
５２…Ｍ１電極
５４…Ｍ２電極
５６…ゲート電極
５８…半導体基板
６０…ＣＭＯＳＬＳＩ
１３０・１３８…ＮＡＮＤゲート
１３２・１３６・１４０・１４２0・１４２1・１４２2・１４２3…インバータ
１３４…ＮＯＲゲート
１４４0〜１４４3，１４８1〜１４８3…ＡＮＤゲート
１４６0〜１４６3…フリップフロップ回路（ＦＦ）
ＣＬ…中央線
ＷＬ…ワード線
Ｄ０・Ｄ１・Ｄ２・Ｄ３・…・Ｄｍ…データ線
Ｋ０・Ｋ１・Ｋ２・Ｋ３・…・Ｋｍ…走査線
ＲＥ…ローイネーブル信号
ＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍ…データスイッチ
ＶＤ，ＶＤ０・ＶＤ１・ＶＤ２…映像データ信号
ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…ＰＮＭ信号
Ｃo…保持キャパシタ
ＳＰ０・ＳＰ１・ＳＰ２・ＳＰ３…・ＳＰｍ…パルス数変調スイッチ
ＯＥＬＤ…有機ＥＬ点滅信号
ＨＣＬＫ…ピクセルクロック信号
ＤＥ，ＤＥＨ，ＤＥＶ…シフト／ホールド切替信号
ＬＥ…ラッチイネーブル信号
ＶＣＫ…クロック信号
ＨＳＹＮＣ…水平同期リセット信号
ＶＳＹＮＣ…垂直同期リセット信号
ＲＥＤ[３：０]，ＧＲＥＥＮ[３：０]，ＬＵＥ[３：０]…映像データ信号
ＰＮＶ０・ＰＮＶ１・ＰＮＶ２・ＰＮＶ３・…パルス変調映像データ信号
ＱＰ，ＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍ…パルス数変調スイッチ用のｐＭＯＳＦＥＴ
ＱＤ，ＱＤ０・ＱＤ１・ＱＤ２・ＱＤ３…・ＱＤｍ…データスイッチ用のｐＭＯＳＦＥＴ
【図１】
0005514406.tif 000002
【図２】
0005514406.tif 000003
【図４】
0005514406.tif 000004
【図５】
0005514406.tif 000005
【図６】
0005514406.tif 000006
【図７】
0005514406.tif 000007
【図８】
0005514406.tif 000008
【図９】
0005514406.tif 000009
【図１０】
0005514406.tif 000010
【図１１】
0005514406.tif 000011
【図１２】
0005514406.tif 000012
【図１３】
0005514406.tif 000013
【図１４】
0005514406.tif 000014
【図１５】
0005514406.tif 000015
【図１６】
0005514406.tif 000016
【図１７】
0005514406.tif 000017
【図１８】
0005514406.tif 000018
【図１９】
0005514406.tif 000019
【図２０】
0005514406.tif 000020
【図２１】
0005514406.tif 000021
【図３】
0005514406.tif 000022