(57)【特許請求の範囲】
【請求項１】
発光素子と、ドレイン・ソース間に駆動電圧が印加されることでソース側に接続された上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された映像信号電圧を保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、基準電圧と中間電圧と映像信号電圧を時分割的に供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への上記信号線電圧の入力を実行させる書込スキャナと、
を備え、
上記書込スキャナは、上記走査パルスによる上記画素回路の１発光サイクル内の制御として、
上記１発光サイクル内の非発光期間に、上記駆動トランジスタの閾値補正を実行させるために上記信号線電圧が上記基準電圧であるときに上記サンプリングトランジスタを導通させ、
上記閾値補正の後、上記画素回路への映像信号電圧の入力と上記駆動トランジスタの移動度補正を実行させるため、上記信号線電圧が上記中間電圧とされている際に上記サンプリングトランジスタを制御して、上記駆動トランジスタのゲート電圧が上記基準電圧から上記中間電圧に達しないレベルにまで上昇させた後、上記サンプリングトランジスタを所定期間、非導通とし、さらにその後、上記信号線電圧が上記映像信号電圧とされている際に上記サンプリングトランジスタを導通させる表示装置。
【請求項２】
上記書込スキャナは、上記信号線電圧が上記中間電圧とされている際に、上記サンプリングトランジスタを導通させた後、上記駆動トランジスタのゲート電圧が上記中間電圧に至らないタイミングで上記サンプリングトランジスタを非導通とする走査パルスを出力する請求項１に記載の表示装置。
【請求項３】
上記書込スキャナは、上記信号線電圧が上記中間電圧とされている際に上記サンプリングトランジスタに与える走査パルスを、上記映像信号電圧の入力の際に上記サンプリングトランジスタに与える走査パルスよりも低い電圧のパルスとする請求項１に記載の表示装置。
【請求項４】
発光素子と、ドレイン・ソース間に駆動電圧が印加されることでソース側に接続された上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された映像信号電圧を保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、基準電圧と中間電圧と映像信号電圧を時分割的に供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への上記信号線電圧の入力を実行させる書込スキャナと、
を備えた表示装置の表示駆動方法として、
上記画素回路の１発光サイクル内の非発光期間に、上記駆動トランジスタの閾値補正を実行させるために上記信号線電圧が上記基準電圧であるときに上記サンプリングトランジスタを導通させ、
上記閾値補正の後、上記画素回路への映像信号電圧の入力と上記駆動トランジスタの移動度補正を実行させるため、上記信号線電圧が上記中間電圧とされている際に上記サンプリングトランジスタを制御して、上記駆動トランジスタのゲート電圧が上記基準電圧から上記中間電圧に達しないレベルにまで上昇させた後、上記サンプリングトランジスタを所定期間、非導通とし、さらにその後、上記信号線電圧が上記映像信号電圧とされている際に上記サンプリングトランジスタを導通させるように、
上記書込スキャナが走査パルスを出力する表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００９−１５７０１８号公報
【特許文献２】特開２０１０−３８９２８号公報
【背景技術】
【０００３】
有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで有機ＥＬ素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上が求められている。特に均一性（ユニフォミティ）の良い表示パネルの実現のためには、画素回路での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作が各種提案されている。
本発明では、例えば発光素子に電流印加を行う駆動トランジスタの移動度補正能力を向上させることを目的とする。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることでソース側に接続された上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された映像信号電圧を保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイを備える。また上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、基準電圧と中間電圧と映像信号電圧を時分割的に供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への上記信号線電圧の入力を実行させる書込スキャナとを備える。
そして上記書込スキャナは、上記走査パルスによる上記画素回路の１発光サイクル内の制御として、上記１発光サイクル内の非発光期間に、上記駆動トランジスタの閾値補正を実行させるために上記信号線電圧が上記基準電圧であるときに上記サンプリングトランジスタを導通させ、上記閾値補正の後、上記画素回路への映像信号電圧の入力と上記駆動トランジスタの移動度補正を実行させるため、上記信号線電圧が上記中間電圧とされている際に上記サンプリングトランジスタを制御して、上記駆動トランジスタのゲート電圧が上記基準電圧から上記中間電圧に達しないレベルにまで上昇させた後、上記サンプリングトランジスタを所定期間、非導通とし、さらにその後、上記信号線電圧が上記映像信号電圧とされている際に上記サンプリングトランジスタを導通させる。
例えば上記書込スキャナは、上記信号線電圧が上記中間電圧とされている際に、上記サンプリングトランジスタを導通させた後、上記駆動トランジスタのゲート電圧が上記中間電圧に至らないタイミングで上記サンプリングトランジスタを非導通とする走査パルスを出力する。
また上記書込スキャナは、上記信号線電圧が上記中間電圧とされている際に上記サンプリングトランジスタに与える走査パルスを、上記映像信号電圧の入力の際に上記サンプリングトランジスタに与える走査パルスよりも低い電圧のパルスとする。
【０００６】
本発明の表示駆動方法は、上記画素回路の１発光サイクル内の非発光期間に、上記駆動トランジスタの閾値補正を実行させるために上記信号線電圧が上記基準電圧であるときに上記サンプリングトランジスタを導通させ、上記閾値補正の後、上記画素回路への映像信号電圧の入力と上記駆動トランジスタの移動度補正を実行させるため、上記信号線電圧が上記中間電圧とされている際に上記サンプリングトランジスタを制御して、上記駆動トランジスタのゲート電圧が上記基準電圧から上記中間電圧に達しないレベルにまで上昇させた後、上記サンプリングトランジスタを所定期間、非導通とし、さらにその後、上記信号線電圧が上記映像信号電圧とされている際に上記サンプリングトランジスタを導通させるように、上記書込スキャナが走査パルスを出力する。
【０００７】
このような本発明では、閾値補正の後、画素回路への映像信号電圧の入力と駆動トランジスタの移動度補正を実行させる場合に、まず中間電圧を書き込み、その後、発光させる階調に応じた映像信号電圧を書き込む２段階書込方式の動作を行う。中間電圧は、映像信号電圧に応じた最適な補正電圧である。
２段階書込方式では、まず信号線から中間電圧を駆動トランジスタのゲートノードに書き込む。次に駆動トランジスタのゲートノードを信号線から切り離し、ブートストラップを実行させる（駆動トランジスタのゲートノード及びソースノードの電圧を上昇させる）。そしてその後、信号線から映像信号電圧を駆動トランジスタのゲートノードに書き込む。
ここで本発明の場合は、中間電圧を書き込む際に、駆動トランジスタのゲートノードが中間電圧に達する前に、その書き込みを終了させる。これによりブートストラップの際の移動度の補正機能を高める。
【発明の効果】
【０００８】
本発明によれば、映像信号電圧の入力と駆動トランジスタの移動度補正を実行させるために２段階書込方式を採用する場合に、ブートストラップ期間の移動度補正能力を高めることができる。これによって、必要な移動度補正能力を得るための中間電圧を低く設定することができ、省電力化を実現できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の画素回路の回路図である。
【図３】比較例の画素回路動作の説明図である。
【図４】画素回路の１サイクルの発光動作の過程の等価回路図である。
【図５】画素回路の１サイクルの発光動作の過程の等価回路図である。
【図６】画素回路の１サイクルの発光動作の過程の等価回路図である。
【図７】画素回路の１サイクルの発光動作の過程の等価回路図である。
【図８】第１の実施の形態の画素回路の動作の説明図である。
【図９】第１の実施の形態の移動度補正の説明図である。
【図１０】第２の実施の形態の移動度補正の説明図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について次の順序で説明する。
［１．実施の形態の表示装置及び画素回路の構成］
［２．本発明に至る過程で考慮された画素回路動作（比較例）］
［３．第１の実施の形態］
［４．第２の実施の形態］
【００１１】
［１．表示装置及び画素回路の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１２】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
【００１３】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。
【００１４】
書込制御線ＷＳＬ（ＷＳＬ１〜ＷＳＬ（ｍ））はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。
【００１５】
電源制御線ＤＳＬ（ＤＳＬ１〜ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１〜ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は駆動電圧Ｖｃｃと初期電圧Ｖｉｎｉの２値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、電源パルスＤＳ、走査パルスＷＳのタイミングを設定する。
【００１６】
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。本実施の形態では、水平セレクタ１１は、各信号線に対し信号線電圧として、閾値補正に用いる基準電圧Ｖｏｆｓと、移動度補正のために用いる中間電圧Ｖｓｉｇ１と、映像データによる階調に応じた電圧である映像信号電圧Ｖｓｉｇ２とを時分割で供給する。
【００１７】
なお、本実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ１１であり、駆動制御スキャナの例がドライブスキャナ１２であり、書込スキャナの例がライトスキャナ１３である。
【００１８】
図２に実施の形態の画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
【００１９】
この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓと、駆動トランジスタＴｄを有して構成される。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
サンプリングトランジスタＴｓ、駆動トランジスタＴｄは、ｎチャネルの薄膜トランジスタ（ＴＦＴ）で構成されている。
【００２０】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソース（ノードＮＤ２）に接続され、他方の端子が同じく駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続されている。
駆動トランジスタＴｄのドレインは当該画素回路１０の行に対応する電源制御線ＤＳＬに接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電圧Ｖｃａｔ）に接続されている。
【００２１】
サンプリングトランジスタＴｓは、そのソース・ドレインが信号線ＤＴＬと駆動トランジスタＴｄのゲート（ノードＮＤ１）の間で直列接続されている。
従って、サンプリングトランジスタＴｓが導通したときに、駆動トランジスタＴｄのゲートに信号線ＤＴＬの信号線電圧（映像信号電圧Ｖｓｉｇ２／中間電圧Ｖｓｉｇ１／基準電圧Ｖｏｆｓ）が入力される構成となっている。
このサンプリングトランジスタＴｓのゲートは、当該画素回路１０の行に対応する書込制御線ＷＳＬに接続されている。
【００２２】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖｓｉｇ２が印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬを介してライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇ２が保持容量Ｃｓに書き込まれる。
【００２３】
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電圧Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇ２を書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。
【００２４】
駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００２５】
このように基本的には、各フレーム期間において、画素回路１０に映像信号電圧（階調値）Ｖｓｉｇ２が保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
【００２６】
［２．本発明に至る過程で考慮された画素回路動作（比較例）］
ここで、本発明の理解のため、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。そして特に閾値補正の後、画素回路への映像信号電圧の入力と駆動トランジスタの移動度補正を実行させる場合に、まず中間電圧を書き込み、その後、発光させる階調に応じた映像信号電圧を書き込む２段階書込方式の動作を行う例としている。
なお、閾値補正動作としては１発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
【００２７】
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ２）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
【００２８】
図３に比較例としての画素回路１０の１発光サイクル（１フレーム期間）の動作のタイミングチャートを示す。
図３では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、基準電圧Ｖｏｆｓ、中間電圧Ｖｓｉｇ１、映像信号電圧Ｖｓｉｇ２としてのパルス電圧を信号線ＤＴＬに与える。
また図３には、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図３には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
また図３には、図２に示したノードＮＤ１、ＮＤ２の電圧として、駆動トランジスタＴｄのゲート電圧Ｖｇとソース電圧Ｖｓの変化を示している。
【００２９】
図３のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前（期間ＬＴ０）は、前フレームの発光が行われている。期間ＬＴ０の等価回路を図４（ａ）に示す。
即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓがオフした状態である。この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓ’は駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。
【００３０】
時点ｔｓで今回のフレームの発光のための動作が開始される。
まず電源パルスＤＳ＝初期電圧Ｖｉｎｉとされる。図４（ｂ）に期間ＬＴ１の等価回路を示す。
このとき、初期電圧Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電圧Ｖｉｎｉに充電される。
【００３１】
一定期間後、閾値補正のための準備が行われる（期間ＬＴ２）。等価回路は図５（ａ）に示される。
即ち期間ＬＴ２では、信号線ＤＴＬの電圧が基準電圧Ｖｏｆｓとなった時に、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は基準電圧Ｖｏｆｓとなる。
駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｉｎｉとなる。
このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電圧Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００３２】
続いて閾値補正（Ｖｔｈ補正）が行われる。ここでは期間ＬＴ３ａ〜ＬＴ３ｃとして３回の閾値補正が行われる例としている。
まず期間ＬＴ３ａとして１回目の閾値補正（Ｖｔｈ補正）が行われる。
この場合、信号線電圧が基準電圧Ｖｏｆｓとなっているタイミングで、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、またドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。等価回路を図５（ｂ）に示すが、この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は基準電圧Ｖｏｆｓに固定されたまま、ソースノード（ノードＮＤ２）が上昇する。
有機ＥＬ素子１のアノード電圧（ノードＮＤ２の電圧）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。有機ＥＬ素子１のアノード電圧がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためノードＮＤ２の電圧（駆動トランジスタＴｄのソース電圧）は、時間と共に上昇してゆく。
【００３３】
この閾値補正は、基本的には、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作と言える。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電圧が上昇されればよい。
しかし、ゲートノードを基準電圧Ｖｏｆｓに固定できるのは、信号線電圧＝Ｖｏｆｓの期間のみである。するとフレームレート等によっては１回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Ｖｔｈに至るまでソース電圧が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
【００３４】
このため、信号線電圧が基準電圧Ｖｏｆｓから中間電圧Ｖｓｉｇ１に変わる前に、期間ＬＴ３ａとしての閾値補正を終了させる。即ち、ライトスキャナ１３が一旦、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電圧、ソース電圧は上昇する。
なお、この時、（ノードＮＤ２の電圧）≦（有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌ）＋（カソード電圧Ｖｃａｔ）である限り、有機ＥＬ素子１には逆バイアスがかかっているため発光することはない。
【００３５】
次に期間ＬＴ３ｂとして、２回目の閾値補正を行う。即ち信号線電圧＝基準電圧Ｖｏｆｓのときに、再びライトスキャナ１３が走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。これにより、駆動トランジスタＴｄのゲート電圧＝基準電圧Ｖｏｆｓとされ、またソース電圧が上昇される。
さらに閾値補正動作を休止する。なお、２回目の閾値補正で駆動トランジスタＴｄのゲート・ソース間電圧は、より閾値電圧Ｖｔｈに近づいているため、２回目の休止期間のブートストラップ量は１回目の休止期間より小さくなる。
また期間ＬＴ３ｃで３回目の閾値補正を行う。
そして最終的に駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈとなる。
この時、ソース電圧（ノードＮＤ２：有機ＥＬ素子１のアノード電圧）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
この図３の場合では、３回目の閾値補正の期間ＬＴ３ｃの後、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
【００３６】
続いて、期間ＬＴ４，ＬＴ５，ＬＴ６で２段階書込方式の映像信号電圧書込及び移動度補正を行う。
まず期間ＬＴ４として、信号線ＤＴＬが中間電圧Ｖｓｉｇ１となっている時、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。中間電圧Ｖｓｉｇ１は映像信号電圧Ｖｓｉｇ２に応じた最適補正電圧である。
等価回路を図６（ａ）に示す。駆動トランジスタＴｄのゲート電圧（ノードＮＤ１）は中間電圧Ｖｓｉｇ１となるが、電源制御線ＤＳＬから電流が流れるため、ソース電圧（ノードＮＤ２）は時間とともに上昇してゆく。
【００３７】
この時、駆動トランジスタＴｄのソース電圧Ｖｓ（ＮＤ２）が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ（有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりも十分小さい）、駆動トランジスタＴｄの電流は保持容量Ｃｓと寄生容量Ｃｏｌｅｄｅを充電するのに使用される。
そしてこの時は、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。具体的には移動度μが大きい駆動トランジスタＴｄの場合はこのときの電流量が大きく、ソース電圧（ＮＤ２）の上昇も早い。逆に移動度μが小さければ電流量が小さく、ソース電圧（ＮＤ２）の上昇は遅くなる。
なお、図９（ａ）には、この期間ＬＴ４におけるソース電圧の上昇を、移動度が大きい場合を実線で、小さい場合を破線で、それぞれ示している。
【００３８】
このようにサンプリングトランジスタＴｓがオンしてから駆動トランジスタＴｄのソース電圧は上昇する。そして走査パルスＷＳがＬレベルとなり、サンプリングトランジスタＴｓがオフしたときには、図３のように、ソース電圧Ｖｓは移動度μを反映した電圧Ｖｓ０となる。ゲート・ソース間電圧ＶｇｓはＶｓｉｇ１−Ｖｓ０となり、移動度μを補正するＶｇｓとなる（移動度補正）
【００３９】
走査パルスＷＳがＬレベルでサンプリングトランジスタＴｓがオフとなる期間ＬＴ５では、ブートストラップ動作が行われる。等価回路を図６（ｂ）に示す。
ブートストラップは前述のゲート・ソース間電圧Ｖｇｓに応じた電流がドレイン・ソース間に流れノードＮＤ２の電圧を上昇させ、保持容量Ｃｓを介してノードＮＤ１の電圧も上昇させる動作となる。
【００４０】
次に期間ＬＴ６として、信号線ＤＴＬの電圧が映像信号電圧Ｖｓｉｇ２となっているときに、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓが再度オンとされる。等価回路を図７（ａ）に示す。
これによって駆動トランジスタＴｄのソース電圧（ノードＮＤ２）は上昇し、サンプリングトランジスタＴｓがオフした時点で、移動度μを反映した電圧Ｖｓ１となる。
【００４１】
ここで前述のブートストラップによりＮＤ１が上昇していることに注目する。
図９（ａ）に示すように、移動度μが高いほど、期間ＬＴ５の終了時点（映像信号電圧Ｖｓｉｇの書込の直前）で、ノードＮＤ１の電圧が高くなる。
このため映像信号電圧Ｖｓｉｇ２を書き込む際の、書き込み信号振幅が小さくなる。
つまりブートストラップによって、移動度μが大きいほど映像信号電圧Ｖｓｉｇ２を書き込んだ後のＶｇｓ＝Ｖｓｉｇ２−Ｖｓ１は小さくなる。
図９（ａ）からわかるように、映像信号電圧Ｖｓｉｇ２を書き込んだ期間ＬＴ６の終了時点の駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは、移動度μが大きい場合は小さくなり、移動度μが小さい場合は大きくなる。
この結果、移動度μの大小にかかわらず有機ＥＬ素子１に同等の電流を供給することが可能になる。
【００４２】
最後に期間ＬＴ７では、走査パルスＷＳがＬレベルとなってサンプリングトランジスタＴｓがオフとされて書き込みが終了し、有機ＥＬ素子１を発光させる。図７（ｂ）に等価回路を示す。
この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２は有機ＥＬ素子１にその電流が流れる電圧まで上昇し、有機ＥＬ素子１は発光する。この時、サンプリングトランジスタＴｓがオフであり、ノードＮＤ２の上昇と同時にノードＮＤ１の電圧も同様に上昇するため、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。（ブートストラップ動作）
【００４３】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
閾値補正動作によって、各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電圧Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電圧Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
【００４４】
また１サイクルの画素回路動作として、閾値補正動作を分割して複数回行うのは、表示装置の高速化（高周波数化）の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間（信号線電圧＝基準電圧Ｖｏｆｓの期間）を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈに収束させるものである。
【００４５】
ところで、上記のように２段階書込を行う場合、次のような点が指摘されうる。
中間電圧Ｖｓｉｇ１は、映像信号電圧Ｖｓｉｇ２に応じて最適な値をとる必要があるが、例えばパネル面内の移動度μのばらつきが大きくなると、必要な中間電圧Ｖｓｉｇ１の電圧値を高電圧化しなければならない。
２段階書込方式では、期間ＬＴ５でのブートストラップ量を、移動度μに応じて調整する。そしてブートストラップ後（映像信号電圧Ｖｓｉｇ２の書込直前）でのゲート・ソース間電圧Ｖｇｓに、移動度μに応じて差を持たせるようにすることで移動度補正を実現する。
ブートストラップ時には、ゲート・ソース間電圧Ｖｇｓに応じた電流がドレイン・ソース間に流れ、ノードＮＤ２，ＮＤ１の電圧を上昇させる。ここで、映像信号電圧Ｖｓｉｇ２の書込の際の実効的な書込電圧を調整することで移動度補正を行うものであることを考えると、よりバラツキが大きい場合に対応するには、映像信号電圧Ｖｓｉｇ２の書込直前における移動度に応じたソース電圧、ゲート電圧の差、ひいては映像信号電圧Ｖｓｉｇ２の書込終了時点でのゲート・ソース間電圧Ｖｇｓの差を大きくできることが必要である。
そのためには移動度に応じたブートストラップ量の差を大きくすればよく、ブートストラップ開始時点でのゲート・ソース間電圧Ｖｇｓの差を広げることが考えられる。そしてこのためには、中間電圧Ｖｓｉｇ１を高電圧化し、期間ＬＴ４の終了時点でのノードＮＤ１（ゲート電圧）を高くすればよい。
【００４６】
ところが、中間電圧Ｖｓｉｇ１を高く設定し、中間電圧Ｖｓｉｇ１のダイナミックレンジを増加させると、それと共に消費電力が増大してしまう。
【００４７】
［３．第１の実施の形態］
そこで本実施の形態では、中間電圧Ｖｓｉｇ１の高電圧化を行わなくとも、より広い移動度バラツキにも対応できるようにする。
第１の実施の形態では、これを、中間電圧Ｖｓｉｇ１の書込を行う期間ＬＴ４を短時間化することで実現する。
【００４８】
図８は上述の図３と同様に或る画素回路１０での１サイクル（１フレーム期間）の動作のタイミングチャートとして、信号線ＤＴＬの電圧、電源パルスＤＳ、走査パルスＷＳ、ノードＮＤ１、ＮＤ２の電圧を示している。
なお、比較のため、走査パルスＷＳ、及びノードＮＤ１，ＮＤ２の電圧については、上記図３の波形を一点鎖線で付記した。実線が本実施の形態の場合である。
【００４９】
図８に示す１サイクルの動作において、期間ＬＴ１、ＬＴ２，ＬＴ３の動作は図３と同様であるため、重複説明を避ける。
本実施の形態では、期間ＬＴ４として中間電圧Ｖｓｉｇ１を書き込む期間を短くすることに特徴を有する。即ち図８に示すように期間ＬＴ４を設けるためにライトスキャナ１３が出力する走査パルスＷＳのＨレベル期間を、図３の場合より短くしている。
この場合の期間ＬＴ４の時間長は、ノードＮＤ１が中間電圧Ｖｓｉｇ１に達する前に、中間電圧Ｖｓｉｇ１の書込を終了させるように設定された時間長となる。
【００５０】
即ち本実施の形態は、ライトスキャナ１３が走査パルスＷＳによる画素回路１０の１発光サイクル内の制御として、次の制御を行う。
まず１発光サイクル内の非発光期間に、駆動トランジスタの閾値補正を実行させるために、信号線ＤＴＬが基準電圧Ｖｏｆｓであるときに、サンプリングトランジスタＴｓを導通させる（期間ＬＴ３ａ，ＬＴ３ｂ，ＬＴ３ｃ）。
この閾値補正の後、期間ＬＴ４，ＬＴ５，ＬＴ６で、画素回路１０への映像信号電圧Ｖｓｉｇ２の入力と駆動トランジスタＴｄの移動度補正を実行させる。
まず期間ＬＴ４として、信号線ＤＴＬが中間電圧Ｖｓｉｇ１とされている際にサンプリングトランジスタＴｓを制御して、駆動トランジスタＴｄのゲート電圧が、基準電圧Ｖｏｆｓから中間電圧Ｖｓｉｇ１に達しないレベルにまで上昇させる。即ちライトスキャナ１３は、信号線ＤＴＬが中間電圧Ｖｓｉｇ１とされている際に、走査パルスＷＳをＨレベルとしてサンプリングトランジスタＴｓを導通させた後、ノードＮＤ１の電圧が中間電圧Ｖｓｉｇ１に至らないタイミングで、走査パルスＷＳをＬレベルとし、サンプリングトランジスタをオフとして、中間電圧Ｖｓｉｇ１の書込を終了させる。
その後、期間ＬＴ５として走査パルスＷＳをＬレベルのままとし、サンプリングトランジスタを所定期間、非導通とする。即ちブートストラップを実行させる。
さらにその後、期間ＬＴ６として、信号線ＤＴＬが映像信号電圧Ｖｓｉｇ２とされている際に、走査パルスｖＷＳをＨレベルとしてサンプリングトランジスタＴｓを導通させ、映像信号電圧Ｖｓｉｇ２の書込を行わせる。
【００５１】
図８に示す期間ＬＴ４、ＬＴ５、ＬＴ６の波形を図９（ｂ）に拡大して示す。先に述べた比較例の場合の図９（ａ）と同様、実線は移動度が大きい場合、破線は移動度が小さい場合を示している。
まず、期間ＬＴ４が短時間化されることで、中間電圧Ｖｓｉｇ１の書込動作が、完全になされない時点、つまりノードＮＤ１の電圧が中間電圧Ｖｓｉｇ１に達しない時点で、終了されていることが図９（ｂ）に示してある。
【００５２】
ノードＮＤ１が中間電圧Ｖｓｉｇ１に至る時点まで待たないことで、期間ＬＴ５の開始時点でのノードＮＤ１の電圧は、移動度μに応じて異なる。
このようにすることで、期間ＬＴ５のブートストラップにおける、移動度μが大きい場合と小さい場合とでのブートストラップ量の差をより大きくすることができる。
そしてこれにより、移動度の大きい画素回路１０では、ブートストラップ量が大きくなり、映像信号電圧Ｖｓｉｇ２の書込時の実効的な書き込み電圧がより小さくなる。一方、移動度小の画素回路１０では、ブートストラップ量が小さくなり、映像信号電圧Ｖｓｉｇ２の書込時の実効的な書き込み電圧がより大きくなる。この結果、移動度の大小にかかわらず、最終的な有機ＥＬ素子１に流す電流値を等しくすることができる。
【００５３】
以上の動作より、走査パルスＷＳの幅を短くし、ノードＮＤ１が中間電圧Ｖｓｉｇ１に達する前に中間電圧Ｖｓｉｇ１の書き込みを終了することによって、ブートストラップ動作による移動度補正機能をより高めることが可能になる。
従って、移動度補正機能を高め、移動度バラツキが大きい場合でも対応できるようにするときに、中間電圧Ｖｓｉｇ１を、より高い電圧値とする必要はなく、消費電力の増大を招かない。
【００５４】
［４．第２の実施の形態］
第２の実施の形態を図１０で説明する。図１０（ａ）上記図９（ａ）と同じく上述した比較例での期間ＬＴ４，ＬＴ５，ＬＴ６の各波形を示しており、図１０（ｂ）に第２の実施の形態での期間ＬＴ４，ＬＴ５，ＬＴ６の各波形を示している。
【００５５】
比較例の場合、図３にも示したように、走査パルスＷＳのＨレベル電圧は固定である。仮に走査パルスＷＳのＨレベル電圧をＷＳ−Ｈ、Ｌレベル電圧をＷＳ−Ｌとする。
第２の実施の形態の場合、図１０に示すように、期間ＬＴ４を形成するための走査パルスＷＳの電圧を、通常のＨレベル電圧ＷＳ−Ｈより低いＷＳ−Ｍとする。
映像信号電圧Ｖｓｉｇ２の書込を行う期間ＬＴ６のための走査パルスＷＳのＨレベル電圧、及び図１０には示していないが閾値補正のための期間ＬＴ３ａ，ＬＴ３ｂ，ＬＴ３ｃの走査パルスｖＷＳのＨレベル電圧はＷＳ−Ｈである。
【００５６】
なお、この図１０（ｂ）の第２の実施の形態の場合、期間ＬＴ４の時間長は、図１０（ａ）の比較例と同様としている。
【００５７】
この第２の実施の形態の場合は、中間電圧Ｖｓｉｇ１の書込の際に、サンプリングトランジスタＴｓのゲートに与えるＨレベル電圧を低くする（電圧ＷＳ−Ｍ）ものである。この場合の電圧ＷＳ−Ｍ、つまりサンプリングトランジスタＴｓのゲート電圧は、サンプリングトランジスタＴｓを導通させるが、サンプリングトランジスタＴｓのドレイン・ソース電流を下げ、期間ＬＴ４の終了時点に、ノードＮＤ１が中間電圧Ｖｓｉｇ１に達しないようにする電圧値とされる。
つまり期間ＬＴ４において中間電圧Ｖｓｉｇ１のノードＮＤ１への書込不足を生じさせるようにする電圧とする。
【００５８】
このようにしても、上記第１の実施の形態と同様、期間ＬＴ５において、移動度μが大きい場合と小さい場合とでのブートストラップ量の差をより大きくすることができる。
そしてこれにより、移動度の大きい画素回路１０では、ブートストラップ量が大きくなり、映像信号電圧Ｖｓｉｇ２の書込時の実効的な書き込み電圧がより小さくなる。一方、移動度小の画素回路１０では、ブートストラップ量が小さくなり、映像信号電圧Ｖｓｉｇ２の書込時の実効的な書き込み電圧がより大きくなる。この結果、移動度の大小にかかわらず、最終的な有機ＥＬ素子１に流す電流値を等しくすることができる。
従ってこの第２の実施の形態でも、中間電圧Ｖｓｉｇ１を高くすることなく、移動度補正機能を高めることができ、消費電力の増大を招かない。
【００５９】
以上、実施の形態について説明したが、本発明は上記各例に限定されるものではない。
画素回路１０の構成は図２に限定されない。閾値補正及び移動度補正を行う回路構成及び駆動方式を採用するものであれば本発明を適用できる。
【００６０】
また図８では閾値補正を３回に分けて行う例を挙げたが、２回、４回以上の場合もあるし、分割せずに１回の閾値補正を行う動作例もある。
【００６１】
また、第１，第２の実施の形態の組み合わせも想定される。即ち中間電圧Ｖｓｉｇ１の書込のための走査パルスＷＳのＨレベル電圧を低く、かつ短くする例である。
【符号の説明】
【００６２】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１２  ドライブスキャナ、１３  ライトスキャナ、２０  画素アレイ部、Ｃｓ  保持容量、Ｔｓ  サンプリングトランジスタ、Ｔｄ  駆動トランジスタ
【図１】
0005531821.tif 000002
【図２】
0005531821.tif 000003
【図３】
0005531821.tif 000004
【図４】
0005531821.tif 000005
【図５】
0005531821.tif 000006
【図６】
0005531821.tif 000007
【図７】
0005531821.tif 000008
【図８】
0005531821.tif 000009
【図９】
0005531821.tif 000010
【図１０】
0005531821.tif 000011