(57)【特許請求の範囲】
【請求項１】
電源回路と第１の三端子型ノイズ対策部品の入力端子とを接続する第１電源配線、及び、前記第１の三端子型ノイズ対策部品の出力端子と電子部品の電源端子とを接続する第２電源配線が形成された第１配線層と、
前記第１電源配線と第１導電部材を介して接続され、該第１導電部材と第２の三端子型ノイズ対策部品の入力端子とを接続する第３電源配線、及び、前記第２の三端子型ノイズ対策部品の出力端子と、一端が前記電子部品の電源端子と接続される第２導電部材の他端とを接続する第４電源配線が形成された第２配線層と、
前記第１配線層と前記第２配線層との間に、前記第１配線層及び前記第２配線層それぞれと平行に配置されるグランド層と、
前記グランド層と前記電子部品のグランド端子とを接続する第３導電部材と、
前記第１の三端子型ノイズ対策部品のグランド端子と前記グランド層とを接続する第４導電部材と、
前記第２の三端子型ノイズ対策部品のグランド端子と前記グランド層とを接続する第５導電部材と、を備えることを特徴とする多層配線基板。
【請求項２】
前記第１の三端子型ノイズ対策部品と、前記第２の三端子型ノイズ対策部品とは、前記グランド層を挟んで対向して配置されることを特徴とする請求項１に記載の多層配線基板。
【請求項３】
前記第４導電部材及び前記第５導電部材それぞれは、複数の導電部材から構成されることを特徴とする請求項１又は２に記載の多層配線基板。
【請求項４】
前記三端子型ノイズ対策部品は、三端子コンデンサ、又はノイズフィルタであることを特徴とする請求項１〜３のいずれか１項に記載の多層配線基板。
【請求項５】
前記第１導電部材乃至第５導電部材は、層間接続ビアであることを特徴とする請求項１〜４のいずれか１項に記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板に関し、特に、ノイズ対策部品が実装される多層配線基板に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化、多機能化に伴い、ＩＣなどの電子部品では、低電圧・大電流による高速駆動化が進んでいる。ここで、特許文献１には、大電流を通電可能な等長配線基板が開示されている。この等長配線基板は、絶縁体基板上に、トーナメント形式に分岐された等長分岐配線部材及びプリント配線を備えている。より詳細には、この等長配線基板は、略等長に分岐され大電流を通電可能な等長分岐配線部材と、この等長分岐配線部材と電気的に接続された複数の等長のプリント配線とを備えている。
【０００３】
すなわち、特許文献１記載の等長配線基板は、回路基板のパターン面で、電源パターンを複数の配線に分岐し、電流を各配線に分割して流すことによって、全体的には大電流の通電が可能となるように設計されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２１０９４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方、ＩＣなどの電子部品の大電流・高速駆動化に伴い、不要放射ノイズの増大が問題となる場合がある。ここで、特許文献１記載の等長配線基板によれば、上述したように、大電流を流すことはできる。しかしながら、この等長配線基板では、電源パターンを伝導するノイズ（高周波電流）を十分に低減できないおそれがある。その理由を次に述べる。上述した等長配線基板では、電源パターンが複数の配線に分岐されているため（すなわち電気回路的には並列接続されているため）、配線のインピーダンスが低下する。通常、ノイズを電源ラインからグランドへ落とすために、電源−グランド間にコンデンサが入れられるが、配線のインピーダンスが低下し、グランドのインピーダンスとの差が減少すると、グランドにノイズが落ちにくくなる。その結果、特許文献１記載の等長配線基板では、電源パターンを伝導するノイズを十分に低減することができないおそれがある。
【０００６】
本発明は、上記問題点を解消する為になされたものであり、大電流を流すことができ、かつ、電源ノイズを低減することが可能な多層配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る多層配線基板は、電源回路と第１の三端子型ノイズ対策部品の入力端子とを接続する第１電源配線、及び、第１の三端子型ノイズ対策部品の出力端子と電子部品の電源端子とを接続する第２電源配線が形成された第１配線層と、第１電源配線と第１導電部材を介して接続され、該第１導電部材と第２の三端子型ノイズ対策部品の入力端子とを接続する第３電源配線、及び、第２の三端子型ノイズ対策部品の出力端子と、一端が電子部品の電源端子と接続される第２導電部材の他端とを接続する第４電源配線が形成された第２配線層と、第１配線層と第２配線層との間に、第１配線層及び第２配線層それぞれと平行に配置されるグランド層と、グランド層と電子部品のグランド端子とを接続する第３導電部材と、第１の三端子型ノイズ対策部品のグランド端子とグランド層とを接続する第４導電部材と、第２の三端子型ノイズ対策部品のグランド端子とグランド層とを接続する第５導電部材とを備えることを特徴とする。
【０００８】
本発明に係る多層配線基板によれば、電源回路と接続されている第１電源配線が、第１導電部材により第１配線層上の第１電源配線と第２配線層上の第２電源配線とに分岐され、分岐された各々の電源配線が三端子型ノイズ対策部品を介してＩＣなどの電子部品の電源端子と接続される。このように、本発明に係る多層配線基板によれば、電源配線が分岐されて１つの電子部品に接続されるため、各電源配線を流れる電流値を下げることができ、かつ、全体的にはより大きな電流を流すことができる。
【０００９】
また、本発明に係る多層配線基板によれば、第３電源配線、第４電源配線と、電源回路に接続された第１電源配線、第２電源配線とが、それぞれ第１の三端子型ノイズ対策部品、第２の三端子型ノイズ対策部品を介して接続される。そのため、ＩＣなどの電子部品の電源端子付近に発生するノイズが伝搬する際に必ず三端子型ノイズ対策部品を経由する。そのため、三端子型ノイズ対策部品のノイズ対策効果を確実に発揮させることができる。
【００１０】
さらに、本発明に係る多層配線基板によれば、第１配線層と第２配線層との間に配置されるグランド層において、２つ三端子型ノイズ対策部品のグランドが共通にとられているため、三端子型ノイズ対策部品のグランド端子からグランド層に流れるノイズ（高周波電流）の電磁気的な相殺作用（打ち消し効果）が生じ、ＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔａｎｃｅ、等価直列インダクタンス）が低下する。そのため、電源−グランド間のインピーダンスが低下して、ノイズがグランド層に流れやすくなる。以上の結果、大電流を流すことができ、かつ、電源ノイズを低減することが可能となる。
【００１１】
本発明に係る多層配線基板では、第１の三端子型ノイズ対策部品と、第２の三端子型ノイズ対策部品とが、グランド層を挟んで対向して配置されることが好ましい。このように第１の三端子型ノイズ対策部品と第２の三端子型ノイズ対策部品とが対向配置されることにより、第１の三端子型ノイズ対策部品からグランド層に入るノイズと、第２の三端子型ノイズ対策部品からグランド層に入るノイズとが効果的に打ち消し合う。そのため、ノイズの電磁気的な相殺作用が促進される。その結果、電源−グランド間のインピーダンスをより低減することができ、ノイズをグランド層により流しやすくできる。
【００１２】
本発明に係る多層配線基板では、第４導電部材及び前記第５導電部材それぞれが、複数の導電部材から構成されることが好ましい。この場合、第１の三端子型ノイズ対策部品及び第２の三端子型ノイズ対策部品それぞれが、複数の導電部材によってグランド層に接続される。そのため、各三端子型ノイズ対策部品において、複数の導電部材それぞれからグランド層に流れ込むノイズが互いに打ち消し合うこととなる。そのため、ノイズの電磁気的な相殺作用がより高まる。その結果、電源−グランド間のインピーダンスをさらに低減することができ、ノイズをグランド層により流しやすくできる。
【００１３】
上記三端子型ノイズ対策部品は、三端子コンデンサ、又はノイズフィルタであることが好ましい。このように、三端子型ノイズ対策部品として低ＥＳＬタイプの三端子コンデンサ、又はノイズフィルタを用いることにより、ノイズを効果的に低減することができる。
【００１４】
また、上記第１導電部材乃至第５導電部材は、層間接続ビアであることが好ましい。このように、第１導電部材乃至第５導電部材として層間接続ビアを用いることにより、第１配線層と第２配線層との間、第１配線層とグランド層との間、及び、第２配線層とグランド層との間を電気的に接続することができる。
【発明の効果】
【００１５】
本発明によれば、大電流を流すことができ、かつ、電源ノイズを低減することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】実施形態に係る多層配線基板の構成を示す縦断面図である。
【図２】実施形態に係る多層配線基板の部分的な平面図である。
【図３】実施形態に係る多層配線基板の電源ノイズの流れを説明するための図である。
【図４】挿入損失のシミュレーションに用いた、実施形態に係る多層配線基板のモデルを示す図である。
【図５】挿入損失のシミュレーションに用いた、従来の配線基板のモデルを示す図である。
【図６】挿入損失のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。
【００１８】
まず、図１及び図２を用いて、実施形態に係る多層配線基板１の構成について説明する。図１は、多層配線基板１の構成を示す縦断面図である。より詳細には、図１は、図２のＩ−Ｉ線に沿った断面図である。また、図２は、多層配線基板１の部分的な平面図である。
【００１９】
多層配線基板１は、図１において上側から、第１配線層１０、絶縁層２、グランド層３０、絶縁層３、及び、第２配線層２０が順番に積層されて構成されている。
【００２０】
第１配線層１０には、銅箔などからなり、電源回路とチップ型の三端子コンデンサ（特許請求の範囲に記載の第１の三端子型ノイズ対策部品に相当）５０の入力端子５０ａとを接続する第１電源パターン（特許請求の範囲に記載の第１電源配線に相当）１１、及び、三端子コンデンサ５０の出力端子５０ｂとＩＣ（特許請求の範囲に記載の電子部品に相当）６０の電源端子６０ａとを接続する第２電源パターン（特許請求の範囲に記載の第２電源配線に相当）１２が形成されている。また、第１配線層１０には、三端子コンデンサ５０の２つのグランド端子５０ｃ，５０ｄそれぞれが接続される２つの導電パッド１３，１４が形成されている。
【００２１】
ここで、三端子コンデンサ５０は、低ＥＳＬタイプの三端子型電子部品（三端子型ノイズ対策部品）である。三端子コンデンサ５０は、ＩＣ６０の動作に必要な電気を供給するとともに、第１電源パターン１１を経由して入り込むノイズや、ＩＣ６０の動作により発生するノイズを除去するノイズ対策部品として機能する。三端子コンデンサ５０は、第１配線層１０、すなわち多層配線基板１の上面にハンダ付けなどによって実装される。
【００２２】
一方、ＩＣ６０としては、比較的大電流で駆動される、例えば、電源管理ＩＣ（パワーマネージメントＩＣ）や、ＤＣ−ＤＣコンバータなどが挙げられる。ＩＣ６０は、例えば、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージのＩＣであり、ボール状電極（バンプ）を用いたフェースダウン実装によって、第１配線層１０に実装される。
【００２３】
絶縁層２は、例えば、絶縁性の樹脂やセラミックスなどから形成された矩形の薄板である。上述した第１配線層１０は、絶縁層２上に形成されており、該絶縁層２によってグランド層３０と電気的に絶縁されている。
【００２４】
グランド層３０は、絶縁層２，３を介して、第１配線層１０と第２配線層２０との間に、該第１配線層１０及び第２配線層２０それぞれと平行に配置されている。グランド層３０は、銅箔などからなるグランドパターンが略一面に形成された所謂ベタグランド層である。このように、ベタグランド層とされることによって、グランド層３０のインピーダンスが下げられている。
【００２５】
絶縁層３は、上述した絶縁層２と同様に、絶縁性の樹脂やセラミックスなどから形成された矩形の薄板である。後述する第２配線層２０は、絶縁層３上に形成されており、該絶縁層３によってグランド層３０と電気的に絶縁されている。
【００２６】
第２配線層２０には、第１電源パターン１１と第１層間貫通ビア（特許請求の範囲に記載の第１導電部材に相当、以下単に「第１ビア」という）４０を介して接続され、該第１ビア４０とチップ型の三端子コンデンサ５１（特許請求の範囲に記載の第２の三端子型ノイズ対策部品に相当）の入力端子５１ａとを接続する第３電源パターン（特許請求の範囲に記載の第３電源配線に相当）２１が形成されている。また、第２配線層２０には、三端子コンデンサ５１の出力端子５１ｂと、一端がＩＣ６０の電源端子６０ｃと接続される第２ビア（特許請求の範囲に記載の第２導電部材に相当）４６の他端とを接続する第４電源パターン（特許請求の範囲に記載の第４電源配線に相当）２２が形成されている。また、第２配線層２０には、三端子コンデンサ５１の２つのグランド端子５１ｃ，５１ｄそれぞれが接続される２つの導電パッド２３，２４が形成されている。
【００２７】
ここで、本実施形態では、三端子コンデンサ５１として、上述した三端子コンデンサ５０と同一の形状・特性を有するものを使用した。ただし、三端子コンデンサ５０と三端子コンデンサ５１とは、異なる形状・特性のものであってもよい。三端子コンデンサ５１は、第１配線層２０、すなわち多層配線基板１の裏面にハンダ付けなどによって実装される。
【００２８】
また、多層配線基板１では、三端子コンデンサ５０と、三端子コンデンサ５１とが、グランド層３０を挟んで対向して配置される。すなわち、多層配線基板１を平面視した場合に、第１の三端子コンデンサ５０と第２の三端子コンデンサ５１とが略重なるように配置されている（図２参照）。
【００２９】
多層配線基板１の内部には、絶縁層２を厚み方向に貫通し、三端子コンデンサ５０のグランド端子５０ｃ，５０ｄがハンダ付けされる導電パッド１３，１４とグランド層３０とを接続する２つの第４ビア４１，４２（特許請求の範囲に記載の第４導電部材に相当）が形成されている。すなわち、導電パッド１３は、第４ビア４１によって、グランド層３０と電気的に接続され、導電パッド１４は、第４ビア４２によって、グランド層３０と電気的に接続されている。
【００３０】
また、多層配線基板１の内部には、絶縁層３を厚み方向に貫通し、三端子コンデンサ５１のグランド端子５１ｃ，５１ｄがハンダ付けされる導電パッド２３，２４とグランド層３０とを接続する第５ビア４３，４４（特許請求の範囲に記載の第５導電部材に相当）が形成されている。すなわち、導電パッド２３は、第５ビア４３によって、グランド層３０と電気的に接続され、導電パッド２４は、第５ビア４４によって、グランド層３０と電気的に接続されている。
【００３１】
さらに、多層配線基板１の内部には、絶縁層２を厚み方向に貫通し、グランド層３０とＩＣ６０のグランド端子６０ｂとを接続する第３ビア４５（特許請求の範囲に記載の第３導電部材に相当）が形成されている。よって、ＩＣ６０のグランド端子６０ｂは、第３ビア４５を介して、グランド層３０と電気的に接続される。
【００３２】
以上説明したように、多層配線基板１によれば、電源回路と接続されている第１電源パターン１１が、第１ビア４０により第１配線層１０上の第１電源パターン１１と第２配線層２０上の第３電源パターン２１とに分岐される。分岐された第１電源パターン１１、第３電源パターン２１それぞれは、三端子コンデンサ５０，５１、及び、第２電源パターン１２、第４電源パターン２２を介してＩＣ６０の電源端子６０ａ，６０ｃと接続される。
【００３３】
また、多層配線基板１によれば、対向して配置される２つの三端子コンデンサ５０，５１のグランド端子５０ｃ，５０ｄ，５１ｃ，５１ｄが、第４ビア４１，４２、第５ビア４３，４４を通して、共通のグランド層３０と電気的に接続されている。そのため、例えば、ＩＣ６０の電源端子６０ａ，６０ｃ付近に発生したノイズは、伝搬する際に、対向して配置されている三端子コンデンサ５０，５１を必ず経由し、該三端子コンデンサ５０，５１を介してグランド層３０に落とされる。
【００３４】
このような構成とされることにより、例えば、ＩＣ６０の電源端子６０ａ，６０ｃ付近に発生したノイズが伝搬する場合、図２及び図３に白抜き矢印で示されるように、三端子コンデンサ５０，５１から共通のグランド層３０に流れるノイズの電磁気的な相殺作用が生じ、ＥＳＬが低下する。その結果、電源−グランド間のインピーダンスが低下する。なお、図３は、図２のＩＩＩ−ＩＩＩ線に沿った断面図であり、多層配線基板１の電源ノイズの流れを説明するための図である。
【００３５】
また、三端子コンデンサ５０及び三端子コンデンサ５１それぞれが、２つのビア（第４ビアを構成するビア４１，ビア４２、及び、第５ビアを構成するビア４３，ビア４４）によってグランド層３０に接続されているため、各三端子コンデンサ５０，５１において、２つのビアそれぞれからグランド層３０に流れ込むノイズが互いに打ち消し合うこととなる。そのため、ノイズの電磁気的な相殺作用がより促進される。その結果、電源−グランド間のインピーダンスがより低減され、ノイズがグランドに流れやすくなる。
【００３６】
さらに、三端子コンデンサ５０と三端子コンデンサ５１とがグランド層３０を挟んで対向配置されているため、三端子コンデンサ５０からグランド層３０に入るノイズと、三端子コンデンサ５１からグランド層３０に入るノイズとが効果的に打ち消し合う。そのため、電磁気的な相殺作用がさらに高められる。その結果、電源−グランド間のインピーダンスがさらに低減され、ノイズがグランドにより流れやすくなる。
【００３７】
本実施形態に係る多層配線基板１のノイズ対策効果を確認するために、３次元電磁界シミュレーションによって、ノイズ対策効果を定量的に示す量である挿入損失を解析した。続いて、図４〜６を併せて参照しつつ、本実施形態に係る多層配線基板１及び従来の配線基板それぞれのノイズ対策効果について、シミュレーション結果を示して説明する。
【００３８】
挿入損失の解析に用いたモデルを図４及び図５に示す。図４は、本実施形態に係る多層配線基板１のモデルを示す図であり、（ａ）はモデルの平面図、（ｂ）はモデルの斜視図である。図４（ｂ）において、ｐｏｒｔ１，ｐｏｒｔ２，ｐｏｒｔ３は、解析用に設けたポートである。これらのポートをそれぞれ、第１電源パターン１１−グランド層３０間のインピーダンス（ｐｏｒｔ１）、ＩＣ６０の電源端子６０ａ，６０ｃ−グランド端子６０ｂ間のインピーダンス（ｐｏｒｔ２，ｐｏｒｔ３）と見立てた。そして、ｐｏｒｔ１−ｐｏｒｔ２間の挿入損失を解析することにより、ノイズ対策効果を確認した。
【００３９】
一方、図５は、解析に用いた、従来の（比較用の）配線基板のモデルを示す図であり、（ａ）はモデルの平面図、（ｂ）はモデルの斜視図である。従来の配線基板のモデルでは、上述した特許文献１に開示されている構造と同様に、電源パターンを同一平面上で２つに分岐し、それぞれの電源パターンに三端子コンデンサ５０，５１を配置する構成とした。
【００４０】
そして、図４、５に示したモデルを用いて、ＳパラメータのＳ２１を求め、その結果から、本実施形態に係る多層配線基板１及び従来の配線基板のノイズ対策効果を評価した。なお、Ｓ２１は、ｐｏｒｔ１に信号を入力したときにｐｏｒｔ２に伝達される割合、すなわち順方向の伝達係数である。よって、このＳ２１の値が小さいほど、挿入損失が大きく、すなわち、第１，第２電源パターン１１，１２からグランド層３０へよくノイズが落ちており、ノイズ対策効果が大きいと評価することができる。
【００４１】
図４、５に示されるモデルを用いてシミュレートした、多層配線基板１及び従来の配線基板それぞれのシミュレーション結果を図６に示す。図６に示されたグラフの横軸は周波数（ＭＨｚ）であり、縦軸はＳ２１（ｄＢ）である。また、図６のグラフでは、多層配線基板１のモデルのシミュレーション結果（Ｓ２１）を実線で、従来の配線基板のモデルのシミュレーション結果（Ｓ２１）を破線で示した。
【００４２】
図６に示されるように、本実施形態に係る多層配線基板１のモデルは、従来の配線基板のモデルと比較して、１０〜３０００ＭＨｚの周波数領域において、約４ｄＢ程度、Ｓ２１が減少し（すなわち、挿入損失が増大し）、ノイズ対策効果が大きいことが確認された。
【００４３】
本実施形態によれば、電源回路と接続されている第１電源パターン１１が、第１ビア４０により第１配線層１０上の第１電源パターン１１と第２配線層２０上の第３電源パターン２１とに分岐され、分岐された第１電源パターン１１、第３電源パターン２１それぞれが三端子コンデンサ５０，５１を介してＩＣ６０の電源端子６０ａ，６０ｃと接続される。このように、多層配線基板１によれば、第１電源パターン１１が分岐されてＩＣ６０の電源端子６０ａ，６０ｃに接続されるため、各電源パターン１１，２１を流れる電流値を下げることができ、かつ、全体的にはより大きな電流を流すことができる。なお、各電源パターン１１，２１に流れる電流が小さくなるため、定格電流の小さな三端子コンデンサを使用することができる。
【００４４】
本実施形態によれば、第２電源パターン１２、第４電源パターン２２と、電源回路に接続された第１電源パターン１１、第３電源パターン２１とが、それぞれ三端子コンデンサ５０、三端子コンデンサ５１を介して接続される。そのため、例えば、ＩＣ６０の電源端子６０ａ，６０ｂ付近に発生するノイズが伝搬する際に、必ず三端子コンデンサ５０，５１を経由する。そのため、三端子コンデンサ５０，５１のノイズ対策効果を確実に発揮させることができる。
【００４５】
本実施形態によれば、第１配線層１０と第２配線層２０との間に配置されるグランド層３０において、２つの三端子コンデンサ５０，５１のグランドが共通にとられているため、三端子コンデンサ５０，５１のグランド端子５０ａ，５０ｂ，５０ｃ，５０ｄからグランド層３０に流れるノイズの電磁気的な相殺作用が生じ、ＥＳＬが低下する。そのため、電源−グランド間のインピーダンスが低下して、ノイズがグランド層３０に流れやすくなる。
【００４６】
本実施形態によれば、三端子コンデンサ５０及び三端子コンデンサ５１それぞれが、２つのビアによってグランド層３０に接続される。そのため、各三端子コンデンサ５０，５１において、２つのビアそれぞれからグランド層３０に流れ込むノイズが互いに打ち消し合うこととなる。そのため、ノイズの電磁気的な相殺作用が促進される。その結果、電源−グランド間のインピーダンスをさらに低減することができ、ノイズをグランド層３０により流しやすくできる。
【００４７】
また、本実施形態によれば、三端子コンデンサ５０と三端子コンデンサ５１とグランド層３０を挟んで対向配置されているため、三端子コンデンサ５０からグランド層３０に入るノイズと、三端子コンデンサ５１からグランド層５０に入るノイズとが効果的に打ち消し合う。そのため、ノイズの電磁気的な相殺作用がより高まる。その結果、電源−グランド間のインピーダンスをより低減することができ、ノイズをグランド層３０により流しやすくできる。
【００４８】
本実施形態によれば、三端子型ノイズ対策部品として低ＥＳＬタイプの三端子コンデンサ５０，５１を用いることにより、電源ノイズを効果的に低減することができる。また、本実施形態によれば、第１ビア４０乃至第５ビア４３，４４として層間接続ビアを用いることにより、第１配線層１０と第２配線層２０との間、第１配線層１０とグランド層３０との間、及び、第２配線層２０とグランド層３０との間を確実に接続することができる。
【００４９】
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上記実施形態では、多層配線基板として、三層構造のものを例にして説明したが、多層配線基板は三層構造に限られることなく、四層以上のものに適用することもできる。
【００５０】
また、上記実施形態では、多層配線基板１の上面及び裏面に三端子コンデンサ５０，５１を配置したが、多層配線基板１の内部に三端子コンデンサ５０，５１を配置する構成としてもよい。
【００５１】
上記実施形態では、三端子型ノイズ対策部品として三端子コンデンサを例にして説明したが、三端子コンデンサに代えて、例えば、π型フィルタなどのノイズフィルタを適用してもよく、さらに他の三端子型のノイズ対策用電子部品を適用することもできる。
【００５２】
また、上記実施形態では、２つのビア（第４ビアを構成するビア４１，ビア４２、及び、第５ビアを構成するビア４３，ビア４４）を用いて、三端子コンデンサ５０，５１のグランド電極５０ａ，５０ｂ，５０ｃ，５０ｄとグランド層３０を接続したが、３つ以上のビアを用いて接続する構成としてもよい。
【００５３】
上記実施形態では、第１電源パターン１１を２つの電源パターンに分岐したが、さらに多くの電源パターンに分岐する構成としてもよい。
【符号の説明】
【００５４】
１  多層配線基板
２，３  絶縁層
１０  第１配線層
１１  第１電源パターン
１２  第２電源パターン
１３，１４  導電パッド
２０  第２配線層
２１  第３電源パターン
２２  第４電源パターン
２３，２４  導電パッド
３０  グランド層
４０  第１ビア
４１，４２  第４ビア
４３，４４  第５ビア
４５  第３ビア
４６  第２ビア
５０，５１  三端子コンデンサ
６０  ＩＣ
【図１】
0005402830.tif 000002
【図２】
0005402830.tif 000003
【図３】
0005402830.tif 000004
【図４】
0005402830.tif 000005
【図５】
0005402830.tif 000006
【図６】
0005402830.tif 000007