(57)【特許請求の範囲】
【請求項１】
積層型バッテリー中の各バッテリーパック間の通信を再構成する機能を有した、複数のバッテリーパックからなる積層型バッテリーのための制御システムであって、
前記複数のバッテリーパックに接続された複数のプロセッサと、
前記複数のバッテリーパックに接続された複数の制御部と、
前記複数のプロセッサ間の通信及び前記複数の制御部間の通信を監視する監視部と
を具備し、
各バッテリーパックは、直列に接続された複数のバッテリーセルからなり、
前記複数のプロセッサのうちの隣り合う２つのプロセッサは、第１バスを介して互いに通信可能であり、
前記複数の制御部のうちの隣り合う２つの制御部は、第２バスを介して互いに通信可能であり、
前記複数のプロセッサは、第３バスを介して前記複数の制御部と通信する機能を有し、
前記監視部は、前記第１バス上の通信の問題を検出する機能を有し、
前記監視部は、前記複数のプロセッサ間の通信経路及び前記複数の制御部間の通信経路を再構成する機能をさらに有していて、
前記複数の制御部が、複数の能動平衡化制御部であり、
前記複数の能動平衡化制御部のそれぞれが、前記複数のバッテリーパックのうちの１つのバッテリーパック内の前記複数のバッテリーセルの負荷を平衡化するために使用される
ことを特徴とする制御システム。
【請求項２】
前記複数のプロセッサ及び前記複数の制御部をコントロールするために、前記複数のプロセッサのうちの最下段のプロセッサと前記複数の制御部のうちの最下段の制御部とに接続された中央電子制御ユニットをさらに具備することを特徴とする請求項１に記載の制御システム。
【請求項３】
前記複数のプロセッサが、前記複数のバッテリーパックの状態を監視するために、前記複数のバッテリーパックに接続されたアナログ−デジタル変換部をそれぞれ具備することを特徴とする請求項１に記載の制御システム。
【請求項４】
前記複数のプロセッサに接続された複数の等化部の第１セットをさらに具備し、
前記複数のプロセッサのうちの隣り合う２つのプロセッサが、前記複数の等化部の第１セットのうちの１つの等化部を介して互いに通信可能であることを特徴とする請求項１に記載の制御システム。
【請求項５】
前記複数の制御部に接続された複数の等化部の第２セットをさらに具備し、
前記複数の制御部のうちの隣り合う２つの制御部が、前記複数の等化部の第２セットのうちの１つの等化部を介して互いに通信可能であることを特徴とする請求項４に記載の制御システム。
【請求項６】
前記複数の等化部の第１セットが、スター接続によって接続されていることを特徴とする請求項４に記載の制御システム。
【請求項７】
前記複数の等化部の第１セットが、カスケード接続によって接続されていることを特徴とする請求項４に記載の制御システム。
【請求項８】
前記複数のプロセッサが、上端バスと、下端バスとをそれぞれ具備し、
前記隣り合う２つのプロセッサのうちの上側のプロセッサが、１つの下端バスを具備し、
前記隣り合う２つのプロセッサのうちの下側のプロセッサが、１つの上端バスを具備し、
前記１つの下端バスと前記１つの上端バスとが、互いに接続されて前記第１バスを形成することを特徴とする請求項１に記載の制御システム。
【請求項９】
前記複数の制御部が、上端バスと、下端バスとをそれぞれ具備し、
前記隣り合う２つの制御部のうちの上側の制御部が、１つの下端バスを具備し、
前記隣り合う２つの制御部のうちの下側の制御部が、１つの上端バスを具備し、
前記１つの下端バスと前記１つの上端バスとが、互いに接続されて前記第２バスを形成することを特徴とする請求項１に記載の制御システム。
【請求項１０】
直列に接続された複数のプロセッサとの通信機能を有した複数の第１経路と、直列に接続された複数の制御部との通信機能を有した複数の第２経路と、前記複数のプロセッサのうちの１つのプロセッサと前記複数の制御部のうちの１つの制御部との通信機能を有した複数の第３経路とからなる通信システムの自己診断方法であって、
前記複数の第１経路を介して、中央ユニットから前記複数のプロセッサへ情報を送信する段階と、
前記複数の第３経路のうちの１つの第３経路を介して、前記複数のプロセッサのうちの上端プロセッサから前記複数の制御部のうちの上端制御部へ前記情報を転送する段階と、
前記複数の第３経路のうちの１つの第３経路および前記複数の第１経路を介して、前記上端制御部から前記中央ユニットへ前記情報を転送する段階と、
前記中央ユニットから送信した情報と前記中央ユニットの受信した情報とを比較する段階と、
前記中央ユニットから送信した情報が前記中央ユニットの受信した情報と異なっていた場合、通信に問題があることを示す段階と
を有することを特徴とする方法。
【請求項１１】
通信に問題があることを示す場合に、
前記複数の第１経路を介して、前記中央ユニットから前記複数のプロセッサのうちの診断プロセッサへ診断情報を送信する段階と、
前記複数の第３経路のうちの１つの第３経路を介して、前記複数のプロセッサのうちの前記診断プロセッサから前記複数の制御部のうちの診断制御部へ前記診断情報を転送する段階と、
前記複数の第２経路を介して、前記診断制御部から前記中央ユニットへ前記診断情報を転送する段階と、
前記中央ユニットから送信した診断情報と前記中央ユニットの受信した診断情報とを比較する段階と、
前記中央ユニットから送信した診断情報が前記中央ユニットの受信した診断情報と異なっていなかった場合、前記診断プロセッサ及び前記診断制御部の下側の前記通信システムは動作状態にあると判断する段階と
をさらに有することを特徴とする請求項１０に記載の方法。
【請求項１２】
前記中央ユニットから送信した診断情報が前記中央ユニットの受信した診断情報と異なっていた場合、前記診断プロセッサと該診断プロセッサの１段上側のプロセッサとの間、又は、前記診断制御部と該診断制御部の１段上側の制御部との間の通信が動作状態にないと判断する段階をさらに有することを特徴とする請求項１１に記載の方法。
【請求項１３】
前記通信システムを再構成して、問題のあった通信経路をバイパスする段階をさらに有することを特徴とする請求項１２に記載の方法。
【請求項１４】
直列に接続された複数のプロセッサとの通信機能を有した複数の第１経路と、直列に接続された複数の制御部との通信機能を有した複数の第２経路と、前記複数のプロセッサのうちの１つのプロセッサと前記複数の制御部のうちの１つの制御部との通信機能を有した複数の第３経路とからなる通信システムの再構成方法であって、
前記通信システムを診断する段階と、
前記複数の第１経路と前記複数の第２経路とのうちの１つの経路が動作状態にないことを通知する段階と、
前記通信システムを再構成する段階と、
前記複数の第３経路のうちの２つの第３経路を有効化する段階と
を有し、
前記２つの第３経路は、前記１つの経路の両端を接続する経路であり、
前記通信システムを診断する前記段階が、
前記複数の第１経路を介して、中央ユニットから前記複数のプロセッサへ情報を送信する段階と、
前記複数の第３経路のうちの１つの第３経路を介して、前記複数のプロセッサのうちの上端プロセッサから前記複数の制御部のうちの上端制御部へ前記情報を転送する段階と、
前記複数の第３経路のうちの１つの第３経路および前記複数の第１経路を介して、前記上端制御部から前記中央ユニットへ前記情報を転送する段階と、
前記中央ユニットから送信した情報と前記中央ユニットの受信した情報とを比較する段階と、
前記中央ユニットから送信した情報が前記中央ユニットの受信した情報と異なっていた場合、通信に問題があることを示す段階と
を含む
ことを特徴とする方法。
【請求項１５】
通信に問題があることを示す場合に、
前記通信システムを診断する前記段階が、
前記複数の第１経路を介して、前記中央ユニットから前記複数のプロセッサのうちの診断プロセッサへ診断情報を送信する段階と、
前記複数の第３経路のうちの１つの第３経路を介して、前記複数のプロセッサのうちの前記診断プロセッサから前記複数の制御部のうちの診断制御部へ前記診断情報を転送する段階と、
前記複数の第２経路を介して、前記診断制御部から前記中央ユニットへ前記診断情報を転送する段階と、
前記中央ユニットから送信した診断情報と前記中央ユニットの受信した診断情報とを比較する段階と、
前記中央ユニットから送信した診断情報が前記中央ユニットの受信した診断情報と異なっていなかった場合、前記診断プロセッサ及び前記診断制御部の下側の前記通信システムは動作状態にあると判断する段階と
をさらに含むことを特徴とする請求項１４に記載の方法。
【請求項１６】
通信に問題があることを示す場合に、
通知を行う前記段階が、
前記中央ユニットから送信した診断情報が前記中央ユニットの受信した診断情報と異なっていた場合、前記診断プロセッサと該診断プロセッサの一段上側のプロセッサとの間、又は、前記診断制御部と該診断制御部の一段上側の制御部との間の経路が動作状態にないことを通知する段階を含むことを特徴とする請求項１５に記載の方法。
【請求項１７】
通信に問題があることを示す場合に、
有効化を行う前記段階において、前記２つの第３経路のうちの一方の第３経路が、前記診断プロセッサ及び前記診断制御部と通信を行う第３経路であることを特徴とする請求項１６に記載の方法。
【請求項１８】
通信に問題があることを示す場合に、
有効化を行う前記段階において、前記２つの第３経路のうちの他方の第３経路が、前記診断プロセッサの一段上側の前記プロセッサ及び前記診断制御部の１段上側の前記制御部と通信を行う第３経路であることを特徴とする請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは、再構成可能なバス構造に関し、より詳細には、バッテリー用の再構成可能なバス構造に関する。
【背景技術】
【０００２】
バッテリーの管理においては、アナログフロントエンド（ＡＦＥ）装置又はアナログ−デジタル変換器により、各セルの電圧、パックの電圧、及び各セルの周囲温度などのバッテリーの状態を監視することが常に求められる。アナログフロントエンド装置は、バッテリーに接続される。デジタルデータは、ＯＣＶ（Open Circuit Voltage，開路電圧）、セルインピーダンスのトラッキング、ＳＯＣ（State of Charge，充電状態）、ＳＯＨ（State of Health，（回路）健康状態）、セルバランス、クーロンのカウント、又は、ＯＶ（Over Voltage，過電圧）／ＵＶ（Under Voltage，電圧低下）、ＯＴ（Over Temperature，過熱）／ＵＴ（Under Temperature，温度低下）、又はＯＣ（Over Current，過電流）／ＳＣ（Short Circuit，短絡）に対する保護など、さまざまな目的のためにマイクロプロセッサへ転送される。
【０００３】
積層型バッテリーのセル数の増加につれて、積層型バッテリーの電圧は、ますます高くなっている。さらに、アナログフロントエンド装置の電圧キャパシティは、自身のピン数又は物理プロセス破壊電圧による制限を受ける。この場合、ただ１つのアナログフロントエンド装置では、積層型バッテリー全体の監視を行うには十分ではない。積層型バッテリーの状態を監視するためには、複数のアナログフロントエンド装置が必要とされる。結果として、これらアナログフロントエンド装置の動作及び積層型バッテリーとの対話は、より複雑なものとなる。これらの装置は、いくつかの別個のバスを介して互いに通信を行い、かつこれら装置の効率的な管理は、積層型バッテリーの効率の問題となる。
【０００４】
したがって、アナログフロントエンド装置の効率的な管理を可能とする、積層型バッテリーに使用可能なフレキシブルなバス構造が必要とされている。
【発明の概要】
【課題を解決するための手段】
【０００５】
一態様において、本発明は、複数のバッテリーパックからなる積層型バッテリーに使用される制御システムを提供する。各バッテリーパックは、直列に接続された複数のバッテリーセルからなる。制御システムは、積層型バッテリー中の各バッテリーパック間の通信を再構成する機能を有し、複数のプロセッサと、複数の制御部と、監視部とを具備する。複数のプロセッサは、複数のバッテリーパックに接続される。複数のプロセッサのうちの隣接する２つのプロセッサは、第１バスを介して互いに通信可能である。複数の制御部は、複数のバッテリーパックに接続される。複数の制御部のうちの隣接する２つの制御部は、第２バスを介して互いに通信可能である。複数のプロセッサは、第３バスを介して複数の制御部と通信可能である。監視部は、複数のプロセッサ間の通信及び複数の制御部間の通信の監視に使用される。監視部は、第１バス及び／又は第２バス上の通信の問題を検出する機能を有する。監視部は、複数のプロセッサ間の通信経路及び複数の制御部間の通信経路を再構成する機能をさらに有する。
【発明の効果】
【０００６】
したがって、本システム及び方法は、異常情報アクセス挙動の識別を可能にするという利点を有する。本発明のその他の利点及び特徴は、添付の図面、発明の詳細な説明、及び特許請求の範囲の記載の参照によって明らかとなる。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態による制御システムを示した図である。
【図２】本発明の一実施形態によるループバックを介した自己診断方法を示した図である。
【図３】本発明の別の実施形態による制御システムの再構成方法を示した図である。
【図４】本発明の別の実施形態による２組の等化部を備えた制御システムを示した図である。
【図５】本発明の別の実施形態による１組の等化部を備えた制御システムを示した図である。
【図６】本発明の別の実施形態による１組の等化部を備えた制御システムを示した図である。
【図７】本発明の別の実施形態によるスター接続された複数の等化部を備えた制御システムを示した図である。
【図８】本発明の別の実施形態による２組の等化部を備えた制御システムを示した図である。
【図９】本発明の別の実施形態によるスター接続された複数の等化部を備えた制御システムを示した図である。
【図１０】本発明の別の実施形態による２組の等化部を備えた制御システムを示した図である。
【図１１】本発明の別の実施形態によるスター接続された複数の等化部を備えた制御システムを示した図である。
【発明を実施するための形態】
【０００８】
本発明の各実施形態の特徴及び利点は、以下の詳細な説明及び各図面の参照によって明らかとなる。図中で、同一の符号は、同一の要素を指す。
【０００９】
図１は、本発明の一実施形態による積層型バッテリー１０２のための制御システム１００のフレキシブルなバス構造を示す。積層型バッテリー１０２は、複数のバッテリーモジュール又はパック１０２ａ，…，１０２（ｋ−１），１０２ｋからなる。これらのバッテリーパックは、電気自動車（ＥＶ）又はハイブリッド電気自動車（ＨＥＶ）のインバータ／電気モータなどの電気装置に対して高い電圧を有した電力を提供するために、直列に積層される。バッテリーパック中のバッテリーセルは、リチウム−イオンバッテリー、ニッケル水素（ＮｉＭＨ）バッテリー、鉛酸バッテリー、燃料セル、又はスーパーコンデンサなどであってよい。
【００１０】
複数のプロセッサ（Ｐ３）１０４ａ，…，１０４（ｋ−１），１０４ｋは、複数のバッテリーパック１０２ａ，…，１０２（ｋ−１），１０２ｋにそれぞれ接続される。複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋのそれぞれは、アナログ−デジタル変換部（Analog-to-Digital Converter；ＡＤＣ）（図示せず）を具備する。これらのＡＤＣは、複数のバッテリーパック１０２ａ，…，１０２（ｋ−１），１０２ｋ中の各バッテリーセルに接続される。複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋは、各ＡＤＣを介して、複数のバッテリーパック１０２ａ，…，１０２（ｋ−１），１０２ｋ中の各バッテリーセルの電圧及び温度を監視できる。
【００１１】
複数の能動平衡化制御部（Active Balancing Controller；ＡＢＣ）１０６ａ，…，１０６（ｋ−１），１０６ｋは、複数のバッテリーパック１０２ａ，…，１０２（ｋ−１），１０２ｋにそれぞれ接続される。動作の間、特に、放電動作の間、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋは、インダクタを使用して、１つ以上のセルからのエネルギーをより小さなエネルギーへと変換する。複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのそれぞれは、各自の水平バス（ＬＢｕｓ）１１０ａ，…，１１０（ｋ−１），１１０ｋをさらに具備する。複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋのそれぞれは、各自の水平バス（ＬＢｕｓ）１０８ａ，…，１０８（ｋ−１），１０８ｋを具備する。互いに通信を行うために、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの各水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋは、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの各水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋにそれぞれ接続される。複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの各水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋと複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの各水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋとは、ＣＯＭＳロジック回路であってよく、プルアップ抵抗（図示せず）によるＩＯロジックロー及びＩＯロジックハイ駆動を行うために、オープン−ドレイントポロジとして構成される。
【００１２】
複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋのそれぞれは、各自の垂直下端バス（ＶＢｕｓ＿Ｂ）１１４ａ，…，１１４（ｋ−１），１１４ｋと、各自の垂直上端バス（ＶＢｕｓ＿Ｔ）１１８ａ，…，１１８（ｋ−１），１１８ｋとを具備する。隣り合う２つのプロセッサにおいては、互いに通信を行うために、下位のプロセッサの垂直上端バスが、上位のプロセッサの垂直下端バスに接続されている。プロセッサ１０４（ｋ−１）とプロセッサ１０４ｋとを例に挙げると、プロセッサ１０４（ｋ−１）、すなわち、下位プロセッサ、の垂直上端バス１１８（ｋ−１）は、プロセッサ１０４ｋ、すなわち、上位プロセッサ、の垂直下端バス１１４ｋに接続される。
【００１３】
複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのそれぞれは、各自の垂直下端バス（ＶＢｕｓ＿Ｂ）１１６ａ，…，１１６（ｋ−１），１１６ｋと、各自の垂直上端バス（ＶＢｕｓ＿Ｔ）１２０ａ，…，１２０（ｋ−１），１２０ｋとを具備する。隣り合う２つの能動平衡化制御部においては、互いに通信を行うために、下位の能動平衡化制御部の垂直上端バスが、上位の能動平衡化制御部の垂直下端バスに接続される。能動平衡化制御部１０６（ｋ−１）と能動平衡化制御部１０６ｋとを例に挙げると、能動平衡化制御部１０６（ｋ−１）、すなわち、下位プロセッサ、の垂直上端バス１２０（ｋ−１）は、能動平衡化制御部１０６ｋ、すなわち、上位プロセッサ、の垂直下端バス１１６ｋに接続される。
【００１４】
制御システム１００は、中央電子制御ユニット（Central Electronic Control Unit；ＣＥＣＵ）１５０をさらに具備する。中央電子制御ユニット１５０は、共通バス１５２を介して、制御システム１００中の最下位プロセッサ１０４ａの垂直下端バス１１４ａ及び制御システム１００中の最下位能動平衡化制御部１０６ａの垂直下端バス１１６ａと通信を行う。
【００１５】
この構成では、動作の間、中央電子制御ユニット１５０は、複数の垂直バスを介して、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのいずれにもアクセスできる。中央電子制御ユニット１５０は、特定の能動平衡化制御部、例えば、能動平衡化制御部１０６（ｋ−１）にアクセスする必要があるとき、共通バス１５２及び垂直下端バス１１６ａを介して、最下位能動平衡化制御部１１６ａに命令信号を送信する。命令信号は、能動平衡化制御部１０６ａの内部レベルシフタ及び制御ロジック（図示せず）を介して、垂直上端バス１２０ａへと渡される。次いで、命令信号は、上位能動平衡化制御部の垂直下端バスに転送される。同様の転送手法により、中央電子制御ユニット１５０は、すべての能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋにアクセスできる。複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋが命令信号を受信するとき、中央電子制御ユニット１５０から命令信号に応答するための２つのモードが存在する。一方のモードでは、中央電子制御ユニット１５０は、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのすべてに問い合わせを行って、命令信号に応答する。他方のモードでは、中央電子制御ユニット１５０は、１つの能動平衡化制御部を指定するために命令信号中に特定のアドレスを提供して、命令信号に応答する。
【００１６】
同様に、中央電子制御ユニット１５０は、複数の垂直バスを介して、すべてのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋにもアクセスできる。また、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの電圧又は温度の監視結果は、同様の手法又は経路によって、中央電子制御ユニット１５０に送信される。
【００１７】
複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの各水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋと複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの各水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋとは、通常、待機状態にある。待機状態では、データ待ち受け状態（スレーブ状態）を意味する。複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの各水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋと複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの各水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋとのうちのいずれか１つは、中央電子制御ユニット１５０からの命令を受信したとき、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの各水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋと複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの各水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋとのうちの１つが垂直バスを介して対応するスレーブ装置に命令又はデータを送信可能となるように、マスター状態として構成される。例えば、中央電子制御ユニット１５０がプロセッサ１０４ａを起動するか又はプロセッサ１０４ａに命令して水平バス１０８ａ及び水平バス１１０ａを介して能動平衡化制御部１０６ａにデータを送信するためにプロセッサ１０４ａに命令を送信するとき、プロセッサ１０４ａは、水平バス１０８ａをマスター状態に構成すると同時に、能動平衡化制御部１０６ａへのデータ転送を開始する。あるいは、能動平衡化制御部１０６ａが、水平バス１１０ａをマスター状態に構成し、次いで、プロセッサ１０４ａへのデータ転送を開始する。
【００１８】
あるいは、いずれかのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋ又はいずれかの能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋが何らかのエラー状態を検出した場合、対応するいずれかの水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋ又は対応するいずれかの水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋが有効化される。エラー状態には、これらに限定しないが、監視タイマ（ウォッチドッグタイマ）のタイムアウト、通常よりも少ない数のバスラインしか有効化されていない、内部レベルシフトフィードバック異常、バスデータ完全性チェックエラーなどがある。例えば、通常よりも少ない数のバスラインしか有効化されていない状態では、バスラインがクロックラインやデータラインを含む場合に、１つのラインだけが切り換えられ、他のラインはいつまでの一方に固定されたままとなるおそれがある。さらに、先に記載の通り、垂直下端バスによって受信された信号は、内部レベルシフタ及び制御ロジックを介して、垂直上端バスにマッピングされる。レベルシフトが適切に実行されない場合、そのような状態は、対応する水平バスを有効化することとなる。さらに、バスデータ完全性チェックエラーは、例えば、パケットエラーチェック（Packet Error Checkｌ；ＰＥＣ）エラー、又は、エラーチェック・訂正（Error Checking and Correcting；ＥＣＣ）エラーである。
【００１９】
本発明の別の実施形態によれば、制御システム１００は、垂直上端及び下端バスを介して、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのすべてにアクセスできる。複数の垂直バスのうちのいずれか１つにエラーが生じたとき、対応する水平バスが有効化され、かつ、制御システム１００が、垂直上端及び下端バス及び水平バスを介して、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのうちのいずれか１つにアクセスする。例えば、プロセッサ１０４（ｋ−１）の垂直上端バス１１８（ｋ−１）にエラーが生じた場合、中央電子制御ユニット１５０は、プロセッサ１０４（ｋ−１）の垂直上端バス１１８（ｋ−１）及びプロセッサ１０４ｋの垂直下端バス１１４ｋを介して、プロセッサ１０４ｋアクセスすることができない。能動平衡化制御部１０６ｋの水平バス１１０ｋと、プロセッサ１０４ｋの水平バス１０８ｋとが有効化される。この場合、中央電子制御ユニット１５０は、能動平衡化制御部１０６ｋの水平バス１１０ｋ及びプロセッサ１０４ｋの水平バス１０８ｋを介して、プロセッサ１０４ｋにアクセスできる。換言すれば、中央電子制御ユニット１５０とプロセッサ１０４ｋとは、能動平衡化制御部１０６ｋを順に介して、互いに通信可能となる。この構成下では、本発明の一実施形態による制御システム１００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
【００２０】
先に記載の通り、本発明の一実施形態による制御システム１００は、強い冗長性を提供する。バス経路に複数の不連続点が存在しても、通信は適切な働きを保ち続ける。
【００２１】
また、この構成下では、制御システム１００は、垂直又は水平バスのエラーを検出する自己診断機能を提供する。図２には、本発明の一実施形態によるループバックを介した自己診断の方法２００が示されている。自己診断方法２００のステップ２０２では、中央電子制御ユニット１５０から、各プロセッサ１０４ａ，…，１０４（ｋ−１）を介して、上位プロセッサ１０４ｋに情報が送信される。ステップ２０４では、情報は、２つの上位水平バス１０８ｋ，１１０ｋを介して、上位プロセッサ１０４ｋから上位能動平衡化制御部１０６ｋへ転送される。ステップ２０６では、情報は、２つの上位水平バス１０８ｋ，１１０ｋを介して上位能動平衡化制御部１０６ｋから上位プロセッサ１０４ｋへと、次いで、すべてのプロセッサ１０４（ｋ−１），…，１０４ａ、すなわち、プロセッサ１０４（ｋ−１）から下端のプロセッサ１０４ａまで、を介して、中央電子制御ユニット１５０へとループバックされる。ステップ２０８では、情報は、中央電子制御ユニット１５０から送信され、中央電子制御ユニット１５０の受信した情報と比較される。受信した情報が送信した情報と異なっていた場合、ステップ２１０へ進み、そうでない場合、ステップ２１２へ進む。ステップ２１２では、制御システム１００は適切に動作しているとの判断がなされる。ステップ２１０では、情報は、中央電子制御ユニット１５０から、先のプロセッサよりも１レベル下位のプロセッサである診断プロセッサへと、複数のプロセッサを介して送信される。ステップ２１４では、情報は、ステップ２１０の診断プロセッサから、診断プロセッサと同一のレベルの能動平衡化制御部である診断能動平衡化制御部へと、対応する水平バスを介して転送される。ステップ２１６では、情報は、診断能動平衡化制御部から中央電子制御ユニット１５０へと、複数の能動平衡化制御部を介して転送される。ステップ２１８では、中央電子制御ユニット１５０から送信した情報と中央電子制御ユニット１５０で受信した情報との比較が行われる。受信した情報が送信した情報と異なっていた場合、再びステップ２１０へ進み、そうでない場合、ステップ２２０へ進む。ステップ２２０では、診断プロセッサ及び診断能動平衡化制御部より下位に存在する通信バス、プロセッサ、及び能動平衡化制御部は動作状態にあるとの判断がなされる。
【００２２】
本発明の別の実施形態によれば、プロセッサ又は能動平衡化制御部の任意のバスが動作状態にあるか否かを判断するために、自己診断方法２００として記載したものと同様のプロセス又はステップが、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのうちのいずれか１つを除外するために実行されてよい。
【００２３】
さらにまた、制御システム１００の構造は、その柔軟性をさらに拡張するように提供される。２次保護回路などの任意の回路又はＩＣが同様の水平バスを具備し、同一の水平バスプロトコルに従う場合、それらは、プロセスに接続されて、中央電子制御ユニット１５０との通信を行うことができる。
【００２４】
また、この構成下では、制御システム１００は、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋと通信を行うための再構成機能を提供する。図３には、本発明の一実施形態による制御システム１００を再構成するための方法３００が示されている。ステップ３０２では、制御システム１００の中央電子制御ユニット１５０は、複数の垂直上端バス１１８ａ，…，１１８（ｋ−２），１１８ｋ（ｋ−１）のうちのいずれか又はいくつかと、複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋのうちのいずれか又はいくつかとを介して、プロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋとの通信を行う。ステップ３０４では、中央電子制御ユニット１５０は、複数の垂直上端バス１２０ａ，…，１２０（ｋ−２），１２０ｋ（ｋ−１）のうちのいずれか又はいくつかと、複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋのうちのいずれか又はいくつかとを介して、能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋとの通信を行う。ステップ３０６では、中央電子制御ユニット１５０は、任意の垂直上端又は下端バスにエラーが生じたか否かの検出及び判断を行う。中央電子制御ユニット１５０が能動平衡化制御部又はプロセッサとの通信の問題を検出するための利用可能な手法としては、中央電子制御ユニット１５０が、特定のプロセッサから、電圧や温度などのバッテリー情報を受信していない場合などがある。中央電子制御ユニット１５０が能動平衡化制御部との通信の問題を検出するための別の利用可能な手法としては、中央電子制御ユニット１５０により送信された命令の意に反して、特定のバッテリーパックが自身の負荷を調整できない場合などがある。
【００２５】
問題がなければ、制御システム１００は、ステップ３０２へ戻り、そうでない場合、ステップ３０８へ進む。ステップ３０８では、制御システム１００は、通信を再構成するために、エラー垂直バスに対応する２つの水平バスを有効化する。垂直上端バスにエラーが生じた場合、エラーの生じた垂直上端バスと同一レベルの水平バスと、エラーの生じた垂直上端バスよりも少なくとも１つレベルの高い水平バスとが有効化される。垂直下端バスにエラーが生じた場合、エラーの生じた垂直下端バスと同一レベルの水平バスと、エラーの生じた垂直上端バスよりも少なくとも１つレベルの低い水平バスとが有効化される。
【００２６】
図４には、本発明の一実施形態による制御システム４００が示されている。図４に示された制御システム４００は、図１に示された制御システム１００と類似しており、類似した要素は、同一の参照符号で示される。制御システム４００は、複数の等化部４０２ａ，…，４０２（ｋ−１），４０２ｋの第１セットと、複数の等化部４０４ａ，…，４０４（ｋ−１），４０４ｋの第２セットとを具備する。第１セット等化部４０２ａ，…，４０２（ｋ−１），４０２ｋは、お互いに直列又はカスケード接続されており、レベルシフタ及び電圧等化器（図示せず）を具備する。複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋは、第１セット等化部４０２ａ，…，４０２（ｋ−１），４０２ｋに接続される。図４に示した通り、中央電子制御ユニット１５０は、複数の等化部４０２ａ，…，４０２（ｋ−１），４０２ｋ及び複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋを介して、すべてのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋにアクセスできる。同様に、第２セット等化部４０４ａ，…，４０４（ｋ−１），４０４ｋは、お互いに直列接続されており、レベルシフタ及び電圧等化器（図示せず）を具備する。複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋは、第２セット等化部４０４ａ，…，４０４（ｋ−１），４０４ｋに接続される。図４に示した通り、中央電子制御ユニット１５０は、複数の等化部４０４ａ，…，４０４（ｋ−１），４０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋを介して、すべての能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋにアクセスできる。また、本発明の一実施形態による制御システム４００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
【００２７】
図５及び図６には、本発明の一実施形態による制御システム５００及び制御システム６００が示されている。図５及び図６に示された制御システム５００及び制御システム６００は、図４に示された制御システム４００と類似しており、類似した要素は、同一の参照符号で示される。図５の制御システム５００は、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋに接続された複数の等化部５０２ａ，…，５０２（ｋ−１），５０２ｋの１セットだけを具備する。図５に示した通り、中央電子制御ユニット１５０は、複数の等化部５０２ａ，…，５０２（ｋ−１），５０２ｋ及び複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋを介して、すべてのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋにアクセスできる。図６の制御システム６００は、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋに接続された複数の等化部６０４ａ，…，６０４（ｋ−１），６０４ｋの１セットだけを具備する。図６に示した通り、中央電子制御ユニット１５０は、複数の等化部６０４ａ，…，６０４（ｋ−１），６０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋを介して、すべての能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋにアクセスできる。また、本発明の実施形態による制御システム５００及び制御システム６００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
【００２８】
図７にには、本発明の別の実施形態による制御システム７００が示されている。図７に示された制御システム７００は、図１に示された制御システム１００と類似しており、類似した要素は、同一の参照符号で示される。図７の制御システム７００は、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋに接続された複数の等化部７０２ａ，…，７０２（ｋ−２），７０２（ｋ−１）の１セットを具備する。複数の等化部７０２ａ，…，７０２（ｋ−２），７０２（ｋ−１）と中央電子制御ユニット１５０とは、お互いにスター接続されており、これは、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋのそれぞれがバスを介して中央電子制御ユニット１５０に直接接続されていることを意味する。複数の等化部７０２ａ，…，７０２（ｋ−２），７０２（ｋ−１）は、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋからの信号の電圧差のために必要とされる。図７に示した通り、中央電子制御ユニット１５０は、複数の等化部７０２ａ，…，７０２（ｋ−２），７０２（ｋ−１）及び複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋを介して、すべてのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋにアクセスできる。中央電子制御ユニット１５０と複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋとの間の通信は、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス（ＶＢｕｓ＿Ｂ）１１６ａ，…，１１６（ｋ−１），１１６ｋ及び複数の垂直上端バス（ＶＢｕｓ＿Ｔ）１２０ａ，…，１２０（ｋ−１），１２０ｋを介して行われる。ある能動平衡化制御部１０６（ｉ）と隣接する能動平衡化制御部１０６（ｉ＋１）との間の通信が途絶えた場合、情報は、ある能動平衡化制御部１０６（ｉ）から対応するプロセッサ１０４（ｉ）へと再経路付けされ、次のプロセッサ１０４（ｉ＋１）へ、次いで、能動平衡化制御部１０６（ｉ＋１）へと返される。また、本発明の実施形態による制御システム７００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
【００２９】
図８には、本発明の別の実施形態による制御システム８００が示されている。図８に示された制御システム８００は、図７に示された制御システム７００と類似しており、類似した要素は、同一の参照符号で示される。図８の制御システム８００は、複数のプロセッサ１０４ｂ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ｂ，…，１１４（ｋ−１），１１４ｋに接続された複数の等化部８０２ａ，…，８０２（ｋ−２），８０２（ｋ−１）の第１セットと、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋに接続された複数の等化部８０４ａ，…，８０４（ｋ−１），８０４ｋの第２セットとを具備する。第１セット等化部８０２ａ，…，８０２（ｋ−２），８０２（ｋ−１）は、お互いにスター接続されている。第２セット等化部８０４ａ，…，８０４（ｋ−１），８０４ｋは、お互いにカスケード接続されている。図８に示した通り、中央電子制御ユニット１５０は、複数の等化部８０２ａ，…，８０２（ｋ−２），８０２（ｋ−１）及び複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋを介して、すべてのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋにアクセスできる。同様に、中央電子制御ユニット１５０と複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋとの間の通信は、第２セット等化部８０４ａ，…，８０４（ｋ−１），８０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス（ＶＢｕｓ＿Ｂ）１１６ａ，…，１１６（ｋ−１），１１６ｋを介して行われる。ある能動平衡化制御部１０６（ｉ）と隣接する能動平衡化制御部１０６（ｉ＋１）との間、又は、ある等化部８０４（ｉ）と隣接する等化部８０４（ｉ＋１）との間の通信が途絶えた場合、情報は、ある能動平衡化制御部１０６（ｉ）を介してある等化部８０４（ｉ）から対応するプロセッサ１０４（ｉ）へと再経路付けされ、次のプロセッサ１０４（ｉ＋１）へ、次いで、能動平衡化制御部１０６（ｉ＋１）へと返される。また、本発明の実施形態による制御システム８００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
【００３０】
図９には、本発明の別の実施形態による制御システム９００が示されている。図９に示された制御システム９００は、図７に示された制御システム７００と類似しており、類似した要素は、同一の参照符号で示される。図９の制御システム９００は、複数の能動平衡化制御部１０６ｂ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ｂ，…，１１６（ｋ−１），１１６ｋに接続された複数の等化部９０２ａ，…，９０２（ｋ−２），９０２（ｋ−１）の１セットを具備する。複数の等化部９０２ａ，…，９０２（ｋ−２），９０２（ｋ−１）と中央電子制御ユニット１５０とは、お互いにスター接続されている。図９に示した通り、中央電子制御ユニット１５０は、複数の等化部９０２ａ，…，９０２（ｋ−２），９０２（ｋ−１）及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋを介して、すべての能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋにアクセスできる。また、本発明の実施形態による制御システム９００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
【００３１】
図１０には、本発明の別の実施形態による制御システム１０００が示されている。図１０に示された制御システム１０００は、図８に示された制御システム８００と類似しており、類似した要素は、同一の参照符号で示される。図１０の制御システム１０００は、複数の能動平衡化制御部１０６ｂ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ｂ，…，１１６（ｋ−１），１１６ｋに接続された複数の等化部１００２ａ，…，１００２（ｋ−２），１００２（ｋ−１）の第１セットと、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋに接続された複数の等化部１００４ａ，…，１００４（ｋ−１），１００４ｋの第２セットとを具備する。第１セット等化部１００２ａ，…，１００２（ｋ−２），１００２（ｋ−１）は、お互いにスター接続されている。第２セット等化部１００４ａ，…，１００４（ｋ−１），１００４ｋは、お互いにカスケード接続されている。図１０に示した通り、中央電子制御ユニット１５０は、複数の等化部１００２ａ，…，１００２（ｋ−２），１００２（ｋ−１）及び複数の能動平衡化制御部１０６ｂ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ｂ，…，１１６（ｋ−１），１１６ｋを介して、すべての能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋにアクセスできる。また、本発明の実施形態による制御システム１０００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
【００３２】
図１１には、本発明の別の実施形態による制御システム１１００が示されている。図１１に示された制御システム１１００は、図８に示された制御システム８００と類似しており、類似した要素は、同一の参照符号で示される。図１１の制御システム１１００は、複数のプロセッサ１０４ｂ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ｂ，…，１１４（ｋ−１），１１４ｋに接続された複数の等化部１１０２ａ，…，１１０２（ｋ−２），１１０２（ｋ−１）の第１セットと、複数の能動平衡化制御部１０６ｂ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ｂ，…，１１６（ｋ−１），１１６ｋに接続された複数の等化部１１０４ａ，…，１１０４（ｋ−２），１１０４（ｋ−１）の第２セットとを具備する。第１セット等化部１１０２ａ，…，１１０２（ｋ−２），１１０２（ｋ−１）は、お互いにスター接続され、かつ第２セット等化部１１０４ａ，…，１１０４（ｋ−２），１１０４（ｋ−１）は、お互いにスター接続されている。また、本発明の実施形態による制御システム１１００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
【００３３】
本発明がその好適な実施形態を参照しつつ図示及び説明されたが、添付の特許請求の範囲に記載の本発明の精神及び範囲から逸脱することなく、その形式及び細部にさまざまな変更を加えることができるということを、当業者は理解する。さらに、発明を構成する要素が単数として記載又は特許請求の範囲で定義されていたとしても、単数への限定を明示している場合を除き、そのような要素が複数存在することも意図している。
【符号の説明】
【００３４】
１００，４００  積層型バッテリーの制御システム
１０２  積層型バッテリー
１０２ａ，１０２（ｋ−１），１０２ｋ  バッテリーパック
１０４ａ，１０４（ｋ−１），１０４ｋ  プロセッサ
１０６ａ，１０６（ｋ−１），１０６ｋ  能動平衡化制御部
１０８ａ，１０８（ｋ−１），１０８ｋ  プロセッサの水平バス
１１０ａ，１１０（ｋ−１），１１０ｋ  能動平衡化制御部の水平バス
１１４ａ，１１４（ｋ−１），１１４ｋ  プロセッサの垂直下端バス
１１６ａ，１１６（ｋ−１），１１６ｋ  能動平衡化制御部の垂直下端バス
１１８ａ，１１８（ｋ−１），１１８ｋ  プロセッサの垂直上端バス
１２０ａ，１２０（ｋ−１），１２０ｋ  能動平衡化制御部の垂直上端バス
１５０  中央電子制御ユニット
１５２  共通バス
４０２ａ，４０２（ｋ−１），４０２ｋ，４０４ａ，４０４（ｋ−１），４０４ｋ  等化部
【図１】
0005514775.tif 000002
【図２】
0005514775.tif 000003
【図３】
0005514775.tif 000004
【図４】
0005514775.tif 000005
【図５】
0005514775.tif 000006
【図６】
0005514775.tif 000007
【図７】
0005514775.tif 000008
【図８】
0005514775.tif 000009
【図９】
0005514775.tif 000010
【図１０】
0005514775.tif 000011
【図１１】
0005514775.tif 000012