(57)【特許請求の範囲】
【請求項１】
ＮチャネルＭＯＳ型トランジスタとＰチャネルＭＯＳ型トランジスタとを含む増幅回路をリング状に（２ｎ＋１）（ｎは任意の自然数）段縦続接続したリング発振器と、
前記リング発振器に接続され、前記リング発振器を駆動させるＮチャネルＭＯＳ型トランジスタからなる電流源と、
前記リング発振器に注入信号を出力し、前記電流源に前記注入信号の逆相信号を差動信号として出力する差動信号注入回路と、
を備え、
前記電流源の前記ＮチャネルＭＯＳ型トランジスタのドレインは、前記リング発振器のＮチャネルＭＯＳ型トランジスタのソースに接続し、
前記差動信号注入回路は、前記リング発振器のＰチャネルＭＯＳ型トランジスタのゲートに前記注入信号を出力し、かつ、前記電流源の前記ＮチャネルＭＯＳ型トランジスタのゲートに前記差動信号を出力する、
注入同期型奇数分周器。
【請求項２】
前記リング発振器の出力段は、前記注入信号を基に増幅した信号と前記差動信号を基に増幅した信号とを同相で重ね合わせて出力する請求項１記載の注入同期型奇数分周器。
【請求項３】
前記差動信号注入回路は、前記リング発振器の発振周波数のｍ（２ｎ＋１）（ｍは任意の自然数）倍の周波数の信号を注入する請求項１記載の注入同期型奇数分周器。
【請求項４】
基準信号を出力する基準信号発振器と、
高周波信号を出力する電圧制御発振器と、
前記高周波信号を分周する注入同期型分周器と、
前記注入同期型分周器の分周と前記基準信号発振器の出力信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、
前記位相周波数比較器により検波された位相と周波数の誤差を電流に変換するチャージポンプと、
前記電圧制御発振器の制御電圧を生成し、生成した制御電圧を前記電圧制御発振器に出力するループフィルタとを備え、前記制御電圧は、前記位相周波数比較器で検波される誤差が小さくなるように前記電圧制御発振器を制御する、周波数負帰還動作を行うＰＬＬ回路であって、
前記注入同期型分周器は、請求項１に記載の注入同期型奇数分周器であるＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯通信端末に使用される注入同期型奇数分周器及びＰＬＬ（Phase Locked Loop）回路に係り、特に１０ＧＨｚ以上の周波数信号を分周することが可能である広帯域な注入同期型奇数分周器及びＰＬＬ回路に関する。
【背景技術】
【０００２】
近年、爆発的に普及している携帯通信端末には高速化が求められ、無線部の周波数シンセサイザとしては、広帯域に動作するＰＬＬ回路が必須となっている。このＰＬＬ回路において、高周波数の信号を低周波数まで分周する回路が分周器であり、特に１０ＧＨｚ以上の周波数帯域では注入同期型分周器が知られている（例えば、非特許文献１参照）。
【０００３】
図１は、非特許文献１に記載の注入同期型分周器１０の構成を示す回路図である。
【０００４】
図１に示すように、注入同期型分周器１０は、第１増幅回路４１と第２増幅回路４２と第３増幅回路４３とをリング状（ループ状ともいう）に３段縦続接続させたリング発振器４０と、注入信号Ｉ１を出力する信号注入回路５０と、を含む構成である。
【０００５】
第１増幅回路４１は、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型トランジスタ１１とＰチャネルＭＯＳ型トランジスタ１２とを含む構成である。ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型トランジスタ１１は、第３増幅回路４３の帰還出力をゲートに受ける。ＰチャネルＭＯＳ型トランジスタ１２は、負荷として機能する。
【０００６】
第２増幅回路４２は、ＮチャネルＭＯＳ型トランジスタ２１とＰチャネルＭＯＳ型トランジスタ２２とを含む構成である。ＮチャネルＭＯＳ型トランジスタ２１は、第１増幅回路４１の出力をゲートに受ける。ＰチャネルＭＯＳ型トランジスタ２２は、負荷として機能する。
【０００７】
第３増幅回路４３は、ＮチャネルＭＯＳ型トランジスタ３１とＰチャネルＭＯＳ型トランジスタ３２とを含む構成である。ＮチャネルＭＯＳ型トランジスタ３１は、第２増幅回路４２の出力がゲートに入力される。ＰチャネルＭＯＳ型トランジスタ３２は、負荷として機能する。
【０００８】
信号注入回路５０は、全ての段のＰチャネルＭＯＳ型トランジスタ１２，２２，３２のゲートに接続される。
【０００９】
ＰチャネルＭＯＳ型トランジスタ１２，２２，３２のソースは高電位電源Ｖｄｄに接続され、ＮチャネルＭＯＳ型トランジスタ１１，２１，３１のソースは接地される。
【００１０】
上記注入同期型分周器１０の動作について説明する。
【００１１】
図２は、上記注入同期型分周器１０の出力信号の周波数関係を示す図、図３は、上記リング発振器４０の各段における位相関係を示す図である。
【００１２】
図２に示すように、信号注入回路５０からの注入信号が入力されない場合は、リング発振器４０の出力にはフリーラン周波数ｆｏである発振信号Ｆ１と、周波数２ｆｏである２次高調波成分Ｆ２と、周波数３ｆｏである３次高調波成分Ｆ３と、が発生する。
【００１３】
次に、信号注入回路５０からの注入信号Ｉ１が周波数３ｆｏ付近の信号の場合は、注入信号Ｉ１と２次高調波成分Ｆ２とのミキシングによってフリーラン周波数ｆｏ付近に注入信号がダウンコンバートされた出力信号Ｉ２とが発生する。リング発振器４０の発振信号Ｆ１は出力信号Ｉ２の周波数に引き寄せられて同期する。
【００１４】
このときのリング発振器４０の各段における発振信号Ｆ１の位相関係は、図３に示すように、１２０°ずつ、位相回転を有する。このため、１段目が０°であると、２段目は±１２０°、３段目は±２４０°となる。また、３次高調波成分Ｆ３の位相関係は、各段において発振信号Ｆ１を３倍したものになるため、全ての段において同位相である０°となる。つまり、各段における注入信号Ｉ１の位相は、全て同位相であればよい。
【００１５】
このように周波数３ｆｏ付近の注入信号Ｉ１を入力することに対して、フリーラン周波数ｆｏ付近は出力信号Ｉ２であるので、１／３分周する周波数分周器として動作する。
【００１６】
図４は、注入信号Ｉ１の電圧振幅の周波数特性を示す図である。注入信号Ｉ１は、注入同期型分周器１０を安定して同期させるために必要な信号注入回路５０から入力される信号である。
【００１７】
図４に示すように、リング発振器４０のフリーラン周波数ｆｏの３倍の周波数付近では、注入信号の電圧振幅が最も小さくてよく、電圧振幅として２００ｍＶｐｐでは約５ＧＨｚの帯域で動作することが可能であることを示している。
【先行技術文献】
【非特許文献】
【００１８】
【非特許文献１】「５８．８／３９．２ＧＨｚデュアルモードＣＭＯＳ周波数分周器、電子情報通信学会総合大会、２００７年」
【特許文献】
【００１９】
【特許文献１】特開平１０−９３３９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、このような従来の注入同期型分周器にあっては、以下のような課題があった。
【００２１】
図５は、注入同期型分周器１０において寄生容量成分を含めた回路構成図である。
【００２２】
図５に示すように、実際の配線レイアウトでは、配線と基板間には寄生容量Ｃ１、Ｃ２、Ｃ３が発生する。寄生容量Ｃ１、Ｃ２、Ｃ３の発生により、各段の信号振幅が小さくなる。注入信号Ｉ１が減衰するため、ダウンコンバートされる出力信号Ｉ２も小さくなって同期が困難になる。その結果、動作周波数帯域が狭くなるという課題がある。
【００２３】
本発明の目的は、寄生容量の影響を小さくすることができ、動作周波数が広帯域な注入同期型分奇数周器及びＰＬＬ回路を提供することである。
【課題を解決するための手段】
【００２４】
本発明の注入同期型奇数分周器は、ＮチャネルＭＯＳ型トランジスタとＰチャネルＭＯＳ型トランジスタとを含む増幅回路をリング状に（２ｎ＋１）（ｎは任意の自然数）段縦続接続したリング発振器と、前記リング発振器に接続され、前記リング発振器を駆動させるＮチャネルＭＯＳ型トランジスタからなる電流源と、前記リング発振器に注入信号を出力し、前記電流源に前記注入信号の逆相信号を差動信号として出力する差動信号注入回路と、を備え、前記電流源の前記ＮチャネルＭＯＳ型トランジスタのドレインは、前記リング発振器のＮチャネルＭＯＳ型トランジスタのソースに接続し、前記差動信号注入回路は、前記リング発振器のＰチャネルＭＯＳ型トランジスタのゲートに前記注入信号を出力し、かつ、前記電流源の前記ＮチャネルＭＯＳ型トランジスタのゲートに前記差動信号を出力する構成を採る。
【００２５】
本発明のＰＬＬ回路は、基準信号を出力する基準信号発振器と、高周波信号を出力する電圧制御発振器と、前記高周波信号を分周する注入同期型分周器と、前記注入同期型分周器の分周と前記基準信号発振器の出力信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、前記位相周波数比較器により検波された位相と周波数の誤差を電流に変換するチャージポンプと、前記電圧制御発振器の制御電圧を生成し、生成した制御電圧を前記電圧制御発振器に出力するループフィルタとを備え、前記制御電圧は、前記位相周波数比較器で検波される誤差が小さくなるように前記電圧制御発振器を制御し、周波数負帰還動作を行うＰＬＬ回路であって、前記注入同期型分周器は、上記注入同期型奇数分周器を用いる構成を採る。
【発明の効果】
【００２６】
本発明によれば、動作周波数が広帯域な注入同期型分周器及びＰＬＬ回路を実現することができる。また、極めて簡易な回路構成を実現することができ、部品点数が少なく容易に実施できる効果がある。
【図面の簡単な説明】
【００２７】
【図１】従来の注入同期型分周器１の構成を示す回路図
【図２】従来の注入同期型分周器１の出力信号の周波数関係を示す図、
【図３】従来の注入同期型分周器１のリング発振器の各段における位相関係を示す図
【図４】従来の注入同期型分周器１を安定して同期させるために必要な信号注入回路からの注入信号Ｉ１の電圧振幅の周波数特性を示す図
【図５】従来の注入同期型分周器１において寄生容量成分を含めた回路構成図
【図６】本発明の実施の形態１に係る注入同期型分周器の構成を示す回路図
【図７】従来の注入同期型分周器２の構成を示す回路図
【図８】従来の注入同期型分周器２の出力信号の周波数関係を示す図
【図９】従来の注入同期型分周器２のリング発振器の各段における位相関係を示す図
【図１０】上記実施の形態１に係る注入同期型分周器の注入信号が出力に伝達するまでに遷移する位相関係を示す図
【図１１】上記実施の形態１に係る注入同期型分周器を安定して同期させるために必要な差動信号注入回路からの注入信号Ｉ１の電圧振幅の周波数特性を示す図
【図１２】本発明の実施の形態２に係る注入同期型分周器の構成を示す回路図
【図１３】上記実施の形態２に係る注入同期型分周器の注入信号が出力に伝達するまでに遷移する位相関係を示す図
【図１４】本発明の実施の形態３に係る注入同期型分周器の構成を示す回路図
【図１５】本発明の実施の形態４に係る固定分周回路（プリスケーラ）の構成を示す図
【図１６】本発明の実施の形態５に係るＰＬＬ回路の構成を示す図
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２９】
（実施の形態１）
図６は、本発明の実施の形態１に係る注入同期型分周器の構成を示す回路図である。本実施の形態は、ＰＬＬ回路に搭載される注入同期型分周器に適用可能である。
【００３０】
図６に示すように、注入同期型分周器１００は、第１増幅回路１４１と第２増幅回路１４２と第３増幅回路１４３とをリング状に３段縦続接続したリング発振器１４０と、ＮチャネルＭＯＳ型トランジスタ１５０と、差動信号注入回路１６０と、を含む構成である。
【００３１】
第１増幅回路１４１は、ＮチャネルＭＯＳ型トランジスタ１１１とＰチャネルＭＯＳ型トランジスタ１１２とを含む構成である。ＮチャネルＭＯＳ型トランジスタ１１１は、第３増幅回路１４３の帰還出力がゲートに入力される。ＰチャネルＭＯＳ型トランジスタ１１２は、負荷として機能する。
【００３２】
第２増幅回路１４２は、ＮチャネルＭＯＳ型トランジスタ１２１とＰチャネルＭＯＳ型トランジスタ１２２とを含む構成である。ＮチャネルＭＯＳ型トランジスタ１２１は、第１増幅回路１４１の出力がゲートに入力される。ＰチャネルＭＯＳ型トランジスタ１２２は、負荷として機能する。
【００３３】
第３増幅回路１４３は、ＮチャネルＭＯＳ型トランジスタ１３１とＰチャネルＭＯＳ型トランジスタ１３２とを含む構成である。ＮチャネルＭＯＳ型トランジスタ１３１は、第２増幅回路１４２の出力がゲートに入力される。ＰチャネルＭＯＳ型トランジスタ１３２は、負荷として機能する。
【００３４】
ＮチャネルＭＯＳ型トランジスタ１５０のドレインは、ＮチャネルＭＯＳ型トランジスタ１１１，１２１，１３１のソースと接続される。
【００３５】
差動信号注入回路１６０は、各段のＰチャネルＭＯＳ型トランジスタ１１２，１２２，１３２のゲートに注入信号Ｘ１を出力する。差動信号注入回路１６０は、ＮチャネルＭＯＳ型トランジスタ１５０のゲートに注入信号Ｘ１の逆相信号Ｙ１を差動信号として出力する。
【００３６】
ＰチャネルＭＯＳ型トランジスタ１１２，１２２，１３２のソースは、高電位電源Ｖｄｄに接続される。ＮチャネルＭＯＳ型トランジスタ１５０のソースは、接地される。
【００３７】
第３増幅回路１４３のＮチャネルＭＯＳ型トランジスタ１３１のドレインとＰチャネルＭＯＳ型トランジスタ１３２のドレインは結線され、リング発振器１４０出力となる。
【００３８】
このように、本実施の形態の注入同期型分周器１００は、非特許文献１の注入同期型分周器１０（図１）が有する動作周波数帯域が狭くなる課題を解決するものである。
【００３９】
そこで、本実施の形態の注入同期型分周器１００は、図６に示すように、リング発振器１４０の各段の増幅回路のＮチャネルＭＯＳ型トランジスタ１１１、１２１、１３１のソースにも信号を入力する。この構成により、寄生容量の影響を小さくすることができる。
【００４０】
但し、ＮチャネルＭＯＳ型トランジスタのソースから信号を入力する注入同期型分周器の構成については、特許文献１に開示されている。
【００４１】
図７は、特許文献１に記載の注入同期型分周器６０の構成を示す回路図である。
【００４２】
図７に示すように、注入同期型分周器６０は、第４増幅回路７１と第５増幅回路７２とをリング状に２段縦続接続させたリング発振器７０と、差動信号注入回路８０と、を含む構成である。
【００４３】
第４増幅回路７１は、ＮチャネルＢＪＴ（Bipolar Junction Transistor）型差動トランジスタ対Ｑ１１、Ｑ１２と、抵抗Ｒ１１、Ｒ１２と、を含む構成である。
【００４４】
ＮチャネルＢＪＴ型差動トランジスタ対Ｑ１１、Ｑ１２は、第５増幅回路７２の帰還出力がベースに入力される。抵抗Ｒ１１、Ｒ１２は、負荷として機能する
【００４５】
第５増幅回路７２は、ＮチャネルＢＪＴ型差動トランジスタ対Ｑ１３、Ｑ１４と、抵抗Ｒ１３、Ｒ１４とを含む構成である。ＮチャネルＢＪＴ型差動トランジスタ対Ｑ１３、Ｑ１４は、第４増幅回路７１の出力がベースに入力される。抵抗Ｒ１３、Ｒ１４は、負荷として機能する
【００４６】
リング発振器７０は、差動トランジスタ対Ｑ１５、Ｑ１６を介して定電流源ＣＳ１から電流が供給される。
【００４７】
差動信号注入回路８０は、差動トランジスタ対Ｑ１５、Ｑ１６のベースに接続され、差動信号が入力される。
【００４８】
抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４は、高電位電源Ｖｄｄに接続される。
【００４９】
上記注入同期分周器６０の動作について説明する。
【００５０】
図８は、上記注入同期型分周器６０の出力信号の周波数関係を示す図である。
【００５１】
図８に示すように、信号注入回路８０からの注入信号が入力されない場合（周波数２ｆｏに破線の注入信号なし）は、リング発振器７０の出力には、フリーラン周波数ｆｏである発振信号Ｆ１’（破線）が発生する。
【００５２】
次に、差動信号注入回路８０からの注入信号Ｉ１’が周波数２ｆｏ付近の信号（実線）であると、フリーラン周波数ｆｏ付近に、出力信号Ｉ２’（実線）が発生する。
【００５３】
出力信号Ｉ２′（実線）は、注入信号Ｉ１’と発振信号Ｆ１’とのミキシングによって、注入信号Ｉ１’がダウンコンバートされた信号である。
【００５４】
これにより、リング発振器７０の発振信号Ｆ１’は、出力信号Ｉ２’の周波数に引き寄せられて同期する。
【００５５】
このように、周波数２ｆｏ付近の位相が差動関係にある注入信号Ｉ１’を入力することによって、注入信号Ｉ１’がダウンコンバートされ、フリーラン周波数ｆｏ付近の出力信号Ｉ２’となる。このため、１／２分周する周波数分周器として動作することになる。
【００５６】
リング発振器７０の各段における発振信号Ｆ１’の位相関係を図９に示す。
【００５７】
図９は、上記リング発振器７０の各ＮチャネルＢＪＴ型トランジスタのコレクタ出力における位相関係を示す図である。
【００５８】
図９に示すように、２次高調波成分の位相関係は、各段において発振信号Ｆ１’を２倍したものになる。このため、１段目に対する２段目の位相関係は、それぞれ０°、±１８０°の差動となる。つまり、注入信号Ｉ１’は、１段目に対して２段目の位相関係は差動であればよく、差動トランジスタ対Ｑ１５、Ｑ１６を介して入力することができる。
【００５９】
このように、特許文献１に記載の注入同期分周器６０は、リング発振器７０の発振周波数ｆｏの偶数倍の周波数信号の位相関係は、１段目と２段目がそれぞれ０°、±１８０°の差動となる。このため、注入同期分周器６０は、発振周波数ｆｏの偶数倍の周波数信号を入力することによって、偶数分周器として動作することができる。発振周波数ｆｏの偶数倍の周波数信号は、差動信号注入回路８０から差動トランジスタ対Ｑ１５、Ｑ１６を介して、入力される。
【００６０】
しかし、リング発振器７０の発振周波数ｆｏの奇数倍の周波数信号の位相関係は、１段目のＮチャネルＢＪＴ型トランジスタＱ１１、Ｑ１２と、２段目のＮチャネルＢＪＴ型トランジスタＱ１３、Ｑ１４とのそれぞれで、異なる位相関係となる。
【００６１】
例えば、３ｆｏの周波数信号では、Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４の位相関係は、それぞれ、０°、±１８０°、±２７０°、±９０°となる。
【００６２】
したがって、特許文献１に記載の注入同期分周器６０は、差動トランジスタ対Ｑ１５、Ｑ１６を介して、信号を入力することは困難であるので、奇数分周器として動作することは困難である。
【００６３】
また、リング発振器７０は、増幅回路７１、７２と定電流源ＣＳ１の間に差動トランジスタ対を追加している。リング発振器７０が動作するためには、より高電位な電源に接続する必要があり、低電圧化、低消費電力化には適していない。
【００６４】
本実施の形態は、非特許文献１の注入同期型分周器１０が課題として有する、配線と基板間に発生する寄生容量の影響を小さくし、動作周波数が広帯域な注入同期型分周器を実現する。
【００６５】
その上で、本実施の形態は、ＰチャネルＭＯＳ型トランジスタ１１２、１２２、１３２のゲートと、定電流源のＮチャネルＭＯＳ型トランジスタ１５０のゲートと、に差動信号を入力する。これにより、注入同期型分周器１００は、１つのトランジスタを追加することで構成可能であり、また、低電圧電源でも動作が可能な奇数分周器を実現することができる。
【００６６】
次に、本実施の形態の注入同期型分周器１００の動作について詳細に説明する。
【００６７】
図１０は、注入同期型分周器１００の注入信号が、出力に伝達するまでに遷移する位相関係を示す図である。図１０の信号Ｘ１，信号Ｘ２，信号Ｙ１，信号Ｙ２，信号Ｙ３，信号Ｚ１は、図６の各部の信号Ｘ１，信号Ｘ２，信号Ｙ１，信号Ｙ２，信号Ｙ３，信号Ｚ１を示す。
【００６８】
図６に示すように、差動信号注入回路１６０は、信号Ｘ１を各段のＰチャネルＭＯＳ型トランジスタ１１２，１２２，１３２のゲートに出力し、かつ信号Ｘ１の逆相の差動信号Ｙ１をＮチャネルＭＯＳ型トランジスタ１５０のゲートに出力する。
【００６９】
図６及び図１０の信号Ｘ２，信号Ｙ２，信号Ｙ３は、出力段である第３増幅回路１４３の各部の信号、信号Ｚ１は注入同期型分周器１００の出力信号である。
【００７０】
前記図２に示すように、まず、差動信号注入回路１６０からの注入信号が入力されない（周波数３ｆｏに破線の注入信号なし）場合は、リング発振器１４０の出力にはフリーラン周波数ｆｏである発振信号Ｆ１（破線）と、周波数２ｆｏである２次高調波成分Ｆ２（破線）と、周波数３ｆｏである３次高調波成分Ｆ３（破線）と、が発生する。
【００７１】
次に、差動信号注入回路１６０からの注入信号Ｉ１（実線）が周波数３ｆｏ付近の信号の場合は、注入信号Ｉ１が注入同期型分周器１００の出力に伝達するまでに遷移する位相関係は、図１０に示すように、各段において同じ位相となる。ここでは出力段の位相関係について説明する。
【００７２】
リング発振器１４０のＰチャネルＭＯＳ型トランジスタ１１２，１２２，１３２のゲートは、差動信号注入回路１６０から信号Ｘ１が入力される。リング発振器１４０の出力段のＰチャネルＭＯＳ型トランジスタ１３２のドレインは、信号Ｘ２を出力する。信号Ｘ２は、信号Ｘ１が反転し、増幅された信号である。
【００７３】
また、ＮチャネルＭＯＳ型トランジスタ１５０のゲートに入力される信号は、信号Ｙ１，信号Ｙ２，信号Ｙ３を経て出力される。各段において、反転を２回繰り返しているため、信号Ｙ３では信号Ｙ１の信号と同相となる。
【００７４】
リング発振器１４０の出力（すなわち注入同期型分周器１００の出力）である信号Ｚ１は、信号Ｘ２と信号Ｙ３の和の信号出力である。図１０に示すように、信号Ｚ１は、信号Ｘ２と信号Ｙ３が同相であるため、加算によって振幅が大きな信号となる。
【００７５】
注入同期型分周器１００は、出力信号Ｚ１の信号レベルを、信号Ｘ２と信号Ｙ３を用いて大きくすることで、出力信号Ｚ１の減衰分を補償することができる。
【００７６】
注入信号Ｉ１（周波数３ｆｏ）と２次高調波成分Ｆ２（周波数２ｆｏ）とのミキシングによって、フリーラン周波数Ｆ１付近（ｆｏ）に注入信号Ｉ１がダウンコンバートされた出力信号Ｉ２が発生する。このため、リング発振器１４０のフリーラン周波数Ｆ１（破線）は、出力信号Ｉ２（実線）の周波数に引き寄せられて同期する。なお、上記出力信号Ｉ２は、図６の出力信号Ｚ１に相当する。
【００７７】
ここで、上述したように、注入信号Ｉ１は、寄生容量成分が発生しても減衰しにくいため、ダウンコンバートされる出力信号Ｉ２の振幅も大きくなり、注入同期型分周器の動作周波数は広帯域化する。
【００７８】
図１１は、注入同期型分周器１００を安定して同期させるために必要な差動信号注入回路１６０からの注入信号Ｉ１の電圧振幅の周波数特性を示す図である。
【００７９】
図１１に示すように、リング発振器１４０は、フリーラン周波数ｆｏの３倍の周波数付近が、動作可能な注入信号の電圧振幅の最小値となる。リング発振器１４０は、電圧振幅として２００ｍＶｐｐにおいて、約７ＧＨｚという広い周波数帯域で動作することが可能である。特に、図４の従来の注入同期型分周器１０と比較して分かるように、例えば２００ｍＶｐｐでは周波数帯域を約２ＧＨｚも拡大することができる。
【００８０】
以上のように、本実施の形態によれば、注入同期型分周器１００は、第１増幅回路１４１と第２増幅回路１４２と第３増幅回路１４３とをリング状に３段縦続接続したリング発振器１４０と、ＮチャネルＭＯＳ型トランジスタ１５０と、差動信号注入回路１６０とを含む構成である。
【００８１】
第１増幅回路１４１は、ＮチャネルＭＯＳ型トランジスタ１１１とＰチャネルＭＯＳ型トランジスタ１１２とを含む構成である。ＮチャネルＭＯＳ型トランジスタ１１１は、第３増幅回路１４３の帰還出力がゲートに入力される。ＰチャネルＭＯＳ型トランジスタ１１２は、負荷として機能する。
【００８２】
第２増幅回路１４２は、ＮチャネルＭＯＳ型トランジスタ１２１とＰチャネルＭＯＳ型トランジスタ１２２とを含む構成である。ＮチャネルＭＯＳ型トランジスタ１２１は、第１増幅回路１４１の出力がゲートに入力される。ＰチャネルＭＯＳ型トランジスタ１２２は、負荷として機能する。
【００８３】
第３増幅回路１４３は、ＮチャネルＭＯＳ型トランジスタ１３１とＰチャネルＭＯＳ型トランジスタ１３２とを含む構成である。ＮチャネルＭＯＳ型トランジスタ１３１は、第２増幅回路１４２の出力がゲートに入力される。ＰチャネルＭＯＳ型トランジスタ１３２は、負荷として機能する。
【００８４】
ＮチャネルＭＯＳ型トランジスタ１５０のドレインは、各段のＮチャネルＭＯＳ型トランジスタ１１１，１２１，１３１のソースと接続される。
【００８５】
差動信号注入回路１６０は、各段のＰチャネルＭＯＳ型トランジスタ１１２，１２２，１３２のゲートに注入信号Ｉ１を出力する。差動信号注入回路１６０は、ＮチャネルＭＯＳ型トランジスタ１５０のゲートに注入信号Ｉ１の逆相信号を差動信号として出力する。
【００８６】
すなわち、本実施の形態では、ＰチャネルＭＯＳ型トランジスタ１１２、１２２、１３２のゲートと定電流源のＮチャネルＭＯＳ型トランジスタ１５０のゲートとに差動信号を入力する。
【００８７】
この構成により、注入同期型分周器１００は、差動信号注入回路１６０と第１のＮチャネルＭＯＳ型トランジスタ１５０を用いて注入信号を強め合う。すなわち、図１０の信号Ｚ１に示すように、差動信号注入回路１６０から入力される差動信号は、リング発振器１４０の出力段において同相となり強め合う。このため、寄生容量の影響を軽減することができ、広帯域な動作周波数を確保することができる。図６では、動作周波数が広帯域な１／３分周する注入同期型分周器を実現することができる。
【００８８】
また、注入同期型分周器１００は、１つのトランジスタを追加することで構成可能であり、低電圧電源でも動作が可能な奇数分周器を実現することができる。
【００８９】
本実施の形態の注入同期型分周器１００は、入力が差動信号で、出力がシングル信号では、特に有効であり、回路規模を大きくすることなく、広帯域動作が可能な周波数分周器を実現することができる。
【００９０】
また、極めて簡易な回路構成で実現でき、部品点数が少なく容易に実施できる効果がある。
【００９１】
なお、本実施の形態では、リング発振器１４０の段数を３段として説明したが、これに限らず、リング発振器１４０の段数を（２ｎ＋１）段とし、差動信号注入回路１６０からの注入信号の周波数をリング発振器のフリーラン周波数ｆｏのｍ（２ｎ＋１）倍付近とする構成でもよい。
【００９２】
例えば、リング発振器の段数を５段とし、差動信号注入回路１６０は５段のリング発振器の発振周波数のほぼ５倍あるいは１０倍の周波数の信号を出力するものでもよい。ｍ（２ｎ＋１）分周する注入同期型分周器として動作させることができ、同様な効果を得ることができる。
【００９３】
また、本実施の形態では、リング発振器１４０のＰチャネルＭＯＳ型トランジスタ１１
２、１２２、１３２のゲートのバイアス電圧を制御することで、リング発振器１４０のフリーラン周波数ｆｏを調整することができる。
【００９４】
また、リング発振器１４０は、リング状に奇数段縦続接続されているものであればよく、インバータとして機能させるＮＡＮＤ，ＮＯＲ構成など、ゲート種類に制限は設けておらず、同様の動作が可能である。
【００９５】
（実施の形態２）
図１２は、本発明の実施の形態２に係る注入同期型分周器の構成を示す回路図である。図６と同一構成部分には同一符号を付して重複箇所の説明を省略する。
【００９６】
図１２に示すように、注入同期型分周器２００は、図６のリング発振器１４０（説明の便宜上、第１のリング発振器１４０という）と、第１のリング発振器１４０と同一構成の第２のリング発振器２４０と、電流源２５０と、を含む構成である。
【００９７】
電流源２５０は、ＮチャネルＭＯＳ型トランジスタ２５１，２５２，２５３を含む構成である。
【００９８】
ＮチャネルＭＯＳ型トランジスタ２５１，２５２，２５３は、第１及び第２のリング発振器１４０，２４０の各段のＮチャネルＭＯＳ型トランジスタのソースをそれぞれ組み合わせてドレインに接続されている。
【００９９】
また、注入同期型分周器２００は、第１のリング発振器１４０のＰチャネルＭＯＳ型トランジスタ１１２，１２２，１３２のゲートに注入信号Ｘ１を入力し、かつ第２のリング発振器２４０のＰチャネルＭＯＳ型トランジスタ２１２，２２２，２３２のゲートに注入信号Ｘ１の逆相信号Ｙ１を差動信号として入力する差動信号注入回路１６０を含む構成である。
【０１００】
第２のリング発振器２４０は、第１増幅回路２４１と第２増幅回路２４２と第３増幅回路２４３とをリング状に３段縦続接続する。
【０１０１】
第１増幅回路２４１は、ＮチャネルＭＯＳ型トランジスタ２１１とＰチャネルＭＯＳ型トランジスタ２１２とを含む構成である。ＮチャネルＭＯＳ型トランジスタ２１１は、第３増幅回路２４３の帰還出力をゲートに受ける。ＰチャネルＭＯＳ型トランジスタ２１２は、負荷である。
【０１０２】
第２増幅回路２４２は、ＮチャネルＭＯＳ型トランジスタ２２１とＰチャネルＭＯＳ型トランジスタ２２２とを含む構成である。ＮチャネルＭＯＳ型トランジスタ２２１は、第１増幅回路２４１の出力をゲートに受ける。ＰチャネルＭＯＳ型トランジスタ２２２は、負荷である。
【０１０３】
第３増幅回路２４３は、ＮチャネルＭＯＳ型トランジスタ２３１とＰチャネルＭＯＳ型トランジスタ２３２とを含む構成である。ＮチャネルＭＯＳ型トランジスタ２３１は、第２増幅回路２４２の出力をゲートに受ける。ＰチャネルＭＯＳ型トランジスタ２３２は、負荷である。
【０１０４】
第１及び第２のリング発振器１４０，２４０の各段のＰチャネルＭＯＳ型トランジスタ１１２，１２２，１３２，２１２，２２２，２３２のソースは、高電位電源Ｖｄｄに接続される。また、電流源２５０のＮチャネルＭＯＳ型トランジスタ２５１，２５２，２５３のゲートは、バイアス電圧Ｖｇが供給され、ソースは接地される。
【０１０５】
第２のリング発振器２４０の第３増幅回路２４３のＮチャネルＭＯＳ型トランジスタ２３１のドレインとＰチャネルＭＯＳ型トランジスタ２３２のドレインは結線され、注入同期型分周器２００出力となる。
【０１０６】
以下、上述のように構成された注入同期型分周器２００の動作について説明する。
【０１０７】
図１３は、注入同期型発振器２００の注入信号が出力に伝達するまでに遷移する位相関係を示す図である。図１３の信号Ｘ１，信号Ｘ２，信号Ｘ３，信号Ｘ４，信号Ｙ１，信号Ｙ２，信号Ｚ１は、図１２の各部の信号Ｘ１，信号Ｘ２，信号Ｘ３，信号Ｘ４，信号Ｙ１，信号Ｙ２，信号Ｚ１を示す。
【０１０８】
図１３に示すように、差動信号注入回路１６０は、信号Ｘ１を第１のリング発振器１４０の各段のＰチャネルＭＯＳ型トランジスタ１１２，１２２，１３２のゲートに出力し、かつ信号Ｘ１の逆相の差動信号Ｙ１を第２のリング発振器２４０のＰチャネルＭＯＳ型トランジスタ２１２，２２２，２３２のゲートに出力する。
【０１０９】
図１２及び図１３の信号Ｘ２，信号Ｘ３は、第１及び第２のリング発振器１４０，２４０の第３増幅回路１４３，２４３のＮチャネルＭＯＳ型トランジスタ１３１，２３１のソース電位である。
【０１１０】
また、図１２及び図１３の信号Ｙ２，信号Ｘ４は、出力段である第２のリング発振器２４０の第３増幅回路２４３の各部の信号、信号Ｚ１は注入同期型分周器２００の出力信号である。
【０１１１】
前記図２に示すように、まず、差動信号注入回路１６０からの注入信号が入力されない場合（周波数３ｆｏに破線の注入信号なし）は、第２のリング発振器２４０の出力にはフリーラン周波数ｆｏである発振信号Ｆ１（破線）と、周波数２ｆｏである２次高調波成分Ｆ２（破線）と、周波数３ｆｏである３次高調波成分Ｆ３（破線）と、が発生する。
【０１１２】
次に、差動信号注入回路１６０からの注入信号が周波数３ｆｏ付近の注入信号Ｘ１，Ｙ１が入力される場合は、注入信号Ｘ１，Ｙ１がリング発振器２４０の出力に伝達するまでに遷移する位相関係は、図１３に示され、第２のリング発振器２４０の各段において同じ位相となる。
【０１１３】
出力段の位相関係について説明する。
【０１１４】
第１のリング発振器１４０のＰチャネルＭＯＳ型トランジスタ１１２，１２２，１３２のゲートに入力される信号は、信号Ｘ１〜信号Ｘ４を介して出力される。まず、信号Ｘ１から信号Ｘ２に伝達するまでに位相は２回反転するため位相は変わらない。次に、第１及び第２のリング発振器１４０，２４０は、定電流源２５０により接続され、信号Ｘ２と信号Ｘ３は差動の関係にあるため位相は反転する。さらに、信号Ｘ３から信号Ｘ４で位相は反転する。
【０１１５】
次に、第２のリング発振器２４０のＰチャネルＭＯＳ型トランジスタ２１２，２２２，２３２のゲートに入力される信号は、信号Ｙ１、信号Ｙ２を経て出力される。信号Ｙ２では信号Ｙ１の信号が反転し増幅される。
【０１１６】
以上の結果、第２のリング発振器２４０の出力には、信号Ｘ４と信号Ｙ２の和の信号が出力されるが、信号Ｘ４と信号Ｙ２は同相であるため、振幅が大きな信号Ｚ１となる。信
号Ｚ１の信号レベルを信号Ｘ２と信号Ｙ３を用いて大きくすることで、信号Ｚ１の減衰分を補償することができる。
【０１１７】
ここでは、出力段のみについて説明したが、全ての段において同様の補償効果がある。寄生成分の影響を軽減できるため、注入同期型分周器の動作周波数は広帯域化する。
【０１１８】
このように、本実施の形態の注入同期型分周器２００は、第１及び第２のリング発振器１４０，２４０を、電流源２５０を用いた差動構成である。このため、注入同期型分周器２００は、寄生成分の影響を軽減することができ、動作周波数が広帯域な動作周波数が広帯域な１／３分周する注入同期型分周器を実現することができる。
【０１１９】
特に、本実施の形態の注入同期型分周器２００は、入力信号が差動信号であり、出力信号が差動信号かシングル信号である場合において、特に有効であり、広帯域動作が可能な周波数分周器を実現することができる。
【０１２０】
なお、本実施の形態では、定電流源２５０として、ＮチャネルＭＯＳ型トランジスタ２５１，２５２，２５３を用いて説明したが、抵抗又はインダクタを含む受動素子を用いても、注入同期型分周器として動作させることができる。受動素子を用いることで、より簡易で小型な回路構成を実現することができる。
【０１２１】
また、本実施の形態では、実施の形態１と同様に、第１及び第２のリング発振器１４０，２４０の段数を３段として説明したが、本発明はこれに限られず、第１及び第２のリング発振器１４０，２４０の段数を（２ｎ＋１）段とし、差動信号注入回路１６０からの注入信号の周波数をリング発振器のフリーラン周波数ｆｏのｍ（２ｎ＋１）倍付近とする構成でもよい。これにより、ｍ（２ｎ＋１）分周する注入同期型分周器として動作させることができ、同様な効果を得ることができる。
【０１２２】
また、本実施の形態では、リング発振器１４０、２４０のＰチャネルＭＯＳ型トランジスタ１１２、１２２、１３２、２１２、２２２、２３２のゲートのバイアス電圧を制御することで、リング発振器１４０、２４０のフリーラン周波数ｆｏを調整することができる。
【０１２３】
（実施の形態３）
図１４は、本発明の実施の形態３に係る注入同期型分周器の構成を示す回路図である。図１２と同一構成部分には同一符号を付して重複箇所の説明を省略する。
【０１２４】
図１４に示すように、注入同期型分周器３００は、第１のリング発振器１４０と、第１のリング発振器１４０と同一構成の第２のリング発振器２４０と、電流源であるＮチャネルＭＯＳ型トランジスタ３５０と、差動信号注入回路１６０と、を含む構成である。
【０１２５】
電流源であるＮチャネルＭＯＳ型トランジスタ３５０は、第１及び第２のリング発振器１４０，２４０の出力段のＮチャネルＭＯＳ型トランジスタ１３１，２３１のソースを組み合わせてドレインに接続されている。
【０１２６】
差動信号注入回路１６０は、第１のリング発振器１４０のＰチャネルＭＯＳ型トランジスタ１１２，１２２，１３２のゲートに注入信号Ｉ１を出力し、かつ、第２のリング発振器２４０のＰチャネルＭＯＳ型トランジスタ２１２，２２２，２３２のゲートに注入信号Ｉ１の逆相信号を差動信号として出力する。
【０１２７】
注入同期型分周器３００は、図１２の注入同期型分周器２００に対して、出力段のみに
電流源としてのＮチャネルＭＯＳ型トランジスタ３５０を接続している構成であることが異なる。
【０１２８】
以下、上述のように構成された注入同期型分周器３００の動作について説明する。基本的な動作は、実施の形態２と同様である。
【０１２９】
差動信号注入回路１６０からの注入信号が入力されない場合は、前記図２に示すように、第２のリング発振器２４０の出力には、フリーラン周波数ｆｏである発振信号Ｆ１（破線）と、周波数２ｆｏである２次高調波成分Ｆ２（破線）と、周波数３ｆｏである３次高調波成分Ｆ３（破線）と、が発生する。
【０１３０】
次に、差動信号注入回路１６０からの注入信号が周波数３ｆｏ付近の注入信号Ｘ１，Ｙ１が入力される場合は、第１のリング発振器１４０のＰチャネルＭＯＳ型トランジスタを介した信号と、第２のリング発振器２４０のＰチャネルＭＯＳ型トランジスタを介した信号とが、注入同期型分周器３００の出力において同相であるため、振幅は大きくなる。
【０１３１】
注入同期型分周器３００の出力における信号の振幅を大きくすることで、寄生容量成分による注入信号の減衰分を補償することができる。すなわち、寄生容量成分によって注入信号が減衰しても、注入同期型分周器３００の出力における信号レベルの振幅を大きくすることで、注入信号の減衰分を補償している。
【０１３２】
ここで、第１及び第２のリング発振器１４０，２４０の各段における位相関係には、１２０°ずつの位相回転が存在する。なお、回転方向をそれぞれ逆方向としても動作可能である。
【０１３３】
このように、本実施の形態の注入同期型分周器３００は、第１及び第２のリング発振器１４０，２４０の出力段に電流源３５０を用いた差動構成である。このため、電流源３５０として用いるＭＯＳトランジスタの数を減らすことができる。その結果、回路規模を大きくすることなく、寄生成分の影響を軽減することができ、動作周波数が広帯域な１／３分周する注入同期型分周器を実現することができる。
【０１３４】
本実施の形態の注入同期型分周器３００は、入力信号が差動信号であり、出力信号が差動信号かシングル信号である場合において、特に有効であり、回路規模を大きくすることなく広帯域動作が可能な周波数分周器を実現することができる。
【０１３５】
また、本実施の形態では、第１及び第２のリング発振器１４０，２４０の増幅回路のうち、出力段が電流源３５０を用いて差動構成されているが、これに限らず、出力段以外の他の増幅回路を差動構成としてもよい。設計の自由度を広げる効果が期待できる。
【０１３６】
なお、本実施の形態では、電流源としてＮチャネルＭＯＳ型トランジスタ３５０を用いて説明したが、抵抗又はインダクタを含む受動素子を用いても、注入同期型分周器として動作させることができる。受動素子を用いることで、より簡易で小型な回路構成を実現することができる。
【０１３７】
また、本実施の形態では、実施の形態１，２と同様に、第１及び第２のリング発振器１４０，２４０の段数を３段として説明したが、これに限らず、第１及び第２のリング発振器１４０，２４０の段数を（２ｎ＋１）段とし、差動信号注入回路１６０からの注入信号の周波数をリング発振器のフリーラン周波数ｆｏのｍ（２ｎ＋１）倍付近とする構成でもよい。ｍ（２ｎ＋１）分周する注入同期型分周器として動作させることができ、同様な効果を得ることができる。
【０１３８】
また、本実施の形態では、リング発振器１４０、２４０のＰチャネルＭＯＳ型トランジスタ１１２、１２２、１３２、２１２、２２２、２３２のゲートのバイアス電圧を制御することで、リング発振器１４０、２４０のフリーラン周波数ｆｏを調整することができる。
【０１３９】
（実施の形態４）
図１５は、本発明の実施の形態４に係る固定分周回路（プリスケーラ）の構成を示す図である。
【０１４０】
図１５に示すように、固定分周回路４００は、図６の注入同期型分周器１００と、固定分周器４６０と、を含む構成である。
【０１４１】
次に、固定分周回路４００の動作について説明する。
【０１４２】
高周波の差動信号は、注入同期型分周器１００によりシングル出力の信号に分周される。そのシングル出力の信号は、固定分周器４６０により、さらに低周波まで分周される。
【０１４３】
このように、本実施の形態の固定分周回路４００は、固定分周回路の注入同期型分周器１００に、実施の形態１の注入同期型分周器１００を用いて構成している。注入同期型分周器１００の出力と後段の固定分周器４６０の入力とをシングル出力の信号を用いて構成とすることができるため、動作周波数が広帯域であるだけではなく、小型で低消費電力な固定分周回路を実現することができる。
【０１４４】
（実施の形態５）
図１６は、本発明の実施の形態５に係るＰＬＬ回路の構成を示す図である。
【０１４５】
図１６に示すように、ＰＬＬ回路５００は、図６の注入同期型分周器１００（又は図１２の注入同期型分周器２００、図１４の注入同期型分周器３００のいずれか）と、基準信号発振器４１０と、電圧制御発振器４２０と、位相周波数比較器４３０と、チャージポンプ４４０と、ループフィルタ４５０と、を含む。
【０１４６】
次に、ＰＬＬ回路５００の動作について説明する。
【０１４７】
電圧制御発振器４２０は、高周波信号を出力する。高周波信号は、注入同期型分周器１００（２００，３００）により低周波まで分周される。
【０１４８】
位相周波数比較器４３０は、注入同期型分周器１００（２００，３００）の分周信号と基準信号発振器４１０の出力信号とを比較し、位相と周波数の誤差をチャージポンプ４４０に出力する。
【０１４９】
チャージポンプ４４０は、位相周波数比較器４３０において検波された位相と周波数の誤差を電流に変換し、ループフィルタ４５０は、電圧制御発振器４２０の制御電圧を生成する。
【０１５０】
上記制御電圧は、位相周波数比較器４３０において検波される誤差が小さくなるように電圧制御発振器４２０を制御するため、周波数負帰還動作を行うＰＬＬ回路として動作する。
【０１５１】
このように、本実施の形態のＰＬＬ回路５００は、ＰＬＬ回路の注入同期型分周器に、
実施の形態１乃至３の注入同期型分周器１００（２００，３００）を用いて構成している。注入同期型分周器１００（２００，３００）の動作周波数帯域が広帯域であるため、動作周波数が広帯域なＰＬＬ回路を実現することができる。
【０１５２】
また、注入同期型分周器１００（２００，３００）は奇数分周であり、２分周器と比較して分周数が大きいため、ＰＬＬ回路としての分周器数を減らすことができ、小型で低消費電力なＰＬＬ回路を実現することができる。
【０１５３】
また、各種のＰＬＬ回路にも汎用に使用できるという優れた効果がある。
【０１５４】
なお、注入同期型分周器１００（２００，３００）と位相周波数比較器４３０の間に、固定分周器、又は、プログラマブルカウンタを含む分周器を接続して、低周波まで分周しても同様の効果がある。
【０１５５】
以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。例えば、上記各実施の形態では、ＭＯＳトランジスタを使用した例について説明したが、どのようなＭＯＳトランジスタでもよい。例えば、ＭＩＳ（Metal Insulated Semiconductor）トランジスタであってもよい。また、このＭＩＳトランジスタは、ＳＯＩ（Silicon On Insulator）構造のシリコン基板上に形成されたＭＩＳトランジスタでもよい。さらに、バイポーラトランジスタ、Ｂｉ−ＣＭＯＳ、又はこれらの組み合わせであってもよい。但し、ＭＯＳトランジスタが消費電力の点で有利であることは言うまでもない。
【０１５６】
また、上記各実施の形態では注入同期型分周器という名称を用いたが、これは説明の便宜上であり、周波数分周器、ＰＬＬ装置等であってもよいことは勿論である。
【０１５７】
さらに、上記注入同期型分周器を構成する各回路部、例えばリング発振器のインバータゲートの段数、論理素子の種類などは前述した実施の形態に限られない。当然のことながら、本注入同期型分周器に、各種補償用のトランジスタを付加してもよいことは言うまでもない。
【０１５８】
２０１０年１月２２日出願の特願２０１０−０１２１３１の日本出願に含まれる明細書、図面及び要約書の開示内容は、すべて本願に援用される。
【産業上の利用可能性】
【０１５９】
本発明に係る注入同期型奇数分周器及びＰＬＬ回路は、携帯通信端末に使用される注入同期型奇数分周器及びＰＬＬ回路等に利用可能であり、特に１０ＧＨｚ以上の周波数信号を分周することが可能で広帯域な注入同期型奇数分周器及びＰＬＬ回路等に有用である。また、注入同期型奇数分周器として電子回路全般に適用することが可能である。
【符号の説明】
【０１６０】
１００，２００，３００  注入同期型分周器
１１１，１２１，１３１，１５０，２１２，２２２，２３２，２５１，２５２，２５３，３５０  ＮチャネルＭＯＳ型トランジスタ
１１２，１２２，１３２，２１２，２２２，２３２  ＰチャネルＭＯＳ型トランジスタ
１４０，２４０  リング発振器
１４１  第１増幅回路
１４２  第２増幅回路
１４３  第３増幅回路
１６０  差動信号注入回路
２５０  電流源
４００  固定分周回路
４１０  基準信号発振器
４２０  電圧制御発振器
４３０  位相周波数比較器
４４０  チャージポンプ
４５０  ループフィルタ
５００  ＰＬＬ回路
【図１】
0005480896.tif 000002
【図２】
0005480896.tif 000003
【図３】
0005480896.tif 000004
【図４】
0005480896.tif 000005
【図５】
0005480896.tif 000006
【図６】
0005480896.tif 000007
【図７】
0005480896.tif 000008
【図８】
0005480896.tif 000009
【図９】
0005480896.tif 000010
【図１０】
0005480896.tif 000011
【図１１】
0005480896.tif 000012
【図１２】
0005480896.tif 000013
【図１３】
0005480896.tif 000014
【図１４】
0005480896.tif 000015
【図１５】
0005480896.tif 000016
【図１６】
0005480896.tif 000017