(57)【特許請求の範囲】
【請求項１】
静電気放電から、被保護回路を保護する静電気保護回路であって、
前記被保護回路への前記静電気放電の印加を抑制する抑制回路と、
電圧レベルが周期的に変化する周期性ノイズが印加された際に、前記抑制回路の駆動をオフする制御回路と、を有することを特徴とする静電気保護回路。
【請求項２】
前記被保護回路には、複数の信号線が接続されており、
前記抑制回路は、前記信号線に印加された静電気放電を、所定電圧に変換する第１電圧変換部と、該第１電圧変換部によって変換された電圧若しくは前記静電気放電が入力されると、前記信号線に印加された静電気放電を放電する放電部と、を有し、
前記制御回路は、前記信号線に印加された周期性ノイズを、所定電圧に変換する第２電圧変換部と、該第２電圧変換部によって変換された電圧が入力されると、前記放電部を構成する素子間の電気的な接続を遮断する遮断部と、を有することを特徴とする請求項１に記載の静電気保護回路。
【請求項３】
前記信号線として、第１信号線と、該第１信号線の電位よりも低い電位となる第２信号線と、があり、
前記第１信号線と前記第２信号線との間に複数の並列配線が電気的に接続されており、
前記第２電圧変換部は、第１並列配線に直列接続された第１ダイオードと第１コンデンサ、及び、第２並列配線に直列接続された第２ダイオードと第２コンデンサを有し、
前記遮断部は、第３並列配線に直列接続された、ゲートを有するＰチャネル型の第１トランジスタと第１抵抗、第４並列配線に直列接続された、ゲートを有するＮチャネル型の第２トランジスタと第２抵抗、前記放電部を構成する素子間に配置された、ゲートを有し、互いにチャネル型が異なる２つの第３トランジスタ、２つの第３トランジスタの内、Ｐチャネル型である第３トランジスタのゲートと、前記第１トランジスタと前記第１抵抗との間に位置する第１中点とを連結する第１連結配線に設けられた第３抵抗、及び、Ｎチャネル型である第３トランジスタのゲートと、前記第２トランジスタと前記第２抵抗との間に位置する第２中点とを連結する第２連結配線に設けられた第４抵抗を有し、
前記第１ダイオードのカソード電極が前記第１信号線に接続され、前記第１ダイオードのアノード電極が前記第１コンデンサの一端と接続され、
前記第２ダイオードのカソード電極が前記第２コンデンサの一端と接続され、前記第２ダイオードのアノード電極が前記第２信号線に接続され、
前記第１抵抗の一端が前記第２信号線に接続され、前記第１トランジスタのゲートが、前記第１コンデンサと前記第１ダイオードとの間に位置する第３中点と第３連結配線を介して電気的に接続され、
前記第２抵抗の一端が前記第１信号線に接続され、前記第２トランジスタのゲートが、前記第２コンデンサと前記第２ダイオードとの間に位置する第４中点と第４連結配線を介して電気的に接続されていることを特徴とする請求項２に記載の静電気保護回路。
【請求項４】
前記放電部は、第５並列配線に直列接続されたｎｐｎバイポーラトランジスタと第５抵抗、及び、第６並列配線に直列接続されたｐｎｐバイポーラトランジスタと第６抵抗を有し、
前記ｎｐｎバイポーラトランジスタのエミッタが第２信号線に接続され、前記ｐｎｐバイポーラトランジスタのエミッタが第１信号線に接続され、
前記ｐｎｐバイポーラトランジスタのベースが、前記ｎｐｎバイポーラトランジスタのコレクタと前記第５抵抗の一端との間に位置する第５中点と第５連結配線を介して電気的に接続され、
前記ｎｐｎバイポーラトランジスタのベースが、前記ｐｎｐバイポーラトランジスタのコレクタと前記第６抵抗の一端との間に位置する第６中点と第６連結配線を介して電気的に接続され、
Ｐチャネル型の前記第３トランジスタは、前記ｎｐｎバイポーラトランジスタのコレクタと前記第５中点との間に設けられ、
Ｎチャネル型の前記第３トランジスタは、前記ｐｎｐバイポーラトランジスタのコレクタと前記第６中点との間に設けられていることを特徴とする請求項３に記載の静電気保護回路。
【請求項５】
前記第２電圧変換部は、一端が前記第２信号線に接続されるように、前記第１並列配線に設けられた第７抵抗と、一端が前記第１信号線に接続されるように、前記第２並列配線に設けられた第８抵抗と、を有し、
前記第１抵抗、前記第２抵抗、前記第７抵抗、及び、前記第８抵抗それぞれの抵抗値は、前記第５抵抗と前記第６抵抗それぞれの抵抗値の和よりも大きいことを特徴とする請求項４に記載の静電気保護回路。
【請求項６】
前記第１電圧変換部は、少なくとも１つのツェナーダイオードを有し、
該ツェナーダイオードは、前記第１信号線と前記第２信号線間の電圧が逆バイアスで印加されるように、前記第６中点と前記第１信号線とを接続する第７連結配線に設けられていることを特徴とする請求項４又は請求項５に記載の静電気保護回路。
【請求項７】
前記第３連結配線と前記第４連結配線それぞれに、ローパスフィルタ回路が設けられていることを特徴とする請求項３〜６いずれか１項に記載の静電気保護回路。
【請求項８】
前記信号線として、第１信号線と、該第１信号線の電位よりも低い電位となる第２信号線と、があり、
前記第１信号線と前記第２信号線との間に複数の並列配線が電気的に接続されており、
前記第２電圧変換部は、第１並列配線に直列接続された第１ダイオードと第１コンデンサを有し、
前記遮断部は、第２並列配線に直列接続された、ゲートを有する第１トランジスタと第１抵抗、前記放電部を構成する素子間に配置された、ゲートを有する２つの第２トランジスタ、２つの前記第２トランジスタのゲートと、前記第１トランジスタと前記第１抵抗との間に位置する第１中点とを連結する第１連結配線に設けられた第２抵抗を有し、
前記第１抵抗の一端が前記第２信号線に接続され、前記第１トランジスタのゲートが、前記第１コンデンサと前記第１ダイオードとの間に位置する第２中点と第２連結配線を介して電気的に接続されていることを特徴とする請求項２に記載の静電気保護回路。
【請求項９】
前記第１ダイオードのカソード電極が前記第１信号線に接続され、前記第１ダイオードのアノード電極が前記第１コンデンサの一端と接続されており、
前記第１トランジスタ及び前記第２トランジスタそれぞれは、Ｐチャネル型であることを特徴とする請求項８に記載の静電気保護回路。
【請求項１０】
前記第１ダイオードのカソード電極が前記第１コンデンサの一端と接続され、前記第１ダイオードのアノード電極が前記第１信号線に接続されており、
前記第１トランジスタ及び前記第２トランジスタそれぞれは、Ｎチャネル型であることを特徴とする請求項８に記載の静電気保護回路。
【請求項１１】
前記放電部は、第３並列配線に直列接続されたｎｐｎバイポーラトランジスタと第３抵抗、及び、第４並列配線に直列接続されたｐｎｐバイポーラトランジスタと第４抵抗を有し、
前記ｎｐｎバイポーラトランジスタのエミッタが第２信号線に接続され、前記ｐｎｐバイポーラトランジスタのエミッタが第１信号線に接続され、
前記ｐｎｐバイポーラトランジスタのベースが、前記ｎｐｎバイポーラトランジスタのコレクタと前記第３抵抗の一端との間に位置する第３中点と第３連結配線を介して電気的に接続され、
前記ｎｐｎバイポーラトランジスタのベースが、前記ｐｎｐバイポーラトランジスタのコレクタと前記第４抵抗の一端との間に位置する第４中点と第４連結配線を介して電気的に接続され、
一方の前記第２トランジスタは、前記ｎｐｎバイポーラトランジスタのコレクタと前記第３中点との間に設けられ、
他方の前記第２トランジスタは、前記ｐｎｐバイポーラトランジスタのコレクタと前記第４中点との間に設けられていることを特徴とする請求項８又は請求項９に記載の静電気保護回路。
【請求項１２】
前記第２電圧変換部は、一端が前記第２信号線に接続されるように、前記第１並列配線に設けられた第５抵抗を有し、
前記第１抵抗、及び、前記第５抵抗それぞれの抵抗値は、前記第３抵抗と前記第４抵抗それぞれの抵抗値の和よりも大きいことを特徴とする請求項１１に記載の静電気保護回路。
【請求項１３】
前記第１電圧変換部は、少なくとも１つのツェナーダイオードを有し、
該ツェナーダイオードは、前記第１信号線の電圧が逆バイアスで印加されるように、前記第４中点と前記第１信号線とを接続する第５連結配線に設けられていることを特徴とする請求項１１又は請求項１２に記載の静電気保護回路。
【請求項１４】
前記第２連結配線に、ローパスフィルタ回路が設けられていることを特徴とする請求項８〜１３いずれか１項に記載の静電気保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気放電から被保護回路を保護する静電気保護回路に関するものである。
【背景技術】
【０００２】
従来、例えば特許文献１に示されるように、分圧器回路とシリコン制御整流器を有する静電気放電保護回路が提案されている。分圧器回路は、集積回路のパッドと電源端子との間で直列接続されたコンデンサと抵抗を有し、シリコン制御整流器は、パッドと電源端子との間でサイリスタを構成するように互いに接続されたＰＮＰバイポーラトランジスタとＮＰＮバイポーラトランジスタを有する。特許文献１の図１に示されるように、コンデンサの一端がパッドに接続され、抵抗の一端が電源端子に接続されており、ＰＮＰバイポーラトランジスタのエミッタ端子がパッドに接続され、ＮＰＮバイポーラトランジスタのエミッタ端子が電源端子に接続されている。そして、ＰＮＰバイポーラトランジスタのベース端子とＮＰＮバイポーラトランジスタのコレクタ端子とが接続され、ＰＮＰバイポーラトランジスタのコレクタ端子とＮＰＮバイポーラトランジスタのベース端子とが接続されている。
【０００３】
上記した静電気放電保護回路は、ＰＮＰバイポーラトランジスタのベース端子とＮＰＮバイポーラトランジスタのコレクタ端子とにドレインが接続され、ＰＮＰバイポーラトランジスタのコレクタ端子とＮＰＮバイポーラトランジスタのベース端子とにソースが接続され、抵抗とコンデンサとの間の中点にゲートが接続されたトランジスタを有する。パッドに静電気放電が印加されると、抵抗とコンデンサの中点電位が上昇し、トランジスタがオンする。すると、ＰＮＰバイポーラトランジスタのベース電流がトランジスタを介してＮＰＮバイポーラトランジスタに流れ込み、シリコン制御整流器がオンする。この結果、パッドと電源端子とが短絡し、パッドと電気的に接続された他の回路（被保護回路）に静電気放電が印加されることが抑制される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１３４９８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１に示される静電気放電保護回路に、電圧レベルが周期的に変動する周期性ノイズが印加された場合、バイポーラトランジスタのベース−エミッタ間電圧が変動してベース電流が流れる。すると、トランジスタのオンオフに依らずにバイポーラトランジスタがオンして、シリコン制御整流器がオンする虞がある。この結果、静電気放電がパッドに印加されていないにも関わらず、パッドと電源端子とが短絡した状態となり、パッドと電気的に接続された被保護回路が誤動作する、という不具合が生じる虞がある。
【０００６】
そこで、本発明は上記問題点に鑑み、被保護回路を静電気放電から保護しつつ、周期性ノイズの印加によって被保護回路が誤動作することを抑制する静電気保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記した目的を達成するために、請求項１に記載の発明は、静電気放電から、被保護回路を保護する静電気保護回路であって、被保護回路への静電気放電の印加を抑制する抑制回路と、電圧レベルが周期的に変化する周期性ノイズが印加された際に、抑制回路の駆動をオフする制御回路と、を有することを特徴とする。
【０００８】
このように本発明によれば、周期性ノイズが印加されると、被保護回路への静電気放電の印加を抑制する抑制回路の駆動が、制御回路によってオフされる。このため、被保護回路を静電気放電から保護しつつ、周期性ノイズの印加によって被保護回路が誤動作することを抑制することができる。
【０００９】
請求項１に記載の構成の具体例としては、請求項２に記載のように、被保護回路には、複数の信号線が接続されており、抑制回路は、信号線に印加された静電気放電を、所定電圧に変換する第１電圧変換部と、該第１電圧変換部によって変換された電圧若しくは静電気放電が入力されると、信号線に印加された静電気放電を放電する放電部と、を有し、制御回路は、信号線に印加された周期性ノイズを、所定電圧に変換する第２電圧変換部と、該第２電圧変換部によって変換された電圧が入力されると、放電部を構成する素子間の電気的な接続を遮断する遮断部と、を有する構成を採用することができる。
【００１０】
これによれば、静電気放電が印加された際に、静電気放電が放電され、周期性ノイズが印加された際に、放電部の駆動がオフされる。
【００１１】
請求項３に記載のように、信号線として、第１信号線と、該第１信号線の電位よりも低い電位となる第２信号線と、があり、第１信号線と第２信号線との間に複数の並列配線が電気的に接続されており、第２電圧変換部は、第１並列配線に直列接続された第１ダイオードと第１コンデンサ、及び、第２並列配線に直列接続された第２ダイオードと第２コンデンサを有し、遮断部は、第３並列配線に直列接続された、ゲートを有するＰチャネル型の第１トランジスタと第１抵抗、第４並列配線に直列接続された、ゲートを有するＮチャネル型の第２トランジスタと第２抵抗、放電部を構成する素子間に配置された、ゲートを有し、互いにチャネル型が異なる２つの第３トランジスタ、２つの第３トランジスタの内、Ｐチャネル型である第３トランジスタのゲートと、第１トランジスタと第１抵抗との間に位置する第１中点とを連結する第１連結配線に設けられた第３抵抗、及び、Ｎチャネル型である第３トランジスタのゲートと、第２トランジスタと第２抵抗との間に位置する第２中点とを連結する第２連結配線に設けられた第４抵抗を有し、第１ダイオードのカソード電極が第１信号線に接続され、第１ダイオードのアノード電極が第１コンデンサの一端と接続され、第２ダイオードのカソード電極が第２コンデンサの一端と接続され、第２ダイオードのアノード電極が第２信号線に接続され、第１抵抗の一端が第２信号線に接続され、第１トランジスタのゲートが、第１コンデンサと第１ダイオードとの間に位置する第３中点と第３連結配線を介して電気的に接続され、第２抵抗の一端が第１信号線に接続され、第２トランジスタのゲートが、第２コンデンサと第２ダイオードとの間に位置する第４中点と第４連結配線を介して電気的に接続された構成が好ましい。
【００１２】
詳しい理由については、実施形態で説明するが、上記構成によれば、第１信号線及び第２信号線のいずれかに周期性ノイズが印加された場合、第３中点の電位が低減し、第４中点の電位が増大する。すると、第１トランジスタと第２トランジスタとがオン状態となり、第１信号線と第２信号線とが第３並列配線及び第４並列配線を介して電気的に接続され、Ｐチャネル型である第３トランジスタのゲートに印加される電圧が低くなり、Ｎチャネル型である第３トランジスタのゲートに印加される電圧が高くなる。この結果、２つの第３トランジスタがオフ状態となり、放電部の駆動がオフとなる。
【００１３】
請求項４に記載のように、放電部は、第５並列配線に直列接続されたｎｐｎバイポーラトランジスタと第５抵抗、及び、第６並列配線に直列接続されたｐｎｐバイポーラトランジスタと第６抵抗を有し、ｎｐｎバイポーラトランジスタのエミッタが第２信号線に接続され、ｐｎｐバイポーラトランジスタのエミッタが第１信号線に接続され、ｐｎｐバイポーラトランジスタのベースが、ｎｐｎバイポーラトランジスタのコレクタと第５抵抗の一端との間に位置する第５中点と第５連結配線を介して電気的に接続され、ｎｐｎバイポーラトランジスタのベースが、ｐｎｐバイポーラトランジスタのコレクタと第６抵抗の一端との間に位置する第６中点と第６連結配線を介して電気的に接続され、Ｐチャネル型の第３トランジスタは、ｎｐｎバイポーラトランジスタのコレクタと第５中点との間に設けられ、Ｎチャネル型の第３トランジスタは、ｐｎｐバイポーラトランジスタのコレクタと第６中点との間に設けられた構成が良い。
【００１４】
請求項３の作用効果で説明したように、第１信号線及び第２信号線のいずれかに周期性ノイズが印加された場合、第３トランジスタがオフ状態となる。したがって、ｎｐｎバイポーラトランジスタ及びｐｎｐバイポーラトランジスタそれぞれのベース−エミッタ間に電圧が印加されず、ベース電流が流れない。そのため、ｎｐｎバイポーラトランジスタ及びｐｎｐバイポーラトランジスタそれぞれがオンされず、放電部の駆動がオフとなる。
【００１５】
請求項５に記載のように、第２電圧変換部は、一端が第２信号線に接続されるように、第１並列配線に設けられた第７抵抗と、一端が第１信号線に接続されるように、第２並列配線に設けられた第８抵抗と、を有し、第１抵抗、第２抵抗、第７抵抗、及び、第８抵抗それぞれの抵抗値は、第５抵抗と第６抵抗それぞれの抵抗値の和よりも大きい構成が好ましい。
【００１６】
これによれば、第２信号線に静電気放電が印加された場合に、静電気放電が、制御回路よりも抑制回路に優先的に流れようとするため、静電気放電によって第１トランジスタ及び第２トランジスタがオン状態となり、第３トランジスタがオフとなった結果、放電部の駆動がオフとなることが抑制される。
【００１７】
請求項６に記載のように、第１電圧変換部は、少なくとも１つのツェナーダイオードを有し、該ツェナーダイオードは、第１信号線と第２信号線間の電圧が逆バイアスで印加されるように、第６中点と第１信号線とを接続する第７連結配線に設けられた構成が良い。
【００１８】
これによれば、第１信号線に静電気放電が印加された場合に、ツェナーダイオードによって、静電気放電が所定電圧に変換され、その変換された電圧がｎｐｎバイポーラトランジスタのベースに印加される。また、第１信号線に静電気放電が印加されると、ツェナーダイオードがブレークダウンし、ツェナーダイオードのインピーダンスが極端に低減するので、静電気放電が、制御回路よりも抑制回路に優先的に流れようとする。そのため、静電気放電によって第１トランジスタ及び第２トランジスタがオン状態となり、第３トランジスタがオフとなった結果、放電部の駆動がオフとなることが抑制される。
【００１９】
請求項７に記載のように、第３連結配線と第４連結配線それぞれに、ローパスフィルタ回路が設けられた構成が良い。
【００２０】
第１信号線及び第２信号線のいずれかに周期性ノイズが印加された場合、第３中点及び第４中点それぞれの電位も振動することとなる。これに対して、請求項７に記載のように、第３連結配線と第４連結配線それぞれにローパスフィルタ回路を設けることで、第３中点及び第４中点それぞれの電位を平滑化し、平滑化した電位を、第３トランジスタのゲートに印加することができる。これにより、第３トランジスタの駆動状態が安定化される。
【００２１】
請求項８〜１４に記載の発明の作用効果は、請求項３〜７のいずれかに記載の発明の作用効果と同等なので、その記載を省略する。
【図面の簡単な説明】
【００２２】
【図１】第１実施形態に係る静電気保護回路の概略構成を示す回路図である。
【図２】第１実施形態に係る静電気保護回路の詳細を示す回路図である。
【図３】信号線に周期性ノイズが印加された場合の電位変化を表す概念図であり、（ａ）は第１信号線に周期性ノイズが印加された場合、（ｂ）は第２信号線に周期性ノイズが印加された場合を示す。
【図４】第２実施形態に係る静電気保護回路の詳細を示す回路図である。
【図５】静電気保護回路の変形例を示す回路図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、第１実施形態に係る静電気保護回路の概略構成を示す回路図である。図２は、第１実施形態に係る静電気保護回路の詳細を示す回路図である。図３は、信号線に周期性ノイズが印加された場合の電位変化を表す概念図であり、（ａ）は第１信号線に周期性ノイズが印加された場合、（ｂ）は第２信号線に周期性ノイズが印加された場合を示す。なお、図１では、連結配線２１１〜２１７を簡略化し、ローパスフィルタ回路９０，９１を略している。図２では、抑制回路１０、制御回路５０、及び、ローパスフィルタ回路９０，９１それぞれの構成要素を明瞭に区別するために、抑制回路１０の構成要素を破線、制御回路５０の構成要素を一点差線、ローパスフィルタ回路９０，９１を二点差線で囲んでいる。
【００２４】
静電気保護回路１００は、静電気放電（以下、静電ノイズと示す）から被保護回路２００を保護するものである。図１に示すように、静電気保護回路１００は、要部として、抑制回路１０と、制御回路５０とを有する。被保護回路２００には、２つの信号線２０１，２０２が接続されており、第１信号線２０１は、第２信号線２０２よりも高電位となっている。第１信号線２０１は電源電位、第２信号線２０２はグランド電位であり、第１信号線２０１と第２信号線２０２は、６本の並列配線２０３〜２０８を介して電気的に接続されている。静電気保護回路１００は、信号線２０１，２０２間に設けられており、第１信号線２０１のパッド２０９若しくは第２信号線２０２のパッド２１０に静電ノイズが印加されると、抑制回路１０によって、静電ノイズが放電される。また、パッド２０９若しくはパッド２１０に電圧レベルが周期的に変化する周期性ノイズが印加されると、制御回路５０によって、抑制回路１０の駆動が強制的にオフされる。
【００２５】
先ず、抑制回路１０、及び、制御回路５０の構成要素を概略的に説明する。抑制回路１０は、被保護回路２００への静電ノイズの印加を抑制するものである。図１に示すように、抑制回路１０は、信号線２０１，２０２に印加された静電ノイズを、所定電圧に変換する第１電圧変換部２０と、該第１電圧変換部２０によって変換された電圧若しくは静電ノイズが入力されると、信号線２０１，２０２に印加された静電ノイズを放電する放電部３０と、を有する。図２に示すように、第１電圧変換部２０は、複数のツェナーダイオード２１を有し、放電部３０は、ｎｐｎバイポーラトランジスタ３１、ｐｎｐバイポーラトランジスタ３２、及び、抵抗３３，３４を有する。
【００２６】
制御回路５０は、信号線２０１，２０２に周期性ノイズが印加された際に、抑制回路１０の駆動をオフするものである。図１に示すように、制御回路５０は、信号線２０１，２０２に印加された周期性ノイズを、所定電圧に変換する第２電圧変換部６０と、該第２電圧変換部６０によって変換された電圧が入力されると、放電部３０を構成する素子間（ｎｐｎバイポーラトランジスタ３１と抵抗３３との間、及び、ｐｎｐバイポーラトランジスタ３２と抵抗３４との間）の電気的な接続を遮断する遮断部７０と、を有する。図２に示すように、第２電圧変換部６０は、ダイオード６１，６２、コンデンサ６３，６４、及び、抵抗６５，６６を有し、遮断部７０は、トランジスタ７１〜７４、抵抗７５〜７８を有する。トランジスタ７１，７３はＰチャネル型ＭＯＳＦＥＴであり、トランジスタ７２，７４はＮチャネル型ＭＯＳＦＥＴである。なお、抵抗６５，６６，７５，７６それぞれの抵抗値は、抵抗３３の抵抗値と抵抗３４の抵抗値との和よりも大きくなっている。
【００２７】
次に、静電気保護回路１００の回路構成を説明する。図２に示すように、パッド２０９，２１０から被保護回路２００に向かう方向に、第２電圧変換部６０、遮断部７０、放電部３０、第１電圧変換部２０が順次並んでいる。第２電圧変換部６０は、並列配線２０３，２０４に設けられており、遮断部７０は、並列配線２０５〜２０８、及び、後述する連結配線２１３，２１４に設けられている。そして、放電部３０は、並列配線２０７，２０８に設けられており、第１電圧変換部２０は、第７連結配線２１７に設けられている。
【００２８】
第１ダイオード６１、第１コンデンサ６３、及び、抵抗６５が第１並列配線２０３に直列接続され、第２ダイオード６２、第２コンデンサ６４、及び、抵抗６６が第２並列配線２０４に直列接続されている。第１ダイオード６１のカソード電極は第１信号線２０１に接続され、第１ダイオード６１のアノード電極は第１コンデンサ６３の一端と接続されている。そして、第２ダイオード６２のカソード電極が第２コンデンサ６４の一端と接続され、第２ダイオード６２のアノード電極が第２信号線２０２に接続されている。
【００２９】
第１トランジスタ７１及び抵抗７５が第３並列配線２０５に直列接続され、第２トランジスタ７２及び抵抗７６が第４並列配線２０６に直列接続されている。抵抗７５の一端が第２信号線２０２に接続され、抵抗７６の一端が第１信号線２０１に接続されている。そして、第１トランジスタ７１のゲートが、第１ダイオード６１と第１コンデンサ６３の間に位置する第１中点Ｐ１と、第１連結配線２１１を介して電気的に接続され、第２トランジスタ７２のゲートが、第２ダイオード６２と第２コンデンサ６４との間に位置する第２中点Ｐ２と、第２連結配線２１２を介して電気的に接続されている。
【００３０】
本実施形態では、第２電圧変換部６０と遮断部７０との間に、ローパスフィルタ回路９０，９１が設けられている。第１ローパスフィルタ回路９０は、第１連結配線２１１に設けられた抵抗９２と、第１連結配線２１１と第２信号線２０２とを結ぶ配線に設けられたコンデンサ９３と、を有する。第２ローパスフィルタ回路９１は、第２連結配線２１２に設けられた抵抗９４と、第２連結配線２１２と第２信号線２０２とを結ぶ配線に設けられたコンデンサ９５と、を有する。ローパスフィルタ回路９０，９１によって、中点Ｐ１、Ｐ２の電位ＶＰ１，ＶＰ２が平滑され、その平滑された中点電位ＶＰ１，ＶＰ２が、トランジスタ７１，７２のゲートに印加される。
【００３１】
第３トランジスタ７３は、第５並列配線２０７に設けられ、第４トランジスタ７４は、第６並列配線に設けられている。そして、第３トランジスタ７３のゲートは、第１トランジスタ７１と抵抗７５の間に位置する第３中点Ｐ３と、第３連結配線２１３を介して電気的に接続され、第４トランジスタ７４のゲートは、第２トランジスタ７２と抵抗７６の間に位置する第４中点Ｐ４と、第４連結配線２１４を介して電気的に接続されている。
【００３２】
ｎｐｎバイポーラトランジスタ３１及び抵抗３３が第５並列配線２０７に直列接続され、ｐｎｐバイポーラトランジスタ３２及び抵抗３４が第６並列配線２０８に直列接続されている。ｎｐｎバイポーラトランジスタ３１のエミッタが第２信号線２０２に接続され、ｐｎｐバイポーラトランジスタ３２のエミッタが第１信号線２０１に接続されている。そして、ｐｎｐバイポーラトランジスタ３２のベースが、ｎｐｎバイポーラトランジスタ３１と抵抗３３の間に位置する第５中点Ｐ５と、第５連結配線２１５を介して電気的に接続され、ｎｐｎバイポーラトランジスタ３１のベースが、ｐｎｐバイポーラトランジスタ３２と抵抗３４の間に位置する第６中点Ｐ６と、第６連結配線２１６を介して電気的に接続されている。
【００３３】
また、第５並列配線２０７におけるｎｐｎバイポーラトランジスタ３１と第５中点Ｐ５との間に、第３トランジスタ７３が設けられ、第６並列配線２０８におけるｐｎｐバイポーラトランジスタ３２と第６中点Ｐ６との間に、第４トランジスタ７４が設けられている。これにより、ｎｐｎバイポーラトランジスタ３１と第５中点Ｐ５（抵抗３３）との電気的な接続が、第３トランジスタ７３によって制御され、ｐｎｐバイポーラトランジスタ３２と第６中点Ｐ６（抵抗３４）との電気的な接続が、第４トランジスタ７４によって制御される。
【００３４】
複数のツェナーダイオード２１は、第１信号線２０１と第２信号線２０２間の電圧が逆バイアスで印加されるように、第６中点Ｐ６と第１信号線２０１とを接続する第７連結配線２１７に設けられている。
【００３５】
以上の構成により、パッド２０９，２１０（信号線２０１，２０２）それぞれにノイズが印加されていない通常状態では、第１中点Ｐ１の中点電位ＶＰ１が電源電位Ｖ程度となり、第２中点Ｐ２の中点電位ＶＰ２がグランド電位となる。したがって、通常状態では、第１トランジスタ７１が常時オフ状態となり、第３トランジスタ７３のゲートには、抵抗７５，７７を介してグランド電位が印加されるので、第３トランジスタ７３が常時オン状態となる。また、第２トランジスタ７２が常時オフ状態となり、第４トランジスタ７４のゲートには、抵抗７６，７８を介して電源電位Ｖが印加されるので、第４トランジスタ７４が常時オン状態となる。
【００３６】
次に、静電ノイズがパッド２０９，２１０（信号線２０１，２０２）のいずれかに印加された場合の静電気保護回路１００の動作を説明する。静電ノイズがパッド２０９（第１信号線２０１）に印加されると、ツェナーダイオード２１がブレークダウンし、ツェナーダイオード２１によって、静電ノイズが所定電圧に変換される。すると、その変換された電圧（第６中点Ｐ６の中点電位ＶＰ６）がｎｐｎバイポーラトランジスタ３１のベースに印加され、ｎｐｎバイポーラトランジスタ３１のベース−エミッタ間電圧が変動する。すると、ｎｐｎバイポーラトランジスタ３１がオン状態となり、ｐｎｐバイポーラトランジスタ３２にベース電流が流れ、放電部３０がオンする。この結果、第１信号線２０１と第２信号線２０２とが並列配線２０７，２０８を介して電気的に接続され、静電ノイズが被保護回路２００に流れ込むことが抑制される。なお、ツェナーダイオード２１がブレークダウンすると、ツェナーダイオード２１のインピーダンスが極端に低減するので、静電ノイズは、制御回路５０よりも抑制回路１０に優先的に流れようとする。そのため、静電ノイズによってトランジスタ７１，７２がオン状態となり、トランジスタ７３，７４がオフとなった結果、放電部３０の駆動がオフとなることが抑制される。
【００３７】
静電ノイズがパッド２１０（第２信号線２０２）に印加されると、中点電位ＶＰ６が変動して、ｎｐｎバイポーラトランジスタ３１のベース−エミッタ間電圧が変動する。すると、ｎｐｎバイポーラトランジスタ３１がオン状態となり、ｐｎｐバイポーラトランジスタ３２にベース電流が流れ、放電部３０がオンする。この結果、第１信号線２０１と第２信号線２０２とが並列配線２０７，２０８を介して電気的に接続され、静電ノイズが被保護回路２００に流れ込むことが抑制される。なお、抵抗６５，６６，７５，７６それぞれの抵抗値は、抵抗３３，３４それぞれの抵抗値の和よりも大きくなっているので、静電ノイズは、制御回路５０よりも抑制回路１０に優先的に流れようとする。そのため、静電ノイズによってトランジスタ７１，７２がオン状態となり、トランジスタ７３，７４がオフとなった結果、放電部３０の駆動がオフとなることが抑制される。
【００３８】
次に、周期性ノイズがパッド２０９，２１０（信号線２０１，２０２）のいずれかに印加された場合の静電気保護回路１００の動作を説明する前に、ダイオードの順バイアスと逆バイアスとを簡単に説明しておく。
【００３９】
ダイオードに順バイアスが印加されているのか、それとも逆バイアスが印加されているのかは、ダイオードのカソード電極側の電位Ｖｃと、アノード電極側の電位Ｖａとの差によって定まる。ダイオードの閾値電圧Ｖｆを０Ｖとすると、Ｖａ−Ｖｃ＞０ならば、ダイオードに順バイアスが印加されていることとなり、Ｖａ−Ｖｃ＜０ならば、ダイオードに逆バイアスが印加されていることとなる。したがって、例えば、電位Ｖａが、電位Ｖｃを基準として正負反転する場合、電位Ｖａが正に変化するとダイオードに順バイアスが印加され、電位Ｖａが負に変化するとダイオードに逆バイアスが印加されることとなる。
【００４０】
以上を踏まえた上で、周期性ノイズがパッド２０９，２１０（信号線２０１，２０２）に印加された場合の静電気保護回路１００の動作を説明する。周期性ノイズがパッド２０９（第１信号線２０１）に印加されると、図３（ａ）に示すように、第１信号線２０１の電位は、電源電位Ｖから、電源電位Ｖを基準として電位が正負反転するＶｎｏｉｓｅｓｉｎθとなる。そのため、第１ダイオード６１のカソード電極に印加される電位が、電源電位Ｖに対して正負反転することとなる。Ｖｎｏｉｓｅｓｉｎθが電源電位Ｖよりも増大する場合、第１ダイオード６１のアノード電極の電位（中点電位ＶＰ１）は電源電位Ｖ程度となっているので、第１ダイオード６１には逆バイアスが印加されることとなる。したがって、この場合、第１並列配線２０３に電流は流れない。しかしながら、Ｖｎｏｉｓｅｓｉｎθが電源電位Ｖよりも減少する場合、第１ダイオード６１には順バイアスが印加されるので、第２信号線２０２から第１信号線２０１に向う電流が第１並列配線２０３に流れることとなる。すると、第１コンデンサ６３に蓄積された電荷が放電され、中点電位ＶＰ１が電源電位Ｖよりも低減する。この結果、第１トランジスタ７１のゲートに印加される電圧が低下し、第１トランジスタ７１がオフ状態となる。
【００４１】
また、第２並列配線２０４に配置された抵抗６６と第２コンデンサ６４とにＶｎｏｉｓｅｓｉｎθに起因する電流が流れ込むと、第２中点の中点電位ＶＰ２が、グランド電位から増減する。Ｖｎｏｉｓｅｓｉｎθは、グランド電位よりも電位が高く、第２ダイオード６２のアノード電極側の電位（中点電位ＶＰ２）はグランド電位なので、第２ダイオード６２には常時逆バイアスが印加されることとなる。逆バイアスが印加されている場合、ダイオードに電流は流れ難いが、全く流れない、というわけではない。したがって、第２並列配線２０４にも電流が流れることとなり、中点電位ＶＰ２が増大する。すると、第２トランジスタ７２のゲートに印加される電圧が上昇し、第２トランジスタ７２がオフ状態となる。
【００４２】
周期性ノイズがパッド２１０（第２信号線２０２）に印加されると、図３（ｂ）に示すように、第２信号線２０２の電位は、グランド電位から、グランド電位を基準として電位が正負反転するＶｎｏｉｓｅ’ｓｉｎθとなる。そのため、第１並列配線２０３に配置された抵抗６５と第１コンデンサ６３とにＶｎｏｉｓｅ’ｓｉｎθに起因する電流が流れると、第１コンデンサ６３に蓄積された電荷が放電され、中点電位ＶＰ１が低減する。これにより、第１トランジスタ７１のゲートに印加される電圧が低下し、第１トランジスタ７１がオフ状態となる。
【００４３】
また、第２並列配線２０４に配置された第２ダイオード６２のアノード電極にＶｎｏｉｓｅ’ｓｉｎθに起因する電流が流れ込むと、中点電位ＶＰ２が、グランド電位から増減する。Ｖｎｏｉｓｅ’ｓｉｎθがグランド電位よりも増大する場合、第２ダイオード６２のカソード電極の電位はグランド電位なので、第２ダイオード６２には順バイアスが印加されることとなる。したがって、この場合、第２並列配線２０４に電流は流れることとなり、第２コンデンサ６４に電荷が蓄積され、中点電位ＶＰ２が上昇する。この結果、第２トランジスタ７２のゲートに印加される電圧が上昇し、第２トランジスタ７２がオフ状態となる。これに対して、Ｖｎｏｉｓｅ’ｓｉｎθがグランド電位よりも減少する場合、第２ダイオード６２には逆バイアスが印加されるので、第２ダイオード６２に電流は流れない。
【００４４】
以上、示したように、周期性ノイズがパッド２０９，２１０（信号線２０１，２０２）に印加されると、中点電位ＶＰ１，ＶＰ２それぞれの電位が、トランジスタ７１，７２の駆動状態を変化させる程度に振動する。この振動した中点電位ＶＰ１、ＶＰ２それぞれの時間平均値は、周期性ノイズが印加された際に、トランジスタ７１，７２をオフ状態とするように設計されている。上記したように、第１中点Ｐ１と第１トランジスタ７１のゲートとの間には第１ローパスフィルタ回路９０が設けられ、第２中点Ｐ２と第２トランジスタ７２のゲートとの間には第２ローパスフィルタ回路９１が設けられている。これにより、周期性ノイズによる中点電位ＶＰ１，ＶＰ２それぞれの振動が、ローパスフィルタ回路９０，９１によって平滑され、平滑された電位（時間的に平均した電位）が、トランジスタ７１，７２それぞれのゲートに印加される。この結果、トランジスタ７１，７２それぞれの駆動状態が安定化し、トランジスタ７１，７２が共にオン状態となる。
【００４５】
トランジスタ７１，７２が共にオン状態になると、第３トランジスタ７３のゲートに、第１トランジスタ７１と抵抗７７を介して電源電位Ｖが印加され、第３トランジスタ７３がオフ状態となる。また、第４トランジスタ７４のゲートに、第２トランジスタ７２と抵抗７８を介してグランド電位が印加され、第４トランジスタ７４がオフ状態となる。この結果、ｎｐｎバイポーラトランジスタ３１と抵抗３３との電気的な接続、及び、ｐｎｐバイポーラトランジスタ３２と抵抗３４との電気的な接続が共に遮断され、放電部３０の駆動が強制的にオフとされる。
【００４６】
次に、本実施形態に係る静電気保護回路１００の作用効果を説明する。上記したように、静電ノイズがパッド２０９，２１０（信号線２０１，２０２）に印加されると、被保護回路２００への静電ノイズが印加されることが抑制回路１０によって抑制される。また、周期性ノイズがパッド２０９，２１０（信号線２０１，２０２）に印加されると、抑制回路１０の駆動が、制御回路５０によって強制的にオフされる。これにより、被保護回路２００を静電気放電から保護しつつ、周期性ノイズの印加によって被保護回路２００が誤動作することを抑制することができる。
【００４７】
なお、本実施形態で示した連結配線と番号付けと特許請求の範囲に記載の番号付けの対応関係は、以下のようになっている。第１連結配線２１１は（特許請求の範囲に記載の）第３連結配線、第２連結配線２１２は第４連結配線、第３連結配線２１３は第１連結配線、第４連結配線２１４は第２連結配線に相当する。他の連結配線の番号は、特許請求の範囲に記載と同一なので、その記載を省略する。また、中点の番号付けと特許請求の範囲に記載の番号付けの対応関係は、以下のようになっている。第１中点Ｐ１は（特許請求の範囲に記載の）第３中点、第２中点Ｐ２は第４中点、第３中点Ｐ３は第１中点、第４中点Ｐ４は第２中点に相当する。他の中点の番号は、特許請求の範囲に記載と同一なので、その記載を省略する。更に、抵抗と特許請求の範囲に記載の抵抗との対応関係は、以下のようになっている。抵抗６５は（特許請求の範囲に記載の）第７抵抗、抵抗６６は第８抵抗、抵抗７５は第１抵抗、抵抗７６は第２抵抗、抵抗７７は第３抵抗、抵抗７８は第４抵抗、抵抗３３は第５抵抗、抵抗３４は第６抵抗に相当する。
【００４８】
（第２実施形態）
次に、本発明の第２実施形態を、図４に基づいて説明する。図４は、第２実施形態に係る静電気保護回路の詳細を示す回路図であり、第１実施形態に示した図１に対応している。
【００４９】
第２実施形態に係る静電気保護回路１００は、第１実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第１実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
【００５０】
第１実施形態では、第２電圧変換部６０が、ダイオード６１，６２、コンデンサ６３，６４、及び、抵抗６５，６６を有し、遮断部７０が、トランジスタ７１〜７４、抵抗７５〜７８を有し、静電気保護回路１００がローパスフィルタ回路９０，９１を有する例を示した。これに対して、本実施形態では、第１実施形態に係る静電気保護回路１００から、第２ダイオード６２、第２コンデンサ６４、抵抗６６、第２トランジスタ７２、抵抗７６，７８、第２ローパスフィルタ回路９１、並列配線２０４，２０６、連結配線２１２，２１４が除去された点を特徴とする。
【００５１】
ただ、本実施形態では、第１実施形態とは異なり、第４トランジスタ７４が、Ｐチャネル型ＭＯＳＦＥＴであり、第４トランジスタ７４のゲートは、第３トランジスタ７３と同様にして、抵抗７７を介して第３中点Ｐ３と電気的に接続されている。これにより、第４トランジスタ７４は、第３トランジスタ７３と同様の動作を行う構成となっている。第１実施形態で示したように、第３トランジスタ７３は、周期性ノイズがパッド２０９，２１０（信号線２０１，２０２）に印加されるとオフ状態となる。したがって、第４トランジスタ７４も第３トランジスタ７３と共にオフ状態となる。
【００５２】
これによれば、周期性ノイズがパッド２０９，２１０（信号線２０１，２０２）に印加されると、抑制回路１０の駆動が、制御回路５０によって強制的にオフされるので、被保護回路２００を静電気放電から保護しつつ、周期性ノイズの印加によって被保護回路２００が誤動作することを抑制することができる。
【００５３】
また、本実施形態に係る静電気保護回路１００は、第１実施形態で示した静電気保護回路１００より構成要素が少ないので、体格の増大とコストの増加が抑制される。
【００５４】
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００５５】
第２実施形態では、第１実施形態に係る静電気保護回路１００から、第２ダイオード６２、第２コンデンサ６４、抵抗６６、第２トランジスタ７２、抵抗７６，７８、第２ローパスフィルタ回路９１、並列配線２０４，２０６、連結配線２１２，２１４が除去された例を示した。しかしながら、第１実施形態に係る静電気保護回路１００の変形例としては、上記例に限らず、例えば、図５に示す構成を採用することもできる。図５は、静電気保護回路の変形例を示す回路図である。
【００５６】
図５に示す静電気保護回路１００では、第１実施形態に係る静電気保護回路１００から、第１ダイオード６１、第１コンデンサ６３、抵抗６５、第１トランジスタ７１、抵抗７５，７７、第１ローパスフィルタ回路９０、並列配線２０３，２０５、連結配線２１１，２１３が除去されている。
【００５７】
第３トランジスタ７３は、第４トランジスタ７４と同様に、Ｎチャネル型ＭＯＳＦＥＴであり、第３トランジスタ７３のゲートは、第４トランジスタ７４と同様にして、抵抗７８を介して、第４中点Ｐ４と電気的に接続されている。この構成により、第３トランジスタ７３は、第４トランジスタ７４と同様の動作を行うので、周期性ノイズがパッド２０９，２１０（信号線２０１，２０２）に印加されると、第３トランジスタ７３も第４トランジスタ７４と共にオフ状態となる。
【００５８】
これによれば、周期性ノイズがパッド２０９，２１０（信号線２０１，２０２）に印加されると、抑制回路１０の駆動が、制御回路５０によって強制的にオフされるので、被保護回路２００を静電気放電から保護しつつ、周期性ノイズの印加によって被保護回路２００が誤動作することを抑制することができる。また、第１実施形態で示した静電気保護回路１００よりも構成要素が少なくなるので、体格の増大とコストの増加が抑制される。
【符号の説明】
【００５９】
１０・・・抑制回路
２０・・・第１電圧変換部
３０・・・放電部
５０・・・制御回路
６０・・・第２電圧変換部
７０・・・遮断部
９０，９１・・・ローパスフィルタ回路
１００・・・静電気保護回路
２００・・・被保護回路
２０１，２０２・・・信号線
２０３〜２０８・・・並列配線
２０９，２１０・・・パッド
２１１〜２１７・・・連結配線
【図１】
0005402917.tif 000002
【図２】
0005402917.tif 000003
【図３】
0005402917.tif 000004
【図４】
0005402917.tif 000005
【図５】
0005402917.tif 000006