(57)【特許請求の範囲】
【請求項１】
所定容量を有するコンデンサ、
前記コンデンサへの充電電圧の印加と前記コンデンサからの放電パルスの出力とを切り替え制御する充放電制御部、
前記コンデンサから出力される放電パルスの最大パルス幅を定める時定数回路を前記コンデンサとともに構成する抵抗回路、
前記放電パルスを印加するＥＳＤ保護デバイスが接続されるデバイス接続部、
および、前記放電パルスのパルス幅と閾時間との比較に応じて出力が変化する比較信号を、前記ＥＳＤ保護デバイスの良否判定信号として出力する放電判定部、
を備え、
前記放電判定部は、
直流基準電圧と前記デバイス接続部に接続されるＥＳＤ保護デバイスの両端電圧とを比較するコンパレータを備え、
当該コンパレータの伝搬遅延時間τ０は、前記ＥＳＤ保護デバイスにおいて放電が生じる場合の前記放電パルスのパルス幅τ１よりも長く、前記ＥＳＤ保護デバイスにおいて放電が生じない場合の前記放電パルスのパルス幅τ２よりも短く、
当該コンパレータの前記伝搬遅延時間τ０を前記閾時間とする、放電特性テスト装置。
【請求項２】
所定容量を有するコンデンサに充電電圧を印加してチャージする第１のステップと、
前記第１のステップで前記コンデンサにチャージされた電荷を、ＥＳＤ保護デバイスに印加する第２のステップと、
前記第２のステップにより前記ＥＳＤ保護デバイスに放電パルスを印加してから、前記ＥＳＤ保護デバイスで放電が生じる場合の前記放電パルスのパルス幅τ１よりも長く、前記ＥＳＤ保護デバイスにおいて放電が生じない場合の前記放電パルスのパルス幅τ２よりも短い伝搬遅延時間τ０を有するコンパレータにて、前記ＥＳＤ保護デバイスの両端電圧と直流基準電圧とを比較する第３のステップと、を実施し、
前記コンパレータの出力に基づいて前記ＥＳＤ保護デバイスの良否判定を行う放電特性テスト方法。
【請求項３】
各ＥＳＤ保護デバイスに対する放電特性テストにおいて、前記第１乃至第３のステップを一度だけ実施する、請求項２に記載の放電特性テスト方法。
【請求項４】
各ＥＳＤ保護デバイスに対する放電特性テストにおいて、前記第１乃至第３のステップを複数回実施する、請求項２に記載の放電特性テスト方法。
【請求項５】
前記ＥＳＤ保護デバイスとして、セラミック基板に設けた空洞部に露出して放電電極対が対向配置され、前記放電電極対の間に放電補助電極が分散配置された構成のものを用いる請求項２〜４のいずれかに記載の放電特性テスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路素子等を静電気から保護するＥＳＤ保護デバイスの機能を確認するために、ＥＳＤ保護デバイスに放電特性テストを実施する放電特性テスト装置、および放電特性テスト方法に関するものである。
【背景技術】
【０００２】
一般に各種電気機器は、サージ等の静電気放電に対して脆弱なことがあり、その場合、静電気放電から回路素子を保護するためにＥＳＤ（Electro-Static-Discharge）保護デバイスが用いられることがある。ＥＳＤ保護デバイスには、半導体基板にダイオードを含むＥＳＤ保護回路が構成された半導体型のＥＳＤ保護デバイスと、微小電極ギャップに放電を誘発させる放電型のＥＳＤ保護デバイス（例えば特許文献１参照。）とがある。
【０００３】
ここで、放電型のＥＳＤ保護デバイスの具体的構成例を、図１（Ａ）を参照して説明する。図１（Ａ）は特許文献１に開示されたＥＳＤ保護デバイスの断面図である。ＥＳＤ保護デバイス１００は、ガラスセラミック素体１０１内に設けられた空洞部１０２と、空洞部１０２内に露出して対向する一対の放電電極１０３と、空洞部１０２内において前記放電電極１０３の露出部分の間に分散している放電補助電極１０４とにより構成されている。
【０００４】
図１（Ｂ）はＥＳＤ保護デバイスのタイプ毎の放電特性を示す図であり、図中の実線は放電型のＥＳＤ保護デバイス、破線は半導体型（スナップバック有り）のＥＳＤ保護デバイス、図中の点線は半導体型（スナップバック無し）のＥＳＤ保護デバイスにおける放電特性に対応している。放電型のＥＳＤ保護デバイスは、他のタイプのＥＳＤ保護デバイスよりも放電開始電圧が高く、また、放電により起こるスナップバックの電流範囲が広い放電特性を持つ。
【０００５】
またＥＳＤ保護デバイスは、製造ばらつきによる放電特性のばらつきがあり、製品毎に規定電圧で放電が正常に行えるか否かを判断する放電特性テストを行う必要がある。放電型のＥＳＤ保護デバイスに対しての放電特性テストでは、スナップバックする際の直流電圧や直流電流を直接測定して品質を評価することが困難であり、スナップバック後の測定によって品質を評価する必要がある。そして、スナップバックする際の電流範囲が広いために放電特性テストに要する電流が大きく、出力インピーダンスの低い直流電源を用いるとデバイスが破壊される危険性がある。このため、放電型のＥＳＤ保護デバイスの放電特性テストには、ＥＳＤガンのようにパルス電圧を印加することが可能な測定装置が用いられていた。
【０００６】
また、ＥＳＤ保護デバイスの製品検査用の放電特性テスト装置ではないが、コンデンサの検査装置が特許文献２に開示されている。特許文献２に開示された装置は、コンデンサの両端電圧が第１設定値に達した時点を起点にして、コンデンサの両端電圧が第１設定値を越えて第２設定値に達するまでの時間を計測する充電時間計測回路と、この充電時間を所定時間と比較して正常か不良かを判断する比較回路とを備えている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２０１０／０６１５５０号
【特許文献２】特開２００２−９８７２５号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来のようなＥＳＤガンを用いた放電特性テスト装置は装置単価が高く、また、１回のテスト当たり０．１秒以上の充電時間を要することから、多数の製品（全製品）を対象とする製品検査用に用いるには、多数の放電特性テスト装置を要し、設備コスト面での負担が過大であった。
【０００９】
また、引用文献２に開示されたようなテスト装置は安価ではあるが、あくまでコンデンサの良否判定にしか用いることができず、その構成をそのままＥＳＤ保護デバイスの放電特性テストに利用することはできなかった。
【００１０】
そこで本発明の目的は、１回の放電特性テスト当たりの充電時間を短くでき、また、設備コストを低廉にできる放電特性テスト装置、および放電特性テスト方法を提供することにある。
【課題を解決するための手段】
【００１１】
この発明の放電特性テスト装置は、所定容量を有するコンデンサと、前記コンデンサへの充電電圧の印加と前記コンデンサからの放電パルスの出力とを切り替え制御する充放電制御部と、前記コンデンサから出力される放電パルスの最大パルス幅を定める時定数回路を前記コンデンサとともに構成する抵抗回路と、前記放電パルスを印加するＥＳＤ保護デバイスが接続されるデバイス接続部と、前記放電パルスのパルス幅と閾時間との比較に応じて出力が変化する比較信号を、ＥＳＤ保護デバイスの良否判定信号として出力する放電判定部とを備える。
【００１２】
このような構成では、デバイス接続部に接続されるＥＳＤ保護デバイスでの放電により、ＥＳＤ保護デバイスの放電時オン抵抗がコンデンサや抵抗回路とともに時定数回路を構成することになる。これにより、放電時定数が変化し放電パルスのパルス幅が変化する（短縮する）。そのため、ＥＳＤ保護デバイスで放電が生じる場合と生じない場合とで、放電パルスのパルス幅が異なり、閾時間を用いた放電判定部での比較によって、ＥＳＤ保護デバイスでの放電の有無を把握することが可能になる。閾時間は、放電パルスの最大パルス幅よりも短く、ＥＳＤ保護デバイスの放電時に短縮されるパルス幅との中間になるように設定するとよい。このような放電特性テスト装置は、回路構成がＥＳＤガンよりも簡易で、且つ、コンデンサの容量値を小さく構成でき、装置コストの低減と充電時間の短縮とが可能である。
【００１３】
また、この発明の放電判定部は、直流基準電圧と前記デバイス接続部に接続されるＥＳＤ保護デバイスの両端電圧とを比較するコンパレータを備え、当該コンパレータの伝搬遅延時間τ０は、前記ＥＳＤ保護デバイスにおいて放電が生じる場合の前記放電パルスのパルス幅τ１よりも長く、前記ＥＳＤ保護デバイスにおいて放電が生じない場合の前記放電パルスのパルス幅τ２よりも短く、当該コンパレータは前記伝搬遅延時間τ０を前記閾時間とすると好適である。
【００１４】
一般にコンパレータは、入力状態が変化する場合に出力状態の変化までにｐｓオーダやμｓオーダの伝搬遅延時間を要する。そして、入力状態の変化が伝搬遅延時間よりも短い時間しか継続しなければ出力状態の変化が生じないという特性がある。そこで、このようなコンパレータの特性を放電パルスのパルス幅の判定に利用し、コンパレータの伝搬遅延時間を閾時間にして放電の有無を把握する。これにより、コンパレータを用いて極めて簡易なアナログ回路で放電判定部を構成することができる。
【００１５】
また、この発明の放電判定部は、前記デバイス接続部に接続されるＥＳＤ保護デバイスの両端電圧を検出するオシロスコープを備え、当該オシロスコープは、前記ＥＳＤ保護デバイスにおいて放電が生じる場合の前記放電パルスのパルス幅τ１よりも長く、前記ＥＳＤ保護デバイスにおいて放電が生じない場合の前記放電パルスのパルス幅τ２よりも短い閾時間τ４に前記両端電圧を検出し、検出電圧と閾電圧との比較により出力が変化する比較信号を出力すると好適である。
【００１６】
一般的にオシロスコープ（デジタルオシロスコープ）には、トリガ信号を出力し、所定時間経過後の検出信号の電圧値を検出する機能が備えられている。そこで、このオシロスコープの機能を利用してトリガ信号の出力から閾時間τ４の経過後の、ＥＳＤ保護デバイスの両端電圧を検出することで、極めて容易に放電判定部を構成することができる。
【００１７】
この発明の放電特性テスト方法は、所定容量を有するコンデンサに充電電圧を印加してチャージする第１のステップと、前記第１のステップで前記コンデンサにチャージされた電荷を、ＥＳＤ保護デバイスに印加する第２のステップと、前記第２のステップにより前記ＥＳＤ保護デバイスに印加される放電パルスにおける、ＥＳＤ保護デバイスにおいて放電が生じることで短縮されるパルス幅を閾時間と比較して、前記前記ＥＳＤ保護デバイスの良否判定を行う第３のステップと、を実施する。このような方法を採用することで、ＥＳＤ保護デバイスの放電特性テストを低コストに、且つ短時間に行うことが可能になる。
【００１８】
この発明の放電特性テスト方法は、各ＥＳＤ保護デバイスに対する放電特性テストにおいて前記第１乃至第３のステップを一度だけ実施すると好適である。これにより、ＥＳＤ保護デバイスの放電特性テストを極めて短時間に行うことが可能になる。
【００１９】
この発明の放電特性テスト方法は、各ＥＳＤ保護デバイスに対する放電特性テストにおいて前記第１乃至第３のステップを複数回実施すると好適である。これによりＥＳＤ保護デバイスの放電特性テストを、ノイズの発生による測定不良を回避して高精度に実施することが可能になる。
【００２０】
この発明の放電特性テスト方法は、前記ＥＳＤ保護デバイスとして、セラミック基板に設けた空洞部に露出して放電電極対が対向配置され、前記放電電極対の間に放電補助電極が分散配置された構成のものを用いると好適である。このようなＥＳＤ保護デバイスに対して上述の方法で放電特性テストを実施すれば、ＥＳＤ保護デバイスにおいて放電補助電極による放電経路を予め形成することができ、放電特性の製品ばらつきや、繰り返し放電に伴う放電特性の変動を収束させることができる。さらに複数回の放電を行えば、より確実に放電特性の製品ばらつきや、繰り返し放電に伴う放電特性の変動を収束させることができる。
【発明の効果】
【００２１】
この発明によれば、ＥＳＤ保護デバイスに印加する放電パルスの最大パルス幅を定め、ＥＳＤ保護デバイスにて放電が生じた場合に放電パルスのパルス幅が短縮される装置構成を採用するので、ＥＳＤ保護デバイスで放電が生じる場合と生じない場合とを、放電パルスのパルス幅に基づいて判定することができ、放電特性テスト装置の回路構成を極めて簡易にでき、また、コンデンサの充電時間を短縮することができる。
【図面の簡単な説明】
【００２２】
【図１】代表的なＥＳＤ保護デバイスの構成例と放電特性とを説明する図である。
【図２】第１の実施形態に係る放電特性テスト装置の回路構成例を説明する図である。
【図３】図２に示す放電特性テスト装置での、ＥＳＤ保護デバイスでの放電の有無による放電パルスの変化とコンパレータ出力の変化とを説明する図である。
【図４】図２に示す放電特性テスト装置での、１回放電時の制御判定部の制御フロー例を説明する図である。
【図５】図２に示す放電特性テスト装置での、複数回放電時の制御判定部の制御フロー例を説明する図である。
【図６】図２に示す放電特性テスト装置での、複数回放電時のコンパレータ出力の変化と制御判定部の判定タイミングとを説明する図である。
【図７】第２の実施形態に係る放電特性テスト装置の回路構成例と制御判定部の判定タイミングとを説明する図である。
【図８】図６に示す放電特性テスト装置での、制御判定部の制御フローを説明する図である。
【発明を実施するための形態】
【００２３】
以下、本発明の第１の実施形態に係る放電テスト装置の構成と、その放電テスト装置を用いた放電テスト方法とについて、図２〜６を参照して説明する。なお、以下の説明では、説明の簡易化のために放電型のＥＳＤ保護デバイスに対して放電特性テストを実施する例を説明するが、本装置は、半導体型のＥＳＤ保護デバイスに対して放電特性テストを行うこともできる。
【００２４】
図２は、本実施形態に係る放電特性テスト装置の回路構成例を説明する図である。
放電特性テスト装置１は、電源部２、充放電スイッチ３、コンデンサＣ１、抵抗回路４（抵抗Ｒ１，Ｒ２）、ＥＳＤ保護デバイス９が接続されるデバイス接続部５、コンパレータ６、および制御判定部７を備える。
【００２５】
電源部２は、一端が充放電スイッチ３に接続されていて、他端がグランドに接続されている。コンデンサＣ１は一端が充放電スイッチ３に接続されていて、他端がグランドに接続されている。充放電スイッチ３は、電源部２と抵抗回路４とのどちらか一方をコンデンサＣ１に接続する。抵抗回路４は抵抗Ｒ１と抵抗Ｒ２とを備え、抵抗Ｒ１と抵抗Ｒ２とは充放電スイッチ３とグランドとの間に直列に接続されて、前述のコンデンサＣ１とともに特許請求の範囲に記載の「時定数回路」を構成している。ＥＳＤ保護デバイス９は、一端がデバイス接続部５を介して抵抗Ｒ１と抵抗Ｒ２との接続点に接続されていて、他端がグランドに接続されている。このためＥＳＤ保護デバイス９には、コンデンサＣ１の放電時に、コンデンサＣ１の両端電圧を抵抗Ｒ１と抵抗Ｒ２とで分圧した電圧Vinが印加されることになる。コンパレータ６は、正電位入力端子に直流基準電圧Vrefが入力され、負電位入力端子にＥＳＤ保護デバイス９の両端電圧Vinが入力され、電圧Vinを電圧Vrefと比較する。制御判定部７はコンパレータ６とともに特許請求の範囲に記載の「放電判定部」を構成し、コンパレータ６の出力電圧Voutが入力され、電圧Voutに基づいてＥＳＤ保護デバイス９の放電特性の判定を行い、その判定結果に応じた判定信号を出力する。また、制御判定部７は、電源部２および充放電スイッチ３とともに特許請求の範囲に記載の「充放電制御部」を構成し、適切なタイミングで充放電スイッチ３をスイッチングするようにパルス状のトリガ信号を出力する。
【００２６】
この放電特性テスト装置１では、充放電スイッチ３に制御判定部７から入力されるトリガ信号のオン期間に、充放電スイッチ３が電源部２とコンデンサＣ１とを接続することで、コンデンサＣ１が充電される。また、トリガ信号のオフ期間に、充放電スイッチ３がコンデンサＣ１と抵抗回路４とを接続することで、コンデンサＣ１から放電パルスが出力される。この放電パルスがＥＳＤ保護デバイス９に印加され、これによりＥＳＤ保護デバイス９では放電が誘起されることになる。
【００２７】
図３は、コンパレータの入力電圧（電圧Vinおよび電圧Vref）およびコンパレータの出力電圧Voutの波形図であり、この図を用いてＥＳＤ保護デバイス９での放電の発生有無による波形の変化を説明する。
【００２８】
図３（Ａ）に示す放電無しの場合、充放電スイッチ３がコンデンサＣ１を抵抗回路４に接続したときに、デバイス両端電圧Vinが立ち上がり、直流基準電圧Vrefを超える。その後、コンデンサＣ１と抵抗回路４による放電時定数に従って、デバイス両端電圧Vinは立ち下がっていき、デバイス両端電圧Vinが直流基準電圧Vrefを超えてから時間τ２後に、デバイス両端電圧Vinが直流基準電圧Vrefを下回ることになる。なお図３ではデバイス両端電圧Vinの立ち下がりの波形を直線で表しているが、実際にはＣＲ時定数回路の放電波形であるので指数関数的な曲線であり、この立ち下がりのなだらかさは放電時定数によって定まる。この放電無しの場合の放電時定数は、抵抗Ｒ１と抵抗Ｒ２との合成抵抗（Ｒ１＋Ｒ２）とコンデンサＣ１の容量との積Ｃ１＊（Ｒ１＋Ｒ２）であり、コンデンサＣ１と抵抗回路４とによって定まる。また、前記時間τ２は、特許請求の範囲に記載した「最大パルス幅」に対応するものであり、上記放電時定数とコンデンサＣ１の充電電圧と直流基準電圧Vrefとにより定まる。
【００２９】
図３（Ｃ）に示す放電有りの場合、充放電スイッチ３がコンデンサＣ１を抵抗回路４に接続したときに、デバイス両端電圧Vinが立ち上がり、直流基準電圧Vrefを超える。この電圧VinによってＥＳＤ保護デバイス９で放電が発生する。それにともない、コンデンサＣ１と抵抗回路４とＥＳＤ保護デバイス９の放電時オン抵抗とによって定まる放電時定数に従って、デバイス両端電圧Vinは立ち下がっていき、デバイス両端電圧Vinが直流基準電圧Vrefを超えてから時間τ１後に、デバイス両端電圧Vinが直流基準電圧Vrefを下回ることになる。この放電有りの場合の放電時定数は、コンデンサＣ１と抵抗回路４とＥＳＤ保護デバイス９の放電時オン抵抗Ｒａとにより定まり、前記τ１は、その放電時定数と放電開始電圧と直流基準電圧Vrefとにより定まる。図２に示すようにＥＳＤ保護デバイス９の放電時オン抵抗Ｒａは抵抗Ｒ２に並列接続されている。通常、ＥＳＤ保護デバイス９の放電時オン抵抗Ｒａは抵抗Ｒ１や抵抗Ｒ２よりも十分に小さく、Ｒａ≪Ｒ１、Ｒａ≪Ｒ２である。放電時オン抵抗Ｒａと抵抗Ｒ２との並列接続回路の抵抗はＲ１＊Ｒａ／（Ｒ１+Ｒａ）＝Ｒａ／（１+Ｒａ／Ｒ１）≒Ｒａである。放電特定数は抵抗Ｒ１と上記並列接続回路の抵抗Ｒａとの合成抵抗（Ｒ１+Ｒａ）とコンデンサＣ１の容量との積Ｃ１＊（Ｒ１+Ｒａ）＝Ｃ１＊Ｒ１（１＋Ｒａ／Ｒ１）≒Ｃ１＊Ｒ１である。このため、放電有りの場合の放電パルスのパルス幅τ１は、放電無しの場合の放電パルスのパルス幅τ２よりも大幅に短縮されたものになる。
【００３０】
デバイス両端電圧Vinはコンパレータ６の負電位入力でもあるため、デバイス両端電圧Vinに重畳される放電パルスが、コンパレータ６の正電位入力である直流基準電圧Vrefを超えることで、コンパレータ出力電圧VoutはＨＩＧＨレベルに変化しようとする。ただし、図３（Ｂ）に示す放電無しの場合のように、放電パルスのパルス幅（τ２）がコンパレータ６の持つ伝搬遅延時間τ０よりも長い場合にのみ、コンパレータ出力電圧VoutはＨＩＧＨレベルに変化し、図３（Ｄ）に示す放電有りの場合のように、放電パルスのパルス幅（τ１）が伝搬遅延時間τ０よりも短い場合には、コンパレータ出力電圧VoutはＬＯＷレベルのまま変化しない。
【００３１】
このコンパレータ出力電圧Voutに基づいて、制御判定部７は電圧Voutが常にＬＯＷレベルであればＥＳＤ保護デバイス９で放電が生じたものと判定し、電圧VoutがＬＯＷレベルからＨＩＧＨレベルに変化すれば、ＥＳＤ保護デバイス９で放電が生じなかったものと判定することができる。したがって制御判定部７は、そのような判定に応じて出力が変化する判定信号を出力することで、放電特性テストを実行することができる。
【００３２】
図４は、制御判定部７の処理内容の一例を示すフローチャートである。
制御判定部７は、まずコンデンサＣ１を充放電させるために、パルス状のトリガ信号を充放電スイッチ３に出力するとともに、時間の計時を開始する（Ｓ１）。このトリガ信号のオン期間に、充放電スイッチ３は電源部２をコンデンサＣ１に接続し、オフ期間になるとコンデンサＣ１を抵抗回路４に接続する。
【００３３】
次に、制御判定部７は判定タイミングとなると、コンパレータ出力電圧Voutを検出する（Ｓ２→Ｓ３）。判定タイミングは、前述のコンパレータ伝搬遅延時間τ０よりも遅いタイミングで、且つ、伝搬遅延時間τ０の後、時間τ２が経過するよりも早いタイミングとする。
【００３４】
次に、制御判定部７はコンパレータ出力電圧VoutがＨＩＧＨレベルかＬＯＷレベルかを判定する（Ｓ４）。そして、コンパレータ出力電圧VoutがＬＯＷレベルであれば、ＥＳＤ保護デバイス９で放電が生じたものと判定して、良判定を示す判定信号を出力する（Ｓ５）。また、コンパレータ出力電圧VoutがＨＩＧＨレベルであれば、ＥＳＤ保護デバイス９で放電が生じなかったものと判定して、不良判定を示す判定信号を出力する（Ｓ６）。
【００３５】
以上の構成と制御により、放電特性テスト装置１は、ＥＳＤ保護デバイス９の放電特性テストを行うことができる。この放電特性テスト装置１の構成では、ＥＳＤガンよりも装置単価が低廉にでき、また、短い充電時間で放電特性テストを実施できる優れた特徴を持つ。
【００３６】
なお、ＥＳＤ保護デバイス９として図１に示した構成のような放電型のデバイスを利用する場合、放電特性テストによるデバイスの製品検査を行うことができるだけでなく、同時に、放電特性に係る製品ばらつきと実使用時の放電による特性変動とを収束させることができる。即ち、放電型のＥＳＤ保護デバイスに対して試行放電しておくことで、放電補助電極の周辺微細構造を予め変化させて、放電経路が確立された状態に近づけることができる。
【００３７】
次に、本実施形態における制御判定部７の別の処理フローの一例を説明する。ここでは、コンデンサＣ１から放電パルスを二度出力し、ＥＳＤ保護デバイス９で二度放電が生じた場合に良判定を行い、一度でも放電が生じなければ不良判定を行うものとする。図５は、この処理フローでの、コンパレータ６の入力電圧（電圧Vinおよび電圧Vref）および出力電圧Voutの波形図である。なお、図５（Ａ）に、一度目の放電パルスと二度目の放電パルスとに対するＥＳＤ保護デバイス９での放電が一度も起こらない場合を示す。また、図５（Ｂ）に、一度目の放電パルスに対してのみＥＳＤ保護デバイス９での放電が起こる場合を示す。図５（Ｃ）に、二度目の放電パルスに対してのみＥＳＤ保護デバイス９での放電が起こる場合を示す。図５（Ｄ）に、一度目の放電パルスと二度目の放電パルスとに対してＥＳＤ保護デバイス９での放電が起こる場合を示す。
【００３８】
なお、ここではコンパレータ６において入力状態がオン状態となる期間よりも長い期間、出力電圧Voutがオン状態を維持するように、コンパレータ６の後段に図示しないパルス幅設定回路を付設するものとする。そして、一度目の放電パルスに対して出力電圧Voutがオン状態を維持する期間と、二度目の放電パルスに対して出力電圧Voutがオン状態を維持する期間と、が一部重なり、その重なる期間に、制御判定部７が出力電圧Voutを読み取るものとする。このようなタイミングで制御判定部７がコンパレータ６の出力電圧Voutを読み取れば、２回の放電パルスの出力に対するＥＳＤ保護デバイス９の良否判定を、簡単な制御フローで判定することができる。
【００３９】
図６はこの処理フローでのフローチャートである。
制御判定部７は、まずコンデンサＣ１を充放電させるために、パルス状のトリガ信号を充放電スイッチ３に出力するとともに、時間の計時を開始する（Ｓ１１）。このトリガ信号のオン期間に、コンデンサＣ１は充電され、オフ期間になるとコンデンサＣ１から放電パルスが出力される。
【００４０】
次に制御判定部７は、２回目の充放電タイミングになると再びコンデンサＣ１を充放電させるために、パルス状のトリガ信号を充放電スイッチ３に出力する（Ｓ１２→Ｓ１３）。これにより、２度目の放電パルスがコンデンサＣ１から出力される。
【００４１】
次に、制御判定部７は判定タイミングとなると、コンパレータ出力電圧Voutを読み取る（Ｓ１４→Ｓ１５）。判定タイミングは、前述の図５で説明したタイミングとする。
【００４２】
次に、制御判定部７はコンパレータ出力電圧VoutがＨＩＧＨレベルかＬＯＷレベルかを比較する（Ｓ１６）。そして、コンパレータ出力電圧VoutがＬＯＷレベルであれば、ＥＳＤ保護デバイス９で放電が生じたものと判定して、良判定を示す判定信号を出力する（Ｓ１７）。また、コンパレータ出力電圧VoutがＨＩＧＨレベルであれば、ＥＳＤ保護デバイス９で放電が生じなかったものと判定して、不良判定を示す判定信号を出力する（Ｓ１８）。
【００４３】
以上の構成と制御によれば、放電特性テスト装置１は、ＥＳＤ保護デバイス９に２度の放電を誘起させて、ＥＳＤ保護デバイス９の良否判定を一度だけ実施するのみで、放電特性テストを行うことができる。
【００４４】
なお、ＥＳＤ保護デバイス９として図１に示した構成のような放電型のデバイスを利用する場合、試行放電によって、放電特性に係る製品ばらつきと実使用時の放電による特性変動とを収束させられるが、一度の試行放電だけでは、放電補助電極の周辺微細構造の変化を段階的にしか起こすことができない場合がある。その場合、上述のように２回の試行放電を行うことで、放電補助電極の周辺微細構造の変化を確実なものにして放電経路を確立し、放電特性に係る製品ばらつきと繰り返し放電による特性変動とを収束させることが可能になる。
【００４５】
なお、上述の処理フローでは、特定のタイミングに読み取ったコンパレータ出力電圧を良否判定に用いる例を示したが、その他の処理フローを用いても本発明は好適に実現することができる。
【００４６】
例えば、放電タイミングから一定期間、コンパレータ出力電圧を検出して記録しておき、その期間経過後に良否判定を行って、期間内に一度でもコンパレータ出力電圧がＨＩＧＨレベルになっていれば、ＥＳＤ保護デバイス９に放電不良が発生していたと判定するようにしても良い。
この場合、前述の制御フローのように２回の放電でコンパレータ出力電圧のパルスが重なるようにする必要が無く、設定が容易になるとともに、読み取り時間のずれによって誤判定が引き起こされるリスクを低減することができる。
【００４７】
その他、コンパレータ出力電圧のＨＩＧＨレベルへの立ち上がりをトリガ信号とした割り込み処理により、良否判定を行っても良い。少なくとも、コンパレータ出力電圧がＨＩＧＨレベルになること検出可能であれば、そのことを条件にＥＳＤ保護デバイス９の放電不良を判定することができ、簡易で安価な回路構造で放電特性テスト装置１を構成することができる。
【００４８】
次に、本発明の第２の実施形態に係る放電特性テスト装置の回路構成例について図７に基づいて説明する。本実施形態の放電特性テスト装置１１は、前述のコンパレータ６と制御判定部７とに替えて、デジタルオシロスコープ１６を備えるものである。
【００４９】
デジタルオシロスコープ１６は、特許請求の範囲に記載の「放電判定部」であり、所定のタイミングでデバイス両端電圧Vinを検出し、その電圧Vinに基づいてＥＳＤ保護デバイス９の放電特性の判定を行い、その判定結果に応じた判定信号を出力する。また、デジタルオシロスコープ１６は、電源部２および充放電スイッチ３とともに特許請求の範囲に記載の「充放電制御部」を構成し、適切なタイミングで充放電スイッチ３をスイッチングするようにパルス状のトリガ信号を出力する。
【００５０】
図８は、デジタルオシロスコープ１６による制御フローの一例を示すフローチャートである。
デジタルオシロスコープ１６は、まずコンデンサＣ１を充放電させるために、パルス状のトリガ信号を充放電スイッチ３に出力するとともに、時間の計時を開始する（Ｓ２１）。このトリガ信号のオン期間に、コンデンサＣ１は充電され、オフ期間になると放電パルスを出力する。
【００５１】
次に、デジタルオシロスコープ１６は判定タイミングとなると、デバイス両端電圧Vinを検出する（Ｓ２２→Ｓ２３）。この判定タイミングは、ＥＳＤ保護デバイス９での放電が無い場合の放電パルスのパルス幅τ２よりも短く、ＥＳＤ保護デバイス９での放電が有る場合の放電パルスのパルス幅τ１よりも長い時間タイミングとして、予め設定登録される閾時間τ４により定める。
【００５２】
次に、デジタルオシロスコープ１６はデバイス両端電圧Vinを閾電圧（直流基準電圧Vref）と比較する（Ｓ２４）。そして、デバイス両端電圧Vinが閾電圧よりも低ければ、ＥＳＤ保護デバイス９で放電が生じたものと判定して、良判定を示す判定信号を出力する（Ｓ２５）。また、デバイス両端電圧Vinが閾電圧よりも高ければ、ＥＳＤ保護デバイス９で放電が生じなかったものと判定して、不良判定を示す判定信号を出力する（Ｓ２６）。
【００５３】
以上の構成と制御によっても、放電特性テスト装置１１は、ＥＳＤ保護デバイス９の放電特性テストを行うことができる。この放電特性テスト装置１１の構成も、ＥＳＤガンよりも装置単価が低廉にでき、また、短い充電時間で放電特性テストを実施できる優れた特徴を持つことになる。
【００５４】
上述の各実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５５】
１，１１…放電特性テスト装置
２…電源部
３…充放電スイッチ
４…抵抗回路
５…デバイス接続部
６…コンパレータ
７…制御判定部
９…ＥＳＤ保護デバイス
１６…デジタルオシロスコープ
【図１】
0005531869.tif 000002
【図２】
0005531869.tif 000003
【図３】
0005531869.tif 000004
【図４】
0005531869.tif 000005
【図５】
0005531869.tif 000006
【図６】
0005531869.tif 000007
【図７】
0005531869.tif 000008
【図８】
0005531869.tif 000009