(57)【特許請求の範囲】
【請求項１】
導電性金属粉末と、
ガラスフリットと、
ビヒクルと、を含んでなる導電性ペーストであって、
前記導電性金属粉末の焼結開始温度（℃）と、前記ガラスフリットのガラス転移点Ｔｇ（℃）とが、
（ガラスフリットのＴｇ）−（導電性金属粉末の焼結開始温度）＜１００
の関係を満たし、
前記導電性ペースト中に含まれる前記ガラスフリット量は、導電性金属粉末とガラスフリットとの合計の量に対して、１８体積％より多く２２体積％より少ない、セラミック電子部品の外部電極形成用の導電性ペースト。
【請求項２】
前記導電性金属粉末が、Ｃｕ、Ｎｉ、Ａｇから選ばれる少なくとも１種である、請求項１に記載されたセラミック電子部品の外部電極形成用の導電性ペースト。
【請求項３】
前記導電性金属粉末の内包炭素量が、０．１ｗｔ％以下である、請求項１または２に記載されたセラミック電子部品の外部電極形成用の導電性ペースト。
【請求項４】
前記導電性金属粉末が、アトマイズ法で作製されたものである、請求項１ないし３のいずれか１項に記載されたセラミック電子部品の外部電極形成用の導電性ペースト。
【請求項５】
前記導電性金属粉末のＤ10、Ｄ50、およびＤ90が、
０．５≦（Ｄ90−Ｄ10）／Ｄ50≦１．７
を満たす、請求項１ないし４のいずれか１項に記載されたセラミック電子部品の外部電極形成用の導電性ペースト。
【請求項６】
内部に内部電極を有し、該内部電極が導出された互いに対向する２つの端面と、前記端面を結ぶ側面とを有するセラミック素子を形成する工程と、
前記セラミック素子の両端面に、それぞれ、請求項１ないし５のいずれか１項に記載された導電性ペーストをディッピングにより塗布する工程と、
前記セラミック素子の両端面に塗布された前記導電性ペーストを、焼成し、外部電極を形成する工程とを備えた、セラミック電子部品の製造方法。
【請求項７】
前記セラミック素子は、前記端面の面積が１．４４ｍｍ2以上である、請求項６に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品の外部電極などの形成に用いられる導電性ペーストに関し、さらに詳しくは、セラミック電子部品の外部電極の形成に使用した場合に、リフトオフ（セラミックからの剥離）の発生する可能性が低い導電性ペーストに関する。
【０００２】
また、本発明は、上記導電性ペーストを使用した、セラミック電子部品の製造方法に関する。
【背景技術】
【０００３】
従来から、セラミック電子部品の外部電極の形成方法として、特許文献１（特開２０００‐４０６３５号公報）に開示されるように、セラミック素子の表面に、導電性ペーストを塗布し、焼成する方法が一般的に用いられている。
【０００４】
図２に、そのような方法で外部電極が形成されたセラミック電子部品の一例として、積層セラミックコンデンサ２００を示す。
【０００５】
積層セラミックコンデンサ２００は、セラミック素子１０１を備える。
【０００６】
セラミック素子１０１の内部には、セラミック素子１０１の一方の端部に引出された複数の内部電極１０２と、セラミック素子１０１の他方の端部に引出された複数の内部電極１０３とが、交互に、セラミック層１０４を介して形成されている。
【０００７】
そして、セラミック素子１０１の一方の端部には、内部電極１０２と接続された外部電極１０５が形成され、セラミック素子１０１の他方の端部には、内部電極１０３と接続された外部電極１０６が形成されている。外部電極１０５、１０６は、それぞれ、セラミック素子１０１の端面から、その端面に続く４つの側面に跨って、キャップ状に形成されている。なお、図示しないが、外部電極１０５、１０６の表面には、さらに、はんだ付け性の向上などを目的として、めっき層が形成されることが多い。めっき層としては、たとえば、第１層としてＮｉめっき層、第２層としてＳｎめっき層が形成される。
【０００８】
このような構造からなる積層セラミックコンデンサ２００は、たとえば、次の方法で製造される。
【０００９】
まず、誘電体セラミックで形成された、マザーグリーンシートを準備し、このマザーグリーンシートの表面に、導電性ペーストで複数個分の内部電極のパターンを形成する。そして、内部電極のパターンが形成されたマザーグリーンシートと、内部電極のパターンが形成されていないマザーグリーンシートとを、所定の枚数、所定の順番に積層し、圧着したうえで、素子単位ごとに切断し、未焼成のチップを得る。
【００１０】
次に、未焼成のチップを、所定のプロファイルで焼成して、セラミック素子１０１を得る。
【００１１】
次に、導電性金属粉末と、ガラスフリットと、ビヒクルとを含有した、外部電極用の導電性ペーストを準備し、ディッピングにより、セラミック素子１０１の両端に塗布し、所定のプロファイルで焼成して、外部電極１０５、１０６を形成する。導電性金属粉末としては、たとえば、Ｃｕ粉、Ｎｉ粉，Ａｇ粉などが用いられる。なお、ガラスフリットは、外部電極のセラミック素子への密着性の向上や、外部に対するシール性の向上などのために含有されている。
【００１２】
最後に、外部電極１０５、１０６の表面に、電解めっきにより、めっき層を形成して、積層セラミックコンデンサ２００は完成する。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０００‐４０６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
近時、電子機器が、高温下、高湿度下など、さまざまな環境下で使用されるようになってきており、電子機器に使用されるセラミック電子部品においても、耐候性の確保が不可欠である。
【００１５】
そして、セラミック電子部品の耐候性を確保するためには、外部電極を緻密な金属膜にすることが必要である。たとえば、粒度分布が比較的ブロードで、炭素などの焼結を阻害する不純物を含みにくく、焼結開始温度が低く、焼結後の金属充填密度が高いアトマイズ法で作製された導電性金属粉末を含有した導電性ペーストを使用して外部電極を形成することが有効である。
【００１６】
しかしながら、焼結開始温度が低い導電性金属粉末を含有した導電性ペーストを使用してセラミック電子部品の外部電極を形成した場合、セラミック素子が小さい場合は良いが、セラミック素子が大きくなると、導電性ペーストの焼成時に、セラミック素子の側面部分において、外部電極がセラミック素子から剥離する、リフトオフと呼ばれる現象が発生することがある。
【００１７】
図３は、上述した積層セラミックコンデンサ２００において、外部電極１０６にリフトオフが発生した状態を示す。セラミック素子１０１の側面において、外部電極１０６の先端部がセラミック素子１０１から剥離し、隙間１０７が形成されている。
【００１８】
特に、リフトオフは、比較的大きいセラミック素子に、外部電極を形成した場合に発生しやすい傾向がある。すなわち、セラミック素子が大きくなると、セラミック素子の端面が大きくなり、ディッピングにより導電性ペーストを塗布した場合、端面に多量の導電性ペーストが付着し、端面における導電性ペーストの膜厚が大きくなり、これに連なるセラミック素子の側面における導電性ペーストの膜厚も大きくなる。そして、セラミック素子の側面における導電性ペーストの膜厚が大きくなることにより、導電性ペーストの焼成時に、リフトオフを発生させる応力が大きくなる。
【００１９】
図４に、セラミック素子１０１の端部に塗布された導電性ペーストを焼成して外部電極１０６を形成する場合に、塗布された導電性ペーストに生じる応力を矢印Ｆで示す。塗布された導電性ペーストには、セラミック素子１０１の側面における先端部と、セラミック素子１０１の稜線部において、引張応力が加わる。そして、上述のとおり、セラミック素子１０１のサイズが大きくなると、セラミック素子１０１の側面に塗布される導電性ペーストの膜厚が大きくなるため、この引張応力が大きくなり、リフトオフが発生してしまう。
【００２０】
外部電極にリフトオフが発生すると、外部電極の表面にめっき層を形成する際に、めっき液が隙間からセラミック素子の内部に侵入して、特性が劣化するそれがある。また、隙間から、大気中の水蒸気などが侵入するおそれがあり、却って、セラミック電子部品の耐候性が低下してしまう。すなわち、外部電極のリフトオフは、セラミック電子部品を不良品とするものであり、極めて大きな問題である。
【００２１】
本発明者は、鋭意検討を重ねた結果、リフトオフが発生する原因が、導電性金属粉末の焼結開始温度が、ガラスフリットのガラス転移点Ｔｇに対して低すぎるため、ガラスフリットが軟化流動し、ガラス成分が導電性ペーストとセラミック素子とを固着してリフトオフの発生を阻止する作用を発現する前に、導電性金属粉末が焼結を開始してしまい、リフトオフにつながる応力が発生する点にあることを見出した。
【００２２】
導電性ペーストには、セラミック素子との密着性を向上させるために、ガラスフリットが含有されている。しかしながら、焼結開始温度の低い導電性金属粉末を含有した導電性ペーストを使用した場合には、ガラスフリットは、有効にリフトオフの発生を阻止することができない。すなわち、比較的大きいセラミック素子に、比較的焼結開始温度が低い導電性金属粉末を含有する導電性ペーストを使用して外部電極を形成した場合に、リフトオフが発生するものと考えられる。たとえば、アトマイズ法で作製された導電性金属粉末を含有する導電性ペーストを使用してセラミック素子の端部に外部電極を形成した場合、縦１．６ｍｍ、横０．８ｍｍ、高さ０．８ｍｍからなるサイズのセラミック電子部品においては、リフトオフは問題にならなかったが、縦２．０ｍｍ、横１．２ｍｍ、高さ１．２ｍｍからなるサイズ以上のセラミック電子部品において、リフトオフが発生する場合があった。
【００２３】
なお、比較的大きいセラミック素子に、焼結開始温度が低い導電性金属粉末を含有する導電性ペーストを使用して外部電極を形成する場合においても、リフトオフを発生させない方法として、電極ペーストの粘度を低くして、セラミック素子の側面に付着される導電性ペーストの厚みを小さくする方法が考えられる。しかしながら、導電性ペーストの粘度を小さくすると、セラミック素子の稜線部に付着する導電性ペーストの厚みが小さくなってしまい、その部分で外部電極が薄くなって耐候性が低下してしまうため、採用することができなかった。
【課題を解決するための手段】
【００２４】
本発明は、上述した、従来の問題点を解消するためになされたものであり、セラミック電子部品の外部電極を形成するのに使用した場合に、リフトオフの発生がない導電性ペーストを提供することを目的とする。
【００２５】
本発明の導電性ペーストは、導電性金属粉末と、ガラスフリットと、ビヒクルとを含み、前記導電性金属粉末の焼結開始温度（℃）と、前記ガラスフリットのガラス転移点Ｔｇ（℃）とが、
（ガラスフリットのＴｇ）−（導電性金属粉末の焼結開始温度）＜１００
の関係を満たす。
【００２６】
また、前記導電性金属粉末は、Ｃｕ、Ｎｉ、Ａｇから選ばれる少なくとも１種とすることが好ましい。
【００２７】
また、前記導電性金属粉末の内包炭素量は、０．１ｗｔ％以下であることが好ましい。この場合には、炭素による焼結の阻害を、許容範囲内に抑えることができる。
【００２８】
また、前記導電性金属粉末は、アトマイズ法で作製されたものであることが好ましい。この場合には、焼結性が高いため、耐候性に優れた緻密な金属膜を形成することができる。
【００２９】
また、前記導電性金属粉末のＤ10、Ｄ50、およびＤ90が、
０．５≦（Ｄ90−Ｄ10）／Ｄ50≦１．７
を満たすことが好ましい。この場合には、８７％以上の高い焼結密度を実現することができる。
【００３０】
また、本発明のセラミック電子部品の製造方法は、内部に内部電極を有し、該内部電極が導出された互いに対向する２つの端面と、それらの前記端面を結ぶ側面とを有するセラミック素子を形成する工程と、前記セラミック素子の両端面に、それぞれ、上記導電性ペーストをディッピングにより塗布する工程と、前記セラミック素子の両端面に塗布された導電性ペーストを、焼成し、外部電極を形成する工程とを備える。
【００３１】
また、前記セラミック素子は、前記端面の面積が１．４４ｍｍ2以上であることが好ましい。
【発明の効果】
【００３２】
本発明の導電性ペーストは、上述の構成としたため、金属膜の緻密性を向上させるために、焼結開始温度の低い導電性金属粉末を含有させ、大きなセラミック素子、たとえば、２０１２サイズ以上のセラミック素子の外部電極の形成に使用しても、リフトオフが発生する可能性が低い。
【００３３】
すなわち、導電性金属粉末の焼結開始温度と、ガラスフリットのガラス転移点Ｔｇとの差を規定し、導電性金属粉末の焼結とガラスフリットの軟化流動とのタイミングを合わせているため、焼成時に、すでに液相となったガラス成分により、セラミック素子から導電性ペーストが剥離するのを抑制することができ、リフトオフの発生を有効に阻止することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明にかかる導電性ペーストを使用して外部電極を形成した、セラミック電子部品（積層セラミックコンデンサ）１００を示す断面図である。
【図２】従来の導電性ペーストを使用して外部電極を形成した、セラミック電子部品（積層セラミックコンデンサ）２００を示す断面図である。
【図３】上記従来のセラミック電子部品（積層セラミックコンデンサ）２００において、外部電極にリフトオフが発生した状態を示す部分断面図である。
【図４】上記従来のセラミック電子部品（積層セラミックコンデンサ）２００において、塗布された導電性ペーストを焼成して外部電極を形成する場合に、導電性ペーストに生じる応力を示した部分断面図である。
【発明を実施するための形態】
【００３５】
以下、本発明を実施するための形態について説明する。
［導電性ペーストの構成］
本実施形態にかかる導電性ペーストは、導電性金属粉末、ガラスフリット、ビヒクルを含有する。
【００３６】
導電性金属粉末の焼結開始温度（℃）と、ガラスフリットのガラス転移点Ｔｇ（℃）とは、
（ガラスフリットのＴｇ）−（導電性金属粉末の焼結開始温度）＜１００
の関係を満たす。
［導電性ペーストの製造］
本実施形態にかかる導電性ペーストは、たとえば、次の方法により製造される。
【００３７】
まず、導電性金属粉末として、溶融したＣｕの中に、所定量のＰを投入して、水アトマイズ法によりＣｕ粉を作製する。
【００３８】
Ｃｕ粉の焼結開始温度は、Ｃｕ粉中の微量成分であるＰ量を変化させることにより調整することができる。なお、Ｃｕ粉の焼結開始温度は、圧粉体を、ＴＭＡで測定して求める（測定条件：１０℃／分、窒素雰囲気中、室温〜１０００℃）。
【００３９】
アトマイズ法によれば、真球状のＣｕ粉を得ることができるため、これを使用した導電性ペーストは、ペースト乾燥膜の金属充填率が高くなる。したがって、セラミック電子部品の外部電極の形成に使用した場合、緻密性の高い電極膜を得ることができる。また、アトマイズ法によって作製されたＣｕ粉は、合成過程において、炭素を含有することがないため、金属膜に、Ｃｕ粉中の炭素に起因してブリスタが発生することがない。
【００４０】
ガラスフリットは、軟化点が５００℃〜７００℃の、Ｓｉ‐Ｂ‐Ｚｎ系ガラスにより作製する。ガラスの綱目構成元素は、Ｓｉ、Ｂとし、軟化点を調整するために、アルカリ金属（Ｌｉ、Ｎａなど）を添加する。また、耐酸性を上げるために（外部電極中のガラスの耐めっき溶解性を上げるために）Ｔｉを添加する。
【００４１】
ガラスフリットのガラス転移点（Ｔｇ）は、ＳｉとＢの割合を変化させることにより調整することができる。一般的に、Ｂの割合が増えると、ガラス転移点は低下する。
【００４２】
まず、ガラスフリットの原料として、各元素の酸化物を用意する。次に、各酸化物を所定量混合し、１５００℃で、２０分間、ガラス溶融炉で熱処理しながら、混合、撹拌し、その後、冷却して、ガラスを作製する。そして、作製されたガラスを乾式で粉砕し、ガラスフリットを得る。なお、得られたガラスのガラス転移点は、ＴＧ‐ＤＴＡを測定して確認する。
【００４３】
ビヒクルは、アクリル樹脂を、ターピネオールを主成分とする有機溶剤に溶解させて作製する。
【００４４】
以上からなる、Ｃｕ粉、ガラスフリット、ビヒクルを、それぞれ、所定量秤量し、３本ロールで分散、混合して、本実施形態にかかる導電性ペーストを得る。
【００４５】
導電性ペースト中のガラス量は、固形分（Ｃｕ粉およびガラスフリット）に対して、２０体積％とする。ガラス量が２２体積％以上では、外部電極を形成した場合に、電極膜の表面にガラスが偏析し、めっき不良が発生する。ガラス量が１８体積％以下になると、外部電極の緻密性が低下し、耐湿負荷試験において、絶縁抵抗が低下する不良がみられる。したがって、導電性ペースト中のガラス量は、固形分に対して、１８体積％より多く、２２体積％未満が適当である。
【００４６】
導電性ペーストの粘度は、Ｅ型粘度計において、２５℃、１ｒｐｍの値で、２０Ｐａ・ｓに調整する。粘度が１０Ｐａ・ｓ未満では、セラミック素子の側面における導電性ペーストの厚みが小さくなり、リフトオフは抑制されるが、セラミック素子の稜線部における導電性ペーストの厚みも小さくなってしまい、その部分で外部電極の耐候性が低下してしまうため、耐湿負荷試験で、絶縁抵抗の劣化がみられる。粘度が３０Ｐａ・ｓより大きくなると、塗布後形状がツノ形状になり、欠き取り時にクワレも発生するため、塗布形状の安定性を確保することができず、外部電極に局所的なガラスの偏析、厚みの小さい部分、緻密性不足などが発生して、耐候性が低下する。したがって、導電性ペーストの粘度は、１０Ｐａ・ｓ以上、３０Ｐａ・ｓ以下が適当である。
［積層セラミックコンデンサの構造］
本実施形態においては、セラミック電子部品として、積層セラミックコンデンサ１００を製造した。
【００４７】
図１に、積層セラミックコンデンサ１００を示す。
【００４８】
積層セラミックコンデンサ１００は、Ｂａ、Ｔｉを主成分とするセラミックからなる、直方体形状のセラミック素子１を備える。
【００４９】
セラミック素子１の内部には、セラミック素子１の一方の端部に引出された複数の内部電極２と、セラミック素子１の他方の端部に引出された複数の内部電極３とが、交互に、セラミック層４を介して形成されている。内部電極２、３は、Ｎｉを主成分としている。
【００５０】
セラミック素子１の一方の端部には、内部電極２と接続された外部電極５が形成されている。セラミック素子１の他方の端部には、内部電極３と接続された外部電極６が形成されている。外部電極５、６は、それぞれ、セラミック素子１の端面から、その端面に続く４つの側面に跨って、キャップ状に形成されている。この外部電極５、６は、上述した、本発明にかかる導電性ペーストを使用して形成されている。
【００５１】
外部電極５、６上には、それぞれ、２層からなるめっき層が形成されている。まず、第１層として、Ｎｉめっき層７、８が形成されている。Ｎｉめっき層７、８は、実装時のはんだクワレを抑制するために形成されたものである。そして、Ｎｉめっき層７、８上には、第２層として、それぞれ、Ｓｎめっき層９、１０が形成されている。Ｓｎめっき層９、１０は、はんだ付け性を向上させるために形成されたものである。
［積層セラミックコンデンサの製造］
積層セラミックコンデンサ１００は、たとえば、次の方法で製造される。
【００５２】
まず、Ｂａ、Ｔｉを主成分とする誘電体セラミックで形成された、複数の素子用の大きなマザーグリーンシートを複数枚準備する。
【００５３】
次に、複数枚のマザーグリーンシートのうち所定枚数のマザーグリーンシートの表面に、Ｎｉを主成分とする内部電極用の導電性ペーストで、内部電極のパターンを形成する。
【００５４】
次に、内部電極のパターンが形成されたマザーグリーンシートと、内部電極のパターンが形成されていないマザーグリーンシートとを、所定の枚数、所定の順番に積層し、圧着したうえで、切断し、個々の未焼成のチップを得る。
【００５５】
次に、未焼成のチップを、バッチ炉を使用して、還元性雰囲気中において、所定のプロファイルで焼成して、セラミック素子１を得る。
【００５６】
次に、上述した、本発明にかかる導電性ペーストを、ディッピングにより、セラミック素子１の両端面に塗布する。セラミック素子１が、縦２．０ｍｍ、横１．２ｍｍ、高さ１．２ｍｍのサイズ（端面の面積＝１．４４ｍｍ2）場合には、塗布された導電性ペーストの膜厚は、セラミック素子１の端面において最大８０μｍ程度、側面において最大４０μｍ程度になる。
【００５７】
次に、導電性ペーストを塗布したセラミック素子１を、ベルト炉を使用して、中性から還元性雰囲気中において、最高温度８００℃〜９００℃を１０分間保持し、外部電極５、６を形成する。
【００５８】
最後に、外部電極５、６上に、電解めっきにより、Ｎｉめっき層７、８を形成し、さらにＮｉめっき層７、８上に、同じく電解めっきにより、Ｓｎめっき層９、１０を形成し、積層セラミックコンデンサ１００を完成させる。
【００５９】
以上、本発明の実施形態にかかる導電性ペースト、電子部品（積層セラミックコンデンサ）の製造方法について説明した。しかしながら、本発明が上述の内容に限定されることはなく、本発明の主旨に沿って、種々の変形をなすことができる。
【００６０】
たとえば、導電ペーストの導電性金属粉末にＣｕ粉を用いたが、これに代えて、たとえば、Ｎｉ粉、Ａｇ粉、Ａｕ粉などを用いても良い。
【００６１】
また、ガラスフリットの主材料、添加物、ビヒクル、溶剤なども任意であり、上述のものには限定されない。
【００６２】
また、製造されるセラミック電子部品も、コンデンサに代えて、たとえば、コイル、抵抗、サーミスタなどであっても良い。さらに、外部電極の表面にめっき層を形成するか否か、形成する場合の種類や層数なども任意であり、上述した内容には限定されない。
【実験例】
【００６３】
（実験例１）
本発明の効果を確認するため、次の実験をおこなった。
【００６４】
導電性金属粉末としてＣｕ粉を用い、このＣｕ粉の焼結開始温度と、ガラスフリットのガラス転移点（Ｔｇ）とを変化させ、他の条件は上述した実施形態と同じにして、４０種類の導電性ペーストを作製した。
【００６５】
Ｃｕ粉の焼結開始温度は、５００℃、５５０℃、６００℃、６５０℃に変化させた。なお、焼結開始温度の変化は、上述のとおり、Ｐの添加量を変化させることによりおこなった。
【００６６】
ガラスフリットのガラス転移点は、５００℃、５５０℃、５９５℃、６００℃、６４５℃、６５０℃、６９５℃、７００℃、７４５℃、７５０℃に変化させた。なお、ガラス転移点の変化は、上述のとおり、ガラスの綱目構成元素である、Ｓｉ、Ｂの割合を変化させることによりおこなった。
【００６７】
これらの４０種類の導電性ペーストを外部電極の形成に使用して、上述した実施形態と同じ方法で、縦２．０ｍｍ、横１．２ｍｍ、高さ１．２ｍｍのサイズの積層セラミックコンデンサを製造した。そして、各積層セラミックコンデンサについて、外部電極におけるリフトオフ発生率と、耐湿性負荷試験での絶縁抵抗劣化率とを調べた。
【００６８】
リフトオフ発生率は、セラミック素子の側面における外部電極の先端を観察し、一部にでもセラミック素子からの剥離のあるものをリフトオフ発生として、リフトオフ発生率を算出した（ｎ＝１０００）。
【００６９】
耐湿性負荷試験での絶縁抵抗劣化率は、７０℃、相対湿度９５％、６．３Ｖの条件で、１０００時間放置し、絶縁抵抗をモニタリングし、絶縁抵抗が１０6Ωを下回ったものを絶縁抵抗劣化として、絶縁抵抗劣化率を算出した（ｎ＝７０）。
【００７０】
表１に、各積層セラミックコンデンサの、リフトオフ発生率と、耐湿性負荷試験での絶縁抵抗劣化率とを示す。なお、表１において、※の付されていないものが本発明にかかる実施例、※の付されたものが本発明の範囲外の比較例である。
【００７１】
【表１】
0005531691.tif 000002
【００７２】
実施例はいずれも、リフトオフ発生率０％、耐湿性負荷試験における絶縁抵抗劣化率０％であり、導電性ペーストを、本発明の規定する金属粉の焼結開始温度とガラスフリットのガラス転移点との関係にすれば、比較的大きな素子からなるセラミック電子部品の外部電極の形成に使用しても、耐候性に優れた、信頼性の高い外部電極を形成できることがわかった。
【００７３】
一方、比較例は、リフトオフの発生、および耐湿性負荷試験における絶縁抵抗劣化が生じており、実用上問題があることがわかった。
（実験例２）
使用する導電性金属粉末をＡｇ粉にした以外は実験例１と同様にして、積層セラミックコンデンサを作製し、その外部電極におけるリフトオフ発生率と、耐湿性負荷試験での絶縁抵抗劣化率とを調べた。その結果を表２に示す。
【００７４】
【表２】
0005531691.tif 000003
【００７５】
表２に示すように、実施例はいずれも、リフトオフ発生率０％、耐湿性負荷試験における絶縁抵抗劣化率０％であり、導電性ペーストを、本発明の規定する金属粉の焼結開始温度とガラスフリットのガラス転移点との関係にすれば、比較的大きな素子からなるセラミック電子部品の外部電極の形成に使用しても、耐候性に優れた、信頼性の高い外部電極を形成できることがわかった。
【００７６】
一方、比較例は、リフトオフの発生、および耐湿性負荷試験における絶縁抵抗劣化が生じており、実用上問題があることがわかった。
（実験例３）
使用する導電性金属粉末をＮｉ粉にした以外は実験例１と同様にして、積層セラミックコンデンサを作製し、その外部電極におけるリフトオフ発生率と、耐湿性負荷試験での絶縁抵抗劣化率とを調べた。その結果を表３に示す。
【００７７】
【表３】
0005531691.tif 000004
【００７８】
表３に示すように、実施例はいずれも、リフトオフ発生率０％、耐湿性負荷試験における絶縁抵抗劣化率０％であり、導電性ペーストを、本発明の規定する金属粉の焼結開始温度とガラスフリットのガラス転移点との関係にすれば、比較的大きな素子からなるセラミック電子部品の外部電極の形成に使用しても、耐候性に優れた、信頼性の高い外部電極を形成できることがわかった。
【００７９】
一方、比較例は、リフトオフの発生、および耐湿性負荷試験における絶縁抵抗劣化が生じており、実用上問題があることがわかった。
（実験例４）
導電性金属粉末として使用するＣｕ粉の粒度分布を示す指標である（Ｄ90−Ｄ10）／Ｄ50を変えて、実験例１の試料番号１４の条件で積層セラミックコンデンサを作製し、その外部電極の焼結密度を測定した。その結果を表４に示す。
【００８０】
【表４】
0005531691.tif 000005
【００８１】
表４に示すように、（Ｄ90−Ｄ10）／Ｄ50が０．５〜１．７の範囲にあるものは、焼結密度が８７％以上と十分に高い値となることがわかる。
【符号の説明】
【００８２】
１：セラミック素子
２、３：内部電極
４：セラミック層
５、６：外部電極
７、８：めっき層（第１層）
９、１０：めっき層（第２層）
【図１】
0005531691.tif 000006
【図２】
0005531691.tif 000007
【図３】
0005531691.tif 000008
【図４】
0005531691.tif 000009