(57)【特許請求の範囲】
【請求項１】
絶縁性基材上に、金属配線と、金属配線を覆う無機絶縁膜と、無機絶縁膜を覆う有機絶縁膜と、有機絶縁膜上に形成された導電膜とが設けられており、
上記金属配線には、無機絶縁膜および有機絶縁膜を介さずに上記導電膜が直接積層された領域が設けられており、
上記導電膜は、上記有機絶縁膜の端面および無機絶縁膜の端面を覆って上記領域に延設されており、
上記領域に対向する有機絶縁膜の端面は、上記領域に対向する無機絶縁膜の端面よりも上記領域から離れているとともに、
半導体層を備えた駆動素子を備え、
上記領域に対向する有機絶縁膜の端面と無機絶縁膜との間に、上記半導体層と同層に設けられた半導体層が設けられており、
上記領域は、外部機器との接続のための端子部であり、
上記有機絶縁膜における上記領域に対向する側の端部と上記金属配線との間には他の金属配線が存在せず、
上記駆動素子における半導体層と同層に設けられた半導体層は、上記領域における導電膜上に設けられる外部機器との接着層の形成領域まで延設されていることを特徴とする配線基板。
【請求項２】
上記金属配線は、銅またはその合金を含んでいることを特徴とする請求項１に記載の配線基板。
【請求項３】
請求項１または２に記載の配線基板を備えていることを特徴とする表示パネル。
【請求項４】
上記配線基板と、上記配線基板よりも小さな面積を有する対向基板とがシール剤を介して貼り合わされており、
上記領域は、上記シール剤で囲まれた領域の外側に設けられていることを特徴とする請求項３記載の表示パネル。
【請求項５】
請求項３または４に記載の表示パネルを備えていることを特徴とする表示装置。
【請求項６】
絶縁性基材上に金属配線を形成する金属配線形成工程と、
上記金属配線を覆う無機絶縁膜を形成する無機絶縁膜形成工程と、
上記無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、
上記有機絶縁膜をマスクとして上記無機絶縁膜をパターニングして上記金属配線の一部を露出させる無機絶縁膜パターニング工程と、
上記有機絶縁膜上に、上記有機絶縁膜の端面および無機絶縁膜の端面を覆い、露出した金属配線に接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、
上記無機絶縁膜パターニング工程と導電膜形成工程との間に、上記無機絶縁膜を覆う有機絶縁膜をエッチバックして、上記金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する無機絶縁膜の端面から遠ざける有機絶縁膜部分除去工程を備えていることを特徴とする配線基板の製造方法。
【請求項７】
絶縁性基材上に第１の金属配線を形成する第１の金属配線形成工程と、
上記第１の金属配線を覆う第１の無機絶縁膜を形成する第１の無機絶縁膜形成工程と、
上記第１の無機絶縁膜上に第２の金属配線を形成する第２の金属配線形成工程と、
上記第２の金属配線を覆う第２の無機絶縁膜を形成する第２の無機絶縁膜形成工程と、
上記第２の無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、
上記有機絶縁膜をマスクとして上記第１および第２の無機絶縁膜をパターニングして開口部を形成することにより、該開口部内で、上記第１および第２の金属配線の一部を露出させる無機絶縁膜パターニング工程と、
上記有機絶縁膜上に、上記有機絶縁膜の端面および上記第１および第２の無機絶縁膜の端面を覆い、露出した第１および第２の金属配線にそれぞれ接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、
上記無機絶縁膜パターニング工程と導電膜形成工程との間に、上記第１および第２の無機絶縁膜を覆う有機絶縁膜をエッチバックして、上記第１および第２の金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する第１および第２の無機絶縁膜の端面から遠ざける有機絶縁膜部分除去工程を備えていることを特徴とする配線基板の製造方法。
【請求項８】
絶縁性基材上に第１の金属配線を形成する第１の金属配線形成工程と、
上記第１の金属配線を覆う第１の無機絶縁膜を形成する第１の無機絶縁膜形成工程と、
上記第１の無機絶縁膜上に第２の金属配線を形成する第２の金属配線形成工程と、
上記第２の金属配線を覆う第２の無機絶縁膜を形成する第２の無機絶縁膜形成工程と、
上記第２の無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、
上記有機絶縁膜をマスクとして上記第１および第２の無機絶縁膜をパターニングして開口部を形成することにより、該開口部内で、上記第１および第２の金属配線の一部を露出させる無機絶縁膜パターニング工程と、
上記有機絶縁膜上に、上記有機絶縁膜の端面および上記第１および第２の無機絶縁膜の端面を覆い、露出した第１および第２の金属配線にそれぞれ接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、
上記第１の金属配線形成工程と第１の無機絶縁膜形成工程との間に、上記第１の無機絶縁膜上に、上記第１の金属配線に重畳するように、上記第１の無機絶縁膜のパターニングにおけるマスクとして機能するマスク層を形成するマスク層形成工程を備え、
上記有機絶縁膜形成工程で上記有機絶縁膜の端面が上記マスク層上に位置するように上記有機絶縁膜をパターン形成するとともに、上記無機絶縁膜パターニング工程で上記有機絶縁膜およびマスク層をマスクとして上記第１および第２の無機絶縁膜をパターニングすることで、上記第１の金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する第１の無機絶縁膜の端面から遠ざけるとともに、
上記無機絶縁膜パターニング工程と導電膜形成工程との間に、上記第２の無機絶縁膜を覆う有機絶縁膜をエッチバックして、上記第２の金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、該領域に対向する第２の無機絶縁膜の端面から遠ざける有機絶縁膜部分除去工程をさらに備えていることを特徴とする配線基板の製造方法。
【請求項９】
絶縁性基材上に金属配線を形成する金属配線形成工程と、
上記金属配線を覆う無機絶縁膜を形成する無機絶縁膜形成工程と、
上記無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、
上記有機絶縁膜をマスクとして上記無機絶縁膜をパターニングして上記金属配線の一部を露出させる無機絶縁膜パターニング工程と、
上記有機絶縁膜上に、上記有機絶縁膜の端面および無機絶縁膜の端面を覆い、露出した金属配線に接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、
上記無機絶縁膜形成工程と有機絶縁膜形成工程との間に、上記無機絶縁膜上に、上記金属配線に重畳するように、上記無機絶縁膜のパターニングにおけるマスクとして機能するマスク層を形成するマスク層形成工程を備え、
上記マスク層は、上記配線基板に設けられる駆動素子の半導体層と同層に設けられた半導体層であり、
上記露出した金属配線に上記導電膜が直接積層された領域は、外部機器との接続のための端子部であり、
上記有機絶縁膜における上記端子部に対向する側の端部と上記金属配線との間には他の金属配線が存在せず、
上記マスク層形成工程では、上記駆動素子の半導体層と同層に設けられた半導体層を、上記端子部における導電膜上に設けられる外部機器との接着層の形成領域となる領域まで延設するとともに、
上記有機絶縁膜形成工程では、上記有機絶縁膜の端面が上記マスク層上に位置するように上記有機絶縁膜をパターン形成するとともに、上記無機絶縁膜パターニング工程で上記有機絶縁膜およびマスク層をマスクとして上記無機絶縁膜をパターニングすることで、上記金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する無機絶縁膜の端面から遠ざけることを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、耐腐食性に優れた配線基板およびその製造方法、表示パネル、並びに表示装置に関するものである。
【背景技術】
【０００２】
近年、液晶、有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）、無機ＥＬ等の表示媒体を用いた表示装置が急速に普及してきている。これら表示装置のなかでも、アクティブマトリクス型の表示装置は、応答速度が速く、多階調表示が容易であることから、広く一般的に用いられている。【０００３】
アクティブマトリクス型の表示装置は、多数の画素がマトリクス状に配列されたアクティブマトリクス基板と、これに対向するように配置された対向基板とを備えている。【０００４】
アクティブマトリクス基板は、対向基板に対して面積が大きく形成されている。これらアクティブマトリクス基板と対向基板とは、対向基板の端縁に沿って設けられた図示しないシール剤によって、互いに貼り合わされている。これらアクティブマトリクス基板と対向基板との間には、上記した各種表示媒体からなる表示媒体層が挟持されている。【０００５】
アクティブマトリクス基板には、上記シール剤で囲まれたセルの内部で、複数の走査配線と複数の信号配線とが交差するように配置されている。これら走査配線と信号配線との交差部近傍には、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を有する画素部がそれぞれ形成されている。【０００６】
上記アクティブマトリクス基板周辺部の、上記対向基板からはみ出した領域には、接続部として、上記セル内部の画素部から引き出された金属配線からなる引き出し配線および端子部（端子電極）が形成されている。このような表示装置においては、ＴＦＴと、駆動用集積回路等の外部の駆動回路との接続が必要となる。【０００７】
ＴＦＴと、外部の駆動回路との接続は、上記端子電極を、駆動用集積回路が搭載されたＴＣＰ（Tape Carrier Package：テープキャリアパッケージ）等の可撓性配線基板に接続することにより行われる。上記端子電極と可撓性配線基板との接続には、一般的には、ＡＣＦ（Anisotropic Conductive Film：異方性導電フィルム）が用いられる。【０００８】
しかしながら、一般的に、上記アクティブマトリクス基板と対向基板との間のシール剤形成領域と、上記接続部におけるＡＣＦの貼り付け位置との間には、実装上の制約から、数ｍｍの距離がある。したがって、このシール剤形成領域とＡＣＦの貼り付け位置との間の領域の金属配線は露出状態にある。このため、この領域では、上記金属配線に水分や異物等が付着し易く、上記金属配線が腐食するという問題が生じている。【０００９】
そこで、このような問題を解決する方法として、例えば特許文献１および特許文献２に記載の手法が提案されている。【００１０】
図２１は、特許文献１に記載のアクティブマトリクス基板における接続部の構成を示す断面図である。【００１１】
図２１に示すように、アクティブマトリクス基板を構成するガラス基板３０１の端部に設けられた接続部には、表示部から下層金属配線３０２が引き出されている。下層金属配線３０２は、層間絶縁膜３０３（平坦化膜）によって被覆されている。層間絶縁膜３０３上に形成された上層金属配線３０５は、層間絶縁膜３０３に形成されたコンタクトホール３０４を介して下層金属配線３０２と接続されている。上層金属配線３０５は透明導電膜３０６によって完全に被覆されている。透明導電膜３０６上には保護絶縁膜３０７が形成されている。上記保護絶縁膜３０７には、上層金属配線３０５における端子部（端子電極）において、開口が設けられている。この端子部には、可撓性配線基板３１１の銅箔配線３１２がＡＣＦ３１０によって接続されている。【００１２】
特許文献１では、透明導電膜３０６の下に形成された金属配線の腐食を防止するために、保護絶縁膜３０７またはＡＣＦ３１０によって保護されていない部分の上層金属配線３０５を除去している。【００１３】
また、図２２は、特許文献２に記載のアクティブマトリクス基板における接続端子部の構成を示す平面図である。【００１４】
図２２に示すように、アクティブマトリクス基板を構成するガラス基板４０１上には、画素部から走査配線４０２が延設されて、対向基板４１１との間に設けられたシール剤４１２の外側に引き出されている。走査配線４０２の端部は、高分子フィルム等からなる外部の可撓性配線基板４２０との接続用の端子電極４０３（ゲート入力端子）となっている。【００１５】
特許文献２では、シール剤４１２の外側において露出している走査配線４０２にスリット４０４を形成することで、この露出状態にある走査配線４０２を複数本に分離している。【００１６】
これにより、特許文献２では、走査配線４０２が結露等により浸漬された場合に、スリット４０４によって浸食の進行を抑制している。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】日本国公開特許公報「特開平８−６０５９号公報（１９９６年１月１２日公開）」
【特許文献２】日本国公開特許公報「特開平８−８２８０５号公報（１９９６年３月２６日公開）」
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記特許文献１は、上記したように金属配線を部分的に除去する構造である。このため、特許文献１に記載の構造を実現しようとすると、製造の際に必要となるマスクの枚数が増加し、製造にかかる費用が高くなる。【００１９】
また、特許文献２のように、露出状態にある走査配線４０２にスリット４０４を形成した場合、走査配線４０２の浸食の進行を抑制することはできる。しかしながら、特許文献２は、浸食そのものを防止するものではない。このため、上記した問題の根本的な解決にはならない。【００２０】
特に、近年、表示装置の高精細化、大画面化に伴い、金属配線の低抵抗化が図られている。そのため、近年、これまで使用されていたＣｒ（クロム）等の耐食性のある配線材料から、Ａｌ（アルミニウム）、Ｃｕ（銅）等の低抵抗ではあるが耐食性に乏しい配線材料が多く用いられるようになってきている。【００２１】
前記したように、接続部とセル内部の画素部とには、同じ金属配線が使用されている。このため、金属配線にＣｕ等の低抵抗配線材料を用いた場合に、該金属配線に接触する層間絶縁膜（平坦化膜）の端面を覆うＩＴＯ等の透明電極に欠陥があると、この層間絶縁膜および下層のゲート絶縁膜等の絶縁膜の端面部分から上記金属配線が腐食し、断線等の問題が発生する場合がある。【００２２】
この理由としては、以下のように考えられる。つまり、上記したように樹脂材料からなる層間絶縁膜（つまり、有機絶縁膜）は、無機絶縁膜のように緻密な構造を有しておらず、ドライエッチングによってその表面が粗くなる。このように表面が粗い層間絶縁膜上にＩＴＯ等の透明導電膜を形成した場合、欠陥の無い透明導電膜が形成されず、下層の絶縁膜の端面から水分等が侵入し、これが腐食の原因となる。【００２３】
しかしながら、特許文献１および特許文献２には、このように透明導電膜を積層する下層（下地）の表面状態による差異については、何の言及もされていない。【００２４】
本発明は上記問題点に鑑みてなされたものであり、その目的は、上記したように有機絶縁膜の端面を覆う透明導電膜の欠陥に起因する金属電極の腐食を防止することができる配線基板およびその製造方法、表示パネル、並びに表示装置を提供することにある。
【課題を解決するための手段】
【００２５】
本発明にかかる配線基板は、上記の課題を解決するために、絶縁性基材上に、金属配線と、金属配線を覆う無機絶縁膜と、無機絶縁膜を覆う有機絶縁膜と、有機絶縁膜上に形成された導電膜とが設けられており、上記金属配線には、無機絶縁膜および有機絶縁膜を介さずに上記導電膜が直接積層された領域が設けられており、上記導電膜は、上記有機絶縁膜の端面および無機絶縁膜の端面を覆って上記領域に延設されており、上記領域に対向する有機絶縁膜の端面は、上記領域に対向する無機絶縁膜の端面よりも上記領域から離れていることを特徴としている。【００２６】
例えば上記配線基板における外部機器との接続部や配線接続部等、上記金属配線に、無機絶縁膜および有機絶縁膜を介さずに上記導電膜が直接積層された領域を設けるためには、上記有機絶縁膜をパターニングし、この有機絶縁膜をマスクとして無機絶縁膜をドライエッチングする等の工程が必要である。このため、上記構成を有する配線基板における有機絶縁膜の表面は、上記導電膜の形成の前にダメージを受けている。このため、上記有機絶縁膜に接触する部分の上記導電膜は、緻密に形成されず、この部分に欠陥が発生する可能性がある。【００２７】
しかしながら、上記の構成によれば、たとえ上記導電膜に、該導電膜が有機絶縁膜を覆う部分で欠陥が発生したとしても、該欠陥と、その下層の無機絶縁膜が上記導電膜と接触する部分との間の距離は、大きく保たれている。このため、腐食促進成分の侵入・回り込みが防止される。【００２８】
したがって、上記の構成によれば、上記有機絶縁膜上の導電膜に欠陥が発生したとしても、上記有機絶縁膜の表面の状態に起因する上記金属配線の腐食および断線を防止することができる。【００２９】
したがって、上記の構成によれば、上記有機絶縁膜の端面を覆う透明導電膜の欠陥に起因する金属電極の腐食を防止することができる、耐腐食性に優れた配線基板を提供することができる。【００３０】
また、上記の構成によれば、上記領域に対向する無機絶縁膜の端面と、該無機絶縁膜を覆う有機絶縁膜の端面とは、互いに離間している。このため、上記無機絶縁膜と有機絶縁膜との間には、段差が生じている。このため、上記の構成によれば、上記有機絶縁膜の表面から上記領域にかけて設けられた上記導電膜が跨ぐ段差を段階的なものとすることができる。この結果、上記導電膜の被覆性を向上させることもできる。【００３１】
また、本発明にかかる表示パネルは、上記配線基板を備えている。本発明にかかる表示装置は、上記表示パネルを備えている。これにより、上記有機絶縁膜の端面を覆う透明導電膜の欠陥に起因する金属電極の腐食を防止することができる、耐腐食性に優れた表示パネルおよび表示装置を提供することができる。【００３２】
本発明にかかる配線基板の製造方法は、上記の課題を解決するために、絶縁性基材上に金属配線を形成する金属配線形成工程と、上記金属配線を覆う無機絶縁膜を形成する無機絶縁膜形成工程と、上記無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、上記有機絶縁膜をマスクとして上記無機絶縁膜をパターニングして上記金属配線の一部を露出させる無機絶縁膜パターニング工程と、上記有機絶縁膜上に、上記有機絶縁膜の端面および無機絶縁膜の端面を覆い、露出した金属配線に接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、上記無機絶縁膜形成工程と有機絶縁膜形成工程との間に、上記無機絶縁膜上に、上記金属配線に重畳するように、上記無機絶縁膜のパターニングにおけるマスクとして機能するマスク層を形成するマスク層形成工程を備え、上記有機絶縁膜形成工程で上記有機絶縁膜の端面が上記マスク層上に位置するように上記有機絶縁膜をパターン形成するとともに、上記無機絶縁膜パターニング工程で上記有機絶縁膜およびマスク層をマスクとして上記無機絶縁膜をパターニングすることで、上記金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する無機絶縁膜の端面から遠ざけることを特徴としている。【００３３】
また、本発明にかかる配線基板の製造方法は、上記の課題を解決するために、絶縁性基材上に金属配線を形成する金属配線形成工程と、上記金属配線を覆う無機絶縁膜を形成する無機絶縁膜形成工程と、上記無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、上記有機絶縁膜をマスクとして上記無機絶縁膜をパターニングして上記金属配線の一部を露出させる無機絶縁膜パターニング工程と、上記有機絶縁膜上に、上記有機絶縁膜の端面および無機絶縁膜の端面を覆い、露出した金属配線に接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、上記無機絶縁膜パターニング工程と導電膜形成工程との間に、上記無機絶縁膜を覆う有機絶縁膜をエッチバック（例えばアッシング、または有機絶縁膜形成時のハーフ露光を併用したアッシング）して、上記金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する無機絶縁膜の端面から遠ざける有機絶縁膜部分除去工程を備えていることを特徴としている。【００３４】
また、本発明にかかる配線基板の製造方法は、上記の課題を解決するために、絶縁性基材上に第１の金属配線を形成する第１の金属配線形成工程と、上記第１の金属配線を覆う第１の無機絶縁膜を形成する第１の無機絶縁膜形成工程と、上記第１の無機絶縁膜上に第２の金属配線を形成する第２の金属配線形成工程と、上記第２の金属配線を覆う第２の無機絶縁膜を形成する第２の無機絶縁膜形成工程と、上記第２の無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、上記有機絶縁膜をマスクとして上記第１および第２の無機絶縁膜をパターニングして開口部を形成することにより、該開口部内で、上記第１および第２の金属配線の一部を露出させる無機絶縁膜パターニング工程と、上記有機絶縁膜上に、上記有機絶縁膜の端面および上記第１および第２の無機絶縁膜の端面を覆い、露出した第１および第２の金属配線にそれぞれ接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、上記無機絶縁膜パターニング工程と導電膜形成工程との間に、上記第１および第２の無機絶縁膜を覆う有機絶縁膜をエッチバック（例えばアッシング、または有機絶縁膜形成時のハーフ露光を併用したアッシング）して、上記第１および第２の金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する第１および第２の無機絶縁膜の端面から遠ざける有機絶縁膜部分除去工程を備えていることを特徴としている。【００３５】
また、本発明にかかる配線基板の製造方法は、上記の課題を解決するために、絶縁性基材上に第１の金属配線を形成する第１の金属配線形成工程と、上記第１の金属配線を覆う第１の無機絶縁膜を形成する第１の無機絶縁膜形成工程と、上記第１の無機絶縁膜上に第２の金属配線を形成する第２の金属配線形成工程と、上記第２の金属配線を覆う第２の無機絶縁膜を形成する第２の無機絶縁膜形成工程と、上記第２の無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、上記有機絶縁膜をマスクとして上記第１および第２の無機絶縁膜をパターニングして開口部を形成することにより、該開口部内で、上記第１および第２の金属配線の一部を露出させる無機絶縁膜パターニング工程と、上記有機絶縁膜上に、上記有機絶縁膜の端面および上記第１および第２の無機絶縁膜の端面を覆い、露出した第１および第２の金属配線にそれぞれ接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、上記第１の金属配線形成工程と第１の無機絶縁膜形成工程との間に、上記第１の無機絶縁膜上に、上記第１の金属配線に重畳するように、上記第１の無機絶縁膜のパターニングにおけるマスクとして機能するマスク層を形成するマスク層形成工程を備え、上記有機絶縁膜形成工程で上記有機絶縁膜の端面が上記マスク層上に位置するように上記有機絶縁膜をパターン形成するとともに、上記無機絶縁膜パターニング工程で上記有機絶縁膜およびマスク層をマスクとして上記第１および第２の無機絶縁膜をパターニングすることで、上記第１の金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する第１の無機絶縁膜の端面から遠ざけることを特徴としている。【００３６】
上記の各製造方法を用いることで、上記した本発明にかかる配線基板を製造することができる。なお、上記したように、上記領域が、第１の金属配線層と第２の金属配線層との接続領域である場合、上記領域をシール剤の内部に形成する場合には、上記領域をシール剤の外部に設ける場合と比較して、腐食の可能性は低くなる。このため、この場合には、上記したように、マスク層によって第１の金属配線層の腐食のみを防止する構造としてもよい。
【発明の効果】
【００３７】
本発明にかかる配線基板およびその製造方法、液晶パネル、並びに表示装置は、上記したように、金属配線上に、無機絶縁膜および有機絶縁膜を介さずに上記導電膜が直接積層された領域に対向する有機絶縁膜の端面が、上記領域に対向する無機絶縁膜の端面よりも上記領域から離れるように形成される。【００３８】
このため、上記導電膜に、該導電膜が有機絶縁膜を覆う部分で欠陥が発生したとしても、該欠陥と、その下層の無機絶縁膜が上記導電膜と接触する部分との間の距離は、大きく保たれている。このため、腐食促進成分の侵入・回り込みが防止される。【００３９】
したがって、本発明よれば、上記有機絶縁膜上の導電膜に欠陥が発生したとしても、上記有機絶縁膜の表面の状態に起因する上記金属配線の腐食および断線を防止することができる。
【図面の簡単な説明】
【００４０】
【図１】（ａ）は、本発明の実施の一形態にかかるアクティブマトリクス基板における走査配線接続部近傍の概略構成を示す平面図であり、（ｂ）は、（ａ）に示すアクティブマトリクス基板のＡ−Ａ線矢視断面図である。
【図２】本発明の実施の形態１にかかる液晶表示装置の要部の概略構成を示すブロック図である。
【図３】図２に示す液晶表示装置における液晶パネルの概略構成を示す斜視図である。
【図４】図３に示す液晶パネルにおけるアクティブマトリクス基板における要部の配線構造を示す平面図である。
【図５】図１の（ａ）・（ｂ）に示すアクティブマトリクス基板における腐食促進成分の侵入防止効果を説明するための端子電極近傍の断面図である。
【図６】（ａ）〜（ｅ）は、図１に示すアクティブマトリクス基板の製造工程を、工程順に示す、上記アクティブマトリクス基板の断面図である。
【図７】（ａ）〜（ｃ）は、対向基板の製造工程を、工程順に示す断面図である。
【図８】本発明の実施の形態２にかかるアクティブマトリクス基板における走査配線接続部の概略構成を示す平面図である。
【図９】（ａ）は、本発明の実施の形態３にかかるアクティブマトリクス基板の走査配線接続部の他の構成例を示す断面図であり、（ｂ）は、（ａ）に示すアクティブマトリクス基板のＢ−Ｂ線矢視断面図である。
【図１０】（ａ）は、本発明の実施の形態４にかかるアクティブマトリクス基板における走査配線接続部近傍の概略構成を示す平面図であり、（ｂ）は、（ａ）に示すアクティブマトリクス基板のＣ−Ｃ線矢視断面図である。
【図１１】（ａ）〜（ｆ）は、本発明の実施の形態５にかかるアクティブマトリクス基板の製造工程を、工程順に示す、上記アクティブマトリクス基板の断面図である。
【図１２】本発明の実施の形態６にかかるアクティブマトリクス基板における配線接続部の概略構成を示す平面図である。
【図１３】図１２に示すアクティブマトリクス基板のＤ−Ｄ線矢視断面図である。
【図１４】本発明の実施の形態７にかかるアクティブマトリクス基板における配線接続部の概略構成を示す平面図である。
【図１５】（ａ）は、図１４に示すアクティブマトリクス基板２０のＥ−Ｅ線矢視断面図であり、（ｂ）は、図１４に示すアクティブマトリクス基板２０のＦ−Ｆ線矢視断面図である。
【図１６】（ａ）〜（ｆ）は、本発明の実施の形態７にかかるアクティブマトリクス基板の製造工程を、工程順に示す、上記アクティブマトリクス基板２０の断面図である。
【図１７】（ａ）〜（ｆ）は、本発明の実施の形態８にかかるアクティブマトリクス基板の製造工程を、工程順に示す、上記アクティブマトリクス基板の断面図である。
【図１８】（ａ）〜（ｆ）は、本発明の実施の形態９にかかるアクティブマトリクス基板の製造工程を、工程順に示す、上記アクティブマトリクス基板の断面図である。
【図１９】比較用のアクティブマトリクス基板の走査配線接続部近傍の概略構成を示す断面図である。
【図２０】図１９に示す比較用のアクティブマトリクス基板における腐食促進成分の進入経路を示す端子電極近傍の断面図である。
【図２１】特許文献１に記載のアクティブマトリクス基板における接続部の構成を示す断面図である。
【図２２】特許文献２に記載のアクティブマトリクス基板における接続端子部の構成を示す平面図である。
【発明を実施するための形態】
【００４１】
〔実施の形態１〕
本発明の一実施形態について、主に図１の（ａ）・（ｂ）ないし図７の（ａ）〜（ｃ）、図１９、および図２０に基づいて説明すれば以下の通りである。
【００４２】
図２は、本実施の形態にかかる液晶表示装置の要部の概略構成を示すブロック図である。
【００４３】
図２に示すように、本実施の形態にかかる液晶表示装置１は、画素１０がマトリクス状に配された液晶パネル２（表示パネル）と、該液晶パネル２を駆動する駆動回路と、該駆動回路の駆動を制御する制御回路３と、必要に応じて、バックライトユニット（図示せず）等を備えている。
【００４４】
上記液晶パネル２には、複数の走査配線２２と、各走査配線２２にそれぞれ交差する複数の信号配線２７とが設けられ、これら走査配線２２および信号配線２７の組み合わせ毎に画素１０（画素部）が設けられている。また、走査配線２２と同一層には、必要に応じて、補助容量配線２３が、各画素１０を横切って、上記走査配線２２にほぼ平行に延設されている。
【００４５】
また、上記駆動回路は、液晶パネル２における走査配線２２を駆動する走査配線駆動回路４と、信号配線２７を駆動する信号配線駆動回路５と、必要に応じて、補助容量配線２３を駆動する補助容量配線駆動回路６とを備えている。これら走査配線駆動回路４、信号配線駆動回路５、および補助容量配線駆動回路６は、走査配線２２、信号配線２７、および補助容量配線２３に、それぞれ電気的に接続されており、これら金属配線に、外部から独立して電位を与えることができるようになっている。これら駆動回路は、上記制御回路３にそれぞれ電気的に接続されており、該制御回路３から供給される制御信号や映像信号によって制御されている。
【００４６】
図３は、図２に示す液晶表示装置における液晶パネルの概略構成を示す斜視図である。
【００４７】
図３に示すように、液晶パネル２は、図示しない駆動素子（スイッチング素子）が設けられたアクティブマトリクス基板２０（素子基板、配線基板）と、対向基板８０との間に、液晶層９２（図１の（ｂ）参照）が設けられた構成を有している。また、アクティブマトリクス基板２０および対向基板８０における互いの対向面とは反対面側には、図示しない位相差板および偏光板が、必要に応じて設けられている。
【００４８】
図３に示すように、アクティブマトリクス基板２０は、対向基板８０と比較して、面積が大きく形成されている。アクティブマトリクス基板２０と対向基板８０とは、対向基板８０の端縁に沿って設けられたシール剤９１によって、互いに貼り合わされている。
【００４９】
上記液晶層９２を構成する液晶材料は、シール剤９１の内側の領域（つまり、シール剤９１で囲まれたアクティブマトリクス基板２０と対向基板８０とで形成されるセルの内部）に封入されている。
【００５０】
アクティブマトリクス基板２０は、観察者に視認される画像を表示する表示領域４１と、表示領域の外側に設けられ、観察者に画像が視認されない非表示領域４２とを備えている。
【００５１】
アクティブマトリクス基板２０と対向基板８０とが液晶層９２を介して対向する、シール剤９１の内側の領域が表示領域４１である。一方、非表示領域４２は、シール剤９１が設けられたシール部４３と、シール部４３の外側の接続部４４（周辺端子領域）とで構成されている。
【００５２】
上記アクティブマトリクス基板２０の周辺部における、上記対向基板８０からはみ出した領域には、接続部４４として、上記セルの内部（表示領域４１）から引き出された、走査配線２２および信号配線２７等の金属配線の引き出し配線およびそれらの端子部（図４参照）が形成されている。
【００５３】
接続部４４における各端子電極は、ＡＣＦ等により、外部機器、具体的には、前記走査配線駆動回路４、信号配線駆動回路５等の駆動用ＩＣ（集積回路）、駆動用ＬＳＩ（大規模集積回路）、あるいはこれら駆動回路が搭載されたＴＣＰやＣＯＦ（Chip On Film）等の可撓性配線基板（フレキシブルプリント配線基板：ＦＰＣ基板）における配線の出力端子と電気的に接続される。
【００５４】
図４は、図３に示す液晶パネルにおけるアクティブマトリクス基板２０における要部の配線構造を示す平面図である。本実施形態では、上記アクティブマトリクス基板２０として、駆動素子としてＴＦＴを備えたＴＦＴ基板を用いた場合を例に挙げて説明する。
【００５５】
図４に示すように、アクティブマトリクス基板２０には、前記シール剤９１で囲まれたセルの内部で、複数の走査配線２２と複数の信号配線２７とが交差するように配置されている。これら走査配線２２と信号配線２７との交差部近傍には、駆動素子（スイッチング素子）としてＴＦＴ１１を有する画素１０（画素部）がそれぞれ形成されている。各画素１０には、それぞれ画素電極３０が設けられている。
【００５６】
ＴＦＴ１１の走査電極１２は走査配線２２に接続されている。また、信号電極１３は信号配線２７に接続されている。ドレイン電極１４は、ドレイン配線１５を介して上記画素電極３０に電気的に接続されている。これにより、各画素１０において、走査配線２２が選択されると、ＴＦＴ１１が導通し、制御回路３から入力される表示データ信号に基づいて決定される信号電圧が、信号配線駆動回路５により信号配線２７を介して液晶パネル２に印加される。液晶パネル２は、走査配線２２の選択期間が終了してＴＦＴ１１が遮断されている間、理想的には、遮断時の電圧を保持し続ける。
【００５７】
また、走査配線２２と同一層には、前記したように、補助容量配線２３が、各画素１０を横切って、上記走査配線２２にほぼ平行に延設されている。
【００５８】
上記補助容量配線２３上には、ドレイン配線１５から延びる中間電極１６が、画素１０毎に、図示しないゲート絶縁膜２４（図６の（ｅ）参照）を介してドレイン電極１４と同一層に設けられている。
【００５９】
上記中間電極１６は、コンタクトホール１７を介して画素電極３０に電気的に接続されている。上記補助容量配線２３と中間電極１６とは、画素１０毎に形成される補助容量用の電極として機能する。本実施の形態によれば、上記補助容量配線２３と中間電極１６との間に形成される補助容量によって、画素電位を安定させることができる。但し、上記補助容量配線２３および中間電極１６は、必要に応じて形成すればよく、必ずしも必須ではない。
【００６０】
図４に示すように、上記アクティブマトリクス基板２０の接続部４４には、走査配線接続部５０、信号配線接続部６０、配線接続部７０、並びに、必要に応じて、図示しない補助容量配線接続部等が設けられている。
【００６１】
走査配線接続部５０には、走査配線２２が外部の信号を受けるための走査端子５１（端子電極）および走査配線２２の引き出し配線が設けられている。信号配線接続部６０には、信号配線２７が外部の信号を受けるための信号端子６１（端子電極）および信号配線２７の引き出し配線（信号配線２７に接続された接続配線６２）が設けられている。配線接続部７０は、上記走査配線２２が設けられた第１の金属配線層（ゲートメタル層）と、信号配線２７が設けられた第２の金属配線層（ソースメタル層）との電気的な接続に使用される。また、図示しない補助容量配線接続部には、補助容量配線２３が外部の信号を受けるための信号端子（端子電極）が設けられている。
【００６２】
次に、上記アクティブマトリクス基板２０を構成する各層について、図６の（ｅ）を参照して以下に説明する。
【００６３】
なお、以下の説明では、接続部４４における積層構造として、走査配線接続部５０における積層構造を例に挙げて説明する。
【００６４】
しかしながら、信号配線接続部６０における積層構造は、積層構造のみを見れば、走査配線接続部５０における積層構造と同じ構造を有している。つまり、図４に示すように、信号配線２７は、配線接続部７０に設けられたコンタクトホール７１によって、走査配線２２と同層に設けられた接続配線６２に電気的に接続される。
【００６５】
したがって、信号配線２７の端子部は、上記したように、配線接続部７０で、ソースメタル層からゲートメタル層への繋ぎ替え（層替え）を行うことで、走査配線２２と同層に形成される。信号配線接続部６０では、走査配線２２の引き出し配線に代えて、走査配線２２と同層に形成された接続配線６２が設けられている。
【００６６】
なお、上記配線接続部７０は、上記したように、シール剤９１の外側（セル外）に設けられていてもよく、シール剤９１の内部（セル内）に設けられていてもよい。
【００６７】
図６の（ａ）〜（ｅ）は、上記アクティブマトリクス基板２０の製造工程を、工程順に示す、上記アクティブマトリクス基板２０の断面図である。なお、図６の（ａ）〜（ｅ）は、それぞれ、各工程が終了した時点での上記アクティブマトリクス基板２０の非表示領域４２および表示領域４１の断面として、走査配線接続部５０の断面並びに画素１０のＴＦＴ１１近傍の断面を、左右に並べて示している。
【００６８】
本実施形態にかかるアクティブマトリクス基板２０は、図６の（ｅ）に示すように、透明な絶縁性基板（ベース基材、配線保持手段）として、ガラス基板２１を備えている。
【００６９】
なお、上記絶縁性基板としては、必ずしもガラス基板である必要はなく、例えばプラスチック性基板等であってもよい。また、上記絶縁性基板は、必ずしも透明である必要はなく、上記アクティブマトリクス基板２０および対向基板８０の少なくとも一方の絶縁性基板が、透光性を有していればよい。上記絶縁性基板（ベース基材）としては、液晶層等の表示媒質層並びに配線を保持することができさえすれば、特に限定されるものではない。
【００７０】
まず、上記アクティブマトリクス基板２０における表示領域４１の積層構造について説明する。
【００７１】
上記アクティブマトリクス基板２０は、表示領域４１において、ガラス基板２１上に、駆動素子としてＴＦＴ１１が、画素１０毎に設けられた構造を有している。具体的には、ガラス基板２１上に、第１の金属配線層（ゲートメタル層）、ゲート絶縁膜２４、チャネル層２５（半導体層）、電極コンタクト層２６（半導体層）、第２の金属配線層（ソースメタル層）、保護膜２８（パッシベーション膜）、層間絶縁膜２９、画素電極３０がこの順に設けられている。また、上記画素電極３０上には、必要に応じて図示しない配向膜が設けられている。
【００７２】
上記第１の金属配線層は、走査電極１２（例えば上層走査電極１２ｂ／下層走査電極１２ａ）および走査配線２２（例えば上層走査配線２２ｂ／下層走査配線２２ａ）、補助容量配線２３（図４参照：例えば上層補助容量配線／下層補助容量配線）、接続配線６２（図４参照：例えば上層接続配線／下層接続配線）等で構成されている。また、第２の金属配線層は、信号電極１３（例えば上層信号電極１３ｂ／下層信号電極１３ａ）、ドレイン電極１４（例えば上層ドレイン電極１４ｂ／下層ドレイン電極１４ａ）、信号配線２７（図４参照：例えば上層信号配線／下層信号配線）、ドレイン配線１５（図４参照：例えば上層ドレイン配線／下層ドレイン配線）、中間電極１６（図４参照：例えば上層中間電極／下層中間電極）等で構成されている。
【００７３】
ＴＦＴ１１は、図６の（ｅ）に示すように、走査電極１２、ゲート絶縁膜２４、チャネル層２５、電極コンタクト層２６、信号電極１３およびドレイン電極１４が、この順に積層された構造を有している。また、上記ＴＦＴ１１並びに第２の金属配線層の表面は、金属膜の剥離を防止するために、上記したように、保護膜２８で保護されている。
【００７４】
次に、上記アクティブマトリクス基板２０における走査配線接続部５０の積層構造について説明する。
【００７５】
図６の（ｅ）に示すように、走査配線接続部５０には、セルの内部（表示領域２１）から、上記走査電極１２（表示用電極）に接続された走査配線２２が、引き出し配線として延設されている。
【００７６】
走査配線接続部５０における走査配線２２上には、ゲート絶縁膜２４、第１の半導体層３１、保護膜２８、層間絶縁膜２９、透明電極３３が、この順に積層されている。また、上記走査配線２２の端部には、上記走査配線２２上に透明電極３３が直接積層された端子部５５が形成されている。
【００７７】
上記したように、画素部に設けられた走査配線２２、ゲート絶縁膜２４、層間絶縁膜２９は、走査配線接続部５０にまで延設されている。なお、信号配線接続部６０では、画素部に設けられた信号配線２７、ゲート絶縁膜２４、層間絶縁膜２９は、信号配線接続部６０にまで延設されている。これら第１の金属配線層、ゲート絶縁膜２４、層間絶縁膜２９は、表示領域４１と、非表示領域４２（接続部４４）とで、共通して用いられている。
【００７８】
また、図６の（ｅ）に示すように、第１の半導体層３１は、チャネル層２５と同層に形成されている。すなわち、上記第１の半導体層３１は、チャネル層２５と同じ材料で、同時に形成することができる。
【００７９】
また、図６の（ｅ）に示すように、層間絶縁膜２９上に形成された画素電極３０と透明電極３３とは、同層に形成されている。すなわち、透明電極３３は、画素電極３０と同じ材料で、同時に形成することができる。
【００８０】
上記第１の金属配線層および第２の金属配線層は、低抵抗金属膜であることが好ましい。特に、近年、表示装置の高精細化、大画面化に伴い、金属配線の低抵抗化が強く望まれている。
【００８１】
したがって、上記第１の金属配線層および第２の金属配線層を構成する金属材料としては、Ａｌ（アルミニウム）、Ｃｕ（銅）等の低抵抗金属、またはその合金（例えばＣｕ合金；以下、低抵抗金属およびその合金をまとめて単に「低抵抗金属」と称する）が好適に用いられる。
【００８２】
上記第１の金属配線層および第２の金属配線層は、それぞれ、単層構造を有していてもよく、２層構造あるいは３層構造等の積層構造を有していてもよい。このように上記第１の金属配線層および第２の金属配線層を積層構造とすることで、１層のみの場合と比較して断線し難いといった利点がある。
【００８３】
上記したように上記第１の金属配線層および第２の金属配線層を積層構造とする場合、これら第１の金属配線層および第２の金属配線層における上層金属配線層には、上記した低抵抗金属を用いることが好ましい。
【００８４】
一方、下層金属配線層としては、特に限定されないが、例えば、Ｃｒ（クロム）、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、またはそれらの合金（例えばＭｏ−Ｔｉ合金）等を用いることができる。
【００８５】
後述するように、例えばＣｕからなる上層金属配線層の下にＴｉからなる下層金属配線層を設けることにより、上記第１の金属配線層を、ガラス基板２１に良好に密着させることができる。
【００８６】
また、上記ゲート絶縁膜２４および保護膜２８には、ＳｉＮｘ（窒化シリコン）、ＳｉＯ２（二酸化ケイ素）等の無機絶縁膜が用いられる。なお、これら絶縁膜も、単層構造を有していてもよく、積層構造を有していてもよい。
【００８７】
また、上記チャネル層２５および第１の半導体層３１の材料（半導体材料）としては、後述するように、例えばアモルファスシリコンを用いることができる。しかしながら、上記チャネル層２５および第１の半導体層３１としては、これに限定されるものではなく、例えば、Ｉｎ（インジウム）、Ｇａ（ガリウム）、およびＺｎ（亜鉛）を含む酸化物であるＩＧＺＯ（Ｉｎ、Ｇａ、Ｚｎ、Ｏ）；ＺｎＯ（酸化亜鉛）等の酸化物半導体を用いてもよい。
【００８８】
また、電極コンタクト層２６および後述する第２の半導体層３２（図６の（ｂ）参照）としては、後述するように、例えばアモルファスシリコンにｎ型不純物が高濃度にドープされたｎ＋アモルファスシリコン層が用いられる。しかしながら、上記電極コンタクト層２６および第２の半導体層３２としても、これに限定されるものではなく、例えば、上記例示の半導体材料に不純物をドープしてなる半導体層を用いることができる。
【００８９】
また、上記層間絶縁膜２９には、アクリル系樹脂等の有機絶縁膜が用いられる。
【００９０】
また、上記画素電極３０および透明電極３３には、例えば、ＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）、ＩＺＯ（Indium Zinc Oxide：インジウム亜鉛酸化物）等の透明導電膜が用いられる。
【００９１】
なお、上記各層の形成方法（積層方法）は、特に限定されるものではなく、従来公知の各種方法を適用することができる。
【００９２】
上記アクティブマトリクス基板２０は、上記走査配線２２の端子部５５および信号配線２７の図示しない端子部以外の領域で、対向基板８０と貼り合わせられる。なお、上記走査端子５１および信号端子６１と、対向基板８０との間には、上記した引き出し配線による、対向基板８０および外部機器との接続のためのマージンが設けられている。
【００９３】
これら走査端子５１および信号端子６１は、外部機器（具体的には、駆動用ＩＣ、駆動用ＬＳＩ、ＦＰＣ基板等の周辺回路）との接続端子として用いられる。例えば、これら走査端子５１および信号端子６１を、ＦＰＣ基板に接続された駆動用ＬＳＩのパッケージとしてのＴＡＢ（Tape Automated Bonding）テープの端子に接続することで、上記駆動用ＬＳＩにより駆動される液晶表示装置を製造することができる。
【００９４】
次に、接続部４４のうち外部機器との接続に用いられる接続部として、走査配線接続部５０を例に挙げて、走査配線接続部５０、信号配線接続部６０、および図示しない補助容量配線接続部の構成について、図１の（ａ）・（ｂ）を参照して、より詳細に説明する。
【００９５】
なお、以下の説明では、接続部４４のうち、外部機器との接続に用いられる接続部として、走査配線接続部５０を例に挙げて説明する。
【００９６】
しかしながら、前記したように、信号配線２７の端子部は、配線接続部７０で、ソースメタル層からゲートメタル層への繋ぎ替え（層替え）を行うことで、走査配線２２と同層に形成される。同様に、補助容量配線接続部においても、引き出し配線はゲートメタル層にて形成される。このため、これら走査配線接続部５０、信号配線接続部６０、および補助容量配線接続部７０の構造としては、配線の名称が異なるだけで、構造自体は同じである。
【００９７】
このため、例えば、走査配線接続部５０、走査配線２２、走査端子５１、走査電極１２は、それぞれ、信号配線接続部６０、接続配線６２、信号端子６１、信号電極１３と読み替えることができる。また、補助容量配線接続部においても、各金属層（配線）の名称が代わるだけで、同様の読み替えが可能である。
【００９８】
図１の（ａ）は、上記アクティブマトリクス基板２０における走査配線接続部５０近傍の概略構成を示す平面図であり、図１の（ｂ）は、図１の（ａ）に示すアクティブマトリクス基板２０のＡ−Ａ線矢視断面図である。
【００９９】
前記したように、走査配線接続部５０には、シール剤９１で囲まれたセルの内部から、走査配線２２が、引き出し配線として延設されている。
【０１００】
上記走査配線２２は、図１の（ｂ）に示すように、下層走査配線２２ａ上に、上層走査配線２２ｂが設けられた構成を有している。但し、上記走査配線２２は、これに限定されるものではないことは、既に説明した通りである。
【０１０１】
図１の（ａ）・（ｂ）に示すように、上記走査配線２２は、上記走査配線２２上に透明電極３３（導電膜）が直接積層された端子部５５を除いて、ゲート絶縁膜２４および該ゲート絶縁膜２４上に設けられた層間絶縁膜２９で完全に覆われている。上記層間絶縁膜２９およびゲート絶縁膜２４は、上記端子部５５には設けられていない。
【０１０２】
上記端子部５５とシール剤９１との間の領域には、ＴＦＴ１１における半導体層（チャネル層２５）と同一の半導体層からなる半導体層（つまり、同材料で同時に同層に形成された半導体層）として、第１の半導体層３１が形成されている。
【０１０３】
第１の半導体層３１は、図１の（ａ）に示すように、走査配線２２および透明電極３３と交差するように、走査配線２２および透明電極３３の線幅よりも幅広に形成されている。なお、透明電極３３は、走査配線２２の線幅よりも幅広に形成されている。
【０１０４】
このように、第１の半導体層３１は、走査配線２２および透明電極３３の線幅よりも幅広に形成されてはいるが、隣り合う走査配線２２に配置された第１の半導体層３１と繋がることがないように、隣り合う走査配線２２間の間隔（配線ピッチ）よりは狭い幅となっている。
【０１０５】
上記第１の半導体層３１は、ゲート絶縁膜２４のパターニング（具体的には、ドライエッチング）のためのマスクとして機能するマスク層である。
【０１０６】
このため、図１の（ａ）・（ｂ）に示すように、上記第１の半導体層３１は、その端面３１ａが、上記第１の半導体層３１と接触しているゲート絶縁膜２４の端面２４ａに連なるように、ゲート絶縁膜２４上における、上記端子部５５に面するゲート絶縁膜２４の端部に形成されている。
【０１０７】
なお、本実施の形態において、特に言及しない限りは、「端面」とは、透明電極３３が走査配線２２上に直接積層された領域（端子部５５）に対向する端面を示すものとする。
【０１０８】
また、層間絶縁膜２９は、その端面２９ａが、上記第１の半導体層３１に重なるように形成されている。
【０１０９】
このため、上記第１の半導体層３１は、上記ゲート絶縁膜２４上における、上記層間絶縁膜２９の端面２９ａの延長線上に、該延長線と交差するように設けられている。このため、上記第１の半導体層３１は、上記延長線が走査配線２２と交差する位置の上方を覆っている。
【０１１０】
上記層間絶縁膜２９は、走査配線２２上のゲート絶縁膜２４および保護膜２８のパターニング（具体的には、ドライエッチング）のためのマスクとして機能する。このため、上記保護膜２８は、その端面２８ａが、層間絶縁膜２９の端面２９ａに連なるように形成されている。
【０１１１】
また、第１の半導体層３１が存在する領域では、上記ゲート絶縁膜２４の端面２４ａは、第１の半導体層３１の端面３１ａと連なっている。一方、第１の半導体層３１が設けられていない領域では、上記ゲート絶縁膜２４の端面２４ａは、図１の（ａ）に示すように、上記層間絶縁膜２９の端面２９ａに連なっている。
【０１１２】
このため、図１の（ａ）・（ｂ）に示すように、上記第１の半導体層３１が存在する領域では、上記第１の半導体層３１およびゲート絶縁膜２４の一部が、層間絶縁膜２９の端面２９ａから端子部５５側に向かって延びている。つまり、上記第１の半導体層３１およびゲート絶縁膜２４の一部が、層間絶縁膜２９の端面２９ａよりも端子部５５側に突出している。
【０１１３】
したがって、上記端子部５５に対向するゲート絶縁膜２４の端面２４ａは、上記端子部５５に対向する層間絶縁膜２９の端面２９ａよりも上記端子部５５側に位置している。言い換えれば、上記端子部５５に対向する層間絶縁膜２９の端面２９ａは、上記端子部５５に対向するゲート絶縁膜２４の端面２４ａよりも、上記端子部５５から離れて設けられている。
【０１１４】
このように、上記層間絶縁膜２９の端面２９ａから端子部５５側に向かって延びる上記第１の半導体層３１およびゲート絶縁膜２４は、金属配線層である上記走査配線２２（特に、上記端子部５５）を層間絶縁膜２９の端面２９ａ並びに該端面２９ａにおける透明電極３３から隔離する隔離壁（隔離層）としても機能する。
【０１１５】
透明電極３３は、上記層間絶縁膜２９上および層間絶縁膜２９の端面２９ａ、保護膜２８の端面２８ａ、第１の半導体層３１上およびその端面３１ａ、ゲート絶縁膜２４の端面２４ａを覆って上記端子部５５に延設されている。上記端子部５５の走査配線２２上を覆う上記透明電極３３は、ＡＣＦ９３（接着層）を介して外部機器と接続される走査端子５１（端子電極）として用いられる。
【０１１６】
上記透明電極３３は、図１の（ａ）に示すように、引き出し配線となる走査配線２２全体を覆うように、セル内部から引き出された走査配線２２に沿って端子部５５まで延設されている。
【０１１７】
上記走査配線接続部５０には、上記走査配線２２の端子部５５を覆う透明電極３３からなる走査端子５１を接続端子として、周辺回路等の外部機器が実装される。
【０１１８】
走査端子５１は、図１の（ａ）に示すように、ＡＣＦ９３を介して、上記した周辺回路等に圧着接続され、該周辺回路等から印加された電圧を、上記走査配線２２を介して走査電極１２に供給する。
【０１１９】
次に、図５、図１９、および図２０を参照して、上記アクティブマトリクス基板２０における腐食促進成分の侵入防止効果について説明する。
【０１２０】
なお、以下の説明でも、走査配線接続部５０を例に挙げて説明するが、走査配線接続部５０、走査配線２２、走査端子５１、走査電極１２は、それぞれ、信号配線接続部６０、接続配線６２、信号端子６１、信号電極１３と読み替えることができる。
【０１２１】
図５は、図１の（ａ）・（ｂ）に示すアクティブマトリクス基板２０における腐食促進成分の侵入防止効果を説明するための走査端子５１近傍の断面図である。
【０１２２】
また、図１９は、比較用のアクティブマトリクス基板の走査配線接続部近傍の概略構成を示す断面図である。また、図２０は、図１９に示す比較用のアクティブマトリクス基板における腐食促進成分の進入経路を示す端子電極近傍の断面図である。
【０１２３】
図１９に示すように、比較用のアクティブマトリクス基板５１０は、走査配線接続部において、ガラス基板５０１上に、走査配線５０２、ゲート絶縁膜５０３、保護膜５０４、層間絶縁膜５０５、透明電極５０６が、この順に積層された構成を有している。上記走査配線５０２は、セル内部から引き出されており、その端部には、上記走査配線５０２上に透明電極５０６が直接されてなる端子部５５０が形成されている。
【０１２４】
なお、図２１に示したように、特許文献１は、ＡＣＦ３１０の貼り付け位置およびその近傍部分にも層間絶縁膜３０３を形成している。
【０１２５】
しかしながら、図１９に示す比較用のアクティブマトリクス基板５１０においては、図１の（ａ）・（ｂ）に示すアクティブマトリクス基板２０と同じく、端子部５５０となる、ＡＣＦの貼り付け位置（走査端子５４０）およびその近傍部分には、層間絶縁膜５０５、保護膜５０４、およびゲート絶縁膜５０３を設けていない。
【０１２６】
平坦化膜である層間絶縁膜には、配線による凹凸を補償するために、厚膜化が容易な有機絶縁膜が使用される。しかしながら、有機絶縁膜は、一般的に、無機絶縁膜に比べ、機械的ストレス、熱ストレスに弱く、クラックが発生し易い。
【０１２７】
アクティブマトリクス基板の端子部（端子電極）には、ＡＣＦを介して、駆動回路（周辺回路）等の外部機器が接続される。このため、アクティブマトリクス基板における対向基板からはみ出した領域には、この端子部における外部機器の実装工程や、基板分断工程（ダイシング）等においてストレスが印加され易い。
【０１２８】
このため、アクティブマトリクス基板の端子部（具体的には、ＡＣＦの貼り付け位置およびその周辺部分）には、層間絶縁膜（平坦化膜）を設けないことが望ましい。
【０１２９】
加えて、導電性粒子を介して外部機器と端子電極との電気的な接続を得るＡＣＦの特性上、ＡＣＦ貼り付け位置の端子電極とそれ以外の部分との間に大きな段差があると、導電性粒子が端子電極に接触する確率が低くなり、電気的な接続不良が発生する確率が大きくなる。このため、アクティブマトリクス基板の端子部（具体的には、ＡＣＦの貼り付け位置およびその周辺部分）には、膜厚の大きい有機層間絶縁膜（平坦化膜）を設けないことが望ましい。
【０１３０】
このため、アクティブマトリクス基板の端子部では、層間絶縁膜が、端子部を覆わないようにパターン形成される。したがって、アクティブマトリクス基板の接続部においては、端子部の金属配線を露出させるために、この層間絶縁膜をマスクとして下層の保護膜およびゲート絶縁膜がエッチング除去（ドライエッチング）される。
【０１３１】
このような構成を有するアクティブマトリクス基板において、端子電極に用いられるＩＴＯ等の透明導電膜と走査配線表面との密着性は良好であり、また、上記透明導電膜は比較的緻密に形成されている。
【０１３２】
このため、このような構成を有する上記アクティブマトリクス基板２０・５１０では、端子部５５・５５０を起点として腐食が生じることは殆ど無く、また、これら端子部５５・５５０では腐食が進行し難い。
【０１３３】
しかしながら、何れの場合にも、層間絶縁膜２９・５０５を覆う透明電極３３・５０６をスパッタする前段階において、上記したように、端子部５５・５５０の層間絶縁膜２９・５０５、保護膜２８・５０４、およびゲート絶縁膜２４・５０３を除去する必要がある。このとき、パターニングした層間絶縁膜２９・５０５をマスクとしてゲート絶縁膜２４・５０３および保護膜２８・５０４をドライエッチングする工程を経ることから、透明電極３３・５０６をスパッタする前に、層間絶縁膜２９・５０５の表面にダメージが与えられる。
【０１３４】
この結果、層間絶縁膜２９・５０５の表面粗さが大きい状態（例えば凹凸のレベルが２０ｎｍ〜５０ｎｍ）となり、層間絶縁膜２９・５０５に接触する部分の透明電極３３・５０６が緻密に形成されず、図５および図２０に示すように、この部分の透明電極３３・５０６に、欠陥３３ａ・５０６ａが発生する可能性がある。
【０１３５】
図１９および図２０に示すアクティブマトリクス基板５１０では、パターニングした層間絶縁膜５０５をマスクとしてゲート絶縁膜５０３および保護膜５０４をドライエッチングすることで、層間絶縁膜５０５の端面５０５ａと、走査配線５０２に接触するゲート絶縁膜５０３の端面５０３ａと、その間の保護膜５０４の端面５０４ａとはそれぞれ連なっている。
【０１３６】
このため、上記透明電極５０６（特に、上記層間絶縁膜５０５の端面５０５ａに接触する部分）に欠陥５０６ａが存在すると、図２０に示すように、この欠陥５０６ａから、上記層間絶縁膜５０５の端面５０５ａ、保護膜５０４の端面５０４ａ、およびゲート絶縁膜５０３の端面５０３ａを通じて、水分等の腐食促進成分が侵入し、上記端面５０３ａに接触する走査配線５０２に、腐食促進成分が侵入する場合がある。
【０１３７】
このため、図１９および図２０に示すアクティブマトリクス基板５１０では、上記走査配線５０２に、Ｃｕ等の低抵抗配線材料を用いた場合、上記欠陥５０６ａに近接する走査配線５０２に腐食が発生する場合があった。
【０１３８】
この結果、図１８および図１９に示すアクティブマトリクス基板５１０では、走査配線５０２と透明電極５０６とが直接密着している部分、および、ゲート絶縁膜５０３および保護膜５０４に覆われている部分については、腐食が発生する確率は低いものの、欠陥５０６ａに近接する走査配線５０２に腐食が一旦発生すると、走査配線５０２と透明電極５０６との界面、および、走査配線５０２とゲート絶縁膜５０３との界面に沿って、腐食が進行する現象が見られた。
【０１３９】
これに対し、本実施の形態によれば、前記したように、ゲート絶縁膜２４と層間絶縁膜２９との間に（具体的には、ゲート絶縁膜２４に隣接して）、第１の半導体層３１が、層間絶縁膜２９の端面２９ａが第１の半導体層３１に重なるように形成されている。このため、上記第１の半導体層３１が、ゲート絶縁膜２４のドライエッチングのためのマスクとして機能する。
【０１４０】
この結果、前記したように、第１の半導体層３１が存在する領域では、第１の半導体層３１の一部並びにゲート絶縁膜２４の一部が、層間絶縁膜２９の端面２９ａから端子部５５側に向かって延びていることで、上記層間絶縁膜２９の端面２９ａは、ゲート絶縁膜２４の端面２４ａよりも、端子部５５から離れて設けられている。
【０１４１】
なお、上記したように層間絶縁膜２９と透明電極３３との接触面以外の部分では、各層は、密着して形成されており、また、有機膜と比較して無機膜は、緻密な構造を有している。また、上記したように第１の半導体層３１を積層することで、欠陥３３ａとの物理的な距離も拡大されている。このため、上記端面２４ａ以外の部分からの腐食促進成分の侵入は生じない。
【０１４２】
このため、図５に示すように、透明電極３３に、該透明電極３３が層間絶縁膜２９を覆う部分で欠陥３３ａが発生したとしても、該欠陥３３ａと、その下層のゲート絶縁膜２４と走査配線２２とが接触する部分（特に、走査配線２２に接触するゲート絶縁膜２４の端面２４ａ）との間の距離は、大きく保たれている。また、第１の半導体層３１によって、ドライエッチング後のゲート絶縁膜２４の表面荒れは比較的小さく抑えられている。このため、ゲート絶縁膜２４の端面２４ａを覆う部分の透明電極３３は、緻密なものとなり、腐食促進成分の侵入・回り込みが防止される。
【０１４３】
このため、本実施の形態によれば、層間絶縁膜２９の表面が粗く、層間絶縁膜２９上の透明電極３３に欠陥３３ａが発生したとしても、層間絶縁膜２９の表面の状態に起因する走査配線２２および走査電極１２の腐食および断線を防止することができる。
【０１４４】
また、本実施の形態によれば、上記透明電極３３は、前記したように、端子部５５から第１の半導体層３１の上面にかけてのみならず、層間絶縁膜２９も覆っている。このため、たとえ透明電極３３のパターンアライメント不良によって、透明電極３３におけるシール剤９１側の端縁に位置ずれが生じたとしても、この透明電極３３におけるシール剤９１側の端縁が、第１の半導体層３１よりも端子部５５側に（境界）シフト（位置ずれ）することはない。このため、走査配線２２の表面（特に、層間絶縁膜２９の端面２９ａに近接する走査配線２２の表面）が露出することはない。
【０１４５】
また、上記したように第１の半導体層３１を設け、層間絶縁膜２９の端面２９ａとゲート絶縁膜２４の端面２４ａとを離間させることで、このゲート絶縁膜２４および第１の半導体層３１によって、上記したように層間絶縁膜２９の表面から端子部５５にかけて設けられた透明電極３３が跨ぐ段差を段階的なものとすることができる。この結果、透明電極３３の被覆性を向上させることもできる。
【０１４６】
次に、上記アクティブマトリクス基板２０の製造方法について、図６の（ａ）〜（ｅ）を参照して以下に説明する。本実施形態におけるアクティブマトリクス基板２０は、５回のフォトリソグラフィ工程によって製造される。
【０１４７】
〔走査配線形成工程〕
図６の（ａ）は、ガラス基板２１上に、金属配線として、下層走査配線２２ａおよび上層走査配線２２ｂからなる２層構造の走査配線２２が形成されているとともに、該走査配線２２に設けられた下層走査電極１２ａおよび上層走査電極１２ｂからなる２層構造の走査電極１２が設けられた状態を示している。なお、本製造例では、下層走査電極１２ａおよび下層走査配線２２ａにＴｉを使用し、上層走査電極１２ｂおよび上層走査配線２２ｂにＣｕを使用する場合を例に挙げて説明する。つまり、本製造例では、走査配線２２を含む第１の金属配線（ゲートメタル層）が、上層金属配線／下層金属配線として、Ｔｉ／Ｃｕの積層構造（２層構造）を有している場合を例に挙げて説明する。
【０１４８】
まず、ガラス基板２１上に、スパッタ法により、Ｔｉ、Ｃｕからなる２種類の導電膜を、この順に連続して成膜する。
【０１４９】
次いで、上記導電膜上に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングを行い、上記導電膜をパターニングした後、上記レジストパターンを剥離洗浄する。これにより、画素１０に、下層走査電極１２ａ上に上層走査電極１２ｂが設けられた、Ｃｕ／Ｔｉの２層構造を有する走査電極１２を形成する。また、これと同時に、下層走査配線２２ａ上に上層走査配線２２ｂが設けられた、Ｃｕ／Ｔｉの２層構造を有する走査配線２２を、表示領域４１における表示用電極並びに走査配線接続部５０における引き出し配線および端子電極として、ガラス基板２１上に形成する。
【０１５０】
なお、このとき、上記導電膜をパターニングすることにより、図２および図４に示すように、接続配線６２、および、必要に応じて、補助容量配線２３を形成することができる。なお、信号配線２７と接続配線６２との繋ぎ替えについては、後述する実施形態で説明するものとし、本実施形態ではこれを省略する。
【０１５１】
本工程では、特に限定されるものではないが、Ｔｉ膜を２０〜１５０ｎｍ、Ｃｕ膜を２００〜５００ｎｍの厚みで成膜することが好ましい。
【０１５２】
〔ゲート絶縁膜／半導体層形成工程〕
本工程では、まず、図６の（ｂ）に示すように、上記走査電極１２および走査配線２２を覆うように、窒化シリコン（ＳｉＮｘ）からなるゲート絶縁膜２４（無機絶縁膜）を、ＣＶＤ法により成膜する。次いで、上記ゲート絶縁膜２４上に、半導体層として、アモルファスシリコン層、ｎ型不純物が高濃度にドープされたｎ＋アモルファスシリコン層を成膜した後、フォトリソグラフィによりレジストパターンを形成する。その後、ドライエッチングを行い、上記半導体層をパターニングした後、上記レジストパターンを剥離洗浄する。
【０１５３】
これにより、図６の（ｂ）に示すように、各画素１０におけるゲート絶縁膜２４上に、上記アモルファスシリコン層からなるチャネル層２５および該チャネル層２５上に積層されたｎ＋アモルファスシリコン層からなる電極コンタクト層２６を形成する。また、走査配線接続部５０におけるゲート絶縁膜２４上に、上記アモルファスシリコン層からなる第１の半導体層３１を形成するとともに、該第１の半導体層３１上に、ｎ＋アモルファスシリコン層からなる第２の半導体層３２が形成される。
【０１５４】
なお、図示はしないが、上記工程によって、信号配線接続部６０におけるゲート絶縁膜２４上にも、上記第１の半導体層３１および第２の半導体層３２と同様の半導体層が形成される。つまり、信号配線接続部６０にも、走査配線接続部５０における第１の半導体層３１および第２の半導体層３２と同材料で、同層かつ同時に、走査配線接続部５０における第１の半導体層３１および第２の半導体層３２と分離された、第１の半導体層３１および第２の半導体層３２が形成される。
【０１５５】
本工程では、特に限定されないが、上記ゲート絶縁膜２４を構成する窒化シリコン膜を、２００〜５００ｎｍの厚みで成膜することが好ましい。また、上記チャネル層２５および第１の半導体層３１を構成するアモルファスシリコン層を３０〜３００ｎｍ、電極コンタクト層２６および第２の半導体層を構成するｎ＋アモルファスシリコン層を２０〜１５０ｎｍの厚みで成膜することが好ましい。
【０１５６】
〔信号配線形成工程〕
次に、図示はしないが、上記ゲート絶縁膜２４上に、金属配線として、下層信号配線および上層信号配線からなる２層構造の信号配線２７（図２および図４参照）およびドレイン配線１５（図４参照）を形成する。また、このとき、図６の（ｃ）に示すように、上記電極コンタクト層２６を覆うように、上記ゲート絶縁膜２４上に、上記信号配線２７に設けられた、下層信号電極１３ａおよび上層信号電極１３ｂからなる２層構造の信号電極１３と、下層ドレイン電極１４ａおよび上層ドレイン電極１４ｂからなる２層構造のドレイン電極１４とを形成する。
【０１５７】
なお、本製造例では、図示しない下層信号配線、下層信号電極１３ａ、および下層ドレイン電極１４ａにＴｉを使用し、図示しない上層信号配線、上層信号電極１３ｂ、および上層ドレイン電極１４ｂにＣｕを使用する場合を例に挙げて説明する。つまり、本製造例では、信号電極１３を含む第２の金属配線（ソースメタル層）が、上層金属配線／下層金属配線として、Ｔｉ／Ｃｕの積層構造（２層構造）を有している場合を例に挙げて説明する。
【０１５８】
本工程では、まず、上記ゲート絶縁膜２４上に、スパッタ法により、上記電極コンタクト層２６を覆うように、Ｔｉ、Ｃｕからなる２種類の導電膜を、この順に連続して成膜する。
【０１５９】
上記導電膜上に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングを行い、上記導電膜をパターニングした後、上記レジストパターンを剥離洗浄する。
【０１６０】
これにより、画素１０に、下層信号電極１３ａ上に上層信号電極１３ｂが設けられたＣｕ／Ｔｉの２層構造を有する信号電極１３配を形成する。また、上記信号配線２７と分離された、下層ドレイン電極１４ａ上に上層ドレイン電極１４ｂが設けられたＣｕ／Ｔｉの２層構造を有するドレイン電極１４、並びに、該ドレイン電極１４から延びるドレイン配線１５（図４参照）を形成する。また、これと同時に、表示領域４１における表示用電極、並びに、引き出し配線の一部（具体的には、配線接続部４４における層替えのための引き出し配線）として、下層信号配線上に上層信号配線が設けられたＣｕ／Ｔｉの２層構造を有する信号配線２７（図２および図４参照）を形成する。
【０１６１】
次に、ドライエッチングにより、チャネル部となる領域の電極コンタクト層２６を除去（チャネルエッチング）するとともに、第２の半導体層３２を全面的に除去する。なお、このとき、上記チャネル部となる領域のチャネル層２５の表面をエッチングすることで厚みを調整してチャネル部とする。その後、上記レジストパターンを剥離洗浄する。これにより、ＴＦＴ１１が形成される。
【０１６２】
本工程では、特に限定されるものではないが、Ｔｉ膜を２０〜１５０ｎｍ、Ｃｕ膜を２００〜５００ｎｍの厚みで成膜することが好ましい。
【０１６３】
〔保護膜／層間絶縁膜形成工程〕
本工程では、まず、上記ゲート絶縁膜２４上に、上記信号配線２７、信号電極１３、ドレイン電極１４を覆うように、保護膜２８（パッシベーション膜、無機絶縁膜）として、窒化シリコン（ＳｉＮｘ）膜を、ＣＶＤ法により成膜する。
【０１６４】
次いで、上記窒化シリコン膜上に、感光性樹脂材料からなる層間絶縁膜材料をスピンコート法等により成膜し、その後、フォトリソグラフィによりパターニングした後、ドライエッチングを行う。これにより、上記窒化シリコン膜からなる保護膜２８、および上記層間絶縁膜材料からなる層間絶縁膜２９（有機絶縁膜、平坦化膜）をパターン形成する。
【０１６５】
なお、このとき、上記層間絶縁膜２９は、パターニングの位置ずれあるいは後述するドライエッチングにおけるエッチング精度を考慮し、その端面２９ａが、上記第１の半導体層３１の上面に重なるようにパターニングされることが望ましい。
【０１６６】
上記層間絶縁膜２９をマスクとしたドライエッチングにより、図示はしないが、画素１０では、保護膜２８における、マスクされていない部分が除去されて信号電極１３およびドレイン電極１４が露出する。
【０１６７】
一方、走査配線接続部５０では、図６の（ｄ）に示すように、上記層間絶縁膜２９をマスクとしたドライエッチングにより、引き出し配線としての走査配線２２上のゲート絶縁膜２４および保護膜２８における、マスクされていない部分が除去される。これにより、端子部５５（走査端子５１（図１の（ａ）参照）およびその近傍）の走査配線２２が露出する。
【０１６８】
このとき、図６の（ｄ）に示すように、走査配線接続部５０では、層間絶縁膜２９の端面２９ａを延長したときに、該端面２９ａが走査配線２２と交差する位置に、第１の半導体層３１が配置されている。このため、該第１の半導体層３１が、ドライエッチングの際にマスクとして働く。
【０１６９】
この結果、図６の（ｄ）および図１の（ａ）・（ｂ）に示すように、第１の半導体層３１が存在する領域では、第１の半導体層３１の一部並びにゲート絶縁膜２４の一部が、層間絶縁膜２９の端面２９ａから延びた（つまり、突出した）構造となる。
【０１７０】
また、図示はしないが、走査配線接続部５０と同様に、信号配線接続部６０では、上記層間絶縁膜２９をマスクとしたドライエッチングにより、信号配線２７の引き出し配線である接続配線６２上のゲート絶縁膜２４および保護膜２８における、マスクされていない部分が除去される。これにより、端子部（信号端子６１およびその近傍）の接続配線６２が露出する。
【０１７１】
このとき、信号配線接続部６０でも、層間絶縁膜２９の端面を延長したときに、該端面と接続配線６２とが交差する位置に、走査配線接続部５０における第１の半導体層３１と同様の半導体層（第１の半導体層３１）が配置されている。このため、該半導体層（第１の半導体層３１）が、ドライエッチングの際にマスクとして働く。この結果、信号配線接続部６０でも、第１の半導体層３１の一部並びにゲート絶縁膜２４の一部が、層間絶縁膜２９の端面２９ａから延びた（つまり、突出した）構造となる。
【０１７２】
なお、本工程では、特に限定されるものではないが、窒化シリコン膜を、１００〜７００ｎｍの厚みで成膜することが好ましい。層間絶縁膜２９は、上記アクティブマトリクス基板２０における各金属配線並びにＴＦＴ１１による凹凸を補償することができる厚みに形成されていればよく、特に限定されるものではない。上記層間絶縁膜は、例えば、０．５μｍ〜１０μｍの厚みで成膜される。
【０１７３】
〔透明導電膜形成工程〕
本工程では、スパッタ法により、ＩＴＯからなる透明導電膜を、上記層間絶縁膜２９が形成されたガラス基板２１の上面全面に成膜する。次いで、この透明導電膜上に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングして上記透明導電膜をパターニングした後、上記レジストパターンを剥離洗浄する。これにより、各画素１０に、上記透明導電膜からなる画素電極３０を形成する。
【０１７４】
また、走査配線接続部５０では、図６の（ｅ）に示すように、上記透明導電膜からなる透明電極３３を、該透明電極３３が、層間絶縁膜２９上および層間絶縁膜２９の端面２９ａ、保護膜２８の端面２８ａ、第１の半導体層３１上およびその端面３１ａ、ゲート絶縁膜２４の端面２４ａ、並びに、露出した走査配線２２上を覆うように形成される。
【０１７５】
上記したように、露出した走査配線２２上に上記透明電極３３が形成されることで、上記走査配線２２の端部に、走査端子５１（端子電極）が形成される。
【０１７６】
なお、図示はしないが、上記工程によって、信号配線接続部６０においても、上記透明電極３３と同様の透明電極が形成される。つまり、信号配線接続部６０にも、走査配線接続部５０における透明電極３３と同材料で、同層かつ同時に、走査配線接続部５０における透明電極と分離された透明電極３３が形成される。
【０１７７】
なお、走査配線接続部５０と同様に、信号配線接続部６０では、上記透明導電膜からなる透明電極３３を、該透明電極３３が、層間絶縁膜２９上および層間絶縁膜２９の端面２９ａ、保護膜２８の端面２８ａ、第１の半導体層３１上およびその端面３１ａ、ゲート絶縁膜２４の端面２４ａ、並びに、露出した接続配線６２上を覆うように形成される。
【０１７８】
上記したように、露出した接続配線６２上に上記透明電極３３が形成されることで、上記接続配線６２の端部に、信号端子６１（図４参照：端子電極）が形成される。
【０１７９】
本工程では、特に限定されないが、上記透明導電膜を、５０〜２００ｎｍの厚みで成膜することが好ましい。
【０１８０】
〔配向膜形成工程〕
最後に、上記アクティブマトリクス基板２０の表面（対向基板８０との対向面）に、必要に応じて、図示しない配向膜を形成する。上記配向膜は、例えば、ポリイミド膜を印刷法により成膜することにより形成することができる。
【０１８１】
上記した工程により、ＴＦＴ１１の形成と同時に、アクティブマトリクス基板２０の所定の位置に、走査配線接続部５０、信号配線接続部６０、および配線接続部７０が形成される。なお、各接続部は、上述したアクティブマトリクス基板２０の製造工程に基づいて、各工程において形成するパターンを変えることによって作製される。
【０１８２】
次に、対向基板８０の構成並びにその製造方法について、図７の（ａ）〜（ｃ）を参照して以下に説明する。
【０１８３】
図７の（ａ）〜（ｃ）は、上記対向基板８０の製造工程を、工程順に示す断面図である。図７の（ａ）〜（ｃ）は、それぞれ、各工程が終了した時点での上記対向基板８０の断面を示している。
【０１８４】
対向基板８０は、図７の（ｃ）に示すように、ガラス基板８１上に、ブラックマトリクス８３およびカラーフィルタ層８２、対向電極８４、フォトスペーサ８５が、この順に積層された構成を有している。
【０１８５】
上記対向基板８０は、以下に示すように、３回のフォトリソグラフィ工程によって製造される。
【０１８６】
〔ブラックマトリクス／カラーフィルタ層の形成工程〕
本工程では、図７の（ａ）に示すように、ガラス基板８１上に、感光性材料を用いて、フォトリソグラフィにより、ブラックマトリクス８３およびカラーフィルタ層８２を形成する。上記カラーフィルタ層としては、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ層が形成される。
【０１８７】
〔対向電極の形成工程〕
次に、図７の（ｂ）に示すように、スパッタ法により、上記ガラス基板８１上に、ＩＴＯからなる透明導電膜を、上記ブラックマトリクス８３およびカラーフィルタ層８２を覆うように成膜する。次いで、この透明導電膜上に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングして上記透明導電膜をパターニングした後、上記レジストパターンを剥離洗浄することで、対向電極８４を形成する。
【０１８８】
本工程では、特に限定されないが、上記透明導電膜を、５０〜２００ｎｍの厚みで成膜することが好ましい。
【０１８９】
〔フォトスペーサの形成工程〕
次に、図７の（ｃ）に示すように、感光性材料を用いて、フォトリソグラフィにより、上記対向電極８４上に、上記ブラックマトリクス８３を覆うようにフォトスペーサ８５を形成する。
【０１９０】
〔配向膜形成工程〕
最後に、上記対向基板８０の表面（アクティブマトリクス基板２０との対向面）に、必要に応じて、図示しない配向膜を形成する。上記配向膜は、例えば、ポリイミド膜を印刷法により成膜することにより形成することができる。上記した各工程により、対向基板８０が製造される。
【０１９１】
但し、本実施の形態において、上記した各層の厚さ、材料、並びに成膜方法は、上述した具体例に限定されるものではなく、適宜設定、変更することができる。
【０１９２】
次に、本実施の形態にかかる液晶パネル２の製造方法について説明する。
【０１９３】
上記液晶パネル２は、上記アクティブマトリクス基板２０の製造工程および対向基板８０の製造工程の後に、以下の工程を行うことにより製造することができる。
【０１９４】
〔貼り合わせ工程〕
本工程では、まず、アクティブマトリクス基板２０および対向基板８０のうち一方の基板に、対向基板８０の端縁形状に沿ってシール剤９１を印刷する。次いで、このシール剤９１で囲まれた領域に、液晶を滴下する。その後、上記アクティブマトリクス基板２０および対向基板８０を上記シール剤を介して貼り合わせる。
【０１９５】
〔基板分断工程〕
次に、上記貼り合わせ工程で貼り合わされた基板を、必要に応じて、分断（ダイシングカット）する。以上の工程により、上記液晶パネル２が形成される。
【０１９６】
その後、上記液晶パネル２を、アクティブマトリクス基板２０に設けられた接続部４４のうち、外部機器との接続部（例えば、走査配線接続部５０および信号配線接続部６０等）に設けられた各端子部に、ＡＣＦ９３を介して、走査配線駆動回路４、信号配線駆動回路５等の駆動回路が設けられたＴＣＰ等の外部機器を接続することで、本実施の形態にかかる液晶表示装置１を製造することができる。
【０１９７】
これにより、金属配線の腐食および断線を防止することができる、耐腐食性に優れたアクティブマトリクス基板２０およびこれを備えた液晶パネル２並びに液晶表示装置１を得ることができる。
【０１９８】
本実施の形態にかかるアクティブマトリクス基板２０は、上記した液晶パネル２および液晶表示装置１に限定されず、例えば有機ＥＬあるいは無機ＥＬを表示媒体とする表示パネルおよび表示装置に適用することができる。
【０１９９】
また、上記表示装置としては、ノートパソコン、携帯電話機、電子手帳、ＴＶ（テレビジョン）受像機の他、電気泳動装置における表示装置等にも好適に適用することができる。
【０２００】
なお、本実施の形態では、上記したように、マスク層として、ＴＦＴ１１における半導体層と同じ半導体層を用いた場合を例に挙げて説明した。しかしながら、本実施の形態は、これに限定されるものではない。
【０２０１】
上記マスク層としては、エッチング耐性（ドライエッチング耐性）を有し、ゲート絶縁膜２４のパターニングのためのマスクとして機能する層であればよく、ＴＦＴ１１における半導体層とは別に形成することもできる。
【０２０２】
しかしながら、上記マスク層として上記したようにＴＦＴ１１における半導体層と同じ半導体層を用いることで、半導体層のパターニングのためのマスクの形状を変更するだけで、工程を変更することなく、容易かつ安価に上記マスク層を形成することができる。
【０２０３】
また、本実施得の形態では、チャネル部となる領域の電極コンタクト層２６を除去（チャネルエッチング）する際に、第２の半導体層３２を除去する場合を例に挙げて説明したしかしながら、本実施の形態はこれに限定されるものではない。例えば、専用のマスクを用いることで、第２の半導体層を残すことも可能である。
【０２０４】
〔実施の形態２〕
本発明の実施の他の形態について、図８に基づいて説明すれば、以下の通りである。なお、本実施の形態では、主に、前記実施の形態１との相違点について説明するものとし、前記実施の形態１と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０２０５】
なお、本実施の形態でも、前記実施の形態１と同様に、接続部４４として、走査配線接続部５０を例に挙げて説明するが、走査配線接続部５０、走査配線２２、走査端子５１、走査電極１２は、それぞれ、信号配線接続部６０、接続配線６２、信号端子６１、信号電極１３と読み替えることができる。また、補助容量配線接続部においても、各金属層（配線）の名称が代わるだけで、同様の読み替えが可能である。
【０２０６】
図８は、本実施の形態にかかるアクティブマトリクス基板２０における走査配線接続部５０の概略構成を示す平面図である。
【０２０７】
本実施の形態にかかるアクティブマトリクス基板２０は、以下の点を除けば、前記実施の形態１にかかるアクティブマトリクス基板２０と同じ構成を有している。つまり、本実施の形態にかかるアクティブマトリクス基板２０は、図８に示すように、第１の半導体層３１がＡＣＦ９３の下（ＡＣＦ９３の貼り付け位置）まで延設されている。これにより、第１の半導体層３１の端面３１ａ、および、該第１の半導体層３１が存在している領域におけるゲート絶縁膜２４の端面２４ａが、ＡＣＦ９３の下に位置している。
【０２０８】
このため、本実施の形態にかかるアクティブマトリクス基板２０は、前記実施の形態１において、図５に基づいて説明した原理（理由）と同じ原理により、走査配線２２および走査電極１２の腐食および断線を防止することができる。
【０２０９】
また、本実施の形態によれば、図８に示すように、第１の半導体層３１を、走査配線２２と平行な方向に拡大し、ＡＣＦ９３の下まで延設することにより、走査配線２２と透明電極３３とが接触する箇所、さらには、ゲート絶縁膜２４の端面２４ａと走査配線２２とが接触する部分を覆っている透明電極３３は、全てシール剤９１の内側かＡＣＦ９３の下に納まることにより、外気に曝されることはなくなる。このため、さらに信頼性を向上させることができる。
【０２１０】
なお、本実施の形態において、層間絶縁膜２９の端面２９ａとゲート絶縁膜２４の端面２４ａとが離間した状態を保った上で、できるだけ広く層間絶縁膜２９を残すことは、当然構わない。上記層間絶縁膜２９は、例えば、ＡＣＦ９３の貼り付け部に干渉せず、かつ、第１の半導体層３１の端面３１ａから十分な距離が設けられている状態であれば、ＡＣＦ９３の貼り付け部に近い位置まで広がっていてもよい。
【０２１１】
なお、本実施の形態では、上記したように、第１の半導体層３１を、ＡＣＦ９３の貼り付け部まで延設（拡大）する構成について説明したが、本実施の形態はこれに限定されるものではない。
【０２１２】
〔実施の形態３〕
本発明の実施の他の形態について、図９の（ａ）・（ｂ）に基づいて説明すれば、以下の通りである。なお、本実施の形態では、主に、前記実施の形態１との相違点について説明するものとし、前記実施の形態１と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０２１３】
なお、本実施の形態でも、前記実施の形態１、２と同様に、接続部４４として、走査配線接続部５０を例に挙げて説明するが、走査配線接続部５０、走査配線２２、走査端子５１、走査電極１２は、それぞれ、信号配線接続部６０、接続配線６２、信号端子６１、信号電極１３と読み替えることができる。また、補助容量配線接続部においても、各金属層（配線）の名称が代わるだけで、同様の読み替えが可能である。
【０２１４】
図９の（ａ）は、本実施の形態にかかるアクティブマトリクス基板２０の走査配線接続部５０の他の構成例を示す断面図であり、図９の（ｂ）は、図９の（ａ）に示すアクティブマトリクス基板２０のＢ−Ｂ線矢視断面図である。
【０２１５】
前記実施の形態１、２では、ゲート絶縁膜２４のドライエッチング後に、ゲート絶縁膜２４および第１の半導体層３１（具体的には、これらゲート絶縁膜２４および第１の半導体層３１の一部）が、それぞれ、層間絶縁膜２９の端面２９ａから端子部５５側に向かって延びるように残っている場合を例に挙げて説明した。
【０２１６】
これに対し、本実施の形態にかかるアクティブマトリクス基板２０は、図９の（ｂ）に示すように、第１の半導体層３１が、層間絶縁膜２９の端面２９ａおよび保護膜２８の端面２８ａに連なる端面３１ａを有し、図９の（ａ）・（ｂ）に示すように、ゲート絶縁膜２４だけが、層間絶縁膜２９の端面２９ａから端子部５５側に向かって延びるように残っている。
【０２１７】
このため、本実施の形態では、前記実施の形態１、２とは異なり、層間絶縁膜２９の端面２９ａから端子部５５側に向かって延びるゲート絶縁膜２４だけが、走査配線２２（特に、端子部５５）を層間絶縁膜２９の端面２９ａ並びに該端面２９ａにおける透明電極３３から隔離する隔離壁（隔離層）として機能する。
【０２１８】
しかしながら、本実施の形態でも、上記したように、上記端子部５５側、つまり、上記端子部５５に対向するゲート絶縁膜２４の端面２４ａは、上記端子部５５に対向する層間絶縁膜２９の端面２９ａよりも上記端子部５５側に位置している。言い換えれば、上記端子部５５に対向する層間絶縁膜２９の端面２９ａは、上記端子部５５に対向するゲート絶縁膜２４の端面２４ａよりも、上記端子部５５から離れて設けられている。
【０２１９】
このため、本実施の形態でも、図９の（ｂ）に示すように、透明電極３３に、該透明電極３３が層間絶縁膜２９を覆う部分で欠陥３３ａが発生したとしても、該欠陥３３ａと、その下層のゲート絶縁膜２４と走査配線２２とが接触する部分（特に、走査配線２２に接触するゲート絶縁膜２４の端面２４ａ）との間の距離は、大きく保たれている。また、本実施の形態でも、第１の半導体層３１を、ゲート絶縁膜２４のドライエッチングにおけるマスク層として用いることで、ドライエッチング後のゲート絶縁膜２４の表面荒れは比較的小さく抑えられている。このため、ゲート絶縁膜２４の端面２４ａを覆う部分の透明電極３３は、緻密なものとなり、腐食促進成分の侵入・回り込みが防止される。
【０２２０】
このため、層間絶縁膜２９の表面が粗く、図９の（ｂ）に示すように層間絶縁膜２９上の透明電極３３に欠陥３３ａが発生したとしても、層間絶縁膜２９の表面の状態に起因する走査配線２２および走査電極１２の腐食および断線を防止することができる。
【０２２１】
本実施の形態では、透明電極３３は、上記層間絶縁膜２９上および層間絶縁膜２９の端面２９ａ、保護膜２８の端面２８ａ、第１の半導体層３１の端面３１ａ、ゲート絶縁膜２４上およびその端面２４ａを覆って上記端子部５５に延設されている。上記端子部５５の走査配線２２上を覆う上記透明電極３３は、走査端子５１として用いられる。
【０２２２】
なお、本実施の形態では、上記したように第１の半導体層３１をマスク層として用いる場合を例に挙げて説明したが、専用のマスクを用いる等して第２の半導体層３２を残すことで、上記マスク層として、第１の半導体層３１および第２の半導体層３２を用いてもよいことは、言うまでもない。
【０２２３】
このように、本実施の形態によれば、上記透明電極３３は、端子部５５から、層間絶縁膜２９の端面２９ａから延設されたゲート絶縁膜２４の上面にかけてのみならず、層間絶縁膜２９も覆っている。このため、たとえ透明電極３３のパターンアライメント不良によって、透明電極３３におけるシール剤９１側の端縁に位置ずれが生じたとしても、この透明電極３３におけるシール剤９１側の端縁が、層間絶縁膜２９の端面２９ａから延設されたゲート絶縁膜２４よりも端子部５５側に（境界）シフト（位置ずれ）することはない。このため、走査配線２２の表面（特に、層間絶縁膜２９の端面２９ａに近接する走査配線２２の表面）が露出することはない。
【０２２４】
また、本実施の形態でも、上記したように、層間絶縁膜２９の端面２９ａとゲート絶縁膜２４の端面２４ａとを離間させることで、層間絶縁膜２９の端面２９ａから延設されたゲート絶縁膜２４によって、層間絶縁膜２９の表面から端子部５５にかけて設けられた透明電極３３が跨ぐ段差を段階的なものとすることができる。この結果、透明電極３３の被覆性を向上させることもできる。
【０２２５】
次に、本実施の形態にかかるアクティブマトリクス基板２０の製造方法について、図６の（ａ）〜（ｅ）および図９の（ａ）・（ｂ）を参照して以下に説明する。
【０２２６】
なお、図６の（ａ）に示す走査配線形成方法から、図６の（ｃ）に示す信号配線形成方法までの工程は、実施の形態１と同じである。したがって、その説明は省略する。
【０２２７】
本実施の形態では、まず、図６の（ｄ）に示す保護膜／層間絶縁膜形成工程において、実施の形態１と同様にして、層間絶縁膜２９を、その端面２９ａが、上記第１の半導体層３１に重なるようにパターニングする。
【０２２８】
次いで、上記層間絶縁膜２９をマスクとして保護膜２８およびゲート絶縁膜２４をドライエッチングする。このとき、層間絶縁膜２９の端面２９ａからはみ出した部分の保護膜２８および第１の半導体層３１と、ドライエッチング前の状態において第１の半導体層３１からはみ出した部分のゲート絶縁膜２４がエッチング除去されるようにエッチング条件を変更することにより、第１の半導体層３１の一部を除去する。
【０２２９】
これにより、図９の（ａ）・（ｂ）に示すように、層間絶縁膜２９の端面２９ａからはみ出した部分の第１の半導体層３１がエッチング除去され、層間絶縁膜２９の端面２９ａおよび保護膜２８の端面２８ａに連なる端面３１ａを有する第１の半導体層３１が形成される。
【０２３０】
したがって、次に、図６の（ｅ）に示す透明導電膜形成工程と同様に、透明導電膜を、上記層間絶縁膜２９が形成されたガラス基板２１の上面全面に成膜してパターニングすることで、図９の（ａ）・（ｂ）に示す本実施の形態にかかるアクティブマトリクス基板２０を得ることができる。
【０２３１】
〔実施の形態４〕
本発明の実施の他の形態について、図１０の（ａ）・（ｂ）および図１１の（ａ）〜（ｆ）に基づいて説明すれば、以下の通りである。なお、本実施の形態では、主に、前記実施の形態１との相違点について説明するものとし、前記実施の形態１と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０２３２】
図１０の（ａ）は、本実施の形態にかかるアクティブマトリクス基板２０における走査配線接続部５０近傍の概略構成を示す平面図であり、図１０の（ｂ）は、図１０の（ａ）に示すアクティブマトリクス基板２０のＣ−Ｃ線矢視断面図である。
【０２３３】
図１０の（ａ）・（ｂ）に示すように、本実施の形態にかかるアクティブマトリクス基板２０は、走査配線接続部５０において、ガラス基板２１上に、走査配線２２、ゲート絶縁膜２４、保護膜２８、層間絶縁膜２９、透明電極３３が、この順に積層された構成を有している。また、上記走査配線２２の端部には、上記走査配線２２上に透明電極３３が直接積層されることで端子部５５が形成されている。
【０２３４】
なお、本実施の形態でも、上記走査配線２２は、図１０の（ｂ）に示すように、下層走査配線２２ａ上に、上層走査配線２２ｂが設けられた構成を有している。但し、上記走査配線２２は、これに限定されるものではないことは、前記実施の形態１に記載した通りである。
【０２３５】
本実施の形態にかかるアクティブマトリクス基板２０は、ゲート絶縁膜２４上に、第１の半導体層３１も第２の半導体層３２も設けられていないことを除けば、前記実施の形態３において図９の（ａ）・（ｂ）に示すアクティブマトリクス基板２０と同様の構成を有している。
【０２３６】
すなわち、本実施の形態にかかるアクティブマトリクス基板２０は、図１０の（ａ）・（ｂ）に示すように、ゲート絶縁膜２４だけが、層間絶縁膜２９の端面２９ａから端子部５５側に向かって延びている。このため、本実施の形態でも、前記実施の形態３と同じく、層間絶縁膜２９の端面２９ａから端子部５５側に向かって延びるゲート絶縁膜２４が、単独で、走査配線２２（特に、端子部５５）を層間絶縁膜２９の端面２９ａ並びに該端面２９ａにおける透明電極３３から隔離する隔離壁（隔離層）として機能する。
【０２３７】
本実施の形態では、透明電極３３は、層間絶縁膜２９上および層間絶縁膜２９の端面２９ａ、保護膜２８の端面２８ａ、ゲート絶縁膜２４の端面２４ａを覆って上記端子部５５に延設されている。
【０２３８】
このようなアクティブマトリクス基板２０は、例えば、保護膜２８およびゲート絶縁膜２４をドライエッチングした後、酸素を用いて、上記層間絶縁膜２９をアッシング（Ｏ２アッシング）する等して上記層間絶縁膜２９をエッチバックすることで、容易に形成することができる。
【０２３９】
このように、Ｏ２アッシング等によって、端子部５５に対して、層間絶縁膜２９の端面２９ａを、保護膜２８の端面２８ａおよびゲート絶縁膜２４の端面２４ａよりも後退させることで、層間絶縁膜２９の端面２９ａを、保護膜２８の端面２８ａおよびゲート絶縁膜２４の端面２４ａから容易に一定距離離間させることができる。
【０２４０】
このように、本実施の形態でも、上記端子部５５に対向する層間絶縁膜２９の端面２９ａは、上記端子部５５に対向するゲート絶縁膜２４の端面２４ａよりも、上記端子部５５から離れて設けられている。このため、本実施の形態でも、図１０の（ｂ）に示すように、透明電極３３に、該透明電極３３が層間絶縁膜２９を覆う部分で欠陥３３ａが発生したとしても、該欠陥３３ａと、その下層のゲート絶縁膜２４と走査配線２２とが接触する部分（特に、走査配線２２に接触するゲート絶縁膜２４の端面２４ａ）との間の距離は、大きく保たれている。また、本実施の形態でも、ドライエッチング後のゲート絶縁膜２４の表面荒れは比較的小さく抑えられている。このため、ゲート絶縁膜２４の端面２４ａを覆う部分の透明電極３３は、緻密なものとなり、腐食促進成分の侵入・回り込みが防止される。
【０２４１】
このため、層間絶縁膜２９の表面が粗く、図１０の（ｂ）に示すように層間絶縁膜２９上の透明電極３３に欠陥３３ａが発生したとしても、層間絶縁膜２９の表面の状態に起因する走査配線２２および走査電極１２の腐食および断線を防止することができる。
【０２４２】
ここで、本実施の形態にかかる上記アクティブマトリクス基板２０の製造方法について、図１１の（ａ）〜（ｆ）を参照して以下に説明する。
【０２４３】
図１１の（ａ）〜（ｆ）は、上記アクティブマトリクス基板２０の製造工程を、工程順に示す、上記アクティブマトリクス基板２０の断面図である。なお、図１１の（ａ）〜（ｆ）は、それぞれ、各工程が終了した時点での上記アクティブマトリクス基板２０の非表示領域４２および表示領域４１の断面として、走査配線接続部５０の断面並びに画素１０のＴＦＴ１１近傍の断面を、左右に並べて示している。
【０２４４】
なお、以下の製造例において、各層の厚み等の条件は、特に言及しない限りは前記実施の形態１と同様である。
【０２４５】
〔走査配線形成工程〕
図１１の（ａ）は、ガラス基板２１上に、金属配線として、下層走査配線２２ａおよび上層走査配線２２ｂからなる２層構造の走査配線２２が形成されているとともに、該走査配線２２に設けられた下層走査電極１２ａおよび上層走査電極１２ｂからなる２層構造の走査電極１２が設けられた状態を示している。
【０２４６】
本工程は、実施の形態１において、図６の（ａ）で示した工程と同じである。したがって、その説明を省略する。
【０２４７】
なお、本製造例でも、走査配線２２を含む第１の金属配線層（ゲートメタル層）が、実施の形態１同様、上層金属配線／下層金属配線として、Ｔｉ／Ｃｕの積層構造（２層構造）を有している場合を例に挙げて説明する。しかしながら、本発明はこれに限定されるものではなく、上記第１の金属配線層が、単層構造を有していても積層構造を有していてもよいことは、前記実施の形態１にて説明した通りである。
【０２４８】
〔ゲート絶縁膜／半導体層形成工程〕
本工程は、実施の形態１において、接続部４４に、第１の半導体層３１も第２の半導体層３２も形成しないことを除けば、実施の形態１において、図６の（ｂ）で示した工程と同じである。
【０２４９】
すなわち、本実施の形態にかかるゲート絶縁膜／半導体層形成工程では、まず、図１１の（ｂ）に示すように、走査電極１２および走査配線２２を覆うように、窒化シリコン（ＳｉＮｘ）からなるゲート絶縁膜２４（無機絶縁膜）を、ＣＶＤ法により成膜する。次いで、上記ゲート絶縁膜２４上に、半導体層として、アモルファスシリコン層、ｎ型不純物が高濃度にドープされたｎ＋アモルファスシリコン層を成膜した後、フォトリソグラフィによりレジストパターンを形成する。その後、ドライエッチングを行い、上記半導体層をパターニングした後、上記レジストパターンを剥離洗浄する。
【０２５０】
これにより、図１１の（ｂ）に示すように、各画素１０におけるゲート絶縁膜２４上に、上記アモルファスシリコン層からなるチャネル層２５および該チャネル層２５上に積層されたｎ＋アモルファスシリコン層からなる電極コンタクト層２６を形成する。
【０２５１】
〔信号配線形成工程〕
本工程は、実施の形態１において、図６の（ｃ）で示した工程と同じである。つまり、この段階のアクティブマトリクス基板２０は、図１１の（ｃ）に示すように、接続部４４に、半導体層（第１の半導体層３１および第２の半導体層３２）が形成されておらず、接続部４４に、これら半導体層に起因する凹凸が形成されていないことを除けば、図６の（ｃ）に示す構造と同じ構造を有している。
【０２５２】
したがって、本実施形態では、本工程の説明を省略する。なお、本製造例でも、信号電極１３を含む第２の金属配線（ソースメタル層）が、上層金属配線／下層金属配線として、Ｔｉ／Ｃｕの積層構造（２層構造）を有している場合を例に挙げて説明する。しかしながら、第１の金属配線層（ゲートメタル層）同様、本発明はこれに限定されるものではない。
【０２５３】
〔保護膜／層間絶縁膜形成工程〕
本工程では、まず、上記ゲート絶縁膜２４上に、上記信号配線２７、信号電極１３、ドレイン電極１４を覆うように、保護膜２８（パッシベーション膜、無機絶縁膜）として、窒化シリコン（ＳｉＮｘ）膜を、ＣＶＤ法により成膜する。これにより、画素１０にＴＦＴ１１が形成される。
【０２５４】
次いで、上記窒化シリコン膜上に、感光性樹脂材料からなる層間絶縁膜材料をスピンコート法等により成膜し、その後、フォトリソグラフィによりパターニングした後、ドライエッチングを行う。これにより、上記窒化シリコン膜からなる保護膜２８、および上記層間絶縁膜材料からなる層間絶縁膜２９（有機絶縁膜、平坦化膜）をパターン形成する。
【０２５５】
このとき、上記層間絶縁膜２９をマスクとしたドライエッチングにより、図示はしないが、画素１０では、保護膜２８における、マスクされていない部分が除去されて信号電極１３およびドレイン電極１４が露出する。
【０２５６】
一方、走査配線接続部５０では、図１１の（ｄ）に示すように、上記層間絶縁膜２９をマスクとしたドライエッチングにより、引き出し配線としての走査配線２２上のゲート絶縁膜２４および保護膜２８における、マスクされていない部分が除去される。これにより、端子部５５およびその近傍の走査配線２２が露出する。
【０２５７】
本工程は、上記したように、工程そのものは、実施の形態１において、図６の（ｄ）で示した工程と同じである。しかしながら、本実施の形態では、接続部４４に、半導体層を形成していないことから、図１１の（ｄ）に示すように、走査配線接続部５０に、半導体層（図６の（ｄ）に示す第１の半導体層３１）は形成されていない。
【０２５８】
このため、図１１の（ｄ）に示すように、保護膜２８およびゲート絶縁膜２４は、それぞれの端面２８ａ・２４ａが層間絶縁膜２９の端面２９ａと連なるようにドライエッチングされる。
【０２５９】
〔アッシング工程〕
本工程では、図１１の（ｄ）に示したように保護膜２８およびゲート絶縁膜２４をドライエッチングした後、酸素を用いて、上記層間絶縁膜２９をアッシング（Ｏ２アッシング）することで、上記層間絶縁膜２９をエッチバックする。
【０２６０】
これにより、図１１の（ｅ）に示すように、端子部５５に対して、層間絶縁膜２９の端面２９ａを、保護膜２８の端面２８ａおよびゲート絶縁膜２４の端面２４ａよりも後退させることで、層間絶縁膜２９の端面２９ａを、保護膜２８の端面２８ａおよびゲート絶縁膜２４の端面２４ａから距離ｘだけ離間させる。なお、距離ｘについては前記した通りである。
【０２６１】
この結果、図１０の（ａ）・（ｂ）および図１１の（ｅ）に示すように、ゲート絶縁膜２４の一部が、層間絶縁膜２９の端面２９ａから延びた構造となる。
【０２６２】
なお、本工程において、上記アッシング条件は、特に限定されるものではない。上記アッシング条件は、上記したように端子部５５に対して、層間絶縁膜２９の端面２９ａが、保護膜２８の端面２８ａおよびゲート絶縁膜２４の端面２４ａよりも後退するように設定されていればよい。
【０２６３】
〔透明導電膜形成工程〕
本工程は、工程そのものは、実施の形態１において、図６の（ｅ）で示した工程と同じである。本工程では、スパッタ法により、ＩＴＯからなる透明導電膜を、上記層間絶縁膜２９が形成されたガラス基板２１の上面全面に成膜する。次いで、この透明導電膜上に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングして上記透明導電膜をパターニングした後、上記レジストパターンを剥離洗浄する。
【０２６４】
これにより、本実施の形態でも、図１１の（ｆ）に示すように、各画素１０に、上記透明導電膜からなる画素電極３０が形成される。
【０２６５】
一方、本実施の形態では、前記したように、走査配線接続部５０に、半導体層が形成されていないことから、走査配線接続部５０では、上記工程によって、上記透明導電膜からなる透明電極３３が、層間絶縁膜２９上および層間絶縁膜２９の端面２９ａ、保護膜２８上およびその端面２８ａ、ゲート絶縁膜２４の端面２４ａ、並びに、露出した走査配線２２上を覆うように形成される。
【０２６６】
上記したように、露出した走査配線２２上に上記透明電極３３が形成されることで、上記走査配線２２の端部に、走査端子５１（端子電極）が形成される。
【０２６７】
〔配向膜形成工程〕
最後に、実施の形態１同様、上記アクティブマトリクス基板２０の表面（対向基板８０との対向面）に、必要に応じて、図示しない配向膜を形成する。
【０２６８】
これにより、本実施の形態にかかるアクティブマトリクス基板２０を製造することができる。
【０２６９】
なお、上記製造例では、上記したように、保護膜／層間絶縁膜形成工程の後（つまり、上記保護膜２８およびゲート絶縁膜２４をドライエッチングした後）、上記層間絶縁膜２９をＯ２アッシングする場合を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではない。例えば、ハーフ露光技術とＯ２アッシング等を用いて、層間絶縁膜２９の端面２９ａを、保護膜２８の端面２８ａおよびゲート絶縁膜２４の端面２４ａから、一定距離ｘだけ離間（エッチバック）させてもよい。この場合にも、図１０の（ａ）・（ｂ）に示す本実施の形態にかかるアクティブマトリクス基板２０を得ることができる。
【０２７０】
上記距離ｘ（後退距離）としては、特に限定されるものではないが、効果をより確実なものとするためには、０．５μｍ以上の大きさで設定されていることが好ましい。また、上記したようにアッシングによるエッチバックを行う場合、層間絶縁膜２９の膜厚よりも大きい値は現実的ではない。したがって、層間絶縁膜２９の膜厚以下（例えば、０．５μｍ〜５μｍの範囲内）に設定される。一方、ハーフ露光技術を併用したエッチバックを行う場合には、上記距離ｘをより大きくとる（例えば、層間絶縁膜２９の膜厚よりも大きくする）ことが可能である。
【０２７１】
〔実施の形態５〕
本発明の実施の他の形態について、図１２および図１３に基づいて説明すれば、以下の通りである。なお、本実施の形態では、主に、前記実施の形態１、４との相違点について説明するものとし、前記実施の形態１、４と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０２７２】
図１２は、本実施の形態にかかるアクティブマトリクス基板２０における配線接続部７０の概略構成を示す平面図である。また、図１３は、図１２に示すアクティブマトリクス基板２０のＤ−Ｄ線矢視断面図である。
【０２７３】
前記したように、配線接続部７０では、ソースメタル層からゲートメタル層への繋ぎ替え（層替え）が行われる。
【０２７４】
図１３に示すように、上記アクティブマトリクス基板２０は、配線接続部７０において、ガラス基板２１上に、第１の金属配線層（ゲートメタル層）からなる接続配線６２、ゲート絶縁膜２４、第２の金属配線層（ソースメタル層）からなる信号配線２７、保護膜２８、層間絶縁膜２９、透明電極３３が、この順に積層された構造を有している。
【０２７５】
なお、本実施の形態でも、第１の金属配線層および第２の金属配線層は２層構造を有している。すなわち、本実施の形態において、接続配線６２は、図１３に示すように、下層接続配線６２ａ上に、上層接続配線６２ｂが設けられた構成を有している。また、信号配線２７は、図１３に示すように、下層信号配線２７ａ上に、上層信号配線２７ｂが設けられた構成を有している。但し、第１の金属配線層および第２の金属配線層の構成がこれに限定されるものではないことは、前記実施の形態１に記載した通りである。
【０２７６】
上記信号配線２７は、配線接続部７０に設けられたコンタクトホール７１（開口部）によって上記接続配線６２に電気的に接続されている。上記コンタクトホール７１の表面は、透明電極３３で覆われている。
【０２７７】
上記接続配線６２と信号配線２７とは、互いに異なる方向に延設して形成されている。上記コンタクトホール７１は、該コンタクトホール７１内に、上記接続配線６２および信号配線２７のうち少なくとも一方（本実施の形態では信号配線２７）の端縁（端面）が位置するように形成される。
【０２７８】
図１２および図１３に示すコンタクトホール７１は、前記実施の形態４に記載の方法によって形成することができる。以下に、図１１の（ａ）〜（ｆ）、図１２および図１３を参照して、上記コンタクトホール７１の形成方法について説明する。
【０２７９】
前記実施の形態４に記載の〔走査配線形成工程〕において、配線接続部７０では、ガラス基板２１上に、走査配線２２と同層に、走査配線２２と同じ第１の金属配線層からなる接続配線６２が形成される。
【０２８０】
次いで、〔ゲート絶縁膜／半導体層形成工程〕において、配線接続部７０では、上記接続配線６２上に、ゲート絶縁膜２４が形成される。
【０２８１】
その後、〔信号配線形成工程〕において、配線接続部７０では、上記ゲート絶縁膜２４上に、信号配線２７が形成される。
【０２８２】
そして、〔保護膜／層間絶縁膜形成工程〕において、層間絶縁膜２９をマスクとしたドライエッチングにより、保護膜２８およびゲート絶縁膜２４における、マスクされていない部分を除去することにより、上記信号配線２７と接続配線６２との配線切り替え部分（つまり、層替えのための信号配線２７と接続配線６２との接続部となる部分；以下、単に「切り替え部」と記す）に、コンタクトホール７１となる開口部が形成される。
【０２８３】
このとき、まず、上記層間絶縁膜２９をマスクとした一連のドライエッチングにより、図１２および図１３に示すように、上記信号配線２７の一部が露出されるように、上記信号配線２７およびゲート絶縁膜２４にそれぞれ隣接する部分の保護膜２８に、それぞれ開口部が形成される。続いて、上記層間絶縁膜２９および信号配線２７をマスクとして、上記接続配線６２の一部が露出されるように、上記接続配線６２に隣接する部分のゲート絶縁膜２４および保護膜２８に、それぞれ開口部が形成される。
【０２８４】
これにより、図１２に示す保護膜２８の端面２８ａおよびアッシング前の層間絶縁膜２９の端面（図示せず）を開口端面とする開口部内に、ゲート絶縁膜２４の端面２４ａを開口端面とする開口部が形成される。なお、前記したように保護膜２８には、層間絶縁膜２９をマスクとして開口部が形成されていることから、保護膜２８の端面２８ａは、アッシング前の層間絶縁膜２９の端面（開口端面）に連なる（重畳する）ように形成されている。このため、図１２では、保護膜２８の端面２８ａ（開口端面）を図示し、アッシング前の層間絶縁膜２９の図示については省略する。
【０２８５】
その後、〔アッシング工程〕で、上記層間絶縁膜２９をＯ２アッシング等によってエッチバックする。これにより、図１２および図１３に示すように、上記接続配線６２および信号配線２７の露出部に対し、層間絶縁膜２９の端面２９ａを、保護膜２８の端面２８ａよりも距離ｙだけ後退させる。
【０２８６】
つまり、距離ｙは、アッシング前の層間絶縁膜２９の端面に対するアッシング後の層間絶縁膜２９の端面２９ａの後退距離であり、保護膜２８の端面２８ａと、アッシング後の層間絶縁膜２９の端面２９ａとの間の距離に等しい。
【０２８７】
この結果、層間絶縁膜２９の開口部が拡大され、図１２および図１３に示す層間絶縁膜２９の端面２９ａで形成される開口部が形成される。
【０２８８】
この結果、図１２および図１３に示すように、ゲート絶縁膜２４の一部、保護膜２８の一部、および信号配線２７の一部が、層間絶縁膜２９の端面２９ａから延びた構造となる。つまり、ゲート絶縁膜２４の一部、保護膜２８の一部、および信号配線２７の一部が、層間絶縁膜２９の開口端面である端面２９ａよりも、開口部内に突出した構造となる。
【０２８９】
次いで、〔透明導電膜形成工程〕で、上記層間絶縁膜２９の端面２９ａ、上記層間絶縁膜２９の端面２９ａから延びる保護膜２８の上面および端面２８ａ、アッシング前の層間絶縁膜２９の端面２９ａ位置（つまり保護膜２８の端面２８ａ）から延びる上層信号配線２７ｂの上面および端面２７ｄ、下層信号配線２７ａの端面２７ｃ、およびゲート絶縁膜２４の端面２４ａで形成される開口部全体を含む上記切り替え部の一部もしくは切り替え部全体を覆うように、上記透明電極３３が形成される。これにより、接続配線６２と信号配線２７とが、上記透明電極３３によって電気的に接続される。これにより、上記コンタクトホール７１が形成される。
【０２９０】
上記したように、本実施の形態によれば、上記層間絶縁膜２９の端面２９ａは、上記接続配線６２と透明電極３３とが直接接触する部分（切り替え部における第１の接続部）および上記信号配線２７と透明電極３３とが直接接触する部分（切り替え部における第２の接続部）に対向するゲート絶縁膜２４の端面２４ａおよび保護膜２８の端面２８ａよりも、上記部分（つまり、記第１の接続部および第２の接続部）から離れて設けられている。
【０２９１】
このため、本実施の形態でも、透明電極３３に、該透明電極３３が層間絶縁膜２９を覆う部分で欠陥３３ａが発生したとしても、該欠陥３３ａと、上記第１接続部および第２接続部（つまり、金属配線における、無機絶縁膜および有機絶縁膜を介さずに導電膜が直接積層された領域）との間の距離は、大きく保たれている。また、本実施の形態でも、ドライエッチング後の上記ゲート絶縁膜２４および保護膜２８の表面荒れは比較的小さく抑えられている。このため、ゲート絶縁膜２４の端面２４ａおよび保護膜２８の端面２８ａを覆う部分の透明電極３３は、緻密なものとなり、腐食促進成分の侵入・回り込みが防止される。
【０２９２】
このため、本実施の形態でも、上記層間絶縁膜２９の表面が粗く、層間絶縁膜２９上の透明電極３３に欠陥３３ａが発生したとしても、層間絶縁膜２９の表面の状態に起因する走査配線２２および走査電極１２の腐食および断線を防止することができる。
【０２９３】
なお、本実施形態でも、上記アッシング条件は、特に限定されるものではなく、上記したように層間絶縁膜２９の端面２９ａが、保護膜２８の端面２８ａおよびゲート絶縁膜２４の端面２４ａよりも後退するように設定されていればよい。
【０２９４】
上記配線接続部７０における上記層間絶縁膜２９の端面の後退距離ｙとしては、特に限定されるものではないが、効果をより確実なものとするためには、０．５μｍ以上の大きさで設定されていることが好ましい。また、上記したようにアッシングによるエッチバックを行う場合、層間絶縁膜２９の膜厚よりも大きい値は現実的ではない。したがって、層間絶縁膜２９の膜厚以下（例えば、０．５μｍ〜５μｍの範囲内）に設定される。一方、ハーフ露光技術を併用したエッチバックを行う場合には、エッチバックによる層間絶縁膜２９の後退距離ｙをより大きくとる（例えば、層間絶縁膜２９の膜厚よりも大きくする）ことが可能である。
【０２９５】
但し、上記したように上記技術を配線切り替え部分（コンタクトホール７１）に使用する場合には、配線幅（すなわち、接続配線６２および信号配線２７の幅、特に、図１２に示す例では、線幅が小さい方の配線である信号配線２７の幅）によって、その上限が制約されることになることは言うまでもない。
【０２９６】
〔実施の形態６〕
本発明の実施の他の形態について、図１４および図１５の（ａ）・（ｂ）に基づいて説明すれば、以下の通りである。なお、本実施の形態では、主に、前記実施の形態１、４との相違点について説明するものとし、前記実施の形態１、４と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０２９７】
図１４は、本実施の形態にかかるアクティブマトリクス基板２０における配線接続部７０の概略構成を示す平面図である。また、図１５の（ａ）は、図１４に示すアクティブマトリクス基板２０のＥ−Ｅ線矢視断面図であり、図１５の（ｂ）は、図１４に示すアクティブマトリクス基板２０のＦ−Ｆ線矢視断面図である。
【０２９８】
図１５の（ａ）・（ｂ）に示すように、本実施の形態にかかるアクティブマトリクス基板２０は、配線接続部７０において、ガラス基板２１上に、第１の金属配線層（ゲートメタル層）からなる接続配線６２、ゲート絶縁膜２４、第１の半導体層３１、第２の半導体層３２、第２の金属配線層（ソースメタル層）からなる信号配線２７、保護膜２８、層間絶縁膜２９、透明電極３３が、この順に積層された構造を有している。
【０２９９】
なお、本実施の形態でも、第１の金属配線層および第２の金属配線層は２層構造を有し、接続配線６２が、下層接続配線６２ａおよび上層接続配線６２ｂからなり、信号配線２７が、下層信号配線２７ａおよび上層信号配線２７ｂからなる場合を例に挙げて説明するが、前記実施の形態５同様、本実施の形態は、これに限定されるものではない。
【０３００】
本実施の形態でも、上記信号配線２７は、配線接続部７０に設けられたコンタクトホール７１（開口部）によって上記接続配線６２に電気的に接続されている。上記コンタクトホール７１の表面は、透明電極３３で覆われている。
【０３０１】
また、上記接続配線６２と信号配線２７とは、互いに異なる方向に延設して形成されている。上記コンタクトホール７１は、該コンタクトホール７１内に、上記接続配線６２および信号配線２７のうち少なくとも一方（本実施の形態では信号配線２７）の端縁（端面）が位置するように形成される。
【０３０２】
本実施の形態では、上記第１の半導体層３１に上記コンタクトホール７１を形成する開口部が設けられていることから、上記第１の半導体層３１はリング状に形成されている。
【０３０３】
図１４および図１５の（ａ）・（ｂ）に示すコンタクトホール７１は、前記実施の形態１に記載の方法に、前記実施の形態４に記載の方法を組み合わせることによって形成することができる。以下に、図６の（ａ）〜（ｅ）、図１１の（ａ）〜（ｆ）、図１４および図１５の（ａ）・（ｂ）を参照して、上記コンタクトホール７１の形成方法について説明する。
【０３０４】
前記実施の形態１に記載の〔走査配線形成工程〕において、配線接続部７０では、ガラス基板２１上に、走査配線２２と同層に、走査配線２２と同じ第１の金属配線層からなる接続配線６２が形成される。
【０３０５】
次いで、〔ゲート絶縁膜／半導体層形成工程〕において、配線接続部７０では、上記接続配線６２上に、ゲート絶縁膜２４、第１の半導体層３１、第２の半導体層３２が、この順に形成される。なお、本工程では、上記第１の半導体層３１および第２の半導体層３２は、島状に形成されている。
【０３０６】
その後、〔信号配線形成工程〕において、配線接続部７０では、上記ゲート絶縁膜２４上に、スパッタ法により、上記第１の半導体層３１および第２の半導体層３２を覆うように、Ｔｉ、Ｃｕからなる２種類の導電膜が、この順に連続して成膜される。
【０３０７】
次いで、上記導電膜上に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングを行い、上記導電膜をパターニングする。このとき、上記レジストパターンで覆われていない領域の第２の半導体層３２は、上記パターニングによって除去される。その後、上記レジストパターンを剥離洗浄する。
【０３０８】
これにより、上記ゲート絶縁膜２４上に、上記第１の半導体層３１の一部および第２の半導体層３２を覆う信号配線２７が形成される。
【０３０９】
そして、〔保護膜／層間絶縁膜形成工程〕において、層間絶縁膜２９をマスクとしたドライエッチングにより、保護膜２８およびゲート絶縁膜２４におけるマスクされていない部分を除去することにより、上記信号配線２７と接続配線６２との配線切り替え部分（切り替え部）に、コンタクトホール７１となる開口部が形成される。
【０３１０】
このとき、まず、上記層間絶縁膜２９をマスクとした一連のドライエッチングにより、図１４および図１５の（ａ）・（ｂ）に示すように、上記信号配線２７の一部が露出されるように、上記信号配線２７、第２の半導体層３２、ゲート絶縁膜２４にそれぞれ隣接する部分の保護膜２８に、それぞれ開口部が形成される。続いて、上記層間絶縁膜２９、信号配線２７、第１の半導体層３１および第２の半導体層３２をそれぞれマスクとして、上記接続配線６２の一部が露出されるように、上記接続配線６２に隣接する部分のゲート絶縁膜２４および保護膜２８に、それぞれ開口部が形成される。
【０３１１】
これにより、図１４に示す保護膜２８の端面２８ａおよびアッシング前の層間絶縁膜２９の端面（図示せず）を開口端面とする開口部内に、ゲート絶縁膜２４の端面２４ａを開口端面とする開口部が形成される。なお、前記したように保護膜２８には、層間絶縁膜２９をマスクとして開口部が形成されていることから、アッシング前の層間絶縁膜２９の端面（開口端面）は、保護膜２８の端面２８ａと連なる（重畳する）ように形成されている。このため、図１４では、保護膜２８の端面２８ａ（開口端面）を図示し、アッシング前の層間絶縁膜２９の図示については省略する。また、第１の半導体層３１の端面３１ａ（開口端面）は、図１５の（ａ）・（ｂ）に示すように、ゲート絶縁膜２４の端面２４ａと連なる（重畳する）ように形成されている。このため、図１４では、ゲート絶縁膜２４の端面２４ａを図示し、第１の半導体層３１の端面３１ａ（開口端面）の図示については省略する。なお、信号配線２７から露出する第２の半導体層３２は、前記したように信号配線２７のパターニングに際して除去されていることから、第２の半導体層３２の端面３２ａは、図１５の（ｂ）に示すように、信号配線２７の端面と連なるように形成されている。
【０３１２】
その後、〔アッシング工程〕で、上記層間絶縁膜２９をＯ２アッシング等によってエッチバックする。これにより、図１４および図１５の（ａ）・（ｂ）に示すように、上記接続配線６２および信号配線２７の露出部に対し、層間絶縁膜２９の端面２９ａを、保護膜２８の端面２８ａよりも距離ｙだけ後退させる。
【０３１３】
なお、本実施の形態でも、距離ｙは、アッシング前の層間絶縁膜２９の端面に対するアッシング後の層間絶縁膜２９の端面２９ａの後退距離であり、保護膜２８の端面２８ａと、アッシング後の層間絶縁膜２９の端面２９ａとの間の距離に等しい。
【０３１４】
この結果、層間絶縁膜２９の開口部が拡大され、図１４および図１５の（ａ）・（ｂ）に示す層間絶縁膜２９の端面２９ａで形成される開口部が形成される。
【０３１５】
この結果、図１４および図１５の（ａ）・（ｂ）に示すように、ゲート絶縁膜２４の一部、第１の半導体層３１の一部、第２の半導体層３２の一部、信号配線２７の一部、および保護膜２８の一部が、層間絶縁膜２９の端面２９ａから延びた構造（つまり、層間絶縁膜２９の開口端面である端面２９ａよりも、開口部内に突出した構造）となる。
【０３１６】
次いで、〔透明導電膜形成工程〕で、上記層間絶縁膜２９の端面２９ａ、上記層間絶縁膜２９の端面２９ａから延びる保護膜２８の上面および端面２８ａ、アッシング前の層間絶縁膜２９の端面位置（つまり、保護膜２８の端面２８ａ）から延びる上層信号配線２７ｂの上面および端面２７ｄ、下層信号配線２７ａの端面２７ｃ、第２の半導体層３２の端面３２ａ、第１の半導体層３１の端面３１ａ、およびゲート絶縁膜２４の端面２４ａで形成される開口部全体を含む上記切り替え部の一部もしくは切り替え部全体を覆うように、上記透明電極３３が形成される。これにより、接続配線６２と信号配線２７とが、上記透明電極３３によって電気的に接続される。これにより、上記コンタクトホール７１が形成される。
【０３１７】
上記したように、本実施の形態でも、上記層間絶縁膜２９の端面２９ａは、上記接続配線６２と透明電極３３とが直接接触する部分（切り替え部における第１の接続部）および上記信号配線２７と透明電極３３とが直接接触する部分（切り替え部における第２の接続部）に対向するゲート絶縁膜２４の端面２４ａおよび保護膜２８の端面２８ａよりも、上記部分（つまり、記第１の接続部および第２の接続部）から離れて設けられている。
【０３１８】
このため、本実施の形態でも、透明電極３３に、該透明電極３３が層間絶縁膜２９を覆う部分で欠陥３３ａが発生したとしても、該欠陥３３ａと、上記第１接続部および第２接続部（つまり、金属配線における、無機絶縁膜および有機絶縁膜を介さずに導電膜が直接積層された領域）との間の距離は、大きく保たれている。また、本実施の形態でも、ドライエッチング後の上記ゲート絶縁膜２４および保護膜２８の表面荒れは比較的小さく抑えられている。このため、ゲート絶縁膜２４の端面２４ａおよび保護膜２８の端面２８ａを覆う部分の透明電極３３は、緻密なものとなり、腐食促進成分の侵入・回り込みが防止される。
【０３１９】
このため、本実施の形態でも、上記層間絶縁膜２９の表面が粗く、層間絶縁膜２９上の透明電極３３に欠陥３３ａが発生したとしても、層間絶縁膜２９の表面の状態に起因する走査配線２２および走査電極１２の腐食および断線を防止することができる。
【０３２０】
なお、本実施の形態でも、上記アッシング条件は、特に限定されるものではなく、上記したように層間絶縁膜２９の端面２９ａが、保護膜２８の端面２８ａおよびゲート絶縁膜２４の端面２４ａよりも後退するように設定されていればよい。
【０３２１】
本実施の形態でも、上記配線接続部７０における上記層間絶縁膜２９の端面の後退距離ｙとしては、特に限定されるものではない。上記後退距離ｙとしては、上記したようにアッシングによるエッチバックを行う場合、前記実施の形態５に示した理由と同様の理由から、例えば、０．５μｍ〜５μｍの範囲内に設定される。一方、本実施の形態でも、ハーフ露光技術を併用したエッチバックを行う場合には、エッチバックによる層間絶縁膜２９の後退距離ｙをより大きくとる（例えば、層間絶縁膜２９の膜厚よりも大きくする）ことが可能である。
【０３２２】
なお、本実施の形態でも、上記したように上記技術を配線切り替え部分（コンタクトホール７１）に使用する場合には、配線幅（すなわち、接続配線６２および信号配線２７の幅、特に、図１４に示す例では、線幅が小さい方の配線である信号配線２７の幅）によって、その上限が制約されることになることは言うまでもない。
【０３２３】
上記したように、本発明を配線接続部７０に適用する場合は、信号配線２７上にも、層間絶縁膜２９の端面２９ａと保護膜２８の端面２８ａとの距離を拡大する構造を設けることが望ましい。このため、本発明を配線接続部７０に適用する場合は、前記実施の形態５もしくは本実施の形態に示す構造とすることが望ましい。
【０３２４】
但し、配線接続部７０をシール剤９１の内部に形成する場合には腐食の可能性が低くなる。このため、前記実施の形態１に記載の方法のみを適用し、本実施形態で説明した製造例において、上記した〔アッシング工程〕工程を省いてもよい。これにより、上記接続配線６２（第１の配線層）の腐食のみを防止する構造としてもよい。
【０３２５】
また、本実施得の形態では、信号配線２７から露出する第２の半導体層３２が、前記したように信号配線２７のパターニングに際して除去される場合を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではない。例えば、金属配線のエッチングと半導体層のエッチングとを別々に行う等、半導体層のエッチングに、専用のマスクを用いることで、第２の半導体層３２を残すことも可能である。
【０３２６】
〔実施の形態７〕
本発明の実施の他の形態について、図１６の（ａ）〜（ｆ）に基づいて説明すれば、以下の通りである。なお、本実施の形態では、主に、前記実施の形態１との相違点について説明するものとし、前記実施の形態１と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０３２７】
図１６の（ａ）〜（ｆ）は、上記アクティブマトリクス基板２０の製造工程を、工程順に示す、上記アクティブマトリクス基板２０の断面図である。なお、図１６の（ａ）〜（ｆ）は、それぞれ、各工程が終了した時点での上記アクティブマトリクス基板２０の非表示領域４２および表示領域４１の断面として、走査配線接続部５０の断面並びに画素１０のＴＦＴ１１近傍の断面を、左右に並べて示している。
【０３２８】
まず、上記アクティブマトリクス基板２０を構成する各層について、図１６の（ｆ）を参照して以下に説明する。
【０３２９】
なお、本実施の形態でも、前記実施の形態１と同様に、接続部４４として、走査配線接続部５０を例に挙げて説明するが、走査配線接続部５０、走査配線２２、走査端子５１、走査電極１２は、それぞれ、信号配線接続部６０、接続配線６２、信号端子６１、信号電極１３と読み替えることができる。
【０３３０】
図１６の（ｆ）に示すように、本実施の形態にかかるアクティブマトリクス基板２０は、表示領域４１において、ガラス基板２１上に、走査電極１２等の第１の金属配線層（ゲートメタル層）、ゲート絶縁膜２４、チャネル層２５、チャネル保護層１０１、電極コンタクト層２６、信号電極１３およびドレイン電極１４等の第２の金属配線層（ソースメタル層）、保護膜２８、層間絶縁膜２９、画素電極３０、必要に応じて配向膜（図示せず）がこの順に設けられた構成を有している。
【０３３１】
一方、上記アクティブマトリクス基板２０は、走査配線接続部５０において、ガラス基板２１上に、走査配線２２、ゲート絶縁膜２４、第１の半導体層３１、保護膜２８、層間絶縁膜２９、透明電極３３が、この順に積層された構成を有している。上記走査配線２２の端部には、上記走査配線２２上に透明電極３３が直接積層されることで端子部５５が形成されている。
【０３３２】
なお、本実施の形態でも、上記走査配線２２は、下層走査配線２２ａ上に、上層走査配線２２ｂが設けられた構成を有している。但し、上記走査配線２２は、これに限定されるものではないことは、前記実施の形態１に記載した通りである。
【０３３３】
本実施の形態にかかるアクティブマトリクス基板２０は、チャネル層２５と電極コンタクト層２６との間にチャネル保護層１０１が設けられているとともに、上記電極コンタクト層２６となる半導体層が、図示しない第２の金属配線層の下にも設けられている点を除けば、前記実施の形態１にかかるアクティブマトリクス基板２０と同様の構成を有している。
【０３３４】
以下に、図１６の（ａ）〜（ｆ）を参照して、本実施の形態にかかる上記アクティブマトリクス基板２０の製造方法について説明する。なお、以下の製造例において、各層の厚み等の条件は、特に言及しない限りは前記実施の形態１と同様である。
【０３３５】
〔走査配線形成工程〕
本工程は、工程そのものは、実施の形態１において、図６の（ａ）で示した工程と同じである。したがって、その詳細な説明については省略する。
【０３３６】
但し、本実施の形態にかかるゲート絶縁膜／半導体層形成工程では、ガラス基板２１上に、スパッタ法により、Ｔｉ膜を３０〜１５０ｎｍ、Ｃｕ膜を２００〜５００ｎｍの厚みで、この順に連続して成膜した。これにより、下層走査電極１２ａおよび下層走査配線２２ａ上に、上層走査電極１２ｂおよび上層走査配線２２ｂが設けられた、Ｃｕ／Ｔｉの２層構造を有する走査電極１２および走査配線２２を形成した。
【０３３７】
〔ゲート絶縁膜／第１の半導体層／チャネル保護層形成工程〕
本工程では、図１６の（ｂ）に示すように、チャネル層２５、チャネル保護層１０１、電極コンタクト層２６を形成する。
【０３３８】
まず、上記走査電極１２および走査配線２２を覆うように、窒化シリコン（ＳｉＮｘ）からなるゲート絶縁膜２４（無機絶縁膜）、チャネル層２５を形成するためのアモルファスシリコン層（半導体層）、チャネル保護層１０１を形成するための窒化シリコン（ＳｉＮｘ）層（無機絶縁膜）を、ＣＶＤ法により、この順に連続して成膜する。
【０３３９】
その後、フォトリソグラフィによるレジストパターンの形成、エッチング、およびレジストパターンの剥離洗浄からなる工程を、２回繰り返すことで、図１６の（ｂ）に示すように、最上層の窒化シリコン（ＳｉＮｘ）層およびアモルファスシリコン層をパターニングする。
【０３４０】
これにより、図１６の（ｂ）に示すように、各画素１０におけるゲート絶縁膜２４上に、上記アモルファスシリコン層からなるチャネル層２５および該チャネル層２５上に積層されたチャネル保護層１０１を形成する。また、走査配線接続部５０におけるゲート絶縁膜２４上に、上記アモルファスシリコン層からなる第１の半導体層３１を形成する。なお、チャネル部以外の最上層の窒化シリコン層は上記パターニングによって全て除去した。
【０３４１】
本工程では、特に限定されないが、上記ゲート絶縁膜２４を構成する窒化シリコン膜を、２００〜５００ｎｍの厚みで成膜することが好ましい。また、上記チャネル層２５および第１の半導体層３１を構成するアモルファスシリコン層を３０〜３００ｎｍ、チャネル保護層１０１を構成する窒化シリコン膜を１００〜３００ｎｍの厚みで成膜することが好ましい。
【０３４２】
〔第２の半導体層／信号配線形成工程〕
本工程では、まず、ＣＶＤ法により、図１６の（ｃ）に示すように、上記ゲート絶縁膜２４上に、ｎ型不純物が高濃度にドープされたｎ＋アモルファスシリコン層１０２を、チャネル層２５、チャネル保護層１０１、第１の半導体層３１を覆うように成膜する。
【０３４３】
次に、上記ｎ＋アモルファスシリコン層１０２上に、スパッタ法により、Ｔｉ、Ｃｕからなる２種類の導電膜を、この順に連続して成膜する。
【０３４４】
次いで、上記導電膜上に、フォトリソグラフィによりレジストパターンを形成する。その後、エッチングを行い、上記導電膜をパターニングおよびｎ＋アモルファスシリコン層１０２をパターニングするとともに、上記ｎ＋アモルファスシリコン層１０２からなる第２の半導体層３２を除去する。その後、上記レジストパターンを剥離洗浄する。
【０３４５】
これにより、図１６の（ｄ）に示すように、表示領域４１に、パターン形成された第２の金属配線層（例えば信号電極１３、ドレイン電極１４、信号配線２７、ドレイン配線１５、中間電極１６等）と、該第２の金属配線層に重畳して該第２の金属配線層の下に設けられた、上記ｎ＋アモルファスシリコン層１０２からなる電極コンタクト層２６とを形成する。また、これと同時に、接続部４４において、上記表示領域４１におけるチャネル層２５および電極コンタクト層２６とは電気的に分離された第１の半導体層３１をパターン形成する。
【０３４６】
本工程では、特に限定されるものではないが、上記ｎ＋アモルファスシリコン層を、５０〜１５０ｎｍ、Ｔｉ膜を２０〜１５０ｎｍ、Ｃｕ膜を１００〜４００ｎｍの厚みで成膜することが好ましい。
【０３４７】
なお、本製造例でも、信号電極１３を含む第２の金属配線層（ソースメタル層）が、上層金属配線／下層金属配線として、Ｔｉ／Ｃｕの積層構造（２層構造）を有している場合を例に挙げて説明した。しかしながら、第１の金属配線層（ゲートメタル層）同様、本発明はこれに限定されるものではない。
【０３４８】
〔保護膜／層間絶縁膜形成工程〕
本工程は、工程そのものは、実施の形態１において、図６の（ｄ）で示した工程と同じである。図１６の（ｅ）に示すように、本工程では、まず、上記ゲート絶縁膜２４上に、上記第２の金属配線層からなる信号配線２７、信号電極１３、ドレイン電極１４を覆うように、保護膜２８として、窒化シリコン（ＳｉＮｘ）膜を、ＣＶＤ法により成膜する。
【０３４９】
次いで、上記窒化シリコン膜上に、感光性樹脂材料からなる層間絶縁膜材料をスピンコート法等により成膜し、その後、フォトリソグラフィによりパターニングした後、ドライエッチングを行う。これにより、上記窒化シリコン膜からなる保護膜２８、および上記層間絶縁膜材料からなる層間絶縁膜２９をパターン形成する。
【０３５０】
このとき、上記層間絶縁膜２９をマスクとしたドライエッチングにより、図示はしないが、画素１０では、保護膜２８における、マスクされていない部分が除去されて信号電極１３およびドレイン電極１４が露出する。
【０３５１】
一方、走査配線接続部５０では、図１６の（ｅ）に示すように、上記層間絶縁膜２９をマスクとしたドライエッチングにより、引き出し配線としての走査配線２２上のゲート絶縁膜２４および保護膜２８における、マスクされていない部分が除去される。これにより、端子部５５（走査端子５１およびその近傍）の走査配線２２が露出する。
【０３５２】
このとき、図１６の（ｅ）に示すように、走査配線接続部５０では、層間絶縁膜２９の端面２９ａを延長したときに、該端面２９ａが走査配線２２と交差する位置に、第１の半導体層３１が配置されている。このため、該第１の半導体層３１が、ドライエッチングの際にマスクとして働く。この結果、図１６の（ｅ）に示すように、第１の半導体層３１の一部並びにゲート絶縁膜２４の一部が、層間絶縁膜２９の端面２９ａから延びた構造となる。
【０３５３】
したがって、本実施の形態では、本工程によって、図１６の（ｅ）に示すように、チャネル層２５と電極コンタクト層２６との間にチャネル保護層１０１が設けられているとともに、表示領域４１における第２の金属配線層の下に、電極コンタクト層２６となる半導体層が設けられている点を除けば、実施の形態１において図６の（ｄ）に示すアクティブマトリクス基板２０と同様のアクティブマトリクス基板２０が形成される。
【０３５４】
〔透明導電膜形成工程〕
本工程は、工程そのものは、実施の形態１において、図６の（ｅ）で示した工程と同じである。本工程では、スパッタ法により、ＩＴＯからなる透明導電膜を、上記層間絶縁膜２９が形成されたガラス基板２１の上面全面に成膜する。次いで、この透明導電膜上に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングして上記透明導電膜をパターニングした後、上記レジストパターンを剥離洗浄する。
【０３５５】
これにより、図１６の（ｆ）に示すように、各画素１０に、上記透明導電膜からなる画素電極３０が形成される。また、走査配線接続部５０に、上記透明導電膜からなる透明電極３３が、層間絶縁膜２９上および層間絶縁膜２９の端面２９ａ、保護膜２８の端面２８ａ、第１の半導体層３１上およびその端面３１ａ、ゲート絶縁膜２４の端面２４ａ、並びに、露出した走査配線２２上を覆うように形成される。
【０３５６】
上記したように、露出した走査配線２２上に上記透明電極３３が形成されることで、上記走査配線２２の端部に、走査端子５１（端子電極）が形成される。
【０３５７】
〔配向膜形成工程〕
最後に、実施の形態１同様、上記アクティブマトリクス基板２０の表面（対向基板８０との対向面）に、必要に応じて、図示しない配向膜を形成する。
【０３５８】
これにより、本実施の形態にかかるアクティブマトリクス基板２０を製造することができる。
【０３５９】
なお、本実施の形態では、図１６の（ｂ）に示す工程において、窒化シリコン層と、アモルファスシリコン層とを、２回のフォトリソグラフィを用いてパターニングする場合を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではない。上記窒化シリコン層およびアモルファスシリコン層は、例えば以下の工程により、パターニングすることができる。
【０３６０】
まず、〔ゲート絶縁膜／第１の半導体層／チャネル保護層形成工程〕において、走査電極１２および走査配線２２を覆うように、ゲート絶縁膜２４、チャネル層２５を形成するためのアモルファスシリコン層、チャネル保護層１０１を形成するための窒化シリコン層を、ＣＶＤ法により、この順に連続して成膜する。ここまでは、上記説明と同じである。
【０３６１】
その後、上記チャネル保護層１０１を形成するための窒化シリコン層上に、スピンコート法によりレジストを塗布し、ハーフ露光を行って、チャネル層２５およびチャネル保護層１０１の形成領域上に、２段階の厚みを有する図示しないレジストパターン（ハーフトーンマスク）を形成する。このとき、チャネル保護層１０１の形成領域におけるレジストパターンの膜厚を、チャネル層２５の形成領域におけるレジストパターンの膜厚よりも薄くする。
【０３６２】
次いで、上記レジストパターンをマスクとして、上記窒化シリコン層およびアモルファスシリコン層を一括してエッチングすることにより、チャネル層２５およびチャネル保護層１０１の形成領域に、これらチャネル層２５およびチャネル保護層１０１の土台となる窒化シリコン層およびアモルファスシリコン層をパターン形成する。つまり、上記レジストパターンをマスクとするエッチングにより、チャネル層２５をパターン形成すると共に、上記チャネル層２５上に、チャネル保護層１０１を形成するための窒化シリコン層が積層された構造を得る。
【０３６３】
その後、アッシング（例えばＯ２アッシング）を行い、上記レジストパターンの２段階の膜厚のうち膜厚が薄い部分のレジストパターンを除去する。このようにしてアッシング後退により残ったレジストパターン（つまり、アッシング前のレジストパターンの２段階の膜厚のうち膜厚が厚い部分のレジストパターン）をマスクとして、チャネル層２５上に残った窒化シリコン層をエッチングすることで、チャネル保護層１０１をパターン形成する。
【０３６４】
このように、上記の方法によれば、図１６の（ｂ）に示すようにパターンが異なるチャネル層２５およびチャネル保護層１０１を、１回のフォトリソグラフィにより形成することができる。
【０３６５】
また、本実施得の形態でも、第２の半導体層３２を除去する場合を例に挙げて説明したが、前記したように、本実施の形態はこれに限定されるものではない。
【０３６６】
〔実施の形態８〕
本発明の実施の他の形態について、図１７の（ａ）〜（ｆ）に基づいて説明すれば、以下の通りである。なお、本実施の形態では、主に、前記実施の形態１との相違点について説明するものとし、前記実施の形態１と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０３６７】
図１７の（ａ）〜（ｆ）は、上記アクティブマトリクス基板２０の製造工程を、工程順に示す、上記アクティブマトリクス基板２０の断面図である。なお、図１７の（ａ）〜（ｆ）は、それぞれ、各工程が終了した時点での上記アクティブマトリクス基板２０の非表示領域４２および表示領域４１の断面として、走査配線接続部５０の断面並びに画素１０のＴＦＴ１１近傍の断面を、左右に並べて示している。
【０３６８】
まず、上記アクティブマトリクス基板２０を構成する各層について、図１７の（ｆ）を参照して以下に説明する。
【０３６９】
なお、本実施の形態でも、前記実施の形態１と同様に、接続部４４として、走査配線接続部５０を例に挙げて説明するが、走査配線接続部５０、走査配線２２、走査端子５１、走査電極１２は、それぞれ、信号配線接続部６０、接続配線６２、信号端子６１、信号電極１３と読み替えることができる。
【０３７０】
本実施の形態にかかるアクティブマトリクス基板２０は、ＣＯＡ（カラーフィルタ−オン−アレイ）構造を有している。図１７の（ｆ）に示すように、本実施の形態にかかるアクティブマトリクス基板２０は、表示領域４１において、ガラス基板２１上に、走査電極１２等の第１の金属配線層（ゲートメタル層）、ゲート絶縁膜２４、チャネル層２５、電極コンタクト層２６、信号電極１３およびドレイン電極１４等の第２の金属配線層（ソースメタル層）、保護膜２８、ブラックマトリクス１１２およびカラーフィルタ層１１１、層間絶縁膜２９、画素電極３０、必要に応じて配向膜（図示せず）がこの順に設けられた構成を有している。
【０３７１】
一方、上記アクティブマトリクス基板２０は、走査配線接続部５０において、ガラス基板２１上に、走査配線２２、ゲート絶縁膜２４、第１の半導体層３１、保護膜２８、ブラックマトリクス１１２およびカラーフィルタ層１１１、層間絶縁膜２９、透明電極３３が、この順に積層された構成を有している。上記走査配線２２の端部には、上記走査配線２２上に透明電極３３が直接積層されることで端子部５５が形成されている。
【０３７２】
なお、本実施の形態でも、上記走査配線２２は、下層走査配線２２ａ上に、上層走査配線２２ｂが設けられた構成を有している。但し、上記走査配線２２は、これに限定されるものではないことは、前記実施の形態１に記載した通りである。
【０３７３】
本実施の形態では、上記本実施の形態にかかるアクティブマトリクス基板２０は、上記したように、保護膜２８と層間絶縁膜２９との間に、有機絶縁膜からなるブラックマトリクス１１２およびカラーフィルタ層１１１が設けられていることを除けば、前記実施の形態１にかかるアクティブマトリクス基板２０と同様の構成を有している。
【０３７４】
以下に、図１７の（ａ）〜（ｆ）を参照して、本実施の形態にかかる上記アクティブマトリクス基板２０の製造方法について説明する。なお、以下の製造例において、各層の厚み等の条件は、特に言及しない限りは前記実施の形態１と同様である。
【０３７５】
〔走査配線／ゲート絶縁膜／半導体層／信号配線形成工程〕
図１７の（ａ）〜（ｃ）に示す工程は、実施の形態１において、図６の（ａ）〜（ｃ）で示した工程と同じである。したがって、本実施形態では、その説明を省略する。
【０３７６】
〔保護膜／ブラックマトリクスおよびカラーフィルタ層形成工程〕
本工程では、まず、図１７の（ｄ）に示すように、上記ゲート絶縁膜２４上に、上記信号配線２７、信号電極１３、ドレイン電極１４を覆うように、保護膜２８として、窒化シリコン（ＳｉＮｘ）膜を、ＣＶＤ法により成膜する。ここまでの工程は、前記実施の形態１と同じである。
【０３７７】
次いで、上記窒化シリコン膜上に、各色に着色された感光性樹脂材料からなるカラーフィルタ材料およびブラックマトリクス材料を、各色毎に、スピンコート法等により成膜してフォトリソグラフィによりパターニングすることで、ブラックマトリクス１１２および赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタ層１１１を形成する。
【０３７８】
なお、本工程では、特に限定されるものではないが、窒化シリコン膜を、１００〜７００ｎｍの厚みで成膜することが好ましい。また、ブラックマトリクス１１２を５００ｎｍ〜５０００ｎｍ、カラーフィルタ層１１１を５００ｎｍ〜５０００ｎｍの厚みで成膜することが好ましい。
【０３７９】
〔層間絶縁膜形成工程〕
本工程では、上記ブラックマトリクス１１２およびカラーフィルタ層１１１上に、感光性樹脂材料からなる層間絶縁膜材料をスピンコート法等により成膜し、その後、フォトリソグラフィによりパターニングした後、ドライエッチングを行う。これにより、上記層間絶縁膜材料からなる層間絶縁膜２９をパターン形成する。
【０３８０】
このとき、上記層間絶縁膜２９をマスクとしたドライエッチングにより、図示はしないが、画素１０では、保護膜２８における、マスクされていない部分が除去されて信号電極１３およびドレイン電極１４が露出する。
【０３８１】
一方、接続部４４では、図１７の（ｅ）に示すように、上記層間絶縁膜２９をマスクとしたドライエッチングにより、ブラックマトリクス１１２およびカラーフィルタ層１１１、引き出し配線としての走査配線２２上のゲート絶縁膜２４および保護膜２８における、マスクされていない部分が除去される。これにより、端子部５５およびその近傍の走査配線２２が露出する。
【０３８２】
このとき、図１７の（ｅ）に示すように、走査配線接続部５０では、層間絶縁膜２９の端面２９ａを延長したときに、該端面２９ａが走査配線２２と交差する位置に、第１の半導体層３１が配置されている。このため、該第１の半導体層３１が、ドライエッチングの際にマスクとして働く。この結果、図１７の（ｅ）に示すように、第１の半導体層３１の一部、並びに、ゲート絶縁膜２４の一部が、層間絶縁膜２９の端面２９ａから延びた構造となる。
【０３８３】
なお、本実施の形態において、上記層間絶縁膜２９は、上記アクティブマトリクス基板２０における各金属配線、ＴＦＴ１１、カラーフィルタ層１１１、およびブラックマトリクス１１２による凹凸を補償することができる厚みに形成されていればよく、特に限定されるものではない。上記層間絶縁膜２９は、例えば、０．５μｍ〜５μｍの厚みで成膜される。また、カラーフィルタ層１１１およびブラックマトリクス１１２が、プロセスに対する耐性を有する材料で形成されているのであれば、パターニングされたカラーフィルタ層１１１を上記層間絶縁膜２９の代替として用いることも可能である。
【０３８４】
〔透明導電膜形成工程〕
本工程は、工程そのものは、実施の形態１において、図６の（ｅ）で示した工程と同じである。本工程では、スパッタ法により、ＩＴＯからなる透明導電膜を、上記層間絶縁膜２９が形成されたガラス基板２１の上面全面に成膜する。次いで、この透明導電膜上に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングして上記透明導電膜をパターニングした後、上記レジストパターンを剥離洗浄する。
【０３８５】
これにより、図１７の（ｆ）に示すように、各画素１０に、上記透明導電膜からなる画素電極３０が形成される。また、走査配線接続部５０に、上記透明導電膜からなる透明電極３３が、層間絶縁膜２９上および層間絶縁膜２９の端面２９ａ、ブラックマトリクス１１２の端面１１２ａおよびカラーフィルタ層１１１の端面（図示せず）、保護膜２８の端面２８ａ、第１の半導体層３１上およびその端面３１ａ、ゲート絶縁膜２４の端面２４ａ、並びに、露出した走査配線２２上を覆うように形成される。
【０３８６】
上記したように、露出した走査配線２２上に上記透明電極３３が形成されることで、上記走査配線２２の端部に、走査端子５１（端子電極）が形成される。
【０３８７】
〔配向膜形成工程〕
最後に、実施の形態１同様、上記アクティブマトリクス基板２０の表面（対向基板８０との対向面）に、必要に応じて、図示しない配向膜を形成する。
【０３８８】
これにより、本実施の形態にかかるアクティブマトリクス基板２０を製造することができる。
【０３８９】
なお、本実施得の形態でも、第２の半導体層３２を除去する場合を例に挙げて説明したが、前記したように、本実施の形態はこれに限定されるものではない。
【０３９０】
〔実施の形態９〕
本発明の実施の他の形態について、図１８の（ａ）〜（ｆ）に基づいて説明すれば、以下の通りである。なお、本実施の形態では、主に、前記実施の形態１との相違点について説明するものとし、前記実施の形態１と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０３９１】
図１８の（ａ）〜（ｆ）は、上記アクティブマトリクス基板２０の製造工程を、工程順に示す、上記アクティブマトリクス基板２０の断面図である。なお、図１８の（ａ）〜（ｆ）は、それぞれ、各工程が終了した時点での上記アクティブマトリクス基板２０の非表示領域４２および表示領域４１の断面として、走査配線接続部５０の断面並びに画素１０のＴＦＴ１１近傍の断面を、左右に並べて示している。
【０３９２】
まず、上記アクティブマトリクス基板２０を構成する各層について、図１８の（ｆ）を参照して以下に説明する。
【０３９３】
なお、本実施の形態でも、前記実施の形態１と同様に、接続部４４として、走査配線接続部５０を例に挙げて説明するが、走査配線接続部５０、走査配線２２、走査端子５１、走査電極１２は、それぞれ、信号配線接続部６０、接続配線６２、信号端子６１、信号電極１３と読み替えることができる。
【０３９４】
図１８の（ｆ）に示すように、本実施の形態にかかるアクティブマトリクス基板２０は、表示領域４１において、ガラス基板２１上に、走査電極１２等の第１の金属配線層（ゲートメタル層）、ゲート絶縁膜２４、チャネル層２５、電極コンタクト層２６、信号電極１３およびドレイン電極１４等の第２の金属配線層（ソースメタル層）、保護膜２８、層間絶縁膜２９、画素電極３０、必要に応じて配向膜（図示せず）がこの順に設けられた構成を有している。
【０３９５】
本実施の形態にかかるアクティブマトリクス基板２０は、表示領域４１における第２の金属配線層の下に、表示領域４１全体に渡って、チャネル層２５および電極コンタクト層２６となる２層の半導体層が形成されている点で、前記実施の形態１にかかるアクティブマトリクス基板２０とは異なっている。
【０３９６】
なお、本実施の形態において、上記アクティブマトリクス基板２０の走査配線接続部５０の構成は、実施の形態１にかかるアクティブマトリクス基板２０の走査配線接続部５０の構成と同じである。上記アクティブマトリクス基板２０は、走査配線接続部５０において、ガラス基板２１上に、走査配線２２、ゲート絶縁膜２４、第１の半導体層３１、保護膜２８、層間絶縁膜２９、透明電極３３が、この順に積層された構成を有している。また、上記走査配線２２の端部には、上記走査配線２２上に透明電極３３が直接積層されることで端子部５５が形成されている。
【０３９７】
なお、本実施の形態でも、上記走査配線２２は、下層走査配線２２ａ上に、上層走査配線２２ｂが設けられた構成を有している。但し、上記走査配線２２は、これに限定されるものではないことは、前記実施の形態１に記載した通りである。
【０３９８】
以下に、図１８の（ａ）〜（ｆ）を参照して、本実施の形態にかかる上記アクティブマトリクス基板２０の製造方法について説明する。なお、以下の製造例において、各層の厚み等の条件は、特に言及しない限りは実施の形態１と同様である。
【０３９９】
〔走査配線形成工程〕
図１８の（ａ）に示す工程は、前記実施の形態１において、図６の（ａ）で示した工程と同じである。したがって、本実施形態では、その説明を省略する。
【０４００】
〔ゲート絶縁膜／半導体層／信号配線形成工程〕
本工程では、図１８の（ｂ）に示すように、まず、上記走査電極１２および走査配線２２を覆うように、窒化シリコン（ＳｉＮｘ）からなるゲート絶縁膜２４（無機絶縁膜）を、ＣＶＤ法により成膜する。
【０４０１】
次に、上記ゲート絶縁膜２４上に、半導体層として、アモルファスシリコン層１２１、ｎ型不純物が高濃度にドープされたｎ＋アモルファスシリコン層１２２を成膜する。
【０４０２】
次いで、上記ｎ＋アモルファスシリコン層１２２上に、スパッタ法により、Ｔｉからなる導電膜１２３、Ｃｕからなる導電膜１２４を、この順に連続して成膜する。
【０４０３】
続いて、上記導電膜１２４上に、スピンコート法によりレジストを塗布し、ハーフ露光を行って、必要な部分にのみレジストを残すとともに部分的に厚みを薄くすることで、２段階の厚みを有するレジストパターン１２５（ハーフトーンマスク）を形成する。
【０４０４】
具体的には、上記ハーフ露光により、図１８の（ｂ）に示すように、チャネル部、並びに、第１の半導体層３１を残す部分のレジストパターン１２５の膜厚を、最終的に第２の金属配線層（例えば信号電極１３、ドレイン電極１４、信号配線２７、ドレイン配線１５、中間電極１６等）となる部分のレジストパターン１２５の膜厚よりも薄くする。また、その他の部分（すなわち、続いて行われるエッチングにより上記導電膜１２３・１２４を除去する部分）のレジストは除去する。
【０４０５】
その後、上記レジストパターン１２５をマスクとしてエッチングすることにより、上記導電膜１２３・１２４をパターニングするとともに、上記アモルファスシリコン層１２１からなるチャネル層２５および第１の半導体層３１、並びに、上記ｎ＋アモルファスシリコン層１２２からなる電極コンタクト層２６および第２の半導体層３２をパターン形成する。
【０４０６】
次に、Ｏ２アッシングを行い、レジストパターン１２５の２段階の膜厚のうち膜厚が薄い部分のレジストパターン１２５を除去する。
【０４０７】
次に、残ったレジストパターン１２５（つまり、Ｏ２アッシング前のレジストパターン１２５の２段階の膜厚のうち膜厚が厚い部分のレジストパターン１２５）をマスクとして上記導電膜１２３・１２４をウェットエッチングする。これにより、図１８の（ｃ）に示すように、上記導電膜１２３・１２４からなる信号電極１３およびドレイン電極１４を形成（パターン分離）するとともに、走査配線接続部５０の導電膜１２３・１２４を除去する。
【０４０８】
その後、ドライエッチングにより、図１８の（ｄ）に示すように、チャネル部となる領域の電極コンタクト層２６を除去（チャネルエッチング）するとともに、第２の半導体層３２を全面的に除去する。なお、このとき、上記チャネル部となる領域のチャネル層２５の表面をエッチングすることで厚みを調整してチャネル部とする。その後、図１８の（ｄ）に示すように、上記レジストパターンを剥離洗浄する。これにより、ＴＦＴ１１が形成される。
【０４０９】
この結果、表示領域４１における第２の金属配線層の下に、表示領域４１全体に渡って、チャネル層２５および電極コンタクト層２６となる２層の半導体層が残ることとなる。
【０４１０】
本工程では、特に限定されないが、上記ゲート絶縁膜２４を構成する窒化シリコン膜を、２００〜５００ｎｍの厚みで成膜することが好ましい。また、上記チャネル層２５および第１の半導体層３１を構成するアモルファスシリコン層を３０〜３００ｎｍ、電極コンタクト層２６および第２の半導体層を構成するｎ＋アモルファスシリコン層を２０〜１５０ｎｍの厚みで成膜することが好ましい。また、Ｔｉからなる導電膜１２３を２０〜１５０ｎｍ、Ｃｕからなる導電膜１２４を２００〜５００ｎｍの厚みで成膜することが好ましい。
【０４１１】
なお、本製造例でも、信号電極１３を含む第２の金属配線層（ソースメタル層）が、上層金属配線／下層金属配線として、Ｔｉ／Ｃｕの積層構造（２層構造）を有している場合を例に挙げて説明した。しかしながら、第１の金属配線層（ゲートメタル層）同様、本発明はこれに限定されるものではない。
【０４１２】
〔保護膜／層間絶縁膜形成工程〕
本工程は、工程そのものは、実施の形態１において、図６の（ｄ）で示した工程と同じである。図１８の（ｅ）に示すように、本工程では、まず、上記ゲート絶縁膜２４上に、上記第２の金属配線層からなる信号配線２７、信号電極１３、ドレイン電極１４を覆うように、保護膜２８として、窒化シリコン（ＳｉＮｘ）膜を、ＣＶＤ法により成膜する。
【０４１３】
次いで、上記窒化シリコン膜上に、感光性樹脂材料からなる層間絶縁膜材料をスピンコート法等により成膜し、その後、フォトリソグラフィによりパターニングした後、ドライエッチングを行う。これにより、上記窒化シリコン膜からなる保護膜２８、および上記層間絶縁膜材料からなる層間絶縁膜２９をパターン形成する。
【０４１４】
このとき、上記層間絶縁膜２９をマスクとしたドライエッチングにより、図示はしないが、画素１０では、保護膜２８における、マスクされていない部分が除去されて信号電極１３およびドレイン電極１４が露出する。
【０４１５】
一方、走査配線接続部５０では、図１８の（ｅ）に示すように、上記層間絶縁膜２９をマスクとしたドライエッチングにより、引き出し配線としての走査配線２２上のゲート絶縁膜２４および保護膜２８における、マスクされていない部分が除去される。これにより、端子部５５（走査端子５１およびその近傍）の走査配線２２が露出する。
【０４１６】
このとき、図１８の（ｅ）に示すように、走査配線接続部５０では、実施の形態１と同じく、層間絶縁膜２９の端面２９ａを延長したときに、該端面２９ａが走査配線２２と交差する位置に、第１の半導体層３１が配置されている。このため、該第１の半導体層３１が、ドライエッチングの際にマスクとして働く。この結果、図１８の（ｅ）に示すように、第１の半導体層３１の一部並びにゲート絶縁膜２４の一部が、層間絶縁膜２９の端面２９ａから延びた構造となる。
【０４１７】
〔透明導電膜形成工程〕
本工程は、工程そのものは、実施の形態１において、図６の（ｅ）で示した工程と同じである。本工程では、スパッタ法により、ＩＴＯからなる透明導電膜を、上記層間絶縁膜２９が形成されたガラス基板２１の上面全面に成膜する。次いで、この透明導電膜上に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングして上記透明導電膜をパターニングした後、上記レジストパターンを剥離洗浄する。
【０４１８】
これにより、図１８の（ｆ）に示すように、各画素１０に、上記透明導電膜からなる画素電極３０が形成される。また、走査配線接続部５０に、上記透明導電膜からなる透明電極３３が、層間絶縁膜２９上および層間絶縁膜２９の端面２９ａ、保護膜２８の端面２８ａ、第１の半導体層３１上およびその端面３１ａ、ゲート絶縁膜２４の端面２４ａ、並びに、露出した走査配線２２上を覆うように形成される。
【０４１９】
上記したように、露出した走査配線２２上に上記透明電極３３が形成されることで、上記走査配線２２の端部に、走査端子５１（端子電極）が形成される。
【０４２０】
〔配向膜形成工程〕
最後に、実施の形態１同様、上記アクティブマトリクス基板２０の表面（対向基板８０との対向面）に、必要に応じて、図示しない配向膜を形成する。
【０４２１】
これにより、本実施の形態にかかるアクティブマトリクス基板２０を製造することができる。
【０４２２】
以上のように、本実施の形態によれば、第２の金属配線（ソースメタル層）および半導体層のエッチングを、ハーフトーンマスクを用いて一括で行うことで、マスク枚数を削減することができる。したがって、ハーフトーンマスクを用いた第２の金属配線および半導体層のエッチング技術は、上記したように接続部４４（例えば上記したように走査配線接続部５０）に半導体層を残す場合、マスク枚数削減プロセスとして、好適に用いられる。
【０４２３】
なお、本実施得の形態でも、第２の半導体層３２を除去する場合を例に挙げて説明したが、前記したように、本実施の形態はこれに限定されるものではない。
【０４２４】
また、本実施得の形態では、レジストパターン１２５をＯ２アッシングした後、残ったレジストパターン１２５をマスクとして導電膜１２３・１２４をウェットエッチングすることにより、上記導電膜１２３・１２４からなる信号電極１３およびドレイン電極１４を形成（パターン分離）するとともに、走査配線接続部５０の導電膜１２３・１２４を除去する場合を例に挙げて説明した。
【０４２５】
しかしながら、本実施得の形態はこれに限定されるものではない。例えば、レジストパターン１２５をＯ２アッシングした後、残ったレジストパターン１２５をマスクとしてドライエッチングを行うことで、上記導電膜１２３・１２４のエッチングと、チャネル部となる領域の電極コンタクト層２６および第２の半導体層３２のエッチング（除去）と、チャネル部となる領域のチャネル層２５の表面のエッチングとを連続して行ってもよい。
【０４２６】
なお、上記した各実施の形態では、本発明にかかる配線基板（素子基板）として、上記したように三端子素子であるＴＦＴ１１を駆動素子として備えるアクティブマトリクス基板２０を例に挙げて説明した。
【０４２７】
しかしながら、本発明はこれに限定されるものではない。本発明は、上記したように、配線接続部あるいは外部機器との接続部等の接続部の構造およびその製造方法に特徴がある。したがって、本発明は、絶縁性基材上に、金属配線と、金属配線を覆う無機絶縁膜と、無機絶縁膜を覆う有機絶縁膜と、有機絶縁膜上に形成された導電膜とが設けられており、上記金属配線に、無機絶縁膜および有機絶縁膜を介さずに上記導電膜が直接積層された領域が設けられた配線基板全般に適用することが可能である。
【０４２８】
上記配線基板は、前記したように、液晶パネルおよび液晶表示装置に限定されず、例えば有機ＥＬあるいは無機ＥＬを表示媒体とする表示パネルおよび表示装置に適用することができる。
【０４２９】
また、上記表示装置としては、ノートパソコン、携帯電話機、電子手帳、ＴＶ（テレビジョン）受像機の他、電気泳動装置における表示装置等にも好適に適用することができる。
【０４３０】
さらに、上記表示装置が組み込まれる電子機器としては、携帯電話機、電子手帳、ＴＶ受像機、電気泳動装置に限らず、電卓、ＩＣカード、ミニディスクプレーヤ、アウトドアユースの公共掲示板、ＰＤＡ等のモバイル機器等、様々な電子機器が挙げられる。
【０４３１】
以上のように、本発明にかかる配線基板は、絶縁性基材上に、金属配線と、金属配線を覆う無機絶縁膜と、無機絶縁膜を覆う有機絶縁膜と、有機絶縁膜上に形成された導電膜とが設けられている構成を有している。上記金属配線には、無機絶縁膜および有機絶縁膜を介さずに上記導電膜が直接積層された領域が設けられている。また、上記導電膜は、上記有機絶縁膜の端面および無機絶縁膜の端面を覆って上記領域に延設されており、上記領域に対向する有機絶縁膜の端面は、上記領域に対向する無機絶縁膜の端面よりも上記領域から離れている。
【０４３２】
上記配線基板は、上記有機絶縁膜の端面と無機絶縁膜との間に、上記無機絶縁膜よりもエッチング耐性が高いマスク層が設けられていることが好ましい。
【０４３３】
例えば、上記配線基板は、半導体層を備えた駆動素子を備え、上記領域に対向する有機絶縁膜の端面と無機絶縁膜との間に、上記半導体層と同層に設けられた半導体層が設けられていることが好ましい。
【０４３４】
上記半導体層は、上記領域に対向する有機絶縁膜の端面と無機絶縁膜との間に設けられていることから、上記無機絶縁膜のドライエッチングにおいて、マスク層として機能する。
【０４３５】
このため、上記構成を有する配線基板は、無機絶縁膜のドライエッチングにおいて、上記半導体層もしくはマスク層が設けられている部分の無機絶縁膜を残すことができる。また、上記の構成によれば、上記無機絶縁膜の端面を覆う部分の導電膜は、緻密なものとなる。このため、腐食促進成分の侵入・回り込みの防止効果が向上する。また、上記半導体層およびマスク層は、それ自身、上記欠陥と、その下層の無機絶縁膜が上記導電膜と接触する部分との間の距離を大きく保つとともに、段差を形成する。このため、上記の構成によれば、腐食促進成分の侵入・回り込みの防止をより確実なものとすることができる。また、上記導電膜が跨ぐ段差を段階的なものとすることができる。
【０４３６】
また、上記領域は、外部機器との接続のための端子部であり、上記半導体層は、上記領域における導電膜上に設けられる外部機器との接着層の形成領域まで延設されていることが好ましい。
【０４３７】
上記の構成によれば、上記金属配線と導電膜とが接触する箇所、さらには、上記無機絶縁膜の端面と金属配線とが接触する部分を覆っている導電膜を外気から保護することができる。特に、上記配線基板を、表示パネルに用いる場合、上記金属配線と導電膜とが接触する箇所、さらには、上記無機絶縁膜の端面と金属配線とが接触する部分を覆っている導電膜は、全てシール剤の内側か上記接着層の下に納まることにより、外気に曝されることはなくなる。このため、さらに信頼性を向上させることができる。
【０４３８】
また、上記金属配線は、銅またはその合金を含んでいることが好ましい。これにより、上記金属配線の抵抗を小さくすることができる。
【０４３９】
本発明にかかる表示パネルは、上記配線基板を備えている。また、本発明にかかる表示装置は、上記表示パネルを備えている。
【０４４０】
上記表示パネルは、上記配線基板と、上記配線基板よりも小さな面積を有する対向基板とがシール剤を介して貼り合わされており、上記領域は、上記シール剤で囲まれた領域の外側に設けられていることが好ましい。
【０４４１】
シール剤で囲まれた領域の外側は、外気に曝されることから、腐食促進成分が侵入し易い。このため、上記領域がシール剤で囲まれた領域の外側に設けられている表示パネルに本発明を適用することで、腐食の問題を解決することができる。
【０４４２】
これにより、上記有機絶縁膜の端面を覆う透明導電膜の欠陥に起因する金属電極の腐食を防止することができる、耐腐食性に優れた表示装置を提供することができる。
【０４４３】
また、本発明にかかる配線基板の第１の製造方法は、以上のように、絶縁性基材上に金属配線を形成する金属配線形成工程と、上記金属配線を覆う無機絶縁膜を形成する無機絶縁膜形成工程と、上記無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、上記有機絶縁膜をマスクとして上記無機絶縁膜をパターニングして上記金属配線の一部を露出させる無機絶縁膜パターニング工程と、上記有機絶縁膜上に、上記有機絶縁膜の端面および無機絶縁膜の端面を覆い、露出した金属配線に接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、上記無機絶縁膜形成工程と有機絶縁膜形成工程との間に、上記無機絶縁膜上に、上記金属配線に重畳するように、上記無機絶縁膜のパターニングにおけるマスクとして機能するマスク層を形成するマスク層形成工程を備え、上記有機絶縁膜形成工程で上記有機絶縁膜の端面が上記マスク層上に位置するように上記有機絶縁膜をパターン形成するとともに、上記無機絶縁膜パターニング工程で上記有機絶縁膜およびマスク層をマスクとして上記無機絶縁膜をパターニングすることで、上記金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する無機絶縁膜の端面から遠ざける方法である。
【０４４４】
また、本発明にかかる配線基板の第２の製造方法は、以上のように、絶縁性基材上に金属配線を形成する金属配線形成工程と、上記金属配線を覆う無機絶縁膜を形成する無機絶縁膜形成工程と、上記無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、上記有機絶縁膜をマスクとして上記無機絶縁膜をパターニングして上記金属配線の一部を露出させる無機絶縁膜パターニング工程と、上記有機絶縁膜上に、上記有機絶縁膜の端面および無機絶縁膜の端面を覆い、露出した金属配線に接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、上記無機絶縁膜パターニング工程と導電膜形成工程との間に、上記無機絶縁膜を覆う有機絶縁膜をエッチバック（例えばアッシング、または有機絶縁膜形成時のハーフ露光を併用したアッシング）して、上記金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する無機絶縁膜の端面から遠ざける有機絶縁膜部分除去工程を備えている。
【０４４５】
また、本発明にかかる配線基板の第３の製造方法は、以上のように、絶縁性基材上に第１の金属配線を形成する第１の金属配線形成工程と、上記第１の金属配線を覆う第１の無機絶縁膜を形成する第１の無機絶縁膜形成工程と、上記第１の無機絶縁膜上に第２の金属配線を形成する第２の金属配線形成工程と、上記第２の金属配線を覆う第２の無機絶縁膜を形成する第２の無機絶縁膜形成工程と、上記第２の無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、上記有機絶縁膜をマスクとして上記第１および第２の無機絶縁膜をパターニングして開口部を形成することにより、該開口部内で、上記第１および第２の金属配線の一部を露出させる無機絶縁膜パターニング工程と、上記有機絶縁膜上に、上記有機絶縁膜の端面および上記第１および第２の無機絶縁膜の端面を覆い、露出した第１および第２の金属配線にそれぞれ接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、上記無機絶縁膜パターニング工程と導電膜形成工程との間に、上記第１および第２の無機絶縁膜を覆う有機絶縁膜をエッチバック（例えばアッシング、または有機絶縁膜形成時のハーフ露光を併用したアッシング）して、上記第１および第２の金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する第１および第２の無機絶縁膜の端面から遠ざける有機絶縁膜部分除去工程を備えている。
【０４４６】
また、本発明にかかる配線基板の第４の製造方法は、以上のように、絶縁性基材上に第１の金属配線を形成する第１の金属配線形成工程と、上記第１の金属配線を覆う第１の無機絶縁膜を形成する第１の無機絶縁膜形成工程と、上記第１の無機絶縁膜上に第２の金属配線を形成する第２の金属配線形成工程と、上記第２の金属配線を覆う第２の無機絶縁膜を形成する第２の無機絶縁膜形成工程と、上記第２の無機絶縁膜を覆う有機絶縁膜をパターン形成する有機絶縁膜形成工程と、上記有機絶縁膜をマスクとして上記第１および第２の無機絶縁膜をパターニングして開口部を形成することにより、該開口部内で、上記第１および第２の金属配線の一部を露出させる無機絶縁膜パターニング工程と、上記有機絶縁膜上に、上記有機絶縁膜の端面および上記第１および第２の無機絶縁膜の端面を覆い、露出した第１および第２の金属配線にそれぞれ接するように導電膜を形成する導電膜形成工程とを備えた配線基板の製造方法であって、上記第１の金属配線形成工程と第１の無機絶縁膜形成工程との間に、上記第１の無機絶縁膜上に、上記第１の金属配線に重畳するように、上記第１の無機絶縁膜のパターニングにおけるマスクとして機能するマスク層を形成するマスク層形成工程を備え、上記有機絶縁膜形成工程で上記有機絶縁膜の端面が上記マスク層上に位置するように上記有機絶縁膜をパターン形成するとともに、上記無機絶縁膜パターニング工程で上記有機絶縁膜およびマスク層をマスクとして上記第１および第２の無機絶縁膜をパターニングすることで、上記第１の金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、上記領域に対向する第１の無機絶縁膜の端面から遠ざける方法である。
【０４４７】
なお、上記配線基板の第４の製造方法は、上記無機絶縁膜パターニング工程と導電膜形成工程との間に、上記第２の無機絶縁膜を覆う有機絶縁膜をエッチバックまたはハーフ露光して、上記第２の金属配線が露出している領域に対して、該領域に対向する有機絶縁膜の端面を、該領域に対向する第２の無機絶縁膜の端面から遠ざける有機絶縁膜部分除去工程をさらに備えていることが好ましい。
【０４４８】
上記の各製造方法を用いることで、上記した本発明にかかる配線基板を製造することができる。なお、上記したように、上記領域が、第１の金属配線層と第２の金属配線層との接続領域である場合、上記領域をシール剤の内部に形成する場合には、上記領域をシール剤の外部に設ける場合と比較して、腐食の可能性は低くなる。このため、この場合には、上記したように、マスク層によって第１の金属配線層の腐食のみを防止する構造としてもよい。しかしながら、より確実に腐食の防止を行う場合、もしくは、上記領域をシール剤の外部に設ける場合等、上記マスク層の形成に加えて、上記した有機絶縁膜のエッチバック（例えばアッシング、または有機絶縁膜形成時のハーフ露光を併用したアッシング）を行うことで、さらに第２の金属配線層の腐食の防止を行うことができる構造とすることが、より好ましい。
【０４４９】
なお、本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０４５０】
本発明によれば、耐腐食性に優れた配線基板、表示パネル、および表示装置を得ることができる。上記配線基板、表示パネル、および表示装置は、耐腐食性を必要とする、携帯電話機、電子手帳、ＴＶ受像機、電気泳動装置に限らず、電卓、ＩＣカード、ミニディスクプレーヤ、アウトドアユースの公共掲示板、ＰＤＡ等のモバイル機器等、様々な電子機器に好適に用いることができる。
【符号の説明】
【０４５１】
１    液晶表示装置
２    液晶パネル
３    制御回路
４    走査配線駆動回路（外部回路）
５    信号配線駆動回路（外部回路）
６    補助容量配線駆動回路（外部回路）
１０    画素
１１    ＴＦＴ（駆動素子）
１２    走査電極
１２ａ  下層走査電極
１２ｂ  上層走査電極
１３    信号電極
１３ａ  下層信号電極
１３ｂ  上層信号電極
１４    ドレイン電極
１４ａ  下層ドレイン電極
１４ｂ  上層ドレイン電極
１５    ドレイン配線
１６    中間電極
１７    コンタクトホール
２０    アクティブマトリクス基板（配線基板）
２１    ガラス基板
２２    走査配線（金属配線）
２２ａ  下層走査配線（金属配線）
２２ｂ  上層走査配線（金属配線）
２３  補助容量配線
２４    ゲート絶縁膜（無機絶縁膜）
２４ａ  端面
２５    チャネル層（半導体層）
２６    電極コンタクト層（半導体層）
２７    信号配線（金属配線）
２７ａ  下層信号配線（金属配線）
２７ｂ  上層信号配線（金属配線）
２７ｃ  端面
２７ｄ  端面
２８    保護膜（無機絶縁膜）
２８ａ  端面
２９    層間絶縁膜（有機絶縁膜）
２９ａ  端面
３０    画素電極
３１    第１の半導体層（半導体層）
３１ａ  端面
３２    第２の半導体層（半導体層）
３２ａ  端面
３３    透明電極（導電膜）
３３ａ  欠陥
４１    表示領域
４２    非表示領域
４３    シール部
４４    接続部
２０    マトリクス基板
５０    走査配線接続部
５１    走査端子
５５    端子部（領域）
６０    信号配線接続部
６１    信号端子
６２    接続配線（金属配線）
６２ａ  下層接続配線（金属配線）
６２ｂ  上層接続配線（金属配線）
７０    配線接続部
７１    コンタクトホール
８０    対向基板
８１    ガラス基板
８２    カラーフィルタ層
８３    ブラックマトリクス
８４    対向電極
９１    シール剤
９２    液晶層
９３    ＡＣＦ（接着層）
１０１    チャネル保護層
１０２    アモルファスシリコン層
１１１    カラーフィルタ層
１１２    ブラックマトリクス
１１２ａ  端面
１２１    アモルファスシリコン層
１２２    ｎ＋アモルファスシリコン層
１２３    導電膜
１２４    導電膜
１２５    レジストパターン
【図１】
0005399494.tif 000002
【図２】
0005399494.tif 000003
【図３】
0005399494.tif 000004
【図４】
0005399494.tif 000005
【図５】
0005399494.tif 000006
【図６】
0005399494.tif 000007
【図７】
0005399494.tif 000008
【図８】
0005399494.tif 000009
【図９】
0005399494.tif 000010
【図１０】
0005399494.tif 000011
【図１１】
0005399494.tif 000012
【図１２】
0005399494.tif 000013
【図１３】
0005399494.tif 000014
【図１４】
0005399494.tif 000015
【図１５】
0005399494.tif 000016
【図１６】
0005399494.tif 000017
【図１７】
0005399494.tif 000018
【図１８】
0005399494.tif 000019
【図１９】
0005399494.tif 000020
【図２０】
0005399494.tif 000021
【図２１】
0005399494.tif 000022
【図２２】
0005399494.tif 000023