(57)【特許請求の範囲】
【請求項１】
入力電力電圧に発生する過電圧から電気的負荷を保護するための選択的に切り離し可能な少なくとも一つの保護回路部品と、
前記保護回路部品を選択的に切り離すために使用されるスイッチング要素と、
複数の所定の電圧−時間閾値に対応する複数の所定の電圧−時間特性を記憶しているメモリと、
前記入力電力電圧の持続時間及び大きさが前記メモリに記憶されている前記複数の電圧−時間特性のうちの一つによって表わされる前記複数の所定の電圧−時間閾値の内の一つを超えたことの検出に応じて前記入力電力電圧から前記保護回路部品を切り離すための前記スイッチング要素の動作を制御するスイッチ制御回路と、
を備える電圧サージ及び過電圧保護システム。
【請求項２】
前記入力電力電圧の電圧を所定の第１電圧クランピングレベルにクランプするために形成される少なくとも一つの第１電圧クランピング装置をさらに備え、前記切り離し可能な保護回路部品は前記入力電力電圧の電圧を所定の第２電圧クランピングレベルにクランプするために形成される少なくとも一つの第２電圧クランピング装置を備える請求項１記載のシステム。
【請求項３】
前記第１及び第２電圧クランピング装置は、金属酸化物バリスタを備える請求項２記載のシステム。
【請求項４】
前記スイッチング要素は、さらにリレーを備える請求項１記載のシステム。
【請求項５】
少なくとも一つの第１電圧クランピング装置のクランピング電圧は、少なくとも一つの第２電圧クランピング装置のクランピング電圧よりも高い請求項２記載のシステム。
【請求項６】
前記スイッチング要素は、入力電力の前記電気的負荷への直接の接続を実現する第１の状態と、前記直接の接続を開放する第２の状態とを備える請求項１記載のシステム。
【請求項７】
前記スイッチング要素に並列に接続される直列のインピーダンスを備え、前記スイッチング要素が前記第１状態のときに前記スイッチング要素が前記直列のインピーダンスをバイパスする最小の抵抗経路を選択する請求項６記載のシステム。
【請求項８】
前記スイッチング要素はさらに、前記第２の状態のときに前記電気的負荷の両端に係る遮断抵抗を接続する請求項６記載のシステム。
【請求項９】
前記電気的負荷にインピーダンスを付加するために形成されるインピーダンス切換スイッチング要素をさらに備え、前記スイッチ制御回路はさらに前記インピーダンス切換スイッチング要素の動作をさらに制御する請求項６記載のシステム。
【請求項１０】
前記スイッチング要素は前記インピーダンススイッチング要素に並列であり、前記電気的負荷に付加されるときに前記スイッチング要素の両端の電圧を最小化するように前記インピーダンスは構成され、
前記スイッチ制御回路は、スパーキングにより前記スイッチング要素への物理的損失の可能性を最小化するために直接結合を開放するべく前記スイッチング要素及び前記インピーダンス切換スイッチング要素の操作を順番に行うように形成される請求項９記載のシステム。
【請求項１１】
入力電力電圧を電気的負荷に供給するステップと、
前記入力電力電圧に発生する過電圧から電気的負荷を保護するための選択的に切り離し可能な少なくとも一つの保護回路部品を提供するステップと、
複数の所定の電圧−時間閾値に対応する複数の所定の電圧−時間特性をメモリに記憶するステップと、
前記入力電力電圧の大きさ及び持続時間を検出するステップと、
前記過電圧の大きさ及び持続時間が前記メモリに記憶されている前記複数の所定の電圧−時間閾値の内の一つよりも大きいことの検出に応じて前記入力電力電圧から前記保護回路部品を切り離すステップと、
を備える電圧サージ及び過電圧保護を電気的負荷に提供する方法。
【請求項１２】
前記保護回路部品を切り離すステップは、前記保護回路部品を切り離すために、第１状態から第２状態へ絶縁リレーを切り換えるステップを備え、前記絶縁リレーは前記第１の状態にて前記電気的負荷に前記入力電力電圧を直接に接続し、さらに前記絶縁リレーは前記第２の状態にあって前記電気的負荷の両端に遮断抵抗を課す請求項１１記載の方法。
【請求項１３】
前記絶縁リレーが前記第２の状態にあるとき、前記入力電力電圧から前記電気的負荷を完全に絶縁するステップをさらに備える請求項１２記載の方法。
【請求項１４】
前記電気的負荷は、前記絶縁リレーが前記第２の状態にあるときに前記入力電力電圧から部分的に絶縁され、前記絶縁リレーがインピーダンスに並列に結合される請求項１２記載の方法。
【請求項１５】
前記入力電力電圧が前記電気的負荷の安定状態動作の間、瞬時電圧降下を経験すると、インピーダンスを前記電気的負荷に加えるステップをさらに備える請求項１１記載の方法。
【請求項１６】
インピーダンスを除去するステップをさらに備え、前記インピーダンスを除去するステップは、前記入力電力電圧が定格状態に達した後、電力電圧サイクルにて予め定義されたポイントに前記入力電力電圧が達すると、前記電気的負荷から前記インピーダンスを除去する請求項１５記載の方法。
【請求項１７】
第１電圧クランピング装置及び第２電圧クランピング装置の間の入力電力電圧（Ｖ）にて経験される過電圧の消散を分配する手段と、
複数の所定の電圧−時間閾値に対応する複数の所定の電圧−時間特性を記憶する記憶手段と、
前記入力電力電圧の持続時間及び大きさが前記記憶手段に記憶されている前記複数の電圧−時間特性のうちの一つによって表わされる前記複数の所定の電圧−時間閾値の内の一つを超えたことの検出に応じて前記入力電力電圧から前記第２電圧クランピング装置を切り離す手段と、
前記過電圧の大きさ及び継続時間が前記記憶手段に記憶されている少なくとも一つの所定の電圧−時間閾値よりも大きいという検出に応じて前記電気的負荷から前記入力電力電圧の直接の結合を切り離す手段と、
を備える電気的負荷に供給される入力電力電圧を調整するためのシステム。
【請求項１８】
前記入力電力電圧が前記電気的負荷の安定状態動作の間に瞬時電圧降下を経験すると、前記電気的負荷にインピーダンスを付加するための手段をさらに備える請求項１７記載のシステム。
【請求項１９】
前記電力電圧が定格状態に達した後に、前記電力電圧が前記電力電圧サイクルの予め定義されたポイントに達すると、前記電気的負荷から前記インピーダンスを除去する手段をさらに備える請求項１８記載のシステム。
【請求項２０】
前記第１電圧クランピング装置の後であり、前記第２電圧クランピング装置の前に、結合されるインダクタンスをさらに備える請求項２記載のシステム。
【請求項２１】
前記直列のインピーダンスは、負温度係数（ＮＴＣ）抵抗を含む請求項７記載のシステム。
【請求項２２】
前記スイッチ制御回路は、マイクロプロセッサ及び電圧検出インタフェース回路を備える請求項１記載のシステム。
【請求項２３】
前記スイッチ制御回路は、ある期間にわたって前記電圧検出インタフェース回路から受信した電圧値を前記記憶手段に記憶された前記電圧−時間特性と比較するために動作し、さらに前記システムにおける前記電気的負荷及び他の部品への保護を提供するために前記スイッチング要素の作動を制御する請求項２２記載のシステム。
【請求項２４】
前記メモリは少なくとも一つの適度な過電圧状態及び深刻な過電圧状態に対応する電圧−時間特性を記憶し、さらに前記スイッチ制御回路は前記少なくとも一つの適度な過電圧状態及び深刻な過電圧状態にあって保護を提供するために前記スイッチング制御回路のための対応する作動シーケンスを提供する請求項１記載のシステム。
【請求項２５】
前記メモリは複数の適度な過電圧状態に対応する、複数の電圧−時間特性を記憶し、さらに前記スイッチ制御回路は前記スイッチ制御回路のための対応する作動シーケンスを提供する請求項１記載のシステム。
【請求項２６】
前記所定の電圧−時間曲線特性に表わされる前記電圧は、ＲＭＳ電圧値を含む請求項１記載のシステム。
【請求項２７】
ＲＭＳ１２０ボルト（Ｖ）の定格電圧を１５％未満超過の入力電力電圧が安全と考えられる、請求項２６記載のシステム。
【請求項２８】
所定の時間にわたる、ＲＭＳ１２０ボルト（Ｖ）の定格電圧の１１５％を超える入力電力電圧は、前記保護回路部品の前記スイッチ制御回路による切り離しをもたらす請求項２６記載のシステム。
【請求項２９】
前記入力電力電圧は、通常電圧状態の間、前記電気的負荷に直接的に結合され、前記メモリに記憶された前記複数の電圧−時間閾値のうちの一つを超えることに対応する過電圧状態の検出に応じて前記入力電力電圧の前記電気的負荷への直接結合を切り離すステップとをさらに含む請求項１１記載の方法。
【請求項３０】
前記保護回路部品は、直列のインダクタンスによって分離される少なくとも一つの第１電圧クランピング装置と少なくとも一つの第２電圧クランピング装置とを備え、さらに前記保護回路部品を切り離すステップは前記第２電圧クランピング装置を切り離すことを含む請求項１１記載の方法。
【請求項３１】
前記第１及び第２電圧クランピング装置は、金属酸化物バリスタを備える請求項３０記載の方法。
【請求項３２】
少なくとも一つの第１電圧クランピング装置のクランピング電圧は、少なくとも一つの第２電圧クランピング装置のクランピング電圧よりも高い請求項３０記載の方法。
【請求項３３】
前記インピーダンスは、負温度係数（ＮＴＣ）抵抗を含む請求項１５記載の方法。
【請求項３４】
前記入力電力電圧から前記保護回路部品を切り離すステップはスイッチによって実行され、前記インピーダンスは前記電気的負荷が加えられたときに前記スイッチに印加される電圧を最小とするように構成され、さらに、スパーキングによる前記スイッチングの物理的損傷の可能性を最小とするために直接結合を開放するように前記スイッチを操作するステップを備える請求項１５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の参照）
本出願は、２００７年４月５日に提出された「過電圧による過度的な電圧サージサプレッサへのダメージを防止すること」と題された米国仮特許出願番号60/910,355の優先権を主張し、その全体を本明細書に参照として組み込むものである。
【背景技術】
【０００２】
落雷によって作り出された電圧サージ及び電力配電網上で経験された長期間の過電圧は、著しいダメージを電気装置に結果的にもたらす。継続的な過電圧は深刻であり、多大な財産の損失をもたらしかねない火災を発生させる。例えば、過度電圧サージ抑制器（Transient Voltage Surge Suppressors(ＴＶＳＳ)）のような既存のサージ保護装置は、落雷に関係する８乃至２０マイクロ秒という短期間の過度を一般的に扱うために設計された。その結果、ＴＶＳＳ装置は、長期間の過電圧の障害に対する保護を一般的には提供せず、しばしば火災及び報告される、装置へのダメージを引き起こす。
【図面の簡単な説明】
【０００３】
本出願の開示の多くの態様は、以下の図面の参照により、より理解されることができる。図面の部品は、スケールの正確さを意図しておらず、本開示の原則を明確に示すことを強調している。さらに、図面にあって、いくつかの図面を通して対応する部分には同様の参照番号を割り当てる。
【０００４】
【図１】本出願の様々な具現化例に係る電圧サージ抑制器の一具体例の概略図である。
【図２】本出願の様々な具現化例に係る図１の電圧サージ抑制器の動作にあって利用される電圧−時間特性の具体例を示すグラフである。
【図３】本出願の様々な具現化例に係る図１の電圧サージ抑制器の動作の一具体例を提供する状態遷移図である。
【図４】本出願の様々な具現化例に係る図１の電圧サージ抑制器の電力上昇ルーティンの一具体例を説明するためのフローチャートである。
【図５Ａ】本出願の様々な具現化例に係る電圧減少への図１の電圧サージ抑制器の対応の一具体例を説明するためのフローチャートである。
【図５Ｂ】本出願の様々な具現化例に係る電圧減少への図１の電圧サージ抑制器の対応の一具体例を説明するためのフローチャートである。
【図６】本出願の様々な具現化例に係る適度の過電圧への図１の電圧サージ抑制器の対応の一具体例を説明するためのフローチャートである。
【図７】本出願の様々な具現化例に係る深刻な過電圧への図１の電圧サージ抑制器の対応の一具現化例を説明するためのフローチャートである。
【図８】本出願の様々な具現化例に係る第２の過渡的な電圧サージ抑制器の他の具体例の概略図である。
【図９】本出願の様々な具現化例に係る図８の過渡的電圧サージ抑制器の動作の一具体例を提供する状態遷移図である。
【図１０】本出願の様々な具現化例に係る図８の過渡的電圧サージ抑制器の電力増加ルーティンの一具体例を説明するためのフローチャートである。
【図１１】本出願の様々な具現化例に係る過電圧又は電圧減少への図８の過渡的電圧サージ抑制器の対応の一具現化例を説明するためのフローチャートである。
【図１２】本出願の様々な具現化例に係り、過電圧又は電力電圧が無くなった場合の電圧減少の後の定格状態への図８の過度的電圧サージ抑制器を回復するルーティンの一具体例を示すフローチャートである。
【図１３】本発明の様々な具現化例に係る図１又は８の電圧サージ抑圧器内にて用いられるプロセッサ回路の概略的なブロック図である。
【図１４】本発明の具現化例に係る電圧サージ抑圧器に関連する電流制限インピーダンスの挿入及び除去に関するタイミングを示す時間についてのライン電圧のプロットの一具体例を示す図である。
【図１５】例えば、本発明の一具現化例に係る図１４に表わされる電流制限インピーダンスの除去時間に作用する電流制限回路の一具体例の概略図である。
【図１６】例えば、本発明の一具現化例に係る図１４に表わされる電流制限インピーダンスの除去時間に作用する電流制限回路の他の具他例の概略図である。
【図１７】例えば、本発明の位置具現化例に係る図１４に表わされる電流制限インピーダンス回路のさらに他の具体例の概略図である。
【図１８】本発明の一具現化例に係り除去されるべき、図１５、１６又は１７にて表わされている電流制限インピーダンスを判断するための一具体例の基準を提供する流入サージ電流の、図１４内にて表わされる具体例に描かれる電圧減少のような電流電圧における減少の期間についての流入サージ電流の一具体例をプロットするグラプである。
【図１９】本発明の一具現化例に係る図１５、１６又は１７の電流制限回路に用いられるようなゲートドライブロジックを実行するプロセッサ回路の一具体例の概略的なブロック図である。
【図２０】本発明の一具現化例に係る図１８のプロセッサ内にて実行される前記ゲートドライブロジックの一具体例のフローチャートである。
【発明を実施するための形態】
【０００５】
図１を参照すると、本発明の様々な具現化例に係る電圧保護装置１００の一具体例が示されている。電圧保護装置１００は、入力電力電圧Ｖが供給される入力端子を備える。電力電圧Ｖは、標準の値であり、電力配電網上での電力配電のような様々な目的用の特定の、すなわち１２０／２４０単相、４８０／２７７Ｙ線路、１２０／２０８Ｙ線路又は他の仕様の定格電圧を備える。定格電圧は、６０Ｈｚ、５０Ｈｚ、４００Ｈｚ又は他の周波数のような様々な周波数で発生される。このため、定格電圧は、例えば、ピークトウピーク電圧、ＲＭＳ電圧、及び／又は周波数という点で特定されるＡＣ電圧であるかもしれない。さらに、定格電圧は、電圧の大きさという点で特定されるＤＣ電圧であるかもしれない。
【０００６】
時々、電力電圧Ｖは、ミリセカンド又はそれより長く継続するかもしれない過電圧を経験する。そのような過電圧は、電力配電システム又は電圧発生の目的ための電力配電網の内部及び外部の容量のスイッチにおける故障を含みながら、様々な事故によって引き起こされる。また、例えば２４０電圧単相システムにおける、欠陥、導体切断、又は他の課題によるニュートラルの導体の損失は、過電圧という結果になる。さらに、電力電圧Ｖは、時々、電圧減少イベントの終点にて感度の良い電気装置への潜在的に有害な流入電流をもたらす、電圧減少を経験するかもしれない。
【０００７】
電圧保護装置１００は、過渡的電圧サージ抑制器１００に接続される電気的な負荷１０３への電力電圧Ｖを伝送するために用いられる位相、ニュートラル及び接地導体を備える。この点で、電圧保護装置１００は、電力ストリップ、負荷中央又は他の位置に埋め込まれるかもしれない。
【０００８】
電圧保護装置１００は、適切に理解されるように、安全回路遮断器として動作する熱ヒューズ１０６を備える。電圧保護装置１００は、第１電圧クランピング装置１０９及び第２電圧クランピング装置１１３をも備える。以下に説明されるように、第１電圧クランビング装置１０９の電圧クランピングレベルは、第２電圧クランピング装置１１３の電圧クランピングレベルよりも実質的に高い。第１電圧クランピング装置１０９は、電圧保護装置の電力入力で位相φからニュートラルＮに接続される。第２電圧クランピング装置１１３は、電気的負荷１０３が接続されるならば、電気的負荷１０３に並列に、電圧保護装置１００の電力出力で位相φからニュートラルＮに接続される。
【０００９】
電圧保護装置１００は、さらに、直列のインダクタンスＬ、第１スイッチング要素Ｒ１及び第２スイッチング要素Ｒ２を備える。直列のインダクタンスＬは、第１及び第２クランピング装置１０９及び１１３の間の位相導体にあって配置される。第１及び第２スイッチング要素Ｒ１及びＲ２は、図に示されるようにそれぞれ並列に接続される。第１スイッチング要素Ｒ１は、第１状態及び第２状態を備える。第１状態にあって、第１スイッチング要素Ｒ１は、電気的負荷１０３に直接に接続される直列のインダクタンスＬを接続する。第２状態にあって、第１スイッチング要素Ｒ１は、位相φ及びニュートラルＮ導体を介して負荷１０３に並列に遮断抵抗Ｒｓを接続する。電気的抵抗１０３がインダクティブである、遮断抵抗ＲＳは、インダクティブ負荷に放電させ、さらに明らかに理解されるように漏れ電流用の経路を提供する。
【００１０】
第２スイッチ要素Ｒ２は、第１状態及び第２状態を備える。第１状態にあって、第２スイッチ要素Ｒ２は直列のインダクタンスＬ及び電気的負荷１０３との間のインピーダンスを結合する。この場合、第２スイッチ要素Ｒ２は電気的負荷１０３にインピーダンスを追加する。第２の状態にあって、第２スイッチ要素Ｒ２は開放する。第１及び第２スイッチ要素Ｒ１及びＲ２は、例えば、リレー、サイリスタ又は他のタイプのスイッチ回路要素のようなソリッドステートスイッチを備える。
【００１１】
第２のスイッチング要素Ｒ２に結合されるのは、例えば、負温度係数抵抗（サーミスタ）又は他のインピーダンスを備えるインピーダンス１２６である。加えて、電圧保護装置１００は、位相φと接地Ｇとの間に接続される電圧クランピング装置１３３、及びニュートラルＮと接地Ｇとの間に接続される電圧クランピング装置１３６を備える。電圧クランピング装置１０９、１１３、１３３及び１３６は、例えば、金属酸化物バリスタ、ツェナーダイオード、ガスチューブ、又は他の電圧クランピング回路要素を備える。
【００１２】
さらに、電圧保護装置１００は、第１及び第２のスイッチング要素Ｒ１及びＲ２の動作を制御するプロセッサ回路１４３を備える。電圧保護装置１００は、電流サージ検出インターフェース回路１４６、電圧検出インターフェース回路１４９、及び電力回路１５３を備える。電流サージ検出インターフェース回路１４６、電圧検出インターフェース回路１４９、及び電力回路１５３は、インダクタンスＬ及び第１及び第２のスイッチＲ２の間のそれぞれ位相φ及びニュートラルＮ導体の両端から取り出される入力電圧を受け取る。
【００１３】
電流サージ検出インターフェース回路１４６は、潜在的に電流サージダメージをもたらす瞬時電圧降下が存在しているのか否かを検出する。
【００１４】
電圧検出インターフェース回路１４９は、電力電圧Ｖを検出し、さらに適切な信号をプロセッサ回路１４３に提供する。任意の瞬間における電圧を知ることにより、プロセッサ回路１４３は、電圧保護装置１００の部品、さらにはこれから説明されるような電圧サージ及び瞬時電圧降下機能から電気的負荷１０３を保護するために必要だと考えられるような動作を行う。電流サージ検出インターフェース回路１４６及び電圧検出インターフェース回路１４９は、過電圧及び瞬時の電圧降下に対する迅速な反応を提供するために設計されている。マイクロプロセッサは、スイッチング要素Ｒ１及びＲ２の迅速なスイッチングを提供するために選択される。
【００１５】
電力回路１５３は、プロセス回路の動作が適正とされるような電力を供給するように、プロセス回路１４３に供給されるＤＣ電力を発生する。
【００１６】
次に図２を参照すると、プロセッサ回路１４３によって第１及び第２スイッチング要素Ｒ１及びＲ２（ＦＩＧ.１）の動作を制御するために、あらかじめ定義された電圧−時間閾値として作用するいくつかの電圧−時間特性１６６を表す電圧−時間チャート１６３が示されている。電圧−時間特性１６６に関するデータは、プロセッセ回路１４３に関連するメモリ内に格納されている。
【００１７】
各特性１６６は、プロセッサ回路１４３が、過電圧のために、回路に潜在的な電気的損失を与える動作を行うのを判断するために用いられる電力電圧Ｖ（図１）内の過電圧のための大きさ−持続（期間）閾値を示す。これにより、もし過電圧の大きさが十分に長く継続するとき、過電圧に固有のエネルギー量が、後述するように、回路に損失を引き起こすかもしれない、ということができる。電圧−時間特性１６６は、第１及び第２の電圧クランピング装置１０９及び１１３によって処理される過電圧における十分すぎるエネルギーが判断されるところの、大きさ−期間閾値として動作する。
【００１８】
この点で、例えば、電圧保護装置１００（図１）に適用される電力電圧Ｖは、６０Ｈｚで１２０ボルト（ＲＭＳ）の定格値を有すると予測できる。一具現化例によると、定格１２０ボルトＲＭＳを１５％超えるよりも小さな電力電圧Ｖによって経験される過電圧は、電圧保護装置１００が直列インダクタンスＬを介して負荷１０３に電力電圧Ｖを供給し続けるような「安全な」値である。しかし、電力電圧Ｖが予め定義された時間間隔で定格電圧の１１５％以上大きくなると、例えば、その後、電圧保護装置１００は、過電圧から電圧クランピング装置１０９及び１１３、及び電気的負荷１０３を保護するために動作するかもしれない。この点で、電圧クランピング装置１０９及び１１３は、もし過電圧がある電圧−時間特性１６６を超えて動くと、過電圧のせいで、電流を導くかもしれないし、加熱又は火災を引き起こす他のダメージになるかもしれない。
【００１９】
電圧保護装置１００の動作の間、第１及び第２の電圧クランピング装置１０９及び１１３は、電気的負荷１０３を護るために電圧過渡及び過電圧を消散するよう動作する。特に、落雷によって引き起こされるような高電圧過渡が電力電圧にて経験されると、高電圧過渡は、伝動を開始する第１電圧クランピング装置１０９にはじめに直面する。直列のインダクタンスは、第１の電圧クランピング装置１０９にそのクランピングレベルにて電圧をクランプさせるために電圧過渡又は過電圧の伝達のペースを落とす。第２の電圧クランピング装置１１３は、そののち、直列インダクタンスＬを介して通す接地Ｇに過剰電圧を伝達する。一具現化例によれば、第２電圧クランピング装置１１３のクランピンブレベル（すなわち３００ボルト）は第１電圧クランピング装置１０９のクランピングレベル（すなわち６００ボルト）の約１／２なので、電圧過度又は過電圧から経験される過剰電圧の消散は、第１及び第２電圧クランピング装置１０９及び１１３間に分散される。
【００２０】
前述のように、第１電圧クランピング装置１０９の電圧クランピングレベルは、例えば、６００ボルトで、第２のクランピング装置１１３は正しく理解されるように、３００ボルトのクランピングレベルを有する。さらに、クランピング電圧のいくつかの他の比率は、第１及び第２電圧クランピング装置１０９及び１１３の間に存在する。第１及び第２電圧クランピング装置１０９及び１１３の固有の電圧クランピングレベルは、電力電圧Ｖの定格値にも依存する。第１クランピング装置１０９のクランピング電圧は６００ボルトであるが、電気的負荷１０３は、第２クランピング装置１１３（すなわち３００ボルト）のクランピング電圧よりも高い電圧にはさらされない。スイッチング要素Ｒ１及びＲ２がオフ状態だとしても、第１電圧クランピング装置１０９は、電圧過度等に対しても保護する余裕がある。
【００２１】
プロセッサ回路１４３は、電気的負荷１０３への電力電圧Ｖの直接の接続をそれぞれ確立するために第１及び第２のスイッチング要素Ｒ１及びＲ２を制御するように構成される。この点について、電力電圧Ｖが一つ以上の電圧−時間特性１６６を超える過電圧を経験するとき、プロセッサ回路は、過電圧が停止になるまで電力電圧Ｖから電気的負荷１０３及び第２電圧クランピング装置１１３を少なくとも部分的に絶縁するためにスイッチング要素Ｒ１及びＲ２を制御するよう構成される。一具現化例にあって、電気的負荷１０３は、スイッチング要素Ｒ１及びＲ２が後述されるようなオフ状態であるところの電力電圧Ｖから全体的に分離される。
【００２２】
この点について、低導電電圧付き第２電圧クランピング装置１１３は、持続性過電圧の場合のエネルギーの大部分を入力ラインからニュートラルＮに消散する。過電圧による消散は、非常に大きいので、第１及び第２電圧クランピング装置１０９又は１１３は、加熱又は燃えるかもしれないし、熱ヒューズ１０６はとぶだろう、それによって電圧保護装置１００におけるすべての回路は保護される。熱ヒューズ付き電圧クランピング装置の他の実装は、周知であるので、本明細書では多くを述べることはない。
【００２３】
このように、電圧保護装置１００は、火災の危険を引き起こすことなく、電気的負荷１０３が電圧過度及び過電圧から保護されるのを有利に保証する。電圧クランピング装置１０９及び１１３は金属酸化物バリスタを備えている。加熱又はダメージという結果の前の著しいエネルギー消費の間、電圧クランピング装置１０９及び１１３は過電圧状態に一般的に直面し、８乃至１０ミリ秒のみ持ちこたえるかもしれない。そのため、電圧保護装置の設計は、本明細書にて説明されるように、そのような電圧クランピング装置の制限された能力を考慮にいれている。
【００２４】
従来の一般的な過度電圧サージ抑制器は、そのような制限を考慮してはいなかった。例えば、過電圧保護が要求されるまれなケースでさえ、使用される金属酸化物バリスタは、金属酸化物バリスタには永久的なダメージとして十分な、１００乃至２００ミリ秒程の過電圧にさらされるかもしれない。
【００２５】
ダメージを引き起こすのに十分高くはない過電圧の間、電気的負荷１０３を絶縁することで、電圧−時間特性１６６は、プロセッサ回路をスイッチング要素１０９及び１１３のやっかいなスイッチングの実行から防ぐために特定されていることを留意するべきである。この点について、過電圧のいくつかの度合は電気的負荷１０３の動作の不当な中断を防ぐために許容される。そのような電圧は、第１及び第２の電圧クランピング装置１０９及び１１３の過熱には至らない、或いは電気的負荷１０３のダメージを引き起こさない、ものである。
【００２６】
前述の見解にあって、電圧保護装置１００の動作は、以下の図面の参照によって特に詳しく議論される。
【００２７】
図３を参照すると、一具現化例に係るプロセッサ回路１４３内にて実行される論理動作を表す状態遷移図１７３が示されている。あるいは、図３の状態遷移図１７３は、プロセス回路１４３にて実行される方法のステップを表すものとしても用いられる。
【００２８】
状態遷移図１７３は、「電力オフ」状態１７６、「定格」状態１７９、「瞬時電圧降下」状態１８３、及び「絶縁」状態１８６を含む。「電力オフ」状態１７６は、プロセッサ回路１４３の入力に供給される電力がないときのプロセッサ回路１４３の状態である。電力は電圧保護装置１００に適用されるとみなすと、その後、電力アップルーティン１８９は、プロセッサ回路１４３の状態を、パワーオフ状態１７６から定格状態１７９に遷移するために実行される。定格状態１７９は、電圧プロセッサ回路１４３の通常動作状態を表し、電力電圧Ｖが定格でさらに過渡または過電圧が上述したように経験されるような変則電圧がないことを示す。プロセッサ回路１４３が定格状態１７０、瞬時電圧降下状態１８３、又は絶縁状態１８６の間に電力が失われたならば、その後、プロセッサ回路１４３は電力オフ状態１７６に戻る。
【００２９】
もし、定格状態１７９の間に、瞬時電圧降下が電力電圧Ｖで発生すると、その後「瞬時電圧降下」ルーティン１９３がプロセッサ回路１４３の動作を瞬時電圧降下状態１８３に遷移するために実行される。瞬時電圧降下状態にあって、定格状態１７９に遷移するためにプロセッサ回路１４３は瞬時電圧降下が終わるまで待っている。定格状態に遷移が戻ると、プロセッサ回路１４３は「瞬時電圧降下復旧」ルーティン１９６を実行する。
【００３０】
さらに、もし定格状態１７９の間、電圧保護装置１００が過電圧を経験すると、プロセッサ回路１４３は、過電圧が前述したように、電圧−時間特性１６６のうちの与えられた一つを越えたか否かに応じて絶縁状態１８６に入るか否かが必要かを決定する。いくつかの場合、過電圧は、電気的負荷１０３に即時の危害を与えない穏やかな過電圧を含む。しかし、そのような穏やかな過電圧の期間が電圧−時間特性１６６のうちの与えられた一つによって特定された時間を超えて継続すると、その後、穏やかな（適度な）過電圧は、含まれる高いエネルギーによってダメージを受けるようになるかもしれない。そのような場合、プロセッサ回路１４３は、「適度な過電圧」ルーティン１９９の実行により、絶縁状態１８６に遷移する。しかし、もし、深刻な過電圧が発生すると電気的負荷１０３及び電圧クランピング装置１０９及び１１３への即座のダメージが発生するかもしれず、その後、プロセッサ回路１４３は定格状態１７９から絶縁状態１８６に、「深刻な過電圧」ルーティン２０３を実行することによって遷移する。
【００３１】
絶縁状態１８６の中にいるときは、入力電力電圧Ｖと負荷１０３との間の直接接続は、切り離されるので電気的負荷１０３はダメージング過電圧の恐れのある期間、電力電圧Ｖから少なくとも部分的に絶縁される。絶縁状態１８６の間に、適度な又は深刻な過電圧が復旧し、及び電力電圧Ｖが定格に復旧すると、その後、プロセッサ回路１４３は定格状態１７９に、「電力回復」ルーティン２０６の実行によって戻る。それぞれの動作状態間の前述した遷移における様々なルーティンの例は、以下の説明にあっても提供されるであろう。表わされる各フローチャートは、プロセッサ回路１４３の動作の表示として描かれる、又はそのようなフローチャートは電圧保護装置１００にあって実行される方法の各ステップを表すために描かれることが理解される。一つの具現化例にあって、フローチャートは、プロセッサ回路に格納される多くのプログラム言語のうちのどれによっても実行される機能性を表す。
【００３２】
次に図４を参照すると、正しく理解されるように、電圧保護装置１００が電気的負荷１０３に関する動作状態中にはじめに置かれるときの、プロセッサ回路１４３の初期のパワーアップに応じて生じるパワーアップルーティン１８９の一具体例が示されている。いったん、電力電圧Ｖが電圧保護装置１００の入力端子に供給されると、ボックス２２３に示すように、プロセッサ回路１４３は正しく理解されるように初期化される。この初期状態にあって、リレーＲ１及びＲ２は、Ｒ１が負荷に抵抗Ｒｓを介してニュートラルＮに接続し、さらにＲ２が開放回路を示すように、オフポジション（第１状態）にある。
【００３３】
電力がはじめに供給されるときスイッチング要素Ｒ１及びＲ２がオフとなる作用の効力により、電気的負荷１０３は電力電圧Ｖから絶縁される。これは、プロセッサ回路１４３がはじめに初期化しているあいだ、電力電圧Ｖが過電圧を経験しているかもしれない作用による利点である。特に、プロセッサ回路１４３は初めに電力増加されるときに初期化するので、電気的負荷１０３を十分に保護するためにスイッチング要素Ｒ１及びＲ２を動作するための位置にはない。つまり、スイッチング要素Ｒ１及びＲ２は、初期化段階の間電気的負荷１０３を保護するために電圧保護装置１００の始動に応じたオフ状態に特定される。
【００３４】
次に、ボックス２２６にあって、初期化プロセスが完了するまで継続される。プロセッサ回路１４３が初期化されるとみなすと、次にボックス２２７では、プロセッサ回路１４３は電力電圧Ｖが現在、適正な又は深刻な過電圧のような過電圧を経験しているか否かを判定する。もし、過電圧が現在のところ起きていなければ、そのとき、プロセッサ回路１４３はボックス２２９に進む。反対に、もし過電圧が起きていれば、そのときプロセッサ回路１４３は、電圧が定格に戻るまでプロセッサ回路１４３が待つというボックス２２８に進む。その後、プロセッサ回路１４３は、図示されるようにボックス２２９に進む。
【００３５】
ボックス２２９にあって、プロセッサ回路１４３は、負荷１０３の初期電力アップの間電気的負荷１０３への流入電流を制限するために、サーミスタ１２６を回路に配置するようにスイッチング要素Ｒ２をターンオフする。ボックス２３３にて、プロセッサ回路１４３は、タイマを始動する。このタイマは、回路内のサーミスタ１２６を伴って十分に電力アップするように電気的負荷１０３用の時間範囲を効果的に判定し、それによって電気的負荷１０３に損害を与える流入電流がないことを保証する。
【００３６】
ボックス２３６にあって、プロセッサ回路１４３は、電気的負荷１０３への任意の潜在的な流入電流が除去される予め決められた時間にタイマが達したか否かを判定する。タイマが予め決められた時間に達したとボックス２３６内でみなされると、その後、ボックス２３９に進み、プロセッサ回路１４３はスイッチング要素Ｒ１をターンオンし、それによって電力電圧Ｖを電気的負荷１０３に直接的に接続し、さらにサーミスタ１２６にバイパスする。この点において、サーミスタ１２６は、スイッチング要素Ｒ１を介して示される直接の結合が、電気的負荷１０３に最小の抵抗経路を提供するので、バイパスされる。
【００３７】
その後、ボックス２４３にあって、スイッチング要素Ｒ２はターンオフされ、それによって回路が開放される。スイッチング要素Ｒ２は、スイッチング要素Ｒ１がターンオンされるとき、閉鎖される作用のため、そのような時間にてスイッチング要素Ｒ１端に見られる電圧は、サーミスタ１２６の両端の電圧になることに留意されたい。この電圧は、サーミスタ１２６が直列に負荷１０３に加えられる比較的に低い電圧として与えられる。スイッチング要素Ｒ１がリレーであり、この作用は有利には、リレーＲ１の端子にわたる発達からかなりの電圧を防ぎ、それによってリレーＲ１のスイッチングの間の、かなりのスパーキングを防ぐ。そのようなスパーキングは、その性能及び寿命を重大に悪化させるリレー超過時間のダメージという結果になる。このため、プロセッサ回路１４３は、定格状態１７９に入る。
【００３８】
図５Ａを参照すると、定格状態１７９から瞬時電圧状態１８３への遷移のために実行される瞬時電圧降下ルーティン１９３の一具体例が示されている。瞬時電圧ルーティン１９３は、プロセッサ回路１４３が前述したように電力電圧Ｖにおける瞬時電圧降下を検出したときに実行される。瞬時電圧降下ルーティン１９３の実行を行う瞬時電圧降下の実際の大きさ及び期間は、予め決定される。一例にあって、そのような瞬時電圧降下の大きさ及び期間は、電流電圧Ｖが定格に戻るときに、所定の閾値よりもより深刻な瞬時電圧降下が電気的負荷１０３への重大な流入電流という結果になると述べられるかもしれない。しかし、瞬時電圧降下閾値は、スイッチングの煩わしさなどを防ぐために定義されるべきである。一具現化例にあっては、２乃至３以上のサイクルの間の７５％の定格電圧よりも小さな瞬時電圧降下は、重大な電流流入という結果になるかもしれなかった。他の例にあっては、２、３のサイクルの間の８５％定格電圧又はより高い瞬時電圧降下は、スイッチングイベントの潜在的な煩わしさとして無視されるかもしれなかった。
【００３９】
スイッチング要素Ｒ２がターンオンされるボックス２５３にて、瞬時電圧ルーティン１９３が始まると、それによって、回路内にサーミスタ１２６が挿入される。Ｒ２がターンオンされた後、いくつかの点で、ボックス２５６にあって、スイッチング要素Ｒ１はターンオフされる。これは、サーミスタ１２６を介して電気的負荷１２３に電力電圧が供給されることを引き起こす。スイッチング要素Ｒ１がリレーであるとすると、その後、スイッチング要素Ｒ１をターンオフする前にスイッチング要素Ｒ２をターンオンすることによって、リレーＲ１の端子間の電圧はサーミスタ１２６の電圧に等しく、それによって、前述したようにリレーの性能及び寿命を悪化するリレーの端子間のスパーキングは最小化する。
【００４０】
その後、瞬時電圧降下ルーティン１９３は終了し、さらにプロセス回路１４３は、プロセス回路が瞬時電圧降下が終了するまで待ち、さらに電流電圧Ｖが定格Ｖに戻るまで、瞬時電圧降下状態１８３に位置される。瞬時電圧降下ルーティン１９３の実行を引き起こすであろう瞬時電圧降下としてみなされる電力電圧の電圧レベルは、正しく理解されるように予め決定される。
【００４１】
次に、図５Ｂを参照すると、瞬時電圧状態１８３から定格状態１７９に遷移が戻るときに行われる「瞬時電圧降下復旧」ルーティン１９６の一具体例が示されている。瞬時電圧降下復旧ルーティン１９６は、プロセッサ回路１４３が電力電圧Ｖが電圧検出インターフェース回路１４９（図１）からの入力に基づいて定格状態に戻るのを検出するときに、実行される。
【００４２】
瞬時電圧降下状態１８３のとき、スイッチング要素Ｒ２はオフ状態であり、電力はサーミスタ１２６を介して電気的負荷１０３に供給される。また、スイッチング要素Ｒ１は、電気的負荷１０３が遮断抵抗Ｒｓに並列になるように、オフ位置になる。
【００４３】
ボックス２６３にあって、処理が始まると、瞬時電圧降下１９６は電力電圧サイクル内の適切なポイントでＲ１をターンオンする。電力サイクルの適切なポイントは、電気的な負荷１０３内の流入電流の生成を最小化する一つである。特に、電気的負荷１０３への流入電流を最小化する間、電気的負荷１０３への電力電圧の適用を形成するためのサイリスタ又はリレーが制御されるところのタイミングを述べるところの図１４乃至２０の説明が参照される。いったん、スイッチング要素Ｒ１がボックス２６３にあるように適切なポイントにてターンオンされると、その後、スイッチング要素Ｒ２は負荷１０３の安定状態動作を行わせるためにターンオフされる。
【００４４】
次に、図６を参照すると、例えば、様々な具現化例に係るプロセッサ回路１４３の動作を定格状態１７９から絶縁状態１８６に遷移するために実行される穏やかな（適度な）過電圧ルーティン１９９の一具体例を提供するフローチャートが示されている。まずはじめに、電力電圧Ｖにて起こる過電圧が最小電圧−時間特性１６６よりも大きいと、適度の過電圧１９９が検出されるが、電圧−時間特性１６６より小さいとすぐに電気的負荷１０３へのダメージ（すなわち、深刻な過電圧）を与えると考えられる。そのように、適度の過電圧は、それらが損傷されると考えられる前に、所定の時間で存在する。適度の過電圧が潜在的にダメージが与えられる点に達すると、以下に説明されるようにスイッチング要素Ｒ１への潜在的なダメージを最小化する方法にあって、電圧保護装置１００及び電気的負荷１０３の様々な部品を保護するような対策がとられる。
【００４５】
ボックス２７３が始まると、適度の過電圧ルーティン１９９は、タイマ２７３を始動する。このタイマは、過電圧期間を計測するために始動されるので、プロセッサ回路１４３に関連づけられるメモリに蓄積されている与えられた電圧−時間特性１６６と比較される。ボックス２７３にあって、適度な過電圧がプロセス回路１４３のメモリに蓄積されて与えられた電圧−時間特性１６６の一つよりも大きいか否かに応じて電気的負荷１０３を電力電圧Ｖから切り離すか否かが判定される。
【００４６】
電気的負荷１０３が電力電圧Ｖから切り離されたとみなすと、その後、ボックス２７９にて、リレーＲ２がターンオンされ、それによって、サーミスタ１２６が電気的負荷１０３と直列に挿入される。その後、ボックス２８３にて、遅延が適度な過電圧ルーティン１９９の動作に課される。それから、ボックス２８６にあって、スイッチング要素Ｒ１は、スイッチオフされ、それによって遮断抵抗Ｒｓが電気的負荷１０３に並列にニュートラルに対して接続される。
【００４７】
この場合、電力電圧Ｖは、サーミスタ１２６を介して電気的負荷１０３に供給される。これは、サーミスタ１２６の両端間の電圧が比較的に低いので、つまりスイッチング要素Ｒ１がスイッチング要素Ｒ２及びサーミスタ１２６と並列に接続されてスイッチング要素Ｒ１の両端の電圧が、そのような電圧と等しいことを意味するので、有利である。もし、スイッチング要素Ｒ１がリレーを含むなら、その後、この低電圧は、ターンオフ時リレーの端子にあって起されるどんなスパーキングでも最小化するだろうし、それによって前述したようなリレーへの大きなダメージを防ぐことができる。
【００４８】
ボックス２８９にあって、さらなる遅延が適度な過電圧ルーティン１９９の実行に課せられる。その後ボックス２９１にて、スイッチング要素Ｒ２がターンオフされ、それによって電気的負荷１０３を電力電圧から完全に切り離す。この後、電圧保護装置１００は、過電圧が終了し、電力電圧Ｖが定格に戻るまで電気的負荷１０３が電力電圧Ｖから絶縁されるところの絶縁状態１８６に入る。このアクションは、電気的負荷１０３を潜在的な損傷を与える過電圧から護る。さらに、第１及び第２の電圧クランピング装置１０９及び１１３は、加熱及び／又は引火等から護られる。同時に、スイッチング要素Ｒ１はリレーであり、そのリレーの寿命は伸ばされる。
【００４９】
次に、図７を参照すると、様々な具体例に係る深刻な過電圧ルーティン２０３の動作の一例を提供するフローチャートが示されている。深刻な過電圧ルーティン２０３は、電力電圧Ｖにて起された深刻な過電圧に応じて、プロセス回路１４３を定格状態１７９から絶縁状態１８６に遷移する。深刻な過電圧は、非常に高い電圧であると考えられるので、即時のダメージが電気的負荷１０３及び／又は第１及び第２の電圧クランピング装置１０９及び１１３には脅威となる。この点で、深刻な過電圧は、第２の電圧クランピング装置１１３を動作不能にし、さらに潜在的に火災又は他の不具合をもたらすところの物理的なダメージを第２の電圧クランピング装置１１３に結果的にもたらすかもしれない。
【００５０】
深刻な過電圧は、プロセッサ回路１４３に関係するメモリ内に蓄積される所定の電圧−時間特性１６６によって定義される。ボックス２９３を始めると、深刻な過電圧ルーティン２０３がタイマをスタートする。その後、ボックス２９６にて、深刻な過電圧ルーティン２０３が、深刻な過電圧が要求される所定の時間にて発生しているか否かを判定し、それによって、第２の電圧クランピング装置１１３の破壊を防ぐため、及び電気的負荷１０３を護るための対策にあって、電気的負荷１０３の電力電圧Ｖからの絶縁を必要とする。深刻な電圧期間が、深刻な電圧に関連するそれぞれの電圧−時間特性１６６に特定される予め規定された時間に達したとみなされると、その後、ボックス２９９にあって、スイッチング要素Ｒ１はターンオフされる。
【００５１】
スイッチング要素Ｒ２が同時にターンオフするので、この状況にあってスイッチング要素Ｒ１がターンオフされるとき重大なスパークがリレーＲ１の両端の端子に発生するリレーを、スイッチング要素Ｒ１が含む場合がある。しかし、もしそのようなダメージがリレーＲ１の深刻な破壊、及びリレーＲ１の寿命を短縮するという結果になるかもしれないとしても、深刻な過電圧の潜在的な損傷を起こす性質のため、この状況におけるリレーに潜在的に発生するダメージは許容される。しかし、この状況の潜在的なダメージは、電気的負荷１０３へのダメージを防ぐことはもちろん、第１及び第２の電圧クランピング装置１０９及び１１３が加熱又は引火されるよりもむしろ、そのような深刻な過電圧の発生は比較的に稀であるとされる。このため、プロセッサ回路１４３は、電気的負荷１０３が電力電圧Ｖから絶縁されるという絶縁状態１９６に入る。
【００５２】
回復電力ルーティン２０６は、深刻な過電圧又は適度な過電圧のいずれかが起きたプロセッサ回路１４３を絶縁状態１９６から定格状態１７９に、電力電圧Ｖが定格状態に戻った後に、遷移するように実行される。この絶縁状態１８６にあって、スイッチング要素Ｒ１及びＲ２の両方はオフとされる。プロセッサ回路１４３を定格状態１７９に遷移するため、ボックス２６３（図５Ｂ）を参照して上述された方法と同じように、電気的負荷１０３によって経験された流入電流を最小化するために、スイッチング要素Ｒ１は電力電圧の適切なポイントでターンオンされる。その結果としての、回復電力ルーティン２０６の説明はここでは詳細には行われない。
【００５３】
次に、図８を参照すると、本発明の他の具現化例に係る電圧保護装置３００の概略が示されている。電圧保護装置３００は、電圧保護装置３００が電流サージ検出インターフェース回路１４６（図１）、スイッチング要素Ｒ２（図１）、及びサーミスタ１２６（図１）を備えないということを除けば電圧保護装置１００と類似している。さらに、電圧保護装置３００は、プロセッサ回路１４３（図１）の内部にて実行されるのとは異なるロジックを行うプロセッサ回路３０３を備える。さらに、電圧保護装置３００は、抵抗Ｒ及びコンデンサＣを図に示すようにスイッチング要素Ｒ１に並列に備えるＲ−Ｃ電圧抑制器を備える。Ｒ−Ｃ電圧抑制器は、スイッチング要素Ｒ１がオフのときに、電力電圧Ｖと電気的負荷１０３との間に大きな絶縁度合を与える非常に大きなインピーダンスを備え、それによって遮断抵抗Ｒｓを位相φからニュートラルＮに結合する。
【００５４】
電圧保護装置３００の動作は、スイッチング要素Ｒ２が除去されているということを除けば前述の電圧保護装置１００と類似している。この点について、電力回路１４３は、電力電圧Ｖにて発生している過電圧及び瞬時電圧降下に応じてスイッチング要素Ｒ１の動作を制御する。特に、スイッチング要素Ｒ１がオンのとき、電力電圧Ｖは電気的負荷１０３に直接に供給される。スイッチング要素Ｒ１を介しての直接結合は、Ｒ−Ｃ電圧抑圧器をバイパスする最小抵抗の経路を示す。このため、スイッチング要素Ｒ１は、電力電圧Ｖの電気的負荷１０３への直接結合を選択的に確立するために用いられる。過電圧は、電圧保護装置１００についての前述の説明のように、第１及び第２電圧クランピング装置１０９及び１１３を用いることで効果的に消散される。
【００５５】
しかし、過電圧の高い大きさ又は過電圧の長い期間のいずれかのために、過電圧に関連するエネルギーが第１及び第２の電圧クランピング装置１０９及び１１３がダメージを受けるかもしれないポイント、又は電気的負荷１０３が前述したようにダメージを経験するポイントに達すると、そのとき、プロセッサ回路１４３はスイッチング要素Ｒ１をターンオフにするだろうし、それよってＲ−Ｃ抑圧器は電力電圧Ｖと電気的負荷１０３との間に直列に挿入される。さらに、遮断抵抗Ｒｓは、電気的負荷１０３の両端に電圧を与えられる電圧からの迷い電圧を防ぐために、電気的負荷１０３に並列に挿入される。
【００５６】
プロセッサ回路１４３は、前述のように過電圧の発生に応じて、或いは瞬時電圧降下の発生に応じて、スイッチング要素Ｒ１をターンオフするように構成される。電力電圧Ｖが過電圧の終了時に定格に戻ると、スイッチング要素Ｒ１は定格動作を再開するためにターンオンされる。電力電圧が瞬時電圧降下の後、定格に戻るとき、図５ｂを参照して前述したような類似の方法にて、電気的負荷１０３への流入電流を最小化するために、スイッチング要素Ｒ１は電力電圧のサイクルの間適切な時間にてターンオンされる。
【００５７】
前述の説明に照らして、電圧保護装置３００の動作は、以下において図面を参照してより詳しく記述される。
【００５８】
図９を参照すると、本発明の一具現化例に係るプロセッサ回路３０３（図８）にて実行される制御ロジック３１３を表す状態遷移図が示されている。あるいは、図９の状態遷移図は、プロセッサ回路３０３にて実行される方法のステップを表す。制御ロジック３１３は、電力オフ状態３２３、定格状態３２６、及び絶縁状態３２９を備える。電力オフ状態３２３は、電力電圧Ｖが電圧保護装置３００に供給されていないとき、及び電圧保護装置３００がオフ状態のときのプロセッサ回路３０３の状態を示す。電力電圧Ｖが電圧保護装置３００の入力に供給されると、その後、電圧保護装置３００は電力アップルーティン３３３を実行することにより定格状態３２６に遷移する。また、電圧保護装置３００は、電力損失３３６が起こると電力オフ状態３２３に戻る。
【００５９】
定格状態３２６の間、電圧保護装置３００は図に示すようにインダクタンスＬを介して電力電圧Ｖを電気的負荷に直接的に供給する。電圧過度又は過電圧が電力電圧Ｖにて起こると、第１及び第２の電圧クランピング装置１０９及び１１３は、位相φからニュートラルＮへ超過した電圧を伝導し、さらに電気的負荷１０３への到達から電圧過度又は過電圧のような能力を制限する。電圧過度及び過電圧の消散は、電圧保護装置１００に関して上述したように、第１及び第２電圧クランピング装置１０９及び１１３の間に分散される。インダクタンスＬの値は、どれくらいの電流を第１の電圧クランピング装置１０９を介して流すか、及びエネルギー消散が第１及び第２の電圧クランピング装置１０９及び１１３の間でどのように分布されるかを制御するために選択される。
【００６０】
この点において、インダクタンスＬは、第２の電圧クランピング装置１１３が残余超過電圧をニュートラルＮに消散し始めるまえに、超過電圧の少なくとも一部をニュートラルＮに消散するため、第１電圧クランピング装置１０９に時間を提供するのに、電圧の一時的変動（過度）及び過電圧の速度を落とす。絶縁状態３２９の時、スイッチング要素Ｒ１はオフ位置にあり、さらに第１電圧クランピング装置１０９は過電圧又はサージの期間超過電圧を消散する。その結果、第２電圧クランピング装置１１３は、第１電圧クランピング装置１０９の両端の高電圧レベルにさらされ続けることはない。
【００６１】
第１電圧クランピング装置１０９の電圧クランピングレベルは、例えば、６００ボルトであり、また第２電圧クランピング装置１１２は正しく理解されるように、３００ボルトのクランピングレベルを有する。それにかわり、いくつかの他のクランピング電圧の比が、第１及び第２電圧クランピング装置１０９及び１１３の間に存在する。第１及び第２電圧クランピング装置１０９及び１１３の具体的な電圧クランピングレベルは、電力電圧Ｖの定格値に依存する。
【００６２】
スイッチング要素Ｒ１がオフ位置にあるとき、第２電圧クランピング装置１０３が電力電圧から絶縁される現象の効力によって、第２電圧クランピング装置１１３は第１電圧クランピング装置１０９によって処理される高電圧サージにさらされない。これにより、過電圧コンディション下での加熱及び潜在的な火災を防ぐことができる。
【００６３】
定格状態３２６にて過電圧又は瞬時電圧降下を検出すると、その後、制御ロジック３１３は、プロセッサ回路３０３の動作を絶縁状態３２９に遷移するようにスイッチング要素Ｒ１がターンオフされる、過電圧／瞬時電圧降下ルーティン３３９を実行する。過電圧又は瞬時電圧降下コンディションが治まると、制御ロジック３１３は回復電力ルーティン４３を、プロセッサ回路３０３の動作を定格状態３２６に戻すために、実行する。
【００６４】
図１０を参照すると、一具現化例に係る電力アップルーティン３３３の一例を説明するためのフローチャートが示されている。電力電圧Ｖが初めに電圧保護装置３００に供給されると、スイッチング要素Ｒ１はオフ位置にあり、それによって遮断抵抗Ｒｓは電気的負荷１０３に並列に接続され、さらに抵抗Ｒ及びコンデンサＣは電力電圧及び電気的負荷１０３の間のインダクタンスＬに直列になるように挿入される。これは、電気的負荷１０３を、電圧過度及び過電圧から、電圧保護装置３００のプロセス回路３０３の動作が初期化されるまで、保護する。
【００６５】
ボックス３６３によりスタートすると、プロセッサ回路３０３はスイッチング要素Ｒ１がオフ位置にとどまっている間に初期化される。プロセッサ回路３０３がボックス３６６にて初期化されたと判定されると、電力アップルーティン３３３はボックス３６９に進む。ボックス３６９にあって、スイッチング要素Ｒ１は、ボックス３６３（図５Ｂ）に関連する上記記載のような方法にて電気的負荷１０３への流入電流を最小化する電力電圧Ｖのサイクルの適切なポイントにてターンオンする。これにより、電力アップルーティン３３３は終了し、制御ロジック３１３は定格状態３２６に入る。
【００６６】
次に、図１１を参照すると、制御ロジック３１３を定格状態３２６から様々な具現化例に係る絶縁状態３２９に遷移する「過電圧／瞬時電圧降下」ルーティン３３９の一態様を説明するためのフローチャートの一具体例が示されている。過電圧／瞬時電圧降下ルーティン３３９が実行される時点で、スイッチング要素Ｒ１はオン状態であり、電力電圧Ｖは直接に電気的負荷１０３に供給され、それによって前述されたようにＲ−Ｃ抑圧器はバイパスされる。
【００６７】
いったん、過電圧又は瞬時電力降下が検出されると、処理が始まり、ボックス３７３にて、スイッチング要素Ｒ１をターンオフするか否かの判定に備え、過電圧又は瞬時電圧降下の期間判定のためタイマが始動される。過電圧の期間及び大きさは、電気的負荷１０３及び第２の電圧クランピング装置１１３を保護するためにスイッチング要素Ｒ１をターンオフするべきか否かを判定するため、プロセッサ回路３０３のメモリに格納されている電圧−時間特性１６６と比較される。あるいは、もし瞬時電力降下が検出されると、その後、電力電圧Ｖが定格に戻るときに、有害な流入電流を最小化又は低減するために介入が必要であるか否かを判定するために、瞬時降下電圧の期間及び大きさがメモリに格納されている閾値と比較される。
【００６８】
もし、過電圧がそれぞれの電圧−時間特性１６６の閾値よりも大きいか、或いは瞬時電圧降下が電気的負荷１０３に潜在的に有害な流入電流を招くのに十分深刻であると思われるときは、その後、ボックス３７９にて、スイッチング要素Ｒ１はターンオフされ、それによってＲＣ抑圧器のインピーダンスは電気的負荷１０３に直列に配置される。さらに、遮断抵抗Ｒｓは電気的負荷１０３に並列に配置される。この状況にあって、電圧保護装置３００は、電気的負荷１０３が保護され、さらに第２電圧クランピング装置１１３が加熱しないであろう絶縁状態３２９である。
【００６９】
次に、図１２によれば、制御ロジック３１３を絶縁状態３２９から様々な具現化例に係る定格状態３２６に遷移する「復旧パワー」ルーティン３４６の一態様を説明するためのフローチャートの一例が示されている。ボックス３８３にあって、電力電圧Ｖ（図８）が定格に戻ったか否かが判定される。もし、そうならば、その後、ボックス３８６にて、スイッチング要素Ｒ１は、ボックス３６３（図５Ｂ）に関連して前述されたのと同じ方法にて電気的負荷１０３への潜在的な流入電流を最小化する電力電圧Ｖのサイクルの適切なポイントにてターンオンされる。過電圧の場合、ステップ３８６は電気的負荷の電圧が明らかにＲＣ抑圧器の両端の電圧損失によるものでない限り、不要であるかもしれない。この後、復旧電力ルーティン３４３は終了し、制御ロジック３１３は定格状態３２６に置かれる。
【００７０】
次に、図１３を参照すると、本発明の具現化例に係るプロセッサ回路１４３又は３０３の一具体例が示されている。プロセッサ回路１４３／３０３は、例えば、ローカルインターフェース４０９に共に接続されるプロセッサ４０３及びメモリ４０６を備える。このため、ローカルインターフェース４０９は、例えば、正しく理解されるように、付随のアドレス／制御データバスと共にデータバスを備える。
【００７１】
プロセッサ４０３によるメモリ４０６上の格納及び実行は、オペレーティングシステム４１３及び制御ロジック１７３／３１３である。また、一つ以上の電圧−時間特性１６６のデータ表示は、メモリ４０６に格納され、或いはさもなければプロセッサ回路１４３／３０３にアクセス可能とされるかもしれない。
【００７２】
メモリ４０６は、この明細書にあっては、揮発性及び不揮発性の両方のメモリとして、さらにデータストレージ部品として定義されている。揮発性部品は、電力の低下によりデータ価値を維持できない部品である。不揮発性部品は、電力の低下によってもデータ価値を維持することができる部品である。このように、メモリ４０６は、例えば、ランダムアクセスメモリ（ＲＡＭ）、リードオンリイメモリ（ＲＯＭ），ハードディスクドライブ、フロッピー（登録商標）ディスクドライブを介してアクセスされるフロッピーディスク、コンパクトディスクドライブを介してアクセスされるコンパクトディスク、適切なテープドライブを介してアクセスされる磁気テープ、及び／又は他のメモリ部品、又はこれらのメモリ部品の二つ以上の組み合わせを備える。加えて、ＲＡＭは、例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ），ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、又は磁気ランダムアクセスメモリ（ＭＲＡＭ）及び類似のデバイスを備える。ＲＯＭは、例えば、プログラマブルリードオンリイメモリ（ＰＲＯＭ）、消去可能プログラマブルリードオンリイメモリ（ＥＰＲＯＭ）、電気的に消去可能なプログラマブルリードオンリイメモリ（ＥＥＰＲＯＭ）、又は類似のメモリデバイスを備える。
【００７３】
さらに、プロセッサ４０３は、複数のプロセッサを代表するかもしれないし、さらにメモリ４０６は並列に動作する複数のメモリを代表するかもしれない。そのようなケースにあって、ローカルインターフェース４０９は、複数プロセッサの間の任意の二つの間、又は任意のプロセッサとメモリの任意の一つの間、又は複数のメモリの内の任意の二つの間等の通信を容易にする。プロセッサ４０３は、当業者によって正しく理解されるように電気的又は、いくつかの他の構成でもよい。
【００７４】
オペレーティングシステム４１３は、プロセッサ回路１４３／３０３のメモリ、プロセッシング時間及び周辺装置のようなハードウェアの割り当て及び使用を制御するために実行される。この方法によれば、オペレーティングシステム４１３は、アプリケーションが依存するところの基礎として当業者に知られているように働く。
【００７５】
制御ロジック１７３及び／又は３１３は、それぞれソフトウェア又は前述されたような一般的な汎用ハードウェアによって実行されるコードであるけれども、代替として、同一のものが特定目的用のハードウェア又はソフトウェア／汎用ハードウェア及び専用ハードウェアの組み合わせに埋め込まれるかもしれない。もし専用ハードウェアに埋め込まれるならば、制御ロジック１７３又は３１３は回路又は多数の技術の任意の一つ又は組み合わせを利用するステートマシンとして実行される。この技術は、限定されるものではないが、一つ以上のデータ信号のアプリケーション、適切なロジックゲート、プログラマブルゲートアレイ（ＰＧＡ)，フィールドプログラマブルゲートアレイ（ＦＰＧＡ)、又は他の部品等を有する固有の統合回路のアプリケーションに応じて様々なロジック機能を実行するためのロジックゲートを有する離散ロジック回路を備える。そのような技術は、一般的に当業者によって周知であり、このために、本明細書にあっては詳細には記述しない。
【００７６】
図３乃至７及び９乃至１２の状態遷移図及び／又はフローチャートは、制御ロジック１７３及び制御ロジック３１３の実行の機能性及び動作を示す。もしソフトウェアとして具体化されるなら、それぞれのブロックはモジュール、セグメント又は具体的なロジック機能を実行するためのプログラム命令を備えるコード部分を表すかもしれない。プログラム命令は、プログラム言語によって記述された人間が読み取りできるステートメントを備えるソースコードの形、或いはコンピュータシステム又は他のシステム内のプロセッサのような適切な実行システムによって認識可能な数字命令を備えるマシンコードの形で具体化されている。マシンコードはソースコードなどから変換される。ハードウェアとして具体化されるなら、各ブロックは、具体的な論理機能を実行するために回路又は複数の相互に連結された回路を表す。
【００７７】
図３乃至７及び９乃至１２の状態遷移図及び／又はフローチャートは実行の具体的な順序を示すけれども、実効順序は、表わされるものによって異なることが理解される。例えば、二つ以上のブロックの実行順序は、示された順番に対してスクランブルされるかもしれない。図３乃至７及び９乃至１２の中の連続するものとして示される二つ以上のブロックは、同時に又は部分的に同時となるように実行されるかもしれない。加えて、任意のカウンタ、状態変数、警告セマフォ、又はメッセージが、実用、アカウンティング、パフォーマンス測定、又はトラブルシューティングの補助などの強化の目的のために、本明細書にあって説明される論理フローに追加可能である。本発明の範囲内で全ての変形が理解される。
【００７８】
また、制御ロジック１７３及び／又は制御ロジック３１３がソフトウェア又はコードを備えるところでは、それぞれは例えば、コンピュータシステム又は他のシステム内のプロセッサのような命令実行システムによって又は中で接続される使用のため、任意のコンピュータ読み取り可能な媒体にて具現化される。この場合、ロジックは例えば、コンピュータ読み取り可能媒体から命令実行システムによって逐次取り出される命令及び宣言を含むステートメントを備える。本発明の状況では、コンピュータ読み取り可能媒体は、制御ロジック１７３及び／又は制御ロジック３１３を含み、命令実行システムによって又は接続される使用のため、蓄積、又は保守する任意のメディアであることができる。コンピュータ読み取り可能媒体は、例えば、電気的、磁気的、光学的、電磁的、赤外線での、又は半導体媒体のような多くの物理的媒体を含むことができる。さらに詳しい適切なコンピュータ読み取り可能な媒体の例は、限定されるものではないが、磁気テープ、磁気フロッピーディスク、磁気ハードドライブ、又はコンパクトディスクを含む。また、コンピュータ読み取り可能媒体は、例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）及びダイナミックランダムアクセスメモリ（ＤＲＡM），又は磁気ランダムアクセスメモリ（ＭＲＡＭ）を含むランダムアクセスメモリ（ＲＡＭ）である。加えて、コンピュータ読み取り可能媒体は、リードオンリイメモリ（ＲＯＭ）、プログラマブルリードオンリイメモリ（ＰＲＯＭ）、消去可能プログラマブルリードオンリイメモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブルリードオンリイメモリ（ＥＥＰＲＯＭ）、又は他のタイプのメモリデバイスである。
【００７９】
図１４乃至２０の以下の説明は、電気的負荷１０３への流入電流を最小化するために、電気的負荷１０３への電力電圧Ｖの直接の接続を確立するところの電力サイクルの適切なポイントの判定に関する。特に、図１４乃至２０の説明は、電気的負荷１０３への流入電流の最小化の間、電気的負荷１０３への電力電圧のアプリケーションを確立するために、サイリスタ又はリレーの制御を記述するものである。一般的に、サイリスタ又はリレーが直接の接続を確立するために操作されるタイミングは、図１乃至８を参照して上述されたようにスイッチング要素Ｒ１の制御に適用される。
【００８０】
図１４を参照すると、本発明の様々な具現化例を説明するための時間に関する電力電圧５００をプロットしたチャートが示されている。電力電圧５００は、例えば、誘導負荷、整流負荷、容量負荷、又は正しく理解される電気的負荷の他のタイプを備える負荷に供給される。この電力電圧が整流負荷に供給される場合、正しく理解されるように、整流器に関連するコンデンサの両端に電圧が生成される。この点について、容量は、整流ダイオードの機能に関連してＤＣ電力源の生成を容易にする。
【００８１】
図１４を参照すると、コンデンサ電圧５０３が整流器に関係するコンデンサの両端に存在するＤＣ電圧として表わされている。時々、電力電圧５００が供給される負荷の安定した状態動作の間、瞬時電圧降下５０６が電力電圧５００にて発生するかもしれない。瞬時電圧降下５０６の間、コンデンサが電流を整流器に接続された電気的負荷に供給するときに、コンデンサ自身から電流を流しだすのでコンデンサ電圧５０３は安定して減少する。瞬時電圧降下５０６の終了で、電力電圧５００が突然に定格電圧５０９に戻る場合がある。定格電圧５０９は、電力電圧５００の定格動作電圧である。
【００８２】
電力電圧５００が定格電圧５０９に戻る電力電圧サイクルに依存すれば、電力電圧５００とコンデンサ電圧５０３との間には大きな電圧差ＶＤがある。この電圧差ＶＤは、負荷が安定状態動作を再開するので、最終的に、大きな流入電流を招くことになる。負荷が整流器であれば、流入電流は整流器コンデンサが充電されることを必要とし、負荷を構成する他の部品が瞬時電圧降下５０６の終了時により電流を吸いこむ。
【００８３】
流入電流の大きさは、例えば、負荷タイプ、負荷状態、電力電圧５００についての負荷の近似、電力供給ファクタ、瞬時電圧降下５０６期間、ラインインピーダンス、電力電圧５００のステッピングアップ又はダウンに関連する任意の変化の位置、さらに他のファクタなどのような様々な負荷のファクタに影響される。加えて、瞬時電圧降下５０６の発生後の任意の電流の大きさは、電力電圧５００が定格電圧５０９に戻る瞬間での電圧差ＶＤの大きさに依存するであろう。定格電圧５０９は、この明細書にあっては、その電圧クラス又はタイプを好都合に示す目的のために回路またはシステムに割れ当てられる定格値として定義される。このため、定格電圧は、電力網、すなわち１２０／２４０デルタ型、４８０／２７７Ｙ型又は他の仕様の電力網上での電力伝送のような様々な目的のために特定される標準化された電圧を備える。そのかわりに、定格電圧は、例えば、ピークトウピークという点で特定されるＡＣ電圧、ＲＭＳ電圧、及び／又は周波数である。また、定格電圧は、電圧の大きさという点において特定されるＤＣ電圧であってもよい。
【００８４】
瞬時電圧降下５０６の終了時における流入電流を制限するために、本発明の様々な具現化例によれば、インピーダンスが負荷に、負荷の安定した状態動作の間、電力電圧５００における瞬時電圧降下５０６の検出に応じて追加される。これに関して、電力電圧５００は、負荷の安定した状態動作の間、瞬時電圧降下を検出するために監視される。いったん、瞬時電圧降下５０６の発生が検出されると、インピーダンスは負荷に加えられる。そののち、インピーダンスは、電力電圧５００が、定格電圧５０９に戻った後、電力電圧サイクルの所定のポイント５１３に達すると除去される。
【００８５】
電力電圧５００が定格電圧５０９に復旧した後、負荷からインピーダンスが除去されるタイミングは、本発明の様々な具現化例によれば負荷に流れる流入電流サージの発生を最小化するために特定される。この点にあって、負荷からのインピーダンスの除去は、電力電圧５００の電力電圧サイクル上の所定のポイントで時間測定される。
【００８６】
一具現化例によれば、負荷が整流負荷であるところの整流器に関係するコンデンサの両端のコンデンサ電圧５０３の大きさより電力電圧５００が小さいときに、インピーダンスは負荷から除去される。そのような状況にあって、電力電圧５００の大きさの絶対値が負荷の整流器に関するコンデンサの両端電圧５０３の大きさより小さいと、ライン電圧５００が与えられ、インピーダンスが負荷から除去されるといえる。
【００８７】
そのような時間にて、整流器の個々のダイオードは、電力電圧５００の大きさの絶対値が負荷の整流器に関連するコンデンサの両端の電圧５０３の大きさより小さいときに、バイアスされて反転にされる。したがって、電力電圧５００の大きさの絶対値が負荷の整流器に関連するコンデンサの両端の電圧５０３の大きさより小さいときには流入電流は存在しない。最終的に、この場合、整流器に関連するコンデンサは、図１４に表わされた電圧差ＶＤによって示されるように、電圧の瞬間の変化に遭遇するというよりも、整流された電力電圧５０の平均ピークがコンデンサに供給されるときに充電される。
【００８８】
他の付加的な代替にあっては、インピーダンスは、瞬時電圧降下５０６の終了の後、電力電圧が定格電圧５０９に戻った後に起こる、電力電圧５００の約ゼロクロッシングにて負荷から除去される。この点について、「約」ゼロクロッシングとは、例えば、電力電圧５００の大きさが負荷に関係するコンデンサの両端の電圧５０３よりも大きくならないような、受け入れ可能な許容誤差内にある。
【００８９】
他の具現化例にあって、インピーダンスは、電力電圧５００が定格電圧５０９に戻った後に発生する多くのゼロクロッシングの約第１番目にて負荷から除去される。これは、電力が大きな流入電流を引き起こすという可能性を最小化する方法にあって、電力ができるだけ早く負荷に戻るときに有利な点である。
【００９０】
さらに他の具現化例にあって、インピーダンスは、実質的に電力電圧の大きさの絶対値と負荷の整流器に関連するコンデンサの両端の電圧５０３の大きさとの間の電圧差ＶDを最小化する電流電圧サイクルの一ポイントで負荷から除去されるかもしれない。この点にについて、最小流入電流という結果となるように電力電圧５００の大きさがコンデンサの両端電圧５０３に近づくように電力電圧５００が定格電圧５０９に、電力電圧の位置にて戻ると、そののち、電圧差ＶＤが負荷の受容可能な流入電流量を受け入れるのに十分に小さい限りにあっては、電力電圧５００が急激に上昇し、さらにコンデンサの両端電圧５０３よりも大きくなるとインピーダンスはもしかすると除去されるかもしれない。
【００９１】
そのようなケースにあって、最大電圧差ＶＤは、実際の電圧差ＶＤが最大電圧差ＶＤよりも大きいと、インピーダンスが除去されない負荷に供給される最大許容流入電流をもたらすとして特定されるかもしれない。図１４のグラフに表わされるように、瞬時電圧降下５０６の間、インピーダンスは負荷に追加され、さらに電力電圧５００が本発明に係る一具現化例に係る、定格電圧５０９に戻った後に第１のゼロクロッシングを引き起こす電力電圧サイクルのポイント５１３にて除去されるところの具現化例が示されている。
【００９２】
次に、図１５を参照すると、本発明の一具現化例に係る電流制限回路の概略が示されている。電力電圧（図１４）は、図に示される入力ノード６０３の両端に供給される。電力電圧５００は、正しく理解されるように、一般的なコンセント又は他の電力源から供給されるかもしれない。電流制限回路６００は、入力ノード６０３の両端に接続される過度電圧サージ抑圧器６０６を備える。さらに、電流制限回路６００は、ゼロクロッシング検出器６０９、瞬時電圧降下検出器６１３、及びゲートドライバ６１６を備える。電力電圧５００は、ゼロククロッシング検出器６００及び瞬時電圧降下検出器６１３の両方への入力として受信される。ゼロクロッシング検出器６０９の出力は、ゲートドライバ６１６に供給されるところのゼロクロッシング信号６１９を含む。
【００９３】
瞬時電圧降下検出器６１３の出力は、ゲートドライバ６１６にも供給される。ゲートドライバ６１６はサイリスタ６２６及びリレー６２９を制御する。この点について、ゲートドライバ６１６はサイリスタ６２６及びリレー６２９をターンオン又はオフするかを制御する。リレー６２９は入力ノード６０３を負荷６３３に接続する。サイリスタ６２６は、入力ノード６０６を抵抗ＲＴを介して負荷６３３に接続する。図１５に表わされた具現化例にあって、入力ノード６０３は、リレー６２９及びサイリスタ６２６／抵抗ＲＴに平行な抵抗ＲＳを介して図示されるように負荷６３３に接続される。
【００９４】
図１５に合されるような負荷６３３は、整流器６３６を有する整流負荷を備える。整流器６３６は、ダイオード６３９及び整流器コンデンサ６４３を備える。加えて、負荷６３３は、正しく理解されるようにＤＣ電力を受けるところの他の部品６４６を備える。代替的に、負荷６３３は、誘導負荷又は他のタイプの負荷であってもよい。ゼロクロッシング検出器６０９、瞬時電圧降下検出器６１３、及び／又はゲートドライバ６１６は、正しく理解されるように、一つ以上のマイクロプロセッサ、デジタルロジック回路、又はアナログ回路に実装されるかもしれない。
【００９５】
次に、電流制限回路６００の動作の全般的な説明を本発明の一具現化例によって提供する。初めに、電力電圧５００が負荷に供給される定格電圧５０９を備え、さらに突然に瞬時電圧降下５０６（図１４）に見舞われたとみなす。瞬時電圧降下５０６が予め定義された、コンデンサ６４３の両端のコンデンサ電圧５０３（図１４）が適切に排出される時間の閾値を越えたとみなすと、電力電圧５００が定格電圧５０９を再開するときに大きな流入電流を作り出すリスクが生じる。
【００９６】
負荷の安定した状態動作の間、リレー６２９は閉鎖位置であり、電力電圧５００は直接的にリレー６２９を介して負荷６３３に供給される。リレー６２９の直接の電気的接続が与えられると、リレーは負荷６３３への電流の流れのための最小の抵抗の経路を示す。このため、電流は抵抗ＲＳをバイパスする。安定した負荷の動作状態の間、サイリスタ６２６もまたオフ状態となり、それにより、抵抗ＲＴを通しての流れから電流を防ぐ。いったん、瞬時電圧降下検出器６１３が瞬時電圧５０６を検出すると、その後、瞬時電圧降下検出出力６２３はリレー６２９を開放するためにゲートドライバ６１６に向かう。その結果、入力ノード６２３での電圧は、抵抗ＲＳを介して負荷６３３に供給される。
【００９７】
抵抗ＲＳは、閉鎖されたリレー６２９によって示される近似ゼロ抵抗よりも明らかに高い。リレー６２９を開放するために、抵抗ＲＳは負荷６３３に追加される。抵抗ＲＳは、負荷６３３に流れる電流を制限するために特定される。この抵抗は、このように、電圧が定格に戻ったとき及び瞬時電圧降下５０６が終了すると、発生するかもしれない任意の電流サージを制限し、それによって整流器６３６内のダイオード６３９或いは他の部品のような負荷６３３の電気的部品へのダメージの可能性を最小化又は除去する。
【００９８】
抵抗ＲＳは、瞬時電圧降下５０６の間、サイリスタ６２６が閉鎖（ターンオン）されるか、或いはリレー６２９が閉鎖されるかのいずれかまで、負荷６３３によって見られる電圧を低下させるかもしれないことに留意するべきである。この点について、抵抗ＲＳは、瞬時電圧降下の間、負荷６３３によって体験される低下電圧を悪化させる。しかし、抵抗ＲＳによる削減電圧は、抵抗ＲＳなしの負荷６３３によって一般的に経験されることができるものより、十分に価値があるということではない。これは、特に、短時間の間、瞬時電圧降下５０６が継続すると、特に際立ってあてはまる。瞬時電圧降下５０６が負荷の動作が途絶されるように比較的長時間の間継続すると、チャンスは抵抗ＲＳにより電圧の任意の減少であり、いかなる影響ももたらさない。
【００９９】
最大の保護のため、抵抗ＲＳを介しての電流の流れは、低いべきであるが、前述したように、これは負荷動作にて瞬間的干渉の可能性を増すかもしれない。したがって、抵抗ＲＳの値は、複数−負荷環境における保護と負荷６３３の動作を伴う面倒な妨害の可能性の間のトレードオフに基づいて決定される。実験は、抵抗ＲＳが一般的にファイブ（５）サイクルほどより少なく継続する短期間の瞬間電圧降下の負荷動作の影響に全般的に妨害されないことを示す。
【０１００】
いったん、リレー６２９が瞬時電圧降下５０６の検出により開放すると、その後、電流制限回路６００は瞬時電圧降下検出器６１３が瞬時電圧降下５０６が終了するのを検出するまでそのような状態にとどまる。瞬時電圧降下が終了したとみなすと、その後、瞬時電圧降下検出出力６２３は適切に変更される。応答して、ゲートドライブ６１６はリレー６２９をすぐには閉鎖しない。むしろ、リレー６２９は、開放状態を維持するかもしれない。ゲートドライブ６１６は、ゼロクロッシングが電力電圧サイクルに達したことを示すゼロクロッシング検出器６０９から信号が検出されるまで待つ。ゲートドライブ６１６に適用されるゼロクロッシング出力６１９は、全てのゼロクロッシングの発生を示す。
【０１０１】
瞬時電圧降下５０６が終了したという指示を受信した後、ゼロクロッシングの指示を受信することに基づいて、ゲートドライブ６１６はサイリスタ６２６及び抵抗ＲＴを介して負荷６２３に電流を流させるようにサイリスタ６２６をターンオンする。抵抗ＲＴはサイリスタ６２６を保護するように特定される。特に、抵抗ＲＴはサイリスタ６２６を介して負荷６３３に流れる電流の最悪の場合をサイリスタ６２６の最大電流定格内に制限する。この場合、抵抗ＲＴは、抵抗ＲＳより小さく、さらに定格電力電圧５００が負荷６３３に効果的に供給されるようにする。サイリスタ６２６は、サイリスタ６２６がリレー６２９より動作においてずっと速いので、瞬時電圧降下５０６の終了の後、負荷６３３に再供給されるように電力電圧５００を起動するために有利に用いられる。この点にあって、サイリスタ６２６は、例えば、約５乃至１０ミリ秒を要するかもしれないリレー６２９に対して、約１０μ秒以内にターンオンされる。サイリスタ６２６が動作するところのスピードのため、サイリスタ６２６は電流制限回路６００に、電力電圧５００が負荷６３３に再供給される電力電圧サイクル上で正確に制御させる。
【０１０２】
その代替として、もしゲートドライブ６１６からの出力信号の状態における変化に応答するリレー６２９の反応時間が十分に速いか又は十分な正確さであると予測されると、その後、リレー６２９がサイリスタ６２９なしに用いられる場合であるかもしれない。特に、リレー６２９が確実に閉鎖するか又はゼロクロッシングそれ自体に近く閉鎖する予測を伴って、ゼロクロッシングが発生する前に予め設定された期間にて閉鎖する（又は通常閉鎖リレーの場合にあってターンオフされる）ように、リレー６２９は駆動される。この具現化例は、サイリスタ６２６及び抵抗ＲＴの必要性を取り除く。
【０１０３】
いったん、サイリスタ６２６が整流器６３６に関係するコンデンサ６４３が大きな流入電流を避けるのに十分に充電されること、或いは負荷６３３が所望されない流入電流を引きおこさないという範囲に動作するのを確実にするための必要な時間の間オンとされると、ゲートドライブ６１６は、入力ノード６０３と負荷６３３との間の導電性経路を回復するためにリレー６２９を閉鎖する。この後、ゲートドライブ６１６はサイリスタ６２６をターンオフする。
【０１０４】
まとめると、サイリスタ６２６は、負荷６３３に電力電圧５００を供給する機能を、瞬時電圧降下５０６の後に提供する。抵抗ＲＳは、瞬時電圧降下の間に、負荷６３３に加えられるインピーダンスとされるので、サイリスタ６２６は、抵抗ＲＴが抵抗ＲＳよりかなり小さいところの、負荷６３３に電力電圧５００を再供給するためインピーダンスＲＳを除去するように作用する。これにより、リレー６２９は、閉じられるので、直接の導電性経路は負荷６３３に、抵抗ＲＳ又はＲＴのいずれかへの任意の損失なしに設けられる。
【０１０５】
電流制限回路６００は、負荷６３３に流れる流入電流が瞬時電圧降下の後に最小化されるところの具現化例の動作を説明する。負荷６３３に追加された抵抗ＲＳによって示されるインピーダンスが、電力電圧５００が定格電圧５０９に戻ったときに、電力電圧５００のゼロクロッシング付近にて、負荷６３３から除去される。
【０１０６】
サーミスタ６２６がターンオンされる、ゼロクロッシング検出器６０９によって検出される正確なゼロクロッシングは、電力電圧５００が定格電圧５０９に戻った後に起きる、第１のゼロクロッシングである。そのかわりに、サイリスタ６２６がターンオンされるゼロクロッシングは、負荷が逆に影響されないので、負荷６３３にて電力電圧５００を再起動するためにできるだけ早くサイリスタ６２６をターンオンすることが好都合であることを理解するのであれば、電力電圧５００が定格電圧５０９に戻った後に、任意のゼロクロッシングとされてもよい。
【０１０７】
加えて、どのくらいの長さでサイリスタ６２６が与えられるゼロクロッシング又はサイリスタ６２６が瞬時電圧降下５０６が終了した後にターンオンされるところの他のポイントに、とどまらなければならないかを考慮に入れながら、サイリスタ６２６がその動作が逆に影響しない高すぎる電流を経験しないように抵抗ＲＴは特定される。
【０１０８】
次に、図１５によれば、本発明の他の具現化例に係る電流制限回路７００が示されている。電流制限回路７００は、抵抗ＲＳが使用されるということを除いて、電流制限機能６００についての機能という点で同様である。この点について、負荷６３３に追加されるインピーダンスは、無限の抵抗又は開放回路に等価である。他の方法にあって、電流制限回路７００の動作は、上述の図１５に記述されている動作と同様である。
【０１０９】
加えて、電流制限回路７００は、負荷６３３によって危険とされる、不足電圧または過電圧が持続される場合に所望されるかもしれないような電力電圧５００から制限回路７００が負荷６３３を絶縁することができるという追加能力を提供する。電流制限回路６００（図１５）は、電力電圧５００から負荷６３３を絶縁するために開放される抵抗ＲＳに直列な第２のリレーを備えることによって負荷６３３のために危険を示す不足電圧又は過電圧の場合にあって負荷６３３を絶縁するように形成されるかもしれない。不足電圧又は過電圧が検出される場合にあって、リレーはリレー６２９が開放されるときに同時に開放されるかもしれない。
【０１１０】
図１７を見ると、本発明のさらに他の具現化例に係る電流制限回路８００が示されている。この電流制限回路８００は、電流制限回路７００におけるゼロクロッシング検出器６０９が、ゲートドライバ６１６に供給されるインピーダンス除去信号８０６を生成するタイミング回路８０３を着脱できるインピーダンスによって置き換えられる。電流制限回路８００は、インピーダンス除去タイミング回路８０３が入力として整流器６３６のコンデンサの両端の電圧を受けることを除いて電流制限回路７００とほとんど同様の方法によって動作する。この電圧は、他の入力として受信される電力電圧と比較される。
【０１１１】
この点で、インピーダンス除去タイミング回路８０３は、コンディションではなく、負荷６３３に所望されない流入電流サージを引き起こすことなくライン電圧が供給されるゼロクロッシングを発生するときに、電流を負荷６３３に供給するためにサイリスタ６２６に電圧を与えて作動させるように信号をゲートドライバ６１６に送信する。特に、コンディションは、例えば、電力電圧５００の大きさの絶対値が負荷の整流器に関係するコンデンサ６４３の両端の整流電圧の大きさより小さときに、備えるかもしれない。この点について、電圧差ＶＤ（図１４）は、大きな流入電流サージが起こりそうもないように、存在しない。
【０１１２】
そのかわり、インピーダンス除去タイミング回路８０３は、電力電圧５００の大きさの絶対値と負荷に関係するコンデンサ６４３の両端の整流された電圧の大きさとの間の差を実質的に最小化する電力電圧５００の電力電圧サイクルの任意のポイントにて負荷６３３からインピーダンスを除去するためゲートドライバ６１６にサイリスタ６２６に電圧を加えて作動させるインピーダンス除去出力信号８０６を生成する。
【０１１３】
図１８によれば、電圧サイクルという点でみて瞬時電圧降下５０６（図１４）の期間の機能として、負荷に流れ込む流入電流サージのピーク値の大きさの一例をプロットするチャートを示す。図１８に示されるように、測定された流入電流サージ８０９のピーク値は一般的な液晶モニタ負荷の間の瞬時電圧サージ期間の様々な値によって表わされる。流入電流サージ８０９は、起こりうる最悪の場合のストレスを表す、上部エンベロープ８１３を有し、通常動作がラインゼロ電圧クロッシングが同時に起こって回復されるときに、実現される著しく低い流入電流値を示す下部エンベロープも有する。上部エンベロープは流入電流サージ８０９の上部ピークをつなぎ、下部エンベロープ８１６は流入電流サージ８０９の下部ピークをつなぐ。
【０１１４】
図にみられるように、測定された流入電流サージ８０９のピーク値は、例えば、瞬時電圧降下（５０６）の間コンデンサ８０３（図１５乃至１７）に課せられる電圧の、減衰に対して時間内で潜在的に上昇する。流入電流サージのピークの大きさの上昇が増加するとはいえ、瞬時電圧降下期間を介して明らかな落ち込み及び低電流がある。そのように、正しく理解されるように電力電圧５００のゼロクロッシングと全般的に同時に起こる様々なピークの谷の底にて、流入電流サージ８０９が落ち込むのを確実にすることが望まれている。
【０１１５】
図１９に移ると、本発明の一具体例に係るゲートドライブ６１６の一実装例を提供する本発明の具現化例に係るプロセッサ回路が示されている。図に表わされているように、プロセッサ回路８２０はプロセッサ８２３及びメモリ８２６を有して示されており、プロセッサ８２３及びメモリ８２６はともにローカルインターフェース８２９に接続されている。ローカルインターフェース８２９は、例えば、当業者により正しく理解されるように、コントロール／アドレスバスを含んだデータバスを備える。この点について、プロセス回路８２０は、多数の異なる商業的に有効なプロセッサ回路のうちの任意の一つを備える。そのかわりに、プロセッサ回路８２０は、専用集積回路（ＡＳＩＣ）の一部として実装されるかもしれないし、あるいは正しく理解されるように他のいくつかの方法にて実装されるかもしれない。ロジック制御機能は、マイクロプロセッサをともなわずに実行されることも可能である。
【０１１６】
メモリ８３１に格納され、プロセッサ８２３によって実行されるのは、ゲートドライブロジック８３１である。ゲートドライブロジック８３１は、リレー６２９の開閉を制御することにあって、ゲートドライブ６１６の機能を制御するため、さらにはサイリスタ６２６（図１５乃至１７）をターンオン又はオフするために実行される。加えて、オペレーティングシステムは、正しく理解されるように、メモリ８２６に格納され、プロセッサ８２３によって実行される。さらに、ゲートドライブロジック８３１に加える他のロジックが、メモリ８２６に蓄えられ、プロセッサ８２３によって実行されるかもしれない。例えば、ゼロクロッシング検出器６０９（図１５及び１６）、瞬時電圧降下６０３（図１５，１６又は１７）、又はインピーダンス除去タイミング回路８０３（図１７）を実行するロジックは、正しく理解されるようにプロセッサ回路８２０上に実装される。それにかわり、個別のプロセッサ回路は、ゲートドライブ６１６、ゼロクロッシング検出器６０９、瞬時電圧検出器６０３、又はインピーダンス除去タイミング回路８０３のそれぞれを実行するために用いられるかもしれない。
【０１１７】
ゲートドライブロジック８３１、ゼロクロッシング検出器６０９、瞬時電圧降下検出器６０３及び／又はインピーダンス除去タイミング回路８０３（図１７）は、メモリ８２６にストアされ、プロセッサ８２３によって実行されると説明される。本明細書において用いられる技術用語「実行可能な」は、最終的にプロセッサ８２３によって実行されるプログラムファイルという形のなかで意味される。例えば、実行可能なプログラムの具体例は、メモリ８２６のランダムアクセス部分の中に格納されるフォーマットにおけるマシンコードに翻訳されたコンパイルされたプログラム、プロセッサ８２３又はメモリ８２６のランダムアクセス部分に実行可能に格納されるオブジェクトコードのような適切なフォーマットにて表現されるソースコード、及びプロセッサ８２３によって実行されるプログラムである。実行可能なプログラムは、例えば、ランダムアクセスメモリ、リードオンリィメモリ、ハードドライブ、ハードドライブ、コンパクトディスク（ＣＤ）、フロッピーディスク、又は他のメモリ部品を備えるメモリ８２６の任意の部分又は部品に格納されている。
【０１１８】
メモリ８２６は、この明細書にあっては、揮発性及び非揮発性メモリの両方であり、さらにデータストレージ部品である。揮発性部品は、電力がなくなるとデータ価値を残すことができないものである。非揮発性部品は、電力がなくなってもデータを残すものである。このように、メモリ８２６は、例えば、ランダムアクセスメモリ（ＲＡＭ）、リードオンリイメモリ（ＲＯＭ）、ハードディスクドライブ、フロッピーディスクドライブを介してアクセスされるフロッピーディスク、コンパクトディスクドライブを介してアクセスされるコンパクトディスク、適切なテープドライブを介してアクセスされる磁気テープ、及び／又は他のメモリ部品、又はこれらのメモリ部品の内の任意の二つ以上の組み合わせを備える。加えて、ＲＡＭは、例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、又は磁気ランダムアクセスメモリ（ＭＲＡＭ）及び他の同様のデバイスを備える。ＲＯＭは、例えば、プログラマブルリードオンリィメモリ（ＰＲＯＭ），消去可能プログラマブルリードオンリィメモリ（ＥＰＲＯＭ），電気的消去可能プログラマブルリードオンリィメモリ（ＥＥＰＲＯＭ）、又は他の同様のメモリデバイスを備える。
【０１１９】
加えて、プロセッサ８２３は、複数のプロセッサを代表してもよいし、メモリ８２６は並列に動作する複数のメモリを代表してもよい。そのような場合、ローカルインターフェース８２９は、複数のプロセッサの任意の二つの間、任意のプロセッサと複数のメモリのうちの任意の一つとの間、又は複数のメモリ等の任意の二つの間の通信を容易にする適切なネットワークである。プロセッサ８２３は、電気的、光学的、又は分子構造、又は当業者によって適切に理解される他の構造であってもよい。
【０１２０】
次に、図２０によれば、本発明の一具現化例に係るゲートドライブロジック８３１の動作の一具体例を説明するフローチャートを示す。あるいは、図２０のフローチャートは、瞬時電圧降下５０６（図１４）の後、負荷６３３（図１５乃至１７）への流入電流サージを防ぐために、プロセッサ回路８２０によって実行される方法の一具体例の各ステップとして示される。図２０の具体的なフローチャートによって表わされるゲートドライブ８３１の機能は、例えば、オブジェクトオリエンティドデザイン又は他のプログラミングアーキテクチャとして実装される。前記機能がオブジェクトオリエンティドデザインとして実装されるとみなすと、各ブロックは一つ以上のオブジェクトにあって規格化される一つ以上の方法にて実行される機能を示すかもしれない。ゲートドライブロジック８３１は、正しく理解されるように多数のプログラミング言語のうちの任意の一つを用いて実行されるかもしれない。
【０１２１】
ボックス８３３にて始まると、ゲートドライブロジック８３１は瞬時電圧降下５０６が検出されたか否かを判定する。これは、前述されたように、瞬時電圧降下検出器６１３（図１５乃至１７）の出力を分析することによって判定される。瞬時電圧降下５０６が検出されたとみなすと、その後、ボックス８３６にてリレー６２９（図１５乃至１７）が開放され、それによってリレー６２９を介しての負荷６３３（図１５乃至１７）への電流の流れを中断する。それによって、負荷への任意の低減された（瞬時電圧降下による）電流の流れは、負荷６３３に抵抗ＲＳを介して流れるか、或いは例えば電流制限回路７００（図１５）により、全く流れない。次に、ボックス８３９にあって、ゲートドライブロジックは電力電圧５００（図１４）が定格の値に戻ったか否かを判定する。これは、瞬時電圧降下５０６が終了したことを示す瞬時電圧降下検出器６１３から受信した信号６２３（図１５乃至１７）に基づいて判定される。
【０１２２】
そのような場合を想定すると、その後、ゲートドライブロジック８３１は、電流電圧５００（図１４）を負荷６３３に供給するか否かを判定するところのボックス８４３に進む。この点において、ゲートドライブロジック８３１は、負荷６３３への潜在的な流入電流を最小化するために電力電圧５００が負荷に戻る適切な時間の間、待つ。この決定は、前述のようにゼロクロッシング検出器６０９又はインピーダンス除去タイミング回路８０３（図１７）のいずれかからの出力を検査することによってなされる。ゼロクロッシング検出器６０９又はインピーダンス除去タイミング回路８０３は、サイリスタ６２６が上述したように負荷６３３に電流を供給するためにいつターンオンされるべきかを示すところの信号６１９又は８０６を提供する。
【０１２３】
それにかわり、リレー６２９がボックス８４６にあって、リレー６２９の実際の閉鎖が、電力電圧サイクル上のゼロクロッシングあるいは、例えば、ゼロクロッシング又は電力電圧サイクルが、リレー６２９自身の周知の反応時間が与えられて、予測されるところの他の位置にて一致するために時間が合されるところのサイリスタ６２６に代わってターンオンされる。それにより、リレー６２９がボックス８４６にてターンオンされるとゲートドライブロジック８３１は終了する。しかし、リレーはその反応時間に不一致とされることに留意すべきであり、それにより、リレーが実際に閉鎖及び電力電圧５００を負荷６３３に結合するときに変動が起きてしまう。このため、任意の流入電流の削減は、ある程度不都合に影響される。
【０１２４】
しかし、サイリスタ６２６がボックス８４６にてターンオンされるとみなすと、その時は、ゲートドライブロジック８３１はボックス８４９に進み、サージ電流が避けられたか否かを判定する。これは、任意の潜在的な電流サージが消散されるかもしれないことが知られているうちに、ある時間を経過させることによって判定される。
【０１２５】
その後、ボックス８５３にて、リレー６２９が閉鎖され、それによってリレー６２９を介して負荷６３３に電力が供給される。いったん、リレーが閉鎖されると、その時には、負荷６３３がここにあってリレー６２９を介して供給されるので、ボックス８５６にてサイリスタ６２６がターンオフされる。この後、ゲートドライブロジック８３１は、図に示されるように終了する。
【０１２６】
ゲートドライブロジック８３１、ゼロクロッシング検出器６０９、瞬時電圧降下検出器６０３、及び／又はインピーダンス除去タイミング回路８０３（図１７）は、前述したような多目的ハードウェアによって実行されるソフトウェア又はコードの形で具体化されるが、代替としては、同じものは専用ハードウェア又はソフトウェア／多目的ハードウェア及び専用ハードウェアの組み合わせとして具体化されてもよい。専用のハードウェアとして具体化されたときには、ゲートドライブロジック８３１、ゼロクロッシング検出器６０９、瞬時電圧降下検出器６０３、及び／又はインピーダンス除去タイミング回路８０３（図１７）は、回路又は多数の技術のうちの任意の一つ又は組み合わせとして用いるステートマシンとして実装される。これらの技術は、限定されるものではないが、一つ又はそれ以上のデータ信号のアプリケーションに基づいて様々なロジック機能を実行するためのロジックゲートを有する分散ロジック回路、適切なロジックゲートを有する専用集積回路、プログラマブルゲートアレイ（ＰＧＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）,
又は他の部品などを備える。そのような技術は、当業者によりよく知られているので、したがって、詳細についてはここでは記述していない。
【０１２７】
図２０のフローチャートは、ゲートドライブロジック８３１の具体的な実装のアーキテクチャ、機能、及び動作を示す。ソフトウェアとして具体化されるなら、各ブロックはモジュール、セグメント、又は専用の論理的な機能を実行するためのプログラム命令を含むコードの一部を示す。プログラム命令は、コンピュータシステム又は他のシステムのような適切な実行システムによって解読可能な数字命令を備えるプログラミング言語又はマシンコードで記述されている人間によって読み取り可能なステートメントを備えるソースコードの形で具体化される。マシンコードはソースコードなどから変換される。ハードウェアの形で具体化されるなら、各ブロックは専用の論理的な機能を実行するための一つの回路又は多数の相互に結合された回路を示す。
【０１２８】
図２０のフローチャートは、実行の具体的な順序を示すが、実行順序は表現されているものから異なるかもしれないことが理解される。例えば、二つ以上のブロックの実行順序は、示された順に対してスクランブルされるかもしれない。図２０に連続して示される二つ以上のブロックは、同時に又は部分的に同時に実行されるかもしれない。加えて、任意の数のカウンタ、状態変数、警告セモファ、又はメッセージがこの明細書において記述される論理的フローに、実用性、アカウンティング、パフォーマンス測定の目的のため、又はトラブルシューティング支援等を提供するために追加されるかもしれない。そのような全てのバリエーションは本発明の範囲内にあることが理解される。
【０１２９】
また、ゲートドライブロジック８３１、ゼロクロッシング検出器６０９、瞬時電圧降下検出器６０３、及び／又はインピーダンス除去タイミング回路８０３（図１７）は、それぞれが例えばコンピュータシステム又は他のシステムのプロセッサのような命令実行システムによって、或いは結合して、使用される任意のコンピュータ読み取り可能媒体の形で具体化されるソフトウェア又はコードを備える。この点により、ロジックは、例えばコンピュータ読み取り可能媒体から取り出されて、命令実行システムによって実行される命令及び宣言文を備える状態を含むかもしれない。本発明の明細書にあって、「コンピュータ読み取り可能媒体“は、命令実行システムによる使用又は命令実行システムとの組み合わせによる使用のためのゲートドライブロジック８３１、ゼロクロッシング検出器６０９、瞬時電圧降下検出器６０３、及び／又はインピーダンス除去タイミング回路８０３（図１７）を含み、格納し、或いは維持する任意の媒体であってもよい。コンピュータ読み取り可能媒体は、例えば、電気的、磁気的、光学的、電気磁気的、赤外線、又は半導体媒体のような多くの物理的な媒体のうちの任意の一つを備える。適切なコンピュータ読み取り可能な媒体のより具体的な例は、限定されるものではないが、磁気テープ、磁気フロッピーディスケット、磁気ハードドライブ、或いはコンパクトディスクを備える。さらに、コンピュータ読み取り可能な媒体は、例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）及びダイナミックランダムアクセスメモリ（ＤＲＡＭ）、又は磁気的ランダムアクセスメモリ（ＭＲＡＭ）を含むランダムアクセスメモリ（ＲＡＭ）であるかもしれない。加えて、コンピュータ読み取り可能媒体は、リードオンリィメモリ（ＲＯＭ）、プログラマブルリードオンリィメモリ（ＰＲＯＭ）、消去可能プログラマブルリードオンリィメモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブルリードオンリィメモリ（ＥＥＰＲＯＭ）、又は他のメモリデバイスタイプであってもよい。
【０１３０】
本発明の前述の具現化例は単に、本発明の原則の明確な理解のために記載された実行の単なる可能な具体例であることを強調する。多くの変形及び変更が本発明の思想及び原則から実質的にそれることなく、前述の具現化例によってなされる。すべてのそのような変更及び変形は、以下の請求の範囲によって本発明の範囲内でここに含まれ、及び保護されることを意図されている。
【図１】
0005531152.tif 000002
【図２】
0005531152.tif 000003
【図３】
0005531152.tif 000004
【図４】
0005531152.tif 000005
【図５Ａ】
0005531152.tif 000006
【図５Ｂ】
0005531152.tif 000007
【図６】
0005531152.tif 000008
【図７】
0005531152.tif 000009
【図８】
0005531152.tif 000010
【図９】
0005531152.tif 000011
【図１０】
0005531152.tif 000012
【図１１】
0005531152.tif 000013
【図１２】
0005531152.tif 000014
【図１３】
0005531152.tif 000015
【図１４】
0005531152.tif 000016
【図１５】
0005531152.tif 000017
【図１６】
0005531152.tif 000018
【図１７】
0005531152.tif 000019
【図１８】
0005531152.tif 000020
【図１９】
0005531152.tif 000021
【図２０】
0005531152.tif 000022