(57)【特許請求の範囲】
【請求項１】
複数の電極を有する埋め込み型神経刺激デバイスのための、前記複数の電極のうちの第１及び第２の電極の間に、少なくとも第１及び第２の段階を有する刺激パルスを提供するための回路であって、
前記複数の電極における電圧から、前記第１の電極における電圧からなる第１の電圧を選択するように構成可能な第１のマルチプレクサと、
前記複数の電極における電圧から、前記第２の電極における電圧からなる第２の電圧を選択するように構成可能な第２のマルチプレクサと、
前記第１の電圧及び前記第２の電圧を受信するためのかつ第１の入力及び第２の入力を生成するための保持回路と、
を含み、
前記保持回路は、第１及び第２のコンデンサを備え、
前記保持回路は、前記刺激パルスの前記第１の段階中に前記第１の電圧と前記第２の電圧との間の差を前記第１の入力として前記第１のコンデンサに格納し、前記刺激パルスの前記第２の段階中に前記第１の電圧と前記第２の電圧との間の差を前記第２の入力として前記第２のコンデンサに格納するように構成可能である、ことを特徴とする回路。
【請求項２】
前記第１の入力と前記第２の入力の間の差を出力するための増幅器を更に含むことを特徴とする請求項１に記載の回路。
【請求項３】
前記第１及び第２のマルチプレクサは、少なくとも１つのＤＣ電圧を選択可能に更に構成されることを特徴とする請求項１に記載の回路。
【請求項４】
バッテリと、前記複数の電極に刺激パルスを提供するように構成された刺激回路と、を更に備え、
前記少なくとも１つのＤＣ電圧は、接地、前記デバイスにおける前記バッテリの電圧、及び前記刺激回路を給電するためのコンプライアンス電圧のうちの１つ又はそれ以上であることを特徴とする請求項３に記載の回路。
【請求項５】
前記保持回路は、前記刺激パルスの前記第１の段階中に前記第１の電圧又は前記第２の電圧と１つのＤＣ電圧との差を前記第１のコンデンサに格納するように更に構成可能であり、前記第１及び第２の入力は、前記差の共通モード表現を含むことを特徴とする請求項３に記載の回路。
【請求項６】
前記第１の入力と前記第２の入力との差を出力するための増幅器を更に含むことを特徴とする請求項５に記載の回路。
【請求項７】
前記刺激パルスは、前記第１及び第２の段階中において反対の極性であることを特徴とする請求項１に記載の回路。
【請求項８】
前記保持回路は、前記第１及び第２のコンデンサを第３の段階中は直列に接続するように更に構成可能であり、前記第１及び第２の入力は、前記第１及び第２のコンデンサの前記直列接続の両端での電圧である、
ことを特徴とする請求項１に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
〔関連出願への相互参照〕
本出願は、優先権を請求し、かつ本明細書にその全内容が引用により組み込まれる２０１０年１０月１３日出願の米国特許出願出願番号第６１／３９２，６００号の国際（ＰＣＴ）出願である。
【０００２】
本出願は、両方が本明細書にその全内容が引用により組み込まれる２０１０年１０月１３日出願の米国特許出願出願番号第６１／３９２，５９４号及び第６１／３９２，５８７号にも関連する。
【０００３】
本発明は、一般的に埋め込み型医療デバイスに関し、より具体的には、埋め込み型神経刺激デバイスにおける電圧をモニタするための改良された回路に関する。
【背景技術】
【０００４】
埋め込み型神経刺激デバイスは、心不整脈を治療するペースメーカー、心細動を治療する除細動器、難聴を治療する蝸牛刺激器、視覚消失症を治療する網膜刺激器、協働四肢移動を生成する筋刺激器、慢性疼痛を治療する脊髄刺激器、移動及び精神的疾患を治療する大脳皮質及び脳深部刺激器、並びに尿失禁、睡眠時無呼吸、肩関節亜脱臼などを治療する他の神経刺激器のような様々な生物学的疾患の治療のために体神経及び組織に対して電気刺激を発生させて送出するデバイスである。以下に示す説明は、一般的に、米国特許第６，５１６，２２７号明細書に開示するような「脊髄刺激（ＳＣＳ）」システムにおける本発明の使用に重点が置かれることになる。しかし、本発明は、あらゆる埋め込み型神経刺激器において適用性を見出すことができる。
【０００５】
図１Ａ及び図１Ｂに示すように、ＳＣＳシステムは、典型的には、例えば、チタンのような導電材料で形成された生体適合性デバイスケース３０を含む「埋め込み型パルス発生器（ＩＰＧ）」１００を含む。ケース３０は、典型的には、ＩＰＧが機能するのに必要な回路及びバッテリ２６を保持するが、ＩＰＧはまた、外部ＲＦエネルギによりかつバッテリなしに給電することができる。ＩＰＧ１００は、各々がいくつかの電極１０６を含むような１つ又はそれよりも多くの電極アレイ（２つのこのようなアレイ１０２及び１０４が示されている）を含む。電極１０６は、各電極に結合した個々の電極リード１１２及び１１４も収容する可撓性本体１０８上に担持される。図示の実施形態において、Ｅ1−Ｅ8のラベル付きの８つの電極がアレイ１０２上にあり、Ｅ9−Ｅ16のラベル付きの８つの電極がアレイ１０４上にあるが、アレイ及び電極の数は、特定用途向けであり、従って、異なる場合がある。アレイ１０２、１０４は、例えば、エポキシを含むことができる非導電性ヘッダ材料３６において固定されたリードコネクタ３８ａ及び３８ｂを使用してＩＰＧ１００に結合する。
【０００６】
図２に示すように、ＩＰＧ１００は、典型的には、ＰＣＢ１６に装着されたマイクロプロセッサ、集積回路、及びコンデンサのような様々な電子構成要素２０と共に、プリント基板（ＰＣＢ）１６を含む電子基板アセンブリ１４を含む。外部コントローラ１２の間でデータを送信／受信するのに使用する遠隔通信（テレメトリ）コイル１３と、外部充電器５０を使用してＩＰＧのバッテリ２６を充電又は再充電するための充電コイル１８とである２つのコイル（より一般的にはアンテナ）が、一般的にＩＰＧ１００に存在する。遠隔通信コイル１３は、典型的には、図示のようにＩＰＧ１００のヘッダ３６内に装着され、フェライトコア１３’に巻き付けることができる。
【０００７】
上述のように、手持ち式プログラマー又は臨床医のプログラマーのような外部コントローラ１２は、無線でＩＰＧ１００にデータを送信し、これからデータを受信するのに使用される。例えば、外部コントローラ１２は、プログラミングデータをＩＰＧ１００に送信し、ＩＰＧ１００が患者に提供することになる治療を判断することができる。同様に、外部コントローラ１２は、ＩＰＧのステータスに関して報告される様々なデータのようなＩＰＧ１００からのデータの受信機として作用することができる。ＩＰＧ１００のような外部コントローラ１２はまた、ＰＣＢ７０を収容し、その上に電子構成要素７２が、外部コントローラ１２の作動を制御するように置かれる。コンピュータ、携帯電話、又は他の手持ち式電子デバイスのために使用するものに類似し、かつ例えば触れることができるボタン及びディスプレイを含むユーザインタフェース７４は、患者又は臨床医が外部コントローラ１２を作動させることを可能にする。外部コントローラ１２の間のデータの通信は、コイル（アンテナ）１７によって可能である。
【０００８】
同じく典型的には手持ち式デバイスである外部充電器５０は、ＩＰＧ１００に電力を無線で伝達するのに使用され、この電力をＩＰＧのバッテリ２６を再充電するのに使用することができる。外部充電器５０からの電力の伝達は、コイル（アンテナ）１７’によって可能である。外部充電器５０は、外部コントローラ１２に類似する構成を有するとして描かれているが、実際には、それらは、当業者が認めるようにそれらの機能性に従って異なることになる。
【０００９】
外部デバイス１２及び５０とＩＰＧ１００の間の無線データ遠隔通信及び電力伝達は、誘導結合及び具体的には磁気誘導結合により起こる。このような機能性を実施するために、ＩＰＧ１００と外部デバイス１２及び５０の両方は、対として互いに作用するコイルを有する。外部コントローラ１２の場合には、コイルの関連の対は、コントローラからのコイル１７及びＩＰＧ１００からのコイル１３を含む。外部充電器５０の場合には、コイルの関連対は、充電器からのコイル１７’及びＩＰＧ１００からのコイル１８を含む。公知のように、データ又は電力の誘導送信は、経皮的に、すなわち、患者の組織２５を通して実行することができ、特に医療埋め込み型デバイスシステムにおいてそれを有用にする。データ又は電力の送信中に、コイル１７及び１３又は１７’及び１８は、好ましくは、同一直線軸に沿って平行である平面にあり、コイルは、互いにできるだけ近い。コイル１７及び１３の間のこのような向きは、一般的に、それらの間の結合を改善することになるが、理想的な向きからの逸脱でも、適切に信頼できるデータ又は電力伝達をもたらすことができる。
【００１０】
上記に組み込まれた同時出願は、それに読者は精通していると仮定し、本明細書おいて完全には説明しないが、図３Ａ及び３Ｂに示されているＩＰＧ２９５のための改良されたアーキテクチャを開示している。改良されたＩＰＧアーキテクチャは、通信プロトコルによって管理されるバス２９７を通じた単一の集積回路（ＩＣ）３００における様々なＩＰＧ機能回路ブロック（図３Ｂ）の統合を含む。バス２９７と通信しプロトコルを遵守するために、各回路ブロックは、そのプロトコルに準拠したバスインタフェース回路２１５を含む。各回路ブロックがプロトコルに準拠するので、いずれの所定の回路ブロックも、他のブロックの設計に影響を与えることなく容易に修正又はアップグレードすることができ、ＩＰＧシステム２９０のデバッグ及びアップグレードを容易にする。更に、集中化バス２９７を集積回路３００から取り外すことができるので、ＩＰＧ２９５を修正又はＩＰＧ２９５に機能を追加するために特別な回路を容易にオフチップで追加することができる。
【００１１】
例えば及び図３Ａに示すように、２つの電極ドライバＩＣ３００及び３００’は、ＩＰＧ２９５における電極容量を二倍にし、すなわち、図のように１６から３２電極にするためにデイジーチェーンされる。ＩＣ３００は、マスターとして作動し、ＩＣ３００’はスレーブとして作動し、２つの間の区別は、チップ選択信号ＣＳ_ｍ及びＣＳ_ｓそれぞれによって可能になる。マイクロコントローラ３０５は、ＩＣ３００及び３００’における様々な回路ブロックによって処理されないシステム２９０の機能の制御を提供し、それ以外は、一般的にシステムのマスターとして作動する。しかし、同時出願に開示する方法に従ってＩＣ３００をデイジーチェーンにする必要はなく、代わりにＩＰＧシステムは１つのこのようなＩＣ３００だけを使用することができる。
【００１２】
図３Ｂを参照すると、ＩＣ３００における回路ブロックの各々は、ＩＰＧにおける特定の機能を実行する。例えば、遠隔通信ブロック６２はＩＰＧ遠隔通信コイル１３に結合し、外部コントローラ１２（図２）と通信するための送受信回路を含む。充電／保護ブロック６４は、ＩＰＧ充電コイル１８に結合し、外部充電器５０（図２）から受け取った電力を整流するために、及び制御された方式で電源（バッテリ）２６を充電するための回路を含む。刺激回路ブロック１７５は、電極Ｅ１−Ｅ１６に結合され、これらの電極に現れる刺激パルスに対するプログラム（マグニチュード及び極性）を設定するための回路を含む。刺激回路ブロック１７５は、電流源及びシンク回路を通じて指定された電極に電流を供給するために刺激プログラムに応答するデジタル−アナログコンバータ（ＤＡＣ）８２を備えた電極のためのドライバを含む。電極Ｅ１−Ｅ１６が、リード１０２及び１０４（図１Ａ）における対応する電極１０６への接続の前にオフチップ減結合コンデンサＣ１−ＣＮに接続されることに注意されたく、このような減結合コンデンサＣ１−ＣＮは、直流ＤＣ電流がＩＰＧから患者に注入されないようにし、これは安全のためには望ましいが、それ以外はこのような減結合コンデンサは、刺激性能に大きく影響を与えない。
【００１３】
コンプライアンス電圧（Ｖ＋）生成ブロック３２０は、刺激回路ブロック１７５における電流源（ＤＡＣ）８２によって使用されるコンプライアンス電圧、Ｖ＋を生成する。クロック生成ブロック３３０は、ＩＣ３００内部の必要とされる他のクロックと同様に、バス２９７における通信を同期させるために通信クロックを生成する。マスター／スレーブ（Ｍ／Ｓ）コントローラ３５０は、図３Ａに示すように、ＩＣ３００が１つよりも多いＩＣ３００を備えたシステムで作動している場合にＩＣ３００がマスター又はスレーブ容量において作動しているか否かをＩＣ３００に通知する。割り込みコントローラブロック１７３は、その即座の重要性のためにバス２９７に関係なく受信される他の回路ブロックからの様々な割り込みを受信する。内部コントローラ１６０は、全ての他の回路ブロックのためのマスターコントローラとして作動する。ＥＰＲＯＭブロック１７７は、システムにおけるいずれの関連のデータ（ログデータなど）もキャッシュに入れ、付加的なメモリ６６も、シリアルインタフェースブロック１６７を通じてオフチップで提供することができる。外部端子２０２（例えば、ピン、結合パッド、半田バンプなど）が、ＩＣ３００間で信号を運ぶために使用される。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】米国特許第６，５１６，２２７号明細書
【特許文献２】米国特許第７，４４４，１８１号明細書
【特許文献３】米国特許公開第２００７／００３８２５０号明細書
【発明の概要】
【課題を解決するための手段】
【００１５】
本発明の開示に特に関連するものは、サンプル及び保持ブロック３１０及びアナログ−デジタル（Ａ／Ｄ）ブロック７４である。図３Ｂに示すように、サンプル及び保持ブロック３１０は、電極Ｅ１−Ｅ１６に現れる電圧、バッテリ電圧（Ｖｂａｔ）、コンプライアンス電圧（Ｖ＋）のようなアナログバス１９２を通じて様々なアナログ信号を受信する。サンプル及び保持ブロック３１０の目的は、その名前が示すように、様々なアナログバス１９２信号の選択された信号をサンプリングし、かつその電圧マグニチュードを分解することができるように保持することである。分解されたアナログ電圧は、次に、サンプル及び保持ブロック３１０からＡ／Ｄブロック７４に送信され、Ａ／Ｄブロック７４でデジタル化され、バス２９７を通じた解釈のためにＩＣ３００又はマイクロコントローラ３０５における他の場所に送信される。
【００１６】
刺激中又は試験中のいずれかに電極の電圧をモニタすることは特に重要である。このような電圧を評価することは、多くの理由で有用である。電極電圧を知ることで、電極間の抵抗、Ｒを計算することができ、これは様々な理由のために有用である。刺激中の電極に存在する電圧を知ることは、Ｖ＋生成器３２０（図４Ｂ）のコンプライアンス電圧、Ｖ＋を適切な電力効率のマグニチュードに設定する場合に有用になる。例えば、米国特許第７，４４４，１８１号明細書を参照されたい。この開示は、ＩＰＧにおける当該の電極及び他の電圧を評価するためのサンプル及び保持ブロック３１０のための改良されたサンプル及び保持回路を呈示している。
【図面の簡単な説明】
【００１７】
【図１Ａ】従来技術による埋め込み型パルス発生器（ＩＰＧ）及び電極アレイがＩＰＧに結合される方式を示す図である。
【図１Ｂ】従来技術による埋め込み型パルス発生器（ＩＰＧ）及び電極アレイがＩＰＧに結合される方式を示す図である。
【図２】従来技術によるＩＰＧ、外部コントローラ、及び外部充電器を示す図である。
【図３Ａ】上記に組み込まれた同時出願に開示するＩＰＧアーキテクチャの態様を示す図である。
【図３Ｂ】上記に組み込まれた同時出願に開示するＩＰＧアーキテクチャの態様を示す図である。
【図４】ＩＰＧにおける様々な電圧をモニタするための改良されたサンプル及び保持回路を示す図である。
【図５Ａ】２相パルスの供給中の電極電圧をモニタするために、特に電極間の抵抗を測定するために図４のサンプル及び保持回路が使用される例を示す図である。
【図５Ｂ】２相パルスの供給中の電極電圧をモニタするために、特に電極間の抵抗を測定するために図４のサンプル及び保持回路が使用される例を示す図である。
【図５Ｃ】２相パルスの供給中の電極電圧をモニタするために、特に電極間の抵抗を測定するために図４のサンプル及び保持回路が使用される例を示す図である。
【図６Ａ】各図が測定の異なる段階を示す電極間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図６Ｂ】各図が測定の異なる段階を示す電極間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図６Ｃ】各図が測定の異なる段階を示す電極間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図６Ｄ】各図が測定の異なる段階を示す電極間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図６Ｅ】各図が測定の異なる段階を示す電極間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図７Ａ】各図が測定の異なる段階を示す電流源に対するコンプライアンス電圧を設定する場合に有用である電流源両端の電圧降下を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図７Ｂ】各図が測定の異なる段階を示す電流源に対するコンプライアンス電圧を設定する場合に有用である電流源両端の電圧降下を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図７Ｃ】各図が測定の異なる段階を示す電流源に対するコンプライアンス電圧を設定する場合に有用である電流源両端の電圧降下を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図７Ｄ】各図が測定の異なる段階を示す電流源に対するコンプライアンス電圧を設定する場合に有用である電流源両端の電圧降下を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図７Ｅ】各図が測定の異なる段階を示す電流源に対するコンプライアンス電圧を設定する場合に有用である電流源両端の電圧降下を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図８Ａ】２つのデイジーチェーンＩＣが使用される実施形態における電極間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図８Ｂ】２つのデイジーチェーンＩＣが使用される実施形態における電極間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図８Ｃ】２つのデイジーチェーンＩＣが使用される実施形態における電極間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図８Ｄ】２つのデイジーチェーンＩＣが使用される実施形態における電極間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図８Ｅ】２つのデイジーチェーンＩＣが使用される実施形態における電極間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【図８Ｆ】２つのデイジーチェーンＩＣが使用される実施形態における電極間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示す図である。
【発明を実施するための形態】
【００１８】
埋め込み型神経刺激器における電極及び他の電圧をモニタするためのサンプル及び保持回路を開示する。一実施形態におけるサンプル及び保持回路は、適切な電圧を選択し２つの異なる測定相中にこれらを２つの貯蔵コンデンサに通すためのマルチプレクサを含む。コンデンサは、コンデンサに蓄えられた２つの電圧を追加するために後の段階で直列に接続され、直列接続の上部及び下部に存在する電圧は、次に、これらの差を計算するために差動増幅器に入力される。サンプル及び保持回路は、２つの電極間の抵抗を計算する場合に特に有用であり、抵抗が２相パルスを使用して測定される時に更に特に有用である。サンプル及び保持回路はフレキシブルであり、２相又は単相パルス中の当該の他の電圧を測定するために使用することができる。
【００１９】
改良されたサンプル及び保持回路３１０の実施形態を図４に示している。上述のように、サンプル及び保持回路３１０は、アナログバス１９２における様々な信号から選択し、それによってＩＣ３００における重要な電圧をモニタすることができる。開示する実施形態において、選択は、２つのマルチプレクサ、ＭＵＸ１及びＭＵＸ２を使用して行われる。各ＭＵＸへの入力は、本質的に同じであり、電極電圧（Ｅ１−Ｅ１６）、金属ケース（ケース）、バッテリ電圧（Ｖｂａｔ）、ＤＡＣ８２によって使用されるコンプライアンス電圧（Ｖ＋）、及び接地（ＧＮＤ）を含む。以下の例に示すように、ＭＵＸ１は、一般的に、アノード電極又は供給電圧（例えば、Ｖｂａｔ又はＶ＋）のような高電圧を選択するのに使用され、ＭＵＸ２は、一般的に、カソード電極又は接地のような低電圧を選択するのに使用される。付加的な共通モード入力（ＣＭ）を電圧モニタリング中に使用することができ、この入力の関連性を後で説明する。また、各ＭＵＸの出力は、所定の測定に対するこのような他の出力を選択するための関心である場合に他のＭＵＸに送信される。ＭＵＸへの様々な入力信号のために、サンプル及び保持回路３１０は、様々な電圧をモニタすることができ、従って、ＩＰＧにおける様々な現象の分析を可能にし、その一部を後で説明する。ＩＰＧ内の重要度の他のアナログ信号は、ＭＵＸへの入力として含むことができ、図示の入力を排他的なものとして理解してはならない。
【００２０】
入力ＩＮ１及びＩＮ２、スイッチＳ１及びＳ２、及び出力ＯＵＴ１及びＯＵＴ２は、１つよりも多いＩＣ３００が互いにデイジーチェーンされた時に示唆されることになり、これは、図８Ａ−８Ｆに関して説明する。
【００２１】
ＭＵＸ１及びＭＵＸ２は、有効にされた信号Ｍ１ｅｎ及びＭ２ｅｎそれぞれによって有効にされ、各々から選択された入力が、制御信号ＳＥＬ１及びＳＥＬ２それぞれに従って判断される。図示の実施形態において、５ビット（ＳＥＬｘ＜０：４＞）が、ＭＵＸへの２４入力の１つを選択するのに使用される。
【００２２】
ＭＵＸによって選択された信号は、保持回路３１４による分解のために保持される。図４の実施形態において、保持回路３１４は、２つのコンデンサ、ＣＸ及びＣＹ、複数のスイッチ、Ｓａ−Ｓｅ、及び有効化信号Ｂ１ｅｎ及びＢ２ｅｎそれぞれによって有効にされた出力バッファ３１１ａ及び３３１ｂを含む。コンデンサＣＸ及びＣＹは、同一であるのが好ましく、例えば、４．７マイクロファラドのキャパシタンスを有することができる。図示のように、モニタされる電圧は、ＣＸ及びＣＹの上板に供給されるＭＵＸ１によって選択された電圧、及びＣＸ及びＣＹの下部プレートに供給されるＭＵＸ２によって選択された電圧により、これらのコンデンサＣＸ及びＣＹ上に印加される又は蓄積される。バッファ３１１ａ及び３３１ｂの出力は、差動増幅器３１２に入力され、差動増幅器が、アナログ信号３１５としてこれらの差（すなわち、Ｖ３１１ａ−Ｖ３１１ｂ）を出力する。このアナログ出力３１５は、Ａ／Ｄブロック７４（図３Ｂ）に送信することができ、ここでデジタル化され、Ｖ＋生成器３２０（図３Ｂ）又はマイクロコントローラ３０５のような分析のためのシステムにおける他の場所に送信される。スイッチＳａ−Ｓｅは、内部コントローラ１６０（図３Ｂ）から発信することができる制御信号（図示せず）、その一部がスイッチであるサンプル／ホールドブロック３１０自体、マイクロコントローラ３０５、又はシステム２９０におけるいずれかの他の論理的又は有利な制御要素によって制御される。
【００２３】
図５Ａ−５Ｃは、図４のサンプル及び保持回路３１０が、パルスの供給中の電極電圧Ｅ１及びＥ２をモニタするために、特にこれらの電極間の抵抗を測定するのに使用される例を示している。パルスは、図示のようなパルスのトレインを含むことができ、患者に送出される実際の治療パルスを含むことができる。しかし、この例では、刺激パルスは、抵抗を判断するのに使用される試験パルスであり、患者に施される間は、必ずしも患者の治療を含まない。
【００２４】
この例では、及び図５Ａ及び５Ｂに示すように、パルスは２相であり、各電極で１次パルス（位相１）の後に反対極性のパルス（位相２）が続くことを意味している。２相パルス、及びこのようなパルス方式を使用するための理論的解釈は、神経刺激器の技術は公知である。位相１中に、電極Ｅ１は電流Ｉを発生するためのアノードを含み、電極Ｅ２は、その電流Ｉをシンクするためのカソードを含む。抵抗Ｒは電極Ｅ１とＥ２の間の抵抗を表し、多くは患者の組織の抵抗を含む多くの変数の関数である。位相２中に、極性は反転され、それによって電極Ｅ２は電流Ｉを発生し、電極Ｅ１はその電流Ｉをシンクする。いずれかの残留電荷が残っている限り、受動回復位相（位相３）が反対極性パルスに従い、患者に注入されたいずれの残留電荷も回復する。受動回復は、通常、バッテリ電圧（Ｖｂａｔ）のような基準ノードに刺激電極（Ｅ１、Ｅ２）を結合することによって影響を受ける。電極の各々の２相パルスの各々を２つの異なる位相の２つのパルスとして考えることができることに注意すべきである。位相１及び２の持続時間は、同じであることが好ましい。
【００２５】
各電極に現れる電流（＋Ｉ、−Ｉ）は、上述のように刺激回路１７５の一部を含むＤＡＣ８２（図５Ｂ）によって設定される。公知のように、ＤＡＣ８２は、基準電流、Ｉｒｅｆが増幅される量を指定するデジタル制御信号（＜Ｐ＞，＜Ｎ＞）に基づいて望ましい電流を供給する。アノードソースとして使用されるＤＡＣは、ＰＤＡＣと呼び、カソードシンクとして使用されるＤＡＣはＮＤＡＣと呼ぶ。例えば、ＩＰＧ２９５のようなＩＰＧにおいて使用可能なＰＤＡＣ及びＮＤＡＣ回路の仕様に関する更なる詳細については米国特許公開第２００７／００３８２５０号明細書を参照されたい。
【００２６】
電極Ｅ１及びＥ２にそれぞれ接続したオフチップ減結合コンデンサＣ１及びＣ２も図５Ｂに示され、各々が寄生電圧ＶC1及びＶC2それぞれを運ぶことに注意すべきである。これらの寄生電圧はＤＣ電圧であり、減結合コンデンサＣ１及びＣ２から電荷を取り除くために不能から発生し、患者の組織の電位（抵抗Ｒ）を制御することができないので、このような寄生電圧を完全に取り除くことはできない。図示のように、開示するサンプル及び保持回路の重要な利点は、これらの寄生電圧を取り消すための機能であり、それによってより正確な抵抗測定を可能にする。刺激の極性は位相１と２の間で変化するが、電極に対する寄生電圧ＶC1及びＶC2の極性は変化しないことに注意すべきである。減結合コンデンサが特定のＩＰＧアーキテクチャで使用されない場合でも、寄生キャパシタンスは、電極組織インタフェースに存在することになり、このような寄生キャパシタンスは、寄生電圧ＶC1及びＶC2を運ぶことになる。このような寄生キャパシタンスは、これらが使用される範囲で減結合コンデンサＣ１及びＣ２に含まれると見なすことができる。
【００２７】
図５Ｃは、電極間の抵抗を測定する場合に特に有用な２相パルスの更なる詳細を示し、サンプル及び保持回路３１０の作動の様々な段階を示している。（単純化するためにＥ１のパルスだけを示している。）図示のように、パルスは、−０．３５から０．３５ｍＡに及ぶマグニチュード、及び４０マイクロ秒の総持続時間を有する。事前段階は、位相１に進み、ｔ＝０の位相１パルスの開始の前の５マイクロ秒で終わる。段階１は、位相１パルス中の５−１５マイクロ秒の間に発生し、段階２は、位相２パルス中の２５−３５マイクロ秒の間に発生する。段階３は、位相３回復の間の４５マイクロ秒のパルスの中断の後の５マイクロ秒に発生する。これらの段階の各々の間がブランキング期間（Ｂ）であり、この間に、サンプル及び保持回路３１０におけるスイッチＳａ−Ｓｅの全てが開かれる。簡潔に分るように、このようなブランキング期間により、サンプル及び保持回路３１０は、段階と段階の間の衝突なしに作動させることができる。
【００２８】
図６Ａ−６Ｅは、電極Ｅ１とＥ２間の抵抗を判断するためのサンプル及び保持回路３１０の作動を示しており、各図は、測定の異なる段階を示している。これらの図の各々におけるアクティブ信号は、回路の作動を理解し易いように太字のイタリック体にされている。ＩＣ３００における通信のバスベースの性質のために、続く抵抗測定は、適切な時間のサンプル及び保持回路３１０における適切なアドレスにバス指令を送信する段階を含むことを理解すべきである。このようなアドレス指定が上記に組み込まれた同時出願に詳しく説明されているので、これらの詳細はここでは繰り返さない。
【００２９】
図６Ａは、サンプル及び保持回路３１０事前段階の構成、すなわち、続く測定の準備を示している。この事前段階中、コンデンサは放電される。これは、両方のＭＵＸ１及びＭＵＸ２で接地入力を選択することにより、及び保持回路３１４のスイッチＳａ−Ｓｅの全てを閉じることによって行われる。これは、接地までのコンデンサＣ１及びＣ２の両方のプレートを短絡し、同様にＭＵＸによって送られる２つの接地信号を共に短絡する。これは、コンデンサＣＸ及びＣＹが測定を実行する前にそれらの両端の残留電圧を持たないようにする。
【００３０】
ブランキング期間の後、図６Ｂは、段階１中の電極電圧Ｅ１及びＥ２の測定を示している。Ｅ１はこの位相中にアノードとして作動し、従って、高電圧にバイアスされるので、これは、上部ＭＵＸ１によって選択され、Ｅ２がカソードとして作動し、従って、低電圧にバイアスされるので、これは、下部ＭＵＸ２によって選択される。段階１中に、電極Ｅ１とＥ２の間の電圧ＶXは、コンデンサＣＸに印加又は蓄積され、この電圧は、減結合コンデンサＣ１及びＣ２両端の２つの寄生電圧（ＶC1＋ＶC2）及び患者の組織両端の降下（ＩＲ）の和、すなわち、ＶX＝ＶC1＋ＩＲ＋ＶC2に等しくなる。電圧ＶXは、他のスイッチＳｂ、Ｓｄ、及びＳｅを開いたまま、スイッチＳａ及びＳｃを閉じることにより、コンデンサＣＸ両端に印加される。スイッチＳｂ、Ｓｄ、及びＳｅを開いたままにしておくことで、コンデンサＣＹを絶縁し、その電圧降下は、事前段階中に接地されることによって０のままであることに注意すべきである。再度図５Ｃを参照すると、段階２は、約５マイクロ秒で始まり、１５マイクロ秒で終わり、従って、コンデンサＣＸをこの１０マイクロ秒の間に書き込むことができる。
【００３１】
別のブランキング期間の後、図６Ｃは、段階２中の電極電圧Ｅ１及びＥ２の測定を示している。Ｅ２がこの位相中にアノードとして作動し、従って、高電圧にバイアスされるので、これは、上部ＭＵＸ１によって選択され、Ｅ１がカソードとして作動し、従って、低電圧にバイアスされるので、これは、下部ＭＵＸ２によって選択される。段階２中に、電極Ｅ２とＥ１の間の電圧ＶYは、コンデンサＣＹに印加又は蓄積され、その電圧は、減結合コンデンサＣ１及びＣ２両端の２つの寄生電圧及び患者の組織両端の降下（ＩＲ）の和に等しくなる。しかし、刺激の極性が位相２で逆転されるので、位相１から変わらないこれらの寄生電圧が減算され、それによってＶY＝−ＶC2＋ＩＲ−ＶC1になる。電圧ＶYは、他のスイッチＳａ、Ｓｃ、及びＳｅを開いたままにして、スイッチＳｂ及びＳｄを閉じることにより、コンデンサＣＹ両端に印加される。スイッチＳａ、Ｓｃ、及びＳｅを開いたままにしておくことでコンデンサＣＸを絶縁し、その電圧は、早期の段階１測定のためにＶXのままであることに注意すべきである。図５Ｃを再度参照すると、段階２は約２５マイクロ秒で始まり、３５マイクロ秒で終わり、従って、コンデンサＣＹをこの１０マイクロ秒期間に書き込むことができる。
【００３２】
更に別のブランキング期間の後、図６Ｄは、段階３でコンデンサＣＸ及びＣＹが直列に接続され、ＭＵＸへの共通モード入力を通じて基準電圧が供給されることを示している。コンデンサは、スイッチＳｅを閉じることによって直列に接続される。これは、直列接続コンデンサ両端に、以前に蓄積されたＶX及びＶY値の和に等しい電圧、すなわち、２ＩＲを生成する。減結合コンデンサ、ＶC1及びＶC2両端の寄生電圧がこの直列追加によって取り消され、従って、測定からこれらを取り除き、上述のように測定の精度を改善する。更に、コンデンサＣＸとＣＹ間の共通ノードは、Ｖ＋／２の基準電圧に設定される。これは、ＭＵＸの各々で、共通モード入力、ＣＭを選択することにより、及びスイッチＳｂ及びＳｃを閉じることによって行われる。共通モード入力がＭＵＸで個別に配線され、ＭＵＸ１の共通モード入力が、抵抗器Ｒ１を通じてコンプライアンス電圧Ｖ＋に結合され、ＭＵＸ２の共通モード入力が抵抗器Ｒ２を通じて接地に結合されることに注意すべきである。図示の例では、Ｒ１及びＲ２は同一であり、各々が２５０ｋオームのオーダの相対的に高い値である。両方の共通モード入力が選択されスイッチＳｂ及びＳｃを通じてコンデンサ間の共通ノードで短絡された時に、Ｒ１及びＲ２は、Ｖ＋と接地間の電圧分割デバイスを形成し、Ｖ＋／２の同相電圧をもたらす。直列接続コンデンサ両端の２ＩＲ電圧が保護されるので、効果は、（Ｖ＋／２）＋ＩＲの電圧を上部バッファ３１１ａに、（Ｖ＋／２）−ＩＲの電圧を下部バッファ３１１ｂに呈示することである。
【００３３】
更に別のブランキング期間の後、図６Ｅは、測定され処理された電圧が差動増幅器３１２に送られる事後段階を示している。この段階で、ＭＵＸは使用されず、実際にはスイッチＳａ−Ｓｄを開くことによって保持回路３１４から絶縁される。スイッチＳｅは、コンデンサＣＸとＣＹの間の直列接続を維持するために閉じられ、出力バッファ３１１ａ及び３３１ｂは、ＣＸ及びＣＹの直列接続の両端の電圧を差動増幅器３１２の入力に通すために、有効化信号Ｂ１ｅｎ及びＢ２ｅｎそれぞれによって有効にされる。差動増幅器は、その入力での差を表すアナログ電圧、すなわち、［（Ｖ＋／２）＋ＩＲ］−［（Ｖ＋／２）−ＩＲ］、又は２ＩＲをその出力３１５で生成するために、有効化信号ＤＡｅｎによって有効にされる。差動増幅器３１２は、コンプライアンス電圧Ｖ＋によって給電され、段階３（図６Ｄ）において差動増幅器の入力共通モードをＶ＋／２に設定することで、差動増幅器のダイナミックレンジを増す。
【００３４】
出力３１５は、その後Ａ／Ｄブロック７４（図３Ｂ）に送信され、ここでデジタル化及び格納される。そこから、マイクロコントローラ３０５が、Ａ／Ｄブロック７４で格納された値をアドレス指定することによってデジタル化値を読み取ることができ、電極Ｅ１とＥ２の間の抵抗を判断するためにこれを処理することができる。電流Ｉで公知なので、抵抗は、デジタル化値を２Ｉで割算することによってマイクロコントローラ３０５で計算される。
【００３５】
パルスが減結合コンデンサＣ１及びＣ２のＡＣ充電を起こし、この結果減結合コンデンサＣ１及びＣ２両端に相対的に小さな電圧を生じることに注意すべきである。当業者が理解するように、このようなＡＣ電圧は、電流Ｉ及びパルス幅に比例することになり、減結合コンデンサのキャパシタンスに反比例することになる。このようなＡＣ電圧は、上述のＤＣ寄生電圧ＶC1及びＶC2とは別々である。ＤＣ寄生電圧とは異なり、減結合コンデンサＣ１及びＣ２両端のいずれのＡＣ電圧も、所定の位相中の刺激の極性に一致することになり、ＤＣ寄生電圧が実行する測定を無効にしなくてもよく、全体的な測定における電圧オフセット、すなわち、Ａ／Ｄブロック７４に送られる電圧をもたらす。しかし、いずれのこのようなＡＣ電圧も比較的小さく、計算することができ、抵抗測定から標準化することができる。例えば、図５Ｃに説明した例の２相パルスを使用して、測定された電圧へのオフセットが、約３ｍＶに等しい減結合コンデンサのＡＣ充電によって生じ、この小さな量を測定精度及び全体的な抵抗計算を更に改善するために、マイクロコントローラ３０５における測定された電圧からデジタル的に減算することができる。
【００３６】
抵抗測定が完了した状態で、それは、パルストレインにおける次のパルスで繰り返すことができる。電極の同じ対間の測定を繰り返すことで、測定された値を時間の経過と共に平均化することができ、その精度を改善することができる。更に、抵抗が電極の２つ（例えば、Ｅ１とＥ２）の間で測定された状態で、更に別の抵抗測定を電極の異なる対（例えば、Ｅ２とＥ３、Ｅ３とＥ４、Ｅ１とＥ３、Ｅ１とＥ４など）間で実行することができる。本発明の開示の範囲を超えるが、電極間の抵抗を知ることは、ＩＰＧの安全性及び機能を改善する場合に価値がある。
【００３７】
上述のように、刺激中に電極に存在する電圧を知ることは、Ｖ＋生成器３２０（図３Ｂ）のコンプライアンス電圧、Ｖ＋を適切な電力効率のマグニチュードに設定する場合に有用になる。特に、及び米国特許第７，４４４，１８１号明細書で説明するように、電流源及びシンク、すなわち、ＰＤＡＣ及びＮＤＡＣの両端に現れる電圧降下を知ることは、特に有用になり、電圧降下は、刺激中に使用される電極電圧をモニタすることによってのみ一部知ることができる。これらの電圧降下をモニタすることにより、コンプライアンス電圧Ｖ＋は、望ましい治療電流をロードすることなく送出するのに十分なマグニチュードに設定することができるが、ＩＰＧにおける電力を消費しないように過度に高くは設定されない。開示するサンプル及び保持回路３１０により、これらの電圧降下を測定することができ、図７Ａ−７Ｅは、これが行われる方法を示している。
【００３８】
図７Ａは、電極Ｅ１とＥ２の間のパルスの例を再度使用して、ＰＤＡＣ及びＮＤＡＣ両端の電圧降下Ｖｐ及びＶｎを示している。この例がコンプライアンス電圧Ｖ＋を最適化することを目的とするので、パルスは試験パルスの代わりに実際の治療刺激パルスを含むことが予想される。しかし、開示する技術を使用してＩＰＧ及び／又はコンプライアンス電圧生成器３２０を試験するために有用になるので、これは厳密には必要ではない。ＰＤＡＣ８２両端の電圧降下は、アノード電極に現れる電圧からコンプライアンス電圧を引いたもの、すなわち、Ｖｐ＝（Ｖ＋）−ＶE1を含み、ＮＤＡＣ８２両端の電圧は、接地からカソード電極に現れる電圧を引いたもの、すなわち、Ｖｎ＝ＶE2−０、又はＶE2を含む。
【００３９】
この例では、Ｖｐは、パルストレインにおける第１のパルスの供給中に測定され、Ｖｎは、トレインにおける第２の（又は後の）パルスの供給中に測定される。簡潔に示すように、及び２相パルスが使用されると仮定して、これらの測定は、第１の段階に示すように、２相パルスの１つの位相中にのみ行われる。従って、パルスの第２の（又は他の）位相は無視され測定に使用されず、従って、図７Ａにおいて点線で示されている。単相パルスが使用される場合、測定（単純化するために示していない）は、パルスの単一位相中に行われることになる。
【００４０】
図示の例では、Ｖｐは、最初に測定され、図７Ｂで始まる。図７Ｂは、測定の段階１、すなわち、２相パルスの第１の位相（又は単相パルスの単位相）の供給中に行われる測定を示している。しかし、ブランキング期間に行われるように、図６Ａに示されているコンデンサＣＸ及びＣＹの事前段階放電が起こる。事前段階コンデンサ放電を示す図は含まれていない。Ｖｐは、Ｖ＋とＥ１の間の差を含み、これらの入力は、ＭＵＸ１及びＭＵＸ２によってそれぞれ選択され、それによってコンデンサＣＸにその電圧差、すなわち、ＶX＝（Ｖ＋）−ＶE1を印加する。早期の抵抗測定のように、スイッチＳａ及びＳｃは、段階１で閉じられ、スイッチＳｂ、Ｓｄ、及びＳｅは、開いたままである。回路構造のために、オフチップ減結合コンデンサＣ１に現れるいずれの寄生電圧も、測定に含まれないことに注意すべきである。
【００４１】
２相パルスが使用される場合、段階２は単純にバイパスされ、それによってコンデンサＣＹは単純には充電されず、事前段階に設定されたようにＶY＝０のその値を保持する。段階２のバイパスは、ブランキングと同様に、すなわち、段階２の間にスイッチＳａ−Ｓｅの全てを開くことによって実行することができる。
【００４２】
次に、段階３中に（図示せず）、コンデンサＣＸ及びＣＹは、直列に接続され、従って、直列接続の両端にＶX及びＶYを追加し、ＭＵＸへの共通モード入力が、コンデンサ間の共通ノードをＶ＋／２に設定するように選択される。これは、Ｖ＋＋１／２ＶE1の電圧をバッファ３１１ａの入力に及び１／２ＶE1の電圧をバッファ３１１ｂの入力に提供する。これは図６Ｄのように行われ、単純化するために含まれていない。図７Ｃを参照すると、差動増幅器３１４が、差Ｖ＋−ＶE1をＡ／Ｄブロック７４に出力する場合に、バッファ３１１ａ及び３１１ｂが有効にされ、Ａ／Ｄブロック７４で差Ｖ＋−ＶE1がデジタル化され格納される。
【００４３】
図７Ｄ及び７Ｅは、トレインにおける次の（又は後の）パルスに載せられるＶｎの測定を示している。コンデンサＣｘ及びＣｙの事前段階放電は示されていない。図７Ｄでは、段階１中に、ＭＵＸ１は、カソード電極Ｅ２を選択し、ＭＵＸ２は、接地を選択し、従って、コンデンサＣＸに、これらの差、ＶE2を印加する。段階２は、バイパスされ、次に、共通モード入力がコンデンサを直列に接続するために段階３（図示せず）中に選択され、従って、１／２（Ｖ＋＋ＶE2）及び１／２（Ｖ＋−ＶE2）をバッファ３１１ａ及び３１１ｂの入力それぞれに呈示する。バッファ３１１ａ及び３１１ｂ及び差動増幅器３１４が図７Ｅに示すように有効にされた時に、差、ＶE2が、以前のＶｐのように出力され、デジタル化され、更に格納される。減結合コンデンサＶC2の両端の寄生電圧がＶｎ測定に働きかけないことに注意すべきである。
【００４４】
図６Ａ−６Ｅの抵抗測定と同様に、Ｖｐ及びＶｎ測定は、それらの精度を改善するために反復し平均化することができる。判断された状態で、Ｖｐ及びＶｎは、例えば、米国特許第７，４４４，１８１号明細書に開示された技術を使用して、コンプライアンス電圧Ｖ＋を最適レベルに設定するために、マイクロコントローラ３０５及びＶ＋生成器３２０によって使用することができる。Ｖ＋に対するこの最適値が、不確実性及び恐らく患者の組織の変化する性質のために時間の経過と共に変化すると予想される場合、時間毎にＶｐ及びＶｎをモニタし、更に治療刺激中の実行中にＶ＋を調節することが好ましい。
【００４５】
図８Ａ−８Ｆは、抵抗を測定するためのサンプル及び保持回路３１０の使用を示しているが、ある一定の用途では、マスターＩＣ３００及びスレーブＩＣ３００’が互いにデイジーチェーンされる。図８Ａに示す例では、ＩＣ３００及び３００’の異なる方に現れる抵抗が、２つの電極間で測定され、アノード電極Ｅ１８はスレーブＩＣ３００’に現れ、カソード電極Ｅ１はマスターＩＣ３００に現れる。デイジーチェーンＩＣ３００及び３００’を有するシステムにおける２つの電極間の抵抗の測定が上記に組み込まれた同時出願に説明されていることに注意すべきである。これがどのように起こるかがその同時出願に詳しく説明され、読者には公知であると仮定するので、本発明の開示は、技術の説明を本発明の開示の焦点である特定のサンプル及び保持回路３１０に制限する。
【００４６】
測定される電圧の１つが、マスター３００の代わりにスレーブＩＣ３００’から来た時に、２つのサンプル及び保持回路３１０及び３１０’間の相互接続が、図８Ｂに示すように示唆される。（マスター及びスレーブＩＣ３００及び３００’が同一であるので、同じ構成要素が、マスターＩＣ３００の主記号なし及びスレーブＩＣ３００’の主記号ありのいずれかで示されている。）相互接続は、オフバス信号ＩＮ１、ＩＮ２、ＯＵＴ１、及びＯＵＴ２の使用を含む。スレーブＩＣ３００’におけるＭＵＸ１からのＯＵＴ１は、マスターＩＣ３００におけるＩＮ１に送信され、次に、これは、マスターＩＣのＭＵＸの両方への入力として送信される。スレーブＩＣ３００’におけるＭＵＸ２からのＯＵＴ２は、マスターＩＣ３００のＩＮ２に送信され、これは、ここでもまた、マスターＩＣのＭＵＸの両方への入力として送信される。サンプル及び保持回路３１０及び３１０’のこの相互接続は、モニタされるいずれの関連の電圧（ＶE18など）もスレーブＩＣ３００’のサンプル及び保持回路３１０’からマスターＩＣ３００のサンプル及び保持回路３１０にプルするように働く。保持回路３１４’がスレーブＩＣ３００’で使用されないので、これは図では点線で示されている。サンプル及び保持回路３１０及び３１０’のこの相互接続は、使用されないスレーブＩＣ３００’のＭＵＸへの入力ＩＮ１及びＩＮ２、及び使用されないマスターＩＣ３００の出力ＯＵＴ１及びＯＵＴ２をもたらし、これは点線によって表される。２つのＩＣ３００と３００’の間のＰＣＢ上の経路指定は、スレーブＩＣ３００’からのＯＵＴ１及びＯＵＴ２とマスターＩＣ３００のＩＮ１及びＩＮ２の間の適正な接続を設定する。
【００４７】
図８Ｂは、サンプル及び保持回路３１０事前段階の構成を示し、上述の図６Ａに類似している。マスターサンプル及び保持回路３１０の両方のＭＵＸが接地入力を選択し、スイッチＳａ−Ｓｅの全てが閉じられ、コンデンサＣＸ及びＣＹを短絡する。
【００４８】
ブランキング期間の後、図８Ｃは、段階１中の電極電圧Ｅ１８及びＥ１の測定を示している。Ｅ１８がこの位相中はアノードとして作動し、従って、高電圧にバイアスされるので、これは、上部ＭＵＸ１によって選択される。しかし、この電圧は、最初にスレーブＩＣ３００’からマスターＩＣにプルすべきである。これを実行するために、スレーブにおけるＭＵＸ１’は、Ｅ２入力−電極Ｅ１８に対応する入力を選択する。スイッチＳ１’は、この選択をマスターＩＣ３００のＭＵＸにおける入力ＩＮ１に現れるＯＵＴ１に通すために閉じられる。マスターのサンプル及び保持回路３１０におけるＭＵＸ１は、この入力ＩＮ１を選択し、従って、コンデンサＣＸの上部のＥ１８に電圧を印加する。Ｅ１がカソードとして作動し、従って、低電圧にバイアスされるので、これは、下部ＭＵＸ２によって選択され、この電極がマスターＩＣ３００に既に存在するので、この電極はスレーブからプルする必要はない。Ｅ１を選択することで、コンデンサＣＸの下部のＥ１に電圧を印加する。電極の減結合コンデンサからの寄生電圧が含まれる時に、コンデンサＣＸ、ＶXに蓄積された電圧は、ＶC18＋ＩＲ＋ＶC1に等しい。
【００４９】
別のブランキング期間の後、図８Ｄは、段階２中の電極電圧の測定を示している。Ｅ１はこの位相中アノードとして作動し、従って、高電圧にバイアスされるので、これは、上部ＭＵＸ１によって選択される。Ｅ１８がカソードとして作動し、従って、低電圧にバイアスされるので、これは、最終的には下部ＭＵＸ２によって選択されるが、最初にスレーブＩＣ３００’からプルすべきである。従って、スレーブのＭＵＸ２’はＥ１８（Ｅ２入力）を選択し、スイッチＳ２’は、この選択をＯＵＴ２に通すために閉じられる。この出力は、入力ＩＮ２としてマスターのＭＵＸ２で選択される。これは、コンデンサＣＹ両端にＶY＝−ＶC1＋ＩＲ−ＶC18を印加する。
【００５０】
図８Ｅ及び８Ｆは、上述の図６Ｄ及び６Ｅと本質的には同じであり、抵抗測定の段階３及び事後段階部分を示している。参照すると、段階３（図８Ｅ）中に、コンデンサＣＸ及びＣＹは、直列に接続され、その共通ノードはＶ＋／２にバイアスされる。効果は、（Ｖ＋／２）＋ＩＲの電圧を上部バッファ３１１ａに、及び（Ｖ＋／２）−ＩＲの電圧を下部バッファ３１１ｂに呈示することである。事後段階（図８Ｆ）では、出力バッファ３１１ａ及び３１１ｂは、これらの電圧を差動増幅器３１２の入力に通すために有効にされ、差動増幅器３１２も有効にされる。出力３１５の結果は、２ＩＲのアナログ信号であり、出力３１５は、その後、Ａ／Ｄブロック７４（図３Ｂ）に送信され、Ａ／Ｄブロック７４でデジタル化及び格納される。そこから、マイクロコントローラ３０５は、Ａ／Ｄブロック７４に格納された値をアドレス指定することによってデジタル化値を読み取ることができ、例えば、デジタル化値を２Ｉで割算することにより、電極Ｅ１とＥ２の間の抵抗を判断するためにこれを処理することができる。マイクロコントローラ３０５はまた、上述のように、測定中の減結合コンデンサＣ１８及びＣ１のＡＣ充電によって発生したいずれのＡＣオフセット電圧も減算することができる。
【００５１】
図示されていないが、デイジーチェーンサンプル及び保持回路３１０及び３１０’も、スレーブＩＣ３００’から１つよりも多い電圧をモニタするために使用することができることを理解すべきである。例えば、スレーブＩＣ３００’に現れる２つの電極両方（例えば、電極Ｅ２３及びＥ２４）の間の抵抗を測定する必要がある場合、これらの電極電圧の両方は、マスターＩＣ３００にプルされることになり、これらの電圧を選択するためにスレーブのＭＵＸの両方を同時に使用すること、両方のスイッチＳ１’及びＳ２’を閉じること、及びマスターＩＣ３００のＭＵＸの入力ＩＮ１及びＩＮ２での出力ＯＵＴ１及びＯＵＴ２の両方の選択を伴うことになる。
【００５２】
本発明の特定的な実施形態を図示して説明したが、以上の説明は、本発明をこれらの実施形態に制限するものではないことを理解すべきである。様々な変形及び修正が本発明の精神及び範囲から逸脱することなく実行することができることは当業者には明らかであろう。従って、本発明は、特許請求の範囲によって定義される本発明の精神及び範囲に入ると考えられる代替、修正、及び均等物を含むものとする。
【符号の説明】
【００５３】
１９２  アナログバス
３１０  サンプル及び保持回路
３１１ａ、３１１ｂ  出力バッファ
３１２  差動増幅器
３１５  アナログ信号
【図１Ａ】
0005615980.tif 000002
【図１Ｂ】
0005615980.tif 000003
【図２】
0005615980.tif 000004
【図３Ａ】
0005615980.tif 000005
【図３Ｂ】
0005615980.tif 000006
【図４】
0005615980.tif 000007
【図５Ａ】
0005615980.tif 000008
【図５Ｂ】
0005615980.tif 000009
【図５Ｃ】
0005615980.tif 000010
【図６Ａ】
0005615980.tif 000011
【図６Ｂ】
0005615980.tif 000012
【図６Ｃ】
0005615980.tif 000013
【図６Ｄ】
0005615980.tif 000014
【図６Ｅ】
0005615980.tif 000015
【図７Ａ】
0005615980.tif 000016
【図７Ｂ】
0005615980.tif 000017
【図７Ｃ】
0005615980.tif 000018
【図７Ｄ】
0005615980.tif 000019
【図７Ｅ】
0005615980.tif 000020
【図８Ａ】
0005615980.tif 000021
【図８Ｂ】
0005615980.tif 000022
【図８Ｃ】
0005615980.tif 000023
【図８Ｄ】
0005615980.tif 000024
【図８Ｅ】
0005615980.tif 000025
【図８Ｆ】
0005615980.tif 000026