(57)【特許請求の範囲】
【請求項１】
自己整列式の薄膜トランジスタの製造方法であって、
最初は非導電性である状態切替可能材料からゲートコンタクトを形成するステップと、
ゲートコンタクト領域を絶縁するゲート誘電体層を形成するステップと、
ソース−ドレイン層材料から、ソースコンタクトおよびドレインコンタクトを含むソース−ドレイン層を形成するステップと、
ゲートコンタクト領域の一部に形式のエネルギを与えるステップであって、前記ソースコンタクト及び前記ドレインコンタクトをマスクとして、前記状態切替可能材料における前記ソースコンタクト又は前記ドレインコンタクトによって覆われていない前記ゲートコンタクト領域の露出部分にエネルギを与えて前記露出部分を変質させ、前記状態切替可能材料の前記露出部分を非導電状態から導電状態に変えて、前記ゲートコンタクト領域の前記露出部分をゲートコンタクトにするステップと、
前記ソースコンタクトと前記ドレインコンタクトとの間に半導体材料の半導体層を形成するステップとを含む、方法。
【請求項２】
請求項１に記載の方法において、前記各形成ステップのうち、少なくともいくつかのステップは、ジェット印刷、圧電印刷、音響印刷、オフセット印刷、グラビア印刷、またはフレキソ印刷のうちの少なくとも１つの印刷方法を含む方法。
【請求項３】
請求項１に記載の方法において、ボトムゲート型ＴＦＴまたはトップゲート型ＴＦＴのいずれかを形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、薄膜構造および薄膜構造の製造方法に関する。より特定的には、本願の概念は、ソースおよびドレインコンタクトをトランジスタゲートに重ならないように形成し、これにより寄生容量およびフィードスルー電圧を削減または削除する薄膜トランジスタに関する。
【背景技術】
【０００２】
本願の各実施形態は、ドレインおよびソースコンタクトとゲートコンタクトとの間の寄生容量を抑えた薄膜トランジスタの製造、より特定的には、アディティブ印刷方法を用いたＴＦＴの製造に有用と考える。このようなＴＦＴは、低コストのディスプレイバックプレーン等の電子デバイスおよび／または部品において有用と考えるが、これに限定するものではない。
【０００３】
アディティブ印刷、アディティブ処理または他の同様の用語は、後続の材料除去工程なく、材料を配置して電子部品に形成する方法をさす。これは典型的な半導体製造方法、すなわち材料堆積後にフォトリソグラフィ、化学および／または蒸気腐食、もしくはその他のサブトラクティブ製造技術等の技術を用いて、材料の選択部分の除去が必要な方法と対称的である。
【０００４】
能動材料のアディティブ印刷は、それぞれの材料を必要な箇所に一工程で堆積し、廃棄される材料は溶剤のみであるという費用効果の高い方法であるため、デバイスの製造方法として望ましいと考えられる。
【０００５】
アディティブ処理およびサブトラクティブ処理に共通するＴＦＴ製造方法の問題点の一つは、ソースおよびドレインコンタクトとゲートコンタクトとの重なりによって生じるＴＦＴ寄生容量の削減または削除が必要なことである。寄生容量の存在は、電子ディスプレイが高いリフレッシュレートで動作できない等のさまざまな問題を生じる。
【０００６】
サブトラクティブ製造方法を用いたＴＦＴの製造に関して、ソース−ドレインコンタクトとゲートコンタクト間の重なりを除去するＴＦＴ自己整列法が多数提案されている。
【０００７】
【特許文献１】米国特許第６，１０７，６４１号
【特許文献２】米国特許第５，７１７，２２３号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
サブトラクティブ処理技術を用いて設計されるＴＦＴには寄生容量の問題があるが、一方、アディティブ印刷処理技術にもある問題がある。これは、アディティブ印刷では、サブトラクティブ領域で用いられる等のリソグラフィで可能な見当精度で各層を見当合わせできないためである。従って、アディティブ印刷ではコンタクトの重なりを比較的大きくしなければならず、これが引いてはＴＦＴ寄生容量を増加させる。
【課題を解決するための手段】
【０００９】
本発明の方法は、自己整列型薄膜トランジスタの形成に用いられる。薄膜トランジスタは、状態切替可能な材料から形成されるゲートコンタクトと、ゲートコンタクトを絶縁する誘電体層とを含む。ソースコンタクトおよびドレインコンタクトを含むソース−ドレイン層はソース−ドレイン材料から形成される。ゲートコンタクト領域の一部はある形式のエネルギに露出させられ、エネルギは状態切替可能材料の一部を非導電性から導電性へと変質させ、導電部分はゲートコンタクトを規定する。ソースコンタクトとドレインコンタクトとの間に半導体材料が形成される。
【発明の効果】
【００１０】
寄生容量およびフィードスルー電圧を削減または削除した薄膜トランジスタを提供する。
【発明を実施するための最良の形態】
【００１１】
アディティブ印刷は、物理的質量を必要とせず、かつ噴射をディジタル制御できるため、電子デバイスのパターニングおよび形成に将来有望な技術である。また製造コストの削減が可能で、かつロール・ツー・ロール処理が可能である。この種の処理は、既存の多数の各種印刷技術、例えばジェット印刷システム、圧電印刷システム、音響印刷システム、ならびにオフセット印刷、グラビア印刷、フレキソ印刷等によって実現できる。
【００１２】
アディティブ印刷において大きな関心を集めているのは、低コストＴＦＴの製造である。その一方法として、ＴＦＴを形成する大半またはすべての層についてアディティブ印刷を用いるやり方がある。
【００１３】
だが上述のとおり、ＴＦＴに関して一般的に生じる問題、ただし印刷ＴＦＴおよびＴＦＴアレイについては特に問題となるのは、寄生容量、および寄生容量の削除または可能な限り低減したいという希望である。
【００１４】
一実施例では、寄生容量はソースおよびドレインコンタクトとゲートコンタクトとの重なりによって発生する。印刷技術はフォトリソグラフィと比較して層間の見当合わせ能力がはるかに劣り、このため印刷動作中により大きな重なりを生じてしまう。
【００１５】
図１および図２に、ソースおよびドレインコンタクトとゲートコンタクト間の重なりによって生じる寄生容量の概念を示す。図１は、基板１２上に薄膜トランジスタ（ＴＦＴ）１０が形成された一般的なボトムゲート型トランジスタ構造を示し、これは基板１２上に形成されたゲートコンタクト１４と、ゲート誘電体層１６と、ドレインコンタクト１８と、ソースコンタクト２０とを含み、ドレインコンタクト１８とソースコンタクト２０間にチャネル２２が形成される。既存の製造技術の精度の低さのため、ソース−ドレインコンタクトの重なり領域２４，２６が存在する。
【００１６】
図２は、寄生容量の概略図である。表示用または検知用の電池（セル）３０にＴＦＴ３２が設けられ、これがセルのアドレス指定を行うスイッチとして機能する。ＴＦＴ３２のゲート３４はゲートライン４０に接続され、ＴＦＴ３２のドレイン３６はデータライン４２に接続される。ＴＦＴ３２のソース３８は、一般に画素４６と称するセンサ装置（図示しないがｐ−ｉ−ｎ型光検出器等）またはディスプレイ装置（図示しないが液晶層構造等）のいずれかに接続される。
【００１７】
図１に示す重なり２４および２６が、キャパシタ４４で示すソース−ゲート間の寄生容量の原因である。この寄生容量は画素電極上でフィードスルー電圧を生じ、ディスプレイの種類によっては画像品質の劣化、例えば画像のフリッカー（オフからオンへの切替時の精度の悪さ）、およびスティッキング（オンからオフへの切替時の精度の悪さ）を生じる。センサ装置の場合、寄生容量は読出しノイズを生じる。また、重なりはアレイ全体にわたってセルごとに異なりうる（基板の変形、リソグラフィの解像度等）ため、同様にフィードスルー電圧もセルごとに異なりうる。
【００１８】
寄生容量の問題はフィードスルー電圧に関連するものである。バックプレーンはゲート電圧を印加してＴＦＴを起動させることによって動作する。データラインには画素へと進むデータ電圧が印加される。ゲート電圧を切ると、寄生容量によって、寄生容量ＣPRと画素容量ＣPIXの比ＦPで概ね与えられる割合だけ画素上の電圧が低減される。
ＦP＝ＣPR／ＣPIX
【００１９】
データ電圧３０Ｖを印加すると、比率ＦPは０．１、電圧降下は約３Ｖとなり、これはディスプレイの動作を維持できるだけ十分小さい。従って、所与の寄生容量についてフィードスルー電圧を制御するには、比率ＦPが十分小さくなるまで画素容量を増大させることである。
【００２０】
だが画素容量を増大させると、画素の充電速度が遅くなる。画素の充電に必要な時間は
ＴCH＝Ｎ．Ｒ．ＣPIX
である。ここでＲはスイッチオン時のＴＦＴの抵抗、Ｎは一般的には３〜５の数である。従って、上記のフィードスルー電圧の問題の解決策は、切替時間を長くしすぎてしまう可能性がある。この問題は、特にトランジスタに有機材料を用いる印刷トランジスタの場合によくない。なぜならこのようなＴＦＴは移動度が低い場合が多く、これがＴＦＴの抵抗を増大させ、ひいては切替時間を長くしてしまうためである。
【００２１】
ＴＦＴの寄生容量の問題の解決には、いくつかの方法が提案されている。
１．フォトリソグラフィを利用して層間の見当合わせの精度を向上させることにより、
問題を回避する。ただしこの方法は高価であり、印刷技術を用いる目的はフォト
リソグラフィよりも製造コストを抑えることである。
２．移動度の高いＴＦＴ半導体を使用してＲと充電時間を低減する。ただし印刷可能な
高移動度の材料はこれまで発見されていない。
３．ＴＦＴ中のソース−ドレイン間隔（チャネル長）を削減できれば、
Ｒが小さくなり、問題を抑えることができる。この方法は、残りの工程ステップを
印刷で行う方法において、短いチャネル長をパターニングすることで実現されて
いる。この方法は有用だが、ただしパターニングステップがかなり複雑で、
かつ有意な寄生容量がなお存在する。
【００２２】
このため、寄生容量を削減または削除する他の方法が有益と考えられる。ここで本願の一実施形態を参照すると、寄生容量は自己整列式のゲートコンタクトをもつＴＦＴを製造することによって削除できる。提案するこの構造をボトムゲート型ＴＦＴに適用した様子を図３Ａ〜図３Ｅに示す。
【００２３】
図３Ａは、ＴＦＴゲートコンタクト形成予定箇所の近傍に、状態切替可能なゲートコンタクト材料５２でゲートコンタクト領域を形成した様子を示す。この状態切替可能なゲートコンタクト材料５２は、一実施形態では光または温度によって切替可能な材料を印刷した層であり、印刷および／または堆積後は非導電性である。
【００２４】
次に図３Ｂは、ＰＥＣＶＤ堆積によってポリマー溶液から、または他の便利な技術によって、ゲート誘電体層５４を状態切替可能コンタクト材料５２および基板５０上に形成した様子を示す。材料が光切替可能な材料である状態切替方法では、ゲート誘電体層５４は透明である。
【００２５】
その後、図３Ｃに示すように、ドレインコンタクト５６およびソースコンタクト５８を誘電体層５４上に形成する。ドレインコンタクト５６およびソースコンタクト５８はそれぞれ、例えばナノ粒子の金属溶液、種類の異なる金属、または適切な材料等を用いて印刷できる。ドレインコンタクト５６およびソースコンタクト５８は、本願の一実施形態に従う自己整列方法においてマスクとなる。
【００２６】
図３Ｄに示す次のステップでは、ゲートコンタクト状態切替可能材料５２を、エネルギ源６０等の装置によって生成される一形式のエネルギに露光し、露光により材料５２を導電性にする。より特定的には、状態切替可能材料５２の露光部分６２は導電性となり、一方、未露光部分６４は非導電性のままとなる。図３Ｄに示すように、この工程により、ドレインコンタクト５６およびソースコンタクト５８とゲートコンタクト５２との間の重なりは削除される。
【００２７】
本実施形態では、エネルギ源６０は状態切替可能材料を上方から照射する光源であり、これによりソースコンタクトとドレインコンタクト間の空間を露光して材料を導電性にし、かつ不透明なソースおよびドレインコンタクトの下方部分は未露光で絶縁体のままとなる。ただし、これ以外のエネルギ形式を用いてもよいことを理解されたい。さらに、可視光、紫外線および赤外線、Ｘ線およびマイクロ波等の異なるスペクトルの光を用いてもよい。
【００２８】
最後に図３Ｅに示すように、ソース−ドレイン領域間のチャネルにＴＦＴ半導体材料６６が形成され、ＴＦＴ６８となる。
【００２９】
次に図４Ａ〜図４Ｄには、自己整列式トップゲート型ＴＦＴの形成に関して、本願の教示に従う一実施形態を示す。まず図４Ａでは、基板７０の表面にドレインコンタクト７２およびソースコンタクト７４が形成される。本実施形態では、ドレインコンタクト７２およびソースコンタクト７４は、コンタクトの印刷等の多数の処理技術で形成できる。また本実施形態では、基板７０はある波長において透明となるように選択された材料から形成できる。
【００３０】
次に図４Ｂに示すように、ドレインコンタクト７２とソースコンタクト７４間のチャネルに半導体材料７６を堆積する。本願に従ういくつかの実施形態では、半導体材料７６は透明である。
【００３１】
図４Ｃでは、ドレインコンタクト７２、ソースコンタクト７４、および半導体材料７６を覆って誘電体材料７８を形成する。半導体材料７６と同様に、誘電体材料７８は、本明細書に記載する各種実施形態においてＩＴＯ等の透明材料から形成される。
【００３２】
次に、図４Ｄに示すように、誘電体材料７８上面のゲートコンタクト形成予定箇所に正しく関連づけられた位置に、状態切替可能材料８０を印刷またはそれ以外の態様で堆積する。図４Ｄに示すように、ドレインコンタクト７２の一部とソースコンタクト７４の一部とが、それぞれ状態切替可能材料８０の一部に重なるドレインオーバラップ領域８２およびソースオーバラップ領域８４が存在する。
【００３３】
ドレインコンタクト７２とソースコンタクト７４はともに不透明で、従って状態切替可能材料８０に対してマスクとして機能する。
【００３４】
この構造を実現することにより、図４Ｅに示すように、エネルギ源８６がエネルギを発すると、このエネルギは透明基板７０を通過し、かつ透明な半導体材料７６および透明な誘電体７８を通過して、状態切替可能材料８０の露光部分に当射する。露光部分８８は導電性となり、一方、不透明なドレインコンタクト７２およびソースコンタクト７４によってエネルギ源８６のビームからブロックされた状態切替可能材料８０の部分９０は、非導電性のままとなる。上記の工程によりトップゲート型ＴＦＴ９２が形成される。当然ながら、用途によっては、上層をなんらかの保護層、特に変成した状態切替可能材料等で覆ってＴＦＴ９２の完全性を保護するのが望ましい場合もある。
【００３５】
上述したボトムゲート型およびトップゲート型の自己整列ＴＦＴを形成する各工程を複数のＴＦＴの形成に拡張して、ＴＦＴアレイを形成できる。例えば図５には、一般的なディスプレイバックプレーンにおける印刷自己整列式ボトムゲート型ＴＦＴ群を表す構造を示す。本実施形態では、ＴＦＴはすでに述べたボトムゲート型ＴＦＴ、例えば図３Ａ〜図３Ｅのところで説明した等のＴＦＴに形成される。ただしこれらの図のところで説明した工程ステップに加えて、例えばアディティブ印刷工程等によってゲートアドレス線１００を形成する工程ステップが加えられ、ここでは例えばナノ粒子金属溶液または異なる金属を用いて、ゲートコンタクトと作動的に接触するアドレス線１００を形成できる。同様に、アレイを形成するには、ＴＦＴソースコンタクトおよびドレインコンタクトについて上述した工程中に、データアドレス線１０２を形成する。この場合もやはり、データアドレス線はナノ粒子金属または異なる金属または他の適当な材料を用いて、アディティブ印刷法によって形成できる。
【００３６】
また、ゲートコンタクト５２、ドレインコンタクト５６、およびソースコンタクト５８に加えて、図５に提示する構造はソースコンタクト５８と接する画素パッド１０４を含む。図中、半導体材料層６６も示す。
【００３７】
上記の技術を用いれば、自己整列工程によって、ゲートアドレス線１００、ゲートコンタクト５２、ドレインコンタクト５６、およびソースコンタクト５６の見当合わせを非常にゆるくできる。ゲートコンタクト材料について確実に必要な唯一の条件は、ゲートアドレス線１００同士の間では連続パスを形成しないが、データ線１０２同士の間では連続パスを形成してもよいことである。なぜなら、この材料は露光領域においてのみ導電性をもち、下方のソースおよびドレインコンタクトまたはデータアドレス線では導電しないためである。
【００３８】
上記の技術により、ドレイン／ソースとゲート間の重なりによる寄生容量はほぼ完全に除去され、これにより画素容量増大の必要性が低減される。従って、ＴＦＴアレイは、高移動度の材料を必要とせず高速リフレッシュレートを持つため、より広範な材料を利用できる。
【００３９】
ＴＦＴチャネルに固有の容量があるため、フィードスルー電圧の成分はまだ存在する。これを削減するにはチャネル長を縮小すればよく、これは層間見当合わせではなくドロップ配置によって制御されるので、一般には印刷で行うことができる。１０〜１５マイクロメートル程度の適度に短いチャネル長の印刷は現在の技術で可能であり、自己整列工程で高いリフレッシュレートが得られる。
【００４０】
上述のようにゲートコンタクトにより注目すると、ゲートコンタクト材料に一番必要な条件は、堆積時は非導電性だが自己整列工程中に導電状態へと変化できることである。一般的な導電性の条件は、画素の設計、ＴＦＴの構成、およびリフレッシュレートの条件によって異なるが、推定可能である。例えば１０００本のゲートアドレス線をもつ映像レート（６０Ｈｚ）のディスプレイを考える。各ゲート線は１６マイクロ秒ごとにアドレス指定されるため、ゲートは５〜１０マイクロ秒で切替が必要である。導電状態のＲＣ時間定数はこの値より十分に小さくなければならず、かつ絶縁状態のＲＣ時間定数はこの値よりかなり大きくなければならない。推定のため導電時間定数を１マイクロ秒、非導電時間定数を１００マイクロ秒とする。チャネル長１０〜２０マイクロメートル、Ｗ／Ｌ値１０のＴＦＴの場合、容量は約１ｐＦである。従ってこれらの値では、導電状態の抵抗はわずか１メガオーム、非導電状態の抵抗は最低約１００メガオームとなるはずである。
【００４１】
この計算からわかることは、抵抗の変化は係数１００超となる必要はなく、かつ導電状態の導電率は金属でなくドープされた半導体または導電性ポリマーに従って比較的低くてもよいということである。このため、様々な材料系が材料候補となる。
【００４２】
ゲートコンタクト材料（すなわち状態切替可能材料）に使用可能な材料の一つに銀ハロゲン化物があり、これらは写真のベースとして周知の物質で、感光性があり、材料を銀粒子に分解し、これにより導電膜を形成する。銀ハロゲン化物のいくつかは可溶性であり、このため溶液から印刷できる。
【００４３】
ゲートコンタクト材料に適した他の状態切替可能材料のグループは、ある種のポリマー群でもよい。特定的には、照射によって材料の構造を変化させることにより、ポリマーの導電性が光に誘発されて変化することが報告されている。導電性の変化等、光が構造を変化させるポリマー材料のＵＶ硬化については多数の情報がある。ポリマーの他の利点は、一般に溶液から簡単に印刷できることである。
【００４４】
このようなポリマーについて記載されている文献を以下に記す。
（１）Ｅ．ＫｉｍおよびＨｙｏ  Ｗｏｎ  Ｌｅｅ，Ｐｈｏｔｏ−ｉｎｄｕｃｅｄ  ｅｌｅｃｔｒｉｃａｌ  ｓｗｉｔｃｈｉｎｇ  ｔｈｒｏｕｇｈ  ａ  ｍａｉｎｃｈａｉｎ  ｐｏｌｙｍｅｒ，  Ｊ．Ｍａｔｅｒ．Ｃｈｅｍ．，２００６，１６，１３８４−１３８９
（２）Ｘ．Ｇｕｏ，Ｄ．Ｚｈａｎｇ，Ｇ．Ｙｕ，Ｍ．Ｗａｎ，Ｊ．Ｌｉ，Ｙ．Ｌｉｕ，Ｄ．Ｚｈｕ，  Ｒｉｖｅｒｓｉｂｌｅ  Ｐｈｏｔｏｒｅｇｕｌａｔｉｏｎ  ｏｆ  ｔｈｅ  Ｅｌｅｃｔｒｉｃａｌ  Ｃｏｎｄｕｃｔｉｖｉｔｙ  ｏｆ  Ｓｐｉｒｏｐｙｒａｎ−Ｄｏｐｅｄ  Ｐｏｌｙａｎｉｌｉｎｅ  ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｒｅｃｏｒｄｉｎｇ  ａｎｄ  Ｎｏｎｄｅｓｔｒｕｃｔｉｖｅ  Ｐｒｏｃｅｓｓｉｎｇ，  Ａｄｖａｎｃｅｄ  Ｍａｔｅｒｉａｌｓ，Ｖｏｌｕｍｅ１６，Ｉｓｓｕｅ７，Ｐａｇｅｓ６３６−６４０
【００４５】
状態切替可能なゲートコンタクト材料として使用できるさらに他の物質は、感光性があり、かつ導電性を変更できることが公知のＺｎＯ等の無機半導体である。ＺｎＯおよびその他のいくつかの無機物質は可溶性で、溶液から印刷できる。他の材料の分類は、適度な温度に加熱することにより状態切替可能となることが公知の無機カルコゲナイトアロイである。
【００４６】
前述の考察に加えて記載しておくべきことは、いったん導電性が切替えられると、導電性は低導電状態に緩和せず、かつソースおよびドレイン金属下の被覆されていない材料がその使用中に材料を導電性にする光に露光されないことが望ましい。このため状態切替材料の感度が高すぎないのが好適である。製造時に光強度を高くすることは簡単なので、もし材料の感度が低ければ、使用時に周囲光によって材料は変換されない。可視光ではなくＵＶ光に対する感光性も好適である。
【００４７】
使用時に材料を変換しないという条件は、ディスプレイの種類によっても異なる。電気泳動インク等を用いる反射ディスプレイの場合、ディスプレイの下側は不透明材料で覆われ、強い光を決して受けないようになっている。しかし液晶ディスプレイの場合は、背後からの照射があるため、透明画素パッドが必要である。この場合、ゲートコンタクト材料を導電状態に変えることなくディスプレイを可視光で動作できるため、ＵＶ露光が望ましい。
【００４８】
ゲートコンタクト材料を変換するには他の方法も可能である。ソフトＸ線を用いる場合、印刷した銀がこの光に対する良好なマスクとなる。変化はイオン注入によって生じるが、この方法を実施するには費用がかかる。ＩＲ光による局所加熱によって変化を生じさせることもでき、この場合はソース−ドレインコンタクトが光を反射し、透明チャネル以外での加熱を防止する。
【００４９】
先に述べたが、本発明の概念である自己整列式ＴＦＴの使用法の一つはＴＦＴアレイに関するものである。以下にこの装置についてさらに説明する。
【００５０】
薄膜トランジスタによって制御される画素アレイは、多種類のイメージスキャナおよび大型ディスプレイの基本構造単位である。従来のアレイ設計では、スキャンドライバがＴＦＴのゲートを制御して、データラインを介して各画素との間で信号の送受信を行う。図６に示すように、画素センサ群１１０が行列状に配置されてアレイを形成する。画素センサの各列１１２は１本のゲート線１１４を共有し、画素センサの各行１１４は１本のデータ線１１８を共有する。ＴＦＴ１２０は各ゲート線１１４とデータ線１１８との交点に位置するので、各ＴＦＴ１２０は、画素センサ／ディスプレイ要素１１０、ゲート線１１４、およびデータ線１１８にそれぞれ接続される。従って、従来設計では画素構造１２２はゲート線、データ線、画素センサ／ディスプレイ要素、および多少の余白部分からなる。
【００５１】
他構造のＴＦＴアレイおよび他種類のＴＦＴも可能であり、かかる構造および種類は本願の教示に従って用いることができる。
【００５２】
このようなアレイは、他の能動電子部品のうち、各種イメージングディスプレイ装置で用いられるディスプレイバックプレーン等の製品で使用できる。
【００５３】
最後に、上記ではアディティブ印刷によるＴＦＴの製造について説明したが、次に図７および図８を参照して、上述したアディティブ印刷方法に従って製造したＴＦＴの側面図を示す。より特定的には、図７は、印刷装置１４０によって半導体材料１４２を印刷して、ドレインコンタクト１４６、ソースコンタクト１４８、およびすでに定位置にある（すなわちアディティブ印刷工程によって形成済みの）ゲートコンタクト１５０を有するボトムゲート型ＴＦＴ１４４を形成している様子を示す。上記の実施形態と同様、ゲートコンタクト１５０は状態切替可能材料から形成される。この時点では、ゲートコンタクト１５０の材料の一部は導電状態に変えられており、一方、ドレインおよびソースコンタクト１４６，１４８下の領域は非導電性のままである。上記の実施形態とは少し異なるが、図８に示すように、このボトムゲート型ＴＦＴは誘電体層１５４の上にオクタデシルトリクロロシラン（ＯＴＳ）等の材料からなる自己組立式単独層１５２を含み、これは状態切替材料の変更後に追加してもよい。ＯＴＳ層の目的は、特に半導体材料１４２が有機半導体である場合に、半導体材料の性能を改善することである。ゲート１５０および誘電体層１５４の一部は基板１５６上に配置する。本図にはアドレス線、データ線、および画素コンタクトは示さないが、上記の実施形態で説明したのと同様に形成される。
【００５４】
印刷ヘッド１４０は、ジェット印刷ヘッドシステム、圧電印刷ヘッドシステム、または音響印刷ヘッドシステム等のアディティブ印刷条件を満たすシステムの一部として構成してもよい。
【００５５】
上記の説明は、特にディスプレイバックプレーンのソース−ドレイン層について、能動部品製造方法において同一層に異なる材料を用いるという概念を教示している。ただし、このような概念はバックプレーンの他層または他の能動装置、例えばＸ線画像形成装置、ＲＦＩＤタグ、ＴＦＴフィルタ、ＬＣＤカラーフィルタ、ＰＬＥＤディスプレイ等に適用してもよい。この技術は低コストで１つの層を印刷できる場合に適用でき、これには層を２つ以上の部分に分離して、そのうち一つの部分だけに高価な材料を必要とし、層の印刷は２つ以上の工程に分けることができる。
【００５６】
上記の説明はＴＦＴのアディティブ印刷に関して特に説明したものであり、その理由はアディティブ印刷には寄生容量の重大な問題があり、そのため上述のとおり本願を適用することによって大幅な改善が得られるからである。ただし寄生容量の改善は、フォトリソグラフィを用いる従来の処理、またフォトリソグラフィと印刷とを組み合わせた方法を用いてＴＦＴアレイを製造した場合でも得られる。さらに、本願に記載する技術は、見当合わせ精度は低いが費用が安いという利点のあるフォトリソグラフィ装置を用いても高性能ディスプレイの製造が可能である。
【図面の簡単な説明】
【００５７】
【図１】ゲートコンタクトとドレインおよびソースコンタクトとの間に重なりがある既存のボトムゲート型ＴＦＴの図である。
【図２】ＴＦＴ内部の寄生容量を示す図である。
【図３】Ａ〜Ｅは、本願の概念に従う自己整列式ボトムゲート型ＴＦＴを製造する工程ステップを示す図である。
【図４】Ａ〜Ｅは、本願の概念に従う自己整列式トップゲート型ＴＦＴを製造する工程ステップを示す図である。
【図５】アレイ中でＴＦＴ間を接続するゲートラインおよびデータラインを含むＴＦＴアレイの一部を示す。
【図６】本願のＴＦＴに従って形成できるＴＦＴアレイの第１実施形態を示す図である。
【図７】本願で使用可能な、アディティブ印刷方法を用いてＴＦＴを構成する実行中の方法を示す図である。
【図８】図７の一部を拡大した図である。
【符号の説明】
【００５８】
５０  基板、５４  誘電体層、５６  ドレインコンタクト、５８  ソースコンタクト、６０  エネルギ源、６２  ゲートコンタクト、６６  半導体材料、６８  薄膜トランジスタ。
【図１】
0005484719.tif 000002
【図２】
0005484719.tif 000003
【図３】
0005484719.tif 000004
【図４】
0005484719.tif 000005
【図５】
0005484719.tif 000006
【図６】
0005484719.tif 000007
【図７】
0005484719.tif 000008
【図８】
0005484719.tif 000009