(57)【特許請求の範囲】
【請求項１】
光電変換部をそれぞれ含む複数の画素が配列された画素配列領域と前記画素配列領域の周辺に配された周辺領域とを有する光電変換装置であって、
半導体基板の上に配され、前記画素配列領域の配線層の数よりも前記周辺領域の配線層の数が多い多層配線構造と、
前記画素配列領域における前記多層配線構造の上に配された複数の層内レンズと、を備え、
前記複数の層内レンズのそれぞれは、
前記半導体基板の表面から離れる方向へ膨出した曲面を含む上面を有する第１の絶縁体と、
前記第１の絶縁体の上に配され、前記第１の絶縁体より高い屈折率を有し、前記第１の絶縁体の前記曲面に沿った曲面を含む上面を有する第２の絶縁体と、を含み、
前記複数の層内レンズのそれぞれにおける前記第１の絶縁体と、前記多層配線構造における前記周辺領域の層間絶縁膜とは、同じ材料で形成されている
ことを特徴とする光電変換装置。
【請求項２】
前記複数の層内レンズのそれぞれにおける前記第１の絶縁体と、前記多層配線構造における前記周辺領域の層間絶縁膜とは、シリコン酸化物からなる
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記第１の絶縁体は、前記光電変換部の上方に設けられている
ことを特徴とする請求項１又は２に記載の光電変換装置。
【請求項４】
前記第２の絶縁体は、前記第１の絶縁体の前記曲面の全体を覆っている
ことを特徴とする請求項１から３のいずれか１項に記載の光電変換装置。
【請求項５】
光電変換部をそれぞれ含む複数の画素が配列された画素配列領域と前記画素配列領域の周辺に配された周辺領域とを有する光電変換装置であって、
半導体基板の上に配され、前記画素配列領域の配線層の数よりも前記周辺領域の配線層の数が多い多層配線構造と、
前記画素配列領域における前記多層配線構造の上に配された複数の層内レンズと、を備え、
前記複数の層内レンズのそれぞれは、
前記半導体基板の表面に垂直な面に沿った断面が矩形の第１の絶縁体と、
前記第１の絶縁体の上に配され、前記第１の絶縁体より高い屈折率を有し、前記断面が矩形の前記第１の絶縁体の側面および上面にそれぞれ沿った側面および上面を有する第２の絶縁体と、を含み、
前記複数の層内レンズのそれぞれにおける前記第１の絶縁体と、前記多層配線構造における前記周辺領域の層間絶縁膜とは、同じ材料で形成されている
ことを特徴とする光電変換装置。
【請求項６】
前記画素配列領域における最上の配線層と前記周辺領域における最上の配線層とを覆う保護膜をさらに備え、
前記第２の絶縁体と前記保護膜とは、同じ材料で形成されている
ことを特徴とする請求項１から５のいずれか１項に記載の光電変換装置。
【請求項７】
前記第２の絶縁体と前記保護膜とは、シリコン窒化物からなる
ことを特徴とする請求項６に記載の光電変換装置。
【請求項８】
前記複数の層内レンズのそれぞれは、前記第１の絶縁体と前記第２の絶縁体との間に反射抑制膜をさらに含む
ことを特徴とする請求項１から７のいずれか１項に記載の光電変換装置。
【請求項９】
請求項１から８のいずれか１項に記載の光電変換装置と、
前記光電変換装置の撮像面へ像を形成する光学系と、
前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部と、を備えたことを特徴とする撮像システム。
【請求項１０】
光電変換部をそれぞれ含む複数の画素が配列された画素配列領域と前記画素配列領域の周辺に配された周辺領域とを有する光電変換装置の製造方法であって、
半導体基板の上方における前記画素配列領域及び前記周辺領域に絶縁層を形成する第１の工程と、
前記絶縁層をパターニングすることにより、前記画素配列領域における第１の絶縁体と、多層配線構造における前記周辺領域の最上の層間絶縁膜とを形成する第２の工程と、
前記第１の絶縁体の上に、前記第１の絶縁体より高い屈折率を有した材料で第２の絶縁体を形成する第３の工程と、を含み、
前記第２の工程で形成される前記第１の絶縁体は、前記半導体基板の表面から離れる方向へ膨出した曲面を含む上面を有し、
前記第３の工程で形成される前記第２の絶縁体は、前記第１の絶縁体の前記曲面に沿った曲面を含む上面を有し、
前記第１の絶縁体および前記第２の絶縁体によって層内レンズが構成される
ことを特徴とする光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、撮像システム、及び光電変換装置の製造方法に関する。
【背景技術】
【０００２】
近年、光電変換装置としてＭＯＳトランジスタを用いたＭＯＳ型光電変換装置が盛んに開発されている。そのような光電変換装置において多画素化にともなう画素寸法の縮小化が進んでいる。画素寸法の縮小化が進むと、配線層の開口面積や各画素における光電変換部（例えば、フォトダイオード）の受光面の面積が小さくなるため、光電変換部の感度が低下する可能性がある。光電変換部の感度の低下を抑制するため、光電変換部とオンチップレンズとの間にさらにレンズとして機能する層内レンズを形成することがある。また、配線層の膜厚はプロセスルールに制限されるため、受光面における配線層の開口のアスペクト比が高くなってしまう。
特許文献１には、光電変換部の層間膜の膜厚を周辺回路部の保護膜を含む層間膜の膜厚より薄く形成して、受光部とオンチップレンズとの距離を短くすることで、オンチップレンズの集光効率を向上させる構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１５０８４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一方、特許文献１には、層内レンズの製造方法については検討されていない。
【０００５】
本発明の目的は、複数の層内レンズと多層配線構造とを少ない工程で製造することに適した光電変換装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の１つの側面に係る光電変換装置は、光電変換部をそれぞれ含む複数の画素が配列された画素配列領域と前記画素配列領域の周辺に配された周辺領域とを有する光電変換装置であって、半導体基板の上に配され、前記画素配列領域の配線層の数よりも前記周辺領域の配線層の数が多い多層配線構造と、前記画素配列領域における前記多層配線構造の上に配された複数の層内レンズと、を備え、前記複数の層内レンズのそれぞれは、前記半導体基板の表面から離れる方向へ膨出した曲面を含む上面を有する第１の絶縁体と、前記第１の絶縁体の上に配され、前記第１の絶縁体より高い屈折率を有し、前記第１の絶縁体の前記曲面に沿った曲面を含む上面を有する第２の絶縁体と、を含み、前記複数の層内レンズのそれぞれにおける前記第１の絶縁体と、前記多層配線構造における前記周辺領域の層間絶縁膜とは、同じ材料で形成されていることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、複数の層内レンズと多層配線構造とを少ない工程で製造することに適した光電変換装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る光電変換装置の構成を示す図。
【図２】実施形態に係る光電変換装置の断面構成を示す図。
【図３】実施形態に係る光電変換装置の製造方法を示す図。
【図４】実施形態の変形例に係る光電変換装置の断面構成を示す図。
【図５】実施形態の変形例に係る光電変換装置の断面構成を示す図。
【図６】実施形態に係る光電変換装置を適用した撮像システムの構成図。
【発明を実施するための形態】
【０００９】
実施形態に係る光電変換装置８００の概略構成を、図１を用いて説明する。図１（Ａ）は、光電変換装置８００の構成を示す図である。図１（Ｂ）は、画素８１１の構成を示す図である。光電変換装置８００は、画素配列領域ＰＡＲと周辺領域ＰＰＲとを有する。画素配列領域ＰＡＲには、画素配列ＰＡが配されている。周辺領域ＰＰＲには、画素配列ＰＡを制御するための回路が配されている。画素配列ＰＡを制御するための回路は、例えば、垂直走査回路８１３、信号処理回路８１２、及び水平走査回路８１４を含む。
【００１０】
具体的には、画素配列ＰＡでは、複数の画素８１１が２次元的に（行に沿った方向及び列に沿った方向に）配列されている。図１（Ａ）には、３行３列の画素８１１で画素配列ＰＡが構成された場合が例示的に示されている。なお、画素配列ＰＡでは、複数の画素８１１が１次元的に配列されていて良い。また、画素とは、１つの光電変換部で発生した信号を読み出すための構成要素の集まりの単位を示すものとする。隣接する光電変換部において、画素の構成要素を共有することも可能であるが、この場合にも１つの光電変換部の信号を読み出すための構成要素の集まりの単位を画素と呼ぶことにする。
【００１１】
画素配列ＰＡにおける各画素８１１は、図１（Ｂ）に示すように、光電変換部１１２、転送部２、電荷電圧変換部３、リセット部４、出力部５、及び選択部６を含む。光電変換部１１２は、受けた光に応じた電荷を発生させる。光電変換部１１２は、例えば、フォトダイオードである。転送部２は、光電変換部１１２で発生した電荷を電荷電圧変換部３へ転送する。転送部２は、例えば、転送トランジスタであり、後述の垂直走査回路８１３からアクティブレベルの転送制御信号をゲートに受けた際にオンすることにより、光電変換部１１２で発生した電荷を電荷電圧変換部３へ転送する。電荷電圧変換部３は、転送された電荷を電圧に変換する。電荷電圧変換部３は、例えば、フローティングディフュージョンである。リセット部４は、電荷電圧変換部３をリセットする。リセット部４は、例えば、リセットトランジスタであり、垂直走査回路８１３からアクティブレベルのリセット制御信号をゲートに受けた際にオンすることにより、電荷電圧変換部３をリセットする。出力部５は、電荷電圧変換部３の電圧に応じた信号を信号線ＳＬへ出力する。出力部５は、例えば、増幅トランジスタであり、信号線ＳＬに接続された電流源負荷ＣＳとともにソースフォロワ動作を行うことにより、電荷電圧変換部３の電圧に応じた信号を信号線ＳＬへ出力する。すなわち、出力部５は、リセット部４により電荷電圧変換部３がリセットされた状態で、電荷電圧変換部３の電圧に応じたノイズ信号を信号線ＳＬへ出力する。出力部５は、転送部２により光電変換部１１２の電荷が電荷電圧変換部３へ転送された状態で、電荷電圧変換部３の電圧に応じた光信号を信号線ＳＬへ出力する。選択部６は、画素８１１を選択状態／非選択状態にする。選択部６は、例えば、選択トランジスタであり、垂直走査回路８１３からアクティブレベルの選択制御信号をゲートに受けた際にオンすることにより、画素８１１を選択状態にする。選択部６は、例えば、垂直走査回路８１３からノンアクティブレベルの選択制御信号をゲートに受けた際にオフすることにより、画素８１１を非選択状態にする。
【００１２】
なお、各画素８１１は、選択部６が省略された構成であっても良い。選択部６が省略された構成では、リセット部４が画素８１１を選択状態／非選択状態にする。この場合、リセット部４は、第１の電位（例えば、Ｈレベル）がドレインに供給され、アクティブレベルのリセット制御信号がゲートに供給された際にオンして電荷電圧変換部３を第１の電位にリセットすることにより、画素８１１を選択状態にする。リセット部４は、第２の電位（例えば、Ｌレベル）がドレインに供給され、アクティブレベルのリセット制御信号がゲートに供給された際にオンして電荷電圧変換部３を第２の電位にリセットすることにより、画素８１１を非選択状態にする。ここで、リセット部４がリセットすべき電位は垂直走査回路８１３が制御する。
【００１３】
垂直走査回路８１３は、画素配列ＰＡを垂直方向（列に沿った方向）に走査することにより、画素配列ＰＡにおける信号を読み出すべき行（読み出し行）を選択し、選択された読み出し行から信号が複数の信号線ＳＬへ出力されるようにする。垂直走査回路８１３は、例えば、垂直シフトレジスタを含む。
【００１４】
信号処理回路８１２は、読み出し行から複数の信号線ＳＬを介して出力された信号を処理する。例えば、信号処理回路８１２は、列ごとに、読み出し行から異なるタイミングで信号線ＳＬへ出力されたノイズ信号と光信号とをそれぞれ増幅する処理を行う。あるいは、例えば、信号処理回路８１２は、列ごとに、読み出し行から異なるタイミングで信号線ＳＬへ出力されたノイズ信号と光信号との差分をとることによりノイズ信号が除去された画像信号を生成するＣＤＳ処理を行ってもよい。あるいは、例えば、信号処理回路８１２は、読み出し行から出力された複数列の信号における垂直走査回路８１３により選択された各列の信号を順次に出力線８１５へ出力するパラレル−シリアル変換処理を行っても良い。あるいは、例えば、信号処理回路８１２は、読み出し行から出力された各列の信号をＡ／Ｄ変換するＡ／Ｄ変換処理を行ってもよい。
【００１５】
水平走査回路８１４は、信号処理回路８１２を水平方向（行に沿った方向）に走査することにより、信号処理回路８１２に保持された各列の信号が順次に出力線８１５へ出力されるようにする。水平走査回路８１４は、例えば、水平シフトレジスタを含む。
【００１６】
次に、実施形態に係る光電変換装置８００の断面構成を、図２を用いて説明する。図２では、説明の簡略化のために、画素配列領域ＰＡＲにおける１画素に対応した構成と周辺領域ＰＰＲにおける１つのトランジスタに対応した構成とを並べて示している。
【００１７】
光電変換装置８００は、図２に示すように、半導体基板ＳＢ、多層配線構造ＭＬ、複数の層内レンズＩＬ、及び保護膜１２１を備える。なお、実際には、複数の層内レンズＩＬ、及び保護膜１２１の上には、下部平坦化膜、カラーフィルタ層、上部平坦化膜、及び複数のマイクロレンズなどがさらに配されるが、簡略化のため、図２における図示及び説明を省略している。
【００１８】
半導体基板ＳＢには、画素配列領域ＰＡＲにおいて複数の光電変換部１１２が配されている。例えば、半導体基板ＳＢには、複数の画素８１１の配列に対応して、複数の光電変換部１１２が２次元的に（行に沿った方向及び列に沿った方向に）配列されている。光電変換部１１２は、電荷（例えば、電子）に応じた第１の導電型（例えば、Ｎ型）の不純物を高濃度に含む電荷蓄積領域を有する。また、半導体基板ＳＢには、周辺領域ＰＰＲにおいて、半導体基板ＳＢの上に配されたゲート１２３に隣接した位置に、トランジスタのソース又はドレインとなるべき半導体領域１２４，１２５が配されている。半導体領域１２４，１２５は、電荷（例えば、電子）に応じた第１の導電型（例えば、Ｎ型）の不純物を高濃度に含む。また、半導体基板ＳＢにおける光電変換部１１２及び半導体領域１２４，１２５のそれぞれの周囲には、第１の導電型と反対導電型である第２の導電型（例えば、Ｐ型）の不純物を低濃度に含むウエル領域１１１が配されている。
【００１９】
多層配線構造ＭＬは、半導体基板ＳＢの上に配されている。多層配線構造ＭＬでは、画素配列領域ＰＡＲの配線層の数よりも周辺領域ＰＰＲの配線層の数が多い。多層配線構造ＭＬでは、例えば、図２に示すように、画素配列領域ＰＡＲの配線層の数が２であり、周辺領域ＰＰＲの配線層の数が３である。多層配線構造ＭＬは、ゲート１２３、層間絶縁膜１１３、配線層１１４、層間絶縁膜１１５、配線層１１６、層間絶縁膜１１８、配線層１２０、及びビアプラグ１１９を含む。なお、層間絶縁膜１１３、層間絶縁膜１１５などにもコンタクトプラグ、あるいはビアプラグが存在するがここでは省略する。
【００２０】
ゲート１２３は、周辺領域ＰＰＲにおける半導体基板ＳＢの上に配されている。ゲート１２３は、半導体領域１２４，１２５とともにＭＯＳトランジスタを構成している。ゲート１２３は、多層配線構造ＭＬにおける最下の配線層とすることもできる。ゲート１２３は、例えば、ポリシリコンで形成されている。層間絶縁膜１１３は、半導体基板ＳＢ及びゲート１２３と配線層１１４とを絶縁するように、画素配列領域ＰＡＲ及び周辺領域ＰＰＲに配されている。層間絶縁膜１１３は、半導体基板ＳＢ及びゲート１２３を覆っている。層間絶縁膜１１３は、例えば、シリコン酸化物で形成されている。配線層１１４は、画素配列領域ＰＡＲ及び周辺領域ＰＰＲにおける層間絶縁膜１１３の上に配されている。画素配列領域ＰＡＲにおける配線層１１４は、光電変換部１１２の上方における開口領域ＯＲを規定している。配線層１１４は、例えば、アルミニウムを主成分とする金属又は金属間化合物で形成されている。
【００２１】
層間絶縁膜１１５は、配線層１１４と配線層１１６とを絶縁するように、画素配列領域ＰＡＲ及び周辺領域ＰＰＲに配されている。層間絶縁膜１１５は、画素配列領域ＰＡＲ及び周辺領域ＰＰＲにおける配線層１１４及び層間絶縁膜１１３を覆っている。層間絶縁膜１１５は、多層配線構造ＭＬにおける画素配列領域ＰＡＲの最上の層間絶縁膜である。層間絶縁膜１１５は、例えば、シリコン酸化物で形成されている。配線層１１６は、画素配列領域ＰＡＲにおける最上の配線層である。配線層１１６は、画素配列領域ＰＡＲ及び周辺領域ＰＰＲにおける層間絶縁膜１１５の上に配されている。画素配列領域ＰＡＲにおける配線層１１６は、光電変換部１１２の上方における開口領域ＯＲを規定している。配線層１１６は、例えば、アルミニウムを主成分とする金属又は金属間化合物で形成されている。なお、開口領域ＯＲは配線層１１６に加えて、配線層１１４や配線層１１６によって規定される場合もある。
【００２２】
層間絶縁膜１１８は、配線層１１６と配線層１２０とを絶縁するように、周辺領域ＰＰＲに配されている。層間絶縁膜１１８は、画素配列領域ＰＡＲに配されていない。すなわち、層間絶縁膜１１８は、周辺領域ＰＰＲにおける配線層１１６及び層間絶縁膜１１５を覆っており、画素配列領域ＰＡＲにおける配線層１１６及び層間絶縁膜１１５を覆っていない。層間絶縁膜１１８は、多層配線構造ＭＬにおける周辺領域ＰＰＲの最上の層間絶縁膜である。層間絶縁膜１１８は、例えば、シリコン酸化物で形成されている。配線層１２０は、周辺領域ＰＰＲにおける最上の配線層である。配線層１２０は、周辺領域ＰＰＲにおける層間絶縁膜１１８の上に配されている。配線層１２０は、例えば、アルミニウムを主成分とする金属又は金属間化合物で形成されている。ビアプラグ１１９は、配線層１１６と配線層１２０とを接続している。ビアプラグ１１９は、例えば、タングステンを主成分とする金属又は金属間化合物で形成されている。
【００２３】
複数の層内レンズＩＬは、画素配列領域ＰＡＲにおける多層配線構造ＭＬの上に配されている。複数の層内レンズＩＬのそれぞれは、光電変換部１１２へ光を導く。各層内レンズＩＬは、第１の絶縁体１１７及び第２の絶縁体１２２を含む。
【００２４】
第１の絶縁体１１７は、層間絶縁膜１１５における光電変換部１１２の上方に位置する部分の表面１１５ａを覆っている。第１の絶縁体１１７は、半導体基板ＳＢの表面ＳＢａに垂直な方向から透視した場合に開口領域ＯＲを覆うように配されている。例えば、第１の絶縁体１１７は、層間絶縁膜１１５の表面１１５ａを覆うとともに配線層１１６における開口領域ＯＲ近傍の縁部１１６ｂを覆っている。第１の絶縁体１１７は、半導体基板ＳＢの表面ＳＢａから離れる方向へ凸形状である。例えば、第１の絶縁体１１７は、略半球状の形状を有しており、半導体基板ＳＢの表面ＳＢａから離れる方向へ膨出した曲面を上面１１７ａとして有する。第１の絶縁体１１７の上面１１７ａは、画素配列領域ＰＡＲにおける最上の配線層１１６の表面１１６ａよりも半導体基板ＳＢの表面ＳＢａから高くなっている。また、第１の絶縁体１１７は、層間絶縁膜１１８と同じ材料で形成されている。第１の絶縁体１１７は、例えば、シリコン酸化物で形成されている。
【００２５】
第２の絶縁体１２２は、第１の絶縁体１１７を覆うように配されている。第２の絶縁体１２２は、第１の絶縁体１１７が半導体基板ＳＢの表面ＳＢａから離れる方向へ凸形状であることに応じて、半導体基板ＳＢの表面ＳＢａから離れる方向へ凸形状である。例えば、第２の絶縁体１２２は、第１の絶縁体１１７が半導体基板ＳＢの表面ＳＢａから離れる方向へ膨出した曲面を上面１１７ａとして有することに応じて、半導体基板ＳＢの表面ＳＢａから離れる方向へ膨出した曲面を上面１２２ａとして有する。また、第２の絶縁体１２２は、第１の絶縁体１１７より高い屈折率を有した材料であって保護膜１２１と同じ材料で形成されている。つまり、第２の絶縁体１２２は第１の絶縁体１１７よりも誘電率が大きい材料である。第２の絶縁体１２２は、例えば、シリコン窒化物で形成されている。
【００２６】
ここで、各層内レンズＩＬでは、第１の絶縁体１１７より大きな屈折率を有する第２の絶縁体１２２が凸形状の第１の絶縁体１１７を覆っている。また、第１の絶縁体１１７と第２の絶縁体１２２との界面が半導体基板ＳＢの表面ＳＢａから離れる方向へ膨出した曲面になっている。これにより、半導体基板ＳＢの表面ＳＢａの法線に対して大きな入射角で第２の絶縁体１２２における縁部１２２ｂへ入射した光は、界面で光電変換部１１２へ向かう方向へ屈折されて第１の絶縁体１１７における縁部１１７ｂを通過する。すなわち、第２の絶縁体１２２における縁部１２２ｂの近傍を通過しようとする光は、光電変換部１１２の方に曲げられ、吸い込まれるような振る舞いをする。これにより、第２の絶縁体１２２及び第１の絶縁体１１７は、層内レンズＩＬとして機能する。
【００２７】
保護膜１２１は、画素配列領域ＰＡＲにおける最上の配線層１１６と周辺領域ＰＰＲにおける最上の配線層１２０とを覆っている。これにより、保護膜１２１は、多層配線構造ＭＬ及び半導体基板ＳＢを保護している。保護膜１２１は、例えば、シリコン窒化物で形成されている。
【００２８】
このように、複数の層内レンズＩＬのそれぞれにおける第１の絶縁体１１７と、多層配線構造ＭＬにおける周辺領域ＰＰＲの最上の絶縁膜（層間絶縁膜１１８）とは、同じ材料で形成されている。また、第１の絶縁体１１７と層間絶縁膜１１８とは、いずれも層間絶縁膜１１５を覆っている。これにより、第１の絶縁体１１７と層間絶縁膜１１８とは、同じ工程で形成することに適した構造となっている。さらに、第２の絶縁体１２２と保護膜１２１とは、連続した膜となっているとともに、同じ材料で形成されている。これにより、第２の絶縁体１２２と保護膜１２１とは、同じ工程で形成することに適した構造となっている。したがって、本実施形態によれば、複数の層内レンズと多層配線構造とを少ない工程で製造することに適した光電変換装置を提供することができる。
【００２９】
本実施形態（図２参照）では、層内レンズＩＬが、画素配列領域ＰＡＲにおける最上の配線層１１６とその下の配線層１１４との間の層間絶縁膜１１５を覆うように配されている。これにより、層内レンズＩＬと光電変換部１１２の受光面１１２ａとの距離を低減することが容易である。すなわち、本実施形態によれば、層内レンズと光電変換部との距離を低減できる光電変換装置を提供することができる。この結果、画素配列領域ＰＡＲの入射光量に対する光電変換部１１２の受光光量の割合である集光効率の低下を容易に抑制できる。
【００３０】
また、本実施形態（図２参照）では、複数の層内レンズＩＬのそれぞれにおける第１の絶縁体１１７と、多層配線構造ＭＬにおける周辺領域ＰＰＲの最上の絶縁膜（層間絶縁膜１１８）とを例えばシリコン酸化物で形成することができる。層間絶縁膜１１８をシリコン酸化物で形成した場合、層間絶縁膜１１８を誘電率の高いシリコン窒化物で形成した場合に比べて、周辺領域ＰＰＲにおける配線層間の寄生容量を低減でき回路動作を高速化できる。
【００３１】
次に、本実施形態に係る光電変換装置の製造方法を、図３及び図２を用いて説明する。
【００３２】
図３（Ａ）の工程では、半導体基板ＳＢを準備する。半導体基板ＳＢは、例えば、シリコンで形成されている。半導体基板ＳＢに第２の導電型（例えば、Ｐ型）の不純物を低濃度で注入することにより、ウエル領域１１１を形成する。半導体基板ＳＢに、ウエル領域１１１におけるアクティブ領域を規定するための、複数の光電変換部１１２や複数のトランジスタ（１２３，１２４，１２５）を互いに電気的に分離すべき素子分離部（図示せず）を形成する。所定のレジストパターンをマスクとして第２の導電型と反対導電型である第１の導電型（例えば、Ｎ型）の不純物を注入することにより、画素配列領域ＰＡＲにおける半導体基板ＳＢに複数の光電変換部１１２を形成する。また、半導体基板ＳＢの上にトランジスタのゲート１２３を形成する。ゲート１２３は、例えば、ポリシリコンで形成する。そのゲート１２３及び所定のレジストパターンをマスクとして第１の導電型の不純物を注入することにより、周辺領域ＰＰＲにおける半導体基板ＳＢに半導体領域１２４，１２５を形成する。そして、半導体基板ＳＢ及びゲート１２３を覆うようにＣＶＤ法（化学蒸着堆積法）により絶縁膜を堆積し、ＣＭＰ法（化学的機械的研磨法）により平坦化する。この絶縁膜は、例えば、シリコン酸化物で形成する。これにより、画素配列領域ＰＡＲ及び周辺領域ＰＰＲにおける半導体基板ＳＢの上に層間絶縁膜１１３を形成する。この層間絶縁膜１１３の上に金属層を形成する。金属層は、例えば、アルミニウムを主成分とする金属または金属間化合物で形成する。その金属層をパターニングすることにより、配線層１１４を形成する。
【００３３】
図３（Ｂ）の工程では、配線層１１４及び層間絶縁膜１１３を覆うようにＣＶＤ法により絶縁膜を形成し、ＣＭＰ法により平坦化する。この絶縁膜は、例えば、シリコン酸化物で形成する。これにより、画素配列領域ＰＡＲ及び周辺領域ＰＰＲにおける半導体基板ＳＢの上方に層間絶縁膜１１５を形成する。この層間絶縁膜１１５の上に金属層を形成する。金属層は、例えば、アルミニウムを主成分とする金属または金属間化合物で形成する。その金属層をパターニングすることにより、配線層１１６を形成する。
【００３４】
図３（Ｃ）の工程（第１の工程）では、配線層１１６及び層間絶縁膜１１５を覆うようにＣＶＤ法により絶縁物を堆積し、ＣＭＰ法により平坦化する。この絶縁物は、例えば、シリコン酸化物である。これにより、画素配列領域ＰＡＲ及び周辺領域ＰＰＲにおける半導体基板ＳＢの上方に絶縁層１３２を形成する。この絶縁層１３２は、画素配列領域ＰＡＲにおける第１の絶縁体１１７と周辺領域ＰＰＲにおける層間絶縁膜１１８とになるべき絶縁物の層である。そして、周辺領域ＰＰＲにおいて、絶縁層１３２にビアホールを形成して導電体を埋め込むことにより、ビアプラグ１１９を形成する。導電体は、例えば、タングステンを主成分とする金属又は金属間化合物で形成されている。絶縁層１３２の上に金属層を形成する。金属層は、例えば、アルミニウムを主成分とする金属または金属間化合物で形成する。その金属層をパターニングすることにより、配線層１２０を形成する。
【００３５】
図３（Ｄ）の工程（第２の工程）では、画素配列領域ＰＡＲにおける絶縁層１３２をリソグラフィ技術、及びドライエッチング技術などを用いてパターニングすることにより、上側に凸型である第１の絶縁体１１７と層間絶縁膜１１８とを形成する。具体的には、画素配列領域ＰＡＲにおける半導体基板ＳＢの表面ＳＢａに垂直な方向から透視した場合に光電変換部１１２を覆う島状パターンと、周辺領域ＰＰＲの全体を覆うパターンとを有するフォトレジストパターンを形成する。そのフォトレジストパターンを熱処理（リフロー）することにより、フォトレジストパターンにおける島状パターンを略半球状の凸型パターンにする。このフォトレジストパターンをマスクとしてエッチングを行うことにより、画素配列領域ＰＡＲにおける半導体基板ＳＢの表面ＳＢａから離れる方向へ凸形状である第１の絶縁体１１７と、多層配線構造ＭＬにおける周辺領域ＰＰＲの最上の層間絶縁膜１１８とを形成する。すなわち、フォトレジストパターンにおける略半球状の凸型パターンに応じて、半導体基板ＳＢの表面ＳＢａから離れる方向へ膨出した曲面を上面１１７ａとして有する第１の絶縁体１１７を形成する。それとともに、フォトレジストパターンにおける周辺領域ＰＰＲの全体を覆うパターンに応じて、周辺領域ＰＰＲにおける配線層１１６及び層間絶縁膜１１５を覆っている層間絶縁膜１１８を形成する。層間絶縁膜１１８は、画素配列領域ＰＡＲにおける配線層１１６及び層間絶縁膜１１５を覆っていない。
【００３６】
なお、画素配列領域ＰＡＲと周辺領域ＰＰＲとの全面を覆うフォトレジストパターンを形成した後に上記のフォトレジストパターンを重ねて形成し、これらのフォトレジストパターンをマスクとしてエッチングを行ってもよい。この場合、第１の絶縁体１１７と層間絶縁膜１１８とを、連続した膜として形成することができる。また、層間絶縁膜１１８の一部が、画素配列領域ＰＡＲに設けられていてもよい。しかし、画素配列領域ＰＡＲから層間絶縁膜１１８を除去することで、層間絶縁膜１１８の段差が画素配列領域ＰＡＲからなくなるため、画素配列領域ＰＡＲの平坦性を保つことが容易となる。
【００３７】
図２の工程（第３の工程）では、第１の絶縁体１１７、配線層１１６、層間絶縁膜１１８、及び配線層１２０を覆うように、絶縁膜を形成する。この絶縁膜は、例えば、シリコン窒化物で形成する。すなわち、第１の絶縁体１１７を覆うように配された第２の絶縁体１２２と、画素配列領域ＰＡＲにおける配線層１１６と周辺領域ＰＰＲにおける配線層１２０とを覆う保護膜１２１とを、第１の絶縁体１１７より高い屈折率を有した材料で形成する。以上の工程によって、図２の構造が形成される。その後、下部平坦化膜、カラーフィルタ層、上部平坦化膜、及び複数のマイクロレンズなどがさらに形成されるが詳細は省略する。
【００３８】
このように、層内レンズＩＬにおける第１の絶縁体１１７と多層配線構造ＭＬにおける周辺領域ＰＰＲの層間絶縁膜１１８とが同じ工程で形成される。また、層内レンズＩＬにおける第２の絶縁体１２２と保護膜１２１とが同じ工程で形成される。これにより、複数の層内レンズと多層配線構造とを少ない工程で製造することができる。ここで、例えば、図３（Ｄ）の工程において、絶縁層１３２を凸形状にせず、画素配列領域ＰＡＲの絶縁層１３２を除去し、絶縁膜で凸形状を形成する方法も考えられる。しかし、本実施形態の製造方法に比べて、絶縁膜を凸形状にする工程が増加してしまう。従って、本実施形態によれば、少ない工程で、かつ配線間の寄生容量を増加させることなく、かつ層間絶縁膜の総膜厚を厚膜化することがないため入射光量の低下を低減可能な光電変換装置及びその製造方法を提供することが可能となる。
【００３９】
なお、光電変換装置における複数の層内レンズＩＬのそれぞれは、第１の絶縁体１１７と第２の絶縁体１２２との界面における光の反射を抑制する反射抑制膜（図示せず）を第１の絶縁体１１７と第２の絶縁体１２２との間にさらに含んでもよい。反射抑制膜は、第１の絶縁体１１７の屈折率と第２の絶縁体１２２の屈折率との間の屈折率を有する材料で形成する。反射抑制膜は、例えば、第１の絶縁体１１７がシリコン酸化物で形成され第２の絶縁体１２２がシリコン窒化物で形成されている場合、シリコン酸窒化物で形成することができる。さらに、層間絶縁膜１１３と半導体基板ＳＢとの間に、層間絶縁膜１１３と半導体基板ＳＢとの界面における入射光の反射を抑制させるために反射抑制膜を設けても良い。この反射抑制膜は、層間絶縁膜１１３の屈折率と半導体基板ＳＢの屈折率との間の屈折率を有する材料で形成する。反射抑制膜は、例えば、層間絶縁膜１１３がシリコン酸化物で形成され半導体基板ＳＢがシリコンで形成されている場合、シリコン酸窒化物で形成することができる。
【００４０】
また、図４に示すように、光電変換装置８００ｉの多層配線構造ＭＬｉにおいて、配線層１１４ｉ及び配線層１１６ｉがダマシン構造を有していても良い。すなわち、配線層１１４ｉは、層間絶縁膜１１３ｉに形成された溝に導電体が埋め込まれることにより形成されていても良い。導電体は、例えば、銅を主成分とする金属又は金属間化合物で形成されている。また、導電体は前述の金属又は金属間化合物に加えてバリアメタルを含む積層構造であってもよい。この場合、配線層１１４ｉの材料が層間絶縁膜１１５ｉ中に拡散することを抑制するために、配線層１１４ｉを覆う拡散抑制膜１３４ｉが形成される。拡散抑制膜１３４ｉは、開口領域ＯＲに対応した部分に開口を有する。また、配線層１１６ｉは、層間絶縁膜１１５ｉに形成された溝に導電体が埋め込まれることにより形成されていても良い。導電体は、例えば、配線層１１４ｉと同様の材料でよい。この場合、配線層１１６ｉの材料が層間絶縁膜１１８中に拡散することを抑制するために、配線層１１６ｉを覆う拡散抑制膜１３６ｉが形成される。拡散抑制膜１３６ｉは、開口領域ＯＲに対応した部分に開口を有する。一方、多層配線構造ＭＬｉにおいて、周辺領域ＰＰＲにおける最上の配線層１２０は、上記の実施形態と同様の構造、すなわち、エッチングによりパターニングされた配線構造とすべきである。これは、配線層１２０が外部と電気的に接続するためのボンディングパッドを含んでおり、ダマシン構造の配線材料に比べて、上記の実施形態と同様の構造の配線材料の方がボンディングパッドとの接続（接合）を容易に形成できるからである。
【００４１】
ここで、図４の構成における層内レンズＩＬの製造方法は図２の構成の製造方法と同様の方法でよい。また、第１の絶縁体１１７、層間絶縁膜１１８とを形成した後に、ビアプラグを形成し、配線層１２０を形成してもよい。この場合、拡散抑制膜１３６ｉは、ビアプラグの導電体、配線層１２０の導電体を除去する際のエッチングストップ膜として機能することが出来る。
【００４２】
さらに、図５に示すように、光電変換装置８００ｊの各層内レンズＩＬｉにおいて、第１の絶縁体１７７ｉは、半導体基板ＳＢの表面ＳＢａに垂直な方向の断面が矩形であってもよい。ここで、「矩形」とは、いわゆる矩形の形状に加えて、矩形の基本的な形状を保ちながらその角に丸みを持たせた形状も含む。この場合、第１の絶縁体１７７ｉは、上面１１７ｉ１及び側面１１７ｉ２を有していても良い。上面１１７ｉ１は、半導体基板ＳＢの表面ＳＢａに沿って延びている。側面１１７ｉ２は、上面１１７ｉ１の縁から半導体基板ＳＢの表面ＳＢａに近づくように延びている。この場合、第２の絶縁体１２２ｉは、第１の絶縁体１１７ｉが上面１１７ｉ１及び側面１１７ｉ２を有することに応じて、上面１２２ｉ１及び側面１２２ｉ２を有する。上面１２２ｉ１は、半導体基板ＳＢの表面ＳＢａに沿って延びている。側面１２２ｉ２は、上面１１７ｉ１の縁から半導体基板ＳＢの表面ＳＢａに近づくように延びている。この場合でも、各層内レンズＩＬでは、第１の絶縁体１１７ｉより大きな屈折率を有する第２の絶縁体１２２ｉが第１の絶縁体１１７ｉを覆っている。これにより、半導体基板ＳＢの表面ＳＢａの法線に対して大きな入射角で第２の絶縁体１２２ｉにおける縁部１２２ｉｂへ入射した光は、界面で光電変換部１１２へ向かう方向へ屈折されて第１の絶縁体１１７ｉにおける縁部１１７ｉｂを通過する。すなわち、第２の絶縁体１２２ｉにおける縁部１２２ｉｂの近傍を通過しようとする光は、光電変換部１１２の方に曲げられ、吸い込まれるような振る舞いをする。これにより、第２の絶縁体１２２ｉ及び第１の絶縁体１１７ｉは、層内レンズＩＬｉとして機能する。この層内レンズＩＬｉにおける第１の絶縁体１１７ｉ及び第２の絶縁体１２２ｉは、図３（Ｄ）の工程において熱処理（リフロー）の処理を省略することにより、得ることができる。すなわち、上記の実施形態に比べて、エッチングにおけるフォトレジストマスクを形成する際の熱処理の工程が不要なため、工数を削減することが可能である。
【００４３】
次に、本発明の光電変換装置を適用した撮像システムの一例を図６に示す。撮像システム９０は、図６に示すように、主として、光学系、撮像装置８６及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。撮像装置８６は、光電変換装置８００を含む。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００４４】
シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。レンズ９２は、入射した光を屈折させて、撮像装置８６の光電変換装置８００の撮像面に被写体の像を形成する。絞り９３は、光路上においてレンズ９２と光電変換装置８００との間に設けられ、レンズ９２を通過後に光電変換装置８００へ導かれる光の量を調節する。
【００４５】
撮像装置８６の光電変換装置８００は、光電変換装置８００の撮像面に形成された被写体の像を画像信号に変換する。撮像装置８６は、その画像信号を光電変換装置８００から読み出して出力する。
【００４６】
撮像信号処理回路９５は、撮像装置８６に接続されており、撮像装置８６から出力された画像信号を処理する。Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。
【００４７】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００４８】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００４９】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００５０】
タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００５１】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００５２】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００５３】
以上の構成により、光電変換装置８００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【図１】
0005563257.tif 000002
【図２】
0005563257.tif 000003
【図３】
0005563257.tif 000004
【図４】
0005563257.tif 000005
【図５】
0005563257.tif 000006
【図６】
0005563257.tif 000007