(57)【特許請求の範囲】
【請求項１】
芯材にエポキシ樹脂を含浸させ、１層以上の銅箔を内蔵した回路基板と、
この回路基板に実装された一つ以上の電子部品と、
この電子部品を、前記回路基板上で、封止する封止部と、
前記回路基板の側面と、前記封止部の表面と、を覆う金属膜と、
を有するモジュールであって、
前記封止部と、前記回路基板とは、共に略同じ四角形であり、
前記回路基板の複数側面に、前記銅箔から四方に伸びるムカデの足状のパターンを分割してなる露出部を複数有し、
前記銅箔の露出部の幅は全て２００μｍ以下であり、
前記銅箔の厚みは１２μｍ〜３６μｍであり、
前記露出部を介して、複数の前記銅箔と前記金属膜とが電気的に接続されているモジュール。
【請求項２】
銅箔は２層以上であり、少なくとも露出部の一部以上を、厚み方向に対して左右にずらし
ている請求項１記載のモジュール。
【請求項３】
金属膜は、スパッタ装置で形成されたものであって、
前記金属膜は、銅を主体とし、厚みは０．１μｍ以上５．０μｍ以下の厚みである請求項１記載のモジュール。
【請求項４】
芯材は、ガラス織布、ガラス不織布、アラミド織布、アラミド不織布のいずれか一つ以上
である請求項１に記載のモジュール。
【請求項５】
少なくとも、
１枚の回路基板に、複数の電子部品を実装する実装工程と、
前記電子部品を前記回路基板上で封止し、封止構造体とする封止工程と、
前記封止構造体を、ダイシング装置を用いて複数の分割体とする切断工程と、
前記分割体の５面を覆う金属膜を形成する金属膜工程と、
を有するモジュールの製造方法であって、
前記モジュールの
前記封止部と、前記回路基板とは、共に略同じ四角形であり、
前記回路基板の複数側面に、前記銅箔から四方に伸びるムカデの足状のパターンを分割してなる露出部を複数有し、
前記銅箔の露出部の幅は全て２００μｍ以下であり
前記銅箔の厚みは１２μｍ〜３６μｍであり、
前記露出部を介して、複数の前記銅箔と前記金属膜とが電気的に接続されているモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、樹脂でモールド成型されたモジュールとこれを用いた電子機器に関するものである。
【背景技術】
【０００２】
以下、従来のモジュールについて、図９を用いて説明する。
【０００３】
図９は、従来のモジュールの断面図を示す。図９において、従来のモジュール１は、回路基板４と、その上に実装された半導体チップや積層セラミックコンデンサ、角チップ抵抗器等の部品６が、エポキシ樹脂等からなる封止部３で封止され、更にその上に金属ペースト等の金属膜２が形成されている。
【０００４】
また回路基板４は、その表層や内層に設けられた銅箔パターンからなる配線（図示していない）と、シールド用の銅箔パターンからなるグランド層５と、これらを接続するガラスエポキシ層７から構成されている。なおガラスエポキシ層７とは、ガラス織布等にエポキシ樹脂を含浸させてなる、層間絶縁層である。
【０００５】
図９において、金属膜２は、シールドのためであり、回路基板４を構成するガラスエポキシ層４や、その壁面に露出したグランド層５と、接続している。
【０００６】
図９において、金属膜２と、グランド層５との接続部付近には、白化部８が発生している。白化部とは、回路基板を切断した場合に、ガラスエポキシ層７と、グランド層５との界面部分に発生する剥離部分（あるいは口空き部分と呼ばれることもある。なお本発明では、白化部８は、顕微鏡の観察で白く見えるため、白化部８と呼称する）である。
【０００７】
図１０は、白化部８について更に詳しく説明する側面図である。図１０に示すモジュール１の表面には、まだ導電性ペースト等からなる金属膜２が形成されていない。
【０００８】
図１０に示すように、回路基板４の側面に露出したグランド層５と、グランド層５に接するガラスエポキシ層７との界面には、白化部８が発生していることが判る。
【０００９】
また図１０に示す回路基板４の左右面には、クラック９がグランド層５とガラスエポキシ層７との界面部分に発生している。このクラック９は、例えば白化部８を側面から見たものに相当する。
【００１０】
こうしたクラック９や白化部８は、一枚の回路基板４を複数に分割する際、例えば、ダイシング等で切断する際に、その切断面に発生しやすい。
【００１１】
こうしたクラック９や白化部８が発生した回路基板４は、信頼性に影響が発生する場合があり、一度発生したクラック９や白化部８の上に、金属膜２を設けたとしても、一度離れた、ガラスエポキシ層７と銅箔からなるグランド層５との界面を再接着することは難しい。
【００１２】
なお１枚の回路基板４を複数に分割しただけでは、前記回路基板の分割部分に白化部８やクラック９は発生しにくい。
【００１３】
しかし、１枚の大型の回路基板の上に、複数個の部品６等を封止部３で封止されてなる封止構造体（図示していない）を、ダイシング等で複数の個片に分割し、これをモジュール部品とする場合に、白化部８やクラック９が発生しやすくなる。一度のダイシングによって、封止部３と回路基板４という別々の部材を同時に分割、切断する際に発生しやすい。
【００１４】
なおこうしたモジュールとしては、以下の特許文献１が知られている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００６−２８６９１５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上述したような、従来の回路基板４において、回路基板４の端面（あるいは切断面）に、グランド層５を露出させた場合、このグランド層５と、グランド層５に隣接するガラスエポキシ層７との界面に、白化部８やクラック９で呼称される界面剥離が発生する場合があった。
【００１７】
本発明は、回路基板の切断に際して、その切断面にグランド層を露出させた場合でも、グランド層とガラスエポキシ層との界面部分に、白化部やクラックで呼称される界面剥離を防止したモジュールを提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明のモジュールは、芯材にエポキシ樹脂を含浸させ、１層以上の銅箔を内蔵した回路基板と、この回路基板に実装された一つ以上の電子部品と、この電子部品を、前記回路基板上で、封止する封止部と、前記回路基板の側面と、前記封止部の表面と、を覆う金属膜と、を、有するモジュールであって、前記封止部と、前記回路基板とは、共に略同じ四角形であり、前記回路基板の複数側面に、前記銅箔から四方に伸びるムカデの足状のパターンを分割してなる露出部を複数有し、前記銅箔の露出部の幅は全て２００μｍ以下であり、前記銅箔の厚みは１２μｍ〜３６μｍであり、前記露出部を介して、複数の前記銅箔と前記金属膜とが電気的に接続されているモジュールとする。
【発明の効果】
【００１９】
上記構成により本発明のモジュールは、信頼性と、シールド効果を高められる。
【００２０】
更に、本発明のモジュールは、１枚の回路基板の上に、複数の電子部品が実装され、封止樹脂からなる封止部で覆われてなる大型の封止構造体から、複数の小型の分割体を形成することができ、この分割時に、銅箔とガラスエポキシ層との界面に剥離が発生しにくいため、モジュールの電気的な接続信頼性を向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施例１におけるモジュールの断面図
【図２】銅箔について説明する斜視図
【図３】複数層の銅箔を設けた場合について説明する斜視図
【図４】複数層の銅箔を設けた場合について説明する斜視図
【図５】（Ａ）（Ｂ）は、それぞれ発明者らが試作したモジュールにおける銅箔の一例を示す平面図
【図６】（Ａ）（Ｂ）は、共にモジュールの製造方法の一例を説明する断面図
【図７】（Ａ）（Ｂ）は、共にモジュールの製造方法の一例を説明する断面図
【図８】（Ａ）（Ｂ）は、共にモジュールの製造方法の一例を説明する断面斜視図
【図９】従来のモジュールの断面図
【図１０】白化部８について更に詳しく説明する側面図
【発明を実施するための形態】
【００２２】
（実施例１）
以下、実施例１のモジュールについて図面を用いて説明する。図１は、本発明の実施例１におけるモジュールの断面図である。
【００２３】
図１において、１０１はモジュール、１０２は金属膜、１０３は点線、１０４はガラスエポキシ層である。１０５は配線、１０６は銅箔、１０７は電子部品、１０８はバンプ、１０９は封止部、１１０は回路基板である。
【００２４】
図１に示すように、回路基板１１０は、最表層に設けられた配線１０５と、内層に設けられた配線１０５（内層に設けられた配線１０５は、図示していない）と、内層に設けられた銅箔１０６とから構成されている。なお図１において、ソルダーレジスト等も図示していない。
【００２５】
そして半導体チップや、積層セラミックコンデンサ、角チップ抵抗器等の複数の電子部品１０７は、バンプ１０８等の実装部を介して、配線１０５に実装されている。
【００２６】
また電子部品１０７は、フィラー等が添加されてなるエポキシ樹脂等からなる封止部１０９で覆われることで、その信頼性を高めている。
【００２７】
図１において、点線１０３は、複数の銅箔１０６が、回路基板１１０の側面で、千鳥状態（あるいは市松状態、すなわち交互にずれるように）で金属膜１０２に接続する様子を模式的に示している。
【００２８】
なお回路基板１１０は、ガラス繊維（例えば、ガラス織布やガラス不織布）やアラミド繊維（例えば、アラミド織布やガラス織布）にエポキシ樹脂を含浸してなるプリプレグを、１層以上の銅箔１０６を内蔵するように、積層したものを用いる。こうした回路基板１１０として、市販のガラスエポキシ樹脂基板（ガラエポ基板と呼ばれる場合もある）を用いても良い。
【００２９】
なおガラスエポキシ層１０４として、ガラス繊維（例えば、ガラス織布やガラス不織布）をエポキシ樹脂で含浸、硬化してなるものを用いる以外に、アラミド繊維（例えば、アラミド織布やガラス織布）をエポキシ樹脂で含浸、硬化してなるものを用いても良い。
【００３０】
封止部１０９は、無機フィラー等を添加したエポキシ樹脂等からなる封止材を用いる。
【００３１】
銅箔１０６としては、電気銅や圧延銅を用いる。銅箔１０６の厚みは、１２μｍ、１８μｍ、３６μｍ等を選ぶことで、その回路基板１１０からの露出部１１１(例えば、後述する図２の露出部１１１)の幅を２００μｍ以下に加工しやすい。
【００３２】
金属膜１０２は、銅を主体としたもの、すなわち銅の含有率が７０ｗｔ％、望ましくは９０ｗｔ％のものとし、その厚みは０．１μｍ以上５．０μｍ以下が望ましい。銅の含有率が９０ｗｔ％未満の場合や、厚みが０．１μｍ未満の場合、電気抵抗が増加する場合がある。また厚みが５．０μｍを超えると、成膜時の残留応力等の影響を受ける場合がある。なお銅の防錆の目的で、ＮｉやＺｎ等の金属材料の添加、あるいは合金化は有用である。また複数層とすることも有用である。この場合、最表層には防錆性に優れたＮｉ等の金属材料を用いることが望ましい。なお内層側には、銅を主体とすることが望ましいが、これは回路基板１１０からの銅箔１０６の露出部１１１との接続抵抗を下げるのに有用な為である。また銅は、電気抵抗が低く、シールド性（ＥＭＩ及びＥＭＣ）に優れている。
【００３３】
次に、図２を用いて、モジュール１０１を構成する回路基板１１０に内蔵した銅箔１０６について説明する。
【００３４】
図２は、銅箔１０６について説明する斜視図である。１１１は露出部１１２ａ、１１２ｂ、１１２ｃ、・・・、１１２n-1、１１２nは矢印１１２である。図２において、露出部１１１は、左回りに数えている。
【００３５】
回路基板１１０の側面における露出部１１１の幅は２００μｍ以下が望ましい。２００μｍを超えると、前述した図９や図１０で説明した白化部８やクラック９が発生する場合がある。
【００３６】
図２において、回路基板１１０には１枚以上の銅箔１０６が内蔵されている。そして銅箔１０６の周囲（例えば、４辺の内２辺以上、更には３辺以上、更に望ましくは４辺全て）に、露出部１１１を設けている。露出部１１１とは、回路基板１１０に内蔵されたグランドパターンの一部が、切断（例えば、ダイシング）によって、その側面に露出した部分であり、露出部１１１の上下左右は、すべてガラスエポキシ層１０４で覆われている。
【００３７】
図２において、１１２ａ〜１１２nは、露出部１１１の幅である。なお露出部１１１の高さ（あるいは厚み）は、露出部１１１を構成する銅箔１０６の厚みで決まる。
【００３８】
図２において、個々の露出部１１１の幅の合計を、グランド接続全長Ｌとする。すなわちグランド接続全長Ｌは、（矢印１１２ａで示した幅）＋（矢印１１２ｂで示した幅）＋（矢印１１２ｃで示した幅）＋（矢印１１２ｄで示した幅）＋・・・＋（矢印１１２（n-1）で示した幅）＋（矢印１１２nで示した幅）＝（グランド接続全長Ｌ）とする。ここでｎ＝１、２、３、・・・・・・で表される整数である。
【００３９】
図３は、複数層の銅箔１０６を設けた場合について説明する斜視図である。
【００４０】
図３において、銅箔１０６は、互いに重なるように複数層設けられている。なおガラスエポキシ層１０４を介して複数層が積層された銅箔１０６と銅箔１０６との間に、配線１０５パターン等を設けることは有用である。
【００４１】
図３に示すように、銅箔１０６を複数設けることで、この上に設ける金属膜１０２（金属膜１０２は図示していない）との電気的接続箇所を倍増できるため、その分、シールド効果を高められる。
【００４２】
図４は、複数の銅箔１０６を、その露出部１１１の一部以上が重ならないようにした様子を示す模式図である。一部以上を重ならないようにすることで、露出部１１１ａと露出部１１１ｂとの隙間を漏洩する電磁波を低減できる。なお露出部１１１ａと露出部１１１ｂとの一部以上が重ならないようにすることを、以下に千鳥とするが、市松模様のように、完全に重ならないようにするものではなく、露出部１１１ａと露出部１１１ｂとの一部以上が重なる状態も、千鳥状態の一種であり、電磁波の漏洩低減効果が得られる。
【００４３】
図４のように、露出部１１１を千鳥状態とすることで、銅箔１０６と、この銅箔１０６に接続された金属膜１０２との隙間の漏洩ノイズを低減する効果が得られる。なお図４は模式図であり、露出部１１１ａと、露出部１１１ｂの一部が重なっても良い。
【００４４】
図５（Ａ）（Ｂ）は、それぞれ発明者らが試作したモジュール１０１における銅箔１０６の一例を示す平面図であり、例えば前述の図４に示した複数の銅箔１０６に相当する。
【００４５】
図５において、銅箔１０６を囲うように設けた四角の実線は、回路基板１１０の外周（あるいは１枚の回路基板１１０を複数に分割する際の切代）を示す。またこの四角の実線に交差するように、銅箔１０６の四方に伸びるムカデの足状のパターンは、この実線に沿って、回路基板１１０を分割することで、それぞれ露出部１１１ａ、１１１ｂとなる。
【００４６】
なお露出部１１１ａと露出部１１１ｂとは、前述の図４に示したように一枚の基板で厚み方向に互いに千鳥状態になるように積層される。これは漏洩ノイズの低減の為である。
【００４７】
なお複数の露出部１１１ｂのパターン幅（例えば、矢印１１２ａで示した幅、矢印１１２ｂで示した幅、矢印１１２ｃで示した幅、・・・・・、矢印１１２(n-1)で示した幅、矢印１１２nで示した幅。なお図５において、反時計回りに数えている）の合計が、グランド接続全長Ｌとなる。
【００４８】
以上のように、芯材にエポキシ樹脂を含浸させ、１層以上の銅箔１０６を内蔵した回路基板１１０と、この回路基板１１０に実装された一つ以上の電子部品１０７と、この電子部品１０７を、前記回路基板１１０上で、封止する封止部１０９と、前記回路基板１１０の側面と、前記封止部１０９の表面と、を覆う金属膜１０２と、を有するモジュール１０１であって、前記封止部１０９と、前記回路基板１１０とは、共に略同じ四角形であり、前記回路基板１１０の複数側面に、前記銅箔１０６の一部が露出し、前記銅箔１０６の露出部１１１の幅は２００μｍ以下であり、前記露出部１１１を介して、前記銅箔１０６と前記金属膜１０２とが電気的に接続されているモジュール１０１とすることで、白化部８やクラック９の発生を抑制したモジュール１０１を提供する。
【００４９】
（実施例２）
次に、実施例２として、実施例１で説明したモジュール１０１の製造方法の一例について、図６から図８を用いて説明する。
【００５０】
図６（Ａ）（Ｂ）は、共にモジュール１０１の製造方法の一例を説明する断面図である。１１２は矢印である。
【００５１】
図６（Ａ）の矢印１１２に示すように、回路基板１１０に電子部品１０７を実装する。なお１枚の大きな回路基板１１０の上に、複数個の電子部品１０７を実装し、後で切断し、複数個のモジュール１０１とすることは有用である（図示していない）。
【００５２】
図６（Ｂ）は、電子部品１０７を回路基板１１０に実装した様子を示す断面図である。なお実装方法はバンプ１０８に限定する必要は無い。
【００５３】
図７（Ａ）（Ｂ）は、共にモジュール１０１の製造方法の一例を説明する断面図である。１１３は分割体である。
【００５４】
図７（Ａ）は、回路基板１１０に実装された電子部品１０７を、封止材で覆い、封止構造体とした様子を示す断面図である。なお１枚の回路基板１１０に、複数個の電子部品１０７を実装し、これら全体を一度に封止材で覆い、１つの大きな封止構造体としても良い。そしてこの大きな封止構造体（図示していない）を、ダイシング装置等で、複数に分割することで、分割体１１３としたものである。
【００５５】
このように大きな封止構造体を作成した後で、複数の小さな分割体１１３に分割、切断することで、生産性を高められる。なおこうした分割体１１３は、図７（Ａ）の形状となるが、この形状に限定する必要はない。
【００５６】
なお分割体１１３の形状は、特に上面から見たときに四角形あるいは長方形（立体的には直方体）とすることが望ましい。この構造を選ぶことで、大きな封止構造体から小さな複数の分割体１１３をダイシング装置で分割、切断することができる。
【００５７】
図７（Ｂ）は、複数の小さな分割体１１３の上に、金属膜１０２をスパッタ装置で形成した後の状態を示す断面図である。なお金属膜１０２の形成はスパッタ装置が望ましい。スパッタ装置を用いることで、下地との密着力を高められる。なお必要に応じて、金属膜１０２の形成に、めっき工法や導電性ペーストの塗布等を選ぶことも可能である。
【００５８】
図８（Ａ）（Ｂ）は、共にモジュール１０１の製造方法の一例を説明する断面斜視図である。
【００５９】
図８（Ａ）は、表面に金属膜１０２を設ける前の分割体１１３を模式的に説明する斜視図である。分割体１１３の一部である回路基板１１０の側面に、銅箔１０６の一部が露出部１１１として露出していることが判る。
【００６０】
なお露出部１１１は、回路基板１１０の複数側面（望ましくは３側面、更には４側面）に設けられることが望ましい。
【００６１】
図８（Ａ）に示すように、銅箔１０６を２層以上とし、少なくとも露出部１１１の一部以上が、厚み方向にずれたものとすることが有用である。
【００６２】
図８（Ｂ）は、図８（Ａ）のサンプルの上に、金属膜１０２を形成した様子を説明する模式図である。図８（Ｂ）における点線は、金属膜１０２の下に隠れた露出部１１１を示す。
【００６３】
以上のように、少なくとも、１枚の回路基板１１０に、複数の電子部品１０７を実装する実装工程と、前記電子部品１０７を前記回路基板１１０上で封止し、封止構造体とする封止工程と、前記封止構造体を、ダイシング装置を用いて複数の分割体１１３とする切断工程と、前記分割体１１３の５面を覆う金属膜１０２を形成する金属膜工程と、を有するモジュール１０１の製造方法であって、前記モジュール１０１の前記封止部１０９と、前記回路基板１１０とは、共に略同じ四角形であり、前記回路基板１１０の複数側面に、前記銅箔１０６の一部が露出し、前記銅箔１０６の露出部１１１の幅は２００μｍ以下であり、前記露出部１１１を介して、前記銅箔１０６と前記金属膜１０２とが電気的に接続されているモジュール１０１の製造方法によって、信頼性の高いモジュール１０１を製造することができる。
【００６４】
（実施例３）
次に、実施例３として、回路基板１１０の端部に露出させる銅箔１０６のパターン幅の最適化について、(表１)を用いて説明する。
【００６５】
（表１）は、回路基板１１０の側面に露出させる銅箔１０６のパターン幅と、白化部の発生との関係について、発明者らが評価した結果の一例を示すものである。
【００６６】
【表１】
0005402482.tif 000002
【００６７】
なお（表１）は、１枚の大きなガラスエポキシ基板（Ｎ＝１０枚）に、図５（Ａ）（Ｂ）で示した２層の銅箔１０６（銅箔１０６として３６μｍ厚を用いた）を設け、更に図６〜図８に示したようにしてモジュール１０１基板とし、最後に、封止部１０９と回路基板１１０とを同時に市販のダイシング装置で所定形状（例えば、５ｍｍ角）に切断した際に、その切断面に露出した露出部１１１を顕微鏡観察し、白化部の発生の有無を調べたものである。
【００６８】
（表１）におけるパターン幅とは、図２〜図５等の矢印１１２ａ〜１１２nで示した距離であり、単位はμｍである。
【００６９】
（表１）における白化率は、１つの露出部１１１に、僅かであっても白化部（あるいはクラック）等が発生した場合を発生（ＮＧ）とし、露出部１１１に白化部（あるいはクラック）等がまったく発生していない場合を良品（ＯＫ）とし、複数個の露出部１１１の合計に対して、ＮＧの数を百分率で表したものである。
【００７０】
（表１）より、露出部１１１の幅が、１５０μｍ以下の場合、白化部が発生しないことが判る。また露出部１１１の幅が、２００μｍ以上の場合、白化部が発生しやすいことが判る。なお発明者らの実験より、ダイシング条件、あるいは回路基板１１０の種類や品種によっては、多少のバラツキはあるが、総じて（表１）に示すような傾向があることが判った。
【００７１】
また前述の図５（Ａ）（Ｂ）にて、露出部１１１の幅は、（表１）の結果を元に、１００μｍとしたものである。
【００７２】
（表１）の結果より、パターン幅が一定以上（例えば、２００μｍ以上）となると、白化率が急激に上昇することが判る。これは、ダイシング等によって、一度白化部が発生した場合、その白化部が大きく成長する（あるいは、銅箔１０６とガラスエポキシ層１０４との界面が一度剥離してしまった後は、二度と密着しない、あるいは二度と接着しないことを意味する）。
【００７３】
こうした発明者らの実験結果より、白化について、以下のような推論を行なった。すなわち、ダイシングすることで、必ず、銅箔１０６とガラスエポキシ層１０４との界面が剥離する訳では無い。銅箔１０６とガラスエポキシ層１０４とを同時にダイシングした場合、閾値となる距離（あるいはスレショールドとなる距離）を、ダイシングするまでは、少なくとも銅箔１０６とガラスエポキシ層１０４との界面の接着力が、ダイシングによる剥離力を食い止める。しかし閾値となる距離を越えた場合、少なくとも銅箔１０６とガラスエポキシ層１０４との界面の接着力が、ダイシングによる剥離力に負けてしまい、白化部を発生してしまう。そして一度白化部が発生した場合、この白化部は、更に大きく広がりやすい。そして、発明者らの実験より、閾値となる距離は、８０μｍ〜１００μｍであることが予想された。なおこの閾値とは、露出部１１１の左右からの距離と考えられる。これは、銅箔１０６を切断する際に、ダイシングがスタートする露出部１１１端部と、ダイシングが終了する露出部１１１端部とが、共に白化部の発生率が低いためである。そして露出部１１１の中央部分で、一番白化部が発生しやすいためである。
【００７４】
なお回路基板１１０だけをダイシングし、その断面に幅２００μｍ以上、あるいは３００μｍ以上の銅箔１０６の露出部１１１を複数形成しても、上記白化部は発生しなかった。
【００７５】
一方、回路基板１１０と、この上に無機フィラーを分散させたエポキシ樹脂を硬化してなる封止部１０９を有する封止構造体（図示せず）を、ダイシングし、図７（Ａ）に示す分割体１１３を複数個作成した場合、（表１）に示すように、銅箔１０６の露出部１１１の幅が２００μｍ以上で、白化部８やクラック９が発生した。
【００７６】
この結果より、封止部１０９と回路基板１１０と、からなる封止構造体を分割する際に白化部やクラックが発生しやすいことが判る。なおこうした白化部やクラックの発生には、封止体１１３の切断に伴い発生する削りカス（例えば、無機フィラー）の存在もその原因の一つと予想された。これは銅箔１０６の厚みを１２μｍ〜３６μｍまで変化させたにも係わらず、前述の（表１）と同様の結果が得られたことからも類推できる。
【００７７】
以上より、露出部１１１の左右で８０μｍとし、露出部１１１の幅を、８０μｍの合計である１６０μｍ以下に抑えた場合、白化部が発生しなかったと思われた。
【００７８】
（実施例４）
実施例４では、露出部１１１と露出部１１１の隙間（以下、スリット幅とする）の最適化による、漏洩ノイズの低減例の一例について、（表２）、（表３）を用いて説明する。
【００７９】
（表２）は、複数の露出部１１１と露出部１１１の隙間であるスリット幅と、ノイズとなる信号の漏洩についてＥＭＩ評価を行なった一例を示す表である。
【００８０】
（表２）におけるλは波長である。千鳥とは、前述の図３に示したように、複数の銅箔１０６に設けた露出部１１１を、厚み方向で重ならないように（千鳥状態、あるいは市松状態）設けた状態を示す。平行とは、前述の図２に示したように、複数の銅箔１０６に設けた露出部１１１を、厚み方向で重なるように設けた状態を示す。
【００８１】
【表２】
0005402482.tif 000003
【００８２】
ここで千鳥とは、２層以上の銅箔１０６に設けた露出部１１１を、銅箔１０６の厚み方向に対して左右にずらしたものである。なお異なる銅箔１０６に設けられた露出部１１１どうしが、銅箔１０６の厚み方向に略完全に一致した状態を、平行（ずらし無し）とした。
【００８３】
なお（表２）において、グランド接続長をＬとした場合、Ｌ＜（λ／８）である。またスリット幅は、Ｗ＜３Ｌとしている。なお表において、Ｗ＝略３Ｌとした。
【００８４】
（表２）より、露出部１１１は、平行（銅箔１０６の厚み方向に略完全に一致した状態）とするより、千鳥（銅箔１０６の厚み方向に平行にずらした状態）とする方が良いことが判る。なお（表２）は、２．４ＧＨｚの基本周波数での評価結果であるが、ノイズは基本周波数の２次、３次、４次等の高調波が課題となることは言うまでも無い。
【００８５】
（表３）は、グランド接続全長Ｌと、ＥＭＩとの関係について評価した結果の一例を示すものである。
【００８６】
【表３】
0005402482.tif 000004
【００８７】
（表３）は、グランド接続全長Ｌを変化させたときの２．４ＧＨｚのシールド効果を示した表であり、モジュール１０１の全外周でグランドが接続されている状態を１００％として、その接続状態を１５％まで低減させた時のシールド効果のシミュレーション結果である。
【００８８】
（表３）で、数値が小さいほど、シールド効果が高い状態を示しており、−６８ｄＢ以下のシールド効果（モジュール１０１使用）を得るためには、グランド接続全長Ｌがモジュール１０１の全外周の１５％以上、必要であることが判る。
【００８９】
金属カバー構造のシールド材を用いた従来構造のモジュール１０１のシールド効果が約−７０ｄＢであることから、グランド接続全長Ｌは、モジュール１０１の全外周に対して、おおむね２０％以上を確保すれば問題ないレベルが実現できる。
【産業上の利用可能性】
【００９０】
本発明のモジュール及びその製造方法は、回路基板に白化部を有しないため、信頼性に優れると同時に、その表面に設けた金属膜と、銅箔からなるグランドパターンとの隙間の漏洩ノイズを低減することで、ＥＭＩやＥＭＣ特性に優れたモジュールであり、電子機器の小型化、高密度実装、更には狭隣接実装を実現することができる。
【符号の説明】
【００９１】
１０１  モジュール
１０２  金属膜
１０３  点線
１０４  ガラスエポキシ層
１０５  配線
１０６  銅箔
１０７  電子部品
１０８  バンプ
１０９  封止部
１１０  回路基板
１１１  露出部
１１２  矢印
１１３  分割体
【図１】
0005402482.tif 000005
【図２】
0005402482.tif 000006
【図３】
0005402482.tif 000007
【図４】
0005402482.tif 000008
【図５】
0005402482.tif 000009
【図６】
0005402482.tif 000010
【図７】
0005402482.tif 000011
【図８】
0005402482.tif 000012
【図９】
0005402482.tif 000013
【図１０】
0005402482.tif 000014