(57)【特許請求の範囲】
【請求項１】
半導体ウエハ内に配列された複数の半導体チップとなるべき領域内にそれぞれ設けられたＯＴＰ−ＲＯＭセル配列に対応するプログラムドット配列を有するプログラムヘッドを、前記複数の半導体チップとなるべき領域のうち１つの領域内の前記ＯＴＰ−ＲＯＭセル配列に位置合わせする工程と、
前記ＯＴＰ−ＲＯＭセル配列を、それぞれ異なる構成の前記プログラムヘッドを用いて、前記複数の半導体チップとなるべき領域ごとに異なるパターンでプログラムする工程と、
を有し、
前記ＯＴＰ−ＲＯＭセル配列をプログラムする工程は、前記ＯＴＰ−ＲＯＭセル配列に含まれる複数のＯＴＰ−ＲＯＭセルに薬液を噴出させ、当該噴出された薬液を用いて前記ＯＴＰ−ＲＯＭセル配列内の配線を接続することにより、前記複数のＯＴＰ−ＲＯＭセルを活性化または非活性化させることを特徴とする半導体装置の製造方法。
【請求項２】
半導体ウエハ内に配列された複数の半導体チップとなるべき領域内にそれぞれ設けられたＯＴＰ−ＲＯＭセル配列に対応するプログラムドット配列を有するプログラムヘッドを、前記複数の半導体チップとなるべき領域のうち１つの領域内の前記ＯＴＰ−ＲＯＭセル配列に位置合わせする工程と、
前記ＯＴＰ−ＲＯＭセル配列を、それぞれ異なる構成の前記プログラムヘッドを用いて、前記複数の半導体チップとなるべき領域ごとに異なるパターンでプログラムする工程と、
を有し、
前記ＯＴＰ−ＲＯＭセル配列をプログラムする工程は、前記ＯＴＰ−ＲＯＭセル配列に含まれる複数のＯＴＰ−ＲＯＭセルに薬液を噴出させ、当該噴出された薬液を用いて前記ＯＴＰ−ＲＯＭセル配列内の配線を切断することにより、前記複数のＯＴＰ−ＲＯＭセルを活性化または非活性化させることを特徴とする半導体装置の製造方法。
【請求項３】
半導体ウエハ内に配列された複数の半導体チップとなるべき領域内にそれぞれ設けられたＯＴＰ−ＲＯＭセル配列に対応するプログラムドット配列を有するプログラムヘッドと、
前記プログラムヘッドを前記複数の半導体チップとなるべき領域のうち１つの領域内の
前記ＯＴＰ−ＲＯＭセル配列に位置合わせする位置合わせ部と、を具備し、
前記プログラムヘッドは、それぞれ異なる構成を用いて、前記ＯＴＰ−ＲＯＭセル配列を、前記複数の半導体チップとなるべき領域ごとに異なるパターンでプログラムし、
前記プログラムヘッドは、前記ＯＴＰ−ＲＯＭセル配列に含まれる複数のＯＴＰ−ＲＯＭセルに噴出された薬液を用いて、前記ＯＴＰ−ＲＯＭセル配列内の配線を接続または切断することにより、前記複数のＯＴＰ−ＲＯＭセルを活性化または非活性化させることを特徴とする半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法並びに半導体製造装置に関し、特に、ＯＴＰ−ＲＯＭセルを有する半導体装置及びその製造方法並びに半導体製造装置に関する。
【背景技術】
【０００２】
ＯＴＰ（Ｏｎｅ  Ｔｉｍｅ  Ｐｒｏｇｒａｍａｂｌｅ）−ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）はＲＯＭセルの一部を非可逆的に変形することによりデータを格納するＲＯＭである。このため、一度データを格納すると消去することはできない。半導体チップ内のＯＴＰ−ＲＯＭをプログラムする方法として、特許文献１には、インクジェット描画法やレーザカット法を用い、ＯＴＰ−ＲＯＭをプログラム技術が開示されている。
【特許文献１】特開２００５−２０３７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体装置において、セキュリティ強化の観点から、半導体装置内の半導体チップそれぞれに異なる識別情報を格納する場合がありうる。この場合、識別情報をＥＰＲＯＭやＥＥＰＲＯＭ等の電気的にプログラムできるＲＯＭに格納する場合、各半導体チップへ異なる識別情報をプログラムすることは比較的容易である。しかしながら、プログラムされた識別情報は消去が可能なため、セキュリティの観点から十分なものではない。一方、識別情報をＯＴＰ−ＲＯＭに格納すると識別情報を消去される可能性はないが、各半導体チップへ異なる識別情報をプログラムする手順が複雑になる。
【０００４】
本発明は、上記課題に鑑みなされたものであり、プログラムされた情報のセキリュティが高く、半導体チップ毎に異なる情報をプログラムすることを簡単に可能とすることを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、半導体ウエハ内に配列された複数の半導体チップとなるべき領域内にそれぞれ設けられたＯＴＰ−ＲＯＭセル配列に対応するプログラムドット配列を有するプログラムヘッドを、前記複数の半導体チップとなるべき領域のうち１つの領域内の前記ＯＴＰ−ＲＯＭセル配列に位置合わせする工程と、前記プログラムヘッドを用い前記ＯＴＰ−ＲＯＭセル配列を、前記複数の半導体チップとなるべき領域ごとに異なるパターンでプログラムする工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、ＯＴＰ−ＲＯＭセルに情報を記憶するため、プログラムされた情報のセキリュティを高くすることができる。さらに、プログラムヘッドのプログラムドット配列は、ＯＴＰ−ＲＯＭセル配列に対応している。そして、プログラムヘッドを各半導体チップのＯＴＰ−ＲＯＭセル配列に合わせ、各半導体チップ毎に異なるパターンでＯＴＰ−ＲＯＭセル配列をプログラムする。よって、複数の半導体チップとなるべき領域内のＯＴＰ−ＲＯＭセル配列を、半導体チップ毎に異なるパタンーンでプログラムすることを容易に行うことができる。
【０００６】
上記構成において、前記ＯＴＰ−ＲＯＭセル配列をプログラムする工程は、前記ＯＴＰ−ＲＯＭセル配列に含まれる複数のＯＴＰ−ＲＯＭセルに活性化または非活性化させる薬液を噴出させる構成とすることができる。
【０００７】
上記構成において、前記ＯＴＰ−ＲＯＭセル配列をプログラムする工程において、前記薬液を用いて前記ＯＴＰ−ＲＯＭセル配列内の配線を接続することにより、前記複数のＯＴＰ−ＲＯＭセルを活性化または非活性化させる構成とすることができる。
【０００８】
上記構成において、前記ＯＴＰ−ＲＯＭセル配列をプログラムする工程において、前記薬液を用いて前記ＯＴＰ−ＲＯＭセル配列内の配線を切断することにより、前記複数のＯＴＰ−ＲＯＭセルを活性化または非活性化させる構成とすることができる。
【０００９】
上記構成において、前記ＯＴＰ−ＲＯＭセル配列をプログラムする工程は、前記プログラムヘッドを用い、前記ＯＴＰ−ＲＯＭセル配列上のフォトレジストに光を照射することにより、前記複数のＯＴＰ−ＲＯＭセルを活性化または非活性化させるパターンを形成する工程と、前記パターンを用い前記複数のＯＴＰ−ＲＯＭセルを活性化または非活性化する工程と、を含む構成とすることができる。
【００１０】
上記構成前記複数のＯＴＰ−ＲＯＭセルの活性化または非活性化は、前記ＯＴＰ−ＲＯＭセル配列の配線を接続または切断することにより行う構成とすることができる。
【００１１】
上記構成において、前記複数のＯＴＰ−ＲＯＭセルの活性化または非活性化は、ＯＴＰ−ＲＯＭセルにイオン注入することにより行う構成とすることができる。
【００１２】
本発明は、半導体ウエハ内に配列された複数の半導体チップとなるべき領域内にそれぞれ設けられたＯＴＰ−ＲＯＭセル配列に対応するプログラムドット配列を有するプログラムヘッドと、前記プログラムヘッドを前記複数の半導体チップとなるべき領域のうち１つの領域内の前記ＯＴＰ−ＲＯＭセル配列に位置合わせする位置合わせ部と、を具備し、前記プログラムヘッドは、前記ＯＴＰ−ＲＯＭセル配列を、前記複数の半導体チップとなるべき領域ごとに異なるパターンでプログラムすることを特徴とする半導体製造装置である。本発明によれば、複数の半導体チップとなるべき領域内のＯＴＰ−ＲＯＭセル配列を、半導体チップ毎に異なるパタンーンでプログラムすることを容易に行うことができる。
【００１３】
本発明は、個々の半導体装置毎に異なる識別情報が記憶されており、複数のＯＴＰ−ＲＯＭセルを有するＯＴＰ−ＲＯＭセル配列を有し、前記複数のＯＴＰ−ＲＯＭセルは前記識別情報に応じ活性化または非活性化されていることを特徴とする半導体装置である。本発明によれば、ＯＴＰ−ＲＯＭセルに識別情報を記憶するため、識別情報のセキリュティを高くすることができる。また、半導体チップ毎に、異なる識別情報を製造が容易な半導体装置を提供することができる。
【００１４】
上記構成において、前記複数のＯＴＰ−ＲＯＭセルの活性化または非活性化は、前記複数のＯＴＰ−ＲＯＭセル内の各ＯＴＰ−ＲＯＭセル毎に配線が接続または切断されることにより各ＯＴＰ−ＲＯＭセルが活性化または非活性化されている構成とすることができる。
【００１５】
上記構成において、前記複数のＯＴＰ−ＲＯＭセルの活性化または非活性化は、前記複数のＯＴＰ−ＲＯＭセル内の各ＯＴＰ−ＲＯＭセル毎に半導体層に異なる不純物が注入されているか否かにより各ＯＴＰ−ＲＯＭセルが活性化または非活性化されている構成とすることができる。
【発明の効果】
【００１６】
本発明によれば、プログラムヘッドのプログラムドット配列は、ＯＴＰ−ＲＯＭセル配列に対応している。そして、プログラムヘッドを各半導体チップのＯＴＰ−ＲＯＭセル配列に合わせ、各半導体チップ毎に異なるパターンでＯＴＰ−ＲＯＭセル配列をプログラムする。よって、複数の半導体チップとなるべき領域内のＯＴＰ−ＲＯＭセル配列を、半導体チップ毎に異なるパタンーンでプログラムすることを容易に行うことができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照に、本発明の実施例について説明する。
【実施例１】
【００１８】
実施例１は、各半導体チップにＯＴＰ−ＲＯＭが設けられ、ＯＴＰ−ＲＯＭに半導体チップの識別情報をプログラムする例である。図１は半導体ウエハの平面図である。シリコン半導体ウエハ１０に半導体チップとなるべき領域１２（以下、半導体チップ１２ともいう）が配列している。半導体チップ１２はＸ方向に「Ｘ」間隔、Ｙ方向に「Ｙ」間隔でマトリックス上に配置されている。
【００１９】
図２（ａ）を参照に、半導体チップ１２は回路部１４とＲＯＭ部２０とを有している。回路部１４は、メモリやロジックからなり、半導体チップ１２の主な機能を司る。ＲＯＭ部２０は図２（ｂ）のように、合わせマーク２４と複数のＯＴＰ−ＲＯＭセル２２（図２（ｂ）では丸で図示）とを有している。１つのＯＴＰ−ＲＯＭセル２２は１ビットをプログラムすることができる。複数のＯＴＰ−ＲＯＭセルはＲＯＭ部２０内でＯＴＰ−ＲＯＭセル配列２１として配列している。例えば、ＯＴＰ−ＲＯＭセル配列２１を２×１６個のアレー配列とすることができる。例えばＯＴＰ−ＲＯＭセル２２を１０μｍピッチで配列させると、ＲＯＭ部２０は２０×１６０μｍ程度の大きさとなる。この場合、ＯＴＰ−ＲＯＭセル配列２１として３２ビットをプログラムできるため、ＲＯＭ部２０のＯＰＴ−ＲＯＭセル配列２１には、２３２個の異なる識別番号をプログラムすることができる。
【００２０】
図３は、半導体チップ１２内に設けられたＲＯＭ部２０とプログラムヘッド８０を示す図である。プログラムヘッド８０は、複数のプログラムドット９０を有している。プログラムドット９０は、対応するＯＴＰ−ＲＯＭセル２２をプログラムするための機能を有しており、複数のＯＴＰ−ＲＯＭセル２２の配列（ＯＴＰ−ＲＯＭセル配列）に対応し配列されている。プログラムヘッド８０は、位置合わせ部８４により駆動され、半導体ウエハ１０内の任意の半導体チップ１２のＲＯＭ部２０と位置合わせすることができる。
【００２１】
図１を参照に、半導体ウエハ１０内の各半導体チップ１２のＲＯＭ部２０に各半導体チップ毎に異なる識別番号をプログラミングする方法を以下に説明する。まず、半導体ウエハ１０内の１つの半導体チップ１２ａ内の複数のＯＴＰ−ＲＯＭセル２２をプログラムする際、図３を参照に、合わせマーク２４を用い、プログラムヘッド８０を複数のＯＴＰ−ＲＯＭセル２２の配列（ＯＴＰ−ＲＯＭセル配列２１）に位置合わせする。プログラムヘッド８０を用いＯＴＰ−ＲＯＭセル配列２１のそれぞれのＯＴＰ−ＲＯＭセル２２を、識別番号に対応するパターンでプログラムする。ＯＴＰ−ＲＯＭセル２２のプログラムの方法は後述する。例えば、半導体チップ１２ａのＯＴＰ−ＲＯＭセル配列２１に「１」をプログラムする場合、ＯＴＰ−ＲＯＭセル２２ａを“１”、他のＯＴＰ−ＲＯＭセル２２を“０”とする。
【００２２】
図１を参照に、プログラムヘッド８０を半導体チップ１２ｂ内の複数のＲＯＭ部２０に移動させる。ＯＴＰ−ＲＯＭセル２２の配列を識別番号に対応するパターンでプログラムする。例えば、半導体チップ１２ａのＯＴＰ−ＲＯＭセル配列２１に「２」をプログラムする場合、ＯＴＰ−ＲＯＭセル２２ｂを“１”、他のＯＴＰ−ＲＯＭセル２２を“０”とする。その後、図１の矢印のように、半導体チップ１２のＲＯＭ部２０を順次プログラムする。半導体ウエハ１０には半導体チップ１２が同じピッチで配列しているため、プログラムヘッド８０の移動は、ステッパのように、Ｘ方向に移動する場合は「Ｘ」、Ｙ方向に移動する場合は「Ｙ」と一定のステップで移動させることができる。このように、ＯＴＰ−ＲＯＭセル配列２１内の複数のＯＴＰ−ＲＯＭセル２２を、複数の半導体チップ１２ごとに異なるパターンでプログラムする。
【００２３】
半導体ウエハ１０内の複数の半導体チップ１２のＯＴＰ−ＲＯＭセル配列２１を異なるパターンでプログラムする方法として、マスクを組み合わせて行う方法が考えられる。しかしながらこの方法は複雑な手順が必要となる。一方、実施例１によれば、プログラムヘッド８０のプログラムドット９０は、複数のＯＴＰ−ＲＯＭセル２２に対応した配列をしている。プログラムヘッド８０を各半導体チップ１２のＯＴＰ−ＲＯＭセル配列２１に位置合わせし、各半導体チップ１２毎に異なるパターンでＯＴＰ−ＲＯＭセル配列２１の複数のＯＴＰ−ＲＯＭセル２２をプログラムする。これにより、複数の半導体チップ１２内のＯＴＰ−ＲＯＭセル配列２１を、半導体チップ１２毎に異なるパタンーンでプログラムすることを容易に行うことができる。
【実施例２】
【００２４】
実施例２は、ＯＴＰ−ＲＯＭセルの配線を接続することにより、ＯＴＰ−ＲＯＭセルをプログラムする例である。図４及び図５はＯＴＰ−ＲＯＭセル２２ａ及び２２ｂの断面図である。図４を参照に、ｐ型シリコン半導体基板（または、半導体基板内のｐ型領域）３０内に素子分離のためのＳＴＩ酸化膜３２、ソースまたはドレイン領域であるｎ型領域３４ａ及び３４ｂが形成されている。ｎ型領域３４ａ及び３４ｂの間がチャネルであり、チャネル上に酸化膜３６を介しゲート電極３８が形成されている。半導体基板３０及びゲート電極３８上に酸化シリコン膜からなる層間絶縁膜４０が形成されている。層間絶縁膜４０にはｎ型領域３４ａ及び３４ｂに達するプラグ電極４２が形成されている。プラグ電極４２にはタングステンからなる配線４４が接続されている。ｎ型領域３４ａに接続された配線４４ａは領域４５において配線４４ｂと分離している。層間絶縁膜４０上に酸化シリコンからなる保護膜４６が形成されている。
【００２５】
図５を参照に、全ての半導体チップ１２の全てのＯＴＰ−ＲＯＭセル２２の領域４５に保護膜４６を貫通する開口部５０を形成する。この形成は、通常のマスクを用いた露光技術及びエッチング技術を用いた工程により容易に行うことができる。
【００２６】
図６は、ＯＴＰ−ＲＯＭセルの平面図である。ＯＴＰ−ＲＯＭセル２２を構成するＦＥＴ３９のゲート電極３８及びｎ型領域３４ｂはそれぞれ配線４４に接続されている。一方、ｎ型領域３４ａは配線４４ａと接続しているが領域４５において配線４４ｂと分断されている。領域４５には開口部５０が設けられている。このように、配線４４ａと４４ｂとが分離されているため、ＦＥＴ３９は機能しない。つまり、ＯＴＰ−ＲＯＭセル２２ａ及び２２ｂは非活性化されている。
【００２７】
図７を参照に、ＯＴＰ−ＲＯＭセル上にプログラムヘッド８０を配置する。プログラムヘッド８０のプログラムドット９０は液だめ９２及び圧電素子９４とを有している。液だめ９２には注入口９６から金属が溶解した薬液５５が供給される。圧電素子９４により矢印９８のように液だめ９２内の薬液５５に圧力が加わると、薬液５５は排出口９３より排出され液滴５４として開口部５０内に注入される。例えば、排出口９３の径は１μｍ、開口部５０の径は３μｍとする。このとき、ＯＴＰ−ＲＯＭセル２２ａに対応するプログラムドット９０は薬液５５を排出し、ＯＴＰ−ＲＯＭセル２２ｂに対応するプログラムドット９０は薬液５５を排出しない。これにより、ＯＴＰ−ＲＯＭセル２２ａの開口部５０内には薬液５２が注入され、ＯＴＰ−ＲＯＭセル２２ａの開口部５０内には薬液５２が注入されない。薬液５２は、例えばＡｕ、ＡｇまたはＷ等の金属を有機溶剤と混合した液体である。
【００２８】
図８を参照に、開口部５０に薬液５２を注入後、３００℃程度の熱処理を行い、薬液５２中の溶剤を蒸発させる。これにより、金属が残存し、配線４４ａと４４ｂとが金属５３により接続する。よって、ＯＴＰ−ＲＯＭセル２２ａは活性化（これを例えば“１”といする）される。一方、ＯＴＰ−ＲＯＭセル２２ｂは非活性化（これを例えば“０”とする）されたままである。このようにして、ＲＯＭ部２０の各ＯＴＰ−ＲＯＭセル２２を活性化または非活性化することができる。これにより、ＲＯＭ部２０に半導体チップ１２の識別情報をプログラムすることができる。
【実施例３】
【００２９】
実施例３は、ＯＴＰ−ＲＯＭセルの配線を切断することにより、ＯＴＰ−ＲＯＭセルをプログラムする例である。図９を参照に、実施例３では、ｎ型領域３４ａに接続された配線４４が分離しておらずＯＴＰ−ＲＯＭセル２２内のＦＥＴは機能する。つまり、ＯＴＰ−ＲＯＭセル２２は活性化されている。実施例３においては、ＯＴＰ−ＲＯＭセル２２の開口部５０に液だめ９２内の薬液５６を液滴５４として注入する。薬液５６は配線４４をエッチングする液体であり、例えば３０％過酸化水素水である。半導体ウエハ１０を例えば８０℃から９０℃に加熱することにより、図９の領域５８のように、配線であるタングステンがエッチングされる。配線４４が切断された後に、ハロゲンランプ等により、薬液５６を蒸発させる。以上により、ＯＴＰ−ＲＯＭセル２２ａは活性化したままであり、ＯＴＰ−ＲＯＭセル２２ｂは非活性化される。
【００３０】
実施例２及び実施例３のように、ＯＴＰ−ＲＯＭセル２２のプログラムする際は、ＯＴＰ−ＲＯＭセル２２にＯＴＰ-ＲＯＭセル２２を活性化または非活性化させる薬液を噴出させる。このようにして、ＯＴＰ-ＲＯＭセル２２を活性化または非活性化させることに、圧電素子９４やバブルジェット（登録商標）等の薬液噴出機構を搭載し、薬液を噴出する構成のプログラムヘッド８０を用いることができる。これにより、簡単に、半導体チップ１２毎に異なる識別情報をプログラムすることができる。
【実施例４】
【００３１】
実施例４は、プログラムヘッド８０ａとして可動式遮光板を有する例である。図１０を参照に、実施例３と同様に、ｎ型領域３４ａに接続された配線４４が分離していない。保護膜４６上にフォトレジスト４８を塗布する。プログラムヘッド８０ａはレチクル１００上に遮光層１０４が形成されている。プログラムドット９０ａとして、遮光層１０４及びレチクル１００が開口１０６を有している。開口１０６は可動式遮光板１０２により、遮光または開口される。図１０においては、ＯＴＰ−ＲＯＭセル２２ａに対応するプログラムドット９０ａの可動式遮光板１０２は開口し、ＯＴＰ−ＲＯＭセル２２ｂに対応するプログラムドット９０ａの可動式遮光板１０２は遮光している。この状態で紫外線１０８を照射することにより、ＯＴＰ−ＲＯＭセル２２ａ上のフォトレジスト４８が露光される。その後現像することにより、フォトレジスト４８に開口部６０が形成される。
【００３２】
図１１を参照に、開口部６０下の保護膜４６及び配線４４をフォトレジスト４８をマスクにエッチングすることにより、ＯＴＰ−ＲＯＭセル２２ａを非活性化することができる。
【００３３】
また、図１２を参照に、ＯＴＰ−ＲＯＭセル２２の配線４４が領域４５で分離されている場合、開口部６０下の保護膜４６をフォトレジスト４８をマスクにエッチングし、配線４４ａと４４ｂとが接続するように、金属６６を例えばメッキ法を用い形成する。これにより、ＯＴＰ−ＲＯＭセル２２ａを活性化することができる。
【００３４】
さらに、図１３を参照に、開口部６０をゲート電極３８上に形成する。フォトレジスト４８をマスクにチャネルとなる半導体基板３０に例えばＢ（ボロン）を１ＭｅＶのエネルギでイオン注入する。これにより、半導体基板３０内に高ドープｐ型領域６２が形成される。よって、ＯＴＰ−ＲＯＭセル２２ａを非活性化することができる。
【実施例５】
【００３５】
実施例５はプログラムヘッド８０ｂとしてファイバを有する例である。図１４を参照に、プログラムヘッド８０ｂは遮光性の支持体１１０にプログラムドットとしてガラスファイバ１１２が設けられている。レーザ光１１８を複数のガラスファイバ１１２に選択的に照射する。レーザ光１１８はフォトレジスト４８を感光する波長を有するレーザ光であり、例えばＫｒＦエキシマレーザのレーザ光を用いることができる。ガラスファイバ１１２に照射されたレーザ光１１８はフォトレジスト４８に照射される。これにより、ＯＴＰ−ＲＯＭセル２２上のフォトレジスト４８を選択的に露光することができる。よって、ＯＴＰ−ＲＯＭセル２２上のフォトレジスト４８に選択的に開口部６０を形成することができる。その後、実施例４と同じ工程により、ＯＴＰ−ＲＯＭセル２２ａを非活性化することができる。
【００３６】
実施例４及び実施例５によれば、図１０または図１４のように、プログラムヘッド８０ａまたは８０ｂを用い、ＯＴＰ−ＲＯＭセル２２上のフォトレジスト４８に光を照射することにより、ＯＴＰ−ＲＯＭセル２２を活性化または非活性化させるパターンを形成する。その後、図１１、図１２または図１３のように、フォトレジスト４８のパターンを用いＯＴＰ−ＲＯＭセル２２を活性化または非活性化する。このように、ＯＴＰ−ＲＯＭセル２２を活性化または非活性化することもできる。
【００３７】
また、ＯＴＰ−ＲＯＭセル２２の活性化または非活性化は、図１１のように、ＯＴＰ−ＲＯＭセル２２の配線４４を切断、または、図１２のように、配線４４を接続することにより行うことができる。さらに、図１３のように、ＯＴＰ−ＲＯＭセル２２にイオン注入することにより、ＯＴＰ−ＲＯＭセル２２を活性化または非活性化することができる。
【００３８】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００３９】
【図１】図１は半導体ウエハの平面図である。
【図２】図２（ａ）は半導体チップの平面図、図２（ｂ）はＲＯＭ部の平面図である。
【図３】図３はＲＯＭ部２０にプログラムヘッドを位置合わせした図である。
【図４】図４は実施例２に係る半導体装置の製造工程を示す断面図（その１）である。
【図５】図５は実施例２に係る半導体装置の製造工程を示す断面図（その２）である。
【図６】図６は実施例２に係る半導体装置の製造工程を示す平面図（その１）である。
【図７】図７は実施例２においてＯＴＰ−ＲＯＭセル上にプログラムヘッドを配置した模式図である。
【図８】図８は実施例２に係る半導体装置の製造工程を示す平面図（その２）である。
【図９】図９は実施例３においてＯＴＰ−ＲＯＭセル上にプログラムヘッドを配置した模式図である。
【図１０】図１０は実施例４においてＯＴＰ−ＲＯＭセル上にプログラムヘッドを配置した模式図である。
【図１１】図１１は実施例４において、ＯＴＰ−ＲＯＭセルを活性化または非活性化する工程の断面図（その１）である。
【図１２】図１２は実施例４において、ＯＴＰ−ＲＯＭセルを活性化または非活性化する工程の断面（その２）図である。
【図１３】図１３は実施例４において、ＯＴＰ−ＲＯＭセルを活性化または非活性化する工程の断面（その３）図である。
【図１４】図１４は実施例５においてＯＴＰ−ＲＯＭセル上にプログラムヘッドを配置した模式図である。
【符号の説明】
【００４０】
１０          半導体ウエハ
１２          半導体チップ
１４          回路部
２０          ＲＯＭ部
２１          ＯＴＰ−ＲＯＭセル配列
２２          ＯＴＰ−ＲＯＭセル
４４          配線
５５、５６    薬液
８０          プログラムヘッド
８４          位置合わせ部
９０          プログラムドット
【図１】
0005400279.tif 000002
【図２】
0005400279.tif 000003
【図３】
0005400279.tif 000004
【図４】
0005400279.tif 000005
【図５】
0005400279.tif 000006
【図６】
0005400279.tif 000007
【図７】
0005400279.tif 000008
【図８】
0005400279.tif 000009
【図９】
0005400279.tif 000010
【図１０】
0005400279.tif 000011
【図１１】
0005400279.tif 000012
【図１２】
0005400279.tif 000013
【図１３】
0005400279.tif 000014
【図１４】
0005400279.tif 000015