(57)【特許請求の範囲】
【請求項１】
直流電源ライン間に双方向性のスイッチング素子を有する２つのアームを直列に接続したスイッチングアームを交流相数分並列に接続し、交流電力と直流電力を双方向に変換する電流形電力変換器であって、
交流電圧を検出する手段と、
直流電流を検出する手段と、
検出された交流電圧の位相を基に各交流相の交流電流指令値を演算する交流電流指令値演算手段と、
所定期間内で各相の交流電流指令値のうち振幅の最大値、中間値及び最小値の組み合わせを判別する判別手段と、
所定期間内で前記最大相スイッチングアームの一方のアームを常にオン状態としたときの、他方のアームの１スイッチング周期当たりの短絡オン時間を前記交流電流指令値と直流電流検出値から演算する短絡オン時間演算手段と、
上記常にオン状態としているアームと共通な前記直流電源ラインに接続されている全てのアームを常にオフし、残ったアームのオン時間を前記短絡オン時間と交流電流指令値と直流電流検出値から演算する低振幅相オン時間演算手段と、
前記短絡オン時間演算手段で演算された短絡オン時間及び前記低振幅相オン時間演算手段で演算されたオン時間と前記判別手段から出力される判別信号とに基づいて前記各スイッチングアームの各アームに対する駆動信号を生成する駆動パルス生成手段と
を備えたことを特徴とする電流形電力変換器の制御装置。
【請求項２】
請求項１に記載の電流形電力変換器の制御装置において、前記短絡オン時間演算手段は、前記短絡オン時間をｄshort、前記直流電流検出値をｉdc、各交流電流指令値の絶対値のうち最大となる値をｉmaxとしたときに、
ｄshort＝（ｉdc−ｉmax）／ｉdc
により演算することを特徴とする電流形電力変換器の制御装置。
【請求項３】
請求項１又は２に記載の電流形電力変換器の制御装置において、前記低振幅相オン時間演算手段は、三相交流の場合に、残りのアームのオン時間をｄ1及びｄ2とし、交流電流指令値のうち、中間の値になる電流値をｉmidとしたとき、
ｄ1＝｛ｉmid＋（１−ｄshort）ｉdc｝／２ｉdc
ｄ2＝｛（１−ｄshort）ｉdc−ｉmid｝／２ｉdc
により演算することを特徴とする電流形電力変換器の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子を用いて交流電力と直流電力を双方向に変換する電力変換器のうち、双方向性の半導体スイッチング素子を用いて制御する電流形電力変換器の制御装置に関する。
【背景技術】
【０００２】
電力変換器としては、電圧形電力変換器と電流形電力変換器がある。以下説明を容易にするため三相交流として説明を行う。
電圧形電力変換器は、直流部に電圧源となるコンデンサを、交流側にリアクトルを設ける構成が一般的であり、制御が容易で、半導体スイッチの構成として、片方向の電圧の印加を許容するＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）と、ダイオードを逆並列接続して構成できるため、電流形に対してスイッチの損失が少なく、制御が容易なため広く用いられている。ただし、電流形と異なり常に直流部の電圧が交流側の電圧に対して高くなるため、直流部に二次電池などを接続して、二次電池の充放電を行う場合には、コンデンサの電圧と二次電池の電圧を協調するためのチョッパや、突入電流防止回路などの付属回路が必要となる。
【０００３】
一方、電流形電力変換器は、図７に示すように、三相交流電源１０１と、この三相交流電源１０１の出力側の各相に介挿した交流リアクトルＬｒ、Ｌｓ及びＬｔと各相間に接続されたコンデンサＣｒ、Ｃｓ及びＣｔとで構成される入力フィルタ１０２と、この入力フィルタ１０２の出力側に接続された電力変換部１０３と、この電力変換部１０３の直流出力側に直流リアクトルＬｄｃを書いて接続された直流負荷１０４とを備えている。
【０００４】
ここで、電力変換部１０３は直流電源ラインＬｐ及びＬｎ間に並列に接続された３個のスイッチングアームＳＡｒ〜ＳＡｔを有する。各スイッチングアームＳＡｒ〜ＳＡｔのそれぞれは、２つの片方向の半導体スイッチング素子を逆並列に接続して構成される上アームＨＡｒ〜ＨＡｔと、同様に２つの片方向の半導体スイッチング素子を逆並列に接続して構成される下アームＬＡｒ〜ＬＡｔとが直列に接続されている。
そして、各スイッチングアームＳＡｒ〜ＳＡｔの上アームＨＡｒ〜ＨＡｔと下アームＬＡｒ〜ＬＡｔとの接続点に入力フィルタ１０２の出力側が接続されている。
【０００５】
このように電流形電力変換器は、直流部に電流源となる直流リアクトルＬｄｃを、交流部にコンデンサＣｒ〜Ｃｔを設ける構成が一般的で、電圧形電力変換器と双対となる。直流部の電圧は、電圧形電力変換器と反対に交流側の電圧よりも低くなる。二次電池などを接続する場合には、二次電池の最大電圧を交流電圧よりも低く設定すれば、直流部の電圧振幅を電流形電力変換器で制御でき、電圧形電力変換器で必要な付属回路を省略できる可能性がある。しかし、半導体スイッチング素子としては、双方向の電圧の印加を許容する素子が必要で、ＩＧＢＴ等を用いる場合は片方向素子を組み合わせて構成する必要があり、電圧形電力変換器に比べて素子の損失が大きくなる。
【０００６】
しかしながら、近年、双方向の電圧印加を許容するＩＧＢＴが開発されてきており、電圧形電力変換器の半導体損失と同等の損失となるため、電流形変換器の研究も盛んに行われている。
このような電流形電力変換器としては、自己消弧素子をブリッジ結線したブリッジ回路を有し、各自己消弧素子をパルス幅変調信号により駆動するようにした電流形インバータを備え、交流電流のパルス幅分布が正弦波の波高値分布に出来るだけ近くになるように、不等周期三角波を発生させる電流形インバータの制御装置が知られている（例えば、特許文献１参照）。
【０００７】
また、三角波と指令値を比較して得たパルスと、１２０度パルス発生手段を用いて作成したパルスを論理合成して、各相の自己消弧素子のゲートパルスを求めるようにした電流形変換器の制御装置が知られている（例えば、特許文献２参照）。
さらに、電圧形と電流形との双対性を利用して、電圧形変換器のパルスを求めてから論理回路において、電流形のパルスに変換するようにした電流形三相インバータ・コンバータの三角波比較方式ＰＷＭ制御が知られている（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開昭６０−９８８７６号公報
【特許文献２】特開平１０−４２５６８号公報
【非特許文献】
【０００９】
【非特許文献１】「電流形三相インバータ・コンバータの三角波比較方式ＰＷＭ制御」電気学会論文誌Ｄ−１１６巻１号、１９９６年  Ｐ１０６〜Ｐ１０７
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記特許文献１に記載の従来例にあっては、不等周期三角波作成のために特別な専用のデジタル回路を設計する必要があり、デジタル回路の回路規模が増大しコストが上昇する。また、交流電流の周期を分周した三角波周期を作成するクロック発生回路が必要となり、後述の通り、スイッチング周期の制約が多く、スイッチング周期の高速化に不向きであり、装置の小型化に課題がある。
【００１１】
また、上記特許文献２に記載の従来例にあっては、１２０度パルスを作成するために交流電流の周期の約数となる周期の三角波が必要となる。近年では、半導体スイッチング素子の高速化が可能となり、リアクトルやコンデンサの体積を小型化するために、三角波の周期を交流電流の周期に対して非常に短く（スイッチング周期を短く）することが多いが、上記特許文献２に記載の従来例の場合スイッチング周期は、交流電流の周期の１／６と１／１２としており、スイッチング周期の高速化を想定していない。
【００１２】
さらに、上記非特許文献１に記載の従来例では、上記特許文献１及び２に記載の従来例と異なり、スイッチング周期の制約はなく、電圧形電力変換器と同じ制御が適用可能であるが、論理回路が複雑であり、図８に示すように、図８（ａ）に示す三角波の１スイッチング周期あたり、上アームＳｕ＋が１回、下アームＳｕ−が１回、上アームＳｖ＋が２回、下アームＳｗ−が２回と、合計６回のスイッチの切り替り（スイッチのオンからオフ、またはオフからオンを１回とする）が存在している。スイッチの切り替りが多いと、損失が増加し、ノイズも増加し、性能悪化を招き好ましくない。
そこで、本発明は、上記従来例の課題に着目してなされたものであり、スイッチング周期の制約がなく、簡単な構成で、スイッチング素子の切り替りが少なく、装置の小型化、低損失化、高性能化を実現する電流形電力変換器の制御装置を提供することを目的としている。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の一の形態に係る電流形電力変換器の制御装置は、直流電源ライン間に双方向性のスイッチング素子を有する２つのアームを直列に接続したスイッチングアームを交流相数分並列に接続し、交流電力と直流電力を双方向に変換する電流形電力変換器であって、
交流電圧を検出する手段と、
直流電流を検出する手段と、
検出された交流電圧の位相を基に各交流相の交流電流指令値を演算する交流電流指令値演算手段と、所定期間内で各相の交流電流指令値のうち振幅の最大値、中間値及び最小値の組み合わせを判別する判別手段と、所定期間内で前記最大相スイッチングアームの一方のアームを常にオン状態としたときの、他方のアームの１スイッチング周期当たりの短絡オン時間ｄshortを前記交流電流指令値と直流電流検出値から演算する短絡オン時間演算手段と、上記常にオン状態としているアームと共通な前記直流電源ラインに接続されている全てのアームを常にオフし、残ったアームのオン時間を前記短絡オン時間ｄshortと交流電流指令値と直流電流検出値から演算する低振幅相オン時間演算手段と、前記短絡オン時間演算手段で演算された短絡オン時間及び前記低振幅相オン時間演算手段で演算されたオン時間と前記判別手段から出力される判別信号とに基づいて前記各スイッチングアームの各アームに対する駆動信号を生成する駆動パルス生成手段とを備えたことを特徴としている。
【００１４】
また、本発明の他の形態に係る電流形電力変換器の制御装置は、前記短絡オン時間演算手段は、前記短絡オン時間をｄshort、前記直流電流検出値をｉdc、各交流電流指令値の絶対値のうち最大となる値をｉmaxとしたときに、
ｄshort＝（ｉdc−ｉmax）／ｉdc
により演算することを特徴としている。
さらに、本発明の他の形態に係る電流形電力変換器の制御装置は、前記低振幅相オン時間演算手段は、三相交流の場合に、残りのアームのオン時間をｄ1及びｄ2とし、交流電流指令値のうち、中間の値になる電流値をｉmidとしたとき、
ｄ1＝｛ｉmid＋（１−ｄshort）ｉdc｝／２ｉdc
ｄ2＝｛（１−ｄshort）ｉdc−ｉmid｝／２ｉdc
により演算することを特徴としている。
【発明の効果】
【００１５】
本発明によれば、交流相の各相の所定期間内における交流電流指令値振幅の組み合わせを判別し、所定期間内で最大振幅のスイッチングアームの一方のアームを常にオン状態とし、他方のアームの短絡オン時間ｄshortを交流電流指令値及び直流電流検出値から演算するとともに、低振幅相スイッチングアームの一方側のアームを常にオフ状態とし、他方のアームのオン時間を、上記短絡オン時間ｄshortと交流電流指令値及び直流電流検出値とから演算し、演算したオン時間からスイッチングアームの各アームを駆動する駆動信号を生成するようにしているので、スイッチング周期の制約がないとともに、簡易な構成で、１スイッチング周期当たりのスイッチング回数を抑制してスイッチング損失の低減及びノイズの低減を図り、高性能な電流形電力変換器の制御装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の概略構成を示すブロック図である。
【図２】本発明の具体的構成を示すブロック図である。
【図３】本発明の判別動作を説明する信号波形図である。
【図４】本発明の動作の説明に供する信号波形図である。
【図５】図４における判別信号Ｓｄ１を拡大した信号波形図である。
【図６】電流形電力変換器の等価回路図である。
【図７】従来例を示すブロック図である。
【図８】従来例の信号波形図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明による電流形電力変換器の制御装置の一実施形態の概略構成を示すブロック図である。
この図１において、三相交流電源１から出力される三相交流電力が入力フィルタ２を介して前述した従来例と同様に上下アームを直列に接続した３つのスイッチングアームを有する電流形電力変換器３に入力され、この電流形電力変換器３で交流電力を直流電力に変換して直流リアクトルＬｄｃを介して直流負荷４に供給する。
そして、電流形電力変換器３を構成する各スイッチング素子がゲート制御装置５によってオンオフ制御される。
【００１８】
このゲート制御装置５には、入力フィルタ２の出力電圧を検出して入力電圧位相情報を出力する電圧検出手段５ａと、直流負荷４に流れる直流電流を検出する直流電流検出手段５ｂと、入力電流振幅指令と電圧検出手段５ａで検出した入力電圧位相情報とに基づいて交流電流指令値ｉr*、ｉs*及びｉt*を演算する交流電流指令値演算手段５ｃとを備えている。
また、ゲート制御装置５は、交流電流指令値演算手段５ｃで演算された交流電流指令値ｉr*、ｉs*及びｉt*に基づいて交流電流指令値の１周期を６分割した分割期間Ｔ１〜Ｔ６における最大値、中間値及び最小値の組み合わせを判別する判別手段５ｄを有する。
【００１９】
さらに、ゲート制御装置５は、所定期間内で前記最大相スイッチングアームの一方のアームを常にオン状態としたときの、他方のアームの１スイッチング周期当たりの短絡オン時間ｄshortを前記交流電流指令値と直流電流検出値から演算する短絡オン時間演算手段５ｅと、上記常にオン状態としているアームと共通な前記直流電源ラインに接続されている全てのアームを常にオフし、残った中間相及び最小相のアームのオン時間ｄ1及びｄ2を前記短絡オン時間ｄshortと交流電流指令値と直流電流検出値から演算する低振幅相オン時間演算手段５ｆとを有する。
さらにゲート制御装置５は、短絡オン時間演算手段５ｅで演算した短絡オン時間ｄshort及び低振幅相オン時間演算手段５ｆで演算したオン時間ｄ1及びｄ2と前記判別手段５ｄから入力される判別信号とに基づいて前記電流形電力変換器３の各スイッチングアームの各アームに対する駆動パルス信号を生成する駆動パルス生成手段５ｇとを備えている。
【００２０】
次に、本発明の一実施形態の具体的構成を図２について説明する。
入力フィルタ２は、前述した図７に示す入力フィルタ１０２と同様に交流リアクトルＬａｒ〜ＬａｔとコンデンサＣｒ〜Ｃｔを有して構成されている。
また、電流形電力変換器３は、正極側及び負極側の直流電源ラインＬｐ及びＬｎ間に３つのスイッチングアームＳＡｒ、ＳＡｓ及びＳＡｔが並列に接続されている。
スイッチングアームＳＡｒは、例えば片方向の電圧の印加を許容するＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体スイッチング素子Ｑ１及びＱ２を逆並列に接続した上アームＡｒ１と同様の構成を有する下アームＡｒ２とを直列に接続し、上アームＡｒ１が正極側の直流電源ラインＬｐに、下アームＡｒ２が負極側の直流電源ラインＬｎにそれぞれ接続されている。
【００２１】
スイッチングアームＳＡｓ及びＳＡｔもスイッチングアームＳＡｒと同様に、上アームＡｓ１，下アームＡｓ２及び上アームＡｔ１，下アームＡｔ２の直列回路で構成されている。
各スイッチングアームＳＡｒ〜ＳＡｔの上アームＡｒ１〜Ａｔ１及び下アームＡｒ２〜Ａｔ２の接続点に入力フィルタ２の各相電流ｉr、ｉs及びｉtが供給されている。
そして、電流形電力変換器３の各スイッチングアームＳＡｒ〜ＳＡｔにおける上アームＡｒ１〜Ａｔ１及び下アームＡｒ２〜Ａｔ２のゲートがゲート制御装置５から供給されるゲート駆動パルス信号Ｓｒ１〜Ｓｔ２によって制御される。
【００２２】
このゲート制御装置５の具体的構成は、入力フィルタ２の出力電圧を検出して電流形電力変換器３の入力電圧位相情報を出力する電圧検出手段５ａとしての電圧検出回路１１と、直流負荷４を流れる直流電流を検出するホール電流センサやシャント抵抗を用いた直流電流検出手段５ｂとしての直流電流センサ１２とを備えている。
また、ゲート制御装置５は、交流電流指令値演算手段５ｃとしての交流電流指令演算回路１３、最大値抽出回路１４、短絡オン時間演算回路１５、位相変換回路１６、判別手段５ｄとしての判別回路１７、中間値抽出回路１８、低振幅相オン時間演算回路１９、パルス生成回路２０及びパルス分配回路２１を備えている。
【００２３】
ここで、最大値抽出回路１４及び短絡オン時間演算回路１５が短絡オン時間演算手段５ｅに対応し、位相変換回路１６、中間値抽出回路１８及び低振幅相オン時間演算回路１９が低振幅相オン時間演算手段５ｆに対応し、パルス生成回路２０及びパルス分配回路２１が駆動パルス生成手段５ｇに対応している。
交流電流指令演算回路１３は、入力電流振幅指令と前記電圧検出回路１１から入力される入力電圧位相情報とに基づいて交流電流指令値ｉr*、ｉs*及びｉt*を演算するとともに、演算した交流電流指令値ｉr*、ｉs*及びｉt*を最大値抽出回路１４及び位相変換回路１６に出力する。
【００２４】
最大値抽出回路１４は、三相交流電流指令値の１周期を６分割した期間Ｔ１〜Ｔ６のそれぞれにおいて下記（１）式の演算を行って交流電流指令値の振幅の絶対値が最大となる最大交流電流指令値ｉmaxを抽出し、抽出した最大交流電流指令値ｉmaxを短絡オン時間演算回路１５に出力する。
ｉmax＝ｍａｘ｛｜ｉr*｜，｜ｉs*｜，｜ｉt*｜｝    …………（１）
短絡オン時間演算回路１５は、入力される最大交流電流指令値ｉmaxと直流電流センサ１２で検出した直流電流検出値ｉdcとに基づいて下記（２）式の演算を行って最大相のスイッチングアームにおける下アームを制御する短絡オン時間ｄshortを演算し、演算した短絡オン時間ｄshortを低振幅相オン時間演算回路１９及びパルス生成回路２０に出力する。
ｄshort＝（ｉdc−ｉmax）／ｉdc      …………（２）
【００２５】
位相変換回路１６は、交流電流指令演算回路１３から入力される三相交流電流指令値ｉr*、ｉs*及びｉt*に基づいて下記（３）〜（５）式の演算を行って、三相交流電流指令値ｉr*、ｉs*及びｉt*に対して位相を３０度ずらした位相変換指令値ｉrt*、ｉsr*及びｉtr*を算出し、算出した位相変換指令値ｉrt*、ｉsr*及びｉtr*を判別回路１７及び中間値抽出回路１８に出力する。
ｉrt*＝ｉr*−ｉt*      …………（３）
ｉsr*＝ｉs*−ｉr*      …………（４）
ｉts*＝ｉt*−ｉs*      …………（５）
判別回路１７は、位相変換回路１６から入力される位相変換指令値ｉrt*、ｉsr*及びｉtr*の１周期を６分割した分割期間Ｔ１〜Ｔ６のそれぞれにおいて最大値、中間値及び最小値の組み合わせから下記表１に示すように６段階の判別信号Ｓｄ１〜Ｓｄ６を生成し、後述するパルス分配回路２１に出力する。
【００２６】
【表１】
0005499801.tif 000002
【００２７】
なお、上記判別方法は一例であって、最大値、中間値及び最小値のうちの少なくとも２つの組み合わせに基づいて判別信号Ｓｄ１〜Ｓｄ６を決定すればよいものである。
また、判別信号Ｓｄ１〜Ｓｄ６は、位相変換回路１６から入力される位相変換指令値ｉrt*、ｉsr*及びｉtr*に基づいて決定する場合に限らず例えば電圧検出回路１１で検出される電圧位相を６分割して最大値、中間値及び最小値のうちの少なくとも２つの組み合わせに基づいて判別信号Ｓｄ１〜Ｓｄ６を決定するようにしてもよい。
【００２８】
中間値抽出回路１８は、入力される位相変換指令値ｉrt*、ｉsr*及びｉtr*の１周期を６分割した期間Ｔ１〜Ｔ６のそれぞれにおいて下記（６）式の演算を行って位相変換指令値の振幅の絶対値が中間の値となる中間指令値ｉmidを抽出し、抽出した中間指令値ｉmidを低振幅相オン時間演算回路１９に出力する。
ｉmid＝ｍｉｄ｛｜ｉrt*｜，｜ｉsr*｜，｜ｉts*｜｝    …………（６）
【００２９】
低振幅相オン時間演算回路１９は、短絡オン時間演算回路１５から入力される短絡オン時間ｄshort及び中間値抽出回路１８から入力される中間指令値ｉmidに基づいて下記（７）式及び（８）式の演算を行って最大相を除く中間相及び最小相のオン時間ｄ1及びｄ2を演算し、演算したオン時間ｄ1及びｄ2をパルス生成回路２０へ出力する。
ｄ1＝｛ｉmid＋（１−ｄshort）ｉdc｝／２ｉdc    …………（７）
ｄ2＝｛（１−ｄshort）ｉdc−ｉmid｝／２ｉdc     …………（８）
【００３０】
パルス生成回路２０は、短絡オン時間演算回路１５から入力される短絡オン時間ｄshortと低振幅相オン時間演算回路１９から入力されるオン時間ｄ1及びｄ2と交流電流指令値の周期に対して遥かに短い周期の三角波と比較するパルス幅変調を行うことにより、オンオフパルスＳshort、Ｓ1及びＳ2を生成し、生成したオンオフパルスＳshort、Ｓ1及びＳ2をパルス分配回路２１に出力する。
【００３１】
パルス分配回路２１では、判別回路１７から入力される判別信号Ｓｄ１〜Ｓｄ６に基づいて下記表２に基づいてパルス生成回路２０から入力されるオンオフパルスＳshort、Ｓ1及びＳ2を分配して電流形電力変換器３の各スイッチングアームＳＡｒ〜ＳＡｔにおける上アームＡｒ１〜Ａｔ１と下アームＡｒ２〜Ａｔ２に対するゲート駆動パルス信号Ｓｒ１〜Ｓｔ１及びＳｒ２〜Ｓｔ２を生成し、生成したゲート駆動パルス信号Ｓｒ１〜Ｓｔ１及びＳｒ２〜Ｓｔ２を電流形電力変換器３に出力する。このとき、判別信号Ｓｄ１〜Ｓｄ６のそれぞれにおいて、最大交流電流指令値となる相では上アームＡｒ１、Ａｓ１及びＡｔ１に対するゲート駆動パルス信号Ｓｒ１、Ｓｓ１及びＳｔ１の何れか例えば判別信号Ｓｄ１である場合にはゲート駆動パルス信号Ｓｒ１が常時オン状態（１．０）となり、中間相及び最小相となるゲート駆動パルス信号Ｓｓ１及びＳｔ１がオフ状態（０）に制御される。なお、このパルス分配回路２１では、スイッチング素子のオンオフ切り替り時における上アーム及び下アームの同時オン、同時オフを防止するために所定のデッドタイムを生成する。
【００３２】
【表２】
0005499801.tif 000003
【００３３】
次に、上記実施形態の動作を説明する。
今、三相交流電源１から入力フィルタ２を通じて電流形電力変換器３に三相交流電力が入力され、この電流形電力変換器３で直流電力に変換されて直流負荷４を駆動しているものとする。この状態では、電圧検出回路１１で入力フィルタ２から出力される三相交流電圧が電圧検出回路１１で検出されてその入力電圧位相情報が交流電流指令演算回路１３に入力される。このため、交流電流指令演算回路１３で、入力電流幅指令と入力電圧位相情報とに基づいて図３（ａ）に示す三相交流電流指令値ｉr*、ｉs*及びｉt*を算出する。
【００３４】
算出された三相交流電流指令値ｉr*、ｉs*及びｉt*は、位相変換回路１６に入力されて前記（３）〜（５）式の演算を行って、図３（ｃ）に示す三相交流電流指令値ｉr*、ｉs*及びｉt*に対して３０度位相が遅れた位相変換指令値ｉrt*、ｉsr*及びｉtr*を演算する。
この位相変換指令値ｉrt*、ｉsr*及びｉtr*が判別回路１７に入力されるので、位相変換指令値の１周期を６分割した分割期間Ｔ１〜Ｔ６の各期間で最大値、中間値及び最小値の組み合わせで、前述した表１を参照して判別信号Ｓｄ１〜Ｓｄ６が図３（ｄ）に示すように決定される。
【００３５】
すなわち、時点ｔ１では、前周期の区間Ｔ６であり、位相変換指令値ｉtsが最大値とり、位相変換指令値ｉrt*が中間値となり、位相変換指令値ｉsrが最小値となるため、判別信号Ｓｄ６が決定される。続く区間Ｔ１では、位相変換指令値ｉrt*が最大値となり、位相変換指令値ｉtsが中間値となり、位相変換指令値ｉsrが最小値となるため、判別信号Ｓｄ１が決定される。次いで、区間Ｔ２では、位相変換指令値ｉrt*が最大値となり、位相変換指令値ｉsrが中間値となり、位相変換指令値ｉtsが最小値となるので、判別信号Ｓｄ２が決定される。このようにして以下順次、判別信号Ｓｄ３〜Ｓｄ６が決定され、期間Ｔ６後の期間Ｔ７では期間Ｔ１と同様に判別信号Ｓｄ１が決定され、その後、判別信号Ｓｄ２〜Ｓｄ６が決定される。
【００３６】
また、位相変換回路１６から出力される位相変換指令値ｉrt*、ｉsr*及びｉtr*が中間値抽出回路１８に供給されて、位相変換指令値ｉrt*、ｉsr*及びｉtr*のうちの中間値ｉmidが演算され、これが低振幅相オン時間演算回路１９に供給される。
一方、最大値抽出回路１４では、交流電流指令演算回路１３から出力される電流指令値ｉr*、ｉs*及びｉt*の振幅の絶対値が最大となる最大交流電流指令値ｉmaxを算出する。このため、算出された最大交流電流指令値ｉmaxは図３（ｂ）に示すようになる。
【００３７】
そして、最大値抽出回路１４で抽出された最大交流電流指令値ｉmaxが短絡オン時間演算回路１５に供給されて、最大交流電流指令値ｉmaxと直流電流センサ１２で検出した直流電流検出値ｉdcとに基づいて前記（２）式の演算を行って最大電流相の短絡オン時間ｄshortを演算する。
さらに、演算された短絡オン時間ｄshortと中間値抽出回路１８で抽出された中間指令値ｉmidが低振幅相オン時間演算回路１９に供給されて前記（６）式及び（７）式の演算を行って、中間相及び最小相のオン時間ｄ1及びｄ2を演算する。
【００３８】
演算された中間相オン時間ｄ1及び最小相オン時間ｄ2と短絡オン時間ｄshortとがパルス生成回路２０に供給されて三角波と比較するパルス幅変調制御を行ってオンオフパルスＳshort、Ｓ1及びＳ2を算出する。
そして、算出したオンオフパルスＳshort、Ｓ1及びＳ2をパルス分配回路２１で上述した表２に従って分配することにより、図４に示すように、ゲート駆動パルス信号Ｓｒ１，Ｓｒ２、Ｓｓ１，Ｓｓ２及びＳｔ１，Ｓｔ２が生成され、これらゲート駆動パルス信号Ｓｒ１，Ｓｒ２、Ｓｓ１，Ｓｓ２及びＳｔ１，Ｓｔ２が電流形電力変換器３の各スイッチングアームＳＡｒ、ＳＡｓ及びＳＡｔの上下アームＡｒ１，Ａｒ２、Ａｓ１，Ａｓ２及びＡｔ１，Ａｔ２に供給される。
【００３９】
このとき、判別信号Ｓｄ１すなわち区間Ｔ１における三角波とパルス分配回路２１から出力されるゲート駆動パルス信号Ｓｒ１，Ｓｒ２、Ｓｓ１，Ｓｓ２及びＳｔ１，Ｓｔ２を拡大して示すと、図５に示すようになり、図５（ａ）に示す三角波の１スイッチング周期において、ゲート駆動パルス信号Ｓｒ１は常にオン状態を継続し、ゲート駆動パルス信号Ｓｒ２はオフ状態からオン状態へ１回スイッチングし、ゲート駆動パルス信号Ｓｓ１は常にオフ状態を継続し、ゲート駆動パルス信号Ｓｓ２はオフ状態からオン状態へ１回スイッチングし、ゲート駆動パルス信号Ｓｔ１は常にオフ状態を継続し、ゲート駆動パルス信号Ｓｔ２はオフ状態からオン状態へ２回スイッチングすることになり、合計で常に４回以内を実現でき、前述した非特許文献１に記載された従来例に対して２／３に低減できる。スイッチング回数が２／３になるということは、単純にスイッチング損失が２／３になり、ノイズも低減することができ、効率も高くなり高性能化することができる。
【００４０】
また、短絡オン時間ｄshort、ｄ1及びｄ2を演算するための前記（２）式、（６）式及び（７）式から明らかなように、式中に、交流電流指令値の周期と、スイッチング周期とを使用していないので、スイッチング周期は自由に選択することができる。
このように、上記実施形態において、電流形電力変換器３を効率良く制御することができる原理は以下に説明する通りである。
電流形電力変換器３の等価回路は、説明を簡略化するため入力フィルタなどの回路素子を省略すると図６に示すように表される。
【００４１】
今、判別信号がＳｄ１である場合（ｉrt*が最大、ｉsrが最小）を例にする。
電流形変換器の場合は、直流電流が連続的に流れていなければならないため、上アーム及び下アームについて下記（９）式及び（１０）式の条件が必要となる。
ｄr1＋ｄs1＋ｄt1＝１      …………（９）
ｄr2＋ｄs2＋ｄt2＝１      …………（１０）
【００４２】
（９）式及び（１０）式、直流電源ラインのＬｐ側の上アームＡｒ１、Ａｓ１及びＡｔ１とＬｎ側の下アームＡｒ２、Ａｓ２及びＡｔ２とは必ず何れか１つはオンしていなければならないことを示している。
判別信号Ｓｄ１の場合は、上アームＡｒ１を常にオンとする。したがって、（９）式の条件から３つの上アームＡｒ１、Ａｓ１及びＡｔ１のオン時間ｄr1、ｄs1及びｄt1は下記（１１）式の通り求まる。
ｄr1＝１
ｄs1＝０                        …………（１１）
ｄt1＝０
【００４３】
次にスイッチングアームＳＡｒにおける短絡オン時間ｄshortを求める。下アームＡｒ２をオンすると、上アームＡｒ１がオンしているため交流側に電流が流れず、直流短絡をすることになる。なお、直流側には直流リアクトルＬｄｃがあるため直流短絡してもスイッチング素子が破壊することはない。下アームＡｒ２がオフしている期間交流側にｉdcの電流が流れるので、オン時間ｄr2と直流電流ｉdc及び交流電流ｉrとの関係は下記（１２）式で表される。
（１−ｄr2）ｉdc＝ｉr        …………（１２）
【００４４】
この（１２）式の交流電流ｉrを交流電流指令値ｉr*に置き換え、オン時間ｄr2を求めると下記（１３）式となる。
ｄr2＝（ｉdc−ｉr*）／ｉdc  …………（１３）
この（１３）式を見ると、交流電流指令値ｉr*が電流指令値の最大値になるため、前述した（２）式と等価であることが分かる。
そして、残りの下アームＡｓ２とＡｔ２のオン時間ｄs2とｄt2を求める。
下アームＡｓ２がオンしている期間交流側に−ｉdcの電流が流れ、下アームＡｔ２がオンしている期間交流側に−ｉdcの電流が流れるのでそれぞれの関係は下記（１４）式及び（１５）式で表される。
−ｄs2ｉdc＝ｉs            …………（１４）
−ｄt2ｉdc＝ｉt            …………（１５）
【００４５】
これら（１４）式及び（１５）式をまとめると下記（１６）式となる。
ｄs2ｉdc−ｄt2ｉdc＝ｉts  …………（１６）
前記（１０）式を変形すると、下記（１７）式となる。
ｄs2＋ｄt2＝１−ｄr2      …………（１７）
（１６）式と（１７）式とからオン時間ｄs2，ｄt2を求めると下記（１８）式及び（１９）式となる。
ｄs2＝｛ｉts＋（１−ｄr2）ｉdc｝／２ｉdc    …………（１８）
ｄt2＝｛（１−ｄr2）ｉdc−ｉts｝／２ｉdc     …………（１９）
これら（１８）式及び（１９）式は前述した（７）式及び（８）式に対応しており、ｉts＝ｉmid、ｄr2＝ｄshortと置き換えれば等価の式であることが分かり、本実施形態のオン時間が導出できることになる。
【００４６】
なお、上記実施形態においては、オン時間の演算方法は上記に限定されるものではなく、三角波と比較するオン時間指令値の演算方法は種々考えられる。例えば、（９）式と（１０）式から明らかなように、オン時間指令を２つ作成すれば、自動的に３つ目のオン時間指令が得られる。したがって、三角波と比較するオン時間指令は（２）式、（７）式及び（８）式で示したオン時間指令値のうちパルス発生の論理回路が簡単になるように、（２）式を１つ目のオン時間指令値、（７）式と（８）式の和を２つ目のオン時間指令値として、三角波と比較し得られたパルスを論理合成すると、それぞれのパルスは簡単に得られる。この組み合わせは複数あり上記に限定されるものではない。
【００４７】
また、上記実施形態においては、パルス生成回路２０で生成したオンオフパルスをパルス分配回路２１で分配する場合について説明したが、これに限定されるものではなく、パルス生成回路２０とパルス分配回路２１とを逆にして、ゲート駆動パルス信号Ｓｒ１〜Ｓｔ２のオン時間指令を分配してからパルス生成回路２０でオンオフパルスを生成することもできる。この場合、パルス生成回路２０でスイッチング素子のオンオフ切り替り時における上アーム及び下アームの同時オン、同時オフを防止するために所定のデッドタイムを生成する。
【００４８】
また、上記実施形態においては、ゲート制御装置５をハードウェアで構成する場合について説明したが、これに限定されるものではなく、ゲート制御装置５をマイクロコンピュータ等の演算処理装置で構成し、交流電流指令演算回路１３、最大値抽出回路１４、短絡オン時間演算回路１５、位相変換回路１６、判別回路１７、中間値抽出回路１８、低振幅相オン時間演算回路１９をソフトウェアにより演算し、パルス生成回路２０及びパルス分配回路２１の演算をマイクロコンピュータ内部のデジタル処理回路やFPGA(Field Programmable Gate Array)等の集積回路で演算処理するようにしてもよい。
さらに、上記実施形態においては、三相交流電源１を使用した場合について説明したが、これに限定されるものではなく、単相交流電源や４相以上の交流電源を適用することができ、これに応じて電流形電力変換器のスイッチングアーム数を選定すればよいものである。
【符号の説明】
【００４９】
１…三相交流電源、２…入力フィルタ、３…電流形電力変換器、ＳＡｒ〜ＳＡｔ…スイッチングアーム、Ａｒ１〜Ａｔ１…上アーム、Ａｒ２〜Ａｔ２…下アーム、４…直流負荷、５…ゲート制御装置、５ａ…電圧検出手段、５ｂ…直流電流検出手段、５ｃ…交流電流指令値演算手段、５ｄ…判別手段、５ｅ…短絡オン時間演算手段、５ｆ…低振幅相オン時間演算手段、５ｇ…駆動パルス生成手段、１１…電圧検出回路、１２…直流電流センサ、１３手か交流電流指令演算回路、１４…最大値抽出回路、１５…短絡オン時間演算回路、１６…位相変換回路、１７…判別回路、１８…中間値抽出回路、１９…低振幅相オン時間演算回路、２０…パルス生成回路、２１…パルス分配回路
【図１】
0005499801.tif 000004
【図２】
0005499801.tif 000005
【図３】
0005499801.tif 000006
【図４】
0005499801.tif 000007
【図５】
0005499801.tif 000008
【図６】
0005499801.tif 000009
【図７】
0005499801.tif 000010
【図８】
0005499801.tif 000011