(57)【特許請求の範囲】
【請求項１】
電圧制御発振器（ＶＣＯ）バッファのための回路において、
前記ＶＣＯバッファの入力に接続され、当該入力がＶＣＯコアに接続された、第１のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタと、
前記第１のキャパシタと、前記ＰＭＯＳトランジスタの前記ゲートとに接続された第１のスイッチと、
一端が前記第２のキャパシタ、前記第１のスイッチ及び前記ＰＭＯＳトランジスタの前記ゲートに接続され、他端がバイアス電圧に接続された第１の抵抗器と、
前記ＶＣＯバッファの前記入力に接続された第３のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタと、
前記第３のキャパシタと、前記ＮＭＯＳトランジスタの前記ゲートとに接続された第２のスイッチと、
一端が前記第４のキャパシタ、前記第２のスイッチ及び前記ＮＭＯＳトランジスタの前記ゲートに接続され、他端がバイアス電圧に接続された第２の抵抗器と、
を具備する、回路。
【請求項２】
前記入力の振幅がしきい値振幅未満の場合に、前記第１のスイッチと前記第２のスイッチとは、閉じられたポジションにある、請求項１の回路。
【請求項３】
前記入力の振幅がしきい値振幅より大きい場合に、前記第１のスイッチと前記第２のスイッチとは、開いたポジションにある、請求項１の回路。
【請求項４】
前記ＰＭＯＳトランジスタのソースは、レール電圧に接続されており、前記ＰＭＯＳトランジスタのドレインは、前記ＶＣＯバッファの出力に接続される、請求項１の回路。
【請求項５】
前記ＮＭＯＳトランジスタのソースは、グランドに接続されており、前記ＮＭＯＳトランジスタのドレインは、前記ＶＣＯバッファの出力に接続される、請求項１の回路。
【請求項６】
前記第１のスイッチと前記第２のスイッチとが開いたポジションにある場合、前記ＶＣＯバッファの複数のトランジスタへの入力電圧は減少される、請求項１の回路。
【請求項７】
前記第１のスイッチと前記第２のスイッチとは、高ＶＣＯ振幅モードの間、開いたポジションにあり、前記ＶＣＯバッファの複数のトランジスタへの入力電圧は、前記高ＶＣＯ振幅モードの間、減少されることを必要とする、請求項１の回路。
【請求項８】
前記第１のスイッチと前記第２のスイッチとは、低ＶＣＯ振幅モードの間、閉じられたポジションにあり、前記ＶＣＯバッファの複数のトランジスタへの入力電圧は、前記低ＶＣＯモードの間、減少されることを必要としない、請求項１の回路。
【請求項９】
前記第１のスイッチが閉じられたポジションの場合、前記第１のキャパシタと前記第２のキャパシタとは、並列に接続されており、前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間のより大きい容量値は、前記ＰＭＯＳトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項１の回路。
【請求項１０】
前記第１のスイッチが開いたポジションの場合、前記第２のキャパシタのみが前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間にあり、
前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間のより小さい容量値は、前記ＰＭＯＳトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項１の回路。
【請求項１１】
前記第２のスイッチが閉じられたポジションの場合、前記第３のキャパシタと前記第４のキャパシタとは、並列に接続されており、前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより大きい容量値は、前記ＮＭＯＳトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項１の回路。
【請求項１２】
前記第２のスイッチが開いたポジションの場合、前記第４のキャパシタのみが前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間にあり、
前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより小さい容量値は、前記ＮＭＯＳトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項１の回路。
【請求項１３】
前記第１のキャパシタは前記第２のキャパシタより大きく、前記第３のキャパシタは前記第４のキャパシタより大きい、請求項１の回路。
【請求項１４】
前記ＰＭＯＳトランジスタの前記ゲートに接続された第５のキャパシタと、
前記第５のキャパシタとグランドとに接続された第３のスイッチと、
前記ＮＭＯＳトランジスタの前記ゲートに接続された第６のキャパシタと、
前記第６のキャパシタとグランドとに接続された第４のスイッチと
をさらに具備する、請求項１の回路。
【請求項１５】
前記第３のスイッチと前記第４のスイッチとが閉じられたポジションの場合、前記第１のキャパシタ、前記第２のキャパシタ、前記第３のキャパシタ、前記第４のキャパシタ、前記ＮＭＯＳトランジスタ、および前記ＰＭＯＳトランジスタにおけるプロセス変動による振幅変動は、減少される、請求項１４の回路。
【請求項１６】
前記ＶＣＯコアによって発生された発振電圧の振幅がしきい値より大きい場合に、前記第３のスイッチと前記第４のスイッチとは、閉められたポジションにある、請求項１４の回路。
【請求項１７】
前記ＶＣＯコアによって発生された発振電圧の振幅がしきい値未満の場合に、前記第３のスイッチと前記第４のスイッチとは、開いたポジションにある、請求項１４の回路。
【請求項１８】
前記第１のスイッチと前記第２のスイッチとは比較器によって制御され、
前記比較器は、前記第１のスイッチと前記第２のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記ＶＣＯコアによって発生された発振電圧の振幅と、しきい値とを比較する、
請求項１の回路。
【請求項１９】
前記第３のスイッチと前記第４のスイッチとは比較器によって制御され、
前記比較器は、前記第３のスイッチと前記第４のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記ＶＣＯコアによって発生された発振電圧の振幅と、しきい値とを比較する、
請求項１４の回路。
【請求項２０】
電圧制御発振器（ＶＣＯ）バッファの自動制御のための方法において、
ＶＣＯコアを使用して発振電圧を発生することと、
振幅検出器を使用して前記発振電圧の振幅を検出することと、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較することと、  前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記ＶＣＯバッファにおける第１のスイッチと第２のスイッチとを閉じることと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記ＶＣＯバッファにおける前記第１のスイッチと前記第２のスイッチとを開くことと、
前記ＶＣＯバッファを使用して、前記発振電圧から出力電圧を発生すること
を具備し、
前記電圧制御発振器（ＶＣＯ）バッファは、
前記ＶＣＯバッファの入力に接続され、当該入力が前記ＶＣＯコアに接続された、第１のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタと、
前記ＶＣＯバッファの前記入力に接続された第３のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタと、
一端が前記第２のキャパシタ及び前記ＰＭＯＳトランジスタの前記ゲートに接続され、他端がバイアス電圧に接続された第１の抵抗器と、
一端が前記第４のキャパシタ及び前記ＮＭＯＳトランジスタの前記ゲートに接続され、他端がバイアス電圧に接続された第２の抵抗器と、
を具備し、
前記第１のスイッチは、前記第１のキャパシタと前記ＰＭＯＳトランジスタの前記ゲートと前記第１の抵抗器とに接続され、
前記第２のスイッチは、前記第３のキャパシタと前記ＮＭＯＳトランジスタの前記ゲートと前記第２の抵抗器とに接続される、方法。
【請求項２１】
前記ＶＣＯバッファは、
前記ＰＭＯＳトランジスタの前記ゲートに接続された第５のキャパシタと、
前記第５のキャパシタとグランドとに接続された第３のスイッチと、
前記ＮＭＯＳトランジスタの前記ゲートに接続された第６のキャパシタと、
前記第６のキャパシタとグランドとに接続された第４のスイッチと
をさらに具備し、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記ＶＣＯバッファにおける前記第３のスイッチおよび前記第４のスイッチを開くことと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記ＶＣＯバッファにおける前記第３のスイッチおよび前記第４のスイッチを閉じることと
をさらに具備する、請求項２０の方法。
【請求項２２】
前記ＰＭＯＳトランジスタのソースは、レール電圧に接続されており、前記ＰＭＯＳトランジスタのドレインは、前記ＶＣＯバッファの出力に接続される、請求項２０の方法。
【請求項２３】
前記ＮＭＯＳトランジスタのソースは、グランドに接続されており、前記ＮＭＯＳトランジスタのドレインは、前記ＶＣＯバッファの出力に接続される、請求項２０の方法。
【請求項２４】
前記ＶＣＯバッファの複数のトランジスタへ、前記発振電圧を印加することをさらに具備する、請求項２０の方法。
【請求項２５】
前記第１のスイッチと前記第２のスイッチとは、開いたポジションにあり、前記ＶＣＯバッファの複数のトランジスタに印加される発振電圧は減少される、請求項２４の方法。
【請求項２６】
前記第１のスイッチと前記第２のスイッチとは、高ＶＣＯ振幅モードの間、開いたポジションにあり、前記ＶＣＯバッファの複数のトランジスタへの入力電圧は、前記高ＶＣＯ振幅モードの間、減少されることを必要とする、請求項２０の方法。
【請求項２７】
前記第１のスイッチと前記第２のスイッチとは、低ＶＣＯ振幅モードの間、閉じられたポジションにあり、前記ＶＣＯバッファの複数のトランジスタへの入力電圧は、前記低ＶＣＯモードの間、減少されることを必要としない、請求項２０の方法。
【請求項２８】
前記第１のスイッチが閉じられたポジションの場合、前記第１のキャパシタと前記第２のキャパシタとは、並列に接続されており、前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間の単一のより大きい容量値を生成し、
前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間のより大きい容量値は、前記ＰＭＯＳトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項２０の方法。
【請求項２９】
前記第１のスイッチが開いたポジションの場合、前記第２のキャパシタのみが前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間にあり、
前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間のより小さい容量値は、前記ＰＭＯＳトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項２０の方法。
【請求項３０】
前記第２のスイッチが閉じられたポジションの場合、前記第３のキャパシタと前記第４のキャパシタとは、並列に接続されており、前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより大きい容量値は、前記ＮＭＯＳトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項２０の方法。
【請求項３１】
前記第２のスイッチが開いたポジションの場合、前記第４のキャパシタのみが前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間にあり、
前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより小さい容量値は、前記ＮＭＯＳトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項２０の方法。
【請求項３２】
前記第１のキャパシタは前記第２のキャパシタより大きく、前記第３のキャパシタは前記第４のキャパシタより大きい、請求項２０の方法。
【請求項３３】
前記ＰＭＯＳトランジスタの前記ゲートに接続された第５のキャパシタと、
前記第５のキャパシタとグランドとに接続された第３のスイッチと、
前記ＮＭＯＳトランジスタの前記ゲートに接続された第６のキャパシタと、
前記第６のキャパシタとグランドとに接続された第４のスイッチと
をさらに具備する、請求項２０の方法。
【請求項３４】
前記第３のスイッチと前記第４のスイッチとが閉じられたポジションの場合、前記第１のキャパシタ、前記第２のキャパシタ、前記第３のキャパシタ、前記第４のキャパシタ、前記ＮＭＯＳトランジスタ、および前記ＰＭＯＳトランジスタにおけるプロセス変動による振幅変動は、減少される、請求項３３の方法。
【請求項３５】
前記第１のスイッチと前記第２のスイッチとは前記比較器によって制御され、
前記比較器は、前記第１のスイッチと前記第２のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記ＶＣＯコアによって発生された前記発振電圧の前記振幅と、前記しきい値とを比較する、
請求項２０の方法。
【請求項３６】
前記第３のスイッチと前記第４のスイッチとは前記比較器によって制御され、
前記比較器は、前記第３のスイッチと前記第４のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記ＶＣＯコアによって発生された前記発振電圧の前記振幅と、前記しきい値とを比較する、
請求項３３の方法。
【請求項３７】
電圧制御発振器（ＶＣＯ）バッファを持つワイヤレスデバイスにおいて、
ＶＣＯコアを使用して発振電圧を発生するための手段と、
振幅検出器を使用して前記発振電圧の振幅を決定するための手段と、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較するための手段と、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記ＶＣＯバッファにおける第１のスイッチと第２のスイッチとを閉じるための手段と、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記ＶＣＯバッファにおける前記第１のスイッチと前記第２のスイッチとを開くための手段と、
前記ＶＣＯバッファを使用して、前記発振電圧から出力電圧を発生するための手段と
を具備し、
前記電圧制御発振器（ＶＣＯ）バッファは、
前記ＶＣＯバッファの入力に接続され、当該入力が前記ＶＣＯコアに接続された、第１のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタと、
前記ＶＣＯバッファの前記入力に接続された第３のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタと、
一端が前記第２のキャパシタ及び前記ＰＭＯＳトランジスタの前記ゲートに接続され、他端がバイアス電圧に接続された第１の抵抗器と、
一端が前記第４のキャパシタ及び前記ＮＭＯＳトランジスタの前記ゲートに接続され、他端がバイアス電圧に接続された第２の抵抗器と、
を具備し、
前記第１のスイッチは、前記第１のキャパシタと前記ＰＭＯＳトランジスタの前記ゲートと前記第１の抵抗器とに接続され、
前記第２のスイッチは、前記第３のキャパシタと前記ＮＭＯＳトランジスタの前記ゲートと前記第２の抵抗器とに接続される、デバイス。
【請求項３８】
電圧制御発振器（ＶＣＯ）バッファのための、命令を持つコンピュータ可読記憶媒体であり、前記命令は、
ＶＣＯコアを使用して発振電圧を発生するためのコードと、
振幅検出器を使用して前記発振電圧の振幅を決定するためのコードと、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較するためのコードと、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記ＶＣＯバッファにおける第１のスイッチと第２のスイッチとを閉じるためのコードと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記ＶＣＯバッファにおける前記第１のスイッチと前記第２のスイッチとを開くためのコードと、
前記ＶＣＯバッファを使用して、前記発振電圧から出力電圧を発生するためのコードと
を具備し、
前記電圧制御発振器（ＶＣＯ）バッファは、
前記ＶＣＯバッファの入力に接続され、当該入力が前記ＶＣＯコアに接続された、第１のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタと、
前記ＶＣＯバッファの前記入力に接続された第３のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタと、
一端が前記第２のキャパシタ及び前記ＰＭＯＳトランジスタの前記ゲートに接続され、他端がバイアス電圧に接続された第１の抵抗器と、
一端が前記第４のキャパシタ及び前記ＮＭＯＳトランジスタの前記ゲートに接続され、他端がバイアス電圧に接続された第２の抵抗器と、
を具備し、
前記第１のスイッチは、前記第１のキャパシタと前記ＰＭＯＳトランジスタの前記ゲートと前記第１の抵抗器とに接続され、
前記第２のスイッチは、前記第３のキャパシタと前記ＮＭＯＳトランジスタの前記ゲートと前記第２の抵抗器とに接続される、コンピュータ可読記憶媒体。
【発明の詳細な説明】
【関連出願】
【０００１】
本願は、「高電圧振幅状態の下でのＶＣＯバッファに対するデバイス信頼性の向上のための方法および装置」、発明者Ｃｈｉｎｍａｙａ  Ｍｉｓｈｒａ，Ｒａｊａｇｏｐａｌａｎ  ＲａｎｇａｒａｊａｎおよびＨｏｎｇｙａｎ  Ｙａｎ、２００９年６月３０日に出願された米国仮出願第６１／２２２，０６４号に関連するとともに優先権を主張する。
【技術分野】
【０００２】
本開示は概ね通信システムに関する。より詳細には、本開示は、高電圧振幅（swing）状態の下での電圧制御発振器（ＶＣＯ）バッファに対するデバイス信頼性の向上のためのシステムおよび方法に関する。
【背景】
【０００３】
ワイヤレス通信システムは、音声、ビデオ、データなどのような様々なタイプの通信コンテントを提供するために広く展開されている。これらのシステムは、１以上の基地局で複数のワイヤレス通信デバイスの同時通信をサポートすることが可能なマルチプル・アクセス・システムでもよい。
【０００４】
ワイヤレス通信ネットワーク上のワイヤレス信号の適切な受信および送信のために、ワイヤレス通信デバイスは、１以上の電圧制御発振器（ＶＣＯ）を使用し、所望の周波数で信号を生成する場合がある。ワイヤレス通信デバイスおよび／またはワイヤレス通信システムの仕様は、発生された信号の振幅（amplitude）がある必要条件を満たすとともに、信号はさらに高レベルの信頼性を維持することを、必要とする場合がある。加えて、ワイヤレス通信デバイスは、バッテリーの使用を作動してもよい。したがって、より少ない電流を使用する電圧制御発振器が有利である。利益は、電圧制御発振器（ＶＣＯ）の改良および電圧制御発振器に関連する改良を提供することにより実現できる。
【概要】
【０００５】
電圧制御発振器（ＶＣＯ）バッファのための回路が開示される。回路は、ＶＣＯバッファの入力に接続される第１のキャパシタを含む。当該入力はＶＣＯコアに接続される。回路は、また、ＶＣＯバッファの入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタを含む。回路は、さらに、第１のキャパシタと、ＰＭＯＳトランジスタのゲートとに接続された第１のスイッチを含む。回路は、また、ＶＣＯバッファの入力に接続された第３のキャパシタを含む。回路は、さらに、ＶＣＯバッファの入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタを含む。回路は、また、第３のキャパシタと、ＮＭＯＳトランジスタのゲートとに接続された第２のスイッチを含む。
【０００６】
入力の振幅がしきい値振幅未満の場合に、第１のスイッチと第２のスイッチとは、閉じられたポジションにあるとしてもよい。入力の振幅がしきい値振幅より大きい場合に、第１のスイッチと第２のスイッチとは、開いたポジションにあるとしてもよい。ＰＭＯＳトランジスタのソースは、レール電圧に接続されており、ＰＭＯＳトランジスタのドレインは、ＶＣＯバッファの出力に接続されるとしてもよい。ＮＭＯＳトランジスタのソースは、グランドに接続されており、ＮＭＯＳトランジスタのドレインは、ＶＣＯバッファの出力に接続されるとしてもよい。
【０００７】
第１のスイッチと第２のスイッチとが開いたポジションにある場合、ＶＣＯバッファの複数のトランジスタへの入力電圧は減少されてもよく、ＶＣＯバッファの複数のトランジスタへの入力電圧は、高ＶＣＯ振幅モードの間、減少されることを必要とする場合がある。第１のスイッチと第２のスイッチとは、低ＶＣＯ振幅モードの間、閉じられたポジションにあるとしてもよい；ＶＣＯバッファの複数のトランジスタへの入力電圧は、低ＶＣＯモードの間、減少されることを必要としない場合がある。
【０００８】
第１のスイッチが閉じられたポジションの場合、第１のキャパシタと第２のキャパシタとは、並列に接続されており、ＶＣＯバッファの入力とＰＭＯＳトランジスタのゲートとの間のより大きい容量値を生成する。ＶＣＯバッファの入力とＰＭＯＳトランジスタのゲートとの間のより大きい容量値は、ＰＭＯＳトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【０００９】
第１のスイッチが開いたポジションの場合、第２のキャパシタのみがＶＣＯバッファの入力とＰＭＯＳトランジスタのゲートとの間にあるとしてもよい。ＶＣＯバッファの入力とＰＭＯＳトランジスタのゲートとの間のより小さい容量値は、ＰＭＯＳトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。
【００１０】
第２のスイッチが閉じられたポジションの場合、第３のキャパシタと第４のキャパシタとは、並列に接続されており、ＶＣＯバッファの入力とＮＭＯＳトランジスタのゲートとの間のより大きい容量値を生成する。ＶＣＯバッファの入力とＮＭＯＳトランジスタのゲートとの間のより大きい容量値は、ＮＭＯＳトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【００１１】
第２のスイッチが開いたポジションの場合、第４のキャパシタのみがＶＣＯバッファの入力とＮＭＯＳトランジスタの前記ゲートとの間にあるとしてもよい。ＶＣＯバッファの入力とＮＭＯＳトランジスタのゲートとの間のより小さい容量値は、ＮＭＯＳトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。
【００１２】
第１のキャパシタは第２のキャパシタより大きいとしてもよく、第３のキャパシタは第４のキャパシタより大きいとしてもよい。回路は、また、ＰＭＯＳトランジスタのゲートに接続された第５のキャパシタと、第５のキャパシタとグランドとに接続された第３のスイッチと、ＮＭＯＳトランジスタのゲートに接続された第６のキャパシタと、第６のキャパシタとグランドとに接続された第４のスイッチとをさらに含むとしてもよい。第３のスイッチと第４のスイッチとが閉じられたポジションの場合、第１のキャパシタ、第２のキャパシタ、第３のキャパシタ、第４のキャパシタ、ＮＭＯＳトランジスタ、およびＰＭＯＳトランジスタにおけるプロセス変動による振幅変動は、減少されるとしてもよい。ＶＣＯコアによって発生された発振電圧の振幅がしきい値より大きい場合に、第３のスイッチと第４のスイッチとは、閉められたポジションにあるとしてもよい。ＶＣＯコアによって発生された発振電圧の振幅がしきい値未満の場合に、第３のスイッチと第４のスイッチとは、開いたポジションにあるとしてもよい。
【００１３】
第１のスイッチと第２のスイッチとは、第１のスイッチと前記第２のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、ＶＣＯコアによって発生された発振電圧の振幅と、しきい値とを比較する、比較器によって制御されるとしてもよい。第３のスイッチと第４のスイッチとは、また、第３のスイッチと第４のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、ＶＣＯコアによって発生された発振電圧の振幅と、しきい値とを比較する、比較器によって制御されるとしてもよい。
【００１４】
電圧制御発振器（ＶＣＯ）バッファの自動制御のための方法が、また、説明される。発振電圧は、ＶＣＯコアを使用して発生される。発振電圧の振幅は、振幅検出器を使用して検出される。発振電圧の振幅は、比較器を使用して、しきい値振幅と比較される。ＶＣＯバッファにおける第１のスイッチと第２のスイッチとは、発振電圧の振幅がしきい値振幅未満の場合に、閉じられる。ＶＣＯバッファにおける第１のスイッチと第２のスイッチとは、発振電圧の振幅がしきい値振幅より大きい場合に、を開かれる。出力電圧は、ＶＣＯバッファを使用して、発振電圧から発生される。
【００１５】
ＶＣＯバッファにおける第３のスイッチおよび第４のスイッチは、発振電圧の振幅がしきい値振幅未満の場合に、開かれるとしてもよい。ＶＣＯバッファにおける第３のスイッチおよび第４のスイッチは、発振電圧の振幅がしきい値振幅より大きい場合に、閉じられるとしてもよい。電圧制御発振器（ＶＣＯ）バッファは、ＶＣＯバッファの入力に接続された第１のキャパシタを含むとしてもよい。当該入力はＶＣＯコアに接続されるとしてもよい。ＶＣＯバッファは、また、ＶＣＯバッファの入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタを含むとしてもよい。第１のスイッチは、第１のキャパシタとＰＭＯＳトランジスタのゲートとに接続されるとしてもよい。ＶＣＯバッファは、ＶＣＯバッファの入力に接続された第３のキャパシタをさらに含むとしてもよい。ＶＣＯバッファは、また、ＶＣＯバッファの入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタを含むとしてもよい。第２のスイッチは、第３のキャパシタとＮＭＯＳトランジスタのゲートとに接続されるとしてもよい。
【００１６】
発振電圧は、ＶＣＯバッファの複数のトランジスタへ印加されてもよい。第１のスイッチと第２のスイッチとが開いたポジションにある場合、ＶＣＯバッファの複数のトランジスタに印加される発振電圧は減少されるとしてもよい。第１のスイッチと第２のスイッチとは、高ＶＣＯ振幅モードの間、開いたポジションにあるとしてもよい。ＶＣＯバッファの複数のトランジスタへの入力電圧は、高ＶＣＯ振幅モードの間、減少されることを必要としてもよい。
【００１７】
第１のスイッチと第２のスイッチとは、低ＶＣＯ振幅モードの間、閉じられたポジションにあるとしてもよい。ＶＣＯバッファの複数のトランジスタへの入力電圧は、低ＶＣＯモードの間、減少されることを必要としないとしてもよい。第１のスイッチが閉じられたポジションの場合、第１のキャパシタと第２のキャパシタとは、並列に接続されており、ＶＣＯバッファの入力とＰＭＯＳトランジスタのゲートとの間の単一のより大きい容量値を生成するとしてもよい。ＶＣＯバッファの入力とＰＭＯＳトランジスタのゲートとの間のより大きい容量値は、ＰＭＯＳトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【００１８】
第１のスイッチが開いたポジションの場合、第２のキャパシタのみがＶＣＯバッファの入力とＰＭＯＳトランジスタのゲートとの間にあるとしてもよい。ＶＣＯバッファの入力とＰＭＯＳトランジスタのゲートとの間のより小さい容量値は、ＰＭＯＳトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。第２のスイッチが閉じられたポジションの場合、第３のキャパシタと第４のキャパシタとは、並列に接続されており、ＶＣＯバッファの入力とＮＭＯＳトランジスタのゲートとの間のより大きい容量値を生成するとしてもよい。ＶＣＯバッファの入力とＮＭＯＳトランジスタのゲートとの間のより大きい容量値は、ＮＭＯＳトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【００１９】
第２のスイッチが開いたポジションの場合、第４のキャパシタのみがＶＣＯバッファの入力とＮＭＯＳトランジスタのゲートとの間にあるとしてもよい。ＶＣＯバッファの入力とＮＭＯＳトランジスタのゲートとの間のより小さい容量値は、ＮＭＯＳトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。第１のキャパシタは第２のキャパシタより大きいとしてもよい、第３のキャパシタは第４のキャパシタより大きいとしてもよい。ＶＣＯバッファは、また、ＰＭＯＳトランジスタの前記ゲートに接続された第５のキャパシタと、第５のキャパシタとグランドとに接続された第３のスイッチと、ＮＭＯＳトランジスタの前記ゲートに接続された第６のキャパシタと、第６のキャパシタとグランドとに接続された第４のスイッチとを含むとしてもよい。
【００２０】
第３のスイッチと第４のスイッチとが閉じられたポジションの場合、第１のキャパシタ、第２のキャパシタ、第３のキャパシタ、第４のキャパシタ、ＮＭＯＳトランジスタ、およびＰＭＯＳトランジスタにおけるプロセス変動による振幅変動は、減少されるとしてもよい。第１のスイッチと第２のスイッチとは比較器によって制御されるとしてもよい。比較器は、第１のスイッチと第２のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、ＶＣＯコアによって発生された発振電圧の振幅と、しきい値とを比較するとしてもよい。第３のスイッチと第４のスイッチとは比較器によって制御されるとしてもよい。比較器は、第３のスイッチと第４のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、ＶＣＯコアによって発生された発振電圧の振幅と、しきい値とを比較するとしてもよい。
【００２１】
電圧制御発振器バッファを持つワイヤレスデバイスが記述される。ワイヤレスデバイスは、ＶＣＯコアを使用して発振電圧を発生するための手段と、振幅検出器を使用して発振電圧の振幅を決定するための手段と、比較器を使用して、発振電圧の前記振幅と、しきい値振幅とを比較するための手段と、発振電圧の振幅がしきい値振幅未満の場合、ＶＣＯバッファにおける第１のスイッチと第２のスイッチとを閉じるための手段と、発振電圧の振幅がしきい値振幅より大きい場合、ＶＣＯバッファにおける第１のスイッチと第２のスイッチとを開くための手段と、ＶＣＯバッファを使用して、発振電圧から出力電圧を発生するための手段とを含む。
【００２２】
電圧制御発振器バッファのためのコンピュータプログラムプロダクトが、また、記述される。コンピュータプログラムプロダクトは、命令を持つコンピュータ可読媒体を含む。命令は、ＶＣＯコアを使用して発振電圧を発生するためのコードと、振幅検出器を使用して発振電圧の振幅を決定するためのコードと、比較器を使用して、発振電圧の振幅と、しきい値振幅とを比較するためのコードと、発振電圧の振幅がしきい値振幅未満の場合、ＶＣＯバッファにおける第１のスイッチと第２のスイッチとを閉じるためのコードと、発振電圧の振幅がしきい値振幅より大きい場合、ＶＣＯバッファにおける第１のスイッチと第２のスイッチとを開くためのコードと、ＶＣＯバッファを使用して、発振電圧から出力電圧を発生するためのコードとを含む。
【図面の簡単な説明】
【００２３】
【図１】図1は、複数のワイヤレスデバイスを備えたワイヤレス通信システムを示す。
【図２】図２は、セルラー無線トランシーバを例証するブロック図である。
【図３】図３は、電圧制御発振器（ＶＣＯ）コアおよび電圧制御発振器（ＶＣＯ）バッファ部を例証する回路図である。
【図４】図４は、ある電圧制御発振器（ＶＣＯ）バッファ部の電圧振幅を例証する回路図である。
【図５】図５は、本システムおよび方法における使用のための電圧制御発振器（ＶＣＯ）バッファ部を例証する他の回路図である。
【図６】図６は、本システムおよび方法における使用のための高振幅モード（ＨＳ）スイッチを例証する回路図である。
【図７】図７は、本システムおよび方法における使用のための電圧制御発振器（ＶＣＯ）バッファ部の他の構成を例証する回路図である。
【図８】図８は、本システムおよび方法における使用のための逆（inverse）高振幅モード（ＨＳ）スイッチを例証刷る回路図である。
【図９】図９は、電圧制御発振器（ＶＣＯ）バッファにおける複数の高振幅モード（ＨＳ）スイッチの自動制御を例証するブロック図である。
【図１０】図１０は、電圧制御発振器（ＶＣＯ）に対するデバイス信頼性の向上のための方法１００を例示するフロー図である。
【図１１】図１１は、本開示にしたがって構成されるワイヤレスデバイス内に含まれるいくらかのコンポーネントを例証する。
【詳細な説明】
【００２４】
図１は、複数のワイヤレスデバイスを備えたワイヤレス通信システム１００を示す。ワイヤレスデバイスは、基地局１０２、ワイヤレス通信デバイス１０４などでもよい。基地局１０２は、１以上のワイヤレス通信デバイス１０４と通信するステーションである。基地局１０２は、アクセスポイント、ブロードキャスト送信器、ノードＢ、発展型ノードＢなどの機能性のいくつかまたはすべて、として示されてもよく、および、を含むとしてもよい。それぞれの基地局１０２は、特定の地理的エリアに対する通信カバレッジを提供する。用語「セル」は、基地局１０２および／またはその用語が使用される文脈に依存するそのカバレッジエリアを指すことができる。
【００２５】
ワイヤレス通信デバイス１０４は、さらに、ターミナル、アクセスターミナル、ユーザ機器（ＵＥ）、モバイルデバイス、加入者ユニット、ステーションなどの機能性のいくつかまたはすべて、として示されてもよく、および、を含むとしてもよい。ワイヤレス通信デバイス１０４は、セルラー電話、携帯情報端末（ＰＤＡ）、ワイヤレスデバイス、ワイヤレスモデム、ハンドヘルド・デバイス、ラップトップ・コンピュータなどでもよい。ワイヤレス通信デバイス１０４は、アンテナ１１０を使用して、任意の与えられた時間に、ダウンリンク（ＤＬ）１０８および／またはアップリンク（ＵＬ）１０６上の、ゼロ、１、または複数の基地局１０２と通信するとしてもよい。ダウンリンク１０８（またはフォワードリンク）は、基地局１０２からワイヤレス通信デバイス１０４への通信リンクを示し、アップリンク１０６（またはリバースリンク）は、ワイヤレス通信デバイス１０４から基地局１０２への通信リンクを示す。
【００２６】
ワイヤレス通信デバイスは、セルラー無線トランシーバ１０５を含むとしてもよい。セルラー無線トランシーバ１０５は、アンテナ１１０を使用して信号の送信および受信を促進することができる。セルラー無線トランシーバ１０５は、図２に関して以下で付加的に詳細に議論される。セルラー無線トランシーバ１０５は１以上の電圧制御発振機（ＶＣＯ）コア１２０を含むとしてもよい。セルラー無線トランシーバは、さらに、１以上の電圧制御発振機（ＶＣＯ）バッファ１１８を含むとしてもよい。電圧制御発振器（ＶＣＯ）コア１２０および電圧制御発振器（ＶＣＯ）バッファ１１８は、図３に関して以下で付加的に詳細に議論される。
【００２７】
ワイヤレス通信システム１００は、利用可能異システムリソース（例えば帯域および送信電力）を共有することによって複数のユーザと通信することをサポート可能なマルチプル・アクセス・システムであるとしてもよい。そのようなマルチプル・アクセス・システムの例は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）、周波数分割多元接続（周波数分割多元接続）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システムおよび空間分割多元接続（ＳＤＭＡ）システムを含む。
【００２８】
図２は、セルラー無線トランシーバ２０５を例証するブロック図である。図２のセルラー無線トランシーバ２０５は、図１のセルラー無線トランシーバ１０５の一構成としてもよい。セルラー無線トランシーバ２０５は、ワイヤレス通信デバイス１０４に含まれるとしてもよい。セルラー無線トランシーバ２０５は、アンテナ２１０に接続されるとしてもよい。アンテナ２１０は、ワイヤレス通信を送信および受信するために使用されるとしてもよい。デュプレクサ２１２は、単一チャネルの上の双方向通信を可能にするとしてもよい。言い換えれば、デュプレクサ２１２は、送信信号（Ｔｘ）２０９から受信信号（Ｒｘ）２０９を分離するとしてもよい。
【００２９】
受信信号（Ｒｘ）２０９は、受信信号（Ｒｘ）チェーン２１３のために、セルラー無線トランシーバ２０５上のデュプレクサ２１２を通じて受信されるとしてもよい。受信信号（Ｒｘ）チェーン２１３は、レシーバ２１４を含むとしてもよい。レシーバ２１４によって受信信号（Ｒｘ）２０９を適切に受信およびデコードするために、受信信号（Ｒｘ）チェーン２１３は、受信信号（Ｒｘ）の局部発振器（ＬＯ）２１６を含むとしてもよい。受信信号（Ｒｘ）の局部発振器（ＬＯ）２１６は、受信信号（Ｒｘ）２０９の周波数で発振するとしてもよい。受信信号（Ｒｘ）の局部発振器（ＬＯ）２１６の周波数は、電圧制御発振器（ＶＣＯ）バッファ２１８ａおよび受信信号（Ｒｘ）位相ロックループ（ＰＬＬ）２２２ａを備える受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）２２０ａによって発生されるとしてもよい。受信信号（Ｒｘ）位相ロックループ（ＰＬＬ）２２２ａは、リファレンス信号の位相に固定された関係を持つ信号を発生する制御システムでもよい。電圧制御発振器（ＶＣＯ）２２０と電圧制御発振器（ＶＣＯ）バッファ２１８とは、図３−８に関して以下でさらに詳細に議論される。
【００３０】
受信信号（Ｒｘ）チェーン２１３は、受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）コントローラ２１９を含むとしてもよい。受信信号（Ｒｘ）で何津制御発振器（ＶＣＯ）コントローラ２１９は、受信信号（Ｒｘ）電圧制御発振器２２０ａを制御するために使用されるとしてもよい。例えば、受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）コントローラ２１９は、制御信号217aを使用して適切なように受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）２２０ａによって発生された周波数を調節するとしてもよい。受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）コントローラ２１９は、受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）２２０ａを微細にチューンするため、または、新しいワイヤレス通信システム１００のために新しい周波数へ移動するために、受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）２２０ａによって発生された周波数を調節するとしてもよい。
【００３１】
セルラー無線トランシーバ２０５は、送信信号（Ｔｘ）チェーン２１５を使用して送信のために送信信号（Ｔｘ）２１１を用意するとしてもよい。送信信号（Ｔｘ）チェーン２１５は、トランスミッタ２２６を含むとしてもよい。送信信号（Ｔｘ）２１１は、デュプレクサ２１２へトランスミッタ２２６によって出力されるとしてもよい。適切に送信信号（Ｔｘ）２１１をエンコードおよび送信するために、送信信号（Ｔｘ）チェーン２１５は、送信信号（Ｔｘ）局部発振器（ＬＯ）２２４を含むとしてもよい。送信信号（Ｔｘ）局部発振器（ＬＯ）２２４は、送信の周波数で発振するとしてもよい。一構成において、送信信号（Ｔｘ）局部発振器（ＬＯ）２２４は、電圧制御発振器（ＶＣＯ）バッファ２１８ｂと送信信号（Ｔｘ）位相ロックループ（ＰＬＬ）２２２ｂとを備えた送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）２２０ｂによって発生された周波数で発振するとしてもよい。送信信号（Ｔｘ）位相ロックループ（ＰＬＬ）２２２ｂは、リファレンス信号の位相に固定された関係を持つ信号を発生する制御システムとしてもよい。
【００３２】
送信信号（Ｔｘ）チェーン２１５は、送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）コントローラ２２１を含むとしてもよい。送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）コントローラ２２１は、送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）２２０ｂを制御するために使用されるとしてもよい。例えば、送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）コントローラ２２１は、制御信号２１７ｂを使用して適切なように送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）２２０ｂによって生成された周波数に調節するとしてもよい。送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）コントローラ２２１は、送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）２２０ｂを微細にチューンするため、または、新しいワイヤレス通信システム１００のために新しい周波数へ移動するために、送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）２２０ｂによって発生された周波数を調節するとしてもよい。
【００３３】
図３は、電圧制御発振器（ＶＣＯ）コア３２０および電圧制御発振器（ＶＣＯ）バッファ３１８を例証する回路図である。図３の電圧制御発振器（ＶＣＯ）コア３２０は、図２の受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）２２０ａおよび／または送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）２２０ｂの一構成であってもよい。電圧制御発振器（ＶＣＯ）コア３２０は、グランドへ接続されたＭ１ ３３４のソースと、電圧制御発振器（ＶＣＯ）コア３２０の出力Ｖtank- ３３２へ接続されたＭ１ ３３４のドレインとを持つ、第１のｎ型金属酸化膜半導体（ＮＭＯＳ）電界効果トランジスタＭ１ ３３４を含むとしてもよい。Ｍ１ ３３４のゲートは、電圧制御発振器（ＶＣＯ）コア３２０の出力Ｖtank+ ３４０へ接続されるとしてもよい。電圧制御発振器（ＶＣＯ）コア３２０は、グランドへ接続されるＭ２ ３３８のソースと、出力Ｖtank+ ３４０へ接続されるＭ２ ３３８のドレインとを持つ、第２のＮＭＯＳトランジスタＭ２ ３３８を含むとしてもよい。Ｍ２ ３３８のゲートは、出力Ｖtank- ３３２へ接続されるとしてもよい。
【００３４】
電圧制御発振器（ＶＣＯ）コア３２０は、さらに、ポジティブ・レールＶｄｄへ接続されるＭ３ ３３０のソースと、電圧制御発振器（ＶＣＯ）コア３２０の出力Ｖtank- ３３２へ接続されるＭ３ ３３０のドレインとを持つ、第１のｐ型金属酸化膜半導体（ＰＭＯＳ）電界効果トランジスタＭ３ ３３０を含むとしてもよい。Ｍ３ ３３０のゲートは、出力Ｖtank+ ３４０へ接続されるとしてもよい。電圧制御発振器（ＶＣＯ）コア３２０は、さらに、Ｖｄｄへ接続されるＭ４ ３４２のソースと、出力Ｖtank+ ３４０へ接続されるＭ４ ３４２のドレインと、出力Ｖtank- ３３２へ接続されるＭ４ ３４２のゲートとを持つ、第２のＰＭＯＳトランジスタＭ４ ３４２を含むとしてもよい。インダクタ／コンダクタ（ＬＣ）タンク３３６は、Ｖtank+ ３４０とＶtank- ３３２とを接続するとしてもよい。インダクタ／コンダクタ（ＬＣ）タンク３３６は、発振信号を発生するために設計された共振回路内で連結されるインダクタとキャパシタであるとしてもよい。
【００３５】
電圧制御発振器（ＶＣＯ）コア３２０の出力は、電圧制御発振器（ＶＣＯ）バッファ３１８への入力でもよい。図３の電圧制御発振器（ＶＣＯ）バッファ３１８は、図２の受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）バッファ２１８ａおよび／または送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）バッファ２１８ｂの一構成としてもよい。電圧制御発振器（ＶＣＯ）バッファ３１８は、電圧制御発振器（ＶＣＯ）コア３２０からのＶtank+ ３４０を受ける電圧制御発振器（ＶＣＯ）バッファの第１の部分３１８ａと、電圧制御発振器（ＶＣＯ）コア３２０からのＶtank- ３３２を受ける電圧制御発振器（ＶＣＯ）バッファの第２の部分３１８ｂとを含むとしてもよい。
【００３６】
Ｖtank+ ３４０を受ける電圧制御発振器（ＶＣＯ）バッファの第１の部分３１８ａは、第１のキャパシタ３５４および第２のキャパシタ３５８を含むとしてもよい；それぞれのキャパシタは、Ｖtank+ ３４０へ接続される。第１のキャパシタ３５４の他のサイドのノードは、ＰＭＯＳトランジスタＭ５ ３６１の直流（ＤＣ）バイアス電圧Ｖｐ ３２５ｂへノードを接続する抵抗器３２３ｃを含むとしてもよい。ノードは、さらに、ＰＭＯＳトランジスタＭ５ ３６１のゲートへ接続されるとしてもよい。同様に、第２のキャパシタ３５８の他のサイドのノードは、ＮＭＯＳトランジスタＭ６ ３６２のＤＣバイアス電圧Ｖｎ ３２７ｂへノードを接続する抵抗器３２３ｄを含むとしてもよい。ノードは、さらに、ＮＭＯＳトランジスタＭ６ ３６２のゲートに接続されるとしてもよい。Ｍ６ ３６２のソースグランドへ接続されるとしてもよく、Ｍ６ ３６２のドレインは、電圧制御発振器（ＶＣＯ）バッファ３１８の出力Ｖlo- ３６０へ接続されるとしてもよい。Ｍ５ ３６１のソースは、Ｖｄｄへ接続されるとしてよく、Ｍ５ ３６１のドレインは、出力Ｖlo- ３６０へ接続されるとしてもよい。
【００３７】
Ｖtank- ３３２を受ける電圧制御発振器（ＶＣＯ）バッファの第２の部分３１８ｂは、第３のキャパシタ３４４と第４のキャパシタ３４８とを含むとしてもよく、それぞれのキャパシタはＶtank- ３３２へ接続される。第３のキャパシタ３４４の他のサイドのノードは、Ｖｐ ３２５ａへノードを接続する抵抗器３２３ａを含むとしてもよい。ノードは、ＰＭＯＳトランジスタＭ７ ３４６のゲートへ第３のキャパシタ３４４を接続するとしてもよい。同様に、第４のキャパシタ３４８の他のサイドのノードは、Ｖｎ ３２７ａへノードを接続する抵抗器３２３ｂを含むとしてもよい。ノードは、さらに、ＮＭＯＳトランジスタＭ８ ３５２のゲートへ第４のキャパシタ３４８を接続するとしてもよい。Ｍ８ ３５２のソースは、グランドへ接続されるとしてもよく、Ｍ８ ３５２のドレインは、電圧制御発振器（ＶＣＯ）バッファ３１８の出力Ｖlo+ ３５０へ接続されるとしてもよい。Ｍ７ ３４６のソースは、Ｖｄｄへ接続されるとしてもよく、Ｍ７ ３４６のドレインは、出力Ｖlo+ ３５０へ接続されるとしてもよい。Ｖtank+ ３４０とＶtank- ３３２とは、厳格な位相ノイズ仕様、例えば、ＣＤＭＡパーソナル通信サービス（ＰＣＳ）１Ｘ帯域およびアドバンスト・ワイヤレス・サービス（ＡＷＳ）帯域、を満たすための３ボルト（Ｖ）差動（differential）ピーク波形を持つとしてもよい。
【００３８】
図４は、ある電圧制御発振器（ＶＣＯ）バッファ部４１８の電圧振幅を例証する回路図である。図４の電圧制御発振器（ＶＣＯ）バッファ部４１８は、図３の電圧制御発振器（ＶＣＯ）バッファの第２の部分３１８ｂの一構成としてもよい。同様の電圧振幅は、図３の電圧制御発振機（ＶＣＯ）バッファの第１の部分３１８ａに適用してもよい。電圧制御発振器（ＶＣＯ）バッファ部４１８は、電圧制御発振器（ＶＣＯ）コア３２０からＶtank- ４３２を受けるとしてもよい。Ｖtank- ４３２は、第１のキャパシタＣａ ４４４および第２のキャパシタＣｂ ４４８へ接続されるとしてもよい。第１のキャパシタＣａ ４４４は、Ｍ７ ４４６のゲートに接続されるとしてもよい。第１のキャパシタＣａ ４４４は、さらに、抵抗器４２３ａを通じてＶｐ ４２５に接続されてもよい。第２のキャパシタＣｂ ４４８は、Ｍ８ ４５６のゲートに接続されるとしてもよい。第２のキャパシタＣｂ ４４８は、抵抗器４２３ｂを通じてＶｎ４２７に接続されてもよい。
【００３９】
Ｍ７ ４４６のソースは、Ｖｄｄに接続されるとしてもよい。波形４６６は例証する場合に、Ｍ７ ４４６のゲートの電圧振幅は、３／２Ｖｄｄと同じくらい高く、−１／２Ｖｄｄと同じくらい低くてもよい。波形４６８は例証する場合に、電圧制御発振器（ＶＣＯ）バッファ４１８の出力Ｖlo+ ４５０に接続される、Ｍ７ ４４６のドレインは、Ｖｄｄと同じくらい高く、０Ｖと同じくらい低くてもよい。したがって、Ｍ７ ４４６のゲートからドレイン（ＶＧＤ）までの電圧は、３／２Ｖｄｄと同じくらい高く、−３／２Ｖｄｄと同じくらい低くてもよい。
【００４０】
Ｍ８ ４５６のソースは、グランドへ接続されてもよく、Ｍ８ ４５６のトレインは、Ｖlo+ ４５０に接続されてもよい。波形４６４は例証する場合に、Ｍ８ ４５６のゲートの電圧振幅は、３／２Ｖｄｄと同じくらい高く、−１／２Ｖｄｄと同じくらい低くてもよい。Ｍ８ ４５６のゲートからドレイン（ＶＧＤ）への電圧は、３／２Ｖｄｄと同じくらい高く、−３／２Ｖｄｄと同じくらい低くてもよい。３／２Ｖｄｄと同じくらい高い、トランジスタのためのゲートからソース（ＶＧＳ）またはＶＧＤまでの電圧は、ホットキャリア注入（ＨＣＩ）とゲート酸化膜ブレークダウンの双方より生じる信頼性の問題を引き起こす。
【００４１】
現代のワイヤレス通信システム１００において、電流消費はバッテリ寿命を延長するために重要な場合がある。信頼可能オペレーションはさらに重要な場合がある。信頼可能オペレーションは、より深くミクロン以下のプロセスが使用されるほど、挑戦的になる場合がある。電圧振幅がプロセスを使用して調整しないのに対してゲート酸化膜ブレークダウン電圧が行うため、このことは必要である。
【００４２】
この問題を解決するために、ある解決は、Ｍ７ ４４６およびＭ８ ４５６に対して厚膜酸化物デバイスを使用することである。しかしながら、厚膜酸化物デバイスは発振ノードに余分な寄生を加える場合があり、それによって、発振器のチューニングレンジを縮小する。余分な寄生は、さらに、より大きな自己容量により電圧制御発振器（ＶＣＯ）バッファ３１８のドライブ強度に影響を与える場合がある。したがって、余分な寄生の使用は電流消費に影響する。他の解決は、固定抵抗性または容量性ディバイダ（divider）を使用して、電圧制御発振器（ＶＣＯ）バッファ３１８の入力での振幅（swing）を低減する。固定抵抗性または容量性ディバイダの使用は、位相ノイズ（ＰＮ）に影響を与える。さらに、固定抵抗性または容量性ディバイダはモード依存の操作性を欠く。このように、電圧制御発振器（ＶＣＯ）バッファ３１８のための代替設計は望ましい場合がある。
【００４３】
図５は、本システムおよび方法で使用される電圧制御発振器（ＶＣＯ）バッファ部５１８を例証する他の回路図である。図５の電圧制御発振器（ＶＣＯ）バッファ部５１８は、図３の電圧制御発振器（ＶＣＯ）バッファの第２の部分３１８ｂの一構成としてもよい。図５で使用されるような類似の回路図は、図３の電圧制御発振器（ＶＣＯ）バッファの第１の部分３１８ａの一構成として使用されてもよい。
【００４４】
電圧制御発振器（ＶＣＯ）バッファ部５１８は、電圧制御発振器（ＶＣＯ）コア３２０からＶtank- ５３２を受けるとしてもよい。Ｖtank- ５３２は、第１のキャパシタＣａ１ ５４４ａ、第２のキャパシタＣａ２ ５４４ｂ、第３のキャパシタＣｂ１ ５４８ａ、および第４のキャパシタＣｂ２ ５４８ｂに接続されるとしてもよい。Ｃａ１＋Ｃａ２は、図４からの第１のキャパシタＣａ ４４４と等しいまたはほぼ等しいとしてもよい。同様に、Ｃｂ１＋Ｃｂ２は、図４からの第２のキャパシタＣｂ ４４８と等しいまたはほぼ等しいとしてもよい。一構成において、Ｃａ１＞Ｃａ２でありＣｂ１＞Ｃｂ２である。トランジスタＭ７ ５４６およびＭ８ ５５６のゲートでの電圧振幅が信頼できるレベルに下げられるような方法で、図４からの第１のキャパシタＣａ ４４４は、Ｃａ１ ５４４ａおよびＣａ２ ５４４ｂを形成するように分割されてもよい。同様に、トランジスタＭ７ ５４６およびＭ８ ５５６のゲートでの電圧振幅が信頼できるレベルに下げられるような方法で、図４からの第２のキャパシタＣｂ ４４８は、Ｃｂ１ ５４８ａおよびＣｂ２ ５４８ｂを形成するように分割されてもよい。図４からの第１のキャパシタＣａ ４４４および第２のキャパシタＣｂ ４４８は、さらに、ＰＭＯＳ（Ｍ７）５４６およびＮＭＯＳ（Ｍ８）５５６デバイスのサイズにしたがって、分割されてもよい。
【００４５】
図４のように、Ｍ７ ５４６のソースはＶｄｄに接続されてもよく、Ｍ７ ５４６のドレインはＶlo+ ５５０に接続されてもよく、Ｍ８ ５５６のドレインはＶlo+ ５５０に接続されてもよく、Ｍ８ ５５６のソースはグランドに接続されてもよい。第２のキャパシタＣａ２ ５４４ｂは、Ｍ７ ５４６のゲートに接続されてもよい。Ｍ７ ５４６のゲートは、さらに、抵抗器Ｒ ５２３ａを通じてＶｐ ５２５ａに接続されてもよい。第１のキャパシタＣａ１ ５４４ａは、第１の高振幅モード（ＨＳ）スイッチ５５２ａによってＭ７ ５４６のゲートから分離されてもよい。第４のキャパシタＣｂ２ ５４８ａは、Ｍ８ ５５６のゲートに接続されてもよい。Ｍ８ ５５６のゲートは、さらに、抵抗器Ｒ ５２３ｂを通じてＶｎ ５２７ａに接続されてもよい。第３のキャパシタＣｂ１ ５４８ｂは、第２の高振幅モード（ＨＳ）スイッチ５５２ｂによってＭ８ ５５６のゲートから分離されてもよい。複数の高振幅モード（ＨＳ）スイッチ５５２は、図６に関連して以下でさらに詳細に議論される。
【００４６】
複数の高振幅モード（ＨＳ）スイッチ５５２は、低電圧制御発振器（ＶＣＯ）振幅モードの下で、ターン・オン（または閉）されるとしてもよい。複数の高振幅モード（ＨＳ）スイッチ５５２がターン・オンされた場合、第１のキャパシタＣａ１ ５４４ａは、第２のキャパシタＣａ２ ５４４ｂと並列である。複数の高振幅モード（ＨＳ）スイッチ５５２がターン・オンされた場合、第３のキャパシタＣｂ１ ５４８ａは、第４のキャパシタＣｂ２ ５４８ｂと並列である。このように、複数の高振幅モード（ＨＳ）スイッチ５５２がターン・オンされた場合、Ｖtank- ５３２とＭ７ ５４６のゲートとの間の全容量は、Ｃａ１＋Ｃａ２であり、Ｖtank- ５３２とＭ８ ５５６のゲートとの間の全容量は、Ｃｂ１＋Ｃｂ２である。より大きな容量値は、より小さな電圧の分割を持つだろう。したがって、Ｍ７ ５４６およびＭ８ ５５６のゲートのそれぞれでのＶtank- ５３２の電圧振幅は、複数の高振幅モード（ＨＳ）スイッチ５５２がターン・オンされた場合に、厳格に影響されないとすることができる。
【００４７】
複数の高振幅モード（ＨＳ）スイッチ５５２は、高電圧制御発振器（ＶＣＯ）振幅モードの下でターン・オフされるとしてもよい。複数の高振幅モード（ＨＳ）スイッチ５５２がターン・オフされた場合、Ｃａ１ ５４４ａおよびＣｂ１ ５４８ａは、図５の電圧制御発振器（ＶＣＯ）バッファ部５１８から有効に取り除かれる。Ｍ７ ５４６およびＭ８ ５５６のゲートでのＶtank- ５３２の電圧振幅は、Ｃａ２ ５４４ｂおよびＣｂ２ ５４８ｂの容量によってのみ影響される。したがって、Ｍ７ ５４６およびＭ８ ５５６のゲートでのＶtank- ５３２の電圧振幅は、複数の高振幅モード（ＨＳ）スイッチ５５２がターン・オフされた場合が、複数の高振幅モード（ＨＳ）スイッチ５５２がターン・オンされた場合よりも、より小さい容量によって影響される。より小さい容量は、より大きい電圧の分割を生成する。したがって、複数の高振幅モード（ＨＳ）スイッチ５５２がターン・オフされた場合、Ｍ７ ５４６およびＭ８ ５５６のゲートでのＶtank- ５３２の電圧振幅は、複数の高振幅モード（ＨＳ）スイッチ５５２がターン・オンされた場合よりも、かなり減少できる。言い換えれば、高電圧制御発振器（ＶＣＯ）振幅モードの下で、Ｍ７ ５４６およびＭ８ ５５６のゲートでのＶtank- ５３２の電圧振幅は、有意因子（significant factor）によって減少できる。低電圧制御発振器（ＶＣＯ）振幅モードの下で、Ｍ７ ５４６およびＭ８ ５５６のゲートでのＶtank- ５３２の電圧振幅は、有意因子（significant factor）によって減少されない。複数の高振幅モード（ＨＳ）スイッチ５５２がターン・オフされた場合、電流消費に間接の影響を及ぼす場合のある、電圧制御発振器（ＶＣＯ）の位相ノイズ（ＰＮ）の低下が妨げられる場合がある。
【００４８】
図５の複数の高振幅モード（ＨＳ）スイッチ５５２が、電圧制御発振器（ＶＣＯ）コア３２０の出力と電圧制御発振器（ＶＣＯ）バッファ３１８の入力との間に示されるが、複数の高振幅モード（ＨＳ）スイッチ５５２は、電圧制御発振器（ＶＣＯ）バッファ３１８を除き、回路内で振幅制御のために同様に使用されてもよい。
【００４９】
図６は、本システムおよび方法における使用のための高振幅モード（ＨＳ）スイッチ６５２を例証する回路図である。図６の高振幅モード（ＨＳ）スイッチ６５２は、図５の複数の高振幅モード（ＨＳ）スイッチ５５２の一構成としてもよい。交流電流（ＡＣ）連結キャパシタンスの品質係数（Ｑ）を下げないために、高振幅モード（ＨＳ）スイッチ６５２がＯＮ（閉じられた）位置にある場合に、高振幅モード（ＨＳ）スイッチ５５２は、トランスミッションゲート構造を使用して実現されることができ、有限の抵抗を引き下げる。
【００５０】
図６に示されるように、高振幅モード（ＨＳ）スイッチ６５２は、高振幅モードスイッチング制御ＨＳ ６７２にも接続されている抵抗器６５５に接続されたＰＭＯＳトランジスタ６５１のゲート、高振幅モード（ＨＳ）スイッチ６５２の入力６５７に接続されたＰＭＯＳトランジスタ６５１のドレイン、高振幅モード（ＨＳ）スイッチ６５２の出力６５９に接続されたＰＭＯＳトランジスタ６５１のソースを持つＰＭＯＳトランジスタ６５１を使用して実装されるとしてもよい。高振幅モード（ＨＳ）スイッチ６５２は、相補的高振幅モードスイッチング制御ＨＳ￣６７４にも接続されている抵抗器６５３に接続されたＮＭＯＳトランジスタ６４９のゲートを持つＮＭＯＳトランジスタ６４９をさらに含むとしてもよい。ＮＭＯＳトランジスタ６４９のドレインは、高振幅モード（ＨＳ）スイッチ６５２の出力６５９に接続されるとしてもよく、ＮＭＯＳトランジスタ６４９のソースは、高振幅モード（ＨＳ）スイッチ６５２の入力６５７に接続されるとしてもよい。
【００５１】
図７は、本システムおよび方法における使用のための電圧制御発振器（ＶＣＯ）バッファ部７１８の他の構成を例示する回路図である。図７の電圧制御発振器（ＶＣＯ）バッファ部７１８は、図３の電圧制御発振器（ＶＣＯ）バッファの第２の部分３１８ｂの一構成としてもよい。図７で使用されるもののような類似の回路図は、図３の電圧制御発振器（ＶＣＯ）バッファの第１の部分３１８ａの一構成として使用されてもよい。
【００５２】
電圧制御発振器（ＶＣＯ）バッファ部７１８は、電圧制御発振器（ＶＣＯ）コア３２０からＶtank- ７３２を受けるとしてもよい。Ｖtank- ７３２は、第１のキャパシタＣａ１ ７４４ａ、第２のキャパシタＣａ２ ７４４ｂ、第３のキャパシタＣｂ１ ７４８ａ、および第４のキャパシタＣｂ２ ７４８ｂに接続されるとしてもよい。第２のキャパシタＣａ２ ７４４ｂはＭ７ ７４６のゲートに接続されてもよく、第４のキャパシタＣｂ２ ７４８ｂはＭ８ ７５６のゲートに接続されてもよい。Ｍ７ ７４６のゲートは、さらに、抵抗器Ｒ ７２３ａを通じてＶｐ ７２５ａに接続されてもよい。Ｍ８のゲートは、さらに、抵抗器Ｒ ７２３ａを通じてＶｐ ７２５ａに接続されてもよい。Ｍ８ ７５６のゲートは、さらに、抵抗器Ｒ ７２３ｂを通じてＶｎ ７２７ａに接続されてもよい。
【００５３】
Ｍ７ ７４６のソースはＶｄｄに接続されてもよく、Ｍ７ ７４６のドレインは、電圧制御発振器（ＶＣＯ）バッファ部７１８の出力Ｖlo+ ７５０に接続されてもよい。Ｍ８ ７５６のソースは、グランドに接続されてもよく、Ｍ８ ７５６のドレインは、Ｖlo+ ７５０に接続されてもよい。第１のキャパシタＣａ１ ７４４ａは、第１の高振幅モード（ＨＳ）スイッチ７５２ａに接続されてもよい。第１の高振幅モード（ＨＳ）スイッチ７５２ａは、さらに、Ｍ７ ７４６のゲートに接続されてもよい。第４のキャパシタＣｂ２ ７４８ｂは、第２の高振幅モード（ＨＳ）スイッチ７５２ｂに接続に接続されてもよい。第２の高振幅モード（ＨＳ）スイッチ７５２ｂは、さらに、Ｍ８ ７５６のゲートに接続されてもよい。複数の高振幅モード（ＨＳ）スイッチ７５２は、図６に関連して先に議論された。
【００５４】
第５のキャパシタＣｃ ７６４は、Ｍ７ ７４６のゲートと、第１の逆高振幅モード（ＨＳ）スイッチ７７１ａとに接続されてもよい。第１の逆高振幅モード（ＨＳ）スイッチ７７１ａは、さらに、グランドに接続されてもよい。第６のキャパシタＣｄ ７６６は、Ｍ８ ７５６のゲートと、第２の逆高振幅モード（ＨＳ）スイッチ７７１ｂとに接続されてもよい。第２の逆高振幅モード（ＨＳ）スイッチ７７１ｂは、さらに、グランドに接続されてもよい。複数の逆高振幅モード（ＨＳ）スイッチ７７１は、図８に関連して以下でさらに詳細に議論される。
【００５５】
複数の高振幅モード（ＨＳ）スイッチ７５２は、高電圧制御発振器（ＶＣＯ）振幅モードの下でターン・オフ（または開）されてもよい。複数の逆高振幅モード（ＨＳ）スイッチ７７１は、それとともに、高電圧制御発振器（ＶＣＯ）振幅モードの下でターン・オン（または閉）されてもよい。複数の逆高振幅モード（ＨＳ）スイッチ７７１がＯＮの場合の高電圧制御発振器（ＶＣＯ）振幅モード中に、第５のキャパシタＣｃ ７６４と第６のキャパシタＣｄ ７６６とは、それぞれグランドに接続される。そのうえ、電圧分割は、今、キャパシタンスの比にのみ依存するであろうから、第５のキャパシタＣｃ ７６４と第６のキャパシタＣｄ ７６６とは、トランジスタデバイスにおけるプロセス変動のよる振幅変動を低減することができる。第５のキャパシタＣｃ ７６４と第６のキャパシタＣｄ ７６６との使用は、電圧制御発振器（ＶＣＯ）コア２２０に余分なキャパシタンスを加え、したがって注意深く考慮される必要がある。低電圧制御発振器（ＶＣＯ）振幅モード中に、複数の高振幅モード（ＨＳ）スイッチ７５２はターン・オンされてもよく、複数の逆高振幅モード（ＨＳ）スイッチ７７１は、ターン・オフされてもよい。したがって、低電圧制御発振器（ＶＣＯ）振幅モード中に、第５のキャパシタＣｃ ７６４と第６のキャパシタＣｄ ７６６とは、電圧振幅に著しく影響を与えない。
【００５６】
図８は、本システムおよび方法における使用のための逆高振幅モード（ＨＳ）スイッチ８７１を例証する回路図である。図８の逆高振幅モード（ＨＳ）スイッチ８７１は、図７の複数の逆高振幅モード（ＨＳ）スイッチ７７１の一構成としてもよい。交流電流（ＡＣ）連結キャパシタンスの品質係数（Ｑ）を下げないために、逆高振幅モード（ＨＳ）スイッチ８７１がＯＮ（閉じられた）位置にある場合に、逆高振幅モード（ＨＳ）スイッチ８７１は、トランスミッションゲート構造を使用して実現されることができ、有限の抵抗を引き下げる。
【００５７】
図８に示されるように、逆高振幅モード（ＨＳ）スイッチ８７１は、相補的高振幅モードスイッチング制御ＨＳ￣ ８７４にも接続されている抵抗器８７８に接続されたＰＭＯＳトランジスタ８８６のゲート、逆高振幅モード（ＨＳ）スイッチ８７１の入力８８０に接続されたＰＭＯＳトランジスタ８８６のドレイン、逆高振幅モード（ＨＳ）スイッチ８７１の出力８８２に接続されたＰＭＯＳトランジスタ８８６のソースを持つＰＭＯＳトランジスタ８８６を使用して実装されてもよい。逆高振幅モード（ＨＳ）スイッチ８７１は、高振幅モードスイッチング制御ＨＳ ８７２にも接続されている抵抗器８７６に接続されたＮＭＯＳトランジスタ８８４のゲート、逆高振幅モード（ＨＳ）スイッチ８７１の出力８８２に接続されているＮＭＯＳトランジスタ８８４のドレイン、および逆高振幅モード（ＨＳ）スイッチ８７１の入力８８０に接続されているＮＭＯＳトランジスタ８８４のソースを持つＮＭＯＳトランジスタ８８４をさらに含むとしてもよい。
【００５８】
図９は、電圧制御発振器（ＶＣＯ）バッファ９１８における複数の高振幅モード（ＨＳ）スイッチ９７３の自動制御を例示するブロック図である。電圧制御発振器（ＶＣＯ）コア９２０は、発振電圧９３２を発生するとしてもよい。図９の電圧制御発振器（ＶＣＯ）コア９２０は、図３の電圧制御発振器（ＶＣＯ）コア３２０の一構成でもよい。振幅検出器９５８は、発振電圧９３２の振幅９６０を検出することができる。次に、比較器９６２は、発振電圧９３２の振幅９６０としきい値振幅９６８とを比較することができる。振幅９６０としきい値振幅９６８との間の比較に基づいて、比較器９６２は、次に、スイッチ制御９７０経由で、電圧制御発振器（ＶＣＯ）バッファ９１８の部分としての複数の高振幅モード（ＨＳ）スイッチ９７３を自動で制御するとしてもよい。
【００５９】
図９の複数の高振幅モード（ＨＳ）スイッチ９７３は、複数の高振幅モード（ＨＳ）スイッチ６５２と複数の逆高振幅モード（ＨＳ）スイッチ８７１との双方を含むとしてもよい。発振電圧９３２の電圧制御発振器（ＶＣＯ）振幅が、厳格なＰＮ仕様を満たすように高い場合、複数の高振幅モード（ＨＳ）スイッチ９７３のスイッチング（すなわち、複数の高振幅モード（ＨＳ）スイッチ６５２をオフに、そして、複数の逆高振幅モード（ＨＳ）スイッチ８７１をオンに、ターンすること）は、デバイス信頼性を改善することができる。さらに、複数の高振幅モード（ＨＳ）スイッチ９７３のスイッチングは、ＰＮ性能を改善することができ、したがって電流消費に間接の影響を及ぼす。
【００６０】
電圧制御発振器（ＶＣＯ）バッファ９１８は、電圧制御発振器（ＶＣＯ）コア９２０から発振電圧９３２を受けるとしてもよい。電圧制御発振器（ＶＣＯ）バッファ９１８は、次に、出力電圧９５０を出力するとしてもよい。電圧制御発振器（ＶＣＯ）バッファ９１８における複数の高振幅モード（ＨＳ）スイッチ９７３の使用は、高電圧振幅の下で優れた位相ノイズ性能を提供するとともに、信頼性の要件を満たす利点を備えることができる。さらに、複数の高振幅モード（ＨＳ）スイッチ９７３の使用は、要求される電流を縮小することができる。電圧制御発振器（ＶＣＯ）バッファ９１８における複数の高振幅モード（ＨＳ）スイッチ９７３の構成は、信頼性問題がより適切な、より小さな加工寸法技術へ運ばれるとしてもよい。複数の高振幅モード（ＨＳ）スイッチ９７３の使用によって、動作モードと性能要件に基づいて、デバイスへの電圧振幅のプログラム可能性は達成できる。
【００６１】
複数の高振幅モード（ＨＳ）スイッチ９７３の使用は、さらに、検出された電圧制御発振器（ＶＣＯ）振幅９６０の機能として、電圧制御発振器（ＶＣＯ）コア９２０と電圧制御発振器（ＶＣＯ）バッファ９１８の入力との間の利得プログラム可能性を許可するとしてもよい。複数の高振幅モード（ＨＳ）スイッチ９７３の使用は、ＣＤＭＡ １Ｘモードに制限されない；複数の高振幅モード（ＨＳ）スイッチ９７３は、優れた位相ノイズ性能を要求し続けるだろう高データレート標準（例えばロング・ターム・エボリューション（ＬＴＥ））のための発展された変調スキームをサポートするより小さな加工寸法技術において、無線の設計に使用されてもよい。複数の高振幅モード（ＨＳ）スイッチ９７３を使用するワイヤレス通信デバイス１０４の増加される信頼性は、技術が、４５ナノメートル（ｎｍ）、３２ｎｍなどのようなナノメートル寸法処理へ移行すると、さらに、より顕著になる場合がある。
【００６２】
図１０は、電圧制御発振器（ＶＣＯ）バッファ３１８に対するデバイス信頼性を向上させるための方法１０００を例証するフロー図である。方法１０００は、ワイヤレス通信デバイス１０４によって実行されるとしてもよい。発振電圧９３２は、電圧制御発振器（ＶＣＯ）コア３２０を使用して発生されるとしてもよい１００２。発振電圧９３２の振幅９６０は、振幅検出器９５８を使用して決定されるとしてもよい１００４。発振電圧９３２の振幅９６０は、次に、比較器９６２を使用してしきい値振幅９６８と比較されるとしてもよい１００６。
【００６３】
発振電圧９３２の振幅９６０がしきい値電圧９６８未満の場合、電圧制御発振器（ＶＣＯ）バッファ７１８における複数の高振幅モード（ＨＳ）スイッチ７５２は、閉じられるまたはスイッチオンされるとしてもよい１００８。発振電圧９３２の振幅９６０がしきい値電圧９６８未満の場合、電圧制御発振器（ＶＣＯ）バッファ７１８における複数の逆高振幅モード（ＨＳ）スイッチ７７１は、開かれるまたはスイッチオフされるとしてもよい１０１０。発振電圧９３２の振幅９６０がしきい値振幅９６８より大きい場合、電圧制御発振器（ＶＣＯ）バッファ７１８における複数の高振幅モード（ＨＳ）スイッチは、開かれるまたはスイッチオフされるとしてもよい１０１２。発振電圧９３２の振幅９６０がしきい値振幅９６８より大きい場合、電圧制御発振器（ＶＣＯ）バッファ７１８における複数の逆高振幅モード（ＨＳ）スイッチ７７１は、閉じられるまたはスイッチオンされるとしてもよい１０１４。発振電圧９３２は、電圧制御発振器（ＶＣＯ）バッファ７１８に印加されるとしてもよい１０１５。出力電圧９５０は、次に、電圧制御発振器（ＶＣＯ）バッファ７１８を使用して発振電圧９３２から発生されてもよい１０１６。出力電圧９５０は、所望の周波数で発振されることができる。
【００６４】
図１１は、ワイヤレスデバイス１１０１内に含まれるとしてもよいいくらかのコンポーネントを例証する。ワイヤレスデバイス１１０１は、ワイヤレス通信デバイス１０４でもよく、ここに開示されるような本システムおよび方法を実装してもよい。
【００６５】
ワイヤレスデバイス１１０１は、プロセッサ１１０３を含む。プロセッサ１１０３は、汎用シングルまたはマルチ−チップ・マイクロプロセッサ（例えばＡＲＭ）、専用マイクロプロセッサ（例えばデジタル・シグナル・プロセサ（ＤＳＰ））、マイクロコントローラ、プログラマブルゲートアレイなどでもよい。プロセッサ１１０３は、中央処理装置(ＣＰＵ)と呼ばれてもよい。ただの単一のプロセッサ１１０３が図１１のワイヤレスデバイス１１０１に示されているが、代替の構成として、複数のプロセッサの組合わせ(例えばＡＲＭとＤＳＰ)が使用できた。
【００６６】
ワイヤレスデバイス１１０１は、さらに、メモリ１１０５を含む。１１０５は、電子情報を格納可能な任意の電子コンポーネントでもよい。メモリ１１０５は、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリー・メモリ（ＲＯＭ）、磁気ディスク（disk）記憶媒体、光学的記憶媒体、ＲＡＭにおけるフラッシュメモリ・デバイス、プロセッサに含まれるオンボード・メモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタなどとして具体化されることができ、それらの組み合わせを含む。
【００６７】
データ１１０７と命令１１０９とはメモリ１１０５に記憶されることができる。命令１１０９は、ここに開示された方法を実現するために、プロセッサ１１０３によって実行可能としてもよい。命令１１０９の実行は、メモリ１１０５に記憶されているデータ１１０７の使用を必要としてもよい。プロセッサ１１０３が命令１１０９を実行する場合、様々な命令の部分１１０９ａはプロセッサ１１０３にロードされてもよく、様々なデータの一部１１０７ａはプロセッサ１１０３にロードされてもよい。
【００６８】
ワイヤレスデバイス１１０１は、さらに、トランスミッタ１１１１およびレシーバ１１１３を含むことができ、ワイヤレスデバイスへおよびから、信号を送信および受信することが可能である。トランスミッタ１１１１およびレシーバ１１１３は、総称してトランシーバ１１１５と呼ばされてもよい。アンテナ１１１７は、トランシーバ１１１５に電気的に接続されてもよい。ワイヤレスデバイス１１０１は、さらに、複数のトランスミッタ、複数のレシーバ、複数のトランシーバおよび／または複数のアンテナ（図示せず）を含むとしてもよい。
【００６９】
ワイヤレスデバイス１１０１の様々なコンポーネントは、パワーバス、制御信号バス、ステータス信号バス、データバス、などを含んでもよい、１以上のバスによって互いに接続されてもよい。明瞭さのために、バスシステム１１１９として図１１に例証される。
【００７０】
ここに記述された技術は、直交多重化スキームに基づく通信システムを含む、様々な通信システムに使用されてもよい。そのような通信システムの例は、直交周波数分割多元接続（ＯＦＤＭＡ）システム、シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）システムなど、を含む。ＯＦＤＭＡシステムは、複数の直交サブキャリアに全システム帯域を分割する変調方式である、直交周波数分割多元（ＯＦＤＭ）を利用する。これらのサブキャリアは、また、トーン、ビンなどと呼ばれるかもしれない。各ＯＦＤＭで、サブキャリアは、独立して、データで変調されてもよい。ＳＣ−ＦＤＭＡシステムは、システム帯域の全域で分配された複数のサブキャリアで送信するためのinterleaved ＦＤＭＡ（ＩＦＤＭＡ）、隣接するサブキャリアのブロックで送信するためのlocalized ＦＤＭＡ（ＬＦＤＭＡ）、または、隣接するサブキャリアの複数のブロックで送信するためのenhanced ＦＤＭＡを利用してもよい。一般に、変調シンボルは、ＯＦＤＭを用いて周波数ドメインで、および、ＳＣ−ＦＤＭＡを用いて時間ドメインで送信される。
【００７１】
用語「決定すること」じゃ。広く様々な行為を包含し、したがって、「決定すること」は、計算すること、処理すること、導出すること、調査すること、探すこと（例えば、テーブル、データベース、または他のデータ構造を探すこと）、確認することなどを含むことができる。また、「決定すること」は、受信すること(例えば情報を受信すること)、アクセスすること(例えばメモリ中のデータをアクセスすること)、などを含むことができる。さらに、「決定すること」は、決めること、選択すること、選ぶこと、確立すること、などを含むことができる。
【００７２】
句「に基づく」は、そうでないと明らかに指定していなければ「のみに基づく」を意味しない。言い換えれば、句「に基づく」は、「のみに基づく」と「に少なくとも基づく」との双方を説明する。
【００７３】
用語「プロセッサ」は、汎用プロセッサ、中央処理装置（ＣＰＵ）、マイクロプロセッサ、デジタル・シグナル・プロセッサ（ＤＳＰ）、コントローラ、マイクロコントローラ、ステート・マシンなどを包含するように、広く解釈されるべきである。いくつかの環境下では、「プロセッサ」は、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などを示すとしてもよい。用語「プロセッサ」は、例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１以上のマイクロプロセッサ、または任意の他のそのような構成のように、複数の処理デバイスの組み合わせを示しとしてもよい。
【００７４】
用語「メモリ」は、電子情報を記憶可能な任意の電子コンポーネントを包含するように広く解釈されるべきである。用語のメモリは、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリー・メモリ（ＲＯＭ）、不揮発性ランダム・アクセス・メモリ（ＮＶＲＡＭ）、programmable リード・オンリー・メモリ（ＰＲＯＭ）、erasable programmable リード・オンリー・メモリ（ＥＰＲＯＭ）、electrically erasable ＰＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、磁気または光学データストレージ、レジスタなどのような、プロセッサ可読媒体の様々なタイプを示すとしてもよい。もしプロセッサがメモリから情報を読み出す、および／または、メモリへ情報を書き込むことができる場合、メモリはプロセッサと電気的に通信していると言われる。プロセッサに統合されているメモリは、プロセッサと電気的に通信している。
【００７５】
用語「命令」および「コード」は、任意のタイプのコンピュータ可読ステートメントを含むように、広く解釈されるべきである。例えば、用語「命令」および「コード」は、１以上のプログラム、ルーチン、サブルーチン、関数、手順などを示すとしてもよい。「命令」および「コード」は、単一のコンピュータ可読ステートメント、または、多数のコンピュータ可読ステートメントを含むとしてもよい。
【００７６】
ここに記述された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合わせで実装されてもよい。もしソフトウェアで実装される場合、機能は、コンピュータ可読媒体の１以上の命令として記憶されてもよい。用語「コンピュータ可読媒体」または「コンピュータプログラムプロダクト」は、コンピュータによってアクセス可能な任意の利用可能媒体示す。例として、これに限定されないが、コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学的ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、命令またはデータ構造の形式で所望のプログラムコードを運ぶまたは記憶するために使用可能な任意の他の媒体、を含むとしてもよい。ここで使用されるようなディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。
【００７７】
ソフトウェアまたは命令は、さらに、伝送媒体を越えて伝送されることができる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから伝送される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、伝送媒体の定義に含まれる。
【００７８】
ここに開示される方法は、記述された方法を達成するための１以上のステップまたはアクションを含む。方法のステップおよび／またはアクションは、請求の範囲から外れることなく、互いに交換されてもよい。言い換えれば、ステップまたはアクションの特定の順序が、記述された方法の適切なオペレーションのために必要でなければ、特定のステップおよび／またはアクションの順序および／または使用は、請求の範囲から外れることなく、変更されてもよい。
【００７９】
さらに、図９に例証されたような、ここに記述された方法および技術を実行するためのモジュールおよび／または他の適切な手段が、ダウンロードされ、および／または、別の方法でデバイスによって取得されることができることは、認識されるべきである。例えば、ここに記述される方法を実行するための手段の転送を促進するために、デバイスはサーバへ連結されてもよい。代替的に、デバイスが、デバイスへ記憶手段を連結するまたは提供することに関して様々な方法を得ることができることにより、ここに記述される様々な方法は、記憶手段（例えば、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリー・メモリ（ＲＯＭ）、コンパクトディスク（ＣＤ）またはフロッピーディスクのような物理記憶媒体など）を通じて提供されることができる。したがって、ここに記述される方法および技術をデバイスに提供するための任意の他の適切な技術が利用可能である。
【００８０】
請求項は先で例証された正確な構成およびコンポーネントに制限されないことは理解されるべきである。様々な変更、変化、および変形は、請求の範囲から外れることなく、ここに記述されるシステムの配置、オペレーション、詳細、方法、装置で行なわれるとしてもよい。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
［１］  電圧制御発振器（ＶＣＯ）バッファのための回路において、
前記ＶＣＯバッファの入力に接続され、当該入力がＶＣＯコアに接続された、第１のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタと、
前記第１のキャパシタと、前記ＰＭＯＳトランジスタの前記ゲートとに接続された第１のスイッチと、
前記ＶＣＯバッファの前記入力に接続された第３のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタと、
前記第３のキャパシタと、前記ＮＭＯＳトランジスタの前記ゲートとに接続された第２のスイッチと
を具備する、回路。
［２］  前記入力の振幅がしきい値振幅未満の場合に、前記第１のスイッチと前記第２のスイッチとは、閉じられたポジションにある、前記［１］の回路。
［３］  前記入力の振幅がしきい値振幅より大きい場合に、前記第１のスイッチと前記第２のスイッチとは、開いたポジションにある、前記［１］の回路。
［４］  前記ＰＭＯＳトランジスタのソースは、レール電圧に接続されており、前記ＰＭＯＳトランジスタのドレインは、前記ＶＣＯバッファの出力に接続される、前記［１］の回路。
［５］  前記ＮＭＯＳトランジスタのソースは、グランドに接続されており、前記ＮＭＯＳトランジスタのドレインは、前記ＶＣＯバッファの出力に接続される、前記［１］の回路。
［６］  前記第１のスイッチと前記第２のスイッチとが開いたポジションにある場合、前記ＶＣＯバッファの複数のトランジスタへの入力電圧は減少される、前記［１］の回路。
［７］  前記第１のスイッチと前記第２のスイッチとは、高ＶＣＯ振幅モードの間、開いたポジションにあり、前記ＶＣＯバッファの複数のトランジスタへの入力電圧は、前記高ＶＣＯ振幅モードの間、減少されることを必要とする、前記［１］の回路。
［８］  前記第１のスイッチと前記第２のスイッチとは、低ＶＣＯ振幅モードの間、閉じられたポジションにあり、前記ＶＣＯバッファの複数のトランジスタへの入力電圧は、前記低ＶＣＯモードの間、減少されることを必要としない、前記［１］の回路。
［９］  前記第１のスイッチが閉じられたポジションの場合、前記第１のキャパシタと前記第２のキャパシタとは、並列に接続されており、前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間のより大きい容量値は、前記ＰＭＯＳトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
前記［１］の回路。
［１０］  前記第１のスイッチが開いたポジションの場合、前記第２のキャパシタのみが前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間にあり、
前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間のより小さい容量値は、前記ＰＭＯＳトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
前記［１］の回路。
［１１］  前記第２のスイッチが閉じられたポジションの場合、前記第３のキャパシタと前記第４のキャパシタとは、並列に接続されており、前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより大きい容量値は、前記ＮＭＯＳトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
前記［１］の回路。
［１２］  前記第２のスイッチが開いたポジションの場合、前記第４のキャパシタのみが前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間にあり、
前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより小さい容量値は、前記ＮＭＯＳトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
前記［１］の回路。
［１３］  前記第１のキャパシタは前記第２のキャパシタより大きく、前記第３のキャパシタは前記第４のキャパシタより大きい、前記［１］の回路。
［１４］  前記ＰＭＯＳトランジスタの前記ゲートに接続された第５のキャパシタと、
前記第５のキャパシタとグランドとに接続された第３のスイッチと、
前記ＮＭＯＳトランジスタの前記ゲートに接続された第６のキャパシタと、
前記第６のキャパシタとグランドとに接続された第４のスイッチと
をさらに具備する、前記［１］の回路。
［１５］  前記第３のスイッチと前記第４のスイッチとが閉じられたポジションの場合、前記第１のキャパシタ、前記第２のキャパシタ、前記第３のキャパシタ、前記第４のキャパシタ、前記ＮＭＯＳトランジスタ、および前記ＰＭＯＳトランジスタにおけるプロセス変動による振幅変動は、減少される、前記［１４］の回路。
［１６］  前記ＶＣＯコアによって発生された発振電圧の振幅がしきい値より大きい場合に、前記第３のスイッチと前記第４のスイッチとは、閉められたポジションにある、前記［１４］の回路。
［１７］  前記ＶＣＯコアによって発生された発振電圧の振幅がしきい値未満の場合に、前記第３のスイッチと前記第４のスイッチとは、開いたポジションにある、前記［１４］の回路。
［１８］  前記第１のスイッチと前記第２のスイッチとは比較器によって制御され、
前記比較器は、前記第１のスイッチと前記第２のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記ＶＣＯコアによって発生された発振電圧の振幅と、しきい値とを比較する、
前記［１］の回路。
［１９］  前記第３のスイッチと前記第４のスイッチとは比較器によって制御され、
前記比較器は、前記第３のスイッチと前記第４のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記ＶＣＯコアによって発生された発振電圧の振幅と、しきい値とを比較する、
前記［１４］の回路。
［２０］  電圧制御発振器（ＶＣＯ）バッファの自動制御のための方法において、
ＶＣＯコアを使用して発振電圧を発生することと、
振幅検出器を使用して前記発振電圧の振幅を検出することと、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較することと、  前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記ＶＣＯバッファにおける第１のスイッチと第２のスイッチとを閉じることと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記ＶＣＯバッファにおける前記第１のスイッチと前記第２のスイッチとを開くことと、
前記ＶＣＯバッファを使用して、前記発振電圧から出力電圧を発生すること
を具備する、方法。
［２１］  前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記ＶＣＯバッファにおける第３のスイッチおよび第４のスイッチを開くことと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記ＶＣＯバッファにおける前記第３のスイッチおよび前記第４のスイッチを閉じることと
をさらに具備する、前記［２０］の方法。
［２２］  前記電圧制御発振器（ＶＣＯ）バッファは、
前記ＶＣＯバッファの入力に接続され、当該入力が前記ＶＣＯコアに接続された、第１のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタと、
前記ＶＣＯバッファの前記入力に接続された第３のキャパシタと、
前記ＶＣＯバッファの前記入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタと
を具備し、
前記第１のスイッチは、前記第１のキャパシタと前記ＰＭＯＳトランジスタの前記ゲートとに接続され、
前記第２のスイッチは、前記第３のキャパシタと前記ＮＭＯＳトランジスタの前記ゲートとに接続される、
前記［２０］の方法。
［２３］  前記ＰＭＯＳトランジスタのソースは、レール電圧に接続されており、前記ＰＭＯＳトランジスタのドレインは、前記ＶＣＯバッファの出力に接続される、前記［２２］の方法。
［２４］  前記ＮＭＯＳトランジスタのソースは、グランドに接続されており、前記ＮＭＯＳトランジスタのドレインは、前記ＶＣＯバッファの出力に接続される、前記［２２］の方法。
［２５］  前記ＶＣＯバッファの複数のトランジスタへ、前記発振電圧を印加することをさらに具備する、前記［２０］の方法。
［２６］  前記第１のスイッチと前記第２のスイッチとは、開いたポジションにあり、前記ＶＣＯバッファの複数のトランジスタに印加される発振電圧は減少される、前記［２５］の方法。
［２７］  前記第１のスイッチと前記第２のスイッチとは、高ＶＣＯ振幅モードの間、開いたポジションにあり、前記ＶＣＯバッファの複数のトランジスタへの入力電圧は、前記高ＶＣＯ振幅モードの間、減少されることを必要とする、前記［２０］の方法。
［２８］  前記第１のスイッチと前記第２のスイッチとは、低ＶＣＯ振幅モードの間、閉じられたポジションにあり、前記ＶＣＯバッファの複数のトランジスタへの入力電圧は、前記低ＶＣＯモードの間、減少されることを必要としない、前記［２０］の方法。
［２９］  前記第１のスイッチが閉じられたポジションの場合、前記第１のキャパシタと前記第２のキャパシタとは、並列に接続されており、前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間の単一のより大きい容量値を生成し、
前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間のより大きい容量値は、前記ＰＭＯＳトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
前記［２２］の方法。
［３０］  前記第１のスイッチが開いたポジションの場合、前記第２のキャパシタのみが前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間にあり、
前記ＶＣＯバッファの前記入力と前記ＰＭＯＳトランジスタの前記ゲートとの間のより小さい容量値は、前記ＰＭＯＳトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
前記［２２］の方法。
［３１］  前記第２のスイッチが閉じられたポジションの場合、前記第３のキャパシタと前記第４のキャパシタとは、並列に接続されており、前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより大きい容量値は、前記ＮＭＯＳトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
前記［２２］の方法。
［３２］  前記第２のスイッチが開いたポジションの場合、前記第４のキャパシタのみが前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間にあり、
前記ＶＣＯバッファの前記入力と前記ＮＭＯＳトランジスタの前記ゲートとの間のより小さい容量値は、前記ＮＭＯＳトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
前記［２２］の方法。
［３３］  前記第１のキャパシタは前記第２のキャパシタより大きく、前記第３のキャパシタは前記第４のキャパシタより大きい、前記［２０］の方法。
［３４］  前記ＰＭＯＳトランジスタの前記ゲートに接続された第５のキャパシタと、
前記第５のキャパシタとグランドとに接続された第３のスイッチと、
前記ＮＭＯＳトランジスタの前記ゲートに接続された第６のキャパシタと、
前記第６のキャパシタとグランドとに接続された第４のスイッチと
をさらに具備する、前記［２２］の方法。
［３５］  前記第３のスイッチと前記第４のスイッチとが閉じられたポジションの場合、前記第１のキャパシタ、前記第２のキャパシタ、前記第３のキャパシタ、前記第４のキャパシタ、前記ＮＭＯＳトランジスタ、および前記ＰＭＯＳトランジスタにおけるプロセス変動による振幅変動は、減少される、前記［３４］の方法。
［３６］  前記第１のスイッチと前記第２のスイッチとは前記比較器によって制御され、
前記比較器は、前記第１のスイッチと前記第２のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記ＶＣＯコアによって発生された前記発振電圧の前記振幅と、前記しきい値とを比較する、
前記［２０］の方法。
［３７］  前記第３のスイッチと前記第４のスイッチとは前記比較器によって制御され、
前記比較器は、前記第３のスイッチと前記第４のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記ＶＣＯコアによって発生された前記発振電圧の前記振幅と、前記しきい値とを比較する、
前記［３４］の方法。
［３８］  電圧制御発振器（ＶＣＯ）バッファを持つワイヤレスデバイスにおいて、
ＶＣＯコアを使用して発振電圧を発生するための手段と、
振幅検出器を使用して前記発振電圧の振幅を決定するための手段と、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較するための手段と、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記ＶＣＯバッファにおける第１のスイッチと第２のスイッチとを閉じるための手段と、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記ＶＣＯバッファにおける前記第１のスイッチと前記第２のスイッチとを開くための手段と、
前記ＶＣＯバッファを使用して、前記発振電圧から出力電圧を発生するための手段とを具備する、デバイス。
［３９］  電圧制御発振器（ＶＣＯ）バッファのためのコンピュータプログラムプロダクトであり、前記コンピュータプログラムプロダクトは、命令を持つコンピュータ可読媒体を具備し、前記命令は、
ＶＣＯコアを使用して発振電圧を発生するためのコードと、
振幅検出器を使用して前記発振電圧の振幅を決定するためのコードと、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較するためのコードと、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記ＶＣＯバッファにおける第１のスイッチと第２のスイッチとを閉じるためのコードと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記ＶＣＯバッファにおける前記第１のスイッチと前記第２のスイッチとを開くためのコードと、
前記ＶＣＯバッファを使用して、前記発振電圧から出力電圧を発生するためのコードとを具備する、コンピュータプログラムプロダクト。
【００８１】
要求されるのは、次の通りである：
【図１】
0005599880.tif 000002
【図２】
0005599880.tif 000003
【図３】
0005599880.tif 000004
【図４】
0005599880.tif 000005
【図５】
0005599880.tif 000006
【図６】
0005599880.tif 000007
【図７】
0005599880.tif 000008
【図８】
0005599880.tif 000009
【図９】
0005599880.tif 000010
【図１０】
0005599880.tif 000011
【図１１】
0005599880.tif 000012