(57)【特許請求の範囲】
【請求項１】
半導体デバイスにおけるインダクタを製造する方法であって、
前記インダクタは、誘電体上に形成された１ミクロンまたは、それより大きい全体厚さを有する、アルミニウムからなる金属層を含み、
前記インダクタを形成する工程は、
前記誘電体層の上方に、前記金属層の第１部分を堆積する工程であって、前記金属層の前記第１部分がそれに付随した引張り応力を有する工程と、
前記金属層の前記第１部分の上に応力補償層を配置する工程であって、前記応力補償層が前記金属層の前記第１部分に付随した引張り応力とは逆向きの応力を有し、前記応力補償層の材料が窒化チタンからなる工程と、
前記応力補償層の上に前記金属層の第２部分を堆積する工程であって、前記金属層の前記第２部分がそれに付随した引張り応力を有する工程と、
前記金属層の前記第２部分の上にフォトレジスト層を堆積し、パターン形成する工程と、
前記パターン形成された前記フォトレジスト層をマスクに、前記金属層は前記誘電体層と接触し続けるようにして、前記金属層の前記第１部分、前記応力補償層及び前記金属層の前記第２部分を前記誘電体層までエッチングする工程とを含み、
前記金属層の前記第１部分および前記金属層の前記第２部分を形成する工程が、アルミニウム・ターゲットを使用して、堆積パラメータとして、３３３．３Ｐａ（２５００ｍＴｏｒｒ）から１１３３．２Ｐａ（８５００ｍＴｏｒｒ）に及ぶ圧力と、４０００ワットから１２０００ワットに及ぶ電力で、１０ｓｃｃｍから３０ｓｃｃｍに及ぶ流量を有するアルゴンなどの不活性ガス中でスパッタする工程を含み、
前記応力補償層を配置する工程が、チタン・ターゲットを使用して、ＴｉＮ層を形成するために不活性ガスを窒素と共に流しながらスパッタする工程であって、堆積パラメータとして、３３３．３Ｐａ（２５００ｍＴｏｒｒ）から１１３３．２Ｐａ（８５００ｍＴｏｒｒ）に及ぶ圧力と、２０００ワットから８０００ワットに及ぶ電力で、前記不活性ガスを５ｓｃｃｍから３０ｓｃｃｍに及ぶ流量で流し、前記窒素を５ｓｃｃｍから３０ｓｃｃｍに及ぶ流量で流してスパッタする工程を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体デバイスを製造する方法を対象とし、より具体的には、厚く堆積された金層中の金属欠陥を改善する方法を対象とする。
【背景技術】
【０００２】
半導体デバイスの最適化は、半導体産業にとって引き続き重要な目標である。そのような最適化スキームは、多くの場合、トランジスタが作製される同じチップ上にインダクタなどの大きな寸法の構成部品を組み込むことを含む。一般的に、これらの大きな寸法のデバイスは半導体デバイス中の相互接続など他の構成部品を形成するために用いられるものより厚い金属の堆積を必要とする。例えば、インダクタの形成では、金属の厚さは、約１ミクロンから３ミクロンの厚さに達することがある。
【０００３】
あいにく、これらの厚い金属層の堆積の間に、金属欠陥が発生することがある。達成されなければならない厚さのために、ウェーハが、長時間の間、プラズマにさらされ、その結果、高い、上昇傾向のウェーハ温度になる。ウェーハが最終的に堆積プロセスの最後に冷却される場合、厚い金属は、たいてい、収縮することになり、その結果として生じる力が金属欠陥を引き起こすことになる。これらの金属欠陥は、それらが歩留りに影響し、信頼性課題を引き起こす可能性があるという点で極めて望ましくない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
これらの問題に対処するために、半導体産業では、堆積プロセスを２つ、または３つの別個の工程に分割することによって厚い金属層の堆積の間に用いられるサーマル・バジェットを調整するように試みられてきた。例えば、金属堆積が、１０分の間、実施され、次いで基板の冷却を可能とするように中断される。次いで、金属堆積が、その堆積サイクルの終わりまで冷却時間を伴い、別に１０分間継続される。これが、金属層の全厚が達成されるまで継続される。これらのプロセスは、欠陥の数を、ある程度まで減少させることができたが、金属欠陥が依然観察されるという点で課題に完全には対処しきれてない。
したがって、前述した従来プロセスに伴う問題を回避しながら、厚い層が堆積可能であるプロセスを提供する必要がある。
【課題を解決するための手段】
【０００５】
前述の不完全さに対処するために本発明では、一実施形態において半導体デバイスを製造する方法を提供する。この実施形態は、半導体基板を提供し、半導体基板上に金属層を堆積することを含む。金属層は、約１ミクロンまたは、それより大きい全体厚さを有する。この金属層を堆積する方法は、第１部分の金属層を堆積することを含み、半導体基板上で、その層は、それに付随した圧縮応力または引張り応力を有する。応力補償層が第１部分の上に堆積され、したがって応力を補償する層は、それに付随した、第１部分に付随した圧縮応力または引張り応力に逆向きの応力を有する。次いで第２部分の金属層が、応力補償層の上に堆積される。一実施形態において、この方法が、そこに組込みのインダクタを有する集積回路（ＩＣ）を製造するために用いられてよい。
【０００６】
当業者が後続の本発明の詳細な説明をより良く理解できるように、前述では、本発明の一実施形態の本発明を概説した。本発明の特許請求の範囲の対象を形成する本発明の追加の実施形態と特徴が、以下に説明されるであろう。本発明の同じ目的を実行するために、別の構成を設計または修正するためのベースとして開示された概念と特定の実施形態を容易に用いることができることを当業者は理解されるであろう。そのような等価物の構成が本発明の趣旨と範囲を逸脱しないということも当業者には認識されたい。
本発明のより完全な理解のために、添付の図面と共になされる以下の説明を今から参照する。
【発明を実施するための最良の形態】
【０００７】
最初に、図１を参照すると、本発明によって提供されたものとして半導体デバイス１００の全体の、部分的な図が図示されている。この実施形態では、半導体デバイス１００は、従来の設計により、また従来プロセスと材料で製造可能であるトランジスタ領域１０５を含む。そういうことからトランジスタ領域は、従来のトランジスタ１０６、相互接続１０７、および誘電体層１０８を含む。やはり、イダクタなど半導体構成部品１１０が含まれる。しかし本発明の適用分野は、インダクタに限らず、約１ミクロンまたは、それより大きい厚さの金属堆積を必要とする任意の半導体構成部品が本発明の範囲内であることも留意されたい。さらに、半導体構成部品１１０は、半導体デバイス１００の任意のレベルの所に配置されてよい。図示された実施形態では、半導体構成部品１１０は、最も外側の誘電体層１１０の所、または、その近傍に、さらに、デバイス内の最後の相互接続レベルのすぐ前に配置されている。
【０００８】
図示された実施形態では、インダクタ構成部品１１０は、金属層１１５の分割された部分１１５ａの間に置かれた、割り込ませた応力補償層１２０を有する分割された金属層１１５を含む。したがって異なる段階の所に、この応力補償層１２０または複数のこの層を挿入することによって堆積を通して全体の応力が補償される。ほとんどの実施形態では、部分１１５ａは、同じ金属組成を有することになり、それは、それらの合金も含む。しかし、別の実施形態では、部分１１５ａは、異なる金属または合金で構成されることがあり、でも金属または合金の組成がなんであれ、好ましくは、それは、応力補償層１２０の金属または合金の組成と異なる。この実施形態で分かるように、金属層１１５は、金属層１１５の第１と第２部分１１５ａとの間、ならびに第２と第３部分１１５ａとの間に置かれた応力補償層１２０を伴う、第１、第２、および第３部分１１５ａを含む。
【０００９】
本発明では、前述したようにサーマル・バジェットを制御することが、約１ミクロンまたは、それより大きい厚さを有する金属層中に発生する金属欠陥の数を適切に減少させるのに十分ではないということが分かる。本発明では、金属欠陥の原因が、堆積時に厚い金属層に付随した圧縮応力または引張り応力に起因する可能性があることも分かる。さらに、そのような金属層内で金属欠陥を顕著に減少させるには金属層を別々の層部分に分割し、それらの部分の間に応力補償層を配置することによって達成可能であることが分かる。応力補償層１２０が、金属層１１５のそれと逆向きの付随した応力を有するような状態で堆積される。応力補償層１２０は、実際に金属内の固有の応力を打ち消し、金属欠陥が生じるおそれを減らすか、または、生じるおそれを取り除くことになる。
【００１０】
図２Ａは、製造の一段階にある図１の半導体デバイス１００に使用されてよい一実施形態の半導体デバイス２００の上の部分の拡大図を図示している。図２Ａでは、金属層２０５の第１部分２０５ａは、誘電体層２１０の上に堆積されている。金属層２０５の全厚さは堆積サイクルの終わりに、約１ミクロンまたは、もっと大きいものでなければならない。この段階で、チタン／窒化チタン（Ｔｉ／ＴｉＮ）またはタンタル／窒化タンタル（Ｔａ／ＴａＮ）などの従来の障壁層（図示されてない）が、誘電体層２１０と第１部分２０５ａとの間に置かれてもよい。障壁層は、約６０ｎｍの厚さを有してよい。
【００１１】
金属層２０５の第１部分２０５ａは、物理蒸着（ＰＶＤ）などの従来の堆積プロセスを用いて堆積することができる。一実施形態では、堆積パラメータには、アルミニウム・ターゲットを用いること、および約３３３．３Ｐａ（２５００ｍＴｏｒｒ）から約１１３３．２Ｐａ（８５００ｍＴｏｒｒ）の範囲の圧力と、約４０００ワットから約１２０００ワットの範囲の電力で、約１０ｓｃｃｍから約３０ｓｃｃｍの範囲の流量を有するアルゴンなどの不活性ガス中でスパッタすることを含んでよい。第１部分２０５ａの堆積条件が、第１部分２０５ａ中に応力２１５を取り込ませる。ここで、応力２１５は、引張りであるように示されているが、応力は圧縮であってもよい。いくつかの実施形態では、第１部分２０５ａの応力が、約１０８から約５×１０９Ｐａの範囲であってよい。金属層２０５は、半導体デバイスを作製するのに適する任意の導電性金属、合金または任意の別の導電性材料から成ってよい。例えば、金属層２０５は、アルミニウムでよく、あるいは別の実施形態では、それは、いくつかの例をあげると、銅、金、銀、白金、またはパラジウムでよい。
【００１２】
第１部分２０５ａの厚さは、金属層２０５の全体的最終的厚さと、金属層２０５が最後に分割される部分の数によって決まることになる。例えば、金属層２０５の各部分の厚さは、約０．３ミクロンから約１．５ミクロンに及ぶことがある。図２Ａに図示された実施形態では、金属層２０５は、約１．４ミクロンの全厚さを有する２つの部分に分割されることになる。したがって、第１部分２０５ａの厚さは約０．７０ミクロンであることになる。
【００１３】
図２Ｂで分かるように、第１部分２０５ａの堆積に続いて応力補償層２２０が、第１部分２０５ａの上に堆積される。有利な実施形態では、応力補償層２２０は、単一の層であるが、積み重ねた層でもよく、これは、本発明の全ての実施形態に対してそうである。応力補償層２２０は、下層の第１部分２０５ａの応力と逆向きの応力２２５を、それに持たせるような状態で堆積される。例として、第１部分２０５ａが引張り応力をもつ場合、応力補償層２２０は圧縮応力をもつように堆積されることになる。他方、第１部分２０５ａが圧縮応力をもつ場合、応力補償層２２０は引張り応力をもつように堆積されることになる。従来プロセスが、応力補償層２２０を堆積するのに用いられてよい。１つの有利な実施形態では、スパッタリング・プロセスが、この層を堆積するのに用いられる。例えば、チタン・ターゲットを用いることができ、またＴｉＮ層を形成するために、アルゴンなどの不活性ガスを窒素と共に流すことができる。アルゴンに対する流量の例は、約５ｓｃｃｍから約３０ｓｃｃｍに及ぶことがある。窒素に対する流量は、やはり約５ｓｃｃｍから約３０ｓｃｃｍ迄でよい。一実施形態の、さらなる例では、約３３３．３Ｐａ（２５００ｍＴｏｒｒ）から約１１３３．２Ｐａ（８５００ｍＴｏｒｒ）の範囲の圧力と、約２０００ワットから約８０００ワットの範囲の電力でスパッタリング・プロセスを実施することを含む。これらの堆積パラメータでは、応力が約１０１０Ｐａから約３×１０１０Ｐａに及ぶ応力補償膜をもたらすことができる。その上、当業者は、それに付随した圧縮応力か、引張り応力かをもつ膜を達成する堆積パラメータの変え方を理解しているであろう。
【００１４】
応力補償層２２０があることは、先行技術のプロセスとデバイスに対し利点をもたらす。例えば、応力補償層２２０によってもたらされた逆方向の応力が、単一の厚い金属層を堆積した場合に形成される金属欠陥の数を著しく減少させることが本発明で見出された。そういうことから本発明の実施と共に、製品信頼性と歩留りを増すことができる。さらに半導体デバイス１００を金属層２０５の堆積に使用されたチャンバから応力補償層２２０の堆積に使用されるチャンバに移動するので、第１部分２０５ａは、もともと冷却される機会があり、そのことも金属欠陥の形成を減少させるのに役立っている。
【００１５】
図２Ｃでは、金属層２０５の第２部分２０５ｂが、応力補償層２２０の上に堆積される。有利な実施形態では、第２部分２０５ｂは、第１部分２０５ａと同じ金属組成または金属合金組成を有し、同じプロセスが、やはり第２部分２０５ｂを堆積するのに使用されてよい。そのような場合、第２部分２０５ｂは、やはり第１部分２０５ａに付随したのと同じ種類の、それに付随した応力２１５を有してよく、あるいは代わりに、第２部分は、それに付随した逆向きの応力を有してもよい。下位の応力補償層２２０があることにより、第１部分２０５ａに付与された応力２１５が、やはり第２部分２０５ｂに付与されてよいと考えられる。材料に関して、別の実施形態が、第２部分２０５ｂを形成する際に異なる材料を用いることを妨げない。
【００１６】
図２Ｃに示された実施形態では、第２部分２０５ｂの堆積により金属層２０５の全厚が備わり、有利な実施形態では、第２部分２０５ｂの厚さは、第１部分２０５ａとほぼ同じであることになる。例えば、金属層２０５である目標にした金属厚さが、１．４ミクロンである場合、第１部分２０５ａおよび第２部分２０５ｂは、それぞれ、ほぼ０．７０ミクロンの厚さを有することになる。しかし、第１部分２０５ａと第２部分２０５ｂの厚さが同じである必要はなく、１つが他方より厚くてよく、なおかつ本発明の範囲内にあってよいことを理解されたい。しかし、それらの個々の厚さは、合計し、目標にした金属層２０５の厚さになることになる。
【００１７】
金属層２０５と応力補償層２２０の堆積が完了すると、フォトレジスト層２３０が堆積され、図２Ｄに示されたようにパターン形成され、また図２Ｅに示されたように従来のエッチングが実施され、半導体構成部品２３５を形成することができる。前述したように、一実施形態では、半導体構成部品２３５はインダクタでよい。
【００１８】
図３Ａは、本発明によって提供された半導体構成部品３００の別の実施形態を図示しており、それは、図１の半導体デバイスに使用されてよい。この実施形態では、金属層と応力補償層の追加的層が以下に説明されるように堆積される。図３Ａに示された構成を達成する際に、図２Ｃに示されたデバイスを構成するのに用いられた同じプロセスと材料が使用され、図３Ａに図示された構成を作りあげることができる。そういうことから同じ参照番号が用いられている。
【００１９】
第２部分２０５ｂの堆積の後に、図２Ｃの実施形態とは違って金属層２０５の全厚さは、まだ達成されていない。したがって、図３Ｂに図示された実施形態では、別の応力補償層３１０が第２部分２０５ｂの上に堆積される。この応力補償層３１０は、応力補償層２２０と同じ組成を有してよく、また、やはり約５０ｎｍ厚さを有してよい。そういうことから、前述されたもののように同じプロセスと材料が、応力補償層３１０を形成するのに用いられてよい。有利な実施形態では、図２Ｃに示された実施形態に関して前述したように、応力補償層３１０は、それに付随した、応力２１５とは逆向きの応力３１５を有することになる。この逆方向の応力は、さらに第２部分２０５ｂ内に金属欠陥が形成されるのを減少させる。
【００２０】
応力補償層３１０の堆積の後に、金属層２０５の第３部分２０５ｃが、応力補償層３１０の上に堆積される。この実施形態では、第３部分２０５ｃの堆積により金属層２０５の全厚が備わる。有利な実施形態では、第３部分２０５ｃは、第１部分２０５ａおよび第２部分２０５ｂと同じ金属組成または金属合金組成を有し、第３部分２０５ｃを堆積するのに同じプロセスが使用されてもよい。そのような場合、第３部分２０５ｃは、やはり第１部分２０５ａおよび第２部分２０５ｂに付随したのと同じ種類の、それに付随した応力２１５を有してよい。その下に応力補償層３１０があることにより、第２部分２０５ｂに付与された応力２１５が、やはり第３部分２０５ｃに付与されてよいと考えられる。材料に関して、別の実施形態が、第３部分２０５ｃを形成する際に異なる材料を用いることを妨げない。
【００２１】
図３Ｃに示された実施形態では、第３部分２０５ｃの堆積により金属層２０５の全厚が備わり、有利な実施形態では、第３部分２０５ｃの厚さは、第１部分２０５ａおよび第２部分２０５ｂの厚さとほぼ同じあることになる。例えば、金属層２０５の目標にした金属厚さが、１．４５ミクロンである場合、第１部分２０５ａ、第２部分２０５ｂ、および第３部分２０５ｃは、それぞれ、ほぼ０．４５ミクロンの厚さを有することになる。しかし、第１部分２０５ａ、第２部分２０５ｂおよび第３部分２０５ｃの厚さが同じである必要はなく、１つがその他のものより厚くてよく、あるいは、それらが全て異なる厚さでもよく、なおかつ本発明の範囲内であってもよいことを理解されたい。しかし、それらの個々の厚さは、合計し、目標にした金属層２０５の厚さになることになる。さらに、この実施形態でも他の実施形態でも、金属層２０５の様々な部分が、全て、同じ種類の、それぞれの１つに付随した応力を有してよく、あるいは、それぞれの部分内の応力の種類が他の部分と交互に替わるような状態に、それらの部分が堆積されてよい。さらに、それぞれの部分の間に置かれた応力補償層３１０が、やはり他の応力補償層と交互に替わってよい。したがって、いくつかの実施形態では、全スタックが、それらに付随した、交互に替わる種類の応力を有する層を含んでよい。本明細書で教示が与えられたとすると、当業者は、この種類の交互に替わる応力パターンを達成する堆積パラメータの替え方を理解するであろう。
【００２２】
金属層２０５と応力補償層２２０および３１０の堆積が完了すると、フォトレジスト層３１５が堆積され、図３Ｄに示されたようにパターン形成され、また図３Ｅに示されたように従来のエッチングが実施され、半導体構成部品３２０を形成することができる。前述したように、一実施形態では、半導体構成部品３２０はインダクタでよい。上の実施形態では、それら層の間に置かれた割り込ませた応力補償層と共に、ただ２つか、３つの層に分割されている金属層を説明したが、本発明では、各対の部分の間に置かれている応力補償層と共に任意の数の部分に金属層を分割して使用してもよいことが容易に理解される。
【００２３】
手短に図４を見ると、任意の前述した実施形態でよい半導体構成部品４１０と、図１に関して前述したもののように従来のトランジスタ構成４１５とを含むＩＣ４００の部分的な図が図示されている。半導体構成部品は、前述したように、また図１、図２Ｆ、あるいは図３Ｆに図示されているように任意の実施形態でよい。半導体構成部品４１０は、その細部は図示されていない従来の構成によって下にあるトランジスタ構成４１５に電気的に接続されている。機能するＩＣを形成するＩＣ４００の完成の仕方を、当業者は理解するであろうということも理解されたい。
【００２４】
厚い金属層を分割し、それらの部分の間に応力低減層を配置することによって、本発明は、前に説明した従来のプロセスとデバイスより厚い金属層内に、ほとんど金属欠陥を生じないプロセスとデバイスのいずれも提供する。その結果、製品歩留りと製品信頼性が増す。
【００２５】
本発明が詳細に説明されてきたが、その広義の様式における本発明の趣旨と範囲を逸脱することなく当業者が本明細書に様々な変更、置換、および改変を為し得ることを、当業者は理解されたい。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態によって提供された半導体デバイスの図である。
【図２Ａ】本発明によって提供された半導体構成部品の一実施形態を製造する様々な工程の図である。
【図２Ｂ】本発明によって提供された半導体構成部品の一実施形態を製造する様々な工程の図である。
【図２Ｃ】本発明によって提供された半導体構成部品の一実施形態を製造する様々な工程の図である。
【図２Ｄ】本発明によって提供された半導体構成部品の一実施形態を製造する様々な工程の図である。
【図２Ｅ】本発明によって提供された半導体構成部品の一実施形態を製造する様々な工程の図である。
【図３Ａ】本発明によって提供された半導体構成部品の別の実施形態を製造する様々な工程の図である。
【図３Ｂ】本発明によって提供された半導体構成部品の別の実施形態を製造する様々な工程の図である。
【図３Ｃ】本発明によって提供された半導体構成部品の別の実施形態を製造する様々な工程の図である。
【図３Ｄ】本発明によって提供された半導体構成部品の別の実施形態を製造する様々な工程の図である。
【図３Ｅ】本発明によって提供された半導体構成部品の別の実施形態を製造する様々な工程の図である。
【図４】本発明によって提供された集積回路の部分的な図である。
【図１】
0005393005.tif 000002
【図２Ａ】
0005393005.tif 000003
【図２Ｂ】
0005393005.tif 000004
【図２Ｃ】
0005393005.tif 000005
【図２Ｄ】
0005393005.tif 000006
【図２Ｅ】
0005393005.tif 000007
【図３Ａ】
0005393005.tif 000008
【図３Ｂ】
0005393005.tif 000009
【図３Ｃ】
0005393005.tif 000010
【図３Ｄ】
0005393005.tif 000011
【図３Ｅ】
0005393005.tif 000012
【図４】
0005393005.tif 000013