(57)【特許請求の範囲】
【請求項１】
スケール読取り装置の読取りヘッドであって、光源と、光検出器要素のアレイとを含み、前記光源および光検出器要素のアレイは、基板上に配置されている単一の格子整合半導体化合物中に製造されていることを特徴とする読取りヘッド。
【請求項２】
前記基板は、前記光検出器要素および光源が製造された前記半導体化合物と格子整合していることを特徴とする請求項１に記載の読取りヘッド。
【請求項３】
前記光源は、前記基板の表面へのエピタキシ構造の追加によって半導体化合物中に製造された少なくとも１つの発光構造を含むことを特徴とする請求項１または２に記載の読取りヘッド。
【請求項４】
前記光源と前記光検出器要素のアレイは、前記エピタキシ構造の別々の層に位置していることを特徴とする請求項３に記載の読取りヘッド。
【請求項５】
前記光源は、前記基板への少なくとも１つの量子井戸構造ならびに障壁およびコンタクト層の追加によって半導体化合物中に製造された少なくとも１つの発光構造を含むことを特徴とする請求項１から３のいずれかに記載の読取りヘッド。
【請求項６】
前記少なくとも１つの量子井戸構造は、前記光検出器が前記光検出器のピークレスポンシビティの６０％以内にある波長の光を発射するように構成されていることを特徴とする請求項５に記載の読取りヘッド。
【請求項７】
前記読取りヘッドは少なくとも１つの格子を含み、前記少なくとも１つの格子は、前記光検出器要素上と前記光源要素上のうちの一方または両方に統合されていることを特徴とする請求項１から６のいずれかに記載の読取りヘッド。
【請求項８】
前記読取りヘッドがスケール読取り装置中で使用されているとき、前記少なくとも１つの格子は、前記格子整合半導体化合物のスケールに隣接した側に配置されていることを特徴とする請求項７に記載の読取りヘッド。
【請求項９】
前記格子整合半導体化合物はＩＩＩ−Ｖ族であることを特徴とする請求項１から８のいずれかに記載の読取りヘッド。
【請求項１０】
前記格子整合半導体化合物はインジウムリン化合物を含むことを特徴とする請求項９に記載の読取りヘッド。
【請求項１１】
前記格子整合半導体化合物はガリウムヒ素化合物を含むことを特徴とする請求項９に記載の読取りヘッド。
【請求項１２】
前記格子整合半導体化合物は３元または４元化合物であることを特徴とする請求項９から１１のいずれかに記載の読取りヘッド。
【請求項１３】
前記光源および光検出器のアレイを形成した前記格子整合半導体は基板上に配置されており、前記基板はインジウムリンを含むことを特徴とする請求項９から１１のいずれかに記載の読取りヘッド。
【請求項１４】
前記格子整合半導体化合物は半導体の単結晶を含むことを特徴とする請求項１から１３のいずれかに記載の読取りヘッド。
【請求項１５】
前記読取りヘッドがスケール読取り装置中で使用されているときに、前記基板の前記スケールに隣接していない側に電気コンタクトが配置されていることを特徴とする請求項１から１３のいずれかに記載の読取りヘッド。
【請求項１６】
前記読取りヘッドからの光出力信号を生成する発光要素が配置されていることを特徴とする請求項１から１５のいずれかに記載の読取りヘッド。
【請求項１７】
前記発光要素は、前記格子整合半導体化合物と統合されていることを特徴とする請求項１６に記載の読取りヘッド。
【請求項１８】
前記読取りヘッドからの信号を光伝送する光ファイバが配置されていることを特徴とする請求項１から１７のいずれかに記載の読取りヘッド。
【請求項１９】
前記光検出器要素のアレイは２次元アレイとして配置されていることを特徴とする請求項１から１８のいずれかに記載の読取りヘッド。
【請求項２０】
前記光検出器要素のアレイは斜めストライプパターンとして配置されていることを特徴とする請求項１から１９のいずれかに記載の読取りヘッド。
【請求項２１】
前記光検出器要素のアレイはシェブロンパターンとして配置されていることを特徴とする請求項１から２０のいずれかに記載の読取りヘッド。
【請求項２２】
同様の位相の信号を出力する複数の光検出器要素が共通に電気接続されていることを特徴とする請求項１から２１のいずれかに記載の読取りヘッド。
【請求項２３】
前記読取りヘッドは、前記光検出器要素のアレイからの異なるフィーチャの検出用の少なくとも１つの追加の光検出器要素を含むことを特徴とする請求項１から２２のいずれかに記載の読取りヘッド。
【請求項２４】
前記少なくとも１つの追加の光検出器要素は、前記格子整合半導体化合物と統合されていることを特徴とする請求項２３に記載の読取りヘッド。
【請求項２５】
前記読取りヘッドは、前記光源からの異なるフィーチャの照明用の少なくとも１つの追加の発光要素を含むことを特徴とする請求項１から２４のいずれかに記載の読取りヘッド。
【請求項２６】
前記発光要素は、前記格子整合半導体化合物と統合されていることを特徴とする請求項２５に記載の読取りヘッド。
【請求項２７】
前記追加の発光要素の中心と前記追加の光検出器要素の中心とを結ぶ軸は、前記読取りヘッドとスケールの相対運動の方向に対して実質的に垂直であることを特徴とする請求項２５または２６に記載の読取りヘッド。
【請求項２８】
前記光源は、前記光検出器要素のアレイの少なくとも１つの光検出器要素に隣接していることを特徴とする請求項１から２７のいずれかに記載の読取りヘッド。
【請求項２９】
スケールと、
読取りヘッドであって、光源と、光検出器要素のアレイとを含み、前記光源および光検出器要素のアレイは、基板上に配置されている単一の格子整合半導体化合物中に製造されている読取りヘッドと、
を備えたスケール読取り装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スケール（ｓｃａｌｅ）に対する変位を検出するために使用される光電子エンコーダ読取りヘッド（ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ  ｅｎｃｏｄｅｒ  ｒｅａｄｈｅａｄ）に関する。具体的には、本発明は、光電子構成要素の統合（ｉｎｔｅｇｒａｔｉｏｎ）およびレイアウト（ｌａｙｏｕｔ）に関する。
【背景技術】
【０００２】
一般に、光電子スケール読取り装置（ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ  ｓｃａｌｅ  ｒｅａｄｉｎｇ  ａｐｐａｒａｔｕｓ）は、互いに対して移動可能なスケールと読取りヘッドとを含む。スケールは、表面にスケールマーキング（ｓｃａｌｅ  ｍａｒｋｉｎｇ）を含み、読取りヘッドは、スケールを照明する光源と、光、スケールおよび読取りヘッド内に配置された他の光学デバイス間の相互作用によって生み出された光パターンを検出し、それによってスケールと読取りヘッドの相対運動を決定する検出器とを有する。
【０００３】
２つの部品の相対変位を測定する知られている１つのタイプの光電子スケール読取り装置が、インデックス格子（ｉｎｄｅｘ  ｇｒａｔｉｎｇ）と、アナライザ格子（ａｎａｌｙｓｅｒ  ｇｒａｔｉｎｇ）と、スケールを照明する手段と、電気信号が生成される感光要素（ｐｈｏｔｏ  ｓｅｎｓｉｔｉｖｅ  ｅｌｅｍｅｎｔ）とを含む読取りヘッドによって走査される反射スケール目盛り（ｒｅｆｌｅｃｔｉｖｅ  ｓｃａｌｅ  ｇｒａｄｕａｔｉｏｎ）を含む３格子システム（ｔｈｒｅｅ  ｇｒａｔｉｎｇ  ｓｙｓｔｅｍ）である。スケールは、インデックス格子を通して読取りヘッドによって照明され、アナライザ平面に干渉縞を発生させる。読取りヘッドとスケールの相対運動によってこの縞がアナライザ格子を横切って移動すると、アナライザ格子上の所与の点において光強度の変調が起こる。特許文献１は、アナライザ格子の後ろに配置された光検出器（ｐｈｏｔｏ  ｄｅｔｅｃｔｏｒ）の上にモアレ縞（Ｍｏｉｒｅ  ｆｒｉｎｇｅ）パターンが生成される、前記格子システムのこのような一実施形態を開示している。この光検出器は、周期的に変化する４つの移相（直角位相法では通常９０度）電気信号を生成するように知られている態様で構成され、これらの電気信号から、前記相対運動の大きさおよび変位が決定される。前記方法の例が特許文献２、３および４に記載されている。同様の方法が特許文献５および６に記載されており、これらの文献にはそれぞれ、Ｘ軸方向とＹ軸方向の両方の変位検出、および回転ディスク上のスケールの変位検出が開示されている。
【０００４】
特許文献７は、光源（ＬＥＤ）、光検出器およびいくつかの電子構成要素を共通のホウケイ酸ガラス基板上に統合してコンパクトな構造を達成するために、チップオングラス（ｃｈｉｐ−ｏｎ−ｇｌａｓｓ）（ＣＯＧ）技術を使用する光学エンコーダを開示している。
【０００５】
このガラスキャリヤ（ｃａｒｒｉｅｒ）基板は、スケールに面した下面の研磨されたステンレス鋼帯に、３格子システムが使用されるようにエッチングされた格子を有する。光学走査ユニットは、光電子チップ支持基板上の適当にエッチングされた空洞内に組み立てられたＬＥＤおよび光検出器と、光検出器から出力された信号を処理する特定用途向けＩＣ（ＡＳＩＣ）とを含む。次いで、この光学基板およびＡＳＩＣはフリップチップ（ｆｌｉｐ−ｃｈｉｐ）技法を使用してガラス基板に組み付けられる。
【０００６】
特許文献２は、発光要素でできた基板の表面に受光部が形成された読取りヘッドを含む光電子エンコーダを開示している。発光要素から発射された光は主スケールの基準格子によって反射され、受光部に達する。発光要素上に規則的な間隔で形成された受光部分は、発光サイド側の格子として機能する。受光部自体が格子として形成されるため、受光部は検出側の格子としても機能する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】英国特許第１，５０４，６９１号明細書
【特許文献２】米国特許第５，１５５，３５５号明細書
【特許文献３】米国特許第５，３０２，８２０号明細書
【特許文献４】米国特許第６，４８１，１１５号明細書
【特許文献５】米国特許第６，４７６，４０５号明細書
【特許文献６】米国特許第５，６６１，２９６号明細書
【特許文献７】米国特許出願公開第２００４／０１８９９８４号明細書
【特許文献８】欧州特許出願公開第１１０６９７２Ａ１号明細書
【特許文献９】米国特許第５，８８６，３５２号明細書
【特許文献１０】米国特許出願公開第２００６／０２８３０３５号明細書
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明は、スケール読取り装置の読取りヘッドであって、光源と、光検出器要素のアレイとを含み、前記光源および光検出器要素のアレイは格子整合半導体化合物中に製造されている読取りヘッドを提供する。
【０００９】
光源および光検出器のアレイを形成した格子整合半導体化合物は基板上に配置することができる。基板は、光検出器要素および光源が製造された半導体化合物と格子整合させることができる。
【００１０】
光源は、基板の表面へのエピタキシ構造の追加によって半導体化合物中に製造された少なくとも１つの発光構造を含むことができる。光源と光検出器要素のアレイは、エピタキシ構造の別々の層に配置することができる。光源は、前記基板への少なくとも１つの量子井戸構造ならびに障壁およびコンタクト層の追加によって半導体化合物中に製造された少なくとも１つの発光構造を含むことができる。少なくとも１つの量子井戸構造は、光検出器が光検出器のピークレスポンシビティの６０％以内にある波長の光を発射するように構成することができる。
【００１１】
１．好ましくは、読取りヘッドは少なくとも１つの格子を含み、前記少なくとも１つの格子は、前記光検出器要素上と光源要素上のうちの一方または両方に統合される。読取りヘッドがスケール読取り装置中で使用されているとき、少なくとも１つの格子は、格子整合半導体化合物のスケールに隣接した側に配置することができる。
【００１２】
格子整合半導体化合物はＩＩＩ−Ｖ族とすることができ、例えば、格子整合半導体化合物はインジウムリンまたはガリウムヒ素を含むことができる。格子整合半導体化合物は３元または４元化合物とすることができる。光源および光検出器のアレイを形成した格子整合半導体は基板上に配置することができ、基板はインジウムリンを含む。
【００１３】
格子整合半導体化合物は半導体の単結晶を含むことができる。
【００１４】
一実施形態では、読取りヘッドがスケール読取り装置中で使用されているときに、基板のスケールに隣接していない側に電気コンタクトが配置される。
【００１５】
読取りヘッドからの光出力信号を生成する発光要素を配置することができる。発光要素は、格子整合半導体化合物と統合することができる。読取りヘッドからの信号を光伝送する光ファイバを配置することができる。
【００１６】
光検出器要素のアレイは２次元アレイとして配置することができる。検出器要素のアレイは、斜めストライプパターンまたはシェブロンパターンとして配置することができる。好ましくは、同様の位相の信号を出力する複数の光検出器要素が共通に電気接続される。
【００１７】
２．一実施形態では、読取りヘッドが、前記光検出器要素のアレイからの異なるフィーチャの検出用の少なくとも１つの追加の光検出器要素を含む。少なくとも１つの追加の光検出器要素は、格子整合半導体化合物と統合することができる。読取りヘッドは、前記光源からの異なるフィーチャの照明用の少なくとも１つの追加の発光要素を含むことができる。発光要素は、格子整合半導体化合物と統合することができる。一実施形態では、前記追加の発光要素の中心と前記追加の光検出器要素の中心とを結ぶ軸が、前記読取りヘッドとスケールの相対運動の方向に対して実質的に垂直である。
【００１８】
読取りヘッドの一実施形態は、光線を発生させる光源を含む光電子チップと、光源によって照明されるインデックス格子であって、スケールに入射する光線を発生させる２次光源アレイの役目を果たし、読取り可能な光線を少なくとも１つの回折次数の縞に回折させる間隔を置いて配置された一連の反射線と不透明な非反射線とによって画定されたインデックス格子（一代替法は、格子フィーチャの高さが使用中の波長の４分の１の奇数倍だけ異なる、信号の建設的および破壊的な干渉を引き起こす位相格子を使用する方法である）と、読取りヘッドとスケールの間の変位の関数である速度で縞を光変調に変換するアナライザ格子と、サブセル内のセットとして分割され、繰返しパターンとしてインタリーブされた感光要素のアレイであって、所与のセットの出力が共通に接続された感光要素のアレイとを含む。次いで、この統合されたフォトニック（ｐｈｏｔｏｎｉｃ）デバイスを、フリップチップボンディングまたはワイヤボンディングなどの知られているボンディング技法を使用して、いくつかの処理電子回路を収容した基板（例えばＡＳＩＣ、ガラスキャリヤまたはセラミック回路板）に、光学要素を遮ることなくボンディングすることができる。パッケージを密封して、外部要素に対する保護を提供するために、光学窓がこのチップおよびＡＳＩＣを覆う。パッケージ化された読取りヘッドは、スケールに対して移動して、前記相対運動の大きさおよび方向を決定することができる出力信号を生成する。
【００１９】
本発明に基づく大幅に縮小されたフットプリント、したがって向上した読取りヘッドのコンパクトさに対する前提条件は、光学構成要素、すなわち光源、光検出器および格子を、共通の半導体基板上にモノリシックに統合することである。他の利点は、十分に確立されたリソグラフィ技法を使用して、これらの光学要素の上に、インデックス格子とアナライザ格子が同時に製造されることである。その結果、ウェーハ上の全てのチップに対する１ステップの位置合せ手順で、数百ないし数千のデバイスを同時に位置合せすることができる。したがって、特許文献７の場合のように、光源および光検出器を格子パターンに別々に位置合せする必要性が排除され、このことは、処理時間の短縮、スループットの向上および労働コストの低減を可能にする。
【００２０】
本発明によれば、第１の走査配置において、少なくとも１つの発光要素のそばに、少なくとも１つの光検出器サブセルが配置される。それぞれのサブセルユニットは少なくとも２つの感光要素を含む。個々の検出器要素の上へのアナライザ格子の空間的に画定された割当てによって、移相された信号が生成される。同様の位相の信号を出力する検出器要素が共通に電気接続され、これらの検出器要素を電気増幅によって調整してもよい。本発明のコンパクトさに加え、光検出器要素の数を増やすことによって、測定スケール上に現れるダストなどの汚染物質粒子の不利な影響が、結果として生じる出力信号にほとんど及ばないという別の利点が生じる。これは、信号が、多数の位置の検出器要素から集められたものであるためである。
【００２１】
モノリシックに統合された光電子回路読取りヘッドの好ましい一実施形態では、基準パルス検出および任意選択で基準マーカ照明を実行するために、光検出器サブセルユニットの外側に、追加の検出器要素および任意選択で追加の光源が配置される。代替実施形態は、少なくとも１つのサブセルユニットを、基準検出器要素に置き換える。画定された位置にある測定スケール格子上の基準マーキングが、基準光検出器要素のところに基準パルス信号を生成するために使用される。コード化されたさまざまなマーキングを使用して、スケールの絶対位置を提供することができる。
【００２２】
（ＡＳＩＣ上での電気処理後の）結合された位相信号は下流の評価ユニットへの転送を要求する。これは、フレックスフラットケーブル、リボンケーブルまたは従来のケーブルおよびワイヤボンディングを使用して実行することができる。このような方法の欠点には、構成要素およびケーブルがかさばること、バルクに寄与する多くのワイヤおよび関連ボンド位置が必要となること、ならびにフットプリントが大きくなることが含まれる。一般に、ワイヤは、個別にボンディングされ、または自動化された工作機械を使用することによってボンディングされる。個別のボンディングは、時間がかかり、労働集約的であり、したがってコストが高く、それぞれのボンド位置での正確な位置合せが必要となり、工作機械によるボンディングでは間接費が大きくなりうる。したがって、本発明の他の有利な実施形態では、これらの信号が光ファイバによって評価ユニットに伝達される。スケールを照明する手段、感光要素および光学格子を共通の半導体基板に手段を構築するだけでなく、光検出器サブセルアレイの外側のチップの縁に別の発光要素が構築され、本発明に従って、モノリシック統合によってコンパクトなデバイスを維持する。光検出器要素によって生成され、結合され、電子的に処理された信号に対応する多重化された信号が前記発光要素に送られる。前記発光要素の出力は光ファイバに結合され、評価ユニットに送信される。
【００２３】
光ファイバで信号を伝送することは、前述の従来法に比べ、伝送された信号が電磁干渉を受けにくいという他の利点を提供する。このことはさらに、銅ケーブルによって読取りヘッドへの電力だけを供給すればよいことを意味する。したがって、一例として、遮蔽されてない電力ケーブルと組み合わせた安価なプラスチック光ファイバを使用することができ、遮蔽されてない電力ケーブルは、遮蔽電気ケーブルに比べて軽量で小径なので、本発明の目的に役立つ。
【００２４】
光電子読取りヘッドのコンパクトさをさらに向上させることができる。好ましい他の実施形態では、処理電子回路の一部を、ＡＳＩＣから移し、記載された電気光学構成要素とともに、単一の半導体チップの上にモノリシックに統合することができる。続いて、これに応じてＡＳＩＣのサイズが低減される。さらに、処理電子回路の統合は、より短い経路長およびインタフェースの除去の結果として電気雑音が低減するという追加の利点を提供する。
【００２５】
当業者には、本発明を、特許文献８に記載されている直線および２次元（２Ｄ）直線測定装置と特許文献９に記載されている回転測定装置の両方で使用することができることが理解される。これらの文献は参照によって本明細書に含まれる。格子の周期は、本明細書に記載された周期だけに限定されないこと、および前述の規則に従う限り異なる目盛り周期を適用可能であることも理解される。さらに、適当な格子設計は、光検出器の非反復パターンの使用またはインタリーブされていない光検出器の使用を可能にするであろう。
【００２６】
次に、添付図面を参照して、本発明の実施形態を例を挙げてより詳細に説明する。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態１の主要部分を示す断面図である。
【図２】第２の好ましい実施形態の断面図である。
【図３】第３の好ましい実施形態の断面図である。
【図４】第４の好ましい実施形態の断面図である。
【図５】第５の好ましい実施形態の断面図である。
【図６ａ】共面のコンタクトを有する発光要素と感光要素の統合を強調した、基板発光型光電子チップの構造を示す図１の拡大詳細図である。
【図６ｂ】共面のコンタクトを有する発光要素と感光要素の統合を強調した、基板発光型光電子チップの構造を示す図１の拡大詳細図である。
【図７ａ】面発光型光電子チップの構造を示す図２および３の拡大詳細図である。
【図７ｂ】面発光型光電子チップの構造を示す図２および３の拡大詳細図である。
【図８】光電子チップとチップキャリヤ（例えばＡＳＩＣ、ガラスまたはセラミック）との間の相互接続を強調した図１および３の拡大図である。
【図９ａ】光検出器要素レイアウトの第１の実施形態を示す図である。
【図９ｂ】光検出器要素レイアウトの第１の実施形態を示す図である。
【図１０】光検出器要素レイアウトの第２の実施形態を示す図である。
【図１１】光検出器要素レイアウトの第３の実施形態を示す図である。
【図１２】光検出器要素レイアウトの第４の実施形態を示す図である。
【図１３】光検出器要素レイアウトの第５の実施形態を示す図である。
【図１４】光検出器要素レイアウトの第６の実施形態を示す図である。
【図１５】本発明の基準マーカ実施態様の第１の実施形態の全体レイアウトを示す図である。
【図１６ａ】図１５のインクリメンタルスケール読取り要素の格子構造の詳細を示す図である。
【図１６ｂ】図１５のインクリメンタルスケール読取り要素の格子構造の詳細を示す図である。
【図１７】本発明の基準マーカ実施態様の第２の実施形態の全体レイアウトを示す図である。
【図１８ａ】図１７のインクリメンタルスケール読取り要素の格子構造の詳細を示す図である。
【図１８ｂ】図１７のインクリメンタルスケール読取り要素の格子構造の詳細を示す図である。
【図１９】（ａ）及び（ｂ）は図１５および１７のレイアウトに対して適当な基準光検出器格子の２つのオプションを示す図である。
【図２０】図１９の検出器格子に対して適当なインクリメンタルスケール内の基準マーカフィーチャを示す図である。
【図２１】図１９の検出器格子に対して適当なインクリメンタルスケール内の基準マーカフィーチャの第２の実施形態を示す図である。
【図２２】本発明の基準マーカ実施態様の第３の実施形態の全体レイアウトを示す図である。
【図２３】図２０のレイアウトに対して適当な基準光検出器の詳細レイアウトを示す図である。
【図２４】図２２の検出器レイアウトに対して適当なインクリメンタルスケール内の基準マーカフィーチャを示す図である。
【発明を実施するための形態】
【００２８】
描かれた図面の尺度は一律ではない。示された寸法は全て単に表示のため（ｉｎｄｉｃａｔｉｖｅ）である。
【００２９】
以下では、本発明に基づく光電子読取りヘッドが、直線、２Ｄ直線または回転測定システムとともに使用される例示的な実施形態に基づいて説明される。しかしながら、大幅な変更なしに、本発明に基づく読取りヘッドを、目盛りスケール（ｇｒａｄｕａｔｅｄ  ｓｃａｌｅ）ベースの他の測定システム内で使用することもできる。
【００３０】
図１は、本発明のエンコーダ読取りヘッドの第１の実施形態の部分断面を示す概略図である。光電子チップ１は、共通の（例えばＩＩＩ−Ｖ族）半導体４内、この好ましい実施形態ではインジウムリン（ＩｎＰ）内に標準半導体製造技法によって製造された発光ダイオード２と感光要素３とを含む。発光ダイオードおよび感光要素とは反対側の光電子チップ１の表面には、標準リソグラフィ技法を使用して、インデックス格子５およびアナライザ格子６が製造される。光電子チップ１は、適当な基板（例えば特定用途向けＩＣ（ＡＳＩＣ）、ガラスキャリヤ、または低温共焼成セラミック技術（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−Ｆｉｒｅｄ  Ｃｅｒａｍｉｃ  Ｔｅｃｈｎｏｌｏｇｙ）セラミック回路板）７にフリップチップボンディングされ、基板７には導電トレースも製造される。ＡＳＩＣ７は、フォトダイオードから出力された信号を電気的に増幅する電子回路などのいくつかの処理電子回路８と、外界へ信号を伝達する一編のワイヤ９とを含む。
【００３１】
光電子チップ１の上にはガラス保護キャップ１０が固定される。発光ダイオード２から発射された光線１１は、光電子チップ１の下面に向かう方向に、ＩｎＰ基板４が透明に見えるよう波長１３００ｎｍで伝搬する。光電子チップ１は以後、基板発光型光電子チップ（ｓｕｂｓｔｒａｔｅ  ｅｍｉｔｔｉｎｇ  ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ  ｃｈｉｐ）として知られる。光線１１は基板４を通過し、インデックス格子５と相互作用し、その後、ガラス保護キャップ１０を通過して反射スケール格子１２に達する。光線は、アナライザ格子６を通って再び光電子チップ１内へ反射され、その結果、感光要素３の上にモアレ縞パターンが生成され、検出される。感光要素３はこの光を電気信号に変換し、この電気信号は、フリップチップボンド１３を介してＡＳＩＣ７上の処理電子回路８に渡される。信号は次いで、ワイヤ９によって下流の評価ユニットに伝達される。
【００３２】
この実施形態では基板４としてＩｎＰが使用されるが、基板４は必ずしもＩｎＰに限定されず、ＧａＡｓまたはＧａＮなどの他の半導体材料、あるいは発光体および検出器に対するエピタキシプロセスならびに選択された半導体材料系と整合する他の基板を使用することもできる。また、発光ダイオード２から発射される光の波長は、基板４が透明に見えるように選択されなければならない。この実施形態では、インデックス格子構造およびアナライザ格子構造が、限定はされないが、ウェーハの下面に付着させた金の中に、標準リソグラフィ技法または他の技法を使用して製造される。あるいは、基板４の下面に直接に格子をエッチングすることもできる。
【００３３】
これらの光学構成要素、すなわち発光要素２、光検出器３および光学格子５、６の統合は、全体サイズ、フットプリント（ｆｏｏｔｐｒｉｎｔ）、重量およびコストの低減に役立つ。コスト低減に主に貢献するのは、ウェーハ全体にわたって、光電子チップ１ごとに、全ての格子５、６を、それぞれの発光要素２および全ての光検出器３に、１回の処理ステップで系統的に位置合せすることができ、それによって、これらの構成要素を個々に配置し、位置合せする必要性を排除し、そうすることで時間および労力を節約することができる本発明の能力である。
【００３４】
図２は、本発明のエンコーダ読取りヘッドの第２の好ましい実施形態の部分断面を示す概略図である。第１の実施形態中の要素に対応する要素は同じ符号によって指示されており、それらの説明は省略される。
【００３５】
光電子チップ１４は、格子整合半導体（ｌａｔｔｉｃｅ  ｍａｔｃｈｅｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）（例えばＩＩＩ−Ｖ族）４内に標準半導体製造技法によって製造された発光ダイオード１５と感光要素１６とを含む。光学要素１５、１６上には、標準リソグラフィ技法を使用して、インデックス格子５およびアナライザ格子６が直接に製造される。光電子チップ１４は、適当な基板（例えばＡＳＩＣ、ガラスキャリヤまたはセラミック回路板）７に、金ワイヤボンド１７を使用した導電トラッキング（ｔｒａｃｋｉｎｇ）によってワイヤボンディングされる。ＡＳＩＣ７は、フォトダイオードから出力された信号を電気的に増幅する電子回路などのいくつかの処理電子回路８と、外界へ信号を伝達する一編のワイヤ９とを含む。
【００３６】
光電子チップ１４の上にはガラス保護キャップ１０が固定される。発光ダイオード１５から発射された光線１１は、チップの上面からガラスキャップ１０に向かう方向に、波長１３００ｎｍで伝搬する。この文脈では、伝搬の方向が、図１に示された光電子チップ１とは反対であり、この伝搬は以後、面発光型光電子チップ（ｓｕｒｆａｃｅ  ｅｍｉｔｔｉｎｇ  ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ  ｃｈｉｐ）として知られる。光線１１はインデックス格子５と相互作用し、その後、ガラス保護キャップ１０を通過して反射スケール格子１２に達する。光線は、スケールからガラスキャップ１０およびアナライザ格子６を通って光電子チップ１４内へ再び反射され、その結果、感光要素１５の上にモアレ縞パターンが生成され、検出される。感光要素１５はこの光を電気信号に変換し、ワイヤボンド１７を介してＡＳＩＣ７上の処理電子回路８に渡される。信号は次いで、ワイヤ９によって下流の評価ユニットに伝達される。
【００３７】
この実施形態では基板４としてＩｎＰが使用されるが、基板４は必ずしもＩｎＰに限定されず、ＧａＡｓまたはＧａＮなどの他の材料、あるいは発光体および検出器に対するエピタキシプロセスならびに選択された半導体材料系と整合する他の基板を使用することもできる。発光ダイオード１５から発射された光の波長はもはや基板４を通過せず、そのため、基板４の光透過特性によって波長スペクトルの範囲は限定されない。この実施形態では、インデックス格子およびアナライザ格子構造５、６が、限定はされないが、発光ダイオード１５および感光要素１６の表面に付着させた金の中に、標準リソグラフィ技術または他の技法を使用して製造される。
【００３８】
図３は、本発明のエンコーダ読取りヘッドの第３の実施形態の部分断面を示す概略図である。第１および第２の実施形態中の要素に対応する要素は同じ符号によって指示されており、それらの説明は省略される。
【００３９】
光電子チップ１４は、フリップチップボンディングにも適しており、この好ましい実施形態では、電鋳によって形成された金バンプ（ｂｕｍｐ）１８ａを使用して、ガラス保護キャップ１０上に光電子チップ１４が、チップオングラス（ＣｏＧ）配置として直接にフリップチップボンディングされる。標準リソグラフィ技法を使用してガラス保護キャップ１０上に製造された予め画定されたボンドパッドおよび導電トラック１９が、第２のバンプボンドセット１８ｂを介した光電子チップ１４とＡＳＩＣ７の間の電気接続を提供する。ＡＳＩＣ７は、光電子チップ１４とＡＳＩＣ７の間の十分なクリアランス（ｃｌｅａｒａｎｃｅ）を保証し、同時に本発明の範囲に含まれるコンパクトな読取りヘッドを維持するより大きなバンプ１８、１８ｂを使用して光電子チップ１４の上にボンディングされる。下流の評価ユニットに信号を転送するためのワイヤ接続９がＡＳＩＣ上に示されているが、わずかな変更のみで、この接続を容易にガラス基板１０上に配置することができる。
【００４０】
当業者には、ワイヤボンディング、フリップチップボンディング、他のボンディング技法およびそれらの組合せに対してさまざまな取付けオプションが使用可能であり、わずかな変更のみで本発明に適用することができることが理解される。さらに、記載された光学読取りヘッドの構成は例示が目的であり、本明細書に詳述された構成に必ずしも限定されないことが理解される。例えば図３の場合のようにガラス１０にフリップチップボンディングされた光電子チップ１４は、エポキシ接着剤を使用して光電子チップ１４と背中合わせに取り付けられたＡＳＩＣ７を有することもできる。次いでワイヤボンドを使用して、ＡＳＩＣをガラス１０上のボンドパッドに接続し、したがって光電子チップ１４との相互接続を提供することができる。
【００４１】
本発明の他の有利な実施形態では、信号転送用のワイヤ接続９の代わりに、図４に示されているような光ファイバ２０が使用される。第１の実施形態の要素に対応する要素は、図４に変更された最初の図１から３と同じ符号によって指示されており、それらの説明は省略される。この有利な実施形態は追加の発光構造の構築を必要とし、この好ましい実施形態では端発光型（ｅｄｇｅ  ｅｍｉｔｔｉｎｇ）レーザダイオード２１が構築される。変更によって発光の方向を制御することができ、図４に示された方向は単に例示目的であることが理解される。光検出器３によって生成された電気信号はＡＳＩＣ７上の処理電子回路８に渡され、共通の信号が結合される。処理された信号は次いで、位相差を維持するように多重化されて端発光型ダイオード２１に送られる。端発光型ダイオード２１の出力は光ファイバ２０に結合されて、外界へ送信される。前記端発光型ダイオード２１は、共通の半導体基板４上に光電子構成要素をモノリシック（ｍｏｎｏｌｉｔｈｉｃ）に統合することによってコンパクトな構造を維持するという本発明の目的に従って製造される。
【００４２】
この場合もＡＳＩＣ７上で信号が処理されるが、信号を適当に組み合わせ、それらの信号を、信号の直角位相性を保存するように多重化してレーザダイオード２１に送ることによって、多数のワイヤ接続９が１本の光ファイバ２０に置き換えられる。したがって、最大１５のワイヤボンド位置の必要性が、Ｖ溝（Ｖ−ｇｒｏｏｖｅ）などの単一のファイバ位置合せトレンチ２２によって置き換えられるため、光電子チップ１、１４のフットプリントのわずかな拡大はＡＳＩＣ７のフットプリントの縮小によって補償される。これはさらに、パッケージ化された読取りヘッド内の全体的な空間の節約を低コストで導入する。さらに、光ファイバで伝送される信号は電磁干渉を受けにくく、光ファイバは、従来の銅ケーブルに比べて軽量、柔軟で、低コストである。レーザダイオードを使用して信号を伝送する目的に使用することができるいくつかの異なる多重化技法がある。それらの技法については本明細書ではこれ以上論じない。
【００４３】
概略図４は単に例示が目的であり、追加の光源の製造および光ファイバ（１つまたは複数）の使用は、基板発光型光電子チップ１との使用だけに限定されず、面発光型光電子チップ１４および本発明の範囲に含まれる面発光型光電子チップ１４の変更物にも等しく適用できることも理解される。
【００４４】
図５は、本発明の有利な他の実施形態の部分断面を示す概略図である。以前の実施形態の要素に対応する要素は同じ符号によって指示されており、それらの説明は省略される。この図は例示が目的であり、そのため、信号転送用の光ファイバまたはワイヤ接続の包含は省略したが、これらの両方の接続が等しく適用可能である。
【００４５】
この実施形態では、処理電子回路の一部２３がＡＳＩＣ７から移され、前記光電子チップ１、１４上にモノリシックに統合される。電気接続は、チップ上または基板上で、あるいはバイアボンド（ｖｉａ  ｂｏｎｄ）１８と導電トラッキング１９の組合せによって実施される。図５は面発光方式を示しているが、前記処理電子回路を基板発光型チップ１とモノリシックに統合することも等しく適用可能であることに留意されたい。
【００４６】
この場合もやはり、光電子チップ１、１４のフットプリントをわずかに増大させる妥協は、ＡＳＩＣ７のフットプリントの低減によって補償される。さらに、図４に記載された、出力信号をファイバ２０で光転送するための、前記レイアウトジオメトリに基づく追加の光源を、前記統合された処理電子回路２３とともに製造してもよい。前記統合された電子回路２３は本明細書に記載された位置に限定されず、使用される製造技法によって決定される光電子チップ１、１４の構造内のさまざまな位置およびレベルに配置することができることを当業者は理解されたい。本発明によれば、前記構成は、基板発光型光電子チップ１と面発光型光電子チップ１４の両方に整合することも理解される。
【００４７】
これらの光学構成要素、すなわち発光要素２、１５、光検出器３、１６、光学格子５、６および電子回路２３を単一のチップ上に統合することは、全体サイズ、フットプリント、重量およびコストの低減に役立つ。コスト低減に主に貢献するのは、ウェーハ全体にわたって、光電子チップ１、１４ごとに、全ての格子５、６を、それぞれの発光要素２、１５および全ての光検出器３、１６に、単一の処理ステップで系統的に位置合せすることができ、それによって、これらの構成要素を個々に配置し、位置合せする必要性を排除し、そうすることで時間および労力を節約することができる本発明の能力である。この手段によって、発光要素、光検出器および関連格子の位置合せが、いくつかのデバイス上で同時に達成される。次いでこのウェーハを、個々の光電子チップにダイシングすることができ、個々の光電子チップは、読取りヘッドとして機能するために、それらの構成格子などへの追加の位置合せステップを必要としない。
【００４８】
図６ａは、発光ダイオード２と感光要素３とを含む光電子チップ１の構造を示す図１の拡大詳細図である。金属有機相蒸気エピタキシ（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｐｈａｓｅ  ｖａｐｏｕｒ  ｅｐｉｔａｘｙ）（ＭＯＰＶＥ）付着技法を使用して、ＩｎＰ基板４上にエピタキシ構造３２が付着され、エピタキシ構造３２は、発光領域２５および感光領域２９の接合部を形成する光学活性領域を間に挟む２つのｎ型層２４、３１およびｐ型領域２６を含む。ｎ型層およびｐ型層は、金付着２８から形成された金属膜電極によって電気的に接続され、ｎ型およびｐ型層上の必要な位置だけへの適当な接触を保証するために、分離層２７が付着される。
【００４９】
光電子チップ１の発光部２５および感光部２９は、エピタキシ構造３２内の異なる高さに位置する。ＡＳＩＣ（７、図１）への有効なフリップチップボンディングのためには、平坦化されたボンドパッドセットが必要である。これは、発光領域２の最上部のｐ型コンタクト電極２８ｂへの金コンタクトポスト（ｐｏｓｔ）３０の精密に制御された電鋳によって達成される。それぞれの発光要素２、１５の上に形成されたコンタクトポスト３０は、その構成要素のヒートシンクの働きもし、フリップチップボンディングのための大きな接触表面領域を提供する。
【００５０】
コンタクト電極２８およびコンタクトポスト３０の表面は、フリップチップボンディングに適するように調製される。この図には示されていないが、図４には符号７として示されているＡＳＩＣボード（またはサブマウント）上に、ｎ型コンタクトバンプ１３ａおよびｐ型コンタクトバンプは１３ｂが形成される。これらのバンプは、熱圧着（ｔｈｅｒｍｏ−ｃｏｍｐｒｅｓｓｉｏｎ  ｂｏｎｄｉｎｇ）技法を使用してフリップチップボンディングされた電気めっきされた金ポストである。このフリップチップボンディング組立てはこれらの技法に限定されず、他の材料、ならびにはんだバンピング、リフロープロセスなどのバンピング法および接続法も適用可能であることを当業者は理解するであろう。発光および検出は、光電子チップ１の下面を通して起こるため、全てのバンプ１３ａ、１３ｂを上面に配置することは、光路を暗くすることなくボンディングを実行することができることを意味する。
【００５１】
図６ｂは、ＩｎＰ基板に格子整合させた半導体材料に基づくエピタキシ構造の一例の追加の詳細を示す。エピタキシ構造３２内の発光活性領域２は、低い電子バンドギャップを有するいくつかの非常に薄い層を、より高い電子バンドギャップを有する材料層間に成長させ、したがって複数の量子井戸構造３３を形成することによって形成されることを当業者は理解するであろう。本発明によれば、量子井戸構造は、低い電流要求、高い量子効率、低い光損失、高い光パワーなど、伝統的なｐｎ接合に優る利点を提供する。この薄い量子井戸層は、電子および正孔を空間的に閉じ込め、結果的に、非常に狭い範囲に量子化されたエネルギーレベルを与える。量子井戸構造の層厚を慎重に制御することによって、活性領域から発射される光のエネルギーレベル、したがって波長を選択することができる。本出願では、感光要素のピーク光レスポンシビティ（ｐｅａｋ  ｏｐｔｉｃａｌ  ｒｅｓｐｏｎｓｉｖｉｔｙ）が量子井戸の調整によって可能な範囲に収まるように、発光波長が選択される。これによってデバイスの全体効率をかなり向上させることができるため、このことは、バルク発光構造に優る、このタイプの発光構造を使用することの他の重大な利点を提供する。したがって、このタイプの発光構造は、動作に必要な電力を低減させ、熱効果を低下させ、デバイス寿命を延ばす。このエピタキシ構造は示された構造に限定されず、半導体材料、基板材料、量子井戸の数、層厚および発光波長に対する変更は、本発明の範囲を超えないことが理解される。
【００５２】
図７は、その光電子チップの構造に基づく図２の拡大詳細図である。図６の光電子チップは、発光が最初に、基板発光型光電子チップ配置の基板を透過して伝搬する構造を利用するが、図２に示された光電子チップ１４は、表面発光能力のために感光要素１６よりも上に配置された発光要素１５を含む。
【００５３】
ＭＯＰＶＥ付着技法を使用してＩｎＰ基板の上にエピタキシ構造３６が付着され、エピタキシ構造３６は、発光領域３４および感光領域３５ａ、３５ｂの接合部を形成する光学活性領域を間に挟む対極に置かれた２つのｐ型層３７ａ、３７ｂおよびｎ型層３８を含む。
【００５４】
図７ｂは、ＩｎＰ基板に基づくエピタキシ構造の一例の追加の詳細を示す。エピタキシ構造３６内の発光活性領域３４は、低い電子バンドギャップを有するいくつかの非常に薄い層を、より高い電子バンドギャップを有する材料層間に成長させ、したがって量子井戸構造３３を形成することによって形成されることを当業者は理解するであろう。
【００５５】
図７Ａに示されているように、発光要素１５は感光領域３５ｂの上に位置する。発光活性領域の直下に位置する感光領域３５ｂは、本発明の文脈における光検出器を構成しない。発光領域３４および感光部３５ｂは、ｐ型層３７ｂ内の分離トレンチ３９によって、光検出器位置を構成する感光領域３５ａから分離される。しかしながら、ｐ型層３７ｂへの適当な接続が実施されたときには、発光領域３４の直下に位置する感光領域３５ｂを使用して発光領域を監視することができる。発光領域３４の直下に位置する感光領域３５ｂはさらに、発光領域で生成され、発光領域の直上の格子５を通過しない光を吸収する極めて重要な目的に寄与する。この光が吸収されず、または別の方法で遮断されない場合、この光は、光ガイドとして有効に機能し、この迷光を、スケール１２によって変調されることなく光検出器位置３５ａへ導きうる基板４に入り込む。この光は、全ての光検出器チャネルの定常的な背景照明となり、ＡＣ信号に対する望ましくないＤＣオフセットを構成することとなり、このことは、増幅器設計を複雑にする要因となる可能性があり、または光検出器領域全体を飽和させる可能性がある。したがって、発光領域と基板の間に検出器領域を介在させることは、面発光型実施形態において非常に有益である。
【００５６】
好ましい実施形態は、エピタキシ構造に対してＩｎＰ格子整合系、ならびにその関連３元（ＩｎＧａＡｓ）および４元化合物（ＩｎＧａＡｓＰ）を使用するが、当業者にとっては、適当に格子整合させることができる他の半導体においてこれらの実施形態を実現することも等しく有効であることに留意されたい。この例には、ＧａＡｓ、およびＡｌＧａＡｓ、ＡｌＧａＩｎＰなどの関連格子整合化合物、ならびにＧａＮ、およびＧａＩｎＮなどの関連格子整合化合物が含まれる。さらに、特にＧａＮ系において、それ自体は結晶格子整合されていないサファイア、炭化シリコンおよびシリコンなどの基板上にエピタキシ構造を付着させることも知られている。好ましい実施形態に対するこのような変形も本発明の範囲を逸脱しない。
【００５７】
図７Ａを参照すると、面発光型光電子チップ１４の発光部３４および感光部３５ａは、エピタキシ構造３６内の異なる高さに位置する。有効なフリップチップボンディングのためには、平坦化されたボンドパッドセットが好ましい。これは、精密に制御されたバンプの電鋳を使用してその差を埋め合わせることによって達成することができる。示されているように、バンプは、光電子チップの上４０ａから４０ｄ、またはキャリヤガラスもしくはＡＳＩＣ基板の上４０ｅに形成することができ、あるいはこの両方を組み合わせることができる。ＡＳＩＣをガラスに接続する図５のバンプ１８ｂはこの図には示されていない。ワイヤボンディングは平坦化されたボンドパッドセットを必要としないため、この技法が使用されるときには高さの調整は不要である。
【００５８】
さらに、面発光型光電子チップ１４のこの好ましい実施形態では、対応する光学構成要素の上にインデックス格子５およびアナライザ格子６が直接に製造される。したがって、格子メタライゼーションはさらに、より大きな表面積を覆う対極の領域へのコンタクトを提供し、所与の構成要素に対する導電経路を改良する。
【００５９】
この好ましい実施形態では、バンプが、ＡＳＩＣとガラスキャリヤ基板の両方に形成された電鋳された金ピラー（ｐｉｌｌａｒ）である。これらのボンドは熱圧着技法を使用して形成される。しかしながら、このフリップチップボンディング組立てはこれらの技法に限定されず、他の材料、ならびにはんだバンピング、リフロープロセスなどのバンピング法および接続法も適用可能であることを当業者は理解するであろう。
【００６０】
図７ｂは、ＩｎＰに格子整合させた半導体材料に基づく、面発光型光学チップ１４のエピタキシ構造の一例の追加の詳細を示す。エピタキシ構造３６内のＬＥＤ１５は、低い電子バンドギャップを有するいくつかの非常に薄い層を、より高い電子バンドギャップを有する材料層間に成長させ、したがって複数の量子井戸構造３３を形成することによって形成されることを当業者は理解するであろう。本発明によれば、量子井戸構造は、低い電流要求、高い量子効率、低い光損失、高い光パワーなど、伝統的なｐｎ接合に優る利点を提供する。この薄い量子井戸活性層は、電子および正孔を空間的に閉じ込め、結果的に、非常に狭い範囲に量子化されたエネルギーレベルを与える。量子井戸構造の層厚を慎重に制御することによって、活性領域から発射される光のエネルギーレベル、したがって波長を選択することができる。本出願では、感光要素のピーク光レスポンシビティ（ｐｅａｋ  ｏｐｔｉｃａｌ  ｒｅｓｐｏｎｓｉｖｉｔｙ）が量子井戸の調整によって可能な範囲に収まるように、発光波長が選択される。これによってデバイスの全体効率をかなり向上させることができるため、このことは、このタイプの発光構造を使用することの他の重大な利点を提供する。したがって、このタイプの発光構造は、動作に必要な電力を低減させ、熱効果を低下させ、デバイス寿命を延ばす。このエピタキシ構造は示された構造に限定されず、半導体材料、量子井戸の数、層厚および発光波長に対する変更は、本発明の範囲を超えないことが理解される。
【００６１】
図１から７に詳細に示されているように、バンプは、さまざまな配置の光電子チップ１、１４、ＡＳＩＣ７およびガラスキャップ１０を接合するために形成される。図８は、前記バンプ１３、１８を強調した拡大図である。これらのバンプ１３、１８は部品をボンディングする手段を提供するだけでなく、組み立てられたそれぞれの部品に形成された導電トラック１９とともに使用されたときに、電気的な相互接続も提供する。それぞれの部品（光電子チップ１、１４、ＡＳＩＣ７および／またはガラスキャップ１０）のリアルエステート（ｒｅａｌ  ｅｓｔａｔｅ）上のトラック１９の相互接続および配置をこのように共用することは、極めてコンパクトな配置の実現を可能にする。
【００６２】
さらに、フリップチップボンディングの場合にバンプ１３、１８の高さによって生じる光電子チップ１、１４と基板の間の孤立した空間を、適当なアンダーフィル（ｕｎｄｅｒｆｉｌｌ）を使用して埋めることができる。アンダーフィルは、ボンディングされた構造の機械的完全性を向上させることができ、したがってバンプの信頼性を向上させることができる。あるいは、フリップチップボンディングプロセスと一緒に導電アンダーフィル接着剤を使用することもできる。
【００６３】
図９は、その好ましい実施形態内で使用される光検出器レイアウトの第１の実施形態を示す。第１の実施形態の要素に対応する要素は、図９に変更された最初の図１から図８と同じ符号によって指示されており、それらの説明は省略される。本発明の走査ユニットは、チップ上で、適当な共通信号を、接続トラック１９によって部分的に１つに接続する。アナライザ格子５の空間的に画定された配置に関係した共通電気信号は最終的に全てＡＳＩＣ７上で結合され、そのため、前記実施形態において接続が示されていない場合には、それぞれの実施形態において、ＡＳＩＣ７への適当なボンディングおよびＡＳＩＣ７上での適当なトラッキングが、共通信号の結合を完了させることが理解される。
【００６４】
図９ａは、フォトダイオードレイアウト配置の第１の好ましい実施形態を示す。フォトダイオードはＡＢＣＤアレイ４１として配置され、ＡＢＣＤアレイ４１はさらに、等間隔に配置された１６個の感光要素を含む４×４のサブセル（ｓｕｂｃｅｌｌ）ユニット４４（図９ｂ）として配置される。中心に位置する発光ダイオード２、１５およびコンタクト柱４３の両側に３反復ずつ、計６反復がこの配置を完成させる。図９ｂは１つのサブセルユニット４４の拡大図を示す。示された実施形態では、正方形のフォトダイオードがテーパの付いた角を有し、完全に正方形のフォトダイオードを有する同じレイアウトに比べて、斜めのトラックと隣接するフォトダイオードとの間の製造の正確さにおけるより緩やかな公差を可能にし、同時に高い感度を依然として提供する。本発明に基づくこの実施形態および前記実施形態のこのようなジオメトリは、本明細書に記載された形状および寸法に限定されないことが理解される。
【００６５】
文字ＡＢＣＤは、光線１１と格子５、６、１２との相互作用によって生成され、その特定のフォトダイオードによって検出される移相された信号を表す。それぞれの光検出器サブセル４４の上にアナライザ格子６を適当に配置すると、明暗の縞を生成し、したがって関連した電気信号を生成する。これらの電気信号は、それぞれのサブセルユニット４４内で最初のＡＢＣＤアレイ４１ａから最後のアレイ４１ｄへ移動するにつれて右側へずれる。このようにずらすことによって、それらのそれぞれの信号の結合に使用可能なフットプリントを利用して、検出された同様の信号間に、斜めの相互接続トラック１９ｂを配置することが可能になる。レイアウトを犠牲にすることなしに、またはフットプリントをさらに拡張することなしにトラック１９を配置することができない場合、電気信号は、図８に示されているようにフリップチップバンプ１３、１８を介して、または図２に示されているようにワイヤボンド１７を介してＡＳＩＣ７上のトラックに渡される。これらのボンドは、光検出器ダイオード４１上に直接に、または所定のボンド位置４２上に形成される。さらに、コンパクトさを維持するための光電子チップ１、１４のフットプリント内のＡＳＩＣ７上の追加のトラックは、処理電子回路へ導かれる前にそれぞれの同様の信号が結合されることを保証する。
【００６６】
本発明によれば、図９ａの実施形態は、４つのそれぞれの位相ごとに２４個、合計９６個の感光要素を有する。数多くの位置から信号を集めることは、光路上の障害となっているダストなどの汚染物質粒子の不利な影響が、結果として生じる出力信号にほとんど影響を及ぼさないことを意味する。
【００６７】
光電子チップ１、１４の全体サイズは２ｍｍ2である（光ファイバ２０および統合電子回路２３を含む実施形態では２．５ｍｍ2まで広げることができる）。これらの寸法は、製造時に使用可能な処理能力によっていくぶん限定され、これらの能力が向上するにつれて小さくすることができる。
【００６８】
図１０は、本発明のフォトダイオードレイアウトに基づく第２の有利な実施形態を示す。第１の実施形態の要素に対応する要素は同じ符号によって指示されており、それらの説明は省略される。
【００６９】
この実施形態では、本発明の好ましい配置に基づく基板発光型または面発光型の追加の発光要素４５が、第１の発光要素２、１５の隣に配置され、これらの２つの発光要素に対する１つの入力電圧を低下させることができるように直列に接続される。発光要素２、１５、４５のそばに配置された複数の光検出器サブセル４４の全体にわたって均一な光分布を保証するため、これらの発光デバイスは光電子チップ１、１４の中心から等距離に配置される。
【００７０】
追加の発光要素４５は、反射スケール格子１２に向かって発光する元の発光要素、２、１５と全く同じに振舞う。追加の発光要素４５は、全てのＡＢＣＤアレイ４１内のそれぞれの光検出器要素で受け取られる光パワーを増大させ、その結果、より強い電気信号を生成させる。フォトダイオードで受け取られる光パワーを増大させるために、本発明の光電子チップ寸法の制限内で、発光要素をさらに導入することができることを理解されたい。本発明によれば、発光要素２、１５、４５のジオメトリは本明細書に詳細に記載されたジオメトリだけに限定されないことも理解されたい。
【００７１】
図１１は、本発明に基づく第３の有利な実施形態を示す。第１および第２の実施形態の要素に対応する要素は、図９および１０と同じ符号によって指示されており、それらの説明は省略される。
【００７２】
この実施形態では、中心に位置する発光要素２、１５の左側４６ａおよび右側４６ｂに、２つの追加の光検出器サブセルユニット４６が配置され、その結果、中心に位置する発光要素２、１５が、８反復のフォトダイオードサブセルユニット４４によって取り囲まれる。可能な場合、共通信号を生成するサブセルユニット４４内の光検出器は、斜めトラック１９ｂおよび追加の周囲トラック１９ａによって結合される。共通信号の完全な結合はＡＳＩＣ７上で完了する。
【００７３】
追加のサブセルユニット４６はそれぞれ全体の有効検出面積を大きくし、検出器によって生成される光電流の量を増大させる。これはさらに、追加された８つの検出器位置を提供し、ダストまたはダートなどの光路上の障害の結果としての信号の損失に対するセンサ不感受性（ｉｎｓｅｎｓｉｔｉｖｉｔｙ）を向上させる。
【００７４】
図１２は、本発明の有利な他の実施形態を示す。以前の実施形態の要素に対応する要素は、図９から１１と同じ符号によって指示されており、それらの説明は省略される。
【００７５】
この実施形態では、フォトダイオード間の相互接続の問題が、相互接続トラックと対応するフォトダイオードの両方を１つのエンティティに統合することによって解決される。それぞれのＡＢＣＤアレイを含むフォトダイオードは、斜めの領域（以前の実施形態ではトラック１９ｂが使用されたところ）の全体を占有し、斜傾検出器配置４７をとる。アレイは、発光要素２、１５、４５の両側で４回ずつ、計８回繰り返される。これらのダイオードは、与えられた同じフットプリント上の全体面積が増大され、それによって使用可能な光検出器面積１ｍｍ2あたりより多くの光電流が生成され、したがって光検出器３、１６によって生成される電気信号の強度が増大するようなジオメトリを有する。全ての関連ＡＢＣＤ位相信号に寄与するダイオード１６の面積は等しい。この場合も、信号の最終的な結合は、光検出器の直上のボンド、１３、１７、１８に続く、または予め画定された位置４２のＡＳＩＣ７上で実施される。
【００７６】
したがって、以前の実施形態と同じ複数の位置で信号が依然として有効に検出されるため、この実施形態は、発光要素２、１５、４５、スケール１２および光検出器３、１６間の光路上のシングルラインスケール欠陥（ｓｉｎｇｌｅ  ｌｉｎｅ  ｓｃａｌｅ  ｄｅｆｅｃｔ）と同様のロバストネス（ｒｏｂｕｓｔｎｅｓｓ）を有する。
【００７７】
裏面位置合せプロセスを使用したインデックス格子５およびアナライザ格子６の位置合せは、格子の直線（Ｘ−Ｙ）位置合せ公差が図９から図１１の前記実施形態に比べてはるかに大きいため、ここでは取るに足らない問題である。角度公差は同じだが、これは容易に達成される。
【００７８】
図１３は、本発明のフォトダイオードレイアウトに基づく有利な実施形態を示す。第１の実施形態の要素に対応する要素は、図１３に変更された最初の図１２と同じ符号によって指示されており、それらの説明は省略される。
【００７９】
この実施形態では、発光源２、１５、４５の片側の斜め光検出器ストリップ４８の一方のセットが裏返されて、シェブロン（ｓｈｅｖｒｏｎ）型のレイアウトを生成する。このレイアウトは、斜め検出器ストリップと同じ方向を有する欠陥に対する不感受性を向上させて、両側のフォトダイオードを完全に排除するのではなく、片側のフォトダイオードだけを完全に排除するようにする。
【００８０】
図１４は、前記のそれぞれの実施形態に適用可能な、本発明のフォトダイオードレイアウトに基づく他の有利な実施形態を示す。第１の実施形態の要素に対応する要素は、図１４に変更された図９から１３と同じ符号によって指示されており、それらの説明は省略される。
【００８１】
この実施形態では、追加の検出器要素である基準検出器４９が、基準パルス検出を実行するために、光検出器サブセルユニット４４の外側の、発光ダイオード２、１５、４５の側の空スペースに配置される。画定された位置にある測定スケール格子１２上の基準マーキングは、基準検出器要素４９のところに基準パルス信号を生成する。コード化されたさまざまなマーキングを使用して、スケール１２上の絶対位置情報を提供することができる。与えられたそれぞれのフォトダイオード配置ごとに基準検出器の位置は異なり、この位置はこの領域、および本明細書に詳細に記載された以下の実施形態に限定されないことが理解される。
【００８２】
図１５は、前記のそれぞれの実施形態に適用可能な、本発明のフォトダイオードレイアウトに基づく他の有利な実施形態を示す。第１の実施形態の要素に対応する要素は、図１５に変更された図９から１４と同じ符号によって指示されており、それらの説明は省略される。
【００８３】
この実施形態では、インクリメンタルスケール（ｉｎｃｒｅｍｅｎｔａｌ  ｓｃａｌｅ）発光ダイオード２、１５の片側に追加の基準マーカ発光ダイオード５０があり、反対側に基準マーカ検出器５１がある。基準マーク検出器５１は、それらの活性領域の上に実質的に同一の不透明マスクおよび透明マスクを有し、それぞれの基準マーク光検出器が投影されたパターンとの自己相関を実行するように、前記マスクは実質的に、スケール上の基準マークパターンの拡大形態である。それぞれの光検出器が、スケールに対する読取りヘッドのわずかに異なる位置で出力されたパルスを生成するように、２つの基準マーク光検出器５１は、矢印５２によって示された読取りヘッドとスケールの相対運動の方向に、互いに対してわずかにずらされている。これらの２つのパルスは電子的に処理されて、固有の基準パルスが生成される。基準マーク発光ダイオード５０、基準マーク検出器５１およびスケール上の対応する基準マークパターンの詳細な性能が特許文献１０に記載されている。
【００８４】
図１６ａは、表示寸法（ｉｎｄｉｃａｔｉｖｅ  ｄｉｍｅｎｓｉｏｎ）を有するインデックス格子パターン５３を示す。分かりやすくするため規則的な格子パターンの一部だけが示されている。図１６ｂは、表示寸法を有するインクリメンタルスケール光検出器のアナライザ格子パターン５４を示す。分かりやすくするため規則的な格子パターンの一部だけが示されている。この図に記載されたアナライザ格子パターンは、単に例示目的の図１５および１６によって記載されたフォトダイオードアレイレイアウトに対応する上部５４ａおよび下部５４ｂを有する。格子線の角度は、この格子とインデックス格子およびスケールによって形成された回折パターンとの間に形成されるモアレ縞パターンが光検出器４１、４７、４８と理想的に平行になるように選択される。アナライザ格子の金属線が隣接する光検出器要素間の隙間をまたぐところでは、前記光検出器間の電気的な分離を維持するために、これらの金属線が中断されている。
【００８５】
アナライザ格子の線を中断する必要性は、隣接する光検出器要素間の電気的な分離を維持するため、面発光型光電子チップ１４にだけ当てはまることが理解される。他のなんらかの手段によって（例えば基板発光型光電子チップを使用して）隣接する光検出器要素間の分離を達成できる場合には、アナライザ格子の金属線を中断する必要はない。さらに、この実施形態および前記実施形態に詳述された基準格子パターン、基準光源および基準光検出器は例示が目的であり、本明細書に詳述されたものに限定されないことが理解される。実際、本発明に従ってより多くの基準マークスキームを使用することができる。
【００８６】
図１７は、前記のそれぞれの実施形態に適用可能な、本発明のフォトダイオードレイアウトに基づく他の有利な実施形態を示す。第１の実施形態の要素に対応する要素は、図１７に変更された最初の図９から１５と同じ符号によって指示されており、それらの説明は省略される。
【００８７】
この実施形態では、基準マーク発光ダイオード５５および基準マーク光検出器５６が、矢印５７によって示された読取りヘッドとスケールの間の相対運動の方向に対して実質的に垂直な軸上にある。これは、読取りヘッドとスケールの間のピッチ（ｐｉｔｃｈ）角の誤りに対する基準マークの感度を低減させるが、読取りヘッドとスケールの間のロール（ｒｏｌｌ）角誤りおよびヨー（ｙａｗ）角誤りに対しては、前記実施形態（図１５）の場合と実質的に同じ感度を維持する。
【００８８】
図１８ａは、表示寸法を有するインデックス格子パターン５８を示す。分かりやすくするため規則的な格子パターンの一部だけが示されている。図１８ｂは、表示寸法を有するインクリメンタルスケール光検出器のアナライザ格子パターン５９を示す。分かりやすくするため規則的な格子パターンの一部だけが示されている。この図に記載されたアナライザ格子パターンは、相対運動の方向に対して垂直な方向に走る軸の右側に１つ５９ａと左側に１つ５９ｂ、図１７によって記載されたフォトダイオードアレイレイアウトに対応する２つの部分を有し、このアナライザ格子パターンは単に例示目的である。前記実施形態の要素に対応する要素は、図１８に変更された最初の図１６と同じ符号によって指示されており、それらの説明は省略される。
【００８９】
図１９は、表示寸法を含む、基準マーク光検出器５１、５６の活性領域上の基準マーク不透明／透明マスクパターン６０の好ましい２つの実施形態を示す。図１９ａは４ビット自己相関オプションを示し、図１９ｂは７ビット自己相関オプションを示す。図２０は、スケール６１上の基準マークパターンの対応する好ましい実施形態を示す。基準マーク光検出器６０の上のマスクパターンの透明領域６０ａはスケールの反射領域６１ａに対応し、基準マーク光検出器の上のマスクパターンの不透明領域６０ｂはスケールの非反射領域６１ｂに対応する。基準マーク発光ダイオード５０、５５からの光線の発散を考慮するため、読取りヘッドとスケールの相対運動の方向のスケール６１上の基準マークパターンのサイズは、光検出器６０の活性領域の上のマスクパターンの対応する寸法よりも小さい。基準マーク光検出器６０の上のマスクパターンは、それぞれのフィーチャが、インクリメンタル発光ダイオード２、１５、インデックス格子５およびスケール１２からの光線の相互作用によって形成される縞パターンの整数倍であり、それによって基準マーク光検出器５１、５６を前記縞パターンに対して不感受性にするような対応するサイズを有する。
【００９０】
図２１は、スケール６２上の基準マークパターンの他の有利な実施形態を示す。前記実施形態の要素に対応する要素は、図２１に変更された最初の図２０と同じ符号によって指示されており、それらの説明は省略される。この実施形態では、前の実施形態では非反射領域であった領域が、スケールパターンの継続を含む領域６２ａに置き換えられる。スケールが、フィーチャの高さが、基準マーク発光ダイオード５１、５５によって発射された光の波長の４分の１の奇数倍だけ異なる位相格子の形態をとるとき、基準マーク発光ダイオードからの光線は、ゼロ次反射のエネルギーが最小化されるように回折され、その結果、読取りヘッドがスケール上の基準マークフィーチャの近くにあるときに、基準マーク光検出器の近くに基準マークパターンの拡大像が形成される。この手段によって、基準マーカの領域におけるインクリメンタル信号に対する破壊（ｄｉｓｒｕｐｔｉｏｎ）が低減される。
【００９１】
図２２は、前記のそれぞれの実施形態に適用可能な、本発明のフォトダイオードレイアウトに基づく他の有利な実施形態を示す。以前の実施形態の要素に対応する要素は、図２２に変更された最初の図９から１７と同じ符号によって指示されており、それらの説明は省略される。
【００９２】
この実施形態では、基準マーク光検出器６３の長軸に平行で、前記基準マーク光検出器６３間の間隔と実質的に同様の幅の光のストライプを形成するように設計されたゾーンプレート（ｚｏｎｅ  ｐｌａｔｅ）を、スケール上の基準マークフィーチャが形成する。図２３は、表示寸法を含む基準マーク光検出器６３の好ましい実施形態を示す。図２４は、表示寸法を含むスケール６４上のゾーンプレートの好ましい実施形態を示す。
【００９３】
基準マーク光検出器６３からの出力されるパルスは以前の基準マーク５１、５６のパルスとは異なるが、それらを実質的に同様の方法で電子的に処理して、固有の基準パルスを生成することができる。
【００９４】
基準マーカおよび基準マーカ検出器の使用は示された実施形態だけに限定されず、本発明の全ての実施形態およびそれらの変形形態に適用可能であることが理解される。本発明によれば、光電子チップ１、１４の特定のレイアウト配置に従うように、前記基準マーカ検出器の形状および寸法を容易に変更することができることも理解される。
【００９５】
検出器レイアウトを詳細に記載した好ましいそれぞれの実施形態は、図１から図８によって記載された好ましい実施形態内で使用するのに適している。図９から図１４によって記載されたフォトダイオードレイアウト配置を詳細に記載した実施形態では、発光要素が直径３００μｍの円形であり、フォトダイオードが、３０μｍの隙間、または１００μｍおよびさまざまな長さの斜めのストリップによって離隔された１００μｍ×１００μｍの正方形である。しかしながら、本発明のレイアウト配置は、図１５、１７および２２に詳細に記載されたＬＥＤジオメトリによって示された寸法および形状に限定されないことが理解される。
【００９６】
以上に説明した実施形態は、直線スケールおよび読取りヘッドに関するが、本発明は、他のスケールおよび読取りヘッドシステム、例えば回転および２次元システムにも適用可能であることが理解される。
【００９７】
また、本発明の好ましい実施形態を説明したが、それらの実施形態にさまざまな変更を加えることができること、および添付の請求項の範囲は、本発明の範囲に含まれる全ての変更をカバーすることが意図されていることも理解される。
【００９８】
以上に説明した実施形態は、複雑で費用のかかる位置合せおよび配置手順の必要性を排除する小型、軽量のデバイスを生み出し、性能向上を保証する、モノリシックにマイクロ統合された光学、電気および光電気構成要素を有する光学エンコーダ読取りヘッドを提供する。
【図１】
0005619421.tif 000002
【図２】
0005619421.tif 000003
【図３】
0005619421.tif 000004
【図４】
0005619421.tif 000005
【図５】
0005619421.tif 000006
【図６ａ】
0005619421.tif 000007
【図６ｂ】
0005619421.tif 000008
【図７ａ】
0005619421.tif 000009
【図７ｂ】
0005619421.tif 000010
【図８】
0005619421.tif 000011
【図９ａ】
0005619421.tif 000012
【図９ｂ】
0005619421.tif 000013
【図１０】
0005619421.tif 000014
【図１１】
0005619421.tif 000015
【図１２】
0005619421.tif 000016
【図１３】
0005619421.tif 000017
【図１４】
0005619421.tif 000018
【図１５】
0005619421.tif 000019
【図１６ａ】
0005619421.tif 000020
【図１６ｂ】
0005619421.tif 000021
【図１７】
0005619421.tif 000022
【図１８ａ】
0005619421.tif 000023
【図１８ｂ】
0005619421.tif 000024
【図１９】
0005619421.tif 000025
【図２０】
0005619421.tif 000026
【図２１】
0005619421.tif 000027
【図２２】
0005619421.tif 000028
【図２３】
0005619421.tif 000029
【図２４】
0005619421.tif 000030