(57)【特許請求の範囲】
【請求項１】
半導体基板の画素領域において画素に入射した光を受光して信号電荷を生成する光電変換部と、
前記半導体基板において前記光電変換部が光を受光する第１の面に対して反対側の第２の面に設けられており、前記光電変換部にて生成された信号電荷を電気信号として出力する画素トランジスタと
を具備しており、
前記画素トランジスタは、前記光電変換部にて生成された信号電荷を、ドレインに相当するフローティング・ディフュージョンへ転送する転送トランジスタを、少なくとも含み、
前記転送トランジスタのゲート電極が、前記半導体基板の第２の面において、少なくともチャネル形成領域の上方を覆う第２導電型部分と、当該第２導電型部分から前記光電変換部の上方を覆うように延在する第１導電型部分とを有し、
前記第１導電型部分と前記第２導電型部分のそれぞれに導通をとって異なる電圧を印加する構成をさらに有する、
固体撮像装置。
【請求項２】
前記転送トランジスタのゲート電極は、ポリシリコンを用いて形成されており、
当該ゲート電極の前記第１導電型部分は、前記第１導電型の不純物を含み、
当該ゲート電極の前記第２導電型部分は、前記第２導電型の不純物を含む、
請求項１から４のいずれかに記載の固体撮像装置。
【請求項３】
前記第１導電型は、ｐ型であり、
前記第２導電型は、ｎ型である、
請求項２に記載の固体撮像装置。
【請求項４】
前記第１導電型部分と前記第２導電型部分のそれぞれに導通をとって異なる電圧を印加する構成は、前記第２導電型部分に転送信号を印加し、前記第１導電型部分に負の電圧を印加する、
請求項１から３の何れか一項に記載の固体撮像装置。
【請求項５】
前記光電変換部は、
第１導電型の第１不純物領域と、
前記第１導電型と異なる第２導電型の第２不純物領域と
を少なくとも含み、
前記第１不純物領域と前記第２不純物領域とが、前記半導体基板において前記第１の面の側から前記第２の面の側へ向かって、順次、形成されている、
請求項１から４の何れか一項に記載の固体撮像装置。
【請求項６】
前記光電変換部は、
第１導電型の第３不純物領域をさらに含み、
前記第３不純物領域が、前記半導体基板において前記第２不純物領域よりも、前記第２の面の側に形成されている、
請求項５に記載の固体撮像装置。
【請求項７】
半導体基板の画素領域において画素に入射した光を受光して信号電荷を生成する光電変換部と、
前記半導体基板において前記光電変換部が光を受光する第１の面に対して反対側の第２の面に設けられており、前記光電変換部にて生成された信号電荷を電気信号として出力する画素トランジスタと
を具備しており、
前記画素トランジスタは、前記光電変換部にて生成された信号電荷を、ドレインに相当するフローティング・ディフュージョンへ転送する転送トランジスタを、少なくとも含み、
前記転送トランジスタのゲート電極が、前記半導体基板の第２の面において、少なくともチャネル形成領域の上方を覆う第２導電型部分と、当該第２導電型部分から前記光電変換部の上方を覆うように延在する第１導電型部分とを有し、
前記第１導電型部分と前記第２導電型部分のそれぞれに導通をとって異なる電圧を印加する構成をさらに有する、
電子機器。
【請求項８】
光を受光して信号電荷を生成する光電変換部を、半導体基板の画素領域において画素ごとに設ける光電変換部形成工程と、
前記光電変換部にて生成された信号電荷を電気信号として出力する画素トランジスタを、前記半導体基板において前記光電変換部が光を受光する第１の面に対して反対側の第２の面に設ける画素トランジスタ形成工程と
を具備しており、
前記画素トランジスタ形成工程は、
前記光電変換部にて生成された信号電荷を、ドレインに相当するフローティング・ディフュージョンへ転送する転送トランジスタを形成する、転送トランジスタ形成工程
を、少なくとも含み、
前記転送トランジスタ形成工程においては、当該転送トランジスタのゲート電極が、前記半導体基板の第２の面において、少なくともチャネル形成領域の上方を覆う第２導電型部分と、当該第２導電型部分から前記光電変換部の上方を覆うように延在する第１導電型部分とを有するように、前記転送トランジスタを形成し、
前記第１導電型部分と前記第２導電型部分のそれぞれに導通をとって異なる電圧を印加する構成を形成する工程をさらに有する、
固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、および、その製造方法、電子機器に関する。
【背景技術】
【０００２】
デジタルビデオカメラ、デジタルスチルカメラなどの電子機器は、固体撮像装置を含む。たとえば、固体撮像装置として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｃｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサ、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型イメージセンサを含む。
【０００３】
固体撮像装置は、半導体基板の面に複数の画素が配列されている。各画素においては、光電変換部が設けられている。光電変換部は、たとえば、フォトダイオードであり、外付けの光学系を介して入射する光を受光面で受光し光電変換することによって、信号電荷を生成する。
【０００４】
固体撮像装置のうち、ＣＭＯＳ型イメージセンサは、光電変換部のほかに、画素トランジスタを含むように、画素が構成されている。画素トランジスタは、光電変換部にて生成された信号電荷を読み出して、信号線へ電気信号として出力するように構成されている。
【０００５】
固体撮像装置においては、半導体基板において回路素子や配線などが設けられた表面側から入射する光を、光電変換部が受光する「表面照射型」が知られている。「表面照射型」の場合には、回路素子や配線などが入射する光を遮光または反射するために、感度を向上させることが困難な場合がある。このため、半導体基板において回路素子や配線などが設けられた表面とは反対側の裏面側から入射する光を、光電変換部が受光する「裏面照射型」が提案されている（たとえば、特許文献１参照）。
【０００６】
そして、上記の「裏面照射型」においては、配線等を設ける表面側に、フォトダイオードのポテンシャルを制御する制御電極を設けることによって、感度、転送特性を向上させると共に、暗電流の発生を抑制することが提案されている（たとえば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許３７９４３５号公報
【特許文献２】特開２００７−２５８６８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のような場合には、製造工程におけるエッチング処理の実施の際に、フォトダイオードにダメージを与える場合があり、白点の発生や、暗時特性の劣化等の不具合が生じる場合がある。
【０００９】
また、制御電極を設ける場合においては、制御電極と転送電極との間が狭くなるように形成するために、製造工程数が増加する場合があり、コストがアップする場合がある。
【００１０】
このため、撮像画像の画像品質を向上させることが困難であった。
【００１１】
したがって、本発明は、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供する。
【課題を解決するための手段】
【００１２】
本発明に係る固体撮像装置は、半導体基板の画素領域において画素に入射した光を受光して信号電荷を生成する光電変換部と、前記半導体基板において前記光電変換部が光を受光する第１の面に対して反対側の第２の面に設けられており、前記光電変換部にて生成された信号電荷を電気信号として出力する画素トランジスタとを具備しており、前記画素トランジスタは、前記光電変換部にて生成された信号電荷を、ドレインに相当するフローティング・ディフュージョンへ転送する転送トランジスタを、少なくとも含み、前記転送トランジスタのゲート電極が、前記半導体基板の第２の面において、少なくともチャネル形成領域の上方を覆う第２導電型部分と、当該第２導電型部分から前記光電変換部の上方を覆うように延在する第１導電型部分とを有し、前記第１導電型部分と前記第２導電型部分のそれぞれに導通をとって異なる電圧を印加する構成をさらに有する。
【００１３】
好適には、前記光電変換部は、第１導電型の第１不純物領域と、前記第１導電型と異なる第２導電型の第２不純物領域とを少なくとも含み、前記第１不純物領域と前記第２不純物領域とが、前記半導体基板において前記第１の面の側から前記第２の面の側へ向かって、順次、形成されている。
【００１４】
好適には、前記光電変換部は、第１導電型の第３不純物領域をさらに含み、前記第３不純物領域が、前記半導体基板において前記第２不純物領域よりも、前記第２の面の側に形成されている。
【００１５】
好適には、前記転送トランジスタのゲート電極は、ポリシリコンを用いて形成されており、当該ゲート電極の前記第１導電型部分は、前記第１導電型の不純物を含み、当該ゲート電極の前記第２導電型部分は、前記第２導電型の不純物を含む。
【００１６】
好適には、前記第１導電型は、ｐ型であり、前記第２導電型は、ｎ型である。
【００１８】
好適には、前記第１導電型部分と前記第２導電型部分のそれぞれに導通をとって異なる電圧を印加する構成は、前記第２導電型部分に転送信号を印加し、前記第１導電型部分に負の電圧を印加する。
【００１９】
本発明に係る電子機器は、半導体基板の画素領域において画素に入射した光を受光して信号電荷を生成する光電変換部と、前記半導体基板において前記光電変換部が光を受光する第１の面に対して反対側の第２の面に設けられており、前記光電変換部にて生成された信号電荷を電気信号として出力する画素トランジスタとを具備しており、前記画素トランジスタは、前記光電変換部にて生成された信号電荷を、ドレインに相当するフローティング・ディフュージョンへ転送する転送トランジスタを、少なくとも含み、前記転送トランジスタのゲート電極が、前記半導体基板の第２の面において、少なくともチャネル形成領域の上方を覆う第２導電型部分と、当該第２導電型部分から前記光電変換部の上方を覆うように延在する第１導電型部分とを有し、前記第１導電型部分と前記第２導電型部分のそれぞれに導通をとって異なる電圧を印加する構成をさらに有する。
【００２０】
本発明に係る固体撮像装置の製造方法は、光を受光して信号電荷を生成する光電変換部を、半導体基板の画素領域において画素ごとに設ける光電変換部形成工程と、前記光電変換部にて生成された信号電荷を電気信号として出力する画素トランジスタを、前記半導体基板において前記光電変換部が光を受光する第１の面に対して反対側の第２の面に設ける画素トランジスタ形成工程とを具備しており、前記画素トランジスタ形成工程は、前記光電変換部にて生成された信号電荷を、ドレインに相当するフローティング・ディフュージョンへ転送する転送トランジスタを形成する、転送トランジスタ形成工程を、少なくとも含み、前記転送トランジスタ形成工程においては、当該転送トランジスタのゲート電極が、前記半導体基板の第２の面において、少なくともチャネル形成領域の上方を覆う第２導電型部分と、当該第２導電型部分から前記光電変換部の上方を覆うように延在する第１導電型部分とを有するように、前記転送トランジスタを形成し、前記第１導電型部分と前記第２導電型部分のそれぞれに導通をとって異なる電圧を印加する構成を形成する工程をさらに有する。
【００２１】
本発明においては、転送トランジスタのゲート電極が、半導体基板の第２の面において、チャネル形成領域から光電変換部が形成された部分に渡って、ゲート絶縁膜を介して延在するように、転送トランジスタを形成する。
【発明の効果】
【００２２】
本発明によれば、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明にかかる実施形態１において、カメラ４０の構成を示す構成図である。
【図２】図２は、本発明にかかる実施形態１において、固体撮像装置１の全体構成を示すブロック図である。
【図３】図３は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。
【図４】図４は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。
【図５】図５は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。
【図６】図６は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図７】図７は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図８】図８は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図９】図９は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図１０】図１０は、本発明にかかる実施形態１において、固体撮像装置の動作を示す図である。
【図１１】図１１は、本発明にかかる実施形態１において、固体撮像装置の動作を示す図である。
【図１２】図１２は、本発明にかかる実施形態２において、固体撮像装置の要部を示す図である。
【図１３】図１３は、本発明にかかる実施形態２において、固体撮像装置の要部を示す図である。
【図１４】図１４は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【図１５】図１５は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【図１６】図１６は、本発明にかかる実施形態３において、固体撮像装置の要部を示す図である。
【図１７】図１７は、本発明にかかる実施形態４において、固体撮像装置の動作を示す図である。
【図１８】図１８は、本発明にかかる実施形態４の変形例において、固体撮像装置の動作を示す図である。
【発明を実施するための形態】
【００２４】
本発明の実施形態について、図面を参照して説明する。
【００２５】
なお、説明は、下記の順序で行う。
１．実施形態１（ＰＤ上にＴＧがある場合）
２．実施形態２（ＴＧがｐ型部とｎ型部を含む場合）
３．実施形態３（ＰＤがｐ＋領域を含まない場合））
４．実施形態４（ＴＧのｐ型部にｎ型部と異なる電圧を印加する場合）
５．その他
【００２６】
＜１．実施形態１＞
（１）装置構成
（１−１）カメラの要部構成
図１は、本発明にかかる実施形態１において、カメラ４０の構成を示す構成図である。
【００２７】
図１に示すように、カメラ４０は、固体撮像装置１と、光学系４２と、制御部４３と、信号処理回路４４とを有する。各部について、順次、説明する。
【００２８】
固体撮像装置１は、光学系４２を介して入射する光（被写体像）を撮像面ＰＳから受光して光電変換することによって、信号電荷を生成する。ここでは、固体撮像装置１は、制御部４３から出力される制御信号に基づいて駆動する。具体的には、信号電荷を読み出して、ローデータとして出力する。
【００２９】
光学系４２は、結像レンズや絞りなどの光学部材を含み、入射する被写体像による光Ｈを、固体撮像装置１の撮像面ＰＳへ集光するように配置されている。
【００３０】
制御部４３は、各種の制御信号を固体撮像装置１と信号処理回路４４とに出力し、固体撮像装置１と信号処理回路４４とを制御して駆動させる。
【００３１】
信号処理回路４４は、固体撮像装置１から出力された電気信号について信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。
【００３２】
（１−２）固体撮像装置の要部構成
固体撮像装置１の全体構成について説明する。
【００３３】
図２は、本発明にかかる実施形態１において、固体撮像装置１の全体構成を示すブロック図である。
【００３４】
本実施形態の固体撮像装置１は、ＣＭＯＳ型イメージセンサであり、図２に示すように、基板１０１を含む。この基板１０１は、たとえば、シリコンからなる半導体基板であり、図２に示すように、基板１０１においては、画素領域ＰＡと、周辺領域ＳＡとが設けられている。
【００３５】
画素領域ＰＡは、図２に示すように、矩形形状であり、複数の画素Ｐが水平方向ｘと垂直方向ｙとのそれぞれに、配置されている。つまり、画素Ｐがマトリクス状に並んでいる。そして、画素領域ＰＡにおいては、その中心が、図１に示した光学系４２の光軸に対応するように配置されている。
【００３６】
画素領域ＰＡにおいて、画素Ｐは、入射光を受光して信号電荷を生成するように構成されている。そして、その生成した信号電荷が、画素トランジスタ（図示なし）によって読み出されて出力される。画素領域ＰＡは、受光面の上方が開口しており、被写体像として入射する入射光を受光する画素Ｐが、いわゆる有効画素として配置されており、これにより、撮像が行われる。画素Ｐの詳細な構成については、後述する。
【００３７】
周辺領域ＳＡは、図２に示すように、画素領域ＰＡの周囲に位置している。そして、この周辺領域ＳＡにおいては、周辺回路が設けられている。
【００３８】
具体的には、図２に示すように、垂直駆動回路１３と、カラム回路１４と、水平駆動回路１５と、外部出力回路１７と、タイミングジェネレータ（ＴＧ）１８と、シャッター駆動回路１９とが、周辺回路として設けられている。
【００３９】
垂直駆動回路１３は、図２に示すように、周辺領域ＳＡにおいて、画素領域ＰＡの側部に設けられており、画素領域ＰＡの画素Ｐを行単位で選択して駆動させるように構成されている。
【００４０】
カラム回路１４は、図２に示すように、周辺領域ＳＡにおいて、画素領域ＰＡの下端部に設けられており、列単位で画素Ｐから出力される信号について信号処理を実施する。ここでは、カラム回路１４は、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ；相関二重サンプリング）回路（図示なし）を含み、固定パターンノイズを除去する信号処理を実施する。
【００４１】
水平駆動回路１５は、図２に示すように、カラム回路１４に電気的に接続されている。水平駆動回路１５は、たとえば、シフトレジスタを含み、カラム回路１４にて画素Ｐの列ごとに保持されている信号を、順次、外部出力回路１７へ出力させる。
【００４２】
外部出力回路１７は、図２に示すように、カラム回路１４に電気的に接続されており、カラム回路１４から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路１７は、ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）回路１７ａとＡＤＣ回路１７ｂとを含む。外部出力回路１７においては、ＡＧＣ回路１７ａが信号にゲインをかけた後に、ＡＤＣ回路１７ｂがアナログ信号からデジタル信号へ変換して、外部へ出力する。
【００４３】
タイミングジェネレータ１８は、図２に示すように、垂直駆動回路１３、カラム回路１４、水平駆動回路１５，外部出力回路１７，シャッター駆動回路１９のそれぞれに電気的に接続されている。タイミングジェネレータ１８は、各種のタイミング信号を生成し、垂直駆動回路１３、カラム回路１４、水平駆動回路１５，外部出力回路１７，シャッター駆動回路１９に出力することで、各部について駆動制御を行う。
【００４４】
シャッター駆動回路１９は、画素Ｐを行単位で選択して、画素Ｐにおける露光時間を調整するように構成されている。
【００４５】
（１−３）固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置の詳細内容について説明する。
【００４６】
図３〜図５は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。
【００４７】
ここで、図３は、画素Ｐの断面を示している。そして、図４は、画素Ｐの上面を示している。また、図５は、画素Ｐの回路構成を示している。
【００４８】
各図に示すように、固体撮像装置１は、フォトダイオード２１と、画素トランジスタＴｒとを含む。ここで、画素トランジスタＴｒは、転送トランジスタ２２と、増幅トランジスタ２３と、選択トランジスタ２４と、リセットトランジスタ２５とを含み、フォトダイオード２１から信号電荷を読み出すように構成されている。
【００４９】
本実施形態において、固体撮像装置１は、図３に示すように、基板１０１の表面側に、転送トランジスタ２２などの画素トランジスタＴｒが設けられている。そして、基板１０１の表面側においては、画素トランジスタＴｒを覆うように、配線層（図示なし）が設けられている。そして、表面側とは反対側の裏面側において、入射光Ｈを受光面ＪＳで受光するように構成されている。つまり、本実施形態の固体撮像装置１は、４Ｔｒ型の「裏面照射型ＣＭＯＳイメージセンサ」である。
【００５０】
各部について順次説明する。
【００５１】
（ａ）フォトダイオード２１について
固体撮像装置１において、フォトダイオード２１は、図２に示した複数の画素Ｐに対応するように複数が配置されている。つまり、撮像面（ｘｙ面）において、水平方向ｘと、この水平方向ｘに対して直交する垂直方向ｙとのそれぞれに並んで設けられている。
【００５２】
このフォトダイオード２１は、入射光（被写体像）を受光し光電変換することによって信号電荷を生成して蓄積するように構成されている。
【００５３】
図３に示すように、フォトダイオード２１は、たとえば、シリコン半導体である基板１０１内に設けられている。具体的には、フォトダイオード２１は、ｎ型電荷蓄積領域１０１ｎａ，１０１ｎｂを含み、ｎ型電荷蓄積領域１０１ｎａ，１０１ｎｂが、基板１０１のｐ型半導体領域１０１ｐａ，１０１ｐｂ内に設けられている。つまり、ｐ型半導体領域１０１ｐａとｎ型電荷蓄積領域１０１ｎａ，１０１ｎｂとが、基板１０１において裏面側（図３では、下面）から表面側（図３では、上面）へ向かって、順次、形成されている。
【００５４】
そして、ｎ型電荷蓄積領域１０１ｎａ，１０１ｎｂにおいて、基板１０１の表面側には、ｐ型半導体領域１０１ｐａ，１０１ｐｂよりも不純物濃度が高いｐ型半導体領域１０１ｐｃが、正孔蓄積層として設けられている。つまり、高濃度なｐ型半導体領域１０１ｐｃが、基板１０１においてｎ型電荷蓄積領域１０１ｎａ，１０１ｎｂよりも、表面の側に形成されている。
【００５５】
そして、図３〜図５に示すように、各フォトダイオード２１は、その蓄積した信号電荷が、転送トランジスタ２２によってフローティング・ディフュージョンＦＤへ転送されるように構成されている。
【００５６】
（ｂ）画素トランジスタＴｒについて
固体撮像装置１において、画素トランジスタＴｒは、図２に示した複数の画素Ｐに対応するように複数が配置されている。各図に示すように、画素トランジスタＴｒとして、転送トランジスタ２２と、増幅トランジスタ２３と、選択トランジスタ２４と、リセットトランジスタ２５とが設けられている。
【００５７】
画素トランジスタＴｒを構成する各トランジスタ２２〜２５は、図３に示すように、基板１０１の表面側に設けられている。そして、それぞれは、図４に示すように、撮像面（ｘｙ面）において、フォトダイオード２１の下方に位置するように設けられている。たとえば、基板１０１において画素Ｐの間を分離する領域に、活性化領域（図示なし）が形成されており、各ゲートが、たとえば、ｎ型不純物を含むポリシリコンを用いて形成されている。なお、ｐ型不純物を含むポリシリコンを用いて形成されていてもよい。
【００５８】
（ｂ−１）転送トランジスタ２２
画素トランジスタＴｒにおいて、転送トランジスタ２２は、図３に示すように、基板１０１の表面側に設けられている。そして、図４，図５に示すように、転送トランジスタ２２は、フォトダイオード２１にて生成された信号電荷を、増幅トランジスタ２３のゲートへ電気信号として出力するように構成されている。具体的には、転送トランジスタ２２は、転送線２６からゲートに転送信号が与えられることによって、フォトダイオード２１において蓄積された信号電荷を、フローティング・ディフュージョンＦＤに転送する。フローティング・ディフュージョンＦＤにおいては、電荷から電圧に変換されて、増幅トランジスタ２３のゲートへ電気信号として入力される。
【００５９】
ここで、転送トランジスタ２２においては、図３に示すように、転送ゲート電極２２ＴＧが、ゲート絶縁膜２２ｚを介して基板１０１の表面に設けられている。転送トランジスタ２２において、転送ゲート電極２２ＴＧは、基板１０１の表面に設けられたフローティング・ディフュージョンＦＤ（フローティング・ディフュージョン）に隣接するように設けられている。ここでは、転送ゲート電極２２ＴＧは、フォトダイオード２１からフローティング・ディフュージョンＦＤへ信号電荷を転送する転送トランジスタ２２のチャネル形成領域上において、ゲート絶縁膜２２ｚを介するように設けられている。
【００６０】
本実施形態においては、上記の他に、転送ゲート電極２２ＴＧは、図３，図４に示すように、フォトダイオード２１の上方を被覆するように設けられている。すなわち、転送ゲート電極２２ＴＧは、基板１０１の表面上において、ゲート絶縁膜２２ｚを介在して、転送トランジスタ２２のチャネル形成領域の上方から、フォトダイオード２１の上方まで延在するように設けられている。
【００６１】
（ｂ−２）増幅トランジスタ２３
画素トランジスタＴｒにおいて、増幅トランジスタ２３は、図３に示すように、基板１０１の表面側に設けられている。そして、図４，図５に示すように、増幅トランジスタ２３は、フローティング・ディフュージョンＦＤにおいて、電荷から電圧へ変換された電気信号を増幅して出力するように構成されている。具体的には、増幅トランジスタ２３は、ゲートが、フローティング・ディフュージョンＦＤに接続されている。また、増幅トランジスタ２３は、ドレインが電源供給線Ｖｄｄに接続され、ソースが選択トランジスタ２４に接続されている。増幅トランジスタ２３は、選択トランジスタ２４がオン状態になるように選択されたときには、定電流源（図示なし）から定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタ２３では、選択トランジスタ２４に選択信号が供給されることによって、フローティング・ディフュージョンＦＤにおいて、電荷から電圧へ変換された電気信号が増幅される。
【００６２】
ここで、増幅トランジスタ２３においては、図３に示すように、ゲート電極２５Ｇが、ゲート絶縁膜２５ｚを介して基板１０１の表面に設けられている。この増幅トランジスタ２３は、図３，図４に示すように、基板１０１の表面に設けられた選択トランジスタ２４およびリセットトランジスタ２５の間に設けられている。
【００６３】
（ｂ−３）選択トランジスタ２４
画素トランジスタＴｒにおいて、選択トランジスタ２４は、図３に示すように、基板１０１の表面側に設けられている。そして、図４，図５に示すように、選択トランジスタ２４は、選択信号が入力された際に、増幅トランジスタ２３によって出力された電気信号を、垂直信号線２７へ出力するように構成されている。具体的には、図５に示すように、選択トランジスタ２４は、選択信号が供給されるアドレス線２８にゲートが接続されている。そして、選択トランジスタ２４は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタ２３によって増幅された出力信号を、垂直信号線２７に出力する。
【００６４】
ここで、選択トランジスタ２４においては、図３に示すように、ゲート電極２４Ｇが、ゲート絶縁膜２４ｚを介して基板１０１の表面に設けられている。この選択トランジスタ２４は、図３，図４に示すように、基板１０１の表面に設けられた増幅トランジスタ２３に隣接するように設けられている。
【００６５】
（ｂ−４）リセットトランジスタ２５
画素トランジスタＴｒにおいて、リセットトランジスタ２５は、図３に示すように、基板１０１の表面側に設けられている。そして、図４，図５に示すように、リセットトランジスタ２５は、増幅トランジスタ２３のゲート電位をリセットするように構成されている。具体的には、リセットトランジスタ２５は、図５に示すように、リセット信号が供給されるリセット線２９にゲートが接続されている。また、リセットトランジスタ２５は、ドレインが電源供給線Ｖｄｄに接続され、ソースがフローティング・ディフュージョンＦＤに接続されている。そして、リセットトランジスタ２５は、リセット線２９からリセット信号がゲートに供給された際に、フローティング・ディフュージョンＦＤを介して、増幅トランジスタ２３のゲート電位を、電源電圧にリセットする。
【００６６】
ここで、リセットトランジスタ２５においては、図３に示すように、ゲート電極２５Ｇが、ゲート絶縁膜２５ｚを介して基板１０１の表面に設けられている。このリセットトランジスタ２５は、図３，図４に示すように、基板１０１の表面に設けられた増幅トランジスタ２３に隣接するように設けられている。
【００６７】
（ｃ）その他
この他に、図３に示すように、基板１０１の裏面側においては、カラーフィルタＣＦやマイクロレンズＭＬが、画素Ｐに対応して設けられている。カラーフィルタＣＦは、たとえば、ベイヤー配列で各色のフィルタ層が配置されている。
【００６８】
また、図示を省略しているが、基板１０１の表面においては、上記の画素トランジスタＴｒを被覆するように、配線層（図示なし）が設けられている。この配線層においては、各素子に電気的に接続された配線が絶縁層内に形成されている。各配線は、図５にて示した、転送線２６，アドレス線２８，垂直信号線２７，リセット線２９などの配線として機能するように積層して形成されている。
【００６９】
（２）製造方法
上記の固体撮像装置１を製造する製造方法の要部について説明する。
【００７０】
図６〜図９は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【００７１】
ここで、図６〜図９は、図３と同様に、断面を示しており、図６〜図９に示す各工程を順次経て、図３等に示した固体撮像装置１について製造をする。
【００７２】
（２−１）ｐ型半導体領域１０１ｐａ，１０１ｐｂ等の形成
まず、図６に示すように、ｐ型半導体領域１０１ｐａ，１０１ｐｂ等の形成を実施する。
【００７３】
ここでは、たとえば、ｎ型のシリコン半導体基板を、基板１０１として準備した後に、その基板１０１に、ｐ型半導体領域１０１ｐａ，１０１ｐｂ，ｎ型電荷蓄積領域１０１ｎａを形成する。
【００７４】
たとえば、下記に示すような不純物濃度の範囲になるように、各領域１０１ｐａ，１０１ｐｂ，１０１ｎａについて形成する。具体的には、不純物をイオン注入することで、各領域１０１ｐａ，１０１ｐｂ，１０１ｎａを形成する。
【００７５】
・ｐ型半導体領域１０１ｐａ，１０１ｐｂについて
不純物濃度：１×１０１６〜１×１０１８ｃｍ−３（好ましくは、５×１０１６〜５×１０１７ｃｍ−３）
【００７６】
・ｎ型電荷蓄積領域１０１ｎａについて
不純物濃度：１×１０１５〜１×１０１７ｃｍ−３（好ましくは、５×１０１５〜５×１０１６ｃｍ−３）
【００７７】
（２−２）フォトダイオード２１の形成
つぎに、図７に示すように、ｎ型電荷蓄積領域１０１ｎｂ，ｐ型半導体領域１０１ｐｃを設けることで、フォトダイオード２１を形成する。
【００７８】
ここでは、ｎ型電荷蓄積領域１０１ｎａにおいて、表面側の浅い部分に、ｎ型電荷蓄積領域１０１ｎｂを設ける。そして、さらに、ｎ型電荷蓄積領域１０１ｎｂにおいて、表面側の浅い部分に、ｐ型半導体領域１０１ｐｃを設ける。
【００７９】
たとえば、下記に示すような不純物濃度の範囲になるように、各領域１０１ｎｂ，１０１ｐｃについて形成する。具体的には、不純物をイオン注入することで、各領域１０１ｐａ，１０１ｐｂ，１０１ｎａを形成する。
【００８０】
・ｎ型電荷蓄積領域１０１ｎｂについて
不純物濃度：１×１０１６〜１×１０１８ｃｍ−３（好ましくは、５×１０１６〜５×１０１７ｃｍ−３）
【００８１】
・ｐ型半導体領域１０１ｐｃについて
不純物濃度：１×１０１７〜１×１０１９ｃｍ−３（好ましくは、５×１０１７〜５×１０１８ｃｍ−３）
【００８２】
（２−３）絶縁膜２０ｚとポリシリコン膜２０Ｓとの形成
つぎに、図８に示すように、絶縁膜２０ｚとポリシリコン膜２０Ｓとの形成を行う。
【００８３】
ここでは、基板１０１の表面にシリコン酸化膜の絶縁膜２０ｚを形成後、ポリシリコン膜２０Ｓを成膜する。絶縁膜２０ｚおよびポリシリコン膜２０Ｓについては、画素トランジスタＴｒを構成する各トランジスタ２２，２３，２４，２５のゲートを形成する領域を被覆するように形成を行う。
【００８４】
具体的には、基板１０１の表面について熱酸化処理を実施することで、シリコン酸化膜の絶縁膜２０ｚを形成する。そして、たとえば、ＣＶＤ法によって、ポリシリコン膜２０Ｓを成膜する。
【００８５】
（２−４）画素トランジスタＴｒの形成
つぎに、図９に示すように、画素トランジスタＴｒを構成する各トランジスタ２２，２３，２４，２５について形成する。
【００８６】
ここでは、ポリシリコン膜２０Ｓ（図８参照）についてパターン加工することで、各トランジスタ２２，２３，２４，２５のゲートを形成する。具体的には、各トランジスタ２２，２３，２４，２５のゲートのパターンに対応するように、フォトリソグラフィ技術によって、レジストパターン（図示なし）を、ポリシリコン膜２０Ｓの上に設ける。そして、そのレジストパターン（図示なし）をマスクとして、ポリシリコン膜２０Ｓについてエッチング処理を実施することで、ポリシリコン膜２０Ｓから、各トランジスタ２２，２３，２４，２５のゲートを形成する。
【００８７】
そして、各トランジスタ２２，２３，２４，２５のソース，ドレイン（フローティング・ディフュージョンＦＤを含む）を形成する。たとえば、下記に示すような不純物濃度の範囲になるように、各トランジスタ２２，２３，２４，２５のソース，ドレインについて形成する。
【００８８】
・各トランジスタ２２，２３，２４，２５のソース，ドレインについて
不純物濃度：１×１０１９ｃｍ−３以上
【００８９】
この後、配線層（図示なし）を設けた後に、その配線層の上面に、支持基板（図示なし）を貼り合わせる。そして、基板１０１を反転後、基板１０１について薄膜化処理を実施する。たとえば、ＣＭＰ処理を薄膜化処理として実施することで、基板１０１の一部を裏面側から除去する。
【００９０】
そして、図３に示したように、基板１０１の裏面側に、カラーフィルタ（図示なし）、オンチップレンズ（図示なし）を設ける。このようにすることで、裏面照射型のＣＭＯＳ型イメージセンサを完成させる。
【００９１】
（３）動作
上記の固体撮像装置１の動作について説明する。
【００９２】
図１０と図１１は、本発明にかかる実施形態１において、固体撮像装置の動作を示す図である。
【００９３】
ここで、図１０は、画素Ｐから信号を読み出す際に、各部へ供給するパルス信号を示すタイミングチャートである。図１０においては、「ＳＥＬ」が、選択トランジスタ２４のゲートへ入力する「選択信号」を示している。そして、「ＲＳＴ」が、リセットトランジスタ２５のゲートへ入力する「リセット信号」を示している。そして、「ＴＧ」が、転送トランジスタ２２のゲート（転送ゲート電極２２ＴＧ）へ入力する「転送信号」を示している。そして、図１０において、（Ａ）が「シャッタ期間」，（Ｂ）が「蓄積期間」，（Ｃ）が「リセット期間」，（Ｄ）がリセットレベル読出し期間，（Ｅ）が「転送期間」，（Ｆ）が「信号レベル読出し期間」を示している。
【００９４】
そして、図１１は、図１０の（Ａ）〜（Ｆ）の各期間において動作した各部（２１〜２４，ＦＤ等）のポテンシャル図を示している。
【００９５】
（Ａ）「シャッタ期間」について
固体撮像装置１を動作させる際には、まず、図１０に示すように、（Ａ）の「シャッタ期間」において、シャッタ動作を実施する。
【００９６】
この（Ａ）の「シャッタ期間」においては、図１０に示すように、選択トランジスタ２４がオフ状態の下で、リセットトランジスタ２５と転送トランジスタ２２とをオン状態にする。
【００９７】
これにより、図１１（Ａ）に示すように、基板１０１において、リセットトランジスタ２５と転送トランジスタ２２との部分のポテンシャルが変動し、シャッタ動作を実施される。
【００９８】
（Ｂ）「蓄積期間」について
つぎに、図１０に示すように、（Ｂ）の「蓄積期間」において、蓄積動作を実施する。
【００９９】
この（Ｂ）の「蓄積期間」においては、図１０に示すように、（Ａ）の「シャッタ期間」においてオン状態であったリセットトランジスタ２５および転送トランジスタ２２を、オフ状態にする。つまり、選択トランジスタ２４がオフ状態の下で、リセットトランジスタ２５と転送トランジスタ２２とのそれぞれがオフ状態になる。
【０１００】
これにより、図１１（Ｂ）に示すように、基板１０１において、リセットトランジスタ２５と転送トランジスタ２２との部分のポテンシャルが、（Ａ）「シャッタ期間」の場合から変動し、蓄積動作を実施される。すなわち、フォトダイオード２１に光が入射して信号電荷が生じ、ポテンシャル・ウェルに蓄積される（図１１（Ｂ）の斜線部分）。
【０１０１】
（Ｃ）「リセット期間」について
つぎに、図１０に示すように、（Ｃ）の「リセット期間」において、リセット動作を実施する。
【０１０２】
この（Ｃ）の「リセット期間」においては、図１０に示すように、（Ｂ）の「蓄積期間」においてオフ状態であった選択トランジスタ２４およびリセットトランジスタ２５を、オン状態にする。つまり、選択トランジスタ２４がオン状態の下で、リセットトランジスタ２５がオン状態になる一方で、転送トランジスタ２２は、オフ状態のまま保持される。
【０１０３】
これにより、図１１（Ｃ）に示すように、基板１０１において、リセットトランジスタ２５部分のポテンシャルが、（Ｂ）「蓄積期間」の場合から変動し、リセット動作が実施される。すなわち、リセットトランジスタ２５がオン状態になって、フローティング・ディフュージョンＦＤは、電源電圧Ｖｄｄにリセットされる。
【０１０４】
（Ｄ）「リセットレベル読出し期間」について
つぎに、図１０に示すように、（Ｄ）の「リセットレベル読出し期間」において、リセットレベルの読出し動作を実施する。
【０１０５】
この（Ｄ）の「リセットレベル読出し期間」においては、図１０に示すように、（Ｃ）の「リセット期間」においてオン状態であったリセットトランジスタ２５を、オフ状態にする。つまり、選択トランジスタ２４がオン状態の下で、リセットトランジスタ２５と転送トランジスタ２２とのそれぞれがオフ状態になる。
【０１０６】
これにより、図１１（Ｄ）に示すように、基板１０１において、リセットトランジスタ２５部分のポテンシャルが、（Ｃ）「リセット期間」の場合から変動する。そして、この期間に、リセットレベルの読出し動作が実施される。すなわち、リセットレベルに対応した電圧が、カラム回路１４へ読み出される。
【０１０７】
（Ｅ）「転送期間」について
つぎに、図１０に示すように、（Ｅ）の「転送期間」において、転送動作を実施する。
【０１０８】
この（Ｅ）の「転送期間」においては、図１０に示すように、（Ｄ）の「リセットレベル読み出し期間」においてオフ状態であった転送トランジスタ２２を、オン状態にする。つまり、選択トランジスタ２４がオン状態の下で、転送トランジスタ２２がオン状態になる一方で、リセットトランジスタ２５がオフ状態を保持する。
【０１０９】
これにより、図１１（Ｅ）に示すように、基板１０１において、転送トランジスタ２２部分のポテンシャルが、（Ｄ）「リセットレベル読出し期間」の場合から変動する。そして、この期間に、転送動作が実施される。すなわち、転送トランジスタ２２を導通状態にし、フォトダイオード２１において蓄積された信号電荷が、増幅トランジスタ２３のゲートへ転送される。
【０１１０】
（Ｆ）「信号レベル読出し期間」について
つぎに、図１０に示すように、（Ｆ）の「信号レベル読出し期間」において、信号レベルの読出し転送動作を実施する。
【０１１１】
この（Ｆ）の「信号レベル読出し期間」においては、図１０に示すように、（Ｅ）の「転送期間」においてオン状態であった転送トランジスタ２２を、オフ状態にする。つまり、選択トランジスタ２４がオン状態の下で、転送トランジスタ２２とリセットトランジスタ２５とがオフ状態となる。
【０１１２】
これにより、図１１（Ｆ）に示すように、基板１０１において、転送トランジスタ２２部分のポテンシャルが、（Ｅ）「転送期間」の場合から変動する。そして、この期間に、信号レベルの読出し転送動作が実施される。すなわち、転送トランジスタ２２を非導通状態にした後に、転送された信号電荷の量に応じた電圧を、カラム回路１４へ読み出す。
【０１１３】
カラム回路１４においては、先に読み出したリセットレベルと、後に読み出した信号レベルとの間で差分処理されて保持される。これにより、画素Ｐごとに設けられた各トランジスタのＶｔｈのバラツキ等によって発生する固定的なパターンノイズが、キャンセルされる。
【０１１４】
上記のように画素Ｐを駆動する動作は、各トランジスタ２２，２４，２５の各ゲートが、水平方向ｘに並ぶ複数の画素からなる行単位で接続されていることから、その行単位にて並ぶ複数の画素について同時に行われる。具体的には、上述した垂直駆動回路１３によって供給される選択信号によって、水平ライン（画素行）単位で垂直な方向に順次選択される。そして、タイミングジェネレータ１８から出力される各種タイミング信号によって各画素のトランジスタが制御される。これにより、各画素における出力信号が垂直信号線２７を通して画素列毎にカラム回路１４に読み出される。
【０１１５】
そして、カラム回路１４にて保持された信号が、水平駆動回路１５によって選択されて、外部出力回路１７へ順次出力される。
【０１１６】
本実施形態にて上記の（Ｂ）「蓄積期間」においては、転送トランジスタ２２の転送ゲート電極２２ＴＧに、負の固定電位（たとえば、−１Ｖ）が印加された状態にすることで、転送トランジスタ２２をオフ状態にする。このとき、フォトダイオード２１上に設けられた転送ゲート電極２２ＴＧにおいても、この負の固定電位（たとえば、−１Ｖ）が印加された状態になる。このため、正孔が、基板１０１の表面付近に蓄積されるので、暗電流の低減が実現できる。
【０１１７】
そして、上記の（Ｅ）「転送期間」においては、転送トランジスタ２２の転送ゲート電極２２ＴＧに、正の固定電位（たとえば、Ｖｄｄ＝３．３Ｖ）が印加された状態にすることで、転送トランジスタ２２をオン状態にする。このとき、フォトダイオード２１上に設けられた転送ゲート電極２２ＴＧにおいても、この正の固定電位（たとえば、Ｖｄｄ＝３．３Ｖ）が印加された状態になる。
【０１１８】
本実施形態においては、ゲート電極２２ＴＧに正の固定電位の転送信号が印加された場合に、フォトダイオード２１を構成する高濃度なｐ型半導体領域１０１ｐｃが、空乏化しない領域として存在するように構成されている（図３等を参照）。
よって、「転送期間」において、ｐ型半導体領域１０１ｐｃの電位が変動しないため、フォトダイオード２１部分のポテンシャルが、図１１（Ｆ）に示すように、転送トランジスタ２２部分のポテンシャルより低く保たれる。このことによって、転送効率が向上する効果を得ることができる。
【０１１９】
（４）まとめ
以上のように、本実施形態では、光を受光して信号電荷を生成するフォトダイオード２１が、基板１０１の画素領域ＰＡにおいて複数の画素Ｐに対応するように、複数設けられている。そして、フォトダイオード２１にて生成された信号電荷を電気信号として出力する画素トランジスタＴｒが、基板１０１の面に設けられている。この画素トランジスタＴｒは、基板１０１において、フォトダイオード２１が光を受光する裏面に対して反対側の表面に設けられている。また、画素トランジスタＴｒは、フォトダイオード２１にて生成された信号電荷を、ドレインに相当するフローティング・ディフュージョンＦＤへ転送する転送トランジスタ２２を含む。この転送トランジスタ２２は、ゲート電極２２ＴＧが、基板１０１の表面において、チャネル形成領域からフォトダイオード２１が形成された部分に渡って、ゲート絶縁膜２２ｚを介して延在するように形成されている。
【０１２０】
本実施形態では、転送トランジスタ２２のゲート電極２２ＴＧは、ポリシリコンを用いて形成されており、ｐ型またはｎ型のいずれかの不純物を含む。この転送トランジスタ２２のゲート電極２２ＴＧについては、基板１０１の表面にて、転送トランジスタ２２のゲート電極２２ＴＧを形成する領域を覆うようにポリシリコン膜２０Ｓを成膜後、パターン加工することで形成する（図８参照）
【０１２１】
転送トランジスタ２２のゲート電極２２ＴＧについては、上記したように、基板１０１の表面において、チャネル形成領域からフォトダイオード２１が形成された部分まで延在するようにパターン加工される。このため、このパターン加工の際に実施されるエッチング処理によるダメージを、フォトダイオード２１が、直接、受けることがない。よって、エッチング処理によるダメージに起因した暗電流や白点などの発生を抑制できるため、撮像画像の画像品質を向上させることができる。
【０１２２】
また、転送トランジスタ２２のゲート電極２２ＴＧの形成においては、特別に別の工程を追加する必要はないので、コストアップする不具合の発生を防止することができる。
【０１２３】
また、フォトダイオード２１において、基板１０１の表面側には、ｐ型半導体領域１０１ｐｃが、正孔蓄積層として設けられている。このため、フォトダイオード２１のキャリアを完全に転送するポテンシャルの設計が可能であるので、フォトダイオード２１の転送効率を効果的に向上させることができる。
【０１２４】
＜２．実施形態２＞
（１）装置構成など
図１２と図１３は、本発明にかかる実施形態２において、固体撮像装置の要部を示す図である。
【０１２５】
ここで、図１２は、図３と同様に、画素Ｐの断面を示している。そして、図１３は、図４と同様に、画素Ｐの上面を示している。
【０１２６】
図１２，図１３に示すように、本実施形態においては、転送トランジスタ２２を構成する転送ゲート電極２２ＴＧが、実施形態１の場合と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。
【０１２７】
転送ゲート電極２２ＴＧは、図１２，図１３に示すように、実施形態１と同様に、フォトダイオード２１の上方を被覆するように設けられている。すなわち、転送ゲート電極２２ＴＧは、基板１０１の表面上において、ゲート絶縁膜２２ｚを介在して、転送トランジスタ２２のチャネル形成領域の上方から、フォトダイオード２１の上方まで延在するように設けられている。
【０１２８】
しかし、本実施形態では、実施形態１と異なり、転送ゲート電極２２ＴＧは、ｎ型部２２Ｇｎとｐ型部２２Ｇｐとを含むように構成されている。
【０１２９】
転送ゲート電極２２ＴＧにおいて、ｎ型部２２Ｇｎは、ｎ型の不純物を含む部分であって、図１２，図１３に示すように、フローティング・ディフュージョンＦＤの側に位置するように設けられている。
【０１３０】
ここでは、ｎ型部２２Ｇｎは、図１２に示すように、基板１０１の表面において、フローティング・ディフュージョンＦＤと、高濃度なｐ型半導体領域１０１ｐｃとが設けられた部分の間に設けられている。
【０１３１】
転送ゲート電極２２ＴＧにおいて、ｐ型部２２Ｇｐは、ｐ型の不純物を含む部分であって、図１２，図１３に示すように、フォトダイオード２１の側に位置するように設けられている。
【０１３２】
ここでは、ｐ型部２２Ｇｐは、図１２に示すように、基板１０１の表面において、高濃度なｐ型半導体領域１０１ｐｃに対して、ゲート絶縁膜２２ｚを介して対面する部分を含むように形成されている。
【０１３３】
たとえば、下記に示すような不純物濃度の範囲になるように、各部２２Ｇｎ，２２Ｇｐについて形成することが好適である。たとえば、不純物をイオン注入することで、各部２２Ｇｎ，２２Ｇｐについて形成する。
【０１３４】
・ｎ型部２２Ｇｎについて
不純物濃度：１×１０１９ｃｍ−３以上（好ましくは、１×１０２０以上）
【０１３５】
・ｐ型部２２Ｇｐについて
不純物濃度：１×１０１９ｃｍ−３以上（好ましくは、１×１０２０以上）
【０１３６】
この他に、フォトダイオード２１においては、基板１０１の表面側に設けたｐ型半導体領域１０１ｐｃが、実施形態１の場合よりも、低い不純物濃度になることが好適である。
【０１３７】
たとえば、下記に示すような不純物濃度の範囲になるように、フォトダイオード２１のｐ型半導体領域１０１ｐｃについて形成することが好適である。
【０１３８】
・ｐ型半導体領域１０１ｐｃについて
不純物濃度：５×１０１６〜５×１０１８ｃｍ−３（好ましくは、１×１０１７〜１×１０１８ｃｍ−３）
【０１３９】
（２）製造方法
上記の固体撮像装置を製造する製造方法の要部について説明する。
【０１４０】
図１４，図１５は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【０１４１】
ここで、図１４，図１５は、図１２と同様に、断面を示しており、図１４，図１５に示す各工程を順次経て、図１２等に示した固体撮像装置について製造をする。
【０１４２】
実施形態１に示したように、ｐ型半導体領域１０１ｐａ，１０１ｐｂ等の形成，フォトダイオード２１の形成，絶縁膜２０ｚとポリシリコン膜２０Ｓとの形成を実施する。
【０１４３】
この後、図１４に示すように、ｎ型部２２Ｇｎとｐ型部２２Ｇｐとをポリシリコン膜２０Ｓに形成する。
【０１４４】
ここでは、ポリシリコン膜２０Ｓのうち、転送ゲート電極２２ＴＧのｐ型部２２Ｇｐを形成する部分以外の部分を、ｎ型部２２Ｇｎとして形成する。つまり、転送トランジスタ２２を構成する転送ゲート電極２２ＴＧのｎ型部２２Ｇｎと、その他のトランジスタ２３，２４，２５の各ゲートを形成する部分については、ｎ型の不純物を含むように、ポリシリコン膜２０Ｓを形成する。
【０１４５】
そして、ポリシリコン膜２０Ｓのうち、転送ゲート電極２２ＴＧのｐ型部２２Ｇｐを形成する部分に、ｐ型の不純物が含まれるように、ポリシリコン膜２０Ｓを形成する。
【０１４６】
（２−４）画素トランジスタＴｒの形成
つぎに、図１５に示すように、画素トランジスタＴｒを構成する各トランジスタ２２，２３，２４，２５について形成する。
【０１４７】
ここでは、ポリシリコン膜２０Ｓ（図８参照）についてパターン加工することで、各トランジスタ２２，２３，２４，２５のゲートを形成する。そして、各トランジスタ２２，２３，２４，２５のソース，ドレイン（フローティング・ディフュージョンＦＤを含む）を形成する。
【０１４８】
たとえば、実施形態１の場合と同様な不純物濃度の範囲になるように、各トランジスタ２２，２３，２４，２５のソース，ドレインについて形成する。
【０１４９】
この後、実施形態１の場合と同様に、配線層（図示なし）を設けた後に、その配線層の上面に、支持基板（図示なし）を貼り合わせる。そして、基板１０１を反転後、基板１０１について薄膜化処理を実施する。たとえば、ＣＭＰ処理を薄膜化処理として実施することで、基板１０１の一部を裏面側から除去する。
【０１５０】
そして、図１２に示したように、基板１０１の裏面側に、カラーフィルタ（図示なし）、オンチップレンズ（図示なし）を設ける。このようにすることで、裏面照射型のＣＭＯＳ型イメージセンサを完成させる。
【０１５１】
なお、上記では、転送トランジスタ２２以外の各トランジスタ２３，２４，２５のゲートについて、ｎ型不純物を含むポリシリコンを用いたが、これに限定されない。ｐ型不純物を含むポリシリコン等を用いた形成しても良い。
【０１５２】
（３）動作
上記の固体撮像装置の動作について説明する。
【０１５３】
本実施形態では、実施形態１の場合と同様に、（Ａ）「シャッタ期間」，（Ｂ）「蓄積期間」，（Ｃ）「リセット期間」，（Ｄ）リセットレベル読出し期間，（Ｅ）「転送期間」，（Ｆ）「信号レベル読出し期間」のそれぞれを順次実施する（図１０，図１１参照）。
【０１５４】
本実施形態においては、図１２等に示したように、実施形態１と異なり、転送ゲート電極２２ＴＧは、ｎ型部２２Ｇｎとｐ型部２２Ｇｐとを含むように構成されている。
このため、転送ゲート電極２２ＴＧのｐ型部２２Ｇｐおよびフォトダイオード２１の間においては、転送ゲート電極２２ＴＧに印加される電位に関わらずに、常に、ＰＮ接合のビルトインポテンシャル（Φｂｉ）分の電位差が生ずる。つまり、転送ゲート電極２２ＴＧのｐ型部２２Ｇｐにおいては、Φｂｉ分の負のバイアスが印加された状態になる。
よって、フォトダイオード２１のｎ型電荷蓄積領域１０１ｎｂを、基板１０１の表面から、より浅い領域に形成出来るので、転送効率が向上する効果を得ることができる。
【０１５５】
（４）まとめ
以上のように、本実施形態では、実施形態１と同様に、転送トランジスタ２２は、ゲート電極２２ＴＧが、基板１０１の表面において、チャネル形成領域からフォトダイオード２１が形成された部分に渡って、ゲート絶縁膜２２ｚを介して延在するように形成されている。このため、本実施形態では、ゲート電極２２ＴＧへのパターン加工の際に実施されるエッチング処理によるダメージを、フォトダイオード２１が、直接、受けることがなく、暗電流や白点などの発生を抑制できる。
【０１５６】
そして、さらに、本実施形態では、転送ゲート電極２２ＴＧは、ｎ型部２２Ｇｎとｐ型部２２Ｇｐとを含むように構成されているので、上記したように、転送効率が向上する等の効果を得ることができる。
【０１５７】
したがって、本実施形態では、撮像画像の画像品質を向上させることができる。
【０１５８】
＜３．実施形態３＞
（１）装置構成
図１６は、本発明にかかる実施形態３において、固体撮像装置の要部を示す図である。
【０１５９】
ここで、図１６は、図１２と同様に、画素Ｐの断面を示している。
【０１６０】
図１６に示すように、本実施形態においては、図１２と比較して判るように、フォトダイオード２１の構成が、実施形態２と異なる。この点を除き、本実施形態は、実施形態２と同様である。このため、重複する部分については、記載を省略する。
【０１６１】
図１６に示すように、本実施形態では、フォトダイオード２１は、実施形態２で設けられていたｐ型半導体領域１０１ｐｃが、基板１０１の表面側に形成されていない。
【０１６２】
このため、転送ゲート電極２２ＴＧにおいて、ｐ型部２２Ｇｐは、フォトダイオード２１のｎ型電荷蓄積領域１０１ｎｂに、ゲート絶縁膜２２ｚを介して対面するように形成されている。つまり、本実施形態では、ｐ型部２２Ｇｐは、同じ導電型の半導体領域を介在せずに、フォトダイオード２１のｎ型電荷蓄積領域１０１ｎｂに対面するように設けられている。
【０１６３】
（２）動作
上記の固体撮像装置の動作について説明する。
【０１６４】
本実施形態では、実施形態２の場合と同様に、（Ａ）「シャッタ期間」，（Ｂ）「蓄積期間」，（Ｃ）「リセット期間」，（Ｄ）リセットレベル読出し期間，（Ｅ）「転送期間」，（Ｆ）「信号レベル読出し期間」のそれぞれを順次実施する（図１０，図１１参照）。
【０１６５】
本実施形態においては、図１６に示したように、実施形態２と異なり、ｐ型部２２Ｇｐは、フォトダイオード２１のｎ型電荷蓄積領域１０１ｎｂに、ゲート絶縁膜２２ｚを介して対面するように形成されている。
このとき、ｐ型部２２Ｇｐには、たとえば、Φｂｉ分の負のバイアスが印加された状態になる。
よって、実施形態２と比較して、フォトダイオード２１のｎ型電荷蓄積領域１０１ｎｂを、基板１０１の表面から、より浅い領域に形成出来るので、転送効率が向上する効果を得ることができると同時に、ｐ型半導体領域１０１ｐｃを形成する工程を省略することが出来る。
【０１６６】
（４）まとめ
以上のように、本実施形態では、実施形態２と同様に、転送トランジスタ２２のゲート電極２２ＴＧが、基板１０１の表面で、チャネル形成領域からフォトダイオード２１の形成部分に渡って、ゲート絶縁膜２２ｚを介して延在するように形成されている。このため、本実施形態では、ゲート電極２２ＴＧへのパターン加工の際に実施されるエッチング処理によるダメージを、フォトダイオード２１が、直接、受けることがなく、暗電流や白点などの発生を抑制できる。
【０１６７】
そして、さらに、本実施形態では、転送ゲート電極２２ＴＧは、ｎ型部２２Ｇｎとｐ型部２２Ｇｐとを含むように構成されているので、上記したように、転送効率が向上する等の効果を得ることができる。
【０１６８】
したがって、本実施形態では、撮像画像の画像品質を向上させることができる。
【０１６９】
＜４．実施形態４＞
（１）動作
図１７は、本発明にかかる実施形態４において、固体撮像装置の動作を示す図である。
【０１７０】
図１７に示すように、本実施形態においては、図１０と比較して判るように、動作が実施形態２と異なる。この点を除き、本実施形態は、実施形態２と同様である。このため、重複する部分については、記載を省略する。
【０１７１】
上述の図１７は、図１０と同様に、固体撮像装置の動作を示す図であって、画素Ｐから信号を読み出す際に、各部へ供給するパルス信号を示すタイミングチャートである。図１７においては、「ＳＥＬ」が、選択トランジスタ２４のゲートへ入力する「選択信号」を示している。そして、「ＲＳＴ」が、リセットトランジスタ２５のゲートへ入力する「リセット信号」を示している。そして、「ＴＧ（Ｎ）」が、転送トランジスタ２２のｎ型部２２Ｇｎへ入力する「転送信号」を示している。そして、「ＴＧ（Ｐ）」が、転送トランジスタ２２のｐ型部２２Ｇｐへ入力する「制御信号」を示している。
【０１７２】
そして、図１７においては、図１０と同様に、（Ａ）が「シャッタ期間」，（Ｂ）が「蓄積期間」，（Ｃ）が「リセット期間」，（Ｄ）がリセットレベル読出し期間，（Ｅ）が「転送期間」，（Ｆ）が「信号レベル読出し期間」を示している。
【０１７３】
選択信号ＳＥＬは、図１７に示すように、図１０に示す場合と同様に、各期間（Ａ）〜（Ｆ）において、選択トランジスタ２４のゲートへ入力する。そして、リセット信号ＲＳＴについても、図１７に示すように、図１０に示す場合と同様に、各期間（Ａ）〜（Ｆ）において、リセットトランジスタ２５のゲートへ入力する。
【０１７４】
転送信号ＴＧ（Ｎ）については、図１０に示す転送信号ＴＧと同様に、転送トランジスタ２２のｎ型部２２Ｇｎへ入力する。
【０１７５】
そして、転送信号ＴＧ（Ｐ）については、負の固定電位（たとえば、−１Ｖ）を、転送トランジスタ２２のｐ型部２２Ｇｐへ入力する。
【０１７６】
上記のように、本実施形態では、図１２に示す実施形態２の固体撮像装置を、図１７に示す動作で駆動させる。
【０１７７】
ここでは、図１７に示したように、実施形態２と異なり、各期間（Ａ）〜（Ｆ）において、負の固定電位（たとえば、−１Ｖ）を、転送トランジスタ２２のｐ型部２２Ｇｐへ入力する。
このように、転送トランジスタ２２のｐ型部２２Ｇｐとｎ型部２２Ｇｎとのそれぞれに導通をとり、それぞれに異なる電位を与えるように構成している。このため、本実施形態においては、フォトダイオード２１のキャリアを完全転送するポテンシャル設計の自由度を向上させることができる。
【０１７８】
（２）まとめ
以上のように、本実施形態では、実施形態２と同様、転送トランジスタ２２のゲート電極２２ＴＧが、基板１０１の表面で、チャネル形成領域からフォトダイオード２１の形成部分に渡って、ゲート絶縁膜２２ｚを介して延在するように形成されている。このため、本実施形態では、このパターン加工の際に実施されるエッチング処理によるダメージを、フォトダイオード２１が、直接、受けることがなく、暗電流や白点などの発生を抑制できる。
【０１７９】
そして、さらに、本実施形態では、転送トランジスタ２２のｐ型部２２Ｇｐとｎ型部２２Ｇｎとのそれぞれに異なる電位を与えるように構成しているので、ポテンシャル設計の自由度を向上させることができる。
【０１８０】
したがって、本実施形態では、撮像画像の画像品質を向上させることができる。
【０１８１】
（３）変形例
上記の実施形態４では、図１２に示す実施形態２の固体撮像装置について、図１７に示す動作で駆動させる場合に関して説明したが、図１６に示す実施形態３の固体撮像装置について、図１７に示す動作で駆動させてもよい。
【０１８２】
この変形例では、図１７に示したように、実施形態３と異なり、各期間（Ａ）〜（Ｆ）において、負の固定電位（たとえば、−１Ｖ）を、転送トランジスタ２２のｐ型部２２Ｇｐへ入力する。このため、本変形例においても、上記と同様な効果を奏することができる。
【０１８３】
この他に、図１８に示すように、固体撮像装置を駆動させても良い。具体的には、転送トランジスタ２２のｐ型部２２Ｇｐへ入力する制御信号ＴＧ（Ｐ）については、転送期間（Ａ）および（Ｅ）において、その他の期間（Ｂ〜Ｄ，Ｆ）と異なる負の電位（たとえば、−２Ｖ）を入力してもよい。
【０１８４】
この変形例においては、上記の実施形態４よりも、フォトダイオード２１部分のポテンシャルと転送トランジスタ２２部分のポテンシャルの差分を大きく出来るため、更に転送効率が向上する効果を得ることが出来る。
【０１８５】
＜５．その他＞
本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
【０１８６】
上記の実施形態では、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとの４種を、画素トランジスタとして設ける場合について説明したが、これに限定されない。たとえば、転送トランジスタと増幅トランジスタとリセットトランジスタとの３種を、画素トランジスタとして設ける場合に適用しても良い。
【０１８７】
上記の実施形態では、１つのフォトダイオードに対して、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとのそれぞれを１つずつ設ける場合について説明したが、これに限定されない。たとえば、複数のフォトダイオードに対して、増幅トランジスタと選択トランジスタとリセットトランジスタをのそれぞれを１つずつ設ける場合に適用しても良い。
【０１８８】
また、上記の実施形態においては、カメラに本発明を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本発明を適用しても良い。
【０１８９】
なお、上記の実施形態において、固体撮像装置１は、本発明の固体撮像装置に相当する。また、上記の実施形態において、フォトダイオード２１は、本発明の光電変換部に相当する。また、上記の実施形態において、転送トランジスタ２２は、本発明の転送トランジスタに相当する。また、上記の実施形態において、転送ゲート電極２２ＴＧは、本発明のゲート電極に相当する。また、上記の実施形態において、ゲート絶縁膜２２zは、本発明のゲート絶縁膜に相当する。また、上記の実施形態において、基板１０１は、本発明の半導体基板に相当する。また、上記の実施形態において、ｎ型電荷蓄積領域１０１ｎａ，１０１ｎｂは、本発明の第２不純物領域に相当する。また、上記の実施形態において、ｐ型半導体領域１０１ｐａは、本発明の第１不純物領域に相当する。また、上記の実施形態において、ｐ型半導体領域１０１ｐｃは、本発明の第３不純物領域に相当する。また、上記の実施形態において、フローティング・ディフュージョンＦＤは、本発明のフローティング・ディフュージョンに相当する。また、上記の実施形態において、画素Ｐは、本発明の画素に相当する。また、上記の実施形態において、画素領域ＰＡは、本発明の画素領域に相当する。また、上記の実施形態において、画素トランジスタＴｒは、本発明の画素トランジスタに相当する。
【符号の説明】
【０１９０】
１：固体撮像装置、１３：垂直駆動回路、１４：カラム回路、１５：水平駆動回路、１７：外部出力回路、１７ａ：ＡＧＣ回路、１７ｂ：ＡＤＣ回路、１８：タイミングジェネレータ、１９：シャッター駆動回路、２０Ｓ：ポリシリコン膜、２０ｚ：絶縁膜、２１：フォトダイオード、２２：転送トランジスタ、２２Ｇｎ：ｎ型部、２２Ｇｐ：ｐ型部、２２ＴＧ：転送ゲート電極、２３：増幅トランジスタ、２４：選択トランジスタ、２５：リセットトランジスタ、２６：転送線、２７：垂直信号線、２８：アドレス線、２９：リセット線、４０：カメラ、４２：光学系、４３：制御部、４４：信号処理回路、１０１：基板、１０１ｎａ，１０１ｎｂ：ｎ型電荷蓄積領域、１０１ｐａ，１０１ｐｂ，１０１ｐｃ：ｐ型半導体領域、ＣＦ：カラーフィルタ、ＦＤ：フローティング・ディフュージョン、ＪＳ：受光面、ＭＬ：マイクロレンズ、Ｐ：画素、ＰＡ：画素領域、ＰＳ：撮像面、ＳＡ：周辺領域、Ｔｒ：画素トランジスタ、ｘ：水平方向、ｙ：垂直方向
【図１】
0005531580.tif 000002
【図２】
0005531580.tif 000003
【図３】
0005531580.tif 000004
【図４】
0005531580.tif 000005
【図５】
0005531580.tif 000006
【図６】
0005531580.tif 000007
【図７】
0005531580.tif 000008
【図８】
0005531580.tif 000009
【図９】
0005531580.tif 000010
【図１０】
0005531580.tif 000011
【図１１】
0005531580.tif 000012
【図１２】
0005531580.tif 000013
【図１３】
0005531580.tif 000014
【図１４】
0005531580.tif 000015
【図１５】
0005531580.tif 000016
【図１６】
0005531580.tif 000017
【図１７】
0005531580.tif 000018
【図１８】
0005531580.tif 000019