(57)【特許請求の範囲】
【請求項１】
基板上に絶縁体膜を形成し、前記絶縁体膜上に密着層を積層し、前記密着層上に下部電極を形成することにより、前記基板と、前記基板上に形成された前記絶縁体膜と、前記絶縁体膜上に前記密着層を介して形成された前記下部電極を有する支持体を得る工程と、チタン酸鉛（ＰＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）、第３成分添加チタン酸ジルコン酸鉛（３成分系ＰＺＴ）、ランタン添加チタン酸ジルコン酸鉛（ＰＬＺＴ）及び第４成分及びランタン添加チタン酸ジルコン酸鉛（４成分系ＰＬＺＴ）からなる群より選ばれた１種の誘電体薄膜を形成するための薄膜形成前駆体溶液を前記下部電極上に塗布して乾燥し、塗膜を形成する工程と、前記塗膜が形成された基板を焼成することにより誘電体薄膜を形成する工程と、前記誘電体薄膜上に上部電極を形成する工程とを含む薄膜キャパシタの製造方法において、
前記支持体は、前記下部電極中の平均結晶粒径が１００ｎｍ以下であり、かつ（１１１）面、（００１）面又は（１１０）面に優先配向し、
前記下部電極の残留応力が−２０００〜−１００ＭＰａであり、
前記下部電極の厚さが５０〜６００ｎｍであり、
前記下部電極を形成した後に３００℃よりも高い温度のアニール処理を行わずに、前記前駆体溶液を前記下部電極上に塗布し、
前記乾燥は室温〜４５０℃の範囲内の所定の温度で行い、
前記焼成は前記乾燥温度よりも高い４５０〜８００℃の範囲内の所定の温度で行い、
前記塗布から焼成までの工程は前記塗布から焼成までの工程を１回又は２回以上行うか或いは前記塗布から乾燥までの工程を２回以上行った後、焼成を１回行い、
初回の焼成後に形成される誘電体薄膜の厚さは２０〜２７０ｎｍにすることを特徴とする薄膜キャパシタの製造方法。
【請求項２】
下部電極の厚さと初回の焼成後に形成される誘電体薄膜の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）を０．１０〜１５．０の範囲とする請求項１記載の薄膜キャパシタの製造方法。
【請求項３】
請求項１又は２記載の製造方法により得られた薄膜キャパシタを備えた電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタを製造する方法に関する。更に詳しくは、薄膜キャパシタの製造工程において発生するヒロック（hillock）を抑制し、これに起因するリーク電流密度の上昇及び絶縁耐圧の低下を防止することにより、これらの諸特性に優れた薄膜キャパシタを製造する方法に関するものである。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＲＦ回路等の電子デバイスには、コンデンサとしての役割を担うキャパシタを備えるが、近年のデバイスの小型化や高集積化への要望に伴い、キャパシタのデバイス内に占め得る面積も一層狭くなりつつある。キャパシタは、上部電極及び下部電極とこの両電極間に誘電体層が挟持された基本構造を有し、キャパシタが持つ静電容量は、誘電体層の比誘電率と電極の表面積に比例し、一方、両電極間距離、即ち誘電体層等の厚さに反比例する。誘電体層の厚さを制限するには限界があるため、限られた占有面積において高い静電容量を確保するためには、誘電体層に比誘電率がより高い誘電体材料を用いることが必要とされる。
【０００３】
このため、従来のＳｉＯ2、Ｓｉ3Ｎ4等を用いた低誘電率の材料に代わり、チタン酸ストロンチウム（ＳｒＴｉＯ3）、チタン酸バリウムストロンチウム（以下、「ＢＳＴ」という）、チタン酸鉛（以下、「ＰＴ」という）、チタン酸ジルコン酸鉛（以下、「ＰＺＴ」という）、第３成分添加チタン酸ジルコン酸鉛（以下、「３成分系ＰＺＴ」という）、ランタン添加チタン酸ジルコン酸鉛（以下、「ＰＬＺＴ」という）等のペロブスカイト型酸化物から形成される誘電体薄膜が注目されている。また、誘電体薄膜を形成する方法としては、真空蒸着法、スパッタリング法、レーザーアブレーション法等の物理的気相成長法、ＣＶＤ（Chemical Vapor Deposition）法等の化学的気相成長法の他に、ゾルゲル法等の化学溶液法が用いられる（例えば、特許文献１参照。）。特にゾルゲル法は、ＣＶＤ法やスパッタリング法等に比べ、真空プロセスを必要としないため、製造コストも低く、広い面積の基板上に形成することも容易であるという利点がある。しかも、誘電体薄膜の形成に用いる溶液材料中の組成を変えることによって、膜中の組成を理論的比率にすることが容易で、かつ極めて薄い誘電体薄膜が得られるため、大容量の薄膜キャパシタを形成する方法として期待されている。
【０００４】
薄膜キャパシタは、次に示すような一般的な製造方法により製造される。先ず、図１に示すように、ＳｉＯ2膜等の絶縁体膜１２を有する基板１１上に密着層１３を形成する。次に、この密着層１３上にＰｔ等の貴金属を原料とした下部電極１４を形成する。次いで、形成した下部電極１４上に誘電体薄膜１６の形成を行うが、上記ゾルゲル法による誘電体薄膜１６の形成では、先ず、薄膜の形成に用いる溶液材料の調製が行われる。そして、調製した薄膜形成用の溶液材料を下部電極１４上に塗布して乾燥し、塗膜を形成した後、この塗膜を有する基板１１を焼成して塗膜を結晶化し、誘電体薄膜１６を形成する。形成された誘電体薄膜１６上には、下部電極１４と同様の材料を用いて上部電極１７が形成される。
【０００５】
上記薄膜キャパシタの各製造工程の中で、特に、製造後の薄膜キャパシタに備わる諸特性に最も影響を及ぼすと考えられているのが誘電体薄膜の成膜プロセスであり、薄膜形成用の溶液材料や焼成温度等の成膜条件についての改良が盛んに試みられている。例えば、溶液材料の調製工程における不均一な生成反応、加水分解反応又は縮合反応等が原因となって、成膜後のＰＺＴ薄膜の膜質や残留分極等の電気特性が不十分となることがある。このような不具合を解消するために、ゾルゲル溶液、即ち薄膜形成用の溶液材料の調製過程で起きる複雑な反応を解明し、調製工程の処理条件を改善することによって、優れた膜質及び電気特性を示す強誘電体膜の形成が可能な強誘電体膜の形成方法が開示されている（例えば、特許文献２参照。）。この形成方法では、ダブルアルコキシドの加水分解と縮合反応を行って金属酸化物（ダブルアルコキシド）の高分子化を促進させるという従来のゾルゲル溶液の調製方法において、新規な調製工程を確立することで、反応を均一に行わせ、金属酸化物（ダブルアルコキシド）の高分子化を良好に促進させるというものである。また、この特許文献２には、特に薄膜キャパシタのリーク電流特性を向上させる手段として、このゾルゲル溶液の調製の際に、ランタン、ニオブ、鉄のような第４の金属元素を更に添加する方法が開示されている。
【０００６】
また、Ｐｂ1-XＬａX（ＺｒYＴｉ1-Y）1-X/4Ｏ3（式中、０≦Ｘ＜１、０≦Ｙ≦１）で表される鉛含有化合物からなる強誘電体薄膜における、上記構成金属の同族元素を除く金属不純物の総含有量を１ｐｐｍ未満にすることによって、５Ｖ印加時のリーク電流密度が１０-8Ａ／ｃｍ2未満を達成した超高純度強誘電体薄膜が開示されている（例えば、特許文献３参照。）。
【０００７】
また、誘電体薄膜の成膜プロセスでは、塗膜の結晶化のための焼成を８００℃近い高温にて行うが、この高温焼成によって、膜の急激な収縮や下部電極の劣化により、誘電体薄膜に微細な亀裂や気泡が発生し、薄膜キャパシタにおけるリーク電流特性、絶縁耐圧特性の低下を招くことがある。更に、このような高温による熱処理を行うと、誘電体薄膜と下部電極との界面（下部電極側）にヒロックと呼ばれる下部電極の厚さと同程度の半球状の突起が発生する不具合が生じることも知られている。ヒロックは下部電極の表面が局所的に盛り上がることによって生じる突起であるが、このヒロックも上記誘電体薄膜に生じる亀裂や気泡と同様に、リーク電流特性、絶縁耐圧特性を低下させる原因となっている。ヒロックが発生すると、その発生箇所における誘電体薄膜の膜厚が他の部分に比べて極端に薄くなる。その結果、キャパシタを形成した際に上部電極及び下部電極間のリーク電流も大きくなり、絶縁耐圧も低下する。
【０００８】
ところで、薄膜キャパシタの製造方法では、誘電体薄膜の成膜プロセス以外においても、密着層と下部電極の密着性を向上させるため、密着層を形成する際、或いは下部電極を形成した後、薄膜形成用の溶液材料を塗布する前に所定温度によるアニール処理が行われる（例えば、特許文献４参照。）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭６０−２３６４０４号公報（６ページの右上欄１０行目〜左下欄３行目）
【特許文献２】特開平７−２５２６６４号公報（段落［００２１］、段落［００２７］〜段落［００２９］）
【特許文献３】特許２８９１３０４号公報（請求項１）
【特許文献４】特開２００８−２２７１１５号公報（段落［００２４］、段落［００２７］）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記従来の特許文献２，３に示された技術は、いずれも誘電体薄膜の成膜プロセスに着目したものであって、その際に用いられる溶液材料又はその調製工程を改善するという手段による。
【００１１】
一方、本発明者らは、薄膜キャパシタの諸特性、特にリーク電流特性及び絶縁耐圧特性を向上させるため、これらを低下させる原因となるヒロックの発生要因について検討した。その結果、ヒロックの発生要因が、上述した下部電極形成後のアニール処理等、誘電体薄膜の成膜プロセス以外の他のプロセスにも存在することを知見し、本発明に至った。
【００１２】
本発明の目的は、誘電体薄膜の成膜プロセス以外にも存在するヒロックの発生要因を解明し、その際の条件を制御することでヒロックを抑制し、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタを製造する方法を提供することにある。
【００１３】
本発明の別の目的は、ヒロックの発生が少なく、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタ及び該薄膜キャパシタを備えた電子デバイスを提供することにある。
【課題を解決するための手段】
【００１４】
本発明の第１の観点は、基板上に絶縁体膜を形成し、絶縁体膜上に密着層を積層し、密着層上に下部電極を形成することにより、基板と、基板上に形成された絶縁体膜と、絶縁体膜上に密着層を介して形成された下部電極を有する支持体を得る工程と、チタン酸鉛（ＰＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）、第３成分添加チタン酸ジルコン酸鉛（３成分系ＰＺＴ）、ランタン添加チタン酸ジルコン酸鉛（ＰＬＺＴ）及び第４成分及びランタン添加チタン酸ジルコン酸鉛（４成分系ＰＬＺＴ）からなる群より選ばれた１種の誘電体薄膜を形成するための薄膜形成前駆体溶液を下部電極上に塗布して乾燥し、塗膜を形成する工程と、塗膜が形成された基板を焼成することにより誘電体薄膜を形成する工程と、誘電体薄膜上に上部電極を形成する工程とを含む薄膜キャパシタの製造方法において、支持体は、下部電極中の平均結晶粒径が１００ｎｍ以下であり、かつ（１１１）面、（００１）面又は（１１０）面に優先配向し、下部電極の残留応力が−２０００〜−１００ＭＰａであり、下部電極の厚さが５０〜６００ｎｍであり、下部電極を形成した後に３００℃よりも高い温度のアニール処理を行わずに、前駆体溶液を下部電極上に塗布し、乾燥は室温〜４５０℃の範囲内の所定の温度で行い、焼成は乾燥温度よりも高い４５０〜８００℃の範囲内の所定の温度で行い、塗布から焼成までの工程は塗布から焼成までの工程を１回又は２回以上行うか或いは塗布から乾燥までの工程を２回以上行った後、焼成を１回行い、初回の焼成後に形成される誘電体薄膜の厚さは２０〜２７０ｎｍにすることを特徴とする。
【００１５】
本発明の第２の観点は、第１の観点に基づく発明であって、更に下部電極の厚さと初回の焼成後に形成される誘電体薄膜の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）を０．１０〜１５．０の範囲とすることを特徴とする。
【００１７】
本発明の第３の観点は、第１又は２の観点の製造方法により得られた薄膜キャパシタを備えた電子デバイスである。
【発明の効果】
【００１８】
本発明の第１の観点の製造方法では、支持体は、下部電極中の平均結晶粒径が１００ｎｍ以下であり、かつ（１１１）面、（００１）面又は（１１０）面に優先配向し、下部電極の残留応力が−２０００〜−１００ＭＰａであり、下部電極の厚さが５０〜６００ｎｍであり、下部電極を形成した後に３００℃よりも高い温度のアニール処理を行わずに、薄膜形成前駆体溶液を下部電極上に塗布し、乾燥は室温〜４５０℃の範囲内の所定の温度で行い、焼成は乾燥温度よりも高い４５０〜８００℃の範囲内の所定の温度で行い、塗布から焼成までの工程は塗布から焼成までの工程を１回又は２回以上行うか或いは塗布から乾燥までの工程を２回以上行った後、焼成を１回行い、初回の焼成後に形成される誘電体薄膜の厚さは２０〜２７０ｎｍにする。これにより、ヒロックの発生を抑制し、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタを製造することができる。
【００２０】
本発明の第３の観点の電子デバイスは、本発明の製造方法により得られたリーク電流特性及び絶縁耐圧特性に優れた長寿命の薄膜キャパシタを備えるため、デバイスとしての長寿命化が図れる。
【図面の簡単な説明】
【００２１】
【図１】本発明実施形態の薄膜キャパシタの断面構成図である。
【発明を実施するための形態】
【００２２】
次に本発明を実施するための形態を図面に基づいて説明する。
【００２３】
本発明の薄膜キャパシタの製造方法では、先ず、図１に示すように基板１１上に絶縁体膜１２を形成する。基板１１としては、Ｓｉ基板等が挙げられ、絶縁体膜１２には、例えばこのＳｉ基板表面に酸化性ガス雰囲気下、ドライ酸化又はウェット酸化を施すことにより形成された熱酸化膜（ＳｉＯ2）等が挙げられる。
【００２４】
次に、上記絶縁体膜１２上に密着層１３を積層する。密着層１３としては、Ｔｉ、Ｔａ等の酸化親和性が高い金属薄膜又はそれらの酸化物を用いることができる。通常、この密着層１３は、上記Ｔｉ等の金属薄膜をスパッタリング法等により成膜した後、密着性を高めるために６００〜８００℃で１〜６０分間熱処理することにより、金属酸化物の状態にしておく。密着層１３の厚さは、１０〜５０ｎｍの範囲が好ましい。なお、密着層１３は、後述の下部電極１４とその下層との接着が十分であれば、特に設けなくてもよい。
【００２５】
次いで、上記密着層１３上に下部電極１４を形成する。下部電極１４の形成には、熱処理による酸化反応を起こしにくいＰｔ、Ｒｕ又はＩｒ等の貴金属材料が好適に用いられ、スパッタリング法、真空蒸着法等の気相成長法や、電極用ペーストを用いたスクリーン印刷法、スプレー法又は液滴吐出法等の種々の方法によって形成することができる。本発明の製造方法では、成膜後の良好な表面平滑性を得る理由から、スパッタリング法が好ましい。下部電極１４の厚さは、キャパシタを搭載するデバイスの種類によっても異なるが、５０〜６００ｎｍとするのが好ましい。下限値未満では膜が島状に形成されてしまい、平面方向に連続的な膜を得るのが難しく、上限値を越えると、材料コストの面から好ましくない。
【００２６】
以上の工程によって得られる基板１１と、基板１１上に形成された絶縁体膜１２と、絶縁体膜１２上に密着層１３を介して形成された下部電極１４とを有する支持体２０は、具体的にはＰｔ／Ｔｉ／ＳｉＯ2／Ｓｉ、Ｐｔ／ＴｉＯ2／ＳｉＯ2／Ｓｉ、Ｐｔ／ＩｒＯ／Ｉｒ／ＳｉＯ2／Ｓｉ、Ｐｔ／ＴｉＮ／ＳｉＯ2／Ｓｉ、Ｐｔ／Ｔａ／ＳｉＯ2／Ｓｉ、Ｐｔ／Ｉｒ／ＳｉＯ2／Ｓｉの積層構造の例に示される。本発明の薄膜キャパシタの製造方法において、この支持体２０は、下部電極１４中の平均結晶粒径が、１００ｎｍ以下の範囲であることが好ましい。それは下部電極１４における良好な表面平滑性を得るためである。ここで、本明細書中、平均結晶粒径は、走査型顕微鏡（ＳＥＭ）により観察し、測定される値である。また、（１１１）面、（００１）面又は（１１０）面に優先配向する結晶配向性を有するのが好ましい。結晶配向性は、成膜温度や成膜速度等の成膜条件を最適化することによって、所望の面に優先配向させることができる。また、ヒロックの発生を抑制するために、下部電極１４の残留応力が−２０００〜−１００ＭＰａであるものが好ましい。下部電極１４の残留応力は、上記結晶配向性と同様、成膜条件を最適化することによって、上記範囲内に調整することができる。
【００２７】
上記下部電極１４の形成に続いて、この下部電極１４上に誘電体薄膜１６を形成する。形成する誘電体薄膜１６は、チタン酸鉛（ＰＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）、第３成分添加チタン酸ジルコン酸鉛（３成分系ＰＺＴ）、ランタン添加チタン酸ジルコン酸鉛（ＰＬＺＴ）及び第４成分及びランタン添加チタン酸ジルコン酸鉛（４成分系ＰＬＺＴ）からなる群より選ばれた１種の誘電体薄膜１６である。誘電体薄膜１６を形成するために、先ず、上記下部電極１４上に薄膜形成前駆体溶液の塗布を行うが、本発明の製造方法では、下部電極１４の形成後、３００℃よりも高い温度のアニール処理を行わずに、下部電極１４上に前駆体溶液を塗布する。通常、下部電極１４を形成した後は、上述のように、密着層１３と下部電極１４との密着性を向上させる目的で、或いは後述する誘電体薄膜１６を形成する際の焼成時に発生する亀裂を抑制するため、下部電極１４の残留応力を低減させる目的で、所定の温度によりアニール処理を行う。しかしながら、ここでのアニール処理は、下部電極１４の表面が剥き出しの状態であって上からの押さえ付け効果が皆無であることから、ヒロックの発生を促進させる原因になると考えられる。そのため、本発明では、後述の誘電体薄膜１６の成膜プロセスにおける焼成時において、ここでのアニール処理を兼ねるという手法により、ヒロックの発生を抑制している。ここでのアニール処理において、ヒロックの発生を促進させる処理温度は３００℃よりも高い温度である。
【００２８】
本発明で使用する薄膜形成前駆体溶液は、特に限定されないが、例えば、次の方法によって調製された前駆体溶液を好適に用いることができる。先ず、チタン酸鉛（ＰＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）、第３成分添加チタン酸ジルコン酸鉛（３成分系ＰＺＴ）、ランタン添加チタン酸ジルコン酸鉛（ＰＬＺＴ）又は第４成分及びランタン添加チタン酸ジルコン酸鉛（４成分系ＰＬＺＴ）の中から、目的とする誘電体薄膜１６の種類にあわせ、鉛、ランタン、チタン又はジルコニウムの有機金属化合物を有機溶媒に溶解して混合溶液を得る。有機溶媒としては低級アルコール類、β−ジケトン類、ケトン酸類、ケトエステル類、オキシ酸類、オキシ酸エステル類等を使用することができる。次に、混合溶液中の総金属原子数１モルに対して、好ましくは０．２〜３モルのβ−ジケトン類、ケトン酸類、ケトエステル類、オキシ酸類、高級カルボン酸類、アミン類の内の一つを安定化剤として、その溶液中に添加する。このようにしてＰＴ、ＰＺＴ、ＰＬＺＴ等の薄膜を形成するための前駆体溶液が得られる。
【００２９】
このように調製された薄膜形成前駆体溶液の下部電極１４上への塗布については、スピンコーティング法、ディップコーティング法又はスプレーコーティング法等の従来からの塗布法を好適に用いることができるが、膜厚の調整が容易であることから、スピンコーティング法が特に好ましい。
【００３０】
上記薄膜形成前駆体溶液を下部電極１４上に塗布した後、これを乾燥し、塗膜を形成する。次いで、塗膜が形成された基板１１を焼成することにより誘電体薄膜１６を形成する。乾燥は、大気圧雰囲気下、室温〜４５０℃の範囲内の所定の温度で行う。乾燥の際の所定の温度が上限値を越えると、膜密度の面において不具合を生じる。また、焼成は乾燥温度よりも高い４５０〜８００℃の範囲内の所定の温度で行う。焼成温度が下限値未満では、形成される誘電体薄膜１６の結晶化が不十分になる。一方、焼成温度が上限値を越えると、電極を劣化させる不具合が生じる。このうち、好ましい焼成温度は、６００〜７５０℃の範囲内の所定の温度である。また、焼成温度までの昇温速度は５０〜８００℃／分の範囲内とするのが好ましく、焼成温度での保持時間は１〜１２０分の範囲内が好ましい。焼成後に形成される誘電体薄膜１６の総厚は、好ましくは１００〜６００ｎｍである。
【００３１】
下部電極１４上に上記所望の厚さの誘電体薄膜１６を形成するに際し、本発明では、次の第１〜第３の実施の形態のいずれかにより形成する。第１の実施の形態は、上記塗布から焼成までの工程を１回で行って形成する方法である。この形態では、第２及び第３の実施の形態と比較して、工程を短縮できるという利点がある。第２の実施の形態は、上記塗布から焼成までの工程を２回以上行って形成する方法である。この形態では、第１及び第３の実施の形態と比較して、誘電体薄膜１６の表面に発生する亀裂を抑制することができる。第３の実施の形態は、上記塗布から乾燥までの工程を２回以上行った後、焼成を１回行い形成する方法である。この形態では、第１の実施の形態と比較して、より厚い膜を形成しやすいという利点がある。また、高温による焼成を１回のみ行うため、生産コストの面で優れる。
【００３２】
上記いずれの形態においても、初回の焼成後に形成される誘電体薄膜の厚さは２０〜６００ｎｍの範囲内になるように形成する。このように、初回の焼成によって形成される誘電体薄膜１６の厚さをある程度厚みのある厚さに形成することによって、比較的硬質の材料で形成される誘電体薄膜１６による下部電極１４の押さえ付け効果により、ヒロックの発生を抑制することができる。初回の焼成後に形成される誘電体薄膜１６の厚さが２０ｎｍ未満では、ヒロックの発生を抑制する効果が十分に得られない。一方、上限値を越えると、最終的に得られる誘電体薄膜１６の厚さが厚くなり、静電容量低下のため、デバイスの小型化又は高集積化が不十分となる。
【００３３】
上記範囲のうち、塗布から焼成までの工程を１回で行って誘電体薄膜１６を形成する第１の実施の形態、及び塗布から乾燥までの工程を２回以上行った後、焼成を１回行って誘電体薄膜１６を形成する第３の実施の形態では、初回の焼成後に形成される誘電体薄膜１６の厚さは、上述した誘電体薄膜１６の総厚の好ましい範囲に等しく、１００〜６００ｎｍの範囲内とするのが好ましい。一方、塗布から焼成までの工程を２回以上行って形成する第２の実施の形態では、最終的に得られる誘電体薄膜１６の厚さを考慮して、初回の焼成後に形成される誘電体薄膜１６の厚さは２０〜３００ｎｍの範囲内にするのが好ましい。
【００３４】
更に、下部電極１４の厚さと初回の焼成後に形成される誘電体薄膜１６の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）を０．１０〜１５．０の範囲とするのが好ましい。厚さの比をこの範囲にすれば、上記誘電体薄膜１６による下部電極１４の押さえ付け効果により、ヒロックの発生を十分に抑制することができる。このうち、焼成を１回のみ行う第１及び第３の実施の形態では、下部電極１４の厚さと初回の焼成後に形成される誘電体薄膜１６の厚さの比は、下部電極１４の厚さと誘電体薄膜１６の総厚の比（下部電極の厚さ／誘電体薄膜の厚さ）に等しく、０．５０〜６．０の範囲とするのが特に好ましい。一方、焼成を２回以上行って形成する第２の実施の形態では、０．５０〜１０．０の範囲とするのが特に好ましい。
【００３５】
上記誘電体薄膜１６の形成に続いて、誘電体薄膜１６上に上部電極１７を形成し、薄膜キャパシタ１０を得ることができる。この上部電極１７も、上記下部電極１４の形成に用いた貴金属材料が好適に用いられ、上記種々の方法によって形成することができるが、成膜後の良好な表面平滑性を得る理由から、スパッタリング法により形成するのが好ましい。
【００３６】
以上の工程により製造された薄膜キャパシタ１０は、下部電極１４に発生するヒロックは１平方ミリメートル当り好ましくは２０００個以下、更に好ましくは１０００個以下に抑えられる。これにより、上部電極１７及び下部電極１４間に生じる短絡を防止できると同時にリーク電流特性、絶縁耐圧特性の低下も阻止することができる。なお、上述した薄膜キャパシタ１０の構成は、薄膜キャパシタの基本的な構造を示すものであり、この例に示す構成に限定されるものではない。
【００３７】
本発明の製造方法により得られた薄膜キャパシタ１０は、リーク電流特性及び絶縁耐圧特性に優れ、ＤＲＡＭ、ＦｅＲＡＭ、ＲＦ回路、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ又はＬＣノイズフィルタ素子等の電子デバイスに好適に用いることができる。そして、この薄膜キャパシタ１０を備える電子デバイスは、長寿命である点で優れる。
【実施例】
【００３８】
次に本発明の実施例を比較例とともに詳しく説明する。
【００３９】
＜実施例１＞
先ず、図１に示すように、基板１１上に絶縁体膜１２を形成した。具体的には、厚さ５００μｍのＳｉ基板を酸化性ガスの乾燥した雰囲気下、熱処理することにより、厚さ５００ｎｍのＳｉＯ2膜を形成した。次に、上記ＳｉＯ2膜上に、スパッタリング法により金属Ｔｉ膜を成膜し、７００℃の温度で１分間熱処理することにより、厚さ３０ｎｍの密着層１３を形成した。
【００４０】
次に、Ｐｔを貴金属材料として用い、スパッタリング法により、上記密着層１３上に厚さ１００ｎｍの下部電極１４を形成した。下部電極１４における結晶配向性は（１１１）面に優先配向するように形成した。また、下部電極１４中の平均結晶粒径は４０ｎｍとなるように調整した。これにより、基板１１と、基板１１上に形成された絶縁体膜１２と、絶縁体膜１２上に密着層１３を介して形成された下部電極１４とから構成される支持体２０を得た。
【００４１】
続いて、薄膜形成前駆体溶液を調製した。具体的には、先ず、有機溶媒として十分に脱水処理した２−メトキシエタノールを用意し、これにＰｂ及びＬａの酢酸塩を溶解させ、共沸蒸留により結晶水を除去した。そして、得られた溶液にＺｒテトラブトキシド、Ｔｉイソプロポキシドを添加して溶解させ、更にこの溶液を安定化させるため、溶液中の全アルコキシドに対し、モル比で２倍となる量のアセチルアセトンを加えた。これにより、組成が、モル比で１０７：３：５２：４８（Ｐｄ、Ｌａ、Ｚｒ、Ｔｉ）であり、濃度が金属酸化物換算で１０質量％の薄膜形成前駆体溶液を得た。
【００４２】
この薄膜形成前駆体溶液を、上記得られた支持体２０、即ち下部電極１４上に、アニール処理を行わずに、スピンコーティング法により塗布し、３５０℃で５分間維持して乾燥し塗膜を形成した。更に、塗膜が形成された基板１１を、昇温速度６００℃／分で７００℃まで昇温させ、この温度（焼成温度）で５分間維持することにより、ＰＬＺＴ（１０７／３／５２／４８）の誘電体薄膜１６を形成した。なお、上記薄膜形成前駆体溶液の塗布から焼成までの工程は初回を含めて計６回繰り返し行い、初回の焼成後の厚さは５０ｎｍとし、２回目以降の各回の焼成後の厚さはそれぞれ５０ｎｍとし、総厚は３００ｎｍとした。
【００４３】
次いで、形成した誘電体薄膜１６上に、メタルマスクを用いて厚さ１００ｎｍ、約２５０×２５０μｍ角のＰｔ上部電極１７をスパッタリング法にて形成することにより、薄膜キャパシタ１０を得た。この薄膜キャパシタを実施例１とした。
【００４４】
＜実施例２＞
厚さが２００ｎｍであり、残留応力が次の表１に示す値の下部電極上に、誘電体薄膜を形成したこと以外は実施例１と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例２とした。
【００４５】
＜実施例３＞
厚さが３００ｎｍであり、平均結晶粒径及び残留応力が次の表１に示す値の下部電極上に、誘電体薄膜を形成したこと以外は実施例１と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例３とした。
【００４６】
＜実施例４＞
厚さが５００ｎｍであり、平均結晶粒径及び残留応力が次の表１に示す値の下部電極上に、誘電体薄膜を形成したこと以外は実施例１と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例４とした。
【００４７】
＜実施例５＞
残留応力が、次の表１に示す値であり、結晶配向性が（００１）面に優先配向する下部電極上に、誘電体薄膜を形成したこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例５とした。
【００４８】
＜実施例６＞
平均結晶粒径及び残留応力が次の表１に示す値であり、結晶配向性が（１１０）面に優先配向する下部電極上に、誘電体薄膜を形成したこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例６とした。
【００４９】
＜実施例７＞
初回の焼成後の誘電体薄膜の厚さを３０ｎｍとし、総厚を２８０ｎｍとしたこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例７とした。
【００５０】
＜実施例８＞
薄膜形成前駆体溶液の塗布から焼成までの工程を１回で行い、初回の焼成後の誘電体薄膜の厚さ、即ち総厚を２７０ｎｍとしたこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例８とした。
【００５１】
＜比較例１＞
下部電極を形成した後、薄膜形成前駆体溶液を塗布する前に７００℃で１分間アニール処理を行ったこと、また、平均結晶粒径及び残留応力が次の表１に示す値の下部電極上に、誘電体薄膜を形成したこと以外は実施例２と同様に薄膜キャパシタを得た。この薄膜キャパシタを比較例１とした。
【００５２】
＜比較例２＞
初回の焼成後の誘電体薄膜の厚さを１０ｎｍ、総厚を３１０ｎｍとし、薄膜形成前駆体溶液の塗布から焼成までの工程を初回を含めて計７回繰り返し行ったこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを比較例２とした。
【００５３】
＜比較例３＞
初回の焼成後の誘電体薄膜の厚さを６ｎｍ、総厚を３０６ｎｍとし、薄膜形成前駆体溶液の塗布から焼成までの工程を初回を含めて計７回繰り返し行ったこと以外は実施例１と同様に薄膜キャパシタを得た。この薄膜キャパシタを比較例３とした。
【００５４】
＜比較例４＞
初回の焼成後の誘電体薄膜の厚さを２５ｎｍ、総厚を３２５ｎｍとし、薄膜形成前駆体溶液の塗布から焼成までの工程を初回を含めて計７回繰り返し行ったこと以外は実施例４と同様に薄膜キャパシタを得た。この薄膜キャパシタを比較例４とした。
【００５５】
＜比較試験及び評価＞
実施例１〜８及び比較例１〜４で得られた支持体又は薄膜キャパシタについて、次の項目における評価を行った。これらの結果を以下の表１に示す。
【００５６】
(1) 膜厚及び膜厚比：下部電極及び初回の焼成後の誘電体薄膜の厚さを走査型顕微鏡（ＳＥＭ）により計測し、これらの値から、下部電極の厚さと初回の焼成後の誘電体薄膜の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）を算出した。
【００５７】
(2) 平均結晶粒径：下部電極を走査型顕微鏡（ＳＥＭ）により観察し、算出した平均値を下部電極の平均結晶粒径とした。
【００５８】
(3) 結晶配向性：下部電極について、Ｘ線回折装置によりＸ線パターンを得て、結晶配向性を評価した。
【００５９】
(4) 残留応力：Ｘ線回折装置を用いた並傾法により、薄膜形成前駆体溶液を塗布する前の下部電極について、その残留応力を算出した。このとき、Ｐｔの物性値としてヤング率１６８０００ＭＰａ、ポアソン比０．３８を用いた。
【００６０】
(5) ヒロック数：薄膜キャパシタの上部電極及び誘電体薄膜をエッチングによって除去した下部電極の表面について、光学顕微鏡により任意の１００μｍ×１００μｍ角の範囲に観察されたヒロックの個数を測定し、１平方ミリメートル当りの個数に換算した。
【００６１】
(6) リーク電流密度及び絶縁耐圧：薄膜キャパシタの下部電極と上部電極間に、直流電圧を印加し、Ｉ−Ｖ特性を評価した。具体的には、電流電圧測定装置（ケースレー社製  型式名：２３６ ＳＭＵ）を用い、温度２３℃にて印加電圧を５Ｖとしたときのリーク電流密度を測定した。また、同装置を用い、温度２３℃にて０．５Ｖ単位で上昇させ、リーク電流密度が１Ａ／ｃｍ2超える１つ手前の電圧の値を、薄膜キャパシタの絶縁耐圧とした。
【００６２】
【表１】
0005531853.tif 000002
表１から明らかなように、実施例１〜６と比較例１〜４を比較すると、下部電極を形成した後にアニール処理を行わずに、前駆体溶液を塗布し、初回の焼成後に形成される誘電体薄膜の厚さを５０ｎｍとした、実施例１〜６では、下部電極に発生するヒロックの数が極めて少なく、リーク電流密度、絶縁耐圧の評価において十分に優れた結果が得られた。
【００６３】
一方、比較例１では、組成物を塗布する前に既に下部電極にはある程度ヒロックが存在していたため、実施例１〜６に比べて、リーク電流密度、絶縁耐圧の評価が大きく低下した。
【００６４】
また、初回の焼成後に形成される誘電体薄膜の厚さが２０ｎｍに満たず、下部電極の厚さと初回の焼成後の誘電体薄膜の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）が、１５．０を超える比較例２〜４では、実施例１〜８と比べて、誘電体薄膜によるヒロック抑制効果が不十分となり、ヒロックが多く発生し、リーク電流密度、絶縁耐圧の評価ともに大きく低下した。
【００６５】
また、実施例１〜８及び比較例２〜４を比較すると、下部電極の残留応力が負に大きい場合、下部電極の厚さと初回の焼成後の誘電体薄膜の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）が１５．０を超えると、ヒロック抑制効果が不十分になりやすいことが確認された。
【符号の説明】
【００６６】
１０   薄膜キャパシタ
１１   基板
１２   絶縁体膜
１３   密着層
１４   下部電極
１６   誘電体薄膜
１７   上部電極
２０   支持体
【図１】
0005531853.tif 000003