(57)【特許請求の範囲】
【請求項１】
入力電圧が印加される入力端と、
第１出力端と、
前記入力電圧の電圧レベルを変換して前記第１出力端に出力するメインチャージポンプ回路と、
前記メインチャージポンプ回路の動作を制御する制御回路と
を具備し、
前記メインチャージポンプ回路は、前記入力端と前記第１出力端との間に直列に接続されるように設けられた複数のメイントランジスタを含み、
前記制御回路は、
一端で前記入力端に接続され、他端で第２出力端に接続され、前記入力電圧の電圧レベルを変換して前記第２出力端に出力するサブチャージポンプ回路と、
前記第２出力端と、前記複数のメイントランジスタのうちの少なくとも一つのゲートとの間を導通させるか否かを切り替えるレベルシフト回路と
を備え、
前記サブチャージポンプ回路は、
前記入力端と前記第２出力端との間に直列に接続されるように設けられた複数のサブトランジスタと、
サブ電圧変換コンデンサと
を備え、
前記サブ電圧変換コンデンサの一端は、前記複数のサブトランジスタのうちで隣接する２つのサブトランジスタ間に接続されており、
前記複数のメイントランジスタの段数と、前記複数のサブトランジスタとの段数は同じであり、
前記各メイントランジスタのゲートは、同じ段に設けられた前記各サブトランジスタのゲートと短絡されている
電圧変換回路。
【請求項２】
請求項１に記載された電圧変換回路であって、
前記サブチャージポンプ回路は、更に、サブ平滑コンデンサを備え、
前記サブ平滑コンデンサの一端は、前記第２出力端に接続されている
電圧変換回路。
【請求項３】
請求項１又は２に記載された電圧変換回路であって、
前記メインチャージポンプ回路は、更に、メイン電圧変換コンデンサを備え、
前記メイン電圧変換コンデンサの一端は、前記複数のメイントランジスタのうちで隣接する２つのメイントランジスタ間に接続されている
電圧変換回路。
【請求項４】
請求項３に記載された電圧変換回路であって、
前記メインチャージポンプ回路は、更に、メイン平滑コンデンサを備え、
前記メイン平滑コンデンサの一端は、前記第１出力端に接続されている
電圧変換回路。
【請求項５】
請求項１乃至４の何れかに記載された電圧変換回路であって、
前記複数のメイントランジスタの各々は、ＰＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである
電圧変換回路。
【請求項６】
請求項１乃至４の何れかに記載された電圧変換回路であって、
前記複数のメイントランジスタの各々は、ＮＭＯＳトランジスタである
電圧変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換回路、及び電圧変換方法に関する。
【背景技術】
【０００２】
入力電圧の電圧レベルを変換し、出力電圧として出力する、電圧変換回路が知られている。
【０００３】
そのような電圧変換回路の一例として、特許文献１（特開２００５−１２９８１５）に、チャージポンプ回路が開示されている。図１は、特許文献１に記載されたチャージポンプ回路２００を示す回路図である。このチャージポンプ回路２００は、正電圧生成回路２１０と負電圧生成回路２２０とを有している。正電圧生成回路２１０では、入力端子１０１と接地端子１０２間に、トランジスタＴ３１、コンデンサＣ３１、及びトランジスタＴ３２が直列に接続されている。入力端子１０１と、コンデンサＣ３１とトランジスタＴ３２の直列接続点との間に、トランジスタＴ３３が接続されている。トランジスタＴ３１及びコンデンサＣ３１の直列接続点と正極出力端子１０３との間に、トランジスタＴ３４が接続されている。また、正極出力端子１０３と接地端子１０２との間に、コンデンサＣ３２が接続されている。トランジスタＴ３１及びＴ３４は、それぞれ、ＰＭＯＳトランジスタである。
【０００４】
このチャージポンプ回路２００において、トランジスタＴ３１、Ｔ３２がオン状態に制御され、トランジスタＴ３３、Ｔ３４がオフ状態に制御されたとき、コンデンサＣ３１が充電される。次に、トランジスタＴ３１、Ｔ３２がオフ状態に制御され、トランジスタＴ３３、Ｔ３４がオン状態に制御されたとき、コンデンサＣ３１が放電する。その結果、コンデンサＣ３２が、コンデンサＣ３１に充電された電圧に電源電圧ＶＤＤが重畳された電圧で、充電される。コンデンサＣ３１の充電及び放電が交互に繰り返されることにより、コンデンサＣ３２に電荷が蓄積され、正極出力端子１０３に電源電圧ＶＤＤの２倍の正電圧＋２ＶＤＤが出力される。
【０００５】
図２は、特許文献１に開示されたチャージポンプ回路２００の動作を示すタイミングチャートである。図２には、各トランジスタのゲート電位の時間変化が示されている。尚、図２において、入力端子１０１には、電源電圧として３ｖが供給される。入力端子１０１と正極出力端子１０３との間に直列に接続された２つのトランジスタ（トランジスタＴ３１及びトランジスタＴ３４）に着目する。トランジスタＴ３１のゲート電位Ｖｇ３１と、トランジスタＴ３４のゲート電位Ｖｇ３４とは、それぞれ、０ｖと６ｖとの間で切り替えられている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１２９８１５
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１に示されるチャージポンプ回路２００において、トランジスタＴ３１のソースには、最大で＋２ＶＤＤ（＋６Ｖ）の電圧が加えられる。トランジスタＴ３１のゲートしきい値電圧がＶｔと記載される。トランジスタＴ３１をオフ状態になるように制御するためには、トランジスタＴ３１のゲートに、「＋２ＶＤＤ−│Ｖｔ│」以上の電圧を印加しなければならない。Ｖｔは通常ＶＤＤよりも低いので、トランジスタＴ３１をオフ状態にするためには、電源電圧ＶＤＤ（３Ｖ）よりも高い電圧が必要である。そのため、図２に示されるタイミングチャートでは、トランジスタＴ３１のゲート電位Ｖｇ３１が、０Ｖと６Ｖとの間で切り替えられている。トランジスタＴ３４についても、同様である。
【０００８】
特許文献１には、どのような構成によってトランジスタＴ３１及びＴ３４のゲート電位が制御されるのかについては、記載されていない。但し、正極出力端子１０３には、＋２ＶＤＤの電圧が出力される。従って、この正極出力端子１０３に出力された電圧を利用して、トランジスタＴ３１及びＴ３４のゲートを制御することが考えられる。
【０００９】
そこで、本発明者は、図３に示されるような電圧変換回路を考えた。この電圧変換回路１００では、２つのレベルシフト回路（１０５−１、１０５−２）が追加されている。その他の点については、図１に示したチャージポンプ回路２００における正電圧生成回路２１０と同じであるものとする。
【００１０】
図３に示される電圧変換回路１００において、トランジスタＴ３１は、レベルシフト回路１０５−１によって制御される。トランジスタＴ３４は、レベルシフト回路１０５−２によって制御される。レベルシフト回路１０５−１は、出力端子１０３に出力される出力電圧＋２ＶＤＤを電源としている。レベルシフト回路１０５−１は、制御信号Ａの論理レベルにより、トランジスタＴ３１のゲートの接続先を切り替えるように構成されている。また、レベルシフト回路１０５−２も、レベルシフト回路１０５−１と同様に、出力電圧を電源としている。レベルシフト回路１０５−２は、制御信号Ｂの論理レベルにより、トランジスタＴ３４のゲートの接続先を切り替える。
【００１１】
図４は、電圧変換回路１００の動作方法を示すタイミングチャートである。図４に示されるように、制御信号Ａがロウレベル（０Ｖ）である場合、レベルシフト回路１０５−１は、トランジスタＴ３１のゲートをグランドに接続する。その結果、トランジスタＴ３１のゲート電圧Ｖｇ３１は０Ｖになり、トランジスタＴ３１はオン状態となる。一方、制御信号Ａとしてハイレベル（３Ｖ）の信号が供給された場合、レベルシフト回路１０５−１は、トランジスタＴ３１のゲートを出力端子１０３と導通させる。このとき、理想的には、出力端子１０３から、入力電圧（３Ｖ）の２倍の電圧（６Ｖ）が、トランジスタＴ３１のゲートに供給される。すなわち、理想的には、ゲート電圧Ｖｇ３１は、６Ｖになる。そして、トランジスタＴ３１はオフ状態になる。しかしながら、実際には、レベルシフト回路１０５−１においては、スイッチング時に、出力端子１０３とグランドとの間を流れる貫通電流が生じる。その結果、出力端子１０３に蓄えられた電荷が失われ、出力端子１０３における出力電圧が所望する値（６Ｖ）よりも低くなってしまう。従って、ゲート電圧Ｖｇ３１の実際の電圧は、６Ｖよりも低くなっている。レベルシフト回路１０５−２においても、スイッチング時に貫通電流が発生する。その結果、出力電圧が低下してしまう。
【００１２】
すなわち、トランジスタＴ３１及びＴ３４を制御するために出力端１０３に出力される出力電圧を用いた場合、貫通電流によって出力電圧が変動し、所望する出力電圧が得られない、という問題点があった。
【課題を解決するための手段】
【００１３】
本発明に係る電圧変換回路は、入力電圧が印加される入力端と、第１出力端と、前記入力電圧の電圧レベルを変換して前記第１出力端に出力する、メインチャージポンプ回路と、前記メインチャージポンプ回路の動作を制御する、制御回路とを具備する。前記メインチャージポンプ回路は、前記入力端と前記第１出力端との間に直列に接続されるように設けられた、複数のメイントランジスタを含んでいる。前記制御回路は、一端で前記入力端に接続され、他端で第２出力端に接続され、前記入力電圧の電圧レベルを変換して前記第２出力端に出力する、サブチャージポンプ回路と、前記複数のメイントランジスタのうちの少なくとも一つのゲートと、前記第２出力端との間を導通させるか否かを切り替える、レベルシフト回路とを備えている。
【００１４】
この発明によれば、サブチャージポンプ回路が、入力電圧の電圧レベルを変換し、第２出力端に出力する。各メイントランジスタは、第２出力端に出力された電圧により、制御される。従って、レベルシフト回路において貫通電流が発生したとしても、第１出力端に出力される電圧には影響が及ばない。そのため、第１出力端に出力される出力電圧として、所望する電圧を得ることができる。
【００１５】
本発明に係る電圧変換方法は、入力端に入力電圧を印加することと、メインチャージポンプ回路により、前記入力電圧の電圧レベルを変換し、第１出力端に出力することと、前記メインチャージポンプ回路の動作を制御することとを具備する。前記メインチャージポンプ回路は、前記入力端と前記第１出力端との間に直列に接続されるように設けられた、複数のメイントランジスタを含んでいる。前記制御することは、前記入力電圧の電圧レベルを変換して第２出力端に出力することと、前記複数のメイントランジスタのうちの少なくとも一つのゲートと、前記第２出力端との間を導通させるか否かを切り替えることとを含んでいる。
【発明の効果】
【００１６】
本発明によれば、貫通電流によって出力電圧が変動せず、所望する出力電圧を得ることができる、電圧変換回路及び電圧変換方法が提供される。
【図面の簡単な説明】
【００１７】
【図１】特許文献１に記載されたチャージポンプ回路を示す回路図である。
【図２】特許文献１に開示されたチャージポンプ回路の動作を示すタイミングチャートである。
【図３】本発明者が考えた電圧変換回路を示す回路図である。
【図４】電圧変換回路の動作方法を示すタイミングチャートである。
【図５】第１の実施形態に係る電圧変換回路を示す概略図である。
【図６】電圧変換回路の具体的構成を示す回路図である。
【図７】電圧変換回路の動作方法を示すタイミングチャートである。
【図８】第２の実施形態に係る電圧変換回路を示す回路図である。
【図９】電圧変換回路の動作方法を示すタイミングチャートである。
【発明を実施するための形態】
【００１８】
以下に、図面を参照しつつ、本発明の実施形態について説明する。
【００１９】
（第１の実施形態）
図５は、本実施形態に係る電圧変換回路１を示す概略図である。図５に示されるように、電圧変換回路１は、入力端６、第１出力端７、第２出力端８、メインチャージポンプ回路２、及びゲート制御回路３を備えている。
【００２０】
メインチャージポンプ回路２は、一端で入力端６に接続されており、他端で第１出力端７に接続されている。入力端６には、入力電圧として、正電圧＋ＶＤＤが印加される。メインチャージポンプ回路２は、入力電圧＋ＶＤＤを２倍の正電圧に昇圧し、出力電圧＋２ＶＤＤとして第１出力端７に出力する。ここで、図５には図示されていないが、メインチャージポンプ回路２は、入力端６と第１出力端７との間に直列に接続されて配置された、複数のメイントランジスタを含んでいる。
【００２１】
ゲート制御回路３は、各メイントランジスタのゲートに印加される電圧を制御する回路である。ゲート制御回路３は、サブチャージポンプ回路５、及びレベルシフト部４を備えている。
【００２２】
サブチャージポンプ回路５は、一端で入力端６に接続されており、他端で第２出力端８に接続されている。サブチャージポンプ回路５は、メインチャージポンプ回路２と同様に、入力電圧＋ＶＤＤを２倍に昇圧し、出力電圧＋２ＶＤＤ’として第２出力端８に出力する。
【００２３】
レベルシフト部４は、第２出力端８に接続されており、出力電圧＋２ＶＤＤ’を電源電圧とするように構成されている。レベルシフト部４は、各メイントランジスタのゲートに接続されている。レベルシフト部４は、各メイントランジスタのゲートと第２出力端８とを導通させるか否かを切り替えるように、構成されている。
【００２４】
本実施形態に係る電圧変換回路１では、レベルシフト部４において、スイッチング時に貫通電流が発生する。そのため、第２出力端８に出力される電圧は、＋２ＶＤＤよりも低くなる。しかしながら、第１出力端７は第２出力端８と無関係である。従って、第１出力端７における出力電圧は、所望の値（＋２ＶＤＤ）に維持される。
【００２５】
加えて、本実施形態の電圧変換回路１では、各メイントランジスタを安定に制御することが可能である。貫通電流による出力電圧の低下を防止するために、入力端６とも無関係な電源回路を準備し、その電源回路から各メイントランジスタのゲートに電圧を供給することも考えられる。しかし、入力端６に印加される入力電圧は、変動することもある。入力電圧が変動すると、各メイントランジスタを制御するために必要な電圧も変動する。そのため、入力端６と無関係な電源回路を用いた場合には、各メイントランジスタを確実に制御することが困難になってしまう。これに対して、本実施形態の電圧変換回路１では、サブチャージポンプ５が、入力電圧に応じた電圧を、第２出力端８に出力する。従って、入力電圧が変動したとしても、各メイントランジスタのゲートに対して、必要な電圧を確実に印加することができる。
【００２６】
続いて、電圧変換回路１の構成について、詳細に説明する。図６は、電圧変換回路１の具体的構成を示す回路図である。
【００２７】
まず、メインチャージポンプ回路２について説明する。メインチャージポンプ回路２は、メイントランジスタ９−１、メイントランジスタ９−２、メイン昇圧コンデンサ１０（メイン電圧変換コンデンサ）、メイン平滑コンデンサ１１、トランジスタ１２、及びトランジスタ１３を有している。
【００２８】
メイントランジスタ９−１及びメイントランジスタ９−２は、既述のように、入力端６と第１出力端７との間に直列に接続されて配置されている。メイントランジスタ９−１及びメイントランジスタ９−２は、それぞれ、ＰＭＯＳトランジスタである。メイントランジスタ９−１のドレインは、入力端６に接続されている。メイントランジスタ９−１のソースは、メイントランジスタ９−２のドレインに接続されている。メイントランジスタ９−２のソースは、第１出力端７に接続されている。メイントランジスタ９−１及びメイントランジスタ９−２は、それぞれ、バックゲートで第１出力端７に接続されている。
【００２９】
メイン昇圧コンデンサ１０は、一端で、メイントランジスタ９−１のソースに接続されている。メイン平滑コンデンサ１１は、一端で、第１出力端７に接続されている。メイン平滑コンデンサ１１の他端は接地されている。
【００３０】
トランジスタ１２は、入力端６とメイン昇圧コンデンサ１０の他端との間を導通させるか否かを切り替えるように、配置されている。また、トランジスタ１３は、メイン昇圧コンデンサ１０の他端を接地するか否かを切り替えるように、配置されている。
【００３１】
メインチャージポンプ回路２では、充電時に、メイントランジスタ９−１及びトランジスタ１３がオン状態になるように制御され、メイントランジスタ９−２及びトランジスタ１２がオフ状態になるように制御される。これにより、メイン昇圧コンデンサ１０が、入力電圧ＶＤＤによって充電される。一方、放電時には、メイントランジスタ９−１及びトランジスタ１３がオフ状態になるように制御され、メイントランジスタ９−２及びトランジスタ１２がオン状態になるように制御される。これにより、メイン昇圧コンデンサ１０が放電する。その結果、入力電圧ＶＤＤにメイン昇圧コンデンサ１０に充電された電圧が重畳された電圧が、すなわち＋２ＶＤＤが、第１出力端７に出力される。また、メイン平滑コンデンサ１１は、＋２ＶＤＤにより充電される。
【００３２】
続いて、ゲート制御回路３について説明する。
【００３３】
まず、サブチャージポンプ回路５について説明する。サブチャージポンプ回路５は、サブトランジスタ１４−１、サブトランジスタ１４−２、サブ昇圧コンデンサ１５、及びサブ平滑コンデンサ１６を備えている。
【００３４】
サブトランジスタ１４−１及びサブトランジスタ１４−２は、入力端６と第２出力端８との間に直列に接続されて配置されている。メイントランジスタ１４−１及びサブトランジスタ１４−２は、それぞれ、ＰＭＯＳトランジスタである。サブトランジスタ１４−１のドレインは、入力端６に接続されている。サブトランジスタ１４−１のソースは、サブトランジスタ１４−２のドレインに接続されている。サブトランジスタ１４−２のソースは、第２出力端８に接続されている。また、サブトランジスタ１４−１及びサブトランジスタ１４−２は、バックゲートで、第２出力端８に接続されている。サブトランジスタ１４−１のゲートは、メイントランジスタ９−１のゲートと短絡されている。サブトランジスタ１４−２のゲートは、メイントランジスタ９−２のゲートと短絡されている。
【００３５】
サブ昇圧コンデンサ１５は、一端で、サブトランジスタ１４−１のソースに接続されている。また、サブ昇圧コンデンサ１５の他端は、メイン昇圧コンデンサ１０の他端に接続されている。
【００３６】
サブ平滑コンデンサ１６は、一端で、第２出力端８に接続されている。サブ平滑コンデンサ１６の他端は接地されている。
【００３７】
このサブチャージポンプ回路５は、メインチャージポンプ回路２と同様に動作する。すなわち、充電時に、サブトランジスタ１４−１及びトランジスタ１３がオン状態になるように制御される。また、サブトランジスタ１４−２及びトランジスタ１２がオフ状態になるように制御される。これにより、サブ昇圧コンデンサ１５が、入力電圧ＶＤＤによって充電される。一方、放電時には、サブトランジスタ１４−１及びトランジスタ１３がオフ状態になるように制御され、サブトランジスタ１４−２及びトランジスタ１２がオン状態になるように制御される。これにより、サブ昇圧コンデンサ１５が放電する。その結果、入力電圧ＶＤＤにサブ昇圧コンデンサ１５に充電された電圧が重畳された電圧が、すなわち＋２ＶＤＤが、第２出力端８に出力される。また、サブ平滑コンデンサ１６は、＋２ＶＤＤにより充電される。
【００３８】
ここで、サブチャージポンプ回路５におけるサブトランジスタ１４の段数（本実施形態では２段）は、メイントランジスタ９の段数と同じである。そして、各サブトランジスタ１４のゲートは、同じ段に配置されたメイントランジスタ９のゲートと、短絡されている。更に、サブ昇圧コンデンサ１５の他端は、メイン昇圧コンデンサ１０の他端と接続されている。従って、このサブチャージポンプ回路５では、メインチャージポンプ回路２と同じタイミングで、充電期間及び放電期間が切り替えられる。すなわち、各サブトランジスタ１４と各メイントランジスタ９とは、共通の信号を用いて制御される。
【００３９】
続いて、レベルシフト部４について説明する。レベルシフト部４は、レベルシフト回路２２−１、及びレベルシフト回路２２−２を有している。レベルシフト回路２２−１は、メイントランジスタ９−１及びサブトランジスタ１４−１に対応して設けられている。レベルシフト回路２２−２は、メイントランジスタ９−２及びサブトランジスタ１４−２に対応して設けられている。
【００４０】
各レベルシフト回路２２は、トランジスタ１７（１７−１、１７−２）、トランジスタ１８（１８−１、１８−２）、トランジスタ１９（１９−１、１９−２）、トランジスタ２０（２０−１、２０−２）、及び反転回路２１（２１−１、２１−２）を有している。トランジスタ１７、及びトランジスタ１８は、ＰＭＯＳトランジスタである。トランジスタ１９及びトランジスタ２０は、ＮＭＯＳトランジスタである。トランジスタ１７及びトランジスタ１８は、それぞれ、ソースで第２出力端８に接続されている。トランジスタ１９のドレインは、トランジスタ１８のドレインに接続され、トランジスタ１９のソースは接地されている。トランジスタ２０のドレインは、トランジスタ１７のドレインに接続され、トランジスタ２０のソースは接地されている。トランジスタ１７のゲートは、トランジスタ１８のドレインに接続されている。トランジスタ１８のゲートは、トランジスタ１７のドレインに接続されている。反転回路２１（２１−１、２１−２）の入力端は、制御信号（Ａ、Ｂ）が供給される制御信号入力端２３（２３−１、２３−２）に接続されている。反転回路２１（２１−１、２１−２）の出力端は、トランジスタ１９（１９−１、１９−２）のゲートに接続されている。トランジスタ１８のドレインは、各レベルシフト回路２２の出力端として機能する。トランジスタ１８−１のドレインは、メイントランジスタ９−１のゲート、及びサブトランジスタ１４−１のゲートに接続されている。トランジスタ１８−２のドレインは、メイントランジスタ９−２のゲート、及びサブトランジスタ１４−２のゲートに接続されている。
【００４１】
次いで、上述の電圧変換回路１の動作について説明する。図７は、電圧変換回路１の動作方法を示すタイミングチャートである。尚、入力端６には、入力電圧として、＋３Ｖの電圧が印加されるものとする。図７には、制御信号Ａ、制御信号Ｂ、メイントランジスタ９−１のゲート電圧Ｖｇ９−１（サブトランジスタ１４−１のゲート電圧Ｖｇ１４−１）、メイントランジスタ９−２のゲート電圧Ｖｇ９−２（サブトランジスタ１４−２のゲート電圧Ｖｇ１４−２）、及び第１出力端７における出力電圧が示されている。
【００４２】
充電時には、制御信号Ａとしてロウレベル（０Ｖ）の信号が供給され、制御信号Ｂとしてハイレベル（３Ｖ）の信号が供給される。このとき、レベルシフト回路２２−１は、メイントランジスタ９−１のゲート及びサブトランジスタ１４−１のゲートを、それぞれ、グランドに接続する。また、レベルシフト回路２２−２は、メイントランジスタ９−２のゲート及びサブトランジスタ１４−２のゲートを、それぞれ、第２出力端８と導通させる。一方、放電時には、制御信号Ａとしてハイレベル（３Ｖ）の信号が供給され、制御信号Ｂとしてハイレベル（０Ｖ）の信号が供給される。このとき、レベルシフト回路２２−１は、メイントランジスタ９−１のゲート及びサブトランジスタ１４−１のゲートを、それぞれ第２出力端８と導通させる。また、レベルシフト回路２２−２は、メイントランジスタ９−２のゲート及びサブトランジスタ１４−２のゲートを、それぞれグランドに接続する。
【００４３】
各レベルシフト回路２２では、スイッチング時に、貫通電流が発生する。そのため、第２出力端８の電圧は、＋２ＶＤＤ（６Ｖ）よりも低い電圧（＋２ＶＤＤ’）になる。すなわち、図７に示されるように、放電時においては、メイントランジスタ９−１のゲート電圧Ｖｇ９−１は、６Ｖよりも低い電圧になる。同様に、充電時において、メイントランジスタ９−２のゲート電圧Ｖｇ９−２は、＋２ＶＤＤ’になる。しかしながら、第１出力端７は第２出力端８と無関係であるため、第１出力端７の電圧は６Ｖ（＋２ＶＤＤ）に維持される。
【００４４】
以上説明したように、本実施形態によれば、レベルシフト部４が、第１出力端７とは無関係の第２出力端８を電源とするように構成されている。そのため、第１出力端７における電圧は、レベルシフト部４で生じる貫通電流の影響を受けない。従って、第１出力端７における電圧を所望する値に維持することができる。
【００４５】
加えて、本実施形態によれば、サブチャージポンプ回路５が、入力端６に印加された入力電圧を昇圧して、第２出力端８に出力する。従って、第２出力端８における出力電圧＋２ＶＤＤ’は、入力電圧に応じた電圧になる。入力電圧は、変動することもある。入力電圧が変動すると、各メイントランジスタ９をオフ状態に制御するために必要な電圧も、変動する。出力電圧＋２ＶＤＤ’が入力電圧に応じた電圧であることにより、入力電圧が変動したとしても、各メイントランジスタ９のゲートには、必要な電圧が確実に供給される。
【００４６】
尚、各メイントランジスタ９をオフ状態にするために必要なゲート電圧は、次の数式１により表される。
（数式１）；＋２ＶＤＤ−│Ｖｔ│
上式中、Ｖｔは、各メイントランジスタ９のゲートしきい値電圧である。
【００４７】
従って、第２出力端８における出力電圧＋２ＶＤＤ’は、次の数式２を満たす値であればよい。
（数式２）；＋２ＶＤＤ’≧＋２ＶＤＤ−│Ｖｔ│
【００４８】
すなわち、貫通電流によって第２出力端８の電圧が低下したとしても、出力電圧＋２ＶＤＤ’が上式２を満たす範囲であれば、各メイントランジスタ９をオフ状態に制御することができる。また、サブ昇圧コンデンサ１５及びサブ平滑コンデンサ１６の容量は、出力電圧＋２ＶＤＤ’が上式２を満たすような値であればよい。すなわち、サブ昇圧コンデンサ１５及びサブ平滑コンデンサ１６の容量は、必ずしも、出力電圧として入力電圧の２倍の電圧が出力されるような容量である必要はない。従って、サブ昇圧コンデンサ１５及びサブ平滑コンデンサ１６としては、メイン昇圧コンデンサ１０及びメイン平滑コンデンサ１１よりも、小型のコンデンサを用いることができる。サブチャージポンプ回路８を追加することにより回路面積の増加は、少なくて済む。
【００４９】
尚、本実施形態では、電圧変換回路１として、入力電圧を２倍に昇圧して出力する回路について説明した。但し、メイントランジスタ９、及びメイン昇圧コンデンサ１０の数を増加させることにより、出力電圧として２倍よりも大きい電圧を得ることも可能である。この場合も、各メイントランジスタ９のゲートを、第２出力端８を電源とするレベルシフト部４を用いて制御することにより、本実施形態で述べたのと同様の作用効果を奏することが可能である。
【００５０】
また、本実施形態では、複数のメイントランジスタ９の全てが、第２出力端８を電源とするレベルシフト部４によって制御されている。但し、複数のメイントランジスタ９のうちの少なくとも一つが第２出力端８を電源とするレベルシフト部４によって制御されていれば、第１出力端７における出力電圧の低下を抑えることはできる。但し、全てのメイントランジスタ９がレベルシフト部４によって制御されている方が、出力電圧の低下を完全に防止できるため、好ましい。
【００５１】
また、本実施形態では、各レベルシフト回路２２−１が、４つのトランジスタ（１７、１８、１９、２０）、及び反転回路２１によって構成されている形態について説明した。但し、各レベルシフト回路２２の構成は、第２出力端８を電源とする回路であれば、特に限定されない。各レベルシフト回路２２として他の構成を採用した場合であっても、通常、貫通電流は発生する。従って、各レベルシフト回路２２として他の構成を採用した場合であっても、第２出力端８をレベルシフト回路２２の電源として用いることは、有効である。
【００５２】
（第２の実施形態）
続いて、第２の実施形態について説明する。第１の実施形態では、出力電圧として正電圧＋２ＶＤＤが出力される回路について説明した。これに対して、本実施形態では、入力端６に負電圧−ＶＤＤが印加され、出力電圧として負電圧−２ＶＤＤが出力される回路について説明する。
【００５３】
図８は、本実施形態に係る電圧変換回路１を示す回路図である。本実施形態では、第１の実施形態に対して、各トランジスタのチャネル導電型が変更されている。すなわち、メイントランジスタ９−１、メイントランジスタ９−２、サブトランジスタ１４−１、及びサブトランジスタ１４−２としては、それぞれＮＭＯＳトランジスタが用いられる。また、各レベルシフト回路２２においては、トランジスタ１７及びトランジスタ１８としてＮＭＯＳトランジスタが用いられ、トランジスタ１９及びトランジスタ２０としてＰＭＯＳトランジスタが用いられる。また、レベルシフト回路２２−１において、トランジスタ２０−１のゲートには制御信号Ｆが供給され、トランジスタ１９−１のゲートには制御信号Ｆ＿Ｂが供給される。制御信号Ｆ＿Ｂは、制御信号Ｆに対して論理レベルが反転した信号である。同様に、レベルシフト回路２２−１において、トランジスタ２０−２のゲートには制御信号Ｇが供給され、トランジスタ１９−２のゲートには制御信号Ｇ＿Ｂが供給される。制御信号Ｇ＿Ｂは、制御信号Ｇに対して論理レベルが反転した信号である。その他の点については、第１の実施形態と同様とすることができるので、詳細な説明は省略する。
【００５４】
本実施形態においても、充電時には、メイントランジスタ９−１及びトランジスタ１３がオン状態になるように制御され、メイントランジスタ９−２及びトランジスタ１２がオフ状態になるように制御される。これにより、メイン昇圧コンデンサ１０が、入力電圧−ＶＤＤにより充電される。一方、放電時には、メイントランジスタ９−１及びトランジスタ１３がオフ状態になるように制御され、メイントランジスタ９−２及びトランジスタ１２がオン状態になるように制御される。これにより、出力端７に、出力電圧−２ＶＤＤが出力される。
【００５５】
図９は、本実施形態に係る電圧変換回路１の動作方法を示すタイミングチャートである。尚、入力電圧（−ＶＤＤ）は、−３Ｖであるものとする。図９に示されるように、充電時には、制御信号Ｆとしてローレベル（−３Ｖ）の信号が、制御信号Ｇとしてハイレベル（３Ｖ）の信号が、それぞれ供給される。また、制御信号Ｆ＿Ｂとしてハイレベル（３Ｖ）の信号が、制御信号Ｇ＿Ｂとしてローレベル（−３Ｖ）の信号が、それぞれ供給される。これにより、レベルシフト回路２２−１は、メイントランジスタ９−１及びサブトランジスタ１４−１のゲートを、第２出力端８と導通させる。また、レベルシフト回路２２−２は、メイントランジスタ９−２及びサブトランジスタ１４−２のゲートを、接地する。一方、放電時には、制御信号Ｆ、制御信号Ｇ、制御信号Ｆ＿Ｂ、及び制御信号Ｇ＿Ｂとして、それぞれ、充電時とは逆の論理レベルの信号が供給される。その結果、レベルシフト回路２２−１は、メイントランジスタ９−１及びサブトランジスタ１４−１のゲートを、接地する。また、レベルシフト回路２２−２は、メイントランジスタ９−２及びサブトランジスタ１４−２のゲートを、接地する。
【００５６】
本実施形態においても、第１の実施形態と同様の作用効果を奏することができる。すなわち、本実施形態においても、各レベルシフト回路２２では、スイッチング時に、貫通電流が発生する。その結果、第２出力端８に出力される電圧は、−２ＶＤＤよりも高い電圧になってしまう。図９に示されるように、充電時におけるメイントランジスタ９−１のゲート電圧Ｖｇ９−１は、−２ＶＤＤ（−６Ｖ）よりも高い電圧になる。同様に、充電時におけるメイントランジスタ９−２のゲート電圧Ｖｇ９−２も、−２ＶＤＤ（−６Ｖ）よりも高い電圧になる。しかしながら、第１の実施形態と同様に、第１出力端７は第２出力端８と無関係であるため、第１出力端７に出力される電圧は、所望される値（−６Ｖ）に維持される。
【００５７】
以上、本発明について、第１及び第２の実施形態を用いて説明した。尚、これらの実施形態は互いに独立するものではなく、矛盾の無い範囲内で組み合わせて用いることも可能である。
【符号の説明】
【００５８】
１  電圧変換回路
２  メインチャージポンプ回路
３  ゲート制御回路
４  レベルシフト部
５  サブチャージポンプ回路
６  入力端
７  第１出力端
８  第２出力端
９（９−１、９−２）  メイントランジスタ
１０  メイン昇圧コンデンサ（メイン電圧変換コンデンサ）
１１  メイン平滑コンデンサ
１２  トランジスタ
１３  トランジスタ
１４（１４−１、１４−２）  サブトランジスタ
１５  サブ昇圧コンデンサ（サブ電圧変換コンデンサ）
１６  サブ平滑コンデンサ
１７（１７−１、１７−２）  トランジスタ
１８（１８−１、１８−２）  トランジスタ
１９（１９−１、１９−２）  トランジスタ
２０（２０−１、２０−２）  トランジスタ
２１（２１−１、２１−２）  反転回路
２２（２２−１、２２−２）  レベルシフト回路
２３（２３−１、２３−２）  制御信号入力端
１００  電圧変換回路
１０１  入力端子
１０２  接地端子
１０３  正極出力端子
１０５（１０５−１、１０５−２）  レベルシフト回路
２００  チャージポンプ回路
２１０  正電圧発生回路
Ｃ３１〜Ｃ３２  コンデンサ
Ｔ３１〜Ｔ３４  トランジスタ
【図１】
0005455693.tif 000002
【図２】
0005455693.tif 000003
【図３】
0005455693.tif 000004
【図４】
0005455693.tif 000005
【図５】
0005455693.tif 000006
【図６】
0005455693.tif 000007
【図７】
0005455693.tif 000008
【図８】
0005455693.tif 000009
【図９】
0005455693.tif 000010