(57)【特許請求の範囲】
【請求項１】
記録材に画像を形成する画像形成装置であって、
第２制御部を制御する第１制御部と、
画像形成を実行するための制御対象を制御する前記第２制御部と、
第１電圧と、該第１電圧よりも高い第２電圧とを選択的に前記第２制御部へ供給する電源供給部と、
前記電源供給部から供給される電圧を検出する電圧検出部と
を備え、
前記第１制御部は、
省電力モード時は前記電源供給部から前記第１電圧を前記第２制御部へ供給させ、通常モード時は前記電源供給部から前記第２電圧を前記第２制御部へ供給させ、
前記第２制御部は、
前記電圧検出部が前記第１電圧を検出したときに前記省電力モードを実行し、前記電圧検出部が前記第２電圧を検出したときに前記通常モードを実行することを特徴とする画像形成装置。
【請求項２】
前記電源供給部から供給される前記第１電圧または前記第２電圧を第３電圧に変換する電圧変換部をさらに備え、
前記電圧変換部により変換された前記第３電圧は、前記第２制御部に供給され、
前記第２電圧は、前記制御対象に供給されることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記制御対象へ第２電圧を供給するか否かを切り替える第１切替部をさらに備え、
前記第２制御部は、
前記通常モードにおいては、前記制御対象へ第２電圧を供給するように前記第１切替部を制御し、前記省電力モードにおいては、前記制御対象へ第２電圧を供給しないように前記第１切替部を制御することを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記電源供給部から供給される前記第１電圧または前記第２電圧を前記第１電圧よりも低い第３電圧に変換する電圧変換部と、
前記第２制御部により制御され、負荷を制御する第３制御部とをさらに備え、
前記電圧変換部により変換された前記第３電圧は、前記第２制御部及び前記第３制御部に供給され、
前記第２電圧は、前記負荷に供給されることを特徴とする請求項１に記載の画像形成装置。
【請求項５】
前記負荷へ第２電圧を供給するか否かを切り替える第２切替部をさらに備え、
前記第２制御部は、
前記通常モードにおいては、前記負荷へ第２電圧を供給するように前記第２切替部を制御し、前記省電力モードにおいては、前記負荷へ第２電圧を供給しないように前記第２切替部を制御することを特徴とする請求項４に記載の画像形成装置。
【請求項６】
前記第１制御部は、前記省電力モードに遷移した後に予め定められた時間が経過すると、前記電源供給部による前記電圧の供給を停止することを特徴とする請求項１に記載の画像形成装置。
【請求項７】
前記電源供給部からの電源電圧を出力する電源線として、単一の電源線が設けられ、
前記電源供給部は、
前記第１電圧と前記第２電圧とを混合して出力する混合部を備え、
前記第２制御部は、
前記単一の電源線を介して供給され、かつ、混合された電圧を前記第１電圧又は前記第２電圧として選択的に出力する出力部を備え、
前記第１制御部は、
初期電源投入時において、前記電源電圧を供給していない状態から前記第１電圧を供給させ、
前記省電力モードにおいて前記第１電圧の供給を停止させた状態からの復帰時において、前記電源電圧を供給していない状態から前記第２電圧を供給させることを特徴とする請求項６に記載の画像形成装置。
【請求項８】
前記電源供給部からの電源電圧を出力する電源線として、前記第１電圧を出力するための電源線と、前記第２電圧を出力するための電源線とが設けられ、
前記第１制御部は、
初期電源投入時において、前記電源電圧を供給していない状態から前記第１電圧を供給させ、
前記省電力モードにおいて前記第１電圧の供給を停止させた状態からの復帰時において、前記電源電圧を供給していない状態から前記第１電圧及び前記第２電圧を供給させることを特徴とする請求項６に記載の画像形成装置。
【請求項９】
前記第１制御部は、
前記第１電圧の供給が開始されると、前記第２制御部との通信に異常があるか否かを診断し、
前記第２制御部との通信に異常がある場合、前記第２電圧の供給を禁止することを特徴とする請求項１に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、階層構造を有する複数のＣＰＵ群を有する分散制御システムによって実現された画像形成装置に関するものである。
【背景技術】
【０００２】
電子写真方式を採用する画像形成装置のプリンタデバイス制御では、１つのＣＰＵによる集中制御が行われている。しかし、制御の一点集中によるＣＰＵ負荷の増大によって、より高性能なＣＰＵが必要となる。さらに、プリンタデバイスの制御負荷の増大に伴い、通信ケーブル（通信束線）をＣＰＵ基板から離れた制御負荷ドライバユニットまで引き回す必要があり、長大な通信ケーブルが多数必要となっていた。このような問題を解決するために、電子写真システムを構成する各制御モジュールを個々のサブＣＰＵに分割する制御形態が注目されている。
【０００３】
このように複数のＣＰＵにより個々の部分モジュール制御機能を分割して制御システムを構築する例については、いくつかの制御機器製品分野で提案されている。例えば、特許文献１では、機器の動作状態に応じてＣＰＵクロック周波数の低下と供給電圧の低下の制御により省電力化を行う技術が提案されている。また、特許文献２では、バッテリ電圧情報に基づく電源制御ＣＰＵからの通知に従って主制御部のＣＰＵの動作周波数を切り替える技術が提案されている。また、特許文献３では、マスタＣＰＵからスレーブＣＰＵに対して装置の動作モードを通知し、スレーブＣＰＵがモードに応じた動作テーブルに従って動作を切り替える方法が提案されている。さらに、特許文献４では、バックアップ電圧/通常電圧電源の切り替えをダイオード論理和回路で切り替え、供給される電圧レベルを検定し動作モードを変更する技術が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３１５３１号公報
【特許文献２】特開平０６−１４９４０６号公報
【特許文献３】特開２００７−２９０２５８号公報
【特許文献４】特開平１０−２４７１２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術例を分散システムに適用するとは以下に記載する問題がある。例えば、機器の動作状態に応じてＣＰＵクロック周波数の低下と供給電圧の低下の制御により省電力化を行う場合、ＣＰＵの動作クロックと供給電圧を制御する方法は動作クロックに対応した電圧が供給されないとシステム異常となる危険性がある。検出する電圧の差分が低い場合には精度の高い電圧検知部が必要になったり、省電力モードからの復帰のために基板間の通信を継続するか、特別な復帰通知部による制御が必要になってしまう。通信を維持する場合には、通信部の消費電流や通信を維持するためのＣＰＵ動作の下限周波数があるため省電力化には限界がある。さらに、特別な復帰通知部は装置の複雑化やコストアップの要因となってしまう。また、特許文献４に記載の技術をそのまま画像形成システムなどの組み込み機器に応用すると分散制御部間の協調動作が行えず、通常動作への復帰時間が伸びたり、省電力モード時に機器管理ができなくなるという弊害が発生してしまう。
【０００６】
また、分散システムでは電源部から給電する対象の基板も分散するため電源線が増大してしまう。電源線の増大は基板の分散度と、給電する電源種数とに応じて増大する。電源線の増大はコスト増を招くとともに、接続不良の原因ともなりうる。モータ等の駆動に使用される電源はＣＰＵ／ＡＳＩＣなどの制御用のＩＣに比べ電圧が高く、電流容量も大きいため、ショート等の不良が発生した場合に、機器に与えるダメージが大きいため高い安全性が求められる。例えば、制御部と負荷への電源供給のうち、誤って負荷への電源供給のみが行われることがないように電源制御を行う必要がある。
【０００７】
本発明は、上述の問題に鑑みて成されたものであり、電源線を低減した分散制御システムを実現するとともに、信頼性の高い電源供給と、効果的な省電力モードとを有する画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、記録材に画像を形成する画像形成装置であって、第２制御部を制御する第１制御部と、画像形成を実行するための制御対象を制御する前記第２制御部と、第１電圧と、該第１電圧よりも高い第２電圧とを選択的に前記第２制御部へ供給する電源供給部と、前記電源供給部から供給される電圧を検出する電圧検出部とを備え、前記第１制御部は、省電力モード時は前記電源供給部から前記第１電圧を前記第２制御部へ供給させ、通常モード時は前記電源供給部から前記第２電圧を前記第２制御部へ供給させ、前記第２制御部は、前記電圧検出部が前記第１電圧を検出したときに前記省電力モードを実行し、前記電圧検出部が前記第２電圧を検出したときに前記通常モードを実行することを特徴とする。
【発明の効果】
【０００９】
本発明は、例えば、電源線を低減した分散制御システムを実現するとともに、信頼性の高い電源供給と、効果的な省電力モードとを有する画像形成装置を提供できる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る画像形成装置１０００の概観を示す図である。
【図２】第１の実施形態に係る画像形成部３００の構成例を示す断面図である。
【図３】第１の実施形態に係るマスタＣＰＵ、サブマスタＣＰＵ及びスレーブＣＰＵの関連を模式的に示す図である。
【図４】第１の実施形態に係る画像形成装置１０００の制御基板の一例を示す図である。
【図５】第１の実施形態に係る作像モジュール２８２の構成例を示す図である。
【図６】第１の実施形態に係る電源系の構成例を示す図である。
【図７】第１の実施形態に係るネットワーク型通信バスと高速シリアル通信バスとの接続例を示す図である。
【図８】第１の実施形態に係るＣＰＵごとの電源投入時の処理手順を示すフローチャートである。
【図９】第１の実施形態に係る電源供給の変化とサブマスタＣＰＵの動作タイミングを示すタイミングチャートである。
【図１０】図９のタイミングチャートにおけるマスタＣＰＵ１００１とサブマスタＣＰＵ６０１との電源投入時の処理手順を示すフローチャートである。
【図１１】第２の実施形態に係る電源系の構成例を示す図である。
【発明を実施するための形態】
【００１１】
＜第１の実施形態＞
＜画像形成装置の構成＞
以下では、図１乃至図１０を参照して、第１の実施形態について説明する。図１は、第１の実施形態に係る画像形成装置１０００の概観を示す。画像形成装置１０００は、自動原稿搬送装置１００、画像読取部２００、画像形成部３００、及び操作部１０を備える。図１に示すように、画像読取部２００は、画像形成部３００の上に載置されている。さらに、画像読取部２００上には、自動原稿搬送装置（ＤＦ）１００が載置されている。また、本画像形成装置１０００は、複数の制御部（ＣＰＵ）を用いて分散制御を実現する。各ＣＰＵの構成については、図３を用いて後述する。
【００１２】
自動原稿搬送装置１００は、原稿を自動的に原稿台ガラス上に搬送する。画像読取部２００は、自動原稿搬送装置１００から搬送された原稿を読み取って画像データを出力する。画像形成部３００は、自動原稿搬送装置１００から出力された画像データやネットワークを介して接続された外部装置から入力された画像データに従って記録材に画像を形成する。操作部１０は、ユーザが各種操作を行うためのＧＵＩ（グラフィカル・ユーザ・インタフェース）を有する。さらに、操作部１０は、タッチパネル等の表示部を有し、ユーザに対して情報を提示することもできる。
【００１３】
次に、図２を参照して、画像形成部３００の詳細について説明する。なお、本実施形態の画像形成部３００は電子写真方式を採用している。なお、図２の参照番号の末尾に示すアルファベットＹ、Ｍ、Ｃ、Ｋは、それぞれイエロー、マゼンダ、シアン、ブラックのトナーに対応した各エンジンを示す。以下では、全てのトナーに対応するエンジンを示す場合は末尾のアルファベットＹ、Ｍ、Ｃ、Ｋを省略して参照番号を記載し、個別に示す場合は参照番号の末尾にアルファベットＹ、Ｍ、Ｃ、Ｋを付記して記載する。
【００１４】
像担持体としてフルカラー静電画像を形成するための感光ドラム（以下、単に「感光体」と称する。）２２５は、モータで矢印Ａの方向に回転可能に設けられる。感光体２２５の周囲には、一次帯電装置２２１、露光装置２１８、現像装置２２３、転写装置２２０、クリーナ装置２２２、除電装置２７１及び表面電位計２７３が配置されている。
【００１５】
現像装置２２３Ｋはモノクロ現像のための現像装置であり、感光体２２５Ｋ上の潜像をＫのトナーで現像する。また現像装置２２３Ｙ、Ｍ、Ｃはフルカラー現像のための現像装置であり、現像装置２２３Ｙ、Ｍ、Ｃは、感光体２２５Ｙ、Ｍ、Ｃ上の潜像をそれぞれＹ、Ｍ、Ｃのトナーで現像する。感光体２２５上に現像された各色のトナー像は、転写装置２２０によって中間転写体である転写ベルト２２６に一括で多重転写されて、４色のトナー像が重ね合わされる。
【００１６】
転写ベルト２２６は、ローラ２２７、２２８、２２９に張架されている。ローラ２２７は、駆動源に結合されて転写ベルト２２６を駆動する駆動ローラとして機能し、ローラ２２８は転写ベルト２２６の張力を調節するテンションローラとして機能する。また、ローラ２２９は、２次転写装置２３１としての転写ローラのバックアップローラとして機能する。転写ローラ脱着ユニット２５０は、２次転写装置２３１を転写ベルト２２６に接着させるか、又は離脱させるための駆動ユニットである。２次転写装置２３１を通過した後の転写ベルト２２６の下部にはクリーナブレード２３２が設けられており、転写ベルト２２６上の残留トナーがブレードで掻き落とされる。
【００１７】
カセット２４０、２４１及び手差し給紙部２５３に格納された記録材（記録紙）は、レジストローラ２５５、給紙ローラ対２３５及び縦パスローラ対２３６、２３７によってニップ部、つまり２次転写装置２３１と転写ベルト２２６との当接部に給送される。なお、その際２次転写装置２３１は、転写ローラ脱着ユニット２５０ことによって転写ベルト２２６に当接されている。転写ベルト２２６上に形成されたトナー像は、このニップ部で記録材上に転写される。その後、トナー像が転写された記録材は、定着装置２３４でトナー像が熱定着されて装置外へ排出される。
【００１８】
カセット２４０、２４１及び手差し給紙部２５３は、それぞれ記録材の有無を検知するためのシートなし検知センサ２４３、２４４、２４５を備える。また、カセット２４０、２４１及び手差し給紙部２５３は、それぞれ記録材のピックアップ不良を検知するための給紙センサ２４７、２４８、２４９を備える。
【００１９】
ここで、画像形成部３００による画像形成動作について説明する。画像形成が開始されると、カセット２４０、２４１及び手差し給紙部２５３に格納された記録材は、ピックアップローラ２３８、２３９、２５４により１枚毎に給紙ローラ対２３５に搬送される。記録材は、給紙ローラ対２３５によりレジストローラ２５５へと搬送されると、その直前のレジストセンサ２５６により記録材の通過が検知される。
【００２０】
レジストセンサ２５６により記録材の通過が検知された時点で、本実施形態では所定の時間が経過した後に一端搬送動作を中断する。その結果、記録材は停止しているレジストローラ２５５に突き当たり搬送が停止されるが、その際記録材の進行方向端部が搬送経路に対して垂直になるように搬送位置が固定され、記録材の搬送方向が搬送経路に対してずれた状態の斜行が補正される。以下では、この処理を位置補正と称する。位置補正は、以降の記録材に対する画像形成方向の傾きを最小化するために必要となる。位置補正後、レジストローラ２５５を起動させることにより、記録材は、２次転写装置２３１へ供給される。なお、レジストローラ２５５は、駆動源に結合され、クラッチによって駆動が伝えられることで回転駆動を行う。
【００２１】
次に、一次帯電装置２２１に電圧を印加して感光体２２５の表面を予定の帯電部電位で一様にマイナス帯電させる。続いて、帯電された感光体２２５上の画像部分が所定の露光部電位になるようにレーザスキャナ部からなる露光装置２１８で露光を行い潜像が形成される。露光装置２１８はプリンタ制御Ｉ／Ｆ２１５を介してコントローラ４６０より送られてくる画像データに基づいてレーザ光をオン、オフすることによって画像に対応した潜像を形成する。なお、表面電位計２７３は、一次帯電装置２２１によって一様にその表面を帯電された感光体２２５の表面電位を測定し、出力する。
【００２２】
また、現像装置２２３の現像ローラには各色毎に予め設定された現像バイアスが印加されており、上記潜像は、現像ローラの位置を通過する際にトナーで現像され、トナー像として可視化される。トナー像は、転写装置２２０により転写ベルト２２６に転写され、さらに２次転写装置２３１で、給紙部より搬送された記録材に転写された後、レジスト後搬送パス２６８を通過し、定着搬送ベルト２３０を介して、定着装置２３４へと搬送される。
【００２３】
定着装置２３４では、まずトナーの吸着力を補って画像乱れを防止するために、定着前帯電器２５１、２５２で帯電され、さらに定着ローラ２３３でトナー画像が熱定着される。その後、記録材は、排紙フラッパ２５７により排紙パス２５８側に搬送パスが切り替えられることにより、排紙ローラ２７０によってそのまま排紙トレイ２４２に排紙される。
【００２４】
感光体２２５上に残留したトナーは、クリーナ装置２２２で除去、回収される。最後に、感光体２２５は、除電装置２７１で一様に０ボルト付近まで除電されて、次の画像形成サイクルに備える。
【００２５】
画像形成装置１０００によるカラーの画像形成開始タイミングは、Ｙ、Ｍ、Ｃ、Ｋの同時転写であるため転写ベルト２２６上の任意の位置に画像形成を行うことが可能である。しかし、感光体２２５Ｙ、Ｍ、Ｃ上のトナー像を転写する位置のずれ分をタイミング的にシフトさせながら画像形成開始タイミングを決定する必要がある。
【００２６】
なお、画像形成部３００においては、記録材を連続的にカセット２４０、２４１及び手差し給紙部２５３より給送させることが可能である。この場合、先行する記録材のシート長を考慮し、記録材が重なり合わないような最短の間隔でカセット２４０、２４１及び手差し給紙部２５３からの給紙を行う。上述したように、位置補正後に、レジストローラ２５５を起動させることにより、記録材は２次転写装置２３１へ供給されるが、２次転写装置２３１に到達すると、再びレジストローラ２５５が一時停止される。これは、後続の記録材に対して先行する記録材と同様に位置補正を行うためである。
【００２７】
次に、記録材の裏面に画像を形成する場合の動作について詳細に説明する。記録材の裏面に画像を形成する際には、まず記録材の表面への画像形成が先行して実行される。表面のみの画像形成であれば、定着装置２３４でトナー像が熱定着された後に、そのまま排紙トレイ２４２に排紙される。一方、引き続き裏面の画像形成を行なう場合、センサ２６９で記録材が検知されると、排紙フラッパ２５７により裏面パス２５９側に搬送パスが切り替えられ、それに併せた反転ローラ２６０の回転駆動により記録材が両面反転パス２６１に搬送される。その後、記録材は、送り方向幅の分だけ両面反転パス２６１に搬送された後に反転ローラ２６０の逆回転駆動により進行方向が切り替えられ、表面に画像形成された画像面を下向きにして両面パス搬送ローラ２６２の駆動により両面パス２６３に搬送される。
【００２８】
続いて、記録材は、両面パス２６３を再給紙ローラ２６４に向かって搬送されると、その直前の再給紙センサ２６５により通過が検知される。再給紙センサ２６５により記録材の通過が検知されると、本実施形態では所定の時間が経過した後に一端搬送動作を中断する。その結果、記録材は、停止している再給紙ローラ２６４に突き当たり搬送が一時停止されるが、その際記録材の進行方向端部が搬送経路に対して垂直になるように位置が固定され、記録材の搬送方向が再給紙パス内の搬送経路に対してずれる斜行が補正される。以下では、この処理を再位置補正と称する。
【００２９】
再位置補正は、以降の記録材裏面に対する画像形成方向の傾きを最小化するために必要となる。再位置補正後、再給紙ローラ２６４を起動させることにより、記録材は、表裏が逆転した状態で再度給紙パス２６６上に搬送される。その後の画像形成動作については、上述した表面の画像形成動作と同じであるためここでは省略する。このように表裏両面に画像形成された記録材は、そのまま排紙フラッパ２５７より排紙パス２５８側に搬送パスが切り替えられることにより、排紙トレイ２４２に排紙される。
【００３０】
なお、本画像形成部３００においては、両面印刷時においても、記録材の連続給送が可能である。しかしながら、記録材への画像形成や形成されたトナー像の定着などを行うための装置は１系統しか有していないため、表面への印刷と裏面への印刷を同時に行うことはできない。したがって、両面印刷時においては、画像形成部３００に対し、カセット２４０、２４１及び手差し給紙部２５３からの記録材と、裏面印刷のために反転させて画像形成部に再度給送された記録材とは交互に画像形成されることとなる。
【００３１】
本画像形成部３００は、図２に示す各制御負荷を、後述する搬送モジュールＡ２８０、搬送モジュールＢ２８１、作像モジュール２８２、定着モジュール２８３という４つの制御ブロックに分けて各々が自律的に制御されている。さらに、これらの４つの制御ブロックを統括して画像形成装置として機能させるためのマスタモジュール２８４を有する。以下では、各モジュールの制御構成について図３を用いて説明する。
【００３２】
図３は、第１の実施形態に係るマスタＣＰＵ、サブマスタＣＰＵ及びスレーブＣＰＵの関連を模式的に示す図である。本実施形態において、マスタモジュール２８４に備えられるマスタＣＰＵ（マスタ制御部／第１層制御部）１００１は、プリンタ制御Ｉ／Ｆ２１５を介してコントローラ４６０より送られる指示及び画像データに基づいて画像形成装置１０００の全体を制御する。また、画像形成を実行するための搬送モジュールＡ２８０、搬送モジュールＢ２８１、作像モジュール２８２、及び定着モジュール２８３は、各機能を制御するサブマスタＣＰＵ（サブマスタ制御部／第２層制御部）６０１、９０１、７０１、８０１を備える。サブマスタＣＰＵ６０１、９０１、７０１、８０１はマスタＣＰＵ１００１により制御される。さらに、各機能モジュールは、さらに、各機能を実行するための制御負荷を動作させるためのスレーブＣＰＵ（スレーブ制御部／第３層制御部）６０２、６０３、６０４、６０５、９０２、９０３、７０２、７０３、７０４、７０５、７０６、８０２、８０３を備える。スレーブＣＰＵ６０２、６０３、６０４、６０５はサブマスタＣＰＵ６０１に、スレーブＣＰＵ９０２、９０３はサブマスタＣＰＵ９０１に、スレーブＣＰＵ７０２、７０３、７０４、７０５、７０６はサブマスタＣＰＵ７０１に、スレーブＣＰＵ８０２、８０３はサブマスタＣＰＵ８０１に制御される。
【００３３】
図３に示すように、マスタＣＰＵ１００１と複数のサブマスタＣＰＵ６０１、７０１、８０１、９０１は共通のネットワーク型通信バス（第１信号線）１００２によってバス接続される。サブマスタＣＰＵ６０１、７０１、８０１、９０１同士の間もネットワーク型通信バス（第１信号線）１００２によってバス接続される。なお、マスタＣＰＵ１００１と複数のサブマスタＣＰＵ６０１、７０１、８０１、９０１はリング接続されるものでもよい。サブマスタＣＰＵ６０１は、さらに、高速シリアル通信バス（第２信号線）６１２、６１３、６１４、６１５を介して、複数のスレーブＣＰＵ６０２、６０３、６０４、６０５のそれぞれと１対１接続（ピアツーピア接続）されている。同様に、サブマスタＣＰＵ７０１は、高速シリアル通信バス（第２信号線）７１１、７１２、７１３、７１４、７１５を介して、それぞれスレーブＣＰＵ７０２、７０３、７０４、７０５、７０６と接続される。サブマスタＣＰＵ８０１は、高速シリアル通信バス（第２信号線）８０８、８０９を介して、それぞれスレーブＣＰＵ８０２、８０３と接続される。サブマスタＣＰＵ９０１は、高速シリアル通信バス（第２信号線）９０９、９１０を介して、それぞれスレーブＣＰＵ９０２、９０３と接続される。ここで、高速シリアル通信バスは、短距離高速通信に用いられる。
【００３４】
本実施形態に係る画像形成装置１０００において、タイミングに依存した応答性が必要とされる制御に関しては、各サブマスタＣＰＵに統括された機能モジュール内で実現されるように機能分割されている。そのため、末端の制御負荷を駆動するための各スレーブＣＰＵと各サブマスタＣＰＵとの間の通信は、応答性のよい高速シリアル通信バスによって接続されている。つまり、上記第２信号線には、上記第１信号線よりもデータ転送のタイミング精度が高い信号線が用いられる。
【００３５】
一方、サブマスタＣＰＵ６０１、７０１、８０１、９０１とマスタＣＰＵ１００１との間では、精密な制御タイミングを必要としない、画像形成動作の大まかな処理の流れを統括するようなやり取りだけが行われる。例えば、マスタＣＰＵ１００１はサブマスタＣＰＵに、画像形成前処理開始、給紙開始、画像形成後処理開始といった指示を出す。また、マスタＣＰＵ１００１はサブマスタＣＰＵに、コントローラ４６０から指示されたモード（例えばモノクロモードや両面画像形成モードなど）に基づいた指示を画像形成開始の前に出す。サブマスタＣＰＵ６０１、７０１、８０１、９０１のそれぞれの間でも、精密なタイミング制御を必要としないやり取りだけが行われる。すなわち、画像形成装置の制御を、相互に精密なタイミング制御を必要としない制御単位に分け、それぞれのサブマスタＣＰＵがそれぞれの制御単位を精密なタイミングで制御する。これにより、本画像形成装置１０００では、通信トラフィックを最小限に抑え、低速で安価なネットワーク型通信バス１００２で接続することを可能としている。なお、マスタＣＰＵ、サブマスタＣＰＵ、及びスレーブＣＰＵについては、実装される制御基板が必ずしも一律である必要はなく、装置実装上の事情に合わせて可変的に配置させることが可能である。
【００３６】
次に、図４を参照して、本実施形態における具体的なマスタＣＰＵ、サブマスタＣＰＵ、スレーブＣＰＵの基板構成上の配置について説明する。本実施形態によれば、図４に示すように、様々な制御基板の構成を採用することができる。例えば、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２、６０３、６０４、６０５とは、同一の基板上に実装されている。また、サブマスタＣＰＵ７０１及びスレーブＣＰＵ７０２、７０３、７０４、又は、サブマスタＣＰＵ８０１及びスレーブＣＰＵ８０２、８０３のように、サブマスタＣＰＵと個々のスレーブＣＰＵが独立の基板として実装されてもよい。また、スレーブＣＰＵ７０５、７０６のように一部のスレーブＣＰＵが同一の基板上に実装されてもよい。また、サブマスタＣＰＵ９０１及びスレーブＣＰＵ９０２のように、サブマスタＣＰＵとスレーブＣＰＵの一部だけが同一基板上に配置されてもよい。
【００３７】
図５は、第１の実施形態に係る作像モジュール２８２の構成例を示す。作像モジュール２８２は、電子写真プロセスによって形成されたフルカラートナー像を転写ベルト２２６に転写させ、さらに搬送モジュールＡ２８０より引き渡された記録材に再転写させるまでの作像制御を司っている。作像モジュール２８２は、作像制御を統括的に制御するサブマスタＣＰＵ７０１と、各制御負荷を駆動するスレーブＣＰＵ７０２、７０３、７０４、７０５、７０６とを含む。また、各スレーブＣＰＵには、直接制御される制御負荷群が接続されている。
【００３８】
スレーブＣＰＵ７０２は、露光装置２１８Ｋ、現像装置２２３Ｋ、一次帯電装置２２１Ｋ、転写装置２２０Ｋ、クリーナ装置２２２Ｋ、及び除電装置２７１Ｋを制御負荷とし、ブラック色のトナー像を転写ベルト２２６に転写させるまでの制御を行なう。スレーブＣＰＵ７０３は、露光装置２１８Ｍ、現像装置２２３Ｍ、一次帯電装置２２１Ｍ、転写装置２２０Ｍ、クリーナ装置２２２Ｍ、及び除電装置２７１Ｍを制御負荷とし、マゼンタ色のトナー像を転写ベルト２２６に転写させるまでの制御を行なう。スレーブＣＰＵ７０４は、露光装置２１８Ｃ、現像装置２２３Ｃ、一次帯電装置２２１Ｃ、転写装置２２０Ｃ、クリーナ装置２２２Ｃ、及び除電装置２７１Ｃを制御負荷とし、シアン色のトナー像を転写ベルト２２６に転写させるまでの制御を行なう。スレーブＣＰＵ７０５は、露光装置２１８Ｙ、現像装置２２３Ｙ、一次帯電装置２２１Ｙ、転写装置２２０Ｙ、クリーナ装置２２２Ｙ、除電装置２７１Ｃを制御負荷とし、シアン色のトナー像を転写ベルト２２６に転写させるまでの制御を行う。
【００３９】
スレーブＣＰＵ７０６は、転写ベルト２２６を回転駆動させるローラ２２７のモータ７０８、２次転写装置２３１を駆動させる高圧信号出力器、転写ローラ脱着ユニット２５０及びレジストローラを駆動させる駆動源モータ７０９、７１０を制御負荷とする。また、スレーブＣＰＵ７０６は、これらの制御負荷を制御して、転写ベルト２２６上に多重転写された４色トナー像を２次転写装置２３１で記録材へ再転写させるまでの制御を行なう。なお、本実施形態では、サブマスタＣＰＵ７０１とスレーブＣＰＵ７０２、７０３、７０４，７０５、７０６は各々独立の高速シリアル通信バス７１１、７１２、７１３、７１４，７１５により１対１で対向接続されている。また、これまでは、サブマスタＣＰＵ７０１とスレーブＣＰＵ７０２、７０３、７０４、７０５、７０６の構成に特化した説明を行なってきたが、それ以外のサブマスタＣＰＵ６０１、８０１、９０１とスレーブＣＰＵとの間の通信においても同様の構成が適用できる。
【００４０】
＜電源供給＞
次に、図６を参照して、本実施形態における各モジュールへの電源の供給について説明する。図６に示す構成は、図４に対応するため、図４と同一の構成については同一の番号を付し、説明を省略する。なお、図６では、電源線を太線で示している。図６に示すように、各モジュールへの電源は電源供給部１４０１から供給される。電源供給部１４０１は、機器全体の動作電源を供給する電源で５Ｖ電源１４０２、２４Ｖ電源１４０３、電源混合部１４０４、３．３Ｖ電源１４２５を備える。５Ｖ電源１４０２は、第１電圧（５Ｖ）を出力し、ＣＰＵ等の制御ＩＣのみが動作するための電源を供給する。２４Ｖ電源１４０３は、第２電圧（２４Ｖ）を出力し、モータ等の負荷及び制御ＩＣを動作させるための電源を供給する。本実施形態によれば、画像形成装置１０００は、動作モードとして、５Ｖ電源１４０２で動作する省電力モードと、２４Ｖ電源１４０３で動作する通常モードとを有する。また、各サブマスタＣＰＵは、供給される電源電圧のレベルに応じて、動作モードを判断して画像形成を実行するための制御対象を制御する動作制御部として機能する。また、本実施形態では、マスタＣＰＵ１００１又はコントローラ４６０が上記電源供給を制御する電源制御部として機能する。なお、本実施形態では、マスタＣＰＵ１００１が第１制御部として機能し、各サブマスタＣＰＵが第２制御部として機能し、スレーブＣＰＵが第３制御部として機能する。
【００４１】
２４Ｖ電源１４０３と５Ｖ電源１４０２は、コントローラ４６０、マスタＣＰＵ１００１の何れかからＯＮ／ＯＦＦ状態を制御できるようにＯＲロジック１４２６、１４２３経由で制御されている。コントローラ４６０及びマスタＣＰＵ１００１の双方からＯＮ／ＯＦＦ状態を制御できるように構成するのは、双方が電源を切断してもよい状態になるまで確実に電源を供給するためである。電源混合部１４０４は、５Ｖ電源１４０２の出力１４０５と、２４Ｖ電源１４０３の出力１４０６とを入力とし、図６の例ではダイオードにより共通の電源線１４０７へ電源を混合し出力する。電源混合部１４０４は、５Ｖ電源１４０２のみＯＮ状態のとき５Ｖの電圧を出力し、５Ｖ電源１４０２及び２４Ｖ電源１４０３の両方がＯＮ状態のとき、及び、２４Ｖ電源１４０３のみＯＮ状態のとき２４Ｖの電圧を出力する。この電源混合部１４０４により、２４Ｖ電源１４０３の給電がＯＦＦ状態になっても、５Ｖ電源１４０２の給電状態をＯＮ状態にしておくことにより、制御ＩＣを駆動するための電源の供給を継続することができる。このように電源供給部１４０１は、５Ｖの電圧と２４Ｖの電圧を選択的に出力することができる。５Ｖ電源１４０２、２４Ｖ電源１４０３は通常動作モードでは両方がオンされているが、電源混合部１４０４の作用で高電位側の２４Ｖ電源１４０３より電源線１４０７に供給される。５Ｖ電源１４０２をオンしておくのは、動作過電流等で２４Ｖ電源１４０３が遮断された場合でも、５Ｖ電源で動作するデバイスへの電源供給を保障するためである。
【００４２】
単一の電源線１４０７により供給することにより、誤動作や、電源線の部分的な断線により高圧電源のみを供給する不具合を防止できる。また、マスタＣＰＵは、スレーブＣＰＵに供給される電圧レベルを２４Ｖから５Ｖへ切り替え制御することによりサブマスタＣＰＵに省電力モードへ切り替える旨通知する。また、マスタＣＰＵは、スレーブＣＰＵに供給される電圧レベルを５Ｖから２４Ｖへ切り替えることによりサブマスタＣＰＵに省電力モードから通常モードへ復帰する旨通知する。このため、省電力モードへの切り替え及び復帰を通知するためにマスタＣＰＵ１００１とサブマスタＣＰＵ間の通信を維持する必要がなくなり、サブマスタＣＰＵの省電力モード時の周波数精度等の制約が少なくなるとともに、通信部の電力消費を合わせて低減することが可能になる。
【００４３】
電源供給部１４０１の出力に対する各モジュールの構成について説明する。図６では、モジュール間で共通の構成であるが、異なる部位であることを示すために数字の末尾に異なるアルファベットａ〜ｄを付している。以下の説明ではアルファベットを省略する。電流検出部１４２４は、各モジュール単位の消費電流を検出する。電流値はアナログ電圧値に変換される。この出力端子はサブマスタＣＰＵのアナログデジタル変換端子に接続され、電源電流の監視を行う。電圧検出部１４１０は電源線１４０７から供給される電源の電圧レベルを予め定められた閾値で検定しＬＥＶＥＬ信号１４１４を生成する。ＬＥＶＥＬ信号１４１４では、閾値以上の電圧の場合にＨレベルが出力され、閾値より小さい場合にＬレベルが出力される。ＬＥＶＥＬ信号１４１４は各サブマスタＣＰＵに通知されるとともにＯＲロジック１４１５、ＡＮＤロジック１４１６に伝えられる。電圧変換部１４１１は、入力される電源の電圧を、制御部（サブマスタＣＰＵ及びスレーブＣＰＵ）が動作するための電圧に変換し、サブマスタＣＰＵ及びスレーブＣＰＵに供給する。具体的には、電圧変換部１４１１は、出力部として機能し、電源混合部１４０４から出力された５Ｖまたは２４Ｖの電圧をこれらの電圧よりも低い３．３Ｖの電圧に変換する。電源線１４２２はサブマスタＣＰＵへは直接接続され、スレーブＣＰＵに対してはＳＷ部１４１２を介して接続される。ＳＷ部１４１２、１４１３はＦＥＴによる電源のスイッチ機能を有する。ＬＥＶＥＬ信号１４１４とＣＰＵからのＥＮＡＢＬＥ信号１４１７との論理積を出力するＡＮＤロジック１４１６の出力と、サブマスタＣＰＵからのＩＮＩＴ信号１４２１と、の論理和を出力するＯＲロジック１４２０の出力はＳＷ部１４１３に出力される。ＳＷ部１４１３は、上記出力を電源のＯＮ／ＯＦＦ状態を切り替える信号として使用する。このＳＷ部１４１３では、電圧閾値以上の電圧が印加され、サブマスタＣＰＵがモータ等の動作を許可する場合にのみＯＮ状態に制御される。ＩＮＩＴ信号１４２１は、機器の電源投入直後に電源線１４１８及び電源線１４１８に接続されるドライバＩＣ等が正常か否かを判定する処理で使用される。
【００４４】
同様にＳＷ部１４１２は、ＯＲロジック１４１５の出力により切り替えられる。ＯＲロジック１４１５は、ＬＥＶＥＬ信号１４１４と、ＣＰＵからのＥＮＡＢＬＥ信号１４１７と、ＩＮＩＴ信号１４２１との論理和により制御される。ＥＮＡＢＬＥ信号１４１７、ＩＮＩＴ信号１４２１の制御の詳細は後述するが、ＳＷ部１４１３がＯＮ状態のときにＳＷ部１４１２がＯＦＦ状態にならないように回路が構成されている。ＳＷ部１４１２の出力１４１９は、スレーブＣＰＵの電源として供給される。同様にＳＷ部１４１３の出力１４１８は、不図示のモータを駆動するためのドライバＩＣ等の負荷の電源として供給される。
【００４５】
次に、図７を参照して、ネットワーク型通信バス１００２と、高速シリアル通信バスとの接続について説明する。ネットワーク型通信バス１００２への接続は、ＣＰＵに内蔵されたマスタ通信Ｉ／Ｆ部、ＣＰＵの外部に設定されるトランスミッタＩＣにより実現される。マスタＣＰＵ１００１は、マスタ通信Ｉ／Ｆ部１５００ａとトランスミッタ１５０４ａを経由して、ネットワーク型通信バス１００２に接続される。一方、サブマスタＣＰＵ６０１は、マスタ通信Ｉ／Ｆ部１５００ｂとトランスミッタ１５０４ｂを経由して、ネットワーク型通信バス１００２に接続される。ネットワーク型通信バス１００２はＣＡＮバスの一例である。
【００４６】
ＣＡＮバスのトランスミッタ１５０４と各ＣＰＵとは送信１５０１と受信１５０２とで接続される。トランスミッタ１５０４は、送信バッファと受信バッファとで構成され、送信バッファの出力及び受信バッファの入力が接続されてネットワーク型通信バス１００２に接続される。実際にはネットワーク型通信バス１００２及びトランスミッタ１５０４のネットワーク側は、差動信号ラインで構成される。
【００４７】
制御信号１５０３ａはマスタＣＰＵ１００１からトランスミッタ１５０４ａへ入力され、動作許可信号ＴＸ＿ＥＮＢａが送信許可状態である場合はトランスミッタの動作が許可される。一方、制御信号１５０３ａが不許可状態の場合には、トランスミッタ１５０４ａの出力はハイインピーダンス（Ｈｉ−Ｚ）状態となる。制御信号１５０３ｂは、サブマスタＣＰＵ６０１からトランスミッタ１５０４ｂへ入力され、制御信号１５０３ａと同様の信号である。
【００４８】
また、サブマスタＣＰＵ６０１は、スレーブ通信Ｉ／Ｆ部１５２２ａ〜１５２２ｄを備え、通信線６１２〜６１５と、各スレーブＣＰＵ６０２〜６０５にそれぞれ設けられたスレーブ通信Ｉ／Ｆ部１５２３ａ〜１５２３ｄとを経由して通信を行う。サブマスタＣＰＵ７０１，８０１，９０１及びその下流のスレーブＣＰＵに関しては同様の構成であるため、図面及び説明を省略する。
【００４９】
次に、図８を参照して、本実施形態における電源投入時の処理手順を各ＣＰＵごとに説明する。例としてマスタＣＰＵ１００１、サブマスタＣＰＵ６０１、及びスレーブＣＰＵ６０２について記載しているが、その他のサブマスタＣＰＵ、スレーブＣＰＵも同様の処理を行なう。なお、以下で説明するＳに続く番号は、各フローチャートのステップ番号を示す。
【００５０】
まず、マスタＣＰＵ１００１の処理について説明する。Ｓ１６００において、マスタＣＰＵ１００１は、５Ｖ電源１４０２が投入されると、内蔵ＲＡＭエリアの初期化や各種レジスタの設定等の初期化処理を実行する。初期化が終了すると、Ｓ１６０１において、マスタＣＰＵ１００１は、ネットワーク型通信バス１００２の診断を開始する。ここでは、トランスミッタ１５０４ａへの許可信号ＴＸ＿ＥＮＢａが送信許可状態とされる。Ｓ１６０２において、マスタＣＰＵ１００１は、トランスミッタ１５０４ｂへの送信１５０１ａの出力レベルを変化させ、受信１５０２ａの入力レベルが同じように変化するかを確認することにより、トランスミッタ動作が正常か否かを判定する。トランスミッタ動作が正常であると判定すると、Ｓ１６０３に進み、マスタＣＰＵ１００１は、各サブマスタＣＰＵへのリセット信号１４３０ａ〜１４３０ｄを非リセット状態にしリセットを解除する。一方、トランスミット動作が異常であると判定すると、Ｓ１６０９に進み、マスタＣＰＵ１００１は、故障部位を診断し、Ｓ１６１０で故障部位を判定して表示する。
【００５１】
Ｓ１６０３でリセットが解除されると、Ｓ１６０４において、マスタＣＰＵ１００１は、診断部として機能し、サブマスタＣＰＵ６０１を含む全サブマスタＣＰＵと通信し、全サブマスタＣＰＵと通信が可能か否かを診断する。何れかのサブマスタＣＰＵとの通信が可能でないと判定すると、Ｓ１６０９に進み、マスタＣＰＵ１００１は、故障部位を診断し、Ｓ１６１０で故障部位を判定して表示し、処理を終了する。つまり、マスタＣＰＵ１００１は、サブマスタＣＰＵの何れかとの通信に異常が発見されると、２４Ｖ電源１４０３による電源供給を禁止する。ここでのＳ１６０９は、例えば、単一のサブマスタＣＰＵのみリセットを解除状態にして通信が可能か否かを順に確認し、通信ができない原因個所を特定する。
【００５２】
一方、全サブマスタＣＰＵとの通信が可能であると判定すると、Ｓ１６０５において、マスタＣＰＵ１００１は、各サブマスタＣＰＵへ２４Ｖ電源１４０３の投入前の確認を行うように指示する。その後、Ｓ１６０６において、マスタＣＰＵ１００１は、各サブマスタＣＰＵの診断が終了するまで待機し、Ｓ１６０７で診断が全て正常であったか否かを判定する。全て正常である場合はＳ１６０８において、マスタＣＰＵ１００１は、２４Ｖ電源１４０３の電源を投入して処理を終了する。一方、エラーが確認された場合は、マスタＣＰＵ１００１は、Ｓ１６０９で故障部位の診断を行い、Ｓ１６１０で故障状態の判定と操作部１０への表示を行う。
【００５３】
次に、サブマスタＣＰＵ６０１の処理について説明する。Ｓ１６２０において、サブマスタＣＰＵ６０１は、リセット信号１４３０によりリセットを解除されると、内蔵ＲＡＭエリアの初期化や各種レジスタの設定等の初期化処理を実行する。初期化が終了すると、Ｓ１６２１において、サブマスタＣＰＵ６０１は、マスタＣＰＵ１００１の指示に連携してネットワーク型通信バス１００２経由での通信の診断を行う。続いて、Ｓ１６２２において、サブマスタＣＰＵ６０１は、通信が正常に行なわれたか否かを判定する。正常に通信できた場合はＳ１６２３に進み、サブマスタＣＰＵ６０１は、ＥＮＡＢＬＥ信号１４１７ａを‘Ｈ’（イネーブル状態）に設定し、スレーブＣＰＵ６０２〜６０５への電源供給開始と通信の診断を行う。一方、正常に通信できなかった場合は処理を終了する。
【００５４】
Ｓ１６２３で通信を診断すると、Ｓ１６２４において、サブマスタＣＰＵ６０１は、全てのスレーブＣＰＵ６０２〜６０５と通信を正常に行えたか否かを判定する。何れかのスレーブＣＰＵとの通信に不具合があった場合は、Ｓ１６４１に進み、サブマスタＣＰＵ６０１は、故障部位を診断し、Ｓ１６４２で当該スレーブＣＰＵへの電源供給を停止する。さらに、Ｓ１６４３で、サブマスタＣＰＵ６０１は、マスタＣＰＵ１００１へ異常部位を通知し、処理を終了する。一方、全てのスレーブＣＰＵとの通信が正常であった場合は、Ｓ１６２５において、サブマスタＣＰＵ６０１は、２４Ｖ電源１４０３の投入前の確認として、ＩＮＩＴ信号１４２１ａを’Ｈ’（許可レベル）に設定する。続いて、Ｓ１６２５において、サブマスタＣＰＵ６０１は、スレーブＣＰＵ６０２〜６０５に対して、各スレーブＣＰＵに接続されるモータ等の負荷を、個別に、かつ、順に駆動させるように指示する。さらに、Ｓ１６２６で、サブマスタＣＰＵ６０１は、駆動状態における電流変動を電流検出部１４２４ｂを使用して確認し、正常であるか否かを判定する。ここで、異常と判定されると、Ｓ１６２７に進み、サブマスタＣＰＵ６０１は、検査部位を異常として記憶し、Ｓ１６２８に進む。
【００５５】
一方、Ｓ１６２６で正常と判定した場合は、Ｓ１６２８に進み、サブマスタＣＰＵ６０１は、全てのチェックが終了したか否かを判定する。終了していなければ、Ｓ１６２５乃至Ｓ１６２８の処理を繰り返す。一方、全ての部位のチェックが終了した場合は、Ｓ１６２９に進み、サブマスタＣＰＵ６０１は、全ての結果が正常であるか否かを判定する。正常である場合は、Ｓ１６３０に進み、サブマスタＣＰＵ６０１は、マスタＣＰＵ１００１に結果を通知するとともに、ＩＮＩＴ信号１４２１ａを‘Ｌ’レベル出力に設定する。一方、何れかのチェックで異常がある場合は、上述したＳ１６４１乃至Ｓ１６４３のエラー処理が実行される。Ｓ１６３０で正常通知を行なった場合、マスタＣＰＵ１００１は、上述したＳ１６０８の処理を行ない、２４Ｖ電源１４０３の出力を促す。
【００５６】
次に、Ｓ１６３１において、サブマスタＣＰＵ６０１は、電圧検出部１４１０ａを用いて、供給される電圧レベルを検出し、ＬＥＶＥＬ信号１４１４が’Ｈ’になるまで待機する。ＬＥＶＥＬ信号１４１４が’Ｈ’に遷移すると、Ｓ１６３２で、サブマスタＣＰＵ６０１は、ＥＮＡＢＬＥ信号１４１７を’Ｈ’レベルに設定し、ＩＮＩＴ信号１４２１を’Ｌ’レベルに設定する。続いて、Ｓ１６３３において、サブマスタＣＰＵ６０１は、駆動状態における電流変動を電流検出部１４２４を使用して確認し、正常であるか否かを判定する。ここで、異常と判定されると、Ｓ１６３４に進み、サブマスタＣＰＵ６０１は、検査部位を異常として記憶し、Ｓ１６３５に進む。
【００５７】
一方、Ｓ１６３３で正常と判定した場合は、Ｓ１６３３に進み、サブマスタＣＰＵ６０１は、全てのチェックが終了したか否かを判定する。終了していなければ、Ｓ１６３２乃至１６３５の処理を繰り返す。一方、全ての部位のチェックが終了した場合は、Ｓ１６３６に進み、サブマスタＣＰＵ６０１は、全ての結果が正常であるか否かを判定する。正常である場合は処理を終了し、異常である場合は、上述したＳ１６４１乃至Ｓ１６４３の処理を実行する。ここでは、サブマスタＣＰＵ６０１を例にサブマスタＣＰＵの処理内容を説明したが、その他のサブマスタＣＰＵに関しても同様の処理を行なって正常の判定を行う。全てのサブマスタＣＰＵ、全てのスレーブＣＰＵの判定終了がＳ１６０６の診断終了に対応する。
【００５８】
次に、スレーブＣＰＵ６０２の処理について説明する。Ｓ１６５０において、スレーブＣＰＵ６０２は、サブマスタＣＰＵ６０１によってＥＮＡＢＬＥ信号１４１７ａが‘Ｈ’に設定されて電源供給が開始されると、内蔵ＲＡＭエリアの初期化や各種レジスタの設定等の初期化処理を実行する。初期化が終了すると、Ｓ１６５１において、スレーブＣＰＵ６０２は、サブマスタＣＰＵ６０１との通信の診断を行う。続いて、Ｓ１６５２において、スレーブＣＰＵ６０２は、通信が正常に行なわれたか否かを判定する。正常に通信できた場合はＳ１６５３に進み、スレーブＣＰＵ６０２は、接続されたデバイスのドライバを開始し、デバイスとの通信の診断を行う。一方、正常に通信できなかった場合は処理を終了する。
【００５９】
Ｓ１６５４において、スレーブＣＰＵ６０２は、デバイスと診断が終了したか否かを判定する。終了していない場合はこの判定を診断が終了するまで定期的に繰り返す。診断が終了すると、Ｓ１６５５に進み、スレーブＣＰＵ６０２は、診断結果が正常であったか否かを判定する。正常である場合は処理を終了し、正常でない場合は、Ｓ１６５６に進み、スレーブＣＰＵ６０２は、異常部位の駆動を禁止する禁止処理を実行し、処理を終了する。
【００６０】
次に、図９及び図１０を参照して、マスタＣＰＵ１００１による電源供給部１４０１から電源線１４０７への供給電圧の変化とサブマスタＣＰＵの動作に関するタイミングについて説明する。図９のタイミングチャートは、機器電源の投入から初期化の処理と、機器動作中の省電力モードへの移行と復帰の流れを示している。また、図１０のフローチャートは、図９のタイミングチャートにおけるマスタＣＰＵ１００１とサブマスタＣＰＵ６０１と電源投入時の処理手順を示す。また、サブマスタＣＰＵ７０１、８０１、９０１は、サブマスタＣＰＵ６０１と同様の処理を実行するため説明を省略する。
【００６１】
図９に示すように、機器電源がＯＦＦ状態から電源供給される場合には、まずＩＮＩＴ１状態に遷移する。ＩＮＩＴ１状態ではＳ１８００において、マスタＣＰＵ１００１の内蔵ＲＡＭエリアの初期化や各種レジスタの設定等の初期化処理が行われる。続いて、Ｓ１８０１において、マスタＣＰＵ１００１は、省電力モードからの復帰かを示すＬＩＶＥ＿ＷＡＫＥ信号１４３１の状態を確認する。ここで、初期電源投入時はＩＮＩＴ１状態での処理が終了すると、ＩＮＩＴ２状態に遷移する。具体的には、Ｓ１８０２に進み、マスタＣＰＵ１００１は、通常の初期化動作を行う。一方、ＬＩＶＥ＿ＷＡＫＥ信号１４３１が省電力モードからの復帰を示す場合は、Ｓ１８０３に進み、マスタＣＰＵ１００１は、ＯＲロジック１４２３の出力を‘Ｌ（出力禁止）’から‘Ｈ（出力許可）’に切り替えて、２４Ｖ電源をＯＮ状態に制御し、短縮初期化シーケンスを実行する。
【００６２】
一方、サブマスタＣＰＵ６０１は、Ｓ１８１０において初期化処理を実行し、リセット状態が解除されると、Ｓ１８１１において電圧検出部１４１０のＬＥＶＥＬ信号１４１４を確認し、電源状態が２４Ｖ入力（第２電圧）であるか又は５Ｖ入力（第１電圧）であるかを判定する。５Ｖ通電状態であればＩＮＩＴ２状態（Ｓ１８１３）に遷移する。Ｓ１８１３において、サブマスタＣＰＵ６０１は、通信の確立と故障診断を行う。ここで、サブマスタＣＰＵ６０１は、トランスミッタ１５０４を使用可能状態（通常発振状態）に設定して、ネットワーク型通信バス１００２を介しての通信の確立と故障診断を行う。一方、２４Ｖ通電状態であればＩＮＩＴ６状態（Ｓ１８１２）に遷移する。ＩＮＩＴ６状態については後述する。
【００６３】
次に、ＩＮＩＴ３状態において、サブマスタＣＰＵ６０１は、ＥＮＡＢＬＥ信号を許可状態である‘Ｈ（出力許可）’にすることで、電源線１４１９を介して各スレーブＣＰＵへ電源供給（３．３Ｖ：第３電圧）を開始し、各スレーブＣＰＵとの通信の確立と故障診断を行った後に、ＩＮＩＴ４状態に移行する。ＩＮＩＴ４状態では、サブマスタＣＰＵ６０１は、ＩＮＩＴ信号１４２１をアサート（‘Ｈ（出力許可）’）し、電源線１４１８を介してモータドライバＩＣ等への電源供給（５Ｖ）を開始する。ここで、各スレーブＣＰＵは、個別にドライバＩＣを動作（通常発振）させながら電流検出部１４２４の検出結果を参照し異常が無いかの確認を行う。ＩＮＩＴ１状態乃至ＩＮＩＴ４状態までの処理でシステムが正常と確認された場合に、ＩＮＩＴ５状態へ遷移する。ＩＮＩＴ５状態では、マスタＣＰＵ１００１は、ＯＲロジック１４２３の出力を‘Ｌ（出力禁止）’から‘Ｈ（出力許可）’に切り替えて、２４Ｖ電源１４０３をＯＮ状態に制御し、ＩＮＩＴ４状態と同様の確認処理を行う。したがって、サブマスタＣＰＵ６０１では、電源線１４１８を介してモータドライバＩＣ等への電源供給（２４Ｖ）が開始されることになる。
【００６４】
システムの初期化が終了すると、ＩＤＬＥ状態に遷移する。ＩＤＬＥ状態において、サブマスタＣＰＵ６０１は、各スレーブＣＰＵに対して省電力モードに移行するように通知する。ここで、各スレーブＣＰＵは動作周波数を低く設定（低速発振）する。ＩＤＬＥ状態が一定時間（図９に示すΔＴ１）継続するとＳＬＥＥＰ１状態に遷移する。ＳＬＥＥＰ１状態では、マスタＣＰＵ１００１は、まずＯＲロジック１４２３の出力を‘Ｈ（出力許可）’から‘Ｌ（出力禁止）’に切り替えて、２４Ｖ電源１４０３をＯＦＦ状態に制御する。サブマスタＣＰＵ６０１は、電源線１４０７の電圧レベルの変化を電圧検出部１４１０により検出し、外部発振子から内蔵されたＣＲ発振回路に動作周波数を切り替え自らの動作周波数を低く設定（低速発振）する。さらに、サブマスタＣＰＵ６０１は、スレーブＣＰＵ側のトランスミッタ１５０４ｂを停止状態にし消費電流を低減する。この際マスタＣＰＵ１００１側のトランスミッタ１５０４ａは動作状態を継続する。これはスレーブＣＰＵ側からの通信を必要に応じて可能にするためである。ＳＬＥＥＰ１状態からＡＣＴＩＶＥ状態への遷移では、マスタＣＰＵ１００１による２４Ｖ電源１４０３のＯＮ状態への制御と、電圧検出部１４１０による電源線１４０７の電圧変化（５Ｖ→２４Ｖ）を検出することにより、サブマスタＣＰＵ６０１及び各スレーブＣＰＵが通常動作状態に復帰する。
【００６５】
ＡＣＴＩＶＥ状態が終了すると再びＩＤＬＥ状態に遷移し、更にΔＴ１時間が経過すると、ＳＬＥＥＰ１状態に遷移し、ΔＴ２時間が経過するとＳＬＥＥＰ２状態に遷移する。ＳＬＥＥＰ２状態では、ＥＮＡＢＬＥ信号１４１７が‘Ｌ（出力禁止）’に設定され各スレーブＣＰＵへの電源供給は停止状態となる。更にＳＬＥＥＰ２状態がΔＴ３時間継続すると、ＯＲロジック１４２６の出力を ‘Ｌ（出力禁止）’に切り替えて、５Ｖ電源１４０２の供給を停止し、マスタＣＰＵ１００１、サブマスタＣＰＵ６０１、各スレーブＣＰＵの全ての電源がＯＦＦ状態（ＳＬＥＥＰ３状態）に制御される。ＳＬＥＥＰ３状態ではコントローラ４６０の一部回路のみが３．３Ｖ電源１４２５からの電源供給により動作を行う。
【００６６】
その後、操作部１０のキー操作や、ファクシミリ装置からのファクシミリ受信、ＬＡＮインタフェース装置からのｐｒｉｎｔ等のジョブが発生すると、コントローラ４６０は５Ｖ電源１４０２をＯＮ状態に制御し、ＩＮＩＴ１状態に遷移する。ＩＮＩＴ１状態ではＳ１８００において、マスタＣＰＵ１００１の内蔵ＲＡＭエリアの初期化や各種レジスタの設定等の初期化処理を行う。続いて、ＩＮＩＴ６状態に遷移する。ＩＮＩＴ６状態では、マスタＣＰＵ１００１は、２４Ｖ電源１４０３をＯＮ状態に制御してからサブマスタＣＰＵ６０１のリセット解除を行う。これによりサブマスタＣＰＵ６０１も省電力モードからの復帰を認識し故障診断を行わない初期化処理を実行する。
【００６７】
以上説明したように、本実施形態に係る画像形成装置は、マスタＣＰＵ、複数のサブマスタＣＰＵ、及び複数のスレーブＣＰＵを含む分散制御システムを採用する。また、マスタＣＰＵは、各サブマスタＣＰＵ及び各スレーブＣＰＵに対して、省電力モード時において５Ｖ電源を供給し、通常モード時において２４Ｖ電源を供給する。さらに、サブマスタＣＰＵは、供給される電源電圧のレベルに応じて、動作モードを判断して動作する。これにより、画像形成装置は、供給する電源電圧に応じて動作モードを制御することができ、動作モードを通知するための専用線や、割り込みを発生させるための構成を省略することができる。また、画像形成装置は、２系統の電源電圧を切り替えて供給しているため、動作モードによって、ＣＰＵの動作クロックを制御する必要がない。よって、本実施形態によれば、ＣＰＵのクロックに対応した電圧が供給されないことによるシステム異常を抑制することができる。
【００６８】
本発明は上記実施形態に限らず様々な変形が可能である。例えば、本画像形成装置は、電源電圧を２系統の電圧に分け、初期電源投入時の初期化処理において５Ｖ電源を供給し、異常部位の診断を行って異常部位が発見された場合には２４Ｖ電源の供給を制限してもよい。これにより、本画像形成装置は、過大電流や通信異常によるシステム破壊を抑制することができる。つまり、本画像形成装置は、信頼性の高い電源供給を実現することができる。また、本画像形成装置は、省電力モードにおいて、予め定められた時間が経過すると、５Ｖ電源の供給を停止してもよい。これにより、より効果的な省電力化を実現することができる。また、本画像形成装置は、単一の電源線のみを設け、５Ｖ電源と２４電源を混合して出力してもよい。この場合、サブマスタＣＰＵは、供給される電源電圧に応じて、各スレーブＣＰＵや各負荷に対して選択的に電源電圧を供給する。これにより、電源供給部と各ＣＰＵ間との間に配設される電源線をさらに低減することができる。
【００６９】
＜第２の実施形態＞
次に、図１１を参照して、第２の実施形態について説明する。第１の実施形態では、電源供給部１４０１に電源混合部１４０４を備え、分散基板への給電線を削減する構成について説明した。一方、本実施形態では、電源混合部１４０４を備えない構成について説明する。なお、第１の実施形態と同様の構成については同一の番号を付し、説明を省略する。
【００７０】
第１の実施形態では、サブマスタＣＰＵの初期化時の処理変更を電源の電圧レベルによって切り替えている。しかし、本実施形態では５Ｖ電源１４０２と、２４Ｖ電源１４０３とを独立した電源線１４０５，１４０６で接続している。そこで、本実施形態では機器の電源投入時にはサブマスタＣＰＵに対するリセット解除時に給電する電源を５Ｖ電源１４０２のみとし、省電力モードからの復帰時には５Ｖ電源１４０２、２４Ｖ電源１４０３を給電するように制御する。これにより、第１の実施形態と同様の制御を実現することができる。また、省電力モードへの遷移も５Ｖ電源１４０２、２４Ｖ電源１４０３がともに給電される状態から２４Ｖ電源１４０３のみを停止すれば第１の実施形態と同様の制御が可能である。
【００７１】
また、本発明は、上記第１及び第２の実施形態に限らず様々な変形が可能である。例えば、上記実施形態では、サブマスタＣＰＵ及びスレーブＣＰＵへの電源供給を単一の系統としているが、複数の系統を備え、サブマスタＣＰＵ及びスレーブＣＰＵへの電源供給を部分的に行ってもよい。この場合、システム全体のうち必要な部位にのみ給電を行う細やかな省電力制御が可能となる。
【図１】
0005480598.tif 000002
【図２】
0005480598.tif 000003
【図３】
0005480598.tif 000004
【図４】
0005480598.tif 000005
【図５】
0005480598.tif 000006
【図６】
0005480598.tif 000007
【図７】
0005480598.tif 000008
【図８】
0005480598.tif 000009
【図９】
0005480598.tif 000010
【図１０】
0005480598.tif 000011
【図１１】
0005480598.tif 000012