(57)【特許請求の範囲】
【請求項１】
磁界を検知するための磁界検知素子と、
前記磁界検知素子の出力電圧を増幅する差動増幅器と、
電圧制御信号に応じて、可変である基準電圧を生成する電圧可変回路と、
前記差動増幅器の出力と、前記電圧可変回路が生成した基準電圧とを比較する比較器と、
前記電圧可変回路が生成する基準電圧のレベルを制御するための電圧制御値を保持し、当該電圧制御値をもつ前記電圧制御信号を前記電圧可変回路に出力する電圧制御レジスタと、
前記磁界検知素子にかかる磁界の強度である磁界強度と、前記電圧制御値とを対応させて第１テーブルとして予め記憶する記憶部と、
前記電圧制御レジスタに検知対象の磁界に対応する電圧制御値を設定し、前記比較器の比較結果および前記第１テーブルから、当該電圧制御値に対応する磁界強度の有無を判定するＣＰＵとを備える
磁界検知マイコン。
【請求項２】
前記差動増幅器は、ゲイン制御信号に応じてゲイン可変であり、
前記磁界検知マイコンは、さらに、
前記差動増幅器のゲインを設定するためのゲイン制御値を保持し、当該ゲイン制御値をもつゲイン制御信号を前記差動増幅器に出力するゲイン制御レジスタを備え、
前記記憶部は、前記ゲイン制御値毎に、前記磁界強度と、前記電圧制御値とを対応させて前記第１テーブルとして予め記憶する
請求項１記載の磁界検知マイコン。
【請求項３】
前記ＣＰＵは、前記電圧制御レジスタに保持された前記電圧制御値を順次増加または減少させ、前記比較器の出力が反転したときに、当該電圧制御値に対応する磁界強度を前記第１テーブルから検知した磁界強度として読み出す
請求項１または２記載の磁界検知マイコン。
【請求項４】
前記電圧可変回路はＤ／Ａコンバータである
請求項１〜３のいずれか１項に記載の磁界検知マイコン。
【請求項５】
前記記憶部は、さらに、前記磁界検知素子にかかるＳ極の磁界強度と、前記比較器の出力が反転する条件を示す電圧制御値とを対応させて第２テーブルとして予め記憶し、
前記記憶部は、前記磁界検知素子にかかるＮ極の磁界強度と、前記比較器の出力が反転する条件を示す電圧制御値とを対応させて前記第１テーブルとして予め記憶する
請求項１記載の磁界検知マイコン。
【請求項６】
前記ＣＰＵは、前記第１テーブルを用いた磁界検知と、前記第２テーブルを用いた磁界検知とを所定回数ずつ交互に行う
請求項５記載の磁界検知マイコン。
【請求項７】
前記磁界検知マイコンは、さらに、
電源電圧を昇圧する昇圧回路と、
昇圧された電源電圧と昇圧されていない電源電圧の一方を選択し、選択した電源電圧を前記磁界検知素子に供給する電圧切替回路とを備え、
前記記憶部は、前記昇圧された電源電圧および前記昇圧されていない電源電圧のそれぞれについて、前記磁界強度と、前記電圧制御値とを対応させて前記第１テーブルとして予め記憶し、
前記ＣＰＵは、前記電圧切替回路により選択された電源電圧に対応する電圧制御値を用いて磁界強度を検知する
請求項１記載の磁界検知マイコン。
【請求項８】
前記磁界検知素子はホール素子であり、
前記磁界検知素子、前記差動増幅器、前記電圧可変回路、前記比較器、前記電圧制御レジスタ、前記記憶部、および前記ＣＰＵは、同一半導体基板上に形成されている
請求項１〜７のいずれか１項に記載の磁界検知マイコン。
【請求項９】
前記ホール素子は、前記半導体基板の４隅のうちの少なくとも１隅に形成される
請求項８記載の磁界検知マイコン。
【請求項１０】
前記磁界検知マイコンは、さらに、
前記磁界検知素子と同じ構成の３つの磁界検知素子と、
前記差動増幅器、前記電圧可変回路および前記比較器を含むセットと同じ構成の３つのセットとを有し、
４つの前記磁界検知素子は、前記半導体基板の４隅に配置され、
前記ＣＰＵは、４つのセットのそれぞれを用いて磁界を検知する
請求項８記載の磁界検知マイコン。
【請求項１１】
磁界検知マイコンにおける磁界検知方法であって、
前記磁界検知マイコンは、
磁界を検知するための磁界検知素子と、
前記磁界検知素子の出力電圧を増幅する差動増幅器と、
電圧制御信号に応じて可変である基準電圧を生成する電圧可変回路と、
前記差動増幅器の出力と、前記電圧可変回路が生成した基準電圧とを比較する比較器と、
前記電圧可変回路が生成する基準電圧のレベルを制御するための電圧制御値を保持し、当該電圧制御値をもつ前記電圧制御信号を前記電圧可変回路に出力する電圧制御レジスタと、
前記磁界検知素子にかかる磁界の強度である磁界強度と、前記電圧制御値とを対応させて第１テーブルとして予め記憶する記憶部とを備え、
前記磁界検知方法は、
前記電圧制御レジスタに検知対象の磁界に対応する電圧制御値を設定し、
前記比較器の出力が反転したか否かを判定し、
前記比較器の出力が反転したと判定された場合、当該電圧制御値に対応する磁界強度を前記第１テーブルから読み出す
磁界検知方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁界検知機能を有する磁界検知マイコンおよび磁界検知方法に関する。
【背景技術】
【０００２】
近年におけるシステムＬＳＩの集積度は、セットの高機能化及びプロセスの微細化とともに年々向上し続けている。それに伴い、従来複数チップから構成された機器システムのワンチップ化が実現されつつある。その中で、特にワンチップ化が困難なのが、センサー系アナログブロックである。センサー系アナログブロックは、微小のアナログ信号を扱うため、センサーの感度を上げる半導体プロセスと、低コスト微細化を向上させるプロセスは必ずしも同じプロセスとはならない。【０００３】
例えば図２１は従来技術におけるセンサーＩＣとマイコンを示す図である。図２１に示すように、センサーＩＣＸとマイコンＹとの２チップで構成され、センサーＩＣＸからの信号を出力するための出力端子Ｘ３とセンサーＩＣＸへの信号を入力するための入力端子Ｘ４が信号線を介してマイコンＹに接続されているケースがある（例えば、特許文献１参照）。【０００４】
また図２２は従来技術における磁界検知回路を示す図である。図２２に示すとおり、センサーＩＣの温度特性を向上させるために以下の処理が行われる。増幅回路ＡＭＰ１によって増幅されたホール素子ＨＡＬ１の出力ＯＵＴＡは、比較回路ＣＭＰ１に入力される。また、基準電圧回路ＢＬ１は、基準電圧ＶＴＨ１、ＶＴＨ２を生成する分圧回路だけを有し、温度補償する。基準電圧回路ＢＬ１が生成する基準電圧ＶＴＨ１、ＶＴＨ２のうち、出力ＯＵＴＡの温度係数とほぼ等しい温度係数を有する１つの基準電圧がスイッチ回路ＳＷ１によって選択されて、比較回路ＣＭＰ１に基準電圧ＯＵＴＢとして入力される。【０００５】
そして、比較回路ＣＭＰ１は、出力ＯＵＴＡと基準電圧ＯＵＴＢとを比較して、出力ＯＵＴの値により磁界を検出するように、センサーの出力と比較する基準電位発生回路の相関において、温度特性を打ち消す様な回路を追加する。このような構成により、センサーＩＣ単体の性能向上を図る方法が開示されている（例えば、特許文献２参照。）。以下においては、特許文献２の技術を従来技術Ｂともいう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−０３２４２４号公報（第２９頁、図１９）
【特許文献２】特開２００９−０４７４７８号公報（第１０頁、図４、図３）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来技術Ｂの構成では、温度特性を打ち消すための２種類以上の温度特性係数を持つ抵抗を組み合わせた、２種類の基準電圧を生成する電圧可変回路（基準電圧回路ＢＬ１）が必要となる。そのため、従来技術Ｂの電圧可変回路の構成は複雑である。【０００８】
なお、特許文献１には、センサーＩＣとマイコンの組合せ事例は記載されているが、磁界強度の有無を容易に判定するための技術については記載がない。【０００９】
本発明は前記従来の課題を解決するもので、複雑な構成の電圧可変回路を必要とせず、磁界強度の有無を容易に判定することが可能な磁界検知マイコンおよび磁界検知方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため本発明の一形態における磁界検知マイコンは、磁界を検知するための磁界検知素子と、前記磁界検知素子の出力電圧を増幅する差動増幅器と、電圧制御信号に応じて、可変である基準電圧を生成する電圧可変回路と、前記差動増幅器の出力と、前記電圧可変回路が生成した基準電圧とを比較する比較器と、前記電圧可変回路が生成する基準電圧のレベルを制御するための電圧制御値を保持し、当該電圧制御値をもつ前記電圧制御信号を前記電圧可変回路に出力する電圧制御レジスタと、前記磁界検知素子にかかる磁界の強度である磁界強度と、前記電圧制御値とを対応させて第１テーブルとして予め記憶する記憶部と、前記電圧制御レジスタに検知対象の磁界に対応する電圧制御値を設定し、前記比較器の比較結果および前記第１テーブルから、当該電圧制御値に対応する磁界強度の有無を判定するＣＰＵとを備える。
【００１１】
この構成によれば、電圧制御値と磁界強度とを予め記憶部に予め記憶させ、電圧制御レジスタに検知対象の磁界に対応する電圧制御値を設定するという簡単な処理により、電圧制御値に対応する磁界強度の有無を判定することができる。すなわち、電圧制御値に対応する磁界強度の有無を容易に判定することができる。【００１２】
また、従来の電圧可変回路は、２種類の基準電圧を生成する構成である。しかしながら、本発明の一形態における磁界検知マイコンの電圧可変回路は、１つの基準電圧を生成する構成である。そのため、本発明の一形態における磁界検知マイコンの電圧可変回路の構成を簡素にすることができる。したがって、複雑な構成の電圧可変回路を必要とせず、磁界強度の有無を容易に判定することができる。【００１３】
ここで、前記差動増幅器は、ゲイン制御信号に応じてゲイン可変であり、前記磁界検知マイコンは、さらに、前記差動増幅器のゲインを設定するためのゲイン制御値を保持し、当該ゲイン制御値をもつゲイン制御信号を前記差動増幅器に出力するゲイン制御レジスタを備え、前記記憶部は、前記ゲイン制御値毎に、前記磁界強度と、前記電圧制御値とを対応させて前記第１テーブルとして予め記憶するようにしてもよい。
【００１４】
この構成によれば、ゲインを設定することにより磁界を検知する感度を制御することができる。【００１５】
ここで、前記ＣＰＵは、前記電圧制御レジスタに保持された前記電圧制御値を順次増加または減少させ、前記比較器の出力が反転したときに、当該電圧制御値に対応する磁界強度を前記第１テーブルから検知した磁界強度として読み出すようにしてもよい。【００１６】
この構成によれば、広範囲の磁界強度を精度良く検知することができる。【００１７】
ここで、前記電圧可変回路はＤ／Ａコンバータであってもよい。【００１８】
この構成によれば、通常のマイコンに搭載されているＤ／Ａコンバータを、電圧可変回路として利用するので、回路規模を低減することができる。【００１９】
ここで、前記記憶部は、さらに、前記磁界検知素子にかかるＳ極の磁界強度と、前記比較器の出力が反転する条件を示す電圧制御値とを対応させて第２テーブルとして予め記憶し、前記記憶部は、前記磁界検知素子にかかるＮ極の磁界強度と、前記比較器の出力が反転する条件を示す電圧制御値とを対応させて前記第１テーブルとして予め記憶するようにしてもよい。
【００２０】
この構成によれば、磁界強度に加えて磁界の方向（極性）も検知することができる。【００２１】
ここで、前記ＣＰＵは、前記第１テーブルを用いた磁界検知と、前記第２テーブルを用いた磁界検知とを所定回数ずつ交互に行うようにしてもよい。【００２２】
この構成によれば、異なる方向（極性）の磁界の有無の判定を所定回数ずつ交互に時分割で効率良く検出することができる。【００２３】
ここで、前記磁界検知マイコンは、さらに、電源電圧を昇圧する昇圧回路と、昇圧された電源電圧と昇圧されていない電源電圧の一方を選択し、選択した電源電圧を前記磁界検知素子に供給する電圧切替回路とを備え、前記記憶部は、前記昇圧された電源電圧および前記昇圧されていない電源電圧のそれぞれについて、前記磁界強度と、前記電圧制御値とを対応させて前記第１テーブルとして予め記憶し、前記ＣＰＵは、前記電圧切替回路により選択された電源電圧に対応する電圧制御値を用いて磁界強度を検知するようにしてもよい。
【００２４】
この構成によれば、昇圧された電源電圧と昇圧されていない電源電圧を選択することにより前記磁界検知素子の感度を切り換えることができる。【００２５】
ここで、前記磁界検知素子はホール素子であり、前記磁界検知素子、前記差動増幅器、前記電圧可変回路、前記比較器、前記電圧制御レジスタ、前記記憶部、および前記ＣＰＵは、同一半導体基板上に形成されていてもよい。【００２６】
この構成によれば、磁界検知素子、前記増幅器、前記電圧可変回路、比較器、電圧制御レジスタ、記憶部、およびＣＰＵを、同一半導体基板上に同一プロセスで実現出来るので、小面積、低コスト化することができる。【００２７】
ここで、前記ホール素子は、前記半導体基板の４隅のうちの少なくとも１隅に形成されていてもよい。【００２８】
この構成によれば、従来、半導体基板の空き領域であった４隅のうちの少なくとも１隅に前記ホール素子が配置されるので、回路面積を削減できる。また、ホール素子以外の回路の形成可能な面積を増大できる。【００２９】
ここで、前記磁界検知マイコンは、さらに、前記磁界検知素子と同じ構成の３つの磁界検知素子と、前記差動増幅器、前記電圧可変回路および前記比較器を含むセットと同じ構成の３つのセットとを有し、４つの前記磁界検知素子は、前記半導体基板の４隅に配置され、前記ＣＰＵは、４つのセットのそれぞれを用いて磁界を検知するようにしてもよい。【００３０】
この構成によれば、半導体基板の対角線上の４隅に磁界検知素子を配置するので、磁界の方向を敏感に検知することが出来る。【００３１】
本発明の一形態における磁界検知方法は、磁界検知マイコンにおける磁界検知方法であって、前記磁界検知マイコンは、磁界を検知するための磁界検知素子と、前記磁界検知素子の出力電圧を増幅する差動増幅器と、電圧制御信号に応じて可変である基準電圧を生成する電圧可変回路と、前記差動増幅器の出力と、前記電圧可変回路が生成した基準電圧とを比較する比較器と、前記電圧可変回路が生成する基準電圧のレベルを制御するための電圧制御値を保持し、当該電圧制御値をもつ前記電圧制御信号を前記電圧可変回路に出力する電圧制御レジスタと、前記磁界検知素子にかかる磁界の強度である磁界強度と、前記電圧制御値とを対応させて第１テーブルとして予め記憶する記憶部とを備え、前記磁界検知方法は、前記電圧制御レジスタに検知対象の磁界に対応する電圧制御値を設定し、前記比較器の出力が反転したか否かを判定し、前記比較器の出力が反転したと判定された場合、当該電圧制御値に対応する磁界強度を前記第１テーブルから読み出す。
【００３２】
この構成によれば、上記の磁界検知マイコンと同等の作用および効果がある。
【発明の効果】
【００３３】
本発明の磁界検知マイコンによれば、複雑な電圧可変回路を必要とせず、磁界強度の有無を容易に判定することができる。
【図面の簡単な説明】
【００３４】
【図１】図１は、本発明の第１の実施の形態に係る磁界検知マイコンのブロック図である。
【図２Ａ】図２Ａは、磁界検知判定テーブルである。
【図２Ｂ】図２Ｂは、逆極性の磁界を検知するための磁界検知判定テーブルである。
【図２Ｃ】図２Ｃは、ゲイン制御値を含む磁界検知判定テーブルである。
【図３】図３は、磁界検知の動作タイミングチャートである。
【図４Ａ】図４Ａは、磁界検知設定アルゴリズムの全体の処理フローを示す図である。
【図４Ｂ】図４Ｂは、磁界検知設定アルゴリズム中のサンプルバラツキ補正アルゴリズムの処理フローを示す図である。
【図４Ｃ】図４Ｃは、磁界Ｘ判定処理の処理フローを示す図である。
【図４Ｄ】図４Ｄは、磁界Ｙ判定処理の処理フローを示す図である。
【図４Ｅ】図４Ｅは、磁界Ｚ判定処理の処理フローを示す図である。
【図５】図５は、磁界検知設定アルゴリズム実行時の動作タイミングチャートである。
【図６】図６は、本発明の第２の実施の形態第に係る磁界検知マイコンのブロック図である。
【図７】図７は、マイコンと磁石の関係を示す図である。
【図８】図８は、本発明の第３の実施の形態に係るＮ極側接近時の正極磁界検知の設定アルゴリズムと動作タイミングチャートである。
【図９】図９は、本発明の第３の実施の形態に係るＳ極側接近時の負極磁界検知の設定アルゴリズムと動作タイミングチャートである。
【図１０】図１０は、本発明の第３の実施の形態に係るＮ極/Ｓ極印加判定マイコン実行シーケンスである。
【図１１】図１１は、電圧可変回路の内部回路を示す図である。
【図１２】図１２は、差動増幅器の内部回路を示す図である。
【図１３】図１３は、本発明の第４の実施の形態に係る磁界検知マイコンのブロック図である。
【図１４】図１４は、本発明の第５の実施の形態に係る磁界検知マイコンに使用される半導体基板の斜視図である。
【図１５】図１５は、本発明の第６の実施の形態に係る磁界検知マイコンの半導体レイアウト図である。
【図１６】図１６は、図１５の領域の詳細レイアウト図である。
【図１７】図１７は、本発明の第７の実施の形態に係る磁界検知マイコンのブロック図である。
【図１８】図１８は、本発明の第７の実施の形態に係る磁界検知マイコンの動作タイミングチャートである。
【図１９】図１９は、発明の第７の実施の形態に係る磁界検知マイコンの半導体レイアウト図及び磁界印加状態を示す図である。
【図２０】図２０は、磁界検知マイコンの特徴的な機能構成を示すブロック図である。
【図２１】図２１は、従来技術におけるセンサＩＣとマイコンを示す図である。
【図２２】図２２は、従来技術における磁界検知回路を示す図である。
【発明を実施するための形態】
【００３５】
以下本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００３６】
（第１の実施の形態）
図１は、本発明の実施の形態１に係る磁界検知マイコン１９のブロック図であり、図２Ａの磁界検知判定テーブル、図３の磁界検知の動作タイミングチャート、図４Ａ〜図４Ｅの磁界検知設定アルゴリズム、図５の磁界検知設定アルゴリズム実行時の動作タイミングチャートで説明する。以下においては、図２Ａの磁界検知判定テーブルを、単に、図２Ａのテーブルともいう。
【００３７】
図１に示すように、磁界検知マイコン１９は、４端子を有する磁界検知素子１０と、前記磁界検知素子１０の出力電圧を増幅する差動増幅器１１と、前記差動増幅器１１の出力と電圧可変回路１３が生成した基準電圧とを比較する比較器１２と、ＣＰＵ１５と、ＲＯＭ１６と、ＲＡＭ１７と、周辺ｌｏｇｉｃ１８とを備える。
【００３８】
磁界検知素子１０は、磁界を検知するための素子である。
【００３９】
前記磁界検知素子１０の第一の端子としての端子２３は高電位側の電位ＶＤＤにスイッチ３０を介して接続される。第二の端子としての端子２４は低電位側の電位ＶＳＳにスイッチ３１を介して接続され、第三の端子としての端子２１および第四の端子としての端子２２は前記差動増幅器１１の入力に接続される。スイッチ３０およびスイッチ３１は、ＣＰＵ１５の制御により、磁界検知時およびテーブル部１６ａの設定時にオンになる。
【００４０】
以下において、制御信号、出力等の信号を伝達する信号線に構成要素Ａが接続されているという構成を表現する場合、構成要素Ａは信号（制御信号、出力等）に接続されると表現する。例えば、制御信号を伝達する信号線に構成要素Ａが接続されているという構成を表現する場合、構成要素Ａは、制御信号に接続されると表現する。また、例えば、ある回路の出力を伝達する信号線に構成要素Ａが接続されているという構成を表現する場合、構成要素Ａは、出力に接続されると表現する。
【００４１】
前記差動増幅器１１は、ゲイン制御信号としての制御信号２８に応じて、ゲイン可変、つまり、出力２５（出力電圧）の増幅度を切替えられる。すなわち、差動増幅器１１は、ゲイン制御信号に応じてゲイン可変である。前記制御信号２８は前記周辺ｌｏｇｉｃ１８（レジスタ４Ａ）と接続される。
【００４２】
前記差動増幅器１１の出力２５は前記比較器１２の＋入力に接続される。前記電圧可変回路１３の出力２６は基準電圧として前記比較器１２の−入力に接続される。すなわち、電圧可変回路１３の出力２６は、当該電圧可変回路１３が生成した基準電圧である。つまり、出力２６は、アナログ出力である。
【００４３】
前記電圧可変回路１３は、電圧制御信号としての制御信号２９に接続される。電圧可変回路１３は、可変である基準電圧（出力２６の電圧）を生成する。電圧制御信号としての制御信号２９は、前記電圧可変回路１３が生成する基準電圧のレベルを制御するための電圧制御値を有する。すなわち、電圧制御信号としての制御信号２９は、電圧可変回路１３が生成する基準電圧のレベルを変化させるための信号である。つまり、電圧可変回路１３は、電圧制御信号としての制御信号２９に応じて、可変である基準電圧（出力２６の電圧）を生成する。
【００４４】
比較器１２は、前記差動増幅器１１の出力２５と、前記電圧可変回路１３が生成した基準電圧とを比較する。そして、比較器１２は、当該比較の結果を、出力２７として出力する。出力２７は、Ｈレベル（１）またはＬレベル（０）を示す信号である。
【００４５】
前記周辺ｌｏｇｉｃ１８は、制御信号２９と接続される。前記比較器１２の出力２７は周辺ｌｏｇｉｃ１８に接続される。前記ＣＰＵ１５、ＲＯＭ１６、ＲＡＭ１７、周辺ｌｏｇｉｃ１８は、互いに共通のＢＵＳ１Ｊに接続されている。
【００４６】
レジスタ４Ａは、ゲイン制御値を保持し、当該ゲイン制御値をもつゲイン制御信号（制御信号２８）を差動増幅器１１に出力するゲイン制御レジスタである。ゲイン制御値は、前記差動増幅器のゲインを設定するための値である。
【００４７】
レジスタ４Ｂは、電圧可変回路１３が生成する基準電圧のレベルを制御するための電圧制御値を保持し、当該電圧制御値をもつ電圧制御信号（制御信号２９）を電圧可変回路１３に出力する電圧制御レジスタである。電圧可変回路１３は、前記電圧制御信号（制御信号２９）が有する電圧制御値に応じて、可変である基準電圧（出力２６の電圧）を生成する。すなわち、電圧可変回路１３は、電圧制御信号としての制御信号２９に応じて、可変である基準電圧（出力２６の電圧）を生成する。
【００４８】
ＲＯＭ１６は、テーブル部１６ａを含む。テーブル部１６ａは、図２Ａ〜図２Ｃのようなテーブルを有する。図２Ａの磁界検知判定テーブルは、以下の第１テーブルである。すなわち、記憶部としてのＲＯＭ１６は、磁界検知素子１０にかかる磁界の強度である磁界強度と、電圧制御値を増加または減少させた場合に比較器の出力が反転する直前または直後の電圧制御値とを対応させて第１テーブル（図２Ａの磁界検知判定テーブル）として予め記憶する。磁界検知素子１０にかかる磁界の強度とは、磁界検知素子１０に印加される磁界の強度である。
【００４９】
すなわち、磁界検知素子１０は、磁界検知素子１０に印加される磁界の強度を検知（検出）するためのセンサー（素子）である。
【００５０】
ここで、互いに直交するＸ軸、Ｙ軸及びＺ軸を規定する。本明細書において、Ｘ軸に沿った２つの方向のうちの一方の方向および他方の方向を、それぞれ、Ｘ方向および−Ｘ方向ともいう。また、Ｙ軸に沿った２つの方向のうちの一方の方向および他方の方向を、それぞれ、Ｙ方向および−Ｙ方向ともいう。また、Ｚ軸に沿った２つの方向のうちの一方の方向および他方の方向を、それぞれ、Ｚ方向および−Ｚ方向ともいう。
【００５１】
また、以下においては、Ｘ方向の磁界を、磁界ＸまたはＸ磁界ともいう。また、以下においては、−Ｘ方向の磁界を、磁界−Ｘまたは−Ｘ磁界ともいう。また、以下においては、Ｙ方向の磁界を、磁界ＹまたはＹ磁界ともいう。また、以下においては、−Ｙ方向の磁界を、磁界−Ｙまたは−Ｙ磁界ともいう。また、以下においては、Ｚ方向の磁界を、磁界ＺまたはＺ磁界ともいう。また、以下においては、−Ｚ方向の磁界を、磁界−Ｚまたは−Ｚ磁界ともいう。
【００５２】
また、ＣＰＵ１５は、第１テーブルを作成する場面では、図４Ａに示すように、既知の磁界（例えば、図２Ａの無磁界、磁界Ｘ、磁界Ｙ、磁界Ｚ等の何れか）を磁界検知素子１０に印加した状態で、電圧制御レジスタ（レジスタ４Ｂ）の保持値を順次増加または減少させる。そして、ＣＰＵ１５は、比較器１２の出力が反転したときに、当該反転の直前または直後のレジスタ４Ｂの値を、当該既知の磁界に対応する電圧制御値として第１テーブルに書き込む。
【００５３】
ＣＰＵ１５は、磁界を検知する場合（例えば磁界Ｘの有無を検知する場合）には、図２Ａ〜図２Ｃに示すように、検知対象の磁界に対応する電圧制御値を電圧制御レジスタ（レジスタ４Ｂ）に設定する。そして、ＣＰＵ１５は、前記比較器１２の出力が反転したか否かを判定する。ＣＰＵ１５は、前記比較器１２の出力が反転したと判定された場合、電圧制御レジスタ（レジスタ４Ｂ）に設定された当該電圧制御値に対応する磁界強度を前記第１テーブルから読み出す。これにより、ＣＰＵ１５は、当該電圧制御値に対応する磁界強度の有無を判定する。
【００５４】
すなわち、ＣＰＵ１５は、比較器１２の比較結果および第１テーブルから、当該電圧制御値に対応する磁界強度の有無を判定する。
【００５５】
例えば、ＣＰＵ１５は、磁界を検知する場面では、電圧制御レジスタ（レジスタ４Ｂ）に保持された電圧制御値を順次増加または減少させ、比較器の出力が反転したときに、当該電圧制御値に対応する磁界強度を第１テーブルから検知した磁界強度として読み出すようにしてもよい。
【００５６】
ここで、差動増幅器１１の増幅度を切替えるための制御信号２８、電圧可変回路１３の基準電圧を切替えるための制御信号２９、および、比較器１２の出力２７は、それぞれ、前記周辺ｌｏｇｉｃ１８ブロック内のレジスタ４Ａ、レジスタ４Ｂ、レジスタ４Ｃに接続される。これにより、マイコンのプログラムにより任意に前記レジスタ４Ａ、レジスタ４Ｂ、レジスタ４Ｃの値は書き換えることが出来る構成となっている。マイコンとは、各実施の形態で説明する磁界検知マイコン（例えば、磁界検知マイコン１９）に相当する。
【００５７】
レジスタ４Ｃには、比較器１２が異なる値を示す出力２７を出力する毎に、比較器１２の出力２７（０または１）が書き込まれる。０は、Ｌレベルに対応する値である。１は、Ｈレベルに対応する値である。
【００５８】
以下においては、ＬレベルおよびＨレベルを、それぞれ、ＬおよびＨと表記する場合がある。
【００５９】
ＣＰＵ１５は、レジスタ４Ｃの値を常に参照しているとともに、比較器１２の出力（レジスタ４Ｃの値）が反転したか否かを判定する。比較器１２の出力が反転するとは、レジスタ４Ｃの値が変化するということである。レジスタ４Ｃの値の変化は、例えば、０（Ｌ）から１（Ｈ）への変化である。
【００６０】
ＣＰＵ１５は、前記比較器１２の出力２７が反転したと判定された場合、電圧制御レジスタ（レジスタ４Ｂ）に設定された当該電圧制御値に対応する磁界強度を、ＲＯＭ１６内の前記第１テーブルから読み出す。この場合、ＣＰＵ１５は、当該電圧制御値に対応する磁界強度が有ると判定する。一方、前記比較器１２の出力２７が反転したと判定されない場合、ＣＰＵ１５は、当該電圧制御値に対応する磁界強度が無いと判定する。これにより、ＣＰＵ１５は、当該電圧制御値に対応する磁界強度の有無を判定する。
【００６１】
かかるブロック構成において、まず磁界検知素子１０は、前記磁界検知素子１０の平面上の垂直方向に印可される磁界の大きさに比例した電圧を、端子２１、端子２２間に発生させる。前記差動増幅器１１は、前記端子２１、前記端子２２間の差電圧を任意の増幅倍率に増大させて出力２５にアナログ電圧を出力する。出力２５は、アナログ出力である。
【００６２】
ここで、前記差動増幅器１１の前記増幅倍率はマイコンのプログラムによりレジスタ４Ａに任意のデジタル値を書き込むことで、増幅倍率を２倍、４倍に設定することが出来る。
【００６３】
前記比較器１２は、前記差動増幅器１１の出力２５と前記電圧可変回路１３の出力２６とを比較する。前記出力２５の方が大きい場合、前記比較器１２の出力２７はＨレベル（１）を示し、前記出力２５の方が出力２６より小さい場合、前記比較器１２の出力２７はＬレベル（０）を示す。
【００６４】
図２Ａは磁界検知判定テーブルである。
【００６５】
図２Ａにおいて、磁界強度Ｘ［ｍＴ］は、磁界のＸ方向の強度である。磁界強度Ｙ［ｍＴ］は、磁界のＹ方向の強度である。磁界強度Ｚ［ｍＴ］は、磁界のＺ方向の強度である。
【００６６】
以下においては、磁界強度Ｘ［ｍＴ］を有する磁界を、磁界Ｘ［ｍＴ］またはＸ［ｍＴ］ともいう。また、以下においては、磁界強度Ｙ［ｍＴ］を有する磁界を、磁界Ｙ［ｍＴ］またはＹ［ｍＴ］ともいう。また、以下においては、磁界強度Ｚ［ｍＴ］を有する磁界を、磁界Ｚ［ｍＴ］またはＺ［ｍＴ］ともいう。
【００６７】
また、以下においては、−Ｘ方向に磁界強度Ｘ［ｍＴ］を有する磁界を、磁界−Ｘ［ｍＴ］または−Ｘ［ｍＴ］ともいう。また、以下においては、−Ｙ方向に磁界強度Ｙ［ｍＴ］を有する磁界を、磁界−Ｙ［ｍＴ］または−Ｙ［ｍＴ］ともいう。また、以下においては、−Ｚ方向に磁界強度Ｚ［ｍＴ］を有する磁界を、磁界−Ｚ［ｍＴ］または−Ｚ［ｍＴ］ともいう。
【００６８】
図２Ａの磁界検知判定テーブルは、例えば、前記レジスタ４ＢにデジタルコードＸ１を設定することにより、磁界強度Ｘ［ｍＴ］を検知するためのテーブルである。図２Ａの磁界検知判定テーブルは、複数の磁界強度Ｙ［ｍＴ］、Ｚ［ｍＴ］を持つことが出来る。
【００６９】
図２Ｂは、図２Ａとは逆極性の磁界を検知するための磁界検知判定テーブルである。以下においては、図２Ｂの磁界検知判定テーブルを、単に、図２Ｂのテーブルともいう。
【００７０】
図２Ｂにおいて、−Ｘ［ｍＴ］とは、磁界の−Ｘ方向の強度である。−Ｙ［ｍＴ］とは、磁界の−Ｙ方向の強度である。−Ｚ［ｍＴ］とは、磁界の−Ｚ方向の強度である。
【００７１】
また、図２Ｃは、差動増幅器１１の増幅倍率（ゲイン）を設定するためのゲイン制御値を含む磁界検知判定テーブルである。ゲイン制御値は、例えば、Ｇ１と表記される。
【００７２】
ここで、前記磁界検知素子１０の面に対し、垂直方向にＮ極の磁石を近接させた時における磁界検知素子１０に印加される磁界を正の磁界と規定する。また、磁界検知素子１０の面に対し、Ｓ極の磁石を近づけた場合における磁界検知素子１０に印加される磁界を負の磁界と規定する。
【００７３】
かかるブロック構成において、前記ＲＯＭ１６には図２Ａ〜図２Ｃに示す少なくとも１つの磁界検知判定テーブルが予め書き込まれており、本磁界検知マイコンを実行動作させることで、図３に示す磁界検知の動作タイミングチャートに示す動作を行う。図３の処理は、ＣＰＵ１５が行う。
【００７４】
図３に示す通り、ＣＰＵ１５は、検知したい磁界（例えば、磁界Ｘ［ｍＴ］）に対し、予め前記レジスタ４ＢにデジタルコードＸ１を設定する（Ｓ１１）。そして、磁界検知素子１０に印可される磁界の強度がＸ［ｍＴ］より小さい場合は（Ｓ１２でＮｏ）、前記比較器１２の出力２７はＬとなる（Ｓ１３）。一方、磁界検知素子１０に印可された磁界の強度がＸ［ｍＴ］以上の場合（Ｓ１２でＹｅｓ）は前記比較器１２の出力２７はＨを示す（Ｓ１４）。この場合、レジスタ４Ｃに１が書き込まれる。ＣＰＵ１５は、レジスタ４Ｃの値が変化した否か、すなわち、比較器１２の出力２７が反転したか否かにより、磁界検出を行う。
【００７５】
ここで、図２Ａに示す磁界印加判定テーブルを決定するための磁界検知設定アルゴリズム及び実行時の動作を図４Ａの磁界検知設定アルゴリズム、図５の動作タイミングチャートを用いて説明する。
【００７６】
なお、図４Ｂは図４Ａの磁界検知設定アルゴリズム中のサンプルバラツキ補正アルゴリズムの処理フローを示す図である。本明細書において、サンプルとは、センサーとしての磁界検知素子１０である。
【００７７】
図４Ｃは、図４Ａの磁界検知設定アルゴリズム中の磁界Ｘ判定処理の処理フローを示す図である。図４Ｄは、図４Ａの磁界検知設定アルゴリズム中の磁界Ｙ判定処理の処理フローを示す図である。図４Ｅは、図４Ａの磁界検知設定アルゴリズム中の磁界Ｚ判定処理の処理フローを示す図である。
【００７８】
まず、マイコンのプログラムにより、前記レジスタ４Ｂに任意のデジタル値を設定することが出来る。設定するデジタル値の大きさに比例して前記電圧可変回路１３の出力２６は大きくなる回路構成になっている。
【００７９】
図１１は、前記電圧可変回路１３のブロック内部回路を示す。前記電圧可変回路１３は、基準抵抗４２、４４、４６、４９、アナログスイッチ４３、４５、４７、４８で構成される。前記基準抵抗４２の一方の端子はＧＮＤに接続され、基準抵抗４２の他方の端子には基準抵抗４４と前記アナログスイッチ４３が接続される。同様にアレイ状に前記基準抵抗４４，４６、４９は、それぞれ、前記アナログスイッチ４５、４７、４８と接続される。基準抵抗４９の最終端はＶＤＤに接続されている。
【００８０】
前記各アナログスイッチ４３、４５、４７、４８のゲートは図１の前記制御信号２９に接続されている。前記制御信号２９のデジタル値により、前記アナログスイッチ４３、４５、４７、４８のいずれか一つが選択されることにより、ＶＤＤ−ＶＳＳ間を任意の基準抵抗の分割比に基づいた電圧が、出力２６として出力される。
【００８１】
同様に前記差動増幅器１１の動作を説明する。図１２は、前記差動増幅器１１の内部回路を示す。差動増幅器１１は、２つのオペアンプ６０、６１と基準抵抗Ｒ１、Ｒ２で構成される。前記基準抵抗Ｒ２は可変抵抗で構成されており、前記制御信号２８により基準抵抗Ｒ２の抵抗値を変えることが出来る。
【００８２】
前記オペアンプ６０の＋入力は前記磁界検知素子１０の一方の前記端子２２と接続される。前記オペアンプ６１の＋入力は前記磁界検知素子１０の端子２１と接続されている。前記オペアンプ６１の−入力６７とオペアンプ６１の出力６８とはショートされる。また、出力６８は、基準抵抗Ｒ１の一方に接続される。
【００８３】
前記基準抵抗Ｒ１の他方は前記オペアンプ６０の−入力６５と前記基準抵抗Ｒ２の一方の端子に接続されている。前記基準抵抗Ｒ２の他方の端子は前記オペアンプ６０の出力６６および出力２５と接続されている。
【００８４】
なお基準抵抗Ｒ２が可変抵抗となっているが、代わりに基準抵抗Ｒ１が可変抵抗で構成されていても良い。
【００８５】
ここで、前記端子２１に前記磁界検知素子１０のプラス側電圧Ｖｐ、前記端子２２に前記磁界検知素子１０のマイナス電圧Ｖｎが発生している。ここで、磁界検知素子１０において磁界が発生していない無磁界状態ではＶｐ＝Ｖｎ＝約ＶＤＤ／２となる。すなわち、ＶｐとＶｎの差電圧が理想的には０Ｖとなる。磁界検知素子１０に対して磁界が印加されることにより、ＶｐとＶｎの間に電圧が発生し、前記出力２５にはＶＤＤ／２＋（Ｖｐ−Ｖｎ）×（Ｒ２／Ｒ１＋１）の電位が発生する。
【００８６】
図１の前記比較器１２の＋入力に前記差動増幅器１１の出力２５が接続されており、比較器１２の−入力に前記電圧可変回路１３の出力２６が接続されている。前記出力２６より前記出力２５が大きい時、前記出力２７はＨ（１）を示し、前記出力２５より前記出力２６が大きい時、前記出力２７はＬ（０）を示す。
【００８７】
図４Ａのサンプルバラツキ補正アルゴリズム（Ｓ１１０）を説明する。ここでは無磁界状態のＶｐとＶｎの差電圧が、説明上分かりやすくするため、限りなく０Ｖに近いと考える。この場合、無磁界状態において前記出力２５は、ＶＤＤ／２＋（Ｖｐ−Ｖｎ）×（Ｒ２／Ｒ１＋１）の第二項目が０となるため、約ＶＤＤ／２となる。
【００８８】
約ＶＤＤ／２を図５では電圧Ａと示している。ここで前記電圧可変回路１３の出力２６は、前記レジスタ４Ｂに設定されたデジタル値により、内部の抵抗分割に基づき任意の電圧値となる。
【００８９】
レジスタ４Ｂの値が００の時、前記電圧可変回路１３の出力２６はＶＳＳを示すとする。また、レジスタ４Ｂの値がＦＦの時、出力２６はＶＤＤを示すとする。図４Ｂ、図５に示す通り、ＣＰＵ１５は、前記レジスタ４Ｂに００を書き込むことにより、電圧可変回路１３の出力２６がＶＳＳになる様に初期設定する。
【００９０】
この時、無磁界状態において前記出力２５はＶＤＤ／２を示す（Ｓ１１１）。そのため、前記比較器１２の出力２７はＨとなる。この時、前記比較器１２の出力２７がＬになるまで（Ｓ１１２でＹｅｓ）、ＣＰＵ１５は、前記電圧可変回路１３のレジスタ４Ｂのデジタル設定値をインクリメントして（Ｓ１１３）、比較動作を繰り返す。
【００９１】
前記電圧可変回路１３の出力２６が前記出力２５より大きい値になった時、前記比較器１２の出力２７はＬとなる。ＣＰＵ１５は、この時の前記電圧可変回路１３のレジスタ４Ｂの値を前記ＲＯＭ１６に初期値Ｎとして保持する（Ｓ１１４）。この値は、プロセスバラツキに起因し、サンプル毎にばらつく。そのため、この値を前記ＲＯＭ１６に書き込み、必要な時に読み出すことで、後のサンプルバラツキ補正に適用出来る。
【００９２】
次に、図４Ｃの磁界検出Ｘ判定アルゴリズムとしての磁界Ｘ判定処理（Ｓ１２０）を説明する。
【００９３】
ＣＰＵ１５が、前記初期値Ｎを設定した状態では、比較器１２の出力２７はＬを示しているが、磁界検知素子１０に磁界Ｘ［ｍＴ］を印加した場合（Ｓ１２１）、磁界Ｘ［ｍＴ］に相応して前記ＶｐとＶｎの差電圧が大きくなる。その結果、出力２５は、（Ｖｐ−Ｖｎ）×（Ｒ２／Ｒ１＋１）分だけ増幅される。前記増幅電圧が、初期値Ｎ時の差動増幅器１１の出力電圧（電圧Ａ（ＶＤＤ／２））に加算され、電圧Ｂとなる（図５参照）。
【００９４】
この時、前記電圧Ｂの方が、電圧可変回路１３の出力２６より大きくなるため、前記比較器１２の出力２７がＨとなる。この時、ＣＰＵ１５は、同様に前記比較器１２の出力２７がＬとなるまで（Ｓ１２４でＹｅｓ）、前記電圧可変回路１３のレジスタ４Ｂのデジタル設定値をインクリメントして（Ｓ１２３）、比較動作を繰り返す。
【００９５】
前記電圧可変回路１３の出力２６が前記出力２５より大きい値になった時、前記比較器１２の出力２７はＬとなる。図５ではレジスタ４Ｂの値が７Ａであることを示している（Ｓ１２５）。この時の前記電圧可変回路１３のレジスタ４Ｂの値（７Ａ）から１以上引いたデジタル値（つまり直前の値）を前記ＲＯＭ１６にＸ１−１として保持する（Ｓ１２６）。
【００９６】
図４Ｄの磁界検出Ｙ判定アルゴリズムとしての磁界Ｙ判定処理（Ｓ１３０）は、前記磁界Ｘ判定処理（Ｓ１２０）と同様の処理が行われる。すなわち、磁界検知素子１０に磁界Ｙ［ｍＴ］が印加され（Ｓ１３１）、前記電圧可変回路１３のレジスタ４Ｂのデジタル設定値をインクリメントして（Ｓ１３４）、比較動作（Ｓ１３４）を繰り返す。
【００９７】
前記電圧可変回路１３の出力２６が前記出力２５より大きい値になった時、前記比較器１２の出力２７はＬとなる（Ｓ１３４でＹｅｓ）。図５ではレジスタ４Ｂの値が７Ｃであることを示している（Ｓ１３５）。ＣＰＵ１５は、この時の前記電圧可変回路１３のレジスタ４Ｂの値（７Ｃ）から１以上引いたデジタル値を前記ＲＯＭ１６にＹ１−１として保持する（Ｓ１３６）。
【００９８】
磁界検出Ｚ判定アルゴリズムとしての磁界Ｚ判定処理（Ｓ１４０）は、磁界Ｘ判定処理、磁界Ｙ判定処理と同様の処理が行われる。すなわち、磁界検知素子１０に磁界Ｚ［ｍＴ］が印加される（Ｓ１４１）。ステップＳ１４２〜１４５の処理が行われる。これにより、前記ＲＯＭ１６にＺ１−１が保持される（Ｓ１４６）。
【００９９】
前記ＲＯＭ１６に書き込まれたＸ１−１、Ｙ１−１、Ｚ１−１の値は、磁界印加の検知をする時にマイコンのプログラムによりレジスタ４Ｂに書き込むことで、前記電圧可変回路１３の出力２６が検知するための任意の電圧に設定することが出来る。
【０１００】
本アルゴリズムに基づいて、前記ＲＯＭ１６に図２Ａに示す磁界印加判定テーブルが書き込まれている。そのため、例えば、磁界Ｘを検出したい場合は、図３に示す動作の通り、ＣＰＵ１５は、磁界検知素子１０に印可される磁界の強度がＸ［ｍＴ］以上になると（Ｓ１２でＹｅｓ）、前記比較器１２の出力２７にＨになる（Ｓ１４）。これにより、ＣＰＵ１５は、磁界の有無を判定することが出来る。
【０１０１】
この様に、図１に示すブロック構成及び図４Ａ〜図４Ｅに示す磁界検知設定アルゴリズムの実行により、サンプル毎に確実に磁界検知の設定値を前記ＲＯＭ１６に書き込むことが出来る。そのため、サンプルバラツキを低減し、かつ、ＣＰＵ１５は、複数の磁界強度Ｘ［ｍＴ］、Ｙ［ｍＴ］、Ｚ［ｍＴ］を検知することが出来る。
【０１０２】
図４Ａ〜図４Ｅに示す磁界検知設定アルゴリズムは、セット上に実装されたマイコン（磁界検知マイコン１９）に対して実行することで、サンプル毎の磁界検知レベルの誤差を低減し、確実に磁界検知が出来、また複数の磁界強度レベルを検知することが出来る。また、さらに、磁界検知マイコンとしてマイコン出荷検査時に対して、図４Ａ〜図４Ｅに示す磁界検知設定アルゴリズムを実行し、マイコン出荷時に機能させることが出来る。つまり、図４Ａ〜図４Ｅの処理を磁界入力判定テーブル実装化のためのマイコン出荷検査時の磁界検知設定アルゴリズムとして実施する。この場合、マイコン（磁界検知マイコン）を組み込むセット側で対処する手間が省けるため、特に有効となる。
【０１０３】
また、マイコン検査時に図４Ａ〜図４Ｅに示す磁界検知設定アルゴリズムを実行する場合、さらに以下のメリットがある。一般に半導体チップの出荷検査は、決められた温度範囲で動作することを保証するために低温、常温、高温等の何れか複数の温度条件で検査することが多い。この時、磁界Ｘ［ｍＴ］を検知するためのレジスタ４Ｂに設定するデジタル値はＸ１より１つ以上低い値であるＸ１−１であることは先ほど述べた。
【０１０４】
ここでより正確に磁界Ｘ［ｍＴ］を判定する方法について述べる。一般に、磁界検知素子１０に磁界Ｘ［ｍＴ］を印加した時、前記磁界検知素子１０のＶｐとＶｎの差電圧（磁界感度）には温度特性依存がある。
【０１０５】
一方、前記電圧可変回路１３は図１１に示す前記基準抵抗４２、４４、４６、４９を同一種類の抵抗アレイで設計した場合、分圧比は温度によらず常にほぼ一定である。また、特に前記磁界検知素子１０の温度特性に合わせて温度補償する必要も無い。ここで、前記磁界検知素子１０において、低温、常温より高温の方が磁界感度が低いとする。
【０１０６】
この場合、磁界検知素子１０に同じ磁界Ｘ［ｍＴ］を印加しても、低温、常温より高温時の方が、ＶＤＤ／２＋（Ｖｐ−Ｖｎ）×（Ｒ２／Ｒ１＋１）の値が低くなる。そのため、図５で説明する出力電圧（電圧Ｂ）が低くなる。このことは、低温、常温でレジスタ４ＢにＸ１−１を設定した場合、高温時においては前記出力電圧Ｂは前記電圧可変回路１３の出力２６より低くなり、磁界Ｘ［ｍＴ］を検知できなくなる可能性がある。温度特性を加味した上でのＸ１−１を設定する必要がある。
【０１０７】
この場合、磁界印加時の前記出力電圧Ｂが最も低くなる温度条件（本説明では高温）において、図４Ａ〜図４Ｅに示す磁界検知設定アルゴリズムをマイコン出荷検査時に実行する。これにより、サンプルバラツキだけでなく、温度バラツキも低減させて確実に検知することが出来るものであることは言うまでも無い。
【０１０８】
この様に、マイコン出荷検査時に、図４Ａ〜図４Ｅに示す磁界検知設定アルゴリズムを、磁界感度が弱くなる温度条件で実行することで、より精度の高い磁界検知を実現することが出来るものである。
【０１０９】
以上説明してきたように本実施の形態における磁界検知マイコンは、磁界を検知するための磁界検知素子１０と、磁界検知素子１０の出力電圧を増幅する差動増幅器１１と、電圧制御信号（制御信号２９）に応じて、可変である基準電圧を生成する電圧可変回路１３と、差動増幅器１１の出力と、電圧可変回路１３が生成した基準電圧とを比較する比較器１２と、前記電圧可変回路が生成する基準電圧のレベルを制御するための電圧制御値を保持し、当該電圧制御値をもつ電圧制御信号（制御信号２９）を電圧可変回路１３に出力する電圧制御レジスタ（レジスタ４Ｂ）と、磁界検知素子１０にかかる磁界の強度である磁界強度と、電圧制御値を増加または減少させた場合に比較器の出力が反転する直前または直後の電圧制御値とを対応させて第１テーブルとして予め記憶する記憶部（ＲＯＭ１６）と、前記電圧制御レジスタに検知対象の磁界に対応する電圧制御値を設定し、比較器１２の比較結果および第１テーブルから、当該電圧制御値に対応する磁界強度の有無を判定するＣＰＵ１５とを備える。
【０１１０】
この構成によれば、電圧制御値と磁界強度とを予め記憶部（ＲＯＭ１６）に予め記憶させ、電圧制御レジスタ（レジスタ４Ｂ）に検知対象の磁界に対応する電圧制御値を設定するという簡単な処理により、電圧制御値に対応する磁界強度の有無を判定することができる。すなわち、電圧制御値に対応する磁界強度の有無を容易に判定することができる。
【０１１１】
また、従来の電圧可変回路は、２種類の基準電圧を生成する構成である。しかしながら、本実施の形態における磁界検知マイコン１９の電圧可変回路１３は、１つの基準電圧（出力２６）を生成する構成である。そのため、電圧可変回路１３の構成を簡素にすることができる。
【０１１２】
したがって、本実施の形態における磁界検知マイコン１９は、複雑な構成の電圧可変回路を必要とせず、磁界強度の有無を容易に判定することができる。すなわち、磁界検知マイコン１９は、簡素な構成の電圧可変回路１３を用いて、磁界強度の有無を容易に判定することができる。
【０１１３】
また、電圧制御値と磁界強度とを予め記憶部（ＲＯＭ１６）に予め記憶させることにより、電圧制御値に対応する磁界強度の有無を容易に判定することができる。また、複雑なアナログ回路を必要とせず、センサー（磁界検知素子１０）の特性バラツキを容易に低減することができる。
【０１１４】
差動増幅器１１は、ゲイン制御信号に応じてゲイン可変である。すなわち、ゲイン制御信号がもつゲイン制御値に応じて、差動増幅器１１の出力のゲイン（増幅度）は切り替わる。磁界検知マイコン１９は、さらに、ゲイン制御値を保持し、当該ゲイン制御値をもつゲイン制御信号（制御信号２８）を差動増幅器１１に出力するゲイン制御レジスタ（レジスタ４Ａ）を備える構成であってもよい。
【０１１５】
第１テーブルは、ＲＯＭ１６に記憶され、ゲイン制御値毎に、磁界強度および電圧制御値を予め記憶する。
【０１１６】
ＣＰＵ１５は、磁界を検知する場面では、電圧制御レジスタ（レジスタ４Ｂ）に保持された電圧制御値を順次増加または減少させ、比較器の出力が反転したときに、当該電圧制御値に対応する磁界強度を第１テーブルから検知した磁界強度として読み出す。
【０１１７】
ＣＰＵ１５は、テーブルを設定する場面では、既知の磁界（例えば、無磁界、磁界Ｘ、Ｙ、Ｚ等の何れか）を磁界検知素子１０にかけた状態で、電圧制御レジスタ（レジスタ４Ｂ）の保持値を順次増加または減少させ、比較器の出力が反転したときに、反転の直前または直後のレジスタ４Ｂの値を、当該既知の磁界に対応する電圧制御値として第１テーブル（図２Ａのテーブル）に書き込む。図２Ｂのテーブル（第２テーブル）、図２Ｃのテーブルも同様に作成することができる。
【０１１８】
なお、上記実施形態では、任意の磁界の例として磁界Ｘ、磁界Ｙ、磁界Ｚの３つの例を用いて説明したが、３つに限らずいくつでもよい。
【０１１９】
（第２の実施の形態）
図６は、本発明の実施の形態２に係る磁界検知マイコン１９Ａのブロック図である。
【０１２０】
以下、磁界検知マイコン１９Ａの構成について、図１の磁界検知マイコン１９と異なる点を主に説明する。
【０１２１】
図６に示すように、磁界検知マイコン１９Ａは、図１の磁界検知マイコン１９と比較して、電圧可変回路１３が、ＤＡＣ５０に置換えられている。ＤＡＣ５０は、Ｄ／Ａコンバータである。すなわち、前記電圧可変回路１３はＤ／Ａコンバータ（ＤＡＣ５０）であってもよい。ＤＡＣ５０は、基準電圧としての出力５１を生成する。
【０１２２】
また、前記ＤＡＣ５０の出力５１は、アナログ出力選択回路５４の入力に接続される。前記アナログ出力選択回路５４には、出力２６、５２のどちらか一方を選択するための制御信号５５が接続される。前記制御信号５５はレジスタ４Ｄに接続されている。
【０１２３】
出力５２は、マイコンの半導体チップ上の信号の取り出し口となるパッド５３に、ＤＡＣ出力端子として接続されている。かかる構成によれば、汎用的にＤＡＣ５０を使用したい場合は、マイコンのプログラムによりレジスタ４Ｄの値を任意に設定し、前記ＤＡＣ５０の出力５１を、ＤＡＣ出力端子（パッド５３）に出力することができる。
【０１２４】
また磁界検知を行いたい場合は、前記ＤＡＣ５０の出力５１を、出力２６として、出力することが出来る。ゆえにマイコンのプログラムにより、任意のデジタルコードに応じたアナログ出力を端子に出すことが出来、ＤＡＣとして機能する。
【０１２５】
一方、制御信号５５により、出力２６を選択した時は磁界の検出が可能である。マイコンには汎用的な目的として、ＤＡＣを元々内蔵している場合がある。ＤＡＣ内蔵マイコンに対して本実施の形態を適用すると、電圧可変回路１３が不要となり、チップ面積を削減することが出来る。
【０１２６】
マイコン（磁界検知マイコン１９Ａ）に内蔵されるＤＡＣ５０は一般に８−ｂｉｔ分解能以上であることが多い。ＤＡＣ５０が８−ｂｉｔＤＡＣである場合、電源電圧ＶＤＤが例えば３Ｖの場合、ＤＡＣ５０の分解能は、３Ｖ／（２8−１）＝約１．２ｍＶの分解能となる。この場合、図４Ａ〜図４Ｅのアルゴリズムに基づき、ＧＮＤからＶＤＤまで広範囲に精度高く、アナログ出力選択回路５４の出力２６の電位を設定可能となる。
【０１２７】
また、マイコン内蔵のＤＡＣ５０はシステム用途に合わせて、ＤＡＣ出力端子としてのパッド５３に出力すること、及び磁界検知として前記出力２６に出力することをプログラマブルに実行することで、時分割で兼用することが出来る。そのため、電圧可変回路１３は不要となり、最小かつ高精度な磁界検知マイコンを提供するものである。
【０１２８】
ここで、図６の出力２５は、ＶＤＤ／２＋（Ｖｐ−Ｖｎ）×（Ｒ２／Ｒ１＋１）の電位が発生することは前回説明した。本実施の形態に基づくと出力２６には、前記ＤＡＣ５０の出力（（ＶＤＤ／（２n−１））×ＤＡＣ設定値）の電位が発生する。ｎは、ｎ−ｂｉｔＤＡＣのｎである。ある任意の磁界Ｘ［ｍＴ］を検知したい場合、磁界Ｘ［ｍＴ］を印加時に、以下の式１が成立する様に、ＣＰＵ１５がＤＡＣ５０の値（ＤＡＣ設定値）を設定すると、ＣＰＵ１５は、磁界Ｘ［ｍＴ］を検知することが出来る。
【０１２９】
VDD/2+(Vp-Vn)×(R2/R1+1)>((VDD/(2n-1))×DAC設定値)・・・（式1）
【０１３０】
よって、本実施の形態による磁界検知マイコン１９Ａは、複数の磁界強度に対し、式１に基づくＤＡＣ設定値により、容易に磁界検知の設定が可能となる。その結果、磁界検知を行うための複雑なアナログ回路等を必要としない。前記ＤＡＣ設定値は図５のアルゴリズムによりサンプル毎にＤＡＣ設定値を設定できる。そのため、サンプル毎のプロセスバラツキを低減し、確実かつ容易に複数の磁界検知を実現することが出来る。
【０１３１】
（第３の実施の形態）
図８、図９および図１０は、本発明の実施の形態３に係る磁界検知マイコンの磁界極性を検知するアルゴリズムであり、以下にその動作を説明する。本実施の形態に係る磁界検知マイコンは、第１の実施の形態に係る磁界検知マイコン１９である。
【０１３２】
本実施の形態に係る磁界検知マイコン１９は、前記磁界検知素子１０にかかるＳ極の磁界強度と、前記比較器１２の出力が反転する条件を示す電圧制御値とを予め記憶する。前記第１テーブル（図２Ａのテーブル）は、前記磁界検知素子１０にかかるＮ極の磁界強度と、前記比較器１２の出力が反転する条件を示す電圧制御値とを予め記憶する。前記ＣＰＵ１５は、前記第１テーブルを用いた磁界検知と、前記第２テーブル（図２Ｂのテーブル）を用いた磁界検知とを所定回数ずつ交互に行う。
【０１３３】
以下、本実施の形態に係る磁界検知マイコン１９が行う具体的な処理を説明する。
【０１３４】
図７は、磁界検知素子を内蔵したマイコンと磁石の関係を示しており、マイコンチップとしてのマイコンの平面に対し垂直に磁界が印加されている。マイコンとは、各実施の形態で説明する磁界検知マイコン（例えば、磁界検知マイコン１９）に相当する。
【０１３５】
本実施の形態に係る磁界検知マイコン１９は、前記磁界検知素子１０にかかるＳ極の磁界強度と、前記比較器１２の出力が反転する条件を示す電圧制御値とを予め記憶している。本実施の形態で使用される前記第１テーブル（図２Ａのテーブル）は、前記磁界検知素子にかかるＮ極の磁界強度と、前記比較器の出力が反転する条件を示す電圧制御値とを予め記憶する。
【０１３６】
磁石のＮ極をマイコンに近づけた場合、正極性の磁界が発生し、磁石のＳ極をマイコンに近づけた場合、負極性の磁界が発生する。図７に示す磁界方向を検知する方法を、図８、図９および図１０で示す。以下においては、磁石のＮ極およびＳ極を、単に、Ｎ極をおよびＳ極ともいう。
【０１３７】
図８は、マイコンに対し、Ｎ極側接近時の正極磁界検知の設定アルゴリズムと動作タイミングチャートを示している。
【０１３８】
図８の設定アルゴリズムでは、例えば図２Ａの磁界検知判定テーブルが作成される。Ｎ極をマイコンに近接した場合、Ｖｐ＞Ｖｎの電位差が発生する。そのため、出力２５には、ＶＤＤ／２＋（Ｖｐ−Ｖｎ）×（Ｒ２／Ｒ１＋１）の式の第二項が正となることにより、ＶＤＤ／２より高い電圧が発生する。
【０１３９】
本実施の形態における検知レベルのアルゴリズムは図５で説明したものと同一である。すなわち、磁界Ｘ［ｍＴ］を検知するためのＤＡＣ５０の出力電圧（出力５１）が定まれば、図８に示す通り、無磁界と磁界Ｘ［ｍＴ］との印加に応じて、前記比較器１２の出力Ｘ１−１により判定することが出来る。
【０１４０】
図９は、マイコンにＳ極側を接近させた時の負極磁界検知の設定アルゴリズムを示す。図９の設定アルゴリズムでは、例えば図２Ｂの磁界検知判定テーブルが作成される。
【０１４１】
以下に本実施の形態の動作を説明する。図９は、図８の正極性のＸ［ｍＴ］の印加に対し、負極性の−Ｘ［ｍＴ］を印加することと等しい。Ｓ極をマイコンに近接した場合、Ｖｐ＜Ｖｎの電位差が発生する。そのため、ＶＤＤ／２＋（Ｖｐ−Ｖｎ）×（Ｒ２／Ｒ１＋１）の式の第二項が負となる。そのため、ＶＤＤ／２より低い電圧が出力２５に発生する。
【０１４２】
このとき、図９に示すように、磁界検知素子１０に磁界−Ｘを印加した時の差動増幅器１１の出力電圧は、電圧−Ｂになる。この時、ＣＰＵ１５は、前記比較器１２の出力２７がＨになるまで、前記電圧可変回路１３のレジスタ４Ｂのデジタル設定値をデクリメントして、比較動作を繰り返す。
【０１４３】
前記電圧可変回路１３の出力２６が前記出力２５より小さい値になった時、前記比較器１２の出力２７はＨとなる。ＣＰＵ１５は、この時の前記電圧可変回路１３のレジスタ４Ｂの値から１以上足したデジタル値（つまり直後の値）を前記ＲＯＭ１６に−Ｘ１＋１として保持する。
【０１４４】
磁界−Ｘ［ｍＴ］を検知するためのＤＡＣ５０の出力電圧−Ｘ１＋１が定まれば、図９に示す通り、磁界検知素子１０に対する無磁界および磁界−Ｘ［ｍＴ］の印加に応じて、ＣＰＵ１５は、前記比較器１２の出力２７によりＮ／Ｓ極を判定することが出来る。
【０１４５】
次に、図１０、図３を用いて、Ｎ極／Ｓ極印加判定マイコン実行シーケンスを説明する。磁界検知素子１０（マイコン）に対するＮ極の磁界の印加を判定するため、ＣＰＵ１５は、前記ＲＯＭ１６に書かれたＸ１−１の値をレジスタ４Ｂに保持させ（Ｓ１１）、図３に示す動作に基づき、Ｘ磁界の判定を行う。
【０１４６】
次に、Ｓ極の磁界を判定するため、ＣＰＵ１５は、前記ＲＯＭ１６に書かれた−Ｘ１＋１の値を、レジスタ４Ｂに保持させ、図３に示す動作と同様にして、−Ｘ磁界の判定を行う。図１０に示す通り、時分割にマイコンプログラムを実行する。すなわち、前記ＣＰＵ１５は、前記第１テーブルを用いた磁界検知と、前記第２テーブルを用いた磁界検知とを所定回数ずつ交互に行う。
【０１４７】
これにより、ＣＰＵ１５は、Ｎ／Ｓ極の磁界が、磁界検知素子１０（マイコン）に印加されているか否かを判定をすることが出来る。
【０１４８】
時分割のタイミング頻度は、要求するセット仕様に合わせてプログラムにより最適に設定できることは言うまでもない。図１０の電源オフは、磁界検知素子１０のスイッチ３０，３１をオフさせた状態を示している。電源オフにより、磁界検知素子１０に流れる電流を削減させている。
【０１４９】
本実施の形態によれば、半導体基板上の垂直の磁界の向き（Ｎ極/Ｓ極）の検知、及び複数の所望の磁界強度の検知を行うことができる。
【０１５０】
（第４の実施の形態）
図１３は、本発明の実施の形態４に係る磁界検知マイコン１９Ｂのブロック図である。
【０１５１】
本実施の形態における磁界検知マイコン１９Ｂは、電源電圧を昇圧する昇圧回路１００と、昇圧された電源電圧と昇圧されていない電源電圧の一方を選択し、選択した電源電圧を前記磁界検知素子に供給する電圧切替回路１０４とを備える。第１テーブル（図２Ａのテーブル）は、昇圧された電源電圧および昇圧されていない電源電圧のそれぞれに対応する、前記磁界強度および前記電圧制御値を予め記憶する。前記ＣＰＵ１５は、前記電圧切替回路１０４により選択された電源電圧に対応する電圧制御値を用いて磁界強度を検知する。
【０１５２】
次に、磁界検知マイコン１９Ｂの構成および、磁界検知マイコン１９Ｂが行う具体的処理について説明する。
【０１５３】
まず、磁界検知マイコン１９Ｂの構成について、図６の磁界検知マイコン１９Ａと異なる点を主に説明する。
【０１５４】
図１３に示すように、磁界検知マイコン１９Ｂは、図６の磁界検知マイコンと比較して、昇圧回路１００と電圧切替回路１０４とをさらに備える。昇圧回路１００は、電源電圧を昇圧する。
【０１５５】
前記昇圧回路１００は、昇圧の基準電位１０１に電源ＶＤＤを接続し、昇圧後の出力信号としての出力１０２が前記電圧切替回路１０４の一方の入力に接続される。電圧切替回路１０４の入力１０３はＶＤＤに接続される。
【０１５６】
電圧切替回路１０４は、制御信号１０６に応じて、前記出力１０２、前記入力１０３のどちらか一方を、出力１０５として、出力する。すなわち、電圧切替回路１０４は、昇圧された電源電圧と昇圧されていない電源電圧の一方を選択し、選択した電源電圧を前記磁界検知素子に供給する。制御信号１０６はレジスタ４Ｅに接続される。レジスタ４Ｅには、ＣＰＵ１５により任意に値を設定することが可能である。
【０１５７】
昇圧回路１００は一般にＬＣＤ表示機能内蔵マイコンにおいて、ＬＣＤを駆動するためのＬＣＤ昇圧回路が内蔵されている。
【０１５８】
なお、前記昇圧回路１００は、前記ＬＣＤ昇圧回路と兼用しても良い。前記昇圧回路１００がｋ倍昇圧回路である場合、出力１０２は、ｋ×ＶＤＤの電位となる。前記昇圧回路１００の出力１０２が、磁界検知素子１０の電源電圧として選択される場合、マイコンのプログラムにより、レジスタ４Ｅに選択値が設定される。
【０１５９】
磁界検知素子１０は、印加される電源電圧に比例して前記端子２１と前記端子２２との差電圧が大きくなる。この時、磁界検知素子１０の電源電圧感度係数をｈとした場合、式１より、出力２５は、ｋ×ＶＤＤ／２＋ｈ（Ｖｐ−Ｖｎ）×（Ｒ２／Ｒ１＋１）となる。そのため、ｈの係数分だけ、出力２５（出力電圧）が大きくなる。これにより、特に微小磁界を検出する時に有効である。このとき、ある任意の微小の磁界ΔＸ［ｍＴ］を検知したい場合、磁界ΔＸ［ｍＴ］を印加時に、以下の式２が成立する様に、ＣＰＵ１５がＤＡＣ５０の値（ＤＡＣ設定値）を設定することにより、ＣＰＵ１５は、微小の磁界ΔＸ［ｍＴ］を検知することが出来る。すなわち、前記ＣＰＵ１５は、前記電圧切替回路１０４により選択された電源電圧に対応する電圧制御値を用いて磁界強度を検知する。
【０１６０】
k×VDD/2+h(Vp-Vn)/(R2/R1+1)>((VDD/(2n-1))×DAC設定値)・・・（式２）
【０１６１】
（第５の実施の形態）
図１４は、本発明の第５の実施の形態に係る磁界検知マイコンに使用される半導体基板２００の斜視図である。第５の実施の形態に係る磁界検知マイコンは、磁界検知マイコン１９、１９Ａ、１９Ｂのいずれであってもよい。
【０１６２】
前記磁界検知素子１０、前記差動増幅器１１、前記電圧可変回路１３、前記比較器１２、前記電圧制御レジスタ（レジスタ４Ｂ）、前記記憶部（ＲＯＭ１６）、および前記ＣＰＵ１５は、同一の半導体基板２００上に形成されている。
【０１６３】
なお、図１４には、図の簡略化のため、磁界検知マイコンに含まれる全ての構成要素のうち、半導体基板２００に形成される一部の構成要素のみが示される。例えば、図１４には、差動増幅器１１、電圧可変回路１３、比較器１２、レジスタ４Ｂ、ＲＯＭ１６、ＣＰＵ１５等は示されていない。
【０１６４】
以下、半導体基板２００の構成について詳細に説明する。
【０１６５】
半導体基板２００は、Ｐ型基板とする。なお、半導体基板２００は、Ｐ型基板に限定されず、Ｎ型基板であってもよい。
【０１６６】
半導体基板２００には、磁界検知素子１０が形成される。
【０１６７】
また、半導体基板２００には、Ｎｗｅｌｌ（Ｎウエル）２０１、２０２が形成されている。Ｎｗｅｌｌ２０１の四隅には、端子２１、２２、２３、２４が形成されている。端子２１、２２、２３、２４は、電極取り出し口として機能する。
【０１６８】
すなわち、半導体基板２００には、ホール素子としての磁界検知素子１０が形成されている。すなわち、前記磁界検知素子１０はホール素子である。
【０１６９】
Ｎｗｅｌｌ２０２には、ＰチャネルトランジスタとしてＰ型にドープされたソース２０３、ドレイン２０５、ゲート２０４が形成されている。また、半導体基板２００には、ＮチャネルトランジスタとしてＮ型にドープされたソース２０８、ドレイン２０６、ゲート２０７が形成されている。
【０１７０】
Ｐチャネルトランジスタを形成しているＮｗｅｌｌ２０２と、ホール素子を形成しているＮｗｅｌｌ２０１は同一のＮｗｅｌｌである。
【０１７１】
Ｎｗｅｌｌ２０２は微細ＣＭＯＳを形成するＮｗｅｌｌであり、Ｎｗｅｌｌ２０２の濃度は微細プロセスに適した濃度になっている。
【０１７２】
一般にホール素子の感度はキャリア移動度μに比例し、Ｎｗｅｌｌの濃度は低いほどキャリア移動度μは高くなる。よってホール素子の感度を高めるために単体ホール素子、及び単体ホールＩＣではキャリア移動度μが大きくなる様にＮｗｅｌｌの濃度を適切に調整している。
【０１７３】
しかしながらマイコンと同一基板、同一微細ＣＭＯＳプロセスでホール素子を形成する場合は、微細ＣＭＯＳで形成されるＮｗｅｌｌの濃度で形成せざるを得ない。そのため、最適なプロセスを用いた単体ホール素子、単体ホールＩＣより、内蔵ホール素子（磁界検知素子１０）の感度を高めることは一般に困難である。
【０１７４】
しかしながら、図１、図６または図１３に示す磁界検知マイコン、及び図５等の磁界検知設定アルゴリズムを利用すれば、前記差動増幅器１１への制御信号２８により、前記基準抵抗Ｒ２の抵抗を可変させることにより、差動増幅器１１の増幅率を向上させることが出来る。
【０１７５】
さらに、電圧可変回路１３の制御信号２９をマイコンプログラムにより任意に設定することでサンプルバラツキを低減させることが出来る。さらに、前記昇圧回路１００により前記ホール素子（磁界検知素子１０）の感度を高めることが出来き、かつマイコン出荷検査時に温度特性バラツキを低減出来る。そのため、微細ＣＭＯＳ上のＮｗｅｌｌを用いても、磁界感度の低下を補い確実に磁界検知を実現できるものである。
【０１７６】
この様に、従来、ホール素子またはホールＩＣとマイコンを同一プロセスで実現することは困難であったが、同一基板上に同一プロセスで実現出来ることにより、小面積、低コストな磁界検知マイコンを実現することができる。
【０１７７】
特に、不揮発性Ｆｌａｓｈマイコンにおいては、通常の揮発性ＣＭＯＳマスクＲＯＭマイコンより高耐圧トランジスタを搭載していることが多い。その場合、ホール素子の感度が高くなるＮｗｅｌｌ、つまりキャリア移動度μが高くなる高耐圧素子を形成するＮｗｅｌｌを用いてホール素子を形成することはさらに有効である。
【０１７８】
（第６の実施の形態）
図１５は、本発明の第６の実施の形態に係る磁界検知マイコンの半導体レイアウト図である。図１５に示される各構成要素は、半導体基板２００上に形成される。
【０１７９】
半導体基板２００の四隅（コーナセル上）には、ホール素子部３００、３０１、３０２、３０３が形成される。
【０１８０】
ホール素子部３００、３０１、３０２、３０３の各々は、図１４のホール素子としての磁界検知素子１０が形成される部分（領域）である。
【０１８１】
前記ホール素子部３００、３０１、３０２、３０３に挟まれた領域３１４、３１５、３１６、３１７には、ＩＯセル３０５、３０６、３０７、３０８、３０９、３１０、３１１、３１２、３１３が配置されている。
【０１８２】
前記ＩＯセル３０５、３０６、３０７、３０８、３０９、３１０、３１１、３１２、３１３の各々の中には、パッド３０４が配置される。また、領域３１４、３１５、３１６、３１７で囲まれる領域は、ＲＯＭ１６、ＲＡＭ１７、周辺ｌｏｇｉｃ１８等が形成される回路領域である。当該回路領域は、スタンダードセルで組まれた回路領域である。
【０１８３】
次に、図１５の領域３５０について、図１６を用いて詳細なレイアウトを説明する。
【０１８４】
図１６では、図１５に対してＩＯセル３０８、３０９の電源ライン３５２、電源ライン３５３をさらに示す。電源ライン３５２は、電圧ＶＤＤを供給する線である。電源ライン３５３は、電圧ＶＳＳを供給する線である。
【０１８５】
電源ライン３５２、電源ライン３５３は、各ＩＯセル３０８、３０９の電源として接続されている。電源ライン３５２、電源ライン３５３は、前記ホール素子部３０１の端子２１、２２、２３、２４とは交差しない様に配置されている。
【０１８６】
図１６には、ホール素子部３０１のＮｗｅｌｌ２０１、ＩＯセル３０５のＮｗｅｌｌ３５４、ＩＯセル３０９のＮｗｅｌｌ３５５が示される。
【０１８７】
この様にＩＯセル３０８とＩＯセル３０９に挟まれた四隅のコーナセル領域は一般に電源ライン３５２、３５３が配置されているのみで、空き領域になっている。前記空き領域にＮｗｅｌｌ２０１を配置し、Ｎｗｅｌｌ２０１に、電極としての端子２１、２２、２３、２４を接続することにより、ホール素子部３０１において磁界検知素子１０を構成することが可能である。
【０１８８】
かかる構成によれば、図１の磁界検知素子１０をホール素子で形成する場合、ホール素子の面積を増やすことなく、磁界検知素子１０をワンチップ上に配置することが出来、低コスト化を実現することが出来る。
【０１８９】
またワンチップ上において、前記ホール素子としての磁界検知素子１０（センサー）に対するノイズ源となる各種回路から最も離れた場所である四隅に前記ホール素子（磁界検知素子１０）を配置出来るため、マイコン動作時のノイズの影響を受けにくく、有効である。
【０１９０】
本実施の形態では、ホール素子としての磁界検知素子１０は、前記半導体基板２００の４隅に形成される。なお、ホール素子は、半導体基板２００の４隅全てに限定されず、例えば、半導体基板２００の４隅のうちの１隅のみに形成されてもよい。すなわち、前記ホール素子としての磁界検知素子１０は、前記半導体基板２００の４隅のうちの少なくとも１隅に形成される。
【０１９１】
（第７の実施の形態）
図１７は、本発明の実施の形態７に係る磁界検知マイコン４０５のブロック図である。      
【０１９２】
図１７に示すように、磁界検知マイコン４０５は、磁界検知回路ブロック４００、４０１、４０２、４０３と、ＣＰＵ１５と、ＲＯＭ１６と、ＲＡＭ１７と、周辺ｌｏｇｉｃ１８とを備える。
【０１９３】
磁界検知回路ブロック４００は、図１に示される、ホール素子としての磁界検知素子１０、差動増幅器１１、比較器１２、電圧可変回路１３、及び各制御信号２８、２９を含む。なお、磁界検知素子１０、差動増幅器１１、比較器１２、電圧可変回路１３等の接続構成は、図１の接続構成と同様である。
【０１９４】
磁界検知回路ブロック４０１、４０２、４０３の各々の構成は、磁界検知回路ブロック４００の構成と同一である。
【０１９５】
すなわち、磁界検知マイコン４０５は、磁界検知回路ブロック４０１に加え、さらに、前記磁界検知素子１０と同じ構成の３つの磁界検知素子１０と、前記差動増幅器１１、前記電圧可変回路１３および前記比較器１２を含むセットと同じ構成の３つのセットとを有する。前記ＣＰＵ１５は、４つのセット（磁界検知回路ブロック４００、４０１、４０２、４０３）のそれぞれを用いて磁界を検知する。
【０１９６】
磁界検知回路ブロック４００、４０１、４０２、４０３は、それぞれ、ホール素子部３００、３０１、３０２、３０３を含む。ホール素子部３００の出力は、出力２７に相当する。また、ホール素子部３０１、３０２、３０３の出力は、それぞれ、出力４１０、出力４２０、出力４３０に相当する。
【０１９７】
ホール素子部３００、３０１、３０２、３０３は、図１５で説明したように、半導体基板２００の四隅に配置される。ホール素子部３００、３０１、３０２、３０３の各々には、磁界検知素子１０が形成される。すなわち、４つの前記磁界検知素子１０は、前記半導体基板２００の４隅に配置される。
【０１９８】
かかる構成によれば、ホール素子部３００、３０１、３０２、３０３は半導体基板２００上の空き領域である四隅コーナセルに配置される。これにより、ホール素子部を配置するための面積が削減できる。
【０１９９】
また、半導体基板２００の対角線上最外郭にホール素子部３００、３０１、３０２、３０３を配置可能なため、ＣＰＵ１５は、磁界の方向を敏感に検知することが出来る。
【０２００】
そのことを図１８の動作タイミングチャート、図１９の磁界印加状態を示す図で説明する。図１８における出力２７、出力４１０、出力４２０、出力４３０は、それぞれ、図１５、図１７のホール素子部３００、３０１、３０２、３０３における出力２７、４１０、４２０、４３０に対応している。
【０２０１】
図１８におけるＨ出力パルスのタイミング、すなわち、各ホール素子上の垂直磁界が所望の磁界強度に達した時にＨパルスを出力して磁界検知したものとする。図１９は図１５に対し磁界の方向（向き）ＹＬ、ＸＲ、ＹＲ、ＸＬを追加図示したものである。
【０２０２】
図１８において、ＣＰＵ１５が、出力２７、出力４１０の順に磁界を検知した場合、磁界の向きは図１９に示す磁界ＹＬ方向である。ＣＰＵ１５が、出力４１０、出力４２０の順に磁界を検知した場合、磁界の向きは図１９に示す磁界ＸＲ方向である。
【０２０３】
ＣＰＵ１５が、出力４２０、出力４３０の順に磁界を検知した場合、磁界の向きは図１９に示す磁界ＹＲ方向である。ＣＰＵ１５が、出力４３０、出力２７の順に磁界を検知した場合、磁界の向きは図１９に示す磁界ＸＬ方向である。磁界の向きはホール素子面上の垂直磁界の強度により時間軸上の位相として現れる。
【０２０４】
図１８に示すＣＬＫはマイコンのクロックであり、ＣＬＫを前記周辺ｌｏｇｉｃ１８に含まれたタイマーカウンターでＣＬＫをカウントすることで位相のズレを検知することが出来る。また、ＣＰＵ１５は、上述のように、マイコン制御により磁界の方向（向き）ＹＬ、ＸＲ、ＹＲ、ＸＬを検知することが出来る。
【０２０５】
また磁界検知に際しマイコンのプログラムにより前記昇圧回路１００、前記差動増幅器１１の増幅度、前記電圧可変回路１３を各々最適な値に設定することで、最適な検知状態に設定できることは言うまでも無い。
【０２０６】
この様に本実施の形態によれば、前記ホール素子部を配置するための面積が削減でき、既存のマイコンプロセスでホール素子とのマイコン混載ワンチップ化が実現できる。すなわち、既存のマイコンの製造プロセスにおいて、ホール素子とのマイコン混載ワンチップ化が実現できる。
【０２０７】
また、半導体基板水平方向の磁界の向き（チップＩＯ上辺のＸ方向、チップＩＯ左辺のＹ方向、チップＩＯ下辺のＸ方向、チップＩＯ右辺のＹ方向）を検知するこが出来、低コストの磁界検知マイコンを提供することが出来る。すなわち、サンプル毎のホール素子のオフセット誤差の低減、温度特性の低減等を最小面積で低コストに実現出来る。
【０２０８】
また、本実施の形態ではワンチップ上の四隅だけでなく、ＩＯ帯の任意の場所にホール素子を追加配置して、磁界方向の検出精度を高めることも可能である。またチップサイズは正方形の方が各四隅のホール素子に対して均一な条件となるため、特に有効である。すなわち、半導体基板２００の形状は、正方形であることが好ましい。
【０２０９】
以上の各実施の形態により、最小限の手段により、センサーのサンプルバラツキ誤差を低減することができる。また、半導体基板２００上の垂直の磁界の向き（Ｎ極/Ｓ極）の検知、及び複数の所望の磁界強度レベルの検知を行うことができる。また、ホール素子部を配置するための面積が削減でき、既存のマイコンプロセスでホール素子とのマイコン混載ワンチップ化が実現出来る。また、半導体基板２００の水平方向の磁界の向き（チップＩＯ上辺のＸ方向、チップＩＯ左辺のＹ方向、チップＩＯ下辺のＸ方向、チップＩＯ右辺のＹ方向）を検知することが出来、低コストの磁界検知マイコンを提供することが出来る。
【０２１０】
（機能ブロック図）
図２０は、磁界検知マイコン５００の特徴的な機能構成を示すブロック図である。磁界検知マイコン５００は、前述の磁界検知マイコン１９、１９Ａ、１９Ｂ、４０５のいずれかに相当する。つまり、図２０は、磁界検知マイコン１９、１９Ａ、１９Ｂ、４０５のいずれかの有する機能のうち、本発明に関わる主要な機能を示すブロック図である。
【０２１１】
磁界検知マイコン５００は、磁界検知素子５１０と、差動増幅器５２０と、電圧可変回路５３０と、比較器５４０と、電圧制御レジスタ５５０と、記憶部５６０と、ＣＰＵ５７０とを備える。
【０２１２】
磁界検知素子５１０は、磁界を検知するための素子である。磁界検知素子５１０は、磁界検知素子１０に相当する。
【０２１３】
差動増幅器５２０は、前記磁界検知素子５１０の出力電圧を増幅する。差動増幅器５２０は、差動増幅器１１に相当する。
【０２１４】
電圧可変回路５３０は、電圧制御信号（制御信号２９）に応じて、可変である基準電圧を生成する。電圧可変回路５３０は、電圧可変回路１３またはＤＡＣ５０に相当する。
【０２１５】
比較器５４０は、前記差動増幅器５２０の出力と、前記電圧可変回路５３０が生成した基準電圧とを比較する。そして、比較器５４０は、当該比較結果を出力する。比較器５４０は、比較器１２に相当する。比較器５４０が出力する比較結果は、出力２７に相当する。
【０２１６】
電圧制御レジスタ５５０は、電圧制御値を保持し、当該電圧制御値をもつ前記電圧制御信号を前記電圧可変回路５３０に出力する。当該電圧制御値は、前記電圧可変回路が生成する基準電圧のレベルを制御するための値である。電圧制御レジスタ５５０は、レジスタ４Ｂに相当する。
【０２１７】
記憶部５６０は、前記磁界検知素子５１０にかかる磁界の強度である磁界強度と、前記電圧制御値を増加または減少させた場合に前記比較器５４０の出力が反転する直前または直後の前記電圧制御値とを対応させて第１テーブルとして予め記憶する。記憶部５６０は、ＲＯＭ１６に相当する。第１テーブルは、例えば、図２Ａの磁界検知判定テーブルに相当する。
【０２１８】
ＣＰＵ５７０は、前記電圧制御レジスタ５５０に検知対象の磁界に対応する電圧制御値を設定する。また、ＣＰＵ５７０は、前記比較器５４０の比較結果および前記第１テーブルから、当該電圧制御値に対応する磁界強度の有無を判定する。ＣＰＵ５７０は、ＣＰＵ１５に相当する。
【０２１９】
なお、磁界検知マイコン５００に含まれる差動増幅器５２０、電圧可変回路５３０、比較器５４０、電圧制御レジスタ５５０、記憶部５６０およびＣＰＵ５７０の全てまたは一部は、１つのＬＳＩ（Large Scale Integration：大規模集積回路）等のハードウエアで構成されてもよい。
【０２２０】
以上、本発明における磁界検知マイコンについて、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、あるいは異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【０２２１】
また、本発明は、上記の各実施の形態に係る磁界検知マイコンが備える特徴的な構成部の動作をステップとする磁界検知方法として実現してもよい。また、本発明は、そのような磁界検知方法に含まれる各ステップをコンピュータに実行させるプログラムとして実現してもよい。また、本発明は、そのようなプログラムを格納するコンピュータ読み取り可能な記録媒体として実現されてもよい。また、当該プログラムは、インターネット等の伝送媒体を介して配信されてもよい。
【０２２２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０２２３】
本発明は、複雑な構成の電圧可変回路を必要とせず、磁界強度の有無を容易に判定することが可能な磁界検知マイコンとして、有用である。
【符号の説明】
【０２２４】
１Ｊ  ＢＵＳ
４Ａ、４Ｂ、４Ｃ、４Ｄ、４Ｅ  レジスタ
１０、５１０  磁界検知素子
１１、５２０  差動増幅器
１２、５４０  比較器
１３、５３０  電圧可変回路
１５、５７０  ＣＰＵ
１６  ＲＯＭ
１６ａ  テーブル部
１７  ＲＡＭ
１８  周辺ｌｏｇｉｃ
１９、１９Ａ、１９Ｂ、４０５、５００  磁界検知マイコン
２１、２２、２３、２４  端子
２５、２６、２７、５１、５２、６６，６８、１０２、１０５、４１０、４２０、４３０、ＯＵＴ、ＯＵＴＡ  出力
２８、２９、５５、１０６  制御信号
３０、３１  スイッチ
４２、４４、４６、４９、Ｒ１、Ｒ２  基準抵抗
４３、４５、４７、４８  アナログスイッチ
５０  ＤＡＣ
５３、３０４  パッド
５４  アナログ出力選択回路
６０、６１  オペアンプ
６５、６７  −入力
１００  昇圧回路
１０１  基準電位
１０３  入力
１０４  電圧切替回路
２００  半導体基板
２０１、２０２、３５４、３５５  Ｎｗｅｌｌ
２０３、２０８  ソース
２０４、２０７  ゲート
２０５、２０６  ドレイン
３００、３０１、３０２、３０３  ホール素子部
３０５、３０６、３０７、３０８、３０９、３１０、３１１、３１２、３１３  ＩＯセル
３１４、３１５、３１６、３１７、３５０  領域
３５２、３５３  電源ライン
４００、４０１、４０２、４０３  磁界検知回路ブロック
５５０  電圧制御レジスタ
５６０  記憶部
Ｘ  センサーＩＣ
Ｘ３  出力端子
Ｘ４  入力端子
Ｙ  マイコン
ＨＡＬ１  ホール素子
ＡＭＰ１  増幅回路
ＣＭＰ１  比較回路
ＢＬ１  基準電圧回路
ＳＷ１  スイッチ回路
ＯＵＴＢ、ＶＴＨ１、ＶＴＨ２  基準電圧
【図１】
0005514314.tif 000002
【図２Ａ】
0005514314.tif 000003
【図２Ｂ】
0005514314.tif 000004
【図２Ｃ】
0005514314.tif 000005
【図３】
0005514314.tif 000006
【図４Ａ】
0005514314.tif 000007
【図４Ｂ】
0005514314.tif 000008
【図４Ｃ】
0005514314.tif 000009
【図４Ｄ】
0005514314.tif 000010
【図４Ｅ】
0005514314.tif 000011
【図５】
0005514314.tif 000012
【図６】
0005514314.tif 000013
【図７】
0005514314.tif 000014
【図８】
0005514314.tif 000015
【図９】
0005514314.tif 000016
【図１０】
0005514314.tif 000017
【図１１】
0005514314.tif 000018
【図１２】
0005514314.tif 000019
【図１３】
0005514314.tif 000020
【図１４】
0005514314.tif 000021
【図１５】
0005514314.tif 000022
【図１６】
0005514314.tif 000023
【図１７】
0005514314.tif 000024
【図１８】
0005514314.tif 000025
【図１９】
0005514314.tif 000026
【図２０】
0005514314.tif 000027
【図２１】
0005514314.tif 000028
【図２２】
0005514314.tif 000029