(57)【特許請求の範囲】
【請求項１】
第１接続点と第２接続点との間に並列接続された主スイッチング素子と第１ダイオードとからなる並列接続体と、
前記主スイッチング素子の耐圧以下のクランプレベルを有する第１スナバデバイスと、
前記主スイッチング素子のドライブ回路に電力を供給する電力供給部の出力電圧以上のクランプレベルを有する第２スナバデバイスと
を備え、
前記第１スナバデバイスの一方端子は前記第１接続点を介して前記並列接続体の一端と接続され、前記第１スナバデバイスの他方端子は第３接続点を介して前記第２スナバデバイスの一方端子と接続され、前記第２スナバデバイスの他方端子は前記第２接続点を介して前記並列接続体の他端と接続され、
前記第２及び第３接続点を介して前記電力供給部に電力を帰還する、半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第３接続点と前記電力供給部との間に設けられ、前記第３接続点から前記電力供給部への向きを順方向とする第２ダイオード
をさらに備える、半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置であって、
前記第１スナバデバイスは、
前記第１スナバデバイスの前記一方端子にドレイン端子を有するとともに、前記第１スナバデバイスの前記他方端子にソース端子を有する、ワイドバンドギャップ素材からなるＭＯＳＦＥＴと、
前記ＭＯＳＦＥＴの前記ドレイン端子及びゲート端子の間に形成されたツェナーダイオードと、
前記ＭＯＳＦＥＴの前記ソース端子及び前記ゲート端子の間に形成された第１抵抗と
を備え、
前記第２スナバデバイスは、
前記第２スナバデバイスの前記一方端子に対応するコレクタ端子と、前記第２スナバデバイスの前記他方端子に対応するエミッタ端子とを有するＩＧＢＴ
を備え、
前記第２接続点から前記第１接続点への向きを前記第１ダイオードの順方向とする、半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記第２ダイオードは、前記ＩＧＢＴの寄生ダイオードである、半導体装置。
【請求項５】
請求項３または請求項４に記載の半導体装置であって、
前記第２ダイオードと前記電力供給部との間に設けられた第２抵抗
をさらに備える、半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
前記ＭＯＳＦＥＴ及び前記ＩＧＢＴの温度監視を行い、当該監視結果に基づいて前記主スイッチング素子の制御信号を生成するＣＭＯＳ回路
をさらに備え、
前記ＣＭＯＳ回路は、前記第２ダイオード及び前記第２接続点の間に設けられ、
前記電力供給部に帰還する前記電力の一部が前記ＣＭＯＳ回路に供給される、半導体装置。
【請求項７】
請求項６に記載の半導体装置であって、
前記第２抵抗は、前記第２ダイオードと前記ＣＭＯＳ回路との間に設けられている、半導体装置。
【請求項８】
請求項６または請求項７に記載の半導体装置であって、
前記ＣＭＯＳ回路は、前記主スイッチング素子の電流検出端子の電流に基づいて信号を生成する、半導体装置。
【請求項９】
請求項６乃至請求項８のいずれかに記載の半導体装置であって、
前記主スイッチング素子の温度を検出する温度検出素子
をさらに備え、
前記ＣＭＯＳ回路は、前記温度検出素子の検出結果に基づいて信号を生成する、半導体装置。
【請求項１０】
請求項６乃至請求項９のいずれかに記載の半導体装置であって、
前記ＣＭＯＳ回路は、前記ＩＧＢＴのゲート端子の信号を監視し、当該監視結果に基づいて前記主スイッチング素子の制御信号を生成する、半導体装置。
【請求項１１】
請求項６乃至請求項１０のいずれかに記載の半導体装置であって、
前記ＣＭＯＳ回路は、前記ＩＧＢＴの電流検出端子の信号を監視し、当該監視結果に基づいて前記主スイッチング素子の制御信号を生成する、半導体装置。
【請求項１２】
請求項６乃至請求項１１のいずれかに記載の半導体装置であって、
前記ＣＭＯＳ回路の代わりに、ＮＭＯＳ回路、バイポーラ回路及びＢｉＣＭＯＳ回路のいずれか１つを備える、半導体装置。
【請求項１３】
請求項１乃至請求項１２のいずれかに記載の半導体装置であって、
前記並列接続体の代わりにインバーターブリッジを備える、半導体装置。
【請求項１４】
請求項３に記載の半導体装置であって、
前記ＩＧＢＴ、前記ツェナーダイオード及び前記第１抵抗は、互いに個別部品である、半導体装置。
【請求項１５】
請求項１に記載の半導体装置と、
前記電力供給部とを備える、半導体装置。
【請求項１６】
請求項１５に記載の半導体装置であって、
前記電力供給部は、請求項１に記載の半導体装置からから帰還された電力を、前記ドライブ回路以外の回路に供給することが可能な双方向変換器を含む、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サージ電圧を抑制する半導体装置に関するものである。
【背景技術】
【０００２】
スイッチング速度が速いＩＧＢＴ等のスイッチング素子を用いるインバーター半導体モジュール（インバータ回路）やチョッパ回路などでは、当該スイッチング素子がターンオフすると急激な電流変化が生じる。その結果、主回路の浮遊インダクタンスに応じて高い電圧（ターンオフサージ電圧）が発生する。また、還流ダイオード（リカバリーダイオード）を加えた場合であっても、当該還流ダイオードがオフすると同様の原理で高い電圧（リカバリーサージ電圧）が発生する。
【０００３】
そこで、インバーターブリッジを有するインバーター回路やチョッパ回路などにおいては、ターンオフ時のサージ電圧を低くするスナバ回路を設けることにより、スイッチング素子の安全動作領域（ＳＯＡ）を確保している。なお、スナバ回路は、例えば、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４３２３０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
さて、スナバ回路を備える従来の半導体装置では、スナバ回路において、サージ電圧がジュール熱に変換されて放出されている。つまり、供給された電力エネルギーの一部を無駄にしていることから、省エネルギーの観点から好ましくないという問題があった。
【０００６】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、サージ電圧のエネルギーを有効利用することが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、第１接続点と第２接続点との間に並列接続された主スイッチング素子及び第１ダイオードからなる並列接続体と、前記主スイッチング素子の耐圧以下のクランプレベルを有する第１スナバデバイスと、前記主スイッチング素子のドライブ回路に電力を供給する電力供給部の出力電圧以上のクランプレベルを有する第２スナバデバイスとを備える。前記第１スナバデバイスの一方端子は前記第１接続点を介して前記並列接続体の一端と接続され、前記第１スナバデバイスの他方端子は第３接続点を介して前記第２スナバデバイスの一方端子と接続され、前記第２スナバデバイスの他方端子は前記第２接続点を介して前記並列接続体の他端と接続される。前記第２及び第３接続点を介して前記電力供給部に電力を帰還する。
【発明の効果】
【０００８】
本発明によれば、第２及び第３接続点を介して、電力供給部に電力を帰還する。したがって、電流供給部は、従来ではジュール熱として無駄に消費されていたサージ電圧の一部を、ドライブ回路への次回の供給電力として用いることができる。よって、サージ電圧のエネルギーを有効利用することができ、省エネルギー化を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る半導体装置の構成を示す回路図である。
【図２】実施の形態１に係る半導体装置の構成を示す平面図である。
【図３】実施の形態１に係る第１及び第２スナバデバイスの構成を示す断面図である。
【図４】実施の形態１に係る第２スナバデバイスの構成を示す平面図である。
【図５】実施の形態１に係る半導体装置の動作を示す図である。
【図６】実施の形態２に係る半導体装置の構成を示す回路図である。
【図７】実施の形態３に係る半導体装置の構成を示す回路図である。
【図８】実施の形態３に係る半導体装置の構成を示す平面図である。
【図９】実施の形態３に係る第２スナバデバイスの構成を示す平面図である。
【図１０】実施の形態４に係る半導体装置の構成を示す回路図である。
【図１１】実施の形態５に係る半導体装置の構成を示す回路図である。
【図１２】実施の形態６に係る半導体装置の構成を示す回路図である。
【図１３】実施の形態７に係る半導体装置の構成を示す回路図である。
【図１４】実施の形態７に係る半導体装置の構成を示す回路図である。
【図１５】実施の形態８に係る半導体装置の構成を示す回路図である。
【図１６】実施の形態９に係る半導体装置の構成を示す回路図である。
【図１７】実施の形態１０に係る半導体装置の構成を示す回路図である。
【発明を実施するための形態】
【００１０】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置の構成を示す回路図である。図１に示すように、本実施の形態に係る半導体装置は、破線で囲まれた半導体装置５１と、コントローラ５２からの制御に基づいて半導体装置５１を駆動制御するドライブ回路５３と、ドライブ回路５３に直流電圧（電力）を供給する電力供給部５４と、半導体装置５１と接続された負荷部５５とを備える。
【００１１】
図１に示される半導体装置５１は、第１接続点７１と第２接続点７２との間に並列接続された主スイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）１ａと第１ダイオードであるリカバリーダイオード１ｂとからなる並列接続体１と、第１及び第２スナバデバイスＳＤ１，ＳＤ２とを備えている。なお、ここでは、主スイッチング素子をＩＧＢＴ１ａとしているがこれに限ったものではなく、ＩＧＢＴ１ａの代わりに、ＭＯＳＦＥＴやパワートランジスタとしてもよい。また、この半導体装置５１には、例えば銅などの導電性フレームから構成される複数の端子Ｑ１Ｃ，Ｑ１Ｇ，Ｑ１ＳＥ，ＳＤＰ，Ｑ１Ｅ（以下「複数の端子Ｑ１Ｃ等」と略記することもある）が設けられている。
【００１２】
図２は、本実施の形態に係る半導体装置５１の構成を示す平面図である。この図２に示されるように、ＩＧＢＴ１ａ、リカバリーダイオード１ｂ、第１及び第２スナバデバイスＳＤ１，ＳＤ２は、結線ワイヤ６１（例えばアルミニウム配線）などにより適宜接続されているとともに、これらと複数の端子Ｑ１Ｃ等とは、複数の端子Ｑ１Ｃ等を部分的に露出した状態で樹脂モールド６２によりパッケージされている。
【００１３】
このように構成された半導体装置５１では、第１及び第２スナバデバイスＳＤ１，ＳＤ２が、ＩＧＢＴ１ａがターンオフする際に生じるターンオフサージ電圧、及び、リカバリーダイオード１ｂがオフする際に生じるリカバリーサージ電圧を低くすることが可能となっている。また、本実施の形態では、このサージ電圧を有効利用することが可能となっていることから、省エネルギー化を実現することが可能となっている。これらのことについては、後で詳細に説明する。
【００１４】
図１に戻って、ドライブ回路５３は、端子Ｑ１Ｇを介してＩＧＢＴ１ａのゲート端子と接続されている。また、本実施の形態では、ドライブ回路５３は、端子Ｑ１ＳＥを介してＩＧＢＴ１ａの電流検出用エミッタ端子と接続されており、当該電流検出用エミッタ端子の電流を監視する。このように接続されたドライブ回路５３は、コントローラ５２からの制御だけでなく、当該エミッタ端子の監視結果にも基づいてＩＧＢＴ１ａのゲート電圧を制御する、つまりＩＧＢＴ１ａのオン／オフを制御するように構成されている。具体的には、ドライブ回路５３は、ＩＧＢＴ１ａの電流検出用エミッタ端子における過電流等の異常動作を検出した場合には、ＩＧＢＴ１ａを保護するようにＩＧＢＴ１ａのオン／オフを制御する。このように、ドライブ回路５３は、ＩＧＢＴ１ａを制御する制御機能だけでなく、過電流等に起因して生じる発熱によってＩＧＢＴ１ａが故障することを抑制する故障抑制機能を有している。
【００１５】
電力供給部５４は、フライバックコンバータ等の直流電圧変換器であって、ＩＧＢＴ１ａのドライブ回路５３に電力を供給する。本実施の形態では、この電力供給部５４は、独立直流電圧源であって任意の電圧を付与可能な電源Ｖ１と、コントローラ５４ａと、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）５４ｂと、変圧器５４ｃと、変圧器５４ｃからの交流電圧を直流電圧に整流する整流用ダイオード５４ｄと、整流用ダイオード５４ｄで整流された直流電圧を平滑化する平滑コンデンサＣ１とを備えるフライバックコンバータである。
【００１６】
コントローラ５４ａには、平滑コンデンサＣ１にチャージされた電圧が入力されている。コントローラ５４ａは、当該電圧の大きさに基づいて、電源Ｖ１から変圧器５４ｃに入力される電力を制御する。なお、実際には、電源Ｖ１を独立電源化するために、平滑コンデンサＣ１からの電圧は、フォトカプラやアイソレーションアンプ等を経てコントローラ５４ａにフィードバックされる。しかし、図１では、半導体装置の構成を簡単に図示するために、平滑コンデンサＣ１の電圧をそのままコントローラ５４ａにフィードバックするように示されている。
【００１７】
負荷部５５は、端子Ｑ１Ｃを介して半導体装置５１と接続されている。なお、負荷部５５は、一般的に誘導性負荷であることが多いことから、本実施の形態でも、誘導性負荷であるものとする。しかし、負荷部５５は、これに限ったものではなく、容量性負荷であってもよいし、抵抗負荷であってもよい。
【００１８】
次に、上述した半導体装置５１の構成について詳細に説明する。
【００１９】
図１に示すように、ＩＧＢＴ１ａのコレクタ端子は、リカバリーダイオード１ｂのカソード端子と第１接続点７１を介して接続されており、ＩＧＢＴ１ａのエミッタ端子は、リカバリーダイオード１ｂのアノード端子と第２接続点７２を介して接続されている。このように、本実施の形態では、第２接続点７２から第１接続点７１への向きをリカバリーダイオード１ｂの順方向としている。
【００２０】
図１において破線で示される第１スナバデバイスＳＤ１の一方端子は、第１接続点７１を介して並列接続体１の一端と接続されている。また、第１スナバデバイスＳＤ１の他方端子は、第３接続点７３を介して図１において破線で示される第２スナバデバイスＳＤ２の一方端子と接続されている。また、第２スナバデバイスＳＤ２の他方端子は、第２接続点７２を介して並列接続体１の他端と接続されている。なお、端子Ｑ１Ｃ，Ｑ１Ｅは、第１及び第２接続点７２とそれぞれ接続されており、端子ＳＤＰは、第２スナバデバイスＳＤ２を介して第３接続点７３と接続されている。
【００２１】
次に、第１及び第２スナバデバイスＳＤ１，ＳＤ２の構成について詳細に説明する。
【００２２】
第１スナバデバイスＳＤ１は、ＭＯＳＦＥＴ１１と、複数のツェナーダイオード１２と、第１抵抗であるポリシリコン抵抗１３とを備えている。なお、第１スナバデバイスＳＤ１の構成はこれに限ったものではなく、ＭＯＳＦＥＴ１１の代わりにＩＧＢＴを用いる構成であってもよい。
【００２３】
本実施の形態では、第１スナバデバイスＳＤ１は、ＳｉＣなどのワイドバンドギャップ素材から形成されており、ＭＯＳＦＥＴ１１も同じワイドバンドギャップ素材から形成されている。
【００２４】
ＭＯＳＦＥＴ１１は、第１スナバデバイスＳＤ１の第１接続点７１側の一方端子にドレイン端子を有するとともに、第１スナバデバイスＳＤ１の第３接続点７３側の他方端子にソース端子を有している。そして、複数のツェナーダイオード１２は、ＭＯＳＦＥＴ１１のドレイン端子及びゲート端子の間に形成されており、ポリシリコン抵抗１３は、ＭＯＳＦＥＴ１１のソース端子及びゲート端子の間に形成されている。
【００２５】
さて、以上のように構成された第１スナバデバイスＳＤ１においては、第１接続点７１の電圧が、ある一定電圧を超えると、複数のツェナーダイオード１２において降伏現象が生じ、ポリシリコン抵抗１３に電流が流れることになる。そして、ＭＯＳＦＥＴ１１のゲート端子及びソース端子間に電圧が生じ、ＭＯＳＦＥＴ１１がオンする。その結果、第１接続点７１の電圧は、上述の一定電圧（クランプレベル）を超えることができず、クランプされることになる。つまり、第１スナバデバイスＳＤ１は、第１接続点７１の電圧をアクティブクランプする。
【００２６】
なお、本実施の形態では、第１スナバデバイスＳＤ１が、電力供給部５４の出力電圧以上、ＩＧＢＴ１ａの耐圧以下のクランプレベル（例えば７００Ｖ）を有するように、ＭＯＳＦＥＴ１１、複数のツェナーダイオード１２及びポリシリコン抵抗１３の電気特性値が設定されているものとする。
【００２７】
次に、第２スナバデバイスＳＤ２の構成について説明する。第２スナバデバイスＳＤ２は、ＩＧＢＴ２１と、複数のツェナーダイオード２２と、ポリシリコン抵抗２３と、第２ダイオードであるダイオード２４とを備える。なお、第２スナバデバイスＳＤ２の構成はこれに限ったものではなく、ＩＧＢＴ２１の代わりにＭＯＳＦＥＴを用いてもよい。また、この第２スナバデバイスＳＤ２は、Ｓｉなどの通常のバンドギャップ素材から形成されもよく、ＳｉＣなどのワイドバンドギャップ素材から生成されてもよい。
【００２８】
ＩＧＢＴ２１は、第２スナバデバイスＳＤ２の第３接続点７３側の一方端子にコレクタ端子を有するとともに、第２スナバデバイスＳＤ２の第２接続点７２側の他方端子にエミッタ端子を有している。そして、複数のツェナーダイオード２２は、ＩＧＢＴ２１のコレクタ端子及びゲート端子の間に形成されており、ポリシリコン抵抗２３は、ＩＧＢＴ２１のエミッタ端子及びゲート端子の間に形成されている。ダイオード２４は、第３接続点７３と電力供給部５４との間（第３接続点７３と端子ＳＤＰとの間）に設けられ、第３接続点７３から電力供給部５４への向きを順方向としている。
【００２９】
以上のように構成された第２スナバデバイスＳＤ２は、第１スナバデバイスＳＤ１と同様、第３接続点７３の電圧を一定電圧にクランプするものとなっている。なお、本実施の形態では、第２スナバデバイスＳＤ２が、電力供給部５４の出力電圧以上のクランプレベルを有するように、ＩＧＢＴ２１、複数のツェナーダイオード２２、ポリシリコン抵抗２３、及び、ダイオード２４の電気特性値が設定されているものとする。ここでは、第２スナバデバイスＳＤ２のクランプレベルは、電力供給部５４の出力電圧よりも少し高くなっており、例えば、当該出力電圧が１５Ｖである場合には、当該クランプレベルは１７Ｖに設定されているものとする。
【００３０】
図３は、第１及び第２スナバデバイスＳＤ１，ＳＤ２の構成の一例を示す断面図であり、図４は、第２スナバデバイスＳＤ２の構成の一例を示す平面図である。
【００３１】
図３の下側に示される半導体基板（以下「下側半導体基板」と記す）には、複数のツェナーダイオード１２が設けられたガードリングエリア３１と、ＭＯＳＦＥＴ１１と、ポリシリコン抵抗１３とを備える装置が、上述の第１スナバデバイスＳＤ１として形成されている。下側半導体基板の下側には、ＭＯＳＦＥＴ１１のドレイン電極３２が設けられており、下側半導体基板の上側には、ＭＯＳＦＥＴ１１のソース電極及びゲート電極等が設けられている。ＭＯＳＦＥＴ１１のドレイン電極３２は、導電フレームからなる端子Ｑ１Ｃと接続されており、ＭＯＳＦＥＴ１１のソース電極は、半田等の導電性接合材３６を介して、第２スナバデバイスＳＤ２と接続されている。
【００３２】
一方、図３の上側に示される半導体基板（以下「上側半導体基板」と記す）には、図４に示されるＳＤＰ用パッドが設けられたチャネルカット部４１と、複数のツェナーダイオード２２が設けられたガードリングエリア４２と、ＩＧＢＴ２１と、ポリシリコン抵抗２３と、分離領域４３と、Ｎ型ＭＯＳＦＥＴ４４及びＰ型ＭＯＳＦＥＴ４５からなるＣＭＯＳ回路２５とを備える装置が、上述の第２スナバデバイスＳＤ２として形成されている。なお、ＣＭＯＳ回路２５については、後の実施の形態で説明するものとし、本実施の形態では説明を省略する。
【００３３】
上側半導体基板の下側には、ＩＧＢＴ２１のコレクタ電極４６が設けられており、上側半導体基板の上側には、ＩＧＢＴ２１のエミッタ電極及びゲート電極等が設けられている。ＩＧＢＴ２１のコレクタ電極４６は、導電性接合材３６を介して、ＭＯＳＦＥＴ１１のソース電極と接続されており、ＩＧＢＴ２１のエミッタ電極は、図２に示した結線ワイヤ６１を介して、ＩＧＢＴ１ａなどと接続されている。また、チャネルカット部４１は、図４に示されるＳＤＰ用パッド、及び、図２に示される結線ワイヤ６１を順に介して、端子ＳＤＰと接続されている。
【００３４】
また、本実施の形態では、図３の二点鎖線に示されるように、ＩＧＢＴ２１のコレクタ電極４６とチャネルカット部４１（端子ＳＤＰ）との間には、上述したダイオード２４（図１）がＩＧＢＴ２１の寄生ダイオードとして形成されている。
【００３５】
なお、図３に示される例では、第１スナバデバイスＳＤ１の同一半導体基板に、ＭＯＳＦＥＴ１１、複数のツェナーダイオード１２、及び、ポリシリコン抵抗１３が形成されているが、これに限ったものではなく、これらは互いに個別部品（個別素子）であってもよい。このようにすれば、装置サイズが多少大きくなるが、安価な部品で第１スナバデバイスＳＤ１を形成することができることから、集積回路等のカスタム品を利用するよりも装置全体のコストを低くすることができる。なお、同様に、第２スナバデバイスＳＤ２の同一半導体基板に、ＩＧＢＴ２１、複数のツェナーダイオード２２、及び、ポリシリコン抵抗２３、ダイオード２４は、互いに個別部品（個別素子）であってもよい。
【００３６】
次に、本実施の形態に係る半導体装置の動作について説明する。
【００３７】
図１において、ＩＧＢＴ１ａを駆動させると、ターンオフする際に生じる急激な電流変化によって、主回路の浮遊インダクタンスに応じて高いターンオフサージ電圧が、第１接続点７１に発生しようとする。同様に、リカバリーダイオード１ｂをオフすると、リカバリーサージ電圧が第１接続点７１に発生しようとする。しかし、上述したように、これらの場合には、第１接続点７１の電圧が、第１スナバデバイスＳＤ１のクランプレベル（例えば７００Ｖ）にクランプされる。なお、第１スナバデバイスＳＤ１がクランプしたときには、第３接続点７３に高い電圧が発生しようとする。しかし、上述したように、この場合には、第３接続点７３の電圧が、第２スナバデバイスＳＤ２のクランプレベル（例えば１７Ｖ）にクランプされる。
【００３８】
図５は、第１及び第２スナバデバイスＳＤ１，ＳＤ２のアクティブクランプの効果を示す図である。第１及び第２スナバデバイスＳＤ１，ＳＤ２の上述の動作により、図５に示すように、ＩＧＢＴ１ａ等のサージ電圧（二点差線）を、実線に示す電圧まで低くすることができる。したがって、本実施の形態に係る半導体装置では、ＩＧＢＴ１ａ及びリカバリーダイオード１ｂの安全動作領域（ＳＯＡ）を広くすることができる。
【００３９】
ここで、従来においてもスナバデバイス（スナバ回路）を備える半導体装置は存在するが、従来の半導体装置では、サージ電圧が、ＭＯＳＦＥＴ１１に対応する部分でジュール熱として消費されており、省エネルギーの観点から好ましくなかった。
【００４０】
それに対し、本実施の形態では、第２及び第３接続点７２，７３を介して（端子ＳＤＰ及び端子Ｑ１Ｅを介して）、電力供給部５４に電力を帰還する。具体的には、第３接続点７３の電圧が、第２スナバデバイスＳＤ２のダイオード２４、端子ＳＤＰを介して、平滑コンデンサＣ１にてチャージされる。したがって、電力供給部５４は、従来ではジュール熱として無駄に消費されていたサージ電圧の一部を、ドライブ回路５３への次回の供給電力として用いることができる。よって、サージ電圧のエネルギーを有効利用することができ、省エネルギー化を実現することができる。
【００４１】
なお、上述の構成では、第２スナバデバイスＳＤ２のクランプレベルは、電力供給部５４の出力電圧よりも少し高めに設定されている。したがって、このまま半導体装置５１からの電力が平滑コンデンサＣ１に帰還されると、平滑コンデンサＣ１には、電力供給部５４の出力電圧として定められた設計電圧よりも少し高い電圧がチャージされる。つまり、以上の構成では、設計電圧よりも少し高い電圧がドライブ回路５３に供給されることになるが、ドライブ回路５３によってはこのことが不適切となることもある。
【００４２】
そこで、コントローラ５４ａが、平滑コンデンサＣ１にチャージされた電圧に基づいて、電源Ｖ１から変圧器５４ｃに入力される電力を制御するようにすれば、平滑コンデンサＣ１の電圧を、電力供給部５４の出力電圧として定められた電圧とほぼ等しい電圧（例えば上述の１５Ｖ）にすることができる。
【００４３】
具体的には、コントローラ５４ａが、平滑コンデンサＣ１の電圧として、電力供給部５４の出力電圧（例えば１５Ｖ）以上の電圧を検出した場合には、ＭＯＳＦＥＴ５４ｂのスイッチ動作を停止するように制御する。そうすると、平滑コンデンサＣ１の電力がドライブ回路５３において消費され、平滑コンデンサＣ１の電圧が下がる。なお、この際、平滑コンデンサＣ１から変圧器５４ｃに向かおうとする電流は、整流用ダイオード５４ｄにより抑制される。
【００４４】
一方、コントローラ５４ａが、平滑コンデンサＣ１の電圧として、電圧供給部５４の出力電圧よりも小さい電圧を検出した場合には、ＭＯＳＦＥＴ５４ｂのスイッチ動作を実行するように制御する。そうすると、半導体装置５１から電力が帰還され平滑コンデンサＣ１の電圧が上がる。
【００４５】
以上のような構成によれば、平滑コンデンサＣ１の電圧を所望の電圧に維持することができるとともに、平滑コンデンサＣ１に蓄えられたエネルギーを優先的に利用することができる。
【００４６】
なお、上述のような半導体装置において、リカバリーダイオード２が通電した場合には、第１接続点７１の電位は、第２接続点７２の電位よりも低くなり、ＭＯＳＦＥＴ１１に、平滑コンデンサＣ１の電圧が印加される。ここで、もし、ダイオード２４が設けられていなければ、ＭＯＳＦＥＴ１１のボディーダイオード（図示せず）が通電して、平滑コンデンサＣ１から図１の想像線（二点鎖線）の矢印の経路で電流が流れてしまい、平滑コンデンサＣ１の電荷が放出されてしまうことがある。
【００４７】
それに対して、本実施の形態では、第３接続点７３と電力供給部５４との間にダイオード２４が設けられていることから、矢印の経路で電流が流れることを抑制することができる。したがって、平滑コンデンサＣ１の電力をドライブ回路５３において確実に用いることができることから、サージ電圧のエネルギーの一部を確実に有効利用することができる。
【００４８】
なお、本実施の形態では、ダイオード２４はＩＧＢＴ１ａの寄生ダイオードであったが、これに限ったものではなく、個別部品であっても構わない。しかしながら、本実施の形態のように、ダイオード２４をＩＧＢＴ１ａの寄生ダイオードとすれば、半導体装置の小型化を実現することができる。
【００４９】
なお、以上では、ＩＧＢＴ１ａを中心とした基本構成について説明したが、上記構成を組み合わせてインバーターブリッジを構成する場合も同様の効果を得ることができる。つまり、単相ブリッジ、３相ブリッジ、３レベルインバータ用ブリッジ等のスイッチング素子とする応用機構であっても、同様の効果を得ることができる。
【００５０】
また、以上では、図３に示したように、第１及び第２スナバデバイスＳＤ１，ＳＤ２の半導体基板は、導電性接合材３６で接続（接合）されているものとしたが、これに限ったものではなく、例えば、圧着方式で接合されていてもよい。また、半導体装置５１が樹脂モールドで封止されている場合について説明したが、回路構成が同じであれば、各素子の接続関係やパッケージングは上述の説明に限ったものではない。
【００５１】
＜実施の形態２＞
図６は、本発明の実施の形態２に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態１で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。
【００５２】
本実施の形態に係る半導体装置の構成は、実施の形態１に係る半導体装置の構成に、第２抵抗である抵抗２６がダイオード２４と電力供給部５４との間（ダイオード２４と端子ＳＤＰとの間）に追加されている。ここで、図５に示したようにサージ電圧やクランプされた電圧は急峻な波形を有していることから、実施の形態１の構成では、平滑コンデンサＣ１に電力が帰還される際に、リプル電流が平滑コンデンサＣ１に流れ、平滑コンデンサＣ１に負荷が多少かかったものとなっている。
【００５３】
それに対して、本実施の形態に係る半導体装置では、上述のようにダイオード２４と電力供給部５４との間に抵抗２６が設けられていることから、平滑コンデンサＣ１の時定数が実施の形態１よりも大きくなり、平滑コンデンサＣ１に向かうリプル電流を抑制することができる。したがって、平滑コンデンサＣ１の発熱を抑え寿命を長くすることができる。また、平滑コンデンサＣ１における電圧のノイズレベルを低くすることができることから、回路動作を安定化することができる。
【００５４】
＜実施の形態３＞
図７は、本発明の実施の形態３に係る半導体装置の構成を示す回路図である。図８は、本実施の形態に係る半導体装置５１の構成を示す平面図である。図９は、本実施の形態に係る第２スナバデバイスＳＤ２の構成の一例を示す平面図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態２で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。
【００５５】
本実施の形態に係る半導体装置の構成は、実施の形態２に係る半導体装置の構成に、ＣＭＯＳ回路２５が追加されている。このＣＭＯＳ回路２５は、実施の形態１で図３を用いて簡単に説明された回路である。このＣＭＯＳ回路２５は、第２スナバデバイスＳＤ２の上側半導体基板に形成されており、ＩＧＢＴ２１と同一基板に形成されていることから、ＩＧＢＴ２１の温度監視を行うことが可能となっている。また、このＣＭＯＳ回路２５が形成された上側半導体基板は、ＭＯＳＦＥＴ１１が形成された下側半導体基板と導電性接合材３６によって接続（接合）されている。したがって、ＣＭＯＳ回路２５とＭＯＳＦＥＴ１１との間における熱的結合が比較的良好となっていることから、ＣＭＯＳ回路２５は、ＭＯＳＦＥＴ１１の温度監視も行うことが可能となっている。
【００５６】
図７に戻って、本実施の形態では、ＣＭＯＳ回路２５は、抵抗２６を介さずにダイオード２４及び第２接続点７２の間に設けられ、電力供給部５４に帰還する電力の一部がＣＭＯＳ回路２５に供給される。ＣＭＯＳ回路２５は、ＭＯＳＦＥＴ１１及びＩＧＢＴ２１の温度監視や後述する信号処理など、様々な動作を行うための電源として、供給された電力を用いる。なお、図７及び図８に示すように、本実施の形態に係る半導体装置５１の構成は、実施の形態１に係る半導体装置５１の構成に、端子ＳＤｉｎｆｏが追加された構成を有している。
【００５７】
ＣＭＯＳ回路２５は、各スナバデバイスＳＤ１，ＳＤ２の温度、つまり、ＭＯＳＦＥＴ１１及びＩＧＢＴ２１の温度監視を行い、当該監視結果に基づいてＩＧＢＴ１ａの制御信号を生成する。そして、ＣＭＯＳ回路２５は、当該制御信号を、図９に示されるＳＤｉｎｆｏパッド、及び、端子ＳＤｉｎｆｏを順に介して、コントローラ５２に出力する。ここで、ＣＭＯＳ回路２５は、例えば、ＭＯＳＦＥＴ１１及びＩＧＢＴ２１の温度が閾値を超えた場合には、異常温度が生じていると判断し、それら温度を下げるための制御信号をコントローラ５２に出力する。なお、制御信号には、例えば、ブール値またはアナログまたはデジタル信号形式が用いられる。
【００５８】
コントローラ５２に、上述の制御信号が入力されると、コントローラ５２は、ドライブ回路５３を介してＩＧＢＴ１ａを駆動制御する。例えば、温度を下げるための制御信号がＣＭＯＳ回路２５から入力されると、コントローラ５２は、スイッチング損失を抑えるようにＩＧＢＴ１ａを制御する（例えばキャリア周波数を低くする）制御モードに移行し、ＭＯＳＦＥＴ１１及びＩＧＢＴ２１の発熱を抑制する。
【００５９】
以上のような本実施の形態に係る半導体装置によれば、ＣＭＯＳ回路２５が、ＭＯＳＦＥＴ１１及びＩＧＢＴ２１の温度監視に基づいて、ＩＧＢＴ１ａを制御する。したがって、半導体装置が発熱によって故障する可能性を低くすることができる。しかも、このような効果を外部から専用の電力を供給されることなく実現することができる。
【００６０】
＜実施の形態４＞
図１０は、本発明の実施の形態４に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態３で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。本実施の形態に係る半導体装置では、抵抗２６が、ダイオード２４とＣＭＯＳ回路２５との間に設けられている。それ以外は、本実施の形態に係る半導体装置は、実施の形態３に係る半導体装置と同じである。
【００６１】
このような本実施の形態に係る半導体装置によれば、実施の形態３と同様の効果を得ることができる。さらに、ＣＭＯＳ回路２５に供給される電力に含まれる電力ノイズ（電源ノイズ）を低くすることができるため、回路動作を安定化することができる。
【００６２】
＜実施の形態５＞
図１１は、本発明の実施の形態５に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態４で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。
【００６３】
実施の形態１においては、ドライブ回路５３は、ＩＧＢＴ１ａの電流検出用エミッタ端子と接続されており、駆動回路として機能するだけでなく、保護回路としても機能していた。しかしながら、一般には、ＩＧＢＴ１ａの電流検出用エミッタ端子の静電破壊耐量は小さいことから、静電破壊されないように製品製造上において扱いに注意を要するものとなっている。
【００６４】
そこで、本実施の形態では、ＣＭＯＳ回路２５に、ＩＧＢＴ１ａの電流検出用エミッタ端子（電流検出端子）が接続されている。そして、ＣＭＯＳ回路２５は、当該電流検出用エミッタ端子の電流を監視しており、その監視結果を示す信号、例えば、過電流などの異常の発生を示す異常発生信号を、端子Ｑ１ＳＥを介してドライブ回路５３に出力する。
【００６５】
このような本実施の形態に係る半導体装置によれば、ＣＭＯＳ回路２５が、電気的耐量が低い電流検出用エミッタ端子の電流に基づいて信号を生成することになる。つまり、静電破壊耐量が低い電流検出用エミッタ端子への経路に、ＣＭＯＳ回路２５を介在させることにより、ＩＧＢＴ１ａに対する保護性能を向上させることができる。よって、インピーダンス変換及びサージ耐量を向上させることができ、信頼性の高い半導体装置を実現することができる。
【００６６】
なお、ドライブ回路５３は、ＣＭＯＳ回路２５からの信号に基づいて、ＩＧＢＴ１ａの動作を制御する。これにより、ＩＧＢＴ１ａの発熱を抑制することができるとともに、ＩＧＢＴ１ａを高速に保護動作に移行することが可能となることから、ＩＧＢＴ１ａが過電流によって故障する可能性を低くすることができる。
【００６７】
なお、以上においては、過電流の判定の対象となる電流検出端子が、ＩＧＢＴ１ａの電流検出用エミッタ端子であるものとして説明した。しかし、これに限ったものではなく、例えば、ＣＭＯＳ回路２５が、コレクタ電流に比例したアナログ信号またはデジタル信号を生成する、つまり、ＩＧＢＴ１ａのコレクタ端子を電流検出端子としても、上述と同様の効果を得ることができる。なお、この場合、ＣＭＯＳ回路２５から出力される電流信号は外部回路にて処理され利用される。
【００６８】
また、以上においては、ＣＭＯＳ回路２５からの出力信号が、２つの端子ＳＤｉｎｆｏ，Ｑ１ＳＥを介して、半導体装置５１外部に出力されるものとして説明した。しかしこれに限ったものではなく、ＣＭＯＳ回路２５の信号出力先が１つである場合には、情報を多重化し、１つの端子を介して制御系に情報伝達するようにしても、同様の効果を得ることができる。
【００６９】
＜実施の形態６＞
図１２は、本発明の実施の形態６に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態５で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。
【００７０】
本実施の形態に係る半導体装置の構成は、実施の形態５に係る半導体装置の構成に、ＩＧＢＴ１ａの温度を検出する温度検出素子である温度検出用ダイオード３が追加されている。この温度検出用ダイオード３は、例えば、ＩＧＢＴ１ａ上にポリシリコンで形成される。このような温度検出用ダイオード３は、サイズの制約もあり、製品外部に直接出すと静電気破壊する可能性が高くなることが考えられる。
【００７１】
そこで、本実施の形態では、ＣＭＯＳ回路２５に、温度検出用ダイオード３が接続されている。そして、ＣＭＯＳ回路２５は、温度検出用ダイオード３の検出結果に基づいて信号を生成する。
【００７２】
このような本実施の形態に係る半導体装置によれば、静電破壊耐量が低い温度検出用ダイオード３への経路に、ＣＭＯＳ回路２５を介在させることにより、当該温度検出用ダイオード３に対する保護性能を向上させることができる。よって、インピーダンス変換及びサージ耐量を向上させることができ、信頼性の高い半導体装置を実現することができる。また、ＣＭＯＳ回路２５において、後続の制御系が扱いやすい信号を生成することも実現することができる。
【００７３】
なお、以上においては、温度検出素子に温度検出用ダイオード３を用いた場合について説明したが、これに限ったものではなく、サーミスタ等の温度依存性を持つ素子を用いてもかまわない。
【００７４】
＜実施の形態７＞
図１３は、本発明の実施の形態７に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態６で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。
【００７５】
本実施の形態に係る半導体装置では、ＣＭＯＳ回路２５は、ＩＧＢＴ２１のゲート端子と接続されている。そして、ＣＭＯＳ回路２５は、ＩＧＢＴ２１のゲート端子の信号を監視し、当該監視結果に基づいてＩＧＢＴ１ａの制御信号を生成する。
【００７６】
このような本実施の形態に係る半導体装置によれば、ＩＧＢＴ２１のゲート端子の信号を監視する。つまり、第２スナバデバイスＳＤ２がアクティブクランプしているかを監視することができることから、アクティブプランスしているか否かで変動するＩＧＢＴ２１の温度をモニタすることができる。したがって、スナバ損失を抑制するための制御信号を、当該温度などの状況に応じて制御回路（ここではドライブ回路５３）に出力することができる。これにより、ドライブ回路５３は、スイッチング損失を抑えるようにＩＧＢＴ１ａを制御する（例えばキャリア周波数を低くする）制御モードに移行し、ＭＯＳＦＥＴ１１及びＩＧＢＴ２１の発熱を抑制することが可能となることから、半導体装置が発熱によって故障する可能性を低くすることができる。また、第２スナバデバイスＳＤ２がクランプしないレベルまで、ＩＧＢＴ１ａのドライブ速度やスイッチング周波数をコントロールすることが可能になる。
【００７７】
図１４は、本実施の形態に係る半導体装置の別構成を示す回路図である。この図１４に係る半導体装置では、ＣＭＯＳ回路２５は、ＩＧＢＴ２１の電流検出用エミッタ端子と接続されている。そして、ＣＭＯＳ回路２５は、ＩＧＢＴ２１の電流検出用エミッタ端子の信号を監視し、当該監視結果に基づいてＩＧＢＴ１ａの制御信号を生成する。
【００７８】
このような半導体装置であっても、上述と同様に、半導体装置が発熱によって故障する可能性を低くすることができるとともに、第２スナバデバイスＳＤ２がクランプしないレベルまで、ＩＧＢＴ１ａのドライブ速度やスイッチング周波数をコントロールすることが可能になる。
【００７９】
＜実施の形態８＞
図１５は、本発明の実施の形態８に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態７において図１４を用いて説明した構成要素と類似するものについては同じ符号を付して説明を省略する。
【００８０】
以上の実施の形態では、電力供給部５４は、逆潮流できないフライバックコンバータであった。それに対し、本実施の形態では、電力供給部５４は、半導体装置５１から帰還された電力を、ドライブ回路５３以外の回路に供給することか可能な双方向ＤＣ−ＤＣコンバータ（双方向変換器）５４ｅを含んでいる。
【００８１】
このような本実施の形態に係る半導体装置によれば、サージ電圧のエネルギーの一部を電源Ｖ１に電力として帰還させることで、ドライブ回路５３以外の回路に、当該電力を供給することができる。したがって、エネルギーのさらなる再利用を実現することが可能となる。
【００８２】
＜実施の形態９＞
図１６は、本発明の実施の形態９に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、以上の実施の形態で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。
【００８３】
本実施の形態に係る半導体装置は、以上の実施の形態で説明してきた並列接続体１（ＩＧＢＴ１ａ及びリカバリーダイオード１ｂ）の代わりに、インバーターブリッジ４を備えており、一括スナバとして構成されている。
【００８４】
このようなインバーターブリッジ４を備える構成であっても、上述と同様に、直流電源Ｖ１のサージ電圧のエネルギーを吸収・回収することができる。なお、これまでの実施の形態では個別スナバ方式であるが、本実施の形態では、一括スナバ構成としていることから、半導体装置のコストを抑制することができる。
【００８５】
なお、図１６に示される第２スナバデバイスＳＤ２には、ＣＭＯＳ回路２５が具備されていないが、温度モニタ信号やインバーターブリッジ４の低電圧段（下段）のトランジスタの電流センス信号及び温度センス素子の信号を処理するＣＭＯＳ回路２５を具備してもかまわない。また、本実施の形態に、上述の実施の形態８のように、電力供給部５４は、双方向ＤＣ−ＤＣコンバータであってもよい。
【００８６】
＜実施の形態１０＞
図１７は、本発明の実施の形態１０に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態７において図１３を用いて説明した構成要素と類似するものについては同じ符号を付して説明を省略する。
【００８７】
本実施の形態に係る半導体装置は、以上の実施の形態で説明してきたＣＭＯＳ回路２５の代わりに、ＮＭＯＳ回路２７を備えている。したがって、ＣＭＯＳ回路２５を形成するためのＰｃｈ工程を削減することができることから、半導体装置を安価にすることができる。なお、さらに安価なプロセス製造が可能な場合、ＣＭＯＳ回路２５の代わりに、バイポーラ回路で構成してもかまわない。また、回路の性能を重視するために、ＣＭＯＳ回路２５の代わりに、バイポーラ回路やＢｉＣＭＯＳ回路で構成してもかまわない。
【符号の説明】
【００８８】
１  並列接続体、１ａ  ＩＧＢＴ、１ｂ  リカバリーダイオード、３  温度検出用ダイオード、４  インバーターブリッジ、１１  ＭＯＳＦＥＴ、１２  ツェナーダイオード、１３  ポリシリコン抵抗、２１  ＩＧＢＴ、２４  ダイオード、２５  ＣＭＯＳ回路、２６  抵抗、２７  ＮＭＯＳ回路、５１  半導体装置、５３  ドライブ回路、５４  電力供給部、５４ｅ  双方向ＤＣ−ＤＣコンバータ、７１  第１接続点、７２  第２接続点、７３  第３接続点、ＳＤ１  第１スナバデバイス、ＳＤ２  第２スナバデバイス。
【図１】
0005393728.tif 000002
【図２】
0005393728.tif 000003
【図３】
0005393728.tif 000004
【図４】
0005393728.tif 000005
【図５】
0005393728.tif 000006
【図６】
0005393728.tif 000007
【図７】
0005393728.tif 000008
【図８】
0005393728.tif 000009
【図９】
0005393728.tif 000010
【図１０】
0005393728.tif 000011
【図１１】
0005393728.tif 000012
【図１２】
0005393728.tif 000013
【図１３】
0005393728.tif 000014
【図１４】
0005393728.tif 000015
【図１５】
0005393728.tif 000016
【図１６】
0005393728.tif 000017
【図１７】
0005393728.tif 000018