(57)【特許請求の範囲】
【請求項１】
交流入力電圧を全波整流して一次電圧を生成する全波整流回路と、
互いに絶縁された第１巻線と第２巻線との電磁誘導を利用して前記一次電圧を二次電圧に変圧するトランスと、
前記二次電圧から直流出力電圧を生成して負荷に供給する整流平滑回路と、
前記第１巻線に流れる一次電流に応じた一次電流検出電圧と第１基準電圧との比較結果に基づいて前記一次電流のオン／オフ制御を行う一次電流制御回路と、
前記第２巻線に流れる二次電流のオンデューティ比を監視して前記第１基準電圧を補正する基準電圧補正回路と、
を有し、
前記トランスは、前記第１巻線と前記第２巻線のほかに第３巻線を含み、
前記基準電圧補正回路は、
前記第３巻線に現れる巻線電圧を監視して前記二次電流のオンデューティ比に応じた二次電流時間検出信号を出力する二次電流時間検出回路と、
前記二次電流時間検出信号と前記第１基準電圧とを乗算して乗算電圧を生成する第１乗算回路と、
前記乗算電圧と第２基準電圧との差に応じた誤差電圧を生成するエラーアンプと、
前記一次電圧を分圧して分圧電圧を生成する分圧回路と、
前記分圧電圧と前記誤差電圧を乗算して前記第１基準電圧を生成する第２乗算回路と、
を含むことを特徴とするスイッチング電源回路。
【請求項２】
前記一次電流制御回路は、
前記第１巻線に接続されたスイッチング素子と、
前記一次電流に応じた一次電流検出電圧を生成する一次電流検出回路と、
所定のスイッチング周波数でパルス駆動されるセット信号を生成する発振回路と、
前記一次電流検出電圧と前記第１基準電圧とを比較してリセット信号を生成する電圧比較回路と、
前記セット信号と前記リセット信号に基づいてスイッチング制御信号を生成するＲＳフリップフロップと、
前記スイッチング制御信号の電流能力を増幅して前記スイッチング素子に出力するバッファ回路と、
を含むことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記第１乗算回路は、
前記二次電流時間検出信号の論理レベルに応じて前記第１基準電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、
前記チョッピング電圧を平滑して前記乗算電圧を生成する平滑回路と、
を含むことを特徴とする請求項２に記載のスイッチング電源回路。
【請求項４】
前記チョッピング回路は、
前記チョッピング電圧の印加端と接地端との間に接続され、前記二次電流時間検出信号に応じてオン／オフ制御されるスイッチと；
前記第１基準電圧の印加端と前記チョッピング電圧の印加端の間に接続された抵抗と；
を含むことを特徴とする請求項３に記載のスイッチング電源回路。
【請求項５】
前記第２乗算回路は、
所定の発振周波数で三角波電圧を生成する三角波発生回路と、
前記誤差電圧と前記三角波電圧とを比較して比較信号を生成するコンパレータと、
前記比較信号の論理レベルに応じて前記分圧電圧のチョッピング処理を行うことにより前記分圧電圧を矩形波状にチョッピングしたチョッピング電圧を生成するチョッピング回路と、
前記チョッピング電圧を平滑して前記第１基準電圧を生成する平滑回路と、
を含むことを特徴とする請求項２に記載のスイッチング電源回路。
【請求項６】
前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に直列接続されて前記比較信号の論理レベルに応じて排他的にオン／オフされる第１スイッチと第２スイッチを含み、前記第１スイッチと前記第２スイッチとの接続ノードから前記チョッピング電圧を出力することを特徴とする請求項５に記載のスイッチング電源回路。
【請求項７】
前記分圧回路は、抵抗ラダーを用いて形成されており、
前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に接続された第１スイッチを含み、前記第１スイッチを前記比較信号に応じてオン／オフすることにより、前記分圧電圧の印加端から前記チョッピング電圧を出力することを特徴とする請求項５に記載のスイッチング電源回路。
【請求項８】
前記発振回路は、
定電流で充電されるコンデンサの充放電動作を利用して前記セット信号を生成する充放電回路と、
所定の発振周波数で三角波電圧を生成する三角波発生回路と、
前記コンデンサの充電電圧に足し合わせる前記三角波電圧を生じさせる電圧加算用抵抗と、
を含むことを特徴とする請求項２に記載のスイッチング電源回路。
【請求項９】
ＬＥＤと、
交流電源から供給される交流入力電圧から直流出力電圧を生成して前記ＬＥＤに供給する請求項１〜請求項８のいずれか一項に記載のスイッチング電源回路と、
を有することを特徴とするＬＥＤ照明装置。
【請求項１０】
互いに絶縁された第１巻線と第２巻線との電磁誘導を利用して一次電圧を二次電圧に変圧するトランスに対して、
前記トランスの第１巻線に流れる一次電流に応じた一次電流検出電圧と第１基準電圧との比較結果に基づいて前記一次電流のオン／オフ制御を行う一次電流制御回路と、
前記第２巻線に流れる二次電流のオンデューティ比を監視して前記第１基準電圧を補正する基準電圧補正回路と、
を集積化し、
前記基準電圧補正回路は、
前記トランスの第３巻線に現れる巻線電圧を監視して前記二次電流のオンデューティ比に応じた二次電流時間検出信号を出力する二次電流時間検出回路と、
前記二次電流時間検出信号と前記第１基準電圧とを乗算して乗算電圧を生成する第１乗算回路と、
前記乗算電圧と第２基準電圧との差に応じた誤差電圧を生成するエラーアンプと、
前記一次電圧を分圧して得られる分圧電圧と前記誤差電圧とを乗算して前記第１基準電圧を生成する第２乗算回路と、
を含むことを特徴とする半導体装置。
【請求項１１】
前記一次電流制御回路は、
前記第１巻線に接続されたスイッチング素子と、
前記一次電流に応じた一次電流検出電圧を生成する一次電流検出回路と、
所定のスイッチング周波数でパルス駆動されるセット信号を生成する発振回路と、
前記一次電流検出電圧と前記第１基準電圧とを比較してリセット信号を生成する電圧比較回路と、
前記セット信号と前記リセット信号に基づいてスイッチング制御信号を生成するＲＳフリップフロップと、
前記スイッチング制御信号の電流能力を増幅して前記スイッチング素子に出力するバッファ回路と、
を含むことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記第１乗算回路は、
前記二次電流時間検出信号の論理レベルに応じて前記第１基準電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、
前記チョッピング電圧を平滑して前記乗算電圧を生成する平滑回路と、
を含むことを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記チョッピング回路は、
前記チョッピング電圧の印加端と接地端との間に接続され、前記二次電流時間検出信号に応じてオン／オフ制御されるスイッチと；
前記第１基準電圧の印加端と前記チョッピング電圧の印加端の間に接続された抵抗と；
を含むことを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記第２乗算回路は、
所定の発振周波数で三角波電圧を生成する三角波発生回路と、
前記誤差電圧と前記三角波電圧とを比較して比較信号を生成するコンパレータと、
前記比較信号の論理レベルに応じて前記分圧電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、
前記チョッピング電圧を平滑して前記第１基準電圧を生成する平滑回路と、
を含むことを特徴とする請求項１１に記載の半導体装置。
【請求項１５】
前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に直列接続された第１スイッチと第２スイッチを含み、前記第１スイッチと前記第２スイッチを前記比較信号に応じて排他的にオン／オフすることにより、前記第１スイッチと前記第２スイッチとの接続ノードから前記チョッピング電圧を出力することを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に接続された第１スイッチを含み、前記第１スイッチを前記比較信号に応じてオン／オフすることにより、前記分圧電圧の印加端から前記チョッピング電圧を出力することを特徴とする請求項１４に記載の半導体装置。
【請求項１７】
前記発振回路は、
定電流で充電されるコンデンサの充放電動作を利用して前記セット信号を生成する充放電回路と、
所定の発振周波数で三角波電圧を生成する三角波発生回路と、
前記三角波電圧を前記コンデンサの充電電圧に足し合わせる電圧加算用抵抗と、
を含むことを特徴とする請求項１１に記載の半導体装置。
【請求項１８】
ＬＥＤと、
交流入力電圧を全波整流して一次電圧を生成する全波整流回路と、
互いに絶縁された第１巻線と第２巻線との電磁誘導を利用して前記一次電圧を二次電圧に変圧するトランスと、
前記二次電圧から直流出力電圧を生成して前記ＬＥＤに供給する整流平滑回路と、
前記一次電圧を分圧して分圧電圧を生成する分圧回路と、
請求項１０〜請求項１７のいずれか一項に記載の半導体装置と、
を有することを特徴とするＬＥＤ照明装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路、及び、これに用いる半導体装置、並びに、これらを用いたＬＥＤ照明装置に関する。
【背景技術】
【０００２】
従来より、スイッチング電源回路の分野では、負荷変動に対して出力電流を一定にするための技術として、トランスの二次電流が流れている時間を検出し、この時間がスイッチング周期中に占める比率、すなわち、スイッチング素子のオンデューティ比を一定にする技術が開示されている（特許文献１を参照）。
【０００３】
図１１は、スイッチング電源装置の一従来例を示すブロック図（特許文献１の図１）である。本従来例のスイッチング電源装置Ｘは、半導体装置Ｘ１００と、トランスＸ１１０と、ダイオードＸ１２１及びＸ１４１と、コンデンサＸ１２２及びＸ１４２と、抵抗Ｘ１５１及びＸ１５２と、を有し、交流入力電圧Ｖｉｎから所定の直流出力電圧Ｖｏｕｔを生成して負荷Ｘ１３０に供給するフライバック型のスイッチング電源回路である。トランスＸ１１０は、一次巻線Ｘ１１１と、二次巻線Ｘ１１２と、補助巻線Ｘ１１３と、を含む。
【０００４】
半導体装置Ｘ１００には、スイッチング素子Ｘ１と、ドレイン電流検出回路Ｘ２と、ドレイン電流制限回路Ｘ３と、誤差増幅器Ｘ４と、ＰＦＭ［Pulse Frequency Modulation］制御回路Ｘ５と、二次電流オン期間検出回路Ｘ６と、二次電流検出遅れ時間補正回路Ｘ７と、二次電流オンデューティ制御回路Ｘ８と、クロック信号選択回路Ｘ９と、フリップフロップ回路Ｘ１０と、ＮＡＮＤ回路Ｘ１１と、ゲートドライバＸ１２と、オン時ブランキングパルス発生回路Ｘ１３と、ＡＮＤ回路Ｘ１４と、レギュレータＸ１５と、が集積化されている。
【０００５】
図１２は、半導体装置Ｘ１００の主要部を示す回路図（特許文献１の図２）である。二次電流オン期間検出回路Ｘ６は、ワンパルス信号発生回路Ｘ２１及びＸ２３と、コンパレータＸ２２と、フリップフロップ回路Ｘ２４と、を含む。二次電流検出遅れ時間補正回路Ｘ７は、定電流源Ｘ３１と、コンデンサＸ３２と、反転器Ｘ３３と、スイッチＸ３４とを含む。二次電流オンデューティ制御回路Ｘ８は、スイッチＸ４１及びＸ４２と、コンデンサＸ４３と、定電流源Ｘ４４と、Ｎチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタＸ４５及びＸ４６と、コンパレータＸ４７と、基準電圧源Ｘ４８と、ＡＮＤ回路Ｘ４９と、ワンパルス信号発生回路Ｘ５０と、を含む。
【０００６】
図１３は、スイッチング電源装置Ｘ各部の電圧波形と電流波形を示すタイムチャートであり、上から順に、補助巻線Ｘ１１３の一端に現れる電圧を分圧して得られる補助巻線電圧ＶＴＲ、スイッチング素子Ｘ１に流れる一次電流Ｉｄｓ、及び、二次巻線Ｘ１１２に流れる二次電流Ｉ２ｐが描写されている。図１３中の符号について、Ｔ１は二次電流Ｉ２ｐが流れている第１期間、Ｔ２は二次電流Ｉ２ｐが流れていない第２期間、Ｔ３は第１期間Ｔ１と第２期間Ｔ２を合わせた第３期間、Ｉｐｋ１は一次電流Ｉｄｓのピーク値、及び、Ｉｐｋ２は二次電流Ｉ２ｐのピーク値を示している。
【０００７】
スイッチング電源装置Ｘから負荷Ｘ１３０に供給される平均出力電流Ｉｏｕｔは、二次電流Ｉ２ｐの平均値である。第１期間Ｔ１における二次電流Ｉ２ｐの平均値は、二次電流Ｉ２ｐのピーク電流Ｉｐｋ２の１／２である。第３期間Ｔ３における二次電流Ｉ２ｐの平均値は、第１期間Ｔ１における二次電流Ｉ２ｐの平均値にスイッチング素子Ｘ１のオンデューティ比を乗じた値となる。従って、一次巻線Ｘ１１１の巻線数をＮ１とし、二次巻線Ｘ１１２の巻線数をＮ２とすると、平均出力電流Ｉｏｕｔは、次の（１）式で表される。
Ｉｏｕｔ＝（１／２）×（Ｎ１／Ｎ２）×（Ｔ１／Ｔ３）×Ｉｐｋ１  …  （１）
【０００８】
従来のスイッチング電源装置Ｘは、ドレイン電流制限回路Ｘ３を用いてスイッチング素子Ｘ１のピーク電流Ｉｐｋ１を一定とすることにより、上記の（１）式において、（Ｔ１／Ｔ３）を一定とし、平均出力電流Ｉｏｕｔを一定に制御していた。
【０００９】
二次電流オン期間検出回路Ｘ６に含まれるコンパレータＸ２２は、反転入力端（−）に印加される補助巻線電圧ＶＴＲが非反転入力端（＋）に印加される基準電圧以下となったときに、比較出力信号をハイレベル（二次電流オフ検出時の論理レベル）とする。補助巻線電圧ＶＴＲの波形は、図１３で示すように、スイッチング素子Ｘ１がオフされた後、時間の経過と共に徐々に下降する。従って、二次電流Ｉ２ｐが実際にオフ状態（ゼロ値）となってから補助巻線電圧ＶＴＲがコンパレータＸ２２の基準電圧を下回るまでに遅れ時間ΔＴ１が発生する。その結果、二次電流オン期間検出回路Ｘ６において、二次電流Ｉ２ｐがオフ状態であることを検出するまでの遅れ時間ΔＴ１が発生する。
【００１０】
そこで、従来のスイッチング電源装置Ｘでは、コンパレータＸ２２で検出される二次電流Ｉ２ｐのオン期間から、遅れ時間ΔＴ１に相当する遅れ補正時間ΔＴ２を予め差し引いておくことにより、二次電流Ｉ２ｐのオン期間を補正して平均出力電流Ｉｏｕｔの精度を上げている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−１１０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、図１３で示すように、スイッチング素子Ｘ１のオン期間をＴ４とすると、スイッチング駆動の一周期内において、スイッチング電源装置Ｘに流れ込む平均入力電流Ｉｉｎは、次の（２）式で表される。
Ｉｉｎ＝（１／２）×Ｉｐｋ１×（Ｔ４／Ｔ３）
＝（１／２）×Ｉｐｋ１×（Ｔ１／Ｔ３）
×（Ｎ１／Ｎ２）×（Ｖｏｕｔ／Ｖｉｎ）…（２）
【００１３】
ここで、スイッチング電源装置Ｘの入力電圧Ｖｉｎを変動させた場合について考える。背景技術の項で説明したように、従来のスイッチング電源装置Ｘは、ドレイン電流制限回路Ｘ３を用いてスイッチング素子Ｘ１のピーク電流Ｉｐｋ１を一定とすることにより、先出の（１）式において、（Ｔ１／Ｔ３）を一定とし、平均出力電流Ｉｏｕｔを一定に制御する。また、（Ｎ１／Ｎ２）も一定である。さらに、負荷Ｘ１３０に流れる平均出力電流Ｉｏｕｔが一定であることから、出力電圧Ｖｏｕｔも一定である。従って、スイッチング電源装置Ｘの入力電圧Ｖｉｎが変動すると、スイッチング電源装置Ｘの平均入力電流Ｉｉｎは、入力電圧Ｖｉｎに反比例して変動することが分かる。
【００１４】
しかしながら、交流電源を入力とする電源回路の場合には、その力率が問題になる。高い力率を得るためには、交流電源側から見て電源回路が純抵抗に見えることが望ましい。すなわち、電源回路の入力電流は、入力電圧に比例することが必要となる。
【００１５】
上記を鑑みると、従来のスイッチング電源装置Ｘでは、交流電源を入力とする場合の力率が悪く、発電所から末端の製品（負荷）に至る電源系統での電力損失が増えると共に、他の機器に雑音妨害を与えてしまう、という課題があった。
【００１６】
本発明は、上記の課題に鑑み、負荷に流れる電流を一定にしつつ、従来よりも更に高い力率を得ることが可能なスイッチング電源回路、及び、これに用いる半導体装置、並びにこれらを用いたＬＥＤ照明装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記の目的を達成するために、本発明に係るスイッチング電源回路は、交流入力電圧を全波整流して一次電圧を生成する全波整流回路と、互いに絶縁された第１巻線と第２巻線との電磁誘導を利用して前記一次電圧を二次電圧に変圧するトランスと、前記二次電圧から直流出力電圧を生成して負荷に供給する整流平滑回路と、前記第１巻線に流れる一次電流に応じた一次電流検出電圧と第１基準電圧との比較結果に基づいて前記一次電流のオン／オフ制御を行う一次電流制御回路と、前記第２巻線に流れる二次電流のオンデューティ比を監視して前記第１基準電圧を補正する基準電圧補正回路と、を有する構成（第１の構成）とされている。
【００１８】
なお、上記第１の構成から成るスイッチング電源回路において、前記トランスは、前記第１巻線と前記第２巻線のほかに第３巻線を含み、前記基準電圧補正回路は、前記第３巻線に現れる巻線電圧を監視して前記二次電流のオンデューティ比に応じた二次電流時間検出信号を出力する二次電流時間検出回路と、前記二次電流時間検出信号と前記第１基準電圧とを乗算して乗算電圧を生成する第１乗算回路と、前記乗算電圧と第２基準電圧との差に応じた誤差電圧を生成するエラーアンプと、前記一次電圧を分圧して分圧電圧を生成する分圧回路と、前記分圧電圧と前記誤差電圧とを乗算して前記第１基準電圧を生成する第２乗算回路と、を含む構成（第２の構成）にするとよい。
【００１９】
また、上記第２の構成から成るスイッチング電源回路において、前記一次電流制御回路は、前記第１巻線に接続されたスイッチング素子と、前記一次電流に応じた一次電流検出電圧を生成する一次電流検出回路と、所定のスイッチング周波数でパルス駆動されるセット信号を生成する発振回路と、前記一次電流検出電圧と前記第１基準電圧とを比較してリセット信号を生成する電圧比較回路と、前記セット信号と前記リセット信号に基づいてスイッチング制御信号を生成するＲＳフリップフロップと、前記スイッチング制御信号の電流能力を増幅して前記スイッチング素子に出力するバッファ回路と、を含む構成（第３の構成）にするとよい。
【００２０】
また、上記第３の構成から成るスイッチング電源回路において、前記第１乗算回路は、前記二次電流時間検出信号の論理レベルに応じて前記第１基準電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記乗算電圧を生成する平滑回路とを含む構成（第４の構成）にするとよい。
【００２１】
また、上記第４の構成から成るスイッチング電源回路において、前記チョッピング回路は、前記チョッピング電圧の印加端と接地端との間に接続され、前記二次電流時間検出信号に応じてオン／オフ制御されるスイッチと；前記第１基準電圧の印加端と前記チョッピング電圧の印加端の間に接続された抵抗と；を含む構成（第５の構成）にするとよい。
【００２２】
また、上記第３の構成から成るスイッチング電源回路において、前記第２乗算回路は、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記誤差電圧と前記三角波電圧とを比較して比較信号を生成するコンパレータと、前記比較信号の論理レベルに応じて前記分圧電圧のチョッピング処理を行うことにより前記分圧電圧を矩形波状にチョッピングしたチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記第１基準電圧を生成する平滑回路とを含む構成（第６の構成）にするとよい。
【００２３】
また、上記第６の構成から成るスイッチング電源回路において、前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に直列接続されて前記比較信号の論理レベルに応じて排他的にオン／オフされる第１スイッチと第２スイッチを含み、前記第１スイッチと前記第２スイッチとの接続ノードから前記チョッピング電圧を出力する構成（第７の構成）にするとよい。
【００２４】
また、上記第６の構成から成るスイッチング電源回路において、前記分圧回路は、抵抗ラダーを用いて形成されており、前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に接続された第１スイッチを含み、前記第１スイッチを前記比較信号に応じてオン／オフすることにより、前記分圧電圧の印加端から前記チョッピング電圧を出力する構成（第８の構成）にするとよい。
【００２５】
また、上記第３の構成から成るスイッチング電源回路において、前記発振回路は、定電流で充電されるコンデンサの充放電動作を利用して前記セット信号を生成する充放電回路と、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記コンデンサの充電電圧に足し合わせる前記三角波電圧を生じさせる電圧加算用抵抗と、を含む構成（第９の構成）にするとよい。
【００２６】
また、本発明に係るＬＥＤ照明装置は、ＬＥＤと、交流電源から供給される交流入力電圧から直流出力電圧を生成して前記ＬＥＤに供給する上記第１〜第９いずれかの構成から成るスイッチング電源回路と、を有する構成（第１０の構成）とされている。
【００２７】
また、本発明に係る半導体装置は、互いに絶縁された第１巻線と第２巻線との電磁誘導を利用して一次電圧を二次電圧に変圧するトランスに対して、前記トランスの第１巻線に流れる一次電流に応じた一次電流検出電圧と第１基準電圧との比較結果に基づいて前記一次電流のオン／オフ制御を行う一次電流制御回路と、前記第２巻線に流れる二次電流のオンデューティ比を監視して前記第１基準電圧を補正する基準電圧補正回路と、を集積化した構成（第１１の構成）とされている。
【００２８】
なお、上記第１１の構成から成る半導体装置において、前記基準電圧補正回路は、前記トランスの第３巻線に現れる巻線電圧を監視して前記二次電流のオンデューティ比に応じた二次電流時間検出信号を出力する二次電流時間検出回路と、前記二次電流時間検出信号と前記第１基準電圧とを乗算して乗算電圧を生成する第１乗算回路と、前記乗算電圧と第２基準電圧との差に応じた誤差電圧を生成するエラーアンプと、前記一次電圧を分圧して得られる分圧電圧と前記誤差電圧とを乗算して前記第１基準電圧を生成する第２乗算回路と、を含む構成（第１２の構成）にするとよい。
【００２９】
また、上記第１２の構成から成る半導体装置において、前記一次電流制御回路は、前記第１巻線に接続されたスイッチング素子と、前記一次電流に応じた一次電流検出電圧を生成する一次電流検出回路と、所定のスイッチング周波数でパルス駆動されるセット信号を生成する発振回路と、前記一次電流検出電圧と前記第１基準電圧とを比較してリセット信号を生成する電圧比較回路と、前記セット信号と前記リセット信号に基づいてスイッチング制御信号を生成するＲＳフリップフロップと、前記スイッチング制御信号の電流能力を増幅して前記スイッチング素子に出力するバッファ回路と、を含む構成（第１３の構成）にするとよい。
【００３０】
また、上記第１３の構成から成る半導体装置において、前記第１乗算回路は、前記二次電流時間検出信号の論理レベルに応じて前記第１基準電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記乗算電圧を生成する平滑回路と、を含む構成（第１４の構成）にするとよい。
【００３１】
また、上記第１４の構成から成る半導体装置において、前記チョッピング回路は、前記チョッピング電圧の印加端と接地端との間に接続され、前記二次電流時間検出信号に応じてオン／オフ制御されるスイッチと；前記第１基準電圧の印加端と前記チョッピング電圧の印加端の間に接続された抵抗と；を含む構成（第１５の構成）にするとよい。
【００３２】
また、上記第１３の構成から成る半導体装置において、前記第２乗算回路は、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記誤差電圧と前記三角波電圧とを比較して比較信号を生成するコンパレータと、前記比較信号の論理レベルに応じて前記分圧電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記第１基準電圧を生成する平滑回路と、を含む構成（第１６の構成）にするとよい。
【００３３】
また、上記第１６の構成から成る半導体装置において、前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に直列接続された第１スイッチと第２スイッチを含み、前記第１スイッチと前記第２スイッチを前記比較信号に応じて排他的にオン／オフすることにより、前記第１スイッチと前記第２スイッチとの接続ノードから前記チョッピング電圧を出力する構成（第１７の構成）にするとよい。
【００３４】
また、上記第１６の構成から成る半導体装置において、前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に接続された第１スイッチを含み、前記第１スイッチを前記比較信号に応じてオン／オフすることにより、前記分圧電圧の印加端から前記チョッピング電圧を出力する構成（第１８の構成）にするとよい。
【００３５】
また、上記第１３の構成から成る半導体装置において、前記発振回路は、定電流で充電されるコンデンサの充放電動作を利用して前記セット信号を生成する充放電回路と、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記三角波電圧を前記コンデンサの充電電圧に足し合わせる電圧加算用抵抗を含む構成（第１９の構成）にするとよい。
【００３６】
また、本発明に係るＬＥＤ照明装置は、ＬＥＤと、交流入力電圧を全波整流して一次電圧を生成する全波整流回路と、互いに絶縁された第１巻線と第２巻線との電磁誘導を利用して前記一次電圧を二次電圧に変圧するトランスと、前記二次電圧から直流出力電圧を生成して前記ＬＥＤに供給する整流平滑回路と、前記一次電圧を分圧して分圧電圧を生成する分圧回路と、上記第１１〜第１９いずれかの構成から成る半導体装置とを有する構成（第２０の構成）とされている。
【発明の効果】
【００３７】
本発明によれば、負荷に流れる電流を一定にしつつ、従来よりも更に高い力率を得ることが可能なスイッチング電源回路、及び、これに用いる半導体装置、ならびに、これらを用いたＬＥＤ照明装置を提供することが可能となる。
【００３８】
すなわち、本発明に係るスイッチング電源回路であれば、その入力電圧が低下した際にも出力電流の低下を招くことなく定電流特性を得ることが可能となる。また、本発明に係るスイッチング電源回路であれば、一つのスイッチング素子で高い力率を得ることができるので、スイッチング電源回路の低コスト化に貢献することが可能となる。また、本発明に係るスイッチング電源回路であれば、高い力率を実現することができるので、電力伝送路での損失を低減すると共に、他の機器への妨害雑音を抑えることも可能となる。
【００３９】
なお、高い力率を得るためには、一般に、力率改善のための昇圧コンバータ或いは受動部品による力率改善回路と、交流電圧から直流電圧を生成するための電圧変換回路という２つの電力変換システムが必要となる（いわゆる２コンバータ方式）。これに対して、本発明に係るスイッチング電源回路であれば、内部に力率改善機能を組み込んだ方式（１コンバータ方式）が採用されているので、システムの小型化及び低コスト化が可能となる。
【図面の簡単な説明】
【００４０】
【図１】ＬＥＤ照明装置の一構成例を示すブロック図
【図２】スイッチング電源回路１各部の電圧波形と電流波形を示すタイムチャート
【図３】二次電流時間検出回路１０７の一構成例を示す回路図
【図４】第１乗算回路１０８の一構成例を示すブロック図
【図５】チョッピング回路Ｂ２の一構成例を示す回路図
【図６】第１乗算回路１０８各部の電圧波形を示すタイムチャート
【図７】エラーアンプ１０９の一構成例を示すブロック図
【図８】第２乗算回路１１１の第１構成例を示す回路図
【図９】第２乗算回路１１１の第２構成例を示す回路図
【図１０】発振回路１０５の一構成例を示す回路図
【図１１】スイッチング電源装置の一従来例を示すブロック図
【図１２】半導体装置Ｘ１００の主要部を示す回路図
【図１３】スイッチング電源装置Ｘ各部の電圧波形と電流波形を示すタイムチャート
【発明を実施するための形態】
【００４１】
＜ＬＥＤ［Light Emitting Diode］照明装置＞
図１は、ＬＥＤ照明装置の一構成例を示すブロック図である。本構成例のＬＥＤ照明装置は、スイッチング電源回路１と、交流電源２と、ＬＥＤ（負荷）３と、を有する。
【００４２】
スイッチング電源回路１は、交流電源２（例えば交流１００Ｖの商用交流電源）から供給される交流入力電圧ＶｉｎをＡＣ／ＤＣ変換して直流出力電圧Ｖｏｕｔを生成し、この直流出力電圧ＶｏｕｔをＬＥＤ３に供給する。スイッチング電源回路１は、半導体装置１００と、全波整流回路２００と、分圧回路３００と、トランス４００と、整流平滑回路５００と、を含むモジュールとして提供される。
【００４３】
半導体装置１００の中には、スイッチング素子１０１と、一次電流検出回路１０２と、バッファ回路１０３と、ＲＳフリップフロップ１０４と、発振回路１０５と、電圧比較回路１０６と、二次電流時間検出回路１０７と、第１乗算回路１０８と、エラーアンプ１０９と、基準電圧源１１０と、第２乗算回路１１１と、が集積化されている。
【００４４】
全波整流回路２００は、交流入力電圧Ｖｉｎを全波整流して一次電圧Ｖ１を生成する。一次電圧Ｖ１は脈流となっている。
【００４５】
分圧回路３００は、一次電圧Ｖ１を分圧して分圧電圧Ｖ１’を生成する。分圧回路３００の分圧比は、半導体装置１００（特に、第２乗算回路１１１）に入力可能な分圧電圧Ｖ１’の電圧値を考慮して適宜設定すればよい。分圧回路３００は、抵抗ラダーを用いて構成することが一般的であるが、抵抗と他のインピーダンス素子（コンデンサやコイル）を組み合わせて構成してもよい。
【００４６】
トランス４００は、互いに絶縁された第１巻線（一次巻線）４０１と第２巻線（二次巻線）４０２との電磁誘導を利用して、一次電圧Ｖ１を二次電圧Ｖ２に変圧する変圧器である。なお、トランス４００は、上記した第１巻線４０１と第２巻線４０２のほかに、第３巻線４０３を含む。
【００４７】
整流平滑回路５００は、第２巻線４０２の一端に現れる二次電圧Ｖ２を整流及び平滑して直流出力電圧Ｖｏｕｔを生成する。
【００４８】
＜半導体装置＞
スイッチング素子１０１は、ＲＳフリップフロップ１０４からバッファ回路１０３を介して入力されるスイッチング制御信号Ｓ９’に基づいて、トランス４００の第１巻線４０１に流れる一次電流Ｉ１のオン／オフ制御を行う。具体的に述べると、スイッチング素子１０１は、スイッチング制御信号Ｓ９’がハイレベルとされているときにオンとなり、スイッチング制御信号Ｓ９’がローレベルとされているときにオフとなる。スイッチング素子１０１がオンすると、スイッチング素子１０１を介してトランス４００の第１巻線４０１に一次電流Ｉ１が流れる。スイッチング素子１０１としては、電界効果トランジスタやバイポーラトランジスタなどを用いることができる。
【００４９】
一次電流検出回路１０２は、一次電流Ｉ１を抵抗に流して一次電流検出電圧Ｓ６に変換し、この一次電流検出電圧Ｓ６を電圧比較回路１０６に出力する。
【００５０】
バッファ回路１０３は、ＲＳフリップフロップ１０４から入力されるスイッチング制御信号Ｓ９の電流能力を増幅して、スイッチング素子１０１を駆動するために必要な電圧値と電流値を持つスイッチング制御信号Ｓ９’の生成を行う。
【００５１】
ＲＳ［Reset/Set］フリップフロップ１０４は、セット端子Ｓに入力されるセット信号Ｓ７と、リセット端子Ｒに入力されるリセット信号Ｓ８に基づいて、出力端子Ｑから出力されるスイッチング制御信号Ｓ９の論理レベルを切り替える。具体的に述べると、ＲＳフリップフロップ１０４は、セット信号Ｓ７の立上がりエッジ（Ｌ→Ｈ）でスイッチング制御信号Ｓ９をハイレベルにセットし、リセット信号Ｓ８の立上がりエッジ（Ｌ→Ｈ）でスイッチング制御信号Ｓ９をローレベルにリセットする。また、ＲＳフリップフロップ１０４は、セット信号Ｓ７がローレベルとされている間、リセット信号Ｓ８の論理レベルに依ることなく、スイッチング制御信号Ｓ９をローレベルとする。従って、ＲＳフリップフロップ１０４は、リセット信号Ｓ８の立上がりエッジだけでなく、セット信号Ｓ７の立下りエッジでも、スイッチング制御信号Ｓ９をローレベルにリセットする。
【００５２】
発振回路１０５は、所定のスイッチング周波数でパルス駆動されるセット信号Ｓ７（基準クロック信号）を生成する。
【００５３】
電圧比較回路１０６は、一次電流検出回路１０２から入力される一次電流検出電圧Ｓ６と第２乗算回路１１１から入力される第１基準電圧Ｓ２とを比較してリセット信号Ｓ８を生成する。リセット信号Ｓ８は、一次電流検出電圧Ｓ６が第１基準電圧Ｓ２を上回っていればハイレベルとなり、一次電流検出電圧Ｓ６が第１基準電圧Ｓ２を上回っていなければローレベルとなる。
【００５４】
二次電流時間検出回路１０７は、第３巻線４０３の一端に現れる巻線電圧Ｓ１の波形から、トランス４００の第２巻線４０２に二次電流Ｉ２が流れている時間を検出し、その検出結果に応じた二次電流時間検出信号Ｓ３を出力する。二次電流時間検出信号Ｓ３は、二次電流Ｉ２が流れているときにローレベルとなり、二次電流Ｉ２が流れていないときにハイレベルとなる。
【００５５】
第１乗算回路１０８は、二次電流時間検出回路１０７から入力される二次電流時間検出信号Ｓ３と、第２乗算回路１１１から入力される第１基準電圧Ｓ２を掛け合わせて乗算電圧Ｓ４を生成し、この乗算電圧Ｓ４をエラーアンプ１０９に出力する。乗算電圧Ｓ４は、二次電流時間検出信号Ｓ３のローレベル期間がスイッチング周期中に占める比率（すなわち二次電流Ｉ２のオンデューティ比）と、一次電流Ｉ１の最大値Ｉｐｋ１との積に比例した電圧値となる。
【００５６】
エラーアンプ１０９は、第１乗算回路１０８から入力される乗算電圧Ｓ４と、基準電圧源１１０から入力される第２基準電圧Ｖｒｅｆとの差分を増幅することにより誤差電圧Ｓ５を生成する。
【００５７】
基準電圧源１１０は、電源電圧や周囲温度の変動に依らない第２基準電圧Ｖｒｅｆを生成する。
【００５８】
第２乗算回路１１１は、分圧回路３００から入力される分圧電圧Ｖ１’と、エラーアンプ１０９から入力される誤差電圧Ｓ５との積に比例した第１基準電圧Ｓ２を生成する。
【００５９】
上記に挙げた構成要素のうち、スイッチング素子１０１、一次電流検出回路１０２、バッファ回路１０３、ＲＳフリップフロップ１０４、発振回路１０５、及び、電圧比較回路１０６は、第１巻線４０１に流れる一次電流Ｉ１に応じた一次電流検出電圧Ｓ６と第１基準電圧Ｓ２との比較結果に基づいて一次電流Ｉ１のオン／オフ制御を行う一次電流制御回路を形成している。
【００６０】
また、二次電流時間検出回路１０７、第１乗算回路１０８、エラーアンプ１０９、基準電圧源１１０、第２乗算回路１１１、及び、分圧回路３００は、第２巻線４０２に流れる二次電流Ｉ２のオンデューティ比を監視して第１基準電圧Ｓ２を補正する基準電圧補正回路を形成している。
【００６１】
＜動作＞
今、セット信号（基準クロック信号）Ｓ７の周期をＴｃ、二次電流時間検出信号Ｓ３のローレベル期間（二次電流Ｉ２が流れている期間）をＴｒｅｓ、一次電流Ｉ１の最大値をＩｐｋ１、二次電流Ｉ２の最大値をＩｐｋ２、第１巻線４０１の巻線数をＮ１、第２巻線４０２の巻線数をＮ２とすると、ＬＥＤ３に流れる平均出力電流Ｉｏｕｔは、次の（３）式で表される。
Ｉｏｕｔ＝（１／２）×（Ｎ１／Ｎ２）×（Ｔｒｅｓ／Ｔｃ）×Ｉｐｋ１  …  （３）
【００６２】
なお、上記（３）式中の（Ｎ１／Ｎ２）は固定値である。従って、平均出力電流Ｉｏｕｔを一定にするためには、（Ｔｒｅｓ／Ｔｃ）×Ｉｐｋ１を一定にすればよい。そこで、スイッチング電源回路１は、出力定電流特性を得るために、次のように動作する。
【００６３】
第１乗算回路１０８は、二次電流時間検出信号Ｓ３のデューティ比（すなわち、二次電流Ｉ２のオンデューティ比）と、電圧比較回路１０６の基準電圧として用いられる第１基準電圧Ｓ２（すなわち一次電流Ｉ１の最大値Ｉｐｋ１）との積に比例した乗算電圧Ｓ４を出力する。第１乗算回路１０８は、その内部動作として、二次電流時間検出信号Ｓ３の論理レベルに応じて第１基準電圧Ｓ２のチョッピング処理を行う。より具体的に述べると、第１乗算回路１０８は、二次電流時間検出信号Ｓ３がローレベルであるとき（二次電流Ｉ２が流れているとき）には、チョッピング電圧Ｓｘとして第１基準電圧Ｓ２を出力し、二次電流時間検出信号Ｓ３がハイレベルであるとき（二次電流Ｉ２が流れていないとき）には、チョッピング電圧Ｓｘとして０Ｖを出力する。従って、このチョッピング電圧Ｓｘを十分に平滑することにより、二次電流Ｉ２のオンデューティ比と一次電流Ｉ１の最大値Ｉｐｋ１との積に比例した乗算電圧Ｓ４を生成することができる。
【００６４】
エラーアンプ１０９は、乗算電圧Ｓ４と第２基準電圧Ｖｒｅｆとの差分を増幅して誤差電圧Ｓ５を生成する。乗算電圧Ｓ４が第２基準電圧Ｖｒｅｆよりも低い場合、つまり、平均出力電流Ｉｏｕｔが目標値よりも小さい場合には、誤差電圧Ｓ５が高くなる。第２乗算回路１１１に入力される誤差電圧Ｓ５が高くなると、第１基準電圧Ｓ２も高くなるので、一次電流Ｉ１の最大値Ｉｐｋ１が大きくなる。一方、乗算電圧Ｓ４が第２基準電圧Ｖｒｅｆよりも高い場合、すなわち、平均出力電流Ｉｏｕｔが目標値よりも大きい場合には、誤差電圧Ｓ５が低くなる。第２乗算回路１１１に入力される誤差電圧Ｓ５が低くなると、第１基準電圧Ｓ２も低くなるので、一次電流Ｉ１の最大値Ｉｐｋ１が小さくなる。
【００６５】
上記の動作により、二次電流Ｉ２のオンデューティ比と一次電流Ｉ１の最大値Ｉｐｋ１との積に比例した乗算電圧Ｓ４、すなわち、平均出力電流Ｉｏｕｔに比例した乗算電圧Ｓ４が第２基準電圧Ｖｒｅｆに収束するように帰還が掛かるので、平均出力電流Ｉｏｕｔを一定に維持することが可能となる。
【００６６】
図２は、スイッチング電源回路１各部の電圧波形と電流波形を示すタイムチャートであり、上から順番に、巻線電圧Ｓ１、一次電流Ｉ１、二次電流Ｉ２、第１基準電圧Ｓ２、二次電流時間検出信号Ｓ３、及び、乗算電圧Ｓ４が描写されている。
【００６７】
図２で示したように、一次電流Ｉ１の波形は、スイッチング素子１０１がオンされている期間中、時間の経過と共にほぼ直線的に増加する。一次電流検出回路１０２は、一次電流Ｉ１を抵抗に流して一次電流検出電圧Ｓ６に変換し、この一次電流検出電圧Ｓ６を電圧比較回路１０６に出力する。なお、一次電流検出電圧Ｓ６の波形は、一次電流Ｉ１の波形と相似である（図略）。
【００６８】
今、一次電流検出回路１０２の抵抗値をＲとすると、一次電流Ｉ１が最大値Ｉｐｋ１に到達した時点における一次電流検出電圧Ｓ６の電圧値Ｖｐｋ１は、次の（４）式で表わされる。
Ｖｐｋ１＝Ｉｐｋ１×Ｒ  …  （４）
【００６９】
電圧比較回路１０６は、一次電流検出電圧Ｓ６と第１基準電圧Ｓ２とを比較して、リセット信号Ｓ８を生成する。リセット信号Ｓ８は、一次電流検出電圧Ｓ６が第１基準電圧Ｓ２を上回っていればハイレベルとなり、一次電流検出電圧Ｓ６が第１基準電圧Ｓ２を上回っていなければローレベルとなる。
【００７０】
スイッチング素子１０１がオンされた後、一次電流検出電圧Ｓ６が第１基準電圧Ｓ２を上回ると、リセット信号Ｓ８がローレベルからハイレベルに立ち上げられる。ＲＳフリップフロップ１０４は、このリセット信号Ｓ８の立上がりエッジで、スイッチング制御信号Ｓ９をローレベルにリセットする。バッファ回路１０３は、このスイッチング制御信号Ｓ９を増幅してスイッチング素子１０１に伝達する。その結果、スイッチング素子１０１はオフされるので、一次電流Ｉ１及び一次電流検出電圧Ｓ６はいずれもゼロ値となり、リセット信号Ｓ８はハイレベルからローレベルに立ち下げられる。
【００７１】
その後、発振回路１０５で生成されるセット信号Ｓ７がローレベルからハイレベルに立ち上げられると、ＲＳフリップフロップ１０４は、スイッチング制御信号Ｓ９をハイレベルにセットする。バッファ回路１０３は、このスイッチング制御信号Ｓ９を増幅してスイッチング素子１０１に伝達する。その結果、スイッチング素子１０１はオンされるので、一次電流Ｉ１が流れ始める。以後も上記と同様の動作が繰り返される。
【００７２】
上記のスイッチング動作に合わせて、第３巻線４０３の一端には巻線電圧Ｓ１が発生する。巻線電圧Ｓ１は、二次電流Ｉ２が流れ始めると急激に上昇し、その後、二次電流Ｉ２の減少に伴って徐々に低下する。そして、二次電流Ｉ２が流れなくなった時点で、巻線電圧Ｓ１は急激に低下し、上昇と低下を繰り返す不安定状態となる。
【００７３】
二次電流時間検出回路１０７は、巻線電圧Ｓ１と所定の閾値電圧とを比較して二次電流時間検出信号Ｓ３を生成する。二次電流時間検出信号Ｓ３は、巻線電圧Ｓ１が所定の閾値電圧よりも低いときに二次電流時間検出信号Ｓ３をハイレベルとし、巻線電圧Ｓ１が所定の閾値電圧よりも高いときに二次電流時間検出信号Ｓ３をローレベルとする。従って、二次電流時間検出信号Ｓ３は、二次電流Ｉ２が流れている期間Ｔｒｅｓにおいて、ローレベルとなる。
【００７４】
第１乗算回路１０８は、二次電流時間検出信号Ｓ３のデューティ比（すなわち二次電流Ｉ２のオンデューティ比）と、電圧比較回路１０６の基準電圧として用いられる第１基準電圧Ｓ２（すなわち、一次電流Ｉ１の最大値Ｉｐｋ１）との積に比例した乗算電圧Ｓ４を出力する。第１基準電圧Ｓ２の電圧値をＶｍ２とした場合、乗算電圧Ｓ４の電圧値Ｖｐは、次の（５）式で表される。なお、第１乗算回路１０８の内部回路については後述する。
Ｖｐ＝（Ｔｒｅｓ／Ｔｃ）×Ｖｍ２  …  （５）
【００７５】
エラーアンプ１０９は、乗算電圧Ｓ４と第２基準電圧Ｖｒｅｆとの差分を増幅して誤差電圧Ｓ５を生成する。乗算電圧Ｓ４が第２基準電圧Ｖｒｅｆよりも低ければ、誤差電圧Ｓ５が高くなり、乗算電圧Ｓ４が第２基準電圧Ｖｒｅｆよりも高ければ、誤差電圧Ｓ５が低くなる。乗算電圧Ｓ４と第２基準電圧Ｖｒｅｆが等しい場合には、エラーアンプ１０９から出力電流が流れずに、誤差電圧Ｓ５が保持される。
【００７６】
また、エラーアンプ１０９の出力部には、平滑回路が組み込まれている。この平滑回路の時定数は、交流電源２の周期に比べて充分に長く設定されている。交流電源２が商用電源である場合、その周波数は５０〜６０Ｈｚであるので、その周期は１６〜２０ｍｓである。このような場合、エラーアンプ１０９の出力部に組み込まれた平滑回路の時定数は、１００ｍｓ程度に設定することが望ましい。このような時定数の設定により、乗算電圧Ｓ４は、交流電源２の周期よりも長い時間を掛けて平滑化されるので、誤差電圧Ｓ５は、交流電源２の一周期内においてほぼ一定の電圧値になる。すなわち、エラーアンプ１０９からは、交流電源２の一周期内で平均した二次電流Ｉ２の平均値が誤差電圧Ｓ５として出力される。エラーアンプ１０９の内部回路については後述する。
【００７７】
第２乗算回路１１１は、分圧回路３００から入力される分圧電圧Ｖ１’と、エラーアンプ１０９から入力される誤差電圧Ｓ５との積に比例した第１基準電圧Ｓ２を生成する。先に説明したように、誤差電圧Ｓ５の出力部には、交流電源２の周期に比べて充分に長い時定数の平滑回路が組み込まれているので、第２乗算回路１１１で生成される第１基準電圧Ｓ２についても、交流電源２の一周期内においてほぼ一定の電圧値となる。従って、第１基準電圧Ｓ２としては、分圧電圧Ｖ１’（延いては交流入力電圧Ｖｉｎ）に比例した電圧が出力されるので、スイッチング電源回路１の平均出力電流Ｉｏｕｔが一定となるように帰還制御が掛かるようになる。
【００７８】
ところで、第１基準電圧Ｓ２は、電圧比較回路１０６の基準電圧として用いられると共に、第１乗算回路１０８への入力としても用いられている。交流電源２の一周期内における平均出力電流Ｉｏｕｔが所定の目標値よりも大きい場合には、交流電源２の一周期内における乗算電圧Ｓ４（電圧値Ｖｐ）の平均値が第２基準電圧Ｖｒｅｆよりも高くなる。従って、誤差電圧Ｓ５の電圧値Ｖｅｏが低下し、一次電流Ｉ１の最大値Ｉｐｋ１が小さくなる方向に制御されるので、平均出力電流Ｉｏｕｔが減少する。一方、交流電源２の一周期内における平均出力電流Ｉｏｕｔが所定の目標値よりも小さい場合には、交流電源２の一周期内における乗算電圧Ｓ４（電圧値Ｖｐ）の平均値が第２基準電圧Ｖｒｅｆよりも低くなる。従って、誤差電圧Ｓ５の電圧値Ｖｅｏが上昇し、一次電流Ｉ１の最大値Ｉｐｋ１が大きくなる方向に制御されるので、平均出力電流Ｉｏｕｔが増加する。このような帰還制御によって、乗算電圧Ｓ４の電圧値Ｖｐが第２基準電圧Ｖｒｅｆに収束していき、延いては、平均出力電流Ｉｏｕｔが所定の目標値に収束していく。
【００７９】
上記のように、乗算電圧Ｓ４の電圧値Ｖｐが第２基準電圧Ｖｒｅｆに収束していくことから、第１基準電圧Ｓ２の電圧値をＶｍ２とすると、次の（６）式が成立する。
Ｖｒｅｆ＝（Ｔｒｅｓ／Ｔｃ）×Ｖｍ２  …  （６）
【００８０】
また、一次電流検出回路１０２の抵抗値をＲとすると、一次電流Ｉ１の最大値Ｉｐｋ１と第１基準電圧Ｓ２の電圧値Ｖｍ２との間には、次の（７）式が成立する。
Ｉｐｋ１×Ｒ＝Ｖｍ２  …  （７）
【００８１】
さらに、上記の（６）式と（７）式より、次の（８）式が導出される。
Ｖｒｅｆ＝（Ｔｒｅｓ／Ｔｃ）×Ｉｐｋ１×Ｒ  …  （８）
【００８２】
従って、平均出力電流Ｉｏｕｔは、先出の（３）式と（８）式より、次の（９）式で表される。
Ｉｏｕｔ＝（１／２）×（Ｎ１／Ｎ２）×（Ｔｒｅｓ／Ｔｃ）×Ｉｐｋ１
＝（１／２）×（Ｎ１／Ｎ２）×（Ｖｒｅｆ／Ｒ）  …  （９）
【００８３】
上記（９）式の右辺は一定値となっている。このように、スイッチング電源回路１であれば、トランス４００に含まれる第３巻線４０３の一端に現れる巻線電圧Ｓ１の波形を監視して二次電流Ｉ２のオンデューティ比を検出し、その検出結果に基づいて、負荷変動に依ることなく平均出力電流Ｉｏｕｔが一定となる特性（いわゆる定電流垂下特性）を得ることが可能となる。
【００８４】
以上の説明は、交流電源２の一周期内で出力電流Ｉｏｕｔを平均化した場合の説明である。以下では、スイッチング駆動の一周期内にスイッチング電源回路１に流れ込む平均入力電流Ｉｉｎについて考察する。
【００８５】
スイッチング素子１０１の駆動周期をＴｃとし、スイッチング素子１０１のオン期間をＴｏｎとすると、スイッチング駆動の一周期内において、スイッチング電源装置１に流れ込む平均入力電流Ｉｉｎは、次の（１０）式で表される。
Ｉｉｎ＝（１／２）×Ｉｐｋ１×（Ｔｏｎ／Ｔｃ）  …（１０）
【００８６】
第２乗算回路１１１は、分圧回路３００から入力される分圧電圧Ｖ１’と、エラーアンプ１０９から入力される誤差電圧Ｓ５との積に比例した第１基準電圧Ｓ２を生成する。先に説明したように、誤差電圧Ｓ５の出力部には、交流電源２の周期に比べて充分に長い時定数の平滑回路が組み込まれているので、第２乗算回路１１１で生成される第１基準電圧Ｓ２についても、交流電源２の一周期内においてほぼ一定の電圧値となる。従って、第１基準電圧Ｓ２としては、分圧電圧Ｖ１’（延いては交流入力電圧Ｖｉｎ）に比例した電圧が出力されるので、スイッチング電源回路１の平均出力電流Ｉｏｕｔが一定となるように帰還制御が掛かるようになる。
【００８７】
一次電流Ｉ１の最大値Ｉｐｋ１は、第１基準電圧Ｓ２と等しくなるように制御される。従って、一次電流Ｉ１の最大値Ｉｐｋ１は、交流入力電圧Ｖｉｎに比例している。その比例定数をαとすると、一次電流Ｉ１の最大値Ｉｐｋ１は、次の（１１）式で表される。
Ｉｐｋ１＝α×Ｖｉｎ  …  （１１）
【００８８】
また、トランス４００の一次側インダクタンスをＬ１とすると、一次電流Ｉ１の最大値Ｉｐｋ１は、次の（１２）式で表される。
Ｉｐｋ１＝（Ｖｉｎ×Ｔｏｎ）／Ｌ１  …  （１２）
【００８９】
従って、上記の（１１）式と（１２）式より、次の（１３）式が導出される。
Ｔｏｎ＝α×Ｌ１  …（１３）
【００９０】
さらに、上記の（１０）式、（１１）式、及び、（１３）式より、次の（１４）式が導出される。
Ｉｉｎ＝（１／２）×（α×Ｖｉｎ）×｛（α×Ｌ１）／Ｔｃ｝
＝β×Ｖｉｎ  …  （１４）
（ただし、β＝（１／２）×（Ｌ１／Ｔｃ）×α×α）
【００９１】
上記の（１４）式から、スイッチング駆動の一周期内において、スイッチング電源装置１に流れ込む平均入力電流Ｉｉｎは、交流入力電圧Ｖｉｎに比例することが分かる。従って、交流電源２側から見ると、スイッチング電源回路１は純抵抗に見えるので、高い力率を得ることが可能となる。
【００９２】
また、交流電源２から電力供給を受けてＬＥＤ３の定電流駆動を行うＬＥＤ照明装置の電源として、本構成例のスイッチング電源回路１を用いれば、交流入力電圧Ｖｉｎの変動やＬＥＤ３のＶｆ（順方向降下電圧）変動が生じた場合であっても、ＬＥＤ３を定電流駆動することができるので、ＬＥＤ照明装置の輝度ばらつきを抑えることが可能となる。また、本構成例のスイッチング電源回路１であれば、従来よりも更に高い力率を得ることができるので、発電所から末端の製品に至る電源系統での電力損失を抑えることが可能となり、且つ、他の機器への雑音妨害を抑えることも可能となる。
【００９３】
＜二次電流時間検出回路＞
図３は、二次電流時間検出回路１０７の一構成例を示す回路図である。本構成例の二次電流時間検出回路１０７は、抵抗Ａ１及びＡ２と、コンパレータＡ３と、直流電圧源Ａ４と、を含む。抵抗Ａ１の第１端は、巻線電圧Ｓ１の印加端に接続されている。抵抗Ａ１の第２端と抵抗Ａ２の第１端は、互いに接続されている。抵抗Ａ２の第２端は、接地端に接続されている。コンパレータＡ３の反転入力端（−）は、抵抗Ａ１と抵抗Ａ２との接続ノード（巻線電圧Ｓ１に応じた分圧電圧Ｖｘの印加端）に接続されている。コンパレータＡ３の非反転入力端（＋）は、直流電圧源Ａ４の正極端（閾値電圧Ｖｙの印加端）に接続されている。直流電圧源Ａ４の負極端は、接地端に接続されている。コンパレータＡ３の出力端は、二次電流時間検出信号Ｓ３の印加端に接続されている。
【００９４】
コンパレータＡ３は、分圧電圧Ｖｘと閾値電圧Ｖｙを比較して二次電流時間検出信号Ｓ３を生成する。二次電流時間検出信号Ｓ３は、分圧電圧Ｖｘが閾値電圧Ｖｙよりも高いとき（巻線電圧Ｓ１が所定値よりも高いとき）にローレベルとなり、分圧電圧Ｖｘが閾値電圧Ｖｙよりも低いとき（巻線電圧Ｓ１が所定値よりも低いとき）にハイレベルとなる（図２を参照）。
【００９５】
このように、二次電流時間検出回路１０７は、トランス４００の第２巻線４０２に二次電流Ｉ２が流れている間、トランス４００の第３巻線４０３に巻線電圧Ｓ１が発生していることを利用して、二次電流Ｉ２が流れている時間の検出を行う。
【００９６】
＜第１乗算回路＞
図４は、第１乗算回路１０８の一構成例を示すブロック図である。本構成例の第１乗算回路１０８は、バッファ回路Ｂ１と、チョッピング回路Ｂ２と、平滑回路Ｂ３とを含む。
【００９７】
バッファ回路Ｂ１は、第１基準電圧Ｓ２（電圧値Ｖｍ２）の電流能力を増幅した第１基準電圧Ｓ２’を生成し、この第１基準電圧Ｓ２’をチョッピング回路Ｂ２に出力する。
【００９８】
チョッピング回路Ｂ２は、図５で示すように、Ｎチャネル型ＭＯＳ電界効果トランジスタＢ２１と抵抗Ｂ２２を含む。トランジスタＢ２１のドレインは、チョッピング電圧Ｓｘの印加端に接続される一方、抵抗Ｂ２２を介して第１基準電圧Ｓ２’の印加端にも接続されている。トランジスタＢ２１のソース及びバックゲートは、接地端に接続されている。トランジスタＢ２１のゲートは、二次電流時間検出信号Ｓ３の印加端に接続されている。
【００９９】
抵抗Ｂ２２の抵抗値は、平滑回路Ｂ３の入力インピーダンスに比べて１／１０以下に設定するとよい。二次電流時間検出信号Ｓ３がハイレベルである場合には、トランジスタＢ２１がオンして、チョッピング電圧Ｓｘがローレベル（０Ｖ）となる。一方、二次電流時間検出信号Ｓ３がローレベルである場合には、トランジスタＢ２１がオフして、チョッピング電圧Ｓｘがハイレベル（Ｖｍ２）となる。従って、チョッピング電圧Ｓｘは、図６で示すように、二次電流時間検出信号Ｓ３に応じた矩形波となる。
【０１００】
平滑回路Ｂ３は、矩形波状のチョッピング電圧Ｓｘを平滑（平均化）して乗算電圧Ｓ４を生成する。平滑回路Ｂ３としては、抵抗とコンデンサ等によって構成されたローパスフィルタを用いることができる。図６で示したように、二次電流時間検出信号Ｓ３のローレベル期間中は乗算電圧Ｓ４が緩やかに上昇し、二次電流時間検出信号Ｓ３のハイレベル期間中は乗算電圧Ｓ４が緩やかに下降する。平滑回路Ｂ３の時定数が大きいほど、乗算電圧Ｓ４の変化は緩慢となり、より直流に近い電圧波形となる。平滑回路Ｂ３の時定数は、スイッチング駆動の周期（発振回路１０５で生成されるセット信号Ｓ７の周期）に対して１０倍以上の値を持つことが好ましい。
【０１０１】
上記したように、第１乗算回路１０８は、二次電流時間検出信号Ｓ３の論理レベルに応じて第１基準電圧Ｓ２のチョッピング処理を行うことにより、矩形波状のチョッピング電圧Ｓｘを生成し、さらにこのチョッピング電圧Ｓｘを平滑して乗算電圧Ｓ４を生成する。このような内部動作により、第１乗算回路１０８は、二次電流時間検出信号Ｓ３のデューティ比（すなわち、二次電流Ｉ２のオンデューティ比）と、電圧比較回路１０６の基準電圧として用いられる第１基準電圧Ｓ２（すなわち一次電流Ｉ１の最大値Ｉｐｋ１）との積に比例した乗算電圧Ｓ４を出力する。なお、乗算電圧Ｓ４の電圧値Ｖｐは、先出の（５）式（Ｖｐ＝（Ｔｒｅｓ／Ｔｃ）×Ｖｍ２）で算出される。
【０１０２】
＜エラーアンプ＞
図７は、エラーアンプ１０９の一構成例を示すブロック図である。本構成例のエラーアンプ１０９は、電圧比較回路Ｃ１と平滑回路Ｃ２を含む。
【０１０３】
電圧比較回路Ｃ１は、乗算電圧Ｓ４と第２基準電圧Ｖｒｅｆを比べて比較電圧Ｓｙを生成する。比較電圧Ｓｙは、乗算電圧Ｓ４が第２基準電圧Ｖｒｅｆよりも高いときにローレベルとなり、乗算電圧Ｓ４が第２基準電圧Ｖｒｅｆよりも低いときにハイレベルとなる。
【０１０４】
平滑回路Ｃ２は、比較電圧Ｓｙを平滑（平均化）して誤差電圧Ｓ５を生成する。平滑回路Ｃ２としては、抵抗とコンデンサ等によって構成されたローパスフィルタを用いることができる。平滑回路Ｃ２の時定数は、スイッチング駆動の周期（発振回路１０５で生成されるセット信号Ｓ７の周期）に対して１０倍以上の値を持つことが好ましい。このような時定数の設定を行うことにより、誤差電圧Ｓ５のリップル成分を実用上問題のないレベルまで下げることができる。
【０１０５】
＜第２乗算回路＞
図８は、第２乗算回路１１１の第１構成例を示す回路図である。第１構成例の第２乗算回路１１１は、Ｐチャネル型ＭＯＳ電界効果トランジスタＤ１と、Ｎチャネル型ＭＯＳ電界効果トランジスタＤ２と、コンパレータＤ３と、三角波発生回路Ｄ４と、抵抗Ｄ５と、コンデンサＤ６と、を含む。
【０１０６】
トランジスタＤ１のソース及びバックゲートは、いずれも分圧電圧Ｖ１’の印加端に接続されている。トランジスタＤ２のソース及びバックゲートは、いずれも接地端に接続されている。トランジスタＤ１及びＤ２のドレインは、いずれも抵抗Ｄ５の第１端に接続されている。トランジスタＤ１及びＤ２のゲートは、いずれもコンパレータＤ３の出力端に接続されている。コンパレータＤ３の反転入力端（−）は、誤差電圧Ｓ５の印加端に接続されている。コンパレータＤ３の非反転入力端（＋）は、三角波発生回路Ｄ４に接続されている。抵抗Ｄ５の第２端は、第１基準電圧Ｓ２の印加端に接続される一方、コンデンサＤ６を介して接地端にも接続されている。
【０１０７】
三角波発生回路Ｄ４の発振周波数は、スイッチング周波数（発振回路１０５で生成されるセット信号Ｓ７の周波数）に対して１０倍以上の値に設定することが望ましい。三角波電圧Ｓａの波高値は、誤差電圧Ｓ５の最大値よりも低く設定されている。三角波電圧Ｓａの最低電圧は、０Ｖに設定されている。
【０１０８】
コンパレータＤ３は、誤差電圧Ｓ５と三角波電圧Ｓａｔを比較して比較信号Ｓｂを生成する。比較信号Ｓｂは、誤差電圧Ｓ５が三角波電圧Ｓａよりも高いときにローレベルとなり、誤差電圧Ｓ５が三角波電圧Ｓａよりも低いときにハイレベルとなる。従って、誤差電圧Ｓ５が高いほど、比較信号Ｓｂのデューティ比（一周期中に占めるハイレベル期間の比率）は小さくなり、逆に、誤差電圧Ｓ５が低いほど、比較信号Ｓｂのデューティ比は大きくなる。すなわち、比較信号Ｓｂのデューティ比は、誤差電圧Ｓ５の電圧値に反比例するようにＰＷＭ［Pulse Width Modulation］変調される。
【０１０９】
トランジスタＤ１及びＤ２は、分圧電圧Ｖ１’の印加端と接地端との間に直列接続されて、比較信号Ｓｂの論理レベルに応じて排他的にオン／オフする第１スイッチ及び第２スイッチに相当し、分圧電圧Ｖ１’と接地電圧との間でパルス駆動されるチョッピング電圧Ｓｃ（比較信号Ｓｂの論理反転信号）を生成するチョッピング回路として機能する。比較信号Ｓｂがハイレベルである場合には、トランジスタＤ１がオフとなり、トランジスタＤ２がオンとなる。従って、チョッピング電圧Ｓｃは、ローレベル（０Ｖ）となる。一方、比較信号Ｓｂがローレベルである場合には、トランジスタＤ１がオンとなり、トランジスタＤ２がオフとなる。従って、チョッピング電圧Ｓｃは、ハイレベル（Ｖ１’）となる。このような動作により、分圧電圧Ｖ１’が比較信号Ｓｂの論理レベルに応じてチョッピングされ、トランジスタＤ１及びＤ２の接続ノードから矩形波状のチョッピング電圧Ｓｃが生成される。従って、チョッピング電圧Ｓｃは、分圧電圧Ｖ１’と誤差電圧Ｓ５との積に応じた電圧値（分圧電圧Ｖ１’が誤差電圧Ｓ５に比例してさらに減圧された値）となる。
【０１１０】
抵抗Ｄ５とコンデンサＤ６は、ローパスフィルタを形成しており、矩形波状のチョッピング電圧Ｓｃを平滑（平均化）して第１基準電圧Ｓ２を生成する。ローパスフィルタの時定数は、三角波発生回路Ｄ４の発振周期に対して１０倍以上の値を持つことが好ましい。
【０１１１】
図９は、第２乗算回路１１１の第２構成例を示す回路図である。第２構成例は、先述の第１構成例とほぼ同様の構成であり、第１構成例で挙げた構成要素のうち、トランジスタＤ１が取り除かれた構成とされている。すなわち、第２構成例では、分圧電圧Ｖ１’の印加端がトランジスタＤ１を介することなくトランジスタＤ２のドレインに直接的に接続されている。なお、第２構成例は、分圧回路３００が抵抗ラダーを用いて形成されている場合に好適な構成である。
【０１１２】
トランジスタＤ２は、分圧電圧Ｖ１’の印加端と接地端との間を導通／遮断してチョッピング電圧Ｓｃを生成するチョッピング回路として機能する。比較信号Ｓｂがハイレベルである場合には、トランジスタＤ２がオンとなる。従って、チョッピング電圧Ｓｃは、ローレベル（０Ｖ）となる。一方、比較信号Ｓｂがローレベルである場合には、トランジスタＤ２がオフとなる。従って、チョッピング電圧Ｓｃは、ハイレベル（Ｖ１’）となる。このような動作により、分圧電圧Ｖ１’が比較信号Ｓｂの論理レベルに応じてチョッピングされ、矩形波状のチョッピング電圧Ｓｃが生成される。従って、チョッピング電圧Ｓｃは、第１構成例と同様、分圧電圧Ｖ１’と誤差電圧Ｓ５との積に応じた電圧値となる。
【０１１３】
＜発振回路＞
図１０は、発振回路１０５の一構成例を示す回路図である。本構成例の発振回路１０５は、Ｎチャネル型ＭＯＳ電界効果トランジスタＥ１と、ヒステリシスコンパレータ（シュミットトリガ）Ｅ２と、三角波発生回路Ｅ３と、定電流回路Ｅ４と、抵抗Ｅ５と、コンデンサＥ６と、を含む。
【０１１４】
トランジスタＥ１のドレインは、ヒステリシスコンパレータＥ２の入力端に接続されている。トランジスタＥ１のソースとバックゲートは、いずれも接地端に接続されている。トランジスタＥ１のゲートは、ヒステリシスコンパレータＥ２の出力端とセット信号Ｓ７の印加端に接続されている。コンデンサＥ６の第１端は、ヒステリシスコンパレータＥ２の入力端に接続されている。コンデンサＥ６の第２端は、接地端に接続されている。電源端とコンデンサＥ６の第１端との間には、定電流回路Ｅ４が接続されている。ヒステリシスコンパレータＥ２の入力端と接地端との間には、抵抗Ｅ５と三角波発生回路Ｅ３が直列に接続されている。
【０１１５】
定電流回路Ｅ４は、コンデンサＥ６の充電電流を生成する。ヒステリシスコンパレータＥ２は、コンデンサＥ６の第１端に現れる充電電圧Ｖｚと内部閾値電圧Ｖｈｙｓとを比較してセット信号Ｓ７を生成する。セット信号Ｓ７は、充電電圧Ｖｚが内部閾値電圧Ｖｈｙｓよりも高いときにハイレベルとなり、充電電圧Ｖｚが内部閾値電圧Ｖｈｙｓよりも低いときにローレベルとなる。トランジスタＥ１は、コンデンサＥ６の両端間を導通／遮断する放電スイッチとして機能する。トランジスタＥ１は、セット信号Ｓ７がハイレベルであるときにオンとなってコンデンサＥ６の両端間を導通する一方、セット信号Ｓ７がローレベルであるときにオフとなってコンデンサＥ６の両端間を遮断する。
【０１１６】
発振回路１０５の基本的な発振動作について説明する。セット信号Ｓ７がローレベルである場合、トランジスタＥ１はオフとされており、コンデンサＥ６の両端間は遮断されている。従って、定電流回路Ｅ４によるコンデンサＥ６の充電が行われて、充電電圧Ｖｚが徐々に上昇していく。その後、充電電圧ＶｚがヒステリシスコンパレータＥ２の内部閾値電圧Ｖｈｙｓを上回った時点で、セット信号Ｓ７がローレベルからハイレベルに立ち上げられる。その結果、トランジスタＥ１がオンとされて、コンデンサＥ６の両端間が導通される。従って、コンデンサＥ６がトランジスタＥ１を介して放電され、充電電圧Ｖｚが０Ｖにリセットされる。このような動作を繰り返すことにより、セット信号Ｓ７のパルス発振が継続される。すなわち、トランジスタＥ１、ヒステリシスコンパレータＥ２、定電流回路Ｅ４、及び、コンデンサＥ６は、定電流回路Ｅ４で生成される定電流で充電されるコンデンサＥ６の充放電動作を利用してセット信号Ｓ７を生成する充放電回路に相当する。
【０１１７】
また、発振回路１０５には、セット信号Ｓ７の発振周波数に対して、ＦＭ［Frequency Modulation］変調を掛けることにより、発振周波数のスペクトルを分散し、スイッチング電源回路１から放出されるスイッチングノイズのピーク電力を抑える機能（いわゆる周波数ジッター機能）が搭載されている。発振回路１０５では、三角波発生回路Ｅ３で生成される三角波電圧Ｖｔが抵抗Ｅ５を介してコンデンサＥ６の第１端に印加されている。抵抗Ｅ５は、コンデンサＥ６の充電電圧Ｖｚに足し合わせる三角波電圧Ｖｔを生じさせる電圧加算用抵抗に相当する。従って、充電電圧Ｖｚの充電速度（電圧上昇速度）は、三角波電圧Ｖｔに応じて変化する。具体的には、三角波電圧Ｖｔが高いほど充電電圧Ｖｚの充電速度が上昇し、逆に、三角波電圧Ｖｔが低いほど充電電圧Ｖｚの充電速度が低下する。すなわち、三角波電圧Ｖｔが高いほど充電電圧Ｖｚが内部閾値電圧Ｖｈｙｓに達するまでの充電時間が短くなり、逆に三角波電圧Ｖｔが低いほど充電電圧Ｖｚが内部閾値電圧Ｖｈｙｓに達するまでの充電時間が長くなる。三角波電圧Ｖｔの電圧値は、所定の発振周期で変動する。従って、セット信号Ｓ７の発振周波数は三角波電圧Ｖｔに応じてＦＭ変調されることになる。なお、三角波発振回路Ｅ３の発振周波数は１〜１０ｋＨｚに設定すればよく、また、抵抗Ｅ５の抵抗値は、周波数偏移が９ｋＨｚ以上となるように調整すればよい。
【０１１８】
＜その他の変形例＞
なお、上記の実施形態では、ＬＥＤ照明装置の電源として用いられるスイッチング電源回路に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の用途に供されるスイッチング電源回路にも広く適用することが可能である。
【０１１９】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【０１２０】
本発明に係るスイッチング電源回路は、負荷への出力電流を一定に保つと共に、従来よりも更に高い力率を得ることが可能である。従って、本発明に係るスイッチング電源回路は、商用交流電源から電力供給を受けて負荷の定電流駆動を行う負荷駆動装置（例えば、ＬＥＤ照明装置）の電源として好適に利用することができる。
【符号の説明】
【０１２１】
１    スイッチング電源回路
２    交流電源
３    負荷（ＬＥＤ）
１００    半導体装置
１０１    スイッチング素子
１０２    一次電流検出回路
１０３    バッファ回路
１０４    ＲＳフリップフロップ
１０５    発振回路
１０６    電圧比較回路
１０７    二次電流時間検出回路
１０８    第１乗算回路
１０９    エラーアンプ
１１０    基準電圧源
１１１    第２乗算回路
２００    全波整流回路
３００    分圧回路
４００    トランス
４０１    第１巻線
４０２    第２巻線
４０３    第３巻線
５００    整流平滑回路
Ａ１、Ａ２    抵抗
Ａ３    コンパレータ
Ａ４    直流電圧源
Ｂ１    バッファ回路
Ｂ２    チョッピング回路
Ｂ２１    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｂ２２    抵抗
Ｂ３    平滑回路
Ｃ１    電圧比較回路
Ｃ２    平滑回路
Ｄ１    Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｄ２    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｄ３    コンパレータ
Ｄ４    三角波発生回路
Ｄ５    抵抗
Ｄ６    コンデンサ
Ｅ１    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｅ２    ヒステリシスコンパレータ
Ｅ３    三角波発生回路
Ｅ４    定電流回路
Ｅ５    抵抗
Ｅ６    コンデンサ
【図１】
0005400833.tif 000002
【図２】
0005400833.tif 000003
【図３】
0005400833.tif 000004
【図４】
0005400833.tif 000005
【図５】
0005400833.tif 000006
【図６】
0005400833.tif 000007
【図７】
0005400833.tif 000008
【図８】
0005400833.tif 000009
【図９】
0005400833.tif 000010
【図１０】
0005400833.tif 000011
【図１１】
0005400833.tif 000012
【図１２】
0005400833.tif 000013
【図１３】
0005400833.tif 000014