(57)【特許請求の範囲】
【請求項１】
入力される伝達信号の電流変化に応じて電圧が変化する受信信号を生成する交流結合素子と、
前記伝達信号から前記受信信号への微分階数に応じた数の積分演算を行い、前記受信信号から前記伝達信号を再生する受信回路と、有し、
前記交流結合素子は、
第１の入力端子に一端が接続され、第２の入力端子に他端が接続される一次側コイルと、
前記受信回路に少なくとも一端が接続される二次側コイルと、
前記一次側コイルの前記他端と前記第２の入力端子との間に接続される直流遮断用コンデンサと、有し、
前記受信回路は、前記受信信号に対して一階積分を行った中間信号を生成する第１の積分回路と、前記中間信号に対してさらに一階積分を行って前記伝達信号を再生する第２の積分回路と、を有する半導体装置。
【請求項２】
前記一次側コイルは、前記他端と前記第２の入力端子との間に終端抵抗が接続される請求項１に記載の半導体装置。
【請求項３】
前記一次側コイルは、半導体チップの表面に最も近い最上層配線に形成され、前記二次側コイルは、前記最上層配線の下層位置する配線層に形成される請求項１又は２に記載の半導体装置。
【請求項４】
前記直流遮断用コンデンサは、半導体チップの表面に最も近い最上層配線に形成される配線により形成される第１の電極と第２の電極と、を有し、前記第１の電極と前記第２の電極との間に形成される層間絶縁膜を誘電膜とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１の積分回路は、一方の入力端子が前記二次側コイルの前記一端に接続され、他方の入力端子が前記二次側コイルの他端に接続され、前記一方の入力端子と前記他方の入力端子との間の電圧差に応じた電流を出力するトランスコンダクタンス増幅器と、前記トランスコンダクタンス増幅器の出力に一端が接続され、他端が前記二次側コイルの前記他端に接続されるコンデンサとを有する請求項１に記載の半導体装置。
【請求項６】
前記第２の積分回路は、一方の入力端子が前記第１の積分回路の出力端子に接続され、他方の入力端子が前記二次側コイルの他端に接続され、前記一方の入力端子と前記他方の入力端子との間の電圧差に応じた電流を出力するトランスコンダクタンス増幅器と、前記トランスコンダクタンス増幅器の出力に一端が接続され、他端が前記二次側コイルの前記他端に接続されるコンデンサとを有する請求項１に記載の半導体装置。
【請求項７】
前記半導体装置は、前記受信回路が再生した前記伝達信号に基づき動作する内部回路を有し、前記内部回路は、前記伝達信号に応じた信号処理を行うマイクロコンピュータ、前記伝達信号に基づき別途設けられるパワートランジスタを駆動するゲートドライバ、又は前記伝達信号を別の回路に伝達するバッファ回路の少なくとも１つを含む請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
半導体装置間に設けられ、半導体装置間を交流的に結合するトランスフォーマを有し、前記トランスフォーマが、第１の入力端子に一端が接続され、第２の入力端子に他端が接続される一次側コイルと、一方の半導体装置に設けられた受信回路に少なくとも一端が接続される二次側コイルと、前記一次側コイルの前記他端と前記第２の入力端子との間に接続される直流遮断用コンデンサと、有する半導体装置における信号伝達方法であって、
前記トランスフォーマにより送信回路から入力される伝達信号の電流変化に応じて電圧が変化する受信信号を前記受信回路側に生成し、
前記受信回路により前記受信信号に対して一階積分を行った中間信号を生成し、
前記受信回路により前記中間信号に対してさらに一階積分を行って前記伝達信号を再生する半導体装置の信号伝達方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に異なる電源電圧に基づき、交流結合素子を介して入力信号を受信する半導体装置に関する。
【背景技術】
【０００２】
近年、半導体プロセスの微細化により集積度を高めた半導体装置により情報処理能力を高めることが多く行われている。しかし、微細なプロセスにより形成された半導体装置は、高い電源電圧に基づき動作する半導体装置が出力する信号を受信すると、耐圧の問題から不具合が生じる。そこで、交流結合素子を介して異なる電源（例えば、基準電圧）に基づき動作する異なる半導体チップを接続することが行われている。この交流結合素子の例として、パルストランスフォーマ、フォトカプラ、トランスフォーマなどがある。
【０００３】
まず、パルストランスフォーマを介して伝達信号を受信する半導体装置の例を図１８に示す。図１８に示す例では、半導体装置（例えば、ＭＣＵ（Micro Computing Unit）、モータドライバ等）１００は、パルストランスフォーマ１０１を介して伝達信号Ｖｉｎを受信する。しかし、パルストランスフォーマ１０１は、低周波信号を通すことができない問題がある。
【０００４】
また、フォトカプラを介して伝達信号を受信する半導体装置の例を図１９に示す。図１９に示す例では、半導体装置１００は、フォトカプラ１０２を介して伝達信号Ｖｉｎを受信する。しかし、フォトカプラ１０２は、一般に１０ＭＨｚ以上の高周波信号を伝達できない問題がある。また、送信側の発光ダイオードＰＤに数ｍＡから１０ｍＡ程度の電流を流す必要があり、消費電力が大きくなる問題がある。また、発光ダイオードＰＤは使用を続けることにより輝度が低下する素子の劣化が生じる。そのため、発光ダイオードＰＤを用いた方式では経年劣化によって特性が変動するという問題がある。
【０００５】
また、一次側コイルと二次側コイルとにより構成されるトランスフォーマを介して伝達信号Ｖｉｎを受信する半導体装置の例が特許文献１に開示されている。特許文献１に記載の半導体装置２００を図２０に示す。図２０に示す例では、トランスフォーマが一次側コイル２０６と二次側コイル２０４とにより構成する。そして、半導体装置２００では、入力端子ＩＮから入力された伝達信号Ｖｉｎを多段に接続されたバッファ回路（図中の２３１〜２３７）により構成されるバッファ回路により増幅して、当該伝達信号Ｖｉｎの信号レベルに応じた駆動電流を一次側コイル２０６に供給することで、一次側コイル２０６を駆動する。そして、二次側コイルに生じた電圧変化を受信回路２１５により受信して伝達信号Ｖｉｎを再生する。ここで、受信回路２１５は、ヒステリシスコンパレータ２３８及びバッファ回路２３９を有する。また、特許文献１では、トランスフォーマをＭＥＭＳ（Micro Electro Mechanical Systems）技術によりコイルを形成する。これにより、特許文献１では、コイルに外来ノイズが混入することを防止して、信号の誤受信を防止する。
【０００６】
上記の例では、いずれも交流結合素子が半導体集積回路とは異なるプロセスで形成されており、当該交流結合素子を実装するに当たり実装面積・体積が大きくなる問題がある。
【０００７】
そこで、交流結合素子として用いられるトランスフォーマを半導体集積回路と同じ半導体基板上に形成することが行われている。このようなトランスフォーマを特にオンチップトランスフォーマと称す。オンチップトランスフォーマにより信号を伝達する半導体装置の例を図２１に示す。図２１に示すオンチップトランスフォーマを用いる方式では、一般に２つの半導体チップを１つのパッケージに封入する。オンチップトランスフォーマ１１３は、インダクタンスがおおよそ１００ｎＨ以下と小さいため、高周波信号しか伝播できない。そのため、オンチップトランスフォーマ１１３ではベースバンド信号をそのまま伝播することができない。そこで、オンチップトランスフォーマ１１３を用いる方式では、送信回路Ｔｘで伝達信号を高周波信号に変調してからトランスフォーマ１１３を伝播させ、受信回路Ｒｘで復調する必要がある。図２２において、オンチップトランスフォーマ１１３を用いて伝達される信号のタイミングチャートを示す。図２２に示すように、送信回路Ｔｘは、入力される伝達信号Ｖｉｎがハイレベルの期間に高周波信号を出力して、二次側コイルの両端に高周波の電圧信号Ｖｃｏｉｌを生成する。そして、受信回路Ｒｘは、電圧信号Ｖｃｏｉｌとして高周波信号が入力されている期間に出力端子ＯＵＴの信号をハイレベルとする。
【０００８】
このような処理を行うため、半導体装置１１０では、片方の半導体基板１１１には送信回路Ｒｘが搭載され、他方の半導体基板１１２に受信回路Ｒｘが搭載され、その間をオンチップトランスフォーマ１１３で絶縁している。送信回路Ｔｘと受信回路Ｒｘはそれぞれ、外部から入力される伝達信号の接地電位と、マイクロコントローラやゲートドライバなどが搭載される内部回路１００の接地電位を基準に動作している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−１７１３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、一般に半導体基板は導電性であるため、送信回路Ｔｘと受信回路Ｒｘで半導体基板を分離しなければ、外部からの伝達信号と半導体集積回路内部の回路とを電気的に絶縁することができない。つまり、従来のオンチップトランスフォーマを有する半導体装置では、２つの半導体チップを搭載するため、回路面積の増大し、半導体装置の高価格化する問題がある。
【００１１】
このような課題に鑑み、本発明では、オンチップトランスフォーマを搭載する半導体装置の回路面積を小さくすることを目的とする。
【課題を解決するための手段】
【００１２】
本発明にかかる半導体装置は、入力される伝達信号の電流変化に応じて電圧が変化する受信信号を生成する交流結合素子と、前記伝達信号から前記受信信号への微分階数に応じた数の積分演算を行い、前記受信信号から前記伝達信号を再生する受信回路と、を有する。
【００１３】
本発明にかかる半導体装置の信号伝達方法は、半導体装置間に設けられ、半導体装置間を交流的に結合するトランスフォーマを有する半導体装置における信号伝達方法であって、送信回路から入力される伝達信号の電流変化に応じて電圧が変化する受信信号を前記受信回路側に生成し、前記伝達信号から前記受信信号への微分階数に応じた数の積分演算を行い、前記受信信号から前記伝達信号を再生する。
【発明の効果】
【００１４】
本発明にかかる半導体装置及びその信号伝達方法によれば、オンチップトランスフォーマを有する半導体装置の回路面積を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１にかかる半導体装置のブロック図である。
【図２】実施の形態１にかかる半導体装置の実装状態を示す模式図である。
【図３】実施の形態１にかかる半導体装置の詳細なブロック図である。
【図４】実施の形態１にかかる受信回路のブロック図である。
【図５】実施の形態１にかかる半導体装置の動作を示すタイミングチャートである。
【図６】実施の形態２にかかる半導体装置のブロック図である。
【図７】実施の形態２にかかる半導体装置の実装状態を示す模式図である。
【図８】実施の形態２にかかる半導体装置の詳細なブロック図である。
【図９】実施の形態２にかかる受信回路のブロック図である。
【図１０】実施の形態２にかかる半導体装置の動作を示すタイミングチャートである。
【図１１】実施の形態３にかかる半導体装置の詳細なブロック図である。
【図１２】実施の形態３にかかる受信回路のブロック図である。
【図１３】実施の形態３にかかる半導体装置の動作を示すタイミングチャートである。
【図１４】本発明にかかる半導体装置の応用例を示すブロック図である。
【図１５】本発明にかかる半導体装置の応用例を示すブロック図である。
【図１６】本発明にかかる半導体装置の応用例を示すブロック図である。
【図１７】本発明にかかる半導体装置の応用例を示すブロック図である。
【図１８】パルストランスフォーマを用いた従来の半導体装置のブロック図である。
【図１９】フォトカプラを用いた従来の半導体装置のブロック図である。
【図２０】特許文献１に記載の半導体装置のブロック図である。
【図２１】オンチップトランスフォーマを用いた従来の半導体装置のブロック図である。
【図２２】図２１に示す半導体装置において伝達される信号のタイミングチャートである。
【発明を実施するための形態】
【００１６】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。まず、実施の形態１にかかる半導体装置のブロック図を示す。図１に示すように、実施の形態１にかかる半導体装置は、半導体パッケージ１に半導体チップ３が搭載される。半導体パッケージ１には、外部端子２が複数も受けられる。そして、半導体チップ３は、外部端子２とワイヤにより接続される。
【００１７】
半導体チップ３には、受信回路４、内部回路５、交流結合素子６を有する。本実施の形態では、交流結合素子６は、一次側コイルＬ１と二次側コイルＬ２により構成される。そして、一次側コイルの両端には第１の外部端子、第２の外部端子に接続される。受信回路４は、二次側コイルＬ２に接続され、交流結合素子６を介して受信した受信信号から伝達信号（例えば、第１、第２の外部端子を介して入力される信号）を再生する。内部回路５は、受信回路４により再生された伝達信号に基づき信号処理を行う。内部回路５は、ＭＣＵ（Micro Computing Unit）、ゲートドライバ、バッファ回路の少なくとも１つを含む。ＭＣＵは、伝達信号に応じた信号処理を行う。ゲートドライバは、別途設けられるパワートランジスタを駆動する。バッファ回路は、伝達信号を別の回路に伝達する。上記第１の外部端子、第２の外部端子は、半導体パッケージ１の外部端子のうち一次側コイルＬ１に接続されるものである。
【００１８】
本実施の形態では、交流結合素子６として、半導体基板上の配線層によりコイルが形成されるオンチップトランスフォーマを用いる。そこで、本実施の形態で用いるオンチップトランスフォーマを有する半導体チップ３の実装形態の模式図を図２に示す。図２に示すようにオンチップトランスフォーマを構成する一次側コイルＬ１と二次側コイルＬ２とが半導体チップ３に形成される。一次側コイルＬ１は、半導体基板の表面に最も近い最上層配線に形成され、二次側コイルＬ２は、最上層配線の下層位置する配線層に形成される。このとき、一次側コイルＬ１と二次側コイルＬ２とが形成される配線層間の距離が大きくなるほどオンチップトランスフォーマの絶縁耐圧が高まる。
【００１９】
また、一次側コイルＬ１は、半導体チップ３の外部接続パッドが形成される配線層と同じそうに形成される。そして、一次側コイルＬ１の両端は、外部接続パッド及びワイヤを介して第１、第２の外部端子に接続される。
【００２０】
次いで、本実施の形態にかかる半導体装置についてさらに詳細に説明する。そこで、図３に実施の形態１にかかる半導体装置の詳細なブロック図を示す。図３に示すように、実施の形態１では、受信回路４として積分回路を用いる。積分回路は、二次側コイルＬ２の両端に生じた受信信号Ｖ２に対して積分演算を行うことで伝達信号Ｖ１（例えば、第１、第２の外部端子を介して入力される信号）を再生する。以下の説明では、再生された伝達信号にＶｏｕｔの符号を付す。実施の形態１では、受信信号Ｖ２が伝達信号Ｖ１を一階微分に比例した大きさを有するため、積分回路は、一階積分を行う。
【００２１】
また、実施の形態１では、一次側コイルＬ１の他端と第２の外部端子との間に終端抵抗Ｒｇを設ける。当該終端抵抗Ｒｇは、第１の外部端子から第２の外部端子に流れる直流電流を削減する。また、終端抵抗Ｒｇの抵抗値を高周波信号で一般的に用いられる５０オームの抵抗とすることで、信号配線のターミネーションを行うことができる。終端抵抗Ｒｇは省略することが可能である。
【００２２】
ここで、伝達信号Ｖ１と受信信号Ｖ２、伝達信号Ｖｏｕｔとの関係について詳細に説明する。まず、本実施の形態では、交流結合素子６が一次側コイルＬ１、終端抵抗Ｒｇ、二次側コイルＬ２により構成されるため、受信信号Ｖ２は、（１）式により現すことができる。（１）式において、Ｌ１は一次側コイルのインダクタンスであり、Ｌ２は二次側コイルのインダクタンスであり、Ｒｇは終端抵抗の抵抗値であり、ｋはトランスフォーマの磁気結合係数である。なお、二次側コイルＬ２に接続される負荷（例えば、受信回路４）の入力インピーダンスが高い場合（例えば、ＭＯＳトランジスタのゲートにより受信信号Ｖ２を受信する場合）、二次側コイルＬ２の起電力に二次側コイルＬ２の寄生抵抗は影響しない。
【数１】
0005499716.tif 000002
【００２３】
また、終端抵抗Ｒｇをなくした場合（例えば、終端抵抗Ｒｇを０オームとした場合）、（１）式は、（２）式により変形できる。
【数２】
0005499716.tif 000003
【００２４】
また、オンチップトランスフォーマのインダクタンスが１０ｎＨから１００ｎＨである。ここで、一次側コイルのインダクタンスを３０ｎＨと仮定し、伝達信号の周波数が１ＭＨｚ〜１ＧＨｚの周波数帯であると仮定すると、一次側コイルＬ１のインピーダンスｊωＬ１は、３０ｍオーム〜３０オームとなる。つまり、伝達信号が１００ＭＨｚ以下の場合は、一次側コイルＬ１のインピーダンスｊωＬ１は、３ｍオーム以下となり、終端抵抗Ｒｇ（５０オーム）に比べて無視できる程度の大きさとなることがわかる。このことから、（１）式の受信信号Ｖ２の大きさは、（３）式により近似できる。
【数３】
0005499716.tif 000004
【００２５】
上記（１）〜（３）式より、受信信号Ｖ２は、伝達信号Ｖ１を一階微分したものに比例することがわかる。つまり、受信信号Ｖ２を一階積分することで伝達信号Ｖ１を再生できる。そこで、本実施の形態では受信回路４として一階積分を行う積分回路を用いる。積分回路の詳細なブロック図を図４に示す。
【００２６】
図４に示すように受信回路４は、トランスコンダクタンス増幅器７とコンデンサＣｏ１を有する。トランスコンダクタンス増幅器７は、一方の入力端子（正転入力端子）が二次側コイルＬ２の一端に接続され、他方の入力端子（反転入力端子）が二次側コイルＬ２の他端に接続され、一方の入力端子と前記他方の入力端子との間の電圧差に応じた電流ｉｏｕｔを出力する。コンデンサＣｏ１は、トランスコンダクタンス増幅器の出力に一端が接続され、他端が前記二次側コイルの前記他端に接続される。つまり、積分回路は、２つの入力端子間の電圧差に応じた電流ｉｏｕｔをコンデンサＣｏ１に充放電することで伝達信号Ｖｏｕｔを再生する。
【００２７】
続いて、本実施の形態にかかる半導体装置の動作について説明する。図５に本実施の形態にかかる半導体装置の動作を示すタイミングチャートを示す。図５に示すように、伝達信号Ｖ１がロウレベルからハイレベルに遷移すると、当該遷移に応じて一次側コイルＬ１に流れる電流ｉ１が増加する。そして、電流ｉ１の増加に応じて受信信号Ｖ２として正のパルスが生成される。積分回路は、この正のパルスに対して一階積分を行うことで伝達信号Ｖｏｕｔをロウレベルからハイレベルに遷移させる。また、伝達信号Ｖ１がハイレベルからロウレベルに遷移すると、当該遷移に応じて一次側コイルＬ１に流れる電流ｉ１が減少する。そして、電流ｉ１の減少に応じて受信信号Ｖ２として負のパルスが生成される。積分回路は、この負のパルスに対して一階積分を行うことで伝達信号Ｖｏｕｔをハイレベルからロウレベルに遷移させる。
【００２８】
以上の説明より、実施の形態１にかかる半導体装置は、一次側コイルＬ１に流れる電流の変化の一階微分として現れる二次側コイルＬ２の受信信号Ｖ２の電圧変化を一階積分する積分回路を備える。つまり、実施の形態１にかかる半導体装置は、一次側コイルＬ１に与えられた伝達信号Ｖ１を積分回路により再生して伝達信号Ｖｏｕｔを得る。これにより、実施の形態１にかかる半導体装置では、オンチップトランスフォーマにより交流結合素子の回路面積を抑制すると共に受信回路の回路面積を抑制することができる。
【００２９】
また、実施の形態１にかかる半導体装置では、伝達信号Ｖ１を高周波信号により変調することなく一次側コイルＬ１に与えることで当該一次側コイルＬ１に生じた電流変化から伝達信号Ｖｏｕｔを再生することができる。これにより、１チップのみにより絶縁された送信回路から出力される伝達信号Ｖ１を受信できることから、変調回路を不要として半導体装置の回路面積を抑制することができる。
【００３０】
実施の形態２
実施の形態２にかかる半導体装置のブロック図を図６に示す。図６に示すように、実施の形態２にかかる半導体装置は、実施の形態１にかかる半導体装置の一次側コイルＬ１と直列にコンデンサＣが接続される。なお、実施の形態２にかかる半導体装置において実施の形態１と同じ構成要素については実施の形態１と同一の符号を付して説明を省略する。
【００３１】
このコンデンサＣは、半導体チップ３の配線層を利用して形成される。そこで、実施の形態２で用いるオンチップトランスフォーマとコンデンサＣを有する半導体チップ３の実装形態の模式図を図７に示す。図７に示すようにオンチップトランスフォーマは、一次側コイルＬ１と二次側コイルＬ２とが半導体チップ３に形成される。また、コンデンサＣは、一次側コイルＬ１が形成される最上層配線に形成される。そして、コンデンサＣは、最上層配線により２つの電極が形成され、電極間の層間絶縁膜を誘電体膜として利用する。なお、コンデンサＣの２つの電極は、同一の配線層に形成されている必要はない。
【００３２】
次いで、実施の形態２にかかる半導体装置についてさらに詳細に説明する。そこで、図８に実施の形態２にかかる半導体装置の詳細なブロック図を示す。図８に示すように、実施の形態２では、受信回路４として第１の積分回路８と第２の積分回路９を用いる。第１の積分回路８は、二次側コイルＬ２の両端に生じた受信信号Ｖ２に対して一階積分演算を行うことで中間信号Ｖ３を出力する。第２の積分回路９は、中間信号Ｖ３に対してさらに一階積分を行って伝達信号Ｖ１（例えば、第１、第２の外部端子を介して入力される信号）を再生する。以下の説明では、再生された伝達信号にＶｏｕｔの符号を付す。実施の形態１では、受信信号Ｖ２が伝達信号Ｖ１を二階微分に比例した大きさを有するため、積分回路は、二階積分を行う。
【００３３】
また、実施の形態２では、一次側コイルＬ１の他端と第２の外部端子との間に終端抵抗Ｒｇを設ける。当該終端抵抗Ｒｇは、第１の外部端子から第２の外部端子に流れる直流電流を削減する。また、終端抵抗Ｒｇの抵抗値を高周波信号で一般的に用いられる５０オームの抵抗とすることで、信号配線のターミネーションを行うことができる。終端抵抗Ｒｇは省略することが可能である。
【００３４】
ここで、伝達信号Ｖ１と受信信号Ｖ２、伝達信号Ｖｏｕｔとの関係について詳細に説明する。まず、実施の形態２では、交流結合素子６が一次側コイルＬ１、終端抵抗Ｒｇ、コンデンサＣ、二次側コイルＬ２により構成されるため、受信信号Ｖ２は、（４）式により現すことができる。（４）式において、Ｌ１は一次側コイルのインダクタンスであり、Ｌ２は二次側コイルのインダクタンスであり、Ｒｇは終端抵抗の抵抗値であり、Ｃはコンデンサの容量値であり、ｋはトランスフォーマの磁気結合係数である。なお、二次側コイルＬ２に接続される負荷（例えば、受信回路４）の入力インピーダンスが高い場合（例えば、ＭＯＳトランジスタのゲートにより受信信号Ｖ２を受信する場合）、二次側コイルＬ２の起電力に二次側コイルＬ２の寄生抵抗は影響しない。
【数４】
0005499716.tif 000005
【００３５】
また、終端抵抗Ｒｇをなくした場合（例えば、終端抵抗Ｒｇを０オームとした場合）、（４）式は、（５）式により変形できる。
【数５】
0005499716.tif 000006
【００３６】
また、オンチップトランスフォーマのインダクタンスが１０ｎＨから１００ｎＨであることを考える。この場合、一次側コイルのインダクタンスを３０ｎＨと仮定し、伝達信号の周波数が１ＭＨｚ〜１ＧＨｚの周波数帯であると仮定すると、一次側コイルＬ１のインピーダンスｊωＬ１は、３０ｍオーム〜３０オームとなり、コンデンサＣのインピーダンスは、１Ｍオームから１ｋオームとなる。つまり、一次側コイルＬ１のインピーダンスｊωＬ１と、終端抵抗Ｒｇ（５０オーム）は、コンデンサＣのインピーダンスに比べて無視できる程度の大きさとなることがわかる。このことから、（４）式の受信信号Ｖ２の大きさは、（６）式により近似できる。
【数６】
0005499716.tif 000007
【００３７】
上記（４）〜（６）式より、受信信号Ｖ２は、伝達信号Ｖ１を二階微分したものに比例することがわかる。つまり、受信信号Ｖ２を二階積分することで伝達信号Ｖ１を再生できる。そこで、本実施の形態では受信回路４として二階積分を行う積分回路（例えば、第１の積分回路８、第２の積分回路９）を用いる。積分回路の詳細なブロック図を図９に示す。
【００３８】
図９に示すように第１の積分回路８は、トランスコンダクタンス増幅器１０とコンデンサＣｏ１を有する。トランスコンダクタンス増幅器１０は、一方の入力端子（正転入力端子）が二次側コイルＬ２の一端に接続され、他方の入力端子（反転入力端子）が二次側コイルＬ２の他端に接続され、一方の入力端子と前記他方の入力端子との間の電圧差に応じた電流ｉｏｕｔを出力する。コンデンサＣｏ１は、トランスコンダクタンス増幅器１０の出力端子に一端が接続され、他端が前記二次側コイルの前記他端に接続される。つまり、第１の積分回路８は、２つの入力端子間の電圧差に応じた電流ｉｏｕｔをコンデンサＣｏ１に充放電することで中間信号Ｖ３を生成する。
【００３９】
また、図９に示すように第２の積分回路９は、トランスコンダクタンス増幅器１１とコンデンサＣｏ２を有する。トランスコンダクタンス増幅器１１は、一方の入力端子（正転入力端子）が第１の積分回路８の出力端子に接続され、他方の入力端子（反転入力端子）が二次側コイルＬ２の他端に接続され、一方の入力端子と前記他方の入力端子との間の電圧差に応じた電流ｉｏｕｔを出力する。コンデンサＣｏ２は、トランスコンダクタンス増幅器１１の出力端子に一端が接続され、他端が前記二次側コイルの前記他端に接続される。つまり、第２の積分回路９は、２つの入力端子間の電圧差に応じた電流ｉｏｕｔをコンデンサＣｏ２に充放電することで伝達信号Ｖｏｕｔを再生する。
【００４０】
続いて、実施の形態２にかかる半導体装置の動作について説明する。図１０に本実施の形態にかかる半導体装置の動作を示すタイミングチャートを示す。図１０に示すように、伝達信号Ｖ１がロウレベルからハイレベルに遷移すると、当該遷移に応じて一次側コイルＬ１に流れる電流ｉ１が増加する。そして、電流ｉ１の増加に応じて受信信号Ｖ２として正のパルスと負のパルスが生成される。第１の積分回路８は、この正のパルス及び負のパルスに対して一階積分を行うことで中間信号Ｖ３として正のパルスを生成する。そして、第２の積分回路９は、中間信号Ｖ３として生成された正のパルスに対して一階積分を行うことで伝達信号Ｖｏｕｔをロウレベルからハイレベルに遷移させる。
【００４１】
また、伝達信号Ｖ１がハイレベルからロウレベルに遷移すると、当該遷移に応じて一次側コイルＬ１に流れる電流ｉ１が減少する。そして、電流ｉ１の減少に応じて受信信号Ｖ２として負のパルスと正のパルスが生成される。第１の積分回路８は、負のパルス及び正のパルスに対して一階積分を行うことで中間信号Ｖ３として負のパルスを生成する。そして、第２の積分回路９は、中間信号Ｖ３として生成された負のパルスに対して一階積分を行うことで伝達信号Ｖｏｕｔをハイレベルからロウレベルに遷移させる。
【００４２】
以上の説明より、実施の形態２にかかる半導体装置は、一次側コイルＬ１と直列にコンデンサＣを設ける。これにより、実施の形態２にかかる半導体装置では、半導体チップ３とは絶縁されて設けられる送信回路において流れる直流電流を削減することができる。つまり、実施の形態２にかかる半導体装置を用いることで、送信回路側の消費電力を削減することができる。
【００４３】
また、実施の形態２にかかる半導体装置では、受信信号Ｖ２が伝達信号Ｖ１の二階微分に比例することから、積分回路を２つ備え、受信信号Ｖ２を二階積分することで伝達信号Ｖ１を再生した伝達信号Ｖｏｕｔを生成する。
【００４４】
実施の形態３
上記実施の形態では、受信回路４として積分回路を用いる例について説明したが、受信信号Ｖ２又は中間信号Ｖ３が伝達信号Ｖ１の一階微分に比例する場合、当該受信信号Ｖ２又は中間信号Ｖ３を受信する受信回路４としてヒステリシスコンパレータを用いることも可能である。
【００４５】
そこで、実施の形態２にかかる半導体装置の第２の積分回路９をヒステリシスコンパレータ１２に置き換えた半導体装置のブロック図を図１１に示す。図１１に示すように、ヒステリシスコンパレータ１２は、第１の積分回路８によって生成された中間信号Ｖ３に基づき伝達信号Ｖｏｕｔを再生する。また、ヒステリシスコンパレータ１２を有する半導体装置の詳細なブロック図を図１２に示す。図１２に示すようにヒステリシスコンパレータ１２は、一方の入力端子（正転入力端子）が第１の積分回路８の出力端子に接続され、他方の入力端子（反転入力端子）が二次側コイルＬ２の他端に接続され、一方の入力端子と前記他方の入力端子との間の電圧差に応じて伝達信号Ｖｏｕｔの論理レベルを切り替える。
【００４６】
続いて、実施の形態３にかかる半導体装置の動作について説明する。図１３に本実施の形態にかかる半導体装置の動作を示すタイミングチャートを示す。図１３に示すように、伝達信号Ｖ１がロウレベルからハイレベルに遷移すると、当該遷移に応じて一次側コイルＬ１に流れる電流ｉ１が増加する。そして、電流ｉ１の増加に応じて受信信号Ｖ２として正のパルスと負のパルスが生成される。第１の積分回路８は、この正のパルス及び負のパルスに対して一階積分を行うことで中間信号Ｖ３として正のパルスを生成する。そして、ヒステリシスコンパレータ１２は、中間信号Ｖ３の信号レベルが正側に所定値（閾値）以上になった時点で伝達信号Ｖｏｕｔをロウレベルからハイレベルに遷移させる。
【００４７】
また、伝達信号Ｖ１がハイレベルからロウレベルに遷移すると、当該遷移に応じて一次側コイルＬ１に流れる電流ｉ１が減少する。そして、電流ｉ１の減少に応じて受信信号Ｖ２として負のパルスと正のパルスが生成される。第１の積分回路８は、負のパルス及び正のパルスに対して一階積分を行うことで中間信号Ｖ３として負のパルスを生成する。そして、ヒステリシスコンパレータ１２は、中間信号Ｖ３の信号レベルが負側に所定値（閾値）以上になった時点で伝達信号Ｖｏｕｔをハイレベルからロウレベルに遷移させる。
【００４８】
このように、中間信号Ｖ３が伝達信号Ｖ１の一階微分に比例する場合、当該中間信号Ｖ３を受信する受信回路４としてヒステリシスコンパレータを用いることも可能である。また、実施の形態１では、積分回路に入力される受信信号Ｖ２が伝達信号Ｖ１の一階微分に比例するため、積分回路をそのままヒステリシスコンパレータ１２に置き換えることも可能である。
【００４９】
ここで、上記実施の形態にかかる半導体装置の応用例について説明する。本発明にかかる半導体装置の応用例を示すブロック図を図１４〜図１７に示す。図１４は、内部回路５としてゲートドライバを用い、送信回路としてＭＣＵ２０を用いるものである。ＭＣＵ２０は、ゲートドライバが駆動するパワートランジスタＱ１のための制御信号をシングルエンド信号として出力する。そして、半導体装置は、オンチップトランスフォーマと受信回路４を用いて当該制御信号を受信し、ゲートドライバによりパワートランジスタＱ１を駆動する。そして、パワートランジスタは、コレクタと電源ＨＶＤＤとの間に接続された負荷３０を駆動する。また、ＭＣＵ２０は、電源ＶＤＤ及び接地電源ＶＳＳに基づき動作するが、半導体装置は電源ＨＶＤＤ及び接地電源ＧＮＤに基づき動作する。
【００５０】
図１５は、内部回路５としてゲートドライバを用い、送信回路としてＭＣＵ２１を用いるものである。ＭＣＵ２１は、ゲートドライバが駆動するパワートランジスタＱ１のための制御信号を差動信号として出力する。そして、半導体装置は、オンチップトランスフォーマと受信回路４を用いて当該制御信号を受信し、ゲートドライバによりパワートランジスタＱ１を駆動する。そして、パワートランジスタは、コレクタと電源ＨＶＤＤとの間に接続された負荷３０を駆動する。また、ＭＣＵ２０は、電源ＶＤＤ及び接地電源ＶＳＳに基づき動作するが、半導体装置は電源ＨＶＤＤ及び接地電源ＧＮＤに基づき動作する。
【００５１】
図１６は、内部回路５としてＭＣＵを用い、送信回路としてセンサ２２を用いるものである。センサ２２は、例えば、温度センサ、角速度センサなどであり、検出対象に応じた検出信号を出力する。そして、半導体装置は、オンチップトランスフォーマと受信回路４を用いて当該検出信号を受信し、ＭＣＵにより各種信号処理を行う。また、センサ２２は、電源ＶＤＤ及び接地電源ＶＳＳに基づき動作するが、半導体装置は電源ＬＶＤＤ及び接地電源ＧＮＤに基づき動作する。
【００５２】
図１７は、内部回路５としてバッファ回路を用い、送信回路としてＭＣＵ２０を用いるものである。ＭＣＵ２０は、図示しない制御対象回路のための制御信号をシングルエンド信号として出力する。そして、半導体装置は、オンチップトランスフォーマと受信回路４を用いて当該検出信号を受信し、バッファ回路を介して受信回路４が再生した制御信号ＲｘＯＵＴを他の回路に出力する。また、ＭＣＵ２０は、電源ＶＤＤ及び接地電源ＶＳＳに基づき動作するが、半導体装置は電源ＬＶＤＤ及び接地電源ＧＮＤに基づき動作する。
【００５３】
このように、本発明にかかる半導体装置を用いることで、異なる電源電圧に基づき動作する送信回路から出力される信号をオンチップトランスフォーマを備える１チップ構成の半導体装置で受信し、各種制御又は信号処理を行うことが可能になる。また、本発明では、交流結合素子としてオンチップトランスフォーマを備えることで、コモンモード電圧の異なる信号や、扱うことができる信号振幅の異なる回路間での信号の送受信を可能とする。さらに、オンチップトランスフォーマにより信号振幅の変換が可能であるために、受信回路側から入力されるサージ電流や静電気による半導体装置の内部回路の破壊を防ぐことが可能になる。
【００５４】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、オンチップトランスフォーマに代えて送信回路と受信回路との間に接続されるコンデンサを用いることも可能である。
【符号の説明】
【００５５】
１    半導体パッケージ
２    外部端子
３    半導体チップ
４    受信回路
５    内部回路
６    交流結合素子
７、１０、１１    トランスコンダクタンス増幅器
８、９    積分回路
９    積分回路
１２    ヒステリシスコンパレータ
２０、２１    ＭＣＵ
２２    センサ
３０    負荷
Ｃ、Ｃｏ１、Ｃｏ２    コンデンサ
Ｌ１    一次側コイル
Ｌ２    二次側コイル
【図１】
0005499716.tif 000008
【図２】
0005499716.tif 000009
【図３】
0005499716.tif 000010
【図４】
0005499716.tif 000011
【図５】
0005499716.tif 000012
【図６】
0005499716.tif 000013
【図７】
0005499716.tif 000014
【図８】
0005499716.tif 000015
【図９】
0005499716.tif 000016
【図１０】
0005499716.tif 000017
【図１１】
0005499716.tif 000018
【図１２】
0005499716.tif 000019
【図１３】
0005499716.tif 000020
【図１４】
0005499716.tif 000021
【図１５】
0005499716.tif 000022
【図１６】
0005499716.tif 000023
【図１７】
0005499716.tif 000024
【図１８】
0005499716.tif 000025
【図１９】
0005499716.tif 000026
【図２０】
0005499716.tif 000027
【図２１】
0005499716.tif 000028
【図２２】
0005499716.tif 000029