(57)【特許請求の範囲】
【請求項１】
ＦＲＣ補償値が書き込まれるサブピクセルを定義する複数のＦＲＣパターンを利用し、前記ＦＲＣ補償値をデジタルビデオデータに加算するＦＲＣ装置と、
前記ＦＲＣ装置から入力されたデジタルビデオデータをデータ電圧に変換し、前記データ電圧の極性をあらかじめ設定されたインバージョン（inversion）方法に基づいて反転させるデータ駆動回路と、
前記データ駆動回路から供給されるデータ電圧を充電するピクセルアレイが形成された液晶表示パネルと、を含み、
前記ＦＲＣ装置は、
フレーム期間をカウントし、１フレーム期間が経過する度に、フレームカウント値を１ずつ累積する第１フレームカウンターと、
前記１フレーム期間が経過する度に、前記フレームカウント値を１ずつ累積するが、ＦＲＣホールド/スキップ同期信号に応答して、前記フレームカウント値を維持するか、次次回の値にスキップする第２フレームカウンターと、
モード選択信号に応答して、前記第１フレームカウンターから出力されたフレームカウント値と、前記第２フレームカウンターから出力されたフレームカウント値の、いずれか一つを選択するマルチプレクサと、
前記フレームカウント値のホールドタイミングとスキップタイミングの、いずれか一つを指示する、フレームホールド/スキップデータの入力を受け、 前記ＦＲＣホールド/スキップ同期信号を発生するＦＲＣホールド/スキップ制御部と、
前記マルチプレクサによって選択された、前記フレームカウント値によって前記ＦＲＣパターンを選択するＦＲＣパターン選択部と、
Ｊビットのデジタルビデオデータの中で、選択されたＦＲＣパターンが定義する、サブピクセルに書き込まれるデジタルビデオデータに、前記ＦＲＣ補償値を加算するＦＲＣ補償部を含むことを特徴とする液晶表示装置。
【請求項２】
特定時間に到逹する時に、同一のＦＲＣパターンが繰り返し選択されることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記ＦＲＣ装置は、
特定時間に到逹する時に、次次回のＦＲＣパターンが選択されることを特徴とする請求項１記載の液晶表示装置。
【請求項４】
前記ＦＲＣ装置は、
Ｉ（Ｉは６以上の正の整数）ビットのデジタルビデオデータでＬＳＢ（Least Significant Bit）を除去し、Ｊ（ＪはＩより小さな正の整数）ビットのデジタルビデオデータに変換し、Ｊビットのデジタルビデオデータの中で選択されたＦＲＣパターンによって定義されたサブピクセルに書き込まれるデータに、前記ＦＲＣ補償値を加算することを特徴とする請求項１記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置とそのフレームレートコントロール（Frame Rate Control) 方法に関する。
【背景技術】
【０００２】
アクティブマトリックス(Active Matrix) 駆動方式の液晶表示装置は、図１のようにスイッチング素子として薄膜トランジスタ-(Thin Film Transistor : 以下“ＴＦＴ”と称する)を含むピクセルに入力映像を再現する。ＴＦＴは、ゲートラインを通じて供給されるゲートパルス(またはスキャンパルス)に応答し、データラインを通じて供給されるデータ電圧（Ｖｄａｔａ）を液晶セル（Ｃｌｃ）の画素電極に供給する。液晶表示装置のピクセルは、カラー具現のために、ＲＧＢサブピクセルを含み、ＲＧＢサブピクセルそれぞれは、図１のように、液晶セル（Ｃｌｃ）、ＴＦＴ、ストレージキャパシター（storage capacitor、Ｃｓｔ）などを含む。液晶セル（Ｃｌｃ）は、データ電圧が供給される画素電極、共通電圧（Ｖｃｏｍ）が供給される共通電極、及びその電極の間に形成された液晶層を含む。液晶層の液晶分子は、画素電極と共通電極との間に印加される電界によって回動し、液晶表示パネルの上板に接合された偏光板をパスする光量を調節する。
【０００３】
図１及び図２で、“Ｖｄａｔａ”は、ソースドライブＩＣ(Source Drive Integrated Circuit)から出力される正極性/負極性のデータ電圧であり、“Ｖｇａｔｅ”は、ゲートドライブＩＣ(Gate drive Integrated Circuit)から出力されるゲートハイ/ロー電圧である。ゲートパルスは、ＴＦＴのしきい電圧以上で設定されたゲートハイ電圧に発生され、ＴＦＴをターンオン(Turn-on)させる。“Ｃｓｔ”は、液晶セル（Ｃｌｃ）の電圧を維持させるためのストレージ キャパシター（Ｃｓｔ）を意味し、”Ｃｇｓ”は、ＴＦＴのゲート-ソース間の寄生容量である。”Ｖｐ（＋）”は、液晶セル（Ｃｌｃ）に充電された正極性のデータ電圧であり、”Ｖｐ（−）”は、液晶セル（Ｃｌｃ）に充電された負極性のデータ電圧である。
【０００４】
液晶表示装置は、液晶の劣化と残像を減らすために、図２のようにデータ電圧の極性を周期的に反転させている。このような液晶表示装置の駆動方法には、フレームインバージョン（(Frame inversion)、カラムインバージョン(Column inversion)、ラインインバージョン(Line inversion)、ドットインバージョン(Dot inversion) などが知られている。
【０００５】
図１及び図２を参照すれば、第ｎ（ｎは正の整数）フレーム期間（Ｆｎ）のスキャンタイムの間に液晶セルに正極性のデータ電圧が供給された後、第ｎ＋１フレーム期間（Ｆｎ＋１）のスキャンタイムの間に、その液晶セルに負極性のデータ電圧が供給される。第ｎフレーム期間（Ｆｎ）の間に、液晶セルは、スキャンタイムの間に正極性のデータ電圧を充電し、ＴＦＴの寄生容量によってΔＶｐだけ低くなった正極性の電圧（Ｖｐ（＋））を維持する。第ｎ＋１フレーム期間（Ｆｎ＋１）の間に、液晶セルは、スキャンタイムの間に負極性のデータ電圧を充電し、ＴＦＴの寄生容量によってΔＶｐだけ低くなった負極性の電圧（Ｖｐ（−））を維持する。したがって、同一である階調で設定された正極性のデータ電圧と負極性のデータ電圧を液晶セルに供給しても、そのデータ電圧の極性によって液晶セルの輝度が変わることがある。１フレーム期間が短いか、同一極性のデータ電圧が液晶セルで維持される時間が短ければ、使用者が認識することができないが、１フレーム期間が長くなるか、同一極性のデータ電圧が液晶セルで維持される時間が長くなれば、使用者がその輝度差を認識することができる。
【０００６】
ΔＶｐは式（１）のようにＴＦＴの寄生容量（Ｃｇｓ）によって変わる。
0005619119.tif 000002
【０００７】
ここで、ΔＶｇはゲートハイ電圧とゲートロー電圧の差を意味する。
【０００８】
最近、大部分の液晶表示装置は、データのビット数を減らし、データ伝送ライン数を減らして画質低下を補償することができるフレームレートコントロール(Frame Rate Control、以下 "ＦＲＣ"とする)を適用している。ＦＲＣは、ソースドライブＩＣに入力されるデジタルビデオデータのビット数を減らしながらも、図３及び図４のような補償方法で表現可能な階調数を高めて損失を補償する。
【０００９】
ＦＲＣの原理について図３及び図４を参照して説明する。
【００１０】
図３は、１階調未満の階調で輝度を微細に調整するためにＦＲＣ補償値を時間的に分散した一例である。図３の（ａ）のように、４個のフレーム期間の中で１個のフレーム期間にだけＦＲＣ補償値‘１’をピクセルアレイのサブピクセルに書き込めば、視聴者は、４フレーム期間の間に、そのサブピクセルの階調を１／４階調（２５％輝度）で認識する。図３の （ｂ）のように、４個のフレーム期間の中で２個のフレーム期間の間に、ＦＲＣ補償値‘１’をサブピクセルに書き込めば、視聴者は、４フレーム期間の間に、そのサブピクセルの階調を１／２階調（５０％輝度）で認識する。そして、図３の（ｃ）のように、４個のフレーム期間の中で３個のフレーム期間にＦＲＣ補償値‘１’をサブピクセルに書き込めば、視聴者は、４フレーム期間の間に、そのサブピクセルの階調を３／４階調（７５％輝度）で認識する。
【００１１】
図４は、１階調未満の階調で輝度を微細に調整するために補償値を空間的に分散したディザリング(Dithering)方法の一例である。ディザリング方法は、１階調未満の階調で輝度を微細に調整するために、複数のサブピクセル（Ｄ１〜Ｄ４）を含む一定の大きさのディザマスク(Dither mask)内でＦＲＣ補償値が書き込まれるサブピクセルの個数を調節し、補償値を空間的に分散させる。図４の（ａ）のように、２×２サブピクセルを含むディザマスクの場合、そのディザマスク内で１個のサブピクセル（Ｄ１）にＦＲＣ補償値‘１’を書き込めば、視聴者は、そのディザマスクの階調を１／４階調（２５％）で認識する。 図４の（ｂ）のように、ディザマスク内で２個のサブピクセル（Ｄ２、Ｄ３）にＦＲＣ補償値‘１’を書き込めば、視聴者は、そのディザマスクの階調を１／２階調（５０％）で認識する。そして、図４の(c)のように、ディザマスク内で３個のサブピクセル（Ｄ２〜Ｄ４）に ＦＲＣ補償値 '１'を書き込めば、視聴者は、そのディザマスクの階調を３／４階調（７５％）で認識する。
【００１２】
一般的に、液晶表示装置に適用されるＦＲＣは、図３の時間的分散方法と図４の空間的分散方法を一緒に適用して図５のように具現化されている。ＦＲＣ補償値は、同一のサブピクセルに連続に書き込むことができる。この場合、ＦＲＣ補償値が連続的に書き込まれるサブピクセルの輝度は、異なるサブピクセルの輝度より高くなるため、液晶表示装置の輝度均一度と色再現特性は劣化し、その結果、特定の色がさらに強調されて見える等、輝度均一度と色再現特性の悪化を引き起こす場合がある。このような問題を解決するために、ＦＲＣは、補償値が書き込まれるピクセル位置を定義したＦＲＣパターンを多様な形態にあらかじめ設定し、そのＦＲＣパターンをフレーム期間間隔で循環させ、ＦＲＣ補償値が書き込まれるピクセルの位置を毎フレーム期間ごとに変更する。例えば、図５のように奇数番目のフレーム期間（Ｎ、Ｎ＋２）に適用されるＦＲＣパターン（Ｐ１、Ｐ３）でＦＲＣ補償値が書き込まれるピクセル位置は、偶数番目フレーム期間（Ｎ＋１、Ｎ＋３）に適用されるＦＲＣパターン（Ｐ２、Ｐ４）でＦＲＣ補償値が書き込まれるピクセル位置と交互に変わる。
【００１３】
液晶表示装置のピクセルアレイに供給されるデータ電圧の極性は、前述のように極性インバージョン（inversion）方法によって時間的、空間的に反転される。このような極性インバージョン方法に駆動されるピクセルアレイでは、図５のように、長時間同一極性で駆動されるサブピクセルにＦＲＣ補償値を書き込むことができる。この場合、ＦＲＣ補償値が書き込まれるサブピクセルの極性は、ある一極性に偏る。図５の例では、ＦＲＣ補償値は、正極性のデータ電圧を充電するサブピクセルにだけ書き込まれる。その結果、同一極性のデータ電圧が充電されるサブピクセルにＦＲＣ補償値が長時間連続的に書き込まれることになるので、そのサブピクセルが直流駆動されて残像が見える。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明の目的とするのは、ＦＲＣで残像を減らすことができる液晶表示装置とそのＦＲＣ方法を提供することにある。
【課題を解決するための手段】
【００１５】
前記課題を解決するために、本発明の液晶表示装置は、ＦＲＣ補償値が書き込まれるサブピクセルを定義する複数のＦＲＣパターンを利用し、前記ＦＲＣ補償値をデジタルビデオデータに加算するＦＲＣ装置と、前記ＦＲＣ装置から入力されたデジタルビデオデータをデータ電圧に変換し、前記データ電圧の極性をあらかじめ設定されたインバージョン方法に基づいて反転させるデータ駆動回路と、前記データ駆動回路から供給されるデータ電圧を充電するピクセルアレイが形成された液晶表示パネルを含む。
【００１６】
前記ＦＲＣ装置は、フレーム期間をカウントし、前記フレーム期間が変わる度にフレームカウント値を増加させ、前記フレームカウント値に応答してあらかじめ設定された手順でＦＲＣパターンに変更するが、特定時間に到逹する時に、前記フレームカウント値をホールドするかスキップする。
【発明の効果】
【００１７】
前述のように、本発明は、特定時間に到逹する時に、ＦＲＣパターンを１フレーム期間以上同一のＦＲＣパターンで繰り返し選択するか、次次回のＦＲＣパターンで選択しＦＲＣ補償を遂行する。その結果、本発明は、液晶表示装置にＦＲＣを適用する時に、ピクセルアレイの極性の偏りを周期的に相殺してピクセルの直流駆動を防止することでＦＲＣによる残像を防止することができる。
【図面の簡単な説明】
【００１８】
【図１】液晶表示パネルのピクセルを簡略に示す等価回路図である。
【図２】図１に示されたサブピクセルに印加される信号と液晶セル電圧を示す波形図である。
【図３】ＦＲＣの動作原理を示す図である。
【図４】ＦＲＣの動作原理を示す図である。
【図５】ドットインバージョンでＦＲＣを適用する時に、ＦＲＣ補償値が、同一極性で駆動されるサブピクセルに記入される例を示す図である。
【図６】本発明の第１実施の形態に係るＦＲＣ方法を示す図である。
【図７】本発明の第２実施の形態に係るＦＲＣ方法を示す図である。
【図８】図６のようなＦＲＣ方法で適用されるＦＲＣホールド(hold)/スキップ(skip)同期信号とＦＲＣパターンを示す波形図である。
【図９】図７のようなＦＲＣ方法で適用されるＦＲＣホールド/スキップ同期信号とＦＲＣパターンを示す波形図である。
【図１０】複数のフレーム期間の間に、ＦＲＣパターンをホールドするかスキップする例を示す波形図である。
【図１１】ＦＲＣホールド/スキップ同期信号の周期が可変される例を示す波形図である。
【図１２】本発明の第１実施の形態に係るＦＲＣ装置を示すブロック図である。
【図１３】本発明の第２実施の形態に係るＦＲＣ装置を示すブロック図である。
【図１４】本発明の実施の形態に係る液晶表示装置を示すブロック図である。
【発明を実施するための形態】
【００１９】
以下、添付された図面を参照して、本発明に係る望ましい実施の形態を詳しく説明する。明細書全体にわたって同一の参照番号は実質的に同一の構成要素を意味する。以下の説明で、本発明と関連する公知機能あるいは構成に対する具体的な説明が、本発明の要旨に不要であると判断される場合は、その詳細な説明を省略する。
【００２０】
本発明の実施の形態に係るＦＲＣ方法は、フレーム期間をカウントしてフレームカウント値をフレーム期間が変わる度に増加させ、前記フレームカウント値に応答してあらかじめ設定された手順で次(または次回)のＦＲＣパターンに変更する。特に、本発明の実施の形態に係るＦＲＣ方法は、あらかじめ設定された特定時間に到逹する時に、フレームカウント値をホールドするかスキップして１フレーム期間以上同一のＦＲＣパターンを繰り返し選択するか、次次回のＦＲＣパターンを選択する。本発明の実施の形態に係るＦＲＣ方法は、あらかじめ設定されたインバージョン方法で極性が反転されるピクセルアレイのピクセルの中で、選択されたＦＲＣパターンによって定義されたサブピクセルにＦＲＣ補償値を加算してデータ駆動回路に伝送する。
【００２１】
図６及び図７を参照すれば、液晶表示装置のピクセルアレイは、ドットインバージョン(Dot inversion) 方法で極性が反転されるデータ電圧を充電する。
【００２２】
ドットインバージョン方法において、ピクセルアレイのサブピクセルは、空間的に見ると、Ｎ（Ｎは正の整数）ドット単位に反転され、時間的に見ると、Ｎフレーム期間周期で反転される。
ドットインバージョン方法は、図６及び図７のように、垂直１ドット及び水平２ドットインバージョン方法で選択することができるが、これに限定されない。例えば、ドットインバージョン方法は、垂直１ドット及び水平１ドットインバージョン 、垂直２ドット及び水平１ドットインバージョンなどの中でいずれか一つで有り得る。垂直１ドット及び水平２ドットインバージョン方法において、ライン方向(または水平方向)に従って配列されたサブピクセルは２ドット単位で極性が反転され、カラム方向(または垂直方向)に従って配列されたサブピクセルは１ドット単位で極性が反転される。垂直１ドット及び水平２ドットインバージョン方法においては、サブピクセルの極性は１フレーム期間周期で反転することができる。
【００２３】
本発明のＦＲＣ方法は、ＦＲＣ補償値が書き込まれるサブピクセルの位置を定義する複数のＦＲＣパターン（Ｐ１〜Ｐ４）によって定義されたサブピクセルに書き込まれるビデオデータにＦＲＣ補償値“１”を加える。ＦＲＣパターン（Ｐ１〜Ｐ４）は、ＦＲＣ補償値が書き込まれるサブピクセルを定義し、そのサブピクセルの位置を互いに異なるように定義する。ＦＲＣパターン（Ｐ１〜Ｐ４）は、図６及び図７に限定されない。ＦＲＣパターンそれぞれにおいて、ＦＲＣ補償値が書き込まれるサブピクセルの個数と位置は、ＦＲＣ補償階調値によって変わることがある。また、循環されるＦＲＣパターンの個数は、図６及び図７で４個に例示されたが、これに限定されない。
【００２４】
本発明のＦＲＣ方法は、フレーム期間をカウントしてそのカウント値に基づいてＦＲＣパターン（Ｐ１〜Ｐ４）を選択する。本発明のＦＲＣ方法は、第Ｎフレーム期間に第１ＦＲＣパターン（Ｐ１）を選択した後、第Ｎ＋１フレーム期間に第２ＦＲＣパターン（Ｐ２）を選択する。次いで、本発明のＦＲＣ方法は、第Ｎ＋２フレーム期間に第３ＦＲＣパターン（Ｐ３）を選択した後、第Ｎ＋３フレーム期間に第４ＦＲＣパターン（Ｐ４）を選択する。本発明のＦＲＣ方法は、フレームカウント値が増加する度に第１ＦＲＣパターン（Ｐ１）から第４ＦＲＣパターン（Ｐ４）まで順次に選択し、ＦＲＣ補償値をサブピクセルに書き込む。
【００２５】
次いで、本発明のＦＲＣ方法は、あらかじめ設定された特定時間に到逹すれば、フレームカウント値を以前の状態でホールド(hold)するかスキップ(skip)する。その結果、本発明のＦＲＣ方法は、特定時間に到逹する時に、図６の例のように、ＦＲＣパターンを変更しないで維持するか、特定時間に到逹する時に、図７の例のように、ＦＲＣパターンを次(または次回)のＦＲＣパターンで選択しないで次次回のＦＲＣパターンで選択する。このようなＦＲＣ方法は、ＦＲＣ補償値が書き込まれるピクセルの極性の偏りを緩和することができる。
【００２６】
本発明のＦＲＣ方法は、図６の（ａ）のように、第Ｎ乃至第Ｎ＋３フレーム期間の間に、第１ＦＲＣパターン（Ｐ１）から第４ＦＲＣパターン（Ｐ４）の順に順次にＦＲＣパターンを選択する。このような方法で、ＦＲＣパターン（Ｐ１〜Ｐ４）は一定時間の間に循環的に選択される。図６の（ａ）で、ＦＲＣ補償値が書き込まれるサブピクセルは、正極性のデータ電圧で駆動されるサブピクセルである。次いで、本発明のＦＲＣ方法は、図６の（ｂ）のように、あらかじめ設定された特定時間、例えば、第Ｎ＋４フレーム期間に到逹すれば、ＦＲＣパターンを第４ＦＲＣパターン（Ｐ４）で維持した後、第１ＦＲＣパターン（Ｐ１）から第４ＦＲＣパターン（Ｐ４）の順に順次にＦＲＣパターンを選択する。図６の（ｂ）で、ＦＲＣ補償値が書き込まれるサブピクセルは、負極性のデータ電圧で駆動されるサブピクセルである。サブピクセルの極性が毎フレーム期間ごとに反転される。このために第Ｎ＋３フレーム期間と第Ｎ＋４フレーム期間で同一のＦＲＣパターン（Ｐ４）が適用されれば、第Ｎ＋３フレーム期間にＦＲＣ補償値が書き込まれるサブピクセルが正極性のデータ電圧を充電する一方、第Ｎ＋４フレーム期間にＦＲＣ補償値が書き込まれるサブピクセルが負極性のデータ電圧を充電する。その結果、ＦＲＣ補償値が書き込まれるサブピクセルが第Ｎないし第Ｎ＋３フレーム期間の間に正極性のデータ電圧を充電するサブピクセルであり、第Ｎ＋４乃至第Ｎ＋７フレーム期間の間に負極性のデータ電圧を充電するサブピクセルである。したがって、ＦＲＣ補償値が書き込まれるサブピクセルの極性は、一定時間が経過した後に、他の極性に変更されるので、ある一極性に偏向されない。
【００２７】
本発明のＦＲＣ方法は、図７の（ａ)のように、第Ｎ乃至第Ｎ＋３フレーム期間の間に第１ＦＲＣパターン（Ｐ１）から第４ＦＲＣパターン（Ｐ４）の順に順次にＦＲＣパターンを選択する。このような方法で、ＦＲＣパターン（Ｐ１〜Ｐ４）は、一定時間の間に循環的に選択される。図７の（ａ）で、ＦＲＣ補償値が書き込まれるサブピクセルは、正極性のデータ電圧に駆動されるサブピクセルである。次いで、本発明のＦＲＣ方法は、図７の（ｂ）のように、あらかじめ設定された特定時間、例えば、第Ｎ＋４フレーム期間に到逹すれば、ＦＲＣパターンを第２ＦＲＣパターン（Ｐ２）に変更した後、第３ＦＲＣパターン（Ｐ３）、第４ＦＲＣパターン（Ｐ４）及び第１ＦＲＣパターン（Ｐ１）の順に順次にＦＲＣパターンを選択する。図７の（ｂ）で、ＦＲＣ補償値が書き込まれるサブピクセルは、負極性のデータ電圧に駆動されるサブピクセルである。 サブピクセルの極性が毎フレーム期間ごとに反転される。このために、第Ｎ＋３フレーム期間と第Ｎ＋４フレーム期間で実質的に同一の第４ＦＲＣパターン（Ｐ４）と第２ＦＲＣパターン（Ｐ２）が適用されれば、第Ｎ＋３フレーム期間にＦＲＣ補償値が書き込まれるサブピクセルが正極性のデータ電圧を充電する一方、第Ｎ＋４フレーム期間にＦＲＣ補償値が書き込まれるサブピクセルが負極性のデータ電圧を充電する。その結果、ＦＲＣ補償値が書き込まれるサブピクセルが、第Ｎ乃至第Ｎ＋３フレーム期間の間に正極性のデータ電圧を充電するサブピクセルであり、第Ｎ＋４乃至第Ｎ＋７フレーム期間の間に負極性のデータ電圧を充電するサブピクセルである。したがって、ＦＲＣ補償値が書き込まれるサブピクセルの極性は、一定時間が経過した後に、他の極性に変更されるので、一極性に偏向されない。
【００２８】
本発明のＦＲＣ方法は、フレーム期間をカウントし、そのカウント値が増加する度に次の順番のＦＲＣパターンを選択し、一定時間が経過した後に、ＦＲＣ補償値が書き込まれるサブピクセルの極性を反転させるためにフレームカウント値をホールドするかスキップさせる。このため、本発明のＦＲＣ方法は、フレームカウント値のホールドタイミングまたはスキップタイミングを制御するために、ＦＲＣホールド/スキップ同期信号(ＦＲＣＳＹＮＣ)を利用する。ＦＲＣホールド/スキップ同期信号（ＦＲＣＳＹＮＣ）のパルスは、図６乃至図１１のようにフレームカウント値がホールドされるかスキップされるタイミングで発生される。
【００２９】
図６のようなＦＲＣ方法で適用されるＦＲＣホールド/スキップ同期信号（ＦＲＣＳＹＮＣ）は図８に示される。図７のようなＦＲＣ方法で適用されるＦＲＣホールド/スキップ同期信号（ＦＲＣＳＹＮＣ）は図９に示される。ＦＲＣホールド/スキップ同期信号（ＦＲＣＳＹＮＣ）のパルス周期（Ｔ）は数十フレーム期間位で設定することができる。ＦＲＣホールド/スキップ同期信号（ＦＲＣＳＹＮＣ）の周期（Ｔ）は一定時間に固定されるか、図１０及び図１１のように可変することができる。
【００３０】
図１０は、複数のフレーム期間の間にＦＲＣパターンをホールドするかスキップする例を示す波形図である。
【００３１】
図１０を参照すれば、本発明のＦＲＣ方法は、ＦＲＣパターンを一定である循環規則に従って順次に選択し、あらかじめ設定された特定時間に到逹する時、その後に連続される複数のフレーム期間の間にＦＲＣパターンを変更しないで固定する。
【００３２】
図１１はＦＲＣホールド/スキップ同期信号（ＦＲＣＳＹＮＣ）の周期（Ｔ）が可変される例を示す波形図である。
【００３３】
図１１を参照すれば、本発明のＦＲＣ方法は、ＦＲＣホールド/スキップ同期信号(ＦＲＣＳＹＮＣ)の周期を可変してＦＲＣパターンのホールドタイミングとスキップタイミングを調節することができる。例えば、本発明のＦＲＣ方法は、ＦＲＣパターンのホールドタイミングとスキップタイミング周期を図１１の例のように６４フレーム期間周期で設定するか、４０フレーム期間周期で設定することができる。また、本発明のＦＲＣ方法は、ＦＲＣパターンのホールドタイミングとスキップタイミング周期を一定時間の間に、６４フレーム期間周期で設定し、その後に４０フレーム期間周期に短く縮めることもできる。
【００３４】
図１２は本発明の第１実施の形態に係るＦＲＣ装置を示すブロック図である。
【００３５】
図１２を参照すれば、本発明のＦＲＣ装置は、データ同期部１２、フレームカウンター１６、ＦＲＣホールド／スキップ制御部２０、ＦＲＣパターン選択部２２、及びＦＲＣ補償部２４を含む。
【００３６】
データ同期部１２は、入力映像のデジタルビデオデータ（ＲＧＢ）と、外部タイミング信号とを受信する。外部タイミング信号は、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（Data Enable、ＤＥ)、メインクロック（ＣＬＫ）などを含む。データ同期部１２は、入力映像のデジタルビデオデータ（ＲＧＢ）をメインクロック（ＣＬＫ）タイミングにサンプリングし、デジタルビデオデータ（ＲＧＢ）と外部タイミング信号を同期させる。
【００３７】
フレームカウンター１６は、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（Data Enable、ＤＥ)のいずれか一つを利用してフレーム期間をカウントする。例えば、フレームカウンター１６は、１フレーム期間が経過される度にフレームカウント値を累積させるため、垂直同期信号（Ｖｓｙｎｃ）の１周期ごとにフレームカウント値を１ずつ累積して増加させ、フレーム期間をカウントすることができる。また、フレームカウンター１６は、水平同期信号（Ｈｓｙｎｃ）とデータイネーブル信号（ＤＥ）をカウントしてそのカウント値が表示パネルのライン数に累積した時に、フレームカウント値を１ずつ累積してフレーム期間をカウントすることもできる。フレームカウンター１６は、ＦＲＣホールド／スキップ制御部２０から入力されるＦＲＣホールド/スキップ同期信号(ＦＲＣＳＹＮＣ)に応答し、フレームカウント値をホールドするかスキップする。例えば、フレームカウンター１６は、現在のフレームカウント値が“５”である時、ＦＲＣホールド/スキップ同期信号（ＦＲＣＳＹＮＣ）のパルスが入力されれば、フレーム期間が変わってもフレームカウント値を“５”で固定するか、フレームカウント値を“７”に変更する。
【００３８】
ＦＲＣホールド／スキップ制御部２０は、フレームホールド/スキップデータ（ＦＨＳ）の入力を受ける。フレームホールド/スキップデータ（ＦＨＳ）は、フレームホールド/スキップ周期情報を含むデジタルデータである。液晶表示装置の製造業社やセットメーカーまたは使用者は、フレームホールド/スキップデータ（ＦＨＳ）をＦＲＣホールド／スキップ制御部２０に入力し、フレームホールド/スキップ周期（Ｔ）を制御することができる。ＦＲＣホールド／スキップ制御部２０は、フレームホールド/スキップデータ（ＦＨＳ）に応答して図６乃至図１１のようなＦＲＣホールド/スキップ同期信号（ＦＲＣＳＹＮＣ）を発生する。
【００３９】
ＦＲＣパターン選択部２２は、フレームカウンター１６から入力されるフレームカウント値によって図６乃至図１１のような方法でＦＲＣパターン（Ｐ１〜Ｐ４）を選択する。例えば、ＦＲＣパターン選択部２２は、４個のＦＲＣパターン（Ｐ１〜Ｐ４）が設定されたら、フレームカウント値を“４”で割って、余りが“１”である時に、第１ＦＲＣパターン（Ｐ１）を選択する。ＦＲＣパターン選択部２２は、フレームカウント値を“４”で割って、余りが“２”である時に、第２ＦＲＣパターン（Ｐ２）を選択する。ＦＲＣパターン選択部２２は、フレームカウント値を“４”で割って、余りが“３”である時に、第３ＦＲＣパターン（Ｐ３）を選択する。そして、ＦＲＣパターン選択部２２は、フレームカウント値を“４”で割って、余りが“０”である時に、第４ＦＲＣパターン（Ｐ４）を選択する。ＦＲＣパターン選択部２２は、選択されたＦＲＣパターンでＦＲＣ補償値が書き込まれるピクセル位置情報を含むＦＲＣパターンデータをＦＲＣ補償部２４に供給する。
【００４０】
ＦＲＣ補償部２４は、Ｉ（Ｉは６以上の正の整数）ビットのデジタルビデオデータ（ＲＧＢ）からＬＳＢ(Least Significant Bit)を除去し、Ｊ(Ｊは Ｉより小さな正の整数) ビットのデジタルビデオデータに変換する。そして、ＦＲＣ補償部２４は、ＦＲＣパターン選択部２２からのＦＲＣパターンデータに応答し、Ｊビットのデジタルビデオデータの中で選択されたＦＲＣパターンが定義するサブピクセルに書き込まれるデジタルビデオデータにＦＲＣ補償値を加算する。
【００４１】
入力映像によって従来のＦＲＣ方法でも残像がほとんど見えないこともある。これを考慮して、ＦＲＣ装置は、フレームカウントのホールド/スキップ機能を選択的に適用するために、図１３に示されたように、フレームカウンターとマルチプレクサをさらに追加的に含むことがある。
【００４２】
図１３を参照すれば、本発明のＦＲＣ装置は、第１フレームカウンター１４、第２フレームカウンター１６、マルチプレクサ(Multiplexer : ＭＵＸ１８)をさらに含む。
【００４３】
第１フレームカウンター１４は、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（ＤＥ）のいずれか一つをカウントし、フレーム期間が変わる度にフレームカウント値を“１”ずつ累積する。第１フレームカウンター１４には、ＦＲＣホールド/スキップ同期信号（ＦＲＣＳＹＮＣ）が入力されない。したがって、第１フレームカウンター１４は、ＦＲＣホールド/スキップ周期と無関係にフレームカウント値を正常に累積する。
【００４４】
第２フレームカウンター１６は図１２のそれと実質的に同一である。したがって、第２フレームカウンター１６は、フレーム期間が変わる度にフレームカウント値を累積するが、ＦＲＣホールド/スキップ同期信号（ＦＲＣＳＹＮＣ）に応答してフレームカウント値をホールドするかスキップする。
【００４５】
マルチプレクサ１８は、外部から入力されるモード選択信号（ＭＳ）に応答し、第１フレームカウンター１４の出力と第２フレームカウンター１６の出力のいずれか一つを選択し、ＦＲＣパターン選択部２２に伝送する。モード選択信号（ＭＳ）は、液晶表示装置の製造業社やセットメーカーまたは使用者によって入力されるか、特定論理値に固定されることがある。また、モード選択信号（ＭＳ）は、入力映像のイメージ分析結果によってその論理値が適応的に変更されることもある。
【００４６】
図１３に示されたデータ同期部１２、ＦＲＣホールド／スキップ制御部２０、ＦＲＣパターン選択部２２、及びＦＲＣ補償部２４は前述の図１２の実施の形態と実質的に同一である。
【００４７】
図１２及び図１３に示されたＦＲＣ装置は、図１４に示されたタイミングコントローラに内蔵することができる。この場合、ＦＲＣ装置にはデータインタフェース送信部２６と、タイミング制御信号発生部２８に接続される。インターフェース送信部２６は、mini ＬＶＤＳ(Low Voltage Differential Signaling)のような標準インターフェース規格を通じて、ＦＲＣ補償部２４から出力されたデジタルビデオデータ（ＲＧＢ）を液晶表示装置のデータ駆動回路（図１４の１１０)に供給する。インターフェース送信部２６は、大韓民国特許出願１０−２００８−０１２７４５８（２００８−１２−１５）、アメリカ出願 １２／５４３、９９６（２００９−０８−１９）、大韓民国特許出願１０−２００８−０１２７４５６（２００８−１２−１５）、アメリカ出願１２／４６１、６５２（２００９−０８−１９）、大韓民国特許出願１０−２００８−０１３２４６６（２００８−１２−２３）、アメリカ出願１２／５３７、３４１（２００９−０８−０７）などを通じて本願出願人によって提案されたインタフェース・プロトコルに基づいてデータ（ＲＧＢ）を伝送することもできる。
【００４８】
タイミング制御信号発生部２８は、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（Data Enable、ＤＥ)、メインクロック（ＣＬＫ）などのタイミング信号をカウントし、液晶表示装置のデータ駆動回路(図４の１１０)とゲート駆動回路(図４の１２０)の動作タイミングを制御するためのタイミング制御信号（ＳＤＣ、ＧＤＣ）を発生する。
【００４９】
図１４は本発明の実施の形態に係る液晶表示装置を示すブロック図である。
【００５０】
図１４を参照すれば、本発明の液晶表示装置は、液晶表示パネル１００、タイミングコントローラ２００、データ駆動回路１１０、ゲート駆動回路１２０などを含む。
【００５１】
液晶表示パネル１００は、二枚のガラス基板の間に形成された液晶層を含む。液晶表示パネル１００は、データライン１０２とゲートライン１０４の交差構造によってマトリックス形態に配置されたピクセルアレイを含む。ピクセルアレイは、図６及び図７のように、あらかじめ設定されたドットインバージョン方法に基づいて極性が反転されるデータ電圧を充電する。
【００５２】
液晶表示パネル１００のＴＦＴアレイ基板には、データライン１０２、データライン１０２と交差されるゲートライン１０４、データライン１０２とゲートライン１０４の交差部に形成されたＴＦＴ、ＴＦＴに接続された液晶セル（Ｃｌｃ）の画素電極１、画素電極１に接続されたストレージキャパシターなどが形成される。液晶表示パネル１００のカラーフィルターアレイ基板にはブラックマットリックス、カラーフィルターなどが形成される。
【００５３】
液晶セル（Ｃｌｃ）は、ＴＦＴを通じて供給されたビデオデータ電圧を充電し、画素電極１と共通電極２の間の電界によって駆動される。共通電極２には共通電圧（Ｖｃｏｍ）が供給される。液晶表示パネル１００のＴＦＴアレイ基板とカラーフィルターアレイ基板のそれぞれには偏光板が接着される。ＴＦＴ アレイ基板とカラーフィルターアレイ基板のそれぞれにおける液晶層と接する面には、液晶分子のプレチルト角(pre-tilt angle)を設定するための配向膜が形成される。
【００５４】
液晶表示パネル１００は、ＴＮ(Twisted Nematic)モードとＶＡ(Vertical Alignment)モードのような垂直電界駆動方式に具現されるか、ＩＰＳ(In Plane Switching)モードとＦＦＳ(Fringe Field Switching)モードのような水平電界駆動方式に具現化されうる。本発明の液晶表示装置は、透過型液晶表示装置、半透科型液晶表示装置、反射型液晶表示装置などいずれの形態でも具現化されうる。透過型液晶表装置と半透科型液晶表示装置では、バックライトユニットが必要である。バックライトユニットは、直下型(direct type)バックライトユニットまたは、エッジ型(edge type)バックライトユニットに具現化されうる。
【００５５】
タイミングコントローラ２００には、図１２または図１３に示されたＦＲＣ装置を内蔵することができる。タイミングコントローラ２００は、ホストシステム３００から入力されたＩビットのデジタルビデオデータ（ＲＧＢ）をＪビットのデジタルビデオデータに変換し、ＦＲＣ補償値を加えてデータ駆動回路１１０に供給する。タイミングコントローラ２００は、ホストシステム３００から垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号(Data Enable、ＤＥ)、ドットクロック（ＣＬＫ）などの外部タイミング信号の入力を受けてデータ駆動回路１１０とゲート駆動回路１２０の動作タイミングを制御するためのタイミング制御信号を発生する。タイミング制御信号は、ゲート駆動回路１２０の動作タイムを制御するためのゲートタイミング制御信号（ＧＤＣ）と、データ駆動回路１１０の動作タイミングとデータ電圧の極性とを制御するためのデータタイミング制御信号（ＳＤＣ）と、を含む。
【００５６】
ゲートタイミング制御信号（ＧＤＣ）は、ゲートスタートパルス(Gate Start Pulse、ＧＳＰ)、ゲートシフトクロック(Gate Shift Clock、ＧＳＣ)、ゲート出力イネーブル信号(Gate Output Enable、ＧＯＥ) などを含む。ゲートスタートパルス（ＧＳＰ）は、ゲート駆動回路１２０の動作開始タイミングを制御する。ゲートシフトクロック(GSC)は、ゲートスタートパルス（ＧＳＰ）をシフトさせるためのクロック信号である。ゲート出力イネーブル信号（ＧＯＥ)は、ゲート駆動回路１２０の出力タイミングを制御する。
【００５７】
データタイミング制御信号（ＳＤＣ）は、ソーススタートパルス（ＳＳＰ）、ソースサンプリングクロック（ＳＳＣ）、極性制御信号（ＰＯＬ）、ソース出力イネーブル信号（ＳＯＥ）などを含む。ソーススタートパルス（ＳＳＰ）は、データ駆動回路１１０のデータサンプリング開始タイミングを制御する。ソースサンプリングクロック（ＳＳＣ）は、データ駆動回路１１０内でデジタルビデオデータのサンプリングタイミングを制御するクロック信号である。ソース出力イネーブル信号（ＳＯＥ）は、データ駆動回路１１０の出力タイミングとチャージシェアリング(Charge sharing timing)を制御する。極性制御信号（ＰＯＬ）は、データ駆動回路１１０から出力されるデータ電圧の極性反転タイミングを指示する。
【００５８】
データ駆動回路１１０は、データタイミング制御信号（ＳＤＣ）に応答し、タイミングコントローラ２００から入力されるＪビットのデジタルビデオデータ（ＲＧＢ）をラッチする。データ駆動回路１１０は、デジタルビデオデータ（ＲＧＢ）をアナログ正極性/負極性のガンマ補償電圧に変換し、正極性/負極性のアナログデータ電圧を生成する。データ駆動回路１１０は、極性制御信号（ＰＯＬ）に応答してデータライン１０２に出力されるデータ電圧の極性を選択する。タイミングコントローラ２００は、極性制御信号（ＰＯＬ）を利用してピクセルアレイの極性インバージョンを制御することができる。
【００５９】
ゲート駆動回路１２０は、ゲートタイミング制御信号（ＧＤＣ）に応答してデータ電圧と同期されるゲートパルスをゲートライン１０４に順次に供給する。
【００６０】
ホストシステム３００は、ＴＶシステム、ホームシアターシステム、パソコン（ＰＣ）、放送受信用セット トップ ボックス、ナビゲーションシステム、ＤＶＤプレーヤー、ブルーレイプレーヤー、ホンシステム(Phone system)のいずれか一つで有り得る。ホストシステム３００は、デジタルビデオデータ（ＲＧＢ）とともにタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＤＣＬＫ）を発生してタイミングコントローラ２００に供給する。
【図１】
0005619119.tif 000003
【図２】
0005619119.tif 000004
【図３】
0005619119.tif 000005
【図４】
0005619119.tif 000006
【図５】
0005619119.tif 000007
【図６】
0005619119.tif 000008
【図７】
0005619119.tif 000009
【図８】
0005619119.tif 000010
【図９】
0005619119.tif 000011
【図１０】
0005619119.tif 000012
【図１１】
0005619119.tif 000013
【図１２】
0005619119.tif 000014
【図１３】
0005619119.tif 000015
【図１４】
0005619119.tif 000016