(57)【特許請求の範囲】
【請求項１】
ドーパントを含む半導体層を形成する工程と、
前記半導体層の一部を除去することによって、前記半導体層に凹凸構造を形成する工程と、
前記凹凸構造が形成された半導体層を、該半導体層を構成する材料がマストランスポートを起こす温度で熱処理し、前記凹凸構造の凹部の少なくとも一部を半導体層を構成する材料で埋設することにより、前記半導体層中に前記凹凸構造を反映した導電性分布を形成する工程と、を有し、
前記導電性分布を形成する工程において、前記凹凸構造の凹部に相当する第１の領域と前記凹凸構造の凸部に相当する第２の領域それぞれを構成する半導体層の材料は同じであり、前記第１の領域のドーパント濃度と前記第２の領域のドーパント濃度とを異ならせることを特徴とする半導体素子の製造方法。
【請求項２】
前記導電性分布を形成する工程において、前記第１の領域のドーパント濃度が前記第２の領域のドーパント濃度よりも低くすることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記導電性分布を形成する工程において、空隙を残して前記半導体層を構成する材料で該空隙を取り囲むように前記凹部を埋設することを特徴とする請求項１または請求項２に記載の半導体の製造方法。
【請求項４】
前記導電性分布を形成する工程において、空隙を残さずに前記半導体層を構成する材料で前記凹部を埋設することを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。
【請求項５】
前記半導体層が、Ａｌを含まないＩＩＩ族窒化物半導体で構成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子の製造方法。
【請求項６】
前記ドーパントが、ｐ型とｎ型のうち少なくとも一方を含むことを特徴とする請求項１
乃至５のいずれか１項に記載の半導体素子の製造方法。
【請求項７】
半導体層がドーパントを含む半導体層で構成され、該半導体層に形成された凹凸構造の凹部の少なくとも一部をマストランスポートにより該半導体層を構成する材料で埋設されており、
前記凹凸構造の凹部に相当する第１の領域と前記凹凸構造の凸部に相当する第２の領域それぞれを構成する材料は同じであり、前記第１の領域のドーパント濃度と前記第２の領域のドーパント濃度とが異なっており、
前記半導体層中に前記凹凸構造を反映した導電性分布が形成されていることを特徴とする半導体素子。
【請求項８】
前記第１の領域のドーパント濃度が、前記第２の領域のドーパント濃度よりも低いことを特徴とする請求項７に記載の半導体素子。
【請求項９】
前記第１の領域は、空隙を残して前記半導体層を構成する材料で該空隙を取り囲むように前記凹部が覆われて構成されていることを特徴とする請求項７または請求項８に記載の半導体素子。
【請求項１０】
前記第１の領域は、空隙を残さずに前記半導体層を構成する材料で前記凹部が埋設されて構成されていることを特徴とする請求項７または請求項８に記載の半導体素子。
【請求項１１】
前記半導体層が、ＤＦＢレーザを構成する半導体層であり、
前記凹凸構造が、前記ＤＦＢレーザにおけるレーザ発振波長の半分の整数倍の長さを１周期とした周期構造を形成していることを特徴とする請求項７乃至１０のいずれか１項に記載の半導体素子。
【請求項１２】
前記半導体層が、活性層を含むＤＦＢレーザを構成する半導体層であり、
前記凹凸構造が、前記活性層における電流密度分布がレーザ発振波長の半分の整数倍の長さを１周期として周期的に変調する構造を有することを特徴とする請求項７乃至１０のいずれか１項に記載の半導体素子。
【請求項１３】
前記半導体層が、活性層を含むＤＦＢレーザを構成する半導体層であり、かつ前記活性層と光学的に結合できる距離まで離れて配置されていることを特徴とする請求項７乃至１０のいずれか１項に記載の半導体素子。
【請求項１４】
前記半導体層が、Ａｌを含まないＩＩＩ族窒化物半導体で構成されていることを特徴とする請求項７乃至１３のいずれか１項に記載の半導体素子。
【請求項１５】
前記ドーパントが、ｐ型とｎ型のうち少なくとも一方を含むことを特徴とする請求項７乃至１４のいずれか１項に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法および半導体素子に関し、特に、面内方向に異なる導電性を有する複数の半導体領域を備える半導体素子の製造方法および半導体素子に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体は紫外から可視領域の発光素子や、次世代高性能電子素子の材料として期待されている。
半導体素子の集積化を行うためには、面内方向に導電性の異なる領域を形成することが必要になる。
しかしながら、ＩＩＩ族窒化物半導体などの非常に硬度の高い材料系では、結晶成長後のイオン注入による導電性制御が非常に困難であることが知られている。
【０００３】
従来においては、例えば、特許文献１には、イオン注入を使用せずにマストランスポートを利用して局所的な導電性制御を行うようにした半導体素子の製造方法が開示されている。
ここで、上記したマストランスポートについて簡単に説明しておく。
マストランスポートとは、加熱によって結晶を形成する原子の一部が移動し、表面自由エネルギーが小さくなるように再配列される現象である。
半導体表面に凹凸構造を形成して所定の温度以上で熱処理を行うことでマストランスポートが起こり、凹凸の角が鈍ったり埋設されたりする現象が起こることが知られている。
マストランスポートの理論や実験結果については、例えば、非特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３４３０２０６号公報
【非特許文献】
【０００５】
【非特許文献１】Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｖｏｌ．６７，  ｐ．２４３４  （１９９０）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１では、上記したようにＩＩＩ族窒化物半導体などの材料系では結晶成長後のイオン注入による導電性制御が困難なことから、イオン注入を使用せずにマストランスポートを利用して結晶成長後に形成した凹凸構造を反映した導電性分布を形成している。
しかしながら、つぎに述べるように、特許文献１の半導体素子の製造方法では、屈折率に分布をつけずに導電性分布を形成することが難しいという課題を有している。
すなわち、特許文献１では、マストランスポートを起こす領域を制御するために、Ａｌ組成の違いによるマストランスポート特性の違いが利用されている。
ここでは、Ａｌを多く含むほど熱力学的に安定になりマストランスポートが起こり難くなるので、マストランスポートを起こしたい領域はＡｌを含まず、マストランスポートを起こしたくない領域はＡｌを含んだ構成とされる。
しかしながら、この構成では、Ａｌ組成の異なる材料を組み合わせて構成することが必須となるため、導電性以外の特性も影響を受けることとなる。
例えば、Ａｌを含む層は含まない層に比べて屈折率が小さくなるので、屈折率に分布をつけずに導電性分布を形成することが難しい。
【０００７】
ここで、屈折率分布をつけずに導電性分布を形成する例として、利得結合型ＤＦＢレーザ（ｄｉｓｔｒｉｂｕｔｅｄ  ｆｅｅｄｂａｃｋ  ｌａｓｅｒ）を例にとり、以下に説明する。
ＤＦＢレーザには、大きく分けて、屈折率結合型（屈折率が周期的に変調されている構造）と、利得結合型（利得が周期的に変調されている構造）と、の２種類に分類される。
利得結合型は、屈折率結合型に比べて単一モード発振がし易く、戻り光による特性変化も小さいという特長を持つ。
しかしながら、純粋な利得結合型ＤＦＢレーザを実現するためには、屈折率を変調させることなく、利得あるいは損失を周期的に変調する必要がある。
利得を変調するには活性層への電流注入密度を変調するようにすれば良いが、特許文献１の製造方法では、屈折率を変調させずに電流密度が変調された構造を作製することが難しい。
【０００８】
本発明は、上記課題に鑑み、イオン注入の困難な半導体による材料系においても、屈折率に分布をつけずに導電性分布を形成することが可能となる半導体素子の製造方法および半導体素子を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明は、つぎのように構成した半導体素子の製造方法および半導体素子を提供するものである。
【００１０】
本発明の半導体素子の製造方法は、
ドーパントを含む半導体層を形成する工程と、
前記半導体層の一部を除去することによって、前記半導体層に凹凸構造を形成する工程と、
前記凹凸構造が形成された半導体層を、該半導体層を構成する材料がマストランスポートを起こす温度で熱処理し、前記凹凸構造の凹部の少なくとも一部を半導体層を構成する材料で埋設することにより、前記半導体層中に前記凹凸構造を反映した導電性分布を形成する工程と、を有し、
前記導電性分布を形成する工程において、前記凹凸構造の凹部に相当する第１の領域と前記凹凸構造の凸部に相当する第２の領域それぞれを構成する半導体層の材料は同じであり、前記第１の領域のドーパント濃度と前記第２の領域のドーパント濃度とを異ならせることを特徴とする。
また、本発明の半導体素子は、半導体層がドーパントを含む半導体層で構成され、該半導体層に形成された凹凸構造の凹部の少なくとも一部をマストランスポートにより該半導体層を構成する材料で埋設されており、
前記凹凸構造の凹部に相当する第１の領域と前記凹凸構造の凸部に相当する第２の領域それぞれを構成する材料は同じであり、前記第１の領域のドーパント濃度と前記第２の領域のドーパント濃度とが異なっており、
前記半導体層中に前記凹凸構造を反映した導電性分布が形成されていることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、イオン注入の困難な半導体による材料系においても、屈折率に分布をつけずに導電性分布を形成することが可能となる半導体素子の製造方法および半導体素子を実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態における半導体素子の製造方法を説明する模式図である。
【図２】実験結果を説明する、参考図として示した半導体表面に凹凸構造を形成して熱処理を行った試料の走査型電子顕微鏡（ＳＥＭ）写真である。
【図３】実験結果を説明する、参考図として示した図２（ａ）と同様の構造を９００℃で３０分間熱処理した試料のＳＥＭ写真である。
【図４】本発明の実施例１における製造方法を説明する模式図である。
【図５】本発明の実施例２における半導体素子を用いたＤＦＢレーザの構成例を説明する模式図である。
【図６】本発明の実施例３における半導体素子を用いたＤＦＢレーザの構成例を説明する模式図である。
【図７】本発明の実施例４における半導体素子を用いたＤＦＢレーザの構成例を説明する模式図である。
【発明を実施するための形態】
【００１３】
以下に、本発明の実施形態について説明する。
本発明において、上記したように半導体層の面内方向に屈折率に分布をつけずに導電性分布を形成することが可能としたのは、つぎのような知見によるものである。
すなわち、ドーパントを含む半導体材料でマストランスポートを起こした場合に、原子の移動前後でドーパントの濃度が変化するという新たな知見に基づいたものである。
本発明者らによる実験の結果、マストランスポートで移動した領域のドーパント濃度が、移動前に比べて低いことを示唆する実験結果が得られた。
【００１４】
以下に、図２を用いて、上記の実験結果について説明する。
図２（ａ）は熱処理前の写真である。
電子線描画とドライエッチングにより、孔ピッチ１６０ｎｍ、孔直径（上部）９０ｎｍ、孔深さ２７０ｎｍの２次元フォトニック結晶が形成されている。
図中の点線より下の領域２００がアンドープ（ｕｄ‐）ＧａＮ、上の領域２１０がＭｇをドープされたｐ‐ＧａＮである。
ｕｄ‐ＧａＮ２００に比べてＭｇドープされた領域２１０は明るく見えている。ＳＥＭ写真のコントラストは、凹凸形状、組成、結晶性、磁性、電位などを反映したものである。
図２（ａ）のＳＥＭ写真でｕｄ‐ＧａＮ２００よりｐ‐ＧａＮ２１０が明るく見える理由は、Ｍｇ組成の違い及びそれによって生じる電位差によるものである。Ｍｇ濃度が高いほど明るく見えるので、ＳＥＭ写真の明暗からＭｇ濃度を推測することができる。
【００１５】
この試料を１０２５℃で熱処理することでマストランスポートを起こし、孔の一部を埋設した。
図２（ｂ）と図２（ｃ）にその結果を示す。
図２（ｃ）は図２（ｂ）中の点線で囲まれた領域に相当する。
また、図２（ｃ）中に、熱処理前の孔形状を点線の台形で示す。
図２（ｂ）を見ると、埋設前の孔形状を反映した明暗が試料表面に確認される。また、図２（ｃ）の台形の内側（つまりマストランスポートにより埋設された部分）が周囲の領域より暗く見える。
この結果は、マストランスポートで移動した材料のＭｇ濃度が移動前に比べて減少していることを示唆している。
【００１６】
比較例として、ｕｄ‐ＧａＮで同様の実験を行った結果を図２（ｄ）と図２（ｅ）に示す。ここでは、図２（ｂ）や図２（ｃ）で観測されたような明暗は観測されなかった。
本実験に使用したｐ‐ＧａＮとｕｄ‐ＧａＮの違いは、Ｍｇがドープされているかどうかだけである。
したがって、熱処理によるマストランスポート後に観察される、熱処理前の凹凸構造を反映した明暗は、ドーパントであるＭｇの濃度の違いが見えているものであると結論づけられる。
ドーパント濃度が低いということは、半導体中のキャリア濃度が低いということであり、電気抵抗の増大につながる。
したがって、上記したようなドーパント濃度の濃淡を意図的に生じさせた場合、導電性分布の制御が可能になる。
また、ドーパントの濃度は母材の半導体材料に対して数桁小さいので、ドーパント濃度が多少変化しても屈折率の変化は極めて小さい。
そのため、屈折率が一様でありながら導電性が変調された構造が実現できる。
本発明は以上の知見に基づいたものであり、それを利用した半導体素子の製造方法および半導体素子を提供するものである。
【００１７】
つぎに、図１を用いて、本発明の実施形態における半導体素子の製造方法を説明する。
まず、図１（ａ）に示すように、基板１００上にドーパントを含む半導体層１１０を形成する。
その後、リソグラフィーやエッチングを行うことにより、図１（ｂ）に示すように、半導体層１１０を一部除去することによって、該半導体層上に凹部１２０と凸部１３０を有する凹凸構造を形成する。
その後、半導体材料がマストランスポートを起こす温度で熱処理を行うことで、前記凹凸構造の凹部の空孔が埋設される。
埋設後の形状は表面自由エネルギーが小さくなるように形成されるので、必ずしも前記凹凸構造を反映したものではなく、図１（ｃ）に実線で示したような平坦な形状になる場合が多い。
しかしながら、前述したように、埋設後のドーパント濃度は前記凹凸構造を反映したものになる。
これにより、半導体層中に前記凹凸構造を反映した導電性分布を形成することができる。
具体的には、埋設前の凹部に相当する領域１４０はドーパント濃度が低く、埋設前の凸部に相当する領域１５０は領域１４０に比べてドーパント濃度が高くなる。
マストランスポート後にドーパント濃度が低くなる理由としては、未解明の部分が多いが、熱処理によって結晶が分解して原子が移動する際に、ドーパントが雰囲気ガス中に拡散してしまう現象が起こっていることによるものと考えられる。その結果、原子が移動していない領域はドーパント濃度が変化せず、移動先の領域のドーパント濃度が減少する。
【００１８】
熱処理でマストランスポートを起こすと、孔の一部あるいは全部が埋設される。
孔がどの程度埋設されるかは、熱処理前の凹凸構造のアスペクト比や側壁垂直性、熱処理温度や熱処理時間などによって変わる。
具体的には、アスペクト比が小さく、基板面に対する側壁の傾きが小さく（つまり垂直性が悪く）、熱処理温度が高く、熱処理時間が長いほど孔が空隙を残さず全て埋設され易くなる。この中で最も大きな影響を与えるのがアスペクト比である。ストライプ状の凹凸構造の、凹部の幅に対する深さをアスペクト比と定義すると、空隙を残さずに凹部を埋設するためにはアスペクト比が１以下であることが望ましい。
【００１９】
上記条件を適切に設定すれば、側壁部分だけ埋設されるような構造も可能である。
図３（ａ）および図３（ｂ）に、図２（ａ）と同様の構造を９００℃で３０分間熱処理した試料のＳＥＭ写真を示す。図３（ａ）中の点線で囲った領域が図３（ｂ）に相当する。
また、図３（ｂ）中に点線の台形で示した形状が、熱処理前の孔形状である。
空孔周囲の、台形で示した領域の内側（つまりマストランスポートにより埋設された部分）が台形の外側よりも暗く見える。
つまり、台形の外側に比べてＭｇ濃度が低く、高抵抗の領域となっている。
このような構造を形成する利点は、空孔表面近傍を流れる電流を低減できることであり、それにより表面での非発光再結合などの損失を抑制することができる。
【００２０】
本発明において、母材となる半導体材料は、熱処理によりマストランスポートを起こす材料であればよく、特定のものに制限されるものではない。
マストランスポートを起こす半導体としてはＩＩＩ族／Ｖ族半導体がよく知られている。例えば、ＧａＮ、ＩｎＰ、ＧａＡｓなどである。
ドーパントとしては、半導体で一般的に使用されているものを使用することができる。例えば、ｎ型ではＳｉ、Ｇｅ、Ｓｅ、Ｓ、Ｓｎ、Ｔｅ、Ｃなどであり、ｐ型ではＭｇ、Ｂｅ、Ｚｎ、Ｃｄ、Ｃａ、Ｓｒ、Ｂａなどである。
これらのドーパントを１種類だけ含むものであってもよいし、同時に複数含むものであってもよい。
また、ｐ型あるいはｎ型のどちらか一方だけを含むものでもよいし、両者を含むものであってもよい。
複数種類を含む場合、マストランスポート前後で相対的な濃度が変化する場合がある。
これは、ドーパントの種類によって結晶中での原子間結合の切れやすさや結晶表面の移動しやすさが異なることが原因である。
これを利用して、マストランスポート前のそれぞれのドーパント濃度を適切に設計してやれば、マストランスポート後のキャリア濃度やｐ型ｎ型の違いを精密に制御することも可能になる。
【００２１】
マストランスポートを起こすための熱処理は、ＩＩＩ族／Ｖ族半導体の場合、一般にＶ族原料ガス雰囲気中で行われる。
例えば、ＭＯＶＰＥ装置でＧａＮの熱処理を行う場合、キャリアガスとして用いる窒素や水素と、Ｖ族原料ガスであるアンモニアの混合雰囲気中で熱処理を行う。
凹凸構造の作成には、一般的なリソグラフィやエッチング工程を使用することができる。
例えば、リソグラフィにはフォトリソグラフィや電子線リソグラフィを使用できる。
エッチングにはウェットエッチングやドライエッチングを使用でき、加工する半導体材料ごとに適した薬液やエッチングガスを使用する。
【実施例】
【００２２】
以下に、本発明の実施例について説明する。
［実施例１］
図４を用いて、本実施例における半導体素子の製造方法を説明する。
図４において、４００はサファイア基板、４０１はｕｄ‐ＧａＮバッファ層、４０２はｎ‐ＧａＮ層、４０３はフォトレジスト、４２０は凹部、４３０は凸部である。
まず初めに、図４（ａ）に示すように、ＭＯＶＰＥ装置により、ＩＩＩ族窒化物半導体の多層ウエハを形成する。
サファイア基板４００上にｕｄ‐ＧａＮバッファ層４０１を形成し、その上にＳｉドープされたｎ‐ＧａＮ層４０２と、Ｍｇドープされたｐ‐ＧａＮ層４１０を成長させる。
ここで、ｐ‐ＧａＮ層４１０のＭｇ濃度は、およそ４×１０19ｃｍ-1となるように設計した。
成長終了後にウエハを成長炉から取り出し、ドーパントであるＭｇを活性化するために窒素雰囲気中で９００℃で５分間アニールを行った。
その後、ウエハ表面にフォトレジスト４０３を塗布し（図４（ｂ））、フォトリソグラフィでストライプ状のパターンを形成し（図４（ｃ））、塩素ガスを使用したＩＣＰ‐ＲＩＥによりｐ‐ＧａＮ表面にパターンを転写した（図４（ｄ））。
ｐ‐ＧａＮ表面に形成されたストライプ状の凹部４２０の幅は１０μｍであり、深さは１μｍである。
残ったフォトレジストを硫酸過水洗浄により除去し（図４（ｅ））、有機溶剤およびアルカリ溶液よる超音波洗浄を行った後に、熱処理を行うためにウエハをＭＯＶＰＥ装置に再度導入した。
窒素およびアンモニア雰囲気中で、１０００℃で５分間の熱処理を行うことでマストランスポートを起こし、ストライプ状のパターンを埋設した（図４（ｆ））。
【００２３】
前述したように、凹凸構造のアスペクト比（溝の幅に対する深さの割合）が小さいほど、空隙を残さずに凹凸構造の凹部の空孔を埋設することが容易になる。本実施例ではアスペクト比が０．１と比較的小さいので、空隙を残さずパターンが埋設される。
埋設後の形状は図４（ｆ）のようにほぼ平坦になるが、ドーパントであるＭｇの濃度はストライプ状のパターンを反映したものとなり、それによりストライプ状に導電性が変調された構造が実現される。
ホール効果測定を行い、各領域の電気抵抗の大きさを測定した。埋設前の凸部に相当する領域４５０の電気抵抗率は１．２Ωｃｍであったが、凹部に相当する領域４４０は電気抵抗が大きすぎて、我々の用いた測定装置では測定不能であった。
【００２４】
［実施例２］
図５を用いて、本実施例における半導体素子を用いたＤＦＢレーザの構成例について説明する。
特に、本実施例では、実施例１に示したものと同様の製造方法を用いて製造された半導体素子によって構成される利得結合型ＤＦＢレーザについて説明する。
本実施例の利得結合型ＤＦＢレーザは、波長４０５ｎｍ付近で動作するように設計されている。
ｎ型ＧａＮ基板５００上に、ｎ‐Ａｌ0.07Ｇａ0.93Ｎクラッド層５０４、ｎ‐ＧａＮ層５０５、活性層５０６、ｐ‐ＧａＮ層５０７、ｐ‐Ａｌ0.07Ｇａ0.93Ｎクラッド層５０８、ｐ+‐ＧａＮコンタクト層５０９が積層されている。
そして、上下にｐ電極５１１とｎ電極５１２が設置されている。
ｎ‐ＧａＮ層５０５中には、実施例１に示したものと同様の製造方法により、高抵抗領域５４０と低抵抗領域５５０が形成されている。
高抵抗領域５４０と低抵抗領域５５０は、レーザ発振波長の半分の長さを１周期とした周期構造を形成している。
【００２５】
上下の電極に電圧をかけることで電流が流れるが、その際に高抵抗領域５４０を避けるように電流が流れることで周期的な電流密度分布が形成される。
活性層５０６に注入される電流が周期的に変調されることで、利得の周期的な変調が生じ、利得結合型ＤＦＢレーザとして動作する。
高抵抗領域５４０と活性層５０６との距離が遠すぎると電流が広がってしまい、活性層５０６における電流密度が均一になってしまうので、利得結合型ＤＦＢレーザとして動作しなくなってしまう。
それを防ぐため、高抵抗領域５４０と活性層５０６は電流が広がらない程度の距離に近接して配置する必要がある。本実施例では１０ｎｍの距離に配置した。
本実施例では、高抵抗領域５４０は空隙を残さず埋設されているので、屈折率の変調は実質的に無視できる程度しか生じていない。
これにより、利得のみが変調された純粋な利得結合型ＤＦＢレーザが実現される。
また、本実施例では高抵抗領域と低抵抗領域は、レーザ発振波長の半分の長さを１周期とした周期構造を形成しているが、その整数倍の長さを周期とした構造であっても利得結合型ＤＦＢレーザとして動作する。
【００２６】
［実施例３］
図６を用いて、本実施例における半導体素子を用いたＤＦＢレーザの構成例について説明する。
特に、本実施例では、実施例１に示したものと同様の製造方法を用いて製造された半導体素子による、実施例２とは異なる構造の利得結合型ＤＦＢレーザについて説明する。
本実施例の利得結合型ＤＦＢレーザは、波長４０５ｎｍ付近で動作するように設計されている。
本実施例において、実施例２との違いは以下２点である。
（１）高抵抗領域６４０がｎ‐ＧａＮ層５０５中ではなくｐ‐ＧａＮ層５０７中に形成されている点。
（２）高抵抗領域６４０と活性層５０６が１００ｎｍ離れており、活性層５０６における電流密度が均一になっている点。
【００２７】
上述した違いを設けた理由と利点について、以下に説明する。
実施例２では電流密度分布による利得の周期構造を形成したが、本実施例では高抵抗領域と活性層の距離が大きいため活性層での電流密度はほぼ均一であり、代わりに光吸収の大きさが周期構造を持つように構成されている。
つまり、利得から損失を除いた正味の利得が周期的に変調されている。それにより利得結合型ＤＦＢレーザが実現される。
一般に、ドーパントを含む半導体はアンドープのものよりも大きな光吸収を示す。
ｕｄ‐ＧａＮの光吸収係数は波長４００ｎｍにおいて１０ｃｍ-1程度であるが、Ｓｉをドープしたｎ‐ＧａＮの吸収係数はおよそ３０ｃｍ-1程度であり、Ｍｇをドープしたｐ‐ＧａＮの光吸収係数は更に大きく１００ｃｍ-1程度になる。
そのため、図６のようにドーパント濃度の周期構造を形成することで光吸収の周期構造を形成することができ、その変調の大きさを大きくしたい場合はｎ‐ＧａＮよりｐ‐ＧａＮを用いる方が有利である。
【００２８】
本実施例の実施例２に対する利点は、高抵抗領域６４０と活性層５０６の距離を比較的大きくとることができる点である。
実施例２の構造では、凹凸構造がマストランスポートで十分平坦になっていない場合には、その直上に成長した活性層にダメージが入ってしまう可能性がある。また、それを避けるために、活性層を成長した後に凹凸構造を作製する場合には、ドライエッチングで活性層近傍まで掘る必要があり、活性層にダメージが入ってしまう可能性がある。
一方、本実施例の構造では、活性層での電流密度が均一であっても問題無いため、高抵抗領域と活性層との距離を比較的大きくとることができる。それにより、上述した活性層へのダメージが少ない製造が可能になる。
高抵抗領域と活性層との距離は、上述したように活性層にダメージが入らない程度に離れていることが望ましい。
しかしながら、離れすぎていると活性層付近を導波する光が高抵抗領域と低抵抗領域で構成されるドーパント濃度の周期構造を感じる事ができず、光学的に結合しない。
つまり、利得結合型ＤＦＢレーザとして動作しない。それらを両立する距離として、本実施例では高抵抗領域と活性層との距離を１００ｎｍに設定した。
【００２９】
［実施例４］
図７を用いて、本実施例における半導体素子を用いたＤＦＢレーザの構成例について説明する。
特に、本実施例では、実施例１に示したものと同様の製造方法を用いて製造された半導体素子による屈折率結合型ＤＦＢレーザについて説明する。
本実施例の屈折率結合型ＤＦＢレーザは、波長４０５ｎｍ付近で動作するように設計されている。
本実施例の屈折率結合型ＤＦＢレーザ構造は、実施例３とほぼ同じ構造を有しているが、つぎのように構成されている点が異なっている。
すなわち、前記凹凸構造の凹部の空孔が、空隙を残して前記半導体層を構成する材料によって該空隙を取り囲むように覆われるように構成され、高抵抗領域７４０中に空隙７６０が残るように構成されている部分が異なる。
空隙を残すためには、熱処理前に形成する凹凸構造のアスペクト比を大きくしてやればよく、本実施例ではアスペクト比が３のストライプ状の凹部を形成してから熱処理を行った。
その結果、空隙７６０を高抵抗領域７４０が取り囲むような構造が形成できた。
【００３０】
空隙が周期的に配列されているので、本実施例のＤＦＢレーザは屈折率結合型ＤＦＢレーザとして動作する。
一般的な屈折率結合型ＤＦＢレーザとの違いは、空隙の周囲が高抵抗領域で囲まれている点である。
このような構造では、前記半導体層を構成する材料によって該空隙を取り囲むように覆われた領域が、該領域をさらに取り囲む領域に比べて低いドーパント濃度を有する。
そのため、空隙と半導体との界面付近を流れる電流を低減することができ、その結果、界面での非発光再結合を抑制することができる。
それにより、損失が少なく低閾値で動作する屈折率結合型ＤＦＢレーザを実現できる。
【００３１】
以上、本発明の各実施例について説明したが、本発明の半導体素子およびその製造方法はこれらの実施例に限定されるものではない。
半導体材料や凹凸構造の形状は本発明の範囲内で適宜変更できる。
また、上記実施例では、レーザ発振波長として４０５ｎｍのものを示したが、適切な材料や構造の選択により、任意の波長での発振も可能である。
また、上記実施例ではＤＦＢレーザについて述べたが、レーザだけではなく、同様な構造で光波長フィルタや光アンプとして動作するデバイスとしても本発明は適用できる。
【符号の説明】
【００３２】
１００：基板
１１０：ドーパントを含む半導体層
１２０：凹部
１３０：凸部
１４０：埋設前の凹部に相当する領域
１５０：埋設前の凸部に相当する領域
【図１】
0005409170.tif 000002
【図２】
0005409170.tif 000003
【図３】
0005409170.tif 000004
【図４】
0005409170.tif 000005
【図５】
0005409170.tif 000006
【図６】
0005409170.tif 000007
【図７】
0005409170.tif 000008