(57)【特許請求の範囲】
【請求項１】
メモリを備えるカメラヘッドと、
前記カメラヘッドの動作を制御し且つ前記カメラヘッドから取得したカメラデータを処理するためのカメラ制御ユニットと、を備え、
前記カメラ制御ユニットは、
前記カメラヘッドに対する電気的インターフェース、および、前記カメラヘッドから取得されたカメラデータが示す画素値の調整を行う画素前処理部を再構成するための再構成可能コントローラと、
前記取得されたカメラデータに対して画像処理動作を実行するデジタル信号プロセッサと、
前記電気的インターフェース、および、前記画素前処理部を再構成するための構成情報の複数のセットを記憶し、且つ前記画像処理動作を実行するために前記デジタル信号プロセッサによって実行可能なプログラム指示の複数のセットを記憶する、持続性再書き込み可能メモリと、
前記デジタル信号プロセッサおよび前記再構成可能コントローラによって使用されるべきプログラム指示並びに構成情報の前記セットの選択を取得する入力装置と、
前記選択されたプログラム指示を前記デジタル信号プロセッサにロードし、前記カメラヘッドのメモリからデータを読み出し、且つ前記再構成可能コントローラを前記選択された構成情報および前記カメラヘッドのメモリから読み出されたデータに従って構成する、システムコントローラと、
を備え、
前記再構成可能コントローラは、
外部メモリに対しデータの読み書きを行うメモリ制御部を備え、
前記メモリ制御部は、
前記カメラヘッドから取得されたカメラデータを記憶する外部メモリに対するアドレスを生成する、再構成可能なアドレス生成器を備える、システム。
【請求項２】
前記入力装置によって選択可能なプログラム指示および構成情報の前記セットを表示する表示装置をさらに備える、請求項１に記載のシステム。
【請求項３】
前記システムコントローラが前記表示装置を制御して、カメラヘッドタイプの検出に応答して、前記持続性再書き込み可能メモリに記憶された利用可能なプログラム指示および構成情報の前記セットを表示する、請求項２に記載のシステム。
【請求項４】
メモリを備えるカメラヘッドと、
前記カメラヘッドの動作を制御し且つ前記カメラヘッドから取得したカメラデータを処理するためのカメラ制御ユニットと、を備え、
前記カメラ制御ユニットは、
前記カメラヘッドに対する電気的インターフェース、および、前記カメラヘッドから取得されたカメラデータが示す画素値の調整を行う画素前処理部を再構成するための再構成可能コントローラと、
前記取得されたカメラデータに対して画像処理動作を実行するデジタル信号プロセッサと、  
前記画像処理動作を実行するために前記デジタル信号プロセッサによって実行可能なプログラム指示を記憶し、且つ前記電気的インターフェース、および、前記画素前処理部を再構成するための構成情報を記憶する、持続性再書き込み可能メモリと、
前記プログラム指示を前記デジタル信号プロセッサにロードし、前記カメラヘッドのメモリからデータを読み出し、且つ前記再構成可能コントローラを前記構成情報および前記カメラヘッドのメモリから読み出されたデータに従って構成する、システムコントローラと、
を備え、
前記再構成可能コントローラは、
外部メモリに対しデータの読み書きを行うメモリ制御部を備え、
前記メモリ制御部は、
前記デジタル信号プロセッサの処理によって生成された画像データを記憶する外部メモリに対するアドレスを生成する、再構成可能なアドレス生成器を備える、システム。
【請求項５】
請求項４に記載のシステムにおいて、
前記メモリ制御部は、
前記カメラヘッドから取得されたカメラデータを記憶する外部メモリに対するアドレスを生成する、再構成可能なアドレス生成器を備える、システム。
【請求項６】
請求項１から３のいずれか１項に記載のシステムにおいて、
前記メモリ制御部は、
前記デジタル信号プロセッサの処理によって生成された画像データを記憶する外部メモリに対するアドレスを生成する、再構成可能なアドレス生成器を備える、システム。
【請求項７】
前記持続性再書き込み可能メモリがフラッシュメモリである、請求項４から６のいずれか１項に記載のシステム。
【請求項８】
前記再構成可能コントローラがフィールドプログラマブルゲートアレイである、請求項４から６のいずれか１項に記載のシステム。
【請求項９】
前記再構成可能コントローラのための前記構成情報がコンパイルされたＶＨＤＬプログラム指示であり、
前記デジタル信号プロセッサによって実行可能な前記記憶されたプログラム指示が、実行可能なコードである、請求項４から８のいずれか１項に記載のシステム。
【請求項１０】
シリアルポートインターフェースをさらに備える、請求項４から８のいずれか１項に記載のシステム。
【請求項１１】
前記システムコントローラが、プログラム指示および構成情報を、前記シリアルポートインターフェースに接続されたＰＣから前記持続性再書き込み可能メモリにロードする、請求項１０に記載のシステム。
【請求項１２】
前記システムコントローラが、プログラム指示および構成情報を、前記シリアルポートインターフェースに接続されたクイックスワップフラッシュメモリから前記持続性再書き込み可能メモリにロードする、請求項１０に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願への相互参照］
本願は、ドロン・アドラーらによって2004年9月15日に出願された米国特許出願第10／942,210号の優先権及び恩恵を主張しており、その出願は、全体としてリストされたように参照によってここに援用される。
【０００２】
本発明は、一般的にはリモードヘッドイメージングに関しており、より具体的には、複数の入力装置をサポートする多目的カメラ制御ユニットを有する内視鏡検査装置に関している。
【背景技術】
【０００３】
リモードヘッドイメージング装置、より具体的には内視鏡及びビデオ内視鏡は、空洞、体の管、中空の器官、及びその他の離れた位置の内部を見るために、医療的及び産業的な用途にて使用される。典型的には、ビデオ内視鏡は、カメラ制御ユニットに取り付けられた剛体の又はフレキシブルなスコープの遠端（患者に最も近い端）カメラのような入力装置からなっている。カメラ制御ユニットは、典型的には、パワーをカメラに供給し、カメラの動作を制御し、カメラから生のビデオ及び非ビデオデータを取得し、処理済ビデオデータをビデオディスプレーに出力する。
【０００４】
しかし、ビデオ内視鏡及びリモートヘッドイメージングシステムのための従来のカメラ制御ユニットは、使用に制約がある。なぜなら、それらは一つのタイプの入力装置しかサポートしないからである。例えば、遠端カメラを有するフレキシブルスコープのための従来のカメラ制御ユニットは、実体イメージングヘッドを制御することができない。従来のシステムでは、ある用途のために異なる入力装置が必要であれば、それはまた、その特定の入力装置との使用のために適合された異なるカメラ制御ユニットを使用する必要もある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、複数の異なる入力装置をサポートするように、それ自身及び／又はその内部機能を再構成するカメラ制御ユニットを有するリモートヘッドイメージングシステムを設けることによって、これらの欠点を克服する。
【課題を解決するための手段】
【０００６】
本発明に係るシステムは、メモリを備えるカメラヘッドと、前記カメラヘッドの動作を制御し且つ前記カメラヘッドから取得したカメラデータを処理するためのカメラ制御ユニットと、を備え、前記カメラ制御ユニットは、前記カメラヘッドに対する電気的インターフェース、および、前記カメラヘッドから取得されたカメラデータが示す画素値の調整を行う画素前処理部を再構成するための再構成可能コントローラと、前記取得されたカメラデータに対して画像処理動作を実行するデジタル信号プロセッサと、前記電気的インターフェース、および、前記画素前処理部を再構成するための構成情報の複数のセットを記憶し、且つ前記画像処理動作を実行するために前記デジタル信号プロセッサによって実行可能なプログラム指示の複数のセットを記憶する、持続性再書き込み可能メモリと、前記デジタル信号プロセッサおよび前記再構成可能コントローラによって使用されるべきプログラム指示並びに構成情報の前記セットの選択を取得する入力装置と、前記選択されたプログラム指示を前記デジタル信号プロセッサにロードし、前記カメラヘッドのメモリからデータを読み出し、且つ前記再構成可能コントローラを前記選択された構成情報および前記カメラヘッドのメモリから読み出されたデータに従って構成する、システムコントローラと、を備え、前記再構成可能コントローラは、外部メモリに対しデータの読み書きを行うメモリ制御部を備え、前記メモリ制御部は、前記カメラヘッドから取得されたカメラデータを記憶する外部メモリに対するアドレスを生成する、再構成可能なアドレス生成器を備える。
【０００７】
また、本発明に係るシステムにおいては、望ましくは、前記入力装置によって選択可能なプログラム指示および構成情報の前記セットを表示する表示装置をさらに備える。
【０００８】
また、本発明に係るシステムにおいては、望ましくは、前記システムコントローラが前記表示装置を制御して、カメラヘッドタイプの検出に応答して、前記持続性再書き込み可能メモリに記憶された利用可能なプログラム指示および構成情報の前記セットを表示する。
【０００９】
また、本発明に係るシステムは、メモリを備えるカメラヘッドと、前記カメラヘッドの動作を制御し且つ前記カメラヘッドから取得したカメラデータを処理するためのカメラ制御ユニットと、を備え、前記カメラ制御ユニットは、前記カメラヘッドに対する電気的インターフェース、および、前記カメラヘッドから取得されたカメラデータが示す画素値の調整を行う画素前処理部を再構成するための再構成可能コントローラと、前記取得されたカメラデータに対して画像処理動作を実行するデジタル信号プロセッサと、前記画像処理動作を実行するために前記デジタル信号プロセッサによって実行可能なプログラム指示を記憶し、且つ前記電気的インターフェース、および、前記画素前処理部を再構成するための構成情報を記憶する、持続性再書き込み可能メモリと、前記プログラム指示を前記デジタル信号プロセッサにロードし、前記カメラヘッドのメモリからデータを読み出し、且つ前記再構成可能コントローラを前記構成情報および前記カメラヘッドのメモリから読み出されたデータに従って構成する、システムコントローラと、を備え、前記再構成可能コントローラは、外部メモリに対しデータの読み書きを行うメモリ制御部を備え、前記メモリ制御部は、前記デジタル信号プロセッサの処理によって生成された画像データを記憶する外部メモリに対するアドレスを生成する、再構成可能なアドレス生成器を備える。また、本発明に係るシステムにおいては、望ましくは、前記メモリ制御部は、前記カメラヘッドから取得されたカメラデータを記憶する外部メモリに対するアドレスを生成する、再構成可能なアドレス生成器を備える。また、本発明に係るシステムにおいては、望ましくは、前記メモリ制御部は、前記デジタル信号プロセッサの処理によって生成された画像データを記憶する外部メモリに対するアドレスを生成する、再構成可能なアドレス生成器を備える。
【００１０】
また、本発明に係るシステムにおいては、望ましくは、前記持続性再書き込み可能メモリがフラッシュメモリである。
【００１１】
また、本発明に係るシステムにおいては、望ましくは、前記再構成可能コントローラがフィールドプログラマブルゲートアレイである。
【００１２】
また、本発明に係るシステムにおいては、望ましくは、前記再構成可能コントローラのための前記構成情報がコンパイルされたＶＨＤＬプログラム指示であり、前記デジタル信号プロセッサによって実行可能な前記記憶されたプログラム指示が、実行可能なコードである。
【００１３】
また、本発明に係るシステムは、望ましくは、シリアルポートインターフェースをさらに備える。
【００１４】
また、本発明に係るシステムにおいては、望ましくは、前記システムコントローラが、プログラム指示および構成情報を、前記シリアルポートインターフェースに接続されたＰＣから前記持続性再書き込み可能メモリにロードする。
【００１５】
また、本発明に係るシステムにおいては、望ましくは、前記システムコントローラが、プログラム指示および構成情報を、前記シリアルポートインターフェースに接続されたクイックスワップフラッシュメモリから前記持続性再書き込み可能メモリにロードする。
【００１６】
また、本発明の関連技術は、センサヘッドの動作を制御し且つ前記センサヘッドから取得したカメラデータを処理するためのカメラ制御ユニットであって、複数の異なるセンサタイプのセンサヘッドに取り外し可能に接続可能な電気的インターフェースと、前記電気的インターフェースのタイミング及び制御のための再構成可能コントローラと、前記センサヘッドから識別情報を読み、前記識別情報に基づいて前記電気的インターフェースのタイミング及び制御のために前記再構成可能コントローラを再構成するシステムコントローラと、を備える。
【００１７】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記再構成可能コントローラがフィールドプログラマブルゲートアレイである。
【００１８】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記識別情報が、カメラタイプ、バージョン、シリアル番号、画像サイズのタイプ、又は画像フォーマットタイプのいずれかを含む。
【００１９】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記再構成可能コントローラが、前記センサによって使用されるセンサクロック信号を生成するセンサクロック生成器と、前記取得したデータを標準フォーマットに変換するデータフォーマッタと、入力画素クロックと画像サイズ制御信号とを前記データフォーマッタに供給するセンサタイミングブロックと、を備える。
【００２０】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記標準フォーマットが１０ビットパラレルフォーマットである。
【００２１】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記画像サイズ制御信号が、開始／終了画素及び開始／終了ライン画素制御信号を含む。
【００２２】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記システムコントローラが前記開始／終了画素及び開始／終了ライン画素制御信号を再構成してデジタルズーム効果を実現する。
【００２３】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記センサクロック生成器が制御可能な分割器又はフェーズロックループ回路である。
【００２４】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記再構成可能コントローラに含まれた画素前処理回路をさらに備えており、前記画素前処理回路が前記取得されたカメラデータに対して前処理動作を実行する。
【００２５】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記前処理動作が、誤画素訂正、黒バイアシング、又は輝度補正のいずれかを含む。
【００２６】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記画素前処理回路が、前記システムコントローラによって前記識別情報に基づいて再構成され、異なる前処理動作を実行する。
【００２７】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記取得されたカメラデータに対する画像処理動作を実行するデジタル信号プロセッサをさらに備える。
【００２８】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記システムコントローラが、前記画像処理動作を前記デジタル信号プロセッサに、前記識別情報に基づいてロードする。
【００２９】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記システムコントローラが前記識別情報を、メモリに記憶された構成情報及びプログラム指示に関連したルックアップテーブルエントリにマッチングする。
【００３０】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記システムコントローラが前記再構成可能コントローラを前記関連付けられた構成情報で再構成し、前記システムコントローラが、前記デジタル信号プロセッサによって実行された前記画像処理動作を、前記関連付けられたプログラム指示を前記デジタル信号プロセッサにロードすることによってロードする。
【００３１】
また、本関連技術は、センサヘッドから取得されたカメラを処理し且つ前記処理済カメラデータを複数の異なるビデオフォーマットで出力するカメラ制御ユニットであって、前記処理済カメラデータの表示をフォーマットし、出力タイミング信号を生成する再構成可能表示フォーマッタと、前記複数のビデオフォーマットの一つを選択するビデオフォーマット選択ユニットと、前記再構成可能表示フォーマッタを、前記ビデオフォーマット選択ユニットの内部のビデオフォーマットの選択に応答してフォーマットし且つタイミング信号を出力するように再構成する、システムコントローラと、を備える。
【００３２】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記フォーマットされたカメラデータをエンコードするビデオエンコーダをさらに備えており、前記ビデオエンコーダがＮＴＳＣフォーマットされた出力とＰＡＬフォーマットされた出力との両方を作成する。
【００３３】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記再構成可能表示フォーマッタが、前記コントローラから表示テキストを取得する重ね書きユニットと、前記重ね書きユニットからの前記表示テキストを前記処理済データユニットと多重させる表示マルチプレクサと、前記表示マルチプレクサ及び重ね書きユニットのタイミング及び表示サイズの制御のための表示タイミングユニットと、をさらに含む。
【００３４】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記システムコントローラが前記フォーマッティングを、前記表示タイミングユニットのタイミング及び表示サイズの制御を再構成することによって再構成する。
【００３５】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記表示サイズ制御が前記選択されたビデオフォーマットの表示寸法に応答して再構成される。
【００３６】
また、本発明の関連技術は、センサヘッドの動作を制御し且つ前記センサヘッドから取得したカメラデータを処理するためのカメラ制御ユニットであって、再構成可能コントローラと、入力メモリと出力メモリとを含み、前記入力メモリ内のカメラデータを画像処理し、前記処理済カメラデータを前記出力メモリに出力する、デジタル信号プロセッサと、ビデオエンコーダと、を備えており、前記再構成可能コントローラが、前記カメラデータを前記センサヘッドから取得し、前記カメラデータを前記デジタル信号プロセッサの前記入力メモリにルーティングし、前記再構成可能コントローラが、前記デジタル信号プロセッサの前記出力メモリからの前記処理済カメラデータにアクセスし、前記処理済カメラデータを前記ビデオエンコーダにルーティングする。
【００３７】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記再構成可能コントローラがフィールドプログラマブルゲートアレイである。
【００３８】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記再構成可能コントローラが、前記カメラデータを前記デジタル信号プロセッサの前記入力メモリにルーティングし、前記デジタル信号プロセッサの前記出力メモリからの前記処理済カメラデータにホストプロセッサインターフェース（ＨＰＩ）を使ってアクセスする。
【００３９】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記ＨＰＩが直接メモリアクセス（ＤＭＡ）プロトコルを使用して前記カメラデータを前記デジタル信号プロセッサの前記入力メモリにルーティングし且つ前記デジタル信号プロセッサの前記出力メモリからの前記処理済カメラデータにアクセスする。
【００４０】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記再構成可能コントローラのタイムベースが再構成可能である。
【００４１】
また、本発明の関連技術は、センサヘッドの動作を制御し且つ前記センサヘッドから取得したカメラデータを処理するためのカメラ制御ユニットであって、クロック信号を生成するハードウエアクロックと、前記ハードウエアクロック信号を取得して前記ハードウエアクロック信号からＤＳＰクロック信号を生成するデジタル信号プロセッサと、センサデータを第1のクロック信号に基づいて取得し且つ処理済ビデオデータを第2のクロック信号に基づいて出力する再構成可能コントローラであって、前記ＤＳＰクロック信号を取得して前記第1及び第2のクロック信号を生成する再構成可能論理アレイを有する再構成可能コントローラと、前記論理アレイを再構成して異なる第1及び第2のクロック信号を選択的に生成するシステムコントローラと、を備える。
【００４２】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記デジタル信号プロセッサが第1及び第2のＤＳＰクロック信号を生成し、前記システムコントローラがプログラム指示を前記デジタル信号プロセッサにロードして、異なる第1及び第2のＤＳＰクロック信号を選択的に生成する。
【００４３】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記再構成可能論理アレイが分割器又はフェーズロックループデバイスである。
【００４４】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記論理アレイが、取り付けられたセンサヘッドのタイプに基づいて前記第1のクロック信号を生成するように再構成される。
【００４５】
また、本発明の関連技術に係るカメラ制御ユニットにおいては、望ましくは、前記論理アレイが、出力表示フォーマットに基づいて前記第２のクロック信号を生成するように再構成される。
【００４６】
また、本発明の関連技術は、複数の異なるセンサタイプのセンサヘッドに取り外し可能に接続可能な電気的インターフェースと前記電気的インターフェースのタイミング及び制御のための再構成可能制御回路とを含むカメラ制御ユニットの動作を制御するカメラ制御方法であって、センサヘッドを前記カメラ制御ユニットに取り付けるステップと、前記センサヘッドから識別情報を獲得するステップと、前記電気的インターフェースの制御回路のタイミング及び制御を、前記獲得された識別情報に基づいて再構成するステップと、を包含する。
【００４７】
また、本発明の関連技術に係る方法においては、望ましくは、持続性再書き込み可能メモリにおいて、前記取り付けられたカメラヘッドに一致したプログラム指示及び識別情報の適切なセットを位置決めするステップと、１セットより多くのプログラム指示及び構成情報が位置決めされた場合に、プログラム指示及び構成情報の１セットの選択をユーザに問い合わせるステップと、をさらに含んでおり、前記再構成ステップが、前記獲得された識別情報と前記ユーザの選択とに基づいて、前記電気的インターフェースの制御回路のタイミング及び制御を再構成する。
【００４８】
また、本発明の関連技術は、センサヘッドから取得したカメラデータを処理し、且つ前記処理済カメラデータをディスプレーと出力タイミング信号とに従って複数の異なるビデオフォーマットで出力するカメラ制御方法であって、前記複数のビデオフォーマットの一つを選択するステップと、前記ビデオフォーマットの選択に応答して前記表示をフォーマットするステップと、前記ビデオフォーマットの選択に応答して前記出力タイミング信号を生成するステップと、を包含する。
【００４９】
また、本発明の関連技術は、センサヘッドからカメラデータを取得し、前記センサヘッドから取得したカメラデータを処理し、且つ前記処理済データを出力するカメラ制御方法であって、前記取得されたカメラデータを、ビデオ前処理シーケンスを通してデジタル信号プロセッサの第1のメモリまでルーティングする第1のルーティングステップと、  前記第1のメモリに記憶された前記取得されたカメラデータに対して、前記デジタル信号プロセッサで画像処理動作を実行し、且つ前記処理済カメラデータを第2のメモリに記憶する、画像処理ステップと、前記第2のメモリ内の前記処理済カメラデータをビデオエンコーダにルーティングする第2のルーティングステップと、を包含しており、前記第1及び第2のルーティングステップが前記デジタル信号プロセッサから独立したコントローラによって実行される。
【００５０】
本発明の一つの局面に従えば、センサヘッドの動作を制御し且つ前記センサヘッドから取得したカメラデータを処理するためのカメラ制御ユニットが提供される。このカメラ制御ユニットは、複数の異なるセンサタイプのセンサヘッドに取り外し可能に接続可能な電気的インターフェースと、前記電気的インターフェースのタイミング及び制御のための再構成可能コントローラとを含む。カメラ制御ユニットはまた、前記センサヘッドから識別情報を獲得し、前記センサヘッドから獲得した識別情報に基づいて、前記電気的インターフェースのタイミング及び制御のための前記再構成可能コントローラを再構成するシステムコントローラも含む。
【００５１】
本発明の好適な局面では、前記再構成可能コントローラがフィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）である。
【００５２】
本発明の他の局面においては、カメラ制御ユニットは、センサヘッドのタイミング及び制御のための再構成可能コントローラを含み、これが、前記センサヘッドからカメラデータを取得し、前記カメラデータをデータパスに沿って方向付ける。デジタル信号プロセッサが、前記データパス上の前記カメラデータに対して画像処理動作を実行する。前記再構成可能コントローラは、ＦＰＧＡのようなプログラマブル機能を有するハードウエア装置から構成され得る。前記カメラ制御ユニットはまた、前記画像処理動作を実行するために前記デジタル信号プロセッサによって実行可能なプログラム指示又はコードと、前記タイミング及び制御を実行するか、又はそうでなければ前記カメラ制御ユニットの機能を変えるように前記再構成可能コントローラを構成するための構成情報とを記憶するための持続性再書き込み可能メモリを含む。カメラ制御ユニットはさらに、前記プログラム指示を前記デジタル信号プロセッサにロードし、且つ前記再構成可能コントローラを前記構成情報に従って構成するシステムコントローラを含む。デジタル信号プロセッサのためのプログラム指示と再構成可能コントローラのための構成情報とを記憶するために持続性再書き込み可能メモリを利用することによって、本発明は、カメラ制御ユニットの機能をフィールドで更新することを可能にする。
【００５３】
本発明の他の局面においては、カメラ制御ユニットは、センサヘッドのタイミング及び制御のための再構成可能コントローラを含み、これが、前記センサヘッドからカメラデータを取得し、前記取得したカメラデータに対して画素前処理動作を実行する。前記カメラ制御ユニットはさらに、前記取得されたカメラデータに対して画像処理動作を実行するデジタル信号プロセッサを含む。加えて、前記カメラ制御ユニットは、画像処理動作を実行するために前記デジタル信号プロセッサによって実行可能なプログラム指示の複数のセットを記憶し、前記タイミング及び制御ならびに画素前処理動作を実行するように前記再構成可能コントローラを構成するために構成情報の複数のセットを記憶する持続性再書き込み可能メモリを含む。入力装置が、前記デジタル信号プロセッサによって使用されるべきプログラム指示のセットの選択と前記再構成可能コントローラのための構成情報のセットの選択とを可能にする。カメラ制御ユニットはまた、プログラム指示の選択されたセットを前記デジタル信号プロセッサにロードし、且つ前記再構成可能コントローラを前記選択された構成情報に従って再構成するシステムコントローラを含む。このようにして、ユーザは、カメラ制御ユニットによって実行されるべき特定の処理動作とハードウエア構成とを選択することができる。
【００５４】
本発明のさらに他の局面においては、カメラ制御ユニットは、処理済カメラデータの表示をフォーマットし、出力タイミング信号を生成する再構成可能表示フォーマッタと、前記複数のビデオフォーマットの一つを選択するビデオフォーマット選択ユニットと、前記再構成可能表示フォーマッタを、前記ビデオフォーマット選択ユニットの内部のビデオフォーマットの選択に応答してタイミング信号をフォーマットし且つ出力するように再構成する、システムコントローラと、を含む。
【００５５】
本発明の他の局面においては、カメラ制御ユニットは、クロック信号を生成するハードウエアクロックと、前記ハードウエアクロック信号を取得して前記ハードウエアクロック信号からＤＳＰクロック信号を生成するデジタル信号プロセッサ（ＤＳＰ）と、センサデータを第1のクロック信号に基づいて取得し且つ処理済ビデオデータを第2のクロック信号に基づいて出力する再構成可能コントローラと、を含む。前記再構成可能コントローラは、前記ＤＳＰクロック信号を取得して前記第1及び第2のクロック信号を生成する再構成可能論理アレイを含む。加えて、システムコントローラが提供されて、前記論理アレイを再構成して異なる第1及び第2のクロック信号を選択的に生成する。このようにして、入力及び出力クロック信号が、同じハードウエアクロック信号から独立して生成され且つ調整されることができる。
【００５６】
本発明のさらに他の局面においては、カメラ制御ユニットは、再構成可能コントローラと、入力メモリ及び出力メモリを含み前記入力メモリ内のカメラデータを画像処理して、その処理済カメラデータを前記出力メモリに出力するためのデジタル信号プロセッサと、ビデオエンコーダとを含む。前記再構成可能コントローラは、前記センサヘッドからカメラデータを取得し、前記カメラデータを前記デジタル信号プロセッサの前記入力メモリにルーティングする。加えて、前記再構成可能コントローラは、前記デジタル信号プロセッサの前記出力メモリからの処理済カメラデータにアクセスし、前記処理済カメラデータを前記ビデオエンコーダにルーティングする。このようにして、前記デジタル信号プロセッサは、前記カメラデータの画像処理に専念することができる。なぜなら、前記入力メモリ内に処理のためにデータを配置し且つ処理済データを前記出力メモリから検索するのは、前記再構成可能コントローラであるからである。
【００５７】
本発明の他の局面においては、カメラ制御ユニットが、リモートヘッド入力装置の動作を制御し、デジタルカメラデータをリモートヘッド入力装置から取得して処理し、処理済データをモニタに出力するために提供される。典型的には、本発明のカメラ制御ユニットと共に使用される前記リモートヘッド入力装置は、電子ビデオ内視鏡、又は従来の内視鏡のアイスコープに取り外し可能にマウントされるように構成されたスナップオン式のカメラヘッドである。
【００５８】
このカメラ制御ユニットの一つの特徴は、このカメラ制御ユニットが複数の異なるタイプのカメラヘッドに対して適合することである。例えば、カメラヘッドは、サイズ、速さ、又は解像度の点で異なるセンサを含み得る。これらの異なるカメラヘッドに適合するために、このカメラ制御ユニットは、取り付けられたカメラヘッドの検出及び認識に応答してソフトウエア（プログラム指示）及びファームウエア（識別情報によって定義される）の特定のセットをロードすることによって、その内部機能を再構成する。
【００５９】
本発明の他の特徴は、ビデオが複数の異なるフォーマットで出力されることができるように、カメラ制御ユニットが特定の構成情報を使用して制御回路を再構成することである。このようにして、例えば、ＮＴＳＣ及びＰＡＬの両方のテレビ標準をサポートすることができる。
【００６０】
本発明のその他の特徴は、ハードウエア加速、クロック調整可能性、ユーザ選択可能な構成、ならびにフィールドプログラマブルソフトウエア及びファームウエアを含む。
【００６１】
この要約は、本発明の性質が迅速に理解され得るように提供されている。本発明のより完全な理解は、以下の詳細な記述、添付の請求項、ならびに添付の図面を参照することによって、得ることができる。
【図面の簡単な説明】
【００６２】
【図１】本発明の例示的な実施形態にしたがったビデオ内視鏡システムの概観図である。
【図２】本発明の例示的な実施形態にしたがったカメラ制御ユニットのための入力／出力ブロック図である。
【図３】本発明の例示的な実施形態にしたがったカメラ制御ユニットのためのブロック及びデータフロー図である。
【図４】本発明の例示的な実施形態にしたがったヘッド初期化プロセスのプロセス図である。
【図５】本発明の例示的な実施形態にしたがった画素前処理を描いたブロック図である。
【図６Ａ】本発明の例示的な実施形態にしたがった入力外部メモリ制御を描いたブロック図である。
【図６Ｂ】本発明の例示的な実施形態にしたがった出力外部メモリ制御を描いたブロック図である。
【図７】本発明の例示的な実施形態にしたがったホストプロセッサインターフェース（ＨＰＩ）ユニットのためのブロック図である。
【図８】本発明の例示的な実施形態にしたがった表示フォーマッタのためのブロック図である。
【図９】本発明の例示的な実施形態にしたがったビデオエンコーダを描いたブロック図である。
【発明を実施するための形態】
【００６３】
ここで図面を参照すると、図１は、本発明の一つの可能な構成を描いている。カメラ制御ユニット６は、フレキシブルビデオ内視鏡８、ならびにモニタ９、キーボード１０、ＰＣ１２、及びクイックスワップメモリ装置１３に接続されている。一般に、画像データは、内視鏡８の遠端１に位置した画像センサによって獲得され、コード４を通ってカメラ制御ユニット６に供給される。カメラ制御ユニット６は画像データを処理して、モニタ９へ出力されるべき処理済データをフォーマットする。カメラ制御ユニット６へのユーザ入力は、キーボード１０、ユーザインターフェース１１、又はＰＣ１２を通して行われる。ユーザインターフェース１１は、ステータスＬＥＤ、スイッチ、タクトボタン、及びＬＣＤスクリーンを含むことができるが、これに限定されるものではない。
【００６４】
フレキシブルビデオ内視鏡８は、コード４の電気コネクタ７Ａをカメラ制御ユニット６の相補コネクタ７Ｂに取り付けることによって、カメラ制御ユニット６に接続される。相補コネクタ７Ｂは、カードエッジレセプタクルであってもよい。フレキシブルビデオ内視鏡８は、遠端１、内視鏡シャフトアセンブリ２、内視鏡ボディアセンブリ３、及びシールされた内視鏡スイッチ５を含む。
【００６５】
遠端１は、カメラヘッドと、カメラヘッドを取り囲んでシールする機械式対物ヘッドとを含む。カメラヘッドには光学システムが位置しており、これは、画像センサ、センササポート電子回路、照明端点、及びかん子チューブを含む。好ましくは、画像センサはＣＭＯＳセンサであるが、画像データを獲得してデジタル出力を生成する他のセンサもまた、利用され得る。照明端点は、ＬＥＤ又は光ファイバ束の端として具現化され得る。
【００６６】
内視鏡シャフトアセンブリ２は、カメラヘッドの電気ワイヤ部、かん子チューブ、及び偏向プルワイヤを収納する。加えて、内視鏡シャフトアセンブリは、光ファイバ照明束を、それが使用される場合には収容し得る。
【００６７】
内視鏡ボディアセンブリ３は、偏向システムとカメラヘッドのためのサポート電子回路の駆動のために使用される機械メカニズムを含む。典型的には、内視鏡ボディアセンブリ３におけるサポート電子回路は、カメラヘッドのタイプを規定するカメラパラメータを記憶するＥＰＲＯＭのような永久記憶装置を含む。
【００６８】
シールされた内視鏡スイッチ５、キーボード１０、ユーザインターフェース１１は、ユーザが、カメラヘッドのある電気的及び／又はソフトウエアの特徴を制御することを可能にする。加えて、内視鏡上のスイッチは、カメラ制御ユニットによって実行される処理を選択するために使用され得る。ＰＣ１２及びクイックスワップメモリ１３は、ユーザが、カメラ制御ユニット６内のソフトウエア及びファームウエアを更新及び維持することを可能にする。
【００６９】
図２は、本発明のカメラ制御ユニットの他の可能な入力及び出力を示している。典型的にはビデオ内視鏡２０１と共に使用されるが、カメラ制御ユニット６はまた、光学的内視鏡（埋め込まれた画像センサなし）と共に使用されるスナップオン型カメラ２０２、３−Ｄカメラ２０３、及びその他のデジタル測定装置２０４からの入力を制御及び処理するためにも使用されることができる。加えて、カメラ制御ユニットは、クイックスワップフラッシュメモリ装置１３を通して、又はＰＣ１２からのダウンロードを通して、システムのソフトウエア及びファームウエアに対するプログラム更新を受け付ける。カメラ制御ユニットの出力は、ＮＴＳＣ２０７、ＰＡＬ２０８、ＲＧＢ２０９、及びプログレッシブ走査２１０のようなアナログ出力フォーマットを含む。加えて、カメラ制御ユニットは、デジタルビデオインターフェース（ＤＶＩ）２１１モニタのためのデジタル出力、ならびに、ハードディスクドライブのような記録システム２１２へのデータ記録のためのデジタル出力をサポートする。
【００７０】
図３は、カメラ制御ユニット６（図１参照）の主要な構成要素、ならびに、ビデオ内視鏡のような取り付けられたカメラヘッドのセンサによって獲得されたカメラデータに対するデータパスを示すブロック図である。カメラ制御ユニットの主要構成要素は、再構成可能コントローラ３０２、デジタル信号プロセッサ（「ＤＳＰ」）３０３、システムコントローラ３０４、及びビデオエンコーダ３１３を含む。好適な実施形態では、再構成可能コントローラ３０２は、カリフォルニア州サンホセのザイリンクス社によって製造されたSpartan 2-XILINX XC2S300EのようなＦＰＧＡである。ＦＰＧＡが好ましいが、コンプレックスプログラマブル論理装置（ＣＰＬＤ）のような他のタイプのプログラマブル論理回路も使用できる。
【００７１】
カメラデータパスは、カメラヘッド３００に位置するセンサ３０１から始まる。好適な実施形態では、センサ３０１は、ビデオ内視鏡の遠端に位置するＣＭＯＳセンサである。カメラヘッド３００にはまた、照明システム３４０も含まれる。パワー、照明、ならびに自動ゲイン制御及び露光時間のようなカメラ制御は、インター集積回路（「Ｉ２Ｃ」）バス３３０を介してシステムコントローラ３０４によってセンサ３０１に提供される。センサが動作するクロックsen_clk３９１は、再構成可能コントローラ３０２によって供給される。
【００７２】
センサ３０１によって生成された生のカメラデータの各画素は、２５６又は１０２４グレースケール又はカラーレベルにそれぞれ対応する８又は１０ビットのグレースケール又はカラー解像度で、再構成可能コントローラ３０２に送られる。カメラヘッドのタイプに依存して、この生カメラデータは、パラレル、シリアル、あるいはパラレル／シリアルの組み合わせのいずれかで、送られることができる。生カメラデータに加えて、且つ再構成可能コントローラ３０２からのsen_clk信号３９１に基づいて、センサ３０１は、画素クロック（sen_pix_clk３９２）、ならびに垂直及び水平同期信号（sen_v_sync３９４、sen_h_sync３９５）を再構成可能コントローラ３０２に供給する。画素クロックは、カメラデータの画素が再構成可能コントローラ３０２にクロックされる速さを決める。垂直及び水平同期信号は、各フレーム及びラインの開始をそれぞれ示す。
【００７３】
センサ３０１によって生成された生カメラデータは、再構成可能コントローラ３０２のデータフォーマッタ３０６によって取得される。センサクロック生成器３０５は、sen_clk信号３９１をセンサ３０１に供給し、センサタイミングブロック３１２は画素クロック及び同期信号をセンサ３０１から取得する。加えて、センサタイミングブロック３１２は、センサヘッド３０１からの信号に基づいて、開始／終了ライン及び開始／終了画素信号のような画像サイズ制御信号を生成する。これらの信号は、そこに対するデータが望まれているセンサ領域のサブセットを特定するために使用され得る。例えば、特定のカメラヘッドの構成のために、センサヘッドは、カメラセンサデータのすべてが使用されないようにウインドウをかけられてもよい。
【００７４】
併せて、センサクロック生成器３０５、データフォーマッタ３０６、及びセンサタイミングブロック３１２によって生成且つ取得される信号は、取り付けられたカメラヘッドセンサとカメラ制御ユニット６との間の電気的インターフェースを提供する。
【００７５】
データフォーマッタ３０６は、センサ３０１から画素クロックのレートで生カメラデータを取得し、取得された画素を１０ビットパラレルフォーマットにフォーマットする。データはそれから画素前処理ブロック３０７に送られる。この時点で、画素前処理は、センサの校正及び局所的な異常を補償するように実行され得る。代表的な前処理は、図５に示されている。
【００７６】
図５に示されているように、画素前処理は、誤画素訂正５０１、黒バイアス５０２、及び輝度補正５０３のような前処理機能を含むことができる。具現化される画素前処理機能の必要性及びタイプは、使用されているセンサヘッドのタイプ、及び意図されている用途に依存し得る。
【００７７】
図５に見られるように、画素前処理ブロックが動作するクロックレートは、センサタイミングブロック３１２（図３）によって供給される。一般に、このレートはセンサ３０１（図３）によって供給されるsen_pix_clk信号３９２に依存する。加えて、センサタイミングブロック３１２は、センサ３０１の寸法に基づいて、誤画素訂正ブロック５０１に画素カウンタ及びラインカウンタを供給する。画素及びラインカウンタは、誤画素訂正ブロック５０１が、取り付けられたセンサによって生成されたフレームの内部の潜在的に誤った画素を識別し、メディアン置換の使用を通じてのようにしてそれらを訂正することを可能にする。
【００７８】
再び図３を参照すると、画素前処理の後に、カメラデータ（依然として１０ビットフォーマットになっている）はメモリ３０８に送られる。典型的には、メモリ３０８は、非同期の１６ビット先入れ先出し（「ＦＩＦＯ」）レジスタとして具現化される。カメラデータはそれから、メモリ３０８からホストプロセッサインターフェース（「ＨＰＩ」）ユニット３１０に送られる。ＨＰＩユニット３１０は、カメラデータを３２ビットフォーマットにパッケージし、それをＤＳＰ３０３内の内部入力メモリ３８１に転送する。データ転送は、直接メモリアクセス（ＤＭＡ）プロトコルを使用して行われる。好適な実施形態では、ＤＳＰ３０３は、テキサス州ダラスのテキサス・インスツルメンツ社によって製造されたTI TMS320C6414として具現化される。
【００７９】
ＤＳＰ３０３はそれから、プログラムメモリ３８５に記憶されたプログラム指示によって規定されているように、取得したカメラデータに対して画像処理動作を実行する。プログラム指示は、システムコントローラ３０４によって、シリアルポートインターフェース（「ＳＰＩ」）３８０を介してプログラムメモリ３８５にロードされる。処理済カメラデータは、内部出力メモリ３８４に記憶される。
【００８０】
ＤＳＰ３０３がカメラデータを処理した後に、ＨＰＩユニット３１０は再びＤＭＡプロトコルを使用して、出力メモリ３８４からの処理済データにアクセスする。この３２ビットデータは１６ビットにデコードされて、メモリ３０９に記憶される。メモリ３０８のように、メモリ３０９は、典型的には非同期１６ビットＦＩＦＯレジスタとして具現化される。処理済カメラデータはそれから表示フォーマッタ３１１に渡されて、これが、選択された出力フォーマットに対する出力タイミング及び制御信号を調整する。出力フォーマットは、ユーザインターフェース１１上のスイッチで、又はキーボード１０上の選択によって、選ばれることができる。加えて、表示フォーマッタ３１１は、処理済カメラデータに対して重ね書きテキストを追加する。
【００８１】
処理済カメラデータはそれから、選択された出力フォーマットにしたがって表示フォーマッタ３１１によって生成されたエンコーダクロック信号（enc_clk３９６）と共に、ビデオエンコーダ３１３に渡される。エンコーディング後に、ビデオデータはモニタ９に送られる。
【００８２】
システムコントローラ３０４は、上述のパスに沿ったデータの流れをモニタ及び制御する。システムコントローラ３０４は、センサ３０１の動作を制御し、ＤＳＰ３０３によって実行されるソストウエアのロード及び再構成可能コントローラ３０２の再構成に対して責任を有する。好適な実施形態では、システムコントローラ３０４が、イリノイ州シャンバーグのモトローラ社によって製造されたモトローラ9HCS12として具現化される。
【００８３】
以下のセクションでは、システムコントローラ３０４とカメラ制御ユニット６の他の構成要素との間のどのような相互作用によって、マルチヘッド適合可能性、複数出力能力、ハードウエア加速、クロック調整可能性、ユーザ選択可能構成、ならびにフィールドプログラマブルソフトウエア及びファームウエアといった機能を達成するかを示す。
【００８４】
［マルチヘッド適合可能性］
上述のように、本発明の一つの特徴は、カメラ制御ユニットが、異なるタイプのセンサ及びカメラヘッドに適合するようにその機能を再構成する能力にある。このようにして、一つのカメラ制御ユニットが複数の異なるヘッドに対して使用され得る。
【００８５】
図４は、新しいカメラヘッドがとり付けられたときに、システムコントローラ３０４によって実行されるカメラ制御ユニットに対するヘッド初期化プロセスを示している。ステップＳ４０１にて、システムコントローラ３０４は、Ｉ２Ｃバス３３０を介して供給され得るヘッド検出信号をポーリングする。ステップＳ４０２にて何も信号が検出されないと、ステップＳ４０８は、ヘッドが取り付けられていないことを示すメッセージをモニタ９に表示する。あるいは、メッセージは、ユーザインターフェース１１に位置するＬＣＤスクリーン上に表示されることができる。
【００８６】
フレキシブルビデオ内視鏡８のようなリモードヘッド入力装置がカメラ制御ユニット６に取り付けられたときには、システムコントローラ３０４は、ヘッド検出信号をＩ２Ｃバス３３０を介して取得する。ステップＳ４０２はステップＳ４０３に進み、カメラヘッド３００に位置するＥＰＲＯＭ３５０のような読み出し可能カメラパラメータ記憶装置に記憶されたカメラパラメータが、システムコントローラ３０４によってＩ２Ｃバス３３０を介して読み出される。カメラパラメータは、カメラのタイプ、バージョン、シリアル番号、画像サイズのタイプ、画像フォーマットのタイプ、白バランス参照マトリクス、カラー訂正マトリクス、輝度補正ルックアップテーブル、及び誤画素インデックスリストのようなデータフィールドを含み得る。
【００８７】
ステップＳ４０４で、ステップＳ４０３にて獲得したカメラパラメータに基づいて、システムコントローラ３０４は内部ルックアップテーブル３７１を参照して、取り付けられたカメラヘッドのタイプに対してはどのような機能が利用可能かを判別する。カメラタイプ又はシリアル番号のようなカメラパラメータは、ルックアップテーブル３７１にて、フラッシュメモリ装置又はＥＥＰＲＯＭのような持続性再書き込み可能メモリに記憶された構成情報及びプログラム指示の一つ又はそれ以上のセットに関連付けられている。図３において、持続性再書き込み可能メモリはフラッシュメモリ３１７として描かれている。構成情報及びプログラム指示は、カメラ制御ユニットの機能を規定する。
【００８８】
１セットの構成情報及びプログラム指示のみが取り付けられたカメラヘッドと一緒に利用可能であれば、そのセットが選択されて、ヘッド初期化プロセスはステップＳ４０５に進む。取り付けられたカメラヘッドに対して複数のセットの構成情報及びプログラム指示が利用可能であれば、ステップＳ４０４はユーザに、所望の機能の選択の入力を促す。ユーザプロンプトは、モニタ９又はユーザインターフェース１１上のＬＣＤに現れ得る。ユーザの選択は、ユーザインターフェース１１上のタクトボタン、キーボード１０、又は内視鏡スイッチ５の使用によって達成されてもよい。
【００８９】
ステップＳ４０５において、ステップＳ４０４での機能の選択に基づいて、システムコントローラ３０４はフラッシュメモリ３１７から選択された構成情報３６０のセットを獲得して、それにしたがって再構成可能コントローラ３０２を構成する。好適な実施形態では、構成情報３６０は、コンパイルされたＶＨＤＬプログラム（「ＶＨＤＬ」はＶＨＳＩＣ（超高速集積回路）ハードウエア記述言語を指す）である。ＶＨＤＬは、ＦＰＧＡ又はＣＰＬＤのようなプログラマブル論理装置を構成するために使用されるプログラミング言語である。加えて、Verilogのような他のプログラミング言語もまた、構成情報３６０として使用されることが出来る。ただし、そのプログラミング言語は、フラッシュメモリ３１７にコンパイルされた形式で記憶されていることが好ましい。好適な実施形態では、選択された構成情報は、ＦＰＧＡプログラミングピンを利用することによって再構成可能コントローラ３０２を構成するために使用される。例えば、Spartan 2-XILINX XC2S300EのためのＦＰＧＡプログラミングピンは、構成データ入力ピンＤ０〜Ｄ７である。図３において、プログラミングピンは、制御ピン３３５によって一般的に表されている。
【００９０】
ステップＳ４０６において、ステップＳ４０４での機能の選択に基づいて、システムコントローラ３０４はフラッシュメモリ３１７から選択されたプログラム指示３７０を獲得して、そのプログラム指示３７０をＤＳＰ３０３のプログラムメモリ３８５にロードする。プログラム指示はＤＳＰ３０３によって実行可能なプログラムコードであって、システムコントローラ３０４によって、シリアルポートインターフェース（ＳＰＩ）バス３８０を介してフラッシュメモリ３１７からＤＳＰ３０３にロードされる。
【００９１】
最後に、ステップＳ４０７にて、カメラ制御ユニット６は、ＤＳＰ３０３内の動作的プログラム指示（すなわちソフトウエア）、ならびに図３を参照して上述した構成可能コントローラ３０２にロードされた構成情報（すなわちファームウエア）を実行することによって、通常の動作を進行する。
【００９２】
ステップＳ４０５及び再構成可能コントローラ３０２の構成の参照に戻ると、新しいカメラヘッドに応答して再構成され得る再構成可能コントローラ３０２の一つの部分は、電気的インターフェースのための制御回路である。上述のように、センサクロック生成器３０５、データフォーマッタ３０６、及びセンサタイミングブロック３１２によって生成され且つ取得された信号は、取り付けられたカメラヘッドとカメラ制御ユニット６との間の電気的インターフェースを提供する。電気的インターフェースの信号がどのように生成され且つ操作されるかを変更することは、異なるヘッドに適合するための再構成可能コントローラ３０２の再構成の一つの特徴である。
【００９３】
再び図３を参照すると、取り付けられた異なるカメラヘッドに基づいて設定される一つの信号は、センサクロック生成器３０５によって生成されるセンサクロック信号である。センサクロック生成器３０５は、入力ＤＳＰクロック信号（DSP_CLK３２５）をＤＳＰ３０３から取得する。センサクロック生成器３０５は、分割器、又はシステムコントローラ３０４が制御バス３３５を使用して構成できる制御可能フェーズロックループ回路として構成され得る。好適な実施形態では、入力ＤＳＰクロック信号は９６ＭＨｚであり、これは、センサクロック生成器３０５によって４８、２４、１６、１２、８、又は３ＭＨｚのクロック信号を生成するために使用されることができる。例えば、３５２×２８８のセンササイズのカメラヘッドは１２ＭＨｚのセンサクロックのみを必要とするが、より大きな１０２４×７９０のセンサは４８ＭＨｚのセンサクロックを必要とし得る。センサクロック生成器３０５を使用してＤＳＰクロック信号からセンサクロック信号を生成することに加えて、ＤＳＰ３０３を使用してセンサクロック信号を直接生成してもよく、あるいは、センサクロック信号の生成がＤＳＰ３０３とセンサクロック生成器３０５との間で分割されてもよい。
【００９４】
センサタイミングブロック３１２は、カメラヘッドのタイプに基づいて、カメラヘッドから取得されたクロック及び同期信号から、接続されたカメラヘッドに対して調整された信号を生成するように再構成される。一般的には、センサタイミングブロック３１２は、センサによって生成された画素クロック及び同期信号を、データフォーマッタ３０６、画素前処理ブロック３０７、及びメモリ３０８に渡す。加えて、センサタイミングブロック３１２は、画素前処理ブロック３０７で（図５の）誤画素訂正５０１のためのラインカウンタ及び画素カウンタを生成し、これらの信号の生成は、カメラヘッドのタイプに依存する。これらのライン及び画素カウンタは、カメラヘッドのセンササイズに依存し、これより、コントローラ３０４によって制御バス３３５を通してセンサタイミングブロック３１２内に構成されることができる。
【００９５】
加えて、センサタイミングブロック３１２は、開始／終了ライン及び開始／終了画素制御信号のような画像サイズ制御信号を生成するように再構成されることができる。これらの信号は、画像センサの有効なデータ領域又はウインドウの開始及び終了をマークする。結果として、これらの信号は、カメラ制御ユニットが画像センサの規定された領域からのカメラデータを廃棄し且つ所望の領域からのカメラデータのみを処理することを可能にする。例えば、スナップオンカメラに対する画像センサは長方形形状を有し得る。しかし、スナップオンカメラは光学内視鏡の円形のアイスコープを「通して見る」ので、センサの視野領域がアイスコープの視野領域よりも大きければ、エッジの周囲のデータは必要とされない。開始／終了ライン及び開始／終了画素制御信号の使用を通じて、エッジからのカメラデータが廃棄されることができて、これにより、処理速度を改善する。同様に、開始／終了ライン及び開始／終了画素制御信号は、デジタルズームのための領域を規定するために使用されることができる。
【００９６】
再構成され得る電気的インターフェースの更なる局面は、データフォーマッタ３０６のそれである。上述のように、データフォーマッタ３０６は、典型的にはセンサ３０１から８又は１６ビットの生カメラデータを取得して、それを１０ビットのパラレルフォーマットにアレンジする。しかし、データフォーマッタ３０６の論理回路がシステムコントローラ３０４によって制御バス３０５を使用して再構成され得るので、他のデータフォーマットも生成され得る。例えば、より大きなビットのフォーマットが、より高い解像度のセンサに対しては有用であり得る。加えて、パラレル又はシリアルデータのような可変フォーマットのデータストリームを受け付けるようにデータフォーマッタ３０６を再構成する必要があることもある。
【００９７】
再構成は、電気的インターフェースに限られるものではない。再構成可能コントローラ３０２の他の局面もまた、再構成され得る。例えば、画素前処理ブロック３０７において、異なる処理機能が異なるカメラヘッドに対して有効であり得る。電気的インターフェース制御回路によってのように、システムコントローラ３０４は、新しいカメラヘッドの取り付けに応答して画素前処理ブロック３０７を再構成し得る。以前のように、再構成は、制御バス３３５を通して達成される。システムコントローラ３０４は、取得したカメラパラメータを、フラッシュメモリ３１７に記憶された構成情報と関連付けて、画素前処理ブロック３０７を取り付けられたカメラヘッドのために使用される前処理プロセスで再構成する。加えて、ある前処理機能に対しては、必要なマトリクス及びルックアップテーブルをフラッシュメモリに記憶する代わりに、白バランス参照マトリクス、カラー訂正マトリクス、輝度補正ルックアップテーブル、及び誤画素インデックスリストのようなカメラパラメータデータの特定の領域が画素前処理ブロック３０７にロードされることができる。
【００９８】
新しいカメラヘッドに対して再構成され得る再構成可能コントローラ３０２の他のブロックは、メモリ３０８である。たいていのセンササイズに対して、メモリ３０８は非同期１６ビットＦＩＦＯとして具現化されるが、より大きなメモリ量が、より大きなセンサに対しては必要とされ得る。加えて、ＤＳＰ３０３のプログラムメモリ３８５に記憶された幾つかのプログラムに対しては、１６ビットＦＩＦＯレジスタは十分な容量を有していないかもしれない。この場合、システムコントローラ３０４は、図３に一般的に６１５で示され且つ以下でより十分に議論されるＳＤＲＡＭのような再構成可能コントローラの外部のメモリへの書き込み用のコントローラとして機能するように、メモリ３０８を再構成することができる。
【００９９】
図６Ａは、この付加的な構成を描いている、図６Ａに示されているように、入力ＦＩＦＯ６１０は画素前処理ブロック３０７から１０ビットデータ信号を取得する。このデータは、典型的にはセンサ３０１によって生成されたsen_pix_clk３９２であるセンサタイミング信号に基づいてクロックされる。システムコントローラ３０４は、制御バス３３５を使用して書き込みアドレス生成器６１１を構成し、ＳＤＲＡＭコントローラ６１２によって使用される書き込みアドレスを生成する。ＳＤＲＡＭコントローラは、データを入力ＦＩＦＯならびに書き込みアドレス生成器から取り出し、カメラデータを外部ＳＤＲＡＭ６１５に書き込む。
【０１００】
データをＳＤＲＡＭ６１５から検索するために、システムコントローラ３０４は読み出しアドレス生成器６１３を構成して、ＳＤＲＡＭコントローラ６１２によって使用される読み出しアドレスを生成する。このアドレスを使用して、ＳＤＲＡＭ６１２はアドレスされたデータをＳＤＲＡＭ６１５から検索し、カメラデータを出力ＦＩＦＯ６１４に渡す。このデータは、ＨＰＩユニット３１０に渡される前にパッドすることによって１６ビットに再フォーマットされる。
【０１０１】
図６Ｂは、すでに処理された画像データをＨＰＩユニット３１０から表示フォーマッタ３１１に渡すための同様の構成を描いている。より具体的には、入力ＦＩＦＯ６２０は、１６ビットデータ信号をＨＰＩユニット３１０から取得する。システムコントローラ３０４は制御バス３５５を使用して書き込みアドレス生成器６２１を構成し、ＳＤＲＡＭコントローラ６２２によって使用される書き込みアドレスを生成する。ＳＤＲＡＭコントローラ６２２は、データを入力ＦＩＦＯ６２０ならびに書き込みアドレス生成器６２１から取り出し、カメラデータを外部ＳＤＲＡＭ６２５に書き込む。データをＳＤＲＡＭ６２５から検索するために、システムコントローラ３０４は読み出しアドレス生成器６２３を構成して、ＳＤＲＡＭコントローラ６２２によって使用される読み出しアドレスを生成する。このアドレスを使用して、ＳＤＲＡＭ６２２はアドレスされたデータをＳＤＲＡＭ６２５から検索し、カメラデータを出力ＦＩＦＯ６２４に渡す。このデータはそれから、表示フォーマッタ３１１に渡される。
【０１０２】
再び図３を参照すると、先に言及されたように、ＤＳＰ３０３は、プログラム指示３７０をフラッシュメモリ３１７からＤＳＰ３０３プログラムメモリ３８５にＳＰＩバス３８０を使用してロードすることによって、プログラムされることができる。これらのプログラム指示は、カメラヘッドのタイプに基づいて特定化された画像処理を有効にするプログラム、及び／又はユーザによって選択された好みに応答したプログラムのように、ユーザの意中の様々な目的に応じてロードされる。後者は、以下の「ユーザ選択可能ソフトウエア」という名称のセクションにて議論される。前者において、ロードされたプログラム指示は、システムコントローラ３０４によって検出されたカメラヘッドに関連付けられる。ＤＳＰ３０３によって実行されるカメラヘッドに依存したプログラム指示の例は、輝度補正、エッジ強調、及びカラースムージングを含む。
【０１０３】
上記で言及されたすべての再構成が、新しいカメラの検出及びそのカメラパラメータの読み出しに応答して実行されるが、カメラ識別は、必ずしもそれを読み出し可能カメラパラメータ記憶装置から読み出すことなく、獲得されることができる。例えば、新しいカメラヘッドは校正プロセスを通じて識別されることができる。加えて、センササイズのようなカメラの特徴は、同期信号から推測され得る。
【０１０４】
［複数出力能力］
本発明の複数出力能力は、ユーザが、処理済カメラデータに対する表示について、複数のビデオフォーマットから選択することを可能にする。例えば、ユーザは、ＮＴＳＣ、ＰＡＬ、及びＲＧＢフォーマットから、使用されているディスプレーのタイプに依存して選ぶことができる。図２を参照すると、ユーザは、カメラ制御ユニット６のユーザインターフェース１１上のコントロールを使用して、又は、キーボード１０による選択によって、ビデオ出力フォーマットを選択し得る。加えて、選択は、カメラ制御ユニット６に取り付けられたＰＣ１２上のソフトウエアを介した選択によってなされることもできる。
【０１０５】
再び図３を参照すると、ユーザがビデオ出力の選択をひとたび行うと、システムコントローラ３０４は、その選択をエンコーダ制御ライン３４５を介してビデオエンコーダ３１３に知らせて、再構成可能コントローラ３０２を構成する。例えば、ユーザがＮＴＳＣ出力を選択すると、システムコントローラ３０４は、ビデオエンコーダ３１３がセンサデータ信号を５２５ライン／フレームでエンコードすることを促す信号を送り、ＴＶクロック生成器３１６を構成して６０Ｈｚのクロック信号を生成する。一方、ユーザがＰＡＬ出力を選択すると、システムコントローラ３０４からの信号は、６２５ライン／フレームでのエンコードを促し、ＴＶクロック生成器３１６を構成して５０Ｈｚのクロック信号を生成する。
【０１０６】
再構成可能コントローラ３０２の構成に関して、システムコントローラ３０４は表示フォーマッタ３１１に制御バス３３５を介して信号を送る。図８を参照すると、この信号は表示タイミングブロック８０４を再構成して、開始／終了画素及び開始／終了ライン制御信号を生成し、これらが、所望の表示寸法に基づいて有効なデータを識別する。表示タイミングブロック８０４はまた、カーソル駆動のためのフレーム番号データも生成する。これにより、システムコントローラ３０４は、ユーザのビデオフォーマットの選択に応答して、表示タイミングブロック８０４によって生成された出力タイミング信号を再構成する。Enc_clk３９６がビデオエンコーダ３１３に送られて、以下に述べるように、テキストデータの表示と処理済センサデータとを同期させるためにも使用され得る。
【０１０７】
表示フォーマッタ３１１は、処理済センサデータ信号をメモリ３０９から取得し、デコーダ８０２を使用して、そのデータフォーマットを１６ビットから８ビットに変換する。変換されたデータは、それから表示マルチプレクサ８０３に送られる。重ね書きユニット８０１は、重ね書きテキストコンテンツを含むデータをシステムコントローラ３０４から制御バス３３５を介して取得し、タイミングデータを含むデータを表示タイミングブロック８０４から取得する。重ね書きユニット８０１は、重ね書きテキストデータに対する輪郭を生成し、適切にタイミングされたテキストデータ信号を表示マルチプレクサ８０３に送る。表示マルチプレクサ８０３は、処理済センサデータ信号とテキストデータ信号とを合成し、合成された信号をビデオエンコーダ３１３に送る。
【０１０８】
代替的な構成では、テキストデータは、センサデータと合成される必要は無い。例えば、テキストは、それ自身のスクリーン上に、センサデータとは別個に表示されてもよい。この構成は、重ね書きユニット及び表示マルチプレクサの使用を省略する。
【０１０９】
再び図３を参照すると、ビデオエンコーダ３１３はセンサデータ及びenc_clk３９６を表示フォーマッタ３１１から取得し、エンコーダ制御信号３４５をシステムコントローラ３０４から取得する。ビデオエンコーダ３１３の構成は、図９に示されている。図９を参照すると、アナログＴＶエンコーダ９１１が処理済センサデータを、システムコントローラ３０４から取得したエンコーダ制御信号３４５によって促されたビデオフォーマットにエンコードする。これにより、アナログＴＶエンコーダ９１１は、ＰＡＬ又はＮＴＳＣ、コンポジット又はＲＧＢのようなビデオフォーマットのユーザの選択に応答して、表示フォーマットを再構成する。加えて、デジタル・アナログ（Ｄ／Ａ）変換器９１２はまた、センサデータをＶＧＡ出力に変換するためにも使用され得る。ビデオエンコーダ３１３はまた、センサデータのための通過路も含み得て、ＤＶＩモニタ上の表示又はハードディスクドライブ上の記録のためのデジタルセンサデータの出力を許容する。したがって、ビデオエンコーダ３１３は、ユーザが選択したビデオフォーマットを含む複数の出力を含み得る。
【０１１０】
［ハードウエア加速］
再び図３を参照すると、再構成可能コントローラ３０２のＦＰＧＡは、ＤＳＰ３０３を代表して入力及び出力処理を取り扱うようにプログラムされる。入力及び出力処理を担うのはＦＰＧＡであるので、ＤＳＰ３０３はこれらのタスクから解放され、その処理パワーを画像処理のタスクに専念させることができる。マルチヘッド適合可能性に関して上述したように、再構成可能コントローラ３０２は、非常に可変するタイムベース、入力データフォーマット、及び画素前処理要件を有するセンサを取り扱うように構成可能である。加えて、センサタイミングブロック３１２は、非光学的デジタルズーム機能を具現化するように、入力タイミングを調整することができる。さらに、再構成可能コントローラ３０２は、異なる出力フォーマット及びタイミングを生成するように構成可能である。これより、再構成可能コントローラは、センサとＤＳＰとの間、ならびにＤＳＰと出力との間のインターフェースとして機能する。このようにして、カメラ制御ユニットは、向上したスループット及びより少ない遅延を達成することができる。
【０１１１】
より具体的には、再構成可能コントローラ３０２がスループットを増す一つの方法は、センサ３０１とＤＳＰ３０３との間のインターフェースとして機能することによってである。上述のように、再構成可能コントローラ３０２は、センサにタイミングを供給し、入ってくるデータをフォーマットし、データに対して任意の必要な画素前処理を実行し、入ってくるデータをＤＳＰによる使用のためにメモリに記憶する。逆に、再構成可能コントローラ３０２は、ＤＳＰによって既に処理されたデータにメモリからアクセスし、そのデータを表示用にフォーマットし、それをビデオエンコーダに送信する。
【０１１２】
図７は、ＤＳＰとのインターフェースをより詳細に描いている。カメラデータは、（図３の）メモリ３０８からＨＰＩユニット３１０に送られる。ＨＰＩユニット３１０内で、デコーダ７１１は、メモリ３０８からの１６ビットデータを３２ビットデータフォーマットにパッケージする。そして、ＨＰＩコントローラ７１２は、３２ビットデータをＤＳＰ３０３の入力メモリ３８１（両方とも図３）にＨＰＩクロックレート（典型的には４０ＭＨｚ）でクロックする。ＨＰＩコントローラは、直接メモリアクセス（ＤＭＡ）プロトコルを使用してデータをＤＳＰ３０３のメモリ３８１に送る。このようにして、ＤＳＰのリソースは、データ転送に浪費されない。
【０１１３】
同様に、ＤＳＰ３０３がある数のカメラデータライン（好ましくは２ラインのカメラデータ）の処理を終了すると、ＨＰＩコントローラ７１２は、ＤＭＡを使用して処理済カメラデータを出力メモリ３８４から再構成可能コントローラ３０２にクロックし戻す。そして、デコーダ７１３は、３２ビットデータを１６ビットフォーマットに変換して、処理済データをメモリ３０９に送り、（図３の）表示フォーマッタ３１１に送る。このようにして、再構成可能コントローラ３０２は、出力インターフェースに対するＤＳＰとしても機能する。
【０１１４】
［クロック調整可能性］
本発明の他の特徴はハードウエアクロック信号の使用にあり、そこから、他のクロック信号がソフトウエアによって調整可能なクロック周波数で生成されることができる。図３の参照に戻ると、ハードウエアクロック３１４がクロック信号をＤＳＰ３０３に供給する。このクロック信号から、ＤＳＰ３０３は２つのＤＳＰクロック信号、DSP_CLKS３２５を生成する。好適な実施形態では、ハードウエアクロック３１４は４８ＭＨｚの信号を生成し、ＤＳＰ３０３は１４４ＭＮｚ及び９６ＭＨｚのクロック信号を生成する。これら２つのクロック信号は、再構成可能コントローラ３０２に供給される。この実施形態ではDSP_CLKS３２５を生成するのはＤＳＰであるが、これらのクロックがカメラ制御ユニット内の他のハードウエアによって生成されることも可能である。
【０１１５】
再構成可能コントローラ３０２は、ＤＳＰクロック信号を使用して、センサ、表示フォーマッタ、ビデオエンコーダ、及びＨＰＩユニットのためのクロック信号を生成する。センサクロック生成器３０５に関連して上述したように、再構成可能コントローラ３０２内のクロック生成器は、典型的には分割器又は制御可能なフェーズロックループ回路として具現化される。センサクロック生成器３０５、ＨＰＩクロック生成器３１５、ＴＶクロック生成器３１６、及びエンコーダクロックは、各々システムコントローラ３０４によって構成可能である。データフローの各フェーズに対して別個のクロック生成器を準備することによって、カメラ制御ユニットは、入力及び出力タイミングを独立して変えることができる。
【０１１６】
入力及び出力タイミングを独立して変えることは、ビデオシステムの出力タイミングを出力装置のタイミング要件（例えばＮＴＳＣ又はＰＡＬ）に従わせることが典型的に必要であることから、有用である。しかし、入力タイミングに対する要件は、一般に、より大きく可変である。画像内の動き量、利用可能な光の強度、ならびに使用されているセンサのタイプ及びサイズのような要因は、どのような入力タイミングが最適であるかに影響を与えることができる。入力タイミングに対してソフトウエア制御可能なクロックを与えることによって、微調整を行うことができる。例えば、微調整は、信号を改良するゲイン増幅器の代わりに、センサ露光タイミングに対して行われることができる。ゲイン増幅器は一般的にノイズを引き起こすので、これが望まれる。さらに、出力タイミング信号は入力タイミング信号から独立しているので、入力タイミングに対する微調整は、出力ビデオ信号におけるタイミング異常を生成しない。
【０１１７】
［ユーザ選択可能な構成］
本発明の他の特徴によると、ユーザは、複数のオプションのメニューからの選択によるのと同様にして、カメラ制御ユニットによって使用されるプログラム指示（すなわちソフトウエア）及び構成情報（すなわちファームウエア）を選択することができる。キーボード１０又はユーザインターフェース１１（両方とも図１）を使うことによって、ユーザは、システムコントローラ３０４に、再構成可能コントローラ３０２及びＤＳＰ３０３によって実行されるべき構成情報及びプログラム指示の特定のセットをロードするように指示することができる。加えて、選択は、カメラヘッド自身の内視鏡スイッチ５を使っても達成され得る。
【０１１８】
本発明のこの局面の一つの好適な実施形態に従うと、システムコントローラ３０４が新しいカメラヘッドを検出した後に、再構成可能コントローラを再構成してプログラム指示を所定のソフトウエア及びファームウエアと共にＤＳＰにロードする代わりに、ユーザが、各々が異なる医療用途又は条件に対する使用に向けられた２つ又はそれ以上のセットの構成情報及びプログラム指示からの選択を促されてもよい。ある場合には、取り付けられたカメラヘッドは、１セットの構成情報及びプログラム指示のみを有しているかもしれない。複数のセットがある場合には、ユーザは、例えば、標準の構成情報及びプログラム指示の設定のプロファイル、又は低光条件でより良く動作するプロファイルを選択するオプションを与えられてもよい。ひとたびユーザが実行されるべきプログラム指示を選択すると、システムコントローラ３０４はフラッシュメモリ３１７にアクセスして、選択されたプログラム指示を獲得し、それからそれらを、マルチヘッド適合可能性に関して上述したように、実行のためにＤＳＰ３０３にロードする。加えて、システムコントローラ３０４は、再構成可能コントローラ３０２を選択された構成情報で再構成する。新しいヘッドが検出されたときに実行される変化によるのと同様に、異なる構成情報及びプログラム指示の選択は、ゲイン指数及びフィルタ特性のような単純な数字データ点の変更には限定されない。代わりに、構成情報及びプログラム指示のユーザの選択は、タイムベース及びデジタルズームのシフトのような異なる用途に対して使用される顕著なハードウエアの変更を許容する。
【０１１９】
［フィールドプログラマブルソフトウエア及びファームウエア］
本発明の他の特徴は、カメラ制御ユニットに対して利用可能であるソフトウエア（プログラム指示）及びファームウエア（構成情報によって構成される）の両方をフィールドにて更新する能力である。「フィールドにて」とは、カメラ制御ユニットが、病院のような最終ユーザに届いた後の時点を指す。カメラ制御ユニット６によって利用されるプログラム指示３７０及び構成情報３６０は、フラッシュメモリ３１７に記憶される。フラッシュメモリ３１７が更新されることができる一つの方法は、ＰＣダウンロードを通じてである。再び図３を参照すると、カメラ制御ユニット６はシリアルポートインターフェース３１８を含み、これがＰＣ１２に接続可能である。システムコントローラ３０４は、プログラム指示及び構成情報のＰＣからインテーフェースを通ってフラッシュメモリ３１７までの転送を制御する。加えて、フラッシュメモリ３１７はまた、クイックスワップフラッシュメモリ１３の使用を通しても、更新されることができる。ＰＣダウンロードと同様に、クイックスワップ装置はカメラ制御ユニットのシリアルポート装置に接続されて、ダウンロードはシステムコントローラ３０４によってパワー供給され且つ制御される。これらの更新可能性のいずれも、カメラ制御ユニットを製造者又はサービスセンタに戻すことを要さずに、適切に訓練された個人によって実行されることができる。
【０１２０】
再構成可能コントローラ及びＤＳＰの特徴と組み合わせて、ソフトウエア及びファームウエアの両方がフィールドで更新されることを許容することで、本発明のカメラ制御ユニットは、新しいカメラヘッド、画素前処理アルゴリズム、及び画像処理ソフトウエアに、ハードウエアを変更することなく適合することができる。
【０１２１】
フィールドプログラマブルソフトウエア及びファームウエアの特徴はまた、再構成可能コントローラ３０２とＤＳＰ３０３との間のそれらの現在の割り当てからの機能の再分配も実現する。上述のように、入力及び出力処理はいくつかの前処理と一緒に再構成可能コントローラ３０２によって取り扱われ、画像処理はＤＳＰ３０３によって取り扱われる。ソフトウエア及びファームウエアをフィールドで更新することは、典型的にはＤＳＰ３０３によって取り扱われる画像処理動作の幾つかを再構成可能コントローラ３０２にシフトすることを含み得る。同様に、入力及び出力処理、ならびに／または前処理動作が、ＤＳＰ３０３によって取り扱われるようにシフトされることができる。
【０１２２】
本発明が、特定の描写的な実施形態に関して上記で記述されてきた。本発明が上述の実施形態に限定されないこと、及び様々な変更及び改変が関連技術の当業者によって本発明の思想及び範囲を逸脱することなく成され得ることが、理解される。これより、本発明の現在の実施形態は、すべての点で、描写的ではあるが限定的ではないものとして理解されるべきであり、本発明の範囲は、これまでの記述ではなく、本願明細書によってサポートされる任意の請求項、添付の図面、及び請求項の等価な内容によって決定されるべきである。
【図１】
0005480170.tif 000002
【図２】
0005480170.tif 000003
【図３】
0005480170.tif 000004
【図４】
0005480170.tif 000005
【図５】
0005480170.tif 000006
【図６Ａ】
0005480170.tif 000007
【図６Ｂ】
0005480170.tif 000008
【図７】
0005480170.tif 000009
【図８】
0005480170.tif 000010
【図９】
0005480170.tif 000011