(57)【特許請求の範囲】
【請求項１】
光トランスポートネットワークのネットワークノード（Ｎ）であって、
固定サイズのデータ容量のｎ個の複数のタイムスロット（ａ１からａ８、ｂ１からｂ８）を搬送する多重化トランスポート信号（Ｆ＿ａ、Ｆ＿ｂ）を受信するための信号入力（Ｉ１、Ｉ２）と、
受信した信号を複数のｍ＞１の副信号（Ａ１からＡ４、Ｂ１からＢ４）に逆多重化するためのデマルチプレクサ（Ｍ１、Ｍ２）であって、各副信号は前記タイムスロットの一部ｎ／ｍを搬送する、デマルチプレクサと、
前記副信号（Ａ１からＡ４、Ｂ１からＢ４）を構成可能に切り替えるための１つまたは複数の空間スイッチモジュール（Ｓ１からＳ４）と、
前記１つまたは複数の空間スイッチモジュール（Ｓ１からＳ４）から副信号を受信するマルチプレクサ（Ｍ３、Ｍ４）であって、前記副信号（Ａ１からＡ４、Ｂ１からＢ４）からのタイムスロットを前記タイムスロットのｎ個を搬送する発信多重化トランスポート信号（Ｆ＿ｏ４）に多重化するためのマルチプレクサとを備え、
前記マルチプレクサ（Ｍ３、Ｍ４）が、複数のｌ＞ｍの相互接続を介して前記１つまたは複数のスイッチモジュール（Ｓ１、Ｓ４）に接続され、前記１つまたは複数のスイッチモジュール（Ｓ１、Ｓ４）から最大ｌ個の副信号を受信し、前記マルチプレクサ（Ｍ３、Ｍ４）は、前記最大ｌ個の副信号から前記発信多重化トランスポート信号（Ｆ＿ｏ４）の前記ｎ個のタイムスロットを構成可能に選択する、
ネットワークノード。
【請求項２】
相互接続のメッシュを通じて相互に相互接続された複数の前記空間スイッチモジュール（Ｓ１からＳ４）を備える、請求項１に記載のネットワークノード。
【請求項３】
少なくとも１つのラインカード（ＬＣ）を備え、前記信号入力（Ｉ１、Ｉ２、ＸＦＰ１からＸＦＰ４）と、前記デマルチプレクサ（Ｍ１、Ｍ２、Ｍ１１からＭ１４）と、前記空間スイッチモジュール（Ｓ１からＳ４、ＸＰＳ）の１つと、前記マルチプレクサ（Ｍ３、Ｍ４、Ｍ１１からＭ１４）とを備える、請求項１または２に記載のネットワークノード。
【請求項４】
相互接続の前記メッシュがフルメッシュバックプレーン（ＢＰ）を備える、請求項２に記載のネットワークノード。
【請求項５】
前記バックプレーン（ＢＰ）のスロットに差し込まれた複数の前記ラインカード（ＬＣ）を備える、請求項３および４のいずれか一項に記載のネットワークノード。
【請求項６】
前記ラインカード（ＬＣ）のうちの第１のラインカードにおけるスイッチモジュール（Ｓ１、Ｓ２）が、前記ラインカードの各デマルチプレクサ／Ｍ１、Ｍ２）からのすべての副信号（Ａ１からＡ４、Ｂ１からＢ４）を各々他のスイッチモジュール（Ｍ３、Ｍ４）にブロードキャストし、各々他のラインカードにおけるスイッチモジュール（Ｍ３、Ｍ４）が、前記ブロードキャストされた副信号（Ａ１からＡ４、Ｂ１からＢ４）から、それぞれのラインカードで出力されるよう定められたそのような副信号を選択するように構成されている、請求項５に記載のネットワークノード。
【請求項７】
ｌ＝ｎであり、前記マルチプレクサ（Ｍ３、Ｍ４）が前記１つまたは複数のスイッチモジュール（Ｓ１からＳ４）から受信した前記副信号の各々から１つのタイムスロットを選択する、請求項１に記載のネットワークノード。
【請求項８】
前記マルチプレクサ（Ｍ３、Ｍ４）の物理ポートと前記発信多重化トランスポート信号（Ｆ＿ｏ４）のタイムスロットとの間に固定の関係が存在する、請求項７に記載のネットワークノード。
【請求項９】
光トランスポートネットワークの信号を切り替え、集約するための方法であって、
固定サイズのデータ容量の複数のｎ個のタイムスロット（ａ１からａ８、ｂ１からｂ８）を搬送する多重化トランスポート信号（Ｆ＿ａ、Ｆ＿ｂ）をネットワークノード（Ｎ）において受信するステップと、
受信した信号を複数のｍ＞１の副信号（Ａ１からＡ４、Ｂ１からＢ４）に逆多重化するステップであって、各副信号は前記タイムスロットの一部ｎ／ｍを搬送する、ステップと、
空間領域の前記副信号を１つまたは複数の出力側マルチプレクサ（Ｍ３、Ｍ４）に構成可能に切り替えるステップと、
前記マルチプレクサ（Ｍ３、Ｍ４）の１つにおいて、受信した副信号（Ａ１からＡ４、Ｂ１からＢ４）からのタイムスロットを前記タイムスロットのｎ個を搬送する発信多重化トランスポート信号（Ｆ＿ｏ４）に多重化するステップとを含み、
前記マルチプレクサ（Ｍ３、Ｍ４）がｌ＞ｍの副信号を受信し、前記マルチプレクサ（Ｍ３、Ｍ４）が前記ｌ個の副信号から前記発信多重化トランスポート信号（Ｆ＿ｏ４）に前記ｎ個のタイムスロットを構成可能に選択する、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信の分野に関し、より詳細には、光トランスポートネットワークのネットワークノード、および光トランスポートネットワークにおいて信号を切り替えるための関連方法に関する。
【背景技術】
【０００２】
光トランスポートネットワークは、通信ネットワークにおけるバックボーントランスポートについて役割を担っている。信号伝送は通常、時分割多重に基づく。ＩＴＵは、Ｇ．７０９において光トランスポートネットワークの規格を定義している。Ｇ．７０９の初期バージョンでは、３つのレベルの多重化を規定しており、それらは、それぞれ２．５Ｇｂ／ｓ、１０Ｇｂ／ｓ、および４０Ｇｂ／ｓのデータ転送速度を備える、光データユニット（Ｏｐｔｉｃａｌ  Ｄａｔａ  Ｕｎｉｔｓ）、ＯＤＵ１、ＯＤＵ２、およびＯＤＵ３と命名された。各多重化レベルにおいて、セクションオーバーヘッドおよびＦＥＣバイトを含む対応するフレーム信号構造が定義され、これらは光トランスポートユニット（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｕｎｉｔｓ）、ＯＴＵ１、ＯＴＵ２、およびＯＴＵ３と命名された。たとえば、ＯＴＵ２は、１つのＯＤＵ２か、または４つのＯＤＵ１を搬送することができる。その後、ギガビットイーサネット（登録商標）信号の転送をサポートするために、１．２５Ｇｂ／ｓの容量を備える、より低いサイズの多重化レベルＯＤＵ０が定義され、ここでＯＵＴ１は２つのＯＤＵ０を搬送することができる。加えて、ＯＤＵｆｌｅｘと呼ばれるデータユニットは、１．２５Ｇｂ／ｓタイムスロット（ＴＳ）刻みでコンテナサイズを柔軟に調整することができるようにする。しかし、ＯＤＵ０およびＯＤＵｆｌｅｘコンテナについては、トランスポートフレームが定義されていないので、これらはＯＴＵ１または上位トランスポートフレーム内で多重化された下位データユニットとしてしか生じることがない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ますます多くのギガビットイーサネットトラフィック信号がＯＤＵ０でカプセル化され、ＯＴＮネットワークによって転送される必要があることが予想される。さらに、ＯＴＮネットワークが、２Ｇ／３Ｇ／ＬＴＥモバイルネットワーク用の基地局のベースバンドユニットとリモート無線ユニット間のファイバチャネル信号およびＣＰＲＩトラフィックも搬送するためにマルチサービスプラットフォームとなる傾向がある。
【０００４】
ネットワークのアクセスおよび集約セグメントにおいて、ＯＵＴｘ信号は完全にはロードされていない場合がある。たとえば、トランスポート信号は、ＯＴＵ１内で１×ＯＤＵ０、またはＯＴＵ２内でＴＳ＜８で１×ＯＤＵｆｌｅｘしか搬送することができない。そのような信号が、コアネットワークに向かう前に集約されない場合、ネットワークの帯域幅は大きく浪費されることになる。それゆえに、切替えおよび集約は、ＯＤＵ１／２ではなく、ＯＤＵ０／ｆｌｅｘの粒度で動作する必要がある。したがって、アクセスおよび集約ネットワークに最適な、ＯＤＵ０およびＯＤＵｆｌｅｘの粒度での切替えおよび集約を可能にするネットワーク要素が求められている。
【課題を解決するための手段】
【０００５】
これら、および後段において示される他の目的は、光トランスポートネットワークのためのネットワークノードによって達成され、このネットワークノードは、固定サイズのデータ容量の複数のｎ個のタイムスロットを搬送する多重化トランスポート信号を受信するための信号入力と、受信した信号を複数のｍ＞１の副信号に逆多重化するためのデマルチプレクサであって、各副信号は前記タイムスロットの一部ｎ／ｍを搬送するデマルチプレクサと、前記副信号を構成可能に切り替えるための１つまたは複数の空間スイッチモジュールと、前記１つまたは複数の空間スイッチモジュールから副信号を受信するマルチプレクサであって、前記副信号からのタイムスロットを前記タイムスロットのｎ個を搬送する発信多重化トランスポート信号に多重化するためのマルチプレクサとを有する。マルチプレクサは、複数のｌ＞ｍの相互接続を介して１つまたは複数のスイッチモジュールに接続され、前記１つまたは複数のスイッチモジュールから最大ｌ個の副信号を受信する。さらに、マルチプレクサは、最大ｌ個の副信号から発信多重化トランスポート信号にｎ個のタイムスロットを選択するように構成されてもよい。
【０００６】
これにより、分散されたＯＤＵスイッチシステムの粒度を、空間スイッチとマルチプレクサのタイムスロット切替え機能の間の帯域幅をオーバープロビジョニングすることによってＯＤＵ１／２からＯＤＵ０／ｆｌｅｘに拡大することができる。したがって、ＯＤＵ１／２の粒度をサポートするシステムは、ＯＤＵ０／ｆｌｅｘの粒度をサポートするように改訂され、しかもシステムバックパネルに変更をもたらすことがないか、またはバックパネル設計を新しいシステムにとってより単純でより費用効率の高いものにすることができる。
【０００７】
本発明のさまざまな好適な実施形態は、これ以降、添付の図面を参照してさらに説明される。
【図面の簡単な説明】
【０００８】
【図１】分散切替えアーキテクチャによるネットワークノードを示すブロック図である。
【図２】出力側マルチプレクサにおけるＯＤＵ０切替えおよび集約を示す図である。
【図３】フルメッシュバックプレーンを備えるネットワークノードにおいて使用するラインカードを示すブロック図である。
【図４】フルメッシュバックプレーンのさまざまなラインカードスロット間の相互接続を示す図である。
【発明を実施するための形態】
【０００９】
分散型切替えアーキテクチャを有するネットワークノードＮの実施形態は、図１に示される。ネットワークノードＮは、複数の信号入力Ｉ１、Ｉ２、および信号出力Ｏ３、Ｏ４を含む。明瞭にするために、２つの入力Ｉ１、Ｉ２および２つの出力Ｏ３、Ｏ４のみが示されているが、実際のネットワークノードは通常、さらに多くの入力および出力を含む。入力および出力は、標準的なＸＦＰ（１０Ｇｂスモールフォームファクタプラガブル）モジュールとして実施される。ＸＦＰモジュールは、毎秒１０ギガビットＳＯＮＥＴ／ＳＤＨ、ファイバチャネル、ギガビットイーサネット、１０ギガビットイーサネット、およびその他のアプリケーション向けのプロトコル非依存型光送受信機である。
【００１０】
ＸＦＰモジュールＩ１は、ＯＴＵ２信号フレームのためにフレーマＦ１に接続される。フレーマＦ１は、その出力において、空間スイッチモジュールＳ１に接続された４つの出力を有する逆多重化回路Ｍ１に接続される。空間スイッチＳ１は、フルメッシュバックプレーンＢＰに接続される。
【００１１】
同様に、入力ＸＦＰモジュールＩ２は、フレーマＦ２および逆多重化回路Ｍ２を介して、フルメッシュバックプレーンＢＰに同様に接続された空間スイッチモジュールＳ２に接続される。
【００１２】
出力側において、バックプレーンＢＰは、それぞれ多重化回路Ｍ３、Ｍ４に接続された空間スイッチモジュールＳ３、Ｓ４に至る。各多重化回路Ｍ３、Ｍ４は、それぞれのフレーマＦ３、Ｆ４を介して、出力側ＸＦＰモジュールＯ３、Ｏ４に至る。マルチプレクサＭ３およびＭ４とスイッチモジュールＳ３およびＳ４との間の相互接続は、それぞれ、８つの並列接続を介して達成され、マルチプレクサＭ３、Ｍ４が空間スイッチＳ３、Ｓ４から８つの並列信号を受信できるようにする。
【００１３】
ネットワークノードＮの機能は、以下のとおりである。ＸＦＰモジュールＩ１は、１０．７Ｇｂ／ｓの回線速度でＯＴＵ２フォーマット光信号を受信する。ＸＦＰモジュールＩ１は、光信号を電気フォーマットに変換する。フレーマＦ１は、フレームオーバーヘッドを終端し、ＦＥＣバイトを処理して、処理済み信号をデマルチプレクサＭ１に転送する。受信されたＯＴＵ２が８つのＯＤＵ０コンテナを搬送すると仮定される。デマルチプレクサＭ１は、受信信号から８つのＯＤＵ０を抽出し、それらをスイッチＳ１に向かう出力側において、ＯＴＵ１が各々８ＯＤＵ０のうちの２つを搬送するように４つのＯＴＵ１にマッピングする。
【００１４】
例示のフレームＦ＿ａは、入力Ｉ１において概略的に示される。これは、８つのＯＤＵ０タイムスロットａ１−ａ８を含む。デマルチプレクサＭ１の４つの並列出力は、Ａ１からＡ４と示される。本発明の実施形態において、タイムスロットａ１およびａ２は出力Ａ１にあり、ａ３およびａ４は出力Ａ２にあり、ａ５およびａ６は出力Ａ３にあり、ａ７およびａ８は出力Ａ４にある。
【００１５】
スイッチモジュールＳ１は、フルメッシュバックプレーンＢＰを介して、各々の出力側スイッチモジュールＳ３、Ｓ４に接続される。ＯＤＵ０レベルにおいて集約および切替えをサポートするため、スイッチＳ１は４つの並列信号Ａ１−Ａ４をマルチプレクサＭ１からすべての出力側スイッチモジュールＳ３、Ｓ４にブロードキャストする。
【００１６】
入力側スイッチモジュールＳ２は、全く同様に動作し、同様にフルメッシュバックプレーンＢＰを介して、各々の出力側スイッチモジュールＳ３、Ｓ４に接続される。
【００１７】
第２の例示のフレームＦ＿ｂは、入力Ｉ２において概略的に示される。これは、８つのＯＤＵ０タイムスロットｂ１−ｂ８を含む。デマルチプレクサＭ２の４つの並列出力は、Ｂ１からＢ４と示される。本発明の実施形態において、タイムスロットｂ１およびｂ２は出力Ｂ１にあり、ｂ３およびｂ４は出力Ｂ２にあり、ｂ５およびｂ６は出力Ｂ３にあり、ｂ７およびｂ８は出力Ｂ４にある。
【００１８】
出力側スイッチモジュールＳ３、Ｓ４は、バックプレーンＢＰを介して受信したすべての信号から最大８つのＯＴＵ１信号を選択して、それらの信号をそれぞれ、出力側マルチプレクサＭ３、Ｍ４に切り替えるように動作する。各出力側スイッチモジュールＳ３、Ｓ４は、スイッチＳ１から信号Ａ１−Ａ４を、スイッチＳ２から信号Ｂ１−Ｂ４を受信する。通常は３つ以上の信号入力が使用可能であることを強調するため、図１は、バックプレーンＢＰから送出される入力信号Ｃ１−Ｃ４の第３のセットをさらに示す。
【００１９】
マルチプレクサＭ３、Ｍ４は、ＯＴＵ１信号内で受信されたＯＤＵ０タイムスロットを管理して切り替え、さまざまな入力信号からのＯＤＵ０タイムスロットを完全にロードされた出力信号に集約する。特に、マルチプレクサＭ３で受信されたスイッチモジュールＳ３からの８つのＯＴＵ１信号は、最大１６のＯＤＵ０を搬送し、一方、マルチプレクサＭ３の出力側において、８つのＯＤＵ０の容量を備えるＯＴＵ２信号が伝達される。したがって、マルチプレクサＭ３は、１６個の受信したＯＤＵ０タイムスロットから、出力ポートＯ３に向けられた８つのＯＤＵ０を選択して、それらをＯＴＵ２フレームに多重化する。フレーマＦ３は、適切なセクションオーバーヘッドおよびＦＥＣバイトを挿入して、完全にロードされたＯＴＵ２フレームを、光トランスポートネットワークへの光ＯＴＵ２信号として伝送するために、ＸＦＰモジュールＯ３に転送する。
【００２０】
例示のＯＴＵ２信号フレームＦ＿ｏ４は、出力Ｏ４において示される。図２は、マルチプレクサＭ４が、フレームＦ＿ｏ４のタイムスロットをどのように組み立てるかをさらに詳細に示す。スイッチＳ４は、バックプレーンＢＰから受信した８つのＯＴＵ１信号をマルチプレクサＭ４に切り替える。マルチプレクサＭ４は、８つの入力１−８を有する。入力１において、マルチプレクサＭ１は、スイッチＳ２から信号Ｂ１を受信する。信号Ｂ１は、入力ＯＤＵ０タイムスロットｂ１およびｂ２を搬送する。マルチプレクサＭ１は、タイムスロットｂ１を選択し、それを第１のタイムスロットとして出力フレームＦ＿ｏ４に挿入する。入力２において、マルチプレクサＭ４は、タイムスロットａ７およびａ８を搬送する信号Ａ４を受信して、出力フレームＦ＿ｏ４の第２のタイムスロット位置にタイムスロットａ８を選択する、以下同様に続く。結果として得られるのは、ＯＤＵ０タイムスロットｂ１、ａ８、ｂ８、ａ５、ｂ５、ａ１、ａ４、およびｂ３を搬送する出力ＯＴＵ２信号である。
【００２１】
ＯＤＵ０タイムスロットと全く同様に、ネットワークノードはまた、個々のＯＤＵｆｌｅｘタイムスロット（ＴＳ）も処理することができる。たとえば、入力信号は、５つのタイムスロットを備えるＯＤＵｆｌｅｘ（ＯＤＵｆｌｅｘ−５ＴＳ）を搬送することができる。次いで、５つのＯＤＵｆｌｅｘタイムスロットは、３つのＯＴＵ１信号を介して伝達され、バックプレーンＢＰを介してすべての出力スイッチにブロードキャストされる。指定された出力スイッチにおいて、すべての３つのＯＴＵ１信号が選択されて、関連するマルチプレクサに転送され、ここで５つのＯＤＵｆｌｅｘタイムスロットが選択されて出力ＯＴＵ２信号に組み立てられる。出力ＯＴＵ２信号の残りの３つのタイムスロットは、その他の入力ポートからのＯＤＵ０、ＯＤＵ１、またはＯＤＵｆｌｅｘタイムスロットで満たされてもよい。
【００２２】
同様に、ＯＤＵ１信号も切り替えられてもよい。ＯＴＵ１内のＯＤＵ１信号は、２つの「疑似」ＯＤＵ０タイムスロットとして出力側マルチプレクサにより処理され、共に出力ＯＤＵ２信号に組み立てられる。同様に、ＯＤＵ２は、４つの内部ＯＴＵ１信号に逆多重化された８つの連続「疑似」ＯＤＵ０タイムスロットとして切り替えられてもよい。
【００２３】
出力側マルチプレクサが、必ずしも８つの異なるＯＴＵ１入力からＯＤＵ０タイムスロットをとらなくてもよいが、１つのＯＴＵ１から両方のタイムスロットを選択することもできるので、必要とするＯＴＵ１入力信号が８つよりも少なくてもよいことは、当業者には明らかであろう。
【００２４】
しかし、マルチプレクサＭ３、Ｍ４が、それらの物理ポートと出力信号のタイムスロットとの間の固定の関係を有することが好ましい。次いで、マルチプレクサは、各着信ＯＴＵ１信号から正確に１つのＯＤＵ０を選択する。たとえば、出力ＯＴＵ２信号のタイムスロット＃１は入力１から選択され、タイムスロット＃２は入力２から選択され、以下同様に続く。特定の内部ＯＴＵ１信号からの両方の信号が選択される場合、出力側スイッチモジュールＳ３、Ｓ４は、信号をマルチプレクサの２つの入力に複製する。これは、マルチプレクサ回路Ｍ３、Ｍ４の極めて単純な設計を導くことになる。
【００２５】
同様に、デマルチプレクサＭ１、Ｍ２は、ＯＤＵ０タイムスロット＃１および＃２が常に第１の出力ポートに向かい、タイムスロット＃３および＃４が第２の出力ポートに向かい、以下同様に続くように、ＯＴＵ２入力信号のタイムスロットと物理出力ポートの間の固定の関係を有することができる。
【００２６】
好ましくは、半導体実装クロスバースイッチが、スイッチモジュールＳ１−Ｓ４として使用される。そのようなクロスバースイッチは市販されており、通常は、半導体デバイス内の一連のメタライゼーションまたは「バー」に接続された入力増幅器またはリタイマーのセットを含む。メタライゼーションまたは「バー」の類似するセットは、出力増幅器またはリタイマーに接続される。「バー」が交差する各クロスポイントにおいて、バーを接続するパストランジスタが実装される。パストランジスタが使用可能である場合、入力は出力に接続される。
【００２７】
フルメッシュバックプレーンを備えるネットワークノードにおいて使用するラインカードは、図３に概略的に示される。ラインカードＬＣは、入力と出力を結合して、完全に双方向で動作する。ラインカードＬＣは、４つの独立したＯＴＵ２信号のための４つの光ＸＦＰ送受信機モジュールＸＦＰ１−ＸＦＰ４を含む。各送受信機ＸＦＰ１−ＸＦＰ４は、セクションオーバーヘッドを終端して受信および送信方向のＯＴＵ２信号のＦＥＣバイトを処理する、それぞれのフレーマＦ１１−Ｆ１４へと至る。フレーマＦ１１−Ｆ１４からの処理されたＯＴＵ２信号は、受信側の逆多重化機能および送信側の多重化機能を結合する、それぞれの多重化／逆多重化回路Ｍ１１−Ｍ１４に供給される。好ましい実施態様において、２つのそのような多重化／逆多重化回路は、図３のＭ１１およびＭ１２またはＭ１３およびＭ１４のような、単一のＦＰＧＡに実施されてもよい。
【００２８】
各多重化／逆多重化回路Ｍ１１−Ｍ１４は、２×８ラインのワイドパラレルインターフェイスを介して、半導体クロスポイントスイッチＸＰＳに接続される。クロスポイントスイッチＸＰＣと各多重化／逆多重化回路Ｍ１１−Ｍ１４の間の８つのラインは、送信方向の信号に提供され、８つのラインは受信方向に提供される。特に、送信方向の８つのラインは、合計で１６のＯＤＵ０またはＯＤＵｆｌｅｘタイムスロットを持つ８つのＯＴＵ１フォーマット信号を搬送し、一方、多重化／逆多重化回路Ｍ１１−Ｍ１４とフレーマＦ１１−Ｆ１４の間のインターフェイスは合計で８つのＯＤＵ０またはＯＤＵｆｌｅｘタイムスロットを持つ１×ＯＴＵ２の容量しか有していない。クロスポイントスイッチに向けた多重化／逆多重化回路の容量のこの拡大または拡張により、ＯＤＵ０またはＯＤＵｆｌｅｘタイムスロットの粒度における完全に柔軟な切替えおよび集約機能が達成されうる。
【００２９】
多重化／逆多重化回路Ｍ１１−Ｍ１４とクロスポイントスイッチＸＰＣとの間の受信側方向については、特にブロードキャストまたは保護接続を考慮する際、可能な切替え状態の柔軟性を高めることにつながるので、８つの個別のラインで４から８つのＯＤＵ１等価物への同じ拡張を適用することが好ましいが、必須ではない。
【００３０】
クロスポイントスイッチＸＰＣは、それぞれ１４４個の入力および出力を有する、１４４×１４４のスイッチモジュールであり、ＯＴＵ１信号に十分である最大３．２Ｇｂ／ｓの信号速度を可能にする。クロスポイントスイッチＸＰＣのそれぞれ１４４個の入力および出力のうちの１１２個は、フルメッシュバックプレーンＢＰに通じる。
【００３１】
ラインカードは、クロック発振器ＣＬＫ、オーバーヘッドプロセッサＯＨＰ、および内蔵コントローラＢＣＭをさらに含む。クロック発振器ＣＬＫは、多重化／逆多重化回路およびフレーマにクロック信号を提供する。オーバーヘッドプロセッサＯＨＰは、フレーマからオーバーヘッド情報を受信して処理し、送信されるべきＯＴＵ２信号のオーバーヘッド情報をフレーマに提供する。内蔵コントローラＢＣＭは、多重化／逆多重化回路Ｍ１−Ｍ４およびクロスポイントスイッチＸＰＣを構成する。ボードコントローラは、オーバーヘッドプロセッサＯＨＰに接続され、イーサネットスイッチを介して中央コントローラ（図示せず）およびその他のラインカードの内蔵コントローラに接続される。オーバーヘッドプロセッサＯＨＰは、バックプレーンＢＰの専用ラインを介して、その他のラインカードのオーバーヘッドプロセッサに接続される。
【００３２】
フルメッシュバックプレーンの配線は、図４に示される。バックプレーンは、ラインカードを装備されうる８つのスロットＬ１−Ｌ８を有する。各スロットは、別のスロットと１対１で相互接続する７つのグループを有する。接続の各グループまたはセットは、図４において、１つの矢印で表され、２×１６のバックプレーン相互接続（各方向に１６）、各ラインカードの多重化／逆多重化回路ごとに２×４を含む。この実施形態において、バックプレーンＢＰを介するクロスポイントスイッチ間の相互接続は、２．５Ｇｂ／ｓ信号の業界標準チップ間インターフェイスとしてＯＩＦにより定義されたＳＦＩ−４．２インターフェイスを使用する。したがって、各矢印は、４×ＳＦＩ−４．２を表し、スロットあたり合計４０Ｇになる。このことは、バックプレーンＢＰの一部のスロットが、ＯＴＵ３信号のためのラインカードも装備されうるという利点を有する。
【００３３】
前述の実施形態は、ＯＤＵ０を切り替えて集約することを可能にし、各ＯＴＵ１が２つのＯＤＵ０を搬送するＯＴＵ１と類似した内部信号フォーマットを使用する。セクションオーバーヘッドバイトがラインカードで終端するので、内部信号が必ずしもセクションオーバーヘッドバイトを含まなくてもよいことが明らかであろう。内部信号のそのようなオーバーヘッドバイトは、空のままであってもよいか、または完全に除外されてもよい。
【００３４】
たとえばフルメッシュバックプレーンにより相互接続のメッシュを通じて相互に相互接続される、ローカル空間スイッチとの間の多重化／逆多重化回路の容量の拡張を提供する概念はまた、その他の種類の多重化信号の切替えに適用されてもよい。たとえば、全く同様に、内部で伝達されたＯＤＵ１をＯＴＵ２信号構造内で切り替えることが可能である。１０Ｇｂ／ｓの信号速度のためのクロスポイントスイッチおよびバックプレーンは、現在使用可能であり、前述の実施形態と類似するノードアーキテクチャに採用されてもよい。ＯＴＵ２が最大４つのＯＤＵ１を搬送するので、多重化／逆多重化回路とラインカード上のローカル空間スイッチとの間の拡張係数は、したがって、最大４倍となりうる。
【００３５】
切替えモジュールは、上記で説明されるように、半導体クロスバーまたはクロスポイントスイッチとともに実装されてもよい。受信側スイッチモジュールと送信側スイッチモジュールを、図１に示されるように、さまざまな専用のモジュールとして実装することが可能であるか、または両方向がラインカードごとに単一のスイッチモジュールに結合されてもよい。前者の場合において、受信および送信方向の入出力ポートを備えるラインカードには、受信および送信方向に２つの専用のスイッチモジュールが装備されてもよい。
【００３６】
上記で説明されるように、受信側のスイッチモジュールは、信号を、バックプレーンを介して、送信側のその他のスイッチモジュールの各々にブロードキャストするように動作する。これは、受信側スイッチモジュールの制御を簡略化するので、好ましい実施態様であるが、必須ではない。また、信号が実際に必要とされる送信側スイッチモジュールにだけ信号が伝達されるように、受信側スイッチモジュールを制御することも可能である。そのような実施態様において、バックプレーン相互接続のほんの一部しか信号を同時に搬送しないので、これはクロストークが懸念事項となる場合、クロストークの低減に寄与することができる。また、機器の電力消費量が懸念事項となる場合、その低減にも役立つことができる。
【００３７】
また、受信側のスイッチモジュールが、送信方向のＯＴＵ１信号の１つまたは複数を、同じラインカード上に配列された入出力ポートに切り替えることも可能である。これは、たとえばテストおよび保守の目的で、ＯＤＵ０またはＯＤＵｆｌｅｘタイムスロットの１つまたは複数の同じ入出力ポートにおいてラインループバックを実施するために、２つ以上の入出力ポートが同じラインカード上に配列される場合、またはラインカードあたり１つの入出力ポートしかない場合に、図３に示される実施形態において意味をなし得る。スタンドアロンデバイスとして（すなわち、バックプレーン接続を備えていない）図３のラインカードが、ＯＤＵ０およびＯＤＵｆｌｅｘタイムスロットの切替え粒度で小型４×４のＯＴＵ２切替えノードを既に実装しているはずであることもまた、当業者には理解されよう。
【００３８】
説明および図面は、単に本発明の原理を説明するものに過ぎない。したがって、当業者であれば、本明細書において明示的に説明または指示されていないが本発明の原理を具現し、その趣旨および範囲内に含まれるさまざまな配列を考案できるであろうことが理解されよう。さらに、本明細書において列挙されるすべての実施例は、主として、本発明の原理および発明者（複数可）により当技術の促進のために寄与される概念を理解する際に読者を補助する教示のみを目的とすることが明確に意図され、そのような具体的に列挙される実施例および条件に限定されないものと解釈されるべきである。さらに、本発明の原理、態様、および実施形態を列挙する本明細書におけるすべての記述、ならびにその具体的な実施例は、その均等物を網羅することが意図されている。
【００３９】
「プロセッサ」と称される任意の機能ブロックを含む、図面に示されるさまざまな要素の機能は、専用ハードウェア、および適切なソフトウェアと関連してソフトウェアを実行することができるハードウェアの使用を通じて提供されてもよい。プロセッサにより提供される場合、機能は、単一の専用プロセッサ、単一の共有プロセッサ、または一部が共有されうる複数の個々のプロセッサによって提供されてもよい。さらに、「プロセッサ」または「コントローラ」という用語の明示的な使用は、ソフトウェアを実行することができるハードウェアのみを参照するものと解釈されるべきではなく、デジタル信号プロセッサ（ＤＳＰ）ハードウェア、ネットワークプロセッサ、特殊用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ソフトウェアを格納するための読取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、および不揮発性ストレージを、制限なく暗黙的に含むことができる。標準および／またはカスタムのその他のハードウェアが含まれてもよい。同様に、図面に示される任意のスイッチは、概念的なものに過ぎない。それらの機能は、プログラム論理の動作を通じて、専用論理を通じて、プログラム制御および専用論理の相互作用を通じて、または手動によっても実行されてもよく、特定の技法は、文脈からさらに具体的に理解されるように実施者により選択可能である。
【図１】
0005563724.tif 000002
【図２】
0005563724.tif 000003
【図３】
0005563724.tif 000004
【図４】
0005563724.tif 000005