(57)【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタは、非晶質半導体を有し、
前記第２のトランジスタは、結晶質半導体を有し、
前記第２のトランジスタは、第１のＬＤＤ領域及び第２のＬＤＤ領域を有し、
前記第３のトランジスタは、第３のＬＤＤ領域を有し、
前記第４のトランジスタは、第４のＬＤＤ領域及び第５のＬＤＤ領域を有し、
前記第５のトランジスタは、第６のＬＤＤ領域を有し、
前記第１のＬＤＤ領域と前記第２のＬＤＤ領域とは、前記第２のトランジスタのチャネル形成領域を挟むように設けられ、
前記第１のＬＤＤ領域及び前記第２のＬＤＤ領域は、前記第２のトランジスタのゲートと重ならず、
前記第３のＬＤＤ領域は、前記第３のトランジスタのチャネル形成領域の片側に設けられ、
前記第３のＬＤＤ領域は、前記第３のトランジスタのゲートと重なる領域を有し、
前記第４のＬＤＤ領域と前記第５のＬＤＤ領域とは、前記第４のトランジスタのチャネル形成領域を挟むように設けられ、
前記第４のＬＤＤ領域及び前記第５のＬＤＤ領域は、前記第４のトランジスタのゲートと重ならず、
前記第６のＬＤＤ領域は、前記第５のトランジスタのチャネル形成領域の片側に設けられ、
前記第６のＬＤＤ領域は、前記第５のトランジスタのゲートと重なる領域を有することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置を備えたセンサ部と、Ｘ線発生器と、を有することを特徴とするＸ線カメラ。
【請求項３】
請求項１に記載の半導体装置を備えたセンサ部を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体装置およびその駆動方法に関する。より詳細には、イメージセンサ
機能を有するＭＯＳ型センサ装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、パソコン等の情報機器が広く普及し、様々な情報を電子情報としてパソコンなど
に読み込みたいという要求が高くなっている。そのため、従来の銀塩カメラに代わるもの
としてデジタルスチルカメラが、また、紙などに印刷されたものを読み取るための手段と
してスキャナが、大きく注目されている。
【０００３】
デジタルスチルカメラでは、画素が２次元に配列されたエリアセンサが用いられている
。スキャナやコピー機などでは、画素が１次元に配列されたラインセンサが用いられてい
る。ラインセンサを用いて２次元の画像を読み取る場合は、ラインセンサを移動させなが
ら信号を読み取っている。
【０００４】
これらの画像読み取り機器では、イメージセンサとしてCCD型センサが主に使われてい
る。CCD型センサでは、各画素のフォトダイオードで光電変換を行い、その信号を、CCDを
用いて読み出している。しかしながら、近年、周辺回路を内蔵できることや、ワンチップ
化できること、リアルタイム信号処理に適していること、消費電力が低いことなどを武器
に、単結晶シリコン基板を用いて作成されたＭＯＳ型センサが一部で普及の兆しを見せて
いる。また、研究レベルでは、ガラス基板上にＴＦＴを用いて作成したＭＯＳ型センサも
開発されている。MOS型センサでは、各画素のフォトダイオードで光電変換を行い、MOSト
ランジスタによって形成されたスイッチを用いて、各画素の信号を読み出している。
【０００５】
MOS型センサの画素構成としては、様々なタイプのものが開発されている。それらは、
２つの種類、つまり、パッシブセンサとアクティブセンサとに、大まかには分類できる。
パッシブセンサは、各画素に信号増幅素子を搭載しないセンサであり、アクティブセンサ
は、各画素に信号増幅素子を搭載するセンサである。
アクティブセンサでは、各画素内で信号が増幅されるため、パッシブセンサよりも雑音に
強いというメリットがある。
【０００６】
図2に、パッシブセンサにおける画素の回路例を示す。画素10005は、スイッチ用トラン
ジスタ10001とフォトダイオード10004で構成されている。フォトダイオード10004は、電
源基準線10006とスイッチ用トランジスタ10001のソース端子に接続されている。スイッチ
用トランジスタ10001のゲート端子には、ゲート信号線10002が接続され、ドレイン端子に
は、信号出力線10003が接続されている。フォトダイオード10004では、光電変換が行われ
る。つまり、入射した光に応じて電荷を生成し、電荷をそこに蓄積する。そして、ゲート
信号線10003を制御して、スイッチ用トランジスタ10001を導通状態にして、フォトダイオ
ード10004の電荷を信号出力線10003を通して読み出している。
【０００７】
アクティブセンサの画素の構成としては、様々なタイプがある。IEDM95：p17：CMOS Im
age Sensors, Electronic Camera On a Chip、あるいはIEDM97：p201：CMOS Image Senso
rs - Recent Advances and Device Scaling Considerationsでは、フォトダイオード型、
フォトゲート型などの画素構成と動作を紹介している。ISSCC97：p180： A 1/4 Inch 330
k Square Pixel Progressive Scan CMOS Active Pixel Image Sensorでは、画素の選択方
法という観点で画素構成を分類している。つまり、選択する素子として、トランジスタを
使う場合や、容量を使う場合などについて、述べている。このように、１画素を構成する
トランジスタ数に関して、様々なものがある。JIECセミナ：CMOSカメラの開発展望：平成
10年2月20日には、CMOS型センサの全般について広く紹介しており、リセット用トランジ
スタのゲート電極とドレイン電極を接続することにより、光強度の対数の信号を出力する
対数変換型などについても、述べている。
【０００８】
最もよく採用されているアクティブセンサの画素構成は、図3に示すように、３つのNチ
ャネル型トランジスタと１つのフォトダイオードで１つの画素308を構成するタイプであ
る。フォトダイオード304のＰチャネル側端子は電源基準線312に接続され、Ｎチャネル側
端子は、増幅用トランジスタ306のゲート端子と接続されている。増幅用トランジスタ306
のドレイン端子とソース端子は、電源線309とスイッチ用トランジスタ301のドレイン端子
に接続されている。スイッチ用トランジスタ301のゲート端子には、ゲート信号線302が接
続され、ソース端子には、信号出力線303が接続されている。リセット用トランジスタ307
のゲート端子は、リセット信号線306に接続されている。リセット用トランジスタ307のソ
ース端子とドレイン端子は、電源線309と増幅用トランジスタ306のゲート端子に接続され
ている。
【０００９】
エリアセンサの場合、一本の信号出力線303には、１個の画素308だけでなく、多くの画
素が接続されている。ただし、バイアス用トランジスタ311は、１本の信号出力線303につ
き、１個だけ配置されている。バイアス用トランジスタのゲート端子には、バイアス信号
線310が接続されている。バイアス用トランジスタのソース端子とドレイン端子は、信号
出力線303とバイアス用電源線313に接続されている。
【００１０】
次に、画素308の基本的な動作について述べる。
【００１１】
まず、リセット用トランジスタ307を導通状態にする。フォトダイオード304のＰチャネ
ル側端子が電源基準線312に接続され、Ｎチャネル側端子が電源線309と電気的につながる
状態になるため、フォトダイオード304には、逆バイアス電圧が加わることになる。以後
、フォトダイオード304のＮチャネル側端子の電位が電源線309の電位にまで充電される動
作を、リセットと呼ぶことにする。その後、リセット用トランジスタ307を非導通状態に
する。すると、フォトダイオード304に光が照射されている場合、光電変換により、電荷
が発生する。そのため、時間が経過するにしたがって、電源線309の電位にまで充電され
ていたフォトダイオード304のＮチャネル側端子の電位が、光によって発生した電荷が原
因となって、徐々に小さくなってくる。そして、ある一定時間経過した後、スイッチ用ト
ランジスタ301を導通状態にする。すると、増幅用トランジスタ306を通って、信号出力線
303へ信号が出力される。
【００１２】
ただし、信号が出力されている時、バイアス信号線310には、電位が加えられており、
バイアス用トランジスタ311には、電流が流れるようになっている。よって、増幅用トラ
ンジスタ306とバイアス用トランジスタ311は、いわゆる、ソースフォロワ回路として動作
することになる。
【００１３】
そこで、図4に最も基本的なソースフォロワ回路の例を示す。図4では、Nチャネル型ト
ランジスタを用いた場合について示す。Pチャネル型トランジスタを用いてソースフォロ
ワ回路を構成することも出来る。増幅側電源線403には、電源電位Vddが加えられている。
バイアス側電源線404には、基準電位０Vが加えられている。増幅用トランジスタ401のド
レイン端子は増幅側電源線403に接続され、ソース端子はバイアス用トランジスタ402のド
レイン端子に接続されている。バイアス用トランジスタ402のソース端子は、バイアス側
電源線404に接続されている。バイアス用トランジスタ402のゲート端子には、バイアス電
位Vbが加えられている。よって、バイアス用トランジスタ402には、バイアス電流Ibが流
れることになる。バイアス用トランジスタ402は、基本的には、定電流源として動作する
。増幅用トランジスタ401のゲート端子が、入力端子406になる。よって、増幅用トランジ
スタ401のゲート端子には、入力電位Vinが加えられる。増幅用トランジスタ401のソース
端子が出力端子407になる。よって、増幅用トランジスタ401のソース端子の電位が、出力
電位Voutとなる。このときのソースフォロワ回路の入出力関係は、Vout=Vin-Vbとなる。
【００１４】
図3と図4を比較させた場合、増幅用トランジスタ306は、増幅用トランジスタ401に対応
する。バイアス用トランジスタ311は、バイアス用トランジスタ402に対応する。スイッチ
用トランジスタ301は、導通状態であることを想定しているため、図4では、省略されてい
ると考えることが出来る。フォトダイオード304のＮチャネル側端子の電位は、入力電位V
in（増幅用トランジスタ401のゲート電位、つまり入力端子406の電位）に対応する。信号
出力線303の電位は、出力電位Vout（増幅用トランジスタ401のソース電位、つまり出力端
子407の電位）に対応する。
【００１５】
従って、図3において、フォトダイオード304のＮチャネル側端子の電位をVpdとし、バ
イアス信号線310の電位、つまり、バイアス電位をVbとし、信号出力線303の電位をVoutと
し、電源基準線312とバイアス側電源線313の電位を0Vとすると、Vout=Vpd-Vbとなる。よ
って、フォトダイオード304のＮチャネル側端子の電位Vpdが変化すると、Voutも変化する
ことになり、Vpdの変化を信号として出力し、光強度を読みとることが出来る。
【００１６】
ソースフォロワ回路の基本的な動作は、上述のようなものである。しかし、本発明の動
作の説明に必要なため、次に、詳細にソースフォロワ回路の動作原理を述べておく。ここ
での説明では、簡単のため、増幅用トランジスタとバイアス用トランジスタは、サイズ、
特性が同一であると仮定する。また、電流特性も理想的なものである、つまり、ソース・
ドレイン間電圧が変わっても、飽和領域における電流値は変わらないと仮定する。
【００１７】
まず、図4に示すように、バイアス用トランジスタ402のゲート端子には、バイアス電位
Vb加えられている。バイアス用トランジスタ402が飽和領域で動作する場合は、図5に示す
ように、電流Ibが流れるとする。一方、両トランジスタは直列に接続されているため、定
常状態では、増幅用トランジスタ401とバイアス用トランジスタ402には、同量の電流が流
れるはずである。よって、バイアス用トランジスタ402に電流Ibが流れている時は、増幅
用トランジスタ401にも電流Ibが流れていることになる。増幅用トランジスタ401に電流Ib
が流れるためには、増幅用トランジスタ401のゲート・ソース間電圧Vgsがバイアス電位Vb
と等しい、ということが必要である。
【００１８】
そこで、ソースフォロワ回路における出力電位Voutを求めてみる。出力電位Voutは、入
力電位Vinよりも増幅用トランジスタ401のゲート・ソース間電圧Vgsの分だけ低い電位で
ある。よって、Vout =Vin-Vgsとなる。ここで、増幅用トランジスタ401のゲート・ソース
間電圧Vgsは、バイアス電位Vbと等しいため、Vout=Vin-Vb となる。ただし、この式は、
図5に示すように、バイアス用トランジスタ402が飽和領域で動作する場合（これは、Vin
が大きい場合に相当する）にのみ、成立する。Vinが小さくてバイアス用トランジスタ402
が線形領域で動作する場合では、図6に示すように、 Vout=Vin-Vbの式は成立しなくなる
。バイアス用トランジスタ402が線形領域で動作する場合は、Vout=Vin-Vb'となる。ここ
で、Vb'は、その時の増幅用トランジスタ401でのゲート・ソース間電圧である。バイアス
用トランジスタ402が線形領域で動作する場合に流れる電流を、Ib'とすると、Ib'<Ibであ
る。よって、Vb'<Vbとなる。つまり、Vin、Ib' が小さくなると、Vb'も小さくなる。その
結果、図7に示すように、入出力関係（VinとVoutの関係）は、非線形になる。
【００１９】
以上のことから、次のようなことが分かる。
【００２０】
まず、ソースフォロワ回路における出力電位Voutの振幅値を大きくするためには、バイ
アス電位Vbを小さくした方がよい。Vout=Vin-Vbなので、Vbが小さいと、Voutを大きく出
来る。ただし、バイアス用トランジスタ402が、導通状態にあることが必要である。よっ
て、バイアス電位Vbは、バイアス用トランジスタ402のしきい値電圧よりも大きい値にし
なければならない。
【００２１】
一方、バイアス電位Vbが大きい場合は、入力電位Vinが小さくなると、バイアス用トラ
ンジスタ402が線形領域で動作しやすくなる。その結果、ソースフォロワ回路の入出力関
係が、非線形になりやすくなってしまう。この点から考えても、バイアス電位Vbは、小さ
い方が良い。
【００２２】
これまでは、ソースフォロワ回路における定常状態での動作について述べてきた。次に
、ソースフォロワ回路における過渡状態での動作について述べる。回路構成としては、図
4の回路に、負荷が追加されたものとする。つまり、図8に示すように、出力端子、つまり
、増幅用トランジスタ801のソース端子と、負荷容量用電源線806の間に、負荷容量805を
接続したものを考える。よって、負荷容量805の電位は、ソースフォロワ回路の出力電位V
outと同一である。
【００２３】
まず、初期状態において、出力電位Voutが小さい場合、つまり、Vout<Vin-Vbの場合に
ついて考える。図8(A)に回路図、図８(B)にタイミングチャートを示す。その場合、増幅
用トランジスタ801のゲート・ソース間電圧Vgsは、バイアス用トランジスタ802のゲート
・ソース間電圧Vgsよりも大きい値である。よって、増幅用トランジスタ801には、大きな
電流が流れる。そのため、負荷容量805は急速に充電され、出力電位Voutは大きくなり、
増幅用トランジスタ801のゲート・ソース間電圧Vgsは小さくなってくる。そして遂に、増
幅用トランジスタ801のゲート・ソース間電圧Vgsがバイアス電位Vbに等しくなると、定常
状態になる。その時の出力電位Vout=Vin-Vgs=Vin-Vbである。このようにVout<Vin-Vbの場
合、過渡状態では、当初、増幅用トランジスタ801のゲート・ソース間電圧Vgsが大きいの
で、増幅用トランジスタ801を通って、負荷容量805に大きな電流が流れる。そのため、負
荷容量805への信号書き込み時間は、短くてすむ。
【００２４】
一方、初期状態において、出力電位Voutが大きい場合、つまり、Vout>Vin-Vbの場合に
ついて考える。図9(A)に回路図、図9(B)にタイミングチャートを示す。
その場合、増幅用トランジスタ901のゲート・ソース間電圧Vgsは小さい値であるため、増
幅用トランジスタ901は非導通状態にある。そして、負荷容量905に蓄積されていた電荷は
、バイアス用トランジスタ902を流れて、放電される。その時、バイアス用トランジスタ9
02のゲート・ソース間電圧は、バイアス電位Vbであるので、バイアス用トランジスタ902
を流れる電流はIbとなる。そして、徐々に、出力電位Voutが小さくなり、増幅用トランジ
スタ901のゲート・ソース間電圧Vgsが大きくなる。そして遂に、増幅用トランジスタ901
のゲート・ソース間電圧VgsがVbに等しくなると、定常状態になる。定常状態では、Vout
は一定値であり、負荷容量905には電流は流れない。ソースフォロワ回路の２つのトラン
ジスタには、電流Ibが流れ続ける。
【００２５】
以上のことから、 Vout>Vin-Vbの場合の負荷容量905の放電時間、つまり、信号書き込
み時間は、バイアス用トランジスタ902を流れる電流Ibによって決定されることが分かる
。電流Ibは、バイアス電位Vbの大きさによって、決定される。
従って、電流Ibを大きくして、負荷容量905への信号書き込み時間を短くするためには、
バイアス電位Vbを大きくする必要がある。
【００２６】
次に、画素309での信号タイミングチャートを図10に示す。まず、リセット信号線305を
制御することにより、リセット用トランジスタ307を導通状態にする。
すると、フォトダイオード304のＮチャネル側端子の電位は、電源線309の電位Vddにまで
充電される。すなわち、画素がリセットされる。それから、リセット信号線305を制御す
ることにより、リセット用トランジスタ307を非導通状態にする。その後、フォトダイオ
ード304に光が照射されていると、光強度に応じた電荷が生成される。そのため、リセッ
ト動作により充電された電荷が、徐々に放電されていく。つまり、フォトダイオード304
のＮチャネル側端子の電位が下がってくる。暗い光が照射されている場合は、放電される
量も少ないため、フォトダイオード304のＮチャネル側端子の電位もあまり下がらない。
そして、ある時点において、スイッチ用トランジスタ301を導通状態にして、フォトダイ
オード304のＮチャネル側端子の電位を信号として読み出す。この信号は、光の強度に比
例している。そして再び、リセット用トランジスタ307を導通状態にしてフォトダイオー
ド304をリセットし、同様の動作を繰り返していく。
【００２７】
次に、画素309でのトランジスタについて述べる。極性については、全てNチャネル型で
あることが多い。まれに、リセット用トランジスタをPチャネル型にしている場合がある
（JIECセミナ：CMOSカメラの開発展望：平成10年2月20日：p9,図11参照）。また、増幅用
トランジスタと選択用トランジスタの並び方については、両トランジスタともNチャネル
型を用いて、図3のように、電源線309と増幅用トランジスタ306を接続し、増幅用トラン
ジスタ306とスイッチ用トランジスタ301を接続し、スイッチ用トランジスタ301と信号出
力線303を接続していることが多い。まれに、両トランジスタともNチャネル型を用いて、
電源線309とスイッチ用トランジスタ301を接続し、スイッチ用トランジスタ301と増幅用
トランジスタ306を接続し、増幅用トランジスタ306と信号出力線303を接続している場合
もある（ISSCC97：p180： A 1/4 Inch 330k Square Pixel Progressive Scan CMOS Activ
e Pixel Image Sensor）。
【００２８】
次に、光電変換などを行うセンサ部について、述べる。通常は、PN型のフォトダイオー
ドを用いて、光を電気に変換する。その他に、PIN型のダイオード、アバランシェ型ダイ
オード、npn埋め込み型ダイオード、ショットキー型ダイオードなどがある。その他には
、X線用にフォトコンダクタや、赤外線用のセンサなどもある。これについては、固体撮
像素子の基礎ー電子の目のしくみ：安藤隆男、菰淵寛仁著：日本理工出版界、に述べられ
ている。
【００２９】
次に、センサの適用製品について、述べる。通常のデジタルスチルカメラや、スキャナ
などの他に、Ｘ線用カメラにも用いられている。その場合、X線を直接電気信号に変換す
るフォトコンダクタを用いる場合や、蛍光材やシンチレータにより、X線を光に変換した
後、その光を読みとる場合などがある。Euro Display 99:p203:X-ray Detectors based o
n Amorphous Silicon Active Matrixでは、シンチレータにより、 X線を光に変換した後
、その光を読みとる場合について述べている。IEDM 98:p21:amorphous silicon tft x-ra
y image sensorsでは、アモルファスシリコンを用いて読みとっており、AM-LCD99:p45:re
al-time imaging flat panal x-ray detectorでは、フォトコンダクタを用いて読みとる
場合について、報告されている。
【発明の概要】
【発明が解決しようとする課題】
【００３０】
まず、ソースフォロワ回路405に要求する項目について考える。最も必要なことは、出
力電位Voutの振幅として、出来るだけ大きな値、つまり、入力電位Vinの振幅と同程度の
値を得ることである。出力電位Voutの振幅が大きければ、階調数の多い信号を得ることが
出来る。その結果、イメージセンサからの読み取り画像の画質が向上する。また、入出力
関係が線形であることも必要である。つまり、ソースフォロワ回路における入力電位Vin
と出力電位Voutの関係が、線形で動作する範囲が広いことが重要である。つまり、入力電
位Vinが小さくなっても、Vout=Vin-Vbの関係を維持していること、要するに、バイアス用
トランジスタ402が飽和領域で動作していることが重要である。その他に必要なのは、負
荷容量への出力信号Voutの書き込み時間が短いことである。信号書き込み時間が長いと、
動作が遅くなってしまう。
【００３１】
そこで、上で述べたソースフォロワ回路への要求項目を満たすための方法について考え
てみる。
【００３２】
まず、出力電位Voutの振幅を大きくするためには、Vout=Vin-Vbなので、バイアス電位V
bを小さくすれば良い。また、入出力関係が線形である動作領域を広くする場合にも、バ
イアス電位Vbを小さくすれば良い。なぜなら、バイアス電位Vbが小さい場合、出力電位Vo
utが小さくなっても、バイアス用トランジスタ402が飽和領域で動作しやすいからである
。しかしながら、バイアス電位Vbが小さい場合、出力信号の書き込み時間が長くなってし
まう。
【００３３】
つまり、出力電位の振幅と信号書き込み時間とは、トレードオフの関係にある。出力電
位の振幅値を大きくしつつ、出力電位の書き込み時間を短くすることは、出来ない。また
、出力電位の振幅値を大きくしつつ、入出力関係が線形である動作領域を広くすることも
、出来ない。
【００３４】
本願発明は、上記従来技術の問題点を解決することを目的とする。
【課題を解決するための手段】
【００３５】
本発明では、Ｎチャネル型トランジスタを用いたソースフォロワ回路においては、そこ
から信号を出力する前に、いったん、出力電位（負荷容量の電位）を低くする（Ｐチャネ
ル型トランジスタを用いたソースフォロワ回路の場合は、出力電位を高くする）。以下で
は、ソースフォロワ回路の出力電位（負荷容量の電位）を、いったん低くすること（Ｐチ
ャネル型トランジスタを用いた場合は、高くすること）をプリ放電と呼び、プリ放電のた
めの期間をプリ放電期間と呼ぶことにする。本発明では、プリ放電の後、実際の信号を出
力する。
【００３６】
従来は、Ｎチャネル型トランジスタを用いたソースフォロワ回路では、初期状態におい
てVout>Vin-Vbの時、バイアス用トランジスタを通って、負荷容量の電荷を放電していた
。しかしながら、本発明では、いったん、負荷容量の電位を低くして、Vout<Vin-Vbの状
態にしておく。この動作がプリ放電である。その後、実際の信号を出力する。実際の信号
を出力するときには、 既にVout<Vin-Vbとなっているので、増幅用トランジスタを通って
、負荷容量に信号を出力する。そのため、信号書き込み時間が長くならない。
【００３７】
実際の信号を出力するときのバイアス用トランジスタのゲート電位、つまり、バイアス
電位Vbには、出来るだけ低い電位値、つまり、バイアス用トランジスタのしきい値電圧よ
りもわずかに大きい電位を加えておく。なぜなら、ソースフォロワ回路の入出力関係Vout
=Vin-Vbを考慮すると、出力電位Voutを大きくするためには、バイアス電位Vbは出来るだ
け低くした方がよいからである。ただし、バイアス用トランジスタは、導通状態になって
いる必要がある。つまり、バイアス用トランジスタは、飽和領域で動作していることが必
要がある。よって、実際の信号を出力するときのバイアス用トランジスタのゲート電位、
つまり、バイアス電位Vbは、バイアス用トランジスタのしきい値電圧よりも、僅かに大き
い電位とする。現実的には、回路中の全てのバイアス用トランジスタの中で、最も大きい
しきい値電圧の値よりも、僅かに大きい電位にする。
【００３８】
このようにバイアス電位Vbを小さくして、そのため、バイアス用トランジスタの電流量
が小さくなっても、バイアス用トランジスタを通って負荷容量の電荷を放電することはな
いため、信号書き込み時間が長くなってしまうことはない。また、バイアス電位Vbが小さ
いため、入出力関係が線形である動作領域を広い。その結果、信号書き込み時間を長くな
ってしまうことを防ぎつつ、出力電位の振幅を大きくすることと、入出力関係が線形であ
る動作領域を広くすることが、同時に実現出来る。以下に、本願発明の構成を示す。
【００３９】
本願発明は上記構成によって、増幅用トランジスタとバイアス用トランジスタと増幅側
電源線とバイアス側電源線とバイアス信号線と放電用トランジスタと放電用電源線とを有
する半導体装置であって、前記増幅用トランジスタのドレイン端子は前記増幅側電源線に
接続されており、前記バイアス用トランジスタのソース端子は前記バイアス側電源線に接
続されており、前記増幅用トランジスタのソース端子は前記バイアス用トランジスタのド
レイン端子に接続されており、前記バイアス用トランジスタのゲート端子は前記バイアス
信号線に接続されており、前記増幅用トランジスタのゲート端子が入力端子になっており
、前記増幅用トランジスタのソース端子が出力端子になっており、前記出力端子と前記放
電用電源線とは、一方は前記放電用トランジスタのソース端子に、一方は前記放電用トラ
ンジスタのドレイン端子に接続されていることを特徴とする半導体装置が提供される。
【００４０】
本願発明は上記構成によって、増幅用トランジスタとバイアス用トランジスタと増幅側
電源線とバイアス側電源線とバイアス信号線とを有する半導体装置であって、前記増幅用
トランジスタのドレイン端子は前記増幅側電源線に接続されており、前記バイアス用トラ
ンジスタのソース端子は前記バイアス側電源線に接続されており、前記増幅用トランジス
タのソース端子は前記バイアス用トランジスタのドレイン端子に接続されており、前記バ
イアス用トランジスタのゲート端子は前記バイアス信号線に接続されており、前記増幅用
トランジスタのゲート端子が入力端子になっており、前記増幅用トランジスタのソース端
子が出力端子になっており、前記バイアス側電源線の電位を前記増幅側電源線の電位に近
づけるように動作する信号発生装置が前記バイアス信号線に接続されていることを特徴と
する半導体装置が提供される。
【００４１】
本願発明は上記構成によって、負荷容量の一方の端子が前記出力端子に接続されており
、前記負荷容量のもう一方の端子が負荷容量用電源線に接続されていることを特徴とする
半導体装置が提供される。
【００４２】
本願発明は上記構成によって、前記放電用電源線と前記バイアス側電源線が接続されて
いることを特徴とする半導体装置が提供される。
【００４３】
本願発明は上記構成によって、前記放電用電源線、前記負荷容量用電源線、または前記
バイアス側電源線の少なくとも２本が接続されていることを特徴とする半導体装置が提供
される。
【００４４】
本願発明は上記構成によって、前記負荷容量用電源線が前記増幅側電源線に接続されて
いることを特徴とする半導体装置が提供される。
【００４５】
本願発明は上記構成によって、前記増幅側電源線、あるいは前記バイアス側電源線から
、前記負荷容量、あるいは前記出力端子へ流れる電流を制御する選択スイッチを少なくと
も１つ有することを特徴とする半導体装置が提供される。
【００４６】
本願発明は上記構成によって、前記増幅側電源線、あるいは前記バイアス側電源線から
、前記出力端子へ流れる電流を制御する選択スイッチを少なくとも１つ有することを特徴
とする半導体装置が提供される。
【００４７】
本願発明は上記構成によって、前記選択スイッチが、Nチャネル型トランジスタまたは
Ｐチャネル型トランジスタの少なくとも１つを有することを特徴とする半導体装置が提供
される。
【００４８】
本願発明は上記構成によって、前記バイアス用トランジスタのゲート・ソース間電圧の
絶対値が、前記バイアス用トランジスタを導通状態にするために必要なゲート・ソース間
電圧の絶対値の最小値に等しいことを特徴とする半導体装置が提供される。
【００４９】
本願発明は上記構成によって、前記入力端子に光電変換素子が接続されていることを特
徴とする半導体装置が提供される。
【００５０】
本願発明は上記構成によって、前記入力端子に光電変換素子で生成された信号が入力す
ることを特徴とする半導体装置が提供される。
【００５１】
本願発明は上記構成によって、前記光電変換素子が、X線センサまたは赤外線センサで
あることを特徴とする半導体装置が提供される。
【００５２】
本願発明は上記構成によって、前記光電変換素子が、フォトダイオード、ショットキー
ダイオード、アバランシェダイオード、またはフォトコンダクタのいずれか１つであるこ
とを特徴とする半導体装置が提供される。
【００５３】
本願発明は上記構成によって、前記フォトダイオードが、PN型、PIN型、またはNPN埋め
込み型のいずれか１つであることを特徴とする半導体装置が提供される。
【００５４】
本願発明は上記構成によって、リセット用トランジスタを有しており、前記リセット用
トランジスタのソース端子もしくはドレイン端子が前記光電変換素子と接続されているこ
とを特徴とする半導体装置が提供される。
【００５５】
本願発明は上記構成によって、前記バイアス用トランジスタを複数有する場合、前記複
数のバイアス用トランジスタのゲート・ソース間電圧の絶対値が、前記複数のバイアス用
トランジスタの全てを導通状態にするために必要なゲート・ソース間電圧の絶対値の最小
値に等しいことを特徴とする半導体装置が提供される。
【００５６】
本願発明は上記構成によって、前記増幅用トランジスタと前記バイアス用トランジスタ
と前記放電用トランジスタが同じ極性のトランジスタであることを特徴とする半導体装置
が提供される。
【００５７】
本願発明は上記構成によって、増幅用トランジスタとバイアス用トランジスタと増幅側
電源線とバイアス側電源線とバイアス信号線とを有し、  前記増幅用トランジスタのドレ
イン端子は前記増幅側電源線に接続されており、前記バイアス用トランジスタのソース端
子は前記バイアス側電源線に接続されており、前記増幅用トランジスタのソース端子は前
記バイアス用トランジスタのドレイン端子に接続されており、前記バイアス用トランジス
タのゲート端子は前記バイアス信号線に接続されており、前記増幅用トランジスタのゲー
ト端子が入力端子になっており、前記増幅用トランジスタのソース端子が出力端子になっ
ている半導体装置の駆動方法において、プリ放電を行った後、信号を出力することを特徴
とする半導体装置の駆動方法が提供される。
【００５８】
本願発明は上記構成によって、増幅用トランジスタとバイアス用トランジスタと増幅側
電源線とバイアス側電源線とバイアス信号線とを有し、前記増幅用トランジスタのドレイ
ン端子は前記増幅側電源線に接続されており、前記バイアス用トランジスタのソース端子
は前記バイアス側電源線に接続されており、前記増幅用トランジスタのソース端子は前記
バイアス用トランジスタのドレイン端子に接続されており、前記バイアス用トランジスタ
のゲート端子は前記バイアス信号線に接続されており、前記増幅用トランジスタのゲート
端子が入力端子になっており、前記増幅用トランジスタのソース端子が出力端子になって
いる半導体装置の駆動方法において、前記バイアス側電源線の電位を前記増幅側電源線の
電位に近づけることによりプリ放電を行った後、信号を出力することを特徴とする半導体
装置の駆動方法が提供される。
【００５９】
本願発明は上記構成によって、増幅用トランジスタとバイアス用トランジスタと増幅側
電源線とバイアス側電源線とバイアス信号線と放電用トランジスタと放電用電源線とを有
し、前記増幅用トランジスタのドレイン端子は前記増幅側電源線に接続されており、前記
バイアス用トランジスタのソース端子は前記バイアス側電源線に接続されており、前記増
幅用トランジスタのソース端子は前記バイアス用トランジスタのドレイン端子に接続され
ており、前記バイアス用トランジスタのゲート端子は前記バイアス信号線に接続されてお
り、前記増幅用トランジスタのゲート端子が入力端子になっており、前記増幅用トランジ
スタのソース端子が出力端子になっており、前記出力端子と前記放電用電源線とは、一方
は前記放電用トランジスタのソース端子に、一方は前記放電用トランジスタのドレイン端
子に接続されている半導体装置の駆動方法において、前記放電用トランジスタを導通状態
にすることによりプリ放電を行った後、信号を出力することを特徴とする半導体装置の駆
動方法が提供される。
【００６０】
本願発明は上記構成によって、前記放電用電源線の電位が前記バイアス信号線の電位と
前記バイアス側電源線の電位の間の値を取ることを特徴とする半導体装置の駆動方法が提
供される。
【００６１】
本願発明は上記構成によって、負荷容量の一方の端子が前記出力端子に接続されており
、前記負荷容量のもう一方の端子が負荷容量用電源線に接続されていることを特徴とする
半導体装置の駆動方法が提供される。
【００６２】
本願発明は上記構成によって、前記放電用電源線と前記バイアス側電源線を接続するこ
とを特徴とする半導体装置の駆動方法が提供される。
【００６３】
本願発明は上記構成によって、前記放電用電源線、前記負荷容量用電源線、または前記
バイアス側電源線の少なくとも２本を接続することを特徴とする半導体装置の駆動方法が
提供される。
【００６４】
本願発明は上記構成によって、前記負荷容量用電源線が前記増幅側電源線に接続されて
いることを特徴とする半導体装置の駆動方法が提供される。
【００６５】
本願発明は上記構成によって、前記増幅側電源線、あるいは前記バイアス側電源線から
、前記負荷容量、あるいは前記出力端子へ流れる電流を制御する選択スイッチを少なくと
も１つ有することを特徴とする半導体装置の駆動方法が提供される。
【００６６】
本願発明は上記構成によって、前記増幅側電源線、あるいは前記バイアス側電源線から
、前記出力端子へ流れる電流を制御する選択スイッチを少なくとも１つ有することを特徴
とする半導体装置の駆動方法が提供される。
【００６７】
本願発明は上記構成によって、前記選択スイッチが、Nチャネル型トランジスタまたは
Ｐチャネル型トランジスタの少なくとも１つを有することを特徴とする半導体装置の駆動
方法が提供される。
【００６８】
本願発明は上記構成によって、前記バイアス用トランジスタのゲート・ソース間電圧の
絶対値が、前記バイアス用トランジスタを導通状態にするために必要なゲート・ソース間
電圧の絶対値の最小値に等しいことを特徴とする半導体装置の駆動方法が提供される。
【００６９】
本願発明は上記構成によって、前記入力端子に光電変換素子が接続されていることを特
徴とする半導体装置の駆動方法が提供される。
【００７０】
本願発明は上記構成によって、前記入力端子に光電変換素子で生成された信号が入力す
ることを特徴とする半導体装置の駆動方法が提供される。
【００７１】
本願発明は上記構成によって、前記光電変換素子が、X線センサまたは赤外線センサで
あることを特徴とする半導体装置の駆動方法が提供される。
【００７２】
本願発明は上記構成によって、前記光電変換素子が、フォトダイオード、ショットキー
ダイオード、アバランシェダイオード、またはフォトコンダクタのいずれか１つであるこ
とを特徴とする半導体装置の駆動方法が提供される。
【００７３】
本願発明は上記構成によって、前記フォトダイオードが、PN型、PIN型、またはNPN埋め
込み型のいずれか１つであることを特徴とする半導体装置の駆動方法が提供される。
【００７４】
本願発明は上記構成によって、リセット用トランジスタを有しており、前記リセット用
トランジスタが前記光電変換素子をリセットすることを特徴とする半導体装置の駆動方法
が提供される。
【００７５】
本願発明は上記構成によって、前記バイアス用トランジスタを複数有する場合、前記複
数のバイアス用トランジスタのゲート・ソース間電圧の絶対値が、前記複数のバイアス用
トランジスタの全てを導通状態にするために必要なゲート・ソース間電圧の絶対値の最小
値に等しいことを特徴とする半導体装置の駆動方法が提供される。
【００７６】
本願発明は上記構成によって、前記増幅用トランジスタと前記バイアス用トランジスタ
と前記放電用トランジスタが同じ極性のトランジスタであることを特徴とする半導体装置
の駆動方法が提供される。
【発明の効果】
【００７７】
本願発明は、ソースフォロワ回路の出力電位の書き込み時間が長くなることを避けつつ
、出力電位の振幅を大きくする事が出来る。また、同時に、ソースフォロワ回路の入出力
関係が線形である動作領域を広くすることも出来る。そのため、高い画質をもつセンサが
実現される。
【図面の簡単な説明】
【００７８】
【図１】本願発明のソースフォロワ回路の回路図とタイミングチャート
【図２】従来のパッシブセンサの画素の回路図
【図３】従来のアクティブセンサの画素の回路図
【図４】従来のソースフォロワ回路の回路図
【図５】ソースフォロワ回路の電流特性図
【図６】ソースフォロワ回路の電流特性図
【図７】ソースフォロワ回路の入出力特性図
【図８】ソースフォロワ回路の回路図とタイミングチャート
【図９】ソースフォロワ回路の回路図とタイミングチャート
【図１０】アクティブセンサでのタイミングチャート
【図１１】本願発明のソースフォロワ回路の回路図とタイミングチャート
【図１２】本願発明のソースフォロワ回路の回路図とタイミングチャート
【図１３】本願発明のソースフォロワ回路の回路図とタイミングチャート
【図１４】本願発明のソースフォロワ回路の回路図とタイミングチャート
【図１５】本願発明のソースフォロワ回路の回路図とタイミングチャート
【図１６】本願発明のソースフォロワ回路の回路図とタイミングチャート
【図１７】本願発明のソースフォロワ回路の回路図とタイミングチャート
【図１８】本願発明のソースフォロワ回路の回路図とタイミングチャート
【図１９】本願発明のソースフォロワ回路の回路図とタイミングチャート
【図２０】本願発明のエリアセンサのブロック図
【図２１】本願発明のアクティブセンサの画素の回路図
【図２２】本願発明のアクティブセンサの画素の回路図
【図２３】本願発明の信号処理回路の回路図
【図２４】本願発明の最終出力増幅用回路の回路図
【図２５】本願発明の最終出力増幅用回路の回路図
【図２６】本願発明のエリアセンサのタイミングチャート
【図２７】本願発明のエリアセンサのタイミングチャート
【図２８】本願発明のエリアセンサのタイミングチャート
【図２９】本願発明の信号処理回路の回路図
【図３０】本願発明のイメージセンサの作製行程を示す図
【図３１】本願発明のイメージセンサの作製行程を示す図
【図３２】本願発明のイメージセンサの作製行程を示す図
【図３３】本願発明のイメージセンサの作製行程を示す図
【図３４】本願発明のイメージセンサを用いた電子機器の図
【図３５】本願発明のイメージセンサを用いた電子機器の図
【図３６】本願発明のイメージセンサを用いた電子機器の図
【図３７】本願発明のイメージセンサを用いた電子機器の図
【発明を実施するための形態】
【００７９】
[実施の形態１]  以下に、本願発明の代表的な実施の形態を示す。
図11では、プリ放電実施方法の一例を示す。図11(A)に回路図、図11(B)に信号タイミン
グチャートを示す。図11では、専用の放電用トランジスタ1108を配置することにより、プ
リ放電を行っている。図11では、Nチャネル型トランジスタを用いて、ソースフォロワ回
路を構成した場合の例を示す。
【００８０】
増幅用トランジスタ1101のゲート端子(入力端子1105)の電位が、入力電位Vinになり、
これは、フォトダイオードのＮチャネル側端子の電位に対応する。増幅用トランジスタ11
01のドレイン端子は増幅側電源線1103と接続され、ソース端子は、バイアス用トランジス
タ1102のドレイン端子に接続されている。増幅用トランジスタ1101のソース端子は、出力
端子1107であり、そこの電位が出力電位Voutとなる。バイアス用トランジスタ1102のゲー
ト端子には、バイアス電位Vbが加えられている。バイアス用トランジスタ1102のソース端
子は、バイアス側電源線1104に接続されている。放電用トランジスタ1108のソース端子と
ドレイン端子は、ソースフォロワ回路の出力端子1107（増幅用トランジスタ1101のソース
端子)と放電用電源線1109に接続されている。
【００８１】
図11(B)に示すように、放電用トランジスタ1108が導通状態になると、出力端子1107の
電位が放電用電源線1109の電位になり、プリ放電が実行される。プリ放電期間中では、放
電用トランジスタ1108のゲート電位が大きいため、放電用トランジスタ1108には、大きな
電流を流すことが出来る。その結果、出力電位Voutを、急速に低くすることができ、プリ
放電期間は、短くてすむ。この方法の場合、バイアス電位Vbは、従来と同様のままで構わ
ないし、あるいは、プリ放電期間中は、大きくしても構わない。
【００８２】
プリ放電の後、実際の信号が出力される。その場合、 Vout<Vin-Vbの状態にあるため、
増幅用トランジスタ1101には、そのゲート・ソース間電圧が大きいため、大電流が流れる
。その結果、信号書き込み時間は、短くてすむ。
【００８３】
出力電位Voutを出力するときのバイアス電位Vbは、入出力関係Vout=Vin-Vbを考慮する
と、出力電位Voutを大きくするために、出来るだけ低くした方がよい。
ただし、バイアス用トランジスタ1202が導通状態になっていなければならない。
つまり、バイアス用トランジスタ1202が飽和領域で動作可能で、定電流が流れ得る値であ
る必要がある。よって、プリ放電期間以外でのバイアス信号電位（バイアス用トランジス
タのゲート・ソース間電圧）の絶対値の最適値は、バイアス用トランジスタ1202のしきい
値電圧の絶対値よりも、僅かに大きい電位である。
【００８４】
また、バイアス電位Vbが低いと、バイアス用トランジスタ1102が飽和領域で動作しやす
いため、入出力関係が線形である動作領域を広くすることが出来る。
【００８５】
以上の結果、信号書き込み時間を長くなってしまうことを防ぎつつ、出力電位の振幅を
大きくすることと、入出力関係が線形である動作領域を広くすることが、同時に実現出来
る。
【００８６】
放電用トランジスタ1108の極性については、増幅用トランジスタ1101、バイアス用トラ
ンジスタ1102と同様な極性、つまり、図11では、Nチャネル型がよい。
なぜなら、放電用電源線1109は、低い電位であるので、放電用トランジスタ1108を導通状
態にするとき、Nチャネル型であれば、ゲート・ソース間電圧を大きくとれる。もし、放
電用トランジスタ1108が、増幅用トランジスタ1101、バイアス用トランジスタ1102と異な
る極性、つまり、図11では、Pチャネル型の場合、放電用トランジスタ1108のゲート端子
には、非常に低い電位、つまり、バイアス側電源線1104よりも低い電位を加える必要があ
る。以上のことから、放電用トランジスタ1108の極性は、増幅用トランジスタ1101、バイ
アス用トランジスタ1102と同様な極性にすることが望ましい。
【００８７】
なお、図11において、複数の放電用トランジスタ1108Nを用いてもよいし、その場合、
両方の極性のトランジスタを用いてもよい。
【００８８】
次に、放電用電源線1109の電位について述べる。プリ放電は、Vout<Vin-Vbの状態にす
ることである。よって、放電用電源線1109の電位は、低い電位にしておく必要がある。バ
イアス側電源線1104よりも低くしてもよいが、出力端子1107の電位動作範囲は、増幅側電
源線1103の電位とバイアス側電源線1104の電位の間である。よって、放電用電源線1109の
電位は、バイアス側電源線1104の電位より低くしても、改善効果はない。放電用電源線11
09の電位が、バイアス側電源線1104の電位よりも高い場合については、バイアス信号線11
06の電位よりも高くすると、 Vout<Vin-Vbの状態に出来なくなる可能性がある。以上のこ
とから、放電用電源線1109の電位は、バイアス側電源線1104の電位以上、バイアス信号線
1106の電位以下にする必要がある。通常は、バイアス側電源線1104と同じ電位にしておけ
ばよい。よって、放電用電源線1109と、バイアス側電源線1104とを接続してもよい。
【００８９】
実際に、図11の回路を用いる場合は、出力端子1107に、負荷容量を接続し、そこに信号
を蓄積することが多い。図11に示した回路に、負荷容量が接続された場合の回路図を、図
1に示す。負荷容量110の一方の端子は、出力端子107に接続され、もう一方の端子は、負
荷容量用電源線111に接続されている。負荷容量用電源線111の電位値は、任意の値でよい
。通常は、バイアス側電源線104と同じ値にしておくことが多い。よって、負荷容量用電
源線111と、バイアス側電源線104とを接続してもよい。負荷容量用電源線111と、増幅側
電源線103とを接続してもよい。以上のことから、負荷容量用電源線111と、バイアス側電
源線104と、放電用電源線109とにおいて、いずれか２本以上を相互に接続してもよい。３
本を接続した場合の回路図とタイミングチャートを、図12(A)(B)に示す。
【００９０】
また、これまでは、 Nチャネル型トランジスタを用いて、ソースフォロワ回路を構成し
た場合について、述べてきた。しかしながら、Pチャネル型を用いて、ソースフォロワ回
路を構成することも可能である。よって、次に、 Pチャネル型を用いた場合の図を示す。
図11について、Pチャネル型を用いた場合を図13に示す。図1について、Pチャネル型を用
いた場合を図14に示す。図12について、Pチャネル型を用いた場合を図15に示す。 Nチャ
ネル型トランジスタを用いて、ソースフォロワ回路を構成した場合、増幅側電源線1103の
電位は、バイアス側電源線1104の電位よりも高い。しかし、Pチャネル型トランジスタを
用いて、ソースフォロワ回路を構成した場合、増幅側電源線1303の電位は、バイアス側電
源線1304の電位よりも低い。
【００９１】
複数のソースフォロワ回路を配置し、出力端子を相互に接続して配置する場合がある。
その時は、１つのソースフォロワ回路からのみ、信号が出力される必要がある。そのため
、電流の流れをせき止めるため、スイッチが配置されることがある。 図1の回路において
、出力端子1607と負荷容量1610の間に、転送用トランジスタ1612を配置した場合の回路図
とタイミングチャートを、図16(A)(B)に示す。図16の回路において、出力端子1707と増幅
用トランジスタ1701の間に、スイッチ用トランジスタ1713を配置した場合の回路図とタイ
ミングチャートを、図17に示す。図16、あるいは、図17において、増幅用トランジスタ、
およびバイアス用トランジスタ、および選択スイッチの少なくとも１個の素子を用いて、
単位画素を構成することがある。
【００９２】
なお、電流の流れをせき止めるため、スイッチは、Nチャネル型でも、Pチャネル型でも
、どちらでもよい。また、複数のスイッチを用いても良い。接続方法も、直列でも並列で
もよい。
【００９３】
[実施の形態２]  次に、実施の形態１とは異なる方法でプリ放電を行う場合の実施の形態
を図18に示す。図18(A)に回路図、図18(B)に信号タイミングチャートを示す。図18では、
バイアス電位Vbを大きくすることにより、プリ放電を行っている。図18では、Nチャネル
型トランジスタを用いて、ソースフォロワ回路を構成した場合の例を示す。
【００９４】
増幅用トランジスタ1801のゲート端子の電位が、入力電位Vinになり、これは、フォトダ
イオードのＮチャネル側端子の電位に対応する。増幅用トランジスタ1801のドレイン端子
は増幅側電源線1803と接続され、ソース端子は、バイアス用トランジスタ1802のドレイン
端子に接続されている。増幅用トランジスタ1801のソース端子は、出力端子1807であり、
そこの電位が出力電位Voutとなる。バイアス用トランジスタ1802のゲート端子には、バイ
アス電位Vbが加えられている。バイアス用トランジスタ1802のソース端子は、バイアス側
電源線1804に接続されている。
【００９５】
プリ放電期間中では、バイアス電位Vbを大きくする。その結果、出力端子1807の電位が
バイアス側電源線1804の電位になり、プリ放電が実行される。プリ放電期間中では、バイ
アス用トランジスタ1802のゲート電位、つまり、バイアス電位Vbが大きいため、バイアス
用トランジスタ1802には、大きな電流を流すことが出来る。その結果、出力電位Voutを、
急速に低くすることができ、プリ放電期間は、短くてすむ。
【００９６】
プリ放電の後、実際の信号が出力される。その場合、 Vout<Vin-Vbの状態にあるため、
増幅用トランジスタ1801には、そのゲート・ソース間電位が大きいため、大電流が流れる
。その結果、信号書き込み時間は、短くてすむ。
【００９７】
実際の出力電位Voutを出力するときのバイアス電位Vbは、入出力関係Vout=Vin-Vbを考
慮すると、出力電位Voutを大きくするために、出来るだけ低くした方がよい。ただし、バ
イアス用トランジスタ1802が導通状態になっていなければならない。つまり、バイアス用
トランジスタ1802が飽和領域で動作可能で、定電流が流れ得る値である必要がある。よっ
て、プリ放電期間以外でのバイアス信号電位（バイアス用トランジスタのゲート・ソース
間電圧）の絶対値の最適値は、バイアス用トランジスタ1802のしきい値電圧の絶対値より
も、僅かに大きい電位である。
【００９８】
また、バイアス電位Vbが低いと、バイアス用トランジスタ1802が飽和領域で動作しやす
いため、入出力関係が線形である動作領域を広くすることが出来る。
【００９９】
以上の結果、信号書き込み時間を長くなってしまうことを防ぎつつ、出力電位の振幅を
大きくすることと、入出力関係が線形である動作領域を広くすることが、同時に実現出来
る。
【０１００】
プリ放電時のバイアス電位Vbの電位値については、放電を行うため、なるべく高い方が
よい。よって、回路の中で最も高い電位、例えば、増幅用電源線1803にまで大きくするの
が適切である。
【０１０１】
従来技術では、バイアス信号線1806には、定電位が加えられていた。本実施の形態では
、プリ放電時には、バイアス電位Vbが変化する。そのため、バイアス信号線1806には、バ
イアス電位Vbを変化させるため、信号発生装置が接続されている。
【０１０２】
また、これまでは、 Nチャネル型トランジスタを用いて、ソースフォロワ回路を構成し
た場合について、述べてきた。しかしながら、Pチャネル型を用いて、ソースフォロワ回
路を構成することも可能である。よって、Pチャネル型を用いた場合の図を図19に示す。 
実施形態１と同様に、Nチャネル型トランジスタを用いて、ソースフォロワ回路を構成し
た場合と、Pチャネル型トランジスタを用いて構成した場合とでは、増幅側電源線の電位
とバイアス側電源線の電位との大小関係が異なる。
【０１０３】
なお、本実施形態においても、実施形態１と同様に、負荷容量や選択スイッチを配置す
ることは、可能である。
【実施例１】
【０１０４】
次に、周辺に駆動回路を搭載し、画素を２次元に配置したエリアセンサに、放電用トラ
ンジスタを用いてプリ放電を行う場合の実施例について述べる。全体の回路図を図20に示
す。まず、画素が２次元に配列された画素配列部2005がある。
そして、各々の画素のゲート信号線やリセット信号線を駆動するための駆動回路が、画素
配列部2005の左右に配置されている。図20では、ゲート信号線用駆動回路2006が左側に、
リセット信号線用駆動回路2007が右側に配置されている。そして、画素配列部2005の上側
には、信号処理用の回路などが配置されている。図20では、画素配列部2005の上に、バイ
アス用回路2003が配置されている。このバイアス用回路2003は、各画素の増幅用トランジ
スタと対になって、ソースフォロワ回路を形成する。バイアス用回路2003の上には、サン
プルホールド＆信号処理用回路2002が配置されている。ここでは、信号をいったん保存し
ておいたり、アナログ・デジタル変換を行ったり、雑音を低減したりするための回路など
が配置されている。サンプルホールド＆信号処理用回路2002の上には、信号出力線用駆動
回路2001が配置されている。信号出力線用駆動回路2001は、一時的に保存されていた信号
を、順に出力していくための信号を出力している。そして、外に信号を出す前に、最終出
力増幅用回路2004が配置されている。ここでは、サンプルホールド＆信号処理用回路2002
と信号出力線用駆動回路2001とにより、順に出力されてくる信号を、外に出す前に、増幅
している。よって、信号を増幅しない場合は必要ないが、現実的には、配置されることが
多い。
【０１０５】
次に、各部分の回路図を示す。まず、２次元に配列されている画素配列部2005の中から
、例として、i行j列目画素部回路2008の回路図を、図21に示す。図21では、Ｐチャネル型
リセット用トランジスタ2107、Pチャネル型スイッチ用トランジスタ2101、Nチャネル型増
幅用トランジスタ2106、光電変換素子（ここでは、最も代表的なフォトダイオード2104）
から構成されている。フォトダイオード2104では、Pチャネル側端子は電源基準線2112に
、Nチャネル側端子は、増幅用トランジスタ2106のゲート端子に接続されている。リセッ
ト用トランジスタ2107のゲート端子には、i行目リセット信号線2105が接続され、ソース
端子とドレイン端子は、j列目電源線2109と増幅用トランジスタ2106のゲート端子に接続
されている。スイッチ用トランジスタ2101のゲート端子は、i行目ゲート信号線2102に接
続され、ソース端子とドレイン端子は、 j列目電源線2109と増幅用トランジスタ2106に接
続されている。増幅用トランジスタ2106のソース端子とドレイン端子は、j列目信号出力
線2103とスイッチ用トランジスタ2101に接続されている。i行目ゲート信号線2102とi行目
リセット信号線2105は、従来通り、横方向に配線が伸びている。
【０１０６】
ソースフォロワ回路での配線と対応させると、 j列目電源線2109が増幅側電源線1103に
対応し、電源基準線2112がバイアス側電源線1104に対応し、出力端子1107が、j列目信号
出力線2103に対応する。
【０１０７】
図21では、リセット用トランジスタ2107は、Pチャネル型を用いている。しかし、リセ
ット用トランジスタは、Nチャネル型でもよい。ただし、Nチャネル型の場合、リセット動
作のとき、ゲート・ソース間電圧が大きくとれない。よって、リセット用トランジスタが
飽和領域で動作することになり、フォトダイオード2104を十分に充電できない。したがっ
て、リセット用トランジスタは、Nチャネル型でも動作するが、Pチャネル型の方が望まし
い。
【０１０８】
スイッチ用トランジスタ2101については、i行目電源線2109と増幅用トランジスタ2106
の間に配置し、かつ、Pチャネル型を用いるのが望ましい。しかし、従来と同様、Nチャネ
ル型でも動作するため、Nチャネル型でも構わないし、j列目信号出力線2103と増幅用トラ
ンジスタ2106の間に配置しても構わない。ただし、正しく信号を出力しにくいため、スイ
ッチ用トランジスタ2101は、i行目電源線2109と増幅用トランジスタ2106の間に配置し、
かつ、Pチャネル型を用いるのが望ましい。
【０１０９】
増幅用トランジスタ2106については、図21では、Nチャネル型を用いている。
しかし、Pチャネル型を用いることも可能である。ただしその場合、バイアス用トランジ
スタと組み合わせてソースフォロワ回路として動作させるためには、回路の接続方法を変
える必要がある。つまり、単純に、図21の回路図において、増幅用トランジスタ2106の極
性を変えるだけでは、動作しない。
【０１１０】
そこで、 Pチャネル型の増幅用トランジスタを用いた時の回路構成の一例を図22に示す
。図21との違いは、増幅用トランジスタ2206の極性がPチャネル型であることと、フォト
ダイオードの向きが逆になっていることと、電源線と電源基準線とが入れ替わっているこ
とである。増幅用トランジスタにPチャネル型を用いる場合は、バイアス用トランジスタ
もPチャネル型を用いる必要がある。なぜなら、バイアス用トランジスタは、定電流源と
して動作させる必要があるからである。よって、図22では、参考のため、バイアス用トラ
ンジスタ2211も記述している。図22に示すi行j列画素部回路2008は、Nチャネル型リセッ
ト用トランジスタ2207、Nチャネル型スイッチ用トランジスタ2201、Pチャネル型増幅用ト
ランジスタ2206、光電変換素子（ここでは、最も代表的なフォトダイオード2204）から構
成されている。フォトダイオード2204は、Nチャネル側端子は電源線2209に、Pチャネル側
端子は、増幅用トランジスタ2206のゲート端子に接続されている。リセット用トランジス
タ2207のゲート端子には、i行目リセット信号線2205が接続され、ソース端子とドレイン
端子は、j列目電源基準線2212と増幅用トランジスタ226のゲート端子に接続されている。
スイッチ用トランジスタ2201のゲート端子は、i行目ゲート信号線2202に接続され、ソー
ス端子とドレイン端子は、 j列目電源基準線2212と増幅用トランジスタ2206に接続されて
いる。増幅用トランジスタ2206のソース端子とドレイン端子は、j列目信号出力線2203と
スイッチ用トランジスタ2201に接続されている。バイアス用トランジスタ2211のゲート端
子には、バイアス信号線2210が接続され、ソース端子とドレイン端子は、j列目信号出力
線2203と電源線2209に接続されている。
【０１１１】
ソースフォロワ回路での配線と対応させると、 j列目電源基準線2212が増幅側電源線18
03に対応し、電源線2209がバイアス側電源線1804に対応し、出力端子1807が、j列目信号
出力線2203に対応する。
【０１１２】
図22では、リセット用トランジスタ2207は、Nチャネル型を用いている。しかし、リセ
ット用トランジスタは、Pチャネル型でもよい。ただし、Pチャネル型の場合、リセット動
作のとき、ゲート・ソース間電圧が大きくとれない。よって、リセット用トランジスタが
飽和領域で動作することになり、フォトダイオード2204を十分に充電できない。したがっ
て、リセット用トランジスタは、Pチャネル型でも動作するが、Nチャネル型の方が望まし
い。
【０１１３】
図22では、スイッチ用トランジスタ2201については、 j列目電源基準線2212と増幅用ト
ランジスタ2206の間に配置し、かつ、Nチャネル型を用いるのが望ましい。しかし、Pチャ
ネル型でも動作するため、Pチャネル型でも構わないし、j列目信号出力線2203と増幅用ト
ランジスタ2206の間に配置しても構わない。ただし、正しく信号を出力しにくいため、ス
イッチ用トランジスタ2201は、 j列目電源基準線2209と増幅用トランジスタ2206の間に配
置し、かつ、Nャネル型を用いるのが望ましい。
【０１１４】
このように、図21と図22を比較すると分かるように、増幅用トランジスタの極性が異な
ると、最適なトランジスタの構成も異なってくる。
【０１１５】
次に、バイアス用回路2003とサンプルホールド＆信号処理用回路2002の中から、１列分
の回路として、j列目周辺部回路2009の回路図を、図23に示す。バイアス用回路2003には
、バイアス用トランジスタ2311が配置されている。その極性は、各画素の増幅用トランジ
スタの極性と同じものである。よって、画素の増幅用トランジスタがNチャネル型の場合
は、バイアス用トランジスタもNチャネル型になる。図23では、バイアス用バイアス用ト
ランジスタ2311は、Nチャネル型である。バイアス用トランジスタ2311のゲート端子には
、バイアス信号線2310が接続され、ソース端子とドレイン端子は、j列目信号出力線2303
と電源基準線2312に接続されている（バイアス用トランジスタがPチャネル型の場合は、
電源基準線の代わりに、電源線を用いる）。バイアス用トランジスタは2311は、各画素の
増幅用トランジスタと対になって、ソースフォロワ回路として動作する。転送用トランジ
スタ2313のゲート端子には、転送信号線2314が接続され、ソース端子とドレイン端子は、
j列目信号出力線2303と負荷容量2315に接続されている。転送用トランジスタは、信号出
力線2303の電位を負荷容量2315に転送するときに、動作させる。よって、Pチャネル型の
転送用トランジスタを追加して、Nチャネル型転送用トランジスタ2314と並列に接続して
もよい。負荷容量2315は、転送用トランジスタ2313と電源基準線2312に接続されている。
負荷容量2315の役割は、信号出力線2303から出力される信号を一時的に蓄積することであ
る。放電用トランジスタ2316のゲート端子は、プリ放電信号線2317に接続され、ソース端
子とドレイン端子は、負荷容量2315と電源基準線2312に接続されている。放電用トランジ
スタ2316は、信号出力線2303の電位を負荷容量2315に入力する前に、いったん、負荷容量
2315にたまっている電荷を放電するように動作する。
【０１１６】
なお、アナログ・デジタル信号変換回路や雑音低減回路などを配置することも可能であ
る。
【０１１７】
そして、負荷容量2315と最終出力線2320の間に、最終選択用トランジスタ2319が接続さ
れる。最終選択用トランジスタ2319のソース端子とドレイン端子は、負荷容量2315と最終
出力線2320に接続され、ゲート端子は、j列目最終選択線2318に接続される。最終選択線
は、１列目から順にスキャンされる。そして、j列目最終選択線2318が選択され、最終選
択用トランジスタ2319が導通状態になると、負荷容量2315の電位と最終出力線2320の電位
が等しくなる。その結果、負荷容量2315に蓄積していた信号を最終出力線2320に出力する
ことが出来る。ただし、最終出力線2320に信号を出力する前に、最終出力線2320に電荷が
蓄積されていると、その電荷により、最終出力線2320に信号を出力したときの電位が影響
を受けてしまう。そこで、最終出力線2320に信号を出力するまえに、最終出力線2320の電
位を、ある電位値に初期化しなければならない。図23では、最終出力線2320と電源基準線
2312の間に、最終リセット用トランジスタ2322を配置している。そして、最終リセット用
トランジスタ2322のゲート端子には、j列目最終リセット線2321が接続されている。そし
て、j列目最終選択線2318を選択する前に、j列目最終リセット線2321を選択し、最終出力
線2320の電位を電源基準線2312の電位に初期化する。その後、j列目最終選択線2318を選
択し、最終出力線2320に、負荷容量2315に蓄積していた信号を出力する。
【０１１８】
最終出力線2320に出力される信号は、そのまま外に取り出しても良い。しかしながら、
信号が微弱であるため、外に取り出す前に、信号を増幅しておく場合が多い。そのための
回路として、図24に、最終部回路2010の回路を示す。信号を増幅する回路としては、演算
増幅器など、様々なものがある。信号を増幅する回路であれば、どのような回路でもよい
が、ここでは、最も簡単な回路構成として、ソースフォロワ回路を示す。図24では、Nチ
ャネル型の場合を示す。最終出力増幅用回路2004への入力は、最終出力線2402となる。最
終出力線2402には、１列目から順に、信号が出力される。その信号を、最終出力増幅用回
路2004によって、増幅し、外に出力する。最終出力線2402は、最終出力増幅向け増幅用ト
ランジスタ2404のゲート端子に接続される。最終出力増幅向け増幅用トランジスタ2404の
ドレイン端子は、電源線2406に接続され、ソース端子は、出力端子となる。最終出力増幅
向けバイアス用トランジスタ2403のゲート端子は、最終出力増幅用バイアス信号線2405と
接続される。ソース端子とドレイン端子は、電源基準線2407と最終出力増幅向け増幅用ト
ランジスタ2404のソース端子とに接続される。
【０１１９】
図25に、Pチャネル型の場合のソースフォロワ回路を用いた場合の回路図を示す。図24
との違いは、電源線と電源基準線を逆にしていることである。最終出力線2502は、最終出
力増幅向け増幅用トランジスタ2504のゲート端子に接続される。最終出力増幅向け増幅用
トランジスタ2504のドレイン端子は、電源基準線2507に接続され、ソース端子は、出力端
子となる。最終出力増幅向けバイアス用トランジスタ2503のゲート端子は、最終出力増幅
用バイアス信号線2505と接続される。ソース端子とドレイン端子は、電源線2506と最終出
力増幅向け増幅用トランジスタ2504のソース端子とに接続される。最終出力増幅用バイア
ス信号線2505の電位は、Nチャネル型を用いた場合の最終出力増幅用バイアス信号線2405
とは、値が異なる。
【０１２０】
図24と図25では、ソースフォロワ回路を１段のみで構成していた。しかしながら、複数
段で構成しても良い。例えば、２段で構成する場合は、１段目の出力端子を２段目の入力
端子に接続すればよい。また、各々の段において、Nチャネル型を用いても、Pチャネル型
を用いても、どちらでも良い。
【０１２１】
ゲート信号線リセット信号線用駆動回路2006や電源線用駆動回路2007や信号出力線用駆
動回路AZ01は、単に、パルス信号を出力しているだけの回路である。よって、公知の技術
を用いて実施出来る。
【０１２２】
次に、信号のタイミングチャートについて述べる。まず、図20の回路におけるタイミン
グチャートについて、図26に示す。リセット信号線は、１行目から順にスキャンしていく
。例えば、(i-1)行目を選択し、その次に、i行目を選択し、次に、(i+1)行目を選択して
いく。再び同じ行を選択するまでの期間がフレーム期間に相当する。ゲート信号線も、同
様に、１行目から順にスキャンしていく。ただし、リセット信号線をスキャンし始めるタ
イミングよりも、ゲート信号線をスキャンし始めるタイミングの方が遅い。例えば、i行
目の画素に着目すると、i行目リセット信号線が選択されて、その後、i行目ゲート信号線
が選択される。i行目ゲート信号線が選択されると、i行目の画素から信号が出力される。
画素がリセットされてから、信号を出力する時までの期間が、蓄積時間になる。蓄積時間
の間、フォトダイオードにおいて、光によって生成される電荷を蓄積している。
各行で、リセットされるタイミングと信号を出力するタイミングは、異なる。よって、蓄
積時間は全行の画素で等しいが、蓄積している時刻は異なる。
【０１２３】
次に、図23における信号のタイミングチャートを図27に示す。繰り返しの動作になるた
め、例として、i行目のゲート信号線が選択されている時を考える。まず、i行目のゲート
信号線2102が選択された後、プリ放電信号線2317を選択し、放電用トランジスタ2316を導
通状態にする。その後、転送信号線2314を選択する。すると、i行目の画素から、各列の
信号が各列の負荷容量2315に出力される。
【０１２４】
i行目の全ての画素の信号を、各列の負荷容量2315に蓄積した後、最終出力線2320に各
列の信号を順に出力していく。転送信号線2314が非選択になってから、ゲート信号線が選
択されているまでの間、信号出力線用駆動回路2001により、全列をスキャンしていく。ま
ず、１列目の最終リセット線を選択し、最終リセット用トランジスタ2322を導通状態にし
、最終出力線2320を電源基準線2312の電位に初期化する。その後、１列目の最終選択線23
18を選択し、最終選択用トランジスタ2319を導通状態にし、１列目の負荷容量2315の信号
を最終出力線2320に出力する。つぎに、２列目の最終リセット線を選択し、最終リセット
用トランジスタ2322を導通状態にし、最終出力線2320を電源基準線2312の電位に初期化す
る。その後、２列目の最終選択線2318を選択し、最終選択用トランジスタ2319を導通状態
にし、２列目の負荷容量2315の信号を最終出力線2320に出力する。その後も、同様の動作
を繰り返していく。j列目の場合も、j列目の最終リセット線を選択し、最終リセット用ト
ランジスタ2322を導通状態にし、最終出力線2320を電源基準線2312の電位に初期化する。
その後、j列目の最終選択線2318を選択し、最終選択用トランジスタ2319を導通状態にし
、j列目の負荷容量2315の信号を最終出力線2320に出力する。つぎに、(j+1)列目の最終リ
セット線を選択し、最終リセット用トランジスタ2322を導通状態にし、最終出力線2320を
電源基準線2312の電位に初期化する。その後、(j+1)列目の最終選択線2318を選択し、最
終選択用トランジスタ2319を導通状態にし、(j+1)列目の負荷容量2315の信号を最終出力
線2320に出力する。その後も、同様の動作を繰り返し、全列の信号を最終出力線に、順次
、出力していく。そのあいだ、バイアス信号線2310は、一定のままである。最終出力線23
20に出力された信号は、最終出力増幅用回路2004で増幅され、外へ出力されていく。
【０１２５】
次に、i+1行目ゲート信号線が選択される。すろと、i行目ゲート信号線が選択された
のと同様に、動作させる。そして、さらに、次の行のゲート信号線が選択され、同様の動
作を繰り返していく。
【０１２６】
ここで、バイアス信号線2310の電位について述べる。図23では、バイアス用トランジス
タ2311が、複数配置されている。よって、バイアス用トランジスタ2311のしきい値電圧が
ばらついても、全てのバイアス用トランジスタ2311が導通状態になっている必要がある。
そのため、バイアス用トランジスタのゲート・ソース間電圧の絶対値は、バイアス用トラ
ンジスタの全てを導通状態にするために必要なゲート・ソース間電圧の絶対値の最小値に
等しくしておく必要がある。
【０１２７】
なお、光電変換などを行うセンサ部については、通常のPN型のフォトダイオードの他に
、PIN型のダイオード、アバランシェ型ダイオード、npn埋め込み型ダイオード、ショット
キー型ダイオード、X線用のフォトコンダクタ、赤外線用のセンサなどでもよい。また、
蛍光材やシンチレータにより、X線を光に変換した後、その光を読みとってもよい。
【０１２８】
これまで述べてきたように、光電変換素子は、ソースフォロワ回路の入力端子に接続さ
れることが多い。しかし、フォトゲート型のように、スイッチを間に挟んでもよい。ある
いは、対数変換型のように、光強度の対数値なるように処理した後の信号を入力端子に入
力してもよい。
【０１２９】
なお、本実施例では、画素が２次元に配置されたエリアセンサについて述べたが、画素
が１次元に配置されたラインセンサを実現することも出来る。
【実施例２】
【０１３０】
次に、周辺に駆動回路を搭載し、画素を２次元に配置したエリアセンサに、バイアス信
号線を制御してプリ放電を行う場合の実施例について述べる。実施例１と異なるのは、回
路図の一部（図23）と信号タイミングチャートの一部（図27）
のみである。よって、図23に対応する図として、図29を示す。図27に対応する図として、
図28を示す。
【０１３１】
図29は、図23において、放電用トランジスタ2316とプリ放電信号線2317を削除した図で
ある。
【０１３２】
次に、図29における信号のタイミングチャートを図28に示す。繰り返しの動作になるた
め、例として、i行目のゲート信号線が選択されている時を考える。まず、i行目のゲート
信号線2102が選択された後、バイアス信号線2910の電位と転送用トランジスタ2913の電位
を、大きくして、プリ放電を実行する。その後、バイアス信号線2910の電位を元に戻す。
すると、i行目の画素から、各列の信号が各列の負荷容量2915に出力される。そして、i行
目の全ての画素の信号を、各列の負荷容量2915に蓄積した後、最終出力線2920に各列の信
号を順に出力していく。
【０１３３】
なお、本実施例では、プリ放電時には、バイアス電位Vbが変化する。そのため、バイア
ス信号線2910には、バイアス電位Vbを変化させるため、信号発生装置が接続されていても
よい。
【実施例３】
【０１３４】
本願発明のセンサを、 ＴＦＴを用いてガラス上に作製する場合の作製方法について、
図３０〜図３３を用いて説明する。
【０１３５】
まず、図３０（Ａ）に示すように、ガラス基板２００上に下地膜２０１を３００ｎｍの
厚さに形成する。本実施例では下地膜２０１として窒化酸化珪素膜を積層して用いる。こ
の時、ガラス基板２００に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。ま
た、下地膜２０１に放熱効果を持たせることは有効であり、ＤＬＣ（ダイヤモンドライク
カーボン）膜を設けても良い。
【０１３６】
次に下地膜２０１の上に５０ｎｍの厚さの非晶質珪素膜（図示せず））を公知の成膜法
で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微
結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質
構造を含む化合物半導体膜でも良い。また、膜厚は２０〜１００ｎｍの厚さであれば良い
。
【０１３７】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜
若しくはポリシリコン膜ともいう）２０２を形成する。公知の結晶化方法としては、電熱
炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、ＸｅＣｌガスを用いたエキシマレー
ザー光を用いて結晶化する。
【０１３８】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩
形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー
光を用いることもできる。
【０１３９】
また、本実施例では結晶質珪素膜をＴＦＴの活性層として用いるが、非晶質珪素膜を用
いることも可能である。
【０１４０】
なお、オフ電流を低減する必要のあるリセット用トランジスタの活性層を非晶質珪素膜
で形成し、増幅用トランジスタの活性層を結晶質珪素膜で形成することは有効である。非
晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、
電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすこ
とができる。
【０１４１】
次に、図３０（Ｂ）に示すように、結晶質珪素膜２０２上に酸化珪素膜でなる保護膜２
０３を１３０ｎｍの厚さに形成する。この厚さは１００〜２００ｎｍ（好ましくは１３０
〜１７０ｎｍ）の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。
この保護膜２０３は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないよう
にするためと、微妙な濃度制御を可能にするために設ける。
【０１４２】
そして、その上にレジストマスク２０４a、２０４ｂ、２０４ｃを形成し、保護膜２０
３を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）
を添加する。なお、ｎ型不純物元素としては、代表的には周期表の１５族に属する元素、
典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ
3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０1
8atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用
いても良い。
【０１４３】
この工程により形成されるｎ型不純物領域（ｂ）２０５ａ、２０５ｂには、ｎ型不純物
元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3
）の濃度で含まれるようにドーズ量を調節する。
【０１４４】
次に、図３０（Ｃ）に示すように、保護膜２０３、レジストマスク２０４ａ、２０４ｂ
、２０４ｃを除去し、添加したｎ型不純物元素の活性化を行う。活性化手段は公知の技術
を用いれば良いが、本実施例ではエキシマレーザー光の照射（レーザーアニール）により
活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定
する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜
が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜２０３をつけた
ままレーザー光を照射しても良い。
【０１４５】
なお、このレーザー光による不純物元素の活性化に際して、熱処理（ファーネスアニー
ル）による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱
性を考慮して４５０〜５５０℃程度の熱処理を行えば良い。
【０１４６】
この工程によりｎ型不純物領域（ｂ）２０５ａ、２０５ｂの端部、即ち、ｎ型不純物領
域（ｂ）２０５ａ、２０５ｂの周囲に存在するｎ型不純物元素を添加していない領域との
境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤ
Ｄ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０１４７】
次に、図３０（Ｄ）に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導
体膜（以下、活性層という）２０６〜２１０を形成する。
【０１４８】
次に、図３１（Ａ）に示すように、活性層２０６〜２１０を覆ってゲート絶縁膜２１１
を形成する。ゲート絶縁膜２１１としては、１０〜２００ｎｍ、好ましくは５０〜１５０
ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。
本実施例では１１０ｎｍ厚の窒化酸化珪素膜を用いる。
【０１４９】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極２１２〜
２１６を形成する。なお本実施例では、ゲート電極とゲート電極に電気的に接続された引
き回しのための配線（以下、ゲート配線という）とを同一材料で形成している。勿論、ゲ
ート電極と、ゲート配線とを別の材料で形成しても良い。具体的にはゲート電極よりも低
抵抗な材料をゲート配線として用いても良い。これは、ゲート電極としては微細加工が可
能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いる
ためである。このような構造とすることでゲート配線の配線抵抗を非常に小さくすること
ができるため、面積の大きいセンサ部を形成することができる。即ち、画面の大きさが対
角１０インチ以上（さらには３０インチ以上）のセンサ部を有するエリアセンサを実現す
る上で、上記の画素構造は極めて有効である。
【０１５０】
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といっ
た積層膜とすることが好ましい。ゲート電極２１２〜２１６の材料としては公知のあらゆ
る導電膜を用いることができる。
【０１５１】
代表的には、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素で
なる膜、または前記元素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、
窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ
−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、
チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良
い。
【０１５２】
本実施例では、３０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３７０ｎｍ厚のタングス
テン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパ
ッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止するこ
とができる。
【０１５３】
またこの時、ゲート電極２１３、２１６はそれぞれｎ型不純物領域（ｂ）２０５ａ、２
０５ｂの一部とゲート絶縁膜２１１を介して重なるように形成する。この重なった部分が
後にゲート電極と重なったＬＤＤ領域となる。
【０１５４】
次に、図３１（Ｂ）に示すように、ゲート電極２１２〜２１６をマスクとして自己整合
的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成されるｎ型不純物領
域（ｃ）２１７〜２２４にはｎ型不純物領域（ｂ）２０５ａ、２０５ｂの１／２〜１／１
０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には
、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の
濃度が好ましい。
【０１５５】
次に、図３１（Ｃ）に示すように、ゲート電極２１２、２１４、２１５を覆う形でレジ
ストマスク２２５ａ〜２２５ｃを形成し、ｎ型不純物元素（本実施例ではリン）を添加し
て高濃度にリンを含むｎ型不純物領域（ａ）２２６〜２３３を形成する。ここでもフォス
フィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜
１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節
する。
【０１５６】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成される
。そしてｎチャネル型ＴＦＴでは、図３１（Ｂ）の工程で形成したｎ型不純物領域２１７
、２１８、２２２、２２３の一部を残す。この残された領域がＬＤＤ領域となる。
【０１５７】
次に、図３１（Ｄ）に示すように、レジストマスク２２５ａ〜２２５ｃを除去し、新た
にレジストマスク２３４ａ、２３４ｂを形成する。そして、ｐ型不純物元素（本実施例で
はボロン）を添加し、高濃度にボロンを含むｐ型不純物領域２３５、２３６を形成する。
ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atom
s/cm3（代表的には５×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボロンを添加
する。
【０１５８】
なお、不純物領域２３５、２３６には既に１×１０20〜１×１０21atoms/cm3の濃度で
リンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添
加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型
の不純物領域として機能する。
【０１５９】
次に、レジストマスク２３４ａ、２３４ｂを除去した後、それぞれの濃度で添加された
ｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、
レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉
において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０１６０】
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも
存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くからである。従
って、上記活性化工程における処理雰囲気中の酸素濃度は１ｐｐｍ以下、好ましくは０．
１ｐｐｍ以下とすることが望ましい。
【０１６１】
次に、図３２（Ａ）に示すように、第１層間絶縁膜２３７を形成する。第１層間絶縁膜
２３７としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用
いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００
ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０１６２】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱
処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結
合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。
【０１６３】
なお、水素化処理は第１層間絶縁膜２３７を形成する間に入れても良い。即ち、２００
ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８
００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０１６４】
次に、ゲート絶縁膜２１１及び第１層間絶縁膜２３７に対してコンタクトホールを形成
し、ソース配線２３８〜２４２と、ドレイン配線２４３〜２４７を形成する。なお、本実
施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔ
ｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜
でも良い。
【０１６５】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーシ
ョン膜２４８を形成する。本実施例では第１パッシベーション膜２４８として３００ｎｍ
厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。なお、窒化酸化珪素
膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効
である。この前処理により励起された水素が第１層間絶縁膜２３７に供給され、熱処理を
行うことで、第１パッシベーション膜２４８の膜質が改善される。それと同時に、第１層
間絶縁膜２３７に添加された水素が下層側に拡散するため、効果的に活性層を水素化する
ことができる。
【０１６６】
次に、図３２（Ｂ）に示すように有機樹脂からなる第２層間絶縁膜２４９を形成する。
有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等
を使用することができる。特に、第２層間絶縁膜２４９は平坦化の意味合いが強いので、
平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分
に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μm（さらに好ましくは
２〜４μm）とすれば良い。
【０１６７】
次に、第２層間絶縁膜２４９及び第１パッシベーション膜２４８にドレイン配線２４５
に達するコンタクトホールを形成し、ドレイン配線２４５に接するようにフォトダイオー
ドのカソード電極２５０を形成する。本実施例では、カソード電極２５０としてスパッタ
法によって形成したアルミニウム膜を用いたが、その他の金属、例えばチタン、タンタル
、タングステン、銅を用いることができる。
また、チタン、アルミニウム、チタンでなる積層膜を用いてもよい。
【０１６８】
次に、水素を含有する非晶質珪素膜を基板全面に成膜した後にパターニングし、光電変
換層２５１を形成する。次に、基板全面に透明導電膜を形成する。本実施例では透明導電
膜として厚さ２００ｎｍのＩＴＯをスパッタ法で成膜する。透明導電膜をパターニングし
、アノード電極２５２を形成する。（図３２（Ｃ））
【０１６９】
次に、図３３（Ａ）に示すように第３層間絶縁膜２５３を形成する。第３層間絶縁膜２
５３として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いるこ
とで、平坦な表面を得ることができる。本実施例では、第３層間絶縁膜２５３として厚さ
０．７μｍのポリイミド膜を基板全面に形成した。
【０１７０】
次に、第３層間絶縁膜２５３に、アノード電極２５２に達するコンタクトホールを形成
し、センサ用配線２５４を形成する。本実施例ではアルミニウム合金膜（１wt%のチタン
を含有したアルミニウム膜）を３００ｎｍの厚さに形成する。
【０１７１】
こうして図３３（Ｂ）に示すような構造のセンサ基板が完成する。
【０１７２】
２７０は増幅用ＴＦＴ、２７１はスイッチ用ＴＦＴ、２７２はリセット用ＴＦＴ、２７
３はバイアス用ＴＦＴ、２７４は放電用ＴＦＴである。
【０１７３】
本実施例では、増幅用ＴＦＴ２７０及びバイアス用ＴＦＴ２７３がｎチャネル型ＴＦＴ
であり、それぞれソース領域側とドレイン領域側の両方にそれぞれＬＤＤ領域２８１〜２
８４を有している。なおこのＬＤＤ領域２８１〜２８４はゲート絶縁膜２１１を間に介し
てゲート電極２１２、２１５と重なっていない。上記構成により、増幅用ＴＦＴ２７０及
びバイアス用ＴＦＴ２７３は、極力ホットキャリア注入を低減させることができる。
【０１７４】
また本実施例では、スイッチ用ＴＦＴ２７１及び放電用ＴＦＴ２７４がｎチャネル型Ｔ
ＦＴであり、それぞれドレイン領域側にのみそれぞれＬＤＤ領域２８３、２８６を有して
いる。なおこのＬＤＤ領域２８３、２８６はゲート絶縁膜２１１を間に介してゲート電極
２１３、２１６と重なっている。
【０１７５】
ドレイン領域側のみにＬＤＤ領域２８３、２８６を形成しているのは、ホットキャリア
注入を低減させ、なおかつ動作速度を落とさないための配慮である。また、このスイッチ
用２７１及び放電用ＴＦＴ２７４はオフ電流値をあまり気にする必要はなく、それよりも
動作速度を重視した方が良い。従って、ＬＤＤ領域２８３、２８６は完全にゲート電極２
１３、２１６と重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆ
るオフセットはなくした方がよい。
特に、ソース信号線駆動回路又はゲート信号線駆動回路を１５Ｖ〜２０Ｖで駆動させる場
合、本実施例の放電用ＴＦＴ２７４の上記構成は、ホットキャリア注入を低減させ、なお
かつ動作速度を落とさないのに有効である。
【０１７６】
また本実施例では、リセット用ＴＦＴ２７２はｐチャネル型ＴＦＴであり、ＬＤＤ領域
を有していない。ｐチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気になら
ないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴと同様にＬＤ
Ｄ領域を設け、ホットキャリア対策を講じることも可能である。また、リセット用ＴＦＴ
２７２がｎチャネル型ＴＦＴであっても良い。
【０１７７】
また、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続
するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品と
して完成する。
【０１７８】
なお、本実施例では、ガラス上のＴＦＴやフォトダイオードを用いて、センサを作製し
ているが、単結晶シリコン基板上のトランジスタを用いて、センサを作製することも可能
である。
【実施例４】
【０１７９】
本願発明を実施して形成されたセンサは、様々な電子機器に用いることが出来る。その
様な本願発明の電子機器としては、スキャナ、デジタルスチルカメラ、X線カメラ、携帯
情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機）、ノート型パーソナルコ
ンピュータ、ゲーム機器、テレビ電話、等が挙げられる。
【０１８０】
図34(A)は、スキャナであり、読みとり領域3402、センサ部3401、読みとり開始スイッ
チ3403等を含む。本願発明は、センサ部3401に用いることが出来る。
【０１８１】
図34(B)は、デジタルスチルカメラであり、ファインダ3405、センサ部3404、シャッタ
ーボタン3406等を含む。本願発明は、センサ部3404に用いることが出来る。
【０１８２】
図35は、X線カメラであり、X線発生器3501、センサ部3503、信号処理用コンピュータ35
04等を含む。 X線発生器3501とセンサ部3503の間に、測定対象物3502が入って、X線写真
を取る。本願発明は、センサ部3503に用いることが出来る。
【０１８３】
図36はパーソナルコンピュータであり、本体36０１、筐体36０２、表示装置36０３、キ
ーボード36０４、センサ部36０５等を含む。本願発明は表示装置36０３及びセンサ部36０
５に用いることができる。
【０１８４】
ここで図37は携帯電話であり、本体37０１、音声出力部37０２、音声入力部37０３、表
示装置37０４、操作スイッチ37０５、アンテナ37０６、センサ部37０７を含む。本願発明
はセンサ部37０７に用いることができる。
【符号の説明】
【０１８５】
101  増幅用トランジスタ
102  バイアス用トランジスタ
103  増幅側電源線
104  バイアス側電源線
105  入力端子
106  バイアス信号線
107  出力端子
108  放電用トランジスタ
109  放電用電源線
110  負荷容量
111  負荷容量用電源線
【図１】
0005619122.tif 000002
【図２】
0005619122.tif 000003
【図３】
0005619122.tif 000004
【図４】
0005619122.tif 000005
【図５】
0005619122.tif 000006
【図６】
0005619122.tif 000007
【図７】
0005619122.tif 000008
【図８】
0005619122.tif 000009
【図９】
0005619122.tif 000010
【図１０】
0005619122.tif 000011
【図１１】
0005619122.tif 000012
【図１２】
0005619122.tif 000013
【図１３】
0005619122.tif 000014
【図１４】
0005619122.tif 000015
【図１５】
0005619122.tif 000016
【図１６】
0005619122.tif 000017
【図１７】
0005619122.tif 000018
【図１８】
0005619122.tif 000019
【図１９】
0005619122.tif 000020
【図２０】
0005619122.tif 000021
【図２１】
0005619122.tif 000022
【図２２】
0005619122.tif 000023
【図２３】
0005619122.tif 000024
【図２４】
0005619122.tif 000025
【図２５】
0005619122.tif 000026
【図２６】
0005619122.tif 000027
【図２７】
0005619122.tif 000028
【図２８】
0005619122.tif 000029
【図２９】
0005619122.tif 000030
【図３０】
0005619122.tif 000031
【図３１】
0005619122.tif 000032
【図３２】
0005619122.tif 000033
【図３３】
0005619122.tif 000034
【図３４】
0005619122.tif 000035
【図３５】
0005619122.tif 000036
【図３６】
0005619122.tif 000037
【図３７】
0005619122.tif 000038