(57)【特許請求の範囲】
【請求項１】
スイッチング動作する主スイッチを有する主コンバータと、前記主スイッチのスイッチング動作に対して所定の位相差でスイッチングする従スイッチを有する従コンバータと、を備え、前記主コンバータと前記従コンバータとの間で主従関係を構成するインターリーブ電源用の前記従スイッチのスイッチング動作を制御する制御回路において、
所定の周波数のクロックパルスを生成するクロック生成部と、
前記主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号および前記クロックパルスに基づいて、前記主スイッチのオン時間情報を表す主スイッチオン幅パルス信号を生成し、前記主スイッチオン幅パルス信号に対して２倍のデューティの倍デューティパルス信号を生成する信号倍化部と、
前記主駆動パルス信号に基づいて第１エッジパルス信号を生成し、前記倍デューティパルス信号に基づいて第２エッジパルス信号を生成するエッジパルス生成部と、
前記第１エッジパルス信号および前記第２エッジパルス信号に基づいて、前記主スイッチのオン時間幅と前記従スイッチのオン時間幅とが同一となるように前記従スイッチをスイッチング駆動する従駆動パルス信号を生成する従駆動パルス信号生成部と、
を少なくとも含む制御回路。
【請求項２】
前記第１エッジパルス信号は、前記主駆動パルス信号のネガエッジタイミング又は前記主駆動パルス信号のネガエッジタイミングの後に最初に発生する前記クロックパルスのタイミングと同期して生成される請求項１に記載の制御回路。
【請求項３】
前記第２エッジパルス信号は、前記倍デューティパルス信号のネガエッジタイミングと同期して生成される請求項１に記載の制御回路。
【請求項４】
請求項１に記載する制御回路と、
スイッチング動作する主スイッチを有する主コンバータと、
前記主スイッチのスイッチング動作に対して所定の位相差でスイッチングする従スイッチを有する従コンバータと、
を備え、前記主コンバータと前記従コンバータとの間で主従関係を構成するインターリーブ電源。
【請求項５】
スイッチング動作する主スイッチを有する主コンバータと、前記主スイッチのスイッチング動作に対して所定の位相差でスイッチングする従スイッチを有する従コンバータと、を備え、前記主コンバータと前記従コンバータとの間で主従関係を構成するインターリーブ電源用の前記従スイッチのスイッチング動作を制御する制御回路において、
所定の周波数のクロックパルスを生成するクロック生成部と、
前記主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号および前記クロックパルスに基づいて、前記主スイッチのオン時間情報を表す主スイッチオン幅パルス信号を生成し、前記主スイッチオン幅パルス信号に対して周波数およびデューディ比を１／ｎ（ｎは２以上の整数）とするｎ個の分周信号を生成し、前記分周信号に対してデューティを２倍とする倍デューティパルス信号を生成する分周信号倍化部と、
前記主駆動パルス信号に基づいて第１エッジパルス信号を生成し、前記倍デューティパルス信号に基づいて第２エッジパルス信号を生成するエッジパルス生成部と、
前記第１エッジパルス信号および前記第２エッジパルス信号に基づいて、前記主スイッチのオン時間幅と前記従スイッチのオン時間幅とが同一となるように前記従スイッチをスイッチング駆動する従駆動パルス信号を生成する従駆動パルス信号生成部と、
を少なくとも含む制御回路。
【請求項６】
前記第１エッジパルス信号は、前記主駆動パルス信号のネガエッジタイミング又は前記主駆動パルス信号のネガエッジタイミングの後に最初に発生する前記クロックパルスのタイミングと同期して生成される請求項５に記載の制御回路。
【請求項７】
前記第２エッジパルス信号は、前記倍デューティパルス信号のネガエッジタイミングと同期して生成される請求項５に記載の制御回路。
【請求項８】
請求項５に記載する制御回路と、
スイッチング動作する主スイッチを有する主コンバータと、
前記主スイッチのスイッチング動作に対して所定の位相差でスイッチングする従スイッチを有する従コンバータと、
を少なくとも含み、前記主コンバータと前記従コンバータとの間で主従関係を構成するインターリーブ電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部品ばらつきの影響が少なく量産に適したインターリーブ電源を制御する制御回路およびこれを備えたインターリーブ電源に関する。
本願は、２０１１年１１月１８日に、日本に出願された特願２０１１−２５２５７９号に基づき優先権を主張し、その内容をここに援用する。
【背景技術】
【０００２】
従来のインターリーブ型スイッチング電源として、特許文献１の図１に開示されたものがある。この従来のインターリーブ型スイッチング電源では、例えば２つの臨界型昇圧チョッピングコンバータが、トランスの他端と接地間に設けられたスイッチ素子のオン／オフを制御する制御回路を備え、第１の臨界型昇圧チョッピングコンバータの制御回路が、第１の臨界型昇圧チョッピングコンバータの制御巻線の電圧により第１の臨界型昇圧チョッピングコンバータのスイッチ素子のオンタイミングを生成し、第２の臨界型昇圧チョッピングコンバータの制御回路が、第１の臨界型昇圧チョッピングコンバータのスイッチ素子がオフしたタイミングで第２の臨界型昇圧チョッピングコンバータのスイッチ素子のオンタイミングを生成する。【０００３】
特許文献１の図１に開示されたインターリーブ型スイッチング電源においては、２個の臨界型昇圧チョッピングコンバータのＦＢ端子及びＧＮＤ端子を共通接続させることにより、極めて簡易な構成で制御可能なインターリーブ型スイッチング電源を実現することができる。【０００４】
上記のような２個の臨界型昇圧チョッピングコンバータのＦＢ端子及びＧＮＤ端子を共通接続させる方式では、第１の臨界型昇圧チョッピングコンバータに使用する制御回路と、第２の臨界型昇圧チョッピングコンバータに使用する制御回路とで、特許文献１の図４に示されたＦＢ端子の電圧（ＶＦＢ）とスイッチ素子Ｑ３１のオン時間幅（ＴＯＮ）との関係が略近似した制御回路を使用する必要がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２６１２２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、仮に、ＦＢ端子の電圧（ＶＦＢ）とスイッチ素子Ｑ３１のオン時間幅（ＴＯＮ）との関係が近似していない制御回路を使用すると、第１の臨界型昇圧チョッピングコンバータと第２の臨界型昇圧チョッピングコンバータとで、それぞれのスイッチング電流のオン時間幅がアンバランスとなってしまう。その結果、第２の臨界型昇圧チョッピングコンバータの電流臨界動作が保たれなくなってしまい、力率の低下、出力電圧リップルの増加、ノイズの増加、更には、チョークのノイズ音増加に繋がってしまう虞がある。そのため、上記従来型のインターリーブ型スイッチング電源では、第１の臨界型昇圧チョッピングコンバータと第２の臨界型昇圧チョッピングコンバータそれぞれのスイッチング電流のオン時間幅を自動的に揃えることができないため、量産において選別を必要とする可能性がある。したがって、特に、２つよりも多く臨界型昇圧チョッピングコンバータを使用する多段の電流臨界型インターリーブ型スイッチング電源を構成する場合には、量産性という面で困難であるという課題があった。【０００７】
そこで、本発明の一態様は、部品ばらつきの影響が少なく量産に適したインターリーブ電源を制御する制御回路およびこれを備えたインターリーブ電源を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、以下の事項を提案している。【０００９】
本発明の一態様によれば、スイッチング動作する主スイッチを有する主コンバータと、前記主スイッチのスイッチング動作に対して所定の位相差でスイッチングする従スイッチを有する従コンバータと、を備え、主コンバータと従コンバータとの間で主従関係を構成するインターリーブ電源用の従スイッチのスイッチング動作を制御する制御回路において、  所定の周波数のクロックパルスを生成するクロック生成部と、主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて、主スイッチのオン時間情報を表す主スイッチオン幅パルス信号を生成し、主スイッチオン幅パルス信号に対して２倍のデューティの倍デューティパルス信号を生成する信号倍化部と、主駆動パルス信号に基づいて第１エッジパルス信号を生成し、倍デューティパルス信号に基づいて第２エッジパルス信号を生成するエッジパルス生成部と、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号を生成する従駆動パルス信号生成部と、を少なくとも含む制御回路を提案している。【００１０】
本発明の一態様によれば、クロック生成部により所定の周波数のクロックパルスが生成される。また、信号倍化部により主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて、主スイッチのオン時間情報を表す主スイッチオン幅パルス信号が生成され、主スイッチオン幅パルス信号に対して２倍のデューティの倍デューティパルス信号が生成される。更に、エッジパルス生成部により主駆動パルス信号に基づいて第１エッジパルス信号が生成され、倍デューティパルス信号に基づいて第２エッジパルス信号が生成される。従駆動パルス信号生成部により、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号が生成される。【００１１】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成される制御回路を提案している。【００１２】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成される。【００１３】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成される制御回路を提案している。【００１４】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成される。【００１５】
本発明の一態様によれば、スイッチング動作する主スイッチを有する主コンバータと、前記主スイッチのスイッチング動作に対して所定の位相差でスイッチングする従スイッチを有する従コンバータと、従スイッチのスイッチング動作を制御する制御回路と、を備え、主コンバータと従コンバータとの間で主従関係を構成するインターリーブ電源において、制御回路は、所定の周波数のクロックパルスを生成するクロック生成部と、主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて主スイッチのオン時間情報を表す主スイッチオン幅パルス信号を生成し、主スイッチオン幅パルス信号に対して２倍の時間幅の倍デューティパルス信号を生成する信号倍化部と、主駆動パルス信号に基づいて第１エッジパルス信号を生成し、倍デューティパルス信号に基づいて第２エッジパルス信号を生成するエッジパルス生成部と、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号を生成する従駆動パルス信号生成部と、を少なくとも含むインターリーブ電源を提案している。【００１６】
本発明の一態様によれば、クロック生成部により所定の周波数のクロックパルスが生成される。また、信号倍化部により主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて、主スイッチのオン時間情報を表す主スイッチオン幅パルス信号が生成され、主スイッチオン幅パルス信号に対して２倍のデューティの倍デューティパルス信号が生成される。更に、エッジパルス生成部により主駆動パルス信号に基づいて第１エッジパルス信号が生成され、倍デューティパルス信号に基づいて第２エッジパルス信号が生成される。従駆動パルス信号生成部により、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号が生成される。【００１７】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成されるインターリーブ電源を提案している。【００１８】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成される。【００１９】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成されるインターリーブ電源を提案している。【００２０】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成される。【００２１】
本発明の一態様によれば、スイッチング動作する主スイッチを有する主コンバータと、前記主スイッチのスイッチング動作に対して所定の位相差でスイッチングする従スイッチを有する従コンバータと、を備え、主コンバータと従コンバータとの間で主従関係を構成するインターリーブ電源用の従スイッチのスイッチング動作を制御する制御回路において、  所定の周波数のクロックパルスを生成するクロック生成部と、主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて、主スイッチのオン時間情報を表す主スイッチオン幅パルス信号を生成し、主スイッチオン幅パルス信号に対して周波数およびデューディ比を１／ｎ（ｎは２以上の整数）とするｎ個の分周信号を生成し、分周信号に対してデューティを２倍とする倍デューティパルス信号を生成する分周信号倍化部と、主駆動パルス信号に基づいて第１エッジパルス信号を生成し、倍デューティパルス信号に基づいて第２エッジパルス信号を生成するエッジパルス生成部と、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号を生成する従駆動パルス信号生成部と、を少なくとも含む制御回路を提案している。【００２２】
本発明の一態様によれば、クロック生成部により所定の周波数のクロックパルスが生成される。また、分周信号倍化部により主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて、主スイッチのオン時間情報を表す主スイッチオン幅パルス信号が生成され、主スイッチオン幅パルス信号に対して周波数およびデューディ比を１／ｎ（ｎは２以上の整数）とするｎ個の分周信号が生成され、分周信号に対してデューティを２倍とする倍デューティパルス信号が生成される。更に、エッジパルス生成部により主駆動パルス信号に基づいて第１エッジパルス信号が生成され、倍デューティパルス信号に基づいて第２エッジパルス信号が生成される。従駆動パルス信号生成部により、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号が生成される。【００２３】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成される制御回路を提案している。【００２４】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成される。【００２５】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成される制御回路を提案している。【００２６】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成される。【００２７】
本発明の一態様によれば、スイッチング動作する主スイッチを有する主コンバータと、主スイッチのスイッチング動作に対して所定の位相差でスイッチングする従スイッチを有する従コンバータと、従スイッチのスイッチング動作を制御する制御回路と、を備え、主コンバータと従コンバータとの間で主従関係を構成するインターリーブ電源において、制御回路は、所定の周波数のクロックパルスを生成するクロック生成部と、主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて、主スイッチのオン時間情報を表す主スイッチオン幅パルス信号を生成し、主スイッチオン幅パルス信号に対して周波数およびデューディ比を１／ｎ（ｎは２以上の整数）とするｎ個の分周信号を生成し、分周信号に対してデューティを２倍とする倍デューティパルス信号を生成する分周信号倍化部と、主駆動パルス信号に基づいて第１エッジパルス信号を生成し、倍デューティパルス信号に基づいて第２エッジパルス信号を生成するエッジパルス生成部と、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号を生成する従駆動パルス信号生成部と、を少なくとも含むインターリーブ電源を提案している。【００２８】
本発明の一態様によれば、クロック生成部により所定の周波数のクロックパルスが生成される。また、分周信号倍化部により主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて、主スイッチのオン時間情報を表す主スイッチオン幅パルス信号が生成され、主スイッチオン幅パルス信号に対して周波数およびデューディ比を１／ｎ（ｎは２以上の整数）とするｎ個の分周信号が生成され、分周信号に対してデューティを２倍とする倍デューティパルス信号が生成される。更に、エッジパルス生成部により主駆動パルス信号に基づいて第１エッジパルス信号が生成され、倍デューティパルス信号に基づいて第２エッジパルス信号が生成される。従駆動パルス信号生成部により、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号が生成される。【００２９】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成されるインターリーブ電源を提案している。【００３０】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成される。【００３１】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成されるインターリーブ電源を提案している。【００３２】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成される。
【発明の効果】
【００３３】
本発明の一態様によれば、クロック生成部により所定の周波数のクロックパルスが生成される。また、信号倍化部により主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて、主スイッチのオン時間情報を表す主スイッチオン幅パルス信号が生成され、主スイッチオン幅パルス信号に対して２倍のデューティの倍デューティパルス信号が生成される。更に、エッジパルス生成部により主駆動パルス信号に基づいて第１エッジパルス信号が生成され、倍デューティパルス信号に基づいて第２エッジパルス信号が生成される。従駆動パルス信号生成部により、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号が生成されるため、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を略同じ幅に揃えることができる。これにより、部品ばらつきの影響が少なく量産に適したインターリーブ電源を制御する制御回路を容易に実現することができる。【００３４】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成されるため、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を略同じ幅に正確且つ確実に揃えることができる。特に、主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して第１エッジパルス信号を生成する方法は、主駆動パルス信号の終点をクロックパルスのタイミングに同期させるため、主駆動パルス信号のネガエッジタイミングと同期して第１エッジパルスを生成する方法よりも更に正確に従スイッチング駆動パルス信号を生成することが可能となる。【００３５】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成されるため、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を同じ幅に揃えることができる。【００３６】
本発明の一態様によれば、クロック生成部により所定の周波数のクロックパルスが生成される。また、信号倍化部により主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて、主スイッチのオン時間情報を表す主スイッチオン幅パルス信号が生成され、主スイッチオン幅パルス信号に対して２倍のデューティの倍デューティパルス信号が生成される。更に、エッジパルス生成部により主駆動パルス信号に基づいて第１エッジパルス信号が生成され、倍デューティパルス信号に基づいて第２エッジパルス信号が生成される。従駆動パルス信号生成部により、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号が生成されるため、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を略同じ幅に揃えることができる。これにより、部品ばらつきの影響が少なく量産に適したインターリーブ電源を容易に実現することができる。【００３７】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成されるため、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を略同じ幅に正確且つ確実に揃えることができる。特に、主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して第１エッジパルス信号を生成する方法は、主駆動パルス信号の終点をクロックパルスのタイミングに同期させるため、主駆動パルス信号のネガエッジタイミングと同期して第１エッジパルスを生成する方法よりも更に正確に従スイッチング駆動パルス信号を生成することが可能となる。【００３８】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成されるため、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を同じ幅に揃えることができる。【００３９】
本発明の一態様によれば、クロック生成部により所定の周波数のクロックパルスが生成される。また、分周信号倍化部により主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて、主スイッチのオン時間情報を表す主スイッチオン幅パルス信号が生成され、主スイッチオン幅パルス信号に対して周波数およびデューディ比を１／ｎ（ｎは２以上の整数）とするｎ個の分周信号が生成され、分周信号に対してデューティを２倍とする倍デューティパルス信号が生成される。更に、エッジパルス生成部により主駆動パルス信号に基づいて第１エッジパルス信号が生成され、倍デューティパルス信号に基づいて第２エッジパルス信号が生成される。従駆動パルス信号生成部により、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号が生成されるため、主コンバータのスイッチング動作のデューティが変化する場合であっても、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を略同じ幅に揃えることができる。これにより、部品ばらつきの影響が少なく量産に適したインターリーブ電源を制御する制御回路を容易に実現することができる。【００４０】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成されるため、主コンバータのスイッチング動作のデューティが変化する場合であっても、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を略同じ幅に正確且つ確実に揃えることができる。特に、主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して第１エッジパルス信号を生成する方法は、主駆動パルス信号の終点をクロックパルスのタイミングに同期させるため、主駆動パルス信号のネガエッジタイミングと同期して第１エッジパルスを生成する方法よりも更に正確に従スイッチング駆動パルス信号を生成することが可能となる。【００４１】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成されるため、主コンバータのスイッチング動作のデューティが変化する場合であっても、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を同じ幅に揃えることができる。【００４２】
本発明の一態様によれば、クロック生成部により所定の周波数のクロックパルスが生成される。また、分周信号倍化部により主コンバータの主スイッチをスイッチング駆動する主駆動パルス信号およびクロックパルスに基づいて、主スイッチのオン時間情報を表す主スイッチオン幅パルス信号が生成され、主スイッチオン幅パルス信号に対して周波数およびデューディ比を１／ｎ（ｎは２以上の整数）とするｎ個の分周信号が生成され、分周信号に対してデューティを２倍とする倍デューティパルス信号が生成される。更に、エッジパルス生成部により主駆動パルス信号に基づいて第１エッジパルス信号が生成され、倍デューティパルス信号に基づいて第２エッジパルス信号が生成される。従駆動パルス信号生成部により、第１エッジパルス信号および第２エッジパルス信号に基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチをスイッチング駆動する従駆動パルス信号が生成されるため、主コンバータのスイッチング動作のデューティが変化する場合であっても、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を略同じ幅に揃えることができる。これにより、部品ばらつきの影響が少なく量産に適したインターリーブ電源を容易に実現することができる。【００４３】
本発明の一態様によれば、第１エッジパルス信号は、主駆動パルス信号のネガエッジタイミング又は主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成されるため、主コンバータのスイッチング動作のデューティが変化する場合であっても、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を略同じ幅に正確且つ確実に揃えることができる。特に、主駆動パルス信号のネガエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して第１エッジパルス信号を生成する方法は、主駆動パルス信号の終点をクロックパルスのタイミングに同期させるため、主駆動パルス信号のネガエッジタイミングと同期して第１エッジパルスを生成する方法よりも更に正確に従スイッチング駆動パルス信号を生成することが可能となる。【００４４】
本発明の一態様によれば、第２エッジパルス信号は、倍デューティパルス信号のネガエッジタイミングと同期して生成されるため、主コンバータのスイッチング動作のデューティが変化する場合であっても、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を同じ幅に揃えることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態に係る制御回路を備えたインターリーブ電源の構成を示す回路図である。
【図２】本発明の第１の実施形態に係る制御回路の構成を示す回路図である。
【図３】図２の制御回路６０ｂの動作を表すタイミングチャートである。
【図４】図２の制御回路６０ｂの変形例を表す回路図である。
【図５】図４の制御回路６０ｂの動作を表すタイミングチャートである。
【図６】図１のインターリーブ電源の動作を表すタイミングチャートである。
【図７】図２の主駆動パルス信号のデューティが５０％以上となった場合の本発明の第１の実施形態に係る制御回路６０ｂおよびインターリーブ電源１の動作を表すタイミングチャートである。
【図８】本発明の第２の実施形態に係る制御回路の構成を示す回路図である。
【図９】図８の制御回路６０ｂの動作を表すタイミングチャートである。
【図１０】図８の制御回路６０ｂの変形例を表す回路図である。
【図１１】図１０の制御回路６０ｂの動作を表すタイミングチャートである。
【発明を実施するための形態】
【００４６】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００４７】
＜インターリーブ電源の接続＞
図１は、本発明の実施形態に係る制御回路を備えたインターリーブ電源の接続図である。本実施形態に係る制御回路は、図１に示すように、スイッチング動作する主スイッチＱ１を有する主コンバータ７０と、前記主スイッチＱ１のスイッチング動作に対して所定の位相差でスイッチングする従スイッチＱ２を有する従コンバータ８０等と、を備え、主従関係を構成する複数のコンバータが多段接続されたインターリーブ型スイッチング電源１等に用いられる。インターリーブ型スイッチング電源１は、図１に示すように、整流回路１０と、主コンバータ７０と、従コンバータ８０と、従コンバータ９０と、を備えている。
【００４８】
図１のような構成において、制御回路６０ａと制御回路６０ｂの関係は、制御回路６０ａが主コンバータ側の制御回路となり、制御回路６０ｂが従コンバータ側の制御回路となって、主従関係を有する。また、制御回路６０ｂと制御回路６０ｃの関係は、制御回路６０ｂが主コンバータ側としての制御回路となり、制御回路６０ｃが従コンバータ側の制御回路となって、主従関係を有する。すなわち、主コンバータ７０と従コンバータ８０の関係では、主コンバータ７０が主コンバータ側、従コンバータ８０が従コンバータ側となる。また、従コンバータ８０と従コンバータ９０の関係では、従コンバータ８０が主コンバータ側、従コンバータ９０が従コンバータ側となる。なお、図１に示すインターリーブ型スイッチング電源１は、３段構成のインターリーブ電源であるが、従コンバータ９０を主コンバータ側として主従関係となるような従コンバータを更に設けるようにしても良い。以下、説明を理解し易くするために、制御回路６０ａと制御回路６０ｂの関係に注目して説明する。
【００４９】
整流回路１０は、商用電源の交流を例えば全波整流し、全波整流して得られる脈流を整流するブリッジダイオードＢＤと、コンデンサＣ１と、を備えている。整流回路１０には、主コンバータ７０と従コンバータ８０等が接続されている。図１は、主コンバータ７０と従コンバータ８０等が昇圧チョッパ回路で構成された例である。
【００５０】
主コンバータ７０は、トランス２０と、主スイッチＱ１と、ダイオードＤ１と、コンデンサＣ２と、制御回路６０ａと、駆動部ＤＲ１と、抵抗Ｒ１と、抵抗Ｒ２を備えている。従コンバータ８０は、チョークコイルＬ３と、従スイッチＱ２と、ダイオードＤ２と、制御回路６０ｂと、を備えている。
【００５１】
トランス２０は、チョークコイルＬ１と、制御巻線Ｌ２と、図示しない磁性体コアと、を備えている。トランス２０は、主スイッチＱ１がオンの場合に、入出力の電圧差に相当するエネルギーをチョークコイルＬ１に蓄積し、主スイッチＱ１がオフの場合に、チョークコイルＬ１に蓄積したエネルギーを負荷に供給する。制御巻線Ｌ２は、チョークコイルＬ１を流れる電流に対応した信号を制御回路６０ａのＶＺ端子に供給する。この信号は、主スイッチＱ１をオンするためのトリガ信号となる。
【００５２】
制御回路６０ａは、ＶＺ端子およびＦＢ端子に入力される信号により、主スイッチＱ１のオンタイミングおよびオン時間幅を制御するようになっている。
【００５３】
すなわち、制御回路６０ａのＶＺ端子は、トランス２０の制御巻線Ｌ２に接続されており、チョークコイルＬ１を流れる電流に対応した信号が制御回路６０ａに入力される。したがって、制御回路６０ａは、チョークコイルＬ１を流れる電流がゼロになるタイミングで主スイッチＱ１をオンさせ、臨界動作が可能になっている。
【００５４】
主スイッチＱ１のスイッチング制御は、制御回路６０ａのＩＬ＿ＯＵＴ端子からの駆動パルス信号が駆動部ＤＲ１を介して主スイッチＱ１の制御端子に入力されることにより行われる。また、制御回路６０ａのＦＢ端子は、出力電圧を検出するための抵抗Ｒ１およびＲ２が接続され、抵抗Ｒ１およびＲ２による出力電圧の分圧値が所定電圧よりも高くなると、制御回路６０ａは、主スイッチＱ１のオン時間幅を小さくするよう制御する。
【００５５】
＜第１の実施形態としての制御回路６０ｂの構成＞
次に、図２を用いて、従コンバータ側制御回路６０ｂの構成（第１の実施形態）について説明する。
【００５６】
図２は、本発明の第１の実施形態に係る制御回路の構成を示す回路図である。制御回路６０ｂは、図１に示すような主従関係を構成するインターリーブ電源に用いられる。
【００５７】
制御回路６０ｂは、図２に示すように、クロック生成部１１０と、信号倍化部１２０と、エッジパルス生成部１５０と、従駆動パルス信号生成部１８０と、を備えている。
【００５８】
クロック生成部１１０は、所定の周波数のクロックパルスを生成するように構成される。クロック生成部１１０が生成するクロックパルスの周波数は、例えば、主スイッチＱ１および従スイッチＱ２を５０ｋＨｚ〜５００ｋＨｚでスイッチングさせる設計の場合には、約１５ＭＨｚとすることが望ましい。これにより、主駆動パルス信号と従駆動パルス信号のオン時間信号を略等しくすることが可能となり、従コンバータ８０の電流臨界動作が安定する。このように、従コンバータ８０の電流臨界動作は、主スイッチＱ１および従スイッチＱ２のスイッチング周波数に対して、クロックパルスの周波数を十分に高く設定することでより確実になる。
【００５９】
信号倍化部１２０は、例えば、主スイッチオン幅パルス生成回路１３０と、倍デューティパルス信号生成部１４０とを有している。信号倍化部１２０は、主スイッチＱ１をスイッチング駆動する主駆動パルス信号ＡおよびクロックパルスＢに基づいて、主スイッチＱ１のオン時間情報を表す主スイッチオン幅パルス信号Ｃを生成し、主スイッチオン幅パルス信号Ｃに対して２倍の時間幅の倍デューティパルス信号Ｄを生成するように構成される。
【００６０】
信号倍化部１２０内の主スイッチオン幅パルス生成回路１３０は、例えばＤフリップフロップ１３１で用いて構成すると、容易に設計することができる。Ｄフリップフロップ１３１の第１の入力端子Ｄには主駆動パルス信号Ａが入力され、第２の入力端子ＣＬＫには、クロック生成部１１０で生成されたクロックパルスＢが入力されるように構成される。また、Ｄフリップフロップ１３１の出力端子Ｑは、アップダウンカウンタ１４１の入力端子ＵＰ／ＤＯＷＮ端子に接続される。主スイッチオン幅パルス生成部１３０は、主スイッチＱ１をスイッチング駆動する主駆動パルス信号ＡおよびクロックパルスＢに基づいて、主スイッチオン幅パルス信号Ｃを生成するように構成される。
【００６１】
倍デューティパルス信号生成部１４０は、例えば、図２に示すように、数値を順に加算して計数すると共に数値を減算して計数することが可能なアップダウンカウンタ１４１と、ＯＲ回路１４２と、で構成すると、容易に設計することができる。アップダウンカウンタ１４１の第１の入力端子ＵＰ／ＤＯＷＭ端子は、主スイッチオン幅パルス生成回路１３０で生成された主スイッチオン幅パルス信号Ｃが入力されるように構成される。また、アップダウンカウンタ１４１の第２の入力端子ＣＬＫには、クロック生成部１１０で生成されたクロックパルスＢが入力されるように構成される。
【００６２】
更に、アップダウンカウンタ１４１のカウンタ出力Ｑ（Ｑ０〜Ｑｎ）はそれぞれＯＲ回路１４２の入力に接続され、その出力はエッジパルス生成部１５０に接続されている。アップダウンカウンタ１４１は、入力された主スイッチオン幅パルス信号ＣとクロックパルスＢに基づいて、主スイッチオン幅パルス信号Ｃの２倍の時間幅をもつ倍デューティパルス信号Ｄを生成するように構成される。
【００６３】
エッジパルス生成部１５０は、例えば、第１エッジパルス信号生成回路１６０と、第２エッジパルス信号生成回路１７０とから構成される。エッジパルス生成部１５０は、主駆動パルス信号Ａに基づいて第１エッジパルス信号Ｅを生成し、倍デューティパルス信号Ｄに基づいて第２エッジパルス信号Ｆを生成するように構成される。
【００６４】
第１エッジパルス信号Ｅは、主駆動パルス信号Ａのネガエッジタイミング又は主駆動パルス信号Ａのネガエッジタイミングの後に最初に発生するクロックパルスＢのタイミングと同期して生成されるように構成される。第１エッジパルス信号Ｅが主駆動パルス信号Ａのネガエッジタイミングと同期して生成されるようにするには、図２に示す構成とすれば可能である。また、第１エッジパルス信号Ｅが主駆動パルス信号Ａのネガエッジタイミングの後に最初に発生するクロックパルスＢのタイミングと同期して生成されるようにするには、図４に示す構成とすれば可能である。
【００６５】
第２エッジパルス信号Ｆは、倍デューティパルス信号Ｄのネガエッジタイミングと同期して生成されるように構成される。
【００６６】
また、第１エッジパルス信号Ｅは、主駆動パルス信号Ａのポジエッジタイミング又は主駆動パルス信号Ａのポジエッジタイミングの後に最初に発生するクロックパルスのタイミングと同期して生成されるようにし、第２エッジパルス信号Ｆは、倍デューティパルス信号Ｄのポジエッジタイミングと同期して生成されるようにしてもよい。
【００６７】
従駆動パルス信号Ｇは、第１エッジパルス信号Ｅの発生タイミングを始点とし、第２エッジパルス信号Ｆの発生タイミングを終点とするように構成される。
【００６８】
また、従駆動パルス信号Ｇは、第２エッジパルス信号Ｆの発生タイミングを始点とし、第１エッジパルス信号Ｅの発生タイミングを終点とするようにしてもよい。
【００６９】
エッジパルス生成部１５０は、例えば、２つの入力端子と２つの出力端子を有するよう構成し、エッジパルス生成部１５０の入力端子の一方（第１エッジパルス信号生成回路１６０の入力部）には、端子ＩＬ＿ＩＮを介して入力される主駆動パルス信号Ａが入力されるように構成される。
【００７０】
エッジパルス生成部１５０の入力端子の他方（第２エッジパルス信号生成回路１７０の入力部）には、倍デューティパルス信号生成部１４０により生成された倍デューティパルス信号Ｄが入力されるように構成される。エッジパルス生成部１５０の出力端子の一方は、従駆動パルス信号生成部１８０の第１の入力端子ＴＭ１に接続され、エッジパルス生成部１５０の出力端子の他方は、従駆動パルス信号生成部１８０の第２の入力端子ＴＭ２に接続されている。
【００７１】
第１エッジパルス信号生成回路１６０は、例えば、スイッチ１６１、スイッチ１６２、容量素子１６３、インバータ１６４、インバータ１６５、ＡＮＤ１６６および定電流源１６７から構成される。図２に示す第１エッジパルス生成信号回路１６０は、入力された主駆動パルス信号Ａの立ち下がりタイミングで狭パルスを出力し、それを第１エッジパルス信号Ｅとして従駆動パルス信号生成部１８０の第１の入力端子ＴＭ１に入力するように構成される。また、後述の図４に示す第１エッジパルス生成信号回路１６０は、入力された主スイッチオン幅パルス信号Ｃの立ち下がりタイミングで狭パルスを出力し、それを第１エッジパルス信号Ｅとして従駆動パルス信号生成部１８０の第１の入力端子ＴＭ１に入力するように構成される。
【００７２】
第２エッジパルス信号生成回路１７０は、例えば、スイッチ１７１、スイッチ１７２、容量素子１７３、インバータ１７４、インバータ１７５、ＡＮＤ１７６および定電流源１７７から構成される。第２エッジパルス生成信号回路１７０は、入力された倍デューティパルス信号Ｄの立ち下がりタイミングで狭パルスを出力し、それを第２エッジパルス信号Ｆとして従駆動パルス信号生成部１８０の第２の入力端子ＴＭ２に入力するように構成される。
【００７３】
従駆動パルス信号生成部１８０は、第１エッジパルス信号Ｅおよび第２エッジパルス信号Ｆに基づいて、主スイッチＱ１のオン時間幅と従スイッチＱ２のオン時間幅とが同一となるように従スイッチＱ２をスイッチング駆動する従駆動パルス信号Ｇを生成するように構成される。
【００７４】
従駆動パルス信号生成部１８０は、例えば、フリップフロップ回路１８１で構成される。フリップフロップ回路１８１のセット端子Ｓは、第１の入力端子ＴＭ１を介して第１エッジパルス信号生成回路１６０の出力に接続されている。フリップフロップ回路１８１のリセット端子Ｒは、第２の入力端子ＴＭ２を介して第２エッジパルス信号生成回路１７０の出力に接続されている。フリップフロップ回路１８１の端子Ｑは、従駆動パルス信号Ｇとして制御回路６０ｂのＩＬ＿ＯＵＴ端子に接続されている。
【００７５】
フリップフロップ回路１８１は、セット端子Ｓに第１エッジパルス信号Ｅとして狭パルスが入力されると端子Ｑの出力信号がＨｉ状態になり、リセット端子Ｒに第２エッジパルス信号Ｆとして狭パルスが入力されると端子Ｑの出力信号はＬｏｗ状態になるように構成される。
【００７６】
＜第１の実施形態の変形例＞
次に、図４を用いて、制御回路６０ｂの構成の第１の実施形態の変形例について説明する。
【００７７】
図４は、図２に示した制御回路６０ｂの構成の第１の実施形態の変形例を表す回路図である。図４に示す制御回路６０ｂは図２に示す制御回路６０ｂと異なり、第１エッジパルス信号Ｅを、主駆動パルス信号Ａのネガエッジタイミングの後に最初に発生するクロックパルスＢのタイミングと同期して生成するように変形したものである。そのため、図４の制御回路６０ｂは、第１エッジパルス生成回路１６０の入力端子が図４中の主駆動パルス信号Ａのノード（端子ＩＬ＿ＩＮ）ではなく、主スイッチオン幅パルス信号Ｃのノード（主スイッチオン幅パルス生成回路１３０の出力ノード）に接続されている。
【００７８】
なお、上記主スイッチＱ１、主コンバータ７０、従スイッチＱ２、従コンバータ８０、インターリーブ電源１、制御回路６０ｂ、クロック生成部１１０、信号倍化部１２０、エッジパルス生成部１５０および従駆動パルス信号生成部１８０は、それぞれ本発明に係る主スイッチ、主コンバータ、従スイッチ、従コンバータ、インターリーブ電源、制御回路、クロック生成部、信号倍化部、エッジパルス生成部および従駆動パルス信号生成部に相当する。
【００７９】
＜第１の実施形態としての制御回路６０ｂの動作＞
続いて、第１の実施形態としての制御回路６０ｂの動作について、図３および図５を用いて説明する。
【００８０】
図３は、図２に示した第１の実施形態としての制御回路６０ｂの動作を表すタイミングチャートである。図３中に示すＡ、Ｂ、Ｃ、Ｄ、Ｅ、ＦおよびＧは、図２中に示す主駆動パルス信号Ａ、クロックパルスＢ、主スイッチオン幅パルス信号Ｃ、倍デューティパルス信号Ｄ、第１エッジパルス信号Ｅ、第２エッジパルス信号Ｆおよび従駆動パルス信号Ｇの各電圧波形を示す。
【００８１】
図５は、図４に示した制御回路６０ｂの動作を表すタイミングチャートである。図５中に示すＡ、Ｂ、Ｃ、Ｄ、Ｅ、ＦおよびＧは、図４中に示す主駆動パルス信号Ａ、クロックパルスＢ、主スイッチオン幅パルス信号Ｃ、倍デューティパルス信号Ｄ、第１エッジパルス信号Ｅ、第２エッジパルス信号Ｆおよび従駆動パルス信号Ｇの各電圧波形を示す。
【００８２】
図３中の主駆動パルス信号Ａは、図１の主スイッチＱ１を駆動制御する信号と同期している。また、図３中のクロックパルスＢは、例えば、１５ＭＨｚの周波数のパルスとして設定されている。主スイッチオン幅パルス信号Ｃは、主スイッチＱ１のオン時間情報を表す信号として生成される。主スイッチオン幅パルス生成回路１３０としてＤフリップフロップ１３１を用いた場合、Ｄフリップフロップ１３１は、ＣＬＫ端子に入力されるクロックパルスのポジエッジのタイミングにおけるＤ端子の入力の値がＱ端子に出力される。
【００８３】
図３中の時刻ｔ１〜ｔ４において、主スイッチオン幅パルスＣは、例えば、主駆動パルス信号ＡがＨｉｇｈとなった時刻（図３中の時刻ｔ１）後の最初のクロックパルスＢのポジエッジタイミング（図３中の時刻ｔ２）でＬｏｗからＨｉｇｈとなる。その後（図３中の時刻ｔ２の後）、主スイッチオン幅パルス信号Ｃは、例えば、主駆動パルス信号ＡがＬｏｗとなった時刻（図３中の時刻ｔ３）後の最初のクロックパルスＢのポジエッジタイミング（図３中の時刻ｔ４）でＨｉｇｈからＬｏｗとなる。
【００８４】
このようにして、信号倍化部１２０は、主コンバータ７０の主スイッチＱ１をスイッチング駆動する主駆動パルス信号ＡおよびクロックパルスＢに基づいて、主スイッチＱ１のオン時間情報を表す主スイッチオン幅パルス信号Ｃを生成する。
【００８５】
また、信号倍化部１２０は、主スイッチオン幅パルス信号Ｃに対して２倍の時間幅の倍デューティパルス信号Ｄを生成する。信号倍化部１２０内の倍デューティパルス信号生成部１４０を、例えば、図２に示すように、アップダウンカウンタ１４１およびＯＲ回路１４２とで構成した場合、アップダウンカウンタ１４１は、ＵＰ／ＤＯＷＮ端子入力の値がＨｉｇｈである期間（図３中の時刻ｔ２〜時刻ｔ４）、ＣＬＫ端子に入力される各々のパルスに対応してＱ０、Ｑ１、Ｑ２・・・Ｑｎ端子から信号が出力され、ＯＲ回路１４２に入力され、クロックパルスＢがカウントアップされる。そのため、倍デューティパルス信号Ｄは、ＵＰ／ＤＯＷＮ端子入力の値がＨｉｇｈである期間（図３中の時刻ｔ２〜時刻ｔ４）、Ｈｉｇｈとなる。
【００８６】
そして、ＵＰ／ＤＯＷＮ端子入力の値がＨｉｇｈからＬｏｗとなった時刻（図３中の時刻ｔ４）の後、アップダウンカウンタ１４１は、ＵＰ／ＤＯＷＮ端子入力の値がＨｉｇｈである期間（図３中の時刻ｔ２〜時刻ｔ４）にクロックパルスＢをカウントアップしたカウント数と同じカウント数でクロックパルスＢをカウントダウンする。そのため、倍デューティパルス信号Ｄは、ＵＰ／ＤＯＷＮ端子入力の値がＨｉｇｈである期間（図３中の時刻ｔ２〜時刻ｔ４）と同じ時間（図３中の時間Ｔ１）、Ｈｉｇｈとなる。その結果、倍デューティパルス信号Ｄは、主スイッチオン幅パルス信号Ｃに対して２倍の時間幅（図３中の時間Ｔ２）のＨｉｇｈ信号となる（図３中の時刻ｔ２〜時刻ｔ５）。
【００８７】
このようにして、信号倍化部１２０は、主スイッチオン幅パルス信号Ｃに対して２倍のデューティの倍デューティパルス信号Ｄを生成する。
【００８８】
図２に示すエッジパルス生成部１５０は、主駆動パルス信号Ａに基づいて第１エッジパルス信号Ｅを生成し、倍デューティパルス信号Ｄに基づいて第２エッジパルス信号Ｆを生成する。図４に示すエッジパルス生成部１５０は、主スイッチオン幅パルスＣに基づいて第１エッジパルス信号Ｅを生成し、倍デューティパルス信号Ｄに基づいて第２エッジパルス信号Ｆを生成する。
【００８９】
図２に示した構成の場合、第１エッジパルス信号Ｅは、主駆動パルス信号Ａのネガエッジタイミング（図３中の時刻ｔ３）と同期して生成される。また、図４に示した構成の場合、第１エッジパルス信号Ｅは、主駆動パルス信号Ａのネガエッジタイミング（図５中の時刻ｔ３）の後に最初に発生するクロックパルスＢのタイミング（図５中の時間時刻ｔ４）と同期して生成される。
【００９０】
第２エッジパルス信号Ｆは、倍デューティパルス信号Ｄのネガエッジタイミング（図３中の時刻ｔ５）と同期して生成される。
【００９１】
従駆動パルス信号生成部１８０は、第１エッジパルス信号Ｅおよび第２エッジパルス信号Ｆに基づいて、従駆動パルス信号Ｇを生成する。図２に示した構成の場合、従駆動パルス信号Ｇは、第１エッジパルス信号Ｅの発生タイミング（図３中の時刻ｔ３）を始点とし、第２エッジパルス信号Ｆの発生タイミング（図３中の時刻ｔ５）を終点とするＨｉｇｈレベル信号とされる。また、図４に示した構成の場合、第１エッジパルス信号Ｅの発生タイミング（図５中の時刻ｔ４）を始点とし、第２エッジパルス信号Ｆの発生タイミング（図５中の時刻ｔ５）を終点とするＨｉｇｈレベル信号とされる。
【００９２】
なお、図４に示す制御回路６０ｂでは、主スイッチオン幅パルス信号Ｃの終点（図５中の時刻ｔ４）をクロックパルスＢのタイミングに同期させるため、主駆動パルス信号Ａのネガエッジタイミング（図５中の時刻ｔ３）と同期して第１エッジパルスＥを生成する方法よりも、正確に従駆動パルス信号を生成することが可能となる。具体的には、図５中に示される時間ΔＴの分だけ主駆動パルス信号Ａと従駆動パルス信号Ｇとを近似させることができることとなる。
【００９３】
＜第１の実施形態としてのインターリーブ型スイッチング電源の動作＞
続いて、図１に示したインターリーブ型スイッチング電源１の動作について、図６を用いて説明する。
【００９４】
図６は、図１に示したインターリーブ型スイッチング電源の動作を表すタイミングチャートである。図２又は図４に示す制御回路６０ｂを図１のインターリーブ型スイッチング電源１に用いることにより、主コンバータ７０のチョークコイルＬ１に流れるチョーク電流ＩＬ（Ｍ）と従コンバータ８０のチョークコイルＬ３に流れるチョーク電流ＩＬ（Ｓ）は所定の位相差で制御される。これは、図３および図５に示したように、主駆動パルス信号Ａと従駆動パルス信号Ｇとを同一（略同一も含む）の時間幅となるように制御するためである。
【００９５】
第１の実施形態に係る制御回路６０ｂでは、主駆動パルス信号Ａと従駆動パルス信号Ｇとを同一（略同一も含む）の時間幅となるように制御するには、図３および図５に示すように、主駆動パルス信号Ａのデューティが５０％未満のスイッチング動作となるような電源の入出力電圧仕様で使用することが望ましい。
【００９６】
以上、説明したように、第１の実施形態によれば、クロック生成部１１０により所定の周波数のクロックパルスＢが生成される。また、信号倍化部１２０により主コンバータ７０の主スイッチＱ１をスイッチング駆動する主駆動パルス信号ＡおよびクロックパルスＢに基づいて、主スイッチＱ１のオン時間情報を表す主スイッチオン幅パルス信号Ｃが生成され、主スイッチオン幅パルス信号Ｃに対して２倍のデューティの倍デューティパルス信号Ｄが生成される。更に、エッジパルス生成部１５０により主駆動パルス信号Ａに基づいて第１エッジパルス信号Ｅが生成され、倍デューティパルス信号Ｄに基づいて第２エッジパルス信号Ｆが生成される。従駆動パルス信号生成部１８０により、第１エッジパルス信号Ｅおよび第２エッジパルス信号Ｆに基づいて、主スイッチＱ１のオン時間幅と従スイッチＱ２のオン時間幅とが同一となるように従スイッチＱ２をスイッチング駆動する従駆動パルス信号Ｇが生成されるため、主コンバータ７０と従コンバータ８０それぞれのスイッチング電流のオン時間幅を略同じ幅に揃えることができる。これにより、部品ばらつきの影響が少なく量産に適したインターリーブ電源を容易に実現することができる。特に、商用電源の整流出力を昇圧チョッピングする複数のコンバータで構成されるインターリーブ電源において、本発明の第１の実施形態に係る制御回路６０ｂを用いた場合には、従コンバータ８０側で電流臨界動作を確実に実現できる。
【００９７】
また、第１の実施形態によれば、第１エッジパルス信号Ｅは、主駆動パルス信号Ａのネガエッジタイミング又は主駆動パルス信号Ａのネガエッジタイミングの後に最初に発生するクロックパルスＢのタイミングと同期して生成されるため、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を略同じ幅に正確且つ確実に揃えることができる。特に、主駆動パルス信号Ａのネガエッジタイミングの後に最初に発生するクロックパルスＢのタイミングと同期して第１エッジパルス信号Ｅを生成する方法は、主駆動パルス信号Ａの終点をクロックパルスＢのタイミングに同期させるため、主駆動パルス信号Ａのネガエッジタイミングと同期して第１エッジパルスＥを生成する方法よりも更に正確に従スイッチング駆動パルス信号Ｇを生成することが可能となる。
【００９８】
更に、第１の実施形態によれば、第２エッジパルス信号Ｆは、倍デューティパルス信号Ｄのネガエッジタイミングと同期して生成されるため、主コンバータと従コンバータそれぞれのスイッチング電流のオン時間幅を同じ幅に揃えることができる。
【００９９】
ところで、第１の実施形態では、上記の通り、主駆動パルス信号Ａのデューティが５０％未満のスイッチング動作となるような電源の入出力電圧仕様で使用することが望ましいが、主駆動パルス信号Ａのデューティが５０％以上のスイッチング動作となるような電源の入出力電圧仕様での使用は望ましくない。仮に、主駆動パルス信号Ａのデューティが５０％以上のスイッチング動作となるような電源の入出力電圧仕様で、第１の実施形態の制御回路６０ｂを使用すると、図７のタイミングチャートに示す動作となる。図７に示すように、主駆動パルス信号Ａと従駆動パルス信号Ｇとを同一（略同一も含む）の時間幅となるように制御できていない。その結果、例えば、商用電源の整流出力を昇圧チョッピングする複数のコンバータで構成される図１のようなインターリーブ電源１においては、従コンバータ８０側で電流臨界動作を確実に実現できなくなる。
【０１００】
したがって、主駆動パルス信号のデューティが５０％以上のスイッチング動作となるような電源の入出力電圧仕様では、以下に説明する第２の実施形態としての制御回路６０ｂを使用することが望ましい。
【０１０１】
＜第２の実施形態としての制御回路６０ｂの構成＞
次に、図８を用いて、制御回路６０ｂの構成（第２の実施の形態）について説明する。
【０１０２】
図８は、本発明の第２の実施形態に係る制御回路６０ｂの構成を示す回路図である。図８に示す制御回路６０ｂは、図１に示すような主従関係を構成するインターリーブ電源に用いられる。
【０１０３】
本発明の第２の実施形態に係る制御回路６０ｂは、スイッチング動作する主スイッチを有する主コンバータと、前記主スイッチのスイッチング動作に対して所定の位相差でスイッチングする従スイッチを有する従コンバータと、を備え、主コンバータと従コンバータとの間で主従関係を構成するインターリーブ電源用の従スイッチのスイッチング動作を制御する制御回路である。
【０１０４】
第２の実施形態に係る制御回路６０ｂは、図８に示すように、クロック生成部１１０と、分周信号倍化部２００と、エッジパルス生成部２５０と、従駆動パルス信号生成部１８０と、を備えている。第２の実施形態に係る制御回路６０ｂは、第１の実施形態に係る制御回路６０ｂの信号倍化部１２０およびエッジパルス生成部１５０がそれぞれ分周信号倍化部２００およびエッジパルス生成部２５０に置き換わり、クロック生成部１１０および従駆動パルス信号生成部１８０は同様の構成である。そのため、以下の説明では、クロック生成部１１０と従駆動パルス信号生成部１８０の構成および動作の説明を省略する。
【０１０５】
分周信号倍化部２００は、主コンバータ７０の主スイッチＱ１をスイッチング駆動する主駆動パルス信号ＡおよびクロックパルスＢに基づいて、主スイッチＱ１のオン時間情報を表す主スイッチオン幅パルス信号Ｃを生成し、主スイッチオン幅パルス信号Ｃに対して周波数およびデューディ比を１／ｎ（ｎは２以上の整数）とするｎ個の分周信号を生成し、分周信号に対してデューティを２倍とする倍デューティパルス信号Ｄ１，Ｄ２を生成するように構成される。
【０１０６】
分周信号倍化部２００は、例えば、主スイッチオン幅パルス生成回路１３０と、分周回路２２０と、倍デューティパルス信号生成回路２４０と、を有している。分周信号倍化部２００内の主スイッチオン幅パルス生成回路１３０は、例えばＤフリップフロップ１３１で用いて構成すると、容易に設計することができる。Ｄフリップフロップ１３１の第１の入力端子Ｄには主駆動パルス信号Ａが入力され、第２の入力端子ＣＬＫには、クロック生成部１１０で生成されたクロックパルスＢが入力されるように構成される。また、Ｄフリップフロップ１３１の出力端子Ｑは、分周回路２２０に接続されている。
【０１０７】
分周回路２２０は、例えば、Ｄフリップフロップ２２１、ＡＮＤ回路２２２、ＡＮＤ回路２２３と、を有している。Ｄフリップフロップ２２１の第１入力信号ＤにはＤフリップフロップ２２１の出力端子Ｑの反転信号が入力されるように構成される。
【０１０８】
ＡＮＤ回路２２２の入力端子には、フリップフロップ２２１の出力端子Ｑ、および主スイッチオン幅パルス信号Ｃが入力され、ＡＮＤ回路２２２の出力は倍デューティ信号生成回路２４０に接続され、第１分周パルス信号Ｉ１がＡＮＤ回路２２２の出力端子から出力されるように構成される。ＡＮＤ回路２２３の入力端子には、フリップフロップ２２３の出力端子Ｑの反転信号および主スイッチオン幅パルス信号Ｃが入力され、ＡＮＤ回路２２３の出力は倍デューティ信号生成回路２４０に接続され、第２分周パルス信号Ｉ２がＡＮＤ回路２２３の出力端子から出力されるように構成される。
【０１０９】
倍デューティパルス信号生成回路２４０は、例えば、第１アップダウンカウンタ２４１、第２アップダウンカウンタ２４３、ＯＲ回路２４２、ＯＲ回路２４４と、を有している。アップダウンカウンタ２４１の第１の入力端子ＵＰ／ＤＯＷＭ端子は、分周回路２２０で生成された第１分周パルス信号Ｉ１が入力され、アップダウンカウンタ２４１の第２の入力端子ＣＬＫには、クロック生成部１１０で生成されたクロックパルスＢが入力されるように構成される。
【０１１０】
更に、アップダウンカウンタ２４１のカウンタ出力ＱはそれぞれＯＲ回路２４２の入力に接続され、ＯＲ回路２４２の出力はエッジパルス生成部２５０の第２エッジパルス信号生成回路２７０に接続されている。アップダウンカウンタ２４３の第１の入力端子ＵＰ／ＤＯＷＭ端子は、分周回路２２０で生成された第２分周パルス信号Ｉ２が入力され、アップダウンカウンタ２４３の第２の入力端子ＣＬＫには、クロック生成部１１０で生成されたクロックパルスＢが入力されるように構成される。
【０１１１】
また、アップダウンカウンタ２４３のカウンタ出力ＱはそれぞれＯＲ回路２４４の入力に接続され、ＯＲ回路２４４の出力はエッジパルス生成部２５０の第３エッジパルス信号生成回路２８０に接続されている。アップダウンカウンタ２４１および２４３は、それぞれ入力された分周パルス信号Ｉ１，Ｉ２とクロックパルスＢに基づいて、第１分周パルス信号Ｉ１、および第２分周パルス信号Ｉ２のそれぞれ２倍の時間幅をもつ第１の倍デューティパルス信号Ｄ１、および第２の倍デューティパルス信号Ｄ２を生成するように構成される。
【０１１２】
エッジパルス生成部２５０は、本発明の第１の実施形態に係る制御回路６０ｂのエッジパルス生成部１５０と同様に、主駆動パルス信号Ａに基づいて第１エッジパルス信号Ｅを生成し、倍デューティパルス信号に基づいて第２エッジパルス信号Ｊを生成するように構成される。倍デューティパルス信号は、倍デューティ信号生成回路２４０より倍デューティパルス信号Ｄ１および倍デューティパルス信号Ｄ２として生成され、エッジパルス生成部２５０に入力されるように構成される。
【０１１３】
エッジパルス生成部２５０は、例えば、第１エッジパルス信号生成回路１６０と、第２エッジパルス信号生成回路２７０と、第３エッジパルス信号生成回路２８０と、ＯＲ回路２９０とから構成される。第２エッジパルス信号生成回路２７０および第３エッジパルス信号生成回路２８０の入力端子には、それぞれ第１の倍デューティパルス信号Ｄ１および第２の倍デューティパルス信号Ｄ２が入力されるように構成される。第２エッジパルス信号生成回路２７０および第３エッジパルス信号生成回路２８０の出力端子は、ＯＲ回路２９０の入力に接続されている。
【０１１４】
ＯＲ回路２９０の出力端子は、従駆動パルス生成部１８０に接続される。ＯＲ回路２９０の出力端子からは、第２エッジパルス信号Ｊが出力されるように構成される。すなわち、図８の構成の制御回路６０ｂにおいては、エッジパルス生成部２５０は、主駆動パルス信号Ａに基づいて第１エッジパルス信号Ｅを生成し、更に、第１の倍デューティパルス信号Ｄ１および第２の倍デューティパルス信号Ｄ２に基づいて第２エッジパルス信号Ｊを生成するように構成される。
【０１１５】
なお、上述の通り、第１エッジパルス信号Ｅは、主駆動パルス信号Ａのネガエッジタイミング又は主駆動パルス信号Ａのネガエッジタイミングの後に最初に発生するクロックパルスＢのタイミングと同期して生成されるように構成される。第１エッジパルス信号Ｅが主駆動パルス信号Ａのネガエッジタイミングと同期して生成されるようにするには、図８に示す構成とすれば可能である。また、第１エッジパルス信号Ｅが主駆動パルス信号Ａのネガエッジタイミングの後に最初に発生するクロックパルスＢのタイミングと同期して生成されるようにするには、図１０に示す構成とすれば可能である。
【０１１６】
第２エッジパルス信号Ｊは、倍デューティパルス信号Ｄ１，Ｄ２のネガエッジタイミングと同期して生成されるように構成される。
【０１１７】
なお、上記クロック生成部１１０、分周信号倍化部２００、エッジパルス生成部２５０および従駆動パルス信号生成部１８０は、それぞれ本発明に係るクロック生成部、分周信号倍化部、エッジパルス生成部および従駆動パルス信号生成部に相当する。上記の第１の倍デューティパルス信号Ｄ１および第２の倍デューティパルス信号Ｄ２は、本発明に係る倍デューティパルス信号に相当する。また、上記の第１分周パルス信号Ｉ１および第２分周パルス信号Ｉ２は、本発明に係る分周信号に相当する。
【０１１８】
＜第２の実施形態としての制御回路６０ｂの動作＞
続いて、第２の実施形態としての制御回路６０ｂの動作について、図９乃至図１１を用いて説明する。
【０１１９】
図９は、図８に示した第２の実施形態としての制御回路６０ｂの動作を表すタイミングチャートである。図９中に示すＡ、Ｂ、Ｃ、Ｄ１、Ｄ２、Ｅ、Ｆ１、Ｆ２、Ｇ、Ｈ、Ｉ１、Ｉ２、およびＪは、図８中に示す主駆動パルス信号Ａ、クロックパルスＢ、主スイッチオン幅パルス信号Ｃ、第１の倍デューティパルス信号Ｄ１、第２の倍デューティパルス信号Ｄ２、第１エッジパルス信号Ｅ、第２エッジパルス信号生成回路２７０の出力信号Ｆ１、第３エッジパルス信号生成回路２８０の出力信号Ｆ２、従駆動パルス信号Ｇ、Ｄフリップフロップ２２１の出力信号Ｈ、第１分周パルス信号Ｉ１、第２分周パルス信号Ｉ２および第２エッジパルス信号Ｊの各電圧波形を示す。
【０１２０】
図１１は、図１０に示した制御回路６０ｂの動作を表すタイミングチャートである。図１１中に示すＡ、Ｂ、Ｃ、Ｄ１、Ｄ２、Ｅ、Ｆ１、Ｆ２、Ｇ、Ｈ、Ｉ１、Ｉ２、およびＪは、図１０中に示す主駆動パルス信号Ａ、クロックパルスＢ、主スイッチオン幅パルス信号Ｃ、第１の倍デューティパルス信号Ｄ１、第２の倍デューティパルス信号Ｄ２、第１エッジパルス信号Ｅ、第２エッジパルス信号生成回路２７０の出力信号Ｆ１、第３エッジパルス信号生成回路２８０の出力信号Ｆ２、従駆動パルス信号Ｇ、Ｄフリップフロップ２２１の出力信号Ｈ、第１分周パルス信号Ｉ１、第２分周パルス信号Ｉ２、および第２エッジパルス信号Ｊの各電圧波形を示す。
【０１２１】
図１１中の主駆動パルス信号Ａは、図１の主スイッチＱ１を駆動制御する信号と同期している。また、図９中のクロックパルスＢは、例えば、１５ＭＨｚの周波数のパルスとして設定されている。主スイッチオン幅パルス信号Ｃは、主スイッチＱ１のオン時間情報を表す信号として生成される。主スイッチオン幅パルス生成回路１３０としてＤフリップフロップ１３１を用いた場合、Ｄフリップフロップ１３１は、ＣＬＫ端子に入力されるクロックパルスのポジエッジのタイミングにおけるＤ端子の入力の値がＱ端子に出力される。
【０１２２】
図１１中の時刻ｔ１〜ｔ４において、主スイッチオン幅パルスＣは、例えば主駆動パルス信号ＡがＨｉｇｈとなった時刻（図９中の時刻ｔ１）後の最初のクロックパルスＢのポジエッジタイミング（図９中の時刻ｔ２）でＬｏｗからＨｉｇｈとなる。その後（図９中の時刻ｔ２の後）、主スイッチオン幅パルス信号Ｃは、例えば、主駆動パルス信号ＡがＬｏｗとなった時刻（図９中の時刻ｔ３）後の最初のクロックパルスＢのポジエッジタイミング（図９中の時刻ｔ４）でＨｉｇｈからＬｏｗとなる。
【０１２３】
このようにして、分周信号倍化部２００は、主駆動パルス信号ＡおよびクロックパルスＢに基づいて、主スイッチＱ１のオン時間情報を表す主スイッチオン幅パルス信号Ｃを生成する。
【０１２４】
分周信号倍化部２００内の分周回路２２０を、例えば、図８に示すようにＤフリップフロップ２２１と、ＡＮＤ回路２２２と、ＡＮＤ回路２２３と、で構成した場合、Ｄフリップフロップ２２１は、Ｄ端子入力の値がＨｉｇｈかつＣＬＫ端子入力の値がＬｏｗからＨｉｇｈに切り替わるタイミング（図９中の時刻ｔ２）でＤ端子入力の値Ｈｉｇｈが出力端子Ｑに出力され、再びＣＬＫ端子入力の値がＬｏｗからＨｉｇｈに切り替わるタイミング（図８中の時刻ｔ５）まで出力Ｑの値は保持される(図９中のＨ）。
【０１２５】
また、ＡＮＤ回路２２２入力端子の一端には、Ｄフリップフロップ２２１の出力Ｑが接続され、ＡＮＤ回路２２３入力端子の一端には、Ｄフリップフロップ２２１における出力Ｑの反転信号が接続されているため、ＡＮＤ回路２２２およびＡＮＤ回路２２３それぞれの出力信号は、主スイッチオン幅パルス信号ＣがＨｉｇｈとなる、主スイッチＱ１のオン時間情報としてのパルスを、第１分周パルス信号Ｉ１および第２分周パルス信号Ｉ２として交互に振り分ける形となる。
【０１２６】
したがって、例えば、時刻ｔ２〜ｔ４における主スイッチオン幅パルス信号ＣのＨｉｇｈのパルスは、時刻ｔ２〜ｔ４における第１分周パルス信号Ｉ１のＨｉｇｈのパルスと同期して第１分周パルス信号Ｉ１として表れ、時刻ｔ５〜ｔ８における主スイッチオン幅パルス信号ＣのＨｉｇｈのパルスは、時刻ｔ５〜ｔ８における第２分周パルス信号Ｉ２のＨｉｇｈのパルスと同期して第２分周パルス信号Ｉ２として表れる。
【０１２７】
分周信号倍化部２００内の倍デューティパルス信号生成回路２４０を、例えば、図８に示すように、第１アップダウンカウンタ２４１、第２アップダウンカウンタ２４３、ＯＲ回路２４２およびＯＲ回路２４４で構成した場合、第１アップダウンカウンタ２４１は、ＵＰ／ＤＯＷＮ端子入力の値がＨｉｇｈである期間（図９中の時刻ｔ２〜時刻ｔ４）、ＣＬＫ端子に入力されるパルスに対応してＱ０、Ｑ１、Ｑ３・・・Ｑｎ端子から信号が出力されてＯＲ回路２４２に入力され、クロックパルスＢがカウントアップされる。そのため、第１の倍デューティパルス信号Ｄ１は、ＵＰ／ＤＯＷＮ端子入力の値がＨｉｇｈである期間（図８中の時刻ｔ２〜時刻ｔ４）、Ｈｉｇｈとなる。
【０１２８】
そして、ＵＰ／ＤＯＷＮ端子入力の値がＨｉｇｈからＬｏｗとなった時刻（図９中の時刻ｔ４）の後、第１アップダウンカウンタ２４１は、ＵＰ／ＤＯＷＮ端子入力の値がＨｉｇｈである期間（図９中の時刻ｔ２〜時刻ｔ４）にクロックパルスＢをカウントアップしたカウント数と同じカウント数でクロックパルスＢをカウントダウンする。そのため、第１の倍デューティパルス信号Ｄ１は、ＵＰ／ＤＯＷＮ端子入力の値がＨｉｇｈである期間（図９中の時刻ｔ２〜時刻ｔ４）と同じ時間（図９中の時間Ｔ１）、Ｈｉｇｈとなる。その結果、第１の倍デューティパルス信号Ｄ１は、第１分周パルス信号Ｉ１（図９中の時間Ｔ１）の２倍の時間幅（図９中の時間Ｔ２）のＨｉｇｈ信号となる（図９中の時刻ｔ２〜時刻ｔ６）。
【０１２９】
第２アップダウンカウンタ２４３およびＯＲ回路２４４については、第１アップダウンカウンタ２４１およびＯＲ回路２４２と同様の動作となり、ＵＰ／ＤＯＷＮ端子に入力された第２分周パルス信号Ｉ２（図９中の時間Ｔ３）の２倍の時間幅（図９中の時間Ｔ４）を持った第２デューティパルス信号Ｄ２を出力する。
【０１３０】
このようにして、分周信号倍化部２００は、主スイッチオン幅パルス信号Ｃに対して周波数およびデューディ比を１／ｎ（例えばｎ＝２）とするｎ個の分周信号（第１分周パルス信号Ｉ１および第２分周パルス信号Ｉ２）を生成し、分周信号に対してデューティを２倍とする倍デューティパルス信号Ｄ１およびＤ２を生成する。
【０１３１】
図８に示すエッジパルス生成部２５０は、主駆動パルス信号Ａに基づいて第１エッジパルス信号Ｅを生成し、第１の倍デューティパルス信号Ｄ１および第２の倍デューティパルス信号Ｄ２に基づいて第２エッジパルス信号Ｊを生成する。図１０に示すエッジパルス生成部２５０は、主スイッチオン幅パルスＣに基づいて第１エッジパルス信号Ｅを生成し、第１の倍デューティパルス信号Ｄ１および第２の倍デューティパルス信号Ｄ２に基づいて第２エッジパルス信号Ｊを生成する。
【０１３２】
図８に示した構成の場合、第１エッジパルス信号Ｅは、主駆動パルス信号Ａのネガエッジタイミング（図９中の時刻ｔ３）と同期して生成される。また、図１０に示した構成の場合、第１エッジパルス信号Ｅは、主駆動パルス信号Ａのネガエッジタイミング（図１１中の時刻ｔ３）の後に最初に発生するクロックパルスＢのタイミング（図１１中の時間時刻ｔ４）と同期して生成される。
【０１３３】
第２エッジパルス信号Ｊは、第１の倍デューティパルス信号Ｄ１および第２の倍デューティパルス信号Ｄ２それぞれのネガエッジタイミング（図８中の時刻ｔ６およびｔ１０）と同期して生成される。
【０１３４】
従駆動パルス信号生成部１８０は、第１エッジパルス信号Ｅ点および第２エッジパルス信号Ｊに基づいて、従駆動パルス信号Ｇを生成する。図８に示した構成の場合、従駆動パルス信号Ｇは、第１エッジパルス信号Ｅの発生タイミング（図９中の時刻ｔ３）を始点とし、第２エッジパルス信号Ｊの発生タイミング（図９中の時刻ｔ６）を終点とするＨｉｇｈレベル信号とされる。また、図１１に示した構成の場合、第１エッジパルス信号Ｅの発生タイミング（図１１中の時刻ｔ４）を始点とし、第２エッジパルス信号Ｊの発生タイミング（図１１中の時刻ｔ６）を終点とするＨｉｇｈレベル信号とされる。
【０１３５】
なお、図１０に示す制御回路６０ｂでは、主スイッチオン幅パルス信号Ｃの終点（図１１中の時刻ｔ４）をクロックパルスＢのタイミングに同期させるため、主駆動パルス信号Ａのネガエッジタイミング（図１１中の時刻ｔ３）と同期して第１エッジパルス信号Ｅを生成する方法よりも、正確に従駆動パルス信号Ｇを生成することが可能となる。具体的には、図１１中に示される時間ΔＴの分だけ主駆動パルス信号Ａと従駆動パルス信号Ｇとを近似させることができることとなる。
【０１３６】
以上、説明したように、第２の実施形態によれば、クロック生成部１１０により所定の周波数のクロックパルスＢが生成される。また、分周信号倍化部２００により主コンバータ７０の主スイッチＱ１をスイッチング駆動する主駆動パルス信号ＡおよびクロックパルスＢに基づいて、主スイッチＱ１のオン時間情報を表す主スイッチオン幅パルス信号Ｃが生成され、主スイッチオン幅パルス信号Ｃに対して周波数およびデューディ比を１／ｎ（例えばｎ＝２）とするｎ個の分周信号（第１分周パルス信号Ｉ１および第２分周パルス信号Ｉ２）が生成され、分周信号に対してデューティを２倍とする倍デューティパルス信号（第１の倍デューティパルス信号Ｄ１および第２の倍デューティパルス信号Ｄ２）が生成される。更に、エッジパルス生成部２５０により主駆動パルス信号Ａに基づいて第１エッジパルス信号Ｅが生成され、倍デューティパルス信号に基づいて第２エッジパルス信号Ｊが生成される。従駆動パルス信号生成部１８０により、第１エッジパルス信号Ｅおよび第２エッジパルス信号Ｊに基づいて、主スイッチのオン時間幅と従スイッチのオン時間幅とが同一となるように従スイッチＱ２をスイッチング駆動する従駆動パルス信号Ｇが生成されるため、主コンバータ７０のスイッチング動作のデューティが変化する場合であっても、主コンバータ７０と従コンバータ８０それぞれのスイッチング電流のオン時間幅を略同じ幅に揃えることができる。これにより、部品ばらつきの影響が少なく量産に適したインターリーブ電源を容易に実現することができる。
【０１３７】
また、第２の実施形態によれば、第１エッジパルス信号Ｅは、主駆動パルス信号Ａのネガエッジタイミング又は主駆動パルス信号Ａのネガエッジタイミングの後に最初に発生するクロックパルスＢのタイミングと同期して生成されるため、主コンバータ７０のスイッチング動作のデューティが変化する場合であっても、主コンバータ７０と従コンバータ８０それぞれのスイッチング電流のオン時間幅を略同じ幅に正確且つ確実に揃えることができる。特に、主駆動パルス信号Ａのネガエッジタイミングの後に最初に発生するクロックパルスＢのタイミングと同期して第１エッジパルス信号Ｅを生成する方法は、主駆動パルス信号Ａの終点をクロックパルスのタイミングに同期させるため、主駆動パルス信号Ａのネガエッジタイミングと同期して第１エッジパルスＥを生成する方法よりも更に正確に従スイッチング駆動パルス信号Ｇを生成することが可能となる。
【０１３８】
更に、第２の実施形態によれば、第２エッジパルス信号Ｊは、倍デューティパルス信号Ｄ１，Ｄ２のネガエッジタイミングと同期して生成されるため、主コンバータ７０のスイッチング動作のデューティが変化する場合であっても、主コンバータ７０と従コンバータ８０それぞれのスイッチング電流のオン時間幅を同じ幅に揃えることができる。
【０１３９】
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【符号の説明】
【０１４０】
１：インターリーブ電源
１０：整流回路
２０：トランス
６０ａ、６０ｂ、６０ｃ：制御回路
７０：主コンバータ
８０：従コンバータ
１１０：クロック生成部
１２０：信号倍化部
１３０：主スイッチオン幅パルス生成回路
１４０：倍デューティパルス信号生成部
１５０：エッジパルス生成部
１６０：第１エッジパルス信号生成回路
１７０：第２エッジパルス信号生成回路
１８０：従駆動パルス信号生成部
２００：分周信号倍化部
２２０：分周回路
２４０：倍デューティパルス信号生成回路
２５０：エッジパルス生成部
【図１】
0005409935.tif 000002
【図２】
0005409935.tif 000003
【図３】
0005409935.tif 000004
【図４】
0005409935.tif 000005
【図５】
0005409935.tif 000006
【図６】
0005409935.tif 000007
【図７】
0005409935.tif 000008
【図８】
0005409935.tif 000009
【図９】
0005409935.tif 000010
【図１０】
0005409935.tif 000011
【図１１】
0005409935.tif 000012