(57)【特許請求の範囲】
【請求項１】
反応室内にウェーハを搬入し、支持部材上に載置し、
前記ウェーハの表面に、ソースガスを含むプロセスガスを供給し、前記ウェーハを所定の第１の回転数で回転させながら、ヒータの出力を制御して前記ウェーハを所定温度に加熱することにより、前記ウェーハの表面に成膜を行い、
成膜後には前記ソースガスの供給を止め、
前記ウェーハの表面にパージガスを供給しながら、前記ウェーハの回転数を、前記第１の回転数から前記ウェーハのオフセットバランスを保持可能な所定の第２の回転数に降下させて維持するとともに、前記ヒータの出力を止め、
前記ウェーハの温度が少なくとも前記所定温度より１００℃下がるまで前記第２の回転数で回転させながら前記ウェーハを降温させる、
ことを特徴とする半導体製造方法。
【請求項２】
前記ウェーハを降温させる際、前記ウェーハの表面に前記パージガスとしてＨ２ガスを供給することを特徴とする請求項１に記載の半導体製造方法。
【請求項３】
前記第２の回転数は、前記第１の回転数の５０％以上であることを特徴とする請求項１又は請求項２に記載の半導体製造方法。
【請求項４】
前記成膜により、前記ウェーハ上に４０μｍ以上の膜が形成されることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体製造方法。
【請求項５】
ウェーハが搬入される反応室と、
前記反応室内に設けられ、ウェーハを載置するための支持部材と、
前記ウェーハの表面に、成膜時にはソースガスを含むプロセスガスを供給し、前記成膜後にはパージガスを供給するプロセス供給機構と、
ガスを排出し、反応室内の圧力を制御し、前記成膜後に前記ソースガスをベントするためのガス排出機構と、
前記ウェーハの回転数を、成膜時には所定の第１の回転数に維持し、前記成膜後には前記第１の回転数から所定の第２の回転数に降下させ、前記ウェーハの温度が少なくとも前記所定温度より１００℃下がるまで維持するように制御する回転駆動制御機構と、
前記ウェーハを所定温度に加熱するためのヒータと、
前記成膜時に、前記ヒータの出力を所定温度となるように制御し、前記成膜が終了し、前記ウェーハの回転数を前記第１の回転数から前記第２の回転数に降下させる際に、前記ヒータの出力を止める温度制御機構と、
を備えることを特徴とする半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体ウェーハの裏面より加熱しながら表面に反応ガスを供給して成膜を行う半導体製造方法及び半導体製造装置に関する。
【背景技術】
【０００２】
近年、半導体装置の低価格化、高性能化の要求に伴い、成膜工程における高い生産性と共に、高品質化が要求されている。
【０００３】
成膜工程において、例えば、ウェーハを製造装置内に搬入し、上方からプロセスガスを供給し、ウェーハをヒータにより加熱しながら９００ｒｐｍ程度に高速回転させてエピタキシャル成長が行われる（例えば特許文献１など参照）。
【０００４】
そして、このようにして、ウェーハ上にエピタキシャル膜が形成された後、ウェーハの回転減速及びヒータ出力を止めて降温させ、ウェーハを製造装置より搬出する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−６７６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
高速回転時にウェーハを降温すると、ウェーハのズレが懸念されるため、通常、回転数を６００ｒｐｍ程度に下げて、ベント、Ｈ２ガスパージを行った後、１００ｒｐｍ程度の低速に下げて、ヒータをオフしている。
【０００７】
しかしながら、半導体素子の高耐圧化に伴い、膜厚が増大すると、降温時にウェーハのオフセットバランスの影響をより受けやすくなり、ウェーハにスリップが発生するという問題が生じることがわかった。
【０００８】
そこで、本発明の一態様は、ウェーハ成膜後の降温時におけるスリップ発生を抑え、歩留り、信頼性の向上を図ることが可能な半導体製造方法及び半導体製造装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明の一態様の半導体製造方法は、反応室内にウェーハを搬入し、支持部材上に載置し、ウェーハの表面に、ソースガスを含むプロセスガスを供給し、ウェーハを所定の第１の回転数で回転させながら、ヒータの出力を制御してウェーハを所定温度に加熱することにより、ウェーハの表面に成膜を行い、成膜後にはソースガスの供給を止め、ウェーハの表面にパージガスを供給しながら、ウェーハの回転数を、第１の回転数からウェーハのオフセットバランスを保持可能な所定の第２の回転数に降下させて維持するとともに、ヒータの出力を止め、ウェーハの温度が少なくとも所定温度より１００℃下がるまで第２の回転数で回転させながらウェーハを降温させる、ことを特徴とする。
【００１１】
また、本発明の一態様の半導体製造方法において、ウェーハを降温させる際、ウェーハの表面にパージガスとしてＨ２ガスを供給することが好ましい。
【００１２】
また、本発明の一態様の半導体製造方法において、第２の回転数は、第１の回転数の５０％以上であることが好ましい。
【００１３】
さらに、本発明の一態様の半導体製造方法は、成膜により、前記ウェーハ上に４０μｍ以上の膜が形成されるときに、好適に用いられる。  
本発明の一態様の半導体製造装置は、ウェーハが搬入される反応室と、反応室内に設けられ、ウェーハを載置するための支持部材と、ウェーハの表面に、成膜時にはソースガスを含むプロセスガスを供給し、成膜後にはパージガスを供給するプロセス供給機構と、ガスを排出し、反応室内の圧力を制御し、成膜後にソースガスをベントするためのガス排出機構と、ウェーハの回転数を、成膜時には所定の第１の回転数に維持し、成膜後には第１の回転数から所定の第２の回転数に降下させ、ウェーハの温度が少なくとも所定温度より１００℃下がるまで維持するように制御する回転駆動制御機構と、ウェーハを所定温度に加熱するためのヒータと、成膜時に、ヒータの出力を所定温度となるように制御し、成膜が終了し、ウェーハの回転数を第１の回転数から第２の回転数に降下させる際に、ヒータの出力を止める温度制御機構と、を備えることを特徴とする。
【発明の効果】
【００１４】
本発明の一態様によれば、半導体製造工程において、ウェーハ成膜後の降温時におけるスリップ発生を抑え、歩留り、信頼性の向上を図ることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一態様に用いられるエピタキシャル成長装置の断面図である。
【図２】本発明の一態様の半導体製造方法におけるフローチャート。
【図３】本発明の一態様に係るウェーハ温度、回転数、及びオフセット温度の経時変化を示す図である。
【図４】比較例のウェーハ温度、回転数、及びオフセット温度の経時変化を示す図である。
【図５】高速回転時のガス流を示す模式図である。
【図６】低速回転時のガス流を示す模式図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について、図を参照して説明する。
【００１７】
図１に本実施形態に用いられるエピタキシャル成長装置の断面図を示す。図に示すように、例えばφ２００ｍｍのＳｉウェーハｗが成膜処理される反応室１１には、必要に応じてその内壁を覆うように石英カバー１１ａが設けられている。
【００１８】
反応室１１の上部には、ソースガス、希釈ガスを含むプロセスガスを供給するためのプロセスガス供給機構１２と接続されたガス供給口１２ａが設けられている。そして、反応室１１下方には、例えば２か所に、ガスを排出し、反応室１１内の圧力を一定（常圧）に制御するためのガス排出機構１３と接続されたガス排出口１３ａが設置されている。
【００１９】
ガス供給口１２ａの下方には、供給されたプロセスガスを整流して供給するための微細貫通孔を有する整流板１４が設けられている。
【００２０】
そして、整流板１４の下方には、ウェーハｗを載置するための支持部材である、例えばＳｉＣからなるサセプタ１５が設けられている。サセプタ１５は、回転部材であるリング１６上に設置されている。リング１６は、ウェーハｗを所定の回転速度で回転させる回転軸を介して、モータなどから構成される回転駆動制御機構１７と接続されている。
【００２１】
リング１６内部には、ウェーハｗを加熱するための、例えばＳｉＣからなるインヒータ１８ａ、アウトヒータ１８ｂから構成されるヒータが設置されており、それぞれ温度制御機構１９と接続されている。そして、これらインヒータ１８ａ、アウトヒータ１８ｂの下部には、ウェーハｗを効率的に加熱するための円盤状のリフレクタ２０が設置されている。
【００２２】
さらに、サセプタ１５、インヒータ１８ａ、リフレクタ２０を貫通するように、ウェーハｗを裏面より支持し、例えば３本のピンを備える突き上げピン２１が設置されている。突き上げピン２１は、搬入されたウェーハｗをサセプタ１５の上方で載置し、下降させることにより、ウェーハｗをサセプタ１５上に載置させることができる。
【００２３】
このようなエピタキシャル成長装置を用いて、ウェーハｗ上に、Ｓｉエピタキシャル膜が形成される。
【００２４】
図２にフローチャートを示すように、先ず、搬送アーム（図示せず）などにより、反応室１１にウェーハｗが搬入される。突き上げピン２１上にウェーハｗを載置し、下降させることにより、ウェーハｗをサセプタ１５上に載置する（Ｓｔｅｐ１）。
【００２５】
次いで、インヒータ１８ａ、アウトヒータ１８ｂを、それぞれ温度制御機構１９により所定の温度とすることにより、ウェーハｗが例えば１１４０℃となるように加熱するとともに、回転駆動制御機構１７により、ウェーハｗを、例えば９００ｒｐｍで回転させる。
【００２６】
そして、プロセスガス供給機構１２により流量が制御されて混合されたプロセスガスが、整流板１４を介して、整流状態でウェーハｗ上に供給される。プロセスガスは、ソースガスとして例えばトリクロロシランを用い、２．５％となるように希釈ガスであるＨ２により希釈されて濃度が調整され、例えば５０ＳＬＭで供給される。
【００２７】
一方、余剰となったプロセスガス、反応副生成物であるＨＣｌなどからなる排出ガスは、サセプタ１５周辺より下方に排出され、ガス排出口１３ａを介してガス排出機構１３により排出される。
【００２８】
このようにして、例えば膜厚が８０μｍとなるまで、ウェーハｗ上にＳｉエピタキシャル膜を成長させる（Ｓｔｅｐ２）。
【００２９】
次いで、プロセスガス供給機構１２からのソースガスの供給を止め、反応室内のソースガスを排出（ベント）する（Ｓｔｅｐ３）。そして、パージガスとしてＨ２を供給しながら、回転駆動制御機構１７により、例えば２０ｒｐｍ／ｓｅｃで回転数を降下させ、温度制御機構１９により、インヒータ１８ａ、アウトヒータ１８ｂの出力を止める（Ｓｔｅｐ４）。
【００３０】
このようにして、回転数を６００ｒｐｍまで下げ、これを維持したまま、ウェーハｗを降温させる（Ｓｔｅｐ５）。そして、ウェーハ温度が８００℃程度まで下がった後、回転を停止し、ウェーハを搬出する（Ｓｔｅｐ６）。
【００３１】
このようにしてＳｉエピタキシャル膜の形成されたウェーハにおいて、スリップの発生状態をＸＲＴにて評価したところ、最大スリップ長：５ｍｍ以下、累積スリップ長：２０ｍｍ以下となった。従来の方法で形成されたウェーハにおける最大スリップ長：５０ｍｍ、累積スリップ長：６５０ｍｍと比較して、大きく改善されていることがわかる。
【００３２】
ここで、図３に、ウェーハ温度（Ｉｎ）、回転数、及びオフセット温度（Ｏｕｔ−Ｉｎ）の経時変化を示す。成膜時、オフセット温度は最適値である＋４℃を維持しているが、ベント時に増大し、回転降下を開始するとともにヒータをオフすると低下し、その後増大する。
【００３３】
一方、図４に比較例として、回転降下／パージを行い、低速回転とした後、ヒータをオフした従来の工程におけるウェーハ温度（Ｉｎ）、回転数、及びオフセット温度（Ｏｕｔ−Ｉｎ）の経時変化を示す。図３に示す本実施形態と比較して、ウェーハ中心部の温度変化は同様であるにもかかわらず、ヒータオフ直後の外周温度の低下が大きくなり、オフセットバランスが大きく崩れていることがわかる。
【００３４】
この理由としては、以下のように考えられる。高速回転の場合（例えば６００ｒｐｍ）、図５に模式図を示すように、パージガス５１はウェーハｗに引き付けられ、ウェーハｗ上で層流状態となった後、周縁部より排出されるため、温度分布が均一となり、オフセットバランスが保持される。しかしながら、低速回転の場合（例えば１００ｒｐｍ）、図６に模式図を示すように、ウェーハｗにパージガス６１が引きつけられることなく、周縁部から下方に排出されてしまうため、周縁部の温度が低下（オフセット温度が低下）してしまう。
【００３５】
なお、このようなオフセットバランスを保持することができる回転数は、ウェーハの径、成膜温度などにより変動するが、おおむね、成膜時の回転数の５０％以上とすればよい。
【００３６】
一方、高速回転時には、温度変化によるオフセットバランスへの影響が大きく、ウェーハがズレ易くなる。そこで、オフセットバランスを保持することができる範囲で回転数を下げてから、ヒータをオフすると、オフセットバランスへの影響を抑えることができる。このとき、ヒータをオフしてから実際に温度が低下するまでに、ある程度回転数が下がるため、ヒータオフのタイミングは回転数の降下開始と同時であってもよい。
【００３７】
そして、少なくとも１００℃下がるまで（例えば８００℃になるまで）、オフセットバランスを保つことができる回転数（例えば６００ｒｐｍ）を維持したまま、降温させることにより、オフセットバランスを崩すことなく、ウェーハを降温させることができる。
【００３８】
本実施形態によれば、オフセットバランスを崩すことなく、ウェーハを降温させることができるため、スリップの発生を抑え、ウェーハにエピタキシャル膜などの膜を高い品質でかつ高い生産性で安定して形成することが可能となる。そして、ウェーハの歩留り向上と共に、素子形成工程及び素子分離工程を経て形成される半導体装置の歩留りの向上、素子特性の安定など信頼性の向上を図ることが可能となる。特にＮ型ベース領域、Ｐ型ベース領域や、絶縁分離領域などに４０μｍ以上の厚膜成長が必要な、パワーＭＯＳＦＥＴやＩＧＢＴなどのパワー半導体装置のエピタキシャル形成工程に適用されることにより、良好な素子特性を得ることが可能となる。
【００３９】
また、本実施形態においては、Ｓｉ単結晶層（エピタキシャル膜）形成の場合を説明したが、本実施形態は、ポリＳｉ層、ＳｉＣ単結晶層形成時にも適用することも可能である。また、例えばＳｉＯ２膜やＳｉ３Ｎ４膜などＳｉ膜以外の成膜や、例えばＧａＡｓ層、ＧａＡｌＡｓやＩｎＧａＡｓなど化合物半導体などにおいても適用することも可能である。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００４０】
１１…反応室
１１ａ…石英カバー
１２…プロセスガス供給機構
１２ａ…ガス供給口
１３…ガス排出機構
１３ａ…ガス排出口
１４…整流板
１５…サセプタ
１６…リング
１７…回転駆動制御機構
１８ａ…インヒータ
１８ｂ…アウトヒータ
１９…温度制御機構
２０…リフレクタ
２１…突き上げピン
５１、６１…パージガス
【図１】
0005615102.tif 000002
【図２】
0005615102.tif 000003
【図３】
0005615102.tif 000004
【図４】
0005615102.tif 000005
【図５】
0005615102.tif 000006
【図６】
0005615102.tif 000007