(57)【特許請求の範囲】
【請求項１】
可変電圧と所定の下限電圧が各々ベースまたはゲートに入力される２つのｎｐｎ型トランジスタまたはＮチャネル型トランジスタを含む第１入力段と、エミッタまたはソースが基準電圧の出力端に接続されたｐｎｐ型トランジスタまたはＰチャネル型トランジスタを含む第１出力段と、前記可変電圧と前記下限電圧の高い方と前記基準電圧が一致するように前記第１出力段を制御する第１増幅段と、を備えた第１アンプ回路と；
前記基準電圧と所定の上限電圧が各々ベースまたはゲートに入力される２つのｎｐｎ型トランジスタまたはＮチャネル型トランジスタを含む第２入力段と、エミッタまたはソースが前記基準電圧の出力端に接続されたｐｎｐ型トランジスタまたはＰチャネル型トランジスタを含む第２出力段と、前記基準電圧と前記上限電圧が一致するように前記第２出力段を制御する第２増幅段と、を備えた第２アンプ回路と；
を有し、
前記第１増幅段は、第１非反転入力端及び第２非反転入力端が前記第１入力段に含まれる２つのｎｐｎ型トランジスタまたはＮチャネル型トランジスタのエミッタまたはソースに各々接続され、反転入力端が前記基準電圧の出力端に接続され、出力端が前記第１出力段に含まれるｐｎｐ型トランジスタまたはＰチャネル型トランジスタのベースまたはゲートに接続される第１オペアンプを備えており、
前記第２増幅段は、非反転入力端及び反転入力端が前記第２入力段に含まれる２つのｎｐｎ型トランジスタまたはＮチャネル型トランジスタのエミッタまたはソースに各々接続され、出力端が前記第２出力段に含まれるｐｎｐ型トランジスタまたはＰチャネル型トランジスタのベースまたはゲートに接続される第２オペアンプを備えている、
ことを特徴とする基準電圧生成回路。
【請求項２】
前記第１出力段は、電源端と前記基準電圧の出力端との間に接続された電流源を含むことを特徴とする請求項１に記載の基準電圧生成回路。
【請求項３】
前記第１入力段及び前記第２入力段は、いずれも、各々に含まれるｎｐｎ型トランジスタまたはＮチャネルトランジスタのエミッタまたはソースと接地端との間に各々接続された電流源を含むことを特徴とする請求項１または請求項２に記載の基準電圧生成回路。
【請求項４】
前記可変電圧は、温度変化に応じて電圧値が変動する温度検出電圧であることを特徴とする請求項１〜請求項３のいずれかに記載の基準電圧生成回路。
【請求項５】
請求項４に記載の基準電圧生成回路と、
前記基準電圧に応じて入力電圧から出力電圧を生成するＤＣ／ＤＣコンバータと、
を有することを特徴とする電源装置。
【請求項６】
前記温度検出電圧を生成する温度センサと、
請求項５に記載の電源装置と、
前記出力電圧の供給を受けてゲート駆動信号を生成するゲートドライバと、
ソース駆動信号を生成するソースドライバと、
前記ゲート駆動信号及び前記ソース駆動信号を受けて動作する液晶表示パネルと、
を有することを特徴とする液晶表示装置。
【請求項７】
前記温度センサは、前記液晶表示パネルの周辺温度に応じて前記温度検出電圧を生成することを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記温度センサは、
電源端と前記温度検出電圧の出力端との間に接続された第１抵抗と、
接地端と前記温度検出電圧の出力端との間に接続された第２抵抗と、
前記第１抵抗に並列接続されたサーミスタと、
を含むことを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記サーミスタは、温度が上がると抵抗値が下がる負の温度係数を持つことを特徴とする請求項８に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変電圧の入力を受けてこれに所定の上限値と下限値を設定した基準電圧を生成する基準電圧生成回路、並びに、これを用いた電源装置及び液晶表示装置に関する。
【背景技術】
【０００２】
図４は、基準電圧生成回路の第１従来例を示す回路図である。第１従来例の基準電圧生成回路７０は、温度センサ６０から温度検出電圧ＶＴ（周囲の温度変化に応じて電圧値が変動する電圧信号）の入力を受けて、これに所定の上限電圧ＶＨと下限電圧ＶＬを設定した基準電圧ＶＲＥＦ（図３を参照）を生成する。
【０００３】
第１従来例の基準電圧生成回路７０は、上記の動作をアナログ的に実現するための手段として、温度検出電圧ＶＴと下限電圧ＶＬの高い方を優先的に出力する第１アンプ回路Ｘと、第１アンプ回路Ｘの出力電圧ＶＸと上限電圧ＶＨの低い方を基準電圧ＶＲＥＦとして優先的に出力する第２アンプ回路Ｙと、を有する構成とされていた。
【０００４】
なお、第１アンプ回路Ｘは、その入力段として、温度検出電圧ＶＴと下限電圧ＶＬが各々ベースに入力されるｎｐｎ型バイポーラトランジスタＸ１及びＸ２を有する構成（いわゆるｎｐｎ入力型アンプ）とされており、第２アンプ回路Ｙは、その入力段として、出力電圧ＶＸと上限電圧ＶＨが各々ベースに入力されるｐｎｐ型バイポーラトランジスタＹ１及びＹ２を有する構成（いわゆるｐｎｐ入力型アンプ）とされていた。
【０００５】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２３２５５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、第１従来例の基準電圧生成回路７０では、ｐｎｐ入力型の第２アンプ回路Ｙが用いられていたので、第２アンプ回路Ｙの入力段を駆動する電源電圧として、少なくとも、トランジスタＹ２のベースに印加される上限電圧ＶＨに対し、トランジスタＹ２のオンスレッショルド電圧Ｖｆと電流源Ｙ５の降下電圧Ｖｓａｔを上乗せした電圧値（＝ＶＨ＋Ｖｆ＋Ｖｓａｔ≒ＶＨ＋１Ｖ）が必要であった。そのため、第１従来例の基準電圧生成回路７０には、最低動作電圧（正常動作を維持するために必要な電源電圧の最低値）を十分に引き下げることができない、という課題があった。
【０００８】
なお、図５に示すように、温度検出電圧ＶＴに上限電圧ＶＨと下限電圧ＶＬを設定した基準電圧ＶＲＥＦを生成する手段としては、バッファ９１〜９３、コンパレータ９４及び９５、ロジック回路９６、及び、セレクタ９７を組み合わせたデジタル的なアプローチも考えられるが、回路規模の増大やそれに伴うコストアップ、セレクタ切替処理時のノイズ発生、過渡特性の劣化など、上記とは別の課題が山積していた。
【０００９】
本発明は、本願の発明者によって見い出された上記の問題点に鑑み、その最低動作電圧を引き下げることが可能な基準電圧生成回路、並びに、これを用いた電源装置及び液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る基準電圧生成回路は、可変電圧と所定の下限電圧が各々ベースまたはゲートに入力される２つのｎｐｎ型トランジスタまたはＮチャネル型トランジスタを含む第１入力段と、エミッタまたはソースが基準電圧の出力端に接続されたｐｎｐ型トランジスタまたはＰチャネル型トランジスタを含む第１出力段と、前記可変電圧と前記下限電圧の高い方と前記基準電圧が一致するように前記第１出力段を制御する第１増幅段と、を備えた第１アンプ回路と；前記基準電圧と所定の上限電圧が各々ベースまたはゲートに入力される２つのｎｐｎ型トランジスタまたはＮチャネル型トランジスタを含む第２入力段と、エミッタまたはソースが前記基準電圧の出力端に接続されたｐｎｐ型トランジスタまたはＰチャネル型トランジスタを含む第２出力段と、前記基準電圧と前記上限電圧が一致するように前記第２出力段を制御する第２増幅段と、を備えた第２アンプ回路と；を有する構成（第１の構成）とされている。
【００１１】
なお、上記第１の構成から成る基準電圧生成回路にて、前記第１出力段は、電源端と前記基準電圧の出力端との間に接続された電流源を含む構成（第２の構成）にするとよい。
【００１２】
また、上記第１または第２の構成から成る基準電圧生成回路において、前記第１入力段及び前記第２入力段は、いずれも、各々に含まれるｎｐｎ型トランジスタまたはＮチャネルトランジスタのエミッタまたはソースと接地端との間に各々接続された電流源を含む構成（第３の構成）にするとよい。
【００１３】
また、上記第１〜第３いずれかの構成から成る基準電圧生成回路において、前記第１増幅段は、第１非反転入力端及び第２非反転入力端が前記第１入力段に含まれる２つのｎｐｎ型トランジスタまたはＮチャネル型トランジスタのエミッタまたはソースに各々接続され、反転入力端が前記基準電圧の出力端に接続され、出力端が前記第１出力段に含まれるｐｎｐ型トランジスタまたはＰチャネル型トランジスタのベースまたはゲートに接続される第１オペアンプを備えており、前記第２増幅段は、非反転入力端及び反転入力端が前記第２入力段に含まれる２つのｎｐｎ型トランジスタまたはＮチャネル型トランジスタのエミッタまたはソースに各々接続され、出力端が前記第２出力段に含まれるｐｎｐ型トランジスタまたはＰチャネル型トランジスタのベースまたはゲートに接続される第２オペアンプを備えている構成（第４の構成）にするとよい。
【００１４】
また、上記第１〜第４いずれかの構成から成る基準電圧生成回路において、前記可変電圧は、温度変化に応じて電圧値が変動する温度検出電圧である構成（第５の構成）にするとよい。
【００１５】
また、本発明に係る電源装置は、上記第５の構成から成る基準電圧生成回路と、前記基準電圧に応じて入力電圧から出力電圧を生成するＤＣ／ＤＣコンバータと、を有する構成（第６の構成）とされている。
【００１６】
また、本発明に係る液晶表示装置は、前記温度検出電圧を生成する温度センサと、上記第６の構成から成る電源装置と、前記出力電圧の供給を受けてゲート駆動信号を生成するゲートドライバと、ソース駆動信号を生成するソースドライバと、前記ゲート駆動信号及び前記ソース駆動信号を受けて動作する液晶表示パネルと、を有する構成（第７の構成）とされている。
【００１７】
また、上記第７の構成から成る液晶表示装置にて、前記温度センサは、前記液晶表示パネルの周辺温度に応じて前記温度検出電圧を生成する構成（第８の構成）にするとよい。
【００１８】
また、上記第８の構成から成る液晶表示装置において、前記温度センサは、電源端と前記温度検出電圧の出力端との間に接続された第１抵抗と、接地端と前記温度検出電圧の出力端との間に接続された第２抵抗と、前記第１抵抗に並列接続されたサーミスタと、を含む構成（第９の構成）にするとよい。
【００１９】
また、上記第９の構成から成る液晶表示装置において、前記サーミスタは、温度が上がると抵抗値が下がる負の温度係数を持つ構成（第１０の構成）にするとよい。
【発明の効果】
【００２０】
本発明に係る基準電圧生成回路であれば、その最低動作電圧を引き下げることができ、これを用いた電源装置及び液晶表示装置の消費電力低減に貢献することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る液晶表示装置の一構成例を示すブロック図
【図２】基準電圧生成回路１１及び温度センサ２０の一構成例を示す回路図
【図３】温度変化と基準電圧ＶＲＥＦとの相関図
【図４】基準電圧生成回路の第１従来例を示す回路図
【図５】基準電圧生成回路の第２従来例を示す回路図
【発明を実施するための形態】
【００２２】
図１は、本発明に係る液晶表示装置の一構成例を示すブロック図である。本構成例の液晶表示装置１は、電源ＩＣ１０と、温度センサ２０と、ゲートドライバ３０と、ソースドライバ４０と、液晶表示パネル５０（以下、ＬＣＤ［Liquid Crystal Display］パネル５０と呼ぶ）と、を有する。
【００２３】
電源ＩＣ１０は、入力電圧ＶＩＮから出力電圧ＶＯＵＴを生成してゲートドライバ３０に供給する半導体装置であり、基準電圧生成回路１１と、ＤＣ／ＤＣコンバータ１２と、を有する。
【００２４】
基準電圧生成回路１１は、温度センサ２０から温度検出電圧ＶＴ（ＬＣＤパネル５０の温度変化に応じて電圧値が変動する電圧信号）の入力を受けて、これに所定の上限電圧ＶＨと下限電圧ＶＬを設定した基準電圧ＶＲＥＦ（図３を参照）を生成する。なお、基準電圧生成回路１１の構成及び動作については、後ほど詳細に説明する。
【００２５】
ＤＣ／ＤＣコンバータ１２は、入力電圧ＶＩＮから基準電圧ＶＲＥＦに応じた出力電圧ＶＯＵＴを生成する。なお、ＤＣ／ＤＣコンバータ１２については、入力電圧ＶＩＮから所望の出力電圧ＶＯＵＴを生成し得る限り、いかなる回路構成（スイッチングレギュレータ、シリーズレギュレータ、チャージポンプなど）を採用しても構わない。
【００２６】
温度センサ２０は、ＬＣＤパネル５０の周辺に配設され、ＬＣＤパネル５０の温度変化に応じて電圧値が変動する温度検出電圧ＶＴを生成する。なお、温度センサ２０の構成及び動作については、後ほど具体例を挙げて詳細に説明する。
【００２７】
ゲートドライバ３０は、電源ＩＣ１０から出力電圧ＶＯＵＴの供給を受けて動作し、不図示のロジック部から入力される垂直走査信号に応じて、ＬＣＤパネル５０の液晶セル毎に設けられた薄膜トランジスタ（ＴＦＴ［Thin Film Transistor］）のゲート駆動信号を生成する。なお、上記ゲート駆動信号の電圧値は出力電圧ＶＯＵＴに依存して変動する。
【００２８】
ソースドライバ４０は、不図示のロジック部から入力される映像信号に応じて、ＬＣＤパネル５０の液晶セル毎に設けられた薄膜トランジスタのソース駆動信号を生成する。
【００２９】
ＬＣＤパネル５０は、ゲートドライバ３０とソースドライバ４０から各々ゲート駆動信号とソース駆動信号の入力を受けて、任意の文字や画像を表示する。
【００３０】
上記したように、本構成例の液晶表示装置１において、電源ＩＣ１０は、ＬＣＤパネル５０の周辺温度に応じて、ゲートドライバ３０に供給する出力電圧ＶＯＵＴの電圧値（延いては、ＬＣＤパネル５０に供給されるゲート駆動信号の電圧値）を可変制御する機能、言い換えれば、ＬＣＤパネル５０の温度補償機能を備えた構成とされている。このような構成とすることにより、温度変化に依らない一定のパネル特性（コントラストやガンマカーブなど）を実現し、ＬＣＤパネル５０の視認性や色再現性を高めることが可能となる。
【００３１】
図２は、基準電圧生成回路１１と温度センサ２０の一構成例を示す回路図である。本構成例の基準電圧生成回路１１は、第１アンプ回路Ａと、第２アンプ回路Ｂと、を有する。第１アンプ回路Ａは、ｎｐｎ型バイポーラトランジスタＡ１及びＡ２と、ｐｎｐ型バイポーラトランジスタＡ３と、オペアンプＡ４と、電流源Ａ５〜Ａ７と、を有する。第２アンプ回路Ｂは、ｎｐｎ型バイポーラトランジスタＢ１及びＢ２と、ｐｎｐ型バイポーラトランジスタＢ３と、オペアンプＢ４と、電流源Ｂ５及びＢ６と、を有する。
【００３２】
トランジスタＡ１のコレクタは、電源端に接続されている。トランジスタＡ１のエミッタは、電流源Ａ５を介して接地端に接続されている。トランジスタＡ１のベースは、温度検出電圧ＶＴの印加端に接続されている。トランジスタＡ２のコレクタは、電源端に接続されている。トランジスタＡ２のエミッタは、電流源Ａ６を介して接地端に接続されている。トランジスタＡ２のベースは、下限電圧ＶＬの印加端に接続されている。オペアンプＡ４の第１非反転入力端（＋）は、トランジスタＡ１のエミッタに接続されている。オペアンプＡ４の第２非反転入力端（＋）はトランジスタＡ２のエミッタに接続されている。オペアンプＡ４の反転入力端（−）は、基準電圧ＶＲＥＦの出力端に接続されている。オペアンプＡ４の出力端は、トランジスタＡ３のベースに接続されている。トランジスタＡ３のエミッタは、基準電圧ＶＲＥＦの出力端に接続される一方、電流源Ａ７を介して電源端にも接続されている。トランジスタＡ３のコレクタは、接地端に接続されている。
【００３３】
トランジスタＢ１のコレクタは、電源端に接続されている。トランジスタＢ１のエミッタは、電流源Ｂ５を介して接地端に接続されている。トランジスタＢ１のベースは、上限電圧ＶＨの印加端に接続されている。トランジスタＢ２のコレクタは、電源端に接続されている。トランジスタＢ２のエミッタは、電流源Ｂ６を介して接地端に接続されている。トランジスタＢ２のベースは、基準電圧ＶＲＥＦの出力端に接続されている。オペアンプＢ４の非反転入力端（＋）は、トランジスタＢ１のエミッタに接続されている。オペアンプＢ４の反転入力端（−）は、トランジスタＢ２のエミッタに接続されている。オペアンプＢ４の出力端は、トランジスタＢ３のベースに接続されている。トランジスタＢ３のエミッタは、基準電圧ＶＲＥＦの出力端に接続されている。トランジスタＢ３のコレクタは接地端に接続されている。
【００３４】
なお、上記構成から成る第１アンプ回路Ａでは、トランジスタＡ１及びＡ２、並びに、電流源Ａ５及びＡ６によって、第１入力段が形成されている。また、トランジスタＡ３及び電流源Ａ７によって、第１出力段が形成されている。また、オペアンプＡ４によって、温度検出電圧ＶＴと下限電圧ＶＬの高い方と基準電圧ＶＲＥＦが一致するように第１出力段（より具体的にはトランジスタＡ３）を制御する第１増幅段が形成されている。
【００３５】
また、上記構成から成る第２アンプ回路Ｂでは、トランジスタＢ１及びＢ２、並びに、電流源Ｂ５及びＢ６によって、第２入力段が形成されている。また、トランジスタＢ３によって、第２出力段が形成されている。また、オペアンプＢ４によって、基準電圧ＶＲＥＦと上限電圧ＶＨが一致するように第２出力段（より具体的にはトランジスタＢ３）を制御する第２増幅段が形成されている。
【００３６】
また、本構成例の温度センサ２０は、抵抗２１及び２２と、サーミスタ２３と、を有する。抵抗２１は、電源端と温度検出電圧ＶＴの出力端との間に接続されている。抵抗２２は、接地端と温度検出電圧ＶＴの出力端との間に接続されている。サーミスタ２３は、抵抗２１に並列接続されている。
【００３７】
なお、サーミスタ２３としては、ＬＣＤパネル５０の周辺温度が上がると抵抗値が下がる負の温度係数を持つ素子、いわゆる、ＮＴＣ［Negative Thermally Sensitve］サーミスタが用いられている。従って、抵抗２１とサーミスタ２３の合成抵抗値は、ＬＣＤパネル５０の周辺温度が上がるほど小さくなり、温度検出電圧ＶＴの電圧値は、図３に示すように、ＬＣＤパネル５０の周辺温度が上がるほど高くなる。
【００３８】
次に、上記構成から成る基準電圧生成回路１１の動作について、具体的に説明する。
【００３９】
ＶＴ≦ＶＬの場合、第１アンプ回路Ａでは、温度検出電圧ＶＴと下限電圧ＶＬのうち、より電圧値の高い下限電圧ＶＬと基準電圧ＶＲＥＦとを一致させるように、オペアンプＡ４によるトランジスタＡ３の帰還制御が行われる。すなわち、第１アンプ回路Ａは、温度検出電圧ＶＴよりも下限電圧ＶＬを優先的に出力する形となる。一方、第２アンプ回路Ｂでは、基準電圧ＶＲＥＦと上限電圧ＶＨとを一致させるように、オペアンプＢ４によるトランジスタＢ３の帰還制御が行われる。しかしながら、トランジスタＢ３には、基準電圧ＶＲＥＦの出力端から電流を引き抜く能力（言い換えれば、基準電圧ＶＲＥＦが上限電圧ＶＨを上回らないように、基準電圧ＶＲＥＦの電圧値を引き下げる能力）しか備えられていないため、基準電圧ＶＲＥＦが上限電圧ＶＨを下回っている状態では、第２アンプ回路Ｂが何ら機能しない状態（より具体的には、オペアンプＢ４の出力信号がハイレベルに振り切り、トランジスタＢ３が完全にオフされた状態）となる。以上の動作により、基準電圧ＶＲＥＦは、下限電圧ＶＬを下回ることなく、下限電圧ＶＬに維持されることになる。
【００４０】
ＶＬ＜ＶＴ＜ＶＨの場合、第１アンプ回路Ａでは、温度検出電圧ＶＴと下限電圧ＶＬのうち、より電圧値の高い温度検出電圧ＶＴと基準電圧ＶＲＥＦとを一致させるように、オペアンプＡ４によるトランジスタＡ３の帰還制御が行われる。すなわち、第１アンプ回路Ａは、下限電圧ＶＬよりも温度検出電圧ＶＴを優先的に出力する形となる。一方、第２アンプ回路Ｂでは、基準電圧ＶＲＥＦと上限電圧ＶＨとを一致させるように、オペアンプＢ４によるトランジスタＢ３の帰還制御が行われる。しかしながら、先にも述べたように、トランジスタＢ３には、基準電圧ＶＲＥＦの出力端から電流を引き抜く能力しか備えられていないため、基準電圧ＶＲＥＦが上限電圧ＶＨを下回っている状態では、第２アンプ回路Ｂが何ら機能しない状態となる。以上の動作により、基準電圧ＶＲＥＦは、温度検出電圧ＶＴに同期してその電圧値が変動することになる。
【００４１】
ＶＨ≦ＶＴの場合、第１アンプ回路Ａでは、温度検出電圧ＶＴと下限電圧ＶＬのうち、より電圧値の高い温度検出電圧ＶＴと基準電圧ＶＲＥＦとを一致させるように、オペアンプＡ４によるトランジスタＡ３の帰還制御が行われる。すなわち、第１アンプ回路Ａは、下限電圧ＶＬよりも温度検出電圧ＶＴを優先的に出力する形となる。一方、第２アンプ回路Ｂでは、基準電圧ＶＲＥＦと上限電圧ＶＨとを一致させるように、オペアンプＢ４によるトランジスタＢ３の帰還制御が行われる。すなわち、第２アンプ回路Ｂでは、トランジスタＢ３を介して基準電圧ＶＲＥＦの出力端から電流が引き抜かれ、基準電圧ＶＲＥＦが上限電圧ＶＨまで引き下げられる。なお、このとき、第１アンプ回路Ａでは、先にも述べたように、温度検出電圧ＶＴと基準電圧ＶＲＥＦとを一致させるように、オペアンプＡ４によるトランジスタＡ３の帰還制御が行われる。しかしながら、トランジスタＡ３には、基準電圧ＶＲＥＦの出力端から電流を引き抜く能力しか備えられていないため、基準電圧ＶＲＥＦが温度検出電圧ＶＴよりも低い上限電圧ＶＨにクランプされている状態では、第１アンプ回路Ａが何ら機能しない状態（より具体的には、オペアンプＡ４の出力信号がハイレベルに振り切り、トランジスタＡ３が完全にオフされた状態）となる。以上の動作により、基準電圧ＶＲＥＦは、上限電圧ＶＨを上回ることなく、上限電圧ＶＨに維持されることになる。
【００４２】
上記で説明したように、本構成例の基準電圧生成回路１１は、ｎｐｎ入力型の第１アンプ回路Ｘとｐｎｐ入力型の第２アンプ回路Ｙを用いた従来構成（図４を参照）と異なり、ｎｐｎ型入力段とｐｎｐ型出力段を備えた電流引き抜き能力のみを有する第１アンプ回路Ａ及び第２アンプ回路Ｂを用い、各々の出力端子をショートすることで、基準電圧ＶＲＥＦを生成する構成とされている。このような構成とすることにより、ｐｎｐ入力型の第２アンプ回路Ｙ（特に、上限電圧ＶＨがベースに入力されるｐｎｐ型トランジスタＹ２）を用いることなく、基準電圧ＶＲＥＦを上限電圧ＶＨにクランプする機能（２つの入力電圧のうち、より低い方を優先的に出力する機能）を実現することができるので、基準電圧生成回路１１の最低動作電圧を引き下げることができ、延いては、これを用いた電源ＩＣ１０及び液晶表示装置１の消費電力低減に貢献することが可能となる。
【００４３】
なお、上記の実施形態では、第１アンプ回路Ａ及び第２アンプ回路Ｂを各々形成するトランジスタとして、バイポーラトランジスタＡ１〜Ａ３及びＢ１〜Ｂ３を用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、バイポーラトランジスタに変えて、例えば、ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタを用いても構わない。その場合、バイポーラトランジスタのベース、エミッタ、コレクタがＭＯＳ電界効果トランジスタのゲート、ソース、ドレインに相当する形で素子の置換を行えばよい。
【００４４】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【００４５】
例えば、上記実施形態では、温度検出電圧ＶＴに対して上限電圧ＶＨと下限電圧ＶＬを設定した基準電圧ＶＲＥＦを生成する基準電圧生成回路１１に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は可変電圧に上限値と下限値を設定した基準電圧を生成する基準電圧生成回路全般に広く適用することが可能である。
【産業上の利用可能性】
【００４６】
本発明は、例えば、液晶表示パネルの温度補償機能を備えた電源装置の最低動作電圧を引き下げるための技術として有効に利用することが可能である。
【符号の説明】
【００４７】
１    液晶表示装置
１０    電源ＩＣ
１１    基準電圧生成回路
１２    ＤＣ／ＤＣコンバータ
２０    温度センサ
２１、２２    抵抗
２３    サーミスタ
３０    ゲートドライバ
４０    ソースドライバ
５０    液晶表示パネル（ＬＣＤパネル）
Ａ    第１アンプ回路
Ａ１、Ａ２    ｎｐｎ型バイポーラトランジスタ
Ａ３    ｐｎｐ型バイポーラトランジスタ
Ａ４    オペアンプ（増幅段）
Ａ５、Ａ６    電流源
Ｂ    第２アンプ回路
Ｂ１、Ｂ２    ｎｐｎ型バイポーラトランジスタ
Ｂ３    ｐｎｐ型バイポーラトランジスタ
Ｂ４    オペアンプ（増幅段）
Ｂ５、Ｂ６    電流源
【図１】
0005599040.tif 000002
【図２】
0005599040.tif 000003
【図３】
0005599040.tif 000004
【図４】
0005599040.tif 000005
【図５】
0005599040.tif 000006