(57)【特許請求の範囲】
【請求項１】
交流電源と接続され、該交流電源から入力される交流電圧を整流して生成した全波整流電圧を、一対の出力端子から出力する整流回路と、
直列に接続された電磁弁の駆動回路とリレーの接点とを含み、前記整流回路の前記出力端子間に介在する直列回路と、
前記リレーの駆動コイルに印加する電圧を切り換えて、前記リレーの接点をオン状態とオフ状態とに切り換えるリレー切換部と、
前記電磁弁の前記駆動回路に並列に接続された発光ダイオードと該発光ダイオードの発光時及び非発光時にそれぞれオン、オフとなる受光トランジスタとを含み、前記受光トランジスタのオン時及びオフ時にそれぞれ第１電圧及び第２電圧の出力電圧を生成するフォトカプラと、
前記フォトカプラの出力電圧を平滑化して出力する平滑回路と、
前記リレー切換部が前記リレーの接点をオン状態に制御している期間において前記平滑回路の出力電圧が、前記第１電圧と前記第２電圧との間に設定された第１閾値に対して前記第１電圧の側にあるときは前記リレーの接点はオン状態であると判断する判断部と備えることを特徴とする電磁弁制御装置。
【請求項２】
請求項１記載の電磁弁制御装置において、
前記判断部は、前記リレー切換部が前記リレーの接点をオン状態に制御している期間において前記平滑回路の出力電圧が、前記第２電圧と前記第１閾値との間に設定された第２閾値に対して前記第２電圧の側にあるときは、前記リレーの接点はオフ状態であると判断することを特徴とする電磁弁制御装置。
【請求項３】
交流電源と接続され、該交流電源から入力される交流電圧を整流して生成した全波整流電圧を、一対の出力端子から出力する整流回路と、
直列に接続された電磁弁の駆動回路とリレーの接点とを含み、前記整流回路の前記出力端子間に介在する直列回路と、
前記リレーの駆動コイルに印加する電圧を切り換えて、前記リレーの接点をオン状態とオフ状態とに切り換えるリレー切換部と、
前記電磁弁の前記駆動回路に並列に接続された発光ダイオードと該発光ダイオードの発光時及び非発光時にそれぞれオン、オフとなる受光トランジスタとを含み、前記受光トランジスタのオン時及びオフ時にそれぞれ第１電圧及び第２電圧の出力電圧を生成するフォトカプラと、
前記交流電圧のゼロクロス点を検出するゼロクロス検出回路と、
前記リレー切換部が前記リレーの接点をオン状態に制御している期間において前記ゼロクロス点の検出時点から、前記フォトカプラが前記第１電圧を出力する想定期間の中間点までの時間が経過した時点に前記フォトカプラの出力電圧を検出し、検出した出力電圧が、前記第１電圧と前記第２電圧との間に設定された閾値に対して前記第１電圧の側にあるときは前記リレーの接点はオン状態であると判断する判断部と備えることを特徴とする電磁弁制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁弁を駆動するスイッチング素子の作動状態を検知する機能を有する電磁弁制御装置に関する。
【背景技術】
【０００２】
従来より、交流電源から出力される交流電圧を全波整流した直流電圧の出力部に、スイッチング素子と電磁弁の駆動コイルを直列に接続して、このスイッチング素子のオン／オフを制御することにより、電磁弁の開弁と閉弁を制御する電磁弁制御装置が知られている（例えば、特許文献１参照）。
【０００３】
特許文献１に記載された電磁弁制御装置においては、スイッチング素子としてリレーが用いられており、電磁弁の駆動コイルと並列にフォトカプラの発光ダイオードを接続して、この発光ダイオードの受光トランジスタのオン／オフに基づくパルス信号をマイコンに取り込むことにより、リレー接点の溶着不良等を検知するようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０１−３１６５８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した従来の電磁弁制御装置において、マイコンに入力されるスイッチング素子の動作確認用のパルス信号の周期は商用電源の周期となる。そして、商用電源の周期に対して、マイコンの性能やマイコンに入力される信号の点数等により定まるパルス信号の入力周期の長さが、パルス信号の読み取り可能な周期よりも長くなると、パルス信号の読み飛ばしが生じてパルス信号の読み取りが困難になるという不都合がある。
【０００６】
そこで、本発明は、電磁弁の通電制御に用いられるスイッチング素子の動作確認用のパルス信号を、より確実に検知することができる電磁弁制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は上記目的を達成するためになされたものである。本発明の電磁弁制御装置は、交流電源と接続され、該交流電源から入力される交流電圧を整流して生成した全波整流電圧を、一対の出力端子から出力する整流回路と、直列に接続された電磁弁の駆動回路とリレーの接点とを含み、前記整流回路の前記出力端子間に介在する直列回路と、前記リレーの駆動コイルに印加する電圧を切り換えて、前記リレーの接点をオン状態とオフ状態とに切り換えるリレー切換部と、前記電磁弁の前記駆動回路に並列に接続された発光ダイオードと該発光ダイオードの発光時及び非発光時にそれぞれオン、オフとなる受光トランジスタとを含み、前記受光トランジスタのオン時及びオフ時にそれぞれ第１電圧及び第２電圧の出力電圧を生成するフォトカプラと、前記フォトカプラの出力電圧を平滑化して出力する平滑回路と、前記リレー切換部が前記リレーの接点をオン状態に制御している期間において前記平滑回路の出力電圧が、前記第１電圧と前記第２電圧との間に設定された第１閾値に対して前記第１電圧の側にあるときは前記リレーの接点はオン状態であると判断する判断部と備えることを特徴とする。
【０００９】
かかる本発明によれば、前記リレーの接点がオン状態（導通状態）であるときは、前記整流回路により整流された全波整流の電圧が、前記電磁弁の駆動回路と前記リレーの接点との直列回路に印加される。そのため、前記リレーの接点に所定レベル以上の電流が流れる状態と該電流が流れない状態とが交互に切り換わって、前記フォトカプラから、前記第１電圧と前記第２電圧が交互に切り換わるパルス電圧が出力される。そして、この場合、前記平滑回路の出力は前記パルス電圧が平滑化されたものとなるため、前記第１閾値と前記第１電圧との間のレベルとなる。
【００１０】
それに対して、前記リレーの接点がオフ状態（遮断状態）であるときには、前記リレーの接点に所定レベル以上の電流が流れないため、前記フォトカプラの出力電圧は前記第２電圧となる。そのため、前記平滑回路の出力電圧は、前記第１閾値に対して第２電圧の側の電圧になる。
【００１１】
そのため、前記判断部は、前記平滑回路の出力電圧が前記第１閾値に対して前記第１電圧の側にあるときに、前記リレーの接点がオン状態であると検知することができる。そして、この場合は、前記判断部による前記平滑回路の出力の読込タイミングは問題とならないため、前記フォトカプラから出力されるパルス電圧を読み飛ばすことなく、前記リレーの接点がオン状態であることを確実に検知することができる。
【００１２】
本発明の電磁弁制御装置では、前記判断部は、前記リレー切換部が前記リレーの接点をオン状態に制御している期間において前記平滑回路の出力電圧が、前記第２電圧と前記第１閾値との間に設定された第２閾値に対して前記第２電圧の側にあるときは、前記リレーの接点はオフ状態であると判断することが好ましい。
【００１３】
この構成によれば、前記第１閾値と前記第２閾値との間に差を設けることによって、前記フォトカプラや前記平滑回路の故障等により前記平滑回路の出力電圧が不安定になって、前記第１電圧と前記第２電圧の中間付近のレベルとなるときには、前記リレーの接点のオン／オフ状態が検知されないため、前記リレーの接点のオン／オフ状態の検知の信頼性を高めることができる。
【００１４】
本発明の別の電磁弁制御装置は、交流電源と接続され、該交流電源から入力される交流電圧を整流して生成した全波整流電圧を、一対の出力端子から出力する整流回路と、直列に接続された電磁弁の駆動回路とリレーの接点とを含み、前記整流回路の前記出力端子間に介在する直列回路と、前記リレーの駆動コイルに印加する電圧を切り換えて、前記リレーの接点をオン状態とオフ状態とに切り換えるリレー切換部と、前記電磁弁の前記駆動回路に並列に接続された発光ダイオードと該発光ダイオードの発光時及び非発光時にそれぞれオン、オフとなる受光トランジスタとを含み、前記受光トランジスタのオン時及びオフ時にそれぞれ第１電圧及び第２電圧の出力電圧を生成するフォトカプラと、前記交流電圧のゼロクロス点を検出するゼロクロス検出回路と、前記リレー切換部が前記リレーの接点をオン状態に制御している期間において前記ゼロクロス点の検出時点から、前記フォトカプラが前記第１電圧を出力する想定期間の中間点までの時間が経過した時点に前記フォトカプラの出力電圧を検出し、検出した出力電圧が、前記第１電圧と前記第２電圧との間に設定された閾値に対して前記第１電圧の側にあるときは前記リレーの接点はオン状態であると判断する判断部と備えることを特徴とする。
【００１５】
かかる本発明の別の電磁弁制御装置によれば、前記交流電圧がゼロクロス点を通過すると、前記整流電圧のレベルがピーク電圧まで次第に上昇する。そのため、前記リレーの接点がオン状態であれば、前記リレーの接点を流れる電流の量が次第に増加して、所定レベル以上となる。そこで、前記交流電圧のゼロクロス点が検出された時点から、前記フォトカプラが第１電圧を出力する想定期間の中間点までの時間が経過した時の前記フォトカプラの出力電圧が、前記閾値に対して前記第１電圧の側にあるときに、前記フォトカプラから出力されるパルス電圧を読み飛ばすことなく、前記リレーの接点がオン状態であると確実に検知することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態の電磁弁制御装置の回路構成図。
【図２】図１に示した回路のタイミングチャート。
【図３】本発明の第２実施形態の電磁弁制御装置の回路構成図。
【図４】図３に示した回路のタイミングチャート。
【発明を実施するための形態】
【００１７】
本発明の実施の形態について、図１〜図４を参照して説明する。
【００１８】
［第１実施形態］
先ず、図１，２を参照して、本発明の第１実施形態について説明する。
【００１９】
図１を参照して、第１実施形態の電磁弁制御装置は、マイクロコンピュータ１ａ（以下、マイコン１ａという）により、第１電磁弁３０（本発明のスイッチング素子に相当する）と第２電磁弁６０の作動（開弁，閉弁）を制御するものである。マイコン１ａは、メモリ（図示しない）に保持された電磁弁の制御用プログラムを実行することによって、本発明の制御手段として機能する。
【００２０】
第１実施形態の電磁弁制御装置は、交流電源１０から出力される交流電圧Ｖacを全波整流する整流回路１１を備えている。整流回路１１の出力端子１１ａ，１１ｂ間には、第１リレー２０（本発明のスイッチング素子に相当する）の接点２０ａと第１電磁弁３０の駆動コイル（図示しない、本発明の電磁弁の駆動回路に相当する）が直列に接続されると共に、第２リレー５０（本発明のスイッチング素子に相当する）の接点５０ａと第２電磁弁６０の駆動コイル（本発明の電磁弁の駆動回路に相当する）が直列に接続されている。
【００２１】
そして、第１リレー２０の駆動コイル２０ｂは、一端がＶ5（ＤＣ５Ｖの電源ライン）に接続され、他端がトランジスタ２１を介してＧＮＤに接続されている。また、トランジスタ２１のベースは抵抗２２を介してマイコン１ａの出力ポートＰo1に接続されている。これにより、出力ポートＰo1の出力レベルがHigh（Ｖ5レベル）であるときは、トランジスタ２１がオン（導通状態）して、第１リレー２０の接点２０ａがオン（導通状態）し、第１電磁弁３０がオン状態（開弁状態）となる。
【００２２】
一方、マイコン１ａの出力ポートＰo1の出力レベルがLow（GNDレベル）であるときには、トランジスタ２１がオフ（遮断状態）して、第１リレー２０の接点２０ａがオフ（遮断状態）し、第１電磁弁３０がオフ状態（閉弁状態）となる。
【００２３】
さらに、第１電磁弁３０の駆動コイルと並列に、フォトカプラ３１の発光ダイオード３１ａと抵抗３２からなる直列回路が接続され、フォトカプラ３１の受光トランジスタ３１ｂのコレクタが抵抗３３を介してＶ5（ＤＣ５Ｖの電源ライン）に接続されている。また、受光トランジスタ３１ｂのエミッタはＧＮＤに接続されている。
【００２４】
そして、受光トランジスタ３１ｂのコレクタは、抵抗４１とコンデンサ４２から成る積分回路４０（本発明の平滑回路に相当する）を介して、マイコン１ａのＡＤ（アナログ−デジタル変換）入力ポートＡＤ1に接続されている。これにより、マイコン１ａは、積分回路４０の出力電圧Ｖb1をデジタル値に変換して読み込む。
【００２５】
第２リレー５０についても、第１リレー２０と同様に、駆動コイル５０ｂの一端がＶ5（ＤＣ５Ｖの電源ライン）に接続され、他端がトランジスタ５１を介してＧＮＤに接続されている。また、トランジスタ５１のベースは抵抗５２を介してマイコン１ａの出力ポートＰo2に接続されている。これにより、出力ポートＰo2の出力レベルがHigh（Ｖ5レベル）であるときは、トランジスタ５１がオン（導通状態）して、第１リレー５０の接点５０ａがオン（導通状態）し、第２電磁弁６０がオン状態（開弁状態）となる。
【００２６】
一方、マイコン１ａの出力ポートＰo2の出力レベルがLow（GNDレベル）であるときには、トランジスタ５１がオフして、第２リレー５０の接点５０ａがオフ（遮断状態）し、第２電磁弁６０がオフ状態（閉弁状態）となる。
【００２７】
さらに、第２電磁弁６０の駆動コイルと並列に、フォトカプラ６１の発光ダイオード６１ａと抵抗６２から成る直列回路が接続され、フォトカプラ６１の受光トランジスタ６１ｂのコレクタが抵抗６３を介してＶ5（ＤＣ５Ｖの電源ライン）に接続されている。また、受光トランジスタ６１ｂのエミッタはＧＮＤに接続されている。
【００２８】
そして、受光トランジスタ６１ｂのコレクタは、抵抗７０とコンデンサ７２から成る積分回路７０（本発明の平滑回路に相当する）を介して、マイコン１ａのＡＤ（アナログ−デジタル変換）入力ポートＡＤ2に接続されている。これにより、マイコン１ａは、積分回路７０の出力電圧Ｖb2をデジタル値に変換して読み込む。なお、フォトカプラ３１と抵抗６２，６３とにより、本発明の電流検出回路が構成されている。
【００２９】
次に、図２を参照して、マイコン１ａによる第１リレー２０の動作確認処理について説明する。
【００３０】
図２は、(1)交流電源１０の出力電圧Ｖac、(2)整流回路１１の出力電圧Ｖcm、(3)フォトカプラ３１の出力電圧（受光トランジスタ３１ｂのコレクタ電圧）Ｖa1、及び、(4)積分回路４０の出力電圧Ｖb1の変化を、同一の時間軸ｔにより表したタイミングチャートである。
【００３１】
フォトカプラ３１は、第１リレー２０がオンして、第１電磁弁３０の駆動コイルに印加される整流回路１１の出力電圧Ｖcmが、出力電圧Ｖcmの振幅の範囲内で設定された閾値Ｖt1以上であるときに、受光トランジスタ３１ｂがオンする設定となっている。なお、整流回路１１の出力電圧Ｖcmが閾値Ｖt1であるときに、第１リレー２０の接点２０ａに流れる電流のレベルが、本発明の所定レベルに相当する。
【００３２】
受光トランジスタ３１ｂがオフ状態であるときは、フォトカプラ３１の出力電圧Ｖa1がＶ5レベル（本発明の第２電圧に相当する）となり、受光トランジスタ３１ｂがオン状態であるときには、フォトカプラ３１の出力電圧Ｖa1がＧＮＤレベル（本発明の第１電圧に相当する）。
【００３３】
なお、受光トランジスタ３１ｂがオフ状態であるときは、フォトカプラ３１の出力電圧Ｖa1がＧＮＤレベル（本発明の第２電圧に相当する）となり、受光トランジスタ３１ｂがオン状態であるときには、フォトカプラ３１の出力電圧Ｖa1がＶ5レベル（本発明の第１電圧に相当する）となる構成としてもよい。
【００３４】
ここで、図２は、マイコン１ａが、ｔ10〜ｔ13で出力ポートＰo1の出力をLow（GNDレベル、第１電磁弁３０のオフ制御）とし、ｔ13〜ｔ16で出力ポートＰo1の出力をHigh（DC５Ｖレベル、第１電磁弁３０のオン制御）とした場合を示している。
【００３５】
ｔ10〜ｔ13の期間では、第１リレー２０の接点２０ａがオフして、フォトカプラ３１の発光ダイオード３１ａに通電されていないため、フォトカプラ３１の受光トランジスタ３１ｂはオフ状態となっている。そのため、フォトカプラ３１の出力電圧Ｖa1はＶ5レベルの一定電圧となり、積分回路４０の出力電圧Ｖb1もＶ5レベルとなる。
【００３６】
それに対して、ｔ13で第１リレー２０の接点２０ａがオンすると、整流回路１１の出力電圧Ｖcmがフォトカプラ３１の発光ダイオード３１ａと抵抗３２から成る直列回路に印加されて、発光ダイオード３１ａに通電され、Ｖcmが閾値Ｖt1以上であるときに受光トランジスタ３１ｂがオンする。また、Ｖcmが閾値Ｖt1よりも低いときには、受光トランジスタ３１ｂがオフする。
【００３７】
そのため、ｔ13〜ｔ16の期間では、フォトカプラ３１の出力電圧Ｖa1は、Ｖ5−ＧＮＤ間でレベルが切り換わるパルス出力となる。そして、積分回路４０の出力電圧Ｖb1は、パルス出力であるＶalを平滑化した略一定の電圧となる。
【００３８】
そこで、マイコン１ａは、ＡＤ入力ポートＡＤ1から読み込んだ積分回路４０の出力電圧Ｖb1が第１閾値Ｖt2以下であるときに、第１リレー２０がオン状態（第１リレー２０の接点２０ａが導通状態）であると判断する。
【００３９】
この場合、第１リレー２０が正常に動作して接点２０ａがオンしていれば、積分回路４０の出力電圧Ｖb1は常に第１閾値Ｖt2以下になるので、ＡＤ入力ポートＡＤ1からの読込タイミングに依らずに、第１リレー２０の正常動作を確実に検知することができる。
【００４０】
また、マイコン１ａは、ＡＤ入力ポートＡＤ1から読み込んだ積分回路４０の出力電圧Ｖb1が、第１閾値Ｖt2よりも高く設定された第２閾値Ｖt3以上であるときに、第１リレー２０がオフ状態（第１リレー２０の接点２０ａが遮断状態）であると判断する。
【００４１】
このように、第１リレー２０のオン状態を判断するための第１閾値Ｖt2と、第２リレー２０のオフ状態を判断するための第２閾値Ｖt3とに差を設けることで、フォトカプラ３１や積分回路４０の不良等により、積分回路４０の出力電圧Ｖb1が第１閾値Ｖt2と第２閾値Ｖt3との間となったときに、マイコン１ａは第１リレー２０のオン／オフの検知が不能な状態になっていることを認識することができる。
【００４２】
ここで、第１閾値Ｖt2は、試験により測定した第１リレー２０が正常に動作して接点２０ａがオンしているときの積分回路４０の出力電圧Ｖb1に、ノイズや回路の個体ばらつき等による変動要素分のマージンをとって設定される。また、第２閾値Ｖt3も、試験により測定した第１リレー２０が正常に動作して接点２０ａがオフしているときの積分回路４０の出力電圧Ｖb1に、ノイズや回路の個体ばらつき等の変動要素分のマージンをとって設定される。
【００４３】
また、各回路が正常に動作していれば、積分回路４０の出力電圧Ｖb1が第１閾値Ｖt2と第２閾値Ｖt3との間になることはない。そのため、積分回路４０の出力電圧Ｖb1が第１閾値Ｖt2と第２閾値Ｖt3との間になっているときに、エラー報知をするようにしてもよい。このエラー報知により、使用者に回路の故障が生じていることを認識させて対応を促すことができる。
【００４４】
なお、第２リレー５０についても、第１リレー２０と同様にして、第２リレー５０をオン制御したときに、ＡＤ入力ポートＡＤ2から読み込んだ積分回路７０の出力電圧Ｖb2が第１閾値Ｖt2以下であるか否かを判断することによって、第２リレー５０がオン状態にあることを検知することができる。
【００４５】
［第２実施形態］
次に、図３及び図４を参照して、本発明の第２実施形態について説明する。
【００４６】
図３を参照して、第２実施形態の電磁弁制御装置は、マイクロコンピュータ１ｂ（以下、マイコン１ｂという）により、第１電磁弁３０と第２電磁弁６０の作動（開弁、閉弁）を制御するものである。マイコン１ｂは、メモリに保持された電磁弁の制御用プログラムを実行することによって、本発明の制御手段として機能する。
【００４７】
第２実施形態の電磁弁制御装置は、交流電源１０の出力電圧Ｖacを降圧するトランス８０と、トランス８０の出力電圧Ｖeから、Ｖacのゼロクロス点（Ｖacが正から負、及び負から正に切り換わる点）を検知して、ゼロクロス検出信号Ｖzを出力するゼロクロス検出回路８１を備えている。また、上述した第１実施形態の電磁弁制御装置に備えられていた積分回路４０，７０は、備えられていない。なお、他の構成については、第１実施形態の電磁弁制御装置と同様であるので、同一の符号を付して説明を省略する。
【００４８】
次に、図４を参照して、マイコン１ｂによる第１リレー２０の動作確認処理について説明する。
【００４９】
図４は、(1)交流電源１０の出力電圧Ｖac、(2)整流回路１１の出力電圧Ｖcm、(3)ゼロクロス検出回路８１の出力電圧（ゼロクロス検出信号）Ｖz、及び、(4)フォトカプラ３１の出力電圧Ｖa1の変化を、同一の時間軸ｔにより表したタイミングチャートである。
【００５０】
図４は、マイコン１ｂが、ｔ20〜ｔ23で出力ポートＰo1の出力をLow（GNDレベル、第１電磁弁３０のオフ制御）とし、ｔ23〜ｔ27で出力ポートＰo1の出力をHigh（DC５Ｖレベル、第１電磁弁３０のオン制御）とした場合を示している。
【００５１】
ｔ20〜ｔ23の期間では、第１リレー２０の接点２０ａがオフして、フォトカプラ３１の発光ダイオード３１ａに通電されていないため、フォトカプラ３１の受光トランジスタ３１ｂはオフ状態となっている。そのため、フォトカプラ３１の出力電圧Ｖa1はＶ5レベルの一定電圧となる。
【００５２】
それに対して、ｔ23で第１リレー２０の接点２０ａがオンすると、整流回路１１の出力電圧Ｖcmがフォトカプラ３１の発光ダイオード３１ａと抵抗３２から成る直列回路に印加されて、発光ダイオード３１ａに通電され、Ｖcmが閾値Ｖt1以上であるときに受光トランジスタ３１ｂがオンする。また、Ｖcmが閾値Ｖt1よりも低いときには、受光トランジスタ３１ｂがオフする。そのため、ｔ23〜ｔ27の期間では、フォトカプラ３１の出力電圧Ｖa1は、Ｖ5−ＧＮＤ間でレベルが切り換わるパルス出力となる。
【００５３】
図４の(3)のゼロクロス検出信号と(4)のフォトカプラ３１の出力電圧Ｖa1との関係から明らかなように、Ｖa1がＶ5レベルになるのはゼロクロス点の前後である。そこで、マイコン１ｂは、第１電磁弁３０をオン制御しているときに、入力ポートＰi3に入力されるゼロクロス検知信号Ｖzの立ち上がりを検知した時点（ｔ24の付近。ｔ26，ｔ27でも可）から、フォトカプラ３１の出力電圧Ｖa1がＧＮＤレベルである期間Ｔlに至る時間（例えば、Ｔlの中間点までの時間）を想定して決定された待ち時間Ｔwが経過したｔ25で、入力ポートＰi1からフォトカプラ３１の出力Ｖa1を読みこむ。
【００５４】
このように、第１リレー２０がオン状態であれば、フォトカプラ３１の出力ＶalがＧＮＤレベルになると想定されるｔ25で、フォトカプラ３１の出力Ｖa1を読み込むことによって、第２リレー２０の接点２０ａがオン状態になっていることを確実に検知することができる。
【００５５】
さらに、マイコン１ｂが出力ポートＰo1の出力をLowにしているとき（第１電磁弁３０のオフ制御）に、ゼロクロス点の前後で入力ポートＰi1から読み込んだフォトカプラ３１の出力Ｖa1がＧＮＤレベルであるときには、第１リレー２０の接点２０ａがオン故障状態であると判断して、エラー報知等を行なうようにしてもよい。
【００５６】
なお、第２リレー５０についても、第１リレー２０と同様にして、第２リレー５０をオン制御したときに、入力ポートＰi3に入力されるゼロクロス検知信号Ｖzから交流電源１０の出力電圧Ｖacのゼロクロス点を検知した時点からＴwが経過した時に、入力ポートＰi2からフォトカプラ６１の出力電圧Ｖa2を読み込むことによって、第２リレー５０がオン状態にあることを検知することができる。
【００５７】
また、本実施の形態では、本発明のスイッチング素子として第１リレー２０及び第２リレー５０を用いたが、トランジスタやＦＥＴを用いてもよい。
【符号の説明】
【００５８】
１ａ，１ｂ…マイクロコンピュータ、１０…交流電源、１１…ダイオードブリッジ、２０…第１リレー、３０…第１電磁弁、３１…フォトカプラ、４０…積分回路、５０…第２リレー、６０…第２電磁弁、６１…フォトカプラ、７０…積分回路、８１…ゼロクロス検出回路。
【図１】
0005409330.tif 000002
【図２】
0005409330.tif 000003
【図３】
0005409330.tif 000004
【図４】
0005409330.tif 000005