(57)【特許請求の範囲】
【請求項１】
裏面側にポリシリコン膜を形成したシリコンウェーハの電気特性測定方法において、前記シリコンウェーハの表面側には、第１電極となる金属を蒸着させ、裏面側には、前記ポリシリコン膜の表面上に金属ペーストを塗布した後に、該金属ペーストを乾燥させ、該乾燥させた金属ペーストを介して第２電極に接触させ、前記第１電極及び第２電極の間に電圧をかけることによりＣ−Ｖ特性を測定することを特徴とするウェーハの電気特性測定方法。
【請求項２】
前記シリコンウェーハとして、表面にエピタキシャル層を形成したエピタキシャルシリコンウェーハとすることを特徴とする請求項１に記載のウェーハの電気特性測定方法。
【請求項３】
前記金属ペーストを銀ペーストとすることを特徴とする請求項１または請求項２に記載のウェーハの電気特性測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンウェーハの電気特性測定方法に関し、具体的には、裏面側にポリシリコン膜を形成したシリコンウェーハの電気特性測定方法に関する。
【背景技術】
【０００２】
半導体ウェーハの電気特性を測定する方法のうち、Ｃ−Ｖ（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）法あるいはＩ−Ｖ（Ｃｕｒｒｅｎｔ−Ｖｏｌｔａｇｅ）法などにおいては、半導体ウェーハの表面上に金属電極を形成し、この金属電極を用いて、半導体ウェーハの抵抗率あるいは不純物濃度、Ｉ−Ｖ特性などを測定する。この場合、蒸着などによって半導体ウェーハの表面上に金やアルミニウムなどの金属を付着させて、陽極となる前記金属電極を形成し、前記半導体ウェーハ裏面を陰極に接触させ、前記陽極及び陰極の間に電圧をかけることにより、半導体ウェーハの電気特性を測定している。
【０００３】
例えば特許文献１には、シリコン基板と同じ導電型を有するエピタキシャル層のドーパント濃度をＣ−Ｖ法により測定する方法であって、エピタキシャル層上に形成された直径１．５ｍｍ以下の電極を用いてＣ−Ｖ特性を求めてドーパント濃度を測定する方法が記載されている。
また特許文献２には、ウェーハ主表面の空乏層容量リアクタンスが直列抵抗の１５倍以上になる条件で、Ｃ−Ｖ法によってウェーハのＣ−Ｖ特性を測定する方法が記載されている。
【０００４】
ここで、Ｃ−Ｖ法について具体的に説明をする。Ｃ−Ｖ法とは、測定対象であるウェーハの表面に、ショットキー電極を形成し、これによって生じる接合容量の電圧依存性を、逆バイアス電圧をかけて測定することにより、前記測定対象であるウェーハの抵抗率分布や不純物密度分布を測定する電気特性測定方法である。
【０００５】
一方、ＥＧ（Ｅｘｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ、外部ゲッタリング）目的として、シリコンウェーハ裏面にポリバックシール（ＰＢＳ）が形成されることがある。
このポリバックシールとは、６５０℃程度のＣＶＤ法でシリコンウェーハ裏面に形成される、厚さ０．１μｍ〜２．０μｍ程度のポリシリコン膜のことであり、該ポリシリコン膜中のポリシリコンの粒界、またはシリコンウェーハとポリシリコン膜との界面等に、前記シリコンウェーハ中の各種重金属不純物をゲッタリングさせるためのゲッタリングシンクとなるものである。
【０００６】
このようなポリバックシールは、シリコンウェーハの裏面に、小さな粒子あるいは突起物等で機械的に傷または圧痕をつけ、これによって生じる機械的な歪をゲッタリングシンクとして利用するＢＳＤ（Ｂａｃｋｓｉｄｅ  Ｄａｍａｇｅ）に比べ、ゲッタリング能力が長持ちし、さらにウェーハにダメージを与えたり汚染させたりすることが無いため、それ自体がＬＳＩの性能や信頼性に悪影響を及ぼすことが少ないという利点があることが知られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２１１１１３号公報
【特許文献２】特開２０１０−２６７７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体ウェーハの抵抗率測定には、上記のようなＣ−Ｖ法による電気特性測定方法が広く用いられている。しかし、本発明者が鋭意研究を重ねた結果、裏面側にポリバックシールとしてポリシリコン膜が形成されたシリコンウェーハでは、該ポリシリコン膜の影響により、シリコンウェーハの表面側で抵抗率が上がってしまうことがあり、Ｃ−Ｖプロファイルがばらついてしまうことがわかった。
このため、裏面側にポリシリコン膜が形成されたシリコンウェーハを用いて、同一条件でエピタキシャルシリコンウェーハの製造を行っていても、Ｃ−Ｖプロファイルのばらつきによって、製造されるエピタキシャルシリコンウェーハの抵抗率の測定値が安定しない等の問題があった。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、裏面側にポリバックシールとしてポリシリコン膜が形成されたウェーハの表面側のＣ−Ｖプロファイルのばらつきを効果的に抑制しながら、正確かつ容易にシリコンウェーハの電気特性を測定することができる電気特性測定方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、裏面側にポリシリコン膜を形成したシリコンウェーハの電気特性測定方法において、前記シリコンウェーハの表面側には、第１電極となる金属を蒸着させ、裏面側には、前記ポリシリコン膜の表面上に金属ペーストを塗布した後に、該金属ペーストを乾燥させ、該乾燥させた金属ペーストを介して第２電極に接触させ、前記第１電極及び第２電極の間に電圧をかけることによりＣ−Ｖ特性を測定することを特徴とするウェーハの電気特性測定方法を提供する。
【００１１】
このように電気特性を測定することによって、金属ペーストによって導電性を向上させ、測定結果として得られるウェーハ表面側のＣ−Ｖプロファイルのばらつきを効果的に抑制しながら、正確にシリコンウェーハの電気特性を測定することができる。
また、通常のＣ−Ｖ法による電気特性測定を行う準備段階として、ウェーハの裏面側に形成されたポリシリコン膜の表面上に金属ペーストを塗布するだけで良いため、非常に容易に実施でき、その効果を得ることができる。
【００１２】
またこのとき、前記シリコンウェーハとして、表面にエピタキシャル層を形成したエピタキシャルシリコンウェーハとすることができる。
【００１３】
このように、本発明はエピタキシャルシリコンウェーハにも適用可能である。また、裏面側にポリシリコン膜が形成されたエピタキシャルシリコンウェーハは、その表面側における抵抗率が不安定となりやすいため、本発明が好適である。
【００１４】
またこのとき、前記金属ペーストを銀ペーストとすることが好ましい。
このように、銀ペーストは導電性が高く安価であり、耐湿性に優れるため、本発明において、ポリシリコン膜の表面上に形成する金属ペーストとしては好適である。
【発明の効果】
【００１５】
以上のように、本発明によれば、ウェーハ表面側のＣ−Ｖプロファイルのばらつきを効果的に抑制しながら、正確にシリコンウェーハの電気特性を測定することができる。
また、通常のＣ−Ｖ法による電気特性測定を行う準備段階として、ポリシリコン膜の表面上に金属ペーストを塗布するだけで良いため、非常に容易に実施することができ、その効果を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の電気特性測定方法における実施形態の一例を示した概略図である。
【図２】実施例及び比較例において、Ａｇペーストが塗布されたウェーハと塗布されていないウェーハの抵抗率における、ウェーハ表面側からの深さ分布のグラフを示した図である。
【図３】実施例及び比較例において、Ａｇペーストが塗布されたウェーハと塗布されていないウェーハの、ウェーハ表面側から１．０μｍの位置における抵抗率面内分布のグラフを示した図である。
【図４】本発明において用いられるＣ−Ｖ特性測定装置の一例を示した概略図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態の一例として、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
【００１８】
まず、本発明において用いられる一般的なＣ−Ｖ特性測定装置について簡単に説明する。図４に、Ｃ−Ｖ特性測定装置の模式図の一例を示す。
【００１９】
一般的なＣ−Ｖ特性測定装置１０は、裏面電極となり、かつ測定対象のウェーハ１１を載置するためのステージ１３に、真空ポンプ１９に接続された真空吸着穴２０が形成されており、ウェーハ１１は真空吸着穴２０に真空吸着されることにより固定される。測定対象ウェーハ１１としては鏡面ウェーハ、エピタキシャルウェーハなどいずれであってもよく、ここでは通常の鏡面ウェーハを測定対象ウェーハとした場合を示している。ウェーハ１１の表面には、例えばショットキー電極１２が形成されている。
【００２０】
ショットキー電極１２は、一般に市販されている真空蒸着装置を用いて、例えば金を真空蒸着することにより形成される。尚、測定装置１０は、測定中における電気的ノイズの発生を防止するために、被測定物がグランド電位になるように設定したシールドボックス１８内に、測定対象ウェーハ１１や金属製ステージ１３が設置されている。
【００２１】
測定の際には、ウェーハ１１の表面に形成されたショットキー電極１２に、測定用プローブ１４が接触される。
プローブ１４にはキャパシタンスメータ１５とパルス電圧発生器１６が接続されており、キャパシタンスメータ１５とパルス電圧発生器１６は制御用コンピュータ１７に接続されている。そしてパルス電圧発生器１６で階段状に変化する電圧を発生させて、電圧をショットキー電極１２に接触するプローブ１４を通してウェーハ１１に印加することにより、キャパシタンスメータ１５で空乏層容量（キャパシタンス）を測定することができる。
【００２２】
本発明においては、上記のような一般的なＣ−Ｖ特性測定装置を用いることができる。以下に、本発明の電気特性測定方法の一例を示すが、本発明はこれに限定されるものではない。
【００２３】
まず、図１（ａ）に示したように、ポリバックシールとして裏面側にポリシリコン膜２が形成されたシリコンウェーハ１をフッ酸処理し、ウェーハ表面上の酸化膜等を除去する。その後、シリコンウェーハ１の表面側に、例えば一般に市販されている真空蒸着装置を用いて、蒸着法により陽極となる金属電極３を蒸着させる。これによってシリコンウェーハ１と金属電極３とがショットキー接合され、これらの間には空乏層が形成される。
このとき、前記シリコンウェーハ１としては特には限定されず、例えばエピタキシャルシリコンウェーハとすることができる。また、金属電極３の材質としては、金やアルミニウム等を用いることができる。
【００２４】
次に、図１（ｂ）に示したように、ポリシリコン膜２の表面上に金属ペースト５を厚さ５．０〜１５．０μｍ程度で塗布し、その後該金属ペースト５を乾燥させる。この金属ペースト５としては、特には限定されないが、導電性が高く安価であり、耐湿性に優れる銀ペーストを用いることが好ましい。また金属ペースト５の乾燥方法としては、室温で自然乾燥させても良いし、７０℃〜１５０℃程度で加熱乾燥させても良い。加熱乾燥させた場合には、自然乾燥に比べ乾燥時間を短縮させることができるため、測定効率を向上させることができる。
【００２５】
その後、図１（ｃ）に示したように、シリコンウェーハ１を、金属ペースト５が塗布されている面を下にして、金属製のステージ４上に載置する。これによって、金属ペースト５とステージ４とは、電気的に接続される。そして、陽極を前記金属電極３とし、陰極を前記ステージ４として、これらをパルス電圧発生器（不図示）等に接続して電圧をかけ、キャパシタンスメータ（不図示）等によって、前記シリコンウェーハ１と金属電極３との間の空乏層容量を測定することにより、前記シリコンウェーハ１のＣ−Ｖ特性を測定する。
【００２６】
このように、前記ポリシリコン膜２の表面上に金属ペースト５を塗布することにより、ウェーハ表面側のＣ−Ｖプロファイルのばらつきを抑制できる。金属ペーストを塗布することによって、ばらつきを抑制できるのは、金属ペースト中の金属がポリシリコン膜中の結晶粒界を通して、ポリシリコン膜と単結晶シリコンウェーハの界面まで達していることが確認されており、これによりポリシリコン膜の電気伝導率が高くなったためであると解される。
【実施例】
【００２７】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００２８】
（実施例）
直径が２００ｍｍであって、裏面側に、ポリバックシールとして厚さ１．０μｍのポリシリコン膜が形成されたエピタキシャルシリコンウェーハ（エピ膜厚：５μｍ、エピ抵抗率：０．７８Ωｃｍ）を用意した。そして、ポリシリコン膜の表面上に厚さ１０μｍの金属ペースト（Ａｇペースト）を塗布し、その後室温で６０分間自然乾燥させた。このようにして、ウェーハ裏面側に形成されたポリシリコン膜の表面上にＡｇペーストが塗布されたエピタキシャルシリコンウェーハをフッ酸（ＨＦ）処理し、ウェーハ表面上の酸化膜等を除去した後、前記エピタキシャルシリコンウェーハの表面側に金（Ａｕ）を蒸着させて、金属電極を形成した。
【００２９】
この状態で、図４に示したような一般的なＣ−Ｖ特性測定装置を用いて前記エピタキシャルシリコンウェーハの抵抗率測定を実施した。１回測定を行った後は、ウェーハを一度ステージ上から取り外し、再度ステージ上に載置して測定を行い、これを繰り返すことによって計１０回の測定を行った。
このときのＣ−Ｖプロファイル結果を図２（ａ）に示す。図２（ａ）より、ウェーハ表面側の抵抗率は高くなることなく、Ｃ−Ｖプロファイルも安定していることが確認された。
【００３０】
（比較例）
エピタキシャルシリコンウェーハの裏面側に形成されたポリシリコン膜の表面上に金属ペーストを塗布しなかったこと以外は実施例と同様にして、エピタキシャルシリコンウェーハの抵抗率測定を計１０回実施した。
このときのＣ−Ｖプロファイル結果を図２（ｂ）に示す。図２（ｂ）より、ウェーハ表面側の抵抗率が高くなっており、Ｃ−Ｖプロファイルがばらついてしまっていることが確認された。
【００３１】
また、上記測定結果において、ウェーハ表面側からの深さが１．０μｍのときの抵抗率面内分布を比較したグラフを図３に示す。ここで、抵抗率面内分布とは、ウェーハ面内９点の抵抗率を測定し、その最大値と最小値から、以下の式で求めている。
（最大値−最小値）／（最大値＋最小値）×１００［％］
【００３２】
その結果、抵抗率面内分布の平均値が、図３（ａ）のＡｇペースト塗布有のウェーハでは１．１０７％であるのに対し、図３（ｂ）のＡｇペースト塗布無のウェーハでは１．５０３％となっており、面内分布に改善傾向がみられることがわかった。
【００３３】
以上の結果より、シリコンウェーハ裏面側に、ポリバックシールとして形成されたポリシリコン膜の表面上に金属ペースト（Ａｇペースト）を塗布してからシリコンウェーハの電気特性を測定することによって、シリコンウェーハの抵抗率の測定結果のバラツキが低減され、これによって正確にシリコンウェーハの電気特性を測定できることがわかった。
【００３４】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００３５】
１…シリコンウェーハ、  ２…ポリシリコン膜、  ３…金属電極、  ４…ステージ、
５…金属ペースト、  １０…Ｃ−Ｖ特性測定装置、  １１…測定対象ウェーハ、
１２…ショットキー電極、  １３…ステージ、  １４…プローブ、
１５…キャパシタンスメータ、  １６…パルス電圧発生器、
１７…制御用コンピュータ、  １８…シールドボックス、  １９…真空ポンプ、
２０…真空吸着穴。
【図１】
0005556731.tif 000002
【図２】
0005556731.tif 000003
【図３】
0005556731.tif 000004
【図４】
0005556731.tif 000005