(57)【特許請求の範囲】
【請求項１】
半導体デバイスを製造する方法であって、コレクタ領域を覆う、第１上面を有するシリコン・ゲルマニウム・ベース領域を形成すること、
前記第１上面内に熱成長酸化物を形成するために前記上面に沿って前記ベース領域を反応すること、
ゲルマニウム濃縮シリコン・ゲルマニウム部分を有する前記ベース領域の第２上面を露出するために前記熱成長酸化物を除去すること、および
前記ベースのゲルマニウム濃縮シリコン・ゲルマニウム部分上にエミッタ領域を形成することを含む方法。
【請求項２】
さらに、前記ベース領域の前記反応工程が、ゲルマニウム濃度が前記第２上面近傍でより多くなるように、前記ゲルマニウム濃度を変更することを含む、請求項１に記載の方法。
【請求項３】
さらに、前記ゲルマニウム濃縮シリコン・ゲルマニウム部分のゲルマニウム原子を再分配する前記半導体デバイスのアニールを含む、請求項１に記載の方法。
【請求項４】
シリコン・コレクタ上にベースを形成することであって、前記ベースが、その上面に隣接してシリコン・ゲルマニウム層を有するベースの形成と、
前記上面に隣接してゲルマニウム濃縮シリコン・ゲルマニウム部分を形成するために前記シリコン・ゲルマニウム層を熱酸化することであって、前記ゲルマニウム濃縮シリコン・ゲルマニウム部分が、前記ベースの残余よりかなり多いゲルマニウム濃度を有する熱酸化と、
前記ベースのゲルマニウム濃縮シリコン・ゲルマニウム部分上にエミッタを形成することとを含む、半導体デバイスを製造する方法。
【請求項５】
前記ゲルマニウム濃縮シリコン・ゲルマニウム部分が、約３０％より多いゲルマニウム濃度を有する、請求項４に記載の方法。
【請求項６】
前記ゲルマニウム濃縮シリコン・ゲルマニウム領域がエミッタ領域とベース領域との間にバンド・ギャップ差を作り出す、請求項１に記載の方法。
【請求項７】
前記ゲルマニウム濃縮シリコン・ゲルマニウム領域が、歪みゲルマニウム濃縮シリコン・ゲルマニウム領域を備える、請求項１に記載の方法。
【請求項８】
前記半導体デバイスが、約０．２１ｅＶより大きい価電子帯オフセットを有する、請求項１に記載の方法。
【請求項９】
前記ゲルマニウム濃縮シリコン・ゲルマニウム領域が、前記エミッタと前記ベースの間にバンド・ギャップ差を作り出す、請求項４に記載の方法。
【請求項１０】
前記ゲルマニウム濃縮シリコン・ゲルマニウム領域が、歪みゲルマニウム濃縮シリコン・ゲルマニウム領域を備える、請求項４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン・ゲルマニウム・バイポーラ接合トランジスタに関し、さらに詳しくは、ゲルマニウム濃縮領域を有するシリコン・ゲルマニウム・トランジスタの製造方法およびゲルマニウム濃縮領域を有するバイポーラ接合トランジスタに関する。
【背景技術】
【０００２】
バイポーラ接合トランジスタは、一般に高速増幅器または高速スイッチを必要とする集積回路に使用される。バイポーラ接合トランジスタ（ＢＪＴ）は、ＮＰＮまたはＰＮＰドープ構成を有する３つの隣接するドープされた半導体領域を備える。中央領域がベースを形成し、ベースによって分離された両端の領域がエミッタとコレクタを形成する。中央のベース領域は、ベース内のキャリアに対する少数キャリア拡散長に関連して物理的に狭い。一般に、エミッタは、ベースおよびコレクタより高いドーパント濃度を有し、ベースは、コレクタより高いドーパント濃度を有する。ＢＪＴ端子の１つに印加された小信号が、他の２つの端子を介する電流の大きな変化を変調する。ＢＪＴは、ベースとエミッタ間に供給された入力信号を増幅してエミッタ／コレクタ両端に出力信号が現れるように動作する。ＢＪＴは、やはりベース／エミッタ接合両端に印加される入力信号で、エミッタ／コレクタ回路を開または閉（つまり短絡）状態に切り換えるスイッチとしても動作できる。
【０００３】
エミッタ電流は、主にエミッタからベース中への注入キャリアを含み、それはエミッタ中のドナー濃度をベース中のアクセプタ濃度より十分多くすることで達成される。したがって、共通のＮＰＮ  ＢＪＴに対し、電子がベース中に注入され、ベースからエミッタへの正孔注入は無視できる。ベースは、少数キャリアの拡散長（ベース中の電子の拡散長）に比べて非常に狭いので、ベースに注入されたキャリアは、ベース中で再結合しないで、ベースを横切り逆バイアスされたベース・コレクタ接合中に拡散する。したがって、逆バイアスされたベース・コレクタ接合を横切る電流は、ベース・コレクタ空乏領域に到達したエミッタから注入されたキャリアによって決定される。コレクタ中のドーパント濃度は、ベースのドーパント濃度より少ないので、空乏領域は、主にコレクタの中に広がる。
【０００４】
バイポーラ接合トランジスタの３つのドープされた領域を形成する既知の半導体製造プロセスがいくつかあり、またいくつかの異なるＢＪＴ構成が、これらのプロセスに従って形成可能である。最も単純な構成は、シリコン基板中への連続的ドーパントのイオン注入によって形成されたＮＰＮまたはＰＮＰ領域を積層した層構成を備える。
【０００５】
重要な性能の向上が、シリコン・ゲルマニウムのベースを有するヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）によって達成されている。シリコン・ゲルマニウム・ベースは、シリコンのベースより狭い禁制帯幅と低い抵抗率を示すことが知られている。したがってＨＢＴは、従来のＢＪＴにまさる改善された高速、且つ高周波動作を提供する。シリコン・ゲルマニウム・ベース内のゲルマニウム濃度増加が、エミッタとベース間の大きな価電子帯オフセットをもたらし、増大したバルクの電子および正孔移動度につながり、さらに高速／高周波動作を改善する。約２０％のゲルマニウム濃度で、価電子帯オフセットは約０．１７ｅＶである。
【０００６】
シリコン層の上に位置するシリコン・ゲルマニウム（例えば、シリコン・コレクタの上に位置するシリコン・ゲルマニウム・ベース）のエピタキシャル成長層を形成する従来技術の方法は、シリコン・ゲルマニウム層中の約１０％から２５％のゲルマニウム濃度（つまり、約９０％から７５％のシリコン）を達成するのに、注意深くエピタキシャル成長の間の温度、圧力および反応性気体の流速を制御する。ゲルマニウム濃度が増加すると、シリコン・ゲルマニウム層内の圧縮歪みが増大する。歪みを緩和するために結晶転位が生じる。ゲルマニウム濃度が増加すると、転位の数も増加し、ついには、転位がシリコン・ゲルマニウム層のエピタキシャル特性を破壊するレベルに達し、シリコン・ゲルマニウム層の有利な性能を無効にしてしまう。したがって、転位の数を制限するためにゲルマニウム濃度が、制限されなければならない。
【０００７】
シリコン・コレクタとシリコン・ゲルマニウム・ベースの間に緩衝層（そこでは、ゲルマニウム濃度が段階的に変化し、コレクタから離れる方向に増加するゲルマニウム濃度を有する）を用いることで、いくらか歪み緩和が減少し、それによってこれらの濃度レベル達成に役立てることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
トランジスタ内の結晶欠陥が、性能を制限することがあることは知られている。特に、前述された転位などのベース領域の欠陥が、トランジスタのカット・オフ周波数、電流増幅率、最大発振周波数を減少させることがあることは知られている。
【課題を解決するための手段】
【０００９】
一実施形態によれば、本発明は、コレクタ上にシリコン・ゲルマニウム・ベースをエピタキシャル成長すること、ベースの上部領域内にゲルマニウム濃縮領域を形成するためにベースの上面に優先的に二酸化ケイ素を成長させるようにベースを熱酸化すること、二酸化ケイ素を除去すること、およびベースの上に位置するエミッタを堆積することをさらに含む、半導体デバイスを製造する方法を含む。
【００１０】
本発明のもう１つの実施形態は、コレクタと、シリコン・ゲルマニウム層を有するコレクタ上に配置されているベースと、ベースの上面に隣接する、シリコン・ゲルマニウム層内のゲルマニウム濃縮領域と、ゲルマニウム濃縮領域の上に位置するエミッタとを含むヘテロ接合バイポーラ・トランジスタを含む。
【００１１】
同様の参照符号が異なる図全てを通して同様の部分を参照する添付の図面に説明されているように、本発明の前述のおよび他の特徴が、本発明の以下のより詳細な説明から明らかになるであろう。図面は必ずしも原寸に比例せず、むしろ主眼が本発明の原理を説明することにおかれている。
【発明を実施するための最良の形態】
【００１２】
ヘテロ接合バイポーラ・トランジスタおよびヘテロ接合バイポーラ・トランジスタ構成の形成方法を詳細に説明するのに先立って、本発明が、本来、構成要素および処理工程の新規の、且つ自明でない組合せにあることが認められるべきである。したがって、本明細書の説明の利益を受ける当業者にはすぐに明らかであろう細部で本開示を曖昧にしないために、本発明に対し適切なこれらの特定の細部のみを示しながら、本発明の構成要素および工程が、図面中の従来の構成要素および工程によって述べられている
【００１３】
本発明は、シリコン・ゲルマニウム・バイポーラ・トランジスタのベース内に従来技術の方法によって到達可能であるより高いゲルマニウム濃度を達成する方法を教示する。一実施形態によれば、シリコン・ゲルマニウム・ベース（または、ベースのシリコン・ゲルマニウム部分）の熱酸化が、二酸化ケイ素／シリコン・ゲルマニウム界面に隣接して上部二酸化ケイ素層およびほぼ無欠陥（つまり、ほぼ無転位）ゲルマニウム濃縮シリコン・ゲルマニウム領域を形成する。ゲルマニウム濃縮領域は、濃縮領域の外側でのゲルマニウム濃度より多いゲルマニウム濃度（３０％から７５％ゲルマニウム程度で）、且つ従来技術のＨＢＴベース中のそれより多い濃度を有する。
【００１４】
濃縮領域内のより高いゲルマニウム濃度は、十分な歪み緩和無しに（つまり、相当な数の転位の形成無しに）達成され、トランジスタに有利な動作特性を与える、より大きな価電子帯のオフセットを生じさせる。本発明の方法は、シリコンとシリコン・ゲルマニウム層の間に緩衝層の必要も無く、したがって形成工程も不要であってよい。
【００１５】
約５０％のゲルマニウム濃度で本発明のゲルマニウム濃縮層は、約０．３７ｅＶの価電子帯オフセットを提供し、また約３０％のゲルマニウムのゲルマニウム濃度は、約０．２１ｅＶの価電子帯オフセットを提供し、双方とも従来技術での低い価電子帯オフセットに比べ相応の動作速度増加をもたらす。約２０％から約５０％へのゲルマニウム・ベース濃度の増加が、トランジスタの電流利得（β）を約３桁増加させる。
【００１６】
本発明の教示は、一様なドーパント（すなわちゲルマニウム）プロファイル、階段状ドーパント・プロファイルまたはエミッタに隣接するベースの部分の濃度に比べコレクタに隣接してより高いゲルマニウム濃度を有する段階的ドーパント・プロファイルを含めて任意の段階的ドーパント・プロファイルを有するシリコン・ゲルマニウム・ベースに適用されてよい。本発明の教示は、ベース層内に２つ以上の異なるドーパント・プロファイル（一実施形態の不連続のドーパント・プロファイル中の）を有する積層のベースを含めて、他のベース・ドーパント・プロファイルにも適用されてよい。このような積層のベース・ドーパント・プロファイルの一実施例は、コレクタの上に位置するベースの下３分の１の層内に第１のドーパント・プロファイル（そこでは、ドーパント濃度はコレクタから離れる方向に減少する）、ベースの中間の３分の１の層内に第２のドーパント・プロファイル、およびベースの上３分の１の層内に第３のドーパント・プロファイルを含む。本発明に併せてこのような一様でないベース・ドーパント・プロファイルを使用することが、ゲルマニウム濃縮領域内に最適なゲルマニウム濃度を作り出すことを容易にしてよい。さらに、シリコン・ゲルマニウム・ベースのドーパント・プロファイルおよび濃度が、ベース内に形成されているゲルマニウム濃縮領域が、意図された用途に従って所望のトランジスタ動作パラメータを最適化するように選択されてよい。
【００１７】
ＮＰＮ  ＨＢＴに対する本発明の教示によるゲルマニウム濃縮領域形成の処理手順が、同じ横断面を通して、形成された構成を示す図１〜７および図９〜１１と併せて以下に説明されている。
【００１８】
図示された処理は、図１の基板１０の上にＮＰＮ  ＨＢＴを形成する。性能劣化および集積された回路装置の間のクロス・トークを避けるために、他の回路装置からＨＢＴを電気的に分離することが必要である。図示された例示的分離処理は、ＬＯＣＯＳ（シリコンの局所酸化）分離領域２０を含む。他の実施形態では、浅いおよび深いトレンチ分離構成などの、他の分離構成が単独にあるいは、二酸化ケイ素分離領域２０と組み合わせて使用されてよいことが知られている。二酸化ケイ素層２６は、分離領域２０の間に基板１０を覆って形成されている。
【００１９】
図１は、適切にパターン化されたイオン注入マスクを通してドーパント・イオン注入処理によって基板１０内に形成されたサブコレクタ３０も示している。その次のマスキングとイオン注入動作が、ｎ型の低濃度ドープされたコレクタ接点領域４０を形成する。
【００２０】
図２では、ＴＥＯＳ二酸化ケイ素層スペーサ層５０およびポリシリコン層５５が、既知の処理に従って基板１０の上に形成される。ポリシリコン層５５は、イオン注入マスク６０を通して高ドーズのボロン・イオン注入（イオン注入の矢印６５によって表されているように）でドープされる。後のパターニング工程を経て、ボロン・イオン注入ポリシリコン層５５は、以下に説明するように外因性ベースを形成する。
【００２１】
図３に示されているように、窒化ケイ素層７０および二酸化ケイ素層７５（ＴＥＯＳ処理により形成された一実施形態内の）が、ポリシリコン層５５の上に堆積される。フォトレジスト層９０が、堆積されパターニングされてそこに窓１００を形成する。二酸化ケイ素層７５、窒化ケイ素層７０、およびポリシリコン層５５が、窓１００を通し異方性エッチングされ、ＴＥＯＳ層５０上で停止して、基板１０内にエミッタ窓１１０を形成する。コレクタ領域１２０は、窓１００を通してイオン注入される。
【００２２】
フォトレジスト層９０および二酸化ケイ素層７５を除去した後、窒化ケイ素層が堆積され異方性エッチングされて側壁スペーサ１７０を形成する。図４を参照のこと。湿式エッチング処理が、エミッタ窓１１０内部から二酸化ケイ素ＴＥＯＳ層５０および二酸化ケイ素層２６を取り除き、最初の空洞１７４および最初の空洞１７４に対して側面に配置された空洞１７５を形成する。
【００２３】
図５に示されているように、シリコン・ゲルマニウム・ベース１８０が、シリコン・ゲルマニウム・エピタキシャル成長工程の間に、空洞１７４および１７５（図４を参照のこと）内に形成される。シリコン・ゲルマニウム・ベース１８０は、ベース内に所望のゲルマニウム対シリコンの比率を提供するように、一般に化学気相成長（ＣＶＤ）装置プロセスによって成長させる。本発明の異なる実施形態によれば、シリコン・ゲルマニウム・ベース１８０は、段階的ゲルマニウム・ドーパント・プロファイル、一様なゲルマニウム・ドーパント・プロファイルまたは階段状ゲルマニウム・ドーパント・プロファイルを含む。
【００２４】
図６および７に示されるように、シリコン・ゲルマニウム・ベース１８０が、熱酸化され、シリコン・ゲルマニウム・ベース１８０の上に熱酸化物層１８５（例えば二酸化ケイ素）を形成する。乾式または湿式酸化が使用され、熱酸化物層１８５を形成する。好ましくは、乾式酸化は、約７００℃から約９００℃の温度範囲内で、大気圧およびおよそ２  ｌｉｔｅｒ／ｍｉｎの酸素流量で実施される。他の実施形態によれば、大気圧より低い圧力が使用されることもある。例示的酸化処理は、約９００℃で、約１時間、大気圧で、約２  ｌｉｔｅｒ／ｍｉｎの酸素流量での乾式酸化の使用を含む。従来の湿式酸化が乾式酸化の代わりに使用されてもよい。
【００２５】
酸化の間に、低欠陥密度ゲルマニウム濃縮領域２００（約３から５ｎｍの厚さを有する）が、シリコン・ゲルマニウム・ベース１８０の上面１９０の下に形成される。種々の酸化処理パラメータ（例えば、継続時間、温度および圧力）が、ゲルマニウム濃縮領域２００の厚さ、およびゲルマニウム濃度を変えるために変更されてよい。本発明の例示的実施形態では、ゲルマニウム濃縮領域２００のおよそ３から４ｎｍ厚さが、およそ１２０ｎｍの厚さを有するシリコン・ゲルマニウム・ベース１８０内に形成される。図７に示されているように、ゲルマニウム濃縮領域２００は、熱酸化物層１８５に曝されるシリコン・ゲルマニウム・ベース１８０領域を包含する領域２２５からシリコン・ゲルマニウム・ベース１８０全体を含む領域２５０に広がっている。
【００２６】
シリコン・ゲルマニウム・ベース１８０の熱酸化の間に、一般に二酸化ケイ素、しかし必ずしも化学量論的でない、熱酸化物層１８５が、二酸化ゲルマニウムに比べて優先的に生成され、二酸化ゲルマニウムより多い二酸化ケイ素の形成をもたらす。結果の熱酸化物層１８５は、主として二酸化ケイ素を含む。酸化の間に、酸化領域内のゲルマニウムが、熱酸化物層１８５の方向に拡散か、そうでなければ移動して、ゲルマニウム濃縮層２００を形成する。非結合のゲルマニウムが、ゲルマニウム濃縮領域２００（熱酸化ゲルマニウム濃縮領域とも呼ばれる）内、改質格子中に蓄積され、ａｓ−ｇｒｏｗｎシリコン・ゲルマニウム・ベース１８０中の当初のゲルマニウム濃度より５倍またはそれより多い比較的に高いゲルマニウム濃度を作り出すものと思われている。さらに、ゲルマニウム濃縮領域２００は、所望の圧縮歪み特性を含む低欠陥密度単結晶格子を備える。ゲルマニウム濃縮領域２００は、エピタキシャル成長層とほぼ類似の結晶特性を有し、高いゲルマニウム濃度の存在にもかかわらずほぼ無欠陥状態であってよい。したがって本発明は、エピタキシャル成長シリコン・ゲルマニウム・ベース内に高いゲルマニウム濃度を達成するＨＢＴ加工の間に酸化処理を利用する。
【００２７】
図８は、ゲルマニウム濃縮領域  ２００の一実施形態に対する近似的な濃度プロファイル２１６を定性的に示しており、エミッタから離れる方向に急激な濃度減少に気づく。ドーパント・プロファイル２１６は、好ましくは３０％から７５％のゲルマニウム濃度範囲であるか、またはそれより高い。図示されている実施形態では、ゲルマニウム濃縮領域２００の外側でゲルマニウム・ドーパント・プロファイルは、熱酸化工程前のベース１８０中のゲルマニウム・ドーパント・プロファイルと類似である。
【００２８】
シリコン・ゲルマニウム・ベース１８０の酸化およびゲルマニウム濃縮領域２００形成の後で、熱酸化物１８５が、フッ化水素酸エッチングなどの標準の半導体加工技術を用いて除去されあるいはストリップされる。その結果生じる構成が図９に示されている。
【００２９】
図１０に示されているように、窒化ケイ素スペーサ２６０およびその下に位置する二酸化ケイ素（ＴＥＯＳ）スペーサ２７０が、窓１１０内に形成されている。後で形成されるエミッタ（ＮＰＮトランジスタ内でｎ＋ドーピングを有する）と外因性ベース（ＮＰＮトランジスタ内でｐ＋ドーピングを有する）の間の間隔を増す働きをするスペーサが、ＴＥＯＳ二酸化ケイ素層とその上に位置する窒化ケイ素層の堆積によって形成される。これらの層は、図示されたように異方性にエッチ・バックされ、ベース１８０の上面に形成されているＴＥＯＳ二酸化ケイ素層領域の上のエッチング停止層を有してスペーサ２６０および２７０を形成する。もう１つの実施形態では、先に形成されたスペーサ１７０が十分な分離を提供する場合に、スペーサ２６０および２７０が、必要とされないことがある。スペーサ形成の後に、ベース１８０上面の上にあるＴＥＯＳ二酸化ケイ素層の残留領域が、湿式エッチング処理によって除去される。
【００３０】
図１０に示されているように、エミッタ層２８０がベース１８０上に成長または堆積され、イオン注入またはその場ドーピングによってドープされる。一般に、エミッタ層２８０は、当業者には既知である技法に従ってエピタキシャルに成長されるか、そうでなければ堆積される結晶または多結晶エミッタ層を備える。図１１に示されたようにハード・マスクおよびフォトレジスト・マスクが、ドープされたエミッタ層２８０のパターン化に利用されてエミッタ２８０Ａを形成する。やはり、窒化ケイ素層７０の領域が、エミッタ２８０Ａの下にある窒化ケイ素領域７０Ａを残して、エミッタ領域エッチングの間に除去される。もう１つのフォトレジスト・マスクを用いて、ＴＥＯＳ層５０およびポリシリコン層５５が、後で形成する外因性ベース５５Ａを有してエッチングされる。
【００３１】
最後のＨＢＴ３００は、従来技術の標準的エピタキシャル成長法によって達成可能であるよりも多いゲルマニウム濃度を有するほぼ無欠陥のゲルマニウム濃縮層２００を備える。
【００３２】
本発明のもう１つの実施形態によれば、ＨＢＴは、ゲルマニウム濃縮領域２００内のゲルマニウム原子を再分配するためにアニールされ、濃縮領域２００内のゲルマニウム濃度を減少させて、ゲルマニウム濃縮領域２００に隣接するベース領域内のゲルマニウム濃度を増加させることがある。
【００３３】
本発明の方法は、低い欠陥レベルとシリコン・ゲルマニウム領域内の高いゲルマニウム濃度で利することがある種々のマイクロエレクトロニクス・デバイスの製造に適用されてよい。
【００３４】
本発明の開示された実施形態の特徴は、ＨＢＴベース内にゲルマニウム濃縮領域を有するＨＢＴである。もう１つの特徴は、ベース領域のゲルマニウム濃度を濃縮するためにシリコン・ゲルマニウム・ベースの上に熱酸化物層を成長させること、および熱酸化物層の除去とを含む。
【００３５】
本発明は、ゲルマニウム濃縮領域内の比較的に高いゲルマニウム濃度のために、特定の設計用途向けにＨＢＴ動作パラメータ（例えば、電流利得、カットオフ周波数、最大発振周波数およびゲート遅延）を最適化する回路設計者の力量を高めてくれる。例えば、ＨＢＴベース中の高いゲルマニウム分率（すなわち、シリコン濃度に対するゲルマニウム濃度の比率）が、電流利得およびカットオフ周波数を高める。
【００３６】
ＢＪＴをそこに形成した集積回路の文脈で説明されてきたが、本発明の教示は、基板中にＢＪＴ／ＨＢＴおよび相補型金属酸化膜電界効果トランジスタが形成されているＢｉＣＭＯＳプロセス中でのＢＪＴ／ＨＢＴ形成プロセスに適用することもできる。
【００３７】
シリコン・ゲルマニウム・ベース内にゲルマニウム濃縮領域を含むＨＢＴ構成とＨＢＴ内のシリコン・ゲルマニウム・ベース中にゲルマニウム濃縮領域を形成するプロセスとが説明されてきた。本発明を様々なやり方で、また様々な回路構成で実施するための基礎を提供する、本発明の特定の適用分野および例示的実施形態が図示され且つ説明されている。本発明の範囲内で数多くの変形形態が可能である。前述された１つまたは複数の実施形態に関連した特徴および構成要素が、全ての実施形態に対して必要とされる構成要素と解釈されるべきでない。本発明は、付随の特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００３８】
【図１】本発明の教示によるシリコン・ゲルマニウム・バイポーラ・トランジスタ形成に対する一連の加工工程を図示している、共通の面を通して見た断面図である。
【図２】本発明の教示によるシリコン・ゲルマニウム・バイポーラ・トランジスタ形成に対する一連の加工工程を図示している、共通の面を通して見た断面図である。
【図３】本発明の教示によるシリコン・ゲルマニウム・バイポーラ・トランジスタ形成に対する一連の加工工程を図示している、共通の面を通して見た断面図である。
【図４】本発明の教示によるシリコン・ゲルマニウム・バイポーラ・トランジスタ形成に対する一連の加工工程を図示している、共通の面を通して見た断面図である。
【図５】本発明の教示によるシリコン・ゲルマニウム・バイポーラ・トランジスタ形成に対する一連の加工工程を図示している、共通の面を通して見た断面図である。
【図６】本発明の教示によるシリコン・ゲルマニウム・バイポーラ・トランジスタ形成に対する一連の加工工程を図示している、共通の面を通して見た断面図である。
【図７】本発明の教示によるシリコン・ゲルマニウム・バイポーラ・トランジスタ形成に対する一連の加工工程を図示している、共通の面を通して見た断面図である。
【図８】本発明によるシリコン・ゲルマニウム・トランジスタに対するベースのドーパント・プロファイルの定性的図である。
【図９】本発明の教示によるシリコン・ゲルマニウム・バイポーラ・トランジスタ形成に対する追加的な一連の加工工程を図示する、共通の面を通して見た断面図である。
【図１０】本発明の教示によるシリコン・ゲルマニウム・バイポーラ・トランジスタ形成に対する追加的な一連の加工工程を図示する、共通の面を通して見た断面図である。
【図１１】本発明の教示によるシリコン・ゲルマニウム・バイポーラ・トランジスタ形成に対する追加的な一連の加工工程を図示する、共通の面を通して見た断面図である。
【図１】
0005393027.tif 000002
【図２】
0005393027.tif 000003
【図３】
0005393027.tif 000004
【図４】
0005393027.tif 000005
【図５】
0005393027.tif 000006
【図６】
0005393027.tif 000007
【図７】
0005393027.tif 000008
【図８】
0005393027.tif 000009
【図９】
0005393027.tif 000010
【図１０】
0005393027.tif 000011
【図１１】
0005393027.tif 000012