(57)【特許請求の範囲】
【請求項１】
入力電圧に接続された主スイッチング素子と、
前記主スイッチング素子のスイッチング周波数に同期したランプ信号を生成するランプ信号生成部と、
前記ランプ信号生成部により生成されたランプ信号の振幅に応じた振幅信号を生成する振幅信号生成部と、
前記ランプ信号生成部により生成されたランプ信号と出力電圧に応じた大きさのフィードバック信号と第１基準電圧とに基づいて前記主スイッチング素子のオンタイミングを制御するとともに、前記振幅信号生成部により生成された振幅信号と前記入力電圧と前記出力電圧とに基づいて前記主スイッチング素子のオン幅を制御する制御部と、
を備えることを特徴とするスイッチング電源装置。
【請求項２】
前記ランプ信号生成部により生成されたランプ信号の振幅及び周波数に対応した正の傾斜を有する第２ランプ信号を生成するとともに、生成した第２ランプ信号を前記第１基準電圧に重畳させて第１重畳信号を生成する第１重畳回路を備え、
前記制御部は、前記第１重畳回路により生成された第１重畳信号と前記フィードバック信号とを比較し、前記フィードバック信号が前記第１重畳信号を下回った場合に前記主スイッチング素子がオンするようにオンタイミングを制御することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記ランプ信号生成部により生成されたランプ信号の振幅及び周波数に対応した負の傾斜を有する第３ランプ信号を生成するとともに、生成した第３ランプ信号を前記フィードバック信号に重畳させて第２重畳信号を生成する第２重畳回路を備え、
前記制御部は、前記第２重畳回路により生成された第２重畳信号と前記第１基準電圧とを比較し、前記第２重畳信号が前記第１基準電圧を下回った場合に前記主スイッチング素子がオンするようにオンタイミングを制御することを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記制御部は、前記振幅信号生成部により生成された振幅信号に基づいて、前記ランプ信号生成部により生成されたランプ信号の振幅が所定の値を維持するように前記主スイッチング素子のオン幅を制御することを特徴とする請求項１乃至請求項３のいずれか１項記載のスイッチング電源装置。
【請求項５】
前記制御部は、前記振幅信号生成部により生成された振幅信号に基づいて、前記ランプ信号生成部により生成されたランプ信号の振幅が所定の値未満の場合に前記主スイッチング素子のオン幅を広げるように制御するとともに、前記ランプ信号生成部により生成されたランプ信号の振幅が所定の値以上の場合に前記主スイッチング素子のオン幅を狭めるように制御することを特徴とする請求項１乃至請求項４のいずれか１項記載のスイッチング電源装置。
【請求項６】
前記振幅信号生成部は、
前記ランプ信号生成部により生成されたランプ信号の谷電圧を保持するサンプルホールド回路と、
前記サンプルホールド回路により保持された谷電圧と第２基準電圧とを比較し、比較結果に応じた誤差増幅信号を生成して振幅信号として出力する誤差増幅器と、
を有することを特徴とする請求項１乃至請求項５のいずれか１項記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流安定化電圧を供給するスイッチング電源装置に関する。
【背景技術】
【０００２】
画像エンジンやＣＰＵ等のデジタル信号処理ＬＳＩの電源電圧を供給するＤＣ・ＤＣコンバーターには、ダイナミックに変動するデジタル負荷に対して、出力電圧の変動幅を極力抑え込む高い負荷応答性能が求められるが、出力電圧と基準電圧との比較のためにエラーアンプを搭載したＤＣ・ＤＣコンバーターは、当該エラーアンプが遅れ要素の主要因となり、負荷応答性能が悪化するという問題点を有する。そこで、遅れ要素の主要因であるエラーアンプを搭載しないことにより、デジタル負荷の要求に対する負荷応答性能を向上させたＰＦＭ（周波数変調）制御のリップルコンバーターが提案され広く用いられている。
【０００３】
古典的なＰＦＭリップルコンバーターは、出力電圧のリップル電圧を検出して制御を行う方式であるために、十分なリップル信号を得るために出力コンデンサにはＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ：等価直列抵抗）の大きい電解コンデンサ等が必要であり、システムの小型化の妨げになっていた。
【０００４】
近年に至っては、先行技術の一例と示した特許文献１，２のように、ＥＳＲによるリップルを想定したＲａｍｐ信号を、フィードバック電圧あるいは基準電圧側に重畳することで、ＥＳＲの小さなセラミックコンデンサを出力コンデンサとして用いた場合でも安定動作できる製品が多く提案され、製品化されつつある。
【０００５】
図１３は、特許文献１，２に記載の内容を含む従来のスイッチング電源装置の構成を示す回路図である。また、図１４は、従来のスイッチング電源装置の動作を示すタイミングチャートである。これらの図を参照して、一般的なオン幅固定型のリップル制御方式を採用したスイッチング電源装置の動作について説明する。なお、特許文献１，２には、共にＲａｍｐ信号をフィードバック信号に重畳する方式が開示されているが、この方式はＲａｍｐ信号を基準電圧に重畳する方式と動作的に等価であるため、後々の説明を簡略化するために、Ｒａｍｐ信号を基準電圧に重畳する方式に変更して説明する。
【０００６】
図１３において、Ｒａｍｐジェネレータ１８は、ＥＳＲのリップル信号を想定したＲａｍｐ信号を生成し、重畳回路３に出力する。重畳回路３は、第１基準電圧ＲＥＦに対して、正の傾斜を持つＲａｍｐ信号を重畳した第２基準電圧ＲＥＦ２を生成し、フィードバックコンパレータ４の非反転入力に対して出力する。
【０００７】
一方、フィードバック電圧ＦＢは、フィードバックコンパレータ４の反転入力に対して出力される。このフィードバック電圧ＦＢは、出力電圧Ｖｏｕｔをフィードバック分圧抵抗１６と１７とによって分圧した電圧である。フィードバック電圧ＦＢが第２基準電圧ＲＥＦ２を下回ると、フィードバックコンパレータ４は、即座にＦＢ_ＴＲＧ信号を１ＳＨＯＴ回路５に対して出力する。
【０００８】
１ＳＨＯＴ回路５は、フィードバックコンパレータ４により出力されたＦＢ_ＴＲＧ信号を受けて、一定時間幅のＯＮ_ＴＲＧ信号を生成し、オンタイマー７ｂのＳｅｔ端子に対して出力する。
【０００９】
一方、フィードフォワード回路６ｂは、入力電圧Ｖｉｎや出力電圧Ｖｏｕｔの設定が変わっても、一定のスイッチング周波数を維持するために、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを検出し、Ｖｉｎに比例してＶｏｕｔに反比例するフィードフォワード信号Ｉｔｏｎを生成し、オンタイマー７のＡｄｊ端子に出力する。
【００１０】
オンタイマー７は、１ＳＨＯＴ回路５により出力されたＯＮ_ＴＲＧ信号をトリガーとして、フィードフォワード信号Ｉｔｏｎに応じたＴｏｎ信号をドライブロジック８に対して出力する。フィードフォワード信号Ｉｔｏｎが大きくなるほど、Ｔｏｎ信号の時間幅は狭くなる。
【００１１】
ドライブロジック８は、オンタイマー８により出力されたＴｏｎ信号に基づいて、ハイサイドドライバ９の駆動信号Ｈｏｎとローサイドドライバ１０の駆動信号Ｌｏｎとを出力すると同時に、回生期間が終了してインダクタ１３に流れる電流ＩＬの極性が反転したことをＳＷ信号で検出し、駆動信号ＬｏｎをＨｉｇｈからＬｏｗへ切り替えることで、ローサイドＭＯＳＦＥＴ１２をオフさせて、インダクタ電流ＩＬの過大な逆流を防止することで、無用な損失の発生を防ぐ機能を備えている。
【００１２】
ハイサイドドライバ９は、ドライブロジック８により出力されたＨｏｎ信号に基づいて、ハイサイドＭＯＳＦＥＴ１１のゲートを駆動することで、インダクタ１３を介して出力コンデンサ１４と出力負荷１５とに対してエネルギーを供給する。
【００１３】
ローサイドドライバ１０は、ドライブロジック８により出力されたＬｏｎ信号に基づいて、ローサイドＭＯＳＦＥＴ１２のゲートを駆動し、ハイサイドＭＯＳＦＥＴ１１がオフした後のインダクタ電流ＩＬの回生期間に、ローサイドＭＯＳＦＥＴ１２をオンさせることで、導通損失を低減させる。
【００１４】
このように、図１３に示す従来のスイッチング電源装置は、上述した一連の動作によって、出力負荷電流Ｉｏｕｔが軽負荷から重負荷へ急変して出力電圧Ｖｏｕｔが低下した際に、即座にハイサイドＭＯＳＦＥＴをオンさせることで高い負荷応答性を実現し、さらに、古典的なリップル制御方式では不可能だった出力コンデンサのセラコン化を実現することができる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】米国特許第６５８３６１０号明細書
【特許文献２】特開２００８−７２８９１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、特許文献１，２に示すような一定傾斜のＲａｍｐ信号をフィードバック電圧ＦＢあるいは基準電圧ＲＥＦに重畳する方式は、出力負荷電流Ｉｏｕｔが変化してスイッチング周波数が変化した際に、Ｒａｍｐ信号の振幅が変化することに伴って、出力電圧Ｖｏｕｔも変動し、ＤＣ・ＤＣコンバーターの重要特性であるロードレギュレーションが悪化してしまうという欠点を有する。具体的には図１４に示すタイミングチャートを用いて説明する。
【００１７】
出力負荷電流Ｉｏｕｔが重負荷から軽負荷に急変すると、出力電圧Ｖｏｕｔは瞬間的に跳ね上がる。その後、時間の経過とともに出力電圧Ｖｏｕｔが低下し、Ｒａｍｐ信号が重畳された第２基準電圧ＲＥＦ２の頂点電位をフィードバック信号ＦＢが下回った時に、１ＳＨＯＴ回路５は、オントリガー信号ＯＮ_ＴＲＧを出力する。これによってハイサイドＭＯＳＦＥＴ１１はオンするものの、出力負荷電流Ｉｏｕｔが少ないほど、ハイサイドＭＯＳＦＥＴ１１のオンタイミングは遅くなる。すなわち、出力負荷電流Ｉｏｕｔが少ないほど、ハイサイドＭＯＳＦＥＴ１１のスイッチング周波数は低くなる。
【００１８】
スイッチング周波数が低くなると、第１基準電圧ＲＥＦに重畳されるＲａｍｐ信号の振幅が増加するため、第２基準電圧ＲＥＦ２は、重負荷時と比べて大きな値となる。この結果、ロードレギュレーション特性は悪化することになる。図１４に示すように、出力電圧Ｖｏｕｔは、軽負荷から重負荷に変化した場合においても急落し、その後においても回復しないため、軽負荷時と重負荷時とで大きな電圧差を有していると言うことができ、ロードレギュレーション特性が良いとは言い難い。
【００１９】
ロードレギュレーションを改善するためには第２基準電圧ＲＥＦ２に重畳されるＲａｍｐ振幅量を減らす必要があるが、この場合におけるスイッチング電源装置は、小型化が要求されているのでセラミックコンデンサなどの低ＥＳＲのコンデンサを出力コンデンサとして用いており、動作が不安定になってしまうという問題点が再浮上する。
【００２０】
本発明は上述した従来技術の問題点を解決するもので、ＥＳＲの小さな出力コンデンサを利用した場合においても安定動作が可能であり、且つロードレギュレーション特性の良好なスイッチング電源装置を提供することを課題とする。
【課題を解決するための手段】
【００２１】
本発明に係るスイッチング電源装置は、上記課題を解決するために、入力電圧に接続された主スイッチング素子と、前記主スイッチング素子のスイッチング周波数に同期したランプ信号を生成するランプ信号生成部と、前記ランプ信号生成部により生成されたランプ信号の振幅に応じた振幅信号を生成する振幅信号生成部と、前記ランプ信号生成部により生成されたランプ信号と出力電圧に応じた大きさのフィードバック信号と第１基準電圧とに基づいて前記主スイッチング素子のオンタイミングを制御するとともに、前記振幅信号生成部により生成された振幅信号と前記入力電圧と前記出力電圧とに基づいて前記主スイッチング素子のオン幅を制御する制御部とを備えることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、ＥＳＲの小さな出力コンデンサを利用した場合においても安定動作が可能であり、且つロードレギュレーション特性の良好なスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施例１の形態のスイッチング電源装置の構成を示す回路図である。
【図２】本発明の実施例１の形態のスイッチング電源装置におけるランプジェネレータの詳細な構成を示す回路図である。
【図３】本発明の実施例１の形態のスイッチング電源装置における重畳回路の詳細な構成を示す回路図である。
【図４】本発明の実施例１の形態のスイッチング電源装置におけるサンプルホールド回路の詳細な構成を示す回路図である。
【図５】本発明の実施例１の形態のスイッチング電源装置におけるフィードフォワード回路の詳細な構成を示す回路図である。
【図６】本発明の実施例１の形態のスイッチング電源装置におけるオンタイマーの詳細な構成を示す回路図である。
【図７】本発明の実施例１の形態のスイッチング電源装置の動作を示すタイミングチャートである。
【図８】本発明の実施例１の形態のスイッチング電源装置における出力電流に対するハイサイドＭＯＳＦＥＴのオン幅を示す図である。
【図９】本発明の実施例１の形態のスイッチング電源装置における出力電流に対するスイッチング周波数を示す図である。
【図１０】本発明の実施例１の形態のスイッチング電源装置における出力電流に対する出力電圧を示す図である。
【図１１】本発明の実施例２の形態のスイッチング電源装置の構成を示す回路図である。
【図１２】本発明の実施例２の形態のスイッチング電源装置における重畳回路の詳細な構成を示す回路図である。
【図１３】従来のスイッチング電源装置の構成を示す回路図である。
【図１４】従来のスイッチング電源装置の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２４】
以下、本発明のスイッチング電源装置の実施の形態を、図面に基づいて詳細に説明する。
【実施例１】
【００２５】
以下、本発明の実施例について図面を参照しながら説明する。まず、本実施の形態の構成を説明する。図１は、本発明の実施例１のスイッチング電源装置の構成を示す回路図である。なお、図１において、図１３における従来装置の構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。
【００２６】
このスイッチング電源装置は、図１に示すように、第１フィードバック制御回路１、第２フィードバック制御回路２、重畳回路３、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ１２、インダクタ１３、出力平滑コンデンサ１４、出力負荷１５、フィードバック抵抗１６、及びフィードバック抵抗１７により構成される。
【００２７】
また、第１フィードバック制御回路１は、フィードバックコンパレータ４、１ＳＨＯＴ回路５、フィードフォワード回路６、オンタイマー７、ドライブロジック８、ハイサイドドライバ９、及びローサイドドライバ１０により構成される。
【００２８】
さらに、第２フィードバック制御回路２は、ランプジェネレータ１８、サンプルホールド回路１９、エラーアンプ２０、位相補償抵抗２１、及び位相補償コンデンサ２２により構成される。
【００２９】
すなわち、本実施例のスイッチング電源装置は、図１３に示す従来のスイッチング電源装置に対して、第２フィードバック制御回路２を備える点で異なる。
【００３０】
ハイサイドＭＯＳＦＥＴ１１は、本発明の主スイッチング素子に対応し、ドレイン端子が入力電圧Ｖｉｎに接続されている。また、ハイサイドＭＯＳＦＥＴ１１のソース端子は、ローサイドＭＯＳＦＥＴ１２のドレイン端子に接続されているとともに、インダクタ１３を介して出力負荷１５に接続されている。すなわち、本実施例のスイッチング電源装置は、ハイサイドＭＯＳＦＥＴ１１とローサイドＭＯＳＦＥＴ１２とのスイッチング動作により入力電圧を所定の電圧に変換して出力負荷１５に供給する。
【００３１】
メジャーループである第１フィードバック制御回路１は、出力負荷１５が軽負荷から重負荷へ急変した場合など、ダイナミックに変化する負荷に対して、エラーアンプを介さず高速に動作することで出力電圧Ｖｏｕｔの変化幅を最小限に抑える働きをする。
【００３２】
これに対して、マイナーループである第２フィードバック制御回路２は、ランプジェネレータ１８により生成されたランプ信号の振幅を検知し、この振幅が、出力負荷電流Ｉｏｕｔに寄らず一定となるよう、ハイサイドＭＯＳＦＥＴ１１のオン幅を最適制御することで、スイッチング周波数Ｆｓｗを一定に保つ。この結果、スタティックな負荷変動に対しては、第２基準電圧ＲＥＦ２のピーク電圧は常時一定に保たれるため、先行技術の問題点であったロードレギュレーション特性を、制御安定性を犠牲にすることなく大幅に改善できる。
【００３３】
ランプジェネレータ１８は、本発明のランプ信号生成部に対応し、主スイッチング素子のスイッチング周波数に同期したランプ信号（Ｒａｍｐ）を生成する。図２は、本実施例のスイッチング電源装置におけるランプジェネレータ１８の詳細な構成を示す回路図である。ランプジェネレータ１８は、図２に示すように、１ＳＨＯＴ回路１８１、インバータ１８２、ＰｃｈＭＯＳＦＥＴ１８３、コンデンサ１８４、定電流Ｉ１、及び下限クランプ電圧Ｖ２により構成されている。
【００３４】
１ＳＨＯＴ回路１８１は、ハイサイドドライバ９により出力された駆動信号Ｈｏｎを受け、ＨｏｎがＨｉｇｈに切り替わった時に、ＰｃｈＭＯＳＦＥＴ１８３を例えば１００ｎｓ程度の極短い期間だけオンさせる。これにより、コンデンサ１８４は、電源電圧ＲＥＧまで瞬時に充電される。
【００３５】
その後、ＰｃｈＭＯＳＦＥＴ１８３がオフすると、コンデンサ１８４に蓄えられた電荷は、定電流Ｉ１によって徐々に引き抜かれる。その結果、ランプジェネレータ１８は、ＥＳＲのリップル信号を想定したランプ信号を生成することができ、生成したランプ信号を重畳回路３とサンプルホールド回路１９とに出力する。
【００３６】
重畳回路３は、本発明の第１重畳回路に対応し、ランプジェネレータ１８により生成されたランプ信号（図１中のＲａｍｐ）の振幅及び周波数に対応した正の傾斜を有する第２ランプ信号を生成するとともに、生成した第２ランプ信号を第１基準電圧（図１中のＲＥＦ：０．５Ｖ）に重畳させて第１重畳信号（図１中のＲＥＦ２）を生成する。
【００３７】
図３は、本実施例のスイッチング電源装置における重畳回路３の詳細な構成を示す回路図である。重畳回路３は、ＮＰＮトランジスタ３１、ＰＮＰトランジスタ３２、抵抗３３、ＮｃｈＭＯＳＦＥＴ３４，３５、ＰｃｈＭＯＳＦＥＴ３６，３７、抵抗３８、及び定電流源Ｉ２により構成される。
【００３８】
ランプジェネレータ１８により生成されたランプ信号は、ＮＰＮトランジスタ３１とＰＮＰトランジスタ３２によるバッファー回路によりインピーダンス変換され、ＰＮＰトランジスタ３２のエミッタにランプ信号とほぼ同一電圧レベルのＲａｍｐ２信号が出力される。このため、抵抗３３の両端には、ＲＥＧ−Ｒａｍｐ２の電位差が発生し、ランプ信号の変化に応じた電流信号Ｉ３が生成される。この電流信号Ｉ３は、ＮｃｈＭＯＳＦＥＴ３４，３５によるカレントミラー回路と、ＰｃｈＭＯＳＦＥＴ３６，３７によるカレントミラー回路とを介して、抵抗３８に出力されることで電圧変換される。
【００３９】
これにより、重畳回路３は、抵抗３８の高電位側端子において、直流安定電圧である第１基準電圧ＲＥＦに対してＲａｍｐに対応した正の傾斜を有する第２ランプ信号を重畳させ、第２基準電圧ＲＥＦ２（本発明の第１重畳信号に対応）を生成し、フィードバックコンパレータ４の非反転入力端子に出力する。
【００４０】
第２フィードバック制御回路２に設けられたサンプルホールド回路１９、エラーアンプ２０、位相補償抵抗２１、及び位相補償コンデンサ２２は、本発明の振幅信号生成部に対応し、ランプジェネレータ１８により生成されたランプ信号の振幅に応じた振幅信号（図１中のＣｏｍｐ）を生成する。
【００４１】
サンプルホールド回路１９は、ランプジェネレータ１８により生成されたランプ信号の谷電圧を保持する。図４は、本実施例のスイッチング電源装置におけるサンプルホールド回路１９の詳細な構成を示す回路図である。サンプルホールド回路１９は、図４に示すように、バッファー回路１９１、スイッチ１９２、及びコンデンサ１９３により構成される。
【００４２】
バッファー回路１９１は、ランプ信号をインピーダンス変換した信号を出力し、ランプ信号が谷電圧となるタイミングに合わせて、オンタイマー７によるサンプリング信号Ｓｐｌに基づいてスイッチ１９２が一定のサンプリング時間オンすることで、コンデンサ１９３を充電する。このため、コンデンサ１９３は、次のサンプリング期間が来るまでの間、ランプ信号の谷電圧値Ｖａｌｌｅｙを保持する。
【００４３】
エラーアンプ２０は、本発明の誤差増幅器に対応し、サンプルホールド回路１９により保持された谷電圧Ｖａｌｌｅｙと第２基準電圧（図１中のＶ１）とを比較し、比較結果に応じた誤差増幅信号を生成して振幅信号Ｃｏｍｐとして出力する。すなわち、エラーアンプ２０は、谷電圧Ｖａｌｌｅｙと基準電圧Ｖ１とを比較し、抵抗２１とコンデンサ２２によって位相補償された振幅信号Ｃｏｍｐをフィードフォワード回路６に出力する。
【００４４】
第１フィードバック制御回路１は、本発明の制御部に対応し、ランプジェネレータ１８により生成されたランプ信号と出力電圧Ｖｏｕｔに応じた大きさのフィードバック信号ＦＢと第１基準電圧ＲＥＦとに基づいて主スイッチング素子のオンタイミングを制御するとともに、振幅信号生成部により生成された振幅信号Ｃｏｍｐと入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとに基づいて主スイッチング素子のオン幅を制御する。
【００４５】
図５は、本実施例のスイッチング電源装置におけるフィードフォワード回路６の詳細な構成を示す回路図である。フィードフォワード回路６は、図５に示すように、電圧電流変換回路６１、６２、６３と、除算回路６４、６５の組み合わせによって構成されている。
【００４６】
電圧電流変換回路６１は、入力電圧Ｖｉｎを電流変換することで電流信号Ｉｖｉｎを生成する。また、電圧電流変換回路６２は、出力電圧Ｖｏｕｔを電流変換することで電流信号Ｉｖｏｕｔを生成する。同様に、電圧電流変換回路６３は、振幅信号（誤差増幅電圧）Ｃｏｍｐを電流変換することで電流信号Ｉｃｏｍｐを生成する。
【００４７】
除算回路６４は、電流信号Ｉｖｉｎを電流信号Ｉｖｏｕｔで割り算した電流信号Ｉｆｗを後段の除算回路６５に対して出力する。除算回路６５は、電流信号Ｉｆｗを電流信号Ｉｃｏｍｐで割り算した電流信号Ｉｔｏｎを生成する。このＩｔｏｎの計算式は、Ｉｔｏｎ＝Ｋ×Ｖｉｎ／（Ｖｏｕｔ×Ｃｏｍｐ）で与えられる。ここで、Ｋは、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、振幅信号Ｃｏｍｐを電流信号へ変換した際の変換係数であり、抵抗値に反比例する次元を持っている。
【００４８】
このようにして、フィードフォワード回路６は、入力電圧Ｖｉｎに比例し、出力電圧Ｖｏｕｔに反比例した出力電流Ｉｔｏｎをオンタイマー７のＡｄｊ端子に出力する。フィードフォワード回路６の動作により、第１フィードバック制御回路１は、スイッチング周波数が入出力条件に依らず一定となるようにハイサイドＭＯＳＦＥＴ１１のオン幅を制御し、さらに、第２フィードバック制御回路により出力された振幅信号（誤差増幅信号）Ｃｏｍｐに反比例する特性をＩｔｏｎに持たせることで、ランプ信号の谷電圧Ｖａｌｌｅｙが基準電圧Ｖ１に等しくなるようにハイサイドＭＯＳＦＥＴ１１のオン幅を制御する。
【００４９】
第１フィードバック制御回路１は、フィードフォワード回路６を有することにより、振幅信号生成部により出力された振幅信号（誤差増幅信号）Ｃｏｍｐに基づいて、ランプジェネレータ１８により生成されたランプ信号の振幅が所定の値を維持するように主スイッチング素子であるハイサイドＭＯＳＦＥＴ１１のオン幅を制御する。
【００５０】
フィードバックコンパレータ４は、フィードバック電圧ＦＢと第２基準電圧ＲＥＦ２とを比較し、フィードバック電圧ＦＢが第２基準電圧ＲＥＦ２の頂上電圧を下回った時に、ＦＢ＿ＴＲＧ信号を出力する。１ＳＨＯＴ回路５は、フィードバックコンパレータ４により出力されたＦＢ＿ＴＲＧ信号に基づいて、ＯＮ＿ＴＲＧ信号を生成し、オンタイマー７のＳｅｔ端子に出力する。
【００５１】
図６は、本実施例のスイッチング電源装置におけるオンタイマー７の詳細な構成を示す回路図である。オンタイマー７は、図６に示すように、コンデンサ７１、コンパレータ７２、ＡＮＤ回路７３、１ＳＨＯＴ回路７４、インバータ回路７５、及びスイッチ７６により構成される。
【００５２】
スイッチ７６は、１ＳＨＯＴ回路５により出力されたＯＮ_ＴＲＧ信号に基づいて、一定時間オンする。コンデンサ７１は、スイッチ７６がオンすることにより、蓄えた電荷を瞬時に放電する。これによってコンパレータ７２の論理出力レベルがＨｉｇｈとなり、１ＳＨＯＴ回路７４は、一定時間のサンプリング信号Ｓｐｌを出力する。
【００５３】
１ＳＨＯＴ回路７４によるサンプリング期間終了後に、ＡＮＤ回路７３は、出力信号であるドライブロジック制御信号ＴｏｎをＨｉｇｈにする。その後、コンデンサ７１は、フィードフォワード電流信号Ｉｔｏｎによって充電を開始する。コンデンサ７１の電位がしきい値Ｖ３に達すると、コンパレータ７２が出力レベルをＬｏｗに切り替えるので、ＡＮＤ回路７３は、ドライブロジック制御信号ＴｏｎをＬｏｗにする。
【００５４】
ドライブロジック８は、オンタイマー７により出力されたドライブロジック制御信号Ｔｏｎに基づいて、ハイサイドドライバ９の駆動信号Ｈｏｎと、当該駆動信号Ｈｏｎと逆相のローサイドドライバ１０の駆動信号Ｌｏｎを出力する。さらに、ドライブロジック８は、インダクタ１３の回生期間が終了してインダクタ１３に流れる電流ＩＬの極性が反転したことをＳＷ電圧に基づいて検出し、ローサイド駆動信号ＬｏｎをＬｏｗに切り替える。これによってローサイドＭＯＳＦＥＴ１２がオフされるので、スイッチング電源装置は、インダクタ電流ＩＬの過大な逆流を抑え、無用な損失発生を防止する。
【００５５】
ハイサイドドライバ９は、ドライブロジック８により出力されたＨｏｎ信号に基づいてハイサイドＭＯＳＦＥＴ１１のゲートを駆動し、インダクタ１３を介して出力コンデンサ１４及び出力負荷１５に対してエネルギーを供給する。
【００５６】
ローサイドドライバ１０は、ドライブロジック８により出力されたＬｏｎ信号に基づいてローサイドＭＯＳＦＥＴ１２のゲートを駆動し、ハイサイドＭＯＳＦＥＴ１１がオフした後のインダクタ電流ＩＬの回生期間にローサイドＭＯＳＦＥＴ１２をオンさせることで、導通損失を低減させる。
【００５７】
上述したフィードバックコンパレータ４、１ＳＨＯＴ回路５、オンタイマー７、ドライブロジック８、及びハイサイドドライバ９の動作からわかるように、第１フィードバック制御回路１は、重畳回路３により生成された第１重畳信号（ＲＥＦ２）とフィードバック信号ＦＢとを比較し、フィードバック信号ＦＢが第１重畳信号を下回った場合に主スイッチング素子であるハイサイドＭＯＳＦＥＴ１１がオンするようにオンタイミングを制御する。
【００５８】
次に、上述のように構成された本実施の形態の作用を説明する。特に、ランプ信号の振幅が一定になるように制御することで、ロードレギュレーション特性が大幅に向上するメカニズムについて図７を参照して説明する。
【００５９】
図７は、本実施例のスイッチング電源装置の動作を示すタイミングチャートである。出力負荷電流Ｉｏｕｔが軽負荷、且つ、一定の状態では、サンプルホールド回路１９、エラーアンプ２０、及びフィードフォワード回路６の動作により、ランプ信号（Ｒａｍｐ）の谷電圧Ｖａｌｌｅｙと基準電圧Ｖ１とは等しくなるように制御される。
【００６０】
次に、出力負荷電流Ｉｏｕｔが重負荷へ急変すると、出力電圧Ｖｏｕｔの低下に伴って、フィードバック電圧ＦＢは低下する。フィードバック電圧ＦＢが第２基準電圧ＲＥＦ２以下になると、フィードバックコンパレータ４の比較結果に基づいて、１ＳＨＯＴ回路５はＯＮ_ＴＲＧ信号を出力する。このＯＮ＿ＴＲＧ信号をきっかけとして、ハイサイドＭＯＳＦＥＴ１１は即座にオンする。この時に、ランプ信号の谷電圧Ｖａｌｌｅｙが上昇するため、Ｖａｌｌｅｙと基準電圧Ｖ１との間に誤差が発生する。
【００６１】
第２フィードバック制御回路２内のエラーアンプ２０は、この誤差を打ち消すように、振幅信号Ｃｏｍｐを上昇させて出力する。振幅信号Ｃｏｍｐの上昇に反比例して、フィードフォワード回路６によるフィードフォワード電流Ｉｔｏｎは低下する。オンタイマー７は、フィードフォワード信号Ｉｔｏｎが低下しているので、Ｔｏｎ信号の時間幅を広げて出力する。
【００６２】
結果として、第１フィードバック制御回路１は、ハイサイドＭＯＳＦＥＴ１１のオン幅が広がる方向に制御を行う。すなわち、第１フィードバック制御回路１は、振幅信号生成部により生成された振幅信号Ｃｏｍｐに基づいて、ランプジェネレータ１８により生成されたランプ信号の振幅が所定の値未満の場合に、主スイッチング素子であるハイサイドＭＯＳＦＥＴ１１のオン幅を広げるように制御する。
【００６３】
ハイサイドＭＯＳＦＥＴ１１のオン幅が広がると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの比率で概ね決定されるオンデューティーを一定に保つよう、スイッチング周波数が低下し、結局、軽負荷時のスイッチング周波数Ｆｓｗ１と重負荷時のスイッチング周波数Ｆｓｗ２とは等しくなるように制御される。これによって、ランプ信号の谷電圧Ｖａｌｌｅｙは基準電圧Ｖ１に等しくなるため、第２基準電圧ＲＥＦ２に重畳されるΔＲＥＦの振幅も、負荷電流Ｉｏｕｔに依存せず一定になるよう制御される（図７でいうΔＲＥＦ１＝ΔＲＥＦ２）。
【００６４】
フィードバック電圧ＦＢが上昇し、ランプ信号の谷電圧Ｖａｌｌｅｙが下降してＶａｌｌｅｙと基準電圧Ｖ１との間に誤差が発生した場合においても、第２フィードバック制御回路２内のエラーアンプ２０は、この誤差を打ち消すように、振幅信号Ｃｏｍｐを下降させて出力する。その結果、第１フィードバック制御回路１は、ハイサイドＭＯＳＦＥＴ１１のオン幅が狭まる方向に制御を行う。すなわち、第１フィードバック制御回路１は、振幅信号生成部により生成された振幅信号Ｃｏｍｐに基づいて、ランプジェネレータ１８により生成されたランプ信号の振幅が所定の値以上の場合に、主スイッチング素子であるハイサイドＭＯＳＦＥＴ１１のオン幅を狭めるように制御する。
【００６５】
ハイサイドＭＯＳＦＥＴ１１のオン幅が狭まると、スイッチング周波数が上昇し、結果として軽負荷時のスイッチング周波数Ｆｓｗ１と重負荷時のスイッチング周波数Ｆｓｗ２とは等しくなるように制御される。これによって、ランプ信号の谷電圧Ｖａｌｌｅｙは基準電圧Ｖ１に等しくなるため、第２基準電圧ＲＥＦ２に重畳されるΔＲＥＦの振幅も、負荷電流Ｉｏｕｔに依存せず一定になるよう制御される（図７でいうΔＲＥＦ１＝ΔＲＥＦ２）。
【００６６】
このように、負荷急変等のダイナミックな負荷変動に対しては、メジャーループである第１フィードバック制御回路が、エラーアンプを介さず高速に反応することで出力電圧Ｖｏｕｔの変化を最小限に抑え込み、逆に、スタティックな負荷変化に対しては、エラーアンプ２０を用いてランプ信号の振幅が一定に保つように制御することによって、本実施例のスイッチング電源装置は、従来の問題点であったロードレギュレーション特性を制御の安定性を犠牲にすることなく大幅に改善できる。
【００６７】
上述のとおり、本発明の実施例１の形態に係るスイッチング電源装置によれば、ＥＳＲの小さな出力コンデンサを利用した場合においても安定動作が可能であり、且つ良好なロードレギュレーション特性を実現することができる。
【００６８】
図８，９，１０は、回路シミュレーションによって各特性を取得した結果を示す図である。図８は、本実施例のスイッチング電源装置における出力電流に対するハイサイドＭＯＳＦＥＴのオン幅を示す図である。図８に示すように、従来装置が負荷電流によらずハイサイドＭＯＳＦＥＴのオン幅をほぼ一定に維持するのに対し、本発明に係るスイッチング電源装置は、負荷電流Ｉｏｕｔが低下するのに伴って、ハイサイドＭＯＳＦＥＴ１１のオン幅ＨＳｏｎを狭めるように動作する。
【００６９】
図９は、本実施例のスイッチング電源装置における出力電流に対するスイッチング周波数を示す図である。図９に示すように、本実施例のスイッチング電源装置は、負荷電流Ｉｏｕｔによらずスイッチング周波数Ｆｓｗをほぼ一定に保つことができる。
【００７０】
すなわち、図８で説明したように本実施例のスイッチング電源装置が負荷電流Ｉｏｕｔの低下に伴ってハイサイドＭＯＳＦＥＴ１１のオン幅ＨＳｏｎを狭めるように動作するので、スイッチング周波数Ｆｓｗの負荷電流Ｉｏｕｔ依存性は、非常に小さなものとなる。このため、第２基準電圧ＲＥＦ２に重畳されたΔＲＥＦの振幅も負荷電流Ｉｏｕｔに依存せず一定になるよう制御され、結果としてロードレギュレーション特性は大幅に向上される。
【００７１】
図１０は、本実施例のスイッチング電源装置における出力電流に対する出力電圧を示す図である。図１０に示すように、本実施例のスイッチング電源装置は、負荷電流Ｉｏｕｔの大きさによらずに出力電圧Ｖｏｕｔがほぼ一定になるように制御を行い、従来装置に比してロードレギュレーション特性を大幅に向上することができる。
【実施例２】
【００７２】
図１１は、本発明の実施例２のスイッチング電源装置の構成を示す回路図である。図１に示す実施例１のスイッチング電源装置の構成と異なる点は、重畳回路３ｂの構成及び接続位置である。
【００７３】
重畳回路３ｂは、本発明の第２重畳回路に対応し、ランプジェネレータ１８により生成されたランプ信号の振幅及び周波数に対応した負の傾斜を有する第３ランプ信号を生成するとともに、生成した第３ランプ信号をフィードバック信号ＦＢに重畳させて第２重畳信号（ＦＢ２）を生成する。
【００７４】
図１２は、本実施例のスイッチング電源装置における重畳回路３ｂの詳細な構成を示す回路図である。重畳回路３ｂは、図１１に示すように、ＮＰＮトランジスタ３１ｂ、ＰＮＰトランジスタ３２ｂ、抵抗３３ｂ、ＮｃｈＭＯＳＦＥＴ３４ｂ，３５ｂ、抵抗３８ｂ、及び定電流源Ｉ２ｂにより構成される。
【００７５】
ランプジェネレータ１８により出力されたランプ信号は、ＮＰＮトランジスタ３１ｂとＰＮＰトランジスタ３２ｂとによるバッファー回路によりインピーダンス変換され、ＰＮＰトランジスタ３２ｂのエミッタにランプ信号とほぼ同一電圧レベルのＲａｍｐ２信号が出力される。このため、抵抗３３ｂの両端には、ＲＥＧ−Ｒａｍｐ２の電位差が発生し、ランプ信号の変化に応じた電流信号Ｉ３が生成される。この電流信号Ｉ３は、ＮｃｈＭＯＳＦＥＴ３４ｂ，３５ｂによるカレントミラー回路を介して、抵抗３８ｂへ出力されることで電圧変換される。
【００７６】
これにより、重畳回路３ｂは、抵抗３８ｂの低電位側端子において、フィードバック電圧ＦＢに対してＲａｍｐに比例した負の傾斜を有する第３ランプ信号を重畳させ、第２フィードバック電圧ＦＢ２（本発明の第２重畳信号に対応）を生成し、フィードバックコンパレータ４の反転入力端子に出力する。
【００７７】
また、本実施例のスイッチング電源装置における第１フィードバック制御回路１は、重畳回路３ｂにより生成された第２重畳信号（ＦＢ２）と第１基準電圧（ＲＥＦ）とを比較し、第２重畳信号ＦＢ２が第１基準電圧ＲＥＦを下回った場合に主スイッチング素子であるハイサイドＭＯＳＦＥＴ１１がオンするようにオンタイミングを制御する。
【００７８】
その他の構成は実施例１と同様であり、重複した説明を省略する。
【００７９】
次に、上述のように構成された本実施の形態の作用を説明する。重畳回路３ｂにおける重畳動作が第１基準電圧ＲＥＦではなくフィードバック信号ＦＢに対して行われる点を除けば、基本的な動作は、実施例１と同様であり、重複した説明を省略する。
【００８０】
上述のとおり、本発明の実施例２の形態に係るスイッチング電源装置によれば、実施例１と同様の効果を得ることができる。すなわち、本実施例のスイッチング電源装置は、図１に示す実施例１と比較してランプ信号の重畳方法において違いがあるものの、実施例１と同等のロードレギュレーション改善効果を期待できる。さらに、本実施例のスイッチング電源装置は、図１に示す実施例１と比較して重畳回路３ｂの回路構成においてＰｃｈＭＯＳＦＥＴによるカレントミラー回路分だけ簡略化できるメリットがある。
【００８１】
また、通常、このシステムをＬＳＩ化した際には、出力電圧Ｖｏｕｔを可変できるようにフィードバック抵抗Ｒｆｂ１とＲｆｂ２は外付け部品とするのが一般的であるが、本実施例のスイッチング電源装置は、フィードバック抵抗１６，１７の値の選定方法によってΔＦＢ値を調整できるため、汎用性が向上するメリットもある。
【産業上の利用可能性】
【００８２】
本発明に係るスイッチング電源装置は、安定した電力供給を要する電気機器等に使用されるスイッチング電源装置に利用可能である。
【符号の説明】
【００８３】
１      第１フィードバック制御回路
２      第２フィードバック制御回路
３，３ｂ  重畳回路
４      フィードバックコンパレータ
５      １ＳＨＯＴ回路
６      フィードフォワード回路
７      オンタイマー
８      ドライブロジック
９      ハイサイドドライバ
１０    ローサイドドライバ
１１    ハイサイドＭＯＳＦＥＴ
１２    ローサイドＭＯＳＦＥＴ
１３    インダクタ
１４    出力平滑コンデンサ
１５    出力負荷
１６，１７  フィードバック抵抗
１８    ランプジェネレータ
１９    サンプルホールド回路
２０    エラーアンプ
２１    位相補償抵抗
２２    位相補償コンデンサ
３１，３１ｂ  ＮＰＮトランジスタ
３２，３２ｂ  ＰＮＰトランジスタ
３３，３３ｂ  抵抗
３４，３４ｂ，３５，３５ｂ  ＮｃｈＭＯＳＦＥＴ
３６，３７  ＰｃｈＭＯＳＦＥＴ
３８，３８ｂ  抵抗
６１，６２，６３  電圧電流変換回路
６４，６５  除算回路
７１    コンデンサ
７２    コンパレータ
７３    ＡＮＤ回路
７４    １ＳＨＯＴ回路
７５    インバータ回路
７６    スイッチ
１８１  １ＳＨＯＴ回路
１８２  インバータ
１８３  ＰｃｈＭＯＳＦＥＴ
１８４  コンデンサ
１９１  バッファー回路
１９２  スイッチ
１９３  コンデンサ
Ｉ１，Ｉ２，Ｉ２ｂ  定電流源
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
Ｖ２    下限クランプ電圧
【図１】
0005556404.tif 000002
【図２】
0005556404.tif 000003
【図３】
0005556404.tif 000004
【図４】
0005556404.tif 000005
【図５】
0005556404.tif 000006
【図６】
0005556404.tif 000007
【図７】
0005556404.tif 000008
【図８】
0005556404.tif 000009
【図９】
0005556404.tif 000010
【図１０】
0005556404.tif 000011
【図１１】
0005556404.tif 000012
【図１２】
0005556404.tif 000013
【図１３】
0005556404.tif 000014
【図１４】
0005556404.tif 000015