(57)【特許請求の範囲】
【請求項１】
複数の光電変換素子が配置される画素部と、
前記画素部の光電変換素子で取得した画素信号と参照信号とを比較する比較部と、
前記参照信号を生成する参照信号生成部と、
前記比較部によって前記画素信号と前記参照信号との大小関係が入れ替わる時間量を計数する計数部と、
前記参照信号生成部で生成する参照信号にオフセットを設定するオフセット設定部と、
を有し、
前記参照信号生成部は、前記参照信号として、前記画素部の無信号時の基準信号と、前記無信号に対応した前記時間量を前記計数部で計数するための第１のスロープ信号と、前記画素部で取得した画素信号に対応した前記時間量を前記計数部で計数するための第２のスロープ信号とを生成し、
前記オフセット設定部は、前記参照信号生成部で生成する前記基準信号、前記第１のスロープ信号および前記第２のスロープ信号に同じ量のオフセットを設定する、
固体撮像装置。
【請求項２】
複数の光電変換素子が配置される画素部と、
前記画素部の光電変換素子で取得した画素信号と参照信号とを比較する比較部と、
前記参照信号を生成する参照信号生成部と、
前記比較部によって前記画素信号と前記参照信号との大小関係が入れ替わる時間量を計数する計数部と、
前記参照信号生成部で生成する参照信号にオフセットを設定するオフセット設定部と、
を有し、
前記参照信号生成部は、前記参照信号として、前記画素部の無信号時の基準信号と、前記無信号に対応した前記時間量を前記計数部で計数するための第１のスロープ信号と、前記画素部で取得した画素信号に対応した前記時間量を前記計数部で計数するための第２のスロープ信号とを生成し、
前記オフセット設定部は、前記参照信号生成部で生成する前記基準信号、前記第１のスロープ信号および前記第２のスロープ信号に、前記第１のスロープ信号および前記第２のスロープ信号のダイナミックレンジの増幅率に応じた量のオフセットを設定する、
固体撮像装置。
【請求項３】
画素部で取得した画素信号と参照信号とを比較する比較部と、
前記参照信号を生成する参照信号生成部と、
前記比較部によって前記画素信号と前記参照信号との大小関係が入れ替わる時間量を計数する計数部と、
前記参照信号生成部で生成する参照信号にオフセットを設定するオフセット設定部と、
を有する固体撮像装置の駆動方法であって、
前記参照信号生成部は、前記参照信号として、前記画素部の無信号時の基準信号と、前記無信号に対応した前記時間量を前記計数部で計数するための第１のスロープ信号と、前記画素部で取得した画素信号に対応した前記時間量を前記計数部で計数するための第２のスロープ信号とを生成し、
前記オフセット設定部は、前記参照信号生成部で生成する前記基準信号、前記第１のスロープ信号および前記第２のスロープ信号に同じ量のオフセットを設定する、
固体撮像装置の駆動方法。
【請求項４】
画素部で取得した画素信号と参照信号とを比較する比較部と、
前記参照信号を生成する参照信号生成部と、
前記比較部によって前記画素信号と前記参照信号との大小関係が入れ替わる時間量を計数する計数部と、
前記参照信号生成部で生成する参照信号にオフセットを設定するオフセット設定部と、
を有する固体撮像装置の駆動方法であって、
前記参照信号生成部は、前記参照信号として、前記画素部の無信号時の基準信号と、前記無信号に対応した前記時間量を前記計数部で計数するための第１のスロープ信号と、前記画素部で取得した画素信号に対応した前記時間量を前記計数部で計数するための第２のスロープ信号とを生成し、
前記オフセット設定部は、前記参照信号生成部で生成する前記基準信号、前記第１のスロープ信号および前記第２のスロープ信号に、前記第１のスロープ信号および前記第２のスロープ信号のダイナミックレンジの増幅率に応じた量のオフセットを設定する、
固体撮像装置の駆動方法。
【請求項５】
被写体の像から画像信号を得る固体撮像装置と、
前記固体撮像装置で得た信号を処理する信号処理部とを備え、
前記固体撮像装置として、
複数の光電変換素子が配置される画素部と、
前記画素部の光電変換素子で取得した画素信号と参照信号とを比較する比較部と、
前記参照信号を生成する参照信号生成部と、
前記比較部によって前記画素信号と前記参照信号との大小関係が入れ替わる時間量を計数する計数部と、
前記参照信号生成部で生成する参照信号にオフセットを設定するオフセット設定部と
を有し
前記参照信号生成部は、前記参照信号として、前記画素部の無信号時の基準信号と、前記無信号に対応した前記時間量を前記計数部で計数するための第１のスロープ信号と、前記画素部で取得した画素信号に対応した前記時間量を前記計数部で計数するための第２のスロープ信号とを生成し、
前記オフセット設定部は、前記参照信号生成部で生成する前記基準信号、前記第１のスロープ信号および前記第２のスロープ信号に同じ量のオフセットを設定する、
撮像装置。
【請求項６】
被写体の像から画像信号を得る固体撮像装置と、
前記固体撮像装置で得た信号を処理する信号処理部とを備え、
前記固体撮像装置として、
複数の光電変換素子が配置される画素部と、
前記画素部の光電変換素子で取得した画素信号と参照信号とを比較する比較部と、
前記参照信号を生成する参照信号生成部と、
前記比較部によって前記画素信号と前記参照信号との大小関係が入れ替わる時間量を計数する計数部と、
前記参照信号生成部で生成する参照信号にオフセットを設定するオフセット設定部と
を有し
前記参照信号生成部は、前記参照信号として、前記画素部の無信号時の基準信号と、前記無信号に対応した前記時間量を前記計数部で計数するための第１のスロープ信号と、前記画素部で取得した画素信号に対応した前記時間量を前記計数部で計数するための第２のスロープ信号とを生成し、
前記オフセット設定部は、前記参照信号生成部で生成する前記基準信号、前記第１のスロープ信号および前記第２のスロープ信号に、前記第１のスロープ信号および前記第２のスロープ信号のダイナミックレンジの増幅率に応じた量のオフセットを設定する、
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関する。詳しくは、画素信号のアナログデジタル変換における参照信号にオフセットを設定する固体撮像装置、固体撮像装置の駆動方法および撮像装置に関する。
【背景技術】
【０００２】
現在、ＣＣＤ（Charge Coupled Devices）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）をはじめとする固体撮像装置が多様な用途で使用されている。最近では、より高速撮像に適したＣＭＯＳ型固体撮像装置が注目されており、様々なアーキテクチャが提案されている。
【０００３】
ここで、ＣＭＯＳ型固体撮像装置における画素信号をデジタル信号に変換するアナログデジタル変換では、２つのスロープ信号を参照信号としてコンパレータにより画素信号と比較を行うダブルスロープ型カラムＡＤＣ方式が用いられている（例えば、特許文献１、２参照。）。
【０００４】
ダブルスロープ型カラムＡＤＣ方式を採用したＣＭＯＳ型固体撮像装置では、アナログゲイン調整として、参照信号生成部から出力される参照信号のオートゼロ期間の基準信号の振幅、Ｐ相期間のスロープの振幅、Ｄ相期間のスロープ振幅の各振幅を大小させている。なお、アナログゲインと参照信号の各振幅とは反比例の関係にあるとともに、各々の振幅の比は一定となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１８７５６５号公報
【特許文献２】特開２００８−１９３３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ダブルスロープ型カラムＡＤＣ方式を採用したＣＭＯＳ型固体撮像装置本方式の固体撮像装置では、高ゲイン時の白点顕在化と縦筋顕在化、ならびに低ゲイン時の黒点顕在化とのトレードオフが問題となっている。
【０００７】
すなわち、高ゲイン時の白点の顕在化は、オートゼロ期間のオフセット振幅をＰ相期間のスロープ振幅に対して比較的大きく設定した結果、画素の特性バラツキのためＰ相スロープでのコンパレータの反転が起きない画素が発生してしまうことに起因する。
【０００８】
一方、縦筋の顕在化は、ゲインを高めた場合に、上記白点の顕在化を避けるためにオートゼロ期間の基準信号の振幅を小さくした結果、コンパレータの反転状態に悪影響を与えることに起因する。
【０００９】
また、低ゲインの黒点の顕在化は、高ゲイン時でのオートゼロ時の基準信号の振幅とＰ相スロープの振幅との差分が、ゲインが低くなるに従って必要以上に広がってしまうことに起因する。
【００１０】
本発明は、ダブルスロープ型カラムＡＤＣ方式を採用した固体撮像装置において、縦筋の抑制と白点、黒点の抑制とを図ることを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、複数の光電変換素子が配置される画素部と、画素部の光電変換素子で取得した信号と参照信号とを比較する比較部と、参照信号を生成する参照信号生成部と、比較部によって画素信号と参照信号との大小関係が入れ替わる時間量を計数する計数部と、参照信号生成部で生成する参照信号にオフセットを設定するオフセット設定部とを有する固体撮像装置である。
【００１２】
このような本発明では、比較部で用いる参照信号にオフセットが設定されることから、オフセットの量だけ光電変換素子での信号ばらつきを吸収でき、比較部で的確に信号反転を行うことができるようになる。
【００１３】
ここで、参照信号としては、画素部の無信号時の基準信号と、無信号に対応した時間量を計数するための第１のスロープ信号（Ｐ相スロープ信号）と、画素信号に対応した時間量を計数するための第２のスロープ信号（Ｄ相スロープ信号）とが挙げられる。
【００１４】
本発明は、参照信号のうち、基準信号にオフセットを設定したり、第１のスロープ信号および第２のスロープ信号にオフセットを設定したり、基準信号、第１のスロープ信号および第２のスロープ信号の全てにオフセットを設定したりする。これにより、スロープ信号のダイナミックレンジが変更されても、これに起因する縦筋や白点、黒点の発生を抑制することができるようになる。
【００１５】
また、本発明は、画素部で取得した信号と参照信号とを比較する比較部と、参照信号を生成する参照信号生成部と、比較部によって画素信号と前記参照信号との大小関係が入れ替わる時間量を計数する計数部とを有する固体撮像装置の駆動方法であって、参照信号生成部で生成する参照信号にオフセットを設定する固体撮像装置の駆動方法である。
【００１６】
また、本発明は、被写体の像から画像信号を得る固体撮像装置と、固体撮像装置で得た信号を処理する信号処理部とを備え、固体撮像装置として、複数の光電変換素子が配置される画素部と、画素部の光電変換素子で取得した信号と参照信号とを比較する比較部と、参照信号を生成する参照信号生成部と、比較部によって画素信号と参照信号との大小関係が入れ替わる時間量を計数する計数部と、参照信号生成部で生成する参照信号にオフセットを設定するオフセット設定部とを有する撮像装置である。
【００１７】
このような本発明では、比較部で用いる参照信号にオフセットが設定されることから、オフセットの量だけ光電変換素子での信号ばらつきを吸収でき、比較部で的確に信号反転を行うことができるようになる。
【発明の効果】
【００１８】
本発明によれば、固体撮像装置において、縦筋の抑制と白点、黒点の抑制とを図ることが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態に係る固体撮像装置１を説明するブロック図である。
【図２】本実施形態の固体撮像装置で適用されるＤＡＣの構成例を説明する図である。
【図３】ダブルスロープ型カラムＡＤＣ方式におけるタイミングチャートである。
【図４】アナログゲイン調整に応じた参照信号の変化を説明する図である。
【図５】高ゲイン時の縦筋について説明する図である。
【図６】高ゲイン時の白点について説明する図である。
【図７】大光量時の黒点について説明する図である。
【図８】大光量時の黒点の補正について説明する図である。
【図９】大光量時黒点の補正の問題点を説明する図である。
【図１０】オートゼロ期間で設定される基準信号へのオフセットを説明する図である。
【図１１】Ｐ相スロープ信号およびＤ相スロープ信号へのオフセットを説明する図である。
【図１２】基準信号、Ｐ相、Ｄ相スロープ信号へのオフセットを説明する図である。
【図１３】図１０〜図１２に示すオフセットの設定例を並列に記載したタイミングチャートである。
【図１４】ゲインに応じたオフセット量の変化について説明する図である。
【図１５】オフセットの具体的な設定手順（その１）を説明する図である。
【図１６】オフセットの具体的な設定手順（その２）を説明する図である。
【図１７】本実施形態に係る撮像装置の構成の一例を示すブロック図である。
【発明を実施するための形態】
【００２０】
以下、本発明を実施するための形態（以下、「実施形態」という。）について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の構成例（全体構成の例、ＤＡＣの構成例）
２．ダブルスロープ型カラムＡＤＣ方式について（タイミングチャート、アナログゲイン、高ゲイン時の縦筋について、高ゲイン時の白点について、大光量時の黒点について）
３．固体撮像装置の駆動方法（オートゼロ基準信号へのオフセット、Ｐ相、Ｄ相スロープ信号へのオフセット、基準信号、Ｐ相、Ｄ相スロープ信号へのオフセット、各種参照信号へのオフセットの例）
４．オフセットの適応的な設定の例
５．オフセットの具体的な設定手順
６．撮像装置の構成例
【００２１】
＜１．固体撮像装置の構成例＞
［全体構成］
図１は、本実施形態に係る固体撮像装置１を説明するブロック図である。すなわち、本実施形態の固体撮像装置１は、複数の光電変換素子１２が配置される画素部１０と、画素部１０の光電変換素子１２で取得した信号と段階的に値が変化するスロープ信号（参照信号）とを比較するコンパレータ（比較部）１６と、スロープ信号を生成するＤＡＣ（参照信号生成部）１５とを備えている。また、固体撮像装置１は、コンパレータ１６によって画素信号とスロープ信号との大小関係が入れ替わる時間量をデジタル値として出力するカウンタ（計数部）１７と、カウント値を一時記憶するバッファ１８とを備えている。さらに、固体撮像装置１は、カウンタ１７における基準合わせのためコンパレータ１６に入力するリセット動作のトリガとなるリセット信号（オートゼロパルス信号）を生成するリセット信号生成部（リセット信号生成手段）１９と、画素部１０の光電変換素子１２における行を走査する行走査回路１３と、列を走査する列走査回路１４と、これらの駆動を制御する駆動制御部２１とを備えている。
【００２２】
画素部１０はマトリクス状に複数の光電変換素子１２が配置されることで構成され、各光電変換素子１２が行走査回路１３による行方向単位で走査され、順次画素信号がコンパレータ１６へと送られる。コンパレータ１６には画素信号との比較対象となるスロープ信号がＤＡＣ１５より入力される。スロープ信号は、順次レベルが一定割合で変化する信号であり、どのレベルで画素信号との比較結果が反転するかをコンパレータ１６で検出することになる。
【００２３】
このコンパレータ１６での比較結果で画素信号とスロープ信号との大小の切り替わりまでの時間をアップダウンウンタ１７で計数し、計数値をバッファ１８に蓄積する。そして、各列ごとに蓄積されたバッファ１８の値を列走査回路１４によって順次走査し、出力信号とする。これら各部の制御は駆動制御部２１によって行われる。
【００２４】
本実施形態の固体撮像装置１では、ＤＡＣ１５で生成するスロープ信号に所定のオフセットを設定するオフセット設定部１５ａを備えている。本実施形態では、ＤＡＣ１５内にオフセット設定部１５ａが設けられている。なお、ＤＡＣ１５外にオフセット設定部１５ａが設けられていてもよい。
【００２５】
［ＤＡＣの構成例］
図２は、本実施形態の固体撮像装置で適用されるＤＡＣの構成例を説明する図である。ＤＡＣは、オフセット生成部１５ａのほか、スロープ信号生成回路１５ｂ、ゲインコントロール回路１５ｃを備えている。
【００２６】
スロープ信号生成回路１５ｂは、シフトレジスタ１５１と複数段の可変電流源ｐｗ−ｂとを備えている。シフトレジスタ１５１と各可変電流源ｐｗ−ｂとの間にはスイッチｓｗ−ｂが設けられており、クロックパルスに応じてシフトレジスタ１５１から順次出力される信号によってスイッチｓｗ−ｂが選択され、可変電流源ｐｗ−ｂの選択段数が徐々に増加してスロープ信号が生成される。また、シフトレジスタ１５１にオートゼロパルスが入力されると、所定段数分のスイッチｓｗ−ｂが選択され、選択された段数分の可変電流源ｐｗ−ｂに応じた基準電圧が生成される。
【００２７】
ゲインコントロール回路１５ｃは、デコーダ１５２と多段の電流源ｐｗ−ｃとを備えている。また、デコーダ１５２と各電流源ｐｗ−ｃとの間にはスイッチｓｗ−ｃが設けられている。デコーダ１５２には増幅制御信号（ＰＣＧ  ＣＯＤＥ）が入力され、デコーダ１５２でデコードされる。このデコードされた値に応じてスイッチｓｗ−ｃの選択個数が設定され、電流源ｐｗ−ｃの段数が決まる。電流源ｐｗ−ｃにはバイアス電圧（１）が印加されており、選択された電流源ｐｗ−ｃの段数分の電流がスロープ信号生成回路１５ｂの各可変電流源ｐｗ−ｂにバイアスとして印加される。したがって、ゲインコントロール回路１５ｃからスロープ信号生成回路１５ｂに印加されるバイアス電流によって、スロープ信号の傾斜が設定されることになる。
【００２８】
オフセット設定部１５ａは、イネーブルロジック１５３と、バイアス電圧（２）が印加された電流源ｐｗ−ａとを備えている。イネーブルロジック１５３は、オートゼロパルス、スロープイネーブルパルスおよび制御切り替え手段１５４から出力される制御信号を参照し、任意または固定でオフセット動作のＯＮ／ＯＦＦを制御する。オフセット動作を行う場合、ロジックイネーブル１５３からスイッチｓｗ−ａを選択する信号が出力され、バイアス電圧（２）が印加された電流源ｐｗ−ａより電流がスロープ信号生成回路１５ｂの出力線に送られる。これにより、スロープ信号生成回路１５ｂから出力される参照電圧（参照信号）に所定のバイアスが重畳されることになる。
【００２９】
ここで、オフセット設定部１５ａは、ゲインコントロール回路１５ｃからスロープ信号生成回路１５ｂへ送られるゲインに応じたバイアスには依存していない。また、制御切り替え手段１５４は、ソフトウェア的に変更できる外部制御信号、ワイヤボンドなどの接続によるハードウェア的な外部制御信号、半導体の内部配線の接続切り替えによるハードウェア的な内部信号など、その手段は特定しない。また、バイアス電圧（２）は予め設定された固定値でも、図示しない制御部による制御によって可変する値であってもよい。
【００３０】
本実施形態では、上記のような固体撮像装置１およびＤＡＣ１５の構成において、オフセット設定部１５ａがＤＡＣ１５から出力される参照信号に所定のオフセットを設定している。
【００３１】
オフセット設定部１５ａによるオフセットの設定の具体的な態様の一つとしては、参照信号のうち光電変換素子の無信号時の基準信号（オートゼロ信号）に所定のオフセットを設定する例が挙げられる。
【００３２】
また、オフセット設定部１５ａによるオフセットの設定の具体的な態様の他の一つとしては、Ｐ相スロープ信号とＤ相スロープ信号とに、所定のオフセットを設定する例が挙げられる。ここで、Ｐ相スロープ信号とは、参照信号のうち光電変換素子の無信号に対応した時間量をカウンタで計数するための第１のスロープ信号のことをいう。また、Ｄ相スロープ信号とは、光電変換素子で取得した画素信号に対応した時間量をカウンタで計数するための第２のスロープ信号のことをいう。
【００３３】
また、オフセット設定部１５ａによるオフセットの設定の具体的な態様の他の一つとしては、オートゼロ信号、Ｐ相スロープ信号およびＤ相スロープ信号とに、所定のオフセットを設定する例が挙げられる。
【００３４】
また、オフセット設定部１５ａは、基準信号にオフセットを設定するにあたり、基準信号の最大値から所定のオフセットを差し引くよう設定したり、Ｐ相スロープ信号およびＤ相スロープ信号が、基準信号のレベルの方向へ移動するようオフセットを設定する。
【００３５】
また、オフセット設定部１５ａは、Ｐ相スロープ信号およびＤ相スロープ信号に同じ量のオフセットを設定したり、基準信号、Ｐ相スロープ信号およびＤ相スロープ信号の全てに同じ量のオフセットを設定したりする。
【００３６】
また、オフセット設定部１５ａは、基準信号、Ｐ相スロープ信号およびＤ相スロープ信号にオフセットを設定するにあたり、ゲインコントロール回路１５ｃでのゲインに応じて可変するオフセットを設定したりする。ここで、ゲインコントロール回路１５ｃでのゲインとは、Ｐ相スロープ信号およびＤ相スロープ信号のダイナミックレンジの増幅率のことをいう。
【００３７】
＜２．ダブルスロープ型カラムＡＤＣ方式について＞
［タイミングチャート］
次に、ダブルスロープ型カラムＡＤＣ方式について説明する。図３は、ダブルスロープ型カラムＡＤＣ方式におけるタイミングチャートである。このタイミングチャートでは、ある光電変換素子に対してリセットから画素信号の読み出しまでの期間の各種信号のタイミングを示している。
【００３８】
先ず、画素リセットパルスのＯＮに同期してオートゼロパルスがＯＮとなる。オートゼロパルスがＯＮになっている間、ＤＡＣからは基準信号が出力され、画素のゼロレベルの出力値と基準信号とが対応付けられる。この動作をオートゼロという（以下同様）。オートゼロで設定された基準信号がコンパレータの動作点となる。
【００３９】
次に、オートゼロパルスがＯＦＦとなった後、スロープイネーブルパルスがＯＮとなると、ＤＡＣからＰ相スロープがコンパレータへ出力される。コンパレータは光電変換素子から送られるゼロレベルの出力値とＰ相スロープ信号との比較を行う。コンパレータでの比較動作において、Ｐ相スロープ信号とゼロレベルの出力値とが等しくなったとき、コンパレータの出力の極性が反転する。一方、スロープイネーブルパルスがＯＮとなっている間、カウンタクロックパルスがカウンタに入力される。カウンタは、スロープイネーブルパルスがＯＮになってからコンパレータの出力が反転するまでのカウンタクロックパルス数を計数する。この計数値（カウント値Ｎ１）がバッファに保持される。
【００４０】
次に、画素転送パルスがＯＮとなると、光電変換素子で取得した画素信号が読み出され、コンパレータに送られる。その後、スロープイネーブルパルスが再度ＯＮとなると、ＤＡＣからＤ相スロープがコンパレータへ出力される。コンパレータは光電変換素子から送られる画素信号とＤ相スロープ信号との比較を行う。コンパレータでの比較動作において、Ｄ相スロープ信号と画素信号とが等しくなったとき、コンパレータの出力の極性が反転する。一方、スロープイネーブルパルスがＯＮとなっている間、カウンタクロックパルスがカウンタに入力される。カウンタは、スロープイネーブルパルスがＯＮになってからコンパレータの出力が反転するまでのカウンタクロックパルス数を計数する。この計数値（カウント値Ｎ２）がバッファに保持される。
【００４１】
その後、バッファに保持したカウント値Ｎ１、Ｎ２が後段の信号処理回路へ送られ、カウント値Ｎ２−カウント値Ｎ１を演算することで、光電変換素子のノイズ成分を除去した画素信号が生成される。
【００４２】
［アナログゲイン］
図４は、アナログゲイン調整に応じた参照信号の変化を説明する図である。この図では、図３に示すタイミングチャートのうち、カウンタクロックパルス、オートゼロパルス、ＤＡＣ出力波形（参照信号の波形）のみを示している。アナログゲインは、図２に示すＤＡＣの構成のうち、ゲインコントロール回路１５ｃからスロープ信号生成回路１５ｂへ送られるバイアスに対応している。アナログゲインは、固体撮像装置の受光感度に応じて設定されるもので、受光感度を高める方が高ゲイン側、低める方が低ゲイン側となる。
【００４３】
参照信号は、アナログゲインが高ゲイン側になるほど基準信号の振幅が浅く、低ゲイン側になるほど振幅が深くなる。また、Ｐ相スロープ信号およびＤ相スロープ信号は、高ゲイン側になるほどピーク部分の振幅が浅く、低ゲイン側になるほどピーク部分の振幅が深くなる。つまり、高ゲイン側になるほど傾斜が小さく、低ゲイン側になるほど傾斜が大きくなる。Ｐ相スロープ信号およびＤ相スロープ信号の傾斜が小さくなるほど、信号の１階調を表現するカウント数が増加し、分解能が増加することになる。
【００４４】
ここで、アナログゲインに応じて参照信号の振幅を調整する場合、次のような現象が把握されている。
【００４５】
［高ゲイン時の縦筋について］
図５は、高ゲイン時の縦筋について説明する図で、（ａ）は参照信号と画素信号とを示すタイミングチャート、（ｂ）はコンパレータの出力のイメージを示す図である。先に説明したように、アナログゲインが高くなるほどＤＡＣから出力される参照信号の振幅が小さくなる。図５（ａ）に示す参照信号の実線は低ゲイン時、破線は高ゲイン時である。ここで、図５（ｂ）に示すように、コンパレータはＤＡＣから送られる参照信号の振幅が小さいほどコンパレータ出力のばらつきが発生しやすくなる。つまり、参照信号の振幅が小さいほど、コンパレータ出力の反転遅延が大きくなる。このため、Ｐ相スロープ期間でコンパレータ出力が反転しない場合も生じる。特に、高ゲイン時にコンパレータ出力のばらつきによる縦相関の強い画像、すなわち縦筋となって見える現象が生じやすい。
【００４６】
［高ゲイン時の白点について］
図６は、高ゲイン時の白点について説明する図で、参照信号と画素信号とを示すタイミングチャートとなっている。先に説明したように、アナログゲインが高くなるほどＤＡＣから出力される参照信号の振幅が小さくなる。図６に示す参照信号の実線は低ゲイン時、破線は高ゲイン時である。ここで、高ゲインになるほどＰ相スロープ信号の振幅が小さくなり、傾斜が小さくなることから、画素信号のばらつきがコンパレータ出力の反転時期に大きく影響することになる。したがって、Ｐ相スロープ期間でコンパレータ出力が反転しない場合も生じる。このように、Ｐ相スロープ期間でコンパレータ出力に反転が生じない現象が起こると、黒点が発生したとして、黒点補正回路の動作によって白点として出力されることになる。ここで、黒点補正回路は、強力な光が入射した場合、オートゼロ期間の基準信号が画素信号の下限より下がらないようにする回路である。これにより、Ｐ相スロープ期間でコンパレータ出力が反転しないよう強制的に設定する。コンパレータは、Ｐ相スロープ期間で比較結果が反転しなかったことを検知して、この場合には白色をカウントさせるようコンパレータ出力を補正することになる。
【００４７】
［大光量時の黒点について］
図７は、大光量時の黒点について説明する図で、画素リセットパルス、画素転送パルス、オートゼロパルス、画素信号、参照信号を示すタイミングチャートとなっている。この図では、図中破線が通常レベルの画素信号、図中一点鎖線が黒点発生時の画素信号を示している。
【００４８】
通常レベルの画素信号では、画素信号のゼロレベルとＤＡＣの基準信号とでオートゼロ設定を行い、Ｐ相スロープ信号でゼロレベルのカウント値（Ｎ１）を計数する。その後、Ｄ相スロープ信号で画素の信号レベルのカウント値（Ｎ２）を計数し、Ｎ２−Ｎ１によって信号振幅を得る。
【００４９】
黒点発生時では、リセットパルスで画素のフローティングディフュージョンの電位をゼロレベルにリフレッシュするが、強力な入射光のために光電変換素子からフローティングディフュージョンへ電子が溢れ出している。したがって、転送パルスがある・ないにかかわらず、フローティングディフュージョンが電子で飽和する。このため、画素信号のゼロレベルの設定期間、Ｐ相スロープ期間、Ｄ相スロープ期間のいずれについても、画素信号は出力可能な最大振幅に達している。このレベルでコンパレータのオートゼロ設定を行い、Ｐ相スロープ信号でゼロレベルのカウント値（Ｎ１）およびＤ相スロープ信号で画素の信号レベルのカウント値（Ｎ２）を行い、総出力＝Ｎ２−Ｎ１の演算を行うと、総出力＝ゼロ（黒)が出力される。
【００５０】
図８は、大光量時の黒点の補正について説明する図である。上記のように、大光量を受光していながら黒が出力されてしまうことを回避するため、次のような補正が行われる。図８では、画素リセットパルス、画素転送パルス、オートゼロパルス、画素信号、参照信号を示すタイミングチャートとなっている。この図では、図中破線が通常レベルの画素信号、図中一点鎖線が黒点発生時の画素信号、図中太実線が黒色補正を行った場合の画素信号を示している。
【００５１】
ここでは、黒点を検出し、補正するために、図中（１）〜（３）の期間で次のような処理を行っている。
（１）予め、画素信号の信号線に、画素とともにダミーソースフォロワ回路を接続しておき、所定のアナログ電圧を印加しておく。そして、オートゼロの設定期間だけダミーソースフォロワ回路をアクティブにしておく。ここで、強力な光が入射しても、オートゼロの設定において、基準信号のレベルが画素信号の下限より下がらないよう設定される。
（２）オートゼロの設定期間が終わったら、ダミーソースフォロワ回路を非アクティブにする。強力な光が入射していると、画素信号が下限に達する。このため、Ｐ相スロープ期間において、Ｐ相スロープ信号と画素信号とが交錯しないことになる。
（３）コンパレータでは、Ｐ相スロープ期間に比較結果が反転しなかったことを、「大光量時の黒点発生レベルの光量」であることを検知する判定基準とする。これにより、コンパレータは、出力をフルカウント（例えば、１０ｂｉｔ−アナログデジタル変換なら３ＦＦ）＝白を出力する。すなわち、Ｄ相スロープ信号で画素の信号レベルのカウント値（Ｎ２）−Ｐ相スロープ信号でゼロレベルのカウント値（Ｎ１）の演算は無視される。これにより、黒点を白く補正する。
【００５２】
図９は、大光量時黒点の補正の問題点を説明する図である。この図では、参照信号と画素信号とを示すタイミングチャートとなっている。また、この図では、図中破線が通常レベルの画素信号、図中一点鎖線が黒点発生時の画素信号、図中太実線が黒色補正を行った場合の画素信号を示している。
【００５３】
先に説明したアナログゲインの設定において、Ｐ相スロープ信号およびＤ相スロープ信号は、高ゲイン側になるほどピーク部分の振幅が浅く（図中破線参照）、低ゲイン側になるほどピーク部分の振幅が深くなる（図中実線参照）。このため、低ゲイン時においてＰ相スロープの振幅が深くなると、黒点補正を行うためにオートゼロの設定において、基準信号の下限レベルよりＰ相スロープの振幅の方が深くなる場合が生じる。このため、Ｐ相スロープ期間でコンパレータ出力に反転が発生し、コンパレータによる「大光量時の黒点発生レベルの光量」であることを検知する判定基準を満たさなくなる。したがって、Ｄ相スロープ信号で画素の信号レベルのカウント値（Ｎ２）−Ｐ相スロープ信号でゼロレベルのカウント値（Ｎ１）の演算がゼロカウントとなり、黒を出力することになる。つまり、本来、黒点補正によって白を出力したいにもかかわらず、補正されずに黒を出力してしまうことになる。
【００５４】
＜３．固体撮像装置の駆動方法＞
本実施形態では、上記のようなアナログゲインに起因する縦筋、黒点、白点の不具合を解消するため、次のような駆動方法を行っている。
【００５５】
［オートゼロ基準信号へのオフセット］
図１０は、オートゼロ期間で設定される基準信号へのオフセットを説明する図で、（ａ）は高ゲイン時、（ｂ）は低ゲイン時の例である。図１０（ａ）に示すように高ゲイン時では、図５に示すような縦筋の発生や、図６に示すような白点の発生が顕在化しないよう、オートゼロ期間で設定される基準信号として、振幅を最大化したレベルから所定のオフセットだけ差し引く設定を行っている。ここで、基準信号の振幅の最大は、Ｐ相スロープ信号の振幅の最大と同じレベルである。また、オフセットの量は、光電変換素子のゼロレベルのバラツキや、コンパレータの反転遅延のバラツキを考慮して決定される。
【００５６】
このようにして、オートゼロ期間に設定される基準信号のレベルにオフセットを設けることで、基準信号の振幅とＰ相スロープ信号の振幅とのマージンを確保する。また、図１０（ｂ）に示す低ゲイン時でも、基準信号として、振幅を最大化したレベルから所定のオフセットだけ差し引く設定を行っている。低ゲイン時では、ゲインにおおよそ反比例してオートゼロの基準信号の振幅およびＰ相スロープ信号の振幅が拡大するが、互いのピーク差は高ゲイン時に与えた最小限のオフセット分が確保されるため、図９に示すような低ゲイン時の黒点発生の顕在化の抑制に繋がる。
【００５７】
［Ｐ相、Ｄ相スロープ信号へのオフセット］
図１１は、Ｐ相スロープ信号およびＤ相スロープ信号へのオフセットを説明する図で、（ａ）は高ゲイン時、（ｂ）は低ゲイン時の例である。この例では、高ゲイン時の白点顕在化と低ゲイン時の黒点顕在化とを抑制するものである。この例では、図１１（ａ）に示す高ゲイン時および図１１（ｂ）に示す低ゲイン時において、Ｐ相スロープ信号にオフセットを加える。この際、オフセットを基準信号のレベルの方向に与える。このオフセットによってＰ相スロープ信号は、傾斜が変わることなくレベルにオフセットが重畳される状態となる。これにより、オートゼロ期間で基準信号の振幅とＰ相スロープ信号の振幅とにマージンが確保され、高ゲイン時の黒点の顕在化が抑制される。
【００５８】
なお、図１１には示さないが、Ｐ相スロープ信号とＤ相スロープ信号の基準レベルを一致させるために、Ｐ相スロープ信号に与えたオフセットと同様なオフセットをＤ相スロープ信号にも与える。
【００５９】
［基準信号、Ｐ相、Ｄ相スロープ信号へのオフセット］
図１２は、基準信号、Ｐ相、Ｄ相スロープ信号へのオフセットを説明する図である。この例では、先ず、縦筋の抑制のためにオートゼロ期間に基準信号にオフセットを加え、基準信号の最大化を図る。最大化により、基準信号の振幅は、Ｐ相スロープ信号の振幅と同じレベルとなる。このままでは基準信号の振幅とＰ相スロープ信号の振幅とのマージンがなくなるため、Ｐ相スロープ信号にもオートゼロ期間に基準信号に与えたのと同量のオフセットを加える。オフセットは基準信号のレベルの方向に与える。このオフセットによってＰ相スロープ信号は、傾斜が変わることなくレベルにオフセットが重畳される状態となる。これにより、基準信号を最大化する前の状態と同じだけのマージンが確保され、高ゲイン時黒点は顕在化することを防ぐことができる。
【００６０】
なお、この際、Ｐ相スロープ信号とＤ相スロープ信号との基準レベルを一致させるために、Ｄ相スロープ信号にも、オートゼロ期間に基準信号に与えたのと同量のオフセットを基準信号のレベルの方向に与える。このオフセットによってＤ相スロープ信号は、傾斜が変わることなくレベルにオフセットが重畳される状態となる。
【００６１】
［各種参照信号へのオフセットの例］
図１３は、上記図１０〜図１２に示すオフセットの設定例を並列に記載したタイミングチャートである。本実施形態では、オートゼロ設定における基準信号の振幅とＰ相スロープ信号の振幅のピーク差がゲインに依存せず、所定の電圧振幅差に保たれることになる。図１０〜図１２に示すいずれのオフセットの設定を用いるかは、固体撮像装置の特定によって適宜選択される。
【００６２】
＜４．オフセットの適応的な設定の例＞
図１４は、ゲインに応じたオフセット量の変化について説明する図である。上記説明したオフセットの例では、基準信号、Ｐ相およびＤ相スロープ信号に与えるオフセットとして一定の量に設定しているが、図１４に示すように、オフセットの量をゲインに応じて適応的に変化させてもよい。
【００６３】
すなわち、図１４は、横軸がゲイン、縦軸が基準信号とＰ相スロープ信号の振幅差を示している。ここで、図中実線がゲインによらず一定のオフセット量の場合、図中一点鎖線がゲインに応じて可変するオフセット量の場合を示している。
【００６４】
基準信号にオフセットを与える場合、ゲインによらず一定のオフセット量であると、基準信号とＰ相スロープ信号の振幅差は一定となる。一方、ゲインに応じて可変するオフセット量であると、基準信号とＰ相スロープ信号の振幅差は、ゲインが小さいほど大きなオフセット量となるよう設定される。
【００６５】
ゲインが小さいときには、ＤＡＣのスロープの傾きが急峻なため、スロープの開始直後と終了直前でリニアリティ悪化が顕在化し、線形性を保った有効レンジが減少する場合がある。このような場合に、ゲインが大きいときのオフセットをそのままゲインが小さいときに適用すると、スロープ終了直前の線形性が保証できない領域でのコンパレータ反転が起こってしまう。そこで、ゲインが小さいほどオフセットを大きくすることにより、この問題を回避することができる。
【００６６】
また、Ｐ相、Ｄ相スロープ信号にオフセットを与える場合、ゲインによらず一定のオフセット量であると、オフセットを与えない場合を基準にして一定のオフセット量の差となる。一方、ゲインに応じて可変するオフセット量であると、オフセットを与えない場合を基準にしてゲインが大きいほど大きなオフセット量の差となるよう設定される。
【００６７】
先に説明したように、ゲインが小さいときに起こる大光量時の黒点はＰ相スロープの振幅が深くなると起こりやすくなるため、ゲインによらず一定のオフセットを重畳すると黒点が発生する場合がある。そこで、ゲインが小さくなるほどオフセットを小さくするようにすることにより、この問題を回避することができる。
【００６８】
＜５．オフセットの具体的な設定手順＞
［その１］
図１５は、オフセットの具体的な設定手順（その１）を説明する図である。この図では、参照信号の変化を示している。先ず、高ゲイン時の参照信号において、オートゼロ期間に設定する基準信号の振幅をＰ相スロープ信号の振幅と同じレベルに設定する（図中（１）参照）。次に、所定のオフセットを基準信号に重畳する。これにより、基準信号Ｐ層スロープの振幅からオフセット量だけ差し引かれた振幅になる（図中（２）参照）。そして、オフセットを重畳した基準信号を用いて、白点発生の状態を確認する。
【００６９】
次いで、上記高ゲイン時に設定したオフセット量と同じオフセット量を用い、低ゲイン時の基準信号にそのオフセット量を重畳する。すなわち、基準信号の最大値からオフセット量だけ差し引いたレベルを設定する。
【００７０】
そして、オフセットを重畳した基準信号を用いて、大光量時の黒点の発生を確認する。ここで、黒点が発生する場合、オフセット量を所定量小さくし、再度高ゲイン時の基準信号にオフセットを重畳し、白点発生を確認し、低ゲイン時の基準信号にオフセットを重畳し、大光量時の黒点の発生を確認する。これを繰り返すことで、高ゲイン時の白点、低ゲイン時の黒点の発生を両方とも抑制できるオフセット量を設定する。
【００７１】
［その２］
図１６は、オフセットの具体的な設定手順（その２）を説明する図である。この図では、参照信号の変化を示している。先ず、高ゲイン時の参照信号において、オートゼロ期間に設定する基準信号の振幅をＰ相スロープ信号の振幅と同じレベルに設定する（上図中（１）参照）。次に、所定のオフセット（第１のオフセット）を基準信号に重畳する。これにより、基準信号がＰ相スロープの振幅から第１のオフセット量だけ差し引かれた振幅になる（上図中（２）参照）。そして、第１のオフセットを重畳した基準信号を用いて、白点発生の状態を確認する。
【００７２】
次いで、同じ高ゲイン時の参照信号の基準信号に上記第１のオフセットを重畳した状態で、その基準信号、Ｐ相スロープ信号およびＤ相スロープ信号の全てに、同じ量だけ振幅を大きくする方向へ別なオフセット（第２のオフセット）を重畳する（下図中（３）参照）。そして、この第２のオフセットを重畳した参照信号を用いて、縦筋の発生状態を確認する。縦筋が発生する場合には、第２のオフセット量を調整し、縦筋の発生を抑制する第２のオフセット量を最適化する。
【００７３】
そして、第1と第２のオフセットを重畳した状態で、低ゲイン・大光量時の黒点の発生を確認する。黒点が発生する場合は、第１のオフセットを小さくする。程度によっては負のオフセット値を重畳する。このオフセット設定で再度、高ゲイン時の白点・縦筋の発生を確認する。これを繰り返すことで、高ゲイン時の白点、縦筋、低ゲイン時の黒点の発生をすべてを抑制できるオフセット量を設定する。
【００７４】
＜６．撮像装置の構成例＞
図１７は、本実施形態に係る撮像装置の構成の一例を示すブロック図である。図１７に示すように、本例に係る撮像装置は、レンズ７１を含む光学系、撮像デバイス７２、カメラ信号処理回路７３およびシステムコントローラ７４等によって構成されている。
【００７５】
レンズ７１は、被写体からの像光を撮像デバイス７２の撮像面に結像する。撮像デバイス７２は、レンズ７１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス７２として、先に説明した本実施形態に係る固体撮像装置が用いられる。
【００７６】
カメラ信号処理部７３は、撮像デバイス７２から出力される画像信号に対して種々の信号処理を行う。システムコントローラ７４は、撮像デバイス７２やカメラ信号処理部７３に対する制御を行う。システムコントローラ７４は、画素全ての情報を読み出すプログレッシブ走査方式での通常フレームレートモードと、通常フレームレートモード時に比べて、画素の露光時間を１／Ｎに設定してフレームレートをＮ倍に上げる高速フレームレートモードとの各動作モードを切り替える制御も行う。
【００７７】
上記説明した本実施形態によれば、光電変換素子の特性向上に対するトレードオフを光電変換素子の設計終了後に解消し、特性向上できるので、特性マージンを拡大した分、適用可能なゲイン範囲を拡大することができる。また、特性マージンを拡大できるため、歩留まりが向上する。また、特性向上のための新たな試作を減らし、コストを減らすことができる。また、光電変換素子からの信号の読み出し速度を変えずに特性改善できる。また、基準信号の振幅とＰ相スロープ信号の振幅との間に必要な最小限のマージンを、全ゲイン範囲で一貫して適用することで制御操作が簡単になり、制御回路の簡略化や選別工程の削減を通じて低コスト化できる。
【符号の説明】
【００７８】
１…固体撮像装置、１０…画素部、１２…光電変換素子、１３…行走査回路、１４…列走査回路、１５…ＤＡＣ、１５ａ…オフセット設定部、１６…コンパレータ、１７…カウンタ、１８…バッファ、１９…リセット信号生成部、２１…駆動制御部
【図１】
0005402373.tif 000002
【図２】
0005402373.tif 000003
【図３】
0005402373.tif 000004
【図４】
0005402373.tif 000005
【図５】
0005402373.tif 000006
【図６】
0005402373.tif 000007
【図７】
0005402373.tif 000008
【図８】
0005402373.tif 000009
【図９】
0005402373.tif 000010
【図１０】
0005402373.tif 000011
【図１１】
0005402373.tif 000012
【図１２】
0005402373.tif 000013
【図１３】
0005402373.tif 000014
【図１４】
0005402373.tif 000015
【図１５】
0005402373.tif 000016
【図１６】
0005402373.tif 000017
【図１７】
0005402373.tif 000018