(57)【特許請求の範囲】
【請求項１】
メムリスティブデバイスを切り替える方法であって、
第１の電圧ランプを生成するステップと、
前記第１の電圧ランプを第１の極性の第１の電流ランプに変換するステップと、
前記メムリスティブデバイスに前記第１の電流ランプを加えるステップと、
前記第１の電流ランプが加えられている間、前記メムリスティブデバイスの抵抗値をモニタするステップと、
前記メムリスティブデバイスの抵抗値が第１の目標値に達したときに、前記メムリスティブデバイスに加えられている前記第１の電流ランプを除去するために、前記第１の電流ランプをバイパスするステップ
を含む方法。
【請求項２】
モニタする前記ステップが、
前記第１の電流ランプを、前記第１の目標値に等しい抵抗値を有する基準抵抗器に同時かつ並列に印加するステップと、
前記メムリスティブデバイスに印加されている電圧と前記基準抵抗器に印加されている電圧を比較するステップ
を含み、
前記バイパスするステップが、前記メムリスティブデバイスに印加されている電圧が前記基準抵抗器に印加されている電圧に達したときに、前記メムリスティブデバイス及び前記基準抵抗器に加えられている前記第１の電流ランプを除去するために、該第１の電流ランプをバイパスするステップを含むことからなる、請求項１の方法。
【請求項３】
比較する前記ステップが、前記メムリスティブデバイスに印加されている電圧及び前記基準抵抗器に印加されている電圧をラッチ型コンパレータに供給するステップを含むことからなる、請求項２の方法。
【請求項４】
前記メムリスティブデバイス及び前記基準抵抗器に第１の電流ランプを印加するステップが、前記第１の電流ランプで電流ミラーを駆動するステップと、前記電流ミラーの出力電流を、前記メムリスティブデバイス及び前記基準抵抗器に供給するステップを含み、
前記バイパスするステップが、前記電流ミラーを駆動している前記第１の電流ランプをバイパスするステップを含むことからなる、請求項２または３の方法。
【請求項５】
第１の電流ランプで電流ミラーを駆動する前記ステップが、前記第１の電流ランプで前記電流ミラーのマスタードライバーを駆動するステップと、前記メムリスティブデバイスに接続された第１のスレーブドライバー、及び、前記基準抵抗器に接続された第２のスレーブドライバーによって前記第１の電流ランプを複製するステップとを含み、
電流ミラーの出力電流を前記メムリスティブデバイス及び前記基準抵抗器に供給する前記ステップが、前記複製された第１の電流ランプを前記第１のスレーブドライバーを介して前記メムリスティブデバイスに供給するステップと、前記複製された第１の電流ランプを前記第２のスレーブドライバーを介して前記基準抵抗器に供給するステップを含み、
第１の電流ランプをバイパスする前記ステップが、前記マスタードライバーを流れる前記第１の電流ランプをバイパスするステップを含むことからなる、請求項４の方法。
【請求項６】
第２の電圧ランプを生成するステップと、
前記第２の電圧ランプを第２の電流ランプに変換するステップと、
前記メムリスティブデバイスに前記第２の電流ランプを加えるステップと、
前記第２の電流ランプが加えられている間、前記メムリスティブデバイスの抵抗値をモニタするステップと、
前記メムリスティブデバイスの抵抗値が第２の抵抗値に達したときに、前記メムリスティブデバイスから前記第２の電流ランプを除去するステップ
をさらに含む、請求項１〜５のいずれかの方法。
【請求項７】
前記第２の電流ランプの極性が、前記第１の極性であるか、または、該第１の極性とは反対の第２の極性である、請求項６の方法。
【請求項８】
メムリスティブデバイスを切り替えるためのスイッチング回路であって、
電圧ランプを生成するための電圧源と、
前記電圧ランプを電流ランプに変換するための手段と、
前記メムリスティブデバイスに前記電流ランプを流すための電流ドライバー構成要素と、
前記メムリスティブデバイスの抵抗値をモニタして、前記メムリスティブデバイスの抵抗値が目標値に達したときに、前記メムリスティブデバイスから前記電流ランプを除去するために、該電流ランプをバイパスするための制御構成要素
を備えるスイッチング回路。
【請求項９】
前記電流ドライバー構成要素が電流ミラーを備え、及び、前記制御構成要素が前記目標値を有する基準抵抗器を備え、
前記電流ミラーが、
電圧ランプを電流ランプに変換するための前記手段に接続されたマスタードライバーと、
前記マスタードライバーを流れる前記電流ランプを複製する第１のスレーブドライバーであって、前記メムリスティブデバイスに接続された第１のスレーブドライバーと、
前記マスタードライバーを流れる前記電流ランプを複製する第２のスレーブドライバーであって、前記基準抵抗器に接続された第２のスレーブドライバー
を備え、
前記制御構成要素は、前記メムリスティブデバイスの抵抗値が前記目標値に達したときに、前記マスタードライバーを流れる前記電流ランプをバイパスすることからなる、請求項８のスイッチング回路。
【請求項１０】
前記制御構成要素が、前記メムリスティブデバイスの電圧及び前記基準抵抗器の電圧を入力として受けるように接続されたラッチ型コンパレータと、前記ラッチ型コンパレータ及び前記電流ミラーに接続されたシャントトランジスとをさらに備え、
前記シャントトランジスタは、前記ラッチ型コンパレータの出力に応答して、前記マスタードライバーを流れる前記電流ランプをバイパスする、請求項９のスイッチング回路。
【請求項１１】
前記第１のスレーブドライバー、前記第２のスレーブドライバー、及び前記シャントトランジスタは、それぞれ、ｎチャンネルMOSFETである、請求項１０のスイッチング回路。
【請求項１２】
前記制御構成要素が、前記メムリスティブデバイスを流れる前記電流ランプの流れ方向を制御するためのスイッチをさらに備える、請求項１０または１１のスイッチング回路。
【発明の詳細な説明】
【背景技術】
【０００１】
メムリスティブデバイス(memristive device)、すなわち、メモリスタ（memristor）は、電気的に切り替え可能なデバイス抵抗を有する新しいタイプの切り替え可能なデバイスである。メムリスティブデバイスは、科学的にも技術的にも興味深いものであり、不揮発性メモリ（NVM）及び他の分野で期待されている。NVMの用途では、成熟したCMOS技術との互換性のために、メムリスティブデバイスは、バイナリモードもしくは他のデジタルモードで動作することが必要とされる。メムリスティブデバイスの抵抗値は、２値状態もしくは他の多レベルデジタル状態を画定するために使用される。メムリスティブデバイスを所望の状態に確実かつ繰り返し切り替える（スイッチングする）ことが大きな課題となっている。書き込み電圧パルスを印加すると、デバイス抵抗に対数正規分布を示す大きな変動がしばしば生じる。デバイスパラメータがこのように広範囲の対数正規分布を示すことは、メムリスティブデバイスのユーザビリティ（有用性）や信頼性を損ない、及び動作寿命を短くする原因になりうる。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】米国特許出願第2007/0297221号明細書
【図面の簡単な説明】
【０００３】
【図１】メムリスティブデバイスの１例の略断面図である。
【図２】メムリスティブデバイスのスイッチングＩ−Ｖ曲線の１例を示す。
【図３】閉ループフィードバック制御の下で、メムリスティブデバイスを所望の抵抗値に切り替えるプロセスを示すフローチャートである。
【図４】メムリスティブデバイスを高抵抗状態から低抵抗状態に切り替えるための閉ループスイッチング回路の略回路図である。
【図５】図４のスイッチング回路の切り替えられるメムリスティブデバイス及び選択された構成要素の電圧波形を示す略図である。
【図６】２つの異なる抵抗値へのメムリスティブデバイスの連続的な切り替え動作の電圧波形を示す略図である。
【図７】浮動構成のメムリスティブデバイスのバイポーラスイッチング用の閉ループスイッチング回路の略回路図である。
【図８】接地構成のメムリスティブデバイスのバイポーラスイッチング用の閉ループスイッチング回路の略回路図である。
【発明を実施するための形態】
【０００４】
以下では、バイポーラ（すなわち２極性の）メムリスティブデバイスを切り替える方法、及び、そのような切り替え用の関連する制御回路について説明する。本明細書において、「メムリスティブデバイス」は、デバイス自体の切り替え状態を表す抵抗（値）を有するスイッチングデバイス（スイッチング素子ともいう）であり、該抵抗は、該デバイスに印加される電圧及び電流の来歴に依存する。「バイポーラ」という用語は、一方の極性のスイッチング電圧（スイッチング電圧は切替電圧ともいう）を印加することによって、該デバイスを、低抵抗状態（LRS）から高抵抗状態（HRS）に切り替えることができ、該一方の極性とは逆の極性のスイッチング電圧を印加することによって、該デバイスを、高抵抗状態から低抵抗状態へと切り替えることができることを意味する。
【０００５】
図１は、バイポーラメムリスティブデバイス１００の１例を示す略図である。図１に示す実施形態では、メムリスティブデバイスは、上部電極１２０及び下部電極１１０を有する２端子デバイスである。スイッチ動作（切替動作）が起こる活性領域（アクティブ領域ともいう）１２２が、これら２つの電極の間に配置されている。スイッチングデバイス１００の活性領域１２２は、半導電性（または、半導体の電気的性質を有する）もしくは名目上絶縁性の弱いイオン導電体（weak ionic conductor）とすることができるスイッチング材料を含んでいる。スイッチング材料は、十分に強い電界の下で該スイッチング材料中を移動することができるドーパントを含んでおり、この移動の結果、メムリスティブデバイスの抵抗が変化する。メムリスティブデバイス１００を、たとえば、デジタル情報を格納するための不揮発性メモリセルとして使用することができる。かかるメモリセルを、クロスバー構造に組み込んで、大きな記憶容量を提供することができる。
【０００６】
それぞれが適切なドーパントを有する多くの異なる材料をスイッチング材料として使用することができる。スイッチングに適した性質を示す材料には、酸化物、硫化物、セレニド（セレン化物）、窒化物、炭化物（カーバイド）、リン化物（phosphide）、ヒ化物（arsenide）、塩化物（chloride）、及び、遷移金属と希土類金属からなる臭化物（bromide）が含まれる。適切なスイッチング材料には、Si及びGeなどの元素半導体、並びに、III-V族及びII-VI族化合物半導体などの化合物半導体も含まれる。使用可能なもしくは使用できる可能性のあるスイッチング材料のこれらのリストは、全てを網羅したものではなく、また、本発明の範囲を限定するものでもない。スイッチング材料の電気的性質を変えるために使用されるドーパント種は、選択したスイッチング材料の特定のタイプに依存し、該ドーパント種を、カチオン、アニオンまたは空孔（空格子点）、または、電子供与体もしくは電子受容体などの不純物とすることができる。たとえば、TiO2などの遷移金属酸化物の場合は、ドーパント種を、酸素空孔（Vo２＋）とすることができる。GaNの場合は、ドーパント種を、窒素空孔（nitride vacancy）または硫化物イオンとすることができる。化合物半導体の場合は、ドーパントを、ｎ型もしくはｐ型の不純物とすることができる。
【０００７】
図１に例示しているように、１実施形態では、スイッチング材料をTiO2とすることができる。この場合は、スイッチング材料によって保持乃至運搬することができ、かつ、該スイッチング材料中を伝送することができるドーパントは酸素空孔（Vo２＋）である。活性領域１２２内のスイッチング材料中の酸素空孔の濃度及び分布を制御することによって、ナノスケールスイッチングデバイス１００をオン状態とオフ状態との間で切り替えることができる。上部電極１２０と下部電極１１０間にＤＣスイッチング電圧が印加されているときは、活性領域１１２を横断する電界が生成される。より詳細に後述するように、スイッチング電圧及びスイッチング電流を、閉ループフィードバック制御部を有するスイッチング回路（スイッチング回路は切り替え回路ともいう）１３２によって供給することができる。活性領域１２２を横断する電界は、十分な強度を有しかつ極性が適正な場合には、酸素空孔を、スイッチング材料を通して上部電極１２０の方へと押し出し、これによって、該デバイスをオン状態にすることができる。
【０００８】
電界の極性が反転すると、ドーパントは、スイッチング材料を横断して逆方向へと移動して上部電極１２０から離れ、これによって、該デバイスをオフ状態にすることができる。このように、スイッチングは反転可能であり、スイッチングを繰り返すことができる。ドーパントをドリフトさせるすなわち移動させるのに必要な電界が比較的大きいために、スイッチング電圧が除去された後も、スイッチング材料中のドーパントの位置は安定した状態を維持する。このスイッチングは、互いに逆の極性の電圧を用いて該デバイスをオンとオフとで切り替えるという点でバイポーラである。下部電極１１０及び上部電極１２０に読み出し電圧を印加して、それら２つの電極間の抵抗を検出することによって、スイッチングデバイス１００の状態を知ることができる。読み出し電圧は、一般的には、イオン性ドーパントを上部電極と下部電極の間をドリフトさせる（移動させる）のに必要な閾値電圧よりもはるかに小さいので、読み出し動作は、スイッチングデバイスの抵抗状態を変えない。
【０００９】
図１の実施形態では、スイッチングデバイスの活性領域１２２は、一次領域１２４と二次領域１２６という２つのサブ領域すなわち２つの層を有している。一次領域１２４は、スイッチング動作が起こる主たる場所である。該デバイスの最初に設定された状態では、一次領域１２４のドーパント濃度は比較的低く、一方、二次領域１２６のドーパント濃度は比較的高い。二次領域１２６はドーパントのソース／ドレインとして機能する。スイッチング動作中、二次領域１２６から一次領域１２４へと、または、一次領域１２４から二次領域へと、ドーパントを移動させて、一次領域におけるドーパントの分布を変化させ、これによって、一次領域の導電性（または導電率）を変化させることができる。
【００１０】
たとえば、一次領域１２４は、初めは酸素の欠乏が非常に少ない（すなわち、酸素空孔が少ない）TiO2を含むことができ、二次領域１２６を、化学量論的にTiO2に近いが酸素空孔の濃度が高い（もしくはその量が多い）酸化チタン材料（TiO2-ｘ）で形成することができる。上部電極１２０を、スイッチング材料と反応しない白金（Pt）などの金属で形成することができる。下部電極を、PtとTiの混合物などの異なる導体で形成することができる。Pt製の上部電極１２０と一次領域１２４内のTiO2製のスイッチング材料との境界部は、ショットキー型の空乏領域を生成する。これとは対照的に、二次領域１２６内のドーパントが豊富な材料と下部電極１１０との境界部は、オーム性型（ohmic-type）の接触領域を形成することができる。初めは、一次領域のスイッチング材料のドーパント濃度が低い（またはドーパントの量が少ない）状態で、一次領域１２４内のショットキー型障壁の高さ及び幅が大きい場合があり、これは、電子が該障壁を通り抜けるのを難しくしている。この結果、該デバイスの抵抗は比較的高い。該デバイスをオンにするためにスイッチング電圧が印加されると、酸素空孔は、二次領域１２６から一次領域中へと、さらに、上部電極１２０に向かってドリフトすなわち移動することができる。一次領域中のドーパントの高濃度化及び／または分布の変化によって、ショットキー型障壁の高さ及び／または幅を大幅に小さくすることができる。この結果、電子は、該境界部をはるかに簡単に通り抜けることができ、このため、スイッチングデバイスの全抵抗は大幅に小さくなる。
【００１１】
上記したように、スイッチング電圧を印加することによってバイポーラメムリスティブデバイスの抵抗状態を変えることができ、それによって生じる抵抗状態はスイッチングの来歴に依存する。１例として、図２は、デバイスの接合サイズが５０×５０ｎｍ２であるTiPt/ TiO2/PtスイッチングデバイスのスイッチングＩ−Ｖ曲線を示している。スイッチングＩ−Ｖ線１４０は、予め設定されたコンプライアンス電流(Icomp）レベルで外部バイアスを掃引（スィープ）することによって得られた。極性のスイッチング（切り替え）は、上部電極に印加された負バイアスによって、該デバイスを高抵抗状態から低抵抗状態に切り替え（すなわち、オンスイッチングし）、一方、正バイアスによって、該デバイスを低抵抗状態（LRS）から高抵抗状態（HRS）に切り替える（すなわち、オフスイッチングする）というものである。したがって、０ -> −Ｖ -> ０-> ＋Ｖ ->０というバイポーラ（２極性）往復電圧掃引によって、該デバイスを元の状態に戻すであろう完全なスイッチングサイクルが形成される。図２のスイッチングサイクルは、オンスイッチングのIcompを１７５μＡに、オフスイッチングのIcompを２００μＡにそれぞれ設定して得られたものである。該デバイスの最終的な抵抗値は、Ｖ＝０におけるＩ−Ｖ曲線の勾配（傾き）である。
【００１２】
ある電流コンプライアンスでの電圧掃引の印加は、メムリスティブデバイスのスイッチングを制御するための手段として従来使用されているものである。オンスイッチングのIcompよりも大きなIcompに依存して得られたＩ−Ｖ曲線及び最終的な抵抗によって、該デバイスはより導電性が高い状態に切り替えられるだろう。スイッチング制御の一手段としてIcompを使用するのは便利だが、このアプローチは一般的に適用できるものではない。
【００１３】
スイッチングプロセス（切替プロセス）の制御を改良して、得られる抵抗値の分布をはるかに狭い分布にするために、閉ループフィードバック制御を利用する方法を提示する。図３は、本発明の１実施形態によるスイッチング（切り替え）の方法を示している。この方法では、電流ランプ（ランプ電流ともいう）を、切り替え対象のメムリスティブデバイスに流すために加える（ステップ１６０）。電流ランプの極性によって、メムリスティブデバイスが、低い方の抵抗状態（低抵抗状態）に切り替えられるか、高い方の抵抗状態（高抵抗状態）に切り替えられるかが決まる。電流ランプが加えられている間、メムリスティブデバイスの抵抗値（ＲＭ）をモニタ乃至記録して（ステップ１６２）、モニタされた目標抵抗を目標とする抵抗値（目標抵抗値）と比較する。該（モニタされた）抵抗値が目標抵抗値に達する（すなわち一致する）と（ステップ１６４）、電流ランプはメムリスティブデバイスから除去され（ステップ１６６）、これによって、該デバイスの抵抗状態が設定される。該デバイスを、より低い抵抗状態からより高い抵抗状態へと、または、その逆へと切り替えるためにこのプロセスを用いることができ、または、このプロセスを同じスイッチング電圧極性で繰り返して、該デバイスの抵抗値を連続的な異なる抵抗値に設定することができる。スイッチング時の抵抗値のオーバーシュートを最小にするために、電流ランプの増加率（または増加速度）を、時間の線形関数または非線形関数（たとえば対数関数）として設定することができる。
【００１４】
１例として、図４は、メムリスティブデバイスを、高抵抗状態（HRS）から低抵抗状態（LRS）に切り替える（すなわち、オンスイッチングの）ための閉ループ方法を実施するアナログフィードバック回路２００を示している。回路２００は、電圧ランプ（Vramp。ランプ電圧ともいう）を生成する電圧源を有している。該電圧ランプは、変換抵抗器Rramp及びトランジスタM1によって電流ランプに変換される。電流ランプの勾配は、Rrampの値と電圧ランプの勾配の関数である。トランジスタM1は、スイッチング回路の電流ドライバー構成要素である、電流ミラー（カレントミラー）２０６内のマスターである。電流ミラー２０６は、２つのスレーブトランジスタM2及びM3で実施される複製型電流出力部を有している。マスタートランジスタM1を流れる電流は、スレーブトランジスタM2及びM3を流れる電流によってミラーリング（すなわち複製）される。スレーブトランジスタM2はメムリスティブデバイス１００に接続され、他方のスレーブトランジスタM3は基準抵抗器Rrefに接続されている。この構成によって、切り替え対象のメムリスティブデバイス１００と基準抵抗器Rrefの両方に、（複製された形式の）同じ電流ランプを同時かつ並列に加えることが可能になる。基準抵抗器Rrefの抵抗値は、メムリスティブデバイス１００が設定されることになる目標値に選択される。
【００１５】
電流ランプが加えられている間、メムリスティブデバイス１００の抵抗値がモニタ乃至記録される。これを行うために、メムリスティブデバイス１００を通じた電圧降下（ここでは、該デバイス１００の両端間の電圧降下）が、抵抗値の指標（インジケータ）として使用される。メムリスティブデバイス１００の両端間の電圧降下が、基準抵抗器Rref通じた電圧降下（ここでは、該Rrefの両端間の電圧降下）と比較される。図４の回路では、前者は、メムリスティブデバイス１００の下側のリード線における電圧VMによって表されており、後者は、基準抵抗器Rrefの下側のリード線における電圧VRによって表されている。これら２つの電圧は、スイッチング回路２００の制御構成要素（制御コンポーネント）として機能するラッチ型コンパレータ（latched comparator）２０８に送られる。図４の実施形態では、ラッチ型コンパレータ２０８は、高速差動入力電圧コンパレータ２１０と、ラッチ機能を提供するDフリップフロップ２１２の組み合わせである。
【００１６】
図５は、Vramp、VR、VM、及び、ラッチ型コンパレータ２０８の出力（図４のVQ）のそれぞれの波形２３６、２４０、２４２、２４４を示している。メムリスティブデバイス１００は、オンスイッチングの前には高抵抗状態であって、その抵抗は基準抵抗器Rrefの抵抗よりも大きい。基準抵抗器の抵抗値は一定であるので、電流ランプが発生すると、基準抵抗器の電圧VRの波形２４０は、（電流ランプを逆にした）電圧ランプの形状を追従するように変化する。これとは対照的に、電圧VMの波形２４２は、メムリスティブデバイス１００の初期の抵抗がより高いために、勾配がより大きな状態で開始する。しかしながら、ランプ電流の大きさが大きくなるにしたがって、ドーパントのドリフト（移動）が生じて、メムリスティブデバイスの抵抗が減少し始める。メムリスティブデバイスは、非線形のＩ−Ｖ特性を有しており、かつ、より小さいバイアスで抵抗がより大きいので、VMは（時間とともに）大きく湾曲した形状をなすように変化する。抵抗値の低下は、電流の増加速度（もしくは増加率）よりも速く急速に起こりうるので、該デバイスの両端間の電圧降下が突然に小さくなりうる。これは、屈曲としてVMの波形２４２に示されている。メムリスティブデバイスの抵抗が基準抵抗器の抵抗値まで下がると、VMはVRと同じになる。このポイントが、VMの波形２４２がVRの波形２４０と交差するポイントである。この結果、コンパレータ２１０の差動入力であるVM−VRは、正符号に向かってゼロを横断し、コンパレータ２１０の出力を論理低レベルから論理高レベルへと引き上げる。コンパレータの出力は、Ｄフリップフロップ２１２を介してシャントトランジスタ（短絡トランジスタ）M4のゲートに接続されている。ラッチ出力（VQ）は、その論理高レベルを維持して、シャントトランジスタM4をオンに切り替え、これによって、M1を通って流れるランプ電流を効果的にバイパスして、ミラートランジスタのゲート電圧（VG）をゼロにクランプする。この結果、Vrampが依然として上昇できる場合であっても、電流ミラーの出力トランジスタ（M2及びM3）はオフに切り替えられて、メムリスティブデバイス１００及び基準抵抗器Rrefを通る電流ランプは終了する（除去される）。
【００１７】
互いに異なる値を有するいくつかの異なる基準抵抗器を用いて、フィードバック制御によるスイッチングプロセスを何回か適用することによって、メムリスティブデバイスの抵抗をいくつかの異なる目標値に設定することができる。１例として、図６は、２つの連続するスイッチング動作における電圧VMの波形２５０、２５４を示している。この例では、説明のために、両方の動作で同じ電流ランプの増加率（または速度）及び極性が使用されている。第１のスイッチング動作では、該デバイスは、高い抵抗値から開始し、また、第１の目標値を有する（第１の）基準抵抗器が使用される。メムリスティブデバイスの両端間の電圧降下が第１の波形２５０で表されている。波形２５０と基準抵抗器２５２の電圧波形との交差ポイントによって示されているように、該デバイスの抵抗値が第１の基準抵抗器の抵抗値に達する（すなわち一致する）と、ランプ電流はオフになる。その後、第２のスイッチング動作において、第１の基準抵抗器の抵抗値よりも小さい抵抗値を有する第２の基準抵抗器が目標値を提供するために使用される。これは、第２の基準抵抗器の両端間の電圧降下の波形２５６の勾配が波形２５２に比べて小さいこととして示されている。メムリスティブデバイスは、第１の目標値に近い抵抗値から開始する。ランプ電流が大きくなると、メムリスティブデバイスの電圧波形２５４と第２の基準抵抗器の波形２５６との交差ポイントによって示されているように、メムリスティブデバイスの抵抗値が第２の目標値に達する（すなわち一致する）まで、該メムリスティブデバイスの抵抗値は小さくなる。そのポイントで電流ランプが除去されて、該デバイスの抵抗値が、第２の目標値に維持されるか、または第２の目標値に非常に近い値に維持される。このようにして、メムリスティブデバイスを、制御されたやり方で、異なるいくつかの抵抗状態に小さな偏差で設定することができ、これは、メムリスティブデバイスを多レベルの論理動作に好適なものにする。
【００１８】
図４を再度参照すると、フィードバック回路をさらに効果的乃至効率的にするために、全応答時間、すなわち、メムリスティブデバイスが目標値に到達した時点と電流ランプが終了した時点の間の時間遅れを短くすることを検討する必要がある。コンパレータの帯域幅及び伝搬遅延は、許容可能な消費電力バジェット（消費電力割り当て）において可能な限り短いことが望ましい。シャントトランジスタ（M4）は、外部回路から供給される電圧ランプをオフにするのではなく、電流ランプをバイパスするように構成されている。このやり方は、追加の時間遅れを回避するのに役立つ。このためには、シャントトランジスタ（M4）、及び電流ミラー内の出力トランジスタ（M2及びM3）は、最小のノードキャパシタンス（node capacitance：ノード容量）を有する高速スイッチングMOSFETであるのが望ましい。したがって、ｐチャンネルMOSFETよりも、移動度（mobility）がより高くかつノードキャパシタンスがより小さいｎチャンネルMOSFETが好ましい場合がある。
【００１９】
また、ラッチ型コンパレータの出力段は有用であると考えられる。コンパレータの出力レベルが変化した後、該出力レベルを（ラッチすることによって）維持するラッチ型出力段がなければ、フィードバック回路は場合によっては発振してしまう場合がある。これは、電流ランプが終了すると、メムリスティブデバイス及びRrefの両端間の電圧降下がなくなり、コンパレータの差動入力信号の極性が反転して、コンパレータの出力が論理低レベルに戻るという事実に起因する。電圧ランプは依然として上昇し続けることができるで、電流ミラーの出力トランジスタ（M2及びM3）は、再びオンになって電流ランプを継続するだろう。メムリスティブデバイスが書き込まれると、コンパレータは、次の書き込み動作に備えるために再初期化される。これは、コンパレータのラッチされた出力を論理低レベルにリセットし、及び、コンパレータの差動入力の適正な最初の極性をセット（設定）する２つのリセットトランジスタ（M5及びM6）をリセットするリセット信号によって実行される。
【００２０】
消費電力をさらに低減するために、別のｎチャンネルトランジスタM7を、Rrampと電流ミラーのマスタートランジスタM1の間に配置することができる。このトランジスタM7のゲートは、ラッチ２１２のＱバー（図４では、Ｑの上に横線が付されて示されている）出力によって制御される。メムリスティブデバイスがオン状態に切り替えられると、M1を流れる電流ランプは、M4を通ってグランド（アース）に流れるのではなく、物理的にオフにされる。回路のフットプリント（専有面積）も小さくなる。なぜなら、M4のチャンネル幅をM1よりも大きくする必要はないからである。
【００２１】
メムリスティブデバイスを切り替えるためのアナログフィードバック回路の設計乃至構成は、排他的なものではなく、また、図４の例に限定されないことに留意されたい。たとえば、単純な電流ミラーは理想的な電流源ではない。出力インピーダンスまたは電圧振幅範囲などの電流ミラーの特性を改善するために、カスコード電流ミラー（カスコードカレントミラー）、ワイドスイングカスコード電流ミラー（ワイドスイングカスコードカレントミラー）、または、演算増幅器を内蔵した高利得電流ミラー（gainboosted current mirror）などのより高性能な電流ミラーを適用することができる。かかる高性能の電流ミラーの代価は、フットプリント及び消費電力が追加されることである。
【００２２】
図４の回路では、スイッチング電流は、メムリスティブデバイスを一方方向にのみ流れることにも留意されたい。これは、その回路が、メムリスティブデバイスを高抵抗状態から低抵抗状態にのみ切り替えるためのものだからである。バイポーラスイッチングメムリスティブデバイスの場合は、メムリスティブデバイスを両方向に流れる電流が実現される。図７及び図８は、バイポーラスイッチング用のスイッチング回路の２つの実施形態を示している。これら２つの実施形態はいずれも、メムリスティブデバイスが、セット／リセット動作用のフィードバックドライバーとして機能する２つ以上の電流ミラーをブリッジすなわち中継する「Ｈブリッジ」構成を利用する。
【００２３】
図７を先ず参照すると、制御回路３００は、２つの電流ミラー３０２及び３２２を備えている。それぞれの電流ミラーは、マスタードライバー及び２つのスレーブドライバーを備えている。スイッチング回路の左半分において、電圧ランプVramp1が変換抵抗器Rramp1に印加されて、電流ミラー３０２のマスタードライバー３０４を流れる電流ランプが生成され、該電流ランプはスレーブドライバー３０６、３０８によって複製（すなわちミラーリング）される。一方のスレーブドライバー３０６は第１の基準抵抗器Rref1に接続されており、該抵抗器の値を、オンスイッチング動作用の目標値として選択することができる。他方のスレーブドライバー３０８はスイッチS1を介してメムリスティブデバイス１００の一方の端部（第１の端部）に接続される。Ｈブリッジスイッチング回路の右半分は、電流ミラー３２２を備えている。第の２のランプ電圧Vramp2は、変換抵抗器Rramp2によって電流ランプに変換される。ランプ電流は、電流ミラー３２２のマスタードライバー３２４を流れ、スレーブドライバー３２６、３２８によって複製（すなわちミラーリング）される。スレーブドライバー３２６は基準抵抗Rref2に接続されており、該抵抗器の抵抗値を、メムリスティブデバイス１００のオフ状態の目標抵抗値となるように選択することができる。他方のスレーブドライバー３２８は、メムリスティブデバイスの他方の端部（第２の端部）に接続されており、該第２の端部は、スイッチS2を介して供給電圧（または電源電圧）Vddに接続される。
【００２４】
スイッチS1及びS2を、CMOSデバイスとして実施することができ、それらのスイッチは、メムリスティブデバイス１００を流れる電流の方向を制御するための反転器を共に形成することができる。メムリスティブデバイス１００を高抵抗状態（HRS）から低抵抗状態（LRS）に切り替えるために、電圧ランプVramp1が印加され、スレーブドライバー３０８によって供給されるランプ電流が、メムリスティブデバイス１００をオンスイッチング方向に流れるように、スイッチS1及びS2が設定される。ラッチ型コンパレータ３１２は、メムリスティブデバイスが基準抵抗器Rref1の抵抗値に達する（すなわち一致する）と、ランプ電流を遮断（停止）する。メムリスティブデバイスを低抵抗状態（LRS）から高抵抗状態（HRS）に切り替えるために、電圧ランプVramp2が印加される。スレーブドライバー３２８によって供給されるランプ電流が、メムリスティブデバイスをオフスイッチング方向に流れるように、スイッチS1及びS2が設定される。メムリスティブデバイスの抵抗値が基準抵抗器Rref2の抵抗値に達する（すなわち一致する）と、ラッチ型コンパレータ３３２は電流ランプをオフにする。
【００２５】
図８は、別のＨブリッジスイッチング回路３５０を示している。回路３５０は図７の回路３００に似ているが、メムリスティブデバイス１００は接地構成（grounded configuration）である。具体的には、メムリスティブデバイス１００の一方の端部は、スイッチS1を介してグランド（アース）に接続され、該デバイスの他方の端部は、抵抗器３５２を介して回路アース（回路接地）に接続されている。一方、回路３００中のメムリスティブデバイス１００は浮動構成（floating configuration）であって、該デバイスとグランド（アース）の間にスレーブドライバー３０８または３２８が配置されている。
【００２６】
上記のように、所望の抵抗状態へのメムリスティブデバイスの切り替えを制御するために、閉ループフィードバック制御プロセスが提示された。閉ループスイッチングプロセスを実施するための電子回路の実施形態も提示された。閉ループスイッチングプロセスは、多くのスイッチング動作にわたってメムリスティブデバイスの抵抗値の一貫性を効果的に向上させる。
【００２７】
上記の説明では、本発明を理解できるようにするために多くの細部が説明されている。しかしながら、当業者には、それらの細部がなくても本発明を実施できることが理解されよう。本発明を限られた数の実施形態に関して開示したが、当業者にはそれらの実施形態から多くの改良及び変形が理解されよう。本願の特許請求の範囲は、それらの改良及び変形も本発明の真の思想及び範囲に含まれるものとしてカバーしていることが意図されている。
【図１】
0005619296.tif 000002
【図２】
0005619296.tif 000003
【図３】
0005619296.tif 000004
【図４】
0005619296.tif 000005
【図５】
0005619296.tif 000006
【図６】
0005619296.tif 000007
【図７】
0005619296.tif 000008
【図８】
0005619296.tif 000009