(57)【特許請求の範囲】
【請求項１】
全画素の光電変換部の信号電荷が、同時にメモリ部へ転送されるグローバルシャッタが可能な固体撮像装置であって、
通常画素と漏れ込み光補正用画素とを有する画素部を備え、
前記通常画素は、
光電変換部及びメモリ部を含む転送トランジスタと、
前記メモリ部及びフローティングディフュージョン部を含む読み出しトランジスタと、を有し、
前記漏れ込み光補正用画素は、
受光領域及びメモリ部を含み、前記受光領域と前記メモリ部との間のゲートが常にオフ状態に維持されているトランジスタと、
前記メモリ部及びフローティングディフュージョン部を含む読み出しトランジスタと、を有し、
前記漏れ込み光補正用画素からは、前記メモリ部への漏れ込み光による漏れ信号のみが出力される
固体撮像装置。
【請求項２】
前記漏れ込み光補正用画素から得られる信号と、前記漏れ込み光補正用画素の周囲の通常画素から得られる信号とを減算処理し、前記周囲の通常画素から得られる信号を補正する機能を有する請求項１記載の固体撮像装置。
【請求項３】
前記通常画素は、前記光電変換部の電荷をリセットするリセット部を有する請求項２記載の固体撮像装置。
【請求項４】
前記漏れ込み光補正用画素は、前記受光領域の電荷をリセットするリセット部を有する請求項１記載の固体撮像装置。
【請求項５】
前記漏れ込み光補正用画素は、ｐｎ接合を有しない受光領域と、前記受光領域の電荷をリセットするリセット部とを有する請求項１記載の固体撮像装置。
【請求項６】
前記漏れ込み光補正用画素のリセット部は、前記受光領域の電荷蓄積領域にリセットドレイン領域が接続されている請求項４記載の固体撮像装置。
【請求項７】
前記漏れ込み光補正用画素のリセット部は、露光時に、常にゲートがオン状態に維持されている請求項４記載の固体撮像装置。
【請求項８】
通常画素と漏れ込み光補正用画素とを有する画素部を備え、光電変換部からメモリ部に全画素の信号電荷を同時に転送し、各画素のメモリ部からフローティングディフュージョン部に信号電荷を順次読み出すグローバルシャッタが可能な固体撮像装置の駆動方法であって、
前記通常画素において、
正規信号電荷ｅＳ１を光電変換部からメモリ部に転送し、
前記メモリ部で、前記正規信号電荷ｅＳ１と、前記正規信号電荷ｅＳ１が転送される以前に前記メモリ部内に蓄積された漏れ信号電荷ｅＭ１とが合算され、
前記メモリ部で、さらに前記正規信号電荷ｅＳ１と前記漏れ信号電荷ｅＭ１とに、前記正規信号電荷ｅＳ１が転送されてから前記フローティングディフュージョン部に信号電荷を読み出すまでに前記メモリ部内に蓄積された漏れ信号電荷ｅＭ２とが合算され、
前記正規信号電荷ｅＳ１と、前記漏れ信号電荷ｅＭ１と、前記漏れ信号電荷ｅＭ２との合算信号電荷を、前記メモリ部からフローティングディフュージョン部に転送し、
前記漏れ込み光補正用画素において、
前記メモリ部で、前記漏れ信号電荷ｅＭ１と前記漏れ信号電荷ｅＭ２とが合算され、
前記漏れ信号電荷ｅＭ１と、漏れ信号電荷ｅＭ２との合算信号電荷を、前記メモリ部からフローティングディフュージョン部に転送し、
前記通常画素から出力された合算信号と、前記漏れ込み光補正用画素から出力された合算信号とを減算処理して、前記通常画素からの漏れ信号を補正する
固体撮像装置の駆動方法。
【請求項９】
露光時に、前記漏れ込み光補正用画素では、受光領域で生成された電荷を、受光領域に隣接するリセット部へ排出し、前記メモリ部にのみ前記漏れ信号電荷ｅＭ１を蓄積する請求項８記載の固体撮像装置の駆動方法。
【請求項１０】
光学系と、
固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路を備え、
前記固体撮像装置は、
全画素の光電変換部の信号電荷が、同時にメモリ部へ転送されるグローバルシャッタが可能な固体撮像装置であって、
通常画素と漏れ込み光補正用画素とを有する画素部を備え、
前記通常画素は、
光電変換部及びメモリ部を含む転送トランジスタと、
前記メモリ部及びフローティングディフュージョン部を含む読み出しトランジスタと、を有し、
前記漏れ込み光補正用画素は、
受光領域及びメモリ部を含み、前記受光領域から前記メモリ部との間のゲートが常にオフ状態に維持されているトランジスタと、
前記メモリ部及びフローティングディフュージョン部を含む読み出しトランジスタと、を有し、
前記漏れ込み光補正用画素からは、前記メモリ部への漏れ込み光による漏れ信号のみが出力される
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置とその駆動方法、及びこの固体撮像装置を備えたカメラなどの電子機器に関する。
【背景技術】
【０００２】
固体撮像装置は、ＣＣＤ（Charge Coupled Device）イメージセンサと、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサとに代表される２種類の固体撮像装置に大別される。これら固体撮像装置は、デジタルスチルカメラ、デジタルビデオカメラなどに広く用いられている。近年、カメラ付き携帯電話などのモバイル機器に搭載される固体撮像装置としては、電源電圧が低く、消費電力の観点などからＭＯＳ型イメージセンサが多く用いられている。
【０００３】
ＣＭＯＳ固体撮像装置として、各画素における蓄積の同時性を実現するために、画素ごとに記憶素子（キャパシ）を設けてグローバルシャッタ撮像を可能にしたＣＭＯＳ固体撮像装置が提案されている。ＣＣＤ固体撮像装置においては、垂直転送レジスタを有しており、全画素の電荷を同時垂直転送レジスタに読み出すようにしているので、グローバルシャッタ撮像を可能にしている。
【０００４】
垂直転送レジスタを設けてグローバルシャッタ撮像を可能とするＣＣＤ固体撮像装置においては、垂直転送レジスタに光が漏れ込むことにより、スミアが発生する。ＣＣＤ固体撮像装置では、列毎の光学的黒画素領域（いわゆるオプティカルブラック（ＯＰＢ）領域）でスミアを検出できる。このため、ＣＣＤ固体撮像装置では、画像から得られる信号（画素データ）から工学的黒画素領域で得られる信号（ＯＰＢデータ）を減算処理することによりスミアの補正を行うことが可能である（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２１０５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、画素毎に記憶素子を設けてグローバルシャッタ撮像を可能とするＣＭＯＳ固体撮像装置においては、電荷保持中の記憶素子に光が漏れ込むことによるスミアの発生、それに基く画質の劣化が懸念される。ＣＭＯＳ固体撮像装置では、各画素に漏れ込んだ光による信号（スミア）が列毎の光学的黒画素領域に転送されないため、画素毎の漏れ込み光を検出できない。その結果、グローバルシャッタ撮像可能なＣＭＯＳ固体撮像装置においては、漏れ込み光による画質劣化の補正を行うことが出来ないという課題があった。
【０００７】
本発明は、上述の点に鑑み、グローバルシャッタ撮像可能なＣＭＯＳ固体撮像装置におけるメモリ部への漏れ込み光による信号を補正することができる、固体撮像装置とその駆動方法を提供するものである。
本発明は、かかる固体撮像装置を備えたカメラ等の電子機器を提供するものである。
【課題を解決するための手段】
【０００８】
本発明に係る固体撮像装置は、全画素の光電変換部の信号電荷が、同時にメモリ部へ転送されるグローバルシャッタが可能な固体撮像装置であって、通常画素と漏れ込み光補正用画素とを有する画素部を備える。
通常画素は、光電変換部及びメモリ部を含む転送トランジスタと、メモリ部及びフローティングディフュージョン部を含む読み出しトランジスタとを有する。
漏れ込み光補正用画素は、受光領域及びメモリ部を含み、受光領域からメモリ部との間のゲートが常にオフ状態に維持されているトランジスタと、メモリ部及びフローティングディフュージョン部を含む読み出しトランジスタとを有する。
漏れ込み光補正用画素からは、メモリ部への漏れ込み光による漏れ信号のみが出力される。
【０００９】
本発明の固体撮像装置では、通常画素のメモリ部に正規信号と漏れ信号の合算に応じた電荷が蓄積され、通常画素から上記合算信号が出力される。一方、漏れ込み光補正用画素では漏れ信号のみが出力される。その後、合算信号と漏れ信号を減算処理すれば、正規信号が得られる。
【００１０】
本発明に係る固体撮像装置の駆動方法は、通常画素と漏れ込み光補正用画素とを有する画素部を備え、光電変換部からメモリ部に全画素の信号電荷を同時に転送し、各画素のメモリ部からフローティングディフュージョン部に信号電荷を順次読み出すグローバルシャッタが可能である。
通常画素において、正規信号電荷ｅＳ１を光電変換部からメモリ部に転送し、メモリ部で、正規信号電荷ｅＳ１と、正規信号電荷ｅＳ１が転送される以前にメモリ部内に蓄積された漏れ信号電荷ｅＭ１とが合算される。
メモリ部で、さらに正規信号電荷ｅＳ１と漏れ信号電荷ｅＭ１とに、正規信号電荷ｅＳ１が転送されてからフローティングディフュージョン部に信号電荷を読み出すまでにメモリ部内に蓄積された漏れ信号電荷ｅＭ２とが合算される。
正規信号電荷ｅＳ１と、漏れ信号電荷ｅＭ１と、漏れ信号電荷ｅＭ２との合算信号電荷を、メモリ部からフローティングディフュージョン部に転送する。
そして、漏れ込み光補正用画素において、メモリ部で、漏れ信号電荷ｅＭ１と漏れ信号電荷ｅＭ２とが合算され、漏れ信号電荷ｅＭ１と、漏れ信号電荷ｅＭ２との合算信号電荷を、メモリ部からフローティングディフュージョン部に転送する。
通常画素から出力された合算信号と、漏れ込み光補正用画素から出力された合算信号とを減算処理して、通常画素からの漏れ信号を補正する。
【００１１】
本発明の固体撮像装置の駆動方法では、通常画素の正規信号と、メモリ部への漏れ込み光による漏れ信号とを後段の信号処理において減算するので、通常画素の漏れ信号が補正される。
【００１２】
本発明に係る電子機器は、光学系と、固体撮像装置と、固体撮像装置の出力信号を処理する信号処理回路を備える。固体撮像装置は、グローバルシャッタが行える画素部内に通常画素と、漏れ込み光補正用画素とを有する。通常画素は、光電変換部の全画素の信号電荷が、同時にメモリ部へ転送されるグローバルシャッタが可能な固体撮像装置であって、通常画素と漏れ込み光補正用画素とを有する画素部を備える。
通常画素は、光電変換部及びメモリ部を含む転送トランジスタと、メモリ部及びフローティングディフュージョン部を含む読み出しトランジスタとを有する。
漏れ込み光補正用画素は、受光領域及びメモリ部を含み、受光領域からメモリ部との間のゲートが常にオフ状態に維持されているトランジスタと、メモリ部及びフローティングディフュージョン部を含む読み出しトランジスタとを有する。
漏れ込み光補正用画素からは、メモリ部への漏れ込み光による漏れ信号のみが出力される。
【００１３】
本発明での電子機器では、その固体撮像装置の画素部において、漏れ込み光補正用画素を配置したことにより、漏れ信号を検出できる。この漏れ信号と、通常画素の正規信号及び漏れ信号が加算された信号とを減算処理すれば、通常画素の漏れ信号を補正できる。
【発明の効果】
【００１４】
本発明に係る固体撮像装置及びその駆動方法によれば、グローバルシャッタ撮像可能な固体撮像装置におけるメモリ部への漏れ込み光による信号を補正することができる。
【００１５】
本発明に係る電子機器によれば、上記固体撮像装置を備えるので、グローバルシャッタ撮像可能な固体撮像装置におけるメモリ部への漏れ込み光による信号を補正することができ、高画質、高品質の電子機器を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に適用できるＣＭＯＳ固体撮像装置の一例を示す概略構成図である。
【図２】本発明に適用できる単位画素の一例を示す等価回路図である。
【図３】本発明の実施の形態に係る画素部の画素配列パターンの一例を示す模式図である。
【図４】本発明に係る固体撮像装置の第１実施の形態を示す、画素部における通常画素の要部の構成図である。
【図５】本発明に係る固体撮像装置の第１実施の形態を示す、画素部における漏れ込み光用補正画素の要部の構成図である。
【図６】第１実施の形態の固体撮像装置の駆動方法の説明に供する通常画素のポテンシャル状態図である。
【図７】第１実施の形態の固体撮像装置の駆動方法の説明に供する漏れ込み光用補正画素のポテンシャル状態図である。
【図８】本発明に係る固体撮像装置の第２実施の形態を示す、画素部における漏れ込み光用補正画素の要部の構成図である。
【図９】本発明に係る固体撮像装置の第３実施の形態を示す、画素部における漏れ込み光用補正画素の要部の構成図である。
【図１０】本発明の実施の形態に係る補正回路図である。
【図１１】本発明の第４実施の形態に係る電子機器の概略構成図である。
【発明を実施するための形態】
【００１７】
以下、発明を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．ＣＭＯＳ固体撮像装置の概略構成例
２．本発明の実施の形態に係る基本構成例
３．第１実施の形態（固体撮像装置の構成例）
４．第２実施の形態（固体撮像装置の構成例）
５．第３実施の形態（固体撮像装置の構成例）
６．第４実施の形態（電子機器の構成例）
【００１８】
＜１．ＣＭＯＳ固体撮像装置の概略構成例＞
図１に、本発明の各実施の形態に適用されるＣＭＯＳ固体撮像装置の一例の概略構成を示す。本例の固体撮像装置１は、図１に示すように、半導体基板１１例えばシリコン基板に光電変換部を含む複数の画素２が規則的に２次元的に配列された画素部（いわゆる撮像領域）３と、周辺回路部とを有して構成される。画素２の回路構成例については、後述する。
【００１９】
周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。
【００２０】
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
【００２１】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換素子となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基く画素信号をカラム信号処理回路５に供給する。
【００２２】
カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００２３】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００２４】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。
【００２５】
図２に、単位画素の回路構成例を示す。本回路例に係る単位画素２は、光電変換部となる例えばフォトダイオードＰＤと、フォトダイオードＰＤの信号電荷を一旦蓄積するメモリ部１３と、複数のＭＯＳトランジスタからなる画素トランジスタとによって構成される。画素トランジスタは、転送トランジスタＴｒ１１、読み出しトランジスタＴｒ１２、第１リセットトランジスタＴｒ１３、増幅トランジスタＴｒ１４、選択トランジスタＴｒ１５及び第２リセットトランジスタＴｒ１６の６トランジスタで構成される。なお、選択トランジスタを省略した回路構成とすることもできる。
【００２６】
転送トランジスタＴｒ１１は、フォトダイオードＰＤとメモリ部１３との間に接続され、転送ゲートに転送パルスを印加することにより、フォトダイオードＰＤ（ソース側）に蓄積された信号電荷をメモリ部１３（ドレイン側）に転送する。読み出しトランジスタＴｒ１２は、メモリ部１３とフローティングディフージョン部ＦＤとの間に接続される。読み出しトランジスタＴｒ１２は、読み出しゲート電極４２に読み出しパルスを印加することにより、メモリ部１３（ソース側）に蓄積された信号電荷をフローティングディフージョン部ＦＤ（ドレイン側）に読み出す。第１リセットトランジスタＴｒ１３は、フローティングディフージョン部ＦＤと電源１４との間に接続され、リセットゲートに第１リセットパルスを印加することにより、フローティングディフージョン部１３を電源電位Ｖｄｄにリセットする。
【００２７】
増幅トランジスタＴｒ１４は、選択トランジスタＴｒ１５のドレインと電源１４との間に接続され、その増幅ゲートがフローティングディフージョン部ＦＤに接続される。選択トランジスタＴｒ１５は、そのソース側が垂直信号線９に接続される。垂直信号線９には、フローティングディフージョン部ＦＤに読み出されて信号電荷量に応じた画素信号が増幅とトランジスタＴｒ１４  及び選択トランジスタＴｒ１５を通じて出力される。
【００２８】
さらに、第２リセットトランジスタＴｒ１６は、ある期間フォトダイオードＰＤに蓄積された電荷を排出するための、電子シャッタとして役割を果すものである。第２リセットトランジスタＴｒ１６は、フォトダイオードＰＤと電源１４との間に接続され、そのリセットゲートに第２リセットパルスを印加することにより、フォトダイオードＰＤを電源電位ＶＤＤにリセットする。この第２リセットトランジスタＴｒ１６は、そのリセットゲートをオーバーフローゲートとし、そのドレインをオーバーフロードレインとした、いわゆるオーバーフロードレイン機構として構成される。
【００２９】
画素部３では、露光期間において、グローバルシャッタが可能になる。すなわち、ある時点で、第２リセットパルス（いわゆるシャッタパルスを印加して第２リセットトランジスタＴｒ１６をオンすると、全画素のフォトダイオードＰＤにそれまで蓄積していた電荷が同時に、オーバーフロードレインへ排出される。そして、残りの露光期間に生成された信号電荷が全画素のフォトダイオードＰＤに蓄積される。次の読み出し時点で、全画素の転送トランジスタＴｒ１１が同時にオンして、全画素のフォトダイオードＰＤの信号電荷が、同時にメモリ部１３へ転送される。その後は、１画素行の読み出しトランジスタＴｒ１２がオンして、１画素行毎に、メモリ部１３に蓄積されている信号電荷がフローティングディフージョン部ＦＤに読み出される。次いで、増幅トランジスタＴｒ１４及び選択トランジスタＴｒ１５を通じて、画素信号として垂直信号線９に出力される。１画素行が読み出されると、メモリ部１３の信号電荷は第１リセットトランジスタＴｒ１３を通じて排出される。なお、メモリ部１３の信号電荷のリセットは、１画素行毎でも、全画素同時でも、いずれでも可能である。全画素同時にリセットするのが一般的である。
【００３０】
＜２．本発明の実施の形態に係る基本構成例＞
本発明の実施の形態に係る固体撮像装置は、漏れ込み光による画質の劣化を補正する画素（以下、漏れ込み光補正用画素という）を、複数画素に１過疎の割合で配置する。漏れ込み光補正用画素からは、漏れ込み光による信号（漏れ信号：スミア成分）のみが出力される。本発明に実施の形態に係る固体撮像装置は、この漏れ込み光補正用画素で得られる信号を、周囲の通常画素から得られる信号（正規信号と漏れ信号の合算信号）から減算処理して正規信号のみを得て、周囲の通常画素の画質劣化の補正を行うようにする。すなわち、本実施の形態では、漏れ込み光補正用画素で得られる信号と、漏れ込み光用補正画素の周囲の通常画素から得られる信号とを減算処理し、周囲の通常画素から得られる信号を補正する機能を有する。
【００３１】
図１に、本発明の実施の形態に係る固体撮像装置における画素配置の一実施の形態を示す。画素部２３は、通常画素２２、すなわち赤、緑及び青（ＲＧＢ）の画素２２Ｒ、２２Ｇ及び２２Ｂが例えば正方格子配列で且つベイヤー配列される。本実施の形態では、有効画素領域内のこの画素配列において、複数の画素を１組として、その１組の画素群２５に対して１つの割合で漏れ込み光補正用画素２４を配置して構成される。１組の画素群２５内のそれ以外の画素は通常画素２２である。すなわち、有効画素領域内の従来の通常画素からなる１組の画素群において、任意の１つの色画素、例えば緑画素２２Ｇを漏れ込み光補正用画素２４に置き換える。このとき、漏れ込み光補正用画素２４の上層には緑色フルタが形成される。
【００３２】
赤画素２２Ｒあるいは青画素２２Ｂを漏れ込み光補正用画素２４に置き換えてもよい。このときは、漏れ込み光補正用画素２４の上層には赤色フィルタあるいは青色フィルタが形成される。なお、漏れ込み光補正用画素２４の上層には色フィルタを形成しない構成とすることもできる。
【００３３】
本例では、ベイヤー配列とした画素配列パターンにおいて、３画素×３画素＝９画素を１組とした画素群２５に対して、漏れ込み光補正用画素２４を中央の１つの緑画素に置き換えて構成される。有効画素領域の全体に対する、置き換える漏れ込み光補正用画素２４の割合は、任意である。当然のことながら、この割合を下げれば、漏れ込み光補正用画素２４の数を減らすことができる。しかし、漏れ込み光補正用画素２４の数を減らしたときは、漏れ込み光補正用画素２４と通常画素２２の間隔が離れてしまうため、漏れ込み光補正用画素２４による漏れ信号の大きさと、通常画素２２の漏れ込み光による漏れ信号の大きさとに誤差が生まれる。従って、漏れ込み光補正用画素２４の割合は前記誤差が生じない範囲で設定するのが望ましい。また、図３では、画素配列パターンが正方格子配列の場合において漏れ込み光補正用画素２４を配置したが、ベイヤー配列等の他の画素配列においても、有効である。
【００３４】
通常画素２２［２２Ｒ，２２Ｇ，２２Ｂ］は、それぞれ光電変換部となる例えばフォトダイオードＰＤと、記憶素子（以下、メモリ部という）３９、フローティングディフージョン部（ＦＤ）３７を有する。漏れ込み光補正用画素２４は、受光領域５４、メモチ部３９、フローティングディフージョン部（ＦＤ）３７を有する。
【００３５】
＜３．第１実施の形態＞
［固体撮像装置の構成例］
図４及び図５に、本発明に係る固体撮像装置の第１実施の形態を示す。第１実施の形態では、図３の画素配列パターン有した構成を適用している。図４は、図３のＡ−Ａ線上に対応した通常画素の要部の断面構造を示し、図５は、図３のＢ−Ｂ線上に対応した漏れ込み光補正用画素の要部の断面構造を示す。
【００３６】
第１実施の形態に係る固体撮像装置３１は、第１導電型、例えばｎ型の半導体基板３２に第２導電型、例えばｐ型の半導体ウェル領域３３が形成され，このｐ型半導体ウェル領域３３に通常画素２２と漏れ込み光補正用画素２４が図３の画素配列で配置されて成る。
【００３７】
通常画素２２［２２Ｒ，２２Ｇ，２２Ｂ］は、図４に示すように、ｐ型半導体ウェル領域３３の表面に、光電変換部となるフォトダイオードＰＤと、ｎ型半導体領域によるメモリ部３６が形成される。また、ｐ型半導体ウェル領域３３の表面には、ｎ型半導体領域によるフローティングディフージョン部（ＦＤ）３７と、オーバーフロードレイン機構４０が形成される。このオーバーフロードレイン機構４０は、第２リセットトランジスタＴｒ１６として構成される。
【００３８】
フォトダイオードＰＤは、電荷蓄積層となるｎ型半導体領域３４の表面に高不純物濃度のｐ型半導体領域３５を有した、埋め込み型フォトダイオードとして構成される。このｐ型半導体領域３５は、暗電流を抑制する領域ともなる。メモリ部３６は、フォトダイオードＰＤの一方端に隣接して形成される。このメモリ部３６とフォトダイオードＰＤとの間にゲート絶縁膜３９を介して転送ゲート電極（ＴＲＧ）４１を形成して転送トランジスタＴｒ１１が形成れる。メモリ部２６とフローティングディフージョン部（ＦＤ）２７との間にゲート絶縁膜３９を介して読み出しゲート電極（ＲＯＧ）４２を形成して読み出しトランジスタＴｒ１２が形成される。オーバーフロードレイン機構４０は、フォトダイオードＰＤの他方端に隣接するｎ型半導体領域によるオーバーフロードレイン領域３８を有する。このオーバーフロードレイン領域３８とフォトダイオードＰＤとの間にゲート絶縁膜３９を介してオーバーフローゲート電極（ＯＦＧ）４３を形成してオーバーフロードレイン機構４０、すなわち第２リセットトランジスタＴｒ１６が構成される。オーバーフローゲート電極（ＯＦＧ）４３は、第２リセットゲート電極に相当し、オーバーフローどれ印領域３８は、リセットドレイン領域に相当する。
【００３９】
基板表面の上部には、メモリ部３６やフローティングディフージョン部（ＦＤ）３７への光の入射を防ぐために絶縁膜あるいは反射防止膜４５を介して遮光膜４６が形成される。図４では、フォトダイオードＰＤ上を除いて、トランジスタＴＲ１１Ｔｒ１２、Ｔｒ１６、その他の画素トランジスタ（図示せず）を覆うように遮光膜４６が形成される。フォトダイオードＰＤ上を除くように、絶縁膜４５を介してトランジスタＴＲ１１Ｔｒ１２、Ｔｒ１６、その他の画素トランジスタ（図示せず）を覆う遮光膜４６が形成される。フローティングディフージョン部（ＦＤ）３７は、遮光膜４６を貫通するコンタクトビア５２を介して上層に形成された多層配線層５１の所要の配線４９に接続される。多層配線層５１は、層間絶縁膜４８を介して複数層の配線４９を配置して形成される。転送ゲート電極４１も、遮光膜４６を貫通するコンタクトビア５２を介して所要の配線４９に接続される。読み出し電極４２も、遮光膜４６を貫通するコンタクトビア５２を介して所要の配線４９に接続される。図示しないが、オーバーフローゲート電極４３も、遮光膜４６を貫通するコンタクトビア５２を介して所要の配線４９に接続される。
【００４０】
その他の、画素トランジスタを構成する第１リセットトランジスタＴｒ１３、増幅トランジスタＴｒ１４、選択トランジスタＴｒ１５については、通常と同様であるので説明を省略する。
【００４１】
漏れ込み光補正用画素２４は、図５に示すように、図４で示した通常画素２２と略同様に構成される。すなわち、漏れ込み光補正用画素２４は、ｐ型半導体ウェル領域３３の表面に、光電変換部となるｐｎ接合を有するフォトダイオードＰＤで構成された受光領域５４が形成される。また、ｐ型半導体ウェル領域３３の表面に、ｎ型半導体領域によるメモリ部３６と、ｎ型半導体領域によるフローティングディフージョン部（ＦＤ）３７が形成される。さらに、ｐ型半導体ウェル３３の表面にオーバーフロードレイン機構４０が形成される。このオーバーフロードレイン機構４０は、第２リセットトランジスタＴｒ１６として構成される。
【００４２】
フォトダイオードＰＤは、電荷蓄積層となるｎ型半導体領域３４の表面に高濃度のｐ型半導体領域３５を有した、埋め込み型フォトダイオードとして構成される。メモリ部３６は、フォトダイオードＰＤの一方端に隣接して形成される。このメモリ部３６とフォトダイオードＰＤとの間にゲート絶縁膜３９を介して転送ゲート電極（ＴＲＧ）４１を形成して転送トランジスタＴｒ１１が形成れる。メモリ部２６とフローティングディフージョン部（ＦＤ）２７との間にゲート絶縁膜３９を介して読み出しゲート電極（ＲＯＧ）４２を形成して読み出しトランジスタＴｒ１２が形成される。オーバーフロードレイン機構４０は、フォトダイオードＰＤの他方端に隣接するｎ型半導体領域によるオーバーフロードレイン領域３８を有する。このオーバーフロードレイン領域３８とフォトダイオードＰＤとの間にゲート絶縁膜３９を介してオーバーフローゲート電極（ＯＦＧ）４３を形成してオーバーフロードレイン機構４０、すなわち第２リセットトランジスタＴｒ１６が構成される。オーバーフローゲート電極（ＯＦＧ）４３は、第２リセットゲート電極に相当する。
【００４３】
基板表面の上部には、メモリ部３６やフローティングディフージョン部（ＦＤ）３７への光の入射を防ぐために絶縁膜あるいは反射防止膜４５を介して遮光膜４６が形成される。図５では、フォトダイオードＰＤ上を除いて、トランジスタＴＲ１１Ｔｒ１２、Ｔｒ１６、その他の画素トランジスタ（図示せず）を覆うように遮光膜４６が形成される。漏れ込み光補正用画素２４における転送トランジスタＴｒ１１のゲートは、常にオフ状態となるように設計される。本例では転送トランジスタＴｒ１１の転送ゲート電極４１と配線４９とを接続するコンタクトビアが省略される。その他、転送トランジスタＴｒ１１の閾値電圧を上げることで実現してもよい。さらに、この場合転送ゲート電極４１は、基板あるいは他の配線４９により接地されているのが望ましい。
【００４４】
フローティングディフージョン部（ＦＤ）３７は、遮光膜４６を貫通するコンタクトビア５２を介して上層に形成された多層配線層５１の所要の配線４９に接続される。読み出し電極４２は、遮光膜４６を貫通するコンタクトビア５２を介して所要の配線４９に接続される。
【００４５】
漏れ込み光補正用画素２４のオーバーフローゲート（ＯＦＧ）は常にオン状態となるように設計される。本例では、オーバーフローゲート電極４３を有する第２リセットトランジスタＴｒ１６の閾値電圧を下げることで実現している。この場合、ゲート電極４３には電圧を印加する構成、あるいは電圧を印加しない構成のいずれでも可能であるが、理想的な縦構造ではゲート電極４３に電圧を印加する。理想的な縦構造とは、シリコン基板より上の構造（遮光膜４６、多層配線層５１、コンタクトビア５２等を含む縦構造）が通常画素と漏れ込み光補正用画素とで可能な限り同等であることを指す。その場合、漏れ込み光補正用画素のゲート電極４３と通常画素のゲート電極４３は同じ構造となる。ゲート電極（ＯＦＧ）４３は、全画素同時リセットを行うために全画素同電位でつながっているため、漏れ込み光補正用画素のゲート電極４３にも電圧が印加される。
つまり、フォトダイオードＰＤで発生した電荷を全てオーバーフロードレイン領域３８へ排出されるように、オーバーフローゲート（ＯＦＧ）が常にオン状態となるように設計される。図示しないが、第２リセットトランジスタＴｒ１６の閾値電圧を通常画素と同じにして、オーバーフローゲート電極４３をコンタクトビア５２を介して所要の配線４９に接続してゲートが常にオン状態となる電圧を印加するように構成することも可能である。
【００４６】
その他の、画素トランジスタを構成する第１リセットトランジスタＴｒ１３、増幅トランジスタＴｒ１４、選択トランジスタＴｒ１５については、通常画素と同様である。
【００４７】
次に、第１実施の形態に係る固体撮像装置の駆動方法を、ポテンシャル状態を示す図６及び図７を用いて説明する。図６は通常画素のポテンシャル状態を示し、図７は漏れ込み光補正用画素のポテンシャル状態を示す。
【００４８】
画素部３内の全ての通常画素２２［２２Ｒ，２２Ｇ，２２Ｂ］は、第２リセットトランジスタＴｒ１６のゲート電極（ＯＦＧ）４３にリセットパルスを印加することで、完全電荷排出によるグローバルリセット動作が行われる。
また、通常画素２２では、転送トランジスタＴｒ１１のゲート電極（ＴＲＧ）４１に転送パルスを印加することで、信号電荷の全画素同時転送が行われる。従って、画素部３内の全ての通常画素２２は、このグローバルリセット動作と全画素同時転送により、グローバルシャッタ撮像を行うものとする。
【００４９】
図６Ａ及び図７Ａは、露光終了時ポテンシャル状態を示す。露光終了後、通常画素２２では、図６Ａに示すように、フォトダイオードＰＤに電荷が発生し、正規信号電荷ｅＳ１が蓄積される。また、通常画素２２のメモリ部３６には、露光中に漏れ込んだ光による漏れ信号電荷ｅＭ１が蓄積される。
【００５０】
一方、漏れ込み光補正用画素２４では、図７Ａに示すように、第２リセットトランジスタＴｒ１６が常にオン状態に維持されているため、フォトダイオードＰＤの電荷は全てオーバーフロードレイン領域３８に排出され、フォトダイオードＰＤに電荷が蓄積されない。漏れ込み光補正用画素２４のメモリ部３６には、露光中に漏れ込んだ光による漏れ信号電荷ｅＭ１のみが蓄積される。漏れ込み光補正用画素４２では、露光時に、受光領域５４で生成された電荷が、受光領域５４に隣接する第2リセットトランジスタＴｒ１６のオーバーフロードレイン領域３８へ排出され、メモリ部３６にのみ漏れ信号電荷を蓄積する。
【００５１】
図６Ｂ及び図７Ｂは、露光終了後の転送動作時のポテンシャル状態を示す。通常画素２２では、図６Ｂに示すように、転送トランジスタＴｒ１１がオンとなり、全ての通常画素の正規信号電荷ｅＳ１がメモリ部３６へ転送される。その結果、メモリ部３６では、正規信号電荷ｅＳ１と漏れ信号電荷ｅＭ１が合算される。
【００５２】
一方、漏れ込み光補正用画素２４では、図７Ｂに示すように、転送トランジスタＴｒ１１が常にオフ状態に維持されているので、転送の動作は行われない。従って、メモリ部３６では漏れ信号電荷ｅＭ１の蓄積が維持される。
【００５３】
図６Ｃ及び図７Ｃは、全通常画素２２の同時転送後に電荷保持中のポテンシャル状態を示す。電荷保持中とは、ある１画素行の信号電荷を読み出しているとき、他の画素行の信号電荷は読み出されず、待機されている期間をいう。メカシャッタが開いている状態（動画撮像の場合等）あるいはメカシャッタが存在しない状態においては、電荷保持中も固体撮像装置に光が入射するので、メモリ部３６に光が漏れ込み、漏れ信号電荷ｅＭ２が漏れ信号電荷ｅＭ１に加算される。その結果、通常画素２２では、図６Ｃに示すように、メモリ部３６に正規信号電荷ｅＳ１と、漏れ信号電荷ｅＭ１と、漏れ信号電荷ｅＭ２との合算された信号電荷が蓄積される。
【００５４】
一方、漏れ込み光補正用画素２４では、図７Ｃに示すように、メモリ部３６に漏れ信号電荷ｅＭ１と漏れ信号電荷ｅＭ２との合算された漏れ信号が蓄積される。
【００５５】
通常画素２２及び漏れ込み光補正用画素２４における漏れ信号電荷ｅＭ２の大きさは、電荷保持時間に比例し、読み出しトランジスタＴｒ１２がオン状態になり、信号電荷がフローティングディフージョン部（ＦＤ）３７へ転送されるまで増大する。図３に示すグローバルシャッタ撮像を可能とするＣＭＯＳ固体撮像装置では、１画素行毎に読み出しトランジスタＴｒ１２がオンして読み出し動作が行われる。このため、電荷保持時間が画素行毎に異なるが、漏れ込み光補正用画素２４とその周囲の通常画素２２とは、近接しているので保持時間がほぼ等しく、漏れ信号電荷２の大きさも等しくなる。
【００５６】
その後、１画素行毎に読み出しトランジスタＴｒ１２がオンして、メモリ部３６に蓄積された合算信号電荷がフローティングディフージョン部（ＦＤ）３７に読み出される。そして、電荷電圧変換されて、通常画素２２の正規信号Ｓ１と、漏れ信号Ｍ１と漏れ信号Ｍ２の合算信号が垂直信号線９に出力される。また、漏れ込み光補正用画素２４の漏れ信号Ｍ１と漏れ信号Ｍ２の合算信号が垂直信号線９に出力される。
【００５７】
そして、後段に配置した減算装置（減算回路）を利用して、漏れ込み光補正用画素４から得られる漏れ信号と、通常画素から得られる正規信号と漏れ信号を含む信号とを減算処理して通常画素の正規信号を出力する。即ち、漏れ込み光補正用画素２４から得られる漏れ信号Ｍ１及びＭ２の合算信号を演算処理し、漏れ込み光補正用画素２４の周囲の通常画素２２から得られる正規信号Ｓ１、漏れ信号Ｍ１及びＭ２の合算信号から減算して、通常画素の正規信号Ｓ１のみを出力する。このように、漏れ込み光補正用画素２４は、隣接する周囲の通常画素２２に入る漏れ信号（Ｍ１＋Ｍ２）を検出することができる。上記減算処理することで、通常画素２２からの漏れ信号を補正することができる。
【００５８】
フローティングディフージョン部（ＦＤ）３７においても、絶縁膜との界面から電子が滲み出して暗電流が発生する。隣接画素間では、このフローティングディフージョン部（ＦＤ）３７における暗電流量が同等近くになる。従って、漏れ込み光補正用画素２４からの漏れ信号と、これに隣接する通常画素２２からの信号を減算処理するとき、通常画素２２におけるフローティングディフージョン部（ＦＤ）での暗電流を低減できる。
【００５９】
赤緑青の通常画素の間で色フィルタに応じて、漏れ信号量（スミア量）が異なる場合は、漏れ込み光補正用画素の漏れ信号量に重み付けの信号処理を行って後、減算処理することもできる。
【００６０】
図１０に、後段に配置した減算処理する補正回路の一例を示す。この補正回路６５は、選択回路６６、減算回路６７、メモリ回路６７、リミット回路６８、ゲインコントローラ６９及びローパスフィルタ回路７０を備える。通常画素２２である赤画素２２Ｒ、緑画素２２Ｇ、青画素２２Ｂからの合算信号（Ｓ１＋Ｍ１＋Ｍ２）と、漏れ込み光補正用画素からの漏れ信号（Ｍ１＋Ｍ２）が選択回路に入力される。この選択回路６６選択された一方の通常画素２２からの合算信号が減算回路６７に入力され、他方の漏れ込み光用補正画素２４からの漏れ信号がメモリ回路６７に入力されて格納なさる。メモリ回路６７から出力された漏れ信号はリミッタ回路６８に入力されて、補正するか、否かの判別がなされる。漏れ信号が所定閾値より大きいときには補正するとの判別がなされ、ゲインコントーラ６９に入力される。ゲインコントローラ６９では、選択回路６６に入力されたときの漏れ信号に応じて漏れ信号のレベル補正が行われる。例えば、画素のメモリ部に蓄積される漏れ信号のレベルは色に応じて異なる。従って、このゲインコントローラ６９では、例えば赤、緑、青のそれぞれの通常画素の漏れ信号に対応して、漏れ込み光用補正画素２４の補正量、すなわち漏れ込み光用補正画素２４の漏れ信号レベルに重み付けが行われる。次いで、ゲインコントローラ６９から出力された漏れ込み光用補正画素２４の漏れ信号がローパスフィルタ７０を介して減算回路６７に入力される。そして、減算回路６７において、各赤画素２２Ｒ，緑画素２２Ｇ青画素２２Ｂの合算信号と漏れ込み光用補正画素２４の漏れ信号とが減算処理されて、正規信号が出力される。
【００６１】
第１実施の形態に係る固体撮像装置３１及び駆動方法によれば、画素毎にメモリ部３６を有してグローバルシャッタ撮像を可能にするＣＭＯＳ型の固体撮像装置において、メモリ部３６へ漏れ込む光による漏れ信号を検出し、漏れ信号を補正することができる。メモリ部３６へ漏れ込む光による漏れ信号としては、次のような漏れ信号がある。
【００６２】
遮光膜４６を透過した光による漏れ信号。半導体（Ｓｉ）基板と遮光膜４６の層間より漏れ込む光による漏れ信号。フォトダイオードＰＤの開口領域より漏れ込む直接光及び回折光による漏れ信号。フォトダイオードＰＤの表面のｐ型半導体領域からの電子拡散による漏れ信号。メモリ部３６となるｎ型半導体領域の外からの電子拡散による漏れ信号。
【００６３】
さらに、本実施の形態においては、隣接画素間ではフローティングディフージョン部（ＦＤ）３７に付加される暗電流も近いので、同じく信号処理によりフローティングディフージョン部（ＦＤ）３７の暗電流の低減を図ることができる。
【００６４】
漏れ込み光補正用画素２４と通常画素２２とを同じ構造にしたことにより、漏れ込み光補正用画素のメモリ部に漏れ込む光が、通常画素のメモリ部に漏れ込む光と同等になる。メモリ部に漏れ込む光量は、電子数に換算して数１０e-といった非常に小さい量を扱い、周辺の縦構造に大きく依存するためである。
【００６５】
＜４．第２実施の形態＞
［固体撮像装置の構成例］
図８に、本発明に係る固体撮像装置、特に漏れ込み光補正用画素の第２実施の形態を示す。第２実施の形態は、第１実施の形態と同様に、図３の画素配列パターンを有した構成を適用している。図８は、図３のＢ−Ｂ線上に対応した漏れ込み光補正用画素の要部の断面構造を示す。通常画素は、第１実施の形態で説明したと同様であるので、説明を省略する。
【００６６】
第２実施の形態に係る固体撮像装置６１は、第１導電型、例えばｎ型の半導体基板３２に第２導電型、例えばｐ型の半導体ウェル領域３３が形成され，このｐ型半導体ウェル領域３３に通常画素２２と漏れ込み光補正用画素２４が図３の画素配列で配置されて成る。
【００６７】
漏れ込み光補正用画素２４は、図８に示すように、ｐ型半導体ウェル領域３３の表面に受光領域５４と、ｎ型半導体領域によるメモリ部３６と、ｎ型半導体領域によるフローティングディフージョン部（ＦＤ）３７と、オーバーフロードレイン機構４０が形成される。受光領域５４は、イオン注入によるｎ型半導体領域３４を省略し、ｐｎ接合を有しない構成とされ、表面に暗電流を抑制するための高不純物濃度のｐ型半導体領域３５のみが形成される。受光領域５４において、ｐ型半導体領域３５をも形成しない構成とすることもできる。受光領域５４に隣接するオーバーフロードレイン機構４０は、第２リセットトランジスタＴｒ１６として構成される。
【００６８】
メモリ部３６、フローティングディフージョン部（ＦＤ）３７、オーバーフロードレイン機構４０の構成は、第１実施の形態で説明したと同様であるの、図４と対応する部分に同一符号を付して重複説明を省略する。また、転送トランジスタＴｒ１１、読み出しトランジスタＴｒ１２、第２リセットトランジスタＴｒ１６、その他の構成も、第１実施の形態で説明したと同様であるの、図４と対応する部分に同一符号を付して重複説明を省略する。
【００６９】
次に、第２実施の形態に係る固体撮像装置６１の駆動方法を説明する。通常画素２２［２２Ｒ，２２Ｇ，２２Ｂ］では、図６のポテンシャル状態で示すように、第１実施の形態と同様である。すなわち、露光終了後は、フォトダイオードＰＤに正規信号電荷ｅＳ１が蓄積され、メモリ部３６に漏れ込み光による漏れ信号電荷ｅＭ１が蓄積される（図６Ａ参照）。転送時、転送トランジスタＴｒ１１がオン状態となると、全通常画素同時に、フォトダイオードＰＤの正規信号電荷ｅＳ１がメモリ部３６へ転送され、漏れ込み信号電荷ｅＭ１に加算される（図６Ｂ参照）。その後、電荷保持中もメモリ部３６に光が漏れ込み、漏れ信号電荷ｅＭ２が加算される。
【００７０】
一方、漏れ込み光補正用画素２４では、受光領域５４に光が入射されるも、ｐｎ接合を有していないので信号電荷が蓄積されない。従って、露光終了後は、メモリ部３３６にのみ漏れ信号電荷ｅＭ１が蓄積されることになる。漏れ込み光補正用画素４の転送トランジスタＴｒ１１は常にオフ状態であるので、通常画素２２の正規信号電荷ｅＳ１の転送時においても、漏れ込み光補正用画素２４では、漏れ信号電極ｅＭ１がメモリ部３６に維持される。その後の電荷保持中に、メモリ部３６に光が漏れ込み漏れ信号電荷ｅＭ２が加算される。
【００７１】
その後、第１実施の形態で説明したと同様に、１画素行毎に読み出しトランジスタＴｒ１２がオン状態となり、通常画素２２の合算信号電荷（ｅＳ１＋ｅＭ１＋ｅＭ２）がフローティングディフージョン部（ＦＤ）３７へ読み出される。また、漏れ込み光補正用画素２４の合算された漏れ信号電荷（ｅＭ１＋ｅＭ２）がフローティングディフージョン部（ＦＤ）３７へ読み出される。そして、電荷電圧変換された後の通常画素２２の合算信号（Ｓ１＋Ｍ１＋Ｍ２）と、漏れ込み光補正用画素２４の合算漏れ信号（Ｍ１＋Ｍ２）とが減算処理され、通常画素の正規信号Ｓ１のみが出力される。このように、漏れ込み光補正用画素２４は、隣接する周囲の通常画素２２に入る漏れ信号（Ｍ１＋Ｍ２）を検出することができる。
【００７２】
第２実施の形態に係る固体撮像装置６１及び駆動方法によれば、グローバルシャッタ撮像を可能にするＣＭＯＳ型の固体撮像装置において、メモリ部３６へ漏れ込む光による漏れ信号を検出し、漏れ信号を補正できる等、第１実施の形態と同様の効果を奏する。漏れ込み光補正用画素２４の受光領域５４において、ｐｎ接合を有しない構成とすることにより、作製が容易になる。第１実施の形態ではトランジスタの特性を変更させるために追加工程および追加マスクが必要であるのに対し、第２実施の形態では追加工程やマスクが必要なくなる。
【００７３】
図８において、オーバーフローゲート電極（ＯＦＧ）４３、オーバーロードレイン領域３８を省略した構成とすることもできる。但し、漏れ込み光補正用画素２４としては、出来るだけ通常画素２２と同じ構成とした方が、正確な漏れ信号（スミア量）が検出でき、通常画素の漏れ信号との相関が得られるので、有利である。
【００７４】
＜５．第３実施の形態＞
［固体撮像装置の構成例］
図９に、本発明に係る固体撮像装置、特に漏れ込み光補正用画素の第３実施の形態を示す。第３実施の形態は、第１実施の形態と同様に、図３の画素配列パターンを有した構成を適用している。図９は、図３のＢ−Ｂ線上に対応した漏れ込み光補正用画素の要部の断面構造を示す。通常画素は、第１実施の形態で説明したと同様であるので、説明を省略する。
【００７５】
第３実施の形態に係る固体撮像装置６３は、第１導電型、例えばｎ型の半導体基板３２に第２導電型、例えばｐ型の半導体ウェル領域３３が形成され，このｐ型半導体ウェル領域３３に通常画素２２と漏れ込み光補正用画素２４が図３の画素配列で配置されて成る。
【００７６】
漏れ込み光補正用画素２４は、図８に示すように、ｐ型半導体ウェル領域３３の表面に受光領域５４と、ｎ型半導体領域によるメモリ部３６と、ｎ型半導体領域によるフローティングディフージョン部（ＦＤ）３７と、オーバーフロードレイン機構４０が形成される。受光領域５４は、電荷蓄積層となるｎ型半導体領域３４の表面に高不純物濃度のｐ型半導体領域３５を有した、埋め込み型フォトダイオードとして構成される。オーバーフロードレイン機構４０は、第１リセットトランジスタＴｒ１６として構成され、第１実施の形態と同様に、オーバーフロードレイン領域３８とゲート絶縁膜３９を介して配置したオーバーフローゲート電極（ＯＦＧ）４３とを有して形成される。そして、受光領域５４のｎ型半導体領域３４とオーバーフロードレイン領域４０のオーバーフロードレイン領域３８とが接続される。本例ではオーバーフロードレイン領域３８がゲート電極（ＯＦＧ）４３下を通り受光領域５４のｎ型半導体領域３４に接続するように延長形成される。ゲート電極（ＯＦＧ）４３には、グランド（ＧＮＤ）電極を印加することができる。
【００７７】
メモリ部３６、フローティングディフージョン部（ＦＤ）３７、転送トランジスタＴｒ１１、読み出しトランジスタＴｒ１２、その他の構成は、第１実施の形態で説明したと同様であるの、図４と対応する部分に同一符号を付して重複説明を省略する。
【００７８】
次に、第３実施の形態に係る固体撮像装置６３の駆動方法を説明する。通常画素２２［２２Ｒ，２２Ｇ，２２Ｂ］では、図６のポテンシャル状態で示すように、第１実施の形態と同様である。すなわち、露光終了後は、フォトダイオードＰＤに正規信号電荷ｅＳ１が蓄積され、メモリ部３６に漏れ込み光による漏れ信号電荷ｅＭ１が蓄積される（図６Ａ参照）。転送時、転送トランジスタＴｒ１１がオン状態となると、全通常画素同時に、フォトダイオードＰＤの正規信号電荷ｅＳ１がメモリ部３６へ転送され、漏れ込み信号電荷ｅＭ１に加算される（図６Ｂ参照）。その後、電荷保持中もメモリ部３６に光が漏れ込み、漏れ信号電荷ｅＭ２が加算される。
【００７９】
一方、漏れ込み光補正用画素２４では、受光領域５４のｎ型半導体領域３４がオーバーフロードレイン領域３８に接続されており、常にｎ型半導体領域３４とオーバーフロードレイン領域３８間が導通状態にある。従って、露光期間中、フォトダイオードＰＤ構造の受光領域５４には電荷が発生するも、発生した電荷はオーバーフロードレイン領域３８へ排出され、受光領域５４に蓄積されない。従って、露光終了後は、メモリ部３３６にのみ漏れ信号電荷ｅＭ１が蓄積されることになる。漏れ込み光補正用画素４の転送トランジスタＴｒ１１は常にオフ状態であるので、通常画素２２の正規信号電荷ｅＳ１の転送時においても、漏れ込み光補正用画素２４では、漏れ信号電極ｅＭ１がメモリ部３６に維持される。その後の電荷保持中に、メモリ部３６に光が漏れ込み漏れ信号電荷ｅＭ２が加算される。
【００８０】
その後、第１実施の形態で説明したと同様に、１画素行毎に読み出しトランジスタＴｒ１２がオン状態となり、通常画素２２の合算信号電荷（ｅＳ１＋ｅＭ１＋ｅＭ２）がフローティングディフージョン部（ＦＤ）３７へ読み出される。また、漏れ込み光補正用画素２４の合算された漏れ信号電荷（ｅＭ１＋ｅＭ２）がフローティングディフージョン部（ＦＤ）３７へ読み出される。そして、電荷電圧変換された後の通常画素２２の合算信号（Ｓ１＋Ｍ１＋Ｍ２）と、漏れ込み光補正用画素２４の合算漏れ信号（Ｍ１＋Ｍ２）とが、後段の信号処理で-減算され、通常画素の正規信号Ｓ１のみが出力される。このように、漏れ込み光補正用画素２４は、隣接する周囲の通常画素２２に入る漏れ信号（Ｍ１＋Ｍ２）を検出することができる。
【００８１】
上例では、通常画素２２及び漏れ込み光補正用画素２４では、上部に遮光膜４６を形成したが、遮光膜４６が存在しない通常画素２２及び漏れ込み光補正用画素２４としても、本発明は適用できる。
【００８２】
＜６．第４実施の形態＞
［電子機器の構成例］
上述の本発明に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。
【００８３】
図１１に、本発明に係る電子機器の一例としてカメラに適用した第４実施の形態を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施形態例のカメラ８１は、固体撮像装置８２と、固体撮像装置８２の受光センサ部に入射光を導く光学系８３と、シャッタ装置８４を有する。さらに、カメラ８１は、固体撮像装置８２を駆動する駆動回路８５と、固体撮像装置８２の出力信号を処理する信号処理回路８６を有する。
【００８４】
固体撮像装置８２は、上述した各実施の形態の固体撮像装置のいずれかが適用される。光学系（光学レンズ）８３は、被写体からの像光（入射光）を固体撮像装置８２の撮像面上に結像させる。これにより、固体撮像装置８２内に、一定期間信号電荷が蓄積される。光学系８３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置８４は、固体撮像装置８２への光照射期間及び遮光期間を制御する。駆動回路８５は、固体撮像装置８２の転送動作及びシャッタ装置８４のシャッタ動作を制御する駆動信号を供給する。駆動回路８５から供給される駆動信号（タイミング信号）により、固体撮像装置８２の信号転送を行う。信号処理回路８６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
【００８５】
第４実施の形態に係る電子機器によれば、固体撮像装置において、通常画素におけるメモリ部への漏れ込み光による漏れ信号を補正し、スミア成分が低減された正規信号を出力することができる。従って、高画質、高品質の電子機器を提供することがでる。例えば、画質を向上したカメラなどを提供することができる。
【符号の説明】
【００８６】
２２［２２Ｒ，２２Ｇ，２２Ｂ］・・通常画素、２４・・漏れ込み光用補正画素、３１，６１，６３・・固体撮像装置、３２・・半導体基板、３３・・半導体ウェル領域、ＰＤ・・フォトダイオード、３６・・メモリ部、３７・・フローティングディフージョン部、４０・・オーバーフロードレイン機構、Ｔｒ１１・・転送トランジスタ、Ｔｒ１２・・読み出しトランジスタ、Ｔｒ１３・・第１リセットトランジスタ、Ｔｒ１４・・増幅トランジスタ、Ｔｒ１５・・選択トランジスタ、Ｔｒ１６・・第２リセットトランジスタ、４６・・遮光膜、６５・・補正回路、８１・・カメラ
【図１】
0005402349.tif 000002
【図２】
0005402349.tif 000003
【図３】
0005402349.tif 000004
【図４】
0005402349.tif 000005
【図５】
0005402349.tif 000006
【図６】
0005402349.tif 000007
【図７】
0005402349.tif 000008
【図８】
0005402349.tif 000009
【図９】
0005402349.tif 000010
【図１０】
0005402349.tif 000011
【図１１】
0005402349.tif 000012