(57)【特許請求の範囲】
【請求項１】
基板と、該基板上に形成された半導体積層構造とを有する化合物系半導体発光素子であって、
前記半導体積層構造は、前記基板側から順に、ｎ型層、発光層、およびｐ型層を含むものであり、
前記ｐ型層に接するｐ側電極と、
前記ｎ型層に接するｎ側電極とを有し、
前記ｎ型層は、前記半導体積層構造を構成する他の層よりも表面粗さが粗い、ピットを有するリークパス層を１層以上有し、
前記化合物系半導体発光素子の上面からの平面視において、前記リークパス層の面積は、前記半導体積層構造を構成する他の層の面積よりも小さい、化合物系半導体発光素子。
【請求項２】
前記基板の表裏のうちのいずれか一方の面に前記ｎ側電極と前記ｐ側電極とが載置されており、
前記化合物系半導体発光素子の上面からの平面視において、前記リークパス層が、前記ｎ側電極と前記ｐ側電極の間に位置する、請求項１に記載の化合物系半導体発光素子。
【請求項３】
前記化合物系半導体発光素子の上面からの平面視において、前記ｐ側電極の配置される領域と、前記リークパス層の配置される領域とが重ならないように前記リークパス層を配置する、請求項１または２に記載の化合物系半導体発光素子。
【請求項４】
前記基板の表裏のうちのいずれか一方の面に前記ｎ側電極と前記ｐ側電極とが載置されており、
前記化合物系半導体発光素子の上面からの平面視において、前記リークパス層が、前記ｐ側電極の直下に位置する、請求項１に記載の化合物系半導体発光素子。
【請求項５】
前記ｐ側電極の直下の前記発光層のみに電流が注入されにくい構造を有する、請求項４に記載の化合物系半導体発光素子。
【請求項６】
前記半導体積層構造の前記ｐ側電極の直下の領域において、前記ｐ側電極と、該ｐ側電極の真下の半導体積層構造の表面との間に、電気導電性が低い電流狭窄層を有する、請求項５に記載の化合物系半導体発光素子。
【請求項７】
前記ｐ側電極と、該ｐ側電極の直下に形成する前記ｐ型層との界面において、前記ｐ側電極の直下の接触抵抗が、前記ｐ側電極の直下以外の部分の接触抵抗よりも高く、かつ、０．１Ωｃｍ2以上である、請求項５に記載の化合物系半導体発光素子。
【請求項８】
基板と、該基板上に形成された半導体積層構造とを有する化合物系半導体発光素子であって、
前記半導体積層構造は、前記基板側から順に、ｐ型層、発光層、およびｎ型層を含むものであり、
前記基板の表裏のうちの半導体積層構造が形成された側とは反対側の面に接するｐ側電極と、
前記ｎ型層に接するｎ側電極とを有し、
前記ｎ型層は、前記半導体積層構造を構成する他の層よりも表面粗さが粗い、ピットを有するリークパス層を１層以上有し、
前記化合物系半導体発光素子の上面からの平面視において、前記リークパス層の面積は、前記半導体積層構造を構成する他の層の面積よりも小さく、前記リークパス層が、前記ｎ側電極の直下に形成される、化合物系半導体発光素子。
【請求項９】
前記ｎ側電極の直下の前記発光層のみに電流が注入されにくい構造を有する、請求項８に記載の化合物系半導体発光素子。
【請求項１０】
前記半導体積層構造の前記ｎ側電極の直下の領域において、前記ｎ側電極と、該ｎ側電極の真下の半導体積層構造の表面との間に、電気導電性が低い電流狭窄層を有する、請求項９に記載の化合物系半導体発光素子。
【請求項１１】
基板上に、ｎ型層と、ピットを有するリークパス層とをこの順に結晶成長させるステップと、
前記リークパス層の一部を除去することにより前記ｎ型層を露出させるステップと、
前記リークパス層および露出した前記ｎ型層上に、発光層およびｐ型層をこの順に形成するステップとをこの順に含む、化合物系半導体発光素子の製造方法。
【請求項１２】
前記ｎ型層を露出させるステップは、前記リークパス層にフォトリソグラフィーを行なった後に、塩素系のガスを用いて前記リークパス層の一部をドライエッチングすることにより行なう、請求項１１に記載の化合物系半導体発光素子の製造方法。
【請求項１３】
基板上に、ｎ型層を結晶成長させるステップと、
前記ｎ型層上に誘電体膜を形成するステップと、
前記誘電体膜をパターニングすることにより、前記ｎ型層の一部を露出させるステップと、
前記誘電体膜および露出した前記ｎ型層上に、ピットを有するリークパス層を結晶成長させるステップと、
前記誘電体膜および該誘電体膜上に形成された前記リークパス層をエッチングで除去することにより、前記ｎ型層を露出させるステップと、
前記リークパス層および露出した前記ｎ型層上に、発光層およびｐ型層をこの順に形成するステップとをこの順に含む、化合物系半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物系半導体発光素子に関し、特に、静電破壊対策を備えた構造の化合物系半導体発光素子に関する。
【背景技術】
【０００２】
従来から、赤色発光ダイオード（ＬＥＤ：Light  emitting  diode）や緑色ＬＥＤは作製することができていたが、青色ＬＥＤの作製が困難であった。このため、発光ダイオードで赤・緑・青の光の３原色を実現することができていなかった。
【０００３】
ところが、１９９０年代に入り、窒化物系の青色ＬＥＤが発明されてから、ＬＥＤ照明の実用化が始まった。現在のところＬＥＤ照明は、信号だけに留まらず、液晶モニターのバックライト等の多方面の用途で活躍し始めている。
【０００４】
ＬＥＤ照明は、一般的に青色ＬＥＤチップと、ＹＡＧ（イットリウム・アルミニウム・ガーネット）蛍光体とを組み合わせにより白色ＬＥＤを実現している。この白色ＬＥＤは、従来の照明よりも低消費電力・省スペース・水銀フリーのため環境に良いというメリットがあり、次世代の照明器具として期待が寄せられている。
【０００５】
このような青色ＬＥＤは、従来のＬＥＤよりも不均一に電界が印加されやすいことから、静電破壊（ＥＳＤ：Electronic  Static  Discharge）に対する耐圧が十分ではないという問題がある。特に窒化物系の青色ＬＥＤは、逆方向のサージに対する耐圧に問題があると言われている。
【０００６】
逆方向のサージに対する耐圧を向上させるために、特許文献１では、図２７に示される青色ＬＥＤの構造をとっている。図２７は、特許文献１の窒化物半導体発光素子を示す模式的な断面図である。特許文献１の窒化物半導体発光素子は、図２７に示されるように、基板１０２上に、ＡｌＮバッファ層１０と、ｎ型コンタクト層１１と、ｉＧａＮからなる第１のｎＥＳＤ層１２と、ｎＧａＮからなる第２のｎＥＳＤ層１３と、ｎ型超格子層１４と、発光層１５と、ｐ型超格子層１６と、ｐ型ＧａＮ層１７と、ＩＴＯ（Indium  Tin  Oxide）からなる透明電極層１８と、パッシベーション層１９とをこの順に積層させて構成したものである。また、ｎコンタクト層１１上には、Ｖ層２０およびＡｌ層２１からなるｎ側電極２２を形成する。特許文献１の青色ＬＥＤのように絶縁性の基板を用いる場合、基板１０２の表裏のうちの一方の面に、ｐ側電極（図示せず）およびｎ側電極２２を形成する。
【０００７】
基板１０２上に、ＭＯＶＰＥ法によって半導体層を形成するときの成長温度として、ＡｌＮバッファ層１０は、４００℃の成長温度で形成し、ｎ型コンタクト層１１は、１０８０〜１１４０℃の成長温度で形成する。これに対し、第１のｎＥＳＤ層１２、第２のｎＥＳＤ層１３等のようなｎＥＳＤ層は、８５０℃で形成する。
【０００８】
このように比較的低温で第１のｎＥＳＤ層１２を形成することにより、第１のｎＥＳＤ層１２の表面にピットが発生する。その上に第２のｎＥＳＤ層１３を形成すると、第１のｎＥＳＤ層１２の表面にあるピットの周囲にＳｉが集中し、この部分が過電流を逃がす経路となる。このように形成される経路によって、ＬＥＤ素子にサージが導入されても、耐圧に支障がなく、静電耐圧特性を向上させることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１８０４９５号公報
【特許文献２】特開２００７−２１４５４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、発明者らの研究によると、特許文献１のＬＥＤには、以下のような課題があることがわかった。
【００１１】
一般に、発光層を構成する井戸層を薄くすると、井戸層内のキャリア濃度が高くなって、オージェ再結合と呼ばれる非発光再結合が増え、発光効率が低下する傾向にある。逆に、井戸層を厚くするとキャリア濃度が低くなり、非発光再結合が減るため、発光効率が向上する傾向にある。
【００１２】
すなわち、発光素子に注入した電流を効率よく光に変換するためには、井戸層の厚みを、たとえば少なくとも３ｎｍ〜３．５ｎｍ程度以上に厚くすることが必要となる。ところが、特許文献１に示すようにｎＥＳＤ層を形成した状態で、井戸層を厚くすると、発光効率が向上するどころか、却って発光効率が低下することがわかってきた。発光効率の低下の原因は、サージが印加されたときの電流経路として、ＥＳＤ層に意図的に形成された結晶中の欠陥に起因するものと考えられる。
【００１３】
なぜなら、一般にＩｎＧａＮ層を形成する際、結晶欠陥近辺のＩｎ組成が周囲よりも高くなることが知られており、ＩｎＧａＮ井戸層中の転位近辺の高いＩｎ組成のＩｎＧａＮが、高いｐ層成長温度で分解することによって、非発光領域が形成されると考えられているからである。また、井戸層の膜厚を大きくすると、ＬＥＤの発光スペクトルの半値幅が増加し、Ｉｎの不均一性は助長される傾向にあることもわかっている。
【００１４】
すなわち、ＬＥＤの外部量子効率低下の原因となる非発光領域は、転位密度が低いほど形成されにくく、井戸層の膜厚が厚いＬＥＤを形成するためには、発光層直下の結晶中の欠陥の少なさが極めて重要である。しかし、上述したように比較的低温で形成したｉＧａＮ層中には、表面にピットが存在するとともに、その周りに多くの結晶欠陥を有するため、従来のＥＳＤ層は、井戸層の厚みが薄いＬＥＤに採用することができない。
【００１５】
本発明は、上記のような現状を鑑みてなされたものであり、その目的とするところは、化合物系半導体発光素子の発光効率を低下させることなく、静電破壊に対する耐圧を付与することである。
【課題を解決するための手段】
【００１６】
本発明の化合物系半導体発光素子は、基板と、該基板上に形成された半導体積層構造とを有する化合物系半導体発光素子であって、半導体積層構造は、基板側から順に、ｎ型層、発光層、およびｐ型層を含むものであり、ｐ型層に接するｐ側電極と、ｎ型層に接するｎ側電極とを有し、ｎ型層は、半導体積層構造を構成する他の層よりも表面粗さが粗いリークパス層を１層以上有し、該化合物系半導体発光素子の上面からの平面視において、リークパス層の面積は、半導体積層構造を構成する他の層の面積よりも小さいことを特徴とする。
【００１７】
基板の表裏のうちのいずれか一方の面にｎ側電極とｐ側電極とが載置されており、化合物系半導体発光素子の上面からの平面視において、リークパス層が、ｎ側電極とｐ側電極の間に位置することが好ましい。
【００１８】
化合物系半導体発光素子の上面からの平面視において、ｐ側電極の配置される領域と、リークパス層の配置される領域とが重ならないようにリークパス層を配置することが好ましい。
【００１９】
基板の表裏のうちのいずれか一方の面にｎ側電極とｐ側電極とが載置されており、化合物系半導体発光素子の上面からの平面視において、リークパス層が、ｐ側電極の直下に位置することが好ましい。
【００２０】
ｐ側電極の直下の発光層のみに電流が注入されにくい構造を有することが好ましい。半導体積層構造のｐ側電極の直下の領域において、ｐ側電極と、該ｐ側電極の真下の半導体積層構造の表面との間に、電気導電性が低い電流狭窄層を有することが好ましい。
【００２１】
ｐ側電極と、該ｐ側電極の直下に形成するｐ型層との界面において、ｐ側電極の直下の接触抵抗が、ｐ側電極の直下以外の部分の接触抵抗よりも高く、かつ、０．１Ωｃｍ2以上であることが好ましい。
【００２２】
本発明の化合物系半導体発光素子は、基板と、該基板上に形成された半導体積層構造とを有する化合物系半導体発光素子であって、半導体積層構造は、基板側から順に、ｐ型層、発光層、およびｎ型層を含むものであり、該基板の表裏のうちの半導体積層構造が形成された側とは反対側の面に接するｐ側電極と、ｎ型層に接するｎ側電極とを有し、ｎ型層は、半導体積層構造を構成する他の層よりも表面粗さが粗いリークパス層を１層以上有し、化合物系半導体発光素子の上面からの平面視において、リークパス層の面積は、半導体積層構造を構成する他の層の面積よりも小さく、リークパス層が、ｎ側電極の直下に形成されることを特徴とする。ｎ側電極の直下の発光層のみに電流が注入されにくい構造を有することが好ましい。
【００２３】
半導体積層構造のｎ側電極の直下の領域において、ｎ側電極と、該ｎ側電極の真下の半導体積層構造の表面との間に、電気導電性が低い電流狭窄層を有することが好ましい。
【００２４】
本発明の化合物系半導体発光素子の製造方法は、基板上に、ｎ型層とリークパス層とをこの順に結晶成長させるステップと、該リークパス層の一部を除去することによりｎ型層を露出させるステップと、リークパス層および露出したｎ型層上に、発光層およびｐ型層をこの順に形成するステップとをこの順に含むことを特徴とする。
【００２５】
上記のｎ型層を露出させるステップは、リークパス層にフォトリソグラフィーを行なった後に、塩素系のガスを用いてリークパス層の一部をドライエッチングすることにより行なうことが好ましい。
【００２６】
本発明の化合物系半導体発光素子の製造方法は、基板上に、ｎ型層を結晶成長させるステップと、ｎ型層上に誘電体膜を形成するステップと、該誘電体膜をパターニングすることにより、ｎ型層の一部を露出させるステップと、誘電体膜および露出したｎ型層上にリークパス層を結晶成長させるステップと、誘電体膜および該誘電体膜上に形成されたリークパス層をエッチングで除去することにより、ｎ型層を露出させるステップと、リークパス層および露出したｎ型層上に、発光層およびｐ型層をこの順に形成するステップとをこの順に含むことを特徴とする。
【発明の効果】
【００２７】
本発明は、上記のような構成を有することにより、化合物系半導体発光素子の発光効率を低下させることなく、静電破壊に対する耐圧を付与することができるという優れた効果を示す。
【図面の簡単な説明】
【００２８】
【図１】（ａ）は、実施の形態１の化合物系半導体発光素子の模式的な上面図であり、（ｂ）は、（ａ）に示される化合物系半導体発光素子のＩｂ−Ｉｂの模式的な断面図である。
【図２】実施の形態２の化合物系半導体発光素子の構造を示す模式的な断面図である。
【図３】実施の形態３の化合物系半導体発光素子の構造を示す模式的な断面図である。
【図４】（ａ）は、実施の形態４の化合物系半導体発光素子の模式的な上面図であり、（ｂ）は、（ａ）に示される化合物系半導体発光素子のＩＩｂ−ＩＩｂの模式的な断面図である。
【図５】実施の形態５の化合物系半導体発光素子の構造を示す模式的な断面図である。
【図６】実施の形態６の化合物系半導体発光素子の構造を示す模式的な断面図である。
【図７】基板上にフォトレジストマスクを形成した後の状態を示す模式的な断面図である。
【図８】基板の表面に凹凸形状を形成した後の状態を示す模式的な断面図である。
【図９】基板上にバッファ層、リークパス全面層等を形成した後の状態を示す模式的な断面図である。
【図１０】リークパス全面層の一部をドライエッチングで除去した後の状態を示す模式的な断面図である。
【図１１】リークパス全面層の一部がＳｉドープＧａＮ層上に残るときの状態を示す模式的な断面図である。
【図１２】誘電体膜の一部をウェットエッチングで除去した後の状態を示す模式的な断面図である。
【図１３】誘電体膜上にリークパス全面層を形成した後の状態を示す模式的な断面図である。
【図１４】リークパス層上に半導体積層構造を形成した後の状態を示す模式的な断面図である。
【図１５】ｐ型層上に透明電極層を形成した後の状態を示す模式的な断面図である。
【図１６】半導体積層構造の側面を除去した後の状態を示す模式的な断面図である。
【図１７】ｐ側パッド電極およびｎ側パッド電極を形成した後の状態を示す模式的な断面図である。
【図１８】基板上に半導体積層構造を形成した後の状態を示す模式的な断面図である。
【図１９】ｐ型層上にｐ側コンタクト電極を形成した後の状態を示す模式的な断面図である。
【図２０】ｐ型層上に誘電体膜を形成した後の状態を示す模式的な断面図である。
【図２１】ｐ側コンタクト電極および誘電体膜の上面に拡散防止層を形成した後の状態を示す模式的な断面図である。
【図２２】拡散防止層上に共晶半田層を有するＳｉ基板を貼り合わせた後の状態を示す模式的な断面図である。
【図２３】基板を分離した後の状態を示す模式的な断面図である。
【図２４】バッファ層、アンドープＧａＮ層、およびＳｉドープＧａＮ層の一部を除去した後の状態を示す模式的な断面図である。
【図２５】半導体積層構造の側面を除去した後の状態を示す模式的な断面図である。
【図２６】ｐ側パッド電極およびｎ側パッド電極を形成した後の状態を示す模式的な断面図である。
【図２７】特許文献１の窒化物半導体発光素子を示す模式的な断面図である。
【発明を実施するための形態】
【００２９】
以下、本発明の化合物系半導体発光素子およびその製造方法を図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表わすものではない。
【００３０】
＜実施の形態１＞
図１（ａ）は、本実施の形態の化合物系半導体発光素子の上面図であり、図１（ｂ）は、図１（ａ）に示される化合物系半導体発光素子のＩｂ−Ｉｂの断面図である。
【００３１】
本実施の形態の化合物系半導体発光素子は、図１（ａ）に示されるように、表面が凹凸形状の基板１００の上に、半導体積層構造１９０を形成したものである。この半導体積層構造１９０は、バッファ層１１０、アンドープＧａＮ層１２０、ＳｉドープＧａＮ層１３０、リークパス層２１０、ｎ側超格子層１４０、発光層１５０、およびｐ型層１６０が順次積層されたものである。ここで、ＳｉドープＧａＮ層１３０およびｎ側超格子層１４０がｎ型層である。
【００３２】
上記のリークパス層２１０は、ＳｉドープＧａＮ層１３０の一部を覆うように形成されている。そして、ｐ型層１６０の表面には、透明電極層３００およびｐ側パッド電極３１０が形成されている。以下においては、透明電極層３００およびｐ側パッド電極３１０を総称して「ｐ側電極３９０」と記することもある。
【００３３】
また、ＳｉドープＧａＮ層１３０、リークパス層２１０、ｎ側超格子層１４０、発光層１５０、およびｐ型層１６０の側面の一部が除去されており、露出したＳｉドープＧａＮ層１３０の表面には、ｎ側パッド電極３２０が形成されている。
【００３４】
本発明の化合物系半導体発光素子は、その上面からの平面視において、リークパス層２１０の面積が、半導体積層構造１９０を構成する他の層の面積よりも小さいことを特徴とする。このようにリークパス層２１０を形成することにより、化合物系半導体発光素子に逆方向のサージが印加されても、サージ電流がリークパス層を選択的に通過することになるため、静電破壊に対する耐圧にも優れる。
【００３５】
一方、リークパス層２１０の直上の発光層１５０の発光効率は低下することになるが、このようにリークパス層２１０の面積が小さいことにより、発光層１５０の直下にリークパス層２１０が形成されていない領域ができ、この領域では発光層の発光効率は低下しなくすることができる。このようにして本発明の化合物系半導体発光素子は、静電破壊に対する耐圧の性能を保持したまま、発光層の発光を最大限に享受できることを特徴とする。
【００３６】
特に、図１（ａ）に示されるように、化合物系半導体発光素子の上面からの平面視において、リークパス層２１０が、ｎ側電極とｐ側電極３９０の間に位置することが好ましい。これにより発光層の発光効率の低下をさらに抑制することができる。
【００３７】
また、図１（ｂ）に示されるように、化合物系半導体発光素子の上面からの平面視において、ｐ側電極３９０の配置される領域と、リークパス層２１０の配置される領域とが重ならないように配置されることが好ましい。このようにｐ側電極３９０およびリークパス層２１０を配置することにより、図１（ｂ）に示される化合物系半導体発光素子に順方向に電流を流した場合、ｐ型層１６０のシート抵抗が高いために、ｐ型層１６０の水平方向（厚み方向に垂直な面方向）に電流が広がりにくいため、透明電極層３００の直下の発光層１５０のみを発光させることができる。
【００３８】
上記のような構造をとることにより、リークパス層の上の相対的に発光効率の悪い発光層にキャリアが注入されにくくなるため、キャリアの無駄な消費を抑制することができ、もって発光効率を高めることができる。以下においては、化合物系半導体発光素子を構成する各部を説明する。
【００３９】
（基板）
本実施の形態において、基板１００は、サファイア基板を用いることが好ましい。また、基板１００は、その表面が平坦であってもよいし、凹凸が形成されていてもよい。発光素子の光取り出し効率を向上するという観点から、凹凸が形成されていることが好ましい。
【００４０】
ここで、基板１００の表面に形成される凹凸としては、たとえば図１（ｂ）に示されるように、凸部の形状が円錐台であるか、頂部に平坦部を有しないドーム形状であることが好ましい。かかる円錐台の上底および底面は、たとえば底面の円の直径が０．２μｍ以上４μｍ以下であり、その上底の円の直径が１μｍ以下であることが好ましい。このような凸部は、０．３μｍ以上８μｍ以下のピッチで形成することが好ましい。
【００４１】
（半導体積層構造）
本発明において、半導体積層構造は、図１（ｂ）に示される積層構造のみに限定されるものではなく、一般的な窒化ガリウム系半導体積層構造であって、かつリークパス層が半導体積層構造を構成する他の層の面積よりも面積が小さい限り、本発明の範囲を逸脱するものではない。以下においては、リークパス層およびそれを形成する位置を説明する。
【００４２】
（リークパス層）
本発明において、リークパス層２１０は、化合物系半導体発光素子の外部からサージが印加されたときの電流経路としての役割をなすものである。このようなリークパス層２１０を設けることにより、静電耐圧特性を向上させることができる。
【００４３】
リークパス層２１０が上記の性能を発揮するためには、その表面にピットと呼ばれる微細な凸部が分布している必要がある。具体的には、リークパス層２１０の表面の二乗平均平方根（ＲＭＳ：Root  Mean  Square）が２ｎｍ以上２０ｎｍ以下でピットが分布していることが好ましい。かかるピットの周囲にドーピングしたＳｉが相対的に高い濃度で分布し、この部分が電流経路となって、静電耐圧特性を向上することができる。なお、本発明において、上記のＲＭＳは、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）によって測定した値を採用するものとする。
【００４４】
上記のようにリークパス層２１０にピットを形成するためには、リークパス層の形成温度を７８０℃以上９００℃以下の低温で形成することが好ましい。このような低温で成長させることにより、島状の成長を促進することができるからである。ちなみに、ＳｉドープＧａＮ層１３０の表面のＲＭＳは、１ｎｍ以下である。
【００４５】
図１（ｂ）においては、ＳｉドープＧａＮ層１３０の表面にリークパス層２１０を形成する場合を示しているが、必ずしもこの位置にリークパス層２１０を形成する場合のみに限定されるものではなく、発光層１５０よりも基板側に近い位置にリークパス層２１０が形成されていれば、その位置は特に限定されない。また、リークパス層２１０は、単層構造のみに限られるものではなく、２層以上を積層させた積層構造であってもよい。
【００４６】
また、リークパス層２１０は、必ずしもＳｉドープＧａＮのみで構成する必要はなく、たとえばノンドープＧａＮ層とＳｉドープＧａＮ層との２層構造としてもよい。このようなリークパス層２１０は、その厚みが０．０１５μｍ以上０．０４μｍ以下であることが好ましい。
【００４７】
（バッファ層）
本実施の形態において、バッファ層１１０は、半導体積層構造１９０のうちの基板１００に接して形成されるものである。このような位置にバッファ層１１０を形成することにより、半導体積層構造１９０を構成する他の層の結晶状態を良好に保つことができる。
【００４８】
（ｎ型層）
本発明において、ｎ型層は、たとえば２ｎｍ以上５ｎｍ以下の厚みのＩｎxＧａ1-xＮ層（０．０５≦Ｘ≦０．１５）と、２ｎｍ以上５ｎｍ以下の厚みのＳｉドープＧａＮ層とを交互に各１０層ずつ積層して超格子構造としたものを用いることができる。
【００４９】
（発光層）
本発明において、発光層１５０は、たとえば２．５ｎｍの厚みのアンドープＩｎ0.25Ｇａ0.75Ｎ層と、２．５ｎｍの厚みのアンドープＧａＮ層とを交互に各６層ずつ繰り返して積層構造としたものを用いることができる。
【００５０】
（ｐ型層）
本発明において、ｐ型層１６０は、Ｍｇのドーピング濃度が５×１０19／ｃｍ3程度のＭｇドープＧａＮからなることが好ましい。このようなｐ型層１６０は、１１００℃程度の温度で形成されるものであり、たとえば８０ｎｍ程度の厚みである。このようにしてｐ型層１６０を形成した後、室温まで冷却してから基板を取り出すことにより半導体積層構造が形成される。
【００５１】
（透明電極層）
本発明において、透明電極層３００は、透明性を有し、かつ導電性を有する材料からなるものであればいかなるものをも用いることができる。透明電極層３００に好適な材料としては、ＩＴＯを挙げることができる。また、透明電極層３００の厚みは、従来公知の厚みとすることができる。
【００５２】
＜実施の形態２＞
図２は、本実施の形態の化合物系半導体発光素子の断面図である。本実施の形態の化合物系半導体発光素子は、図２に示されるように、ｐ側パッド電極３１０の直下にリークパス層２１０を形成することが異なる他は、実施の形態１と同様のものである。このような位置にリークパス層２１０を設けることにより、ｐ側パッド電極３１０の直下の発光層１５０のみに電流が注入されにくくすることができる。これにより光出力を低下させることなくＥＳＤ対策を講じることができ、もってさらに発光効率を高めることができる。
【００５３】
なぜなら、リークパス層２１０を形成した直上の発光層１５０は、発光効率が低下するが、そもそもｐ側パッド電極３１０の直下の発光層１５０で生じた光は、ｐ側パッド電極３１０に吸収されやすいため、素子外に光子を取り出しにくい。このようにもともと発光層の発光効率が相対的に低い位置に、リークパス層２１０を設けても、結果として発光効率の低下に寄与せず、むしろキャリアの無駄な消費を抑制することができるからである。
【００５４】
＜実施の形態３＞
図３は、本実施の形態の化合物系半導体発光素子の断面図である。本実施の形態の化合物系半導体発光素子は、図３に示されるように、ｐ側パッド電極３１０の直下にあたる透明電極層３００の位置に、電気導電性が低い電流狭窄層８００を設けたことが異なる他は、実施の形態２と同様のものである。
【００５５】
このような位置に電流狭窄層８００を設けることにより、電流狭窄層８００の直下の発光層１５０には実質的に電流が流れにくくなる。このため、図２に示される構造に比して、相対的に発光効率の悪い発光層１５０でキャリアが無駄に消費されなくなるため、発光効率をさらに高めることができる。
【００５６】
（電流狭窄層）
本実施の形態において、電流狭窄層８００は、単層構造であってもよいし、２層以上を積層した多層構造であってもよい。また、電流狭窄層８００を構成する材料は、ｐ側パッド電極３１０の直下の発光効率が低い領域の発光層１５０にキャリアが注入されにくくする程度の絶縁性を示すものであればよく、たとえばＳｉＯ2、ＳｉＮ、ＴｉＯ2等を用いることができる。
【００５７】
電流狭窄層８００の厚みに関しても、ｐ側パッド電極３１０の直下の発光層１５０にキャリアが注入されにくくできるものであれば、いかなる厚みであってもよい。たとえば１５０μｍ程度の厚みとすることが好ましい。
【００５８】
また、電流狭窄層８００を形成する位置は、図３に示されるようなｐ型層１６０と透明電極層３００との間のみに限られるものではなく、たとえば透明電極層３００とｐ側パッド電極３１０との間に設けてもよいし、透明電極層３００の内部に設けてもよい。
【００５９】
また、必ずしも電流狭窄層８００を設けなくともよく、たとえばｐ側パッド電極３１０の直下にあたるｐ型層１６０の表面に対し、プラズマ処理等を行なうことにより、その部分を電気的に不活性にしてもよい。
【００６０】
上記のプラズマ処理は、次のようにして行なわれる。すなわち、ｐ型層１６０を形成した後であって、かつ透明電極層３００を形成する前に、ｐ型層１６０の表面のうちのリークパス層２１０の直上以外の部分をフォトレジストで覆う。そして、平行平板型のＲＩＥ装置に入れて、Ａｒガスを流しながらプラズマ放電を行なうことにより、ｐ型層１６０の露出部分を高抵抗化する。プラズマ処理しなかった部分のｐ型層１６０と透明電極層３００との接触抵抗は、０．０２Ω・ｃｍ2であるのに対し、プラズマ処理された部分のｐ型層１６０と透明電極層３００との接触抵抗は、０．１Ω・ｃｍ2以上となる。
【００６１】
このように接触抵抗が異なることにより、電流狭窄層を設けなくても、接触抵抗の高い部分にキャリアは注入されず、相対的に発光効率の低いリークパス層２１０の直上の発光層には実質的に電流が注入されないようにすることができる。
【００６２】
＜実施の形態４＞
実施の形態１〜３の化合物系半導体発光素子は、基板の表裏のうちの一方の面にｐ側電極およびｎ側電極を形成した構造のものであるが、実施の形態４の化合物系半導体発光素子は、基板の表裏のうちの一方の面にｐ側電極を形成し、他方の面にｎ側電極を形成したものである。このように化合物系半導体発光素子の上下にそれぞれｎ側電極およびｐ側電極を形成する場合であっても、本発明の効果を得ることができる。
【００６３】
以下においては、図４を用いて本実施の形態の化合物系半導体発光素子を説明する。図４（ａ）は、本実施の形態の化合物系半導体発光素子の上面図であり、図４（ｂ）は、図４（ａ）に示される化合物系半導体発光素子のＩＩｂ−ＩＩｂ断面図である。
【００６４】
本実施の形態の化合物系半導体発光素子は、図４（ｂ）に示されるように、基板１０１と、該基板１０１上に形成された半導体積層構造１９１とを有する化合物系半導体発光素子であって、半導体積層構造１９１は、基板１０１側から順に、ｐ型層１６１、発光層１５１、およびｎ型層１４１が積層されたものであり、該基板１０１の表裏のうちの半導体積層構造１９１が形成された側とは反対側の面に接するｐ側電極３１１と、ｎ型層１４１に接するｎ側パッド電極３２１とを有し、該ｎ型層１４１は、半導体積層構造１９１を構成する他の層よりも表面粗さが粗いリークパス層２１１を１層以上有し、化合物系半導体発光素子の上面からの平面視において、リークパス層２１１の面積は、半導体積層構造１９１を構成する他の層の面積よりも小さいことを特徴とする。すなわち、本実施の形態では、図４に示されるように、リークパス層２１１は、ｎ型層１４１の全面を覆うのではなく、一部を覆うように形成される。
【００６５】
ここで、基板１０１と半導体積層構造１９１との間には、共晶半田層５０１、拡散防止層４２１、誘電体膜４０１、およびｐ側コンタクト電極４１１がこの順に形成されている。また、ｎ側パッド電極３２１とｎ型層１４１との間には、ＳｉドープＧａＮ層１３１が形成されている。
【００６６】
本実施の形態の化合物系半導体発光素子は、実施の形態１のそれと同様に、リークパス層２１１の一部を除去する。このため、発光層１５１の直下にリークパス層２１１がない領域が存在することになり、実施の形態１の化合物系半導体発光素子と同様に、光出力が高く、かつ波長の半値幅も狭く、良好な発光特性を得ることができる。
【００６７】
＜実施の形態５＞
図５は、本実施の形態の化合物系半導体発光素子の断面図である。本実施の形態の化合物系半導体発光素子は、図５に示されるように、ｎ側パッド電極３２１の直下にリークパス層２１１を形成することが異なる他は、実施の形態４と同様のものである。このような位置にリークパス層２１１を配置することにより、光出力を低下させることなくＥＳＤ対策を講じることができ、もって発光効率を高めることができる。
【００６８】
なぜなら、リークパス層２１１の直下の発光層１５１は、相対的に発光効率が低下するが、そもそもｎ側パッド電極３２１の直下の発光層１５１で生じた光は、ｎ側パッド電極３２１に吸収されやすいため、素子外に光子を取り出しにくい。このようにもともと発光層１５１の発光効率が相対的に低い位置に、リークパス層２１１を設けても、結果として発光効率の低下に寄与せず、むしろキャリアの無駄な消費を抑制することができるからである。
【００６９】
＜実施の形態６＞
図６は、本実施の形態の化合物系半導体発光素子の模式的な断面図である。本実施の形態の化合物系半導体発光素子は、図６に示されるように、ｎ側パッド電極３２１のＳｉドープＧａＮ層１３１に接する位置に、電流狭窄層８０１を設けたことが異なる他は、実施の形態５と同様のものである。
【００７０】
このような位置に電流狭窄層８０１を設けることにより、電流狭窄層８０１の直下の発光層１５１には実質的に電流が流れなくなる。このため、図５に示される構造に比して、相対的に発光効率の悪い発光層１５１でキャリアが無駄に消費されなくなり、発光効率をさらに高めることができる。なお、電流狭窄層８０１は、実施の形態３で説明したものと同様のものを用いることができる。
【００７１】
＜実施の形態１の化合物系半導体発光素子の製造方法＞
以下においては、図７〜図１７を参照して、実施の形態１の化合物系半導体発光素子の製造方法を説明する。図７〜図１７は、実施の形態１の化合物系半導体発光素子の製造方法の一工程を示す模式的な断面図である。図７〜図１７に示される製造工程は、概ね素子１個分に相当する直径２インチの領域を抜き出して模式的に示しているが、実際は、図１７に示される構造が連続的に形成されており、その隣接チップ間を切り離すことによって、図１に示される化合物系半導体発光素子を得ることになる。
【００７２】
図７は、基板上にフォトレジストマスクを形成した後の状態を示す模式的な断面図である。まず、図７に示されるように、基板１００に対し、通常のフォトリソグラフィー法を用いることにより、フォトレジストマスク６００を形成する。
【００７３】
図８は、基板の表面に凹凸形状を形成した後の状態を示す模式的な断面図である。図７に示されるようにフォトレジストマスク６００を形成した後に、基板１００を誘導結合プラズマ方式のドライエッチング装置にセットする。そして、ＳｉＣ4とＡｒとの混合ガスによって、基板１００をドライエッチングすることにより、基板１００の表面に凹凸形状を形成する。そして、基板上のフォトレジストマスク６００を除去することにより、図８に示される、凹凸が表面に形成された基板１００を作製する。
【００７４】
（ｎ型層とリークパス層とをこの順に結晶成長させるステップ）
図９は、基板上にバッファ層、ｎ型層、リークパス全面層等を形成した後の状態を示す模式的な断面図である。図９に示される構造は、有機金属気相成長（ＭＯＶＰＥ：Metal-Organic  Vapor  Phase  Epitaxy）装置を用いて各層を結晶成長させることにより作製する。まず、図８に示される、凹凸形状を表面に有する基板をＭＯＶＰＥ装置に投入する。そして、基板を５５０℃に加熱した上で、１０ｎｍ以上５０ｎｍ以下の厚みのアンドープＧａＮからなるバッファ層１１０を形成する。
【００７５】
次に、基板１００の温度を１１００℃まで昇温し、２μｍの厚みのアンドープＧａＮ層１２０、１．５μｍの厚みのＳｉドープＧａＮ層１３０を形成する。なお、ＳｉドープＧａＮ層１３０におけるＳｉのドーピング濃度は、５×１０18／ｃｍ3である。
【００７６】
そして、基板１００の温度を下げて、７８０℃以上９００℃以下に設定して、３０ｎｍの厚みのＳｉドープＧａＮからなるリークパス全面層２１０ａを形成する。リークパス全面層２１０ａにおけるＳｉのドーピング濃度は、５×１０18／ｃｍ3である。このようにして、図９に示される構造を形成することができる。
【００７７】
（ｎ型層を露出させるステップ）
図１０は、リークパス全面層の一部をドライエッチングで除去した後の状態を示す模式的な断面図である。図９のようにリークパス全面層２１０ａを形成した後に、通常のフォトリソグラフィー法と、ドライエッチング法とを組み合わせて、図１０に示されるようにリークパス全面層２１０ａの一部を除去する。ドライエッチング法としては、ＳｉＣｌ4ガスを用いた誘導結合プラズマ方式を用いることが好ましい。
【００７８】
ここで、図１０に示されるように、リークパス全面層２１０ａの一部をドライエッチング法により除去するときに、ＳｉドープＧａＮ層１３０の一部も同時にエッチングされても化合物系半導体発光素子の特性上なんら問題ない。
【００７９】
なお、上記においては、リークパス全面層２１０ａの一部を除去することにより、リークパス層２１０を形成する場合を説明したが、この場合、リークパス全面層２１０ａの上面に凹凸が形成されていると、エッチングによりリークパス全面層２１０ａを除去すべき部分の一部がＳｉドープＧａＮ層１３０上に残留することもある。
【００８０】
図１１は、リークパス全面層の一部がＳｉドープＧａＮ層上に残るときの状態を示す模式的な断面図である。図１１に示されるように、リークパス全面層２１０ａの表面粗さがそのままＳｉドープＧａＮ層１３０上に残ると、その上面に形成される半導体積層構造の結晶性が劣化する可能性がある。
【００８１】
このようなリークパス全面層の残留を抑制するためのリークパス層の形成方法として、以下の方法を用いてもよい。すなわち、まず、基板上にバッファ層１１０、アンドープＧａＮ層１２０、およびＳｉドープＧａＮ層１３０を形成する。その後、リークパス全面層を形成する前に、プラズマＣＶＤ装置を用いてＳｉＯ2からなる誘電体膜４０１を形成する。
【００８２】
そして、通常のフォトリソグラフィー手法とフッ化水素酸を用いたウェットエッチング方法とを用いて、図１２に示されるように、リークパス層を形成する部分の誘電体膜４０１を除去する。図１２は、誘電体膜の一部をウェットエッチングで除去した後の状態を示す模式的な断面図である。図１２に示されるように、誘電体膜の一部を除去した後に、基板を再びＭＯＶＰＥ装置にセットする。
【００８３】
図１３は、誘電体膜上にリークパス全面層を形成した後の状態を示す模式的な断面図である。上記リークパス全面層を形成したときと同一の条件で、露出したＳｉドープＧａＮ層１３０上に、３０ｎｍの厚みのＳｉドープＧａＮからなるリークパス層２１０を形成する。このとき、図１３に示されるように、誘電体膜４０１上には、リークパス全面層に相当する組成の膜は形成されず、ＧａＮ微小結晶７００が離散的に形成される。
【００８４】
そして、ＭＯＶＰＥ装置から基板１００を取り出し、フッ化水素酸中で誘電体膜をＧａＮ微小結晶７００とともに除去することにより、所望の領域にリークパス層２１０を形成することができる。このようにリークパス層２１０を形成することにより、リークパス全面層の表面凹凸がＳｉドープＧａＮ層１３０上に残ることなく、リークパス層２１０を形成することができる。
【００８５】
（発光層およびｐ型層を形成するステップ）
図１４は、リークパス層上に半導体積層構造を形成した後の状態を示す模式的な断面図である。上記の方法によりリークパス層２１０を形成した後に、基板１００をＭＯＶＰＥ装置にセットして、図１４に示されるように、ｎ側超格子層１４０、発光層１５０、ｐ型層１６０をこの順に形成する。以下においては、ｎ側超格子層１４０、発光層１５０、およびｐ型層１６０の成膜条件を述べる。
【００８６】
ｎ側超格子層１４０は、基板１００を８１５℃に加熱した上で、２．５ｎｍの厚みのＩｎxＧａ1-xＮ層（０．０５≦ｘ≦０．１５）と、２．５ｎｍの厚みのＳｉドープＧａＮ層とを交互に各１０層ずつを積層することにより形成する。
【００８７】
発光層１５０は、ＭＯＶＰＥ装置内の温度を８１５℃に維持し、アンドープＩｎ0.25Ｇａ0.75Ｎ層と、アンドープＧａＮ層とを交互に各６層ずつ積層することにより形成する。
【００８８】
ｐ型層は、温度を１１００℃まで上げて、Ｍｇのドーピング濃度が５×１０19／ｃｍ3のＭｇドープＧａＮを成長させることにより形成する。
【００８９】
図１５は、ｐ型層上に透明電極層を形成した後の状態を示す模式的な断面図である。上記のようにｐ型層を形成した後に、室温まで冷却してから基板を取り出し、窒素ガス中で８００℃、５分間の熱処理を行なう。
【００９０】
次いで、ｐ型層１６０の表面に、スパッタ装置を用いて透明電極全面層を形成する。そして、通常のフォトリソグラフィー法およびウェットエッチング法を用いることにより、透明電極全面層を所望の形状にパターニングし、図１５に示されるような透明電極層３００を形成する。
【００９１】
図１６は、半導体積層構造の一部を除去した後の状態を示す模式的な断面図である。次に、通常のフォトリソグラフィー法とＳｉＣｌ4ガスを用いた誘導結合プラズマ方式のドライエッチング法とを組み合わせることにより、図１６に示されるように、ｐ型層１６０、発光層１５０、ｎ側超格子層１４０、リークパス層２１０、ＳｉドープＧａＮ層１３０の一部を除去し、ＳｉドープＧａＮ層１３０の一部を露出させる。
【００９２】
図１７は、ｐ側パッド電極およびｎ側パッド電極を形成した後の状態を示す模式的な断面図である。図１７に示されるように、透明電極層３００の表面にｐ側パッド電極３１０を形成し、ＳｉドープＧａＮ層１３０が露出した表面にｎ側パッド電極３２０を形成する。このｐ側パッド電極３１０およびｎ側パッド電極３２０は、通常のフォトリソグラフィ法と、電子ビーム蒸着法と、リフトオフ法とを組み合わせて形成する。このようにして形成された図１７に示される積層体をチップ分割することにより、図１に示される実施の形態１の化合物系半導体発光素子を得る。
【００９３】
＜実施の形態４の化合物系半導体発光素子の製造方法＞
以下においては、図１８〜図２６を参照して、実施の形態４の化合物系半導体発光素子の製造方法を説明する。図１８〜図２６は、実施の形態４の化合物系半導体発光素子の製造方法の一工程を示す模式的な断面図である。
【００９４】
図１８は、基板上に半導体積層構造を形成した後の状態を示す模式的な断面図である。実施の形態４の化合物系半導体発光素子の製造方法では、基板１００の表面に凹凸を形成することなく、基板１００上に半導体積層構造を形成する。まず、基板１００をＭＯＶＰＥ装置に投入して、バッファ層１１０、アンドープＧａＮ層１２０、ＳｉドープＧａＮ層１３１、リークパス全面層を形成する。その後、一旦、基板１００をＭＯＶＰＥ装置から取り出して、リークパス全面層の一部を除去することにより、リークパス層２１１を形成する。
【００９５】
次に、再び基板１００をＭＯＶＰＥ装置に投入してｎ型層１４１、発光層１５１、およびｐ型層１６１をこの順に積層する。
【００９６】
図１９は、ｐ型層上にｐ側コンタクト電極４１１を形成した後の状態を示す模式的な断面図である。上記でｐ型層１６１を形成した後に、ＭＯＶＰＥ装置から基板１００を取り出し、窒素ガス雰囲気において８００℃で５分間の熱処理を行なう。さらに、ｐ型層１６１の表面に電子ビーム蒸着装置を用いてＡｇからなる層を形成し、これを通常のフォトリソグラフィー法とウェットエッチング法を用いてパターニングすることにより、図１９に示されるようなＡｇからなるｐ側コンタクト電極４１１を形成する。
【００９７】
図２０は、ｐ型層上に誘電体膜を形成した後の状態を示す模式的な断面図である。上記のようにｐ側コンタクト電極を形成した後に、図２０に示されるように、通常のフォトリソグラフィー法と、電子ビーム蒸着法と、リフトオフ法とを組み合わせることにより、ｐ型層１６１の表面に４００ｎｍの厚みの誘電体膜４０１を形成する。なお、誘電体膜４０１は、ｐ側コンタクト電極４１１の端部を覆うように形成する。
【００９８】
図２１は、ｐ側コンタクト電極および誘電体膜の上面に拡散防止層を形成した後の状態を示す模式的な断面図である。上記で形成したｐ側コンタクト電極４１１および誘電体膜４０１の上面に対し、スパッタ法によって、ＴｉＷからなる拡散防止層４２１を形成する（図２１）。
【００９９】
図２２は、拡散防止層上に共晶半田層を有するＳｉ基板を貼り合わせた後の状態を示す模式的な断面図である。上記で形成した基板とは別に、４５０μｍの厚みのＳｉ基板１０１の表面に、ＡｕＳｎからなる共晶半田層５０１を蒸着で形成したものを準備し、これを図２２に示されるように、拡散防止層４２１に接するように圧着する。
【０１００】
ここで、共晶半田層５０１を構成する共晶接合金属としては、ＡｕＳｎに限られるものではなく、たとえばＡｕ、ＡｕＳｉ、ＡｕＧｅからなる群より選択される１種以上の金属または該金属の合金を用いることができる。
【０１０１】
図２３は、基板を分離した後の状態を示す模式的な断面図である。なお、図２３においては、分離した基板は図示しておらず、また、図２２に対し、Ｓｉ基板１０１が下側になるよう、上下を反転させている。上記のようにしてＳｉ基板１０１を貼り合わせた後に基板１００の裏面、すなわち基板１００の表裏のうちの半導体積層構造を形成していない側からＵＶレーザを照射する。
【０１０２】
このＵＶレーザのエネルギーは基板１００を実質的に透過して、バッファ層１１０から始まる半導体積層構造に吸収される。これにより基板１００の近傍のバッファ層１１０に加工歪が印加される。基板１００の全面をＵＶレーザでスキャンすると、この加工歪の作用により、図２３に示されるように基板１００が分離される。
【０１０３】
図２４は、バッファ層、アンドープＧａＮ層、およびＳｉドープＧａＮ層の一部を除去した後の状態を示す模式的な断面図である。次に、ＳｉＣｌ4ガスを用いた誘導結合プラズマ方式のドライエッチング手法を用いることにより、図２４に示されるように、バッファ層１１０、アンドープＧａＮ層１２０、およびＳｉドープＧａＮ層１３０の一部を除去する。
【０１０４】
図２５は、半導体積層構造の側面を除去した後の状態を示す模式的な断面図である。上記のドライエッチングに加えてさらに、通常のフォトリソグラフィー法とＳｉＣｌ4ガスを用いた誘導結合プラズマ方式のドライエッチング手法とを組み合わせることにより、図２５に示されるように、拡散防止層４２１の一部が露出するまでＳｉドープＧａＮ層１３０、リークパス層２１１、ｎ型層１４１、発光層１５１、ｐ型層１６１の一部を除去する。
【０１０５】
図２６は、ＳｉドープＧａＮ層１３０の表面にｎ側パッド電極を形成した後の状態を示す模式的な断面図である。次に、図２６に示されるように、通常のフォトリソグラフィー法と、電子ビーム蒸着法と、リフトオフ法とを組み合わせることにより、図２６に示されるように、ＳｉドープＧａＮ層１３０の表面にｎ側パッド電極３２１を形成する。このようにして形成された図１７に示される積層体をチップ分割することにより、図４に示される実施の形態４の化合物系半導体発光素子を得る。
【実施例】
【０１０６】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【０１０７】
（実施例１）
本実施例では、以下の各ステップによって図１に示される化合物系半導体発光素子を作製した。
【０１０８】
まず、図７に示されるように、通常のフォトリソグラフィー法を用いて、サファイアからなる基板１００上に、フォトレジストマスク６００を形成した。その後、誘導結合プラズマ方式のドライエッチング装置を用いて、ＳｉＣ4とＡｒとの混合ガスによって、基板１００の一部をエッチングした。このようにして基板１００の表面に、２μｍのピッチで凸部が円錐台の凹凸を形成した。かかる円錐台は、その下底の直径が０．５μｍであり、上底の直径が０．２μｍであった。
【０１０９】
そして、フォトレジストマスク６００を除去することにより、図８に示すような基板１００とした。
【０１１０】
次に、凹凸を形成した基板１００を有機金属気相成長装置（以下において、「ＭＯＶＰＥ装置」とも記す）に投入し、図９に示される半導体積層体構造を成長した。具体的には、まず、基板１００を５５０℃に加熱した上で、アンドープＧａＮからなるバッファ層２２０を２０ｎｍの厚みで形成した。その後、１１００℃まで温度を上げて、アンドープＧａＮ層１２０を厚さ２μｍで形成し、さらにＳｉのドーピング濃度が５×１０18／ｃｍ3のＳｉドープＧａＮ層１３０を厚さ１．５μｍで形成した。
【０１１１】
しかる後に、ＭＯＶＰＥ装置内の温度を８１５℃に下げて、Ｓｉのドーピング濃度が５×１０18／ｃｍ3のＳｉドープＧａＮからなるリークパス層２１０を３０ｎｍの厚さで形成した。
【０１１２】
ここで一旦、ＭＯＶＰＥ装置から基板１００を取り出し、リークパス層２１０の表面の粗さを測定した。その結果、リークパス層２１０の表面のＲＭＳは、１０ｎｍでピットが分布していた。このピットの周囲には、ドーピングしたＳｉが相対的に高い濃度で分布しており、この部分が、素子にサージが導入されたときの過電流を逃がす経路となって、静電耐圧特性を向上させる。
【０１１３】
次に、通常のフォトリソグラフィー手法と、ＳｉＣｌ4ガスを用いた誘導結合プラズマ方式のドライエッチング手法とを組み合わせることにより、図１０に示されるように、リークパス層２１０の一部を除去した。
【０１１４】
そして、基板１００を再びＭＯＶＰＥ装置に投入し、図１４に示されるように、まず、基板１００を８１５℃に加熱した上で、２．５ｎｍの厚みのＩｎxＧａ1-xＮ層（０．０５≦ｘ≦０．１５）と、２．５ｎｍの厚みのＳｉドープＧａＮ層とを交互に各１０層ずつを積層した超格子構造のｎ側超格子層１４０を形成した。
【０１１５】
次に、ＭＯＶＰＥ装置内の温度を８１５℃に維持し、２．５ｎｍの厚みのアンドープＩｎ0.25Ｇａ0.75Ｎ層と、２．５ｎｍの厚みのアンドープＧａＮ層とを交互に各６層ずつ積層した構造の発光層１５０を形成した。
【０１１６】
しかる後に、温度を１１００℃まで上げて、Ｍｇのドーピング濃度が５×１０19／ｃｍ3のＭｇドープＧａＮ層１６０を８０ｎｍの厚みで形成した。その後、室温まで冷却してから基板を取り出し、窒素ガス中で８００℃、５分間の熱処理を行なった。
【０１１７】
さらに、ＭｇドープＧａＮ層１６０の表面にスパッタ装置を用いてＩＴＯからなる透明電極層３００を形成した。そして、通常のフォトリソグラフィー法とウェットエッチング法を用いてパターニングすることにより、図１５に示されるように、基板１００側からの平面視において、リークパス層２１０の領域に重ならないように透明電極層３００を形成した。
【０１１８】
次に、通常のフォトリソグラフィー法とＳｉＣｌ4ガスを用いた誘導結合プラズマ方式のドライエッチング手法とを組み合わせて行なうことにより、図１６に示されるように、ＭｇドープＧａＮ層１６０、発光層１５０、ｎ側超格子層１４０、リークパス層２１０、ＳｉドープＧａＮ層１３０の一部を除去し、ＳｉドープＧａＮ層１３０の一部を露出させた。
【０１１９】
しかる後に、通常のフォトリソグラフィー法と、電子ビーム蒸着法と、リフトオフ法とを組み合わせて、透明電極層３００の表面にｐ側パッド電極３１０を形成した。同様の方法を用いて、ＳｉドープＧａＮ層１３０の露出した表面にｎ側パッド電極３２０を形成した。このようにして図１に示される化合物系半導体発光素子を作製した。
【０１２０】
（比較例１）
実施例１の化合物系半導体発光素子の製造方法に対し、リークパス層の一部を除去するステップを行なわなかったことが異なる他は、実施例１と同様の方法により、比較例１の化合物系半導体発光素子を作製した。
【０１２１】
＜特性評価＞
実施例１および比較例１のそれぞれの化合物系半導体発光素子に対し、順方向に６０ｍＡの電流を流したところ、実施例１では、７５ｍＷの全放射束で発光したのに対し、比較例１では、５８ｍＷの全放射束で発光した。なお、全放射束は、ＴＯ−１８ステムに搭載した素子を積分球により測定した値を採用した。また、実施例１および比較例１の化合物系半導体発光素子が発光する発光波長の半値幅を測定すると、実施例１が１８ｎｍであったのに対し、比較例１は２３ｎｍであった。
【０１２２】
以上のような結果から、実施例１のように半導体積層構造の一部上に形成するリークパス層とする構造のほうが、比較例１のように半導体積層構造の全面を覆うリークパス層とする構造よりも、光出力が高く、波長の半値幅も狭い良好な発光特性が得られることがわかった。
【０１２３】
これは、リークパス層に所望のＥＳＤ対策を発現させるために、８１５℃という比較的低温でリークパス層を形成していることに起因するものと考えられる。すなわち、低温でリークパス層を形成することによって結晶性が悪化するため、この上にｎ側超格子層１４０、および発光層１５０を形成すると、発光層１５０の発光効率および発光波長に面内ゆらぎが発生し、光出力、および光波長の半値幅が悪化したものと考えられる。
【０１２４】
これに対し、実施例１で作製した化合物系半導体発光素子は、リークパス層の一部が除去されており、その直上に形成された発光層の割合が多いため、発光層における発光効率の低下や面内ゆらぎの問題はほとんど生じない。
【０１２５】
また、実施例１および比較例１の双方の化合物系半導体発光素子の静電耐圧を測定したところ、人体モデルで１５００Ｖのサージを受けても破壊しない素子の割合は、いずれも９６％程度であった。このことから、化合物系半導体発光素子の上面からの平面視において、リークパス層の面積を、半導体積層構造を構成する他の層の面積よりも小さくしても、静電耐圧の特性は低下しないことが明らかである。
【０１２６】
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
【０１２７】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１２８】
１０  バッファ層、１１  コンタクト層、１２  第１のｎＥＳＤ層、１３  第２のｎＥＳＤ層、１４  ｎ型超格子層、１５  発光層、１６  ｐ型超格子層、１７  ｐ型ＧａＮ層、１８  透明電極層、１９  パッシベーション層、２０  Ｖ層、２１  Ａｌ層、２２  ｎ側電極、１００，１０１，１０２  基板、１１０  バッファ層、１２０  アンドープＧａＮ層、１３０，１３１  ＳｉドープＧａＮ層、１４０  ｎ側超格子層、１４１  ｎ型層、１５０，１５１  発光層、１６０，１６１  ｐ型層、１９０，１９１  半導体積層構造、２１０ａ  リークパス全面層、２１０，２１１  リークパス層、２２０  バッファ層、３００  透明電極層、３１０  ｐ側パッド電極、３１１  ｐ側電極、３２０，３２１  ｎ側パッド電極、４０１  誘電体膜、４１１  側コンタクト電極、４２１  拡散防止層、５０１  共晶半田層、６００  フォトレジストマスク、７００  微小結晶、８００，８０１  電流狭窄層。
【図１】
0005455852.tif 000002
【図２】
0005455852.tif 000003
【図３】
0005455852.tif 000004
【図４】
0005455852.tif 000005
【図５】
0005455852.tif 000006
【図６】
0005455852.tif 000007
【図７】
0005455852.tif 000008
【図８】
0005455852.tif 000009
【図９】
0005455852.tif 000010
【図１０】
0005455852.tif 000011
【図１１】
0005455852.tif 000012
【図１２】
0005455852.tif 000013
【図１３】
0005455852.tif 000014
【図１４】
0005455852.tif 000015
【図１５】
0005455852.tif 000016
【図１６】
0005455852.tif 000017
【図１７】
0005455852.tif 000018
【図１８】
0005455852.tif 000019
【図１９】
0005455852.tif 000020
【図２０】
0005455852.tif 000021
【図２１】
0005455852.tif 000022
【図２２】
0005455852.tif 000023
【図２３】
0005455852.tif 000024
【図２４】
0005455852.tif 000025
【図２５】
0005455852.tif 000026
【図２６】
0005455852.tif 000027
【図２７】
0005455852.tif 000028