(57)【特許請求の範囲】
【請求項１】
基準電圧を生成するバイアス回路と、該基準電圧がバイアス電圧として印加され且つオーディオ入力信号を増幅する差動増幅回路からなる初段増幅回路を備えたオーディオ増幅器において、
前記バイアス回路は、第１の電源端子の電圧を分圧して前記基準電圧を生成する分圧抵抗と、該分圧抵抗の前記基準電圧の生成点と第２の電源端子との間に接続されたキャパシタと、ソースが前記第１の電源端子に接続された第１の導電型の第３のＭＯＳトランジスタと、該第３のＭＯＳトランジスタとカレントミラー接続される第１の導電型の第１および第２のＭＯＳトランジスタと、ソースが該第２のＭＯＳトランジスタのドレインと共通接続されゲートに前記基準電圧が印加する第１の導電型の第４のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタに流れる電流と前記第４のＭＯＳトランジスタに流れる電流を比較し、前記第４のＭＯＳトランジスタの電流が前記第１のＭＯＳトランジスタの電流より小さくなったときオーディオ増幅器自体の動作を停止させる遮断信号を出力する電流比較器とを有し、
前記第１のＭＯＳトランジスタは、前記第１の電源端子と前記第２の電源端子の間に電源電圧が正常に供給されているとき、前記第２のＭＯＳトランジスタの電流より小さな電流が流れるように設定され、前記電源電圧の供給が停止されたとき、前記キャパシタの電荷蓄積により前記基準電圧の低下が前記電源電圧の低下より緩慢になり、前記第４のＭＯＳトランジスタの電流が前記第１のＭＯＳトランジスタの電流より小さくなる、ことを特徴とするオーディオ増幅器。
【請求項２】
請求項１に記載のオーディオ増幅器において、
前記電流比較器は、ドレインが前記第１のＭＯＳトランジスタのドレインと共通接続された第２の導電型の第５のＭＯＳトランジスタと、ドレインおよびゲートが前記第４のＭＯＳトランジスタのドレインおよび前記第５のＭＯＳトランジスタのゲートと共通接続された第６のＭＯＳトランジスタとからなり、前記第５のＭＯＳトランジスタのドレインから前記遮断信号が出力することを特徴とするオーディオ増幅器。
【請求項３】
請求項１又は２に記載のオーディオ増幅器において、
前記初段増幅回路の前記差動増幅回路は、ソースが共通接続された第１の導電型の第７および第８のＭＯＳトランジスタと、前記第７および第８のＭＯＳトランジスタのソース共通接続点と前記第１の電源端子との間に接続された第１の導電型の第ＭＯＳ１１のトランジスタとを備え、
前記第７のＭＯＳトランジスタのゲートが前記第４のＭＯＳトランジスタのゲートに接続され、前記第７および第４のＭＯＳトランジスタが、同一のゲート・ソース間電圧となるトランジスタサイズに設定され、且つ前記第２および第１１のＭＯＳトランジスタが、同一の飽和領域と非飽和領域の境界をもつドレイン・ソース間電圧を有するトランジスタサイズに設定され、且つ前記第１のトランジスタを流れる電流値が前記初段増幅回路が動作可能な前記第１１のトランジスタを流れる電流値に設定されていることを特徴とするオーディオ増幅器。
【請求項４】
請求項１、２又は３に記載のオーディオ増幅器において、
該オーディオ増幅器は、前記初段増幅回路の出力信号を増幅する出力回路を備え、前記遮断信号は、該出力回路の出力トランジスタあるいは該出力トランジスタを駆動するドライバの入力段の動作を停止させる信号であることを特徴とするオーディオ増幅器。
【請求項５】
請求項１、２、３又は４に記載のオーディオ増幅器において、
前記第１の導電型のＭＯＳトランジスタを第１の導電型のバイポーラトランジスタに置き換え、前記第２の導電型のＭＯＳトランジスタを第２の導電型のバイポーラトランジスタに置き換えたことを特徴とするオーディオ増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源供給を停止したときに生じるボツ音を防止できるようにしたオーディオ増幅器に関する。
【背景技術】
【０００２】
図２に従来のオーディオ増幅器の構成を示す（特許文献１の図３参照）。このオーディオ増幅器は、基準電圧Ｖrefを生成するバイアス回路１０Ａ、そのバイアス回路１０Ａから基準電圧Ｖrefがバイアス電圧として供給され、入力端子２１から入力するオーディオ信号を増幅する初段増幅回路２０Ａ、その初段増幅回路２０Ａの出力信号をさらに増幅する次段増幅回路３０、次段増幅回路３０で増幅された信号を入力して増幅し出力端子４１に出力する出力回路４０Ａ、カップリングキャパシタＣ２、およびスピーカＳＰで構成されている。
【０００３】
バイアス回路１０Ａは、分圧抵抗Ｒ１，Ｒ２と、分圧抵抗Ｒ１，Ｒ２の共通接続点のＧＮＤに対するインピーダンスを低くするためのキャパシタＣ１とから構成され、分圧抵抗Ｒ１，Ｒ２の共通接続点に基準電圧Ｖrefが生成される。
【０００４】
初段増幅回路２０Ａは、エミッタが共通接続された差動接続のＰＮＰトランジスタＱ７，Ｑ８と、その差動接続トランジスタＱ７，Ｑ８の能動負荷としてのカレントミラー接続のＮＰＮトランジスタＱ９，Ｑ１０と、差動接続トランジスタＱ７，Ｑ８に動作電流を与える電流源トランジスタＱ１１と、その電流源トランジスタＱ１１に電流源Ｉ２で生成した動作電流を供給するようトランジスタＱ１１とカレントミラー接続されたＰＮＰトランジスタＱ１２と、バイアス回路１０Ａの抵抗Ｒ１，Ｒ２の共通接続点とトランジスタＱ７のベースとの間に接続されたバイアス抵抗Ｒ３とで構成されている。そして、この初段増幅回路２０ＡのトランジスタＱ８のベースには、出力回路４０Ａの出力端子４１から抵抗Ｒ５を介して帰還がかけられ、また、トランジスタＱ７のベースには、抵抗Ｒ１，Ｒ２の共通接続点から抵抗Ｒ３を介してバイアスがかけられている。さらに、抵抗Ｒ１，Ｒ２の共通接続点とトランジスタＱ８のベースとの間には抵抗Ｒ４が接続されている。これらにより、この初段増幅回路２０Ａでは、抵抗Ｒ４，Ｒ５の比で定まる増幅率で、入力端子２１に入力するオーディオ信号の振幅が増幅される。
【０００５】
次段増幅回路３０は、初段増幅回路２０で増幅されたオーディオ信号を入力してハイサイド駆動信号を出力端子３１から出力し、ローサイド駆動信号を出力端子３２から出力する。
【０００６】
出力回路４０Ａは、次段増幅回路２０Ａの出力端子３１に入力が接続されたハイサイドドライバ４２と、次段増幅回路２０Ａの出力端子３２に入力が接続されたローサイドドライバ４３と、ハイサイドドライバ４２で駆動されるＰＮＰの出力トランジスタＱ１３と、ローサイドドライバ４３で駆動されるＮＰＮの出力トランジスタＱ１４とで構成され、トランジスタＱ１３，Ｑ１４のコレクタ共通接続点が出力端子４１に接続されている。
【０００７】
ところで、初段増幅回路２０Ａは、差動増幅回路の構成であるため、入力端子２１に入力するオーディオ入力信号について同相入力電圧範囲+Ｖicmを考慮する必要がある。すなわち、この初段増幅回路２０Ａは、図４の二点鎖線で示されるような同相入力電圧範囲+Ｖicmを有しており、トランジスタＱ７，Ｑ８への入力信号電圧がこの範囲+Ｖicmを越えると、初段増幅回路２０ＡにおけるトランジスタＱ１１のソース・ドレイン電圧が正常動作電圧下限値を下回り、入力オフセット電圧が大きくなるため、トランジスタＱ７，Ｑ８への入力信号の電圧レベルは、この同相入力電圧範囲+Ｖicmを越えてはならない。
【０００８】
しかし、電源電圧Ｖccの供給が断たれると、入力信号の電圧レベルが同相入力電圧範囲+Ｖicmを越えることとなり、以下に示すような不都合を招く。
【０００９】
すなわち、初段増幅回路２０Ａの同相入力電圧範囲+Ｖicmは、トランジスタＱ７，Ｑ８に正常電流を流す必要があるところから、トランジスタＱ７，Ｑ８のベース・エミッタ間電圧をＶbeとし、トランジスタＱ１１のエミッタ・コレクタ間飽和電圧をＶsatとすると、
+Ｖicm＜Ｖcc-（Ｖbe+Ｖsat）                          (1)
で表される。
【００１０】
電源電圧Ｖccが正常に供給されている状態において、図４に示す時刻ｔ１で電源電圧Ｖccの供給が断たれたとすると、同相入力電圧範囲＋Ｖicmは、電源電圧Ｖccの低下とともに即座に低下し始める。バイアス回路１０Ａで生成される基準電圧Ｖrefも低下し始めるが、キャパシタＣ１の蓄積電荷の影響で、その低下の程度は同相入力電圧範囲＋Ｖicmの低下速度に比較して非常に緩慢となる。
【００１１】
初段増幅回路２０Ａの差動増幅回路が正常に動作するには、+Ｖicm＞Ｖrefである必要があるが、電源電圧Ｖccの低下によって同相入力電圧範囲＋Ｖicmが低下すると、遂には、時刻ｔ２において、+Ｖicm＞Ｖrefが満足されなくなる。これにより、初段増幅回路２０Ａが正常に動作しなくなり、正常な帰還がかからなくなって、その出力が高レベル電圧あるいは低レベル電圧に張り付き、出力回路４０Ａの出力端子４１の出力電圧が大きく変化し、スピーカＳＰからボツ音が発生する。
【００１２】
そこで、本出願人は、電源電圧Ｖccの供給が停止したとき、初段増幅回路２０Ａが正常に動作しなくなる以前に、出力回路４０Ａに対して動作停止のための遮断信号を出力し、ボツ音の発生が防止できるようにした図３に示す構成のバイアス回路１０Ｂの提案を行った（特許文献１の図１，２参照）。このバイアス回路１０Ｂは、エミッタが電流源Ｉ３に共通接続された差動接続のＰＮＰトランジスタＱ１５，Ｑ１６と、そのトランジスタＱ１５，Ｑ１６の能動負荷としてカレントミラー接続されたＮＰＮトランジスタＱ１７，Ｑ１８と、トランジスタＱ１６，Ｑ１８の共通コレクタ接続点にベースが接続された遮断信号出力用のＮＰＮトランジスタＱ１９と、初段増幅回路２０Ａに供給する基準電圧Ｖrefを生成するとともにトランジスタＱ１５にベースバイアスを与える抵抗Ｒ１，Ｒ２、キャパシタＣ１、ダイオード接続のＮＰＮトランジスタＱ２０からなる回路と、トランジスタＱ１６にベースバイアスを与えるダイオード接続の２個のＮＰＮトランジスタＱ２１，Ｑ２２、電流源Ｉ４からなる回路とから構成されている。
【００１３】
このバイアス回路１０Ｂでは、電源電圧Ｖccが供給されている正常な状態では、トランジスタＱ１５のベース電圧Ｖb15は、トランジスタＱ２０のベース・エミッタ間電圧をＶbeとし、Ｒ１＝Ｒ２とすると、
Ｖb15＝Ｖref＝（Ｖcc-Ｖbe）／２                        (2)
となる。一方、トランジスタＱ１６のベース電圧Ｖb16は、トランジスタＱ２１，Ｑ２２のベース・エミッタ間電圧をＶbeとすると、
Ｖb16＝Ｖcc−２Ｖbe                                    (3)
となる。
【００１４】
ここで、電源電圧Ｖccが正常に供給されている状態において、トランジスタＱ１９のコレクタから出力する遮断信号がオフ（ハイインピーダンス）となるには、トランジスタＱ１５をオンさせ、トランジスタＱ１６をオフさせればよいので、そのためには、
（Ｖcc-Ｖbe）／２＜Ｖcc−２Ｖbe                        (4)
を満足させればよく、
Ｖcc＞３Ｖbe                                           (5)
となる。Ｖbe＝０．７Ｖとすると、Ｖcc＞２．１Ｖに設定しておくことにより、トランジスタＱ１５のベース電圧をＶb15、トランジスタＱ１６のベース電圧をＶb16とすると、
Ｖb15＜Ｖb16                                           (6)
になる。
【００１５】
このようにして、電源電圧Ｖccが供給されている正常な状態では、トランジスタＱ１５がオン、トランジスタＱ１６がオフとなって、トランジスタＱ１７，Ｑ１８がオンとなり、トランジスタＱ１９がオフとなる。これにより、トランジスタＱ１９のコレクタはハイインピーダンスとなり、遮断信号は出力しない。
【００１６】
一方、電源電圧Ｖccの供給が停止されたときは、トランジスタＱ１５のベース電圧Ｖb15は、キャパシタＣ１の蓄積電荷によって比較的緩慢に低下してゆくが、トランジスタＱ１６のベース電圧Ｖb16は、電源電圧Ｖccの低下に比例して急速に低下してゆく。この結果、ある時間が経過すると、トランジスタＱ１６のベース電圧Ｖb16がトランジスタＱ１５のベース電圧Ｖb15よりも低くなる。このタイミングは、同相入力電圧範囲+Ｖicmが基準電圧Ｖrefよりも低くなるタイミング（図４の時刻ｔ２）よりは、十分に早くなる。
【００１７】
このとき、トランジスタＱ１５がオフ、トランジスタＱ１６がオンとなって、トランジスタＱ１７，Ｑ１８がオフとなり、トランジスタＱ１９がオンとなって、遮断信号が生成される。この遮断信号は、出力回路４０Ａの動作を停止状態にし、トランジスタＱ１３，Ｑ１４の増幅動作が停止される。この結果、スピーカＳＰからのボツ音発生が抑制される。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００２−２６６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
ところで、上記した図３の回路では、電源電圧Ｖccが十分に高い場合、すなわち、式１の「Ｖcc−（Ｖbe＋Ｖsat）」を大きくとることができるときは、図３に示したとおり、トランジスタＱ１６のベースと電源電圧Ｖccのラインとの間にダイオードを２段積みすること等により容易に構成することができる。
【００２０】
しかし、電源電圧Ｖccが低いときは、「Ｖbe＋Ｖsat」とＶrefとの間に僅かな電圧差しか得ることができず、トランジスタＱ１６のベースと電源電圧Ｖccのラインとの間に、高精度な定電圧源を設ける必要があり、容易に構成することができないという問題があった。
【００２１】
本発明の目的は、電源供給を停止したときに生じるボツ音を防止し、しかも、電源電圧が低い場合であっても高精度な定電圧源を不要にしたオーディオ増幅器を提供することである。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、請求項１にかかる発明のオーディオ増幅器は、基準電圧を生成するバイアス回路と、該基準電圧がバイアス電圧として印加され且つオーディオ入力信号を増幅する差動増幅回路からなる初段増幅回路を備えたオーディオ増幅器において、前記バイアス回路は、第１の電源端子の電圧を分圧して前記基準電圧を生成する分圧抵抗と、該分圧抵抗の前記基準電圧の生成点と第２の電源端子との間に接続されたキャパシタと、ソースが前記第１の電源端子に接続された第１の導電型の第３のＭＯＳトランジスタと、該第３のＭＯＳトランジスタとカレントミラー接続される第１の導電型の第１および第２のＭＯＳトランジスタと、ソースが該第２のＭＯＳトランジスタのドレインと共通接続されゲートに前記基準電圧が印加する第１の導電型の第４のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタに流れる電流と前記第４のＭＯＳトランジスタに流れる電流を比較し、前記第４のＭＯＳトランジスタの電流が前記第１のＭＯＳトランジスタの電流より小さくなったときオーディオ増幅器自体の動作を停止させる遮断信号を出力する電流比較器とを有し、前記第１のＭＯＳトランジスタは、前記第１の電源端子と前記第２の電源端子の間に電源電圧が正常に供給されているとき、前記第２のＭＯＳトランジスタの電流より小さな電流が流れるように設定され、前記電源電圧の供給が停止されたとき、前記キャパシタの電荷蓄積により前記基準電圧の低下が前記電源電圧の低下より緩慢になり、前記第４のＭＯＳトランジスタの電流が前記第１のＭＯＳトランジスタの電流より小さくなる、ことを特徴とする。
請求項２にかかる発明は、請求項１に記載のオーディオ増幅器において、前記電流比較器は、ドレインが前記第１のＭＯＳトランジスタのドレインと共通接続された第２の導電型の第５のＭＯＳトランジスタと、ドレインおよびゲートが前記第４のＭＯＳトランジスタのドレインおよび前記第５のＭＯＳトランジスタのゲートと共通接続された第６のＭＯＳトランジスタとからなり、前記第５のＭＯＳトランジスタのドレインから前記遮断信号が出力することを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載のオーディオ増幅器において、前記初段増幅回路の前記差動増幅回路は、ソースが共通接続された第１の導電型の第７および第８のＭＯＳトランジスタと、前記第７および第８のＭＯＳトランジスタのソース共通接続点と前記第１の電源端子との間に接続された第１の導電型の第ＭＯＳ１１のトランジスタとを備え、前記第７のＭＯＳトランジスタのゲートが前記第４のＭＯＳトランジスタのゲートに接続され、前記第７および第４のＭＯＳトランジスタが、同一のゲート・ソース間電圧となるトランジスタサイズに設定され、且つ前記第２および第１１のＭＯＳトランジスタが、同一の飽和領域と非飽和領域の境界をもつドレイン・ソース間電圧を有するトランジスタサイズに設定され、且つ前記第１のトランジスタを流れる電流値が前記初段増幅回路が動作可能な前記第１１のトランジスタを流れる電流値に設定されていることを特徴とする。
請求項４にかかる発明は、請求項１、２又は３に記載のオーディオ増幅器において、該オーディオ増幅器は、前記初段増幅回路の出力信号を増幅する出力回路を備え、前記遮断信号は、該出力回路の出力トランジスタあるいは該出力トランジスタを駆動するドライバの入力段の動作を停止させる信号であることを特徴とする。
請求項５にかかる発明は、請求項１、２、３又は４に記載のオーディオ増幅器において、前記第１の導電型のＭＯＳトランジスタを第１の導電型のバイポーラトランジスタに置き換え、前記第２の導電型のＭＯＳトランジスタを第２の導電型のバイポーラトランジスタに置き換えたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、電源供給が停止したとき、バイアス回路から遮断信号を出力させてボツ音を防止できることはもちろん、第１のトランジスタと第２のトランジスタの電流の差分の設定を、トランジスタサイズの設定により容易に且つ精度高く設定することができるので、電源電圧が低い場合であっても高精度な定電圧源が不要となる。
【００２４】
また、第７および第４のＭＯＳトランジスタを同一のゲート・ソース間電圧となるトランジスタサイズに設定し、且つ前記第２および第１１のＭＯＳトランジスタを同一の飽和領域と非飽和領域の境界をもつドレイン・ソース間電圧を有するトランジスタサイズに設定し、且つ第１のトランジスタの電流値を初段増幅回路が動作可能な第１１のトランジスタの電流値に設定することにより、電源供給を停止した際に、初段増幅回路が機能停止する以前に遮断信号を生成することができ、確実にボツ音を防止することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例のオーディオ増幅器の回路図である。
【図２】従来のオーディオ増幅器の回路図である。
【図３】従来のボツ音発生防止回路として機能するバイアス回路の回路図である。
【図４】電源電圧供給停止と同相入力電圧範囲の関係を示す特性図である。
【図５】図１のオーディオ増幅器の動作特性図である。
【発明を実施するための形態】
【００２６】
図１に本発明の実施例のオーディオ増幅器の回路構成を示す。このオーディオ増幅器は、基準電圧Ｖrefと遮断信号を生成するバイアス回路１０、そのバイアス回路１０から基準電圧Ｖrefがバイアス電圧として供給され、入力端子２１から入力するオーディオ信号を増幅する初段増幅回路２０、その初段増幅回路２０の出力信号をさらに増幅する次段増幅回路３０、次段増幅回路３０で増幅された信号を入力して増幅し出力端子４１に出力する出力回路４０、カップリングキャパシタＣ２、およびスピーカＳＰで構成されている。
【００２７】
バイアス回路１０は、分圧抵抗Ｒ１，Ｒ２と、分圧抵抗Ｒ１，Ｒ２の共通接続点のＧＮＤに対するインピーダンスを低くするためのキャパシタＣ１と、カレントミラー接続されたＰＭＯＳトランジスタＭ１，Ｍ２，Ｍ３と、電流源Ｉ１と、トランジスタＭ２とドレインが共通接続されたＰＭＯＳトランジスタＭ４と、ドレインがトランジスタＭ１，Ｍ４のドレインに接続され１：１の比率でカレントミラー接続されたＮＭＯＳトランジスタＭ５，Ｍ６とを備える。このトランジスタＭ５，Ｍ６は、トランジスタＭ１，Ｍ２（Ｍ４）に流れるドレイン電流を比較する電流比較器１１を構成する。抵抗Ｒ１，Ｒ２の共通接続点に基準電圧Ｖrefが生成され、トランジスタＭ１，Ｍ５の共通ドレイン接続点から遮断信号が出力する。
【００２８】
初段増幅回路２０は、ソースが共通接続された差動接続のＰＭＯＳトランジスタＭ７，Ｍ８と、その差動接続トランジスタＭ７，Ｍ８の能動負荷としてのカレントミラー接続のＮＭＯＳトランジスタＭ９，Ｍ１０と、差動接続トランジスタＭ７，Ｍ８に動作電流を与えるＰＭＯＳの電流源トランジスタＭ１１と、その電流源トランジスタＭ１１に電流源Ｉ２で生成した動作電流を供給するようトランジスタＭ１１とカレントミラー接続されたＰＭＯＳトランジスタＭ１２と、バイアス回路１０の抵抗Ｒ１，Ｒ２の共通接続点とトランジスタＭ７のゲートとの間に接続されたバイアス抵抗Ｒ３とで構成されている。そして、この初段増幅回路２０のトランジスタＭ８のゲートには、出力回路４０の出力端子４１から抵抗Ｒ５を介して帰還がかけられ、また、トランジスタＭ７のベースには、抵抗Ｒ１，Ｒ２の共通接続点から抵抗Ｒ３を介してバイアスがかけられている。さらに、抵抗Ｒ１，Ｒ２の共通接続点とトランジスタＭ８のベースとの間には抵抗Ｒ４が接続されている。これらにより、この初段増幅回路２０では、抵抗Ｒ４，Ｒ５の比で定まる増幅率で、入力端子２１に入力するオーディオ信号の振幅が増幅される。
【００２９】
次段増幅回路３０は、初段増幅回路２０で増幅されたオーディオ信号を入力してハイサイド駆動信号を出力端子３１から出力し、ローサイド駆動信号を出力端子３２から出力する。
【００３０】
出力回路４０は、次段増幅回路２０の出力端子３１に入力が接続されたハイサイドドライバ４２と、次段増幅回路２０の出力端子３２に入力が接続されたローサイドドライバ４３と、ハイサイドドライバ４２で駆動されるＰＭＯＳの出力トランジスタＭ１３と、ローサイドドライバ４３で駆動されるＮＭＯＳの出力トランジスタＭ１４とで構成され、トランジスタＭ１３，Ｍ１４のドレイン共通接続点が出力端子４１に接続されている。そして、この出力回路４０には、前記したバイアス回路１０で生成された遮断信号が動作停止信号として入力している。
【００３１】
さて、トランジスタＭ１のドレイン電流ＩＭ１は、トランジスタＭ２のドレイン電流ＩＭ２より小さい値（ＩＭ１＜ＩＭ２）となるように設定されている。また、トランジスタＭ１１のドレイン電流ＩＭ１１は、トランジスタＭ２のドレイン電流ＩＭ２と同じ値（ＩＭ１１＝ＩＭ２）になるように設定されている。さらに、トランジスタＭ４は、トランジスタＭ７と同じゲート・ソース間電圧Ｖgsを発生するように設定されている。これらの設定は、関連するトランジスタサイズ比（Ｗ／Ｌ）を適宜設定することにより行われる。
【００３２】
次に、本実施例のオーディオ増幅器の動作について説明をする。電源電圧Ｖddが正常に供給されている場合、トランジスタＭ２のドレイン電流ＩＭ２は、トランジスタＭ４，Ｍ６へと流れる。トランジスタＭ６はトランジスタＭ５と１：１の比率のカレントミラーを構成しており、トランジスタＭ５はトランジスタＭ６のドレイン電流ＩＭ６（＝ＩＭ２＝Ｍ２）と同じドレイン電流ＩＭ５を流そうとする。しかし、先に述べたように、トランジスタＭ１のドレイン電流ＩＭ１はトランジスタＭ２のドレイン電流ＩＭ２に対して、ＩＭ１＜ＩＭ２に設定されているので、トランジスタＭ５はトランジスタＭ６と同じドレイン電流を流すことができず、トランジスタＭ５のドレイン電圧は低レベルとなる。つまり、遮断信号はオフとなる。このように遮断信号がオフの状態のときは、出力回路４０は通常動作を行い、入力端子２１に入力されるオーディオ信号が正常に増幅されてスピーカＳＰで再生される。
【００３３】
一方、時刻ｔ１にて電源電圧Ｖddの供給が停止された場合、図５に示すように、電源電圧Ｖddが低下していくが、トランジスタＭ４のゲート電圧Ｖrefは、キャパシタＣ１の蓄積電荷のために、比較的緩慢に低下していく。このため、トランジスタＭ２のドレイン・ソース間電圧Ｖds２は、電源電圧Ｖddが低下すると、その低下の影響を直接受けて次第に小さくなる。このトランジスタＭ２は、時刻ｔ２に至るまでは飽和領域で動作するため、そのドレイン電流ＩＭ２はドレイン・ソース間電圧Ｖds２による影響をほとんど受けないが、ドレイン・ソース間電圧Ｖds２がさらに小さくなって、時刻ｔ２を過ぎると動作点が非飽和領域に移り、ドレイン電流ＩＭ２が設定した電流値より次第に小さくなる。それに伴いトランジスタＭ４のドレイン電流ＩＭ４も同様に小さくなっていく。このとき、トランジスタＭ１とともに電源電圧Ｖddと接地ＧＮＤ間に接続されるトランジスタはトランジスタＭ５のみであるので、そのトランジスタＭ１のドレイン・ソース間電圧はほとんど減少せず、ドレイン電流ＩＭ１はほとんど変化しない。そして時刻ｔ３にいたると、ついには、ドレイン電流ＩＭ４（＝ＩＭ２）＜ＩＭ１となり、トランジスタＭ５のドレイン電圧は低レベルから高レベルに変化する。
【００３４】
ここで、トランジスタＭ２は、初段増幅回路２０の動作電流を供給するトランジスタＭ１１と同じドレイン電流値に設定され、トランジスタＭ４は初段増幅回路２０のトランジスタＭ７と同じゲート・ソース間電圧を発生するように設定されているため、トランジスタＭ４のドレイン電流ＩＭ４がトランジスタＭ１のドレイン電流ＩＭ１より小さくなった（ＩＭ４＜ＩＭ１）ときは、同じく、トランジスタＭ７のドレイン電流ＩＭ７がトランジスタＭ１のドレイン電流よりも小さくなったときとみなすことができ、このとき、トランジスタＭ５のドレイン電圧は、低レベルから高レベルに変化することが分かる。
【００３５】
トランジスタＭ７，Ｍ８で構成される初段増幅回路２０の差動増幅器は、設計上の動作電流値がトランジスタＭ１１により供給される。このトランジスタＭ１１は、通常、飽和領域の範囲で動作するように設計されており、電源電圧Ｖddの低下に伴い、トランジスタＭ２と同様に、ドレイン・ソース間電圧が低下して非飽和領域に動作点が移ると、電流値は設計の値より小さくなるが、極端に小さくならなければ、初段増幅回路２０の差動増幅器としてのファンクションは維持される。なお、極端に小さくなると、初段増幅回路２０の差動増幅器がファンクション動作しなくなり、トランジスタのミスマッチ、出力抵抗などにより帰還がかからなくなり、その出力が高電圧レベルあるいは低電圧レベルに張り付き、出力端子４１が異常動作となり、スピーカＳＰからボツ音が発生する。
【００３６】
本実施例では、トランジスタＭ１のドレイン電流ＩＭ１の値を、差動増幅器のトランジスタＭ１１のドレイン電流ＩＭ１１の値より小さくするものの、その差動増幅器が正常に帰還がかかりファンクション動作を行い得る電流値に設定する。つまり、トランジスタＭ１１のドレイン電流ＩＭ１１の値がトランジスタＭ１のドレイン電流ＩＭ１の値と同一にまで低下しても、初段増幅回路２０の差動増幅回路が動作するような電流値に、ドレイン電流値ＩＭ１を設定する。これにより、トランジスタＭ４とトランジスタＭ１のドレイン電流ＩＭ１，ＩＭ４を比較し、初段増幅回路２０の差動増幅器がそのファンクションを維持できる間に、つまり、出力端子４１が異常動作するより早いタイミングで、ＩＭ４＜ＩＭ１を実現し、遮断信号を高レベルに変化させて、出力回路４０の動作を停止するものである。この遮断信号は、出力回路４０の動作を実質的に停止できるような箇所（例えば、トランジスタＭ１３，Ｍ１４のゲート、その前段のドライバ４２、４２の入力段等）に供給することで、電源供給Ｖddの停止時に出力回路４０の動作を停止して、ボツ音の発生を防止する。
【００３７】
以上のように、本実施例は、トランジスタＭ２のドレイン電流ＩＭ２に対するトランジスタＭ１のドレイン電流ＩＭ１の設定を、ＩＭ１＜ＩＭ２に設定し、且つそのドレイン電流ＩＭ１の値を、初段増幅回路２０のトランジスタＭ１１のドレイン電流ＩＭ１１がその初段増幅回路２０の帰還動作を維持できる最低値と等しい値になるように設定することで、初段増幅回路２０が帰還動作を実現できなくなるタイミングよりも早いタイミングで、遮断信号を生成するものである。このため、ドレイン電流ＩＭ１の値は、電源電圧Ｖddが低い場合であっても、関連トランジスタのサイズ比によって極めて正確に設定することができ、従来例にように、高精度な定電圧源が必要になることはない。
【００３８】
なお、本実施例では、正常動作時のトランジスタＭ２のドレイン電流値ＩＭ２を初段増幅回路２０のトランジスタＭ１１のドレイン電流ＩＭ１１と同じに設定しているが、必ずしも同じ電流でなくとも良く、トランジスタＭ２，Ｍ１１が同じ飽和領域／非飽和領域の境界を有し、トランジスタＭ４，Ｍ７が同じドレイン・ソース間電圧を有すれば、同様に機能してボツ音発生を防止することができる。
【００３９】
飽和領域、非飽和領域のドレイン・ソース間電圧Ｖdsは次式７、８で表され、飽和領域のドレイン電流Ｉｄは次式９で表される。
飽和領域：Ｖds＞Ｖgs-Ｖth                                        (7)
非飽和領域：Ｖds≦Ｖds-Ｖth                                      (8)
ドレイン電流：Ｉｄ＝(1/2)×(W/L)×(μ・Cox)×(Ｖgs−Ｖth)２       (9)
ここで、μはキャリア移動度、CoxはＭＯＳトランジスタの単位面積あたりのゲート容量、Ｖthはトランジスタの閾値電圧を表す。
【００４０】
例えば、式９より、ドレイン電流Ｉｄを半分にした場合には、Ｗ／Ｌ値を半分にすることで、「Ｖgs−Ｖth」は同じ値をとることができる。このとき、飽和領域／非飽和領域の関係は、ドレイン電流とＷ／Ｌ値を半分にする前と同じにすることができる。また、式９を変換するとゲート・ソース間電圧Ｖgsは
Ｖgs＝√[２Id／｛(W/L)×(μ・Cox)｝]＋Ｖth                      (10)
で表されることから、トランジスタＭ４も、トランジスタＭ２と同様に、ドレイン電流を半分とすれば、Ｗ／Ｌ値を半分にすることにより同じゲート・ソース間電圧Ｖgsを発生させることができ、本発明が同様に機能することがわかる。
【００４１】
また、上記の式１０からゲート・ソース間電圧Ｖgsは閾値電圧Ｖthに依存するが、この閾値電圧Ｖthは量産ばらつきや温度特性もあるものの、同一種類のトランジスタを使うため、同じばらつきとなり、影響は受けない。
【００４２】
なお、以上の実施例はＭＯＳトランジスタを使用した例で説明したが、図２で説明したようなバイポーラトランジスタを使用しても同様に構成することができる。例えば、ＰＭＯＳトランジスタはＰＮＰトランジスタに、ＮＭＯＳトランジスタはＮＰＮトランジスタに置き換えることができる。
【符号の説明】
【００４３】
１０，１０Ａ，１０Ｂ：バイアス回路、１１：電流比較器  ２０，２０Ａ：初段増幅回路、２１：入力端子  ３０：次段増幅回路、３１，３２：出力端子  ４０，４０Ａ：出力回路、４１：出力端子、４２，４３：ドライバ
【図１】
0005469570.tif 000002
【図２】
0005469570.tif 000003
【図３】
0005469570.tif 000004
【図４】
0005469570.tif 000005
【図５】
0005469570.tif 000006