(57)【特許請求の範囲】
【請求項１】
同期信号を生成するクロック部と、前記同期信号に従い、回線から受信したデータを受信データ列として出力すると共に、当該受信データ列がマルチフレームの何フレーム目にあたるかを示す同期情報を検出して出力する回線インタフェース部と、前記同期信号に従い、端末から受信したデータを受信データ列として出力する端末インタフェース部と、前記回線インタフェース部又は前記端末インタフェース部からの受信データ列を受信し、前記同期信号に従い、当該受信データ列に対してビット単位のデータの多重分離処理を行う制御部とを備えた多重化装置であって、
前記制御部は、
マルチフレームの各ビット位置のデータがどの端末間で通信される端末データかを識別する識別情報を保持し、当該識別情報、前記同期信号及び前記同期情報を基に、前記受信した受信データ列のビット単位のデータがどの前記端末データかを識別する端末データ識別部と、
前記端末データ毎に設けられ、入力されたデータを格納する複数の端末データバッファ部と、
前記端末データ識別部による識別結果を基に、前記受信した受信データ列をビット単位のデータ毎に前記端末データバッファ部に振分ける振分け制御部と、
前記端末データの転送先を示す割当情報に従い、前記端末データバッファ部からデータを読出す端末データバッファ読出し制御部と、
前記同期信号に従い、前記端末データバッファ読出し制御部により読出されたデータを送信データ列として前記回線インタフェース部又は前記端末インタフェース部に出力する端末データ出力部と
を備えた多重化装置。
【請求項２】
同期信号を生成するクロック部と、前記同期信号に従い、回線から受信したデータを受信データ列として出力する回線インタフェース部と、前記同期信号に従い、端末から受信したデータを受信データ列として出力する端末インタフェース部と、前記回線インタフェース部又は前記端末インタフェース部からの受信データ列を受信し、前記同期信号に従い、当該受信データ列に対してビット単位のデータの多重分離処理を行う制御部とを備えた多重化装置であって、
前記制御部は、
前記回線インタフェース部から受信した受信データ列がマルチフレームの何フレーム目にあたるかを示す同期情報を検出するマルチフレーム同期検出部と、
マルチフレームの各ビット位置のデータがどの端末間で通信される端末データかを識別する識別情報を保持し、当該識別情報、前記同期信号及び前記マルチフレーム同期検出部により検出された前記同期情報を基に、前記受信した受信データ列のビット単位のデータがどの前記端末データかを識別する端末データ識別部と、
前記端末データ毎に設けられ、入力されたデータを格納する複数の端末データバッファ部と、
前記端末データ識別部による識別結果を基に、前記受信した受信データ列をビット単位のデータ毎に前記端末データバッファ部に振分ける振分け制御部と、
前記端末データの転送先を示す割当情報に従い、前記端末データバッファ部からデータを読出す端末データバッファ読出し制御部と、
前記同期信号に従い、前記端末データバッファ読出し制御部により読出されたデータを送信データ列として前記回線インタフェース部又は前記端末インタフェース部に出力する端末データ出力部と
を備えた多重化装置。
【請求項３】
同期信号を生成するクロック部と、前記同期信号に従い、回線から受信したデータを受信データ列として出力すると共に、当該受信データ列がマルチフレームの何フレーム目にあたるかを示す同期情報を検出して出力する回線インタフェース部と、前記同期信号に従い、端末から受信したデータを受信データ列として出力する端末インタフェース部と、前記回線インタフェース部又は前記端末インタフェース部からの受信データ列を受信し、前記同期信号に従い、当該受信データ列に対してビット単位のデータの多重分離処理を行う制御部とを備えた多重化装置であって、
前記制御部は、
マルチフレームの各ビット位置のデータがどの端末間で通信される端末データかを識別する識別情報を保持し、当該識別情報、前記同期信号及び前記同期情報を基に、前記受信した受信データ列のビット単位のデータがどの前記端末データかを識別する端末データ識別部と、
前記端末データ毎のアドレスを保持し、前記端末データ識別部による識別結果を基に、前記受信した受信データ列のビット単位のデータに対して対応するアドレスを割当てる端末データメモリ書込みアドレス制御部と、
前記端末データメモリ書込みアドレス制御部によりビット単位のデータ毎にアドレスが割当てられた受信データ列を格納する単一の端末データメモリ部と、
前記端末データ毎にアドレスを保持し、前記端末データの転送先を示す割当情報に従い、前記端末データメモリ部から対応するアドレスが割当てられたデータを読出す端末データメモリ読出しアドレス制御部と、
前記同期信号に従い、前記端末データメモリ読出しアドレス制御部により読出されたデータを送信データ列として前記回線インタフェース部又は前記端末インタフェース部に出力する端末データ出力部と
を備えた多重化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デジタル専用回線等に接続され、複数の低速端末を収容し、その端末データを時分割多重して、拠点間をデジタル専用回線にて効率的に伝送する多重化装置に関するものである。
【背景技術】
【０００２】
従来の多重化装置は、規定のフレーム数で構成される時分割多重のマルチフレームに対し、可変のフレーム単位で書込み・読出しが可能な複数のタイムスロット変換メモリを持つ制御部と、マルチフレーム・アライメント・メモリに対し可変のフレーム単位で書込み・読出しを指示できる書込みタイミング生成回路を備えた回線インタフェース部と、端末インタフェース部と、クロック、マルチフレームタイミングを生成・分配するクロック部とで構成されている（例えば特許文献１参照）。
【０００３】
そして、制御部では、回線インタフェース部、端末インタフェース部の各マルチフレーム・アライメント・メモリに対して、伝送速度の異なるデータ毎に遅延時間が小さくなるような最適なマルチフレームのサイズを選択して処理するように、情報を通知する。回線インタフェース部、端末インタフェース部では、その情報に基づき、通知されたフレーム単位でデータ授受することで、低遅延な多重分離処理を行う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０７−１９３５５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の多重化装置は以上のように構成されているので、端末データ毎に処理するフレーム単位数を個別管理して、制御部から全ての回線・端末インタフェース部に通知する必要があり、制御部と回線・端末インタフェース部間の管理制御用の通信が煩雑になるという課題があった。
【０００６】
この発明は、上記のような課題を解決するためになされたもので、回線インタフェース部、端末インタフェース部では多重分離処理を行わず、データを制御部に転送し、制御部にビット単位の多重分離手段を備えて低遅延な多重分離処理を集中して行うことができる多重化装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
この発明に係る多重化装置は、同期信号を生成するクロック部と、同期信号に従い、回線から受信したデータを受信データ列として出力すると共に、当該受信データ列がマルチフレームの何フレーム目にあたるかを示す同期情報を検出して出力する回線インタフェース部と、同期信号に従い、端末から受信したデータを受信データ列として出力する端末インタフェース部と、回線インタフェース部又は端末インタフェース部からの受信データ列を受信し、同期信号に従い、当該受信データ列に対してビット単位のデータの多重分離処理を行う制御部とを備え、制御部は、マルチフレームの各ビット位置のデータがどの端末間で通信される端末データかを識別する識別情報を保持し、当該識別情報、同期信号及び同期情報を基に、受信した受信データ列のビット単位のデータがどの端末データかを識別する端末データ識別部と、端末データ毎に設けられ、入力されたデータを格納する複数の端末データバッファ部と、端末データ識別部による識別結果を基に、受信した受信データ列をビット単位のデータ毎に端末データバッファ部に振分ける振分け制御部と、端末データの転送先を示す割当情報に従い、端末データバッファ部からデータを読出す端末データバッファ読出し制御部と、同期信号に従い、端末データバッファ読出し制御部により読出されたデータを送信データ列として回線インタフェース部又は端末インタフェース部に出力する端末データ出力部とを備えたものである。
【０００８】
また、この発明に係る多重化装置は、同期信号を生成するクロック部と、同期信号に従い、回線から受信したデータを受信データ列として出力する回線インタフェース部と、同期信号に従い、端末から受信したデータを受信データ列として出力する端末インタフェース部と、回線インタフェース部又は端末インタフェース部からの受信データ列を受信し、同期信号に従い、当該受信データ列に対してビット単位のデータの多重分離処理を行う制御部とを備え、制御部は、回線インタフェース部から受信した受信データ列がマルチフレームの何フレーム目にあたるかを示す同期情報を検出するマルチフレーム同期検出部と、マルチフレームの各ビット位置のデータがどの端末間で通信される端末データかを識別する識別情報を保持し、当該識別情報、同期信号及びマルチフレーム同期検出部により検出された同期情報を基に、受信した受信データ列のビット単位のデータがどの端末データかを識別する端末データ識別部と、端末データ毎に設けられ、入力されたデータを格納する複数の端末データバッファ部と、端末データ識別部による識別結果を基に、受信した受信データ列をビット単位のデータ毎に端末データバッファ部に振分ける振分け制御部と、端末データの転送先を示す割当情報に従い、端末データバッファ部からデータを読出す端末データバッファ読出し制御部と、同期信号に従い、端末データバッファ読出し制御部により読出されたデータを送信データ列として回線インタフェース部又は端末インタフェース部に出力する端末データ出力部とを備えたものである。
【０００９】
また、この発明に係る多重化装置は、同期信号を生成するクロック部と、同期信号に従い、回線から受信したデータを受信データ列として出力すると共に、当該受信データ列がマルチフレームの何フレーム目にあたるかを示す同期情報を検出して出力する回線インタフェース部と、同期信号に従い、端末から受信したデータを受信データ列として出力する端末インタフェース部と、回線インタフェース部又は端末インタフェース部からの受信データ列を受信し、同期信号に従い、当該受信データ列に対してビット単位のデータの多重分離処理を行う制御部とを備え、制御部は、マルチフレームの各ビット位置のデータがどの端末間で通信される端末データかを識別する識別情報を保持し、当該識別情報、同期信号及び同期情報を基に、受信した受信データ列のビット単位のデータがどの端末データかを識別する端末データ識別部と、端末データ毎のアドレスを保持し、端末データ識別部による識別結果を基に、受信した受信データ列のビット単位のデータに対して対応するアドレスを割当てる端末データメモリ書込みアドレス制御部と、端末データメモリ書込みアドレス制御部によりビット単位のデータ毎にアドレスが割当てられた受信データ列を格納する単一の端末データメモリ部と、端末データ毎にアドレスを保持し、端末データの転送先を示す割当情報に従い、端末データメモリ部から対応するアドレスが割当てられたデータを読出す端末データメモリ読出しアドレス制御部と、同期信号に従い、端末データメモリ読出しアドレス制御部により読出されたデータを送信データ列として回線インタフェース部又は端末インタフェース部に出力する端末データ出力部とを備えたものである。
【発明の効果】
【００１０】
この発明によれば、上記のように構成したので、制御部に各端末データをビット単位で多重分離する手段を備え、制御部で低遅延な多重分離処理を集中して行うことで、端末データ毎に処理フレーム単位数を個別に管理する必要がなくなり、制御部と回線インタフェース部、端末インタフェース部の間の管理制御用通信を簡略化することができるという効果がある。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１に係る多重化装置の構成を示すブロック図である。
【図２】この発明の実施の形態１に係る多重化装置の信号の流れを示す概要図である。
【図３】この発明の実施の形態２に係る多重化装置の構成を示すブロック図である。
【図４】この発明の実施の形態３に係る多重化装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１の多重化装置の構成を示す図である。
多重化装置は、図１に示すように、制御部１、クロック部２、複数の回線インタフェース部３ａ，３ｂ及び複数の端末インタフェース部４ａ，４ｂから構成されている。なお以下において特に区別する必要がない場合には、回線インタフェース部３ａ，３ｂ及び端末インタフェース部４ａ，４ｂをそれぞれ回線インタフェース部３及び端末インタフェース部４と称す。
【００１３】
制御部１は、クロック部２からの信号５０１に従い、回線インタフェース部３又は端末インタフェース部４からの受信データ列６０１を受信し、当該受信データ列６０１のデータに対してビット単位のデータの多重分離処理を行うものである。この制御部１は、一時受信バッファ部１０１、識別情報格納部（端末データ識別部）１０２、振分け／割当処理用高速クロック生成部１０３、振分け制御部１０４、複数の端末データバッファ部１０５ａ〜１０５ｎ、割当情報格納部１０６、端末データバッファ読出し制御部１０７、回線／端末割当制御部１０８、複数の端末インタフェース部向け出力データメモリ部（端末データ出力部）１０９ａ，１０９ｂ及び複数の回線インタフェース部向け出力データメモリ部（端末データ出力部）１１０ａ，１１０ｂから構成されている。なお以下において特に区別する必要がない場合には、端末データバッファ部１０５ａ〜１０５ｎ、端末インタフェース部向け出力データメモリ部１０９ａ，１０９ｂ及び回線インタフェース部向け出力データメモリ部１１０ａ，１１０ｂをそれぞれ端末データバッファ部１０５、端末インタフェース部向け出力データメモリ部１０９及び回線インタフェース部向け出力データメモリ部１１０と称す。
【００１４】
一時受信バッファ部１０１は、回線インタフェース部３又は端末インタフェース部４からの受信データ列６０１を受信バス６を介して受信し、格納するものである。
【００１５】
識別情報格納部１０２は、マルチフレームの各ビット位置のデータがどの端末間で通信される端末データかを識別する識別情報を予め格納するものである。この識別情報は事前に多重化装置間で相互に取り決められ、各ビット位置のデータに対して格納先である端末データバッファ部１０５のアドレスが対応付けられている。また、識別情報格納部１０２は、クロック部２からタイミングバス５を介して信号５０１を受信し、回線インタフェース部３から受信バス６を介して、当該回線インタフェース部３が出力した受信データ列６０１がマルチフレームの何フレーム目にあたるかを示すマルチフレーム情報（同期情報）６０２を受信する。そして、マルチフレーム情報６０２内の受信データ列６０１のマルチフレーム番号と信号５０１内のフレームパルスの先頭からのビット位置とから受信データ列６０１内のデータをビット単位で特定し、識別情報から当該受信データ列６０１のビット単位のデータがどの端末間で通信される端末データかを識別する。
【００１６】
振分け／割当処理用高速クロック生成部１０３は、高速クロックを生成するものである。
振分け制御部１０４は、識別情報格納部１０２による識別結果を基に、振分け／割当処理用高速クロック生成部１０３により生成された高速クロックに従い、一時受信バッファ部１０１に格納された受信データ列６０１をビット単位のデータ毎に端末データバッファ部１０５に振分け、書込むものである。
【００１７】
端末データバッファ部１０５は、端末データ毎に設けられ、振分け／割当処理用高速クロック生成部１０３により生成された高速クロックに従い、振分け制御部１０４により振分けられたデータを格納するものである。なお、端末データバッファ部１０５は、多重化装置が処理できる端末間通信の最大数を備えている。
【００１８】
割当情報格納部１０６は、ビット単位の転送処理を行うための各端末データの転送先を示す割当情報を予め格納したものである。
端末データバッファ読出し制御部１０７は、クロック部２からタイミングバス５を介して信号５０１を受信し、当該信号５０１内のクロック及びフレームパルスに同期したタイミングで、割当情報格納部１０６に格納された割当情報に従い、端末データバッファ部１０５に対して格納したデータを回線／端末割当制御部１０８へ転送するよう指示すると共に、回線／端末割当制御部１０８に割当情報を転送するものである。
【００１９】
回線／端末割当制御部１０８は、端末データバッファ読出し制御部１０７から転送された割当情報を基に、振分け／割当処理用高速クロック生成部１０３により生成された高速クロックに従い、端末データバッファ部１０５から転送されたデータを端末インタフェース部向け出力データメモリ部１０９又は回線インタフェース部向け出力データメモリ部１１０に割当てるものである。
この際、多重化装置に接続された端末にデータを送る場合は、当該データを端末インタフェース部向け出力データメモリ部１０９に転送し、他の多重化装置にデータを中継する場合は、当該データを回線インタフェース部向け出力データメモリ部１１０に転送する。中継のために回線インタフェース部向け出力データメモリ部１１０に転送する場合、回線／端末割当制御部１０８は、多重化装置間で取り決められた配置で各端末データのビットが多重化されるような順番でデータを書込むよう制御を行う。
【００２０】
端末インタフェース部向け出力データメモリ部１０９は、転送先の端末インタフェース部４毎に設けられ、振分け／割当処理用高速クロック生成部１０３により生成された高速クロックに従い、回線／端末割当制御部１０８により割当てられたデータを格納するものである。また、端末インタフェース部向け出力データメモリ部１０９は、クロック部２からタイミングバス５を介して信号５０１を受信し、当該信号５０１内のクロック及びフレームパルスに同期したタイミングで、格納したデータを送信データ列７０１として送信バス７に出力する。
【００２１】
回線インタフェース部向け出力データメモリ部１１０は、転送先の回線インタフェース部３毎に設けられ、振分け／割当処理用高速クロック生成部１０３により生成された高速クロックに従い、回線／端末割当制御部１０８により割当てられたデータを格納するものである。また、回線インタフェース部向け出力データメモリ部１１０は、クロック部２からタイミングバス５を介して信号５０１を受信し、当該信号５０１内のクロック及びフレームパルスに同期したタイミングで、格納したデータを送信データ列７０１として送信バス７に出力する。
【００２２】
クロック部２は、同期伝送用のクロックやフレームパルス、マルチフレームパルス、各種タイミング信号等の信号（同期信号）５０１を生成し、タイミングバス５を介して各部に分配する各種タイミング生成部２０１を有するものである。
【００２３】
回線インタフェース部３は、キャリアのデジタル専用回線等の回線との間でデータ８０１，８０３を送受し、クロック部２からの信号５０１に従い、受信したデータ８０１を受信データ列６０１として制御部１に出力すると共に、当該受信データ列６０１のマルチフレーム情報６０２を検出して制御部１に出力するものである。なお、各回線インタフェース部３ａ，３ｂは同一構成である。この回線インタフェース部３は、レシーバ３０１、伝送路クロック抽出部３０２、速度変換バッファメモリ部３０３、受信マルチフレーム同期検出部３０４、速度変換バッファメモリ部３０５、伝送路クロック部３０６及びドライバ３０７から構成されている。
【００２４】
レシーバ３０１は、キャリアのデジタル専用回線等の回線から時分割多重されたデータ８０１を受信するものである。
伝送路クロック抽出部３０２は、レシーバ３０１により受信されたデータ８０１に同期したクロック８０２を抽出するものである。
【００２５】
速度変換バッファメモリ部３０３は、伝送路クロック抽出部３０２により抽出されたクロック８０２を用いて、レシーバ３０１により受信されたデータ８０１を格納するものである。また、速度変換バッファ部３０３は、クロック部２からタイミングバス５を介して信号５０１を受信し、当該信号５０１内のクロック及びフレームパルスに従い、格納したデータ８０１を読出す。そして、信号５０１内のタイミング信号に従い、自身がバス出力するタイミングに合わせて、読出したデータ８０１を受信データ列６０１として受信バス６に出力する。
【００２６】
受信マルチフレーム同期検出部３０４は、速度変換バッファメモリ部３０３から受信バス６に出力されている受信データ列６０１のマルチフレーム情報６０２を検出し、受信バス６に出力するものである。
【００２７】
速度変換バッファメモリ部３０５は、クロック部２からタイミングバス５を介して信号５０１を受信し、当該信号５０１内のクロック及びフレームパルスに従い、制御部１から送信バス７を介して送信データ列７０１内の所定のデータを受信し、格納するものである。また、速度変換バッファメモリ部３０５は、伝送路クロック部３０６により生成されたクロックに従い、格納したデータを読出す。
伝送路クロック部３０６は、クロック部２からタイミングバス５を介して信号５０１を受信し、当該信号５０１内のクロックを用いて回線の伝送速度に合わせたクロックを生成するものである。
ドライバ３０７は、速度変換バッファメモリ部３０５により読出されたデータを送信データ８０３としてキャリアのデジタル専用回線等の回線に出力するものである。
【００２８】
端末インタフェース部４は、ユーザの各種端末との間でデータ９０１，９０３を送受し、クロック部２からの信号５０１に従い、受信したデータ９０１を受信データ列６０１として出力するものである。なお、各端末インタフェース部４ａ，４ｂは同一構成である。この端末インタフェース部４は、データ受信用レシーバ４０１、クロック受信用レシーバ４０２、速度変換バッファメモリ部４０３、速度変換バッファメモリ部４０４、端末クロック部４０５、データ送信用ドライバ４０６及びクロック送信用ドライバ４０７から構成されている。
【００２９】
データ受信用レシーバ４０１は、接続された端末から受信データ９０１を受信するものである。
クロック受信用レシーバ４０２は、接続された端末から受信クロック９０２を受信するものである。
【００３０】
速度変換バッファメモリ部４０３は、データ受信用レシーバ４０１により受信された受信データ９０１を、クロック受信用レシーバ４０２により受信された受信クロック９０２によって書き込み、格納するものである。また、速度変換メモリバッファ部４０３は、クロック部２からタイミングバス５を介して信号５０１を受信し、当該信号５０１内のクロック及びフレームパルスに従い、格納した受信データ９０１を読出す。そして、信号５０１内のタイミング信号に従い、自身がバス出力するタイミングに合わせて、読出した受信データ９０１を受信データ列６０１として受信バス６に出力する。
【００３１】
速度変換バッファメモリ部４０４は、クロック部２からタイミングバス５を介して信号５０１を受信し、当該信号５０１内のクロック及びフレームパルスに従い、制御部１から送信バス７を介して送信データ列７０１内の所定のデータを受信し、格納するものである。また、速度変換バッファメモリ部４０４は、端末クロック部４０５により生成された低速クロックに従い、格納したデータを読出す。
端末クロック部４０５は、クロック部２からタイミングバス５を介して信号５０１を受信し、当該信号５０１内のクロックを用いて端末との伝送速度に合わせた低速クロックを生成するものである。
【００３２】
データ送信用ドライバ４０６は、速度変換バッファメモリ部４０４により読出されたデータを送信データ９０３として端末に出力するものである。
クロック送信用ドライバ４０７は、端末クロック部４０５により生成されデータ読出しに使用され、データに同期した低速クロックを送信クロック９０４として端末に出力するものである。
【００３３】
次に、上記のように構成された多重化装置の動作について、制御部１での動作概要タイミングイメージを示す図２を参照しながら説明する。
まず、他地点の多重化装置と接続されるキャリアのデジタル専用回線からデータを受信するケースについて、回路インタフェース部３ａから制御部１にデータ転送する場合を例に説明する。
【００３４】
まず、回線インタフェース部３ａでは、レシーバ３０１にてキャリアのデジタル専用回線から時分割多重されたデータ８０１を受信し、伝送路クロック抽出部３０２にて当該データ８０１に同期したクロック８０２を抽出し、このクロック８０２を用いてデータ８０１を速度変換バッファメモリ部３０３に格納する。
【００３５】
次いで、速度変換バッファメモリ部３０３は、クロック部２から受信した信号５０１内のクロック及びフレームパルスに従い、格納したデータ８０１を読出す。そして、信号５０１内のタイミング信号に従い、自身がバス出力するタイミングに合わせて、読出したデータ８０１を受信データ列６０１として受信バス６に出力する。受信データ列６０１は、図２に示すように、各端末のデータがビット単位（図２の「ａ−１」，「ａ−２」，「ｂ−１」等）で多重化された構成となっている。また、受信マルチフレーム同期検出部３０４にて、受信バス６に出力されている受信データ列６０１のマルチフレーム情報６０２を検出して同様に受信バス６に出力する。
【００３６】
次いで、制御部１では、回線インタフェース部３ａから受信データ列６０１を受信し、一時受信バッファ部１０１に格納する。また、識別情報格納部１０２にて、マルチフレーム情報６０２及び信号５０１を受信し、マルチフレーム情報６０２内の受信データ列６０１のマルチフレーム番号と信号５０１内のフレームパルスの先頭からのビット位置から、受信データ列６０１のデータをビット単位で特定し、予め格納している識別情報から、当該受信データ列６０１のビット単位のデータがどの端末間で通信される端末データであるかを識別して振分け制御部１０４に通知する。振分け制御部１０４は、振分け／割当処理用高速クロック生成部１０３で生成された高速クロックに従い、受信データ列６０１をビット単位のデータ毎に各端末データバッファ部１０５に振分け、書込む。
以上までの処理で、各端末データバッファ部１０５には端末データ毎にデータが時系列で格納されることになる。
【００３７】
次いで、割当情報格納部１０６に予め格納された各端末データの転送先を示す割当情報を基に、ビット単位の転送処理を行う。すなわち、端末データバッファ読出し制御部１０７は、信号５０１内のクロック及びフレームパルスに同期したタイミングで、当該割当情報に従い、端末データバッファ部１０５に対して格納したデータを回線／端末割当制御部１０８へ転送するよう指示すると共に、回線／端末割当制御部１０８に割当情報を転送する。
【００３８】
次いで、回線／端末割当制御部１０８は、端末データバッファ読出し制御部１０７から転送された割当情報を基に、端末データバッファ部１０５から転送されたデータを端末インタフェース部向け出力データメモリ部１０９又は回線インタフェース部向け出力データメモリ部１１０に割当てる。
以上のデータ振分け処理から端末インタフェース部向け出力データメモリ部１０９又は回線インタフェース部向け出力データメモリ部１１０の格納までを高速クロックにて処理し、１フレーム内で多重分離を完了させることで、低遅延での処理を実現する。
【００３９】
次に、多重化装置に接続された端末にデータを送信するケースについて、制御部１から端末インタフェース部４ａにデータ転送する場合を例に説明する。
まず、制御部１では、端末インタフェース部向け出力データメモリ部１０９ａにて、信号５０１内のクロック及びフレームパルスに同期したタイミングで、格納したデータを送信データ列７０１として送信バス７に出力する。
【００４０】
次いで、端末インタフェース部４ａでは、信号５０１内のクロック及びフレームパルスに従い、送信データ列７０１から所定のデータを受信し、速度変換バッファメモリ部４０４に格納する。また、端末クロック部４０５にて、信号５０１内のクロックを用いて端末との伝送速度に合わせた低速クロックを生成し、そのクロックで速度変換バッファメモリ部４０４からデータを読出し、データ送信用ドライバ４０６経由で送信データ９０３として出力する。その際、データ読出しに使用し、データに同期した低速クロックもクロック送信ドライバ４０７経由で送信クロック９０４として端末に出力する。
【００４１】
次に、端末から受信したデータをデジタル専用回線経由で他地点の多重化装置に送信するケースについて、端末インタフェース部４ａから制御部１にデータ転送する場合を例に説明する。
まず、端末インタフェース部４ａでは、接続された端末から受信データ９０１及び受信クロック９０２を受信し、速度変換バッファメモリ部４０３は、受信データ９０１を、受信クロック９０２によって書込み、格納する。
【００４２】
次いで、速度変換メモリバッファ部４０３は、クロック部２から受信した信号５０１内のクロック及びフレームパルスに従い、格納した受信データ９０１を読出す。そして、信号５０１内のタイミング信号に従い、自身がバス出力するタイミングに合わせて、読出した受信データ９０１を受信データ列６０１として受信バス６に出力する。
【００４３】
次いで、制御部１では、端末インタフェース部４ａから受信データ列６０１を受信し、一時受信バッファ部１０１に格納する。識別情報格納部１０２では、信号５０１内のフレームパルスの先頭からのビット位置から受信データ列６０１のデータをビット単位で特定し、予め格納している識別情報から、当該受信データ列６０１のビット単位のデータがどの端末間で通信されている端末データかを識別して振分け制御部１０４に通知する。
【００４４】
次いで、振分け制御部１０４は、振分け／割当処理用高速クロック生成部１０３で生成された高速クロックで、受信データ列６０１をビット単位のデータ毎に各端末データバッファ部１０５に振分け、書込む。
【００４５】
次いで、割当情報格納部１０６に格納された各端末データの転送先を示す割当情報を基に、ビット単位の転送処理を行う。すなわち、端末データバッファ読出し制御部１０７は、信号５０１内のクロック・フレームパルスに同期したタイミングで、割当情報に従い、端末データバッファ部１０５に対してデータを回線／端末割当制御部１０８へ転送するよう指示すると共に、回線／端末割当制御部１０８に割当情報を転送する。
【００４６】
次いで、回線／端末割当制御部１０８では、割当情報を基に、端末インタフェース部向け出力データメモリ部１０９又は回線インタフェース部向け出力データメモリ部１１０にデータを割当てる。
以上のデータ振分け処理から端末インタフェース部向け出力データメモリ部１０９又は回線インタフェース部向け出力データメモリ部１１０の格納までを高速クロックにて処理し、１フレーム内で多重分離を完了させることで低遅延での処理を実現する。
【００４７】
次に、多重化装置からデジタル専用回線経由で他地点の多重化装置にデータを送るケースについて、制御部１から回線インタフェース部３ａにデータ転送する場合を例に説明する。
まず、制御部１では、回線インタフェース部向け出力データメモリ部１１０ａにて、信号５０１内のクロック及びフレームパルスに同期したタイミングで、格納したデータを送信データ列７０１として送信バス７に出力する。
【００４８】
次いで、回線インタフェース部３ａでは、信号５０１内のクロック及びフレームパルスに従い、送信データ列７０１から所定のデータを受信し、速度変換バッファメモリ部３０５に格納する。また、伝送路クロック部３０６にて、クロック部２からタイミングバス５を介してクロックを受信し、当該クロックを用いて専用回線の伝送速度に合わせたクロックを生成し、そのクロックで速度変換バッファメモリ部３０５からデータを読出し、データ送信用ドライバ３０７経由で送信データ８０３として出力する。
【００４９】
以上のように、この実施の形態１によれば、制御部１に各端末データをビット単位で多重分離する手段を備え、制御部１で低遅延な多重分離処理を集中して行うように構成したので、端末データ毎に処理フレーム単位数を個別に管理する必要がなくなり、制御部１と回線インタフェース部３、端末インタフェース部４との間の管理制御用通信を簡略化することができる。
【００５０】
実施の形態２．
実施の形態１では回線インタフェース部３に受信マルチフレーム同期検出部３０４を設けた例を示したが、制御部１に設けても良い。
図３はこの発明の実施の形態２に係る多重化装置の構成を示す図である。図３に示す実施の形態２に係る多重化装置は、図１に示す実施の形態１に係る多重化装置の回線インタフェース部３からマルチフレーム同期検出部３０４を削除し、制御部１に複数の受信マルチフレーム同期検出部１１１ａ，１１１ｂを追加したものである。その他の構成は同様であり、異なる部分についてのみ説明を行う。また以下において特に区別する必要がない場合には、受信マルチフレーム同期検出部１１１ａ，１１１ｂを受信マルチフレーム同期検出部１１１と称す。
【００５１】
受信マルチフレーム同期検出部１１１は、回線インタフェース部３から受信バス６を介して受信した受信データ列６０１のマルチフレーム情報６０２を検出するものである。なお、受信マルチフレーム同期検出部１１１は、回線インタフェース部３毎に制御部１に搭載する必要がある。図３の例では、回線インタフェース部３ａに対応するのが受信マルチフレーム同期検出部１１０ａであり、回線インタフェース部３ｂに対応するのが受信マルチフレーム同期検出部１１０ｂである。
なお、識別情報格納部１０２は、マルチフレーム同期検出部１１１により検出されたマルチフレーム情報を用いて、受信データ列６０１のデータをビット単位で特定する。
【００５２】
以上のように、この実施の形態２によれば、回線インタフェース部３の受信マルチフレーム同期検出部３０４に代えて、制御部１に受信マルチフレーム同期検出部１１１を設けるように構成したので、実施の形態１と同等の効果が得られると共に、制御部１と各回線インタフェース部３との間でマルチフレーム情報の送受が不要となるので、受信バス６の本数を削減することが可能となり、構成の簡略化を図ることができる。
【００５３】
実施の形態３．
実施の形態１では端末データ毎に端末データバッファ部１０５を用意したが、代わりに単一の端末データメモリ部１１３を用いるようにしても良い。
図４はこの発明の実施の形態３に係る多重化装置の構成を示す図である。図４に示す実施の形態３に係る多重化装置は、図１に示す実施の形態１に係る多重化装置の振分け制御部１０４、複数の端末データバッファ部１０５及び端末データバッファ読出し制御部１０７を削除し、端末データメモリ書込みアドレス制御部１１２、端末データメモリ部１１３及び端末データメモリ読出しアドレス制御部１１４を追加したものである。その他の構成は同様であり、異なる部分についてのみ説明を行う。
【００５４】
端末データメモリ書込みアドレス制御部１１２は、端末データ毎のアドレスを保持し、識別情報格納部１０２による識別結果を基に、振分け／割当処理用高速クロック生成部１０３により生成された高速クロックに従い、一時受信バッファ部１０１に格納された受信データ列６０１のビット単位のデータに対して対応するアドレスを割当てるものである。
【００５５】
端末データメモリ部１１３は、端末データメモリ書込みアドレス制御部１１２によりビット単位のデータ毎にアドレスが割当てられた受信データ列６０１を格納する単一のメモリである。
【００５６】
端末データメモリ読出しアドレス制御部１１４は、端末データ毎にアドレスを保持し、クロック部２からタイミングバス５を介して信号５０１を受信し、当該信号５０１内のクロック及びフレームパルスに同期したタイミングで、割当情報格納部１０６に格納された割当情報に従い、端末データメモリ部１１３に対して当該割当情報に対応するアドレスが割当てられたデータを回線／端末割当制御部１０８へ転送するよう指示すると共に、回線／端末割当制御部１０８に割当情報を転送するものである。
【００５７】
なお、回線／端末割当制御部１０８は、端末データメモリ読出しアドレス制御部１１４から転送された割当情報を基に、振分け／割当処理用高速クロック生成部１０３により生成された高速クロックに従い、端末データメモリ部１１３から転送されたデータを端末インタフェース部向け出力データメモリ部１０９又は回線インタフェース部向け出力データメモリ部１１０に割当てる。
【００５８】
以上のように、この実施の形態３によれば、端末データ毎にアドレスを割当て、データ書込み時にアドレス制御を行う端末データメモリ書込みアドレス制御部１１２及びデータ読出し時にアドレス制御を行う端末データメモリ読出しアドレス制御部１１４を用いて、端末データメモリ部１１３に対するデータの書込み、読出しを行うように構成したので、実施の形態１と同等の効果が得られると共に、単一メモリを使用することで部品数の削減を図ることができる。
【００５９】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００６０】
１  制御部、２  クロック部、３，３ａ，３ｂ  回線インタフェース部、４，４ａ，４ｂ  端末インタフェース部、５  タイミングバス、６  受信バス、７  送信バス、１０１  一時受信バッファ部、１０２  識別情報格納部（端末データ識別部）、１０３  振分け／割当処理用高速クロック生成部、１０４  振分け制御部、１０５，１０５ａ〜１０５ｎ  端末データバッファ部、１０６  割当情報格納部、１０７  端末データバッファ読出し制御部、１０８  回線／端末割当制御部、１０９，１０９ａ，１０９ｂ  端末インタフェース部向け出力データメモリ部（端末データ送信部）、１１０，１１０ａ，１１０ｂ  回線インタフェース部向け出力データメモリ部（端末データ送信部）、１１１，１１１ａ，１１１ｂ  受信マルチフレーム同期検出部、１１２  端末データメモリ書込みアドレス制御部、１１３  端末データメモリ部、１１４  端末データメモリ読出しアドレス制御部、２０１  各種タイミング生成部、３０１  レシーバ、３０２  伝送路クロック抽出部、３０３  速度変換バッファメモリ部、３０４  受信マルチフレーム同期検出部、３０５  速度変換バッファメモリ部、３０６  伝送路クロック部、３０７  ドライバ、４０１  データ受信用レシーバ、４０２  クロック受信用レシーバ、４０３  速度変換バッファメモリ部、４０４  速度変換バッファメモリ部、４０５  端末クロック部、４０６  データ送信用ドライバ、４０７  クロック送信用ドライバ、５０１  信号（同期信号）、６０１  受信データ列、６０２  マルチフレーム情報、７０１  送信データ列、８０１  データ、８０２  クロック、８０３  送信データ、９０１  受信データ、９０２  受信クロック、９０３  送信データ、９０４  送信クロック。
【図１】
0005599448.tif 000002
【図２】
0005599448.tif 000003
【図３】
0005599448.tif 000004
【図４】
0005599448.tif 000005