(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素毎に電流駆動型の発光素子として有機ＥＬ素子を備え、この有機ＥＬ素子の電流を駆動ＴＦＴで制御して表示を行うアクティブマトリクス型の表示装置であって、
定期的に駆動ＴＦＴのゲート電極−ソース電極間に逆バイアス電圧をかけて残像現象を緩和する残像緩和機能を有する残像緩和手段を備え、
前記残像緩和手段は、所定の条件が満たされたときに、一定期間動作するものであり、
コントローラから表示画面が切り替わったことを示す指令を受信したときに前記条件が満たされたときであると判断し、
画像を切り替えるタイミングで前記残像緩和機能をオンし、所定期間後に当該残像緩和機能をオフするようにして、画像の切り替え周期毎に前記残像緩和機能を間欠的に動作させる
ことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
さらに、入力画像の動きを検出する動き検出手段を備え、
前記残像緩和手段は、前記動き検出手段が動きを検出したときに前記条件が満たされたときであると判断することを特徴とする表示装置。
【請求項３】
請求項１に記載の表示装置であって、
さらに、入力画像に平坦部が存在するかどうかを判別する平坦部判別手段を備え、
前記残像緩和手段は、前記平坦部判別手段が平坦部と判定したときに前記条件が満たされたときであると判断する
ことを特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置であって、
前記平坦部判別手段は、前記入力画像に中間的な階調の平坦部が存在するかどうかを判別する手段を備え、
前記条件が満たされたときは、この手段が中間的な階調の平坦部と判定したときであることを特徴とする表示装置。
【請求項５】
請求項１に記載の表示装置であって、
さらに、入力画像の動きを検出する動き検出手段と、入力画像に平坦部が存在するかどうかを判別する平坦部判別手段とを備え、
前記残像緩和手段は、前記動き検出手段が動きを検出するとともに、平坦部判別手段が平坦部と判定したときに前記条件が満たされたときであると判断する
ことを特徴とする表示装置。
【請求項６】
請求項５に記載の表示装置であって、
前記平坦部判別手段は、前記入力画像に中間的な階調の平坦部が存在するかどうかを判別する手段を備え、
前記条件が満たされたときは、この手段が中間的な階調の平坦部と判定したときであることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された画素毎に電流駆動型の発光素子を備え、この発光素子の電流を駆動ＴＦＴで制御して表示を行うアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
図１に基本的なアクティブ型の有機ＥＬ表示装置における１画素分の回路（画素回路）の構成を示す。水平方向に伸びるゲートライン（Ｇａｔｅ）をハイレベルにして、選択ＴＦＴ１をオンし、その状態で垂直方向に伸びるデータライン（Ｄａｔａ）に表示輝度に応じた電圧を有する画像データ信号（データ電圧ともいう）を供給することで、画像データ信号が駆動ＴＦＴ２のゲート−ソース間に配置された保持容量Ｃに蓄積される。これによって、ソースが電源ＰＶｄｄに接続された駆動ＴＦＴ（この例ではＰ型ＴＦＴ）２がデータ信号に応じた駆動電流をそのドレインに接続された有機ＥＬ素子３に供給する。従って、有機ＥＬ素子３がデータ信号に応じて発光する。
【０００３】
図２に表示パネルの構成の一例と入力信号を示す。図２において、画像データ信号、水平同期信号（ＨＤ）、画素クロック、その他の駆動信号がソースドライバに供給される。画像データ信号は画素クロックに同期してソースドライバ４に送られ、１水平ライン分の画素についての画像データ信号が取り込まれたところで内部のラッチ回路に保持され、一斉にＤ／Ａ変換して対応する列のデータライン（Ｄａｔａ）に供給される。また、水平同期信号（ＨＤ）、その他の駆動信号および垂直同期信号（ＶＤ）が、ゲートドライバ５に供給される。ゲートドライバ５は、各行に沿って水平方向に配置されたゲートライン（Ｇａｔｅ）を順次オンして、画像データ信号が対応する行の画素に供給されるように制御する。なお、マトリクス状に配置された各画素６には、図１の画素回路が設けられている。
【０００４】
このような構成によって、画像データ信号（データ電圧）が水平ライン単位で各画素に順次書き込まれ、書き込まれた画像データ信号に従った表示が各画素にて行われ、パネルとしての画面表示が行われる。
【０００５】
ここで、有機ＥＬ素子３の発光量と電流は、ほぼ比例関係にある。通常、駆動ＴＦＴ２のゲート−ＰＶｄｄ間には、画像の黒レベル付近でドレイン電流が流れ始めるような電圧（Ｖｔｈ）を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【０００６】
図３は、駆動ＴＦＴの入力信号電圧（データラインＤａｔａの電圧）に対する有機ＥＬ素子に流れる電流ＣＶ電流（輝度に対応する）の関係を示している。そして、黒レベル電圧としてＶｂを与え、白レベル電圧としてＶｗを与えるように、データ信号を決定することで、有機ＥＬ素子における適切な階調制御を行うことができる。
【０００７】
アクティブマトリクス型有機ＥＬ表示装置では、駆動ＴＦＴのヒステリシス特性により残像が生じるという問題がある。特に、グレーの背景に白のウインドウを表示しておき、全面グレーの画像に変化させた時などに顕著に確認できる。この場合、図４に示すように直前に白ウインドウを表示していた部分が他の部分よりも若干暗くなり、他の部分と同輝度になるまでに数秒から数十秒かかることがある。これは、ある画素の駆動ＴＦＴを同じデータ電圧で駆動しても、その前の数秒間に流した電流によって駆動電流値が変化してしまうという現象であり、駆動ＴＦＴに流れるキャリア（正孔）がゲート絶縁膜中にトラップされ、駆動ＴＦＴのＶｔｈを変化させるためと考えられている。視覚的には図４のように、高輝度から中間階調の輝度に変化させた時がもっとも顕著であり、低輝度から中間調または高輝度に変化させたときにはあまり問題とならない。また、残像の程度は、直前の画像の表示時間にも左右され、この時間が長いほど顕著となる。
【０００８】
ここで、駆動ＴＦＴのゲート−ソース間に逆バイアス電圧、すなわちソースに接続されたＰＶｄｄよりも高い電圧をゲートにかけることにより、このゲート絶縁膜中のキャリア（正孔）を取り除けることが知られている。逆バイアス電圧は高いほど、また長時間かけるほどその効果が大きい。この逆バイアス電圧は、各フレームにおいて、画素データが更新される前に複数ライン期間かけられることが多い。
【０００９】
例えば、図５に示すように、画素回路にトランジスタ７を追加する。トランジスタ７はｎチャネルであり、ゲートがコントロールラインＣＴＬに接続され、ドレインが逆バイアス用の電源Ｖａに接続され、ソースが駆動ＴＦＴ２のゲートに接続されている。この画素回路において、定期的にＣＴＬラインをハイレベルにして駆動ＴＦＴ２ゲートにＰＶｄｄ電圧よりも高電圧のＶａを与えることができる。
【００１０】
ＣＴＬラインのＣＴＬ信号は、図６に示すように消灯コントロール回路８で生成され、Ｇａｔｅ信号と同様に、ラインごとに順次オン（Ｈｉ）にしていく。図７は、ラインｍとラインｍ＋１のデータ書き込みのタイミングを示している。ｔ１までは、ｍ行ｎ列の画素（ｍ，ｎ）には前のフレームで書かれた画素データが保持容量Ｃに保持されており、その電圧に従った画素電流が流れている。ｔ１〜ｔ２で保持容量ＣにＶａが書き込まれると、駆動ＴＦＴ２のゲート−ソース間には逆バイアス電圧がかかるので、ドレイン電流は０となる。そしてｔ３〜ｔ４で新しい画素データが書き込まれ、再び画素電流が流れる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−２５１４５５号公報
【特許文献２】特開２００８−３５４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
前述のように、アクティブマトリクス型有機ＥＬ表示装置では、駆動ＴＦＴのヒステリシス特性により、表示パネルの一部に残像が生じるという問題がある。その対策として、画素にトランジスタを追加し、駆動トランジスタのゲート−ソース間に定期的に逆バイアス電圧をかけることが行われている。
【００１３】
しかし、逆バイアス電圧がかけられている期間は、画素は消灯する。従って、あるフレームの図７におけるｔ４時点での表示状態は図８のようになり、画面の一部に黒い帯ができる。この帯は1ラインずつ下に移動して行き、１フレーム期間で一巡して元の位置に戻る。このように、黒の帯は高速で移動しているので、容易には視覚的に検知されないが、視線を移動したりするときに検知されることがある。
【００１４】
さらに、ディスプレイの平均輝度は、全期間点灯時の輝度に対し、（１フレーム中の点灯期間／１フレーム期間）倍となる。このため、平均輝度を維持するためには、各画素の輝度を、残像緩和機能を用いない場合に比べて、（１フレーム期間／1フレーム中の点灯期間）倍にする必要がある。一般的に、有機ＥＬ素子は発光輝度に対して加速的に劣化するので、平均輝度が同じ場合でも残像緩和機能を用いた場合の方が寿命が短くなる。
【課題を解決するための手段】
【００１５】
本発明は、マトリクス状に配置された画素毎に電流駆動型の発光素子として有機ＥＬ素子を備え、この有機ＥＬ素子の電流を駆動ＴＦＴで制御して表示を行うアクティブマトリクス型の表示装置であって、定期的に駆動ＴＦＴのゲート電極−ソース電極間に逆バイアス電圧をかけて残像現象を緩和する残像緩和機能を有する残像緩和手段を備え、前記残像残像緩和手段は、所定の条件が満たされたときに、一定期間動作するするものであり、コントローラから表示画面が切り替わったことを示す指令を受信したときに前記条件が満たされたときであると判断し、画像を切り替えるタイミングで前記残像緩和機能をオンし、所定期間後に当該残像緩和機能をオフするようにして、画像の切り替え周期毎に前記残像緩和機能を間欠的に動作させることを特徴とする。
【００１７】
さらに、入力画像の動きを検出する動き検出手段を備え、前記条件が満たされたときは、この動き検出手段が動きを検出したときであることが好適である。
【００１８】
さらに、入力画像に平坦部が存在するかどうかを判別する平坦部判別手段を備え、前記条件が満たされたときは、この平坦部判別手段が平坦部と判定したときであることが好適である。
【００１９】
また、前記平坦部判別手段は、前記入力画像に中間的な階調の平坦部が存在するかどうかを判別する手段を備え、前記条件が満たされたときは、この手段が中間的な階調の平坦部と判定したときであることが好適である。
【００２０】
さらに、入力画像の動きを検出する動き検出手段と、入力画像に平坦部が存在するかどうかを判別する平坦部判別手段とを備え、前記条件が満たされたときは、前記動き検出手段が動きを検出するとともに、平坦部判別手段が平坦部と判定したときであることが好適である。
【００２１】
また、前記平坦部判別手段は、前記入力画像に中間的な階調の平坦部が存在するかどうかを判別する手段を備え、前記条件が満たされたときは、この手段が中間的な階調の平坦部と判定したときであることが好適である。
【発明の効果】
【００２２】
本発明によれば、残像現象を緩和する期間を所定の条件が満たされた期間に限定する。従って、不要な期間に残像現象緩和がなされることを防止できる。
【図面の簡単な説明】
【００２３】
【図１】画素回路の構成例を示す図である。
【図２】表示パネルの構成の一例と入力信号を示す図である。
【図３】駆動ＴＦＴの入力信号電圧に対する有機ＥＬ素子に流れる電流ＣＶ電流の関係を示す図である。
【図４】直前にグレーの背景に白のウインドウパターンを表示した場合の様子を示す図である。
【図５】駆動ＴＦＴに逆バイアスを掛ける場合の画素回路の構成例を示す図である。
【図６】消灯コントロール回路を設けた表示パネルの構成例と入力信号を示す図である。
【図７】消灯を行った場合における駆動ＴＦＴの状態を示すタイミングチャートである。
【図８】消灯を行った場合における表示状態の一例を示す図である。
【図９】実施形態に係る表示装置の一例を示すブロック図である。
【図１０】表示動作の一例を示すタイミングチャートである。
【図１１Ａ】メニュー画面からあるアイコンを選択した後、画面のほとんどが中間調の背景となった場合の例を示す図である。
【図１１Ｂ】アイコンを選択したタイミングで、残像緩和機能を一定期間オンした後の状態の一例を示す図である。
【図１２】フォトフレームに、動き検出と中間階調の平坦部検出の機能を追加した場合の構成例を示すブロック図である。
【図１３】残像緩和機能の制御の一例を示すフローチャートである。
【図１４】画面のブロック化の一例を説明する図である。
【図１５】１つのブロックについての信号データ値の分布の一例を示す図である。
【図１６】中間階調の平坦部があるかの判定を行うための回路例を示す図である。
【図１７】ブロック判定回路の構成例を示す図である。
【図１８】各部の信号タイミングの一例を示す図である。
【図１９】水平ＰＶＤＤライン１本ごとに片側にスイッチを備えた場合の電源ライン（水平、垂直ＰＶＤＤライン）のレイアウトの例を示す図である。
【図２０】両側にスイッチを備えた場合の電源ラインのレイアウトの例を示す図である。
【図２１】水平ＰＶＤＤライン１本ごとに片側にスイッチＳＷを設けた場合のパネルの構成例を示す図である。
【図２２】水平ＰＶＤＤラインの電圧の変化とゲートラインのタイミングを示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２５】
図９は、実施形態に係る表示装置の一例を示すブロック図であり、この例の表示装置はディジタルフォトフレームとして利用されている。
【００２６】
マイコン（マイクロコンピュータ）１０には、メモリカード１２が装着可能であり、マイコン１０はメモリカード１２に記録された静止画像ファイルを読み込み、圧縮の解凍などを行いながらフレームメモリ１４に展開する。展開された画像データは、ディスプレイコントローラ１６によりＲＧＢ別に読み出され、Ｄ／Ａコンバータ１８に供給される。Ｄ／Ａコンバータ１８でアナログ信号に変換されたＲＧＢ信号が、ディスプレイ２０に供給され、ここに画像が表示される。
【００２７】
一般的なフォトフレームの機能として、スライドショウと呼ばれるモードがあり、このモードでは数秒から数十秒単位で異なった画像がカードから読み出され表示される。ディスプレイ２０において、上述したＴＦＴのヒステリシスによる残像現象が起きるのは、画像を切り替えた直後である。
【００２８】
そこで、本実施形態では、マイコン１０は、画像を切り替えるタイミングで残像緩和機能をオンし、ある期間、例えば２秒後にこの機能を再びオフする。すなわち、マイコン１０は、予め設定されているプログラムに応じて、所定の順序でメモリカード１２内の画像データを読み出し、解凍処理などを施した後、展開した画像データをフレームメモリ１４に書き込むことで、フレームメモリ１４から読み出される画像データを切り替える。このフレームメモリ１４への画像データ書き込みのタイミングで、マイコン１０が残像緩和機能オンオフ信号をオンに設定する。すなわち、マイコン１０は内部にタイマー１０ａを内蔵しており、画像を切り替えるタイミングから２秒間残像緩和機能オンオフ信号をオンに設定し、これをディスプレイコントローラ１６に供給する。
【００２９】
これによって、スライドショウの画面の切り替え（更新）周期が２秒以上の時は、残像緩和機能が間欠的に動作することになる。画像の更新周期が長い時ほど残像緩和機能をオフしている時間が長くなり効果的である。
【００３０】
図１０には、タイミングチャートの一例が示されている。このように、表示画像が、画像１，画像２，・・・と順次切り替わる際に、その切り替えから２秒間に限定して、残像緩和機能オンオフ信号がオンになり、その他の期間では残像緩和機能オンオフ信号がオフになっている。このため、有機ＥＬ素子への電流量を増加する期間を短い期間に限定することができる。
【００３１】
また、ディジタルフォトフレームなどの画像表示機器をはじめ、ディジタルカメラなどの表示素子を備える機器では、メニュー画面を用いてモードの選択をしたり、表示画像を選択したりすることが多い。この場合、中間階調のバックグランドに高輝度部分を含むアイコンを表示することも多く、残像緩和対策を行わない場合、アイコンが消えた時にその部分の残像が目立つことがある。
【００３２】
機器をコントロールしているマイコン１０は、メニューの切り替え状況及び、表示内容を把握しているので、切り替えタイミングで、または表示の変更内容に応じて残像緩和機能を一定期間だけオンすることも好適である。
【００３３】
図１１Ａはメニュー画面からあるアイコンを選択した後、画面のほとんどが中間調の背景となった場合の例であり、アイコンの残像が見える。アイコンを選択したタイミングで、残像緩和機能を一定期間オンすることにより、図１１Ｂのように残像を目立たなくすることができる。
【００３４】
残像現象は、平坦な中間階調の絵柄があるときに目立ちやすい。したがって入力する画像データにそのような部分が存在するかをフレーム毎に解析し、存在する場合のみ残像緩和機能を働かせることも好適である。
【００３５】
図１２は動画ファイルの再生も可能なフォトフレームにこの機能を追加した図である。このように、フレームメモリ１４には、動き検出部２２が接続されている。この動き検出部２２は、複数のフレームの画像の比較から動きを検出する。そこで、この例の場合、フレームメモリ１４は、少なくとも２フレームの画像を記憶する。また、フレームメモリ１４には、中間階調の平坦部検出部２４が接続されており、画像中に所定面積の中間階調の平坦部が存在するかを中間階調の平坦部検出部２４が検出する。
【００３６】
そして、動き検出部２２および中間階調の平坦部検出部２４の検出結果がマイコン１０に供給される。そこで、マイコン１０が判定結果に基づいて、残像緩和機能をオンするか否かを制御する。
【００３７】
例えば、図１３に示すフローチャートに従って残像緩和機能の動作を制御する。まず、フレームが更新されたかを判定し（Ｓ１１）、更新された場合には、中間階調の平坦部があるかを判定する（Ｓ１２）。例えば、中間階調といえる範囲の輝度を有する画素であって、ほぼ同一の輝度を有する画素が所定範囲（面積）に存在することで、中間階調の平坦部が存在すると判定する。この判定でＹＥＳであれば、前フレームと今回フレームの画像の比較によって、動きがあるか否かを判定する（Ｓ１３）。動きがあった場合には、タイマーをリセットしてスタートする（Ｓ１４）。Ｓ１３において動きがなかった場合には、タイマーが終了しているか否かを判定し（Ｓ１５）、終了していなかった場合には、残像緩和機能をオンして（Ｓ１６）、Ｓ１１に戻る。また、Ｓ１２おいてＮＯの場合およびＳ１５においてＹＥＳの場合は、残像機能をオフして（Ｓ１７）、Ｓ１１に戻る。
【００３８】
このように、まず中間階調の平坦部があるかどうかを判定し、ある場合は動き検出が前フレームとの違いを検出し、違いがあれば残像緩和機能をオンする。残像緩和機能は、タイマーがあらかじめ設定された時間(例えば２秒)に達するとオフするように制御されるが、その間に上記の条件を再度満たせばタイマーがリセットされてオンの状態が継続する。
【００３９】
次に、中間階調の平坦部があるかどうかを判定する方法の一例を述べる。ここでは、６４０×４８０画素のＶＧＡパネルを例にとる。なお、カラーディスプレイでは、通常ＲＧＢの３ドットで１画素を構成するが、その場合は、各色信号それぞれに対して以下の手法を適用し、いずれかの色に中間階調の平坦部が検出されれば、中間階調の平坦部のある画像であるという判定結果とすればよい。
【００４０】
図１４に示すように、６４０×４８０の画素からなる画面を８×６個のブロック（Ａ（１，１）〜Ａ（８，６））に分ける。この場合、１つのブロックが８０×８０＝６４００の画素からなる。
【００４１】
信号が０〜２５５の階調のデータとした場合に、各ブロックの信号データが、図１５に示す７つの範囲のいずれかに８０％以上入っているかどうかをチェックする。この例における７つの範囲は、信号データ値をＤとすれば、６４≦Ｄ＜９６、８０≦Ｄ＜１１２、９６≦Ｄ＜１２８、１１２≦Ｄ＜１４４、１２８≦Ｄ＜１６０、１４４≦Ｄ＜１７６、１６０≦Ｄ＜１９２、のいずれかに該当するかを判定する。
【００４２】
ここで、上述のように、１つのブロックは、８０×８０＝６４００画素で構成され、図１５の例では、信号データ値が１１２以上１４４未満の範囲に５６９６ドット入っている。このため、５６９６／６４００＝０．８９＝８９％となり、平坦な中間階調のブロックであるという判定になる。
【００４３】
従って、フレームの中にこのようなブロックがある場合は、残像緩和機能を動作させる。図１６は、この判定を行うための回路例である。画像データは、９つの比較器からなる比較器３０に入力され、この９つの比較結果が７つのアンドゲートからなるアンド回路３２に入力される。そして、上記７つの範囲に入った場合にアンド回路３２の対応するアンドゲートからハイレベルが出力される。
【００４４】
このアンド回路３２からの７つの出力は、８つのブロック列用のブロック判定回路からなるブロック判定回路３４に入力される。また、カウンタリセット信号発生回路３６が設けられており、８０水平ライン、すなわちブロック１行ごとにカウンタリセット信号ＲＳ１を発生する。また、ブロックイネーブル信号発生回路３８が設けられており、画素データの８０画素毎に該当するブロックの列に対応するブロックイネーブル信号ＥＮｘ（ＥＮ１〜ＥＮ８）をハイレベルにする。
【００４５】
８つのブロック列用ブロック判定回路からは、該当列のブロック行毎に判定結果が出力され、これがＯＲ回路４０に供給される。ＯＲ回路４０の出力は、フリップフロップ（ＦＦ）４２に入力され、フリップフロップ４２から１フレーム分の判定結果が出力される。なお、各ブロック列用ブロック判定回路は、６行のブロックについての判定を順次繰り返す。ＯＲ回路４０からは１ブロック行の判定結果において、１つでもハイレベルがあれば、ハイレベルが出力される。フリップフロップ４２の出力がＯＲ回路４０の入力に帰還されているため、ＯＲ回路４０の出力およびフリップフロップ４２は、一旦ハイレベルにセットされた場合には、フリップフロップ４２がリセットされない限りハイレベルに維持される。フリップフロップ４２は、垂直同期信号から作られるＲＳ２によってリセットされるため、１フレームに１回リセットされる。なお、フリップフロップ４２のクロック入力端には、画素クロックが入力されている。
【００４６】
このようにして、１フレーム分の１ブロックでも、所定の範囲内の信号レベルの画素が所定数以上あった場合（中間階調の平坦部があった場合）に、ハイレベルとなるフレーム判定結果がフリップフロップ４２の出力に得られる。
【００４７】
図１７には、ブロック判定回路３４の構成が示されている。アンド回路３２からの出力が７つのカウンタからなるカウンタ回路５０に入力される。
【００４８】
各カウンタには、イネーブル信号ＥＮｘ、カウンタリセット信号ＲＳ１、画素クロックが供給されている。すなわち、イネーブル信号ＥＮｘとしてハイレベルが供給されている場合に、画素クロックに基づきアンド回路３２のハイレベルをカウントアップし、１ブロック行を経過した場合にカウンタリセット信号ＲＳ１によって各カウンタがリセットされる。
【００４９】
このため、イネーブル信号ＥＮｘによって、水平ライン中のいずれのブロック列の画像データが入力されてきているかが識別され、対応するカウンタがアンド回路３２からの信号のハイレベルをカウントする。カウンタ回路５０の各カウンタの出力は、７つの比較器からなる比較器５２に入力され、各カウンタの出力が５１２０以上かを判定する。そして、この比較器の１つでもハイレベルになった場合に、ＯＲゲート５４からハイレベルが出力される。
【００５０】
このように、同じ列のブロックには、同じブロック判定回路が使用される。また、ブロックイネーブル信号ＥＮｘ（ＥＮ１〜ＥＮ８）は、図１８のタイミングで１行の８０画素毎に順次変更されるように生成され、イネーブル信号ＥＮｘとアンド回路３２からの信号がともにハイレベルの時にカウンタがカウントアップする。そして、８０水平ライン、すなわちブロック１行ごとにカウンタリセット信号ＲＳ１によりカウンタは初期化され、次の８０水平ラインのブロックの判定を開始する。このようにして得られたブロック判定結果は全てフリップフロップ４２の出力とともに図１６中のＯＲ回路でオアがとられ、１つでも条件を満たすブロックがあれば中間階調の平坦部のあるフレームであるという判定結果となる。
【００５１】
なお、ここでは３２階調の幅を持つ７つの範囲を指定し、８０％以上の画素が含まれることを条件にしたが、これらの値は一例であり、適用するシステムによって最適化すべきものである。
【００５２】
また、以上の３つの実施形態において、残像緩和機能をオンしている時は、そのオフ時に比較して、画像信号のレベルを（１フレーム期間／1フレーム中の点灯期間）倍にして、平均輝度が変化しないようにする。
【００５３】
このように、本実施形態では、画像が変化したときのみ、変化後の一定期間、残像緩和のための機能を動作させる。従って、不要な残存緩和機能の動作による悪影響を低減できる。
【００５４】
この残存緩和機能は、
（ｉ）画像の変化を知らせる外部からの制御信号によって作動させる、
（ｉｉ）入力画像の動きを検出する手段を持ち、動きが検出されるときのみ前記機能を動作させる、
（ｉｉｉ）画像に中間階調の平坦部が存在するかどうかを判別する手段をもち、中間階調の平坦部が存在する場合のみ前記機能を動作させる（なお、中間階調か否かの判定は必ずしも必要ない）、
などの手段により、効果的な制御が可能となる。
【００５５】
ここで、残像を緩和するため、駆動トランジスタに逆バイアスをかけるその他の方法について、簡単に説明する。図１９は水平ＰＶＤＤライン１本ごとに片側にスイッチを備えたパネルの電源ライン（水平、垂直ＰＶＤＤライン）のレイアウトの例である。有機ＥＬパネル１１０には、図２に示したように画素がマトリクス状に配置されている。そして、水平ＰＶＤＤライン１１２が画素の１行に対し１本配置されている。そして、有機ＥＬパネル１１０の片側には、電源ＰＶＤＤａに接続される垂直ＰＶＤＤライン１１４ａと、電源ＰＶＤＤｂに接続される垂直ＰＶＤＤライン１１４ｂの２本が配置され、各水平ＰＶＤＤライン１１２は、スイッチＳＷを介し、２本の垂直ＰＶＤＤライン１１４ａ，１１４ｂのいずれかに切り替え接続されるようになっている。
【００５６】
また、図２０には両側にスイッチを備えた場合の電源ラインのレイアウトの例を示す。垂直ＰＶＤＤライン１１４ａ，１１４ｂは、有機ＥＬパネル１１０の両側にそれぞれ設けられており、各水平ＰＶＤＤライン１１２は、その両端において、スイッチＳＷを介し垂直ＰＶＤＤライン１１４ａ，１１４ｂのいずれかに切り替え接続される。なお、１つの水平ＰＶＤＤライン１１２の両側に設けられたスイッチＳＷは、同じ垂直ＰＶＤＤライン１１４ａ，１１４ｂに接続されるよう制御される。
【００５７】
ここで、ＰＶＤＤａは画素発光時に接続する電源であり、ＰＶＤＤｂは逆バイアス電圧をかける時に接続する電源である。垂直ＰＶＤＤライン１１４ａには比較的大きな電流が流れるので、線幅を太くするなどして抵抗分による電圧降下をおさえる。一方、垂直ＰＶＤＤライン１１４ｂにはほとんど電流が流れないので線幅は細くてよい。図２０のように両側にスイッチを設けることにより、垂直ＰＶＤＤライン１１４ａと電源との接続を行う、ＰＶＤＤａ端子から画素までの配線抵抗による電圧降下を減らすことができる。
【００５８】
図２１は、図１９に対応する、水平ＰＶＤＤライン１１２の１本ごとに片側にスイッチＳＷを設けた場合のパネルの構成例で、４行３列（ｍ−１〜ｍ＋２行、ｎ〜ｎ＋２列）の画素６について示してある。このように、ＰＶＤＤライン選択回路１１８が設けられ、このＰＶＤＤライン選択回路１１８によってスイッチＳＷの切り替えが制御される。なお、水平ＰＶＤＤライン選択回路１１８からスイッチＳＷを制御するラインをラインＣｔｌｍ−１〜Ｃｔｌｍ＋２としている。
【００５９】
また、図２２に水平ＰＶＤＤライン１１２の電圧の変化とゲートラインＧａｔｅのタイミングを示す。発光時及びデータ書き込み時は、そのラインの水平ＰＶＤＤライン１１２に垂直ＰＶＤＤライン１１４ａ（ＰＶＤＤａ）から電源が供給されるよう、スイッチＳＷがａ側に倒れている。一方、ライン（Ｌｉｎｅ）ｍに注目すれば、ｔ１〜ｔ３の期間は垂直ＰＶＤＤライン１１４ｂ（ＰＶＤＤｂ）から電源が供給されるようにＳＷが制御される。この間、選択ＴＦＴはオンするようにゲートラインＧａｔｅはハイレベルとする。これにより、駆動ＴＦＴには別の水平ラインの画素を書き込むためのデータ電圧がかかることになるが、ＰＶＤＤｂを書き込み電圧の最小電圧、すなわちソースドライバ４の最低出力電圧よりも低く設定しておくことにより、駆動ＴＦＴには必ず逆バイアス電圧がかかり、画素は消灯する。データ電圧の書き込みは、ｔ３〜ｔ４の、Ｇａｔｅｍがハイレベルで、かつＰＶＤＤｍの電圧がＰＶＤＤａのときに行われ、ｔ４以降次のフレームで再びＧａｔｅｍがハイレベルとなるまで発光が持続する。
【符号の説明】
【００６０】
１  選択ＴＦＴ、２  駆動ＴＦＴ、３  有機ＥＬ素子、４  ソースドライバ、５  ゲートドライバ、６  画素、７  トランジスタ、８  消灯コントロール回路、１０  マイコン、１０ａ  タイマー、１２  メモリカード、１４  フレームメモリ、１６  ディスプレイコントローラ、１８  Ｄ／Ａコンバータ、２０  ディスプレイ、２２  動き検出部、２４  中間階調の平坦部検出部、３０  比較器、３２  アンド回路、３４  ブロック判定回路、３６  カウンタリセット信号発生回路、３８  ブロックイネーブル信号発生回路、４０  ＯＲ回路、４２  フリップフロップ、５０  カウンタ回路、５２  比較器、５４  ＯＲゲート。
【図１】
0005399163.tif 000002
【図２】
0005399163.tif 000003
【図３】
0005399163.tif 000004
【図４】
0005399163.tif 000005
【図５】
0005399163.tif 000006
【図６】
0005399163.tif 000007
【図７】
0005399163.tif 000008
【図８】
0005399163.tif 000009
【図９】
0005399163.tif 000010
【図１０】
0005399163.tif 000011
【図１１Ａ】
0005399163.tif 000012
【図１１Ｂ】
0005399163.tif 000013
【図１２】
0005399163.tif 000014
【図１３】
0005399163.tif 000015
【図１４】
0005399163.tif 000016
【図１５】
0005399163.tif 000017
【図１６】
0005399163.tif 000018
【図１７】
0005399163.tif 000019
【図１８】
0005399163.tif 000020
【図１９】
0005399163.tif 000021
【図２０】
0005399163.tif 000022
【図２１】
0005399163.tif 000023
【図２２】
0005399163.tif 000024