(57)【特許請求の範囲】
【請求項１】
プラズマ負荷に接触する電極に電力投入する直流電源部と、この直流電源部からの正負の出力にて電極に発生するアーク放電を検知するアーク検知部とを備え、  前記直流電源部からの正負の出力うちいずれか一方にプラズマ負荷と直列に設けられた第一のスイッチング素子と、正負の両出力間に、プラズマ負荷と並列に設けられた第二のスイッチング素子及び逆電圧を印加する逆電圧印加部と、両スイッチング素子のオン、オフの切換えを制御する制御手段とを更に有し、
前記制御手段は、電極に電力投入する通常動作時、第二のスイッチング素子により逆電圧印加部から電極への逆電圧の印加を停止した状態で第一のスイッチング素子により前記電極に通電し、
アーク検知部によりアーク放電が検知されると、第二のスイッチング素子により逆電圧印加部から電極に通電して所定期間逆電圧を印加することでアーク放電の消弧を行い、この期間経過後に第一のスイッチング素子により電極への通電を所定期間遮断した後、電極への通電を再開するアーク処理を行うことを特徴とする直流電源装置。
【請求項２】
前記逆電圧印加部はトランスから構成され、このトランスの一次側巻線は直流電源部からの正負の出力のうち少なくとも一方で前記第一のスイッチング素子と直列に接続され、トランスの二次側巻線は、正負の両出力間に並列に設けられた第二のスイッチング素子と直列に接続され、第二のスイッチング素子の制御により電極に通電して逆電圧が印加されることを特徴とする請求項１記載の直流電源装置。
【請求項３】
前記逆電圧印加部は逆電圧発生用の他の直流電源部から構成され、この他の直流電源からの正の出力が第二のスイッチング素子と直列に接続され、その負の出力が電極に接続されていることを特徴とする請求項１記載の直流電源装置。
【請求項４】
前記制御手段は、前記アーク処理を連続して繰り返すことを特徴とする請求項１〜請求項３のいずれか１項に記載の直流電源装置。
【請求項５】
前記アーク処理を複数回繰り返す場合、前記制御手段は、最後に逆電圧の印加を停止した直後に、第一のスイッチング素子により電極への通電を再開することを特徴とする請求項４記載の直流電源装置。
【請求項６】
前記制御手段は、通常動作時に、第二のスイッチング素子により逆電圧印加部から電極に通電して所定期間逆電圧を印加し、この期間経過後に第一のスイッチング素子により電極への通電を所定期間遮断した後、電極への通電を再開する帯電防止処理を所定間隔で行うことを特徴とする請求項１〜５のいずれか１項に記載の直流電源装置。
【請求項７】
前記アーク処理にて逆電圧を印加する期間と、前記帯電防止処理にて逆電圧を印加する期間とを相互に異なる期間としたことを特徴とする請求項６記載の直流電源装置。
【請求項８】
前記アーク処理にて逆電圧印加後に第一のスイッチング素子により電極への通電を再開するまで期間と、前記帯電防止処理にて逆電圧印加後に第一のスイッチング素子により電極への通電を再開するまで期間とを相互に異なる期間としたことを特徴とする請求項６又は請求項７記載の直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ負荷に接触する電極に電力投入する直流電源装置に関し、特に、スパッタリング（以下、「スパッタ」という）装置に用いられるものに関する。
【背景技術】
【０００２】
ガラスやシリコンウェハなどの基板表面に薄膜を形成する方法として、スパッタ装置を用いることが従来から知られている。このスパッタ装置では、例えば、真空雰囲気下の処理室内に所定のスパッタガス（アルゴンガス）を導入すると共に、基板表面に形成しようする薄膜の組成に応じて作製された、プラズマ負荷に接触する電極たるターゲットに直流電源装置により電力投入してプラズマ雰囲気を形成する。そして、プラズマ雰囲気中のイオンをターゲットに向けて加速させて衝撃させ、スパッタ粒子（ターゲット原子）を飛散させ、基板表面に付着、堆積させて所定の薄膜が形成される。
【０００３】
上記スパッタ装置による薄膜形成中に、何らかの原因によりアーク放電（異常放電）が発生することが知られている。アーク放電が発生すると、プラズマ負荷のインピーダンスが急激に小さくなるため、急激な電圧低下が起こり、それに伴って電流が増加する。このような場合に、ターゲットが特にアルミニウム等の金属製である場合、高いアーク電流値のアーク放電が、例えばターゲットで局所的に発生すると、ターゲットが溶かされて放出されたものが処理基板表面に付着するというパーティクルやスプラッシュ（数μｍ〜数百μｍの塊）が発生し、良好な成膜ができないという不具合が生じる。
【０００４】
ここで、特許文献１には、直流電源部からターゲットへの正負の出力のうち一方にインダクタを直列に接続すると共に、このインダクタの後で直流電源部側において正負の出力（ケーブル）間に並列にスイッチング素子を接続し、直流電源部からの電力投入を遮断してアーク放電の消弧処理を行い得るようにしたものが開示されている。
【０００５】
上記特許文献１記載のものでは、正負の出力間に並列にスイッチング素子を設けているため、アーク放電の発生時に上記スイッチング素子を短絡（オン）して閉回路を形成しても、プラズマ負荷やケーブルのインダクタンス成分や、キャパシタンス成分に残っているエネルギーが消費されるまで、上記スイッチング素子を通じてアーク電流がプラズマ負荷に接触するターゲットに流れ続けるという不具合がある。
【０００６】
そこで、上記特許文献１では、オートトランスを用いて、上記スイッチング素子を短絡した時、正電圧を発生させてこの残留アークエネルギーを急速に消すことが提案されている。然し、このように正電圧を発生させても、アーク放電の発生時にインピーダンスが非常に低いと、逆電流が過大に発生し、しかも、プロセス上の負電圧の１０％以上と比較的高い正電圧を印加することから、真空装置内のアノードとカソードが入れ替わり、場合によっては、逆スパッタ状態となって、アーク放電が継続またはアーク処理からターゲットへの電力投入を再開する復帰時にアーク放電が再発し易いという問題がある。
【０００７】
また、アーク放電の発生時、正電圧を印加する回路に直列に抵抗を設けることも提案されているが、これでは、アーク放電を消弧するための能力を落としていることとなり、１０％以上の正電圧も印加し得ない。このことから、十分な正電圧印加の際にパルス幅を増やす必要もあるが、オートトランスを用いた場合、時間が長くなるに従い、直流電源部側のコイルに流れる電流が増え、結果として、プラズマ負荷側のコイルに流れる逆電流が増加し、相反する条件を満足させるようなアーク処理となっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−６２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、以上の点に鑑み、正電圧を印加してアーク放電を消弧でき、しかも、アーク放電を消弧した後、通常動作に復帰する際、アーク放電の再発を確実に抑制できる直流電源装置を提供することをその課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の直流電源装置は、プラズマ負荷に接触する電極に電力投入する直流電源部と、この直流電源部からの正負の出力にて電極に発生するアーク放電を検知するアーク検知部とを備え、前記直流電源部からの正負の出力うちいずれか一方にプラズマ負荷と直列に設けられた第一のスイッチング素子と、正負の両出力間に、プラズマ負荷と並列に設けられた第二のスイッチング素子及び逆電圧を印加する逆電圧印加部と、両スイッチング素子のオン、オフの切換えを制御する制御手段とを更に有し、前記制御手段は、電極に電力投入する通常動作時、第二のスイッチング素子により逆電圧印加部から電極への逆電圧の印加を停止した状態で第一のスイッチング素子により前記電極に通電し、アーク検知部によりアーク放電が検知されると、第二のスイッチング素子により逆電圧印加部から電極に通電して所定期間逆電圧を印加することでアーク放電の消弧を行い、この期間経過後に第一のスイッチング素子により電極への通電を所定期間遮断した後、電極への通電を再開するアーク処理を行うことを特徴とする。
【００１１】
本発明によれば、プラズマ負荷に接触する電極に負の電圧を印加する場合を例に説明すると、通常動作時たるプラズマ放電時、第二のスイッチング素子をオフ、第一のスイッチング素子をオンして直流電源部と電極とを通電し、電力投入される。そして、アーク検知部にてアーク放電が検知されると、先ず第二のスイッチング素子がオンされる。これにより、電極との間で閉回路がつくられ、逆電圧印加部から電極に正電圧が印加される。これにより、アークエネルギーが小さくされる（この逆電圧を印加する時間を逆電圧印加期間という）。
【００１２】
このようにアークエネルギーが小さくなると、第一のスイッチング素子をオフすることで、非常に大きな過電圧の発生なしに、プラズマ負荷が所定期間切り離される（この期間を出力遮断期間という）。即ち、第一及び第二の両スイッチング素子により直並列のスイッチ回路を構成しておき、アーク放電を消弧するために正電圧を加え、その後、プラズマ負荷と直流電源部及び逆電圧印加部とを一旦切り離して、アーク放電へのエネルギー供給を完全に遮断する。その後、第一のスイッチング素子をオンして直流電源部と電極とを再度通電してプラズマ放電を再開する。
【００１３】
このように本発明によれば、上記従来例とは異なり、逆電圧印加期間経過後に、出力遮断期間を設けたことで、逆電圧印加期間と出力遮断期間とをそれぞれ最適に設定できる。その結果、アーク放電発生時のアークエネルギーを最小化してアーク放電を消弧でき、しかも、消弧処理から復帰する際に、出力遮断期間を設けてエネルギー供給を一旦遮断しているため、アーク放電の継続や再発を確実に抑制できる。
【００１４】
そして、本発明の直流電源装置をスパッタリング装置に適用すれば、アーク放電を消弧する際には、正電圧印加期間は可能な限り短くして、アーク電流を急速に０Ａまで持っていき、アーク放電が消弧した後には、プラズマに接触する電極たるターゲットの表面状態とターゲットが配置された処理室内の雰囲気とからアーク放電が再発しない程度に戻るまでの期間だけ、アーク放電へのエネルギー供給が遮断され、その結果、最適なアーク放電の消弧処理が実現できる。
【００１５】
本発明においては、前記逆電圧印加部はトランスから構成され、このトランスの一次側巻線は直流電源部からの正負の出力のうち少なくとも一方で前記第一のスイッチング素子と直列に接続され、トランスの二次側巻線は、正負の両出力間に並列に設けられた第二のスイッチング素子と直列に接続され、第二のスイッチング素子の制御により電極に通電して逆電圧が印加される構成を採用すればよい。
【００１６】
これによれば、通常動作時には、第二のスイッチング素子をオフ、第一のスイッチング素子をオンし、トランスの二次側と一次側が直列接続されることで電極に電力投入される。そして、アーク検知部にてアーク放電の発生が検知されると、先ず、第二のスイッチング素子をオンする。このとき、直流電源部からの出力電圧が０Ｖとなり、その後、トランスの二次側に正の電圧が発生するために、第二のスイッチング素子を通して電極に正電圧が印加され、逆電圧印加期間となる。
【００１７】
逆電圧印加期間経過後、第一のスイッチング素子をオフすることで出力遮断期間となり、出力電流及び出力電圧は０になる。ここで、通常動作中、出力電圧が大きく、電極に出力電流が流れている状態では、第一のスイッチング素子をオン、オフさせると、非常に大きな過電圧が発生してしまうが、上記構成を採用すれば、第二のスイッチング素子により予め電圧や電流を小さいレベルにしているため、第一のスイッチング素子の過電圧保護用の回路は簡単で済む。
【００１８】
上記構成によれば、別電源を用いることなく、トランスにて正電圧を発生できるため、信頼性やコストの点で有利である。ところで、上記従来例のものでは、比較的短い時間で正電圧を発生させてアーク処理を終了させないと、逆電流の増加が大きくなる。それに対して、本発明では、第一及び第二の各スイッチング素子を用いることで正電圧の発生時間を制限できるため、通常のプラズマ放電時に投入される電圧の１０％以下の正電圧、例えば、３〜５％程度の正電圧を印加しても、電極と切り離す出力遮断期間を十分とれば、アーク放電を消孤するためのアーク処理が実現できる。
【００１９】
他方、本発明においては、前記逆電圧印加部は逆電圧発生用の他の直流電源部から構成され、この他の直流電源からの正の出力が第二のスイッチング素子と直列に接続され、その負の出力が電極に接続されている構成を採用してもよい。
【００２０】
これによれば、通常動作時には、第二のスイッチング素子をオフ、第一のスイッチング素子をオンとする。そして、アーク検知部にてアーク放電の発生が検知されると、第二のスイッチング素子をオンすると同時に第一のスイッチング素子をオフし、直流電源部から電極に正電圧を印加し、逆電圧印加期間となる。そして、第二のスイッチング素子をオフすることで出力遮断期間となり、この出力遮断期間経過後に、第一のスイッチング素子をオンして通常のプラズマ放電状態となる。上記構成によれば、通常のプラズマ放電状態と無関係に、電極に印加する正電圧のレベル（電圧）を簡単に制御できるため、様々なアーク処理に対応できる。
【００２１】
また、本発明においては、前記制御手段は、前記アーク処理を連続して繰り返す構成を採用してもよい。これによれば、上記にように逆電圧印加期間に引き続き出力遮断期間を設けた場合、逆スパッタやそれに伴う逆アーク放電状態を防止するために、逆電圧印加期間は可能な限り短くすることが好ましいが、基板やターゲットへの処理室内の電子の帯電（チャージアップ）によりアーク放電の頻度が多いような場合には、チャージアップの防止効果として、逆パルスの発生は有効である。このため、上記のように、チャージアップ防止の逆電圧印加にて逆スパッタになり易い場合には、パルス幅と出力遮断時間を短くして、上記アーク処理を複数回繰り返すことで、確実にアーク放電の消孤できる。
【００２２】
前記アーク処理を複数回繰り返す場合、制御手段は、最後に逆電圧の印加を停止した直後に、第一のスイッチング素子により電極への通電を再開することが好ましい。
【００２３】
さらに、本発明において、前記制御手段は、通常動作時に、第一のスイッチング素子により前記電極への通電を停止し、第二のスイッチング素子により逆電圧印加部から電極に通電して逆電圧を印加し、所定期間経過後、第一のスイッチング素子により電極への通電を再開する電極への帯電防止処理を所定間隔で行う構成を採用してもよい。
【００２４】
これによれば、通常動作中に、基板や電極へのチャージアップを低減でき、このチャージアップに起因してアーク放電が誘発されることを抑制できる。
【００２５】
なお、本発明においては、前記アーク処理にて逆電圧を印加する期間と、前記帯電防止処理にて逆電圧を印加する期間とを相互に異なる期間とすることが好ましい。つまり、アーク処理では、アーク放電が消弧できればよいため、逆電圧印加期間は、アーク放電が消孤できるまでの時間で可能な限り短く設定され、出力遮断期間を逆に長くすることで、特に、電極たるカソード表面の状態を熱的にも正常状態に早く戻すことができる。他方、帯電防止処理では、カソード表面やプラズマ状態は正常なため、チャージアップ防止効果が大きくなるように逆電圧印加期間を長くとり、出力遮断期間を逆スパッタが防止する時間のみあればよく、非常に短い時間で良い。なお、逆スパッタが問題にならない場合には、上記時間が０でも良い。
【００２６】
また、前記アーク処理にて逆電圧印加後に第一のスイッチング素子により電極への通電を再開するまで期間と、前記帯電防止処理にて逆電圧印加後に第一のスイッチング素子により電極への通電を再開するまで期間とを相互に異なる期間としてもよい。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態の直流電源装置の構成を概略的に示す図。
【図２】図１の直流電源装置の制御手順を説明する図。
【図３】本発明の他の実施形態の直流電源装置の構成を概略的に示す図。
【図４】図３の直流電源装置の制御手順を説明する図。
【図５】図１の直流電源装置の制御手順の変形例を説明する図。
【図６】(ａ)〜（ｃ）は、図１に示す直流電源装置にて、通常動作時に帯電防止処理を行う場合の制御手順を説明する図。
【発明を実施するための形態】
【００２８】
以下に図面を参照して、スパッタ装置にてターゲットに直流電力を投入するために利用する場合を例として本発明の実施形態の直流電源装置Ｅ１，Ｅ２を説明する。
【００２９】
図１に示すように、直流電源装置Ｅ１は、例えばスパッタリング装置の処理室１内に配置される基板Ｓに対向させて配置され、プラズマ負荷Ｐに接触する電極たるターゲットＴに対し直流電力を投入するものである。直流電源装置Ｅ１は、直流電力の供給を可能とする直流電源部２と、アーク検知部３と、直流電源装置Ｅ１の稼働を統括制御する制御手段たるＣＰＵ回路４とを備える。直流電源部２は、特に図示しないが、商用の交流電力（例えば、単相ＡＣ２００Ｖ，３相ＡＣ２００など）が入力され、この入力された交流電力を整流して直流電力に変換した後、インバータ変換にて再度交流に変換し、その出力を整流して直流電力に再度変換してターゲットＴに出力する。直流電源部２からの正の出力（ケーブル）５ａの端部はグランド接地（本実施形態では、グランド接地された、処理室１内で基板Ｓを保持するホルダ（図示せず）に接続）され、負の出力（ケーブル）５ｂの端部はターゲットＴに接続されている。なお、図１中、Ｃはコンデンサである。
【００３０】
アーク検知部３は、出力電流、出力電圧を検出する検出回路３１を備え、検出回路３１で検出された出力電流、出力電圧はＡＤ変換回路３２を介してＣＰＵ回路４に入力されるようになっている。また、検出回路３１にはアーク検出回路３３が接続されている。アーク検出回路３３は、アーク放電が発生したときプラズマ負荷Ｐのインピーダンスが急激に小さくなって、急激な電圧低下が起こり、それに伴って電流が増加することから、検出回路３１で検出された出力電流及び／または出力電圧の変化量からアーク放電の発生を検出する。アーク検出回路３３にはアーク処理回路３４が通信自在に接続され、アーク処理回路３４は、ＣＰＵ回路４に通信自在に接続されている。
【００３１】
直流電源部２からの負の出力５ｂには、プラズマ負荷Ｐと直列に第一のスイッチング素子ＳＷ１が設けられている。また、正負の両出力５ａ、５ｂ間には、第一のスイッチング素子ＳＷ１の位置より直流電源部２側でプラズマ負荷Ｐと並列に第二のスイッチング素子ＳＷ２及び逆電圧を印加する逆電圧印加部６が設けられている。第一のスイッチング素子ＳＷ１は、双方向スイッチとして構成され、例えばＩＧＢＴとダイオードｄとを備える。そして、ＣＰＵ回路４に通信自在に接続されたドライバー回路Ｄによりそのオン、オフの切換えが制御される。また、第二のスイッチング素子ＳＷ２は、単方向スイッチとして構成され、例えば、ＩＧＢＴを備える。そして、上記同様、ＣＰＵ回路４に通信自在に接続されたドライバー回路Ｄによりそのオン、オフの切換えが制御される。なお、第一、第二の両スイッチング素子ＳＷ１、ＳＷ２は、上記に限定されるものではなく、例えば、第一のスイッチング素子としては、２個のＩＧＢＴを組み合わせて構成することができ、また、ＦＥＴ等のトランジスタを用いることもできる。
【００３２】
逆電圧印加部６はトランスから構成され、このトランスの一次側巻線６１は、負の出力５ｂにおいてこの負の出力５ｂへの第二のスイッチング素子からの配線の接点より直流電源部側２で第一のスイッチング素子ＳＷ１と直列に接続されている。他方、トランスの二次側巻線６２は、正負の両出力５ａ、５ｂに並列に設けられた第二のスイッチング素子ＳＷ２と直列に接続されている。
【００３３】
次に、図２を参照して本実施形態の直流電源装置Ｅ１の動作を説明する。ターゲットＴに電力投入する通常動作時、ＣＰＵ回路４及びドライバー回路Ｄの制御により第二のスイッチング素子ＳＷ２をオフし、逆電圧印加部６からターゲットＴへの逆電圧印加を停止した状態で、第一のスイッチング素子ＳＷ１のＩＧＢＴをオンすると、回路上ダイオードｄがオンのため、直流電源部２からターゲットＴに電力投入される。つまり、トランスの一次側巻線６１と二次側巻線６２とが直列接続されることで、直流電源部２からターゲットＴに電力投入される。
【００３４】
ターゲットＴのスパッタ中に、アーク検知部３にてアーク放電が検知されると、ＣＰＵ回路４及びドライバー回路Ｄの制御により第二のスイッチング素子ＳＷ２が先ずオンされる。これにより、ターゲットＴとの間で閉回路がつくられてアーク放電を消孤するアーク処理が開始される。即ち、第二のスイッチング素子ＳＷ２がオンされると、トランスの二次側巻線６２にて正の電圧が発生するため、第二のスイッチング素子ＳＷ２を通してターゲットＴに正電圧が印加される。これにより、逆電圧印加部６から正電圧がターゲットＴに印加されることでプラズマ負荷Ｐへのアークエネルギーが小さくなる。なお、本実施形態では、パルス状正電圧を印加しているが、波形はこれに限られるものではない。また、発生させる正の電圧は、通常動作時にターゲットＴに投入する電力等を考慮して、トランスの一次側及び二次側の両巻線６１、６２の巻数比を適宜調節することで設定される。
【００３５】
そして、所定期間（逆電圧印加期間）経過後、つまり、アークエネルギーが小さくなった後、第一のスイッチング素子ＳＷ１のＩＧＢＴをオフすると、ダイオードｄもオフとなり、非常に大きな過電圧の発生なしに、直流電源部２及び逆電圧印加部６からプラズマ負荷Ｐが所定期間切り離されて出力遮断期間となる。このとき、第二のスイッチング素子ＳＷ２は、オン状態のままであっても、または、オフに切換えてもよい。そして、出力遮断期間において、出力電流及び出力電圧が０になり、アーク放電へのエネルギー供給が一旦遮断される。最後に、ＣＰＵ回路４及びドライバー回路Ｄの制御により第二のスイッチング素子ＳＷ２がオフされると共に、第一のスイッチング素子ＳＷ１のダイオードｄがオンされてアーク処理が終了し、通常動作に戻る。
【００３６】
ここで、通常、直流電源部２からの出力電圧が大きく、ターゲットＴに出力電流が流れている状態では、第一のスイッチング素子ＳＷ１をオン、オフさせると、非常に大きな過電圧が発生してしまうが、上記構成を採用すれば、第二のスイッチング素子ＳＷ２により予め電圧や電流を小さいレベルにしているため、第一のスイッチング素子ＳＷ１の過電圧保護用の回路は簡単で済む。また、アーク処理時に、正電圧を印加するために別電源を用いることなく、トランス６にて正電圧を発生できるため、信頼性やコストの点で有利である。その上、上記従来例のものでは、比較的短い時間で正電圧を発生させてアーク処理を終了させないと、逆電流の増加が大きくなるのに対して、本実施形態では、第一及び第二の各スイッチング素子ＳＷ１、ＳＷ２を用いることで正電圧の発生時間を制限できるため、通常のプラズマ放電時に投入される電圧の１０％以下の正電圧、例えば、３〜５％程度の正電圧を印加させても、プラズマ負荷Ｐとの切り離し時間を十分とれば、十分なアーク放電を消孤するための操作が実現できる。
【００３７】
以上説明したように、本実施形態では、上記従来例とは異なり、逆電圧印加期間経過後に、出力遮断期間を設けたことで、逆電圧印加期間と出力遮断期間とをそれぞれ最適に設定できる。その結果、アーク放電発生時のアークエネルギーを最小化してアーク放電を消弧でき、しかも、消弧処理から復帰する際に、出力遮断期間を設けてエネルギー供給を一旦遮断しているため、アーク放電の継続や再発を確実に抑制できる。つまり、アーク放電を消弧する際には、正電圧印加の期間は可能な限り短くしてアーク電流を急速に０Ａまで持っていき、アーク放電が消弧した後に、ターゲットＴの表面状態（この切り離されている間にターゲットＴが冷却される等）と処理室１内の雰囲気とからアーク放電が再発生しない程度に戻るまでの時間だけ、直流電源部からターゲットＴへのエネルギーの供給を切断でき、その結果、通常動作復帰後にアーク放電が再発しない最適なアーク処理を行い得る。
【００３８】
上記実施形態では、逆電圧印加部６としてトランスを用いたものを例に説明したが、これに限定されるものではない。図３及び図４を参照して説明すれば、他の実施形態に係る直流電源装置Ｅ２では、逆電圧印加部６は、パルス状の正電圧をターゲットＴに印加し得る正電圧発生回路６０から構成できる。この場合、正電圧発生回路６０は、例えば、直流電源部２と同様の構成とでき、その正の出力は第二のスイッチング素子ＳＷ２と直列に接続され、その負の出力はターゲットＴに接続される。そして、アーク検知部３にてアーク放電の発生が検知されると、第二のスイッチング素子ＳＷ２をオンすると同時に、第一のスイッチング素子ＳＷ１をオフすれば、逆電圧印加期間となる。
【００３９】
逆電圧印加期間経過後、第二のスイッチング素子ＳＷ２をオフすることで出力遮断期間となり、この出力遮断期間経過後に、第一のスイッチング素子ＳＷ１をオンして通常のプラズマ放電状態となる。このような構成を採用すれば、通常のプラズマ放電状態と無関係に、アーク放電の消孤のために印加すべき正電圧のレベル（電圧）を簡単に制御できるため、様々なアーク処理に対応することが実現できる。
【００４０】
また、上記実施形態では、逆電圧印加期間と出力遮断期間とを連続して１回設けたものを例に説明したが、これに限定されるものではない。つまり、図５に示すように、ＣＰＵ回路４及びドライバー回路Ｄの制御により、上述したアーク処理が連続して繰り返されるようにしてもよい。これによれば、逆電圧印加期間に引き続き出力遮断期間を設けた場合、逆スパッタやそれに伴う逆アーク放電の発生を防止するために、逆電圧印加期間は可能な限り短くすることが好ましいが、基板ＳやターゲットＴへのチャージアップによりアーク放電の頻度が多いような場合には、チャージアップの防止効果として、逆パルスの発生は有効である。このため、上記のように、チャージアップ防止のため逆電圧を印加することで逆スパッタになり易い場合には、パルス幅と出力遮断時間を短くして複数回繰り返すことで（二回目以降の逆電圧印加期間が帯電防止となる）、確実にアーク放電の消孤できる。この場合、最後に逆電圧の印加を停止した直後に、第一のスイッチング素子ＳＷ１によりターゲットＴへの通電を再開すればよい。
【００４１】
また、上記実施形態では、最適なアーク処理を行うことを例に本発明の直流電源装置Ｅ１，Ｅ２を説明したが、これに限定されるものではなく、第一及び第二のスイッチング素子ＳＷ１、ＳＷ２及び逆電圧印加部６を備えた直流電源装置Ｅ１、Ｅ２は、ターゲットＴのスパッタ中に、ターゲットＴや基板Ｓへのチャージアップに起因したアーク放電発生を低減させるものとして機能させることもできる。
【００４２】
即ち、直流電源装置Ｅ１を例にすると、図６（ａ）に示すように、通常動作中、所定の間隔にて、ＣＰＵ回路４及びドライバー回路Ｄの制御により第二のスイッチング素子ＳＷ２が先ずオンしてターゲットＴとの間で閉回路をつくり、帯電防止処理が開始される。即ち、第二のスイッチング素子ＳＷ２をオンすると、トランス６の二次側巻線６２にて正の電圧が発生するため、第二のスイッチング素子ＳＷ２を通してターゲットＴに正電圧が印加される。そして、所定期間（帯電防止期間）経過後、第一のスイッチング素子ＳＷ１をオフすると、プラズマ負荷Ｐが所定期間切り離され、逆アークの発生を防止する出力遮断期間となる。その後、ＣＰＵ回路４及びドライバー回路Ｄの制御により第二のスイッチング素子ＳＷ２をオフすると共に、第一のスイッチング素子ＳＷ１をオンすると、帯電防止処理が終了して通常動作に戻る。なお、帯電防止処理を行う回数や間隔は、ターゲットＴへの投入電力、その使用頻度やターゲットＴの種類に応じて適宜設定される。
【００４３】
また、上記間隔は、等間隔であっても、異なる間隔であってもよい。なお、逆電圧を印加する波形は、アーク処理時と帯電防止処理時とで異なる方が効果的である。通常アーク処理には、逆電圧発生はアーク放電が消弧できれば良いので、できるだけ短くして、出力遮断期間を逆に長くすることで、特にターゲットＴ表面の状態を熱的にも正常状態に早く戻すことができる。一方、帯電防止処理では、アーク放電状態ではなく、通常のプラズマ放電から逆電圧に移行するために、ターゲットＴ表面やプラズマ状態は正常なため、チャージアップ防止効果が大きくなるように逆電圧期間を長くとり、出力遮断期間は逆スパッタを防止する時間のみあればよいので非常に短い時間でも良い。逆スパッタが問題にならない場合には、出力遮断時間が０でも良い。
【００４４】
さらに、図６（ｂ）に示すように、アーク処理を行った後に、図６（ａ）に示す帯電防止処理を実施することで、基板ＳやターゲットＴへのチャージアップを低減し、アーク放電発生の頻度を低減するようにしてもよい。この時もまた、アーク処理時の正電圧印加の波形と、帯電防止処理時の正電圧印加の波形とは、上記同様、異なる方が効果的である。また、図６（ｃ）に示すように、アーク処理後に、帯電防止処理として逆電圧を複数回（２回）発生させてもよい。
【符号の説明】
【００４５】
Ｅ１、Ｅ２…直流電源装置、１…処理室、２…直流電源部、３…アーク検知部、４…ＣＰＵ回路（制御手段）、５ａ、５ｂ…出力、６…トランス（逆電圧印加部）、６０…正電圧発生回路（逆電圧印加部）、ＳＷ１、ＳＷ２…スイッチング素子、Ｔ…ターゲット（電極）、Ｐ…プラズマ負荷
【図１】
0005399563.tif 000002
【図２】
0005399563.tif 000003
【図３】
0005399563.tif 000004
【図４】
0005399563.tif 000005
【図５】
0005399563.tif 000006
【図６】
0005399563.tif 000007