(57)【特許請求の範囲】
【請求項１】
入力電源とリアクトルとスイッチング素子と整流素子とを有するコンバータと、
前記コンバータの出力端子に接続された平滑コンデンサと、
前記スイッチング素子をオンオフ制御することで前記コンバータから出力される電力を制御する制御手段とを備え、
前記制御手段は、前記コンバータの入力電圧と前記コンバータの出力電圧とに基づき前記スイッチング素子をオンオフさせるパルス信号を生成するパルス発生器と、
前記パルス発生器で生成されたパルス信号のオン時間を所定時間マスクしたオン時間に補正する補正回路とを有し、
前記補正回路で補正されたオン時間に対応した時比率によって前記スイッチング素子をオンオフ制御することを特徴とする電力変換装置。
【請求項２】
入力電源とリアクトルとスイッチング素子と整流素子とを有する複数のコンバータが並列に接続されたインターリーブコンバータと、
前記インターリーブコンバータの出力端子に接続された平滑コンデンサと、
前記複数のコンバータの複数のスイッチング素子の各々をオンオフ制御することで前記インターリーブコンバータから出力される電力を制御する制御手段とを備え、
前記制御手段は、前記インターリーブコンバータの入力電圧と前記インターリーブコンバータの出力電圧とに基づき前記複数のスイッチング素子をオンオフさせる複数のパルス信号を生成するパルス発生器と、
前記パルス発生器で生成された前記複数のパルス信号のオン時間を所定時間マスクしたオン時間に補正する補正回路とを有し、
前記補正回路で補正されたオン時間に対応した時比率によって前記複数のスイッチング素子をオンオフ制御することを特徴とする電力変換装置。
【請求項３】
前記補正回路は、前記コンバータの入力電圧に比例して前記所定時間を補正することを特徴とする請求項１又は請求項２記載の電力変換装置。
【請求項４】
入力電源とリアクトルとスイッチング素子と整流素子とを有するコンバータと、
前記コンバータの出力端子に接続された平滑コンデンサと、
前記スイッチング素子をオンオフ制御することで前記コンバータから出力される電力を制御する制御手段とを備え、
前記制御手段は、前記コンバータの入力電圧と前記コンバータの出力電圧とに基づき前記スイッチング素子をオンオフさせるパルス信号を生成するパルス発生器と、
前記パルス発生器で生成されたパルス信号の時比率に対して前記スイッチング素子のオフ時間の比率が長くなるように補正する補正回路とを有し、
前記補正回路で補正された時比率によって前記スイッチング素子をオンオフ制御することを特徴とする電力変換装置。
【請求項５】
入力電源とリアクトルとスイッチング素子と整流素子とを有する複数のコンバータが並列に接続されたインターリーブコンバータと、
前記インターリーブコンバータの出力端子に接続された平滑コンデンサと、
前記複数のコンバータの複数のスイッチング素子の各々をオンオフ制御することで前記インターリーブコンバータから出力される電力を制御する制御手段とを備え、
前記制御手段は、前記インターリーブコンバータの入力電圧と前記インターリーブコンバータの出力電圧とに基づき前記複数のスイッチング素子をオンオフさせる複数のパルス信号を生成するパルス発生器と、
前記パルス発生器で生成された前記複数のパルス信号の時比率に対して前記複数のスイッチング素子のオフ時間の比率が長くなるように補正する補正回路とを有し、
前記補正回路で補正された時比率によって前記複数のスイッチング素子の各々をオンオフ制御することを特徴とする電力変換装置。
【請求項６】
前記補正回路は、前記インターリーブコンバータの入力電圧に比例して前記時比率を補正することを特徴とする請求項４又は請求項５記載の電力変換装置。
【請求項７】
前記コンバータに流れる入力電流を検出する電流検出手段を有し、
前記制御手段は、前記電流検出手段により検出された前記コンバータの電流がしきい値以下になった場合には、前記スイッチング素子をオフからオンに切り替えるオン制御回路を有することを特徴とする請求項１乃至請求項６のいずれか１項記載の電力変換装置。
【請求項８】
入力電源とリアクトルとスイッチング素子と整流素子とを有するコンバータから出力される電力を、前記スイッチング素子をオンオフ制御することで制御する制御回路であって、
前記コンバータの入力電圧と前記コンバータの出力電圧とに基づき前記スイッチング素子をオンオフさせるパルス信号を生成するパルス発生器と、
前記パルス発生器で生成されたパルス信号のオン時間を所定時間マスクしたオン時間に補正する補正回路とを有し、
前記補正回路で補正されたオン時間に対応した時比率によって前記スイッチング素子をオンオフ制御することを特徴とする制御回路。
【請求項９】
入力電源とリアクトルとスイッチング素子と整流素子とを有するコンバータから出力される電力を、前記スイッチング素子をオンオフ制御することで制御する制御回路であって、
前記コンバータの入力電圧と前記コンバータの出力電圧とに基づき前記スイッチング素子をオンオフさせるパルス信号を生成するパルス発生器と、
前記パルス発生器で生成されたパルス信号の時比率に対して前記スイッチング素子のオフ時間の比率が長くなるように補正する補正回路とを有し、
前記補正回路で補正された時比率によって前記スイッチング素子をオンオフ制御することを特徴とする制御回路。
【請求項１０】
前記コンバータに流れる電流がしきい値以下になった場合には、前記スイッチング素子をオフからオンに切り替えるオン制御回路を有することを特徴とする請求項８又は請求項９記載の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置及び制御回路に関する。
【背景技術】
【０００２】
図１５は従来の電力変換装置を示す回路構成図である。図１５に示す従来の電力変換装置は、電流臨界型の力率改善回路である。
【０００３】
電力変換装置において、整流器ＲＣ１は、交流電源Ｖinの交流電圧を整流し直流電圧に変換する。整流器ＲＣ１の出力両端には、昇圧トランスＴ１の第１巻線Ｎ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ１と電流検出抵抗Ｒ５とが接続された直列回路と、抵抗Ｒ１と抵抗Ｒ２とが接続された直列回路とが接続されている。
【０００４】
スイッチング素子Ｑ１と電流検出抵抗Ｒ５とが接続された直列回路の両端には、整流器Ｄ１と平滑コンデンサＣ１とからなる整流平滑回路が接続されている。平滑コンデンサＣ１の両端には抵抗Ｒ３と抵抗Ｒ４とが接続された直列回路が接続されている。
【０００５】
抵抗Ｒ１，Ｒ２は、入力電圧検出手段を構成し、整流器ＲＣ１の出力電圧を抵抗Ｒ１と抵抗Ｒ２とで分圧した分圧電圧により検出して入力電圧信号Ｖvin を出力する。抵抗Ｒ３，Ｒ４は、出力電圧検出手段を構成し、平滑コンデンサＣ１の両端電圧を抵抗Ｒ３と抵抗Ｒ４とで分圧した分圧電圧により検出して出力電圧信号Ｖfb を出力する。
【０００６】
制御回路１０は、乗算器１１、誤差増幅器１２、コンパレータＣＭＰ１，ＣＭＰ２、ＲＳフリップフロップＦＦ２を備えている。誤差増幅器１２は、出力電圧検出手段により検出された出力電圧信号Ｖfbと基準電源Ｖrefの電圧との誤差電圧を増幅して、誤差増幅信号Ｖcmpを出力する。乗算器１１は、入力電圧信号Ｖvin と誤差増幅信号Ｖcmpとを乗算して、乗算結果信号Ｖmulを出力する。電流検出抵抗Ｒ５は、スイッチング素子Ｑ１に流れる電流を検出する。
【０００７】
コンパレータＣＭＰ２は、電流検出抵抗Ｒ５により検出された電流信号Ｖisが乗算器１１からの乗算結果信号Ｖmul以上になったときにＨレベルをＲＳフリップフロップＦＦ２のリセット端子Ｒに出力する。コンパレータＣＭＰ１は、昇圧トランスＴ１の第２巻線Ｎ２に発生する電圧が基準電圧Ｖｒ以下になった時にＨレベルをＲＳフリップフロップＦＦ２のセット端子Ｓに出力する。
【０００８】
即ち、電流検出抵抗Ｒ５により検出された電流信号Ｖisと乗算器１１からの乗算結果信号Ｖmultとを比較してスイッチング素子Ｑ１のオン期間を決め、スイッチング素子Ｑ１のオフ期間は昇圧トランスＴ１の第２巻線Ｎ２の電圧極性の変化によって決定される。
【０００９】
図１６に従来の電力変換装置の各部の動作波形を示す。図１６において、Ｖmulは乗算結果信号、Ｖisは電流検出抵抗Ｒ５で検出されたスイッチング素子Ｑ１のスイッチング電流、ＯＵＴはスイッチング素子Ｑ１の駆動信号、zcd は昇圧トランスＴ１の第２巻線Ｎ２から検出した電圧極性信号である。
【００１０】
なお、従来の技術として、例えば、特許文献１〜３が知られている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開昭６２−５８８７１号公報
【特許文献２】特開昭６３−１８６５５５号公報
【特許文献３】特許第３５７０１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来の電力変換装置は、スイッチング素子Ｑ１のオンタイミングを検出するために、昇圧トランスＴ１に第２巻線Ｎ２を設ける必要があり、コストが増加すると同時に、第２巻線Ｎ２が短絡した場合に昇圧トランスＴ１の第１巻線Ｎ１のインダクタンス値が低下して電力変換装置が正常に動作しなくなる不具合が発生することがある。
【００１３】
本発明は、補助巻線を用いることなく、入力電圧と出力電圧との電圧差が小さい条件で且つ電圧検出の誤差に起因するオフ時間のバラツキが大きくても、良好なスイッチングが行え、安価で高機能な電力変換装置及び制御回路を提供することにある。
【課題を解決するための手段】
【００１４】
前述した課題を解決するため、第１の発明は、入力電源とリアクトルとスイッチング素子と整流素子とを有するコンバータと、前記コンバータの出力端子に接続された平滑コンデンサと、前記スイッチング素子をオンオフ制御することで前記コンバータから出力される電力を制御する制御手段とを備え、前記制御手段は、前記コンバータの入力電圧と前記コンバータの出力電圧とに基づき前記スイッチング素子をオンオフさせるパルス信号を生成するパルス発生器と、前記パルス発生器で生成されたパルス信号のオン時間を所定時間マスクしたオン時間に補正する補正回路とを有し、前記補正回路で補正されたオン時間に対応した時比率によって前記スイッチング素子をオンオフ制御することを特徴とする。
【００１５】
第２の発明は、入力電源とリアクトルとスイッチング素子と整流素子とを有する複数のコンバータが並列に接続されたインターリーブコンバータと、前記インターリーブコンバータの出力端子に接続された平滑コンデンサと、前記複数のコンバータの複数のスイッチング素子の各々をオンオフ制御することで前記インターリーブコンバータから出力される電力を制御する制御手段とを備え、前記制御手段は、前記インターリーブコンバータの入力電圧と前記インターリーブコンバータの出力電圧とに基づき前記複数のスイッチング素子をオンオフさせる複数のパルス信号を生成するパルス発生器と、前記パルス発生器で生成された前記複数のパルス信号のオン時間を所定時間マスクしたオン時間に補正する補正回路とを有し、前記補正回路で補正されたオン時間に対応した時比率によって前記複数のスイッチング素子をオンオフ制御することを特徴とする。
【００１６】
第３の発明は、入力電源とリアクトルとスイッチング素子と整流素子とを有するコンバータと、前記コンバータの出力端子に接続された平滑コンデンサと、前記スイッチング素子をオンオフ制御することで前記コンバータから出力される電力を制御する制御手段とを備え、前記制御手段は、前記コンバータの入力電圧と前記コンバータの出力電圧とに基づき前記スイッチング素子をオンオフさせるパルス信号を生成するパルス発生器と、前記パルス発生器で生成されたパルス信号の時比率に対して前記スイッチング素子のオフ時間の比率が長くなるように補正する補正回路とを有し、前記補正回路で補正された時比率によって前記スイッチング素子をオンオフ制御することを特徴とする。
【００１７】
第４の発明は、入力電源とリアクトルとスイッチング素子と整流素子とを有する複数のコンバータが並列に接続されたインターリーブコンバータと、前記インターリーブコンバータの出力端子に接続された平滑コンデンサと、前記複数のコンバータの複数のスイッチング素子の各々をオンオフ制御することで前記インターリーブコンバータから出力される電力を制御する制御手段とを備え、前記制御手段は、前記インターリーブコンバータの入力電圧と前記インターリーブコンバータの出力電圧とに基づき前記複数のスイッチング素子をオンオフさせる複数のパルス信号を生成するパルス発生器と、前記パルス発生器で生成された前記複数のパルス信号の時比率に対して前記複数のスイッチング素子のオフ時間の比率が長くなるように補正する補正回路とを有し、前記補正回路で補正された時比率によって前記複数のスイッチング素子の各々をオンオフ制御することを特徴とする。
【発明の効果】
【００１８】
第１の発明及び第２の発明によれば、補正回路はパルス発生器で生成されたパルス信号のオン時間を所定時間マスクしたオン時間に補正し、制御手段は、補正回路で補正されたオン時間に対応した時比率によってスイッチング素子をオンオフ制御するので、補助巻線を用いることなく、入力電圧と出力電圧との電圧差が小さい条件で且つ電圧検出の誤差に起因するオフ時間のバラツキが大きくても、良好なスイッチングが行え、安価で高機能な電力変換装置を提供できる。
【００１９】
第３の発明及び第４の発明によれば、補正回路はパルス発生器で生成されたパルス信号の時比率に対してスイッチング素子のオフ時間の比率が長くなるように補正し、制御手段は補正回路で補正された時比率によってスイッチング素子をオンオフ制御するので、補助巻線を用いることなく、入力電圧と出力電圧との電圧差が小さい条件で且つ電圧検出の誤差に起因するオフ時間のバラツキが大きくても、良好なスイッチングが行え、安価で高機能な電力変換装置を提供できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例１の電力変換装置を示す回路構成図である。
【図２】実施例１の電力変換装置内の演算器の回路構成図である。
【図３】実施例１の演算器内の乗除算回路の回路構成図である。
【図４】実施例１の演算器内のミラー回路の回路構成図である。
【図５】実施例１の電力変換装置内のパルス発生器の回路構成図である。
【図６】本発明の実施例１の電力変換装置の各部の動作波形図である。
【図７】本発明の実施例２の電力変換装置を示す回路構成図である。
【図８】実施例２の電力変換装置内のパルス発生器と補正回路との回路構成図である。
【図９】本発明の実施例２の電力変換装置の各部の動作波形図である。
【図１０】本発明の実施例３の電力変換装置を示す回路構成図である。
【図１１】実施例３の電力変換装置内のパルス発生器と駆動回路との回路構成図である。
【図１２】本発明の実施例３の電力変換装置の各部の動作波形図である。
【図１３】本発明の実施例４の電力変換装置を示す回路構成図である。
【図１４】本発明の実施例５の電力変換装置を示す回路構成図である。
【図１５】従来の電力変換装置を示す回路構成図である。
【図１６】従来の電力変換装置の各部の動作波形図である。
【発明を実施するための形態】
【００２１】
以下、本発明の電力変換装置の実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００２２】
図１は本発明の実施例１の電力変換装置を示す回路構成図である。図１に示す電力変換装置において、整流器ＲＣ１は、交流電源Ｖinの交流電圧を整流し直流電圧に変換する。整流器ＲＣ１の出力両端には、昇圧リアクトルＬ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ１とが接続された直列回路と、抵抗Ｒ１と抵抗Ｒ２とが接続された直列回路とが接続されている。
【００２３】
スイッチング素子Ｑ１の両端には、整流器Ｄ１と平滑コンデンサＣ１とからなる整流平滑回路が接続されている。平滑コンデンサＣ１の両端には抵抗Ｒ３と抵抗Ｒ４とが接続された直列回路が接続されている。
【００２４】
抵抗Ｒ１，Ｒ２は、入力電圧検出手段を構成し、整流器ＲＣ１の出力電圧を抵抗Ｒ１と抵抗Ｒ２との接続点で分圧した分圧電圧により検出して入力電圧信号Ｖvin を出力する。抵抗Ｒ３，Ｒ４は、出力電圧検出手段を構成し、平滑コンデンサＣ１の両端電圧を抵抗Ｒ３と抵抗Ｒ４との接続点で分圧した分圧電圧により検出して出力電圧信号Ｖfb を出力する。
【００２５】
制御回路１０ａは、誤差増幅器１２、発振器１３、駆動回路１６を備えている。発振器１３は、演算器１４とパルス発生器１５とから構成されている。誤差増幅器１２は、出力電圧検出手段により検出された出力電圧信号Ｖfbと基準電源Ｖrefの電圧との誤差電圧を増幅して、誤差増幅信号Ｖcmpを出力する。発振器１３は、入力電圧信号Ｖvin と出力電圧信号Ｖfbと誤差増幅信号Ｖcmpとに基づいてパルス列信号を生成する。駆動回路１６は、発振器１３からのパルス列信号に基づいてスイッチング素子Ｑ１を駆動する。
【００２６】
図２は実施例１の電力変換装置内の演算器の回路構成図である。図２に示すオペアンプＡＭＰ１０において、反転入力端子は、出力電圧信号Ｖfbの端子に接続され、非反転入力端子は、ＭＯＳＦＥＴＱ１０のドレインと抵抗Ｒ１０の一端とに接続され、出力端子はＭＯＳＦＥＴＱ１０のゲートに接続され、ＭＯＳＦＥＴＱ１０のソースはミラー回路１４１に接続されている。即ち、オペアンプＡＭＰ１０と抵抗Ｒ１０とＭＯＳＦＥＴＱ１０とで構成される電圧電流変換回路は、出力電圧信号Ｖfbを電流信号Ｉfbに変換して電流信号Ｉfbをミラー回路１４１に出力する。
【００２７】
オペアンプＡＭＰ１１において、反転入力端子は、入力電圧信号ＶVinの端子Vinに接続され、非反転入力端子は、ＭＯＳＦＥＴＱ１１のドレインと抵抗Ｒ１１の一端とに接続され、出力端子はＭＯＳＦＥＴＱ１１のゲートに接続され、ＭＯＳＦＥＴＱ１１のソースはミラー回路１４１に接続されている。即ち、オペアンプＡＭＰ１１と抵抗Ｒ１１とＭＯＳＦＥＴＱ１１とで構成される電圧電流変換回路は、入力電圧信号ＶVinを電流信号ＩVinに変換して電流信号ＩVinをミラー回路１４１に出力する。
【００２８】
オペアンプＡＭＰ１２において、反転入力端子は、誤差電圧信号Ｖcmpの端子に接続され、非反転入力端子は、ＭＯＳＦＥＴＱ１２のドレインと抵抗Ｒ１２の一端とに接続され、出力端子はＭＯＳＦＥＴＱ１２のゲートに接続され、ＭＯＳＦＥＴＱ１２のソースはミラー回路１４１に接続されている。即ち、オペアンプＡＭＰ１２と抵抗Ｒ１２とＭＯＳＦＥＴＱ１２とで構成される電圧電流変換回路は、誤差電圧信号Ｖcmpを電流信号Ｉcmpに変換して電流信号Ｉcmpをミラー回路１４１に出力する。
【００２９】
ミラー回路１４１は、３つの電圧電流変換回路により変換された電流変換信号Ｉfb，Ｉvin，Ｉcmpを所望の信号レベルに変換する。乗除算回路１４２，１４３は、ミラー回路１４１から入力された電流変換信号を乗除算し、乗除結果として、演算器１４の出力信号であるオン時間信号Ｉonとオフ時間信号Ｉoffとをパルス発生器１５に出力する。
【００３０】
図３は実施例１の演算器内の乗除算回路の回路構成図である。図３に示す乗除算回路１４２，１４３において、トランジスタＱ４０，Ｑ４１，Ｑ４２，Ｑ４３のコレクタとトランジスタＱ４０，Ｑ４１のベースには、電源Ｒｅｇが接続されている。トランジスタＱ４０のエミッタとトランジスタＱ４２のベースとの接続点ａとトランジスタＱ４２のエミッタとトランジスタＱ４４のベースとの接続点ｂとトランジスタＱ４３のエミッタとトランジスタＱ４５のベースとの接続点ｃとはそれぞれ入力端子を構成している。
【００３１】
トランジスタＱ４１のエミッタにはトランジスタＱ４４のコレクタとトランジスタＱ４３のベースとが接続され、トランジスタＱ４４のエミッタはトランジスタＱ４５のエミッタと電流源Ｉtaとに接続され、トランジスタＱ４５のコレクタは出力端となっている。各入力端子ａ，ｂ，ｃに流れる電流Ｉａ，Ｉｂ，Ｉｃの値により乗除算回路１４２，１４３の出力電流値Ｉoutが変化する。図３に示す乗除算回路１４２，１４３では、出力電流値Ｉout はＩa×Ｉb／Ｉcとなると同時に出力電流値Ｉout は電流源Ｉta以下である。
【００３２】
図４は実施例１の演算器内のミラー回路の回路構成図である。図４に示すミラー回路１４１は、ＭＯＳＦＥＴにより構成されたカレントミラー回路であり、図２に示す電圧電流変換回路により変換された電流変換信号Ｉvin ，Ｉfb，Ｉcmpと乗除算回路１４３の演算結果Ｉon とがそれぞれ入力され、乗除算回路１４３に適した形に信号レベルを整形して出力する。
【００３３】
即ち、ＭＯＳＦＥＴＱ２０，Ｑ２１，Ｑ３０，Ｑ３１は、電流変換信号からＩvinを引算した値の信号レベルを乗除算回路１４３に適した形に整形して出力する。ＭＯＳＦＥＴＱ２２，Ｑ２３，Ｑ３２は、電流変換信号Ｉfbの信号レベルからＩvinを引算した値を乗除算回路１４３に適した形に整形して出力する。ＭＯＳＦＥＴＱ２６，Ｑ２７，Ｑ３６，Ｑ３７は、電流変換信号Ｉcmpの信号レベルを乗除算回路１４３に適した形に整形して出力する。ＭＯＳＦＥＴＱ２４，Ｑ２５，Ｑ３３，Ｑ３４，Ｑ３５は、演算結果Ｉonの信号レベルを乗除算回路１４３に適した形に整形して演算結果Ｉon１，Ｉｏｎ２として出力する。
【００３４】
発振器１３は、乗除算回路１４２とミラー回路１４１とにより誤差増幅信号Ｖcmpに反比例したオン時間信号Ｉonを生成し、乗除算回路１４３とミラー回路１４１とにより入力電圧信号Ｖvinと出力電圧信号Ｖfbとオン時間信号Ｉonとに基づき求めたオフ時間信号Ｉoffを生成して出力する。
【００３５】
図５は実施例１の電力変換装置内のパルス発生器の回路構成図である。図５に示すパルス発生器１５は、入力されたオン時間信号Ｉonとオフ時間信号Ｉoff と誤差増幅信号Ｖcmpとに基づいてパルス列信号を生成し出力する。
【００３６】
図５において、ＭＯＳＦＥＴＱ５０，Ｑ５１，Ｑ５２，Ｑ５３のソースには電源Ｒｅｇが接続されている。ＭＯＳＦＥＴＱ５０のゲートとドレインとＭＯＳＦＥＴＱ５１のゲートとの接続点ａは入力端子を構成し、この入力端子に演算器１４からの電流Ｉoffが流れる。ＭＯＳＦＥＴＱ５２のゲートとドレインとＭＯＳＦＥＴＱ５３のゲートとの接続点ｂは入力端子を構成し、この入力端子に演算器１４からの電流Ｉonが流れる。
【００３７】
ＭＯＳＦＥＴＱ５１のドレインはＭＯＳＦＥＴＱ５５のソースに接続され、ＭＯＳＦＥＴＱ５５のドレインは発振コンデンサＣ５０の一端とＭＯＳＦＥＴＱ５７のドレインとコンパレータＣＭＰ５０の非反転入力端子とＭＯＳＦＥＴＱ５６のドレインとに接続されている。発振コンデンサＣ５０の他端とＭＯＳＦＥＴＱ５７のドレインとは接地され、ＭＯＳＦＥＴＱ５６のソースはＭＯＳＦＥＴＱ５３のソースに接続されている。
【００３８】
コンパレータＣＭＰ５０の反転入力端子には誤差電圧信号Ｖcmpが入力され、コンパレータＣＭＰ５０の出力端子はＭＯＳＦＥＴＱ５７のゲートとＤフリップフロップＦＦ５０のトリガ端子とに接続されている。ＭＯＳＦＥＴＱ５６のゲートはＤフリップフロップＦＦ５０の入力端子Ｄと反転出力端子Ｑｂとに接続され、ＭＯＳＦＥＴＱ５５のゲートはＤフリップフロップＦＦ５０の出力端子Ｑに接続され、出力端子Ｑから出力ＯＵＴが取り出される。
【００３９】
図５に示す構成によれば、ＤフリップフロップＦＦ５０がセット状態であるとき、出力ＱはＨレベルであり、反転出力ＱｂはＬレベルである。このとき、ＭＯＳＦＥＴＱ５５はオフ状態であり、ＭＯＳＦＥＴＱ５６はオン状態である。ＭＯＳＦＥＴＱ５６はＭＯＳＦＥＴＱ５２，Ｑ５３とで構成されたミラー回路を介してオン時間信号Ｉonを発振コンデンサＣ５０に供給し、発振コンデンサＣ５０を充電する。
【００４０】
発振コンデンサＣ５０の両端電圧がオン時間信号Ｉonによって誤差増幅信号Ｖcmpまで充電されると、コンパレータＣＭＰ５０はＨレベルを出力しＤフリップフロップＦＦ５０にクロックパルスを出力する。これと同時に発振用コンデンサＣ５０が放電される。ＤフリップフロップＦＦ５０がセット状態でクロックパルスが入力されると、ＤフリップフロップＦＦ５０はリセット状態に変化する。このとき、ＤフリップフロップＦＦ５０の出力ＱはＬレベルであり、反転出力ＱｂはＨレベルになり、ＭＯＳＦＥＴＱ５５はオン状態になり、ＭＯＳＦＥＴＱ５６はオフ状態になる。
【００４１】
ＭＯＳＦＥＴＱ５５はＭＯＳＦＥＴＱ５０，Ｑ５１とで構成されたミラー回路を介してオフ時間信号Ｉoffを発振コンデンサＣ５０に供給し発振コンデンサＣ５０を充電する。発振コンデンサＣ５０の両端電圧がオフ時間信号Ｉoffによって誤差増幅信号Ｖcmpまで充電されると、コンパレータＣＭＰ５０はＨレベルを出力しＤフリップフロップＦＦ５０にクロックパルスを出力する。これと同時に発振用コンデンサＣ５０が放電される。ＤフリップフロップＦＦ５０がリセット状態でクロックパルスが入力されると、ＤフリップフロップＦＦ５０はセット状態になる。
【００４２】
以上の動作を繰り返し、パルス発生器１５は、オン時間信号Ｉonとオフ時間信号Ｉoffと誤差増幅信号Ｖcmpとに基づいてパルス列信号を生成する。パルス発生器１５は発振コンデンサＣ５０を電流によって充電し発振コンデンサＣ５０の充電電圧が所定の電圧に充電されるまでの時間に基づいてパルス列を生成する。この動作は以下の数式で表すと、
【数１】
0005402469.tif 000002
【００４３】
となる。
【００４４】
図１に示す昇圧型力率改善コンバータにおいて、スイッチング素子Ｑ１のオン時間は、入力電圧Ｖinや出力電圧Ｖoの変化によらず誤差増幅信号Ｖcmpにのみ比例して変化し、スイッチング素子Ｑ１のオフ時間は入力電圧Ｖinと出力電圧Ｖoとスイッチング素子Ｑ１のオン時間に比例して変化する。スイッチング素子Ｑ１のオン時間とオフ時間の関係を数式で表すと、
【数２】
0005402469.tif 000003
【００４５】
となる。
【００４６】
式１と式２とからオン時間信号Ｉonとオフ時間信号Ｉoffの関係を表すと、
【数３】
0005402469.tif 000004
【００４７】
となる。
【００４８】
図１に示す演算器１４は、ミラー回路１４１と乗除算回路１４３とを用いて式３に対応するように信号を整形してオフ時間信号Ｉoffを求めている。このため、パルス発生器１５によって生成されるパルス列信号は、昇圧方式率改善コンバータにおけるオン時間Ｔonとオフ時間Ｔoff の時比率（デューティ比）を最適な値に制御することができる。なお、図６に本発明の実施例１の電力変換装置の各部の動作波形図を示した。
【００４９】
このように構成された実施例１の電力変換装置は、スイッチング素子Ｑ１のオンオフタイミングをＩＣ内部で生成しているため、昇圧リアクトルＬ１に流れる電流を検出するための巻線を用意する必要がない。
【実施例２】
【００５０】
次に、実施例２の電力変換装置を説明する。実施例１の電力変換装置では、入力電圧信号Ｖvinと出力電圧Ｖfbとが正確に測定されなかった場合に力率が悪化して装置効率が低下したり、スイッチング周波数が過度に低下し可聴周波数以下になる場合がある。
【００５１】
出力電圧が３８５Ｖで入力電圧が１００Ｖの場合にはオフ時間Ｔoffは、オン時間Ｔonに対して０．３５倍の時間となる。このとき、入力電圧Ｖinと出力電圧Ｖoとの電圧検出に±１％の誤差が含まれた場合には、オフ時間Ｔoffはオン時間Ｔonに対して０．３４倍から０．３６倍の範囲でバラツキが発生するがほぼ無視できる範囲である。
【００５２】
これに対して、出力電圧が３８５Ｖで入力電圧が３７５Ｖの場合には、オン時間Ｔonに対してオフ時間Ｔoffは３７．５倍の時間が必要である。このとき、入力電圧Ｖinと出力電圧Ｖoの電圧検出に±１％の誤差が含まれた場合、オフ時間Ｔoffはオン時間Ｔonに対して２０．０９倍から１５８倍の範囲でバラツキが発生する。このため、オフ時間Ｔoffのバラツキを無視できない。即ち、入力電圧Ｖvinと出力電圧Ｖoとの差が小さくなると、電圧検出の誤差に起因するオフ時間Ｔoffのバラツキが拡大する。即ち、オフ時間が長くなると、次のサイクルにおいて、スイッチング素子Ｑ１，Ｑ２がオフからオンに切り替わるのが遅れるため、良好なスイッチングが行えない。
【００５３】
そこで、実施例２の電力変換装置は、制御回路により生成されるパルス列信号に補正信号を付加することにより、入力電圧Ｖinと出力電圧Ｖoとの電圧差が小さい条件で且つ電圧検出の誤差に起因するオフ時間のバラツキが大きくても、良好なスイッチングが行え、安価で高機能な電力変換装置を提供することを特徴とする。
【００５４】
図７は本発明の実施例２の電力変換装置を示す回路構成図である。図７に示す実施例２の電力変換装置において、制御回路１０ｂは、誤差増幅器１２、発振器１３、補正回路１８、駆動回路１６を備えている。発振器１３は、演算器１４とパルス発生器１５とから構成されている。即ち、実施例２では実施例１に対して、補正回路１８を付加したことを特徴とする。
【００５５】
図８は実施例２の電力変換装置内のパルス発生器と補正回路との回路構成図である。図８に示すように、パルス発生器１５のＤフリップフロップＦＦ５０の出力端子Ｑ，Ｑｂに補正回路１８が接続されている。補正回路１８は、ＤフリップフロップＦＦ５０の出力Ｑの信号を所定の時間だけ遅延させる遅延回路１８１と、遅延回路１８１からの遅延信号をセット端子Ｓに入力することでセットされ、ＤフリップフロップＦＦ５０の反転出力Ｑｂの信号をリセット端子Ｒに入力することでリセットされるＲＳフリップフロップＦＦ５１とを有し、パルス発生器１５で発生されたパルス列信号のオン時間を所定時間だけマスク（間引く）したオン時間に補正する。
【００５６】
図８に示す構成によれば、パルス発生器１５のパルス列信号がＨレベルになると、このＨレベルは、遅延回路１８１によって所定時間だけ遅延され、遅延されたＨレベルによってＲＳフリップフロップＦＦ５１はセットされ、ＲＳフリップフロップＦＦ５１の出力ＱはＨレベルとなる。
【００５７】
パルス列信号がＬレベルに変化すると、パルス列信号の反転信号であるＤフリップフロップＦＦ５０の反転出力ＱｂはＨレベルになり、ＲＳフリップフロップＦＦ５１のリセット端子ＲにＨレベルが入力されて、ＲＳフリップフロップＦＦ５１の出力ＱはＬレベルに変化する。補正回路１８は以上の動作を繰り返す。即ち、実施例２の補正回路１８は、パルス生成器１５で生成されたパルス列信号のオン時間から所定時間（遅延回路１８１で遅延された時間だけ）を間引いたオン時間となるように動作する。従って、制御回路１０ｂは、補正回路１８で補正されたオン時間に対応した時比率でスイッチング素子Ｑ１をオンオフさせる。
【００５８】
図８に示す電力変換装置において、入力電圧を変化させて負荷に電力を供給した場合、補正回路１８は、入力電圧が上昇するに従って（即ち、入力電圧に比例して）、前記所定時間を補正するので、スイッチング素子Ｑ１のオン時間は短くなる。
【００５９】
実施例２では、スイッチング素子Ｑ１のオン時間から所定時間を間引いているため、スイッチング素子Ｑ１のオン時間が短くなると、相対的に補正回路１８によって間引かれたオン時間のオン時間全体に占める割合が大きくなる。
【００６０】
一方、パルス発生器１５によって生成されたパルス列信号の周期は変化しない
ため、見かけ上オフ時間Ｔoffが長くなる。このため、電圧検出部の検出誤差によってオフ時間Ｔoff が大きくばらついても、オフ時間Ｔoff が理論値（演算器１４の演算により求められたオフ時間）より短くなる不具合を補正することができる。
【００６１】
図９（ａ）に入力電圧Ｖinと出力電圧Ｖoとの電圧差が小さい状態での電圧検出誤差の影響を表す図を示す。図９（ａ）では昇圧リアクトルＬ１に流れる電流ＩＬ１と発振コンデンサＣ５０の両端電圧とについて誤差の条件を変えて示している。図９（ａ）において、ＶＣ５０−２％は入力電圧Ｖinと出力電圧Ｖoとの差を実際よりも多く検出した際の発振コンデンサＣ５０の波形である。ＶＣ５０＋２％は入力電圧Ｖinと出力電圧Ｖo の差を実際よりも少なく検出した際の発振コンデンサＣ５０の波形である。
【００６２】
ＶＣ５０−２％の波形は実際のリアクトル電流ＩＬ１が零になるよりも前にオフ時間Ｔoff が終了している。ＶＣ５０＋２％の波形はリアクトル電流ＩＬ１が零になった後も長時間にわたってオフ時間Ｔoff が継続している。
【００６３】
図９（ｂ） には、補正回路１８を付加した時の昇圧リアクトルＬ１の電流ＩＬ１、発振コンデンサＣ５０の両端電圧ＶＣ５０、ＤフリップフロップＦＦ５０の出力ＰＷＭ及び出力ＰＷＭよりも所定時間ｔｄだけ遅延されたＲＳフリップフロップＦＦ５１の出力ＯＵＴを示す。この場合、電圧検出回路はオフ時間Ｔoffが第１所定時間よりも短くなる方向に誤差を有しているものとする。
【００６４】
オン時間Ｔonは、所定の電力を得るために補正回路１８の出力時のパルス幅が電圧検出回路の誤差、補正回路１８の有無に関わらず略一定となる。一方、オフ時間Ｔoffは、補正回路１８によって間引かれたオン時間に対応するだけのオフ時間を合わせてオフ時間Ｔoff に含まれることになる。
【００６５】
このため、オン時間の時比率が大きい場合には、補正回路１８によって間引かれたオン時間とあまり変わらない時比率がオフ時間Ｔoffに付与され、オン時間の時比率が小さい場合には補正回路１８によって間引かれた時間の数倍以上の時比率がオフ時間Ｔoffに付与される。
【実施例３】
【００６６】
図１０は本発明の実施例３の電力変換装置を示す回路構成図である。図１０に示す実施例３の電力変換装置は、実施例２の電力変換装置に対して、昇圧リアクトルＬ１とスイッチング素子Ｑ１とダイオードＤ１とからなる第１コンバータと昇圧リアクトルＬ２とスイッチング素子Ｑ２とダイオードＤ２とからなる第２コンバータとが並列に接続されたインターリーブコンバータ構成となっている点が異なる。
【００６７】
また、入力電流検出抵抗Ｒ５は、インターリーブコンバータと整流器ＲＣ１の負極端とに接続され、制御回路１０ｃ内の発振器１３ａは、入力電流検出抵抗Ｒ５によって検出された入力電流信号Ｖisを入力するようになっている。駆動回路１６ａは、発振器１３ａからの第１駆動信号と第２駆動信号とによってスイッチング素子Ｑ１，Ｑ２をオンオフ駆動させる。
【００６８】
図１１は実施例３の電力変換装置内のパルス発生器１５ａと駆動回路１６ａとの回路構成図である。パルス発生器１５ａは、図７に示すパルス発生器１５に対して、さらに、ミラー回路を構成するＭＯＳＦＥＴＱ５８，Ｑ５９、ＭＯＳＦＥＴＱ５２，Ｑ５３とミラー回路を構成するＭＯＳＦＥＴＱ６１，Ｑ６２、第１補正電流Ｉadj１を流す電流源、基準電源Ｖref2、コンパレータＣＭＰ５１、ＭＯＳＦＥＴＱ６０、第２補正電流Ｉadj２を流す電流源が追加されて構成されている。第１補正電流Ｉadj１を流す電流源は、補正回路１８ａに対応している。
【００６９】
第１補正電流Ｉadj１を流す電流源は、ＭＯＳＦＥＴＱ５１のドレインとＭＯＳＦＥＴＱ５９のドレインとに接続され、演算器１４からのパルス列信号の時比率に対してスイッチング素子Ｑ１，Ｑ２のオフ時間の比率が長くなるようにオフ時間信号Ｉoffを補正する。コンパレータＣＭＰ５１は、入力電流信号Ｖisに応じた電圧と基準電源Ｖref2の電圧とを比較し、入力電流信号Ｖisが基準電源Ｖref2の電圧以下になると、即ち、入力電流信号Ｖisの低下を検出すると、ＭＯＳＦＥＴＱ５８のドレインに接続されたＭＯＳＦＥＴＱ６０をオンさせて、第２補正電流Ｉadj２をオフ時間信号Ｉoff に加える。なお、基準電源Ｖref2、コンパレータＣＭＰ５１、ＭＯＳＦＥＴＱ６０及び第２補正電流Ｉadj２を流す電流源は、電流欠乏補正回路を構成する。
【００７０】
パルス発生回路１５ａは、駆動回路１６ａに接続され、駆動回路１６ａは、分周器１６１、オンパルス生成器１６２，１６３を有する。分周器１６１は、ＤフリップフロップＦＦ５０によって生成されたパルス列信号を分周し位相が１８０度異なる第１トリガ信号及び第２トリガ信号を生成する。オンパルス生成器１６２は、分周器１６１の第１トリガ信号とＭＯＳＦＥＴＱ６２からのオン時間信号Ｉonと誤差増幅信号Ｖcmpとに基づきオンパルスを生成してスイッチング素子Ｑ１のゲートに出力する。オンパルス生成器１６３は、分周器１６１の第２トリガ信号とＭＯＳＦＥＴＱ６１からのオン時間信号Ｉonと誤差増幅信号Ｖcmpとからオンパルスを生成してスイッチング素子Ｑ２のゲートに出力する。
【００７１】
オンパルス生成器１６２，１６３は、インターリーブコンバータを制御するためのパルス列を生成するためのパルス発生器にあたり、実施例１の電力変換装置と同様に電圧検出誤差の影響によって特性が大きく依存される可能性がある。
【００７２】
そこで、実施例３では、第１補正電流Ｉadj１が、オフ時間信号Ｉoffから直接一定の電流を差引くように動作する。この第１補正電流Ｉadj１を式３に追加すると、
【数４】
0005402469.tif 000005
【００７３】
となる。
【００７４】
入力電圧Ｖinと出力電圧Ｖoとの差が大きい場合にはオフ時間信号Ｉoffは大きな値となるため、第１補正電流Ｉadj１の占める割合は小さいが、入力電圧Ｖinと出力電圧Ｖo との差が小さくなると、オフ時間信号Ｉoff が小さくなり、第１補正電流Ｉadj１がオフ時間信号Ｉoffに与える影響が大きくなる。このため、オフ時間信号Ｉoffに第１補正電流Ｉadj１を付加することにより、実施例２に示したパルス列信号のオン時間から所定の時間を間引く効果と似た特性を得ることができる。
【００７５】
このように、オフ時間信号Ｉoffから所定の電流を間引く補正を行うことで、入力電圧Ｖin、出力電圧Ｖo の検出誤差に起因する誤差によってスイッチング素子Ｑ１，Ｑ２のオフ期間Ｔoff が所定の時間に対して短くなる問題を回避することができる。
【００７６】
上述した補正は、スイッチング素子Ｑ１，Ｑ２のオフ期間Ｔoffが演算器１４の演算により求められたオフ期間よりも短くなった場合に有効である。しかし、スイッチング素子Ｑ１，Ｑ２のオフ期間Ｔoffが演算器１４の演算により求められたオフ期間よりも長くなった場合には、次のサイクルにおいてスイッチング素子Ｑ１，Ｑ２がオンするのが大幅に遅れる。
【００７７】
この課題を解決するため、実施例３では、コンパレータＣＯＭＰ５１が電流検出抵抗Ｒ５によって検出された入力電流信号Ｖisに応じた電圧と基準電源Ｖref２の電圧とを比較し、入力電流信号Ｖisに応じた電圧が基準電源Ｖref２の電圧以下となったことを検出すると、オフ時間信号Ｉoffに第２補正電流Ｉadj２を加算して、スイッチング素子Ｑ１，Ｑ２のオフ時間を短縮する。
【００７８】
入力電圧Ｖvinと出力電圧Ｖoとが正確に検出され、インターリーブコンバータが適切にスイッチング動作している場合や入力電圧Ｖvinと出力電圧Ｖoとの差が大きい場合には、位相が異なる２つのコンバータの入力電流が加算された電流が電流検出抵抗Ｒ５によって検出されるため、コンパレータＣＭＰ５１は動作しない。
【００７９】
これに対して、入力電圧Ｖvinと出力電圧Ｖoとの差が小さくなり、オフ時間信号Ｉoff の精度が低下して、オフ時間が長くなると、昇圧リアクトルＬ１，Ｌ２に流れる電流と発振器１３ａで生成されるパルス列に大きな時比率の差が発生する。
【００８０】
この時比率の差が大きくなると、インターリーブ制御を行っていても電流が不連続となる。入力電流が不連続になりかけると、図１２に示すように、時刻ｔ１において、コンパレータＣＭＰ５１が電流検出抵抗Ｒ５によって検出された入力電流信号Ｖisと基準電圧Ｖref２とを比較して電流欠乏を検出すると、コンパレータＣＭＰ５１は、Ｈレベルとなる。
【００８１】
また、コンパレータＣＭＰ５１は、ＭＯＳＦＥＴＱ６０をオンし補正電流Ｉadj２をオフ時間信号Ｉoffに加える。入力電圧信号Ｖinと出力電圧信号Ｖoとの差が小さい条件では、オフ時間信号Ｉoffは小さな値となっている。このため、オフ時間信号Ｉoffに補正電流Ｉadj２を加えた電流により、発振コンデンサＣ５０が充電されるので、発振コンデンサＣ５０の電圧ＶＣ５０が急激に上昇する。
【００８２】
電圧ＶＣ５０が誤差増幅信号Ｖcmpを越えた時点で、コンパレータＣＭＰ５０がＨレベルを出力するので、ＭＯＳＦＥＴＱ５７がオンし、発振コンデンサＣ５０が放電し、フリップフロップＦＦ５０がリセットされる。このため、時刻ｔ２において出力ＯＵＴがＨレベルとなり、スイッチング素子Ｑ１，Ｑ２が次サイクルにおいてオンする。従って、オフ時間が不適切に長くなることを補正することができる。
【００８３】
このように、入力電圧Ｖvinと出力電圧Ｖoとの差の検出に誤差が生じた場合においても、２相インターリーブコンバータのオフ時間は演算で求めたオフ時間の約２倍以上に長くなることはなくなる。
【００８４】
このように、実施例３の電力変換装置によれば、入力電圧と出力電圧との電圧差が小さい条件で演算によって求められた時比率に対してスイッチング素子のオフ時間の時比率が長くなるように補正する第１補正回路Ｉadj１と、コンバータの入力電流の欠乏を検出するとスイッチング素子のオフ時間を短縮するように補正する第２補正回路Ｖref2，ＣＭＰ５１，ＭＯＳＦＥＴＱ６０，Ｉadj２を備えたので、補助巻線を用いることなく、入力電圧と出力電圧との電圧差が小さい条件で且つ電圧検出の誤差に起因するオフ時間のバラツキが大きくても、良好なスイッチングが行え、安価で高機能な電力変換装置を提供できる。
【００８５】
また、２相インターリーブコンバータを入力電圧検出端子ＶＩＮ、出力電圧検出端子ＦＢ、入力電流検出端子ＩＳ、位相補償端子ＣＯＭＰ、第１スイッチング素子駆動端子ＯＵＴ１、第２スイッチング素子駆動端子ＯＵＴ２、電源端子Ｖｃｃ、グランド端子ＧＮＤの合計８端子で構成でき、安価で高性能のインターリーブコンバータを提供できる。
【実施例４】
【００８６】
図１３は本発明の実施例４の電力変換装置を示す回路構成図である。図１３に示す実施例４の電力変換装置は、図１０に示す本発明の実施例３の電力変換装置の構成に対して、図７に示す実施例２のパルス発生器１５と補正回路１８とを用いたことを特徴とする。
【００８７】
このような実施例４のインターリーブコンバータにおいても、実施例２の電力変換装置の効果と同様な効果が得られる。
【実施例５】
【００８８】
図１４は本発明の実施例５の電力変換装置を示す回路構成図である。図１４に示す実施例５の電力変換装置は、図７に示す本発明の実施例２の電力変換装置の構成に対して、図１０に示す実施例３のパルス発生器１５ａと補正回路１８ａとを用いたことを特徴とする。
【００８９】
このような実施例５の電力変換装置においても、実施例３の電力変換装置の効果と同様な効果が得られる。
【００９０】
なお、本発明は、実施例１乃至５の電力変換装置に限定されるものではない。例えば、実施例３のパルス発生器１５ａに対して、コンパレータＣＭＰ５１の出力をコンパレータＣＭＰ５０の出力に直接接続しても、実施例３のパルス発生器１５ａと同様な動作及び効果が得られる。
【００９１】
また、実施例２乃至５の電力変換装置のいずれかを組み合わせても良い。
【００９２】
また、実施例１乃至５の電力変換装置では、昇圧型力率改善回路について説明したが、コンバータ部は昇圧型ＤＣ／ＤＣコンバータでも良く、降圧型コンバータでも良い。入力電圧が一定電圧以下となったことを検出した場合には、前記第１補正電流Ｉadj１を停止もしくは第１補正電流Ｉadj１の電流値を可変するように構成しても良い。
【産業上の利用可能性】
【００９３】
本発明は、コンバータやインターリーブコンバータに適用可能である。
【符号の説明】
【００９４】
Ｖin  交流電源
ＲＣ１，Ｄ１  整流器
Ｒ１，Ｒ２，Ｒ３，Ｒ４  抵抗
Ｔ１  昇圧トランス
Ｑ１，Ｑ２  スイッチング素子
Ｒ５  電流検出抵抗
Ｃ１  平滑コンデンサ
Ｌ１，Ｌ２  昇圧リアクトル
Ｄ１，Ｄ２  ダイオード
ＦＦ５０  Ｄフリップフロップ
ＦＦ５１  ＲＳフリップフロップ
ＣＭＰ５０，ＣＭＰ５１  コンパレータ
１０ａ，１０ｂ，１０ｃ  制御回路
１２  誤差増幅器
１３，１３ａ  発振器
１４  演算器
１５，１５ａ，１５ｂ  パルス発生器
１６，１６ａ  駆動回路
１８，１８ａ  補正回路
１４１  ミラー回路
１４２，１４３  乗除算回路
１６１  分周回路
１６２，１６３  オンパルス生成器
【図１】
0005402469.tif 000006
【図２】
0005402469.tif 000007
【図３】
0005402469.tif 000008
【図４】
0005402469.tif 000009
【図５】
0005402469.tif 000010
【図６】
0005402469.tif 000011
【図７】
0005402469.tif 000012
【図８】
0005402469.tif 000013
【図９】
0005402469.tif 000014
【図１０】
0005402469.tif 000015
【図１１】
0005402469.tif 000016
【図１２】
0005402469.tif 000017
【図１３】
0005402469.tif 000018
【図１４】
0005402469.tif 000019
【図１５】
0005402469.tif 000020
【図１６】
0005402469.tif 000021