(57)【特許請求の範囲】
【請求項１】
パッケージ内部に載置された半導体増幅素子と、
前記パッケージ内部において、前記半導体増幅素子の入力側に載置された入力整合回路基板と、
この入力整合回路基板の表面上に形成されるとともに、一端が前記半導体装置に電気的に接続され、他端が入力リードに接続された入力信号ラインと、
この入力信号ラインに接続されるように前記入力整合回路基板の表面上に形成された入力整合回路パターンと、
前記パッケージ内部において、前記半導体増幅素子の出力側に載置された出力整合回路基板と、
この出力整合回路基板の表面上に形成されるとともに、一端が前記半導体装置に電気的に接続され、他端が出力リードに接続された出力信号ラインと、
この出力信号ラインに接続されるように前記出力整合回路基板の表面上に形成された出力整合回路パターンと、
前記出力整合回路基板の表面上に、前記出力信号ラインに対して電気的に接続・切断可能に形成された減衰器と、
を具備することを特徴とする高周波半導体増幅装置。
【請求項２】
前記減衰器は、前記出力信号ラインが分断された箇所に形成された第１の抵抗パターンと、
一端が、前記出力信号ラインとは離間した位置に形成されるとともにワイヤによって前記出力信号ラインに接続可能なランドに接続され、他端が接地された第２の抵抗パターンと、
を具備することを特徴とする請求項１に記載の高周波半導体増幅装置。
【請求項３】
前記第２の抵抗パターンは複数に分断されるとともに、前記ランドは、前記第２の抵抗パターンの分断部分にもさらに形成されたことを特徴とする請求項２に記載の高周波半導体増幅装置。
【請求項４】
前記減衰器は、前記出力整合回路基板の表面上のうち、前記出力整合回路パターンよりも前記半導体増幅素子側に形成されたことを特徴とする請求項１乃至３のいずれかに記載の高周波半導体増幅装置。
【請求項５】
前記減衰器は、前記出力整合回路基板の表面上のうち、前記出力整合回路パターンよりも前記出力リード側に形成されたことを特徴とする請求項１乃至３のいずれかに記載の高周波半導体増幅装置。
【請求項６】
前記半導体増幅素子と前記入力整合回路基板との間に、前記半導体増幅素子および前記入力信号ラインにワイヤによって接続されたチップコンデンサをさらに具備することを特徴とする請求項１乃至５のいずれかに記載の高周波半導体増幅装置。
【請求項７】
前記出力整合回路基板は、第１の出力整合回路基板、およびこの基板よりも基板厚が厚く形成された第２の出力整合回路基板からなるとともに、
前記出力信号ラインは、前記第１の出力整合回路基板の表面上に形成された第１の出力信号ライン、および前記第２の出力整合回路基板の表面上に、前記第１の出力信号ラインよりも幅広に形成された第２の出力信号ラインからなり、
前記減衰器は、前記第２の出力整合回路基板の表面上に、前記第２の出力信号ラインに対して電気的に接続・切断可能に形成されたことを特徴とする請求項１乃至６のいずれかに記載の高周波半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体増幅素子および整合回路が密閉封止された高周波半導体増幅装置に関する。
【背景技術】
【０００２】
従来の高周波半導体増幅装置は、例えばＦＥＴ素子等の半導体増幅素子、および整合回路を有しており、これらがパッケージ内部に気密封止されて構成されている。
【０００３】
半導体増幅素子の入力側の整合回路は、整合回路基板上の信号ラインに接続された整合回路パターンと、この整合回路パターンが形成された整合回路基板と半導体増幅素子との間に設けられたチップコンデンサと、によって構成されている。半導体増幅素子とチップコンデンサとはワイヤによって接続されており、同様にチップコンデンサと信号ラインとも、ワイヤによって接続されている。
【０００４】
また、半導体増幅素子の出力側の整合回路は、上述とは別の整合回路基板上の信号ラインに接続された整合回路パターンによって構成されている。半導体増幅素子と信号ラインとは、ワイヤによって接続されている。
【０００５】
また、入力側および出力側のそれぞれの信号ラインには、パッケージ内部から外部まで延長されたリードが接続されており、高周波は、これらのリードから入力あるいは出力される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−１３６６０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、このような従来の高周波半導体増幅装置は、高周波半導体増幅装置に高調波の多い信号が入力された場合、整合条件がずれて装置が形成された場合等において発振が生じ、高周波半導体増幅装置から大電力が出力される問題がある。従って、実際に使用される程度の電力を有する信号を入力し、その出力を測定するために、高周波半導体増幅装置の出力をネットワークアナライザ、オシロスコープ等の測定器に入力すると、測定器に許容される最大電力を超えた大電力が測定器に入力され、測定器が故障する問題がある。従って、整合回路の調整等の発振対策が困難となる問題がある。
【０００８】
そこで、高周波半導体装置と測定器との間に減衰器を接続し、高周波半導体装置の出力電力をこの減衰器で減衰させることにより、測定器の故障を抑制する方法も考えられる。しかし、高周波半導体装置と減衰器とのインピーダンスの違いによってこれらの間でも発振が生じてしまう。従って、高周波半導体装置内の発振を抑制するための発振対策とは別に、この発振対策を講ずるために別途、高周波半導体装置内の整合回路の調整等の発振対策を講ずる必要がある。すなわち、この方法を採用しても、高周波半導体装置内の発振を抑制するための発振対策は困難である。
【０００９】
なお、測定器の故障を抑制するために、発振が生じても測定器が許容できる最大電力を超えない程度の小さな電力を有する信号を入力すると、入力する信号が小さすぎるため、本来確認したい出力信号波形が確認できないため、この方法を採用することはできない。
【００１０】
本実施形態は、この問題に鑑みてなされたものであり、発振対策を容易に講ずることができる高周波半導体増幅装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本実施形態による高周波半導体増幅装置は、パッケージ内部に載置された半導体増幅素子と、前記パッケージ内部において、前記半導体増幅素子の入力側に載置された入力整合回路基板と、この入力整合回路基板の表面上に形成されるとともに、一端が前記半導体装置に電気的に接続され、他端が入力リードに接続された入力信号ラインと、この入力信号ラインに接続されるように前記入力整合回路基板の表面上に形成された入力整合回路パターンと、前記パッケージ内部において、前記半導体増幅素子の出力側に載置された出力整合回路基板と、この出力整合回路基板の表面上に形成されるとともに、一端が前記半導体装置に電気的に接続され、他端が出力リードに接続された出力信号ラインと、この出力信号ラインに接続されるように前記出力整合回路基板の表面上に形成された出力整合回路パターンと、前記出力整合回路基板の表面上に、前記出力信号ラインに対して電気的に接続・切断可能に形成された減衰器と、を具備することを特徴とするものである。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る高周波半導体増幅装置であって、減衰器が出力信号ラインから電気的に切断された状態を模式的に示す上面図である。
【図２】第１の実施形態に係る高周波半導体増幅装置であって、減衰器が出力信号ラインに対して電気的に接続された状態を模式的に示す上面図である。
【図３】第２の実施形態に係る高周波半導体増幅装置であって、減衰器が出力信号ラインから電気的に切断された状態を模式的に示す上面図である。
【図４】第３の実施形態に係る高周波半導体増幅装置であって、減衰器が出力信号ラインから電気的に切断された状態を模式的に示す上面図である。
【図５】第３の実施形態に係る高周波半導体増幅装置であって、減衰器が出力信号ラインに対して電気的に接続された状態の一例を模式的に示す上面図である。
【図６】第４の実施形態に係る高周波半導体増幅装置であって、減衰器が出力信号ラインから電気的に切断された状態を模式的に示す上面図である。
【図７】第５の実施形態に係る高周波半導体増幅装置であって、減衰器が出力信号ラインから電気的に切断された状態を模式的に示す上面図である。
【発明を実施するための形態】
【００１３】
以下に、本実施形態にかかる高周波半導体増幅装置について、図面を参照して説明する。
【００１４】
（第１の実施形態）
図１は、第１の実施形態にかかる高周波半導体増幅装置を模式的に示す上面図である。図１の高周波半導体増幅装置は、半導体増幅素子１１、入力整合回路１２、および出力整合回路１３を有している。これらは、例えは銅ベースの合金、または鉄ベースの合金（コバール）等からなるパッケージ１４の内部に載置されている。
【００１５】
半導体増幅素子１１は、例えば半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）からなるが、ＦＥＴ以外の増幅素子、例えば高移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）等であってもよい。
【００１６】
入力整合回路１２は、入力整合回路パターン１５およびチップコンデンサ１６からなる。このうち、入力整合回路パターン１５は、入力整合回路基板１７の表面上の入力信号ライン１８に接続されるように、入力整合回路基板１７の表面上に形成されている。なお、入力整合回路基板１７は、例えばアルミナ、またはセラミック等の絶縁体からなり、パッケージ１４内部のうち、半導体増幅素子１１の入力側に載置されている。また、チップコンデンサ１６は、半導体増幅素子１１と入力整合回路基板１７との間に載置されている。
【００１７】
チップコンデンサ１６と半導体増幅素子１１とは、第１のワイヤ１９によって接続されている。同様に、入力信号ライン１８の一端とチップコンデンサ１６とは、例えば第２のワイヤ２０によって接続されている。さらに、同様に、入力信号ライン１８の他端とパッケージ１４の側壁を貫通するように設けられた入力リード２１とは、例えば第３のワイヤ２２によって接続されている。なお、各ワイヤ１９、２０、２２は、例えば金等の導体からなるものである。
【００１８】
このような入力整合回路１２のうち、チップコンデンサ１６、およびこのコンデンサ１６と入力信号ライン１８とを接続する第２のワイヤ２０、とは、ＬＣ直列回路を構成している。このＬＣ直列回路は、入力整合回路パターン１５とともに入力整合回路１２の機能を有すると同時に、周波数フィルタとしても機能する。すなわち、このＬＣ直列回路を設けることにより、高周波半導体増幅装置に入力することができる信号の周波数帯域を広くすることができる。
【００１９】
出力整合回路１３は、出力整合回路パターン２３からなる。出力整合回路パターン２３は、出力整合回路基板２４の表面上の出力信号ライン２５に接続されるように、出力整合回路基板２４の表面上に形成されている。なお、出力整合回路基板２４は、例えばアルミナ、またはセラミック等の絶縁体からなり、パッケージ１４内部のうち、半導体増幅素子１１の出力側に載置されている。
【００２０】
半導体増幅素子１１と出力整合回路基板２４上の出力信号ライン２５の一端とは、例えば第４のワイヤ２６によって接続されている。同様に、出力信号ライン２５の他端とパッケージ１４の側壁を貫通するように設けられた出力リード２７とは、例えば第５のワイヤ２８によって接続されている。なお、各ワイヤ２６、２８は、例えば金等の導体からなるものである。
【００２１】
また、出力整合回路基板２４上において、出力整合回路パターン２３よりも半導体増幅素子１１側には、減衰器２９が形成されている。この減衰器２９は、入出力の整合を保ちながら、この減衰器２９を通過する信号等の電力レベルを減衰させるものであり、第１の抵抗パターン３０と複数の第２の抵抗パターン３１と、を有するものである。
【００２２】
第１の抵抗パターン３０は、例えば出力信号ライン２５が分断されるように出力信号ライン２５の一部が除去されており、この除去された部分に設けられている。
【００２３】
複数の第２の抵抗パターン３１は、出力信号ライン２５とは離間した位置に設けられている。各第２の抵抗パターン３１の一端は、出力信号ライン２５とは離間した位置に設けられたランド３３と称する導体に接続されている。そして、各第２の抵抗パターン３１の他端は、出力整合回路基板２４上に設けられた接地用パッド３２に接続される。なお、接地用パッド３２およびこのパッド３２下の出力整合回路基板２４には、これらを貫通する貫通孔３４が形成されており、この貫通孔３４の内壁には、接地された導体（図示せず）が形成されている。すなわち、各第２の抵抗パターン３１の他端は、接地用パッド３２および貫通孔３４内部の導体（図示せず）を介して接地されている。
【００２４】
第１の抵抗パターン３０および複数の第２の抵抗パターン３１からなる減衰器２９は、出力信号ライン２５に対して容易に電気的に接続・切断可能なように形成されている。なお、図１においては、減衰器２９が出力信号ライン２５から電気的に切断された状態を示している。
【００２５】
図１に示すように、減衰器２９が出力信号ライン２５から電気的に切断された状態とは、複数の第２の抵抗パターン３１の一端に設けられたランド３３と出力信号ライン２５とは接続されておらず、第１の抵抗パターン３０の両端の出力信号ライン２５が、例えば金等の導体からなる第６のワイヤ３５によって第１の抵抗パターン３０を跨ぐように接続された状態である。この状態においては、出力信号ライン２５を流れる信号等は、第１の抵抗パターン３０および第２の抵抗パターン３１を流れることはない。すなわち、減衰器２９が出力信号ライン２５から電気的に切断された状態となる。
【００２６】
これに対して、図２は、減衰器２９が出力信号ライン２５に電気的に接続された状態を示している。図２に示すように、減衰器２９が接続された状態とは、複数の第２の抵抗パターン３１の一端に設けられたランド３３と出力信号ライン２５とが、例えば金等の導体からなる第７のワイヤ３６によって接続されており、図１に示す第６のワイヤ３５が取り外された状態である。この状態においては、出力信号ライン２５を流れる信号等は、第１の抵抗パターン３０および第２の抵抗パターン３１を流れる。すなわち、減衰器２９が出力信号ライン２５に電気的に接続された状態となる。
【００２７】
図２に示されるように、減衰器２９が出力信号ライン２５に電気的に接続された状態において、出力信号ライン２５を流れる信号等は、第１の抵抗パターン３０の抵抗値Ｒ１と、出力信号ライン２５のインピーダンス値Ｚ（単位：Ω（オーム））基づいて定められる減衰量Ｌ（単位：ｄＢ（デシベル））で信号等の電力レベルが減衰される。なお、減衰量Ｌは、Ｋ＝１０Ｌ／２０とすると、Ｒ１＝Ｚ（Ｋ２−１）／２Ｋ、Ｒ２＝Ｚ（Ｋ＋１）／Ｋ−１により求められる。
【００２８】
なお、減衰器２９は、高周波半導体増幅装置から出力される電力が、ネットワークアナライザ、オシロスコープ等の測定器に許容される最大電力を超えない程度、例えば、高周波半導体増幅装置の利得が１／２になる程度の合成抵抗値Ｒを有するように構成されればよい。
【００２９】
ここで、減衰器２９は、上述のように抵抗によって信号等の電力レベルを減衰させるものである。従って、減衰器２９は、第１の抵抗パターン３０のみによって構成されてもよい。しかし、第１の抵抗パターン３０は、この両端における信号等の反射を抑制するために、出力信号ライン２５と同じ幅で形成される必要がある。従って、第１の抵抗パターン３０の抵抗値Ｒ１は、出力信号ライン２５の幅に制限される。すなわち、減衰器２９の減衰量は、出力信号ライン２５の幅に制限される。従って、上述の測定器に許容される最大電力を超えない程度まで電力を減衰させることができない場合が生ずるといった問題がある。
【００３０】
これに対して、図１、図２に示されるように、減衰器２９を、第１の抵抗パターン３０および複数の第２の抵抗パターン３１によって構成した場合、複数の第２の抵抗パターン３１が取りうる抵抗値Ｒ２に制限はないため、出力信号ライン２５のインピーダンス値に合わせた減衰器２９を構成することができ、減衰器２９の減衰量に制限はなくなる。従って、確実に、上述の測定器に許容される最大電力を超えない程度まで電力を減衰させることができるため、減衰器２９は、第１の抵抗パターン３０および複数の第２の抵抗パターン３１によって構成されることが好ましい。
【００３１】
次に、上述の高周波半導体増幅装置を用いた高周波半導体増幅装置の測定方法について説明する。まず、図１に示すように、減衰器２９が出力信号ライン２５から電気的に切断された状態で、入力リード２１から、高周波半導体増幅装置内で発振が生じていてもネットワークアナライザ、オシロスコープ等の測定器に許容される最大電力を超えない程度の小さい電力を有する信号を入力する。
【００３２】
なお、高周波半導体増幅装置の動作に必要なバイアス電圧を印加しただけで装置内に発振が生じる場合もあるため、この時点では、上述のような小さい電力を有する信号を必ずしも入力しなくともよい。
【００３３】
次に、高周波半導体増幅装置の出力を、ネットワークアナライザ等の出力の周波数特性を確認することができる測定器に入力する。これにより、発振が生じているか否かを測定することができる。
【００３４】
ここで、周波数特性を測定した結果、発振が生じていないことが確認されれば、入力リード２１に、実際に使用される程度の電力を有する信号を入力し、その出力を上述の測定器に入力することにより、出力信号波形や周波数特性を測定すればよい。
【００３５】
これに対して、周波数特性を測定した結果、発振が生じていることが確認された場合には、図２に示すように、減衰器２９を出力信号ライン２５に電気的に接続させる。この後に、入力リード２１に、実際に使用される程度の電力を有する信号を入力し、その出力を上述の測定器に入力する。この時、減衰器２９は、半導体増幅素子１１からの出力信号の電力を減衰させるとともに、例えば入出力整合回路１２、１３間等で生ずる発振を減衰させる。従って、高周波半導体増幅装置からは、測定器が故障しない程度まで減衰された電力が出力されるため、測定器を故障させることなく、出力信号波形や周波数特性を測定することができる。
【００３６】
この後、減衰されて出力された出力信号波形や周波数特性に応じて、例えば入出力整合回路パターン１５、２３を、発振が生じないように調節する等の発振対策を講ずればよい。なお、整合回路パターン１５、２３の調整等の発振対策は、高周波半導体増幅装置からの出力が、予め定められた減衰量で減衰した出力であるため、この減衰量を考慮して発振対策を講ずればよい。
【００３７】
このように発振対策を講じた後、最後に、減衰器２９を、出力信号ライン２５から電気的に切断させる。これにより、発振が生ずることなく、また、半導体増幅素子１１から出力された信号は減衰せずに、高周波半導体増幅装置から出力される。
【００３８】
以上に説明したように、第１の実施形態にかかる高周波半導体増幅装置によれば、第６のワイヤ３５および第７のワイヤ３６の着脱のみで、出力信号ライン２５に対して容易に電気的に接続・切断可能な減衰器２９が、出力整合回路基板２４上に形成されている。従って、測定器を故障させることなく、容易に発振対策を講ずることができる。これにより、高速に設計可能な高周波半導体装置を提供することができる。
【００３９】
なお、第１の実施形態にかかる高周波半導体増幅装置は、利得等の半導体増幅素子１１の特性ばらつき、半導体増幅素子１１の低温動作時における利得の上昇等の利得過大に対しても、発振対策と同様にして、容易に利得抑制対策を講ずることができ、出力特性が安定した高周波半導体装置を提供することができる。
【００４０】
（第２の実施形態）
図３は、第２の実施形態にかかる高周波半導体増幅装置を模式的に示す上面図である。図３の高周波半導体増幅装置は、図１に示される高周波半導体増幅装置と比較して、出力整合回路基板２４上に形成される減衰器２９の位置が異なる。すなわち、図３の高周波半導体増幅装置において減衰器２９は、出力整合回路パターン２３よりも出力リード２７側に形成されている。なお、減衰器２９の構成および出力信号ライン２５に対する電気的な接続・切断方法は、第１の実施形態にかかる高周波半導体増幅装置と同様であり、図３においては、減衰器２９が出力信号ライン２５から電気的に切断された状態を示している。
【００４１】
以上に説明した第２の実施形態にかかる高周波半導体増幅装置であっても、第１の実施形態にかかる高周波半導体増幅装置と同様に、出力信号ライン２５に対して容易に電気的に接続・切断可能な減衰器２９が出力整合回路基板２４上に形成されているため、測定器を故障させることなく、容易に発振対策を講ずることができる。さらには、容易に利得抑制対策を講ずることができる。
【００４２】
また、第２の実施形態にかかる高周波半導体増幅装置においては、図３に示す高周波半導体増幅装置が直列に連結された場合、または、図３に示す高周波半導体増幅装置のパッケージ１４の内部構成が直列に連結されるとともに、これらが同一のパッケージ内に載置された高周波半導体増幅装置において、高周波半導体増幅装置間、または、同一パッケージ内の半導体増幅素子１１間で生ずる発振を減衰させることができる。このように、第２の実施形態にかかる高周波半導体増幅装置によれば、特に、図３に示す高周波半導体増幅装置が直列に連結された場合、または、図３に示す高周波半導体増幅装置のパッケージ１４の内部構成が同一パッケージ内で直列に連結された高周波半導体装置に対して有効である。
【００４３】
（第３の実施形態）
図４は、第３の実施形態にかかる高周波半導体増幅装置を模式的に示す上面図である。図４の高周波半導体増幅装置は、図１に示される高周波半導体増幅装置と比較して、減衰器３７の構成が異なる。具体的には、互いに離間して複数箇所（例えば２箇所）に設けられた複数の第１の抵抗パターン３８を有するとともに、第２の抵抗パターン３９は分割され、その分割部分および分割された一方の第２の抵抗パターン３９の一端に、それぞれランド４０、４１が形成されている。
【００４４】
なお、図４は、この減衰器３７が、出力信号ライン２５から電気的に切断された状態を示している。すなわち、第６のワイヤ３５は、複数の第１の抵抗パターン３８を跨ぐように、複数の第１の抵抗パターン３８の両端の出力信号ライン２５間を接続しており、出力信号ライン２５とランド４０、４１とは接続されていない状態である。
【００４５】
これに対して、図５は、減衰器３７が出力信号ライン２５に電気的に接続された状態の一例を示している。すなわち、第６のワイヤ３５は、一つの第１の抵抗パターン３８を跨ぐように、出力信号ライン２５間を接続しており、第２の抵抗パターン３９の分割部分に形成されたランド４１と出力信号ライン２５とは、第７のワイヤ３６によって接続された状態である。この状態における減衰器３７の減衰量Ｌは、一つの第１の抵抗パターン３８の抵抗値Ｒ１と、分割された他方の第２の抵抗パターン３９の抵抗値Ｒ２を用いて、第１の実施形態において示した計算式に基づいて求められる値である。
【００４６】
なお、減衰器３７が出力信号ライン２５に電気的に接続された状態は、他にも、例えば、第６のワイヤ３５が取り外されているとともに、第７のワイヤ３６が、分割された一方の第２の抵抗パターン３９の一端のランド４０と出力信号ライン２５とに接続された状態であってもよい。この場合、減衰器３７の減衰量Ｌは、複数の第１の抵抗パターン３８の合成抵抗値Ｒ１と、分割された両方の第２の抵抗パターン３９の合成抵抗値Ｒ２を用いて、第１の実施形態において示した計算式に基づいて求められる値である。
【００４７】
このように、減衰器３７は、第６のワイヤ３５の位置、および第７のワイヤ３６の位置に応じて、複数の合成抵抗値Ｒを有することができるものである。
【００４８】
以上に説明した第３の実施形態にかかる高周波半導体増幅装置であっても、第１の実施形態にかかる高周波半導体増幅装置と同様に、第６のワイヤ３５および第７のワイヤ３６の着脱のみで、出力信号ライン２５に対して容易に電気的に接続・切断可能な減衰器３７が出力整合回路基板２４上に形成されているため、測定器を故障させることなく、容易に発振対策を講ずることができる。さらには、容易に利得抑制対策を講ずることができる。
【００４９】
また、第３の実施形態にかかる高周波半導体増幅装置においては、第６および第７のワイヤ３５、３６の接続位置を変えることにより、容易に減衰器３７の合成抵抗値Ｒを変更することができる。すなわち、減衰量を変更することができる。これにより、第１の実施形態に係る高周波半導体増幅装置と比較して、より適した減衰量で、半導体増幅素子１１からの出力信号および発振を減衰させることができる。従って、必要以上に半導体増幅素子１１からの出力信号および発振を減衰させることを抑制することができ、より容易に発振対策、および利得抑制対策を講ずることができる。
【００５０】
（第４の実施形態）
図６は、第４の実施形態にかかる高周波半導体増幅装置を模式的に示す上面図である。図６の高周波半導体増幅装置は、図４に示される高周波半導体増幅装置と比較して、出力整合回路基板２４上に形成される減衰器３７の位置が異なる。すなわち、図４の高周波半導体増幅装置において減衰器３７は、出力整合回路パターン２３よりも出力リード２７側に形成されている。なお、減衰器３７の構成および出力信号ライン２５に対する電気的な接続・切断方法は、第３の実施形態にかかる高周波半導体増幅装置と同様であり、図６においては、減衰器３７が出力信号ライン２５から電気的に切断された状態を示している。
【００５１】
以上に説明した第４の実施形態にかかる高周波半導体増幅装置であっても、第３の実施形態にかかる高周波半導体増幅装置と同様に、第６のワイヤ３５および第７のワイヤ３６の着脱のみで、出力信号ライン２５に対して容易に電気的に接続・切断可能な減衰器３７が出力整合回路基板２４上に形成されているため、測定器を故障させることなく、容易に発振対策を講ずることができる。さらには、容易に利得抑制対策を講ずることができる。
【００５２】
さらに、第３の実施形態にかかる高周波半導体増幅装置と同様に、容易に減衰器３７の合成抵抗値Ｒを変更することができる。すなわち、減衰量を変更することができる。従って、より容易に発振対策、および利得抑制対策を講ずることができる。
【００５３】
また、第４の実施形態にかかる高周波半導体増幅装置においては、第２の実施形態にかかる高周波半導体増幅装置と同様に、図６に示す高周波半導体増幅装置が直列に連結された場合、または、図６に示す高周波半導体増幅装置のパッケージ１４の内部構成が直列に連結されるとともに、これらが同一のパッケージ内に載置された高周波半導体増幅装置において、高周波半導体増幅装置間、または、同一パッケージ内の半導体増幅素子１１間で生ずる発振を減衰させることができる。このように、第４の実施形態にかかる高周波半導体増幅装置によれば、特に、図６に示す高周波半導体増幅装置が直列に連結された場合、または、図６に示す高周波半導体増幅装置のパッケージ１４の内部構成が同一パッケージ内で直列に連結された高周波半導体装置に対して有効である。
【００５４】
（第５の実施形態）
図７は、第５の実施形態にかかる高周波半導体増幅装置を模式的に示す上面図である。図７の高周波半導体増幅装置は、図３に示される高周波半導体増幅装置と比較して、入力整合回路基板４２、出力整合回路基板４３、入力信号ライン４４、および出力信号ライン４５が異なる。なお、減衰器４７の構成は、第１の抵抗パターン４８の幅が異なる他は、第２の実施形態にかかる高周波半導体増幅装置に適用された減衰器２９と同様であり、また、この減衰器４７の出力信号ライン２５に対する電気的な接続・切断方法は、第２の実施形態にかかる高周波半導体増幅装置と同様である。図７においては、減衰器４７が出力信号ライン４５から電気的に切断された状態を示している。
【００５５】
図７に示すように、入力整合回路基板４２は、第１の入力整合回路基板４２−１、およびこの基板４２−１よりも基板厚が厚く形成された第２の入力整合回路基板４２−２からなる。そして、入力整合回路基板４２の表面上に形成される入力信号ライン４４は、第１の入力信号ライン４４−１、およびこの信号ライン４４−１よりも幅広に形成された第２の入力信号ライン４４−２からなる。
【００５６】
第１の入力整合回路基板４２−１の表面上には、第１の入力信号ライン４４−１が形成されており、さらに、この第１の入力信号ライン４４−１に接続されるように、入力整合回路パターン１５が形成されている。
【００５７】
一方で、第２の入力整合回路基板４２−２の表面上には、第１の入力信号ライン４４−１の特性インピーダンスに整合させるために、このライン４４−１よりも幅広に形成された第２の入力信号ライン４４−２が形成されている。
【００５８】
このような互いにライン幅が異なる第１の入力信号ライン４４−１と第２の入力信号ライン４４−２とは、例えば金等の導体からなる第８のワイヤ４６によって接続されている。なお、第１の入力信号ライン４４−１とチップコンデンサ１６とは、上述の各実施形態と同様に第２のワイヤ２０によって接続されており、第２の入力信号ライン４４−２と入力リード２１とは、上述の各実施形態と同様に第３のワイヤ２２によって接続されている。
【００５９】
また、出力整合回路基板４３は、第１の出力整合回路基板４３−１、およびこの基板４３−１よりも基板厚が厚く形成された第２の出力整合回路基板４３−２からなる。そして、出力整合回路基板４３の表面上に形成される出力信号ライン４５は、第１の出力信号ライン４５−１、およびこの信号ライン４５−１よりも幅広に形成された第２の出力信号ライン４５−２からなる。
【００６０】
第１の出力整合回路基板４３−１の表面上には、第１の出力信号ライン４５−１が形成されており、さらに、この第１の出力信号ライン４５−１に接続されるように、出力整合回路パターン２３が形成されている。
【００６１】
一方で、第２の出力整合回路基板４３−２の表面上には、第１の出力信号ライン４５−１の特性インピーダンスに整合させるために、このライン４５−１よりも幅広に形成された第２の出力信号ライン４５−２が形成されている。
【００６２】
さらに、第２の出力整合回路基板４３−２の表面上には、第１、第２の実施形態に係る高周波半導体増幅装置に適用された減衰器２９とほぼ同様の構成の減衰器４７が形成されている。しかしながら、減衰器４７の一部を構成する第１の抵抗パターン４８は、第２の出力信号ライン４５−２のライン幅が幅広に形成されたことに伴って、第１、第２の実施形態に係る高周波半導体増幅装置に適用された減衰器２９の第１の抵抗パターン３０よりも幅広に形成されている。
【００６３】
上述のような互いにライン幅が異なる第１の出力信号ライン４５−１と第２の出力信号ライン４５−２とは、例えば金等の導体からなる第９のワイヤ４９によって接続されている。なお、第１の出力信号ライン４５−１と半導体増幅素子１１とは、上述の各実施形態と同様に第４のワイヤ２６によって接続されており、第２の出力信号ライン４５−２と出力リード２７とは、上述の各実施形態と同様に第５のワイヤ２８によって接続されている。
【００６４】
以上に説明した第５の実施形態にかかる高周波半導体増幅装置であっても、第２の実施形態にかかる高周波半導体増幅装置と同様に、出力信号ライン４５に対して容易に電気的に接続・切断可能な減衰器４７が第２の出力整合回路基板４３−２上に形成されているため、測定器を故障させることなく、容易に発振対策を講ずることができる。さらには、容易に利得抑制対策を講ずることができる。
【００６５】
さらに、第５の実施形態にかかる高周波半導体増幅装置においては、第２の実施形態にかかる高周波半導体増幅装置と同様に、特に、図７に示す高周波半導体増幅装置が直列に連結された場合、または、図７に示す高周波半導体増幅装置のパッケージ１４の内部構成が同一パッケージ内で直列に連結された高周波半導体装置に対して有効である。
【００６６】
また、第５の実施形態にかかる高周波半導体増幅装置によれば、第２の入力整合回路基板４２−２および第２の出力整合回路基板４３−２は、第２の実施形態にかかる高周波半導体増幅装置に適用された入力整合回路基板１７および出力整合回路基板２４と比較して、基板厚さが厚く形成されている。従って、第２の出力整合回路基板４３−２上に形成される第１の抵抗パターン４８は、第２の実施形態にかかる高周波半導体増幅装置に適用された第１の抵抗パターン３０よりも幅広に形成することができる。これにより、第１の抵抗パターン４８の耐電力は向上されるため、第１の抵抗パターン４８に大きな電力を有する信号が流れても、焼き切れることが抑制され、減衰器４８の信頼性が向上される。
【００６７】
これと同時に、第５の実施形態にかかる高周波半導体増幅装置によれば、上述のように、第２の入力整合回路基板４２−２および第２の出力整合回路基板４３−２の基板厚さが厚く形成されているため、入力リード２１と第２の入力整合回路基板４２−２上の第２の入力信号ライン４４−２との間の上下方向の距離、および出力リード２７と第２の出力整合回路基板４３−２上の第２の出力信号ライン４５−２との間の上下方向の距離を、それぞれ短くすることができる。従って、これらの間をそれぞれ接続する第３のワイヤ２２および第５のワイヤ２８を、短くすることができる。これらのワイヤ２２、２８は、高周波信号にとってインダクタンス成分となるが、ワイヤ２２、２８を短くすることができるため、インダクタンス成分を小さくすることができる。従って、このインダクタンス成分に起因した高周波半導体増幅装置の特性劣化を抑制することができる。
【００６８】
なお、第５の実施形態に係る高周波半導体装置における、入力整合回路基板４２、出力整合回路基板４３、入力信号ライン４４、出力信号ライン４５、および減衰器４７の各構成は、第１、第３、第４の各実施形態に係る高周波半導体装置に対して適用してもよいことは、説明するまでもない。ただし、第１、第３の各実施形態に係る高周波半導体装置に対して適用した場合、第３のワイヤ２２および第５のワイヤ２８を短くすることができることによる効果、すなわち、第３のワイヤ２２および第５のワイヤ２８のインダクタンス成分に起因した高周波半導体増幅装置の特性劣化の抑制効果は、得ることができない。
【００６９】
以上に、本実施形態に係る高周波半導体装置について説明した。しかし、本発明は、上述の各実施形態に限定されるものではなく、上述の各実施形態を組み合わせる等、発明の趣旨を逸脱しない範囲で、様々に変形可能である。
【符号の説明】
【００７０】
１１・・・半導体増幅素子
１２・・・入力整合回路
１３・・・出力整合回路
１４・・・パッケージ
１５・・・入力整合回路パターン
１６・・・チップコンデンサ
１７、４２・・・入力整合回路基板
４２−１・・・第１の入力整合回路基板
４２−２・・・第２の入力整合回路基板
１８、４４・・・入力信号ライン
４４−１・・・第１の入力信号ライン
４４−２・・・第２の入力信号ライン
１９・・・第１のワイヤ
２０・・・第２のワイヤ
２１・・・入力リード
２２・・・第３のワイヤ
２３・・・出力整合回路パターン
２４、４３・・・出力整合回路基板
４３−１・・・第１の出力整合回路基板
４３−２・・・第２の出力整合回路基板
２５、４５・・・出力信号ライン
４５−１・・・第１の出力信号ライン
４５−２・・・第２の出力信号ライン
２６・・・第４のワイヤ
２７・・・出力リード
２８・・・第５のワイヤ
２９、３７、４７・・・減衰器
３０、４８・・・第１の抵抗パターン
３１、３９・・・第２の抵抗パターン
３２・・・接地用パッド
３３、４０、４１・・・ランド
３４・・・貫通孔
３５・・・第６のワイヤ
３６・・・第７のワイヤ
３８・・・分割された第１の抵抗パターン
４６・・第８のワイヤ
４９・・第９のワイヤ
【図１】
0005455812.tif 000002
【図２】
0005455812.tif 000003
【図３】
0005455812.tif 000004
【図４】
0005455812.tif 000005
【図５】
0005455812.tif 000006
【図６】
0005455812.tif 000007
【図７】
0005455812.tif 000008