(57)【特許請求の範囲】
【請求項１】
化合物半導体集積回路であって、
高周波スイッチとして構成された電子部品と、
前記電子部品の上方に位置するボンディングパッドと、
前記ボンディングパッド及び前記電子部品の間に位置する第一誘電層と、
前記第一誘電層に形成され電気的に接続するのに用いられるビアホールと、
前記ビアホールの底部に形成される金属層と、
を有し、
前記電子部品と前記ボンディングパッドとの間で誘起される結合キャパシタンスを１７ｆＦ（フェムトファラッド）以下に減少したことで、前記電子部品が高周波スイッチである場合のオフ時アイソレーションを低下させる前記結合キャパシタンスが軽減されている、
ことを特徴とする化合物半導体集積回路。
【請求項２】
前記第一誘電層を構成する誘電材料はポリベンゾオキサゾール（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ，ＰＢＯ）であることを特徴とする請求項１記載の化合物半導体集積回路。
【請求項３】
前記電子部品は更に少なくとも一つの電極を有することを特徴とする請求項１記載の化合物半導体集積回路。
【請求項４】
前記電子部品の電極は更に、他の構成部品と接続するための接触領域を有することを特徴とする請求項３記載の化合物半導体集積回路。
【請求項５】
前記電子部品は、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、薄膜抵抗（ＴＦＲ）、ダイオード、金属−絶縁体−金属（ＭＩＭ）コンデンサ或いはスタック型金属−絶縁体−金属コンデンサであることを特徴とする請求項３記載の化合物半導体集積回路。
【請求項６】
前記ボンディングパッドを構成する材料は銅であることを特徴とする請求項１記載の化合物半導体集積回路。
【請求項７】
前記第一誘電層及び前記電子部品の間に更に保護層を設けることを特徴とする請求項６記載の化合物半導体集積回路。
【請求項８】
前記保護層を構成する材料は窒化ケイ素（ＳｉＮ）であることを特徴とする請求項７記載の化合物半導体集積回路。
【請求項９】
前記保護層は前記金属層を少なくとも一部覆うことを特徴とする請求項７記載の化合物半導体集積回路。
【請求項１０】
前記保護層を構成する材料は窒化ケイ素（ＳｉＮ）であることを特徴とする請求項９記載の化合物半導体集積回路。
【請求項１１】
前記第一誘電層及び前記ボンディングパッドの間に更にメタルシード層を含むことを特徴とする請求項６記載の化合物半導体集積回路。
【請求項１２】
前記メタルシード層を構成する材料はパラジウム、銅／チタン或いは銅／チタンタングステン（ＴｉＷ）であることを特徴とする請求項１１記載の化合物半導体集積回路。
【請求項１３】
前記ボンディングパッドは更に、バンプボンディングに利用する金属柱を有することを特徴とする請求項１記載の化合物半導体集積回路。
【請求項１４】
前記ボンディングパッドは更に、その上を覆いパッシベーションするための第二誘電層を有することを特徴とする請求項１３記載の化合物半導体集積回路。
【請求項１５】
前記第二誘電層を構成する誘電材料はポリベンゾオキサゾール（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ，ＰＢＯ）であることを特徴とする請求項１４記載の化合物半導体集積回路。
【請求項１６】
前記金属柱を構成する材料は銅であることを特徴とする請求項１３記載の化合物半導体集積回路。
【請求項１７】
前記第一誘電層の厚みが１０〜３０マイクロメートルである、ことを特徴とする請求項１記載の化合物半導体集積回路。
【請求項１８】
前記電子部品が、高電子移動度トランジスタ（ＨＥＭＴ）のスイッチである、ことを特徴とする請求項１記載の化合物半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三次元的に配置された構成部品を有する化合物半導体集積回路に関し、特に、ボンディングパッド或いはインダクタを電子部品上に三次元的に配置し、その間に誘電層を設ける化合物半導体集積回路に関する。
【背景技術】
【０００２】
移動体通信技術の発展と共に、高集積度、高性能且つ製造工程が簡単であるモノリシックマイクロ波集積回路（ｍｏｎｏｌｉｔｈｉｃ  ｍｉｃｒｏｗａｖｅ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔｓ，  ＭＭＩＣ）の需要が増えている。モノリシックマイクロ波集積回路は、トランジスタ、コンデンサ、レジスタ、インダクタ、信号入力／出力パッド等の構成部品及びそれらの接続が平面的になるよう設置されるが、特にボンディングパッドは広い平面面積を必要とするため、チップのサイズが増加し、チップの集積度を向上させる上で問題となる。そこで、ボンディングパッドの占める平面面積を節約するために、三次元モノリシックマイクロ波集積回路が開発された。このような回路は通常、ボンディングパッドを電子部品の上方に設置し、ボンディングパッドと電子部品の間に誘電層を設け電気的に隔離し、前記誘電層上にビアホール（ｖｉａ  ｈｏｌｅ）をボンディングパッド及び電子部品を電気的に接続させるルートとして設ける。このようにして、モノリシックマイクロ波集積回路の部品は平面空間から垂直空間を利用する三次元的な設置方式を取ることにより、チップサイズの縮小が実現された。ボンディングパッドに限らず、インダクタもまたモノリシックマイクロ波集積回路の中で大きな面積を占める部品である。インダクタの占める平面面積を節約するために、インダクタもまた三次元的な方式で電子部品の上方に設置し、その間に誘電層を設けることが可能である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、前述のような三次元的な設置方式により製造されたモノリシックマイクロ波集積回路では、金属ボンディングパッドと電子部品の導電層が結合キャパシタンスを誘起し、この誘起キャパシタンスはモノリシックマイクロ波集積回路内でＲＦ信号を通過させるため、電子部品及び集積回路の性能と信頼度を低下させることになる。
【０００４】
インダクタを電子部品の上方に設置することによる誘起キャパシタンスとＲＦ信号の連結もまた、電子部品の性能を大きく低下させるものであり、特にＱ値の低下を招く。そのため、三次元的な設置方式からなる集積回路は、誘起キャパシタンス及びそれを通過するＲＦ信号が電子部品に与える影響をいかに減少させるかが重要な課題である。
【０００５】
従来のヒ化ガリウムからなるモノリシックマイクロ波集積回路において、金はボンディングパッドと部品の間を接続する材料として一般的であったが、近年では、抵抗率及びコストを低減するため、銅を材料とする試みがなされている。しかし、銅をボンディングパッドの金属材料とした場合、銅原子が誘電層へ拡散し易く、更には電子部品のアクティブ領域へ拡散し、部品を損壊してしまう欠点がある。ヒ化ガリウムに代表される化合物半導体では、銅はキャリヤーキラーとして知られる。銅原子が電子部品の化合物半導体区域に入ると、半導体内に拡散し電気的特性を大きく変化させる。よって、銅ボンディングパッドの利点を利用するためには、三次元部品の中に保護層を設け、銅原子の拡散による部品の性能低下及び部品損壊の問題を避ける必要がある。
【課題を解決するための手段】
【０００６】
そこで、本発明は、ボンディングパッドを電子部品の上方に設置し、両者の間に誘電層を設け両者を十分に隔離することで、チップのサイズを縮小させると同時に、結合キャパシタンスによる電子部品の性能への影響を低下させる三次元配置部品を有する化合物半導体集積回路を提供することを課題とする。
【０００７】
本発明は更に、インダクタを電子部品の上方に設置し、両者の間に第一誘電層を設け、電子部品とその上方にあるボンディングパッドを十分に隔離することで、Ｑ値の低下を抑えることが可能な三次元配置部品を有する化合物半導体集積回路を提供することを課題とする。
【０００８】
本発明は更に、ボンディングパッド或いはインダクタを電子部品の上方に設置し、ボンディングパッド及びインダクタを銅で構成し、ボンディングパッド或いはインダクタと電子部品の間に誘電層を設け、更に電子部品上を保護層で覆うことで、上方からの銅の拡散汚染を防ぐことが可能な三次元配置部品を有する化合物半導体集積回路を提供することを課題とする。
【０００９】
上記の課題を解決するための本発明の一つの特徴に従った化合物半導体集積回路は、少なくとも一つの電子部品と、ボンディングパッドと、前記電子部品及び前記ボンディングパッドの間に設けられ厚みが１０〜３０マイクロメートルである第一誘電層と、を有する。
【００１０】
本発明の他の特徴に従った化合物半導体集積回路は、少なくとも一つの電子部品と、インダクタと、前記電子部品及び前記インダクタの間に設けられる第一誘電層と、を有する。
【００１１】
前記第一誘電層は、誘電材料であるポリベンゾオキサゾール（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ，ＰＢＯ）からなる。
【００１２】
前記電子部品は、高電子移動度トランジスタ、ヘテロ接合バイポーラトランジスタ、薄膜抵抗、ダイオード、金属−絶縁体−金属コンデンサ或いはスタック型金属−絶縁体−金属コンデンサである。
【００１３】
前記ボンディングパッドの材料は銅である。
【００１４】
前記保護層の材料は窒化ケイ素（ＳｉＮ）である。
【００１５】
前記ボンディングパッドは更に、バンプボンディングに使用する、銅を材料とする金属柱を有する。
【００１６】
前記インダクタの材料は銅である。
【図面の簡単な説明】
【００１７】
【図１】本発明の三次元ボンディングパッドを有する化合物半導体集積回路の断面図である。
【図２】本発明の三次元ボンディングパッド及び金属柱を有する化合物半導体集積回路の断面図である。
【図３Ａ】本発明の三次元インダクタを有する化合物半導体集積回路の俯瞰図である。
【図３Ｂ】本発明の三次元インダクタを有する化合物半導体集積回路の断面図である。
【図３Ｃ】本発明の三次元インダクタを有する化合物半導体集積回路の断面図である。
【図４】ボンディングパッドをＨＥＭＴの上方に設置した際の該ＨＥＭＴのスイッチとしてのオフ時アイソレーションと入力パワーの関係の結果を示すグラフである。
【図５】ボンディングパッドをＨＥＭＴの上方に設置した際の該ＨＥＭＴのスイッチとしてのオフ時アイソレーションと誘電層の厚みの関係の結果を示すグラフである。
【図６】インダクタを金属−絶縁体−金属（ＭＩＭ）コンデンサ、スタック型金属−絶縁体−金属コンデンサ、ヘテロ接合バイポーラトランジスタ増幅器（ＨＢＴ  ｐｏｗｅｒ  ｃｅｌｌ）或いは薄膜抵抗（ＴＦＲ）の上方に厚みの異なる誘電層を介して設けた場合、およびインダクタの下方に何も部品を設けない場合のＱ値のシミュレート結果を比較するグラフである。
【図７Ａ】ＳＰＤＴスイッチの三つのＲＦパッドをＨＥＭＴの上方に設ける前と後を示す説明図である。
【図７Ｂ】ＳＰＤＴスイッチの三つのＲＦパッドをＨＥＭＴの上方に設ける前と後を示す説明図である。
【発明を実施するための形態】
【００１８】
添付の図面を参照しながら、本発明の実施例について以下に説明する。
【実施例】
【００１９】
図１に、本発明の化合物半導体集積回路の断面図を示す。本発明の化合物半導体集積回路は、電子部品１１と、電子部品１１の上方に設置されるボンディングパッド１２と、電子部品１１及びボンディングパッドを少なくとも構成する金属層（以下ボンディングパッドと呼ぶ）１２の間に設けられ電気的に隔離する第一誘電層１３と、を有する。電子部品１１は化合物半導体基板上に形成される。前記半導体基板は半絶縁性基板であるヒ化ガリウム基板が好ましい。電子部品１１は、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、薄膜抵抗（ＴＦＲ）、ダイオード、金属−絶縁体−金属（ＭＩＭ）コンデンサ或いはスタック型金属−絶縁体−金属コンデンサなどである。
【００２０】
電子部品１１及びボンディングパッド１２の間に設けられる第一誘電層１３の厚みは１０〜３０マイクロメートルである。この範囲の厚みであれば、電子部品１１とボンディングパッド１２との間の結合キャパシタンスを低下させ、電子部品の性能への影響を抑えるのに十分である。
【００２１】
定量的評価を行うために、ボンディングパッド１２と、第一誘電層１３と、電子部品１１の導電層を平行板コンデンサと見立てると、そのキャパシタンスＣｐａｄは以下の方程式によって求められる。
【００２２】
Ｃｐａｄ  ＝  εＳ／ｄ
【００２３】
上記の数式において、Ｓは平行板コンデンサの面積（つまりボンディングパッドの面積）、ｄは第一誘電層１３の厚み、εは誘電材料の誘電率である。ボンディングパッドの面積を典型的な値として８０×８０平方マイクロメートルとし、誘電率を一般的な誘電材料（たとえばベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）やポリベンゾオキサゾール（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ，ＰＢＯ））の誘電率であるε＝３．０と仮定すると、算出されるキャパシタンスＣｐａｄと誘電層の厚みｄの関係は以下の表の通りである。
【００２４】
【表１】
0005563011.tif 000002
【００２５】
以下に、誘起キャパシタンスの影響をＳＰＤＴスイッチを例にとって説明する。図７Ａ及び図７Ｂに従来と本発明のＳＰＤＴスイッチの説明図を示す。図の左側にある部品はゲート幅が２．６２５ミリメートルであるデュアルゲート高電子移動度トランジスタ（ｄｕａｌ−ｇａｔｅ  ＨＥＭＴｓ）を二つ直列に接続したものであり、図の右側にある部品はゲート幅が３．３７５ミリメートルであるトリプルゲート高電子移動度トランジスタ（ｔｒｉｐｌｅ−ｇａｔｅ  ＨＥＭＴｓ）を二つ直列に接続したものである。図７Ａに示すように、従来の回路では、ＲＦパッド７１は高電子移動度トランジスタの周囲に設置される。図７Ｂに示すように、本発明の三次元的に部品の配置された回路では、三つのＲＦパッド７１は高電子移動度トランジスタの上方に設置される。左の部品をオンにし、右の部品をオフにした状態で回路シミュレートを行い、回路をオンオフする電圧をそれぞれ０．５Ｖと−３Ｖ、基本信号周波数を０．９ＧＨｚとした場合のＲＦ特性をシミュレートした。最悪の状況を想定し、表１に示したＣｐａｄが高電子移動度トランジスタのソースとドレインの間に挿入された場合のシミュレートを行った結果、ボンディングパッドのキャパシタンスＣｐａｄはスイッチのＲＦ特性である挿入損失及び非直線性には大きな影響を与えないことが示された。しかし、スイッチのアイソレーションに対しては、誘電層の厚みが３マイクロメートル（ボンディングパッドのキャパシタンスＣｐａｄ＝５６．７ｆＦ）の場合、ボンディングパッドのキャパシタンスが存在しない状況と比べ、１．７ｄＢ低下した。図４にシミュレート結果を示す。曲線Ａは誘電層の厚みが３マイクロメートルであり、上方にボンディングパッドを有する場合の結果である。曲線Ｂはボンディングパッドがない場合の結果である。ＳＰＤＴスイッチのアイソレーションは図５に示すように誘電層の厚みと共に単調に低下する。誘電層の厚みを１０マイクロメートルより大きくした際、アイソレーションの低下は０．６ｄＢより小さくなり、誘電層の厚みを２０マイクロメートルより大きくした際、アイソレーションの低下は０．３ｄＢより小さくなる。
【００２６】
第一誘電層１３はスピン塗布誘電材料を用い、従来のスピンコーティング法及び硬化プロセスにより電子部品１１上に形成される。塗布される誘電層の厚みを１０〜３０マイクロメートルとするには、誘電層材料としてポリベンゾオキサゾール（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ，ＰＢＯ）を用いればよい。回転数を１５００ｒｐｍより低くすれば、硬化プロセス後の厚みを１０マイクロメートル以上とすることができる。また、ＰＢＯ誘電材料は感光材料であり、ポジ型フォトレジスト作用を利用して電子部品上に様々な三次元構造を製造することが可能である。たとえば、溝（ｔｒｅｎｃｈ）やビアホール（ｖｉａ  ｈｏｌｅ）を、露光、現像、硬化等によるフォトリソグラフィ工程によって部品の上方に形成することが可能である。
【００２７】
ボンディングパッド１２は第一誘電層１３のビアホールにより電子部品１１の付近に位置する金属層１４と電気的に接続される。金属層１４は電子部品の電極或いはその他の電子部品と接続される。
【００２８】
金は集積回路に使用される一般的な材料であるが、材料コスト低減のためには銅のほうが好ましい。しかし銅は他の物質内に拡散し易く、電子部品及び基板の汚染を引き起こす。図１に示すように、本発明は電子部品１１及び第一誘電層１３の間に保護層１５を設けることで、銅原子が電子部品に浸入し、拡散、汚染するのを防ぐ。図１に示すように、保護層１５は通常、金からなる金属層１４上に形成される。保護層１５の材料は窒化ケイ素が好ましい。本発明の製造工程では、銅ボンディングパッドは製作工程の後半、すなわち窒化ケイ素保護層を形成した後に形成するため、窒化ケイ素保護層形成までの前半の工程において銅が二次汚染を引き起こすのを防ぎ、チップの信頼性を守ることが可能である。メタルシード層１６は銅めっき工程に利用する。メタルシード層１６の材料はパラジウム、銅／チタン或いは銅／チタンタングステンが好ましい。メタルシード層１６は銅原子が下層に拡散するのを防ぐ効果もある。
【００２９】
図２に本発明の他の実施例の断面図を示す。ボンディングパッド１２は更に、金属柱２１と、第二誘電層２２と、を有する。第二誘電層２２はボンディングパッド１２上を覆い、表面をパッシベーションする。金属柱２１の材料は銅が好ましい。第二誘電層２２の材料は誘電材料であるポリベンゾオキサゾール（ＰＢＯ）が好ましい。金属柱を有する実施例は、フリップチップパッケージング技術によるバンプボンディングに使用される。
【００３０】
三次元ボンディングパッドだけでなく、インダクタもまた三次元的に電子部品上に設置することが可能である。両者の間には誘電層を設ける。前記電子部品は、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、ヘテロ接合バイポーラトランジスタ増幅器（ＨＢＴ  ｐｏｗｅｒ  ｃｅｌｌ）、薄膜抵抗（ＴＦＲ）、ダイオード、金属−絶縁体−金属（ＭＩＭ）コンデンサ或いはスタック型金属−絶縁体−金属コンデンサである。
【００３１】
図３Ａに本発明の他の実施例であるヒ化ガリウム基板３０上に位置する三次元配置部品を有する化合物半導体集積回路の俯瞰図を示す。インダクタ３１は金属−絶縁体−金属コンデンサの上方に位置する。図３Ｂに、図３ＡのＡ−Ａ’線の断面図を示す。インダクタ３１は第一誘電層３３の上に形成される。第二誘電層３４はインダクタ３１上を覆い、表面をパッシベーションする。インダクタ３１は更に、その両端に２つのコンタクト部分、第一コンタクト３１２、第二コンタクト３１３を有する。第一コンタクト３１２、第二コンタクト３１３はビアホールにより第一誘電層３３の下にある配線金属層３５１、３５２と接触する。配線金属層３５１、３５２はさらにその他の電子部品と接続される（図示せず）。図３Ｃに、図３Ａの金属−絶縁体−金属コンデンサ３２を通るＢ−Ｂ’線の断面図を示す。金属−絶縁体−金属コンデンサ３２はインダクタ３１及び第一誘電層３３の下方に形成される。金属−絶縁体−金属コンデンサ３２は、通常第一金属層３２１及び第二金属層３２２を有する。ヒ化ガリウム基板３０上に形成された第一窒化ケイ素層３６１は該金属−絶縁体−金属コンデンサを電気的に絶縁するためのものである。第一金属層３２１は第一窒化ケイ素層３６１上に形成され、第二窒化ケイ素層３６２に覆われる。第二金属層３２２は第二窒化ケイ素層３６２上に形成され、窒化ケイ素層３６３に覆われる。コンデンサは第一金属層３２１、第二金属層３２２と第二窒化ケイ素層３６２により構成される。窒化ケイ素層３６３は、インダクタ３１及び第一コンタクト３１２、第二コンタクト３１３を銅で形成した際の保護層として作用する。
【００３２】
第一誘電層３３及び第二誘電層３４はスピン塗布誘電材料を用い、従来のスピンコーティング法及び硬化プロセスにより形成される。誘電層の材料はポリベンゾオキサゾール（ＰＢＯ）が好ましい。回転数を制御すれば、硬化プロセス後の厚みは１０マイクロメートル以上に達する。
【００３３】
インダクタとその下方にある電子部品の間にある第一誘電層３３の厚みはインダクタのＱ値に影響する。図６は、インダクタを金属−絶縁体−金属コンデンサ、スタック型金属−絶縁体−金属コンデンサ、ヘテロ接合バイポーラトランジスタ増幅器或いは薄膜抵抗の上方に設置した際のＱ値を、インダクタの下方に電子部品がない場合と比較したシミュレート結果である。ＰＢＯ誘電層の厚みが減るとＱ値も減少することがわかる。ＰＢＯ誘電層の厚みが１０マイクロメートル以上である場合、Ｑ値の低下は許容範囲内である。よって、三次元モノリシックマイクロ波集積回路において、インダクタ及び電子部品間の誘電材料の厚みは重要な要素である。
【００３４】
上述の通り、本発明の三次元配置部品を有する化合物半導体集積回路は、誘電層の作用により集積回路の改善を図ることが可能であり、チップのサイズを縮小すると同時に、三次元ボンディングパッド及びインダクタの構造が電子部品に与える影響を低下させることが可能である。
【００３５】
上述において、本発明の説明の利便性のために最良の実施例を挙げて説明したが、これらの実施例は本発明の請求の範囲を限定するものではなく、本発明に基づく本発明の要旨を逸脱しないあらゆる変更は全て本発明の特許請求の範囲に含まれる。
【符号の説明】
【００３６】
１１      電子部品
１２      ボンディングパッド
１３      第一誘電層
１４      金属層
１５      保護層
１６      シードメタル層
２１      金属柱
２２      第二誘電層
３０      基板
３１      インダクタ
３１２    第一コンタクト
３１３    第二コンタクト
３２      金属−絶縁体−金属コンデンサ
３２１    第一金属層
３２２    第二金属層
３３      第一誘電層
３４      第二誘電層
３５１    配線金属層
３５２    配線金属層
３６１    第一窒化ケイ素層
３６２    第二窒化ケイ素層
３６３    窒化ケイ素層
【図１】
0005563011.tif 000003
【図２】
0005563011.tif 000004
【図３Ａ】
0005563011.tif 000005
【図３Ｂ】
0005563011.tif 000006
【図３Ｃ】
0005563011.tif 000007
【図４】
0005563011.tif 000008
【図５】
0005563011.tif 000009
【図６】
0005563011.tif 000010
【図７Ａ】
0005563011.tif 000011
【図７Ｂ】
0005563011.tif 000012