(57)【特許請求の範囲】
【請求項１】
半導体基板に形成された光電変換素子を含む画素を備えた固体撮像装置であって、
前記光電変換素子は、
絶縁膜で構成された素子分離領域と、
前記半導体基板上に設けられた第１導電型の第１の半導体層と、
前記第１の半導体層上に接合された第２導電型の第２の半導体層と、
前記第２の半導体層上に設けられ、前記第２の半導体層よりもバンドギャップエネルギーが小さく、単結晶の半導体からなり、不純物を含む第３の半導体層と、
前記第３の半導体層の側面および上面を覆う前記第１導電型の第４の半導体層とを有し、
前記素子分離領域の側面および底面は、前記第１導電型の側壁層で覆われ、
前記第１の半導体層および前記第２の半導体層はＳｉで構成されており、
前記第３の半導体層はＳｉｘＧｅ（１−ｘ）（０≦ｘ＜１）で構成され、
前記第４の半導体層は、前記第３の半導体層と同一組成の半導体で構成され、
前記第３の半導体層は前記第２導電型の半導体で構成され、
前記第４の半導体層と前記側壁層とが電気的に接続され、
前記固体撮像装置はさらに、
前記第２の半導体層に隣接して設けられた前記第１導電型の第５の半導体層と、
前記第５の半導体層上に設けられたゲート電極を有し、前記光電変換素子で生じた電荷を転送する転送トランジスタと、
前記第５の半導体層を挟んで前記光電変換素子に対向し、前記転送トランジスタを介して前記光電変換素子で生じた電荷が転送されるフローティングディフュージョンとを備え、
前記第２の半導体層は前記第１導電型の半導体層により囲まれており、
前記第３の半導体層と前記ゲート電極との間における前記第２の半導体層には、前記第１導電型の領域が形成されていない
固体撮像装置。
【請求項２】
前記第３の半導体層におけるＧｅの組成比率は、前記第２の半導体層との界面から上方に向かうにつれて高くなっていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第３の半導体層におけるＧｅの組成比率は、前記第２の半導体層との界面から上方に向かうにつれて低くなっていることを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記転送トランジスタ上に設けられた層間絶縁膜と、
前記層間絶縁膜の上または上部に設けられ、前記ゲート電極に電気的に接続された配線と、
前記層間絶縁膜を貫通し、前記ゲート電極と前記配線とを接続するコンタクトとをさらに備え、
前記第４の半導体層の上面位置は少なくとも前記配線の上面位置より低いことを特徴とする請求項１〜３のうちいずれか１つに記載の固体撮像装置。
【請求項５】
前記配線は前記層間絶縁膜の上に設けられ、
前記第４の半導体層の上面位置は、前記ゲート電極の上面位置以下であることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記配線は前記層間絶縁膜の上に設けられ、
前記第４の半導体層の上面位置は、前記ゲート電極の上面位置より高く、且つ前記コンタクトの上面位置以下であることを特徴とする請求項４に記載の固体撮像装置。
【請求項７】
前記配線は前記層間絶縁膜の上部に埋め込まれており、
前記第４の半導体層の上面位置は、前記ゲート電極の上面位置より高く、且つ前記配線の上面位置以下であることを特徴とする請求項４に記載の固体撮像装置。
【請求項８】
前記第１の半導体層はＰ型半導体で構成されており、前記第２の半導体層はＮ型半導体で構成されていることを特徴とする請求項１〜７のうちいずれか１つに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に複数の画素を有する撮像領域が設けられた固体撮像装置、その製造方法に関する。
【背景技術】
【０００２】
固体撮像装置は、各画素に設けられたフォトダイオード等の受光部からの信号を画像信号として出力するイメージセンサであり、信号の転送手段の違いによりＣＣＤ（Charge Coupled Device）型とＭＯＳ（Metal Oxide Semiconductor）型とに分けられる。
【０００３】
このうち、ＭＯＳ型の固体撮像装置では、各画素を構成するフォトダイオードに蓄積された信号を、ＭＯＳトランジスタを含む増幅回路によって増幅し、出力信号線、水平信号線等の配線を介して装置外部に出力する。ＭＯＳ型固体撮像装置は低電圧で動作すると共に、高速に電荷を読み出すことが可能である上、撮像領域と周辺回路とをワンチップ化することができるという長所を有している。このため、ＭＯＳ型固体撮像装置はデジタルカメラ及び携帯電話等の携帯機器に用いられる撮像素子として注目されている。近年、特に、ＭＯＳ型固体撮像装置はセルサイズの縮小化、近赤外長波長領域までの入射光に対する高感度化が求められている。
【０００４】
一般的なＭＯＳ型固体撮像装置では、フォトダイオードをそれぞれ有する複数の画素がマトリクス状に配列されてなる撮像領域と、画素を選択するための垂直シフトレジスタと、信号を出力するための水平シフトレジスタと、垂直シフトレジスタ及び水平シフトレジスタに必要なパルスを供給するタイミング発生回路とが１つの基板上に設けられている。
【０００５】
撮像領域において、シリコン基板上部に形成されたフォトダイオードは、第１導電型のＮ型領域と、このＮ型領域を囲む第２導電型のＰ型領域とで構成されている。また、Ｎ型領域の上部にはＰ＋型領域が形成されて、シリコン基板表面で発生する暗時電荷の影響を低減して、フォトダイオードの発生電荷を完全にフローティングディフュージョンへ転送する。
【０００６】
一般に、フォトダイオードで発生する電荷量は、入射光の吸収量に依存する。シリコン基板の場合、１１００ｎｍ以下の波長領域の光が基板に吸収される。例えば、基板表面に入射した光の光量が半減する深さは、波長４５０ｎｍの青色光では０．３２μｍ、波長５５０ｎｍの緑色光では０．８０μｍ、波長７００ｎｍの赤色光では３．０μｍである。よって、長波長領域の光ほど基板深部まで吸収されない。現状のフォトダイオード領域は、不純物の注入および拡散により形成されるため、長波長光を完全に吸収可能な範囲までフォトダイオードを拡げると横方向にも不純物が拡散するため、微細化が進む固体撮像装置においてフォトダイオードを基板深部に拡げることは困難である。また、基板表面の近傍にＰ＋型層を形成しているため、特に短波長光による発生電荷をフォトダイオードに蓄積できないという課題がある。
【０００７】
上記不具合を解決する方法として、特許文献１に示すような従来技術がある。図１０は、従来の固体撮像装置のフォトダイオード部分を示す断面図である。
【０００８】
図１０に示すように、フォトダイオードは、Ｐ型領域１２１とＮ型領域（電荷蓄積領域）１１２に加えて、Ｎ型単結晶半導体層１７１を有している。Ｎ型単結晶半導体層１７１は、シリコンに比べて吸収係数が高いゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）等で構成されている。これにより、シリコン基板１１１の上方に設けられるＮ型単結晶半導体層１７１の厚みを、Ｎ型単結晶半導体層１７１がシリコンで構成される場合に比べて薄くすることができる。あるいは、Ｎ型単結晶半導体層１７１をシリコン基板上方に拡げて厚くし、フォトダイオードの感度向上を図ることが可能である。なお、図１０において、符号１２２はＰ型領域、符号１１３はＮ型領域、符号１２５はＰ型領域、符号１４１は転送電極、符号１３２、１３５は絶縁膜、符号１３４はスペーサ、符号１５１は遮光膜、符号１５２は遮光膜の開口部をそれぞれ示している。
【特許文献１】特開平９−２１３９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図１０に示す従来の固体撮像装置においては、Ｎ型領域１１２上に設けられたＮ型単結晶半導体層１７１の表面部に存在する結晶欠陥に起因して、光が照射されない状況でも多くのノイズ電流（暗電流）が発生する。このノイズ電流は光の照射時にも生じ、特に低照度では、光電変換で発生した信号電荷をノイズ電荷が相殺するため、固体撮像装置の感度を向上させることができない。また、従来の構造ではＮ型領域１１２に蓄積された電荷をすべて読み出すことが難しかった。そのため、残像現象が発生する場合があった。
【００１０】
また、格子定数が異なる材料をシリコン基板上に単結晶で成長させるので、感度向上のために膜厚を厚くするにつれて、Ｎ型単結晶半導体層１７１にクラックが発生しやすくなる。このため、クラックが生じた部分から、光が入射しない状況でも多くのノイズ電荷が発生して感度の向上が図れないという不具合がある。
【００１１】
本発明は、前記従来の課題に鑑み、ノイズ電荷の影響が抑えられ、高感度で、残像を生じない固体撮像装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の課題を解決するため、本発明の固体撮像装置は、半導体基板上に設けられた第１導電型の第１の半導体層と、第１の半導体層上に接合された第２導電型の第２の半導体層と、第２の半導体層上に設けられ、第２の半導体層よりもバンドギャップエネルギーが小さく、単結晶の半導体からなり、不純物を含む第３の半導体層と、第３の半導体層の側面および上面を覆う第１導電型の第４の半導体層とを有している。
【００１３】
この構成において、第３の半導体層が第２の半導体層よりもバンドギャップエネルギーの小さい材料で構成されていることにより、第３の半導体層を第２の半導体層と同じ材料（例えばシリコンなど）で構成する場合に比べて長波長の光を吸収することができるため、特に赤色光などの長波長領域の光に対する感度を向上させることができる。さらに、第１導電型の第４の半導体層が第３の半導体層の上面および側面を覆っていることで、第４の半導体層にまで空乏層が広がるのが防がれ、暗時に光電変換素子の上面近傍に発生する電荷の影響を低減することができる。
【００１４】
また、画素内にフローティングディフージョン（ＦＤ部）が設けられ、第２導電型の第２の半導体層が第１導電型の半導体層で囲まれる場合、第２の半導体層および第３の半導体層で生じるすべての電荷をＦＤ部へ転送できるので、残像が発生することがない。
【００１５】
第１の半導体層および第２の半導体層は例えばシリコンで構成されていることが好ましく、第３の半導体層は例えばＳｉｘＧｅ（１−ｘ）（０≦ｘ＜１）で構成されることが好ましい。また、第３の半導体層には必要に応じて炭素が含まれていてもよい。
【００１６】
本発明の固体撮像装置の製造方法は、半導体基板に形成され、第１の半導体層、第２の半導体層、第３の半導体層および第４の半導体層とを有する光電変換素子と、半導体基板上に設けられ、光電変換素子で生じた電荷を転送する転送トランジスタとを含む画素を備えた固体撮像装置の製造方法であって、半導体基板内に第１導電型の不純物イオンまたは第２導電型の不純物イオンを注入することにより、第１導電型の第１の半導体層と、第１の半導体層上に設けられ、第２導電型の第２の半導体層と、第２の半導体層に隣接して設けられた第１導電型の第５の半導体層とを形成する工程（ａ）と、第５の半導体層上にゲート絶縁膜を挟んでゲート電極を形成する工程（ｂ）と、ゲート電極の上面および側面を覆い、第２の半導体層上に開口部が形成された第１の絶縁膜を形成する工程（ｂ）と、第２の半導体層の上に、第２の半導体層よりもバンドギャップエネルギーが小さい第３の半導体層をエピタキシャル成長させた後、第３の半導体層の側面および上面を覆う第１導電型の第４の半導体層をエピタキシャル成長させて、光電変換素子を形成する工程（ｃ）とを備えている。
【００１７】
この方法により、第３の半導体層の上面および側面を覆う第４の半導体層を容易に作製することができる。特に、第４の半導体層の上面位置は、ゲート電極の上面位置以下となっていれば第４の半導体層の形成後に研磨等によるダメージを受けにくくなる。
【００１８】
また、工程（ｂ）の後、工程（ｃ）の前に、基板上に層間絶縁膜を形成してから層間絶縁膜を貫通し、ゲート電極に接続されるコンタクトを形成する工程（ｄ）と、工程（ｄ）の後、工程（ｃ）の前に、層間絶縁膜上およびコンタクトの上面上に第２の絶縁膜を形成する工程（ｅ）と、工程（ｅ）の後、工程（ｅ）の前に、層間絶縁膜および第２の絶縁膜のうち第２の半導体層の上または上方に設けられた部分を除去する工程（ｆ）と、工程（ｃ）の後に、コンタクトに接続された配線を層間絶縁膜上に形成する工程（ｇ）とをさらに備えていることにより、第３の半導体層の厚みを、第４の半導体層の上面位置がコンタクトの上面位置と等しくなるまでの範囲で厚くすることができる。これにより、特に長波長の光に対する感度を大きく向上させることができる。
【発明の効果】
【００１９】
本発明の固体撮像装置及び製造方法によれば、第３の半導体層が第２の半導体層よりもバンドギャップエネルギーの小さい材料で構成されているので、より長波長の光まで吸収することができる。その結果、光電変換素子の感度が増加するとともに、光電変換素子の表層部を例えばＰ型化して、暗時発生電荷の少ない固体撮像装置およびその製造方法を実現することができる。
【発明を実施するための最良の形態】
【００２０】
以下で説明するように、本発明の固体撮像装置は、画素中のフォトダイオード等の光電変換部の構成に特徴を有しており、その回路構成としては、一般的なＭＯＳ型イメージセンサの回路構成を適用することができる。なお、本明細書中において「固体撮像装置」とは、半導体チップ上に設けられた光電変換素子を備え、画像信号を外部に出力するための装置を指すものとし、「撮像装置」とは、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話用カメラ、監視カメラ等、固体撮像装置を備えた撮像機器のことを指すものとする。
【００２１】
（第１の実施形態）
−回路構成−
図１は、本発明の第１の実施形態に係るＭＯＳ型固体撮像装置の回路構成の一例を示す図である。同図に示すように、本実施形態の固体撮像装置は、複数個の画素６６がマトリクス状に配置された撮像領域６７と、画素を選択するための垂直シフトレジスタ６８と、出力信号線７５を介して画素６６から出力された信号を伝達する水平シフトレジスタ６９とを備えている。
【００２２】
画素６６は、例えばフォトダイオードである光電変換素子２と、光電変換素子２で生じた電荷をフローティングディフージョン部（ＦＤ部）に転送するための転送トランジスタ６２と、ＦＤ部に蓄積された電荷信号を増幅して出力信号線７５に出力する増幅トランジスタ６４と、一端が電源電圧供給部７３に接続され、ＦＤ部の状態をリセットするリセットトランジスタ８０と、増幅トランジスタ６４によって増幅された信号を出力信号線７５に出力するか否かを制御する選択トランジスタ６５とを有している。転送トランジスタ６２のゲート電極、リセットトランジスタ８０のゲート電極、および選択トランジスタ６５のゲート電極は、各々垂直シフトレジスタ６８からの出力パルス線７１、７２、７４に接続されている。なお、これは画素の一例であり、少なくとも画素内に１つ以上の光電変換素子６１が配置された回路構成であれば本発明の固体撮像装置に用いることができる。また、本実施形態の光電変換素子６１の構造をＭＯＳ型固体撮像装置に適用することで周辺回路（垂直シフトレジスタ６８、水平シフトレジスタ６９、信号出力回路、カラムアンプ等）を撮像領域６７と同一チップ上に設けることができるので、小面積化や信号処理時間の短縮等を図ることができるが、ＣＣＤ型固体撮像装置に適用することも可能である。
【００２３】
−画素および光電変換素子の構造−
図２は、本発明の第１の実施形態に係る固体撮像装置の画素の一部を示す断面図である。ここでは、光電変換素子２、転送トランジスタのゲート電極１６およびＦＤ部９を通る断面を示している。
【００２４】
図２に示すように、本実施形態の固体撮像装置の画素内では、シリコン等からなる半導体基板上に光電変換素子２が形成されている。光電変換素子２は、半導体基板上に設けられたＰ−半導体層（第１の半導体層）６と、Ｐ−半導体層６の上に接合されたＮ型半導体層（第２の半導体層）４と、Ｎ型半導体層４上に設けられた半導体エピタキシャル層１０とを有している。
【００２５】
半導体エピタキシャル層１０は、Ｎ型半導体層４上に設けられ、Ｎ型半導体層４よりもバンドギャップエネルギーが小さい単結晶の半導体で構成された電荷蓄積層（第３の半導体層）１５と、電荷蓄積層１５の側面および上面を覆い、Ｐ型半導体からなるＰ＋型不純物層（第４の半導体層）１１とで構成されている。本実施形態の例では、Ｐ−半導体層６およびＮ型半導体層４は共にシリコン（Ｓｉ）で構成され、電荷蓄積層１５およびＰ＋型不純物層１１は共に単結晶のＳｉｘＧｅ（１−ｘ）（ただし、０≦ｘ＜１）で構成されている。ただし、電荷蓄積層１５は、Ｎ型半導体層よりもバンドギャップエネルギーが小さいという条件を満たせば、ＳｉｙＧｅｚＣ（１−ｘ−ｙ）（ただし、０＜ｙ＜１、０＜ｚ＜１、０＜（ｙ＋ｚ）＜１）で構成されていてもよい。Ｐ＋型不純物層１１の不純物濃度は、１×１０１５〜１×１０２０（個／ｃｍ３）程度で、電荷蓄積層１５の不純物濃度は、１×１０１３〜１０１８（個／ｃｍ３）程度である。Ｐ＋型不純物層１１の厚みは約５〜１００ｎｍ程度である。また、Ｎ型半導体層４の不純物濃度は１×１０１３〜１×１０１８（個／ｃｍ３）程度であり、Ｐ−半導体層６の不純物濃度は１×１０１３〜１×１０１７（個／ｃｍ３）程度である。
【００２６】
Ｎ型半導体層４下部の側面はＰ型ストッパー層２１ｂで囲まれており、Ｎ型半導体層４上部は素子分離領域（ＳＴＩ）３およびＰ型ストッパー層２１ａに隣接している。また、Ｐ型ストッパー層２１ａの上に形成されたＰ型表面層（第５の半導体層）２２上には、不純物拡散層（図示せず）と、ゲート絶縁膜（図示せず）と、ゲート電極１６とを有する転送トランジスタが設けられている。素子分離領域３の側面および底面は、厚みの薄いＰ＋型側壁層７で覆われている。素子分離領域３上にはゲート電極１６と同じポリシリコン等で構成されたゲート配線２３が設けられている。
【００２７】
ゲート電極１６およびゲート配線２３の側面上にはシリコン酸化膜２４が設けられ、半導体エピタキシャル層１０およびシリコン酸化膜２４の上には、シリコン酸化膜２５が設けられている。シリコン酸化膜２５の上およびゲート配線２３の上には、第１の層間絶縁膜２６、第２の層間絶縁膜２９がそれぞれ設けられている。また、固体撮像装置には、ゲート電極１６に接続され、第１の層間絶縁膜２６を貫通するコンタクト２７ａと、コンタクト２７ａ、２７ｂに接続され、第１の層間絶縁膜２６上に配置されたアルミニウム（Ａｌ）などからなる配線２８ａと、第２の層間絶縁膜２９の上に設けられた配線２８ｂと、少なくとも配線２８ｂ上から第２の層間絶縁膜２９上に亘る保護膜３０とが設けられている。
【００２８】
光電変換素子２に光が入射すると、正孔と電子とが発生し、入射光量に応じた電荷（電子）が主にＰ＋型側壁層７とＮ型半導体層４との接合により生じる空乏層領域と、半導体エピタキシャル層１０とＮ型半導体層４との接合により生じる空乏層領域とに蓄積される。ここで、半導体エピタキシャル層１０中のゲルマニウム組成比率は任意に設定できるが、ゲルマニウム組成比率を大きくすることで、波長が約１８００ｎｍまでの光を吸収させることができる。また、シリコンが吸収可能な波長の光についても、シリコンゲルマニウムの吸収係数はシリコンの吸収係数よりも大きいため、本実施形態の光電変換素子２では非常に感度が高くなっている。特に、シリコンを用いる場合に比べて長波長領域の光に対する感度が大きく改善されている。
【００２９】
また、本実施形態の光電変換素子２では、電荷蓄積層１５の側面および上面がＰ＋型不純物層１１により覆われていることが特徴となっている。これにより、電荷蓄積層１５の表面近傍まで空乏層が広がるのを防ぐことができ、暗時に電荷蓄積層１５の表面で発生する電荷の影響を抑えることができる。その上、画素内にＦＤ部９を設ける場合に、Ｎ型半導体層４はＰ型半導体からなる層で囲まれているので、光電変換素子２内で生成した電荷を完全にＦＤ部９へ転送することが可能となり、出力画像において残像の発生を抑えることができる。
【００３０】
また、素子分離領域３とＰ型ストッパー層２１ａなどとの界面において、熱エネルギー等に起因してノイズ電荷がランダムに発生する。Ｐ＋型側壁層７は、このノイズ電荷に対する電気的障壁として機能し、ノイズ電荷が光電変換された電荷信号と混合するのを防ぐ。
【００３１】
また、Ｎ型の電荷蓄積層１５が設けられることで、半導体エピタキシャル層１０で発生した電荷を容易に蓄積及び保持することが可能となっている。
【００３２】
なお、本実施形態の固体撮像装置においては、光電変換素子２で蓄積された電荷が、当該光電変換素子２と隣接する位置に存在する転送トランジスタ（図１参照）を用いて読み出される。また、光電変換素子２とこれに隣接する画素内のＦＤ部９とを電気的に分離するために、素子分離領域３が形成されている。
【００３３】
なお、基板内において、Ｐ型半導体層とＮ型半導体層とを接合させ、空乏層領域を形成することにより得られる光電変換領域の位置や範囲は、イオン注入装置の性能により制限されてしまう。また、基板の深部まで光電変換領域を拡大すると、隣接する光電変換領域間で、電荷の混合が発生して混色が生じる。しかし、本実施形態の光電変換素子２においては、Ｎ型半導体層４上にシリコンゲルマニウムをエピタキシャル成長させて半導体エピタキシャル層１０を形成し、光電変換領域の拡大を図っている。シリコンゲルマニウムはＣＶＤ（Chemical Vapor Deposition）法を用いることでシリコンに比べて容易に形成することができる。そのため、本実施形態の構成によれば、光を効率よく吸収することができる感度の高い光電変換素子を比較的容易に実現することができる。また、半導体エピタキシャル層１０はマスクを用いれば所望の領域のみに選択的に成長させることができるため、隣接する光電変換領域間で混色が発生するのを抑えることができる。
【００３４】
また、半導体エピタキシャル層１０は、エピタキシャル成長された単結晶膜であるので、バンドギャップ間に結晶欠陥に起因する準位を有さない。このため、本実施形態の固体撮像装置では、光が照射しない状態で発生するノイズ電荷が低減されている。
【００３５】
また、半導体エピタキシャル層１０の厚みは、隣接するゲート電極１６の厚み以下になっている。言い換えれば、半導体エピタキシャル層１０の（Ｐ＋型不純物層１１の）上面高さは、ゲート電極１６の上面高さ以下になっている。これにより、半導体エピタキシャル層１０の上方に形成する第１の層間絶縁膜２６を研磨する際に、半導体エピタキシャル層１０に研磨のダメージが発生しにくくなっている。また、製造時に高温にて半導体エピタキシャル層１０を高速に成長できるため、半導体エピタキシャル層の表層部で電荷の転移を抑え、暗時の発生電荷量を低減することができる。また、ＴＡＴ（Turn Around Time）の短縮を図ることができる。
【００３６】
一方で、受光感度の面からは、半導体エピタキシャル層１０が厚い方が光の吸収によって発生する電荷数を増加させることができるので好ましい。そのため、図２に示す本実施形態の固体撮像装置では、半導体エピタキシャル層１０の上面をゲート電極１６の上面と同等の高さとしている。なお、半導体エピタキシャル層１０のゲルマニウム組成比率は特に限定されないが、ゲルマニウムの組成比率が大きくなると受光効率が向上する反面、シリコンとの格子定数の差が大きくなって結晶欠陥が増加するので、ゲルマニウムの組成比率は設計や用途に応じて適宜選択すればよい。例えば、半導体エピタキシャル層１０をゲート電極１６と同等の厚みで形成した場合、半導体エピタキシャル層１０のゲルマニウム組成比率は５〜５０％とするのが好ましい。なお、本明細書中において「ゲルマニウム組成比率」とは、層を構成する半導体原子のうちゲルマニウム原子が占める割合のことを指すものとする。
【００３７】
また、半導体エピタキシャル層１０をシリコンゲルマニウムで構成する場合、炭素原子（図示せず）を添加することで暗時に発生する電荷数を低減できる。これは、シリコン原子より大きいゲルマニウム原子を炭素原子が置換して、半導体エピタキシャル層１０内に生じる応力を減少させることができ、暗時電荷数の増加を誘発する欠陥領域を減少できるからである。
【００３８】
また、半導体エピタキシャル層１０において、ゲルマニウムの組成比率は、Ｎ型半導体層４との界面から上方に向かって段階的に変化していてもよい。例えば、Ｎ型半導体層４との界面付近ではゲルマニウムの組成比率を低くし、上方に向かうにつれてゲルマニウム組成比率を高くしてもよい。これにより、半導体エピタキシャル層１０全体としてのゲルマニウム量が多い場合や半導体エピタキシャル層１０が厚い場合でも結晶欠陥を少なくすることができる。これは、Ｎ型半導体層４と半導体エピタキシャル層１０との界面付近での格子定数のミスマッチを小さくしつつ、徐々に格子定数を大きくしていくことで、格子定数の違いによって生じる歪みを徐々に緩和することができるためである。これとは逆に、Ｎ型半導体層４との界面付近ではゲルマニウムの組成比率を高くし、上方に向かうにつれてゲルマニウム組成比率を低くしてもよい。これにより、導電性を付与するための不純物の濃度を低減しても、ゲルマニウムの組成変動を利用して半導体エピタキシャル層１０からＮ型半導体層４へと電荷を転送できるようになる。その結果、製造プロセス中の熱処理による不純物拡散の影響を抑え、光電変換素子の特性ばらつきを減少することができる。また、特に高温での熱処理を行うことができるようになるので、プロセスインテグレーションが容易になる。さらに、半導体エピタキシャル層１０内の不純物濃度を小さくすることができるので、暗時に半導体エピタキシャル層１０で発生する電荷量を小さくできる。なお、本実施形態では、例えば、Ｎ型半導体層４との界面付近から上方に向かって半導体エピタキシャル層１０のゲルマニウム組成比率を３０〜１００％の範囲で段階的に増加させる。
【００３９】
また、Ｐ＋型不純物層１１は、Ｐ＋型側壁層７と電気的に接続された構造をとることによりその電位が安定化されている。この構成によれば、Ｐ＋型不純物層１１の電位を安定化させるためのコンタクト及び配線を形成する必要がないので、一画素あたりの面積を縮小できる。
【００４０】
なお、以上で説明した例では配線２８ａ、２８ｂがアルミニウムなどの金属で構成されているが、銅あるいは銅を主成分とする金属で構成されていてもよい。この場合には、配線２８ａ、２８ｂはそれぞれ第１の層間絶縁膜２６の上部、および第２の層間絶縁膜２９の上部に埋め込まれる。また、コンタクト２７ａ、２７ｂはタングステン等の金属で構成されていてもよいが、銅配線を用いる場合には配線と一体的に形成された銅で構成されていてもよい。
【００４１】
また、図２に示す本実施形態の固体撮像装置において、画素を構成する半導体層の導電型をすべて逆にした場合であっても光電変換素子を機能させることができる。
【００４２】
以上のような構造により、第１の実施形態の固体撮像装置を用いれば具体的に以下のような効果が実現できた。すなわち、電荷蓄積層１５の上面および側面を覆うＰ＋型不純物層１１を設けない場合に比べて、図１に示す本実施形態の固体撮像装置では、暗時に発生する不要電荷量が、白キズ数で比較した結果５０％以下まで減少した。そして、ゲルマニウム組成比率が２０％程度で均一なシリコンゲルマニウムで半導体エピタキシャル層１０を構成した場合、例えば波長８００ｎｍの光に対する本実施形態の固体撮像装置の感度は、Ｐ＋型不純物層１１を設けない固体撮像装置に比べて１０％以上程度増加した。
【００４３】
また、図２に示す例において、半導体エピタキシャル層１０はＮ型の電荷蓄積層１５とＰ＋型不純物層１１とで構成されているが、図３に示すように、半導体エピタキシャル層１０がＰ型不純物を含むシリコンゲルマニウムからなるＰ−型光電変換領域１７とＰ＋型不純物層１１とで構成されていてもよい。図３は、本実施形態の固体撮像装置の第１の変形例において、画素の一部を示す断面図である。
【００４４】
図３に示すように、半導体エピタキシャル層１０は、その上面及び側面の表層部分に設けられているＰ＋型不純物層１１内の不純物濃度が、１×１０１３〜１×１０１８（個／ｃｍ３）程度で、半導体エピタキシャル層１０の表層部分以外の領域に設けられているＰ−型光電変換領域１７内の不純物濃度は１×１０１４〜１×１０１７（個／ｃｍ３）程度である。これにより、Ｎ型半導体層４とＰ−型光電変換領域１７との接合により空乏層が形成され、Ｐ−型光電変換領域１７で光電変換された電荷が、Ｎ型半導体層４で蓄積される。よって、フローティングディフュージョン９部へ電荷を転送する際のゲート電極１６への印加電圧を低電圧化できる。
【００４５】
図３に示す第１の変形例に係る固体撮像装置の具体的な特性を調べたところ、白キズ数および感度は図１に示す固体撮像装置と同等でありながら、光電変換素子２の電荷をＦＤ部９へ転送する際にゲート電極１６への印加する電圧を、従来の固体撮像装置で必要とされていた電圧の９０％以下に低減することが可能となる。
【００４６】
図４は、本実施形態の固体撮像装置の第２の変形例において、画素の一部を示す断面図である。同図に示す第２の変形例に係る固体撮像装置では、図３に示す半導体エピタキシャル層１０において、Ｐ−型光電変換領域１７の上面および側面を覆い、Ｐ型シリコンからなる埋め込み層１８がＰ＋型不純物層１１に代えて設けられている。その他の部材は図３に示す第１の変形例に係る固体撮像装置と同様である。なお、図２に示す本実施形態に係る固体撮像装置においても、この埋め込み層１８をＰ＋型不純物層１１に代えて設けてよい。
【００４７】
埋め込み層１８の厚みは１〜１００ｎｍ程度であれば好ましい。Ｐ型不純物を含む埋め込み層１８を設けることで、半導体エピタキシャル層１０の表層部で発生する電荷を低減することができる。また、Ｐ−型光電変換領域１７よりも埋め込み層１８の不純物濃度を高くすることで、半導体エピタキシャル層１０の表層部分にまで空乏層が広がるのを防ぎ、暗時に埋め込み層１８表面で発生する電荷の影響を低減できる。埋め込み層１８の不純物濃度は、１×１０１５〜１×１０１８（個／ｃｍ３）程度としている。また、Ｐ−型光電変換領域１７のＰ型不純物濃度は、１×１０１４〜１×１０１７（個／ｃｍ３）程度である。
【００４８】
また、埋め込み層１８は、Ｐ＋型側壁層７と電気的に接続された構造を有しており、電位の安定化が図られている。これにより、埋め込み層１８の電位を安定化させるためのコンタクト及び配線形成が不要となるので、一画素あたりの面積を縮小することができる。
【００４９】
また、図４に示す第２の変形例に係る固体撮像装置の特性を調べたところ、半導体エピタキシャル層１０の表層部をバンドギャップがシリコンゲルマニウムより広くエピタキシャル成長可能なＰ型シリコンで構成することで、埋め込み層１８を設けない場合の固体撮像装置に比べて白キズ数が３０％以下まで減少した。入射光の波長が８００ｎｍ以上で長波長領域になるにつれて、シリコンゲルマニウムで構成されたＰ−型光電変換領域１７は、吸収係数がシリコンに比べて２桁以上と高くなるため、特に高い感度が得られる。
【００５０】
次に、図２に示す第１の実施形態に係る固体撮像装置の製造方法について、図面を参照しながら説明する。図５（ａ）〜（ｄ）および図６（ａ）〜（ｃ）は、第１の実施形態に係る固体撮像装置の製造工程を示す断面図である。
【００５１】
まず、図５（ａ）に示すように、シリコン等からなる半導体基板１上に厚さ１ｎｍ以上５０ｎｍ以下程度のシリコン酸化膜からなるパッド絶縁膜６１と、厚さ５０ｎｍ以上４００ｎｍ以下のシリコン窒化物等からなる耐酸化性膜８０とを順次形成する。次いで、パッド絶縁膜６１および耐酸化性膜６３上に所定の領域に開口を有するレジスト（図示せず）を形成し、当該レジストをマスクとしてエッチングを行うことにより、パッド絶縁膜６１と耐酸化性膜６３とを選択的に除去して半導体基板１上面の所定の領域を露出させる開口を形成し、その後レジストを除去する。なお、ここではレジストを除去せずに残しておいてもよい。また、本実施形態の方法では、ハードマスクである耐酸化性膜６３の材料として、シリコン窒化物を用いたが、シリコン酸化物を用いてもよい。また、耐酸化性膜６３の代わりにレジスト膜を用いてもよい。
【００５２】
続いて、図５（ｂ）に示すように、耐酸化性膜６３をマスクとしたドライエッチング法を用いて、半導体基板１に溝を形成した後、Ｐ＋型側壁層７をイオン注入によって形成する。そして、溝を含む基板全面に絶縁膜を堆積し、耐酸化性膜６３上に形成された絶縁膜を除去してから、耐酸化性膜６３をエッチングにより除去する。このようにして、一般的なＳＴＩ構造をとる素子分離領域３を形成する。
【００５３】
次に、図５（ｃ）に示すように、リソグラフィ法を用いて所望の領域に開口を有するレジストを形成し、これらのレジストを適宜用いて、Ｎ型半導体層４、Ｐ−半導体層６、Ｐ型ストッパー層２１ａ、２１ｂ、Ｐ型表面層２２、Ｎ型不純物を含むＦＤ部９をイオン注入法により半導体基板１内に形成する。これらのイオン注入後、レジストを除去する。
【００５４】
続いて、図５（ｄ）に示すように、光電変換により発生した電荷をＦＤ部９へ転送するためのゲート電極１６と、ゲート配線２３とを形成する。次いで、リソグラフィ法及びエッチング法を用いて、Ｎ型半導体層４の上方に開口を有する厚さ１０００ｎｍ程度のシリコン酸化膜２４を基板上に形成する。
【００５５】
次に、図６（ａ）に示すように、シリコン酸化膜２４の開口部内のＮ型半導体層４上に
シリコンゲルマニウムを例えばＣＶＤ法によりエピタキシャル成長させ、厚さ５０〜１０００ｎｍの半導体エピタキシャル層１０を形成する。なお、半導体エピタキシャル層１０が厚膜化して、シリコン酸化膜２４上に形成した場合は、半導体エピタキシャル層１０となる部分をリソグラフィ法を用いてレジストで覆い、シリコンゲルマニウム膜のそれ以外の部分をドライエッチング法で、シリコン酸化膜２４をストッパー層として除去する。本工程のＣＶＤ法においては、基板温度を４００℃以上７００℃以下程度に加熱して、Ｓｉ２Ｈ６ガス、ＧｅＨ４を所望の組成になるように混合して半導体エピタキシャル層１０を成長させる。例えば、ゲルマニウム組成比率が２５％であれば、Ｓｉ２Ｈ６／ＧｅＨ４＝０．２９程度になるように原料ガスを装置内に供給すればよい。なお、半導体エピタキシャル層１０の表層部にＰ型シリコンで構成された埋め込み層１８を形成する場合には、ＧｅＨ４ガスをＣＶＤ装置の反応室内に供給しなければよい。また、半導体エピタキシャル層１０の導電型をＰ型にする際は、Ｂ２Ｈ６ガスを成長時に混入する。また、半導体エピタキシャル層１０内にＮ型の電荷蓄積層１５を形成する際は、ＰＨ３ガスを成長時に混入すればよい。また、半導体エピタキシャル層１０の上面および側面の表層部をＰ＋型にするためには、Ｂ２Ｈ６ガス流量を増加させ、Ｂ（ボロン）の原料ガスが高濃度に存在する条件で半導体エピタキシャル層１０の表層部を成長させる。以上のようにして、Ｎ型半導体層４上に半導体エピタキシャル層１０が形成される。よって、上述の条件で行うＣＶＤ法により、図２、図３、図４に示す構造が形成される。
【００５６】
続いて、図６（ｂ）に示すように、半導体エピタキシャル層１０を含む基板の上面全体をシリコン酸化膜２５で覆い、ゲルマニウムがトランジスタ部や周辺回路へ拡散するのを防ぐ。
【００５７】
次に、図６（ｃ）に示すように、ＣＶＤ法等により第１の層間絶縁膜２６を形成した後、ＣＭＰ（Chemical Mechanical Polishing）法により平坦化を行う。そして、リソグラフィ法を用いてパターニングを行い、ドライエッチング法でコンタクトホールを形成する。次いで、コンタクトホールにタングステン等の金属を公知の方法で埋め込むことによりコンタクト２７ａを形成した後、ＣＭＰ法でコンタクト２７ａの上面を平坦化する。そして、アルミニウムなどからなる金属膜を層間絶縁膜２６上に形成してから、リソグラフィ法及びドライエッチング法を用いて金属膜をパターニングすることにより、配線２８ａを形成する。以後、配線層数を増やしたい場合には、上述したのと同様の方法で層間絶縁膜、コンタクト、配線を形成して、最終的に金属等の導電体からなるパッド領域（図示せず）を、リソグラフィ法及びドライエッチング法により形成する。以上のようにして、本実施形態の固体撮像装置は作製される。
【００５８】
なお、配線２８ａ、２８ｂが銅配線である場合には、一般的なダマシンプロセスあるいはデュアルダマシンプロセスを用いて配線２７ａ、２７ｂを形成できる。
【００５９】
（第２の実施形態）
本発明の第２の実施形態に係る固体撮像装置について、図面を参照しながら説明する。      
【００６０】
図７は、本発明の第２の実施形態に係る固体撮像装置の画素の一部を示す断面図である。ここでは、光電変換素子２、転送トランジスタのゲート電極１６およびＦＤ部９を通る断面を示している。本実施形態の固体撮像装置は、光電変換素子２のうち電荷蓄積層１５の厚みが厚く、半導体エピタキシャル層１０の上面（Ｐ＋型不純物層１１の上面）位置がコンタクト２７ａの上面位置以下で且つゲート電極１６の上面位置以上であることを特徴とする。これに伴って、第１の層間絶縁膜２６と第２の層間絶縁膜２９との間にシリコン酸化膜４３およびシリコン酸化膜４９が形成されている。本実施形態の固体撮像装置において、その他の部材については第１の実施形態の固体撮像装置と同じであるので、ここでは説明を省略または簡略化する。
【００６１】
本実施形態の固体撮像装置においても、半導体エピタキシャル層１０の表層部はＰ＋型不純物層１１となっている。すなわち、Ｐ＋型不純物層１１はＮ型の電荷蓄積層１５の上面および側面を覆っている。なお、第１の層間絶縁膜２６を貫通する半導体エピタキシャル層１０を厚くする構成は、半導体エピタキシャル層１０全体がＰ型半導体で構成された図３および図４に示す第１の実施形態の第１の変形例および第２の変形例の固体撮像装置にも適用できる。
【００６２】
これにより、光吸収領域における入射光の光路長が長くなり、光電変換される電荷発生量が増加して光電変換素子２の感度が増加する。
【００６３】
なお、配線２８ａがＡｌ等の融点の比較的低い金属で構成されている場合、半導体エピタキシャル層１０を配線２８ａと同じ高さまで成長させると、成長時の基板温度が４００℃程度になり、配線２８ａが融解する可能性があるため、半導体エピタキシャル層１０の上面位置はコンタクト２７ａの上面位置以下としている。これにより、配線の接続不良などの不具合の発生を抑えている。
【００６４】
ただし、配線２７ａ、２７ｂの材料は銅またはこれを主成分とする金属等であってもよく、その際には配線２７ａ、２７ｂが第１の層間絶縁膜２６の上部、第２の層間絶縁膜２９の上部に埋め込まれる。銅の融点は１０８４℃と高いため、銅配線の形成後に半導体エピタキシャル層１０を成長させることができる。従って、銅等融点の高い金属を配線材料として用いる場合には、半導体エピタキシャル層１０の上面位置を配線２７ａの上面位置と同等にまですることができる。
【００６５】
以上の構造により、本実施形態の固体撮像装置では、具体的に以下のような効果が実現できた。半導体エピタキシャル層１０の表層部がＰ型になっていない光電変換素子２を有する固体撮像装置と比較して、本実施形態の固体撮像装置では、暗時に発生する不要電荷量が、白キズ数で比較した結果５０％以下まで減少していた。そして、ゲルマニム組成比率が２０％程度の半導体エピタキシャル層１０を用いた場合、光電変換素子２の感度は、例えば波長８００ｎｍの光で３０％以上程度増加した。
【００６６】
次に、本実施形態に係る固体撮像装置の製造方法について図面を参照しながら説明する。図８（ａ）〜（ｄ）、および図９（ａ）〜（ｃ）は、第２の実施形態に係る固体撮像装置の製造工程を示す断面図である。
【００６７】
まず、図８（ａ）〜（ｄ）に示す工程において、図５（ａ）〜（ｄ）に示す第１の実施形態の製造方法と同様の方法で、素子分離領域３、Ｐ−半導体層６、Ｎ型半導体層４、Ｐ型ストッパー層２１ａ、２１ｂ、Ｐ型表面層２２、ＦＤ部９を半導体基板１内に形成する。
【００６８】
次に、図９（ａ）に示すように、第１の実施形態と同様の方法で基板上にゲート電極１６、ゲート配線２３、およびシリコン酸化膜２４を形成した後、第１の層間絶縁膜２６を基板上に形成する。次に、ゲート電極１６上の一部領域でシリコン酸化膜２４を除去してから、第１の層間絶縁膜２６を貫通し、ゲート電極１６に接続されるコンタクト２７ａを形成する。コンタクト２７ａはタングステン等の金属で構成される。続いて、コンタクト２７ａの上面をＣＭＰ法により平坦化した後、第１の層間絶縁膜２６およびコンタクト２７ａ上に厚さ３００ｎｍ程度のシリコン酸化膜４３を形成する。ここで、シリコン酸化膜４３を形成するのは、半導体エピタキシャル層１０の形成時にコンタクト２７ａを保護するためである。
【００６９】
次に、図９（ｂ）に示すように、リソグラフィ法及びドライエッチングまたはウエットエッチング法を用いて第１の層間絶縁膜２６およびシリコン酸化膜４３のうちＮ型半導体層４の上または上方に設けられた部分を選択的に除去し、Ｎ型半導体層４の上面を露出させる。そして、図６（ａ）に示す工程と同様にＣＶＤ法等を用いてシリコンゲルマニウムからなる半導体エピタキシャル層１０をＮ型半導体層４上に形成する。なお、本実施形態の場合、半導体エピタキシャル層１０の厚みは例えば１μｍ程度である。
【００７０】
続いて、図９（ｃ）に示すように、半導体エピタキシャル層１０を含む基板全体をシリコン酸化膜４９で覆った後、タングステンコンタクト２７表面が現れるまでリソグラフィ法及びドライエッチングを用いて溝を形成し、コンタクト２７ａの上面を露出させる。そして、基板上にアルミニウムなどからなる金属膜を成膜した後、リソグラフィ法およびドライエッチング法を用いて当該金属膜をパターニングし、配線２８ａを形成する。以後、配線層数を増やしたい場合には、上述したのと同様の方法で層間絶縁膜、コンタクト、配線を形成して、最終的に金属等の導電体からなるパッド領域（図示せず）を、リソグラフィ法及びドライエッチング法により形成する。
【００７１】
以上の方法で第１の実施形態よりも厚い半導体エピタキシャル層１０を形成することにより、特に赤色光などの長波長領域の光に対する感度を大きく向上させることができる。また、暗電流の低減された固体撮像装置を実現することができる。
【００７２】
本実施形態の製造方法では、半導体エピタキシャル層１０の形成後に配線２７ａを形成しているので、配線材料がアルミニウムなどの低い融点を持つ金属である場合であっても断線や接続不良などの不具合を生じさせることがない。
【産業上の利用可能性】
【００７３】
本発明の固体撮像装置、その製造方法は、画像撮影を行う種々のデジタルカメラや携帯電話、ビデオカメラ、監視カメラ等の撮像装置およびその製造に有用である。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施形態に係るＭＯＳ型固体撮像装置の回路構成の一例を示す図である。
【図２】第１の実施形態に係る固体撮像装置の画素の一部を示す断面図である。
【図３】第１の実施形態に係る固体撮像装置の第１の変形例において、画素の一部を示す断面図である。
【図４】第１の実施形態に係る固体撮像装置の第２の変形例において、画素の一部を示す断面図である。
【図５】（ａ）〜（ｄ）は、第１の実施形態に係る固体撮像装置の製造工程を示す断面図である。
【図６】（ａ）〜（ｃ）は、第１の実施形態に係る固体撮像装置の製造工程を示す断面図である。
【図７】本発明の第２の実施形態に係る固体撮像装置の画素の一部を示す断面図である。
【図８】（ａ）〜（ｄ）は、第２の実施形態に係る固体撮像装置の製造工程を示す断面図である。
【図９】（ａ）〜（ｃ）は、第２の実施形態に係る固体撮像装置の製造工程を示す断面図である。
【図１０】従来の固体撮像装置のフォトダイオード部分を示す断面図である。
【符号の説明】
【００７５】
１      半導体基板 
２      光電変換素子  
３      素子分離領域 
４      Ｎ型半導体層  
６      Ｐ−半導体層 
７      Ｐ＋型側壁層 
９      ＦＤ部  
１０      半導体エピタキシャル層 
１１      Ｐ＋型不純物層 
１５      電荷蓄積層 
１６      ゲート電極 
１７      Ｐ−型光電変換領域 
２１ａ、２１ｂ  Ｐ型ストッパー層 
２２      Ｐ型表面層 
２３      ゲート配線 
２４、２５      シリコン酸化膜  
２６      第１の層間絶縁膜 
２７ａ、２７ｂ    コンタクト 
２８ａ、２８ｂ    配線  
２９      第２の層間絶縁膜 
３０      保護膜 
４３      シリコン酸化膜 
６１      パッド絶縁膜  
６２      転送トランジスタ  
６３      耐酸化性膜 
６４      増幅トランジスタ 
６５      選択トランジスタ 
６６      画素 
６７      撮像領域 
６８      垂直シフトレジスタ 
６９      水平シフトレジスタ 
７１、７２、７４      出力パルス線 
７３      電源電圧供給部 
７５      出力信号線
８０      リセットトランジスタ
【図１】
0005400280.tif 000002
【図２】
0005400280.tif 000003
【図３】
0005400280.tif 000004
【図４】
0005400280.tif 000005
【図５】
0005400280.tif 000006
【図６】
0005400280.tif 000007
【図７】
0005400280.tif 000008
【図８】
0005400280.tif 000009
【図９】
0005400280.tif 000010
【図１０】
0005400280.tif 000011