(57)【特許請求の範囲】
【請求項１】
両端の端子である第１の端子及び第２の端子を含み、複数のキャパシタを直列に接続可能な複数の端子と、
前記複数の端子を構成する個々の端子間にそれぞれ並列に接続されたバイパススイッチを有するバイパス回路と、
前記複数の端子のうち、少なくとも前記第２の端子以外の端子の電圧を検出可能な電圧検出部と、
前記複数の端子に前記複数のキャパシタが接続されていない状態で、かつ、前記複数の端子のうち前記第１の端子側から１または連続する２以上の端子に接続された前記バイパススイッチを閉じた状態で、所定の電圧が前記第１の端子及び前記第２の端子間に入力された時の前記電圧検出部により検出された電圧に基づく補正情報を記憶する記憶部と、
前記複数の端子に前記複数のキャパシタがそれぞれ接続された状態で前記電圧検出部により得られた電圧を、前記補正情報に基づき補正する補正部と
を具備するキャパシタ電源装置。
【請求項２】
請求項１に記載のキャパシタ電源装置であって、
前記記憶部は、前記複数の端子のうち前記第２の端子と、前記第２の端子の隣の端子との間に接続されたバイパススイッチ以外の前記バイパススイッチを閉じた状態において前記検出される電圧に基づく補正情報を、前記補正情報として記憶する
キャパシタ電源装置。
【請求項３】
請求項１または２に記載のキャパシタ電源装置であって、
前記第２の端子以外の前記端子に接続された分圧抵抗回路をさらに具備し、
前記電圧検出部は、前記分圧抵抗回路により分圧された前記端子の各電圧を検出する
キャパシタ電源装置。
【請求項４】
請求項３に記載のキャパシタ電源装置であって、
前記バイパス回路は、前記各バイパススイッチにそれぞれ直列に接続された、前記分圧抵抗回路に含まれる各抵抗素子の抵抗値より低い抵抗値を持つバイパス抵抗素子を有する
キャパシタ電源装置。
【請求項５】
両端の端子である第１の端子及び第２の端子を含み、複数のキャパシタを直列に接続可能な複数の端子と、
前記複数の端子を構成する個々の端子間にそれぞれ並列に接続されたバイパススイッチを有するバイパス回路と
を備えるキャパシタ電源装置に用いられる電圧監視装置であって、
前記複数の端子のうち、少なくとも前記第２の端子以外の端子の電圧を検出可能な電圧検出部と、
前記複数の端子に前記複数のキャパシタが接続されていない状態で、かつ、前記複数の端子のうち前記第１の端子側から１または連続する２以上の端子に接続された前記バイパススイッチを閉じた状態で、所定の電圧が前記第１の端子及び前記第２の端子間に入力された時の前記電圧検出部により検出された電圧に基づく補正情報を記憶する記憶部と、
前記複数の端子に前記複数のキャパシタがそれぞれ接続された状態で前記電圧検出部により得られた電圧を、前記補正情報に基づき補正する補正部と
を具備する電圧監視装置。
【請求項６】
両端の端子である第１の端子及び第２の端子を含み、複数のキャパシタを直列に接続可能な複数の端子のうち前記第１の端子側から１または連続する２以上の端子の電圧を検出し、
前記複数の端子に前記複数のキャパシタが接続されていない状態で、かつ、前記複数の端子を構成する個々の端子間にそれぞれ並列に接続されたバイパススイッチのうち前記１または連続する２以上の端子に接続された前記バイパススイッチを閉じた状態で、所定の電圧が前記第１の端子及び前記第２の端子間に入力された時の前記電圧検出部により検出された電圧に基づく補正情報を取得し、
前記複数の端子に前記複数のキャパシタがそれぞれ接続された状態で前記電圧検出により得られた電圧を、前記補正情報に基づき補正する
電圧監視方法。
【請求項７】
両端の端子である第１の端子及び第２の端子を含み、複数のキャパシタを直列に接続可能な複数の端子と、
前記複数の端子を構成する個々の端子間にそれぞれ並列に接続されたバイパススイッチを有するバイパス回路と
を備えるキャパシタ電源装置の製造方法であって、
前記複数の端子のうち前記第１の端子側から１または連続する２以上の端子の電圧を検出し、
前記複数の端子に前記複数のキャパシタが接続されていない状態で、かつ、前記１または連続する２以上の端子に接続された前記バイパススイッチを閉じた状態で、所定の電圧が前記第１の端子及び前記第２の端子間に入力された時の前記電圧検出部により検出された電圧に基づく補正情報を取得し、
前記取得された補正情報を前記電圧監視装置の記憶部に記憶する
キャパシタ電源装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のキャパシタが直列に接続されたキャパシタユニットを用いたキャパシタ電源装置、その電源監視装置、電源監視方法及びキャパシタ電源装置の製造方法に関する。
【背景技術】
【０００２】
電気二重層を利用する電気化学キャパシタ（以下、キャパシタという。）は、従来の二次電池と比較して、急速充電及び大電流放電が可能であり、サイクル寿命が長いことから、回生エネルギー等の用途にマッチした蓄電デバイスとして期待されている。
【０００３】
例えばキャパシタを利用して、回生エネルギー等、エネルギーの回収を実現しようとする場合、キャパシタの定格電圧が低いことから、複数のキャパシタを直列に接続したキャパシタモジュールを構成することが一般的である。
【０００４】
しかし、これら直列に接続されたキャパシタを充放電する場合、各キャパシタの静電容量や漏れ電流のばらつきによって、キャパシタモジュールの端子間電圧にばらつきが生じる。その場合、複数のキャパシタのうち少なくとも１つがその定格電圧を超えてしまうことによって、その少なくとも１つのキャパシタの特性が劣化する。定格電圧を超えないように、個々のキャパシタに加えられる電圧を低く設定すると、キャパシタの容量を有効活用することができない。
【０００５】
そこで、特許文献１には、各キャパシタにそれぞれ並列接続されたスイッチ及び抵抗体を備えた電圧不均等化抑制回路が記載されている。例えば、この回路は、キャパシタへの充電が行われている時に、個々のキャパシタの端子間電圧をそれぞれ監視し、他のスイッチの端子間電圧よりも、端子間電圧が予め設定された許容範囲より高くなっている１以上のキャパシタに接続されたスイッチを閉じる。そうすると、電流はそのキャパシタに接続された抵抗体で消費され、そのキャパシタへの充電量が減る。このため、そのキャパシタの端子間電圧の上昇速度は、抵抗体が接続されていない他のキャパシタの端子間電圧の上昇速度より遅くなる。その結果、充電中において、それら各端子間電圧のばらつきが抑制される（例えば、特許文献１の明細書段落［００２２］参照）。
【０００６】
特許文献２に記載の電池監視装置におけるセルモニタユニットは、直列接続された複数個の電池セルにそれぞれ並列に接続された抵抗及びスイッチでなるバランサを備える。セルモニタユニットは、バランサのスイッチがＯＮの時及びＯＦＦの時に、電圧測定回路により電池セルの電圧を測定し、ＯＮ時及びＯＦＦ時のその測定電圧の差が閾値より大きい場合に、電池セルや回路に異常が起こっていると判定する（例えば、特許文献２の明細書段落［００１８］参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１１５１０３号公報
【特許文献２】特開２０１０−２７１２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、これらのような装置では、回路や素子が持つ個体差によっても、各キャパシタの測定電圧にばらつきが生じ得る。キャパシタの容量を極限まで有効活用しようとする場合には、キャパシタの電圧を正確に測定して、そのような個体差によるばらつきを抑える必要がある。
【０００９】
本発明の目的は、キャパシタの電圧の測定精度を高めることができるキャパシタ電源装置、電圧監視装置、電圧監視方法及びキャパシタ電源装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明に係るキャパシタ電源装置は、複数の端子と、バイパス回路と、電圧検出部と、記憶部と、補正部とを具備する。
前記複数の端子は、両端の端子である第１の端子及び第２の端子を含み、複数のキャパシタを直列に接続可能である。
前記バイパス回路は、前記複数の端子を構成する個々の端子間にそれぞれ並列に接続されたバイパススイッチを有する。
前記電圧検出部は、前記複数の端子のうち、少なくとも前記第２の端子以外の端子の電圧を検出可能である。
前記記憶部は、前記複数の端子に前記複数のキャパシタが接続されていない状態で、かつ、前記複数の端子のうち前記第１の端子側から１または連続する２以上の端子に接続された前記バイパススイッチを閉じた状態で、所定の電圧が前記第１の端子及び前記第２の端子間に入力された時の前記電圧検出部により検出された電圧に基づく補正情報を記憶する。
前記補正部は、前記複数の端子に前記複数のキャパシタがそれぞれ接続された状態で前記電圧検出部により得られた電圧を、前記補正情報に基づき補正する。
【００１１】
本発明に係る電圧監視装置は、上記複数の端子と、上記バイパス回路とを備えるキャパシタ電源装置に用いられる電圧監視装置であって、上記電圧検出部と、前記記憶部と、上記補正部とを具備する。
【００１２】
本発明に係る電圧監視方法は、両端の端子である第１の端子及び第２の端子を含み、複数のキャパシタを直列に接続可能な複数の端子のうち前記第１の端子側から１または連続する２以上の端子の電圧を検出することを含む。
前記複数の端子に前記複数のキャパシタが接続されていない状態で、かつ、前記複数の端子を構成する個々の端子間にそれぞれ並列に接続されたバイパススイッチのうち前記１または連続する２以上の端子に接続された前記バイパススイッチを閉じた状態で、所定の電圧が前記第１の端子及び前記第２の端子間に入力された時の前記電圧検出部により検出された電圧に基づく補正情報が取得される。
前記複数の端子に前記複数のキャパシタがそれぞれ接続された状態で前記電圧検出により得られた電圧が、前記補正情報に基づき補正される。
【００１３】
本発明に係るキャパシタ電源装置の製造方法は、上記複数の端子と、上記バイパス回路とを備えるキャパシタ電源装置の製造方法であって、前記複数の端子のうち前記第１の端子側から１または連続する２以上の端子の電圧を検出することを含む。
前記複数の端子に前記複数のキャパシタが接続されていない状態で、かつ、前記１または連続する２以上の端子に接続された前記バイパススイッチを閉じた状態で、所定の電圧が前記第１の端子及び前記第２の端子間に入力された時の前記電圧検出部により検出された電圧に基づく補正情報が取得される。
前記取得された補正情報が前記電圧監視装置の記憶部に記憶される。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の一実施形態に係る電圧監視装置が適用され得るキャパシタ電源装置の機能的な構成を示すブロック図である。
【図２】図２は、本実施形態に係る電圧監視装置の構成を示す。
【図３】図３は、図２に示す電圧監視装置において、キャリブレーション処理を説明するための図である。
【図４】図４は、キャリブレーション処理を示すフローチャートである。
【図５】図５は、電圧監視動作を含むキャパシタ電源装置の全体的な動作を示すフローチャートである。
【図６】図６は、図５における状態遷移制御の処理を示すフローチャートである。
【図７】図７は、本発明の他の実施形態に係るキャパシタ電源装置の機能的な構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
上記のキャパシタ電源装置において、複数の端子にキャパシタが接続されていない状態で、かつ、バイパススイッチを閉じた状態で、所定の電圧が第１及び第２の端子間に入力された時に検出される電圧は、各種の回路に含まれる素子等が持つ個体差によるばらつきが反映された電圧である。このキャパシタ電源装置は、この電圧に基づく補正情報を記憶しておくことにより、各キャパシタが各端子に接続された状態で検出される電圧を補正することができる。すなわち、キャパシタの電圧の測定精度を高めることができる。
【００１６】
前記記憶部は、前記複数の端子のうち前記第２の端子と、前記第２の端子の隣の端子との間に接続されたバイパススイッチ以外の前記バイパススイッチを閉じた状態において前記検出される電圧に基づく補正情報を、前記補正情報として記憶してもよい。
【００１７】
バイパス回路の構造上、第２の端子と、第２の端子の隣の端子との間に接続されたバイパススイッチによる、第２の端子への通電がなくても、キャパシタ電源装置は、各端子から入力される、電圧検出部による検出電圧値をすべて取得することができる。
【００１８】
前記キャパシタ電源装置は、キャパシタ電源装置前記第２の端子以外の前記端子に接続された分圧抵抗回路をさらに具備し、前記電圧検出部は、前記分圧抵抗回路により分圧された前記端子の各電圧を検出してもよい。
【００１９】
これにより、測定ポイントの電圧が電圧検出部の検出レンジを超える場合に、このような分圧抵抗回路を設けることができる。このような分圧抵抗回路が設けられる場合に、分圧抵抗回路の各抵抗素子に個体差がある場合でも、本発明によれば、各キャパシタが接続されていない状態における電圧の補正情報を記憶しているので、そのような個体差を吸収することができる。
【００２０】
前記バイパス回路は、前記各バイパススイッチにそれぞれ直列に接続された、前記分圧抵抗回路に含まれる各抵抗素子の抵抗値より低い抵抗値を持つバイパス抵抗素子を有してもよい。
【００２１】
バイパス抵抗素子が、分圧抵抗回路に含まれる各抵抗素子の抵抗値より十分に低い抵抗値を持つことにより、バイパススイッチを閉じた状態として、実質的に端子間を短絡した状態とすることができる。これにより、接続ケーブル等の治具を用いて、端子間を短絡することと同じ状態になり、このような治具を使う必要がなくなる。
【００２２】
以下、図面を参照しながら、本発明の実施形態を説明する。
【００２３】
１．キャパシタ電源装置の構成
図１は、本発明の一実施形態に係る電圧監視装置が適用され得るキャパシタ電源装置の機能的な構成を示すブロック図である。
【００２４】
キャパシタ電源装置１００は、電気二重層を利用する複数の電気化学キャパシタ（以下、キャパシタという。）５１を直列に接続したキャパシタユニット５０を備える。キャパシタユニット５０は、交換のために着脱可能となっている。キャパシタユニット５０は、キャパシタユニット５０ごと交換可能とされてもよいし、各キャパシタ５１が個別に各端子３５に対して交換可能とされてもよい。
【００２５】
キャパシタ５１の材料としては、典型的にはリチウムイオンキャパシタ（ＬＩＣ）が用いられるが、これに限られない。キャパシタユニット５０は、例えば１０個のキャパシタ５１を有するが、個数は限定されない。
【００２６】
キャパシタ電源装置１００は、エネルギーの入出力用のメイン端子（正極の端子１１及び負極の端子１２）を備え、また、ＭＰＵ（Micro Processing Unit）２０、昇圧コンバータ２３及び降圧コンバータ２４を備える。
【００２７】
キャパシタユニット５０の正極側の端部端子３５Ａ（複数のキャパシタ５１をそれぞれ直列に接続するための各端子３５のうち端部の第１の端子）は、昇圧コンバータ２３及び降圧コンバータ２４を介して正極側のメイン端子１１に接続されている。キャパシタユニット５０の負極側の端部端子３５Ｂ（複数のキャパシタ５１をそれぞれ直列に接続するための各端子３５のうち端部の第２の端子）は、負極側のメイン端子１１に接続されている。昇圧コンバータ２３及び降圧コンバータ２４は、例えばＤＣ／ＤＣコンバータによってそれぞれ実現され得る。
【００２８】
なお、負極側の端部端子３５Ａ及び負極側のメイン端子１１は、実際には同じ端子であってもよい。
【００２９】
ＭＰＵ２０は、キャパシタユニット５０の充放電の制御、また、キャパシタ５１の電圧の監視等を主に行う。ＭＰＵ２０は、メイン端子１１及び１２間に図示しない充電用の電源が接続された場合に、昇圧コンバータ２３を制御して、キャパシタユニット５０への定電流充電及び定電圧充電を行う。また、ＭＰＵ２０は、メイン端子１１及び１２間に図示しない負荷が接続された場合に、降圧コンバータ２４を制御して、出力電圧を一定に維持した状態で、その負荷への放電を行う。
【００３０】
キャパシタ電源装置１００は、マルチプレクサ２１及びバイパススイッチＳn等を備える。
【００３１】
マルチプレクサ２１は、キャパシタユニット５０の各端子３５に接続されており、各端子３５の電圧のアナログ値を選択的に切り替えてＭＰＵ２０に入力する。ＭＰＵ２０に内蔵されたＡＤコンバータのポート数によっては（ポート数を増やした場合）、マルチプレクサ２１は不要である。
【００３２】
バイパススイッチＳnは、後述するバイパス回路２２の、キャパシタユニット５０に対する接続のＯＮ／ＯＦＦを切り替えるスイッチである。
【００３３】
そのほか、このキャパシタ電源装置１００のＭＰＵ２０は、所定の箇所の電流及び電圧を検出可能である。例えばＭＰＵ２０は、各抵抗素子１３を用いて、図示しない充電電源からの入力電流、キャパシタユニット５０への入力電流、また、負荷への出力電流のそれぞれを検出する。また、ＭＰＵ２０は、メイン端子１１の電圧を検出可能である。
【００３４】
さらに、このキャパシタ電源装置１００では、キャパシタ５１の温度及び回路の温度を検出可能となっており、さらにシリアル通信用の外部Ｉ／Ｆ２６が設けられている。
【００３５】
２．電圧監視装置の構成
図２は、本実施形態に係る電圧監視装置の構成を示す。電圧監視装置は、上記バイパススイッチＳnを含むバイパス回路２２を有する。
【００３６】
バイパス回路２２は、キャパシタユニット５０の各キャパシタ５１を直列接続する個々の端子３５間にそれぞれ並列に接続された、バイパス抵抗素子ＲPn（n=1,2,・・・,10）及びバイパススイッチＳn（n=1,2,・・・10）を有する。バイパススイッチＳnのＯＮ／ＯＦＦの切り替えは、ＭＰＵ２０によって制御される。
【００３７】
各端子３５には、分圧抵抗素子ＲAn及びＲBn（n=1,2,・・・,10）により構成される分圧回路２５がそれぞれ接続されている。分圧回路２５は、マルチプレクサ２１が持つ回路であってもよい。ＭＰＵ２０は、各キャパシタ５１のそれら端子３５の電圧を分圧回路２５を介してアナログ量として取得し、これをＡＤ変換によりデジタル値に変換する。この場合、主にＭＰＵ２０は電圧検出部として機能する。
【００３８】
ＭＰＵ２０は、取得した個々のキャパシタ５１の端子電圧に基づいて、バイパス回路２２を制御する。例えばＭＰＵ２０は、検出された端子電圧がそれら端子ごとに予め設定された電圧閾値を超えた場合、その電圧閾値を超えた電圧が検出された端子に並列接続されたバイパススイッチＳnをＯＮとする。これにより、バイパス抵抗素子ＲPnに電流が流れるので、その電圧閾値を超えた電圧が検出された端子３５間に接続されたキャパシタ５１の電圧を下げることができる。これを以下では、バランス制御という。
【００３９】
分圧抵抗素子ＲAn（及びＲBn）の抵抗値は、数kΩ〜数十kΩである。一方、バイパス抵抗素子ＲPnの抵抗値は、それより低い抵抗値を持つ。例えばそれは数Ω〜数十Ωであり、分割抵抗素子ＲAn（及びＲBn）の抵抗値に比べ、十分に低い値に設定されている。すなわち、バイパス抵抗素子ＲPnの抵抗値は、分圧抵抗素子ＲAn（及びＲBn）の抵抗値の１／１００００〜１／１００程度とされる。
【００４０】
３．キャリブレーション処理
以上のように構成された電圧監視装置による各キャパシタ５１の電圧の測定精度を高めるためのキャリブレーション処理について説明する。
【００４１】
このキャリブレーション処理は、キャパシタ電源装置１００の製造（設計も含む）時、ユーザによるキャパシタ電源装置１００の使用時、または、これらの両方で行われ得る処理である。
【００４２】
図３に示すように、キャリブレーション処理では、端部端子３５Ａ及び３５Ｂからキャパシタユニット５０が取り外された状態、つまり個々のキャパシタ５１が端子３５に接続されていない状態とされる。また、図１に示すように、グランド接続されるキャリブレーションモード用のスイッチ１８がＯＮとされる。この状態で、端部端子３５Ａ及び３５Ｂ間に所定の電圧（既知の電圧）Ｖgが加えられる。Ｖgは例えば５Vとされる。
【００４３】
図４は、ＭＰＵ２０によるキャリブレーション処理を示すフローチャートである。
【００４４】
ＭＰＵ２０は、バイパス回路２２のバイパススイッチＳ1、Ｓ2、・・・、Ｓ10のうち、正極の端部端子３５Ａ側から１または連続する２以上の端子３５に接続されたバイパススイッチＳnをＯＮとする（ステップ１０１）。本実施形態ではバイパススイッチＳ10〜Ｓ2がＯＮとされる。すなわち、負極側の端部端子３５Ｂとその隣の端子３５との間に接続されたバイパススイッチＳ1以外の、連続する９個のバイパススイッチＳ10〜Ｓ2がＯＮとされる。
【００４５】
ＭＰＵ２０は、それら１または連続する２以上の端子３５、本実施形態では、負極の端部端子３５Ｂ以外の端子電圧ＶN10、ＶN9、ＶN8、・・・ＶN2、ＶN1を、各分圧回路２５を介して取得する（ステップ１０２）。
【００４６】
ＭＰＵ２０は、取得した端子電圧（ＶN10〜ＶN1）を不揮発性メモリに書き込む（ステップ１０３）。
【００４７】
端子電圧（ＶN10〜ＶN1）は、以下の式で表すことができる。
【００４８】
VN10 =Vg・RB10 /(RA10+RB10)、
VN9 =Vg・RB9 /(RA9+RB9)、
VN8 =Vg・RB8 /(RA8+RB8)、
・・・・・・・・・・・
・・・・・・・・・・・
VN1 =Vg・RB1 /(RA1+RB1)
【００４９】
以上のように、キャリブレーション処理によって、キャパシタ電源装置１００にキャパシタユニット５０が接続されていない状態における、各端子電圧（ＶN10〜ＶN1）を補正情報として取得し、これを記憶しておく。この場合、ＭＰＵ２０または不揮発性メモリは、各端子電圧に基づく補正情報を記憶する記憶部として機能する。
【００５０】
実際の計算では、ＭＰＵ２０は、以上のように得られた端子電圧（ＶN10〜ＶN1）から、以下のように補正係数Ｎ10、Ｎ9、Ｎ8、・・・、Ｎ1を算出することができる。ＭＰＵ２０は、この補正係数（Ｎ10〜Ｎ1）を補正情報として記憶しておいてもよい。
【００５１】
N10 =Vg /VN10、
N9 =Vg /VN9、
N8 =Vg /VN8、
・・・・・・
・・・・・・
N1 =Vg /VN1
【００５２】
４．キャパシタ電源装置の動作
図５は、キャパシタ電源装置の全体的な動作を示すフローチャートであり、特に、上記キャリブレーション処理と、これにより得られた補正情報を用いた端子電圧の補正処理とを含む動作（電圧監視方法）を主に示す。
【００５３】
図５に示すように、まず、所定の初期設定が行われる（ステップ２０１）。初期設定は、ソフトウェア及びハードウェア等の最初に必要な設定である。
【００５４】
初期設定後、キャパシタユニット５０が端部端子３５Ａ及び３５Ｂから取り外された状態で、キャリブレーション処理を実行する場合（ステップ２０２のＹＥＳ）、ステップ２０３に進み、ＭＰＵ２０は図４に示したキャリブレーション処理を実行する（ステップ２０３）。
【００５５】
キャリブレーション処理を実行しない場合（ステップ２０２のＮＯ）、キャパシタ電源装置１００は、通常動作を行う。すなわち、キャパシタユニット５０が端部端子３５Ａ及び３５Ｂに接続された状態で動作を行う。
【００５６】
ＭＰＵ２０は、まずステップ１０３（図４参照）で記憶された補正情報を不揮発性メモリから読み出す（ステップ２０４）。
【００５７】
ＭＰＵ２０は、キャパシタユニット５０の各端子電圧（ＶT10〜ＶT1）を測定し、その他、メイン端子１１の電圧、及び、各部の電流を測定する（ステップ２０５）。この場合、主にＭＰＵ２０は少なくとも電圧検出部として機能する。
【００５８】
ＭＰＵ２０は、ステップ２０４で読み出した補正情報に基づいて、検出された電圧を補正する（ステップ２０６）。この場合、主にＭＰＵ２０は補正部として機能する。具体的には、ＭＰＵ２０は、下記の式に表されるように、キャパシタユニット５０の各端子電圧（ＶT10〜ＶT1）に補正係数（Ｎ10〜Ｎ1）を乗じた値を、補正後の電圧（Ｖ10〜Ｖ1）として出力する。
【００５９】
V10 =VT10・N10 (=VT10・Vg /VN10)、
V9 =VT9・N9 (=VT9・Vg /VN9)、
V8 =VT8・N8 (=VT8・Vg /VN8)、
・・・・・・・・・・・・・
・・・・・・・・・・・・・
V1 =VT1・N1 (=VT1・Vg /VN1)、
【００６０】
ＭＰＵ２０は、このように補正された電圧（Ｖ10〜Ｖ1）、すなわち高精度に測定された電圧（Ｖ10〜Ｖ1）に基づき、上述したバランス制御を実行する（ステップ２０７）。また、ＭＰＵ２０は、状態遷移制御を実行する（ステップ２０８）。状態遷移制御については、後述する。
【００６１】
以上のように、ＭＰＵ２０は、各キャパシタ５１が各端子３５に接続されていない状態で検出された各端子電圧（ＶN10〜ＶN1）に基づいて、実際に検出された各端子電圧（ＶT10〜ＶT1）を補正する。端子電圧（ＶN10〜ＶN1）は、各種の回路に含まれる素子（例えば、ＭＰＵ２０内の素子、分圧回路２５、またはバイパス抵抗素子ＲPnなど）等が持つ個体差によるばらつきが反映された電圧である。したがって、ＭＰＵ２０は、補正によりこれらのばらつきを吸収することができ、結果的に個々のキャパシタ５１の電圧の測定精度を高めることができる。その結果、高精度なバランス制御を行うことができる。
【００６２】
なお、上記ＭＰＵ２０内の素子による個体差として、例えば、基準電圧に対するオフセットによる誤差や、ＡＤコンバータの電圧感度の誤差等がある。
【００６３】
また本実施形態では、仮に分圧回路２５による分圧率の精度が低い場合であっても、これらの分圧率の誤差を上記補正処理により吸収することができる。
【００６４】
本実施形態では、バイパス抵抗素子ＲPnが、分圧回路２５の各抵抗素子ＲAn及びＲBnの抵抗値より十分に低い抵抗値を持つことにより、バイパススイッチＳnを閉じた状態として、実質的に各端子３５間を短絡した状態とすることができる。これにより、接続ケーブル等の治具を用いて、端子間を短絡することと同じ状態になり、このような接続ケーブル等の治具を使う必要がなくなる。
【００６５】
実際には、バイパス抵抗素子ＲPnの抵抗値は０ではないが、分圧回路２５の抵抗値による電圧降下に比べて、バイパス抵抗素子ＲPnの抵抗値による電圧降下は十分に小さく、無視できるレベルである。したがって、各端子３５の電圧検出時においてこのバイパス回路２２の抵抗を無視することもできる。しかしながら、上記補正情報は、これらバイパス抵抗素子ＲPnによる電圧降下を含む状態で検出された電圧に基づく補正情報であるため、本実施形態では、キャパシタ５１の接続時において、微小な電圧降下の状態を含む、高精度なキャパシタ５１の電圧情報を得ることができる。
【００６６】
図６は、図５のステップ２０８の状態遷移制御の処理を示すフローチャートである。
【００６７】
図６に示すように、ＭＰＵ２０は、ステップ２０５で検出されたメイン端子１１の入力電圧Ｖextが、閾値Ｖth1を超えた場合（ステップ３０１のＹＥＳ）、ステップ３０２へ進む。そうでない場合、ステップ３０３へ進む。閾値Ｖth1は、例えば２５V（＝定格電圧２４V ＋所定の電圧１V）とすることができる。
【００６８】
ステップ３０１のＹＥＳの場合、ＭＰＵ２０は、メイン端子１１及び１２間に充電用電源が接続された状態、すなわち充電状態であると判定する。
【００６９】
ＭＰＵ２０は、充電状態にある時のキャパシタユニット５０の各端子３５の許容される最大電圧Ｖmaxが、例えば閾値Ｖth2を超える場合（ステップ３０２のＹＥＳ）、定電流充電を行う（ステップ３０４）。すなわちＭＰＵ２０は、キャパシタユニット５０へ流れる電流が、所定の一定値（設計値）となるように、昇圧コンバータ２３を制御する。閾値Ｖth2は、例えば、個々のキャパシタ５１の最大容量の電圧値３．８Vに設定される。
【００７０】
一方、ＭＰＵ２０は、当該最大電圧Ｖmaxが閾値Ｖth2以下である場合（ステップ３０２のＮＯ）、定電圧充電を行う（ステップ３０５）。すなわちＭＰＵ２０は、キャパシタユニット５０の各端子電圧（例えば、上記補正処理後の端部端子３５Ａの電圧値Ｖ10）が、所定の一定値（設計値）となるように、昇圧コンバータ２３を制御する。
【００７１】
ステップ３０１でＮＯの場合、ＭＰＵ２０は、メイン端子１１及び１２間に負荷が接続され状態、すなわち放電状態であると判定する。
【００７２】
放電状態の場合、ＭＰＵ２０は、ステップ２０５で検出されたメイン端子１１からの出力電圧が所定値（例えば定格電圧２４V）を維持するように、降圧コンバータ２４を制御する（ステップ３０３）。
【００７３】
この場合、ＭＰＵ２０は、キャパシタユニット５０の各端子電圧（例えば、上記補正処理後の端部端子３５Ａ電圧値Ｖ10）の最低電圧値Ｖminが、閾値Ｖth3（例えば、２．２V）を下回った場合（ステップ３０６のＹＥＳ）、降圧コンバータ２４の動作を停止する。
【００７４】
キャパシタ電源装置１００は、以上のような充放電制御により状態遷移制御を実現する。
【００７５】
５．他の実施形態
本発明は、以上説明した実施形態に限定されず、他の種々の実施形態を実現することができる。
【００７６】
図７に示すように、キャリブレーション処理において、内部用のコンバータ２７を介して、外部から所定の電圧（既知の電圧）が印加されるようにしてもよい。このキャパシタ電源装置は、外部端子１６とコンバータ２７とを接続するメインスイッチ１５と、このメインスイッチ１５及びメイン端子１１との間に設けられた通常動作スイッチ１４とを備える。
【００７７】
例えば、キャリブレーション処理時は、外部端子１６に外部から所定の電圧（例えば２２〜４０V）が印加された状態で、メインスイッチ１５をＯＮ（通常動作スイッチ１４はＯＦＦ）とする。コンバータ２７は、例えば上述の端部端子３５Ａに印加する所定の電圧（例えば５V）を出力してこれをＭＰＵに入力する。そうすると、キャパシタユニット５０が端子３５Ａ及び３５Ｂ間に接続されていない状態で、ＭＰＵに５Vの電圧が入力された状態を再現することができる。これにより、ＭＰＵは、上述した図４に示したキャリブレーション処理と同様の処理を実行することができる。この場合、コンバータ２７は、上記分圧回路２５と等価な回路を持っていてもよい。
【００７８】
キャパシタ電源装置が通常動作を行う場合、ＭＰＵ２０は、メインスイッチ１５をＯＦＦとし、上記端子１６に印加されている電圧を解除する。ステップ２０２では、ＭＰＵ２０は、メインスイッチ１５及び通常動作スイッチ１４の両方をＯＮとして、ステップ２０４以降の処理を行うことができる。
【００７９】
上記実施形態に係る電圧監視装置は、バイパス回路２２によるパッシブな制御によってバランス制御を実現したが、動的に各端子電圧を制御するアクティブな制御によってバランス制御を実現してもよい。あるいは、上記実施形態で説明した内容のバランス制御に限られず、公知の様々なバランス制御が本技術に適用され得る。
【００８０】
上記実施形態のステップ１０１（図４参照）では、最下段（最下の電圧側）のスイッチＳ1をＯＦＦとし、他のスイッチＳ10〜Ｓ2をＯＮとした。しかし、端部端子３５Ａ側から１または連続する２以上の端子であれば、各端子電圧のうち補正が必要な端子と補正が不要な端子がある場合、その補正が必要な端子を含むそれより上段の連続するスイッチＳnをＯＮとすればよい。
【００８１】
キャパシタユニット５０は、直列接続された複数のキャパシタ５１でなる１つのグループを、複数有し、それら複数のグループがそれぞれ並列に接続されていてもよい。すなわち、直列接続ｎ個のキャパシタ５１のグループが並列接続によりｍ個設けられ、キャパシタユニット５０は、ｎ×ｍ個のキャパシタ５１を有していてもよい。
【００８２】
例えば、キャパシタ電源装置の製造時において、各端子３５のうち少なくとも２つの端子３５ごとに、分圧回路２５による分圧率を意図的に変えるようにしてもよい。この場合、ＭＰＵ２０のＡＤコンバータに入力される検出電圧が適切なレベル（ＡＤ時の量子化誤差は無視される）になるように、分圧率を設定することができる。
【００８３】
キャパシタユニット５０に含まれるキャパシタ５１の直列の接続数が、多数（例えば数十個）であり、かつ、上記のように端子３５ごとに分圧率を意図的に変えた場合、キャリブレーション処理において、ＡＤ変換時の量子化誤差が無視できなくなる。この場合、２種類以上の所定の電圧（既知電圧）を、そのキャパシタユニットの２箇所以上に加えるようにすることも可能である。
【００８４】
以上説明した各形態の特徴部分のうち、少なくとも２つの特徴部分を組み合わせることも可能である。
【符号の説明】
【００８５】
１１、１２…メイン端子、
２０…ＭＰＵ、
２２…バイパス回路
２５…分圧回路
３５…端子
３５Ａ、３５Ｂ…端部端子
５０…キャパシタユニット
５１…キャパシタ
１００…キャパシタ電源装置
ＲPn…バイパス抵抗素子
ＲAn、ＲBn…分圧抵抗素子
Ｓn…バイパススイッチ
【要約】
【課題】キャパシタの電圧の測定精度を高めることができるキャパシタ電源装置、電圧監視装置、電圧監視方法及びキャパシタ電源装置の製造方法を提供すること。
【解決手段】キャリブレーション処理では、端部端子３５Ａ及び３５Ｂからキャパシタユニット５０が取り外された状態、つまり個々のキャパシタ５１が端子３５に接続されていない状態とされる。端部端子３５Ａ及び３５Ｂ間に所定の電圧（既知の電圧）Ｖgが加えられる。バイパス回路２２のバイパススイッチＳnのうち、正極の端部端子３５Ａ側から１または連続する２以上の端子３５に接続されたバイパススイッチＳnをＯＮとする。負極の端部端子３５Ａ以外の端子電圧ＶN10〜ＶN1を取得し、これらを補正情報として記憶する。
【選択図】図３【図１】
0005480434.tif 000002
【図２】
0005480434.tif 000003
【図３】
0005480434.tif 000004
【図４】
0005480434.tif 000005
【図５】
0005480434.tif 000006
【図６】
0005480434.tif 000007
【図７】
0005480434.tif 000008